(57)【特許請求の範囲】
【請求項１】
所定のアクティブエリアに複数のゲートが、該ゲートの短手方向に沿って並列に配置されることで同一性能から成る複数のトランジスタが構成される半導体装置において、
前記複数のトランジスタのうち、前記アクティブエリアの少なくとも端部に配置されるトランジスタのゲート幅が、前記アクティブエリアの中央部に配置されるトランジスタのゲート幅よりも長くなっている半導体装置。
【請求項２】
所定のアクティブエリアに複数のゲートが、該ゲートの短手方向に沿って並列に配置されることで同一性能から成る複数のトランジスタが構成される半導体装置において、
前記複数のトランジスタのうち、前記アクティブエリアの少なくとも端部に配置されるトランジスタのゲート長が、前記アクティブエリアの中央部に配置されるトランジスタのゲート長よりも短くなっている半導体装置。
【請求項３】
前記アクティブエリアの少なくとも端部に配置されるトランジスタのゲート幅は、そのトランジスタのゲートの端部から前記アクティブエリアの端部までの最短となる距離が短くなるにつれて、長く設定されている請求項１記載の半導体装置。
【請求項４】
前記アクティブエリアの少なくとも端部に配置されるトランジスタのゲート長は、そのトランジスタのゲートの端部から前記アクティブエリアの端部までの最短となる距離が短くなるにつれて、短く設定されている請求項２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブエリアに複数のゲートが配置されることで同一特性のトランジスタが複数構成される半導体装置に関する。
【背景技術】
【０００２】
図６は、従来の半導体装置を説明する模式図である。この半導体装置１’は、アクティブエリア２に複数のゲート３が設けられた構成であり、例えばバッファ回路として利用されるものである。このような半導体装置１’では、集積度を高めるためにゲートの間隔が最小となるようにレイアウト設計されている。また、２つのアクティブエリア２に対してゲート３が跨るように複数本設けられている。このような構成を１つのセルブロックとして、同じ特性のトランジスタを集積度高くレイアウトできるようになる（例えば、非特許文献１参照。）。
【０００３】
【非特許文献１】Carlos H.Diaz、外３名、「Application-Dependent Scaling Tradeoffs and Optimization in the SoC Era」、IEEE 2002 CUSTOM INTEGRATED CIRCUITS CONFERENCE、p.475-478、2002
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、このようなアクティブエリアに複数本のゲートを設けて構成する半導体装置では、アクティブエリアの端側に位置するゲートとアクティブエリアの端との距離Ｘ（図６参照）の長さによってトランジスタの特性（Ｉｏｎ特性）が異なってしまう。つまり、同じセルブロックでもアクティブエリアの端にあるトランジスタと中央にあるトランジスタとでは、端にあるトランジスタの方が距離Ｘが短いため、Ｉｏｎ特性が小さくなってしまい、１つのセルブロックでの複数トランジスタに特性のバラツキが発生してしまう。このＩｏｎ特性を均一に保つためにはセルブロック内の端にあるゲートの距離Ｘを十分に大きくとる必要があり、これによって集積度の低下や歩留まりの悪化を招くという問題が生じる。
【課題を解決するための手段】
【０００５】
本発明はこのような課題を解決するために成されたものである。すなわち、本発明は、所定のアクティブエリアに複数のゲートが、該ゲートの短手方向に沿って並列に配置されることで同一性能から成る複数のトランジスタが構成される半導体装置であり、複数のトランジスタのうち、アクティブエリアの少なくとも端部に配置されるトランジスタのゲート幅が、アクティブエリアの中央部に配置されるトランジスタのゲート幅よりも長くなっているものである。
【０００６】
また、本発明は、所定のアクティブエリアに複数のゲートが、該ゲートの短手方向に沿って並列に配置されることで同一性能から成る複数のトランジスタが構成される半導体装置であり、複数のトランジスタのうち、アクティブエリアの少なくとも端部に配置されるトランジスタのゲート長が、アクティブエリアの中央部に配置されるトランジスタのゲート長よりも短くなっているものである。
【０００７】
このような本発明では、アクティブエリアに複数のゲートが、該ゲートの短手方向に沿って並列に配置されることで複数のトランジスタが構成される半導体装置において、アクティブエリアの少なくとも端部にあるトランジスタのゲート幅をアクティブエリアの中央部にあるトランジスタのゲート幅より長くする、もしくはアクティブエリアの少なくとも端部にあるトランジスタのゲート長をアクティブエリアの中央部にあるトランジスタのゲート長より短くすることで、アクティブエリアの端と中央との特性の相違をゲート幅もしくはゲート長によって調整することができ、アクティブエリア内のトランジスタを均一な特性にできるようになる。
【発明の効果】
【０００８】
したがって、本発明によれば、アクティブエリアの端部のゲートとアクティブエリアの端との距離を十分に大きくとることなく、アクティブエリア内のトランジスタの特性を均一にすることが可能となる。これにより、半導体装置の集積度の向上および歩留まりの向上を図ることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態を図に基づき説明する。図１は、本実施形態に係る半導体装置を説明する模式図で、（ａ）はゲート幅を調整する例、（ｂ）はゲート長を調整する例である。先ず、図１（ａ）に示すゲート幅を調整する例を説明する。この半導体装置１は、所定のアクティブエリア２に複数のゲート３が配置されることで同一特性から成るトランジスタを構成するもので、ゲート３のうち、アクティブエリア２の少なくとも端部に配置されるゲート３ｂのゲート幅Ｗｂが、アクティブエリア２の中央部に配置されるゲート３ａのゲート幅Ｗａより長くなるようアクティブエリア２を構成している。
【００１０】
このようなゲート幅を実現するため、図１（ａ）に示すアクティブエリア２では、中央部分から左右両端にかけてゲート３の方向に沿った長さが広がるような形状に設けられている。これにより、アクティブエリア２の端部に配置されるトランジスタと中央部に配置されるトランジスタとの特性の相違を各トランジスタのゲート幅によって調整し、均一な特性を得ることができる。
【００１１】
ここで、アクティブエリア２に構成した複数のトランジスタの特性について図２に基づき説明する。図２（ａ）はアクティブエリアに構成したトランジスタの距離Ｘを示す図、図２（ｂ）は距離Ｘに対するトランジスタの特性（Ｉｏｎ特性）を示し図である。
【００１２】
図２（ａ）に示すように、アクティブエリア２に構成されたトランジスタのゲート３の端部からアクティブエリア２の端部までの最短の距離をＸと定義すると、アクティブエリア２に設けられるトランジスタのＩｏｎ特性は、図２（ｂ）に示すように距離Ｘの値に依存することが分かる。
【００１３】
この図２（ｂ）より、同じセルブロックでもアクティブエリア２の端にあるトランジスタと中心にあるトランジスタとでは、端にあるトランジスタの方が距離Ｘが短いため、Ｉｏｎ特性が小さくなってしまう。
【００１４】
従来の回路設計ではセルブロック内の各々のトランジスタ特性は同じであると仮定しているので、このＩｏｎ特性の減少が発生しないように最も端のトランジスタにおける距離Ｘにある程度のマージンを取らなければならず、歩留まりが悪くなってしまう。
【００１５】
本実施形態では、このような距離Ｘの違いによるＩｏｎ特性の相違を同じセルブロック内に構成されるトランジスタの構造を変えることで調整し、構造上のマージンを取らなくても特性の均一化を
図ることができるようにしている。
【００１６】
図１（ａ）に示す例は、トランジスタの構造のうちゲート幅を変えることで距離ＸによるＩｏｎ特性の相違を相殺している。図３はトランジスタ構造とＩｏｎ特性との関係を示す図であり、（ａ）はゲート幅ＷとＩｏｎ特性との関係、（ｂ）はゲート長ＬとＩｏｎ特性との関係を示している。図３（ａ）に示すように、ゲート幅Ｗが大きくなるほどＩｏｎ特性も上昇することが分かる。この関係と、図２（ｂ）に示す関係とから、図１（ａ）に示す半導体装置１では、距離Ｘが短くなることに起因するＩｏｎ特性の低下を、ゲート幅Ｗを長くすることで補完するようにしている。
【００１７】
したがって、アクティブエリア２のなかで端部に配置されるトランジスタのゲート３ｂのゲート幅Ｗｂを、中央部に配置されるトランジスタ３ａのゲート３ａのゲート幅Ｗａより長くすることで、距離Ｘに起因するＩｏｎ特性のばらつきをゲート幅で調整し、アクティブエリア２の全てのトランジスタの特性を均一にできるようになる。
【００１８】
なお、図１（ａ）に示す例ではアクティブエリア２のゲート方向に沿った長さが中央部から端部にかけて徐々に広がるような形成を例としたが、図２（ｂ）に示す特性からも分かるように、距離Ｘに対するＩｏｎ特性は距離Ｘがある程度短くなることで急激に低下し、ある程度長くなると変化が少なくなることから、アクティブエリア２のゲート方向に沿った長さの変化もこの特性の変化に合わせて設定すればよい。また、アクティブエリア２のゲート方向に沿った長さの変化は図１（ａ）に示すようなテーパ状にするほか、階段状に変化するようにしてもよい。
【００１９】
また、図３（ｂ）に示すように、トランジスタのＩｏｎ特性はゲート長Ｌによっても変化する。このような特性変化を利用して距離ＸによるＩｏｎ特性の変化を相殺する例が図１（ｂ）に示す半導体装置１である。つまり、この半導体装置１は、アクティブエリア２に配置される複数のトランジスタのうち、アクティブエリア２の少なくとも端部に配置されるトランジスタのゲート３ｂのゲート長Ｌｂを、アクティブエリア２の中央部に配置されるトランジスタのゲート３ａのゲート長Ｌａよりも短くしている。
【００２０】
これは、図２（ｂ）に示すような距離Ｘが短くなることによるＩｏｎ特性の低下を、図３（ｂ）に示すようなゲート長Ｌに対するＩｏｎ特性の変化で相殺するため、距離Ｘが短くなるアクティブエリア端部のトランジスタほどゲート長Ｌを短く設定するものである。
【００２１】
つまり、アクティブエリア２のなかで端部に配置されるトランジスタのゲート３ｂのゲート長Ｌｂを、中央部に配置されるトランジスタ３ａのゲート３ａのゲート長Ｌｂより短くすることで、距離Ｘに起因するＩｏｎ特性のばらつきをゲート長で調整し、アクティブエリア２の全てのトランジスタの特性を均一にできるようになる。
【００２２】
なお、図１（ｂ）に示す半導体装置１では、アクティブエリア２の中央部に配置されるゲート３ａから端部に配置されるゲート３ｂにかけてゲート長が徐々に小さくなるよう設定されているが、図２（ｂ）に示す特性からも分かるように、距離Ｘに対するＩｏｎ特性は距離Ｘがある程度短くなることで急激に低下し、ある程度長くなると変化が少なくなることから、アクティブエリア２の配置に対するゲート長の変化もこの特性の変化に合わせて設定すればよい。
【実施例】
【００２３】
図４は、本発明の半導体装置における実施例を説明する図で、（ａ）はゲート幅を調整する例、（ｂ）はゲート長を調整する例である。先ず、図４（ａ）に示す半導体装置１では、アクティブエリア２に形成されるゲートとして中央部に配置されるゲート３ａのゲート幅を０．５０μｍ、端部に配置されるゲート３ｂのゲート幅を０．５４μｍに設定している。つまり、このようなゲート幅になるようにアクティブエリア２の形状として中央部から端部にかけてゲート方向に沿った長さを徐々に広げるようにしている。
【００２４】
次に、図４（ｂ）に示す半導体装置１では、アクティブエリア２に形成されるゲートとして中央部に配置されるゲート３ａのゲート長を０．０８１μｍ、端部に配置されるゲート３ｂのゲート長を０．０７μｍに設定している。
【００２５】
図５は、距離Ｘ（μｍ）に対するＩｏｎ（μＡ／μｍ）を示す図（実測値）で、Ａが本実施例の半導体装置の例、Ｂが従来の半導体装置の例である。すなわち、従来の半導体装置では、距離Ｘが約２μｍより短くなるとＩｏｎが急激に減少することから、距離Ｘとして約２μｍ以上マージンをとる必要があるが、本実施例の半導体装置では、距離Ｘが短くなってもＩｏｎは一定であり、不要なマージンをとらなくて済むことから高集積化を実現できるようになる。
【図面の簡単な説明】
【００２６】
【図１】本実施形態に係る半導体装置を説明する模式図である。
【図２】アクティブエリアに構成したトランジスタの特性を説明する図である。
【図３】トランジスタ構造とＩｏｎ特性との関係を示す図である。
【図４】本発明の半導体装置における実施例を説明する図である。
【図５】距離Ｘ（μｍ）に対するＩｏｎ（μＡ／μｍ）を示す図である。
【図６】従来の半導体装置を説明する模式図である。
【符号の説明】
【００２７】
１…半導体装置、２…アクティブエリア、３…ゲート
【図１】
0004608901.tif 000002
【図２】
0004608901.tif 000003
【図３】
0004608901.tif 000004
【図４】
0004608901.tif 000005
【図５】
0004608901.tif 000006
【図６】
0004608901.tif 000007