(57)【特許請求の範囲】
【請求項１】
多数のスキャンラインと多数のデータラインとが交差する領域に形成される多数の画素を有し、所定の映像をディスプレイするための表示パネルと、
前記多数のスキャンラインにスキャン信号を供給し、前記多数の画素を選択するためのスキャンドライバと、
前記多数のデータラインにデータ電圧を順次に供給するための多数のデマルチプレクサと、
前記各々のデマルチプレクサに連結した多数の出力ラインに前記データ電圧を供給するためのデータドライバと、
前記多数のデータラインのそれぞれに設置されて前記データ電圧を格納するデータラインキャパシタとを備え、
前記各々の画素は、
前記スキャン信号に応答して前記データラインキャパシタに格納した電荷を再分配して前記データ電圧を格納するストレージキャパシタと、
前記データ電圧が第１の電極に印加され、前記ストレージキャパシタの一端にゲート電極が連結され、駆動電流を発生するための駆動トランジスタと、
前記ストレージキャパシタ及び前記駆動トランジスタのゲート電極と前記スキャンラインとの間に連結され、前記データラインキャパシタと前記ストレージキャパシタとの間の電荷再分配による前記駆動トランジスタのゲート電圧の低下を補正するために、前記スキャン信号のレベル状態の変化によって前記駆動トランジスタのゲート電圧を増加させる補正電圧を生成する補助キャパシタと
を備えることを特徴とする有機電界発光表示装置。
【請求項２】
前記ストレージキャパシタのキャパシタンスは、前記補助キャパシタのキャパシタンスより大きいことを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項３】
前記補助キャパシタによって生成される補正電圧は、次の数式１で表されることを特徴とする請求項２に記載の有機電界発光表示装置。
［数１］
Ｖｘ＝Ｃａｕｘ＊（ＶＶＤＤ−ＶＶＳＳ）／（Ｃｓｔ＋Ｃａｕｘ）
ここで、Ｖｘは、補正電圧、Ｃａｕｘは、補助キャパシタ、Ｃｓｔは、ストレージキャパシタ、ＶＶＤＤは、ハイレベルのスキャン信号、ＶＶＳＳは、ロウレベルのスキャン信号である。
【請求項４】
前記各々の画素は、
前記ストレージキャパシタの一端と初期化電源ラインとの間に連結され、ｎ−１番目のスキャン信号によりオンとなり、前記ストレージキャパシタを初期化させるための初期化トランジスタと、
前記データラインに連結され、ｎ番目のスキャン信号によりオンとなり、前記データ電圧を前記駆動トランジスタの第１の電極に伝達するための第１のスイッチングトランジスタと、
前記駆動トランジスタのゲート電極と第２の電極との間に連結され、前記ｎ番目のスキャン信号によりオンとなり、前記駆動トランジスタをダイオード連結させて前記駆動トランジスタのしきい値電圧を補償するためのしきい値電圧補償トランジスタと、
第１の電源電圧ラインと前記駆動トランジスタの第２の電極との間に連結され、ｎ番目の発光制御信号によりオンとなり、前記第１の電源電圧を前記駆動トランジスタの第２の電極に供給するための第２のスイッチングトランジスタと、
前記駆動トランジスタの第１の電極と第２の電源電圧ラインとの間に連結され、前記駆動電流の量によって所定の光を発光する有機発光素子とをさらに備えることを特徴とする請求項３に記載の有機電界発光表示装置。
【請求項５】
前記各々の画素は、
前記駆動トランジスタと前記有機発光素子との間に連結され、前記ｎ番目の発光制御信号によってオン／オフとなり、前記駆動電流を前記有機発光素子に供給したり遮断するための発光制御トランジスタをさらに備えることを特徴とする請求項４に記載の有機電界発光表示装置。
【請求項６】
前記各々の画素内に形成されるトランジスタは、同じ導電型（Ｎ型またはＰ型）のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であることを特徴とする請求項５に記載の有機電界発光表示装置。
【請求項７】
多数のデータラインと多数のスキャンライン及び多数の発光制御ラインが交差する領域に形成される多数の画素を有する有機電界発光表示装置において、
データドライバから供給されたデータ電圧を前記多数のデータラインに順次に供給するための多数のデマルチプレクサと、前記多数のデータラインのそれぞれに設置されて前記データ電圧を格納するデータラインキャパシタとを備え、
前記各々の画素は、
前記スキャンラインのスキャン信号に応答して前記データラインキャパシタに格納した電荷を再分配して前記データ電圧を格納するストレージキャパシタと、前記データ電圧が第１の電極に印加され、前記ストレージキャパシタの一端にゲート電極が連結され、駆動電流を発生するための駆動トランジスタと、前記ストレージキャパシタ及び前記駆動トランジスタのゲート電極と前記スキャンラインとの間に連結され、前記データラインキャパシタと前記ストレージキャパシタとの間の電荷再分配による前記駆動トランジスタのゲート電圧の低下を補正するために、前記スキャン信号のレベル状態の変化によって前記駆動トランジスタのゲート電圧を増加させる補正電圧を生成する補助キャパシタとを含み、所定の駆動電流を出力する画素駆動回路と、
前記画素駆動回路に連結され、前記駆動電流の量によって所定の光を発光する有機発光素子とを備えることを特徴とする有機電界発光表示装置。
【請求項８】
前記ストレージキャパシタのキャパシタンスは、前記補助キャパシタのキャパシタンスより大きいことを特徴とする請求項７に記載の有機電界発光表示装置。
【請求項９】
前記補助キャパシタによって生成される補正電圧は、次の数式２で表されることを特徴とする請求項８に記載の有機電界発光表示装置。
［数２］
Ｖｘ＝Ｃａｕｘ＊（ＶＶＤＤ−ＶＶＳＳ）／（Ｃｓｔ＋Ｃａｕｘ）
ここで、Ｖｘは、補正電圧、Ｃａｕｘは、補助キャパシタ、Ｃｓｔは、ストレージキャパシタ、ＶＶＤＤは、ハイレベルのスキャン信号、ＶＶＳＳは、ロウレベルのスキャン信号である。
【請求項１０】
前記画素駆動回路は、
前記ストレージキャパシタの一端と初期化電源ラインとの間に連結され、ｎ−１番目のスキャン信号によりオンとなり、前記ストレージキャパシタを初期化させるための初期化トランジスタと、
前記データラインに連結され、ｎ番目のスキャン信号によりオンとなり、前記データ電圧を前記駆動トランジスタの第１の電極に伝達するための第１のスイッチングトランジスタと、
前記駆動トランジスタのゲート電極と第２の電極との間に連結され、前記ｎ番目のスキャン信号によりオンとなり、前記駆動トランジスタをダイオード連結させて前記駆動トランジスタのしきい値電圧を補償するためのしきい値電圧補償トランジスタと、
第１の電源電圧ラインと前記駆動トランジスタの第２の電極との間に連結され、ｎ番目の発光制御信号によりオンとなり、前記第１の電源電圧を前記駆動トランジスタの第２の電極に供給するための第２のスイッチングトランジスタとをさらに備えることを特徴とする請求項９に記載の有機電界発光表示装置。
【請求項１１】
前記画素駆動回路は、
前記駆動トランジスタと前記有機発光素子との間に連結され、前記ｎ番目の発光制御信号によってオン／オフとなり、前記駆動電流を前記有機発光素子に供給したり遮断するための発光制御トランジスタをさらに備えることを特徴とする請求項１０に記載の有機電界発光表示装置。
【請求項１２】
前記画素駆動回路内に形成されるトランジスタは、同じ導電型（Ｎ型またはＰ型）のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor)であることを特徴とする請求項１１に記載の有機電界発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機電界発光表示装置に関し、より具体的には、デマルチプレクサを用いてデータドライバの出力ラインの数を減少させ、均一な輝度の映像を表示できる有機電界発光表示装置に関する。
【背景技術】
【０００２】
最近、陰極線管（Cathode Ray Tube）の短所である重さと体積を低減できる各種平板表示装置が開発されている。平板表示装置（Flat Panel Display：ＦＰＤ）には、液晶表示装置（Liquid Crystal Display：ＬＣＤ）、電界放出表示装置（Field Emission Display：ＦＥＤ）、プラズマ表示パネル（Plasma Display Panel：ＰＤＰ）及び有機電界発光表示装置（Organic Electro-luminescent Display：ＯＥＬＤ）などが挙げられる。
【０００３】
前記平板表示装置のうち有機電界発光表示装置に含まれた有機発光素子（Organic Light Emitting Diode：ＯＬＥＤ）は、カソードから供給される電子とアノードから供給される正孔との再結合により光を発生する自発光素子である。このような有機電界発光表示装置は、高速の応答速度（通常、１μｓ）を有すると共に、低消費電力で駆動されるという長所がある。一般的な有機電界発光表示装置は、各画素毎に形成される駆動薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を用いてデータ信号に相当する駆動電流を有機発光素子（ＯＬＥＤ）に供給することによって、有機発光素子（ＯＬＥＤ）から光が発光し、所定の映像をディスプレイするようになる。
【０００４】
図１は、従来の有機電界発光表示装置を示すブロック図である。
【０００５】
図１を参照すれば、一般的な有機電界発光表示装置は、表示パネル１０、スキャンドライバ２０、データドライバ３０及びタイミング制御部４０を備える。
【０００６】
表示パネル１０は、多数のスキャンラインＳ１−Ｓｎ及び発光制御ラインＥ１−Ｅｎと多数のデータラインＤ１−Ｄｍとが交差する領域に形成された多数の画素Ｐ１１−Ｐｎｍを含む。前記各々の画素Ｐ１１−Ｐｎｍは、外部から第１の電源Ｖｄｄ及び第２の電源Ｖｓｓを供給され、多数のデータラインＤ１−Ｄｍから伝達されるデータ信号に相当する光を発光して画像を表示する。そして、画素Ｐ１１−Ｐｎｍは、発光制御ラインＥ１−Ｅｎを介して伝達される発光制御信号に対応して発光時間が制御される。
【０００７】
スキャンドライバ２０は、タイミング制御部４０からのスキャン制御信号Ｓｇに応答してスキャン信号を生成し、生成されたスキャン信号を前記多数のスキャンラインＳ１−Ｓｎに順次に供給し、前記画素Ｐ１１−Ｐｎｍを選択する。また、スキャンドライバ２０は、スキャン制御信号Ｓｇに応答して発光制御信号を生成し、生成された発光制御信号を前記多数の発光制御ラインＥ１−Ｅｎに順次に供給して発光を制御する。
【０００８】
データドライバ３０は、タイミング制御部４０からＲ、Ｇ、Ｂデータを供給され、データ制御信号Ｓｄに応答してデータ信号を生成し、生成されたデータ信号を前記多数のデータラインＤ１−Ｄｍに供給する。この時、データドライバ３０は、１水平期間毎に１水平ライン分ずつのデータ信号をデータラインＤ１−Ｄｍに供給する。
【０００９】
タイミング制御部４０は、外部グラフィック制御機（図示せず）から供給される映像データと、水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃに相当するデータ制御信号Ｓｄ及びスキャン制御信号Ｓｇを生成する。タイミング制御部４０で生成されたデータ制御信号Ｓｄは、データドライバ３０に供給され、スキャン制御信号Ｓｇは、スキャンドライバ２０に供給される。
【００１０】
このように構成される従来の有機電界発光表示装置の各々の画素Ｐ１１−Ｐｎｍは、多数のスキャンラインＳ１−Ｓｎ及び発光制御ラインＥｎ−Ｅｎと多数のデータラインＤ１−Ｄｍとの交差部に位置する。ここで、データドライバ３０は、ｍ個のデータラインＤ１−Ｄｍの各々にデータ信号を供給できるように、ｍ個の出力ラインを具備する。すなわち、従来の有機電界発光表示装置において、データドライバ３０は、データラインＤ１−Ｄｍと同じ数の出力ラインを具備しなければならない。したがって、データドライバ３０の内部には、ｍ個の出力ラインが具備されるように多数のデータ集積回路（Integrated Circuit：ＩＣ）が含まれ、これにより、製造コストが上昇する問題点が発生する。特に、表示パネル１０の解像度及びインチが大きくなるほど、データドライバ３０は、より多くのデータ集積回路ＩＣを具備しなければならないし、これにより、製造コストがさらに上昇するという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、前述のような問題点を解決するためになされたもので、本発明の目的は、デマルチプレクサを用いてデータドライバの数を減少させ、均一な輝度の映像を表示できる有機電界発光表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、本発明に係る有機電界発光表示装置は、多数のスキャンラインと多数のデータラインとが交差する領域に形成される多数の画素を有し、所定の映像をディスプレイするための表示パネルと、前記多数のスキャンラインにスキャン信号を供給し、前記多数の画素を選択するためのスキャンドライバと、前記多数のデータラインにデータ電圧を順次に供給するための多数のデマルチプレクサと、前記各々のデマルチプレクサに連結した多数の出力ラインに前記データ電圧を供給するためのデータドライバとを備え、前記各々の画素は、前記スキャン信号に応答して前記データラインからのデータ電圧を格納するストレージキャパシタと、前記ストレージキャパシタと前記スキャンラインとの間に連結され、前記スキャン信号のレベル状態の変化によって前記データ電圧を増加させるための補正電圧を生成する補助キャパシタとを備えることを特徴とする。
【００１３】
また、本発明の他の態様に係る有機電界発光表示装置は、多数のデータラインと多数のスキャンライン及び多数の発光制御ラインが交差する領域に形成される多数の画素を有する有機電界発光表示装置において、前記各々の画素は、前記スキャンラインのスキャン信号に応答して前記データラインからのデータ電圧を格納するストレージキャパシタと、前記ストレージキャパシタと前記スキャンラインとの間に連結され、前記スキャン信号のレベル状態の変化によって前記データ電圧を増加させるための補正電圧を生成する補助キャパシタとを含み、所定の駆動電流を出力する画素駆動回路と；前記画素駆動回路に連結され、前記駆動電流の量によって所定の光を発光する有機発光素子と；を備えることを特徴とする。
【発明の効果】
【００１４】
本発明に係る有機電界発光表示装置によれば、各画素内に補助キャパシタＣａｕｘを形成することによって、デマルチプレクサ駆動による画素内に印加されるデータ電圧の減少を補正することによって、ブラック表現が可能となり、コントラスト比が向上する。
【００１５】
したがって、データ電圧の減少による電源電圧Ｖｄｄ及びＶｓｓを低くする必要がなくなるので、電源電圧供給部のＤＣ／ＤＣ効率に利得がある。
【発明を実施するための最良の形態】
【００１６】
以下、添付の図面を参照して、本発明の好ましい実施形態を詳細に説明する。
【００１７】
図２は、本発明の実施形態に係る有機電界発光表示装置を示すブロック図である。
【００１８】
図２を参照すれば、本発明の実施形態に係る有機電界発光表示装置は、表示パネル１００、スキャンドライバ１２０、データドライバ１３０、タイミング制御部１４０、デマルチプレクサ部１５０及びデマルチプレクサ制御部１６０を備える。
【００１９】
表示パネル１００は、多数のスキャンラインＳ１−Ｓｎ及び発光制御ラインＥ１−Ｅｎと多数のデータラインＤ１１−Ｄｍｋにより定義される領域に位置する多数の画素Ｐ１１１−Ｐｎｍｋを備える。
【００２０】
前記各々の画素Ｐ１１１−Ｐｎｍｋは、該当するデータラインＤ１１−Ｄｍｋから供給されるデータ信号に相当する光を発生する。前記各々の画素Ｐ１１１−Ｐｎｍｋのうち代表的な画素１１０について後述する。
【００２１】
また、前記各々の画素Ｐ１１１−Ｐｎｍｋが位置する領域のデータラインＤ１１−Ｄｍｋ毎に前記データ信号を一時格納する多数のデータラインキャパシタＣｄａｔａ１１−Ｃｄａｔａｍｋが形成される。
【００２２】
例えば、データ書込み期間の間、第１の画素Ｐ１１１を発光させるために、第１のデータラインＤ１１にデータ電圧が印加されれば、データラインＤ１１に形成される第１のデータラインキャパシタＣｄａｔａ１１に前記データ電圧が一時格納される。次に、スキャン期間の間、第１のスキャン信号Ｓ１により第１の画素Ｐ１１１が選択されれば、前記第１のデータラインキャパシタＣｄａｔａ１１に格納されたデータ電圧が第１の画素Ｐ１１１に供給され、データ電圧に相当する光を発光する。
【００２３】
このように各データラインＤ１１−Ｄｍｋに形成されたデータラインキャパシタＣｄａｔａ１１−Ｃｄａｔａｍｋは、多数のデータラインＤ１１−Ｄｍｋに供給されるデータ信号を一時格納し、スキャン信号により選択された画素Ｐ１１１−Ｐｎｍｋに、格納されたデータ電圧を供給する。ここで、前記データラインキャパシタＣｄａｔａ１１−Ｃｄａｔａｍｋは、データラインＤ１１−Ｄｍｋと第３の電極及びこれら間の絶縁膜により等価的に形成される寄生キャパシタを利用する。実際に、データラインＤ１１−Ｄｍｋに等価的に形成される各々のデータラインキャパシタＣｄａｔａ１１−Ｃｄａｔａｍｋのキャパシタンスは、データ信号を安定的に格納するために、各々の画素Ｐ１１１−Ｐｎｍｋ毎に含まれるストレージキャパシタＣｓｔのキャパシタンスより大きく設定することが好ましい。
【００２４】
スキャンドライバ１２０は、タイミング制御部１４０から供給されるスキャン制御信号Ｓｇに応答してスキャン信号を生成し、生成したスキャン信号をスキャンラインＳ１−Ｓｎに順次に供給する。ここで、スキャンドライバ１２０は、図７に示すように、スキャン信号を１水平期間（１Ｈ）のうち一部期間（スキャン期間）にだけ供給する。これについて詳細に説明すれば、本発明において、１水平期間（１Ｈ）は、スキャン期間とデータ書込み期間とに分割される。スキャンドライバ１２０は、１水平期間（１Ｈ）のうちスキャン期間の間にスキャンラインＳ１−Ｓｎにスキャン信号を供給し、データ書込み期間の間にスキャン信号を供給しない。一方、スキャンドライバ１２０は、スキャン制御信号Ｓｇに応答して発光制御信号を生成し、生成した発光制御信号を発光制御ラインＥ１−Ｅｎに順次に供給して発光を制御する。
【００２５】
データドライバ１３０は、タイミング制御部１５０から供給されるＲ、Ｇ、Ｂデータを印加され、データ制御信号Ｓｄに応答してＲ、Ｇ、Ｂデータ信号を順次に出力ラインＤ１−Ｄｍ／ｋに供給する。ここで、データドライバ１３０は、各々の出力端毎に接続された出力ラインＤ１−Ｄｍ／ｋにｋ個（ｋは２以上の整数）のデータ信号（図７では、３つのＲ、Ｇ、Ｂデータ信号）を順次に供給する。これについて詳細に説明すれば、データドライバ１３０は、１水平期間（１Ｈ）のうちデータ書込み期間の間に該当画素に供給されるデータ信号（例えば、Ｒ、Ｇ、Ｂデータ）を順次に供給する。ここで、該当画素に供給されるデータ信号Ｒ、Ｇ、Ｂがデータ書込み期間にだけ供給されるため、スキャン信号の供給時間であるスキャン期間と重畳（重複）しない。
【００２６】
タイミング制御部１４０は、外部グラフィック制御機（図示せず）から供給される映像データと、水平同期信号及び垂直同期信号に相当するデータ制御信号Ｓｄ及びスキャン制御信号Ｓｇを生成する。タイミング制御部１４０で生成されたデータ制御信号Ｓｄは、データドライバ１３０に供給され、スキャン制御信号Ｓｇは、スキャンドライバ１２０に供給される。
【００２７】
デマルチプレクサ部１５０は、ｍ個のデマルチプレクサ１５１を備える。詳細に説明すれば、デマルチプレクサ部１５０は、データドライバ１３０に連結する出力ラインＤ１−Ｄｍと同じ数のデマルチプレクサ１５１を具備し、各々のデマルチプレクサ１５１の入力端は、前記データドライバ１３０の出力ラインＤ１−Ｄｍに各々接続される。そして、各々のデマルチプレクサ１５１の出力端、例えば、第１のデマルチプレクサの出力端は、ｋ個のデータラインＤ１１−Ｄ１ｋに接続される。前記第１のデマルチプレクサ１５１は、データ書込み期間に順次に供給されるｋ個のデータ信号をｋ個のデータラインＤ１１−Ｄ１ｋに印加する。このように１つの出力ラインＤ１に順次に供給されるｋ個のデータ信号をｋ個のデータラインＤ１１−Ｄ１ｋに順次に印加すれば、データドライバ１３０に含まれた出力ラインの数が急激に減少する。例えば、ｋを３と仮定すれば、データドライバ１３０に含まれた出力ラインの数は、従来の１／３水準に減少し、これにより、データドライバ１３０の内部に含まれたデータ集積回路ＩＣの数も減少する。すなわち、本発明では、デマルチプレクサ１５１を用いて１つの出力ラインＤ１に供給されるデータ信号をｋ個のデータラインＤ１１−Ｄ１ｋに供給することによって、データ集積回路ＩＣの製造コストを節減できるという長所がある。
【００２８】
デマルチプレクサ制御部１６０は、出力ラインＤ１に供給されるｋ個のデータ信号がｋ個のデータラインＤ１１−Ｄ１ｋに分割されて供給されることができるように、１水平期間（１Ｈ）のうちデータ書込み期間の間にｋ個の制御信号をデマルチプレクサ１５１の制御端子の各々に供給する。ここで、デマルチプレクサ制御部１６０から供給されるｋ個の制御信号は、図７に示すように、データ書込み期間の間に互いに重畳しないように順次に供給される。一方、図２では、デマルチプレクサ制御部１６０がタイミング制御部１４０の外部に設けられたものとして示したが、タイミング制御部１４０の内部に設けられてもよい。
【００２９】
図３は、図２に示されたデマルチプレクサの内部を示す回路図である。
【００３０】
図３では、説明の便宜上、ｋを３と仮定し、データ電圧は、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の順に入力されると仮定する。そして、図３に示されたデマルチプレクサは、データドライバ１３０の第１の出力ラインＤ１に接続されると仮定して説明する。
【００３１】
図３を参照すれば、デマルチプレクサ１５１は、第１のスイッチング素子Ｔ１、第２のスイッチング素子Ｔ２及び第３スイッチング素子Ｔ３を備える。前記各々のスイッチング素子Ｔ１、Ｔ２、Ｔ３は、薄膜トランジスタで形成されることができ、本発明では、スイッチング素子Ｔ１、Ｔ２、Ｔ３をＰ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor:以下、ＭＯＳＦＥＴという）で構成したが、当業者の技術水準に照らしてＮ型ＭＯＳＦＥＴで構成してもよい。
【００３２】
第１のスイッチング素子Ｔ１は、第１の出力ラインＤ１と第１のデータラインＤ１１との間に接続される。このような第１のスイッチング素子Ｔ１は、デマルチプレクサ制御部１６０から第１の制御信号ＣＳ１が供給される時にオンとなり、第１の出力ラインＤ１から供給されるレッド（Ｒ）データ信号を第１のデータラインＤ１１に供給する。第１のデータラインＤ１１に供給されたデータ信号は、前記図２で説明したデータ書込み期間の間に第１のデータラインキャパシタＣｄａｔａ１１に格納される。
【００３３】
第２のスイッチング素子Ｔ２は、第１の出力ラインＤ１と第２のデータラインＤ１２との間に接続される。このような第２のスイッチング素子Ｔ２は、デマルチプレクサ制御部１６０から第２の制御信号ＣＳ２が供給される時にオンとなり、第１の出力ラインＤ１に供給されるグリーン（Ｇ）データ信号を第２のデータラインＤ１２に供給する。第２のデータラインＤ１２に供給されたデータ信号は、前記図２で説明したデータ書込み期間の間に第２のデータラインキャパシタＣｄａｔａ１２に格納される。
【００３４】
第３のスイッチング素子Ｔ３は、第１の出力ラインＤ１と第３のデータラインＤ１３との間に接続される。このような第３のスイッチング素子Ｔ３は、デマルチプレクサ制御部１６０から第３制御信号ＣＳ３が供給される時にオンとなり、第１の出力ラインＤ１に供給されるブルー（Ｂ）データ信号を第３のデータラインＤ１３に供給する。第３のデータラインＤ１３に供給されたデータ信号は、前記図２で説明したデータ書込み期間の間に第３のデータラインキャパシタＣｄａｔａ１３に格納される。このようなデマルチプレクサ１５１の詳細な動作過程は、画素１１０の構造と関連して後述する。
【００３５】
図４は、図２に示されたＮ×Ｍ個の画素のうち代表的な画素を示す回路図である。ここで、本発明の実施形態に係る画素は、図４に示された画素に限定されない。
【００３６】
図４を参照すれば、本発明の実施形態に係る代表的な画素１１０は、有機発光素子ＯＬＥＤと、データラインＤｍｋ、先行スキャンラインＳｎ−１及び現在スキャンラインＳｎ、発光制御ラインＥｎ、第１の電源電圧ラインＶｄｄ及び初期化電圧ラインＶｉｎｉｔに接続され、前記有機発光素子ＯＬＥＤを発光させるための駆動電流を生成する画素駆動回路１１１とを含む。前記データラインＤｍｋには、前記画素１１０にデータ電圧を供給するデータラインキャパシタＣｄａｔａｍｋが形成されている。
【００３７】
有機発光素子ＯＬＥＤは、アノード電極が画素駆動回路１１１に接続され、カソード電極が第２の電源電圧ラインＶｓｓに接続される。第２の電源Ｖｓｓは、第１の電源Ｖｄｄより低い電圧、例えば、グランド電圧または負（−）の電圧などになることができる。したがって、有機発光素子ＯＬＥＤは、前記画素駆動回路１１１から供給される駆動電流に相当する光を発光する。
【００３８】
画素駆動回路１１１は、１つのストレージキャパシタＣｓｔと６つのトランジスタＭ１乃至Ｍ６を含むしきい値電圧補償回路で構成される。ここで、第１のトランジスタＭ１は、駆動トランジスタであり、第３のトランジスタＭ３は、第１のトランジスタＭ１をダイオード連結（Diode-connected）させて、しきい値電圧を補償するためのしきい値電圧補償トランジスタであり、第４トランジスタＭ４は、ストレージキャパシタＣｓｔを初期化させるための初期化トランジスタである。そして、第６トランジスタＭ６は、有機発光素子ＯＬＥＤの発光を制御するための発光制御トランジスタであり、第２及び第５のトランジスタＭ２、Ｍ５は、スイッチングトランジスタである。
【００３９】
第１のスイッチングトランジスタＭ２は、現在スキャンラインＳｎにゲート電極が連結され、データラインＤｍｋにソース電極が連結され、現在スキャンラインＳｎを介して伝達されるスキャン信号によりオンとなり、データラインキャパシタＣｄａｔａｍｋからのデータ電圧を伝達する。
【００４０】
駆動トランジスタＭ１は、前記第１のスイッチングトランジスタＭ２のドレイン電極にソース電極が連結され、ノードＮにゲート電極が連結される。前記ノードＮは、しきい値電圧補償トランジスタＭ３のソースまたはドレイン電極とストレージキャパシタＣｓｔの第１の端子が共通連結され、駆動トランジスタＭ１のゲート電圧が決定される。したがって、駆動トランジスタＭ１は、ゲート電極に印加された電圧に相当する駆動電流を生成する。
【００４１】
しきい値電圧補償トランジスタＭ３は、前記駆動トランジスタＭ１のゲート電極とソース電極との間に連結され、現在スキャンラインＳｎを介して伝達されるスキャン信号に応答して駆動トランジスタＭ１をダイオード連結させる。したがって、前記スキャン信号によって駆動トランジスタＭ１は、ダイオードのような状態になり、前記ノードＮに電圧Ｖｄａｔａ−Ｖｔｈ［Ｖ］が印加され、これは、前記駆動トランジスタＭ１のゲート電圧となる。
【００４２】
初期化トランジスタＭ４は、初期電圧ラインＶｉｎｉｔとストレージキャパシタＣｓｔの第１の端子との間に連結され、ゲート電極に連結したｎ−１番目のスキャンラインＳｎ−１のスキャン信号に応答して、先行フレームのとき前記ストレージキャパシタＣｓｔに充填された電荷を前記初期電圧ラインＶｉｎｉｔを介して放電させることによって、前記ストレージキャパシタＣｓｔを初期化させる。
【００４３】
第２のスイッチングトランジスタＭ５は、第１の電源電圧ラインＶｄｄと駆動トランジスタＭ１のソース電極との間に連結され、ゲート電極に連結した発光制御ラインＥｎを介して伝達される発光制御信号によりオンとなり、第１の電源電圧Ｖｄｄを前記駆動トランジスタＭ１のソース電極に印加する。
【００４４】
発光制御トランジスタＭ６は、駆動トランジスタＭ１と有機発光素子ＯＬＥＤとの間に連結され、ゲート電極に連結した前記発光制御ラインＥｎを介して伝達される発光制御信号に応答して前記駆動トランジスタＭ１で生成される前記駆動電流を前記有機発光素子ＯＬＥＤに伝達する。
【００４５】
ストレージキャパシタＣｓｔは、第１の電源電圧ラインＶｄｄと駆動トランジスタＭ１のゲート電極との間に連結され、第１の電源電圧Ｖｄｄと前記駆動トランジスタＭ１のゲート電極に印加される電圧Ｖｄａｔａ−Ｖｔｈ［Ｖ］の電圧差に該当する電荷を１フレームの間に維持する。
【００４６】
図４では、第１乃至第６トランジスタＭ１乃至Ｍ６がＰ型ＭＯＳＦＥＴとして示されたが、本発明は、これに限定されるものではなく、本発明の属する技術分野における当業者ならＮ型ＭＯＳＦＥＴで設計できることは自明である。
【００４７】
前述のような構成を有する画素にデータ信号が印加される過程は、データ書込み期間の間にデータラインキャパシタＣｄａｔａｍｋにデータ信号に相当する電圧を格納し、スキャン期間の間にデータラインキャパシタＣｄａｔａｍｋに格納された電圧を画素に供給する。このようにデータラインキャパシタＣｄａｔａ１１−Ｃｄａｔａ１ｋに格納された電圧を同時に各々の画素に供給するので、すなわち同じ時点に各々のデータ信号を供給できるので、均一な輝度の画像を表示できる。
【００４８】
しかし、上記のようにデマルチプレクサを用いてデータ書込み期間とスキャン期間とを分離することによって、データ書込み期間の間に分離されていたデータラインキャパシタＣｄａｔａｍｋと画素内のストレージキャパシタＣｓｔが、スキャン期間の間に連結されつつ、データラインキャパシタＣｄａｔａｍｋに格納されていたデータ電圧Ｖｄａｔａに該当する電荷がデータライン及びストレージキャパシタＣｄａｔａｍｋ及びＣｓｔに電荷再分配（charge sharing）され、実質的に駆動トランジスタＭ１のゲート電圧ＶｇＭ１は、次の数式１（数１）となる。
【００４９】
［数１］
ＶｇＭ１＝（Ｃｄａｔａ＊Ｖｄａｔａ＋Ｃｓｔ＊Ｖｉｎｉｔ）／（Ｃｄａｔａ＋Ｃｓｔ）
【００５０】
ここで、ＶｇＭ１は、駆動トランジスタＭ１のゲート電圧、Ｖｄａｔａは、データ電圧、Ｖｉｎｉｔは、初期化電圧、Ｖｄｄは、第１の電源電圧、Ｃｄａｔａは、各データラインのキャパシタ、Ｃｓｔは、各画素内のストレージキャパシタを示す。
【００５１】
前記数式１（数１）のように、駆動トランジスタＭ１のゲート電圧ＶｇＭ１は、データラインキャパシタＣｄａｔａと画素内のストレージキャパシタＣｓｔのキャパシタンスによって印加データ電圧Ｖｄａｔａとゲート電圧ＶｇＭ１間のバラツキが発生することが分かる。すなわち、実際データラインに印加したデータ電圧より低い値の電圧が駆動トランジスタのゲート端子に印加される。このため、ブラック階調の表現が難しくなり、コントラスト比がよくないという問題点がある。
【００５２】
これを解決するために、ブラックデータ電圧を既存に比べて高く印加すればいいが、データドライバの仕様上、高いブラックデータ電圧を印加することは不可能である。他の解決方案として、第１の電源電圧Ｖｄｄを低くする方法があるが、これは、ブラック階調表現は可能であるが、第１の電源電圧Ｖｄｄが低くなった分、第２の電源電圧Ｖｓｓも低くならなければならない。したがって、電源電圧Ｖｄｄ、ＶｓｓのＤＣ／ＤＣ効率を急激に減少させるようになる。
【００５３】
したがって、本発明の実施形態に係る画素は、前記図４に示すように補助キャパシタＣａｕｘを画素内に形成するものである。
【００５４】
すなわち、本発明の実施形態に係る画素は、補助キャパシタＣａｕｘをさらに含む。
【００５５】
前記補助キャパシタＣａｕｘは、第１の電極が現在スキャンラインＳｎ及び第１のスイッチングトランジスタＭ２のゲート端子に共通連結され、第２の電極が前記ストレージキャパシタＣｓｔ及び駆動トランジスタＭ１のゲート端子に共通連結されている。
【００５６】
前記補助キャパシタＣａｕｘは、スキャン期間から発光期間に変化しながら、駆動トランジスタＭ１のゲート電圧ＶＧをブースト（boost）させる役目をする。すなわち、スキャン信号のロウレベル電圧をロウスキャン電圧ＶＶＳＳと言い、スキャン信号のハイレベルをハイスキャン電圧ＶＶＤＤというと、補助キャパシタＣａｕｘの第１の電極に印加される電圧がロウスキャン電圧ＶＶＳＳからハイスキャン電圧ＶＶＤＤに変換されることによって、駆動トランジスタＭ１のゲート電圧は、前記ストレージキャパシタＣｓｔと補助キャパシタＣａｕｘのカップリングによる補正電圧だけ上昇するようになる。
【００５７】
最終的に、駆動トランジスタのゲート電圧ＶＧを数式で表せば、次の数式２（数２）の通りである。
【００５８】
［数２］
ＣｓｔΔＶ＝ＣａｕｘΔＶ
Ｃｓｔ｛（Ｖｄｄ−ＶｇＭ１）−（Ｖｄｄ−ＶＧ）｝＝Ｃａｕｘ｛（ＶｇＭ１−ＶＶＳＳ）−（ＶＧ−ＶＶＤＤ）｝
ＶＧ＝ＶｇＭ１＋Ｃａｕｘ＊（ＶＶＤＤ−ＶＶＳＳ）／（Ｃｓｔ＋Ｃａｕｘ）
【００５９】
ここで、ＶＶＤＤは、ハイレベルのスキャン信号、ＶＶＳＳは、ロウレベルのスキャン信号であり、ＶｇＭ１は、ロウレベルのスキャン信号ＶＶＳＳ印加時の駆動トランジスタのゲート端子電圧、ＶＧは、ハイレベルのスキャン信号ＶＶＤＤ印加時の駆動トランジスタのゲート端子電圧であり、Ｃａｕｘは、補助キャパシタ、Ｃｓｔは、ストレージキャパシタである。
【００６０】
前記数式２（数２）のように、補助キャパシタＣａｕｘの形成後、駆動トランジスタＭ１のゲート端子電圧が補償電圧（Ｃａｕｘ＊（ＶＶＤＤ−ＶＶＳＳ）／（Ｃｓｔ＋Ｃａｕｘ））だけ増加し、既存の減少量を補償できる。したがって、ブラックレベルの階調電圧印加時、ブラック電流がほとんど流れないようになり、コントラスト比が非常に良くなる。これは、図５のシミュレーション結果によっても確認される。
【００６１】
図５は、図４に示された画素にブラック階調電圧印加時に流れるブラック電流量を示すシミュレーション結果図である。
【００６２】
図５を参照すれば、図４に示された画素に第１の電源電圧Ｖｄｄは５［Ｖ］、第２の電源電圧Ｖｓｓは−６［Ｖ］を印加し、データ電圧Ｖｄａｔａは５［Ｖ］を印加し、縦軸は、ブラック電流の量を示し、横軸は、時間を示す。
【００６３】
第１の電源電圧Ｖｄｄをブラックデータ電圧と同一に設定する場合、画素内に補助キャパシタＣａｕｘを形成する前には、駆動トランジスタＭ１でブラックレベルの電流が約７ｎＡ程度と非常に大きく流れて、コントラスト比が非常に低下するが、本発明の実施形態のように、補助キャパシタＣａｕｘを形成した後には、ブラックレベルの電流が約０．０２ｎＡ程度流れ、仕様（仕様は０．０３ｎＡ以下）を満足し、コントラスト比も向上する。したがって、画素内に補助キャパシタＣａｕｘを形成することによって、画素内に印加されるデータ電圧が低くなるのを防止し、第１及び第２の電源電圧Ｖｄｄ、Ｖｓｓを低くする必要がなくなり、ＤＣ／ＤＣ効率が良くなる。
【００６４】
この時、ストレージキャパシタＣｓｔのキャパシタンスは、補助キャパシタＣａｕｘのキャパシタンスより大きいことが好ましく、前記図５の場合、ストレージキャパシタＣｓｔのキャパシタンスは、補助キャパシタＣａｕｘのキャパシタンスより約１０倍程度が大きい場合のシミュレーション値である。
【００６５】
図６は、本発明の実施形態により図３に示された代表的なデマルチプレクサと図４に示された代表的な画素の連結構造を詳細に示す回路図であり、図７は、図６に示された画素回路の動作を説明するためのタイミング図である。
【００６６】
図６では、第１の出力ラインＤ１に連結した１つのデマルチプレクサ１５１にレッド（Ｒ）、グリーン（Ｇ）及びブルー（Ｂ）のサブ画素が接続されると仮定する（すなわち、ｋ＝３）。
【００６７】
図６及び図７を参照すれば、まず、１水平期間（１Ｈ）のうちｎ−１番目のスキャン期間の間に第ｎ−１のスキャンラインＳｎ−１にロウレベルのスキャン信号が供給される。第ｎ−１のスキャンラインＳｎ−１にスキャン信号が供給されれば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）のサブ画素の各々に含まれた初期化トランジスタＭ４がオンとなる。初期化トランジスタＭ４がオンとなると、ストレージキャパシタＣｓｔの一方の端子及び駆動トランジスタＭ１のゲート端子が初期化電源ラインＶｉｎｉｔに接続される。すなわち、第ｎ−１のスキャンラインＳｎ−１にスキャン信号が供給されれば、Ｒ、Ｇ、Ｂ画素の各々のストレージキャパシタＣｓｔに格納されていた先行フレームのデータ電圧、すなわち駆動トランジスタＭ１のゲート電圧は初期化される。第ｎ−１のスキャンラインＳｎ−１にスキャン信号が供給される時、第ｎのスキャンラインＳｎに接続された第１のスイッチングトランジスタＭ２は、オフ状態を維持する。
【００６８】
その後、データ書込み期間の間に順次に供給される第１制御信号乃至第３制御信号ＣＳ１、ＣＳ２、ＣＳ３によって第１のスイッチング素子Ｔ１、第２のスイッチング素子Ｔ２及び第３スイッチング素子Ｔ３が順次にオンとなる。まず、第１の制御信号ＣＳ１によって第１のスイッチング素子Ｔ１がオンとなると、第１の出力ラインＤ１に供給されるＲデータ信号が第１のデータラインＤ１１に供給される。この時、第１のデータラインキャパシタＣｄａｔａ１１には、第１のデータラインＤ１１に供給されるＲデータ信号に対応する電圧が充填される。次に、第２の制御信号ＣＳ２によって第２のスイッチング素子Ｔ２がオンとなると、第１の出力ラインＤ１に供給されるＧデータ信号が第２のデータラインＤ１２に供給される。この際、第２のデータラインキャパシタＣｄａｔａ１２には、第２のデータラインＤ１２に供給されるＧデータ信号に対応する電圧が充填される。最後に、第３制御信号ＣＳ３によって第３のスイッチング素子Ｔ３がオンとなると、第１の出力ラインＤ１に供給されるＢデータ信号が第３データラインＤ１３に供給される。この時、第３のデータラインキャパシタＣｄａｔａ１３には、第３のデータラインＤ１３に供給されるＢデータ信号に対応する電圧が充填される。一方、データ書込み期間の間に第ｎのスキャンラインＳｎにスキャン信号が供給されないため、各々のＲ、Ｇ、Ｂ画素には、Ｒ、Ｇ、Ｂデータ信号が供給されない。
【００６９】
次に、データ書込み期間に続くｎ番目のスキャン期間の間に第ｎのスキャンラインＳｎにロウレベルのスキャン信号が供給される。第ｎのスキャンラインＳｎにスキャン信号が供給されれば、Ｒ、Ｇ、Ｂ画素の各々に含まれた第１のスイッチングトランジスタＭ２及びしきい値電圧補償トランジスタＭ３がオンとなる。Ｒ、Ｇ、Ｂ画素の各々の第１のスイッチングトランジスタＭ２は、データ書込み期間に第１乃至第３のデータラインキャパシタＣｄａｔａ１１乃至Ｃｄａｔａ１３に格納された各Ｒ、Ｇ、Ｂデータ信号に相当する電圧Ｖｄａｔａを各Ｒ、Ｇ、Ｂ画素に伝達する。しきい値電圧補償トランジスタＭ３は、駆動トランジスタＭ１をダイオード連結させる役目をする。すなわち、ダイオード連結した駆動トランジスタＭ１を介して第１乃至第３のデータラインキャパシタＣｄａｔａ１１乃至Ｃｄａｔａ１３に格納されたＲ、Ｇ、Ｂデータ信号に相当する電圧Ｖｄａｔａと駆動トランジスタＭ１のしきい値電圧Ｖｔｈの差に該当する電圧Ｖｄａｔａ−ＶｔｈＭ１［Ｖ］が駆動トランジスタＭ１のゲート端子とストレージキャパシタＣｓｔの一端に印加される。したがって、駆動トランジスタＭ１のゲート端子にかかる電圧は、前記数式１（数１）で表した値と同一である。
【００７０】
その後、第ｎのスキャン信号がハイレベルに変わり、発光制御ラインＥｎにロウレベルの発光制御信号が印加されると、第２のスイッチングトランジスタＭ５及び発光制御トランジスタＭ６がオンとなり、駆動トランジスタＭ１のソース端子に印加される第１の電源Ｖｄｄとゲート端子に印加された電圧に相当する駆動電流が前記発光制御トランジスタＭ６を介して有機発光素子ＯＬＥＤに供給され、所定の輝度の光が発生する。ここで、駆動トランジスタＭ１のゲート端子に印加された電圧は、前記数式２（数２）で表した値と同一である。
【００７１】
したがって、本発明による有機電界発光表示装置では、デマルチプレクサ１５１を用いて１つの第１の出力ラインＤ１に順次に供給されるＲ、Ｇ、Ｂデータ信号をｋ個のデータラインＤ１１−Ｄ１ｋに供給できるという長所がある。また、データ書込み期間の間にデータラインキャパシタＣｄａｔａ１１−Ｃｄａｔａ１ｋにデータ信号に対応する電圧を格納し、スキャン期間の間にデータラインキャパシタＣｄａｔａ１１−Ｃｄａｔａ１ｋに格納された電圧を画素に供給する。このようにデータラインキャパシタＣｄａｔａ１１−Ｃｄａｔａ１ｋに格納された電圧を同時に各々の画素に供給するので、すなわち、同じ時点に各々のデータ信号を供給できるので、均一な輝度の画像を表示できる。
【００７２】
また、各々の画素内に補助キャパシタＣａｕｘを形成することによって、データラインキャパシタＣｄａｔａとストレージキャパシタＣｓｔの電荷分配（charge sharing）による画素に印加される電圧が低くなる問題を解決し、コントラスト比を向上させることができる。これにより、電源電圧Ｖｄｄ及びＶｓｓを低くする必要がなくなり、ＤＣ／ＤＣ効率が減少することを防止できる。
【００７３】
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施形態及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【００７４】
【図１】従来の有機電界発光表示装置を示すブロック図である。
【図２】本発明の実施形態に係る有機電界発光表示装置を示すブロック図である。
【図３】図２に示されたデマルチプレクサの内部を示す回路図である。
【図４】図２に示されたＮ×Ｍ個の画素のうち代表的な画素を示す回路図である。
【図５】図４に示された画素にブラック階調電圧印加時に流れるブラック電流量を示すシミュレーション結果図である。
【図６】本発明の実施形態により図３に示された代表的なデマルチプレクサと図４に示された代表的な画素の連結構造を詳細に示す回路図である。
【図７】図６に示された画素回路の動作を説明するためのタイミング図である。
【符号の説明】
【００７５】
１００  表示パネル
１２０  スキャンドライバ
１３０  データドライバ
１４０  タイミング制御部
１５０  デマルチプレクサ部
１５１  デマルチプレクサ
１６０  デマルチプレクサ制御部
【図１】
0004637070.tif 000002
【図２】
0004637070.tif 000003
【図３】
0004637070.tif 000004
【図４】
0004637070.tif 000005
【図５】
0004637070.tif 000006
【図６】
0004637070.tif 000007
【図７】
0004637070.tif 000008