(57)【特許請求の範囲】
【請求項１】
輝度データ及び色差データから構成される画像データを記憶する第１記憶手段と、
第１周期で前記第１記憶手段の前記画像データを読み出す読出手段と、
前記第１周期とは非同期でテレビ信号処理を行う信号処理部と、
前記読出手段に対する読出リクエストの発行を制御することにより、前記第１周期に同期して前記読み出された画像データを一時的な記憶領域に書き込み、前記テレビ信号処理に同期して前記一時的な記憶領域の画像データを前記信号処理部に向けて読み出す第２記憶手段と、
を備え、
前記第２記憶手段は、
前記テレビ信号処理の垂直ブランキング期間では前記一時的な記憶領域からの画像データの読み出しを行わず、前記テレビ信号処理の映像期間では前記一時的な記憶領域からの画像データの読み出しを行うようにし、前記垂直ブランキング期間及び前記映像期間において、前記一時的な記憶領域に画像データが第１の記憶量以下記憶された場合は第１の読出リクエストを発行し、前記一時的な記憶領域に画像データが第１の記憶量よりも大きい第２の記憶量以下記憶された場合は前記第１の読出リクエストよりも優先度の低い第２の読出リクエストを発行する
ことを特徴とする画像処理装置。
【請求項２】
前記テレビ信号処理は、ＮＴＳＣ規格及びＰＡＬ規格のうち少なくとも１つのための信号処理であることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
被写体を撮影するための撮像手段と、
前記撮像手段により撮影されたデータを輝度データと色差データとに分けて処理する処理手段と、
をさらに備え、
前記第１記憶手段は、
前記処理手段により処理されたデータを記憶することを特徴とする請求項１または２に記載の画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号処理装置および信号処理方法に関し、特に、ＴＶモニタや液晶モニタへの表示を目的とする映像出力装置等の映像信号処理装置に関する。
【０００２】
【従来の技術】
図４は、ＴＶモニタへの表示を目的とする従来の映像出力装置の構成例を示す。
【０００３】
１０１は、ＣＣＤセンサである。このＣＣＤセンサ１０１で受光された映像は、電気信号に変換される。
【０００４】
１０２は、Ａ／Ｄ変換器であり、ＣＣＤセンサ出力のアナログ映像信号をデジタルの映像信号に変換する。
【０００５】
１０３は、撮影系の信号処理回路である。この信号処理回路１０３は、ＣＣＤ出力信号から色キャリア除去、アパチャー補正、ガンマ処理等を施して輝度信号を作り、また同時に、色補間、マトリクス変換、ガンマ処理、ゲイン調整等を施して色差信号を作り、ＹＵＶ等の映像信号を出力する。
【０００６】
１０４は、ＶＲＡＭである。このＶＲＡＭ１０４は、例えば、ダイナミックＲＡＭ（ＤＲＡＭ）に書込み用と読出し用のポートを設け、水平ライン毎にアドレッシングを行う構成をしたビデオ用のメモリからなる。
【０００７】
１０５は、ＶＲＡＭ１０４からデータの読出しを行うためのメモリインターフェイス（Ｉ／Ｆ）回路である。このデータＩ／Ｆ回路１０５のデータ読出し回路１０５ａでＶＲＡＭ１０４に格納された映像データを読出し、後段の回路へ出力する（例えば、水平ライン毎に連続したメモリアドレス上にＹＵＹＶ…とデータを格納し、水平ライン毎にＨ１，Ｈ２，…のアドレスポインタとデータサイズに従ってデータを読出す処理）。
【０００８】
１０６は、ＴＶ系の信号処理回路１０６である。この信号処理回路１０６は、データＩ／Ｆ１０５のＶＲＡＭデータ出力を、クロマエンコード処理、帯域補正、コンポジット化等の信号処理をし、ＴＶ用のデジタル信号にして出力する。
【０００９】
１０７は、Ｄ／Ａ変換器（ＤＡＣ）であり、デジタル映像信号出力をアナログ映像信号に変換している。
【００１０】
１０８は、映像帯域のローパスフィルタ（ＬＰＦ）であり、Ｄ／Ａ変換後に含まれている高周波ノイズ成分をカットし、コンポジットビデオ信号としてビデオアンプ１０９へ出力している。
【００１１】
１０９は、ビデオアンプであり、ＴＶ用の信号レベルやＴＶ用の出力インピーダンスにする回路である。
【００１２】
１１０は、一般的なビデオ入力を有するＴＶモニタであり、ＮＴＳＣ方式やＰＡＬ方式等とそれぞれのＴＶ方式に従って映像を表示する。
【００１３】
そして、ＣＣＤ１０１で受光された映像信号は、Ａ／Ｄ変換器１０２でデジタル映像信号に変換され、撮像系の信号処理回路１０３でＹＵＶ形式の映像信号に処理される。
【００１４】
信号処理回路１０３の出力Ｙは、輝度信号を示し、色キャリア除去、アパチャー補正、ガンマ変換等の処理をして生成している。
【００１５】
Ｕは（Ｂ−Ｙ）の色差信号で、Ｖは（Ｒ−Ｙ）の色差信号を示し、色補間，マトリクス変換，ガンマ変換等の処理を施して生成している。
【００１６】
信号処理回路１０３の撮像系信号処理によるＹ，Ｕ，Ｖの出力は、例えば下記に示すＹＵＶデータ配列に示すように、画面左上から順に
（上位データ）  Ｙ0Ｙ1Ｙ2Ｙ3Ｙ4Ｙ5…
（下位データ）  Ｕ0Ｖ0Ｕ2Ｖ2Ｕ4Ｖ4…
とＶＲＡＭ１０４へ格納されていく。
【００１７】
このＶＲＡＭ１０４のデータは、メモリＩ／Ｆ１０５のデータ読出し回路１０５ａにより読出され、ＴＶ系の信号処理回路１０６で、輝度や変調クロマ信号に処理され加算されてコンポジット信号を生成し、Ｄ／Ａ変換器１０７へ出力する。
【００１８】
そして、ＴＶ系の信号処理回路１０６の映像出力は、Ｄ／Ａ変換器１０７でアナログ信号に変換され、ＬＰＦ１０８で帯域制限される。さらに、ビデオアンプ１０９を通してＴＶモニタ１１０に出力する。
【００１９】
【発明が解決しようとする課題】
従来の回路構成の場合、ビデオメモリ（ＶＲＡＭ）を、システムで使用するＤＲＡＭ上に構成すると、ＤＲＡＭのリード／ライトに使用するシステムクロックと、ＴＶ系信号処理に使用するクロックを同期させなければならない。
【００２０】
このため、システムクロックが、ＴＶ系信号処理クロックの整数倍にする等の制約を受けることになる（ＴＶモニタへの映像信号処理クロックは、クロマエンコード処理や同期信号発生の都合上、ＨＴＳＣではサブキャリアの４倍＝４ｆｓｃが、ＰＡＬ方式では、水平周波数の９０８倍が適している）。
【００２１】
また、システムクロックとＴＶ系再生処理クロックを非同期にするためには、ＶＲＡＭに独立した２ポートメモリ等を使用するなど、ＤＲＡＭとは独立したＶＲＡＭを持つことになり、回路規模の増大を招くという問題がある。
【００２２】
そこで、本発明の目的は、システムクロックに制約されず、回路規模を増大させることなく、システム全体のデータ転送効率を向上させることが可能な信号処理装置および信号処理方法を提供することにある。
【００２３】
本発明の画像処理装置は、輝度データ及び色差データから構成される画像データを記憶する第１記憶手段と、第１周期で前記第１記憶手段の前記画像データを読み出す読出手段と、前記第１周期とは非同期でテレビ信号処理を行う信号処理部と、前記読出手段に対する読出リクエストの発行を制御することにより、前記第１周期に同期して前記読み出された画像データを一時的な記憶領域に書き込み、前記テレビ信号処理に同期して前記一時的な記憶領域の画像データを前記信号処理部に向けて読み出す第２記憶手段と、を備え、前記第２記憶手段は、前記テレビ信号処理の垂直ブランキング期間では前記一時的な記憶領域からの画像データの読み出しを行わず、前記テレビ信号処理の映像期間では前記一時的な記憶領域からの画像データの読み出しを行うようにし、前記垂直ブランキング期間及び前記映像期間において、前記一時的な記憶領域に画像データが第１の記憶量以下記憶された場合は第１の読出リクエストを発行し、前記一時的な記憶領域に画像データが第１の記憶量よりも大きい第２の記憶量以下記憶された場合は前記第１の読出リクエストよりも優先度の低い第２の読出リクエストを発行することを特徴とする。
【００３８】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【００３９】
［概要］
まず、本発明の概要について説明する。
【００４０】
本発明は、図１に示すように、ＶＲＡＭを構成するためのＤＲＡＭ５と、ＤＲＡＭ５に画像データを読み書きするためのインターフェイス（Ｉ／Ｆ）回路４と、インターフェイス回路４から読み出した画像データを一時的に記憶するためのＦＩＦＯメモリ８と、インターフェイス回路４へ読み出すデータのアドレスを指示するＤＭＡＣ回路６，７とを備え、ＦＩＦＯメモリ８のデータ書込みレートと読出しレートとを異なる構成にする。
【００４１】
また、インターフェイス回路４とＦＩＦＯメモリ８のデータハンドシェイクにおいて、ＦＩＦＯメモリ８からのリクエスト信号に、互いに異なる少なくとも２種類の要求レベルを含ませるように構成にする。
【００４２】
［具体例］
次に、具体的な例を挙げて説明する。
【００４３】
図１は、本発明に係る信号処理装置のシステム全体の構成を示すものである。
ここでは、ＴＶモニタや液晶モニタへの表示を目的とする映像出力装置を例に挙げて説明する。
【００４４】
本発明の実施例の構成図を示す。
【００４５】
１は、ＣＣＤセンサである。このＣＣＤセンサ１で受光した映像が、電気信号に変換して出力される。
【００４６】
２は、Ａ／Ｄ変換器である。このＡ／Ｄ変換器２は、ＣＣＤセンサ１の出力であるアナログ映像信号をデジタルの映像信号に変換する。
【００４７】
３は、撮影系の信号処理回路である。この信号処理装置３は、ＣＣＤ出力信号から色キャリア除去やアパチャー補正やガンマ処理等を施して輝度信号を作り、また同時に、色補間やマトリクス変換やガンマ処理やゲイン調整等を施して色差信号を作り、ＹＵＶ等の映像信号を出力する（ここで、Ｙは輝度信号を示し、Ｕは色差信号Ｂ−Ｙを示し、Ｖは色差信号Ｒ−Ｙを示す）。
【００４８】
４は、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）５ヘデータの書込みや読出しを行うためのＤＲＡＭインターフェイス（Ｉ／Ｆ）回路である。このＤＲＡＭＩ／Ｆ４は、データ書込み回路４ａと、データ読出し回路４ｂとを備えている。
【００４９】
データ書込み回路４ａにより信号処理回路３の信号処理後の映像信号をＤＲＡＭ５へ書込み、データ読出し回路４ｂによりＤＲＡＭ５に格納された映像データを読出し、後段の回路へ出力する。
【００５０】
５は、ＤＲＡＭである。特に、ここでは、ＴＶモニタ３０や液晶パネル３１に表示するためのビデオ用のメモリ空間をＶＲＡＭと称し、このＤＲＡＭ５上に割り当てている。
【００５１】
図２（ａ）〜（ｄ）は、ＤＲＡＭ５に格納するデータ構造を示す。
【００５２】
図２（ａ）の２１は、ＹＵＶ＝４４４形式のデータ構造を示しており、ＹＵＶの画素情報が１：１：１の情報比率で構成されている。
【００５３】
図２（ｂ）の２２は、ＹＵＶ＝４２２形式のデータ構造を示しており、ＹＵＶの画面情報が４：２：２の比率で構成され、Ｙ（輝度）に対してＵＶ（色差）の情報量が半減している。
【００５４】
図２（ｃ）の２３は、ＹＵＶ＝メモリ４１１形式のデータ構造を示しており、ＹＵＶの画素情報が４：１：１の比率で構成され、Ｙに対してＵＶの情報量が１／４に減っている。
【００５５】
上記それぞれの形式のデータ量を比較すると、ＹＵＶ＝４４４に対して、ＹＵＶ＝４２２は２／３のデータ量になり、ＹＵＶ＝４４４に対して、ＹＵＶ＝メモリ４１１は１／２のデータ量になる。
【００５６】
従って、用途により必要十分なデータ量が確保できるようにデータ形式を選択することによって、メモリ容量やＤＲＡＭ５との転送効率の最適化を図ることができる。このことは、システム構成上、大変に有効である。
【００５７】
そこで、ＤＲＡＭ５上のＶＲＡＭでは、この最適化を図るため、ビデオの輝度と色の帯域から考慮して、ＹＵＶ＝４１１形式のデータ構造で構成する。これにより、少ないメモリ容量と、適した転送効率とによって、ビデオ出力に必要な画素情報が得られる。
【００５８】
さらに、ＶＲＡＭ構成条件としては、ＶＲＡＭサイズをＮＴＳＣ方式では水平７５２画素×垂直４９４ライン分とし、ＰＡＬ方式では水平７３６画素×垂直５８０ライン分とする。
【００５９】
また、１フィールド分は、前述のライン数の半分になり、ＮＴＳＣ方式では２４７ライン分、ＰＡＬ方式では２９０ライン分になる。
【００６０】
６は、ＤＲＡＭ５から自然画用のＶＲＡＭデータをダイレクトメモリアクセスで読出すためのアドレス発生回路（ＰＢ ＤＭＡＣ）である。
【００６１】
ＴＶモニタ３０へ自然画のみを表示する場合には、ＰＢ ＤＭＡＣ６から、ＤＲＡＭ５中のＶＲＡＭデータを読出すためのアドレスが発生される。そして、そのアドレスに従ってＤＲＡＭ５中のＶＲＡＭデータが読出され、ＤＲＡＭＩ／Ｆ４からＶＡＬＩＤフラグと一緒に自然画データがＦＩＦＯ８に送られる。
【００６２】
図３は、ＰＢ ＤＭＡＣ６のアドレスに従って、ＤＲＡＭ５中のＶＲＡＭからデータ読出しを行うイメージを示す。
【００６３】
Ｘ方向が水平の読出し方向を示し、Ｙ方向が垂直の読出し方向を示す。図中の１，２、…、Ｎは、ＶＲＡＭ上のライン方向を示す。
【００６４】
通常、ＴＶモニタ３０は、インターレース表示をしているので、これに合わせＶＲＡＭからの読出しラインは、１，３，５、…Ｎ−１，２，４、…、Ｎというライン順に読出される（ライン数Ｎは、ＮＴＳＣ方式とＰＡＬ方式とで異なる。
ＮＴＳＣ＝４９４；ＰＡＬ＝５９０）。
【００６５】
そして、ＰＢ ＤＭＡＣ６への設定変更によって、フレーム／フィールド、ＮＴＳＣ方式／ＰＡＬ方式に対応したＤＭＡＣ動作の切り替えが可能である。フィールド時には、偶数ライン時に１ライン前の奇数ラインデータと同じデータを読出すことになる。
【００６６】
７は、ＴＶモニタ３０や液晶パネル３１上に、文字やキャラクタ等を自然画にスーパーインポーズして表示するためのビットマップ（ＢＭＰ）データをＤＲＡＭ５からダイレクトメモリアクセスで読み出すためのアドレス発生回路（ＢＭＰ
ＤＭＡＣ）である。
【００６７】
このＢＭＰ ＤＭＡＣ７も、ＰＢ ＤＭＡＣ６と同様に、設定変更によって、フレーム／フィールド、ＮＴＳＣ方式／ＰＡＬ方式に対応したＤＭＡＣ動作の切り替えが可能である。
【００６８】
８は、ＤＲＡＭＩ／Ｆ４からのデータを約１／４ライン分一時的に蓄えるＦＩＦＯ（ファーストイン・ファーストアウト）メモリである。
【００６９】
このＦＩＦＯメモリ８から読み出される際には、再生信号処理しやすいように図２（ｄ）の２４に示すようなＹＵＶ＝再生４１１形式に変換している。
【００７０】
９は、ＦＩＦＯメモリ８で使用するＳＲＡＭであり、１ライン分の１／４の容量を持っている。
【００７１】
１０は、コンバータ（４２２）であり、図２（ｄ）のＹＵＶ＝再生４１１形式からＹＵＶ＝４２２形式へ変換するための回路である。
【００７２】
前述したように、ビデオ出力の帯域としては、ＹＵＶ＝４１１の情報量で十分だが、文字やキャラクタ等のＢＭＰ画は帯域が広く、これとスーパーインポーズするのに自然画データをＹＵＶ＝４２２形式にする必要があり、この回路において変換している。
【００７３】
１１は、パレット変換回路であり、文字等のＢＭＰデータをパレットデータに変換する。
【００７４】
ＢＭＰデータでそのままパレットの表示色を表現する場合、パレットの表示色の階調を多くすると、１画素当たりのビット数が増え過ぎてメモリ容量やデータ転送効率を悪くする。一方、１画素当たりのビット数を減らすと、パレットの表示色の階調が失われてしまうという問題がある。
【００７５】
そこで、ＢＭＰデータのビット幅をパレットの同時発色の数に割り当て、パレット色の階調はある程度確保する方法がある。例えば、１画素当たりのＢＭＰデータを４ビットとし、同時発色は１６色にして、表示色の階調は１６ビットで２５６階調にする。
【００７６】
例えば、１６ビット幅のパレットレジスタを１６個分用意して、ＢＭＰデータの値により前記１６個のパレットレジスタから１つを選択する回路にする。
【００７７】
すなわち、１画面上の同時発色数はＢＭＰデータのビット幅によって決まり、パレット色の階調はパレットレジスタのビット幅によって決まる。言い替えると、パレット色の階調を維持したまま、同時発色数を制限するだけで、ＢＭＰ領域のデータ容量を小さくできるようになる。
【００７８】
１２は、自然画用のＰＢデータと文字やキャラクタ等のＢＭＰデータをスーパーインポーズするスーパーインポーズ回路である。
【００７９】
回路構成としては、例えば、パレット色の階調の１つに透明色を用意して、透明色部は自然画をそのまま出力する。これにより、ＢＭＰ画と自然画を画素毎に切り替えて表示することが可能になる。
【００８０】
なお、スーパーインポーズ回路１２の出力段にスーパーインポーズをするか否かのセレクタを設け、スーパーインポーズしない方にセレクタを切り替えることにより、ＢＭＰデータ無しでもスーパーインポーズせずに自然画だけを表示することができる。
【００８１】
１３は、再生信号処理回路であり、クロマエンコード処理や帯域補正やコンポジット化等の信号処理してＴＶ用のデジタル信号にして出力する。
【００８２】
１４は、ＦＩＦＯメモリ８から再生信号処理回路１３までのタイミング信号を発生させるための同期信号発生器（ＳＳＧ）である。
【００８３】
１５は、再生信号処理回路１３のデジタル信号出力をアナログ信号に変換するためのＤ／Ａコンバータである。
【００８４】
（本システムの特徴）
ここで、本システムの特徴であるＦＩＦＯメモリ８の処理について説明する。
【００８５】
ＦＩＦＯメモリ８は、データの書込みと読出しとによって独立したポートを備え、書込み周期に対して非同期にデータを読み出す。
例えば、ＦＩＦＯメモリ８の書込みクロック周期は、ＤＲＡＭ５のアクセスクロック周期、言い換えると、システムクロックと同じ（例えば、５０ＭＨｚ）にする。
【００８６】
これに対して、ＦＩＦＯメモリ８の読出しクロック周期は、ＴＶ信号処理に適した約１４ＭＨｚにする。ＨＴＳＣ方式では、サブキャリアの４倍クロック（４ｆｓｃ＝１４．３１８１８ＭＨｚ）にして、ＰＡＬ方式では、水平周波数の９０８倍（９０８ｆＨ＝９０８×１５．６２５ＫＨｚ＝１４．１８７５ＭＨｚ）にする。
【００８７】
これにより、ＴＶ信号処理のクロックに依存せずに、システムクロック（ＤＲＡＭクロック）を決定することができ、システムのパフォーマンスを比較的自由に高速化することが可能である。
【００８８】
以下、ＦＩＦＯメモリ８へのデータの書込みは、信号の垂直ブランキング期間にあり、また、ＦＩＦＯメモリ８からのデータの読出しは、映像期間内にある場合を例に挙げて説明する。
【００８９】
（システム動作）
次に、本システムの動作について説明する。
【００９０】
ＣＣＤセンサ１によって受光された映像信号は、Ａ／Ｄ変換器２でデジタル映像信号に変換され、撮像系の信号処理回路３でＹＵＶ形式、ここではＹＵＶ＝４２２形式の映像信号に処理される。
【００９１】
この処理された映像信号は、ＤＲＡＭＩ／Ｆ回路４内の４１１変換回路によってＹＵＶ＝４１１形式に変換され、ＤＲＡＭ５上の自然画用のＶＲＡＭへ書き込まれる。
【００９２】
撮像系の信号処理回路３の輝度信号Ｙ出力は、色キャリア除去やアパチャー補正やガンマ変換等の処理をして生成される。色差信号Ｕ（Ｂ−Ｙ）と色差信号Ｖ（Ｒ−Ｙ）は、色補間やマトリクス変換やガンマ変換等の処理を施して生成される。
【００９３】
撮像系信号処理３のＹ，Ｕ，Ｖの出力は、図２（ｂ）の２２に示すＹＵＶ＝４２２形式に示したように画面左上から順に
（上位データ）  Ｙ0Ｙ1Ｙ2Ｙ3Ｙ4Ｙ5Ｙ6Ｙ7…
（下位データ）  Ｕ0Ｖ0Ｕ2Ｖ2Ｕ4Ｖ4Ｕ6Ｖ6…
と、ＤＲＡＭＩ／Ｆ回路４へ送られる。
【００９４】
そして、ＤＲＡＭＩ／Ｆ回路４内の４１１変換回路にて
図２（ｃ）の２３に示すＹＵＶ＝４１１形式に変換されて
（上位データ）Ｙ0Ｙ1Ｙ3Ｙ4Ｙ5Ｙ7…
（下位データ）Ｕ0Ｖ0Ｙ2Ｖ4Ｕ4Ｙ6…
となり、ＤＲＡＭ５上の自然画用のＶＲＡＭ領域に書込まれる。
【００９５】
（自然画の表示）
ここで、ＴＶモニタ３０へ自然画のみを表示する場合のＰＢ ＤＭＡＣ６とＤＲＡＭＩ／Ｆ４のデータのハンドシェイクについて説明する。
【００９６】
（垂直ブランキング期間でのＦＩＦＯメモリへのデータ書込み）
まず、ＳＳＧ１４で発生する同期タイミングが垂直ブランキング中には、垂直同期（ＶＳＹＮＣ）時にＦＩＦＯメモリ８が空になり、ＤＲＡＭＩ／Ｆ４へのリクエスト信号であるＰＢ ＲＥＱ Ｌと、ＰＢ ＲＥＱ Ｈとの両方をアクティブにする。
【００９７】
そして、この要求によりＤＲＡＭＩ／Ｆ４では、ＰＢ ＤＭＡＣ６で指示されたアドレス（自然画ＶＲＡＭ領域）のデータを読み出しＶＡＬＩＤフラグと一緒にＦＩＦＯメモリ８へ送る。
【００９８】
そして同時に、ＰＢ ＤＭＡＣ６へは、アドレスを認識した合図としてＡＣＫ信号をアクティブにする。ＰＢ ＤＭＡＣ６では、ＡＣＫ信号がアクティブになったのを検知して、次に読み出すべきデータのアドレスを計算し、ＤＲＡＭＩ／Ｆ４へ与える。
【００９９】
そして、この垂直ブランキング中には、ＦＩＦＯメモリ８からデータが読み出されないので、次第にＦＩＦＯメモリ８にデータが充満し、前述のリクエスト信号のＰＢ ＲＥＱ Ｌと、ＰＢ ＲＥＱ Ｈとは、インアクティブ状態になる。
【０１００】
ここで、ＰＢ ＲＥＱ Ｌと、ＰＢ ＲＥＱ Ｈとの２つのフラグ信号動作について説明する。
【０１０１】
ＦＩＦＯメモリ８が空になると、ＰＢ ＲＥＱ Ｌと、ＰＢ ＲＥＱ Ｈとの両方がアクティブになり、ＦＩＦＯメモリ８に約１〜２割ほどデータが溜まると、ＰＢ ＲＥＱ Ｈのみインアクティブで、ＰＢ ＲＥＱ Ｌはアクティブのままになり、ＦＩＦＯメモリ８に約８割以上データが溜まると、ＰＢ ＲＥＱ ＬとＰＢ ＲＥＱ Ｈとの両方がインアクティブになる。
【０１０２】
（映像期間でのＦＩＦＯメモリからのデータ読出し）
続いて、ＳＳＧ１４で発生する同期タイミングが垂直ブランキングを抜けて映像期間に入ると、ＦＩＦＯメモリ８からデータが読み出されていく。
【０１０３】
そして、ＦＩＦＯメモリ８のデータ量がＦＩＦＯメモリ容量の約８割を下回ると、前述したように、ＰＢ ＲＥＱ Ｌがアクティブになる。
【０１０４】
このリクエストＰＢ ＲＥＱ Ｌに対して、ＤＲＡＭＩ／Ｆ４がすぐに応答してＶＲＡＭデータをＦＩＦＯメモリ８へ送る場合は、ＰＢ ＲＥＱ Ｈはインアクティブのままでも、次第にＦＩＦＯメモリ８にデータが満たされて、ＰＢ ＲＥＱ Ｌがインアクティブになる。
【０１０５】
もし、ＰＢ ＲＥＱ Ｌのリクエストに対して、ＤＲＡＭＩ／Ｆ４がすぐに応答できない場合には、ＦＩＦＯメモリ８のデータ残量が少なくなっていき、残り約２割を下回った時点でＰＢ ＲＥＱ Ｈがアクティブになる。ＤＲＡＭＩ／Ｆ４内では、ＰＢ ＲＥＱ Ｈは、プライオリティの高い要求として処理され、即時にＶＲＡＭデータをＦＩＦＯメモリ８へ送ることになる。
【０１０６】
そして、次第にＦＩＦＯメモリ８にデータが溜まり、約２割以上になると、ＰＢ ＲＥＱ Ｈはインアクティブになり、さらに、ＦＩＦＯメモリ８へのデータ書込みが続くなら、約８割を超えた時点でＰＢ ＲＥＱ Ｌもインアクティブになる。
【０１０７】
前述したＰＢ ＲＥＱ ＨがインアクティブになったところでＦＩＦＯメモリ８へのデータ書込みが途絶えてしまうと、やがて約２割を下回った時点で、再びＰＢ ＲＥＱ Ｈがアクティブになる。
【０１０８】
最悪にも、ＰＢ ＲＥＱ Ｈがアクティブになっても、ＶＲＡＭデータが送られてこない場合には、やがてＦＩＦＯメモリ８が空になり、ＦＩＦＯメモリ８から読出すデータが無くなり、ＴＶモニタ３０上の表示も異常になる。
【０１０９】
従って、ＰＢ ＲＥＱ Ｈのプライオリティを十分に高く設定し、このようなことが絶対に起きないようにしておく必要がある。
【０１１０】
また、本例を同期回路設計する場合は、前述のＡＣＫ信号の検出は回路に供給されたクロックエッジで行うようにする。すなわち、データの送受を連続的（バースト的）に行う場合、フラグ信号はアクティブになり続けて（アクティブハイなら”Ｈ”のまま）クロックエッジのタイミングで連続的にデータを取り込む。
従って、ＡＣＫ信号がアクティブ状態のときには１クロック毎にアドレス計算をして、ＤＲＡＭＩ／Ｆ４へ与えることになる。
【０１１１】
ＡＣＫ信号と同様に、ＶＡＬＩＤ信号やＰＢ ＲＥＱ Ｌ信号やＰＢ ＲＥＱ Ｈ信号等のフラグ信号も、連続的にアクティブになり、クロックエッジのタイミングで連続的にデータを取り込む場合がある。当然のことながら、単発時には、１クロック幅のフラグ信号になる。
【０１１２】
上述したように、ＳＳＧ１４で発生する同期タイミングが映像期間中には、ＦＩＦＯメモリ８からＹＵＶ＝再生４１１形式でデータが読み出され、後段のコンバータ１０（４２２）に送られる。
【０１１３】
このコンバータ１０では、前述したようにＹＵＶ＝再生４１１形式の信号をＹＵＶ＝４２２形式に変換し、後段のスーパーインポーズ回路１２に送られる。
【０１１４】
自然画のみを表示する場合、スーパーインポーズ回路１２は、前述したようにスーパーインポーズしない方にセレクタを切り替えることになる。
【０１１５】
そして後段の再生信号処理１３へ送られる。再生信号処理１３では、前述のようにクロマエンコード処理や帯域補正やコンポジット化等のＴＶ表示用のデジタル信号に処理して、後段のＤ／Ａ変換器１５へ出力し、ここでアナログＴＶ信号に変換する。
【０１１６】
（自然画／ＢＭＰ画の表示）
次に、ＴＶモニタ３０へ自然画とＢＭＰ画をスーパーインポーズして表示する場合について説明する。
【０１１７】
基本的構成は、自然画ＶＲＡＭ時のデータのハンドシェイクと同様であり、垂直同期（ＶＳＹＮＣ）時にＢＭＰ用のＦＩＦＯメモリ８が空になり、ＤＲＡＭＩ／Ｆ４へのリクエスト信号であるＢＭＰ ＲＥＱ Ｌと、ＢＭＰ ＲＥＱ Ｈとの両方をアクティブにする。
【０１１８】
そして、ＤＲＡＭＩ／Ｆ４では、ＢＭＰ ＤＭＡＣ７が示すＤＲＡＭ５上のＢＭＰのアドレスからデータを読出し、ＢＭＰデータ用のＶＡＬＩＤフラグと一緒にＦＩＦＯメモリ８へ送る。
【０１１９】
そして同時に、ＢＭＰ ＤＭＡＣ回路７へは、アドレスを認識した合図としてＢＭＰ ＡＣＫ信号をアクティブにする。ＢＭＰ ＤＭＡＣ７では、ＡＣＫ信号がアクティブになったのを検知して、次に読出すべきデータのアドレスを計算して出力する。
【０１２０】
さらに、ＢＭＰ ＲＥＱ Ｌと、ＢＭＰ ＲＥＱ Ｈとの２つのフラグ信号動作についても、ＰＢ  ＲＥＱ信号と同様になる。すなわち、ＦＩＦＯメモリ８が空になると、ＢＭＰ ＲＥＱ Ｌと、ＢＭＰ ＲＥＱ Ｈとの両方がアクティブになり、ＦＩＦＯメモリ８に１〜２割ほどデータが溜まると、ＢＭＰ ＲＥＱ Ｈのみインアクティブで、ＢＭＰ ＲＥＱ Ｌはアクティブのままになり、ＦＩＦＯメモリ８に８割以上データが溜まると、ＢＭＰ ＲＥＱ Ｌと、ＢＭＰ ＲＥＱ Ｈとの両方がインアクティブになる。
【０１２１】
自然画ＰＢとＢＭＰ画とでは、ＴＶや液晶上での表示領域が異なり、本例でのＢＭＰ画の表示領域は、水平６４０×垂直４８０で、自然画のＶＲＡＭより一回り小さい。そのため、ＢＭＰ画のデータの読出しタイミングも自然画のＶＲＡＭデータの読出しタイミングの内側に位置し、転送に必要なＦＩＦＯメモリ容量も自然画より少ない。
【０１２２】
しかし、回路動作は、自然画のデータ時と同じであり、そのＢＭＰ画の読出しタイミングになると、ＦＩＦＯメモリ８からＢＭＰ画のデータが読出されていき、ＦＩＦＯメモリ８内のＢＭＰ画の残データ量がＢＭＰＦＩＦＯメモリ容量の８割を下回ると、前述したように、ＢＭＰ ＲＥＱ Ｌがアクティブになる。
【０１２３】
このリクエストに対して、ＤＲＡＭＩ／Ｆ４がすぐに応答してＢＭＰデータをＦＩＦＯメモリ８へ送る場合は、ＢＭＰ ＲＥＱ Ｈはインアクティブのままでも、次第にＦＩＦＯメモリ８にデータが満たされて、ＢＭＰ ＲＥＱ Ｌがインアクティブになっていく。
【０１２４】
もし、ＢＭＰ ＲＥＱ Ｌのリクエストに対して、ＤＲＡＭＩ／Ｆ４がすぐに応答できない場合には、ＦＩＦＯメモリ８のデータ残量が少なくなっていき、２割を下回った時点でＢＭＰ ＲＥＱ Ｈがアクティブになる。ＤＲＡＭＩ／Ｆ４内では、ＢＭＰ ＲＥＱ Ｈは、プライオリティの高い要求として処理され、即時にＢＭＰデータをＦＩＦＯメモリ８へ送ることになる。
【０１２５】
そして、次第にＦＩＦＯメモリ８にデータが溜まり、２割以上になると、ＢＭＰ ＲＥＱ Ｈは、インアクティブになり、さらに、ＦＩＦＯメモリ８へのデータ書込みが続くなら、約８割を超えた時点で、ＢＭＰ ＲＥＱ Ｌもインアクティブになる。前述したＢＭＰ ＲＥＱ Ｈがインアクティブになったところで、ＦＩＦＯメモリ８へのデータ書込みが途絶えてしまうと、やがて約２割を下回った時点で再び、ＢＭＰ ＲＥＱ Ｈがアクティブになる。
【０１２６】
ＦＩＦＯメモリ８から読出されたＢＭＰデータは、前述したパレット変換回路１１に送られ、パレットデータに変換される。
【０１２７】
パレット変換回路１１のパレットデータ出力は、スーパーインポーズ回路１２に送られ、自然画用のＰＢデータとスーパーインポーズされる。そのスーパーインポーズ回路１２の出力は、前述のように、後段の再生信号処理回路１３へ送られる。
【０１２８】
再生信号処理回路１３で、クロマエンコード処理や帯域補正やコンポジット化等のＴＶ表示用のデジタル信号に処理がなされ、後段のＤ／Ａ変換器１５へ出力し、アナログＴＶ信号に変換される。
【０１２９】
なお、前述した例は、デジタルカメラ等の撮像装置に適用できるが、この他に、複数の機器（例えば、ホストコンピュータ、インターフェース機器、リーダ、プリンタなど）から構成されるシステムに適用しても、１つの機器（例えば、ＰＤＡ（個人情報管理）機器のような小型の画像処理機器、複写機、ファクシミリ装置）からなる装置に適用してもよい。
【０１３０】
また、本発明は、システム或いは装置にプログラムを供給することによって達成される場合にも適用できることはいうまでもない。そして、本発明を達成するためのソフトウェアによって表されるプログラムを格納した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読出し実行することによっても、本発明の効果を享受することが可能となる。
【０１３１】
この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【０１３２】
プログラムコードを供給するための記憶媒体としては、例えば、フロッピディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード（ＩＣメモリカード）、ＲＯＭ（マスクＲＯＭ、フラッシュＥＥＰＲＯＭなど）などを用いることができる。
【０１３３】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【０１３４】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ポードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【０１３５】
【発明の効果】
以上述べたように、本発明によれば、ＦＩＦＯメモリのデータ書込みレートとデータ読出しレートとを異なる構成し、ＦＩＦＯメモリへの書込み周期に対して非同期に読み出すようにしたので、従来のように、ＤＲＡＭをアクセスするためのシステムクロックが表示系の信号処理クロックの整数倍に制約されることがなくなり、システムのパフォーマンスを柔軟に向上させることができる。
【０１３６】
また、本発明によれば、ＴＶや液晶表示のためのビデオメモリ（ＶＲＡＭ）をＤＲＡＭ上に構成できるので、ＡＳＩＣ化においてＩＣ内のバッファが少なくて済み、従来に比べて大幅な回路規模の削減を図ることができる。
【０１３７】
さらに、本発明によれば、インターフェイス回路とＦＩＦＯメモリとのデータハンドシェイクにおいて、ＦＩＦＯメモリからのリクエスト信号に互いに異なる複数種類の要求レベルを含ませるようにしたので、ＴＶや液晶への画像表示に支障をきたさない限界まで、画像表示以外のＤＲＡＭアクセス要求に対する応答を高めることができ、これにより、システム全体のＤＲＡＭのデータ転送効率を一段と向上することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態である映像信号処理装置におけるシステム全体の構成を示すブロック図である。
【図２】処理される画像データ形式を比較して示す説明図である。
【図３】メモリ領域からのデータ読出しをイメージ化して示す説明図である。
【図４】従来の映像信号処理装置の構成を示すブロック図である。
【符号の説明】
１  ＣＣＤセンサ
２  Ａ／Ｄ変換器
３  撮像系の信号処理回路
４  ＤＲＡＭＩ／Ｆ
５  ＤＲＡＭ
６  ＰＢ ＤＭＡＣ
７  ＢＭＰ ＤＭＡＣ
８  ＦＩＦＯメモリ
９  ＳＲＡＭ
１０  コンバータ
１１  パレット変換回路
１２  スーパーインポーズ回路
１３  再生信号処理回路
１４  同期信号発生器
１５  Ｄ／Ａ変換器
【図１】
0004717168.tif 000002
【図２】
0004717168.tif 000003
【図３】
0004717168.tif 000004
【図４】
0004717168.tif 000005