(57)【特許請求の範囲】
【請求項１】
複数のキャパシタからなるキャパシタバンクの各キャパシタの充電電圧をバランスさせる、キャパシタバンクのバランス回路であって、
前記キャパシタバンクの各キャパシタに接続されたバランス素子に併設されて、前記キャパシタへの給電停止に応動して前記キャパシタから前記バランス素子を切り離すためのスイッチを備え、前記キャパシタから前記バランス素子を切り離すことにより、前記キャパシタの充電電荷の前記バランス素子による放電を防止したことを特徴とする、キャパシタバンクのバランス回路。
【請求項２】
請求項１に記載のキャパシタバンクのバランス回路において、
前記キャパシタが電気二重層キャパシタであり、前記スイッチがトランジスタであることを特徴とする、キャパシタバンクのバランス回路。
【請求項３】
請求項１に記載のキャパシタバンクのバランス回路において、
前記キャパシタの充電電圧が所定電圧を越えた場合に導通して前記キャパシタを前記所定電圧まで放電させる回路素子を備え、前記回路素子を、給電停止に応動して遮断状態に移行させることを特徴とする、キャパシタバンクのバランス回路。
【請求項４】
複数キャパシタからなるキャパシタバンクを備える電源装置であって、
前記キャパシタバンクに接続され、各キャパシタを充電する充電回路と、
前記キャパシタバンクの各キャパシタの充電電圧をバランスさせるバランス素子と、
前記バランス素子に併設されて、前記キャパシタへの給電停止に応動して前記キャパシタから前記バランス素子を切り離すためのスイッチと、
前記キャパシタの充電電圧が所定電圧を越えた場合に導通して前記キャパシタを前記所定電圧まで放電させる過充電防止回路と、
を備え、前記充電回路に対する給電停止に応動して前記スイッチにより前記バランス素子を切り離すとともに、前記過充電防止回路を遮断状態に移行させることを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気二重層キャパシタ等のキャパシタを含むキャパシタバンクに関し、特に、キャパシタバンクのバランス回路による、給電停止時等のキャパシタの電荷消失を防止した、キャパシタバンクのバランス回路、及び電源装置に関する。
【背景技術】
【０００２】
複数のキャパシタとして例えば、電気二重層キャパシタを備えるキャパシタバンクを備えた電源装置では、各キャパシタの充電電圧をバランスさせるバランス回路や、キャパシタの所定電圧以上の過充電を防止する充電規制回路等が備えられている。電気二重層キャパシタの耐電圧が低く、高電圧を取り出すには、複数の電気二重層キャパシタを直列に接続するキャパシタバンクが構成されるが、各キャパシタの充電電圧をバランスさせることが必要となり、また、各キャパシタの所定電圧以上の充電を阻止することにより、キャパシタの劣化を防止することが行われている。
【０００３】
従来、電気二重層キャパシタに関し、電気二重層キャパシタの過充電を防止する充電装置（例えば、特許文献１）等が知られている。
【特許文献１】特開２００１−２５１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、このような複数のキャパシタを備えるキャパシタバンクでは、既述のバランス回路が不可欠であるが、給電を停止した後、長時間放置された状態で維持されると、各キャパシタの充電電荷がバランス回路を通して放電されてしまい、使用時に必要な充電電圧が得られないという不都合がある。また、充電規制回路についても、給電時にキャパシタの放電回路を構成し、給電停止後、長時間の放置が充電電荷を消失させるおそれがある。このような課題について、特許文献１にはその開示はなく、解決する構成の開示やその示唆もない。
【０００５】
そこで、本発明の第１の目的は、電気二重層キャパシタ等のキャパシタを含むキャパシタバンクのバランス回路に関し、バランス回路による、キャパシタの充電電荷の消失を防止することにある。
【０００６】
また、本発明の第２の目的は、電気二重層キャパシタ等のキャパシタを用いた電源装置に関し、キャパシタに併設されたバランス回路による、キャパシタの充電電荷の消失を防止することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の第１の側面は、複数のキャパシタからなるキャパシタバンクの各キャパシタの充電電圧をバランスさせる、キャパシタバンクのバランス回路であって、前記キャパシタバンクの各キャパシタに接続されたバランス素子に併設されて、前記キャパシタへの給電停止に応動して前記キャパシタから前記バランス素子を切り離すためのスイッチを備え、前記キャパシタから前記バランス素子を切り離すことにより、前記キャパシタの充電電荷の前記バランス素子による放電を防止した構成である。
【０００８】
斯かる構成において、キャパシタに接続されているバランス素子はキャパシタの放電回路を構成しているので、充電終了後、キャパシタとバランス素子との接続関係が維持されると、キャパシタの充電電荷はバランス素子を通じて放電される状態に置かれる。充電終了後、放置時間が長くなると、キャパシタの充電電荷はバランス素子を通じて消失することになり、正常な充電電圧の維持が損なわれる。そこで、バランス素子に併設されたスイッチを以て、給電停止に応動してキャパシタからバランス素子を切り離せば、充電時のバランス素子の機能が損なわれることなく、給電停止時のバランス素子によるキャパシタの充電電荷の放電が防止される。従って、正常な充電電圧が維持される。
【００１０】
また、このキャパシタバンクのバランス回路において、前記キャパシタが電気二重層キャパシタであり、前記スイッチがトランジスタである構成としてもよい。本発明において、キャパシタを電気二重層キャパシタとすれば、電気二重層キャパシタの機能性が高められる。また、スイッチをトランジスタで構成すれば、その開閉を電子的に操作することが可能である。
【００１１】
また、このキャパシタバンクのバランス回路において、前記キャパシタの充電電圧が所定電圧を越えた場合に導通して前記キャパシタを前記所定電圧まで放電させる回路素子を備え、前記回路素子を、給電停止に応動して遮断状態に移行させる構成としてもよい。即ち、回路素子の付加によって過充電防止を図ったものである。この場合、過充電防止の機能を果たす回路素子が、キャパシタに接続されていることにより、既述のバランス素子と同様に放電回路を構成しているので、給電停止時、回路素子を遮断状態にすれば、キャパシタの充電電荷の回路素子による放電を防止できる。
【００１２】
上記目的を達成するため、本発明の第２の側面は、複数のキャパシタからなるキャパシタバンクを備える電源装置であって、前記キャパシタバンクに接続され、各キャパシタを充電する充電回路と、前記キャパシタバンクの各キャパシタの充電電圧をバランスさせるバランス素子と、前記バランス素子に併設されて、前記キャパシタへの給電停止に応動して前記キャパシタから前記バランス素子を切り離すためのスイッチと、前記キャパシタの充電電圧が所定電圧を越えた場合に導通して前記キャパシタを前記所定電圧まで放電させる過充電防止回路とを備え、前記充電回路に対する給電停止に応動して前記スイッチにより前記バランス素子を切り離すとともに、前記過充電防止回路を遮断状態に移行させる構成である。
【００１３】
斯かる構成の電源装置は、キャパシタバンクの各キャパシタにバランス素子を備えるとともに、過充電防止回路を備えている。即ち、各キャパシタの充電電圧を均一化するとともに、所定電圧を越える充電を防止している。このようなバランス素子及び過充電防止回路は、それぞれキャパシタに対し、放電回路を構成しており、給電停止時、キャパシタを放電状態にする。そこで、バランス素子に併設されたスイッチを以て、キャパシタへの給電停止に応動してキャパシタからバランス素子を切り離せば、充電時のバランス素子の機能が損なわれることなく、給電停止時のバランス素子によるキャパシタの充電電荷の放電が防止される。また、過充電防止回路を遮断状態にすれば、キャパシタの充電電荷の回路素子による放電が防止される。
【発明の効果】
【００１４】
本発明によれば、次の効果が得られる。
【００１５】
(1) 本発明のキャパシタバンクのバランス回路によれば、キャパシタからバランス素子をスイッチによって切り離す構成としたので、キャパシタからバランス素子を切り離すことでキャパシタの充電電荷の放電を防止できる。
【００１６】
(2) このキャパシタバンクのバランス回路において、給電停止時、キャパシタの過充電防止回路を遮断状態にする構成とすれば、キャパシタの過充電防止回路による放電を防止でき、充電電圧を維持することができる。
【００１７】
(3) 本発明の電源装置によれば、キャパシタからバランス素子をスイッチによって切り離す構成としたので、給電停止時、キャパシタからバランス素子を切り離すことができるとともに、キャパシタの過充電防止回路を遮断状態にするので、過充電防止回路による放電を防止でき、充電電圧を保持することができ、電源装置の機能を長時間に亘って維持することができる。
【発明を実施するための最良の形態】
【００１８】
〔第１の実施の形態〕
【００１９】
本発明の第１の実施の形態について、図１を参照して説明する。図１は、キャパシタバンクを内蔵した電源装置を示している。
【００２０】
この電源装置２は、事務機器や電気自動車等の電源として使用され、同一又は近似の静電容量、定格電圧等の電気的な特性を備えるキャパシタとして例えば、複数の電気二重層キャパシタ（以下単に「キャパシタ」と称する）Ｃｋ（ｋ＝１、２・・・ｎ）を直列に接続してなるキャパシタバンク４を備え、このキャパシタバンク４の出力が負荷６に供給される。この負荷６が事務機器や電気自動車等である。この場合、キャパシタＣ１〜Ｃｎの個数を１０個、各定格電圧を２．３〔Ｖ〕とすれば、キャパシタバンク４の充電電圧（出力電圧）ＶＤＣは２３〔Ｖ〕となる。
【００２１】
キャパシタバンク４の各キャパシタＣ１〜Ｃｎには、バイパス回路としてバランス回路ＢＣｋ（ｋ＝１、２・・・ｎ）が並列に接続され、各バランス回路ＢＣ１〜ＢＣｎは直列に接続されている。各バランス回路ＢＣ１〜ＢＣｎは、各キャパシタＣ１〜Ｃｎの充電電圧を均一化するとともに、所定電圧Ｖｃを上限値に規制する。ここで、所定電圧Ｖｃは、キャパシタＣ１〜Ｃｎの接続個数をＮ、キャパシタバンク４の充電電圧をＶＤＣとすれば、Ｖｃ＝ＶＤＣ／Ｎである。キャパシタバンク４には各キャパシタＣ１〜Ｃｎに充電電流を供給する充電回路１０が接続され、この充電回路１０には電源スイッチ１２を介して電源１４が接続されている。この電源１４は、直流電源であればよく、商用交流電源を整流、平滑して直流出力を取り出す電源回路、電池の出力を断続させた後、整流、平滑して直流出力を取り出すＤＣ−ＤＣコンバータ、又は電池等のいずれでもよい。
【００２２】
また、各バランス回路ＢＣ１〜ＢＣｎは、制御回路１６から制御信号を受け、給電遮断時等に各キャパシタＣ１〜Ｃｎからバランス回路ＢＣ１〜ＢＣｎの後述のバランス素子（抵抗２２）を切り離し、キャパシタバンク４の充電電荷の放電を阻止する機能を備える。そこで、この実施の形態では、制御回路１６には制御情報として電源スイッチ１２を介して電源１４から直流電圧が給電されている。
【００２３】
斯かる構成において、電源スイッチ１２がＯＮしているとき、キャパシタバンク４の各キャパシタＣ１〜Ｃｎは充電されるが、バランス回路ＢＣ１〜ＢＣｎのバランス機能により、各キャパシタＣ１〜Ｃｎは所定電圧Ｖｃに充電される。即ち、各キャパシタＣ１〜Ｃｎは所定電圧Ｖｃに均一に充電されるとともに、過充電が防止される。また、電源スイッチ１２がＯＦＦになると、バランス回路ＢＣ１〜ＢＣｎのバランス機能が解除されるので、キャパシタバンク４の各キャパシタＣ１〜Ｃｎから放電ルートが負荷６のみとなり、充電電荷の消失が防止される。
【００２４】
〔第２の実施の形態〕
【００２５】
本発明の第２の実施の形態について、図２を参照して説明する。図２は、キャパシタバンク４のバランス回路ＢＣｋの構成例等を示している。図２において、図１と同一部分には同一符号を付してある。
【００２６】
キャパシタバンク４（図１）のキャパシタＣ１には外部接続用の正極端子１８及び負極端子２０が形成されているとともに、バランス素子として例えば、抵抗２２が並列に設置され、この抵抗２２とキャパシタＣ１との間にはスイッチとして例えば、ＦＥＴ（電界効果トランジスタ）２４が接続されている。ＦＥＴ２４はバイポーラトランジスタで構成してもよい。このＦＥＴ２４が導通（ＯＮ）しているとき、キャパシタＣ１にバランス素子である抵抗２２が並列に接続され、この抵抗２２で構成されるバイパス回路によってキャパシタＣ１に放電回路が構成され、ＦＥＴ２４が非導通（ＯＦＦ）のとき、抵抗２２がキャパシタＣ１から切り離され、バランス機能が解除される。
【００２７】
バランス回路ＢＣ１〜ＢＣｎの各ＦＥＴ２４は既述の制御回路１６により制御される構成であって、制御回路１６の出力によってＦＥＴ２４を制御する手段としてフォトカプラ３０１、３０２・・・３０ｎが設置されている。各フォトカプラ３０１、３０２・・・３０ｎの発光ダイオード３２にはそれぞれ入力端子２６１、２６２・・・２６ｎ、２８１、２８２、・・・２８ｎが形成されるとともに、これらの端子間接続を以て直列に接続され、入力端子２６１及び入力端子２８ｎに制御回路１６が接続され、制御出力が加えられる。
【００２８】
この場合、制御回路１６には給電時、制御出力が発生する。即ち、各発光ダイオード３２は、充電回路１０が給電状態にあるとき、制御回路１６の制御出力により発光する。この発光ダイオード３２に対応し、フォトカプラ３０１〜３０ｎには受光トランジスタ３４が備えられ、この受光トランジスタ３４は正極端子１８と負極端子２０との間に抵抗３６を介して接続されている。受光トランジスタ３４が導通すると、その導通電流が抵抗３６に流れ、受光トランジスタ３４の導通抵抗を小さいものとすれば、抵抗３６に発生する電圧ＶｒはキャパシタＣ１の充電電圧Ｖｃと同様の値となる。受光トランジスタ３４のエミッタには抵抗３８を介してＦＥＴ２４のゲートが接続されている。抵抗３８はＦＥＴ２４の保護抵抗である。従って、受光トランジスタ３４が導通し、抵抗３６に発生する電圧ＶｒがＦＥＴ２４のゲートに加えられ、ＦＥＴ２４を導通させる。
【００２９】
バランス回路ＢＣ１の構成について説明したが、他のバランス回路ＢＣ２・・・ＢＣｎも同様の構成であるから、その説明を省略する。
【００３０】
斯かる構成において、電源スイッチ１２の開閉に対応する各ＦＥＴ２４のスイッチング動作は図３のＡ及びＢに示すようになる。図３のＡは、電源スイッチ１２の開閉、図３のＢは、電源スイッチ１２の開閉に伴うフォトカプラ３０１〜３０ｎに対応する各ＦＥＴ２４のスイッチング動作である。即ち、既述の電源スイッチ１２が導通している場合（給電状態）には、ＦＥＴ２４が導通し、既述の電源スイッチ１２が非導通の場合（給電遮断状態）には、ＦＥＴ２４が非導通となる。
【００３１】
ＦＥＴ２４が導通している場合には、キャパシタＣｋに対し抵抗２２が並列に接続され、キャパシタＣｋには抵抗２２が放電回路として機能する。既述の通り（図１、２）、図４のＡ（ＦＥＴ２４のＯＮ）に示すように、キャパシタバンク４の各キャパシタＣｋには抵抗２２が並列に接続されるとともに、各抵抗２２は直列に接続されて分圧回路を構成することから、キャパシタＣｋは所定電圧Ｖｃ（＝ＶＤＣ／Ｎ）に充電されることになる。
【００３２】
また、ＦＥＴ２４が非導通の場合には、図４のＢ（ＦＥＴ２４のＯＦＦ）に示すように、キャパシタＣｋから抵抗２２が切り離され、抵抗２２のキャパシタＣｋに対する放電回路、バランス機能が解除される。従って、キャパシタＣｋの充電電荷が抵抗２２を通して放電されることがなく、キャパシタＣｋの充電電圧が維持される。
【００３３】
〔第３の実施の形態〕
【００３４】
本発明の第３の実施の形態について、図５を参照して説明する。図５は、キャパシタバンク４のバランス回路ＢＣｋの構成例を示している。
【００３５】
この場合、図５には図１及び図２と同一部分には同一符号を付し、同一部分の説明を省略する。
【００３６】
このバランス回路ＢＣ１には、キャパシタＣ１を所定電圧Ｖｃ以上の過電圧充電を防止する過充電防止回路４０が設置されている。この過充電防止回路４０は、キャパシタＣ１の充電に対して基準電圧を設定し、キャパシタＣ１の基準電圧を越える充電電圧の上昇をを制限する充電制限回路である。そこで、この過充電防止回路４０には、キャパシタＣ１が所定電圧Ｖｃ以上に到達したことを検出する電圧検出回路４２が設置されており、この電圧検出回路４２は、抵抗３６の電圧降下を通してキャパシタＣ１が所定電圧Ｖｃ以上に到達したことを検出し、その検出出力を発生する。この電圧検出回路４２の出力部には、トランジスタ４４のベースが抵抗４６を介して接続されている。このトランジスタ４４のベース・エミッタ間には抵抗４８が接続されている。そして、正極端子１８と負極端子２０との間にはキャパシタＣ１に放電回路を構成する回路素子として例えば、トランジスタ５０及び抵抗５２の直列回路が設置されている。トランジスタ５０のベース側と正極端子１８との間には抵抗５４が接続されてベース・エミッタ間電圧が設定され、そのベース・コレクタ間には保護用のキャパシタ５５が挿入されている。
【００３７】
斯かる構成において、抵抗２２、ＦＥＴ２４等の、キャパシタＣｋの充電電圧の均一化、給電停止時の放電防止の機能は、図２を参照して説明した通りであり、その説明は省略する。
【００３８】
電源スイッチ１２が導通すると、制御回路１６から制御信号が発せられるまで発光ダイオード３２が発光し、その光を受けた受光トランジスタ３４が導通する。受光トランジスタ３４及び抵抗３６の直列回路には、キャパシタＣ１の充電電圧が加わっており、受光トランジスタ３４が導通すると、抵抗３６にはその導通電流により電圧Ｖｒが発生する。この電圧Ｖｒは、キャパシタＣ１の充電電圧Ｖｃに依存し、その充電電圧Ｖｃと同等の値となる。なお、抵抗３６に高抵抗を用いて受光トランジスタ３４の導通抵抗より高く設定しておけば、導通電流を低く抑えることができ、受光トランジスタ３４の導通抵抗に発生する電圧降下を無視できる程度に低くすることができる。
【００３９】
以上は、バランス回路ＢＣ１について説明したが、他のバランス回路ＢＣ２・・・ＢＣｎも同様であり、その説明を省略する。
【００４０】
この電圧Ｖｒは電圧検出回路４２により検出される。この電圧検出回路４２の構成例について、図６を参照して説明する。図６は、電圧検出回路４２の構成例を示し、図６において、図５と同一部分には同一符号を付してある。
【００４１】
この電圧検出回路４２は、抵抗３６（図５）の電圧降下がキャパシタＣｋの所定の充電電圧Ｖｃに対応する電圧に到達した場合を検出し、トランジスタ４４（図５）を導通させる機能を持つものである。そこで、この電圧検出回路４２には、電圧比較器として演算増幅器４２０が設置され、演算増幅器４２０の逆相入力端子（−）と接地端子４２８との間には、電圧源４２４が接続され、基準電圧Ｖｒｅｆ１が加えられている。演算増幅器４２０の正相入力端子（＋）及び電源端子ＶＤＤには入力端子４２６が形成されている。
【００４２】
そこで、入力端子４２６に加えられた入力電圧が電圧源４２４で設定された基準電圧Ｖｒｅｆ１を越えると、電圧比較器を構成する演算増幅器４２０の出力が反転し、その出力が出力端子４３０から取り出される。
【００４３】
この電圧検出回路４２の出力は、抵抗４６を介してトランジスタ４４のベースに加えられ、トランジスタ４４を導通させる。トランジスタ４４が導通すると、トランジスタ５０にベース電流が流れ、トランジスタ５０は導通し、トランジスタ５０を通してキャパシタＣｋが放電される。
【００４４】
充電時、キャパシタＣｋの充電電圧Ｖｃは図７に示すように、時間ｔの経過とともに上昇し、基準電圧Ｖｒｅｆ１に到達する。この基準電圧Ｖｒｅｆ１を越えると、トランジスタ５０が導通し、キャパシタＣｋの充電電荷が放電する。図７において、時刻ｔａ〜ｔｂの時間Ｔ1 、時刻ｔｃ〜ｔｄの時間Ｔ2 でキャパシタＣｋの充電電荷がトランジスタ５０及び抵抗５２を通して放電し、キャパシタＣｋの充電電圧Ｖｃは基準電圧Ｖｒｅｆ１を越えないように推移する。
【００４５】
そして、電源スイッチ１２が非導通となると、制御回路１６の制御信号が遮断され、受光トランジスタ３４が非導通となり、これにより、キャパシタＣｋから抵抗２２が切り離され、抵抗２２のキャパシタＣｋに対する放電回路、バランス機能が解除される。従って、キャパシタＣｋの充電電荷が抵抗２２を通して放電されることがなく、キャパシタＣｋの充電電圧が維持される。また、電圧検出回路４２の出力電圧が解除され、トランジスタ４４、５０が遮断状態となる。トランジスタ５０が遮断状態になると、キャパシタＣｋからトランジスタ５０及び抵抗５２が切り離され、キャパシタＣｋの放電回路が解除される。この結果、給電停止時にトランジスタ５０及び抵抗５２を通した放電からキャパシタＣｋの充電電圧Ｖｃが防護される。
【００４６】
〔第４の実施の形態〕
【００４７】
本発明の第４の実施の形態について、図８を参照して説明する。図８は、キャパシタバンク４のバランス回路ＢＣｋの構成例を示している。図８において、図１、図２及び図５と同一部分には同一符号を付してある。
【００４８】
このバランス回路ＢＣ１では、キャパシタＣ１に対するバランス素子としての抵抗２２及び過充電防止回路４０に対して既述のスイッチとしてＦＥＴ（電界効果トランジスタ）５６が直列に接続されている。ＦＥＴ５６は既述のＦＥＴ２４（図２、図５）に相当する。即ち、バランス回路ＢＣ１〜ＢＣｎの各抵抗２２は、各バランス回路ＢＣ１〜ＢＣｎ毎に設置されたＦＥＴ５６を介して直列に接続され、同様に、バランス回路ＢＣ１〜ＢＣｎの各過充電防止回路４０もバランス回路ＢＣ１〜ＢＣｎ毎に設置されたＦＥＴ５６を介して直列に接続される。この場合、ＦＥＴ５６のゲートと正極端子１８との間には抵抗５７が接続されている。
【００４９】
この実施の形態の過充電防止回路４０には、既述の電圧検出回路４２としてシャントレギュレータ５８が用いられており、このシャントレギュレータ５８は例えば、図９に示す構成である。このシャントレギュレータ５８には電圧比較器として演算増幅器５８０、電圧源５８２及びトランジスタ５８４が設置されている。電圧源５８２は、演算増幅器５８０の逆相入力端子（−）とトランジスタ５８４のエミッタに接続されている。演算増幅器５８０の出力はトランジスタ５８４のベースに加えられており、演算増幅器５８０の正相入力端子（＋）に入力端子５８６、トランジスタ５８４のコレクタ側にカソード端子５８８、トランジスタ５８４のエミッタ側にアノード端子５８９が形成されている。斯かる構成によれば、入力端子５８６の入力電圧が電圧源５８２で設定された基準電圧Ｖｒｅｆ２を越えると、演算増幅器５８０の出力が反転し、トランジスタ５８４を導通させ、カソード端子５８８とアノード端子５８９とが導通する。
【００５０】
このシャントレギュレータ５８の入力端子５８６には、キャパシタＣ１の充電電圧を分圧する分圧回路６０から検出電圧が加えられ（図８）、この分圧回路６０は、正極端子１８と負極端子２０との間にＦＥＴ５６を介して接続された抵抗６２、６４の直列回路であり、抵抗６２の抵抗値Ｒ６２、抵抗６４の抵抗値Ｒ６４の値を調整することにより、検出電圧を任意の値に設定することができる。このシャントレギュレータ５８の入力端子５８６とそのカソード端子５８８との間にキャパシタ６６が接続されている。
【００５１】
そして、シャントレギュレータ５８のカソード端子５８８はトランジスタ６８のベースに抵抗７０を介して接続され、トランジスタ６８は、抵抗２２に対し、抵抗７２を介して並列に接続されている。トランジスタ６８のベース・コレクタ間には、キャパシタ７４が接続されている。また、トランジスタ６８のベース・エミッタ間には、抵抗７６が接続されているとともに、抵抗７０を介して抵抗７８が接続されている。
【００５２】
斯かる構成において、制御回路１６の制御出力により、フォトカプラ３０１の受光トランジスタ３４が導通すると、ＦＥＴ５６のゲート端子の電位が下がり、ＦＥＴ５６が導通する。この場合、図１０のＡに示す構成となる。給電停止時、制御回路１６の制御出力が解除され、フォトカプラ３０１の受光トランジスタ３４が非導通となるので、ＦＥＴ５６は遮断状態となる。この場合、図１０のＢに示す構成となる。即ち、給電停止時等、ＦＥＴ５６が遮断状態に移行している間は、キャパシタＣ１から抵抗２２が切り離されるとともに、過充電防止回路４０の動作が停止され、キャパシタＣ１の放電が防止される。斯かる動作は、キャパシタＣ２〜Ｃｎのバランス回路ＢＣ２〜ＢＣｎについても同様であるから、給電停止時等のキャパシタＣ２〜Ｃｎの放電が防止される。
【００５３】
この場合、キャパシタＣ１の電圧検出は、シャントレギュレータ５８で行われるが、その検出電圧の設定は、分圧回路６０の各抵抗値Ｒ６２、Ｒ６４により任意の値に設定することができる。シャントレギュレータ５８の動作は、キャパシタ６６を付設したことにより、安定化させることができる。
【００５４】
また、通常動作において、バランス回路ＢＣ１のキャパシタＣ１が所定電圧Ｖｃに達すると、シャントレギュレータ５８のカソードからアノードへ電流が流れることにより、トランジスタ６８にベース電流が流れ、トランジスタ６８が導通し、トランジスタ６８には、キャパシタＣ１からバイパス電流が抵抗７２に流れ、キャパシタＣ１の過充電が防止される。このような動作は、他のバランス回路ＢＣ２〜ＢＣｎにおいても同様であり、キャパシタＣ２〜Ｃｎの過充電が同様に防止される。
【００５５】
〔他の実施の形態〕
【００５６】
(1) 上記実施の形態では、給電停止時にＦＥＴ２４、トランジスタ５０又はＦＥＴ５６を非導通状態に制御しているが、図１１のＡ（キャパシタＣｋの充電電圧の推移）に示すように、キャパシタＣｋの充電電圧Ｖｃが基準電圧Ｖｒｅｆ３以下の場合には、図１１のＢ（スイッチの動作）に示すＯＮ区間のように、ＦＥＴ２４、トランジスタ５０又はＦＥＴ５６を導通させ、基準電圧Ｖｒｅｆ３を越えた場合には、図１１のＢに示すＯＦＦ区間のように、ＦＥＴ２４、トランジスタ５０又はＦＥＴ５６を非導通に制御するように構成してもよい。
【００５７】
(2) 上記実施の形態ではフォトカプラ３０１〜３０ｎを用いたが、フォトカプラ３０１〜３０ｎに代え、図１２に示すように、リレー３１１〜３１ｎを用いてもよい。この場合、リレー３１１〜３１ｎの励磁ソレノイド８０には制御回路１６の制御出力として励磁電流が流れ、その励磁により、接点８２が閉じられる。
【００５８】
(3) 上記実施の形態では、バランス素子である抵抗２２をキャパシタＣｋ（ｋ＝１、２・・・ｎ）から切り離すスイッチとしてＦＥＴ２４、５６を用いたが、これらトランジスタに代え、リレー接点や他のスイッチを用いてもよい。
【００５９】
(4) 上記実施の形態では、キャパシタとして電気二重層キャパシタを例示したが、本発明は、電気二重層以外のキャパシタとして電解コンデンサ等の他のコンデンサを用いてもよい。
【００６０】
(5) 上記実施の形態では、直列化されたフォトカプラ３０１〜３０ｎに単一の制御回路１６を設け、その制御出力によりフォトカプラ３０１〜３０ｎの動作を制御する構成としたが、各フォトカプラ３０１〜３０ｎのそれぞれに制御回路１６を設け、その制御出力により各フォトカプラ３０１〜３０ｎの動作を制御する構成としてもよい。
【００６１】
以上述べたように、本発明の最も好ましい実施の形態等について説明したが、本発明は上記記載に限定されるものではなく、特許請求の範囲に記載され、又は、発明を実施するための最良の形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であり、斯かる変形や変更が本発明の範囲に含まれることはいうまでもない。
【産業上の利用可能性】
【００６２】
本発明によれば、キャパシタバンクのキャパシタに接続されるバランス回路のバランス素子を給電停止時等にキャパシタから切り離し、また、過充電防止回路を遮断状態にするので、バランス素子や過充電防止回路によるキャパシタの放電を防止し、充電電圧の維持を図ることができ、信頼性の高い電源装置等を提供できる。
【図面の簡単な説明】
【００６３】
【図１】第１の実施の形態に係る電源装置を示す図である。
【図２】第２の実施の形態に係るキャパシタバンクのバランス回路の構成例を示す図である。
【図３】動作タイミングを示す図である。
【図４】バランス素子のキャパシタに対する接続又はその遮断を示す図である。
【図５】第３の実施の形態に係るキャパシタバンクのバランス回路の構成例を示す図である。
【図６】電圧検出回路の構成例を示す図である。
【図７】過充電防止特性を示す図である。
【図８】第４の実施の形態に係るキャパシタバンクのバランス回路の構成例を示す図である。
【図９】シャントレギュレータの構成例を示す図である。
【図１０】バランス素子及び過充電防止回路のキャパシタに対する接続又はその遮断を示す図である。
【図１１】他の実施の形態に係る動作タイミングを示す図である。
【図１２】他の実施の形態に係るキャパシタバンクのバランス回路の構成例を示す図である。
【符号の説明】
【００６４】
２  電源装置
４  キャパシタバンク
Ｃｋ、Ｃ１、Ｃ２・・・Ｃｎ  キャパシタ
ＢＣｋ、ＢＣ１、ＢＣ２・・・ＢＣｎ  バランス回路
１０  充電回路
１２  電源スイッチ
１４  電源
２２  抵抗（バランス素子）
２４、５６  ＦＥＴ（スイッチ）
４０  過充電防止回路
４２  電圧検出回路
５０  トランジスタ（回路素子）
【図１】
0004798759.tif 000002
【図２】
0004798759.tif 000003
【図３】
0004798759.tif 000004
【図４】
0004798759.tif 000005
【図５】
0004798759.tif 000006
【図６】
0004798759.tif 000007
【図７】
0004798759.tif 000008
【図８】
0004798759.tif 000009
【図９】
0004798759.tif 000010
【図１０】
0004798759.tif 000011
【図１１】
0004798759.tif 000012
【図１２】
0004798759.tif 000013