(57)【特許請求の範囲】
【請求項１】
ベアチップをフィルム基板に線対称配置して片面または両面に実装した複数枚のフィルム基板を、それらのベアチップ実装域間の対称軸上にて、積層状態になるように１箇所のみの接合部で接合し、マザー基板に組付けたベアチップの実装構造であって、
前記接合部分が、前記フィルム基板の幅を狭くした幅狭部であることが特徴であるベアチップの実装構造。
【請求項２】
ベアチップをフィルム基板に線対称配置して片面または両面に実装した複数枚のフィルム基板を、それらのベアチップ実装域間の対称軸上にて、積層状態になるように接合部で接合し、マザー基板に組付けたベアチップの実装構造であって、
前記対称軸上での前記接合部は、前記マザー基板と反対側の前記フィルム基板からの窪み部をなして行い、前記窪み部は前記フィルム基板付きの前記マザー基板を収容する筐体の内面に設けた補強リブの収容部としたベアチップの実装構造。
【請求項３】
前記接合部は、前記フィルム基板間のスペーサを兼ねる請求項１または２に記載のベアチップの実装構造。
【請求項４】
前記接合した積層状態の前記フィルム基板を組付けた前記マザー基板を筐体に組み込み、緩衝材を封入した請求項１〜３のいずれか１項に記載のベアチップの実装構造。
【請求項５】
ベアチップをフィルム基板の片面または両面に複数対称配置して実装する工程と、
ベアチップを実装した複数枚のフィルム基板を、それらのベアチップの実装域間の対称境界領域の１箇所のみで、かつ、前記フィルム基板の幅を狭くした前記接合部で接合し積層状態になるように接合する工程と、
前記接合した積層状態の前記フィルム基板をマザー基板に組付ける工程と、
を備えたベアチップの実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体のベアチップをマザー基板に積層状態に実装する薄型化、高積層化に好適なベアチップの実装構造と実装方法に関するものである。
【背景技術】
【０００２】
電子機器、特に、携帯電話や携帯情報端末などの携帯電子機器が急速に小型化、高機能化していくなか、各種半導体チップの小型化、薄型化、高集積化が進み、携帯電話、メモリ型の携帯音楽プレーヤー、ハイビジョンビデオカメラ、３Ｄゲーム器などでは、メモリのさらなる高容量化、小型化、ベアチップの高密度実装化といったことが要求されている。これらの要求に応える１つの技術として、ＳＩＰ、ＭＣＭ、ＣＳＰ、ＰＣカード、ＳＤカードなどの分野においてベアチップを積層状態に高密度実装することが知られている（例えば、特許文献１〜４）。特許文献１、２は、片面または両面に実装したリジッド基板どうしをはんだボールで接合して積層し、これをマザー基板に組付ける技術を開示している。特許文献３は、ベアチップを両面に交互に実装したフレキシブルなフィルム基板をベアチップ実装域間ごとに１８０°折り返して積層状態にし、それをＰＣカード基板の表裏両面に亘った上下対象の実装形態に取り付けてＰＣカード筐体に組み込んだＰＣカードを開示している。特許文献４は、ベアチップを両面に交互に実装したフィルム基板をベアチップ実装域間ごとに１８０°折り返して積層状態にするとともに、全てのベアチップを包み込むようにした半導体装置を開示している。
【特許文献１】特開２０００−６８４４３号公報
【特許文献２】特開２００４−３５６１３８号公報
【特許文献３】特開平１１−２８２９９５号公報
【特許文献４】特開２０００−１２６０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、メモリは既述のＳＤカードなどに比してさらに小型化かつ薄型化したｍｉｎｉＳＤカードなども普及しており、そのサイズは例えば２１．５ｍｍ×２０ｍｍ×１．４ｍｍとなっている。このようなＳＤカード、ｍｉｎｉＳＤカードなどでの小型化、薄型化に伴い樹脂製のカード筐体は薄肉で軟弱なものとなっている。このため、カード筐体はその着脱やその他の取り扱い上の外力によって捩れや曲げ変形を受けやすい。
【０００４】
しかし、特許文献１、２が開示するようなリジッド基板を用いたベアチップの実装ではリジッド基板自体がカード筐体の捩れや曲げ変形によって割れやすく、この割れがベアチップにも及びやすい。そこで、このような捩れなどに対応するためカード筐体内にシリコンを注入し補強することが行われているが高価につく。特に、リジッド基板は厚みが０．１５ｍｍ程度と大きくそれ以上の薄型化は困難なため、限られた厚み内でベアチップの積層数を増やすことができず、ベアチップの積層数を増加してさらに容量アップすることは困難である。
【０００５】
また、特許文献３、４が開示するようなフレキシブル性を有したフィルム基板を用いたベアチップの実装では、フィルム基板が薄くかつ可撓性を有しているので、リジッド基板に比しより薄型でベアチップの積層数を増やした高容量化がしやすいし、カード筐体の曲げや捩れに対応しやすい。しかし、ベアチップを実装したフィルム基板をべアチップの実装域間で１８０°折り返すことを繰り返す実装形態であるため、積層間隔が小さくなるほど折り返し部の曲率が小さくなりフィルムおよび配線の曲げ強度が低下する。この結果、フィルム基板の配線材料が銅に制限されたり、フィルム基板自体や積層状態のさらなる薄型化、高積層化が制限される。
【０００６】
そこで本発明は、上記課題を鑑みてなされたものであり、その目的は、さらなる薄型化、高積層化が図れるベアチップの実装構造と実装方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記の目的を達成するために、本発明のベアチップの実装構造は、フィルム基板に線対称配置して片面または両面に実装した複数枚のフィルム基板を、それらのベアチップ実装域間の対称軸上にて、積層状態になるように接合し、マザー基板に組付けたものである。
【００１４】
このような構成では、各種の接合構造を複数のベアチップを実装したマルチ実装フィルム基板に適用して、ベアチップの積層数に対するフィルム基板の接合箇所数をマルチ
実装数分の１に低減できることから、フィルム基板の自由度がさらに高まり、筐体の曲げ
や捩れに対するベアチップの安全性がさらに向上し、薄型化、高積層化に寄与する。
【００１５】
この場合、対称軸上での接合は、反マザー基板側のフィルム基板からの窪み部をなして行い、この窪み部は前記フィルム基板付きのマザー基板を収容する筐体の内面に設けた補強リブの収容部とした、さらなる構成では、ベアチップを線対称配置して実装した複数のマルチ実装フィルム基板を接合してできる反マザー基板側のフィルム基板からの窪み部を、前記フィルム基板付きのマザー基板を収容する筐体の内面に設ける補強リブの収容部とするので、特に増厚することなく弱くなりがちな筐体の中央部に及んだ補強ができる。
【００１６】
また、フィルム基板の接合部がフィルム基板間のスペーサを兼ねるさらなる構成では、フィルム基板間でベアチップどうしが対面し合う場合の接触防止や絶縁を図る隙間が、フィルム基板に曲りなく持たせられ、フィルム基板の自由度をさらに高められ、薄型化、高積層化に貢献する。
【００１７】
前記接合した積層状態のフィルム基板を組付けたマザー基板を筐体に組み込み、緩衝材を封入したさらなる構成では、ベアチップを実装したフィルム基板の積層単位間に微小の隙間寸法を取る余裕さえあれば封入した緩衝材を侵入させられるので、相互間の接触防止や絶縁が図れる。この侵入は緩衝材が液状で粘度が低いほど図りやすい。
【００１９】
なお、上記のベアチップの実装構造は、ベアチップをフィルム基板の片面または両面に複数対称配置して実装する工程と、ベアチップを実装した複数枚のフィルム基板を、それらのベアチップの実装域間の対称境界領域の１箇所のみで、かつ、前記フィルム基板の幅を狭くした前記接合部で接合し積層状態になるように接合する工程と、前記接合した積層状態の前記フィルム基板をマザー基板に組付ける工程と、を備えたベアチップの実装方法によって得られる。
【００２０】
本発明のそれ以上の特徴および作用は、以下に続く詳細な説明および図面の記載から明らかになる。本発明の各特徴は可能な限りにおいてそれ単独で、あるいは種々な組み合わせで複合して用いることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態に係るベアチップの実装構造と実装方法につき、図を参照しながら詳細に説明し、本発明の理解に供する。なお、以下に示す実施の形態は本発明の具体例であって、本発明の技術的範囲を限定するものではない。
【００２２】
本実施の形態は図１（ａ）〜（ｂ）に示す例、図２に示す例、図３に示す例、図４に示す例、図５に示す例、図６に示す例、図７（ａ）〜（ｃ）に示す例、図８（ａ）〜（ｂ）に示す例、図９に示す例、図１０（ａ）〜（ｂ）に示す例のように、ベアチップ１をフィルム基板２に実装した状態で複数の積層状態に実装する。ベアチップ１は半導体素子でＬＳＩなどどのようなタイプのものでもよいし、機能分野でもメモリに限らずマイクロプロセッサなど、どのような回路機能のものにも適用して有効である。ベアチップ１はまた、図１（ａ）〜図７（ｃ）、図９、図１０（ａ）〜（ｂ）に示す各例のようにフィルム基板２の片面にだけ実装して積層状態にしてもよいし、図８（ａ）〜（ｂ）に示すようにフィルム基板２の両面に実装して積層状態としてもよい。図示していないが、場合によっては、ベアチップ１を片面に実装したフィルム基板２とベアチップ１を両面に実装したフィルム基板２とを複合させた積層状態としてもよい。
【００２３】
ベアチップ１をフィルム基板２に実装して積層状態とするのに、本実施の形態では、特に、図１（ａ）〜図１０（ｂ）に示す各例に共通して、ベアチップ１を実装した複数枚のフィルム基板２を、それらのベアチップ１の実装域を外れた位置にて、積層状態になるように接合部３にて接合し、マザー基板４に組付けることを基本的な特徴としている。それには、ベアチップ１をフィルム基板２の片面または両面に実装する工程と、ベアチップ１を実装した複数枚のフィルム基板２を、それらのベアチップ１の実装域を外れた位置にて積層状態になるような接合部３により接合する工程と、接合した積層状態のフィルム基板２をマザー基板４に組付ける工程とによって容易に達成することができる。フィルム基板２のマザー基板４への組付けも接合部８での接合によって行われる。ここに、本実施の形態のベアチップの実装方法としては、ベアチップ１をフィルム基板２の片面または両面に実装したチップ実装モジュール１１と、複数のチップ実装モジュール１１どうしを接合部３にて接合しベアチップ１を積層状態にした積層モジュール１２、この積層モジュール１２をマザー基板４に接合部８にて組付けてメモリなどの各種電子回路を構成した電子回路モジュール１３とが順次に製作されていき、最終の電子回路モジュール１３は図７（ｃ）に分解状態で示すような合成樹脂などよりなる筐体１４に収容し、カードタイプなどの各種な形態の電子回路製品になる。
【００２４】
このような実装のためにベアチップ１は、図１（ａ）の最上のベアチップ１で代表して示しているように、そのフィルム基板２へ実装する実装面１ａにフィルム基板２側の図示しない電気配線と電気的な接続と接合を図る電極５が設けられる。これに対し各フィルム基板２は、図３のフィルム基板２と、図１（ａ）の最上のフィルム基板２と最下のフィルム基板２で代表して示しているように、ベアチップ１の電極５と直接に、また、マザー基板４の図示しない電気配線と直接または他のフィルム基板２を介し、電気的な接続と接合を図って所定の機能を発揮するために必要な単体分の図示しない電気配線と電極６が設けられる。マザー基板４には図１（ａ）〜（ｂ）、図３で代表して示すように各フィルム基板２と電気的な接続と接合を図って所定の機能を発揮するために必要な図示しない電気回路と電極７が形成される。マザー基板４の電極７は場合により、ベアチップ１など他の電子部品や電気接続具との電気的な接続と接合を図るのにも設けられる。接合部３での電極５、６間、電極６、６間、電極６、７間の各接合は、はんだ接合、金属バンプ、図１（ａ）〜（ｂ）に示すような金属ボール１０を介したはんだ接合、金属間が超音波振動や摩擦による熱、圧力などを利用して直接接合する金属間接合など各種の接合形態、および導電性粒子を使用した圧接（ＡＣＦ）などの方法を採用することができ、いずれの場合も、接合した電極５、６間、電極６、６間、電極６、７間は一体化され、金属間接合では特に高い接合強度を得やすい。なお、金属ボール１０を利用したはんだ接合は、金属ボール１０の表面に予め設けたはんだ層を溶融させた後固化させることで行える。フィルム基板２の電気配線は他との絶縁を図るのに内蔵されているのが好適であり、それには互いの合わせ面の一方または双方にプリント配線などにより配線を担持したフィルムどうしをラミネートするなどして容易に得られる。もっとも、フィルム基板２に必要な電極６は、ベアチップ１や他のフィルム基板２またはマザー基板４の各電極５、６、７との接合のためにその接合側となる面に露出または突出して設けられる。
【００２５】
以上のようにして、ベアチップ１を片面または両面に実装した複数枚のフィルム基板２は、互いの接合、つまり互いの重ねあわせ状態での重ね合わせ接合によって、１８０°の折り返しを伴うことなしに積層状態にされる。この結果、１８０°の折り返しが行われる場合に比し屈曲度合が極く小さくなる分だけ、フィルム基板２のフィルムおよび配線共に曲げ強度や捩り強度の面で特に問題になることはない。従って、フィルム２ａは従来通りにポリイミドを採用して耐久性が向上する。特に、配線材料選択の自由度が高くなり、銅などに限られることはなく例えばニッケルを採用することができる。総じて、従来よりも薄くしたフィルム基板２を採用することができ、例えば２５μｍ程度以下に薄くすることができる。また、フィルム基板２どうしの電極６、６間での接合の位置がフィルム基板２におけるベアチップ１の電極５との接合を図った実装域から外れていることにより、曲げや捩れに対する剛性が高くなる接合部３が、仮にベアチップ１の外周まわりに連続または不連続に形成されるようなことがあっても、フィルム基板２のベアチップ１まわり、つまり実装域まわりの柔軟性を余り損なわない。この結果、筐体１４の捩れや曲がりに伴いフィルム基板２を介しベアチップ１に外力が及ぶのをフィルム基板２のベアチップ１の実装域まわり４周連続域での前記柔軟性によって抑えられる。これによりベアチップ１は従来より薄くしても割れや欠けなどに対する耐久性が得られ、例えば、４ＭＢのＩＣサイズ１４ｍｍ×９ｍｍのベアチップ１で厚みが現在９０μｍ程度であるのを７０μｍ程度以下に薄くすることができる。さらに具体的には、両面ＤＶＤ用のメモリで９．４ＧＢに迫る容量とするのに、現在一般に提供されているメモリベアチップ１の枚数を８枚から１６枚にする必要があるが、以上のようなベアチップ１およびフィルム基板２の薄型化で、図６の例、図７（ａ）〜（ｃ）の例、図９の例に示すようにフィルム基板２の両面に２つずつのベアチップ１をマルチ実装したチップ実装モジュール１１による積層モジュール１２を採用した場合、１枚の実装モジュール１１の厚みは、およそ[７０μｍ×２（メモリベアチップ２枚分）＋３０μｍ×２（メモリベアチップ接合用のバンプ２枚分＋フィルム基板電極２個分）＋２５μｍ（フィルム基板４枚分）]×４＝９００μｍと薄くすることができる。
【００２６】
以上のような、フィルム基板２およびベアチップ１の薄型化は、そのまま、ベアチップ実装構造のさらなる薄型化となり、一定の厚みに対する高積層化、高容量化も実現する。
【００２７】
本実施の形態では、また、図１（ａ）〜（ｂ）に示す例、図２に示す例、図６に示す例、図９に示す例のように、ベアチップ１を片面または両面に実装した複数枚のフィルム基板２を、ベアチップ実装域から外れた１辺２ｂ部にて、積層状態になるように前記と同様な接合部３で接合し、マザー基板４に組付けた構成とすることも特徴ある構成となっている。これにより、フィルム基板２の接合による接合部３が曲げや捩れに対する剛性が高くても、その部分がフィルム基板２の一辺２ｂ部に集中して、フィルム基板２のそれ以外の３辺部全域がフリーになる分だけ、他のフィルム基板２やマザー基板４との接合による拘束をより受け難く、自由度がより高まる。従って、筐体１４の捩れや曲がりに伴いフィルム基板２を介しベアチップ１に外力が及ぶのをより防止しやすい。
【００２８】
なお、積層モジュール１２がメモリ用である場合、電極数が少ないので、これに対応してフィルム基板２どうしを電気的に接続し合う電極数も少なくてよく、フィルム基板２の一辺２ｂの接合部３での接合にてスペースは十分であり、さらに、余裕があれば、その分だけフィルム基板２の接合し合う一辺２ｂ部のさらに限られた、例えば図６に示す例のような一部、より具体的にはベアチップ１の１辺サイズよりも小さな範囲の一部２ｂ１に接合部３を集約し、マザー基板４に接合部８により接合するようにしてもよい。このようにすると、一辺２ｂのほぼ全域に及ぶ接合部３にて接合する場合に加え、さらに、フィルム基板２の一辺２ｂの一部２ｂ１以外をフリーにするので、フィルム基板２の自由度、より具体的には接合部３を１辺２ｂ側で挟むフィルム基板２間の曲げの自由度はもとより、フィルム基板２間の捩れに対する自由度が特に高まり、筐体１４の捩れや曲がりに伴いフィルム基板２を介しベアチップ１に外力が及ぶのをさらに避けやすい。従って、ベアチップ１を薄型化するのに最適である。もっとも、フィルム基板２の１辺２ｂの一部どうしの接合は、それら１辺２ｂのどの位置にあってもよく、一方のコーナ部またはコーナ部側に偏らせることもできる。しかし、一辺２ｂの中央に設定しておくとフィルム基板２間の左右での自由度のバランスを採り易く、姿勢を安定させやすい利点がある。また、逆に、積層するベアチップ１にマイクロプロセッサなどを含むなどして、積層モジュール１２がフィルム基板２の１辺２ｂ部やその一部２ｂ１に接合部３、８を集約配置するのに電極数に対して余裕がないような場合、接合部３、８における電極間接合箇所の配列を複列に設定するなどして対応すればよい。
【００２９】
ここで、各例について詳述する。図１（ａ）〜（ｂ）に示す例では、フィルム基板２に１つのベアチップ１を実装したチップ実装モジュール１１をフィルム基板２の同じ側で対向し合う１辺２ｂどうしを接合部３で接合し、また、同じ側の接合部８でマザー基板４に接合した例を示している。この場合、フィルム基板２どうしの接合部３における電極６、６間の接合箇所がフィルム基板２の同じ側の１辺２ｂ部に集約されて、積層される複数のフィルム基板２のいずれもが、接合部３を有した１辺以外が均等な自由状態となり、フィルム基板２ごとに自由度が異なることにより寿命などに差が出るのを防止することができる。もっとも、マザー基板４直上のフィルム基板２は、マザー基板４側との電極６、７間の接合によって電気的な接続が直接行える。それより上のフィルム基板２はそれに実装しているベアチップ１と電気的に接続される電気配線を、他の下部フィルム基板２との電極６、６間、またはおよびマザー基板４とその直上のフィルム基板２との電極６、７間の各電極間接合を通じてマザー基板４との電気的な接続を行うことになる。
【００３０】
換言すると、このような電気的な接続、接合のため、各フィルム基板２は、図１（ｂ）に１つのベアチップ１につき１つの信号ラインを対応させる単純化した配線の場合の接合状態を模式的に示しているように、自身の配線とベアチップ１との電気的な接続を図る上向きな実装用の電極６と、マザー基板４との直接または間接な電気的接続を図る下向きな自身接続用の電極６とを少なくとも有している。また、最上のフィルム基板２とマザー基板４との間にある中間のフィルム基板２は、さらに、それの直上にあるフィルム基板２の自身接続用の電極とマザー基板４側との電気的な接続を中継する互いに短絡し合って上、下に向いた中継用の電極対６を有している。このような中継用の電極対６は、各中間のフィルム基板２のそれより上に位置するフィルム基板２の枚数分だけの数が設けられれば最上のフィルム基板２および中間の各フィルム基板２のマザー基板４との必要な電気的接続を完了することができる。これによって、積層モジュール１２を構成するチップ実装モジュール１１の枚数が何枚になる場合でも対応できる。もっとも、上下一対の中継用の電極対６は、上下に対向し合っている必要はなく、上下に対向し合わない配置にて短絡配線により短絡させることができる。これにより配置の自由度が高まる。
【００３１】
図２に示す例では、２枚のフィルム基板２を１辺２ｂどうしを接合部３で接合した２組の積層モジュール１２を製作し、これら積層モジュール１２の１辺２ｂが外側に向く互いに逆向きな横Ｖ字姿勢で、それらのチップ実装モジュール１１どうしが交互に入り込む積層状態に組み合せると共に、それぞれの１辺２ｂ部をマザー基板４に接合部８での接合により組付けている。本実施の形態の場合、マザー基板４に組付ける各積層モジュール１２の接合部３による接合枚数が少なくそれぞれに必要な中継用の電極対は少なくなる。つまり、図１（ａ）〜（ｂ）の例の場合に比しチップ実装モジュール１１の積層枚数に対する中継電極対の必要数は半減する。具体的には、それぞれのチップ実装モジュール１１の積層枚数は２枚であるので、中継用の電極対は各積層モジュール１２において下側、つまりマザー基板４側であるチップ実装モジュール１１に１つあればよく、他は図１（ａ）〜（ｂ）に示す例と特に変わらない。この場合も、各積層モジュール１２を構成するチップ実装モジュール１１の枚数はそれ以上に設定することも自由であり、各積層モジュール１２を構成するチップ実装モジュール１１の枚数が互いに一致している必要はない。また、それぞれのベアチップ１の実装数に違いがあってもよい。図示する２つの積層モジュール１２に対し、１つまたは逆向き横Ｖ字姿勢で対向し合う２つの積層モジュール１２を直交する方向で配置して互いの積層状態としマザー基板４に対し同じ接合条件にて組付け、積装枚数を増加することができる。もっとも、各積層モジュール１２におけるチップ実装モジュール１１どうしの積層順位は自由に設定することができる。
【００３２】
図３に示す例では、４枚のチップ実装モジュール１１を積層状態にして、それらのフィルム基板２の１辺２ｂどうしの接合部３が交互に反対向きとなってジグザグに連なるように１辺２ｂどうしを重ね合わせて接合した積層モジュール１２をなしており、最下のフィルム基板２はその上のフィルム基板２と接合している１辺２ｂとは反対側の１辺２ｂでマザー基板４に接合部８で接合している。これにより、積層状態となる４枚のフィルム基板２どうしの接合部３での重ね合わせ枚数が２枚ずつと少なくなるので、接合部３での接合による各フィルム基板２のベアチップ１の積層分に見合う曲り度合いを小さく抑えられる利点がある。また、フィルム基板２の最上のものは１辺２ｂだけに接合部３を持つ点で、図１（ａ）〜（ｂ）の例、図２の例のフィルム基板２と共通している。一方、４枚のフィルム基板２の最上のものを除く下３枚は相対向し合う２つの辺２ｂに接合部３、３、または接合部３、８を持つことになる。しかし、各フィルム基板２がジグザグに接合部３で接合された積層モジュール１２は、最下フィルム基板２のマザー基板４との接合部８を基点にしたフローティング支持状態とされて、マザー基板４側から最上のフィルム基板２までマザー基板４に対する自由度が順次に高まり、両側の接合部３が筐体１４の捩りや曲げをベアチップ１に伝達するような役目はしない。逆に、筐体１４の捩れや曲りがその向きに応じて接合部８に捩りや曲げ変形を及ぼして、これが最下のフィルム基板２に影響するようなことがあっても、最下のフィルム基板２ではその両辺２ｂにある接合部８、３間で捩りが生じやすいものの、片側の接合部３はそれに自由に追随できるので、最下のフィルム基板２が接合部８、３間で捩れや曲げ変形してベアチップ１に影響するのを防止しやすくなるし、このような作用は、それ以降最上のフィルム基板２側に向けた自由度の高まりの基に、各接合部３はそれらが関与しているフィルム基板２に曲りや捩れが生じないように働くので、ベアチップ１の安全性はさらに高まる。なお、本例では、フィルム基板２どうしのジグザグ接合であるために、最上のフィルム基板２から最下のフィルム基板２の側へ、各接合部３、８での中継電極６の数が増加する。
【００３３】
図４に示す例は、図２の例の変形例に当たる。つまり、図２に示す例の２つの横Ｖ字姿勢の積層モジュール１２を同じ向きにして重ね合わせ、下側の積層モジュール１２はそれの接合部３の側に有した接合部８でマザー基板４に接合し、下側の積層モジュール１２における上側のフィルム基板２の自由な１辺２ｂと上側の積層モジュール１２の接合部３と同じ側に接合部３を有して接合している。これによって、図３に示す例の場合のような各フィルム基板２の接合によるベアチップ１の実装分に見合う曲り度合を小さく抑えながら、３枚のフィルム基板２の接合を１辺２ｂ側に集約して、他のフィルム基板２との接合部３をマザー基板４との接合部８側に集約することができる。もっとも、最下のフィルム基板２は直上のフィルム基板２との接合部と反対の側にマザー基板４との接合部８を設けた構成とすることができ、これにより、最下のフィルム基板２の自由端側の自由度をそれより上のフィルム基板２に与えられる。本例では、フィルム基板２の接合部３による曲り度を小さくできる分だけ、フィルム基板２の安全性が向上し、さらなる薄型化に貢献することができる。
【００３４】
図５に示す例では、実装形態としては図３に示すジグザグ接合方式の変形例に当り、接合部３にてジグザグ接合する各フィルム基板層に、１枚のフィルム基板２に１つのベアチップ１を実装したチップ実装モジュール１１どうしを、それらのフィルム基板２の対向する１辺２ｂどうし重ね合わせて接合部９により接合したものとしている。これにより、接合箇所は図の接合部３、９と多くなるが図３の例の場合よりも倍のベアチップ１を積層実装することができる。また、接合箇所が多くてもそれらの接合部３、９はいずれもフローティング状態であるので、筐体１４の捩れや曲げが接合部３に影響してベアチップ１の耐久性を低下させるようなことはない。
【００３５】
図６に示す例では既述したように、図１（ａ）〜（ｂ）に示す例のフィルム基板２どうしの接合部３での接合を、マザー基板４との接合部８による接合も併せ、それらの１辺２ｂの一部２ｂ１、具体的には中央一部２ｂ１に集約したものであるが、このような接合構造は、図２〜図５に示す各例での各接合部３、８にも同様に適用することができる。
【００３６】
図７（ａ）〜（ｃ）に示す例では、図７（ａ）に示すように１枚のフィルム基板２に２つのベアチップ１を左右に線対称に配置して実装し、この２つずつのベアチップ１を実装したチップ実装モジュール１１を図７（ｂ）に示すように４枚積層状態にして、それらチップ実装モジュール１１間を、それらのベアチップ実装域間の対称軸上にて、積層状態になるように接合部３で接合し、かつマザー基板４に接合部８で接合し組付けている。これにより、２つのベアチップ１を実装したフィルム基板２を接合部３での接合により積層した積層モジュール１２において、ベアチップ１の積層数に対するフィルム基板２の接合箇所数、つまり接合部３をマルチ実装数分の１に低減することができる。具体的にはベアチップ１の実装数が図５の例の場合と同様に８であるのであるが、接合部３の数は合計して４箇所と図５の例の場合よりも半減している。
【００３７】
本例ではさらに、ベアチップ１の対称軸上での接合部３による接合は、反マザー基板４のフィルム基板２からの図７（ｂ）に示すような窪み部２３をなして行い、この窪み部２３は前記フィルム基板付きのマザー基板４を図７（ｃ）に示すように収容する筐体１４の内面に設けた補強リブ２４の通し部としている。これにより、ベアチップ１を線対称に配置して実装した複数のチップ実装モジュール１１のフィルム基板２を接合部３で接合してできる窪み部２３を利用して、筐体１４の内面に設ける補強リブ２４が位置できるので、筐体１４を特に増厚することなく弱くなりがちな中央部に及んだ補強ができる。このような窪み部２３は積層モジュール１２のマザー基板４への対称軸上での接合部８による接合によって固定化する。
【００３８】
図８（ａ）〜（ｂ）に示す例は、図７（ａ）〜（ｃ）に示す例での接合部３、８によるフィルム基板２どうし、フィルム基板２とマザー基板４との接合をフィルム基板２の幅を狭くした幅狭部２ｃにて行っている。これにより、ベアチップ１の実装数の多い形態でありながら、各フィルム基板２のベアチップ１の実装位置間となる接合部３、８を境として両側部分の自由度を、フィルム基板２の一辺２ｂのさらに一部２ｂ１に接合部３、８を集約した場合と同様に最大限高められる。このような実装形態は、図５に示す例の場合の各層のフィルム基板２、２の接合部９間を接合部３で接合して積層状態とし、また、マザー基板４に接合部８にて接合することでも得られる。これにより、接合部３、９での積層数は倍化するが図５に示す例においても必要な接合箇所が中央１箇所に集約する。
【００３９】
図９に示す例、図１０（ａ）〜（ｂ）に示す例は、図１（ａ）〜（ｂ）の例や図７（ａ）〜（ｃ）の例などの変形例に当たり、フィルム基板２間、つまりチップ実装モジュール１１間の接合部３が、フィルム基板２間、チップ実装モジュール１１間のスペーサを兼ねるようにしている。そのために本例では接合部３に金属ボール１０を利用したものとし、金属ボール１０の表面のはんだが一旦融けてから固化する際に、金属ボール１０がベアチップ１およびフィルム基板２の電極５、６に接触することを利用するもので、金属ボール１０の直径がそのまま電極５、６間の接合間隔となす。これにより、金属ボール１０などによるはんだ接合時に、金属ボール１０をスペーサとするためのサイズ選択をして採用することにより、接合部３で接合したチップ実装モジュール１１どうし間に、フィルム基板２の曲りなしにベアチップ１部分で接触し合わない隙間ができる余裕を与えた実装構造とすることができる。従って、この隙間に絶縁層を設けて絶縁を図るにも、フィルム基板２を直状状態のままで絶縁ができ、フィルム基板２に曲りが生じない分それの耐久性が向上するし、その分さらなる薄型化ができる。このようなスペーサ機能は金属ボール１０に代って採用するバンプの高さによっても得られ、その具体的手段は特に問わない。
【００４０】
また、図９に示す例、図１０（ａ）〜（ｂ）に示す例のチップ実装モジュール１１間、つまりそれらのフィルム基板２間の不分離な構造となる接合部３に代えて、図１１（ａ）に示す例のように着脱できる基板間コネクタ３１を採用した接合部３として、リサイクル可能にすることができる。この基板間コネクタ３１はヘッダー３１ａとレセプタクル３１ｂよりなり、それぞれを接合し合うフィルム基板２にはんだなどによる接合部３３にて接合した後、それらヘッダー３１ａとレセプタクル３１ｂどうしを対向させて嵌め合わせて電気的な接続を行うことで、着脱できる接合部３をもってフィルム基板２間、従って、チップ実装モジュール１１間を接合することができる。このような基板間コネクタ３１は例えば、ヒロセ電機株式会社製のものが知られている（ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｈｉｒｏｓｅ．ｃｏ．ｊｐ）。しかし、現行の一般販売品のサイズは、例えば０．９ｍｍ程度であるが小型化すればよい。それには、図１１（ｂ）にヘッダー３１ａで代表して示すように、現行品のばね接片構造に代えて樹脂モールド３１ｃの接合部外面にリード線３１ｄを埋め込んだタイプのものにすると、嵩張りを抑えられ、小型化、薄型化に有利である。
【００４１】
前記積層モジュール１２をマザー基板４に組付けた電子回路モジュール１３を図７（ａ）〜（ｃ）に示すように筐体１４に組み込むのに、緩衝材を封入することにより、ベアチップ１を実装したフィルム基板２の積層単位間、つまりチップ実装モジュール１１間とチップ実装モジュール１１およびマザー基板４間とに、微小の隙間寸法を取る余裕さえあれば封入した緩衝材を侵入させられるので、相互間の接触を緩和することができるし、緩衝材の材料によっては絶縁も図れる。このような緩衝材はグリースのようなゲル状のものやもっと粘度が低い液状のものでもよく、粘度が低いほど前記隙間への浸透を図りやすく小さな隙間に対応しやすい。
【産業上の利用可能性】
【００４２】
以上説明したとおり本発明によれば、ベアチップを実装した複数枚のフィルム基板の接合を折り返し無しに積層し、フィルムおよび配線の薄型化が図れることから、ベアチップを積層状態に実装して使用する電子製品一般に適用でき、薄型化、高積層化、高容量化に貢献できる。
【図面の簡単な説明】
【００４３】
【図１】（ａ）〜（ｂ）は、本発明の実施の形態に係るベアチップの１つの例を示し、（ａ）は実装構造の側面図であり、（ｂ）は積層接合部拡大図である。
【図２】本発明の実施の形態に係るベアチップの別の例を示す実装構造の側面図である。
【図３】本発明の実施の形態に係るベアチップの他の例を示す実装構造の側面図である。
【図４】本発明の実施の形態に係るベアチップの今１つの例を示す実装構造の側面図である。
【図５】本発明の実施の形態に係るベアチップのさらに１つの例を示す実装構造の側面図である。
【図６】本発明の実施の形態に係るベアチップのさらに別の例を示す実装構造の平面図である。
【図７】（ａ）〜（ｃ）は、本発明の実施の形態に係るベアチップのさらに他の例を示し、（ａ）は実装構造の平面図であり、（ｂ）はその側面図であり、（ｃ）は共体への収容状態での分解斜視図である。
【図８】（ａ）〜（ｂ）は、本発明の実施の形態に係るベアチップのさらに今１つの例を示し、（ａ）は実装構造の平面図であり、（ｂ）はその側面図である。
【図９】本発明の実施の形態に係るベアチップの図１の例に対する１つの変形例を示す実装構造の側面図である。
【図１０】（ａ）〜（ｂ）は、本発明の実施の形態に係るベアチップの図７（ａ）〜図７（ｃ）の例に対する１つの変形例を示し、（ａ）は実装構造の平面図であり、（ｂ）はその側面図である。
【図１１】（ａ）〜（ｃ）は、本発明の実施の形態に係るベアチップの図９、図１０（ａ）〜図１０（ｂ）に示す例に対する変形例を示し、（ａ）は基板間コネクタを用いた実装構造の断面図であり、（ｂ）はその側面図であり、（ｃ）は基板間コネクタの変形例をヘッダーで代表して示す斜視図である。
【図１】
0004717062.tif 000002
【図２】
0004717062.tif 000003
【図３】
0004717062.tif 000004
【図４】
0004717062.tif 000005
【図５】
0004717062.tif 000006
【図６】
0004717062.tif 000007
【図７】
0004717062.tif 000008
【図８】
0004717062.tif 000009
【図９】
0004717062.tif 000010
【図１０】
0004717062.tif 000011
【図１１】
0004717062.tif 000012