(57)【特許請求の範囲】
【請求項１】
基板上に、カソード電極、２以上のゲートホールが形成されたゲートホール領域を有するゲート電極、絶縁層及びエミッタを少なくとも備えたカソード基板の作製方法において、
エミッタとゲート電極との間で形成される等電位面がエミッタから放出された電子を収束する凸面となるように、ゲート電極をエミッタ形成時の加熱により加熱して湾曲させる変形工程を含むことを特徴とするカソード基板の作製方法。
【請求項２】
前記変形工程により形成した湾曲部の曲率半径が、ゲートホール領域の半径又はゲートホール領域の１辺の長さの半分の１〜３倍であることを特徴とする請求項１記載のカソード基板の作製方法。
【請求項３】
前記ゲートホール領域内に、所定の広さの領域を残してゲートホールを形成する工程を含むことを特徴とする請求項１又は２記載のカソード基板の作製方法。
【請求項４】
前記エミッタを、カソード基板上に形成した触媒層にカーボン系材料原料ガスを接触させ、触媒層上に形成したカーボン系材料から形成することを特徴とする請求項１〜３のいずれか１項に記載のカソード基板の作製方法。
【請求項５】
請求項１〜４のいずれか１項に記載のカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを、支持体を介してはり合わせて表示素子を作製することを特徴とする表示素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カソード基板の作製方法及び表示素子の作製方法に関するものであり、特に、カソード電極、ゲート電極及びエミッタを少なくとも備えた３極構造型表示素子用のカソード基板の作製方法及びこのカソード基板を用いる表示素子の作製方法に関するものである。
【背景技術】
【０００２】
近年、従来用いられてきた陰極線管に代わり、液晶ディスプレイ、光放出ダイオード、プラズマディスプレイパネル、電界放出型ディスプレイ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ：ＦＥＤ）などの平板ディスプレイの研究・開発が進められているが、その中でもＦＥＤは、低消費電力、高画質、高速応答を実現できるとして注目されている。このＦＥＤを作製する際には、カソード電極、ゲート電極及びエミッタを少なくとも有するカソード基板と、アノード電極を少なくとも有するアノード基板とから構成される３極構造型の表示素子が用いられる場合が多い。
【０００３】
３極構造型表示素子用のカソード基板としては、３極構造型表示素子用のカソード基板の断面図を示す図５（ａ）を参照して説明すると、基板１１上にカソード電極層１２、絶縁層１３及びゲート電極層１４が順次積層され、このゲート電極層１４にゲートホール１５が形成され、ゲートホール１５の下には絶縁層ホール１６が形成され、絶縁層ホール１６の底部に露出したカソード電極層１２表面にはエミッタ１７が形成されて構成されているものが知られている（例えば、特許文献１参照）。このように作製されたカソード基板は、カソード基板の上面図を示す図５（ｂ）を参照すれば、１つのエミッタ１７に対して、エミッタ１７の直径より大きい直径を有する１つのゲートホール１５が形成されている。
【特許文献１】特開２００１−２３６８７９号（図６等）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来技術の３極構造型素子用カソード基板においては、ゲート電極層１４がエミッタ１７の斜め上方に存在しているために、エミッタとゲート電極との間に平行な電場が形成されないので、駆動電圧を印加してエミッタ１７により電子を放出させると、放出電子が真上に放出されず、拡散するという問題がある。このため、この３極構造型の表示素子を用いたＦＥＤは、アノード電極とカソード電極とのギャップを大きくとれず、輝度に制限があるという問題があった。
【０００５】
そこで、エミッタとゲート電極との間で、エミッタ及びゲート電極と平行な電場を形成して、エミッタから電子を真上に放出することができるメッシュ形状のゲート電極を有する３極構造型表示素子用カソード基板が提案されている。このメッシュ形状のゲート電極を有するカソード基板を図６（ａ）及び（ｂ）を用いて説明する。なお、図６において図５と同じ構成要素については、同じ参照番号を付す。このカソード基板の断面図である図６（ａ）に示すように、カソード基板は、基板１１上に、カソード電極層１２、絶縁層１３及びゲート電極層１４を順次積層し、その後、ゲート電極層１４に複数のゲートホール１５を形成し、その後、各ゲートホール１５からオーバーエッチングにより絶縁層１３をエッチングして、１つの絶縁層ホール１６を形成すると共に、絶縁層ホール１６底部のカソード電極層１２を露出させ、そして、このカソード電極層１２の表面にエミッタ１７を形成して作製される。このようにして形成したカソード基板は、カソード基板の上面図である図６（ｂ）に示すように、１つのエミッタ１７に対して、その真上にメッシュ状のゲート電極１４を有するものであるから、エミッタに対して平行に電場が形成される。これは、図５に示したカソード基板に比べると、エミッタからの電子放出の収束がよいが、それでもなお、十分ではない。
【０００６】
そこで、本発明の課題は、前記従来技術の問題点を解決することにあり、電子収束のよい３極構造型素子用のカソード基板を作製する方法を提供することにある。また、電子収束のよい３極構造型素子用のカソード基板を用いた表示素子の作製方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明のカソード基板の作製方法は、基板上に、カソード電極、２以上のゲートホールが形成されたゲートホール領域を有するゲート電極、絶縁層及びエミッタを少なくとも備えたカソード基板の作製方法において、エミッタとゲート電極との間で形成される等電位面がエミッタから放出された電子を収束する凸面となるように、ゲート電極をエミッタ形成時の加熱により加熱して湾曲させる変形工程を含むことを特徴とする。本発明によれば、電子収束のよいカソード基板を作製することが可能である。ゲート電極を加熱すると、ゲート電極自体の重さでゲート電極が中央部から湾曲するので、簡易にゲート電極に湾曲部を形成することが可能であり、エミッタ形成時の加熱によって湾曲部を形成するため、プロセス時間の短縮化を図ることが可能である。
【００１８】
このように変形工程により形成した湾曲部の曲率半径が、ゲートホール領域の半径又はゲートホール領域の１辺の長さの半分の１〜３倍であることが好ましい。
【００２１】
前記ゲートホール領域内に、所定の広さの領域を残してゲートホールを形成する工程を含むことが好ましい。ゲートホールを形成しない領域を残すことで、この領域の下に絶縁層が柱状に残り、この柱状の絶縁層によってゲート電極を基板の底面に対して水平に支えることが可能となる。
【００２２】
前記エミッタを、カソード基板上に形成した触媒層にカーボン系材料原料ガスを接触させ、触媒層上に形成したカーボン系材料から形成することが好ましい。
【００２４】
本発明の表示素子の作製方法は、前記したカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを、支持体を介してはり合わせて表示素子を作製することを特徴とする。前記したカソード基板の作製方法は、電子収束のよいカソード基板を作製できるので、本発明の表示素子の作製方法は、アノード電極への電荷注入効率のよい表示素子を作製することが可能である。
【発明の効果】
【００２５】
本発明のカソード基板の作製方法によれば、電子収束のよいカソード基板を作製することができるという優れた効果を奏する。
【００２６】
また、本発明の表示素子の作製方法によれば、電子の注入効率のよい表示素子を作製することができるという優れた効果を奏する。
【発明を実施するための最良の形態】
【００２７】
本発明のカソード基板の第１の実施の態様を説明するために、カソード基板の模式的断面図を図１に示す。
【００２８】
本発明のカソード基板は、基板Ｓ上に、厚さ５０〜３００ｎｍのカソード電極層１が形成され、カソード電極層１上には、厚さ１〜６μｍの絶縁層２が形成されている。この絶縁層２には、絶縁層ホール３が形成され、この絶縁層ホール３の底部にはカソード電極層１が露出している。露出したカソード電極層１の表面にエミッタ４が形成されている。そして、このエミッタ４に対向するように、絶縁層２上には２以上のゲートホール５を有する厚さ５０〜３００ｎｍのメッシュ形状のゲート電極６が形成されている。
【００２９】
各ゲートホール５は、それぞれ略四角形または略円形に形成される。略四角形の場合、例えば正方形であるとその一辺の長さは１〜３μｍの範囲で形成され、略円形の場合、その直径は１〜３μｍの範囲で形成される。そして、これらのゲートホール５は、絶縁層ホール３直上に密集、好ましくは均一に密集して形成される。このゲートホール５が密集した領域をゲートホール領域７とする。このゲートホール領域は、略円形状又は略四角形状である。
【００３０】
そして、各ゲートホール５間の間隔は、絶縁層２の厚さの２倍以下とした。２倍を超えると、後述する絶縁層のエッチング工程において、１つの絶縁層ホール３を形成することができなくなるからである。このように形成するには、例えば、各ゲートホール５は、その間隔が０．５〜２μｍの範囲、その数は１ドット（２５００〜４００００μｍ２）当たり２〜５００個の範囲で形成されることが好ましい。
【００３１】
絶縁層ホール３の開口面積に対して、各ゲートホール５の開口面積の総和が５０〜９０％となることが好ましい。各ゲートホール５の開口面積及びゲートホール数のいずれか一方を増減させることで、アノード基板への電荷注入効率を変化させることができる。各ゲートホール５の開口面積の総和が５０％未満であると、アノード基板への電荷注入効率が悪くなり、他方で、９０％より大きい場合であって、各ゲートホールの開口面積が大きい場合、電界が平行にかからずに斜めに電子が引き出されて電子が拡散してしまう。また、エミッタの形状の微小な違いを受けやすくなり、エミッタからの電子放出が一定ではなくなってしまう。
【００３２】
従来技術で述べたようなゲート電極６がエミッタに対して平行である場合には、ゲート電極とエミッタとの間で形成される等電位面もエミッタ及びゲート電極と平行となり、エミッタから放出する電子が拡散しやすい。
【００３３】
そこで、本発明のカソード基板の第１の実施の態様では、ゲート電極５を、ゲートホール領域７の全面に亘り基板側に凸の湾曲部を有するように形成した。このように形成することで、駆動電圧を印加すると、エミッタとゲート電極との間に形成される等電位面が基板側に凸の凸面となって、電場がこの電場を通過する電子を収束させるレンズとして機能し、電子収束のよいカソード基板を作製することが可能となる。この場合に、メッシュ形状のゲート電極の湾曲部の曲率半径は、ゲートホール領域の半径Ａまたはその一辺の長さの半分Ａの１〜３倍であることが好ましい。１倍未満であると、電場により形成された凸レンズの焦点がカソード電極に近くなりすぎてしまい、電子がカソード電極近くに収束後、再度拡散してしまう。これに対し、３倍より大きいと、電場により形成されたレンズの焦点がカソード電極から遠くなりすぎて、ほとんど収束しなくなってしまうからである。
【００３４】
本実施の形態においては、ゲート電極が湾曲部を有することで、エミッタとゲート電極間に形成される等電位面を凸面として電子の拡散を防いだが、エミッタとゲート電極間との間に形成される等電位面が電子を収束させやすい形状になるのであれば、湾曲部以外の構造としてもよい。例えば、すり鉢のような円錐台形状であってもよい。すり鉢形状の場合であっても、等電位面が凸面で形成されるので、電子が収束しやすい。
【００３５】
本発明の第２の実施の形態であるカソード基板について、図２を用いて説明する。図２は、第２の実施の形態にかかるカソード基板の断面図であり、図１と同じ構成要素については同じ参照番号を付してある。
【００３６】
第２の実施の形態において、第１の実施の形態と異なるのは、ゲート電極６に湾曲部を形成するのではなく、基板Ｓの成膜面に曲面からなる凹部を形成し、この基板Ｓ上に、カソード電極１及びエミッタ４を形成して、それぞれ表面が凹部を有するように構成している。この凹部は、基板に対向して形成されるゲートホール領域の下に形成される。このように構成すると、エミッタ４とゲート電極６との間で形成される等電位面が基板側に凸の凸面となり、電場が凸レンズとして機能し、電場を通過する電子収束させることが可能である。
【００３７】
この場合のカソード電極１及びエミッタ４の曲面の曲率半径も、ゲートホール領域７の半径Ａまたはその一辺の半分の長さＡの１〜３倍であることが好ましい。
【００３８】
この第２の実施の形態において、ゲート電極を支えるために、図３に示すように、ゲートホール領域７内にゲートホール５が形成されない所定の広さを有する領域８を形成し、この領域８の下に柱状に絶縁層を残してゲート電極を支えてもよい。この所定の広さの領域８は、略円形の場合には直径が絶縁層２の厚みの２倍以下であり、略四角形の場合には一辺が絶縁層２の厚みの２倍以下である。
また、第２の実施の形態において、基板Ｓの成膜面に曲面からなる凹部を形成したが、基板Ｓの成膜面ではなく、基板Ｓ上のカソード電極１の上面に曲面からなる凹部を設けて、カソード電極１上に形成するエミッタを凹部を有するように構成しても良い。
【００３９】
基板としては、表示素子において通常用いられる基板であれば良く、例えばガラスやシリコン、セラミック(例えば、ＳＴＯやＢＴＯなど)からなる基板を用いることができる。カソード電極層材料としては、通常カソード電極材料として用いる金属、合金であれば良く、例えばＣｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｌ及びＮｄから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。絶縁層材料としては、通常絶縁層として用いる材料でもあれば良く、例えばＳｉＯ２やジルコニアなどを用いることができる。ゲート電極層としては、通常ゲート電極層として用いる金属、合金であれば良く、例えばＣｒ、Ｐｄ、Ｍｏ、Ｎｄ、Ｃｕ、Ｗ及びＡｌから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。エミッタは、シリコン系エミッタでもよいが、本発明では、カーボン系材料、例えばカーボンナノチューブやグラファイトナノファイバー等が好ましい。
【００４０】
以下、本発明の第１の実施の形態のカソード基板の作製方法を説明する。
【００４１】
初めに、基板上に、２００〜４００℃の範囲で基板加熱を行いながら、５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、カソード電極層を形成する。次いで、このカソード電極層をライン状にパターニングする。
【００４２】
パターニングしたカソード電極層の上に、３００〜４５０℃の範囲で基板加熱を行いながら５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、絶縁層を形成する。基板加熱を行なうのは、絶縁層の応力による破損を防ぐためである。この絶縁層形成の際、基板に付着するダストによるピンホールを防ぐため、２回以上にわけて形成し、その後、純水でこすり洗浄を行うことが好ましい。
【００４３】
絶縁層の上に、２００〜４００℃の基板加熱をしながら５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、ゲート電極層を形成する。次いで、ゲートホールを、例えばフォトリソグラフィ法で、ゲート電極上にレジスト層を塗布した後に所定のレジストパターンをゲート電極層上に転写し、ウェットエッチングまたはドライエッチングにより形成する。
【００４４】
ゲートホールから、フッ酸又はバッファードフッ酸などのエッチャントを導入して、絶縁層をエッチングする。各ゲートホール間相互の間隔は、絶縁層の厚さの２倍以下であるので、各ゲートホール下でのサイドエッチングにより、各ゲートホール下に形成された開口同士が繋がって、ひとつの絶縁層ホールが形成されると共に、絶縁層下に形成されていたカソード電極が露出する。
【００４５】
次いで、エミッタとゲート電極との間に形成される等電位面が凸面となるように、ゲート電極の変形工程を行なう。変形方法は、公知の変形方法を用いることができる。例えば、ゲート電極上方から押圧して所定の曲率半径を有する湾曲部を形成する方法、圧縮した気体を吹き付けて所定の曲率半径を有する湾曲部を形成する方法及び加熱してゲート電極の自重でカソード電極側へ所定の曲率半径を有する湾曲部を形成する方法などが挙げられる。具体的には、ゲート電極上方から押圧する方法としては、ゲート電極を破損しないように、無起毛の布やテフロン（登録商標）シート等をゲート電極上に載せ、圧力が均一となるように上部から板などで押圧する方法が挙げられる。また、圧縮した気体を吹き付ける方法としては、圧縮したＮ２等のガスをゲート領域の目的とする領域に一度に吹付ける方法が挙げられる。この場合にも、ゲート電極を破損しないように、無起毛の布やテフロンシート等をゲート電極上に載せて気体を吹付けることが好ましい。加熱方法としては、絶縁層をエッチング後にレジストが変質しない温度で加熱することでゲート電極を熱変形させる。また、エミッタを形成し、レジスト剥離後に、真空中或いはＮ２雰囲気中で加熱することにより、より高い温度で加熱することも可能である。この加熱を行いながら、押圧又は圧縮気体の吹付を行なってもよい。
【００４６】
その後、露出したカソード電極上に、例えば、カーボン系エミッタを形成するために、ゲートホールを利用して触媒層を５×１０−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法により成膜する。また、触媒としては、化学気相成長法において通常触媒材料として用いる金属、合金であれば良く、例えば、Ｆｅ、Ｃｏ及びＮｉから選ばれた少なくとも１種の金属、或いはインバー、インコネル、ハステロ及びハーバー(Ｃｏ／Ｃｒ／Ｎｉ／Ｗ／Ｍｏ／Ｍｎ／Ｃ／Ｂｅ／Ｆからなる合金)などの合金から選ばれた少なくと１種の合金を用いることができる。その後、ゲート電極上のレジスト層及びレジスト層上に堆積した触媒層をリフトオフする。そして、熱ＣＶＤ法により、公知のカーボン系材料成長ガス、例えば一酸化炭素（２００ｓｃｃｍ）と、水素（２００ｓｃｃｍ）とからなるガスを大気圧で導入して、成長温度：４００〜７００℃、成長時間：５〜６０分（この成長時間は、成長させるグラファイトナノファイバー等カーボン系エミッタの高さに依存する）の条件で、触媒層上にカーボン系材料を成長させる。
【００４７】
また、エミッタとしてのカーボン系材料を成長させる場合の加熱工程を６００℃以上の条件で行なえば、カーボン系材料を形成しながら、ゲート電極の変形を同時に行なうことも可能である。
【００４８】
本発明の第２の実施の形態にかかるカソード基板の作製方法を、以下説明する。第２の実施の形態のカソード基板では、はじめに、基板の成膜面に曲面からなる凹部を形成する。この凹部は、カソード電極層の形成前に目的部位にフッ酸又はバッファードフッ酸等によりウェットエッチングを行なうことで形成される。そして、この上に第１の実施の形態にかかるカソード基板の作製方法と同様の手順で各電極及び絶縁層を形成する。即ち、カソード電極、絶縁層、ゲート電極を成膜し、ゲート電極にゲートホールを形成した後に、ゲートホールからウェットエッチングにより絶縁層をエッチングし、各ゲートホールからのサイドエッチングによって１つの絶縁層ホールを形成する。そして、絶縁層ホールの底部に露出したカソード電極上に触媒層を形成した後に、グラファイトナノファイバーなどのカーボン系材料を触媒層上に熱ＣＶＤ法により形成する。
このようにしてカソード基板を形成すれば、基板の凹部の形状に沿ってカソード電極及びエミッタが形成され、それぞれ凹部を有するようになる。また、基板に凹部を設けずに基板上にカソード電極を形成し、その後、カソード電極上面にフォトリソグラフィ法によりパターンを形成し、ウェットエッチングすることにより凹部を形成し、このカソード電極上にエミッタを形成して、所望の凹部を有するエミッタを形成することも可能である。
【００４９】
図３に示すように、ゲートホール領域７の一部にゲートホール５を形成しない所定の広さの領域８を残してゲートホールを作製し、前述の絶縁層（図示せず）のエッチングをして、この所定の広さの領域８の下に柱状に絶縁層が残るようにし、ゲート電極６を支える構造としてもよい。
【００５０】
次いで、これらのカソード基板を用いて表示素子を作製する方法について説明する。
【００５１】
公知の方法により、蛍光体層、アノード用電極層及び上部基板からなるアノード基板を作製する。公知の方法としては、例えば、高歪点ガラスからなる上部基板に、スパッタ法によりアノード用電極層としてのＩＴＯからなる透明電極層を形成する。そして、この透明電極上に、ブラックマトリクスのパターンをスパッタ法で形成し、スクリーン印刷法等により、ＣＲＴ用の蛍光体（Ｐ２２等）や低加速電圧用に開発された蛍光体を塗布して蛍光体層を形成し、アノード基板を作製する。
【００５２】
そして、このアノード基板と、前記したカソード基板とを支持体（例えば、高さ５００μｍのリブ）を介して、蛍光体層がゲート電極層に対向するように貼り合わせて表示素子を構成する。
【実施例１】
【００５３】
図１に示す本発明の第１の実施の態様にかかるカソード基板を作製した。商品名ＣＰ−６００Ｖ（セントラル硝子株式会社製）からなる基板Ｓ上に、３００℃の基板加熱を行いながら膜厚２００ｎｍのＣｒからなるカソード電極層１を形成し、リソグラフィ法により、ライン状にパターニングした後に、このカソード電極層１の上に、スパッタ法により膜厚５μｍのＳｉＯ２からなる絶縁層２を形成した。次いで、３００℃の基板加熱をしながらスパッタ法により膜厚３００ｎｍのＣｒからなるゲート電極層６を形成した。得られたゲート電極層６をリソグラフィ法により、カソード電極層１に直交するライン状にパターニングした後、フォトリソグラフィ法により、各ゲートホール５をゲートホール領域中、直径２μｍで作製し、その間隔は、２μｍとした。ゲートホール領域７は、略円形状であり、その直径は１２０μｍであった。
【００５４】
そして、エッチャントとして濃度１５％のバッファードフッ酸を使用して、絶縁層２をエッチングし、各ゲートホール下の絶縁層２をそれぞれ４μｍ分サイドエッチング（オーバーエッチング）して、各ゲートホール５下で絶縁層をつなげて、１つの絶縁層ホール４を形成した。
【００５５】
その後、膜厚５ｎｍのインバーからなる触媒層（図示せず）をスパッタにより成膜し、レジスト及びレジスト上の触媒層をリフトオフした。そして、熱ＣＶＤ法により、成長温度：６００℃、成長時間：２０分及びプロセスガス比：ＣＯ／Ｈ２＝１の条件で触媒層上にグラファイトナノファイバーを成長させてエミッタ４とし、カソード基板を作製した。このエミッタ形成時の加熱により、ゲート電極層が自重によって下方に湾曲し、曲率半径１２０μｍの湾曲部を有するゲート電極が形成されていた。
【００５６】
以上のプロセスにより作製された３極構造型カソード基板のゲート電極層６上に高さ５００μｍのリブを設けて、カソード基板とアノード基板とを、蛍光体層がゲート電極層に対向するようにリブを介して貼り合わせて表示素子とした。この表示素子のゲート電極６に６０Ｖを印加し、アノードの蛍光体の発光によりエミッタからの電子放出を確認すると、１画素が０．４ｍｍ程度が広がるだけで、優れた電子の収束特性が得られていた。
【００５７】
比較のために、図６に示す従来のメッシュ形状のゲート電極を有するカソード基板を作製した。この３極構造型カソード基板のゲート電極層上に高さ５００μｍのリブを設けて、カソード基板とアノード基板とを、蛍光体層がゲート電極層に対向するようにリブを介して貼り合わせて表示素子とした。そして、この表示素子のエミッタからの電子放出を確認すると、１画素は０．６ｍｍ程度に広がって電子の収束特性はあまり良くなかった。
【００５８】
従って、本発明のカソード基板及びこのカソード基板を用いた素子は、従来のメッシュ形状のゲート電極を有するカソード基板よりもエミッタからの電子放出を収束させたことが分かった。
【実施例２】
【００５９】
本実施例では、図２に示した本発明の第２の実施の形態にかかるカソード基板を形成した。はじめに、商品名ＣＰ−６００Ｖ（セントラル硝子株式会社製）からなる基板Ｓ上に、レジストを塗布した後に、フッ酸によるウェットエッチングを行なって基板の成膜面に曲率半径１２０μｍの曲面からなる凹部を形成した。次いで、実施例１と同様の方法により、膜厚２００ｎｍのＣｒカソード電極層１を形成し、ライン状にパターニングした後に、このカソード電極層１の上に、スパッタにより膜厚５μｍのＳｉＯ２からなる絶縁層２を形成し、膜厚３００ｎｍのＣｒからなるゲート電極層６を形成した。得られたゲート電極層６をカソード電極層１に直交するライン状にパターニングした後、フォトリソグラフィ法により各ゲートホール５を直径２μｍで作製した。ゲートホール領域７は、略正方形状になるように形成し、その１辺の長さは１２０μｍであった。また、この場合に、ゲートホール領域の一部に直径６μｍの広さの領域８を残した。
【００６０】
そして、エッチャントとして濃度１５％のバッファードフッ酸を使用して、絶縁層２をエッチングし、絶縁層２をそれぞれ４μｍ分サイドエッチングして、各ゲートホール５下で絶縁層をつなげて、１つの絶縁層ホール３を形成し、領域８の下には絶縁層を柱状に残し、ゲート電極を支える構造とした。
【００６１】
このようにして形成したカソード基板の上面ＳＥＭ写真を図４（ａ）に示す。上面から見ると、領域８部分にはゲートホールが形成されていないことがわかる。そして、この基板の断面ＳＥＭ写真を図４（ｂ）に示す。各カソード基板の絶縁層の一部が柱状に残り、ゲート電極を支えていることがわかる。
【００６２】
その後、膜厚５ｎｍのインバーからなる触媒層をスパッタ法により成膜し、熱ＣＶＤ法により、成長温度：５５０℃、成長時間：２０分及びプロセスガス比：ＣＯ／Ｈ２＝１の条件で触媒層上にグラファイトナノファイバーを成長させてエミッタ４として、カソード基板を作製した。
【００６３】
以上のプロセスにより作製された３極構造型カソード基板のゲート電極層３上に高さ５００μｍのリブを設けて、カソード基板とアノード基板とを、蛍光体層がゲート電極層に対向するようにリブを介して貼り合わせて表示素子とした。この表示素子のゲート電極に６０Ｖを印加し、アノードの蛍光体の発光によりエミッタからの電子放出を確認すると、実施例１と同様に１画素が０．４ｍｍに広がるだけで優れた電子収束特性が得られた。
【産業上の利用可能性】
【００６４】
本発明の３極構造型素子用のカソード基板は、電子収束に優れているため、表示素子の特性を大きく向上させることができる。しかも、本発明のカソード基板の作製方法によれば、この３極構造型のカソード基板を簡易に作製することができる。また、このカソード基板を用いた本発明の表示素子は、簡易に作製でき、かつ、表示装置の性能を向上させることが可能である。従って、本発明は、ディスプレイの技術分野で利用可能である。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１の実施の形態に係るカソード基板の模式的断面図である。
【図２】本発明の第２の実施の形態に係るカソード基板の模式的断面図である。
【図３】本発明の第２の実施の形態に係るカソード基板の模式的上面図である。
【図４】（ａ）実施例２で作製したカソード基板の上面図を示すＳＥＭ写真、（ｂ）実施例２で作製したカソード基板の断面図を示すＳＥＭ写真である。
【図５】従来技術の３極構造型素子用カソード基板の模式的断面図である。
【図６】従来技術のメッシュ形状のゲート電極を有する３極構造型素子用カソード基板の模式的断面図である。
【符号の説明】
【００６６】
Ｓ  基板                          １  カソード電極
２  絶縁層                        ３  絶縁層ホール
４  エミッタ                      ５  ゲートホール
６  ゲート電極                    ７  ゲートホール領域
８  所定の広さの領域
【図１】
0004755898.tif 000002
【図２】
0004755898.tif 000003
【図３】
0004755898.tif 000004
【図４】
0004755898.tif 000005
【図５】
0004755898.tif 000006
【図６】
0004755898.tif 000007