(57)【特許請求の範囲】
【請求項１】
低減された電磁干渉スペクトラル成分を伴ったクロック信号を生成する方法であって、
第１のクロック信号を提供し；
前記第１のクロック信号を遅延させて第２のクロック信号を生成し；さらに、
乱数発生器に応じて選択された回数で前記第１および前記第２のクロック信号を切り換えてジッタを含む（jittered）クロック信号を生成し、
前記第１および第２のクロック信号とは異なる複数の追加のクロック信号を生成して、前記乱数発生器に応じて選択された回数で前記第１のクロック信号、前記第２のクロック信号、および追加のクロック信号のいずれか一つを選択するために、前記第１のクロック信号、前記第２のクロック信号、および追加のクロック信号を切り替えることにより、ジッタを含むクロック信号を生成し、
複数のバイナリ選択入力を有するマルチプレクサを設けて、このマルチプレクサが前記第１のクロック信号、前記第２のクロック信号および前記追加のクロック信号の間での切り替えを行い、前記乱数発生器を、一つの前記バイナリ選択入力に接続し、他の一つの前記バイナリ選択入力を別個の乱数発生器に接続する方法。
【請求項２】
請求項１に記載されたクロック信号を生成する方法において、前記第１のクロック信号、前記第２のクロック信号および前記追加のクロック信号の間で切り換えることは、前記乱数発生器により制御されたマルチプレクサを用いることにより行なわれている方法。
【請求項３】
請求項１に記載されたクロック信号を生成する方法において、前記乱数発生器は、互いにチェイン接続された複数のフリップフロップを備えている方法。
【請求項４】
請求項１に記載されたクロック信号を生成する方法において、前記乱数発生器は、互いにチェイン接続された複数のフリップフロップを備え、前記複数のフリップフロップは複数の入力と複数の出力とを有し、前記複数のフリップフロップのうちの２つのフリップフロップの複数の出力に基づいて論理機能を実行するために前記２つのフリップフロップに接続された論理ゲートを備え、この論理ゲートは、前記複数のフリップフロップのうちの１つに前記論理機能の結果を提供する方法。
【請求項５】
請求項１に記載されたクロック信号を生成する方法において、前記乱数発生器は、互いにチェイン接続された複数のフリップフロップを備え、前記複数のフリップフロップは複数の入力と複数の出力とを有し、前記複数のフリップフロップのうちの２つのフリップフロップの複数の出力に基づいて論理機能を実行するために前記２つのフリップフロップに接続された論理ゲートを備え、この論理ゲートは、前記複数のフリップフロップのうちの初段のフリップフロップに前記論理機能の結果を提供する方法。
【請求項６】
請求項１に記載されたクロック信号を生成する方法において、前記乱数発生器は、互いにチェイン接続された４つのみのフリップフロップを備え、前記複数のフリップフロップは複数の入力と複数の出力とを有し、前記複数のフリップフロップのうちの２つのフリップフロップの複数の出力に基づいて論理機能を実行するために前記２つのフリップフロップに接続された１つのみの論理ゲートを備え、この論理ゲートは、前記複数のフリップフロップのうちの初段のフリップフロップに前記論理機能の結果を提供する方法。
【請求項７】
請求項１に記載されたクロック信号を生成する方法において、前記第１および第２のクロック信号とは異なる第３のクロック信号を生成することをさらに備え、ジッタを含むクロック信号を生成することは、乱数発生器に応じて選択された回数で、前記第１クロック信号、前記第２のクロック信号、および前記第３のクロック信号の間を切り換えることにより、ジッタを含むクロック信号を生成することを含む方法。
【請求項８】
請求項１に記載されたクロック信号を生成する方法において、前記第１のクロック信号はＧＳＭのシステムクロック周波数を有し、前記第２のクロック信号は前記第１のクロック信号を遅延させることにより生成されている方法。
【請求項９】
低減された電磁干渉スペクトラル成分を伴ったクロック信号を生成する方法であって、
第１のクロック信号を提供し；
前記第１のクロック信号を遅延させて第２のクロック信号を生成し；
前記第１および第２のクロック信号に接続された複数の入力を有するマルチプレクサを提供し；前記マルチプレクサは複数の追加の入力と複数のバイナリ選択入力とを有するものであり、
さらに、前記第１のクロック信号および第２のクロック信号とは異なると共に互いに異なる複数の追加のクロック信号を生成し、前記複数の追加のクロック信号を前記マルチプレクサの複数の追加入力のそれぞれに接続し、前記第１のクロック信号、前記第２のクロック信号、および追加のクロック信号を前記マルチプレクサにより切り替えさせて、これら信号のいずれか一つを、複数の乱数発生器に応じて選択された回数で選択して、ジッタを含むクロック信号を生成し、前記複数の乱数発生器には異なる疑似乱数発生器が接続されており、
所定期間にわたって前記マルチプレクサを用いて前記第１および前記第２のクロック信号を疑似ランダム的に切り換えるためにジッタを含む（jittered）クロック信号を生成する方法。
【請求項１０】
請求項９に記載されたクロック信号を生成する方法において、前記マルチプレクサは他の入力を有し、前記方法がさらに、前記第１および前記第２のクロック信号の１つを遅延させることにより前記第１および第２のクロック信号とは異なる第３のクロック信号を生成し、前記第３のクロック信号を前記マルチプレクサの他の入力に接続し、ジッタを含むクロック信号を生成することは、疑似乱数発生器に応じて選択された回数で、前記マルチプレクサに、第１のクロック信号、前記第２のクロック信号、および前記第３のクロック信号の間を切り換えさせることにより、ジッタを含むクロック信号を生成することを含む方法。
【請求項１１】
請求項９に記載されたクロック信号を生成する方法において、前記マルチプレクサは、前記第１のクロック信号および前記第２のクロック信号とは異なり、かつ互いに異なる複数の追加のクロック信号を生成し、これら複数の追加クロック信号を前記マルチプレクサの複数の追加の入力のそれぞれに接続し、疑似乱数発生器に応答して選択される回数で前記第１のクロック信号、第２のクロック信号、および追加クロック信号のいずれか一つを選択させるために、前記マルチプレクサに前記第１のクロック信号、第２のクロック信号、および追加クロック信号の間での切り換えを行なわせることにより、ジッタを含むクロック信号を生成することを備える方法。
【請求項１２】
請求項９に記載されたクロック信号を生成する方法において、疑似ランダム的に切り換えることは、互いにチェイン接続された複数のフリップフロップを備える疑似乱数発生器を前記マルチプレクサに接続することを備える方法。
【請求項１３】
請求項９に記載されたクロック信号を生成する方法において、疑似ランダム的に切り換えることは、互いにチェイン接続された複数のフリップフロップを備える疑似乱数発生器を前記マルチプレクサに接続することを含み、前記複数のフリップフロップは、複数の入力と出力とを有し、これらのフリップフロップに接続された論理ゲートは前記複数のフリップフロップのうちの２つの出力に基づいて論理機能を実行し、前記複数のフリップフロップのうちの１つの入力に対してその論理機能の結果を提供する方法。
【請求項１４】
請求項９に記載されたクロック信号を生成する方法において、疑似ランダム的に切り換えることは、互いにチェイン接続された複数のフリップフロップを備える疑似乱数発生器を前記マルチプレクサに接続することを含み、前記複数のフリップフロップは、複数の入力と出力とを有し、これらのフリップフロップに接続された論理ゲートは前記複数のフリップフロップのうちの２つの出力に基づいて論理機能を実行し、前記複数のフリップフロップのうちの初段のフリップフロップにその論理機能の結果を提供する方法。
【請求項１５】
請求項９に記載されたクロック信号を生成する方法において、疑似ランダム的に切り換えることは、互いにチェイン接続された４つのみのフリップフロップを備える乱数発生器をマルチプレクサに接続することを含み、前記フリップフロップは、複数の入力と出力とを有し、このフリップフロップに接続された１つのみの論理ゲートは前記フリップフロップのうちの２つの出力に基づいて論理機能を実行し、前記複数のフリップフロップのうちの初段のフリップフロップにその論理機能の結果を提供する方法。
【請求項１６】
請求項９に記載されたクロック信号を生成する方法において、第１のクロック信号はＧＳＭのシステムクロック周波数を有し、前記第２のクロック信号は前記第１のクロック信号を遅延させることにより生成されている方法。
【請求項１７】
クロック信号を用いる複数の構成素子を有するＧＳＭ電話の電磁干渉を低減させる方法であって、
第１のクロック信号を提供し；
前記第１のクロック信号を遅延させることによって第２のクロック信号を生成し；
乱数発生器に応じて決定される回数毎に、前記第１のクロック信号および前記第２のクロック信号の間で切り換えることによりジッタを含むクロック信号を発生させ；
前記第１のクロック信号および前記第２のクロック信号とは異なる複数の追加のクロック信号を生成して、前記乱数発生器に応じて選択された回数で前記第１のクロック信号、前記第２のクロック信号、および追加のクロック信号のいずれか一つを選択させるために、前記第１のクロック信号、前記第２のクロック信号、および追加のクロック信号を切り替えることにより、ジッタを含むクロック信号を生成し、
複数のバイナリ選択入力を有するマルチプレクサを設けて、このマルチプレクサが前記第１のクロック信号、前記第２のクロック信号および前記追加のクロック信号の間での切り替えを行い、前記乱数発生器を、一つの前記バイナリ選択入力に接続し、他の一つの前記バイナリ選択入力を別個の乱数発生器に接続し、
前記ＧＳＭ電話の少なくとも幾つかの構成要素のためのシステムクロックとして、前記ジッタを含むクロック信号を用いる
ことを備える方法。
【請求項１８】
請求項１７に記載されたＧＳＭ電話の電磁干渉を低減させる方法において、前記乱数発生器は、互いにチェイン接続された複数のフリップフロップを備えている方法。
【請求項１９】
請求項１７に記載されたＧＳＭ電話の電磁干渉を低減させる方法において、前記乱数発生器は、互いにチェイン接続された複数のフリップフロップを備え、これらのフリップフロップは複数の入力と複数の出力を有し、これらフリップフロップに接続された論理ゲートは前記複数のフリップフロップのうちの２つの出力に基づいて論理機能を実行し、前記複数のフリップフロップのうちの１つの入力に対してその論理機能の結果を提供する方法。
【請求項２０】
請求項１７に記載されたＧＳＭ電話の電磁干渉を低減させる方法において、前記乱数発生器は、互いにチェイン接続された複数のフリップフロップを備え、これらのフリップフロップは複数の入力と複数の出力を有し、これらフリップフロップに接続された論理ゲートは前記複数のフリップフロップのうちの２つの出力に基づいて論理機能を実行し、前記複数のフリップフロップのうちの初段のフリップフロップに対してその論理機能の結果を提供する方法。
【請求項２１】
請求項１７に記載されたＧＳＭ電話の電磁干渉を低減させる方法において、前記乱数発生器は、互いにチェイン接続された４つのみのフリップフロップを備え、これらのフリップフロップは複数の入力と複数の出力を有し、これらフリップフロップに接続された１つのみの論理ゲートは前記複数のフリップフロップのうちの２つの出力に基づいて論理機能を実行し、前記複数のフリップフロップのうちの初段のフリップフロップに対してその論理機能の結果を提供する方法。
【請求項２２】
請求項１７に記載されたＧＳＭ電話の電磁干渉を低減させる方法において、前記第１および第２のクロック信号のうちの１つを遅延させることにより前記第１および第２のクロック信号とは異なる第３のクロック信号を生成することをさらに備えており、ジッタを含むクロック信号を発生させることは、乱数発生器に応じて選択された回数で前記第１のクロック信号、前記第２のクロック信号および前記第３のクロック信号の間を切り換えることによりジッタを含むクロック信号を発生させることである方法。
【請求項２３】
請求項１７に記載されたＧＳＭ電話の電磁干渉を低減させる方法において、前記第１および第２のクロック信号とは異なる複数の追加のクロック信号を生成することをさらに備えており、ジッタを含むクロック信号を発生させることは、乱数発生器に応じて選択された回数で前記第１のクロック信号、前記第２のクロック信号、および前記追加のクロック信号の何れか１つを選択するために、前記第１のクロック信号、前記第２のクロック信号、および前記追加のクロック信号の間を切り換えることによりジッタを含むクロック信号を発生させる方法。
【請求項２４】
請求項１７に記載されたＧＳＭ電話の電磁干渉を低減させる方法において、前記第１のクロック信号はＧＳＭのシステムクロック周波数を有し、前記第２のクロック信号は前記第１のクロック信号を遅延させることにより生成されている方法。
【請求項２５】
低減された電磁干渉を発生させるクロック信号を生成する方法であって、
第１のクロック信号を提供し；
この第１のクロック信号を遅延させることによって第２のクロック信号を生成し；
前記第１および第２のクロック信号とは異なると共に相互に異なる複数の追加のクロック信号を生成し；
所定期間にわたって前記マルチプレクサを用いて、前記第１のクロック信号および前記第２のクロック信号を疑似ランダムに切り替えて、前記ジッタを含むクロック信号を生成し、前記マルチプレクサは、これらクロック信号にそれぞれ接続される入力と、複数のバイナリ選択入力とを有するものであり、
前記ジッタを含むクロック信号は、複数の疑似乱数発生器に応じて選択された回数で前記第１のクロック信号、前記第２のクロック信号、および追加のクロック信号のいずれか一つを選択させるために、前記マルチプレクサにより前記第１のクロック信号、前記第２のクロック信号、および追加のクロック信号を切り替えることにより生成され、前記複数の疑似乱数発生器は、異なるバイナリ選択入力に接続され、前記複数の疑似乱数発生器のそれぞれは、チェイン接続された４つのみのフリップフロップと、これらフロップフロップに接続された１つのみの論理ゲートとを有し、前記４つのみのフリップフロップは複数の入力と複数の出力を有し、前記論理ゲートは前記４つのみのフリップフロップのうちの２つの出力に基づいて論理機能を行うために前記２つのフリップフロップに接続されて、前記論理機能の結果を前記４つのみのフリップフロップの初段に供給する方法。
【請求項２６】
第１のクロック信号を生成するために設けられたクロックと；
前記第１のクロック信号を遅延させることによって第２のクロック信号を生成するために前記クロックに接続された遅延素子と；
前記クロックと前記遅延素子との何れかを選択するために前記クロックおよび前記遅延素子に接続され、追加の入力と複数のバイナリ選択入力とを有するマルチプレクサと；
前記第１のクロック信号および前記第２のクロック信号とは異なり、かつ互いに異なる複数の追加のクロック信号を生成し、前記マルチプレクサの追加の入力にそれぞれ接続される追加のクロック回路と；
前記マルチプレクサの異なるバイナリ選択入力に接続された複数の疑似乱数発生器であって、前記マルチプレクサは、前記第１のクロック信号、前記第２のクロック信号、および前記複数の疑似乱数発生器に対応する追加のクロック信号の間で切り替えを行うことにより、ジッタを含むクロック信号を生成するための複数の疑似乱数発生器と；そして、
前記ジッタを含むクロック信号をＧＳＭ電話機構成要素の入力クロックとして用いるために前記マルチプレクサにそれぞれ接続された複数のＧＳＭ電話構成要素と；
を備えるＧＳＭ電話機。
【請求項２７】
前記マルチプレクサに接続された前記ＧＳＭ電話構成要素は、ベースバンド構成要素である請求項２６に記載されたＧＳＭ電話機。
【請求項２８】
前記ベースバンド構成要素は、信号処理構成要素である請求項２６に記載されたＧＳＭ電話機。
【請求項２９】
前記ベースバンド構成要素は、ＧＳＭシステム管理構成要素である請求項２６に記載されたＧＳＭ電話機。
【請求項３０】
前記マルチプレクサに接続された前記ＧＳＭ電話構成要素は、ベースバンド構成要素を備えると共に、前記ＧＳＭ電話機はさらに、前記第１のクロック信号を生成し、前記ジッタを含むクロック信号を用いることのない前記クロックに接続されたＲＦ構成要素を備える請求項２６に記載されたＧＳＭ電話機。
【発明の詳細な説明】
【０００１】
【技術分野】
この発明は、回路より送出された電磁干渉を低減する方法および装置に関するものである。より具体的には、この発明は、クロック回路より出力された電磁干渉（雑音）を低減する方法および装置に関する。
【０００２】
【背景技術】
多くの装置は、高周波数の調波と結合して、他の集積回路内で電磁干渉を生成可能な高周波数クロックを用いる複数の論理集積回路を有している。このクロックはまた、アンテナまたは必ずしも集積化回路ではないその他の回路を介して無線回路に電磁干渉を発生させる可能性がある。このクロックは、このクロックを有している集積回路の外部の回路を含む他のシステム要素にも共用されている。そのような周波数で論理動作を行なう集積回路は、その電力供給ピンおよび出力信号において、ベースクロック周波数の多数の高周波調波を生成するであろう。これらの調波は、クロックを有する集積回路が設けられているＰＣＢ（印刷回路基板―Printed Circuit Board ―）上の配線を介してクロックを有する集積回路を超えて広がるであろう。この電磁干渉は、他の干渉源によって起因される干渉である。
【０００３】
近年、たくさんの無線通信標準が、多数多種多様の通信の応用に対応するために導入されるようになってきている。例示的な従来の通信標準は、パーソナル・ハンディ−ホン・システム（以下、ＰＨＳ―Peronal Handy-phone System―）やディジタル・ヨーロピアン・コードレス・テレホン（以下、ＤＥＣＴ―Digital European Cordless Telephone ―）や移動体通信用グローバル・システム（以下ＧＳＭ―Global Systems for Mobile communications―）を含んでいる。このような通信のプロトコルは、個々に多数のスロットを収容するフレーム内に構成された通信チャンネルスロットを提供する。データパケットは、このような通信システムにおける通信スロットに割り当てられる。このフレーム構成は、適切なスロット番号が発生するのに調子を合わせてその度毎に繰り返され、スロットに関連付けられたデータパケットは、送信されるかまたは受信される。
【０００４】
例えばＧＳＭセルラ電話のようなシステムにおいて、参照クロックを有する（基本周波数のデータ処理が生じている）ベースバンドチップがある。この参照クロックは、基板上でこのシステムの異なる素子を同期させるために用いられるメインクロックであるが、ＧＳＭチップそれ自身（またはシステム）は他のクロックを用いることもできる。ＧＳＭセルラ電話の例としては、参照クロックのクロック周波数は１３ＭＨｚである。ＧＳＭセルラ電話の例においては、基本クロック周波数の高次高調波の幾つかが、幾つかの無線チャンネルに一致して、１３ＭＨｚで動作しているベースバンドチップより放出された高周波数ノイズはＰＣＢワイヤからＧＳＭセルラ電話のアンテナにより直接ピックアップされることもできる。
【０００５】
より詳細には、ＧＳＭ電話において、ベースバンドＧＳＭ集積回路は、その電力供給ピンに高周波数高調波を生成し、この高調波は基板ワイヤおよび集積回路の周囲に電磁界を生成する。これら磁界は、上述したように、ＧＳＭ電話の無線アンテナにより取り出すことができ、ノイズ源として無線信号に加えられる可能性もある。これらのノイズ源は、もしもそれらがＧＳＭ電話の無線チャンネルの内部に位置されるピークを有するか、または無線チャンネルに一致しているならば、逆に実際の無線信号と間違われる可能性がある。
【０００６】
１つの解決方法は、ＰＣＢワイヤに加えて、ＰＣＢ上の異なる構成素子を遮蔽して防磁することであるが、これは非常にコストが掛かる可能性がある。より安価な解決方法は、もしも高周波数ノイズの放出が低減できるのであれば、発展させる可能性がある。
【０００７】
以下の特許は注目され、これらの全てはここに参考として記載される：グレイスに付与された米国特許第５，７３１，７２８号；ハーディン他に付与された米国特許第５，４８８，６２７号；マテジックに付与された米国特許第５，４３０，３９２号；カイルに付与された米国特許第５，２６３，０５５号等がある。これらの特許に記載されている解決方法および他の先行技術に係る解決方法は、具体的には複雑で高価であり、しばしば例えば無線段または発振器のような回路構成を使用するものである。
【０００８】
ＧＳＭは時分割多重アクセス通信（以下、ＴＤＭＡ―Time Division Multiple Access―）の形式をとっている。ここで用いられこの明細書に付加された請求項に記載されているように、技術用語のＧＳＭは、合衆国および他の各国で用いられているＰＣＳ標準を包含するものとして構成されているものである。ＧＳＭシステムは、以下の特許の中に、より詳細に説明されており、これらの全てが参考としてここに記載される：ロデニウスに付与された米国特許第５，９２３，７６１号；モビンに付与された米国特許第５，８７２，８０１号；ハートソンに付与された米国特許第５，８４２，０３７号；リードに付与された米国特許第５，８２６，１８１号；アンダーソン他に付与された米国特許第５，８１８，８２０号；ブラック他に付与された米国特許第５，８１２，５９０号；そして、アンダーソン他に付与された米国特許第５，７８７，０７６号である。
【０００９】
【発明の開示】
この発明は、チップ上に基本クロックのスペクトラムを拡散するための簡単な方法を提供し、これによりその高周波成分が平たくされるであろう。同一であるスペクトラムのエネルギーは、周波数のピークよりも小さくなるであろうし、例えば、もしもクロックがＧＳＭ電話内で用いられたならば、無線チャンネルの中に分類される可能性もあった。スペクトラムを拡散させるという発想は、それ自身は良く知られているが、この発明により達成されるやり方は、面積と電力との両方の観点から非常に簡単かつ経済的なものである。もちろん、この発明は集積回路内に分配されたクロックの全てに適用され得るものである。
【００１０】
この発明は、低減された電磁干渉スペクトラル成分を生成する方法を提供するものであり、この方法は第１のクロック信号を提供し；前記第１のクロック信号を遅延させて第２のクロック信号を生成し；さらに、乱数発生器に応答して選択された複数の回数で前記第１および前記第２のクロック信号の間を切り換えてジッタを含む（jittered）クロック信号を生成するものである。この発明の１つのアスペクトによれば、マルチプレクサが多数の追加の入力を有し、この方法はさらに、第１および第２のクロック信号とは異なる多数の追加のクロック信号を生成し、これらの多数の追加のクロック信号をマルチプレクサの追加の入力のそれぞれに接続することを備えるものにおいて、ジッタを含むクロック信号を生成することは、疑似乱数発生器への応答が選択されるたびに時間信号の何れか１つを選択するために、前記マルチプレクサに前記第１のクロック信号、第２のクロック信号および追加のクロック信号の間での切り換えを行なわせることにより、ジッタを含むクロック信号を生成することを備えている。
【００１１】
この発明の他のアスペクトは、クロック信号を用いる複数の構成要素を有するＧＳＭ電話内の電磁干渉を低減する方法を提供するものであり、この方法は、第１のクロック信号を提供し；前記第１のクロック信号を遅延させることによって第２のクロック信号を生成し；乱数発生器に応答して決定される回数毎に、前記第１のクロック信号および前記第２のクロック信号の間で切り換えることによりジッタを含むクロック信号を発生させ；そして、前記ＧＳＭ電話の少なくとも幾つかの構成素子のためにシステムクロックとしての前記ジッタを含むクロック信号を用いることを備えている。
【００１２】
この発明の他のアスペクトは、低減された電磁干渉スペクトラル成分を有するクロック信号を生成する回路構成であって、第１のクロック信号を生成するために設けられたクロックと；前記第１のクロック信号を遅延させることによって第２のクロック信号を生成するために前記第１のクロックに接続された遅延素子と；前記第１のクロックおよび前記遅延素子に接続され、前記クロックと前記遅延素子との間で選択すると共に、前記第１のクロックと前記遅延素子との何れかが選択されたかを決定する選択入力を有するマルチプレクサと；前記選択入力に接続された乱数発生器であって前記マルチプレクサが前記乱数発生器に応答して前記第１のクロック信号と前記第２のクロック信号との間を切り換えることによりジッタを含むクロック信号を発生させるように構成された乱数発生器と；を備える回路構成である。
【００１３】
この発明の他のアスペクトは、第１のクロック信号を生成するために設けられたクロックと；前記第１のクロック信号を遅延させることによって第２のクロック信号を生成するために前記クロックに接続された遅延素子と；前記クロックと前記遅延素子とを何れかを選択するために前記クロックおよび前記遅延素子に接続されたマルチプレクサと；前記マルチプレクサに接続された乱数発生器であって、この乱数発生器に応答して前記第１のクロック信号と前記第２のクロック信号との間を切り換えることにより前記マルチプレクサがジッタを含むクロック信号を生成するための乱数発生器と；そして、前記ジッタを含むクロック信号をその入力クロックとして用いるために前記マルチプレクサにそれぞれ接続された複数のＧＳＭ電話構成要素と；を備えるＧＳＭ電話機を提供する。
【００１４】
この発明の１つのアスペクトにおいて、オリジナルのクロック信号がジッタを含むクロック信号に置き換えられ、このジッタを含むクロック信号は、オリジナルのクロックまたは遅延されたクロックの何れかを疑似ランダム的に選択するマルチプレクサにより生成されている。シミュレーションでは、このことは、マスタクロックの高周波数成分における最も簡単な実施のために１０ｄＢｍの改善を示した。
【００１５】
この発明の最も簡単な実施形態は、ただ１つのマルチプレクサと、Ｄ形のフリップフロップと、いくつかの論理ゲートと、を必要としている。これは、参考例としてこの明細書中に組み入れられている、例えば、グレイスに付与された米国特許第５，７３１，７２８号；カーヒルに付与された米国特許第５，２６３，０５５号；マテジックに付与された米国特許第５，４３０，３９２号；またはハーデン他に付与された米国特許第５，４８８，６２７号等に示されたような他の公知の方法に比べると非常に簡単なものである。
【００１６】
【発明の実施の形態】
この発明の好適な実施形態は添付図面を参考にして以下に説明される。
【００１７】
この発明は回路の主要なクロックのための、システムクロックまたはわずかに遅延されたシステムクロックの何れかを用いるように切り換えるための方法および装置を提供するものである。重要なことが主として非常に高い周波数（そしてそのために高次の）システムクロック調波に関しているので、遅延は、大きくなるべきではない。一例として、１３ＭＨｚのクロック上の３５０ｐｓの遅延は、１０ｄＢｍによる調波をもたらした。このことは、これら高周波数における“より平滑な”スペクトラムを有するために、電源を介して基板ワイヤに対して放射されるノイズを許容し、これにより、例えば、無線チャンネルの内部で発生する可能性のある周波数のピークを低減している。
【００１８】
図１はこの発明の１つの実施形態に係るＧＳＭ電話機１０を示している。このＧＳＭ電話機の実施形態は、単なる例のみとして提供されている。ＧＳＭ電話機の場合、１つの実施形態（例えば、ヨーロッパおよび幾つかの他の場所）においてはクロック信号は１３ＭＨｚであり、低減すべき干渉は９００ＭＨｚの範囲（例えば９３６および９４９ＭＨｚ）である。この明細書中および添付の請求の範囲で用いられている用語“ＧＳＭ”は、ヨーロッパ（および他の地域）で用いられている９００ＭＨｚの範囲；ヨーロッパ（および他の地域）で用いられている１８００ＭＨｚの範囲；そして、合衆国および他の地域で用いられている１９００ＭＨｚの範囲（ＰＣＳ１９００）を包含することを志向するものである。この発明は、電話機よりもむしろ実施形態への応用例を有する。クロック信号を用いると共にクロック周波数よりもより高い周波数におけるＥＭＩ放射を低減することが望まれている応用例は、この発明から利益を得ることができる。
【００１９】
ＧＳＭ電話機１０は、第１のクロック信号“Ｓclk”を生成するために設けられたクロック１２を含んでいる。このクロック１２は、例えば、システムクロックとしてＧＳＭ電話機で従来から用いられているであろうものと同一または相等しいクロックである可能性もある。このＧＳＭ電話機１０は、第１のクロック信号“Ｓclk”を遅延させることによる第２のクロック信号“clk_dlyd”を生成するために、クロック１２に接続された遅延素子１４をさらに備えている。
【００２０】
このＧＳＭ電話機１０は、クロック１２と遅延素子１４の間で選択をするために、クロック１２の出力“Ｓclk”と遅延素子１４の出力“clk_dlyd”とのそれぞれ接続された入力１８および２０を有するマルチプレクサ１６をさらに含んでいる。このマルチプレクサ１６はさらに、第１のクロック信号“Ｓclk”または第２のクロック信号“clk_dlyd”の何れか一方が選択されたのかを決定する選択入力２２を有している。
【００２１】
ＧＳＭ電話機１０はさらに、選択入力２２に接続された出力３０（“Select”）を有する乱数発生器（疑似乱数発生器）２４を備えている。マルチプレクサ１６は、出力２６を有し、乱数発生器２４に応答して第１のクロック信号“Ｓclk”および第２のクロック信号“clk_dlyd”の間を切り換えることによりジッタを有するクロック信号を出力２６で発生させている。
【００２２】
疑似乱数発生器２４は、クロック入力２８を有し、この描かれている実施形態では、グリッチイズ［glitches―不必要な電力の短いサージ／surge―］を避けるために、遅延クロック“clk_dlyd”によりクロックされている。疑似乱数発生器２４は、それぞれのクロックサイクルの間に、“１”または“０”の疑似ランダム選択を、その出力３０で提供しており、出力３０での値は、ベースバンド回路主要クロックとして用いられるマルチプレクサの出力２６（“Ｃclk”）に表れるべきマルチプレクサの２つの入力チャンネル１８または２０（“Ｓclk”または“clk_dlyd”）の１つを選択するであろう。したがって、このクロックは、その特性が、用いられている疑似乱数発生器に依存する疑似ランダムジッタを有している。
【００２３】
ＧＳＭ電話機１０はさらに、例えばアナログセル３４のような従来のＧＳＭ電話機構成要素や、システムクロック１２を用いる無線周波数（ＲＦ）段３６を含んでいる。ＧＳＭ電話機１０はさらに、信号処理回路構成３８を備えるベースバンド回路構成を含んでいる。信号処理回路構成３８は、音声符号化／復号化回路構成４０、チャンネル平均化回路構成４２、ベースバンド無線信号整形回路構成４４、ユーザインターフェース回路構成４６、および（例えば、無線をオンに切り換えたとき、送信したとき、受信したとき、ネットワークを介してどのように通信するのか等を決定するための）ＧＳＭシステム管理回路構成４８を含んでいる。さらに、信号処理回路構成３８は、ジッタを含むクロック信号“Ｃclk”を用いており、これは低周波数のクロックである（例えば、“Ｃclk”は９００ＭＨｚの実施形態における１３ＭＨｚである）。
【００２４】
したがって、ＧＳＭ電話機１０は、２つの周波数領域（ドメイン―domain―）の部分、１つは適切なＧＳＭ標準（例えば、９００、１８００、または１９００ＭＨｚ）に依存する周波数で動作するＲＦ部分と、より低い周波数で動作する信号処理回路構成としてのベースバンド部分と、を含んでいる。このジッタを含むクロック“Ｃclk”が集積回路３２の内部に分散されたクロックと共に用いられるべきであるが、安定性の理由のために、ＲＦ段３６、アナログセル３４、または“外部の世界”（同一の印刷回路基板上のシステムの他の部分）に同期する何れかの種類の通信を行なうものを制御するために用いられるべきではないことは注目されることである。これらの回路用に、クロック１２は依然として用いられ得るものである。
【００２５】
例えばクロック回路を用いて簡単なシミュレーションが実行された。例えばクロック回路を有する集積回路チップ３２を支持する回路の基板配線における電流スペクトラムの解析が１０ｄＢｍ周辺の改善（ピーク低減度）を示した。二次的な入力２０での遅延チェイン１４により誘導された遅延は、１つの実施形態において、１３ＭＨｚクロック１２で３５０ｐｓか、または主クロック期間における０．５％より少ないオーダーであった。このジッタは、回路構成１２，１４，１６，２４および電話機１０の他のベースバンド回路構成を含む集積回路３２の内部に分散されたクロックの全てで用いられている。このベースバンドディジタル回路構成における動作は、回路主要クロック“Ｃclk”に基づいている。シミュレーションにおいて、回路主要クロック“Ｃclk”は、１３ＭＨｚ（半クロック周期は３８．４６ｎｓである）で動作していた。３５０ｐｓ（０．３５ｎｓ）の遅延を与えることは、もしもこの回路内部のクリティカル（重要な）パスが特別な時間を許容することができなかった場合でないならば、トラブルを引き起こさないであろう。もしも１３ＭＨｚで動作するよう設計されたディジタル回路が１２．９４ＭＨｚまたは１３．０６ＭＨｚで動作することができなかったならば、このことは真実であるのみであろう。このことは、大量に製造されるであろう非常に悪く設計されたチップであろうし、このような不確実性は大量生産が引き起こす製品より低い良好性であるからである。全ての適切に設計された回路は、このようなマージン（余裕）を許容する。
【００２６】
同一の集積回路３２（ＰＬＬまたは他の手段を用いて多重化された後のような回路）の内部で用いられる、より高い周波数の内部クロックの場合、他の“ジッタ”回路１４，１６，２４が、より低い遅延を伴って含まれるべきであると共により高い周波数のクロックで用いられるべきである。このことは、導入されたジッタが多重化回路により濾波されていなかったとことを保証することになる。さらに、このような多重化回路にジッタを含むクロックを供給せず、むしろオリジナルの“クリーンな”システムクロック１２（アナログセルについていえば、ＲＦ干渉および他の同期された干渉）を供給することは賢いことである。
【００２７】
クロック信号“Ｃclk”のこの種のジッタは、集積回路の内部に完全に受け入れられ、非常に低コストでＥＭＩ低減を提供することになる。
【００２８】
このシミュレーションにより得られた結果は、図３および図４に要約されている。図３は、集積回路の基板ノード／接地ノード上でバイパスされたジッタ回路１４，１６，２４による、１３ＭＨｚクロック用のシミュレーションのための、９００ＭＨｚから１ＧＨｚまでのスペクトラムを示している。図４は、集積回路の基板ノード／接地ノード上で用いられているジッタ回路１４，１６，２４による、９００ＭＨｚから１ＧＨｚまでの同じスペクトラムを示している。これらはチップの供給用ワイヤにおける電流に関するＦＦＴのシミュレーション結果である。このシミュレーションは、ジッタ回路、出力側のバッファ、および外部の世界との間の入出力（Ｉ／Ｏ）をまさに含んでいた。図４に関して興味のあることは、１３ＭＨｚの調波ではより大きいピークを伴うことなく、完全に異なる波形のスペクトラムになることである。全般的なノイズレベルは引き上げられるが、このグラフは図３のピークを有していない。
【００２９】
図５は、集積回路のコアパワーノードにおける、バイパスされたジッタ回路１４，１６，２４による、１３ＭＨｚ用のシミュレーションのための９００ＭＨｚから１ＧＨｚまでのスペクトラムを示している。図６は、集積回路のコアパワーノードにおける、用いられているジッタ回路１４，１６，２４による、９００ＭＨｚから１ＧＨｚまでの同一のスペクトラムを示している。
【００３０】
接地ノードとパワーノードとの間の差は、接地ノードはまたチップの基板でもあるという事実により説明される。（図３および４の場合と図５および６の場合の）何れの場合でも、シミュレーションの結果は同一である。
【００３１】
可能なシミュレーションのより一般的な説明は、ＧＳＭ電話機の必要的な実施形態ではない、図２の中に見付け得るものである。図２のこの実施形態は、何れかの通路が活性化された疑似ランダム選択によるｎ個の異なる遅延を伴うｎ通路のマルチプレクサを用いている。これは、高周波数のスペクトラムをなおさら滑らかにすることを助けることを可能にした。
【００３２】
より詳細には、図２の実施形態は、好ましくは集積回路であり、システムクロック５２を含む回路５０を図示している。このクロック５２は、例えばジッタを含まない従来からのクロックである。回路５０はさらに、クロック５２に接続された何れかの数“ｎ”の遅延素子５４を含んでいる。この遅延素子５４は、異なる長さの遅延を生成すると共に、システムクロック５２により生成されたクロック信号を遅延させることによりクロック信号をそれぞれ生成している。
【００３３】
この回路５０はさらに、それぞれが多数の遅延素子５４の出力に接続されている“ｎ”個の入力を有するｎ通路のマルチプレクサ５６を含んでいる。このマルチプレクサ５６はさらに、何れの遅延素子５４が選択されたのかを決定する選択入力５８を有している。
【００３４】
この回路５０はさらに、選択入力５８に接続された出力６２を有する疑似乱数発生器６０を含んでいる。マルチプレクサ５６は出力６４を有すると共に、疑似乱数発生器６０に応答して、“ｎ”個の遅延素子５４により生成された“ｎ”個のクロック信号間を切り換えることにより、前記出力６４でジッタを含むクロック信号を生成している。疑似乱数発生器６０はクロック入力６６を有し、図示された実施形態においては、グリッチ（glitches）を避けるために、遅延素子５４により生成された複数の遅延クロックのうちの１つによりクロック（刻時）されている。疑似乱数発生器６０は、各クロックサイクル毎に、疑似乱数をその出力６２で生成する。疑似乱数生成器６０は、その出力が多数の遅延素子５４に基づいて必要となるような、少なくとも多数のバイナリビットを有するように選択されている。したがって、例えば、もしも４つの遅延素子５４があるのならば、少なくとも２つのバイナリビットが、４つの遅延素子５４（例えば、００，０１，１０，１１）から選択することが求められる。疑似乱数は、マルチプレクサの出力６４に出現しているマルチプレクサ５６に設けられた遅延素子５４の１つの出力を選択するであろう。この出力６４は、回路５０の適切な（例えば、ベースバンド）成分のための主要クロックとして用いられる。この主要クロックは、使用されている疑似乱数発生器に依存する特徴を備える疑似ランダムジッタを有しているであろう。
【００３５】
この発明の１つの選択的な実施形態においては、異なる乱数生成器が同一のマルチプレクサに対する異なる信号（ビット）を制御する。より詳細には、もしもマルチプレクサが４つの入力を有しているならば、２つのビットが入力（例えば００＝入力１、０１＝入力２、１０＝入力３、１１＝入力４）の選択のために必要とされており、これらのビットのそれぞれは、この実施形態によれば、異なる疑似ランダムシーケンスにより制御されている。この２つの疑似ランダムシーケンスは、異なる繰り返し長（疑似ランダムシーケンスを介するサイクルに取って必要とされる発生時間の回数）を有している。連続する長さとして２つの数を有することにより、１つはこれにより２つのシーケンス長の生成物と等しい全体的な疑似ランダムシーケンス長を有することが可能となる。これは、低シリコン領域の要求に伴う長いシーケンスを有する長所を有している。これは、選択信号の何れかの数および疑似乱数生成器の何れかの数へと拡張可能なものである。この選択的な実施形態において、１つまたはそれ以上の追加の疑似乱数発生器６８が設けられている。
【００３６】
図７は、主要クロックとしてのジッタを有するクロックをユーザに選択させまたは選択させないことを許容するバイパス機能を提供するその他の選択的な実施形態を示している。
【００３７】
より詳細には、図７はクロック７２を含む回路７０を示している。このクロック７２は、例えば、予期されたタイプの回路におけるシステムクロックとして従来より用いられていたであろうクロックと同一または全く相等しいクロックであっても良い。回路７０はさらに、クロック７２の第１のクロック信号を遅延させることにより、第２のクロック信号を生成するために、クロック７２に接続された遅延素子７４を含んでいる。
【００３８】
この回路７０はさらに、クロック７２と遅延素子７４との間を選択するためのクロック７２の出力と遅延素子７４の出力とにそれぞれ接続された入力７８および８０を有するマルチプレクサ７６を含んでいる。このマルチプレクサ７６はさらに、第１のクロック信号７８または第２のクロック信号８０の何れかを選択する選択入力８６を有している。
【００３９】
この回路７０はさらに、選択入力８６に接続された出力８４を有する疑似乱数発生器８２を含んでいる。このマルチプレクサ７６は、出力８８を有し、疑似乱数発生器８２に応答して、クロック７２による第１のクロック信号と遅延素子７４による第２のクロック信号の間を切り換えることによりジッタを含むクロック信号をその出力８８に発生させている。
【００４０】
疑似乱数発生器８２は、クロック入力９０を有しており、図示された実施形態においては、グリッチを避けるために遅延素子７４によって遅延させられたクロック出力によりクロックされている。この疑似乱数発生器８２は、それぞれのクロックサイクルのための疑似乱数をその出力８４に供給すると共に、出力８４での値はマルチプレクサの出力８８に現出しているマルチプレクサの２つの入力７８および８０の１つを選択するであろう。マルチプレクサの出力８８は、ベースバンド回路の主要クロックとして用いられている。疑似乱数発生器８２は、さらにＮＲＳＴ入力９２を含んでいる。前記回路７０はさらに、疑似乱数発生器８２のＮＳＲＳＴ入力９２に接続された出力９６を有すると共に出力９８および１００を有するＡＮＤ論理ゲート９４を含んでいる。
【００４１】
前記回路７０はさらに、フリップフロップ１０２を含んでいる。図示された実施形態においては、フリップフロップ１０２はＤ形フリップフロップである。このフリップフロップ１０２は、ＡＮＤゲート９４の入力１００に接続されたＱｎ出力１０４を有している。このフリップフロップ１０２はさらに、遅延素子７４の出力に接続されたクロック入力１０６を有している。フリップフロップ１０２はさらに、ＮＲＳＴ入力１０８とＤ入力１１０とを含んでいる。このＤ入力１１０およびＮＲＳＴ入力１０８は、ジッタを含むクロック回路をバイパスすることと、ジッタを含むクロックを用いることとの間を切り換えるために用いられている。より詳細には、ジッタを含むクロックを用いてバイパスすることを望むときには、疑似乱数発生器８２を絶えずリセットするためにある値がラッチされているので、マルチプレクサ７６によりなされる選択が固定される。
【００４２】
このバイパス回路構成により、１つは、出力クロックに如何なるグリッチも生じさせることなく、ジッタを有するクロックまたはジッタを有しないクロックの間を容易に切り換えることができる。もしも適用例の動作のある位相の間のみジッタを含むクロックが求められているのならば、このことは特に興味がある。
【００４３】
図１の回路構成に採用することができるであろう疑似乱数発生器回路構成の例が図８に示されている。これはまさに例であり、他の選択的な実施形態も可能である。
【００４４】
図８に示された疑似乱数発生器２４は、互いにチェイン接続された４つのフリップフロップを含んでいる。図示された実施形態においては、フリップフロップ１１２は、入力Ｄおよび出力Ｑをそれぞれ有するＤ形フリップフロップである。疑似乱数発生器２４はさらに、フリップフロップ１１２の１つの出力に接続された入力１１６を有し、フリップフロップ１１２の他の１つの出力に接続された他の入力１１８を有し、さらにチェイン状の第１のフリップフロップ１１２の入力に接続された出力１２０を有する論理ゲート１１４を含んでいる。図示された実施形態においては、論理ゲート１１４は排他的ＮＯＲゲートであり、入力１１８は第１のフリップフロップの出力に接続されており、入力１１６は最終段のフリップフロップの出力に接続されている。他の実施形態が可能である。
【００４５】
図８に示された実施形態は、繰り返された１５段の疑似ランダム列を生成しており、図３ないし図６にその結果が示されているシミュレーションのために用いられた実施形態である。疑似乱数発生器２４は、列の中のステップ数を創生することにより、不規則性を増加させるために変形可能である。図８の回路構成はまた、上述したように、２つの以上の入力を伴うマルチプレクサが用いられている場合に、異なる選択チャンネルを制御することができる幾つかの疑似ランダム発生チェインを形成することによっても変形可能である。図８に示される回路は、非常に低い領域と電力とにより容易に達成することができるものは何であるかの一例である。図示された実施態様は、４つのフリップフロップ（図示された実施形態では、Ｄ形）と、１つの排他的ＮＯＲのみを用いている。
【００４６】
好適な実施形態が説明されていたが、この発明は他の適用例を有する。クロック信号を使用し、かつ、クロック周波数よりも高い周波数でのＥＭＩ放出を低減することが望まれている、何れかの適用例はこの発明から利益を受けることができる。より詳細には、この発明から利益を受けることができる適用例は、高周波数が、クロック期間（期間＝１／周波数）に対しては無視できるようなクロックに加えられた遅延のために充分に高いような適用例である。
【００４７】
【発明の効果】
良く制御されたジッタを付加することにより、活性（working）シリコンを依然として維持している間も、電磁干渉が低減される。
【図面の簡単な説明】
【図１】  この発明を実施するクロックジッタ回路を含むＧＳＭ電話機の概略的な回路図である。
【図２】  この発明の選択的な実施形態によるクロックジッタ回路の概略回路図である。
【図３】  基板ノード／コア接地ノードにおける先行技術によるクロックに起因する電磁干渉を描く周波数に対する電圧の大きさのグラフである。
【図４】  基板ノード／コア接地ノードにおけるこの発明の１つのアスペクトにしたがったクロックジッタ回路を用いることにより結果される電磁干渉の低減を描く、周波数に対する電圧の大きさのグラフである。
【図５】  コアパワーノードにおける先行技術のクロックに起因する電磁干渉を描く、周波数に対する電圧の大きさのグラフである。
【図６】  コアパワーノードにおけるこの発明の１つのアスペクトにしたがったクロックジッタ回路を用いることにより結果される電磁干渉の低減を描く、周波数に対する電圧の大きさのグラフである。
【図７】  この発明の他の選択的な実施形態に係るクロックジッタ回路の概略的な回路図である。
【図８】  図１に示されたクロックジッタ回路に用いられている疑似乱数発生器の概略的な回路図である。
【符号の説明】
１２  システムクロック
１８  マルチプレクサ
２８  疑似乱数発生器
３４  アナログセル
３６  無線周波数段
３８  信号処理回路
４０  音声符号化復号化回路構成
４２  チャンネル平均化回路構成
４４  ベースバンド無線信号整形回路
４６  ユーザインターフェース回路構成
４８  ＧＳＭシステム管理回路構成
５２  システムクロック
５６  ｎ通路マルチプレクサ
６０  疑似乱数発生器
６８  疑似乱数発生器
７２  システムクロック
７６  マルチプレクサ
８４  疑似乱数発生器
１０２  反転出力を備えるＤ形フリップフロップ
１１２  Ｄ形フリップフロップ
１１４  排他的ＮＯＲ
【図１】
0004636767.tif 000002
【図２】
0004636767.tif 000003
【図３】
0004636767.tif 000004
【図４】
0004636767.tif 000005
【図５】
0004636767.tif 000006
【図６】
0004636767.tif 000007
【図７】
0004636767.tif 000008
【図８】
0004636767.tif 000009