(57)【特許請求の範囲】
【請求項１】
複数の伝送系によりそれぞれ伝送された同一の情報を含むＭＰＥＧ方式によるトランスポートストリームを入力として受け、それら複数の伝送系で伝送された前記トランスポートストリームの間の相対的な遅延時間差を測定する遅延時間差測定方法において、
前記複数の伝送系のうち第１の伝送系を経て入力された第１のトランスポートストリーム中の測定に使用するパケット識別情報であるＰＩＤを持った第１のパケットのみを通過させる第１のステップと、
前記第１のステップで通過された前記第１のパケットが圧縮データの先頭データを含むＴＳパケットであることを示す前記第１のパケットのヘッダ部の第１のペイロードユニットスタートインジケータビットを検出する第２のステップと、
前記第２のステップで検出された前記第１のペイロードユニットスタートインジケータビットを有する前記第１のパケットを記憶手段に記憶する第３のステップと、
前記第２のステップの前記第１のペイロードユニットスタートインジケータビットの検出時点で、一定周波数のクロックをカウントするカウンタからのパケットの到達時刻を示すカウント値をラッチする第４のステップと、
前記複数の伝送系のうち第２の伝送系を経て入力された、前記第１のトランスポートストリームと送信元が同一で同一の情報を含む第２のトランスポートストリーム中の測定に使用するパケット識別情報であるＰＩＤを持った第２のパケットのみを通過させる第５のステップと、
前記第５のステップで通過された前記第２のパケットが圧縮データの先頭データを含むＴＳパケットであることを示す前記第２のパケットのヘッダ部の第２のペイロードユニットスタートインジケータビットを検出する第６のステップと、
前記記憶手段に記憶された前記第１のパケットのペイロード部を比較基準とし、前記第６のステップにより検出された前記第２のペイロードユニットスタートインジケータビットを有する前記第２のパケットのペイロード部を比較対象として比較し、両者が一致したとき一致信号を出力する第７のステップと、
前記一致信号が出力された時の、前記カウント手段からの前記カウント値をラッチする第８のステップと、
前記第４のステップと前記第８のステップでそれぞれラッチされた値の差分値から、前記第１のトランスポートストリームと前記第２のトランスポートストリームとの遅延時間差を得る第９のステップと
を含むことを特徴とする遅延時間差測定方法。
【請求項２】
複数の伝送系によりそれぞれ伝送された同一の情報を含むＭＰＥＧ方式によるトランスポートストリームを入力として受け、それら複数の伝送系で伝送された前記トランスポートストリームの間の相対的な遅延時間差を測定する遅延時間差測定装置において、
一定周波数のクロックをカウントしてパケットの到達時刻を示すカウント値を出力するカウント手段と、
前記複数の伝送系のうち第１の伝送系を経て入力された第１のトランスポートストリーム中の測定に使用するパケット識別情報であるＰＩＤを持った第１のパケットのみを通過させる第１のパケットトラップ手段と、
前記第１のパケットトラップ手段により通過された前記第１のパケットが圧縮データの先頭データを含むＴＳパケットであることを示す前記第１のパケットのヘッダ部の第１のペイロードユニットスタートインジケータビットを検出する第１の検出手段と、
前記第１の検出手段で検出された前記第１のペイロードユニットスタートインジケータビットを有する前記第１のパケットを記憶する記憶手段と、
前記第１の検出手段による前記第１のペイロードユニットスタートインジケータビットの検出時点で前記カウント手段からの前記カウント値をラッチする第１のラッチ手段と、
前記複数の伝送系のうち第２の伝送系を経て入力された、前記第１のトランスポートストリームと送信元が同一で同一の情報を含む第２のトランスポートストリーム中の測定に使用するパケット識別情報であるＰＩＤを持った第２のパケットのみを通過させる第２のパケットトラップ手段と、
前記第２のパケットトラップ手段により通過された前記第２のパケットが圧縮データの先頭データを含むＴＳパケットであることを示す前記第２のパケットのヘッダ部の第２のペイロードユニットスタートインジケータビットを検出する第２の検出手段と、
前記記憶手段に記憶された前記第１のパケットのペイロード部を比較基準とし、前記第２の検出手段により検出された前記第２のペイロードユニットスタートインジケータビットを有する前記第２のパケットのペイロード部を比較対象として比較し、両者が一致したとき一致信号を出力する比較手段と、
前記一致信号が出力された時の、前記カウント手段からの前記カウント値をラッチする第２のラッチ手段と、
前記第１のラッチ手段と前記第２のラッチ手段でそれぞれラッチされた値の差分値から、前記第１のトランスポートストリームと前記第２のトランスポートストリームとの遅延時間差を得る演算手段と
を有することを特徴とする遅延時間差測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は遅延時間差測定方法及び遅延時間差測定装置に係り、特に複数の経路で同一のパケット信号を伝送した場合に、その伝送パケット信号の経路間の伝搬遅延時間差を測定する遅延時間差測定方法及び遅延時間差測定装置に関する。
【背景技術】
【０００２】
複数の経路を介して同一の素材のパケット信号が伝送され、それらの中から一つの経路を介して伝送された情報を同期して無瞬断で切替えるような場合、その伝送パケット信号の経路間の伝搬遅延時間差を測定する必要がある。例えば、現用回線から予備回線への同期切替を行うためには、上記の伝搬遅延時間差を測定し、その測定結果に基づいて、現用回線と予備回線を伝送する各パケット信号を遅延する遅延回路の遅延時間を調整することが従来から行われている（例えば、特許文献１、２参照）。
【０００３】
上記のような場合、従来から例えば、図５に示すような遅延時間差測定装置を用いて伝播遅延時間差を測定している。図５は従来の遅延時間差測定装置の一例のブロック図を示す。同図において、同一の素材をＭＰＥＧ（Moving Picture Experts Group）方式により圧縮符号化して得られたトランスポートストリーム（ＴＳ）信号を伝送するシステムにおいて、第１の伝送路（例えば、現用回線）を伝送する第１のＴＳ信号はＰＡＴパケットトラップ回路３１及び遅延調整用メモリ３４にそれぞれ供給され、また、第２の伝送路（例えば、予備回線）を伝送する第２のＴＳ信号はＰＡＴパケットトラップ回路３２及び遅延調整用メモリ３５にそれぞれ供給される。第１のＴＳ信号と第２のＴＳ信号は、同一の素材（映像、音声等）を圧縮符号化した信号である。
【０００４】
ＰＡＴパケットトラップ回路３１及び３２はそれぞれ入力されたＴＳ信号中からＰＡＴパケットを検出し、ＰＡＴパケット時間差検出回路３３へ検出したＰＡＴのみ転送する。ＰＡＴパケット時間差計算回路３３では、各入力系統からＰＡＴをトラップした時刻の差分を計算し、差分が０になるように、遅延補正用メモリ３４、３５に対して遅延時間設定を行う。
【０００５】
【特許文献１】特開平５−２１９０２７号公報
【特許文献２】特開平８−２３７２３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の従来の遅延時間差測定装置では、基本的に同一のＴＳでの遅延測定を前提条件としており、ＰＡＴ（Program Association Table:番組表）やＰＭＴ（Program Map Table:番組対応表）など固定パターンをもったＴＳパケットを受信する時刻の差で遅延を測定している。このため、複数ある伝送路中のある系のみでＴＳ多重化処理が行われたり、あるいは系統毎に多重化処理が異なる場合、伝送路上にＴＳ多重化装置が入り、パケットのＰＩＤ（Packet Identification:パケットの識別）やプログラム番号の付け替え処理により、ＰＡＴの再生成処理が入ると、ＰＡＴのパケットの内容が書き換えられてしまうため、各系統間で同一のパケットであるという認識ができないという問題がある。
【０００７】
また、通常、ＴＳ多重化器ではＰＡＴ、ＰＭＴを独自のタイミングで送出するため、元のＰＡＴ、ＰＭＴの送出間隔と異なる独自の間隔でＰＡＴ、ＰＭＴパケットを送出するため、元々のＰＡＴ、ＰＭＴ送出タイミング情報が伝送できないという問題もある。
【０００８】
本発明は以上の点に鑑みてなされたもので、伝送経路上でＴＳパケットの多重化処理が行われた場合でも伝送経路の遅延時間差を測定し得る遅延時間差測定方法及び遅延時間差測定装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するため、第１の発明の遅延時間差測定方法は、複数の伝送系によりそれぞれ伝送された同一の情報を含むＭＰＥＧ方式によるトランスポートストリームを入力として受け、それら複数の伝送系で伝送されたトランスポートストリームの間の相対的な遅延時間差を測定する遅延時間差測定方法において、複数の伝送系のうち第１の伝送系を経て入力された第１のトランスポートストリーム中の測定に使用するパケット識別情報であるＰＩＤを持った第１のパケットのみを通過させる第１のステップと、第１のステップで通過された第１のパケットが圧縮データの先頭データを含むＴＳパケットであることを示す第１のパケットのヘッダ部の第１のペイロードユニットスタートインジケータビットを検出する第２のステップと、第２のステップで検出された第１のペイロードユニットスタートインジケータビットを有する第１のパケットを記憶手段に記憶する第３のステップと、第２のステップの第１のペイロードユニットスタートインジケータビットの検出時点で、一定周波数のクロックをカウントするカウンタからのパケットの到達時刻を示すカウント値をラッチする第４のステップと、複数の伝送系のうち第２の伝送系を経て入力された、第１のトランスポートストリームと送信元が同一で同一の情報を含む第２のトランスポートストリーム中の測定に使用するパケット識別情報であるＰＩＤを持った第２のパケットのみを通過させる第５のステップと、第５のステップで通過された第２のパケットが圧縮データの先頭データを含むＴＳパケットであることを示す第２のパケットのヘッダ部の第２のペイロードユニットスタートインジケータビットを検出する第６のステップと、記憶手段に記憶された第１のパケットのペイロード部を比較基準とし、第６のステップにより検出された第２のペイロードユニットスタートインジケータビットを有する第２のパケットのペイロード部を比較対象として比較し、両者が一致したとき一致信号を出力する第７のステップと、一致信号が出力された時の、カウント手段からのカウント値をラッチする第８のステップと、第４のステップと第８のステップでそれぞれラッチされた値の差分値から、第１のトランスポートストリームと第２のトランスポートストリームとの遅延時間差を得る第９のステップとを含むことを特徴とする。
【００１４】
また、上記の目的を達成するため、第２の発明は、複数の伝送系によりそれぞれ伝送された同一の情報を含むＭＰＥＧ方式によるトランスポートストリームを入力として受け、それら複数の伝送系で伝送されたトランスポートストリームの間の相対的な遅延時間差を測定する遅延時間差測定装置において、一定周波数のクロックをカウントしてパケットの到達時刻を示すカウント値を出力するカウント手段と、複数の伝送系のうち第１の伝送系を経て入力された第１のトランスポートストリーム中の測定に使用するパケット識別情報であるＰＩＤを持った第１のパケットのみを通過させる第１のパケットトラップ手段と、第１のパケットトラップ手段により通過された第１のパケットが圧縮データの先頭データを含むＴＳパケットであることを示す第１のパケットのヘッダ部の第１のペイロードユニットスタートインジケータビットを検出する第１の検出手段と、第１の検出手段で検出された第１のペイロードユニットスタートインジケータビットを有する第１のパケットを記憶する記憶手段と、第１の検出手段による第１のペイロードユニットスタートインジケータビットの検出時点でカウント手段からのカウント値をラッチする第１のラッチ手段と、複数の伝送系のうち第２の伝送系を経て入力された、第１のトランスポートストリームと送信元が同一で同一の情報を含む第２のトランスポートストリーム中の測定に使用するパケット識別情報であるＰＩＤを持った第２のパケットのみを通過させる第２のパケットトラップ手段と、第２のパケットトラップ手段により通過された第２のパケットが圧縮データの先頭データを含むＴＳパケットであることを示す第２のパケットのヘッダ部の第２のペイロードユニットスタートインジケータビットを検出する第２の検出手段と、記憶手段に記憶された第１のパケットのペイロード部を比較基準とし、第２の検出手段により検出された第２のペイロードユニットスタートインジケータビットを有する第２のパケットのペイロード部を比較対象として比較し、両者が一致したとき一致信号を出力する比較手段と、一致信号が出力された時の、カウント手段からのカウント値をラッチする第２のラッチ手段と、第１のラッチ手段と第２のラッチ手段でそれぞれラッチされた値の差分値から、第１のトランスポートストリームと第２のトランスポートストリームとの遅延時間差を得る演算手段とを有することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、パケットが圧縮データの先頭データを含むＴＳパケットであることを示すペイロードユニットインジケータビット同士の２つのパケットのペイロード部を比較して両者が一致するときの受信時刻の差から遅延時間差を演算することにより、ＰＡＴ、ＰＭＴの内容に関係なく遅延時間差を演算することができるため、経路の途中でＰＩＤの付け替えや、ＰＡＴ、ＰＭＴパケットの送出間隔の変更や、プログラム番号の付け替えが発生しても、同一のパケットかどうかの検出が可能であり、結果として遅延時間差検出ができる。
【００１７】
また、本発明によれば、遅延時間差の測定に、ＰＡＴ、ＰＭＴパケットのような多重化器で再生成されることが無いパケットのヘッダ部のペイロードユニットインジケータビットを使用するので、ペイロード部比較頻度を大きく減らしてパケットが多重化器を通過する時の多重化処理時間のばらつきの範囲内で安定して遅延時間測定できる。
【発明を実施するための最良の形態】
【００１８】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になる遅延時間差測定装置の一実施の形態のブロック図を示す。同図において、発振器（ＯＳＣ）１から発振出力された一定周波数の基準クロックは、タイムカウンタ２に供給され、ここでカウントされ、遅延時間測定に使用するＴＳパケットの到達時刻を示すカウント値とされる。このカウント値は、第１のラッチ回路３と第２のラッチ回路４に供給される。
【００１９】
ラッチ回路３は、後述するペイロード一致信号に基づいて、遅延測定を行う２つの伝送系で伝送される２つのＴＳ中のペイロードがそれぞれ一致した時の上記カウント値をラッチして、それを制御回路５へ出力する。一方、ラッチ回路４は、後述するコピー完了信号に基づいて、遅延時間差測定の基準となる伝送系に、遅延時間差測定に使用するＰＩＤを持ったＴＳパケットをデュアルポートメモリ９にトラップした時の上記カウント値をラッチして、それを制御回路５へ出力する。
【００２０】
パケットトラップ回路６は第１の伝送系を経て入力された第１のＴＳパケットのうち、測定に使用するＰＩＤを持ったＴＳパケットのみを通過させて比較回路７に供給する。また、パケットトラップ回路８は第２の伝送系を経て入力された第２のＴＳパケットのうち、測定に使用するＰＩＤを持ったＴＳパケットのみを通過させて、コピー完了信号としてラッチ回路４へ出力する一方、デュアルポートメモリ９に記憶させる。
【００２１】
比較回路７は、デュアルポートメモリ９に記憶されている、遅延時間差測定の基準となる第２の伝送系のＴＳパケットのペイロード部と、パケットトラップ回路６から出力される、測定の対象となる第１の伝送系のＴＳパケットのペイロード部とをＣＰＵ又はハードウェアロジックで１バイトずつ比較して、両者が一致した時、すなわち、同じＴＳパケットを検出した時、ペイロード一致信号を発生して、ラッチ回路３と制御回路５へ出力する。
【００２２】
制御回路５は、ラッチ回路３及び４でそれぞれラッチされたカウント値の差分を計算することで、第１の伝送系を経て入力された第１のＴＳパケットと、第２の伝送系を経て入力された第２のＴＳパケットとの遅延時間差を測定し、その遅延時間差に応じて、遅延制御回路１０及び１１の遅延時間を制御する。これにより、遅延制御回路１０で遅延された第１のＴＳパケットと、遅延制御回路１１で遅延された第２のＴＳパケットとの遅延時間差がほぼ０とされて、切替回路１２に供給される。切替回路１２は、制御回路５の制御信号に基づいて、第１の伝送系第１のＴＳパケット及び第２のＴＳパケットのうち、それまで出力していたＴＳパケットから他方のＴＳパケットへ切替出力する。
【００２３】
このように、本実施の形態では、ＰＡＴ、ＰＭＴパケット以外のある特定のＰＩＤを持ったＴＳパケットを選択し、そのＴＳパケットのヘッダ部を除いたペイロード部を比較することにより、遅延時間差を検出しているので、伝送路の途中に多重系が入った場合に発生するＰＡＴ、ＰＭＴデータ、送出間隔の変更や、ＴＳパケットＰＩＤの付け替えなどが行われても、ＴＳ遅延測定を行うことができる。
【実施例１】
【００２４】
図２は本発明になる遅延時間差測定装置の実施例１のブロック図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を適宜省略する。図２はＴＳダイバーシティ（４入力ダイバーシティ）装置に適用した例で、例えば、マラソン中継など、街中を走る中継車から送信された一つのＴＳ信号が、異なる複数の基地局からなる４つの伝送経路を経由して受信入力され、それぞれ異なる遅延調整回路１８〜２１に入力される。
【００２５】
第１のセレクタ１３と第２のセレクタ１５とは、それぞれ４つのＴＳ信号が入力され、互いに異なる１つのＴＳ信号を選択する。すなわち、セレクタ１５は、入力された４つのＴＳ信号のうち遅延時間差測定の基準となる一つのＴＳ信号を選択してパケットトラップ回路１６に供給し、セレクタ１３は、入力された４つのＴＳ信号のうち、セレクタ１５で選択される以外の、測定の対象（基準系に対する相手側）となる一つのＴＳ信号を選択してパケットトラップ回路１４に供給する。セレクタ１３及び１５は、制御回路１７からの系統選択信号により上記の選択を行う。
【００２６】
パケットトラップ回路１４、１６は、測定に使用するＰＩＤを持ったＴＳパケットのみ通過させる。デュアルポートメモリ９は、パケットトラップ回路１６により遅延測定の基準系ＴＳからトラップしたＴＳパケットを保存する。比較回路７は、デュアルポートメモリ９内に保存された遅延測定の基準系のＴＳパケットのペイロード部と、セレクタ１３により選択された、測定の対象となる系統からパケットトラップ回路１４でトラップされたＴＳパケットのペイロード部とを比較し、同一のパケットかどうかの判断を行う。
【００２７】
制御回路１７は、ペイロード一致信号入力時のラッチ回路３からのカウンタ値と、トラップ完了信号入力時のラッチ回路４からのカウンタ値との差分を計算することで、２系統間の遅延時間差を計算し、遅延調整回路１８〜２１に補正用の遅延時間設定をすることでタイミング調整を行う。遅延調整回路１８〜２１は、メモリで構成され、入力されるＴＳ信号を制御回路１７からの遅延時間設定の制御信号に基づき設定された時間、互いに独立して遅延させて読み出すことで系統間の遅延時間調整をするために用いられる。
【００２８】
次に、本実施例の動作を図３のタイミングチャートを使用して説明する。図３において、（Ａ）は送出元のＴＳ信号、（Ｂ）は第１の経路で伝送されて受信されたＴＳ信号で、第１の経路の伝送中に他のＴＳが１つ多重されている。これに対し（Ｈ）は第２の経路で伝送されて受信されたＴＳ信号で、こちらは経路途上での多重化処理は行われていない。ここでは、図３（Ａ）に示す元のＴＳ信号のＶ４のパケットを使用して遅延を測定するものとし、第２の経路で伝送された同図（Ｈ）に示すＴＳ信号を測定の基準に、第１の経路で伝送されたＴＳパケットを測定対象とする。
【００２９】
なお、図３において、時間軸は右から左へ時間が進行するものとし、同図（Ｅ）に示すタイムカウンタ値は時間の経過と共に１ずつアップカウントする。また、第１の経路で伝送されたＴＳ信号の方が第２の経路で伝送されたＴＳ信号よりも遅延している。また、図３（Ａ）、（Ｂ）、（Ｈ）に示すＴＳパケット中、Ａはオーディオパケット、Ｖはビデオパケット、Ｖ又はＡに続く数字はパケット中に入っている、パケットの並びが逆転していないかどうかを確認するための連続性をチェックするための番号（Continuity Counter）の値を示す。ＴＳパケットは、Ａ１、Ｖ１、Ａ２、Ｖ２、・・・の順で受信入力される。
【００３０】
図２において、基準系選択を行うセレクタ１５は第２の経路を経て受信した、図３（Ｈ）に示す第２のＴＳ信号を選択し、パケットトラップ回路１６に供給する。制御回路１７により第２のＴＳ信号中のＶ４のパケットで切替を行うものとした場合、パケットトラップ回路１６は制御回路１７からの切替指定パケットに基づいて、第２のＴＳ信号中のＶ４パケットを検出すると（トラップすると）、図３（Ｇ）に示すように、ハイレベルのトラップ完了信号を生成し、それを制御回路１７に供給すると共に、ラッチ回路４に供給して、そのときのタイマカウンタ２からの図３（Ｅ）に示すカウント値「８」を、ラッチ回路４にラッチさせる。これにより、ラッチ回路４の出力値は図３（Ｆ）に示すように、これ以降「８」となる。また、パケットトラップ回路１６は第２のＴＳ信号中のＶ４パケットをデュアルポートメモリ９に供給して記憶させる。
【００３１】
一方、セレクタ１３は第１の経路で伝送されて受信された図３（Ｂ）に示す第１のＴＳ信号を選択し、パケットトラップ回路１４に供給する。パケットトラップ回路１４は、制御回路１７からのＰＩＤ設定により、第１のＴＳ信号中のＶ４パケットを検出する（トラップする）と、それを比較回路７へ供給する。比較回路７はパケットトラップ回路１４からのＶ４パケットを受信完了した時点で、そのＶ４パケットのペイロード部とデュアルポートメモリ９に記憶されているＶ４パケットのペイロード部とを１バイトずつ比較し、両者が一致すると、図３（Ｃ）に示す１パケット分の時間ハイレベルのペイロード一致信号を生成し、それを制御回路１７へ供給すると共に、ラッチ回路３に供給して、そのときのタイマカウンタ２からの図３（Ｅ）に示すカウント値「１１」を、ラッチ回路３にラッチさせる。これにより、ラッチ回路３の出力値は図３（Ｄ）に示すように、これ以降「１１」となる。
【００３２】
制御回路１７は、ペイロード一致信号入力時のラッチ回路３のカウンタ値「１１」と、トラップ完了信号入力時のラッチ回路４のカウンタ値「８」との差分を計算し、得られた差分値「３」が、２系統間の遅延時間差と判断し、遅延調整回路１８〜２１のうち、セレクタ１５で選択された第２のＴＳ信号が供給される第２の遅延調整回路の遅延時間を、セレクタ１３で選択された第１のＴＳ信号が供給される第１の遅延調整回路の遅延時間に対して、相対的に上記の差分値「３」に相当する時間だけ大に制御する。
【００３３】
これにより、第１の遅延調整回路からセレクタ２２に供給される第１の遅延ＴＳ信号と、第２の遅延調整回路からセレクタ２２に供給される第２の遅延ＴＳ信号との時間差はほぼ０となり、セレクタ２２は制御回路１７からの系統選択信号に基づき、第２の遅延ＴＳ信号から第１の遅延ＴＳ信号へと切替出力する。
【００３４】
このように、本実施例では、ＰＡＴ、ＰＭＴパケット以外のある特定のＰＩＤを持ったＴＳパケットを選択し、そのＴＳパケットのヘッダ部を除いたペイロード部を比較回路７で比較することにより、遅延時間差を検出しているので、伝送路の途中に多重系が入った場合に発生するＰＡＴ、ＰＭＴデータ、送出間隔の変更や、ＴＳパケットＰＩＤの付け替えなどが行われても、ＴＳ遅延測定を行うことができる。
【００３５】
なお、図２において、４つの入力ＴＳ信号ＴＳ１〜ＴＳ４の各伝送路間の遅延時間差を測定する場合は、セレクタ１３、１５により、ＴＳ１とＴＳ２、ＴＳ２とＴＳ３、ＴＳ３とＴＳ４、ＴＳ４とＴＳ１の４パターンの遅延時間差を測定することになる。
【実施例２】
【００３６】
図４は本発明になる遅延時間差測定装置の実施例２のブロック図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。本実施例の基本的構成は、図１と同様であるが、同一パケット検出方法について更に工夫している。
【００３７】
図４において、ペイロードユニットスタートインジケータ検出回路２４、２５は、パケットトラップ回路６、８から出力されたＴＳパケットヘッダ中のペイロードユニットスタートインジケータ（payload_unit_start_indicator）ビットを検出する。本実施例は、ＴＳパケットのトラップ条件に、このペイロードユニットスタートインジケータビットを加えている点が実施例１と異なる。なお、図４では図１の遅延制御回路１０、１１、切替回路１２の図示は省略してある。
【００３８】
特に伝送レートが高い素材の場合、高速にパケット比較を行う必要が生じるが、比較処理が間に合わない場合、とりこぼしが発生し、遅延測定ができなくなるという事態に陥る。そこで、この実施例では、ペイロードユニットスタートインジケータビットが、映像、音声信号のＭＰＥＧ２などによる圧縮処理の結果生じたデータの塊の先頭パケットで見付けられるフラグであり、発生間隔は２０〜３０ｍｓｅｃに１回であることに着目し、このペイロードユニットスタートインジケータビットを有するＴＳパケットのペイロード部を比較回路２６で比較することで、ＴＳパケットのペイロード部比較頻度を大きく減らすものである。
【００３９】
これにより、本実施例では、ＴＳパケットヘッダ部のペイロードユニットスタートインジケータビットをパケットトラップ条件に加えているので、ＴＳパケットのペイロード部比較頻度を大きく減らすことができ、処理系の負担を激減させることができるという効果が得られる。このため、本実施例においては、比較回路２６はマイクロコントローラなどを使用し、ソフトウェアで実現してもよい。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施の形態のブロック図である。
【図２】本発明の実施例１のブロック図である。
【図３】図２の動作説明用タイミングチャートである。
【図４】本発明の実施例２のブロック図である。
【図５】従来の一例のブロック図である。
【符号の説明】
【００４１】
１  発振器（ＯＳＣ）
２  タイムカウンタ
３、４  ラッチ回路
５、１７  制御回路
６、８、１４、１６  パケットトラップ回路
７、２６  比較回路
９  デュアルポートメモリ
１０、１１  遅延制御回路
１２  切替回路
１３、１５  セレクタ
１８〜２１  遅延調整回路
２２  セレクタ
【図１】
0004747787.tif 000002
【図２】
0004747787.tif 000003
【図３】
0004747787.tif 000004
【図４】
0004747787.tif 000005
【図５】
0004747787.tif 000006