(57)【特許請求の範囲】
【請求項１】
半導体素子の配線方法であって、
配線基板（２０；６０）を第１領域（３１）、第２領域（３２）及び第３領域（３３）を含む複数の同心状の矩形リング領域（３１〜３３）に区分する段階であって、前記配線基板（２０；６０）の前記第１領域（３１）が前記半導体素子に電気的に結合する第１部分及びその第１部分を除く第２部分（２２ａ）を有する複数の接続端子（２２）を含む、段階と、
前記複数の接続端子（２２）のうち前記第１部分から前記第２領域（３２）の端子（２４；２４ａ）まで第１組の導体（５４）の経路探索を行う段階と、
前記複数の接続端子（２２）のうち前記第２部分（２２ａ）を、前記第２領域（３２）の前記端子（２４；２４ａ）の外側に同心状に設定される円形の横断禁止領域（４５）を横断するのを禁止された状態で前記第２領域の隣接する二つの端子（２４；２４ａ）間の領域において探索可能な経路に割り当て、前記接続端子（２２）の前記第２部分（２２ａ）から前記第２領域（３２）を横切って前記第３領域（３３）まで、第２組の導体（６２ａ）の経路探索を行う段階と、
前記配線基板（２０；６０）の表面上で、前記第１および第２組の導体（５４，６２ａ）を形成する段階と
から成ることを特徴とする方法。
【請求項２】
半導体ダイの配線方法であって、
配線基板（２０；６０）を第１領域（３１）、第２領域（３２）及び第３領域（３３）を含む複数の同心状の矩形リング領域（３１〜３３）に区分する段階であって、前記半導体ダイのボンディング・パッドに結合するために、前記配線基板（２０；６０）の前記第１領域（３１）内には第１の部分及びその第１の部分を除く第２の部分（２２ａ）を有する複数の接続端子（２２）が配置されている、段階と、
前記複数の接続端子（２２）のうち前記第１部分から、前記配線基板（２０；６０）の前記第２領域（３２）内に配置された端子（２４；２４ａ）まで、第１組の導体（５４）の経路探索を行う段階と、
前記第２領域（３２）の前記端子（２４；２４ａ）の外側に同心状に設定される円形の横断禁止領域（４５）を横断するのを禁止された状態で前記第２領域（３２）の隣接する二つの端子（２４；２４ａ）間の領域において探索可能な経路の数が、前記複数の接続端子（２２）のうち前記第２の部分（２２ａ）の数を上回るか否かについて判定を行う段階と、
前記判断する段階に応じて、前記第２領域（３２）の探索可能な経路の数が、前記複数の接続端子（２２）のうち前記第２の部分（２２ａ）の数を上回る場合、前記配線基板（２０；６０）上に前記第１組の導体（５４）を形成する段階と
から成ることを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に、半導体に関し、更に特定すれば半導体の配線方法に関するものである。
【０００２】
【従来の技術】
チップ・スケールの集積回路は、フットプリントが小さな素子であり、その中で、半導体ダイは、当該半導体ダイの寸法とほぼ同じ寸法の配線基板上に取り付けられている。配線基板は、半導体ダイのボンディング・パッドに結合するための１組の接続端子，および外部接続を行うための１組の端子を含む。パッドは、配線基板の表面に沿って経路探索された導体を用いて、端子に結合されている。
【０００３】
【発明が解決しようとする課題】
多くの場合、ボンディング・パッドおよび端子を相互接続するには、１００以上の導体が必要となる。従来技術の方法でこれら導体の経路探索を行うのは、時間がかかり非効率的である。例えば、従来技術の１つに、手作業の試行錯誤法を用いて接続端子から端子まで導体を経路探索するものがあるが、これは完成するまでに数日を要する可能性がある。他の従来技術の方法に、自動配線プログラムを用い、数時間のコンピュータ時間で配線基板を相互接続するものがある。しかしながら、従来技術の自動配線プログラムは、接続端子を正確に格子点上に配置するという制約を設けるか、あるいは導体を直交角度に限定している。かかる制限のため、集積回路のパッケージが大型化し、更に製造コスト増大を招くことになる。
【０００４】
したがって、パッケージの小型化および製造コスト削減をもたらす、効率を高めた基板相互接続配線方法が必要とされている。
【０００５】
【発明の実施の形態】
これより図面を参照しながら本発明について説明するが、図１ないし図６において、同一参照番号を有する部材は、同様の機能を行うものとする。
【０００６】
図１は、パッケージ集積回路を生産するために、配線基板(distribution substrate)２０上に取り付ける半導体ダイ１０の分解等幅図を示す。半導体ダイ１０は表面１１を有し、その上に複数のボンディング・パッド１２が形成され、ボンディング・パッド１２は半導体ダイ１０の領域１４内に形成された電子回路に結合される。配線基板２０は、プリント配線基板を備え、１組の接続端子２２から１組の端子２４への接続部を配線する。ここに記載する配線システム(routing system)は、配線基板２０に導体（図示せず）を配し、多数の接続端子２２を同様の数の端子２４に結合するための効率的な方法を提供する。
【０００７】
配線基板２０の表面２１上において導体の経路を探索するために、配線プログラムを用いる。プログラムに入力するデータは、接続端子２２および端子２４の座標位置およびその他の属性から成る。入力データは、配線基板２０の構成を表すデータベースに格納される。接続端子２２の位置は、配線基板２０の角のような原点を基準とし、製造プロセスの要件に応じて決定する。即ち、接続端子２２の位置は、ボンディング・パッド１２に対して信頼性の高いワイヤ・ボンディングを与えるように設定する。端子２４の位置は、ＪＥＤＥＣ規格のような標準的な集積回路パッケージ構成に準拠して設定するか、あるいは顧客のシステムの回路基板に適合するように、システム製造者が指定する。
【０００８】
オブジェクト・ライブラリには、ビア，ビア端子，および配線基板２０上に配して接続端子２２を端子２４に接続するための導体というようなオブジェクトを表すデータが収容されている。これらのオブジェクトは具体的な属性を有し、配線基板２０を製造可能とするためには、オブジェクトをどこに配置すればよいか決定するのはこれらの属性である。これら属性の値は、製造プロセスの能力(capabilities)を記述する設計ルール・セット内で指定する。１種類以上の製造プロセスが使用可能な場合、各プロセスが有する設計ルール・セットは固有であり、配線プログラムを実行する前に、設計者が選択することができる。例えば、２種類の異なるプロセスによって、異なるピッチで導体の形成が可能な場合、それらの各設計ルール内にピッチを規定する属性値が含まれている。密度の低いピッチを可能にするプロセスであれば、コストの低い工程を用いることができるが、生産される集積回路パッケージは大型化する。一方、密度が高いプロセス程コストは高くなるが、より小さいパッケージを生産することが可能である。配線プログラムが、あるルール・セットを用いた場合、配線基板２０に経路探索を行うことができないと判断した場合、設計者はそのような助言を受け、別の設計ルール・セットを選択し、プログラムを再度実行することができる。プログラムの再実行によって、設計者は、各プロセスのパッケージ・サイズ，信頼性，および製造コスト間のトレードオフを評価することが可能となる。
【０００９】
オブジェクト・タイプおよび代表的な属性の概要を表１に示す。尚、本発明の原理から逸脱することなく、特定の実施例にしたがって他の属性も指定可能であることは理解されよう。各オブジェクト・タイプの属性については、以下で更に説明する。
【００１０】
【表１】
オブジェクト・タイプ              属  性
接続端子                    位置，範囲，間隔，ノード名，ソース
ビア端子                    位置，範囲，間隔，終点
端子                        位置，範囲，間隔，終点
ビア                        位置，範囲，間隔，割り当てノード名
探索された経路              位置，範囲，間隔，割り当てノード名
配線プログラムは、配線基板２０を複数の領域に区分する。各領域には、当該領域内に位置が存在する１つのタイプのオブジェクトを含ませる。こうして、高度の効率が得られる。したがって、接続端子２２は、１つ以上のこのような領域に含まれ、一方、端子２４は別の領域に含まれる。区分化によって、隣接領域内のオブジェクト間で直接接続が可能となり、ある領域の境界を超えてより離れた領域に探索された経路を識別することが一層容易となる。領域の幾何学的形状は、接続端子２２および端子２４の配列に基づいて、設計者が適切な領域の幅を選択し、オブジェクトを別個の領域にソートすることによって、手作業で指定することができる。あるいは、設計者は自動区分化を選択することも可能である。この場合、領域の幅は、最も密度が高く配置されるオブジェクトのピッチと等しくなる。通常、このオブジェクトは接続端子２２である。
【００１１】
区分化の後、接続端子２２または端子２４のような、経路探索上の障害物(obstacles)を、各区分領域内で識別する。かかる障害物間の距離を算出し、導体およびビアを形成するために探索可能な経路をどこに配するかを規定する。区分化により、配線プログラムは、データベース全体から経路探索障害物を探し出すのを回避することができる。代わりに、データベース全体ではなく、現領域および隣接領域または重複領域においてのみ障害物を探し出せばよい。したがって、高度の効率が達成される。
【００１２】
経路探索は、接続端子２２を含む領域において開始する。この領域を最初に現領域として示す。次いで、順番に隣接する領域に進む。例えば、接続端子２２は、配線基板２０の表面２１上に密度高く配列し、半導体ダイ１０のボンディング・パッド１２に接続機能(connectivity)を与える。ワイヤ・ボンディングに便宜を図るために、接続端子２２は、配線基板２０の各辺に沿って２行に配列する。外側の行にある接続端子２２の経路探索は端子２４の外側領域に向かって外側に進み、一方、接続端子２２の経路探索は、端子２４の外側領域に向かって内側に進む。
【００１３】
まず、接続端子の一部から、隣接する領域における端子全てに導体の経路探索を行う。導体を形成するには、探索可能な経路を、接続端子２２の１つに割り当てる。その際、割り当てたノード名属性の値を、接続端子の名称に設定する。一旦端子にまたは端子を介して導体を経路探索したなら、その時点で当該導体の経路探索を終了する。これは、端子およびビア端子の終点属性によって指定される通りである。
【００１４】
隣接する領域で経路探索した場合、接続端子２２の第２部分から、隣接する領域を交差して、更に離れた領域に至る探索された経路に沿って、追加の導体を形成する。隣接領域内にある探索された経路のセグメントが既に接続端子に割り当てられている場合、この隣接領域は現領域として指定されることになり、連続する領域に次々に経路探索サイクルを繰り返して行く。探索された経路は、常にそれらの領域を横断するように規定されるので、ある領域を通過する導体は、隣接する領域内にある探索可能な経路にリンクすることができれば、その隣接領域に拡張することができる。一旦導体が、接続端子２２を全ての端子２４に接続したなら、サブルーチンがオブジェクトの範囲および位置値を幾何学的形状に変換し、配線基板２０上で導体および別のオブジェクトを形成する。
【００１５】
図１の実施例では、ボンディング・パッド１２と接続端子２２との間の電気的接続は、ワイヤ・ボンド１３を用いて行われる。しかしながら、別の既知の構成もあり、それらを使用することも可能である。例えば、半導体ダイ１０は、フリップ・チップ状に取り付けることができる。この場合、表面１１は表面２１に対向し、ボンディング・パッド１２は、リフローはんだによって、配線基板２０の対応する接続端子２２に直接取り付けられる。
【００１６】
システム回路基板（図示せず）への外部接続部は、端子２４を用いて形成する。端子２４は、接続端子２２よりは表面寸法の制限が緩いので、システム回路基板の製造が簡略化し、コスト削減および高レベルの信頼性が得られる。例えば、図１の実施例では、接続端子２２の寸法は、３３５．０マイクロメートルｘ１６０．０マイクロメートルで、ピッチが３５６．０マイクロメートルであるのに対して、端子２４は直径３５０．０マイクロメートル、ピッチが８００．０マイクロメートルである。
【００１７】
図２は、表面２１上の導体を配線基板２０の対向面上の接触端子に電気的に接続するために、配線基板２０上に配置したビア端子２５の切り欠き等幅図を示す。ビア端子２５は、配線基板２０内に形成され、はんだのような導電性物質層２７をめっきされた開口２６，ならびに図示のように表面２１および逆側の面上にそれぞれ形成された第１および第２コンタクト領域２８，２９を含む。ビアは、ビア端子と同様の構造を有するが、ビアが２つの表面上の導体を接続するのに対して、ビア端子は、図示のように、一方の表面上の導体のみに結合される点で相違する。通常、はんだボールが他方の表面の接触端子上に形成され、システム基板に接続する。
【００１８】
ビア端子２５は、位置属性を有する。その値は、幾何学的中心３０の座標である。その範囲属性は、コンタクト領域２８，２９の半径３５に等しい値を有する。間隔属性は、図では、「横断禁止(keepout)」領域３２として示されており、コンタクト領域２８，２９と同心状であり、他の隣接するオブジェクトへの最短距離を規定する。例えば、探索された経路３３は、図に示すように、横断禁止領域３２を横断するのを禁止され、探索された経路３３に沿って配線される導体を、コンタクト領域２８から電気的に分離する。したがって、ビア端子２５は、探索された経路が横断禁止領域３２と交差するのを防止するための障害物として作用する。間隔属性は、領域３２の半径３３として、データベースに格納される。
【００１９】
探索された経路３３は、位置属性を有し、その中点のように、ある点の座標として格納される。割り当てられたノード名属性は、探索された経路３３を特定の接続端子にリンクし、導体を形成する。範囲および間隔属性のようなその他の幾何学的属性は、配線基板２０を区分するときに決定されるので、別個には格納されない。
【００２０】
ビアは、ビア端子２５と同様の属性を有するが、終点として機能せず、したがって終点属性を有さない。殆どの製造プロセスは、ビア端子の配置には異なる制限を有し、これはビアには適用されない。更に、ビアの配置についての制限はビア端子には適用されない。したがって、ビアおよびビア端子の属性値は、多くの場合、異なるものとなる。通常、ビア端子の範囲および間隔は、ビアの同じ属性よりも大きい。
【００２１】
図３は、接続端子２２，端子２４および探索された経路４０を含む、配線基板２０の表面２１の一部を示す。配線基板２０は、以下に述べるように領域３１，３２に区分されている。図示のように、領域３１は接続端子２２を含み、領域３２は端子２４を含む。接続端子２２は、それらの幾何学的中心の座標として格納されている位置属性を有する。各接続端子２２の範囲属性は、幾何学的中心４３周囲を回転することによって形成される円形領域４１として定義される。図に示すように、接続端子２２は、通常最も高い密度で配置されるオブジェクトであり、設計ルールに違反せずに隣接領域４１が互いに重複することができるように位置付けられる。間隔属性は、領域４１と同心状の円形の横断禁止領域４２で図示されている。接続端子２２は、他の接続端子２２の横断禁止領域４２内の空間を占めることが許されているが、他の種類のオブジェクトはこれを行うことができない。例えば、図３に示すように、横断禁止領域４２が重複する場合、探索された経路または導体は、隣接する接続端子２２間に形成することはできない。経路探索は、接続端子２２において開始する。したがって、接続端子２２は、ノード名だけでなくソース属性も有する。
【００２２】
端子２４は、それらの幾何学的中心４４の座標によって定義された位置属性，および端子２４の半径として格納される範囲属性を有する。同心状の横断禁止領域４５は、その半径として格納される。
【００２３】
探索された経路４０は、領域３２内に位置するセグメントおよび領域３１内の別のセグメントを有する。これらのセグメントは、同じノード名を各セグメントに割り当てることによって、リンクする。領域３２内のセグメントは、隣接する端子２４間の軸４７上に位置するその中点４６として格納される。軸４７は、領域３２の最も密集した部分に沿って位置するので、探索された経路４０が横断禁止領域４５間に収まるだけの十分な間隔が軸４７に沿って存在する場合、探索された経路４０に沿って形成される導体は常に領域３２を横断することができる。尚、探索された経路４０が、直線セグメントとして、領域３２を横切って延びるのを、接続端子のような障害物が妨げる場合、設計ルールは、図示のように探索された経路４０が屈曲し、接続端子２２ａから領域３２を横切る連続経路の形成を許すことを注記しておく。したがって、配線プログラムは、領域の最も密集した部分を識別し、その領域を交差することができる経路を位置付ける。
【００２４】
図４は、配線方法を説明するために用いられる、配線基板６０の別の例における表面６１を示す。配線基板６０は、配線基板２０と同様であるが、説明を簡略化するために接続端子２２および端子２４の数を少なくしてある。
【００２５】
配線基板６０は、領域３１ないし３４に区分されており、これらは、表面２１上のオブジェクトの対称的配列を利用するため、同心状の矩形リング領域として示されている。経路探索は、領域３１から領域３４に向かって内側に進む。これについて次に説明する。表面６１が２本の軸に対して対称に構成される場合、領域３１ないし３４は、更に１／４領域に区分され、各経路探索工程において検索すべきデータ量の減少を図る。領域３１は接続端子２２を含み、一方、領域３２ないし３４は第１，第２および第３組の端子２４をそれぞれ含む。別の用途では、領域３４は、層間で相互接続を行うためのバイアを配置するために保存しておくことができる。
【００２６】
配線システムは、ビアを探索された経路と同様に扱う。即ち、一旦障害物を識別したなら、探索可能な経路と同様に、設計ルールをオブジェクト間で算出した距離に合わせることによって、可能なビアの位置を計算する。尚、可能なビアの位置および探索可能な経路は、それらにノード名が割り当てられるまでは、単に潜在的な導体に過ぎない。したがって、可能なビアの位置は、しばしば、探索可能な経路と同じ位置に規定される。しかしながら、一旦探索された経路にノード名が割り当てられたなら、導体が形成され、その探索された経路の位置は、もはやビアを形成することが可能な位置としては、得ることができず、逆も同様である。
【００２７】
区分化によって形成される領域は、その幅が当該領域内のオブジェクト間の間隔よりも狭い場合もあり得るので、オブジェクトを含まない区分領域が生ずる可能性もある。例えば、接続端子２２の範囲が１０００マイクロメートルであり、区分領域３１ないし３４が１０００マイクロメートルの幅を有する場合を想定する。端子２４が２０００マイクロメートルの間隔を有する場合、隣接する端子２４間に区分領域が形成され、これらの区分領域はオブジェクトを含まない。
【００２８】
かかる空の区分領域は、しかしながら、障害物や探索可能な経路の位置を計算する場合に有用である。何故なら、オブジェクトは、それらの領域の境界を超えて影響を有する可能性もあるからである。例えば、端子は、ある領域内に位置を有するが、その間隔は隣接領域に重複する場合もある。オブジェクトの領域の境界を超えて延びる属性を追跡するために、空の区分領域を保持しておき、全ての障害物を考慮することを保証する。しかしながら、説明を簡略化するために、かかる空の区分領域は図４には示さない。
【００２９】
図５は、接続端子２２および端子２４を内包する区分領域３１ないし３４を含む配線基板４０の一部を示す。
経路探索は、領域３１の接続端子２２において開始する。探索された経路５４を接続端子２２に割り当て、領域３２内の端子２４ａに結合する導体を形成する。領域３２内に端子２４ａを接続したなら、次の経路探索工程を実行し、領域３２内の別の探索された経路を接続端子２２の第２部分に割り当て、領域３２を横切って領域３３の端子２４に相互接続する。一旦接続端子２２の第２部分から全ての端子２４まで経路探索を行い、領域３２の探索された経路を残りの接続端子２２に割り当てたなら、その探索された経路を領域３３に延長するための現領域として、領域３２を指定する。したがって、配線プログラムは、領域３２の探索された経路を領域３３の端子２４および領域３３の探索された経路に延長することにより、サイクルを繰り返す。延長する際、領域３３の端子２４および探索された経路を接続端子２２の第３部分に割り当てる。
【００３０】
ここに記載する区分化方法の利点の１つは、経路探索されていない接続端子２２および領域３２の割り当てられていない探索された経路をカウントし比較することによって、設計ルール・セットが配線基板６０の経路探索を行うことができるか否かについて素早く判定可能であることである。経路探索されていない接続端子２２の数が、探索可能な経路の数を上回る場合、現行の設計ルール・セットを用いた経路探索は配線基板６０には不可能である。例えば、図５の例に用いた設計ルールは、１つの探索された経路５２ａを隣接する端子２４ａ間に配置することができるが、端子２４ａ間には３つの接続端子２２ａを経路探索する必要がある。したがって、経路探索されていない接続端子２２ａが使用可能な未割り当ての探索された経路５２ａの数を上回っており、この構成は経路探索不可能である。
【００３１】
図６は、３つの探索された経路６２ａを隣接する端子２４ａ間の空間に位置付けることが可能な、一層の強化を図った第２の設計ルール・セットを組み込むことができるように、構成を調節した配線基板６０の一部を示す。この調節を行うのは、通常、端子２４間に単一の経路しか位置付けられない第１の設計ルール・セットでは経路探索不可能であると判定した後である。探索された経路６２ａの数は、増大により、ここでは経路探索されていない接続端子２２ａの数以上となっている。したがって、図示のように、探索された経路６２ａに沿って領域３２を交差するように、導体を形成することが可能となる。
【００３２】
このように、区分化は、所与の設計ルール・セットが配線基板の経路探索を可能にするのに適しているか否かについて、設計者に素早く判定させるものである。経路探索可能性と製造コストとの間のトレードオフは、わずか数分のコンピュータ時間の後に評価することができ、従来技術の方法よりも大幅な高速化が可能である。
【００３３】
全ての接続端子を端子２４および領域３２の探索された経路６２，６２ａに経路探索したなら、領域３２を現領域として指定する。配線プログラムは、サイクルを繰り返し、最初に領域３３の端子２４全ての経路探索を行い、接続端子２２の残り部分を、領域３２，３３を横断する探索された経路をリンクすることによって形成した導体に経路探索し、領域３４内の端子に接続する。全ての接続端子２２の端子への経路探索が完了したなら、得られたデータをサブルーチンに送り、導体を形成する幾何学的形状を、配線基板６０上の対応する形状と共に生成し、半導体ダイのパッケージ処理を行い集積回路を作成する。
【００３４】
以上の説明から、本発明は、高効率化を図り、半導体ダイのボンディング・パッドをパッケージの端子に相互接続するコストを削減する、半導体素子パッケージ方法を提供することが認められよう。配線基板を複数の領域に区分化し、半導体素子に電気的に結合する接続端子を第１領域内に位置付ける。接続端子の一部から第２領域内の端子まで、第１組の導体の経路探索を行う。接続端子の別の部分を、第２領域の使用可能な探索された経路に割り当て、第２領域を横切り第３領域に達する第２組の導体を配置する。区分化によって、データベース全体から経路探索の障害物を探し出す必要性がなくなる。何故なら、現区分領域に隣接する区分領域または重複する区分領域のみが、障害物として機能するオブジェクトを有するからである。したがって、本発明によって、経路探索可能な探索された経路を突き止めるために検索しなければならないデータ量が減少する。その結果、オブジェクトの配置を格子点に限定したり、探索された経路を直交角度に制限したりすることなく、経路探索の効率が改善する。
【図面の簡単な説明】
【図１】  本発明による半導体ダイおよび配線基板を示す分解等幅図。
【図２】  本発明による配線基板に配置されたビア端子の切り欠き等幅図。
【図３】  本発明による配線基板の一部を示す平面図。
【図４】  本発明による配線基板の表面の平面図。
【図５】  本発明による区分領域を示す配線基板の一部を示す図。
【図６】  本発明による別の設計ルール・セットによって構成された配線基板の一部を示す図。
【符号の説明】
１０    半導体ダイ
１１，２１，６１    表面
１２    ボンディング・パッド
１３    ワイヤ・ボンド
１４    領域
２０，６０    配線基板
２２    接続端子
２４    端子
２５    ビア端子
２６    開口
２７    導電性物質層
２８    第１コンタクト領域
２９    第２コンタクト領域
３０，４３，４４    幾何学的中心
３５    半径
３２，４２，４５    横断禁止領域
３３，４０，５４，５２ａ，６２ａ  配線経路
４１    円形領域
４６    中点
４７    軸
【図１】
0004610682.tif 000002
【図２】
0004610682.tif 000003
【図３】
0004610682.tif 000004
【図４】
0004610682.tif 000005
【図５】
0004610682.tif 000006
【図６】
0004610682.tif 000007