(57)【特許請求の範囲】
【請求項１】
入力信号を第１のローカル信号発生器を用いて第１のＩＦ信号に変換する第１のミキサと、
前記第１のミキサ出力における目的帯域外信号の抑圧を行うディジタルフィルタと、
前記ディジタルフィルタ出力を入力とし、第２のローカル信号発生器を用いて前記ディジタルフィルタ出力をＤＡ変換器への出力周波数に変換する第２のミキサとを有するディジタルアップコンバータであって、
前記第１のローカル信号発生器の発振可能な周波数ステップを、前記第２のローカル信号発生器の発振可能な周波数ステップより小さく設定し、
前記第１のローカル信号発生器及び第２のローカル信号発生器は、正弦波／余弦波を出力するダイレクトディジタルシンセサイザであり、
前記第２のローカル信号発生器としてのダイレクトディジタルシンセサイザの位相演算語長が、位相データを正弦波／余弦波に変換する正弦波／余弦波テーブルの入力語長と一致することを特徴とするディジタルアップコンバータ。
【請求項２】
前記第２のローカル信号発生器が位相を正弦波／余弦波に変換するための正弦波／余弦波テーブルを順次読み出すことを特徴とする請求項１に記載のディジタルアップコンバータ。
【請求項３】
正弦波／余弦波テーブル長が可変長であることを特徴とする請求項２に記載のディジタルアップコンバータ。
【請求項４】
複数周期のデータを持つ正弦波／余弦波テーブルを用いることを特徴とする請求項２または３のいずれかに記載のディジタルアップコンバータ。
【請求項５】
前記第１のミキサと前記第２のミキサの間でサンプリング周波数変換を行うことを特徴とする請求項１乃至４のいずれかに記載のディジタルアップコンバータ。
【請求項６】
前記第１のミキサ出力のフィルタはインターポレーションフィルタであり、第２のミキサ以降のサンプリング周波数を上昇させることを特徴とする請求項５に記載のディジタルアップコンバータ。
【請求項７】
前記ディジタルフィルタの帯域幅が、通信チャンネル帯域幅に前記第２のローカル信号発生器の出力周波数ステップとを加算した値であることを特徴とする請求項１乃至６のいずれかに記載のディジタルアップコンバータ。
【請求項８】
入力信号を第１のローカル信号発生器を用いて第１のＩＦ信号に変換する第１のミキサと、前記第１のミキサ出力における目的帯域外信号の抑圧を行うディジタルフィルタと、前記ディジタルフィルタ出力を入力とし、第２のローカル信号発生器を用いて前記ディジタルフィルタ出力をＤＡ変換器への出力周波数に変換する第２のミキサとを有するディジタルアップコンバータであって、
前記第１のローカル信号発生器の発振可能な周波数ステップを、前記第２のローカル信号発生器の発振可能な周波数ステップより小さく設定し、
前記ディジタルフィルタが複素ＦＩＲフィルタであり、ディジタルアップコンバータの周波数設定時に、通信チャネル帯域幅の半分の帯域を持つ基準実係数ＬＰＦの係数にeのj（nω）乗（ωはフィルタのあるＩＦ周波数）の値を乗じて複素係数フィルタ用ＢＰＦ係数とし、
ＬＰＦの係数と乗算するeのj（nω）乗の値は第１のローカル信号発生器または第２のローカル信号発生器を用いることを特徴とするディジタルアップコンバータ。
【請求項９】
ミキサ出力のフィルタにおける阻止帯域特性は甘くても良く、通過帯域周波数が厳密に求められないとき、ＬＰＦ係数と乗算するeのj（nω）乗の値は第１のローカル信号発生器を用いることを特徴とする請求項８に記載のディジタルアップコンバータ。
【請求項１０】
ミキサ出力のフィルタにおける阻止帯域特性は良好な特性が必要で、通過帯域周波数は甘くても良いとき、ＬＰＦ係数と乗算するeのj（nω）乗の値は第２のローカル信号発生器を用いることを特徴とする請求項８に記載のディジタルアップコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ通信に使用される無線通信機に係り、入力信号を所望の周波数のＲＦ信号またはＩＦ信号に変換する周波数変換部を構成するディジタルアップコンバータに関する。
【０００２】
【従来の技術】
従来のデータ通信用無線送信機におけるディジタル信号処理回路の周波数変換を構成するディジタルアップコンバータ（ＤＵＣ）の構成を図８に示す。同図において、ディジタルアップコンバータは、入力されるディジタルデータを直交変調し、同相成分Ｉ信号と、直交成分Ｑ信号とからなるベースバンド信号を出力する変調器３００からの出力信号が入力されるロールオフフィルタ３１１、３１２からなるフィルタ部３１０と、アップサンプラ３２１、バンドパスフィルタ３２３、アップサンプラ３２２、バンドパスフィルタ３２４からなるインターポレータ部３２０と、ミキサ３３１、３３２、加算器３３３からなるミキサ部３３０と、ミキサ部３３０における周波数変換に使用するローカル信号発生器としてのダイレクトディジタルシンセサイザ（Direct Digital Synthesizer）（以下、ＤＤＳと記す。）３３４とを有している。
【０００３】
上記構成において、変調器３００から出力されたベースバンド信号としてのＩ信号、Ｑ信号は、ロールオフフィルタ３１１、３１２で不要の周波数成分を除去し、インターポレータ３２０に出力する。インターポレータ３２０では、ベースバンド信号を高速なサンプリング周波数でサンプリング周波数変換する。続いてミキサ部３３０において、ミキサ３３１、３３２により、ＤＤＳ３３４から出力されるローカル発振信号によりＩ信号、Ｑ信号が周波数変換され、これらの出力が加算器３３３で加算され、ＤＡＣ３５０によりＤ／Ａ変換され、バンドパスフィルタ２６０を介して所望の周波数のＲＦ信号またはＩＦ信号が得られる。
【０００４】
ディジタル信号処理によってべースバンド信号をＲＦ信号またはＩＦ信号に周波数変換する図８のディジタルアップコンバータ内ミキサのローカル信号を発生させるローカル信号発生器としてＤＤＳを用いるとき、ローカル信号発生器の演算誤差によって発生するスプリアスは図９乃至図１１に示すシミュレーション結果のごとく、隣接チャンネル漏洩特性やバンド外へのスプリアス幅射特性を悪化させるという問題を生じるために、ローカル信号発生器のスプリアスを問題ないレベルまで低下させるための演算精度向上やスプリアス発生を抑圧する対応策が取られていた。
図９乃至図１１に示す従来のディジタルアップコンバータのシミュレーションは、サンプリング周波数Fs1＝Fs2＝６４Hz、送信周波数１５．０２Hz、ＤＤＳの位相演算語長が３２bit、ＲＯＭサイズが１k word、ＲＯＭ出力bit長が１６bitとして行ったものである。
【０００５】
図７にローカル信号発生器として使用されるＤＤＳの原理的構成を示す。ＤＤＳは、演算語長ｊの位相情報ΔΦを位相レジスタ（Phase Register）２０１の出力に加算する加算器２００と、加算器出力を一時的に保持し、その出力を加算器２００に出力する位相レジスタ２０１と、位相レジスタ２０１の出力データをアドアレスとし、対応する振幅情報が記憶されているＲＯＭ２０３とを有している。
上記構成において、演算語長ｊの位相情報ΔΦは加算器２００において、位相レジスタ２０１の出力と加算され、位相レジスタ２０１に保持され、位相レジスタ２０１の出力は、ＲＯＭ２０３において、正弦波／余弦波に変換され、出力される。ここで、加算器２０２、２０４は位相再量子化誤差ｅp，振幅量子化誤差ｅaが混入することを示すために仮想的に示したものであり、ＤＤＳの構成要素ではない。
【０００６】
図７に示すＤＤＳにおける演算誤差によるスプリアス発生原因は、位相データ演算部を構成する加算器２００及び位相レジスタ２０１の演算語長ｊと位相データを正弦波／余弦波に変換するＲＯＭ２０３のアドレス長（入力語長）ｋとの差による位相再量子化誤差ｅpと、ＲＯＭ２０３の出カビット長ｍの振幅量子化誤差ｅaによる。
演算精度向上としてｊ＝ｋとすれば位相再量子化誤差によるスプリアスは発生せず、ｍを十分に大きく取れば振幅量子化誤差によるスプリアスの発生も問題の無いレベルとすることが可能である。
【０００７】
スプリアスの発生を抑圧する方法として、ＤＤＳにおいては位相再量子化誤差ｅpと振幅量子化誤差ｅaが発生する点にＤＤＳのデータと無相関な信号を注入してスプリアスの発生を抑圧するDither法、ＤＤＳにおけるスプリアスの発生が発振周波数に依存するためにＤＤＳにおけるスプリアスが発生しない周波数で使用する方法、あるいは図８に示す従来のディジタルアップコンバータにおけるＤＡ変換器（ＤＡＣ）３５０の出力部に設けられたバンドパスフィルタ（ＢＰＦ）３６０によりスプリアスを抑圧するなどの対応策が取られていた。
【０００８】
【発明が解決しようとする課題】
しかしながら、ＤＤＳにおいてｊ＝ｋとする方法では、細かい周波数ステップが要求されるときにｊは非常に大きな値となっており、たとえばｊ＝３２bitであれば、４G wordのＲＯＭサイズが要求されることになり、一部の用途を除けば、高速な演算が要求される通信分野において利用されるＤＤＳでは現実的でない。
また、Dither法ではスプリアスを拡散することになるのでＣ／Ｎが悪化し、結果としてＤＤＳのスプリアスを原因として発生したディジタルアップコンバータの問題が大きく改善されることは無い。
【０００９】
ＤＤＳのスプリアスが発生しない周波数で使用する方法はＤＤＳの周波数設定に制約を受け、ＤＡ変換器出力部にフィルタを設けてスプリアスを抑圧する方法では、フィルタによるコストアップとフィルタによって出力可能な周波数が制約されるという問題があった。
本発明はこのような事情に鑑みてなされたものであり、消費電力の大きな増加を伴うＤＤＳのＲＯＭサイズ増加を行わず、かつ出力周波数を制約することなく、スプリアスの低減を図ったディジタルアップコンバータを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために請求項１に記載の発明は、入力信号を第１のローカル信号発生器を用いて第１のＩＦ信号に変換する第１のミキサと、前記第１のミキサ出力における目的帯域外信号の抑圧を行うディジタルフィルタと、前記ディジタルフィルタ出力を入力とし、第２のローカル信号発生器を用いて前記ディジタルフィルタ出力をＤＡ変換器への出力周波数に変換する第２のミキサとを有するディジタルアップコンバータであって、前記第１のローカル信号発生器の発振可能な周波数ステップを、前記第２のローカル信号発生器の発振可能な周波数ステップより小さく設定したことを特徴とする。
【００１１】
また、請求項２に記載の発明は、請求項１に記載のディジタルアップコンバータにおいて、前記第１のローカル信号発生器及び第２のローカル信号発生器は、正弦波／余弦波を出力するダイレクトディジタルシンセサイザであることを特徴とする。
【００１２】
また、請求項３に記載の発明は、請求項２に記載のディジタルアップコンバータにおいて、前記第２のローカル信号発生器としてのダイレクトディジタルシンセサイザの位相演算語長が、位相データを正弦波／余弦波に変換する正弦波／余弦波テーブルの入力語長と一致することを特徴とする。
【００１３】
また、請求項４に記載の発明は、請求項１に記載のディジタルアップコンバータにおいて、前記第２のローカル信号発生器が位相を正弦波／余弦波に変換するための正弦波／余弦波テーブルを順次読み出すことを特徴とする。
【００１４】
また、請求項５に記載の発明は、請求項４に記載のディジタルアップコンバータにおいて、正弦波／余弦波テーブル長が可変長であることを特徴とする。
【００１５】
また、請求項６に記載の発明は、請求項４または５のいずれかに記載のディジタルアップコンバータにおいて、複数周期のデータを持つ正弦波／余弦波テーブルを用いることを特徴とする。
【００１６】
また、請求項７に記載の発明は、請求項１乃至６のいずれかに記載のディジタルアップコンバータにおいて、前記第１のミキサと前記第２のミキサの間でサンプリング周波数変換を行うことを特徴とする。
【００１７】
また、請求項８に記載の発明は、請求項７に記載のディジタルアップコンバータにおいて、前記第１のミキサ出力のフィルタはインターポレーションフィルタであり、第２のミキサ以降のサンプリング周波数を上昇させることを特徴とする。
【００１８】
また、請求項９に記載の発明は、請求項１乃至８のいずれかに記載のディジタルアップコンバータにおいて、前記ディジタルフィルタの帯域幅が、通信チャンネル帯域幅に前記第２のローカル信号発生器の出力周波数ステップとを加算した値であることを特徴とする。
【００１９】
また、請求項１０に記載の発明は、請求項１乃至９のいずれかに記載のディジタルアップコンバータにおいて、前記ディジタルフィルタが複素ＦＩＲフィルタであり、ディジタルアップコンバータの周波数設定時に、通信チャネル帯域幅の半分の帯域を持つ基準実係数ＬＰＦの係数にeのj（nω）乗（ωはフィルタのあるＩＦ周波数）の値を乗じて複素係数フィルタ用ＢＰＦ係数としたことを特徴とする。
【００２０】
また、請求項１１記載の発明は、請求項１０に記載のディジタルアップコンバータにおいて、ミキサ出力のフィルタにおける阻止帯域特性は甘くても良く、通過帯域周波数が厳密に求められないとき、ＬＰＦ係数と乗算するeのj（nω）乗の値は第１のローカル信号発生器を用いることを特徴とする。
【００２１】
また、請求項１２記載の発明は、請求項１０に記載のディジタルアップコンバータにおいて、ミキサ出力のフィルタにおける阻止帯域特性は良好な特性が必要で、通過帯域周波数は甘くても良いとき、ＬＰＦ係数と乗算するeのj（nω）乗の値は第２のローカル信号発生器を用いることを特徴とする。
【００２２】
上記構成の本発明によれば、消費電力の大きな増加を伴うＤＤＳのＲＯＭサイズ増加を行わず、かつ出力周波数を制約することなく、スプリアスの低減を図ったディジタルアップコンバータを実現できる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。本発明の実施の形態に係るディジタルアップコンバータ（ＤＵＣ）の構成を図１に示す。同図において、ディジタルアップコンバータは、入力されるディジタルデータを直交変調し、同相成分Ｉ信号と、直交成分Ｑ信号とからなるベースバンド信号を出力する変調器１００からの出力信号が入力されるロールオフフィルタ１０１、１０２と、第１のＩＦ周波数Ｆif1に周波数変換する第１のミキサ１１０と、第１のミキサ１１０の出力における目的帯域外信号抑圧のための帯域制限を行うインターポレーションバンドパスフィルタ（ＢＰＦ）１２０とを有している。インターポレーションバンドパスフィルタ（ＢＰＦ）１２０はディジタルフィルタで構成されている。
【００２４】
また、ディジタルアップコンバータは、インターポレーションバンドパスフィルタ（ＢＰＦ）１２０の出力をＤ／Ａ変換器（ＤＡＣ）１５０への出力周波数に変換する第２のミキサ１４０と、第１、第２のミキサのローカル信号発生器として機能するＤＤＳ１０３（ＤＤＳ１）、ＤＤＳ１３２（ＤＤＳ２）とを有している。
第１のミキサ１１０は、乗算器１１１、１１２、１１３、１１４、加算器１１６及び減算器１１５とで構成されている。
また、インターポレーションバンドパスフィルタ１２０は、アップサンプラ１２１、１２２と、パスバンドＦb2がチャネルの帯域Ｆbwである、複素係数−複素ＦＩＲフィルタでそれぞれ、構成されるバンドパスフィルタ１２３、１２４、１２５、１２６と、乗算器１２７、１２８と、加算器１３０と、減算器１２９と、パスバンドが０〜Ｆbwである基準ローパスフィルタ１３１とで構成されている。
【００２５】
さらに、第２のミキサ１４０は、乗算器１４１、１４２と、ＤＤＳ１３２の出力を初期設定時に乗算器１２７、１２８に供給するためのスイッチ１４３、１４４と、乗算器１４１、１４２の出力を加算する加算器１４５とを有している。
ＤＤＳ１０３の発振周波数Ｆc1は、Ｆif1であり、ＤＤＳ１３２の発振周波数Ｆc2は、第２のミキサ１４０における出力信号の周波数をＦif2とすると、Ｆc2＝Ｆif2−Ｆif1である。
【００２６】
また、インターポレーションバンドパスフィルタ１２０を構成するバンドパスフィルタ１２３、１２４、１２５、１２６の各フィルタ係数は、ディジタルアップコンバータの動作開始時に初期設定される。この初期設定は、スイッチ１４３、１４４が一時的に閉成されることにより行われる。すなわち、スイッチ１４３、１４４が閉成されると、ＤＤＳ１３２の出力（複素信号Ｃ２（ｔ）、−Ｓ２（ｔ））が乗算器１２７、１２８に出力され、基準ＬＰＦ１３１により設定されたフィルタ係数（実係数）と乗算され、バンドパスフィルタ１２３、１２４、１２５、１２６にそれぞれ、設定される。このようにしてバンドパスフィルタ１２３、１２４、１２５、１２６にフィルタ係数が設定された後、スイッチ１４３、１４４は、開放状態となる。
【００２７】
上記構成からなるディジタルアップコンバータの動作について説明する。変調器１００から出力された直交変調信号のうち同相成分であるＩ信号、直交成分であるＱ信号は、それぞれ、符号間干渉を無くすためにロールオフフィルタ１０１、１０２により帯域制限された後、第１のミキサ１１０に入力される。複素ミキサを採用した第１のミキサ１１０ではローカル信号発生器としてのＤＤＳ１０３から周波数Ｆif1のローカル信号Ｃ1（ｔ）、Ｓ1（ｔ）とロールオフフィルタ１０１、１０２の出力信号とが、乗算器１１１、１１２、１１３、１１４で乗算され、第１のＩＦ周波数Ｆif1に周波数変換される。
【００２８】
乗算器１１１と乗算器１１４の出力は減算器１１５で減算され、周波数Ｆif1の第１のＩＦ信号（実数部）に周波数変換され、出力される。
また、乗算器１１２と乗算器１１３の出力は加算器１１６で加算され、周波数Ｆif1の第１のＩＦ信号（虚数部）に周波数変換され、出力される。この様子は、ディジタルアップコンバータのサンプリング周波数をFs1＝Fs2＝６４、インターポレーションｎ＝１、第１のＤＤＳ１０３のパラメータｊ＝３２，ｋ＝１０，ｍ＝１６、第２のＤＤＳ１３２のパラメータｊ＝ｋ＝５，ｍ＝１６としたシミュレーションにおいて、図２がロールオフフィルタ出力、図４が第１のミキサ１１０に用いる第１のＤＤＳ１０３の出力スプリアスとなる。
【００２９】
このとき、周波数Fif1は、周波数Fif1よりディジタルアップコンバータの出力周波数Fif2に第２のＤＤＳ１３２が変換できない誤差周波数を含むFif1′とするので、
Fif1′=Fifl＋（Fif2 mod ＤＤＳ１３２の周波数ステップ）
で求められる。本実施の形態に係るディジタルアップコンバータではFifl=5Hzとしたとき、第２のＤＤＳ１３２の周波数ステップは2Hzであることから、
Fc2＝10Hz、
Fif1′＝5．02Hz
よって第１のＤＤＳ１０３に設定される周波数は、
Fc１＝5．019999…Hz
となる。
【００３０】
次いで、加算器１１５、１１６の出力信号は、インターポレーションバンドパスフィルタ１２０に入力され、アップサンプラ１２１、１２２でアップサンプリングされ、サンプリング周波数変換された後、通過帯域Ｆbwのバンドパスフィルタ特性を有するバンドパスフィルタ１２３、１２４、１２５、１２６により、スプリアスを含む目的帯域外の信号を帯域制限されることにより、スプリアスと工イリアシングが抑圧された状態で第２のミキサ１４０に入力される。
【００３１】
ここで、既述したように、Ｆbwをチャンネル帯域幅としたとき、バンドパスフィルタ（複素ＢＰＦ）１２３〜１２６のフィルタ係数はディジタルアップコンバータ起動時に通過帯域幅Ｆbw／２の基準となる実係数の基準ＬＰＦ１３１の係数に第２のＤＤＳ１３２の出力を乗じて求める。シミュレーションでは、ｎ＝１としたのアップサンプラ１２１、１２２によるサンプリング周波数変換は無く、基準ＬＰＦ１３１よりの周波数シフトはＤＤＳを用いない理想条件にて行い、図３に複素ＢＰＦの特性と複素ＢＰＦ出力のスペクトルを示す。同図から明らかなように阻止帯域減衰量４０dＢのＢＰＦにてスプリアスを−１００dBc以下に抑圧していることが判る。
【００３２】
第２のミキサ１４０では、インターポレーションバンドパスフィルタ１２０の出力信号は、乗算器１４１、１４２で、ＤＤＳ１３２より出力される周波数Ｆc2のローカル信号Ｃ２（ｔ）、−Ｓ２（ｔ）と、それぞれ、乗算され、その乗算結果は、加算器１４５で加算され、所望の周波数Ｆif2の、第２のＩＦ信号またはＲＦ信号に周波数変換される。ここで、ＤＤＳ１３２から出力されるローカル信号の周波数Ｆc2は、Ｆc2＝Ｆif2−Ｆif1である。第２のミキサ１４０から出力された周波数Ｆif2のＩＦ信号またはＲＦ信号はＤ／Ａ変換器１５０によりアナログのＩＦ信号またはＲＦ信号に変換される。なお、複素係数−複素ＦＩＲフィルタ１２３〜１２６は、演算量低減のためにポリフェーズフィルタとしてもよい。
【００３３】
本発明は、べースバンド周波数又は、低いＩＦ周波数の変調器出力信号を一度に目的の周波数へ周波数変換するのでなく、初めに細かなステップで比較的低い周波数に周波数変換し、その後に目的の周波数へ周波数変換することを特徴と．している。本発明のディジタルアップコンバータの消費電力は従来例より軽減可能である。
【００３４】
本発明では、変調器１００の出力信号を第１のミキサ１１０にて第１のＩＦ周波数に周波数変換する。このとき、第１のミキサ１１０に用いる第１のローカル信号発生器としてのＤＤＳ１０３（第１のＤＤＳ）は、周波数ステップは細かいがスプリアスが多いために、第１のＩＦ信号はスプリアスを多く含む。目的帯域外のスプリアスをインターポレーションバンドパスフィルタ１２０にて抑圧した後に、周波数ステッブは粗いがスプリアスが少ない第２のローカル信号発生器としてのＤＤＳ１３２（第２のＤＤＳ）を用いる第２のミキサ１４０により目的の周波数へ周波数変換する。
【００３５】
第２のＤＤＳにおいて、周波数ステッブを粗くすることは図７に示す加算器２００及び位相レジスタ２０１からなる位相データ演算部の演算語長ｊを短くすることになる。そこで、周波数ステップの細かい第１のＤＤＳにおけるＲＯＭのアドレス長ｋと同じビット長を第２のＤＤＳにおけるＲＯＭのアドレス長としたとき、位相データ演算部の演算語長ｊとＲＯＭのアドレス長ｋの差が小さくなるので位相誤差ｅPが周波数ステップの細かい第１のＤＤＳより小さくなり、位相誤差を原因とするスプリアスレベルが小さくなる。
【００３６】
したがって、ＤＤＳの消費電力の大きなウェイトを占めるＲＯＭサイズが同一でも周波数ステップが粗い第２のＤＤＳであるＤＤＳ１３２のスプリアスレベルを低減できる。第１のＤＤＳ（ＤＤＳ１０３）と第２のＤＤＳ（ＤＤＳ１３２）の周波数ステッブ比が大きいときには、第２のＤＤＳのｊが、第１のＤＤＳのｋより短くなる。このときは第２のＤＤＳをｊ＝ｋとしても第２のＤＤＳのＲＯＭサイズは第１のＤＤＳのＲＯＭサイズより小さくなるので、第２のＤＤＳの消費電力は第１のＤＤＳの消費電力より少なく、かつスプリアスも少ない（位相誤差を原因とするスプリアスは発生しない）。
【００３７】
また、第１のＤＤＳ１０３のスプリアスを原因とする第１のミキサ１１０でのスプリアスは、第１のミキサ１１０出力に接続されたインターポレーションバンドパスフィルタ１２０で抑圧されるため、従来例のようにＤＤＳのスプリアスレベルが近接周波数へ妨害を与えないレベルとする必要がない。このため、スプリアスレベルに係わるＲＯＭのアドレス長ｋおよび出カビット長ｍを短くできるので、ＲＯＭサイズが小さくなり、ＤＤＳに要する消費電力を削減できる。
【００３８】
よって、本発明の実施の形態に係るディジタルアップコンバータにおける第１のＤＤＳ１０３と第２のＤＤＳ１３２は従来例のＤＤＳより小さくすることが可能なので、ディジタルアップコンバータ全体での消費電力は構成が複雑になる割には大きくならない。ディジタルアップコンバータにおけるＤＤＳの消費電力のウェイトが大きいときには、消費電力の低減も可能である。
さらに、ＤＤＳのサンプリング速度は、位相データ演算部における演算語長ｊが長くなることによる位相演算器（加算器）の処理速度低下、位相データを振幅データに変換するＲＯＭのアドレス長ｋが長くなることによるＲＯＭに対するアクセス速度の低下による処理速度の低下により制約される。
【００３９】
第２のＤＤＳ１３２では、位相演算部の演算語長ｊと、位相データを振幅データに変換するＲＯＭのアドレス長ｋとを短く出来るのでサンプリング速度を早くすることが可能であり、ディジタルアップコンバータの出力サンプリング周波数を高速化できる。
さらに、ディジタルアップコンバータの高速な送信機ほど、アナログ回路が簡略化でき、送信機のコストダウンが図れる。
【００４０】
また、第２のＤＤＳ１３２の位相演算語長ｊと、位相データを正弦波／余弦波に変換するＲＯＭのアドレス長（入力語長）ｋを一致させることにより、第２のミキサ１４０におけるスプリアスの発生を防止し、位相誤差ｅPを原因とするスプリアスの発生が無いＤＤＳを得ることができる。
【００４１】
また、第２のローカル信号発生器としてのＤＤＳの周波数ステップは粗くても良いことから、正弦波／余弦波データを単純に読み出すことにより信号を発生するテーブルルックアップ方式（テーブル読み出し方式）としてもよい。この場合に、テーブルルックアップのテーブル長を可変とすることで、ある程度の周波数可変を可能とすることができる。この場合に、テーブルに複数の周期を書きこむことで、サンプリング周波数がｆｓ、テーブル長がｍ、テーブル内での繰り返し回数がｎのとき、テーブルルックアップの出力周波数をｆｓ×ｎ/ｍとすることができる。
【００４２】
また、本発明の実施の形態では、第１のミキサ１１０と第２のミキサ１４０の間でサンプリング周波数変換を行うことで、第１のミキサ１１０の消費電力の低減が図れる。
本発明の実施の形態に係るディジタルアップコンバータにおいて、第１のミキサ１１０では周波数を大きく変換する必要は無いため、サンプリング周波数は低くてもよい。第１のミキサ１１０では、低いサンプリング周波数で、細かなステップで比較的低い周波数に周波数変換した後、サンプリング周波数を高い周波数に変換し、第２のミキサ１４０でスプリアスの少ない第２のローカル信号発生器としての第２のＤＤＳ１３２を使用して目的の周波数へと周波数変換する。
【００４３】
このように、本発明の実施の形態では、第１のミキサ１１０と第２のミキサ１４０との間でサンプリング周波数変換を行うことで、従来のディジタルアップコンバータに対してミキサを１段増加させたにもかかわらず、消費電力の増大を抑制することができる。
すなわち、第２のローカル信号発生器より第１のローカル信号発生器のサンプリング周波数が低いためにローカル信号発生器が２個あることによる消費電流の増大は無視し得る。
【００４４】
ローカル信号発生器をＤＤＳで構成するときは、第１のミキサ１１０のサンプリング周波数低減により第１のＤＤＳ１０３における位相演算部における演算語長ｊはサンプリング周波数に比例して短くでき（厳密には２jが比例）、サンプリング周波数が１／４になるときにｊを２bit（log2（１／４））短くしても周波数ステップはサンプリング周波数を下げないときと同じになる。演算語長ｊが短くなることにより、サンプリング周波数を下げないときに対してスプリアスレベルを同一とするときにはＲＯＭのアドレス長kも２bit短くすることができ、回路規模及び消費電力が大きく低減できる。ＲＯＭのアドレス長ｋを短くしないで、ｋとｊの差を小さくすることでスプリアスレベルを低減して、第１のミキサ１１０の出力端に接続されるインターポレーションバンドパスフィルタ１２０に要求されるスプリアス抑圧特性を緩和しても良い。この場合も、インターポレーションバンドパスフィルタ１２０の回路規模が削減できれば消費電力を低減できる。
【００４５】
また、第１のミキサ１１０の出力端に接続されるバンドパスフィルタ、すなわちインターポレーションバンドパスフィルタ１２０をインターポレーションフィルタとスプリアス抑圧フィルタを兼用させることで、フィルタ段数を２段から１段に削減できる。
【００４６】
第１のミキサ１１０で変換されるＩＦ信号の信号周波数は第２のミキサ１４０で設定可能な周波数と目的周波数の差を補正するために第１のローカル信号発生器としてＤＤＳ１０３の信号周波数であるＩＦの中心周波数よりずれることになる、このズレは最大で第２のミキサ１４０で設定可能な周波数と目的周波数の差の１／２となる。そこで、ＩＦ信号のフィルタ通過帯域を帯域の上下に両周波数に其々第２のローカル信号発生器としてのＤＤＳ１３２の周波数ステップの１／２を加算することでこのフィルタのフィルタ係数を固定とすることができる。
【００４７】
第１のミキサ１１０により第１のＩＦ信号を通過させるバンドパスフィルタのフィルタ係数を、基準ＬＰＦより周波数シフト法により求めることで、フィルタの通過帯域周波数を可変とすることができる。
基準ＬＰＦ１３１のバンド幅は、チャンネル帯域幅をＦｂｗとしたときＦｂｗ／２とする。基準ＬＰＦ１３１の係数にeのj（nω）乗の値を乗じると、基準ＬＰＦ１３１の帯域は複素周波数上でωだけシフトしてチャンネル帯域幅Ｆｂｗの複素ＢＰＦとなる。基準ＬＰＦ１３１の係数にcos（nω）を乗じたときには、正負の両方向に特性がシフトして、イメージ周波数にも（複素共役周波数）にも通過帯域が生じるが、複素ＢＰＦと比較して演算量（回路規模）が半分になるので消費電力低減手段として有効である。
【００４８】
また、基準ＬＰＦ１３１をＬＰＦでなく、バンド幅Ｆｂｗの基準ＢＰＦとしてもよい。
むろん、目的の特性のフィルタを直接求めて、必要とするチャネル分のフィルタデータをＲＯＭとして持ってもよい。このＲＯＭは、ＤＤＳのＲＯＭのようにリアルタイムにアクセスされるＲＯＭではないので、消費電力には影響しない。
【００４９】
既述したバンドパスフィルタのフィルタ係数を周波数シフト法により求める場合において、フィルタの特性は、阻止帯域特性の要求が厳しくないとき、スプリアス特性の良くない周波数シンセサイザにより周波数シフトを行うと、シフトされたフィルタ特性が悪化するが、ディジタルアップコンバータ内に有する第１のローカル信号発生器としてのＤＤＳ１０３によりディジタルアップコンバータ動作開始時などにフィルタ係数を設定できる。
ミキサにおいてスプリアス特性の良くないローカル信号発生器を用いると、その出力信号のスプリアス特性が悪化するように、周波数シフト法によるフィルタ特性シフトにおいても、周波数シフトに用いる信号発生器のスプリアス特性が良くないとシフト後のフィルタ特性が悪化する。
【００５０】
周波数シフト法により求めるフィルタの特性は、阻止帯域特性が重要で、フィルタの通過帯域が広めで良く、通過帯域のずれが信号帯域とずれてもよく、遷移帯域特性も厳しくないときには、ディジタルアップコンバータ内に有する第２のローカル信号発生器としてのＤＤＳ１３２によりディジタルアップコンバータ動作開始時などにフィルタ係数を設定できる。
【００５１】
複素ＢＰＦ出力はミキサ２により目的周波数に周波数変換と実信号への変換が行われ、ＤＡ変換器によりＲＦまたはＩＦ信号として出力される。シミュレーションでは図５の、第２のＤＤＳ１３２のスプリアスレベルが−１００dBc以下なので、図６のディジタルアップコンバータの出力は第１のＩＦを周波数シフトしたスプリアス特性の非常に良好なものとなる。
【００５２】
図２乃至図６に示したシミュレーションは、サンプリング周波数Fs1＝Fs2＝６４Hz、送信周波数１５．０２Hz、第１のローカル信号発生器に位相演算語長３２bit、ＲＯＭサイズ１k word、ＲＯＭ出力１６bitの従来例と同じＤＤＳを用い、第１のミキサ１１０の出力におけるスプリアスを阻止帯域減衰量約４０dBの複素係数ＢＰＦにて抑圧した後、位相演算語長５bit、ＲＯＭサイズ３２word、ＲＯＭ出力１６bitの非常にＲＯＭサイズの小さいＤＤＳにより目的周波数へ変換した場合について示している。図６に示すようにディジタルアップコンバータの出力は、信号周波数より離れたスプリアスが完全に抑圧されていることが判る。
【００５３】
本実施の形態において、ディジタルアップコンバータの出力は複素出力としても良い。
また、本実施の形態において、周波数Fif1は、任意の周波数にディジタルアップコンバータの出力周波数Fif2に第２のＤＤＳ１３２が変換できない差の周波数を加算した周波数としても良い。
また、本実施の形態において、基準ＬＰＦ１３１がロールオフフィルタ１０１、１０２と同一特性であり、フィルタ係数の周波数シフトにＤＤＳ１３２でなく、ＤＤＳ１０３と同等以上の細かい周波数ステップで周波数ステップが設定可能な周波数シンセサイザを用いることで、ロールオフフィルタを省略することができる。
【００５４】
また、ＤＤＳ１０３のスプリアス特性がインターポレーションバンドパスフィルタ１２０フィルタの阻止帯域特性を許容限度以上に悪化させないものであれば、ＤＤＳ１０３を用いて周波数シフトしてもよい。
【００５５】
【発明の効果】
本発明によれば、ＲＯＭサイズを入きくするなど、回路規模増入による消費電力を増入させることなく、ディジタル信号処理による周波数シンセサイザのスプリアスによる影響を大きく低減し、かつ低消費電力なディジタルアップコンバータを実現することができる。
【００５６】
また、本発明によれば、第２のローカル信号発生器としてのＤＤＳの構成を簡略化できることから、ディジタルアップコンバータの出力サンプリング周波数を容易に高速にすることができる。
さらに、本発明によれば、ディジタルアップコンバータ出力のスプリアスを抑制するアナログフィルタが不要で、サンプリング周波数の高速化によりアナログフィルタ特性もブロードなもので良くなることから、本発明のディジタルアップコンバータを用いる送信機のコストダウンが図れる。
【図面の簡単な説明】
【図１】  本発明の実施の形態に係るディジタルアップコンバータの構成を示すブロック図。
【図２】  図１に示すディジタルアップコンバータにおけるロールオフフィルタの出力特性をシミュレーションした特性図。
【図３】  図１に示すディジタルアップコンバータにおけるインターポレーションバンドパスフィルタの特性とその出力をシミュレーションした特性図。
【図４】  図１に示すディジタルアップコンバータにおける第１のミキサに用いるＤＤＳの出力特性をシミュレーションした特性図。
【図５】  図１に示すディジタルアップコンバータにおける第２のミキサに用いるＤＤＳの出力特性をシミュレーションした特性図。
【図６】  図１に示すディジタルアップコンバータの出力特性をシミュレーションした特性図。
【図７】  図１に示すディジタルアップコンバータのミキサの局部信号発生器として使用するＤＤＳの基本的構成を概念的に示す説明図。
【図８】  従来のディジタルアップコンバータの構成を示すブロック図。
【図９】  図８に示すディジタルアップコンバータにおけるロールオフフィルタの出力特性をシミュレーションした特性図。
【図１０】  図８に示すディジタルアップコンバータにおけるミキサに用いるＤＤＳの出力特性をシミュレーションした特性図。
【図１１】  図８に示すディジタルアップコンバータの出力特性をシミュレーションした特性図。
【符号の説明】
１００  変調器
１０１、１０２  ロールオフフィルタ
１０３  ＤＤＳ（第１のローカル信号発生器)
１３２  ＤＤＳ（第２のローカル信号発生器）
１１０  第１のミキサ
１２０  インターポレーションバンドパスフィルタ
１４０  第２のミキサ
１５０  Ａ／Ｄ変換器
【図１】
0004790145.tif 000002
【図２】
0004790145.tif 000003
【図３】
0004790145.tif 000004
【図４】
0004790145.tif 000005
【図５】
0004790145.tif 000006
【図６】
0004790145.tif 000007
【図７】
0004790145.tif 000008
【図８】
0004790145.tif 000009
【図９】
0004790145.tif 000010
【図１０】
0004790145.tif 000011
【図１１】
0004790145.tif 000012