(57)【特許請求の範囲】
【請求項１】
出力電圧を制御するＤＣ−ＤＣコンバータの制御回路であって、
前記出力電圧に応じて検出される検出電圧が入力される反転入力端子及び基準電圧が入力される非反転入力端子を備え、前記基準電圧に対する前記検出電圧の差電圧を増幅する誤差増幅器と、
前記誤差増幅器の出力レベルが定常動作範囲の最大レベルを越えることを検出する第１比較部と、
前記出力レベルが前記定常動作範囲の最小レベルを下回ることを検出する第２比較部と、
前記第１比較部による検出で出力される第１出力および前記第２比較部による検出で出力される第２出力が入力され、前記第１出力と前記第２出力とを交互に検出する場合に異常検出信号を出力する信号判別部と、
前記異常検出信号に応答して、前記出力電圧の制御を停止させる停止回路と、
を備えることを特徴とするＤＣ−ＤＣコンバータの制御回路。
【請求項２】
出力電圧を制御するＤＣ−ＤＣコンバータの制御方法であって、
前記出力電圧に応じて検出される検出電圧と基準電圧とを比較した後に、前記基準電圧に対する前記検出電圧の差電圧を増幅した誤差出力信号を出力するステップと、
前記誤差出力信号の出力レベルが定常動作範囲の最大レベルを越えることを検出するステップと、
前記誤差出力信号の出力レベルが前記定常動作範囲の最小レベルを下回ることを検出するステップと、
前記誤差出力信号の出力レベルが最大レベルを越えることを検出するステップと前記誤差出力信号の出力レベルが最小レベルを下回ることを検出するステップとを交互に検出する場合に異常検出信号を出力するステップと、
前記異常検出信号に応答して、前記出力電圧の制御を停止させるステップとを有することを特徴とするＤＣ−ＤＣコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＤＣ―ＤＣコンバータの制御回路及びその制御方法に関する。
【背景技術】
【０００２】
携帯型電子機器は、電源として電池等のバッテリーが使用されるが、バッテリーの電力は、この携帯型電子機器が稼動して時間が経過するとともに放電され、バッテリーの出力電圧は時間が経過するとともに低下する。バッテリーの出力電圧が低下しても、携帯型電子機器に給電される電源電圧を一定に保つため、ＤＣ―ＤＣコンバータによる定電圧化が図られている。
【０００３】
また、この携帯型電子機器においては、様々な機器と接続されることから、当該携帯型電子機器と接続される機器の目標電圧に対応させて複数のＤＣ−ＤＣコンバータを用意することが必要となる。
【０００４】
ところで、このような携帯型電子機器においては、ＤＣ−ＤＣコンバータの動作条件毎に固有の特性の制御用ＩＣを個別に用意することを防ぎ汎用性を持たせるため、動作条件を設定する抵抗素子や容量素子が、制御用ＩＣに外付けされる構成となっているものがある。
【０００５】
この携帯用電子機器においては、屋内で据付位置を移動させて使用したり屋外に持ち出して使用することが多く、移動や持ち出しの際に誤って落下させてしまうことがある。このような場合には、落下時の衝撃によって、制御用ＩＣに外付けされた抵抗素子や容量素子が、脱落したり取り付けた状態が緩み、制御用ＩＣと電気的に接続されなかったり制御用ＩＣと抵抗素子等との電気的な接続に不具合が生じることになり、例えば出力電圧を急激に上昇させる過電圧の状態となることがある。
【０００６】
特許文献１には、過電圧の発生を防止する技術が記載されている。この文献に記載されたスイッチング型電源装置では、スイッチング電源用ＩＣが、充電回路が発生させる基準電圧を出力回路からの帰還電圧と比較し、この帰還電圧の値を基準電圧の値に近づけて出力電圧が低下することを防止している。ところが、例えば接続不良によって、スイッチング電源用ＩＣが出力回路と電気的に接続されなくなると、出力回路からの帰還電圧の値が零となり、帰還電圧の値と基準電圧の値との差が大きくなるから、スイッチング電源用ＩＣが、帰還電圧の値を基準電圧の値に近づけるように制御し、その結果として出力電圧が上昇して過電圧となってしまう。このため、このスイッチング型電源装置では、帰還電圧の値が低下して故障が生じたことを検出した場合には、出力端子と接続されたスイッチ手段をオフ状態にすることによって、出力電圧が上昇することを防止している。
【０００７】
一方、上述した携帯型電子機器においては、例えば、図７に図示するようなＤＣ−ＤＣコンバータ１００を備え、抵抗Ｒ３及びコンデンサＣ２が制御回路に外付けされており、この抵抗Ｒ３及びコンデンサＣ２によって誤差増幅器ＥＲＡ１の帰還経路を構成したものがある。
【特許文献１】特開２００５−１１７７８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、図７に図示する携帯型電子機器においても、移動や持ち出しの際に落下させると、衝撃によって抵抗Ｒ３やコンデンサＣ２が脱落して誤差増幅器ＥＲＡ１の帰還経路を構成することができなくなるから、誤差増幅器ＥＲＡ１は、誤差増幅機能を発揮せず電圧比較器として動作し、出力電圧ＶＯＵＴを抵抗Ｒ１とＲ２とによって分圧した電圧を、基準電圧ｅ１と比較する。図示の携帯型電子機器では、出力電圧ＶＯＵＴを抵抗Ｒ１とＲ２とによって分圧した入力端子（ＩＮ１）の電圧が、基準電圧ｅ１よりも低下すると、誤差増幅器（電圧増幅器）ＥＲＡ１の出力電圧が、出力可能な最大電圧となり、出力電圧ＶＯＵＴを抵抗Ｒ１とＲ２とによって分圧した入力端子（ＩＮ１）の電圧が、基準電圧ｅ１よりも上昇すると、誤差増幅器（電圧増幅器）ＥＲＡ１の出力電圧が、出力可能な最小電圧となる。ここで一般的に、誤差増幅器ＥＲＡ１の出力電圧における最大電圧とは、三角波発振器１３２のピーク電圧値に比して高電圧であり、最小電圧とは、三角波発振器１３２のボトム電圧値に比して低電圧である。ＰＷＭ比較器は、誤差増幅器（電圧増幅器）ＥＲＡ１の出力電圧が三角波発振器１３２の出力電圧よりも大きいと判断したときに、ハイレベルのＰＷＭ信号を出力してメインスイッチングトランジスタＦＥＴ１をオン状態にし、誤差増幅器（電圧増幅器）ＥＲＡ１の出力電圧が三角波発振器１３２の出力電圧よりも小さいと判断したときに、ローレベルのＰＷＭ信号を出力してメインスイッチングトランジスタＦＥＴ１をオフ状態にするから、抵抗Ｒ３やコンデンサＣ２が脱落したことにより、三角波発信器１３２の発振周波数とは関係なく、メインスイッチングトランジスタＦＥＴ１をオン状態あるいはオフ状態としてしまう。このため、メインスイッチングトランジスタＦＥＴ１のオン・オフ状態が繰り返されると、出力電圧ＶＯＵＴが変動する発振現象が生じてしまう。出力電圧ＶＯＵＴがＤＣ−ＤＣコンバータの制御範囲を越えて変動してしまい、ＤＣ−ＤＣコンバータの動作が不安定になってしまうことが懸念される。
【０００９】
この発明は、このような状況に鑑み提案されたものであって、出力電圧が変動する不安定な動作を検出し、不安定な動作が継続することを防止することができるＤＣ−ＤＣコンバータの制御回路及びその制御方法を提供する。
【課題を解決するための手段】
【００１０】
請求項１の発明に係るＤＣ−ＤＣコンバータの制御回路は、出力電圧を制御するＤＣ−ＤＣコンバータの制御回路であって、出力電圧に応じて検出される検出電圧が入力される反転入力端子及び基準電圧が入力される非反転入力端子を備え、前記基準電圧に対する前記検出電圧の差電圧を増幅する誤差増幅器と、誤差増幅器の出力レベルが定常動作範囲の最大レベルを越えることを検出する第１比較部と、出力レベルが定常動作範囲の最小レベルを下回ることを検出する第２比較部と、第１比較部による検出で出力される第１出力および第２比較部による検出で出力される第２出力が入力され、第１出力と第２出力とを交互に検出する場合に異常検出信号を出力する信号判別部と、異常検出信号に応答して、出力電圧の制御を停止させる停止回路と、を備えることを特徴とする。
【００１１】
請求項１の発明に係るＤＣ−ＤＣコンバータの制御回路によれば、ＤＣ−ＤＣコンバータの制御回路が正常な制御状態にあれば、基準電圧に対する検出電圧の差電圧に応じた制御により、誤差増幅器の誤差出力信号が定常動作範囲内の電圧レベルにあり出力電圧が目標電圧に制御される。
ＤＣ−ＤＣコンバータの制御回路が異常な制御状態にあれば、誤差増幅器の誤差出力信号の電圧レベルが定常動作範囲の最大レベルを越えるレベルと最小レベルを下回るレベルとの間で交互に変化することを検出する。誤差出力信号の電圧レベルが交互に変化することに基づいて、出力電圧が制御範囲を越えた異常な電圧にあることを検出することができる。
【００１２】
請求項２の発明に係るＤＣ−ＤＣコンバータの制御方法によれば、出力電圧を制御するＤＣ−ＤＣコンバータの制御方法であって、出力電圧に応じて検出される検出電圧と基準電圧とを比較した後に、前記基準電圧に対する前記検出電圧の差電圧を増幅した誤差出力信号を出力するステップと、誤差出力信号の出力レベルが定常動作範囲の最大レベルを越えることを検出するステップと、誤差出力信号の出力レベルが定常動作範囲の最小レベルを下回ることを検出するステップと、誤差出力信号の出力レベルが最大レベルを越えることを検出するステップと誤差出力信号の出力レベルが最小レベルを下回ることを検出するステップとを交互に検出する場合に異常検出信号を出力するステップと、異常検出信号に応答して、出力電圧の制御を停止させるステップとを有する。
【００１３】
請求項２の発明に係るＤＣ−ＤＣコンバータの制御方法によれば、ＤＣ−ＤＣコンバータが正常な制御状態にあれば、基準電圧に対する検出電圧の差電圧に応じた制御により、誤差出力信号が定常動作範囲内の電圧レベルにあり出力電圧が目標電圧に制御される。
ＤＣ−ＤＣコンバータが異常な制御状態にあれば、誤差出力信号の電圧レベルが定常動作範囲の最大レベルを越えるレベルと最小レベルを下回るレベルとの間で交互に変化することを検出する。誤差出力信号の電圧レベルが交互に変化することに基づいて、出力電圧が制御範囲を越えた異常な電圧にあることを検出することができる。
【発明の効果】
【００１４】
本発明のＤＣ−ＤＣコンバータの制御回路及びその制御方法によれば、基準電圧と出力電圧に応じて検出される検出電圧との差電圧を、誤差増幅するところ、誤差増幅された誤差出力信号の電圧レベルが交互に変化することに基づいて、出力電圧が制御範囲を越えた異常な電圧にあることを検出することができる。
【発明を実施するための最良の形態】
【００１５】
本発明のＤＣ−ＤＣコンバータの制御回路及びその制御方法を、図１ないし図６に図示する実施形態を参照しつつ説明する。図１は、実施形態１の降圧型ＤＣ−ＤＣコンバータ１０の回路構成図である。降圧型ＤＣ−ＤＣコンバータ１０は、図示するように、メインスイッチングトランジスタＦＥＴ１、同期側スイッチングトランジスタＦＥＴ２、チョークコイルＬ１、コンデンサＣ１を有する。
【００１６】
メインスイッチングトランジスタＦＥＴ１は、図示するように、ドレインに入力端子（ＩＮ）が接続され、直流入力電圧ＶＩＮが、入力端子（ＩＮ）を介して印加される。メインスイッチングトランジスタＦＥＴ１のソースは、同期側スイッチングトランジスタＦＥＴ２のドレインに接続されている。同期側スイッチングトランジスタＦＥＴ２のソースは、グランドに接続されている。さらに、メインスイッチングトランジスタＦＥＴ１のソース及び同期側スイッチングトランジスタＦＥＴ２のドレインは、チョークコイルＬ１に接続されている。このチョークコイルＬ１は、出力端子（ＯＵＴ）に接続されている。また、コンデンサＣ１が、出力端子（ＯＵＴ）とグランドとの間に接続されている。
【００１７】
この降圧型ＤＣ−ＤＣコンバータ１０では、図示するように、抵抗Ｒ１と抵抗Ｒ２とが直列に接続され、この抵抗Ｒ１，Ｒ２は、出力端子（ＯＵＴ）とグランドとの間に接続されている。この降圧型ＤＣ−ＤＣコンバータ１０は、制御回路２０を備えている。この制御回路２０は、ＩＣ（集積回路）によって構成されている。実施形態１の制御回路２０は、誤差増幅器ＥＲＡ１と、発振回路３０と、ＰＷＭ比較器４０と、論理回路５０とを有している。誤差増幅器ＥＲＡ１は、本発明の誤差増幅器に相当し、論理回路５０は、本発明の検出部に相当する。
【００１８】
誤差増幅器ＥＲＡ１は、抵抗Ｒ１と抵抗Ｒ２との接続点が、入力端子（ＩＮ１）を介して反転入力端子に接続されている。この反転入力端子には、出力電圧ＶＯＵＴを抵抗Ｒ１とＲ２とによって分圧した電圧Ｖ１が印加される。電圧Ｖ１は、本発明の検出電圧に相当する。
【００１９】
一方、誤差増幅器ＥＲＡ１は、基準電圧ｅ１が、非反転入力端子に印加されている。基準電圧ｅ１の値は、出力電圧ＶＯＵＴの値が目標電圧値であるときに、前記反転入力端子に印加される電圧Ｖ１の値と同じ値に設定されている。誤差増幅器ＥＲＡ１の出力端子（Ｎ）は、制御回路２０の端子（ＦＢ１）に接続されている。さらに、端子（ＦＢ１）と入力端子（ＩＮ１）との間には、帰還コンデンサＣ２と帰還抵抗Ｒ３とが直列に接続されている。帰還コンデンサＣ２及び帰還抵抗Ｒ３は、図示するように、制御回路２０の外部に取り付けられている。
【００２０】
発振回路３０は、起動停止回路３１及び三角波発振器３２を有する。ここで、例えば起動停止回路３１とは、起動制御信号ＯＮ／ＯＦＦに応じて制御回路２０に電源を供給する内部電源回路である。発振回路３０は、図１及び図３に図示するように、三角波信号ＶＳを出力する。この三角波信号ＶＳは、図示するように、一定の電圧値の範囲（ここでは、１．０Ｖ〜２．０Ｖ）で振幅する。起動停止回路３１には、入力端子（ＩＮ２）を介して起動制御信号ＯＮ／ＯＦＦが供給されている。なお、三角波発振器３２は、例えば、ＯＰアンプ、抵抗、コンデンサ等を用いて構成される。
【００２１】
ＰＷＭ比較器４０は、図１に図示するように、プラス側入力端子（＋）及びマイナス側入力端子（−）を有する。このプラス側入力端子（＋）は、誤差増幅器ＥＲＡ１の出力端子（Ｎ）に接続されている。
【００２２】
一方、ＰＷＭ比較器４０のマイナス側入力端子（−）は、三角波発振器３２に接続されている。さらに、ＰＭＷ比較器４０の出力端子（Ｑ）は、非反転出力端子（ＤＨ）を介してメインスイッチングトランジスタＦＥＴ１のゲートに接続され、ＰＷＭ比較器４０の出力端子（＊Ｑ）は、反転出力端子（ＤＬ）を介して同期側スイッチングトランジスタＦＥＴ２のゲートに接続されている。
【００２３】
論理回路５０は、図示するように、誤差増幅器ＥＲＡ１の出力端子（Ｎ）及び三角波発振器３２に接続されている。論理回路５０は、図２に図示するように、ウインドウコンパレータ６０と、カウンタ７０とによって構成されている。ウインドウコンパレータ６０は、本発明の信号判別部に相当する。このウインドウコンパレータ６０は、比較器ＣＯＭＰ１と、比較器ＣＯＭＰ２と、論理和ゲート回路ＯＲ１とを有する。比較器ＣＯＭＰ１は、本発明の第１比較部に相当し、比較器ＣＯＭＰ２は、本発明の第２比較部に相当する。
【００２４】
比較器ＣＯＭＰ１の非反転入力端子は、誤差増幅器ＥＲＡ１の出力端子（Ｎ）に接続されている。一方、比較器ＣＯＭＰ１は、基準電圧ｅ２が反転入力端子に印加されている。この基準電圧ｅ２の値は、三角波信号ＶＳの最大電圧値（ここでは２．０Ｖ）に設定されている。比較器ＣＯＭＰ１の出力端子（Ｎ１）は、論理和ゲート回路ＯＲ１に接続されている。
【００２５】
比較器ＣＯＭＰ２の反転入力端子は、誤差増幅器ＥＲＡ１の出力端子（Ｎ）に接続されている。一方、比較器ＣＯＭＰ２は、基準電圧ｅ３が非反転入力端子に印加されている。この基準電圧値ｅ３の値は、三角波信号ＶＳの最小電圧値（ここでは１．０Ｖ）に設定されている。比較器ＣＯＭＰ２の出力端子（Ｎ２）は、論理和ゲート回路ＯＲ１に接続されている。
【００２６】
カウンタ７０は、本発明の継続時間計時部に相当する。このカウンタ７０は、Ｄフリップフロップ回路（Ｄ−ＦＦ１〜Ｄ−ＦＦ３）と、論理積ゲート回路ＡＮＤ２とを有する。論理積ゲート回路ＡＮＤ２は、本発明の論理積回路に相当する。
【００２７】
３つのＤフリップフロップ回路（Ｄ−ＦＦ１〜Ｄ−ＦＦ３）は、直列に接続されている。ＤフリップフロップＤ−ＦＦ１の入力端子（Ｄ１）は、前記論理和ゲート回路ＯＲ１に接続されている。Ｄフリップフロップ回路Ｄ−ＦＦ２の入力端子（Ｄ２）は、Ｄフリップフロップ回路Ｄ−ＦＦ１の出力端子（Ｑ１）に接続されている。Ｄフリップフリップ回路Ｄ−ＦＦ３の入力端子（Ｄ３）は、Ｄフリップフリップ回路Ｄ−ＦＦ２の出力端子（Ｑ２）に接続されている。各Ｄフリップフロップ回路Ｄ−ＦＦ１〜Ｄ−ＦＦ３の出力端子（Ｑ１〜Ｑ３）は、論理積ゲート回路ＡＮＤ２に接続されている。各Ｄフリップフロップ回路Ｄ−ＦＦ１〜Ｄ−ＦＦ３のクロック端子（ＣＬ１〜ＣＬ３）は、三角波発振器３２に接続されている。
【００２８】
次に、降圧型ＤＣ−ＤＣコンバータ１０の制御方法を説明する。図１に図示する降圧型ＤＣ−ＤＣコンバータ１０は、トランジスタＦＥＴ１，ＦＥＴ２を交互にオン・オフ制御することにより、出力電圧ＶＯＵＴを、入力電圧ＶＩＮよりも低い電圧に制御する。この降圧型ＤＣ−ＤＣコンバータ１０では、メインスイッチングトランジスタＦＥＴ１のオン時間ＴＯＮと該メインスイッチングトランジスタＦＥＴ１のオフ時間ＴＯＦＦとの比（デューティー比）を変化させることにより、入力電圧ＶＩＮに対して、出力電圧ＶＯＵＴを目標電圧値に制御することができる。
【００２９】
入力電圧ＶＩＮと出力電圧ＶＯＵＴとの関係は、下記の数式のように表される。
ＶＯＵＴ＝{ＴＯＮ／（ＴＯＮ＋ＴＯＦＦ）}×ＶＩＮ
ここで、ＴＯＮ／（ＴＯＮ＋ＴＯＦＦ）：デューティー比
【００３０】
抵抗Ｒ１，Ｒ２は、出力電圧ＶＯＵＴを分圧し、分圧された電圧Ｖ１は、制御回路２０に帰還される。誤差増幅器ＥＲＡ１は、電圧Ｖ１と基準電圧ｅ１とを比較し、誤差出力電圧ＶＯＰをＰＷＭ比較器４０に出力する。この誤差出力電圧ＶＯＰは、基準電圧ｅ１に対する電圧Ｖ１の誤差電圧を反転増幅したものである。この誤差出力電圧ＶＯＰは、本発明の誤差出力信号に相当する。
【００３１】
三角波発振器３２は、三角波信号ＶＳを、ＰＷＭ比較器４０に出力する。この三角波信号ＶＳは、図３に図示するように、一定の電圧値の範囲（ここでは、１．０Ｖ〜２．０Ｖ）で振幅するものである。
【００３２】
ＰＷＭ比較器４０には、誤差出力電圧ＶＯＰがプラス側入力端子（＋）に、三角波信号ＶＳがマイナス側入力端子（−）に、それぞれ入力される。ＰＷＭ比較器４０は、誤差出力電圧ＶＯＰと三角波信号ＶＳの電圧値とを比較する
【００３３】
図３に図示するように、ＰＷＭ比較器４０は、誤差出力電圧ＶＯＰが、三角波信号ＶＳの電圧値よりも大きいときに、出力端子（Ｑ）からＨレベル（ハイレベル）のＰＷＭ信号を出力する。このとき、出力端子（＊Ｑ）からは、Ｌレベル（ローレベル）の反転ＰＷＭ信号が出力される。一方、ＰＷＭ比較器４０は、誤差出力電圧ＶＯＰが、三角波信号ＶＳの電圧値よりも小さいときに、Ｌレベル（ローレベル）のＰＷＭ信号を出力する。このとき、反転ＰＷＭ信号はＨレベル（ハイレベル）である。
【００３４】
電圧Ｖ１が基準電圧ｅ１に比べて低い場合には、誤差出力電圧ＶＯＰは大きくなり、ＰＷＭ信号がＨレベル（ハイレベル）になる期間（ＴＯＮ）が長くなる。これによって、前記デューティー比が大きくなり、出力電圧ＶＯＵＴが上昇する。これに対し、電圧Ｖ１が基準電圧ｅ１に比べて高い場合には、誤差出力電圧ＶＯＰは小さくなり、ＰＷＭ信号がＬレベル（ローレベル）になる期間（ＴＯＦＦ）が長くなる。これによって、前記デューティー比が小さくなり、出力電圧ＶＯＵＴが下降する。
【００３５】
ＰＷＭ信号は、非反転出力端子（ＤＨ）を介してメインスイッチングトランジスタＦＥＴ１のゲートに入力される。メインスイッチングトランジスタＦＥＴ１は、ＰＷＭ信号がＨレベル（ハイレベル）のときにオン状態になり、Ｌレベル（ローレベル）のときにオフ状態になる。また、反転ＰＷＭ信号は、反転出力端子（ＤＬ）を介して同期側スイッチングトランジスタＦＥＴ２のゲートに入力される。同期側スイッチングトランジスタＦＥＴ２は、反転ＰＷＭ信号がＬレベル（ローレベル）のときにオフ状態になり、Ｈレベル（ハイレベル）のときにオン状態になる。ＰＷＭ信号がＨレベルとＬレベルとの間を所定のデューティで繰り返し変化し、同時に反転ＰＷＭ信号がＬレベルとＨレベルとの間を所定のデューティで繰り返し変化することにより、出力電圧ＶＯＵＴが、目標電圧に制御されて、出力端子（ＯＵＴ）を介して各種の機器に供給される。
【００３６】
本実施形態の降圧型ＤＣ−ＤＣコンバータ１０は、落下時の衝撃等よって、帰還コンデンサＣ２や帰還抵抗Ｒ３が脱落したときに、次のように動作する。この降圧型ＤＣ−ＤＣコンバータ１０は、帰還コンデンサＣ２及び帰還抵抗Ｒ３が、端子（ＦＢ１）と入力端子（ＩＮ１）との間に接続されているときは、図３に図示するように、誤差出力電圧ＶＯＰが、三角波信号ＶＳの最小電圧値（１．０Ｖ）から最大電圧値（２．０Ｖ）までの定常動作範囲を中心に変動する。すなわち、誤差出力電圧ＶＯＰは、負荷が急激に変動する等により定常状態から大きく外れる場合には、一時的に定常動作範囲を越えて変動することがある。この誤差出力電圧ＶＯＰは、定常状態のときは、定常動作範囲内で変動する。
【００３７】
これに対し、抵抗Ｒ１，Ｒ２、帰還コンデンサＣ２、および帰還抵抗Ｒ３のうちの少なくともいずれかの素子が脱落したときは、図７に図示した従来の降圧型ＤＣ−ＤＣコンバータ１００と同様に、誤差増幅器ＥＲＡ１は、三角波信号ＶＳの最大電圧値（２．０Ｖ）・最小電圧値（１．０Ｖ）とは関係なく、誤差出力電圧ＶＯＰを、出力可能な最大電圧値、または／および最小電圧値の範囲で変動させる。
すなわち、抵抗Ｒ１が脱落すると、入力端子（ＩＮ１）は、図１から理解できるように、グランドに接続される。電圧Ｖ１は基準電圧ｅ１に比して低電圧に固定されるため、誤差増幅器ＥＲＡ１から出力される誤差出力電圧ＶＯＰは、三角波信号ＶＳの最大電圧値（２．０Ｖ）を越えた電圧に固定される。
帰還コンデンサＣ２、および帰還抵抗Ｒ３のうちの少なくともいずれか一方が脱落すると、誤差増幅器ＥＲＡ１は比較器として動作するようになる。出力電圧ＶＯＵＴは、誤差増幅器ＥＲＡ１によって検出されてトランジスタＦＥＴ１，ＦＥＴ２をスイッチング動作させることにより変動する。その変動が再び誤差増幅器ＥＲＡ１によって検出されて、出力電圧ＶＯＵＴを、誤差増幅器ＥＲＡ１が再び出力電圧ＶＯＵＴの変動を検出する前とは反対の極性に変動させる。この動作が繰り返されて、電圧Ｖ１は、ＤＣ−ＤＣコンバータ１０における出力電圧ＶＯＵＴのフィードバック経路に応じて定まる周期で振動する。これにより、誤差出力電圧ＶＯＰが振動する。
また、抵抗Ｒ２が脱落すると、入力端子（ＩＮ１）は出力端子ＶＯＵＴに接続される。この場合には、電圧Ｖ１が基準電圧ｅ１に比して高電圧に固定され、誤差増幅器ＥＲＡ１から出力される誤差出力電圧ＶＯＰは、三角波信号ＶＳの最小電圧値（１．０Ｖ）を下回る電圧に固定される。
【００３８】
この誤差出力電圧ＶＯＰは、図２に図示するように、比較器ＣＯＭＰ１の非反転入力端子に入力される。比較器ＣＯＭＰ１は、誤差出力電圧ＶＯＰを、基準電圧ｅ２（２．０Ｖ）と比較する。この比較器ＣＯＭＰ１は、誤差出力電圧ＶＯＰが基準電圧ｅ２よりも大きいときに、ハイレベル信号を出力する。誤差出力電圧ＶＯＰが基準電圧ｅ２よりも大きいときは、誤差出力電圧ＶＯＰが、前記定常動作範囲の最大値（２．０Ｖ）を越えている。
【００３９】
一方、この比較器ＣＯＭＰ１は、誤差出力電圧ＶＯＰが基準電圧ｅ２よりも小さいときに、ローレベル信号を出力する。誤差出力電圧ＶＯＰが基準電圧ｅ２よりも小さいときは、誤差出力電圧ＶＯＰが、前記定常動作範囲の最大値（２．０Ｖ）を越えていない。
【００４０】
図２に図示するように、前記誤差出力電圧ＶＯＰは、比較器ＣＯＭＰ２の反転入力端子に入力される。比較器ＣＯＭＰ２は、誤差出力電圧ＶＯＰを、基準電圧ｅ３（１．０Ｖ）と比較する。この比較器ＣＯＭＰ２は、誤差出力電圧ＶＯＰが基準電圧ｅ３よりも小さいときに、ハイレベル信号を出力する。誤差出力電圧ＶＯＰが基準電圧ｅ３よりも小さいときは、誤差出力電圧ＶＯＰが、前記定常動作範囲の最小値（１．０Ｖ）を下回っている。
【００４１】
一方、この比較器ＣＯＭＰ２は、誤差出力電圧ＶＯＰが基準電圧ｅ３よりも大きいときに、ローレベル信号を出力する。誤差出力電圧ＶＯＰが基準電圧ｅ３よりも大きいときは、誤差出力電圧ＶＯＰが、前記定常動作範囲の最小値（１．０Ｖ）を上回っている。
【００４２】
論理和ゲート回路ＯＲ１は、両比較器ＣＯＭＰ１，２が出力した信号が入力され、論理和演算の結果を出力する。この論理和ゲート回路ＯＲ１は、入力された信号のうちの少なくともいずれか一方の信号がハイレベル信号であるときに、ハイレベル信号を出力する。誤差出力電圧ＶＯＰが前記定常動作範囲を外れ、両比較器ＣＯＭＰ１，２のいずれかがハイレベル信号を出力すると、第１論理和ゲート回路ＯＲ１が、ハイレベル信号を出力する。
【００４３】
一方、論理和ゲート回路ＯＲ１は、入力されたすべての信号がローレベル信号であるときに、ローレベル信号を出力する。誤差出力電圧ＶＯＰが前記定常動作範囲にあり、両比較器ＣＯＭＰ１，２がローレベル信号を出力すると、第１論理和ゲート回路ＯＲ１が、ローレベル信号を出力する。
【００４４】
カウンタ７０は、第１論理和ゲート回路ＯＲ１がハイレベル信号を出力すると、次のように動作する。このハイレベル信号は、Ｄフリップフロップ回路Ｄ−ＦＦ１の入力端子（Ｄ１）に入力される。このＤフリップフロップＤ−ＦＦ１のクロック端子（ＣＬ１）には、タイミング信号Ｓ５が入力される。このタイミング信号Ｓ５は、前記三角波信号ＶＳの立ち上がりに同期して前記クロック端子（ＣＬ１）に入力される。
【００４５】
Ｄフリップフロップ回路Ｄ−ＦＦ１は、タイミング信号Ｓ５がクロック端子（ＣＬ１）に入力されることにより、第１論理和ゲート回路ＯＲ１が出力したハイレベル信号を記憶して出力端子（Ｑ１）から出力する。Ｄフリップフロップ回路Ｄ−ＦＦ１から出力されたハイレベル信号は、Ｄフリップフロップ回路Ｄ−ＦＦ２の入力端子（Ｄ２）及び第２論理積ゲート回路ＡＮＤ２に入力される。
【００４６】
Ｄフリップフロップ回路Ｄ−ＦＦ２は、タイミング信号Ｓ５がクロック端子（ＣＬ２）に入力されることにより、Ｄフリップフロップ回路Ｄ−ＦＦ１が出力したハイレベル信号を記憶して、次周期のタイミング信号Ｓ５に応じて、該ハイレベル信号を、出力端子（Ｑ２）から出力する。Ｄフリップフロップ回路Ｄ−ＦＦ２から出力されたハイレベル信号は、Ｄフリップフロップ回路Ｄ−ＦＦ３の入力端子（Ｄ３）及び第２論理積ゲート回路ＡＮＤ２に入力される。
【００４７】
Ｄフリップフロップ回路Ｄ−ＦＦ３は、タイミング信号Ｓ５がクロック端子（ＣＬ３）に入力されることにより、Ｄフリップフロップ回路Ｄ−ＦＦ２が出力したハイレベル信号を記憶して、さらに次周期のタイミング信号Ｓ５に応じて、該ハイレベル信号を、出力端子（Ｑ３）から出力する。Ｄフリップフロップ回路Ｄ−ＦＦ３から出力されたハイレベル信号は、第２論理積ゲート回路ＡＮＤ２に入力される。
【００４８】
第２論理積ゲート回路ＡＮＤ２は、入力されたすべての信号がハイレベル信号であるときに、論理積として、ハイレベルの異常検出信号ＥＲＲを出力する。誤差出力電圧ＶＯＰが前記定常動作範囲（１．０Ｖ〜２．０Ｖ）を外れていることが、少なくとも三角波発振器３２の３周期に亘る発振周期の間継続し、Ｄフリップフロップ回路Ｄ−ＦＦ１〜Ｄ−ＦＦ３が、ハイレベル信号を順次記憶して出力すると、第２論理積ゲート回路ＡＮＤ２が、異常検出信号ＥＲＲを出力する。
【００４９】
異常検出信号ＥＲＲは、図１に図示するように、起動停止回路３１に入力される。起動停止回路３１は、異常検出信号ＥＲＲが入力されると、三角波発振器３２に電力を供給することを停止する。三角波発振器３２は、電力の供給が停止されると、三角波信号ＶＳの生成を中止させ、発振回路３０の動作が停止する。
【００５０】
その後、本実施形態の降圧型ＤＣ−ＤＣコンバータ１０では、ＰＷＭ比較器４０が、ローレベルのＰＷＭ信号を、メインスイッチングトランジスタＦＥＴ１に出力し、メインスイッチングトランジスタＦＥＴ１をオフ状態にし、出力電圧ＶＯＵＴを零にする。これによって、出力電圧ＶＯＵＴが異常な変動を継続する不安定な動作を防止することができる。
【００５１】
なお、カウンタ７０は、誤差出力電圧ＶＯＰが前記定常動作範囲（１．０Ｖ〜２．０Ｖ）で変動し、Ｄフリップフロップ回路Ｄ−ＦＦ１〜Ｄ−ＦＦ３が、ローレベル信号を順次記憶して出力するときは、異常検出信号ＥＲＲをローレベルに維持し、異常検出は行われない。
【００５２】
実施形態１の降圧型ＤＣ−ＤＣコンバータ１０は、落下時の衝撃等よって、抵抗Ｒ１，Ｒ２、帰還コンデンサＣ２、および帰還抵抗Ｒ３のうちの少なくともひとつが脱落し、出力電圧ＶＯＵＴが、誤差増幅器ＥＲＡ１により基準電圧ｅ１に応じて設定されている目標電圧に維持されず変動してしまう場合には、論理回路５０によって、誤差出力電圧ＶＯＰが、三角波信号ＶＳの最小電圧値（１．０Ｖ）から最大電圧値（２．０Ｖ）までの定常動作範囲にないことが継続していることを検出することができる。そこで、実施形態１の降圧型ＤＣ−ＤＣコンバータ１０は、出力電圧ＶＯＵＴの値が目標電圧値ではないことを検出することができる。
また、降圧型ＤＣ−ＤＣコンバータ１０の制御方法によれば、落下時の衝撃等によって、抵抗Ｒ１，Ｒ２、帰還コンデンサＣ２、および帰還抵抗Ｒ３のうちの少なくともひとつが脱落し、出力電圧ＶＯＵＴが、誤差増幅器ＥＲＡ１により基準電圧ｅ１に応じて設定されている目標電圧に維持されず変動してしまう場合には、誤差出力電圧ＶＯＰが、三角波信号ＶＳの最小電圧値（１．０Ｖ）から最大電圧値（２．０Ｖ）までの定常動作範囲にないことが継続していることを検出することができる。そこで、降圧型ＤＣ−ＤＣコンバータ１０の制御方法によれば、出力電圧ＶＯＵＴの値が目標電圧値ではないことを検出することができる。
【００５３】
本実施形態の降圧型ＤＣ−ＤＣコンバータ１０では、論理回路５０のウインドウコンパレータ６０は、誤差出力電圧ＶＯＰが三角波信号ＶＳの最小電圧値（１．０Ｖ）から最大電圧値（２．０Ｖ）までの定常動作範囲にないことを判別したときは、前記電圧Ｖ１と基準電圧ｅ１との差電圧が大きいことを検出して、出力電圧ＶＯＵＴの値が目標電圧値から外れていることを検出することができる。
また、降圧型ＤＣ−ＤＣコンバータ１０の制御方法によれば、誤差出力電圧ＶＯＰが三角波信号ＶＳの最小電圧値（１．０Ｖ）から最大電圧値（２．０Ｖ）までの定常動作範囲にないことを判別したときは、前記電圧Ｖ１と基準電圧ｅ１との差電圧が大きいことを検出して、出力電圧ＶＯＵＴの値が目標電圧値から外れていることを検出することができる。
本実施形態の降圧型ＤＣ−ＤＣコンバータ１０及びその制御方法によれば、論理回路５０によって、制御回路２０の上流側で、誤差出力電圧ＶＯＰが三角波信号ＶＳの最小電圧値（１．０Ｖ）から最大電圧値（２．０Ｖ）までの定常動作範囲にないことを判別するから、制御回路２０の下流側で、誤差出力電圧ＶＯＰが三角波信号ＶＳの最小電圧値（１．０Ｖ）から最大電圧値（２．０Ｖ）までの定常動作範囲にないことを判別する場合に比べて、出力電圧ＶＯＵＴの値が目標電圧値から外れていることを迅速に検出することができる。
【００５４】
さらに、本実施形態の降圧型ＤＣ−ＤＣコンバータ１０では、誤差出力電圧ＶＯＰが、三角波信号ＶＳの最小電圧値（１．０Ｖ）から最大電圧値（２．０Ｖ）までの定常動作範囲にないことが継続しているときは、論理回路５０のカウンタ７０は、前記電圧Ｖ１と基準電圧ｅ１との差電圧が大きいことを継続して検出し、出力電圧ＶＯＵＴの値が目標電圧値ではないことが継続していることを検出することができる。降圧型ＤＣ−ＤＣコンバータ１０では、抵抗Ｒ１，Ｒ２、帰還コンデンサＣ２、帰還抵抗Ｒ３等が脱落し、出力電圧ＶＯＵＴが正常に目標電圧に制御されていないことを検出することができる。一方、降圧型ＤＣ−ＤＣコンバータ１０では、誤差出力電圧ＶＯＰが、三角波信号ＶＳの最小電圧値（１．０Ｖ）から最大電圧値（２．０Ｖ）までの定常動作範囲にあることが継続しているときは、カウンタ７０は、出力電圧ＶＯＵＴの値が目標電圧に維持制御されていることを検出することができる。
また、降圧型ＤＣ−ＤＣコンバータ１０の制御方法によれば、誤差出力電圧ＶＯＰが、三角波信号ＶＳの最小電圧値（１．０Ｖ）から最大電圧値（２．０Ｖ）までの定常動作範囲にないことが継続しているときは、前記電圧Ｖ１と基準電圧ｅ１との差電圧が大きいことを継続して検出し、出力電圧ＶＯＵＴの値が目標電圧値ではないことが継続していることを検出することができる。一方、この降圧型ＤＣ−ＤＣコンバータ１０の制御方法によれば、誤差出力電圧ＶＯＰが、三角波信号ＶＳの最小電圧値（１．０Ｖ）から最大電圧値（２．０Ｖ）までの定常動作範囲にあることが継続しているときは、出力電圧ＶＯＵＴの値が目標電圧に維持制御されていることを検出することができる。
【００５５】
本実施形態の降圧型ＤＣ−ＤＣコンバータ１０は、Ｄフリップフロップ回路（Ｄ−ＦＦ１〜Ｄ−ＦＦ３）が、３段に亘り直列接続され、タイミング信号Ｓ５がクロック端子（ＣＬ１〜ＣＬ３）に入力される。これにより、Ｄフリップフロップ回路Ｄ−ＦＦ２及びＤフリップフロップ回路Ｄ−ＦＦ３は、それぞれ前段のＤフリップフロップ回路Ｄ−ＦＦ１及びＤフリップフロップ回路Ｄ−ＦＦ２が出力した信号を、タイミング信号Ｓ５の周期ごとに記憶して後段に出力する。例えば、誤差出力電圧ＶＯＰが、三角波信号ＶＳの最小電圧値（１．０Ｖ）から最大電圧値（２．０Ｖ）までの定常動作範囲になく、ウインドウコンパレータ６０の第１論理和ゲート回路ＯＲ１が、ハイレベル信号を少なくとも三角波発振器３２の３周期の発振周期の期間出力し続けるときは、このハイレベル信号が、Ｄフリップフロップ回路（Ｄ−ＦＦ１〜Ｄ−ＦＦ３）を順次移動し、第２論理積ゲート回路ＡＮＤ２に入力される。加えて、この降圧型ＤＣ−ＤＣコンバータ１０は、第２論理積ゲート回路ＡＮＤ２が、すべてのＤフリップフロップ回路（Ｄ−ＦＦ１〜Ｄ−ＦＦ３）が出力した信号の論理積を出力する。例えば、すべてのＤフリップフロップ回路（Ｄ−ＦＦ１〜Ｄ−ＦＦ３）がハイレベル信号を出力したときは、第２論理積ゲート回路ＡＮＤ２が、ハイレベルの異常検出信号ＥＲＲを出力する。この降圧型ＤＣ−ＤＣコンバータ１０及びその制御方法によれば、誤差出力電圧ＶＯＰが、少なくとも三角波発振器３２の３周期の発振周期の期間に亘り、三角波信号ＶＳの最小電圧値（１．０Ｖ）から最大電圧値（２．０Ｖ）までの定常動作範囲にないときに、ハイレベルの異常検出信号ＥＲＲを出力し、出力電圧ＶＯＵＴの値が目標電圧値ではないことが継続していることを検出することができる。
【００５６】
なお、本実施形態の降圧型ＤＣ−ＤＣコンバータ１０は、図１に図示する抵抗Ｒ１や抵抗Ｒ２が脱落したときも、論理回路５０が、異常検出信号ＥＲＲを出力する。ここでは、上述した降圧型ＤＣ−ＤＣコンバータ１０の制御方法と同一の方法の説明を省略する。例えば、抵抗Ｒ１が脱落したときは、出力電圧ＶＯＵＴが正常に帰還されず、電圧Ｖ１が下降する。この場合には、誤差出力電圧ＶＯＰが、基準電圧ｅ２（２．０Ｖ）よりも大きくなるから、論理回路５０は、誤差出力電圧ＶＯＰが、三角波信号ＶＳの最大電圧値（２．０Ｖ）よりも大きいと判断し、ハイレベルの異常検出信号ＥＲＲを前記起動停止回路３１に出力する。
【００５７】
また、例えば、抵抗Ｒ２が脱落したときは、出力電圧ＶＯＵＴが分圧されないため、電圧Ｖ１が上昇する。この場合には、誤差出力電圧ＶＯＰが、基準電圧ｅ３（１．０Ｖ）よりも小さくなることにより、論理回路５０は、誤差出力電圧ＶＯＰが、三角波信号ＶＳの最小電圧値（１．０Ｖ）よりも小さいと判断し、ハイレベルの異常検出信号ＥＲＲを前記起動停止回路３１に出力する。
【００５８】
本発明は、上述した実施形態１に限定されるものではなく、発明の趣旨を逸脱しない範囲内において構成の一部を適宜変更して実施することができる。以下の説明に用いる図面においては、上述した実施形態と同一の構成は同一の符号を付している。例えば、論理積ゲート回路ＡＮＤ２は、異常検出信号ＥＲＲを、起動停止回路３１に出力することに限らず、誤差増幅器ＥＲＡ１やＰＷＭ比較器４０に出力するものであってもよい。例えば、ＰＷＭ比較器４０は、異常検出信号ＥＲＲが入力されたときに、ローレベルのＰＷＭ信号を、メインスイッチングトランジスタＦＥＴ１に出力し、メインスイッチングトランジスタＦＥＴ１をオフ状態にし、出力電圧ＶＯＵＴを零にすることができる。これによって、出力電圧ＶＯＵＴが変動する不安定な動作が継続することを防止することができる。
【００５９】
上述した実施形態１では、ウインドウコンパレータ６０は、誤差出力電圧ＶＯＰが、基準電圧ｅ２（２．０Ｖ）よりも大きいことまたは／および基準電圧ｅ３（１．０Ｖ）よりも小さいことを、論理和ゲート回路ＯＲ１が出力する論理和信号によって判別しているが、ウインドウコンパレータは、論理和ゲート回路ＯＲ１を備えず、該誤差出力電圧ＶＯＰを、基準電圧ｅ２または／および基準電圧ｅ３と比較した結果をそれぞれ出力して、誤差出力電圧ＶＯＰが、基準電圧ｅ２（２．０Ｖ）よりも大きいことまたは／および基準電圧ｅ３（１．０Ｖ）よりも小さいことを判別してもよい。これにより、誤差出力電圧ＶＯＰが、交互に、基準電圧ｅ２よりも大きくなり、そして基準電圧ｅ３よりも小さくなる場合は、電圧値が振幅する発振現象が生じていることになるから、このウインドウコンパレータ及びその制御方法によれば、誤差出力電圧ＶＯＰが、基準電圧ｅ２よりも大きいこと、もしくは基準電圧ｅ３よりも小さいことを、交互に検出したときに、発振現象が生じていることを判別することができる。
【００６０】
上述した実施形態では、ウインドウコンパレータ６０は、２つの比較器ＣＯＭＰ１，２を有するが、１つの比較器（ＣＯＭＰ１又はＣＯＭＰ２）を有するものであってもよい。このウインドウコンパレータ及びその制御方法によれば、ウインドウコンパレータは、誤差出力電圧ＶＯＰが、基準電圧ｅ２よりも大きいこと又は基準電圧ｅ３よりも小さいことの少なくとも一方を満たしていないことを判別することができ、誤差出力電圧ＶＯＰが、基準電圧ｅ２よりも大きいこと又は基準電圧ｅ３よりも小さいことの少なくとも一方を満たしていないことを判別したときは、出力電圧ＶＯＵＴの値が目標電圧から大きく外れていることを検出することができる。
【００６１】
また、図４に図示する降圧型ＤＣ−ＤＣコンバータ１０Ａは、電流制御型のＤＣ−ＤＣコンバータの一例である。この降圧型ＤＣ−ＤＣコンバータ１０Ａでは、前記三角波発振器３２に代えて方形波発振器３２Ａが備えられている。論理回路５０Ａは、誤差増幅器ＥＲＡ１の誤差出力電圧ＶＣにおける異常電圧の継続時間を方形波発振器３２Ａを用いて計時し、異常検出信号ＥＲＲを起動停止回路３１に出力するものである。
【００６２】
さらに、本発明は、降圧型ＤＣ−ＤＣコンバータに限らず、図５及び図６に図示するように、昇圧型ＤＣ−ＤＣコンバータ１０Ｂ及び負電圧を出力するＤＣ−ＤＣコンバータ１０Ｃに適用することもできる。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施形態に係る降圧型ＤＣ−ＤＣコンバータの回路構成図である。
【図２】同降圧型ＤＣ−ＤＣコンバータが備える論理回路の回路構成図である。
【図３】同降圧型ＤＣ−ＤＣコンバータの信号波形のタイミングチャートである。
【図４】実施形態２に係る降圧型ＤＣ−ＤＣコンバータの回路構成図である。
【図５】実施形態３に係る昇圧型ＤＣ−ＤＣコンバータの回路構成図である。
【図６】実施形態４に係る負電圧を出力するＤＣ−ＤＣコンバータの回路構成図である。
【図７】従来の降圧型ＤＣ−ＤＣコンバータの回路構成図である。
【符号の説明】
【００６４】
１０，１０Ａ，１０Ｂ，１０Ｃ  ＤＣ−ＤＣコンバータ
２０，２０Ａ，２０Ｂ，２０Ｃ  制御回路
３０，３０Ａ                  発振回路
５０，５０Ａ                  論理回路（検出部）
６０                          ウインドウコンパレータ（信号判別部）
７０                          カウンタ（継続時間計時部）
ＡＮＤ２                      第２論理積ゲート回路（論理積回路）
ＣＯＭＰ１                    比較器（第１比較部）
ＣＯＭＰ２                    比較器（第２比較部）
ｅ１，ｅ２，ｅ３              基準電圧
ＥＲＡ１                      誤差増幅器
Ｓ５                          タイミング信号（クロック信号）
Ｖ１                          検出電圧
ＶＯＰ，ＶＣ                  誤差出力電圧
ＶＯＵＴ                      出力電圧
【図１】
0004753723.tif 000002
【図２】
0004753723.tif 000003
【図３】
0004753723.tif 000004
【図４】
0004753723.tif 000005
【図５】
0004753723.tif 000006
【図６】
0004753723.tif 000007
【図７】
0004753723.tif 000008