(57)【特許請求の範囲】
【請求項１】
減圧可能なチャンバ内で原料ガスをプラズマ放電で分解して被処理基板上に導電膜を形成し、成膜処理の累積回数が所定値に達すると前記チャンバ内をドライクリーニングして初期状態に戻すプラズマＣＶＤ装置において、
前記チャンバ内で被処理基板を載置する絶縁体ステージと、
前記ステージに埋設された接地電極と、
前記チャンバ内に前記接地電極と対向して設けられた高周波電極と、
前記高周波電極にプラズマ生成用の高周波を供給する高周波電源と、
前記初期状態から前記成膜処理の累積回数が増大するにつれて前記接地電極と前記基板との間のステージ・インピーダンスが低下することによる前記基板に掛かる電圧の増加を抑制するために、前記接地電極とグランド電位との間に挿入された固定コンデンサと
を有し、
前記成膜処理が前記所定値の回数だけ繰り返される１サイクル内でサイクル終了時の前記コンデンサのインピーダンスと前記ステージ・インピーダンスとの合成インピーダンスがサイクル開始時の前記ステージ・インピーダンスに実質的に一致ないし近似するように、前記コンデンサのキャパシタンスが選定される、
プラズマＣＶＤ装置。
【請求項２】
減圧可能なチャンバ内で原料ガスをプラズマ放電で分解して被処理基板上に導電膜を形成し、成膜処理の累積回数が所定値に達すると前記チャンバ内をドライクリーニングして初期状態に戻すプラズマＣＶＤ装置において、
前記チャンバ内で被処理基板を載置する絶縁体ステージと、
前記ステージに埋設された接地電極と、
前記チャンバ内に前記接地電極と対向して設けられた高周波電極と、
前記高周波電極にプラズマ生成用の高周波を供給する高周波電源と、
前記初期状態から前記成膜処理の累積回数が増大するにつれて前記高周波電極と前記接地電極との間のチャンバ・インピーダンスが低下することによる前記基板に掛かる電圧の増加を抑制するために、前記接地電極とグランド電位との間に挿入された固定コンデンサと
を有し、
前記成膜処理が前記所定値の回数だけ繰り返される１サイクル内でサイクル終了時の前記コンデンサのインピーダンスと前記チャンバ・インピーダンスとの合成インピーダンスがサイクル開始時の前記チャンバ・インピーダンスに実質的に一致ないし近似するように、前記コンデンサのキャパシタンスが選定される、
プラズマＣＶＤ装置。
【請求項３】
前記ステージがＡlＮからなる、請求項１または請求項２記載のプラズマＣＶＤ装置。
【請求項４】
前記ステージに前記基板を加熱するための加熱部が設けられる、請求項１ないし３のいずれか一項に記載のプラズマＣＶＤ装置。 
【請求項５】
前記加熱部が前記接地電極の下に設けられた発熱体を有する、請求項４に記載のプラズマＣＶＤ装置。
【請求項６】
前記接地電極がメッシュ状に形成されている、請求項５に記載のプラズマＣＶＤ装置。
【請求項７】
前記処理ガスが金属を含み、前記基板上に金属膜が形成される、請求項１ないし６のいずれか一項に記載のプラズマＣＶＤ装置。
【請求項８】
前記処理ガスがＴｉＣｌ4を含み、前記基板上にＴｉ膜が形成される、請求項７に記載のプラズマＣＶＤ装置。
【請求項９】
前記高周波の周波数が４５０ｋＨｚ〜２ＭＨｚの範囲内に選ばれる、請求項１ないし８のいずれか一項に記載のプラズマＣＶＤ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマを利用して化学気相成長（ＣＶＤ：Chemical Vapor Deposition）による成膜処理を被処理基板に施すプラズマＣＶＤ装置に関する。
【背景技術】
【０００２】
プラズマＣＶＤは、減圧されたチャンバ内でプラズマのエネルギーにより反応性の処理ガスを化学的に活性なイオンやラジカルに分解して、被処理基板上の表面反応により膜を形成する成膜法である。一般に、メタル成膜たとえばＴｉ成膜用のプラズマＣＶＤ装置では、チャンバ内のステージ上で基板を保持し、基板にステージ側から熱（ヒータ熱）を加えて表面反応を促進するため、基板上の成膜に伴って基板の周囲（特にステージの上面や側面）でもデポジションが生成される。そして、そのような基板周囲に生成されるデポジションは、プラズマ状態に影響を与えたり、剥がれてパーティクルの原因になったりする。このことから、たとえば５００回（５００枚）の成膜処理回数（基板処理枚数）毎にチャンバ内をドライクリーニングして、チャンバ内の各部をデポジションの無い初期状態に戻すようにしている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記のようにチャンバ内を定期的にドライクリーニングする方式においても、プロセス条件やデバイス条件次第では、ドライクリーニングサイクルの後半（たとえば２００枚以降）で基板にダメージが発生して、歩留まりが低下することがある。本発明者が原因を調べたところ、成膜処理の回数を重ねるにつれてチャンバ内でデポジションが累積または増大してインピーダンスが変化し、その中で基板に掛かる電圧（基板電位差）が次第に上昇し、終には基板自体が異常放電等でダメージを受けるものとの結論が得られた。この問題に対しては、ドライクリーニングサイクルを短くすることが手っ取り早い対処法である。しかしながら、ドライクリーニングは相当長い時間（通常５時間以上）を要する。ドライクリーニングサイクルを短くする（つまりドライクリーニングの頻度が増える）ことは、生産効率の面で望ましくない。
【０００４】
本発明は、上記のような従来技術の問題点に鑑みてなされたもので、ドライクリーニングサイクルの中で成膜処理の回数を重ねても被処理基板に掛かる電圧の増加が抑制されるようにして基板のダメージを防止し、歩留まりを改善するプラズマＣＶＤ装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的を達成するために、本発明の第１のプラズマＣＮＤ装置は、減圧可能なチャンバ内で原料ガスをプラズマ放電で分解して被処理基板上に導電膜を形成し、成膜処理の累積回数が所定値に達すると前記チャンバ内をドライクリーニングして初期状態に戻すプラズマＣＶＤ装置において、前記チャンバ内で被処理基板を載置する絶縁体ステージと、前記ステージに埋設された接地電極と、前記チャンバ内に前記接地電極と対向して設けられた高周波電極と、前記高周波電極にプラズマ生成用の高周波を供給する高周波電源と、前記初期状態から前記成膜処理の累積回数が増大するにつれて前記接地電極と前記基板との間のステージ・インピーダンスが低下することによる前記基板に掛かる電圧の増加を抑制するために、前記接地電極とグランド電位との間に挿入された固定コンデンサとを有し、前記成膜処理が前記所定値の回数だけ繰り返される１サイクル内でサイクル終了時の前記コンデンサのインピーダンスと前記ステージ・インピーダンスとの合成インピーダンスがサイクル開始時の前記ステージ・インピーダンスに実質的に一致ないし近似するように、前記コンデンサのキャパシタンスが選定される。
【０００６】
上記第１のプラズマＣＶＤ装置においては、ドライクリーニングサイクルの中でステージ・インピーダンスが低下しても、固定コンデンサによるインピーダンス挿入効果ないし分圧効果により、ステージ・インピーダンスの低下を補償し、基板に掛かる電圧の増加を抑制することができる。
【０００７】
本発明の第２のプラズマＣＶＤ装置は、減圧可能なチャンバ内で原料ガスをプラズマ放電で分解して被処理基板上に導電膜を形成し、成膜処理の累積回数が所定値に達すると前記チャンバ内をドライクリーニングして初期状態に戻すプラズマＣＶＤ装置において、前記チャンバ内で被処理基板を載置する絶縁体ステージと、前記ステージに埋設された接地電極と、前記チャンバ内に前記接地電極と対向して設けられた高周波電極と、前記高周波電極にプラズマ生成用の高周波を供給する高周波電源と、前記初期状態から前記成膜処理の累積回数が増大するにつれて前記高周波電極と前記接地電極との間のチャンバ・インピーダンスが低下することによる前記基板に掛かる電圧の増加を抑制するために、前記接地電極とグランド電位との間に挿入された固定コンデンサとを有し、前記成膜処理が前記所定値の回数だけ繰り返される１サイクル内でサイクル終了時の前記コンデンサのインピーダンスと前記チャンバ・インピーダンスとの合成インピーダンスがサイクル開始時の前記チャンバ・インピーダンスに実質的に一致ないし近似するように、前記コンデンサのキャパシタンスが選定される。
【０００８】
上記第２のプラズマＣＶＤ装置においては、ドライクリーニングサイクルの中でチャンバ・インピーダンスが低下しても、固定コンデンサによるインピーダンス挿入効果ないし分圧効果により、チャンバ・インピーダンスの低下を補償し、基板に掛かる電圧の増加を抑制することができる。
【００１３】
本発明のプラズマＣＶＤ装置では、絶縁体ステージの上に基板が載置されることで、接地電極と基板との間にキャパシタンス（ステージ・キャパシタンス）が形成される。ステージの材質としては熱伝導率の高いＡlＮが好ましい。ステージにおいて、好ましくは接地電極の下には発熱体が設けられ、発熱体から発生した熱がメッシュ状の接地電極を通ってステージ上の絶縁体に伝えられる。プラズマ生成用高周波は任意の周波数に選定できるが、好ましくは、基板、電極、基板周囲のデポジション（導電膜）のインダクタンス成分が実質的に無視できる４５０ｋＨｚ〜２ＭＨｚの範囲内に選ばれてよい。本発明によれば、特にＴｉ等のメタル成膜用のプラズマＣＶＤ装置において大きな利点が得られる。
【発明の効果】
【００１４】
本発明のプラズマＣＶＤ装置によれば、上記のような構成と作用により、ドライクリーニングサイクルの中で成膜処理の回数を重ねても被処理基板に掛かる電圧の増加を効果的に抑制して、基板のダメージを防止し、歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付図を参照して本発明の好適な実施の形態を説明する。
【００１６】
図１に、本発明の一実施形態によるプラズマＣＶＤ装置の要部の構成を示す。このプラズマＣＶＤ装置は、Ｔｉ成膜用の容量結合型平行平板プラズマＣＶＤ装置として構成されており、たとえばアルミニウムまたはステンレス鋼等の金属製の円筒形チャンバ１０を有している。
【００１７】
チャンバ１０内には、被処理基板としてたとえば半導体ウエハＷを載置する円盤状のステージ１２が設けられている。図示の構成例では、ステージ１２を所定の高さ位置で水平に支持するためにチャンバ１０の底から垂直上方に延びる脚状の支持部１４が設けられている。ステージ１２の上面周縁部には、ウエハローディング時に半導体ウエハＷをウエハ載置面１２ａに案内するためのガイドリング１６が設けられている。図示省略するが、ウエハローディング／アンローディング時にステージ１２上で半導体ウエハＷを上げ下げするためのリフト機構（リフトピン、昇降駆動部等）も備わっている。
【００１８】
ステージ１２は主として絶縁体からなり、少なくともウエハ載置面１２ａを熱伝導率の高い絶縁体たとえばＡｌＮで構成し、ウエハ載置面１２ａの下にメッシュ状の接地電極１８を設け、さらにその下にたとえば抵抗発熱素子からなるヒータ２０を内蔵している。本発明にしたがい、接地電極１８はコンデンサ２２を介してグランド電位に接地されている。この実施形態におけるコンデンサ２２はキャパシタンスの一定な固定コンデンサである。ヒータ２０はヒータ電源２４からの給電または通電で発熱する。ヒータ２０で発生した熱は、メッシュ状の接地電極１８を通り抜けてウエハ載置面１２ａ上の半導体ウエハＷに伝わるようになっている。
【００１９】
ステージ１２上方のチャンバ天井には接地電極１８と対向する上部電極２６が設けられている。この上部電極２６は、ステージ１２上の半導体ウエハＷに向けて処理ガスを供給するシャワーヘッドを兼ねており、多数のガス噴出孔２６ａとガスマニホールド（バッファ室）２６ｂを有している。このシャワーヘッド２６のガス導入口２６ｃには、ガス供給機構２８からのガス供給管３０が絶縁性のコネクタ部材２７を介して接続されている。ガス供給管３０の途中には開閉弁３２が設けられている。
【００２０】
ガス供給機構２８は、Ｔｉ成膜用のガスを供給する処理ガス供給系と、ドライクリーニング用のクリーニングガスを供給するクリーニングガス供給系とを有している。処理ガス供給系には、Ｔｉ含有ガス（通常はＴｉ化合物ガスたとえばＴｉＣｌ4ガス）供給部のほかに、還元ガス（たとえばＨ2ガス）供給部、希ガス（たとえばＡｒガス）供給部等が含まれる。クリーニングガス供給系には、クリーニングガスとしてたとえばＣｌＦ3ガスを供給するＣｌＦ3ガス供給部に加えて、希釈ガスとしてたとえばＮ2ガスを供給するＮ2ガス供給部等が含まれる。各ガス供給部は、個別に開閉弁やマスフローコントローラ（ＭＦＣ）を備えている。
【００２１】
上部電極２６には、成膜処理時に高周波電源３４より整合器３６を介して所定周波数たとえば４５０ｋＨｚの高周波が所定のパワーで印加されるようになっている。上部電極２６に高周波電源３４からの高周波が印加されると、接地電極１８との間のグロー放電でステージ１２上方の空間に反応ガスのプラズマが生成される。本実施形態におけるプラズマ生成用の高周波は任意の周波数に選定できるが、好ましくは、基板、電極、基板周囲のデポジション（導電膜）のインダクタンス成分が実質的に無視できる４５０ｋＨｚ〜２ＭＨｚの範囲内に選ばれてよい。上部電極２６は、リング状の絶縁体３８によってチャンバ１０から電気的に絶縁されている。
【００２２】
チャンバ１０の底には排気口４０が設けられ、この排気口４０に排気管４２を通じて排気装置４４が接続されている。排気装置４４は、真空ポンプを有しており、チャンバ１０内の処理空間を所望の真空度に減圧することができる。チャンバ１０の側壁には、半導体ウエハＷの搬入出口を開閉するゲートバルブ４６が取り付けられている。
【００２３】
このプラズマＣＶＤ装置において、ステージ１２上の半導体ウエハＷにＴｉ成膜処理を施すときは、ガス供給機構２８より上記のような処理ガス（ＴｉＣｌ4ガス，Ｈ2ガス，Ａｒガス等）を所定の混合比および流量でチャンバ１０内に導入し、排気装置４４によりチャンバ１０内の圧力を設定値にする。さらに、高周波電源３４より高周波を所定のパワーで上部電極２６に給電する。また、ヒータ電源２４によりステージ１２内のヒータ２０を通電発熱させて、ウエハ載置面１２ａを所定温度（たとえば３５０〜７００°Ｃ）に加熱する。上部電極（シャワーヘッド）２６のガス吐出孔２６ａより吐出された処理ガスは上部電極２６と下部電極（接地電極）１２間のグロー放電中でプラズマ化し、このプラズマで生成されるラジカルやイオン等が半導体ウエハＷの主面（上面）に入射して表面反応（ＴｉＣｌ4とＨ2との還元反応）により、Ｔｉの膜が形成される。
【００２４】
このプラズマＣＶＤ装置によるＴｉ成膜の代表的な適用例は、配線接続孔（コンタクトホール、ビアホール等）の埋め込みに先立つバリアメタルである。この種のバリアメタルは、配線接続孔の内壁に高アスペクト比で成膜される必要がある。そのために、ガス流量、圧力、温度等のプロセスパラメータが最適値に制御される。
【００２５】
もっとも、半導体ウエハＷ上のＴｉ成膜に伴ってチャンバ１０内の各部、特にウエハと同等に加熱されるステージ１２に不所望なデポジションが生成される。それらのデポジションは、ウエハ処理枚数が増えるほど、つまり成膜処理の回数を重ねるほど蓄積して増大し、剥がれるとパーティクルの原因になる。そこで、このプラズマＣＶＤ装置では、定期的に、たとえば５００回（５００枚）の成膜処理回数（基板処理枚数）毎に、チャンバ内をドライクリーニングして、チャンバ内の各部をデポジションの無い初期状態に戻すようにしている。
【００２６】
ドライクリーニング処理では、ステージ１２上に半導体ウエハＷが載置されていない状態の下で、ガス供給機構２８より上記のようなクリーニグガス（ＣｌＦ3ガス，Ｎ2ガス等）を所定の混合比および流量でチャンバ１０内に導入し、排気装置４４によりチャンバ１０内の圧力を設定値にする。ＣｌＦ3ガスを用いるドライクリーニングはプラズマを必要としないため、高周波電源３４はオフにしておいてよい。処理温度は、ヒータ２０を通電発熱させてステージ１２を適当な温度に加熱するのが好ましいが、室温のままでもよい。シャワーヘッド２６のガス吐出孔２６ａより吐出されたＣｌＦ3ガスは、チャンバ１０内の隅々に行き渡り、各部のデポジションまたは堆積膜と反応してエッチングする。エッチングによって各部から蒸発した反応生成物は、排ガスとして排気口４０よりチャンバ１０の外へ排出される。
【００２７】
このようなドライクリーニングを定期的に行うことで、チャンバ１０内に生成される不所望なデポジションが許容限度を超えるまでに成長する事態を回避することができる。
【００２８】
しかしながら、ドライクリーニングサイクルつまり５００回の成膜処理の間にチャンバ１０内ではデポジションが成長するにつれて高周波電源３４からの高周波に対するインピーダンスが徐々に低下し、それによって半導体ウエハＷに掛かる電圧（ウエハ電位差）が次第に増大する。そのようなチャンバ内のインピーダンス低下のうち、ステージ１２のインピーダンスつまり半導体ウエハＷと接地電極１８との間のインピーダンス（ステージ・インピーダンス）の低下が顕著で支配的である。
【００２９】
この実施形態のプラズマＣＶＤ装置では、そのようなチャンバ内インピーダンスの低下、特にステージ・インピーダンスの低下を補償するために、接地電極１８とグランド電位との間にコンデンサ２２を挿入している。このコンデンサ２２がステージ・インピーダンスと直列接続されることで、その合成インピーダンスはステージ・インピーダンス単独よりも大きくなり、ステージ・インピーダンスの低下が補償される。
【００３０】
図２および図３につき、この実施形態におけるコンデンサ２２の作用をより詳しく説明する。
【００３１】
図２に、このプラズマＣＶＤ装置におけるチャンバ１０内の高周波インピーダンスの等価回路を示す。この等価回路において、ＺPは、ステージ１２上方の空間（上部電極２６と半導体ウエハＷの間の空間）に生成されるプラズマのインピーダンスである。ＣWは、プラズマとステージ１２との間の半導体ウエハＷのインピーダンスであり、容量性の負荷（キャパシタ）として近似できる。ＣSは、半導体ウエハＷと接地電極１８との間のステージ・インピーダンスであり、やはり容量性の負荷（キャパシタ）として近似できる。整合器３６は、高周波電源３４側の出力または伝送インピーダンスと負荷側のインピーダンスとの間で整合をとるように機能する。
【００３２】
図３に、上記等価回路における電位分布を模式的に示す。整合器３６における電圧降下を無視すると、高周波電源３４からの高周波電圧ＶRF（ピーク・ツー・ピーク値）は直列接続のプラズマ・インピーダンスＺP、ウエハ・インピーダンスＺW、ステージ・インピーダンスＺSおよびコンデンサ２２でそれぞれＶP，ＶW，ＶS，Ｖ22に分圧される。すなわち、ＶPはプラズマに掛かる電圧、ＶWは半導体ウエハＷに掛かる電圧、ＶSはステージ１２のウエハ載置面１２ａに掛かる電圧、Ｖ22はコンデンサ２２に掛かる電圧である。
【００３３】
上記のように、ドライクリーニングサイクルの中で成膜処理の回数を重ねると、チャンバ１０内でデポジションが蓄積ないし成長する。このとき、チャンバ１０内のインピーダンスの中ではステージ・インピーダンスＣSが顕著に低下する。つまり、ステージ１２回りに付着するＴｉ系の堆積膜が増えると、ステージ・インピーダンスＺSの容量（キャパシタンスＣS）が増大して、ステージ・インピーダンスＺSが減少する。ステージ・インピーダンスＺSの変化（減少）と比較してプラズマ・インピーダンスＺPやウエハ・インピーダンスＺWの変化は無視できるほど小さい。また、整合器３６によるインピーダンス整合も主にプラズマ・インピーダンスＺPに掛かる電圧ＶPをほぼ一定に保つように作用する。
【００３４】
このプラズマＣＶＤ装置では、接地電極１８とグランド電位との間でステージ・インピーダンスＺSと直列にコンデンサ２２が挿入されることで、全体の直列インピーダンスに占めるステージ・インピーダンスＺSの分圧比が小さくなっている。このため、ステージ・インピーダンスＺSの低下に伴う分圧電圧ＶSの減少率が少ない。しかも、ステージ・インピーダンスＺSに掛かる電圧ＶSの減少によって他のインピーダンスに振り向けられる電圧増加分をウエハ・インピーダンスＺWとコンデンサ２２とで分け合う。このため、半導体ウエハＷに掛かる電圧（ウエハ電位差）ＶWの増加または上昇が著しく抑制され、半導体ウエハＷが異常放電等でダメージを受けるようなことはない。
【００３５】
図３において、実線はドライクリーニングサイクル開始時の初期状態における電位分布を示し、点線はドライクリーニングサイクルの終了時における電位分布を示す。ドライクリーニングサイクルの中でステージ・インピーダンスＺSに掛かる電圧がＶSからＶS'に減少すると、半導体ウエハＷおよびコンデンサ２２に掛かる電圧Ｖ22がそれぞれＶW，Ｖ22 からＶW'，Ｖ22'に増大する。その中で、半導体ウエハＷに掛かる電圧の増加（ＶW→ＶW'）はそれほど大きくないことがわかる。
【００３６】
図４に、比較例として、コンデンサ２２を省いた場合のチャンバ１０内の高周波インピーダンスにおける電位分布を模式的に示す。実線はドライクリーニングサイクル開始時の初期状態における電位分布であり、点線はドライクリーニングサイクルの終了時における電位分布である。接地電極１８とグランド電位との間にコンデンサ２２を挿入しない場合は、全体の直列インピーダンスに占めるステージ・インピーダンスＺSの分圧比が大きい。このため、ステージ・インピーダンスＺSの低下に伴う分圧電圧ＶSの減少率が大きく、電圧ＶSの減少によって他のインピーダンスに振り向けられる電圧増加分の殆どがウエハ・インピーダンスＺWに集中し、半導体ウエハＷに掛かる電圧ＶWが大きく増大することがわかる。
【００３７】
この実施形態では、コンデンサ２２に固定コンデンサを用いるため、そのキャパシタンス（一定値）の選定が重要である。以下、一実施例によるコンデンサ２２のキャパシタンス選定方法を説明する。
【００３８】
上記のように、ステージ・インピーダンスＺSは実質的に容量性の負荷（キャパシタ）であり、そのキャパシタンスＣSはドライクリーニングサイクルの中で成膜処理回数に比例して増大する。たとえば、図５に示すように、ドライクリーニングサイクルの開始時に７０００ｐＦであったのが、ドライクリーニングサイクルの終了時には２００００ｐＦまで上昇する。本発明では、ステージ・インピーダンスＺSにコンデンサ２２が直列接続されるため、コンデンサ２２のキャパシタンスをＣ22とすると、合成キャパシタンスＣ0は下記の式（１）で表される。
Ｃ0＝ＣS＊Ｃ22／（ＣS＋Ｃ22）      ‥‥‥‥（１）
【００３９】
コンデンサ２２のキャパシタンスＣ22が小さいほど、合成キャパシタンスＣ0も小さくなり、ステージ・キャパシタンスＣSの増加分を強くキャンセルできる。しかし、合成キャパシタンスＣ0が小さすぎると、インピーダンスが過大になりすぎ、プラズマ生成効率やプラズマ分布状態、ひいてはプロセスに悪影響を与えてしまう。つまり、チャンバ・インピーダンスの容量によりプラズマが不安定になる領域があり、そのような領域を避ける必要がある。
【００４０】
本発明の一観点によれば、ドライクリーニングサイクルの終了時（５００枚目）における合成キャパシタンスＣ0がドライクリーニングサイクルの開始時（１枚目）におけるステージ・キャパシタンスＣSと実質的に同一ないし近似するように、コンデンサ２２のキャパシタンスＣ22が選定される。したがって、図５の例では、ＣS＝２００００ｐＦでＣ0＝７０００ｐＦとおくと、上記の式（１）を変形した下記の式（２）からコンデンサ２２のキャパシタンスＣ22は約１００００ｐＦと求まる。
Ｃ22＝ＣS＊Ｃ0／（ＣS−Ｃ0）
＝７０００＊２００００／（２００００−７０００）
＝１０７６９                                  ‥‥‥‥（２）
【００４１】
上記のような方法でコンデンサ２２のキャパシタンスＣ22を選定することで、プラズマやプロセスに影響を与えることなくドライクリーニングサイクルの開始から終了までステージ・キャパシタンスＣSの増大（ステージ・インピーダンスＺSの減少）を補償し、半導体ウエハＷに掛かる電圧ＶWの増加を抑制することができる。
【００４２】
上記の実施形態ではコンデンサ２２にキャパシタンスの一定な固定コンデンサを用いたが、図６に示すようにコンデンサ２２にキャパシタンスの可変な可変コンデンサを用いることも可能である。この場合、制御部５０が、ドライクリーニングサイクルに連動させて可変コンデンサ２２のキャパシタンス22を可変制御する。たとえば、上記の式（２）で合成キャパシタンスＣ0を一定値（定数）とし、コンデンサ２２のキャパシタンスＣ22をステージ・キャパシタンスＣS（ひいては成膜処理回数）の関数とすることで、ドライクリーニングサイクルを通じて合成キャパシタンスＣ0を一定に保つためのキャパシタンスＣ22の可変制御特性を求めることができる。図７にその一例を示す。もちろん、成膜処理回数に応じてコンデンサ２２のキャパシタンスＣ22を適宜可変制御することで、ドライクリーニングサイクルを通じて合成キャパシタンスＣ0をステージ・キャパシタンスＣSの初期値（７０００ｐＦ）に維持することも可能であり、あるいは任意の関数で変化させることも可能である。
【００４３】
このように可変コンデンサ２２のキャパシタンスＣ22を可変制御する方式によれば、図８に示すように、ドライクリーニングサイクルの中でステージ・インピーダンスＺSに掛かる電圧がＶSからＶS'に減少しても、それによって他のインピーダンスに振り向けられる電圧増加分の全部を実質的にコンデンサ２２だけに負わせ、半導体ウエハＷに掛かる電圧ＶWをほぼ一定に保つことも可能である。
【００４４】
以上、好適な一実施形態について説明したが、本発明の技術思想の範囲内で種々の変形、変更が可能である。たとえば、チャンバ１０内の各部、特にステージ１２や上部電極２６等は種々の構成や方式を採用することが可能であり、ドライクリーニングサイクルも任意の長さ（処理回数または処理枚数）に設定できる。コンデンサ２２に固定コンデンサを使用する方式（図１）においては、接地電極１８とグランド電位との間にコンデンサ２２を選択的に挿入するためのスイッチを設けることも可能である。この場合は、たとえばドライクリーニングサイクルの開始直後はしばらくコンデンサ２２を挿入せずに接地電極１８をグランド電位に直接接続しておき、途中（たとえば１５０枚目）からコンデンサ２２を挿入することも可能である。もちろん、コンデンサ２２に可変コンデンサを使用する場合も、同様のスイッチ式とすることができる。
【００４５】
本発明は、上記した実施形態のようにＴｉ成膜用のプラズマＣＶＤ装置において大なる効果を得ることができる。しかし、本発明は、Ｔｉ以外のメタル成膜用のプラズマＣＶＤ装置も適用可能であり、さらにはＳｉ、金属化合物、貴金属酸化物などの導電膜を形成するためのプラズマＣＶＤ装置等にも適用可能である。したがって、上記の実施形態ではステージ・インピーダンスをチャンバ内インピーダンスの主たる変動部分としたが、成膜材料やチャンバ構造等に応じてチャンバ内外の他の部分のインピーダンスをチャンバ内インピーダンスの主たる変動部分として、上記実施形態と同様に本発明のコンデンサ分圧方式を適用することも可能である。本発明における被処理基板は半導体ウエハに限らず、ＦＰＤ用の各種基板や、フォトマスク、ＣＤ基板、プリント基板等も可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施形態におけるプラズマＣＶＤ装置の主要な構成を示す図である。
【図２】図１のプラズマＣＶＤ装置におけるチャンバ内高周波インピーダンスの等価回路を示す図である。
【図３】図２の等価回路における電位分布と本発明の作用を模式的に示す図である。
【図４】参考例として、本発明に基づかない図２の等価回路における電位分布を参考例として模式的に示す図である。
【図５】図１のプラズマＣＶＤ装置におけるコンデンサのキャパシタンス選定方法（一例）を説明するための図である。
【図６】本発明の一実施形態におけるプラズマＣＶＤ装置の主要な構成を示す図である。
【図７】図６のプラズマＣＶＤ装置におけるコンデンサのキャパシタンス可変制御方法（一例）を説明するための図である。
【図８】図６のプラズマＣＶＤ装置における本発明の作用を模式的に示す図である。
【符号の説明】
【００４７】
１０    チャンバ
１２    ステージ
１８    接地電極
２０    ヒータ
２２    コンデンサ
２４    ヒータ電源
２６    上部電極（シャワーヘッド）
２８    ガス供給機構
３４    高周波電源
３６    整合器
４４    排気装置
５０    制御部
【図１】
0004628696.tif 000002
【図２】
0004628696.tif 000003
【図３】
0004628696.tif 000004
【図４】
0004628696.tif 000005
【図５】
0004628696.tif 000006
【図６】
0004628696.tif 000007
【図７】
0004628696.tif 000008
【図８】
0004628696.tif 000009