(57)【特許請求の範囲】
【請求項１】
それぞれが第１および第２の強磁性体膜を有し、該第１および第２の強磁性体膜の磁化方向が平行である場合と、反平行である場合とで異なる電気抵抗値を示す複数の可変抵抗器を有する強磁性体メモリの駆動方法であって、情報書き込みの際に、選択された前記可変抵抗器に電流を流し、前記可変抵抗器の温度を常温より高くして、情報書き込みを行う強磁性体メモリの熱補助駆動方法。
【請求項２】
前記強磁性体メモリが、互いに平行な複数のビット線と、互いに平行で該ビット線に交差する複数のワード線と、半導体基板上に形成され、制御端子が所定の前記ワード線に接続され一方の端子が接地されたスイッチング素子と、強磁性体の磁化の方向により異なる電気抵抗値の選択を可能とし前記スイッチング素子の他方の端子に一方の端子が接続され所定の前記ビット線に他方の端子が接続された可変抵抗器と、電流を流すことで誘起される磁場によって前記可変抵抗器の抵抗値を選択する書き込み配線と、所定の前記ビット線に接続されていて前記可変抵抗器の抵抗値を検出する信号検知回路とを有し、情報書き込みの際に、選択された前記可変抵抗器に電流を流し、前記可変抵抗器の温度を常温より高くして、情報書き込みを行う請求項１記載の強磁性体メモリの熱補助駆動方法。
【請求項３】
前記可変抵抗器が、トンネル磁気抵抗素子であることを特徴とする請求項１または請求項２記載の強磁性体メモリの熱補助駆動方法。
【請求項４】
前記スイッチング素子が、電界効果型トランジスタであることを特徴とする請求項２記載の強磁性体メモリの熱補助駆動方法。
【請求項５】
前記スイッチング素子が、薄膜トランジスタを用いたことを特徴とする請求項２記載の強磁性体メモリの熱補助駆動方法。
【請求項６】
前記トンネル磁気抵抗素子の強磁性体膜の磁化方向が、膜面に対して水平方向とすることを特徴とする請求項３記載の強磁性体メモリの熱補助駆動方法。
【請求項７】
前記トンネル磁気抵抗素子の強磁性体膜の磁化方向が、膜面に対して垂直方向とすることを特徴とする請求項３記載の強磁性体メモリの熱補助駆動方法。
【請求項８】
前記トンネル磁気抵抗素子が、保磁力の大きい第１の強磁性体と、該第１の強磁性体よりも保磁力の小さい第２の強磁性体にトンネル絶縁膜が挟まれてなる請求項３記載の強磁性体メモリの熱補助駆動方法。
【請求項９】
情報書き込みの際に、選択された前記可変抵抗器に電流を流し、前記可変抵抗器の温度が、記録層強磁性体のキュリー温度より高くすることを特徴とする請求項１記載の強磁性体メモリの熱補助駆動方法。
【請求項１０】
請求項１ないし請求項９のいずれかに記載の方法により駆動される強磁性体メモリ。
【請求項１１】
それぞれが第１および第２の強磁性体膜を有し、該第１および第２の強磁性体膜の磁化方向が平行である場合と、反平行である場合とで異なる電気抵抗値を示す複数の可変抵抗器を備え、情報書き込みの際に、選択された前記可変抵抗器に電流が流され、前記可変抵抗器の温度が常温より高くされて、情報書き込みが行われる強磁性体メモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強磁性体を用いた不揮発性メモリに関し、特に、強磁性体メモリの熱補助駆動方法に関する。
【０００２】
【従来の技術】
一般に、強磁性体は外部から印加された磁場によって強磁性体内に発生した磁化が外部磁場を取り除いた後にも残留する（これを残留磁化という）という特性を有している。また、強磁性体は磁化の方向や磁化の有無などによってその電気抵抗が変化する。これは磁気抵抗効果と呼ばれており、そのときの電気抵抗値の変化率を磁気抵抗比（Magneto-Resistance Ratio；ＭＲ比）という。磁気抵抗比が大きい材料としては巨大磁気抵抗（ＧＭＲ；Giant Magneto-Resistance）材料や超巨大磁気抵抗（ＣＭＲ；Colossal Magneto-Resistance）材料があり、金属、合金、複合酸化物などである。例えば、Ｆｅ、Ｎｉ、Ｃｏ、Ｇｄ、Ｔｂおよびこれらの合金や、ＬａXＳｒ1-XＭｎＯ9、ＬａXＣａ1-XＭｎＯ9などの複合酸化物などの材料がある。磁気抵抗材料の残留磁化を利用すれば、磁化方向や磁化の有無により電気抵抗値を選択して情報を記憶する不揮発性メモリを構成することができる。このような不揮発性メモリは磁気メモリ（ＭＲＡＭ；Magnetic Random Access Memory）と呼ばれている。
【０００３】
近年、開発が進められているＭＲＡＭの多くは、巨大磁気抵抗材料の強磁性体の残留磁化で情報を記憶しており、磁化方向の違いによって生じる電気抵抗値の変化を電圧に変換して記憶した情報が読み出される方式を採用している。また、書込み用配線に電流を流して誘起される磁場により強磁性体メモリセルの磁化方向を変化させることで、メモリセルに情報を書き込み、また、その情報を書き換えることができる。
【０００４】
ＭＲＡＭのセルとしては、トンネル絶縁膜を２つの強磁性体で挟んだ構造をもつ、トンネル磁気抵抗素子（ＴＭＲ；Tunnel Magneto-Resistance、ＭＴＪ；Magnetic Tunnel Junction）が高い磁気抵抗変化率（ＭＲ比）をもち、もっとも実用化に近いデバイスと期待されている。
【０００５】
【発明が解決しようとする課題】
従来のＭＲＡＭは、記録層となる強磁性体の磁化によって情報が保持され、情報書き換え時に書き込み配線に電流を流し、その電流が誘起する磁場によって、記録層の磁化方向を変更することが前提となっている。ところが、セル面積を小さくしていくと、強磁性体の反磁場が大きくなり、より大きな書き換え磁場を与える必要がある。そうすると、書き込み配線に流すべき電流量が増大する結果となり、セル面積を小さくするにしたがって書き込み配線の電流密度は、劇的に大きくなる。このため、０．２μmより設計ルールが小さくなると、書き込み配線が電流密度の大きさに耐えられなくなる恐れがある。
【０００６】
この問題を解決するため、特開２０００−２８５６６８号公報に公開されているような、磁気メモリ素子に素子加熱手段を備えるといった提案がなされているが、素子加熱には、発熱体を過熱するための配線を別途用意する必要があり、構造が複雑でセル面積を小さくする際の障害になりやすい欠点がある。
【０００７】
本発明は、このような従来の技術が有する未解決の課題を解決するべくなされたものであり、簡単な構造でかつ、セル面積を小さくしても安定に情報を書き込むことができる強磁性体メモリの熱補助駆動方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明の強磁性体メモリの熱補助駆動方法は、上記目的を達成するために、それぞれが第１および第２の強磁性体膜を有し、該第１および第２の強磁性体膜の磁化方向が平行である場合と、反平行である場合とで異なる電気抵抗値を示す複数の可変抵抗器と、予め、互いに平行な複数のビット線と、互いに平行で該ビット線に交差する複数のワード線と、半導体基板上に形成され、制御端子が所定のワード線に接続され一方の端子が接地されたスイッチング素子と、強磁性体の磁化の方向により異なる電気抵抗値の選択を可能とし、スイッチング素子の他方の端子に一方の端子が接続され所定のビット線に他方の端子が接続された可変抵抗器と、電流を流すことで誘起される磁場によって可変抵抗器の抵抗値を選択する書き込み配線と、所定のビット線に接続されていて可変抵抗器の抵抗値を検出する信号検知回路とを有し、情報書き込みの際に、選択された可変抵抗器に電流を流し、可変抵抗器の温度を常温より高くして、情報書き込みを行うことを特徴とする。
【０００９】
可変抵抗器の温度を常温より高くすることにより、強磁性体の磁化反転に必要な磁場を小さくすることが可能である。これは、強磁性体がキュリー温度に近づくと徐々に残留磁化が弱まり、キュリー温度より高い温度になると常磁性体になり、残留磁化を失う。すなわち、強磁性体をキュリー温度異常に加熱し、弱い磁場であっても印加しながら、温度を低くすることで容易に磁化反転させることができる。
【００１１】
また、可変抵抗器はトンネル磁気抵抗素子であってもよい。
【００１２】
また、スイッチング素子は電界効果型トランジスタであってもよし、薄膜トランジスタを用いてもよい。
【００１３】
また、可変抵抗器は、トンネル磁気抵抗素子の強磁性体膜の磁化方向を膜面に対して水平方向としたものを用いてもよいし、垂直方向としたものを用いてもよい。
【００１４】
さらに、トンネル磁気抵抗素子は、保磁力の大きい第１の強磁性体と、該第１の強磁性体よりも保磁力の小さい第２の強磁性体にトンネル絶縁膜が挟まれてなるものを用いてもよい。
【００１５】
さらにまた、書き込み動作時の前記可変抵抗器の温度が、記録層強磁性体のキュリー温度より高くなるようにしてもよい。
本発明による強磁性体メモリは、上記のいずれかに記載の方法により駆動される。
本発明の他の形態による共磁性体メモリは、それぞれが第１および第２の強磁性体膜を有し、該第１および第２の強磁性体膜の磁化方向が平行である場合と、反平行である場合とで異なる電気抵抗値を示す複数の可変抵抗器を備え、情報書き込みの際に、選択された前記可変抵抗器に電流が流され、前記可変抵抗器の温度が常温より高くされて、情報書き込みが行われる。
【００１６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１７】
図１は、本発明の一実施形態を示す、面内磁化型の強磁性体メモリの構成図である。実施例の面内磁化型の強磁性体メモリは、半導体基板１上に、素子分離領域２と、不純物拡散により形成されたソース／ドレイン領域３とゲート電極として機能するワード線４からなる電界効果型トランジスタ１３と、そのソースにプラグ５を経由して接続された接地線７と、ドレインにはプラグ５と金属層６とプラグ８を経由して接続されたローカル配線９と、ローカル配線９の上にピン層（強磁性体）／絶縁層／記録層（強磁性体）からなり下部電極部に接続されたトンネル磁気抵抗素子１１と、トンネル磁気抵抗素子１１の上部電極に接続されたビット線１２と、トンネル磁気抵抗素子１１の下側に配置された書き込み線１０とから構成されている。
【００１８】
この他に、トンネル磁気抵抗素子１１に接するように、下部電極部に発熱層を配置しておいても良い。
【００１９】
この実施形態では、面内磁化型の強磁性体メモリは、書き込み線１０とビット線１２に書き込み電流を流し、ビット線１２に流れる電流により発生する磁場が、トンネル磁気抵抗素子１１に含まれる記録層の磁化方向を決定し、書き込み線１０に流れる電流により発生する磁場がトンネル磁気抵抗素子１１の記録層の磁化を反転しやすくする。書き込み動作時には、書き込み配線１０に書き込み電流を流すと同時にビット線１２にも電流を流し、さらにワード線４に電圧を与え、スイッチング素子として機能する電界効果型トランジスタ１３をオンとし、ビット線１２から分岐した電流が前記トンネル磁気抵抗素子１１を貫通して、接地線７まで流れる。この動作により、トンネル磁気抵抗素子１１の記録層がキュリー温度付近まで加熱されると、きわめて磁化が反転しやすくなる。この状態から、電界効果型トランジスタ１３をオフとし、前記トンネル磁気抵抗素子１１に貫通電流が流れなくなると、急速にその温度は低くなり、ビット線１２に流れる電流が誘起する磁場方向に沿うように、記録層の磁化方向が決定される。
【００２０】
図２に、この書き込み動作において、各配線に与える電圧、電流パルスの変動状況を模式的に示す。
【００２１】
図３は、本発明の一実施形態を示す、垂直磁化型の強磁性体メモリの構成図である。本実施例の垂直磁化型の強磁性体メモリは、半導体基板１上に、素子分離領域２と、不純物拡散により形成されたソース／ドレイン領域３とゲート電極として機能するワード線４からなる電界効果型トランジスタ１３と、そのソースにプラグ５を経由して接続された接地線７と、そのドレインにはプラグ５と金属層６とプラグ８を経由して接続された下部電極１４と、下部電極１４上にピン層（強磁性体）／絶縁層／記録層（強磁性体）からなるトンネル磁気抵抗素子１１と、トンネル磁気抵抗素子１１の上部電極に接続されたビット線１２と、トンネル磁気抵抗素子１１の下側横に配置された書き込み線１０とから構成されている。
【００２２】
この他に、トンネル磁気抵抗素子１１に接するように、下部電極１４に発熱層を配置しておいても良い。
【００２３】
この実施形態では、書き込み線１０とビット線１２に書き込み電流を流し、書き込み線１０に流れる電流により発生する磁場が、トンネル磁気抵抗素子１１に含まれる記録層の磁化方向を決定し、ビット線１２に流れる電流により発生する磁場がトンネル磁気抵抗素子１１の記録層の磁化を反転しやすくする。
【００２４】
情報の書き換え動作は、面内磁化型の強磁性体メモリの場合と同様である。
【００２５】
本発明の駆動方法を実現することにより、設計ルールの小さい強磁性体メモリにおいても、簡単な構造でかつ、容易な駆動方法により、情報を安定に書き換えることができる。
【００２６】
次に、本実施形態の強磁性体メモリの具体例を示す。
（第１の具体例）
第１の具体例では、トンネル絶縁膜を２つの強磁性体薄膜で挟んだ構造をもつＴＭＲ素子を、強磁性体の磁化方向を変更可能に選択することで電気抵抗値を可変とした可変抵抗器として用いたものである。
【００２７】
ここでは可変抵抗器（ＴＭＲ層）は保磁力の大きいハード層と、それよりも保磁力の小さいソフト層によってトンネル絶縁膜を挟んだ構造であり、面内磁化するものである。ＴＭＲ層はハード層とソフト層の磁化方向が平行の場合と反平行の場合で抵抗値が異なる。そして、この磁化方向は外部から磁場を与えない限り持続されるため不揮発性メモリを実現できる。
【００２８】
まず、第１の具体例におけるメモリの試作工程について説明する。
【００２９】
図４に示すように、ｐ型シリコン基板１５上に、ＳｉＯ2からなる埋め込み型素子分離領域１６と、スイッチング素子として機能する電界効果型トランジスタのドレインおよびソースとなるｎ型拡散領域１７と、ＳｉＯ2ゲート絶縁膜１８とポリシリコンゲート電極１９を形成する。
【００３０】
次に、図５に示すように、層間絶縁膜を形成し、表面を平坦化した後コンタクトホールをあけ、タングステンを埋め込むことによってなるプラグ２０を形成する。次に、Ｔｉ／ＡｌＣｕＳｉ／Ｔｉからなる配線層を形成し、フォトリソグラフィー工程を経てビア２１と接地線２２を形成する。
【００３１】
次に、図６に示すように、層間絶縁膜を形成し、表面を平坦化した後、配線を形成する部分に溝を形成し、主に銅からなる書き込み配線２３を埋め込むように形成する。この手法には、メッキ法を用いる。書き込み配線２３および層間絶縁膜上面は、ＣＭＰ（Chemical Mechanical Polishing）にて平坦化する。この書き込み線２３は図７では示されていないが、別途書き込み電流制御用トランジスタと接続されている。
【００３２】
次に、図７に示すように、厚さ５０ｎｍ程度の層間絶縁膜を形成した後、コンタクトホールをあけ、タングステンからなるプラグ２４を形成し、表面を平坦化する。次に、主にＴｉＮからなるローカル配線層を形成、フォトリソグラフィー工程を経た後、ローカル配線２５となる。
【００３３】
次に、図８に示すように、Ｃｕ／ＣｏＦｅ／Ａｌ2Ｏ3／γ―ＭｎＦｅの積層構造２６を作製し、層間絶縁膜を形成した後、ＣＭＰプロセスによって、上部のＣｕ電極を露出させる。γ―ＭｎＦｅ層をピン層とし、ＣｏＦｅを記録層とする。
【００３４】
次に、図９に示すように、主に銅からなるビット線２７を銅メッキとＣＭＰによる埋め込みプロセスによって形成し、保護膜２８を形成して完成となる。
【００３５】
また、センスアンプを周辺回路として作製した。
【００３６】
このような構造のメモリを０．５μｍルール（最小加工寸法が０．５μｍ）で設計し、４×４個のセルを有するテストチップを作製した。回路の概略を図１０に示す。一つのセル（Ｃ１１、Ｃ１２、Ｃ１３・・・）は、１個の電界効果型トランジスタ（ＦＥＴ；Ｔ１１、Ｔ１２、Ｔ１３・・・）とそのドレイン端子と接続された１個の可変抵抗器（ＴＭＲ；Ｒ１１、Ｒ１２、Ｒ１３・・・）からなり、可変抵抗器の他端はビット線（ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４）に接続され、ＦＥＴのソース端子は接地され、ＦＥＴのゲート電極端子はワード線（ＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４）に接続される。また、各ビット線はその電位を参照電圧（Ｒｅｆ．）と比較するためのセンスアンプ（ＳＡ１、ＳＡ２、ＳＡ３、ＳＡ４）に接続される。また、書き込み線（ＷＲＬ１、ＷＲＬ２、ＷＲＬ３、ＷＲＬ４）は、各ＴＭＲの直下に配置される。また、各ビット線は、接地用トランジスタ（Ｔ１、Ｔ２、Ｔ３、Ｔ４）によって、接地電位にすることができる。
【００３７】
図１１は、テストチップのセル部分を上から見た様子を示したものである。図中、細かい点線で示される１マスが最小加工寸法０．５μmを表している。可変抵抗器（ＴＭＲ）は、縦横比３の長方形をしており、長手方向に磁化容易軸があり、縦方向に磁化する。ビット線（ＢＬ）に流れる電流に向きによってＴＭＲの磁化の向きを決定し、書き込み線（ＷＲＬ）に流す電流は、ＴＭＲの磁化容易軸に対し垂直の磁場を発生し、磁化を反転しやすくするための補助磁場を発生させる役割を持つ。
【００３８】
図１０におけるセルＣ２２に「１」を書き込む動作について説明する。書き込み線ＷＲＬ２とビット線ＢＬ２に電流を流し（この際Ｔ２はオン状態にする）、次にワード線ＷＬ２の電圧を上げ電界効果型トランジスタＴ２２をオンとし、ＴＭＲ（Ｒ２２）に貫通電流を流して加熱し、ＴＭＲ（Ｒ２２）の記録層とピン層の磁化方向が反平行となるよう、前記記録層の磁化を反転させる。このときのビット線ＢＬ２とワード線ＷＬ２に流れる電流値は、それぞれ５ｍＡであった。また、ＴＭＲ（Ｒ２２）に流れる貫通電流値は、約６０μＡである。この操作によって、ＴＭＲ（Ｒ２２）を高抵抗状態とすることができる。
次に、セルＣ２２の情報を読み出すため、選択トランジスタＴ２２をオンとし、ＢＬ２に定電流を流し、ビット線ＢＬ２と参照電圧とをセンスアンプＳＡ２により比較する。この場合、Ｒ２２は高抵抗状態なので、ＢＬ２の電位の方が参照電圧より高くなり、ＳＡ２は「Ｈｉ」信号を出力する。
【００３９】
一方、書き込み時に、電界効果型トランジスタＴ２２をオフとしたままとし、ＴＭＲ（Ｒ２２）に貫通電流を流さず、すなわち加熱せずに書き込み動作を終了したところ、情報が書き換わらなかった。
【００４０】
これによって、本発明になる動作の有効性が確かめられた。
（第２の具体例）
第１の具体例と同様な試作工程により、図１２に示すようなメモリセルを試作した。第１の具体例と異なる点は、ＴｂＦｅ／Ａｌ2Ｏ3／ＧｄＦｅ積層膜からなるＴＭＲ層２９が形成されており、書き込み線２３をＴＭＲ層２９の横に設けて垂直磁化させる構造を採った点である。
【００４１】
このメモリセルについて、第１の具体例と同様の動作試験を行った結果、同様に本発明になる動作の効果が確認できた。
【００４２】
【発明の効果】
本発明によれば、設計ルールが小さくなっても、簡単な構造でかつ、容易方法で、強磁性体メモリの情報書き換えが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態における強磁性体メモリの構成を示す断面図である。
【図２】本発明の駆動時における電圧、電流の印加方法を示すための説明図である。
【図３】本発明の一実施形態における強磁性体メモリの構成を示す断面図である。
【図４】第１の具体例の試作工程を示す断面図（１）である。
【図５】第１の具体例の試作工程を示す断面図（２）である。
【図６】第１の具体例の試作工程を示す断面図（３）である。
【図７】第１の具体例の試作工程を示す断面図（４）である。
【図８】第１の具体例の試作工程を示す断面図（５）である。
【図９】第１の具体例の試作工程を示す断面図（６）である。
【図１０】第１の具体例の強磁性体メモリ構成を示す回路図である。
【図１１】第１の具体例の強磁性体メモリ構成を示す平面配置図である。
【図１２】第２の具体例の強磁性体メモリ構成を示す断面図である。
【符号の説明】
１    半導体基板
２    素子分離領域
３    ソース／ドレイン領域
４    ワード線
５    プラグ
６    金属層
７    接地線
８    プラグ
９    ローカル配線
１０    書き込み線
１１    トンネル磁気抵抗素子
１２    ビット線
１３    電界効果型トランジスタ
１４    下部電極
１５    ｐ型シリコン基板
１６    埋め込み型素子分離領域
１７    ｎ型拡散領域
１８    ＳｉＯ2ゲート絶縁膜
１９    ポリシリコンゲート電極
２０    タングステンプラグ
２１    ビア
２２    接地線
２３    銅書き込み線
２４    タングステンプラグ
２５    ＴｉＮローカル配線
２６    Ｃｕ／ＣｏＦｅ／Ａｌ２Ｏ３／γ−ＭｎＦｅ
２７    銅ビット線
２８    保護膜
２９    ＴｂＦｅ／Ａｌ２Ｏ３／ＧｄＦｅ
【図１】
0004798895.tif 000002
【図２】
0004798895.tif 000003
【図３】
0004798895.tif 000004
【図４】
0004798895.tif 000005
【図５】
0004798895.tif 000006
【図６】
0004798895.tif 000007
【図７】
0004798895.tif 000008
【図８】
0004798895.tif 000009
【図９】
0004798895.tif 000010
【図１０】
0004798895.tif 000011
【図１１】
0004798895.tif 000012
【図１２】
0004798895.tif 000013