(57)【特許請求の範囲】
【請求項１】
構造式が−（ＳｉＨ２ＮＨ）ｎ−（式のうち、ｎは正の整数）であり、重量平均分子量が３３００〜３７００であり、組成物の全体重量に対する１０〜３０重量％のポリシラザンと、
７０〜９０重量％の溶媒と、を含むスピンオンガラス組成物。
【請求項２】
２０〜２３重量％の前記ポリシラザンと、
７７〜８０重量％の前記溶媒と、を含むことを特徴とする請求項１記載のスピンオンガラス組成物。
【請求項３】
前記ポリシラザンの分子量分布度が、２．５〜３．５であることを特徴とする請求項１記載のスピンオンガラス組成物。
【請求項４】
前記ポリシラザンの分子量分布度が、２．８〜３．２であることを特徴とする請求項１記載のスピンオンガラス組成物。
【請求項５】
前記溶媒は、キシレン又はジブチルエテールであることを特徴とする請求項１記載のスピンオンガラス組成物。
【請求項６】
前記組成物の粘度は、１．５４〜１．７０ｃＰであることを特徴とする請求項１記載のスピンオンガラス組成物。
【請求項７】
前記組成物が塗布された下部膜に対する接触角が４°以下であることを特徴とする請求項１記載のスピンオンガラス組成物。
【請求項８】
前記組成物が、ホウ素、フッ素、リン、ヒ素、炭素、及び酸素からなる群から選択された少なくとも一つの不純物を更に含むことを特徴とする請求項１記載のスピンオンガラス組成物。
【請求項９】
上面上に形成された段差部を有する半導体基板上に、構造式が−（ＳｉＨ２ＮＨ）ｎ−（式のうち、ｎは正の整数）であり、重量平均分子量が３３００〜３７００であり、組成物全体重量に対する１０〜３０重量％のポリシラザン及び７０〜９０重量％の溶媒を含むスピンオンガラス組成物を塗布して、スピンオンガラス膜を形成する段階と、
前記スピンオンガラス膜を硬化してシリコン酸化膜を形成する段階と、を含むシリコン酸化膜形成方法。
【請求項１０】
前記段差部が少なくとも２個の導電性パターンにより形成されることを特徴とする請求項９記載のシリコン酸化膜形成方法。
【請求項１１】
前記２個の導電性パターン間の距離が、０．０４〜１μｍであることを特徴とする請求項１０記載のシリコン酸化膜形成方法。
【請求項１２】
前記２個の導電性パターンが半導体装置のゲート電極又は金属配線パターンであることを特徴とする請求項１０記載のシリコン酸化膜形成方法。
【請求項１３】
前記２個の導電性パターン間の段差部のアスペクト比が５：１〜１０：１であることを特徴とする請求項９記載のシリコン酸化膜形成方法。
【請求項１４】
前記段差部は、アスペクト比が５：１〜１０：１である密集段差部と、アスペクト比が１：１以下であるグローバル段差部とを含むことを特徴とする請求項９記載のシリコン酸化膜形成方法。
【請求項１５】
前記組成物は、
２０〜２３重量％の前記ポリシラザンと、
７７〜８０重量％の前記溶媒と、を含むことを特徴とする請求項９記載のシリコン酸化膜形成方法。
【請求項１６】
前記ポリシラザンの分子量分布度が、２．５〜３．５であることを特徴とする請求項９記載のシリコン酸化膜形成方法。
【請求項１７】
前記ポリシラザンの分子量分布度が、２．８〜３．２であることを特徴とする請求項９記載のシリコン酸化膜形成方法。
【請求項１８】
前記組成物の粘度が１．５４〜１．７０ｃＰであることを特徴とする請求項９記載のシリコン酸化膜形成方法。
【請求項１９】
前記スピンオンガラス膜を硬化させる段階は、
１００〜５００℃の温度で前記スピンオンガラス膜を予備ベーキングする段階と、
４００〜１２００℃の温度で前記スピンオンガラス膜を主ベーキングする段階と、を含むことを特徴とする請求項９記載のシリコン酸化膜形成方法。
【請求項２０】
前記予備ベーキングが、酸素雰囲気、水蒸気雰囲気、酸素と水蒸気の混合雰囲気、窒素雰囲気、又は酸素、水蒸気、及び窒素の混合雰囲気で１〜５分間行われることを特徴とする請求項１９記載のシリコン酸化膜形成方法。
【請求項２１】
前記主ベーキングが、酸素雰囲気、水蒸気雰囲気、酸素と水蒸気の混合雰囲気、窒素雰囲気、又は酸素、水蒸気、及び窒素の混合雰囲気で１０〜１８０分間行われることを特徴とする請求項１９記載のシリコン酸化膜形成方法。
【請求項２２】
前記酸化膜の厚さが、１０００〜１００００Åであることを特徴とする請求項９記載のシリコン酸化膜形成方法。
【請求項２３】
前記段差部は、前記半導体基板上に複数のゲート電極を形成することにより形成され、
前記スピンオンガラス膜は、前記スピンオンガラス組成物で前記ゲート電極を覆うように前記基板上にコーティングすることにより形成され、
前記スピンオンガラス膜を硬化させる段階は、１００〜５００℃の温度で前記スピンオンガラス膜を予備ベーキングする段階、及び４００〜１２００℃の温度で前記スピンオンガラス膜を主ベーキングする段階を行うことを特徴とする請求項９記載のシリコン酸化膜形成方法。
【請求項２４】
前記段差部は、前記基板上に絶縁膜を形成した後、前記絶縁膜上に複数の金属配線パターンを形成することにより形成され、
前記スピンオンガラス膜は、前記金属配線パターンを覆うように前記スピンオンガラス溶液を前記基板上にコーティングすることにより形成され、
前記スピンオンガラス膜を硬化させる段階は、１００〜５００℃の温度で前記スピンオンガラス膜を予備ベーキングする段階、及び４００〜１２００℃の温度で前記スピンオンガラス膜を主ベーキングする段階を行うことを特徴とする請求項９記載のシリコン酸化膜形成方法。
【請求項２５】
前記スピンオンガラス組成物を塗布する前に、前記半導体基板上にシリコン窒化膜を２００〜６００Åの厚さで形成する段階を更に含むことを特徴とする請求項９記載のシリコン酸化膜形成方法。
【請求項２６】
スピンオンガラス組成物からなる少なくとも一つの平坦な膜を含み、
前記スピンオンガラス組成物は、
構造式が−（ＳｉＨ２ＮＨ）ｎ−（式のうち、ｎは正の整数）であり、重量平均分子量が３３００〜３７００であり、組成物全体に対する１０〜３０重量％のポリシラザンと、
７０〜９０重量％の溶媒と、を含むことを特徴とする半導体装置。
【請求項２７】
前記溶媒がキシレン又はジブチルエーテルであることを特徴とする請求項２６記載の半導体装置。
【請求項２８】
前記スピンオンガラスは、
２０〜２３重量％の前記ポリシラザンと、
７７〜８０重量％の前記溶媒と、を含むことを特徴とする請求項２６記載の半導体装置。
【請求項２９】
前記スピンオンガラス組成物の粘度が、１．５４〜１．７０ｃＰであることを特徴とする請求項２６記載の半導体装置。
【請求項３０】
前記スピンオンガラス組成物は、組成物の下部に形成された膜に対して４°以下の接触角を有することを特徴とする請求項２６記載の半導体装置。
【請求項３１】
前記スピンオンガラス組成物が、ホウ素、フッ素、リン、ヒ素、炭素、及び酸素からなる群から選択された少なくとも一つの元素を含む不純物を更に含むことを特徴とする請求項２６記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造工程でシリコン酸化膜を形成するためのスピンオンガラス（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ：ＳＯＧ）組成物及びこれを用いたシリコン酸化膜形成方法に関し、より詳細には、本発明は、ポリシラザン（ｐｏｌｙｓｉｌａｚａｎｅ）を含むスピンオンガラス組成物及びこれを用いて半導体装置のシリコン酸化膜を形成する方法に関するものである。
【背景技術】
【０００２】
最近、コンピュータのような情報媒体の急速な普及によって、半導体装置も飛躍的に発展している。特に、その機能面において、半導体装置は高速で動作すると共に、大容量の保存能力を有することが要求される。このような要求に応じて半導体装置は、集積度、信頼性、及び応答速度等を向上させる方向に製造技術が発展されている。
【０００３】
一般に、集積回路は、単一基板上に多くのアクティブ素子を形成することにより製造される。各素子が形成され絶縁された後、所望する回路機能を得るために、製造工程の途中に特定素子は電気的に互いに連結される。例えば、ＭＯＳ、バイポーラＶＬＳＩ、及びＵＬＳＩ装置は、多くの数の素子が電気的に互いに連結された多層相互連結（ｍｕｌｔｉｌｅｖｅｌ  ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）構造を有する。このような相互連結構造において、膜の数が増加するにつれて、最上層（ｔｏｐ  ｌａｙｅｒ）の形状（ｔｏｐｏｇｒａｐｈｙ）は、より屈曲している形状を有することになる。
【０００４】
例えば、二つ又はその以上の金属層が形成されている半導体ウェーハを製造する方法は次のようである。多数の酸化膜、多結晶シリコン導電膜、及び第１金属配線膜を半導体ウェーハに形成する。次いで、第１絶縁膜を半導体結果物上に形成する。第２金属配線膜への回路経路を提供するために、ビアホールを第１絶縁膜に形成する。この際、第１絶縁膜の下部に存在する膜が平坦ではないため、第１絶縁膜の表面も平坦ではない。第２金属配線膜を第１絶縁膜上に直接形成すると、第１絶縁膜内の突出部やクラックのために、第２金属配線膜に亀裂が発生する。更に、金属膜の蒸着率が不良になると、半導体素子の製造収率が低下する。従って、一般に多層金属接続構造（ｍｕｌｔｉｌｅｖｅｌ  ｍｅｔａｌ  ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）では、ビア又は第２金属配線層を形成する前に、絶縁膜を平坦化させる。
【０００５】
絶縁膜を平坦化させる多様な方法が開発されている。このような方法は、優れたリフロー特性を有するＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｒｏｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜やスピンオンガラス（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ：ＳＯＧ）膜を用いる方法や、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）方法を含む。一般に、金属配線間のギャップを埋め立てるための絶縁膜では、ＢＰＳＧを用いる方法が広く用いられてきた。しかし、ＢＰＳＧを蒸着する工程は、用いられる設備のための特定な蒸着変数を設定するのに優先的に依存するという問題がある。更に、前記工程に用いられるガスは、高価であるのみならず、毒性が強い。
【０００６】
更に、集積度が増加してデザインルールが減少するにつれて、現在の２５６メガＤＲＡＭ級以上のＶＬＳＩを製造するために、ＢＰＳＧを用いて層間絶縁膜を形成して、配線間のギャップを埋め立てる場合には、ボイド生成によるブリッジの形成によって、収率が低下するか、後続工程で用いられるエッチング阻止膜が損傷される虞がある。従って、これを解決するために、追加的なリフロー工程と高費用のＣＭＰ工程を行う必要性がある。
【０００７】
これに対して、ＳＯＧ膜を用いて絶縁膜を形成する工程は、単純なコーティングにより平坦な絶縁膜を形成できる工程として広く知られている。例えば、特許文献１には、ポリシラザン層を形成した後、ポリシラザン層を酸素雰囲気下で加熱（ｆｉｒｉｎｇ）してシリコン酸化膜に転換させる方法が開示されている。又、特許文献２には、無機性ＳＯＧを蒸着した後、２段階の熱処理工程を経てシリコン酸化膜に転換させる方法が開示されている。
【０００８】
ポリシラザン系のＳＯＧ組成物は、基本構造がＳｉ−Ｎ、Ｓｉ−Ｈ、及びＮ−Ｈ結合で構成される。酸素及び水を含む雰囲気でベーキングすると、Ｓｉ−Ｎ結合がＳｉ−Ｏ結合に置換される。このようなＳＯＧ組成物を用いてシリコン酸化膜に転換する方法は、簡単なスピンコーティング方法と硬化工程により行うことができるため、費用が節減されるという長所を有する。
【０００９】
しかし、全てのＳｉ−Ｎ結合がＳｉ−Ｏ結合に置換されるのではないと知られている（特許文献３参照）。従って、前記シリコン酸化膜は、ＢＰＳＧ膜又はＴＥＯＳ膜を用いて形成された純粋なシリコン酸化膜とは異なる絶縁性及び電気的特性を有しているので、前記シリコン酸化膜を絶縁膜で用いるのには問題点がある。更に、ＳＯＧ膜は、スピンコーティング方式で形成されるので、形成されたシリコン酸化膜の厚さが充分ではないため、ゲート電極と金属配線膜のような導電層を完全に覆うことができない。
【特許文献１】米国特許第５,３１０,７２０号
【特許文献２】米国特許第５,９７６,６１８号
【特許文献３】日本国特開平１１−１４５２８６号
【００１０】
このような問題点を解決するために、本出願人は、高いアスペクト比を有するＶＬＳＩ級金属配線間のギャップを埋め立てることができ、機械的な平坦化過程を経なくても基板のギャップを埋め立てることができ、基板表面の凸凹を緩慢にして化学気相蒸着による酸化膜とほぼ同じ特性を有する酸化膜を生成できるペルヒドロポリシラザンを含むスピンオンガラス組成物を開発して、これを２０００年１０月１２日付けで米国特許出願番号第０９／６８６,６２４号（韓国特許出願第２０００−２３４４８号の優先権主張出願である韓国特許出願第２０００−５９６３５号に対応）（ＳＰＩＮ−ＯＮ  ＧＬＡＳＳ  ＣＯＭＰＯＳＩＴＩＯＮ  ＡＮＤ  ＭＥＴＨＯＤ  ＯＦ  ＦＯＲＭＩＮＧ  ＳＩＬＩＣＯＮ  ＯＸＩＤＥ  ＬＡＹＥＲ  ＩＮ  ＳＥＭＩＣＯＮＤＵＣＴＯＲ  ＭＡＮＵＦＡＣＴＵＲＩＮＧ  ＰＲＯＣＥＳＳ  ＵＳＩＮＧ  ＴＨＥ  ＳＡＭＥ）として出願したことがある。
【００１１】
前記方法に開示されたことによると、段差部を有する基板上に構造式が−（ＳｉＨ2ＮＨ2）ｎ−（式のうち、ｎは正の整数）であり、重量平均分子量が４０００〜８０００であり、分子量分布度が３.０〜４.０であるポリシラザンを含むＳＯＧ溶液を塗布して硬化することにより、平坦な表面を有するシリコン酸化膜を形成できる。
【００１２】
前記シリコン酸化膜としては、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造を有する素子分離構造（Ｉｓｏｌａｔｉｏｎ  ｓｔｒｕｃｔｕｒｅ）を形成するための溝と突出部により形成された段差部を有する半導体基板上に形成されたＳＴＩ構造の素子分離膜を例として挙げられる。
【００１３】
前記硬化段階は、予備ベーキングする段階と主ベーキングする段階で構成される。予備ベーキングは約１００〜５００℃、好ましくは約１００〜４００℃の温度で約１〜５分間、好ましくは約２〜３分間行われ、主ベーキングは約９００〜１０５０℃の温度で行われる。
【００１４】
ここで形成されたシリコン酸化膜は、０.１〜１μｍのギャップを含むＳＴＩ構造用として優れたギャップ−フィリング特性を有する。しかし、ウェットエッチング比率テストによると、主ベーキングの温度が増加するほど、エッチング比率が減少して、シリコン酸化膜がシリコン基板表面部分とアクティブ領域に形成される問題点がある。
【００１５】
図１は、トレンチ内部表面に形成された酸化膜の断面図である。図１に図示された半導体装置は、次の方法で製造される。パッド酸化膜がシリコン基板１００上に形成され、窒化膜と高温酸化膜が順次にパッド酸化膜上に形成される。前記窒化膜は、後続工程であるＣＭＰ工程でエッチング阻止層として作用し、前記高温酸化膜はハードマスク層として作用する。
【００１６】
次いで、高温酸化膜上にシリコン窒酸化物（ＳｉＯＮ）を形成することにより、反射防止膜（図示せず）を形成し、フォトリソグラフィ工程を行ってアクティブパターンを定義するための高温酸化膜パターン１１６を形成する。
【００１７】
前記高温酸化膜パターン１１６をエッチングマスクとして用いて、窒化膜とパッド酸化膜を順次にエッチングして、窒化膜パターン１１４とパッド酸化膜パターン１１２を形成する。前記窒化膜パターンと隣接した基板の上部をエッチングしてトレンチ１１８を形成する。
【００１８】
その次に、トレンチエッチング工程を行う時、高エネルギーのイオン注入によるシリコンの損傷を治癒するために、酸素雰囲気でトレンチ１１８の露出された部分を熱処理する。この際、酸化剤と露出されたシリコンとの酸化反応によりトレンチの底面と側面を含んだトレンチ内部にトレンチ内壁酸化膜１２０が形成される。
【００１９】
本出願人は提案した前記ＳＯＧ組成物でトレンチ１１８を埋め立てながら半導体基板１００上にＳＯＧ組成物を蒸着させてＳＯＧ膜を形成する。その後、前記ＳＯＧ膜をベーキングさせる。予備ベーキングは、約１００〜５００℃、好ましくは約１００〜４００℃の温度で約１〜５分間、好ましくは約２〜３分間行う。主ベーキングは、約９００〜１０５０℃の温度で行ってシリコン酸化膜を形成する。これにより、図１に図示されたように、トレンチを埋め立てる酸化膜１３０が形成される。前記酸化膜１３０は、ＳＯＧ膜から形成されたものである。この際、図１の円で表示された部分のように、トレンチ内壁酸化膜１２０のうち、側壁部分の酸化膜が底面部分の酸化膜より厚いというのを確認できる。前記酸化膜を形成する酸化物は、ＳＯＧ膜を酸化雰囲気で１０００℃或いはその以上の温度で硬化する時、半導体基板１００のシリコンと酸化ガスに含まれた酸素の酸化反応により形成されると推定される。
【００２０】
このような酸化物の生成は、ＣＭＰ工程を行った後に溝のように凹んでいる部分において、形態的な欠点を誘発するか、又はアクティブ領域の大きさを変化させたりする。
【００２１】
又、本出願人は高いアスペクト比を有するＶＬＳＩの金属配線間のギャップを埋め立てることができ、機械的な平坦化過程を経なくても、基板のギャップを埋め立てることができ、基板表面の凸凹を緩慢にして化学気相蒸着による酸化膜とほぼ同じ特性を有する酸化膜を生成することができるペルヒドロポリシラザンを含むスピンオンガラス組成物を開発して、これを２００２年１０月２４日付けで米国特許出願第０９／９８５,６１５号（ＭＥＴＨＯＤ  ＯＦ  ＦＯＲＭＩＮＧ  ＳＩＬＩＣＯＮ  ＯＸＩＤＥ  ＬＡＹＥＲ  ＩＮ  ＳＥＭＩＣＯＮＤＵＣＴＯＲ  ＭＡＮＵＦＡＣＴＵＲＩＮＧ  ＰＲＯＣＥＳＳ  ＵＳＩＮＧ  ＳＰＩＮ−ＯＮ  ＧＬＡＳＳ  ＣＯＭＰＯＳＩＴＩＯＮ  ＡＮＤ  ＩＳＯＬＡＴＩＯＮ  ＭＥＴＨＯＤ  ＵＳＩＮＧ  ＴＨＥ  ＳＡＭＥ  ＭＥＴＨＯＤ）（韓国特許出願第２００１−３１６３３号出願に対応）として出願し、これは米国特許第６,２７９,２０５号で特許を受けたことがある。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
従って、本発明の目的は、高集積度を有し、高いアスペクト比を有する半導体装置において、非常に隣接に配置された金属配線間のギャップを埋め立てることができるスピンオンガラス組成物を提供することにある。
【００２３】
本発明の他の目的は、機械的な平坦化工程を行わず基板表面の凸凹を緩慢にしてギャップを埋め立てることができる組成物を提供することにある。
【００２４】
本発明の他の目的は、化学気相蒸着方法により生成された半導体装置の酸化膜とほぼ同じ特性を有するスピンオンガラス組成物を提供することにある。
【００２５】
本発明の他の目的は、前述したスピンオンガラス組成物を用いて、半導体製造工程で酸化膜を形成する方法を提供することにある。
【課題を解決するための手段】
【００２６】
前述した本発明の目的を達成するために、本発明の好ましい一実施例には、構造式が−（ＳｉＨ２ＮＨ）ｎ−（式のうち、ｎは正の整数）であり、重量平均分子量が約３０００〜６０００であり、１０〜３０重量％のポリシラザンと、約７０〜９０重量％の溶媒を含むスピンオンガラス組成物を提供する。
【００２７】
前述した本発明の他の目的を達成するために、本発明の好ましい一実施例による酸化膜形成方法によると、上面上に段差部を有する半導体基板上に、構造式が−（ＳｉＨ２ＮＨ）ｎ−（式のうち、ｎは正の整数）であり、重量平均分子量が約３０００〜６０００であり、１０〜３０重量％のポリシラザンと約７０〜９０重量％の溶媒を含むスピンオンガラス組成物を塗布して、スピンオンガラス膜を形成する。スピンオンガラス膜を硬化してシリコン酸化膜を形成する。
【００２８】
本発明の多様な実施例によると、約５：１〜１０：１程度のアスペクト比を有するか、或いは表面の不連続性がひどい導電膜を塗布できるスピンオンガラス組成物を用いて、実質的にあまりボイドがない均一なシリコン酸化膜を形成することができる。
【発明を実施するための最良の形態】
【００２９】
以下、添付図面を参照して、本発明の好ましい実施例によるスピンオンガラス組成物及びこれを用いて半導体装置で酸化膜を形成する方法を詳細に説明する。
【００３０】
本明細書において、物質や膜、又は構造が異なる物質や膜、又は層上に蒸着されるか、形成されると言及される場合、これは、更に異なる層や物質、又は構造がその間に形成されているという意味も含むことができる。
【００３１】
本発明のスピンオンガラス組成物は、米国特許出願第０９／６８６,６２４号に開示されており、好ましくは構造式が−（ＳｉＨ２ＮＨ２）ｎ−（式のうち、ｎは正の整数）であり、重量平均分子量が４０００〜８０００であり、分子量分布度が３.０〜４.０であるポリシラザンを含む。本発明の詳細な説明において、分子量分布度とは、重量平均分子量と数平均分子量の比を意味する。
【００３２】
ポリシラザンの製造方法は公知されている。代表的な方法としては、ハロシランとルイス塩基の反応から生成された複合化合物（ｃｏｍｐｌｅｘ  ｃｏｍｐｏｕｎｄ）をアンモニアと反応させてポリシラザンが製造される。
【００３３】
又は、ＳｉＣｌ４又はＳｉＨ２Ｃｌ２のようなシリコンハライドとアミンを反応させポリシラザンを合成する方法、シラザンをアルカリ金属ハライド触媒を用いてポリシラザンに転換する方法、遷移金属複合化合物（ｔｒａｎｓｉｔｉｏｎ  ｃｏｍｐｌｅｘ  ｍｅｔａｌ  ｃｏｍｐｏｕｎｄ）を用いてアミン化合物でシラン化合物を脱水素（ｄｅｈｙｄｒｏｇｅｎａｔｉｏｎ）する方法でポリシラザンを製造することができる。
【００３４】
米国特許第５,４９４,９７８号には、数平均分子量が１００〜１０００００である無機性ポリシラザンを用いて脱泡（ｄｅｆｏａｍｅｄ）されたポリシラザンを製造する方法が開示されている。又、米国特許第５,９０５,１３０号には、ポリアミノシラン化合物とポリハイドロジェン化された窒素−含有化合物（ｐｏｌｙｈｙｄｒｏｇｅｎａｔｅｄ  ｎｉｔｒｏｇｅｎ−ｃｏｎｔａｉｎｉｎｇ  ｃｏｍｐｏｕｎｄ）を塩基触媒下で反応させるか、ポリハイドロジェン化シリコン化合物（ｐｏｌｙｈｙｄｒｏｇｅｎａｔｅｄ  ｓｉｌｉｃｏｎｅ  ｃｏｍｐｏｕｎｄ）とポリハイドロジェン化窒素−含有化合物を塩基性固体酸化物触媒（ｂａｓｉｃ  ｓｏｌｉｄ  ｏｘｉｄｅ  ｃａｔａｌｙｓｔ）の存在下で反応させポリシラザンを製造する方法が開示されている。
【００３５】
その外にも、米国特許第５,４３６,３９８号にも数平均分子量が１,１２０であるペルヒドロポリシラザンの製造例が開示されており、米国特許第４,９３７,３０４号及び第４,９５０,３８１号には、所望する分子量を有するポリシラザンを製造する方法が開示されている。
【００３６】
本発明で用いられるポリシラザンの製造方法に特別な制限はない。前述した方法によりポリシラザンを容易に製造することができる。前述した公知された方法で製造されたペルヒドロポリシラザンを本発明に使用できるように分子量による分別法（ｆｒａｃｔｉｏｎａｔｉｏｎ）を用いて分留して用いる。
【００３７】
本発明で用いられるポリシラザンの重量平均分子量が４０００より小さいと脱気（ｏｕｔｇａｓｓｉｎｇ）が増加し、小さい分子量によりペルヒドロポリシラザンがシリコン酸化物に急速に転換されクラックが発生される。逆に、重量平均分子量が８０００を超過すると、ＳＯＧ組成物溶液の粘度が増加して、コーティング時に生成されるスピンオンガラス膜の均一性（ｕｎｉｆｏｒｍｉｔｙ）が低下する。従って、本発明で用いられるペルヒドロポリシラザンの重量平均分子量は、４０００〜８０００である。より詳細には、トレンチを埋め立てるＳＯＧ膜が形成される場合、好ましくはペルヒドロポリシラザンの重量平均分子量が６０００〜８０００であり、より好ましくは６５００〜７０００である。
【００３８】
他の実施例において、本発明で用いられるペルヒドロポリシラザンが３０００より小さい重量平均分子量を有すると、脱気が増加して、脱気されるＳｉＨ４が酸素ガスと反応してＳｉＯ2のようなパーティクルが形成され反応チャンバーを汚染させる。パーティクルは後続工程でウェーハを汚染させる。反面に、重量平均分子量が約６０００を超過すると、ＳＯＧ溶液の粘度が増加して生成されるスピンオンガラス膜の均一性（ｕｎｉｆｏｒｍｉｔｙ）が低下する。従って、本発明で用いられるペルヒドロポリシラザンの分子量は、約３０００〜６０００、より好ましくは約３３００〜３７００である。
【００３９】
又、前記ポリシラザンの重量平均分子量と数平均分子量の比である分子量分布度が約３.０より小さいと、ポリシラザンを分留する時の効率性が低下して、ポリシラザンの製造収率が著しく低くなる。反対に、分布度が約４を超過すると、転換されたシリコン酸化膜が不均一になる。従って、本発明で使用されるポリシラザンの分子量分布度は、好ましくは約３.０〜４.０である。しかし、前述した分子量分布度範囲外の分子量分布度を有するポリシラザンでも、必要な場合に使用されることができる。
【００４０】
本発明の他の実施例で用いられるペルヒドロポリシラザンは、分子量分布度が約２.５〜３.５、より好ましくは２.８〜３.２である。前記ペルヒドロポリシラザンの重量平均分子量が約３０００〜６０００である時、ペルヒドロポリシラザンの分子量分布度が約２.５〜３.５である。分子量分布度が約２.５より小さいと、ペルヒドロポリシラザンを分留する時の効率性が劣化して、ペルヒドロポリシラザンの製造収率が非常に低くなる。反面に、ペルヒドロポリシラザンの分子量分布度が約３.５を超過すると、転換されたシリコン酸化膜が不均一になる。
【００４１】
ＳＯＧ組成物は、前述したポリシラザンを溶媒、好ましくは有機溶媒に溶解させて製造されたＳＯＧ溶液であることが好ましい。他の多様な有機溶媒、又は他の溶媒が本発明で制限なく用いられることができる。好ましくは、キシレン（ｘｙｌｅｎｅ）のような芳香族系溶媒又はジブチルエテール（ｄｉｂｕｔｈｙｌ  ｅｔｈｅｒ）のような他の溶媒が溶媒として有用に使用されることができる。ＳＯＧ溶液内のポリシラザンの濃度が約３０重量％より大きいと、ポリシラザンが不安定になり、ＳＯＧ溶液の寿命が減少し、ＳＯＧ膜にクラックが発生する。ＳＯＧ溶液内のポリシラザンの濃度が約１０重量％より小さいと、ＳＯＧ膜の厚さ調節が容易ではない。従って、ＳＯＧ溶液内の前記ポリシラザンの濃度は、約１０〜３０重量％、１８〜２５重量％であることが好ましい。又、ＳＯＧ溶液内の溶媒の濃度は、好ましくは約７０〜９０重量％、より好ましくは約７５〜８２重量％である。
【００４２】
前記ポリシラザンを含むＳＯＧ組成物は、下部膜、例えば、シリコン窒化膜に対して約４°以下の接触角を有することが好ましい。接触角が４°より大きいと、ＳＯＧ組成物と下部膜との間の接着力が悪くなる。
【００４３】
前述したように、前記ＳＯＧ組成物、好ましくは、ＳＯＧ溶液は前記ペルヒドロポリシラザンを有機溶媒のような溶媒に溶解させることにより製造される。他の多様な有機溶媒又は他の溶媒が本発明で制限なく使用されることができる。使用可能な溶媒は、キシレンのような芳香族系溶媒又はジブチルエテールのような他の溶媒を含むことが好ましい。ＳＯＧ溶液内のペルヒドロポリシラザンの濃度が約３０重量％より大きいと、ペルヒドロポリシラザンが不安定になり、ＳＯＧ溶液の寿命が短縮され、ＳＯＧ膜にクラックが発生される。ペルヒドロポリシラザンの濃度が約１０重量％より小さいと、ＳＯＧ膜の厚さ調節が容易ではない。従って、本発明の他の実施例によると、ＳＯＧ溶液内の前記ペルヒドロポリシラザンの濃度は、好ましくは約１０〜３０重量％、より好ましくは約２０〜２３重量％である。前記ポリシラザンを含むＳＯＧ組成物は、下部膜、例えば、シリコン窒化膜に対して約４°以下の接触角を有することが好ましい。接触角が４°より大きいと、ＳＯＧ組成物と下部膜との間の接着力が悪くなる。
【００４４】
塗布工程と硬化工程中にＳＯＧ膜の表面を均一にするために、前記ＳＯＧ溶液は所定の剪断速度下で、好ましくは約１〜１０ｍＰａ・ｓ、より好ましくは約１〜８ｍＰａ・ｓの粘度を有する。
【００４５】
図２は、ＳＯＧ溶液の粘度と剪断速度との関係を説明するためのグラフである。図２において、グラフの縦座標は粘度（ｍＰａ・ｓ）を示し、横座標は剪断速度（１／ｓ）を示す。図２に示すように、本発明によるＳＯＧ溶液は、約５４〜４２０（１／ｓ）の剪断速度で、好ましく約１〜１０ｍＰａ・ｓの粘度を有する。約１０〜１０００（１／ｓ）の剪断速度でＳＯＧ組成物の粘度は、約１〜１０ｍＰｓの範囲内にあることも図２から分かる。
【００４６】
ＳＯＧ組成物の粘度は、ＳＯＧ組成物の流動性（ｆｌｏｗａｂｉｌｉｔｙ）に影響を及ぼすことにより、酸化膜の平坦度を決定する。前記ペルヒドロポリシラザンの重量平均分子量が増加するにつれて、ＳＯＧ組成物の粘度も増加する。ペルヒドロポリシラザンの重量平均分子量が約３０００〜６０００である時、ＳＯＧ組成物の粘度は約１.５４〜１.７０ｍＰａ・ｓ（ｃＰ）である。
【００４７】
前記ＳＯＧ組成物は、必要に応じてホウ素、フッ素、リン、ヒ素、炭素、酸素、又はこれらの混合物を含む少なくとも一つの不純物を含むことができる。このような不純物のうち、ホウ素、フッ素、リン、又はヒ素から選択された少なくとも一つの元素をＳＯＧ溶液に添加する場合には、ＳＯＧ組成物から生成されるシリコン酸化膜が不純物を含んで、従来のＢＳＧ膜、ＢＰＳＧ膜、ＰＳＧ膜等と類似な特性を有することになる。又、炭素や酸素のような元素を不純物としてＳＯＧ溶液に添加すると、ＳＯＧ膜をシリコン酸化膜に転換させる速度を促進させることができる。
【００４８】
前述したＳＯＧ組成物は、スピンコーティング方法により均一ではない表面を有する基板、例えば、導電性配線パターンを有する半導体基板上に塗布されることが好ましい。特に、スピンコーティング方法は、平坦なＳＯＧ膜を形成するのに有用である。
【００４９】
基板の表面が平坦ではないのは、導電性パターンのために発生される可能性がある。例えば、ゲート電極パターンやビットラインのような導電性金属配線パターンが基板の表面に段差部を形成することになる。前記二つの導電層パターン間の距離は制限がない。しかし、前記距離が１μｍより長いと、酸化膜を形成する方法では従来のＢＰＳＧを用いるのが適合する。反面に、前記距離が０.０４μｍより短いと、本発明のＳＯＧ溶液を用いた方法を使用すると、ＳＯＧ膜内にボイドが形成される可能性が高くなる。従って、本発明の方法は、０.０４〜１μｍ程度のギャップを有する半導体基板に適用される。
【００５０】
又、本発明の多様な実施例による方法は、幅に対する深さの比であるアスペクト比が低い導電性パターンギャップに適用されることができる。しかし、本発明の方法は、約５：１〜１０：１程度のアスペクト比を有する導電層パターンに適用されることが好ましい。
【００５１】
一般に、導電性パターンがゲート電極を含むセルアレー領域のような微細間隔のギャップ内に稠密に形成される。このようなギャップは半導体基板上に形成されることができる。更に、導電性パターンは、周辺回路領域のようなグローバル段差部内に、又は独立的なギャップ内に稠密ではないように形成される。このようなグローバル段差部も半導体基板上に形成されることができる。本発明の方法は、約５：１〜１０：１のアスペクト比を有する微細間隔のギャップと約１：１又はその以下のアスペクト比を有するグローバル段差部を有する半導体基板に適用されることができる。
【００５２】
又、段差部は半導体基板の突出部／陥没部により形成されることができる。具体的には、溝と突出部を有する半導体基板の突出部上に本発明の方法により酸化膜を形成することができる。このような方法による酸化膜を形成することは、シャロートレンチ素子分離（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ：ＳＴＩ）構造を有する素子分離構造を形成する時に有用である。又、前記段差部は絶縁膜上に形成された金属配線により形成されることができる。即ち、本発明の方法により形成されたシリコン酸化膜は、絶縁膜上に形成された金属配線を絶縁するための層間絶縁膜として利用されることができる。
【００５３】
以下、塗布されたＳＯＧ膜の硬化方法を詳細に説明する。
【００５４】
前述した方法により形成されたＳＯＧ膜は、硬化され平坦な表面を有するシリコン酸化膜に転換される。硬化段階は、予備ベーキング段階と主ベーキング段階により行われる。ここに開示された内容に基づいて、当業者はＳＯＧ膜を硬化させ平坦な表面を有するシリコン酸化膜に転換させることができる。
【００５５】
前記予備ベーキングは、約１００〜５００℃の温度下で約１〜５分間行うことが好ましい。予備ベーキングを約１００℃以下で行うと、有機溶媒が膜に残留する可能性がある。予備ベーキングを約５００℃以上の温度で行うと、所定深さ以下に位置したポリシラザンは、後続主ベーキング工程でシリコン酸化物に完全に転換されず、又、表面が急速度でシリコン酸化物に転換されクラックが発生され最終シリコン酸化膜が不均一になる。
【００５６】
予備ベーキングを行う時間が約１分以下であると、有機溶媒が膜内に残留して完璧に除去されない。反対に、予備ベーキング時間が約５分を超過すると、有機溶媒は完全に除去されるが、ペルヒドロポリシラザンを含むＳＯＧ膜の表面でシリコン酸化物への部分的な転換が誘発され、部分的なクラックが発生する。従って、予備ベーキングは、約１００〜５００℃、好ましくは１００〜４００℃の温度で約１〜５分間、好ましくは約２〜３分間行う。
【００５７】
主ベーキング段階は、予備ベーキングに対して高温で長時間行う。ポリシラザン系のＳＯＧは、基本構造はＳｉ−Ｎ結合を含む。酸素及び水を含む雰囲気下でベーキングすると、Ｓｉ−Ｎ結合がＳｉ−Ｏ結合に置換される。前述したＳＯＧ組成物を用いた従来方法によると、全てのＳｉ−Ｎ結合がＳｉ−Ｏ結合に置換されるのではないので、ＳＯＧ溶液をコーティングしてベーキングした後にも、一部のＳｉ−Ｎ結合はシリコン酸化膜内に残留することになる。しかし、本発明の方法によると、ポリシラザンを含むＳＯＧ溶液をコーティングしてＳＯＧ膜を形成した後、硬化工程を行った後にもＳｉ−Ｎ結合がＳＯＧ膜内に残留しない。従って、本発明の多様な実施例により形成されたシリコン酸化膜は、従来ＣＶＤ方法により形成された純粋なシリコン酸化膜とほぼ同じ特性を有する。
【００５８】
ポリシラザンをシリコン酸化物に転換させるために、主ベーキングは約４００〜１２００℃の温度で行うことが好ましい。主ベーキングの温度が約４００℃以下である場合には、硬化が十分ではないため、Ｓｉ−Ｎ結合が残留して酸化膜の特性を低下させる。主ベーキングの温度が約１２００℃より高い場合には、生成されるシリコン酸化膜の平坦度が低下するか、クラックが発生する虞がある。従って、主ベーキングは約４００〜１２００℃、好ましくは約４００〜１０００℃の温度で行う。
【００５９】
特に、主ベーキング工程の時間は、約１０〜１８０分間行うことが好ましい。主ベーキング工程時間が約１０分より短い場合には、ＳＯＧ膜がシリコン酸化膜に完全に転換されない。反対に、主ベーキング工程時間が約１８０分を超過する場合には、生成されるシリコン酸化膜内の応力が増加することになる。従って、主ベーキング工程の時間は、好ましくは約１０〜１８０分間、より好ましくは約３０〜１２０分間行う。
【００６０】
主ベーキング工程は、Ｓｉ−Ｎ結合をＳｉ−Ｏ結合に転換するに適合な雰囲気である酸化性雰囲気又は不活性雰囲気で行う。例えば、酸素雰囲気、水蒸気雰囲気、酸素と水蒸気の混合雰囲気、窒素雰囲気、又は酸素、水蒸気、及び窒素の混合雰囲気が主ベーキング工程用として有用である。特に、水蒸気雰囲気で行うことが好ましい。水蒸気雰囲気は１.２〜８６重量％の水分を含むことが好ましい。
【００６１】
主ベーキングの温度は、下部構造物に及ぼす影響を考慮して決定される。例えば、下部構造物が半導体基板の上部を部分的にエッチングすることにより形成されたトレンチと前記トレンチを埋め立てるＳＯＧ膜を含む場合、硬化段階で主ベーキングの温度は約９００〜１２００℃が好ましい。下部構造部が半導体基板上に形成された多数のゲート電極と前記ゲート電極を完全に覆うＳＯＧ膜を含む場合、主ベーキングの温度は、約６００〜９００℃が好ましい。下部構造物が半導体基板上の絶縁膜上に形成された多数の金属配線パターンと前記金属配線パターンを完全に覆うＳＯＧ膜を含む場合、主ベーキングの温度は約４００〜４５０℃が好ましい。該当技術分野の当業者は、本発明を参照して主ベーキングの適合な温度を決定することができ、前述した特定温度の範囲に発明が限定されるのではない。
【００６２】
本発明による方法でＳＯＧ組成物を１回のみコーティングして、厚さが約４０００〜６５００Åであるシリコン酸化膜を形成する。又、ＳＯＧ組成物を塗布する前に、エッチング阻止膜としてシリコン窒化膜を約２００〜６００Åの厚さで導電性パターンの上部と側面に形成することもできる。
【００６３】
前記ＳＯＧ組成物は、半導体装置の製造中に、ゲート電極及び／又は金属パターンを平坦化させるか、或いはトレンチを埋め立てる用途で使用されることができる。又は、本発明によるＳＯＧ組成物はトレンチを埋め立てるのに用いられ、従来のＳＯＧ組成物や他の方法を用いてゲート電極及び／又は金属パターンを平坦化することもできる。即ち、本発明のＳＯＧ組成物は、トレンチを埋め立てるか、ゲート電極及び／又は金属パターンを平坦化させるのに適用されることができるが、必ずこれらの全部に適用する必要はなく、これらのうちのいずれか一つにのみ適用することもできる。
【００６４】
本発明の他の実施例によると、主ベーキング工程は、二段階の熱処理工程で行われる。前記熱処理工程が一段階で行われる場合、図１を参照して説明したように、酸化性雰囲気に含まれた酸素と半導体基板から供給されたシリコンソースとの反応を通じてトレンチの側壁にシリコン酸化物が形成されることにより、アクティブ領域の寸法が変わる。従って、シリコンソースが供給される半導体基板上にポリシラザンを含むＳＯＧ組成物を硬化することによりＳＯＧ膜が形成される場合、熱処理を二段階にかけて行うことにより、前記ＳＯＧ膜をシリコン酸化膜に転換させることができる。
【００６５】
まず、ＳＯＧ膜に対して第１熱処理工程を実施してポリシラザンを酸化物に転換させる。この際、第１熱処理工程は、酸素雰囲気、水蒸気雰囲気、又は酸素と水蒸気の混合雰囲気等のような酸化性雰囲気で約５００〜１０００℃、好ましくは約６００〜９００℃の温度下で行う。より好ましくは、前記第１熱処理工程は、約８００〜９００℃の温度で約１０〜１２０分間行う。
【００６６】
その後、酸化性雰囲気、不活性ガス雰囲気、酸化性雰囲気と不活性ガス雰囲気の混合雰囲気、又は真空雰囲気で第１熱処理工程を通じて得られた酸化物に第２熱処理工程を行って、前記酸化物の組織を緻密にする。特に、窒素を含んだ不活性ガス雰囲気で第２熱処理工程を行う。又、第２熱処理工程は、約６００〜１２００℃、好ましくは約９００〜１１００℃の温度で約１０〜１２０分間行う。
【００６７】
具体的に、前記ＳＯＧ組成物が半導体基板の上部を部分的にエッチングして形成されたトレンチを埋め立てるように形成される場合、主ベーキングの第２熱処理工程は、約９００〜１０００℃の温度で行うことが好ましい。
【００６８】
以下の実施例、実験例、及び比較例を通じて本発明をより詳細に説明する。
＜実施例１＞
【００６９】
ＳＯＧ組成物の製造
市販中のペルヒドロポリシラザンを分別させて、重量平均分子量が約４５００〜７０００であり、分子量分布度が約３.０〜４.０であるペルヒドロポリシラザンを収得した。分別されたペルヒドロポリシラザンをキシレンに溶解させて組成物の全体重量％対比約２２〜２５重量％濃度のペルヒドロポリシラザンを有するＳＯＧ組成物を製造した。ＳＯＧ組成物を下地膜であるシリコン窒化膜に対する接触角を測定する結果、４°以下の接触角を示した。
【００７０】
前記ＳＯＧ組成物の粘度は、剪断速度によって測定された。粘度特性が図２に図示されている。図２は、ＳＯＧ溶液の剪断速度変化による粘度変化を示すグラフである。図２において、縦軸は粘度（ｍＰａ・ｓ）を示し、横軸は剪断速度（１／ｓ）を示す。図２から分かるように、前記ＳＯＧ溶液は剪断速度が約１０〜１０００（１／ｓ）である場合、好ましくは約５４〜４２０（１／ｓ）である場合に、約１〜１０ｍＰａ・ｓの均一な粘度を有する。
【００７１】
酸化膜の形成
図３乃至図１３は、本発明の一実施例による半導体製造工程のシリコン酸化膜を形成する方法を示す断面図である。
【００７２】
図３を参照すると、シリコン（Ｓｉ）のような半導体物質からなるｐ型基板１０を提供した。前記基板１０の上部には、素子分離領域をエッチングしてトレンチ１２を形成した。この際、前記トレンチ１２の深さは４６００Åで、幅は１２５０Åであった。前記トレンチ１２が形成された基板１０上に重量平均分子量が約６０００〜８０００であるペルヒドロポリシラザンを含むＳＯＧ溶液を約６０００〜７０００Åの厚さで塗布して第１ＳＯＧ膜１３を形成した。
【００７３】
図４を参照すると、前記第１ＳＯＧ膜１３に約１００〜５００℃の温度で約１〜５分間予備ベーキング工程を行った後、約９００〜１０００℃の温度で約３０分間主ベーキング工程を行って、第１ＳＯＧ膜を第１シリコン酸化膜１３ａに転換させた。この際、ベーキング工程は水分が約８６重量％含有された水蒸気雰囲気で行った。
【００７４】
図５を参照すると、第１シリコン酸化膜１３ａを化学的機械的研磨方法（ＣＭＰ）により半導体基板１０の上部表面が露出されるまで研磨して、前記トレンチ１２の内部がシリコン酸化物１４で埋め立てた素子分離領域を形成した。
【００７５】
図６を参照すると、メモリセルが形成される領域の半導体基板１０にｎ型不純物、例えば、リン（Ｐ）をイオン注入してｎ型半導体領域２０を形成した。セルアレー領域と周辺回路領域の一部にｐ型不純物、例えばホウ素（Ｂ）をイオン注入してｐ型ウェル３０を形成した。周辺回路領域の残りの一部にｎ型不純物、例えば、リン（Ｐ）をイオン注入してｎ型ウェル４０を形成した。
【００７６】
その後、しきい電圧を調節するための不純物、例えば、ＢＦ２（フッ化ホウ素）をｐ型ウェル３０及びｎ型ウェル４０にイオン注入した。次いで、ｐ型ウェル３０及びｎ型ウェル４０の各表面部位を、フッ酸系洗浄液を用いて洗浄した。半導体基板１０をウェット酸化させてｐ型ウェル３０及びｎ型ウェル４０の各表面上にゲート酸化膜１６を形成した。この際、前記トレンチ１２内の基板部分も部分的に酸化され、ゲート酸化膜１６が連続的に形成された。この際、前記ゲート酸化膜１６の厚さは約４０〜２００Åであった。
【００７７】
図７を参照すると、フィールド酸化物としてトレンチ１２を埋め立てるシリコン酸化物１４及びゲート酸化膜１６が形成された基板１０上にポリシリコン膜を形成した。ポリシリコン膜は、約５００〜４０００Åの厚さを有し、又、リン（Ｐ）のようなｎ型不純物でドーピングされた多結晶シリコン膜を低圧化学気相蒸着（ＬＰＣＶＤ）方法で蒸着して形成した。その後、タングステンシリサイドとタングステンをスパッタリング方法でポリシリコン膜上に蒸着して、約１０００Åの厚さを有するタングステンシリサイド膜と２０００Åの厚さを有するタングステン膜を形成した。前記タングステン膜上にシリコン窒化膜を積層した。前記シリコン窒化膜は、低圧化学気相蒸着又はプラズマ増大化学気相蒸着（ＰＥＣＶＤ）方法を用いて約５００〜２０００Å程度の厚さを有するように形成した。
【００７８】
前記シリコン窒化膜上にフォトレジスト膜を形成した後、マスクを用いて前記フォトレジスト膜を選択的に露光した。その後、前記フォトレジスト膜を現像して、ゲート電極を形成するためのフォトレジストパターン２２を形成した。前記フォトレジストパターン２２をエッチングマスクとして用いて前記シリコン窒化膜、タングステン膜、タングステン窒化膜、及びポリシリコン膜を順次にエッチングして、ポリシリコンパターン２４ａ、タングステンシリサイドパターン２４ｂ、タングステンパターン２４ｃ、及びシリコン窒化膜パターン２４ｄで構成されたゲート電極及びワードライン２４Ｇａ、２４Ｇｂ、２４Ｇｃ、２４ＷＬを形成した。そうすると、セルアレー領域にはゲート電極２４Ｇａとワードライン２４ＷＬが形成され、周辺回路領域にもそれぞれゲート電極２４Ｇｂ、２４Ｇｃが形成された。
【００７９】
セルアレー領域に形成されるゲート電極及びワードライン２４Ｇａ、２４ＷＬ間のギャップは、約０.４〜１μｍであった。密集段差部をギャップ内に形成するために、ゲート電極及びワードライン２４Ｇａ、２４ＷＬのギャップの幅に対する高さの比であるアスペクト比は約５：１〜１０：１であった。反面に、グローバル段差部をギャップ内に形成するために、周辺回路領域に形成されるゲート電極２４Ｇｂ、２４Ｇｃのギャップに対する高さの比であるアスペクト比は１：１以下であった。
【００８０】
図８を参照すると、フォトレジストパターン２２を除去した。図８において、ｎ型ウェル４０にｐ型不純物、例えば、ホウ素（Ｂ）をイオン注入してゲート電極２４Ｇｃの両側のｎ型ウェル４０にｐ型不純物領域２５を形成した。又、ｐ型ウェル３０にｎ型不純物、例えば、リン（Ｐ）をイオン注入してゲート電極２４Ｇｂの両側のｐ型ウェル３０にｎ型不純物領域２７を形成し、ゲート電極２４Ｇａの両側のｐ型ウェル２０には、ｎ型不純物領域２６を形成した。
【００８１】
図９を参照すると、半導体基板１０上に化学気相蒸着法（ＣＶＤ）によりシリコン窒化物を蒸着させ、厚さが約２００〜６００Åであるシリコン窒化膜３２を形成した。その後、セルアレー領域上のシリコン窒化膜３２をフォトレジスト膜で覆い、周辺回路上のシリコン窒化膜２０を異方性エッチングして、周辺回路のゲート電極２４Ｇｂ、２４Ｇｃの側壁にスペーサ３２ａを形成した。
【００８２】
その次に、周辺回路のｎ型ウェル４０に、ｐ型不純物、例えば、ホウ素をイオン注入してｐ＋型不純物領域（ソース、ドレイン領域）４２を形成した。又、周辺回路のｐ型ウェル３０に、ｎ型不純物、例えば、ヒ素（Ａｓ）をイオン注入してｎ＋型の不純物領域（ソース、ドレイン領域）４４を形成した。
【００８３】
図１０を参照すると、半導体基板１０上にＳＯＧ溶液を塗布して、第２ＳＯＧ膜５０を形成した。前記第２ＳＯＧ膜５０もスピンコーティング方法により塗布した。この際、回転速度は約５００〜２５００ｒｐｍであった。前記ＳＯＧ溶液に含まれたペルヒドロポリシラザンの重量平均分子量は、約４０００〜６０００であった。第２ＳＯＧ膜５０は、約７５００〜８２００程度の厚さを有し、ゲート電極及びワードライン２４Ｇａ、２４Ｇｂ、２４Ｇｃ、２４ＷＬを完全に覆うように形成した。その後、前記第２ＳＯＧ膜５０を約１００〜５００℃の温度で約１〜５分間予備ベーキングした後、約６００〜９００℃の温度で約１０〜１８０分間主ベーキングした。この際、ベーキング工程は、酸素雰囲気、水蒸気雰囲気、水蒸気と酸素の混合雰囲気、窒素雰囲気、又はこれらの混合雰囲気で行った。仮に、ベーキング工程が水蒸気雰囲気で行われる場合、水蒸気雰囲気の水分含量は、約１.２〜８６重量％になるように調節した。
【００８４】
硬化工程中に第２ＳＯＧ膜５０のＳｉ−Ｎ結合はＳｉ−Ｏ結合に置換され、第２ＳＯＧ膜は第２シリコン酸化膜５０ａに転換された。これにより、図１１に示すように、第２ＳＯＧ膜の厚さより約１９〜２０％程度収縮された厚さを有する第２シリコン酸化膜５０ａが得られた。
【００８５】
図１２を参照すると、前記第２シリコン酸化膜５０ａ上に通常のスパッタリング方法により、アルミニウム、タングステン等のような金属を蒸着させて、厚さが約５０００Åである金属膜を形成した。前記金属膜をフォトリソグラフィ工程によりパターニングして、幅が６６００Åでギャップが８４００Åである金属層パターン５２を形成した。その後、前記ＳＯＧ溶液をスピンコーティングして金属層パターン５２を完全に覆うように、約３８００〜４５００Åの厚さを有する第３ＳＯＧ膜５４を形成した。この場合、第３ＳＯＧ膜５４に含まれたペルヒドロポリシラザンの重量平均分子量は、約４５００〜７５００であった。
【００８６】
図１３を参照すると、前記第３ＳＯＧ膜５４を約１００〜５００℃の温度で約１〜５分間予備ベーキングした後、約４００〜４５０℃の温度で約１０〜１８０分間主ベーキングした。主ベーキング工程は、水蒸気雰囲気で行った。硬化工程を通じて第３ＳＯＧ膜５４のＳｉ−Ｎ結合は、Ｓｉ−Ｏ結合に置換されることにより、第３ＳＯＧ膜５４が平坦な表面を有する第３シリコン酸化膜５４ａに転換された。
【００８７】
以後、通常の半導体製造工程を経て半導体素子を製造した。当業者は、本発明によるＳＯＧ組成物と本発明の多様な実施例による方法に通じて半導体素子を製造することができるだろう。
【００８８】
シリコン酸化膜の光吸収度
図３乃至図１３を参照して説明した方法で半導体基板上に酸化膜を形成した。酸化膜は、約５：１〜１０：１のアスペクト比を有する多数の配線層を有し、配線層間に約０.０４〜１μｍのギャップを有する基板上に形成された。前記多数の金属配線層と半導体基板を覆いながら、約４００Åの厚さを有するシリコン窒化膜を形成した。
【００８９】
ポリシラザンを含むＳＯＧ溶液を半導体基板上にスピンコーティングして、約７５８２Åの厚さを有する第２ＳＯＧ膜を形成した。この際、回転速度は約１０００ｒｐｍであった。
【００９０】
前記第２ＳＯＧ膜を１５０℃で３分間予備ベーキングした後、ＦＴ−ＩＲ方法（Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ  ＩｎｆｒａＲｅｄ  ｍｅｔｈｏｄ）を用いてＳＯＧ膜の光吸収度を測定した。
【００９１】
図１４は、ＳＯＧ膜を予備ベーキングした後測定した光吸収度を示すＦＴ−ＩＲチャートである。図１４に示すように、予備ベーキング後、光吸収度の最高点が、Ｎ−Ｈ、Ｓｉ−Ｈ、Ｓｉ−Ｎ、Ｓｉ−Ｈ等の結合を示す多数の波数領域で示した。この際、応力計で測定した応力は、約３.６３×１０８（ｄｙｎｅ／ｃｍ２）であった。
【００９２】
又、前記ＳＯＧ膜を予備ベーキングした後、更に７００℃の温度で３０分間主ベーキングしてシリコン酸化膜に転換させた。図１５は、ＳＯＧ膜を主ベーキングした後に測定した波数及び重量平均分子量によるシリコン酸化膜の光吸収度を示すＦＴ−ＩＲチャートである。図１５を参照すると、Ｓｉ−Ｏ結合と対応する波数領域の最高点のみが主ベーキング後に残っていた。この際、応力は−１.２２×１０８（ｄｙｎｅ／ｃｍ２）であった。図１５から全てのＳＯＧ膜のＳｉ−Ｎ結合がＳｉ−Ｏ結合に置換されたことが分かり、これによりスピンオンガラス膜が完全にシリコン酸化膜に転換されたことを確認できる。
【００９３】
又、約５：１〜１０：１のアスペクト比を有し、約０.０４〜１μｍのギャップを有する多数の配線パターンを有する半導体基板表面に形成されたシリコン酸化膜では、いかなるボイドも発見されなかった。
【００９４】
シリコン酸化膜のエッチング率測定
Ａ．ＳＯＧ組成物を用いたシリコン酸化膜の形成
ＳＯＧ溶液をベア（ｂａｒｅ）ウェーハ上に塗布してＳＯＧ膜を形成した。前記ＳＯＧ溶液は、スピンコーティング方法により塗布し、回転速度は１０００ｒｐｍであった。前記ＳＯＧ膜は約７５００〜８２００Åの厚さを有するように形成した。その後、前記ＳＯＧ膜を約１５０℃の温度で３分間予備ベーキングした後、約７００℃の温度で、約３０分間主ベーキングした。この際、主ベーキングは、約１.２〜８６重量％の水分含量を有する水蒸気雰囲気で実施した。前記硬化過程を通じてＳＯＧ膜のＳｉ−Ｎ結合はＳｉ−Ｏ結合に置換され、前記ＳＯＧ膜はシリコン酸化膜に転換された。この時に形成された酸化膜の厚さは６４００Åであった。
【００９５】
Ｂ．ＣＶＤ方法による酸化膜の形成
ソースガスとしてシランガスと酸素を、キャリアガスとしてアルゴンガスを用いて、ベアウェーハ上に高密度プラズマＣＶＤ−酸化膜を形成した。この際に形成されたＣＶＤ−酸化膜の厚さは約６０００Åであった。
【００９６】
Ｃ．ウエットエッチング率測定
本発明により形成されたシリコン酸化膜とＣＶＤ方法によるＣＶＤ−酸化膜をそれぞれエッチングした。それぞれのウェットエッチング工程は、一定な時間の間、同じエッチング液を用いて行い、一定な時間間隔を置いてエッチング率を調査した。これによる結果は、図１６乃至図２１に示した。
【００９７】
図１６は、本発明により形成された酸化膜とＣＶＤ方法による酸化膜のエッチング率を１分間隔に測定した結果を示すグラフである。ウェットエッチングは、フッ化アンモニウムを含んだ緩衝エッチング溶液（ｂｕｆｆｅｒ  ｅｔｃｈｉｎｇ  ｓｏｌｕｔｉｏｎ）を蒸留水に希釈して得られた溶液（ＮＨ４Ｆ  ａｎｄ  ＨＦ  ｄｉｌｕｔｅｄ  ｉｎ  ｄｉｓｔｉｌｌｅｄ  ｗａｔｅｒ）を用いて室温（２５℃）で行った。
【００９８】
図１７は、本発明により形成された酸化膜とＣＶＤ方法による酸化膜のエッチング率を１分間隔に測定した結果を示すグラフである。ウェットエッチングは、フッ酸を希釈させた水溶液（蒸留水：フッ酸（ＨＦ）＝１００：１）を用いて室温（２５℃）で行った。
【００９９】
図１８は、本発明により形成された酸化膜とＣＶＤ方法による酸化膜のエッチング率を１０分間隔に調査した結果を示すグラフである。ウェットエッチングは、水酸化アンモニウム（ＮＨ４ＯＨ）、過酸化水素（Ｈ２Ｏ２）、及び水（Ｈ２Ｏ）を０.２５：１：５の比率で混合したエッチング溶液を用いて７０℃の温度で行った。
【０１００】
図１９は、本発明により形成された酸化膜とＣＶＤ方法による酸化膜のエッチング率を１０分間隔に調査した結果を示すグラフである。ウェットエッチングは、燐酸を用いて１６５℃の温度で行った。
【０１０１】
図２０は、本発明により形成された酸化膜とＣＶＤ方法による酸化膜のエッチング率を１０分間隔に調査した結果を示すグラフである。ウェットエッチングは、硫酸と過酸化水素を約６：１の比率で混合したエッチング溶液を用いて１３０℃の温度で行った。
【０１０２】
図２１は、本発明により形成された酸化膜とＣＶＤ方法による酸化膜のエッチング率を１０分間隔に調査した結果を示すグラフである。ウェットエッチングは、水酸化アンモニウム（ＮＨ４ＯＨ）、過酸化水素（Ｈ２Ｏ２）、及び水（Ｈ２Ｏ）を０.２５：１：５の比率で混合したエッチング溶液を用いて５０℃の温度で行った。
【０１０３】
Ｄ．ドライエッチング率調査
本発明により形成された酸化膜とＣＶＤ方法により形成された酸化膜を同じチャンバー内に導入して、同じエッチングガスを用いて反復的にエッチング率を調査した。チャンバー内の圧力は３０ｍＴｏｒｒ、出力電圧は１７００Ｗに調節した。又、前記エッチングガスはオクタフルオロペンテン（Ｃ５Ｆ８）、オクタフルオロブテン（Ｃ４Ｆ８）、酸素（Ｏ2）、及びアルゴン（Ａｒ）を、それぞれ８ｓｃｃｍ、４ｓｃｃｍ、６ｓｃｃｍ、及び５００ｓｃｃｍの流速で用い、前記エッチング率の調査結果は、図２２にグラフで示した。
【０１０４】
図１６乃至図２２から、本発明により形成されたシリコン酸化膜のウェットエッチング率及びドライエッチング率は、通常のＣＶＤ方法により形成されたシリコン酸化膜のウェットエッチング率及びドライエッチング率と非常に類似しているのが分かる。従って、本発明によるＳＯＧ膜を用いて形成された層間絶縁膜や平坦化された膜は、通常的なＣＶＤ−酸化膜と類似な特性を有する。
【０１０５】
本発明者の反復実験を通じて、約５：１〜１０：１のアスペクト比を有する配線層と約０.０４〜１μｍのギャップを有する半導体基板上に本発明によるＳＯＧ組成物を用いてボイドがない酸化膜を形成することができた。本発明により、ＳＯＧ組成物を用いて２５６Ｍ  ＤＲＡＭに要求される平坦度を有し、ボイドがないシリコン酸化膜を形成することができる。
＜実施例２＞
【０１０６】
ＳＯＧ組成物の製造
重量平均分子量が約６０００〜８０００であり、分子量分布度が約３.０〜４.０であるペルヒドロポリシラザンを実施例１と同じ方法を用いて製造した。前記ペルヒドロポリシラザンをキシレンに約２２〜２５重量％の濃度で溶解させてＳＯＧ組成物を製造した。
【０１０７】
シャロートレンチ素子分離
実施例１により図３乃至図１３に図示されたフィールド酸化膜を形成して高集積半導体装置のトレンチを埋め立てる場合、図１に示したように、トレンチの内壁に厚い酸化膜が形成される。
【０１０８】
図２３乃至図２９は、本発明の他の実施例によるシャロートレンチ素子分離方法を説明する断面図である。
【０１０９】
図２３を参照すると、シリコンを含む半導体基板上に熱酸化工程（ｔｈｅｒｍａｌ  ｏｘｉｄａｔｉｏｎ  ｐｒｏｃｅｓｓ）を行って、約１００〜２００Åの厚さを有するパッド酸化膜２０１を形成した。その後、パッド酸化膜２０１上に低圧化学気相蒸着（ＬＰＣＶＤ）方法を用いて約１００〜１０００Åの厚さを有する窒化物を蒸着して、研磨阻止膜２０３を形成した。前記研磨阻止膜２０３は、後続のＣＭＰ工程で研磨を阻止するために形成した。
【０１１０】
その後、ＬＰＣＶＤ方法を用いて前記研磨阻止膜２０３上に約５００〜１０００Åの厚さを有する高温酸化物（ｈｉｇｈ  ｔｅｍｐｅｒａｔｕｒｅ  ｏｘｉｄｅ：ＨＴＯ）を蒸着して、ハードマスク膜２０５を形成した。シリコン窒酸化物（ＳｉＯＮ）をＬＰＣＶＤ方法によりハードマスク膜２０５上に約２００〜８００Åの厚さで蒸着して、反射防止膜（図示せず）を形成した。前記反射防止膜は、フォトリソグラフィ工程を行う時に散乱光を防止し、トレンチを形成する後続工程では除去された。
【０１１１】
図２４を参照すると、反射防止膜とハードマスク膜２０５をフォトリソグラフィ工程によりドライエッチングすることにより、アクティブパターンを形成するためのハードマスクパターン２０６を形成した。その後、ハードマスクパターン２０６をエッチングマスクとして用いて、研磨阻止膜２０３とパッド酸化膜２０１をエッチングすることにより、エッチング阻止膜パターン２０４とパッド酸化膜パターン２０２を形成した。
【０１１２】
図２５を参照すると、ハードマスクパターン２０６を用いて、基板２００の露出部分を約２０００〜５０００Åの深さでエッチングして、トレンチ２１０を形成した。前記トレンチ２１０は、４６００Åの深さと１２５０Åの幅を有することが好ましい。この際、前記反射防止膜を除去し、前記ハードマスクパターン２０６が一定厚さを有するようにエッチングした。
【０１１３】
図２６を参照すると、トレンチエッチング工程中に高エネルギーイオン注入によって半導体基板２００上に発生したシリコン損傷を治癒するために、酸化雰囲気でトレンチ２１０の露出された部分を熱処理した。その後、露出されたシリコンと酸化剤との酸化反応を通じてトレンチ２１０の底面と側面を含んだトレンチ２１０の内壁に約２０〜３００Åの厚さを有するトレンチ内壁酸化膜２１２を形成した。
【０１１４】
前記のようにトレンチ内壁酸化膜２１２を形成した後、前記トレンチ２１０をＳＯＧ組成物で埋め立てて、約６０００〜７０００Åの厚さを有するＳＯＧ膜２１３を形成した。
【０１１５】
図２７を参照すると、前記ＳＯＧ膜２１３を約１００〜５００℃の温度で約１〜５分間予備ベーキングした後、約８００〜９００℃、好ましくは約８５０℃の酸化性雰囲気で約１０〜１２０分間、好ましくは、約６０分間更に第１熱処理工程を行って、ＳＯＧ膜２１３をシリコン酸化膜に転換させた。この際、第１熱処理工程は、８６重量％の水分を含有する水蒸気雰囲気で行った。
【０１１６】
その後、転換されたシリコン酸化物を緻密にすることにより、シリコン酸化膜２１４に転換させるために、第２熱処理工程を行った。前記第２熱処理工程は、酸化性雰囲気、不活性ガス雰囲気、又はこれらの混合雰囲気で行い、好ましくは、窒素ガス雰囲気のような不活性ガス雰囲気で行った。又、前記第２熱処理工程は、約９００〜１１００℃、好ましくは、約１０００℃の温度で約１０〜１２０分、好ましくは、約３０分間行った。
【０１１７】
図２８を参照すると、ＣＭＰ工程により半導体基板２００上の研磨阻止膜２０４が露出されるまで、前記シリコン酸化膜２１４を研磨して、前記トレンチ２１０の内部をシリコン酸化物２１６で埋め立てた。
【０１１８】
図２９を参照すると、燐酸を用いたストリップ工程を行って研磨阻止膜パターン２０４を除去することにより、図２９に示したように、素子分離を完了した。
【０１１９】
基板酸化物形成調査
実験例１
実施例１と同じ方法でブランケットウェーハ（ｂｌａｎｋｅｔ  ｗａｆｅｒ）上にＳＯＧ膜を形成した後、予備ベーキング工程と主ベーキング工程を行った。
【０１２０】
実験例２
実施例２と同じ方法でブランケットウェーハにＳＯＧ膜を形成した後、予備ベーキング工程と８５０℃の水蒸気雰囲気で１時間の第１熱処理工程、及び１０００℃の酸素雰囲気で３０分間の第２熱処理工程を行ってシリコン酸化膜を形成した。
【０１２１】
実験例３
第２熱処理工程が窒素ガス雰囲気で行われたことを除いては、前記実験例２と同じ方法でシリコン酸化膜を形成した。
【０１２２】
実験例４
第２熱処理工程が１０５０℃で行われたことを除いては、前記実験例２と同じ方法でシリコン酸化膜を形成した。
【０１２３】
実験例５
第１熱処理工程が９００℃で行われたことを除いては、前記実験例２と同じ方法でシリコン酸化膜を形成した。
【０１２４】
基板表面の酸化状態調査
実験例１乃至実験例５によりベーキング工程が行われたウェーハにおいて、基板表面のＳｉ−Ｏ結合のストレッチングピーク（ｓｔｒｅｔｃｈｉｎｇ  ｐｅａｋ）に関するＦＴ−ＩＲ分析が行われた。
【０１２５】
図３０は、本発明により基板のアクティブ領域に形成されたシリコン酸化物に対してＦＴ−ＩＲ分析を行って得られた正規化された光吸収度と強さを示す棒グラフである。図３０から、実験例２乃至実験例５のように二段階の熱処理工程を行って得られたシリコン酸化膜が、実験例１のように一段階の熱処理工程を通じて得られたシリコン酸化膜に対して、より多い量の酸化物を含んでいることが分かる。又、実験例２乃至実験例５により基板から形成された酸化物のうち、実験例３により形成された酸化物の量が最も小さいのも確認できる。
【０１２６】
ウェットエッチング率とエッチング均一度の調査
実験例２乃至実験例４により前記ＳＯＧ組成物を転換させ形成されたシリコン酸化膜と、高密度プラズマ化学気相蒸着方法（ＨＤＰ−ＣＶＤ）により形成されたシリコン酸化膜のエッチング溶液の種類によるエッチング率を調査した。ウェットエッチングは、同じエッチング溶液を用いて一定な時間行い、エッチング率は一定な時間間隔に調査した。前記エッチング溶液としては、ＳＣ−１溶液（アンモニア、過酸化水素、及び脱イオン水の混合物）、ＬＡＬ溶液（フッ化アンモニウム及びフッ化水素の混合物）及び燐酸溶液が使用された。その結果は、図３１にグラフで図示されており、図３１において縦軸はエッチング率を示し、横軸はエッチング溶液とエッチングされた酸化物の種類を示す。
【０１２７】
図３１から、実験例２乃至実験例５から形成されたシリコン酸化膜は、実験例１から生成されたシリコン酸化膜と類似なエッチング率を有することが分かる。
【０１２８】
研磨テスト
高密度プラズマ化学気相蒸着方法により形成されたシリコン酸化膜と、実施例２により（ベーキング工程は、実験例３のように行われた）形成されたシリコン酸化膜を用いて実施例２に説明されたものと同じパターンを有する半導体基板のトレンチを埋め立てた後、化学的機械的研磨工程を行った。前記研磨工程は、研磨阻止膜が露出されるまで行い、研磨の均一性を調査するために酸化膜のプロファイルを検査した。その結果は、図３２に図示されている。
【０１２９】
図３２において、グラフはそれぞれ高密度プラズマ化学気相蒸着方法により形成されたシリコン酸化膜を研磨した後の結果と、実験例３により形成されたシリコン酸化膜を研磨した後の結果を示す。研磨する間、スラリー製造用と同じ二酸化ケイ素が用いられた。図３２において、縦軸は研磨が終了された後の研磨度を示す（単位：Å）。この際、高密度プラズマ化学気相蒸着方法により形成されたシリコン酸化膜に対しては、約１８０〜２００秒、実験例３により形成されたシリコン酸化膜に対しては、約１００秒間研磨工程を行った。図３２に示すように、高密度プラズマ化学気相蒸着方法により形成されたシリコン酸化膜の研磨量は、約３００〜５００Åであった反面、実験例３により形成されたシリコン酸化膜の研磨量は約１００〜２００Åであった。
【０１３０】
図３２から、実施例２により形成されたシリコン酸化膜の研磨均一性が、通常的な高密度プラズマ化学気相蒸着方法により形成されたシリコン酸化膜の研磨均一性より約二倍程度優れることと、実施例２により形成されたシリコン酸化膜の研磨時間が通常的な高密度プラズマ化学気相蒸着方法により形成されたシリコン酸化膜の研磨時間が約半分程度であることを確認できる。
【０１３１】
又、実施例２により形成されたシリコン酸化膜は、ボイドを有せず、優れたギャップフィリング特性を有する反面、高密度プラズマ化学気相蒸着方法により形成された酸化膜は、トレンチ部分に多くのボイドを有していた。更に、アクティブ領域のシリコンは酸化されず、トレンチの底部分に酸化膜が緻密に形成されているため、優れた酸化膜特性を有していた。
【０１３２】
図３３は、本発明の一実施例によってＳＯＧ組成物を用いて酸化膜を形成する方法を示す流れ図である。図３３を参照すると、段階Ｓ１００で、基板上にＳＯＧ組成物を塗布してＳＯＧ膜を形成した後、段階Ｓ２１０とＳ２２０で、ＳＯＧ膜を硬化させることにより酸化膜を形成することができる。
【０１３３】
段階Ｓ１００で、段差部を有する半導体基板上にＳＯＧ組成物を塗布することにより、基板上に平坦な表面を有するＳＯＧ膜を形成することができる。前記段差部は、基板上に形成された少なくとも２つの導電性パターンにより形成されることができる。例えば、前記導電性パターンは、ゲート電極パターン及び／又はビットラインパターンのような金属導電性配線パターンを含むことができる。
【０１３４】
段階Ｓ２１０及びＳ２２０で、ＳＯＧ膜を硬化させて前記ＳＯＧ膜を平坦なシリコン酸化膜に転換させる。前記硬化工程は、予備ベーキング工程と主ベーキング工程で行うことができる。予備ベーキング工程（段階Ｓ２１０）は、約１００〜５００℃の温度で行うことができる反面、主ベーキング工程（段階Ｓ２２０）は約４００〜１２００℃の温度で行うことができる。
【０１３５】
仮に、前記予備ベーキング工程（段階Ｓ２１０）が約１００℃より低い温度で行われる場合、有機溶媒がシリコン酸化膜内に残留する虞がある。約５００℃以上の温度で行われる場合、後続の主ベーキング工程でペルヒドロポリシラザンがシリコン酸化物に完全に転換されない虞もあり、ＳＯＧ膜の表面部分がシリコン酸化物に急速に転換されクラックが発生することにより、シリコン酸化膜の不均一を招来し得る。
【０１３６】
仮に、予備ベーキング工程（Ｓ２１０）を１分以内に行うと、有機溶媒が膜内に残留する虞があり、５分を超過して行うと、有機溶媒が完全に除去されても、ペルヒドロポリシラザンを含むＳＯＧ膜の表面でシリコン酸化物への部分的な転換が発生して、その結果、部分的にクラックを発生し得る。従って、前記予備ベーキング工程は、約１００〜５００℃、好ましくは、約１００〜４００℃の温度下で約１〜５分、好ましくは、約２〜３分間行う。
【０１３７】
前記予備ベーキング工程（段階Ｓ２１０）は、酸素雰囲気や水蒸気雰囲気、酸素と水蒸気の混合雰囲気、窒素雰囲気、又は真空雰囲気で行うことができ、好ましくは水蒸気雰囲気で行う。
【０１３８】
前記主ベーキング工程（段階Ｓ２２０）は、予備ベーキング工程（段階Ｓ２１０）に対して、高温で長時間行うことが好ましい。ペルヒドロポリシラザン系のＳＯＧは、基本構造はＳｉ−Ｎ結合を含み、このようなＳｉ−Ｎ結合は、酸素及び水を含んだ雰囲気でベーキングすると、Ｓｉ−Ｏ結合に置換される。ＳＯＧ組成物を用いる通常的な方法によると、一般的に全てのＳｉ−Ｎ結合がＳｉ−Ｏ結合に置換されるのではない。しかし、本発明の実施例によるペルヒドロポリシラザンを含むＳＯＧ溶液を用いてコーティングすることによりＳＯＧ膜を形成し、次いで硬化工程を行う場合には、いかなるＳｉ−Ｎ結合も残さない。
【０１３９】
好ましくは、主ベーキング工程（段階Ｓ２２０）は、約４００〜１２００℃の温度で行う。仮に、主ベーキングの温度が約４００℃未満である場合には、一部のＳｉ−Ｎ結合が残留して酸化膜の特性に悪い影響を及ぼす虞があって好ましくなく、主ベーキングの温度が約１２００℃より高い場合には、生成されるシリコン酸化膜の平坦度が低下するか、クラックが発生して好ましくない。従って、主ベーキング（段階Ｓ２２０）は、約４００〜１２００℃、好ましくは約４００〜１０００℃の温度で行う。
【０１４０】
又、主ベーキング工程（段階Ｓ２２０）は、約１０〜１８０分間、好ましくは約３０〜１２０分間行う。万一、主ベーキング工程（段階Ｓ２２０）の遂行時間が約１０分より短い場合には、ＳＯＧ膜のシリコン酸化膜への転換が不充分なので好ましくなく、約１８０分を超過する場合には、生成されるシリコン酸化膜の応力が増加して好ましくない。
【０１４１】
主ベーキング工程（段階Ｓ２２０）は、Ｓｉ−Ｎ結合をＳｉ−Ｏ結合に転換するのに適合な雰囲気である酸化性雰囲気及び／又は不活性雰囲気で行う。例えば、酸素雰囲気、水蒸気雰囲気、酸素と水蒸気の混合雰囲気、窒素雰囲気、又は真空雰囲気で主ベーキング工程（段階Ｓ２２０）を行うことができる。特に、水蒸気雰囲気で行うことが好ましく、この際、水分の含量は約１.２〜８６重量％に維持することが好ましい。
【０１４２】
本発明による方法により、ＳＯＧ組成物を用いて１回の工程で厚さが約１０００〜１００００Åであるシリコン酸化膜を形成する。前記シリコン酸化膜が前記のような範囲内の厚さを有する時、シリコン酸化膜が経済的に下部構造物であるゲート電極や金属パターンのような導電層を充分にカバーすることができる。前記ＳＯＧ組成物を塗布する前に導電層パターンの上面及び側面にエッチング阻止膜として約２００〜６００Åの厚さを有するシリコン窒化膜を形成することもできる。
【０１４３】
図３４は、本発明の一実施例による主ベーキング工程（水蒸気含量が８０重量％である場合）の温度によるＦＴ−ＩＲ結果を図示したグラフである。図３４に示すように、ペルヒドロポリシラザンの全ての結合が効果的にＳｉ−Ｏ結合に置換されたことを確認できる。
【０１４４】
図３５は、本発明の一実施例による主ベーキング工程（水蒸気含量が１０重量％以下である場合）の温度によるＦＴ−ＩＲ結果を図示したグラフである。図３５に示すように、水分含量が１０重量％以下である水分が含まれた雰囲気で主ベーキング工程を行う場合、主ベーキングの温度が増加するほど、Ｓｉ−Ｏ結合は、より効果的に置換されることを確認することができる。主ベーキング工程は、窒素のような不活性雰囲気中に存在する酸素と水蒸気の混合雰囲気で行うことができる。Ｓｉ−Ｎ結合、Ｓｉ−Ｈ結合、Ｎ−Ｈ結合は、水蒸気雰囲気で全部Ｓｉ−Ｏ結合に置換される。水蒸気雰囲気で水分の含量は、約１.２〜８６重量％であり、主ベーキングの温度が低くなるほど、より多くの水分を必要とする。
【０１４５】
図３６は、本発明の一実施例による主ベーキングによるＦＴ−ＩＲ結果を示すグラフである。図３６のように、主ベーキング工程を水蒸気雰囲気で行う場合、窒素雰囲気で行う場合に対して、Ｓｉ−Ｎ結合、Ｓｉ−Ｈ結合、Ｎ−Ｈ結合がより効果的にＳｉ−Ｏ結合に置換されることを確認できる。
＜実施例３＞
【０１４６】
スピンオンガラス組成物の製造
市販中のペルヒドロポリシラザンを分別させて重量平均分子量が約３０００〜６０００であるペルヒドロポリシラザンを収得した。ペルヒドロポリシラザンの分子量分布度は約２.５〜３.５であった。製造された前記ペルヒドロポリシラザンをキシレンに約２０〜３０重量％の濃度で溶解させてＳＯＧ組成物を製造した。ＳＯＧ組成物は、下地膜であるシリコン窒化膜に対する接触角を測定した結果、４°以下の接触角を示した。
【０１４７】
製造されたＳＯＧ組成物の粘度を多様な剪断速度により測定した。この場合、ＳＯＧ組成物は約１.５４〜１.７０ｃＰの範囲内で一定な粘度を示した。
＜実施例４＞
【０１４８】
ＳＯＧ組成物の製造
分別法（ｆｒａｃｔｉｏｎａｔｉｏｎ）により重量平均分子量が３０００であるペルヒドロポリシラザンを収得した。収得したペルヒドロポリシラザンの分子量分布度は２.８であった。これは、下記表１及び図３７に示した。準備された前記ペルヒドロポリシラザンをジブチルエテールに２２.６重量％の濃度で溶解させてＳＯＧ組成物を製造した。製造されたＳＯＧ組成物の粘度及び固形分濃度は、下記表１、図３７、図３８、図３９に示した。
【０１４９】
図３７は、本発明の一実施例による重量平均分子量（Ｍｗ）によるＳＯＧ組成物の分子量分布を示すグラフである。図３８は、本発明の一実施例による重量平均分子量（Ｍｗ）によるＳＯＧ組成物の粘度を示すグラフである。図３９は、本発明の一実施例による重量平均分子量（Ｍｗ）によるＳＯＧ組成物の固形分の濃度（重量％）を示すグラフである。又、収得したＳＯＧ組成物は、下地膜であるシリコン窒化膜に対して４°以下の接触角を示した。
＜実施例５〜実施例７＞
【０１５０】
ＳＯＧ組成物の製造
ＳＯＧ組成物は、重量平均分子量を変化させることを除いては、実施例４と同じ方法で製造する。各実施例によると、重量平均分子量が、３５００（実施例５）、４５００（実施例６）、及び５５００（実施例７）であるペルヒドロポリシラザンが用いられる。各実施例によるＳＯＧ組成物の粘度及び固形分の濃度は、下記表１、図３７、図３８、及び図３９に示す。
＜比較例１＞
【０１５１】
ＳＯＧ組成物の製造
重量平均分子量が８０００であるペルヒドロポリシラザンを用いることを除いては、実施例４と同じ方法でＳＯＧ組成物を製造した。比較例１によるＳＯＧ組成物の粘度と固形分の濃度は、下記表１、図３７、図３８、及び図３９に示した。
【０１５２】
【表１】
0004628743.tif 000002
＜実施例８＞
【０１５３】
酸化膜の形成
図４０乃至図５０は、本発明の他の実施例による半導体製造工程で酸化膜を形成する方法を説明するための断面図である。図４０を参照すると、シリコン（Ｓｉ）のような半導体物質からなるｐ型基板１０を準備した。前記基板１０の上部に素子分離領域をエッチングしてトレンチ１２を形成した。この際、前記トレンチ１２の深さは４６００Åで、幅は１２５０Åであった。前記トレンチ１２が形成された基板１０上に重量平均分子量が約３０００〜６０００（例えば、３０００）であるペルヒドロポリシラザンを含むＳＯＧ溶液を、約６０００〜７０００Å（例えば、６０００Å）の厚さで塗布して第１ＳＯＧ膜１３を形成した。
【０１５４】
図４１を参照すると、前記第１ＳＯＧ膜１３を約１００〜５００℃（例えば、３００℃）で１〜５分間ホットプレートで予備ベーキング工程を行った後、約９００〜１０００℃（例えば、約９５０℃）の温度で３０分間主ベーキング工程を行って、第１シリコン酸化膜１３ａに転換させた。この際、ベーキング工程は、水分が約８６重量％含有された水蒸気雰囲気で行った。
【０１５５】
図４２を参照すると、収得した第１シリコン酸化膜１３ａを化学的機械的研磨方法（ＣＭＰ）により半導体基板１０の上部表面が露出されるまで研磨して、図示したように、前記トレンチ１２の内部をシリコン酸化物１４で埋め立てられた素子分離領域を形成した。
【０１５６】
図４３を参照すると、メモリセルを形成する領域（セルアレー領域）の半導体基板１０に、ｎ型不純物、例えば、リン（Ｐ）を注入してｎ型半導体領域２０を形成し、セルアレー領域と周辺回路領域の一部にｐ型不純物、例えば、ホウ素（Ｂ）をイオン注入してｐ型ウェル３０を形成し、周辺回路領域の残りの一部にｎ型不純物、例えば、リン（Ｐ）を注入してｎ型ウェル４０を形成した。
【０１５７】
その後、しきい電圧を調節するための不純物、例えば、フッ化ホウ素（ＢＦ２）をｐ型ウェル３０及びｎ型ウェル４０にイオン注入した。次いで、ｐ型ウェル３０及びｎ型ウェル４０の各表面部位をフッ酸系洗浄液を用いて洗浄した後、半導体基板１０をウェット酸化して、ｐ型ウェル３０及びｎ型ウェル４０の各表面部位にゲート酸化膜１６を形成した。この際、前記トレンチ１２の内面部位の基板の一部も部分的に酸化して、ゲート酸化膜１６を連続的に形成させた。この際、前記ゲート酸化膜１６の厚さは、約４０〜１２０Å（例えば、１２０Å）であった。
【０１５８】
図４４を参照すると、フィールド酸化膜としてトレンチ１２に埋め立てられたシリコン酸化物１４及びゲート酸化膜１６が形成された基板１０の上部に、例えばリン（Ｐ）等のｎ型不純物でドーピングされた多結晶シリコン膜を低圧化学気相蒸着（ＬＰＣＶＤ）方法で蒸着して、約５００〜４０００Å（例えば、２３００Å）の厚さを有するポリシリコン膜を形成した。その後、前記ポリシリコン膜上にタングステンシリサイド膜とタングステン膜をスパッタリング方法でそれぞれ約１０００〜２０００Åの厚さを有するように形成した後、前記タングステン膜上にシリコン窒化膜を形成した。前記シリコン窒化膜は、低圧化学気相蒸着又はプラズマ増大化学気相蒸着（ＰＥＣＶＤ）方法を用いて、約５００〜２０００Å（例えば、１０００Å）の厚さを有するように形成した。
【０１５９】
前記シリコン窒化膜上にフォトレジスト膜を形成した後、マスクを用いて前記フォトレジスト膜を選択的に露光した。その後、前記フォトレジスト膜を現像してゲート電極を形成するためのフォトレジストパターン２２を形成した。前記フォトレジストパターン２２をエッチングマスクとして用いて、前記シリコン窒化膜、タングステン膜、タングステン窒化膜、及びポリシリコン膜を順次にエッチングして、ポリシリコンパターン２４ａ、タングステンシリサイドパターン２４ｂ、タングステンパターン２４Ｇｃ、及びシリコン窒化膜パターン２４ｄで構成されたゲート電極及びワードライン２４Ｇａ、２４Ｇｂ、２４Ｇｃ、２４ＷＬを形成した。そうすると、図示したように、セルアレー領域にはゲート電極２４Ｇａとワードライン２４ＷＬが形成され、周辺回路領域にもそれぞれゲート電極２４Ｇｂ、２４Ｇｃが形成されることを確認できる。
【０１６０】
セルアレー領域に形成されるゲート電極及びワードライン２４Ｇａ、２４ＷＬ間のギャップは、約０.４〜１μｍであった。密集段差部を形成するために、ゲート電極及びワードライン２４Ｇａ、２４ＷＬのギャップに対する深さの比であるアスペクト比は、約５：１〜１０：１であった。グローバル段差部を形成するために、周辺回路領域に形成されるゲート電極２４Ｇｂ、２４Ｇｃは、アスペクト比が１：１以下であった。
【０１６１】
図４４を参照すると、前記フォトレジストパターン２２を除去した。図４５において、ｎ型ウェル２０にｐ型不純物、例えば、ホウ素（Ｂ）をイオン注入して、ゲート電極２４Ｇｃの両側のｎ型ウェル４０にｐ型不純物領域２５を形成した。又、ｐ型ウェル３０にｎ型不純物、例えば、リン（Ｐ）をイオン注入してゲート電極２４Ｇｂの両側のｐ型ウェル３０にｎ型不純物領域２７を形成し、ゲート電極２４Ｇａの両側のｐ型ウェル２０にはｎ型不純物領域２６を形成した。
【０１６２】
図４６を参照すると、半導体基板１０上に化学気相蒸着法によりシリコン窒化物を蒸着させて、厚さが約２００〜６００Åであるシリコン窒化膜３２を形成した。その後、セルアレー領域のシリコン窒化膜３２をフォトレジスト膜で覆い、周辺回路領域のシリコン窒化膜３２は異方性エッチングして、周辺回路のゲート電極２４Ｇｂ、２４Ｇｃの側壁にスペーサ３２ａを形成した。
【０１６３】
その後、周辺回路のｎ型ウェル４０にｐ型不純物、例えば、ホウ素をイオン注入してｐ＋型の不純物領域（ソース、ドレイン領域）を形成した。又、周辺回路のｐ型ウェル３０にｎ型不純物、例えば、ヒ素（Ａｓ）をイオン注入してｎ＋型の不純物領域（ソース、ドレイン領域）を形成した。
【０１６４】
図４７を参照すると、半導体基板１０上にＳＯＧ組成物を塗布して、第２ＳＯＧ膜５０を形成した。前記第２ＳＯＧ膜５０もスピンコーティング方法により塗布する。この際、回転速度は、約５００〜２５００ｒｐｍ（例えば、１０００ｒｐｍ）であった。前記ＳＯＧ溶液に含まれたペルヒドロポリシラザンの重量平均分子量は、約３０００〜６０００（例えば、３０００）であり、前記第２ＳＯＧ膜５０は約７５００〜８２００Å（例えば、７９００Å）程度の厚さを有し、ゲート電極及びワードライン２４Ｇａ、２４Ｇｂ、２４Ｇｃ、２４ＷＬを完全に覆うように形成した。
【０１６５】
その後、前記第２ＳＯＧ膜５０を約１００〜５００℃（例えば、１５０℃）の温度の空気中で予備ベーキングした後、約６００〜９００℃（例えば、７００℃）の温度の水蒸気雰囲気で約１０〜１８０分（例えば、３０分）間主ベーキングした。この際、予備ベーキング及び主ベーキングは、酸素雰囲気、水蒸気雰囲気、酸素と水蒸気の混合雰囲気、窒素雰囲気、或いは酸素と水蒸気及び窒素の混合雰囲気のうち、いずれか一つの雰囲気で行うことができる。仮に、ベーキング工程が水蒸気雰囲気で行われる場合、水分の含量は約１.２〜８６重量％（例えば、８６重量％）の範囲に維持されることが好ましい。
【０１６６】
前述した硬化工程を通じて、第２ＳＯＧ膜５０のＳｉ−Ｎ結合はＳｉ−Ｏ結合に置換され、シリコン酸化膜に転換された。これにより、図４８に示すように、第２ＳＯＧ膜の厚さに対して約１９〜２３％（例えば、２２.１％）程度に収縮された厚さを有する第２シリコン酸化膜５０ａを収得した。
【０１６７】
図４９を参照すると、前記第２シリコン酸化膜５０ａ上に通常的なスパッタリング方法でアルミニウム、タングステン等のような金属を蒸着させて、厚さ５０００Åの金属層を形成した。前記金属層をフォトリソグラフィ工程によりパターニングして、幅が６６００Åでギャップが８４００Åである金属層パターン５２を形成した。
【０１６８】
その後、ＳＯＧ溶液をスピンコーティングして金属層パターン５２を完全に覆うように、厚さが約３８００〜４５００Å（例えば、４２００Å）である第３ＳＯＧ膜５４を形成した。この場合、前記第３ＳＯＧ膜５４に含まれたペルヒドロポリシラザンの重量平均分子量は、約３０００〜６０００（例えば、３０００）であった。
【０１６９】
図５０を参照すると、前記第３ＳＯＧ膜５４を約１００〜５００℃（例えば、１５０℃）の温度の空気中で、約１〜５分（例えば、３分）間予備ベーキングした後、約４００〜４５０℃（例えば、４００℃）の温度で約１０〜１８０分（例えば、３０分）間主ベーキングする。この際、主ベーキングは、水蒸気雰囲気で行う。そうすると、硬化工程を通じて第３ＳＯＧ膜５４のＳｉ−Ｎ結合は、Ｓｉ−Ｏ結合に置換され、平坦な表面を有する第３シリコン酸化膜５４ａに転換される。
【０１７０】
以後、通常の半導体製造工程を経て半導体素子を完成した。当業者は、ＳＯＧ組成物を用いて本発明の多様な実施例による方法を通じて半導体素子を製造することができるだろう。
＜実施例９〜実施例１１＞
【０１７１】
ＳＯＧ組成物の製造
実施例４で準備されたＳＯＧ組成物と異なるＳＯＧ組成物を用いて、シリコン酸化膜と半導体装置を製造した。より具体的には、実施例９乃至実施例１１では、それぞれ実施例５乃至実施例７で製造されたＳＯＧ組成物を用いて、シリコン酸化膜と半導体装置を製造した。
＜比較例２＞
【０１７２】
ＳＯＧ組成物の製造
実施例４で製造されたＳＯＧ組成物の代わりに、比較例１で準備されたＳＯＧ組成物を用いて、実施例８の方法によりシリコン酸化膜と半導体装置を製造した。
【０１７３】
基板酸化物の形成調査
実験例６（ＳＯＧ組成物のパーティクル数）
実施例４乃至実施例７、及び比較例１により製造されたＳＯＧ組成物１ｃｃ内の０.３〜０.５μｍ及び０.５μｍ超過のパーティクル数を測定し、その結果を下記表２及び図５１に示した。図５１は、本発明の一実施例による重量平均分子量（Ｍｗ）によるパーティクルの数（個／ｃｃ）を示すグラフである。この場合、パーティクル数はＳＯＧ組成物を硬化する前に観察した。類似な数の液相パーティクルが存在した。
【０１７４】
【表２】
0004628743.tif 000003
【０１７５】
実験例７（光吸収度）
図４８に図示された実施例８による第２ＳＯＧ膜５０と第２シリコン酸化膜５０ａの光吸収度をＦＴ−ＩＲ方法で測定した。前記光吸収度は、ＳＯＧ組成物を蒸着して、続けて約１５０℃で３分間予備ベーキング工程を行った後に測定した。ペルヒドロポリシラザンの一般的な化学組成は、（ＳｉＨ２ＮＨ）ｎである。酸素や水蒸気雰囲気で熱処理工程を経ると、ＳＯＧ組成物に含まれたＳｉ−Ｎ結合、Ｓｉ−Ｈ結合、及びＮ−Ｈ結合は分離され全ての結合がＳｉ−Ｏ結合に置換される。
【０１７６】
硬化温度と分子量によるＦＴ−ＩＲスペクトルの変化が、図５２及び図５３に図示されている。図５２は、本発明の一実施例によって予備ベーキングした後に測定した波数（ｃｍ−１）による光吸収度（ａ．ｕ）を示すグラフであり、図５３は、本発明の一実施例によって主ベーキングした後に測定した重量平均分子量（Ｍｗ）及び波数（ｃｍ−１）による光吸収度（ａ．ｕ）を示すグラフである。
【０１７７】
図５２からＮ−Ｈ結合、Ｓｉ−Ｈ結合、及びＳｉ−Ｎ結合は、予備ベーキング後にも実質的に残っていることを確認することができる。図５２を参照すると、４００〜４０００ｃｍ−１の波数範囲でＮ−Ｈ結合、Ｓｉ−Ｈ結合、及びＳｉ−Ｎ結合を示す吸収度ピークを確認できる。
【０１７８】
又、前記予備ベーキングしたＳＯＧ膜を更に７００℃の温度で３０分間主ベーキングして、シリコン酸化膜を転換させた後、ＦＴ−ＩＲで光吸収度を測定した。図５３に示すように、主ベーキング段階ではＮ−Ｈ結合、Ｓｉ−Ｈ結合、及びＳｉ−Ｎ結合の吸収ピークが消えて、Ｓｉ−Ｏ結合の吸収度ピークのみが示している。これによると、ポリシラザン系のＳＯＧ膜に含まれたＳｉ−Ｎ結合、Ｓｉ−Ｈ結合、及びＮ−Ｈ結合は、主ベーキング工程を経た後、全部Ｓｉ−Ｏ結合に置換されたことを確認できる。
【０１７９】
同じ実験方法で、実施例９乃至実施例１１、そして比較例２に対して実験して、その結果を図５２及び図５３に示した。この結果によると、実験対象の重量平均分子量に関係なく、優れた層間絶縁膜としての特性を示すことを確認することができる。
【０１８０】
実験例８（シリコン酸化膜の厚さ及び収縮率）
前記実験例７と同じＳＯＧ膜及び同じシリコン酸化膜を対象として予備ベーキング及び主ベーキング後の酸化膜の厚さを測定し、それによる収縮率を計算して、その結果を下記表３及び図５４に示した。図５４は、本発明の一実施例により予備ベーキング及び主ベーキング後の重量平均分子量による厚さと収縮率を示すグラフである。
【０１８１】
ここで、収縮率は下記数式１により計算される。
［数式１］
収縮率＝[予備ベーキング後のＳＯＧ膜の厚さ−主ベーキング後のＳＯＧ膜の厚さ]／[予備ベーキング後のＳＯＧ膜の厚さ]×１００
【０１８２】
同じ方法で、実施例９乃至実施例１１、そして比較例２に対して、同じ実験を実施してその結果を表３及び図５４に示した。下記表３及び図５４から分かるように、ポリシラザン系ＳＯＧ膜の厚さ及び収縮率は、重量平均分子量と関係なく同じ挙動を示した。
【０１８３】
【表３】
0004628743.tif 000004
【０１８４】
実験例９（ウェーハ内不均一度）
前記実験例８と同じＳＯＧ膜と、同じシリコン酸化膜を対象として、予備ベーキング及び主ベーキング後のウェーハ内不均一度（ｗｉｔｈｉｎ  ｗａｆｅｒ  ｎｏｎ−ｕｎｉｆｏｒｍｉｔｙ：ＷＩＷＮＵ）を測定し、その結果を下記表４及び図５５に示した。同じ方法で実施例９乃至実施例１１、そして比較例２に対して同じ実験を実施して、その結果を下記表４及び図５５に示した。図５５は、本発明の一実施例による重量平均分子量によるＷＩＷＮＵを示すグラフである。下記表４及び図５５から分かるように、予備ベーキング及び主ベーキングを行った後、膜のＷＩＷＮＵは重量平均分子量と関係なく２.５％未満の非常に良好な値を示した。
【０１８５】
【表４】
0004628743.tif 000005
【０１８６】
実験例１０（シリコン酸化膜の正規化されたパーティクル数及びスクラッチ数）
前記実験例８と同じＳＯＧ組成物、及び同じシリコン酸化膜を対象として、予備ベーキング及び主ベーキング後のシリコン酸化膜の正規化されたパーティクル数及びスクラッチ数を測定した。その結果を下記表５及び図５４に示した。同じ方法で、実施例９乃至実施例１１、そして比較例２に対して、同じ実験を実施して、その結果を表５及び図５４に示した。図５４は、本発明の一実施例による重量平均分子量による正規化されたパーティクルとスクラッチ数を示すグラフである。この際、パーティクル数の正規化の基準は、分子量が４５００である時とした。
【０１８７】
下記表５及び図５６から分かるように、酸化膜内パーティクル数及びスクラッチ数は、分子量が３５００又は４５００である時、最も少ない数が測定された。前記実施例６で測定したＳＯＧ組成物内のパーティクル数が重量平均分子量に応じて大きい差異が存在しなかった点と比較すると、本発明の酸化膜形成条件である時、特にパーティクルの発生が抑制されることを確認できる。
【０１８８】
【表５】
0004628743.tif 000006
【０１８９】
以上の実験例の結果から分かるように、実施例及び比較例全部スピンオンガラス内パーティクル数、収縮率、及びＷＩＷＮＵ側面では優れるが、パーティクル及びスクラッチ発生側面まで考慮すると、重量平均分子量が約３０００〜６０００程度である時、他の特性のみならずパーティクル抑制特性も優れたことを確認できる。
【０１９０】
通常的なＳＯＧ溶液をベーキングして硬化させた後であっても、シリコン酸化膜内には多くのパーティクルが残っている。具体的に例えば、ＳＯＧ溶液の硬化のために基板上に塗布されたＳＯＧ溶液をアニーリングする過程で、脱気（ｏｕｔｇａｓｓｉｎｇ）されるＳｉＨ４と、酸化雰囲気ガスが反応してＳｉＯ２のようなパーティクルが形成され反応チャンバーが汚染される。
【０１９１】
このようなパーティクルは、数十ｎｍ以上のサイズを有し、後続のウェーハアニーリング工程時に汚染源として作用して、半導体素子に損傷を発生させる。ポリシラザンコーティング膜がパーティクル周辺で更に厚く形成され、これによりアニーリング後のコーティング膜の厚さが１５０００Å以上のクラック発生臨界厚さ（ｍａｘｉｍｕｍ  ｃｒａｃｋ  ｆｒｅｅ  ｔｈｉｃｋｎｅｓｓ）以上に形成されると、必ずクラックが発生される問題点がある。
【産業上の利用可能性】
【０１９２】
本発明によるＳＯＧ組成物を用いると、２５６Ｍビット半導体装置から要求される平坦度を維持しながらもボイドがないシリコン酸化膜を形成することができる。又、アクティブ領域でシリコンの酸化を抑制するために、ＳＯＧ組成物を第１熱処理工程によりシリコン酸化物に転換し、更に転換されたシリコン酸化物を緻密化することにより、数値の安定性を確保することができる。
【０１９３】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【０１９４】
【図１】１回の熱処理工程によりスピンオンガラス膜をベーキングした場合にトレンチの内壁に形成された酸化膜の断面図である。
【図２】本発明のスピンオンガラス組成物の粘度と剪断速度との関係を説明するためのグラフである。
【図３】本発明の一実施例による半導体装置のシリコン酸化膜形成方法を示すための断面図である。
【図４】本発明の一実施例による半導体装置のシリコン酸化膜形成方法を示すための断面図である。
【図５】本発明の一実施例による半導体装置のシリコン酸化膜形成方法を示すための断面図である。
【図６】本発明の一実施例による半導体装置のシリコン酸化膜形成方法を示すための断面図である。
【図７】本発明の一実施例による半導体装置のシリコン酸化膜形成方法を示すための断面図である。
【図８】本発明の一実施例による半導体装置のシリコン酸化膜形成方法を示すための断面図である。
【図９】本発明の一実施例による半導体装置のシリコン酸化膜形成方法を示すための断面図である。
【図１０】本発明の一実施例による半導体装置のシリコン酸化膜形成方法を示すための断面図である。
【図１１】本発明の一実施例による半導体装置のシリコン酸化膜形成方法を示すための断面図である。
【図１２】本発明の一実施例による半導体装置のシリコン酸化膜形成方法を示すための断面図である。
【図１３】本発明の一実施例による半導体装置のシリコン酸化膜形成方法を示すための断面図である。
【図１４】スピンオンガラス膜を予備ベーキングした後に測定した光吸収度を示すＦＴ−ＩＲチャートである。
【図１５】スピンオンガラス膜を主ベーキングした後に測定したシリコン酸化膜の光吸収度を示すＦＴ−ＩＲチャートである。
【図１６】本発明の他の実施例によるシリコン酸化膜と通常的なＣＶＤ方法によるシリコン酸化膜のエッチング率を示すグラフである。
【図１７】本発明の他の実施例によるシリコン酸化膜と通常的なＣＶＤ方法によるシリコン酸化膜のエッチング率を示すグラフである。
【図１８】本発明の他の実施例によるシリコン酸化膜と通常的なＣＶＤ方法によるシリコン酸化膜のエッチング率を示すグラフである。
【図１９】本発明の他の実施例によるシリコン酸化膜と通常的なＣＶＤ方法によるシリコン酸化膜のエッチング率を示すグラフである。
【図２０】本発明の他の実施例によるシリコン酸化膜と通常的なＣＶＤ方法によるシリコン酸化膜のエッチング率を示すグラフである。
【図２１】本発明の他の実施例によるシリコン酸化膜と通常的なＣＶＤ方法によるシリコン酸化膜のエッチング率を示すグラフである。
【図２２】本発明の他の実施例によるシリコン酸化膜と通常的なＣＶＤ方法によるシリコン酸化膜のエッチング率を示すグラフである。
【図２３】本発明の更なる他の実施例によるシャロートレンチ素子分離方法を説明する断面図である。
【図２４】本発明の更なる他の実施例によるシャロートレンチ素子分離方法を説明する断面図である。
【図２５】本発明の更なる他の実施例によるシャロートレンチ素子分離方法を説明する断面図である。
【図２６】本発明の更なる他の実施例によるシャロートレンチ素子分離方法を説明する断面図である。
【図２７】本発明の更なる他の実施例によるシャロートレンチ素子分離方法を説明する断面図である。
【図２８】本発明の更なる他の実施例によるシャロートレンチ素子分離方法を説明する断面図である。
【図２９】本発明の更なる他の実施例によるシャロートレンチ素子分離方法を説明する断面図である。
【図３０】本発明によって基板のアクティブ領域に形成されたシリコン酸化物に対して、ＦＴ−ＩＲ分析を行って得られた光吸収度の標準強度を示す棒グラフである。
【図３１】エッチング溶液の種類による本発明によって形成されたシリコン酸化膜のエッチング率を示すグラフである。
【図３２】本発明の第２実施例によって形成されたシリコン酸化膜と、高密度プラズマ化学気相蒸着方法によって形成されたシリコン酸化膜を、化学的機械的研磨方法で研磨した後の研磨均一度を示すグラフである。
【図３３】本発明の一実施例によるスピンオンガラス組成物を用いて酸化膜を形成する方法を説明するための流れ図である。
【図３４】本発明の一実施例による８０％の水蒸気濃度を有する主ベーキング温度によるＦＴ−ＩＲ結果を示すグラフである。
【図３５】本発明の一実施例による１０％以下の水蒸気濃度を有する主ベーキング温度によるＦＴ−ＩＲ結果を示すグラフである。
【図３６】本発明の一実施例による主ベーキングの雰囲気によるＦＴ−ＩＲ結果を示すグラフである。
【図３７】本発明の一実施例による重量平均分子量（Ｍｗ）によるスピンオンガラス組成物の分子量分布を示すグラフである。
【図３８】本発明の一実施例による重量平均分子量（Ｍｗ）によるスピンオンガラス組成物の粘度を示すグラフである。
【図３９】本発明の一実施例による重量平均分子量（Ｍｗ）によるスピンオンガラス固形分の濃度（重量％）を示すグラフである。
【図４０】本発明の他の実施例による半導体装置のシリコン酸化膜を形成する方法を説明するための断面図である。
【図４１】本発明の他の実施例による半導体装置のシリコン酸化膜を形成する方法を説明するための断面図である。
【図４２】本発明の他の実施例による半導体装置のシリコン酸化膜を形成する方法を説明するための断面図である。
【図４３】本発明の他の実施例による半導体装置のシリコン酸化膜を形成する方法を説明するための断面図である。
【図４４】本発明の他の実施例による半導体装置のシリコン酸化膜を形成する方法を説明するための断面図である。
【図４５】本発明の他の実施例による半導体装置のシリコン酸化膜を形成する方法を説明するための断面図である。
【図４６】本発明の他の実施例による半導体装置のシリコン酸化膜を形成する方法を説明するための断面図である。
【図４７】本発明の他の実施例による半導体装置のシリコン酸化膜を形成する方法を説明するための断面図である。
【図４８】本発明の他の実施例による半導体装置のシリコン酸化膜を形成する方法を説明するための断面図である。
【図４９】本発明の他の実施例による半導体装置のシリコン酸化膜を形成する方法を説明するための断面図である。
【図５０】本発明の他の実施例による半導体装置のシリコン酸化膜を形成する方法を説明するための断面図である。
【図５１】本発明の一実施例による重量平均分子量（Ｍｗ）によるパーティクルの数（個／ｃｃ）を示すグラフである。
【図５２】本発明の一実施例による予備ベーキング後の波数（ｃｍ−１：ｗａｖｅ  ｎｕｍｂｅｒ）による光吸収度（ａ．ｕ．）を示すグラフである。
【図５３】本発明の一実施例による主ベーキング後の重量平均分子量（Ｍｗ）及び波数（ｃｍ−１）による光吸収度（ａ．ｕ．）を示すグラフである。
【図５４】本発明の一実施例による予備ベーキング及び主ベーキング後の重量平均分子量による厚さと収縮率を示すグラフである。
【図５５】本発明の一実施例による重量平均分子量によるＷｉｔｈｉｎ  Ｗａｆｅｒ  Ｎｏｎ−Ｕｎｉｆｏｒｍｉｔｙ（ＷＩＷＮＵ）を示すグラフである。
【図５６】本発明の一実施例による重量平均分子量による標準パーティクル及びスクラッチの数を示すグラフである。
【符号の説明】
【０１９５】
１０、１００、２００    半導体基板
１２、１１８、２１０    トレンチ
１３    第１スピンオンガラス膜
１３ａ    第１シリコン酸化膜
１４、１３０、２１４、２１６    シリコン酸化膜
１６    ゲート酸化膜
２０    ｎ型半導体領域
２２    フォトレジストパターン
２４Ｇａ、２４Ｇｂ、２４Ｇｃ    ゲート電極
２４ＷＬ    ワードライン
２４ａ    ポリシリコンパターン
２４ｂ    ケイ化タングステンパターン
２４ｃ    タングステンパターン
２４ｄ    窒化シリコンパターン
２５    ｐ型不純物領域
２６、２７    ｎ型不純物領域
３０    ｐ型ウェル
３２    シリコン窒化膜
３２ａ    スペーサ
４０    ｎ型ウェル
４２、４４    不純物領域
５０    第２スピンオンガラス膜
５０ａ    第２シリコン酸化膜
５２    金属層パターン
５４    第３スピンオンガラス膜
５４ａ    第３シリコン酸化膜
１１２、２０２    パッド酸化膜パターン
１１４    窒化膜パターン
１１６    高温酸化膜パターン
１２０、２１２    トレンチ内壁酸化膜
２０１    パッド酸化膜
２０３    研磨阻止膜
２０４    研磨阻止膜パターン
２０５    ハードマスク層
２０６    ハードマスクパターン
２１３    スピンオンガラス膜
【図１】
0004628743.tif 000007
【図２】
0004628743.tif 000008
【図３】
0004628743.tif 000009
【図４】
0004628743.tif 000010
【図５】
0004628743.tif 000011
【図６】
0004628743.tif 000012
【図７】
0004628743.tif 000013
【図８】
0004628743.tif 000014
【図９】
0004628743.tif 000015
【図１０】
0004628743.tif 000016
【図１１】
0004628743.tif 000017
【図１２】
0004628743.tif 000018
【図１３】
0004628743.tif 000019
【図１４】
0004628743.tif 000020
【図１５】
0004628743.tif 000021
【図１６】
0004628743.tif 000022
【図１７】
0004628743.tif 000023
【図１８】
0004628743.tif 000024
【図１９】
0004628743.tif 000025
【図２０】
0004628743.tif 000026
【図２１】
0004628743.tif 000027
【図２２】
0004628743.tif 000028
【図２３】
0004628743.tif 000029
【図２４】
0004628743.tif 000030
【図２５】
0004628743.tif 000031
【図２６】
0004628743.tif 000032
【図２７】
0004628743.tif 000033
【図２８】
0004628743.tif 000034
【図２９】
0004628743.tif 000035
【図３０】
0004628743.tif 000036
【図３１】
0004628743.tif 000037
【図３２】
0004628743.tif 000038
【図３３】
0004628743.tif 000039
【図３４】
0004628743.tif 000040
【図３５】
0004628743.tif 000041
【図３６】
0004628743.tif 000042
【図３７】
0004628743.tif 000043
【図３８】
0004628743.tif 000044
【図３９】
0004628743.tif 000045
【図４０】
0004628743.tif 000046
【図４１】
0004628743.tif 000047
【図４２】
0004628743.tif 000048
【図４３】
0004628743.tif 000049
【図４４】
0004628743.tif 000050
【図４５】
0004628743.tif 000051
【図４６】
0004628743.tif 000052
【図４７】
0004628743.tif 000053
【図４８】
0004628743.tif 000054
【図４９】
0004628743.tif 000055
【図５０】
0004628743.tif 000056
【図５１】
0004628743.tif 000057
【図５２】
0004628743.tif 000058
【図５３】
0004628743.tif 000059
【図５４】
0004628743.tif 000060
【図５５】
0004628743.tif 000061
【図５６】
0004628743.tif 000062