(57)【特許請求の範囲】
【請求項１】
絶縁性基板の上に、少なくとも単結晶シリコン集積回路が形成された半導体装置の製造方法において、
シリコン基板に埋め込みシリコン酸化膜層が設けられた半導体ウエハに、所望数の単結晶シリコン集積回路を形成し、該単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を二酸化珪素からなる酸化物によって同時に分離するとともに前記単結晶シリコン集積回路の表面を二酸化珪素からなる酸化物で覆った後、該半導体ウエハから単結晶シリコン集積回路を上記シリコン酸化膜層を含めて切り出し、該半導体ウエハから切り出した状態の単結晶シリコン集積回路のシリコン酸化膜層とは反対側表面と、上記絶縁性基板とを接着剤を使用せずに貼り合わせることを特徴とする半導体装置の製造方法。
【請求項２】
絶縁性基板の上に、少なくとも単結晶シリコン集積回路が形成された半導体装置の製造方法において、
シリコン基板に埋め込みシリコン酸化膜層が設けられた半導体ウエハの該シリコン酸化膜層上のシリコン活性層に、所望数の単結晶シリコン集積回路を形成し、該単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、該シリコン酸化膜層にまで達する深さの溝を形成し、該溝に二酸化珪素からなる酸化物を同時に充填するとともに前記単結晶シリコン集積回路の表面を二酸化珪素からなる酸化物で覆った後、該半導体ウエハから単結晶シリコン集積回路を上記シリコン酸化膜層を含めて切り出し、該半導体ウエハから切り出した状態の単結晶シリコン集積回路のシリコン酸化膜層とは反対側表面と、上記絶縁性基板とを接着剤を使用せずに貼り合わせることを特徴とする半導体装置の製造方法。
【請求項３】
単結晶シリコン集積回路を絶縁性基板上に貼り合せた後、熱処理により貼り合せ強度を向上させることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
単結晶シリコン集積回路を絶縁性基板上に貼り合せ、熱処理を行う前もしくは後に、上記シリコン酸化膜層まで薄膜化することを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
【請求項５】
上記半導体ウエハから単結晶シリコン集積回路を切り出す前に、上記半導体ウエハを薄層化し、
半導体ウエハを薄膜化した後に切り出しを行った単結晶シリコン集積回路と絶縁性基板とを貼り合わせた後、貼り合せ面側とは反対側を、上記シリコン酸化膜まで薄膜化することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
上記半導体ウエハから単結晶シリコン集積回路を切り出す前に、上記半導体ウエハを研磨及び／又はエッチングによって薄層化することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
単結晶シリコン集積回路を絶縁性基板上に作製した後、上記絶縁性基板の単結晶シリコン集積回路の貼り合わせ面側に非単結晶シリコントランジスタを形成することを特徴とする請求項１〜６の何れか１項に記載の半導体装置の製造方法。
【請求項８】
非単結晶シリコントランジスタを絶縁性基板上に作製した後、上記絶縁性基板上に単結晶シリコン集積回路を作製することを特徴とする請求項１〜６の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶シリコン集積回路が設けられたウエハ及び、このウエハから切り出した単結晶シリコン集積回路が絶縁性基板上に作製された半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
液晶表示パネルやＯＬＥＤ（Organic Light Emitting Diode）パネル等の駆動装置として、アクティブマトリクス駆動装置が広く使用されている。このアクティブマトリクス駆動装置には、非晶質シリコンや多結晶シリコンを用いてガラス基板上に薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を形成した半導体装置が使用されている。
【０００３】
近年、アクティブマトリクス駆動装置には、多結晶シリコンを用いて、周辺ドライバを集積化した多結晶シリコン集積回路をガラス基板等の絶縁性基板上に形成した半導体装置が用いられている。
【０００４】
上記の液晶表示パネル等の表示装置の高精細化に伴って、用いられるアクティブマトリクス駆動装置の高性能化が求められている。
【０００５】
そこで、多結晶シリコン集積回路よりも性能の高い単結晶シリコン集積回路を用いた半導体装置をアクティブマトリクス駆動装置に用いることが検討されている。
【０００６】
ところで、ガラス基板等の絶縁性基板上に、単結晶シリコン集積回路を作製する方法として、例えば、特許文献１には、予めシリコン基板上に集積回路（単結晶シリコン層）を形成してから接着剤を使用して絶縁性基板に貼り付ける方法が開示されている。
【０００７】
また、絶縁性基板上に単結晶シリコン集積回路を作製する方法としては、上述のように、単結晶シリコン集積回路を予め作製しておき、絶縁性基板上に接着剤で接合する方法以外に、絶縁性基板上にシリコン基板を接合して得られる、あるいは、絶縁性基板上にシリコン基板を接合した後、薄膜化してＳＯＩ（Silicon On Insulator）構造にする方法がある。
【０００８】
このように、ＳＯＩ構造を利用した半導体装置の例が、特許文献２、３、４等に開示されている。
【０００９】
上記ＳＯＩ構造の作製方法として、例えば特許文献５に開示されているＳｍａｒｔＣｕｔ法を用いれば、単結晶シリコンを接着剤を用いずに絶縁性基板に貼り合わせることができる。
【００１０】
すなわち、ＳｍａｒｔＣｕｔ法では、水素イオンを所定の深さと濃度で打ち込んだシリコン基板とハンドルウエハである絶縁性基板を接合させ、アニール処理により水素イオン注入位置でシリコン基板から単結晶シリコン層を分離することでＳＯＩ構造（ＳＯＩウエハ）を作製するようになっている。
【００１１】
以上のようにシリコン基板から分離した単結晶シリコン層に単結晶シリコン集積回路を形成すれば、絶縁性基板上に単結晶シリコン集積回路を作製した半導体装置となる。
【特許文献１】特表平７−５０３５５７（公表日：１９９５年４月１３日）
【特許文献２】特許第２７４３３９１号（登録日：１９９８年２月６日）
【特許文献３】特許第３１４１４８６号（登録日：２０００年１２月２２日）
【特許文献４】特許第３２７８９４４号（登録日：２００２年２月２２日）
【特許文献５】特開平５−２１１１２８（公開日：１９９３年８月２０日）
【特許文献６】特開平７−２３５６５１（公開日：１９９５年９月５日）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところが、予め作製した単結晶シリコン集積回路を、絶縁性基板１０１に接着剤を用いて接合した場合、耐熱性が問題となる。例えば、単結晶シリコン集積回路を絶縁性基板に接着剤によって接着した後、該絶縁性基板上に、熱処理の必要な工程、高品質の無機絶縁膜やＴＦＴを形成する工程が実行できないなど、製造プロセスあるいはデバイス構造に制約が生じる。
【００１３】
これに対して、絶縁性基板上に単結晶シリコン集積回路を作製するＳｍａｒｔＣｕｔ法のような方法では、絶縁性基板上に単結晶シリコン層（単結晶シリコン集積回路となり得る層）が接着剤を用いないで作製されるので、上記のような接着剤を用いて接合を行った場合のような製造プロセスあるいはデバイス構造に制約は生じないが、以下のような問題が生じる。
【００１４】
上記ＳｍａｒｔＣｕｔ法では、シリコン基板に単結晶シリコン層を形成するために、水素イオンの注入が行われているが、この水素イオンが単結晶シリコン層の電界効果トランジスタ等になる活性領域にも注入され、該活性領域がダメージを受ける虞がある。このように活性領域が水素イオン注入によるダメージを受けた場合、形成される電界効果トランジスタ等の素子の性能を十分に発揮することができないという問題が生じる。
【００１５】
本発明は、上記の各問題点に鑑みなされたものであって、その目的は、絶縁性基板上に、接着剤を用いないで単結晶シリコン集積回路を作製すると共に、単結晶シリコン集積回路の活性領域が水素イオン注入等のダメージを受けず、素子本来の特性を十分に発揮することのできる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明に係る半導体装置の製造方法は、上記の課題を解決するために、絶縁性基板の上に、少なくとも単結晶シリコン集積回路が形成された半導体装置の製造方法において、シリコン基板に埋め込み酸化膜層が設けられた半導体ウエハに、所望数の単結晶シリコン集積回路を形成し、該単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離した後、該半導体ウエハから単結晶シリコン集積回路を上記埋め込み酸化膜層を含めて切り出し、該単結晶シリコン集積回路の埋め込み酸化膜層とは反対側表面と、上記絶縁性基板とを貼り合わせることを特徴としている。
【００１７】
また、本発明に係る半導体装置の製造方法は、上記の課題を解決するために、絶縁性基板の上に、少なくとも単結晶シリコン集積回路が形成された半導体装置の製造方法において、シリコン基板に埋め込み酸化膜層が設けられた半導体ウエハの該埋め込み酸化膜層上のシリコン活性層に、所望数の単結晶シリコン集積回路を形成し、該単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、該埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填した後、該半導体ウエハから単結晶シリコン集積回路を上記埋め込み酸化膜層を含めて切り出し、該単結晶シリコン集積回路の埋め込み酸化膜層とは反対側表面と、上記絶縁性基板とを貼り合わせることを特徴としている。
【００１８】
本発明に係る半導体装置の製造方法は、単結晶シリコン集積回路を絶縁性基板上に貼り合せた後、熱処理する工程を含んでいてもよい。また、単結晶シリコン集積回路を絶縁性基板上に貼り合せ、熱処理する前もしくは後に、埋め込み酸化膜層まで薄膜化する工程を含んでいてもよい。
【００１９】
本発明に係る半導体装置の製造方法は、上記半導体ウエハから単結晶シリコン集積回路を切り出す前に、上記半導体ウエハを薄層化し、半導体ウエハを薄膜化した後に切り出しを行った単結晶シリコン集積回路と絶縁性基板とを貼り合わせた後、貼り合せ面側とは反対側を、上記埋め込み酸化膜まで薄膜化することとしてもよい。
【００２０】
また、上記半導体ウエハから単結晶シリコン集積回路を切り出す前に、上記半導体ウエハを研磨及び／又はエッチングによって薄層化することとしてもよく、上記研磨は、例えばＭＲＦ（Magnetorheological Finishing）等により行ってもよい。
【００２１】
さらに、単結晶シリコン集積回路と絶縁性基板とを貼り合わせた後、上記絶縁性基板の単結晶シリコン集積回路の貼り合わせ面側に非単結晶シリコントランジスタを作製してもよい。
【００２２】
また、非単結晶シリコントランジスタを絶縁性基板上に作製した後、上記絶縁性基板上に単結晶シリコン集積回路を作製することとしてもよい。
【発明の効果】
【００２３】
本発明に係る半導体装置は、単結晶シリコン集積回路の周囲全方向が酸化物によって囲まれた構造となっていることで、以下の理由により、絶縁性基板と単結晶シリコン集積回路とを接着剤を用いなくても接合することが可能となる。
【００２４】
これにより、絶縁性基板上に単結晶シリコン集積回路を接合するために接着剤を使用した場合の種々の問題点を解消することができる。すなわち、絶縁性基板上に単結晶シリコン集積回路を接合した状態で、該絶縁性基板上に熱処理の必要な工程、高品質の無機絶縁膜やＴＦＴを形成する工程が実行できるなど、製造プロセスあるいはデバイス構造上の自由度が大きくなる。
【００２５】
例えば、上記絶縁性基板上には、単結晶シリコン集積回路の他に、非単結晶シリコントランジスタを形成するようにしてもよい。この場合、非単結晶シリコントランジスタとしては、単結晶シリコン層以外の、例えば非晶質シリコン層や、多結晶シリコン層から作製されるトランジスタを示す。
【００２６】
以上のことから、上記構成の半導体装置を、ＴＦＴ−ＬＣＤ表示装置、ＴＦＴ−ＯＬＥＤ表示装置等に容易に適用することができる。しかも、各半導体装置の単結晶シリコン集積回路を構成しているトランジスタ等の素子の特性の均一化及び安定化を図ることができるので、各表示装置の表示特性を向上させることができるという効果を奏する。
【００２７】
また、上記酸化物は、二酸化珪素であることで、単結晶シリコン集積回路の周囲全方向が二酸化珪素で覆われることになる。
【００２８】
従って、単結晶シリコン集積回路のどの方向においてもエッチング耐性等の特性を等しくすることができる。
【００２９】
上記のように、単結晶シリコン集積回路の周囲全方向が酸化物によって覆われた構造の半導体装置を得るには、例えば、以下に示す製造方法がある。
【００３０】
すなわち、本発明に係る半導体装置の製造方法は、シリコン基板に埋め込み酸化膜層が設けられた半導体ウエハに、所望数の単結晶シリコン集積回路を形成し、該単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離した後、該半導体ウエハから単結晶シリコン集積回路を上記埋め込み酸化膜層を含めて切り出し、該単結晶シリコン集積回路の埋め込み酸化膜層とは反対側表面と、上記絶縁性基板とを貼り合わせることで、単結晶シリコン集積回路の周囲全方向が酸化物で覆われた半導体装置を得ることができる。
【００３１】
上記のように、単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離することで、製造プロセスの簡略化が可能となり、言い換えれば、製造プロセスの追加がないので、この結果、歩留りの向上を図ることができる。
【００３２】
また、本発明に係る半導体装置の製造方法は、シリコン基板に埋め込み酸化膜層が設けられた半導体ウエハの該埋め込み酸化膜層上のシリコン活性層に、所望数の単結晶シリコン集積回路を形成し、該単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、該埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填した後、該半導体ウエハから単結晶シリコン集積回路を上記埋め込み酸化膜層を含めて切り出し、該単結晶シリコン集積回路の埋め込み酸化膜層とは反対側表面と、上記絶縁性基板とを貼り合わせることで、単結晶シリコン集積回路の周囲全方向が酸化物で覆われた半導体装置を得ることができる。
【００３３】
上記のように、単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、上記埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填することで、単結晶シリコン集積回路間の分離と、該単結晶シリコン集積回路内の素子間の分離とを同時に行うことができる。これにより、製造プロセスの簡略化が可能となり、言い換えれば、製造プロセスの追加がないので、この結果、歩留りの向上を図ることができる。
【００３４】
また、本発明の半導体装置の製造方法は、上記半導体ウエハから単結晶シリコン集積回路を切り出す前に、上記半導体ウエハを研磨等によって薄層化し、結晶シリコン集積回路と絶縁性基板とを貼り合わせた後、さらに上記埋め込み酸化膜層まで薄膜化を行う。
【００３５】
すなわち、ウエハから結晶シリコン集積回路を切り出した後は、技術的に研磨等の機械的な除去をすることが困難（単結晶シリコン集積回路のサイズが小さいため、また、タクトの観点からも個々の集積回路を１つずつ研磨するのは好ましくない）であるので、上記半導体ウエハから単結晶シリコン集積回路を切り出す前に、研磨等による薄膜化を実施し、上記シリコン基板をある程度薄層化しておく。そして、結晶シリコン集積回路と絶縁性基板とを貼り合わせた後は、ガス等によるエッチングでさらに上記埋め込み酸化膜層まで薄膜化を行う。
【００３６】
こうすることで、短期間で、絶縁性基板上に単結晶シリコン集積回路を作製することが可能となる。
【００３７】
また、単結晶シリコン集積回路と絶縁性基板とを貼り合わせた後、上記絶縁性基板の単結晶シリコン集積回路の貼り合わせ面側に非単結晶シリコントランジスタを形成することで、周囲全方向が酸化物で覆われた単結晶シリコン集積回路と、非単結晶トランジスタとが混在した半導体装置を得ることができる。
【００３８】
また、非単結晶シリコントランジスタを絶縁性基板上に作製した後、上記絶縁性基板の非単結晶シリコントランジスタを作製した面側に単結晶シリコン集積回路を作製することで、周囲全方向が酸化物で覆われた単結晶シリコン集積回路と、非単結晶トランジスタとが混在した半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００３９】
〔実施の形態１〕
本発明の一実施の形態について説明すれば、以下の通りである。
【００４０】
本実施の形態に係る半導体装置は、図１に示すように、ガラス基板からなる絶縁性基板１０１上に、二酸化珪素からなる酸化膜１０２を介して、単結晶シリコン集積回路２１が密着配置された構造となっている。なお、上記単結晶シリコン集積回路２１は、図２に示すＳＯＩ（Silicon On Insulator）ウエハ１から切り出されたものである。ここで、図２は、単結晶シリコン集積回路２１が形成されたＳＯＩ（Silicon On Insulator）ウエハ１の平面図を示す。
【００４１】
上記構成の半導体装置の製造方法について、図３（ａ）〜（ｃ）及び図４（ａ）（ｂ）を参照しながら以下に説明する。図３（ａ）〜（ｃ）、図４（ａ）（ｂ）は、単結晶シリコン集積回路２１の製造工程を示す。
【００４２】
始めに、単結晶シリコン集積回路２１を形成するＳＯＩウエハ１側から説明する。
【００４３】
上記ＳＯＩウエハ１は、図３（ａ）に示すように、シリコン層２、ＢＯＸ層（シリコン酸化膜層（Buried Oxide））３、活性層（シリコン活性層）４が形成された３層構造となっている。
【００４４】
上記ＳＯＩウエハ１は、例えば、単結晶シリコンウエハ基板に、高温でアニール処理と同時に高濃度の酸素イオン注入を行い、表面から所定深さに埋込みシリコン酸化膜層（ＢＯＸ層３）を形成し、その層より表面側を活性層４とするＳＩＭＯＸ（Separation by Implanted Oxygen）法等により作製することができる。
【００４５】
上記単結晶シリコン集積回路２１は、図３（ａ）に示すＳＯＩウエハ１から次の様に加工して形成する。
【００４６】
まず、図３（ｂ）に示すように、ＳＯＩウエハ１上に作製される所望数の単結晶シリコン集積回路２１の分離および該単結晶シリコン集積回路２１内の素子分離を同時に行うため、分離領域に素子分離用の溝５と集積回路分離用の溝６とを形成する。ここでは、ＳＯＩウエハ１にレジストを載せ、フォトリソグラフィー工程により単結晶シリコン集積回路２１の分離領域および該単結晶シリコン集積回路２１内の素子分離領域以外がレジストで覆われるようにパターニングを行い、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）などの異方性エッチングによりシリコンのエッチングを行う。エッチングは、少なくともＢＯＸ層３に達する深さまで行う。
【００４７】
次に、図３（ｃ）に示すように、素子分離用の溝５と集積回路分離用の溝６にＴＥＯＳ（Tetra Ethyl ortho silicate；Ｓｉ（ＯＣ２Ｈ５）４）ガス等を使用し、酸化物としての二酸化珪素を堆積させる。ここで、素子分離用の溝５に堆積された二酸化珪素は、素子分離用の二酸化珪素９とし、集積回路分離用の溝６に堆積された二酸化珪素は、集積回路分離用の二酸化珪素１０とする。これにより、素子分離と集積回路分離とを同時に行うことができる。
【００４８】
また、上記二酸化珪素９、１０は、二酸化珪素からなるＢＯＸ層３に接触するようになっているので、単結晶シリコン集積回路２１の表面を除いて周囲全方向が二酸化珪素で覆われた構造となる。
【００４９】
以上の工程は、次のようにしてもよい。すなわち、素子間および集積回路間の領域以外を窒化シリコンで被覆し酸化（LOCOS：Local Oxidation of Silicon)することで、単結晶シリコン集積回路２１間の分離と素子分離を行う。
【００５０】
次に、熱酸化炉（拡散炉）において、集積回路の分離領域および素子分離領域を熱酸化する。温度は１０５０℃でドライＯ２酸化を行う。この場合の酸化は、パイロジェニック酸化でもよい。
【００５１】
さらに、不要になった窒化シリコン膜をドライエッチングにより除去する。ここで、ＢＯＸ層３と単結晶シリコン集積回路２１の分離酸化膜およびフィールド酸化膜が十分に連続となるまで酸化を行う事が重要である。
【００５２】
続いて、図３（ｃ）に示すように、ＳＯＩウエハ１の最表面に、熱酸化によりゲート酸化膜１１を５〜３０ｎｍ程度成膜する。このゲート酸化膜１１も上述と同じ二酸化珪素とする。これにより、単結晶シリコン集積回路２１の周囲全方向が酸化物（二酸化珪素）で囲まれた構造となる。
【００５３】
次に、図４（ａ）に示すように、通常のＬＳＩプロセスに従いゲート電極１２を作製する。ここでは、ゲート電極１２と成りうる材料、通常、ポリシリコンやタングステンシリサイドなどを成膜した後、フォトリソグラフィー工程でゲート電極１２のパターニングを行う。ＳＯＩウエハ１の加工はＬＳＩ製造設備を使い、容易に０．５μｍ以下の微細加工が可能である。
【００５４】
その後、ソース・ドレイン部となる箇所４ａに自己整合的にリンや、ホウ素を注入し、１０００℃程度の熱処理により活性化させる。場合によっては、ＬＤＤ（Lightly Doped Drain）などを形成する。なお、トランジスタのショートチャネル効果の対策のため、シリコン活性領域の深さは、１００ｎｍ〜２００ｎｍ以下にする必要がある。理想的には、５０ｎｍ以下であることが望ましい。
【００５５】
以上のようにして、単結晶シリコン集積回路２１内の素子としての電界効果トランジスタ２０が形成される。
【００５６】
その後、図４（ｂ）に示すように、層間絶縁膜１３を３００ｎｍ程度形成し、ＣＭＰ（Chemical Mechanical Polishing）法により平坦化し、単結晶シリコン集積回路２１が完成する。なお、平坦化には、上述のＣＭＰ法の他に、ＳＯＧ（Spin On Glass）法を用いてもよく、さらに他の方法であってもよいが、平坦化に伴う影響を単結晶シリコン集積回路２１に与えたくないことから、機械的な研磨よりも半導体プロセスにおいて一般的に使用されるＣＭＰ法やＳＯＧ法が適している。
【００５７】
一方、単結晶シリコン集積回路２１とは別に、コーニング社製の１７３７ガラス基板等の、表面が平坦で、かつ高歪点を有する絶縁性基板１０１（図１）を用意する。なお、図１では、絶縁性基板１０１の表面に、厚さ１００ｎｍ程度の酸化膜１０２を覆った例を示しているが、別に覆わなくてもよい。
【００５８】
一般に、絶縁性基板と、単結晶シリコン集積回路を作製した基板(表面を酸化処理済み)とを接着剤なしで接合させるには、それらの表面状態の清浄度や、活性度が極めて重要である。
【００５９】
従って、上記ＳＯＩウエハ１から切り出した単結晶シリコン集積回路２１と絶縁性基板１０１は、表面状態の清浄度や、活性度を良好なものにするために、接合前にＳＣ１液と呼ばれる液体で接合前に洗浄・乾燥させる。
【００６０】
ＳＣ１液は、市販のアンモニア水（ＮＨ４ＯＨ：３０％）と、過酸化水素水（Ｈ２Ｏ２：３０％）と純水（Ｈ２０)を混合して、作製する。一例としては、上記薬液を、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２０＝５：１２：６０の割合で混合する。この薬液の液温は、室温のままとし、上記単結晶シリコン集積回路２１と絶縁性基板１０１とを上記ＳＣ１液に５分間浸して洗浄する。なお、アンモニア水は、酸化珪素表面をエッチングするため、長時間浸すのはよくない。
【００６１】
その後、単結晶シリコン集積回路２１と絶縁性基板１０１とを純水（比抵抗値１０ＭΩｃｍ以上）で流水のもとに、１０分間洗浄し、スピンドライヤーなどで迅速に乾燥させる。そして、これら単結晶シリコン集積回路２１の表面と、絶縁性基板１０１の表面とを互いに接触させ、僅かな力で押す。これにより、単結晶シリコン集積回路２１と絶縁性基板１０１とは、自発的に接着する。
【００６２】
ここでの接着は、接着剤なしでの接合であり、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現するものである。従って、接着は、貼り合せる基板表面の上記３つの寄与のバランスが似通っているもの同士が接着しやすくなる。
【００６３】
次いで、単結晶シリコン集積回路２１と絶縁性基板１０１との自発的な接着の後、熱処理（４５０℃〜６００℃  ３０分の電気炉によるアニール、または、ランプアニール)により、単結晶シリコン集積回路２１と絶縁性基板１０１との接合力を強める。
【００６４】
続いて、単結晶シリコン集積回路２１のＢＯＸ層３上部のシリコンをＣｌＦ３などのフッ化ハロゲンガスを使ってエッチングする。フッ化ハロゲンガスは、シリコンと二酸化珪素のエッチングに対する選択比が大きいことが知られており、その結果、二酸化珪素はエッチングされることなくシリコンのみがエッチングされる。
【００６５】
なお、このシリコンのエッチングは、熱処理の前に行ってもかまわない。
【００６６】
上記構成の単結晶シリコン集積回路２１においては、例えば図４（ａ）に示すように、ＳＯＩウエハ１の単結晶シリコン集積回路２１間の分離領域および素子分離領域には二酸化珪素（集積回路分利用の二酸化珪素１０と素子分離用の二酸化珪素９）がＢＯＸ層３の深さまで形成されているため、このＳＯＩウエハ１から単結晶シリコン集積回路２１を切り出したときに、該単結晶シリコン集積回路２１の活性領域の周囲は二酸化珪素で覆われた状態となっている。
【００６７】
このため、単結晶シリコン集積回路２１に形成されている活性層４（電界効果トランジスタ等の薄膜デバイスの活性領域）は、ハロゲン系フッ化ガスによってエッチングされることはない。また、上記エッチングを行う前にエッチング時間短縮のため、半導体ウエハから単結晶シリコン集積回路を切り出す前に、予め半導体ウエハをＣＭＰまたはＭＲＦ、もしくはエッチング等によって研磨を行っておいても良い。
【００６８】
以上の工程によって、図１に示す半導体装置が完成する。すなわち、上記構成の半導体装置は、絶縁性基板１０１の上に、所望数の単結晶シリコン集積回路２１が形成され、各単結晶シリコン集積回路２１は、周囲全方向が酸化物（二酸化珪素）によって囲まれた構造となっている。
【００６９】
ここでは、上記のように絶縁性基板１０１上に単結晶シリコン集積回路２１のみを形成した例について説明したが、本願発明によれば、図５に示すように、絶縁性基板１０１上に、単結晶シリコン集積回路２１と非単結晶シリコントランジスタ３１とを混在させることは容易である。
【００７０】
例えば、図１に示すように、単結晶シリコン集積回路２１を絶縁性基板１０１上に接合し、エッチングによってシリコン層２を除去した後、絶縁性基板１０１の単結晶シリコン集積回路２１の接合領域とは異なる領域に対して、エキシマレーザビームによる逐次横方向成長（Sequential Lateral Solidification：ＳＬＳ）法などにより、非晶質シリコン膜上のみを多結晶化する。なお、単結晶シリコン集積回路２１の貼り合わせを行った領域のレーザ照射は避ける。
【００７１】
その後、非単結晶シリコントランジスタ３１用のゲート絶縁膜（図示せず）形成、ゲート電極膜（図示せず）形成、層間絶縁膜（図示せず）形成、コンタクトホール（図示せず）開口プロセスを経て、配線メタル（図示せず）を成膜・パターニングする。
【００７２】
上記工程によって、図５に示すような、単結晶シリコン集積回路２１と非単結晶シリコントランジスタ３１とが混在した半導体装置を形成する。
【００７３】
以上のように、本発明の半導体装置は、絶縁性基板の上に単結晶シリコン膜から成るシリコン集積回路が形成されてなる半導体装置において、単結晶シリコン集積回路の周囲全方向が酸化物によって囲まれた構造となっていることを特徴としている。
【００７４】
非単結晶シリコン集積回路３１は、単結晶シリコン集積回路２１が作製される前もしくは後に作製されたものである。
【００７５】
また、本発明の半導体装置は、絶縁性基板の上に非単結晶シリコントランジスタと、単結晶シリコン集積回路が混在して成る集積回路であって、上記単結晶シリコン集積回路の周囲全方向が酸化物によって囲まれた構造になっていることを特徴としている。
【００７６】
上記単結晶シリコン集積回路は、埋め込み酸化膜層(BOX層)および上記BOX層上に単結晶シリコン層を有するSOI(Silicon On Insulator)基板上に所望数だけ作製され、集積回路間の分離を酸化物によって、BOX層と連続となる深さまで行われている。
【００７７】
本発明の半導体装置の製造方法は、絶縁性基板上に周囲全方向を酸化膜で囲まれた単結晶シリコン集積回路を有する半導体装置の作製方法に関して、SOIウエハ上に所望の数のシリコン集積回路を作製し、それらの集積回路間の分離と素子分離とを同時にシリコンの酸化により行った後に集積回路をSOIウエハから切り出し、BOX層に対して前記単結晶シリコン薄膜側となる表面で絶縁性基板と酸化膜を介して、あるいは絶縁性基板は酸化膜で覆わずに室温で貼り合わせ、400℃以上、より望ましくは600℃以上の温度で熱処理後、上記BOX層まで研磨、もしくはエッチング、あるいはその両者を行うことを特徴としている。なお、このシリコンのエッチングは、熱処理の前に行ってもかまわない。
【００７８】
また、本発明の半導体装置の製造方法は、絶縁性基板上に周囲全方向を酸化膜で囲まれた単結晶シリコン集積回路を有する半導体装置の作製方法に関して、SOIウエハ上に所望の数のシリコン集積回路を作製し、それらの集積回路間の分離領域と素子分離領域にエッチングによってBOX層にまで達する深さの溝を作り、その後、溝中に二酸化珪素を堆積し埋め込むことで集積回路の分離および素子分離を行い、その後に集積回路をSOIウエハから切り出し、BOX層に対して前記単結晶シリコン薄膜側となる表面で絶縁性基板と酸化膜を介して、あるいは絶縁性基板は酸化膜で覆わずに室温で貼り合わせ、400℃以上、より望ましくは600℃以上の温度で熱処理後、上記BOX層まで研磨、もしくはエッチング、あるいはその両者を行うことを特徴としている。
【００７９】
従って、本発明の構成によれば、絶縁性基板と単結晶シリコン集積回路を、酸化膜を介して貼り合せた後に熱処理を行うことで、接着剤を使用することなく容易に貼り付けることができる。
【００８０】
また、単結晶シリコン集積回路の絶縁性基板上への作製に関し、水素等のイオン注入を必要としないため、活性領域がダメージを受けていない集積回路のトランスファによる形成が可能である。
【００８１】
活性領域がダメージを受けていないトランジスタでは、ダメージを受けているトランジスタと比較して、トランジスタ特性の向上、すなわち高移動度、低閾値、急峻なサブスレッショルド特性等が実現可能である。
【００８２】
また、上記トランジスタ特性のバラツキを抑えることができ、同面積内のトランジスタの集積度を向上させることができる。
【００８３】
しかも、単結晶シリコン集積回路の活性領域の周囲は酸化膜で囲われているため、ＢＯＸ層下のシリコンを除去するために使用されるフッ化ハロゲンガスからトランジスタの活性領域は保護される。
【００８４】
また、集積回路間の分離と素子分離を同時に並行して行うことができるため、単結晶シリコン集積回路作製に関し新たに煩雑なプロセスが加わらず、歩留まり向上に寄与する。
【００８５】
なお、本実施の形態では、ＳＯＩウエハ１の作製にＳＩＭＯＸ法を利用しているが、これに限定されるものではなく、ＥＬＴＲＡＮ（Epitaxial Layer Transfer）法等であってもよい。このＥＬＴＲＡＮ法は、例えば、特許文献６に開示されている。すなわち、このＥＬＴＲＡＮ法では、シリコン基板上に酸化膜層を形成し、さらに多孔質シリコンを形成した後にエピタキシャルシリコン層を成長させ、これをハンドルウエハに接合し、多孔質シリコン層から単結晶シリコン層を分離する方法である。
【００８６】
〔実施の形態２〕
本発明の別の実施の形態について説明すれば、以下の通りである。
【００８７】
本実施の形態に係る半導体装置は、図６に示すように、ガラス基板からなる絶縁性基板２０１上に、二酸化珪素からなる酸化膜２０２を介して、単結晶シリコン集積回路６１、および非単結晶シリコン集積回路７１が密着配置された構造となっている。なお、上記単結晶シリコン集積回路６１は、図７に示すＳＯＩ（Silicon On Insulator）ウエハ４１から切り出されたものである。さらに、非単結晶シリコン集積回路７１は、単結晶シリコン集積回路６１が作製される前または後に作製される。ここで、図７は、単結晶シリコン集積回路６１が形成されたＳＯＩ（Silicon On Insulator）ウエハ４１の平面図を示す。
【００８８】
上記構成の半導体装置の製造方法について、図８（ａ）〜（ｉ）を参照しながら以下に説明する。図８（ａ）〜（ｉ）は、単結晶シリコン集積回路６１の製造工程を示す。
【００８９】
初めに、単結晶シリコン集積回路６１を形成するＳＯＩウエハ４１側から説明する。
【００９０】
上記ＳＯＩウエハ４１は、図８（ａ）に示すように、シリコン層４２、ＢＯＸ層（シリコン酸化膜層（Buried Oxide））４３、活性層（シリコン活性層）４４が形成された３層構造となっている。
【００９１】
上記ＳＯＩウエハ４１は、例えば、単結晶シリコンウエハ基板に、高温でアニール処理と同時に高濃度の酸素イオン注入を行い、表面から所定深さに埋込みシリコン酸化膜層（ＢＯＸ層４３）を形成し、その層より表面側を活性層４４とするＳＩＭＯＸ（Separation by Implanted Oxygen）法等により作製することができる。
【００９２】
上記単結晶シリコン集積回路６１は、図８（ａ）に示すＳＯＩウエハ４１から次の様に加工して形成する。
【００９３】
まず、図８（ｂ）に示すように、ＳＯＩウエハ４１上に作製される所望数の単結晶シリコン集積回路６１の分離および該単結晶シリコン集積回路６１内の素子分離を同時に行うため、分離領域に素子分離用の溝４５と集積回路分離用の溝４６とを形成する。ここでは、ＳＯＩウエハ４１にレジストを載せ、フォトリソグラフィー工程により単結晶シリコン集積回路６１の分離領域および該単結晶シリコン集積回路６１内の素子分離領域以外がレジストで覆われるようにパターニングを行い、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）などの異方性エッチングによりシリコンのエッチングを行う。エッチングは、少なくともＢＯＸ層４３に達する深さまで行う。
【００９４】
次に、図８（ｃ）に示すように、素子分離用の溝４５と集積回路分離用の溝４６にＴＥＯＳ（Tetra Ethyl ortho silicate；Ｓｉ（ＯＣ２Ｈ５）４）ガス等を使用し、酸化物としての二酸化珪素５０を堆積させる。これにより、素子分離と集積回路分離とを同時に行うことができる。
【００９５】
また、上記二酸化珪素５０は、二酸化珪素からなるＢＯＸ層４３に接触するようになっているので、単結晶シリコン集積回路６１の表面を除いて周囲全方向が二酸化珪素で覆われた構造となる。
【００９６】
以上の工程は、次のようにしてもよい。すなわち、素子間および集積回路間の領域以外を窒化シリコンで被覆し酸化（LOCOS：Local Oxidation of Silicon）することで、単結晶シリコン集積回路６１間の分離と素子分離を行う。
【００９７】
次に、熱酸化炉（拡散炉）において、集積回路の分離領域および素子分離領域を熱酸化する。温度は１０５０℃でドライＯ２酸化を行う。この場合の酸化は、パイロジェニック酸化でもよい。
【００９８】
さらに、不要になった窒化シリコン膜をドライエッチングにより除去する。ここで、ＢＯＸ層４３と単結晶シリコン集積回路６１の分離酸化膜およびフィールド酸化膜が十分に連続となるまで酸化を行う事が重要である。
【００９９】
続いて、図８（ｃ）に示すように、ＳＯＩウエハ４１の最表面に、熱酸化によりゲート酸化膜５１を５〜３０ｎｍ程度成膜する。このゲート酸化膜５１も上述と同じ二酸化珪素とする。これにより、単結晶シリコン集積回路６１の周囲全方向が酸化物（二酸化珪素）で囲まれた構造となる。
【０１００】
次に、図８（ｄ）に示すように、通常のＬＳＩプロセスに従いゲート電極５２を作製する。ここでは、ゲート電極５２と成りうる材料、通常、ポリシリコンやタングステンシリサイドなどを成膜した後、フォトリソグラフィー工程でゲート電極５２のパターニングを行う。ＳＯＩウエハ４１の加工はＬＳＩ製造設備を使い、容易に０．５μｍ以下の微細加工が可能である。
【０１０１】
その後、図８（ｅ）に示すように、ソース・ドレイン部となる箇所５３に自己整合的にリンや、ホウ素を注入し、１０００℃程度の熱処理により活性化させる。場合によっては、ＬＤＤ（Lightly Doped Drain）などを形成する。なお、トランジスタのショートチャネル効果の対策のため、シリコン活性領域の深さは、１００ｎｍ〜２００ｎｍ以下にする必要がある。理想的には、５０ｎｍ以下であることが望ましい。
【０１０２】
以上のようにして、単結晶シリコン集積回路６１内の素子としての電界効果トランジスタ６０が形成される。
【０１０３】
その後、図８（ｆ）に示すように、層間絶縁膜５４を３００ｎｍ程度形成し、ＣＭＰ（Chemical Mechanical Polishing）法により平坦化する。なお、平坦化には、上述のＣＭＰ法の他に、ＳＯＧ（Spin On Glass）法を用いてもよく、さらに他の方法であってもよいが、平坦化に伴う影響を単結晶シリコン集積回路６１に与えたくないことから、機械的な研磨よりも半導体プロセスにおいて一般的に使用されるＣＭＰ法やＳＯＧ法が適している。
【０１０４】
その後、図８（ｇ）に示すように、溝状のコンタクト５５を形成する。これは、ドライエッチングもしくはウェットエッチング、あるいはその両者を併用することで形成される。さらに、図８（ｈ）に示すようにコンタクト５５の表面に導電性のメタル配線５６を形成する。メタル配線５６は後のプロセスで熱処理（４００℃〜６００℃程度）が施されることを考慮すると、耐熱性の高いものが好ましい。例えばＴｉ等が好ましいが、これに限られるものではない。
【０１０５】
このようにメタル配線５６を絶縁性基板との貼りあわせを行う前の集積回路に作製しておくことで、メタル配線の配置に伴う設計ルール（デザインルール）を小さくでき、レイアウトスペースの縮小、動作速度の向上が見込まれる。
【０１０６】
その後、図８（ｉ）に示すように、層間絶縁膜５７を３００ｎｍ程度形成し、ＣＭＰもしくはＳＯＧ等により平坦化を行う。ここでも、機械的な研磨よりもＣＭＰやＳＯＧが好ましい。
【０１０７】
ここで、図９（ａ）のように、上記ウエハの平坦化した面とは反対側の面を予めＭＲＦ（Magnetorheological Finishing）等の研磨により薄膜化しておいてもよい。予め薄膜化しておくことで後の工程でエッチングによる薄膜を行う際に必要な時間を短縮することができ、生産性の向上を見込むことができる。つまり、機械的研磨は除去する厚さを正確に制御することはできないので、後の工程でシリコン層４２を、最終的には、フッ化ハロゲン系のガスによりエッチング除去する必要がある。一方、ウエハからチップを切り出した後は機械的研磨を行うことは技術的に難しい。そこで、シリコン層４２を、機械的研磨が可能なウエハの状態である程度薄膜化し、ウエハから切り出した後に薄層化したシリコン層４２をガスエッチングで精密に除去することで、短時間で正確にエッチングが行える。
【０１０８】
この後、図９（ｂ）のように、ダイシング等により、上記ウエハから集積回路を切り出す。上記のプロセスにより、切り出した集積回路の周囲全方向は酸化膜で覆われている。
【０１０９】
一方、単結晶シリコン集積回路６１とは別に、コーニング社製の１７３７ガラス基板等の、表面が平坦で、かつ高歪点を有する絶縁性基板２０１（図６）を用意する。なお、図６では、絶縁性基板２０１の表面に、厚さ１００ｎｍ程度の酸化膜２０２を覆った例を示しているが、別に覆わなくてもよい。
【０１１０】
一般に、絶縁性基板と、単結晶シリコン集積回路を作製した基板(表面を酸化処理済み)とを接着剤なしで接合させるには、それらの表面状態の清浄度や、活性度が極めて重要である。
【０１１１】
従って、上記ＳＯＩウエハ４１から切り出した単結晶シリコン集積回路６１と絶縁性基板２０１は、表面状態の清浄度や、活性度を良好なものにするために、接合前にＳＣ１液と呼ばれる液体で接合前に洗浄・乾燥させる。
【０１１２】
ＳＣ１液は、市販のアンモニア水（ＮＨ４ＯＨ：３０％）と、過酸化水素水（Ｈ２Ｏ２：３０％）と純水（Ｈ２０）を混合して、作製する。一例としては、上記薬液を、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２０＝５：１２：６０の割合で混合する。この薬液の液温は、室温のままとし、上記単結晶シリコン集積回路６１と絶縁性基板２０１とを上記ＳＣ１液に５分間浸して洗浄する。なお、アンモニア水は、酸化珪素表面をエッチングするため、長時間浸すのはよくない。
【０１１３】
その後、単結晶シリコン集積回路６１と絶縁性基板２０１とを純水（比抵抗値１０ＭΩｃｍ以上）で流水のもとに、１０分間洗浄し、スピンドライヤーなどで迅速に乾燥させる。そして、図９（ｃ）に示すように、これら単結晶シリコン集積回路６１の表面と、絶縁性基板２０１の表面とを互いに接触させ、僅かな力で押す。これにより、単結晶シリコン集積回路６１と絶縁性基板２０１とは、自発的に接着する。
【０１１４】
ここでの接着は、接着剤なしでの接合であり、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現するものである。従って、接着は、貼り合せる基板表面の上記３つの寄与のバランスが似通っているもの同士が接着しやすくなる。
【０１１５】
次いで、単結晶シリコン集積回路６１と絶縁性基板２０１との自発的な接着の後、熱処理（４５０℃〜６００℃  ３０分の電気炉によるアニール、または、ランプアニール）により、単結晶シリコン集積回路６１と絶縁性基板２０１との接合力を強める。
【０１１６】
続いて、図９（ｄ）に示すとおり、単結晶シリコン集積回路６１のＢＯＸ層４３上部のシリコンをＣｌＦ３などのフッ化ハロゲンガスを使ってエッチングする。フッ化ハロゲンガスは、シリコンと二酸化珪素のエッチングに対する選択比が大きいことが知られており、その結果、二酸化珪素はエッチングされることなくシリコン（薄層化されたシリコン層４２）のみがエッチングされる。
【０１１７】
なお、本実施例では、熱処理を行った後にフッ化ハロゲンガスによるエッチングを行っているが、単結晶シリコン集積回路６１と絶縁性基板２０１との接合後、接合強度を向上させる熱処理を行う前に、フッ化ハロゲンガスによるエッチングを行ってもよい。しかし、熱処理を行った後にフッ化ハロゲンガスによるエッチングを行う方がより好ましい。その理由は、単結晶シリコン集積回路６１と絶縁性基板２０１とを貼りあわせただけの状態では接合強度が弱く、例えば、エッチングに伴う基板の搬送等によって貼りあわせた集積回路が剥がれ、もしくは、位置ずれを起こす可能性があるためである。
【０１１８】
上記構成の単結晶シリコン集積回路６１においては、例えば図８（ｉ）に示すように、ＳＯＩウエハ４１の単結晶シリコン集積回路６１間の分離領域および素子分離領域には二酸化珪素５０がＢＯＸ層４３の深さまで形成されているため、このＳＯＩウエハ４１から単結晶シリコン集積回路６１を切り出したときに、該単結晶シリコン集積回路６１の活性領域の周囲は二酸化珪素で覆われた状態となっている。
【０１１９】
このため、単結晶シリコン集積回路６１に形成されている活性層４４（電界効果トランジスタ等の薄膜デバイスの活性領域）は、ハロゲン系フッ化ガスによってエッチングされることはない。また、上記エッチングを行う前にエッチング時間短縮のため、予めＭＰＦ等によって、集積回路を切り出す前に研磨を行っておいても良い。
【０１２０】
ここで、図１０に示すように、ＢＯＸ層側から第２のコンタクト５８、第２のメタル配線５９を形成する。この第２のコンタクト５８および第２のメタル配線５９は、貼り合せを行った単結晶シリコン集積回路と外部回路、例えば非単結晶シリコン集積回路とを電気的に接続するために設けられる。本実施例においては第２のメタル配線５９は、単結晶シリコン集積回路のゲート電極５２を介して接続されているが、これに限られるものではない。
【０１２１】
以上の工程によって、図１０に示す半導体装置が完成する。すなわち、上記構成の半導体装置は、絶縁性基板２０１の上に、所望数の単結晶シリコン集積回路６１が形成され、各単結晶シリコン集積回路６１は、周囲全方向が酸化物（二酸化珪素）によって囲まれた構造となっている。
【０１２２】
ここでは、上記のように絶縁性基板２０１上に単結晶シリコン集積回路６１のみを形成した例について説明したが、以下、図６に示すように、絶縁性基板２０１上に、単結晶シリコン集積回路６１と非単結晶シリコントランジスタ７１とを混在させる方法を説明する。
【０１２３】
例えば、上述した図９（ａ）〜（ｄ）の工程のように、図８（ｉ）で作製したＳＯＩウエハ４１のから切り出した単結晶シリコン集積回路６１を絶縁性基板２０１上に接合し、エッチングによってシリコン層４２を除去した後、図９（ｅ）に示すとおり、絶縁性基板２０１の単結晶シリコン集積回路６１の接合領域とは異なる領域に対して、エキシマレーザビームによる逐次横方向成長（Sequential Lateral Solidification：ＳＬＳ）法などにより、非晶質シリコン膜上のみを多結晶化することにより非単結晶シリコン７２を形成する。なお、単結晶シリコン集積回路６１の貼り合わせを行った領域のレーザ照射は避ける。
【０１２４】
その後、図９（ｆ）に示すとおり非単結晶シリコントランジスタ７１用のゲート絶縁膜８０を形成し、図１１（ａ）に示すとおりゲート絶縁層８０表面にゲート電極膜８１を形成する。そして、図１１（ｂ）のように非結晶シリコンの端部にイオン注入したイオン注入部８５を形成した後、図１１（ｃ）に示すとおりゲート電極膜８１を覆うように層間絶縁膜８２を形成し、図１１（ｄ）に示すようにゲート電極膜８１またはイオン注入部８５につながるコンタクトホール８３を開口する。そして、図１１（ｅ）に示すとおりコンタクトホール８３に配線メタル８４を成膜・パターニングする。
【０１２５】
上記工程によって、図６に示すような、単結晶シリコン集積回路６１と非単結晶シリコントランジスタ７１とが混在した半導体装置を形成する。
【０１２６】
なお、非単結晶シリコン集積回路７１は、単結晶シリコン集積回路６１が作製された後に形成されているが、単結晶シリコン集積回路６１が作製される前に作製されてもよい。
【０１２７】
この場合、図１２（ａ）に示す絶縁性基板２０１に非晶質シリコン膜７２を形成する（図１２（ｂ））。そして、図１２（ｃ）に示すとおり非単結晶シリコントランジスタ７１用のゲート絶縁膜８０を形成し、図１２（ｄ）に示すとおりゲート絶縁層８０表面にゲート電極膜８１を形成する。そして、図１２（ｅ）のように非結晶シリコン７２の端部にイオン注入したイオン注入部８５を形成した後、図１２（ｆ）に示すとおりゲート電極膜８１を覆うように層間絶縁膜８２を形成する。
【０１２８】
ここで、ＳＯＩウエハ４１から切り出された単結晶シリコン集積回路６１のチップを図１２（ｇ）に示すようにを絶縁性基板２０１上に接合し、さらに図１２（ｈ）に示すように、予め薄層化されたシリコン層４２をエッチングによって除去し、ゲート電極膜８１またはイオン注入部８５またはゲート電極５２につながるコンタクトホール８３を開口する。そして、図１２（ｉ）に示すとおりコンタクトホール８３に配線メタル８４を成膜・パターニングする。
【０１２９】
このような工程によっても、図６に示すような、単結晶シリコン集積回路６１と非単結晶シリコントランジスタ７１とが混在した半導体装置を形成できる。
【０１３０】
以上のように、本発明の半導体装置は、絶縁性基板の上に単結晶シリコン膜から成るシリコン集積回路が形成されてなる半導体装置において、単結晶シリコン集積回路の周囲全方向が酸化物によって囲まれた構造となっていることを特徴としている。
【０１３１】
また、本発明の半導体装置は、絶縁性基板の上に非単結晶シリコントランジスタと、単結晶シリコン集積回路が混在して成る集積回路であって、上記単結晶シリコン集積回路の周囲全方向が酸化物によって囲まれた構造になっていることを特徴としている。
【０１３２】
上記単結晶シリコン集積回路は、埋め込み酸化膜層(BOX層)および上記BOX層上に単結晶シリコン層を有するSOI(Silicon On Insulator)基板上に所望数だけ作製され、集積回路間の分離を酸化物によって、BOX層と連続となる深さまで行われている。
【０１３３】
本発明の半導体装置の製造方法は、絶縁性基板上に周囲全方向を酸化膜で囲まれた単結晶シリコン集積回路を有する半導体装置の作製方法に関して、SOIウエハ上に所望の数のシリコン集積回路を作製し、それらの集積回路間の分離と素子分離とを同時にシリコンの酸化により行った後に集積回路をSOIウエハから切り出し、BOX層に対して前記単結晶シリコン薄膜側となる表面で絶縁性基板と酸化膜を介して、あるいは絶縁性基板は酸化膜で覆わずに室温で貼り合わせ、400℃以上、より望ましくは600℃以上の温度で熱処理後、上記BOX層までエッチングすることを特徴としている。なお、このシリコンのエッチングは、熱処理の前に行ってもかまわない。
【０１３４】
また、本発明の半導体装置の製造方法は、絶縁性基板上に周囲全方向を酸化膜で囲まれた単結晶シリコン集積回路を有する半導体装置の作製方法に関して、SOIウエハ上に所望の数のシリコン集積回路を作製し、それらの集積回路間の分離領域と素子分離領域にエッチングによってBOX層にまで達する深さの溝を作り、その後、溝中に二酸化珪素を堆積し埋め込むことで集積回路の分離および素子分離を行い、その後に集積回路をSOIウエハから切り出し、BOX層に対して前記単結晶シリコン薄膜側となる表面で絶縁性基板と酸化膜を介して、あるいは絶縁性基板は酸化膜で覆わずに室温で貼り合わせ、400℃以上、より望ましくは600℃以上の温度で熱処理後、上記BOX層までエッチングすることを特徴としている。
【０１３５】
また、集積回路を作製したSOIウエハの、貼り合せる面とは反対側の面を予め研磨することを特徴としている。これによりエッチング時間を削減することができ、生産性を向上させることが可能である。
【０１３６】
従って、本発明の構成によれば、絶縁性基板と単結晶シリコン集積回路を、酸化膜を介して貼り合せた後に熱処理を行うことで、接着剤を使用することなく容易に貼り付けることができる。
【０１３７】
また、単結晶シリコン集積回路の絶縁性基板上への作製に関し、水素等のイオン注入を必要としないため、活性領域がダメージを受けていない集積回路のトランスファによる形成が可能である。
【０１３８】
活性領域がダメージを受けていないトランジスタでは、ダメージを受けているトランジスタと比較して、トランジスタ特性の向上、すなわち高移動度、低閾値、急峻なサブスレッショルド特性等が実現可能である。
【０１３９】
また、上記トランジスタ特性のバラツキを抑えることができ、同面積内のトランジスタの集積度を向上させることができる。
【０１４０】
しかも、単結晶シリコン集積回路の活性領域の周囲は酸化膜で囲われているため、ＢＯＸ層下のシリコンを除去するために使用されるフッ化ハロゲンガスからトランジスタの活性領域は保護される。
【０１４１】
また、集積回路間の分離と素子分離を同時に並行して行うことができるため、単結晶シリコン集積回路作製に関し新たに煩雑なプロセスが加わらず、歩留まり向上に寄与する。
【０１４２】
なお、本実施の形態では、ＳＯＩウエハ１の作製にＳＩＭＯＸ法を利用しているが、これに限定されるものではなく、ＥＬＴＲＡＮ（Epitaxial Layer Transfer）法等であってもよい。このＥＬＴＲＡＮ法は、例えば、特許文献６に開示されている。すなわち、このＥＬＴＲＡＮ法では、シリコン基板上に酸化膜層を形成し、さらに多孔質シリコンを形成した後にエピタキシャルシリコン層を成長させ、これをハンドルウエハに接合し、多孔質シリコン層から単結晶シリコン層を分離する方法である。
【０１４３】
本発明に係るウエハは、上記課題を解決するために、シリコン基板に形成された埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路が形成され、上記単結晶シリコン集積回路表面が酸化物で覆われると共に、該単結晶シリコン集積回路間及び単結晶シリコン集積回路内の素子間に、上記埋め込み酸化膜層に達する深さまで酸化物が充填されていること特徴としている。
【０１４４】
上記酸化物は、上記埋め込み酸化膜層と同じ材料からなっていてもよい。
【０１４５】
本発明に係るウエハの製造方法は、上記の課題を解決するために、シリコン基板に埋め込み酸化膜層を形成し、該埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路を形成し、上記単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離すると共に、単結晶シリコン集積回路表面を酸化物で覆うことを特徴としている。
【０１４６】
また、本発明に係るウエハの製造方法は、上記の課題を解決するために、シリコン基板に埋め込み酸化膜層を形成し、該埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路を形成し、上記単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、上記埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填すると共に、単結晶シリコン集積回路表面を酸化物で覆うことを特徴としている。
【０１４７】
本発明に係る半導体装置は、上記の課題を解決するために、絶縁性基板の上に、少なくとも単結晶シリコン集積回路が形成された半導体装置において、上記単結晶シリコン集積回路は、周囲全方向が酸化物によって囲まれた構造となっていることを特徴としている。
【０１４８】
上記絶縁性基板上に、非単結晶シリコントランジスタを形成してもよい。
【０１４９】
上記酸化物は、二酸化珪素であってもよい。
【０１５０】
本発明に係るウエハは、以上のように、シリコン基板に形成された埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路が形成されていることで、単結晶シリコン集積回路（単結晶シリコン層）が埋め込み酸化膜層によってシリコン基板から分離された構造となっている。
【０１５１】
上記の埋め込み酸化膜層は、例えば、シリコン基板に対して高温でのアニール処理と高濃度の酸素イオン注入とを同時に行い、該シリコン基板表面から所定深さに形成される酸化膜層である。
【０１５２】
しかも、単結晶シリコン集積回路の表面が酸化物で覆われると共に、該単結晶シリコン集積回路間及び単結晶シリコン集積回路内の素子間に、埋め込み酸化膜層に達する深さまで酸化物が充填されていることで、単結晶シリコン集積回路を埋め込み酸化膜層を含めてウエハから切り出したとき、単結晶シリコン集積回路の周囲全方向が酸化物で覆われた状態となる。
【０１５３】
これにより、絶縁性基板上に単結晶シリコン集積回路を接合するために接着剤を使用した場合の種々の問題点を解消することができる。すなわち、絶縁性基板上に単結晶シリコン集積回路を接合した状態で、該絶縁性基板上に熱処理の必要な工程、高品質の無機絶縁膜やＴＦＴを形成する工程が実行できるなど、製造プロセスあるいはデバイス構造上の自由度が大きくなるという効果を奏する。
【０１５４】
上記酸化物を、上記埋め込み酸化膜層と同じ材料にすれば、ウエハから切り出した単結晶シリコン集積回路は、周囲全方向が同じ酸化物によって覆われているので、どの方向においてもエッチング耐性等の特性を等しくすることができる。
【０１５５】
上記のように、単結晶シリコン集積回路の周囲全方向が酸化物によって覆われた構造のウエハを得るには、例えば、以下に示す製造方法がある。
【０１５６】
すなわち、本発明に係るウエハの製造方法は、シリコン基板に埋め込み酸化膜層を形成し、該埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路を形成し、上記単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離すると共に、単結晶シリコン集積回路表面を酸化物で覆うことで、単結晶シリコン集積回路の周囲全方向を酸化物で覆った構造にすることができる。
【０１５７】
上記のように、単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離することで、製造プロセスの簡略化が可能となり、言い換えると、製造プロセスの追加が不要となるので、この結果、歩留りの向上を図ることができる。
【０１５８】
また、本発明に係るウエハの製造方法は、シリコン基板に埋め込み酸化膜層を形成し、該埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路を形成し、上記単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、上記埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填すると共に、単結晶シリコン集積回路表面を酸化物で覆うことで、単結晶シリコン集積回路の周囲全方向を酸化物で覆った構造にすることができる。
【０１５９】
上記のように、単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、上記埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填することで、単結晶シリコン集積回路間の分離と、該単結晶シリコン集積回路内の素子間の分離とを同時に行うことができる。これにより、従来別々に分離していた工程を一つにできるので、製造プロセスの簡略化が可能となり、この結果、歩留りの向上を図ることができる。
【産業上の利用可能性】
【０１６０】
本発明は、ガラス基板等の安価な汎用絶縁基板上の高性能集積回路や、シートコンピュータにも適用できる。
【図面の簡単な説明】
【０１６１】
【図１】本発明の実施形態を示すものであり、半導体装置の要部構成を示す概略断面図である。
【図２】図１に示す単結晶シリコン集積回路が形成されたＳＯＩウエハの概略平面図である。
【図３】（ａ）〜（ｃ）は、単結晶シリコン集積回路の製造工程を示す図である。
【図４】（ａ）（ｂ）は、単結晶シリコン集積回路の製造工程を示す図である。
【図５】本発明の他の実施形態を示すものであり、半導体装置の要部構成を示す概略断面図である。
【図６】本発明の実施形態を示すものであり、半導体装置の要部構成を示す概略断面図である。
【図７】図６に示す単結晶シリコン集積回路が形成されたＳＯＩウエハの概略平面図である。
【図８】（ａ）〜（ｉ）は、単結晶シリコン集積回路の製造工程を示す図である。
【図９】（ａ）〜（ｆ）は、本発明の実施形態を示す図である。
【図１０】本発明の実施形態を示すものであり、半導体装置の要部構成を示す概略断面図である。
【図１１】（ａ）〜（ｅ）は、本発明の実施形態を示す図である。
【図１２】（ａ）〜（ｉ）は、本発明の別の実施形態を示す図である。
【符号の説明】
【０１６２】
１    ＳＯＩウエハ
２    シリコン層
３    ＢＯＸ層（酸化物）
４    活性層
５    溝
６    溝
９    二酸化珪素（酸化物）
１０    二酸化珪素（酸化物）
１１    ゲート酸化膜
１２    ゲート電極
１３    層間絶縁膜（酸化物）
２１    単結晶シリコン集積回路
３１    非単結晶シリコントランジスタ
４１    ＳＯＩウエハ
４２    シリコン層
４３    ＢＯＸ層
４４    活性層
４５    溝
４６    溝
５０    二酸化珪素（酸化物）
５１    ゲート酸化膜
５２    ゲート電極
５３    ソース・ドレイン
５４    層間絶縁膜（酸化物）
５５    コンタクト
５６    メタル配線
５７    層間絶縁膜（酸化物）
５８    第２のコンタクト
５９    第２のメタル配線
６１    単結晶シリコン集積回路
７１    非単結晶シリコントランジスタ
１０１  絶縁性基板
１０２  酸化膜
２０１  絶縁性基板
２０２  酸化膜
【図１】
0004610982.tif 000002
【図２】
0004610982.tif 000003
【図３】
0004610982.tif 000004
【図４】
0004610982.tif 000005
【図５】
0004610982.tif 000006
【図６】
0004610982.tif 000007
【図７】
0004610982.tif 000008
【図８】
0004610982.tif 000009
【図９】
0004610982.tif 000010
【図１０】
0004610982.tif 000011
【図１１】
0004610982.tif 000012
【図１２】
0004610982.tif 000013