(57)【特許請求の範囲】
【請求項１】
複数の階調電圧を生成するためのガンマ電圧部と、
外部から供給されるｋビットの第１データを利用して前記複数の階調電圧の中でいずれか一つの階調電圧をデータ信号として選択するための少なくとも一つのデジタルアナログ変換器と、
前記ｋビットの第１データを利用してｐビットの第２データを生成する少なくとも一つのデコーダと、
水平期間の第１期間の間に画素から所定の電流の供給を受ける少なくとも一つの電流シンク部と、
前記所定の電流に対応して生成される補償電圧及び前記第２データを利用して前記データ信号の電圧値を制御するための少なくとも一つの電圧制御器と、
前記水平期間中の前記第１期間を除いた第２期間の間に前記電圧値が制御された前記データ信号を前記画素に供給するための少なくとも一つのスイッチング部と、
前記デジタルアナログ変換器と前記スイッチング部との間に設置されて前記第１期間中の一部の期間の間にターンオンされ、前記データ信号を前記スイッチング部に伝達するためのＸトランジスターと、
前記Ｘトランジスターと前記スイッチング部との間に接続される第１バッファーと、を備え、
前記デコーダは、
前記第１データを二進数の加重値を持つように変換して前記第２データを生成し、
前記ガンマ電圧部は、
基準電源と電源の電圧とを分圧して前記階調電圧を生成するための複数の分圧抵抗と、
前記電源を前記電圧制御器に供給するためのバッファーと、を備え、
前記電圧制御器は、
前記Ｘトランジスターと前記第１バッファーとの間のラインに一側端子が接続されるｐ個のキャパシタと、
前記キャパシタそれぞれの他側端子と前記電源を前記電圧制御器に供給するためのバッファーとの間に接続されるＹトランジスターと、
前記キャパシタそれぞれの他側端子と前記電流シンク部との間に接続され、
前記Ｙトランジスターと違う導電型に設定されるＺトランジスターと、を備えることを特徴とするデータ駆動回路。
【請求項２】
前記デコーダは、
前記第１期間の間に前記Ｙトランジスターをターンオンさせて前記キャパシタの他側端子に前記電源の電圧を供給することを特徴とする請求項１に記載のデータ駆動回路。
【請求項３】
前記キャパシタの容量は、
二進数の加重値の形態に設定されることを特徴とする請求項１に記載のデータ駆動回路。
【請求項４】
前記デコーダは、
前記第２期間の間に前記第２データのビット値に対応して前記Ｚトランジスターをターンオン及びターンオフさせながら前記キャパシタの他側端子に前記補償電圧の供給の可否を制御することを特徴とする請求項３に記載のデータ駆動回路。
【請求項５】
前記電流シンク部は、
前記所定の電流の供給を受けるための電流源と、
前記画素と接続されたデータ線と前記電圧制御器との間に設置されて前記第１期間の間にターンオンされる第１の電流シンク部トランジスターと、
前記データ線と前記電流源との間に設置されて前記第１期間の間にターンオンされる第２の電流シンク部トランジスターと、
前記補償電圧を充電するためのキャパシタと、
前記第１の電流シンク部トランジスターと前記電圧制御器との間に設置されて前記補償電圧を前記電圧制御器に伝達するためのバッファーと、を備えることを特徴とする請求項１に記載のデータ駆動回路。
【請求項６】
前記所定の電流の電流値は、
前記画素が最大輝度に発光するときに流れる電流と同じに設定されることを特徴とする請求項５に記載のデータ駆動回路。
【請求項７】
前記スイッチング部は、
前記第２期間の間にターンオンされる少なくとも一つのトランジスターを備えることを特徴とする請求項１に記載のデータ駆動回路。
【請求項８】
前記スイッチング部は、
２個のトランジスターを具備して、前記２個のトランジスターはトランスミッションゲート形態に接続されることを特徴とする請求項７に記載のデータ駆動回路。
【請求項９】
サンプリングパルスを生成するための少なくとも一つのシフトレジスターを含むシフトレジスター部と、
前記サンプリングパルスに応答して前記第１データの供給を受けるための少なくとも一つのサンプリングラッチを含むサンプリングラッチ部と、
前記サンプリングラッチに格納された第１データの供給を受け、その第１データを保存し、前記保存された第１データを前記デジタルアナログ変換器及びデコーダに供給するための少なくとも一つのホルディングラッチを含むホルディングラッチ部と、を備えることを特徴とする請求項１に記載のデータ駆動回路。
【請求項１０】
前記ホルディングラッチに保存された前記第１データの電圧レベルを上昇させて前記デジタルアナログ変換器及びデコーダに供給するためのレベルシフター部をさらに備えることを特徴とする請求項９に記載のデータ駆動回路。
【請求項１１】
走査線、データ線、及び発光制御線に接続されるように位置される複数の画素を含む画素部と、
前記走査線に走査信号を順次供給し、前記発光制御線に発光制御信号を順次供給するための走査駆動部と、
各水平期間の第１期間の間に前記走査信号によって選択された画素から所定の電流の供給を受け、前記所定の電流に対応して生成される補償電圧と外部から供給される第１データの加重値を変更して生成される第２データを利用してデータ信号の電圧値を制御し、前記電圧値が制御されたデータ信号を前記水平期間中の第１期間を除いた第２期間の間に前記データ線に供給するためのデータ駆動部と、を備え、
前記データ駆動部は、少なくとも一つのデータ駆動回路を具備して、
前記データ駆動回路それぞれは、
複数の階調電圧を生成するためのガンマ電圧部と、
ｋビットの前記第１データを利用して前記階調電圧の中でいずれか一つの階調電圧を前記データ信号として選択するための少なくとも一つのデジタルアナログ変換器と、
前記第１データを利用してｐビットの前記第２データを生成する少なくとも一つのデコーダと、
前記第１期間の間に画素から前記所定の電流の供給を受ける少なくとも一つの電流シンク部と、
前記補償電圧及び前記第２データを利用して前記データ信号の電圧値を制御するための少なくとも一つの電圧制御器と、
前記第２期間の間に前記電圧値が制御された前記データ信号を前記画素に供給するための少なくとも一つのスイッチング部と、
前記デジタルアナログ変換器と前記スイッチング部との間に設置されて前記第１期間中の一部期間の間にターンオンされて前記データ信号を前記スイッチング部に伝達するためのＸトランジスターと、
前記Ｘトランジスターと前記スイッチング部との間に接続される第１バッファーと、を備え、
前記デコーダは、
前記第１データを二進数の加重値を持つように変更して前記第２データを生成し、
前記ガンマ電圧部は、
基準電源と電源の電圧とを分圧して前記階調電圧を生成するための複数の分圧抵抗と、
前記電源を前記電圧制御器に供給するためのバッファーと、を備え、
前記電圧制御器は、
前記Ｘトランジスターと前記第１バッファーとの間のラインに一側端子が接続されるｐ個のキャパシタと、
前記キャパシタそれぞれの他側端子と前記電源を前記電圧制御器に供給するためのバッファーとの間に接続されるＹトランジスターと、
前記キャパシタそれぞれの他側端子と前記電流シンク部との間に接続されて前記Ｙトランジスターと違う導電型に設定されるＺトランジスターと、を備えることを特徴とする有機発光表示装置。
【請求項１２】
前記デコーダは、
前記第１期間の間に前記Ｙトランジスターをターンオンさせて前記キャパシタの他側端子に前記電源の電圧を供給することを特徴とする請求項１１に記載の有機発光表示装置。
【請求項１３】
前記キャパシタの容量は、
二進数加重値形態に設定されることを特徴とする請求項１１に記載の有機発光表示装置。
【請求項１４】
前記デコーダは、
前記第２期間の間に前記第２データのビット値に対応して前記Ｚトランジスターをターンオン及びターンオフさせながら前記キャパシタの他側端子に前記補償電圧の供給の可否を制御することを特徴とする請求項１３に記載の有機発光表示装置。
【請求項１５】
前記電流シンク部は、
前記所定の電流の供給を受けるための電流源と、
前記画素と接続されたデータ線と前記電圧制御器との間に設置されて前記第１期間の間にターンオンされる第１の電流シンク部トランジスターと、
前記データ線と前記電流源との間に設置されて前記第１期間の間にターンオンされる第２の電流シンク部トランジスターと、
前記補償電圧を充電するためのキャパシタと、
前記第１の電流シンク部トランジスターと前記電圧制御器との間に設置されて前記補償電圧を前記電圧制御器に伝達するためのバッファーと、を備えることを特徴とする請求項１１に記載の有機発光表示装置。
【請求項１６】
前記所定の電流の電流値は、
前記画素が最大輝度に発光されるときに流れる電流と同じに設定されることを特徴とする請求項１５に記載の有機発光表示装置。
【請求項１７】
前記スイッチング部は、
前記第２期間の間にターンオンされる少なくとも一つのトランジスターを備えることを特徴とする請求項１１に記載の有機発光表示装置。
【請求項１８】
サンプリングパルスを生成するための少なくとも一つのシフトレジスターを含むシフトレジスター部と、
前記サンプリングパルスに応答して前記第１データの供給を受けるための少なくとも一つのサンプリングラッチを含むサンプリングラッチ部と、
前記サンプリングラッチに保存された第１データの供給を受け、前記第１データを保存し、前記保存された第１データを前記デジタルアナログ変換器及びデコーダに供給するための少なくとも一つのホルディングラッチを含むホルディングラッチ部と、を備えることを特徴とする請求項１１に記載の有機発光表示装置。
【請求項１９】
前記ホルディングラッチに格納された前記第１データの電圧レベルを上昇させて前記デジタルアナログ変換器及びデコーダに供給するためのレベルシフター部をさらに備えることを特徴とする請求項１８に記載の有機発光表示装置。
【請求項２０】
前記画素それぞれは、
第１電源と、
前記第１電源から電流の供給を受ける有機発光ダイオードと、
前記データ線に接続されて現在走査線に走査信号が供給されるときにターンオンされる第１トランジスター及び第２トランジスターと、
前記第１トランジスターの第２電極と基準電源との間に接続されて以前走査線に走査信号が供給されるときにターンオンされる第３トランジスターと、
前記第１電源と前記有機発光ダイオードとの間に接続されて前記有機発光ダイオードに供給される電流量を制御するための第４トランジスターと、
前記第４トランジスターのゲート電極と第２電極との間に接続されて前記以前走査線に走査信号が供給されるときにターンオンされて第４トランジスターをダイオード形態で接続させるための第５トランジスターと、を備え、
前記第２トランジスターの第２電極は前記第４トランジスターの第２電極に接続されることを特徴とする請求項１１に記載の有機発光表示装置。
【請求項２１】
前記画素それぞれは、
前記第１トランジスターの第２電極と前記第１電源との間に接続される第１キャパシタと、
前記第１トランジスターの第２電極と前記第４トランジスターのゲート電極との間に接続される第２キャパシタと、を備えることを特徴とする請求項２０に記載の有機発光表示装置。
【請求項２２】
前記画素それぞれは、
前記第４トランジスターのゲート電極と前記第１電源との間に接続される第１キャパシタと、
前記第１トランジスターの第２電極と前記第４トランジスターのゲート電極との間に接続される第２キャパシタと、を備えることを特徴とする請求項２０に記載の有機発光表示装置。
【請求項２３】
前記第４トランジスターの第２電極と前記有機発光ダイオードとの間に接続されて前記発光制御信号が供給されるときにターンオフされ、それ以外の期間の間にターンオンされる第６トランジスターをさらに備えることを特徴とする請求項２０に記載の有機発光表示装置。
【請求項２４】
外部から供給されるｋビットの第１データに対応して複数の階調電圧の中でいずれか一つの階調電圧をデータ信号として選択する第１段階と、
前記第１データを二進数の加重値を持つように変換してｐビットの第２データを生成する第２段階と、
水平期間の第１期間の間に走査信号によって選択された画素から所定の電流の供給を受ける第３段階と、
前記電流が供給されるときに生成される補償電圧と前記第２データを利用して前記データ信号の電圧値を制御する第４段階と、
前記第４段階で電圧値が制御されたデータ信号を前記水平期間中の第１期間を除いた第２期間の間に前記画素に供給する第５段階と、を含み、
前記第１段階において、
前記階調電圧は基準電源と第１電源の電圧とを分圧して生成され、
前記第４段階は、
前記第１期間の間に複数のキャパシタの端子に前記第１電源の電圧値を供給する段階と、
前記第２期間の間に前記第２データのビット値に対応して前記複数のキャパシタの端子に前記補償電圧の供給の可否を制御して前記データ信号の電圧値を制御する段階と、を含むことを特徴とする有機発光表示装置の駆動方法。
【請求項２５】
前記所定の電流の電流値は、
前記画素が最大輝度に発光するときに流れる電流と同じに設定されることを特徴とする請求項２４に記載の有機発光表示装置の駆動方法。
【請求項２６】
前記キャパシタの容量は、
二進数の加重値の形態に設定されることを特徴とする請求項２４に記載の有機発光表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ駆動回路、これを利用した有機発光表示装置、及びその駆動方法に関し、より詳細には、均一な輝度の映像を表示できるようにしたデータ駆動回路、これを利用した発光表示装置、及びその駆動方法に関する。
【背景技術】
【０００２】
近年、陰極線管（ＣＲＴ：Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）の短所である重さと嵩を減らすことができる各種平板表示装置が開発されている。平板表示装置として、液晶表示装置（ＬＥＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、電界放出表示装置（ＦＥＤ：Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）、プラズマ表示パネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）及び発光表示装置（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ）などがある。平板表示装置の中で発光表示装置は、電子と正孔との再結合によって光を発生する発光素子を利用して映像を表示する。このような発光表示装置は、応答速度が速く、低い消費電力で駆動することができるという長所がある。
【０００３】
図１は、従来の発光表示装置をあらわす図面である。
【０００４】
図１を参照すれば、従来の発光表示装置は、走査線Ｓ１ないしＳｎ及びデータ線Ｄ１ないしＤｍに接続された複数の画素４０を含む画素部３０と、走査線Ｓ１ないしＳｎを駆動するための走査駆動部１０と、データ線Ｄ１ないしＤｍを駆動するためのデータ駆動部２０と、走査駆動部１０及びデータ駆動部２０を制御するためのタイミング制御部５０とを備える。
【０００５】
タイミング制御部５０は、外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部５０から生成されたデータ駆動制御信号ＤＣＳはデータ駆動部２０に供給され、走査駆動制御信号ＳＣＳは走査駆動部１０に供給される。そして、タイミング制御部５０は、外部から供給されるデータＤａｔａをデータ駆動部２０に供給する。
【０００６】
走査駆動部１０は、タイミング制御部５０から走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１０は走査信号を生成し、生成した走査信号を走査線Ｓ１ないしＳｎに順次供給する。
【０００７】
データ駆動部２０は、タイミング制御部５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部２０は、データ信号を生成し、生成したデータ信号を走査信号と同期するようにデータ線Ｄ１ないしＤｍに供給する。
【０００８】
画素部３０は、外部から第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けて、それぞれの画素４０に供給する。第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けた画素４０それぞれは、データ信号に対応して第１電源ＥＬＶＤＤから発光素子を経由して第２電源ＥＬＶＳＳに流れる電流を制御することでデータ信号に対応する光を生成する。
【０００９】
すなわち、従来の発光表示装置で画素４０それぞれは、データ信号に対応する所定の輝度の光を生成する。しかし、従来の発光表示装置には、画素４０それぞれに含まれるトランジスターの閾値電圧のバラつき及び電子移動度（ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ）の偏差によって所望の輝度の映像を表示することができないという問題点がある。
【００１０】
実際に、画素４０それぞれに含まれるトランジスターの閾値電圧は、画素４０に含まれる画素回路の構造を制御することで、ある程度補償することができるが、電子移動度の偏差は補償されない。したがって、電子移動度の偏差とは無関係に均一な画像を表示することができる発光表示装置が要求されている。
【００１１】
なお、上述した従来のデータ駆動回路、これを利用した発光表示装置、及びその駆動方法に関する技術を記載した文献としては、下記特許文献１がある。
【特許文献１】特開２００３−１８６４５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
したがって、本発明の目的は、均一な輝度の映像を表示することができるデータ駆動回路、これを利用した有機発光表示装置、及びその駆動方法を提供することである。
【課題を解決するための手段】
【００１３】
前記目的を果たすために、本発明の第１側面は、複数の階調電圧を生成するためのガンマ電圧部と、外部から供給されるｋ（ｋは自然数）ビットの第１データを利用して前記階調電圧の中でいずれか一つの階調電圧をデータ信号で選択するための少なくとも一つのデジタルアナログ変換器と、前記ｋビットの第１データを利用してｐ（ｐは自然数）ビットの第２データを生成する少なくとも一つのデコーダと、水平期間の第１期間の間に画素から所定の電流の供給を受ける少なくとも一つの電流シンク部と、前記所定の電流に対応して生成される補償電圧及び前記第２データを利用して前記データ信号の電圧値を制御するための少なくとも一つの電圧制御器と、前記水平期間中の前記第１期間を除いた第２期間の間に前記電圧値が制御された前記データ信号を前記画素に供給するための少なくとも一つのスイッチング部とを備えるデータ駆動回路を提供する。
【００１４】
望ましくは、前記デジタルアナログ変換器と前記スイッチング部の間に設置されて前記第１期間中の一部期間の間にターンオンされて前記データ信号を前記スイッチング部に伝達するためのＸトランジスターと、前記Ｘトランジスターと前記スイッチング部の間に接続される第１バッファーをさらに備える。前記デコーダは前記第１データを二進数の加重値（Ｂｉｎａｒｙ  Ｗｅｉｇｈｔｅｄ）を持つように変換して前記第２データを生成する。
【００１５】
また、前記電圧制御器は、前記Ｘトランジスターと前記第１バッファーの間のラインに一側端子が接続されるｐ個のキャパシタと、前記キャパシタそれぞれの他側端子とバッファーとの間に接続されるＹトランジスターと、前記キャパシタそれぞれの他側端子と前記電流シンク部の間に接続されて前記Ｙトランジスターと違う導電型に設定されるＺトランジスターを備える。
【００１６】
本発明の第２側面は、走査線、データ線、及び発光制御線に接続されるように位置される複数の画素を含む画素部と、前記走査線に走査信号を順次供給し、前記発光制御線に発光制御信号を順次供給するための走査駆動部と、各水平期間の第１期間の間に前記走査信号によって選択された画素から所定の電流の供給を受け、前記所定の電流に対応して生成される補償電圧と外部から供給される第１データの加重値を変更して生成される第２データを利用してデータ信号の電圧値を制御し、前記電圧値が制御されたデータ信号を前記水平期間中の第１期間を除いた第２期間の間に前記データ線に供給するためのデータ駆動部を備える有機発光表示装置を提供する。
【００１７】
望ましくは、前記データ駆動部は、少なくとも一つのデータ駆動回路を具備して前記データ駆動回路それぞれは複数の階調電圧を生成するためのガンマ電圧部と、ｋ（ｋは自然数）ビットの前記第１データを利用して前記階調電圧の中でいずれか一つの階調電圧を前記データ信号で選択するための少なくとも一つのデジタルアナログ変換器と、前記第１データを利用してｐ（ｐは自然数）ビットの前記第２データを生成する少なくとも一つのデコーダと、前記第１期間の間画素から前記所定の電流の供給を受ける少なくとも一つの電流シンク部と、前記補償電圧及び前記第２データを利用して前記データ信号の電圧値を制御するための少なくとも一つの電圧制御器と、前記第２期間の間に前記電圧値が制御された前記データ信号を前記画素に供給するための少なくとも一つのスイッチング部とを備える。
【００１８】
本発明の第３側面は、外部から供給されるｋビットの第１データに対応して複数の階調電圧の中でいずれか一つの階調電圧をデータ信号で選択する第１段階と、前記第１データが二進数の加重値を持つように変換してｐ（ｐは自然数）ビットの第２データを生成する第２段階と、水平期間の第１期間の間に走査信号によって選択された画素から所定の電流の供給を受ける第３段階と、前記電流が供給されるときに生成される補償電圧と前記第２データを利用して前記データ信号の電圧値を制御する第４段階と、前記第４段階で電圧値が制御されたデータ信号を前記水平期間中の第１期間を除いた第２期間の間に前記画素に供給する第５段階とを含む有機発光表示装置の駆動方法を提供する。
【００１９】
望ましくは、前記所定の電流の電流値は前記画素が最大輝度に発光されるときに流れる電流と同じに設定される。前記第１段階で前記階調電圧は基準電源と第１電源の電圧とを分圧して生成される。前記第４段階は前記第１期間の間に複数のキャパシタの一側端子に前記第１電源の電圧値を供給する段階と、前記第２期間の間に前記第２データのビット値に対応して前記複数のキャパシタの一側端子に前記補償電圧の供給可否を制御して前記データ信号の電圧値を制御する段階とを含む。
【発明の効果】
【００２０】
上述したように、本発明のデータ駆動回路、これを利用した有機発光表示装置、及びその駆動方法によれば、画素から電流をシンクするときに発生する補償電圧を利用してデータ信号の電圧値を再設定するので、トランジスターの電子移動度とは無関係に均一な画像を表示することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の望ましい実施形態を、図２ないし図１１を参照して、詳しく説明する。
【００２２】
図２は、本発明の実施形態による有機発光表示装置をあらわす図面である。
【００２３】
図２を参照すれば、本発明の実施形態による発光表示装置は、走査線Ｓ１ないしＳｎ、発光制御線Ｅ１ないしＥｎ、及びデータ線Ｄ１ないしＤｍに接続される複数の画素１４０を含む画素部１３０と、走査線Ｓ１ないしＳｎ及び発光制御線Ｅ１ないしＥｎを駆動するための走査駆動部１１０と、データ線Ｄ１ないしＤｍを駆動するためのデータ駆動部１２０と、走査駆動部１１０及びデータ駆動部１２０を制御するためのタイミング制御部１５０とを備える。
【００２４】
画素部１３０は、走査線Ｓ１ないしＳｎ、発光制御線Ｅ１ないしＥｎ、及びデータ線Ｄ１ないしＤｍによって区画された領域に形成される複数の画素１４０を備える。画素１４０は外部から第１電源ＥＬＶＤＤ、第２電源ＥＬＶＳＳ、及び基準電源Ｖｒｅｆの供給を受ける。基準電源Ｖｒｅｆの供給を受けた画素１４０それぞれは、基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤの電圧差を利用して第１電源ＥＬＶＤＤの電圧降下を補償する。
【００２５】
そして、画素１４０それぞれは、データ信号に対応して、第１電源ＥＬＶＤＤから発光素子（図示せず）を経由して第２電源ＥＬＶＳＳに所定の電流を供給する。このために、画素１４０それぞれは、図３または図５のように構成することができる。図３または図５に図示された画素１４０の詳細な構造は後述する。
【００２６】
タイミング制御部１５０は、外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部１５０から生成されたデータ駆動制御信号ＤＣＳはデータ駆動部１２０に供給され、走査駆動制御信号ＳＣＳは走査駆動部１１０に供給される。そして、タイミング制御部１５０は、外部から供給されるデータＤａｔａをデータ駆動部１２０に供給する。
【００２７】
走査駆動部１１０は、走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１１０は、走査線Ｓ１ないしＳｎに走査信号を順次供給する。そして、走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１１０は、発光制御線Ｅ１ないしＥｎに発光制御信号を順次供給する。ここで、発光制御信号は２つの走査信号と重畳されるように供給される。このために、発光制御信号の幅（パルス幅）は走査信号の幅と同じか、または広く設定される。
【００２８】
データ駆動部１２０は、タイミング制御部１５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部１２０は、データ信号を生成し、生成したデータ信号をデータ線Ｄ１ないしＤｍに供給する。ここで、データ駆動部１２０は、１水平期間（１Ｈ）中の第１期間の間にデータ線Ｄ１ないしＤｍに所定の電流を供給し、１水平期間（１Ｈ）中の第１期間を除いた第２期間の間にデータ線Ｄ１ないしＤｍに所定の電圧を供給する。このために、データ駆動部１２０は、少なくとも一つのデータ駆動回路２００を備える。以下、説明の便宜性のために、第２期間の間にデータ線Ｄ１ないしＤｍに供給される電圧を「データ信号」と称する。
【００２９】
図３は、図２に図示された画素の一例をあらわす図面である。図３では、説明の便宜性のために第ｍデータ線Ｄｍ、第ｎ−１走査線Ｓｎ−１、及び第ｎ走査線Ｓｎ、及び第ｎ発光制御線Ｅｎに接続された画素を図示する。
【００３０】
図３を参照すれば、本発明の実施形態の画素１４０は、発光素子ＯＬＥＤ、および発光素子ＯＬＥＤに電流を供給するための画素回路１４２を備える。
【００３１】
発光素子ＯＬＥＤは、画素回路１４２から供給される電流に対応して所定の色の光を生成する。
【００３２】
画素回路１４２は、第ｎ−１走査線Ｓｎ−１（以下、「以前走査線」と称する）に走査信号が供給されるときに第１電源ＥＬＶＤＤの電圧降下と第４トランジスターＭ４の閾値電圧とを補償し、第ｎ走査線Ｓｎ（以下、「現在走査線」と称する）に走査信号が供給されるときにデータ信号に対応する電圧を充電する。このために、画素回路１４２は、第１トランジスターＭ１ないし第６トランジスターＭ６、第１キャパシタＣ１、及び第２キャパシタＣ２を備える。現在走査線とは、実際に走査信号が供給されている走査線であり、以前走査線とは、現在走査線の前に走査信号が供給されていた走査線である。
【００３３】
第１トランジスターＭ１の第１電極はデータ線Ｄｍに接続されて、第２電極は第１ノードＮ１に接続される。そして、第１トランジスターＭ１のゲート電極は第ｎ走査線Ｓｎに接続される。このような第１トランジスターＭ１は第ｎ走査線Ｓｎに走査信号が供給されるときにターンオンされて、データ線Ｄｍと第１ノードＮ１とを電気的に接続させる。
【００３４】
第２トランジスターＭ２の第１電極はデータ線Ｄｍに接続されて、第２電極は第４トランジスターＭ４の第２電極に接続される。そして、第２トランジスターＭ２のゲート電極は第ｎ走査線Ｓｎに接続される。このような第２トランジスターＭ２は第ｎ走査線Ｓｎに走査信号が供給されるときにターンオンされて、データ線Ｄｍと第４トランジスターＭ４の第２電極とを電気的に接続させる。
【００３５】
第３トランジスターＭ３の第１電極は、基準電源Ｖｒｅｆに接続されて、第２電極は第１ノードＮ１に接続される。そして、第３トランジスターＭ３のゲート電極は第ｎ−１走査線Ｓｎ−１に接続される。このような第３トランジスターＭ３は第ｎ−１走査線Ｓｎ−１に走査信号が供給されるときにターンオンされて基準電源Ｖｒｅｆと第１ノードＮ１とを電気的に接続させる。
【００３６】
第４トランジスターＭ４の第１電極は、第１電源ＥＬＶＤＤに接続されて、第２電極は第６トランジスターＭ６の第１電極に接続される。そして、第４トランジスターＭ４のゲート電極は第２ノードＮ２に接続される。このような第４トランジスターＭ４は第２ノードＮ２に印加される電圧、すなわち、第１キャパシタＣ１及び第２キャパシタＣ２に充電された電圧に対応する電流を第６トランジスターＭ６の第１電極に供給する。
【００３７】
第５トランジスターＭ５の第２電極は、第２ノードＮ２に接続されて、第１電極は第４トランジスターＭ４の第２電極に接続される。そして、第５トランジスターＭ５のゲート電極は第ｎ−１走査線Ｓｎ−１に接続される。このような第５トランジスターＭ５は第ｎ−１走査線Ｓｎ−１に走査信号が供給されるときにターンオンされて第４トランジスターＭ４をダイオード形態で接続させる。
【００３８】
第６トランジスターＭ６の第１電極は第４トランジスターＭ４の第２電極に接続されて、第２電極は発光素子ＯＬＥＤのアノード電極に接続される。そして、第６トランジスターＭ６のゲート電極は第ｎ発光制御線Ｅｎに接続される。このような第６トランジスターＭ６は第ｎ発光制御線Ｅｎに発光制御信号が供給されるときにターンオフされて、発光制御信号が供給されないときにターンオンされる。
【００３９】
ここで、第ｎ発光制御線Ｅｎに供給される発光制御信号は第ｎ−１走査線Ｓｎ−１及び第ｎ走査線Ｓｎに供給される走査信号と重畳されるように供給される。したがって、第６トランジスターＭ６は第ｎ−１走査線Ｓｎ−１及び第ｎ走査線Ｓｎに走査信号が供給されて第１キャパシタＣ１及び第２キャパシタＣ２に所定の電圧が充電されるときにターンオフされて、それ以外の場合にはターンオンされて第４トランジスターＭ４と発光素子ＯＬＥＤとを電気的に接続させる。
【００４０】
一方、図３では説明の便宜性のためにトランジスターＭ１ないしＭ６をＰＭＯＳタイプに図示したが、本発明はこれに限定されない。
【００４１】
そして、図３に図示された画素１４０に供給される基準電源Ｖｒｅｆは、発光素子ＯＬＥＤに電流を供給しない。すなわち、基準電源Ｖｒｅｆは画素１４０に電流を供給しないため、電圧降下が発生しない。したがって、基準電源Ｖｒｅｆは、画素１４０の位置とは無関係に同じ電圧値を維持することができる。ここで、基準電源Ｖｒｅｆの電圧値は、第１電源ＥＬＶＤＤと同じに設定されるか、または異なるように設定することができる。
【００４２】
図４は、図３に図示された画素１４０が駆動する際の各種信号波形をあらわす波形図である。図４に示すように、１水平期間（１Ｈ）は、第１期間及び第２期間に分けられる。第１期間の間にデータ線Ｄ１ないしＤｍには所定の電流ＰＣ（Ｐｒｅｄｅｔｅｒｍｉｎｅｄ  Ｃｕｒｒｅｎｔ）が流れ、第２期間の間にデータ信号ＤＳ（Ｄａｔａ  Ｓｉｇｎａｌ）が供給される。
【００４３】
実際に、第１期間の間には画素１４０からデータ駆動回路２００に所定の電流ＰＣが供給される（Ｃｕｒｒｅｎｔ  Ｓｉｎｋ）。そして、第２期間の間にはデータ駆動回路２００から画素１４０にデータ信号ＤＳが供給される。以後、説明の便宜性のために基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤとの初期電圧値が同じに設定されると仮定する。
【００４４】
図３及び図４を参照して動作過程を詳しく説明すれば、まず、第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されれば第３トランジスターＭ３及び第５トランジスターＭ５がターンオンされる。第５トランジスターＭ５がターンオンされれば、第４トランジスターＭ４がダイオード形態に接続される。第４トランジスターＭ４がダイオード形態に接続されれば、第２ノードＮ２には第１電源ＥＬＶＤＤから第４トランジスターＭ４の閾値電圧を差し引いた電圧が印加される。
【００４５】
そして、第３トランジスターＭ３がターンオンされれば、基準電源Ｖｒｅｆの電圧が第１ノードＮ１に印加される。この時、第２キャパシタＣ２は、第１ノードＮ１と第２ノードＮ２との電圧差に対応する電圧を充電する。この場合、基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤとの電圧値が同じだと仮定すれば、第２キャパシタＣ２には第４トランジスターＭ４の閾値電圧に対応する電圧が充電される。そして、第１電源ＥＬＶＤＤで所定の電圧降下が発生すれば、第２キャパシタＣ２には第４トランジスターＭ４の閾値電圧及び第１電源ＥＬＶＤＤの電圧降下に対応する電圧が充電される。
【００４６】
すなわち、本発明では第ｎ−１走査線Ｓｎ−１に走査信号が供給される期間の間に第１電源ＥＬＶＤＤの電圧降下に対応する電圧及び第４トランジスターＭ４の閾値電圧が第２キャパシタＣ２に充電されることで、第１電源ＥＬＶＤＤの電圧降下を補償することができる。
【００４７】
第２キャパシタＣ２に所定の電圧が充電された後、第ｎ走査線Ｓｎに走査信号が供給される。第ｎ走査線Ｓｎに走査信号が供給されれば、第１トランジスターＭ１及び第２トランジスターＭ２がターンオンされる。第２トランジスターＭ２がターンオンされれば、１水平期間の第１期間の間に所定の電流ＰＣが画素１４０からデータ線Ｄｍを経由してデータ駆動回路２００に供給される。
【００４８】
実際に、所定の電流ＰＣは、第１電源ＥＬＶＤＤ、第４トランジスターＭ４、第２トランジスターＭ２、及びデータ線Ｄｍを経由してデータ駆動回路２００に供給される。
【００４９】
データ駆動回路２００は、所定の電流ＰＣがシンクされるときに発生する所定の電圧（以下、「補償電圧」と称する）を利用してデータ信号ＤＳの電圧を再設定し、再設定したデータ信号ＤＳの電圧を水平期間の第２期間の間に第１トランジスターＭ１を経由して第１ノードＮ１に供給する。すると、第１キャパシタＣ１にはデータ信号ＤＳと第１電源ＥＬＶＤＤとの電圧差に対応する電圧が充電される。この時、第２ノードＮ２はフローティング状態に設定されるので、第２キャパシタＣ２は以前に充電された電圧を維持する。
【００５０】
すなわち、本発明の実施形態では、以前走査線に走査信号が供給される期間の間に第２キャパシタＣ２に第４トランジスターＭ４の閾値電圧及び第１電源ＥＬＶＤＤの電圧降下に対応する電圧を充電することで、第１電源ＥＬＶＤＤの電圧降下及び第４トランジスターＭ４の閾値電圧を補償することができる。そして、本発明の実施形態では、現在走査線に走査信号が供給される期間の間に画素１４０に含まれたトランジスターの電子移動度などが補償されるようにデータ信号ＤＳの電圧値を再設定し、電圧値が再設定されたデータ信号ＤＳを画素１４０に供給する。したがって、本発明の実施形態では、トランジスターの閾値電圧、電子移動度などのバラつきを補償して均一な画像を表示することができる。
【００５１】
図５は、図２に図示された画素の他の例をあらわす図面である。図５は、第１キャパシタＣ１が第２ノードＮ２と第１電源ＥＬＶＤＤとの間に設置されることを除き、図３と同じ構成で設定される。
【００５２】
図４及び図５を参照して、動作過程を詳しく説明すれば、まず、第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されれば第３トランジスターＭ３及び第５トランジスタＭ５がターンオンされる。第５トランジスターＭ５がターンオンされれば、第４トランジスターＭ４がダイオード形態に接続される。第４トランジスターＭ４がダイオード形態に接続されれば、第２ノードＮ２には第１電源ＥＬＶＤＤから第４トランジスターＭ４の閾値電圧を差し引いた電圧が印加される。したがって、第１キャパシタＣ１には第４トランジスターＭ４の閾値電圧に対応する電圧が充電される。
【００５３】
そして、第３トランジスターＭ３がターンオンされれば、基準電源Ｖｒｅｆの電圧が第１ノードＮ１に印加される。すると、第２キャパシタＣ２は、第１ノードＮ１と第２ノードＮ２との電圧差に対応する電圧が充電される。ここで、第ｎ−１走査線Ｓｎ−１に走査信号が供給される期間の間に第１トランジスターＭ１及び第２トランジスターＭ２がターンオフされるので、データ信号ＤＳは画素１４０に供給されない。
【００５４】
次いで、第ｎ走査線Ｓｎに走査信号が供給されて第１トランジスターＭ１及び第２トランジスターＭ２がターンオンされる。第２トランジスターＭ２がターンオンされれば、１水平期間の第１期間の間に所定の電流ＰＣが画素１４０からデータ線Ｄｍを経由してデータ駆動回路２００に供給される。
【００５５】
実際に、所定の電流ＰＣは、第１電源ＥＬＶＤＤ、第４トランジスターＭ４、第２トランジスターＭ２、及びデータ線Ｄｍを経由してデータ駆動回路２００に供給される。
【００５６】
データ駆動回路２００は、所定の電流ＰＣがシンクされるときに発生される補償電圧を利用してデータ信号ＤＳの電圧を再設定し、電圧が再設定されたデータ信号ＤＳを水平期間の第２期間の間に第１トランジスターＭ１を経由して第１ノードＮ１に供給する。すると、第１キャパシタＣ１及び第２キャパシタＣ２にはデータ信号ＤＳに対応して所定の電圧が充電される。
【００５７】
実際に、データ信号ＤＳが供給されれば、第１ノードＮ１の電圧が降下する。第２ノードＮ２がフローティングされているので、第１ノードＮ１の電圧降下量に対応して第２ノードＮ２の電圧も降下する。この場合、第２ノードＮ２で降下する電圧は、第１キャパシタＣ１及び第２キャパシタＣ２の容量によって決まる。
【００５８】
第２ノードＮ２の電圧が降下すれば、第１キャパシタＣ１には、第２ノードＮ２の電圧に対応して所定の電圧が充電される。ここで、第１ノードＮ１の電圧降下量は、データ信号ＤＳによって決まり、これによって第１キャパシタＣ１に充電される電圧もデータ信号ＤＳによって決まる。そして、本発明の実施形態では、画素１４０に含まれたトランジスターの電子移動度などが補償されるようにデータ信号ＤＳの電圧を再設定するからトランジスターの電子移動度などのバラつきを補償して画像を表示することができる。
【００５９】
図６は、図２に図示されたデータ駆動回路の一例をあらわすブロック図である。図６では、説明の便宜性のためにデータ駆動回路２００がｊ（ｊは２以上の自然数）個のチャンネルを持つと仮定する。
【００６０】
図６を参照すれば、本発明のデータ駆動回路２００は、シフトレジスター部２１０、サンプリングラッチ部２２０、ホルディングラッチ部２３０、デコーダ部２４０、デジタルアナログ変換部（以下「ＤＡＣ部」と称する）２５０、電圧制御部２６０、第１バッファー部２７０、電流供給部２８０、選択部２９０、及びガンマ電圧部３００を備える。
【００６１】
シフトレジスター部２１０は、タイミング制御部１５０からソースシフトクロックＳＳＣ及びソーススタートパルスＳＳＰの供給を受ける。タイミング制御部１５０からソースシフトクロックＳＳＣ及びソーススタートパルスＳＳＰの供給を受けたシフトレジスター部２１０は、ソースシフトクロックＳＳＣの１周期ごとにソーススタートパルスＳＳＰをシフトさせながら順次ｊ個のサンプリング信号を生成する。このために、シフトレジスター部２１０は、ｊ個のシフトレジスター２１０１ないし２１０ｊを備える。
【００６２】
サンプリングラッチ部２２０は、シフトレジスター部２１０から順次供給されるサンプリング信号に応答してデータを順次保存する。ここで、サンプリングラッチ部２２０は、ｊ個のデータを保存するためにｊ個のサンプリングラッチ２２０１ないし２２０ｊを備える。そして、それぞれのサンプリングラッチ２２０１ないし２２０ｊは、データのビット数に対応する大きさ（保存容量）を持つ。例えば、データがｋビットで構成される場合、サンプリングラッチ２２０１ないし２２０ｉそれぞれはｋビットの大きさに設定される。
【００６３】
ホルディングラッチ部２３０は、ソース出力イネーブルＳＯＥの信号が入力されるとき、サンプリングラッチ部２２０からデータの入力を受けて保存する。そして、ホルディングラッチ部２３０は、ソース出力イネーブルＳＯＥが入力されるとき、ホルディングラッチ部２３０自身に保存されたデータをＤＡＣ部２５０に供給する。ここで、ホルディングラッチ部２３０は、ｊ個のデータを保存するためにｊ個のホルディングラッチ２３０１ないし２３０ｊを備える。そして、それぞれのホルディングラッチ２３０１ないし２３０ｊは、データのビット数に対応される大きさを持つ。例えば、データがｋビットで構成される場合、ホルディングラッチ２３０１ないし２３０ｊそれぞれは、データＤａｔａを保存することができるようにｋビットの大きさに設定される。
【００６４】
デコーダ部２４０は、ｊ個のデコーダ２４０１ないし２４０ｊを備える。それぞれのデコーダ２４０１ないし２４０ｊは、デコーダ自身に供給されるｋビットの第１データをｐ（ｐは自然数）ビットの第２データＤａｔａ２に変換する。ここで、デコーダ２４０１ないし２４０ｊは、二進数の加重値（Ｂｉｎａｒｙ  Ｗｅｉｇｈｔｅｄ）を持つようにｐビットの第２データＤａｔａ２を生成する。
【００６５】
これを詳しく説明すれば、外部から供給される第１データＤａｔａ１は、ガンマ電圧部３００から所定の電圧が設定されるようにその加重値が決まる。すなわち、第１データＤａｔａ１は、ガンマ電圧部３００から生成される複数の階調電圧の中で所望の階調電圧が選択されるようにビット値が決まる。
【００６６】
デコーダ２４０１ないし２４０ｊは、階調電圧に対応してビット値が設定されたｋビットのデータを二進数の加重値を持つｐビットの第２データＤａｔａ２に変換する。例えば、デコーダ２４０１ないし２４０ｊは、８ビットの第１データＤａｔａ１を利用して５ビットの第２データＤａｔａ２を生成する。
【００６７】
電流供給部２８０は、１水平期間の第１期間の間にデータ線Ｄ１ないしＤｊに接続された画素１４０から所定の電流ＰＣをシンクする。実際に、電流供給部２８０は、それぞれの画素１４０に流れることができる最大電流、すなわち、画素１４０が最大輝度に発光するときに有機発光ダイオードＯＬＥＤに供給されるべき電流をシンクする。そして、電流供給部２８０は、電流がシンクされるときに発生される所定の補償電圧を比較部２６０に供給する。このために、電流供給部２８０は、ｊ個の電流シンク部２８０１ないし２８０ｊを備える。
【００６８】
ガンマ電圧部３００は、ｋビットの第１データＤａｔａ１に対応して所定の階調電圧を生成する。実際に、電圧生成部３００は、図８に図示されたように複数の分圧抵抗Ｒ１ないしＲｌで構成されて２ｋ個の階調電圧を生成する。ガンマ電圧部３００から生成された階調電圧は、ＤＡＣ２５０１ないし２５０ｊに供給される。
【００６９】
ＤＡＣ部２５０は、ｊ個のＤＡＣ２５０１ないし２５０ｊを備える。ＤＡＣ２５０１ないし２５０ｊそれぞれは、ホルディングラッチ部２３０１ないし２３０ｊから供給される第１データＤａｔａ１のビット値に対応してガンマ電圧部３００から供給される階調電圧の中でいずれか一つをデータ信号ＤＳで選択する。
【００７０】
電圧制御部２６０は、ｊ個の電圧制御器２６０１ないし２６０ｊを備える。それぞれの電圧制御器２６０１ないし２６０ｊは、補償電圧、第２データＤａｔａ２、及び第３電源ＶＳＳの供給を受ける。ここで、第３電源ＶＳＳは、ガンマ電圧部３００の一側端子に供給される電圧である。補償電圧、第２データＤａｔａ２、及び第３電源ＶＳＳの供給を受けた電圧制御器２６０１ないし２６０ｊは、画素１４０に含まれたトランジスターの電子移動度などが補償されるようにデータ信号ＤＳの電圧値を制御する。
【００７１】
第１バッファー部２７０は、電圧制御部２６０によって電圧が制御されたデータ信号ＤＳを選択部２９０に供給する。このために、第１バッファー部２７０は、ｊ個の第１バッファー２７０１ないし２７０ｊを備える。
【００７２】
選択部２９０は、データ線Ｄ１ないしＤｊと第１バッファー２７０１ないし２７０ｊとの電気的連結を制御する。実際に、選択部２９０は、１水平期間の第２期間の間のみにデータ線Ｄ１ないしＤｊと第１バッファー２７０１ないし２７０ｊとを電気的に接続させ、それ以外にはデータ線Ｄ１ないしＤｊと第１バッファー２７０１ないし２７０ｊとを接続させない。このために、選択部２９０は、ｊ個のスイッチング部２９０１ないし２９０ｊを備える。
【００７３】
一方、本発明の実施形態のデータ駆動回路２００は、図７に示すようにホルディングラッチ部２３０の次の段にレベルシフター部３１０をさらに含むことができる（第２実施形態）。レベルシフター部３１０は、ホルディングラッチ部２３０から供給される第１データＤａｔａ１の電圧レベルを上昇させてＤＡＣ部２５０及びデコーダ部２４０に供給する。
【００７４】
外部システムからデータ駆動回路２００に高い電圧レベルを持つ第１データＤａｔａ１が供給されれば、電圧レベルに対応して高い耐圧を有する回路部品を設置する必要があるため、製造コストが増加する。したがって、データ駆動回路２００の外部では、低い電圧レベルを持つ第１データＤａｔａ１を供給し、この低い電圧レベルを持つ第１データＤａｔａ１をレベルシフター部３１０で高い電圧レベルに昇圧させる。
【００７５】
図８は、図６に図示されたガンマ電圧部、ＤＡＣ、デコーダ、電圧制御器、スイッチング部、電流シンク部、及び画素の連結関係をあらわす図面である。図８では、説明の便宜性のためにｊ番目チャンネルを図示して、データ線Ｄｊが図３に図示された画素１４０と接続されると仮定する。
【００７６】
図８を参照すれば、ガンマ電圧部３００は、複数の分圧抵抗Ｒ１ないしＲｌを備える。分圧抵抗Ｒ１ないしＲｌは、基準電源Ｖｒｅｆと第３電源ＶＳＳとの間に位置されて電圧を分圧する。実際に、分圧抵抗Ｒ１ないしＲｌは基準電源Ｖｒｅｆと第３電源ＶＳＳとの間の電圧を分圧して複数の階調電圧Ｖ０ないしＶ２Ｋ−１を生成し、生成された階調電圧Ｖ０ないし２Ｋ−１をＤＡＣ２５０ｊに供給する。
【００７７】
そして、ガンマ電圧部３００は、第３電源ＶＳＳの電圧を、第３バッファー３０１を経由して電圧制御器２６０ｊに供給する。
【００７８】
ＤＡＣ２５０ｊは、第１データＤａｔａ１のビット値に対応して階調電圧Ｖ０ないしＶ２Ｋ−１の中でいずれか一つの階調電圧をデータ信号ＤＳで選択して第１バッファー２７０ｊに供給する。ここで、ＤＡＣ２５０ｊと第１バッファー２７０ｊとの間には、図９に図示された第３制御信号ＣＳ３によって制御される第４１トランジスターＭ４１（Ｘトランジスター）が設置される。
【００７９】
すなわち、第４１トランジスターＭ４１は水平期間の第１期間中の一部期間の間にターンオンされて、ＤＡＣ２５０ｊから供給されるデータ信号ＤＳを第１バッファー２７０ｊに供給する。実際に、第３制御信号ＣＳ３は、第２制御信号ＣＳ２より遅く上昇し、第２制御信号ＣＳ２と同一時点で降下する。
【００８０】
電流シンク部２８０ｊは、第２制御信号ＣＳ２によって制御される第１２トランジスターＭ１２（第１の電流シンク部トランジスター）及び第１３トランジスターＭ１３（第２の電流シンク部トランジスター）と、第１３トランジスターＭ１３の第１電極に接続される電流源Ｉｍａｘと、第３ノードＮ３とＧＮＤ（基底電圧源）との間に接続される第３キャパシタＣ３と、第３ノードＮ３と電圧制御器２６０ｊとの間に接続される第２バッファー２８１を備える。
【００８１】
第１２トランジスターＭ１２のゲート電極は、第１３トランジスターＭ１３のゲート電極に接続され、第２電極は第１３トランジスターＭ１３の第２電極とデータ線Ｄｊとに接続される。そして、第１２トランジスターＭ１２の第１電極は第２バッファー２８１に接続される。このような第１２トランジスターＭ１２は、第２制御信号ＣＳ２によって１水平期間（１Ｈ）の第１期間の間にターンオンされて第２期間の間にターンオフされる。
【００８２】
第１３トランジスターＭ１３のゲート電極は、第１２トランジスターＭ１２のゲート電極に接続され、第２電極はデータ線Ｄｊに接続される。そして、第１３トランジスターＭ１３の第１電極は電流源Ｉｍａｘに接続される。このような第１３トランジスターＭ１３は、第２制御信号ＣＳ２によって１水平期間（１Ｈ）の第１期間の間にターンオンされて第２期間の間にターンオフされる。
【００８３】
電流源Ｉｍａｘは、画素１４０が最大輝度に発光するとき、有機発光ダイオードＯＬＥＤに供給されるべき電流を第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオンされる第１期間の間に画素１４０から供給を受ける（Ｃｕｒｒｅｎｔ  Ｓｉｎｋ）。
【００８４】
第３キャパシタＣ３は、電流源Ｉｍａｘによって画素１４０から電流がシンクされるとき第３ノードＮ３に印加される補償電圧を格納する。実際に、第３キャパシタＣ３は、第１期間の間に第３ノードＮ３に印加される補償電圧を充電し、第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオフされても第３ノードＮ３の補償電圧を一定に維持する。第２バッファー２８１は、第３ノードＮ３に印加された補償電圧を電圧制御器２６０ｊに伝達する。
【００８５】
デコーダ２４０ｊは、デコーダ２４０ｊ自身に供給されるｋビットの第１データＤａｔａ１を二進数の加重値を持つようにｐビットの第２データＤａｔａ２に変換する。そして、デコーダ２４０ｊは水平期間の第１期間の間に初期化信号を電圧制御器２６０ｊに供給し、第２期間中ｐビットの第２データＤａｔａ２を電圧制御器２６０ｊに供給する。以後、説明の便宜性のためにｐビットを５ビットと仮定する。
【００８６】
電圧制御器２６０ｊは、補償電圧、第２データＤａｔａ２、及び第３電源ＶＳＳの電圧の供給を受けてデータ信号ＤＳの電圧値を制御する。このために、電圧制御器２６０ｊは、第４１トランジスターＭ４１と第１バッファー２７０ｊとの間のラインに一側端子が接続される５個（すなわちｐ個）の第４キャパシタと、ｐ個の第４キャパシタと第３バッファー３０１との間に接続される５個のＰＭＯＳトランジスターＭ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ３５（Ｙトランジスター）と、５個の第４キャパシタと第２バッファー２８１との間に接続される５個のＮＭＯＳトランジスターＭ２１，Ｍ２２，Ｍ２３，Ｍ２４，Ｍ２５（Ｚトランジスター）と、を備える。
【００８７】
５個の第４キャパシタのそれぞれの容量は、Ｃ，２Ｃ，４Ｃ，８Ｃ，１６Ｃであり、２０，２１，２２，２３，２４のように２の累乗数で容量は増加し、表現することができる。すなわち、第４キャパシタの容量は、第２データＤａｔａ２に対応して二進数の加重値の形態に設定される。
【００８８】
ＰＭＯＳトランジスターＭ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ３５それぞれは、５個の第４キャパシタの中でいずれか一つと第３バッファー３０１との間に設置される。このようなＰＭＯＳトランジスターＭ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ３５は、デコーダ２４０ｊから初期化信号が供給されるときにターンオンされて第４キャパシタの一側端子の電圧を第３電源ＶＳＳの電圧に設定する。
【００８９】
ＮＭＯＳトランジスターＭ２１，Ｍ２２，Ｍ２３，Ｍ２４，Ｍ２５それぞれは、第４キャパシタの中でいずれか一つと第２バッファー２８１との間に設置される。このようなＮＭＯＳトランジスターＭ２１，Ｍ２２，Ｍ２３，Ｍ２４，Ｍ２５は、デコーダ２４０ｊから生成される第２データＤａｔａ２に対応して第２期間の間にターンオンまたはターンオフされる。
【００９０】
ここで、ＮＭＯＳトランジスターＭ２１，Ｍ２２，Ｍ２３，Ｍ２４，Ｍ２５は、第２データＤａｔａ２のビット加重値に対応する第４キャパシタが選択されるように制御される。例えば、デコーダ２４０ｊから生成される第２データＤａｔａ２のビットが“０００１１”に設定されれば、第２４トランジスターＭ２４及び第２５トランジスターＭ２５がターンオンされて、容量がＣ，２Ｃの第４キャパシタの一側端子に補償電圧を印加する。
【００９１】
つまり、２０，２１に対応するビットが“１”の値を持つとき、２０，２１に対応する容量を持つ第４キャパシタの一側端子に補償電圧が印加されるように、ＮＭＯＳトランジスターＭ２１，Ｍ２２，Ｍ２３，Ｍ２４，Ｍ２５のターンオン及びターンオフが制御される。
【００９２】
一方、第４キャパシタの中で少なくとも一つの一側端子に補償電圧が印加されれば、第４１トランジスターＭ４１と第１バッファー２７０ｊとの間のラインに印加されたデータ信号ＤＳの電圧値が増加または減少される（実際に、データ信号ＤＳの電圧値の増加または減少は補償電圧の電圧値によって決まる）。
【００９３】
ここで、データ信号ＤＳの電圧値が補償電圧によって制御されるので、画素１４０に含まれたトランジスターの電子移動度が補償されるようにデータ信号ＤＳの電圧値が制御され、これによって画素部１３０に均一な画像を表示することができる。
【００９４】
つまり、本発明のデータ駆動回路２００は電子移動度などによって決まった補償電圧を利用してデータ信号ＤＳの電圧値を制御するため、トランジスターの電子移動度のバラつき現象を補償することができる。
【００９５】
第１バッファー２７０ｊは、第４１トランジスターＭ４１と第１バッファー２７０ｊとの間のラインに印加されたデータ信号ＤＳをスイッチング部２９０ｊに供給する。
【００９６】
スイッチング部２９０ｊは、第１１トランジスターＭ１１を備える。このような第１１トランジスターＭ１１は、図９に図示された第１制御信号ＣＳ１によって制御される。すなわち、第１１トランジスターＭ１１は、１水平期間（１Ｈ）の第２期間の間にターンオンされて第１期間の間にターンオフされる。したがって、データ信号ＤＳは、１水平期間（１Ｈ）中の第２期間の間にデータ線Ｄｊに供給されて、それ以外の期間の間には供給されない。
【００９７】
図９は、図８に図示されたスイッチング部、電流シンク部、及び第４１トランジスターに供給される駆動波形を現わす図面である。
【００９８】
図８及び図９を参照して、画素１４０に供給されるデータ信号ＤＳの電圧制御過程を詳しく説明する。
【００９９】
まず、第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されれば、第３トランジスターＭ３及び第５トランジスターＭ５がターンオンされる。すると、第２ノードＮ２には第１電源ＥＬＶＤＤから第４トランジスターＭ４の閾値電圧を差し引いた電圧が印加され、第１ノードＮ１には基準電源Ｖｒｅｆの電圧が印加される。この時、第２キャパシタＣ２には、第１電源ＥＬＶＤＤの電圧降下に対応する電圧及び第４トランジスターＭ４の閾値電圧に対応する電圧が充電される。
【０１００】
実際に、第１ノードＮ１及び第２ノードＮ２それぞれに印加される電圧は、数式（１）のように表現することができる。
【０１０１】
【数１】
0004611930.tif 000002
【０１０２】
数式（１）で、ＶＮ１は第１ノードＮ１に印加される電圧、ＶＮ２は第２ノードＮ２に印加される電圧、ＶｔｈＭ４は第４トランジスターＭ４の閾値電圧をあらわす。
【０１０３】
一方、第ｎ−１走査線Ｓｎ−１に供給される走査信号がオフされる時点と第ｎ走査線Ｓｎに走査信号が供給される時点との間の期間に第１ノードＮ１及び第２ノードＮ２は、フローティング状態に設定される。したがって、第２キャパシタＣ２に充電される電圧値は変化しない。
【０１０４】
以後、第ｎ走査線Ｓｎに走査信号が供給されて第１トランジスターＭ１及び第２トランジスターＭ２がターンオンされる。そして、第ｎ走査線Ｓｎに走査信号が供給される期間中の第１期間の間に第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオンされる。第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオンされれば、第１電源ＥＬＶＤＤ、第４トランジスターＭ４、第２トランジスターＭ２、データ線Ｄｊ、及び第１３トランジスターＭ１３を経由して電流源Ｉｍａｘに対応する電流がシンクされる。
【０１０５】
この時、第４トランジスターＭ４には、電流源Ｉｍａｘの電流が流れるので、数式（２）のように表現することができる。
【０１０６】
【数２】
0004611930.tif 000003
【０１０７】
数式（２）で、ｕは移動度を現わし、Ｃｏｘは酸化層の容量、Ｗはチャンネルの幅、Ｌはチャンネルの長さを現わす。
【０１０８】
数式（２）のような電流が第４トランジスターＭ４に流れるときに第２ノードＮ２に印加される電圧は、数式（３）のように表現することができる。
【０１０９】
【数３】
0004611930.tif 000004
【０１１０】
そして、第２キャパシタＣ２のカップリングによって、第１ノードＮ１に印加される電圧は、数式（４）のように表現することができる。
【０１１１】
【数４】
0004611930.tif 000005
【０１１２】
ここで、第１ノードＮ１に印加される電圧ＶＮ１は、理想的に第３ノードＮ３に印加される電圧ＶＮ３及び第４ノードＮ４に印加される電圧ＶＮ４と同じに設定される。すなわち、電流源Ｉｍａｘによって、電流がシンクされるときに第４ノードＮ４には、数式（４）のような電圧が印加される。
【０１１３】
一方、数式（４）に図示されたように、第３ノードＮ３及び第４ノードＮ４に印加される電圧は、現在、電流がシンクされる画素１４０に含まれたトランジスターの電子移動度などの影響を受けるようになる。したがって、電流源Ｉｍａｘによって、電流がシンクされるときに第３ノードＮ３に印加される電圧値は、それぞれの画素１４０９ごとに相異なるように決まる（電子移動度が相異なる場合）。
【０１１４】
一方、水平期間の第１期間中、ＤＡＣ２５０ｊでは、第１データＤａｔａ１に対応してｆ（ｆは自然数）個の階調電圧の中のｈ（ｈはｆ以下の自然数）番目階調電圧を選択する。そして、ＤＡＣ２５０ｊは、第４１トランジスターＭ４１がターンオンされる期間の間に選択された階調電圧をデータ信号ＤＳとして第４１トランジスターＭ４１と第１バッファー２７０ｊとの間のラインに供給する。ここで、第４１トランジスターＭ４１と第１バッファー２７０ｊとの間のラインの間の電圧ＶＬは、数式（５）のように表現することができる。
【０１１５】
【数５】
0004611930.tif 000006
【０１１６】
一方、デコーダ２４０ｊは、水平期間の第１期間の間に初期化信号を供給して第３１トランジスターＭ３１、第３２トランジスターＭ３２、第３３トランジスターＭ３３、第３４トランジスターＭ３４、及び第３５トランジスターＭ３５をターンオンさせる。すると、第１期間の間に第４キャパシタの一側端子が第３電源ＶＳＳの電圧値に設定される。
【０１１７】
ここで、第３電源ＶＳＳの電圧値は、基準電源Ｖｒｅｆの電圧値より低い電圧、例えば、画素部１３０に含まれた画素１４０で生成されうる補償電圧の平均電圧に設定することができる。
【０１１８】
第４キャパシタの一側端子が第３電源ＶＳＳの電圧値に設定された後、水平期間の第２期間の間にデコーダ２４０ｊから供給される第２データＤａｔａ２に対応して第２１トランジスターＭ２１、第２２トランジスターＭ２２、第２３トランジスターＭ２３、第２４トランジスターＭ２４、及び第２５トランジスターＭ２５がターンオンまたはターンオフされる。
【０１１９】
実際に、デコーダ２４０ｊは、数式（５）で、ｈ／ｆの値とほぼ同じ値を持つように第２１トランジスターＭ２１、第２２トランジスターＭ２２、第２３トランジスターＭ２３、第２４トランジスターＭ２４、及び第２５トランジスターＭ２５がターンオンまたはターンオフを制御する。
【０１２０】
例えば、デコーダ２４０ｊから生成される第２データＤａｔａ２のビットが“０００１１”に設定されれば、第２４トランジスターＭ２４及び第２５トランジスターＭ２５がターンオンされて、容量がＣ，２Ｃの二つの第４キャパシタの一側端子に補償電圧を印加する。この場合、容量がＣ，２Ｃの二つの第４キャパシタの一側端子に補償電圧が印加されるので、数式（６）のように表現することができる。
【０１２１】
【数６】
0004611930.tif 000007
【０１２２】
ここで、第２データＤａｔａ２は、第１データＤａｔａ１によって生成されるので、数式（６）の値はおおよそｈ／ｆに表現することができる。
【０１２３】
一方、第４キャパシタの少なくとも一つに補償電圧が印加されれば、第４１トランジスターＭ４１と第１バッファー２７０との間のラインの間の電圧ＶＬは数式（７）のように表現することができる。
【０１２４】
【数７】
0004611930.tif 000008
【０１２５】
数式（７）のような電圧は、第１バッファー２７０ｊを経由して第１１トランジスターＭ１１に供給される。ここで、第２期間の間に第１１トランジスターＭ１１がターンオンされるため、第１バッファー２７０ｊに供給された電圧は、第１１トランジスターＭ１１、データ線Ｄｊ、及び第１トランジスターＭ１を経由して第１ノードＮ１に供給される。
【０１２６】
すなわち、第１ノードＮ１には数式（７）のような電圧が供給される。そして、第２キャパシタＣ２のカップリングによって、第２ノードＮ２に印加される電圧は、数式（８）のように表現することができる。
【０１２７】
【数８】
0004611930.tif 000009
【０１２８】
この時、第４トランジスターＭ４を経由して流れる電流は、数式（９）のようにあらわすことができる。
【０１２９】
【数９】
0004611930.tif 000010
【０１３０】
数式（９）を参照すれば、本発明の実施形態で第４トランジスターＭ４に流れる電流は、データ信号ＤＳによって決まる。すなわち、本発明の実施形態では、第４トランジスターＭ４の閾値電圧、電子移動度などとは無関係にデータ信号ＤＳによって決まった電流が第４トランジスターＭ４に流れることができ、これによって均一な画像を表示することができる。
【０１３１】
一方、本発明の実施形態で、スイッチング部２９０ｊの構成は、多様に設定することができる。例えば、スイッチング部２９０ｊは、図１０のように第１１トランジスターＭ１１及び第１４トランジスターＭ１４をトランスミッションゲート（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｇａｔｅ）形態で接続することができる。ＰＭＯＳタイプに形成された第１４トランジスターＭ１４は、第２制御信号ＣＳ２の供給を受け、ＮＭＯＳタイプに形成された第１１トランジスターＭ１１は、第１制御信号ＣＳ１の供給を受ける。ここで、第１制御信号ＣＳ１及び第２制御信号ＣＳ２は、互いに反対の極性を持つとすれば、第１１トランジスターＭ１１及び第１４トランジスターＭ１４は同じ時間にターンオン及びターンオフされる。
【０１３２】
一方、第１１トランジスターＭ１１及び第１４トランジスターＭ１４がトランスミッションゲート形態で接続されれば、電圧−電流特性曲線がおおよそ直線形態に設定されることによってスイッチングエラーを最小化することができる。
【０１３３】
図１１は、図６に図示されたガンマ電圧部、ＤＡＣ、デコーダ、電圧制御器、スイッチング部、電流シンク部、及び画素連結関係の他の例をあらわす図面である。図１１では、説明の便宜性のためにｊ番目チャンネルを図示し、データ線Ｄｊが図５に図示された画素１４０と接続されると仮定する。
【０１３４】
図９及び図１１を参照して、動作過程を説明すれば、まず、第ｎ−１走査線Ｓｎ−１で走査信号が供給されるときに第１ノードＮ１及び第２ノードＮ２には数式（１）に記載された電圧が印加される。
【０１３５】
そして、第ｎ走査線Ｓｎで走査信号が供給され、第１２トランジスターＭ１２及び第１３トランジスターＭ１３がターンオンされる第１期間の間に第４トランジスターＭ４に流れる電流は、数式（２）のように表現され、第２ノードＮ２に印加される電圧は数式（３）のように表現される。
【０１３６】
そして、第２キャパシタＣ２のカップリングによって、第１ノードＮ１に印加される電圧は数式（１０）のように表現することができる。
【０１３７】
【数１０】
0004611930.tif 000011
【０１３８】
一方、水平期間の第１期間にＤＡＣ２５０ｊでは、第１データＤａｔａ１に対応してｆ（ｆは自然数）個の階調電圧の中のｈ（ｈはｆ以下の自然数）番目階調電圧を選択する。そして、ＤＡＣ２５０ｊは、第４１トランジスターＭ４１がターンオンされる期間の間に選択された階調電圧をデータ信号ＤＳとして、第４１トランジスターＭ４１と第１バッファー２７０との間のラインに数式（５）のような電圧を印加する。
【０１３９】
一方、デコーダ２４０ｊは水平期間の第１期間の間に初期化信号を第３１トランジスターＭ３１、第３２トランジスターＭ３２、第３３トランジスターＭ３３、第３４トランジスターＭ３４、及び第３５トランジスターＭ３５をターンオンさせる。すると、第１期間の間第４キャパシタの一側端子が第３電源ＶＳＳの電圧値に設定される。
【０１４０】
そして、デコーダ２４０ｊは、水平期間の第２期間の間にデコーダ２４０ｊから供給される第２データＤａｔａ２に対応して、第２１トランジスターＭ２１、第２２トランジスターＭ２２、第２３トランジスターＭ２３、第２４トランジスターＭ２４、及び第２５トランジスターＭ２５がターンオンまたはターンオフされる。実際に、デコーダ２４０ｊは数式（５）でｈ／ｆの値とほぼ同じ値を持つように第２１トランジスターＭ２１、第２２トランジスターＭ２２、第２３トランジスターＭ２３、第２４トランジスターＭ２４、及び第２５トランジスターＭ２５がターンオンまたはターンオフを制御する。
【０１４１】
この時、第４１トランジスターＭ４１と第１バッファー２７０との間のラインの間の電圧ＶＬは数式（１１）のように表現することができる。
【０１４２】
【数１１】
0004611930.tif 000012
【０１４３】
数式（１１）のような電圧は、第１バッファー２７０ｊを経由して第１１トランジスターＭ１１に供給される。ここで、第２期間の間に第１１トランジスターＭ１１がターンオンされるため、第１バッファー２７０ｊに供給された電圧は、第１１トランジスターＭ１１、データ線Ｄｊ、及び第１トランジスターＭ１を経由して第１ノードＮ１に供給される。
【０１４４】
すなわち、第１ノードＮ１には数式（１１）のような電圧が供給される。
【０１４５】
そして、第２キャパシタＣ２のカップリングによって、第２ノードＮ２に印加される電圧は数式（８）のように表現することができる。したがって、第４トランジスターＭ４を経由して流れる電流は数式（９）のようにあらわすことができる。すなわち、本発明の実施形態で第４トランジスターＭ４を経由して発光素子ＯＬＥＤに供給される電流は、第４トランジスターＭ４の閾値電圧、電子移動度などとは無関係にデータ信号ＤＳによって決まるので、均一な画像を表示することができる。
【０１４６】
一方、図５に図示されたような画素１４０は、第１ノードＮ１の電圧が大きく変わっても第２ノードＮ２の電圧が鈍感に変化する（すなわち、Ｃ１＋Ｃ２／Ｃ２）。したがって、図５に図示された画素１４０が適用されれば、図３に図示された画素１４０が適用される場合よりガンマ電圧部３００の電圧範囲を広く設定することができる。このように、ガンマ電圧部３００の電圧範囲が広く設定されれば第１１トランジスターＭ１１及び第１トランジスターＭ１などのスイッチングエラーによる影響を減らすことができるという長所がある。
【０１４７】
本発明は、添付された図面に図示された実施形態を参照して説明されたが、これは例示的なものに過ぎず、当該技術分野における通常の知識を有する者であれば、多様な変形及び均等な他の実施形態が可能であるということを理解することができる。
【図面の簡単な説明】
【０１４８】
【図１】図１は、従来の発光表示装置を現わす図面である。
【図２】図２は、本発明の実施形態による発光表示装置を現わす図面である。
【図３】図３は、図２に図示された画素の一例を現わす回路図である。
【図４】図４は、図３に図示された画素の駆動方法を現わす波形図である。
【図５】図５は、図２に図示された画素の他の例を現わす回路図である。
【図６】図６は、図２に図示されたデータ駆動回路の第１実施形態を現わすブロック図である。
【図７】図７は、図２に図示されたデータ駆動回路の第２実施形態を現わすブロック図である。
【図８】図８は、図６に図示されたガンマ電圧部、デジタル−アナログ変換器、デコーダ、電圧制御器、スイッチング部、電流シンク部、及び画素の連結関係を現わす図面である。
【図９】図９は、図８に図示された制御信号の駆動波形を現わす波形図である。
【図１０】図１０は、図８に図示されたスイッチング部の他の例を現わす図面である。
【図１１】図１１は、図６に図示されたガンマ電圧部、デジタルアナログ変換器、デコーダ、電圧制御器、スイッチング部、電流シンク部、及び画素の連結関係の他の例を現わす図面である。
【符号の説明】
【０１４９】
１１０    走査駆動部、
１２０    データ駆動部、
１３０    画素部、
１４０    画素、
１４２    画素回路、
１５０    タイミング制御部、
２００    データ駆動回路、
２１０    シフトレジスター部、
２２０    サンプリングラッチ部、
２３０    ホルディングラッチ部、
２４０    デコーダ部、
２５０    デジタル−アナログ変換部、
２６０    電圧制御部、
２７０    バッファー部、
２８０    電流供給部、
２９０    選択部、
３００    ガンマ電圧部、
３１０    レベルシフター。
【図１】
0004611930.tif 000013
【図２】
0004611930.tif 000014
【図３】
0004611930.tif 000015
【図４】
0004611930.tif 000016
【図５】
0004611930.tif 000017
【図６】
0004611930.tif 000018
【図７】
0004611930.tif 000019
【図８】
0004611930.tif 000020
【図９】
0004611930.tif 000021
【図１０】
0004611930.tif 000022
【図１１】
0004611930.tif 000023