(57)【特許請求の範囲】
【請求項１】
マルチプレックス信号を処理する１以上のモジュールをデコーダ内でカスケード接続したとき、モジュール内でクロック信号を生成する方法であって、
前記デコーダにおいて、信号を受信するステップと、
前記デコーダにおいて、各パケットがパケットクロックによって検出される固定長のパケット間スペースによって分離される固定長のパケットにより構成されるデータトランスポートストリームを生成するため、前記信号を処理するステップと、
前記デコーダにおいて、モジュールに前記データトランスポートストリームを伝送する前に、前記パケット間スペースに固有の一定の所定のシーケンスを挿入することによって、前記データトランスポートストリームを変更するステップと、
前記デコーダから前記モジュールに前記変更されたデータトランスポートストリームを送信するステップと、
各モジュールにおいて、各モジュール内の動作を実行するために必要とされるパケットクロックを再生成するため、前記挿入された所定のシーケンスを検出して前記変更されたデータトランスポートストリームを処理するステップと、
から構成されることを特徴とする方法。
【請求項２】
前記所定のシーケンスは、バイナリデータの増加系列又はバイナリデータの減少系列から構成される、請求項１記載の方法。
【請求項３】
前記所定のシーケンスは、前記パケットのすべてのスタートにある規定された同一の値のデータアイテムを含む、請求項２記載の方法。
【請求項４】
各モジュールは、スマートカード又はＰＣＭＣＩＡモジュールなどの外部の着脱可能な条件付アクセスモジュールである、請求項１乃至３何れか一項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は取外し可能な条件付きアクセスモジュールを縦続させる方法に係る。本発明は、更に、上記方法において記述される所定のシーケンスを挿入する回路及び上記シーケンスを検出する回路に関する。
【背景技術】
【０００２】
ディジタル有料テレビジョンの分野において、一般に販売されている復号器は、図１に概略的に示されているように、入力回路１、又は、特に復調器により構成される“フロントエンド”と、デスクランブラ（スクランブル解除器）３が付随したデマルチプレクサ２と、特に制御語ＣＷを供給するためデスクランブラ３に接続されたマイクロプロセッサ４と、デマルチプレクサの出力に接続されたビデオ回路５及びオーディオ回路６とからなる。特に番組へのデータ承認アクセスに係るチップカード７が周知の方法で復号器のマイクロプロセッサ４に接続されている。復号器は、暗号化されていない番組とスクランブルがかけられた番組からなる非常に多数の番組を含み得る“多重”信号を入力に受ける。ビデオ信号は、データストリームＴＳ、又は、固定長のパケット間の隙間によって分離され、各々がパケットクロックＰＣによって検出される固定長のパケットにより構成された“輸送ストリーム”を出力に再現し得る入力回路１を介して送られる。デマルチプレクサ、デスクランブラ、マイクロプロセッサ及びチップカードの役目は、特に、ユーザがその番組に対しアクセス権を有する選択された番組に属するスクランブルがかけられたパケットのスクランブルを解くことである。一般に、スクランブルがかけられた番組を伝送しようとするサービス提供者は、固有の復号器の仕様、特に、アクセス制御システムの仕様を定める。条件付きアクセスサブシステムの上記の特有の素子又は秘密性によって、アクセス制御システムの標準化が妨げられる。
【０００３】
上記の欠点を解決し、次世代の標準ディジタルテレビジョン受信システムの製造を可能にするため、チップカードフォーマット又はＰＣＭＣＩＡ（パーソナルコンピュータメモリカード国際協会）フォーマットの取外し可能なモジュール内で条件付きアクセスサブシステムを分離することが提案されている。この場合、数個の取外し可能なモジュールを１台の復号器に接続することが可能である。全体のデータフローが、復号器の入力回路の出力で得られ、縦続された各モジュールの中を順に通過する。各モジュールは、関連したスクランブルがかけられたパケットのスクランブルを解くことが可能である。かくして、選択された番組に使用される条件付きアクセス情報がモジュールにより認識され、かつ、ユーザがその番組へのアクセス権を有するときに限り、データフローの中の対応するパケットは、相対的な位置を維持したままスクランブルが解除される。
【０００４】
上記のタイプの復号器は図２に概略的に示される。復号器は、高周波信号Ｓを受け、データストリームＴＳ０又は“輸送ストリーム”及びパケットクロックＰＣＬを得るため復調し、第１の取外し可能なモジュールＡの入力に送る入力回路１’を含む。各取外し可能なモジュールは、デスクランブラ３’及びマイクロプロセッサ４’が付随したデマルチプレクサ４’を含む。上記モジュールは、マイクロコンピューティングの世界に存在するようなチップカードフォーマット又はＰＣＭＣＩＡモジュールのフォーマットでもよい。上記の回路によって部分的にスクランブルを解かれている可能性のあるデータストリームＴＳ１は、インタフェース５’に表わされているように専用の出力を介してストリームに対し時間的に偏移させられて上記モジュールから出る。データストリームＴＳ１は、次に、第２の取外し可能なモジュールＢの専用の出力に送られ、復号器に接続された取外し可能なモジュールの台数に応じて同一の処理等をうける。後のモジュールから出力されたデータストリームＴＳ２は、従来の方法でオーディオ回路８’及びビデオ回路７’に接続された復号器のデマルチプレクサ６’に送られる。更に、復号器は、各取外し可能なモジュールにある各マイクロプロセッサ４’及びデマルチプレクサ６’に接続されたマイクロプロセッサ９’を含む。上記の如く、モジュールの出力のデータストリームは、入力のデータストリームに対し時間的に偏移させられるので、従来使用されている復号器の場合と同様に、データの検出を可能にさせるクロックを有する必要がある。その上、データストリームは、固定長の間隔によって互いに分離された固定長のビットパケットに分割される。この場合、パケットクロックＰＣ０が、パケットの開始と終了を示すため、データストリームに関連付けられる。このパケットクロックは、一般的に取外し可能なモジュールで使用される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従って、欧州において、提案された共通インタフェースは、標準化の途中のＤＶＢ案に対応した図２に示されているように、到来するパケットクロックＰＣ０−ＰＣ１を規定する。米国において提案された取外し可能なモジュールは、モジュールの入力のパケットクロックを規定し、出力のパケットクロックを規定しない。この提案により、インタフェースのピンを節約することが可能になるが、復号器又は取外し可能なモジュールが、基準パケットクロックの正確なオフセットを介して再入力するデータストリームのパケットクロックを再構成し得るように、取外し可能なモジュールが、その取外し可能なモジュールの中を通るデータストリームのパケットに与えられた遅延に関する情報を、復号器、又は、場合によっては他のモジュールに提供する必要がある。
【０００６】
本発明は、モジュール／復号器インタフェースに専用ピンを用いることなく、各モジュール／復号器でパケットクロックを得ることができる方法を提供することにより、上記の欠点を解決することを目的とする。
【０００７】
本発明の他の目的は、復号器の入力回路の出力側にある所定のシーケンスを挿入する回路を提供することである。
【０００８】
本発明の更なる目的は、モジュール及び復号器にある上記所定のシーケンスを検出する回路を提供することである。
【課題を解決するための手段】
【０００９】
本発明による固定長の間隔により分離された固定長のパケットにより形成されたデータストリームが通るパスを各々に有する取外し可能な条件付きアクセスモジュールをパケットクロック信号に依存することなく縦続させる方法は、上記パケット間の間隔が上記パケットの有効な内容を妨げない一定の所定シーケンスにより充填され、上記シーケンスがパケットクロックを再構成するため使用されることを特徴とする。
【００１０】
好ましい一実施例によれば、所定のシーケンスは、増加又は減少する２進データの列により構成される。好ましくは、上記所定のシーケンスの後に、全てのパケットの先頭にある定義された同一の値のデータ項目が続けられる。
【００１１】
上記本発明の他の目的を達成する所定のシーケンスを挿入する回路は、元のデータストリームを第１の入力に受け、所定のシーケンスを発生する手段から発生した上記所定のシーケンスのデータを第２の入力に受けるマルチプレクサと、上記第１の入力又は上記第２の入力の何れかを選択させるパケットの開始及びパケットの終了の検出器とからなる。
【００１２】
上記本発明の更なる目的を達成する所定のシーケンスを検出する回路は、
各パケットの間に所定のシーケンスを組み込むデータストリームを第１の入力で受け、上記所定のシーケンスのデータを第２の入力で受ける比較器と、
上記比較器が不一致を検出したとき上記所定のシーケンスの最初のデータ項目を送出し、上記比較器が一致を検出したとき上記所定のシーケンスの次のデータ項目を送出するよう上記比較器の出力によりアドレス指定され、上記所定のシーケンスのデータを発生する手段と、
上記所定のシーケンス内の最後のデータの検出により作動され、上記パケットの長さに対応したパルスを発生する手段とからなる。
【００１３】
本発明の他の特徴及び利点は、添付図面を参照して以下の好ましい実施例の説明を読むことにより明らかになる。
【発明の効果】
【００１４】
本発明によると、モジュール／復号器インタフェースに専用ピンを用いることなく各モジュール／復号器でパケットクロックが得られる取外し可能なアクセスモジュールの縦続方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
説明の簡単化のため、図において同一の参照名は同一の構成要素を示す。
【００１６】
本発明によれば、復号器と取外し可能なモジュールの間のインターフェースにおいてパケットクロックＰＣ０に専用の少なくとも１個のピンを使用することを避けるため、米国及び欧州において従来制定されたシステムの場合、データストリームＴＳは、固定長のパケット間の間隔により分離された固定長のパケットに分割される。従って、本発明によれば、この固定長のパケット間の間隔が所定のシーケンスで充填される。かかるシーケンスは、一定であり、パケットの有効な内容を妨げない。所定のシーケンスは、好ましくは、増加又は減少する２進データの列からなる。所定のシーケンスには、全てのパケットにおいてパケットの先頭にある定められた同一の値のデータ項目が続く。
【００１７】
例えば、ＭＰＥＧ２方式の規格に従う議論中の欧州ＤＶＢ規格の場合に、データストリームは、１２８ビット（１６オクテット）の間隔により互いに分離された１５０４ビット（１８８オクテット）のパケットに分割される。１６個のオクテットが０乃至１５の間で変化する連続的なシーケンスで充填されたならば、パケットの先頭は、０乃至１５の範囲で増加する値を連続的にとる１６オクテットの列により特定される。誤りのある同期を検出する確率は、５×１０＋３７  に一致する。この確率は、上記シーケンスを同一の長さのデータストリームの列と部分的に併合できないという仮定に基づいて計算される。更に、ＭＰＥＧ２方式の規格により定義されたデータストリームは、同期に使用されるパケットの先頭に一定のオクテットを有する。本発明の他の特徴によれば、上記の誤りの検出の確率を更に低下させるため、このオクテットが所定のシーケンスの最後に含まれる。増加するオクテットの列からなる所定のシーケンスの使用が説明されている。厳密に単調増加又は減少するシーケンスを使用しても良いことが当業者には明らかである。
【００１８】
以下、上記の方法を実行するため図２に示された復号器に加えられた変更の説明を行う。この場合、復号器の入力の高周波信号Ｓが、図２に示された回路と同一の入力回路１’を介して送られる。入力回路１’の出力で、データストリームＴＳ０及びパケットクロックＰＣ０が周知の方法により得られる。本発明によれば、データストリームＴＳ０及びパケットクロックＰＣ０が、以下で詳細に説明する所定のシーケンスを挿入する回路１０’を介して送られる。所定のシーケンスを含むデータストリームＴＳ０’が各パケットの間に出力で得られる。データストリームＴＳ０’は、インタフェース５’の専用ピンを介して第１の取外し可能なモジュールＡに送られる。第１のモジュールＡにおいて、図２に示された例と同様の機能を有するデマルチプレクサ２’、デスクランブラ３’及びマイクロプロセッサ４’により行われる動作を実行するため必要とされるパケットクロックを得るため、データストリームＴＳ０’が所定のシーケンスの検出回路１１’により処理される。上記機能は本発明の一部を構成しないので、これ以上詳細な説明を行わない。データストリームＴＳ０’が処理された後、新しいデータストリームＴＳ１が、インタフェースの専用の出力を介して、第１の取外し可能なモジュールＡと構造に関して同一の第２の取外し可能なモジュールＢの入力に送られる。従って、第２の取外し可能なモジュールＢは、インタフェース５’と、所定のシーケンスの検出回路１１’と、デマルチプレクサ２’と、デスクランブラ３’と、マイクロプロセッサ４’とからなる。データストリームＴＳ１は、モジュールＢにおいて、モジュールＡで行なわれた処理と同様の処理をうける。新しいデータストリームＴＳ２は、２個の取外し可能なモジュールと共に示された実施例の復号器の中に送られる。次いで、データストリームＴＳ２は、デマルチプレクサ６’の入力と、デマルチプレクサ６’を介して送られるパケットクロックＰＣ２を得るため取外し可能なモジュールの検出回路と同一の所定のシーケンスの検出回路１１’の入力とに送られる。他の回路、即ち、ビデオ回路７’と、オーディオ回路８’と、マイクロプロセッサ９’は、図２に示された復号器の回路と同一であり、同様の機能を行なう。
【００１９】
以下、図４及び図５を参照して、所定のシーケンスを挿入する回路１０’の実施例を説明する。図４に示されているように、挿入回路１０’は、元のデータストリームＴＳ０のオクテットを入力Ａに受けるマルチプレクサ１００を含む。マルチプレクサ１００は、入力Ｂで所定のシーケンスのオクテットを受ける。入力Ａから入力Ｂへの変化、又は、入力Ｂから入力Ａへの変化は、パケットクロックＰＣ０を入力で受けるパケット境界検出回路１０１から得られた選択パルスのセレクトＡ／Ｂにより決められる。所定のシーケンスのオクテットを別の方法で得ることが可能である。かくして、図４に示された実施例において、挿入回路１０’は、クロックＣＢ又はオクテットクロックのレートで１から１６までカウントするカウンタ１０２を含む。カウンタは、パケットの開始及び終了の検出回路１０１から到来するパケットパルスＰＦの終了により作動される１にリセットする入力リセットを含む。各クロックパルスと共に、カウンタ１０２は、シーケンス中のオクテットの個数に対応したデータ項目をパケットの種々の値を格納するテーブル１０３に送り、パルスセレクトＡ／Ｂは論理０の状態であり、マルチプレクサ１００の入力Ａは、元のデータストリームＴＳ０のオクテットを通過させ得るように選択される。かくして、所定のシーケンスの挿入されたデータストリームＴＳ０’が、マルチプレクサの出力で得られる。
【００２０】
以下、図６及び図７を参照して、所定のシーケンスを検出する回路１１’の実施例を説明する。回路１１’は、ＴＳ０、ＴＳ１及びＴＳ２のような所定のシーケンスが与えられたデータストリームのオクテットを入力Ａに受け、所定のシーケンスを定義する回路から発生した所定のシーケンスのオクテットを入力Ｂに受ける比較器１１０を含む。図６の実施例において、回路１１’は、オクテットクロック周波数でカウントするカウンタ１１１を有する。その理由は、オクテットクロックＣＢがカウンタ１１１の“クロック”入力に供給されるからである。更に、カウンタ１１１は、Ａ＝Ｂのとき、入力Ｉに比較器１１０の出力を受け、Ａ≠Ｂのとき、リセット入力に比較器の出力を受ける。上記の実施例において、カウンタ１１１は、１乃至１６をカウントする。カウンタ１１１の出力は、所定のシーケンスのオクテットの値を格納するテーブル１１２へのアドレスとして送られる。カウンタ１１１から発生したオクテットの個数に対応する所定のシーケンスのオクテットは、比較器１１０の入力Ｂに送られる。カウンタ１１１は、値１６を超えたとき、パルス発生器１１３の“スタート”入力にパルスＮ＞１６を送る。パルス発生器１１３は、実際上、１８８オクテットの長さを有する単安定マルチバイブレータにより構成され、このパルス発生器１１３の出力にパケットクロックＰＣが得られる。
【００２１】
回路１１’の動作は、図７に示されたタイミングチャートを参照することによってより良く理解される。同図において、ＢＳは、所定のシーケンスが与えられたデータストリームＴＳ０’、ＴＳ１’、ＴＳ２’に対応する。システムが起動されたとき、カウンタ１１１は１にセットされる。データストリームから得られた現在のオクテットが、カウンタ１１１により順序が与えられた所定のシーケンスのオクテットと比較される。Ａ≠Ｂの場合に、カウンタは１にリセットされ、Ａ＝Ｂの場合に、カウンタはインクリメントされる。カウンタが値１７に達したとき、カウンタは、図７においてＮ＞１６により表わされたパルスを送り、このパルスが、図７においてＰＣにより表わされているように単安定マルチバイブレータ１１３をトリガーする。しかし、単安定マルチバイブレータをゼロにリセットするは不可能であり、そのパルスは、１個のパケットに対応した間隔、即ち、上記の実施例の場合に１８８オクテットクロックサイクルＣＢを有し、他の所定のシーケンスの検出によって発生器１１３を再トリガーすることは不可能である。従って、図７に示されているように、誤りのシーケンスＦＳはパルスＮ＞１６をトリガーするが、このパルスはパケットクロックＰＣに影響を与えない。
【００２２】
上記シーケンスを挿入する回路に関し説明したように所定のシーケンスを発生する回路を変更してもよいことが当業者には明らかである。カウンタから出力された値は、所定のシーケンスのオクテットの値、或いは、任意のタイプのメモリにより作ることができるテーブルのアドレスを指定する別の手段として用いてもよい。
【００２３】
更に、本発明の方法は、固定長の間隔により分離された固定長のパケットによって形成された多重性を処理する機能を有するあらゆるモジュールに適用することが可能である。
【図面の簡単な説明】
【００２４】
【図１】先行技術による復号器のブロック構成図である。
【図２】先行技術による取外し可能なモジュールが設けられた復号器のブロック構成図である。
【図３】本発明による取外し可能なモジュールが設けられた復号器のブロック構成図である。
【図４】本発明の挿入回路のブロック図である。
【図５】本発明の挿入回路の動作を説明するタイミングチャートである。
【図６】本発明の検出回路のブロック図である。
【図７】本発明の検出回路の動作を説明するタイミングチャートである。
【符号の説明】
【００２５】
１  １，１’    入力回路
２，２’，６’    デマルチプレクサ
３，３’    デスクランブラ
４，４’，９’    マイクロプロセッサ
５，７’    ビデオ回路
５’    インタフェース
６，８’    オーディオ回路
７    チップカード
１０’    挿入回路
１１’    検出回路
１００    マルチプレクサ
１０１    パケット境界検出回路
１０２，１１１    カウンタ
１０３，１１２    テーブル
１１０    比較器
１１３    パルス発生器
Ａ，Ｂ    取外し可能なモジュール
ＢＳ    所定のシーケンスが与えられたデータストリーム
ＣＢ    クロック
ＣＷ    制御語
ＦＳ    誤りのシーケンス
Ｇ１，Ｇ２，Ｇ３，Ｇ４    パケット間の間隔
Ｎ＞１６    パルス
Ｐ２，Ｐ３，Ｐ４    パケットの有効な内容
ＰＣ，ＰＣ０，ＰＣ１，ＰＣ２    パケットクロック
ＰＦ    パケットパルス
Ｓ    高周波信号
ＴＳ，ＴＳ０，ＴＳ１，ＴＳ２，ＴＳ０’    データストリーム
【図１】
0004611967.tif 000002
【図２】
0004611967.tif 000003
【図３】
0004611967.tif 000004
【図４】
0004611967.tif 000005
【図５】
0004611967.tif 000006
【図６】
0004611967.tif 000007
【図７】
0004611967.tif 000008