(57)【特許請求の範囲】
【請求項１】
第１導電型のドーパントを含む第１半導体層と、
この第１半導体層に隣接し、第１導電型のドーパントを含み、前記第１半導体層のドーパント濃度よりも低いドーパント濃度を有する第２半導体層と、
前記第１半導体層と前記第２半導体層との間に設けられた中間の半導体層であって、第１導電型のドーパントを含むとともに、前記第１半導体層のドーパント濃度と前記第２半導体層のドーパント濃度との間のドーパント濃度を有する当該中間の半導体層と、
前記第２半導体層に隣接し、第１導電型のドーパントを含み、前記第２半導体層のドーパント濃度よりも大きなドーパント濃度を有する第３半導体層と、
この第３半導体層と接触し、前記第１半導体層のドーパント濃度よりも低い濃度とした第２導電型のドーパントを含む第４半導体層と、
前記第１及び第４半導体層にそれぞれ接続した接点とを具え、
前記第４半導体層が前記第３半導体層のドーピング濃度よりも大きなドーピング濃度を有する半導体ダイオード。
【請求項２】
請求項１に記載の半導体ダイオードにおいて、前記第３半導体層の厚さが約４〜６μｍの範囲である半導体ダイオード。
【請求項３】
請求項１に記載の半導体ダイオードにおいて、前記第３半導体層のドーピング濃度が約１・1014〜１・1016cm-3の範囲である半導体ダイオード。
【請求項４】
請求項１に記載の半導体ダイオードにおいて、前記第４半導体層の厚さが約２〜４μｍの範囲である半導体ダイオード。
【請求項５】
請求項１に記載の半導体ダイオードにおいて、前記第４半導体層が約１・1017cm-3よりも低いドーピング濃度を有する半導体ダイオード。
【請求項６】
請求項１に記載の半導体ダイオードにおいて、前記第４半導体層が前記第３半導体層により囲まれている半導体ダイオード。
【請求項７】
請求項１に記載の半導体ダイオードにおいて、前記第１半導体層の厚さが約１００〜４００μｍの範囲である半導体ダイオード。
【請求項８】
請求項１に記載の半導体ダイオードにおいて、前記第１半導体層のドーピング濃度が約１・1018〜１・1019cm-3の範囲である半導体ダイオード。
【請求項９】
請求項１に記載の半導体ダイオードにおいて、前記第２半導体層の厚さが約７〜７０μｍの範囲である半導体ダイオード。
【請求項１０】
請求項１に記載の半導体ダイオードにおいて、前記第２半導体層のドーパント濃度が約６・1013〜６・1014cm-3の範囲である半導体ダイオード。
【請求項１１】
請求項１に記載の半導体ダイオードにおいて、前記中間の半導体層の厚さは約８〜３５μｍの範囲である半導体ダイオード。
【請求項１２】
請求項１に記載の半導体ダイオードにおいて、前記中間の半導体層のドーパント濃度は約２．５・1014〜１．３・1015cm-3の範囲の範囲である半導体ダイオード。
【請求項１３】
請求項１に記載の半導体層ダイオードにおいて、第１導電型がＮ型であり、第２導電型がＰ型である半導体ダイオード。
【請求項１４】
第１導電型のドーパントを含む半導体基板を設ける工程と、
第１導電型の第１エピタキシャル層を半導体基板に隣接させて成長させる工程と、
半導体基板のドーパント濃度よりも低いドーパント濃度を有する第１導電型の第２エピタキシャル層を第１エピタキシャル層に隣接させて成長させ、第１エピタキシャル層のドーパント濃度が、半導体基板のドーパント濃度と第２エピタキシャル層のドーパント濃度との間となるようにする工程と、
前記第２エピタキシャル層内に、この第２エピタキシャル層のドーピング濃度よりも高いドーピング濃度に第１導電型の第１領域をドーピングする工程と、
この第１領域内に、前記半導体基板のドーパント濃度よりも低いドーパント濃度とした第２導電型の第２領域をドーピングし、この第２領域が第１領域に接触するようにする工程と、
前記半導体基板及び第２領域上にそれぞれ接点を形成する工程とを有し、
前記第２領域をドーピングする前記工程が、前記第１領域のドーパント濃度よりも高いドーパント濃度に第２領域をドーピングする工程を有する半導体ダイオードの製造方法。
【請求項１５】
請求項１４に記載の半導体ダイオードの製造方法において、前記第１領域をドーピングする前記工程が、約４〜６μｍの範囲の深さまで前記第１領域をドーピングする工程を有する半導体ダイオードの製造方法。
【請求項１６】
請求項１４に記載の半導体ダイオードの製造方法において、前記第１領域をドーピングする前記工程が、約１・1014〜１・1016cm-3の範囲のドーピング濃度まで前記第１領域をドーピングする工程を有する半導体ダイオードの製造方法。
【請求項１７】
請求項１４に記載の半導体ダイオードの製造方法において、前記第２領域をドーピングする前記工程が、約２〜４μｍの範囲の深さまで前記第２領域をドーピングする工程を有する半導体ダイオードの製造方法。
【請求項１８】
請求項１４に記載の半導体ダイオードの製造方法において、前記第２領域をドーピングする前記工程が、約１・1017cm-3よりも低いドーピング濃度まで前記第２領域をドーピングする工程を有する半導体ダイオードの製造方法。
【請求項１９】
請求項１４に記載の半導体ダイオードの製造方法において、第１導電型をＮ型とし、第２導電型をＰ型とする半導体ダイオードの製造方法。
【発明の詳細な説明】
【０００１】
発明の分野
本発明は、電子装置の分野、特にパワーダイオードに関するものである。
【０００２】
発明の背景
ダイオードは、その両端間に印加される電圧に応じて回路内に電流を流す又はこの電流を制限するために、種々の回路に用いられている。すなわち、電圧は、ダイオードを順方向バイアスする（この点で電流がダイオードを流れる）か、逆方向バイアスする（この点で電流がダイオードを流れないようにする）。
【０００３】
Ｐ‐ｉ‐Ｎ（positive‐intrinsic‐negative ）ダイオードのようなダイオードは例えば、力率補正回路のような高電圧分野に広く用いられている。順方向バイアス状態から逆方向バイアス状態への突然のダイオード遷移が大きなスイング電圧により生ぜしめられると、ダイオードはある期間のリバースリカバリ（逆回復）を受ける必要がある。順方向バイアス状態では、ダイオードのｉ領域は高濃度の少数キャリアを含んでいる。この少数キャリアは、電流の流れをほぼ零に制限しうるようにする前にｉ領域から除去する必要がある。従って、逆バイアス状態に切換った後には、リバースリカバリが開始しうる時間ｔ（すなわち、電流が負のピークに到達する時点）でのバックグラウンド濃度よりも、Ｐ‐Ｎ接合における過剰キャリア濃度が降下するまで、リバースリカバリ電流（Ｉrr）の大きさが増大する。
【０００４】
少数キャリア濃度があまりにも大きくなると、Ｉrrは、回路が損傷される値まで増大するおそれがある。従って、この欠点を回避するために、Ｉrrを低くするのが望ましい。しかしながら、Ｉrrを減少させると、ダイオードの順方向電圧降下（Ｖｆ）が増大するとともに、リカバリ波形のソフトネスが減少し、これらは双方とも不所望なことである。リカバリ波形のソフトネスは、Ｉrrが時間ｔ後に零に向かう際のその勾配（すなわち、ｄＩrr／ｄｔ）に対応する。勾配が急峻になればなるほど、リカバリ波形のソフトネスは減少し、リンギングが生じるおそれが大きくなる。リンギングは、電流が寄生回路の為に迅速に増大したり減少したりすることにより、リバースリカバリ期間中に電流が零を中心としてオーバーシュート、すなわち発振する際に生じる。
【０００５】
従って、低いＶｆ及びソフトなリカバリ特性を維持して、Ｉrr値を比較的低くするパワーダイオードを必要とする。従来では、このようなダイオードを形成する種々の試みが行われた。その一例は、米国特許第 4,594,602号明細書の高速度ダイオードである。このダイオードは、ソフトなリバースリカバリ及び低い順方向電圧降下とともに高速スイッチング特性を提供するためのＰＮＮ+ 構造を有している。しかし、このダイオードの構造によっては、ある分野においてＩrrの減少とソフトネスの増大とで適切にバランスをとることができない。
【０００６】
発明の概要
前述した発明の背景を考慮して、本発明の目的は、Ｉrr及びＶｆ値が比較的低く、しかもソフトなリカバリ特性を呈する半導体ダイオードを提供せんとするにある。
【０００７】
本発明によるこの目的及びその他の目的や、特徴や、利点は、真性層と基部との間に、より多量にドーピングした基部層を設けた半導体ダイオードにより得ることができる。このダイオードは、特に、第１導電型のドーパントを有する第１半導体層と、この第１半導体層のドーパント濃度よりも低いドーパント濃度で、第１導電型のドーパントを有し、第１半導体層に隣接する第２半導体層とを具えることができる。更に、第２半導体層に第３半導体層を隣接させ、この第３半導体層には、第２半導体層のドーパント濃度よりも大きなドーパント濃度で、第１導電型のドーパントを含めることができる。この第３半導体層は、前記のより多量にドーピングした基部層又は領域を設けるものとみなすことができる。第３半導体層には、前記第１半導体層のドーパント濃度よりも低い濃度とした第２導電型のドーパントを有する第４半導体層を隣接させることができる。第１及び第４半導体層には、それぞれ接点を接続する。このダイオードは、従来のダイオードに比べ減少したＩrrを有し、しかも低いＶｆ及びソフトなリカバリ特性を生じる。
【０００８】
本発明のダイオードは更に、第１半導体層と第２半導体層との間に中間の半導体層を有することができる。この中間の半導体層は、第１半導体層のドーパント濃度と第２半導体層のドーパント濃度との間のドーパント濃度を有する。更に、第４半導体層は第３半導体層により囲むことができる。
【０００９】
半導体層のドーパント濃度及び厚さは、一例として、以下の通りにしうる。第１半導体層の場合、ドーパント濃度は約１・1018〜１・1019cm-3の範囲とし、厚さは約１００〜４００μｍの範囲とする。中間の半導体層の場合、ドーパント濃度は約２．５・1014〜１．３・1015cm-3の範囲とし、厚さは約８〜３５μｍの範囲とする。第２半導体層の場合、ドーパント濃度は約６・1013〜６・1014cm-3の範囲とし、厚さは約７〜７０μｍの範囲とする。第３半導体層の場合、ドーパント濃度は約１・1014〜１・1016cm-3の範囲とし、厚さは約４〜６μｍの範囲とする。第４半導体層の場合、ドーパント濃度は約１・1017cm-3よりも少ない範囲とし、厚さは約２〜４μｍの範囲とする。
【００１０】
更に、第１導電型はＮ型とし、第２導電型はＰ型とするのが好ましい。本発明の他の特徴は、従来の装置におけるドーピング濃度に比べ低い濃度で第４半導体層をドーピングすることに関するものである。これにより、第３及び第４半導体層間のＰ‐Ｎ接合における過剰のキャリア濃度が低レベルに保たれ、その結果、時間ｔでのＩrr（以後Ｉrrm と称する）が減少される。第３半導体層のドーピング濃度を更に増大させることにより、Ｐ‐Ｎ接合におけるキャリア濃度を減少させ、Ｉrrm を更に減少させる。第４半導体層のドーパント濃度は第３半導体層のドーパント濃度よりも高くする。更に、動作中過剰キャリア濃度領域がＰ‐Ｎ接合から離れ、そのドーパント濃度が従来の装置におけるよりも高くなるようにドーパント濃度を選択し、これによりＶｆを低い値に維持するとともにソフトなリカバリ波形を生ぜしめる。
【００１１】
本発明による方法は、半導体ダイオードを製造するためのものである。この方法は、第１導電型のドーパントを含む半導体基板（第１半導体層）を設ける工程を有するのが好ましい。この半導体基板に隣接させて第１導電型の第１エピタキシャル層を成長させ、この第１エピタキシャル層のドーパント濃度は半導体基板のドーパント濃度よりも低くすることができる。本発明の方法は更に、第１エピタキシャル層中にそのドーピング濃度よりも高いドーピング濃度にした第１導電型の第１領域をドーピング形成する工程と、この第１領域中に第２導電型の第２領域をドーピング形成する工程とを有することができる。更に、半導体基板及び第２領域上にはそれぞれ接点を形成することができる。
【００１２】
好適実施例の詳細な説明
以下に、本発明の好適実施例を示す添付図面を参照して、本発明をより詳細に説明する。しかし、本発明は、異なる種々の形態に構成できるものであり、ここに述べる実施例に限定されるものではない。これらの実施例は、本明細書における開示が完全なものとなり且つ本発明の範囲を当業者に伝えるために説明するものである。図面中、同じ符号は同様な素子を示している。
【００１３】
図１を参照して、本発明によるダイオード１０を最初に説明する。このダイオード１０は、実例的にＮ型ドーパントを含む第１半導体層すなわち基板１１を有する。この第１半導体層１１と、同じくＮ型とした第２半導体層１４との間に中間の半導体層１３（Ｎ型）が形成されている。中間の半導体層１３のドーパント濃度は第１半導体層１１のドーパント濃度よりも少なくし、第２半導体層１４のドーパント濃度は中間の半導体層１３のドーパント濃度よりも少なくする。中間の半導体層１３と第２半導体層１４とは、例えば、当業者にとって容易に理解しうるように、基板上にエピタキシャル成長させることができる。
【００１４】
第２半導体層１４には第３半導体層１５が隣接しており、この第３半導体層には、第２半導体層よりも高い濃度でＮ型ドーパントが入れられている。第２半導体層１５には第４半導体層１６が隣接しており、この第４半導体層にはＰ型ドーパントが入れられている。第３半導体層１５と第４半導体層１６との双方には、例えば、当業者にとって容易に理解しうるように、通常の拡散又はイオン注入技術によりドーピングすることができる。第４半導体層１６は、図１に示すように第３半導体層１５により囲むことができる。第１半導体層１１上には金属接点層（すなわち、陰極）１７が形成され、第４半導体層１６上には金属接点層（すなわち、陽極）１８が形成されている。第４半導体層１６と陽極１８との間の接触を良好にするために、浅い、僅かに活性化させるＰ+ 表面注入を行うことができる。これにより得られる注入層は、Ｐ‐Ｎ接合における注入効率を低くおさえるためにほんのわずかだけ活性化させる。
【００１５】
本発明によれば、第３半導体層１５と第４半導体層１６との間のＰ‐Ｎ接合の付近のキャリア濃度を最小にし、これによりＩrrm を低くするように、上述した層のドーパント濃度を選択する。このことは２種類の方法で達成しうる。第１の方法では、第３半導体層１５のドーピング濃度を第２半導体層１４のドーピング濃度よりも高くしうる。第２の方法では、第４半導体層１６のドーピング濃度を従来の装置に比べて減少させて同じ効果を得ることができる。すなわち、Ｐ型インジェクタの注入効率を減少させることにより、Ｐ‐Ｎ接合における過剰のキャリア濃度を低くすることができる。以下に詳細に説明するように、双方にドーピングを行うことにより、Ｉrrm レベルをさらに大きく減少させることができる。
【００１６】
前述したように、Ｉrrm を減少させることにより通常、Ｖｆを増大させるとともに、リカバリ波形におけるソフトネスを失わしめる。このような結果を軽減させるために、過剰キャリア濃度領域が動作中にＰ‐Ｎ接合から離れて形成されるようにドーパント濃度を選択し、Ｖｆを低い値に維持するとともにソフトなリカバリ波形を生ぜしめる。すなわち、Ｐ‐Ｎ接合におけるキャリア濃度が低いために、最大リカバリ値（すなわち、ｄＩrr／ｄｔが零に等しくなる点）が減少するけれども、Ｐ‐Ｎ接合から離れ、Ｖｆを低く維持するより高い過剰キャリア濃度領域のために、半導体ダイオード１０の全キャリア濃度はそのまま維持しうる。又、最大リカバリ値は低い為、逆リカバリ電流がこの点に到達するのに要する時間は減少する。更に、全半導体ダイオードに亙るキャリア濃度は従来のダイオードの場合と同じに保たれる為、リカバリに要する全時間は基本的に変化しない。従って、最大リカバリ値後（すなわち、時間ｔ後）のリカバリ曲線の傾斜はゆるやかとなり、その結果、ソフトネスが増大する。
【００１７】
３００、６００及び１２００ボルトの代表的なダイオードに対する上述した層の厚さ（μｍ）及びドーピング濃度（cm-3）の例示的期待範囲をそれぞれ以下の表１及び２に示す。上述した利点は、これらの表に与えた以外の種々の動作電圧を有する種々のダイオードにおいても得ることができること、当業者にとって明らかである。これらの表における層の番号は図面に示す層の符号に相当する。
【００１８】
【表１】
0004608181.tif 000002
【表２】
0004608181.tif 000003
【００１９】
図１の半導体ダイオード１０の代表的ドーパントプロファイルを図２に示す。図２の符号も上述した層に対応する。このプロファイルによって表わされる顕著な１点は、第４半導体層１６のドーパント濃度が第３半導体層１５のドーパント濃度よりも高く選択されているということである。更に、第４半導体層１６の深さは、代表的に約８μｍである従来のＰ‐Ｎダイオードの対応するＰ型層よりも浅い。更に、第４半導体層１６のドーパント濃度は、当業者にとって明らかなように、従来のダイオードの場合よりも少ない。従って、半導体層１６の全電荷が減少し、これによりＰ‐Ｎ接合における注入効率を従来のダイオードの場合よりも低くする。
【００２０】
本発明の効果は模擬実験及び実際の試験の双方で証明された。４つの異なる６００Ｖダイオードのリカバリ波形の模擬結果を図３に示す。第１の波形２０は、本願人（フェアーチャイルド  セミコンダクター  コーポレーション）により製造された従来のハイパーファーストダイオードに対応する。第２の波形２１は、（表２に記載したような）ドーパント濃度を増大させた第３半導体層１５と、通常のようにドーピングした第４半導体層１６とを有する、本発明により製造したダイオードに対応する。第３の波形２２は、（同じく表２に記載した）ドーパント濃度を減少させた第４半導体層１６と、通常のようにドーピングした第３半導体層１５とを有する、本発明により製造したダイオードに対応する。第４の波形２３は、ドーパント濃度を増大させた第３半導体層１５と、ドーパント濃度を減少させた第４半導体層１６とを有する、本発明により製造したダイオードに対応する。
【００２１】
本発明による模擬ダイオードの各々（すなわち、波形２１、２２、２３）によれば、Ｉrr値を低くするとともにソフトネスを増大させる。特に、波形２１、２２に対応するダイオードのＩrrは、波形２０に対応する従来のダイオードのＩrrよりもそれぞれ約９及び１４％低くなった。更に、波形２３に対応するダイオードでは、従来のダイオードに比べて、Ｉrrにおいて約２７％降下し、ソフトネスにおいて約７５％増大した。これらの値は、Ｖｆを各ダイオードに対し約１．８±０．０５ボルトに維持することにより得られた。
【００２２】
上述した従来のハイパーファーストダイオードと、ドーパント濃度を増大させた第３半導体層１５及びドーパント濃度を減少させた第４半導体層１６を有する本発明によるダイオードとを比較した実際の試験結果を図４に示す。波形２４は従来のダイオードに対応し、波形２５は本発明のダイオードに対応する。この場合も、本発明のダイオードに対するＩrrは、従来のダイオードのＩrrよりも（約２６％だけ）低くなることが分かる。特に、約１３０％のソフトネスの増大が達成され、その結果、リンギングが殆ど生じない。この場合も、過剰キャリア濃度領域を前述したように生ぜしめるのに充分なドーパント濃度を選択することにより、本発明によるダイオードのＶｆ値は従来のダイオードのそれとほぼ同じに維持された。
【００２３】
当業者にとって明らかなように、ダイオード１０の第３半導体層１５及び第４半導体層１６は、第２半導体層１４の上側部分内にドーピングされた領域として形成しうる。この形成は、当業者にとって明らかなように、通常のイオン注入技術、その他のドーピング技術により行うことができる。従って、当業者にとって容易に理解しうるように、第３半導体層１５（ドーピングされた第１領域）を形成するのに追加の選択ドーピング工程を用いることにより、利点のあるパワー半導体ダイオード１０を容易に形成しうる。
【００２４】
本発明による方法は、半導体ダイオードを製造するためのものであり、ドーピングされた半導体基板１１を設ける工程と、この半導体基板上にエピタキシャル層１３、１４を成長させる工程とを有しうる。第３半導体層、すなわち第１領域１５は、エピタキシャル層１４の上側部分をドーピングすることにより形成し、第２領域１６は、第１領域１５の上側部分をドーピングすることにより形成しうる。当業者にとって容易に理解しうるように、接点１７、１８も半導体基板１１及び第２領域１６上にそれぞれ形成する。上述した層は、ドーパントの種類及び濃度、厚さ等を前述したようにして形成するのが好ましい。
【００２５】
又、当業者にとって明らかなように、本発明はいかなる１種類のダイオードにも限定されるものではない。本発明は、ソフトＩrr波形が望ましいＰ‐Ｎ接合を有するあらゆるダイオード、例えば、ＭＯＳＦＥＴ本体ダイオードに用いて有利である。
【００２６】
上述した本発明の技術を知った当業者にとっては、本発明の種々の変形が可能であろう。従って、本発明は上述した実施例に限定されず、種々の変形も本発明の範囲に含まれるものである。
【図面の簡単な説明】
【図１】  本発明による半導体ダイオードの線図的断面図である。
【図２】  図１の半導体ダイオードのドーピングプロファイルを示すグラフ線図である。
【図３】  従来のダイオードと本発明による数個の実施例のダイオードとのリカバリ波形の模擬試験結果を示すグラフ線図である。
【図４】  従来のダイオードと本発明によるダイオードとのリカバリ波形の実際の試験結果を示すグラフ線図である。
【図１】
0004608181.tif 000004
【図２】
0004608181.tif 000005
【図３】
0004608181.tif 000006
【図４】
0004608181.tif 000007