(57)【特許請求の範囲】
【請求項１】
表示パネルと、前記表示パネルに接続された回路基板とを備えた表示装置であって、
前記回路基板は、絶縁基板と、導体層と、前記導体層の一部を覆う絶縁層と、前記導体層のうちの前記絶縁層から露出した部分に施されたメッキ層と、前記導体層と前記絶縁層との間の位置合わせずれを検出するための位置合わせずれ検出パターンとを有し、
前記位置合わせずれ検出パターンは、前記導体層へのメッキ材の付着を阻止する如く前記絶縁層で覆われたパターンで構成されていることを特徴とする表示装置。
【請求項２】
前記位置合わせずれ検出パターンは、前記絶縁基板が露出する如く前記絶縁層に形成された開口と、前記開口を囲う如く前記開口から所定の距離だけ離れて形成されていると共に前記絶縁層で覆われた前記導体層とで構成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記位置合わせずれ検出パターンの前記開口を囲う前記導体層は、それ自体が一体的につながったパターンであることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記位置合わせずれ検出パターンの前記開口を囲う前記導体層は、複数の分離したパターンであることを特徴とする請求項２に記載の表示装置。
【請求項５】
前記位置合わせずれ検出パターンは、島状に形成された前記導体層と、前記島状に形成された前記導体層を覆う島状に形成された前記絶縁層とで構成されていることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記回路基板は配線パターンを有し、
前記位置合わせずれ検出パターンの前記導体層は、前記配線パターンと接続されていることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記回路基板は配線パターンを有し、
前記位置合わせずれ検出パターンの前記導体層は、前記配線パターンと接続されていないことを特徴とする請求項１に記載の表示装置。
【請求項８】
前記回路基板はフレキシブル回路基板であることを特徴とする請求項１乃至７の何れかに記載の表示装置。
【請求項９】
前記回路基板は、前記メッキ層が形成された部分に電子部品が実装されていることを特徴とする請求項１乃至８の何れかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に平面型の表示パネルを用いた表示装置に関するもので、表示パネルを駆動するのに必要な信号や電圧を供給するための回路基板に好適なものである。
【背景技術】
【０００２】
携帯電話機やノート型コンピユータ、あるいはディスプレイモニター用の高精細かつカラー表示が可能な平面型の表示装置を構成する表示パネルとして液晶パネルを用いた液晶表示装置や、有機エレクトロルミネッセンス表示装置（有機ＥＬ表示装置）、あるいは電界放出素子を用いた電界放出型表示装置（ＦＥＤ）、プラズマ表示装置等、様々な方式の表示装置が既に実用化または実用化研究段階にある。
【０００３】
特に、近年の携帯電話機に用いられる表示装置には高精細化と共に軽量化の要請が大きい。この種の表示装置は液晶パネルなどの表示パネルに、バックライト、駆動回路および周辺回路等を組み込んだ表示モジュールとして流通している。例えば、携帯電話機用の表示モジュールでは、表示パネルの基板に実装されている駆動回路チップに表示のための各種信号や電圧を信号処理回路基板からフレキシブルプリント回路基板（FPC）を用いて供給される。なお、本発明は、FPCに限るものではなく、所謂プリント回路基板に対しても同様に適用できるものであるが、ここではFPCを典型例として説明する。
【０００４】
このようなFPCと称する回路基板は、抵抗やコンデンサなどの半田実装部品を搭載するものであり、ベースフィルムである絶縁基板と、配線パターンを構成する銅などの導体層と、この導体層の一部を覆う絶縁層と、絶縁層から露出した上記導体層の部分にメッキ層を有する。半田実装部品を搭載する領域には所要の導体層以外の部分へのメッキ層の付着を回避するためのソルダレジスト（絶縁層）が塗布または貼り付けにより形成されている。このソルダレジストに開口を形成し、開口から露出する配線端子に実装部品の端子を半田接続している。
【０００５】
図１２は、従来のFPCにおけるソルダレジストの開口と導体層の位置ずれを説明する図であり、図１２（a）は断面図、図１２（b）は上面図を示す。図１２（a）と図１２（b）において、上段はソルダレジストの開口と導体層に位置ずれがない場合を、下段はソルダレジストSRGの開口と導体層に位置ずれがある場合を説明する。図１２中、FPCはベースフィルムである絶縁基板BFMと、導体層（銅の配線パターン）CPTと、導体層CPTの一部を覆う絶縁層であるソルダレジストSRGと、導体層CPTのうちのソルダレジストSRGから露出した部分に施された金メッキ層APLで構成される。図１２（a）にはこれらの積層状態を、図１２（b）にソルダレジストSRGの開口とその面内でのずれ状態を示す。
【０００６】
ソルダレジストの開口と導体層に位置ずれがない場合、図１２（a）と図１２（b）の上段に示したように、ソルダレジストの開口内で導体層（銅の配線パターン）CPT上に金メッキ層APLが正しく形成される。これに対し、ソルダレジストSRGの開口と導体層にΔS以上の位置ずれがある場合、図１２（a）と図１２（b）の下段に示したように、ソルダレジストSRGの開口内で導体層（銅の配線パターン）CPT上に形成された金メッキ層APLが狭くなり、A部分にベースフィルムである絶縁基板BFMが露出した状態となる。このような状態で電子部品を実装すると、該電子部品の端子が正常に金メッキ層APL及び導体層CPTに接続されない状態を招く。
【０００７】
FPCに形成するソルダレジストの開口の正規位置に対するずれ量は配線パターンの精細度にもよるが、例えば０．１mm以内と規定されている。従来、このソルダレジストの開口位置のずれ量の検査は10倍程度の顕微鏡観察で目視的に行っていた。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、下層の絶縁基板であるベースフィルムとしてポリイミドを用いた場合、その体色とソルダレジストの体色とは共に同系色（黄色半透明色）であるため、両者の境界の判定はし辛く、そのずれを確認し、さらにずれの量を測長することは難しく、ずれを過少に認識する可能性がある。ソルダレジストがほぼ無色透明な場合でも、同様に両者の境界の視認による判定は困難となる。この様なソルダレジストの開口位置のずれの過少評価が発生すると、電子部品の実装不良を招き、表示品質を劣化させてしまう。
【０００９】
本発明は、ソルダレジストと絶縁基板との体色が同系であっても、ソルダレジストの開口ずれの有無を目視で容易に確認できるようにして電子部品を正確に実装した回路基板を有して、高い表示品質の表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、FPCなどの回路基板に、位置合わせずれ検出パターンを設け、この位置合わせずれ検出パターンを、配線や端子に使われる導体層と同じ材料で同時に形成される位置合わせずれ検出用の導体層と、前記位置合わせずれ検出用の導体層へのメッキ材の付着を阻止する如く前記位置合わせずれ検出用の導体層を前記位置合わせずれ検出用の導体層のエッジから所定のずれ許容量ΔSだけ広くして覆った絶縁層とで構成する。
【００１１】
導体層のパターンとソルダレジストが所定のずれ許容量ΔS以上ずれると、当該ずれ許容量ΔSを超えた分の位置合わせずれ検出用の導体層がソルダレジストから露出する。この所定の距離ΔS以上ずれて露出した部分に後の工程においてメッキ（通常は金メッキ）が着く。ずれが所定の距離ΔS未満であるとメッキは着かない。これにより、導体パターンとソルダレジストの開口の位置ずれが視認性の高いメッキの有無で判定され、そのずれ量の計量も容易となる。
【００１２】
本発明の代表的な構成を記述すれば、以下のとおりである。すなわち、本発明の表示装置は、
（１）表示パネルと、前記表示パネルに接続された回路基板とを備える。この回路基板は、絶縁基板と、導体層と、前記導体層の一部を覆う絶縁層と、前記導体層のうちの前記絶縁層から露出した部分に施されたメッキ層と、前記導体層と前記絶縁層との間の位置合わせずれを検出するための位置合わせずれ検出パターンとを有する。そして、前記位置合わせずれ検出パターンは、前記導体層へのメッキ材の付着を阻止する如く前記絶縁層で覆われたパターンで構成する。
【００１３】
（２）（１）において、前記位置合わせずれ検出パターンは、前記絶縁基板が露出する如く前記絶縁層に形成された開口と、前記開口を囲う如く前記開口から所定の距離だけ離れて形成されていると共に前記絶縁層で覆われた前記導体層とで構成する。
【００１４】
（３）（２）において、前記位置合わせずれ検出パターンの前記開口を囲う前記導体層は、それ自体が一体的につながったパターンとする。
【００１５】
（４）（２）において、前記位置合わせずれ検出パターンの前記開口を囲う前記導体層は、複数の分離したパターンとする。
【００１６】
（５）（１）において、前記位置合わせずれ検出パターンは、島状に形成された前記導体層と、前記島状に形成された前記導体層を覆う島状に形成された前記絶縁層とで構成する。
【００１７】
（６）（１）において、前記位置合わせずれ検出パターンの前記導体層に、所定の電位を供給する。
（７）（１）において、前記位置合わせずれ検出パターンの前記導体層を、電気的にフローティング状態とする。
【００１８】
（８）（１）乃至（７）の何れかにおいて、前記回路基板はフレキシブル回路基板である。
（９）（１）乃至（８）の何れかにおいて、前記回路基板は、前記メッキ層が形成された部分に電子部品が実装される。
【００１９】
なお、本発明は、上記の構成および後述する実施の形態に開示される構成に限定されるものではなく、本発明の技術思想を逸脱することなく、種々の変更が可能であることは言うまでもない。
【発明の効果】
【００２０】
本発明によれば、この様な回路基板を用いて表示装置を構成することで、高い表示品質の表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の表示装置の実施の形態について、図面を参照した実施例により詳細に説明する。なお、以下の実施例では、本発明の表示装置を液晶表示装置を例として説明するが、有機ＥＬ表示装置やＦＥＤ等の他の表示装置にも適用できることは言うまでもない。
【実施例１】
【００２２】
図１は、本発明の実施例１によるFPCのソルダレジストの開口と導体層の位置ずれを説明する図であり、図１（a）は断面図、図１（b）は上面図を示す。図１（a）と図１（b）において、上段はソルダレジストの開口と導体層とが所定のずれ許容量未満の位置ずれである場合を、下段はソルダレジストSRGの開口と導体層に所定のずれ許容量以上の位置ずれがある場合を説明する。図１中、このFPCは、ベースフィルムである絶縁基板BFMと、銅（Cu）等の導体層で形成した位置合わせずれ検出パターンSCPと、この位置合わせずれ検出パターンSCPを覆って、かつ絶縁基板BFMが露出される開口を形成したソルダレジストSRGで構成される。配線パターンは図示を省略した。
【００２３】
本実施例では、位置合わせずれ検出パターンSCPは矩形の枠状であり、ソルダレジストSRGの開口部を囲んで形成される。上段に示したように、ソルダレジストの開口と位置合わせずれ検出パターンSCPとの位置ずれが所定のずれ許容量ΔS未満であれば、位置合わせずれ検出パターンには、後段の金メッキプロセスを通してもソルダレジストSRGの開口部にメッキは形成されない。
【００２４】
一方、下段に示したように、ソルダレジストの開口と位置合わせずれ検出パターンSCPとの位置ずれ量Sが所定のずれ許容量ΔS以上になると、ソルダレジストの開口から位置合わせずれ検出パターンSCPが露出する。そのため、後段の金メッキプロセスを通すと、ソルダレジストSRGの開口部に露出した位置合わせずれ検出パターンSCPに金メッキAPLが形成される。金メッキAPLが施されたC部分とその近傍のソルダレジストSRG、あるいは基板BFMとは、その色相や輝きに大きな差があるため、両者の位置ずれの存在とそのずれ量を容易に目視で認識することができる。したがって、このような位置合わせずれ検出で不良なFPCが製品に使われることが防止でき、高品質かつ高信頼性の表示装置を得ることができる。
【００２５】
図２は、本発明の実施例２のFPCのソルダレジストの開口と導体層との位置合わせずれを説明する図であり、図２（a）は断面図、図２（b）は上面図を示す。図２（a）と図２（b）において、上段はソルダレジストの開口と位置合わせずれ検出パターンSCPとが所定のずれ許容量未満の位置ずれである場合を、下段はソルダレジストSRGの開口と位置合わせずれ検出パターンSCPに所定のずれ許容量以上の位置ずれがある場合を説明する。配線パターンは図示を省略した。
【００２６】
本実施例では、位置合わせずれ検出パターンを島状としたものである。図２に示したように、絶縁基板BFMに銅（Cu）を好適とする導電層で島状の位置合わせずれ検出パターンSCPを形成し、その上層にソルダレジストSRGを形成する。ソルダレジストSRGの少なくとも一辺の端SRGと位置合わせずれ検出パターンSCPの端との間に所定のずれ許容量ΔSを設定する。
【００２７】
図２の上段に示したように、ソルダレジストSRGの開口と位置合わせずれ検出パターンSCPとの位置ずれが所定のずれ許容量ΔS未満であれば、位置合わせずれ検出パターンSCPには、後段の金メッキプロセスを通してもメッキは形成されない。
【００２８】
これに対し、図２の下段に示したように、ソルダレジストSRGの開口と位置合わせずれ検出パターンSCPとの位置ずれ量Sが所定のずれ許容量ΔS以上になると、ソルダレジストSRGの端から位置合わせずれ検出パターンSCPが露出する。そのため、後段の金メッキプロセスを通すと、ソルダレジストSRGから露出した位置合わせずれ検出パターンSCPに金メッキAPLが形成される。金メッキAPLが施されたC部分とその近傍のソルダレジストSRG、あるいは基板BFMとは、その色相や輝きに大きな差があるため、両者の位置ずれの存在とそのずれ量を容易に目視で認識することができる。したがって、このような位置合わせずれ検出で不良なFPCが製品に使われることが防止でき、高品質かつ高信頼性の表示装置を得ることができる。
【００２９】
図３は、本発明による位置合わせずれ検出パターンの各種の形状例を説明する平面図である。図３の（a）は前記の実施例１で説明した検出パターンと同様の矩形の枠状の位置合わせずれ検出パターンである。この他、図３の（b）はリング状、図３の（c）は分離した枠状、図３の（d）は前記の実施例２で説明した検出パターンと同様の島状、図３の（e）は丸形の島状である。また、図３の（f）は位置合わせずれ検出パターンを絶縁基板に有する接地線に接続するための形状を付加したものである。なお、位置合わせずれ検出パターンの形状は、これらに限定されない。
【００３０】
位置合わせずれ検出パターンにおける導体層(SCP)は、無電解メッキの場合は電気的にフローティングで構わない。従って、無電解メッキの場合は、実施例１、実施例２の何れも適用可能である。
【００３１】
電解メッキの場合は、実施例１、実施例２の何れの場合も、図示していないが、例えば図３の（f）のように位置合わせずれ検出パターンにおける導体層(SCP)に電位を印加するための配線層を形成すれば適用可能である。メッキ工程においてメッキ電位を印加する必要があるからである。但し、実施例１の方がこのような配線層の影響を受けずにソルダレジストSRGの開口内で位置合わせずれの検出が可能であるため、実施例２よりも電解メッキに適している。尚、表示モジュールに組み立てたときには、例えば接地電位など、所定の電位を供給することが望ましい。
【００３２】
図４は、FPC上の位置合わせずれ検出パターンの具体的な配置例を説明する図である。このFPCでは、中央部に電子部品の実装領域EPAを有し、実装領域EPAの両側に位置合わせずれ検出パターンSCPを形成してある。
【００３３】
図５は、FPC上に電子部品を実装した状態を示す模式図である。FPCの絶縁基板（ベースフィルム）BFM上に形成された導体層である配線パターンの電極CPTに施された金メッキAPLに電子部品EPの端子を半田SLRで接続して電子部品EPはFPC上に実装される。配線パターンの大部分には絶縁層としてソルダレジストSRGが被覆されている。
【００３４】
図６は、FPC上の電子部品実装部分にある配線端子のソルダレジスト開口に所定値ΔS以上の位置ずれがない場合の平面図、図７は、FPC上の電子部品実装部分にある配線端子のソルダレジスト開口に所定値ΔS以上の位置ずれがある場合の平面図を示す。図６に示したように、導電層（配線端子）CPTとソルダレジストの開口SRG―ATに位置ずれがないと、金メッキ層APLは十分な面積で導電層（配線端子）CPT上に形成される。そのため、電子部品は正しく実装される。
【００３５】
これに対し、図７に示したように、導電層（配線端子）CPTとソルダレジストの開口SRG―ATに所定の距離ΔS（ずれ許容量）以上の位置ずれSがあると、金メッキ層APLは十分な面積で導電層（配線端子）CPT上に形成されず、電子部品は不安定な実装となる。
【００３６】
図８は、本発明の位置合わせずれ検出パターンの実際例を説明する平面図である。この例では、FPCに有する接地パターンCP-MSの領域内に前記図１で説明した実施例１の位置合わせずれ検出パターンを形成したものである。図８に示した接地パターンCP-MSはメッシュ状であり、このメッシュ状接地パターンCP-MSに位置合わせずれ検出パターンを埋め込んだ構成としたものである。したがって、この位置合わせずれ検出パターンは枠状の導体層CPT-PTを覆ってメッシュ状接地パターンCP-MS全域にソルダレジストが塗布又は貼り付けにより形成されており、枠状の導体層CPT-PTの内側にソルダレジスト開口SRG-ATを有している。なお、この図はソルダレジスト開口SRG-ATに位置ずれがない状態を示し、ソルダレジスト開口SRG-ATと、枠状の導体層CPT-PTの間に導体層がない部分CP-EMが存在する。なお、接地パターンCP-MSはメッシュ状に限るものではなく、銅箔等をべた状に形成したものであっても良い。尚、接地パターンCP-MSには、接地電位に限られず、所定の電位を印加するものであっても良い。また、電解メッキの場合、メッキ工程においては、接地パターンCP-MSには、メッキ電位が印加される。
【００３７】
図９は、図８に示した検出パターンの具体的な寸法例を説明する図である。この検出パターンは正方形で枠状であり、その導体層CPT-PTの寸法は以下のとおりである。導体層CPT-PTの枠状の幅は0.1ｍｍ以上、ソルダレジスト開口SRG-ATの一辺は0.3mm以上、ソルダレジスト開口SRG-ATの内端と枠状の導体層CPT-PTの内端との間の幅、すなわち導体層がない部分CP-EMの幅は、ずれ許容量ΔSである0.1mm、その他の寸法は図示したとおりである。
【００３８】
図１０は、本発明が適用されるFPCの一構造例を説明する断面模式図である。このFPCは２層の導体パターンを有する、所謂両面FPCである。絶縁基板であるベースフィルムBFMの両面に電解銅箔の導体層CPT1がパターニングされている。導体層CPT1の上層には電解銅メッキCPT2が施されている。両面FPCの場合、導体層CPT1と銅メッキCPT2とを合わせたものが導体層CPTとなる。参照符号SRGはソルダレジスト、ADは接着剤、SCはカバーフィルム、UBLはニッケル下地層、APLは金メッキ層、AFFは表側補強フィルム、AFRは裏側補強フィルムを示す。表裏の導体層CPTは、必要に応じてスルーホールTHで接続される。
【００３９】
このFPCは次のような工程で製造される。先ず、前工程として、（１）パターニングされていない導体層CPT1が形成された絶縁基板BFMに、スルーホールTHを開け、このスルーホールTHを介して両面の導体層CPT1を接続するために銅メッキCPT2を施す。（２）感光性レジストフィルムをラミネート（貼り付け）するか、感光性レジストを塗布し、パターン露光、エッチングして導体層CPTのパターンを形成する。（３）裏面カバーフィルムSCをラミネートし、オーブンでキュアする。（４）次に電子部品の実装面にソルダレジストSRGをラミネートし、露光、現像して位置ずれ検出パターンを含む所要の開口を形成し、キュアする。（５）補強フィルムAFF、AFRを接着剤ADを用いてFPCに接着する。（６）メッキ工程において、ニッケルメッキUBLと金メッキAPLを施す。
【００４０】
尚、本実施例ではソルダレジストSRGを形成する際に、感光性フィルムタイプのレジストフィルムをラミネートする例を示しているが、これに限られず、感光性液状レジストを塗布しても良い。また、メッキ工程におけるメッキの材質は上記したニッケルや金に限られず、他の材料を用いても良い。絶縁基板BFMについても、ポリイミドに限られず、他の材質を用いても構わない。
【００４１】
後工程では、所要の形状に打ち抜きを行い、検査工程に渡す。この検査工程では１０倍程度の顕微鏡を用いて検査を行う。この検査で、前記した所定以上の位置ずれがあると、ソルダレジストからはみ出た銅パターンにメッキが付き、目視での位置ずれを容易に検出することができる。尚、この検査は、メッキ工程よりも後であれば、打ち抜きを行う前でも構わない。
【００４２】
図１１は、本発明による表示装置の一応用例としての携帯電話機用液晶モジュールを説明する断面模式図である。この携帯電話機用液晶モジュールは、２枚のガラス基板SUB1,SUB2を有する液晶パネルPNLの背面にバックライトBLを設置し、モールドケースMDに収納して一体化している。液晶パネルPNLの一方のガラス基板SUB１には駆動回路チップ（ICチップ）D-ICが搭載されている。この駆動回路チップD-ICには電子部品EPを実装したFPCの一端が接続され、他端がバックライトBLの背面に設置された信号処理回路基板（図示せず）に接続されている。
【００４３】
本発明は液晶パネルを用いた表示装置に限るものではなく、有機ＥＬ表示装置やＦＥＤ表示装置等の他の表示パネルを用いた表示装置、あるいはその他の電子装置にも適用できる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施例１によるFPCのソルダレジストの開口と導体層の位置ずれを説明する図である。
【図２】本発明の実施例２のFPCのソルダレジストの開口と導体層との位置合わせずれを説明する図である。
【図３】本発明による位置合わせずれ検出パターンの各種の形状例を説明する平面図である。
【図４】FPC上の位置合わせずれ検出パターンの具体的な配置例を説明する図である。
【図５】FPC上に電子部品を実装した状態を示す模式図である。
【図６】FPC上の電子部品実装部分にある配線端子のソルダレジスト開口に所定値ΔS以上の位置ずれがない場合の平面図である。
【図７】FPC上の電子部品実装部分にある配線端子のソルダレジスト開口に所定値ΔS以上の位置ずれがある場合の平面図である。
【図８】本発明の位置合わせずれ検出パターンの実際例を説明する平面図である。
【図９】図８に示した検出パターンの具体的な寸法例を説明する図である。
【図１０】本発明が適用されるFPCの一構造例を説明する断面模式図である。
【図１１】本発明による表示装置の一応用例としての携帯電話機用液晶モジュールを説明する断面模式図である。
【図１２】従来のFPCにおけるソルダレジストの開口と導体層の位置ずれを説明する図である。
【符号の説明】
【００４５】
FPC・・・フレキシブルプリント回路基板、BFM・・・ベースフィルムである絶縁基板、SCP・・・銅（Cu）等の導体層で形成した位置合わせずれ検出パターン、SRG・・・ソルダレジスト、CPT・・・導体層、AD・・・接着剤、SC・・・カバーフィルム、UBL・・・ニッケル下地層、APL・・・金メッキ層、AFF・・・表側補強フィルム、AFR・・・裏側補強フィルム、TH・・・スルーホール。
【図１】
0004721651.tif 000002
【図２】
0004721651.tif 000003
【図３】
0004721651.tif 000004
【図４】
0004721651.tif 000005
【図５】
0004721651.tif 000006
【図６】
0004721651.tif 000007
【図７】
0004721651.tif 000008
【図８】
0004721651.tif 000009
【図９】
0004721651.tif 000010
【図１０】
0004721651.tif 000011
【図１１】
0004721651.tif 000012
【図１２】
0004721651.tif 000013