(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板に実装されている電子部品と、
前記基板の側面に形成されている配線電極とを備え、
前記配線電極は、少なくとも一つの端部が前記基板の底面と前記底面に隣接する側面との境界に達するまで形成され、前記電子部品に電気的に接続され、
前記基板の底面が実装基板の配線パターンに当接するように実装される表面実装型半導体装置であって、
前記配線電極は、前記端部における、前記基板の前記底面と前記側面との境界に面している部分に、切り欠き部が形成され、
前記切り欠き部は、前記配線電極における前記実装面側の端辺を、均等に分割するように形成されている、表面実装型半導体装置。
【請求項２】
前記切り欠き部は、
切り欠いた部分と、前記配線電極における前記実装面側の端辺とでなす角が、鈍角になるように形成されている、請求項１記載の表面実装型半導体装置。
【請求項３】
前記切り欠き部は、
前記配線電極の前記実装面側に向かって開口するように形成されている、請求項１または２記載の表面実装型半導体装置。
【請求項４】
前記切り欠き部は、
略半楕円形状に形成されている、請求項３記載の表面実装型半導体装置。
【請求項５】
複数の基板を含む集合基板において、前記集合基板に形成された複数対の長孔に含まれる一対の長孔に挟まれた領域に配線電極を形成する工程と、
前記配線電極において、前記複数の基板のうち隣接する複数の基板を跨るように略半円状または略楕円形状の切り欠き部を形成する工程と、
前記基板ごとに、前記配線電極に電子部品を実装する工程と、
前記集合基板および前記配線電極を、前記切り欠き部を通る部分で切断し、前記基板ごとに個片化する工程とを含む、表面実装型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を複数搭載した集合基板を切断して個片に分割することで形成される表面実装型半導体装置に関する。また、そのような表面実装型半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の表面実装型半導体装置について、ＬＥＤ（Light Emitting Diode）装置の場合を例にして、図１５を参照して説明する。図１５に示すＬＥＤ素子１００は、サイドビュータイプであり、基板１０１に搭載した発光素子（図示せず）を樹脂パッケージ１０２で封止されている。
【０００３】
このＬＥＤ素子１００を実装基板に、半田付け処理によって実装するときは、基板１０１に形成された接続電極１０３を、実装基板に対して垂直となるように配置する。
【０００４】
また、ＬＥＤ素子１００を製造する場合には、複数個分の配線パターンが形成された集合基板に発光素子を搭載し、封止した後、個々に切断することで各ＬＥＤ素子が形成される。
【０００５】
従来のＬＥＤ素子１００を製造する際の集合基板の構成について、図１６Ａおよび図１６Ｂを参照して説明する。図１６Ａおよび図１６Ｂに示すように、集合基板１０５の搭載面１０６には、発光素子１０７を導通搭載する配線パターン１０８と、発光素子１０７とワイヤ１０９で導通する配線パターン１１０とが形成されている。この配線パターン１０８，１１０は、搭載面１０６から、その反対側となる裏面１１１へと連続的に形成される。また、配線パターン１０８，１１０は、基板１０１を個片にしたとき、１個分の基板１０１を跨るように形成されている。
【０００６】
このような、発光素子１０７が搭載されている集合基板１０５を個片にして、ＬＥＤ素子１００を形成するには、まず、樹脂で発光素子１０７を封止して樹脂パッケージ１０２を形成する。次に、集合基板１０５の裏面１１１を粘着シートに貼り付ける。次に、集合基板１０５を、切断線Ｃの位置において、搭載面１０６側から切断する。これにより、図１５に示すＬＥＤ素子１００を得ることができる。つまり、集合基板１０５の両側部および裏面１１１に形成された配線パターン１１０は、切断線Ｃの位置で切り離されることで、ＬＥＤ素子１００毎に独立した接続電極１０３となる。
【０００７】
このように、集合基板を切断して個片とする従来の表面実装型半導体装置を、接続電極を実装基板に設けられた接続用の配線パターンに対向させて接続する構成が、特許文献１に記載されている。
【特許文献１】特開平１０−１５０１３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら特許文献１に開示されている構成では、集合基板１０５を切断することで形成される接続電極１０３において、その切断面にバリが発生する。この接続電極１０３にバリが発生した様子を図１７に示す。
【０００９】
図１７に示すように、集合基板１０５を切断して基板１０１を形成するときには、搭載面１０６側から切断処理をするので、接続電極１０３に発生するバリ１１２は、基板１０１から遠ざかる方向に向いて発生する。このようなバリ１１２が発生している状態で、実装基板１１３の配線パターン１１４にクリーム半田を塗布して、その上にＬＥＤ素子１００を載置してリフロー処理を行うと、バリ１１２が半田の障壁となり半田フィレットが形成されにくい。また、接続電極１０３を、例えばＣｕ，Ｎｉを基材とし、表面にＡｕメッキを施して形成されている場合、バリ１１２が発生している部分においてＡｕメッキが剥がれ、基材が露出してしまう。基材表面のＡｕメッキは、半田に対して濡れ性は良好であるが、基材であるＮｉは、半田に対して濡れ性が低いため、半田がＮｉによって弾かれてしまい、更に半田フィレットが形成されにくい状態となる。
【００１０】
したがって、実装基板１１３とＬＥＤ素子１００との間において、接続不良が発生するという問題がある。また、接続強度の確保ができないため、ＬＥＤ素子１００が実装基板１１３から剥離する恐れがあるという問題がある。
【００１１】
本発明の目的は、集合基板を切断して形成する接続電極にバリが発生しても、確実に半田フィレットを形成させることで、接続不良を防止するとともに接続強度を確保することが可能な表面実装型半導体装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の表面実装型半導体装置は、基板と、前記基板に実装されている電子部品と、前記基板の側面に形成されている配線電極とを備え、前記配線電極は、少なくとも一つの端部が前記基板の底面と前記底面に隣接する側面との境界に達するまで形成され、前記電子部品に電気的に接続され、前記基板の底面が実装基板の配線パターンに当接するように実装される表面実装型半導体装置であって、前記配線電極は、前記端部における、前記基板の前記底面と前記側面との境界に面している部分に、切り欠き部が形成され、前記切り欠き部は、前記配線電極における前記実装面側の端辺を、均等に分割するように形成されているものである。
【００１３】
本発明の表面実装型半導体装置の製造方法は、複数の基板を含む集合基板において、前記集合基板に形成された複数対の長孔に含まれる一対の長孔に挟まれた領域に配線電極を形成する工程と、前記配線電極において、前記複数の基板のうち隣接する複数の基板を跨るように略半円状または略楕円形状の切り欠き部を形成する工程と、前記基板ごとに、前記配線電極に電子部品を実装する工程と、前記集合基板および前記配線電極を、前記切り欠き部を通る部分で切断し、前記基板ごとに個片化する工程とを含むものである。
【発明の効果】
【００１４】
本発明によれば、配線パターンに塗布されている半田が、切り欠き部の縁部を伝って引き上げられ、確実に半田フィレットを形成させることができる。よって、接続不良を防止できるとともに、接続強度を確保することが可能である。
【発明を実施するための最良の形態】
【００１５】
本発明の表面実装型半導体装置は、前記切り欠き部は、切り欠いた部分と、前記接続電極における前記実装面側の端辺とでなす角が、鈍角となるように形成されている構成とすることができる。この構成により、切り欠き部に面した接続電極と実装基板上に塗布された半田との距離が、直角とした場合よりも近くなる。従って、実装基板に実装したときに、実装基板に塗布した半田が、切り欠き部に面した接続電極部分に到達しやすいので、半田にバリを迂回させて接続電極上に広がりやすくすることができる。
【００１６】
また、切り欠き部は、前記切り欠き部は、前記接続電極の前記実装面側に向かって開口するように形成されている構成とすることができる。この構成により、切り欠き部の開口部分の両側から、実装基板に塗布した半田が、バリが発生していない切り欠き部に面した接続電極を伝って引き上げられるので、より接続電極にバリを迂回させて付着させやすい。
【００１７】
また、切り欠き部は、略半楕円形状に形成されている構成とすることができる。この構成により、切断位置が基板内側にずれても、バリが幅広く発生することを抑えることができる。例えば、切り欠き部を、接続電極の実装面側に向かって開口する三角形状に形成した場合、集合基板の配線パターンを切断して接続電極を形成するときに、切断位置が基板の内側にずれると、ずれに比例して接続電極の実装面側となる端辺が長くなる分、バリも端辺に沿って形成されるので長くなる。切り欠き部を略半楕円形状に形成することで、切断位置が基板の内側にずれても、三角形状に形成するよりも、端辺が長くなる度合いが少ないので、バリが幅広く発生することを抑えることができる。
【００１８】
また、前記切り欠き部は、前記接続電極における前記実装面側の端辺を、均等に分割するように形成されている構成とすることができる。この構成により、切り欠き部に面した接続電極を伝って引き上げられた半田が、それぞれ均等に付着していき、接続電極上に一体となる。従って、ムラが発生しにくく、一体となることで、接続電極全体を覆うような半田フィレットを形成することができる。
【００１９】
また、前記切り欠き部は、前記接続電極の前記実装面側となる角部のいずれかに形成されている構成とすることができる。この構成により、切断部分にできたバリを迂回させることが可能である。すなわち、接続電極の広さが大きくない場合や、表面実装型半導体装置の端部に形成された接続電極である場合には、接続電極の実装面側に向かって開口するように形成することが困難なときがある。そういうときは、接続電極の実装面側となる角部のいずれかに形成することで、切断部分にできたバリを迂回させることが可能である。
【００２０】
また、切り欠き部は、略扇状に形成されている構成とすることができる。この構成により、切断位置が基板の内側にずれても、直線状に形成するよりも、端辺が長くなる度合いが少ないので、バリが幅広く発生することを抑えることができる。例えば、切り欠き部を、接続電極の実装面側となる角部に直線状に形成した場合、集合基板の配線パターンを切断して接続電極を形成するときに、切断位置が基板の内側にずれると、ずれに比例して接続電極の実装面側となる端辺が長くなる分、バリも端辺に沿って形成されるので長くなる。切り欠き部を略扇状に形成することで、切断位置が基板の内側にずれても、直線状に形成するよりも、端辺が長くなる度合いが少ないので、バリが幅広く発生することを抑えることができる。
【００２１】
また、前記切り欠き部は、前記基板の角部を挟んで隣り合う接続電極を、跨るように形成されている構成とすることができる。この構成により、バリが一方の接続電極に形成された切り欠き部の下端を塞ぐように突出していても、他方の接続電極に形成された切り欠き部から半田を広がらせることができるので、より確実に実装基板と接続することができる。集合基板を切断する際に発生するバリは、切断に使用されるブレードの回転方向に突出するようにできる。つまり、基板の角部に隣り合うように形成された接続電極の実装面側にできるバリは同じ方向へ向く。切り欠き部が、基板の角部に隣り合う接続電極に跨るように形成されていると、一方の接続電極のバリが切り欠き部の下端を塞ぐように突出するようにできるときには、他方の接続電極のバリを切り欠き部から遠ざかる方向へ突出させることができる。従って、バリが一方の接続電極に形成された切り欠き部の下端を塞ぐように突出していても、他方の接続電極に形成された切り欠き部から半田を広がらせることができるので、より確実に実装基板と接続することができる。
【００２２】
（実施の形態１）
図１は、本発明の実施の形態１に係る表面実装型半導体装置の一例であるＬＥＤ素子の斜視図である。図２Ａは、基板における搭載面側の平面図である。図２Ｂは、基板を搭載面の反対面側となる裏面側から見た平面図である。
【００２３】
図１に示すように、表面実装型半導体装置の一例であるＬＥＤ素子１は、基板２と、基板２に搭載した発光素子（図示せず）と、発光素子を封止する樹脂パッケージ３とを備えている。ＬＥＤ素子１は、実装基板に実装したときに、実装基板面に対して略平行な光を出射する、サイドビュータイプのＬＥＤ素子で構成されている。
【００２４】
図２Ａおよび図２Ｂに示すように、基板２は、長手方向の長さが約２．５ｍｍに形成されている。基板２の両面（搭載面６及び裏面１１）には、それぞれ配線パターン５が線対称に形成され、搭載面６には２個の発光素子７が搭載されている。配線パターン５は、基材がＣｕとＮｉとで形成され、基材上にＡｕメッキが施されて形成されている。
【００２５】
搭載面６の配線パターン５は、発光素子７が搭載されたカソード配線パターン８と、発光素子７にワイヤ９で接続されたアノード配線パターン１０とを備えている。カソード配線パターン８とアノード配線パターン１０とは、図１に示すように互いに平行になるように基板２の側部に配され、搭載面６から裏面１１まで到達するように略コ字状に形成されている。
【００２６】
カソード配線パターン８は、ＬＥＤ素子１を実装基板に実装したときにカソード接続電極１５として使用するために、基板２の側部１３および裏面１１から実装面４まで達するように、連続的に形成されている。また、カソード接続電極１５の実装面４側の端部の角部には、略扇状の切り欠き部１４が形成されている。
【００２７】
アノード配線パターン１０は、実装基板に搭載したときにアノード接続電極１２として使用するために、図２Ｂに示すように、基板２の裏面１１において上下方向に伸びるように配線されている。また、アノード配線パターン１０の実装面４側の先端部分には、略半楕円形状の切り欠き部１６が形成されている。アノード接続電極１２の幅は、約０．３４ｍｍに形成されている。
【００２８】
基板２の搭載面６における両側部１３には、搭載面側レジスト１７が配されている。搭載面側レジスト１７は、樹脂パッケージ３を形成するときのキャビティ周囲の金型に当接して、クッションの役目をする。また、搭載面側レジスト１７は、カソード配線パターン８と、アノード配線パターン１０とを横断するように形成されている。
【００２９】
また、基板２の裏面１１には、極性表示レジスト１８が配されている。極性表示レジスト１８は、樹脂パッケージ３を形成するときのキャビティ周囲の金型に当接したときに、クッションの役目をする。また、極性表示レジスト１８は、基板２の裏面１１における、アノード配線パターン１０の位置を指すために配されている。
【００３０】
以下、実施の形態１に係る表面実装型半導体装置の製造方法について説明する。
【００３１】
図３は、実施の形態１に係る表面実装型半導体装置の集合基板を示す平面図である。図４は、実施の形態１に係る表面実装型半導体装置の集合基板を説明する平面図であり、搭載面側から見た図である。図５は、実施の形態１に係る表面実装型半導体装置の集合基板を説明する平面図であり、裏面側から見た図である。
【００３２】
図３に示すように、まず、基板２の元になる略矩形状に形成された集合基板１９を準備する。集合基板１９には、一対の長孔１９ａが複数対、縦列および横列に並んで形成されている。一対の長孔１９ａに挟まれた領域に、個々の基板２における配線パターン５を、それぞれ列状に連続して形成する。
【００３３】
図５に示すように、集合基板１９の配線パターン５には、カソード配線パターン８と、隣接するアノード配線パターン１０とが、隣接する基板２に跨るように接続され、その接続部分には略半円状の切り欠き部２０が形成されている。また、アノード接続電極１２となるアノード配線パターン１０には、隣接する基板２に跨るように、略楕円形状の切り欠き部２１が形成されている。
【００３４】
この略楕円形状の切り欠き部２１は、アノード配線パターン１０の実装面４側の端辺を、均等に分割するような位置に形成されている。これは、略楕円形状の切り欠き部２１を切断して、図１，図２Ａおよび図２Ｂに示す略半楕円形状の切り欠き部１６としたときに、略半楕円形状の切り欠き部１６の両側の円弧を伝わって引き上げられた半田が、均等にアノード接続電極１２に付着して、接続ムラが発生しにくくなるからである。従って、略半楕円形状の切り欠き部１６の両側に広がった半田が、アノード接続電極１２上で一体となることで、アノード接続電極１２の先端の全体を覆うような半田フィレットを形成することができる。
【００３５】
なお、図５に示すように、集合基板１９を切断する位置を示している切断線Ｃ１は、切り欠き部２０及び２１の中心を通らず、図中上方向にずれた位置にある。このような切断線Ｃ１で集合基板１９を切断すると、切り欠き部２０と切り欠き部２１の面積は、実装面４側の面積が小さくなるように形成される。
【００３６】
次に、配線パターン５が形成された集合基板１９に、搭載面側レジスト１７と、極性表示レジスト１８とを形成する。次に、カソード配線パターン８の所定の位置に銀ペースト２２を塗布して、発光素子７を２個ずつ搭載する。次に、金型で型締めして、樹脂パッケージ３（図１参照）を形成する。次に、樹脂パッケージ３を上にし、裏面１１を粘着シートに貼り付ける。次に、集合基板１９を、配線パターン５とともに切断線Ｃ１において切断する。
【００３７】
これにより、個片化されたＬＥＤ素子１が完成する。集合基板１９を切断線Ｃ１において切断することで、図２に示すように、略半円状の切り欠き部２０は、実装面４側の角部に形成された略扇状の切り欠き部１４になり、カソード接続電極１５が形成される。また、略楕円形状の切り欠き部２１は、実装面４側に向けて開口するように形成された略半楕円形状の切り欠き部１６になり、アノード接続電極１２が形成される。そして、切断線Ｃ１において切断した集合基板１９の切断面が、基板２の実装面４になる。
【００３８】
次に、実施の形態１に係る表面実装型半導体装置を実装基板に搭載して半田付けしたときの状態を説明する。
【００３９】
図６は、実施の形態１に係る表面実装型半導体装置の一例であるＬＥＤ素子を実装基板に搭載して半田付けする際の状態を示す斜視図であり、アノード接続電極１２及びカソード接続電極１５の先端部分を拡大して示している。
【００４０】
図６に示すように、集合基板１９を切断線Ｃ１で切断して個片にすると、アノード接続電極１２とカソード接続電極１５との実装面４側の端辺に、バリ２４が発生する。バリ２４は、アノード接続電極１２とカソード接続電極１５とのＡｕメッキが剥がれ、基材のＮｉが露出した状態となっている。しかし、集合基板１９を切断線Ｃ１で切断する前に、カソード接続電極１５及びアノード接続電極１２に切り欠き部１４及び１６が形成されているため、カソード接続電極１５における切り欠き部１４に面した部分と、アノード接続電極１２における切り欠き部１６に面した部分とには、バリ２４が発生していない。
【００４１】
次に、ＬＥＤ素子１を、半田２５を塗布した実装基板２３の接続用配線パターン２６に、位置合わせして載置する。
【００４２】
次に、ＬＥＤ素子１を実装基板２３に載置した状態で、リフロー処理を行う。すると、実装基板２３に塗布されている半田２５が、バリ２４が発生していない、アノード接続電極１２における切り欠き部１６に面した部分や、カソード接続電極１５に面した切り欠き部１４に面した部分において、界面張力により引き上げられる。よって、半田２５は、切断部分にできたバリ２４を迂回し、アノード接続電極１２とカソード接続電極１５とのそれぞれの面に広がって付着する。半田２５は、バリ２４の厚み以上の膜となって、アノード接続電極１２とカソード接続電極１５とのそれぞれの面に広がる。また、半田２５は、バリ２４を超えて実装基板２３上の半田２５と一体となることで、更に広がりを増し、厚みを増していく。そして、半田２５は、上部から下部に向かって山の裾野のように広がって、良好な半田フィレットが形成される。
【００４３】
従って、確実にＬＥＤ素子１と実装基板２３とを導通接続することができ、接続強度を確保することができる。また、Ａｕメッキが剥がれ、濡れ性の低いＮｉが露出した状態であっても、バリ２４を迂回して半田２５が広がっていくので、確実に半田フィレットを形成することができる。
【００４４】
なお、切り欠き部１６や切り欠き部１４は、アノード接続電極１２やカソード接続電極１５において切り欠かれている内辺と、アノード接続電極１２やカソード接続電極１５における実装面４側となる端辺とでなす角が、わずかな角度ではあるが、鈍角になるように形成されている。鈍角に形成されていることで、切り欠き部１６や切り欠き部１４がそれぞれ面したアノード接続電極１２やカソード接続電極１５と、実装基板２３上に塗布されている半田２５との距離が、直角にした場合よりも近くなる。従って、実装基板２３に実装したときに、実装基板２３に塗布されている半田２５が、切り欠き部１６や切り欠き部１４に面したアノード接続電極１２やカソード接続電極１５に到達しやすくなるので、バリ２４を迂回させて広がりやすくすることができる。
【００４５】
また、樹脂パッケージ３を形成した後の集合基板１９を切断する際、樹脂パッケージ３側に粘着シートを貼り付けることで、アノード接続電極１２とカソード接続電極１５とに発生するバリ２４を、基板２の内側方向へ向けることが可能である。そうすれば、バリ２４が障壁となって、アノード接続電極１２とカソード接続電極１５に半田フィレットが形成できないという事態が回避できる。しかし、樹脂パッケージ３側に粘着シートを貼り付けて集合基板１９を切断すると、切断の際のブレードの振動などで集合基板１９が安定せず、切断線Ｃ１にずれが生じるおそれがある。従って、集合基板１９を切断して個片とするときは、樹脂パッケージ３側を上にして、裏面１１側に粘着シートを貼り付けて切断する必要がある。
【００４６】
以上のように本実施の形態によれば、アノード接続電極１２とカソード接続電極１５における実装面側となる端部に、切り欠き部１４及び１６が形成されているので、集合基板５を切断したときに、切り欠き部１４及び１６は切断位置とならないため、バリの発生がない。従って、切り欠き部１４及び１６に面した接続電極から半田を付着させることができるので、確実に半田フィレットを形成させることができ、接続不良を防止することができる。また、接続強度を確保することが可能である。
【００４７】
（実施の形態２）
図７は、実施の形態２に係る表面実装型半導体装置の一例であるＬＥＤ素子の斜視図である。図８は、基板の構成を示す平面図であり、図８Ａは発光素子を搭載した基板を搭載面側から見た図であり、図８Ｂは基板の裏面側から見た図であり、図８Ｃは基板を側面から見た図である。
【００４８】
図７に示すように、表面実装型半導体装置の一例であるＬＥＤ素子３１は、基板３２と、基板３２に搭載した発光素子（図示せず）と、発光素子を封止する樹脂パッケージ３３とを備えている。ＬＥＤ素子３１は、実装基板に実装したときに、実装基板面に平行した光を出射するサイドビュータイプのＬＥＤ素子で構成されている。
【００４９】
図８Ａから図８Ｃに示すように、基板３２は、長手方向の長さが約１．８ｍｍに形成されている。基板３２の両面には、それぞれ配線パターン３４が形成され、搭載面３５には１個の発光素子３６が搭載されている。配線パターン３４は、ＣｕとＮｉとで形成された基材にＡｕメッキが施されて、構成されている。
【００５０】
搭載面３５の配線パターン３４は、発光素子３６が搭載されたカソード配線パターン３７と、発光素子３６とワイヤ３８で接続されたアノード配線パターン３９とを備えている。カソード配線パターン３７とアノード配線パターン３９とは、図７に示すように、基板３２の側部においてコ字状に形成され、搭載面３５からその反対側となる裏面４０まで到達するように形成されている。この基板３２の両側部に形成されたカソード配線パターン３７とアノード配線パターン３９とにおいて、ＬＥＤ素子３１を実装基板に実装したときに実装基板の実装パターンに接続される部位が、カソード接続電極４１およびアノード接続電極４２である。
【００５１】
このカソード接続電極４１とアノード接続電極４２とに、基板３２の角部に隣り合う第１接続面４１ａ，４２ａと第２接続面４１ｂ，４２ｂとを跨るように切り欠き部４１ｃ，４２ｃが形成されている。
【００５２】
基板３２の搭載面３５には、搭載面側レジスト４３が配されている。搭載面側レジスト４３は、基板３２の両側部に、樹脂パッケージ３３を形成するときのキャビティ周囲の金型に当接してクッションの役目をする。また、搭載面側レジスト４３は、カソード配線パターン３７とアノード配線パターン３９とをそれぞれ横断するように形成されている。
【００５３】
また、基板３２の裏面４０には、極性表示レジスト４４が配されている。極性表示レジスト４４は、樹脂パッケージ３３を形成する際、基板３２が金型に当接したときのクッションの役目をするとともに、カソード配線パターン３７とアノード配線パターン３９の極性を表示することができる。
【００５４】
以下、実施の形態２に係る表面実装型半導体装置の製造方法について説明する。
【００５５】
図９は、実施の形態２に係る表面実装型半導体装置の集合基板を示す平面図である。図１０は、実施の形態２に係る表面実装型半導体装置の集合基板を説明する平面図であり、搭載面側から見た図である。図１１は、実施の形態２に係る表面実装型半導体装置の集合基板を説明する平面図であり、搭載面の反対側となる裏面側から見た図である。図１２は、実施の形態２に係る表面実装型半導体装置の集合基板を説明する平面図であり、搭載面を側方から見た図である。
【００５６】
図９から図１２に示すように、まず、基板３２の元になる略矩形状に形成された集合基板５０を準備する。集合基板５０には、一対の長孔５０ａが縦列および横列に形成されている。
【００５７】
次に、集合基板５０の一対の長孔５０ａに挟まれた領域に、個々の基板３２の両面の配線パターン３４を、それぞれ列状に連続して形成する。
【００５８】
この集合基板５０の配線パターン３４は、カソード配線パターン３７が一方の側部に連続して形成され、アノード配線パターン３９が他方の側部に連続して形成されている。カソード配線パターン３７が裏面４０まで到達するように形成されることで、略コ字状に形成されたカソード接続電極４１を形成することができる。また、同様にアノード配線パターン３９が裏面４０まで到達するように形成されることで、略コ字状に形成されたアノード接続電極４２を形成することができる。
【００５９】
このカソード接続電極４１およびアノード接続電極４２には、側面側に位置する第１接続面４１ａ，４２ａと、裏面４０側に位置する第２接続面４１ｂ，４２ｂとに跨るように、裏面４０側に向かって開口する切り欠き部４１ｃ，４２ｃが形成されている。
【００６０】
次に、配線パターン３４が形成された集合基板５０に、搭載面側レジスト４３と、極性表示レジスト４４とを形成した後に、カソード配線パターン３７の所定の位置に銀ペースト５１を塗布して、発光素子３６を搭載する。
【００６１】
次に、金型で型締めして、樹脂パッケージ３３（図７参照）を形成する。
【００６２】
次に、樹脂パッケージ３３を上にし、裏面４０を粘着シートに貼り付ける。
【００６３】
最後に、配線パターン３４とともに集合基板５０を、ブレードなどを用いて切断線Ｃ２において切断し、個片化して、ＬＥＤ素子３１を形成する。
【００６４】
以下、実施の形態２に係る表面実装型半導体装置を実装基板に搭載して半田付けしたときの状態を説明する。
【００６５】
図１３および図１４は、実施の形態２に係る表面実装型半導体装置の一例であるＬＥＤ素子を実装基板に搭載して、半田付けする際の状態を説明する図である。
【００６６】
図１３に示すように、集合基板５０を、ブレードなどで切断線Ｃ２において切断して個片化したとき、ブレードを回転方向Ｆ１に回転させて切断した場合には、カソード接続電極４１とアノード接続電極４２との実装面５２側の端辺に、バリ５３，５４が回転方向Ｆ１に沿って発生することがある。バリ５３，５４は、アノード接続電極４２およびカソード接続電極４１のＡｕメッキが剥がれ、基材のＮｉが露出している状態であるため、半田の濡れ性が低い。また、第１接続面４１ａ，４２ａの下端にできるバリ５３（アノード接続電極４２側のバリは図示せず）は、切り欠き部４１ｃ，４２ｃに半田が付着するのを阻害するように、切り欠き部４１ｃ，４２ｃ側へ突出している。しかし、第２接続面４１ｂ，４２ｂの下端にできるバリ５４は、切り欠き部４１ｃ，４２ｃから遠ざかる方向へ突出している。つまり、バリ５３が、第１接続面４１ａ，４２ａに形成された切り欠き部４１ｃ，４２ｃの下端を塞ぐように突出していても、第２接続面４１ｂ，４２ｂに形成された切り欠き部４１ｃ，４２ｃから、半田をカソード接続電極４１およびアノード接続電極４２のそれぞれの面に広がらせることができるので、より確実に実装基板と接続することができる。
【００６７】
また、集合基板５０をブレードなどで切断線Ｃ２を切断して個片にするときに、図１４に示すように、ブレードを回転方向Ｆ２に回転させて切断した場合には、カソード接続電極４１とアノード接続電極４２との実装面５２側の端辺に、バリ５５〜５７が回転方向Ｆ２に沿って発生することがある。この場合には、カソード接続電極４１の第２接続面４１ｂに発生するバリ５６が、切り欠き部４１ｃの下端を塞ぐように突出しているので、半田は第２接続面４１ｂには付着しにくい状態となる。しかし、カソード接続電極４１の第１接続面４１ａに発生するバリ５５は、切り欠き部４１ｃより遠ざかる方向へ突出しているので、カソード接続電極４１の第１接続面４１ａから半田を広がらせることができる。このとき、アノード接続電極４２の第２接続面４２ｂに発生するバリ５７は、切り欠き部４２ｃとは遠ざかる方向へ突出するので問題はなく、アノード接続電極４２の第１接続面４２ａに発生するバリ（図示せず）は第１接続面４２ａから基板３２へ延びるように突出するので問題はない。従って、アノード接続電極４２は、バリがない状態に近い状態で半田が広がる。
【００６８】
このように、切り欠き部４１ｃ，４２ｃを、集合基板５０を切断して個片となった基板３２の角部に設けられた隣り合う第１接続面４１ａ，４２ａと第２接続面４１ｂ，４２ｂとを跨るように形成することで、図１３における矢印Ｆ１方向、図１４における矢印Ｆ２方向のいずれの方向から切断しても、カソード接続電極４１およびアノード接続電極４２に確実に半田を付着させることができる。
【００６９】
なお、本発明は、上記実施の形態に限定されるものではなく、例えば、実施の形態１では、切り欠き部を略半楕円形状としているが、台形状とすることもできる。また、略半楕円形状の切り欠き部１６を、アノード接続電極１２に１カ所形成しているが、アノード接続電極１２の幅に応じて複数箇所形成することも可能である。
【産業上の利用可能性】
【００７０】
本発明は、集合基板を切断して形成する接続電極にバリが発生しても、確実に半田フィレットを形成させることで、接続不良を防止するとともに接続強度を確保することが可能なので、集合基板を切断して個片に分割することで形成される表面実装型半導体装置に好適である。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施の形態１に係る表面実装型半導体装置の一例であるＬＥＤの斜視図
【図２Ａ】基板を説明する図であり、発光素子を搭載した基板を搭載面側から見た図
【図２Ｂ】同基板を搭載面の反対面側となる裏面側から見た図
【図３】本発明の実施の形態１に係る表面実装型半導体装置の集合基板を示す平面図
【図４】本発明の実施の形態１に係る表面実装型半導体装置の集合基板を説明する図であり、搭載面側から見た図
【図５】本発明の実施の形態１に係る表面実装型半導体装置の集合基板を説明する図であり、搭載面の反対側となる裏面側から見た図
【図６】本発明の実施の形態１に係る表面実装型半導体装置の一例であるＬＥＤを実装基板に搭載して半田付けする際の状態を説明する図
【図７】本発明の実施の形態２に係る表面実装型半導体装置の一例であるＬＥＤの斜視図
【図８Ａ】基板を説明する図であり、発光素子を搭載した基板を搭載面側から見た図
【図８Ｂ】同基板を搭載面の反対面側となる裏面側から見た図
【図８Ｃ】同基板を側面から見た図
【図９】本発明の実施の形態２に係る表面実装型半導体装置の集合基板を示す平面図
【図１０】本発明の実施の形態２に係る表面実装型半導体装置の集合基板を説明する図であり、搭載面側から見た図
【図１１】本発明の実施の形態２に係る表面実装型半導体装置の集合基板を説明する図であり、搭載面の反対側となる裏面側から見た図
【図１２】本発明の実施の形態２に係る表面実装型半導体装置の集合基板を説明する図であり、搭載面を側方から見た図
【図１３】本発明の実施の形態２に係る表面実装型半導体装置の一例であるＬＥＤを実装基板に搭載して半田付けする際の状態を説明する図
【図１４】本発明の実施の形態２に係る表面実装型半導体装置の一例であるＬＥＤを実装基板に搭載して半田付けする際の状態を説明する図
【図１５】従来の表面実装型半導体装置の一例であるＬＥＤの斜視図
【図１６Ａ】従来の表面実装型半導体装置の集合基板を説明する図であり、搭載面側から見た図
【図１６Ｂ】同搭載面の反対側となる裏面側から見た図
【図１７】従来の表面実装型半導体装置を実装基板に搭載して半田付けする際の状態を説明する図
【符号の説明】
【００７２】
１、３１  ＬＥＤ素子
２、３２  基板
３、３３  樹脂パッケージ
４、５２  実装面（第２の実装面）
５、３４  配線パターン
６、３５  搭載面（第１の実装面）
７、３６  発光素子（電子部品）
８、３７  カソード配線パターン
１０、３９  アノード配線パターン
１１  裏面
１２、４２  アノード接続電極
１３  側部
１４  略扇状の切り欠き部
１５、４１  カソード接続電極
１６  略半楕円形状の切り欠き部
１７、４３  搭載面側レジスト
１８、４４  極性表示レジスト
１９、５０  集合基板
１９ａ、５０ａ  長孔
２０  略半円状の切り欠き部
２１  略楕円形状の切り欠き部
２２、５１  銀ペースト
２３  実装基板
２６  接続用配線パターン
４０  裏面
４１ａ、４２ａ  第１接続面
４１ｂ、４２ｂ  第２接続面
４１ｃ、４２ｃ  切り欠き部
【図１】
0004713590.tif 000002
【図２Ａ】
0004713590.tif 000003
【図２Ｂ】
0004713590.tif 000004
【図３】
0004713590.tif 000005
【図４】
0004713590.tif 000006
【図５】
0004713590.tif 000007
【図６】
0004713590.tif 000008
【図７】
0004713590.tif 000009
【図８Ａ】
0004713590.tif 000010
【図８Ｂ】
0004713590.tif 000011
【図８Ｃ】
0004713590.tif 000012
【図９】
0004713590.tif 000013
【図１０】
0004713590.tif 000014
【図１１】
0004713590.tif 000015
【図１２】
0004713590.tif 000016
【図１３】
0004713590.tif 000017
【図１４】
0004713590.tif 000018
【図１５】
0004713590.tif 000019
【図１６Ａ】
0004713590.tif 000020
【図１６Ｂ】
0004713590.tif 000021
【図１７】
0004713590.tif 000022