(57)【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、第１のスイッチと、を有し、
前記第１のトランジスタのゲートは、第１の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの一方は、第２の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、第３の配線と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は、ＥＬ素子と電気的に接続され、
前記第１のスイッチは、前記第３の配線と前記第１の配線との導通又は非導通を制御する機能を有し、
前記第１の配線は、前記第１のトランジスタの導通又は非導通を制御する信号を伝達する機能を有し、
前記第２の配線は、映像信号を伝達する機能を有し、
前記第３の配線は、前記ＥＬ素子に前記第２のトランジスタを介して電流又は電圧を伝達する機能を有することを特徴とする半導体装置。
【請求項２】
第１のトランジスタと、第２のトランジスタと、第１のスイッチと、を有し、
前記第１のトランジスタのゲートは、第１の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの一方は、第２の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、第３の配線と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は、ＥＬ素子と電気的に接続され、
前記第１のスイッチは、前記第３の配線と前記第２の配線との導通又は非導通を制御する機能を有し、
前記第１の配線は、前記第１のトランジスタの導通又は非導通を制御する信号を伝達する機能を有し、
前記第２の配線は、映像信号を伝達する機能を有し、
前記第３の配線は、前記ＥＬ素子に前記第２のトランジスタを介して電流又は電圧を伝達する機能を有することを特徴とする半導体装置。
【請求項３】
第１のトランジスタと、第２のトランジスタと、第１のスイッチと、第２のスイッチと、を有し、
前記第１のトランジスタのゲートは、第１の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの一方は、第２の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、第３の配線と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は、ＥＬ素子と電気的に接続され、
前記第１のスイッチは、前記第３の配線と前記第１の配線との導通又は非導通を制御する機能を有し、
前記第２のスイッチは、前記第３の配線と前記第２の配線との導通又は非導通を制御する機能を有し、
前記第１の配線は、前記第１のトランジスタの導通又は非導通を制御する信号を伝達する機能を有し、
前記第２の配線は、映像信号を伝達する機能を有し、
前記第３の配線は、前記ＥＬ素子に前記第２のトランジスタを介して電流又は電圧を伝達する機能を有することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
第３のスイッチを有し、
前記第３のスイッチは、前記第１の配線と前記第２の配線との導通又は非導通を制御する機能を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１のトランジスタは、Ｐチャネル型であることを特徴とする半導体装置。
【請求項６】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第１のスイッチと、を有し、
前記第１のトランジスタのゲートは、第１の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの一方は、第２の配線と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、第３の配線と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は、第１のＥＬ素子と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第３のトランジスタのソースまたはドレインの一方は、第４の配線と電気的に接続され、
前記第３のトランジスタのソースまたはドレインの他方は、前記第４のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソースまたはドレインの一方は、第５の配線と電気的に接続され、
前記第４のトランジスタのソースまたはドレインの他方は、第２のＥＬ素子と電気的に接続され、
前記第１のスイッチは、前記第３の配線と前記第４の配線との導通又は非導通を制御する機能を有し、
前記第１の配線は、前記第１のトランジスタの導通又は非導通を制御する信号を伝達する機能を有し、
前記第２の配線は、第１の映像信号を伝達する機能を有し、
前記第３の配線は、前記第１のＥＬ素子に前記第２のトランジスタを介して電流又は電圧を伝達する機能を有し、
前記第４の配線は、第２の映像信号を伝達する機能を有し、
前記第５の配線は、前記第２のＥＬ素子に前記第４のトランジスタを介して電流又は電圧を伝達する機能を有することを特徴とする半導体装置。
【請求項７】
請求項６において、
第２のスイッチを有し、
前記第２のスイッチは、前記第２の配線と前記第３の配線との導通又は非導通を制御する機能を有することを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子装置の構成に関する。本発明は、特に、絶縁体上に作製される薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリクス型電子装置に関する。
【０００２】
【従来の技術】
近年、ＬＣＤ（液晶ディスプレイ）に替わるフラットパネルディスプレイとして、ＥＬディスプレイが注目を集めており、活発な研究が行われている。
【０００３】
ＬＣＤには、駆動方式として大きく分けて２つのタイプがあった。１つは、ＳＴＮ−ＬＣＤなどに用いられているパッシブマトリクス型であり、もう１つは、ＴＦＴ−ＬＣＤなどに用いられているアクティブマトリクス型であった。ＥＬディスプレイにおいても、同様に、大きく分けて２種類の駆動方式がある。１つはパッシブマトリクス型、もう１つがアクティブマトリクス型である。
【０００４】
パッシブマトリクス型の場合は、ＥＬ素子の上部と下部とに、電極となる配線が配置されている。そして、その配線に電圧を順に加えて、ＥＬ素子に電流を流すことによって点灯させている。一方、アクティブマトリクス型の場合は、各画素にＴＦＴを有し、各画素内で信号を保持出来るようになっている。
【０００５】
ＥＬディスプレイに用いられているアクティブマトリクス型電子装置の構成例を図１９に示す。図１９（Ａ）は全体回路構成図であり、中央に画素部１８５３を有している。画素部の左右には、ゲート信号線を制御するためのゲート信号線側駆動回路１８５２が配置されている。これは左右いずれかの片側配置としても良いが、動作の効率、信頼性等を考慮すると、図１９（Ａ）のように両側配置とするのが望ましい。画素部の上側には、ソース信号線を制御するためのソース信号線側駆動回路１８５１が配置されている。図１９（Ａ）の画素部１８５３における、１画素分の回路を図１９（Ｂ）に示す。図１９（Ｂ）において、１８０１は、画素に信号を書き込む時のスイッチング素子として機能するＴＦＴ（以下、スイッチング用ＴＦＴという）である。１８０２はＥＬ素子１８０３に供給する電流を制御するための素子（電流制御素子）として機能するＴＦＴ（以下、ＥＬ駆動用ＴＦＴという）である。ここで、ＴＦＴの動作としてソース接地が良いこと、ＥＬ素子１８０３の製造上の制約などから、ＥＬ駆動用ＴＦＴにはＰチャネル型を用い、ＥＬ素子１８０３の陽極と電流供給線１８０７との間にＥＬ駆動用ＴＦＴを配置する方式が一般的であり、多く採用されている。１８０４は、ソース信号線１８０５から入力される信号（電圧）を保持するための保持容量である。図１９（Ｂ）での保持容量１８０４の一方の端子は、電流供給線１８０７に接続されているが、専用の配線を用いることもある。スイッチング用ＴＦＴ１８０１のゲート端子は、ゲート信号線１８０６に、ソース端子は、ソース信号線１８０５に接続されている。また、ＥＬ駆動用ＴＦＴ１８０２のドレイン端子はＥＬ素子１８０３の陽極もしくは陰極に、ソース端子は電流供給線１８０７に接続されている。
【０００６】
ＥＬ素子は、エレクトロルミネッセンス（Electro Luminescence：電場を加えることで発生するルミネッセンス）が得られる有機化合物を含む層（以下、ＥＬ層と記す）と、陽極と、陰極とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明はどちらの発光を用いた発光装置にも適用可能である。
【０００７】
なお、本明細書では、陽極と陰極の間に設けられた全ての層をＥＬ層と定義する。ＥＬ層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＥＬ素子は、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【０００８】
また、本明細書中では、陽極、ＥＬ層及び陰極で形成される素子をＥＬ素子と呼ぶ。
【０００９】
次に、同図１９を参照して、アクティブマトリクス型電子装置の回路の動作について説明する。まず、ゲート信号線１８０６が選択されると、スイッチング用ＴＦＴ１８０１のゲート電極に電圧が印加され、スイッチング用ＴＦＴ１８０１が導通状態になる。すると、ソース信号線１８０５の信号（電圧）が保持容量１８０４に蓄積される。保持容量１８０４の電圧は、ＥＬ駆動用ＴＦＴ１８０２のゲート・ソース間電圧ＶGSとなるため、保持容量１８０４の電圧に応じた電流がＥＬ駆動用ＴＦＴ１８０２とＥＬ素子１８０３に流れる。その結果、ＥＬ素子１８０３が点灯する。
【００１０】
ＥＬ素子１８０３の輝度、つまりＥＬ素子１８０３を流れる電流量は、ＶGSによって制御出来る。ＶGSは、保持容量１８０４の電圧であり、それはソース信号線１８０５に入力される信号（電圧）である。つまり、ソース信号線１８０５に入力される信号（電圧）を制御することによって、ＥＬ素子１８０３の輝度を制御する。最後に、ゲート信号線１８０６を非選択状態にして、スイッチング用ＴＦＴ１８０１のゲートを閉じ、スイッチング用ＴＦＴ１８０１を非導通状態にする。その時、保持容量１８０４に蓄積された電荷は保持される。よって、ＶGSは、そのまま保持され、ＶGSに応じた電流がＥＬ駆動用ＴＦＴ１８０２を通りＥＬ素子１８０３に流れ続ける。
【００１１】
以上の内容に関しては、SID99 Digest : P372 :“Current Status and future of Light-Emitting Polymer Display Driven by Poly-Si TFT”、ASIA DISPLAY98 : P217 :“High Resolution Light Emitting Polymer Display Driven by Low Temperature Polysilicon Thin Film Transistor with Integrated Driver”、Euro Display99 Late News : P27 :“3.8 Green OLED with Low Temperature Poly-Si TFT”などに報告されている。
【００１２】
【発明が解決しようとする課題】
アクティブマトリクス型ＥＬディスプレイにおいては、その高精細化と同時に、大画面化が求められている。しかし、大画面化に伴う配線長の増大は、書き込み時間の不足や供給電流のばらつき等といった問題点の原因となる。特に電流供給線の抵抗によるＥＬ素子への供給電流のばらつきは、直接、画面内の輝度ムラやクロストーク等の表示不良に繋がるため、大画面化への足枷となっている。
【００１３】
前述の問題を解決するには、電流供給線の本数を増やすことで、１画素あたりの電流供給線における抵抗を減らす方法が挙げられる。しかし、画素部で単純に配線本数を増やしたり、配線を太くしたりすることは、開口率の低下を招くため、望ましい方法とは言えない。
【００１４】
以上のように、高い開口率を保ちつつ、配線の抵抗を減ずるためには、従来にない新規の画素の構成が求められる。
【００１５】
本発明は、そのような要求に答えるものであり、新規の構成を有する画素を用いて、電流供給の経路を増やし、配線抵抗を低減することを可能とする電子装置を提供することを課題とする。
【００１６】
【課題を解決するための手段】
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じた。
【００１７】
本発明の電子装置は、その画素部の構成において、電流供給線の他に配線として存在しているゲート信号線およびソース信号線が、画素に信号の書き込みを行う以外の期間においてはある一定の電位をとっている点に着目した。本発明の電子装置における特徴は、アドレス（書き込み）期間と重複していないサステイン（点灯）期間におけるゲート信号線あるいはソース信号線の電位を電流供給線の電位と等しくし、ＴＦＴを介して電流供給線と電気的に接続することにより、電流供給線として用いるというものである。
【００１８】
電流供給の経路を増やすには、新たに電流供給線を追加する方法が最も簡単であるといえるが、本発明によると、接続用ＴＦＴの制御線を追加することにより、ソース信号線およびゲート信号線を電流供給の経路として利用出来るため、前述のように単純に電流供給線を追加するよりも効率よく電流供給の経路を増やすことが可能となる。結果的に、配線抵抗を低減し、輝度ムラ、クロストーク等の解消が可能となり、画質の向上に大きく寄与することが出来る。
【００１９】
以下に、本発明の電子装置の構成について記載する。
【００２０】
請求項１に記載の本発明の電子装置は、
ソース信号線側駆動回路と、ゲート信号線側駆動回路と、画素部とを有する電子装置であって、
前記画素部は、複数のソース信号線と、複数のゲート信号線と、複数の電流供給線と、接続制御線と、複数の画素とを有し、
前記複数の画素の各々は、スイッチング用トランジスタと、ＥＬ駆動用トランジスタと、ＥＬ素子と、第１の接続用トランジスタまたは第２の接続用トランジスタを有し、
前記スイッチング用トランジスタのゲート電極は、ゲート信号線と電気的に接続されており、ソース領域とドレイン領域のうち、いずれか一方はソース信号線と電気的に接続されており、残る一方は前記ＥＬ駆動用トランジスタのゲート電極と電気的に接続されており、
前記ＥＬ駆動用トランジスタのソース領域とドレイン領域のうち、いずれか一方は電流供給線と電気的に接続されており、残る一方はＥＬ素子の一方の電極と電気的に接続されており、
前記第１の接続用トランジスタのゲート電極は、前記接続制御線と電気的に接続されており、
前記第１の接続用トランジスタのソース領域またはドレイン領域の一方は前記複数のソース信号線のいずれか１本と電気的に接続されており、残る一方は前記複数の電流供給線のいずれか１本と電気的に接続されており、
前記第２の接続用トランジスタのゲート電極は、前記接続制御線と電気的に接続されており、
前記第２の接続用トランジスタのソース領域またはドレイン領域の一方は前記複数のゲート信号線のいずれか１本と電気的に接続されており、残る一方は前記複数の電流供給線のいずれか１本と電気的に接続されていることを特徴としている。
【００２１】
請求項２に記載の本発明の電子装置は、
ソース信号線側駆動回路と、ゲート信号線側駆動回路と、画素部とを有する電子装置であって、
前記画素部は、複数のソース信号線と、複数のゲート信号線と、複数の電流供給線と、接続制御線と、複数の画素とを有し、
前記複数の画素の各々は、スイッチング用トランジスタと、ＥＬ駆動用トランジスタと、ＥＬ素子と、接続用トランジスタとを有し、
前記スイッチング用トランジスタのゲート電極は、ゲート信号線と電気的に接続されており、ソース領域とドレイン領域のうち、いずれか一方はソース信号線と電気的に接続されており、残る一方は前記ＥＬ駆動用トランジスタのゲート電極と電気的に接続されており、
前記ＥＬ駆動用トランジスタのソース領域とドレイン領域のうち、いずれか一方は電流供給線と電気的に接続されており、残る一方はＥＬ素子の一方の電極と電気的に接続されており、
前記接続用トランジスタのゲート電極は、前記接続制御線と電気的に接続されており、
前記接続用トランジスタのソース領域またはドレイン領域の一方は前記複数のソース信号線のいずれか１本と電気的に接続されており、残る一方は前記複数の電流制御線のいずれか１本と電気的に接続されていることを特徴としている。
【００２２】
請求項３に記載の本発明の電子装置は、
ソース信号線側駆動回路と、ゲート信号線側駆動回路と、画素部とを有する電子装置であって、
前記画素部は、複数のソース信号線と、複数のゲート信号線と、複数の電流供給線と、接続制御線と、複数の画素とを有し、
前記複数の画素の各々は、スイッチング用トランジスタと、ＥＬ駆動用トランジスタと、ＥＬ素子と、接続用トランジスタとを有し、
前記スイッチング用トランジスタのゲート電極は、ゲート信号線と電気的に接続されており、ソース領域とドレイン領域のうち、いずれか一方はソース信号線と電気的に接続されており、残る一方は前記ＥＬ駆動用トランジスタのゲート電極と電気的に接続されており、
前記ＥＬ駆動用トランジスタのソース領域とドレイン領域のうち、いずれか一方は電流供給線と電気的に接続されており、残る一方はＥＬ素子の一方の電極と電気的に接続されており、
前記接続用トランジスタのゲート電極は、前記接続制御線と電気的に接続されており、
前記接続用トランジスタのソース領域またはドレイン領域の一方は前記複数のゲート信号線のいずれか１本と電気的に接続されており、残る一方は前記複数の電流制御線のいずれか１本と電気的に接続されていることを特徴としている。
【００２３】
請求項４に記載の本発明の電子装置は、
ソース信号線側駆動回路と、ゲート信号線側駆動回路と、画素部とを有する電子装置であって、
前記画素部は、複数のソース信号線と、複数のゲート信号線と、複数の電流供給線と、接続制御線と、複数の画素とを有し、
前記複数の画素の各々は、スイッチング用トランジスタと、ＥＬ駆動用トランジスタと、ＥＬ素子と、第１の接続用トランジスタと、第２の接続用トランジスタとを有し、
前記スイッチング用トランジスタのゲート電極は、ゲート信号線と電気的に接続されており、ソース領域とドレイン領域のうち、いずれか一方はソース信号線と電気的に接続されており、残る一方は前記ＥＬ駆動用トランジスタのゲート電極と電気的に接続されており、
前記ＥＬ駆動用トランジスタのソース領域とドレイン領域のうち、いずれか一方は電流供給線と電気的に接続されており、残る一方はＥＬ素子の一方の電極と電気的に接続されており、
前記第１の接続用トランジスタのゲート電極は、前記接続制御線と電気的に接続されており、
前記第１の接続用トランジスタのソース領域またはドレイン領域の一方は前記複数のソース信号線のいずれか１本と電気的に接続されており、残る一方は前記複数の電流供給線のいずれか１本と電気的に接続されており、
前記第２の接続用トランジスタのゲート電極は、前記接続制御線と電気的に接続されており、
前記第２の接続用トランジスタのソース領域またはドレイン領域の一方は前記複数のゲート信号線のいずれか１本と電気的に接続されており、残る一方は前記複数の電流供給線のいずれか１本と電気的に接続されていることを特徴としている。
【００２４】
請求項５に記載の本発明の電子装置は、
ソース信号線側駆動回路と、ゲート信号線側駆動回路と、画素部とを有する電子装置であって、
前記画素部は、複数のソース信号線と、複数のゲート信号線と、複数の電流供給線と、接続制御線と、複数の画素とを有し、
前記複数の画素の各々は、スイッチング用トランジスタと、ＥＬ駆動用トランジスタと、ＥＬ素子と、第１の接続用トランジスタと、第２の接続用トランジスタとを有し、
前記スイッチング用トランジスタのゲート電極は、ゲート信号線と電気的に接続されており、ソース領域とドレイン領域のうち、いずれか一方はソース信号線と電気的に接続されており、残る一方は前記ＥＬ駆動用トランジスタのゲート電極と電気的に接続されており、
前記ＥＬ駆動用トランジスタのソース領域とドレイン領域のうち、いずれか一方は電流供給線と電気的に接続されており、残る一方はＥＬ素子の一方の電極と電気的に接続されており、
前記第１の接続用トランジスタのゲート電極は、前記接続制御線と電気的に接続されており、
前記第１の接続用トランジスタのソース領域またはドレイン領域の一方は前記複数のソース信号線のいずれか１本と電気的に接続されており、残る一方は前記複数の電流供給線のいずれか１本と電気的に接続されており、
前記第２の接続用トランジスタのゲート電極は、前記接続制御線と電気的に接続されており、
前記第２の接続用トランジスタのソース領域またはドレイン領域の一方は前記複数のソース信号線のいずれか１本と電気的に接続されており、残る一方は前記複数のゲート信号線のいずれか１本と電気的に接続されていることを特徴としている。
【００２５】
請求項６に記載の本発明の電子装置は、
ソース信号線側駆動回路と、ゲート信号線側駆動回路と、画素部とを有する電子装置であって、
前記画素部は、複数のソース信号線と、複数のゲート信号線と、複数の電流供給線と、接続制御線と、複数の画素とを有し、
前記複数の画素の各々は、スイッチング用トランジスタと、ＥＬ駆動用トランジスタと、ＥＬ素子と、第１の接続用トランジスタと、第２の接続用トランジスタとを有し、
前記スイッチング用トランジスタのゲート電極は、ゲート信号線と電気的に接続されており、ソース領域とドレイン領域のうち、いずれか一方はソース信号線と電気的に接続されており、残る一方は前記ＥＬ駆動用トランジスタのゲート電極と電気的に接続されており、
前記ＥＬ駆動用トランジスタのソース領域とドレイン領域のうち、いずれか一方は電流供給線と電気的に接続されており、残る一方はＥＬ素子の一方の電極と電気的に接続されており、
前記第１の接続用トランジスタのゲート電極は、前記接続制御線と電気的に接続されており、
前記第１の接続用トランジスタのソース領域またはドレイン領域の一方は前記複数のゲート信号線のいずれか１本と電気的に接続されており、残る一方は前記複数の電流供給線のいずれか１本と電気的に接続されており、
前記第２の接続用トランジスタのゲート電極は、前記接続制御線と電気的に接続されており、
前記第２の接続用トランジスタのソース領域またはドレイン領域の一方は前記複数のソース信号線のいずれか１本と電気的に接続されており、残る一方は前記複数のゲート信号線のいずれか１本と電気的に接続されていることを特徴としている。
【００２６】
請求項７に記載の本発明の電子装置は、
ソース信号線側駆動回路と、ゲート信号線側駆動回路と、画素部とを有する電子装置であって、
前記画素部は、複数のソース信号線と、複数のゲート信号線と、複数の電流供給線と、接続制御線と、複数の画素とを有し、
前記複数の画素の各々は、スイッチング用トランジスタと、ＥＬ駆動用トランジスタと、ＥＬ素子と、第１の接続用トランジスタと、第２の接続用トランジスタと、第３の接続用トランジスタとを有し、
前記スイッチング用トランジスタのゲート電極は、ゲート信号線と電気的に接続されており、ソース領域とドレイン領域のうち、いずれか一方はソース信号線と電気的に接続されており、残る一方は前記ＥＬ駆動用トランジスタのゲート電極と電気的に接続されており、
前記ＥＬ駆動用トランジスタのソース領域とドレイン領域のうち、いずれか一方は電流供給線と電気的に接続されており、残る一方はＥＬ素子の一方の電極と電気的に接続されており、
前記第１の接続用トランジスタのゲート電極は、前記接続制御線と電気的に接続されており、
前記第１の接続用トランジスタのソース領域またはドレイン領域の一方は前記複数のソース信号線のいずれか１本と電気的に接続されており、残る一方は前記複数の電流供給線のいずれか１本と電気的に接続されており、
前記第２の接続用トランジスタのゲート電極は、前記接続制御線と電気的に接続されており、
前記第２の接続用トランジスタのソース領域またはドレイン領域の一方は前記複数のゲート信号線のいずれか１本と電気的に接続されており、残る一方は前記複数の電流供給線のいずれか１本と電気的に接続されており、
前記第３の接続用トランジスタのゲート電極は、前記接続制御線と電気的に接続されており、
前記第３の接続用トランジスタのソース領域またはドレイン領域の一方は前記複数のソース信号線のいずれか１本と電気的に接続されており、残る一方は前記複数のゲート信号線のいずれか１本と電気的に接続されていることを特徴としている。
【００２７】
請求項８に記載の本発明の電子装置は、
請求項１乃至請求項７のいずれか１項において、
前記ＥＬ駆動用トランジスタのソース領域またはドレイン領域のいずれか一方と、ＥＬ素子の陽極が電気的に接続されているときは、前記ＥＬ駆動用トランジスタの極性はＰチャネル型であり、
前記ＥＬ駆動用トランジスタのソース領域またはドレイン領域のいずれか一方と、ＥＬ素子の陰極が電気的に接続されているときは、前記ＥＬ駆動用トランジスタの極性はＮチャネル型であることを特徴としている。
【００２８】
請求項９に記載の本発明の電子装置は、
請求項１乃至請求項８のいずれか１項において、
前記スイッチング用トランジスタの極性は、前記ＥＬ駆動用トランジスタの極性と同一のものを用いることを特徴としている。
【００２９】
請求項１０に記載の本発明の電子装置は、
請求項１乃至請求項９のいずれか１項において、
前記ゲート信号線はアルミニウムあるいはそれを主たる成分とした材料を用いて形成されることを特徴としている。
【００３０】
請求項１１に記載の本発明の電子装置は、
ＥＬ素子の点灯時間の長さを制御してｎビットの階調制御を行う電子装置の駆動方法において、
前記アドレス（書き込み）期間と重複しない前記サステイン（点灯）期間においては、第１の接続用トランジスタまたは第２の接続用トランジスタが導通して、
前記第１の接続用トランジスタのソース領域とドレイン領域とに電気的に接続された電流供給線とソース信号線または、
前記第２の接続用トランジスタのソース領域とドレイン領域とに電気的に接続された電流供給線とゲート信号線が導通状態となることを特徴としている。
【００３１】
請求項１２に記載の本発明の電子装置は、
ＥＬ素子の点灯時間の長さを制御してｎビットの階調制御を行う電子装置の駆動方法において、
前記アドレス（書き込み）期間と重複しない前記サステイン（点灯）期間においては、前記ＥＬ素子への電流の供給は、
電流供給線並びに、第１の接続用トランジスタを介して前記電流供給線と電気的に接続されたソース信号線または、第２の接続用トランジスタを介して前記電流供給線と電気的に接続されたゲート信号線を経由して行われることを特徴としている。
【００３２】
請求項１３に記載の本発明の電子装置は、
ＥＬ素子の点灯時間の長さを制御してｎビットの階調制御を行う電子装置の駆動方法において、
ｉ行目のゲート信号線が非選択状態にある期間で、
接続用トランジスタのソース領域とドレイン領域とに電気的に接続された電流供給線と前記ｉ行目のゲート信号線が導通状態となることを特徴としている。
【００３３】
【発明の実施の形態】
本発明の実施形態について説明する。従来の画素構成の場合、電流供給線は、他の配線、例えば、ソース信号線やゲート信号線とは、接続されていなかった。本発明では、電流供給線を他の配線、例えばソース信号線やゲート信号線、あるいはその両方などと、ＴＦＴを介して接続する。ここで用いるＴＦＴを接続用ＴＦＴと呼ぶことにする。そして、必要な時（ソース信号線やゲート信号線を電流供給線として用いる時）にのみ、接続用ＴＦＴを導通状態にして、電流供給線が他の配線と電気的に接続されている状態にする。接続用ＴＦＴが非導通状態のときは、電流供給線は、他の配線と電気的に非接続となる。よって、その時は、電流供給線、ソース信号線およびゲート信号線などの電位がそれぞれ変化しても、相互に影響を与えることはない。
【００３４】
図１に、本発明での画素構成を示す。図１（Ａ）に示す３×３画素のうち、点線枠で囲まれた範囲１００で示される１つの画素を拡大したものを図１（Ｂ）に示す。ゲート信号線１０５と電流供給線１０７との間は、接続用ＴＦＴ１１１を介して接続されている。ソース信号線１０６と電流供給線１０７との間は、接続用ＴＦＴ１１２を介して接続されている。ゲート信号線１０５とソース信号線１０６の間は、接続用ＴＦＴ１１３を介して接続されている。接続用ＴＦＴ１１１、１１２、１１３のゲート電極は、接続制御線１１４に接続されている。そして、必要なときに、接続制御線１１４に信号を入力して、接続用ＴＦＴ１１１、１１２、１１３を導通状態にする。そのとき、ソース信号線１０６の電位は、電流供給線１０７と同じ電位にしておくのが望ましい。ゲート信号線１０５の電位も、電流供給線１０７と同じ電位にしておくのが望ましい。
【００３５】
この時は、スイッチング用ＴＦＴ１０１が非導通状態になっている必要があるため、スイッチング用ＴＦＴ１０１には、Ｐチャネル型を用いるのが望ましい。
【００３６】
以上のような構成の結果、ＥＬ素子１０３を流れる電流は、電流供給線１０７だけでなく、ソース信号線１０６やゲート信号線１０５も経由して流れていくことになる。従って、実質的な配線の抵抗を低減することが出来、配線部分における電圧降下も少なくなるため、画面内の輝度ムラやクロストークの低減に大きく寄与出来る。
【００３７】
本発明では、ソース信号線１０６やゲート信号線１０５を、信号を伝達したり、スイッチング用ＴＦＴを制御したりするだけでなく、ＥＬ素子１０３に流れる電流を供給する用途にも使用するが、信号の画素への書き込みとＥＬ素子１０３への電流供給は、同時に行うことが出来ない。従って、画素へ信号を書き込む期間（アドレス（書き込み）期間）と、ＥＬ素子１０３へ電流を供給する期間（サステイン（点灯）期間）とが重複している期間中、およびアドレス（書き込み）期間中は、接続用ＴＦＴ１１１、１１２、１１３は非導通状態にしておかなければならない。
【００３８】
【実施例】
以下に本発明の実施例について記述する。
【００３９】
[実施例１]
図２〜７に、本発明の構成を実施するための、画素部における回路の構成例の一例を示す。以後の記述においては、図中、点線枠で囲まれた１つの画素を基準として述べる。
【００４０】
図２の場合は、画素内で、ソース信号線２０６と電流供給線２０７を、接続用ＴＦＴ２１１を介して接続している。図３の場合は、電流供給線３０８が、隣の画素に接続されているソース信号線３０７と、接続用ＴＦＴ３１２を介して接続している。この場合、図２に比較して、接続用ＴＦＴを画素と画素の間に配置できるため、開口率の大幅な低下を回避することが可能である。図４の場合は、自分の画素内では電流供給線４０８とソース信号線４０６とを接続用ＴＦＴ４１２を介して接続し、さらに隣の画素に接続されているソース信号線４０７とも、接続用ＴＦＴ４１３を介して接続している。図２〜図４で示した回路構成例では、電流供給線はゲート信号線とは接続していない。よって、スイッチング用ＴＦＴ２０１、３０１、４０１は、Ｎチャネル型を用いれば良い。もちろん、Ｐチャネル型を用いても構わない。
【００４１】
図５に、電流供給線５０８をソース信号線５０６とゲート信号線５１６の双方に接続した場合の回路図を示す。ここでは、下の画素に接続されているゲート信号線５１６と接続しているが、もちろん自分の画素のゲート信号線５０５や上の画素のゲート信号線５１７と接続しても構わない。
【００４２】
図６には、さらに接続用ＴＦＴ６１５を追加することにより、ソース信号線６０６とゲート信号線６１７とを接続した場合の回路図を示す。配線抵抗を低減し、ＥＬ素子６０３を流れる電流の通路が増えるという観点から考えると、図６に示した回路構成例が最適といえる。反面、接続用ＴＦＴの数が増えるため、開口率が低下するという欠点がある。各要素のバランスを考慮して、最適な構成を考える必要がある。設計上、画素部の開口率を優先したい場合には、図２、図３のように接続用ＴＦＴの数の少ない構成を用いれば良いし、電流経路を増やす点を優先する場合には、図５、図６のように、各信号線同士を接続用ＴＦＴを介して接続するような構成を用いれば良い。
【００４３】
図７に、電流供給線７０７と接続制御線７１２を上下、左右の画素で共用して、電流供給線７０７とソース信号線７０６、および、ソース信号線７０６とゲート信号線７０５とを接続した場合の回路図を示す。
【００４４】
ところで、図５〜７に示した例の場合は電流供給線に接続される配線にゲート信号線が含まれる。よって、スイッチング用ＴＦＴには、Ｐチャネル型を用いるのが望ましい。
【００４５】
図５〜７の回路構成例では、接続用ＴＦＴには、Ｐチャネル型を用いてきたが、Ｎチャネル型を用いても構わない。ただし、接続用ＴＦＴを導通状態にするとき、電流供給線、ソース信号線、ゲート信号線などの電位は高くなっている。その状態でＮチャネル型の接続用ＴＦＴを用いる場合、接続用ＴＦＴを導通させる時のゲート電圧は、さらに高い電位を加える必要があるため、ＴＦＴ耐圧等、信頼性の面で不安が生ずる。よって、このような場合には、接続用ＴＦＴにはＰチャネル型を用いるのが望ましいといえる。
【００４６】
次に、信号のタイミングチャートを示す。図８は、各サブフレーム期間内で、アドレス（書き込み）期間とサステイン（点灯）期間を分離している場合の駆動方法に基づくものである。回路は、図１に示したものを用いれば良いので、説明には図１に示した番号を用いる。
【００４７】
接続制御線１１４は、サステイン（点灯）期間に入ると同時に、全画素の接続用ＴＦＴ１１１、１１２、１１３が導通状態になるようにする。図８においては、接続用ＴＦＴがＰチャネル型である場合における接続制御線１１４の電圧信号を示している。その下には、ある列のソース信号線１０６の電圧信号を示す。アドレス（書き込み）期間中は、ソース信号線１０６は、映像（画像）信号によってその電位は様々な値をとる（８０１）。そして、サステイン（点灯）期間に入ると、電流供給線１０７と同電位に固定され（８０２）、電流供給線の一部として機能する。その下には、ある行のゲート信号線１０５の電圧信号を示している。アドレス（書き込み）期間中は、その行が選択されている１ゲート信号線選択期間のみ、低い電位になっている（８０３）。そして、サステイン（点灯）期間に入ると、電流供給線１０７と同電位に固定される（８０４）。
【００４８】
図９には、各サブフレーム期間内で、アドレス（書き込み）期間とサステイン（点灯）期間を分離していない場合の駆動方法に基づくタイミングチャートを示す。回路は、図１に示したものを用いれば良いので、説明には図１に示した番号を用いる。
【００４９】
接続制御線１１４は、アドレス（書き込み）期間が終了してサステイン（点灯）期間のみの期間に入ると同時に、全画素の接続用ＴＦＴ１１１、１１２、１１３を導通状態にする。図９においては、接続用ＴＦＴがＰチャネル型である場合における接続制御線１１４の電圧信号を示している。その下には、ある列のソース信号線１０６の電圧信号を示している。アドレス（書き込み）期間中は、ソース信号線１０６は、映像（画像）信号によって、その電位は様々な値をとる（９０１）。そして、アドレス（書き込み）期間が終了してサステイン（点灯）期間のみの期間に入ると、電流供給線１０７と同電位に固定され（９０２）、電流供給線の一部として機能する。その下には、ある行のゲート信号線１０５の電圧信号を示している。アドレス（書き込み）期間中は、その行が選択されている１ゲート信号線選択期間のみ、低い電位になっている（９０３）。そして、アドレス（書き込み）期間が終了してサステイン（点灯）期間のみの期間に入ると、電流供給線１０７と同電位に固定される（９０４）。
【００５０】
なお、図８、図９に示したタイミングチャートは、スイッチング用ＴＦＴがＰチャネル型、ＥＬ駆動用ＴＦＴがＰチャネル型、接続用ＴＦＴがＰチャネル型の場合の例である。これらのＴＦＴの極性が異なる場合には、それに合わせて電位等を反転させる必要がある。
【００５１】
本実施例においては、全画素の電流供給線１０７の電位が同じ場合について述べてきた。しかし、ＲＧＢの３色分離型のカラーＥＬディスプレイ等に用いられる場合には、ＲＧＢ３色の輝度が同一になるためには、ＥＬ素子１０３に印加される電圧を各色ごとに変える場合がある。
【００５２】
図１０は、ＲＧＢ３色分離型のカラーＥＬディスプレイの画素部において、本発明の構成を実施した例である。ＥＬ素子の横にそれぞれ発光色（Ｒ、Ｇ、Ｂ）が記されている。
【００５３】
３色にそれぞれ異なる電圧を印加する必要があるため、電流供給線は３種類の電位を有するものを用意する必要がある。画素を配置する際には、１本の電流供給線には同一の発光色の画素を接続する形を考えると、図１０の様な配置が最も容易で、かつ配線も少なくて済むことから、望ましい。Ｒ用の電位を有する電流供給線１０１１には、Ｒを表示する画素１００１、１００４、１００７が接続され、Ｇ用の電位を有する電流供給線１０１２には、Ｇを表示する画素１００２、１００５、１００８が接続され、Ｒ用の電位を有する電流供給線１０１３には、Ｒを表示する画素１００３、１００６、１００９が接続される。
【００５４】
また、ソース信号線１０２１、１０２２、１０２３に関しては、接続されている画素の表示色に合わせた電流供給線の電位に合わせるようにしておけば、同一の画素内でならば接続用ＴＦＴ１０５１〜１０５９を介して電流供給線と接続できる。
【００５５】
この構成で、ゲート信号線１０３１、１０３２、１０３３を電流供給線として用いる場合の一例としては、図１０に示すように、その電圧に対応している画素とのみ、接続用ＴＦＴを介して他の配線と接続すればよい。図１０の場合、ゲート信号線１０３１を電流供給線として機能させる際の電位は、Ｒ用の電流供給線１０１１と同電位としているので、Ｒ用の電流供給線１０１１とＲ用の画素を制御するソース信号線１０２１とに、接続用ＴＦＴ１０６１、１０７１を介して接続される。ゲート信号線１０３２を電流供給線として機能させる際の電位は、Ｇ用の電流供給線１０１２と同電位としているので、Ｇ用の電流供給線１０１２とＧ用の画素を制御するソース信号線１０２２とに、接続用ＴＦＴ１０６２、１０７２を介して接続される。ゲート信号線１０３３を電流供給線として機能させる際の電位は、Ｂ用の電流供給線１０１３と同電位としているので、Ｂ用の電流供給線１０１３とＢ用の画素を制御するソース信号線１０２３とに、接続用ＴＦＴ１０６３、１０７３を介して接続される。
【００５６】
また、図１０の例では、３×３画素の範囲内でのみ接続例を示しているが、電位が同じ信号線同士であれば、図示されている範囲外から配線を引いて、各信号線を接続しても構わない。
【００５７】
ここで、図１０に示したように、カラー表示用の電子装置において本発明を実施する条件について述べる。
【００５８】
今、図１０において、ＥＬ素子１００１、１００２、１００３を有する３画素の状態について考える。接続用ＴＦＴ１０５１〜１０５３および１０７１が導通して、各信号線はサステイン（点灯）期間において電流供給線として機能しているものとする。
【００５９】
Ｒ用電流供給線の電位がＶCUL(R)、Ｇ用電流供給線の電位をＶCUL(G)、Ｂ用電流供給線の電位をＶCUL(B)であるとき、接続用ＴＦＴ１０５１〜１０５３の導通によって、各ソース信号線１０２１〜１０２３の電位はそれぞれの電流供給線と同電位となる。
【００６０】
このとき、スイッチング用ＴＦＴ１０９１のゲート・ソース間電圧をＶGS(R)、スイッチング用ＴＦＴ１０９２のゲート・ソース間電圧をＶGS(G)、スイッチング用ＴＦＴ１０９３のゲート・ソース間電圧をＶGS(B)とすると、ゲート信号線１０３１は、Ｒ用電流供給線と同電位となっているので、|ＶGS(R)|＝０、|ＶGS(G)|＝|ＶCUL(R)−ＶCUL(G)|、|ＶGS(B)|＝|ＶCUL(R)−ＶCUL(B)|となる。
【００６１】
接続用ＴＦＴが導通している期間はサステイン（点灯）期間内であるから、スイッチング用ＴＦＴは非導通状態である必要がある。つまり、|ＶGS(G)|、|ＶGS(B)|がともにスイッチング用ＴＦＴのしきい値の絶対値|Ｖth|を下回っていなければならない。これを言い換えると、各発光色のＥＬ素子が同輝度となるように決定される電流供給線の電位のばらつきが、スイッチング用ＴＦＴのしきい値よりも小さくなければならないことになる。さもなければ、サステイン（点灯）期間内であるにもかかわらず、スイッチング用ＴＦＴ１０９２あるいは１０９３が導通し、誤動作することになる。
【００６２】
よって、カラー表示用の電子装置においては、上記の条件を満たす場合に限り、ゲート信号線を電流供給線として用いることが可能である。
【００６３】
ところで、接続用ＴＦＴを介して、電流供給線とゲート信号線のみを電気的に接続する場合ならば、アドレス（書き込み）期間と重複したサステイン（点灯）期間においても、ゲート信号線を電流供給の経路として用いることが可能である。
【００６４】
図２０、図２１を参照して説明する。接続用ＴＦＴ１９１１を介して、電流供給線１９０７とゲート信号線１９０５とが電気的に接続されている。このゲート信号線１９０５はｉ行目のゲート信号線であるとする。このｉ行目のゲート信号線１９０５が非選択状態にある期間でのみ、電流供給線と導通させて、電流供給の経路とすることが出来る。図８、図９に示したタイミングチャートでは、全ての接続制御線に同一の信号を入力して、同一のタイミングで接続用ＴＦＴのＯＮ、ＯＦＦを制御していたが、この場合は、図２１に示すように、各列の接続制御線は、その接続制御線とゲート電極が電気的に接続されている接続用ＴＦＴのソース領域あるいはドレイン領域のいずれか一方に電気的に接続されているゲート信号線と同じタイミングで信号を入力する。つまり、図２０においては、ゲート信号線１９０５が選択されると同時に、接続制御線１９１２の電位が変化し、接続用ＴＦＴ１９１１が非導通状態となる。その後、ゲート信号線１９０５が非選択状態に戻ると同時に、接続制御線１９１２の電位が変化し、接続用ＴＦＴ１９１１が導通状態となる。このようにすることで、アドレス（書き込み）期間と重複したサステイン（点灯）期間においても、ゲート信号線を電流供給の経路として用いることが出来る。なお、この方法を用いると、アナログ階調方式による駆動方法への適用も可能である。
【００６５】
図２０、図２１で示した例では、１画素内でゲート信号線と電流供給線とを導通させる場合について示したが、他の行のゲート信号線と電流供給線とを接続しても構わない。その場合は、そのゲート信号線が選択されている期間は電流供給線と導通しないように、接続制御線への信号を入力する必要がある。
【００６６】
なお、図２１に示したタイミングチャートは、スイッチング用ＴＦＴがＰチャネル型、ＥＬ駆動用ＴＦＴがＰチャネル型、接続用ＴＦＴがＮチャネル型の場合の例である。これらのＴＦＴの極性が異なる場合には、それに合わせて電位等を反転させる必要がある。
【００６７】
[実施例２]
本実施例においては、実施例１で説明した電子装置の作製方法例として、画素部の周辺に設けられる駆動回路（ソース信号線側駆動回路、ゲート信号線側駆動回路等）のＴＦＴと、画素部のスイッチングＴＦＴおよびＥＬ駆動用ＴＦＴとを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、駆動回路部としてはその基本構成回路であるＣＭＯＳ回路と、ＥＬ駆動用ＴＦＴとしてはスイッチング用ＴＦＴとＥＬ駆動用ＴＦＴとを図示することにする。
【００６８】
まず、図１１（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００[nm]（好ましくは５０〜１００[nm]）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００[nm]（好ましくは１００〜１５０[nm]）の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【００６９】
島状半導体層５００３〜５００６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５００３〜５００６の厚さは２５〜８０[nm]（好ましくは３０〜６０[nm]）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００７０】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０[Hz]とし、レーザーエネルギー密度を１００〜４００[mJ/cm2](代表的には２００〜３００[mJ/cm2])とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０[kHz]とし、レーザーエネルギー密度を３００〜６００[mJ/cm2] (代表的には３５０〜５００[mJ/cm2])とすると良い。そして幅１００〜１０００[um]、例えば４００[um]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８[％]として行う。
【００７１】
次いで、島状半導体層５００３〜５００６を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]としてシリコンを含む絶縁膜で形成する。本実施例では、１２０[nm]の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波（１３．５６[MHz]）電力密度０．５〜０．８[W/cm2]で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
【００７２】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００[nm]の厚さに形成し、第２の導電膜５００９をＷで１００〜３００[nm]の厚さに形成する。
【００７３】
Ｔａ膜はスパッタ法で形成し、ＴａのターゲットをＡｒでスパッタする。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０[μΩcm]程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０[nm]程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることが出来る。
【００７４】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９[％]のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することが出来る。
【００７５】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成しても良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いても良い。本実施例以外の他の組み合わせの一例は、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＷとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＡｌとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＣｕとする組み合わせが挙げられるが、特に、第１の導電膜５００８と第２の導電膜５００９とが、エッチングにより選択比の取れる組み合わせを用いて形成することが好ましい。
（図１１（Ａ））
【００７６】
次に、レジストによるマスク５０１０を形成し、電極および配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１[Pa]の圧力でコイル型の電極に５００[W]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００[W]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜およびＴａ膜とも同程度にエッチングされる。
【００７７】
上記のエッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層および第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０[nm]程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１６（第１の導電層５０１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６ｂ）を形成する。ゲート絶縁膜５００７は、第１の形状の導電層５０１１〜５０１６で覆われない領域は２０〜５０[nm]程度エッチングされ、薄くなった領域が形成される。
【００７８】
そして、第１のドーピング処理を行いＮ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14[atoms/cm2]とし、加速電圧を６０〜１００[keV]として行う。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０１１〜５０１５がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１８〜５０２６が形成される。第１の不純物領域５０１７〜５０２５には１×１０20〜１×１０21[atoms/cm3]の濃度範囲でＮ型を付与する不純物元素を添加する。（図１１（Ｂ））
【００７９】
次に、第２のエッチング処理を行う。同様にＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ電力(１３．５６[MHz])を供給し、プラズマを生成して行う。基板側（試料ステージ）には５０[W]のＲＦ（１３．５６[MHz]）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりＷ膜を異方性エッチングし、かつ、それより遅いエッチング速度で第１の導電層であるＴａを異方性エッチングして第２の形状の導電層５０２６〜５０３１（第１の導電層５０２６ａ〜５０３１ａと第２の導電層５０２６ｂ〜５０３１ｂ）を形成する。ゲート絶縁膜５００７は、第２の形状の導電層５０２６〜５０３１で覆われない領域はさらに２０〜５０[nm]程度エッチングされ、薄くなった領域が形成される。（図１１（Ｃ））
【００８０】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜およびＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【００８１】
そして、図１２（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてＮ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０[keV]とし、１×１０13[atoms/cm2]のドーズ量で行い、図１１（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２６〜５０３０を不純物元素に対するマスクとして用い、第１の導電層５０２６ａ〜５０３０ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第１の導電層５０２６ａ〜５０３０ａと重なる第３の不純物領域５０３２〜５０４１と、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５０４２〜５０５１とを形成する。Ｎ型を付与する不純物元素は、第２の不純物領域で１×１０17〜１×１０19[atoms/cm3]の濃度となるようにし、第３の不純物領域で１×１０16〜１×１０18[atoms/cm3]の濃度となるようにする。
【００８２】
そして、図１２（Ｂ）に示すように、Ｐチャネル型ＴＦＴを形成する島状半導体層５００４、５００５、５００６に一導電型とは逆の導電型の第４の不純物領域５０５２〜５０７４を形成する。第２の導電層５０１２〜５０１５を不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴを形成する島状半導体層５００３、配線を形成する第２の導電層５０３１はレジストマスク５２００で全面を被覆しておく。不純物領域５０５２〜５０５４、５０５５〜５０５７、５０５８〜５０６０、５０６１〜５０６５、５０６６〜５０６８、５０６９〜５０７１、５０７２〜５０７４にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度を２×１０20〜２×１０21[atoms/cm3]となるようにする。
【００８３】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第２の形状の導電層５０２６〜５０３０がゲート電極として機能する。また、５０３１は信号線として機能する。
【００８４】
こうして導電型の制御を目的として図１２（Ｃ）に示すように、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することが出来る。熱アニール法では酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５００〜６００[℃]で行うものであり、本実施例では５００[℃]で４時間の熱処理を行う。ただし、５０２６〜５０３１に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【００８５】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜４５０[℃]で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８６】
次に、図１３（Ａ）に示すように、第１層間絶縁膜５０７５を形成する。第１層間絶縁膜５０７５としては、珪素を含む絶縁膜を単層で用いるか、２種類以上の珪素を含む絶縁膜を組み合わせた積層膜を用いれば良い。また、膜厚は４００[nm]〜１．５[μm]とすれば良い。本実施例では、２００[nm]厚の窒化酸化珪素膜を形成した。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことが出来る。本実施例では電熱炉において窒素雰囲気中、５５０[℃]、４時間の熱処理を行う。
【００８７】
このとき、第１層間絶縁膜はゲート電極の酸化を防止する役目を果たしている。
【００８８】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８９】
なお、第１層間絶縁膜５０７５に積層膜を用いる場合、一つの層を形成する工程と他の層を形成する工程との間に水素化処理を行っても良い。
【００９０】
次に、活性化工程が終了したら図１３（Ｂ）に示すように、第２層間絶縁膜５０７６を形成した後、第１層間絶縁膜５０７５、第２層間絶縁膜５０７６、およびゲート絶縁膜５００７に対してコンタクトホールを形成し、各配線（接続電極を含む）５０７７〜５０８２、ゲート信号線５０８４をパターニング形成した後、接続電極５０８２に接する画素電極５０８３をパターニング形成する。
【００９１】
第２層間絶縁膜５０７６としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することが出来る。特に、第２層間絶縁膜５０７６は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５[μm]（さらに好ましくは２〜４[μm]）とすれば良い。
【００９２】
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、Ｎ型の不純物領域５０１８〜５０２６またはＰ型の不純物領域５０５４〜５０６５に達するコンタクトホール、配線５０３２に達するコンタクトホール、電流供給線５０３３に達するコンタクトホール、およびゲート電極５０２９、５０３０に達するコンタクトホール（図示せず）をそれぞれ形成する。
【００９３】
また、配線（接続電極、信号線を含む）５０７７〜５０８２、５０８４として、Ｔｉ膜を１００[nm]、Ｔｉを含むアルミニウム膜を３００[nm]、Ｔｉ膜１５０[nm]をスパッタ法で連続形成した３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。
【００９４】
ところで、本発明の画素を有する電子装置を作製する際には、前記３層構造の積層膜の一部を利用してゲート信号線を形成し、そのゲート信号線を一時的に電流供給線として用いる目的があるので、低抵抗の材料（例えば、アルミニウム、銅などを主たる成分とする材料）を用いることが望ましい。
【００９５】
また、本実施例では、画素電極５０８３としてＩＴＯ膜を１１０[nm]の厚さに形成し、パターニングを行った。画素電極５０８３を接続電極５０８２と接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極５０８３がＥＬ素子の陽極となる。
【００９６】
次に、図１３（Ｂ）に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００[nm]の厚さに形成し、画素電極５０８３に対応する位置に開口部を形成して第３層間絶縁膜５０８５を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまう。
【００９７】
次に、ＥＬ層５０８６および陰極（ＭｇＡｇ電極）５０８７を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層５０８６の膜厚は８００〜２００[nm]（典型的には１００〜１２０[nm]）、陰極５０８７の厚さは１８０〜３００[nm]（典型的には２００〜２５０[nm]）とすれば良い。
【００９８】
この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に対して順次、ＥＬ層および陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層および陰極を形成するのが好ましい。
【００９９】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層および陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層および陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層および陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層および陰極を形成するまで真空を破らずに処理することが好ましい。
【０１００】
ここではＲＧＢに対応した三種類のＥＬ素子を形成する方式を用いたが、白色発光のＥＬ素子とカラーフィルタを組み合わせた方式、青色または青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を利用してＲＧＢに対応したＥＬ素子を重ねる方式などを用いても良い。
【０１０１】
なお、ＥＬ層５０８６としては公知の材料を用いることが出来る。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層および電子注入層でなる４層構造とすれば良い。また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料であっても良い。
【０１０２】
次いで、ＥＬ層および陰極を覆って保護電極５０８８を形成する。この保護電極５０８８としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極５０８８はＥＬ層および陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、ＥＬ層および陰極を形成した後で大気解放しないで連続的に形成することが好ましい。
【０１０３】
最後に、窒化珪素膜でなるパッシベーション膜５０８９を３００[nm]の厚さに形成する。実際には保護電極５０８８がＥＬ層５０８６を水分等から保護する役割を果たすが、さらにパッシベーション膜５０８９を形成しておくことで、ＥＬ素子の信頼性をさらに高めることが出来る。
【０１０４】
こうして図１３（Ｂ）に示すような構造のアクティブマトリクス型電子装置が完成する。なお、本実施例におけるアクティブマトリクス型電子装置の作製工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるＴａ、Ｗによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるＡｌによってゲート信号線を形成しているが、異なる材料を用いても良い。
【０１０５】
ところで、本実施例のアクティブマトリクス基板は、画素部だけでなく駆動回路部にも最適な構造のＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それによって、ソース信号線駆動回路の駆動周波数を１０[MHz]以上にすることが可能である。
【０１０６】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のＮチャネル型ＴＦＴとして用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。
【０１０７】
本実施例の場合、Ｎチャネル型ＴＦＴの活性層は、ソース領域、ドレイン領域、ＧＯＬＤ領域、ＬＤＤ領域およびチャネル形成領域を含み、ＧＯＬＤ領域はゲート絶縁膜を介してゲート電極と重なっている。
【０１０８】
また、ＣＭＯＳ回路のＰチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、Ｎチャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０１０９】
その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなＣＭＯＳ回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するＮチャネル型ＴＦＴは、チャネル形成領域の両サイドにチャネル形成領域を挟む形でＬＤＤ領域を形成することが好ましい。このような例としては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回路において、オフ電流値を極力低く抑える必要のあるＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するＮチャネル型ＴＦＴは、ＬＤＤ領域の一部がゲート絶縁膜を介してゲート電極と重なる構成を有していることが好ましい。このような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。
【０１１０】
なお、実際には図１３（Ｂ）の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＥＬ素子の信頼性が向上する。
【０１１１】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷出来る状態にまでした状態を本明細書中では電子装置という。
【０１１２】
[実施例３]
本実施例では、本発明の電子装置を作製した例について説明する。
【０１１３】
図１４（Ａ）は本発明を用いた電子装置の上面図であり、図１４（Ａ）をＸ−Ｘ'面で切断した断面図を図１４（Ｂ）に示す。図１４（Ａ）において、４００１は基板、４００２は画素部、４００３はソース信号線側駆動回路、４００４はゲート信号線側駆動回路であり、それぞれの駆動回路は配線４００５、４００６、４００７を経てＦＰＣ４００８に至り、外部機器へと接続される。
【０１１４】
このとき、画素部、好ましくは駆動回路および画素部を囲むようにしてカバー材４００９、密封材４０１０、シーリング材（ハウジング材ともいう）４０１１（図１４（Ｂ）に図示）が設けられている。
【０１１５】
また、図１４（Ｂ）は本実施例の電子装置の断面構造であり、基板４００１、下地膜４０１２の上に駆動回路用ＴＦＴ（但し、ここではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している）４０１３および画素部用ＴＦＴ４０１４（但し、ここではＥＬ素子への電流を制御するＥＬ駆動用ＴＦＴだけ図示している）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造あるいはボトムゲート構造）を用いれば良い。
【０１１６】
公知の作製方法を用いて駆動回路用ＴＦＴ４０１３、画素部用ＴＦＴ４０１４が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０１５の上に画素部用ＴＦＴ４０１４のドレインと電気的に接続する透明導電膜でなる画素電極４０１６を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０１６を形成したら、絶縁膜４０１７を形成し、画素電極４０１６上に開口部を形成する。
【０１１７】
次に、ＥＬ層４０１８を形成する。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１１８】
本実施例では、シャドウマスクを用いて蒸着法によりＥＬ層を形成する。シャドウマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層および青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルタを組み合わせた方式、白色発光層とカラーフィルタを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光の電子装置とすることもできる。
【０１１９】
ＥＬ層４０１８を形成したら、その上に陰極４０１９を形成する。陰極４０１９とＥＬ層４０１８の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０１８と陰極４０１９を連続成膜するか、ＥＬ層４０１８を不活性雰囲気で形成し、大気解放しないで陰極４０１９を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１２０】
なお、本実施例では陰極４０１９として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０１８上に蒸着法で１［nm］厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００［nm］厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０１９は４０２０で示される領域において配線４００７に接続される。配線４００７は陰極４０１９に所定の電圧を与えるための電源線であり、導電性ペースト材料４０２１を介してＦＰＣ４００８に接続される。
【０１２１】
４０２０に示された領域において陰極４０１９と配線４００７とを電気的に接続するために、層間絶縁膜４０１５および絶縁膜４０１７にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０１５のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０１７のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０１７をエッチングする際に、層間絶縁膜４０１５まで一括でエッチングしても良い。この場合、層間絶縁膜４０１５と絶縁膜４０１７が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１２２】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜４０２２、充填材４０２３、カバー材４００９が形成される。
【０１２３】
さらに、ＥＬ素子部を囲むようにして、カバー材４００９と基板４００１の内側にシーリング材４０１１が設けられ、さらにシーリング材４０１１の外側には密封材（第２のシーリング材）４０１０が形成される。
【０１２４】
このとき、この充填材４０２３は、カバー材４００９を接着するための接着剤としても機能する。充填材４０２３としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材４０２３の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。また充填材４０２３の内部に、酸素を捕捉する効果を有する酸化防止剤等を配置することで、ＥＬ層の劣化を抑えても良い。
【０１２５】
また、充填材４０２３の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１２６】
スペーサーを設けた場合、パッシベーション膜４０２２はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１２７】
また、カバー材４００９としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材４０２３としてＰＶＢやＥＶＡを用いる場合、数十［μm］のアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１２８】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材４００９が透光性を有する必要がある。
【０１２９】
また、配線４００７はシーリング材４０１１および密封材４０１０と基板４００１との隙間を通ってＦＰＣ４００８に電気的に接続される。なお、ここでは配線４００７について説明したが、他の配線４００５、４００６も同様にしてシーリング材４０１１および密封材４０１０の下を通ってＦＰＣ４００８に電気的に接続される。
【０１３０】
なお本実施例では、充填材４０２３を設けてからカバー材４００９を接着し、充填材４０２３の側面（露呈面）を覆うようにシーリング材４０１１を取り付けているが、カバー材４００９およびシーリング材４０１１を取り付けてから、充填材４０２３を設けても良い。この場合、基板４００１、カバー材４００９およびシーリング材４０１１で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2［Torr］以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１３１】
[実施例４]
本実施例では、本発明を用いて実施例３とは異なる形態の電子装置を作製した例について、図１５（Ａ）、（Ｂ）を用いて説明する。図１４（Ａ）、（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。
【０１３２】
図１５（Ａ）は本実施例の電子装置の上面図であり、図１５（Ａ）をＹ−Ｙ'面で切断した断面図を図１５（Ｂ）に示す。
【０１３３】
実施例３に従って、ＥＬ素子の表面を覆ってパッシベーション膜４０２２までを形成する。
【０１３４】
さらに、ＥＬ素子を覆うようにして充填材４０２３を設ける。この充填材４０２３は、カバー材４００９を接着するための接着剤としても機能する。充填材４０２３としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材４０２３の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。また充填材４０２３の内部に、酸素を捕捉する効果を有する酸化防止剤等を配置することで、ＥＬ層の劣化を抑えても良い。
【０１３５】
また、充填材４０２３の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１３６】
スペーサーを設けた場合、パッシベーション膜４０２２はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１３７】
また、カバー材４００９としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材４０２３としてＰＶＢやＥＶＡを用いる場合、数十［μm］のアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１３８】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１３９】
次に、充填材４０２３を用いてカバー材４００９を接着した後、充填材４０２３の側面（露呈面）を覆うようにフレーム材４０２４を取り付ける。フレーム材４０２４はシーリング材（接着剤として機能する）４０２５によって接着される。このとき、シーリング材４０２５としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材４０２５はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材４０２５の内部に乾燥剤を添加してあっても良い。
【０１４０】
また、配線４００７はシーリング材４０２５と基板４００１との隙間を通ってＦＰＣ４００８に電気的に接続される。なお、ここでは配線４００７について説明したが、他の配線４００５、４００６も同様にしてシーリング材４０２５の下を通ってＦＰＣ４００８に電気的に接続される。
【０１４１】
なお本実施例では、充填材４０２３を設けてからカバー材４００９を接着し、充填材４０２３の側面（露呈面）を覆うようにフレーム材４０２４を取り付けているが、カバー材４００９、シーリング材４０２５およびフレーム材４０２４を取り付けてから、充填材４０２３を設けても良い。この場合、基板４００１、カバー材４００９、シーリング材４０２５およびフレーム材４０２４で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2［Torr］以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１４２】
[実施例５]
ここで本発明の電子装置における画素部のさらに詳細な断面構造を図１６に示す。
【０１４３】
図１６において、基板４５０１上に設けられたスイッチング用ＴＦＴ４５０２は本実施例ではＮチャネル型ＴＦＴを用いる。本実施例ではダブルゲート構造としているが、構造および作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に２つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、Ｐチャネル型ＴＦＴを用いて形成しても構わない。
【０１４４】
また、ＥＬ駆動用ＴＦＴ４５０３はＮチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ４５０２のドレイン配線４５０４は配線（図示せず）によってＥＬ駆動用ＴＦＴ４５０３のゲート電極４５０６に電気的に接続されている。
【０１４５】
ところで、電子装置の駆動電圧が高い（１０[Ｖ]以上）場合には、駆動回路を構成するＴＦＴが、特にＮチャネル型においてホットキャリア等による劣化の危険性が高いため、実施例２の図１３（Ｂ）に示すように、Ｎチャネル型ＴＦＴのドレイン側、あるいはソース側とドレイン側との両方に、ゲート絶縁膜を介してゲート電極に重なる位置にＬＤＤ領域（ＧＯＬＤ領域）を設ける構造が極めて有効となる。対して、駆動電圧が低い（１０[Ｖ]以下）場合には、ホットキャリアによる劣化の心配はほとんど無いため、本実施例の図１６にて示すように、特にＧＯＬＤ領域を設ける必要はない。ただし、画素部におけるスイッチング用ＴＦＴ４５０２には、ＯＦＦ電流を低く抑えるために、Ｎチャネル型ＴＦＴのドレイン側、あるいはソース側とドレイン側との両方に、ゲート絶縁膜を介してゲート電極に重ならない位置にＬＤＤ領域を設ける構造が極めて有効となる。このとき、ＥＬ駆動用ＴＦＴ４５０３に関しては、特にＬＤＤ領域を設ける必要性は無いが、スイッチング用ＴＦＴ４５０２にＬＤＤ領域を形成する際に、ＥＬ駆動用ＴＦＴ４５０３の部分をレジストで覆うためには専用のマスクが必要となる。よって、本実施例においては、マスク枚数の増加を避けるため、ＥＬ駆動用ＴＦＴ４５０３を、スイッチング用ＴＦＴ４５０２と同じ構造（ＬＤＤ領域を有する構造）で形成した。
【０１４６】
ここで、本実施例にて示す構造を有するＴＦＴの作製工程について述べる。説明には図１７を参照する。
【０１４７】
実施例２にしたがって、図１１（Ｂ）の状態まで終了したものを図１７（Ａ）に示す。ここまでの工程で、第１の不純物領域４７０１〜４７０５が形成される。続いて、Ｔａ膜からなる第１の導電膜、Ｗ膜からなる第２の導電膜を、図１７（Ｂ）に示すようにエッチングし、
図１７（Ａ）で島状半導体層に形成された第１の不純物領域の内側に、第１の不純物領域よりも低濃度である第２の不純物領域４７０６〜４７１１を形成する。ここで形成された第２の不純物領域４７０６〜４７１１は前述のＬＤＤ領域となる。
【０１４８】
以後は、再び実施例２にしたがって、図１２（Ｂ）以降で示される工程を経て、ＴＦＴ基板を完成させれば良い。
【０１４９】
また、本実施例ではＥＬ駆動用ＴＦＴ４５０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列に接続したマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１５０】
また、ＥＬ駆動用ＴＦＴ４５０３のゲート電極４５０６を含む配線（図示せず）は、ＥＬ駆動用ＴＦＴ４５０３のドレイン配線４５１２と絶縁膜を介して一部で重なり、その領域では保持容量が形成される。この保持容量はＥＬ駆動用ＴＦＴ４５０３のゲート電極４５０６にかかる電圧を保持する機能を有する。
【０１５１】
スイッチング用ＴＦＴ４５０２およびＥＬ駆動用ＴＦＴ４５０３の上には第１の層間絶縁膜４５１４が設けられ、その上に樹脂絶縁膜でなる第２の層間絶縁膜４５１５が形成される。
【０１５２】
４５１７は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、ＥＬ駆動用ＴＦＴ４５０３のドレイン領域に一部が覆い被さるように形成され、電気的に接続される。画素電極４５１７としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０１５３】
次に有機樹脂膜４５１６を画素電極４５１７上に形成し、画素電極４５１７に面する部分をパターニングした後、ＥＬ層４５１９が形成される。なおここでは図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１５４】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H.Shenk, H.Becker, O.Gelsen, E.Kluge, W.Kreuder and H.Spreitzer :“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１５５】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０［nm］（好ましくは４０〜１００［nm］）とすれば良い。
【０１５６】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光およびそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０１５７】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１５８】
陽極４５２３まで形成された時点でＥＬ素子４５１０が完成する。なお、ここでいうＥＬ素子４５１０とは、画素電極（陰極）４５１７と、発光層４５１９と、正孔注入層４５２２および陽極４５２３で形成された保持容量とを指す。
【０１５９】
ところで、本実施例では、陽極４５２３の上にさらにパッシベーション膜４５２４を設けている。パッシベーション膜４５２４としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これにより電子装置の信頼性が高められる。
【０１６０】
以上のように本実施例において説明してきた電子装置は図１６のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強いＥＬ駆動用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能な電子装置が得られる。
【０１６１】
本実施例において説明した構造を有するＥＬ素子の場合、発光層４５１９で発生した光は、矢印で示されるようにＴＦＴが形成された基板の逆方向に向かって放射される。
【０１６２】
[実施例６]
本実施例では、実施例５の図１６に示した画素部において、ＥＬ素子４５１０の構造を反転させた構造について説明する。説明には図１８を用いる。なお、図１６の構造と異なる点はＥＬ素子の部分とＴＦＴ部分だけであるので、その他の説明は省略することとする。
【０１６３】
図１６において、スイッチング用ＴＦＴ４５０２は公知の方法で形成されたＰチャネル型ＴＦＴを用いる。ＥＬ駆動用ＴＦＴ４５０３は公知の方法で形成されたＰチャネル型ＴＦＴを用いる。ここで、スイッチング用ＴＦＴとＥＬ駆動用ＴＦＴとは、その極性の同じ物を用いることが望ましい。
【０１６４】
本実施例では、画素電極（陽極）４５２５として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１６５】
そして、樹脂膜でなる第３の層間絶縁膜４５２６が形成された後、発光層４５２８が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層４５２９、アルミニウム合金でなる陰極４５３０が形成される。
【０１６６】
その後、実施例５と同様に、有機ＥＬ材料の酸化を防止するためのパッシベーション膜４５３２が形成され、こうしてＥＬ素子４５３１が形成される。
【０１６７】
本実施例において説明した構造を有するＥＬ素子の場合、発光層４５２８で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。
[実施例７]
本発明において、三重項励起子からの燐光を発光に利用できるＥＬ材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＥＬ素子の低消費電力化、長寿命化、および軽量化が可能になる。
【０１６８】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
（T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda,（Elsevier Sci.Pub., Tokyo,1991）p.437.）
上記の論文により報告されたＥＬ材料（クマリン色素）の分子式を以下に示す。
【０１６９】
【化１】
0004798865.tif 000002
【０１７０】
（M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395（1998）p.151.）
上記の論文により報告されたＥＬ材料（Ｐｔ錯体）の分子式を以下に示す。
【０１７１】
【化２】
0004798865.tif 000003
【０１７２】
（M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75（1999）p.4.）
（T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38（12B）（1999）L1502.）
上記の論文により報告されたＥＬ材料（Ｉｒ錯体）の分子式を以下に示す。
【０１７３】
【化３】
0004798865.tif 000004
【０１７４】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。なお、本実施例の構成は、実施例１〜実施例６のいずれの構成とも自由に組みあせて実施することが可能である。
【０１７５】
[実施例８]
本発明の電子装置を用いたＥＬディスプレイは、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子機器の表示部として用いることが出来る。例えば、ＴＶ放送等を大画面で鑑賞するには対角３０インチ以上（典型的には４０インチ以上）のＥＬディスプレイの表示部として本発明の電子装置を用いると良い。
【０１７６】
なお、ＥＬディスプレイには、パソコン用表示装置、ＴＶ放送受信用表示装置、広告表示用表示装置等の全ての情報表示用表示装置が含まれる。また、その他にも様々な電子機器の表示部として本発明のＥＬディスプレイを用いることが出来る。
【０１７７】
その様な本発明の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、ＥＬディスプレイを用いることが望ましい。それら電子機器の具体例を図２２および図２３に示す。
【０１７８】
図２２（Ａ）はＥＬディスプレイであり、筐体３３０１、支持台３３０２、表示部３３０３等を含む。本発明の電子装置は表示部３３０３に用いることが出来る。ＥＬディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。
【０１７９】
図２２（Ｂ）はビデオカメラであり、本体３３１１、表示部３３１２、音声入力部３３１３、操作スイッチ３３１４、バッテリー３３１５、受像部３３１６等を含む。本発明の電子装置は表示部３３１２に用いることが出来る。
【０１８０】
図２２（Ｃ）はヘッドマウントＥＬディスプレイの一部（右片側）であり、本体３３２１、信号ケーブル３３２２、頭部固定バンド３３２３、表示部３３２４、光学系３３２５、表示装置３３２６等を含む。本発明の電子装置は表示装置３３２６に用いることが出来る。
【０１８１】
図２２（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体３３３１、記録媒体（ＤＶＤ等）３３３２、操作スイッチ３３３３、表示部（ａ）３３３４、表示部（ｂ）３３３５等を含む。表示部（ａ）３３３４は主として画像情報を表示し、表示部（ｂ）３３３５は主として文字情報を表示するが、本発明の電子装置はこれら表示部（ａ）３３３４、表示部（ｂ）３３３５に用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１８２】
図２２（Ｅ）はゴーグル型表示装置（ヘッドマウントディスプレイ）であり、本体３３４１、表示部３３４２、アーム部３３４３を含む。本発明の電子装置は表示部３３４２に用いることが出来る。
【０１８３】
図２２（Ｆ）はパーソナルコンピュータであり、本体３３５１、筐体３３５２、表示部３３５３、キーボード３３５４等を含む。本発明の電子装置は表示部３３５３に用いることが出来る。
【０１８４】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型あるいはリア型のプロジェクターに用いることも可能となる。
【０１８５】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、ＥＬディスプレイは動画表示に好ましい。
【０１８６】
また、ＥＬディスプレイは発光している部分が電力を消費するため、省消費電力化のためには発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部にＥＬディスプレイを用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１８７】
図２３（Ａ）は携帯電話であり、本体３４０１、音声出力部３４０２、音声入力部３４０３、表示部３４０４、操作スイッチ３４０５、アンテナ３４０６を含む。本発明の電子装置は表示部３４０４に用いることが出来る。なお、表示部３４０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることが出来る。
【０１８８】
図２３（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体３４１１、表示部３４１２、操作スイッチ３４１３、３４１４を含む。本発明の電子装置は表示部３４１２に用いることが出来る。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部３４１４は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０１８９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜実施例７に示したいずれの構成の電子装置を用いても良い。
【発明の効果】
本発明の構成による画素を有する電子装置を用いることにより、ソース信号線やゲート信号線もＥＬ素子を流れる電流の供給に利用できるようになるため、電流供給線全体の実質的な配線抵抗を低減することが出来る。その結果、ＥＬ素子の輝度の低下および輝  度ムラを改善する事が出来る。
【０１９０】
また、ＥＬ素子を流れる電流の通路が増えるため、クロストークを改善することが出来る。加えて、配線抵抗が低減されることにより、負荷が軽くなるので、電流供給線の電圧をパルス状に変化させるとき、その波形になまりを生じにくくすることが出来る。よって、パネルのサイズを大きくしても、輝度の低下やクロストークなどの表示不良が生じにくくなり、画質の向上に大きく寄与することが出来る。
【図面の簡単な説明】
【図１】    本発明の電子装置の画素部の回路図。
【図２】    実施例１に示しているＥＬディスプレイへの適用を説明する回路構成例。
【図３】    実施例１に示しているＥＬディスプレイへの適用を説明する回路構成例。
【図４】    実施例１に示しているＥＬディスプレイへの適用を説明する回路構成例。
【図５】    実施例１に示しているＥＬディスプレイへの適用を説明する回路構成例。
【図６】    実施例１に示しているＥＬディスプレイへの適用を説明する回路構成例。
【図７】    実施例１に示しているＥＬディスプレイへの適用を説明する回路構成例。
【図８】    実施例１に示している回路の駆動方法を説明するタイミングチャート。
【図９】    実施例１に示している回路の駆動方法を説明するタイミングチャート。
【図１０】    実施例１に示しているカラーＥＬディスプレイへの適用を説明する回路構成例。
【図１１】    実施例２に示している電子装置の作製工程例を示す図。
【図１２】    実施例２に示している電子装置の作製工程例を示す図。
【図１３】    実施例２に示している電子装置の作製工程例を示す図。
【図１４】    実施例３に示している電子装置の上面図および断面図。
【図１５】    実施例４に示している電子装置の上面図および断面図。
【図１６】    実施例５に示している電子装置の画素部断面図。
【図１７】    実施例５に示している電子装置の作製肯定例を示す図。
【図１８】    実施例６に示している電子装置の画素部断面図。
【図１９】    従来の電子装置の回路図。
【図２０】    実施例１に示しているＥＬディスプレイへの適用を説明する回路構成例。
【図２１】    実施例１に示している回路の駆動方法を説明するタイミングチャート。
【図２２】    本発明の電子装置を組み込んだ電子機器の例を示す図。
【図２３】    本発明の電子装置を組み込んだ電子機器の例を示す図。
【図１】
0004798865.tif 000005
【図２】
0004798865.tif 000006
【図３】
0004798865.tif 000007
【図４】
0004798865.tif 000008
【図５】
0004798865.tif 000009
【図６】
0004798865.tif 000010
【図７】
0004798865.tif 000011
【図８】
0004798865.tif 000012
【図９】
0004798865.tif 000013
【図１０】
0004798865.tif 000014
【図１１】
0004798865.tif 000015
【図１２】
0004798865.tif 000016
【図１３】
0004798865.tif 000017
【図１４】
0004798865.tif 000018
【図１５】
0004798865.tif 000019
【図１６】
0004798865.tif 000020
【図１７】
0004798865.tif 000021
【図１８】
0004798865.tif 000022
【図１９】
0004798865.tif 000023
【図２０】
0004798865.tif 000024
【図２１】
0004798865.tif 000025
【図２２】
0004798865.tif 000026
【図２３】
0004798865.tif 000027