(57)【特許請求の範囲】
【請求項１】
第１陽極／陰極層と、真性半導体層と、第２陽極／陰極層とを備えるフォトダイオードであって、
相互に対向する第１主表面と第２主表面とを備えた半導体基板と、
上記の第１主表面に形成された第１誘電層と、
上記の第２主表面から上記の半導体基板と第１誘電層とを通って延びる第１導電通路であって、上記の半導体基板から第２誘電材料によって分離されているものと、
上記の第２主表面から上記の半導体基板と第１誘電層とを通って延びる第２導電通路であって、上記の半導体基板から上記の第２誘電材料によって分離されているものと、
第１誘電層上に形成され、第１導電通路と電気的に連結されて、第１導電率を有する第１陽極／陰極層と、
上記の第１陽極／陰極層上に形成された真性半導体層と、
上記の真性半導体層上に形成され、第２導電通路と電気的に連結されて、第１導電率とは反対の第２導電率を有する第２陽極／陰極層とからなるもの。
【請求項２】
請求項１に記載のフォトダイオードであって、第１誘電層が酸化物であるもの。
【請求項３】
請求項１に記載のフォトダイオードであって、第１導電率がｐ型およびｎ型の一方であり、第２導電率が他方であるもの。
【請求項４】
フォトダイオード配列であって、
相互に対向する第１主表面と第２主表面とを備えたＳＯＩ基板であって、第１主表面に
近接する誘電層を有するものと、
上記のＳＯＩ基板の第１主表面上の誘電層に形成されたフォトダイオード層であって、
上記の誘電層に近接する第１陽極／陰極層を、そして上記のフォトダイオード層の露出面
に近接する第２陽極／陰極層とを有するものと、
上記のフォトダイオード層に第２陽極／陰極層に近接して形成され、上記の誘電層まで
のびる１つ以上の陽極／陰極通路と、
上記のＳＯＩ基板の第２主表面から、ＳＯＩ基板と誘電層とを通って延びる第１導電通路および第２導電通路であって、第１導電通路が第１陽極／陰極層に電気的に連結されており、第２導電通路が、少なくとも１つの陽極／陰極通路と電気的に連結すると共に、第２陽極／陰極層に電気的に連結しているものとからなるもの。
【請求項５】
フォトダイオード配列の製造方法であって、
相互に対向する第１主表面と第２主表面とを備えたＳＯＩ基板であって、第１主表面に近接する誘電層を有するものを提供し、
上記のＳＯＩ基板の第１主表面上の誘電層にフォトダイオード層を形成し、このフォトダイオード層は上記の誘電層に近接する第１陽極／陰極層を、そして上記のフォトダイオード層の露出面に近接する第２陽極／陰極層とを有しており、
上記のフォトダイオードの上記露出面に上記の誘電層まで延びる１つ以上の陽極／陰極溝を形成し、
上記の１つ以上の陽極／陰極溝の両側をドープし、
上記のＳＯＩ基板の第２主表面から上記のＳＯＩ基板と誘電層とを通って延びる第１通路溝および第２通路溝を形成し、
上記の第１陽極／陰極層に電気的に連結される第１導電層を第１通路溝に形成し、
上記の第２陽極／陰極層に電気的に連結される第２導電層を第２通路溝に形成することからなるもの。
【請求項６】
請求項５に記載した方法であって、
上記のＳＯＩ基板の第２主表面の平坦化、研削および研磨の少なくとも１つを含むもの。
【請求項７】
請求項５に記載した方法であって、１つ以上の陽極／陰極溝ならびに第１通路溝および第２通路溝が、プラズマ・エッチング、反応イオンエッチング(ＲＩＥ)および化学エッチングの１つを用いて形成されるもの。
【請求項８】
請求項５に記載した方法であって、ドーピングが、イオン打ち込み、固体拡散、液体拡散、ｓｐｉｎ−ｏｎ沈着、プラズマ・ドーピング、気相ドーピングおよびレーザ・ドーピングの１つにより為されるもの。
【発明の詳細な説明】
【技術分野】
【０００１】
[関連技術の記載]
本願は、“バックリットフォトダイオードおよびバックリット・フォトダイオートの製造方法”と称する２００５年１２月１６日出願の米国仮出願第６０／７５０,８７３号の優先権を主張するものである。
【背景技術】
【０００２】
本発明は、バックリット・フォトダイオード配列、特に、後ろ側接点を有するＳＯＩ基板(絶縁物層上にケイ素を設けた基板)上に形成されたバックリット・フォトダイオード配列に関する。
【０００３】
光子検知器あるいはフォト検知器(またはフォトダイオードと言う)は放射パワーあるいは光を直接電流に変換する半導体装置である。ＰＩＮダイオードあるいはＰＩＮフォトダイオードが一般に当業界で知られている。ＰＩＮ／ＮＩＰダイオードはフォート検知器の１つの形態である。
【０００４】
ＰＩＮダイオードは、ｐ−ドープされた半導体領域とｎ−ドープされた半導体領域の間に挟まれた、大きくて、中性にドープされた真性領域を備えた１つのタイプのフォトダイオードである。ＰＩＮダイオードの名前は、その材料である、正、真性および負(ＰＩＮ)の層形から来ている。ＰＩＮダイオードは、その電気導電率の増加を入射放射の強度、波長および／または変調率の関数として示す。
【０００５】
ＰＩＮダイオードは無線周波数(ＲＦ)およびマイクロウェーブ周波数で可変抵抗器として作動する。ＰＩＮダイオードの抵抗値は前向きのバイアスされた直流電流によってのみ決定される。ＰＩＮダイオードが０バイアスあるいはリバース・バイアス(逆バイアス)である高無線周波数(ＲＦ)では、本質的には逆電圧とは別個の平列板コンデンサとして現れる。
【０００６】
フォトコンダクタ配列は、基板あるいはウェーハ上に一緒に配置されたＰＩＮ／ＮＩＰのようなフォート検知器の複数個のグループである。
後側に接点を有するＳＯＩ基板上に形成されたバックリット・フォトダイオード配列を提供することが望ましい。
【発明の開示】
【課題を解決するための手段】
【０００７】
簡単に述べると、本発明の１つの実施例は、相互に対向する第１主表面と第２主表面とを備えた半導体基板と、上記の第１主表面に形成された第１誘電層と、上記の第２主表面から延びる第１導電通路と、上記の第２主表面から延びる第２導電通路とを含むフォトダイオードからなる。上記の第１導電通路は上記の半導体基板と第１誘電層とを通って延びる。第１導電通路は第２誘電材料により半導体基板から分離されている。第２導電通路は半導体基板と第１誘電層とを通って延びている。第２導電通路は、第２誘電材料により半導体基板から分離されている。上記のフォトダイオードは、上記の第１誘電層に形成された第１陽極／陰極層と、この第１陽極／陰極層に形成された真性半導体層と、この真性半導体層に形成された第２陽極／陰極層とを含む。第１陽極／陰極層は電気的に第１導電通路に連結されていて、第１導電率を有するものである。第２陽極／陰極層は、第２導電通路に電気的に連結されていて、第１導電率とは反対の第２導電率を有するものである。
【０００８】
本発明のもう１つの実施例は、ＳＯＩ基板とフォトダイオード層とを含むフォトダイオード配列からなる。このＳＯＩ基板は相互に対向する第１主表面と第２主表面と、この第１主表面に近接する誘電層とを有する。上記のフォトダイオード層は、上記のＳＯＩ基板の第１主表面上の誘電層に形成される。上記のフォトダイオードは上記の誘電層に近接する第１陽極／陰極層を、そしてその露出面に近接する第２陽極／陰極層とを有する。この第２陽極／陰極層に近接して、１つ以上の陽極／陰極通路がフォトダイオード層に形成され、誘電層まで延びている。第１導電通路および第２導電通路がＳＯＩ基板の第２主表面からＳＯＩ基板と誘電層とを通って延びている。第１導電通路が、第１陽極／陰極層に電気的に連結し、第２導電通路が、第２陽極／陰極層に電気的に連結している。
【０００９】
本発明の更にもう１つの実施例は、相互に対向する第１主表面と第２主表面とを備えたＳＯＩ基板を提供することを含む、フォトダイオード配列の製造方法である。上記のＳＯＩ基板は第１主表面に近接する誘電層を有する。フォトダイオード層がＳＯＩ基板の第１主表面上の誘電層に形成されている。このフォトダイオード層は上記の誘電層に近接して第１陽極／陰極層を有し、その露出面に近接して第２陽極／陰極層を有する。１つ以上の陽極／陰極溝が第２陽極／陰極層に近接してフォトダイオード層に形成されている。この１つ以上の陽極／陰極溝が誘電層まで延び、その両壁がドープされる。第１および第２通路溝がＳＯＩ基板の第２主表面からＳＯＩ基板と誘電層とを通って延びている。第１導電層が第１通路溝に形成され、第１陽極／陰極層に電気的に連結されている。第２導電層が第２通路溝に形成され、第２陽極／陰極層に電気的に連結されている。
【発明を実施するための最良の形態】
【００１０】
本発明の上記の概要および以下の詳細な説明は添付図面と共に読めばより良く理解される。本発明を図示するため、図面には現在好ましい実施例が示されているが、本発明は、図示されている正確な装置および器具に限定されるものではない。
【００１１】
ある種の用語が以下の説明に便宜上のみ使われているが、これに限定されるものでない。“右”、“左”、“下方”および“上方”の言葉は言及している図面の方向を示す。“内方”および“外方”は、それぞれ、記載されている物体およびその指摘された部分の幾何学的中央に向かうあるいはそこから遠のく方向を言う。上記の用語には上記の言葉と、それらの派生語と、類似の意味の言葉を含む。加えて、クレームおよび明細書の対応部分に使われている“a”の言葉は“少なくとも１つ”を意味する。
【００１２】
ここに使用されているように、導電率とは記載されている実施例に限定されれる。然し、当業者であれば、ｐ−型導電率はｎ−型導電率と交換でき、それでも装置は機能的には正しいことを知っている(すなわち、第１あるいは第２導電率型)。よって、ここで用いる場合、ｎあるいはｐと言っているのはｎとｐあるいはｐとｎに置き代えられることを意味する。
【００１３】
更に、ｎ＋及びｐ＋は、強くドープされたｎ領域及びｐ領域をそれぞれ意味する。ｎ＋＋及びｐ＋＋は、非常に強くドープされたｎ領域およびｐ領域をそれぞれ意味する。ｎ−及びｐ−は、弱くドープされたｎ領域およびｐ領域をそれぞれ意味する。ｎ−−及びｐ−−は、非常に弱くドープされたｎ領域およびｐ領域をそれぞれ意味する。然し、そのような相対的ドーピングの言葉は限定的なものと解釈すべきではない。
【００１４】
図面を詳細に参照すると、全体を通じて同様の符号が同様の要素を示し、図１には、本発明の好ましい実施例による、いくつかのフォトダイオード１２を含むフォトダイオード配列１０が示されている。
【００１５】
各フォトダイオード１２は、半導体基板２０を含み、この半導体基板２０は相互に対向する第１主表面２０ａおよび第２主表面２０ｂと、第１主表面２０ａ上に形成されている第１誘電層２２と、第１導電通路３４と、第２導電通路３６とを備える。第１導電通路３４は第２主表面２ｂから半導体基板２０と第１誘電層２２とを通って延びる。第１導電通路３４は第２誘電材料３８により半導体基板２０から分離されている。第２導電通路３６は又第２主表面２０ｂから半導体基板２０と第１誘電層２２とを通って延びている。第２導電通路３６は同様に第２誘電材料３８により半導体基板２０から分離している。フォトダイオード１２は又第１誘電層２２に形成された陽極／陰極層２４と、真性半導体層２６に形成された第２陽極／陰極層３２とを含む。第１陽極／陰極層２４は第１導電通路３４に電気的に連結されて、第１導電率を有する。第２陽極／陰極層３２は第２導電通路３６に電気的に連結されて、第１導電率とは反対の第２導電率を有する。特に、フォトダイオード配列１０はＳＯＩ基板２０を含み、このＳＯＩ基板２０は第１主表面２０ａに近接する誘電層２２を有する。フォトダイオード層１４がＳＯＩ基板２０の第１主表面２０ａ上の誘電層２２に形成されている。各フォトダイオード１２は、誘電層２２に近接する第１陽極／陰極層２４を有し、そして真性半導体層２６の露出面に近接する第２陽極／陰極層３２を有する。１つ以上の陽極／陰極通路２８が各第２陽極／陰極層３２に近接して、各フォトダイオード１２に形成されている。その陽極／陰極通路２８はＳＯＩ基板２０の誘電層２２にまで延びている。複数個の第１導電通路３４および第２導電通路３６がＳＯＩ基板２０の第２主表面２０ｂに形成されている。これら第１導電通路３４および第２導電通路３６はＳＯＩ基板２０と誘電層２２とを通って延びている。第１導電通路３４の各々は各第１陽極／陰極２４に電気連結しており、第２導電通路３６は第２陽極／陰極３２に電気的に連結している。
【００１６】
本発明から逸脱することなく、第１導電率はｐ型およびｎ型の一方であり、第２導電率はその他方であり得る。例えば、配列１０のフォトダイオード１２は、本発明から逸脱することなく、ＰＩＮダイオードあるいはＮＩＰダイオードでもよい。半導体基板２０はケイ素(Ｓi)で形成されるのが好ましいが、ヒ化ガリウム (ＧaＡs)、ゲルマニウム(Ｇe)等のその他の材料で形成されてもよい。
【００１７】
一般に、半導体結晶が不純物を含んでいない場合、存在する唯一の電荷保有物は共有連結の熱破壊により生じたものであり、導電性は純粋半導体材料の特徴である。そのような結晶は“真性”半導体と称されている。ＰＩＮあるいはＮＩＰダイオードと言う場合は、当業界では従来弱くドープされた真性領域を含むものを言う場合使用されていた。ここでは、半導体基板あるいは半導体基板／エピタキシアル層を“真性”と言及するため用いられるが、本発明のフォトダイオード配列は、半導体基板が弱くドープされているかあるいはより一層強くドープされている場合でさえドープされていない基板と匹敵する働きをするものである。従って、“真性”の言葉は限定的に解釈されるべきでなく、本発明は、色々の材料から形成された純粋およびドープされた半導体基板を包含し得るものである。
【００１８】
図８に示されているように、フォトダイオード配列１０は露出面２６ａに形成された複数個の陽極／陰極通路２８とこれらの陽極／陰極通路で形成された複数個の隣接する陽極／陰極３２とを含むのが好ましい。この複数個の陽極/陰極３２は、フォトダイオード配列１０をＸ線あるいはコンピュータ造影(ＣＴ)法のような映像に用いる場合、映像の画素と組み合わせてもよい。
【００１９】
再び、図１に関し、フォトダイオード配列１０は、第２主基板表面２０ｂに近接する第１導電通路３４および第２導電通路３６の上あるいはこれらと接触して形成される後側接点４０および４２とを含む。
【００２０】
図２から図７は１つの可能なフォトダイオード配列１０の製造方法を示す。この方法は、図２に示すように、相互に対向する第１主表面２０ａおよび第２主表面２０ｂを備えたＳＯＩ基板を提供することを含む。ＳＯＩ基板２０は第１表面２０ａに近接する誘電層２２を有する。図３Ａに関して、第１陽極／陰極層２４はＳＯＩ基板２０の第１主表面２０ａ上の誘電層２２に形成されている。真性半導体層２６が次いで第１陽極／陰極層２４に形成される。図３Ｂに示されているように、１つ以上の陽極／陰極溝および好ましくは複数個の間隔を開けて離れた陽極／陰極溝２８’が露出面２６’に近接して真性半導体２６に形成される。上記の１つ以上の陽極／陰極溝２８’は第１陽極／陰極層から誘電層２２まで延びる。
【００２１】
図４Ａに関し、上記の１つ以上の陽極／陰極溝２８’の側壁２８ａおよび２８ｂが第１陽極／陰極層２４の導電率とは反対の導電率を有するドーパントでドープされる。図４Ｂに関し、陽極／陰極溝２８’は任意でドープされていないポリシリコンをレフィルして陽極／陰極通路２８を形成してもよい。次いで、露出面２６ａと陽極／陰極通路２８を平坦化して余分なポリシリコンを取除く。図５Ａに示されているように、露出面２６ａがドープされて第２陽極／陰極層３２を形成する。そのドーパントは第１陽極／陰極層２４の導電率とは反対の導電率のものである。第２陽極／陰極層３２は又、通路溝２８’が形成される前に形成することが出来る。
【００２２】
ＳＯＩ基板２０は下記の通路溝３４’および３６’のエッチング時間を短縮するため所望のように薄くできる。然し、ＳＯＩ基板２０は十分な強度を保持するに足る厚さを維持すべきである。図５Ｂに関し、第１および第２通路溝３４’および３６’がＳＯＩ基板２０の第２主表面に形成されている。第１および第２通路溝３４’および３６’はＳＯＩ基板２０から誘電層２２まで延びる。図６は、通路溝３４’および３６’の両壁が酸化物のような誘電材料で任意で裏打ちされているのを示す。次いで図６Ｂに示されているように、通路溝３４’および通路溝３６’は第１誘電層２２を通って第１陽極／陰極層２４までエッチングされている。溝３４’は第１陽極／陰極層２４に当接し、溝３６’は陽極／陰極通路２８の１つに当接している。図７に関し、第１導電層３９が第１通路溝３４’に形成されて、この第１導電層３９は第１陽極／陰極２４に電気的に連結されている。第２導電層４１が第２通路溝３６’に形成されており、この第２導電層４１は第２陽極／陰極３２に電気的に連結されている。金属／ケイ化金属の沈着により両導電通路３４および３６ならびに後側接触パッド４０および４２の役割を果たす。
【００２３】
図８に関し、陽極／陰極通路２８は又フォトダイオードを相互から分離させる役目を為す。分離のため溝形成に代えて、ドープされた分離領域を用いてもよい。フォトダイオード配列１０の露出面２６ａを選択的にマスクして第３導電率の第２ドーパントでドープする。(通路２８に代わる)ドープされた分離領域は、露出面２６ａから半導体基板２０の少なくとも第１主表面２０ａまで延びる。
【００２４】
半導体基板２０および／または真性半導体層２６の表面は、必要なら、以下の工程の１つ以上を用いて平滑化する。
(i) 等方性プラズマ・エッチングを用いて、溝の表面から薄いシリコン層(一般には１００―１０００Å)を除去する。
(ii) 犠牲二酸化ケイ素層を溝の表面上で成長させ、緩衝酸化物エッチングあるいは希釈フッ化水素(ＨＦ)酸エッチングのようなエッチングを用いて除去する。
【００２５】
これらの技術のいずれかあるいは両方を用いると、残留応力および好ましくない汚染物を除去しつつ、丸い角を備えた平滑な溝表面を生成することができる。然し、垂直壁と方形角を備えることが望ましい場合は、上記の等方性エッチングに代え異方性エッチング方法が用いられる。等方性エッチングとは反対に、異方性エッチングはエッチングされる材料においてエッチング率と方向が異なるものを意味する。
【００２６】
イオン打ち込み、固体拡散、液体拡散、ｓｐｉｎ−ｏｎ沈着、プラズマドーピング、気相ドーピング、レーザ・ドーピング等の1つを用いてドーピングが為される。ホウ素(Ｂ)でのドーピングではｐ型領域が多くなり、リン酸Ｐドーピングではｎ型領域が多くなり、ヒ素Ａsドーピングではｎ型領域が多くなる。アンチモンＳb、ビスマスＢi、アルミニウムＡl、インジウムＩn、ガリウムＧa等のその他のドーパントが、真性半導体層２６の材料とドーピングの所望の強度によって、用いられる。
【００２７】
ドーパントを拡散により施してもよい。真性半導体層２６は、約７００℃から約１２００℃の適切な拡散チャンバにホウ素あるいはリン酸等の固体源に近接して置かれる。あるいは、真性半導体層２６は約７００℃から約１２００℃のドーパントの液体源に晒される。
【００２８】
あるいは又、ドーパントは打ち込んでもよい。真性半導体層２６は、約４０〜１０００ＫｅＶの範囲の高エネルギー・レベルでホウ素Ｂ、リンＰ、ヒ素Ａs等を打ち込む。エネルギー・レベルは約２００〜１０００ＫｅＶの範囲が好ましいが、ドーパントを十分に打ち込めるよう選択すべきである。第２ドーパントは、ホウ素Ｂ、リンＰ、ヒ素Ａs等である。第２陽極／陰極層は第１導電率を有する。１２００℃までの温度での工程における更なる打ち込みが、打ち込まれたドーパントが基板に十分に貫通(driven)されるように１２時間までの間為される。
【００２９】
後側接点４０あるいは４２は、スパッタリング、蒸発および／または電気メッキにより形成され、図１に示されているフォトダイオード配列１０になる。接点４０および４２はアルミニウムＡl、アルミニウム・シリコンＡl[％Ｓi]、銅Ｃu、金Ａu、銀Ａg、チタニウムＴi、タングステンＷ、ニッケルＮi等の金属およびこれらの組み合わせ、あるいはドープされたあるいはドープされていないポリシリコンでもよい。接点４０および４２は又異なる金属の層でもよい。
【００３０】
この技術分野で知られているその他の処理工程を本発明から逸脱することなく用いても良い。
【００３１】
接着工程は１２００℃までの温度で約数分から６時間までの間焼鈍し炉での基板の焼きなましを含んでもよい。任意で、接着工程はシリコン基板の表面を水(Ｈ２Ｏ)および過酸化水素(Ｈ２Ｏ２)で濡らし、濡らしたシリコン基板を共にプレスし、８００〜１２００℃で焼鈍す前に乾燥させることを含んでもよい。プラズマエッチングを用いて、接着するシリコン基板の表面上の不純酸化物を除去する。次いで、その他の処理工程全てを為してフォトダイオード配列を形成する。
【００３２】
本発明の第２の好ましい実施例によるフォトダイオード配列１０のもう１つの製造方法は相互に対向する第１主表面２０ａおよび第２主表面２０ｂを備えた半導体基板２０を提供することを含む。酸化物層２２が半導体基板２０の第１主表面２０ａに形成され、この酸化物層２２の上に第１導電率のエピタキシアル層２４が沈着あるいは成長される。エピタキシアル成長あるいは沈着は約１２００℃までの温度の適切な反応室で生じる。その他の処理工程の全てが次いで為されてフォトダイオード配列１０を形成する。
【００３３】
従って、フォトダイオード配列１０は、両側が適切にドープされた１枚の基板から形成でき、共に接着され適切にドープされた複数枚の基板からも作成でき、適切にドープされるエピタキシアル成長層を備えた基板からも作成でき、エピタキシアル層を備えた基板から作成され、この基板を適切にドープしても作成できる。
【００３４】
以上より、本発明は、後側接点を備えたＳＯＩ基板上に形成されたバックリット・フォトダイオード配列に関することが分かる。当業者であれば、上記の実施例を、その広い発明的概念から逸脱することなく変更できることは認識するであろう。よって、本発明は開示された特定の実施例に限定されず、添付のクレームに記載された本発明の精神と範囲内の変形例もカバーするものである。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の好ましい実施例による、後側接点を有するＳＯＩ基板上に形成されたフォトダイオード配列の部分断面正面図である。
【図２】図１に示すフォトダイオード配列を形成するためのＳＯＩ基板の部分断面正面図である。
【図３】図３Ａおよび図３Ｂは、陽極／陰極溝形成を示す、部分的に形成されたフォトダイオード配列の部分断面正面図である。
【図４】図４Ａお呼びは図４Ｂは、溝のドープと任意の溝のレフィルを示す、部分的に形成されたフォトダイオード配列の部分断面正面図である。。
【図５】図５Ａ及び図５Ｂは、表面拡散と後側通路の溝形成を示す、部分的に形成されたフォトダイオード配列の部分断面正面図である。
【図６】図６Ａ及び図６Ｂは、通路の側壁の酸化を示す、部分的に形成されたフォトダイオード配列の部分断面正面図である。
【図７】図７は金属／ケイ化金属接点の沈着を示す、部分的に形成されたフォトダイオード配列の部分的断面正面図である。
【図８】図８は分離溝あるいはインプラントを示す、図１に示したフォトダイオード配列の平面図である。
【図１】
0004755577.tif 000002
【図２】
0004755577.tif 000003
【図３】
0004755577.tif 000004
【図４】
0004755577.tif 000005
【図５】
0004755577.tif 000006
【図６】
0004755577.tif 000007
【図７】
0004755577.tif 000008
【図８】
0004755577.tif 000009