(57)【特許請求の範囲】
【請求項１】
多数のゲートライン、前記多数のゲートラインと絶縁されて交差する多数のデータライン、前記ゲートラインに連結されるゲート電極と前記データラインに連結されるソース電極とを有する多数の薄膜トランジスタ、前記薄膜トランジスタのドレーン電極に連結される画素電極、及び前記画素電極に対向して共通電圧を印加するための共通電極が形成されており、前記画素電極と前記共通電極との間に液晶が注入されており、各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含み、ゲート信号遅延を補償するための信号遅延補償部を含む液晶ディスプレイパネル;
前記液晶ディスプレイパネルを駆動させるために前記ゲートラインに薄膜トランジスタをオン／オフさせるゲート信号を印加するゲートドライバー;
前記液晶ディスプレイパネルを駆動させるために前記データラインに画像信号を現わすデータ信号を印加するデータドライバー;
前記信号遅延補償部にゲート信号遅延補償のための所定のパルスを出力する信号源；
前記ゲートドライバーから前記薄膜トランジスタをオンさせるための信号を印加するようにし、前記データドライバーから前記画素にデータ信号を印加するようにする信号制御部；
を含むことを特徴とするゲート信号遅延補償機能を有する液晶ディスプレイ装置。
【請求項２】
前記信号遅延補償部は、
前記ゲートラインの端部に配置される薄膜トランジスタのドレーンを一つに連結し、前記液晶ディスプレイパネルの外部から所定の直流電圧を伝達する補償電圧伝達ラインをさらに含むことを特徴とする請求項１に記載のゲート信号遅延補償機能を有する液晶ディスプレイ装置。
【請求項３】
前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されることを特徴とする請求項２に記載のゲート信号遅延補償機能を有する液晶ディスプレイ装置。
【請求項４】
多数のゲートライン;
前記多数のゲートラインと絶縁して交差する多数のデータライン;
前記ゲートラインに連結されるゲート電極と前記データラインに連結されるソース電極とを有する多数の薄膜トランジスタ;
前記薄膜トランジスタのドレーン電極に連結される画素電極;
前記画素電極に対向して共通電圧を印加するための共通電極;
前記画素電極と前記共通電極との間に注入される液晶;
各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含み、ゲート信号遅延を補償するための信号遅延補償部；
を含むことを特徴とするゲート信号遅延補償機能を有する液晶ディスプレイパネル。
【請求項５】
前記信号遅延補償部は、前記ゲートライン端部に配置される薄膜トランジスタのドレーンを一つに連結し、前記液晶ディスプレイパネルの外部から所定の直流電圧を伝達する補償電圧伝達ラインをさらに含むことを特徴とする請求項４に記載のゲート信号遅延補償機能を有する液晶ディスプレイパネル。
【請求項６】
前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されることを特徴とする請求項５に記載のゲート信号遅延補償機能を有する液晶ディスプレイパネル。
【請求項７】
液晶ディスプレイパネルに付加されてゲートラインの信号遅延を補償するための信号遅延補償回路において、
各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含む多数の遅延補償要素;
前記遅延補償要素と連結され、前記液晶ディスプレイパネルの外部から所定の直流電圧の供給を受けて前記多数の遅延補償要素の各々に伝達するための補償電圧伝達ライン；
を含むことを特徴とするゲート信号遅延補償回路。
【請求項８】
前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されており、前記薄膜トランジスタのドレーンは前記補償電圧伝達ラインと連結されることを特徴とする請求項７に記載のゲート信号遅延補償回路。
【請求項９】
液晶ディスプレイパネルに付加されてゲートラインの信号遅延を補償するための各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含む多数の遅延補償要素と補償電圧伝達ラインとを含む信号遅延補償回路を用いるゲート信号遅延補償方法において、
前記補償電圧伝達ラインに所定の直流電圧を印加する第１段階;
前記各々の遅延補償要素によって遅延されたゲート信号が入力されているゲートラインだけを前記補償電圧伝達ラインと通じるようにして前記遅延されたゲート信号が前記所定の直流電圧によって上昇するようにする第２段階；
を含むことを特徴とするゲート信号遅延補償方法。
【請求項１０】
前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されており、前記薄膜トランジスタのドレーンは前記補償電圧伝達ラインと連結されることを特徴とする請求項９に記載のゲート信号遅延補償方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイ装置、液晶パネル、より詳しくは、ゲートラインの抵抗及び容量によるゲートオン信号の遅延を補償するためのゲート信号遅延補償機能を有する液晶ディスプレイ装置、液晶ディスプレイパネルに関する。
また本発明は、ゲート信号遅延補償方法、より詳しくは、液晶ディスプレイパネルにおいてゲート信号の遅延を補償する方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ型液晶表示装置（ＴＦＴ-ＬＣＤ）は現在生産されているメイン機種となる液晶ディスプレイ装置であり、液晶ディスプレイパネルの大型化と高解像度化が今後の最も大きな課題である。このように液晶ディスプレイパネルが大型化し解像度が高くなるほど、パネル内のデータラインとゲートラインとが長くなってライン抵抗が増加し、各ライン間に交差（ｃｒｏｓｓｏｖｅｒ）する地点が多くなるので各ラインの寄生容量（ｃａｐａｃｉｔａｎｃｅ）も増加し、特に今後に要求される高開口率のパネルの設計時には画素と各ラインとの間の重畳（ｏｖｅｒｌａｐ）が増加して信号遅延が非常に深刻になる。
【０００３】
図３では従来の技術の液晶ディスプレイパネルでの前記ゲート信号遅延を図示している。前記図３を参照すると、ゲート信号は入力地点では矩形波であるが、パネル上の該当ラインに伝送されながらゲートラインの端部では前記ラインの抵抗及び容量によって信号遅延が発生し、それに基づいて前記矩形波が歪曲される結果を招く。前記図３（ｂ）に示すように、ゲートライン端部のゲート信号は歪曲によって遅延された波形を有し、このようなゲート信号遅延は液晶ディスプレイパネル内の各画素での充電特性を悪化させるようになるが、これは信号遅延が著しいほどゲート信号のゲートオン区間が短くなり、これによって各画素の充電量が不充分になるためである。
【０００４】
高解像度の大型液晶ディスプレイパネルではこのような信号遅延により画質が低下する問題を解決するために、液晶ディスプレイパネル内のゲートラインの両側で信号を印加する駆動方法が主に用いられている。
【発明が解決しようとする課題】
しかし、このような方法は駆動集積回路（ＤｒｉｖｅｒＩＣ）の数が２倍に増加するために製品の価格競争力が低下するようになる問題点がある。
【０００５】
本発明はこのような問題点を解決するためのものであって、生産費用の上昇を招く別途の駆動ＩＣの付加なく既存の液晶ディスプレイパネルの製造とともに容易に形成することができ、簡単な回路で構成されて液晶ディスプレイパネルの特性に不必要な影響を与えず、ゲートラインの抵抗及び容量によるゲートオン信号の遅延を補償するためのゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法を提供することにある。
【０００６】
【課題を解決するための手段】
このような目的を達成するために、本発明に係るゲート信号遅延補償機能を有する液晶ディスプレイ装置は、
多数のゲートライン、前記多数のゲートラインと絶縁されて交差する多数のデータライン、前記ゲートラインに連結されるゲート電極と前記データラインに連結されるソース電極とを有する多数の薄膜トランジスタ、前記薄膜トランジスタのドレーン電極に連結される画素電極、及び前記画素電極に対向して共通電圧を印加するための共通電極が形成されており、前記画素電極と前記共通電極との間に液晶が注入されており、各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含み、ゲート信号遅延を補償するための信号遅延補償部を含む液晶ディスプレイパネル;
前記液晶ディスプレイパネルを駆動させるために前記ゲートラインに薄膜トランジスタをオン／オフさせるゲート信号を印加するゲートドライバー;
前記液晶ディスプレイパネルを駆動させるために前記データラインに画像信号を現わすデータ信号を印加するデータドライバー;
前記信号遅延補償部にゲート信号遅延補償のための所定のパルスを出力する信号源；
前記ゲートドライバーから前記薄膜トランジスタをオンさせるための信号を印加するようにし、前記データドライバーから前記画素にデータ信号を印加するようにする信号制御部；を含んでいる。
【０００７】
好ましくは、前記信号遅延補償部は、前記ゲートライン端部に配置される薄膜トランジスタのドレーンを一つに連結し、前記液晶ディスプレイパネルの外部から所定の直流電圧を伝達する補償電圧伝達ラインをさらに含むことを特徴とする。
【０００８】
好ましくは、前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されることを特徴とする。
【０００９】
本発明のまた他の一つの特徴によるゲート信号遅延補償回路は、液晶ディスプレイパネルに付加されてゲートラインの信号遅延を補償するための信号遅延補償回路であり、各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含む多数の遅延補償要素、及び前記遅延補償要素と連結され、前記液晶ディスプレイパネルの外部から所定の直流電圧の供給を受けて前記多数の遅延補償要素の各々に伝達するための補償電圧伝達ラインを含む。
【００１０】
本発明のまた他の一つ特徴によるゲート信号遅延補償方法は、液晶ディスプレイパネルに付加されてゲートラインの信号遅延を補償するための各々のゲートラインの端部に連結されて、前記ゲートラインの端部から遅延されたゲート信号が入力されると逆方向の電圧がかかるダイオードと、前記ダイオードをスイッチングする薄膜トランジスタとを含む多数の遅延補償要素と補償電圧伝達ラインととを含む信号遅延補償回路を用いるゲート信号遅延補償方法であり、前記補償電圧伝達ラインに所定の直流電圧を印加する第１段階、及び前記各々の遅延補償要素によって遅延されたゲート信号が入力されているゲートラインだけを前記補償電圧伝達ラインと通じるようにして前記遅延されたゲート信号が前記所定の直流電圧によって上昇するようにする第２段階を含む。
【００１１】
好ましくは、前記ダイオードは、電流出力端子が前記ゲートラインの端部と連結されており、電流入力端子が前記薄膜トランジスタのソースと連結されており、前記薄膜トランジスタのゲートは前記ダイオード素子の電流出力端子及び前記ゲートラインの共通端に連結されており、前記薄膜トランジスタのドレーンは前記補償電圧伝達ラインと連結されることを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明による好ましい実施例を詳細に説明する。
【００１３】
図１は、本発明のゲート信号遅延補償機能を備えた液晶ディスプレイ装置の好ましい一実施例の構成を示す。
【００１４】
前記図１に示したように、本発明のゲート信号遅延補償機能を備えた液晶ディスプレイ装置の好ましい一実施例は、多数のゲートライン８２０、多数のデータライン８３０、ゲート電極とソース電極とを有する多数の薄膜トランジスタ（ＴＦＴ）、画素電極、及び共通電極が形成されており、画素電極と共通電極との間に液晶が注入されており、多数のゲートライン８２０の端部に連結されてゲート信号遅延を補償するための信号遅延補償部８５０を含む液晶ディスプレイパネル８００と、ゲートドライバー６００と、データドライバー５００と、信号源１００と、信号制御部３００とを含む。
【００１５】
図２は、本発明のゲート信号遅延補償機能を備えた液晶ディスプレイパネルの好ましい一実施例の構成を示す。
【００１６】
前記図２に示したように、ゲート信号遅延補償液晶ディスプレイパネルの好ましい一実施例は、多数のゲートライン８２０、多数のデータライン８３０、多数の薄膜トランジスタ、画素電極、共通電極、液晶、及び前記多数のゲートライン８２０の端部に連結されてゲート信号遅延を補償するための信号遅延補償部８５０を含むが、ここで、前記信号遅延補償部８５０は、前記多数のゲートライン８２０の各々の端部に連結される多数の遅延補償要素３０、及び前記遅延補償要素３０と連結され、前記液晶ディスプレイパネルの外部から所定の直流電圧の供給を受けて前記多数の遅延補償要素の各々に伝達するための補償電圧伝達ライン４０を含む。
【００１７】
また、ここで前記遅延補償要素３０は、電流出力端子が前記ゲートライン８２０の端部に連結され、電流入力端子が薄膜トランジスタ２０のソースと連結されて、前記電流入力端子から前記電流出力端子の方向にだけ電流が流れるようにするダイオード素子１０、及びゲートが前記ダイオード素子１０の電流出力端子及び前記ゲートラインの共通端に連結され、ソースが前記ダイオード素子１０の電流入力端子に連結され、ドレーンが前記補償電圧伝達ライン４０に連結されて、前記ゲートと前記ソースとの間の電圧差によって前記ドレーンから前記ソースに電圧補償のための電流が流れるようにする遅延補償薄膜トランジスタ２０を含む。
【００１８】
図３は、本発明によって信号遅延が補償されたゲート信号を、従来の技術の遅延されたゲート信号と比較して示す。
【００１９】
本発明によるゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法によれば、前記図３（ｃ）に示したように、ゲート信号遅延が補償され、ゲートがハイレバルに維持される。即ち、ゲートオン区間でのゲート波形が、図３（ａ）のゲートライン入力波形と同等な程度に回復可能であり、ゲート信号遅延による充電時間の不足問題を克服することができる。
【００２０】
ゲートラインの端部から前記遅延されたゲート信号が入力されると、前記遅延補償要素３０内のダイオード素子１０には逆方向の電圧がかかって電流は前記ダイオード素子１０を通じて流れることができず、それによってゲートラインに連結された遅延補償薄膜トランジスタ２０のゲート電圧のみが上昇して前記遅延補償薄膜トランジスタ２０のゲートとソースとの間の電圧差が発生し、一般的なＭＯＳトランジスタの特性上、前記ゲートとソースとの間の電圧差がしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を越える場合に、前記遅延補償薄膜トランジスタ２０はオン状態になる。
【００２１】
従って、前記遅延補償薄膜トランジスタ２０のドレーンに連結された補償電圧伝達ライン４０から前記ドレーンの電位と前記ソースの電位とが同等になるまで補償電流が流れるようになり、この電流によって前記ゲートラインの電位が上昇して前記ゲート信号遅延は補償されて最終的に前記図３の下段のようなゲート信号の波形を得るようになる。
【００２２】
また、前記ゲート信号が全く印加されない他のゲートラインに連結された遅延補償薄膜トランジスタ２０のゲートでは前記遅延された信号程度の電圧上昇さえも起こらないので、遅延補償薄膜トランジスタ２０がオンにならず、その結果、前記遅延されたゲート信号が印加されるゲートラインのみが選択的に前記補償電圧伝達ライン４０と通じるので、駆動されてはならない他のゲートラインが同時に駆動されて画像の質を低下させる問題は発生しない。
【００２３】
本発明によるゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法は、本発明の技術的思想の範囲内で多様な形態に変形、応用可能であり、前記好ましい実施例に限定されない。
【００２４】
また、前記実施例と図面は発明の内容を詳細に説明するためだけであり、発明の技術的思想の範囲を限定しようとする目的ではなく、以上で説明した本発明は本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想をはずれない範囲内で多様な置換、変形及び変更可能であるので、前記実施例及び添付した図面に限定されるわけではない。
【００２５】
【発明の効果】
本発明によるゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法によって、生産費用の上昇を招く別途の駆動ＩＣの付加なく既存の液晶ディスプレイパネルの製造とともに容易に形成することができ、簡単な回路で構成されて液晶ディスプレイパネルの特性に不必要な影響を与えず、ゲートラインの抵抗及び容量によるゲートオン信号の遅延を補償するためのゲート信号遅延補償機能を備えた液晶ディスプレイ装置、液晶ディスプレイパネル及びゲート信号遅延補償方法を提供することができる。
【図面の簡単な説明】
【図１】本発明のゲート信号遅延補償機能を備えた液晶ディスプレイ装置の好ましい一実施例の構成を示す図面である。
【図２】本発明のゲート信号遅延補償液晶ディスプレイパネルの好ましい一実施例の構成を示す図面である。
【図３】本発明によって信号遅延が補償されたゲート信号を従来の技術の遅延されたゲート信号と比較して示す図面である。
【符号の説明】
１０   ダイオード素子
２０   遅延補償薄膜トランジスタ
３０   遅延補償要素
４０   補償電圧伝達ライン
１００   信号源
３００   信号制御部
５００   データドライバー
６００   ゲートドライバー
８００   液晶ディスプレイパネル
８２０   ゲートライン
８３０   データライン
８５０   信号遅延補償部
【図１】
0004790926.tif 000002
【図２】
0004790926.tif 000003
【図３】
0004790926.tif 000004