(57)【特許請求の範囲】
【請求項１】
入力される等価パルスを含む画像同期パルスの周波数を判別する同期周波数判別回路であって、
複数のデータを格納するための複数のバッファと、
基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを上記複数のバッファに順次格納する第１の手段と、
上記各バッファに格納したデータを、値の大きさに従って並べ替える第２の手段と、
並べ替え後に、誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択し、選択したバッファのデータ値を平均化する第３の手段と、
上記基準周波数および平均化データに基づいて周波数を求める第４の手段と、を有し、
上記第１の手段は、
基準周波数の基準クロックを出力するクロック発生部と、
上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を出力するエッジ検出部と、
上記基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするカウンタと、
上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納する入力側スイッチング部と、を含み、
上記第３の手段は、
上記第２の手段で並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出す出力側スイッチング部と、
上記出力側スイッチング部により読み出されたバッファのデータを加算する加算部と、
上記加算部の加算値を上記選択して読み出したデータ数により除して平均化して平均化データを出力する平均化部と、を含み、
上記第４の手段は、
上記基準クロックの基準周波数を上記平均化部の平均化データにより除して周波数を求める
同期周波数判別回路。
【請求項２】
上記第２の手段は、バッファに格納したデータに対して昇順または降順に並び替え処理を行う
請求項１記載の同期周波数判別回路。
【請求項３】
上記第３の手段は、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する
請求項１記載の同期周波数判別回路。
【請求項４】
上記第３の手段は、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する
請求項２記載の同期周波数判別回路。
【請求項５】
入力される等価パルスを含む画像同期パルスの周波数を判別して求める周波数判別回路を含み、求めた周波数に基づいて画像処理データを生成する第１の回路と、
上記第１の回路による画像処理データに基づいて、入力画像信号に所定の処理を行う第２の回路と、を有し、
上記周波数判別回路は、
複数のデータを格納するための複数のバッファと、
基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを上記複数のバッファに順次格納する第１の手段と、
上記各バッファに格納したデータを、値の大きさに従って並べ替える第２の手段と、
並べ替え後に、誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択し、選択したバッファのデータ値を平均化する第３の手段と、
上記基準周波数および平均化データに基づいて周波数を求める第４の手段と、を有し、
上記第１の手段は、
基準周波数の基準クロックを出力するクロック発生部と、
上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を出力するエッジ検出部と、
上記基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするカウンタと、
上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納する入力側スイッチング部と、を含み、
上記第３の手段は、
上記第２の手段で並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出す出力側スイッチング部と、
上記出力側スイッチング部により読み出されたバッファのデータを加算する加算部と、
上記加算部の加算値を上記選択して読み出したデータ数により除して平均化して平均化データを出力する平均化部と、を含み、
上記第４の手段は、
上記基準クロックの基準周波数を上記平均化部の平均化データにより除して周波数を求める
画像処理装置。
【請求項６】
入力される等価パルスを含む画像同期パルスの周波数を判別して求める周波数判別回路を含み、求めた周波数に基づいて画像処理データを生成する第１の回路と、
上記第１の回路による画像処理データに基づいて、入力画像信号に所定の処理を行う第２の回路と、
画像信号から画像同期パルスを分離し、上記第１の回路および第２の回路に供給する同期分離回路と、を有し、
上記周波数判別回路は、
複数のデータを格納するための複数のバッファと、
基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを上記複数のバッファに順次格納する第１の手段と、
上記各バッファに格納したデータを、値の大きさに従って並べ替える第２の手段と、
並べ替え後に、誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択し、選択したバッファのデータ値を平均化する第３の手段と、
上記基準周波数および平均化データに基づいて周波数を求める第４の手段と、を有し、
上記第１の手段は、
基準周波数の基準クロックを出力するクロック発生部と、
上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を出力するエッジ検出部と、
上記基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするカウンタと、
上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納する入力側スイッチング部と、を含み、
上記第３の手段は、
上記第２の手段で並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出す出力側スイッチング部と、
上記出力側スイッチング部により読み出されたバッファのデータを加算する加算部と、
上記加算部の加算値を上記選択して読み出したデータ数により除して平均化して平均化データを出力する平均化部と、を含み、
上記第４の手段は、
上記基準クロックの基準周波数を上記平均化部の平均化データにより除して周波数を求める
画像処理装置。
【請求項７】
上記第２の手段は、バッファに格納したデータに対して昇順または降順に並び替え処理を行う
請求項５または６記載の画像処理装置。
【請求項８】
上記第３の手段は、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する
請求項５または６記載の画像処理装置。
【請求項９】
上記第３の手段は、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する
請求項７記載の画像処理装置。
【請求項１０】
上記画像同期パルスは、水平同期信号パルスを含む
請求項５または６記載の画像処理装置。
【請求項１１】
上記画像同期パルスは、水平同期信号パルスを含む
請求項８記載の画像処理装置。
【請求項１２】
入力される等価パルスを含む画像同期パルスの周波数を判別する同期周波数判別方法であって、
基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを順次確保する第１のステップと、
上記確保した複数のデータを、値の大きさに従って並べ替える第２のステップと、
並べ替え後に、誤データが含まれる可能性の高いデータを除いたデータを選択し、選択したデータ値を平均化する第３のステップと、
上記基準周波数および平均化データに基づいて周波数を求める第４のステップと、を有し、
上記第１のステップは、
上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を得るステップと、
基準周波数の基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするステップと、
上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納するステップと、を含み、
上記第３のステップは、
上記第２のステップで並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出すステップと、
上記読み出されたバッファのデータを加算するステップと、
加算値を上記選択して読み出したデータ数により除して平均化して平均化データを得るステップと、を含み、
上記第４のステップは、
上記基準クロックの基準周波数を上記平均化データにより除して周波数を求めるステップを含む
同期周波数判別方法。
【請求項１３】
上記第２のステップでは、バッファに格納したデータに対して昇順または降順に並び替え処理を行う
請求項１２記載の同期周波数判別方法。
【請求項１４】
上記第３のステップでは、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する
請求項１２記載の同期周波数判別方法。
【請求項１５】
上記第３のステップでは、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する
請求項１３記載の同期周波数判別方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえば非同期式映像同期周波数を判別する同期周波数判別回路、それを用いた画像処理装置、および同期周波数判別方法に関するものである。
【０００２】
【従来の技術】
画像の同期周波数判別は、マイクロコンピュータ（以下、マイコンという）内部のフリーランカウンタを用いて同期信号の間隔をカウントし、実周波数化する方式が−般的である。
【０００３】
ところで、このように実周波数化する方式において、インターレース信号の場合、垂直同期区間およびその前後に等価パルスが含まれることから、同パルスによる水平周波数の誤判別を避ける目的で、垂直同期近傍の水平パルスをカウントに用いない方法がとられていた。
この方法では、通常、垂直同期が入力されてからある一定時間（約１msec）後から、水平パルスの取り込みを開始する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した方法は、垂直同期が入力されてからある一定時間（約１msec）後から、水平パルスの取り込みを開始する方式であるため、水平周波数の測定開始トリガとして垂直同期信号が必要となり、垂直同期に不具合が発生した場合、水平周波数測定に影響を与えるという不利益がある。
【０００５】
また、垂直同期区間に水平同期の取り込みができない従来の方式では、水平同期の取り込み時間を１Ｖ（１垂直同期区間）以下に収める必要があることから、垂直周期の制約を受ける欠点がある。
そのため、同期周波数が水平／垂直共に広範囲に亘るマルチスキャンシステムには不向きである。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、等価パルスおよび外乱ノイズ等の影響を受け難く、また水平／垂直を各々独立で判定することが可能な同期周波数判別回路、それを用いた画像処理装置、および同期周波数判別方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、入力される等価パルスを含む画像同期パルスの周波数を判別する同期周波数判別回路であって、複数のデータを格納するための複数のバッファと、基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを上記複数のバッファに順次格納する第１の手段と、上記各バッファに格納したデータを、値の大きさに従って並べ替える第２の手段と、並べ替え後に、誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択し、選択したバッファのデータ値を平均化する第３の手段と、上記基準周波数および平均化データに基づいて周波数を求める第４の手段と、を有し、上記第１の手段は、基準周波数の基準クロックを出力するクロック発生部と、上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を出力するエッジ検出部と、上記基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするカウンタと、上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納する入力側スイッチング部と、を含み、上記第３の手段は、上記第２の手段で並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出す出力側スイッチング部と、上記出力側スイッチング部により読み出されたバッファのデータを加算する加算部と、上記加算部の加算値を上記選択して読み出したデータ数により除して平均化して平均化データを出力する平均化部と、を含み、上記第４の手段は、上記基準クロックの基準周波数を上記平均化部の平均化データにより除して周波数を求める。
【０００８】
また、本発明の画像処理装置は、入力される等価パルスを含む画像同期パルスの周波数を判別して求める周波数判別回路を含み、求めた周波数に基づいて画像処理データを生成する第１の回路と、上記第１の回路による画像処理データに基づいて、入力画像信号に所定の処理を行う第２の回路と、を有し、上記周波数判別回路は、複数のデータを格納するための複数のバッファと、基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを上記複数のバッファに順次格納する第１の手段と、上記各バッファに格納したデータを、値の大きさに従って並べ替える第２の手段と、並べ替え後に、誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択し、選択したバッファのデータ値を平均化する第３の手段と、上記基準周波数および平均化データに基づいて周波数を求める第４の手段と、を有し、上記第１の手段は、基準周波数の基準クロックを出力するクロック発生部と、上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を出力するエッジ検出部と、上記基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするカウンタと、上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納する入力側スイッチング部と、を含み、上記第３の手段は、上記第２の手段で並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出す出力側スイッチング部と、上記出力側スイッチング部により読み出されたバッファのデータを加算する加算部と、上記加算部の加算値を上記選択して読み出したデータ数により除して平均化して平均化データを出力する平均化部と、を含み、上記第４の手段は、上記基準クロックの基準周波数を上記平均化部の平均化データにより除して周波数を求める。
【０００９】
また、本発明の画像処理装置は、入力される等価パルスを含む画像同期パルスの周波数を判別して求める周波数判別回路を含み、求めた周波数に基づいて画像処理データを生成する第１の回路と、上記第１の回路による画像処理データに基づいて、入力画像信号に所定の処理を行う第２の回路と、画像信号から画像同期パルスを分離し、上記第１の回路および第２の回路に供給する同期分離回路と、を有し、上記周波数判別回路は、上記周波数判別回路は、複数のデータを格納するための複数のバッファと、基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを上記複数のバッファに順次格納する第１の手段と、上記各バッファに格納したデータを、値の大きさに従って並べ替える第２の手段と、並べ替え後に、誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択し、選択したバッファのデータ値を平均化する第３の手段と、上記基準周波数および平均化データに基づいて周波数を求める第４の手段と、を有し、上記第１の手段は、基準周波数の基準クロックを出力するクロック発生部と、上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を出力するエッジ検出部と、上記基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするカウンタと、上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納する入力側スイッチング部と、を含み、上記第３の手段は、上記第２の手段で並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出す出力側スイッチング部と、上記出力側スイッチング部により読み出されたバッファのデータを加算する加算部と、上記加算部の加算値を上記選択して読み出したデータ数により除して平均化して平均化データを出力する平均化部と、を含み、上記第４の手段は、上記基準クロックの基準周波数を上記平均化部の平均化データにより除して周波数を求める。
【００１０】
また、本発明では、上記第２の手段は、バッファに格納したデータに対して昇順または降順に並び替え処理を行う。
【００１１】
また、本発明では、上記第３の手段は、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する。
【００１２】
また、本発明では、上記画像同期パルスは、水平同期信号パルスを含む。
【００１３】
また、本発明は、入力される等価パルスを含む画像同期パルスの周波数を判別する同期周波数判別方法であって、基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを順次確保する第１のステップと、上記確保した複数のデータを、値の大きさに従って並べ替える第２のステップと、並べ替え後に、誤データが含まれる可能性の高いデータを除いたデータを選択し、選択したデータ値を平均化する第３のステップと、上記基準周波数および平均化データに基づいて周波数を求める第４のステップと、を有し、上記第１のステップは、上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を得るステップと、基準周波数の基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするステップと、上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納するステップと、を含み、上記第３のステップは、上記第２のステップで並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出すステップと、上記読み出されたバッファのデータを加算するステップと、加算値を上記選択して読み出したデータ数により除して平均化して平均化データを得るステップと、を含み、上記第４のステップは、上記基準クロックの基準周波数を上記平均化データにより除して周波数を求めるステップを含む。
【００１４】
また、本発明では、上記第２のステップでは、バッファに格納したデータに対して昇順または降順に並び替え処理を行う。
【００１５】
また、本発明では、上記第３のステップでは、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する。
【００１６】
本発明によれば、基準周波数に基づいて連続して入力される同期パルス、たとえば水平同期信号のパルス間隔が順次に求められ、求められたデータはそれぞれバッファに順次に格納される。
バッファに格納された一連のデータ中には同期の欠落等によるカウント値の大きい誤データおよび、等価パルス／ノイズ等によるカウント値の小さい誤データが不規則に含まれることとなるが、これらのデータがたとえば昇順（または降順）に並び替られる。これにより、誤データをバッファの上下限エリアに集中させることで誤データ群の一括削除が可能となる。
そして、削除後の残したバッファのデータ値のみの平均化データが求められ、たとえばこの平均化データで、基準周波数を除して周波数が求められる。
これにより、外乱の影響を抑制することが可能となる。
また、水平同期に含まれる等価パルスを一旦バッファに取込むことが前提となっていることから、垂直同期信号とのタイミング調整が不要となり、水平／垂直独立で周波数判別が可能となる。
【００１７】
【発明の実施の形態】
図１は、本発明に係る同期周波数判別回路を採用した画像処理装置の一実施形態を示しブロック構成図である。
【００１８】
本画像処理装置１０は、図１に示すように、アナログ／デジタル（Ａ／Ｄ）コンバータ１１、同期分離回路１２、第１の回路としてのシステムマイコン１３、第２の回路としてのスキャンコンバータ等の信号処理回路１４、およびディスプレイ１５を有している。
【００１９】
Ａ／Ｄコンバータ１１は、入力されるアナログ画像信号ＡＩＭをデジタル信号に変換して信号処理回路１４に供給する。
【００２０】
同期分離回路１２は、アナログ画像信号ＡＩＭから水平同期信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣを分離して、システムマイコン１３、および信号処理回路１４に供給する。
【００２１】
システムマイコン１３は、同期分離回路１２による水平同期信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣを受けて水平同期信号のパルス間隔をデータ群としてバッファに確保し、確保したデータに対して昇順（または降順）に並び替え（ソートを行った後）処理を行い、最小および最大付近のデータを切り捨て、残したデータ群を平均値化することにより周波数を求め、求めた周波数に基づいて信号処理回路１４で必要な画像用処理データを生成して、信号処理回路１４に供給する。
【００２２】
図２は、システムマイコン１３における同期周波数判別回路部分の機能を説明するための機能ブロック図である。
【００２３】
本実施形態に係る同期周波数判別回路は、図２に示すように、クロック発生部１３１１、エッジ検出部１３１２、カウンタ１３１３、入力側スイッチング部１３１４、バッファメモリ部１３１５、ソート部１３１６、出力側スイッチング部１３１７、スイッチ切替部１３１８、加算部１３１９、平均化部１３２０、および周波数化部１３２１を含んでいる。
たとえばこれらの要素のうち、クロック発生部１３１１、エッジ検出部１３１２、カウンタ１３１３の機能部はハードウエアにより実現され、残りの機能部はソフトウエアにより実現される。
また、本発明の第１の手段にはクロック発生部１３１１、エッジ検出部１３１２、カウンタ１３１３、および入力側スイッチング部１３１４が含まれ、第２の手段にはソート部１３１６が含まれ、第３の手段には出力側スイッチング部１３１７、スイッチ切替部１３１８、加算部１３１９、および平均化部１３２０が含まれ、第４の手段には周波数化部１３２１が含まれる。
【００２４】
クロック発生部１３１１は、水晶発振器ＸＴＡＬによる発振信号を受けてたとえば周波数１ＭＨｚの基準クロックφをカウンタ１３１３、および周波数化部１３２１に供給する。
【００２５】
エッジ検出部１３１２は、水平同期信号Ｈ−ＳＹＮＣのたとえば立ち下がりエッジを検出して同期エッジ信号Ｓ1312をカウンタ１３１３に供給する。
【００２６】
カウンタ１３１３は、クロック発生部１３１１による基準クロックφ、およびエッジ検出部１３１２による同期エッジ信号Ｓ1312に基づいて、入力された同期エッジから次のエッジが入力されるまでの基準クロック数をカウントする。
【００２７】
入力側スイッチング部１３１４は、入力水平同期信号パルスの割り込みによりカウンタ１３１３のカウンタ値データをバッファメモリ部１３１５に順次格納する。
【００２８】
バッファメモリ部１３１５は、複数のデータを格納するための複数のバッファを有し、入力側スイッチング部１３１４によりカウンタ１３１３のカウンタ値データが順次格納され、格納されたデータがソート部１３１６によりソートされ、ソートされたデータが、出力側スイッチング部１３１７により選択的に読み出される。
バッファメモリ部１３１５に格納された一連のデータ中には同期の欠落等によるカウント値の大きい誤データおよび、等価パルス／ノイズ等によるカウント値の小さい誤データが不規則に含まれることとなる。
なお、バッファメモリ部１３１５は、たとえばＲＡＭ(Random Access Memory)により構成される。
【００２９】
ソート部１３１６は、バッファメモリ部１３１５に格納された入力側スイッチング部１３１４によりカウンタ１３１３のカウンタ値データを、昇順（または降順）に並び替える。
【００３０】
出力側スイッチング部１３１７は、スイッチ切替部１３１８による選択信号Ｓ1318に基づいて、ソート後の最小および最大付近のデータを切り捨て、残したｍ個のデータ群を読み出し、加算部１３１９に供給する。
【００３１】
スイッチ切替部１３１８は、あらかじめ設定されたあるいは外部から与えられたデータに基づいて、バッファメモリ部１３１５におけるソート後の最小および最大付近の切りデータを切り捨て、読み出すべきデータを選択させるための選択信号Ｓ1318を出力側スイッチング部１３１７に供給し、また、選択して読み出すデータ数ｍを平均化部１３２０に供給する。
【００３２】
加算部１３１９は、出力側スイッチング部１３１７を介して読み出されたｍ個の選択データを加算し、その加算値Ａを平均化部１３２０に供給する。
【００３３】
平均化部１３２０は、加算部１３１９により加算値Ａを、スイッチ切替部１３１８による選択データ数ｍにより除して、平均データＡｖを算出して、周波数化部１３２１に供給する。
【００３４】
周波数化部１３２１は、クロック発生部１３１１による基準クロックφの周波数（たとえば１ＭＨｚ）を平均化部１３２０による平均データＡｖにより除して判別周波数ｆを算出する。
【００３５】
信号処理回路１４は、たとえばスキャンコンバータからなり、システムマイコン１３により供給された処理データに基づいて、Ａ／Ｄコンバータ１１によるデジタル画像信号に対して所定処理、たとえばデジタル信号を所定クロックで画像メモリに書き込み、次に書き込まれたデータをたとえば書き込み用クロックと異なる周波数のクロックに同期させて読み出して、たとえばプラズマディスプレイの縦横の画素数に合わせた映像信号Ｓ１４を生成して、ディスプレイ１５に供給する。
【００３６】
次に、上記構成による動作を、図３および図４に関連付けて説明する。
ここで、図３は動作を説明するためのタイミングチャート、図４は動作を説明するためのフローチャートである。
【００３７】
アナログ画像信号ＡＩＭがＡ／Ｄコンバータ１１、および同期分離回路１２に供給される。
Ａ／Ｄコンバータ１１では、入力されたアナログ画像信号ＡＩＭがデジタル信号に変換されて信号処理回路１４に供給される。
また、同期分離回路１２においては、入力されたアナログ画像信号ＡＩＭから水平同期信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣが分離されて、システムマイコン１３、および信号処理回路１４に供給される。
【００３８】
システムマイコン１３においては、たとえば図３（ａ）に示すような周波数５０ｋＨｚの水平同期信号Ｈ−ＳＹＮＣがエッジ検出部１３１２に入力される。
エッジ検出部１３１２では、水平同期信号Ｈ−ＳＹＮＣのたとえば立ち下がりエッジが検出され、同期エッジ信号Ｓ1312がカウンタ１３１３に供給される（ＳＴ１）。
カウンタ１３１３には、エッジ検出部１３１２による同期エッジ信号Ｓ1312に加えて、クロック発生部１３１１で発生された周波数１ＭＨｚの基準クロックφが供給される（ＳＴ２）。
そして、カウンタ１３１３においては、クロック発生部１３１１による基準クロックφ、およびエッジ検出部１３１２による同期エッジ信号Ｓ1312に基づいて、図３（ｂ）に示すように、入力された同期エッジから次のエッジが入力されるまでの基準クロック数ｔがカウントされる。
【００３９】
これと並行して、入力側スイッチング部１３１４を介して、図３（ｃ）に示すように、入力水平同期信号パルスの割り込みによりカウンタ１３１３のカウンタ値データｔがバッファメモリ部１３１５に順次格納される。
このとき、図４に示すように、バッファ総数をｎ（図３の例では１６）、取り込み位置設定用変数をｘとすると、バッファへのデータｔの取り込みがｘがバッファ総数２ｎ以上になるまで繰り返される（ＳＴ４〜ＳＴ６）。
【００４０】
なお、この段階において、バッファメモリ部１３１５に格納された一連のデータ中には同期の欠落等によるカウント値の大きい誤データおよび、等価パルス／ノイズ等によるカウント値の小さい誤データが不規則に含まれることとなる。
仮に、この段階において、バッファに格納したデータのみから平均値を計算する場合、
全データ和／バッファ数＝２６０／１６＝１６．２５
より、周波数計算結果は、
１ＭＨｚ／１６．２５＝６１．５ｋＨｚ
となり、等価パルス等の誤データが周波数演算に多大な影響を与えることとなる。
【００４１】
したがって、本実施形態では、この段階での周波数演算は行わず、以下に説明するように、バッファデータに対し、最大値および最小値付近の誤データをある程度削除した後、周波数演算を行う必要があるが、バッファには正常なデータと誤データが不規則に混在しているため、そのままでは削除すべきデータの抽出が困難である。
【００４２】
そこで、次に、ソート部１３１６において、ノイズを除去するため、図３（ｄ）に示すように、ｎ個のバッファ１３１５に格納されたバッファデータが昇順（または降順）に並び替えられる（ＳＴ６）。
これにより、誤データをバッファの上下限付近に集中させ、データの一括削除を容易にしている。
【００４３】
ここで、スイッチ切替部１３１８においては、あらかじめ設定されたあるいは外部から与えられたデータに基づいて、バッファメモリ部１３１５におけるソート後の最小および最大付近の切りデータを切り捨て、読み出すべきデータを選択させるための選択信号Ｓ1318が生成されて出力側スイッチング部１３１７に供給される。また、スイッチ切替部１３１８から選択して読み出すデータ数ｍが平均化部１３２０に供給される。
そして、出力側スイッチング部１３１７により、スイッチ切替部１３１８による選択信号Ｓ1318に基づいて、ソート後の最小および最大付近のデータが切り捨てられ、残したｍ個のデータ群が読み出されて加算部１３１９に供給される。
【００４４】
図３の例では、（ｅ）に示すように、最大付近１データ、最小付近で６データを一括削除して、残りの９データを加算部１３１９に供給している。
【００４５】
そして、加算部１３１９において、出力側スイッチング部１３１７を介して読み出されたｍ個の選択データの加算処理が行われ、その加算値Ａが平均化部１３２０に供給される（ＳＴ７〜ＳＴ１３）。
【００４６】
平均化部１３２０では、加算部１３１９により加算値Ａが、スイッチ切替部１３１８による選択データ数ｍにより除して、平均データＡｖが算出され、周波数化部１３２１に供給される（ＳＴ１４）。
周波数化部１３２１においては、クロック発生部１３１１による基準クロックφの周波数１ＭＨｚが平均化部１３２０による平均データＡｖにより除して判別周波数ｆが算出される（ＳＴ１５）。
【００４７】
このように、最大付近１データ、最小付近６データを一括削除した場合の平均値は、
残データ和／バッファ数＝１６５／９＝１８．３３
となり、周波数計算結果は、
１ＭＨｚ／１８．３３＝５４．５ｋＨｚ
となる。
すなわち、水平同期／垂直同期各々のパルス間隔をデータ群としてバッファに確保し、確保したデータに対して昇順（または降順）の並び替え（ソートを行った後）を行い、ソート後のバッファデータの最小および最大付近のデータを切り捨て、残したデータ群を平均値化することにより周波数を求めることにより、周波数演算精度が向上することになる。
【００４８】
また、本アルゴリズムでは、バッファデータに対して最大付近データ（同期欠落時）の削除数および最小付近データ（等価パルスおよびノイズ混入時）の削除数が独立で、かつ容易に設定できる。
このため、信号の種類（ノイズを多く含むＶＴＲ等の判別、周波数測定精度を必要とするＰＣ信号等）に応じてノイズ除去性能を切り替えることが可能であり、さらに、測定した周波数の安定度を検出することでリアルタイムにノイズ除去レベルを変化させることも可能である。
図３（ｆ）は一括削除エリアを最大付近２データ、最小付近８データに変更した場合の平均計算結果である。この場合、平均値は２０となり、
水平周波数＝１ＭＨｚ／２０．００＝５０．０ｋＨｚ
より、測定結果は周波数演算誤差０となる。
【００４９】
また、上記の処理においては、等価パルスを正規の同期信号と同様にバッファに格納してから、削除処理を施すため、垂直同期信号の影響を受けずに信号判別が可能となっている。
すなわち、上記した処理を行うことにより、従来の回路では、水平等価パルス自体をバッファに取り込まない構成のため、垂直同期信号に数msecを加えたタイミングを水平取り込みトリガとする必要があり、垂直同期が乱れた場合、若しくは同期自体が入力されなかった場合、水平パルスの取り込みが正常に行われなくなるという課題が解決される。
【００５０】
システムマイコン１３においては、上記した処理により求めた周波数に基づいて信号処理回路１４で必要な画像用処理データが生成されて、信号処理回路１４に供給される。
【００５１】
信号処理回路１４では、システムマイコン１３により供給された処理データに基づいて、Ａ／Ｄコンバータ１１によるデジタル画像信号が所定クロックで画像メモリに書き込まれ、次に書き込まれたデータがたとえば書き込み用クロックと異なる周波数のクロックに同期させて読み出されて、ディスプレイ１５の縦横の画素数に合わせた映像信号Ｓ１４が生成されて、ディスプレイ１５に供給される。
【００５２】
以上説明したように、本実施形態によれば、同期分離回路１２による水平同期信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣを受けて水平同期のパルス間隔をデータ群としてバッファに確保し、確保したデータに対して昇順（または降順）に並び替え（ソートを行った後）処理を行い、最小および最大付近のデータを切り捨て、残したデータ群を平均値化することにより周波数を求め、求めた周波数に基づいて信号処理回路１４で必要な画像用処理データを生成して、信号処理回路１４に供給するシステムマイコン１３を設けたので、外乱の影響を抑制することが可能となる。
すなわち、水平同期パルスの測定開始位置が垂直同期の影響を受けないため、取り込み時間の制約が無く、測定精度のダイナミックレンジを広く取ることが可能となる。
また、同期パルス幅を昇順に並べ替えることで、切り捨てるデータの指定が簡素になることから、
１）ノイズ除去レベルの変更が容易である。
２）信号の種類に応じてノイズ除去レベルの変更が可能である。
３）ノイズ除去レベルがリアルタイムで変更可能である。
等の利点がある。
【００５３】
また、本実施形態では、水平同期信号に含まれる等価パルスを一旦バッファに取込むことが前提となっているため、垂直同期信号とのタイミング調整が不要となり、水平／垂直独立で周波数判別が可能となる。
このように、水平／垂直同期判別が各々独立であることから、
１）個別に測定精度、耐ノイズ性の設定が可能である。
２）同期信号の断線／回路故障時の不具合部位の特定が容易となる。
等の利点がある。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、水平同期パルスの測定開始位置が垂直同期の影響を受けないため、取り込み時間の制約が無く、測定精度のダイナミックレンジを広く取ることが可能となる。
また、同期パルス幅を昇順に並べ替えることで、切り捨てるデータの指定が簡素になることから、ノイズ除去レベルの変更が容易、信号の種類に応じてノイズ除去レベルの変更が可能、ノイズ除去レベルがリアルタイムで変更可能である等の利点がある。
【００５５】
また、本発明によれば、水平／垂直同期判別が各々独立であることから、個別に測定精度、耐ノイズ性の設定が可能であり、同期信号の断線／回路故障時の不具合部位の特定が容易となる等の利点がある。
【図面の簡単な説明】
【図１】本発明に係る同期周波数判別回路を採用した画像処理装置の一実施形態を示しブロック構成図である。
【図２】図１のシステムマイコンにおける同期周波数判別回路部分の機能を説明するための図である。
【図３】動作を説明するためのタイミングチャートである。
【図４】動作を説明するためのフローチャートである。
【符号の説明】
１０…画像処理装置、１１…Ａ／Ｄコンバータ、１２…同期分離回路、１３…システムマイクロコンピュータ、１４…信号処理回路、１５…ディスプレイ、１３１１…クロック発生部、１３１２…エッジ検出部、１３１３…カウンタ、１３１４…入力側スイッチング部、１３１５…バッファメモリ部、１３１６…ソート部、１３１７…出力側スイッチング部、１３１８…スイッチ切替部、１３１９…加算部、１３２０…平均化部、１３２１…周波数化部。
【図１】
0004608727.tif 000002
【図２】
0004608727.tif 000003
【図３】
0004608727.tif 000004
【図４】
0004608727.tif 000005