(57)【特許請求の範囲】
【請求項１】
単結晶基板に荷電粒子を注入して生成した格子間原子の移動度が、前記注入により生成された原子空孔の移動度よりも大きくなるように、前記単結晶基板を−５０℃以下−２７３℃以上の低温に冷却する工程と、
前記単結晶基板の表面に前記荷電粒子を１×１０１４ｃｍ−２以上５×１０１６ｃｍ−２以下のドーズ量にて、所定の加速電圧で注入する工程と、
前記単結晶基板を室温に戻す工程
とを含み、
前記単結晶基板の表面に、それぞれの直径が前記荷電粒子の射影飛程のオーダである複数の凹部からなる蜂の巣構造のパターンを形成することを特徴とする微細パターンの形成方法。
【請求項２】
単結晶基板の表面に所定の開口部を有するマスク材を形成する工程と、
前記単結晶基板に荷電粒子を注入して生成した格子間原子の移動度が、前記注入により生成された原子空孔の移動度よりも大きくなるように、前記単結晶基板を−５０℃以下−２７３℃以上の低温に冷却する工程と、
前記マスク材の開口部を介して、前記単結晶基板の表面に前記荷電粒子を１×１０１４ｃｍ−２以上５×１０１６ｃｍ−２以下のドーズ量にて、所定の加速電圧で選択的に注入する工程と、
前記単結晶基板を室温に戻すことにより、前記単結晶基板の表面に、それぞれの直径が前記荷電粒子の射影飛程のオーダである複数の凹部からなる蜂の巣構造のパターンを形成する工程と、
前記複数の凹部の内部にそれぞれエピタキシャル成長する工程
とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は化合物半導体表面にナノメータレベルの微細パターンを形成する方法、及びこれを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
現在半導体集積回路の集積化は進み、ＤＲＡＭ等の半導体メモリにおいては、ギガビットレベルの集積密度を有した構造が実現されつつある。ギガビットレベルの集積密度を有した半導体集積回路を製造するためには、半導体集積回路を構成する半導体素子の寸法は、サブクォーターミクロンから更に微細化されたナノメータレベルの微細寸法が要求されることとなる。また、このような微細加工技術の進歩に伴い、メゾ・スコピックからアトム・スコピックレベルの半導体素子も形成出来るようになり、熱電子放射を用いたトランジスタや、単電子の振る舞いを利用した半導体素子等の量子力学的設計を用いた種々の半導体装置の試作が開始されている。
【０００３】
更に、最近は光の波長オーダの周期構造をを持つ１次元、２次元、３次元の構造体を構成し、古典光学とは異なる量子光学的現象を得ようとするフォトニック結晶の議論もなされている。
【０００４】
従来、半導体表面に微細パターンを形成するためにはフォトリソグラフィー法により微細パターンのマスクを描画し、このマスクを利用して反応性イオンエッチング（ＲＩＥ）法等により選択的にエッチングする等の高度且つ複雑な微細加工技術を必要としていた。しかし、微細パターンの寸法がナノメータレベル、即ち、光の波長以下になると、光では目的とする微細パターンを露光出来なくなる。このため光学的露光法に代わり、電子ビーム露光法やＸ線露光法が検討され、使用されつつある。
【０００５】
【発明が解決しようとする課題】
しかしながら、電子ビーム露光法やＸ線露光法を実施するためには、電子ビーム露光装置やＸ線露光装置等の１台１０億円以上する高価な装置が必要である。また、電子ビーム露光法やＸ線露光法には解決すべき種々の問題も残っている。特に、装置が大型且つ高価であるのみでなく、ランニングコストも高く、高度な技術を要求される。このため、ナノメータレベルの微細寸法を有した半導体装置は、製造コストが極めて高くなり、スループットが低いという問題がある。
【０００６】
本発明は、極めて簡単な方法で、且つ安価に半導体表面にナノメータレベルの微細パターンを形成する方法を提供することを目的とする。
【０００７】
本発明の他の目的は、安価に、ナノメータレベルの微細パターンを有した半導体装置の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、この発明による微細パターンの形成方法は、（イ）単結晶基板を−５０℃以下−２７３℃以上の低温に冷却する工程と、（ロ）単結晶基板の表面に荷電粒子を１×１０14ｃｍ-2以上５×１０16ｃｍ-2以下のドーズ量にて、所定の加速電圧で注入する工程と、（ハ）  単結晶基板を室温に戻す工程とから少なくともなることを特徴とする。ここで、「単結晶基板」には、化合物半導体単結晶基板やその他の無機材料からなる単結晶基板が含まれる。また、荷電粒子として、種々の元素のイオンを用いることが可能である。即ち、荷電粒子の注入は、周知のイオン注入技術を採用することが可能である。化合物半導体単結晶基板を低温に冷却するためには、化合物半導体単結晶基板を保持・固定する基板ホールダを液体ヘリウムや液体窒素等の所定の冷媒を用いて冷却することにより化合物半導体単結晶基板を冷却する方法等が採用できる。
【０００９】
上記の微細パターンの形成方法によれば、荷電粒子の単結晶基板注入時の温度、加速電圧、注入量を選ぶことにより、種々の単結晶基板、例えば、ガリウム・アンチモン（ＧａＳｂ）、インジウム・アンチモン（ＩｎＳｂ）、ガリウム砒素（ＧａＡｓ）、インジウム砒素（ＩｎＡｓ）やインジウム燐（ＩｎＰ）等の化合物半導体単結晶基板の表面に、ナノメータレベルの蜂の巣構造を簡単に形成することが可能である。
【００１０】
通常、室温等の一定温度以上で、イオン注入された半導体表面は、デポジットされたエネルギーが臨界値以上になる深さまで非晶質化するだけであり、表面の極端な変形はみられない。実際、本発明者らがこれまでに行った基板温度を室温にしたガリウム砒素（ＧａＡｓ）やインジウム燐（ＩｎＰ）に対するイオン注入の検討では、表面から一定深さの層の非晶質層と損傷領域が形成されるだけであり、このような特異な構造を見出すことは出来なかった。しかし、単結晶基板を−５０℃以下−２７３℃以上の低温に冷却して、荷電粒子を注入することにより、荷電粒子の射影飛程Ｒpの５〜１０倍程度の深さの凹部が単結晶基板の表面に 形成される。蜂の巣構造を構成する凹部（穴）の直径は、荷電粒子の射影飛程Ｒpのオーダである。例えば、蜂の巣構造を構成する凹部（穴）の直径がおよそ５ ０ｎｍの場合は、深さ２５０ｎｍの凹部が形成される。凹部と凹部とを隔てる壁の厚さは５ｎｍ程度である。
【００１１】
例えば、ガリウム・アンチモン（ＧａＳｂ）単結晶基板の場合、その表面に形成された蜂の巣構造を透過型電子顕微鏡で観察し、そのフーリエ変換による局所解析、及びＥＤＸによる局所組成分析を行った結果、蜂の巣構造を構成する壁にはガリウム（Ｇａ）の濃度が高い。また、蜂の巣構造を構成する壁の上部はアモルファスであるが、下部では結晶性が認められ、その方位は基板のマトリクスと整合している。これらの結果等から、蜂の巣構造の形成には、低温で荷電粒子を単結晶基板に注入した際に形成される点欠陥の挙動が支配していると考えられる。つまり、本発明の単結晶基板の表面に形成される微細構造は、以下の機構により形成されると考えられる。
【００１２】
▲１▼荷電粒子の注入（イオン注入）によって、単結晶基板の表面に、原子空孔と格子間原子が形成される；
▲２▼単結晶基板の表面に形成された原子空孔はあまり移動出来ないが、格子間原子は低温で移動する。その一部はループ等の集合体を形成し、単結晶基板表面に脈（盛り上がった部分）が発生する；
▲３▼一定の時間が経過し、低温における荷電粒子の注入が更に進んだ場合、脈の下の部分は荷電粒子が届かないため、欠陥が形成されない；
▲４▼この脈の下の部分には周辺から格子間原子が流れ込み、集合体をつくり、脈は根元部分で成長し高い壁が出来る。他方、脈ではないところでは、原子空孔は単結晶基板の表面に移動・消滅し、単結晶基板の表面はむしろ後退するので、深い巣穴（凹部）となる。
【００１３】
従って、本発明の微細パターンの形成方法においては、単結晶基板の温度ＴSUB、荷電粒子の加速電圧ＶACと荷電粒子の種類（イオン種）、荷電粒子の注入ド ーズ量φ、単結晶基板の結晶面方位等を選択することにより、凹部の直径２ｒ、深さｄ、凹部と凹部との間の壁の厚さｔ、壁の凹部の底面に対してなす角度θを精密に制御出来る。具体的には、単結晶基板の温度ＴSUBは、格子間原子と原子 空孔の移動度のバランスを考慮して単結晶基板の温度ＴSUBを決めれば良い。ま た、荷電粒子の注入により、格子間原子が単結晶基板の表面から射影飛程Ｒpの 深さに形成され、この格子間原子の一部は横方向に射影飛程Ｒp程度まで移動す る。即ち、注入イオンの射影飛程Ｒpを選ぶことにより、巣穴（凹部）のサイズ （半径）を決めることが出来る。そして、荷電粒子の注入ドーズ量φを多くすれば、単結晶基板の表面に形成される格子間原子の量が多くなり、壁をより高く出来る。即ち、荷電粒子の注入ドーズ量φが多くすることにより、凹部の深さを深く出来る。また、注入する荷電粒子も質量が大きいほど、欠陥形成量が増えるので、荷電粒子の質量を選択することにより、凹部の深さを制御出来る。従って、荷電粒子の種類として、錫イオン（Ｓｎ+）、炭素イオン（Ｃ+）、シリコンイオン（Ｓｉ+）、ゲルマニウウムイオン（Ｇｅ+）等の種々のイオンを、その目的とする凹部の構造に応じて選択すれば良い。
【００１４】
本発明による半導体装置の製造方法は、上記の微細パターンの形成方法を応用したものである。即ち、上記の単結晶基板の一例として、化合物半導体単結晶基板を選定し、（イ）この化合物半導体単結晶基板の表面に所定の開口部を有するマスク材を形成する工程と、（ロ）化合物半導体単結晶基板を−５０℃以下−２７３℃以上の低温に冷却する工程と、（ハ）マスク材の開口部を介して、単結晶基板の表面に荷電粒子を１×１０14ｃｍ-2以上５×１０16ｃｍ-2以下のドーズ量にて、所定の加速電圧で選択的に注入する工程と、（ニ）単結晶基板を室温に戻すことにより、単結晶基板の表面に凹部を形成する工程と、（ホ）凹部の内部にエピタキシャル成長する工程とから少なくともなることを特徴とする。
【００１５】
本発明による半導体装置の製造方法によれば、凹部と凹部との間の間隔が５ｎｍ程度の構造が、高価な電子ビーム露光装置やＸ線露光装置等を用いなくても、簡単に形成出来る。従って、トンネル注入効果、バリスティック輸送効果やその他の量子力学的効果を用いたメゾスコピックスケール、アトミックスケールの半導体装置が簡単に製造出来る。
【００１６】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１７】
（微細パターンの形成方法）
まず、具体的な半導体装置の製造方法の説明に入る前に、単結晶基板の表面にナノメータレベル、メゾスコピックスケール、アトミックスケールの微細パターンを形成を形成するための具体的条件について説明する。即ち、本発明の実施の形態に係る微細パターンの形成方法としては、「単結晶基板」として、化合物半導体単結晶基板を用いた場合について説明する。この化合物半導体単結晶基板として特に、面方位が（１１１）面のＩｎＳｂ単結晶基板及び面方位が（１００）面のＧａＳｂ単結晶基板を用いた場合について説明する。
【００１８】
（イ）まず、ＩｎＳｂ単結晶基板及びＧａＳｂ単結晶基板を−１３０℃乃至−１２３℃の低温に冷却する。具体的には、ＩｎＳｂ単結晶基板及びＧａＳｂ単結晶基板を、イオン注入装置の試料室内の基板ホールダに密着性を保ってセットし、この試料室の内部を、１０-3Ｐａ乃至１０-8Ｐａの所定の圧力まで真空排気し、真空中で冷却する。即ち、基板ホールダの温度を熱電対等の温度モニタで測定しながら、液体窒素（ＬＮ2）等の冷媒を用いて冷却する。
【００１９】
（ロ）次に、ＩｎＳｂ単結晶基板及びＧａＳｂ単結晶基板の表面に荷電粒子としての錫イオン（Ｓｎ+）を、加速電圧ＶAC＝６０ｋＶにおいて、所定のドーズ量 でイオン注入する。
具体的には、４種の試料（試料Ａ，試料Ｂ，試料Ｃ，及び試料Ｄ）を用意し以下の条件でイオン注入する。試料Ａは、ＩｎＳｂ単結晶基板であり、試料Ｂ乃至Ｄは、ＧａＳｂ単結晶基板である。
（試料Ａ）−１３０℃でドーズ量φ＝６．７×１０14ｃｍ-2、
（試料Ｂ）−１３０℃でドーズ量φ＝４×１０14ｃｍ-2、
（試料Ｃ）−１３０℃でドーズ量φ＝８×１０14ｃｍ-2、
（試料Ｄ）−１２３℃でドーズ量φ＝１．１×１０15ｃｍ-2、
（ハ）上記条件のイオン注入が終了したら、自然加熱により、ＩｎＳｂ単結晶基板及びＧａＳｂ単結晶基板を室温に戻す。ＩｎＳｂ単結晶基板及びＧａＳｂ単結晶基板が室温に戻ったら、これらのＩｎＳｂ単結晶基板及びＧａＳｂ単結晶基板を、イオン注入装置の試料室から取り出す。
【００２０】
そして、これら４種の試料（試料Ａ，試料Ｂ，試料Ｃ，及び試料Ｄ）の表面を走査型電子顕微鏡（ＳＥＭ）、断面を透過型電子顕微鏡（ＴＥＭ）で観察すると、図１（ａ）に示すような平面形状、及び図１（ｂ）に示すような断面形状が得られる。即ち、本発明の実施の形態に係る微細パターンの形成方法によれば、図１（ｂ）に示すように、化合物半導体単結晶基板１の表面に直径２ｒ、深さｄの複数個の凹部２が、蜂の巣（マトリクス）状に形成される。凹部２と凹部２との間には、厚さｔの壁が形成され、この壁は凹部の底面に対して角度θをなしている。４種の試料について、形状を説明すると以下のようである。
【００２１】
（試料Ａ）２ｒ＝〜５０ｎｍ，ｔ＝〜１０ｎｍ，ｄ＝〜２００ｎｍ，θ＝〜９０°；
（試料Ｂ）２ｒ＝〜４０ｎｍ，穴の密度〜５×１０13／ｍ2；
（試料Ｃ）２ｒ＝〜５０ｎｍ，ｔ＝〜５ｎｍ〜１０ｎｍ，ｄ＝〜２５０ｎｍ，
θ＝６５°〜９０°，穴の密度〜３×１０13／ｍ2；
（試料Ｄ）２ｒ＝〜５０ｎｍ，ｔ＝〜１０ｎｍ，ｄ＝〜２５０ｎｍ〜３００ｎｍ
穴の密度〜３×１０13／ｍ2、
である。
【００２２】
以上の結果から、蜂の巣（マトリクス）状の凹部２の形成機構として次のようなモデルが推定出来る。
【００２３】
（１）まず、イオン注入により生成される点欠陥（格子欠陥と原子空孔）のうち、単結晶基板（試料Ａ，試料Ｂ，試料Ｃ，及び試料Ｄ）の保持されている基板温度ＴSUBでは、格子間原子がある程度の距離を移動するが原子空孔はあまり移動 しないと考える。
【００２４】
（２）イオン注入初期に、格子間原子が移動し、その一部がループ等の集合体を形成し、単結晶基板表面に盛り上がったところ（脈）が出来ると仮定する。そして、脈に囲まれた部分を盆地とする。
【００２５】
（３）脈の上の方では点欠陥が形成されるが、単結晶基板の表面が近いので消滅する。一定の時間が経過し、低温における荷電粒子の注入が更に進んだ場合、脈の下の部分は荷電粒子が届かないため、脈の下部には点欠陥が出来ない。
【００２６】
（４）盆地の直下（イオン射影飛程Ｒpは３０ｎｍぐらい）では、点欠陥が形成 される。格子間原子の一部は濃度の低い方（即ち、脈の下）に移動する。
【００２７】
（５）それらは、脈の根元部分に移動し、脈は高くなり壁となる。
【００２８】
（６）盆地直下に形成される原子空孔は、あまり移動出来ず表面にでていく。即ち盆地は高くならない（むしろ低くなる）。
【００２９】
（７）この結果、蜂の巣構造が形成される。
【００３０】
このようにして、本発明の微細パターンの形成方法においては、単結晶基板の温度ＴSUB、荷電粒子加速電圧ＶACと荷電粒子の種類（イオン種）、注入ドーズ 量φ、結晶面方位を規定することにより、蜂の巣の構造を構成している凹部２の直径２ｒ、深さｄ、凹部２と凹部２との間の壁の厚さｔの壁、壁の凹部の底面に対してなす角度θを制御出来る。つまり、本発明の微細パターンの形成方法においては、以下のように条件を選定することにより、凹部の寸法や形状が制御できる。
【００３１】
（イ）単結晶基板の温度ＴSUB：格子間原子と原子空孔の移動度のバランスを考 慮して単結晶基板の温度ＴSUBを決めれば良い。
【００３２】
（ロ）加速電圧ＶACとイオン種：格子間原子が表面からｈの深さに形成されるとすると、一部は横方向にｈ程度まで移動出来る。格子間原子の横方向移動距離が凹部（巣穴）のサイズを決め、凹部の半径がｈ程度になる。加速電圧ＶACを低くする、或いはイオン種を重くすると、注入イオンの射影飛程Ｒpが小さく（浅く ）なる。即ち、注入イオンは基板表面の浅いところまでしか届かず、凹部の半径は小さくなり、逆の場合は、注入イオンの射影飛程Ｒpが深くなり、凹部の半径 が大きくなる。巣穴成長初期では、注入ドーズ量φもサイズに関係する。
【００３３】
（ハ）注入ドーズ量φ：注入ドーズ量φが多いと形成される格子間原子の量が多くなり、壁がより高くなる。即ち、巣穴が深くなる。注入イオン種も質量が大きいほど、欠陥形成量が増え、巣穴が深くなる。
【００３４】
（半導体装置の製造方法）
上記の蜂の巣構造は、そのサイズから、光学デバイス・量子効果半導体デバイスを中心とする広範囲の応用が可能である。
【００３５】
例えば、本発明の実施の形態に係る微細パターンの形成方法により形成された構造の隔壁の厚さはおよそ５ｎｍ程度であり、隔壁中の電子の振る舞いに、トンネル効果や量子力学的効果が現れる。また、上記の微細パターンの形成方法により形成された凹部、若しくは凹部と凹部との間のサイズが光の波長オーダになるので、２次元、３次元のフォトニック結晶が、自己形成的に簡単に製造出来る。即ち、本発明の実施の形態に係る微細パターンの形成方法により、ナノメータレベルの規則的組織構造を構成し、フォトニックギャップを実現することが可能である。このため、フォトニック結晶を用いて、光の閉じこめ効果や発光特性の制御をすることにより、半導体レーザなみの動作速度とコヒーレンスを持つ発光ダイオード（ＬＥＤ）等の製造が可能である。或いは、半導体レーザとして利用すれば、利得の大きく、尖鋭な利得スペクトルが期待出来る。
【００３６】
また、ナノメータレベルの規則的組織構造により、一定のチップ面積に対して、その表面積を相対的に大きくできる。このため、本発明の実施の形態に係る微細な凹部構造を、嗅覚センサやコンデンサ等の大きな表面積を必要とする素子に適用すれば、小型で高性能な素子を実現することが可能である。
【００３７】
更に、以下に示すようなメゾスコピックスケール、アトミックスケールの構造を有する機能素子や半導体メモリを構成することも可能である。
【００３８】
［具体例１：機能素子］
図４及び図５（ｃ）は、機能素子の一例としてのトンネル注入型ニュウロン素子の構造を示す模式的な断面図及び平面図である（図５（ｃ）のＢ−Ｂ方向に沿った断面図が図４である）。本発明の実施の形態に係るトンネル注入型ニュウロン素子は、図４及び図５（ｃ）に示すように、第１電極１６１と第２電極１６２との間に複数個のゲート電極１４１，１４２，１４３，・・・・が配置されている。図４の断面図に明らかなように、ＧａＳｂからなるｎ型領域１２１とｎ型領域１２２との間、ｎ型領域１２２とｎ型領域１２３との間、ｎ型領域１２３とｎ型領域１２４との間、・・・・・には、それぞれ厚さ５ｎｍのｐ型ＧａＳｂ層からなるト ンネル注入層が形成されている。ｎ型領域１２０，１２１，１２２，・・・・・，１ ２９は、ｐ型ＧａＳｂ基板１１中に１次元的に配列されている。ｎ型領域１２０，１２１，１２２，・・・・・，１２９の１次元的配列の一方の端部に位置するｎ型 領域１２０には、ｎ+型ＧａＳｂ領域からなる第１コンタクト領域１７１、他方 の端部に位置するｎ型領域１２９には、ｎ+型ＧａＳｂ領域からなる第２コンタ クト領域１７２が形成されている。そして、第１コンタクト領域１７１、及び第２コンタクト領域１７２には、オーミック接触するように、金・ゲルマニウム（Ａｕ−Ｇｅ）／ニッケル（Ｎｉ）／金（Ａｕ）等の金属からなる第１電極１６１，第２電極１６２がそれぞれ接続されている。複数個のゲート電極１４１，１４２，１４３，・・・・は、アルミニウム（Ａｌ）等の単層金属膜、チタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）等の多層金属膜、タングステンシリサイド（ＷＳｉx ）等から構成されている。そして、この複数個のゲート電極１４１，１４２，１４３，・・・・に、図５（ｃ）の平面図に示したゲート電極パッド１４１ｐ，１４２ｐ，１４３ｐ，・・・・・を介して、それぞれ複数の入力信号が印加される。ゲート 電極１４１，１４２，１４３，・・・・の直下には図４に示すように、ゲート絶縁膜１３が形成され、ゲート電極１４１，１４２，１４３，・・・・に印加される複数の入力信号に応じて、ゲート電極１４１，１４２，１４３，・・・・直下のトンネル注入層の電界が制御され、それぞれのトンネル注入層を流れるトンネル電流が制御される。この結果、複数の入力信号に応じて、第１電極１６１と第２電極１６２との間に多値の論理信号が流れ、神経細胞的動作をすることが出来る。
【００３９】
図４及び図５（ｃ）に示すトンネル注入型ニュウロン素子は、以下のような製造方法によって実現出来る。
【００４０】
（イ）まず化合物半導体単結晶基板として、（１００）面を有したｐ型のＧａＳｂ基板１１を用意する。この化合物半導体単結晶基板１１の表面に酸化膜、若しくは金属薄膜、又はこれらの複合膜を堆積する。そして、周知のフォトリソグラフィー技術及びＲＩＥ法等を用い、この酸化膜、若しくは金属薄膜、又はこれらの複合膜の一部に、所定の開口部を形成し、イオン注入用のマスク材とする。
【００４１】
（ロ）そして、この化合物半導体単結晶基板１１を、イオン注入装置の試料室内の基板ホールダにセットする。試料室の内部を、１０-3Ｐａ乃至１０-8Ｐａの所定の圧力まで、真空排気する。そして、基板ホールダの温度を熱電対等の温度モニタで測定しながら、液体窒素等の冷媒を用いて、−５０℃以下−２７３℃以上の低温、例えば、−１３０℃程度に冷却する。この結果、化合物半導体単結晶基板１１が、所定の温度まで冷却される。
【００４２】
（ハ）化合物半導体単結晶基板１１が所定の温度まで冷却されたら、マスク材の開口部を介して、単結晶基板の表面に荷電粒子として、錫イオン（Ｓｎ+）を１ ×１０14ｃｍ-2以上５×１０16ｃｍ-2以下のドーズ量にて、所定の加速電圧、例えば、６０ｋＶで選択的に注入する。
【００４３】
（ニ）化合物半導体単結晶基板１１を室温に戻し、化合物半導体単結晶基板１１を、イオン注入装置の試料室から取り出す。以上の工程により、図５（ａ）に示すように、化合物半導体単結晶基板１１の表面に凹部２０，２１，・・・・，２９が形成される。マスク材を用いて、選択的にイオン注入しているので、図１（ａ）とは異なり、凹部２０，２１，・・・・，２９が一次元的に配列される。
【００４４】
（ホ）その後、塩素（Ｃｌ2）系のエッチングガスを用たドライエッチングによ り、凹部２０，２１，・・・・，２９の表面をスライトエッチングすれば、４面を｛１１０｝面で囲まれた矩形の凹部３１，３２，・・・・・，３９が形成出来る。一定 の目的の場合には、このスライトエッチングを省略して、図５（ａ）に示すような不定型な凹部を採用することも可能である。図５（ａ）のＡ−Ａ方向に沿った断面図が図２（ａ）である。そして、図２（ｂ）に示すように、有機金属ＣＶＤ（ＭＯＣＶＤ）法、分子線エピタキシャル（ＭＢＥ）法等を用いて、凹部３１，３２，３３，３４，・・・・・の内部にｎ型のＧａＳｂからなるエピタキシャル成長 層１２をエピタキシャル成長する。
【００４５】
（ヘ）続いて、化学的機械研磨（ＣＭＰ）等の手法により、図２（ｃ）に示すように、表面を平坦化し、凹部３１，３２，・・・・・，３９の内部に、ｎ型のＧａＳ ｂ領域１２１，１２２，１２３，１２４を埋め込む。その後、光励起低温ＣＶＤ法等を用いて、厚さ２０ｎｍ乃至８０ｎｍの酸化膜、窒化膜等のゲート絶縁膜１３を図２（ｄ）に示すように堆積する。酸化膜、窒化膜等の絶縁膜の代わりに、ＧａＳｂよりも禁制帯幅の大きなアルミニウムアンチモン（ＡｌＳｂ）、窒化アルミニウム（ＡｌＮ）やセレン化亜鉛（ＺｎＳｅ）等の半導体層をエピタキシャル成長して、ＧａＳｂとの界面にヘテロ接合を形成しても、ゲート絶縁膜１３と同等の機能を果たすことが可能である。
【００４６】
（ト）その後、図３（ｅ）に示すように、ゲート絶縁膜１３の上に、アルミニウム（Ａｌ）等の単層金属膜、チタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）等の多層金属膜、タングステンシリサイド（ＷＳｉx）等のシリサイド膜等の導体膜１ ４を、ＣＶＤ法、真空蒸着法、スパッタリング法等の周知の手法を用いて堆積する。そして、フォトリソグラフィー技術及びＲＩＥ法を用い、導体膜１４をパターニングすれば、ゲート電極１４１，１４２，１４３が完成する。
【００４７】
なお、図４に示すように、ｎ型のＧａＳｂ領域１２０に接続したｎ+型ＧａＳ ｂ領域からなる第１コンタクト領域１７１、及びｎ型のＧａＳｂ領域１２９に接続したｎ+型ＧａＳｂ領域からなる第２コンタクト領域１７２を形成する場合は 、Ｓｎ+の選択的イオン注入の前に、シリコン（Ｓｉ+）、セレン（Ｓｅ+）等のIV属元素の室温における選択的イオン注入とこの活性化の熱処理を行っておけば 良い。そして、フォトリソグラフィー技術及びＲＩＥ法を用い、ゲート絶縁膜１３にコンタクトホールを開口し、金・ゲルマニウム（Ａｕ−Ｇｅ）／ニッケル（Ｎｉ）／金（Ａｕ）等の金属からなる第１電極１６１，第２電極１６２を形成すれば良い。第１電極１６１，第２電極１６２のパターニングは、周知のリフトオフ工程を用いれば良い。
【００４８】
このように、本発明の実施の形態に係る半導体装置の製造方法によれば、高価な電子ビーム露光装置やＸ線露光装置等を用いなくても、メゾスコピックスケール、アトミックスケールの半導体装置が簡単に製造出来る。
【００４９】
また、図４及び図５（ｃ）において、ｎ型領域１２０，１２１，１２２，・・・・・，１２９の１次元的配列のうちの隣接する２個のみの配置としてもよい。即ち 、隣接する２個のＧａＳｂからなるｎ型領域の間のｐ型ＧａＳｂ層の上部に１本のゲート電極を設ければ、隣接する２個のｎ型領域をソース・ドレイン領域とする絶縁ゲート型トランジスタとすることが可能である。
【００５０】
［具体例２：半導体メモリ］
図６（ａ）は、ＮＡＮＤ型半導体メモリ（ＥＥＰＲＯＭ）の等価回路図で、図６（ｂ）は、その一部（破線で示した範囲内）のストリングの断面図である。図６（ａ）に示すように、このＮＡＮＤ型ＥＥＰＲＯＭは、複数のビット線ＢＬi ，ＢＬi+1，ＢＬi+2，・・・・・と、これに直交する複数のワード線ＷＬj，ＷＬj+1 ，・・・・・，ＷＬj+nによりマトリクスが構成されている。各ビット線ＢＬi，ＢＬi+1，ＢＬi+2，・・・・・はそれぞれ複数の絶縁ゲート型トランジスタのセルが直列接続されたストリングにより構成されている。各ストリングの両端には、ストリング選択トランジスタと接地選択トランジスタが接続されている。各ストリングのそれぞれのストリング選択トランジスタ及び接地選択トランジスタには、共通のストリング選択線ＳＳＬKと接地選択線ＧＳＬKが接続されている。
【００５１】
図６（ｂ）の断面図に明らかなように、ＧａＳｂからなるｎ型領域３２１とｎ型領域３２２との間、ｎ型領域３２２とｎ型領域３２３との間、・・・・・ｎ型領域 ３２７とｎ型領域３２８との間、・・・・・には、それぞれ厚さ５ｎｍのｐ型ＧａＳ ｂ層が形成されている。ｎ型領域３２１，３２２，・・・・・，３２８は、ｐ型Ｇａ Ｓｂ基板１１中に１次元的に配列されている。この１次元的配列は、図５と同様に、−１３０℃程度の低温において、錫イオン（Ｓｎ+）を１×１０14ｃｍ-2以 上５×１０16ｃｍ-2以下のドーズ量にて、６０ｋＶ程度の加速電圧で、選択的に注入すればよい。ｎ型領域３２２とｎ型領域３２３との間のｐ型ＧａＳｂ層の上部には、浮遊ゲート電極２４２及び制御ゲート電極２５２が配置されている。同様に、ｎ型領域３２３とｎ型領域３２４との間のｐ型ＧａＳｂ層の上部には、浮遊ゲート電極２４３及び制御ゲート電極２５３が、・・・・・、ｎ型領域３２６とｎ 型領域３２７との間のｐ型ＧａＳｂ層の上部には、浮遊ゲート電極２４５及び制御ゲート電極２５５が配置されている。ｎ型領域３２１とｎ型領域３２２との間のｐ型ＧａＳｂ層の上部には、接地選択トランジスタのゲート電極２４１，ｎ型領域３２７とｎ型領域３２６との間のｐ型ＧａＳｂ層の上部には、ストリング選択トランジスタのゲート電極２４６が配置されている。
【００５２】
このように、本発明の実施の形態に係る半導体装置の製造方法によれば、高価な電子ビーム露光装置やＸ線露光装置等を用いなくても、図６に示すような、微細寸法の半導体メモリがが簡単に製造出来る。
【００５３】
（その他の例）
上記の開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５４】
例えば、上記において、低温でのイオン注入の材料として、ＧａＳｂ，ＩｎＳｂを例示したが、化合物半導体単結晶基板表面に観察される蜂の巣構造は、イオン注入条件を選ぶならば、他の化合物半導体単結晶基板は勿論、多くの無機物質からなる基板の表面にも形成することが可能である。
【００５５】
図７は、凹部の内部にｎ+型ＧａＳｂからなるエピタキシャル成長層埋め込ん だ後、中央部の３×３のマトリクスを取り囲んでｐ型領域を形成し、素子分離領域２１を構成した例である。３×３のマトリクスの中央部のｎ+型ＧａＳｂをド レイン領域、その外側の８個のｎ+型ＧａＳｂをソース領域、この境界部にゲー ト電極１４５を構成すれば、単位絶縁ゲートトランジスタが構成される。この単位絶縁ゲートトランジスタを基礎としたユニットセルをマトリクス状に配置して、ＤＲＡＭ等の半導体メモリや２次元イメージセンサを構成することが可能である。
【００５６】
また、図７においては、矩形の凹部を示しているが、結晶構造の対称性（異方性）に応じて、三角形や六角形等の凹部を構成することも可能である。
【００５７】
このように、本発明は、上記の半導体装置以外の他の新機能性半導体デバイスや、ポーラス性無機材料を用いた種々の機能を有する電子装置、或いはポーラス性磁性材料を用いた磁気記録媒体等に適用可能である。
【００５８】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００５９】
【発明の効果】
本発明によれば、極めて簡単に単結晶基板の表面にナノメータレベルの微細パターンを形成出来る。
【００６０】
本発明の半導体装置の製造方法によれば、安価に、ナノメータレベルの微細パターンを有した半導体装置を提供することが出来る。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明の実施の形態に係る微細パターンの形成方法により形成した半導体表面の走査型電子顕微鏡（ＳＥＭ）平面図で、図１（ｂ）は対応する透過型電子顕微鏡（ＴＥＭ）で観察した断面形状である。
【図２】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その１）。
【図３】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である（その２）。
【図４】本発明の実施の形態に係る半導体装置の具体例１としての、トンネル注入型ニュウロン素子の構造を示す模式的な断面図である。
【図５】図４のトンネル注入型ニュウロン素子の製造方法を説明するための工程平面図である。
【図６】図６（ａ）は、本発明の実施の形態に係る半導体装置の具体例２としてのＮＡＮＤ型ＥＥＰＲＯＭの等価回路図で、図６（ｂ）はその一部のストリングの断面図である。
【図７】本発明の実施の形態に係る半導体装置の他の例として、マトリクス構造を構成する単位絶縁ゲートトランジスタを示す模式的平面図である。
【符号の説明】
１，１１  半導体単結晶
２，２０〜２４，２７，３０〜３４，３９  凹部
１２  エピタキシャル成長層
１３  ゲート絶縁膜
１４  導体膜
２１  素子分離領域
１２０〜１２４，１２９，３２１〜３２８  ｎ型ＧａＳｂ領域
１４１，１４２，１４３，１４５，２４１，２４６  ゲート電極
１４１ｐ，１４２ｐ，１４３ｐ  ゲート電極パッド
１６１  第１電極
１６２  第２電極
１７１  第１コンタクト領域
１７２  第２コンタクト領域
２４２〜２４５  浮遊ゲート電極
２５２〜２５５  制御ゲート電極
【図１】
0004608607.tif 000002
【図２】
0004608607.tif 000003
【図３】
0004608607.tif 000004
【図４】
0004608607.tif 000005
【図５】
0004608607.tif 000006
【図６】
0004608607.tif 000007
【図７】
0004608607.tif 000008