(57)【特許請求の範囲】
【請求項１】
下面側に複数の端子を配列し、上面側に凹部を有するベース配線基板と、
前記凹部に設けられた光素子基板であって、前記端子に電気的に接続される光半導体素子を配設面上に配設した光素子基板と、
前記ベース配線基板及び前記光素子基板よりも弾性率が低く、板状であり、一方の主面の一端にて前記光素子基板の前記配設面を固定し、且つ前記ベース配線基板の前記上面であって前記凹部の前記周囲に固定されたリード状板体と、
を具備する光電気配線基板。
【請求項２】
前記光素子基板の前記配設面に設けられたＶ溝と、
前記Ｖ溝に設けられ、前記光半導体素子と光学的に結合された光ファイバと、
をさらに具備する請求項１記載の光電気配線基板。
【請求項３】
前記リード状板体は、高周波配線用のリードであり、
前記凹部において前記光素子基板の下面と接触する面に形成された接地導体と、
前記リードと前記接地導体との間に設けられた誘電体ブロックと、
をさらに具備する請求項１記載の光電気配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光通信用モジュールに用いられるベース配線基板に関し、ＬＤ，ＰＤ等の受発光素子とそれらを作動させるための電子素子とを混載し大容量かつ小型、高信頼に組み立て可能な光電気配線基板に関する。
【０００２】
【従来の技術】
近年、公衆通信や構内通信（ＬＡＮ）の分野において、光ファイバ通信が広く普及している。伝送される情報量の増大にともない伝送システムの大容量化が緊急の課題になっている。大容量化の技術として、従来から高密度波長分割多重（Ｄｅｎｔｈ  Ｗａｖｅｌｅｎｇｔｈ  Ｍｕｌｔｉｐｌｅｘｉｎｇ  ；  ＤＷＤＭ）、並列伝送（Ｐａｒａｌｌｅｌ  Ｌｉｎｋ）といった技術が用いられ、飛躍的に伝送容量が拡大されている。
【０００３】
しかしながら、その一方で、光実装技術における問題として、素子数の増大に対応するために配線の高密度化が課題となっている。すなわち、ＤＷＤＭやＰａｒａｌｌｅｌ  Ｌｉｎｋでは複数の受発光素子を用いて信号の多重化が行われており、多重化の度合が増大するほど素子数と配線数が増大し、配線基板の大型化や複雑化による組立生産性が劣化することが課題となっている。
【０００４】
以下に、従来の光電気配線基板について図面を用いて説明する。
【０００５】
▲１▼従来の光電気配線基板Ｐ１を図５に示す。受発光素子がディスクリートにパッケージに実装された光モジュール１００とそれらを動作させるための駆動用ＩＣ５００とが各々複数個基板上に実装されて光電気配線基板が構成される。光モジュール１００のパッケージング構造としては、バタフライ型と呼ばれるパッケージに数十ｃｍ程度の短尺のファイバ３００が組み込まれたピグテール型と呼ばれる構造が一般的である。電気の入出力はパッケージの側面に列上に配列されたリード端子７０２で行われ、特に高周波の端子には同軸型コネクタ７０１が用いられ、パッケージ内部まで高周波信号が低損失に伝送される構成である。
【０００６】
図５に示す光モジュール１００はパッケージ１個につき１素子の光素子がパッケージングされ、通常このような光モジュールを複数個、基板８０に実装されるか、もしくは、このような光電気配線基板を複数枚、架台に実装することによって複数チャネルの光電気配線が実現される。
【０００７】
▲２▼また、半導体チップの集積度の向上と大規模チップの製造技術の向上に伴い、複数の光半導体素子をアレイ化した図６に示すような並列光半導体モジュールが提案されている。
【０００８】
図６において２００は光半導体素子アレイ、４００はサブキャリア、３００は光半導体素子アレイ２００に光を入出力するためのファイバアレイ、７２０は電気端子、１０１はパッケージ、５０１は駆動用ＩＣである。
【０００９】
図６に示す並列伝送モジュールではファイバアレイ３００をサブキャリア４００上に形成されたＶ溝４０１によって高精度に整列させることが可能である。
【００１０】
光半導体素子アレイ２００の入出力光はピッチを合わせて配置したファイバアレイ３００とそれぞれ結合され、パッケージ１０１側面に形成した光コネクタ６００を介して外部に光配線される。ファイバは隣接線とのクロストークがほとんどなく、径が細いため、例えば０．１２５ｍｍ間隔といった狭い間隔で配線が可能である。
【００１１】
光半導体素子アレイ２００はパッケージ内部に実装された駆動用ＩＣ５０１に配線され、さらに駆動用ＩＣ５０１の電気配線がパッケージ１０１の側面に列状に配列されたリード端子７２０から基板８００に取り出される。リード端子７２０はパッケージ１０１に例えば金ろう付け等、パッケージ８００への固定に用いられるＰｂＳｎ半田等の溶融温度よりも高温で取り付けられる。駆動用ＩＣ５０１の電気配線はデータ信号及びクロック信号の各々に対し差動配線（ペアライン）が用いられる構成が一般に用いられ、１素子につき４本の高周波配線がなされる。また、それ以外に、アナログ出力を調整するための制御線とＩＣ自身の電源線が配線される。電気配線では隣接線へのクロストークの抑制や、特性インピーダンスの整合、実装性を考慮してピン間隔が定められ、例えば１．２５ｍｍピッチのピン間隔が用いられる。
【００１２】
電気配線は、光配線と比較し配線数が４倍以上多く、配線間隔が広いのが特徴である。
【００１３】
▲３▼また、特開２０００−２８８７１号公報では、パッケージ下面に格子状に電気端子を配列し半田バンプを介して、プリント配線基板に実装し配線する方法も開示されている。この方法では、電気配線とともに光配線についても同様にパッケージ下面に格子状に端子を配列する構造とし配線のアクセス方向を電気配線と同一方向とする構成である。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記光電気配線基板▲１▼では、基板上でパッケージが占有する面積が大きいため、単位面積当たりに実装可能な素子数が制限され、実装効率が著しく低い。
【００１５】
また、コネクタ７０１の組立ては自動化が困難であり、締め付けトルクの管理に手間がかかる、同軸ケーブル７００の余長処理に手間がかかる、ファイバピグテール３００が障害となり、光モジュール１００の実装の自動化が困難である等、組み立て生産性についても低い。
【００１６】
また、上記光電気配線基板▲２▼についても電気配線密度が低く、光素子集積度が低い。すなわち、リード端子７２０の取り出しがパッケージ１０１外周の線上に限定されるため同一サイズのパッケージでは実装効率が低い。また、基板８００上でリード端子１０１の実装面積を確保する必要があり、その分だけ光電気配線基板のサイズが大きくなってしまう。また、リード端子１０１のろう付け工程は接続部がずれないように制御する必要があり、リード端子７２０のピッチを狭くして配線密度を向上させることが難しい。また、一般にろう付けは高温で処理されるため、パッケージ１０１上に薄膜機能素子を作製した場合、素子特性の制御が難しくなり設計範囲が限定されてしまう問題もある。
【００１７】
また、上記光電気配線基板▲３▼では、一般にプリント配線基板とパッケージとの間に熱膨張係数差があるため、環境温度の変化によりパッケージが変形し、光学接続部のアライメントにずれが生じ光接続特性が不安定になる問題がある。また、パッケージ内において光配線が電気配線と同一面であるため素子集積化の主要な要因である電気配線密度が低下する。また、ファイバに接続するために、プリント配線基板は出射光に対して透明かつ無反射コートされる必要があり、プリント配線基板の生産性が低下する上、光透過部には電気配線できないため電気配線の配線密度が低下する。また、多層配線が難しい。また、プリント配線基板に垂直方向に光配線されるため、プリント配線基板を複数重ねて筐体に実装する場合、ファイバの折り曲げ半径だけ実装間隔をとる必要があり、必ずしも実装密度は高くならない。また、プリント配線基板上に導波路を形成し、プリント配線基板に水平方向に光配線する場合、９０度光路変換が必要となり結合効率や歩留まりの低下が問題となる。
【００１８】
そこで本発明は、上記従来の問題に鑑み提案されたものであり、ＬＤ，ＰＤ等の受発光素子とそれらを作動させるための電子素子とを混載し大容量かつ小型、高信頼に組み立て可能な光電気配線基板を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明の光電気配線基板は、下面に複数の端子を配列し、上面に凹部を有するベース配線基板と、前記凹部に設けられた光素子基板であって、前記端子に電気的に接続される光半導体素子を配設面上に配設した光素子基板と、前記ベース配線基板及び前記光素子基板よりも弾性率が低く、板状であり、一方の主面の一端にて前記光素子基板の前記配設面を固定し、且つ前記ベース配線基板の前記上面であって前記凹部の前記周囲に固定されたリード状板体と、を具備する。
【００２０】
具体的には例えば、下面側に複数のボール状端子を配列したベース配線基板の上面側に、前記ボール状端子に電気的に接続される光半導体素子を備えた光素子基板を配設して成る光電気配線基板であって、前記ベース配線基板及び前記光素子基板よりも弾性率が低く板状の弾性部材に前記光素子基板を固定し、該弾性部材を前記ベース配線基板に固定したことを特徴とする。
【００２１】
また、前記光素子基板の前記配設面に設けられたＶ溝と、前記Ｖ溝に設けられ、前記光半導体素子と光学的に結合された光ファイバと、をさらに具備することを特徴とする。
【００２２】
また、前記リード状板体は、高周波配線用のリードであり、前記凹部において前記光素子基板の下面と接触する面に形成された接地導体と、前記リードと前記接地導体との間に設けられた誘電体ブロックと、をさらに具備することを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の光電気配線基板の実施形態を図面に基づき詳細に説明する。
【００２５】
光電気配線基板Ｍ１を図１に示す。光電気配線基板Ｍ１は、光半導体素子アレイ２と光ファイバ（アレイ）３が実装された光素子基板であるサブキャリア４と、駆動用ＩＣ５が実装されたパッケージ１と、サブキャリア４が収容される凹部であるキャビティ４１と、パッケージ１下面に実装された複数のボール状端子８０と、光コネクタ６と駆動用ＩＣ５の配線用であるボンディングワイヤ７０，光半導体素子２の配線用であるボンディングワイヤ７１、パッケージ１の歪みを緩衝するための弾性部材である弾性体１０と、から構成される。
【００２６】
パッケージ１は高周波特性に優れる誘電体（例えばＡｌ２Ｏ３，ガラス，ＡｌＮ）から成るセラミック材料が好適に用いられ、マルチレイヤ構造とされる。すなわち、各レイヤ毎に配線パターンが形成されレイヤ間はスルーホール電極で配線される。これらにより、ボール状端子８０の入出力端子と駆動用ＩＣ５との電気配線が形成される。また、駆動用ＩＣ５の実装面には駆動用ＩＣ５を動作させるための他の電子部品も搭載され回路が形成される。また、駆動用ＩＣ５の出力端子からサブキャリア４上の光半導体素子アレイ２まで配線される。
【００２７】
キャビティ４１において、サブキャリア４の下面が接触する面に接地電極が形成され、サブキャリア４上に高周波伝送線であるマイクロストリップ線路が構成され、光半導体素子アレイ２まで広帯域な電気配線が形成される。
【００２８】
ボール状端子８０はパッケージ１下面全体に配置可能であり、これにより、パッケージ１周囲に配線した場合と比較しＮ／４倍（Ｎは１辺当たりの配線数）配線密度が向上する。
【００２９】
光半導体素子アレイ２からの光入出力は、サブキャリア４上の所定の位置に予め形成されたＶ溝によって整列されたファイバ３に結合され、光コネクタ６によってさらに遠方のファイバに結合され光配線が形成される。サブキャリア４の材質は単結晶Ｓｉが適している。単結晶Ｓｉを採用することによりサブキャリア４上に高精度Ｖ溝が形成可能である。サブキャリア４はパッケージ１に形成されたキャビティ４１の内部に搭載され、弾性体１０によって固定される。
【００３０】
ファイバ３はパッケージ１上部に形成された開口からパッケージ実装面に水平に引き出される。これにより、光配線と電気配線は薄いレイヤ状に交互に実装可能であり、実装密度が高くなる。
【００３１】
弾性体１０はサブキャリア４に用いられるＳｉとパッケージ１の材質の弾性率よりも低く、かつ、パッケージ１の熱膨張係数に近い材質が適しており、例えば一般に用いられるＡｌ２Ｏ３ではＦｅＮｉＣｏ合金が好適に使用でき、パッケージ１への接合を容易にするため表面にＡｕ／Ｎｉメッキが施工される。弾性体１０は弾性変形し易くするため薄い板状の構造とし、接合部１１で押圧されパッケージ１に接合される。接合にはＡｕＳｎ半田を用いることができる。また、半田等を用いず、溶接してもよい。サブキャリア４は押圧加重による摩擦のみで固定される。サブキャリア４の曲げに対する剛性を弾性体１０よりも高くすることにより、パッケージ１の歪みを弾性体１０で緩衝しサブキャリア４の歪みが抑制される。
【００３２】
サブキャリア４は光半導体素子アレイ２とファイバ３との光軸がずれないようにするために厚み方向の剛性を高める必要がある。しかしながら、剛性を高めるためにサブキャリア４の厚さを大きくするとパッケージ１の厚さも大きくなり、スルーホール電極の高周波特性が劣化する。サブキャリア４の厚みは例えば１０Ｇｂｐｓ伝送用では０．５〜１．０ｍｍ厚が好適である。
【００３３】
また、図２は別の実施形態である光電気配線基板Ｍ２を示す。
【００３４】
図２に示す光電気配線基板Ｍ２は光半導体素子アレイ２と光ファイバ３が実装された光素子基板であるサブキャリア４と駆動用ＩＣ５が実装されたパッケージ１とパッケージ１下面に実装されたボール状端子８０と光コネクタ６と駆動用ＩＣ５の配線用であるボンディングワイヤ７０，光半導体素子２の配線用であるボンディングワイヤ７１と弾性部材である保持金具１２とから構成される。
【００３５】
光電気配線基板Ｍ２の配線は光電気配線基板１と同様に行われ、弾性部材として用いられる保持金具１２上にサブキャリア４が実装される構造をとる。保持金具１２はサブキャリア４が実装される領域の下面が空気層上に配置される構造をとり、前記下面以外の領域でパッケージ１に接合される。接合にはろう付け（例えばＡｕ）や半田付け（例えばＡｕＳｎ）を用いることができる。保持金具１２はパッケージ１の熱膨張係数に近い材質が適しており、例えば一般に用いられるＡｌ２Ｏ３ではＦｅＮｉＣｏ合金が好適に使用でき、パッケージ１への接合を容易にするため表面にＡｕ／Ｎｉメッキが施工される。サブキャリア４は保持金具１２の剛性によって歪むことなくパッケージ１内部で接続状態が安定に維持される。保持金具１２はパッケージの接地電極に接続され、サブキャリア４の接地電極として機能し高周波伝送線であるマイクロストリップ線路が構成される。これにより光素子まで広帯域な電気配線が形成される。
【００３６】
また、図３は別の実施形態である光電気配線基板Ｍ３を示す。
【００３７】
図３に示す光電気配線基板Ｍ３は光半導体素子アレイ２と光ファイバ３が実装された光素子基板であるサブキャリア４と駆動用ＩＣ５が実装されたパッケージ１とパッケージ１下面に実装されたボール状端子８０と光コネクタ６と駆動用ＩＣ５の配線用であるボンディングワイヤ７０，光半導体素子２の配線及び弾性部材としてリード状板体であるリード７２とから構成される。
【００３８】
光電気配線基板Ｍ２の配線は光電気配線基板１と同様に行われ、弾性部材として用いられるリード７２に支持されてサブキャリア４がパッケージ１に実装される構造をとる。リード７２はサブキャリア４上の電極パッドもしくは導体（例えば、上層／下層で、Ａｕ／Ｃｒ，Ａｕ／Ｃｒ／Ｎｉ，Ａｕ／Ｐｔ／Ｔｉ電極）に高温でろう付け（例えばＡｕ）され、パッケージ１に半田付け（例えばＡｕＳｎ）される。リード７２の接合はろう付けや半田付け以外にも接着剤やガラス付けを用いる方法もある。サブキャリア４はリード７２の弾性によって歪むことなくパッケージ１内部で接続状態が安定に維持される。高周波配線用のリード７２の下部にはマイクロストリップ線路の誘電体として誘電体ブロック４２が配置される。高周波配線用のリード７２の幅と誘電体ブロック４２の厚さ及び比誘電率は特性インピーダンスが調節される。これにより、光素子まで広帯域な電気配線が形成されると同時に誘電体ブロック４２の内部に電磁界が集中するため隣接線とのクロストークが抑制される。
【００３９】
図４は光電気配線基板Ｍ３が歪んだときの概略の様子を示す。
【００４０】
通常、多くの場合多層セラミックパッケージが実装される基板はガラスエポキシ銅張り基板が使用される。しかしながら、これらの基板の熱膨張係数差は１桁程度異なり、ボール状端子で接続した場合、熱応力によってパッケージが歪み、周囲温度の変動によって歪み量が変動する。ボールの形状、配置が歪み量とボール接合部の実装信頼性に影響を与える。したがって、それらを最適化して実装信頼性を確保するためには、歪み量と独立に光素子基板の歪みを抑制する必要がある。光電気配線基板Ｍ３ではパッケージ１の歪みがリード７２によって緩衝されるため、光素子基板であるサブキャリア４の剛性が保つことができ、安定な光接続状態が維持される。光電気配線基板Ｍ１，Ｍ２についても同様である。弾性部材としてパッケージ１及びサブキャリア４の弾性率よりも高い材質が選択されるため、弾性部材が弾性変形しサブキャリア４が歪まなく作用する。
したがって、これによって１つの基板上に高密度な光電気配線が可能になる。
【００４１】
【発明の効果】
本発明の光電気配線基板によれば、以下に示す顕著な効果を奏することができる。
・電気端子の高密度化による光素子の高密度混載が可能である。それによって飛躍的に小型大容量化が実現される。
・光配線と電気配線がプレーナに配置されるため、空間的に垂直方向に複数枚、実装することによって効率良く機能を拡張できる。
・簡単な構造で光素子基板であるサブキャリアの弾性歪みを抑止できる。それによって、周囲の温度条件に影響されることなく、安定な光接続状態を維持できる。
簡単な構造で良好な気密封止が可能である。
パッケージとサブキャリアとの接点の熱抵抗を大きくすることができ、電子回路から発生する熱のサブキャリアへの流入が抑止される。それによって、光素子の動作点や光スペクトル等の特性が安定化される。
部品点数が少なく簡便な組立て工程である。
【００４２】
以上の効果により、大容量、小型、高信頼かつ量産性に優れた光電気配線基板を提供することが可能になる。
【図面の簡単な説明】
【図１】  参考例に係る光電気配線基板を模式的に説明する平面図および断面図である。
【図２】  参考例に係る別の光電気配線基板を模式的に説明する平面図および断面図である。
【図３】  本発明に係るさらに別の光電気配線基板を模式的に説明する平面図および断面図である。
【図４】  本発明に係る光電気委配線基板を模式的に示す断面図であり、パッケージが歪む様子を説明する図である。
【図５】  従来の光電気配線基板を模式的に説明する平面図である。
【図６】  従来の光電気配線基板を模式的に説明する平面図である。
【符号の説明】
１：パッケージ
２：光半導体素子アレイ
３：ファイバ
４：サブキャリア
５：駆動用ＩＣ
６：光コネクタ
１０：弾性体
１１：接続部
１２：保持金具
４１：キャビティ
４２：誘電体ブロック
７０，７１：ボンディングワイヤ
７２：リード
８０：ボール状端子
１００：光モジュール
２００：光半導体素子アレイ
３００：光ファイバ
４００：サブキャリア
５００，５０１：駆動用ＩＣ
６００：光コネクタ
７００：同軸ケーブル
７０１：高周波コネクタ
７０２：リード
Ｐ１：従来の光電気配線基板
Ｍ１，Ｍ２，Ｍ３：光電気配線基板
【図１】
0004798863.tif 000002
【図２】
0004798863.tif 000003
【図３】
0004798863.tif 000004
【図４】
0004798863.tif 000005
【図５】
0004798863.tif 000006
【図６】
0004798863.tif 000007