(57)【特許請求の範囲】
【請求項１】
第１配線基板の表面に第１半導体素子が載置された第１半導体パッケージに、第２配線基板の表面に第２半導体素子が載置された第２半導体パッケージを積層してなる半導体装置であって、
前記第１配線基板の基板本体部の上面に形成された第１接続電極と、
前記第１接続電極が露出するように、前記第１配線基板の基板本体部の上面に形成された第１絶縁膜と、
前記第１絶縁膜の上面に形成された第２接続電極と、
前記第１接続電極と前記第２接続電極とが露出するように、前記第１絶縁膜の上面に形成された第２絶縁膜とを備え、
前記第１接続電極と前記第２接続電極との各々が導電性突起電極を介して前記第２配線基板と接続されており、
前記第１配線基板と前記第２配線基板との間の距離が、前記第２接続電極が形成されている箇所よりも、前記第１配線基板の反りによって短くなる箇所に、前記第１接続電極が形成されている
ことを特徴とする半導体装置。
【請求項２】
前記第１配線基板の表面から裏面まで連通する孔部が前記第１接続電極の真下に形成されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１絶縁膜が上層と下層とから成り、前記下層よりも前記上層の方が広い開口径を有する開口部が前記第１絶縁膜に形成されており、
前記開口部の底から前記開口部の周縁に沿って前記第１絶縁膜の上面まで延伸するように、前記第１接続電極が階段状に形成されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１配線基板の基板本体部の下面に形成された第３接続電極と、
前記第３接続電極が露出するように、前記第１配線基板の基板本体部の下面に形成された第３絶縁膜と、
前記第３絶縁膜の下面に形成された第４接続電極と、
前記第３接続電極と前記第４接続電極とが露出するように、前記第３絶縁膜の下面に形成された第４絶縁膜とを備え、
前記第３接続電極と前記第４接続電極との各々が導電性突起電極を介して実装基板と接続されており、
前記第１配線基板と前記実装基板との間の距離が、前記第４接続電極が形成されている箇所よりも、前記第１配線基板の反りによって短くなる箇所に、前記第３接続電極が形成されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項５】
第１配線基板の表面に第１半導体素子が載置された第１半導体パッケージに、第２配線基板の表面に第２半導体素子が載置された第２半導体パッケージを積層してなる半導体装置の製造方法であって、
前記第１配線基板の基板本体部の上面に第１接続電極を形成する第１工程と、
前記第１接続電極が露出するように、前記第１配線基板の基板本体部の上面に第１絶縁膜を形成する第２工程と、
前記第１絶縁膜の上面に前記第２接続電極を形成する第３工程と、
前記第１接続電極と前記第２接続電極とが露出するように、前記第１絶縁膜の上面に第２絶縁膜を形成する第４工程と、
前記第１接続電極と前記第２接続電極との各々を導電性突起電極を介して前記第２配線基板と接続する第５工程とを含み、
前記第１工程において、前記第１配線基板と前記第２配線基板との間の距離が、前記第２接続電極が形成される箇所よりも、前記第１配線基板の反りによって短くなる箇所に、前記第１接続電極を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ同士を、導電性突起電極により電気的に接続してなる半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
電子機器の小型高密度化に伴い、半導体パッケージにおける半導体チップ（半導体素子）の高密度化の要求が高まり、半導体チップまたは半導体パッケージを積層する必要性が増している。特に、低コスト化に対応するために汎用パッケージを用いた半導体装置の積層化（ＰＯＰ：Package on Package）の実用化が求められている。このＰＯＰは、２個以上の半導体パッケージ同士を重ね合わせ、半田ボールなどにより上下の半導体パッケージを電気的に接続した構造となっている。一般に、積層する半導体パッケージは、半田ボールのリフロー工程時（加熱時）に発生する反りの影響を緩和するために、外形が略同一形状の半導体パッケージが用いられてきた。図１２はパッケージ形状が略同一の半導体パッケージを積層した半導体装置の一例を示す断面図である。
【０００３】
図１２に示すように、この半導体装置は、下部半導体パッケージ５１と上部半導体パッケージ６１とから構成され、またこれら両半導体パッケージ５１，６１はそれぞれ配線基板５２，６２の上面に封止樹脂５３，６３にて保護された半導体チップ５４，６４が搭載されている。
【０００４】
上記下部半導体パッケージ５１の上下面には上部接続電極５５と下部接続電極５６とが配置されるとともに、上部半導体パッケージ６１の下面には下部接続電極６５が配置されており、上記下部半導体パッケージ５１の上部接続電極５５と上部半導体パッケージ６１の下部接続電極６５とが半田ボール６８により電気的に接続されている。なお、下部半導体パッケージ５１の下部接続電極５６にも、図示しない実装基板側に接続するための半田ボール５８が接続されている。
【０００５】
そして、少なくとも、これら両半導体パッケージ５１，６１同士を半田ボール６８のリフロー工程にて接続する際に、その熱により、一方の半導体パッケージまたは両方の半導体パッケージに反りが発生する。
【０００６】
図１３に下部および上部半導体パッケージ５１，６１に反りが発生した場合を示す。
この場合、上下の半導体パッケージの形状が略同一であるため、半導体パッケージに反りが発生したとしても、反りが略同程度となり、半田ボール６８による接続状態も上下の接続電極５５，６５間で均一になっている。
【０００７】
ところで、形状が異なる半導体パッケージ同士を接続する場合には、半導体パッケージの反り程度に差がでるため、図１４に示すように、半田ボール６８による接続ができない状態になる場合があった。
【０００８】
図１４は、下部半導体パッケージ５１の中央が上側に突出するように（凸状に）反るとともに、上部半導体パッケージ６１の反りが小さい場合を示し、両半導体パッケージ５１，６１間における周辺部の隙間が大きくなって半田ボール６８による接続ができない状態を示している。
【０００９】
図１５は、下部半導体パッケージ５１の中央が下側に突出するように（凹状に）反るとともに、上部半導体パッケージ６１の反りが小さい場合を示し、両半導体パッケージ５１，６１間の中央部の隙間が大きくなって半田ボール６８による接続ができない状態を示している。
【００１０】
このような半導体パッケージの反りによる、半田ボール６８による接続不良を改善するために、例えば特許文献１に記載されたような製造方法がある。
この製造方法は、図１６に示すように、両半導体パッケージ５１，６１の反りにより生じる隙間の状態により、下部半導体パッケージ５１の上部接続電極５４と上部半導体パッケージ６１の下部接続電極６４との大きさ（サイズ）をソルダレジスト６７に形成された接続開口部６７ａの開口面積を、反りによる隙間が大きい位置では小さくし、隙間が小さい位置では大きくして、半田ボール６８と下部接続電極５４との接続面積を変えて半田ボール６８の高さを変化させることにより、反りによる隙間の変化による影響を緩和する方法である。
【００１１】
例えば、ソルダレジスト６７の接続開口部６７ａの開口面積が大きい場合には、下部接続電極５４と半田ボール６８との接続面積が大きくなって接続時の半田ボール６８の高さが低くなり、逆に、ソルダレジスト６７の接続開口部６７ａの開口面積が小さい場合には、下部接続電極５４と半田ボール６８との接続面積が小さくなって接続時の半田ボール６８の高さが高くなる。すなわち、両半導体パッケージ５１，６１間の隙間に合わせて、半田ボール６８の高さが調整されていた。
【特許文献１】特開２００４−２８９００２
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述した半導体装置の構成によると、両半導体パッケージ同士を半田ボールなどを介して電気的に接続する際のリフロー工程での加熱により、半導体パッケージに反りが生じ、この反りにより半導体パッケージ同士間の隙間が不均一になり、例えば隙間が広くなった部分では、半田ボールが半導体パッケージに設けられた接続電極から離れてしまい、正常な半田による接続が行われない状態でリフロー行程が終了するため、半導体パッケージ同士の接続部における信頼性が低下するという問題が生じる。
【００１３】
そこで、本発明は、半導体パッケージを半田ボールなどの導電性突起電極を介して接続する際のリフロー工程などで発生する半導体パッケージの反りにより、半導体パッケージ同士間における隙間の不均一化に起因して発生する接続不良の低減化を図り得る半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明に係る半導体装置は、第１配線基板の表面に第１半導体素子が載置された第１半導体パッケージに、第２配線基板の表面に第２半導体素子が載置された第２半導体パッケージを積層してなる半導体装置であって、前記第１配線基板の基板本体部の上面に形成された第１接続電極と、前記第１接続電極が露出するように、前記第１配線基板の基板本体部の上面に形成された第１絶縁膜と、前記第１絶縁膜の上面に形成された第２接続電極と、前記第１接続電極と前記第２接続電極とが露出するように、前記第１絶縁膜の上面に形成された第２絶縁膜とを備え、前記第１接続電極と前記第２接続電極との各々が導電性突起電極を介して前記第２配線基板と接続されており、前記第１配線基板と前記第２配線基板との間の距離が、前記第２接続電極が形成されている箇所よりも、前記第１配線基板の反りによって短くなる箇所に、前記第１接続電極が形成されているものである。
【００１５】
さらに、前記第１配線基板の表面から裏面まで連通する孔部が前記第１接続電極の真下に形成されているものとしてもよい。
【００１６】
または、前記第１絶縁膜が上層と下層とから成り、前記下層よりも前記上層の方が広い開口径を有する開口部が前記第１絶縁膜に形成されており、前記開口部の底から前記開口部の周縁に沿って前記第１絶縁膜の上面まで延伸するように、前記第１接続電極が階段状に形成されているものとしてもよい。
または、前記第１配線基板の基板本体部の下面に形成された第３接続電極と、前記第３接続電極が露出するように、前記第１配線基板の基板本体部の下面に形成された第３絶縁膜と、前記第３絶縁膜の下面に形成された第４接続電極と、前記第３接続電極と前記第４接続電極とが露出するように、前記第３絶縁膜の下面に形成された第４絶縁膜とを備え、前記第３接続電極と前記第４接続電極との各々が導電性突起電極を介して実装基板と接続されており、前記第１配線基板と前記実装基板との間の距離が、前記第４接続電極が形成されている箇所よりも、前記第１配線基板の反りによって短くなる箇所に、前記第３接続電極が形成されているものとしてもよい。
【００１７】
また、上記課題を解決するため、本発明に係る半導体装置の製造方法は、第１配線基板の表面に第１半導体素子が載置された第１半導体パッケージに、第２配線基板の表面に第２半導体素子が載置された第２半導体パッケージを積層してなる半導体装置の製造方法であって、前記第１配線基板の基板本体部の上面に第１接続電極を形成する第１工程と、前記第１接続電極が露出するように、前記第１配線基板の基板本体部の上面に第１絶縁膜を形成する第２工程と、前記第１絶縁膜の上面に前記第２接続電極を形成する第３工程と、前記第１接続電極と前記第２接続電極とが露出するように、前記第１絶縁膜の上面に第２絶縁膜を形成する第４工程と、前記第１接続電極と前記第２接続電極との各々を導電性突起電極を介して前記第２配線基板と接続する第５工程とを含み、前記第１工程において、前記第１配線基板と前記第２配線基板との間の距離が、前記第２接続電極が形成される箇所よりも、前記第１配線基板の反りによって短くなる箇所に、前記第１接続電極を形成する方法である。
【発明の効果】
【００１８】
上記各半導体装置およびその製造方法によると、２個の半導体パッケージを、導電性突起電極により接続する際に、少なくとも一方の半導体パッケージに反りが生じて、または接続時に反りが生じると、互いの接続電極同士間の距離（隙間）が不均一になるが、この距離が短くなる箇所における、一方の半導体パッケージ側の接続電極に凹状部を形成して、他の接続電極同士間の距離に略等しくなるようにしたので、導電性突起電極による接続状態が均一になり、したがって信頼性の高い接続が得られる。
【００１９】
また、凹状部が形成された接続電極の配線基板側に、当該凹状部内がその配線基板の反対側の表面に連通する孔部を形成したので、導電性突起電極として半田ボールなどを用いた場合に、そのリフロー工程で発生するボイドを外部に逃がすことができる。
【００２０】
さらに、実装用接続電極に凹状部を形成したので、反った状態の半導体パッケージが積層されてなる半導体装置を実装基板に実装する場合でも、信頼性の高い接続が得られる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態に係る半導体装置およびその製造方法について説明する。
以下に示す実施の形態に係る半導体装置は、それぞれ配線基板の表面に半導体素子（半導体チップともいう）が載置されてなる半導体パッケージを２個積層したもので、それぞれの配線基板の少なくとも互いに対向する表面（面）に設けられた複数の接続電極同士間に配置される半田ボール、バンプなどの導電性突起電極（以下においては、半田ボールとして説明する）を介して電気的に接続されたものである。
【００２２】
そして、本発明の要旨は、両半導体パッケージ同士を半田ボールを介して積層し接続するに際し、半導体パッケージの形成時または当該半田ボールのリフロー工程（加熱時）において一方または両方の配線基板が反った場合に、各接続電極同士間の距離（隙間）が内側列と外側列とで異なる（距離が不均一となる）ことに起因する、半田ボールによる電気的接続の信頼性が低下するのを防止するために、言い換えれば、内側列と外側列とにおいて、両接続電極同士間の距離ができるだけ均一となるようにするために、接続電極に工夫を施したものである。
［実施の形態１］
以下、本発明の実施の形態１に係る半導体装置およびその製造方法について、図１〜図３を参照しながら説明する。
【００２３】
本実施の形態１においては、下部の半導体パッケージの配線基板の中央が下方に突出するように反った場合に対処した半導体装置について説明する。
すなわち、図１に示すように、この半導体装置は、第１配線基板１の表面（上面）に封止樹脂２が施された半導体素子３およびその周縁部の少なくとも両側に例えば２列でもって複数の上部接続電極４が配置されるとともに、その裏面に、複数の下部接続電極（実装基板に実装するための実装用接続電極である）５が配置されてなる下部の第１半導体パッケージ６と、第２配線基板１１の表面（上面）に封止樹脂１２が施された半導体素子１３が配置されるとともに、その裏面（下面）に複数の下部接続電極１４が配置されてなる上部の第２半導体パッケージ１６とが、互いに対向する上下部の接続電極４，１４同士間に配置される半田ボール１８を介して接続（積層）されたものである。
【００２４】
ところで、両半導体パッケージ６，１６を接続するための第１配線基板１の上部接続電極４および第２配線基板１１の下部接続電極１４については、複数列、すなわち内側列と外側列とにそれぞれ複数ずつ配置されている。勿論、両者は、互いに対向する位置で設けられている。
【００２５】
上記第２配線基板１１の裏面に配置された下部接続電極１４には、両半導体パッケージ６，１６同士を接続するための半田ボール１８が接続されており、また第１半導体パッケージ６の裏面の下部接続電極５には、当該半導体装置そのものを実装基板（図示せず）に実装するための半田ボール８が接続されている。
【００２６】
さらに、各半導体パッケージ６，１６の接続電極４，５，１４が配置されている各配線基板１，１１の表面には、ソルダレジスト膜７Ａ，７Ｂ，１７が形成されるとともに、各接続電極４，５，１４に対応する箇所にはそれぞれ接続開口部７ａ，７ｂ，１７ａが形成されている。
【００２７】
そして、本実施の形態１においては、上述したように、第１配線基板１が、その中央が下方に突出するように反っているため、両半導体パッケージ６，１６を積層する際に、内側列の接続電極４Ａ，１４Ａ同士間の距離よりも、外側列の接続電極４Ｂ，１４Ｂ同士間の距離の方が短くなり、すなわち内側列と外側列とでは両接続電極４，１４同士間の距離が不均一となって、半田ボール１８による接続が不確実になってしまう。
【００２８】
これに対処するため、外側列の上部接続電極４Ｂにおける接続部表面の高さが、内側列の上部接続電極４Ａよりも低くなるように（基板表面から見れば、深くなるように）、当該外側列の上部接続電極４Ｂに凹状部４ｂが形成されている。
【００２９】
このように、上下部の接続電極４，１４同士間の距離が短い外側列の上部接続電極４Ｂに凹状部４ｂを形成したので、外側列における上下部の接続電極４Ｂ，１４Ｂ同士間の距離についても、内側列の接続電極４Ａ，１４Ａ同士間の距離に略等しくなるため、半田ボール１８による接続が確実なものとなる。すなわち、全体的に、均一な接続状態が得られるため、両半導体パッケージ６，１６同士の接続部の信頼性が高くなる。
【００３０】
次に、上述した半導体装置の製造方法を、図２に基づき簡単に説明しておく。
まず、図２（ａ）に示すように、第１配線基板１の基板本体部１ａの下面に下部接続電極５を形成するとともに上面に凹状部４ａを有する外側列の上部接続電極４Ｂの底部となる底電極部４ｃを形成する。なお、これらの接続電極は、エッチング、またはメッキなどを用いて形成される。
【００３１】
次に、（ｂ）に示すように、基板本体部１ａの上面に絶縁層１ｂを形成するとともに、外側列の上部接続電極４Ｂに対応する底電極部４ｃだけ、所定の接続面積が得られるようにエッチングにより（または、ドリルなどの機械加工により）除去して、接続開口部７ａを形成する。
【００３２】
次に、（ｃ）に示すように、底電極部４ｃの開口部周縁にメッキなどにより外側列の上部接続電極４Ｂを完成するとともに、絶縁層１ｂの表面の所定位置に内側列の上部接続電極４Ａを形成する。
【００３３】
次に、（ｄ）に示すように、各接続電極４，５の周囲に且つ半導体素子３の載置部分を除いた部分にソルダレジスト膜７Ａ，７Ｂを形成する。
次に、（ｅ）に示すように、半導体素子３を載置した後、封止樹脂２を行う。なお、この時点で、反りが発生する。
【００３４】
次に、（ｆ）に示すように、下部接続電極５に半田ボール８を接続して、第１半導体パッケージ６を得る。
そして、（ｇ）に示すように、第１半導体パッケージ６の上に、別の工程で形成された第２半導体パッケージ１６を載置するとともに、リフロー工程で半田ボール１８を加熱して下部接続電極１４と上部接続電極４とを接続することにより、半導体装置を得る。
【００３５】
このように、２個の半導体パッケージ６，１６を、半田ボール１８により接続する際に、少なくとも一方の半導体パッケージ６に反りが生じていることにより、互いの接続電極４，１４同士間の距離が不均一になった場合に、当該距離が短くなる箇所における一方の半導体パッケージ６側の上部接続電極４に、例えば第１半導体パッケージ６の外側列における上部接続電極４Ｂに凹状部４ｂを形成して内側列での接続電極４Ａ，１４Ａ同士間の距離に略等しくなるようにしたので、半田ボール１８による接続状態が全体として均一になり、したがって信頼性の高い接続が得られる。また、半田ボール８が、上部接続電極４Ｂに形成された凹状部４ｂに嵌り込むことにより、両半導体パッケージ６，１６同士の位置合わせ精度の向上を図ることができる。
【００３６】
ここで、上述した半導体装置の概略の製造方法を工程形式で示しておく。
すなわち、この製造方法は、それぞれ配線基板１，１１の表面に半導体素子３，１３が配置されてなる２個の半導体パッケージ６，１６を、上記各配線基板１，１１の対向する面にそれぞれ複数設けられた接続電極４，１４同士間に配置される半田ボール８，１８などの導電性突起電極を介して、積層してなる半導体装置の製造方法であって、
下部の第１半導体パッケージ６の第１配線基板１の表面に半導体素子３および上部接続電極４を形成するとともに裏面に下部接続電極５を形成する工程と、
上部の第２半導体パッケージ１６の第２配線基板１１の表面に半導体素子１３を形成するとともに裏面に下部接続電極１４を形成する工程と、
上記両配線基板１，１１における接続電極４，１４同士間に半田ボール１８などの導電性突起電極を配置して両半導体パッケージ６，１６を接続する工程とを具備し、
さらに上記第１配線基板１に上部接続電極４を形成する工程において、
上記両配線基板１，１１同士を積層する際に当該配線基板の反りにより両配線基板同士間の距離が短くなる箇所における例えば外側列の上部接続電極４（４Ｂ）に凹状部４ｂを形成する方法である。
【００３７】
なお、上記実施の形態１においては、両半導体パッケージを接続するのに、半田ボールを用いたが、例えばＡｕ，Ｉｎ，Ｇａ，Ｃｕ，ＮｉおよびＡｇの少なくとも１つを含有する突起電極を用いてもよい（以下に示す、実施の形態２〜４においても同様である）。
【００３８】
ところで、図１においては、下部の第１半導体パッケージ６が反った場合について説明したが、図３に、下部の第１半導体パッケージ６とともに上部の第２半導体パッケージ１６も反った場合の接続状態を示しておく。
【００３９】
この場合も、外側列の上部接続電極４Ｂに凹状部４ｂを形成することにより、半田ボール１８による接続状態を均一にすることができる。
また、上記実施の形態１においては、下部の第１半導体パッケージ６の下部接続電極５については、実装基板側の接続電極に対する距離を変化させなかったが、両半導体パッケージ６，１６同士の接続と同様に、実装基板に対しての接続状態の改善を図る場合には、図４および図５に示すように、中央寄りに位置する内側の下部接続電極５（５Ａ）に凹状部５ａを形成してもよい。勿論、図４は、下部の半導体パッケージ６の中央が下側に突出した場合を示し、図５は、上下の半導体パッケージ６，１６とも、中央がそれぞれ上下にすなわち外側に突出するように反った場合を示す。
［実施の形態２］
次に、本発明の実施の形態２に係る半導体装置について、図６を参照しながら説明する。
【００４０】
上記実施の形態１においては、下部の半導体パッケージの配線基板の中央が下方に突出するように反った場合について説明したが、本実施の形態２においては、下部の半導体パッケージの中央が上側に突出するように反った場合について説明する。なお、両実施の形態における半導体装置の基本的な構成については、略同じであるため、実施の形態１と同一の構成部材については同一の番号を付して簡単に説明する（以下に示す実施の形態３および実施の形態４についても同様とする）。
【００４１】
すなわち、本実施の形態２に係る半導体装置は、図６に示すように、下部の第１半導体パッケージ６と上部の第２半導体パッケージ１６とを半田ボール１８で接続する際に、下部の第１半導体パッケージ６の中央が上方に突出するように反った場合に対処するもので、内側列の接続電極４Ａ，１４Ａ同士間の距離が短くなるため、内側列の上部接続電極４（４Ａ）に凹状部４ａが形成されたものである。
【００４２】
勿論、本実施の形態２の場合も、上述した実施の形態１と同様の効果が得られる。
また、図７に示すように、下部の第１半導体パッケージ６の中央が上方に突出するように反った場合に加えて、上部の第２半導体パッケージ１６の中央が下側に突出するように反った場合も、同様に、内側列の上部接続電極４（４Ａ）に凹状部４ａが形成される。
【００４３】
さらに、上記実施の形態２においては、下部の第１半導体パッケージ６の下部接続電極５については、その深さを変化させなかったが、実装基板（図示せず）に対して、その接続状態の改善を図る場合には、図８および図９に示すように、外側に位置する下部接続電極５（５Ｂ）に凹状部５ｂが形成される。一方、内側に位置する下部接続電極５（５Ａ）には凹状部が形成されず、その接続部は平面にされている。なお、図８は、下部の第１半導体パッケージ６の中央が上側に突出した場合を示し、図９は、下部の第１半導体パッケージ６の中央が上側に突出した場合に加えて、上部の第２半導体パッケージ１６の中央が下側に突出するように反った場合を示す。
【００４４】
このような構成にすることにより、実装基板側に接続される半田ボール８の下面の平坦度が維持されるため、当該半導体装置の実装を確実に行うことができる。
［実施の形態３］
次に、本発明の実施の形態３に係る半導体装置について、図１０を参照しながら説明する。
【００４５】
上記実施の形態２の箇所で説明した図７に示す半導体装置においては、下部の第１半導体パッケージ６の第１配線基板１の中央が上方に突出するとともに、上部の第２半導体パッケージ１６の第２配線基板１１の中央が下方に突出するように反った場合に、内側列の下部接続電極４（４Ａ）に凹状部４ａを形成したが、本実施の形態３においては、これら各半導体パッケージ６，１６での反りがきつい場合に対処し得るものについて説明する。
【００４６】
すなわち、図１０に示すように、内側列の接続電極４Ａ，１４Ａ同士間の距離がより短くなって内側列の上部接続電極４Ａに形成される凹状部４ａが深くなるため、これら両接続電極４Ａ，１４Ａ同士間に配置される半田ボール１８のリフロー工程時に、ボイド（気泡）が発生する場合があり、ボイドが存在すると、両者の接続が不確実になってしまう。
【００４７】
このように事態を回避するために、予め、上部接続電極４Ａの凹状部４ａ内と、第１配線基板１の下面側とを連通させる（貫通する）孔部４ｄを形成したものである。勿論、この孔部４ｄは、下面に配線、ソルダレジストなどがある場合には、表面まで貫通して形成される。
【００４８】
このように、孔部４ｄを形成しておくと、半田ボール８が溶融した際に生じたボイドが、その孔部４ｄから外部に放出されるため、接続部の信頼性が低下するのを防止することができる。
［実施の形態４］
次に、本発明の実施の形態４に係る半導体装置について、図１１を参照しながら説明する。
【００４９】
上記実施の形態１の箇所で示した図３においては、下部の第１半導体パッケージ６の第１配線基板１の中央が下方に突出するように、且つ上部の第２半導体パッケージ１６の第２配線基板１１の中央が上側に突出するように、それぞれ反った場合について説明したが、本実施の形態４においては、その反りの度合いがより大きくなった場合に、対処し得るものについて説明する。
【００５０】
すなわち、図１１に示すように、下部の第１半導体パッケージ６と上部の第２半導体パッケージ１６との反りが、それぞれの中央が互いに離間する方向であるとともに、その反り状態が大きいため、内側列の接続電極４Ａ，１４Ａ同士間の距離と、外側列との接続電極４Ｂ，１４Ｂ同士間の距離とが、大きく異なる場合に、その距離が短い方の外側列の上部接続電極４Ｂに形成される凹状部４ｂの内壁面を２段に形成することにより（正確に言えば、２つの絶縁層に亘って形成することにより）、凹状部４ｂが深くなるようにしたものである。
【００５１】
この場合、基板本体部１ａを形成する際に、表面に形成される絶縁層を２層に跨って且つ開口面積が異なる開口部１ｃ，１ｄを形成したものである。詳しく説明すると、奥の開口部１ｄの開口面積を、表面に近い開口部１ｃの開口面積よりも狭く（小さく）して、２段に形成したものである。
【００５２】
このような構成とすることにより、両半導体パッケージ６，１６同士の反りが大きい場合でも、半田ボール１８による接続部の信頼性を維持することができる。
ところで、上記各実施の形態においては、半導体パッケージの形成時に、当該パッケージが反るものとして説明したが、半導体パッケージ同士を接続する際のリフロー工程で反る場合にも、上述した装置構成および製造方法を適用することができる。
【００５３】
また、上記各実施の形態においては、２個の半導体パッケージを積層する場合について適用したが、勿論、３個以上の半導体パッケージが積層されてなる半導体装置を得る場合にも適用することができる。
【産業上の利用可能性】
【００５４】
本発明に係る半導体装置は、２個の半導体パッケージを積層する際に、両半導体パッケージの接続電極同士間に配置される半田ボールによる接続部の信頼性の低下を防止することができるもので、複数の半導体パッケージを三次元実装する構造の半導体装置に有用である。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１に係る半導体装置の断面図である。
【図２】同半導体装置の製造方法を説明する断面図である。
【図３】同実施の形態１に係る半導体装置の変形例を示す断面図である。
【図４】同実施の形態１に係る半導体装置の変形例を示す断面図である。
【図５】同実施の形態１に係る半導体装置の変形例を示す断面図である。
【図６】本発明の実施の形態２に係る半導体装置の断面図である。
【図７】同実施の形態２に係る半導体装置の変形例を示す断面図である。
【図８】同実施の形態２に係る半導体装置の変形例を示す断面図である。
【図９】同実施の形態２に係る半導体装置の変形例を示す断面図である。
【図１０】本発明の実施の形態３に係る半導体装置の断面図である。
【図１１】本発明の実施の形態４に係る半導体装置の断面図である。
【図１２】従来例に係る半導体装置の断面図である。
【図１３】従来例に係る半導体装置の断面図である。
【図１４】従来例に係る半導体装置の断面図である。
【図１５】従来例に係る半導体装置の断面図である。
【図１６】従来例に係る半導体装置の断面図である。
【符号の説明】
【００５６】
１      第１配線基板
４      上部接続電極
４ａ    凹状部
４ｂ    凹状部
４ｃ    底電極部
４ｄ    孔部
５      下部接続電極
５ａ    凹状部
５ｂ    凹状部
６      第１半導体パッケージ
８      半田ボール
１１      第２配線基板
１４      上部接続電極
１６      第２半導体パッケージ
１８      半田ボール
【図１】
0004637720.tif 000002
【図２】
0004637720.tif 000003
【図３】
0004637720.tif 000004
【図４】
0004637720.tif 000005
【図５】
0004637720.tif 000006
【図６】
0004637720.tif 000007
【図７】
0004637720.tif 000008
【図８】
0004637720.tif 000009
【図９】
0004637720.tif 000010
【図１０】
0004637720.tif 000011
【図１１】
0004637720.tif 000012
【図１２】
0004637720.tif 000013
【図１３】
0004637720.tif 000014
【図１４】
0004637720.tif 000015
【図１５】
0004637720.tif 000016
【図１６】
0004637720.tif 000017