(57)【特許請求の範囲】
【請求項１】
真空槽の壁に堆積した膜を除去するために、フッ素を含むガスを導入したプラズマガスクリーニングを行う工程と、
前記プラズマガスクリーニングを行った後に、前記真空槽内のガスを排気する工程と、
前記ガス排気後に、プラズマ化学気相堆積方法を用いて前記真空槽の壁に珪素を主成分とする非結晶半導体薄膜の成膜を行う工程と、
前記成膜後に、前記真空槽内に基板を搬入する工程と、
前記基板搬入後に、プラズマ化学気相堆積方法を用いて前記基板上に珪素を主成分とする非結晶半導体薄膜を形成する工程と、を含み、
前記基板上に前記非結晶半導体薄膜を形成する工程において、前記非結晶半導体薄膜を形成する材料ガスにおけるＳｉＨ４濃度が１０％以上５０％以下であり、
前記真空槽の壁に前記非結晶半導体薄膜の成膜を行う工程におけるＳｉＨ４濃度が前記基板上に前記非結晶半導体薄膜を形成する工程におけるＳｉＨ４濃度の１．２倍以上であることを特徴とする半導体装置の製造方法。
【請求項２】
前記真空槽の壁に前記非結晶半導体薄膜の成膜を行う工程において、前記成膜を複数回行うことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイ等に用いられる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体製造プロセスにおける成膜処理において、基板表面に半導体膜を成膜する際、従来からプラズマを利用するプラズマ化学気相堆積装置（以下、「Ｐ−ＣＶＤ装置」という）が使用されている。その中でも、とりわけ真空槽内の上下に電極を対向配置した、いわゆる平行平板型のＰ-ＣＶＤ装置は、比較的大口径の処理に適していることから数多く使用されている。
【０００３】
また、Ｐ−ＣＶＤ装置においては、半導体膜等の薄膜を基板表面上に成膜する際に、基板以外の真空槽内に成膜される薄膜を取り除く処理を行っている。そのために、フッ素を含んだガスを真空槽内に封入しながらプラズマ放電を起こし、真空槽内に成膜された薄膜について、フッ素と珪素を反応させることによって気化させて排気する処理を行っている。かかる処理を行うことで、真空槽を大気圧に解放することなく真空槽内の清掃を行うことができ、単位時間当たりの処理量を増加させることができるとともに、真空槽の基板以外に成膜された薄膜の剥離による真空槽内のパーティクル数を低減することができるようになっている。
【０００４】
このような、プラズマガスクリーニングの方法については、特開平６２−２１４１７５号公報や特開平６３−２６７４３０号公報に開示されている。これらに開示されているプラズマガスクリーニングの方法は、Ｐ−ＣＶＤ装置内で所定の薄膜を成膜した後に、真空槽内にＮＦ3ガスを導入することで槽内の付着物を除去するという方法である。
【０００５】
そして、前者の方法（以下、「第１の従来例」という。）においては、さらに水素と窒素との混合ガスをプラズマにしてフッ素を除去している。また、同様に後者の方法（以下、「第２の従来例」という。）においては、水素プラズマ処理を施してフッ素を除去している。
【０００６】
さらに、別のプラズマガスクリーニングの方法が、特開平２−２４０２６７号公報及び特開平１１−２２４８５８号公報にも開示されている。前者の方法（以下、「第３の従来例」という。）においては、成膜後にフッ素を含有するガスを用いてＣＶＤ装置内をプラズマガスクリーニングし、当該クリーニング処理の後に、予めＣＶＤ装置の真空槽内壁をプラズマ窒化珪素膜でコーティングしてから、その後にＣＶＤ法で所定の薄膜を形成する方法である。このようにすることによって、ＳｉＯ2膜、ＰＳＧ膜等の薄膜内に含まれるフッ素量が低減するという点に技術的な特徴を有している。
【０００７】
一方、後者の方法（以下、「第４の従来例」という。）においては、成膜後にフッ素を含有するガスを導入してプラズマガスクリーニングを行った後、真空槽内をプラズマ窒化珪素膜でコーティングする処理と水素プラズマ処理とを順次施す方法である。このようにすることによって、第３の従来例と同様に、ＣＶＤ法で形成した薄膜内のフッ素量を低減することが可能となっている。
【０００８】
【発明が解決しようとする課題】
しかし、フッ素を含んだガスによる真空槽内のクリーニングを行うことによって、真空槽壁に成膜された薄膜と反応しなかったフッ素原子、及びクリーニング後のガス排気ステップにて排気されずに真空槽内に滞留したフッ素原子については、基板上に成膜した半導体膜等の薄膜内に取り込まれてしまう。
【０００９】
かかる半導体膜を液晶表示装置等の薄膜トランジスタ（以下、「ＴＦＴ」という。）として用いることによって、ＴＦＴにおけるＯＦＦ電流がフッ素原子を取り込んでいない半導体膜を用いたＴＦＴに比べて上昇するという現象が生じる。そして、ＯＦＦ電流が上昇してしまうことによって、液晶表示装置における画像の焼き付き現象等の画像品質異常を引き起こすおそれが生じてしまうという問題点が生じていた。
【００１０】
また、フッ素原子を取り込んでしまった半導体膜を用いたＴＦＴにおいては、直流電圧を印加することによって、Ｖｔの経時的な変化量が大きくなり、部分的な変化量の違いによってムラが生じる等の表示異常を引き起こすおそれもあるという問題点もあった。
【００１１】
さらに、先述した従来のＣＶＤ装置におけるクリーニング方法においても、以下に述べるような問題点が残されていた。まず第１の従来例にかかる方法においては、クリーニング処理の時間が長くなってしまうという問題点があった。すなわち、第１の従来例にかかる方法では、通常のＣＶＤ装置における処理時間が３０分程度になってしまい、基板上に半導体装置を量産製造する場合においては、処理時間が長くなってしまうことから生産コストが大幅に上昇してしまう。
【００１２】
また、第２の従来例にかかる方法では、第１の従来例にかかる方法を用いる場合よりも、さらにクリーニング処理時間が長くなることから、半導体装置の生産性の低下がより顕著に生じてしまう。
【００１３】
そして、第３の従来例及び第４の従来例にかかる方法においては、ＣＶＤ装置の真空槽内に残留するフッ素の影響を完全には排除できないという問題点があった。すなわち、ＯＦＦ電流が上昇してしまうことによって、液晶表示装置における画像の焼き付き現象等の画像品質異常を引き起こしたり、Ｖｔの経時的な変化量が大きくなり、部分的な変化量の違いによってムラが生じる等の表示異常を引き起こすという問題点が残されることになり、かかる現象は、特にＣＶＤ装置で積層する薄膜を連続して堆積させる時に顕著に現れることになる。
【００１４】
本発明は、上記問題点を解決するために、Ｐ−ＣＶＤ法を用いる場合に、プラズマガスクリーニング後に残留しているフッ素原子を確実に排除することができる半導体装置の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するために本発明にかかる半導体装置の製造方法は、真空槽の壁に堆積した膜を除去するために、フッ素を含むガスを導入したプラズマガスクリーニングを行う工程と、前記プラズマガスクリーニングを行った後に、前記真空槽内のガスを排気する工程と、前記ガス排気後に、プラズマ化学気相堆積方法を用いて前記真空槽の壁に珪素を主成分とする非結晶半導体薄膜の成膜を行う工程と、前記成膜後に、前記真空槽内に基板を搬入する工程と、前記基板搬入後に、プラズマ化学気相堆積方法を用いて前記基板上に珪素を主成分とする非結晶半導体薄膜を形成する工程と、を含み、前記基板上に前記非結晶半導体薄膜を形成する工程において、前記非結晶半導体薄膜を形成する材料ガスにおけるＳｉＨ４濃度が１０％以上５０％以下であり、前記真空槽の壁に前記非結晶半導体薄膜の成膜を行う工程におけるＳｉＨ４濃度が前記基板上に前記非結晶半導体薄膜を形成する工程におけるＳｉＨ４濃度の１．２倍以上であることを特徴とする。
【００１６】
かかる構成により、処理層内に残留したフッ素原子をより確実に排除することができ、液晶表示装置において生じていた画像品質の異常の発生を未然に回避することが可能となる。
【００１７】
また、本発明にかかる半導体装置の製造方法は、前記真空槽の壁に前記非結晶半導体薄膜の成膜を行う工程において、前記成膜を複数回行うことが好ましい。より確実に残留しているフッ素原子を排除することができるからである。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態にかかる半導体装置の製造方法について、図面を参照しながら説明する。まず、図３は本発明にかかる半導体装置の製造方法において使用されるＰ−ＣＶＤ装置の概略構成図である。
【００１９】
図３は、一般的なＰ−ＣＶＤ装置の真空槽の断面構造を示しており、通常基板加熱用のヒータ６を用いて、下部電極４上に配置した基板３を加熱しながら、プロセスガス拡散板５により拡散されたガスを真空槽２に充填し、ガス排気口８に取り付けられたバルブにより真空槽内を一定の圧力に調整し、上部電極５と下部電極の間で、ＲＦ電源１より供給された高周波電力により発生したプラズマにて充填ガスを分解しながら基板上に薄膜の成膜を行う装置である。
【００２０】
次に、図１を参照しながら、本発明の実施の形態にかかる半導体装置の製造方法におけるプロセスフローを説明する。図１において、まずプラズマガスクリーニングを行うことで真空槽２の壁に付着した膜を除去する（ステップＳ１１）。これは、ＮＦ3等のフッ素原子を含んだガスを真空槽２に充填し、１３．５６ＭＨｚ等の高周波電圧を印加することによってＮＦ3等のフッ素原子を含んだガスを活性化させ、かかる活性化したフッ素原子を含んだガスと真空槽２の壁に付着した膜とが化学反応を起こすことによって気化させ、ガス排気口８から排気することでフッ素原子を除去するものである。
【００２１】
次に、真空槽２内をＮ2ガスに置換するために、プラズマガスクリーニング（ステップＳ１１）で残留したフッ素を含んだガス及び、真空槽２の壁に付着した膜と反応して生成されたフッ化物ガスを排気する（ステップＳ１２）。これによって、次工程への影響を軽減することを目的とする。
【００２２】
そして、真空槽２内に基板３を搬入する直前に、ガスを封入しながら所定の真空度に保ち、プラズマ放電を行うことによって真空槽２内に成膜を行う（ステップＳ１３）。かかる工程においては、少なくともａ−Ｓｉ薄膜の形成を含んでおり、ａ−Ｓｉ薄膜を形成する混合ガスのＳｉＨ4濃度は通常半導体層の形成に用いられている濃度の１．２倍以上の濃度で成膜を行う。通常半導体層として用いられるａ−Ｓｉ：Ｈの堆積ガスにおけるＳｉＨ4濃度は１０％以上５０％以下であるが、本実施の形態においてはその約１．２倍以上の濃度で成膜する点に特徴を有している。
【００２３】
このように混合ガスのＳｉＨ4濃度を高めることによって、真空槽２壁に成膜された薄膜と反応しなかったフッ素原子、及びクリーニング後のガス排気ステップにて排気されずに真空槽２内に滞留したフッ素原子を減少させることが可能となる。
【００２４】
そして、ステップＳ１３と同様の処理を少なくとも２回以上繰り返す（ステップＳ１４）。これによって、より確実に残留しているフッ素原子を取り除くことが可能となる。
【００２５】
残留しているフッ素原子を取り除いてから、成膜する基板３を搬入し（ステップＳ１５）、所望の膜を当該基板３上に成膜する（ステップＳ１６）。ステップＳ１６における成膜には、ステップＳ１３及びＳ１４において成膜したａ−Ｓｉ膜に比べて、ＳｉＨ4濃度が低いａ−Ｓｉ膜を形成することになる。最後に、成膜が完了した基板３を下部電極４から持ち上げ、真空槽２内から搬出する（ステップＳ１７）。
【００２６】
このようなＰ−ＣＶＤ装置を用いた処理プロセスにより生じる現象について図２を参照しながら説明する。まず図２（ａ）は、プラズマガスクリーニング後の真空槽２内におけるガス雰囲気を模式的に表したものである。図２（ａ）においては、プラズマガスクリーニングで用いたガス中に含まれるフッ素原子が残留しており、この環境のまま基板３への成膜を行うと、半導体膜中にフッ素原子を多く取り込んでしまうことになる。
【００２７】
フッ素原子を多く取り込んでしまった半導体膜を液晶表示装置等のＴＦＴとして用いることによって、ＴＦＴにおけるＯＦＦ電流がフッ素原子を取り込んでいない半導体膜を用いたＴＦＴに比べて上昇するという現象が生じる。そして、ＯＦＦ電流が上昇してしまうことによって、液晶表示装置における画像の焼き付き現象等の画像品質異常を引き起こす結果となってしまう。
【００２８】
また、フッ素原子を取り込んでしまった半導体膜を用いたＴＦＴにおいては、直流電圧を印加することによって、Ｖｔの経時的な変化量が大きくなり、部分的な変化量の違いによってムラが生じる等の表示異常を引き起こす可能性もある。
【００２９】
さらに、図２（ｃ）に示すように、従来方法を用いた真空槽２内においては、フッ素との結合力の強い珪素の未結合部が少なく、真空槽２内に残留しているフッ素原子を完全に取り除くことが困難であることが明らかである。
【００３０】
しかし、本実施の形態に示すようにＳｉＨ4濃度を増やすことによって、図２（ｂ）に示すように、珪素の未結合部が図２（ｃ）よりも増加し、真空槽２内に残留しているフッ素原子をより多く取り除くことが可能となる。
【００３１】
このような効果について図４及び図５を参照しながら説明する。図４は、ＳｉＨ4濃度比に対するＯＦＦ電流の流量比を示したものである。図４に示すように、ＳｉＨ4濃度比が１．２以下においてはＯＦＦ電流の流量比が増加傾向にあり、すなわちＯＦＦ電流が増加する現象が生じていることがわかる。したがって、ＳｉＨ4濃度比を１．２倍以上にすることによって、ＯＦＦ電流の増加現象を抑制でき、画像残像現象等の発生を未然に回避することが可能となる。
【００３２】
また、図５は、ＳｉＨ4濃度比に対するＶｔのシフト比を示したものである。図５に示すように、ＳｉＨ4濃度比が１．２を超えると、ＴＦＴにおけるＶｔのシフト比が急激に減少していることから、Ｖｔの経時的な変化量を抑制することができ、ムラが生じる等の表示異常を未然に回避することが可能となることがわかる。すなわち、ＳｉＨ4濃度を１．２倍以上にすることにより、部分的な変化量の違いによりムラ等の表示異常を生じにくくすることが可能となる。
【００３３】
以上のように本実施の形態によれば、ＣＶＤ装置の真空槽内に残留するフッ素ガスの影響を短時間でほぼ完全に除去できるようになり、画像性能の良好な液晶表示装置を得ることが可能となる。
【００３４】
【発明の効果】
以上のように本発明にかかる半導体装置の製造方法によれば、ＣＶＤ装置の真空槽内に残留するフッ素ガスの影響を短時間でほぼ完全に除去できるようになり、画像性能の良好な液晶表示装置を得ることが可能となる。
【図面の簡単な説明】
【図１】  本発明の実施の形態にかかる半導体装置の製造方法におけるプロセスフローを示す図
【図２】  真空槽内の反応想定図
【図３】  Ｐ−ＣＶＤ装置の概略構成図
【図４】  本発明の実施の形態にかかる半導体装置の製造方法におけるＳｉＨ4濃度比に対するＯＦＦ電流量比を示す図
【図５】  本発明の実施の形態にかかる半導体装置の製造方法におけるＳｉＨ4濃度比に対するＶｔシフト比を示す図
【符号の説明】
１  ＲＦ電源
２  真空槽
３  基板
４  下部電極
５  上部電極及びプロセスガス拡散板
６  基板加熱ヒータ
７  接地
８  ガス排気口
【図１】
0004713759.tif 000002
【図２】
0004713759.tif 000003
【図３】
0004713759.tif 000004
【図４】
0004713759.tif 000005
【図５】
0004713759.tif 000006