(57)【特許請求の範囲】
【請求項１】
ベース基板と、
前記ベース基板に接合している固定部と、
前記固定部に固定された固定端を有し、自然状態において前記ベース基板に沿って延びる可動部と、
前記可動部における前記ベース基板とは反対の側にそれぞれ設けられた、可動コンタクト電極膜および前記可動コンタクト電極膜より薄い可動駆動電極膜と、
前記可動コンタクト電極膜に対向する部位を各々が有し且つ各々が前記固定部に接合している一対の固定コンタクト電極と、
前記可動駆動電極膜に対向する部位を有し且つ前記固定部に接合している固定駆動電極と、を備え、
前記可動部は、前記可動駆動電極膜および前記固定駆動電極間に静電引力が発生すると、前記可動コンタクト電極膜が前記一対の固定コンタクト電極に当接する位置まで弾性変形し、閉状態になる一方、前記可動駆動電極膜および前記固定駆動電極間に作用する静電引力が消滅すると、前記可動コンタクト電極膜が前記一対の固定コンタクト電極から離隔し、自然状態に復帰して開状態になるマイクロスイッチング素子。
【請求項２】
前記可動コンタクト電極膜は、前記可動駆動電極膜よりも、前記可動部の前記固定端から遠くに位置する、請求項１に記載のマイクロスイッチング素子。
【請求項３】
前記可動駆動電極膜の厚さは０.５３μｍ以下である、請求項１または２に記載のマイクロスイッチング素子。
【請求項４】
前記可動コンタクト電極膜の厚さは０.５〜２.０μｍである、請求項１から３のいずれか一つに記載のマイクロスイッチング素子。
【請求項５】
前記可動部のバネ定数は４０Ｎ/ｍ以下である、請求項１から４のいずれか一つに記載のマイクロスイッチング素子。
【請求項６】
第１層、ベース基板である第２層、ならびに、これら第１層および第２層の間の中間層からなる積層構造を有する材料基板の前記第１層上に導体膜を形成する工程と、
前記第１層および前記導体膜に対してエッチング処理を施すことにより、前記第１層において可動部、固定部ならびに前記可動部上の可動コンタクト電極膜およびプレ可動駆動電極膜を形成する工程と、
前記プレ可動駆動電極膜に対してエッチング処理を施すことにより、前記可動コンタクト電極膜より薄い可動駆動電極膜を形成する工程と、
前記固定部における固定コンタクト電極接合領域を露出させるための少なくとも二つの開口部、および、前記固定部における固定駆動電極接合領域を露出させるための少なくとも一つの開口部、を有して前記第１層の側を覆う犠牲層を形成する工程と、
前記犠牲層を介して前記可動コンタクト電極膜に対向する部位を各々が有し且つ各々が前記固定コンタクト電極接合領域にて前記固定部に接合している固定コンタクト電極、および、前記犠牲層を介して前記可動駆動電極膜に対向する部位を有し且つ前記固定駆動電極接合領域にて前記固定部に接合している固定駆動電極、を形成する工程と、
前記犠牲層、および、前記中間層において前記第２層と前記可動部との間に介在する部位、を除去する工程と、を含むマイクロスイッチング素子製造方法。
【請求項７】
第１層、ベース基板である第２層、ならびに、これら第１層および第２層の間の中間層からなる積層構造を有する材料基板の前記第１層に導体膜を形成する工程と、
可動コンタクト電極膜に対応するパターン形状を有する第１マスクパターンを前記導体膜上に形成する工程と、
前記導体膜における前記第１マスクパターンで覆われていない領域に対して当該導体膜の厚さ方向の途中までエッチング処理を施す工程と、
前記可動駆動電極膜に対応するパターン形状を有する第２マスクパターンを前記導体膜上に形成する工程と、
前記導体膜における前記第１および第２マスクパターンで覆われていない領域に対してエッチング処理を施すことにより、可動コンタクト電極膜、および、当該可動コンタクト電極膜より薄い可動駆動電極膜、を形成する工程と、
前記第１層に対してエッチング処理を施すことにより、前記第１層において可動部および固定部を形成する工程と、
前記固定部における固定コンタクト電極接合領域を露出させるための少なくとも二つの開口部、および、前記固定部における固定駆動電極接合領域を露出させるための少なくとも一つの開口部、を有して前記第１層の側を覆う犠牲層を形成する工程と、
前記犠牲層を介して前記可動コンタクト電極膜に対向する部位を各々が有し且つ各々が前記固定コンタクト電極接合領域にて前記固定部に接合している固定コンタクト電極、および、前記犠牲層を介して前記可動駆動電極膜に対向する部位を有し且つ前記固定駆動電極接合領域にて前記固定部に接合している固定駆動電極、を形成する工程と、
前記犠牲層、および、前記中間層において前記第２層と前記可動部との間に介在する部位、を除去する工程と、を含むマイクロスイッチング素子製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ技術を利用して製造される微小なスイッチング素子、および、ＭＥＭＳ技術を利用したスイッチング素子製造方法に関する。
【背景技術】
【０００２】
携帯電話など無線通信機器の技術分野では、高機能を実現するために搭載される部品の増加などに伴い、高周波回路ないしＲＦ回路の小型化に対する要求が高まっている。このような要求に応えるべく、回路を構成する様々な部品について、ＭＥＭＳ（micro-electromechanical systems）技術の利用による微小化が進められている。
【０００３】
そのような部品の一つとして、ＭＥＭＳスイッチが知られている。ＭＥＭＳスイッチは、ＭＥＭＳ技術により各部位が微小に形成されたスイッチング素子であり、機械的に開閉してスイッチングを実行するための少なくとも一対のコンタクトや、当該コンタクト対の機械的開閉動作を達成するための駆動機構などを有する。ＭＥＭＳスイッチは、特にＧＨｚオーダーの高周波信号のスイッチングにおいて、ＰＩＮダイオードやＭＥＳＦＥＴなどよりなるスイッチング素子よりも、開状態にて高い絶縁性を示し且つ閉状態にて低い挿入損失を示す傾向にある。これは、コンタクト対間の機械的開離により開状態が達成されることや、機械的スイッチであるために寄生容量が少ないことに、起因する。ＭＥＭＳスイッチについては、例えば下記の特許文献１〜４に記載されている。
【０００４】
【特許文献１】特開２００４‐１１８６号公報
【特許文献２】特開２００４‐３１１３９４号公報
【特許文献３】特開２００５‐２９３９１８号公報
【特許文献４】特表２００５‐５２８７５１号公報
【０００５】
図１４から図１８は、従来のマイクロスイッチング素子の一例であるマイクロスイッチング素子Ｘ２を表す。図１４は、マイクロスイッチング素子Ｘ２の平面図であり、図１５は、マイクロスイッチング素子Ｘ２の一部省略平面図である。図１６から図１８は、各々、図１４の線XVI−XVI、線XVII−XVII、および線XVIII−XVIIIに沿った断面図である。
【０００６】
マイクロスイッチング素子Ｘ２は、ベース基板Ｓ２と、固定部４１と、可動部４２と、コンタクト電極４３と、一対のコンタクト電極４４（図１５において省略）と、駆動電極４５と、駆動電極４６（図１５において省略）とを備え、静電駆動型として構成されたものである。
【０００７】
固定部４１は、図１６から図１８に示すように、境界層４７を介してベース基板Ｓ２に接合している。固定部４１およびベース基板Ｓ２は単結晶シリコンよりなり、境界層４７は二酸化シリコンよりなる。
【０００８】
可動部４２は、例えば図１４、図１５、または図１８に表れているように、固定部４１に固定された固定端４２ａと自由端４２ｂとを有してベース基板Ｓ２に沿って延び、スリット４８を介して固定部４１に囲まれている。また、可動部４２は単結晶シリコンよりなる。
【０００９】
コンタクト電極４３は、図１５によく表れているように可動部４２の自由端４２ｂ近くに設けられている。一対のコンタクト電極４４の各々は、図１６および図１８に示すように、固定部４１上に立設されており、且つ、コンタクト電極４３に対向する部位を有する。また、各コンタクト電極４４は、所定の配線（図示略）を介してスイッチング対象の所定の回路に接続されている。コンタクト電極４３，４４は所定の導電材料よりなる。
【００１０】
駆動電極４５は、図１５によく表れているように可動部４２上および固定部４１上にわたって設けられている。駆動電極４６は、図１７によく表れているように、その両端が固定部４１に接合して駆動電極４５の上方を跨ぐように立設されている。また、駆動電極４６は、所定の配線（図示略）を介してグラウンド接続されている。駆動電極４５，４６は所定の導電材料よりなる。このような駆動電極４５，４６は、静電型の駆動機構を構成する。
【００１１】
このような構成のマイクロスイッチング素子Ｘ２において、駆動電極４５に所定の電位を付与すると、駆動電極４５，４６間には静電引力が発生する。その結果、可動部４２は、コンタクト電極４３が一対のコンタクト電極４４に当接する位置まで弾性変形する。このようにして、マイクロスイッチング素子Ｘ２の閉状態が達成される。閉状態においては、コンタクト電極４３により一対のコンタクト電極４４が電気的に橋渡しされ、電流がコンタクト電極対４４間を通過することが許容される。このようにして、例えば高周波信号のオン状態を達成することができる。
【００１２】
閉状態にあるマイクロスイッチング素子Ｘ２において、駆動電極４５に対する電位付与を停止することによって駆動電極４５，４６の間に作用する静電引力を消滅させると、可動部４２はその自然状態に復帰し、コンタクト電極４３は、両コンタクト電極４４から離隔する。このようにして、図１６および図１８に示すような、マイクロスイッチング素子Ｘ２の開状態が達成される。開状態では、一対のコンタクト電極４４が電気的に分離され、電流がコンタクト電極対４４間を通過することは阻まれる。このようにして、例えば高周波信号のオフ状態を達成することができる。
【００１３】
図１９から図２１は、マイクロスイッチング素子Ｘ２の製造方法を、図１６および図１７に相当する断面の変化として表す。マイクロスイッチング素子Ｘ２の製造においては、まず、図１９（ａ）に示すような材料基板Ｓ２’が用意される。材料基板Ｓ２’は、いわゆるＳＯＩ（silicon on insulator）基板であり、第１層５１、第２層５２、および、これらの間の中間層５３よりなる積層構造を有する。第１層５１および第２層５２は単結晶シリコンよりなり、中間層５３は二酸化シリコンよりなる。
【００１４】
次に、図１９（ｂ）に示すように、スパッタリング法により第１層５１上に導体膜５４が形成される。導体膜５４は０.７５μｍの一様の厚さを有する。
【００１５】
次に、図１９（ｃ）に示すように、導体膜５４上にレジストパターン５５，５６が形成される。レジストパターン５５は、コンタクト電極４３に対応するパターン形状を有する。レジストパターン５６は、駆動電極４５に対応するパターン形状を有する。
【００１６】
次に、図２０（ａ）に示すように、レジストパターン５５，５６をマスクとして利用して導体膜５４に対して行うエッチング処理により、第１層５１上に、コンタクト電極４３および駆動電極４５が形成される。このようにして形成されるコンタクト電極４３および駆動電極４５は、０.７５μｍの同じ厚さを有する。
【００１７】
次に、レジストパターン５５，５６を除去した後、図２０（ｂ）に示すように、第１層５１に対するエッチング処理によりスリット４８が形成される。具体的には、フォトリソ法により第１層５１上に所定のレジストパターン（図示略）が形成された後、当該レジストパターンをマスクとして利用して、第１層５１に対してエッチング処理が施される。本工程にて、固定部４１および可動部４２がパターン形成されることとなる。
【００１８】
次に、図２０（ｃ）に示すように、スリット４８を塞ぐように、基板Ｓ２’の第１層５１側に犠牲層５７が形成される。犠牲層５７は二酸化シリコンよりなる。本工程では、スリット４８の側壁の一部にも犠牲層材料が成膜され、スリット４８は塞がれる。また、本工程で形成される犠牲層５７の厚さを調節することにより、得られるマイクロスイッチング素子Ｘ２におけるコンタクト電極４３，４４間および駆動電極４５，４６間の開状態での離隔距離を調節することが可能である。ただし、犠牲層５７の厚さは５μｍ以下に設定される。犠牲層５７の厚さが５μｍを超えると、犠牲層５７内に生ずる内部応力に起因して材料基板Ｓ２’が不当に反る場合があり、また、犠牲層５７にクラックが生じやすくなるからである。
【００１９】
次に、図２１（ａ）に示すように、犠牲層５７がパターニングされて開口部５７ａ，５７ｂが形成される。開口部５７ａは、固定部４１においてコンタクト電極４４が接合する領域を露出させるためのものである。開口部５７ｂは、固定部４１において駆動電極４６が接合する領域を露出させるためのものである。
【００２０】
次に、犠牲層５７上に形成される所定のレジストパターン（図示略）をマスクとして利用して行う電気めっき法により、図２１（ｂ）に示すように一対のコンタクト電極４４および駆動電極４６が形成される。
【００２１】
次に、図２１（ｃ）に示すように、ウエットエッチング法により犠牲層５７および中間層５３の一部を除去する。本エッチング処理では、まず犠牲層５７が除去され、その後、スリット４８に臨む箇所から中間層５３の一部が除去される。このエッチング処理は、可動部４２の全体と第２層５２との間に適切に空隙が形成された後に停止される。このようにして、中間層５３において上述の境界層４７が残存形成される。また、第２層５２は、ベース基板Ｓ２を構成することとなる。以上の工程を経て、静電駆動型のマイクロスイッチング素子Ｘ２が製造される。
【００２２】
静電駆動型スイッチング素子において強く求められる特性の一つとして、駆動電圧の小さいことが挙げられる。マイクロスイッチング素子Ｘ２において駆動電圧を低減するうえでは、可動部４２を薄く設定して可動部４２について小さなバネ定数を設定するのが有効である。
【００２３】
一方、スイッチング素子において一般的に求められる特性の一つとして、閉状態においてコンタクト電極を通過する信号の挿入損失が低いことが挙げられる。スイッチング素子の挿入損失を低減するうえでは、コンタクト電極を厚く設定してコンタクト電極について小さな抵抗を設定するのが有効である。
【００２４】
しかしながら、従来のマイクロスイッチング素子Ｘ２においては、コンタクト電極４３の低抵抗化を図るのが困難な傾向がある。マイクロスイッチング素子Ｘ２では、上述の低駆動電圧化の観点から、コンタクト電極４３を厚く設定することが抑制されるからである。
【００２５】
コンタクト電極４３および駆動電極４５は、図１９（ｂ）および図１９（ｃ）を参照して上述したように、第１層５１上に形成された一様厚さの導体膜５４からパターン形成されて同じ厚さを有する。そのため、コンタクト電極４３の低抵抗化を図るべく当該コンタクト電極４３について大きな厚さを設定すると、それに伴って駆動電極４５も大きな厚さを有することとなる。駆動電極４５が厚いほど、駆動電極４５を収縮させるように発生する内部応力は大きく、従って、当該内部応力の作用によって可動部４２が不当に変形してコンタクト電極４４および駆動電極４６の側に反るという不具合が生じやすい。可動部４２のこのような反りは、マイクロスイッチング素子Ｘ２のスイッチング機能を阻害したり、諸特性の劣化を誘発してしまうので、好ましくない。例えば、可動部４２の反りに起因して、非駆動時（駆動電極４５，４６間に電圧が印加されていない時）においてもコンタクト電極４３，４４が接触してしまう場合があり、ひいては、常時的に駆動電極４５，４６が接触してしまう場合がある。このような状態を回避するためには、低駆動電圧化の観点から所定の小さな値に設定されている可動部４２の厚さに対して、駆動電極４５およびこれと同じ厚さに形成されるコンタクト電極４３の厚さを抑える必要がある。具体的には、上述のように５μｍ以下の厚さで形成される犠牲層５７を利用して実現可能な、可動部４２とコンタクト電極４４との間の離隔距離および可動部４２と駆動電極４６との間の離隔距離、の制限内で可動部４２の反りが抑制されるように、駆動電極４５およびコンタクト電極４３を薄く設定する必要がある。
【００２６】
このように、マイクロスイッチング素子に関する従来の技術においては、素子の低駆動電圧化を図りつつ、コンタクト電極について充分な低抵抗を実現して素子の挿入損失を低減するのが、困難な場合がある。
【発明の開示】
【発明が解決しようとする課題】
【００２７】
本発明は、以上のような事情の下で考え出されたものであり、駆動電圧の低減を図り且つ挿入損失の低減を図るのに適したマイクロスイッチング素子およびその製造方法を提供することを、目的とする。
【課題を解決するための手段】
【００２８】
本発明の第１の側面によると、マイクロスイッチング素子が提供される。このマイクロスイッチング素子は、ベース基板と、当該ベース基板に接合している固定部と、当該固定部に固定された固定端を有してベース基板に沿って延びる可動部と、当該可動部におけるベース基板とは反対の側に設けられた可動コンタクト電極膜と、当該可動コンタクト電極膜に対向する部位を各々が有し且つ各々が固定部に接合している一対の固定コンタクト電極と、可動部におけるベース基板とは反対の側に少なくとも設けられ且つ可動コンタクト電極膜より薄い可動駆動電極膜と、可動駆動電極膜に対向する部位を有し且つ固定部に接合している固定駆動電極とを備える。
【００２９】
このような構成のマイクロスイッチング素子においては、可動コンタクト電極膜と可動駆動電極膜とは同じ厚さを有さず且つ可動駆動電極膜は可動コンタクト電極膜より薄い。そのため、本素子では、低駆動電圧化の観点から所定の小さな値に設定されている可動部の厚さに対し、可動駆動電極膜について充分に小さな厚さを設定することができ、これとともに、可動コンタクト電極膜の低抵抗化の観点から当該可動コンタクト電極膜について充分に大きな厚さを設定することができる。可動コンタクト電極膜の抵抗が小さいほど、本マイクロスイッチング素子の挿入損失は小さい傾向にある。したがって、本マイクロスイッチング素子は、駆動電圧の低減を図り且つ挿入損失の低減を図るのに適しているのである。
【００３０】
好ましくは、可動コンタクト電極膜は、可動駆動電極膜よりも、可動部の固定端から遠くに位置する。このような構成によると、固定駆動電極に対する可動駆動電極膜の相対的に小さな変位で、固定コンタクト電極に対する可動コンタクト電極膜の相対的に大きな変位を実現することができる。したがって、本構成は、素子駆動の効率化ないし駆動電圧の低減を図るうえで好適である。
【００３１】
好ましくは、可動駆動電極膜の厚さは０.５３μｍ以下である。可動駆動電極膜についてのこのような厚さ範囲は、可動部の反りを抑制するうえで好適であり、従って、素子の駆動電圧を低減するうえで好適である。
【００３２】
好ましくは、可動コンタクト電極膜の厚さは０.５〜２.０μｍである。可動コンタクト電極膜についてのこのような厚さ範囲は、可動コンタクト電極膜の低抵抗化を図るうえで好適である。
【００３３】
好ましくは、可動部のバネ定数は４０Ｎ/ｍ以下である。可動部についてのこのようなバネ定数範囲は、素子の駆動電圧を低減するうえで好適である。
【００３４】
本発明の第２の側面によると、ベース基板と、当該ベース基板に接合している固定部と、当該固定部に固定された固定端を有してベース基板に沿って延びる可動部と、当該可動部におけるベース基板とは反対の側に設けられた可動コンタクト電極膜および可動駆動電極膜と、可動コンタクト電極膜に対向する部位を各々が有し且つ各々が固定部に接合している一対の固定コンタクト電極と、可動駆動電極膜に対向する部位を有し且つ固定部に接合している固定駆動電極と、を備えるマイクロスイッチング素子を、第１層と、第２層と、当該第１および第２層の間の中間層とからなる積層構造を有する材料基板に対して加工を施すことによって製造するための方法が提供される。このマイクロスイッチング素子製造方法は、第１層上に導体膜を形成する工程と、当該導体膜をパターニングすることにより、可動コンタクト電極膜およびプレ可動駆動電極膜を形成する工程と、当該プレ可動駆動電極膜に対してエッチング処理を施すことにより、可動コンタクト電極膜より薄い可動駆動電極膜を形成する工程とを含む。本方法は、可動部上に可動コンタクト電極膜とこれより薄い可動駆動電極膜とを具備する上述の第１の側面に係るマイクロスイッチング素子を製造するうえで好適である。
【００３５】
本発明の第３の側面によると、ベース基板と、当該ベース基板に接合している固定部と、当該固定部に固定された固定端を有してベース基板に沿って延びる可動部と、当該可動部におけるベース基板とは反対の側に設けられた可動コンタクト電極膜および可動駆動電極膜と、可動コンタクト電極膜に対向する部位を各々が有し且つ各々が固定部に接合している一対の固定コンタクト電極と、可動駆動電極膜に対向する部位を有し且つ固定部に接合している固定駆動電極と、を備えるマイクロスイッチング素子を、第１層と、第２層と、当該第１および第２層の間の中間層とからなる積層構造を有する材料基板に対して加工を施すことによって製造するための別の方法が提供される。このマイクロスイッチング素子製造方法は、第１層上に導体膜を形成する工程と、可動コンタクト電極膜に対応するパターン形状を有する第１マスクパターンを導体膜上に形成する工程と、当該第１マスクパターンを利用して導体膜に対して当該導体膜の厚さ方向の途中までエッチング処理を施す工程と、可動駆動電極膜に対応するパターン形状を有する第２マスクパターンを導体膜上に形成する工程と、第１および第２マスクパターンを利用して導体膜に対してエッチング処理を施すことにより、可動コンタクト電極膜、および、当該可動コンタクト電極膜より薄い可動駆動電極膜、を形成する工程とを含む。本方法は、可動部上に可動コンタクト電極膜とこれより薄い可動駆動電極膜とを具備する上述の第１の側面に係るマイクロスイッチング素子を製造するうえで好適である。
【００３６】
本発明の第２および第３の側面に係る方法は、更に、所定のレジストパターンをマスクとして利用して第１層に対して例えば異方性のエッチング処理を施すことにより、第１層において可動部および固定部を形成する工程と、当該固定部における固定コンタクト電極接合領域を露出させるための少なくとも二つの開口部、および、固定部における固定駆動電極接合領域を露出させるための少なくとも一つの開口部、を有して第１層の側を覆う犠牲層を形成する工程と、犠牲層を介して可動コンタクト電極膜に対向する部位を各々が有し且つ各々が固定コンタクト電極接合領域にて固定部に接合している固定コンタクト電極、および、犠牲層を介して可動駆動電極膜に対向する部位を有し且つ固定駆動電極接合領域にて固定部に接合している固定駆動電極、を形成する工程と、例えばウエットエッチングにより、犠牲層、および、中間層において第２層と可動部との間に介在する部位、を除去する工程とを含む。このような構成によると、第１の側面に係るマイクロスイッチング素子における可動部、固定部、固定コンタクト電極、および固定駆動電極を適切に形成することができる。
【発明を実施するための最良の形態】
【００３７】
図１から図５は、本発明に係るマイクロスイッチング素子Ｘ１を表す。図１は、マイクロスイッチング素子Ｘ１の平面図であり、図２は、マイクロスイッチング素子Ｘ１の一部省略平面図である。図３から図５は、各々、図１の線III−III、線IV−IV、および線V−Vに沿った断面図である。
【００３８】
マイクロスイッチング素子Ｘ１は、ベース基板Ｓ１と、固定部１１と、可動部１２と、コンタクト電極１３と、一対のコンタクト電極１４（図２において省略）と、駆動電極１５と、駆動電極１６（図２において省略）とを備え、静電駆動型として構成されたものである。
【００３９】
固定部１１は、図３から図５に示すように、境界層１７を介してベース基板Ｓ１に接合している。また、固定部１１は、単結晶シリコンなどのシリコン材料よりなる。固定部１１を構成するシリコン材料は、１０００Ω・ｃｍ以上の抵抗率を有するのが好ましい。境界層１７は例えば二酸化シリコンよりなる。
【００４０】
可動部１２は、例えば図１、図２、または図５に表れているように、固定部１１に固定された固定端１２ａと自由端１２ｂとを有してベース基板Ｓ１に沿って延び、スリット１８を介して固定部１１に囲まれている。好ましくは、可動部１２のバネ定数は４０Ｎ/ｍ以下である。可動部１２についてのこのようなバネ定数範囲は、本素子の駆動電圧を低減するうえで好適である。４０Ｎ/ｍ以下のバネ定数を実現するうえでは、可動部１２について図３および図４に示す厚さＴ１は例えば１５μｍ以下である。また、可動部１２について、図２に示す長さＬ１は例えば６５０〜１０００μｍであり、長さＬ２は例えば１００〜２００μｍである。スリット１８の幅は例えば１.５〜２.５μｍである。可動部１２は、例えば単結晶シリコンよりなる。可動部１２が単結晶シリコンよりなる場合、可動部１２自体において不当な内部応力が発生しない。
【００４１】
コンタクト電極１３は、本発明における可動コンタクト電極膜であり、図２によく表れているように可動部１２の自由端１２ｂ近くに設けられている。コンタクト電極１３について図３に示す厚さＴ２は０.５〜２.０μｍである。厚さＴ２のこのような範囲は、コンタクト電極１３の低抵抗化を図るうえで好ましい。コンタクト電極１３は、所定の導電材料よりなり、例えば、Ｍｏ下地膜とその上のＡｕ膜とからなる積層構造を有する。
【００４２】
一対のコンタクト電極１４の各々は、本発明における固定コンタクト電極であり、図３および図５に示すように、固定部１１上に立設されており、且つ、コンタクト電極１３に対向する接触部１４ａを有する。コンタクト電極１４の厚さは例えば１５μｍ以上である。また、各コンタクト電極１４は、所定の配線（図示略）を介してスイッチング対象の所定の回路に接続されている。コンタクト電極１４の構成材料としては、コンタクト電極１３の構成材料と同一のものを採用することができる。
【００４３】
駆動電極１５は、本発明における可動駆動電極膜であり、図２によく表れているように可動部１２上および固定部１１上にわたって設けられている。駆動電極１５について図４に示す厚さＴ３は、コンタクト電極１３の厚さＴ２より小さい限りにおいて０.５３μｍ以下である。また、駆動電極１５について、可動部１２上における図２に示す長さＬ３は例えば５５０〜９００μｍである。駆動電極１５の構成材料としては、コンタクト電極１３の構成材料と同一のものを採用することができる。
【００４４】
駆動電極１６は、本発明における固定駆動電極であり、図４によく表れているように、その両端が固定部１１に接合して駆動電極１５の上方を跨ぐように立設されている。駆動電極１６の厚さは例えば１５μｍ以上である。また、駆動電極１６は、所定の配線（図示略）を介してグラウンド接続されている。駆動電極１６の構成材料としては、コンタクト電極１３の構成材料と同一のものを採用することができる。
【００４５】
このような構成のマイクロスイッチング素子Ｘ１において、駆動電極１５に所定の電位を付与すると、駆動電極１５，１６間には静電引力が発生する。その結果、可動部１２は、コンタクト電極１３が一対のコンタクト電極１４ないし接触部１４ａに当接する位置まで弾性変形する。このようにして、マイクロスイッチング素子Ｘ１の閉状態が達成される。閉状態においては、コンタクト電極１３により一対のコンタクト電極１４が電気的に橋渡しされ、電流がコンタクト電極対１４間を通過することが許容される。このようにして、例えば高周波信号のオン状態を達成することができる。
【００４６】
閉状態にあるマイクロスイッチング素子Ｘ１において、駆動電極１５に対する電位付与を停止することによって駆動電極１５，１６の間に作用する静電引力を消滅させると、可動部１２はその自然状態に復帰し、コンタクト電極１３は、両コンタクト電極１４から離隔する。このようにして、図３および図５に示すような、マイクロスイッチング素子Ｘ１の開状態が達成される。開状態では、一対のコンタクト電極１４が電気的に分離され、電流がコンタクト電極対１４間を通過することは阻まれる。このようにして、例えば高周波信号のオフ状態を達成することができる。
【００４７】
マイクロスイッチング素子Ｘ１においては、コンタクト電極１３と駆動電極１５とは同じ厚さを有さず、且つ、駆動電極１５はコンタクト電極１３より薄い（駆動電極１５の厚さＴ３は、コンタクト電極１３の厚さＴ２より小さい限りにおいて０.５３μｍ以下である）。そのため、マイクロスイッチング素子Ｘ１では、低駆動電圧化の観点から所定の小さな値に設定されている可動部１２の厚さＴ１に対し、駆動電極１５について充分に小さな厚さＴ３を設定することができ、これとともに、コンタクト電極１３の低抵抗化の観点から当該コンタクト電極１３について充分に大きな厚さＴ２を設定することができる。コンタクト電極１３の抵抗が小さいほど、マイクロスイッチング素子Ｘ１の挿入損失は小さい傾向にある。したがって、マイクロスイッチング素子Ｘ１においては、駆動電圧および挿入損失を共に適切に低減することができる。
【００４８】
また、マイクロスイッチング素子Ｘ１においては、コンタクト電極１３は、駆動電極１５よりも、可動部１２の固定端１２ａから遠くに位置する。このような構成によると、駆動電極１６に対する駆動電極１５の相対的に小さな変位で、コンタクト電極１４に対するコンタクト電極１３の相対的に大きな変位を実現することができる。したがって、マイクロスイッチング素子Ｘ１では、素子駆動の効率化ないし駆動電圧の低減を適切に図ることができる。
【００４９】
図６から図１０は、マイクロスイッチング素子Ｘ１の第１の製造方法を、図３および図４に相当する断面の変化として表す。本方法においては、まず、図６（ａ）に示すような材料基板Ｓ１’を用意する。材料基板Ｓ１’は、ＳＯＩ（silicon on insulator）基板であり、第１層２１、第２層２２、および、これらの間の中間層２３よりなる積層構造を有する。本実施形態では、例えば、第１層２１の厚さは１５μｍであり、第２層２２の厚さは５２５μｍであり、中間層２３の厚さは４μｍである。第１層２１は、例えば単結晶シリコンよりなり、固定部１１および可動部１２へと加工される。第２層２２は、例えば単結晶シリコンよりなり、ベース基板Ｓ１へと加工される。中間層２３は、例えば二酸化シリコンよりなり、境界層１７へと加工される。
【００５０】
次に、図６（ｂ）に示すように、第１層２１上に導体膜２４を形成する。例えば、スパッタリング法により、第１層２１上にＭｏを成膜し、続いてその上にＡｕを成膜する。Ｍｏ膜の厚さは例えば３０ｎｍであり、Ａｕ膜の厚さは例えば５００ｎｍである。
【００５１】
次に、図６（ｃ）に示すように、フォトリソ法により導体膜２４上にレジストパターン２５，２６を形成する。レジストパターン２５は、コンタクト電極１３に対応するパターン形状を有する。レジストパターン２６は、駆動電極１５に対応するパターン形状を有する。
【００５２】
次に、図７（ａ）に示すように、レジストパターン２５，２６をマスクとして利用して導体膜２４に対してエッチング処理を施すことにより、第１層２１上に、コンタクト電極１３およびプレ駆動電極１５’を形成する。プレ駆動電極１５’は、本発明におけるプレ可動駆動電極膜である。本工程におけるエッチング手法としては、イオンミリング（例えばＡｒイオンによる物理的エッチング）を採用することができる。後出の金属材料に対するエッチング手法としてもイオンミリングを採用することができる。
【００５３】
次に、エッチング処理にさらされて劣化したレジストパターン２５，２６を除去した後、図７（ｂ）に示すように、フォトリソ法によりコンタクト電極１３上にレジストパターン２７を形成する。
【００５４】
次に、図７（ｃ）に示すように、レジストパターン２７をマスクとして利用してプレ駆動電極１５’に対して所定程度のエッチング処理を施すことにより、駆動電極１５を形成する。本工程にて、コンタクト電極１３より薄い駆動電極１５が第１層２１上に形成される。
【００５５】
次に、図８（ａ）に示すようにレジストパターン２７を除去した後、図８（ｂ）に示すように、第１層２１にエッチング処理を施すことによってスリット１８を形成する。具体的には、フォトリソ法により第１層２１上に所定のレジストパターンを形成した後、当該レジストパターンをマスクとして利用して、第１層２１に対して異方性のエッチング処理を施す。エッチング手法としては、反応性イオンエッチングを採用することができる。本工程にて、固定部１１および可動部１２がパターン形成されることとなる。
【００５６】
次に、図８（ｃ）に示すように、スリット１８を塞ぐように、材料基板Ｓ１’の第１層２１側に犠牲層２８を形成する。犠牲層材料としては例えば二酸化シリコンを採用することができる。また、犠牲層２８を形成するための手法としては、例えばプラズマＣＶＤ法やスパッタリング法を採用することができる。また、本工程で形成される犠牲層２８の厚さを調節することにより、得られるマイクロスイッチング素子Ｘ１におけるコンタクト電極１３，１４間および駆動電極１５，１６間の開状態での離隔距離を調節することが可能である。ただし、犠牲層２８の厚さは５μｍ以下に設定される。犠牲層２８の厚さが５μｍを超えると、犠牲層２８内に生ずる内部応力に起因して材料基板Ｓ１’が不当に反る場合があり、また、犠牲層２８にクラックが生じやすくなるからである。
【００５７】
次に、図９（ａ）に示すように、犠牲層２８においてコンタクト電極１３に対応する箇所に２つの凹部２８ａを形成する。具体的には、フォトリソ法により犠牲層２８上に所定のレジストパターンを形成した後、当該レジストパターンをマスクとして利用して犠牲層２８に対してエッチング処理を施す。エッチング手法としては、ウエットエッチングを採用することができる。ウエットエッチングのためのエッチング液としては、例えばバッファードフッ酸（ＢＨＦ）を採用することができる。犠牲層２８に対する後出のウエットエッチングにおいてもＢＨＦを採用することができる。各凹部２８ａは、コンタクト電極１４の接触部１４ａを形成するためのものであり、例えば１μｍの深さを有する。凹部２８ａの深さを調節することにより、可動部１２ないしコンタクト電極１３とコンタクト電極１４との間の距離を調節することができる。また、本工程では、犠牲層２８において駆動電極１５に対応する箇所にも所定の深さの凹部を形成してもよい。当該凹部の深さを調節することにより、可動部１２ないし駆動電極１５と駆動電極１６との間の距離を調節することができる（当該距離が短いほど素子の駆動電圧は低減する傾向にある）。当該凹部の深さは例えば０.５μｍである。
【００５８】
次に、図９（ｂ）に示すように、犠牲層２８をパターニングして開口部２８ｂ，２８ｃを形成する。具体的には、フォトリソ法により犠牲層２８上に所定のレジストパターンを形成した後、当該レジストパターンをマスクとして利用して犠牲層２８に対してエッチング処理を施す。エッチング手法としては、ウエットエッチングを採用することができる。開口部２８ｂは、固定部１１においてコンタクト電極１４が接合する領域（固定コンタクト電極接合領域）を露出させるためのものである。開口部２８ｃは、固定部１１において駆動電極１６が接合する領域（固定駆動電極接合領域）を露出させるためのものである。
【００５９】
次に、材料基板Ｓ１’において犠牲層２８が設けられている側の表面に通電用の下地膜（図示略）を形成した後、図９（ｃ）に示すようにレジストパターン２９を形成する。下地膜は、例えば、スパッタリング法により厚さ５０ｎｍのＭｏを成膜し、続いてその上に厚さ５００ｎｍのＡｕを成膜することによって形成することができる。レジストパターン２９は、一対のコンタクト電極１４に対応する開口部２９ａおよび駆動電極１６に対応する開口部２９ｂを有する。
【００６０】
次に、図１０（ａ）に示すように、一対のコンタクト電極１４および駆動電極１６を形成する。具体的には、開口部２８ｂ，２８ｃ，２９ａ，２９ｂにて露出する下地膜上に、電気めっき法により例えば金を成長させる。
【００６１】
次に、図１０（ｂ）に示すように、レジストパターン２９をエッチング除去する。この後、電気めっき用の上述の下地膜において露出している部分をエッチング除去する。これらエッチング除去においては、各々、ウエットエッチングを採用することができる。
【００６２】
次に、図１０（ｃ）に示すように、犠牲層２８および中間層２３の一部を除去する。具体的には、犠牲層２８および中間層２３に対してウエットエッチング処理を施す。本エッチング処理では、まず犠牲層２８が除去され、その後、スリット１８に臨む箇所から中間層２３の一部が除去される。このエッチング処理は、可動部１２の全体と第２層２２との間に適切に空隙が形成された後に停止する。このようにして、中間層２３において境界層１７が残存形成される。また、第２層２２は、ベース基板Ｓ１を構成することとなる。
【００６３】
次に、必要に応じて、コンタクト電極１４および駆動電極１６の下面に付着している下地膜の一部（例えばＭｏ膜）をウエットエッチングにより除去した後、超臨界乾燥法により素子全体を乾燥する。超臨界乾燥法によると、可動部１２がベース基板Ｓ１等に張り付いてしまうスティッキング現象を適切に回避することができる。
【００６４】
以上のようにして、図１から図５に示すマイクロスイッチング素子Ｘ１を製造することができる。上述の方法によると、可動部１２上にコンタクト電極１３とこれより薄い駆動電極１５とを具備するマイクロスイッチング素子Ｘ１を適切に製造することができる。
【００６５】
また、上述の方法では、コンタクト電極１３に対向する接触部１４ａを有するコンタクト電極１４について、めっき法によって犠牲層２８上に厚く形成することができる。そのため、一対のコンタクト電極１４については、所望の低抵抗を実現するための充分な厚さを設定することが可能である。厚いコンタクト電極１４は、マイクロスイッチング素子Ｘ１の挿入損失を低減するうえで好ましい。
【００６６】
図１１および図１２は、マイクロスイッチング素子Ｘ１の第２の製造方法を、図３および図４に相当する断面の変化として表す。本方法においては、まず、第１の製造方法と同様に、図１１（ａ）に示すような材料基板Ｓ１’を用意し、図１１（ｂ）に示すように第１層２１上に導体膜２４を形成する。
【００６７】
次に、図１１（ｃ）に示すように、フォトリソ法により導体膜２４上にレジストパターン３１を形成する。レジストパターン３１は、コンタクト電極１３に対応するパターン形状を有する。
【００６８】
次に、図１２（ａ）に示すように導体膜２４を加工する。具体的には、レジストパターン３１をマスクとして利用して導体膜２４に対して当該導体膜２４の厚さ方向の途中までエッチング処理を施す。
【００６９】
次に、エッチング処理にさらされて劣化したレジストパターン３１を除去した後、図１２（ｂ）に示すように、フォトリソ法により導体膜２４上にレジストパターン３２，３３を形成する。レジストパターン３２は、コンタクト電極１３に対応するパターン形状を有する。レジストパターン３３は、駆動電極１５に対応するパターン形状を有する。レジストパターン３１の劣化の程度が小さければ当該レジストパターン３１を除去せずに、本工程では、レジストパターン３２を形成せず且つレジストパターン３３を形成してもよい。
【００７０】
次に、図１２（ｃ）に示すように、レジストパターン３２，３３をマスクとして利用して導体膜２４に対してエッチング処理を施すことにより、第１層２１上に、コンタクト電極１３および駆動電極１５を形成する。本工程にて、コンタクト電極１３より薄い駆動電極１５が第１層２１上に形成される。
【００７１】
この後、第１の製造方法に関して図８から図１０を参照して上述した各工程と同様の工程を経て、図１から図５に示すマイクロスイッチング素子Ｘ１を製造することができる。第２の製造方法によっても、第１の製造方法と同様に、可動部１２上にコンタクト電極１３とこれより薄い駆動電極１５とを具備するマイクロスイッチング素子Ｘ１を適切に製造することができる。
【実施例１】
【００７２】
上述のようなマイクロスイッチング素子Ｘ１において、可動部１２について、構成材料をシリコンとし、バネ定数を２４Ｎ/ｍとし、長さＬ１を９００μｍとし、コンタクト電極１３（可動コンタクト電極膜）の厚さＴ２を０.７５μｍとし、駆動電極１５（可動駆動電極膜）について、Ｍｏ膜とその上のＡｕ膜との積層構造を有するものとし、厚さＴ３を０.３５μｍとし、面積を６００００μｍ2とし、可動部１２上における駆動電極１５の長さＬ３を８００μｍとし、可動部１２が変形していない状態でのコンタクト電極１３，１４間の距離を４.０μｍとし、可動部１２が変形していない状態での駆動電極１５，１６間の距離を４.５μｍとしたマイクロスイッチング素子を用意した。
【００７３】
本実施例のマイクロスイッチング素子の非駆動時（駆動電極１５，１６間に電圧が印加されていない時）においては、可動部１２の自由端１２ｂの変位量（即ち、可動部１２の反り量）は３.３μｍであり、コンタクト電極１３はコンタクト電極１４に接触せず且つ駆動電極１５は駆動電極１６に接触していなかった。自由端１２ｂの変位量とは、可動部１２が変形していない状態での自由端１２ｂの位置を基準位置〔０μｍ〕として評価したものである。また、本実施例のマイクロスイッチング素子について駆動最小電圧（マイクロスイッチング素子において閉状態を達成するために駆動電極１５，１６間に発生させるべき最小の電位差）を測定したところ、１２Ｖであった。これらの結果を図１３の表に掲げる。
【実施例２】
【００７４】
可動部１２のバネ定数を２４Ｎ/ｍに代えて４０Ｎ/ｍとし且つ駆動電極１５の厚さＴ３を０.３５μｍに代えて０.５３μｍとした以外は、実施例１と同一の条件のマイクロスイッチング素子を用意した。本実施例のマイクロスイッチング素子の非駆動時においては、可動部１２の自由端１２ｂの変位量は３.５μｍであり、コンタクト電極１３はコンタクト電極１４に接触せず且つ駆動電極１５は駆動電極１６に接触していなかった。また、本実施例のマイクロスイッチング素子について駆動最小電圧を測定したところ、１６Ｖであった。これらの結果を図１３の表に掲げる。
【比較例１】
【００７５】
可動部１２のバネ定数を２４Ｎ/ｍに代えて４０Ｎ/ｍとし且つ実施例１の駆動電極１５とは異なる駆動電極（可動駆動電極膜）を具備する以外は実施例１と同一の条件のマイクロスイッチング素子を用意した。本比較例の駆動電極は、０.７５μｍの厚さを有し（従って、本比較例では可動部１２上のコンタクト電極１３と当該駆動電極は同じ厚さを有する）、可動部１２上において実施例１の駆動電極１５と同じ箇所に設けられている。本比較例のマイクロスイッチング素子の非駆動時においては、コンタクト電極１３はコンタクト電極１４に接触していた。そのため、本比較例のマイクロスイッチング素子について、駆動最小電圧は測定不能であった。これらの結果を図１３の表に掲げる。
【比較例２】
【００７６】
可動部１２のバネ定数を２４Ｎ/ｍに代えて６６Ｎ/ｍとし且つ実施例１の駆動電極１５とは異なる駆動電極（可動駆動電極膜）を具備する以外は実施例１と同一の条件のマイクロスイッチング素子を用意した。本比較例の駆動電極は、０.７５μｍの厚さを有し（従って、本比較例では可動部１２上のコンタクト電極１３と当該駆動電極は同じ厚さを有する）、可動部１２上において実施例１の駆動電極１５と同じ箇所に設けられている。本比較例のマイクロスイッチング素子の非駆動時においては、可動部１２の自由端１２ｂの変位量は３.２μｍであり、コンタクト電極１３はコンタクト電極１４に接触せず且つ駆動電極１５は駆動電極１６に接触していなかった。また、本実施例のマイクロスイッチング素子について駆動最小電圧を測定したところ、２５Ｖであった。これらの結果を図１３の表に掲げる。
【評価】
【００７７】
本発明に係る実施例１，２のマイクロスイッチング素子においては、駆動電極１５（可動駆動電極膜）は、コンタクト電極１３（可動コンタクト電極膜）より薄く、低駆動電圧化を図ることができた。具体的には、駆動電極１５の厚さが０.３５μｍである実施例１のマイクロスイッチング素子では、可動部１２のバネ定数が２４Ｎ/ｍである設定にて、１２Ｖの低駆動電圧でコンタクト電極１３，１４間を閉じることができた。駆動電極１５の厚さが０.５３μｍである実施例２のマイクロスイッチング素子では、可動部１２のバネ定数が４０Ｎ/ｍである設定にて、１６Ｖの低駆動電圧でコンタクト電極１３，１４間を閉じることができた。
【００７８】
比較例１，２のマイクロスイッチング素子においては、可動駆動電極膜はコンタクト電極１３（可動コンタクト電極膜）と同一厚さ（０.７５μｍ）を有して比較的厚く、低駆動電圧化を図ることができなかった。具体的には、可動部１２のバネ定数が４０Ｎ/ｍに設定された比較例１のマイクロスイッチング素子では、非駆動時であってもコンタクト電極１３，１４間は接触していた。比較例１のマイクロスイッチング素子はスイッチング素子として機能できない。可動部１２のバネ定数が６６Ｎ/ｍに設定された比較例２のマイクロスイッチング素子では、２５Ｖもの駆動電圧を要し、低駆動電圧化を図ることができなかった。
【図面の簡単な説明】
【００７９】
【図１】本発明に係るマイクロスイッチング素子の平面図である。
【図２】図１に示すマイクロスイッチング素子の一部省略平面図である。
【図３】図１の線III−IIIに沿った断面図である。
【図４】図１の線IV−IVに沿った断面図である。
【図５】図１の線V−Vに沿った断面図である。
【図６】図１に示すマイクロスイッチング素子の第１の製造方法における一部の工程を表す。
【図７】図６の後に続く工程を表す。
【図８】図７の後に続く工程を表す。
【図９】図８の後に続く工程を表す。
【図１０】図９の後に続く工程を表す。
【図１１】図１に示すマイクロスイッチング素子の第２の製造方法における一部の工程を表す。
【図１２】図１１の後に続く工程を表す。
【図１３】実施例１，２および比較例１，２における可動コンタクト電極膜の厚さ、可動駆動電極膜の厚さ、可動部のバネ定数、可動部の反り量、および駆動最小電圧をまとめた表である。
【図１４】従来のマイクロスイッチング素子の平面図である。
【図１５】図１４に示すマイクロスイッチング素子の一部省略平面図である。
【図１６】図１４の線XVI−XVIに沿った断面図である。
【図１７】図１４の線XVII−XVIIに沿った断面図である。
【図１８】図１４の線XVIII−XVIIIに沿った断面図である。
【図１９】図１４に示す従来のマイクロスイッチング素子の製造方法における一部の工程を表す。
【図２０】図１９の後に続く工程を表す。
【図２１】図２０の後に続く工程を表す。
【符号の説明】
【００８０】
Ｘ１，Ｘ２      マイクロスイッチング素子
Ｓ１，Ｓ２      ベース基板
１１，４１      固定部
１２，４２      可動部
１３，１４，４３，４４      コンタクト電極
１５，１６，４５，４６      駆動電極
１７，４７      境界層
１８，４８      スリット
２５，２６，２７，３１，３２，３３      レジストパターン
２８，５７      犠牲層
【図１】
0004628275.tif 000002
【図２】
0004628275.tif 000003
【図３】
0004628275.tif 000004
【図４】
0004628275.tif 000005
【図５】
0004628275.tif 000006
【図６】
0004628275.tif 000007
【図７】
0004628275.tif 000008
【図８】
0004628275.tif 000009
【図９】
0004628275.tif 000010
【図１０】
0004628275.tif 000011
【図１１】
0004628275.tif 000012
【図１２】
0004628275.tif 000013
【図１３】
0004628275.tif 000014
【図１４】
0004628275.tif 000015
【図１５】
0004628275.tif 000016
【図１６】
0004628275.tif 000017
【図１７】
0004628275.tif 000018
【図１８】
0004628275.tif 000019
【図１９】
0004628275.tif 000020
【図２０】
0004628275.tif 000021
【図２１】
0004628275.tif 000022