(57)【特許請求の範囲】
【請求項１】
トランスポンダであって、
データを記憶するメモリと；
前記メモリに電流を供給するためのリード信号を出力するクロック発生器と；
前記メモリ内の複数のアドレスから選択されたアドレスを指定するアドレスモジュールであって、前記クロック発生器は前記アドレスモジュールが指定するアドレスを増加させる増加アドレス信号を出力し、前記アドレスモジュールは前記クロック発生器からの前記増加アドレス信号に呼応して読み取られるアドレスを選択するアドレスモジュールと；
前記メモリの、前記アドレスモジュールが示す前記選択されたアドレスに記憶されているデータを受け取るデータモジュールであって、前記クロック発生器は、前記複数のアドレスから選択されたメモリアドレスの内容が前記メモリから前記データモジュールへ出力される毎に、前記リード信号の供給を停止して前記メモリへの前記電流供給を停止させ、前記電流はこのように、前記データモジュールの各連続選択メモリアドレスの内容が各々ラッチされることに合せて、オンとオフを繰り返すデータモジュールとを含むことを特徴とするトランスポンダ。
【請求項２】
前記クロック発生器は前記メモリをプログラムすべく前記メモリへ電流を供給するためのプログラム信号およびアドレスラッチ信号を出力し、前記アドレスモジュールは前記アドレスラッチ信号に呼応して前記メモリの特定のアドレスを選択し、前記データモジュールは前記メモリの、前記アドレスモジュールが示すアドレスにデータを入力し、前記クロック発生器は、いったん前記データモジュールのデータが前記メモリ内に記憶されると前記メモリへの電流供給を停止することを特徴とする請求項１のトランスポンダ。
【請求項３】
プログラム制御器をさらに有し、前記メモリはステータスバイト領域とデータ領域を有し、前記プログラム制御器は前記ステータスバイト領域からデータを読み取って、それに呼応してプログラムイネーブル信号を前記クロック発生器へ出力して、前記アドレス信号を前記アドレスモジュールに出力するよう前記クロック発生器をイネーブルすることを特徴とする、請求項１または２に記載のトランスポンダ。
【請求項４】
前記ステータスバイト領域は少なくとも第１のシールビットと第２のシールビットとを記憶し、前記第１のシールビットと第２のシールビットのうち少なくとも一つがクリアである場合、前記プログラム制御器は前記第１のシールビットと第２のシールビットとを読み取り、前記プログラムイネーブル信号を出力することを特徴とする、請求項３のトランスポンダ。
【請求項５】
前記ステータスバイトはＨＬＯＣＫビットを含み、前記ＨＬＯＣＫビットはセットあるいはクリアに設定することができ、前記プログラム制御器は前記ＨＬＯＣＫビットを読み取り前記アドレスモジュールからアドレスを受け取り、前記ＨＬＯＣＫビットがクリアかＨＬＯＣＫビットがセットされ前記アドレスモジュールが出力した前記アドレスが前記メモリ内の前記ステータスバイトのアドレスに対応する場合に前記プログラムイネーブルを出力することを特徴とする、請求項３のトランスポンダ。
【請求項６】
前記ステータスバイトはモードビットをさらに含み、前記プログラム制御器は前記モードビットを読み取り、出力を前記アドレスモジュールへ提供して前記モードビットが示すモードに対応しない前記メモリ内のアドレスに前記アドレスモジュールがアクセスすることを禁止することを特徴とする、請求項５のトランスポンダ。
【請求項７】
前記クロック発生器は、質問機からのプログラム信号に呼応して前記アドレスモジュールへアドレスラッチ信号を出力し、前記アドレスラッチ信号は前記アドレスモジュールに前記プログラム信号に従ってプログラムされるべきアドレスを選択させ、前記プログラム信号はパルス間隔変調されることを特徴とする、請求項１から６の何れかに記載のトランスポンダ。
【請求項８】
前記質問機から発生された質問機信号と基準電圧とを受信し、質問機信号の電圧が基準電圧よりも大きいときに第１の論理レベルを出力し、質問機信号の電圧が基準電圧よりも小さいときに第２の論理レベルを出力する比較器と、
前記第１および第２の論理レベルを受信して、前記第１の論理レベルに呼応して第１の電圧表示信号を出力し、前記第２の論理レベルに呼応して第２の電圧表示信号を出力し、前記第１の信号は第２の信号の逆であって、受信した相対電圧レベルを質問機に示す送信機とをさらに含む、請求項７のトランスポンダ。
【請求項９】
前記トランスポンダは集積回路として形成され、少なくとも１つのＭＯＳＦＥＴを含むクランプをさらに有することを特徴とする、請求項１から８の何れかに記載のトランスポンダ。
【請求項１０】
前記クランプはＣＭＯＳプロセスにより形成されることを特徴とする、請求項９のトランスポンダ。
【請求項１１】
前記トランスポンダは集積回路をさらに含み、前記集積回路は少なくとも１つのＭＯＳＦＥＴを含むクランプを有することを特徴とする、請求項１から８の何れかに記載のトランスポンダ。
【請求項１２】
前記クランプはＣＭＯＳプロセスにより形成されることを特徴とする、請求項１１のトランスポンダ。
【請求項１３】
トランスポンダであって、
データを記憶する、アドレスを有すメモリであって、ステータスバイト領域およびデータ領域を有するメモリと；
前記メモリをプログラムすべく前記メモリへ電流を供給するためのプログラム信号を出力するクロック発生器と；
メモリ内の複数のアドレスから選択されたアドレスを指定するアドレスモジュールであって、前記クロック発生器はアドレスラッチ信号を出力し、前記アドレスモジュールは前記アドレスラッチ信号に呼応してプログラムされる選択アドレスを選択するアドレスモジュールと；
前記メモリの、前記アドレスモジュールが示すアドレスにデータを入力するデータモジュールであって、前記クロック発生器は、前記複数のアドレスから選択されたメモリアドレスの内容が前記メモリに記憶される毎に、前記メモリへの電力供給を停止し、前記電流はこのように、前記メモリの前記複数のメモリアドレスのうちの各連続選択メモリアドレスの内容が各々記憶されることに合せて、オンとオフを繰り返すデータモジュールとを含むことを特徴とするトランスポンダ。
【請求項１４】
プログラム制御器をさらに有し、前記メモリはステータスバイト領域とデータ領域を有し、前記プログラム制御器は前記ステータスバイト領域からデータを読み取って、それに呼応してプログラムイネーブル信号を前記クロック発生器へ出力して、前記アドレス信号を前記アドレスモジュールに出力するよう前記クロック発生器をイネーブルすることを特徴とする、ことを特徴とする請求項１３のトランスポンダ。
【請求項１５】
前記ステータスバイト領域は少なくとも第１のシールビットと第２のシールビットとを記憶し、前記第１のシールビットと第２のシールビットのうち少なくとも一つがクリアである場合、前記プログラム制御器は前記第１のシールビットと第２のシールビットとを読み取り、前記プログラムイネーブル信号を出力することを特徴とする、請求項１４のトランスポンダ。
【請求項１６】
前記ステータスバイトはＨＬＯＣＫビットを含み、前記ＨＬＯＣＫビットはセットあるいはクリアに設定することができ、前記プログラム制御器は前記ＨＬＯＣＫビットを読み取り前記アドレスモジュールからアドレスを受け取り、前記ＨＬＯＣＫビットがクリアかＨＬＯＣＫビットがセットされ前記アドレスモジュールが出力した前記アドレスが前記メモリ内の前記ステータスバイトのアドレスに対応する場合に前記プログラムイネーブルを出力することを特徴とする、請求項１４のトランスポンダ。
【請求項１７】
トランスポンダであって、
データ領域とステータスバイト領域とを含むメモリと；
プログラムイネーブル信号を受け取り、それに呼応してアドレスラッチ信号を出力するクロック発生器と；
前記アドレスラッチ信号を受け取り、前記メモリ内の複数のアドレスから予め定められたアドレスを、プログラムするとして指定するアドレスモジュールと；
前記ステータスバイトを読み取り、それに呼応してプログラムイネーブル信号を出力するプログラム制御器であって、前記クロック発生器は前記プログラムイネーブル信号を受け取り、前記プログラムイネーブル信号に呼応して前記アドレスラッチ信号を出力する、プログラム制御器と；
前記メモリの、前記アドレスモジュールが指定する前記予め定められたアドレスに記憶されているデータを受け取るデータモジュールであって、前記クロック発生器は、前記予め定められたアドレスからのデータが前記データモジュールへ出力される毎に、リード信号の供給を停止して前記メモリへの前記電流供給を停止させ、前記電流はこのように、前記複数のアドレスの各連続アドレスのデータが各々出力されることに合せて、オンとオフを繰り返すデータモジュールとを含むことを特徴とするトランスポンダ。
【請求項１８】
前記ステータスバイト領域は少なくとも第１のシールビットと第２のシールビットとを記憶し、前記第１のシールビットと第２のシールビットのうち少なくとも一つがクリアである場合、前記プログラム制御器は前記第１のシールビットと第２のシールビットとを読み取り、前記プログラムイネーブル信号を出力することを特徴とする、請求項１７のトランスポンダ。
【請求項１９】
前記ステータスバイトはＨＬＯＣＫビットを含み、前記ＨＬＯＣＫビットはセットあるいはクリアに設定することができ、前記プログラム制御器は前記ＨＬＯＣＫビットを読み取り前記アドレスモジュールからアドレスを受け取り、前記ＨＬＯＣＫビットがクリアかＨＬＯＣＫビットがセットされ前記アドレスモジュールが出力した前記アドレスが前記メモリ内の前記ステータスバイトのアドレスに対応する場合に前記プログラムイネーブルを出力することを特徴とする、請求項１７のトランスポンダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は移植可能な誘電的にプログラムを可能とする温度検出トランスポンダに関するものである。特に、本発明はソフトウェア制御により変更することができる動作を有するトランスポンダに関するものである。
【０００２】
【従来の技術】
移植可能でプログラム可能な温度トランスポンダは受動装置であって、例えば実験動物の皮膚の下に移植され、動物の特性を識別するためのものである。既に知られているように、従来の、例えばバイオメディックデータシステムズ  インクにより販売されているトランスポンダには、集積回路（ＩＣ）チップに結合したコイルアンテナを有している。質問機信号を受信し、質問機信号から電力を抽出し、質問信号からタイミングクロックを抽出し、そしてメモリとサーミスタを制御して、メモリ内に記憶されたデータ、あるいはサーミスタにより検出された温度情報を質問機に出力するための回路が提供されている。さらに、従来から入力データをトランスポンダのオンボードのメモリにプログラムすることが知られている。
なお、本出願に対応する外国の特許出願においては下記の文献が発見または提出されている。
【特許文献１】
米国特許第４６０２８７１号明細書
【特許文献２】
米国特許第４６４８０５５号明細書
【特許文献３】
米国特許第５４７９１７２号明細書
【特許文献４】
米国特許第５５１７１９４号明細書
【特許文献５】
米国特許第５７０１１２１号明細書
【特許文献６】
米国特許第５７６７７９２号明細書
【特許文献７】
米国特許第５９４５９２０号明細書
【特許文献８】
米国特許第５９７８１９２号明細書
【特許文献９】
欧州特許第０８３３１６９号明細書
【特許文献１０】
英国特許第２２９７２２５号明細書
【０００３】
【発明が解決しようとする課題】
この従来のトランスポンダはなかなか満足のいくものであった。しかし、集積回路はＲＥＡＤモードにおいてその動作のために多くの電力が必要であるという問題があった。これはトランスポンダと質問機の間の読み取り距離が短くなるという結果になる。ＥＥＰＲＯＭを含むメモリは非常に小さく、温度データはメモリビットの上位１６ビット以上送信されることを要求するので、その使用には問題があった。従来の技術はメモリ内のデータをロックしてメモリの保全性を確保することが教示されているが、そのロックは永久的なものであって、トランスポンダのユーザが必要に応じて選択的に変更できるものではなかった。さらに、従来の技術においては、トランスポンダと質問機との間の同期はトランスポンダのデータ信号のプリアンブルを利用してなされていた。どんな同期プロセスにおいても、プリアンブルを含むデータ信号全体が送信されることを要求されるので、時間の浪費が生じ、プログラミングおよび／あるいは読み取りサイクルの全体としてのスピードが遅くなるという問題があった。さらに、トランスポンダによる１回の温度読み取りは質問機に送られそこで温度として使用される。多くの要素がこのトランスポンダ内での温度の読み取りと記録に影響を与え、次の温度読み取りとの間で変動が生じてしまう。その結果、温度値のフローティングが起きてしまい、読み取った温度の正確性が損なわれてしまう。最後に、プログラミング時においては、従来の信号符号化技術を利用して、トランスポンダと質問機との間で送信される信号のタイミングは厳しいものである。しかし、タイミングが非常に厳しいので、ノイズや他の環境ファクターが信号を損ない、その結果にダメージを与えてしまう。
【０００４】
このように、上記した従来技術の欠点を防ぐことのできる移植可能でかつプログラム可能な温度トランスポンダが望まれていた。
【０００５】
【課題を解決するための手段】
そこで、本発明は上記の従来技術の欠点を防ぐことのできる移植可能でかつプログラム可能な温度トランスポンダを提供することを目的とする。
【０００６】
本発明の移植可能でかつプログラム可能な温度トランスポンダにはプログラム信号を受信する受信器が含まれている。メモリには複数のアドレスがある。データは２つの部分、データ記憶部とロック部に分かれており、データ部は複数のビットの部分集合を記憶することができ、各ビット部分集合は文字に対応している。ロック部は複数のロックを記憶し、各ロックは各文字に対応するそれぞれのビットの部分集合に対応している。アドレスモジュールはメモリ中のアドレスを指定する。データモジュールはプログラムされるデータを受信しデータを、メモリ内のアドレスモジュールにより選択されたアドレスに記憶する。ロック部は、対応するロックがクリアなときにメモリ内の選択されたアドレスにデータを記憶し、対応するロックがセットされているときにはメモリ内にデータを記憶することを禁止する。
【０００７】
実施例においては、移植可能でプログラム可能な温度トランスポンダは、プログラム信号を基準電圧と比較しその応答として比較信号を出力する比較器を有する。送信機は比較信号を受信し、もし受信電圧が基準信号よりも小さいときには第１の表示信号を出力し、もし受信電圧が基準信号よりも大きいときには第２の信号を出力する。第１の信号は第２の信号の逆であり、質問機に対して十分な入力プログラム信号を表示する。プログラム信号はパルス間隔変調されていてもよい。
【０００８】
実施例においては、移植可能でプログラム可能な温度トランスポンダは、プログラミング中にメモリに電流を供給させ、各連続アドレスが指定され終わった後にメモリへの電流を遮断するクロック発生器を有している。
【０００９】
サーミスタを含む温度モジュールはデータモジュールと結合している。温度モジュールは連続してサーミスタの出力をカウントするフリーランニングカウンタを有する。クロック発生器は所定の期間をカウントし、温度モジュールカウンタの電流カウントはラッチされ各期間の最後に質問機に出力される。質問機はこれら多くのカウントを受け取り、次のカウントとの間の差異を定めて各経過期間に起こった複数の実際のカウント数を得る。これらの実際のカウントは統合される。差異の統合値ははサンプル数を得るための合計回数で除算され時間毎あるいは周波数毎の平均カウントを得る。サーミスタの周波数と温度の間の固有の関係を考慮し、その周波数に対応する温度は知ることができる。そしてそれは質問機により温度として出力される。
【００１０】
したがって本発明の目的は、改良された移植可能な温度トランスポンダを提供することである。
【００１１】
本発明の他の目的はプログラム中およびトランスポンダ読み取り中に使用される電力を最小に押さえるトランスポンダを提供することである。
【００１２】
本発明のさらに他の目的は質問機との電圧同期プロセスをスピードアップするトランスポンダを提供することである。
【００１３】
本発明のさらに他の目的は、増設メモリを有し温度データをメモリに記憶されたデータとは別に送信することができ、すべてのメモリアドレスを使用することができるトランスポンダを提供することである。
【００１４】
本発明の他の目的は、より正確な温度読み取りを提供することである。
【００１５】
さらにまた本発明の他の目的は、メモリ保護のレベルを変更し、トランスポンダユーザが選択的にメモリ内に記憶されたデータをロックすることを可能とするメモリを提供することである。
【００１６】
本発明のさらに他の目的と利点は本明細書および図面から明らかになる。
【００１７】
本発明は、したがって、構造、要素の組み合わせ、行程の組み合わせおよび部分の構成の特徴を有し、ここに述べる構造に実施態様化され、本発明の範囲はクレームにて表わされる。
【００１８】
【発明の実施の形態】
はじめに図１を参照して説明する。この図１には、参照番号１０が付されている質問機と参照番号２０が付されているトランスポンダが図示されている。質問機１０とトランスポンダ２０とは、米国特許４，７３０，１８８号により知られている電磁誘導を介して通信している。以下に説明するように、質問機１０はトランスポンダ２０に対して、トランスポンダ２０に電力を供給する信号や、クロック信号、およびＰＲＯＧＲＡＭモードやＴＥＭＰＥＲＡＴＵＲＥモードとなるような動作命令を供給する。すでに知られているように、トランスポンダ２０は情報が含まれているリターン信号を質問機１０に送信する。
【００１９】
質問機１０には、ユーザの入力に呼応して命令／電力／クロック信号（合わせて質問機信号）を発生するＣＰＵ１２が含まれている。これらの信号はアンテナ１４に入力され、トランスポンダ２０に放送される。
【００２０】
トランスポンダ２０内のアンテナ２２は質問機１０から質問機信号を受け取り、３６４ｋＨｚの信号を整流器２４（図２）に入力する。整流器２４はアンテナ２２から交流信号を受信しそれを整流する。整流された信号は制御論理回路２６に伝えられる。制御論理回路２６は整流された質問機信号に呼応してメモリ２８からデータを読み取ったり、メモリ２８内にデータをプログラムしたり、温度モジュール３０から温度データを読み取ったりする。温度モジュール３０には、既知のように温度変化に応答して抵抗値を変化させるサーミスタ３２を含んでいる。抵抗値は周波数に変換可能なため、周波数は温度の作用として変化することになる。温度データとメモリ２８からのデータは制御論理回路２６の監視下で、既知のように信号を変調する変調器３４を介して出力され、アンテナ２２により質問機１０に送り返され、そこでそのデータは質問機１０のＣＰＵ１２によって操作される。
【００２１】
図２を参照して説明する。図２には、トランスポンダ２０の回路構成、および特にその制御論理回路２６の詳細のブロック図が示されている。整流器２４には入力信号を整流するダイオード構成と、トランスポンダ構成部に対する電圧値Ｖｓｓを調整するクランプ２３を有している。クランプ２３はツェナーダイオードの如く動作する。クランプ２３には、４つの金属酸化半導体電界効果型トランジスタ（ＭＯＳＦＥＴｓ）Ｑ１−Ｑ４、抵抗Ｒ１−Ｒ３および電圧結合ＶｐｏｓおよびＶｓｓを有している。効果的にはこの電子回路は、電圧をクランプすることでトランスポンダ回路のその他の回路をＩＣ保護するＭＯＳＦＥＴツェナー回路である。このＭＯＳＦＥＴツェナークランプ２３はＶｐｏｓを入り正電圧電源供給と結合させ、Ｖｓｓを接地させる。
【００２２】
クランプ２３において、トランジスタＱ１およびＱ４はＮチャネルＭＯＳＦＥＴであり、トランジスタＱ２およびＱ３はＰチャネルＭＯＳＦＥＴである。トランジスタＱ４はそのサイズがトランジスタＱ１−Ｑ３よりも非常に大きくなければならない。その理由はＶｐｏｓからＶｓｓへ大きな電流を流さなければならないからである。好適な実施例においては、トランジスタＱ４は他のＭＯＳＦＥＴよりも少なくとも２０倍大きいものとなっている。
【００２３】
図１１に見られるように、抵抗Ｒ１はＶｐｏｓの一端と結合し、その他端はトランジスタＱ１のゲートと抵抗Ｒ２とに結合している。抵抗Ｒ２は、その一端はトランジスタＱ１のゲートと抵抗Ｒ１とに結合し、他端はＶｓｓに結合している。抵抗Ｒ３は、その一端はトランジスタＱ４のゲートとトランジスタＱ３のドレインとに結合し、他端はＶｓｓと結合している。トランジスタＱ１のゲートは抵抗Ｒ１、Ｒ２と結合し、トランジスタＱ１のソースはＶｓｓと、そしてそのドレインはトランジスタＱ２、Ｑ３のゲートおよびトランジスタＱ２のドレインと結合している。トランジスタＱ２のゲートはトランジスタＱ３のゲート、トランジスタＱ１のドレイン、および自分自身のドレインと結合している。トランジスタＱ２のソースはＶｐｏｓと結合し、トランジスタＱ２のドレインはトランジスタＱ１のドレインおよびトランジスタＱ２、Ｑ３のゲートと結合している。トランジスタＱ３のドレインは抵抗Ｒ３およびトランジスタＱ４のゲートと結合している。トランジスタＱ４のドレインはＶｐｏｓと結合している。
【００２４】
動作中は、抵抗Ｒ１、Ｒ２は分圧器として動作しクランプしきい値電圧を制御する。トランジスタＱ１のゲート電圧が上昇すると、トランジスタＱ１はオンされ、電流がドレインとソースを流れる。トランジスタＱ２、Ｑ３は電流ミラーとして動作し、どんな電流がトランジスタＱ２のドレインにあってもトランジスタＱ３のドレインの電流は同じ量となるトランジスタＱ３のソースと抵抗Ｒ３上に電流が流れると、トランジスタＱ４のゲート上に電圧が存在することになる。抵抗Ｒ３の値は装置の利得により決まる。換言すると、抵抗Ｒ３の値が大きいと、トランジスタＱ４のゲート電圧はＶｐｏｓにおける電圧よりも早く上昇する。このように抵抗Ｒ３の値はクランプ動作が起こる速度を制御している。トランジスタＱ４のゲート電圧が上昇すると、それはオンされてそのドレインとソースを介して電流が流れる。トランジスタＱ４がＶｐｏｓからＶｓｓへの電流を減衰させるとき、トランジスタＱ４はＶｐｏｓの電圧は一定レベルに保ち該集積回路の残りの回路への電圧供給をクランプし、集積回路を過電圧状態によるダメージから保護する。実施例において、トランジスタＱ１は約４ボルトでオンし始め、トランジスタＱ４がオンして十分な電流を減衰させてＶｐｏｓを約５ボルトに制限する。
【００２５】
クランプ２３は集積回路の残りの回路への供給電圧を制限する。通常、集積回路装置は制御された電源を使用しているため電圧限界を必要としない。言い換えると、チップに供給されなければならない電圧の範囲およびいかなる電力の調整や限定はチップの外で行われるものである。一方、トランスポンダは質問機から電力供給されるものであり、その電力レベルは未知の値である。よって過電圧状態からの保護はクランプによりチップ上に提供されるのである。
【００２６】
整流された信号はクロック発生器３６に入力されるマスタークロックとして作用する。クロック発生器３６はマスタークロック信号を分割しタイミング信号とイネーブル信号をデータモジュール４０、アドレスモジュールおよびメモリ２８へ供給する。
【００２７】
制御論理回路２６は、クロック発生器の信号に応答して、クロック発生器３６から信号を受け取りメモリ２８内に識別されたアドレスを書き入れる、アドレスモジュール３８を有している。データモジュール４０はクロック発生器３６からラッチ信号を、メモリ２８からデータを、温度モジュールから温度データを受信して、これらの信号に呼応してデータを送信機４２に出力する。送信機４２はデータを内包している出力信号を変調器３４を介して送信する。変調器３４は送信機４２の出力信号を変調する。
【００２８】
受信器４４は質問機１０のデータ出力信号を、比較器４７によって処理した後に受信して、その受信データをアドレスモジュール３８に出力する。プログラム制御器４６はメモリ２８からデータを、データモジュール４０からプログラムビットを、そしてアドレスモジュール３８からアドレスを受け取り、それに応答してプログラムイネーブル信号をクロック発生器３６に出力することで、メモリ２８内のデータのプログラムを可能にする。
【００２９】
以下に説明するように、比較器４７は電圧同期回路としても動作し、質問機信号を受けとってその質問機信号と基準電圧、例えば２．５ボルト、と比較する。比較器は受け取った質問機信号に呼応して信号を出力し、その信号を送信機４２に出力する。送信機４２ではその信号を変調器３４を介してアンテナ２２に出力して質問機１０へ送信する。
【００３０】
図３に示されるように、本実施例では、メモリ２８はＥＥＰＲＯＭである。メモリ２８はステータスバイト領域５０、温度較正領域５２、ＣＲＣ領域５４、データ領域５６およびユーザロック領域５８を有するように構成されている。温度較正領域５２には、計算されたあるいは温度モジュール３０により検出された温度およびどんなものにせよモニターされた実際の温度との間の差異である温度調整値が含まれている。すでに知られているように、温度較正領域５２に記憶されているデータは、温度モジュール３０からの温度データとともに質問機１０に出力され、質問機１０はＣＰＵ１２を用いて実際の温度を計算する。
【００３１】
従来の技術に見られるように、ＣＲＣ領域５４はメモリ２８に記憶されたデータの保全性（インテグリティ）チェックのためであり、標準の多項式を用いてメモリ内のデータを比較し照合する。
【００３２】
データ領域５６は、以下に説明するＰＲＯＧＲＡＭモード時に質問機１０から入力したユーザプログラム可能な情報を記憶し、ＲＥＡＤモード時にはメモリからデータを読み取る。データは、組み合わせにより文字を示すビット５７として記憶される。実施例において、最下位の文字は、データ領域５６の最下位バイトにおける最下位ビットで始まる文字の最下位ビットとともに記憶され、上方にデータ領域５６の最上位バイトにおける最上位ビットの文字の最上位ビットまでおなじように記憶される。ビット５７の数は文字に対応する。本実施例では、圧縮技術を用いて、各文字は１バイトよりも小さいビット数で表わされている。実施例において、データ部は、データ領域５６内の複数のビット５７の離散部分集合として形成される３２文字を表現するのに十分なデータを記憶している。
【００３３】
ユーザロック領域５８はビット５９に分割されている。各ビットはデータ領域５６に記憶される文字に対応している。各ビットはデータ内のそれぞれの文字のロック状態を表わしている。たとえば、もしデータ領域５６に記憶された最下位文字用の最下位ビットに対応するビットに対応するユーザロック領域の最下位ビットに０（ゼロ）が記憶されたとすると、そのロックは“クリア”となる。ユーザロックビットはユーザロック領域５８の所定ビット内にひとつ記憶させることで“セット”される。たとえば、もし文字データがバイトとして記憶されたとすると、ユーザロック領域５８の最下位バイトの最下位ビットはデータ領域５６内の最下位文字に対応し、最上位バイトの最上位ビットは最上位文字に対応する。これ以外にも、他のどんなロックビットの文字ビットに対するマッピング構成を用いても良い。
【００３４】
図４に示すように、ステータスバイト５０にはメモリ２８の動作を制御する情報が含まれている。ステータスバイト５０には、トランスポンダをその内部メモリのすべてあるいはその一部上で動作させるモードビット７６を含んでいる。このビットはプログラム制御器４６に直接的に出力し、その効果としてトランスポンダ回路を自動的に制御するように“結線（ハードワイヤ）”される。詳述すると、以下に詳細に説明するように、もしモードビット７６がクリアなら、すなわちその中に０（ゼロ）を含むなら、トランスポンダはすべてのメモリ２８からデータを送信あるいは読み出す。もしモードビット７６が１なら、トランスポンダ２０はメモリ２８の一部、例えばメモリ２８の最初の半分、からのみ読み取るかあるいは一部のみをプログラムする。
【００３５】
ビット６８から７４までは集合的に質問機およびトランスポンダに対して、トランスポンダ２０のタイプを示す。たとえば、もしトランスポンダ２０内に増設メモリがある場合には、ビット７４に１が記憶され、トランスポンダ２０は増設メモリトランスポンダ（ＥＭＴ）であることを表わす。ビット６８、７０および７２はさらに、研究用トランスポンダあるいは工業用トランスポンダのようにトランスポンダのタイプを特定し、トランスポンダデータフォーマットを意図した目的に最適になるように決定している。ビット６８はから７４は結線されていないので、プログラム制御器４６に自動的に入力はされない。ビット６８−７４はさらにアドレスモジュール３８およびデータモジュール４０によりアドレスされ再プログラムされ、トランスポンダ２０をユーザのニーズに合わせるようにしてもよい。
【００３６】
ＨＬＯＣＫビット６６がセットされている（すなわち１の値を有している）とき、ＰＲＯＧＲＡＭモード時にＨＬＯＣＫビット６６はプログラム制御器４６にクロック発生器３６を動作不能にする。もしＨＬＯＣＫがクリアなら、すなわち０（ゼロ）値のとき、プログラムが可能となる。クロック発生器３６を動作不能とすることで、アドレスモジュール３８およびデータモジュール４０に、メモリ２８内にデータが書きこまれることはない。このビット６６はプログラム制御器４６に結線され、温度較正領域５２、ＣＲＣ領域５４、データ領域５６、およびユーザロック領域５８内の文字すべてのプログラミングを、ユーザロック領域５８のようにデータ領域５６内の文字を選択しないように制御する。ＨＬＯＣＫビットは、以下に説明するように、アドレスモジュール３８およびデータモジュール４０を用いてアドレスされかつ再プログラムされ、不慮のあるいは不注意によるメモリ２８内のデータ上書きを防ぐために用いられる。
【００３７】
ＳＥＡＬロックビット６２、６４は、トランスポンダ２０を将来の再書き込みからシールするべく作用してトランスポンダを永久的に読み取り専用トランスポンダとする、２つのビットを組み合わせで保持している。ビット６２、６４はまたプログラム制御器４６に結線され、クロック発生器３６をＰＲＯＧＲＡＭモード中に動作不能とさせる。しかし、ＨＬＯＣＫビット６６と異なり、ＳＥＡＬビット６２、６４はいったん設定されると再プログラムすることはできない。トランスポンダをシールするためには、第１の書きこみコマンド中はＳＥＡＬ  ０とセットされ、その後第２書きこみプロセスでＳＥＡＬ  １とセットされるべきである。
【００３８】
上述した最下位ビットから最上位ビットまでのフォーマットおよび異なるメモリ領域での相対位置は単なる一例に過ぎない。個々のビットは、１つのグループのビットがデータを記憶し、１つのグループのビットがロックとして作用するデータビットにマップされ、そして１つのグループのビットが全体としてデータ領域のプログラミングを防止するよう作用する限りにおいて、どんな順序にアレンジしても構わない。
【００３９】
クランプ２３はＣＭＯＳプロセスを用いて集積回路装置に完全にビルトインすることができる。通常は、クランプ２３のような集積回路装置はバイポーラプロセスを用いて組まれる。バイポーラ／ＣＭＯＳの複合プロセスは集積回路製造として現実的ではない。集積回路内にツェナーダイオードが依然として必要とされ、ＣＭＯＳプロセスによって形成されたＭＯＳＦＥＴツェナーダイオードがその代わりとして用いられる。
【００４０】
（ＲＥＡＤモード）
連続電圧信号を質問機１０から受け取ると、クロック発生器３６は質問機信号をマスタークロックとして用い、ＲＥＡＤ  ＥＥＰＲＯＭ信号をメモリ２８に、ＩＮＣＲ  ＡＤＤＲ信号をアドレスモジュール３８に出力し、アドレスモジュール３８をメモリ２８のアドレスをアドレスバスに沿って時系列的にラッチさせる。その結果アドレスされたデータはＤＡＴＡ  ＢＵＳに沿ってデータモジュール４０に出力され、そこから送信器４２にＤＡＴＡ  ＯＵＴ信号として出力される。送信機４２はそのデータを変調器３２に出力し、変調器３２は変調信号をアンテナ２２を介して質問機１０に出力する。クロック発生器３６は続けてクロックをアドレスモジュール３８に供給して、ＲＥＡＤモード中にアドレスモジュール３８によってラッチされるアドレスをインクリメントする。
【００４１】
ＲＥＡＤモード中、クロック発生器３６はメモリ２８にＲＥＡＤ  ＥＥＰＲＯＭ信号を供給する。ＲＥＡＤ  ＥＥＰＲＯＭ信号がメモリ２８に入力すると、メモリ２８は電流を利用する。しかし、実施例の動作中は、ＲＥＡＤ  ＥＥＰＲＯＭ信号はアドレスモジュール３８がメモリ２８内のアドレスをラッチしてデータがデータモジュール４０に出力されたときにのみ、メモリ２８に出力されている。いったんデータがＤＡＴＡ  ＢＵＳを介して出力されると、クロック発生器３６が次のＩＮＣＲ  ＡＤＤＲ信号を出力してアドレスモジュール３８によりアドレスされるアドレスを増加させるまで、ＲＥＡＤ  ＥＥＰＲＯＭ信号は動作不能とされる。ＲＥＡＤ  ＥＥＰＲＯＭ信号はその後動作可能とされ、電流がメモリ２８を流れてメモリ２８内のデータの読み取りを可能とする。このプロセスは、電力がトランスポンダ２０から引き離されてＲＥＡＤモードが終結されるまで繰り返される。メモリ２８への電流供給を遮断することで、ＲＥＡＤモード中に消費されるすべての電流が低下される。このメモリはＥＥＰＲＯＭ、すなわち静電メモリであるので、メモリ２８に電流が供給されなくともデータは保存される。
【００４２】
クロック発生器３６は送信機４２にＰＲＥＡＭＢＬＥ  ＥＮＡＢＬＥ信号を出力し、すでに知られているようにそれによって送信機４２はプリアンブル信号を出力する。プリアンブル信号を出力する所定時間が経過した後、クロック発生器３６はプリアンブル信号を動作不能としてＤＡＴＡ  ＥＮＡＢＬＥ信号を送信機４２に出力する。そして送信機４２はデータモジュール４０からのデータを含むＤＡＴＡ  ＯＵＴ信号を出力する。そうして、ＲＥＡＤモード中、トランスポンダ２０の出力はプリアンブルとそれに続く変調器３４により変調されたメモリ２８から読み取られたデータとなる。いったん送信機４２からＤＡＴＡ  ＯＵＴ信号の完全なサイクルが出力されると、クロック発生器３６はＤＡＴＡ  ＥＮＡＢＬＥを動作不能とし、ＰＲＥＡＭＢＬＥ  ＥＮＡＢＬＥ信号を出力する。
【００４３】
（プログラムモード）
次に図６−８を参照して説明する。図６−８にはＰＲＯＧＲＡＭモードが図示されている。プログラミングを開始するにあたり、トランスポンダ２０は初めにＲＥＡＤモードにおいて読まれ、ステップ１００においてメモリ２８のＣＲＣ領域５４のデータを用いて照合される。トランスポンダ２０はその後上記したようにメモリ２８に記憶されたデータを送信する。質問機１０アンテナ１４をパワーダウンさせ、その結果トランスポンダ２０はオフされる。ステップ１０２において、質問機１０はその後データをメモリ２８に書き込めるように構築、すなわちステータスバイト５０、温度較正領域５２ＣＲＣ領域５４、データ領域５６あるいはユーザロック領域５８にプログラム化する。質問機１０はメモリ２８の各ビットに対応するデータストリングを、たとえそのビットが再プログラムするべきでないものだとしても、構成する。質問機１０はＣＰＵ１２を用いてメモリ２８に記憶されたデータの解析を行う。ステップ１０４において、質問機１０はステータスバイト５０を解析して、ステータスバイト５０のビット６２、６４がセットされているか否かを判断する。ステップ１０６で、もしビット６２、６４がセットされていれば、プログラミングは質問機１０によりキャンセルされる。
【００４４】
ステップ１０８では、データ領域５６の上書き（再プログラム）されるべきビット５７のいずれかが、セットされたユーザロック領域５８内に対応するビット５９を有するかが判断される。ステップ１０６において、もし有るなら、それはその文字がユーザロックビット５９がクリアされ書きこみがキャンセルされない限り変更されてはならないものであることを示している。別なプログラミング信号が送られてユーザロックをクリアにしなければならない。
【００４５】
ステップ１１２において、もし再プログラムされるべき文字に対応するユーザロックビット５９がセットされていない場合、メモリ２８内のすべてのメモリ位置をプロセスするためのトランスポンダプログラミングパスが実行される。
【００４６】
次に図８（Ｂ）を参照して説明する。ステップ１１４において、データ領域５６に記憶された（文字に対応する）データのＮ番目のバイト（すなわちビットの部分集号）が書きこみデータのＮ版メモリ２８のバイトと比較される。ステップ１１６において、もしそのバイトが同じであると判定された場合、そのデータ領域アドレスにおいてメモリ２８を再プログラムする必要はなく、ステップ１２４においてさらにもっと比較要求されたバイトがあるかが判断される。
【００４７】
もしステップ１１６においてバイト同士が異なる場合、ステップ１１８において電圧が同期しているかが判定され、もし同期していなければステップ１２０において電圧同期が実行される。質問機１０とトランスポンダ２０は最初に、トランスポンダが質問機信号を受信したときに、適切に動作するのに十分な電圧レベルがあるか確認しなければならない。１つの実施例では、この電圧レベルは２．５ボルトに設定されている。言い換えれば、データをトランスポンダに効果的に送信するために、質問機からの信号はトランスポンダ側において少なくとも２．５ボルト発生していなければならない。そしてこの２．５ボルトのしきい値は信号値０と信号値１との差を決定するために用いらてもよい。
【００４８】
データをトランスポンダ２０に送信するために、質問機１０はなんの出力電力レベルがトランスポンダ側で基準電圧を発生するか、判定しなければならない。この関係は質問機１０とトランスポンダ２０間の距離により変化する。トランスポンダ２０は、質問機１０が読むことができる送信データの中にフィードバックを送ることで質問機１０が電圧レベルを判定するのを支援する。そのフィードバックは質問機１０に対して、トランスポンダ２０における電圧が現在しきい値電圧より高いか低いかを告げるものである。
【００４９】
ステップ１２０において、質問機１０はトランスポンダ２０の電圧を増加させる信号を送る。質問機信号はアンテナ２２で受信され比較器４７に入力し、そこで質問機信号は基準電圧ＲＥＦと比較される。例えば、もし質問機信号が基準電圧より大きかった場合、比較器４７はＨｉｇｈ信号を出力する。逆に、もし受信信号が基準電圧よりも低かった場合、比較器４７はＬｏｗ信号を出力する。比較器４７はＥＮＣＯＤＥＤ  ＲＣＶ  ＤＡＴＡ信号を出力し、その信号は送信機４２に入力される。実施例においては、もしトランスポンダ電圧が基準電圧よりも低いときには送信機は図５に示すように第１信号ａを出力し、もしトランスポンダ電圧が２．５ボルトよりも高いときには図５に示すように第２信号ｂを出力する。
【００５０】
もし質問機１０が受信したパターンが、入力電圧は所望のしきい値よりも高いことを示している場合、すなわち信号ｂの場合、質問機１０は電力出力を低減させる。このプロセスは質問機がしきい値よりも低いことを示すパターンを受信するまで繰り返される。いったん信号ａ、信号ｂとは逆の信号、が出力されて質問機１０に対して、調節の後に受信された電圧はしきい値電圧よりも低いことを示すと、質問機１０により出力される電力は増加される。このプロセスは質問機から要求された調節が細かくなり過ぎて質問機１０がそれ以上しきい値に対する上下調節ができなくなるまで繰り返される。これとは異なる実施例では、いったん調節が細かくなりすぎると、トランスポンダ２０は質問機１０に対して調節を停止させる信号を出力する。
【００５１】
出力電力レベルを変化させフィードバック信号をモニターすることで、質問機１０はトランスポンダ２０においてしきい値電圧（２．５ボルト）を発生する出力電力レベルを導き出すことができる。いったんこのしきい値レベルが設定されると、質問機１０はデータをトランスポンダ２０に送信することが可能となる。これは、質問機１０がどのようにすれば、トランスポンダ側において２．５ボルト以上の電圧になる出力電力を発生させることができるかを知るから、逆にいえばトランスポンダ２０側で２．５ボルトより低い電圧を発生する出力電力値を知るからである。トランスポンダ２０はしきい値電圧より低い電圧をゼロ論理値に変換し、しきい値電圧より高い電圧を１論理値に変換する。トランスポンダ２０はフィードバックモードで電力アップして、質問機１０はすばやくそのしきい値電圧を変換点レベルと設定する。しかし、もし質問機１０がトランスポンダ２０のプログラミングをしない場合には、単純に出力電力レベルを一定にしてトランスポンダ２０がＲＥＡＤモードに切り替えてトランスポンダ２０からデータが読まれるまで待機する。
【００５２】
ステップ１２０でいったん電圧が同期すると、今度はステップ１２１においてＨＬＯＣＫビット６６が設定されたかが判断される。もし設定されていれば、ステップ１２３において、ＨＬＯＣＫビット６６はクリアされプログラミングが許可されなければならない。ステップ１２３では、プログラム信号は質問機１０により送られてＨＬＯＣＫビット６６をクリアする。
【００５３】
図７に示すように、プログラム信号はデータフォーマットを有している。プログラム信号２００はプログラム領域２０２、データ領域２０４およびアドレス領域２０６がある。プログラム領域２０２はシングルビットであり、本実施例においては、その信号が事実としてプログラム信号であることを示している。データ領域２０４にはメモリ２８内にプログラムされるデータが含まれていて、シングル文字を表わしている。本実施例では、各文字は長さ１バイトでデータ領域２０４は８ビットからなっている。圧縮技術によりそれぞれの文字は８ビットよりも少ないビットで表わすことができる。一方データ領域は８ビット長さを維持していて、例えば６ビットに圧縮された場合には、次の文字の２ビットをプログラムできるようになっている。アドレス領域２０６には、データ領域２０４のデータが書きこまれ本実施例では５ビットとなっているアドレスを示すデータを含んでいる。
【００５４】
図６に示されているように、質問機１０によって送信された実際の信号、本実施例ではデータ信号２００、はパルス変調されている。図６はある信号例のタイミング図である。従来の誘電結合トランスポンダでは質問機とトランスポンダとの通信は両者の送受信信号のタイミングに大きく左右されていた。本発明の信号はタイミング的に独立している。信号は一連の固定のあるいは標準的なパルス２１０によりなっていて、パルス間の幅あるいは間隔は所望のデータに対応する遅延により変調されている。例えば、０（ゼロ）は２つのパルス２１０間の標準的間隔に対応しており、一方データ１は隣接するパルス２１０間の遅延された、すなわち間延びしたスペースによってあらわされている。その結果、タイミングはもはや重要な要素ではない。データ送受信のサイクルの最後は、論理０あるいは論理１の標準パルスあるいは値以上に対応する所定期間の論理レベルを残すことによって表わすことができる。このようにしてステップ１２２でプログラミングが始まる。
【００５５】
受信器４４はデータと共にクロック発生器３６から送信されたクロックも受信する。もし受信器４４がパルス２１０の立ち上がりを検出すると、パルス間のスペースとクロック発生器３６からのＸＭＩＴ  ＣＬＫ信号に従属するカウント、例えば送信クロックの８サイクルと比較する。もし受信したパルス幅が送信クロックよりも小さければ、例えば受信器は得られたデータをゼロと設定し、そのゼロをＲＣＶ  ＤＡＴＡとして、アドレスモジュール３８へのデータのクロッキングのためのＲＣＶ  ＣＬＫ信号とともに、アドレスモジュール３８に送信する。一方、もし間隔の幅の長さが送信クロックのカウントされたサイクルよりも長い場合、受信信号は１と設定され、その１をアドレスモジュール３８へのデータのクロッキングのためのＲＣＶ  ＣＬＫ信号とともに、アドレスモジュール３８に送信する。もし検出されたパルスの幅が所定数サイクルよりも大きい場合、受信器４４はデータ送信は完了し、ＸＭＩＴ  ＣＯＭＰＬＥＴＥ信号がアドレスモジュール３８に入力される。データがアドレスモジュール３８内にシフトされるとき、そのデータはＲＣＶ  ＤＡＴＡ  ＳＥＱＵＥＮＣＥ信号としてデータモジュール４０にシフトされ、例えばデータ信号のデータ部２０４に対応する最初の８ビットはデータモジュール４０によってラッチされる。さらに、プログラム領域２０２のプログラムビットはプログラム制御器４６に出力されて、プログラミングは行われることが提示される。
【００５６】
もし質問機１０が、読み取られたデータストリームを比較することでロックされるデータを設定することができるソフトウェアを伴うＣＰＵ１２を持っていない場合には、プログラム制御器４６のために質問機によってプログラミングはされない。受信器４４がすべてのデータを受信したとき、プログラムビットはプログラム制御器４６によって受信され、プログラム制御器４６はメモリ２８のステータスバイト５０を見て、ステータスバイト５０のシールビット６２、６４がセットされているか否かを判定する。もしシールビット６２、６４がセットされていると、プログラム制御器４６はクロック発生器３６にＰＲＯＧＲＡＭ  ＥＮＡＢＬＥ信号を出力しない。クロック発生器３６はアドレスモジュール３８やデータモジュール４０をクロックしない。したがって、プログラミングは質問機によって強制されることはない。
【００５７】
もしシールビットの６２、６４のいずれか一方が本実施例においてクリアされ、プログラム制御器４６がＨＬＯＣＫビット６６を見る。ＨＬＯＣＫビットもプログラム制御器４６に結線されている。もしＨＬＯＣＫビット６６がセットされていると、プログラム制御器４６は、再びステップ１２１において判定されたようにプログラミングをはじめるＰＲＯＧＲＡＭ  ＥＮＡＢＬＥ信号を出力しない。
【００５８】
ＨＬＯＣＫビット６６は再プログラム可能であるので、ステップ１２３においてプログラム制御器４６は、アドレスバスに沿ってアドレスモジュール３８により示されたアドレスがメモリ２８のステータスバイト５０と対応しているか判断する。もしアドレスモジュール３８によって示されたアドレスがステータスバイトである場合、プログラム制御器４６はＰＲＯＧＲＡＭ  ＥＮＡＢＬＥ信号をクロック発生器３６に対して出力する。もしそのアドレスがステータスバイトでない場合、プログラム制御器４６は、温度較正領域５２、ＣＲＣ領域５４、データ領域５６の残りのビットあるいはユーザロック領域５８のいずれか一つのプログラムを防いでいるクロック発生器３６を動作可能にはしない。
【００５９】
ステップ１２３において、質問機１０はステータスバイト５０のアドレスを含むプログラム信号２００をアドレス領域２０６内に出力し、ビット６６のゼロをデータ領域２０４内に出力する。プログラムされたバイトのアドレスはステータスバイトであるため、プログラム制御器４６はＰＲＯＧＲＡＭ  ＥＮＡＢＬＥ信号をクロック発生器３６に出力する。クロック発生器３６はアドレスモジュールを、ＡＤＤＲ  ＬＡＴＣＨ入力に沿ってクロックし、ステータスバイトアドレスをクロックする。それによりメモリ２８の特定のアドレスの信号を送り、データモジュール４０にＬＡＴＣＨ  ＤＡＴＡ信号を出力する。この信号はデータモジュール４０に作用してデータ信号２００のデータ２０４をメモリ２８内の、アドレスモジュール３８により示されたアドレスにシフトさせる。その結果、ＨＬＯＣＫビット６６のゼロを配置することでＨＬＯＣＫビット６６をアンロックする。
【００６０】
ステップ１２３で、いったんＨＬＯＣＫビット６６がクリアされるか、あるいはＨＬＯＣＫビット６６がステップ１２１でクリアされたと判定されると、ステップ１２２において、書きこみデータのＮ番目のバイトがトランスポンダ内に、ＨＬＯＣＫのプログラムと同一の手法でプログラムされる。プログラム制御器４６は、ＨＬＯＣＫビット６６がクリアされたことを確認した後、ＰＲＯＧＲＡＭ  ＥＮＡＢＬＥ信号を出力して、クロック発生器３６に作用してアドレスモジュール３８をクロックして、データ信号２００のアドレス領域２０６内に記憶されたデータにより示される所望のメモリアドレスにアドレスする。データモジュール４０内にラッチされたデータ領域２０４のデータは、表示されたメモリ２８のアドレスに入力される。ここでステップ１２４にて、さらにもっとステップ１１４で比較されるべきバイトがあるかが判断される。
【００６１】
もし比較すべきバイトがこれ以上存在しない場合、安全のために、オプションではあるが、ＨＬＯＣＫビット６６は、そのビットがステップ１２６においてクリアされたかどうかを最初に判定することで、セットされるようにプログラムされる。もしそのビットがクリアの場合、ステップ１２８においてそれをセットするようにプログラムされる。再び、プログラミングはステップ１２３でのものと同じであり、唯一ビット６６の変更されるデータの値だけが異なる。ステップ１３０では、バイトがプログラムされたかどうかが判定される。
【００６２】
もしメモリ２８からのバイトがプログラムされた場合、トランスポンダはステップ１１０で再び読み取られ、トランスポンダから読み取られたデータは、ＣＰＵ１２の制御下において質問機１０によりプログラムされるべきデータと比較される。もしバイトのいずれかが異なると、ステップ１１２において、トランスポンダ２０は再プログラムされてそれら相違点が修正される。もし記憶されたデータのバイトとプログラムされることを意図したデータのバイトとを比較して何も相違がない場合、ステップ１３２においてプログラミングは終了する。これは、２回目の比較行程で、ステップ１３０において再プログラムされたバイトが無いと判断することにより到達できる。
【００６３】
ステップ１０８において、もしある文字に対応する一つ以上のユーザロックビット５９がセットされたと判定されると、別なプログラミング信号が送られユーザロックがクリアされる。ユーザロック領域５８はプログラムされ所望のビットがクリアされる。プログラミングは、必要であれば対応する文字ビット５７をプログラムした後にユーザロックビット５９をリセットすることも含め、ＨＬＯＣＫビットのプログラミングと同様の手法でなされる。
【００６４】
プログラム中、クロック発生器３６はＰＲＯＧＲＡＭ  ＥＥＰＲＯＭ信号をメモリ２８に出力する。この信号はメモリ２８に電流を流させ、動作可能状態とする。クロック発生器３６はＰＲＯＧＲＡＭ  ＥＮＡＢＬＥがクロック発生器３６を動作可能にしてからの時間を、データモジュール４０からのデータをメモリ２８のＥＥＰＲＯＭ内にシフトするのに十分な所定期間、カウントする。いったん所定のカウントに到達すると、ＰＲＯＧＲＡＭ  ＥＥＰＲＯＭは動作不能とされ、メモリ２８には電流は流れなくなり、電力を節約する。
【００６５】
プログラム制御器４６はさらにステータスバイト５０のモードビット７６を読み取る。もしモードビット７６がセットされると、例えばデータ領域５６のほんの半分だけあるいは１６文字分だけがプログラミングあるいは読み取りのためにアクセス可能となる。モードビット７６はプログラム制御器４６に作用してＭＯＤＥ信号をアドレスモジュール３８に出力させ、アドレスモジュール３８がメモリ２８内の残りの半分のデータをアドレスあるいはラッチすることを不能にする。その結果、トランスポンダはまるで半分のサイズのメモリしか持っていないように動作する。このことは非常に利点がある。より小さなトランスポンダを用いる研究が可能となるからである。つまり、単一のトランスポンダが、一方では古い研究の形にも擬態し、他方では本発明のプログラム可能でかつ移植可能なトランスポンダを用いた新しい研究にも擬態できるからである。
【００６６】
最後に、もしデータ領域５６内のデータが永久的に保持される場合、シールビット６２、６４がプログラミングによりセットされる。これは、ＨＬＯＣＫビットのプログラミングのところで上記説明したように、最初にＳＥＡＬ  ０にプログラミングし、その後ＳＥＡＬ  １にプログラミングすることにより達成できる。このようにしてプログラム可能なロックビットが提供される。２つのビットが永久シールに使用されることは単なる一例に過ぎない。シールビットは１つでも、２つでも、３つあるいはそれ以上でもかまわない。
【００６７】
（温度モード）
ＴＥＭＰＥＲＡＴＵＲＥモードでは、図９（Ａ）、９（Ｂ）に示すように、トランスポンダは最初ステップ３００で読み取られる。ステップ３０２では、電圧同期が実行され、適切な電圧レベルの温度コマンドが送受信されることを確かなものとする。電圧同期は上述した比較器４７の説明のときにすでに述べた通りである。ステップ３０４において、温度コマンドは図６に見られるように質問機１０によりパルス間隔変調信号として送られる。この信号はどんな長さであってもよいが、本実施例においては、５ビットであってトランスポンダ２０のアンテナ２２により受信され、受信器４４に入力される。
【００６８】
温度モジュール３０はサーミスタ３２と結合している。サーミスタ３２は温度の作用としての抵抗値を変更し、抵抗と共に変化する周波数信号を出力する。温度モジュール３０は連続的にサーミスタ３２の出力をカウントし、最新のカウント値をＴＥＭＰ  ＤＡＴＡ信号としてデータモジュール４０に出力する。
【００６９】
ステップ３０６において、受信器４４は温度コマンドを受信し、温度コマンドの完了をもってアドレスモジュール３８にＸＭＩＴ  ＣＯＭＰＬＥＴＥ信号を出力する。ＸＭＩＴ  ＣＯＭＰＬＥＴＥ信号は同時にクロック発生器３６およびプログラム制御器４６にも出力される。クロック発生器３６は周期的にＬＡＴＣＨ  ＴＥＭＰ信号をデータモジュール４０に出力する。ＬＡＴＣＨ  ＴＥＭＰ信号が起こる毎に、データモジュール４０は最新のＴＥＭＰ  ＤＡＴＡ信号のカウント値をＤＡＴＡ  ＯＵＴ信号として送信機４２に出力する。そして送信機４２はラッチされたカウントをＸＭＩＴ  ＯＵＴ信号として変調器３４に出力し、そこで信号が変調されてアンテナ２２から質問機１０へ温度カウントが出力される。
【００７０】
温度モジュール３０によりモニタされた周波数は温度と共に変化するので、カウントレートも温度と共に変わる。クロック発生器３６は、所定の間隔でＬＡＴＣＨ  ＴＥＭＰ信号を周期的に出力することで、サンプリングの標準化に利用される。これはカウントの変化を時間のではなく温度の作用として反映させるためになされる。その結果、各温度サンプリングは続いて起こるラッチカウント間で異なる。
【００７１】
次に図９（Ｂ）を参照して説明する。図９（Ｂ）では、トランスポンダ温度データを読み取るステップ３０６が詳細に開示されている。質問機１０のＣＰＵ１２には、そのソフトウェアの一部として、読み取りトライカウンタがある。ステップ３０８では、読み取りトライカウンタはゼロにセットされている。ステップ３１０で、上述したように温度データが読み取られ、すなわち、複数のラッチされたサンプルが読み取られる。質問機１０は読み取ったコマンド信号を出力し、それにより質問機１０は温度モジュール３０から所定数のラッチカウントを受け取る。読み取りトライカウンタはステップ３１２でインクリメントされる。ステップ３１４では、読み取られたトライの数のカウントが所定の最大値を超えていないかが判定される。もしトライの数がそれを超えていると、温度読み取りは正確ではなく、温度読み取りは不成功である（ステップ３２４）という表示がなされる。その理由は、あまりにも多くのトライが要求されると正確な読み取りができなくなり、ステップ３００において、プロセスは再度トランスポンダデータを読み取るところから始める。
【００７２】
もし読み取られたトライの数のカウンタが最大値を肥えていない場合、ステップ３１６において読み取りは成功し温度データサンプルの合計が算出される。ステップ３１８では、保全性チェックとして、最小のデータサンプルのカウンタと最大のデータサンプルのカウントの間の差異が所定の領域内であるか否かが判定される。もしその領域外であると、変化が大きすぎるので、プロセスは再びステップ３１０から始まる。
【００７３】
もしその値が領域内であるとすると、ステップ３１６からのサンプル温度の合計データは、ステップ３２０において、すべてのデータを生成するのに必要な回数の量で除算される。これはサーミスタによる周波数出力である。使用しているサーミスタの周波数と温度との間の関係を考慮した上で、ステップ３２２において温度が計算される。ステップ３２４で、トランスポンダの読み取りが成功したかどうかが判断される。もし成功していないと、プロセスは再びステップ３００から始まる。もし読み取りが成功であると、ステップ３２６において、ステップ３０８、３２２を繰り返すことで、照合のために第２の読み取りがなされる。ステップ３２８では、第２の読み取りが成功したか否かが判定される。もし成功でないと、プロセスはステップ３００に戻る。成功の場合には、２つのカウントがステップ３３０で比較される。もしそれらが同一であるなら、その温度は質問機１０に表示される。もし同一でない場合には、プロセスは３００からやり直しである。
【００７４】
（保全性（インテグリティ）チェック）
本発明のある実施例において、質問機はトランスポンダ２０から読み取られたデータの保全性チェックを行う。トランスポンダ２０が質問機１０からの質問機信号をマスタークロックとして利用しているため、質問機１０は、トランスポンダ２０によって質問機１０に送信されたデータのビット間の時間長がわかっている。質問機１０のＣＰＵ１２には累算器がある。ステップ４００で、その累算器はゼロにセットされる。ステップ４０２で、第１のトランスポンダビットが受信される。ステップ４０４で、次のトランスポンダビットが受信される。ステップ４０６では、オンボードクロックを用いて、質問機１０は最後の２つの連続するデータビット間にかかった実際の時間を計算する。ステップ４０８で、ステップ４０６における計算された時間は２つのビット間に期待される平均時間から減算される。この数はエラー数である。ステップ４１０で、そのエラー数が累算器に加算される。ステップ４１２では、累算器の値がエラー検出定数よりも大きいかが判定される。もしその値がエラー検出定数よりも大きい場合、これはそのデータが位相の外にあることを意味し、ステップ４１３において、質問機１０はトランスポンダ２０からのデータの受信を停止して、リードプロセスを終結させる。もしステップ４１２において検出定数がまだ許容範囲内であれば、ステップ４１４においてさらにもっとトランスポンダデータビットが来るかどうかが判定される。もしさらにビットが入って来る場合には、プロセスはステップ４０４を繰り返す。もしそれ以上ビットがなくなると、受信したデータが有効となりプロセスは終了する。
【００７５】
【発明の効果】
この方法を用いれば、読み取りサイクルの最後の最後まで待ってから読み取りが失敗したかどうかを判定する必要がなくなる。正確な読み取りがより早くできることにより、時間が節約されユーザへの恩恵を供することができる。
【００７６】
上記の説明から明らかになったように、上述した目的は効果的に達成される。本発明の精神と範囲とを逸脱することなく、上記した方法を構造的に変更することが可能である。よって上記の開示に含まれまた添付の図面に示されるすべての要件は単なる発明の描写として扱われるべきものであり、決してそれに限定されてはならない。
【００７７】
さらに、特許請求の範囲は本発明のジェネリックなかつ特定の特徴のすべてを包含するように意図されたものであり、すべての本発明の範囲の説明は言語の問題として、それらの中に入っているものである。
【図面の簡単な説明】
図面において、単なる実例ではあるが、同様の参照符号は複数の図面を通して同様の構成を示す。
【図１】質問機／トランスポンダシステムのブロック図である。
【図２】本発明によるトランスポンダ制御論理を詳細に示すブロック図である。
【図３】本発明により構成されるメモリのフォーマットを示す略図である。
【図４】本発明により構成されるメモリフォーマットのステータスバイトのフォーマットを示す略図である。
【図５】本発明による、トランスポンダにより質問機に送信される電圧同期表示信号のタイミング図である。
【図６】本発明によるプログラミング信号出力のタイミング図である。
【図７】プログラミング信号の内容のフォーマットの略図である。
【図８】（Ａ）、（Ｂ）ともに、本発明によるトランスポンダのプログラム方法を示すフローチャートである。
【図９】本発明による、温度測定方法を示すフローチャートである。
【図１０】トランスポンダから読み取られるデータの保全性の判定方法を示すフローチャートである。
【図１１】本発明により構成されるクランプ回路の回路図である。
【符号の説明】
１０．．．質問機、１２．．．ＣＰＵ、１４．．．アンテナ、２０．．．トランスポンダ、２６．．．制御論理回路、２８．．．メモリ、３０．．．温度モジュールジュール、３２．．．サーミスタ、３４．．．変調器、３６．．．クロック発生器、３８．．．アドレスモジュール、４０．．．データモジュール、４２．．．送信機、４４．．．受信器、４６．．．プログラム制御器、４７．．．比較器
【図１】
0004608169.tif 000002
【図２】
0004608169.tif 000003
【図３】
0004608169.tif 000004
【図４】
0004608169.tif 000005
【図５】
0004608169.tif 000006
【図６】
0004608169.tif 000007
【図７】
0004608169.tif 000008
【図８Ａ】
0004608169.tif 000009
【図８Ｂ】
0004608169.tif 000010
【図９Ａ】
0004608169.tif 000011
【図９Ｂ】
0004608169.tif 000012
【図１０】
0004608169.tif 000013
【図１１】
0004608169.tif 000014