(57)【特許請求の範囲】
【請求項１】
ハードウェアによる第一の発呼情報検出部及び第一の発呼情報差分検出部とソフトウェアによる第一の発呼情報更新部とを備える発呼検出装置と、
ハードウェアによる第二の発呼情報検出部、第二の発呼情報差分検出部、第二の発呼情報更新部及び該第一の発呼情報差分検出部の出力と該第二の発呼情報差分検出部の出力の差分を検出する発呼情報差分比較部とを備えるデッド・ロック検出装置を併設し、
該発呼情報差分比較部が出力する特定の論理レベルの信号によって該第一の発呼情報更新部のデッド・ロックを検出することを特徴とする発呼情報処理装置。
【請求項２】
請求項１記載の発呼情報処理装置において、
上記発呼情報差分比較部にリセット信号生成部を接続し、
該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報更新部をリセットさせることを特徴とする発呼情報処理装置。
【請求項３】
請求項１記載の発呼情報処理装置において、
上記発呼情報差分比較部にリセット信号生成部を接続し、
該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報検出部と上記第一の発呼情報差分検出部の双方をリセットさせることを特徴とする発呼情報処理装置。
【請求項４】
請求項１記載の発呼情報処理装置において、
上記発呼情報差分比較部にリセット信号生成部を接続し、
該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報更新部をリセットさせると共に、
該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報検出部と上記第一の発呼情報差分検出部の双方をリセットさせる
ことを特徴とする発呼情報処理装置。
【請求項５】
請求項１記載の発呼情報処理装置において、
上記発呼情報差分比較部を、
上記第一の発呼情報差分検出部の出力を第一の所定時間保持した信号と、上記第二の発呼情報差分検出部の出力を第二の所定時間保持した信号の論理レベルを反転した信号とを比較する
構成とすることを特徴とする発呼情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、加入者線伝送システムにおける発呼情報処理装置に係り、特に、ソフトウェアのデッド・ロックやハードウェアの誤動作を確実に検出し、加入者線伝送システムの品質を向上させることが可能な発呼情報処理装置に関する。
複数の加入者端末からの情報を集線して加入者線の伝送帯域を有効に利用する加入者線伝送システムにおいては、加入者端末における発呼検出に伴う発呼情報処理を交換機で行なわずに加入者線伝送システム内に設置されている発呼情報処理装置が行なう。従って、発呼情報処理装置のハードウェア及びソフトウェアには高い信頼度が要求されており、メーカーは発呼情報処理装置のハードウェア及びソフトウェアの信頼度を確保するために多大な努力を払っている。
【０００２】
例えば、ソフトウェアの開発においては考えうる幾多の状況を想定してシミュレーションを行なって発呼情報処理動作においてデッド・ロックが生じないことを確認し、ハードウェアの開発においては動作タイミングのずれや外部からの雑音混入などを想定してシミュレーションを行ない、発呼情報処理動作において誤動作が生じないことを確認している。
【０００３】
しかし、ソフトウェア及びハードウェアのシミュレーションにおいて行なう商況の想定は設計者が行なうものであって、現場で生じ得る全ての状況を包含することは元々困難である。逆に、現場で生じ得る全ての状況を想定できたとしてもそれらを全てクリアできるようにソフトウェア及びハードウェアを完成させるには多大な時間と労力を必要とし、これが加入者線伝送システムのコスト・アップの原因になる。
【０００４】
従って、加入者線伝送システムのコストをリーズナブルな範囲に止めながら、ソフトウェアのバグやハードウェアの誤動作に起因するデッド・ロックを確実に検出し、加入者線伝送システムの品質を向上させることが可能な発呼情報処理装置の実現が強く望まれている。
【０００５】
【従来の技術】
図１０は、従来の発呼情報処理装置の構成である。
図１０において、１は複数の加入者端末及び加入者線の状態をスキャンして得たスキャン・データの中から加入者端末の発呼情報を検出する発呼情報検出部、２は既に認識されている発呼情報と発呼情報検出部１が検出した最新の発呼情報との差分を検出する発呼情報差分検出部、３は発呼情報差分検出部２が検出した発呼情報の差分に対応して発呼情報を更新する発呼情報更新部で、発呼情報検出部１と発呼情報差分検出部２及び発呼情報更新部３によって発呼検出装置を構成する。
【０００６】
そして、４は発呼情報更新部３が認識した新たな発呼に対応して発呼制御を行なう発呼情報処理部で、上記発呼検出装置と発呼情報処理部４とによって発呼情報処理装置を構成する。
ここで、発呼に伴って行なわれる通話は必ず終話するが、上記においては「発呼情報」として「発呼」だけに着目しているかのように記載している。これは、終話は負の発呼と考えて、発呼した情報と終話した情報を含めて「発呼情報」と呼ぶことにしているためである。この意味で、以降においても一貫して「発呼情報」というテクニカル・タームのみを使用する。
【０００７】
さて、発呼情報検出部１は、図示を省略している加入者インタフェース部より常時送られてくる多重化されているスキャン・データを分離して最新の発呼情報を格納する第一のデュアル・ポート・ランダム・アクセス・メモリに展開する。
発呼情報差分検出部２は、最新の発呼状態を格納した該第一のデュアル・ポート・ランダム・アクセス・メモリと、１つ古いスキャン・サイクルにおける発呼状態を格納した第二のデュアル・ポート・ランダム・アクセス・メモリとから１アドレスずつ時系列的に発呼状態を読み出して比較を行ない、発呼状態に差分があることを検出した時には該第一のデュアル・ポート・ランダム・アクセス・メモリと該第二のデュアル・ポート・ランダム・アクセス・メモリ間で差分を検出したアドレスと当該アドレスのデータを、それぞれ、発呼アドレス・レジスタと発呼データ・レジスタに格納した上で中央処理装置内にソフトウェア的に配置されている発呼情報更新部３に割込みをかけると共に、発呼情報更新部３に発呼アドレス及び発呼データを渡して処理を委託する。
【０００８】
発呼情報更新部３は、発呼情報差分検出部２から受けた発呼アドレス及び発呼データを該第二のデュアル・ポート・ランダム・アクセス・メモリに書き込んで該第二のデュアル・ポート・ランダム・アクセス・メモリの格納内容を更新し、やはり中央処理装置内にソフトウェア的に配置されている発呼情報処理部４に発呼アドレス及び発呼データを渡して発呼情報処理を委託し、しかる後に割込みを解除する。
【０００９】
そして、発呼情報処理部４は、発呼情報更新部３からの発呼情報を受けて発呼制御を行なう。
図１１は、発呼情報更新部の動作を示すフローチャートである。以降、図１１の符号に沿って発呼情報更新部の動作を説明する。
Ｓ１．発呼情報差分検出部が出力する割込み信号を監視している。
【００１０】
Ｓ２．発呼情報差分検出部が割込み信号を出力する割込み信号を検出したか否か判断する。
発呼情報差分検出部からの割込み信号を検出しなかった場合（Ｎｏ）には、ステップＳ１にジャンプして上記監視を継続する。
Ｓ３．ステップＳ２で、発呼情報差分検出部からの割込み信号があったと判断した場合（Ｙｅｓ）には、発呼アドレス・レジスタに格納されている発呼アドレスを読み出す。
【００１１】
Ｓ４．次いで、発呼データ・レジスタに格納されている発呼データを読み出す。
尚、発呼アドレス及び発呼データは発呼情報差分検出部が発呼情報の変化を検出して発呼情報更新部に対して出力する割込み信号によって発呼アドレス・レジスタ及び発呼データ・レジスタに格納されている。
【００１２】
Ｓ５．第二のデュアル・ポート・ランダム・アクセス・メモリ（図では「ＤＰＲＡＭ＃２」と略記している。尚、「ＤＰＲＡＭ」はDual Port Random Access Memoryの頭文字による略語で、一般的に使用されているものである。）の該当するアドレスの格納内容を更新する。
これによって、１つ前のスキャン・サイクルにおいて認識した発呼情報を最新の発呼情報に更新することができ、以降の発呼情報の変化に対応することが可能になる。
【００１３】
Ｓ６．ステップＳ３及びステップＳ４で読み出した発呼情報、即ち、発呼アドレス及び発呼データを発呼情報処理部に転送する。
これに伴って、発呼情報処理部は発呼制御を行なう。
Ｓ７．割込み要因をクリアする。
Ｓ８．第一及び第二のデュアル・ポート・ランダム・アクセス・メモリの全アドレスをスキャンしたか否か判断する。
【００１４】
全アドレスをスキャンしていないと判断した場合（Ｎｏ）には、ステップＳ１にジャンプし、以降のステップの処理を継続する。
全アドレスをスキャンしたと判断した場合（Ｙｅｓ）には、１スキャン・サイクルにおける処理を一旦終了する。
但し、加入者端末において発呼はほぼランダムに行なわれ、発呼情報はほぼランダムに変化するので、実際には発呼情報更新部は人為的に停止させられない限り動作を継続する。
【００１５】
上記の如く、従来の発呼情報処理装置における発呼検出装置は発呼検出、発呼情報差分検出及び発呼情報更新の機能を果している。そして、ソフトウェアによって実現される発呼情報更新機能の正常又は異常、即ち、デッド・ロックの有無を確認するために、発呼情報更新部をソフトウェア的に配置している中央処理装置をウォッチ・ドッグ・タイマー（通常ＷＤＴと略記する。これは、Watch Dog Timer の頭文字による略語である。）で監視している。
【００１６】
【発明が解決しようとする課題】
しかし、ウォッチ・ドッグ・タイマーによるデッド・ロック検出方式には、下記の問題がある。即ち、ウォッチ・ドッグ・タイマーによる監視タスクがデッド・ロックを検出していないのに、発呼情報更新のタスクがデッド・ロックするという場合がある。
【００１７】
このようなデッド・ロックが生ずるのは極めて稀なケースであり、しかも、ソフトウェアのバグの性質や発呼状態の変化などが複雑に絡み合って生ずるために、ソフトウェア開発の際のシミュレーションにおいて予め想定することは困難である。
つまり、従来の発呼情報処理装置においては発呼情報更新部におけるウォッチ・ドッグ・タイマーでは検出できないデッド・ロックのために発呼情報処理の機能停止が生ずることがあり、しかも、これを防止できないという問題がある。
【００１８】
これを避けるために、発呼情報更新部をソフトウェア処理によって実現するのではなく、ハードウェアによって実現するという対策がありうる。こうすればデッド・ロックは生じないが混入する雑音によって誤動作することがある。一般に雑音の性質を完全に解明することが困難な上に、加入者線の周囲には電力の送配電に伴う雑音、産業機械の動力源による雑音、自然界の電磁雑音などありとあらゆる雑音が存在するので、混入雑音による誤動作を完全にシャット・アウトすることは、デッド・ロックの防止と同様に困難である。
【００１９】
そして、ハードウェアで実現した発呼情報更新部において混入雑音による誤動作を完全にシャット・アウトすることが困難であるのと全く同じであるが、発呼情報検出部及び発呼情報差分検出部において混入雑音による誤動作を完全にシャット・アウトすることもまた困難である。
本発明は、かかる問題に鑑み、加入者線伝送システムにおける発呼情報処理装置に関し、ソフトウェアのバグやハードウェアの誤動作に起因するデッド・ロックを確実に検出し、加入者線伝送システムの品質を向上させることが可能な発呼情報処理装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
第一の発明は、ハードウェアによる第一の発呼情報検出部及び第一の発呼情報差分検出部とソフトウェアによる第一の発呼情報更新部を備える発呼検出装置と、ハードウェアによる第二の発呼情報検出部、第二の発呼情報差分検出部、第二の発呼情報更新部及び該第一の発呼情報差分検出部の出力と該第二の発呼情報差分検出部の出力の差分を検出する発呼情報差分比較部を備えるデッド・ロック検出部を併設し、該発呼情報差分比較部が出力する特定の論理レベルの信号によって該第一の発呼情報更新部のデッド・ロックを検出することを特徴とする発呼情報処理装置である。
【００２１】
第一の発明によれば、該第一の発呼情報更新部はソフトウェアで実現し、該第二の発呼情報更新部はハードウェアで構成しており、該第一の発呼情報検出部、該第一の発呼情報差分検出部、該第二の発呼情報検出部及び該第二の発呼情報差分検出部はハードウェアで構成しているので、該第二の発呼情報更新部はデッド・ロックすることはない。又、デッド・ロックと雑音による誤動作は完全に独立な事象であるため、該第一の発呼情報更新部がデッド・ロックと該第二の発呼情報更新部の誤動作が同時に生ずることはない。従って、該発呼情報差分比較部が検出する該第一の発呼情報差分検出部と該第二の発呼情報差分検出部の出力の差分によって該発呼検出装置のデッド・ロックを検出することができる。更に、該発呼情報差分比較部が出力する特定の論理レベルの信号によって該第一の発呼情報検出部、第一の発呼情報差分検出部のいずれかにおける雑音による誤動作を推定することができる。これらにより、発呼情報処理装置の動作信頼度を向上することが可能になる。
【００２２】
第二の発明は、第一の発明の発呼情報処理装置を構成する上記発呼情報差分比較部にリセット信号生成部を接続し、該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報更新部をリセットさせることを特徴とする発呼情報処理装置である。
第二の発明によれば、第一の発明の発呼情報処理装置を構成する上記発呼情報差分比較部にリセット信号生成部を接続し、該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報更新部をリセットさせるので、該第一の発呼情報更新部をデッド・ロック状態から解放することができ、発呼情報処理装置の動作信頼度を向上することが可能になる。
【００２３】
第三の発明は、第一の発明の発呼情報処理装置を構成する上記発呼情報差分比較部にリセット信号生成部を接続し、該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報検出部と上記第一の発呼情報差分検出部の双方をリセットさせることを特徴とする発呼情報処理装置である。
【００２４】
第三の発明によれば、第一の発明の発呼情報処理装置を構成する上記発呼情報差分比較部にリセット信号生成部を接続し、該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報検出部と上記第一の発呼情報差分検出部の双方をリセットさせるので、該第一の発呼情報検出部又は該第一の発呼情報差分検出部が雑音によって誤動作しても、誤動作した時の状態を消滅させることができ、発呼情報処理装置の動作信頼度を向上することが可能になる。
【００２５】
第四の発明は、第一の発明の発呼情報処理装置を構成する上記発呼情報差分比較部にリセット信号生成部を接続し、該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報更新部をリセットさせると共に、該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報検出部と上記第一の発呼情報差分検出部の双方をリセットさせることを特徴とする発呼情報処理装置である。
【００２６】
第四の発明によれば、第一の発明の発呼情報処理装置を構成する上記発呼情報差分比較部にリセット信号生成部を接続し、該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報更新部をリセットさせると共に、該リセット信号生成部に上記第一の発呼情報検出部と上記第一の発呼情報差分検出部の双方をリセットさせるので、該第一の発呼情報更新部をデッド・ロック状態から解放することができる上に、該第一の発呼情報検出部又は該第一の発呼情報差分検出部が雑音によって誤動作しても、誤動作した時の状態を消滅させることができる。これらによって、発呼情報処理装置の動作信頼度を向上することが可能になる。
【００２７】
第五の発明は、第一の発明の発呼情報処理装置を構成する上記発呼情報差分比較部を、上記第一の発呼情報差分検出部の出力を第一の所定時間保持した信号と、上記第二の発呼情報差分検出部の出力を第二の所定時間保持した信号の論理レベルを反転した信号とを比較する構成とすることを特徴とする発呼情報処理装置である。
【００２８】
第五の発明によれば、第一の発明の発呼情報処理装置を構成する上記発呼情報差分比較部を、上記第一の発呼情報差分検出部の出力を第一の所定時間保持した信号と、上記第二の発呼情報差分検出部の出力を第二の所定時間保持した信号の論理レベルを反転した信号とを比較する構成とするので、該第一の発呼情報差分検出部の出力と該第二の発呼情報差分検出部の出力の速度に差があっても、該第一の発呼情報差分検出部と該第二の発呼情報差分検出部が異なるパターンで動作した時だけ該発呼情報差分比較部は特定の論理レベルの信号を出力する。具体的には、上記第一の発呼情報更新部がソフトウェアで動作して、上記第二の発呼情報更新部がハードウェアで動作して、該第一の発呼情報差分検出部の出力と該第二の発呼情報差分検出部の出力の速度に差があっても、該第一の発呼情報差分検出部と該第二の発呼情報差分検出部が異なるパターンで動作した時だけ該発呼情報差分比較部は特定の論理レベルの信号を出力するので、上記発呼検出装置におけるデッド・ロック又は誤動作を正確に認識することができる。これによって発呼情報処理装置の動作信頼度を向上させることができる。
【００２９】
【発明の実施の形態】
以降、図面を用いて本発明の技術の詳細を説明する。
図１は、本発明の発呼情報処理装置の第一の構成である。
図１において、１は複数の加入者端末及び加入者線の状態をスキャンして得たスキャン・データの中から加入者端末の発呼情報を検出する発呼情報検出部、２は既に認識されている発呼情報と発呼情報検出部１が検出した最新の発呼情報との差分を検出する発呼情報差分検出部で、いずれもハードウェアによって機能を実現するものである。
【００３０】
３は発呼情報差分検出部２が検出した発呼情報の差分に対応して発呼情報を更新する発呼情報更新部で、ソフトウェアによって機能を実現するものである。この機能は図１１のフローチャートにて示した機能と同じである。
ここで、発呼情報検出部１と発呼情報差分検出部２及び発呼情報更新部３によって発呼検出装置を構成する。
【００３１】
４は発呼情報更新部３が認識した新たな発呼に対応して発呼制御を行なう発呼情報処理部である。
１ａは複数の加入者端末及び加入者線の状態をスキャンして得たスキャン・データの中から加入者端末の発呼情報を検出する発呼情報検出部、２ａは既に認識されている発呼情報と発呼情報検出部１が検出した最新の発呼情報との差分を検出する発呼情報差分検出部である。いずれもハードウェアによって機能を実現するもので、発呼情報検出部１ａは発呼情報検出部１と、発呼情報差分検出部２ａは発呼情報差分検出部２と同一のものである。
【００３２】
５は発呼情報差分検出部２ａが検出した発呼情報の差分に対応して発呼情報を更新する発呼情報更新部で、機能的には発呼情報更新部３と同じであるが、ハードウェアによって機能を実現するものである。
６は発呼情報差分検出部２の出力と発呼情報差分検出部２ａの出力とを比較して、両者に差分があった場合に特定の論理レベルの信号を出力する発呼情報差分比較部である。
【００３３】
具体的に説明すると、発呼情報更新部３はソフトウェアによって機能を実現するものであるから、デッド・ロックが生ずると発呼情報差分検出部２の出力は誤ったものになる。一方、発呼情報更新部５はハードウェアによって機能を実現しているのでデッド・ロックを生ずることはなく、発呼情報差分検出部２ａの出力に影響を慕えることはない。従って、発呼情報差分検出部２と発呼情報差分検出部２ａの出力を比較することによって発呼情報更新部２のデッド・ロックを検出してデッド・ロック検出情報として特定の論理レベルの信号を出力することができる。
【００３４】
又、発呼情報検出部１又は発呼情報差分検出部２が雑音によって誤動作すると発呼情報差分検出部２の出力は当然誤ったものになるので、発呼情報差分比較部６は誤動作による誤りを検出して、デッド・ロック検出情報として特定の論理レベルの信号を出力することができる。
尚、発呼情報更新部３でデッド・ロックが生じていない時に発呼情報検出部１ａ又は発呼情報差分検出部２ａが誤動作したり、発呼情報検出部１及び発呼情報差分検出部２で誤動作が生じていない時に発呼情報検出部１ａ又は発呼情報差分検出部２ａが誤動作すると発呼情報差分比較部６がデッド・ロック検出情報を出力することがありうる。しかし、これらの場合には発呼情報処理部４は発呼情報更新部３の正しい出力によって発呼情報処理を行なっているので実害はない。
【００３５】
図２は、図１の構成の詳細を示す図（その１）である。
図２において、１１は第一のデュアル・ポート・ランダム・アクセス・メモリで、図１の発呼情報検出部１の構成要素である。
スキャン・データのうち発呼情報が第一のデュアル・ポート・ランダム・アクセス・メモリ１１に展開、格納される。
【００３６】
２１はアドレス生成カウンタ、２２は第二のデュアル・ポート・ランダム・アクセス・メモリ、２３は第一のデュアル・ポート・ランダム・アクセス・メモリ１１から読み出したデータと第二のデュアル・ポート・ランダム・アクセス・メモリ２２から読み出したデータを比較して両者に差分がある時に特定の論理レベルの信号を出力する比較回路、２４は比較回路２３が出力する特定の論理レベルの信号を保持して割込み信号を出力するフリップ・フロップ（図では「ＦＦ」と略記している。以降も、図では同様に記載する。）、２５はフリップ・フロップ２４が出力する割込み信号によって第一のデュアル・ポート・ランダム・アクセス・メモリ１１から読み出されている発呼データを格納する発呼データ・レジスタ（図では「ＲＧ」と略記している。以降も、図では同様に記載する。）、２６はフリップ・フロップ２４が出力する割込み信号によって第一のデュアル・ポート・ランダム・アクセス・メモリ１１に供給されているアドレスを格納する発呼アドレス・レジスタで、アドレス生成カウンタ２１以降発呼アドレス・レジスタ２６までの構成要素によって図１の発呼情報差分検出部２を構成する。
【００３７】
３は、発呼情報差分検出部が検出した発呼情報の差分に対応して発呼情報を更新する発呼情報更新部で、ソフトウェアによって機能を実現するものである。この機能は図１１のフローチャートにて示した機能と同じである。
即ち、比較回路２３は発呼情報の変化を検出すると特定の論理レベルの信号を出力し、フリップ・フロップ２４が該特定の論理レベルの信号を保持して割込み信号を出力する。該割込み信号は発呼情報更新部３の割込み信号端子（図では「ＩＲＱ」と略記している。）に供給する。発呼情報更新部３は割込み信号を受信すると発呼データ・レジスタ２５から発呼データを、発呼アドレス・レジスタ２６から発呼アドレスを読み出して第二のデュアル・ポート・ランダム・アクセス・メモリ２２の当該アドレスの発呼データを更新すると共に、発呼データ及び発呼アドレスを発呼情報処理部４に供給する。そして、第二のデュアル・ポート・ランダム・アクセス・メモリ２２の当該アドレスの発呼データを更新した後にフリップ・フロップ２４をクリアする。
【００３８】
又、１１ａは第三のデュアル・ポート・ランダム・アクセス・メモリで、図１の発呼情報検出部１ａの構成要素である。
スキャン・データのうち発呼情報が第三のデュアル・ポート・ランダム・アクセス・メモリ１１ａに展開、格納される。
２１ａはアドレス生成カウンタ、２２ａは第四のデュアル・ポート・ランダム・アクセス・メモリ、２３ａは第三のデュアル・ポート・ランダム・アクセス・メモリ１１ａから読み出したデータと第四のデュアル・ポート・ランダム・アクセス・メモリ２２ａから読み出したデータを比較して両者に差分がある時に特定の論理レベルの信号を出力する比較回路、２４ａは比較回路２３ａが出力する特定の論理レベルの信号を保持して割込み信号を出力するフリップ・フロップ、２５ａはフリップ・フロップ２４ａが出力する割込み信号によって第三のデュアル・ポート・ランダム・アクセス・メモリ１１ａから読み出されている発呼データを格納する発呼データ・レジスタ、２６ａはフリップ・フロップ２４ａが出力する割込み信号によって第三のデュアル・ポート・ランダム・アクセス・メモリ１１ａに供給されているアドレスを格納する発呼アドレス・レジスタで、アドレス生成カウンタ２１ａ以降発呼アドレス・レジスタ２６ａまでの構成要素によって図１の発呼情報差分検出部２ａを構成する。
【００３９】
５１は、発呼情報差分検出部が検出した発呼情報の差分に対応して発呼情報を更新するタイミング生成回路で、ハードウェアによって発呼情報更新部３と同じ機能を実現するものである。
図６の、タイミング生成回路の動作を示すタイムチャートによって簡単にタイミング生成回路の動作を説明する。
【００４０】
フリップ・フロップ２４ａが出力する割込み信号を受信すると、該割込み信号を内部クロックで打ってチップ・セレクト信号を生成して第二のデュアル・ポート・ランダム・アクセス・メモリ２２ａに供給する。
次いで、該チップ・セレクト信号を内部クロックで打ってライト・イネーブル信号をロー・レベルに遷移させ、所定の時間経過したら該ライト・イネーブル信号の論理レベルをハイに復帰させて、第四のデュアル・ポート・ランダム・アクセス・メモリ２２ａに供給する。
【００４１】
第四のデュアル・ポート・ランダム・アクセス・メモリ２２ａには発呼アドレス・レジスタ２６ａから発呼アドレスが供給されており、発呼データ・レジスタ２５ａから発呼データが供給されているので、第二のデュアル・ポート・ランダム・アクセス・メモリ２２ａの発呼情報が変化したアドレスに発呼データを書き込むことができる。
【００４２】
そして、該割込み信号の立ち上がりを微分したパルスによってクリアをおこなばよい。
最後に、６１はフリップ・フロップ２４が出力する割込み信号を第一の所定時間保持する第一のモノ・マルチバイブレータ（図では「ＭＭ」と略記している。
これは、Mono Multivibratorの頭文字による略語である。以降も、図では同様に記載する。）、６２はフリップ・フロップ２４ａが出力する割込み信号を第二の所定時間保持する第二のモノ・マルチバイブレータ、６３はインバータ、６４は論理積回路で、第一のモノ・マルチバイブレータ６１以降論理積回路６４までの構成要素によって図１の発呼情報差分比較部６を構成する。
【００４３】
以降、具体的な例を以て発呼情報差分比較部の動作を説明する。即ち、発呼検出装置の発呼情報差分検出部とデッド・ロック検出装置の発呼情報差分検出部が共に３回連続して発呼情報の差分を検出して論理レベル“０”の信号を３回出力するケースと、発呼検出装置の発呼情報差分検出部が発呼情報の差分を検出していないのにデッド・ロック検出装置の発呼情報差分検出部が１回発呼情報の差分を検出して論理レベル“０”の信号を出力するケースを例にする。
【００４４】
図５は、フリップ・フロップ２４とフリップ・フロップ２４ａの出力を単純に比較した場合の発呼情報差分比較部の出力を示している。
図５のタイムチャートの左側は発呼検出装置の発呼情報差分検出部とデッド・ロック検出装置の発呼情報差分検出部が共に３回連続して発呼情報の差分を検出して論理レベル“０”の信号を３回出力するケースを示している。
【００４５】
発呼検出装置の発呼情報差分検出部の出力はソフトウェアで動作する発呼情報更新部の動作速度が遅いために発呼情報の差分を検出できる周期ｔ1 が長いのに対して、デッド・ロック検出装置の発呼情報差分検出部はタイミング生成回路がハードウェアで動作するために発呼情報の差分を検出できる周期ｔ2 が短い。
従って、両者を単純に比較して差分をとると、発呼検出装置もデッド・ロック検出装置も正しく発呼情報の差分を検出しているにもかかわらず、論理レベルが変化してデッド・ロックを正しく検出することができない。
【００４６】
これを避けるために発呼情報差分比較部を図２の如く構成しているのである。
図３は、発呼情報差分比較部の真理値表である。
即ち、第一のモノ・マルチバイブレータ（図ではモノ・マルチ＃１と略記している。第二のモノ・マルチバイブレータについても類似の記載を行なう。）の出力が“１”（割込みなし）で第二のモノ・マルチバイブレータの出力が“０”（割込みあり）の時だけ“１”を出力して異常を通知し、第一のモノ・マルチバイブレータと第二のモノ・マルチバイブレータの出力が上記以外の時には“０”を出力して正常を通知する。
【００４７】
図４は、発呼情報差分比較部の動作を説明するタイムチャートで、図３の真理値表による動作を時間軸上で示すものである。
図４のタイムチャートの左側は発呼検出装置の発呼情報差分検出部とデッド・ロック検出装置の発呼情報差分検出部が共に３回連続して発呼情報の差分を検出して論理レベル“０”の信号を３回出力するケースを示し、図４のタイムチャートの右側は発呼検出装置の発呼情報差分検出部が発呼情報の差分を検出していないのにデッド・ロック検出装置の発呼情報差分検出部が１回発呼情報の差分を検出して論理レベル“０”の信号を出力するケースを示している。
【００４８】
さて、図２の第一のモノ・マルチバイブレータ６１の保持時間は発呼検出装置の発呼情報差分検出部の検出周期ｔ1 より僅かに長く設定し、第二のモノ・マルチバイブレータ６２の保持時間はデッド・ロック検出装置の発呼情報差分検出部の検出周期ｔ2 より僅かに長く設定する。
従って、発呼情報の差分を３回連続して検出する場合、図３の真理値表に従って動作するので、デッド・ロック検出信号の論理レベルは変化しない。即ち、正常に発呼情報の差分を検出していることがデッド・ロック検出信号によって表示されている。
【００４９】
一方、図４のタイムチャートの右側のように、発呼検出装置の発呼情報差分検出部が発呼情報の差分を検出していないのにデッド・ロック検出装置の発呼情報差分検出部が１回発呼情報の差分を検出して論理レベル“０”の信号を出力するケースでは、第一のモノ・マルチバイブレータ６１の出力の論理レベルが“１”を継続するのに対して、第二のモノ・マルチバイブレータ６２の出力はデッド・ロック検出装置の発呼情報差分検出部が出力する変化に対応して論理レベルが“０”に遷移する。発呼情報差分比較部では第二のモノ・マルチバイブレータ６２の出力の反転と第一のモノ・マルチバイブレータ６１の出力との論理積をとるので、この時にはデッド・ロック検出信号の論理レベルが“１”に遷移する。
【００５０】
上記の如く、本発明の発呼情報処理装置における発呼情報差分比較部は正しくデッド・ロックを検出することができる。
図７は、図１の構成の詳細を示す図（その２）である。
図７において、１１は第一のデュアル・ポート・ランダム・アクセス・メモリで、図１の発呼情報検出部１の構成要素である。
【００５１】
２１はアドレス生成カウンタ、２２は第二のデュアル・ポート・ランダム・アクセス・メモリ、２３は第一のデュアル・ポート・ランダム・アクセス・メモリ１１から読み出したデータと第二のデュアル・ポート・ランダム・アクセス・メモリ２２から読み出したデータを比較して両者に差分がある時に特定の論理レベルの信号を出力する比較回路、２４は比較回路２３が出力する特定の論理レベルの信号を保持して割込み信号を出力するフリップ・フロップ、２５はフリップ・フロップ２４が出力する割込み信号によって第一のデュアル・ポート・ランダム・アクセス・メモリ１１から読み出されている発呼データを格納する発呼データ・レジスタ、２６はフリップ・フロップ２４が出力する割込み信号によって第一のデュアル・ポート・ランダム・アクセス・メモリ１１に供給されているアドレスを格納する発呼アドレス・レジスタで、アドレス生成カウンタ２１以降発呼アドレス・レジスタ２６までの構成要素によって図１の発呼情報差分検出部２を構成する。
【００５２】
３は、発呼情報差分検出部が検出した発呼情報の差分に対応して発呼情報を更新する発呼情報更新部で、ソフトウェアによって機能を実現するものである。この機能は図１１のフローチャートにて示した機能と同じである。
又、１１ａは第三のデュアル・ポート・ランダム・アクセス・メモリで、図１の発呼情報検出部１ａの構成要素である。
【００５３】
２１ａはアドレス生成カウンタ、２２ａは第四のデュアル・ポート・ランダム・アクセス・メモリ、２３ａは第三のデュアル・ポート・ランダム・アクセス・メモリ１１ａから読み出したデータと第四のデュアル・ポート・ランダム・アクセス・メモリ２２ａから読み出したデータを比較して両者に差分がある時に特定の論理レベルの信号を出力する比較回路、２４ａは比較回路２３ａが出力する特定の論理レベルの信号を保持して割込み信号を出力するフリップ・フロップ、２５ａはフリップ・フロップ２４ａが出力する割込み信号によって第三のデュアル・ポート・ランダム・アクセス・メモリ１１ａから読み出されている発呼データを格納する発呼データ・レジスタ、２６ａはフリップ・フロップ２４ａが出力する割込み信号によって第三のデュアル・ポート・ランダム・アクセス・メモリ１１ａに供給されているアドレスを格納する発呼アドレス・レジスタで、アドレス生成カウンタ２１ａ以降発呼アドレス・レジスタ２６ａまでの構成要素によって図１の発呼情報差分検出部２ａを構成する。
【００５４】
５１は、発呼情報差分検出部が検出した発呼情報の差分に対応して発呼情報を更新するタイミング生成回路で、ハードウェアによって発呼情報更新部３と同じ機能を実現するものである。
最後に、６１は比較回路２３の出力を第一の所定時間保持する第一のモノ・マルチバイブレータ、６２は比較回路２３ａの出力を第二の所定時間保持する第二のモノ・マルチバイブレータ、６３はインバータ、６４は論理積回路で、第一のモノ・マルチバイブレータ６１以降論理積回路６４までの構成要素によって図１の発呼情報差分比較部６を構成する。
【００５５】
上記の如く、図７の構成と図２の構成は、第一のモノ・マルチバイブレータ６１が比較回路２３の出力を保持するかフリップ・フロップ２４の出力を保持するかと、第二のモノ・マルチバイブレータ６２が比較回路２３ａの出力を保持するかフリップ・フロップ２４ａの出力を保持するかが違うだけであって、動作は図２の構成と全く同じである。従って、図７の構成についてはこれ以上の説明を省略する。
【００５６】
図８は、本発明の発呼情報処理装置の第二の構成である。
図８において、１は複数の加入者端末及び加入者線の状態をスキャンして得たスキャン・データの中から加入者端末の発呼情報を検出する発呼情報検出部、２は既に認識されている発呼情報と発呼情報検出部１が検出した最新の発呼情報との差分を検出する発呼情報差分検出部で、いずれもハードウェアによって機能を実現するものである。
【００５７】
３は発呼情報差分検出部２が検出した発呼情報の差分に対応して発呼情報を更新する発呼情報更新部で、ソフトウェアによって機能を実現するものである。この機能は図１１のフローチャートにて示した機能と同じである。
ここで、発呼情報検出部１と発呼情報差分検出部２及び発呼情報更新部３によって発呼検出装置を構成する。
【００５８】
４は発呼情報更新部３が認識した新たな発呼に対応して発呼制御を行なう発呼情報処理部である。
１ａは複数の加入者端末及び加入者線の状態をスキャンして得たスキャン・データの中から加入者端末の発呼情報を検出する発呼情報検出部、２ａは既に認識されている発呼情報と発呼情報検出部１が検出した最新の発呼情報との差分を検出する発呼情報差分検出部である。いずれもハードウェアによって機能を実現するもので、発呼情報検出部１ａは発呼情報検出部１と、発呼情報差分検出部２ａは発呼情報差分検出部２と同一のものである。
【００５９】
５は発呼情報差分検出部２ａが検出した発呼情報の差分に対応して発呼情報を更新する発呼情報更新部で、機能的には発呼情報更新部３と同じであるが、ハードウェアによって機能を実現するものである。
６は発呼情報差分検出部２の出力と発呼情報差分検出部２ａの出力とを比較して、両者に差分があった場合に特定の論理レベルの信号を出力する発呼情報差分比較部である。
【００６０】
７は発呼情報差分比較部６が出力するデッド・ロック検出信号を受けて発呼情報更新部３及び発呼情報処理部４をリセットする信号を生成するリセット信号生成部である。
即ち、図８の構成と図１の構成の違いは、リセット信号生成部７による発呼情報更新部３と発呼情報処理部４のリセットの有無にある。
【００６１】
そして、リセットする際には２つの発呼情報差分検出部の出力に差が生じたアドレスのみをリセットするのが好ましい。これは、図６に類似な制御によって行なうことができるので、リセット信号生成部７の構成については詳細な記載は省略する。
図９は、本発明の発呼情報処理装置の第三の構成である。
【００６２】
図９において、１は複数の加入者端末及び加入者線の状態をスキャンして得たスキャン・データの中から加入者端末の発呼情報を検出する発呼情報検出部、２は既に認識されている発呼情報と発呼情報検出部１が検出した最新の発呼情報との差分を検出する発呼情報差分検出部で、いずれもハードウェアによって機能を実現するものである。
【００６３】
３は発呼情報差分検出部２が検出した発呼情報の差分に対応して発呼情報を更新する発呼情報更新部で、ソフトウェアによって機能を実現するものである。この機能は図１１のフローチャートにて示した機能と同じである。
ここで、発呼情報検出部１と発呼情報差分検出部２及び発呼情報更新部３によって発呼検出装置を構成する。
【００６４】
４は発呼情報更新部３が認識した新たな発呼に対応して発呼制御を行なう発呼情報処理部である。
１ａは複数の加入者端末及び加入者線の状態をスキャンして得たスキャン・データの中から加入者端末の発呼情報を検出する発呼情報検出部、２ａは既に認識されている発呼情報と発呼情報検出部１が検出した最新の発呼情報との差分を検出する発呼情報差分検出部である。いずれもハードウェアによって機能を実現するもので、発呼情報検出部１ａは発呼情報検出部１と、発呼情報差分検出部２ａは発呼情報差分検出部２と同一のものである。
【００６５】
５は発呼情報差分検出部２ａが検出した発呼情報の差分に対応して発呼情報を更新する発呼情報更新部で、機能的には発呼情報更新部３と同じであるが、ハードウェアによって機能を実現するものである。
６は発呼情報差分検出部２の出力と発呼情報差分検出部２ａの出力とを比較して、両者に差分があった場合に特定の論理レベルの信号を出力する発呼情報差分比較部である。
【００６６】
７は発呼情報差分比較部６が出力するデッド・ロック検出信号を受けて発呼情報検出部１及び発呼情報差分検出部２をリセットする信号を出力するリセット信号生成部である。
即ち、図９の構成と図１の構成の違いは、リセット信号生成部７による発呼情報検出部１及び発呼情報差分検出部２のリセットの有無にある。
【００６７】
そして、リセットする際には２つの発呼情報差分検出部の出力に差が生じたアドレスのみをリセットするのが好ましい。これは、図６に類似な制御によって行なうことができるので、リセット信号生成部７の構成については詳細な記載は省略する。
尚、図８及び図９のいずれの構成に対しても図２及び図７の如き構成の変形を考え得る。
【００６８】
【発明の効果】
以上詳述した如く、本発明により、加入者線伝送システムにおける発呼情報処理装置に関し、ソフトウェアのデッド・ロックやハードウェアの誤動作を確実に検出し、加入者線伝送システムの品質を向上させることが可能な発呼情報処理装置を実現することができる。
【００６９】
即ち、第一の発明によれば、該第一の発呼情報更新部はソフトウェアで実現し、該第二の発呼情報更新部はハードウェアで構成しており、該第一の発呼情報検出部、該第一の発呼情報差分検出部、該第二の発呼情報検出部及び該第二の発呼情報差分検出部はハードウェアで構成しているので、該第二の発呼情報更新部はデッド・ロックすることはない。又、デッド・ロックと雑音による誤動作は完全に独立な事象であるため、該第一の発呼情報更新部がデッド・ロックと該第二の発呼情報更新部の誤動作が同時に生ずることはない。従って、該発呼情報差分比較部が検出する該第一の発呼情報差分検出部と該第二の発呼情報差分検出部の出力の差分によって該発呼検出装置のデッド・ロックを検出することができる。更に、該発呼情報差分比較部が出力する特定の論理レベルの信号によって該第一の発呼情報検出部、第一の発呼情報差分検出部のいずれかにおける雑音による誤動作を推定することができる。これらにより、発呼情報処理装置の動作信頼度を向上することが可能になる。
【００７０】
又、第二の発明によれば、第一の発明の発呼情報処理装置を構成する上記発呼情報差分比較部にリセット信号生成部を接続し、該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報更新部をリセットさせるので、該第一の発呼情報更新部をデッド・ロック状態から解放することができ、発呼情報処理装置の動作信頼度を向上することが可能になる。
【００７１】
又、第三の発明によれば、第一の発明の発呼情報処理装置を構成する上記発呼情報差分比較部にリセット信号生成部を接続し、該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報検出部と上記第一の発呼情報差分検出部の双方をリセットさせるので、該第一の発呼情報検出部又は該第一の発呼情報差分検出部が雑音によって誤動作しても、誤動作した時の状態を消滅させることができ、発呼情報処理装置の動作信頼度を向上することが可能になる。
【００７２】
又、第四の発明によれば、第一の発明の発呼情報処理装置を構成する上記発呼情報差分比較部にリセット信号生成部を接続し、該発呼情報差分比較部が特定の論理レベルの信号を出力した時に該リセット信号生成部に上記第一の発呼情報更新部をリセットさせると共に該リセット信号生成部に上記第一の発呼情報検出部と上記第一の発呼情報差分検出部の双方をリセットさせるので、該第一の発呼情報更新部をデッド・ロック状態から解放することができる上に、該第一の発呼情報検出部又は該第一の発呼情報差分検出部が雑音によって誤動作しても、誤動作した時の状態を消滅させることができる。これらによって、発呼情報処理装置の動作信頼度を向上することが可能になる。
【００７３】
更に、第五の発明によれば、第一の発明の発呼情報処理装置を構成する上記発呼情報差分比較部を、上記第一の発呼情報差分検出部の出力を第一の所定時間保持した信号と、上記第二の発呼情報差分検出部の出力を第二の所定時間保持した信号の論理レベルを反転した信号とを比較する構成とするので、該第一の発呼情報差分検出部の出力と該第二の発呼情報差分検出部の出力の速度に差があっても、該第一の発呼情報差分検出部と該第二の発呼情報差分検出部が異なるパターンで動作した時だけ該発呼情報差分比較部は特定の論理レベルの信号を出力する。具体的には、上記第一の発呼情報更新部がソフトウェアで動作して、上記第二の発呼情報更新部がハードウェアで動作して、該第一の発呼情報差分検出部の出力と該第二の発呼情報差分検出部の出力の速度に差があっても、該第一の発呼情報差分検出部と該第二の発呼情報差分検出部が異なるパターンで動作した時だけ該発呼情報差分比較部は特定の論理レベルの信号を出力するので、上記発呼検出装置におけるデッド・ロック又は誤動作を正確に認識することができる。これによって発呼情報処理装置の動作信頼度を向上させることができる。
【図面の簡単な説明】
【図１】  本発明の発呼情報処理装置の第一の構成。
【図２】  図１の構成の詳細を示す図（その１）。
【図３】  発呼情報差分比較部の真理値表。
【図４】  発呼情報差分比較部の動作を説明するタイムチャート。
【図５】  単純な比較をした場合の発呼情報差分比較部の出力。
【図６】  タイミング生成回路の動作を示すタイムチャート。
【図７】  図１の構成の詳細を示す図（その２）。
【図８】  本発明の発呼情報処理装置の第二の構成。
【図９】  本発明の発呼情報処理装置の第三の構成。
【図１０】  従来の発呼情報処理装置の構成。
【図１１】  発呼情報更新部の動作を示すフローチャート。
【符号の説明】
１  発呼情報検出部
１ａ  発呼情報検出部
２  発呼情報差分検出部
２ａ  発呼情報差分検出部
３  発呼情報更新部
４  発呼情報処理部
５  発呼情報更新部
６  発呼情報差分比較部
７  リセット信号生成部
１１  第一のデュアル・ポート・ランダム・アクセス・メモリ
１１ａ  第三のデュアル・ポート・ランダム・アクセス・メモリ
２１  アドレス生成カウンタ
２１ａ  アドレス生成カウンタ
２２  第二のデュアル・ポート・ランダム・アクセス・メモリ
２２ａ  第四のデュアル・ポート・ランダム・アクセス・メモリ
２３  比較回路
２３ａ  比較回路
２４  フリップ・フロップ
２４ａ  フリップ・フロップ
２５  発呼データ・レジスタ
２５ａ  発呼データ・レジスタ
２６  発呼アドレス・レジスタ
２６ａ  発呼アドレス・レジスタ
５１  タイミング生成回路
６１  第一のモノ・マルチバイブレータ
６２  第二のモノ・マルチバイブレータ
６３  インバータ
６４  論理積回路
【図１】
0004608143.tif 000002
【図２】
0004608143.tif 000003
【図３】
0004608143.tif 000004
【図４】
0004608143.tif 000005
【図５】
0004608143.tif 000006
【図６】
0004608143.tif 000007
【図７】
0004608143.tif 000008
【図８】
0004608143.tif 000009
【図９】
0004608143.tif 000010
【図１０】
0004608143.tif 000011
【図１１】
0004608143.tif 000012