(57)【特許請求の範囲】
【請求項１】
磁気浮上型の真空ポンプにおいて、
制御装置は、
磁気軸受の制御を行う第１プロセッサーおよび第１周辺回路と、
磁気軸受の制御を除く他の制御を行う第２プロセッサーとを備え、
前記第２プロセッサーは、第１プロセッサーおよび第１周辺回路から信号を受けて、第１プロセッサーの暴走および第１周辺回路の誤動作による磁気軸受の制御不良を監視し、磁気軸受の制御不良検出時に第１プロセッサーをリセットし、磁気軸受の制御不良からの復帰動作を行うことを特徴とする真空ポンプ。
【請求項２】
前記第２プロセッサーは、第１プロセッサーをリセットした後、第１プロセッサーのプログラム実行メモリに書き込まれているプログラムを照合し、プログラムが正しく書き込まれていることを確認した後、第１プロセッサーに磁気軸受の制御を再開させることを特徴とする、請求項１に記載の真空ポンプ。
【請求項３】
前記第２プロセッサーは、
前記第１プロセッサーおよび第１周辺回路への電源供給を遮断する第１の電源遮断回路を有し、
前記第１プロセッサーにリセット信号を送ると共に、第１の電源遮断回路に電源遮断信号を送って電源を遮断し、所定時間後に再投入することにより第１プロセッサーをリセットすることを特徴とする、請求項１又は２に記載の真空ポンプ。
【請求項４】
前記第２プロセッサーは、警報発報動作、通信制御、モータ制御の少なくともいずれかの制御を行い、
前記第１プロセッサーは、第２プロセッサーおよび第２プロセッサーが制御する第２周辺回路から信号を受けて、
第２プロセッサーの暴走および、前記制御の制御不良を監視し、制御不良検出時に第２プロセッサーをリセットし、制御不良からの復帰動作を行うことを特徴とする、請求項１から請求項３の何れか一つに記載の真空ポンプ。
【請求項５】
前記第１プロセッサーは、
第２プロセッサーおよび第２プロセッサーが制御する第２周辺回路への電源供給を遮断する第２の電源遮断回路を有し、
前記第２プロセッサーにリセット信号を送ると共に、第２の電源遮断回路に電源遮断信号を送って電源を遮断し、所定時間後に再投入することにより第２プロセッサーをリセットすることを特徴とする、請求項１から請求項４の何れか一つに記載の真空ポンプ。
【請求項６】
第１プロセッサーおよび第２プロセッサーのいずれか一方のプロセッサーのコア電圧は他方のプロセッサーのコア電圧よりも高いことを特徴とする、請求項１から請求項５の何れか一つに記載の真空ポンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣブラシレスモータ、及びＤＣブラシレスモータによる回転翼を回転させる回転真空ポンプに関する。
【背景技術】
【０００２】
回転真空ポンプは、タービン翼等の回転機構によって真空容器内等を吸引して真空状態を形成するポンプで、ターボ分子ポンプ等がこれに属する。回転真空ポンプは、例えば固定翼と回転翼とを有するポンプユニットを備え、ＤＣブラシレスモータモータの駆動によって回転翼を固定翼に対して回転させ、真空容器内を吸引・排気している。
【０００３】
半導体製造装置等、潤滑油を嫌う環境では、ロータを非接触で支持する磁気浮上型の磁気軸受の採用が進んでいる。一方で半導体製造装置等、外来ノイズの厳しい環境では、制御装置内の磁気軸受制御用プロセッサーの暴走等の誤動作を完全に防ぐことが難しい。
【０００４】
プロセッサーの暴走や誤動作等によって磁気軸受の制御に不良が発生した場合には、磁気軸受による非接触支持が停止し、高速で回転中のロータは保護ベアリングによって直接に保持される。高速回転するロータの保護ベアリングによる接触支持は、ロータやベアリングに対する損傷の要因となり、ポンプの故障につながることになる。
【０００５】
このように磁気軸受の制御不良により一旦保護ベアリングでの保持状態となった場合であっても、制御不良から復帰動作させることによって、比較的短時問に磁気浮上を再開できれば、保護ベアリングのダメージを減少させることができる。そのため、制御不良からの早期に復帰動作させることは重要である。
【０００６】
従来、ターボ分子ポンプ等の真空ポンプの制御装置は、プロセッサーによってプログラム制御されている。このプロセッサーに、仮にプロセッサーの暴走や誤動作を監視する機能を持たせたとしても、プロセッサーが暴走や誤動作した場合には、そのプロセッサー自体の動作が不安定であるため、監視機能やリセット機能が正常に動作する保証は無く、プロセッサーの暴走や誤動作等による制御不良を防ぐことは困難である。
【０００７】
そこで、プロセッサー内蔵ないしは外付けのウォッチドッグ(暴走監視)タイマーを用いてプロセッサーの暴走を検出し、プロセッサーの単純なリセット動作により復帰動作を行うことが考えられる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記した制御不良の防止では、プロセッサーの誤動作を単にウォッチドッグ(暴走監視)タイマーによるリセット動作のみで防ぐものに過ぎないため、
(１)周辺回路の誤動作による制御不良を暴走として検出することができない。
(２)外来ノイズが継続的に印加され、プロセッサーを制御するメモリ上のプログラムが書き換わることによって暴走が起こるような場合では、リセット動作を行ってもプログラムはメモリ上に正しくロードされるものではないため、繰り返し暴走状態を起こす場合がある。また
、
(３）高電圧ノイズが印加された場合は、プロセッサーおよび周辺回路に搭載される素子がラッチアップされた状態になり、システム全体についてオペレータによる電源の再投入を行う必要があるという場合がある
等の問題がある。
【０００９】
そこで、本発明は上記課題を解決して、プロセッサーの他に周辺回路の誤動作による制御不良を検出することを目的とする。
【００１０】
また、外来ノイズ等によるプログラムの書き換わるによる制御不良を解消することを目的とする。
【００１１】
また、ラッチアップされた状態であっても、オペレータを介することなく、電源の再投入を可能とすることを目的とする。
【課題を解決するための手段】
【００１２】
本発明の真空ポンプは、磁気軸受の制御を行う第１プロセッサーおよびその周辺回路と、磁気軸受の制御以外を行う第２プロセッサーを備えた構成とし、第２プロセッサーに、第１プロセッサーの暴走および、磁気軸受の制御不良の監視する機能、第１プロセッサーをリセットする機能、第１プロセッサーのメモリ照合する機能等を持たせることによって、プロセッサーや周辺回路の誤動作による制御不良の検出を可能とし、また、外来ノイズ等によるプログラムの書き換わるによることによる制御不良を防ぐ。
【００１３】
また、第２プロセッサーによって、第１プロセッサーおよびその周辺回路への電源供給を遮断する電源遮断回路を備えることによって、リセット動作と共に電源の遮断および再投入を自動で行うことができる。
【００１４】
本発明の真空ポンプは磁気浮上型の真空ポンプであり、制御装置は、磁気軸受の制御を行う第１プロセッサーおよび第１周辺回路と、磁気軸受の制御を除く他の制御を行う第２プロセッサーとを備える。
【００１５】
この第２プロセッサーは、第１プロセッサーおよび第１周辺回路から信号を受けて、第１プロセッサーの暴走および第１周辺回路の誤動作による磁気軸受の制御不良を監視し、磁気軸受の制御不良検出時に第１プロセッサーをリセットし、磁気軸受の制御不良からの復帰動作を行う機能を備える。これによって、磁気軸受制御を行う第１のプロセッサーの暴走やその周辺回路の誤動作によって生じる制御不良を検出し、復帰することができる。
【００１６】
また、本発明の第２プロセッサーは、第１プロセッサーをリセットした後、第１プロセッサーのプログラム実行メモリに書き込まれているプログラムを照合し、プログラムが正しく書き込まれていることを確認した後、第１プロセッサーに磁気軸受の制御を再開させる。これによって、外来ノイズ等によって書き換えられたメモリ上のプログラムを修復し、プログラム欠陥による暴走を防ぐことができる。
【００１７】
また、本発明の第２プロセッサーは、第１プロセッサーおよび第１周辺回路への電源供給を遮断する第１の電源遮断回路を有し、第１プロセッサーにリセット信号を送ると共に、第１の電源遮断回路に電源遮断信号を送って電源を遮断し、所定時間後に再投入することにより第１プロセッサーをリセットする。これによって、第１プロセッサーもしくは第１周辺回路がラッチアップした場合にも、電源再投入によるリセットを行うことができる。
【００１８】
また、本発明の第２プロセッサーは、警報発報動作、通信制御、モータ制御の少なくともいずれかの制御を行う。第１プロセッサーは、第２プロセッサーおよび第２プロセッサーが制御する第２周辺回路が行う、磁気軸受制御以外の制御に伴う信号を受けて、第２プロセッサーの暴走および、制御の制御不良を監視し、制御不良検出時に第２プロセッサーをリセットし、制御不良からの復帰動作を行う。
【００１９】
これによれば、磁気軸受以外の制御において制御不良が発生した場合にも、第１プロセッサーが第２プロセッサーを監視することで、制御不良から復帰させることができる。
【００２０】
また、本発明の第１プロセッサーは、第２プロセッサーおよび第２プロセッサーが制御する第２周辺回路への電源供給を遮断する第２の電源遮断回路を有し、第２プロセッサーにリセット信号を送ると共に、第２の電源遮断回路に電源遮断信号を送って電源を遮断し、所定時間後に再投入することにより第２プロセッサーをリセットする。これによって、第２プロセッサーもしくは第２周辺回路がラッチアップした場合にも、電源再投入によるリセットを行うことができる。
【００２１】
さらに、第１プロセッサーおよび第２プロセッサーのいずれか一方のプロセッサーのコア電圧は他方のプロセッサーのコア電圧よりも高くすることで、プロセッサーの耐ノイズ性を高め、復帰動作を確実に行うことができる。
【発明の効果】
【００２２】
本発明によれば、プロセッサーの他に周辺回路の誤動作による制御不良を検出することができる。
【００２３】
また、外来ノイズ等によるプログラムの書き換わりによる制御不良を解消することができる。
【００２４】
また、ラッチアップされた状態であっても、オペレータを介することなく、電源の再投入を行うことができる。
【００２５】
また、本発明の態様において、真空ポンプが備える第２プロセッサーに、第１プロセッサーの暴走検出機能を持たせることによって、ウォッチドッグタイマ回路を用いることなく、同等の機能を実現することができる。
【００２６】
さらに、第２プロセッサーに、磁気軸受の制御不良の監視機能を持たせることによって、周辺回路の誤動作による磁気軸受の制御不良に対しても、第１プロセッサーをリセットし、復帰動作をさせることができる。
【００２７】
さらに、第２プロセッサーに、第１プロセッサーのメモリ照合機能を持たせることによって、リセット後にプログラムが正しくメモリ上にロードされていることを確認した後、第１プロセッサーを動作状態にすることができる。
【００２８】
また、本発明の態様において、真空ポンプが備える第１プロセッサーおよびその周辺回路への電源供給を遮断する回路および、第２プロセッサーにその制御機能を持たせることによって、ラッチアップが発生した場合に、電源再投入によるリセットが可能となる。
【００２９】
また、本発明の真空ポンプが備える第１プロセッサーに第２プロセッサーの暴走検出機能を持たせることでウォッチドッグタイマ回路を用いることなく、同等の機能を実現することができる。
【００３０】
また、第１プロセッサーに、第２プロセッサーおよびその周辺回路への電源供給を遮断する回路および制御機能を持たせることによって、ラッチアップが発生した場合に、電源再投入によるリセットが可能になる。
【００３１】
また、本発明の真空ポンプが備える第１プロセッサーおよび第２プロセッサーにおいて、少なくとも何れか一方のプロセッサーのコア電圧を高電圧とすることによって、真空ポンプが備えるプロセッサーの耐ノイズ性を高め、復帰動作を確実に行うことができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。以下では、真空ポンプとしてターボ分子ポンプを例として説明するが、磁気軸受による浮上制御を行う真空ポンプに共通して適用することができる。
【００３３】
ターボ分子ポンプは、ポンプ本体と制御装置より構成される。ポンプ本体は、タービン翼を形成したロータと、ロータとセットで排気機能を実現するステータ翼と、ロータを非接触で支持する磁気軸受装置と、ロータを高速で回転させるためのモータより構成される。  磁気軸受は、ロータの位置情報を取得するセンサと、ロータを所望の位置に維持するための電磁石より構成される。
【００３４】
なお、ターボ分子ポンプの構成はよく知られており、本発明はターボ分子ポンプの詳細な構成によらないため、ここでの詳細な説明は省略する。
【００３５】
はじめに、図１、２を用いて本発明の第１の形態について説明する。
【００３６】
図１に示す第１の形態では、真空ポンプ１は、ターボ分子ポンプ本体１０と、このターボ分子ポンプ１０を制御する制御装置２０とを備える。ターボ分子ポンプ本体１０は、タービン翼を形成したロータと、ロータとセットで排気機能を実現するステータ翼と、ロータを非接触で支持する磁気軸受装置と、ロータを高速で回転させるためのモータを備え、磁気軸受装置は、ロータを浮上支持するための電磁石１２と、ロータの磁気浮上状態を検出するセンサ１１を備える。センサ１１としては、例えば、ラジアル方向の位置を検出するセンサやスラスト方向の位置を検出するセンサ等がある。なお、これらターボ分子ポンプ本体１０の構成は、通常知られた構成であるため、ここでの説明は省略する。
【００３７】
制御装置２０は、ターボ分子ポンプ本体１０のロータの回転駆動を制御する他、ロータの磁気浮上を制御する。なお、図１では、主に磁気軸受によるロータの磁気浮上を制御する構成について示し、ロータの回転駆動を制御する構成については通常のターボ分子ポンプが備える構成と同様とすることができるため、ここでの説明は省略している。
【００３８】
制御装置２０は、磁気軸受の制御を行う第１プロセッサー４０と、第１周辺回路３０と、磁気軸受の制御以外の処理を行う第２プロセッサー５０を備える。第１周辺回路３０は、ポンプ本体のセンサ１１からの信号を整形するセンサ回路３１と、電磁石１２への電流信号を増幅するドライブ回路３２とを備える。
【００３９】
第１プロセッサー４０は、センサ回路３１からセンサ１１で検出して得られたセンサ信号を入力し、このセンサ信号に基づいてロータを所定位置に制御するための磁気軸受制御信号をドライブ回路３２に送る。ドライブ回路３２は、第１プロセッサー４０から送られた磁気軸受制御信号に基づいて電磁石１２を駆動する。第１プロセッサー４０は、概略上記した構成によって磁気軸受の制御を行う。図１では、この磁気軸受の制御を破線で示している。
【００４０】
上記したように、第１プロセッサー４０は主に磁気軸受の制御を行うのに対して、第２プロセッサー５０は磁気軸受の制御以外の処理を行う。第２プロセッサー５０が行う制御としては、例えば、ロータの回転駆動を制御するモータ制御の他、警報発報や通信の制御等がある。
【００４１】
本発明は、この第２プロセッサー５０に第１プロセッサーを監視し、リセットして復帰させる機能を持たせる。
【００４２】
第２プロセッサー５０は、第１プロセッサー４０の暴走を監視するための信号（暴走監視信号Ａ）が入力することによって、第１プロセッサー４０の暴走を監視する。この暴走監視信号Ａとして、例えば第１プロセッサー４０が磁気軸受の制御処理の中で定期的にオンオフする出力信号を用いることができる。第２プロセッサー５０は、この暴走監視信号Ａを監視することによって暴走の有無を判断する。例えば、この定期的にオンオフする出力信号のオンオフ状態を監視し、一定期間以上オンまたはオフの状態が継続した場合に暴走と判断する。
【００４３】
また、第２プロセッサー５０は、磁気軸受の制御状態を監視するための信号Ｂを入力し、この磁気軸受制御状態監視信号Ｂに基づいて第１プロセッサーの暴走、あるいは、プロセッサーの暴走により生じる磁気軸受の制御不良を監視することもできる。この磁気軸受制御状態監視信号Ｂは、例えば、第１プロセッサー４０から、磁気軸受の制御状態を表すデータを通信や共有メモリの形で受信し、その内容を第１プロセッサー４０とは独立して判断することによって実現することができる。
【００４４】
また、第２プロセッサー５０は、さらに別の監視方法として、第１プロセッサー４０の周辺回路（第１周辺回路３０）であるセンサ回路３１やドライブ回路３２を直接に監視し、これらの回路から状態信号Ｃを入力し、これら周辺回路の動作状態から磁気軸受の制御状態を判断することも可能である。
【００４５】
第１プロセッサー４０は、第２プロセッサー５０からリセット信号を入力可能に接続されている。第２プロセッサー５０は、上記した信号Ａ，Ｂ，Ｃの少なくともいずれか１つに基づいて第１プロセッサー４０の暴走や制御不良を検出すると、第１プロセッサー４０に対してリセット信号を出力してリセットし、磁気浮上制御を初期化して復帰処理を試みる。
【００４６】
図２は、本発明の第１の形態の動作を説明するためのフローチャートであり、第２プロセッサーが行う動作を示している。図２のフローチャートにおいて、第２プロセッサー５０は、第１プロセッサー４０から暴走監視信号Ａあるいは磁気軸受制御状態監視信号Ｂを入力し（Ｓ１，Ｓ２）、この入力した信号に基づいて第１プロセッサー４０の暴走あるいは暴走による制御不良の有無を判定する（Ｓ４）。
【００４７】
また、第２プロセッサー５０は、第１周辺回路３０から磁気軸受制御の状態信号Ｃを入力し（Ｓ３）、この入力した信号に基づいて磁気軸受の制御不良の有無を判定する（Ｓ５）。
【００４８】
第２プロセッサー５０は、第１プロセッサー４０の暴走あるいは磁気軸受の制御不良を検出すると、第１プロセッサー４０にリセット信号を出力して第１プロセッサー４０をリセットし（Ｓ６）、磁気浮上制御を初期化する（Ｓ７）。
【００４９】
次に、図３、４を用いて本発明の第２の形態について説明する。本発明の第２の形態は、第１の形態において、第１プロセッサーが実行するプログラムにおいて、外部ノイズ等によって書き換えがされていないかを判定する機能を、第２プロセッサーに持たせるものである。
【００５０】
この第２の形態では、第２プロセッサー５０によって第１プロセッサー４０をリセットした後、プログラム実行メモリを照合し、正しいプログラムが書き込まれていることを確認してから、第１プロセッサー４０に磁気軸受の制御を再開させる。
【００５１】
図３に示す第２の形態は、図１に示した第１の形態において、第１プロセッサー４０が実行するプログラムを格納しておくＲＯＭ等で構成されるプログラム格納メモリ４１と、プログラム実行時にプログラム格納メモリ４１からプログラムを読み出して書き込みを行って第１プロセッサー４０で実行させる、ＲＡＭ等で構成されるプログラム実行メモリ４２を備える。第２の形態は、これらプログラム格納メモリ４１およびプログラム実行メモリ４２の構成を除いては第１の形態と同様であるため、第１の形態と共通する部分の構成についてはここでの説明を省略する。
【００５２】
第２プロセッサー５０は、プログラム格納メモリ４１およびプログラム実行メモリ４２からそれぞれプログラムを取り込んでプログラムの照合を行う。ここで、プログラム実行メモリ４２から取り込むプログラムは判定対象となるプログラムであり、プログラム格納メモリ４１のから取り込むプログラムは判定に用いる照合用プログラムである。第２プロセッサー５０は、照合用プログラムを用いてプログラム実行メモリ４２に書き込まれているプログラムが書き換わっていないかを判定する。
【００５３】
プログラム実行メモリ４２は不揮発性のＲＯＭが使用される場合もあるが、磁気軸受の制御に用いられるＤＳＰ等の高速なプロセッサーでは、揮発性のＲＡＭを使用することが好適である。電源投入やリセット直後に、不揮発性のプログラム格納メモリ４１からプログラム実行メモリ４２のＲＡＭ上にプログラムが転送された後、プログラムが実行される。
【００５４】
図４は、本発明の第２の形態の動作を説明するためのフローチャートであり、第２プロセッサーが行う動作を示している。また、図４のフローチャートは、図２のフローチャートのリセット後の動作について示している。
【００５５】
図４のフローチャートにおいて、プログラム格納メモリ４１からプログラムを読み出してプログラム実行メモリ４２に書き込む（Ｓ１１）。第２プロセッサー５０は、プログラム実行メモリ４２に書き込まれたプログラムを読み込むと共に（Ｓ１２）、プログラム格納メモリ４１に格納されるプログラムを照合用プログラムとして読み出す（Ｓ１３）。第２プロセッサー５０は、プログラム実行メモリ４２から読み込したプログラムを、プログラム格納メモリ４１から読み出した照合用プログラムを用いて照合を行う（Ｓ１４）。
【００５６】
プログラムの照合の結果、プログラム実行メモリ４２に格納されるプログラムに書き換わりがある場合には（Ｓ１５）、第２プロセッサー５０は第１プロセッサー４０にリセット信号を送る（Ｓ１６）。第１プロセッサー４０は、第２プロセッサー５０から送られたリセット信号に基づいて再リセットを行う（Ｓ１７）。
【００５７】
この再リセットによりリセット結果が不良である場合（Ｓ１８）には、図２のＳ６に戻って再度第１プロセッサーのリセット処理から繰り返すか、オペレータによる操作によって復帰を行う（Ｓ１９）。
【００５８】
次に、図５を用いて本発明の第３の形態について説明する。本発明の第３の形態は、第２の形態において、照合用プログラムを別に用意した照合用プログラム格納メモリ５１に格納するものである。第２プロセッサー５０は、プログラム実行メモリ４２に格納されるプログラムが正常であるか否かを、照合用プログラム格納メモリ５１から読み込んだ照合用プログラムを用いて行うものである。
【００５９】
その他の構成については、図３、図４を用いて説明した第２の形態と同様であるため、ここでの説明は省略する。
【００６０】
次に、図６、図７を用いて本発明の第４の形態について説明する。本発明の第４の形態は、第２の形態において、第２プロセッサー５０側にプログラム格納メモリ５２を用意し、第２プロセッサー５０からプログラム実行メモリ４２にプログラムを転送し、第１プロセッサー４０はこの実行プログラムを用いて動作するものである。
【００６１】
また、第２プロセッサー５０は、プログラム実行メモリ４２に格納されるプログラムが正常であるか否かを、プログラム格納メモリ５２から読み出したプログラムを照合用プログラムとし、この照合用プログラムを用いてプログラム実行メモリ４２から転送したプログラムの照合を行う。
【００６２】
図７は、本発明の第４の形態の動作を説明するためのフローチャートであり、第２プロセッサーが行う動作を示している。また、図７のフローチャートは、図２のフローチャートのリセット後の動作について示している。
【００６３】
図７のフローチャートにおいて、第２プロセッサー５０は、プログラム格納メモリ５２からプログラムを読み出す（Ｓ２１）。読み出したプログラムをプログラム実行メモリに転送すると共に、転送結果を再度読み出す（Ｓ２２）。第２プロセッサー５０は、プログラム実行メモリ４２から読み込したプログラムを、プログラム格納メモリ５２から読み出した照合用プログラムを用いて照合する（Ｓ２３）。
【００６４】
プログラムの照合の結果、プログラム実行メモリ４２に格納されるプログラムに書き換わりがある場合には（Ｓ２４）、第２プロセッサー５０は第１プロセッサー４０にリセット信号を送る（Ｓ２５）。第１プロセッサー４０は、第２プロセッサー５０から送られたリセット信号に基づいて再リセットを行う（Ｓ２６）。
【００６５】
この再リセットによりリセット結果が不良である場合には（Ｓ２７）、図２のＳ６に戻って再度第１プロセッサーのリセット処理から繰り返すか、オペレータによる操作によって復帰を行う（Ｓ２８）。
【００６６】
その他の構成については、図３、図４を用いて説明した第２の形態と同様であるため、ここでの説明は省略する。
【００６７】
次に、図８、９を用いて本発明の第５の形態について説明する。本発明の第５の形態は、第１の形態において、第１プロセッサーおよびその周辺回路への電源供給も遮断し、第１プロセッサーおよび第１周辺回路を初期化する機能を、第２プロセッサーに持たせるものである。
【００６８】
この第５の形態では、第２プロセッサー５０によって第１プロセッサー４０の暴走や制御不良が検出された場合には、第１プロセッサー４０および第１周辺回路３０への電力供給を遮断することによって初期化を行う。
【００６９】
図８に示す第５の形態は、図１に示した第１の形態において、第１プロセッサー４０および第１周辺回路３０への電力供給を遮断する電源遮断回路６０を備える。第５の形態は、この電源遮断回路６０の構成を除いては第１の形態と同様であるため、第１の形態と共通する部分の構成についてはここでの説明を省略する。
【００７０】
第２プロセッサー５０は、第１プロセッサー４０に対してリセット信号を印加することに加えて、電源遮断回路６０に制御信号を出力する。
【００７１】
第２プロセッサー５０は、第１プロセッサー４０の暴走、あるいは磁気軸受の制御不良状態を検出すると、第１プロセッサー４０に対してリセット信号を出力すると共に、電源遮断回路６０に対して遮断指示を出力し、第１プロセッサー４０および第１周辺回路３０への電力供給を遮断する。
【００７２】
この電源遮断をして一定時間が経過した後、電源遮断指示、リセット信号の順で解除を行うことで、第１プロセッサー４０および第１周辺回路３０を初期化する。電源遮断を行うことによって、第１プロセッサー４０や第１周辺回路３０に含まれる素子がラッチアップした場合であっても、確実な復帰処理が期待できる。
【００７３】
図９は、本発明の第５の形態の動作を説明するためのフローチャートであり、第２プロセッサーの動作を説明するものである。図９のフローチャートにおいて、第２プロセッサー５０は、第１プロセッサー４０から暴走監視信号Ａや磁気軸受制御状態監視信号Ｂを、第１周辺回路３０から磁気軸受の状態信号Ｃを入力して（Ｓ３１）、暴走あるいは制御不良を検出する（Ｓ３２）。
【００７４】
第１プロセッサー４０の暴走や制御不良を検出した場合には、第２プロセッサー５０は第１プロセッサー４０にリセット信号を出力すると共に（Ｓ３３）、電源遮断回路６０に電源遮断信号を出力する（Ｓ３４）。
【００７５】
電源遮断回路６０は、電源遮断信号を受けて、第１プロセッサー４０および第１周辺回路３０の電力供給を遮断する（Ｓ３５）。第２プロセッサー５０は、電源遮断信号を出力して電力供給を遮断させた後、一定時間の経過を待つ（Ｓ３６）。一定時間が経過した後、第２プロセッサー５０は初期化処理を行う。
【００７６】
初期化処理では、電源遮断指示を解除した後（Ｓ３７）、リセット処理を解除する（Ｓ３８）。その後、第１プロセッサー４０にプログラムをダウンロードする（Ｓ３９）。
【００７７】
次に、図１０、１１を用いて本発明の第６の形態について説明する。本発明の第６の形態は、第２の形態において、第２プロセッサーの暴走および第２プロセッサーが制御する第２周辺回路の制御不良を監視する機能を、第１プロセッサーに持たせるものである。
【００７８】
この第６の形態では、第１プロセッサー４０によって第２プロセッサー５０の暴走や第２周辺回路７０の制御不良を検出された場合は、第２プロセッサー５０をリセットする。
【００７９】
図１０に示す第６の形態は、図３に示した第２の形態において、第２プロセッサー５０が制御する第２周辺回路７０を備える。第２周辺回路７０は、例えば、通信回路８０，警報発報回路９０，モータ制御回路１００等を備え、第２プロセッサー５０によって制御が行われる。
【００８０】
第６の形態では、第１プロセッサー４０に、第２プロセッサー５０を監視しリセットして復帰させる機能を持たせる。
【００８１】
第１プロセッサー４０は、第２プロセッサー５０の暴走を監視するための信号（暴走監視信号ａ）が入力することによって、第２プロセッサー５０の暴走を監視する。この暴走監視信号ａとして、例えば第２プロセッサー５０が、第２周辺回路７０の制御処理の中で定期的にオンオフする出力信号を用いることができる。第１プロセッサー４０は、この暴走監視信号ａを監視することによって暴走の有無を判断する。例えば、この定期的にオンオフする出力信号のオンオフ状態を監視し、一定期間以上オンまたはオフの状態が継続した場合に暴走と判断する。
【００８２】
また、第１プロセッサー４０は、第２プロセッサー５０による制御状態を監視するための信号ｂを入力し、この制御状態監視信号ｂに基づいて第２プロセッサー５０の暴走、あるいは、プロセッサーの暴走による生じる制御不良を監視することもできる。この制御状態監視信号ｂは、例えば、第２プロセッサー５０から、制御状態を表すデータを通信や共有メモリの形で受信し、その内容を第２プロセッサー５０とは独立して判断することによって実現することができる。
【００８３】
また、第１プロセッサー４０は、第２プロセッサー５０の周辺回路（第２周辺回路７０）である通信回路８０，警報発報回路９０，モータ制御回路１００等を直接に監視し、これらの回路から状態信号ｃを入力し、これら第２周辺回路７０の動作状態から第２プロセッサー５０の状態を判断することも可能である。
【００８４】
第２プロセッサー５０は、第１プロセッサー４０からリセット信号を入力可能に接続されている。第１プロセッサー４０は、上記した信号ａ，ｂ，ｃの少なくともいずれか１つに基づいて第２プロセッサー５０の暴走や制御不良を検出すると、第２プロセッサー５０に対してリセット信号を出力してリセットし、制御を初期化して復帰処理を試みる。
【００８５】
この第６の形態では、第２の態様と同様に、第２プロセッサー５０による第１プロセッサー４０の監視を行っており、第１プロセッサー４０と第２プロセッサー５０が相互に監視することにより、いずれかのプロセッサーの異常時にも復帰が可能となり、信頼性を向上できる。
【００８６】
図１１は、本発明の第６の形態の動作を説明するためのフローチャートであり、第１プロセッサーおよび第２プロセッサーが行う動作を示している。
【００８７】
図１１のフローチャートにおいて、第２プロセッサー５０は、第１プロセッサー４０から暴走監視信号Ａあるいは磁気軸受制御状態監視信号Ｂを入力し、また、第１周辺回路３０から磁気軸受制御の状態信号Ｃを入力し（Ｓ４１）、この入力した信号に基づいて第１プロセッサー４０の暴走あるいは暴走による制御不良の有無、磁気軸受の制御不良の有無を判定する（Ｓ４２）。
【００８８】
第２プロセッサー５０は、第１プロセッサー４０の暴走あるいは磁気軸受の制御不良を検出すると、第１プロセッサー４０にリセット信号を出力して第１プロセッサー４０をリセットし（Ｓ４３）、磁気浮上制御を初期化する（Ｓ４４）。
【００８９】
また、第１プロセッサー４０は、第２プロセッサー５０から暴走監視信号ａあるいは状態信号ｂを入力し、また、第２周辺回路７０から状態信号ｃを入力し（Ｓ４５）、この入力した信号に基づいて第２プロセッサー５０の暴走あるいは暴走による制御不良の有無、磁気軸受の制御不良の有無を判定する（Ｓ４６）。
【００９０】
第１プロセッサー４０は、第２プロセッサー５０の暴走あるいは磁気軸受の制御不良を検出すると、第２プロセッサー５０にリセット信号を出力して第２プロセッサー５０をリセットし（Ｓ４７）、磁気浮上制御を初期化する（Ｓ４８）。
【００９１】
次に、図１２、１３を用いて本発明の第７の形態について説明する。本発明の第６の形態は、第５の形態において、第２プロセッサーおよびその周辺回路（第２周辺回路）への電源供給も遮断し、第２プロセッサーおよび第２周辺回路を初期化する機能を、第１プロセッサーに持たせるものである。
【００９２】
この第７の形態では、第１プロセッサー４０によって第２プロセッサー５０の暴走や制御不良が検出された場合には、第２プロセッサー５０および第２周辺回路７０への電力供給を遮断することによって初期化を行う。
【００９３】
図１２に示す第７の形態は、図１０に示した第５の形態において、第２プロセッサー５０および第２周辺回路７０への電力供給を遮断する電源遮断回路６１を備える。第６の形態は、この電源遮断回路６１の構成を除いては第５の形態と同様であるため、第５の形態と共通する部分の構成についてはここでの説明を省略する。
【００９４】
第１プロセッサー４０は、第２プロセッサー５０に対してリセット信号を印加することに加えて、電源遮断回路６１に制御信号を出力する。
【００９５】
第１プロセッサー４０は、第２プロセッサー５０の暴走、あるいは制御不良状態を検出すると、第２プロセッサー５０に対してリセット信号を出力すると共に、電源遮断回路６１に対して遮断指示を出力し、第２プロセッサー５０および第２周辺回路７０への電力供給を遮断する。
【００９６】
この電源遮断をして一定時間が経過した後、電源遮断指示、リセット信号の順で解除を行うことで、第２プロセッサー５０および第２周辺回路７０を初期化する。電源遮断を行うことによって、第２プロセッサー５０や第２周辺回路７０に含まれる素子がラッチアップした場合であっても、確実な復帰処理が期待できる。
【００９７】
図１３は、本発明の第７の形態の動作を説明するためのフローチャートであり、第２プロセッサーおよび第１プロセッサーの動作を説明するものである。図１３のフローチャートにおいて、Ｓ５１〜Ｓ５９は第２プロセッサーの動作を示し、Ｓ６１〜Ｓ６９は第１プロセッサーの動作を示している。
【００９８】
第２プロセッサー５０は、第１プロセッサー４０から暴走監視信号Ａや磁気軸受制御状態監視信号Ｂを、第１周辺回路３０から磁気軸受の状態信号Ｃを入力して（Ｓ５１）、暴走あるいは制御不良を検出する（Ｓ５２）。
【００９９】
第１プロセッサー４０の暴走や制御不良を検出した場合には、第２プロセッサー５０は第１プロセッサー４０にリセット信号を出力すると共に（Ｓ５３）、電源遮断回路６０に電源遮断信号を出力する（Ｓ５４）。
【０１００】
電源遮断回路６０は、電源遮断信号を受けて、第１プロセッサー４０および第１周辺回路３０の電力供給を遮断する（Ｓ５５）。第２プロセッサー５０は、電源遮断信号を出力して電力供給を遮断させた後、一定時間の経過を待つ（Ｓ５６）。一定時間が経過した後、第２プロセッサー５０は初期化処理を行う。
【０１０１】
初期化処理では、電源遮断指示を解除した後（Ｓ５７）、リセット処理を解除する（Ｓ５８）。その後、第１プロセッサー４０にプログラムをダウンロードする（Ｓ５９）。
【０１０２】
また、第１プロセッサー４０は、第２プロセッサー５０から暴走監視信号ａや制御状態監視信号ｂを、第２周辺回路７０から状態信号ｃを入力して（Ｓ６１）、暴走あるいは制御不良を検出する（Ｓ６２）。
【０１０３】
第２プロセッサー５０の暴走や制御不良を検出した場合には、第１プロセッサー４０は第２プロセッサー５０にリセット信号を出力すると共に（Ｓ６３）、電源遮断回路６１に電源遮断信号を出力する（Ｓ６４）。
【０１０４】
電源遮断回路６１は、電源遮断信号を受けて、第２プロセッサー５０および第２周辺回路７０の電力供給を遮断する（Ｓ６５）。第１プロセッサー４０は、電源遮断信号を出力して電力供給を遮断させた後、一定時間の経過を待つ（Ｓ６６）。一定時間が経過した後、第１プロセッサー５０は初期化処理を行う。
【０１０５】
初期化処理では、電源遮断指示を解除した後（Ｓ６７）、リセット処理を解除する（Ｓ６８）。その後、第２プロセッサー５０にプログラムをダウンロードする（Ｓ６９）。
【０１０６】
また、一般的には処理速度の高いプロセッサー程コア電圧が低い傾向があるが、外来ノイズに対する耐性はコア電圧が高い方が良いため、第１プロセッサーおよび第２プロセッサーのいずれかのコア電圧を他方よりも高くすることにより、強い外来ノイズが印加された場合にも、コア電圧の高い方のプロセッサーは誤動作せず、他方のプロセッサーが異常をきたした場合にも確実に復帰でき信頼性を向上することが出来る。
【０１０７】
本発明の各実施形態によれば、第２プロセッサーに第１プロセッサーのリセット機能を持たせることによって、第１プロセッサーに別途暴走監視回路を設ける必要がなくなり回路を削減でき、第１プロセッサー単体の暴走検出に加えて、周辺回路の誤動作による磁気浮上の制御不良時にも、第１プロセッサーをリセットすることによって、磁気軸受の復帰処理を行うことができる。
【０１０８】
また、上記効果に加えて、外乱等により磁気軸受の制御が発散してしまった場合にも、第１プロセッサーをリセットすることによって磁気軸受の復帰処理を行うことができる。
【０１０９】
また、本発明の実施形態によれば、第２プロセッサーに、第１プロセッサーの実行メモリの照合機能を持たせることで、第１プロセッサーのリセット動作の確実性をより高めることができる。また、第２プロセッサーに、第１プロセッサーおよびその周辺回路への電源遮断機能を持たせることで、ラッチアップのような通常のリセット処理では復帰しないような異常状態に陥った場合にも、第１プロセッサーおよびその周辺回路も含めて完全なリセット処理を行うことができ、これにより、リセットによる磁気軸受の復帰処理がより確実になる。
【０１１０】
また、本発明の実施形態によれば、第１プロセッサーおよび第２プロセッサーを相互に監視することにより、第２プロセッサーに別途暴走監視回路を設ける必要がなくなり回路を削滅でき、また、第２プロセッサー単体の暴走検出に加えて、周辺回路の誤動作による警報発報制御、通信制御、モータ制御等の不良時にも、第２プロセッサーをリセットすることによって、復帰処理を行うことができる。
【０１１１】
さらに、本発明の真空ポンプでは、磁気軸受の制御不良により一旦保護ベアリングでの保持状態となっても、制御不良からの復帰動作により、比較的短時問に磁気浮上を再開できれば、保護ベアリングのダメージを滅少させることができる。また、場合によってはそのまま運転を継続させることも可能である。
【０１１２】
従って、上記効果により、短時間で確実に磁気浮上制御の復帰処理を行うことができれば、ポンプ故障の低減やメンテナンス周期の延長を図ることができる。
【図面の簡単な説明】
【０１１３】
【図１】本発明の第１の形態を説明するための概略構成図である。
【図２】本発明の第１の形態の動作を説明するためのフローチャートである。
【図３】本発明の第２の形態を説明するための概略構成図である。
【図４】本発明の第２の形態の動作を説明するためのフローチャートである。
【図５】本発明の第３の形態を説明するための概略構成図である。
【図６】本発明の第４の形態を説明するための概略構成図である。
【図７】本発明の第４の形態の動作を説明するためのフローチャートである。
【図８】本発明の第５の形態を説明するための概略構成図である。
【図９】本発明の第５の形態の動作を説明するためのフローチャートである。
【図１０】本発明の第６の形態を説明するための概略構成図である。
【図１１】本発明の第６の形態の動作を説明するためのフローチャートである。
【図１２】本発明の第７の形態を説明するための概略構成図である。
【図１３】本発明の第７の形態の動作を説明するためのフローチャートである。
【符号の説明】
【０１１４】
１…真空ポンプ、２…ポンプ本体、１１…センサ、１２…電磁石、２０…制御装置、３０…第１周辺回路、３１…センサ回路、３２…ドライブ回路、４０…第１プロセッサー、４１…プログラム格納メモリ、４２…プログラム実行メモリ、５０…第２プロセッサー、５１…照合用プログラム格納メモリ、６０，６１…電源遮断回路、７０…第２周辺回路、８０…通信回路、９０…警報回路、１００…モータ制御回路。
【図１】
0004721055.tif 000002
【図２】
0004721055.tif 000003
【図３】
0004721055.tif 000004
【図４】
0004721055.tif 000005
【図５】
0004721055.tif 000006
【図６】
0004721055.tif 000007
【図７】
0004721055.tif 000008
【図８】
0004721055.tif 000009
【図９】
0004721055.tif 000010
【図１０】
0004721055.tif 000011
【図１１】
0004721055.tif 000012
【図１２】
0004721055.tif 000013
【図１３】
0004721055.tif 000014