(57)【特許請求の範囲】
【請求項１】
マイクロマシニング技術により作製したマイクロマシニング構造体を外部システムへ電気的に接続するための多層配線基板の製造方法において、
マイクロマシニング技術により基板上に多数の前記マイクロマシニング構造体を独立して作製し、
前記基板および前記マイクロマシニング構造体上に第１の犠牲層金属膜を積層した後に第１のレジストを用いたフォトリソ、エッチングによりこの第１のレジストおよび前記第１の犠牲層金属膜をパターニングし、さらに下部配線金属膜をスパッタリング成膜した後に前記第１のレジストと前記第１の犠牲層金属膜のパターニングされた空間以外の下部配線金属膜とを除去して、この空間内の下部配線金属膜を前記各マイクロマシニング構造体および前記第１の犠牲層金属膜に電気的に接続した下部配線として当該マイクロマシニング構造体毎に独立して作製し、
前記各下部配線に電気的に接続した前記第１の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各下部配線上に電気的に接続したポストを当該下部配線毎に独立して作製し、
前記第１の犠牲金属膜を除去した後に、スパッタリングにより前記下部配線上および前記ポストの周囲に層間絶縁膜を作製し、
第２の犠牲層金属膜を積層した後に第２のレジストを用いたフォトリソ、エッチングによりこの第２のレジストおよび前記第２の犠牲層金属膜をパターニングし、さらに上部配線金属膜をスパッタリング成膜した後に前記第２のレジストと前記第２の犠牲層金属膜のパターニングされた空間以外の上部配線金属膜とを除去して、この空間内の上部配線金属膜を前記各ポストに電気的に接続した上部配線および外部システムに接続されるパッドとして一体に且つ当該ポスト毎に独立して作製する
ことを特徴とする多層配線基板の製造方法。
【請求項２】
請求項１に記載の多層配線基板の製造方法において、前記基板との密着性を向上するための第１の密着性向上膜と、第１の拡散防止膜と、抵抗低減膜と、第２の拡散防止膜と、前記層間絶縁膜との密着性を向上するための第２の密着性向上膜とをこの順に組み合わせて積層した積層構造で前記下部配線を作製することを特徴とする多層配線基板の製造方法。
【請求項３】
請求項２に記載の多層配線基板の製造方法において、前記下部配線の第２の密着性向上膜との密着性よりも前記層間絶縁膜との密着性の方が低い金属材料を用いて前記ポストを作製した後、外部力を与えることにより前記ポスト上の前記層間絶縁膜を削除することを特徴とする多層配線基板の製造方法。
【請求項４】
請求項２に記載の多層配線基板の製造方法において、前記第１の密着性向上膜の材料としてＣｒを用い、前記第１の拡散防止膜の材料としてＰｔを用い、前記抵抗低減膜の材料としてＡｕを用い、前記第２の拡散防止膜の材料としてＰｔを用い、前記第２の密着性向上膜の材料としてＣｒを用いたことを特徴とする多層配線基板の製造方法。
【請求項５】
マイクロマシニング技術により作製したマイクロマシニング構造体を外部システムへ電気的に接続するための多層配線基板の製造方法において、
マイクロマシニング技術により基板上に多数の前記マイクロマシニング構造体を独立して作製し、
前記基板および前記マイクロマシニング構造体上に第１の犠牲層金属膜を積層した後に第１のレジストを用いたフォトリソ、エッチングによりこの第１のレジストおよび前記第１の犠牲層金属膜をパターニングし、さらに下部配線金属膜をスパッタリング成膜した後に前記第１のレジストと前記第１の犠牲層金属膜のパターニングされた空間以外の下部配線金属膜とを除去して、この空間内の下部配線金属膜を前記各マイクロマシニング構造体および前記第１の犠牲層金属膜に電気的に接続した下部配線として当該マイクロマシニング構造体毎に独立して作製し、
前記各下部配線に電気的に接続した前記第１の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各下部配線上に電気的に接続した第１のポストを当該下部配線毎に独立して作製し、
前記第１の犠牲金属膜を除去した後に、スパッタリングにより前記下部配線上および前記第１のポストの周囲に第１の層間絶縁膜を作製し、
第２の犠牲層金属膜を積層した後に第２のレジストを用いたフォトリソ、エッチングによりこの第２のレジストおよび前記第２の犠牲層金属膜をパターニングし、さらに中間配線金属膜をスパッタリング成膜した後に前記第２のレジストと前記第２の犠牲層金属膜のパターニングされた空間以外の中間配線金属膜とを除去して、この空間内の中間配線金属膜を前記第１のポストに電気的に接続した中間配線として当該第１のポスト毎に独立して作製し、
前記各中間配線に電気的に接続した前記第２の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各中間配線上に電気的に接続した第２のポストを当該中間配線毎に独立して作製し、
前記第２の犠牲金属膜を除去した後に、スパッタリングにより前記中間配線上および前記第２のポストの周囲に第２の層間絶縁膜を作製し、
第３の犠牲層金属膜を積層した後に第３のレジストを用いたフォトリソ、エッチングによりこの第３のレジストおよび前記第３の犠牲層金属膜をパターニングし、さらに上部配線金属膜をスパッタリング成膜した後に前記第３のレジストと前記第３の犠牲層金属膜のパターニングされた空間以外の上部配線金属膜とを除去して、この空間内の上部配線金属膜を前記第２のポストに電気的に接続した上部配線および外部システムに接続されるパッドとして一体に且つ当該第２のポスト毎に独立して作製する
ことを特徴とする多層配線基板の製造方法。
【請求項６】
マイクロマシニング技術により作製したマイクロマシニング構造体を外部システムへ電気的に接続するための多層配線基板の製造方法において、
前記基板上に第１の犠牲層金属膜を積層した後に第１のレジストを用いたフォトリソ、エッチングによりこの第１のレジストおよび前記第１の犠牲層金属膜をパターニングし、さらに下部配線金属膜をスパッタリング成膜した後に前記第１のレジストと前記第１の犠牲層金属膜のパターニングされた空間以外の下部配線金属膜とを除去して、この空間内の下部配線金属膜を前記第１の犠牲層金属膜に電気的に接続した多数の下部配線として独立して作製し、
前記各下部配線に電気的に接続した前記第１の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各下部配線上に電気的に接続したポストを当該下部配線毎に独立して作製し、
前記第１の犠牲金属膜を除去した後に、スパッタリングにより前記下部配線上および前記ポストの周囲に層間絶縁膜を作製し、
第２の犠牲層金属膜を積層した後に第２のレジストを用いたフォトリソ、エッチングによりこの第２のレジストおよび前記第２の犠牲層金属膜をパターニングし、さらに上部配線金属膜をスパッタリング成膜した後に前記第２のレジストと前記第２の犠牲層金属膜のパターニングされた空間以外の上部配線金属膜とを除去して、この空間内の上部配線金属膜を前記ポストに電気的に接続した上部配線および外部システムに接続されるパッドとして一体に且つ当該ポスト毎に独立して作製し、
フォトリソ、エッチング、めっきの低温工程のマイクロマシニング技術により前記各上部配線上に電気的に接続した前記マイクロマシニング構造体を当該上部配線毎に独立して作製する
ことを特徴とする多層配線基板の製造方法。
【請求項７】
請求項６に記載の多層配線基板の製造方法において、前記基板との密着性を向上するための第１の密着性向上膜と、第１の拡散防止膜と、抵抗低減膜と、第２の拡散防止膜と、前記層間絶縁膜との密着性を向上するための第２の密着性向上膜とをこの順に組み合わせて積層した積層構造で前記下部配線を作製し、前記下部配線の第２の密着性向上膜との密着性よりも前記層間絶縁膜との密着性の方が低い金属材料を用いて前記ポストを作製した後、外部力を与えることにより前記ポスト上の前記層間絶縁膜を削除することを特徴とする多層配線基板の製造方法。
【請求項８】
請求項７に記載の多層配線基板の製造方法において、前記第１の密着性向上膜の材料としてＴｉを用い、前記第１の拡散防止膜の材料としてＰｔを用い、前記抵抗低減膜の材料としてＡｕを用い、前記第２の拡散防止膜の材料としてＰｔを用い、前記第２の密着性向上膜の材料としてＴｉを用いたことを特徴とする多層配線基板の製造方法。
【請求項９】
マイクロマシニング技術により作製したマイクロマシニング構造体を外部システムへ電気的に接続するための多層配線基板の製造方法において、
前記基板上に第１の犠牲層金属膜を積層した後に第１のレジストを用いたフォトリソ、エッチングによりこの第１のレジストおよび前記第１の犠牲層金属膜をパターニングし、さらに下部配線金属膜をスパッタリング成膜した後に前記第１のレジストと前記第１の犠牲層金属膜のパターニングされた空間以外の下部配線金属膜とを除去して、この空間内の下部配線金属膜を前記第１の犠牲層金属膜に電気的に接続した多数の下部配線として独立して作製し、
前記各下部配線に電気的に接続した前記第１の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各下部配線上に電気的に接続した第１のポストを当該下部配線毎に独立して作製し、
前記第１の犠牲金属膜を除去した後に、スパッタリングにより前記下部配線上および前記第１のポストの周囲に層間絶縁膜を作製し、
第２の犠牲層金属膜を積層した後に第２のレジストを用いたフォトリソ、エッチングによりこの第２のレジストおよび前記第２の犠牲層金属膜をパターニングし、さらに中間配線金属膜をスパッタリング成膜した後に前記第２のレジストと前記第２の犠牲層金属膜のパターニングされた空間以外の中間配線金属膜とを除去して、この空間内の中間配線金属膜を前記第１のポストに電気的に接続した中間配線として当該第１のポスト毎に独立して作製し、
前記各中間配線に電気的に接続した前記第２の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各中間配線上に電気的に接続した第２のポストを当該中間配線毎に独立して作製し、
前記第２の犠牲金属膜を除去した後に、スパッタリングにより前記中間配線上および前記第２のポストの周囲に層間絶縁膜を作製し、
第３の犠牲層金属膜を積層した後に第３のレジストを用いたフォトリソ、エッチングによりこの第３のレジストおよび前記第３の犠牲層金属膜をパターニングし、さらに上部配線金属膜をスパッタリング成膜した後に前記第３のレジストと前記第３の犠牲層金属膜のパターニングされた空間以外の上部配線金属膜とを除去して、この空間内の上部配線金属膜を前記第２のポストに電気的に接続した上部配線および外部システムに接続されるパッドとして一体に且つ当該第２のポスト毎に独立して作製し、
フォトリソ、エッチング、めっきの低温工程のマイクロマシニング技術により前記各上部配線上に電気的に接続した前記マイクロマシニング構造体を当該上部配線毎に独立して作製する
ことを特徴とする多層配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板の製造方法に係り、特にマイクロマシニング技術により作製したマイクロマシニング構造体を外部システムへ電気的に接続するための多層配線基板の製造方法に好適なものである。
【背景技術】
【０００２】
マイクロマシニング技術によりマイクロマシニング構造体を作製すると共に、このマイクロマシニング構造体を外部システムへ電気的に接続する配線を基板上に作製することが行なわれている。
【０００３】
一方、従来の半導体素子が形成された基板の多層配線構造の製造方法としては、特開２００２−１１０７８４号公報（特許文献１）に記載されているものがある。この多層配線構造の製造方法は、トランジスタ等の半導体素子が形成された半導体基板を準備する工程と、基板上にトランジスタ等と接続されるように下層配線層を形成する工程と、下層配線層を覆うように層間絶縁膜を形成する工程と、下層配線層上の層間絶縁膜を貫通して下層配線層が露出するようにビアホールを形成する工程と、下層配線層と電気的に接続するようにビアホールにめっき金属層を埋め込んでビアコンタクトとするビアコンタクト形成工程と、ビアコンタクトと電気的に接続するように層間絶縁膜上に上層配線層を形成する工程とからなっている。この多層配線構造の製造方法において、下層配線層および上層配線層の材料としてCu等が用いられ、ビアコンタクトのめっき金属の材料としてCu、Al等が用いられている。
【０００４】
【特許文献１】特開２００２-１１０７８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
マイクロマシニング構造体を作製する基板では、マイクロマシニング構造体の高集積化、高密度化が望まれている。そして、マイクロマシニング構造体の高集積化、高密度化を達成するためには、マイクロマシニング構造体を独立して外部システムへ接続する配線がそれに対応する構成でなければならい。そのために多層配線基板を用いてマイクロマシニング構造体を作製することが考えられる。しかし、上述した特許文献１のような半導体素子を備える多層配線構造の製造方法を、マイクロマシニング技術を用いたマイクロマシニング構造体の多層配線基板の製造方法に単に適用しようとすると、次のような課題が発生する。
【０００６】
すなわち、様々な試薬を使用するマイクロマシニング技術（例えば、フォトリソ、エッチング等）によるマイクロマシニング構造体を基板に作製した後に、この基板を半導体製造ラインに持ち込んで多層配線の作製を行なうようにすると、マイクロマシニング構造体の基板の洗浄を十分に行っても試薬などによるコンタミネーション等の問題が生じる。そのため、マイクロマシニング専用の製造ラインでマイクロマシニング構造体および多層配線を作製することが必要となり、これらの作製が可能な多層配線基板の製造方法を確立しなければならなかった。
【０００７】
また、半導体製造ラインにおいて配線層を作製する場合には、配線材料である金属の種類がAl、Cu等に限られるために、当該マイクロマシニング構造体に必要な抵抗等の回路定数の仕様を満たすことができない場合があった。さらには、半導体素子の駆動電圧が一般に数十ｍＶ〜数Ｖのように低電圧であるのに対して、マイクロマシニング構造体の駆動においては数十Ｖ〜数百Ｖの高電圧を必要とする場合もあるため、この場合には配線材料が上記Al、Cu等ではエレクトロマイグレーション等による断線の可能性があった。
【０００８】
一方、多層配線基板の配線を作製した後にマイクロマシニング構造体を作製することが考えられる。この場合には、コンタミネーション等の問題が生じることなく半導体製造ラインでも配線の作製を行なうことができる。しかし、従来の一般的なマイクロマシニング技術を用いたマイクロマシニング構造体の製造工程では、成膜（スパッタリング、蒸着、ＣＶＤ（Chemical Vapor Deposition））、酸化等により多層配線基板が高温に曝されるため、配線の信頼性が低下するという問題が発生する。
【０００９】
本発明の目的は、高集積化、高密度化された多数のマイクロマシニング構造体を独立して外部システムへ電気的に接続することが可能な多層配線基板を簡単に作製できる多層配線基板の製造方法を得ることにある。
【００１０】
本発明の別の目的は、高集積化、高密度化された多数のマイクロマシニング構造体を独立して外部システムへ電気的に接続することが可能な多層配線基板を簡単に作製できると共に、配線の信頼性を確保しつつ多層配線基板の配線の作製を半導体製造ラインでも行なうことができる多層配線基板の製造方法を得ることにある。
【課題を解決するための手段】
【００１１】
前記目的を達成するために、マイクロマシニング技術により作製したマイクロマシニング構造体を外部システムへ電気的に接続するための多層配線基板の製造方法において、
マイクロマシニング技術により基板上に多数の前記マイクロマシニング構造体を独立して作製し、前記基板および前記マイクロマシニング構造体上に第１の犠牲層金属膜を積層した後に第１のレジストを用いたフォトリソ、エッチングによりこの第１のレジストおよび前記第１の犠牲層金属膜をパターニングし、さらに下部配線金属膜をスパッタリング成膜した後に前記第１のレジストと前記第１の犠牲層金属膜のパターニングされた空間以外の下部配線金属膜とを除去して、この空間内の下部配線金属膜を前記各マイクロマシニング構造体および前記第１の犠牲層金属膜に電気的に接続した下部配線として当該マイクロマシニング構造体毎に独立して作製し、前記各下部配線に電気的に接続した前記第１の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各下部配線上に電気的に接続したポストを当該下部配線毎に独立して作製し、前記第１の犠牲金属膜を除去した後に、スパッタリングにより前記下部配線上および前記ポストの周囲に層間絶縁膜を作製し、第２の犠牲層金属膜を積層した後に第２のレジストを用いたフォトリソ、エッチングによりこの第２のレジストおよび前記第２の犠牲層金属膜をパターニングし、さらに上部配線金属膜をスパッタリング成膜した後に前記第２のレジストと前記第２の犠牲層金属膜のパターニングされた空間以外の上部配線金属膜とを除去して、この空間内の上部配線金属膜を前記各ポストに電気的に接続した上部配線および外部システムに接続されるパッドとして一体に且つ当該ポスト毎に独立して作製するようにしたことにある。
【００１２】
係る本発明において、より好ましくは次の構成としたことにある。
（１）前記基板との密着性を向上するための第１の密着性向上膜と、第１の拡散防止膜と、抵抗低減膜と、第２の拡散防止膜と、前記層間絶縁膜との密着性を向上するための第２の密着性向上膜とをこの順に組み合わせて積層した積層構造で前記下部配線を作製すること。
（２）前記下部配線の第２の密着性向上膜との密着性よりも前記層間絶縁膜との密着性の方が低い金属材料を用いて前記ポストを作製した後、外部力を与えることにより前記ポスト上の前記層間絶縁膜を削除すること。
（３）前記第１の密着性向上膜の材料としてＣｒを用い、前記第１の拡散防止膜の材料としてＰｔを用い、前記抵抗低減膜の材料としてＡｕを用い、前記第２の拡散防止膜の材料としてＰｔを用い、前記第２の密着性向上膜の材料としてＣｒを用いたこと。
【００１５】
前記別の目的を達成するために、本発明は、マイクロマシニング技術により作製したマイクロマシニング構造体を外部システムへ電気的に接続するための多層配線基板の製造方法において、前記基板上に第１の犠牲層金属膜を積層した後に第１のレジストを用いたフォトリソ、エッチングによりこの第１のレジストおよび前記第１の犠牲層金属膜をパターニングし、さらに下部配線金属膜をスパッタリング成膜した後に前記第１のレジストと前記第１の犠牲層金属膜のパターニングされた空間以外の下部配線金属膜とを除去して、この空間内の下部配線金属膜を前記第１の犠牲層金属膜に電気的に接続した多数の下部配線として独立して作製し、前記各下部配線に電気的に接続した前記第１の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各下部配線上に電気的に接続したポストを当該下部配線毎に独立して作製し、前記第１の犠牲金属膜を除去した後に、スパッタリングにより前記下部配線上および前記ポストの周囲に層間絶縁膜を作製し、第２の犠牲層金属膜を積層した後に第２のレジストを用いたフォトリソ、エッチングによりこの第２のレジストおよび前記第２の犠牲層金属膜をパターニングし、さらに上部配線金属膜をスパッタリング成膜した後に前記第２のレジストと前記第２の犠牲層金属膜のパターニングされた空間以外の上部配線金属膜とを除去して、この空間内の上部配線金属膜を前記ポストに電気的に接続した上部配線および外部システムに接続されるパッドとして一体に且つ当該ポスト毎に独立して作製し、フォトリソ、エッチング、めっきの低温工程のマイクロマシニング技術により前記各上部配線上に電気的に接続した前記マイクロマシニング構造体を当該上部配線毎に独立して作製するようにしたことにある。
【００１６】
係る本発明において、より好ましくは次の構成としたことにある。
（１）前記基板との密着性を向上するための第１の密着性向上膜と、第１の拡散防止膜と、抵抗低減膜と、第２の拡散防止膜と、前記層間絶縁膜との密着性を向上するための第２の密着性向上膜とをこの順に組み合わせて積層した積層構造で前記下部配線を作製し、前記下部配線の第２の密着性向上膜との密着性よりも前記層間絶縁膜との密着性の方が低い金属材料を用いて前記ポストを作製した後、外部力を与えることにより前記ポスト上の前記層間絶縁膜を削除すること。
（２）前記第１の密着性向上膜の材料としてＴｉを用い、前記第１の拡散防止膜の材料としてＰｔを用い、前記抵抗低減膜の材料としてＡｕを用い、前記第２の拡散防止膜の材料としてＰｔを用い、前記第２の密着性向上膜の材料としてＴｉを用いたこと。
【発明の効果】
【００１８】
本発明の多層配線基板の製造方法によれば、高集積化、高密度化された多数のマイクロマシニング構造体を独立して外部システムへ電気的に接続することが可能な多層配線基板を簡単に作製できる。
【００１９】
また、本発明の多層配線基板の製造方法によれば、高集積化、高密度化された多数のマイクロマシニング構造体を独立して外部システムへ電気的に接続することが可能な多層配線基板を簡単に作製できると共に、配線の信頼性を確保しつつ多層配線基板の配線の作製を半導体製造ラインでも行なうことができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の複数の実施形態について図を用いて説明する。各実施形態の図における同一符号は同一物または相当物を示す。
【００２１】
まず、本発明の第１の実施形態を図１および図２を用いて説明する。図１は本発明の第１の実施形態における多層配線基板の各製造工程を示す断面図、図２は同実施形態における変形例の多層配線基板の最終工程図である。
【００２２】
多層配線基板１は、図１（ｇ）に示すように、シリコン基板１０、マイクロマシニング構造体１１、下部配線１４、ポスト１６、層間絶縁膜１７、上部配線１８およびパッド１９を備えて構成されている。マイクロマシニング構造体１１は、下部配線１４、ポスト１６および上部配線１８を介してパッド１９へと電気的に接続されており、パッド１９より外部システムへ電気的に接続される。層間絶縁膜１７は、下部配線１４と上部配線１８およびパッド１９とを絶縁し、これらが接触しないように設けられている。
【００２３】
本実施形態の多層配線基板の製造方法について、図１（ａ）〜（ｇ）に示す工程ごとに説明する。
【００２４】
図１（ａ）の工程において、マイクロマシニング技術を用いてシリコン基板１０上に成膜、フォトリソ、エッチング、めっきなどにより多数のマイクロマシニング構造体１１を高密度化、高集積化した状態に作製する。図示例では、シリコン基板１０に形成された凹部内に入り込むようにマイクロマシニング構造体１１が作製され、図示断面には、３つのマイクロマシニング構造体１１が独立して作製されている。
【００２５】
図１（ｂ）の工程において、シリコン基板１０およびマイクロマシニング構造体１１の上に犠牲層金属膜１２を積層し、レジスト１３を用いたフォトリソ、エッチングにより犠牲層金属膜１２をパターニングする。なお、犠牲層金属膜１２のパターニングされた空間には後述するように下部配線１４が積層されることになる。
【００２６】
図１（ｃ）の工程において、金属膜をスパッタリング成膜してレジスト１３を除去するリフトオフにより下部配線１４をマイクロマシニング構造体１１と電気的に接続されるように作製する。それぞれの下部配線１４は独立したマイクロマシニング構造体１１に対して独立して設けられ、後述する上部配線１８に対応する下方位置まで延びている。但し、独立したマイクロマシニング構造体１１に対して共通する下部配線１４が必要な部分には、そのように下部配線１４を設ける。
【００２７】
なお、犠牲層金属膜１２は後述する図１（ｅ）の工程における電気めっき用の給電膜として使用されるため、この工程では犠牲層金属膜１２を除去しない。また、下部配線１４は、シリコン基板１０との密着性を向上するための密着性向上膜、拡散防止膜、低抵抗膜、拡散防止膜、層間絶縁膜１７との密着性を向上するための密着性向上膜を積層した構造とすることで、シリコン基板１０−下部配線１４−層間絶縁膜１７の剥離を防止できるようになっている。
【００２８】
図１（ｄ）の工程において、レジスト１５を用いてフォトリソにより、下部配線１４と上部配線１８とを電気的に接続することになるポスト１６のためのパターンを作製する。レジスト１５のパターニングされた空間には後述するようにポスト１６がめっきされることになる。
【００２９】
図１（ｅ）の工程において、犠牲層金属膜１２を利用してレジスト１５のポストパターンの部分に電気めっきによりポスト１６を作製する。このように犠牲層金属膜１２を利用することにより、極めて簡単にポスト１６を作製することができる。それぞれのポスト１６は独立して設けられる。しかる後に、レジスト１５および犠牲層金属膜１２を除去する。ここで、ポスト１６の金属材料としては、下部配線１４の密着性向上膜との密着性より層間絶縁膜１７との密着性の方が低いものが用いられている。
【００３０】
図１（ｆ）の工程において、フォトリソによりマイクロマシニング構造体１１を保護して、層間絶縁膜１７をスパッタリング成膜により積層し、ポスト１６上の層間絶縁膜１７を除去する。このポスト１６上の層間絶縁膜１７の削除は、ポスト１６の金属材料として下部配線１４の密着性向上膜との密着性より層間絶縁膜１７との密着性の方が低いものが用いられているので、超音波などの外部力を与えることにより、容易に行なうことができる。なお、ポスト１６上の層間絶縁膜１７の削除を必要に応じてフォトリソ、エッチングで行なってもよい。
【００３１】
図１（ｇ）の工程において、上述した図１（ｂ）〜（ｃ）の工程と同様にして、上部配線１８およびパッド１９を作製する。ここで、上部配線１８はポスト１６上に電気的に接続されると共に、パッド１９は上部配線１８と一体に作製される。上部配線１８およびパッド１９は、マイクロマシニング構造体１１に対して下部配線１４およびポスト１６を介して接続することによって、高密度化、高集積化された多数のマイクロマシニング構造体１１であっても外部システムへの多数の独立した端子として互いに接触しないように引出すことができる。
【００３２】
本実施形態の多層配線基板の製造方法によれば、マイクロマシニング製造ラインにおいて、マイクロマシニング構造体１１および多層配線１４、１６、１８を作製することが可能であり、高集積化、高密度化された多数のマイクロマシニング構造体１１を独立して外部システムへ電気的に接続することができると共に、半導体製造ラインでの作製に限られるAl、Cuなど以外の適宜必要な配線材料を用いて配線を作製することができる。従って、当該マイクロマシニング構造体１１に必要な抵抗などの回路定数を満たすことができる材料とすることができると共に、当該マイクロマシニング構造体１１を駆動するのに必要な高電圧に耐える配線材料とすることができる。
【００３３】
また、上記したようにシリコン基板１０上に多層配線を作製した場合、これらの膜応力により反りが発生するおそれがあるため、多層配線を作製した面の反対側の面に配線および層間絶縁膜と同種材料もしくは同等の応力を持つ膜を積層することで反りの発生を低減することが好ましい。
【００３４】
さらには、図１（ｂ）〜（ｇ）の工程を繰り返すことで、図２に示すように複数層の多層配線基板を作製することが可能である。これによって、より一層のマイクロマシニング構造体１１の高密度化、高集積化を図ることができる。なお、その場合には中間の配線２１にはパッドを必要としない。
【００３５】
その複数層の多層配線基板の製造工程全体を述べると、次の通りである。マイクロマシニング技術により基板１０上に多数のマイクロマシニング構造体を作製し、第１の犠牲層金属膜を用いたリフトオフにより基板１０上のマイクロマシニング構造体１１上に電気的に接続して下部配線１４を作製し、第１の犠牲層金属膜を電気めっき給電膜として用いて電気めっきにより下部配線１４上に電気的に接続して第１のポスト１６Ａを作製し、スパッタリングにより下部配線１４上および第１のポスト１６Ａの周囲に第１の層間絶縁膜１７Ａを作製し、第２の犠牲層金属膜を用いたリフトオフにより第１のポスト１６Ａ上に電気的に接続した中間配線２１を作製し、第２の犠牲層金属膜を電気めっき給電膜として用いて電気めっきにより中間配線２１上に電気的に接続して第２のポスト１６Ｂを作製し、スパッタリングにより中間配線２１上および第２のポスト１６Ｂの周囲に第２の層間絶縁膜１７Ｂを作製し、第３の犠牲層金属膜を用いたリフトオフにより、第２のポスト１６Ｂ上に電気的に接続した上部配線１８と外部システムに接続されるパッド１９とを一体に作製する。
【００３６】
次に、本実施形態における一実施例である実施例１について、図１を参照しながら以下に説明する。
（実施例１）
図１（ａ）の工程において、シリコン基板１０を熱酸化によりSiO２を２μｍ積層して、フォトリソ、およびドライエッチングもしくはウェットエッチングにより、マイクロマシニング構造体１１を作製した。シリコン基板１０と配線１４との接触を防止するため、シリコン基板１０上に熱酸化もしくはＣＶＤ法により、SiO２等の絶縁膜（図示せず）を作製した。
【００３７】
図１（ｂ）の工程において、犠牲層金属膜１２として、スパッタリングにより、Alを０.８μｍ積層して、フォトリソにより、レジスト１３をパターニングして下部配線パターンを作製した。その後、リン酸７５％、酢酸１５％、硝酸５％、水５％を混合したエッチャントでAlを完全にエッチング除去して、犠牲層金属膜１２をパターニングした。
【００３８】
図１（ｃ）の工程において、金属膜をスパッタリング成膜した。金属膜の積層構造は、基板１０との密着性向上、積層配線構造の拡散防止、抵抗値の低減、層間絶縁膜（SiO２）１７との密着性向上を考慮して、基板との密着性向上膜としてＣrを０.０５μｍ、積層配線構造の拡散防止膜としてＰtを０.１μｍ、抵抗値の低減膜としてAuを０.３μｍ、抵抗値の低減膜および層間絶縁膜１７との密着性向上膜との拡散防止膜としてＰtを０.１μｍ、層間絶縁膜１７との密着性向上膜としてＣrを０.０５μｍ積層した構造とした。
【００３９】
その後、アセトンに浸漬して、超音波をかけることで、レジスト１３および下部配線パターン以外の金属膜を除去して、下部配線１４を作製した。ここで、犠牲層金属膜１２であるAl膜は、ポスト１６を作製するための電気めっき用の給電膜として使用するため、除去しない。シリコン基板１０のほぼ全面に給電膜が作製されているため、電圧降下が小さく、シリコン基板１０内の電流密度分布が均一となるため、電気めっきによるポスト１６の高さばらつきは非常に小さくすることが可能であり、ＣＭＰやポリッシング等の平坦化技術を必要としない。
【００４０】
図１（d）の工程において、下部配線１４のポスト１６を作製する部分およびシリコン基板１０外周部に電流を供給する部分をフォトリソにより、レジスト１５をパターニングした。マイクロマシニング構造体１１は凹凸が大きいため、レジスト１５には、厚膜レジストもしくはフィルムレジスト等を使用することで、ポスト１６のパターンを作製した。
【００４１】
図１（ｅ）の工程において、フォトリソでシリコン基板１０外周部にパターニングした給電部分に電流を供給して、電気Auめっきでポスト１６を作製した。ポスト１６の金属材料としては、層間絶縁膜（SiO２）１７と下部配線１４との密着性向上膜であるＣrより層間絶縁膜１７との密着性の低いAuを選択した。ポスト１６を作製した後、アセトンでレジスト１５を除去し、リン酸７５％、酢酸１５％、硝酸５％、水５％を混合したエッチャントで犠牲層金属膜１２のAl膜を完全にエッチング除去した。
【００４２】
図１（ｆ）の工程において、スパッタリングにより、層間絶縁膜１７としてSiO２を１μｍ積層した。その後、シリコン基板１０を水に浸漬して超音波をかけることでポスト１６上の層間絶縁膜２５を除去した。下部配線１４最表面に積層した密着性向上膜のＣr膜の層間絶縁膜（SiO２）１７との剥離エネルギーは、ポスト１６に用いたAuと比較して約４倍であるため、下部配線１４上に層間絶縁膜１７を作製することができた。ここで、ポスト１６を層間絶縁膜と密着性の高い金属材料とした場合、フォトリソ、エッチング（ドライエッチングもしくはウェットエッチング）により、層間絶縁膜を除去しても良い。
【００４３】
図１（ｇ）の工程において、図１（ｂ）〜（ｃ）の工程を適用して、上部配線２６およびパッド２７をスパッタリングでＣr０.０５μｍ、Au１μｍ積層して作製して、アセトンに浸漬してレジストおよび上部配線２６およびパッド２７以外の金属膜を除去した後、リン酸７５％、酢酸１５％、硝酸５％、水５％を混合したエッチャントでAl膜を完全にエッチング除去した。上記の方法で２層の多層配線基板を作製した。
【００４４】
次に、本発明の第２の実施形態について図３〜図６を用いて説明する。図３は本発明の第２の実施形態による多層配線基板の要部を一部透視して示す斜視図、図４は同実施形態の多層配線基板の製造工程図、図５は同実施形態の下部配線部分を模式的に示す斜視透視図、図６は同実施形態における多層配線基板の変形例を示す断面図である。
【００４５】
多層配線基板１は、図３に示すように、シリコン基板１０、マイクロマシニング構造体１１、下部配線１４、ポスト１６、層間絶縁膜１７、上部配線１８およびパッド１９を備えて構成されている。マイクロマシニング構造体１１は、上部配線１８を介してパッド１９へと電気的に接続されるものと、下部配線１４、ポスト１６および上部配線１８を介してパッド１９へと電気的に接続されるものとが存在し、パッド１９より外部システムへ電気的に接続される。
【００４６】
この第２の実施形態の多層配線基板の製造方法について、図４（ａ）〜（ｇ）に示す工程ごとに説明する。
【００４７】
図４（ａ）の工程において、シリコン基板１０と下部配線１４とを絶縁するため、絶縁膜１０ａを作製する。なお、図４（ｂ）〜（ｈ）では、図面を簡略するために絶縁膜１０ａの図示を省略する。
【００４８】
図４（ｂ）の工程において、犠牲層金属膜１２を積層して、レジスト１３を用いたフォトリソ、エッチングにより、犠牲層金属膜１２をパターニングする。なお、犠牲層金属膜１２のパターニングされた空間には後述するように下部配線１４が積層されることになる。
【００４９】
図４（ｃ）の工程において、金属膜をスパッタリング成膜して、リフトオフにより下部配線１４を作製する。それぞれの下部配線１４は独立したマイクロマシニング構造体１１に対して独立して設けられ、後述する上部配線１８に対応する下方位置まで延びている。但し、独立したマイクロマシニング構造体１１に対して共通する下部配線１４が必要な部分には、そのように下部配線１４を設ける。
【００５０】
なお、犠牲層金属膜１２は後述する図４（ｅ）の工程における電気めっき用の給電膜として使用するため、この工程では犠牲層金属膜１２を除去しない。また、下部配線１４の積層構造は、図５に模式的に示すように、シリコン基板１０（絶縁膜１０ａ）との密着性を向上するための密着性向上膜１４ａ、拡散防止膜１４ｂ、低抵抗膜１４ｃ、拡散防止膜１４ｄ、および層間絶縁膜との密着性を向上するための密着性向上膜１４ｅを組み合わせて積層した構造とすることにより、シリコン基板１０−下部配線１４−層間絶縁膜１７の剥離を防止できるようになっている。
【００５１】
図４（d）の工程において、レジスト１５を用いてフォトリソにより、下部配線１４上に下部配線１４と上部配線とを接続することになるポスト１６のためのパターンを作製する。レジスト１５のパターニングされた空間には後述するようにポスト１６がめっきされることになる。
【００５２】
図４（ｅ）の工程において、犠牲層金属膜１２を利用してレジスト１５のポストパターンの部分に電気めっきによりポスト１６を作製する。このように犠牲層金属膜１２を利用することにより、極めて簡単にポスト１６を作製することができる。それぞれのポスト１６は独立して設けられる。しかる後に、レジスト１５および犠牲層金属膜１２を除去する。ここで、ポスト１６の金属材料としては、下部配線１４の密着性向上膜１４ｅ（図５参照）との密着性よりも層間絶縁膜１７との密着性の方が低い金属材料を用いている。
【００５３】
図４（ｆ）の工程において、層間絶縁膜１７をスパッタリング成膜により積層し、ポスト１６上の層間絶縁膜１７を除去する。
【００５４】
図４（ｇ）の工程において、上述した図４（ｂ）〜（ｃ）の工程と同様にして、フォトリソ、エッチング、リフトオフおよび犠牲層金属膜の除去により、上部配線１８およびパッド１９を作製する。ここで、上部配線１８はポスト１６上に電気的に接続されると共に、パッド１９は上部配線１８と一体に作製される。
【００５５】
図４（ｈ）の工程において、多層配線作製後の基板上部にマイクロマシニング構造体１１を作製する。このマイクロマシニング構造体１１の作製は、低温の工程であるフォトリソ、エッチング、めっき等の製造方法で行なわれる。これによって、多層配線作製後に、その上部にマイクロマシニング構造体を作製しても、成膜（スパッタリング、蒸着、ＣＶＤ（Chemical Vapor Deposition））、酸化等のように基板が高温に曝されることがないため、多層配線に拡散が起こることを防止でき、抵抗等の回路定数への影響、断線等の発生を防止することができる。
【００５６】
本実施形態の多層配線基板の製造方法によれば、半導体製造ラインで多層配線を作製した後に、配線の信頼性を確保しつつマイクロマシニング製造ラインでマイクロマシニング構造体１１を製造することができる。
【００５７】
また、上記したようにシリコン基板１０上に多層配線を作製した場合、これらの膜応力により反りが発生するおそれがあるため、図７に示すように、多層配線を作製した面の反対側の面に配線および層間絶縁膜と同種材料もしくは同等の応力を持つ膜２０を積層することで反りの発生を低減することができる。
【００５８】
なお、図４（ｂ）〜（ｇ）の工程を繰り返すことで、図６に示すように２層以上の多層配線基板を作製することが可能である。これによって、より一層のマイクロマシニング構造体１１の高密度化、高集積化を図ることができる。その場合には中間の配線２１にはパッドを必要としない。図４（ｂ）〜（ｇ）の工程の繰り返しは、上述した図１（ｂ）〜（ｇ）の工程の繰り返しと同様であるので、重複する説明を省略する。
【００５９】
次に、この第２の実施形態における一実施例である実施例２について、図４を参照しながら以下に説明する。
（実施例２）
図４（ａ）の工程において、シリコン基板１０と下部配線１４とを絶縁するため、熱酸化により、SiO２を２μｍ積層した。
【００６０】
図４（ｂ）の工程において、犠牲層金属膜１２として、スパッタリングによりAlを１μｍ積層し、レジスト１３を用いたフォトリソにより下部配線パターンを作製した。その後、リン酸７５％、酢酸１５％、硝酸５％、水５％を混合したエッチャントでエッチングにより、犠牲層金属膜１２のAl膜をパターニングした。
【００６１】
図４（ｃ）の工程において、金属膜をスパッタリング成膜した。金属膜の積層構造は、基板１０との密着性向上、積層配線構造の拡散防止、抵抗値の低減、層間絶縁膜（SiO２）１７との密着性向上の考慮が必要であり、基板１０との密着性向上膜としてTiを０.０５μｍ、積層配線構造の拡散防止膜としてＰtを０.１μｍ、抵抗値の低減膜としてAuを０.５μｍ、抵抗値の低減膜および層間絶縁膜１７との密着性向上膜との拡散防止膜としてＰtを０.１μｍ、層間絶縁膜との密着性向上膜としてTiを０.０５μｍ積層した構造とした。
【００６２】
その後、アセトンに浸漬して超音波を用いたリフトオフで、レジスト１３および下部配線パターン以外の金属膜を除去して、下部配線１４を作製した。ここで、犠牲層金属膜１２のAl膜は、ポスト１６を作製するための電気めっき用の給電膜として使用するため、除去しない。シリコン基板１０のほぼ全面に給電膜が作製されているため、電圧降下が小さく、シリコン基板１０内の電流密度分布が均一となるため、電気めっきによるポスト１６の高さばらつきは非常に小さくすることが可能であり、ＣＭＰやポリッシング等の平坦化技術を必要としない。
【００６３】
図４（d）の工程において、レジスト１５を用いてフォトリソにより、下部配線１４上に下部配線１４と上部配線とを接続するポスト１６のパターンを作製した。
【００６４】
図４（ｅ）の工程において、レジスト１５のポストパターンの部分に電気めっきによりAuを２μｍを積層して、ポスト１６を作製した。ポスト１６の金属材料としては、層間絶縁膜（SiO２）１７と下部配線１４との密着性向上膜であるＣrより層間絶縁膜１７との密着性の低いAuを選択した。ポスト１６を作製した後、アセトンでレジスト１５を除去し、リン酸７５％、酢酸１５％、硝酸５％、水５％を混合したエッチャントで犠牲層金属膜１２のAl膜を除去した。
【００６５】
図４（ｆ）の工程において、層間絶縁膜１７としてスパッタリング成膜によりSiO２を３μｍ積層して、シリコン基板１０を水に浸漬して超音波をかけることでポスト１６上の層間絶縁膜１７を除去した。下部配線１４最表面に積層した密着性向上膜のTi膜の層間絶縁膜（SiO２）との剥離エネルギーは、ポスト１６に用いたAuと比較して約３倍であるため、下部配線１４上に層間絶縁膜１７を作製することができた。
【００６６】
図４（ｇ）の工程において、図４（ｂ）〜（ｃ）の工程を適用して、上部配線３８およびパッド３９をスパッタリングでTi０.０５μｍ、Au０.５μｍ積層して作製して、アセトンに浸漬してレジストおよび上部配線３８およびパッド３９以外の金属膜を除去した後、リン酸７５％、酢酸１５％、硝酸５％、水５％を混合したエッチャントでAl膜を完全にエッチング除去した。上記の方法で２層の多層配線基板を作製した。
【００６７】
図４（ｈ）の工程において、フォトリソ、エッチング、めっき等の低温工程によりマイクロマシニング構造体１１を上部配線１８上に作製した。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１の実施形態における多層配線基板の各製造工程を示す断面図である。
【図２】本発明の第１の実施形態における変形例の多層配線基板の最終工程図である。
【図３】本発明の第２の実施形態による多層配線基板の要部を一部透視して示す斜視図である。
【図４】本発明の第２の実施形態の多層配線基板の各製造工程を示す断面図である。
【図５】本発明の第２の実施形態の下部配線部分を模式的に示す斜視透視図である。
【図６】本発明の第２の実施形態における多層配線基板の変形例を示す断面図である。
【図７】本発明の第２の実施形態における多層配線基板のさらに別の変形例を示す断面図である。
【符号の説明】
【００６９】
１…多層配線基板、１０…シリコン基板、１０ａ…絶縁層、１１…マイクロマシニング構造体、１２…犠牲層金属膜、１３…レジスト、１４…下部配線、１５…レジスト、１６…ポスト、１６Ａ…第１のポスト、１６Ｂ…第２のポスト、１７…層間絶縁膜、１７Ａ…第１の層間絶縁膜、１７Ｂ…第２の層間絶縁膜、１８…上部配線、１９…パッド、２１…中間配線。
【図１】
0004713849.tif 000002
【図２】
0004713849.tif 000003
【図３】
0004713849.tif 000004
【図４】
0004713849.tif 000005
【図５】
0004713849.tif 000006
【図６】
0004713849.tif 000007
【図７】
0004713849.tif 000008