(57)【特許請求の範囲】
【請求項１】
トランスを含むインバータの制御回路であって、
前記トランスの２次側コイルの電流に応じた検出電圧が基準電圧に近づくようにデューティ比が帰還制御されるパルス信号を生成するパルス変調器と、
前記パルス変調器から出力されるパルス信号にもとづき、前記トランスの１次側コイルの電流をスイッチング制御する論理制御部と、
前記インバータの回路異常を検出し、所定の異常検出時間、回路異常が持続すると、前記インバータのスイッチング制御を停止する第１保護回路と、
前記インバータの出力電圧に応じた帰還電圧を所定のしきい値電圧と比較し、前記帰還電圧が前記しきい値電圧より低いときに短絡状態と判定し、所定レベルとなる比較信号を出力する第２保護回路と、
を備え、
前記パルス変調器は、前記第２保護回路からの前記比較信号が前記所定レベルとなったことを契機として前記基準電圧を低下させ、
前記第１保護回路は、前記第２保護回路からの前記比較信号が前記所定レベルとなったことを契機として、前記異常検出時間を短く設定することを特徴とする制御回路。
【請求項２】
前記第１保護回路は、
一端の電位が固定されたキャパシタと、
充電電流を生成し、前記キャパシタを充電する電流源と、
前記キャパシタに現れる電圧を前記異常検出時間に対応した電圧と比較する第１コンパレータと、
を含み、
前記第２保護回路は、前記帰還電圧が前記しきい値電圧より低いとき、前記充電電流を増加せしめることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記第２保護回路は、
前記しきい値電圧を生成する電圧源と、
前記帰還電圧を、前記電圧源により生成される前記しきい値電圧と比較する第２コンパレータと、
を含み、
前記電圧源は、本制御回路の起動開始後の起動期間、前記しきい値電圧を起動期間経過後の通常動作時よりも低く設定することを特徴とする請求項１または２に記載の制御回路。
【請求項４】
前記パルス変調器と、前記論理制御部と、前記第１、第２保護回路と、は、ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１または２に記載の制御回路。
【請求項５】
トランスと、
前記トランスの１次側コイルの電流をスイッチング制御する請求項１または２に記載の制御回路と、
前記トランスの２次側コイルの電流経路上に設けられ、前記２次側コイルに流れる電流を電圧に変換し、前記検出電圧として前記制御回路に帰還する電流電圧変換部と、
を備えることを特徴とするインバータ。
【請求項６】
蛍光ランプと、
出力電圧を、前記蛍光ランプに駆動電圧として供給する請求項５に記載のインバータと、
を備えることを特徴とする発光装置。
【請求項７】
前記蛍光ランプは、複数本が並列に接続されることを特徴とする請求項６に記載の発光装置。
【請求項８】
前記インバータは２つであって、前記蛍光ランプの両端にそれぞれ設けられ、互いに逆相となる駆動電圧を供給することを特徴とする請求項６に記載の発光装置。
【請求項９】
前記蛍光ランプは、冷陰極蛍光ランプであることを特徴とする請求項６に記載の発光装置。
【請求項１０】
前記蛍光ランプは、外部電極蛍光ランプであることを特徴とする請求項６に記載の発光装置。
【請求項１１】
液晶パネルと、
前記液晶パネルの背面に配置される複数の請求項６に記載の発光装置と、
を備えることを特徴とする液晶テレビ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、蛍光ランプなどに駆動電圧を供給するインバータに関する。
【背景技術】
【０００２】
近年、ブラウン管テレビに代えて、薄型、大型化が可能な液晶テレビの普及が進んでいる。液晶テレビは、映像が表示される液晶パネルの背面に、冷陰極蛍光ランプ（Ｃｏｌｄ  Ｃａｔｈｏｄｅ  Ｆｌｕｏｒｅｓｃｅｎｔ  Ｌａｍｐ、以下ＣＣＦＬという）や、外部電極蛍光ランプ（Ｅｘｔｅｒｎａｌ  Ｅｌｅｃｔｒｏｄｅ  Ｆｌｕｏｒｅｓｃｅｎｔ  Ｌａｍｐ、以下、ＥＥＦＬという）を複数本配置し、バックライトとして発光させている。【０００３】
ＣＣＦＬやＥＥＦＬなどの蛍光ランプの駆動には、たとえば１２Ｖ程度の直流電圧を昇圧して交流電圧として出力するインバータ（ＤＣ／ＡＣコンバータ）が用いられる。インバータは、ＣＣＦＬに流れる電流を電圧に変換して制御回路に帰還し、この帰還された電圧にもとづいてスイッチング素子のオンオフを制御している。たとえば、特許文献１には、こうしたインバータによる蛍光ランプの駆動技術が開示される。
【特許文献１】特開２００３−３２３９９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
１．  蛍光ランプなど負荷を高電圧で駆動する場合、過電流、過電圧、地絡、天絡などの回路異常に対する回路保護が重要な技術となる。こうした回路保護としては、回路異常が所定の期間、持続すると、インバータのスイッチング動作を停止する手法が一般的である。【０００５】
しかしながら、この手法では、回路異常が発生しても、所定の期間が経過する期間は、インバータが動作し続けるため、回路保護として不十分な場合があった。特に、蛍光ランプを並列に接続して駆動する場合、回路電流が非常に大きくなり、消費電力が数百Ｗ程度まで上昇するため、人体による地絡保護などをより確実に行う必要がある。【０００６】
２．  蛍光ランプの輝度を調節する調光を行うために、インバータの制御回路に調光機能を設ける場合がある。調光には、蛍光ランプおよびインバータを搭載する機器を設計するセットメーカによって設定されるものと、機器を使用するユーザがその機器を使用する際に設定する２種類がある。これらの調光の手法としては、蛍光ランプに流れる電流を制御するアナログ調光制御（電流調光制御）と、蛍光ランプの発光を間欠的に行うバースト調光制御などがある。【０００７】
インバータの制御回路は、上述の調光制御とともに、ランプの非点灯、過電圧、過電流などの回路異常を検出して、回路保護を実行する回路保護を同時に行っている。ここで、インバータに回路異常が発生している際に、セットメーカやユーザにより設定された調光レベルを保持しようとすると、回路動作に支障をきたす場合がある。たとえば、インバータが地絡したときに、調光レベルを一定にするようにインバータを駆動すると、地絡経路に電流が流れ続けるという問題が発生する。【０００８】
３．  ＥＥＦＬなどのランプは、リーケージインダクタンスとランプ自体の寄生容量の共振を利用して発光させるのが一般的であり、その共振周波数ｆｒは、インダクタンスＬとキャパシタンスＣを用いて、ｆｒ＝１／（２×π×√（ＬＣ））で与えられる。【０００９】
ここで、ランプの寄生容量は、放電開始前に比べて放電開始後の方が高くなる。したがって、ランプを含んで構成される共振回路の共振周波数は、ランプの点灯時と非点灯時で変化する。そこで、インバータの制御回路は、ランプの点灯、非点灯に応じて、トランスに印加する電圧のスイッチング周波数を変化させるのが望ましい。【００１０】
１．  本発明のある態様は、こうした課題に鑑みてなされたものであり、その目的のひとつは、回路異常に対する保護機能を強化したインバータの制御回路の提供にある。
２．  また、本発明の別の態様の目的のひとつは、外部からの調光制御を制限することができるインバータの制御回路の提供にある。
３．  本発明のさらに別の態様の目的のひとつは、駆動対象の蛍光ランプの状態に応じて、スイッチング周波数を制御可能なインバータの制御回路の提供にある。
【課題を解決するための手段】
【００１１】
１．  本発明のある態様は、トランスを含むインバータの制御回路に関する。この制御回路は、トランスの２次側コイルの電流に応じた検出電圧が基準電圧に近づくようにデューティ比が帰還制御されるパルス信号を生成するパルス変調器と、パルス変調器から出力されるパルス信号にもとづき、トランスの１次側コイルの電流をスイッチング制御する論理制御部と、インバータの回路異常を検出し、所定の異常検出時間、回路異常が持続すると、インバータのスイッチング制御を停止する第１保護回路と、インバータの出力電圧に応じた帰還電圧をモニタし、帰還電圧が所定のしきい値電圧より低いとき、異常検出時間を短く設定するとともに、基準電圧を低下せしめる第２保護回路と、を備える。【００１２】
この態様によると、第１保護回路により異常検出がなされているときに、負荷の短絡などによりインバータの出力電圧が低下した場合、スイッチング制御の停止までの期間が短縮され、また基準電圧を低下させることにより、インバータの出力電流を強制的に減少させ、消費電力を低減することで、回路保護を強化することができる。【００１３】
第２保護回路は、しきい値電圧を生成する電圧源と、帰還電圧を電圧源により生成されるしきい値電圧と比較する第２コンパレータと、を含んでもよい。電圧源は、本制御回路の起動開始後の起動期間、しきい値電圧を起動期間経過後の通常動作時よりも低く設定してもよい。【００１４】
出力電圧を起動後に緩やかに上昇させるソフトスタートを行う場合に、出力電圧が低い起動開始後の起動期間、第２保護回路のしきい値電圧を低く設定することにより、短絡により出力電圧が低い状態と、ソフトスタートにより出力電圧が低い状態を判別することができ、起動期間を、第２保護回路による回路保護から除外することができる。【００１５】
第１保護回路は、一端の電位が固定されたキャパシタと、充電電流を生成し、キャパシタを充電する電流源と、キャパシタに現れる電圧を異常検出時間に対応した電圧と比較する第１コンパレータと、を含んでもよい。第２保護回路は、帰還電圧がしきい値電圧より低いとき、充電電流を増加せしめてもよい。【００１６】
パルス変調器と、論理制御部と、第１、第２保護回路と、は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。制御回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができる。【００１７】
本発明の別の態様は、インバータである。このインバータは、トランスと、トランスの１次側コイルの電流をスイッチング制御する上述の制御回路と、トランスの２次側コイルの電流経路上に設けられ、２次側コイルに流れる電流を電圧に変換し、検出電圧として前記制御回路に帰還する電流電圧変換部と、を備える。【００１８】
本発明のさらに別の態様は、発光装置である。この発光装置は、蛍光ランプと、出力電圧を、蛍光ランプに駆動電圧として供給する上述のインバータと、を備える。蛍光ランプは、複数本が並列に接続されてもよい。また、インバータは２つであって、蛍光ランプの両端にそれぞれ設けられ、互いに逆相となる駆動電圧を供給してもよい。また、蛍光ランプは、冷陰極蛍光ランプであってもよいし、外部電極蛍光ランプであってもよい。【００１９】
本発明のさらに別の態様は、液晶テレビである。この液晶テレビは、液晶パネルと、液晶パネルの背面に配置される複数の発光装置と、を備える。【００２０】
２．  本発明の別の態様は、蛍光ランプ駆動用インバータの制御回路に関する。この制御回路は、所定の基準電圧を生成する電圧源と、駆動対象の蛍光ランプの輝度を調節するために外部から入力されるアナログ調光制御電圧および電圧源により生成される基準電圧のいずれか低い電圧と、インバータのトランスの２次側コイルに流れる電流に応じた検出電圧との誤差を増幅する誤差増幅器と、誤差増幅器から出力される誤差電圧を、三角波電圧と比較し、パルス幅変調信号を出力するパルス幅変調コンパレータと、パルス幅変調コンパレータから出力されるパルス幅変調信号にもとづき、トランスの１次側コイルの電流をスイッチング制御する論理制御部と、を備える。【００２１】
この態様によると、アナログ調光制御電圧が基準電圧よりも低いときには、検出電圧がアナログ調光制御電圧に近づくように帰還がかかるため、外部からの調光が実現でき、アナログ調光制御電圧が基準電圧よりも高くなると、検出電圧が基準電圧に近づくように帰還がかかるため、蛍光ランプを、制御回路により予め定められた輝度で発光させることができる。その結果、トランスの２次側コイルに流れる電流を、基準電圧で定まる電流値以下に制限することができる。【００２２】
制御回路は、インバータの出力電圧に応じた帰還電圧をモニタし、帰還電圧が所定のしきい値電圧より低いとき、基準電圧を低下せしめる保護回路をさらに備えてもよい。
この場合、地絡等の異常により出力電圧が低下した場合に、基準電圧が下げられるため、トランスの２次側コイルに流れる電流の上限値を低下させることができ、回路保護を強化することができる。【００２３】
アナログ調光制御電圧の入力端子と、誤差増幅器の間にアナログ調光停止スイッチをさらに備えてもよい。駆動対象の蛍光ランプが点灯しないとき、アナログ調光停止スイッチをオフしてもよい。
蛍光ランプが非点灯の際に、アナログ調光を行うと、さらに点灯しにくくなる。そこで、非点灯時にアナログ調光停止スイッチをオフすることにより、アナログ調光が無効化され、蛍光ランプに、基準電圧で定まる電流が流れるように帰還がかかるため、点灯しやすくすることができる。【００２４】
保護回路は、帰還電圧がしきい値電圧より低いとき、アナログ調光停止スイッチをオフしてもよい。
この場合、保護回路によって地絡等の異常が検出された場合にも、誤差増幅器にアナログ調光制御電圧が入力されなくなるため、基準電圧によって定まる電流がランプに流れるように帰還がかかり、ランプをつきやすくすることができる。【００２５】
制御回路は、外部から入力されるバースト調光制御電圧を、周波数が三角波電圧より低く設定される第２三角波電圧と比較するバースト調光用コンパレータと、バースト調光用コンパレータの出力信号を参照し、バースト調光制御電圧が第２三角波電圧より低い期間、検出電圧をパルス幅変調信号のデューティ比が実質的に０となる電圧値まで強制的に上昇せしめる強制オフ回路と、をさらに備えてもよい。【００２６】
「パルス幅変調信号のデューティ比が実質的に０となる電圧値」とは、トランスの１次側コイルに流れる電流のスイッチングが停止する範囲を意味する。この場合、バースト調光用コンパレータの出力信号のレベルに応じて、間欠的に蛍光ランプに駆動電圧を供給することになるため、蛍光ランプの輝度を調節することができる。【００２７】
保護回路は、帰還電圧がしきい値電圧より低いとき、強制オフ回路を非アクティブとしてバースト調光を停止してもよい。
この場合、保護回路によって地絡等の異常が検出された場合に、バースト調光を停止することにより、蛍光ランプを点灯しやすくすることができる。【００２８】
電圧源と、誤差増幅器と、パルス幅変調コンパレータと、論理制御部は、ひとつの半導体基板上に一体集積化されてもよい。制御回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができる。【００２９】
本発明の別の態様は、インバータである。このインバータは、２次側コイルに駆動対象の蛍光ランプが接続されるトランスと、トランスの１次側コイルの電流をスイッチング制御する制御回路と、トランスの２次側コイルの電流経路上に設けられ、２次側コイルに流れる電流を電圧に変換し、検出電圧として制御回路に帰還する電流電圧変換部と、を備える。【００３０】
本発明のさらに別の態様は、発光装置である。この発光装置は、蛍光ランプと、出力電圧を、蛍光ランプに駆動電圧として供給するインバータと、を備える。蛍光ランプは、複数本が並列に接続されてもよい。また、インバータは２つであって、蛍光ランプの両端にそれぞれ設けられ、互いに逆相となる駆動電圧を供給してもよい。さらに、蛍光ランプは、外部電極蛍光ランプであってもよく、あるいは冷陰極蛍光ランプであってもよい。【００３１】
本発明のさらに別の態様は、液晶テレビである。この液晶テレビは、液晶パネルと、液晶パネルの背面に配置される複数の発光装置と、発光装置のインバータに対して、アナログ調光制御電圧を出力する信号処理部と、を備える。【００３２】
３．  本発明のさらに別の態様は、蛍光ランプ駆動用インバータの制御回路に関する。この制御回路は、駆動対象の蛍光ランプの輝度を調節するための調光制御電圧と、インバータのトランスの２次側コイルに流れる駆動電流に応じた検出電圧との誤差を増幅する誤差増幅器と、三角波信号を生成する三角波信号生成部と、誤差増幅器から出力される誤差電圧を、三角波信号生成部から出力される三角波信号と比較し、パルス幅変調信号を出力するパルス幅変調用コンパレータと、パルス幅変調用コンパレータから出力されるパルス幅変調信号にもとづき、トランスの１次側コイルの電流をスイッチング制御する論理制御部と、トランスの２次側コイルに流れる駆動電流およびインバータから蛍光ランプに供給される駆動電圧それぞれに応じた検出電圧をモニタし、駆動電流に応じた第１検出電圧が、所定の第１しきい値電圧より低く、または、駆動電圧に応じた第２検出電圧が、所定の第２しきい値電圧より高いとき、三角波信号の周波数を上昇させる周波数制御部と、を備える。【００３３】
この態様によると、駆動電流が所定値より低い状態、あるいは駆動電圧が所定値より高い状態を、蛍光ランプの非点灯状態と判定し、三角波信号の周波数を上昇させることにより、ランプの点灯性を高めることができる。【００３４】
周波数制御部は、駆動電圧に応じた第１検出電圧を、第１しきい値電圧と比較し、第１検出電圧が第１しきい値電圧より低いとき、出力を所定レベルとする第１コンパレータと、駆動電流に応じた第２検出電圧を、第２しきい値電圧と比較し、第２検出電圧が第２しきい値電圧より高いとき、出力を所定レベルとする第２コンパレータと、第１、第２コンパレータの出力信号を論理演算する論理ゲートと、を含み、論理ゲートの出力信号により三角波信号の周波数を制御してもよい。【００３５】
第１コンパレータは、調光制御電圧に比例した電圧または所定の基準電圧のうち、いずれか低い方を第１しきい値電圧に設定し、第１検出電圧と比較してもよい。
この場合、調光制御電圧に比例した電圧が、基準電圧より低くなると、第１検出電圧と比較すべき第１しきい値電圧が、調光制御電圧に応じて変化することになるため、蛍光ランプを低輝度で発光させる場合にも、ランプの点灯、非点灯を好適に検出することができる。【００３６】
三角波信号生成部は、キャパシタと、キャパシタに充電電流を供給し、またはキャパシタから放電電流を引き抜く充放電回路と、を含んでもよい。周波数制御部は、充放電回路の充電電流および放電電流を増加させることにより、三角波信号の周波数を上昇させてもよい。【００３７】
制御回路は、ひとつの半導体基板上に一体集積化されてもよい。制御回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができる。【００３８】
本発明の別の態様は、上述の制御回路を備えたインバータである。このインバータは、２次側コイルに駆動対象の蛍光ランプが接続されるトランスと、トランスの１次側コイルの電流をスイッチング制御する上述の制御回路と、駆動対象の蛍光ランプに供給される駆動電圧を半波整流して直流電圧に変換し、第１検出電圧として制御回路に帰還する駆動電圧検出部と、トランスの２次側コイルの電流経路上に設けられ、２次側コイルに流れる駆動電流を電圧に変換し、第２検出電圧として制御回路に帰還する電流電圧変換部と、を備える。【００３９】
この態様によると、蛍光ランプの駆動電圧および駆動電流を制御回路に帰還し、蛍光ランプの点灯、非点灯を判定し、トランスの駆動周波数を好適に切り換えることができる。【００４０】
本発明のさらに別の態様は、上記インバータを備えた発光装置である。この発光装置は、蛍光ランプと、出力電圧を、蛍光ランプに駆動電圧として供給する上述のインバータと、を備える。
この態様によると、蛍光ランプの点灯性を向上することができる。【００４１】
蛍光ランプは、複数本が並列に接続されてもよい。インバータは２つであって、蛍光ランプの両端にそれぞれ設けられ、互いに逆相となる駆動電圧を供給してもよい。また、蛍光ランプは、外部電極蛍光ランプや冷陰極蛍光ランプであってもよい。【００４２】
本発明のさらに別の態様は、液晶テレビである。この液晶テレビは、液晶パネルと、液晶パネルの背面に配置される複数の発光装置と、を備える。
この態様によると、液晶のバックライトとして使用される蛍光ランプの点灯性を向上することができる。【００４３】
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００４４】
１．  本発明のある態様に係るインバータの制御回路によれば、短絡保護機能を強化することができる。
２．  本発明の別の態様に係るインバータの制御回路によれば、駆動対象の蛍光ランプの輝度を外部から制御可能とするとともに、制御回路で生成される基準電圧で定まる電流値以下に制限することができる。
３．  本発明のさらに別の態様に係るインバータの制御回路によれば、駆動対象の蛍光ランプの輝度を外部から制御可能とするとともに、制御回路で生成される基準電圧で定まる電流値以下に制限することができる。
【図面の簡単な説明】
【００４５】
【図１】第１の実施の形態に係る発光装置の構成を示す回路図である。
【図２】図１の発光装置が搭載される液晶テレビの構成を示すブロック図である。
【図３】第１の実施の形態に係る制御回路の構成を示す回路図である。
【図４】図４（ａ）〜（ｅ）は、非地絡時における図１のインバータの動作状態を示すタイムチャートである。
【図５】図５（ａ）〜（ｅ）は、地絡時における図１のインバータの動作状態を示すタイムチャートである。
【図６】第２の実施の形態に係る発光装置の構成を示す回路図である。
【図７】図６の発光装置が搭載される液晶テレビの構成を示すブロック図である。
【図８】第２の実施の形態に係る制御回路の構成を示すブロック図である。
【図９】パルス幅変調器、第１保護回路、第２保護回路の構成を示す回路図である。
【図１０】バースト調光制御部の構成を示す回路図である。
【図１１】図１１（ａ）〜（ｃ）は、インバータの動作状態を示す電圧波形図である。
【図１２】図１２（ａ）〜（ｅ）は、バースト調光について説明するためのタイムチャートである。
【図１３】図１３（ａ）〜（ｄ）は、非地絡時における図６のインバータの動作状態を示すタイムチャートである。
【図１４】図１４（ａ）〜（ｆ）は、地絡時における図６のインバータの動作状態を示すタイムチャートである。
【図１５】本発明の第３の実施の形態に係る発光装置の構成を示す回路図である。
【図１６】図１５の発光装置が搭載される液晶テレビの構成を示すブロック図である。
【図１７】第３の実施の形態に係る制御回路の構成を示すブロック図である。
【図１８】パルス幅変調器、第１保護回路、第２保護回路の構成を示す回路図である。
【図１９】周波数制御部の構成を示す回路図である。
【図２０】三角波信号生成部の構成例を示す回路図である。
【図２１】図２１（ａ）〜（ｃ）は、インバータの動作状態を示す電圧波形図である。
【図２２】図２２（ａ）〜（ｅ）は、周波数制御部による周波数制御の様子を示すタイムチャートである。
【発明を実施するための最良の形態】
【００４６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。【００４７】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る発光装置２００の構成を示す回路図である。図２は、図１の発光装置２００が搭載される液晶テレビ３００の構成を示すブロック図である。液晶テレビ３００は、アンテナ３１０と接続される。アンテナ３１０は、放送波を受信して受信部３０４に受信信号を出力する。受信部３０４は、受信信号を検波、増幅して、信号処理部３０６へと出力する。信号処理部３０６は、変調されたデータを復調して得られる画像データを液晶ドライバ３０８に出力する。液晶ドライバ３０８は、画像データを走査線ごとに液晶パネル３０２へと出力し、映像、画像を表示する。液晶パネル３０２の背面には、バックライトとして複数の発光装置２００が配置されている。本実施の形態に係る発光装置２００は、このような液晶パネル３０２のバックライトとして好適に用いることができる。以下、図１に戻り、発光装置２００の構成および動作について詳細に説明する。【００４８】
本実施の形態に係る発光装置２００は、ＥＥＦＬ２１０、第１インバータ１００ａ、第２インバータ１００ｂを含む。ＥＥＦＬ２１０は、液晶パネル３０２の背面に配置される。第１インバータ１００ａ、第２インバータ１００ｂは、ＤＣ／ＡＣコンバータであり、直流電源から出力され、入力端子１０２に入力される入力電圧Ｖｉｎを交流電圧に変換、昇圧し、ＥＥＦＬ２１０の第１端子２１２、第２端子２１４に、それぞれ、第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２を供給する。第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２は、互いに逆相となる交流電圧である。【００４９】
図１において、ＥＥＦＬ２１０は１つ示されているが、複数を並列に配置してもよい。以下、本実施の形態に係る第１インバータ１００ａ、第２インバータ１００ｂの構成について説明する。第１インバータ１００ａ、第２インバータ１００ｂは同様の構成となっているため、以下では、両者を区別せずに、インバータ１００と総称して説明を行う。【００５０】
インバータ１００は、Ｈブリッジ回路１０、トランス１２、電流電圧変換部１４、駆動電圧検出部２０、制御回路３０、キャパシタＣ１０を含む。【００５１】
Ｈブリッジ回路１０は、第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２の４つのパワートランジスタを含む。【００５２】
第１ハイサイドトランジスタＭＨ１は、一端が、入力電圧Ｖｉｎの印加される入力端子１０２に接続され、他端が、トランス１２の１次側コイル１２ａの第１端子に接続される。第１ローサイドトランジスタＭＬ１は、一端が、電位の固定された接地端子に接続され、他端が１次側コイル１２ａの第１端子に接続される。第２ハイサイドトランジスタＭＨ２は、一端が、入力端子１０２に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイルの第２端子に接続される。第２ローサイドトランジスタＭＬ２は、一端が、接地端子に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイル１２ａの第２端子に接続される。【００５３】
電流電圧変換部１４は、トランス１２の２次側コイル１２ｂの電流経路上に設けられる。電流電圧変換部１４は、２次側コイル１２ｂに流れる電流、すなわちＥＥＦＬ２１０に流れる電流を電圧に変換し、検出電圧Ｖｄｅｔとして出力する。電流電圧変換部１４は、整流回路１６、フィルタ１８を含む。【００５４】
整流回路１６は、第１ダイオードＤ１、第２ダイオードＤ２、第１抵抗Ｒ１を含む。第１ダイオードＤ１はアノードが接地され、カソードが２次側コイル１２ｂの一端に接続されている。第２ダイオードＤ２のアノードは、第１ダイオードＤ１のカソードと接続される。第１抵抗Ｒ１は、第２ダイオードＤ２のカソードと接地間に設けられる。２次側コイル１２ｂに流れる交流電流は、第１ダイオードＤ１、第２ダイオードＤ２によって半波整流され、第１抵抗Ｒ１に流れる。第１抵抗Ｒ１には、２次側コイル１２ｂに流れる電流に比例した電圧降下が発生する。整流回路１６は、第１抵抗Ｒ１で発生した電圧降下を出力する。【００５５】
フィルタ１８は、第２抵抗Ｒ２、第１キャパシタＣ１を含むローパスフィルタである。フィルタ１８は、整流回路１６の出力電圧の高周波成分を除去した検出電圧Ｖｄｅｔを、制御回路３０に帰還する。【００５６】
駆動電圧検出部２０は、整流回路２２、フィルタ２４を含んで構成され、インバータ１００の出力端子１０４と接地間に設けられる。駆動電圧検出部２０は、インバータ１００から出力される駆動電圧Ｖｄｒｖに応じた直流の帰還電圧Ｖｆｂを生成し、制御回路３０に帰還する。【００５７】
整流回路２２は、第２キャパシタＣ２、第３キャパシタＣ３、第３ダイオードＤ３、第４ダイオードＤ４、第３抵抗Ｒ３、第４抵抗Ｒ４を含む。第２キャパシタＣ２および第３キャパシタＣ３は、出力端子１０４と接地間に直列に接続される。第３ダイオードＤ３のアノードは接地され、カソードは、第２キャパシタＣ２と第３キャパシタＣ３の接続点に接続される。また、第４ダイオードＤ４のアノードは、第３ダイオードＤ３のカソードと接続される。第４ダイオードＤ４のカソードと接地間には、第３抵抗Ｒ３および第４抵抗Ｒ４が直列に接続される。出力端子１０４から出力される駆動電圧Ｖｄｒｖは、交流電圧であり、第２キャパシタＣ２、第３キャパシタＣ３によって分圧される。分圧された駆動電圧Ｖｄｒｖは、第３ダイオードＤ３および第４ダイオードＤ４によって半波整流され、さらに第３抵抗Ｒ３および第４抵抗Ｒ４によって分圧される。第３抵抗Ｒ３および第４抵抗Ｒ４によって分圧された駆動電圧は、フィルタ２４へと出力される。【００５８】
フィルタ２４は、整流回路２２から出力される信号の高周波成分を除去した帰還電圧Ｖｆｂを、制御回路３０へと帰還する。フィルタ２４は、フィルタ１８と同様に抵抗およびキャパシタを用いて構成してもよい。【００５９】
制御回路３０は、帰還された検出電圧Ｖｄｅｔ、帰還電圧Ｖｆｂにもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。Ｈブリッジ回路１０の制御によって、トランス１２の１次側コイル１２ａに、スイッチング電圧が供給される。その結果、トランス１２でエネルギ変換が行われ、２次側コイル１２ｂに接続されたＥＥＦＬ２１０には、第１駆動電圧Ｖｄｒｖ１が供給される。【００６０】
以下、制御回路３０の構成について説明する。図３は、第１の実施の形態に係る制御回路３０の構成を示す回路図である。制御回路３０は、パルス幅変調器６０、第１保護回路５０、第２保護回路４０、論理制御部７０、ソフトスタート制御部７２を含み、１つの半導体基板上に一体集積化された機能ＩＣである。制御回路３０は、外部に接続されるＨブリッジ回路１０のトランジスタをオンオフすることにより、インバータ１００のトランス１２をスイッチング制御する。【００６１】
パルス幅変調器６０は、トランス１２の２次側コイル１２ｂの電流、すなわちＥＥＦＬ２１０に流れる電流に応じた検出電圧Ｖｄｅｔが基準電圧Ｖｒｅｆに近づくように、デューティ比が帰還制御されるパルス信号を生成する。パルス幅変調器６０は、誤差増幅器６１、パルス幅変調コンパレータ（以下、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）コンパレータという）６４、三角波信号生成部６６、電圧源６８を含む。【００６２】
電圧源６８は、基準電圧Ｖｒｅｆを生成する。電圧源６８は、ＥＥＦＬ２１０の発光輝度に応じて決定される基準電圧Ｖｒｅｆを生成する。誤差増幅器６１の反転入力端子には、電流電圧変換部１４から帰還された検出電圧Ｖｄｅｔが入力され、非反転入力端子には、電圧源６８から出力される基準電圧Ｖｒｅｆが入力される。誤差増幅器６１は、検出電圧Ｖｄｅｔと、基準電圧Ｖｒｅｆとの誤差に応じた誤差電圧Ｖｅｒｒを出力する。なお、基準電圧Ｖｒｅｆは、外部から入力されていてもよい。【００６３】
三角波信号生成部６６は所定の周波数を有する三角波状の三角波信号Ｖｏｓｃを生成する。ＰＷＭコンパレータ６４は、誤差増幅器６１から出力される誤差電圧Ｖｅｒｒと、三角波信号生成部６６から出力される三角波信号Ｖｏｓｃと、を比較し、Ｖｅｒｒ＜Ｖｏｓｃのときハイレベル、Ｖｅｒｒ＞Ｖｏｓｃのときローレベルとなるパルス信号を生成する。このパルス信号は、検出電圧Ｖｄｅｔが基準電圧Ｖｒｅｆに近づくようにデューティ比が帰還制御されたパルス幅変調信号である。以下、このパルス信号をＰＷＭ信号Ｖｐｗｍという。ＰＷＭ信号Ｖｐｗｍは論理制御部７０に入力される。【００６４】
論理制御部７０は、ＰＷＭ信号Ｖｐｗｍのデューティ比にもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。Ｈブリッジ回路１０がスイッチング制御される結果、直流電圧である入力電圧Ｖｉｎが交流電圧に変換され、駆動電圧Ｖｄｒｖとして出力される。【００６５】
第１保護回路５０は、インバータ１００の回路異常を検出し、所定の異常検出時間Ｔａの間、回路異常が持続すると、インバータ１００のスイッチング制御を停止する。本実施の形態では、第１保護回路５０は、誤差増幅器６１から出力される誤差電圧Ｖｅｒｒをモニタし、ＥＥＦＬ２１０の非点灯などの回路異常を検出する。もっとも、第１保護回路５０の異常検出手段はこれには限定されず、出力電圧の過電圧、出力電流の過電流、あるいは発熱異常などの、インバータの状態が正常な状態から逸脱した状態を検出できればよい。【００６６】
一方、詳しくは後述するが、第２保護回路４０は、インバータ１００の出力電圧Ｖｄｒｖに応じた帰還電圧Ｖｆｂをモニタし、出力電圧Ｖｄｒｖの振幅が所定値より低い状態を検出する。このような状態は、インバータ１００の出力端子１０４の地絡などにより発生する物である。第２保護回路４０は、地絡状態を検出するとハイレベルとなる第２比較信号Ｖｃｍｐ２を出力する。【００６７】
以下、第１保護回路５０および第２保護回路４０の構成について、順に説明する。
第１保護回路５０は、異常検出コンパレータ５４、電流源５２、第１コンパレータ５５、ＯＲゲート５７、第４キャパシタＣ４を含む。異常検出コンパレータ５４は、誤差増幅器６１から出力される誤差電圧Ｖｅｒｒと、所定の異常検出しきい値電圧Ｖｔｈ１と比較することにより、回路異常を検出し、異常が発生する期間、ハイレベルとなる異常検出信号Ｓａｂｎを出力する。【００６８】
第４キャパシタＣ４は、一端の電位が固定されている。電流源５２は、その電流値が大小２つの値で切り替え可能な充電電流Ｉｃを生成し、第４キャパシタＣ４を充電する。電流源５２は、第１充電電流Ｉｃ１１、第２充電電流Ｉｃ１２をそれぞれ生成する第１電流源５２ａ、第２電流源５２ｂを含む。第１電流源５２ａには、ＯＲゲート５７を介して、異常検出信号Ｓａｂｎおよび第２比較信号Ｖｃｍｐ２が入力されており、異常検出信号Ｓａｂｎおよび第２比較信号Ｖｃｍｐ２の少なくとも一方がハイレベルの期間、アクティブとなり、第１充電電流Ｉｃ１１の生成を行う。第２電流源５２ｂは、後述する第２保護回路４０から出力される第２比較信号Ｖｃｍｐ２がハイレベルの期間アクティブとなり、第２充電電流Ｉｃ１２の生成を行う。たとえば、第２充電電流Ｉｃ１２は、第１充電電流Ｉｃ１１の１０倍程度に設定しておく。電流源５２は、第１電流源５２ａ、第２電流源５２ｂのアクティブ、非アクティブを切り換えることにより、充電電流Ｉｃの値を制御する。【００６９】
第１コンパレータ５５は、第４キャパシタＣ４に現れる電圧Ｖｘ１を異常検出時間Ｔａに対応して設定される電圧（以下、しきい値電圧Ｖｔｉｍｅという）と比較する。第１コンパレータ５５は、Ｖｘ１＞Ｖｔｉｍｅのときハイレベル、Ｖｘ１＜Ｖｔｉｍｅのときローレベルとなる第１比較信号Ｖｃｍｐ１を出力する。【００７０】
第１保護回路５０の電流源５２、第１コンパレータ５５、第４キャパシタＣ４は、タイマを構成しており、異常検出コンパレータ５４から出力される異常検出信号Ｓａｂｎがハイレベルとなってから所定の異常検出時間Ｔａ経過後に、第１比較信号Ｖｃｍｐ１がハイレベルとなる。異常検出時間Ｔａは、Ｔａ＝Ｖｔｉｍｅ×Ｃ４／Ｉｃで与えられる。ここで、Ｃ４は、第４キャパシタＣ４の容量値、Ｉｃは、第４キャパシタＣ４に流れ込む電流値を表す。【００７１】
第１電流源５２ａのみがアクティブのとき、すなわち第１保護回路５０によって回路異常が検出されるとき、第４キャパシタＣ４に流れ込む電流は、Ｉｃ１１に等しくなるため、異常検出時間は、Ｔａ１＝Ｖｔｉｍｅ×Ｃ４／Ｉｃ１１となる。一方、第２保護回路４０によって短絡検出されると、第２電流源５２ｂがアクティブとなるため、第４キャパシタＣ４に流れ込む電流は、Ｉｃ＝Ｉｃ１１＋Ｉｃ１２となり、異常検出時間は、Ｔａ２＝Ｖｔｉｍｅ×Ｃ４／（Ｉｃ１１＋Ｉｃ１２）となる。上述のように、第２充電電流Ｉｃ１２を第１充電電流Ｉｃ１１の１０倍程度に設定した場合、短絡時の異常検出時間Ｔａ２は、非短絡時の異常検出時間Ｔａ１の１／１０程度に設定される。第１比較信号Ｖｃｍｐ１は、第１保護回路５０が異常を検出してから、異常検出時間Ｔａが経過するとハイレベルとなる。本実施の形態に係る制御回路３０において、第１保護回路５０は、ＥＥＦＬ２１０の非点灯を回路異常として検出し、非点灯時に第１比較信号Ｖｃｍｐ１をハイレベルとする。【００７２】
第１保護回路５０において生成される第１比較信号Ｖｃｍｐ１は、論理制御部７０へと出力される。論理制御部７０は、第１比較信号Ｖｃｍｐ１がハイレベルとなると、Ｈブリッジ回路１０のスイッチング動作を停止する。【００７３】
次に、第２保護回路４０の構成について説明する。第２保護回路４０は、電圧源４２、第２コンパレータ４４を含む。電圧源４２は、所定のしきい値電圧（以下、短絡検出しきい値電圧Ｖｔｈ２という）を生成する。第２コンパレータ４４は、帰還電圧Ｖｆｂを、電圧源４２により生成される短絡検出しきい値電圧Ｖｔｈ２と比較し、Ｖｆｂ＜Ｖｔｈ２のときハイレベル、Ｖｆｂ＜Ｖｔｈ２のときローレベルとなる第２比較信号Ｖｃｍｐ２を出力する。このようにして生成される第２比較信号Ｖｃｍｐ２は、たとえばインバータ１００の出力端子１０４が地絡したときにハイレベルとなる。この第２比較信号Ｖｃｍｐ２は、パルス幅変調器６０へと出力される。【００７４】
パルス幅変調器６０の電圧源６８は、第２比較信号Ｖｃｍｐ２がハイレベルとなると、基準電圧Ｖｒｅｆを低下させる。たとえば、電圧源６８は、第２比較信号Ｖｃｍｐ２がハイレベルのとき、基準電圧Ｖｒｅｆを通常時の１／４倍程度に設定する。このようにして、第２保護回路４０は、インバータ１００の出力電圧Ｖｄｒｖに応じた帰還電圧Ｖｆｂをモニタし、帰還電圧Ｖｆｂが短絡検出しきい値電圧Ｖｔｈ２を下回ると、パルス幅変調器６０の電圧源６８により生成される基準電圧Ｖｒｅｆを低下せしめる。【００７５】
また、第２コンパレータ４４から出力される第２比較信号Ｖｃｍｐ２は、第１保護回路５０の電流源５２へと出力される。上述のように、第２比較信号Ｖｃｍｐ２がハイレベルとなると、すなわち短絡が検出されると、第２電流源５２ｂがアクティブとなり、第１保護回路５０の第４キャパシタＣ４に対する充電電流が増加し、第１保護回路５０の異常検出時間Ｔａが短く設定される。【００７６】
ソフトスタート制御部７２は、インバータ１００の出力電圧Ｖｄｒｖを徐々に上昇させるソフトスタートを制御するブロックである。ソフトスタート制御部７２は、第２保護回路４０の電圧源４２に対して、ソフトスタート制御信号ＳＳを出力する。このソフトスタート制御信号ＳＳは、たとえば、制御回路３０によるインバータ１００の起動開始が開始されてからの起動期間、ハイレベルとなり、その後ローレベルとなる信号である。ソフトスタート制御部７２は、インバータ１００の起動開始後の所定時間を起動期間に設定してもよいし、ソフトスタートを制御するランプ波形のソフトスタート電圧が所定の電位に達するまでの期間を起動期間に設定してもよい。【００７７】
電圧源４２は、ソフトスタート制御信号ＳＳがハイレベルの期間、短絡検出しきい値電圧Ｖｔｈ２を第１電圧値Ｖｔｈ２ａに設定し、ローレベルの期間、第１電圧値Ｖｔｈ２aより高い第２電圧値Ｖｔｈ２ｂに設定する。すなわち、本制御回路３０の起動開始後の起動期間、電圧源４２から出力される短絡検出しきい値電圧Ｖｔｈ２は、起動期間経過後の通常動作時よりも低く設定される。【００７８】
以上のように構成されるインバータ１００の動作について説明する。図４（ａ）〜（ｅ）および図５（ａ）〜（ｅ）は、本実施の形態に係るインバータ１００の負荷短絡時の動作状態を示すタイムチャートである。これらのタイムチャートにおいて、説明を簡潔にするため、縦軸および横軸は、適宜拡大、縮小されている。【００７９】
はじめに、図４（ａ）〜（ｅ）を用いて、地絡が検出されない場合の動作について説明する。図４（ａ）は、検出電圧Ｖｄｅｔおよび基準電圧Ｖｒｅｆを、同図（ｂ）は、誤差電圧Ｖｅｒｒを、同図（ｃ）は、異常検出信号Ｓａｂｎを、同図（ｄ）は、第４キャパシタＣ４の電圧Ｖｘ１を、同図（ｅ）は、第１比較信号Ｖｃｍｐ１を示す。【００８０】
時刻ｔ０以前において、検出電圧Ｖｄｅｔは、基準電圧Ｖｒｅｆに安定化されており、ＥＥＦＬ２１０は所定の輝度で発光している。このときの誤差電圧Ｖｅｒｒは、異常検出しきい値電圧Ｖｔｈ１より低い一定値をとる。したがって、時刻ｔ０以前において、異常検出信号Ｓａｂｎはローレベルとなり、第１電流源５２ａは非アクティブに設定され、第４キャパシタＣ４の電圧Ｖｘ１は０Ｖとなる。【００８１】
時刻ｔ０に、ＥＥＦＬ２１０に流れる電流が変動し、トランス１２の２次側コイル１２ｂの電流が変動すると、検出電圧Ｖｄｅｔも、電流の変動に併せて変動する。このとき、検出電圧Ｖｄｅｔと基準電圧Ｖｒｅｆの誤差を増幅して得られる誤差電圧Ｖｅｒｒも上昇し、異常検出しきい値電圧Ｖｔｈ１よりも高くなる。その結果、時刻ｔ０において、異常検出信号Ｓａｂｎはハイレベルとなる。【００８２】
時刻ｔ０に異常検出信号Ｓａｂｎがハイレベルとなると、第１電流源５２ａがアクティブとなり、第４キャパシタＣ４の充電が開始され、第４キャパシタＣ４に現れる電圧Ｖｘ１が上昇し始める。その後、異常検出時間Ｔａ１経過後の時刻ｔ１に、第４キャパシタＣ４に現れる電圧Ｖｘ１がしきい値電圧Ｖｔｉｍｅより高くなると、第１比較信号Ｖｃｍｐ１がハイレベルとなる。【００８３】
時刻ｔ１に第１比較信号Ｖｃｍｐ１がハイレベルとなると、論理制御部７０はＨブリッジ回路１０のスイッチング制御を停止する。Ｈブリッジ回路１０のスイッチング制御が停止すると、２次側コイル１２ｂに流れる電流は低下し、検出電圧Ｖｄｅｔも０Ｖまで低下する。【００８４】
このように、本実施の形態に係るインバータ１００は、非地絡時において、第１保護回路５０によって回路異常が検出されると、所定の異常検出時間Ｔａ１経過後に、インバータ１００を停止し、回路保護を実行する。【００８５】
次に、図５（ａ）〜（ｅ）を参照して、地絡時における回路保護について説明する。図５（ａ）は、検出電圧Ｖｄｅｔおよび基準電圧Ｖｒｅｆを、同図（ｂ）は、帰還電圧Ｖｆｂを、同図（ｃ）は、第２比較信号Ｖｃｍｐ２を、同図（ｄ）は、第４キャパシタＣ４の電圧Ｖｘ１を、同図（ｅ）は、第１比較信号Ｖｃｍｐ１を、それぞれ示す。【００８６】
時刻ｔ０に、インバータ１００の出力端子１０４が地絡する。出力端子１０４が地絡すると、ＥＥＦＬ２１０とは別に、接地に対する２つの電流経路が形成されるため、トランス１２の２次側コイル１２ｂの電流が増加する。【００８７】
また、時刻ｔ０に出力端子１０４が地絡することにより、出力端子１０４に現れる駆動電圧Ｖｄｒｖの振幅が小さくなり、駆動電圧Ｖｄｒｖに応じた帰還電圧Ｖｆｂは０Ｖ近くまで低下する。時刻ｔ０に、帰還電圧Ｖｆｂが短絡検出しきい値電圧Ｖｔｈ２より低くなると、第２比較信号Ｖｃｍｐ２がハイレベルとなる。【００８８】
時刻ｔ０に第２比較信号Ｖｃｍｐ２がハイレベルとなると、第１電流源５２ａがアクティブになるとともに、第２電流源５２ｂがアクティブとなるため、第４キャパシタＣ４に対する充電電流Ｉｃが、Ｉｃ１１＋Ｉｃ１２となる。その結果、第４キャパシタＣ４の電圧Ｖｘ１は、図４（ｄ）に比べて速く上昇する。時刻ｔ０から異常検出時間Ｔａ２経過後の時刻ｔ１’に、第１比較信号Ｖｃｍｐ１がハイレベルとなり、インバータ１００が停止する。インバータ１００が停止すると、２次側コイル１２ｂに流れる電流は低下し、検出電圧Ｖｄｅｔも０Ｖまで低下する。【００８９】
このように、本実施の形態に係る制御回路３０は、地絡検出をすると、異常検出時間Ｔａを短く設定し、非地絡時よりも短時間でインバータ１００を停止して回路保護を実行する。【００９０】
また、時刻ｔ０に第２比較信号Ｖｃｍｐ２がハイレベルとなることにより、パルス幅変調器６０の電圧源６８により生成される基準電圧Ｖｒｅｆが低下する。その結果、検出電圧Ｖｄｅｔが、低下した基準電圧Ｖｒｅｆに近づくように、すなわち、トランス１２の２次側コイル１２ｂに流れる電流が減少するように回路保護がかかる。【００９１】
このように、本実施の形態に係る制御回路３０によれば、地絡時に基準電圧Ｖｒｅｆを通常の動作時に比べて低く設定することにより、インバータ１００が停止されるまでの期間、インバータ１００の出力電流を低減し、地絡経路に流れる電流を低減するとともに、回路の消費電力を抑え、インバータ１００およびそれを搭載するセットの保護を強化することができる。【００９２】
さらに、本実施の形態に係る制御回路３０は、起動期間中に、電圧源４２により生成される短絡検出しきい値電圧Ｖｔｈ２を低下させる。その結果、出力電圧Ｖｄｒｖを起動後に緩やかに上昇させるソフトスタートを行う場合に、短絡により出力電圧Ｖｄｒｖが低い状態と、ソフトスタートにより出力電圧Ｖｄｒｖが低い状態を判別することができ、起動期間を、第２保護回路４０による回路保護から除外することができる。【００９３】
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。【００９４】
実施の形態において、制御回路３０の第１保護回路５０は、誤差増幅器６１から出力される誤差電圧Ｖｅｒｒをモニタして、ＥＥＦＬ２１０の非点灯を検出したが、本発明はこれには限定されない。第１保護回路５０は、出力電圧Ｖｄｒｖに応じた電圧Ｖｆｂをモニタし、この電圧がしきい値電圧を超えたときに、非点灯と判断してもよい。【００９５】
本実施の形態において、制御回路３０は、すべて一体集積化されていてもよく、あるいは、その一部がディスクリート部品やチップ部品で構成されていてもよい。また、制御回路３０は、Ｈブリッジ回路１０を含んで集積化されてもよい。どの部分をどの程度集積化するかは、インバータ１００の仕様、コストや占有面積などによって決めればよい。【００９６】
本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。【００９７】
実施の形態では、第１保護回路５０の電流源５２により生成する充電電流Ｉｃを切り換えることで、インバータの停止までの異常検出時間を切り換えたが、これには限定されない。たとえば、異常検出時間の切り替えのために、第４キャパシタＣ４の容量値を切り換えてもよいし、しきい値電圧Ｖｔｉｍｅを切り換えてもよい。また、第１保護回路５０をデジタルタイマを用いて構成してもよい。【００９８】
実施の形態では、発光装置２００において、ＥＥＦＬ２１０の両端に２つのインバータ１００を接続して、逆相の駆動電圧で駆動する場合について説明したが、これには限定されず、ひとつのインバータ１００で、一端の電圧が固定されたＥＥＦＬ２１０を駆動してもよい。また、駆動対象の蛍光管は、ＥＥＦＬに限定されるものではなく、ＣＣＦＬなど他の蛍光管であってもよい。また、本実施の形態に係るインバータ１００により駆動される負荷は、蛍光管に限定されるものではなく、その他、交流の高電圧を必要とする様々なデバイスの駆動に適用することができ、回路保護を図ることができる。【００９９】
（第２の実施の形態）
図６は、本発明の第２の実施の形態に係る発光装置２００の構成を示す回路図である。図７は、図６の発光装置２００が搭載される液晶テレビ３００の構成を示すブロック図である。液晶テレビ３００は、アンテナ３１０と接続される。アンテナ３１０は、放送波を受信して受信部３０４に受信信号を出力する。受信部３０４は、受信信号を検波、増幅して、信号処理部３０６へと出力する。信号処理部３０６は、変調されたデータを復調して得られる画像データを液晶ドライバ３０８に出力する。液晶ドライバ３０８は、画像データを走査線ごとに液晶パネル３０２へと出力し、映像、画像を表示する。液晶パネル３０２の背面には、バックライトとして複数の発光装置２００が配置されている。信号処理部３０６は、液晶テレビ３００の動作状態や、ユーザの操作に従って発光装置２００の発光輝度を制御するために、２つの調光制御電圧Ｖｄｉｍ１、Ｖｄｉｍ２を出力する。【０１００】
本実施の形態に係る図６の発光装置２００は、このような液晶パネル３０２のバックライトとして好適に用いることができる。以下、図６に戻り、発光装置２００の構成および動作について詳細に説明する。【０１０１】
本実施の形態に係る発光装置２００は、ＥＥＦＬ２１０、第１インバータ１００ａ、第２インバータ１００ｂを含む。ＥＥＦＬ２１０は、液晶パネル３０２の背面に配置される。第１インバータ１００ａ、第２インバータ１００ｂは、ＤＣ／ＡＣコンバータであり、直流電源から出力され、入力端子１０２に入力される入力電圧Ｖｉｎを交流電圧に変換、昇圧し、ＥＥＦＬ２１０の第１端子２１２、第２端子２１４に、それぞれ、第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２を供給する。第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２は、互いに逆相となる交流電圧である。【０１０２】
図６において、ＥＥＦＬ２１０は１つ示されているが、複数を並列に配置してもよい。以下、本実施の形態に係る第１インバータ１００ａ、第２インバータ１００ｂの構成について説明する。第１インバータ１００ａ、第２インバータ１００ｂは同様の構成となっているため、以下では、両者を区別せずに、インバータ１００と総称して説明を行う。【０１０３】
インバータ１００は、Ｈブリッジ回路１０、トランス１２、電流電圧変換部１４、駆動電圧検出部２０、制御回路３０、キャパシタＣ１０を含む。【０１０４】
Ｈブリッジ回路１０は、第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２の４つのパワートランジスタを含む。【０１０５】
第１ハイサイドトランジスタＭＨ１は、一端が、入力電圧Ｖｉｎの印加される入力端子１０２に接続され、他端が、トランス１２の１次側コイル１２ａの第１端子に接続される。第１ローサイドトランジスタＭＬ１は、一端が、電位の固定された接地端子に接続され、他端が１次側コイル１２ａの第１端子に接続される。第２ハイサイドトランジスタＭＨ２は、一端が、入力端子１０２に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイルの第２端子に接続される。第２ローサイドトランジスタＭＬ２は、一端が、接地端子に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイル１２ａの第２端子に接続される。【０１０６】
電流電圧変換部１４は、トランス１２の２次側コイル１２ｂの電流経路上に設けられる。電流電圧変換部１４は、２次側コイル１２ｂに流れる電流、すなわちＥＥＦＬ２１０に流れる電流を電圧に変換し、検出電圧Ｖｄｅｔとして出力する。電流電圧変換部１４は、整流回路１６、フィルタ１８を含む。【０１０７】
整流回路１６は、第１ダイオードＤ１、第２ダイオードＤ２、第１抵抗Ｒ１を含む。第１ダイオードＤ１はアノードが接地され、カソードが２次側コイル１２ｂの一端に接続されている。第２ダイオードＤ２のアノードは、第１ダイオードＤ１のカソードと接続される。第１抵抗Ｒ１は、第２ダイオードＤ２のカソードと接地間に設けられる。２次側コイル１２ｂに流れる交流電流は、第１ダイオードＤ１、第２ダイオードＤ２によって半波整流され、第１抵抗Ｒ１に流れる。第１抵抗Ｒ１には、２次側コイル１２ｂに流れる電流に比例した電圧降下が発生する。整流回路１６は、第１抵抗Ｒ１で発生した電圧降下を出力する。【０１０８】
フィルタ１８は、第２抵抗Ｒ２、第１キャパシタＣ１を含むローパスフィルタである。フィルタ１８は、整流回路１６の出力電圧の高周波成分を除去した検出電圧Ｖｄｅｔを、制御回路３０に帰還する。【０１０９】
駆動電圧検出部２０は、整流回路２２、フィルタ２４を含んで構成され、インバータ１００の出力端子１０４と接地間に設けられる。駆動電圧検出部２０は、インバータ１００から出力される駆動電圧Ｖｄｒｖに応じた直流の帰還電圧Ｖｆｂを生成し、制御回路３０に帰還する。【０１１０】
整流回路２２は、第２キャパシタＣ２、第３キャパシタＣ３、第３ダイオードＤ３、第４ダイオードＤ４、第３抵抗Ｒ３、第４抵抗Ｒ４を含む。第２キャパシタＣ２および第３キャパシタＣ３は、出力端子１０４と接地間に直列に接続される。第３ダイオードＤ３のアノードは接地され、カソードは、第２キャパシタＣ２と第３キャパシタＣ３の接続点に接続される。また、第４ダイオードＤ４のアノードは、第３ダイオードＤ３のカソードと接続される。第４ダイオードＤ４のカソードと接地間には、第３抵抗Ｒ３および第４抵抗Ｒ４が直列に接続される。出力端子１０４から出力される駆動電圧Ｖｄｒｖは、交流電圧であり、第２キャパシタＣ２、第３キャパシタＣ３によって分圧される。分圧された駆動電圧Ｖｄｒｖは、第３ダイオードＤ３および第４ダイオードＤ４によって半波整流され、さらに第３抵抗Ｒ３および第４抵抗Ｒ４によって分圧される。第３抵抗Ｒ３および第４抵抗Ｒ４によって分圧された駆動電圧は、フィルタ２４へと出力される。【０１１１】
フィルタ２４は、整流回路２２から出力される信号の高周波成分を除去した帰還電圧Ｖｆｂを、制御回路３０へと帰還する。フィルタ２４は、フィルタ１８と同様に抵抗およびキャパシタを用いて構成してもよい。【０１１２】
制御回路３０は、帰還された検出電圧Ｖｄｅｔ、帰還電圧Ｖｆｂにもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。Ｈブリッジ回路１０の制御によって、トランス１２の１次側コイル１２ａに、スイッチング電圧が供給される。その結果、トランス１２でエネルギ変換が行われ、２次側コイル１２ｂに接続されたＥＥＦＬ２１０には、第１駆動電圧Ｖｄｒｖ１が供給される。【０１１３】
以下、制御回路３０の構成について説明する。制御回路３０は、外部に接続されるＨブリッジ回路１０のトランジスタをオンオフすることにより、インバータ１００のトランス１２をスイッチング制御する。図８は、第２の実施の形態に係る制御回路３０の構成を示すブロック図である。はじめに、このブロック図にもとづき、制御回路３０全体の動作の概要を説明する。【０１１４】
制御回路３０は、パルス幅変調器６０、第１保護回路５０、第２保護回路４０、論理制御部７０、ソフトスタート制御部７２、バースト調光制御部９３、を含み、１つの半導体基板上に一体集積化された機能ＩＣである。制御回路３０は、入力端子Ｐ１〜Ｐ４を備える。第１入力端子Ｐ１には、検出電圧Ｖｄｅｔが、第２入力端子Ｐ２には、帰還電圧Ｖｆｂが、第３入力端子Ｐ３には、アナログ調光制御電圧Ｖｄｉｍ１が、第４入力端子Ｐ４には、バースト調光制御電圧Ｖｄｉｍ２がそれぞれ入力される。【０１１５】
制御回路３０は、外部から第３入力端子Ｐ３に入力されるアナログ調光制御電圧Ｖｄｉｍ１にもとづき、駆動対象のＥＥＦＬ２１０の電流を帰還制御して、駆動対象のＥＥＦＬ２１０の輝度を調節する。また、制御回路３０は、第４入力端子Ｐ４に入力されるバースト調光制御電圧Ｖｄｉｍ２にもとづき、ＥＥＦＬ２１０の発光を間欠的に行うことにより、実効的な発光輝度を制御する。【０１１６】
パルス幅変調器６０は、インバータ１００の起動時において、ＥＥＦＬ２１０が点灯する前は、帰還電圧Ｖｆｂにもとづき、駆動電圧Ｖｄｒｖを安定化させる。ＥＥＦＬ２１０に対して所定の駆動電圧Ｖｄｒｖが供給され点灯すると、ランプの放電が開始されるため駆動電圧Ｖｄｒｖは低下する。パルス幅変調器６０は、ＥＥＦＬ２１０が点灯すると、ランプに流れる電流に応じた検出電圧Ｖｄｅｔにもとづいて、ランプに流れる駆動電流Ｉｄｒｖを安定化させ、所望の輝度で発光させる。パルス幅変調器６０は、帰還によりデューティ比が変化するパルス幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｔｉｏｎ）信号Ｖｐｗｍ１を生成する。【０１１７】
第１保護回路５０は、インバータ１００の回路異常を検出して回路保護を実行するブロックである。第１保護回路５０は、所定の異常検出時間Ｔａの間、回路異常が持続するとハイレベルとなるスイッチング停止信号Ｓ６を論理制御部７０に対して出力する。【０１１８】
論理制御部７０は、ＰＷＭ信号Ｖｐｗｍ１のデューティ比にもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。Ｈブリッジ回路１０がスイッチング制御される結果、直流電圧である入力電圧Ｖｉｎが交流電圧に変換され、駆動電圧Ｖｄｒｖとして出力される。また、論理制御部７０は、スイッチング停止信号Ｓ６がハイレベルとなると、回路保護のためにＨブリッジ回路１０のトランジスタのスイッチングを停止する。【０１１９】
第２保護回路４０は、インバータ１００の出力電圧Ｖｄｒｖに応じた帰還電圧Ｖｆｂをモニタし、出力電圧Ｖｄｒｖの振幅が所定値より低い状態を検出する。このような状態は、インバータ１００の出力端子１０４の地絡などにより発生するものである。第２保護回路４０は、地絡等の異常を検出するとハイレベルとなる短絡検出信号Ｓ７を出力する。第１保護回路５０は、ハイレベルの短絡検出信号Ｓ７が入力されると、上述の異常検出期間Ｔａを短く設定して時間測定を開始し、スイッチング停止までの時間を短縮して回路保護を強化する。また、パルス幅変調器６０は、ハイレベルの短絡検出信号Ｓ７が入力されると、検出電圧Ｖｄｅｔが低下する方向、すなわちＥＥＦＬ２１０に流れる駆動電流Ｉｄｒｖが低下する方向に帰還をかけ、回路保護を強化する。【０１２０】
ソフトスタート制御部７２は、インバータ１００の出力電圧Ｖｄｒｖを徐々に上昇させるソフトスタートを制御するブロックである。ソフトスタート制御部７２は、第２保護回路４０の電圧源４２に対して、ソフトスタート制御信号ＳＳを出力する。このソフトスタート制御信号ＳＳは、たとえば、制御回路３０によるインバータ１００の起動開始が開始されてからの起動期間、ハイレベルとなり、その後ローレベルとなる信号である。ソフトスタート制御部７２は、インバータ１００の起動開始後の所定時間を起動期間に設定してもよいし、ソフトスタートを制御するランプ波形のソフトスタート電圧が所定の電位に達するまでの期間を起動期間に設定してもよい。第２保護回路４０は、ソフトスタート制御信号ＳＳがハイレベルの期間、帰還電圧Ｖｆｂと比較すべきしきい値電圧を低下させる。【０１２１】
バースト調光制御部９３は、バースト調光制御電圧Ｖｄｉｍ２にもとづいて、ＥＥＦＬ２１０の発光を間欠的に停止することにより、実効的な発光輝度を制御するブロックである。バースト調光制御部９３は、パルス幅変調されたバースト信号Ｓ８をパルス幅変調器６０へと出力する。パルス幅変調器６０は、バースト信号Ｓ８を参照し、発光停止が指示されるとＰＷＭ信号Ｖｐｗｍ１をハイレベルまたはローレベルに固定する。【０１２２】
以下、各回路ブロックの構成について詳細に説明する。
図９は、パルス幅変調器６０、第１保護回路５０、第２保護回路４０の構成を示す回路図である。
パルス幅変調器６０は、第１定電流源ＣＣＳ１、第２定電流源ＣＣＳ２、第１誤差増幅器ＥＡ１、第２誤差増幅器ＥＡ２、第１バイポーラトランジスタＱ１、第２バイポーラトランジスタＱ２、ＡＮＤゲート６２、ＰＷＭコンパレータ６４、三角波信号生成部６６、電圧源６８、アナログ調光停止スイッチＳＷ１、バッファＢＵＦ１を含む。【０１２３】
電圧源６８は、ＥＥＦＬ２１０に流す電流の上限値を設定する基準電圧Ｖｒｅｆｉを生成する。第１誤差増幅器ＥＡ１は、２つの反転入力端子を備え、その一方に、電圧源６８から出力される基準電圧Ｖｒｅｆｉが、他方に外部から入力されるアナログ調光制御電圧Ｖｄｉｍ１が入力される。第１誤差増幅器ＥＡ１の非反転入力端子には、電流電圧変換部１４から帰還された検出電圧Ｖｄｅｔが入力される。第１誤差増幅器ＥＡ１は、アナログ調光制御電圧Ｖｄｉｍ１および基準電圧Ｖｒｅｆｉのいずれか低い電圧と、検出電圧Ｖｄｅｔとの誤差を増幅する。【０１２４】
第１誤差増幅器ＥＡ１の出力信号Ｓ１は、エミッタ接地された第１バイポーラトランジスタＱ１のベースに入力される。第１バイポーラトランジスタＱ１のコレクタには、定電流Ｉｃ１を生成する第１定電流源ＣＣＳ１が接続される。【０１２５】
一方、第２誤差増幅器ＥＡ２の反転入力端子には、基準電圧Ｖｒｅｆｖが入力され、非反転入力端子には、帰還電圧Ｖｆｂが入力される。第２誤差増幅器ＥＡ２は、基準電圧Ｖｒｅｆｖと、帰還電圧Ｖｆｂとの誤差を増幅する。【０１２６】
第２誤差増幅器ＥＡ２の出力信号Ｓ２は、エミッタ接地された第２バイポーラトランジスタＱ２のベースに入力される。第２バイポーラトランジスタＱ２は、ダブルコレクタのＮＰＮ型バイポーラトランジスタであって、一方のコレクタには、第１定電流源ＣＣＳ１が接続され、他方のコレクタには、第２定電流Ｉｃ２を生成する第２定電流源ＣＣＳ２が接続される。【０１２７】
第１定電流源ＣＣＳ１と第１バイポーラトランジスタＱ１、第２バイポーラトランジスタＱ２のコレクタとの接続点に現れる電圧（以下、誤差電圧Ｖｅｒｒという）は、ＰＷＭコンパレータ６４の反転入力端子へと入力される。【０１２８】
ここで、ＥＥＦＬ２１０が点灯する以前において、ＥＥＦＬ２１０すなわちトランス１２の２次側コイル１２ｂには電流が流れず、検出電圧Ｖｄｅｔが低くなり、基準電圧Ｖｒｅｆｉとの誤差が大きくなる。その結果、信号Ｓ１が低下し、第１バイポーラトランジスタＱ１はオフする。この間、第１定電流源ＣＣＳ１により生成される定電流Ｉｃ１は、第２バイポーラトランジスタＱ２に流れることになる。その結果、誤差電圧Ｖｅｒｒは、第２誤差増幅器ＥＡ２および第２バイポーラトランジスタＱ２によって生成され、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆｖに近づくように帰還がかかる。【０１２９】
ＥＥＦＬ２１０が点灯して駆動電流Ｉｄｒｖが流れると、駆動電圧Ｖｄｒｖが低下する。その結果、帰還電圧Ｖｆｂが低くなり、基準電圧Ｖｒｅｆｖとの誤差が大きくなるため、信号Ｓ２が低下して、第２バイポーラトランジスタＱ２がオフする。ＥＥＦＬ２１０が点灯して駆動電流Ｉｄｒｖが流れることにより、検出電圧Ｖｄｅｔが高くなり、基準電圧Ｖｒｅｆｉに近づく。その結果、電圧Ｓ１が高くなり、第１バイポーラトランジスタＱ１がオンする。すなわち、ＥＥＦＬ２１０が点灯すると、誤差電圧Ｖｅｒｒは、第１誤差増幅器ＥＡ１および第１バイポーラトランジスタＱ１によって生成され、検出電圧Ｖｄｅｔが、基準電圧Ｖｒｅｆｉに近づくように帰還がかかる。【０１３０】
三角波信号生成部６６は所定の周波数を有する三角波状の三角波信号Ｖｏｓｃ１を生成する。ＰＷＭコンパレータ６４は、誤差電圧Ｖｅｒｒと、三角波信号生成部６６から出力される三角波信号Ｖｏｓｃ１と、を比較し、Ｖｅｒｒ＜Ｖｏｓｃ１のときハイレベル、Ｖｅｒｒ＞Ｖｏｓｃ１のときローレベルとなるＰＷＭ信号Ｖｐｗｍ１を出力する。【０１３１】
ＰＷＭ信号Ｖｐｗｍは、ＥＥＦＬ２１０の点灯中は、検出電圧Ｖｄｅｔが、アナログ調光制御電圧Ｖｄｉｍ１および基準電圧Ｖｒｅｆｉのいずれか低い方の電圧に近づくようにデューティ比が帰還制御される。一方、ＥＥＦＬ２１０が非点灯の場合、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆｖに近づくように帰還制御される。【０１３２】
パルス幅変調器６０において、電圧源６８は可変電圧源である。電圧源６８は、第２保護回路４０から出力される短絡検出信号Ｓ７がハイレベルとなると、基準電圧Ｖｒｅｆｉを低下させる。たとえば、電圧源６８は、短絡検出信号Ｓ７がハイレベルのとき、基準電圧Ｖｒｅｆｉを通常時の１／４倍程度に設定する。【０１３３】
アナログ調光制御電圧Ｖｄｉｍ１が入力される第３入力端子Ｐ３と、第１誤差増幅器ＥＡ１の反転入力端子の間には、アナログ調光停止スイッチＳＷ１およびバッファＢＵＦ１が設けられる。アナログ調光停止スイッチＳＷ１のオン、オフは、ＡＮＤゲート６２の出力にもとづいて制御される。ＡＮＤゲート６２の一方の入力端子には、第２保護回路４０から出力される短絡検出信号Ｓ７が、論理反転して入力される。また、ＡＮＤゲート６２の他方の入力端子には、第１保護回路５０から出力され、回路異常時にハイレベルとなる異常検出信号Ｓ５が反転して入力される。アナログ調光停止スイッチＳＷ１は、ソフトスタート制御部７２の出力信号Ｓ９がハイレベルのときオン、ローレベルのときオフする。【０１３４】
第１保護回路５０は、第１異常検出コンパレータＣＭＰ１、第２異常検出コンパレータＣＭＰ２、ＯＲゲート５６、タイマ回路５８を含む。第１異常検出コンパレータＣＭＰ１は、誤差電圧Ｖｅｒｒを、しきい値電圧Ｖｔｈ１と比較し、Ｖｅｒｒ＞Ｖｔｈ１のときハイレベルとなる異常検出信号Ｓ３を出力する。異常検出信号Ｓ３は、検出電圧Ｖｄｅｔが基準電圧Ｖｒｅｆｉに安定化されず、さらに帰還電圧Ｖｆｂも基準電圧Ｖｒｅｆｖに安定化されないときにハイレベルとなる。【０１３５】
また、第２異常検出コンパレータＣＭＰ２は、第２定電流源ＣＣＳ２と第２バイポーラトランジスタＱ２のコレクタの接続点に現れる電圧Ｖｃ２を、しきい値電圧Ｖｔｈ２と比較し、Ｖｃ２＜Ｖｔｈ２のときハイレベルとなる異常検出信号Ｓ４を出力する。電圧Ｖｃ２は、帰還電圧Ｖｆｂが高いほど低くなるため、異常検出信号Ｓ４は、過電圧状態においてハイレベルとなる。【０１３６】
ＯＲゲート５６は、２つの異常検出信号Ｓ３、Ｓ４の論理和を生成し、異常検出信号Ｓ５として出力する。異常検出信号Ｓ５は、回路が過電流、過電圧状態となった場合の他、ＥＥＦＬ２１０の非点灯時において、ハイレベルとなる。【０１３７】
もっとも、第１保護回路５０の異常検出手段はこれには限定されず、出力電圧の過電圧、出力電流の過電流、あるいは発熱異常などの、インバータの状態が正常な状態から逸脱した状態を検出できればよい。【０１３８】
異常検出信号Ｓ５は、タイマ回路５８に入力される。タイマ回路５８は、異常検出信号Ｓ５がハイレベルとなる期間を計測し、所定の異常検出時間Ｔａが経過するとハイレベルとなるスイッチング停止信号Ｓ６を、論理制御部７０に出力する。論理制御部７０は、スイッチング停止信号Ｓ６がハイレベルとなると、すなわち回路の異常状態が所定の時間持続するとＨブリッジ回路１０のスイッチング動作を停止する。【０１３９】
第２保護回路４０は、短絡検出コンパレータＣＭＰ３、電圧源４２を含む。電圧源４２は、所定のしきい値電圧（以下、短絡検出しきい値電圧Ｖｔｈ３という）を生成する。短絡検出コンパレータＣＭＰ３は、帰還電圧Ｖｆｂを、電圧源４２により生成される短絡検出しきい値電圧Ｖｔｈ３と比較し、Ｖｆｂ＜Ｖｔｈ３のときハイレベル、Ｖｆｂ＜Ｖｔｈ３のときローレベルとなる短絡検出信号Ｓ７を出力する。このようにして生成される短絡検出信号Ｓ７は、たとえばインバータ１００の出力端子１０４が地絡したときにハイレベルとなる。なお、第２保護回路４０がモニタする帰還電圧Ｖｆｂは、第２誤差増幅器ＥＡ２に入力される帰還電圧Ｖｆｂに比例した電圧であってもよい。【０１４０】
短絡検出信号Ｓ７は、第１保護回路５０、パルス幅変調器６０に出力されるとともに、アナログ調光停止スイッチＳＷ１、バースト調光制御スイッチＳＷ２のオンオフ制御に利用される。異常検出信号Ｓ５がハイレベルとなると、第１保護回路５０のタイマ回路５８において設定される異常検出時間Ｔａが短く、たとえば、通常時の１／１０程度に設定される。【０１４１】
電圧源４２は、ソフトスタート制御信号ＳＳがハイレベルの期間、短絡検出しきい値電圧Ｖｔｈ３を第１電圧値Ｖｔｈ３ａに設定し、ローレベルの期間、第１電圧値Ｖｔｈ３aより高い第２電圧値Ｖｔｈ３ｂに設定する。すなわち、制御回路３０の起動開始後の起動期間、電圧源４２から出力される短絡検出しきい値電圧Ｖｔｈ３は、起動期間経過後の通常動作時よりも低く設定される。【０１４２】
このようにして、第２保護回路４０は、インバータ１００の出力電圧Ｖｄｒｖに応じた帰還電圧Ｖｆｂをモニタし、帰還電圧Ｖｆｂが短絡検出しきい値電圧Ｖｔｈ３を下回ると、パルス幅変調器６０の電圧源６８により生成される基準電圧Ｖｒｅｆｉを低下せしめる。【０１４３】
図１０は、バースト調光制御部９３の構成を示す回路図である。バースト調光制御部９３は、バースト調光変調部９４、強制オフ回路９０を含む。【０１４４】
バースト調光変調部９４は、バースト調光用コンパレータ９５、第２三角波信号生成部９６を含む。第２三角波信号生成部９６は、第２三角波信号Ｖｏｓｃ２を生成する。第２三角波信号Ｖｏｓｃ２の周波数は、三角波信号生成部６６により生成される三角波信号Ｖｏｓｃ１よりも低く設定される。たとえば、三角波信号Ｖｏｓｃ１の周波数が数十から百ｋＨｚ程度の場合、第２三角波信号Ｖｏｓｃ２の周波数は、１００Ｈｚ程度に設定する。【０１４５】
バースト調光用コンパレータ９５は、バースト調光制御電圧Ｖｄｉｍ２を、第２三角波信号Ｖｏｓｃ２と比較する。バースト調光用コンパレータ９５の出力信号（以下、バーストＰＷＭ信号Ｖｐｗｍ２という）は、Ｖｄｉｍ２＞Ｖｏｓｃ２のときハイレベル、Ｖｄｉｍ２＜Ｖｏｓｃ２のときローレベルとなる。このバーストＰＷＭ信号Ｖｐｗｍ２は、強制オフ回路９０へと出力される。【０１４６】
強制オフ回路９０は、バースト調光用コンパレータ９５の出力信号であるバーストＰＷＭ信号Ｖｐｗｍ２がローレベルの期間、検出電圧ＶｄｅｔをＰＷＭ信号Ｖｐｗｍ１のデューティ比が実質的に０となる電圧値まで強制的に上昇させる。【０１４７】
この強制オフ回路９０は、電流源ＣＣＳ３、第５ダイオードＤ５、バースト調光制御スイッチＳＷ２、ＯＲゲート９２を含む。電流源ＣＣＳ３は定電流Ｉｃ３を生成する。第５ダイオードＤ５は、カソードが第１入力端子Ｐ１に接続され、アノードが電流源ＣＣＳ３に接続され、電流の逆流を防止する。バースト調光制御スイッチＳＷ２は、第５ダイオードＤ５のアノードと接地間に設けられる。バースト調光制御スイッチＳＷ２がオンのとき、定電流Ｉｃ３はバースト調光制御スイッチＳＷ２を介して接地に流れ、バースト調光制御スイッチＳＷ２がオフのとき、第５ダイオードＤ５を介して抵抗Ｒ１０に流れる。なお、抵抗Ｒ１０は、図６の抵抗Ｒ２、Ｒ１であってもよい。抵抗Ｒ１０に流れる電流（以下、バースト電流Ｉｐｗｍ２という）は、バーストＰＷＭ信号Ｖｐｗｍ２と同じデューティ比を有するパルス信号となる。【０１４８】
ＯＲゲート９２は、バースト調光変調部９４から出力されるバーストＰＷＭ信号Ｖｐｗｍ２、第２保護回路４０から出力される短絡検出信号Ｓ７、第１保護回路５０から出力される異常検出信号Ｓ５、の論理和を出力する。バースト調光制御スイッチＳＷ２は、ＯＲゲート９２の出力信号Ｓ１０がハイレベルのときオン、ローレベルのときオフとなる。【０１４９】
ＯＲゲート９２の出力信号Ｓ１０がローレベルとなり、バースト調光制御スイッチＳＷ２がオフすると、Ｉｐｗｍ２＝Ｉｃ３となり、抵抗Ｒ１０に電流が流れ込む。逆に、バースト調光制御スイッチＳＷ２がオンのとき、バースト電流Ｉｐｗｍ２＝０となる。【０１５０】
バースト調光制御スイッチＳＷ２がオフのとき、第１入力端子Ｐ１の電位、すなわち検出電圧Ｖｄｅｔは、Ｒ１０×Ｉｃ３で与えられる電位まで上昇する。定電流Ｉｃ３の電流値は、ＰＷＭ信号Ｖｐｗｍのデューティ比が実質的に０となる値に設定する。【０１５１】
抵抗Ｒ１０に電流が流れ、検出電圧Ｖｄｅｔが上昇すると、ＰＷＭ信号Ｖｐｗｍ１のレベルが固定され、Ｈブリッジ回路１０のスイッチング動作が停止する。その結果、ＥＥＦＬ２１０に駆動電圧Ｖｄｒｖが供給されなくなり、発光が停止する。すなわち、ＥＥＦＬ２１０の実効的な輝度は、バーストＰＷＭ信号Ｖｐｗｍ２のデューティ比によっても制御されることになる。【０１５２】
なお、異常検出信号Ｓ５もしくは短絡検出信号Ｓ７のいずれか一方がハイレベルとなると、ＯＲゲート９２の出力信号Ｓ１０は、バーストＰＷＭ信号Ｖｐｗｍ２によらずにハイレベルとなり、バースト調光制御スイッチＳＷ２はオンする。したがって、第２保護回路４０または第１保護回路５０により異常が検出されると、強制オフ回路９０は非アクティブとなり、バースト調光は無効化される。【０１５３】
以上のように構成される本実施の形態に係るインバータ１００の動作について説明する。
はじめに、アナログ調光制御電圧Ｖｄｉｍ１によるＥＥＦＬ２１０の輝度の調節について説明する。上述のように、パルス幅変調器６０は、ＥＥＦＬ２１０の点灯中、トランス１２の２次側コイル１２ｂの電流、すなわちＥＥＦＬ２１０に流れる駆動電流Ｉｄｒｖに応じた検出電圧Ｖｄｅｔが、外部から入力されるアナログ調光制御電圧Ｖｄｉｍ１に近づくようにデューティ比が帰還制御されるＰＷＭ信号Ｖｐｗｍ１を生成する。【０１５４】
図１１（ａ）〜（ｃ）は、インバータ１００の動作状態を示す電圧波形図である。図１１（ａ）は、アナログ調光制御電圧Ｖｄｉｍ１および基準電圧Ｖｒｅｆｉを、同図（ｂ）は、誤差電圧Ｖｅｒｒおよび三角波信号Ｖｏｓｃ１を、同図（ｃ）は、ＰＷＭ信号Ｖｐｍｗ１を示す。【０１５５】
図１１（ｂ）に示す誤差電圧Ｖｅｒｒは、Ｖｄｉｍ１＜Ｖｒｅｆｉの範囲では、アナログ調光制御電圧Ｖｄｉｍ１が大きくなるにしたがって上昇し、Ｖｄｉｍ１＞Ｖｒｅｆｉとなると、一定値となる。その結果、ＰＷＭ信号Ｖｐｗｍ１のデューティ比は、Ｖｄｉｍ１＜Ｖｒｅｆｉの範囲では、徐々に大きくなっていき、Ｖｄｉｍ１＞Ｖｒｅｆｉとなると、一定値となる。その結果、アナログ調光制御電圧Ｖｄｉｍ１が基準電圧Ｖｒｅｆｉよりも低いときには、検出電圧Ｖｄｅｔがアナログ調光制御電圧Ｖｄｉｍ１に近づくように帰還がかかるため、外部からの調光が実現できる。また、アナログ調光制御電圧Ｖｄｉｍ１が基準電圧Ｖｒｅｆｉよりも高くなると、検出電圧Ｖｄｅｔが基準電圧Ｖｒｅｆｉに近づくように帰還がかかるため、ＥＥＦＬ２１０を、制御回路３０により予め定められた輝度で発光させることができ、トランス１２の２次側コイル１２ｂに流れる駆動電流Ｉｄｒｖを、基準電圧Ｖｒｅｆｉで定まる電流値以下に制限することができる。【０１５６】
特に、ＥＥＦＬ２１０を並列に複数接続して駆動する場合、駆動電流Ｉｄｒｖは大きく消費電力も増大するため、駆動電流Ｉｄｒｖに上限を設けることにより、回路の安全性を高めることができる。【０１５７】
図１２（ａ）〜（ｅ）は、バースト調光について説明するためのタイムチャートである。図１２（ａ）は、バースト調光制御電圧Ｖｄｉｍ２および第２三角波信号Ｖｏｓｃ２を、同図（ｂ）は、バーストＰＷＭ信号Ｖｐｗｍ２を、同図（ｃ）は、検出電圧Ｖｄｅｔを、同図（ｄ）は、誤差電圧Ｖｅｒｒおよび三角波信号Ｖｏｓｃ１を、同図（ｅ）は、ＰＷＭ信号Ｖｐｗｍ１を示す。【０１５８】
時刻ｔ０以前において、Ｖｄｉｍ２＞Ｖｏｓｃ２のとき、バーストＰＷＭ信号Ｖｐｗｍ２はハイレベルであり、バースト調光制御スイッチＳＷ２がオンするため、検出電圧Ｖｄｅｔは、アナログ調光制御電圧Ｖｄｉｍ１と等しくなるように安定化されている。時刻ｔ０に、Ｖｄｉｍ２＜Ｖｏｓｃ２となると、バーストＰＷＭ信号Ｖｐｗｍ２はローレベルとなり、バースト調光制御スイッチＳＷ２がオフし、検出電圧Ｖｄｅｔが強制的に上昇される。その結果、誤差電圧Ｖｅｒｒが三角波信号Ｖｏｓｃ１のボトム電圧より高くなり、ＰＷＭ信号Ｖｐｗｍ１はローレベルに固定されるため、インバータ１００のスイッチング動作が停止する。時刻ｔ１に、再びＶｄｉｍ２＞Ｖｏｓｃ２となると、インバータ１００のスイッチング動作が再開し、ＥＥＦＬ２１０は再点灯する。【０１５９】
本実施の形態に係るインバータ１００は、バースト調光制御電圧Ｖｄｉｍ２で定まる停止期間Ｔｘと、動作期間Ｔｙを交互に繰り返すことにより、ＥＥＦＬ２１０の輝度を制御している。バースト調光制御電圧Ｖｄｉｍ２が低くなるにしたがって、休止期間Ｔｘは長くなるため、発光輝度は低下する。【０１６０】
次に、インバータ１００の回路保護動作について説明する。図１３（ａ）〜（ｄ）および図１４（ａ）〜（ｄ）は、第２の実施の形態に係るインバータ１００の異常検出時の動作状態を示すタイムチャートである。これらのタイムチャートにおいて、説明を簡潔にするため、縦軸および横軸は、適宜拡大、縮小されている。【０１６１】
はじめに、図１３（ａ）〜（ｄ）を用いて、地絡が検出されない場合の動作について説明する。図１３（ａ）は、検出電圧Ｖｄｅｔおよびアナログ調光制御電圧Ｖｄｉｍ１を、同図（ｂ）は、誤差電圧Ｖｅｒｒを、同図（ｃ）は、異常検出信号Ｓ５（Ｓ３）を、同図（ｄ）は、スイッチング停止信号Ｓ６を示す。【０１６２】
時刻ｔ０以前において、検出電圧Ｖｄｅｔは、アナログ調光制御電圧Ｖｄｉｍ１（＜Ｖｒｅｆｉ）に安定化されており、ＥＥＦＬ２１０は外部から指示された輝度で発光している。このときの誤差電圧Ｖｅｒｒは、異常検出しきい値電圧Ｖｔｈ１より低い一定値をとる。【０１６３】
時刻ｔ０に、ＥＥＦＬ２１０に流れる電流が変動し、トランス１２の２次側コイル１２ｂの電流が変動すると、検出電圧Ｖｄｅｔも、電流の変動に併せて変動する。このとき、検出電圧Ｖｄｅｔと基準電圧Ｖｒｅｆｉの誤差を増幅して得られる誤差電圧Ｖｅｒｒも上昇し、異常検出しきい値電圧Ｖｔｈ１よりも高くなる。その結果、時刻ｔ０において、異常検出信号Ｓ５（＝Ｓ３）はハイレベルとなる。【０１６４】
時刻ｔ０に異常検出信号Ｓ５がハイレベルとなると、タイマ回路５８により異常検出時間Ｔａの測定が開始される。時刻ｔ０から異常検出時間Ｔａ経過後の時刻ｔ１に、スイッチング停止信号Ｓ６がハイレベルとなると、論理制御部７０はＨブリッジ回路１０のスイッチング制御を停止する。Ｈブリッジ回路１０のスイッチング制御が停止すると、２次側コイル１２ｂに流れる電流は減少し、検出電圧Ｖｄｅｔも０Ｖまで低下する。【０１６５】
このように、本実施の形態に係るインバータ１００は、非地絡時において、第１保護回路５０によって回路異常が検出されると、所定の異常検出時間Ｔａ１経過後に、スイッチング停止信号Ｓ６をハイレベルとして、Ｈブリッジ回路１０のスイッチング動作を停止し、回路保護を実行する。【０１６６】
次に、図１４（ａ）〜（ｄ）を参照して、地絡時における回路保護について説明する。図１４（ａ）は、検出電圧Ｖｄｅｔ、アナログ調光制御電圧Ｖｄｉｍ１および基準電圧Ｖｒｅｆｉを、同図（ｂ）は、帰還電圧Ｖｆｂを、同図（ｃ）は、短絡検出信号Ｓ７を、同図（ｄ）は、スイッチング停止信号Ｓ６を、それぞれ示す。【０１６７】
時刻ｔ０より前の期間、検出電圧Ｖｄｅｔは、アナログ調光制御電圧Ｖｄｉｍ１（＜Ｖｒｅｆｉ）に等しくなるように安定化され、ＥＥＦＬ２１０の輝度は、アナログ調光制御電圧Ｖｄｉｍ１によって制御されている。【０１６８】
時刻ｔ０に、インバータ１００の出力端子１０４が地絡する。出力端子１０４が地絡すると、ＥＥＦＬ２１０とは別に、接地に対する２つの電流経路が形成されるため、トランス１２の２次側コイル１２ｂの電流が増加する。【０１６９】
また、時刻ｔ０に出力端子１０４が地絡することにより、出力端子１０４に現れる駆動電圧Ｖｄｒｖの振幅が小さくなり、駆動電圧Ｖｄｒｖに応じた帰還電圧Ｖｆｂは０Ｖ近くまで低下する。時刻ｔ０に帰還電圧Ｖｆｂが短絡検出しきい値電圧Ｖｔｈ２より低くなると、短絡検出信号Ｓ７がハイレベルとなる。【０１７０】
時刻ｔ０に短絡検出信号Ｓ７がハイレベルとなると、タイマ回路５８は、異常検出時間Ｔａを短く設定して時間測定を開始する。その結果、時刻ｔ０から異常検出時間Ｔａ２経過後の時刻ｔ１’に、スイッチング停止信号Ｓ６がハイレベルとなり、インバータ１００が停止する。インバータ１００が停止すると、２次側コイル１２ｂに流れる電流は減少し、検出電圧Ｖｄｅｔも０Ｖまで低下する。【０１７１】
このように、本実施の形態に係る制御回路３０は、地絡検出をすると、異常検出時間Ｔａを短く設定し、非地絡時よりも短時間でインバータ１００を停止して回路保護を実行する。【０１７２】
また、時刻ｔ０に短絡検出信号Ｓ７がハイレベルとなることにより、パルス幅変調器６０の電圧源６８により生成される基準電圧Ｖｒｅｆｉが低下する。その結果、基準電圧Ｖｒｅｆｉは、アナログ調光制御電圧Ｖｄｉｍ１より低くなるため、外部からのアナログ調光が無効化される。時刻ｔ０以降、検出電圧Ｖｄｅｔは、低下した基準電圧Ｖｒｅｆｉに近づくように、すなわち、トランス１２の２次側コイル１２ｂに流れる電流が低下するように回路保護がかかる。【０１７３】
このように、本実施の形態に係る制御回路３０によれば、地絡時に基準電圧Ｖｒｅｆｉを通常の動作時に比べて低く設定することにより、インバータ１００が停止されるまでの期間、アナログ調光を無効化してインバータ１００の出力電流を低減し、地絡経路に流れる電流を低減するとともに、回路の消費電力を抑え、インバータ１００およびそれを搭載するセットの保護を強化することができる。【０１７４】
また、アナログ調光停止スイッチＳＷ１設けたことにより、第２保護回路４０によって地絡等の異常が検出された場合に、第１誤差増幅器ＥＡ１にアナログ調光制御電圧Ｖｄｉｍ１が入力されなくなる。その結果、ＥＥＦＬ２１０の輝度および電流を、基準電圧Ｖｒｅｆｉにもとづき確実に制御することができる。【０１７５】
さらに、第１保護回路５０によって駆動対象のＥＥＦＬ２１０の非点灯を検出した場合にも、アナログ調光停止スイッチＳＷ１をオフすることにより、アナログ調光制御を無効化して、基準電圧Ｖｒｅｆｉで定まる電流をＥＥＦＬ２１０に流すことにより、点灯しやすくすることができる。このような制御は、点灯しにくいＥＥＦＬを駆動する回路において、特に有効である。【０１７６】
さらに、本実施の形態に係る制御回路３０は、起動期間中に、電圧源４２により生成される短絡検出しきい値電圧Ｖｔｈ３を低下させる。その結果、出力電圧Ｖｄｒｖを起動後に緩やかに上昇させるソフトスタートを行う場合に、短絡により出力電圧Ｖｄｒｖが低い状態と、ソフトスタートにより出力電圧Ｖｄｒｖが低い状態を判別することができ、起動期間を、第２保護回路４０による回路保護から除外することができる。【０１７７】
さらに、実施の形態では、異常検出信号Ｓ５、短絡検出信号Ｓ７のいずれか一方がハイレベルのとき、すなわち第１保護回路５０または第２保護回路４０において異常が検出されると、強制オフ回路９０にバースト調光制御スイッチＳＷ２をオンして、バースト調光を無効化している。その結果、ＥＥＦＬ２１０が消灯した場合にも、再点灯しやすくすることができる。【０１７８】
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。【０１７９】
実施の形態において、制御回路３０の第１保護回路５０は、第１誤差増幅器ＥＡ１から出力される誤差電圧Ｖｅｒｒをモニタして、ＥＥＦＬ２１０の非点灯を検出したが、本発明はこれには限定されない。第１保護回路５０は、出力電圧Ｖｄｒｖに応じた電圧Ｖｆｂをモニタし、この電圧がしきい値電圧を超えたときに、非点灯と判断してもよい。【０１８０】
制御回路３０は、すべて一体集積化されていてもよく、あるいは、その一部がディスクリート部品やチップ部品で構成されていてもよい。また、制御回路３０は、Ｈブリッジ回路１０を含んで集積化されてもよい。どの部分をどの程度集積化するかは、インバータ１００の仕様、コストや占有面積などによって決めればよい。【０１８１】
本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。【０１８２】
実施の形態では、発光装置２００において、ＥＥＦＬ２１０の両端に２つのインバータ１００を接続して、逆相の駆動電圧で駆動する場合について説明したが、これには限定されず、ひとつのインバータ１００で、一端の電圧が固定されたＥＥＦＬ２１０を駆動してもよい。また、駆動対象の蛍光管は、ＥＥＦＬに限定されるものではなく、ＣＣＦＬなど他の蛍光管であってもよい。また、本実施の形態に係るインバータ１００により駆動される負荷は、蛍光管に限定されるものではなく、その他、交流の高電圧を必要とする様々なデバイスの駆動に適用することができ、回路保護を図ることができる。【０１８３】
（第３の実施の形態）
図１５は、本発明の第３の実施の形態に係る発光装置２００の構成を示す回路図である。図１６は、図１５の発光装置２００が搭載される液晶テレビ３００の構成を示すブロック図である。液晶テレビ３００は、アンテナ３１０と接続される。アンテナ３１０は、放送波を受信して受信部３０４に受信信号を出力する。受信部３０４は、受信信号を検波、増幅して、信号処理部３０６へと出力する。信号処理部３０６は、変調されたデータを復調して得られる画像データを液晶ドライバ３０８に出力する。液晶ドライバ３０８は、画像データを走査線ごとに液晶パネル３０２へと出力し、映像、画像を表示する。液晶パネル３０２の背面には、バックライトとして複数の発光装置２００が配置されている。信号処理部３０６は、液晶テレビ３００の動作状態や、ユーザの操作に従って発光装置２００の発光輝度を制御するために、アナログ調光制御電圧Ｖｄｉｍ１を出力する。【０１８４】
本実施の形態に係る図１５の発光装置２００は、このような液晶パネル３０２のバックライトとして好適に用いることができる。以下、図１５に戻り、発光装置２００の構成および動作について詳細に説明する。【０１８５】
本実施の形態に係る発光装置２００は、ＥＥＦＬ２１０、第１インバータ１００ａ、第２インバータ１００ｂを含む。ＥＥＦＬ２１０は、液晶パネル３０２の背面に配置される。第１インバータ１００ａ、第２インバータ１００ｂは、ＤＣ／ＡＣコンバータであり、直流電源から出力され、入力端子１０２に入力される入力電圧Ｖｉｎを交流電圧に変換、昇圧し、ＥＥＦＬ２１０の第１端子２１２、第２端子２１４に、それぞれ、第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２を供給する。第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２は、互いに逆相となる交流電圧である。【０１８６】
図１５において、ＥＥＦＬ２１０は１つ示されているが、複数を並列に配置してもよい。以下、本実施の形態に係る第１インバータ１００ａ、第２インバータ１００ｂの構成について説明する。第１インバータ１００ａ、第２インバータ１００ｂは同様の構成となっているため、以下では、両者を区別せずに、インバータ１００と総称して説明を行う。【０１８７】
インバータ１００は、Ｈブリッジ回路１０、トランス１２、電流電圧変換部１４、駆動電圧検出部２０、制御回路３０、キャパシタＣ１０を含む。【０１８８】
Ｈブリッジ回路１０は、第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２の４つのパワートランジスタを含む。【０１８９】
第１ハイサイドトランジスタＭＨ１は、一端が、入力電圧Ｖｉｎの印加される入力端子１０２に接続され、他端が、トランス１２の１次側コイル１２ａの第１端子に接続される。第１ローサイドトランジスタＭＬ１は、一端が、電位の固定された接地端子に接続され、他端が１次側コイル１２ａの第１端子に接続される。第２ハイサイドトランジスタＭＨ２は、一端が、入力端子１０２に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイルの第２端子に接続される。第２ローサイドトランジスタＭＬ２は、一端が、接地端子に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイル１２ａの第２端子に接続される。【０１９０】
電流電圧変換部１４は、トランス１２の２次側コイル１２ｂの電流経路上に設けられる。電流電圧変換部１４は、２次側コイル１２ｂに流れる電流、すなわちＥＥＦＬ２１０に流れる駆動電流Ｉｄｒｖを電圧に変換し、第１検出電圧Ｖｄｅｔ１として出力する。電流電圧変換部１４は、整流回路１６、フィルタ１８を含み構成される。【０１９１】
整流回路１６は、第１ダイオードＤ１、第２ダイオードＤ２、第１抵抗Ｒ１を含む。第１ダイオードＤ１はアノードが接地され、カソードが２次側コイル１２ｂの一端に接続されている。第２ダイオードＤ２のアノードは、第１ダイオードＤ１のカソードと接続される。第１抵抗Ｒ１は、第２ダイオードＤ２のカソードと接地間に設けられる。２次側コイル１２ｂに流れる交流電流は、第１ダイオードＤ１、第２ダイオードＤ２によって半波整流され、第１抵抗Ｒ１に流れる。第１抵抗Ｒ１には、２次側コイル１２ｂに流れる電流に比例した電圧降下が発生する。整流回路１６は、第１抵抗Ｒ１で発生した電圧降下を出力する。【０１９２】
フィルタ１８は、第２抵抗Ｒ２、第１キャパシタＣ１を含むローパスフィルタである。フィルタ１８は、整流回路１６の出力電圧の高周波成分を除去した第１検出電圧Ｖｄｅｔ１を、制御回路３０に帰還する。【０１９３】
駆動電圧検出部２０は、整流回路２２、フィルタ２４を含んで構成され、インバータ１００の出力端子１０４と接地間に設けられる。駆動電圧検出部２０は、インバータ１００から出力される駆動電圧Ｖｄｒｖに応じた直流の第２検出電圧Ｖｄｅｔ２を生成し、制御回路３０に帰還する。【０１９４】
整流回路２２は、第２キャパシタＣ２、第３キャパシタＣ３、第３ダイオードＤ３、第４ダイオードＤ４、第３抵抗Ｒ３、第４抵抗Ｒ４を含む。第２キャパシタＣ２および第３キャパシタＣ３は、出力端子１０４と接地間に直列に接続される。第３ダイオードＤ３のアノードは接地され、カソードは、第２キャパシタＣ２と第３キャパシタＣ３の接続点に接続される。また、第４ダイオードＤ４のアノードは、第３ダイオードＤ３のカソードと接続される。第４ダイオードＤ４のカソードと接地間には、第３抵抗Ｒ３および第４抵抗Ｒ４が直列に接続される。出力端子１０４から出力される駆動電圧Ｖｄｒｖは、交流電圧であり、第２キャパシタＣ２、第３キャパシタＣ３によって分圧される。分圧された駆動電圧Ｖｄｒｖは、第３ダイオードＤ３および第４ダイオードＤ４によって半波整流され、さらに第３抵抗Ｒ３および第４抵抗Ｒ４によって分圧される。第３抵抗Ｒ３および第４抵抗Ｒ４によって分圧された駆動電圧は、フィルタ２４へと出力される。【０１９５】
フィルタ２４は、整流回路２２から出力される信号の高周波成分を除去した第２検出電圧Ｖｄｅｔ２を、制御回路３０へと帰還する。フィルタ２４は、フィルタ１８と同様に抵抗およびキャパシタを用いて構成してもよい。【０１９６】
制御回路３０は、帰還された第１検出電圧Ｖｄｅｔ１、第２検出電圧Ｖｄｅｔ２にもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。Ｈブリッジ回路１０の制御によって、トランス１２の１次側コイル１２ａに、スイッチング電圧が供給される。その結果、トランス１２でエネルギ変換が行われ、２次側コイル１２ｂに接続されたＥＥＦＬ２１０には、第１駆動電圧Ｖｄｒｖ１が供給される。【０１９７】
以下、制御回路３０の構成について説明する。制御回路３０は、外部に接続されるＨブリッジ回路１０のトランジスタをオンオフすることにより、インバータ１００のトランス１２をスイッチング制御する。図１７は、第３の実施の形態に係る制御回路３０の構成を示すブロック図である。はじめに、このブロック図にもとづき、制御回路３０全体の動作の概要を説明する。【０１９８】
制御回路３０は、パルス幅変調器６０、第１保護回路５０、第２保護回路４０、論理制御部７０、ソフトスタート制御部７２、周波数制御部８０を含み、１つの半導体基板上に一体集積化された機能ＩＣである。制御回路３０は、入力端子Ｐ１〜Ｐ３を備える。第１入力端子Ｐ１には、第１検出電圧Ｖｄｅｔ１が、第２入力端子Ｐ２には、第２検出電圧Ｖｄｅｔ２が、第３入力端子Ｐ３には、アナログ調光制御電圧Ｖｄｉｍ１が、それぞれ入力される。【０１９９】
パルス幅変調器６０は、インバータ１００の起動時において、ＥＥＦＬ２１０が点灯する前は、第２検出電圧Ｖｄｅｔ２にもとづき、駆動電圧Ｖｄｒｖを安定化させる。ＥＥＦＬ２１０に対して所定の駆動電圧Ｖｄｒｖが供給され点灯すると、ランプの放電が開始されるため駆動電圧Ｖｄｒｖは低下する。パルス幅変調器６０は、ＥＥＦＬ２１０が点灯すると、ランプに流れる駆動電流に応じた第１検出電圧Ｖｄｅｔ１にもとづいて、ランプに流れる駆動電流Ｉｄｒｖを安定化させ、所望の輝度で発光させる。パルス幅変調器６０は、帰還によりデューティ比が変化するパルス幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｔｉｏｎ）信号Ｖｐｗｍ１を生成する。【０２００】
第１保護回路５０は、インバータ１００の回路異常を検出して回路保護を実行するブロックである。第１保護回路５０は、所定の異常検出時間Ｔａの間、回路異常が持続するとハイレベルとなるスイッチング停止信号Ｓ６を論理制御部７０に対して出力する。【０２０１】
論理制御部７０は、ＰＷＭ信号Ｖｐｗｍ１のデューティ比にもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。Ｈブリッジ回路１０がスイッチング制御される結果、直流電圧である入力電圧Ｖｉｎが交流電圧に変換され、駆動電圧Ｖｄｒｖとして出力される。また、論理制御部７０は、スイッチング停止信号Ｓ６がハイレベルとなると、回路保護のためにＨブリッジ回路１０のトランジスタのスイッチングを停止する。【０２０２】
第２保護回路４０は、インバータ１００の出力電圧Ｖｄｒｖに応じた第２検出電圧Ｖｄｅｔ２をモニタし、出力電圧Ｖｄｒｖの振幅が所定値より低い状態を検出する。このような状態は、インバータ１００の出力端子１０４の地絡などにより発生するものである。第２保護回路４０は、地絡等の異常を検出するとハイレベルとなる短絡検出信号Ｓ７を出力する。第１保護回路５０は、ハイレベルの短絡検出信号Ｓ７が入力されると、上述の異常検出期間Ｔａを短く設定し、スイッチング停止までの時間を短縮して回路保護を強化する。また、パルス幅変調器６０は、ハイレベルの短絡検出信号Ｓ７が入力されると、第１検出電圧Ｖｄｅｔ１が低下する方向、すなわちＥＥＦＬ２１０に流れる駆動電流Ｉｄｒｖが低下する方向に帰還をかけ、回路保護を強化する。【０２０３】
ソフトスタート制御部７２は、インバータ１００の出力電圧Ｖｄｒｖを徐々に上昇させるソフトスタートを制御するブロックである。ソフトスタート制御部７２は、第２保護回路４０の電圧源４２に対して、ソフトスタート制御信号ＳＳを出力する。このソフトスタート制御信号ＳＳは、たとえば、制御回路３０によるインバータ１００の起動開始が開始されてからの起動期間、ハイレベルとなり、その後ローレベルとなる信号である。ソフトスタート制御部７２は、インバータ１００の起動開始後の所定時間を起動期間に設定してもよいし、ソフトスタートを制御するランプ波形のソフトスタート電圧が所定の電位に達するまでの期間を起動期間に設定してもよい。第２保護回路４０は、ソフトスタート制御信号ＳＳがハイレベルの期間、第２検出電圧Ｖｄｅｔ２と比較すべきしきい値電圧を低下させる。【０２０４】
周波数制御部８０は、トランス１２の２次側コイル１２ｂに流れる駆動電流Ｉｄｒｖおよびインバータ１００からＥＥＦＬ２１０に供給される駆動電圧Ｖｄｒｖそれぞれに応じた第１検出電圧Ｖｄｅｔ１、第２検出電圧Ｖｄｅｔ２をモニタする。周波数制御部８０は、駆動電流Ｉｄｒｖに応じた第１検出電圧Ｖｄｅｔ１が、所定の第１しきい値電圧より低く、または、駆動電圧Ｖｄｒｖに応じた第２検出電圧Ｖｄｅｔ２が、所定の第２しきい値電圧より高いとき、パルス幅変調器６０において生成される三角波信号の周波数を上昇させる。三角波信号Ｖｏｓｃ１の周波数を切り換えるため、周波数制御部８０は、周波数制御信号Ｓ１３を出力する。【０２０５】
以下、各回路ブロックの構成について詳細に説明する。
図１８は、パルス幅変調器６０、第１保護回路５０、第２保護回路４０の構成を示す回路図である。
パルス幅変調器６０は、第１定電流源ＣＣＳ１、第２定電流源ＣＣＳ２、第１誤差増幅器ＥＡ１、第２誤差増幅器ＥＡ２、第１バイポーラトランジスタＱ１、第２バイポーラトランジスタＱ２、ＡＮＤゲート６２、ＰＷＭコンパレータ６４、三角波信号生成部６６、電圧源６８、アナログ調光停止スイッチＳＷ１、バッファＢＵＦ１を含む。【０２０６】
電圧源６８は、ＥＥＦＬ２１０に流す電流の上限値を設定する基準電圧Ｖｒｅｆｉを生成する。第１誤差増幅器ＥＡ１は、２つの反転入力端子を備え、その一方に、電圧源６８から出力される基準電圧Ｖｒｅｆｉが、他方に外部から入力されるアナログ調光制御電圧Ｖｄｉｍ１が入力される。第１誤差増幅器ＥＡ１の非反転入力端子には、電流電圧変換部１４から帰還された第１検出電圧Ｖｄｅｔ１が入力される。第１誤差増幅器ＥＡ１は、アナログ調光制御電圧Ｖｄｉｍ１および基準電圧Ｖｒｅｆｉのいずれか低い電圧と、第１検出電圧Ｖｄｅｔ１との誤差を増幅する。【０２０７】
第１誤差増幅器ＥＡ１の出力信号Ｓ１は、エミッタ接地された第１バイポーラトランジスタＱ１のベースに入力される。第１バイポーラトランジスタＱ１のコレクタには、定電流Ｉｃ１を生成する第１定電流源ＣＣＳ１が接続される。【０２０８】
一方、第２誤差増幅器ＥＡ２の反転入力端子には、基準電圧Ｖｒｅｆｖが入力され、非反転入力端子には、第２検出電圧Ｖｄｅｔ２が入力される。第２誤差増幅器ＥＡ２は、基準電圧Ｖｒｅｆｖと、第２検出電圧Ｖｄｅｔ２との誤差を増幅する。【０２０９】
第２誤差増幅器ＥＡ２の出力信号Ｓ２は、エミッタ接地された第２バイポーラトランジスタＱ２のベースに入力される。第２バイポーラトランジスタＱ２は、ダブルコレクタのＮＰＮ型バイポーラトランジスタであって、一方のコレクタには、第１定電流源ＣＣＳ１が接続され、他方のコレクタには、第２定電流Ｉｃ２を生成する第２定電流源ＣＣＳ２が接続される。【０２１０】
第１定電流源ＣＣＳ１と第１バイポーラトランジスタＱ１、第２バイポーラトランジスタＱ２のコレクタとの接続点に現れる電圧（以下、誤差電圧Ｖｅｒｒという）は、ＰＷＭコンパレータ６４の反転入力端子へと入力される。【０２１１】
ここで、ＥＥＦＬ２１０が点灯する以前において、ＥＥＦＬ２１０すなわちトランス１２の２次側コイル１２ｂには電流が流れず、第１検出電圧Ｖｄｅｔ１が低くなり、基準電圧Ｖｒｅｆｉとの誤差が大きくなる。その結果、信号Ｓ１が低下し、第１バイポーラトランジスタＱ１はオフする。この間、第１定電流源ＣＣＳ１により生成される定電流Ｉｃ１は、第２バイポーラトランジスタＱ２に流れることになる。その結果、誤差電圧Ｖｅｒｒは、第２誤差増幅器ＥＡ２および第２バイポーラトランジスタＱ２によって生成され、第２検出電圧Ｖｄｅｔ２が基準電圧Ｖｒｅｆｖに近づくように帰還がかかる。【０２１２】
ＥＥＦＬ２１０が点灯して駆動電流Ｉｄｒｖが流れると、駆動電圧Ｖｄｒｖが低下する。その結果、第２検出電圧Ｖｄｅｔ２が低くなり、基準電圧Ｖｒｅｆｖとの誤差が大きくなるため、信号Ｓ２が低下して、第２バイポーラトランジスタＱ２がオフする。ＥＥＦＬ２１０が点灯して駆動電流Ｉｄｒｖが流れることにより、第１検出電圧Ｖｄｅｔ１が高くなり、基準電圧Ｖｒｅｆｉに近づく。その結果、電圧Ｓ１が高くなり、第１バイポーラトランジスタＱ１がオンする。すなわち、ＥＥＦＬ２１０が点灯すると、誤差電圧Ｖｅｒｒは、第１誤差増幅器ＥＡ１および第１バイポーラトランジスタＱ１によって生成され、第１検出電圧Ｖｄｅｔ１が、基準電圧Ｖｒｅｆｉに近づくように帰還がかかる。【０２１３】
三角波信号生成部６６は所定の周波数を有する三角波状の三角波信号Ｖｏｓｃ１を生成する。ＰＷＭコンパレータ６４は、誤差電圧Ｖｅｒｒと、三角波信号生成部６６から出力される三角波信号Ｖｏｓｃ１と、を比較し、Ｖｅｒｒ＜Ｖｏｓｃ１のときハイレベル、Ｖｅｒｒ＞Ｖｏｓｃ１のときローレベルとなるＰＷＭ信号Ｖｐｗｍ１を出力する。【０２１４】
ＰＷＭ信号Ｖｐｗｍは、ＥＥＦＬ２１０の点灯中は、第１検出電圧Ｖｄｅｔ１が、アナログ調光制御電圧Ｖｄｉｍ１および基準電圧Ｖｒｅｆｉのいずれか低い方の電圧に近づくようにデューティ比が帰還制御される。一方、ＥＥＦＬ２１０が非点灯の場合、第２検出電圧Ｖｄｅｔ２が基準電圧Ｖｒｅｆｖに近づくように帰還制御される。【０２１５】
パルス幅変調器６０において、電圧源６８は可変電圧源である。電圧源６８は、第２保護回路４０から出力される短絡検出信号Ｓ７がハイレベルとなると、基準電圧Ｖｒｅｆｉを低下させる。たとえば、電圧源６８は、短絡検出信号Ｓ７がハイレベルのとき、基準電圧Ｖｒｅｆｉを通常時の１／４倍程度に設定する。【０２１６】
アナログ調光制御電圧Ｖｄｉｍ１が入力される第３入力端子Ｐ３と、第１誤差増幅器ＥＡ１の反転入力端子の間には、アナログ調光停止スイッチＳＷ１およびバッファＢＵＦ１が設けられる。アナログ調光停止スイッチＳＷ１のオン、オフは、ＡＮＤゲート６２の出力にもとづいて制御される。ＡＮＤゲート６２の一方の入力端子には、第２保護回路４０から出力される短絡検出信号Ｓ７が、論理反転して入力される。また、ＡＮＤゲート６２の他方の入力端子には、第１保護回路５０から出力され、回路異常時にハイレベルとなる異常検出信号Ｓ５が反転して入力される。アナログ調光停止スイッチＳＷ１は、ソフトスタート制御部７２の出力信号Ｓ９がハイレベルのときオン、ローレベルのときオフする。【０２１７】
第１保護回路５０は、第１異常検出コンパレータＣＭＰ１、第２異常検出コンパレータＣＭＰ２、ＯＲゲート５６、タイマ回路５８を含む。第１異常検出コンパレータＣＭＰ１は、誤差電圧Ｖｅｒｒを、しきい値電圧Ｖｔｈ１と比較し、Ｖｅｒｒ＞Ｖｔｈ１のときハイレベルとなる異常検出信号Ｓ３を出力する。異常検出信号Ｓ３は、第１検出電圧Ｖｄｅｔ１が基準電圧Ｖｒｅｆｉに安定化されず、さらに第２検出電圧Ｖｄｅｔ２も基準電圧Ｖｒｅｆｖに安定化されないときにハイレベルとなる。【０２１８】
また、第２異常検出コンパレータＣＭＰ２は、第２定電流源ＣＣＳ２と第２バイポーラトランジスタＱ２のコレクタの接続点に現れる電圧Ｖｃ２を、しきい値電圧Ｖｔｈ２と比較し、Ｖｃ２＜Ｖｔｈ２のときハイレベルとなる異常検出信号Ｓ４を出力する。電圧Ｖｃ２は、第２検出電圧Ｖｄｅｔ２が高いほど低くなるため、異常検出信号Ｓ４は、過電圧状態においてハイレベルとなる。【０２１９】
ＯＲゲート５６は、２つの異常検出信号Ｓ３、Ｓ４の論理和を生成し、異常検出信号Ｓ５として出力する。異常検出信号Ｓ５は、回路が過電流、過電圧状態となった場合の他、ＥＥＦＬ２１０の非点灯時において、ハイレベルとなる。【０２２０】
もっとも、第１保護回路５０の異常検出手段はこれには限定されず、出力電圧の過電圧、出力電流の過電流、あるいは発熱異常などの、インバータの状態が正常な状態から逸脱した状態を検出できればよい。【０２２１】
異常検出信号Ｓ５は、タイマ回路５８に入力される。タイマ回路５８は、異常検出信号Ｓ５がハイレベルとなる期間を計測し、所定の異常検出時間Ｔａが経過するとハイレベルとなるスイッチング停止信号Ｓ６を、論理制御部７０に出力する。論理制御部７０は、スイッチング停止信号Ｓ６がハイレベルとなると、すなわち回路の異常状態が所定の時間持続するとＨブリッジ回路１０のスイッチング動作を停止する。【０２２２】
第２保護回路４０は、短絡検出コンパレータＣＭＰ３、電圧源４２を含む。電圧源４２は、所定のしきい値電圧（以下、短絡検出しきい値電圧Ｖｔｈ３という）を生成する。短絡検出コンパレータＣＭＰ３は、第２検出電圧Ｖｄｅｔ２を、電圧源４２により生成される短絡検出しきい値電圧Ｖｔｈ３と比較し、Ｖｄｅｔ２＜Ｖｔｈ３のときハイレベル、Ｖｄｅｔ２＜Ｖｔｈ３のときローレベルとなる短絡検出信号Ｓ７を出力する。このようにして生成される短絡検出信号Ｓ７は、たとえばインバータ１００の出力端子１０４が地絡したときにハイレベルとなる。なお、第２保護回路４０がモニタする第２検出電圧Ｖｄｅｔ２は、第２誤差増幅器ＥＡ２に入力される第２検出電圧Ｖｄｅｔ２に比例した電圧であってもよい。【０２２３】
異常検出信号Ｓ５は、第１保護回路５０、パルス幅変調器６０に出力されるとともに、アナログ調光停止スイッチＳＷ１、バースト調光制御スイッチＳＷ２のオンオフ制御に利用される。異常検出信号Ｓ５がハイレベルとなると、第１保護回路５０のタイマ回路５８において設定される異常検出時間Ｔａが短く、たとえば、通常時の１／１０程度に設定される。【０２２４】
電圧源４２は、ソフトスタート制御信号ＳＳがハイレベルの期間、短絡検出しきい値電圧Ｖｔｈ３を第１電圧値Ｖｔｈ３ａに設定し、ローレベルの期間、第１電圧値Ｖｔｈ３aより高い第２電圧値Ｖｔｈ３ｂに設定する。すなわち、制御回路３０の起動開始後の起動期間、電圧源４２から出力される短絡検出しきい値電圧Ｖｔｈ３は、起動期間経過後の通常動作時よりも低く設定される。【０２２５】
このようにして、第２保護回路４０は、インバータ１００の駆動電圧Ｖｄｒｖに応じた第２検出電圧Ｖｄｅｔ２をモニタし、第２検出電圧Ｖｄｅｔ２が短絡検出しきい値電圧Ｖｔｈ３を下回ると、パルス幅変調器６０の電圧源６８により生成される基準電圧Ｖｒｅｆｉを低下せしめる。【０２２６】
図１９は、周波数制御部８０の構成を示す回路図である。周波数制御部８０は、第１コンパレータＣＭＰ１１、第２コンパレータＣＭＰ１２、ラッチ回路８２、ＯＲゲート８４を含む。上述のように、周波数制御部８０は、駆動電流Ｉｄｒｖおよび駆動電圧Ｖｄｒｖそれぞれに応じた検出電圧をモニタして、トランス１２のスイッチング周波数を切り換える。【０２２７】
第１コンパレータＣＭＰ１１の非反転入力端子には、駆動電圧Ｖｄｒｖに応じた第１検出電圧Ｖｄｅｔ１が入力される。また、第１コンパレータＣＭＰ１１の２つの反転入力端子には、所定の基準電圧Ｖｔｈ１１と、抵抗Ｒ１１、Ｒ１２により分圧されたアナログ調光制御電圧Ｖｄｉｍ１が入力される。第１コンパレータＣＭＰ１１は、第１しきい値電圧Ｖｔｈ１１または、アナログ調光制御電圧Ｖｄｉｍ１に比例した電圧のうち、いずれか低い方を第１しきい値電圧に設定し、第１検出電圧Ｖｄｅｔ１と比較する。その結果、第１検出電圧Ｖｄｅｔ１の方が高いとき、ハイレベルを、第１検出電圧Ｖｄｅｔ１の方が低いとき、ローレベルを出力する。第１コンパレータＣＭＰ１１に入力される第１検出電圧Ｖｄｅｔ１は、適宜抵抗によって分圧されてもよい。【０２２８】
第２コンパレータＣＭＰ１２の非反転入力端子には、第２検出電圧Ｖｄｅｔ２が入力され、反転入力端子には、第２しきい値電圧Ｖｔｈ１２が入力される。第２コンパレータＣＭＰ１２は、第２検出電圧Ｖｄｅｔ２を、第２しきい値電圧Ｖｔｈ１２と比較し、Ｖｄｅｔ２＞Ｖｔｈ１２のときハイレベル、Ｖｄｅｔ２＜Ｖｔｈ１２のときローレベルを出力する。第２コンパレータＣＭＰ１２に入力される第２検出電圧Ｖｄｅｔ２は、適宜抵抗によって分圧されてもよい。【０２２９】
第２コンパレータＣＭＰ１２の出力信号（以下、第２比較信号Ｓ１２）は、ラッチ回路８２に入力される。ラッチ回路８２は、第２比較信号Ｓ１２をラッチする。ＯＲゲート８４は、第１コンパレータＣＭＰ１１の出力信号（以下、第１比較信号Ｓ１１という）と、第２比較信号Ｓ１２の論理和を周波数制御信号Ｓ１３として、三角波信号生成部６６へと出力し、三角波信号Ｖｏｓｃ１の周波数を制御する。【０２３０】
図２０は、三角波信号生成部６６の構成例を示す回路図である。三角波信号生成部６６は、第１コンパレータＣＭＰ２１、第２コンパレータＣＭＰ２２、ＲＳフリップフロップＦＦ１、充電用定電流源ＣＣＳ２０、放電用定電流源ＣＣＳ２１、キャパシタＣ２０を含む。【０２３１】
充電用定電流源ＣＣＳ２０は、一端が接地されたキャパシタＣ２０に電流を供給して充電するための電流源であり、放電用定電流源ＣＣＳ２１は、キャパシタＣ２０から電荷を引き抜き、放電するための電流源である。キャパシタＣ２０に現れる電圧が、三角波信号Ｖｏｓｃ１として出力される。【０２３２】
第１コンパレータＣＭＰ２１は、三角波信号Ｖｏｓｃ１の電位を、出力すべき三角波信号のピーク値を設定する最大電圧Ｖｍａｘと比較する。第１コンパレータＣＭＰ２１は、Ｖｏｓｃ＞Ｖｍａｘとなるとハイレベルを出力する。また、第２コンパレータＣＭＰ２２は、三角波信号Ｖｏｓｃの電位を、出力すべき三角波信号のボトム値を設定する最小電圧Ｖｍｉｎと比較する。第２コンパレータＣＭＰ２２は、Ｖｏｓｃ＜Ｖｍｉｎとなるとハイレベルを出力する。【０２３３】
第１コンパレータＣＭＰ２１、第２コンパレータＣＭＰ２２の出力信号は、それぞれＲＳフリップフロップＦＦ１のセット端子、リセット端子に入力される。ＲＳフリップフロップＦＦ１の出力信号Ｖｑは、充電用定電流源ＣＣＳ２０に出力され、反転出力信号＊Ｖｑは、放電用定電流源ＣＣＳ２１へと出力される。充電用定電流源ＣＣＳ２０は、出力信号Ｖｑがハイレベルのときオンし、充電電流ＩｃｈによりキャパシタＣ２０を充電する。また、放電用定電流源ＣＣＳ２１は、反転出力信号＊Ｖｑがハイレベルのときにオンし、放電電流ＩｄｉｓによりキャパシタＣ２０を放電する。【０２３４】
充電用定電流源ＣＣＳ２０、放電用定電流源ＣＣＳ２１には、周波数制御部８０から出力される周波数制御信号Ｓ１３が入力される。充電用定電流源ＣＣＳ２０、放電用定電流源ＣＣＳ２１はそれぞれ、周波数制御信号Ｓ１３がハイレベルとなると、充電電流Ｉｃｈ、放電電流Ｉｄｉｓを増加させる。たとえば、周波数制御信号Ｓ１３がハイレベルのとき、充電電流Ｉｃｈ、放電電流Ｉｄｉｓを１０倍に設定すると、三角波信号Ｖｏｓｃ１の周波数は１０倍となる。【０２３５】
三角波信号生成部６６からは、ピーク電圧がＶｍａｘ、ボトム電圧がＶｍｉｎに設定された三角波信号Ｖｏｓｃが、周波数制御信号Ｓ１３に応じた周波数で出力される。なお、三角波信号生成部６６は、ヒステリシスコンパレータを用いて構成してもよい。【０２３６】
以上のように構成される本実施の形態に係るインバータ１００の動作について説明する。
はじめに、アナログ調光制御電圧Ｖｄｉｍ１によるＥＥＦＬ２１０の輝度の調節について説明する。上述のように、パルス幅変調器６０は、ＥＥＦＬ２１０の点灯中、トランス１２の２次側コイル１２ｂの電流、すなわちＥＥＦＬ２１０に流れる駆動電流Ｉｄｒｖに応じた第１検出電圧Ｖｄｅｔ１が、外部から入力されるアナログ調光制御電圧Ｖｄｉｍ１に近づくようにデューティ比が帰還制御されるＰＷＭ信号Ｖｐｗｍ１を生成する。【０２３７】
図２１（ａ）〜（ｃ）は、インバータ１００の動作状態を示す電圧波形図である。図２１（ａ）は、アナログ調光制御電圧Ｖｄｉｍ１および基準電圧Ｖｒｅｆｉを、同図（ｂ）は、誤差電圧Ｖｅｒｒおよび三角波信号Ｖｏｓｃ１を、同図（ｃ）は、ＰＷＭ信号Ｖｐｍｗ１を示す。【０２３８】
図２１（ｂ）に示す誤差電圧Ｖｅｒｒは、Ｖｄｉｍ１＜Ｖｒｅｆｉの範囲では、アナログ調光制御電圧Ｖｄｉｍ１が大きくなるにしたがって上昇し、Ｖｄｉｍ１＞Ｖｒｅｆｉとなると、一定値となる。その結果、ＰＷＭ信号Ｖｐｗｍ１のデューティ比は、Ｖｄｉｍ１＜Ｖｒｅｆｉの範囲では、徐々に大きくなっていき、Ｖｄｉｍ１＞Ｖｒｅｆｉとなると、一定値となる。その結果、アナログ調光制御電圧Ｖｄｉｍ１が基準電圧Ｖｒｅｆｉよりも低いときには、第１検出電圧Ｖｄｅｔ１がアナログ調光制御電圧Ｖｄｉｍ１に近づくように帰還がかかるため、外部からの調光が実現できる。また、アナログ調光制御電圧Ｖｄｉｍ１が基準電圧Ｖｒｅｆｉよりも高くなると、第１検出電圧Ｖｄｅｔ１が基準電圧Ｖｒｅｆｉに近づくように帰還がかかるため、ＥＥＦＬ２１０を、制御回路３０により予め定められた輝度で発光させることができ、トランス１２の２次側コイル１２ｂに流れる駆動電流Ｉｄｒｖを、基準電圧Ｖｒｅｆｉで定まる電流値以下に制限することができる。【０２３９】
特に、ＥＥＦＬ２１０を並列に複数接続して駆動する場合、駆動電流Ｉｄｒｖは大きく消費電力も増大するため、駆動電流Ｉｄｒｖに上限を設けることにより、回路の安全性を高めることができる。【０２４０】
以下、第３の実施の形態に係るインバータ１００における周波数制御について説明する。図２２（ａ）〜（ｅ）は、周波数制御部８０による周波数制御の様子を示すタイムチャートである。図２２（ａ）は、第２検出電圧Ｖｄｅｔ２を、同図（ｂ）は、第１検出電圧Ｖｄｅｔ１を、同図（ｃ）は、第２コンパレータＣＭＰ１２から出力される第２比較信号Ｓ１２を、同図（ｄ）は、第１コンパレータＣＭＰ１１から出力される第１比較信号Ｓ１１を、同図（ｅ）は、周波数制御信号Ｓ１３を示す。【０２４１】
時刻ｔ０に、ソフトスタート制御部７２によってインバータ１００の動作が開始される。ソフトスタート期間中、パルス幅変調器６０は、第２誤差増幅器ＥＡ２により第２検出電圧Ｖｄｅｔ２がソフトスタート電圧に近づくように帰還を行い、駆動電圧Ｖｄｒｖを上昇させる。この間、第２検出電圧Ｖｄｅｔ２は第２しきい値電圧Ｖｔｈ１２より低いため、第２コンパレータＣＭＰ１２の第２比較信号Ｓ１２はローレベルである。【０２４２】
またソフトスタート期間中、ＥＥＦＬ２１０は消灯しているため、駆動電流Ｉｄｒｖは流れず、第１検出電圧Ｖｄｅｔ１は０Ｖとなり、第１比較信号Ｓ１１はハイレベルである。【０２４３】
ソフトスタート期間中、第１比較信号Ｓ１１および第２比較信号Ｓ１２を論理合成して得られる周波数制御信号Ｓ１３はハイレベルとなる。したがって、三角波信号生成部６６により生成される三角波信号Ｖｏｓｃ１の周波数は高く設定される。【０２４４】
時刻ｔ１に、第２検出電圧Ｖｄｅｔ２が第２しきい値電圧Ｖｔｈ１２より高くなると、第２比較信号Ｓ１２はハイレベルとなる。【０２４５】
ＥＥＦＬ２１０が点灯すると、駆動電流Ｉｄｒｖに応じた第１検出電圧Ｖｄｅｔ１が上昇する。このとき、ＥＥＦＬ２１０が点灯することによって、駆動電圧Ｖｄｒｖが低下し、時刻ｔ２に、第２検出電圧Ｖｄｅｔ２は、第２しきい値電圧Ｖｔｈ１２より低くなり、第２比較信号Ｓ１２はローレベルとなる。ＥＥＦＬ２１０が点灯すると、パルス幅変調器６０の第２誤差増幅器ＥＡ２による帰還が無効化され、第１誤差増幅器ＥＡ１によって、第１検出電圧Ｖｄｅｔ１が、アナログ調光制御電圧Ｖｄｉｍ１に近づくように、駆動電流Ｉｄｒｖが制御され、第１検出電圧Ｖｄｅｔ１が上昇する。時刻ｔ２に、Ｖｄｅｔ１＞Ｖｔｈ１１となると、第１比較信号Ｓ１１はローレベルとなる。このとき、第１比較信号Ｓ１１、第２比較信号Ｓ１２はいずれもローレベルとなるため、周波数制御信号Ｓ１３はローレベルに遷移し、三角波信号Ｖｓｏｃ１の周波数が低下する。【０２４６】
時刻ｔ３にＥＥＦＬ２１０が何らかの原因によって消灯すると、放電が停止するため駆動電圧Ｖｄｒｖに応じた第２検出電圧Ｖｄｅｔ２が上昇し、第２しきい値電圧Ｖｔｈ１２より高くなるため、第２比較信号Ｓ１２がハイレベルとなる。また、放電が停止することにより、駆動電流Ｉｄｒｖが流れないため、第１検出電圧Ｖｄｅｔ１が低下し、第１しきい値電圧Ｖｔｈ１１より低くなることにより、第１比較信号Ｓ１１もハイレベルとなる。その結果、周波数制御信号Ｓ１３がハイレベルとなり、三角波信号Ｖｏｓｃ１の周波数を上昇することにより、ＥＥＦＬ２１０が点灯しやすくなる。時刻ｔ４にＥＥＦＬ２１０が再点灯すると、周波数制御信号Ｓ１３はローレベルとなるため、三角波信号Ｖｏｓｃ１の周波数は、回路の共振周波数に合致するように低く設定される。【０２４７】
以上、第３の実施の形態に係るインバータ１００の構成および動作について説明した。本実施の形態に係る制御回路３０は、ＥＥＦＬ２１０に供給される駆動電圧Ｖｄｒｖ、駆動電流Ｉｄｒｖに応じた２つの検出電圧Ｖｄｅｔをモニタすることにより、ＥＥＦＬ２１０の非点灯状態を検出する。ＥＥＦＬ２１０を含んで構成される共振回路の共振周波数は、ＥＥＦＬ２１０の点灯、非点灯によって変化するため、ＥＥＦＬ２１０の非点灯時に三角波信号生成部６６により生成される三角波信号Ｖｏｓｃ１の周波数を上昇させることにより、再点灯までの時間を短縮し、ＥＥＦＬ２１０を安定して発光させることができる。【０２４８】
また、第３の実施の形態では、第１コンパレータＣＭＰ１１の反転入力端子側のしきい値電圧を、アナログ調光制御電圧Ｖｄｉｍ１に比例した電圧と、第１しきい値電圧Ｖｔｈ１１のうち、いずれか低い電圧に設定している。その結果、ＥＥＦＬ２１０の輝度を低下させるためにアナログ調光制御電圧Ｖｄｉｍ１を低く設定する場合にも、アナログ調光制御電圧Ｖｄｉｍ１に応じて、第１検出電圧Ｖｄｅｔ１と比較すべきしきい値電圧を低く設定することができ、ＥＥＦＬ２１０の非点灯を好適に検出することができる。【０２４９】
本実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。【０２５０】
制御回路３０は、すべて一体集積化されていてもよく、あるいは、その一部がディスクリート部品やチップ部品で構成されていてもよい。また、制御回路３０は、Ｈブリッジ回路１０を含んで集積化されてもよい。どの部分をどの程度集積化するかは、インバータ１００の仕様、コストや占有面積などによって決めればよい。【０２５１】
本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。【０２５２】
本実施の形態では、発光装置２００において、ＥＥＦＬ２１０の両端に２つのインバータ１００を接続して、逆相の駆動電圧で駆動する場合について説明したが、これには限定されず、ひとつのインバータ１００で、一端の電圧が固定されたＥＥＦＬ２１０を駆動してもよい。また、駆動対象の蛍光管は、ＥＥＦＬに限定されるものではなく、ＣＣＦＬなど他の蛍光管であってもよい。【０２５３】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【産業上の利用可能性】
【０２５４】
本発明は、蛍光ランプの駆動に利用することができる。
【図１】
0004627320.tif 000002
【図２】
0004627320.tif 000003
【図３】
0004627320.tif 000004
【図４】
0004627320.tif 000005
【図５】
0004627320.tif 000006
【図６】
0004627320.tif 000007
【図７】
0004627320.tif 000008
【図８】
0004627320.tif 000009
【図９】
0004627320.tif 000010
【図１０】
0004627320.tif 000011
【図１１】
0004627320.tif 000012
【図１２】
0004627320.tif 000013
【図１３】
0004627320.tif 000014
【図１４】
0004627320.tif 000015
【図１５】
0004627320.tif 000016
【図１６】
0004627320.tif 000017
【図１７】
0004627320.tif 000018
【図１８】
0004627320.tif 000019
【図１９】
0004627320.tif 000020
【図２０】
0004627320.tif 000021
【図２１】
0004627320.tif 000022
【図２２】
0004627320.tif 000023