(57)【特許請求の範囲】
【請求項１】
アンテナを介して送受信信号の送受信処理を行うＲＦ回路と、前記送受信信号の変復調処理を行うベースバンド回路と、を備えた送受信回路であって、
前記ベースバンド回路は、当該ベースバンド回路で前記送受信信号に対するデジタル信号処理に用いるクロック信号を生成すると共に、このクロック信号を前記ＲＦ回路に出力し、
前記ＲＦ回路は、前記ベースバンド回路から入力された前記クロック信号に基づいて前記送受信信号のデジタル信号処理を行い、
前記ベースバンド回路は、前記ＲＦ回路から受け取った受信信号に基づいて前記アンテナを介して送信される送信信号の送信タイミングを補正して前記ＲＦ回路に送出すると共に、前記アンテナを介して送受信される送受信信号のアナログ信号処理による遅延時間を表す遅延時間情報を保持し、当該遅延時間情報と前記受信信号とに基づいて前記送信信号の送信タイミングを補正する、
ことを特徴とする送受信回路。
【請求項２】
アンテナを介して送受信信号の送受信処理を行うＲＦ回路と、前記送受信信号の変復調処理を行うベースバンド回路と、を備えた送受信回路であって、
前記ベースバンド回路は、当該ベースバンド回路で前記送受信信号に対するデジタル信号処理に用いるクロック信号を生成すると共に、このクロック信号を前記ＲＦ回路に出力し、
前記ＲＦ回路は、前記ベースバンド回路から入力された前記クロック信号に基づいて前記送受信信号のデジタル信号処理を行うと共に、前記ベースバンド回路から送出される送信信号の送信タイミング及び前記クロック信号に基づいて前記送信信号の送信タイミングの補正の有無を検知する、
ことを特徴とする送受信回路。
【請求項３】
前記ＲＦ回路における前記デジタル信号処理は、前記アンテナを介して受信した受信信号のサンプリング処理を含む、ことを特徴とする請求項１又は２記載の送受信回路。
【請求項４】
前記ＲＦ回路における前記デジタル信号処理は、前記受信信号を前記ベースバンド回路に対して送出する処理を含む、ことを特徴とする請求項１乃至３のいずれかに記載の送受信回路。
【請求項５】
前記ＲＦ回路と前記ベースバンド回路とは、相互間における信号の受け渡し処理を、前記クロック信号に基づくタイミングにて行う、ことを特徴とする請求項１乃至４のいずれかに記載の送受信回路。
【請求項６】
前記ベースバンド回路は、前記ＲＦ回路から受け取った受信信号に基づいて前記アンテナを介して送信される送信信号の送信タイミングを補正して前記ＲＦ回路に送出する、ことを特徴とする請求項２記載の送受信回路。
【請求項７】
前記ベースバンド回路は、前記アンテナを介して送受信される送受信信号のアナログ信号処理による遅延時間を表す遅延時間情報を保持すると共に、当該遅延時間情報と前記受信信号とに基づいて前記送信信号の送信タイミングを補正する、ことを特徴とする請求項６記載の送受信回路。
【請求項８】
前記ＲＦ回路は、前記ベースバンド回路から送出される送信信号の送信タイミング及び前記クロック信号に基づいて前記送信信号の送信タイミングの補正の有無を検知する、ことを特徴とする請求項１記載の送受信回路。
【請求項９】
請求項１乃至８記載の送受信回路を備えたことを特徴とする通信装置。
【請求項１０】
請求項１乃至８記載の送受信回路を備えたことを特徴とする携帯電話。
【請求項１１】
アンテナを介して送受信信号の送受信処理を行うＲＦ回路と、前記送受信信号の変復調処理を行うベースバンド回路と、を備えた送受信回路による送受信信号処理方法であって、
前記ベースバンド回路が、当該ベースバンド回路で前記送受信信号に対するデジタル信号処理に用いるクロック信号を生成して前記ＲＦ回路に出力し、
前記ＲＦ回路及び前記ベースバンド回路が、前記クロック信号に基づいて前記送受信信号のデジタル信号処理を行い、
前記デジタル信号処理時に、前記ベースバンド回路が前記ＲＦ回路から受け取った受信信号に基づいて前記アンテナを介して送信される送信信号の送信タイミングを補正して前記ＲＦ回路に送出すると共に、前記ベースバンド回路が予め保持している前記アンテナを介して送受信される送受信信号のアナログ信号処理による遅延時間を表す遅延時間情報と、前記受信信号と、に基づいて前記送信信号の送信タイミングを補正する、
ことを特徴とする送受信信号処理方法。
【請求項１２】
アンテナを介して送受信信号の送受信処理を行うＲＦ回路と、前記送受信信号の変復調処理を行うベースバンド回路と、を備えた送受信回路による送受信信号処理方法であって、
前記ベースバンド回路が、当該ベースバンド回路で前記送受信信号に対するデジタル信号処理に用いるクロック信号を生成して前記ＲＦ回路に出力し、
前記ＲＦ回路及び前記ベースバンド回路が、前記クロック信号に基づいて前記送受信信号のデジタル信号処理を行い、
前記デジタル信号処理時に、前記ＲＦ回路が前記ベースバンド回路から送出される送信信号の送信タイミング及び前記クロック信号に基づいて前記送信信号の送信タイミングの補正の有無を検知する、
ことを特徴とする送受信信号処理方法。
【請求項１３】
前記デジタル信号処理時に、前記ＲＦ回路と前記ベースバンド回路とが相互間における信号の受け渡し処理を前記クロック信号に基づくタイミングにて行う、ことを特徴とする請求項１１又は１２記載の送受信信号処理方法。
【請求項１４】
前記デジタル信号処理時に、前記ベースバンド回路が前記ＲＦ回路から受け取った受信信号に基づいて前記アンテナを介して送信される送信信号の送信タイミングを補正して前記ＲＦ回路に送出する、ことを特徴とする請求項１２記載の送受信信号処理方法。
【請求項１５】
前記デジタル信号処理時に、前記ベースバンド回路が予め保持している前記アンテナを介して送受信される送受信信号のアナログ信号処理による遅延時間を表す遅延時間情報と、前記受信信号と、に基づいて前記送信信号の送信タイミングを補正する、ことを特徴とする請求項１４記載の送受信信号処理方法。
【請求項１６】
前記デジタル信号処理時に、前記ＲＦ回路が前記ベースバンド回路から送出される送信信号の送信タイミング及び前記クロック信号に基づいて前記送信信号の送信タイミングの補正の有無を検知する、ことを特徴とする請求項１１記載の送受信信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送受信回路にかかり、特に、ＲＦ回路とベースバンド回路とを有する送受信回路に関する。
【背景技術】
【０００２】
RF回路とBB（ベースバンド）回路のデジタルインターフェースに関しては、標準化団体  DigRF  Working  Groupによって「DigRF  DUAL-MODE  2.5G/3G  BASEBAND/RFIC  INTERFACE  STANDARD」（3G Dig RF）のように標準化仕様が提案されている。
【０００３】
【特許文献１】特開２００１−３４５７３２号公報
【特許文献２】特開２００３−３１８７７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記仕様は先行して標準化されている2.5G（GSM/GPRS  System）向けの「DigRF  BASEBAND/RF  DIGITAL  INTERFACE  SPECIFICATION」がベースになっており、図４に示すように、RF回路１２０からBB回路１３０に対してシステムクロックのみを供給する構成となっている。このため、3G  Systemのベースバンドクロック（3.84MHz或いはその逓倍周波数）は、双方のデバイスが個々に生成することが必要となるため、構成に無駄が生じ、さらには、両回路間における信号の受け渡しの同期制御が困難となる、という問題があった。例えば、上記特許文献１，２には、上述したようにＲＦ回路とＢＢ回路の双方にベースバンドクロックを生成する構成が開示されている。
【０００５】
また、現状の3G端末においては、移動機が受信するデータタイミングから、基地局の受信タイミングを推定し、移動機の送信タイミングを補正する機能が使用されている。例えば、一回の補正量は、-1/4chip、0chip、+1/4chipのいずれかとしている。そして、DigRFで定義されたインターフェース信号だけでこの機能を実現するためには、RF回路側にも無線タイミングを管理する機能の実装が必要となる。その一方で、従来のRF回路とBB回路では、回路に求められる電気的仕様の違いから、採用されるプロセスルールに差異が有り、デジタル回路のみが実装されるBB回路の方がより微細なプロセスルールを採用できることが多い。そのため、同様なデジタル回路機能を実現する場合でも、RF回路側に機能配置するより、BB回路側に機能配置する方が、より小さい回路面積で実現することを期待できることから、上述したようにRF回路側に無線タイミングを管理する機能を実装する場合には、回路の小型化が困難となる、という問題も生じる。
【０００６】
このため、本発明では、上記従来例の有する不都合を改善し、特に、構成の簡素化、小型化、さらには、消費電量の低減を図ることができる送受信回路を提供することをその目的とする。
【課題を解決するための手段】
【０００７】
そこで、本発明の一形態である送受信回路は、
アンテナを介して送受信信号の送受信処理を行うＲＦ回路と、送受信信号の変復調処理を行うベースバンド回路と、を備えた送受信回路であって、
ベースバンド回路は、当該ベースバンド回路で送受信信号に対するデジタル信号処理に用いるクロック信号を生成すると共に、このクロック信号をＲＦ回路に出力し、
ＲＦ回路は、ベースバンド回路から入力されたクロック信号に基づいて送受信信号のデジタル信号処理を行う、
ことを特徴としている。
【０００８】
上記発明によると、デジタル回路のみが実装され微細化プロセスが進んでいるベースバンド回路にてデジタル信号処理のためのクロック信号が生成されると共に、この生成したクロック信号をＲＦ回路にも入力し、当該ＲＦ回路においても、これに基づいてデジタル信号処理が実行される。例えば、ＲＦ回路は、アンテナを介して受信した受信信号のサンプリング処理や、受信信号をベースバンド回路に対して送出する処理を行う。これにより、クロック信号の生成機能をＲＦ回路に設けることなく当該ＲＦ回路にて送受信処理が実現できるため、全体として回路面積の縮小化を図ることができると共に、消費電力の低減も図ることができる。
【０００９】
また、ＲＦ回路とベースバンド回路とは、相互間における信号の受け渡し処理を、クロック信号に基づくタイミングにて行う、ことを特徴としている。これにより、ＲＦ回路とベースバンド回路との間におけるデータの受け渡し処理が、同一のクロック信号に基づくタイミングにて実行されるため、その制御が容易となる。
【００１０】
また、ベースバンド回路は、ＲＦ回路から受け取った受信信号に基づいてアンテナを介して送信される送信信号の送信タイミングを補正してＲＦ回路に送出する、ことを特徴としている。このとき、ベースバンド回路がアンテナを介して送受信される送受信信号のアナログ信号処理による遅延時間を表す遅延時間情報を保持し、この遅延時間情報にも基づいて送信信号の送信タイミングを補正する、ことを特徴としている。これにより、ＲＦ回路でのデジタル信号処理はベースバンド回路にて生成されたクロック信号に基づいて行われているため、かかる受信信号に基づいてベースバンド回路にて送信信号の送信タイミングの補正処理を実現でき、デジタル回路にて構成されたベースバンド回路に機能を集約することができるため、回路全体の小型化を図ることができる。そして、アナログ信号処理による遅延時間を予め保持し、かかる値に基づいて補正タイミングを算出することで、より高精度に送信タイミングの補正を実現することができる。
【００１１】
さらに、ＲＦ回路は、ベースバンド回路から送出される送信信号の送信タイミング及びクロック信号に基づいて送信信号の送信タイミングの補正の有無を検知する、ことを特徴としている。これにより、ベースバンド回路からＲＦ回路に対して補正の有無を通知することなく、当該ＲＦ回路にて送信タイミングが補正されたことを検知することができ、これに伴う設定変更などの処理を実現することができ、回路の簡素化、及び、消費電力の低減を図ることができる。
【００１２】
そして、上記送受信回路は、小型化、省電力化が要求される携帯電話などの通信装置に装備することで、より有効である。
【００１３】
また、本発明の他の形態である送受信信号処理方法は、
アンテナを介して送受信信号の送受信処理を行うＲＦ回路と、送受信信号の変復調処理を行うベースバンド回路と、を備えた送受信回路による送受信信号処理方法であって、
ベースバンド回路が、当該ベースバンド回路で送受信信号に対するデジタル信号処理に用いるクロック信号を生成してＲＦ回路に出力し、
ＲＦ回路及びベースバンド回路が、クロック信号に基づいて送受信信号のデジタル信号処理を行う、
ことを特徴としている。
【００１４】
そして、デジタル信号処理時に、ＲＦ回路とベースバンド回路が相互間における信号の受け渡し処理をクロック信号に基づくタイミングにて行う、ことを特徴としている。さらに、デジタル信号処理時に、ベースバンド回路がＲＦ回路から受け取った受信信号に基づいてアンテナを介して送信される送信信号の送信タイミングを補正してＲＦ回路に送出する、ことを特徴としている。このとき、デジタル信号処理時に、ベースバンド回路が予め保持しているアンテナを介して送受信される送受信信号のアナログ信号処理による遅延時間を表す遅延時間情報と、受信信号と、に基づいて送信信号の送信タイミングを補正する、ことを特徴としている。また、デジタル信号処理時に、ＲＦ回路がベースバンド回路から送出される送信信号の送信タイミング及びクロック信号に基づいて送信信号の送信タイミングの補正の有無を検知する、ことを特徴としている。
【００１５】
上述した構成の方法の発明であっても、上記送受信回路と同様の作用を有するため、上述した本発明の目的を達成することができる。
【発明の効果】
【００１６】
本発明は、以上のように構成され機能するので、これによると、クロック生成機能をデジタル回路のみが実装され微細化プロセスが進んでいるベースバンド回路に設け、この生成したクロック信号をＲＦ回路にも入力することで、クロック信号の生成機能をＲＦ回路に設けることなく当該ＲＦ回路にて送受信処理が実現できるため、全体として回路面積の縮小化を図ることができると共に、消費電力の低減も図ることができる、という従来にない優れた効果を有する。
【発明を実施するための最良の形態】
【００１７】
本発明では、無線タイミング管理機能を、RF回路に設けることなく、ベースバンド回路に集約することに特徴を有する。以下、実施例にて、具体的な回路構成、及び、その動作について説明する。
【実施例１】
【００１８】
本発明の第１の実施例を、図１乃至図３を参照して説明する。図１は、回路構成を示すブロック図である。図２は、回路における信号の流れを説明する図であり、図３は、タイミングチャートである。
【００１９】
［構成］
本実施例では、3G  DigRF仕様をベースとした携帯電話に搭載される送受信回路を一例に挙げて説明するが、他の通信装置に搭載されるものにも適用可能である。
【００２０】
図１に示すように、本実施例における送受信回路は、アンテナ４０を介して送受信信号の送受信処理を行うRF回路２０と、送受信信号の変復調処理を行うベースバンド回路３０（BB回路）と、を備えており、さらに、動作クロックの源振となるCrystal１（水晶発振子）を備えている。また、携帯電話には、この構成以外にも、通話機能やデータ通信機能を実現するための構成が装備されているが、それらについての説明は省略する。
【００２１】
そして、BB回路３０は、デジタル回路にて構成されており、ベースバンドクロック（クロック信号）を生成するPLL２、高速差動I/F動作用PLL３、RF回路２０からのシリアルデータに対し、同期処理、受信データの取り出しを行う受信データ取出部１０（S/P）、受信データを処理する復調回路１１（Demodulator）、送信データを生成する変調回路１２（Modulator）、送信データをシリアル変換してパケットを生成する送信シリアルデータ生成部１３（P/S）、を備えている。また、上記PLL２からは、生成されたベースバンドクロックが、RF回路２０に出力される。
【００２２】
また、RF回路２０は、高速差動I/F動作用PLL４、受信のシンセサイザー５（RX  Synth）、受信のアナログフィルタ６（Pre  Filter）、受信のADコンバータ７（ADC）、受信のデジタルフィルタ８（FIR）、受信データをシリアル変換し、パケットを生成する受信シリアルデータ生成部９（P/S）、BB回路３０からのシリアルデータに対し、同期検出、送信データの取り出しを行う送信データ取出部１４（S/P）、送信のデジタルフィルタ１５（FIR）、送信のDAコンバータ１６（DAC）、送信アナログフィルタ１７（Post  Filter）、及び送信のシンセサイザー１８（TX  Synth）、を備えている。
【００２３】
そして、上述したRF回路２０及びBB回路３０内の構成のうち、受信のADコンバータ７、受信のデジタルフィルタ８、受信シリアルデータ生成部９、受信データ取出部１０、復調回路１１、変調回路１２、送信シリアルデータ生成部１３、送信データ取出部１４、送信デジタルフィルタ１５、送信のDAコンバータ１６は、BB回路３０にて生成されたベースバンドクロックに同期して動作する。つまり、BB回路３０では、当該BB回路３０内で生成されたベースバンドクロックに同期して動作し、RF回路２０では、BB回路３０から供給されたベースバンドクロックに同期して、デジタル回路部分が動作することとなる。
【００２４】
さらに、上述したベースバンドクロックに同期した動作について詳述する。RF回路２０では、ADコンバータ７による受信信号のサンプリング処理や、P/S９による受信シリアルデータの生成及びBB回路３０への送出処理、さらには、BB回路３０からの送信シリアルデータの受取処理S/P１４などが、ベースバンドクロックに同期して実行される。このとき、BB回路３０でも、同様にベースバンドクロックに同期して、S/P１０による受信シリアルデータの取出処理や、P/S１３による送信シリアルデータの生成及びRF回路２０への送出処理などが行われるため、RF回路２０とBB回路３０との間における信号の受け渡し処理は、同一のベースバンドクロックに同期して行われることとなる。
【００２５】
また、BB回路３０では、RF回路２０から受け取った受信シリアルデータに基づいて、基地局側の無線タイミングを予測し、送信シリアルデータの送信タイミングを補正する機能を有する。具体的には、まず、BB回路３０には、RF回路内のアナログ信号処理部分（フィルタ６，１７など）とアンテナ４０間（アンテナ自身を含む）における送受信信号の遅延時間を表す遅延時間情報が予め記憶されており、また、受信→送信の間隔規定（例えば、１０２４chips）も記憶されている。そして、復調回路１１で受信シリアルデータに基づいて受信フレーム/スロットのタイミングを再生し、これを変調回路１２に通知する。このとき、受信シリアルデータは、BB回路３０で生成されたベースバンドクロックに同期して処理されているため、上記アナログ信号処理部分等における遅延時間情報を用いて、容易かつより正確に基地局側の処理タイミングを推定することができる。そして、変調回路１２にてタイミングの補正有無を判断して送信シリアルデータ生成部１３に通知し、当該送信シリアルデータ生成部１３は、3GPP規定で決められている受信→送信の間隔となるよう、つまり、基地局側が携帯電話から送信データを正しく受け取れるよう、送信タイミングを補正する。なお、補正処理については、動作説明時に一例を挙げて説明する。
【００２６】
さらに、RF回路２０は、BB回路３０から送出され受け取る送信シリアルデータの送出タイミングと、ベースバンドクロックと、に基づいて、送信タイミングが補正されたか否かを検知する。例えば、後述する図３に示すように、通常ではベースバンドクロックの4周期毎に出力されてくる送信データが、3周期間隔（送信タイミングを早めた場合）や、5周期間隔（遅らせた場合）になったことを検出して、補正の有無を認識する。このようにして補正されたことを検知すると、RF回路２０は、送信のデジタルフィルタ１５にて、例えば、3.84MHz周期で入力される送信データをDAコンバータ１６の動作周波数の15.36MHzにレートコンバートする処理が行われているため、このフィルタ１５の動作（係数）を制御することができる。
【００２７】
ここで、上述した受信シリアルデータ生成部９→受信データ取出部１０、及び、送信シリアルデータ生成部１３→送信データ取出部１４間で送受されるシリアルデータは、DigRF記載の「Sync  Word＋Header＋データ部」からなるものとする。
【００２８】
［動作］
次に、上記構成の送受信回路の動作を説明する。まず、BB回路３０では、動作クロックの源振となるCrystal１からの信号に基づいて、ベースバンドクロックが生成される。そして、このベースバンドクロックは、BB回路３０内におけるデジタル信号処理時に用いられると共に、図２に示すように、RF回路２０に供給され、当該RF回路２０内におけるデジタル信号処理時にも用いられる。
【００２９】
そして、RF回路２０では、アンテナ４０にて受信した受信信号が、ベースバンドクロックに基づいてデジタル信号処理され、BB回路３０に送出される。このとき、図３のRxDataに示す様に、受信シリアルデータ生成部９からのシリアル送出開始タイミングと、BB回路３０における受信データ取出部１０→復調回路１１へのデータ受け渡しが、ベースバンドクロックに同期されて実行される。従って、ADコンバータ７〜復調回路１１までの入出力タイミングは、BB回路３０の生成するベースバンドクロックによって処理タイミングが制御されることになる。
【００３０】
また、BB回路３０では、アンテナ４０から送信される送信信号が、ベースバンドクロックに基づいてデジタル信号処理され、RF回路２０に送出されるが、上述同様に、図３のTxDataに示す様に、送信シリアルデータ生成部１３からのシリアル送出開始タイミングと、RF回路２０の送信データ取出部１４→送信のデジタルフィルタ１５へのデータ受け渡しを、ベースバンドクロックに同期させてやることで、変調回路１２〜DAコンバータ１６の処理タイミングも、ベースバンドクロックによって制御することが可能となる。
【００３１】
また、BB回路３０では、受信シリアルデータから、アンテナ４０での受信タイミングを推定する。具体的には、受信シリアルデータを受け取ったタイミングから、記憶している受信時の遅延時間を差し引くことで、アンテナ端での受信タイミングを算出し、さらに、受信→送信の間隔規定に基づいて、基地局側の無線タイミングを推定する。そして、この推定した無線タイミングとのずれ量に応じて補正処理を行う。このとき、補正は、記憶している送信時の遅延時間を前倒して、上記推定した無線タイミングにて送出するよう行う。例えば、送信シリアルデータ生成部１３にて、図３に示すように、1/4chip遅らせたり早めたりと補正を行う。
【００３２】
そして、RF回路２０では、上記送信タイミングの補正の有無を、送信シリアルデータのタイミングとベースバンドクロックとから検知する。例えば、図３のように、送信データは、通常、ベースバンドクロックの4clock毎に出力されるが（TxData(Nomal)参照）、-1/4chip補正時は前回の入力から3clock後（TxData(Fast)参照）、+1/4chip補正時は前回の入力から5clock後（TxData(Slow)）、に入力されることになるため、これを認識することで、補正の有無を検知する。そして、かかる補正が行われたことを検知すると、RF回路２０では、上述したように、デジタルフィルタ１５の動作係数を制御する。
【００３３】
このようにすることにより、デジタル回路のみが実装され微細化プロセスが進んでいるBB回路３０にてベースバンドクロックが生成され、RF回路２０にも供給されてデジタル信号処理に用いられるため、RF回路２０でベースバンドクロックを生成する必要が無く、全体として回路面積の縮小化を図ることができると共に、消費電力の低減も図ることができる。そして、RF回路２０とBB回路３０間における信号の受け渡しの際の同期処理が容易となる。
【００３４】
また、BB回路３０にて受信タイミングから無線タイミングを推定することができ、送信信号の送信タイミングの補正処理を実現できる。従って、デジタル回路にて構成されたBB回路３０に無線タイミング管理機能を集約することができ、さらなる回路全体の小型化を図ることができる。
【００３５】
さらに、BB回路３０からRF回路２０に対して補正の有無を通知することなく、当該RF回路２０にて送信タイミングが補正されたことを検知することができ、これに伴う設定変更などの処理を実現することができ、回路の簡素化、及び、消費電力の低減を図ることができる。
【産業上の利用可能性】
【００３６】
本発明における回路は、携帯電話などの小型化、省電力化が要求される通信機器に搭載すると有効であり、産業上の利用可能性を有する。
【図面の簡単な説明】
【００３７】
【図１】送受信回路の構成を示すブロック図である。
【図２】図１に開示した送受信回路における信号の流れを説明する図である。
【図３】図１に開示した送受信回路におけるタイミングチャートである。
【図４】従来例における送受信回路における信号の流れを説明する図である。
【符号の説明】
【００３８】
１  水晶発振子
２  ベースバンドクロック用ＰＬＬ（ベースバンドクロック生成用）
３，４  高速差動I/F動作用ＰＬＬ
５  受信のシンセサイザー
６  受信のアナログフィルタ
７  受信のADコンバータ
８  受信のデジタルフィルタ
９  受信シリアルデータ生成部
１０  受信データ取出部
１１  復調回路
１２  変調回路
１３  送信シリアルデータ生成部
１４  送信データ取出部
１５  送信のデジタルフィルタ
１６  送信のDAコンバータ
１７  送信アナログフィルタ
１８  送信のシンセサイザー
２０  ＲＦ回路
３０  ベースバンド回路
４０  アンテナ
【図１】
0004687567.tif 000002
【図２】
0004687567.tif 000003
【図３】
0004687567.tif 000004
【図４】
0004687567.tif 000005