(57)【特許請求の範囲】
【請求項１】
画像信号が供給され、列方向に延在する複数のソース線と、
走査信号が供給され、行方向に延在する複数のゲート線と、
前記行方向に長辺を有すると共に前記列方向に短辺を有する複数のサブ画素と、
前記サブ画素を複数行１列に配置して構成される単位画素を含む基板を有し、
前記基板は、液晶を駆動する一対の電極を備え、
前記一対の電極は、
第１の電極と、
前記第１の電極と絶縁膜を介して設けられ、前記サブ画素毎に形成された複数のスリットを有すると共に前記第１の電極との間で前記スリットを通じて電界を発生させる第２の電極を備え、
前記スリットは行方向に長い形状であり、
前記ソース線の延在方向に相隣接するサブ画素の間隔は、前記ゲート線の延在方向に相隣接するサブ画素の間隔より大きく、
前記単位画素を構成する前記サブ画素の各々は、対応する前記ゲート線の各々に電気的
に接続されていると共に、１つの前記ソース線に電気的に共通接続されていることを特徴とする液晶装置。
【請求項２】
前記第１の電極は、共通電位に接続された共通電極であると共に、前記第２の電極は、前記サブ画素毎に形成され、前記絶縁膜及び他の絶縁膜の各々に設けられたコンタクトホールを介してスイッチング素子と電気的に接続された単位サブ画素電極であることを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記第１の電極は、前記サブ画素毎に形成され、前記絶縁膜に設けられたコンタクトホールを介してスイッチング素子と電気的に接続された単位サブ画素電極であると共に、前記第２の電極は、共通電位に接続された共通電極であることを特徴とする請求項１に記載の液晶装置。
【請求項４】
前記電界は、前記基板と略平行な方向及び略垂直な方向に強い電界成分を有することを特徴とする請求項１に記載の液晶装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の液晶装置を表示部として備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種情報の表示に用いて好適な液晶装置及び電子機器に関する。
【背景技術】
【０００２】
一般的に、液晶の表示モードを大別すると、ＴＮ（Twisted Nematic）方式、或いは広視野角及び高コントラストを目的とする垂直配向方式、或いはＩＰＳ（In−Plane Switching）方式若しくはＦＦＳ方式（Fringe Field Switching）に代表される横電界方式などが存在する。
【０００３】
このうち、ＩＰＳ方式は、液晶に印加する電界の方向を基板にほぼ平行な方向とする方式であり、ＴＮ方式などに比べて視角特性の向上を図ることができるという利点がある。
【０００４】
しかしながら、このような液晶装置では、一般に、ＩＴＯ（Indium Tin Oxide）などの透明導電材料からなる画素電極と、その画素電極との間で横電界を発生させる共通電極とが同一層に設けられているため、画素電極の上側に位置する液晶分子は十分に駆動されず、透過率等の低下を招いてしまうといった課題がある。
【０００５】
この点、ＦＦＳ方式では、共通電極が形成される層が画素電極の形成される層の下側に設けられているので、画素電極の上側に位置する液晶分子に対しても横方向の電界を印加することができ、その位置に存在する液晶分子を十分に駆動することができる。その結果、上記したＩＰＳ方式に比べて、透過率等の向上を図ることができるといった利点を有している。
【０００６】
このようなＦＦＳ方式の液晶装置の一例が特許文献１及び２に記載されている。
【０００７】
ここで、特許文献１及び２に記載の液晶装置は、いずれもα−Ｓｉ（アモルファスシリコン）型のＴＦＴ素子を適用したＦＦＳ方式の液晶装置となっている。また、特許文献２に記載の液晶装置では、画素電極は、データバスラインの延在方向に長辺を有すると共にゲートバスラインの延在方向に短辺を有する縦長状の形状（縦ストライプ形状）に形成され、当該画素電極には、その下層に形成されるカウンタ電極（共通電極）との間でフリンジフィールド（横方向の電界）を生じさせる複数のスリットが設けられている。
【０００８】
【特許文献１】特開２００１−２３５７６３号公報
【特許文献２】特開２００２−１８２２３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記の特許文献２に記載の液晶装置は、画素電極が縦ストライプ形状に形成され、各スリットが画素電極の長辺方向の中心に対して対称をなすように所定の傾きで配列されているため、スリットの設定数が多い構造となっている。
【００１０】
ここで、一般的なＦＦＳ方式の液晶装置の場合、画素電極に設けられるスリットの長辺方向の両端部のうち、いずれか一方の端部付近では、液晶の駆動時に、各スリットの端部付近でない位置と比較してフリンジフィールドのかかり方が変わり、液晶分子が殆ど駆動されないドメイン領域（液晶の配向異常領域）が発生する。このため、このドメイン領域では、明るさが低下して表示上暗い領域となってしまう。なお、このドメイン領域は、現象的に、スリットの設定数分だけ発生し、且つ、隣接する各スリットの間では互い違いに且つ千鳥状に発生する。したがって、上記の特許文献２に記載の液晶装置では、スリットの設定数が多い画素構造なので、明るさに寄与しないドメイン領域が増加し、その分、液晶装置の透過率が著しく低下してしまうという問題がある。
【００１１】
本発明は、以上の点に鑑みてなされたものであり、透過率の低下を招くドメイン領域を減少させることが可能な画素構造を有するＦＦＳ方式の液晶装置及びそれを用いた電子機器を提供することを課題とする。
【課題を解決するための手段】
【００１２】
本発明の１つの観点では、液晶装置は、画像信号が供給され、列方向に延在する複数のソース線と、走査信号が供給され、行方向に延在する複数のゲート線と、前記行方向に長辺を有すると共に前記列方向に短辺を有する複数のサブ画素と、前記サブ画素を複数行１列に配置して構成される単位画素を含む基板を有し、前記基板は、液晶を駆動する一対の電極を備え、前記一対の電極は、第１の電極と、前記第１の電極と絶縁膜を介して設けられ、前記サブ画素毎に形成された複数のスリットを有すると共に前記第１の電極との間で前記スリットを通じて電界を発生させる第２の電極を備え、前記スリットは行方向に長い形状であり、前記ソース線の延在方向に相隣接するサブ画素の間隔は、前記ゲート線の延在方向に相隣接するサブ画素の間隔より大きく、前記単位画素を構成する前記サブ画素の各々は、対応する前記ゲート線の各々に電気的に接続されていると共に、１つの前記ソース線に電気的に共通接続されている。
【００１３】
上記の液晶装置は、複数行１列に配置され、当該行方向に長辺を有すると共に当該列方向に短辺を有する複数のサブ画素により構成された単位画素を含む基板を有する。このため、各サブ画素は、行（横）方向に長辺を有する、横長状の長方形（横ストライプ形状）に形成されている。基板は、液晶を駆動する一対の電極を備え、前記一対の電極は、第１の電極と、前記第１の電極と絶縁膜を介して設けられ、前記サブ画素毎に形成された複数のスリットを有すると共に前記第１の電極との間で前記スリットを通じて電界を発生させる第２の電極を備え、前記スリットは行方向に長い形状であり、前記ソース線の延在方向に相隣接するサブ画素の間隔は、前記ゲート線の延在方向に相隣接するサブ画素の間隔より大きい。
【００１５】
ここで、第２の電極に設けられるスリットの各々の長辺の延在方向が、サブ画素の短辺の延在方向と同一の方向に規定されている比較例を想定した場合、ＦＦＳ方式を用いて適正に液晶を駆動させためには、スリットをサブ画素の全体に亘って均一に設ける必要がある。そうすると、比較例では、サブ画素の長辺方向に適宜の間隔をおいてスリットを並べるように設ける必要があり、その分だけスリットの設定数が増加してしまう。また、一般的なＦＦＳ方式の液晶装置の場合、スリットの長辺方向の両端部のうち、いずれか一方の端部付近では、液晶の駆動時に、各スリットの端部付近でない位置と比較してフリンジフィールドのかかり方が変わり、液晶分子が殆ど駆動されないドメイン領域（液晶の配向異常領域）が発生する。このため、このドメイン領域では、明るさが低下して表示上暗い領域となってしまう。なお、このドメイン領域は、現象的に、スリットの設定数分だけ発生し、且つ、隣接する各スリットの間では互い違いに且つ千鳥状に発生する。したがって、上記の比較例のようにサブ画素に設けるスリットの数が多いほど明るさに寄与しないドメイン領域が増加し、その分、液晶装置の透過率が著しく低下してしまうという問題がある。
【００１７】
この点、この液晶装置では、スリットは行方向に長い形状を有する。これにより、第２の電極に設けるスリットは、上記の比較例と比較して細長形状に形成される。したがって、スリットを第２の電極の全体に均一に配置しつつ、上記の比較例と比べて、そのスリットの設定数を減らすことができる。よって、この液晶装置でも、液晶の駆動時に、各スリットの長辺方向の両端部のうち、いずれか一方の端部付近にドメイン領域が生じるが、第２の透明電極に設定されるスリットの数を上記の比較例と比較して減らしているので、それに伴ってドメイン領域を減らすことができる。その結果、透過率が低下するのを防止できる。
【００１９】
上記の液晶装置の一つの態様では、前記第１の電極は、共通電位に接続された共通電極であると共に、前記第２の電極は、前記サブ画素毎に形成され、前記絶縁膜及び他の絶縁膜の各々に設けられたコンタクトホールを介してスイッチング素子と電気的に接続された単位サブ画素電極である。
【００２１】
上記の液晶装置の他の態様では、前記第１の電極は、前記サブ画素毎に形成され、前記絶縁膜に設けられたコンタクトホールを介してスイッチング素子と電気的に接続された単位サブ画素電極であると共に、前記第２の電極は、共通電位に接続された共通電極である。
【００２６】
本発明の他の観点では、上記の液晶装置を表示部として備える電子機器を構成することができる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各種実施形態は、本発明を液晶装置に適用したものである。なお、本明細書では、「内面上」との文言は、液晶層４側に位置する「内面上」の意味で用いる。したがって、例えば、「素子基板の内面上」といった場合には、「液晶層４側に位置する素子基板の内面上」を意味することになる。
【００２８】
［第１実施形態］
（液晶装置の構成）
まず、図１等を参照して、本発明の第１実施形態に係る液晶装置１００の構成等について説明する。
【００２９】
図１は、本発明の第１実施形態に係る液晶装置１００の概略構成を模式的に示す平面図である。図１では、紙面手前側（観察側）にカラーフィルタ基板９２が配置されている一方、紙面奥側に素子基板９１が配置されている。なお、図１では、紙面縦方向（列方向）をＹ方向と、また、紙面横方向（行方向）をＸ方向と規定する。また、図１において、Ｒ、Ｇ、Ｂの各色に対応する領域は１つのサブ画素領域ＳＧを示していると共に、Ｒ、Ｇ、Ｂの各色のサブ画素領域ＳＧにより構成される３行１列の画素配列は、１つの画素領域ＡＧを示している。ここで、各サブ画素領域ＳＧは、行方向に長辺を有すると共に列方向に短辺を有する横長状の矩形領域であり、各サブ画素領域ＳＧの長辺方向は、ゲート線３３の延在方向に規定されている一方、各サブ画素領域ＳＧの短辺方向は、ソース線３２の延在方向に規定されている。なお、以下では、１つのサブ画素領域ＳＧ内に存在する１つの表示領域を「サブ画素」と称し、また、１つの画素領域ＡＧ内に対応する表示領域を「単位画素」と称することもある。
【００３０】
液晶装置１００は、素子基板９１と、その素子基板９１に対向して配置されるカラーフィルタ基板９２とが枠状のシール材５を介して貼り合わされ、そのシール材５の内側に液晶が封入されて液晶層４が形成されてなる。
【００３１】
ここに、液晶装置１００は、Ｒ、Ｇ、Ｂの３色を用いて構成されるカラー表示用の液晶装置であると共に、スイッチング素子として後述する第１基板１上に６００℃以下の温度で製造され、ダブルゲート構造を有するＬＴＰＳ（低温ポリシリコン）型のＴＦＴ素子（以下、「ＬＴＰＳ型ＴＦＴ素子２１」と呼ぶ）を用いたアクティブマトリクス駆動方式の液晶装置である。また、この液晶装置１００は、画素電極等の各種電極が形成された素子基板９１側において、当該素子基板９１面に略平行な方向、及び略垂直な方向（観察側）にフリンジフィールド（電界Ｅ）を発生させて液晶分子の配向を制御する、いわゆるＦＦＳ方式の液晶装置である。このため、この液晶装置１００では高い視野角等を得ることが可能となっている。また、液晶装置１００は、透過型表示のみを行う透過型の液晶装置である。
【００３２】
まず、素子基板９１の平面構成は次の通りである。
【００３３】
素子基板９１の内面上には、主として、複数のソース線３２、複数のゲート線３３、複数のＬＴＰＳ型ＴＦＴ素子２１、複数の画素電極１０、共通電極２０、信号線駆動回路４０、走査線駆動回路４１、外部接続用配線３５及びＦＰＣ（Flexible Printed Circuit）などの実装部品４２が形成若しくは実装されている。
【００３４】
図１に示すように、素子基板９１は、カラーフィルタ基板９２の隣り合う二辺側から夫々の外側へ張り出してなる張り出し領域３６を有している。カラーフィルタ基板９２の一辺側の外側であって、Ｙ方向に位置する張り出し領域３６上には信号線駆動回路４０が実装されていると共に、カラーフィルタ基板９２の他の一辺側の外側であって、Ｘ方向に位置する張り出し領域３６上には走査線駆動回路４１が実装されている。信号線駆動回路４０及び走査線駆動回路４１の各入力側の端子（図示略）は、複数の外部接続用配線３５の一端側と電気的に接続されていると共に、複数の外部接続用配線３５の他端側は実装部品４２と電気的に接続されている。なお、図１では、便宜上、走査線駆動回路４１と実装部品４２との外部接続用配線３５を通じた接続状態の図示は省略する。
【００３５】
各ソース線３２は、Ｘ方向に適宜の間隔をおいてＹ方向に延在するように形成されており、各ソース線３２の一端側は、信号線駆動回路４０の出力側の端子（図示略）に電気的に接続されている。
【００３６】
各ゲート線３３は、例えば、Ｔｉ（チタン）／Ａｌ（アルミニウム）／Ｔｉ（チタン）の３層構造を有し、Ｙ方向に適宜の間隔をおいてＸ方向に且つ有効表示領域Ｖ内に延在するように形成されている。各ゲート線３３の一端側は、走査線駆動回路４１の出力側の端子（図示略）に電気的に接続されている。
【００３７】
各ソース線３２と各ゲート線３３の交差位置付近にはＬＴＰＳ型ＴＦＴ素子２１が対応して設けられており、ＬＴＰＳ型ＴＦＴ素子２１は各ソース線３２、各ゲート線３３及び各画素電極１０等に電気的に接続されている。
【００３８】
各画素電極１０は、例えばＩＴＯなどの透明導電材料により形成され、各サブ画素領域ＳＧ内に対応して設けられている。
【００３９】
共通電極２０は、画素電極１０と同一の材料により形成され、有効表示領域Ｖと略同一の大きさの領域（太い破線で囲まれた領域）を有し、図３に示す第３絶縁膜（誘電膜）５３を挟んで各画素電極１０の下側に略べた状に設けられる。共通電極２０は、当該共通電極２０と同一の材料などからなる共通配線２７を通じて、例えば、信号線駆動回路４０内の共通電位用端子（ＣＯＭ端子）と電気的に接続されている。
【００４０】
１つの画素領域ＡＧがＸ方向及びＹ方向に複数個、マトリクス状に並べられた領域が有効表示領域Ｖ（２点鎖線により囲まれる領域）である。この有効表示領域Ｖに、文字、数字、図形等の画像が表示される。なお、有効表示領域Ｖの外側の領域は表示に寄与しない額縁領域３８となっている。また、各画素電極１０等の内面上には、図示しない配向膜が形成されている。かかる配向膜は、所定の方向Ｒにラビング処理（図２を参照）が施されている。
【００４１】
次に、カラーフィルタ基板９２の平面構成は次の通りである。
【００４２】
カラーフィルタ基板９２は、図３も参照して分かるように、遮光層（一般に「ブラックマトリクス」と呼ばれ、以下では、単に「ＢＭ」と略記する）、Ｒ、Ｇ、Ｂの３色の着色層６Ｒ、６Ｇ、６Ｂ、オーバーコート層１６及び配向膜１８などを有する。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層６」と記し、色を区別して着色層を指す場合は「着色層６Ｒ」などと記す。ＢＭは、各サブ画素領域ＳＧを区画する位置等に形成されている。
【００４３】
以上の構成を有する液晶装置１００では、電子機器等と接続された実装部品４２側からの信号及び電力等に基づき、走査線駆動回路４１によって、Ｇ１、Ｇ２、・・・、Ｇｍ−１、Ｇｍ（ｍ：自然数）の順にゲート線３３が順次排他的に１本ずつ選択されるとともに、選択されたゲート線３３には、選択電圧のゲート信号が供給される一方、他の非選択のゲート線３３には、非選択電圧のゲート信号が供給される。そして、信号線駆動回路４０は、選択されたゲート線３３に対応する位置に存在する画素電極１０に対し、表示内容に応じたソース信号を、それぞれ対応するＳ１、Ｓ２、・・・、Ｓｎ−１、Ｓｎ（ｎ：自然数）のソース線３２及び各ＬＴＰＳ型ＴＦＴ素子２１を介して供給する。その結果、液晶層４の表示状態が、非表示状態または中間表示状態に切り替えられ、液晶層４内の液晶分子の配向状態が制御されることとなる。これにより、有効表示領域Ｖ内において所望の画像を表示することができる。
【００４４】
（画素構成）
次に、図２（ａ）及び図３を参照して、本発明の第１実施形態に係る液晶装置１００の画素構成等について説明する。
【００４５】
図２（ａ）は、第１実施形態に係る素子基板９１における１画素分の平面構成を示す。なお、図２（ａ）では、素子基板９１の説明に必要な最小限の要素のみ図示している。図３は、図２（ａ）における切断線Ａ−Ａ’に沿った断面図を示すと共に、ＬＴＰＳ型ＴＦＴ素子２１を通る位置で切断したときの１サブ画素を含む断面構成を示す。
【００４６】
まず、第１実施形態の素子基板９１における画素構成等について説明する。
【００４７】
ガラス基板である第１基板１の内面上には、ソース線３２とゲート線３３の交差位置に対応して、ゲート線３３に対して二度交差するように略Ｕの字状の平面形状を有する低温型のＰ−Ｓｉ（ポリシリコン）層１９が形成されている。Ｐ−Ｓｉ層１９及び第１基板１の内面上には、その略一面に亘って、例えばＳｉＯ２などからなるゲート絶縁膜５０が形成されている。
【００４８】
ゲート絶縁膜５０は、Ｐ−Ｓｉ層１９の一端側に且つソース線３２の一部と平面的に重なる位置に第１のコンタクトホール５０ａを有すると共に、Ｐ−Ｓｉ層１９の他端側に対応する位置に第２のコンタクトホール５０ｂを有する。ゲート絶縁膜５０の内面上にはゲート線３３が形成されており、そのゲート線３３は、図２（ａ）に示すように、Ｙ方向に一定の間隔をおいてＸ方向に延在するように形成され、さらにＰ−Ｓｉ層１９と部分的且つ平面的に重なっている。なお、後述するソース線３２の延在方向に相隣接するサブ画素の間隔は、ゲート線３３の延在方向に相隣接するサブ画素の間隔より大きくなっている。
【００４９】
ゲート線３３及びゲート絶縁膜５０の内面上には、例えばＳｉＯ２などからなる透明の第１絶縁膜５１が形成されている。第１絶縁膜５１は、第１のコンタクトホール５０ａに対応する位置に第１のコンタクトホール５１ａを有すると共に、第２のコンタクトホール５０ｂに対応する位置に第２のコンタクトホール５１ｂを有する。第１絶縁膜５１の内面上には、ソース線３２及び中継電極７７が設けられている。
【００５０】
ソース線３２は、図２（ａ）に示すように、Ｘ方向に一定の間隔をおいてＹ方向に延在するように形成されている。ソース線３２の一部は、Ｐ−Ｓｉ層１９の一端側の一部と平面的に重なっている。ソース線３２の一部は、第１のコンタクトホール５０ａ及び５１ａ内まで入り込むように設けられており、当該ソース線３２は、Ｐ−Ｓｉ層１９の一端側と電気的に接続されている。中継電極７７は、Ｐ−Ｓｉ層１９の他端側の一部と平面的に重なり合っている。中継電極７７の一部は、第２のコンタクトホール５０ｂ及び５１ｂ内まで入り込むように設けられており、当該中継電極７７は、Ｐ−Ｓｉ層１９の他端側と電気的に接続されている。これにより、各ソース線３２は、対応する各Ｐ−Ｓｉ層１９を介して、対応する各中継電極７７に電気的に接続されている。こうして、各Ｐ−Ｓｉ層１９に対応する位置に且つソース線３２とゲート線３３との交差位置に対応してダブルゲート構造のＬＴＰＳ型ＴＦＴ素子２１が設けられている。
【００５１】
ソース線３２、中継電極７７及び第１絶縁膜５１の内面上には、例えば透明のアクリル樹脂等からなる第２絶縁膜５２が形成されている。第２絶縁膜５２の内面上は平坦性を有し、第２絶縁膜５２は平坦化膜を構成している。第２絶縁膜５２は、中継電極７７の一端側に且つ第２のコンタクトホール５０ｂ及び５１ｂの近傍位置にコンタクトホール５２ａを有する。なお、本発明では、第１絶縁膜５１と第２絶縁膜５２との間に、例えばＳｉＮｘ（シリコン窒化膜）などからなる絶縁膜を更に設けるようにしても構わない。
【００５２】
第２絶縁膜５２の内面上には、その略一面に亘って、ＣＯＭ端子（共通電位用端子）に電気的に接続された共通電極２０が形成されている（図１も参照）。共通電極２０は、例えばＩＴＯなどの透明導電材料により形成され、コンタクトホール５２ａに対応する位置に開口２０ａを有する。コンタクトホール５２ａ内に位置する第２絶縁膜５２の一部、及び共通電極２０の内面上には、例えばＳｉＯ２やＳｉＮｘなどからなる第３絶縁膜５３が形成されている。第３絶縁膜５３は、第２絶縁膜５２のコンタクトホール５２ａに対応する位置にコンタクトホール５３ａを有する。第３絶縁膜５３は、共通電極２０と後述する画素電極１０との間に設けられるため、補助容量を形成する誘電膜として機能する。ここで、十分な補助容量を確保するためには、第３絶縁膜５３の厚さｄ１は、できる限り薄く設定されているのが好ましい。
【００５３】
かかる目的を実現するため、好適な例では、第３絶縁膜５３の厚さｄ１は、自身に形成される補助容量の大きさが約１００〜６００ｆＦ、より好ましくは約２００〜８００ｆＦに設定するように決定するのが好ましい。また、精細度２００ＰＰｉ以上では、第３絶縁膜５３の厚さｄ１は約５０〜４００ｎｍに設定するのが好ましい一方、精細度２００ＰＰｉ未満では、第３絶縁膜５３の厚さｄ１は約２００〜１０００ｎｍに設定するのが好ましい。
【００５４】
第３絶縁膜５３の内面上であって、各サブ画素領域ＳＧ内には、例えばＩＴＯなどの透明導電材料よりなる画素電極１０が形成されている。画素電極１０は、サブ画素領域ＳＧと略同一の形状に形成され、サブ画素領域ＳＧの長辺方向（Ｘ方向又は行方向）に長辺１０Ｌを有すると共に、サブ画素領域ＳＧの短辺方向（Ｙ方向又は列方向）に短辺１０Ｓを有する、横長状の長方形（横ストライプ形状）に形成されている。このため、画素電極１０の長辺１０Ｌの方向は、ゲート線３３の延在方向に規定されている一方、画素電極１０の短辺１０Ｓの方向は、ソース線３２の延在方向に規定されている。画素電極１０は、コンタクトホール５２ａ及び５３ａ内まで入り込むように設けられ、当該コンタクトホール５２ａ及び５３ａを介して中継電極７７と電気的に接続されている。このため、ソース線３２からのソース信号（映像信号）は、ＬＴＰＳ型ＴＦＴ素子２１及び中継電極７７を介して画素電極１０へ供給される。また、画素電極１０は、第３絶縁膜５３を介して共通電極２０と対向し且つ平面的に重なっている。画素電極１０には、自身と共通電極２０との間で、フリンジフィールド（電界Ｅ）を発生させるための複数のスリット１０ｘが設けられている。各スリット１０ｘは、細長状の横ストライプ形状に形成され、各スリット１０ｘの長辺１０ｘａの延在方向は、画素電極１０の短辺１０Ｓの延在方向及びソース線３２の延在方向と非同一の方向に規定されている。なお、本例では、各スリット１０ｘの長辺１０ｘａと繋がる、当該各スリット１０ｘの短辺（符号は省略する）は曲線状の形状を有するように形成されているが、これに限らず、本発明では、当該短辺の形状に限定はなく、例えば直線状の形状に形成されていても構わない。本例では、各スリット１０ｘの長辺１０ｘａの延在方向は、画素電極１０の長辺１０Ｌの延在方向及びゲート線３３の延在方向に対して所定の角度だけ傾いた方向に規定されている。但し、本発明では、各スリット１０ｘの長辺１０ｘａの延在方向は、画素電極１０の長辺１０Ｌの延在方向及びゲート線３３の延在方向と同一の方向に規定されていても構わない。
【００５５】
第３絶縁膜５３の一部、及び画素電極１０の内面上には図示しない配向膜が形成されている。かかる配向膜には、図２（ａ）に示すように、ゲート線３３の延在方向であるＸ方向（以下、「ラビング方向Ｒ」と呼ぶ）にラビング処理が施されている。このため、液晶分子４ａは、初期配向状態において、その長軸方向がラビング方向Ｒに沿った状態で配向している。また、第１基板１の下側には偏光板１１が設けられていると共に、偏光板１１の下側には照明装置としてのバックライト１５が設けられている。こうして、第１実施形態に係る画素構成を含む素子基板９１が構成されている。
【００５６】
一方、上記の画素構成に対応するカラーフィルタ基板９２の構成は次の通りである。
【００５７】
ガラス基板である第２基板２の内面上であって、１つの画素領域ＡＧ内には、サブ画素領域ＳＧ毎に赤色（Ｒ）の着色層６Ｒ、緑色（Ｇ）の着色層６Ｇ及び青色（Ｂ）の着色層６Ｂのいずれかからなる着色層６が設けられている。このため、１つの画素領域ＡＧ内において、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各着色層６の配列方向は、ソース線３２の延在方向に規定されている。第２基板２の内面上であって、各サブ画素領域ＳＧを区画する位置及びＬＴＰＳ型ＴＦＴ素子２１に対応する位置にはＢＭが設けられている。このため、ＬＴＰＳ型ＴＦＴ素子２１、ソース線３２及びゲート線３３等はＢＭと平面的に重なっている。ＢＭ及び各着色層６の内面上にはオーバーコート層１６が形成されている。このオーバーコート層１６は、液晶装置１００の製造工程中に使用される薬剤等による腐食や汚染から、着色層６等を保護する機能を有している。オーバーコート層１６の内面上には所定の方向にラビング処理が施された配向膜１８が形成されている。こうして、第１実施形態に係るカラーフィルタ基板９２が構成されている。
【００５８】
以上の構成を有する液晶装置１００では、その駆動時、ラビング方向Ｒに沿って初期配向状態にある液晶分子（図示略）は、ソース線３２の延在方向に生じるフリンジフィールド（電界Ｅ）によって反時計廻り又は時計廻りに回転してソース線３２の延在方向に再配向する。なお、図３の断面構成では、フリンジフィールド（電界Ｅ）は、素子基板９１と略平行な方向（紙面横方向）及び略垂直な方向（カラーフィルタ基板側）に強い電界成分を有し、画素電極１０と、その複数のスリット１０ｘ及び第３絶縁膜５３を介して共通電極２０との間で生じる。これにより、液晶分子の配向制御がなされ、透過型表示をすることができる。そして、透過型表示の際、バックライト１５から出射した照明光は、図３に示す経路Ｔに沿って進行し、共通電極２０、画素電極１０及びＲ、Ｇ、Ｂの各着色層６等を通過して観察者に至る。この場合、その照明光は、その着色層６等を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【００５９】
（電気的等価回路の構成）
次に、図５を参照して、第１実施形態に係る液晶装置１００の電気的等価回路の構成について説明する。図５は、液晶装置１００の電気的等価回路の構成を示すブロック図である。なお、図５では、実際は、走査線駆動回路４１と実装部品４２とは外部接続用配線３５を通じて接続されているが、便宜上、その図示は省略している。
【００６０】
液晶装置１００は、１つの画素領域ＡＧ内に設けられる単位画素（以下、「単位画素Ｐ」と呼ぶ）を行方向（Ｘ方向）及び列方向（Ｙ方向）にマトリクス状に配列してなる有効表示領域Ｖと、その外側に設けられ、各サブ画素領域ＳＧ内に設けられる各サブ画素（以下、「サブ画素ＳＰ」と呼ぶ）を駆動する信号線駆動回路４０及び走査線駆動回路４１と、信号線駆動回路４０及び走査線駆動回路４１と電気的に接続され、液晶装置１００と電子機器とのインターフェースである実装部品４２と、を有する。
【００６１】
液晶装置１００は、所定間隔おきに交互に設けられた複数のゲート線３３およびコモン線８０と、所定間隔おきに設けられてゲート線３３およびコモン線８０に交差する複数のソース線３２と、を備える。単位画素Ｐは、サブ画素ＳＰを３行１列に配置して構成され、各サブ画素ＳＰは、各ゲート線３３および各コモン線８０と各ソース線３２との交差位置に対応して設けられている。なお、本発明では、上記したように、画素電極１０と共通電極２０の間に設けられた誘電膜たる第３絶縁膜５３に補助容量が形成されるので、コモン線８０及び後述する蓄積容量８１を設けることは必須ではない。
【００６２】
各サブ画素ＳＰ内には、ＬＴＰＳ型ＴＦＴ素子２１、画素電極１０、当該画素電極１０に第３絶縁膜５３（図示略）を挟んで対向する共通電極２０、並びに画素電極１０及びコモン線８０に電気的に接続された蓄積容量８１が設けられている。
【００６３】
ＬＴＰＳ型ＴＦＴ素子２１のゲート電極には、ゲート線３３が接続され、ＬＴＰＳ型ＴＦＴ素子２１のソース電極には、ソース線３２が接続され、ＬＴＰＳ型ＴＦＴ素子２１のドレイン電極には、画素電極１０および蓄積容量８１が接続されている。画素電極１０と共通電極２０との間には、液晶層４が挟持される。したがって、このＬＴＰＳ型ＴＦＴ素子２１は、ゲート線３３から選択電圧が印加されると、ソース線３２と画素電極１０および蓄積容量８１とを導通状態とする。
【００６４】
走査線駆動回路４１は、ＬＴＰＳ型ＴＦＴ素子２１を導通状態にする選択電圧を各ゲート線３３に線順次で供給する。例えば、あるゲート線３３に選択電圧が供給されると、このゲート線３３に接続されたＬＴＰＳ型ＴＦＴ素子２１が全て導通状態になり、このゲート線３３に係るサブ画素ＳＰの全てが選択される。具体的には、走査線駆動回路４１は、シフトレジスタ回路４１ａ、出力制御回路４１ｂ及びバッファ回路４１ｃを有し、当該走査線駆動回路４１には、実装部品４２を介して、図示しない電子機器の外部回路側から電力及び各種の信号が供給される。シフトレジスタ回路４１ａは、順次転送型シフトレジスタであり、電子機器の外部回路側からスタート信号ＶＳＰ（１フレームの開始信号）、クロック信号ＶＣＫ、及びディレクション信号ＶＤＩＲ（ゲート線の走査方向を指定する信号）などの各種信号が供給されると、それらの各種信号を出力制御回路４１ｂへ出力する。出力制御回路４１ｂは、走査線駆動回路４１の動作を制御する回路であり、電子機器の外部回路内の電源回路から供給される駆動信号ＶＥＮＢがＬレベルのとき、ゲート線３３を選択可能とする制御信号をバッファ回路４１ｃへ出力すると共に、シフトレジスタ回路４１ａから出力されたスタート信号ＶＳＰ、クロック信号ＶＣＫ及びディレクション信号ＶＤＩＲなどの各種信号をバッファ回路４１ｃへ出力する。バッファ回路４１ｃは、出力制御回路４１ｂから出力された各種信号の波形整形を行う波形整形用回路である。なお、本発明では、出力制御回路４１ｂとバッファ回路４１ｃとの間に、出力制御回路４１ｂから出力された各種信号のレベルを増幅するレベルシフタ回路を設けるようにしても構わない。以上の構成を有する走査線駆動回路４１は、一垂直走査期間（１Ｖ期間）内に、アドレス番号Ｇ１、Ｇ２、・・・、Ｇｍ−１、Ｇｍのゲート線３３を（図１も参照）を順次走査すると共に、一水平走査期間（１Ｈ期間）内に３本のゲート線３３を順次走査して単位画素Ｐを駆動する。
【００６５】
信号線駆動回路４０は、画像信号を各ソース線３２に供給し、オン状態のＬＴＰＳ型ＴＦＴ素子２１を介して、各サブ画素領域ＳＧ内の画素電極１０に画像情報を順次書き込む。
【００６６】
以上の構成を有する液晶装置１００は、以下のように動作する。
【００６７】
すなわち、走査線駆動回路４１から選択電圧を線順次で供給することで、あるゲート線３３に係るサブ画素ＳＰの全てを選択する。そして、これらサブ画素ＳＰの選択に同期して、信号線駆動回路４０からソース線３２に画像信号を供給する。これにより、走査線駆動回路４１および信号線駆動回路４０で選択した全てのサブ画素ＳＰに、ソース線３２からＬＴＰＳ型ＴＦＴ素子２１を介して画像信号が供給されて、画像情報が画素電極１０に書き込まれる。
【００６８】
サブ画素領域ＳＧ内の画素電極１０に画像情報が書き込まれると、この画素電極１０と共通電極２０との電位差により、液晶層４に駆動電圧が印加される。したがって、画像信号の電圧レベルを変化させることで、液晶の配向や秩序を変化させて、各サブ画素ＳＰの光変調による階調表示を行う。
【００６９】
なお、液晶に印加される駆動電圧は、蓄積容量８１により、画像情報が書き込まれる期間よりも３桁も長い期間に亘って保持される。
【００７０】
図６は、液晶装置１００の駆動方法に係るタイミングチャートを示す。
【００７１】
上記したように、ＶＳＰはスタート信号、ＶＣＫはクロック信号であり、これらスタート信号ＶＳＰ及びクロック信号ＶＣＫは、走査線駆動回路４１を通じて液晶装置１００に供給される。また、ＶＥＮＢは駆動信号であり、この駆動信号ＶＥＮＢがＬレベルのとき、走査線駆動回路３１は、ゲート線３３に供給される制御信号ＧＡＴＥ１〜６４０（例えば、ゲート線３３の本数が１９２０本の場合）が選択可能となる。
【００７２】
また、ＶＤＩＲは走査方向を指定する信号であり、このディレクション信号ＶＤＩＲは、第１実施形態では、常時Ｈレベルであり、図５中左側から右側に向かって走査する。
【００７３】
ＶＣＯＭは、上述のように、共通電極２０及びコモン線８０に供給される駆動信号である。第１実施形態では、１ラインごとに共通電極２０の電位を反転するライン反転駆動方式を採用しており、ＶＣＯＭは、１ラインごとに反転する。
【００７４】
ＧＡＴＥは、上述のように、ゲート線３３に供給される制御信号である。第１実施形態では、ゲート線３３の本数は例えば１９２０本であり、ＧＡＴＥ１ａは、単位画素Ｐにおいて、任意のアドレス番号Ｇｍ-２に対応する最上段のゲート線３３ａに供給される制御信号であり、ＧＡＴＥ１ｂは、任意のアドレス番号Ｇｍ-１に対応する最上段の１つ下の段のゲート線３３ｂに供給される制御信号であり、ＧＡＴＥ１ｃは、任意のアドレス番号Ｇｍに対応する最下段のゲート線３３ｃに供給される制御信号である。ＧＡＴＥ６４０ｃは、有効表示領域Ｖ内において、最下段のゲート線３３に供給される制御信号である。
【００７５】
ＤＩＳＰＬＡＹ  ＤＡＴＡ信号は、信号線駆動回路４０に供給される時分割の画像信号である。
【００７６】
ここで、１Ｈ期間に着目したとき、ＶＣＯＭがＬレベルの状態でＶＥＮＢがＨレベルからＬレベルへ立ち下がると、それに同期して時刻ｔ１からｔ２の間、ＧＡＴＥ１ａがＨレベルになり、単位画素Ｐ内において、最上段のゲート線３３ａに係る、赤色（Ｒ）に対応するサブ画素ＳＰの群が選択される。また、このサブ画素ＳＰの群の選択に同期して、ＤＡＴＡとして、赤色（Ｒ）に対応する画像情報が電子機器の外部回路側から実装部品４２を通じて信号線駆動回路４０へ供給される。これにより、赤色（Ｒ）に対応する画像情報（Ｖ００１）が、ソース線３２を介して、最上段のゲート線３３ａに係る、赤色（Ｒ）に対応するサブ画素ＳＰの群に供給される。
【００７７】
続いて、時刻ｔ２からｔ３の間だけＶＥＮＢがＨレベルになり、さらにＶＣＯＭが反転してＨレベルの状態になり、時刻ｔ３でＶＥＮＢがＨレベルからＬレベルへ立ち下がると、それに同期して時刻ｔ３からｔ４の間、ＧＡＴＥ１ｂがＨレベルになり、単位画素Ｐ内において、最上段の１つ下の段のゲート線３３ｂに係る、緑色（Ｇ）に対応するサブ画素ＳＰの群が選択される。また、このサブ画素ＳＰの群の選択に同期して、ＤＡＴＡとして、緑色（Ｇ）に対応する画像情報が電子機器の外部回路側から実装部品４２を通じて信号線駆動回路４０へ供給される。これにより、緑色（Ｇ）に対応する画像情報（Ｖ００１）が、ソース線３２を介して、最上段の１つ下の段のゲート線３３ｂに係る、緑色（Ｇ）に対応するサブ画素ＳＰの群に供給される。
【００７８】
続いて、時刻ｔ４からｔ５の間だけＶＥＮＢがＨレベルになり、さらにＶＣＯＭが反転してＬレベルの状態になり、時刻ｔ５でＶＥＮＢがＨレベルからＬレベルへ立ち下がると、それに同期して時刻ｔ５からｔ６の間、ＧＡＴＥ１ｃがＨレベルになり、単位画素Ｐ内において、最下段のゲート線３３ｃに係る、青色（Ｂ）に対応するサブ画素ＳＰの群が選択される。また、このサブ画素ＳＰの群の選択に同期して、ＤＡＴＡとして、青色（Ｂ）に対応する画像情報が電子機器の外部回路側から実装部品４２を通じて信号線駆動回路４０へ供給される。これにより、青色（Ｂ）に対応する画像情報（Ｖ００１）が、ソース線３２を介して、最下段のゲート線３３ｂに係る、青色（Ｂ）に対応するサブ画素ＳＰの群に供給される。そして、以上に述べた駆動制御を１Ｖ期間内において更に画像情報Ｖ６４０に対応する、ＧＡＴＥ６４０ａ、ＧＡＴＥ６４０ｂ、ＧＡＴＥ６４０ｃまで行う。
【００７９】
以上のように、この液晶装置１００では、１Ｈ期間に単位画素Ｐ内の３つのサブ画素ＳＰを順次走査（つまり、３回の走査）して、その各々のサブ画素ＳＰを同一のソース線３２により画像信号を供給する駆動方法を採用している。
【００８０】
次に、第１及び第２比較例と比較した、第１実施形態に係る液晶装置１００の特有の作用効果について説明する。
【００８１】
以下では、まず、図７（ａ）及び（ｂ）を参照して、第１比較例に係るＦＦＳ方式の液晶装置５００の素子基板９１ｘの構成及びその問題点について説明し、続いて、図８を参照して、第２比較例に係る液晶装置６００の素子基板９１ｙの構成及びその問題点について説明し、その後、第１及び第２比較例と比較した第１実施形態の特有の作用効果について説明する。なお、第１及び第２比較例において、第１実施形態と共通する要素については同一の符号を付し、その説明は簡略化又は省略する。
【００８２】
図７（ａ）は、図２（ａ）に対応する、第１比較例に係る素子基板９１ｘにおける１画素分の平面構成を示す。図７（ｂ）は、図７（ａ）の切断線Ｃ−Ｃ’に沿った、素子基板９１ｘにおける１サブ画素の断面構成を示す。なお、第１及び第２比較例の各サブ画素領域ＳＧ１は、第１実施形態のサブ画素領域ＳＧと異なり、サブ画素の並びである列方向に長辺を有すると共に、その行方向に短辺を有する矩形領域であり、各サブ画素領域ＳＧ１の長辺の方向は、ソース線３２の延在方向に規定されている一方、各サブ画素領域ＳＧの短辺の方向は、ゲート線３３の延在方向に規定されている。
【００８３】
第１比較例に係る液晶装置５００は、スイッチング素子としてα−Ｓｉ型ＴＦＴ素子２３を有する素子基板９１ｘと、図示しないカラーフィルタ基板９２との間に液晶が封入されて液晶層４が形成されてなる。
【００８４】
まず、素子基板９１ｘの構成は次の通りである。
【００８５】
第１基板１上には、サブ画素領域ＳＧ１毎にＩＴＯ等からなる共通電極２０（二点鎖線で囲まれた領域）が設けられている。共通電極２０は、サブ画素領域ＳＧの行方向（短辺方向）に短辺を有すると共に、サブ画素領域ＳＧの列方向（長辺方向）に長辺を有する、縦長状の長方形（縦ストライプ形状）に形成されている。共通電極２０の一部上及び第１基板１上には、図７（ａ）に示すように、Ｙ方向に一定の間隔をおいて形成され、Ｘ方向に延在する共通電極線２０ｓが設けられている。このため、共通電極２０は、共通電極線２０ｓに電気的に接続されている。共通電極線２０ｓは、図示を省略するが素子基板９１ｘ上の所定位置において共通電位用端子（ＣＯＭ端子）と電気的に接続されている。第１基板１上には、Ｙ方向に一定の間隔をおいてＸ方向に延在するようにゲート線３３が設けられている。ゲート線３３は、隣接する単位画素に対応して設けられた共通電極線２０ｓの近傍位置に設けられている。
【００８６】
共通電極２０、共通電極線２０ｓ、ゲート線３３及び第１基板１の上には、ゲート絶縁膜５０が形成されている。ゲート絶縁膜５０上であって、後述するソース線３２と、ゲート線３３の交差位置近傍には、α−Ｓｉ型ＴＦＴ素子２３の要素となるα−Ｓｉ層２６が設けられている。
【００８７】
図７（ａ）において、ゲート絶縁膜５０上には、Ｙ方向に延在するようにソース線３２が設けられている。ソース線３２は、α−Ｓｉ層２６上に重なるように折れ曲がり、当該α−Ｓｉ層２６と電気的に接続される折れ曲がり部分３２ｘを有する。また、α−Ｓｉ層２６及びゲート絶縁膜５０上には、ドレイン電極３４が設けられている。このため、ドレイン電極３４は、α−Ｓｉ層２６と電気的に接続されている。このため、ソース線３２の折れ曲がり部分３２ｘは、α−Ｓｉ層２６を介してドレイン電極３４に電気的に接続されている。こうして、その領域にはα−Ｓｉ型ＴＦＴ素子２３が形成されている。
【００８８】
ゲート絶縁膜５０及びα−Ｓｉ型ＴＦＴ素子２３上には、例えばＳｉＮｘなどからなるパシベーション層５４が形成されている。バシベーション層５４は、共通電極２０の一部と重なる位置に且つドレイン電極３４の一端側と重なる位置にコンタクトホール５４ａを有する。
【００８９】
パシベーション層５４上には、サブ画素領域ＳＧ１毎にＩＴＯなどからなる画素電極１０が形成されている。画素電極１０は、サブ画素の並びである行方向に短辺１０Ｓを有すると共に、サブ画素の並びである列方向に長辺１０Ｌを有する、縦長状の長方形（縦ストライプ形状）に形成されている。画素電極１０は、複数のスリット１０ｘを有し、各スリット１０ｘは、細長状の横ストライプ形状に形成され、各スリット１０ｘの長辺１０ｘａの延在方向は、画素電極１０の長辺１０Ｌの延在方向及びゲート線３３の延在方向に対して所定の角度だけ傾いた方向に規定されている。画素電極１０は、コンタクトホール５４ａを通じてドレイン電極３４に電気的に接続されている。このため、画素電極１０には、ソース線３２からのソース信号（画像信号）がα−Ｓｉ型ＴＦＴ素子２３を介して供給される。画素電極１０等の上には図示しない配向膜が形成されている。かかる配向膜には、第１実施形態と同様の方向にラビング処理が施されている。
【００９０】
以上の構成を有する比較例に係る液晶装置５００では、その駆動時、第１実施形態に係る液晶装置１００と同様の原理により液晶の配向が制御され、透過型表示がなされる。
【００９１】
このような構成を有する比較例では、次のような課題を有している。
【００９２】
即ち、比較例では、図７（ａ）に示すように、画素電極１０を縦ストライプ形状に形成して、その各スリット１０ｘを画素電極１０の短辺１０Ｓの延在方向に且つゲート線３３の延在方向に対して所定の角度だけ傾いた方向に規定している。このため、比較例では、スリット１０ｘを画素電極１０の全体に亘って均一に設ける必要があるため、その構造上、スリット１０ｘの設定数が増加している。ここで、画素電極１０の各スリット１０ｘの長辺１０ｘａの方向の両端部のうち、いずれか一方の端部付近では、各スリット１０ｘの端部付近でない位置と比較してフリンジフィールド（電界Ｅ）のかかり方が変わり、液晶分子が殆ど駆動されないドメイン領域（液晶の配向異常領域）ＤＡｒが発生する。このため、このドメイン領域ＤＡｒでは、明るさが低下して表示上暗い領域となってしまう。なお、このドメイン領域ＤＡｒは、現象的に、スリット１０ｘの設定数分だけ発生し、且つ、Ｙ方向に隣接する各スリット１０ｘの間では互い違いに且つ千鳥状に発生する。したがって、第１比較例のように画素電極１０に設けるスリット１０ｘの数が多いほど明るさに寄与しないドメイン領域ＤＡｒは増加し、その分、液晶装置の透過率が著しく低下してしまうという問題がある。
【００９３】
したがって、ＦＦＳ方式による適正な駆動をするため、スリット１０ｘを画素電極１０の全体に均一に設けつつ、画素電極１０に設けるスリット１０ｘの設定数をできる限り減らすことができれば、表示状態を適切な状態に保持しつつドメイン領域ＤＡｒを減らすことができ、上記のような問題を改善することができる。
【００９４】
そこで、第２比較例では、画素電極１０に設ける各スリット１０ｘを、第１比較例のように画素電極１０の短辺１０Ｓの延在方向に且つゲート線３３の延在方向に対して所定の角度だけ傾いた方向に規定するのではなく、画素電極１０の長辺１０Ｌの延在方向に且つソース線３２の延在方向に規定することにより、第１比較例よりも各スリット１０ｘの長辺１０ｘａの長さを長くし、さらにスリット１０ｘを画素電極１０の全体に均一に設けつつ、スリット１０ｘの設定数を減らす。
【００９５】
図８は、図７（ａ）に対応する、第２比較例に係る素子基板９１ｙにおける１画素分の平面構成を示す。なお、第２比較例では、図８に示すように、ラビング方向はソース線３２の延在方向に対して所定の角度だけ傾いた矢印Ｒ方向に、また、フリンジフィールド（電界Ｅ）の方向はゲート線３３の延在方向である矢印Ｅの方向に夫々設定されている。
【００９６】
第２比較例と第１比較例とを比較した場合、第２比較例は、画素電極１０に設けるスリット１０ｘの長辺１０ｘａの延在方向が上記したように第１比較例と異なり、それ以外の点については第１比較例と同様である。なお、各サブ画素領域ＳＧ１及び各画素電極１０の面積は第１比較例と同様である。したがって、第２比較例では、図８に示すように、各スリット１０ｘの長辺１０ｘａの方向の両端部のうち、いずれか一方の端部付近にドメイン領域ＤＡｒが生じるが、画素電極１０のスリット１０ｘの設定数を第１比較例と比較して減らしているので、それに伴ってドメイン領域ＤＡｒを減らすことができる。その結果、第２比較例では、液晶装置の透過率が低下するのを防止できるという利点がある。
【００９７】
しかしながら、第２比較例では、そのような利点が得られる反面、次のような種々の問題も生じ得る。
【００９８】
即ち、第２比較例では、画素電極１０のスリット１０ｘの長辺１０ｘａの延在方向を、ソース線３２の延在方向に規定し、当該スリット１０ｘを縦長状のスリット構造としている。したがって、この縦長状のスリット構造を、高精細の画素構造を有する液晶装置に適用した場合、サブ画素のサイズが小さくなるのに伴って画素電極１０に設けることのできるスリット１０ｘの数も減少するため、スリット１０ｘの幅と、相隣接するスリット１０ｘの間に位置する画素電極１０の電極部分の幅との調整又は最適化が設計上困難になるという問題がある。また、第２比較例では、図８に示すように、画素電極１０のスリット１０ｘを縦長状のスリット構造としているので、フリンジフィールド（電界Ｅ）は、ゲート線３３の延在方向に生じる。このため、ゲート線３３の延在方向に相隣接する任意のサブ画素に着目したとき、液晶の駆動時、その一方のサブ画素に生じるフリンジフィールド（電界Ｅ）が他方のサブ画素にまで及び、当該他のサブ画素に係る液晶分子を不要に動作させてしまう可能性がある。そこで、かかる不具合の発生を防止するためには、ゲート線３３の延在方向に相隣接する任意のサブ画素の間隔をできる限り大きくして、当該一方のサブ画素に生じるフリンジフィールド（電界Ｅ）が当該他方のサブ画素にまで及ぶのを防止する必要がある。しかしながら、そのような構成を採るとサブ画素の面積を小さくせざるを得なくなり、それに伴って開口率が低下してしまうという問題がある。
【００９９】
以上の点を踏まえ、第１実施形態では、次のような画素構造を採用することとしている。即ち、第１実施形態では、単位画素を、３行１列に配置してなる複数のサブ画素により構成し、サブ画素に対応する画素電極１０を、サブ画素領域ＳＧの長辺方向（行方向）に長辺１０Ｌを有すると共に、サブ画素領域ＳＧの短辺方向（列方向）に短辺１０Ｓを有する、横長状の長方形（横ストライプ形状）に形成している。そして、画素電極１０の長辺１０Ｌの延在方向を、ゲート線３３の延在方向に規定している一方、画素電極１０の短辺１０Ｓの延在方向を、ソース線３２の延在方向に規定している。また、画素電極１０にはサブ画素領域ＳＧ毎に複数のスリット１０ｘを設け、各スリット１０ｘを、細長状の横ストライプ形状に形成し、各スリット１０ｘの長辺１０ｘａの延在方向を、画素電極１０の短辺１０Ｓの延在方向及びソース線３２の延在方向と非同一の方向に規定している。本例では、各スリット１０ｘの長辺１０ｘａの延在方向を、画素電極１０の長辺１０Ｌの延在方向及びゲート線３３の延在方向に対して所定の角度だけ傾いた方向に規定している。但し、本発明では、各スリット１０ｘの長辺１０ｘａの延在方向を、画素電極１０の長辺１０Ｌの延在方向及びゲート線３３の延在方向と同一の方向に規定しても構わない。
【０１００】
これにより、画素電極１０の全体にスリット１０ｘを均一に配置しつつ、第１比較例と比較して、そのスリット１０ｘの設定数を減らすことができる。このような構成を有する第１実施形態では、液晶の駆動時に、図２（ａ）に示すように、各スリット１０ｘの長辺１０ｘａの方向の両端部のうち、いずれか一方の端部付近にドメイン領域ＤＡｒが生じるが、画素電極１０に設定されるスリット１０ｘの数を第１比較例と比較して減らしているので、それに伴ってドメイン領域ＤＡｒを減らすことができる。その結果、液晶装置１００の透過率が低下するのを防止できる。
【０１０１】
また、第１実施形態では、図２（ａ）に示すように、画素電極１０に設けるスリット１０ｘの長辺１０ｘａの延在方向を当該画素電極１０の長辺１０Ｌの方向と概ね同一の方向に規定することにより、当該スリット１０ｘを横長状のスリット構造としている。このため、液晶の駆動時に画素電極１０と共通電極２０との間で生じるフリンジフィールド（電界Ｅ）は、ソース線３２の延在方向に生じる。しかし、第１実施形態では、ソース線３２の延在方向に相隣接するサブ画素の間隔は、ゲート線３３の延在方向に相隣接するサブ画素の間隔より大きいので、ソース線３２の延在方向に相隣接する任意のサブ画素に着目したときに、その一方のサブ画素に生じるフリンジフィールド（電界Ｅ）が他方のサブ画素にまで及ぶことはなく、当該他のサブ画素に係る液晶分子を不要に動作させてしまうようなことはない。つまり、かかるスリット構造を採用すれば、ソース線３２の延在方向に相隣接する任意のサブ画素間において、その夫々に生じるフリンジフィールド（電界Ｅ）が相互に影響を及ぼすのを防止できる。したがって、その副次的な効果として、ソース線３２に対応する位置では液晶の配向乱れが生じ難いので、カラーフィルタ基板９２側において、当該ソース線３２に対応する位置にはＢＭを設けなくても構わない。
【０１０２】
また、第１実施形態では、上記したように３行１列に配置された複数のサブ画素により単位画素が構成され、当該単位画素内において、各サブ画素に係る各画素電極１０は、対応するゲート線３３の各々電気的に接続されていると共に、１つのソース線３２に電気的に共通接続されている。なお、各サブ画素は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の着色層６のいずれかに対応して設けられている。このため、１Ｈ期間（１フィールド期間）に単位画素内の３つのサブ画素が順次走査（つまり、３回の走査）されて、その各々のサブ画素は同一のソース線３２により映像信号が供給される。
【０１０３】
したがって、従来方式の液晶装置と比較して３倍の駆動デューティで単位画素が駆動される結果、表示品位の向上を図ることができる。ここで従来方式の液晶装置とは、１行３列に配置された複数のサブ画素により単位画素が構成され、当該単位画素内において、各サブ画素が１つのゲート線３３に電気的に共通接続されていると共に、対応する３つのソース線３２の各々に電気的に接続されている構成を備える液晶装置をいう。かかる液晶装置では、１Ｈ期間内に単位画素内の３つのサブ画素が１つのゲート線により走査されて、その各サブ画素は、それらに接続されたソース線３２の各々により映像信号が供給される。
【０１０４】
[第２実施形態]
次に、図２（ｂ）及び図４を参照して、本発明の第２実施形態に係る液晶装置２００について説明する。
【０１０５】
図２（ｂ）は、第２実施形態に係る素子基板９３における１画素分の平面構成を示す。なお、図２（ｂ）では、素子基板９１の説明に必要な最小限の要素のみ図示している。図４は、図２（ｂ）における切断線Ｂ−Ｂ’に沿った断面図を示すと共に、ＬＴＰＳ型ＴＦＴ素子２１を通る位置で切断したときの１サブ画素を含む断面構成を示す。
【０１０６】
第２実施形態と第１実施形態とを比較した場合、主として、その両者は素子基板において誘電膜たる第３絶縁膜５３に対する、共通電極２０と画素電極１０の位置関係が逆になっており、それ以外の点はその両者は構成上共通している。よって、以下では、第１実施形態と共通する要素については同一の符号を付し、その説明は簡略化又は省略する。
【０１０７】
具体的には、第１実施形態と異なる、素子基板９３の部分の構成は次の通りである。
【０１０８】
即ち、第２実施形態は、第１実施形態と同様に３行１列に配置された複数のサブ画素により単位画素が構成され、当該単位画素内において、各サブ画素（各画素電極１０）は、対応するゲート線３３の各々に電気的に接続されていると共に、１つのソース線３２に電気的に共通接続されている。そして、素子基板９３において、平坦化膜たる第２絶縁膜５２上には、サブ画素領域ＳＧ毎に画素電極１０が横長状の形状（横ストライプ形状）を有するように設けられている。画素電極１０の形状、及び画素電極１０とソース線３２及びゲート線３３との位置関係は第１実施形態と同様である。画素電極１０は、コンタクトホール５２ａ内まで入り込むように設けられ、中継電極７７と電気的に接続されている。このため、画素電極１０にはＬＴＰＳ型ＴＦＴ素子２１を通じてソース線３２から映像信号が供給される。画素電極１０及び第２絶縁膜５２の上には、誘電膜たる第３絶縁膜５３が設けられている。第３絶縁膜５３上には、共通電極２０がべた状に設けられている。共通電極２０は、サブ画素領域ＳＧ毎に、複数のスリット２０ｘを有し、各スリット２０ｘは細長状の横ストライプ形状に形成され、各スリット２０ｘの長辺２０ｘａの延在方向は、画素電極１０の短辺１０Ｓの方向及びソース線３２の延在方向と非同一の方向に規定されている。なお、本例では、各スリット２０ｘの長辺２０ｘａと繋がる、当該各スリット２０ｘの短辺（符号は省略する）は曲線状の形状を有するように形成されているが、これに限らず、本発明では、当該短辺の形状に限定はなく、例えば直線状の形状に形成されていても構わない。本例では、各スリット２０ｘの長辺２０ｘａの延在方向は、画素電極１０の長辺１０Ｌの方向及びゲート線３３の延在方向に対して所定の角度だけ傾いた方向に規定されている。なお、これに代え、本発明では、各スリット２０ｘの長辺２０ｘａの延在方向は、画素電極１０の長辺１０Ｌの方向及びゲート線３３の延在方向と同一の方向に規定されていても構わない。また、共通電極２０は、サブ画素領域ＳＧ内において、複数のスリット２０ｘのうち、コンタクトホール５２ａの近傍に位置するスリット２０ｘの一端側に、当該スリット２０ｘと繋がる切り欠き部分２０ｘｂを有する。切り欠き部分２０ｘｂは、コンタクトホール５２ａの面積より大きく形成され、当該コンタクトホール５２ａに対応する位置に設けられている。
【０１０９】
以上の構成を有する第２実施形態では、３行１列に配置された複数のサブ画素により単位画素が構成されている。そして、サブ画素に対応する画素電極１０は、横長状の形状（横ストライプ形状）に形成されている。また、共通電極２０は、サブ画素毎に、複数のスリット２０ｘを有し、各スリット２０ｘは細長状の横ストライプ形状に形成され、各スリット２０ｘの長辺２０ｘａの延在方向は、画素電極１０の短辺１０Ｓの方向及びソース線３２の延在方向と非同一の方向に規定されている。本例では、各スリット２０ｘの長辺２０ｘａの延在方向は、画素電極１０の長辺１０Ｌの方向及びゲート線３３の延在方向に対して所定の角度だけ傾いた方向に規定されている。
【０１１０】
これにより、スリット２０ｘを共通電極２０の全体に均一に配置しつつ、共通電極２０に設けるスリット２０ｘを、画素電極１０の短辺１０Ｓの方向及びソース線３２の延在方向と同一の方向に規定してなる比較例と比較した場合に、そのスリット２０ｘの設定数を減らすことができる。よって、このような構成を有する第２実施形態では、液晶の駆動時に、図２（ｂ）に示すように、各スリット２０ｘの長辺２０ｘａの方向の両端部のうち、いずれか一方の端部付近にドメイン領域ＤＡｒが生じるが、共通電極２０に設定されるスリット２０ｘの数を上記した比較例と比較して減らしているので、それに伴ってドメイン領域ＤＡｒを減らすことができる。その結果、液晶装置２００の透過率が低下するのを防止できる。
【０１１１】
また、第２実施形態では、図２（ｂ）に示すように、共通電極２０に設けるスリット２０ｘの長辺２０ｘａの延在方向を画素電極１０の長辺１０Ｌの方向と概ね同一の方向に規定することにより、当該スリット２０ｘを横長状のスリット構造としている。このため、液晶の駆動時に画素電極１０と共通電極２０との間で生じるフリンジフィールド（電界Ｅ）は、第１実施形態と同様にソース線３２の延在方向に生じる。しかし、第２実施形態では、ソース線３２の延在方向に相隣接するサブ画素の間隔は、第１実施形態と同様にゲート線３３の延在方向に相隣接するサブ画素の間隔より大きく設定されており、ソース線３２の延在方向に相隣接する任意のサブ画素に着目したときに、その一方のサブ画素に生じるフリンジフィールド（電界Ｅ）が他方のサブ画素にまで及ぶことはなく、当該他のサブ画素に係る液晶分子を不要に動作させてしまうようなことはない。つまり、かかるスリット構造を採用すれば、ソース線３２の延在方向に相隣接する任意のサブ画素において、その夫々に生じるフリンジフィールド（電界Ｅ）が相互に影響を及ぼすのを防止できる。
【０１１２】
また、第２実施形態では、上記したように３行１列に配置された複数のサブ画素により単位画素が構成され、当該単位画素内において、各サブ画素は、対応するゲート線３３の各々に電気的に接続されていると共に、１つのソース線３２に電気的に共通接続されている。なお、各サブ画素は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の着色層６のいずれかに対応して設けられている。このため、第２実施形態では、第１実施形態と同様に、１Ｈ期間（１フィールド期間）に単位画素内の３つのサブ画素が順次走査（つまり、３回の走査）されて、その各々のサブ画素は同一のソース線３２により映像信号が供給され、上記した第１実施形態と同様の作用効果を得ることができる。
【０１１３】
[変形例]
上記の各種実施形態では、横ストライプ形状を有し、３行１列に配置された３つのサブ画素により単位画素を構成し、カラーフィルタ基板９２側の各サブ画素に対応する位置に、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の着色層６を設けた。これに限らず、本発明では、Ｎ（任意の自然数、以下同様）行１列に配列され、横ストライプ形状を有するＮ個のサブ画素により単位画素を構成し、カラーフィルタ基板９２側の各サブ画素に対応する位置に、任意の複数の色の着色層６を設けるように構成しても構わない。この構成を採ると、単位画素内において、各サブ画素は、ゲート線３３の各々に電気的に接続されると共に、１つのソース線３２に電気的に共通接続されるので、１Ｈ期間（１フィールド期間）に単位画素内のＮ個のサブ画素が順次走査（つまり、Ｎ回の走査）されて、その各々のサブ画素は同一のソース線３２により映像信号が供給される。したがって、上記した従来方式の液晶装置と比較してＮ倍の駆動デューティで単位画素が駆動されることになる。
【０１１４】
例えば、その一例として、本発明では、横ストライプ形状を有し、４行１列に配列された４つのサブ画素により単位画素を構成し、カラーフィルタ基板９２側の各サブ画素に対応する位置に、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、任意の色（Ｏｔｈｅｒ）の４色の着色層６を設けるように構成することができる。この変形例の構成を採ると、単位画素内において、各サブ画素は、対応するゲート線３３の各々に電気的に接続されると共に、１つのソース線３２に電気的に共通接続されるので、１Ｈ期間（１フィールド期間）に単位画素内の４つのサブ画素が順次走査（つまり、４回の走査）されて、その各々のサブ画素は同一のソース線３２により映像信号が供給される。したがって、上記した従来方式の液晶装置と比較して４倍の駆動デューティで単位画素が駆動されることになる。
【０１１５】
ここで、図９（ａ）には、第１実施形態の基本的構成を踏襲しつつ、かかる変形例の構成を採用した画素構造が示されている。一方、図９（ｂ）には、第２実施形態の基本的構成を踏襲しつつ、かかる変形例の構成を採用した画素構造が示されている。これにより、上記した本発明の作用効果を得ることができるのに加え、第１及び第２実施形態以上の高演色の表示画像が得られる。
【０１１６】
また、本発明では、上記の各種実施形態において、対応する各色の着色層６の配列順序に限定はなく、その配列順序は任意である。
【０１１７】
また、上記の各種実施形態では、走査線駆動回路４１を１つだけ設け、その走査線駆動回路４１からサブ画素側へ延在するようにゲート線３３を引き回していたが、これに限らず、本発明では、図１０に示すように、有効表示領域Ｖを挟むように２つの走査線駆動回路４１を設け、その各々からサブ画素側へ延在するように当該ゲート線３３を交互に引き回すようにしても構わない。特に、上記した４行１列に配置された４つのサブ画素により単位画素が構成される液晶装置の場合、第１及び第２実施形態よりも高精細なので、第１及び第２実施形態よりも１つの走査線駆動回路４１から各サブ画素側へのゲート線３３の引き回しは難くなるので、このような高精細の画素構成の場合は、２つの走査線駆動回路４１を設けて上記のようにゲート線３３を引き回すのが有効である。
【０１１８】
また、本発明では、信号線駆動回路４０の構成は、上記の第１実施形態の構成に限定されず、例えば、１つずつのサブ画素にソース線３２を介して順次画像情報を書き込む点順次駆動回路、又はデマルチプレクサなどの既知の各種の回路により構成されていても構わない。ここで、デマルチプレクサとは、１つの入力端子及び複数の出力端子を有し、トランジスタなどのスイッチング素子により、これら複数の出力端子を順に選択して入力端子に接続し、映像信号源から時分割信号として供給される映像信号をソース線３２に振り分ける回路をいう。
【０１１９】
また、本発明では、共通電極２０に係る時定数に問題が無ければ、上記の各種の実施形態において、金属膜等により形成される共通電極線を適当な位置に設け、共通電極２０が共通電極線を介して共通電位用端子に接続される構成としても構わない。
【０１２０】
また、上記の各種の実施形態では、本発明を透過型の液晶装置に適用することとしたが、これに限らず、本発明を反射型又は半透過反射型の液晶装置に適用することとしても構わない。
【０１２１】
また、上記の各種の実施形態では、本発明を、ＬＴＰＳ型ＴＦＴ素子２１を有する液晶装置に適用した。これに限らず、本発明では、その趣旨を逸脱しない範囲において、Ｐ−Ｓｉ型のＴＦＴ素子若しくはα−Ｓｉ型のＴＦＴ素子などに代表される三端子型素子、或いはＴＦＤ素子に代表される二端子型非線形素子に本発明を適用しても構わない。
【０１２２】
その他、本発明では、その趣旨を逸脱しない範囲において種々の変形をすることができる。
【０１２３】
［他の実施形態］
上記の説明では、第１及び第２の実施形態の夫々に対応する変形例において、４色の着色領域として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、任意の色（Ｏｔｈｅｒ）の４色の着色領域の一例を挙げて説明したが、本発明の適用はこれには限定されず、他の４色の着色領域により１つの画素領域を構成することもできる。
【０１２４】
この場合、４色の着色領域は、波長に応じて色相が変化する可視光領域（３８０〜７８０ｎｍ）のうち、青系の色相の着色領域（「第１着色領域」とも呼ぶ。）、赤系の色相の着色領域（「第２着色領域」とも呼ぶ。）と、青から黄までの色相の中で選択された２種の色相の着色領域（「第３着色領域」、「第４着色領域」とも呼ぶ。）からなる。ここで「系」との語を用いているが、例えば青系であれば純粋の青の色相に限定されるものでなく、青紫や青緑等を含むものである。赤系の色相であれば、赤に限定されるものでなく橙を含む。また、これら着色領域は単一の着色層で構成されても良いし、複数の異なる色相の着色層を重ねて構成されても良い。また、これら着色領域は色相で述べているが、当該色相は、彩度、明度を適宜変更し、色を設定し得るものである。
【０１２５】
具体的な色相の範囲は、
・青系の色相の着色領域は、青紫から青緑であり、より好ましくは藍から青である。
・赤系の色相の着色領域は、橙から赤である。
・青から黄までの色相で選択される一方の着色領域は、青から緑であり、より好ましくは青緑から緑である。
・青から黄までの色相で選択される他方の着色領域は、緑から橙であり、より好ましくは緑から黄である。もしくは緑から黄緑である。
【０１２６】
ここで、各着色領域は、同じ色相を用いることはない。例えば、青から黄までの色相で選択される２つの着色領域で緑系の色相を用いる場合は、他方は一方の緑に対して青系もしくは黄緑系の色相を用いる。
【０１２７】
これにより、従来のＲＧＢの着色領域よりも広範囲の色再現性を実現することができる。
【０１２８】
また、上記では４色の色相の着色領域による広範囲の色再現性を色相で述べたが、着色領域を透過する波長で表現すると以下のようになる。
・青系の着色領域は、該着色領域を透過した光の波長のピークが４１５〜５００ｎｍにある着色領域、好ましくは、４３５〜４８５ｎｍにある着色領域である。
・赤系の着色領域は、該着色領域を透過した光の波長のピークが６００ｎｍ以上にある着色領域で、好ましくは、６０５ｎｍ以上にある着色領域である。
・青から黄までの色相で選択される一方の着色領域は、該着色領域を透過した光の波長のピークが４８５〜５３５ｎｍにある着色領域で、好ましくは、４９５〜５２０ｎｍにある着色領域である。
・青から黄までの色相で選択される他方の着色領域は、該着色領域を透過した光の波長のピークが５００〜５９０ｎｍにある着色領域、好ましくは５１０〜５８５ｎｍにある着色領域、もしくは５３０〜５６５ｎｍにある着色領域である。
【０１２９】
この波長は、透過表示の場合は、照明装置からの照明光がカラーフィルタを通して得られた数値である。反射表示の場合は、外光を反射して得られた数値である。
【０１３０】
さらに、４色の色相の着色領域をｘ−ｙ色度図で表現すると以下のようになる。
・青系の着色領域は、ｘ≦0.151、ｙ≦0.200にある着色領域であり、好ましくは、0.134≦ｘ≦0.151、0.034≦ｙ≦0.200にある着色領域である。
・赤系の着色領域は、0.520≦ｘ、ｙ≦0.360にある着色領域であり、好ましくは、0.550≦ｘ≦0.690、0.210≦ｙ≦0.360にある着色領域である。
・青から黄までの色相で選択される一方の着色領域は、ｘ≦0.200、0.210≦ｙにある着色領域であり、好ましくは、0.080≦ｘ≦0.200、0.210≦ｙ≦0.759にある着色領域である。
・青から黄までの色相で選択される他方の着色領域は、0.257≦ｘ、0.450≦ｙにある着色領域であり、好ましくは、0.257≦ｘ≦0.520、0.450≦ｙ≦0.720にある着色領域である。
【０１３１】
このｘ−ｙ色度図は、透過表示の場合は、照明装置からの照明光がカラーフィルタを通して得られた数値である。反射表示の場合は、外光を反射して得られた数値である。
【０１３２】
これら４色の着色領域は、サブ画素に透過領域と反射領域を備えた場合、透過領域及び反射領域も上述した範囲で適用することができるものである。
【０１３３】
なお、本例における４色の色相の着色領域を用いた場合、バックライト（照明装置）には、上記のようにＲＧＢの光源としてのＬＥＤ（Light Emitting Diode）、或いは蛍光管、有機ＥＬ（organic electroluminescence）などを用いても良い。または白色光源を用いても良い。なお、白色光源は、上記のように青の発光体とYAG系蛍光体により生成される白色光源でもよい。
【０１３４】
但し、ＲＧＢ光源としては、以下のものが好ましい。
・Ｂは発光する光の波長のピークが４３５ｎｍ〜４８５ｎｍにあるもの
・Ｇは発光する光の波長のピークが５２０ｎｍ〜５４５ｎｍにあるもの
・Ｒは発光する光の波長のピークが６１０ｎｍ〜６５０ｎｍにあるもの
そして、ＲＧＢ光源の波長によって、上記した着色層を適切に選定すればより広範囲の色再現性を得ることができる。また、波長が例えば、４５０ｎｍと５６５ｎｍにピークがくるような、複数のピークを持つ光源を用いても良い。
【０１３５】
上記の４色の色相の着色領域の構成の例としては、具体的には以下のものが挙げられる。
・色相が、赤、青、緑、シアン（青緑）の着色領域。
・色相が、赤、青、緑、黄の着色領域
・色相が、赤、青、深緑、黄の着色領域
・色相が、赤、青、エメラルドグリーン、黄緑の着色領域
・色相が、赤、青、エメラルドグリーン、黄の着色領域
・色相が、赤、青、深緑、黄緑の着色領域
［電子機器］
次に、上記の各種の実施形態に係る液晶装置を適用可能な電子機器の具体例について図１１を参照して説明する。
【０１３６】
まず、上記の各種の実施形態に係る液晶装置を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図１１（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶表示装置をパネルとして適用した表示部７１３とを備えている。
【０１３７】
続いて、上記の各種の実施形態に係る液晶装置を、携帯電話機の表示部に適用した例について説明する。図１１（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口７２３とともに、上記の各種の実施形態に係る液晶装置を適用した表示部７２４を備える。
【０１３８】
なお、上記の各種の実施形態に係る液晶装置を適用可能な電子機器としては、図１１（ａ）に示したパーソナルコンピュータや図１１（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【図面の簡単な説明】
【０１３９】
【図１】本発明の第１実施形態に係る液晶装置の構成を模式的に示す平面図。
【図２】第１及び第２実施形態に係る画素構成等を示す拡大平面図。
【図３】第１実施形態に係るサブ画素を含む要部断面図。
【図４】第２実施形態に係るサブ画素を含む要部断面図。
【図５】第１実施形態に係る液晶装置の電気的等価回路を示すブロック図。
【図６】第１実施形態の液晶装置の駆動方法に係るタイミングチャート。
【図７】第１比較例に係る画素構成を示す拡大平面図及び要部断面図。
【図８】第２比較例に係る画素構成を示す拡大平面図。
【図９】各種の変形例に係る画素構成等を示す拡大平面図。
【図１０】変形例に係る他の液晶装置の構成を模式的に示す平面図。
【図１１】本発明の液晶装置を適用した電子機器の例。
【符号の説明】
【０１４０】
１  第１基板、  ２  第２基板、  ４  液晶層、  １０  画素電極、  １０ｘ  スリット、  １０Ｌ、１０ｘａ  長辺、  １０Ｓ  短辺、  ２０  共通電極、  ２０ｘ  スリット、  ２０ｘａ  長辺、  ２１  ＬＴＰＳ型ＴＦＴ素子、  ３２  ソース線、  ３３  ゲート線、  ４１  走査線駆動回路、  ９１、９３  素子基板、  ９２  カラーフィルタ基板、  １００、２００  液晶装置
【図１】
0004717672.tif 000002
【図２】
0004717672.tif 000003
【図３】
0004717672.tif 000004
【図４】
0004717672.tif 000005
【図５】
0004717672.tif 000006
【図６】
0004717672.tif 000007
【図７】
0004717672.tif 000008
【図８】
0004717672.tif 000009
【図９】
0004717672.tif 000010
【図１０】
0004717672.tif 000011
【図１１】
0004717672.tif 000012