(57)【特許請求の範囲】
【請求項１】
配線とビアが接している部分にバリアメタルが介在しているシングルダマシン構成からなる多層配線構造を有する半導体装置の設計方法において、
前記配線が前記ビアに対して下に位置する場合は、エレクトロマイグレーションによる配線寿命のボイドの潜伏期に基づく予測モデルに、所望の配線寿命を代入して、第１の許容電流値を算出し、
前記配線が前記ビアに対して上に位置する場合は、エレクトロマイグレーションによる配線寿命のボイドの潜伏期及び成長期の和に基づく予測モデルに、所望の配線寿命を代入して、第２の許容電流値を算出し、
上記各配線に流れる電流値が、上記各許容電流値を下回るように配線設計を行うことを特徴とする配線設計方法。
【請求項２】
前記第１の許容電流値は、前記第２の許容電流値より小さいことを特徴とする請求項１に記載の配線設計方法。
【請求項３】
前記配線は、銅又は銅を主伝導体とする銅合金により形成されることを特徴とする請求項１から２のいずれかに記載の配線設計方法。
【請求項４】
請求項１から３に記載の配線設計方法により配線設計を行う際に、設計信頼性検証用のＣＡＤツールによりエレクトロマイグレーションによる配線寿命のチェックを行う配線チェック方法において、
前記配線が、上下各配線を接続する前記ビアに対して上に位置するか或いは下に位置するかの位置関係により、チェック方法を変えることを特徴とする配線チェック方法。
【請求項５】
前記配線が前記ビアの上に位置する場合、前記第２の電流許容値に基づくビア上パラメータを採用してチェックを行い、前記配線が前記ビアの下に位置する場合、前記第１の電流許容値に基づくビア下パラメータを採用してチェックを行うことを特徴とする請求項４に記載の配線チェック方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、配線設計方法に関し、特に、配線材料として銅（Ｃｕ）を用いた多層配線構造を有する半導体装置の配線設計方法に関する。
【０００２】
【従来の技術】
従来、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等の半導体装置に金属配線を形成する配線方法が知られている。配線材料として、これまでアルミニウム（Ａｌ）が主に用いられていたが、配線の低抵抗化やマイグレーション耐性の向上を図ってデバイス性能を高める観点から、最近は、銅（Ｃｕ）が用いられようになってきた。
【０００３】
この銅配線を形成する場合、銅薄膜形成後のエッチング加工が困難であることから、ダマシン（Ｄａｍａｓｃｅｎｅ）法が多く使われている。ダマシン法は、溝にめっき等の成膜法により銅を埋め込んだ後に研磨により余剰部分を除去して、埋め込み銅配線を形成する。
【０００４】
ダマシン法には、配線のみを形成するシングルダマシンと、上下層の配線を繋ぐビア（Ｖｉａ）と配線を一度に埋め込んで形成するデュアルダマシンがある。シングルダマシンの場合、ビアを形成する例えばタングステン（Ｗ）は先に埋め込んでおく。
【０００５】
このダマシン法による配線においては、埋め込んだ銅が周辺へ拡散浸入するのを防止するためのバリアメタルを設ける必要がある。つまり、ビアに接している配線部分には、必ずバリアメタルが介在することになって物質の連続性が無くなる。
【０００６】
ところで、ＬＳＩの金属配線に電流が流れると、金属原子が電子流方向に応力を受けて移動するエレクトロマイグレーションが発生し、これにより電子流の上流で大量に蓄積された空孔は、光学的に観察可能な物理的な孔、即ち、ボイドとなる。
【０００７】
この金属原子は、どの位置においてもが電子流方向に応力を受けて移動するが、ビアとの接続部分にはバリアメタルが存在し、このバリアメタルを金属原子は突き抜けられないので、ビアとの接続部分では、金属原子が移動するだけになってしまい、新たに供給されることがない。従って、金属原子が移動した後の空孔、即ち、ボイドができ易くなってしまう。
【０００８】
金属原子の移動により発生したボイドが、ある程度の大きさまで成長した配線は、電気的な導通が失われたり配線抵抗が増加することにより、信号伝達に不具合を生じさせる。このため、ＬＳＩの設計時、目的とする実使用期間内では、ボイドによる影響を受けずに信号伝達ができるように、配線の寿命予測式を作成し、これに基づく予測寿命を設計制約としている。
【０００９】
【発明が解決しようとする課題】
しかしながら、配線の寿命予測式は、最も寿命が短くなる配線構造の特性を採用して一律に作成されていたため、例えばボイドができ難く、より長い寿命を期待することができる配線構造に対しては、許容電流値の過剰な制限を与えることになる。つまり、ボイドができ易いか否かによって異なる配線寿命を考慮していなかったため、配線寿命の正確な把握ができなかった。このことは、許容電流の不必要な制約をもたらし、デバイスの高速化を阻むことになる。
【００１０】
この発明の目的は、ボイドができ易いか否かによって異なる配線寿命を考慮して、配線寿命を正確に把握することができ、これにより、許容電流を不必要に制約することなく配線を設計することができる配線設計方法を提供することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、この発明に係る配線設計方法は、多層配線構造を有する半導体装置の配線設計方法において、エレクトロマイグレーションによる配線寿命を、配線と上下各配線を接続するビアの接続部近傍で発生するボイドの潜伏期及び成長期によって分類した異なった予測モデルにより予測し、配線設計を行うことを特徴としている。
【００１２】
上記構成を有することにより、エレクトロマイグレーションによる配線寿命が、配線と上下各配線を接続するビアの接続部近傍で発生するボイドにおける潜伏期及び成長期によって分類した異なった予測モデルを用いて予測され、この予測に基づき、多層配線構造を有する半導体装置の配線設計が行われる。これにより、ボイドができ易いか否かによって異なる配線寿命を考慮して、配線寿命を正確に把握することができ、これにより、許容電流を不必要に制約することなく配線を設計することができる。
【００１３】
また、この発明に係る配線チェック方法により、上記配線設計方法により配線設計を行う際の配線チェック方法を実現することができる。
【００１４】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００１５】
図１は、この発明の一実施の形態に係る配線設計方法を説明するための、ボイド発生状況を概略的に示す断面説明図である。図１に示すように、ダマシン法を用いて形成した銅（Ｃｕ）配線構造１０においては、電子（ｅｌｅｃｔｒｏｎ）が流れる状況に応じて、下層配線或いは上層配線にそれぞれ異なったボイドが発生する。
【００１６】
電子流が、上層配線１１から接続ビア（Ｖｉａ）１２を介して下層配線１３へと流れる場合、下層配線１３にボイド１４が発生し（（ａ）参照）、下層配線１３から接続ビア１２を介して上層配線１１へと流れる場合、上層配線１１にボイド１４が発生する（（ｂ）参照）。このボイド１４により、配線の抵抗増加がもたらされるが、抵抗増加にいたるに必要なボイドの体積が、下層配線１３に発生するボイド１４と上層配線１１に発生するボイド１４とで異なっている。
【００１７】
ＬＳＩの金属配線に電流が流れると、流れる電子と金属原子とが衝突した際の運動量交換により、金属原子が電子流方向に応力を受けて移動する現象であるエレクトロマイグレーションが発生する。金属原子が移動することにより、電子流の上流では空孔が蓄積され、大量に蓄積された空孔は、光学的に観察可能な物理的な孔であるボイドを発生させる。ボイドは、主に空孔が蓄積し易い場所に発生する。
【００１８】
金属原子を移動させる駆動力が、電子流との運動量交換であること、及び金属原子が格点を移動する際のポテンシャルを超える確率が、温度が高い程大きくなることから、エレクトロマイグレーションの加速因子は、電流密度と雰囲気温度である。
【００１９】
ボイドがある程度の大きさまで成長した配線は、電気的な導通が失われたり、配線抵抗が増加して信号の伝達に不具合が生じる。従って、ＬＳＩの設計時、目的とする実使用期間内では、エレクトロマイグレーションによる抵抗異常が無視し得る量になるように、環境温度と駆動電流を制限する必要がある。一般に、複数の高雰囲気温度及び複数の高電流密度による加速試験の結果から、寿命予測式を作成し、この寿命予測式に基づいて、目的とする実使用期間と使用温度から制限電流を逆算し、設計制約としている。
【００２０】
従来使用されてきた、Ａｌ若しくはＡｌ合金（ＡｌＣｕが一般的）配線では、物理的気相成長によりウェハ全面に堆積した薄膜を、エッチング法で配線の形状に加工してパターンニングする方法を用いる。また、配線主金属であるＡｌ若しくはＡｌ合金の上下には、バリアメタルと呼ばれる高融点金属、例えばＴｉやＴｉＮを、積層させることが一般的に行われている。これは、ストレスマイグレーションによるボイドが発生した際の冗長、露光の精度を確保するための反射防止を目的としている。
【００２１】
従って、パターンニングされた配線は、Ａｌの上下にバリアメタルを持つことになる。このバリアメタルは、配線主金属であるＡｌ若しくはＡｌ合金と比較して拡散係数が小さいため、エレクトロマイグレーションが起こり難い。そのため、エレクトロマイグレーションによってＡｌにボイドが発生しても、バリアメタルはそのままの形状で残って導通に寄与し、完全断線することはない。
【００２２】
上下の配線層の接続部であるビアでは、バリアメタル及びビアにより原子流束の勾配が最大になる。言い換えると、原子流束が遮断されるため空孔が集中してボイドとなり易い。但し、バリアメタルが、その上下に位置する配線主金属であるＡｌ若しくはＡｌ合金と共に存在するため、配線とビアの位置関係に関係なく、完全断線してしまうことはない。このとき、ボイドがある程度成長し配線抵抗が増加した時点で、故障と判定する。
【００２３】
一方、銅配線においては、銅薄膜のエッチングによるパターン形成が困難であるため、Ａｌ配線とは異なる工法が用いられている。現在のところ、ダマシン法と呼ばれる方法が一般的である。
【００２４】
これは、予め堆積しておいた配線層間膜に、エッチングで溝を形成し、銅拡散防止のためのバリアメタルと銅シード（種子）層を物理的気相成長等の方法で堆積した後に、めっき法等で溝を埋め込み、配線部位外の余分な層を化学的機械研磨（Ｃｈｅｍｉｃａｌ  ＭｅｃｈａｎｉｃａＩ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）により削り取って、配線を形成する方法である。
【００２５】
一般に、ＣＭＰ表面は、銅の拡散の少ない絶縁膜（ＳｉＮ等）を、化学的気相成長等により堆積してカバーする。従って、ダマシン法を用いた、銅或いは銅を主伝導体とする銅合金層を含む配線においては、銅上面に高融点金属によるバリアメタルが存在しない。
【００２６】
また、ダマシン銅配線におけるエレクトロマイグレーションの高速拡散経路は、ＣＭＰによって形成された銅の上面とキャップ絶縁膜との界面である。溝の側壁及び底部のバリアメタルと銅の界面は、比較的遅い拡散経路である。また、結晶粒界（Ｇｒａｉｎ  Ｂｏｕｎｄａｒｙ：ＧＢ）も支配的な拡散経路ではない。これは、整合粒界となる双晶の存在比が大きいためと考えられる。そのため、原子の移動、空孔の集中、ボイドの発生という一連の現象は、銅とキャップ絶縁膜の界面から発生し始める。
【００２７】
上述したダマシン銅配線の性質により、上層配線１１との接続ビア１２を介して電子流が流れる場合（図１（ａ）参照）と、下層配線１３との接続ビア１２を介して電子流が流れる場合（図１（ｂ）参照）とでは、抵抗増加にいたるに必要なボイドの体積が異なることになる。
【００２８】
具体的には、上層配線１１とビア１２で接している部分では、ビア１２（例えば、タングステン埋め込みビア、若しくはダマシン法により形成された銅埋め込みビア等）の底部と銅の界面が、原子流束勾配が最大になる箇所と高速拡散経路が一致する場所なので、ボイド１４が発生し、バリアメタルがないので完全断面に近い急激な抵抗増加が発生する。下層配線１３との接続部では、ビア１２と配線の接続個所は、原子流束勾配は最大であるが、高速拡散経路は銅上面とキャップ絶縁膜との界面であるため、ボイド１４は銅配線の上面より発生する。
【００２９】
従って、発生したボイド１４は、導通には全く影響を与えず、ボイド１４がビア上全体に成長するまで抵抗変化に影響を与えない。上層配線１１との接続ビア１２を介して電子流が流れる場合（図１（ａ）参照）は、ボイド１４の体積は小さくてよいため寿命が短く、下層配線１３との接続ビア１２を介して電子流が流れる場合（図１（ｂ）参照）は、配線溝深さ方向、配線長方向にボイド１４が成長する必要があるため、比較的寿命が長くなる。
【００３０】
また、エレクトロマイグレーションによる配線寿命を、ボイド発生の潜伏期と成長期に分離して観察した場合、ボイド発生の潜伏期と、上層配線１１との接続ビア１２を介して電子流が流れる場合（図１（ａ）参照）の寿命は一致する。下層配線１３との接続ビア１２を介して電子流が流れる場合（図１（ｂ）参照）の寿命は、潜伏期と抵抗増加にいたるボイド長までの成長時間の和に一致する。
【００３１】
ボイド発生の潜伏期は、電流密度の２乗に逆比例するため、上層配線１１との接続ビア１２を介して電子流が流れる場合（図１（ａ）参照）のボイド１４による寿命は、電流密度の２乗に逆比例する。また、寿命の活性化エネルギは、潜伏期の活性化エネルギに一致する。
【００３２】
下層配線１３との接続ビア１２を介して電子流が流れる場合（図１（ｂ）参照）のボイド１４については、前述したのと同様に、ボイド発生の潜伏期は電流密度の２乗に逆比例するが、その後のボイド成長時間は電流密度そのものに逆比例する。よって、寿命は、上層配線１１との接続ビア１２を介して電子流が流れる場合（図１（ａ）参照）よりも必ず長い時間になる。
【００３３】
そのため、下層配線１３との接続ビア１２を介して電子流が流れる場合（図１（ｂ）参照）の構造を持つビアについては、上層配線１１との接続ビア１２を介して電子流が流れる場合（図１（ａ）参照）の構造のビアに対してよりも、より大きな許容電流を与えることができる。逆に、電流密度が高くなるクロック配線の取り出し口等は、下層配線１３との接続ビア１２を介して電子流が流れる場合（図１（ｂ）参照）の構造を選択することにより、信頼性を向上させることが可能になる。
【００３４】
次に、シングルダマシン銅配線のエレクトロマイグレーションにおける潜伏期間、ドリフト速度及び閾条件の評価について説明する。ここでは、ボイド成長について評価するためのテストストラクチャ（Ｔｅｓｔ  Ｓｔｒｕｃｔｕｒｅ）を用い、微細ダマシン銅配線のエレクトロマイグレーション挙動について、ボイドが発生するまでの猶予時間（Ｉｎｃｕｂａｔｉｏｎ  ｔｉｍｅ）とボイド成長期間を分離してストレス依存性を調査し、拡散メカニズムの検討を行った。
【００３５】
図２は、実験サンプルである銅配線構造を有する半導体装置を模式的に示した部分断面図である。図２に示すように、銅配線構造を有する半導体装置１５は、銅或いは銅を主伝導体とする銅合金（例えば、ＣｕＳｎ，ＣｕＴｉ，ＣｕＳｉ，ＣｕＺｒ，Ａｇ等）層からなる上層配線１１と下層配線１３が、接続ビア１２を介して電気的に接続されている。
【００３６】
これら各配線１１，１３及びビア１２に埋め込まれたプラグ１６は、上面のみを除いて、例えば、ＴｉＮ，Ｔａ，ＴａＮ等からなるバリアメタル１７により覆われており、上面は、各配線１１，１３とプラグ１６の接続部分を除いて、拡散を防止するための窒化膜により覆われている。
【００３７】
下層配線１３が形成された層は、下層配線１３及び層間絶縁膜１８と、下面側のバリアメタル１７及びエッチングストッパ膜１９からなる。プラグ１６が形成された層は、プラグ１６及び層間絶縁膜１８と、下面側のバリアメタル１７及びキャップ絶縁膜２０からなる。上層配線１１が形成された層は、上層配線１１及び層間絶縁膜１８と、下面側のバリアメタル１７及びエッチングストッパ膜１９と、上面側のキャップ絶縁膜２０からなる。
【００３８】
図３は、図２の銅配線構造の製造方法の一例を説明する工程断面図である。図３に示すように、シングルダマシン法により銅からなる配線１１，１３を形成する場合、先ず、層間絶縁膜１８に、銅を埋め込むための溝を加工する（（ａ）参照）。
【００３９】
次に、その溝に、バリアメタル１７と種（シード）銅を物理的気相成長法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）により堆積し、その後、メッキ法により銅（Ｃｕ）２１を溝に埋め込む（（ｂ）参照）。
【００４０】
次に、ＣＭＰにより表面を研磨して余分なＣｕ２１を除去し、配線形成部を含む層表面を平坦化する（（ｃ）参照）。その後、研磨した層表面を覆うキャップ絶縁膜２０を形成する（（ｄ）参照）。従って、ダマシン法を用いて形成した、銅或いは銅合金層を含む配線においては、配線上面に高融点金属によるバリアメタルが存在しない。
【００４１】
図４は、図２の実験サンプルにおけるボイド成長について評価するためのテストストラクチャを概念的に示す断面図である。図４に示すように、テストストラクチャ２３は、２層のダマシン銅配線とＮ+ 拡散層（Ｎ+ ｊｕｎｃｔｉｏｎ）により構成され、被試験部は、シングルダマシンプロセスによる銅配線（Ｍｅｔａｌ１：Ｍｌ）である。
【００４２】
Ｍｌは、例えばタングステンからなる４個のコンタクト２４ａ〜２４ｄを介して、Ｎ+ 拡散層に接続されている。Ｍｌのアノード端は、デュアルダマシンプロセスにより形成された、ビア（Ｖｌ）とＭｌの上層配線である銅配線（Ｍｅｔａｌ２：Ｍ２（図示しない））とにより終端している。
【００４３】
Ｍ２部は、エレクトロマイグレーションによるボイドが発生しないように、十分な配線幅を有しリザーバーが設けられている。配線層間にはＦＳＧ（Ｆｌｕｏｒｉｎｅ  Ｄｏｐｅｄ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜を用い、ＳｉＮ膜をキャップ絶縁膜に用いている。試験は、２５５〜３５Ｏ℃の条件下で、１．９〜７．７ＭＡ／ｃｍ2 の電流密度（Ｍｌ部）で、エレクトロンを図中左から右に流して実施した。
【００４４】
試験の結果、先ず、カソ−ド端からボイド１４が成長して、ボイド長がカソード端からの長さＬｌ（第１のコンタクト位置）に達すると、ステップ状に抵抗が変化し、続いて、カソード端からの長さＬ２（第２のコンタクト位置）、Ｌ３（第３のコンタクト位置）、Ｌ４（第４のコンタクト位置）までボイド１４が成長すると、その都度、ステップ状抵抗変化が観察された。抵抗変化のステップ時点は、抵抗変化モニタにより得ることができる。
【００４５】
図５は、図４のステップ状抵抗変化を経過時間と共にグラフにより表した説明図である。図６は、図５の抵抗変化時におけるボイド成長状態の説明図である。図５及び図６に示すように、ストレス時間（Ｓｔｒｅｓｓ  ｔｉｍｅ［ｈ］）が経過するに連れて抵抗（Ｒｅｓｉｓｔａｎｃｅ［Ω］）がステップ状に変化している。
【００４６】
試験開始後の時間ｔ１で、抵抗が約１６７［Ω］から約１７０［Ω］へと上昇した（図５参照）。このとき、ボイド１４の成長は最初（第１）のコンタクト２４ａに達し、配線主金属の原子は第１のコンタクト２４ａと第２のコンタクト２４ｂの間まで移動している（図６（ａ）参照）。即ち、時間ｔ１の経過後、ボイド１４の成長によりボイド長がカソード端からの長さＬｌとなり、４個のコンタクト２４ａ〜２４ｄ（図４参照）の内、第１のコンタクト２４ａがその機能を失った（１ｓｔ  ｃｏｎｔａｃｔ  ｆａｉｌｅｄ）ことを示している。
【００４７】
続いて、試験開始後の時間ｔ２で、抵抗が約１７０［Ω］から約１７３［Ω］へと上昇した（図５参照）。このとき、ボイド１４の成長は第２のコンタクト２４ｂに達し、配線主金属の原子は第２のコンタクト２４ｂと第３のコンタクト２４ｃの間まで移動している（図６（ｂ）参照）。即ち、時間ｔ２の経過後、ボイド１４の成長によりボイド長がカソード端からの長さＬ２となり、４個のコンタクト２４ａ〜２４ｄ（図４参照）の内、第１のコンタクト２４ａに加え第２のコンタクト２４ｂもその機能を失った（２ｎｄ  ｃｏｎｔａｃｔ  ｆａｉｌｅｄ）ことを示している。
【００４８】
続いて、試験開始後の時間ｔ３で、抵抗が約１７４［Ω］から約１７８［Ω］へと上昇した（図５参照）。このとき、ボイド１４の成長は第３のコンタクト２４ｃに達したものと思われ、その後、抵抗が更に上昇して約１８２［Ω］になった時点で、ボイド１４の成長は第４のコンタクト２４ｄにかかり、配線主金属の原子は第４のコンタクト２４ｄの上まで移動している（図６（ｃ）参照）。即ち、時間ｔ３の経過後、ボイド１４の成長によりボイド長がカソード端からの長さＬ３となり、４個のコンタクト２４ａ〜２４ｄ（図４参照）の内、第１のコンタクト２４ａ、第２のコンタクト２４ｂに加え、第３のコンタクト２４ｃもその機能を失った（３ｒｄ  ｃｏｎｔａｃｔ  ｆａｉｌｅｄ）ことを示している。
【００４９】
続いて、試験開始後の時間ｔ４で、抵抗が約１８５［Ω］へと上昇した（図５参照）。このとき、ボイド１４の成長は第４のコンタクト２４ｄを超えた位置に達し、配線主金属の原子は第４のコンタクト２４ｄから完全に離れた位置まで移動している（図６（ｄ）参照）。即ち、時間ｔ４の経過後、ボイド１４の成長によりボイド長がカソード端からの長さＬ４を超え、４個のコンタクト２４ａ〜２４ｄ（図４参照）の内、第１のコンタクト２４ａ、第２のコンタクト２４ｂ、第３のコンタクト２４ｃに加え、第４のコンタクト２４ｄもその機能を失った（４ｔｈ  ｃｏｎｔａｃｔ  ｆａｉｌｅｄ）ことを示している。
【００５０】
ところで、このテストストラクチャの２３場合、エレクトロマイグレーションにより、電子流が流れる方向に応力を受けた金属原子が移動を開始する。その結果、金属原子の移動方向の反対側に空孔が集中して物理的な孔（ボイド１４）に成長する。これが蓄積されてゆくので、ボイド１４が成長して行くように見える。
【００５１】
つまり、１個目のコンタクト２４ａを超える所までボイド１４が成長した時点で、このコンタクト２４ａが隔離されたような状態になり、コンタクト１個分抵抗値が上昇する。抵抗値を観察すると、各コンタクト２４を超えた段階で１つ抵抗値が上がり、最期のコンタクト２４ｄを超えた段階で、コンタクト２４ｄの上面と側面のバリアメタル１７だけで繋がった状態になるので、抵抗値が非常に高くなる。
【００５２】
この結果、常に同じ電流を流していると金属原子の移動速度は一定になるから、横軸に抵抗変化のステップ時点をポイントし、縦軸にカソード端からの長さ（Ｌ１〜Ｌ４）を取ると、時間と距離が分かるので、この１次直線の傾きがドリフト速度となる。
【００５３】
図７は、図６における抵抗変化のステップ時点とカソード端からの長さとの関係をグラフで表した説明図である。図７に示すように、このグラフの１次直線の傾きがドリフト速度（Ｄｒｉｆｔ  Ｖｅｌｏｃｉｔｙ）を示し、ｘ切片が電流を流してから移動が開始されるまでの潜伏時間を示す。なお、ここでは、正確なドリフト速度を得るために、ばらつきが出る時間をｘ軸としたときの傾きの逆数（インバース）をドリフト速度としている。
【００５４】
今回の実験から、ダマシン銅配線のエレクトロマイグレーションの場合、配線表面部分が非常に速い拡散パスとなるので、最初に表面部分にボイド１４ができる。よって、図１（ａ）の場合は、急激な抵抗上昇となり回路として動作しなくなる。
【００５５】
ボイド１４が表面から発生するのは、配線表面を機械的に研磨しているので金属原子の欠陥等が非常に多く空孔も多くなり、移動度は表面の方が高くなっているためと考えられる。この結果、配線不良は、表面に発生するボイド１４がどんどん拡散していき、拡散した分の体積の銅原子が全部なくなってから漸く抵抗が上がることによって生じる。従って、少しでも銅原子が残っていれば、そこで導通するので抵抗値の上昇がない。
【００５６】
図８は、ボイド発生状態の透過型電子顕微鏡による解析結果の説明図（その１）であり、図９は、ボイド発生状態の透過型電子顕微鏡による解析結果の説明図（その２）である。図８及び図９に示すように、ビア１２の上部と下部に発生したボイド１４を、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）により解析した結果、銅配線のレイアウトによって、ボイド発生状態が全く異なっているのが確認できた。
【００５７】
エレクトロンが下層配線１３からビア１２を経て上層配線１１へと流れる場合（図８（ａ）参照）、上層配線１１のＣｕ／ＳｉＮ界面にボイド１４が発生し、ビア１２の位置から電子流方向に向かって上層配線１１に入り込むように成長している。なお、バリアメタル１７のバリアメタル／Ｃｕ界面には、ボイド１４が発生していない。つまり、これだけの銅原子がドリフトアウトして行く必要がある（図８（ｂ）参照）。
【００５８】
逆に、エレクトロンが上層配線１１からビア１２を経て下層配線１３へと流れる場合（図９（ａ）参照）、ビア１２の下の下層配線１３にボイド１４が発生している。ここでは、ドリフトアウトして行く銅原子は僅かである（図９（ｂ）参照）。図中、結晶粒界（ＧＢ）部にくびれが認められる。
【００５９】
なお、最初にボイド１４ができる迄の時間、即ち潜伏時間があるのは、この時間ではボイド１４が殆ど取るに足りない程に小さいか、空孔が集中して物理的な孔に成長するまでに一定の時間が必要であるためと思われる。この時間と配線の寿命時間は、ほぼ一致している。
【００６０】
潜伏時間は、実際にボイド１４が形成された後の配線長方向への銅原子の移動速度を測った結果得られたものであるので、溝深さ方向に完全に銅が無くなった領域が発生した時点で終了する。言い換えると、配線長が少しでも短くなった時点である。それには、配線表面部分に発生したボイド１４が深さ方向に成長する必要があるので、実際の寿命時間は、潜伏時間よりも僅かに短くなる。
【００６１】
実験結果から、配線寿命は、ボイド１４の発生がビア１２下の場合は潜伏時間で定義することができ、ビア１２上の場合は、ビア１２上から銅がドリフトアウトして行く状態まで持って行かなければならないので、その分布によって定義することができる。潜伏時間における電流のストレス依存性は、電流の２乗に比例するが、ドリフトによる移動は、電流値の１乗に比例するので、依存性が１乗と２乗で違ってくる。従って、これらを分離して考える必要があることがこの実験結果から得られる。
【００６２】
上述した配線構造を有するデバイスを実際に設計する場合、製品（配線）の目標寿命を決め、環境温度はデバイスの保証温度として、実験から求めた活性化エネルギの値と電流の依存性の係数を入れておけば、定数が決まっているので、電流密度Ｊが逆算できる。配線の寿命（Ｔｉｍｅ  ｔｏ  Ｆａｉｌｕｒｅ：Ｔｔｆ）を表す式、
Ｔｔｆ＝Ａ／Ｊn ・ｅｘｐ（φ／ｋＴ）
から、電流密度Ｊを求めると、
Ｊ＝｛Ａ／Ｔｔｆ・ｅｘｐ（φ／ｋＴ）｝1/n 
となる。ここで、Ａは定数、φは拡散の活性化エネルギ、ｋはボルツマン定数、Ｔは絶対温度を示す。
【００６３】
ここで得られた電流値を下回るような設計をしておけば、目標寿命を達成することができる。上層配線１１から下層配線１３に流れる場合（図９参照）は、殆ど潜伏時間に等しくなるので２乗に比例し、下層配線１３から上層配線１１に流れる場合（図８参照）は、潜伏時間＋１乗に比例しドリフト時間があるので、実際には２次方程式になる。
【００６４】
このように、この発明によれば、銅或いは銅を主伝導体とする銅合金層を含む配線において、シングルダマシン構成のビア部における配線寿命を、ビアの接続部近傍で発生するボイドの潜伏期と成長期（ドリフト期）に分類してそれぞれ独立して取り扱い、ビア配線の構造、位置関係により異なる寿命予測モデルを適用することにより、配線寿命、即ち、配線の信頼性を予測することが可能となる。
【００６５】
このため、予想した配線寿命に基づいて、配線構造及びデバイス製品を設計することができ、ビアに対して上か或いは下かの配線の位置関係によって、その制限電流を変えることができる。配線がビアに対して下の場合は、潜伏期に基づく許容電流値により設計し、配線がビアに対して上の場合は、潜伏期と成長期の和に基づく許容電流値により設計する。
【００６６】
この結果、上層配線１１と接続するビア１２に対しては、より大きな許容電流を与えることが可能となり、デバイスの高速化が実現できる。下層配線１３と接続するビア１２に対しては、比較的小さな許容電流となるが、潜伏期と一致することにより、その寿命特性が電流密度の２乗に逆比例すると特定される。
【００６７】
また、配線の位置関係によりその制限電流を変えることができるので、配線設計に際し、設計信頼性検証用ＣＡＤ（Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）ツールによりエレクトロマイグレーションのチェックを行う場合、ビア１２に対する配線の位置関係によりチェック方法を変えることができる。
【００６８】
図１０は、配線設計における設計信頼性検証用ＣＡＤツールによるチェック方法の流れを示すフローチャートである。図１０に示すように、設計信頼性検証用ＣＡＤツールによる配線設計時に、以下の手順によりエレクトロマイグレーションのチェックを行う。
【００６９】
チェック開始により、チェック対象の配線がビア１２の上に位置するかを判断する（ステップＳ１０１）。配線がビア１２の上に位置する（Ｙｅｓ）場合、電流許容値に基づくビア上のパラメータを採用し（ステップＳ１０２）、配線がビア１２の下に位置する（Ｎｏ）場合、電流許容値に基づくビア下のパラメータを採用する（ステップＳ１０３）。
【００７０】
次に、それぞれのパラメータによってチェックした後、チェックＯＫかを判断する（ステップＳ１０４）。チェックＯＫ（Ｙｅｓ）の場合、チェックを終了し、チェックＯＫでない（Ｎｏ）場合、修正作業を行った（ステップＳ１０５）後、再度、チェックＯＫかを判断する（ステップＳ１０４）。
【００７１】
これにより、従来、配線のチェックを、チェック対象の配線がビア上或いはビア下の何れに位置するかに関わらず、全て一つのパラメータで行っていたのが、配線がビア上に位置する場合とビア下に位置する場合とで、それぞれに応じたパラメータで行うことができる。
【００７２】
なお、上記実施の形態においては、ビアに対する配線の位置関係により許容電流値に基づき配線設計を行っていたが、配線に付随する全ての容量（Ｃ）を一個の容量（等価容量）で表して、容量×周波数×電源電圧で電流値を求める。これにより、動作周波数及び電源電圧は決まっているので、許容電流値に変えて容量の最大値を設計基準にすることができる。即ち、電流の制限を容量の制限に置き換えることができる。
【００７３】
また、配線は、銅或いは銅を主伝導体とする銅合金により形成したが、例えば、銀（Ａｇ）或いは金（Ａｕ）により形成しても良い。
【００７４】
【発明の効果】
以上説明したように、この発明によれば、エレクトロマイグレーションによる配線寿命が、配線と上下各配線を接続するビアの接続部近傍で発生するボイドにおける潜伏期及び成長期によって分類した異なった予測モデルを用いて予測され、この予測に基づき、多層配線構造を有する半導体装置の配線設計が行われるので、ボイドができ易いか否かによって異なる配線寿命を考慮して、配線寿命を正確に把握することができ、これにより、許容電流を不必要に制約することなく配線を設計することができる。
【００７５】
また、この発明に係る配線チェック方法により、上記配線設計方法により配線設計を行う際の配線チェック方法を実現することができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態に係る配線設計方法を説明するための、ボイド発生状況を概略的に示す断面説明図である。
【図２】実験サンプルである銅配線構造を有する半導体装置を模式的に示した部分断面図である。
【図３】図２の銅配線構造の製造方法の一例を説明する工程断面図である。
【図４】図２の実験サンプルにおけるボイド成長について評価するためのテストストラクチャを概念的に示す断面図である。
【図５】図４のステップ状抵抗変化を経過時間と共にグラフにより表した説明図である。
【図６】図５の抵抗変化時におけるボイド成長状態の説明図である。
【図７】図６における抵抗変化のステップ時点とカソード端からの長さとの関係をグラフで表した説明図である。
【図８】ボイド発生状態の透過型電子顕微鏡による解析結果の説明図（その１）である。
【図９】ボイド発生状態の透過型電子顕微鏡による解析結果の説明図（その２）である。
【図１０】配線設計における設計信頼性検証用ＣＡＤツールによるチェック方法の流れを示すフローチャートである。
【符号の説明】
１０  銅配線構造
１１  上層配線
１２  ビア
１３  下層配線
１４  ボイド
１５  半導体装置
１６  プラグ
１７  バリアメタル
１８  層間絶縁膜
１９  エッチングストッパ膜
２０  キャップ絶縁膜
２１  Ｃｕ
２３  テストストラクチャ
２４，２４ａ，２４ｂ，２４ｃ，２４ｄ  コンタクト
Ｌｌ〜Ｌ４  カソード端からの長さ
【図１】
0004611602.tif 000002
【図２】
0004611602.tif 000003
【図３】
0004611602.tif 000004
【図４】
0004611602.tif 000005
【図５】
0004611602.tif 000006
【図６】
0004611602.tif 000007
【図７】
0004611602.tif 000008
【図８】
0004611602.tif 000009
【図９】
0004611602.tif 000010
【図１０】
0004611602.tif 000011