(57)【特許請求の範囲】
【請求項１】
一面に電極を配してなる半導体基板と、
該半導体基板の一面を覆うように配され、かつ、前記電極が露呈するように開口部を有する絶縁樹脂層と、
該絶縁樹脂層の一部を覆うように配され、前記開口部を介して前記電極と電気的に接続された導電部と、を少なくとも備えた半導体装置であって、
前記半導体基板の外周部と前記電極との間の少なくとも一部に、前記絶縁樹脂層の厚さ方向全域にわたって、かつ前記半導体基板の一面に接触するように形成された仕切り部を有し、
前記仕切り部は、前記導電部と同一部材を含み、前記電極および前記導電部と電気的に離間して配置されていることを特徴とする半導体装置。
【請求項２】
前記仕切り部は、前記電極と前記導電部の周辺域を取り囲むように連通して設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記仕切り部は、前記半導体基板の一面と平行をなす面内において多重に配されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記請求項１乃至３のいずれか１項に記載の半導体装置を用いたことを特徴とする電子装置。
【請求項５】
一面に電極を配してなる半導体基板と、該半導体基板の一面を覆うように配され、かつ、前記電極が露呈するように開口部を有する絶縁樹脂層と、該絶縁樹脂層の一部を覆うように配され、前記開口部を介して前記電極と電気的に接続された導電部と、を少なくとも備えてなり、前記半導体基板の外周部と前記電極との間の少なくとも一部に、前記絶縁樹脂層の厚さ方向全域にわたって、かつ前記半導体基板の一面に接触するように形成された仕切り部を有し、前記仕切り部は、前記導電部と同一部材を含み、前記電極および前記導電部と電気的に離間して配置されている半導体装置の製造方法であって、
前記絶縁樹脂層のうち、前記半導体基板の外周部と前記電極との間の少なくとも一部に、前記半導体基板の一面が露呈するように溝部を形成した後、前記電極と電気的に離間するように該溝部を埋設することにより仕切り部を形成する工程を少なくとも具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、詳しくはウエハレベルＣＳＰ（Chip Size/Scale Package 、以下「ＣＳＰ」と略記する場合がある）等の半導体パッケージ構造を有する半導体装置において、チップ端での剥離の伸展を防止し、回路基板への実装後の信頼性が大きく向上するパッケージを実現するための構造を有する半導体装置及びその製造方法、並びにこの半導体装置を具備する電子機器に関するものである。
【背景技術】
【０００２】
従来、電子部品で用いられる半導体パッケージ構造として、たとえば半導体チップを樹脂により封止したパッケージ（いわゆる「Dual Inline Package、 以下「ＤＩＰ」と略記する場合がある」や「Quad Flat Package、 以下「ＱＦＰ」と略記する場合がある」）では、樹脂パッケージ周辺の側面に金属リード電極を配置する周辺端子配置型が主流であった。
【０００３】
これに対し、近年急速に普及している半導体パッケージ構造として、たとえばＣＳＰ（チップスケールパッケージ）と呼ばれる、パッケージの平坦な表面に電極を平面状に配置したパッケージ構造がある。このＣＳＰ（チップスケールパッケージ）は、いわゆるボールグリットアレイ（Ball Grid Array、 以下「ＢＧＡ」と略記する場合がある）技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装することを可能とする。
【０００４】
このＢＧＡタイプの半導体パッケージにおいては、パッケージの面積が半導体チップの面積にほぼ等しく、ＣＳＰと呼ばれる構造が、前述のＢＧＡ電極配置構造とともに開発され、電子機器の小型軽量化に大きく貢献している。そして、ＣＳＰ（チップスケールパッケージ）は、回路を形成したウエハ基板を切断し、個々の半導体チップに個別にパッケージ工程を施しパッケージを完成するものである。
【０００５】
これに対し、一般的に「ウエハレベルＣＳＰ」（以下、「ウエハレベルパッケージ」と称する場合がある）と呼ばれ、図１４に示すように、電極１０３を有し、回路を形成したウエハ１０２の片面に、絶縁樹脂層１０４、シード層１０５、再配線層１０６、封止樹脂層１０７、半田バンプ１０８等が形成され、ウエハごと樹脂封止されたパッケージ構造がある。図１４は、従来の半導体装置１０１の構造を説明する部分拡大断面図である。このウエハレベルパッケージの製法においては、このウエハ１０２上に、絶縁樹脂層１０４の形成、シード層１０５の形成、めっきレジスト層の形成、めっき再配線層１０６の形成、めっきレジスト層の剥離、シード層のエッチング、封止樹脂層１０７の形成、はんだバンプ１０８の形成を行い、最終工程おいてウエハを所定のチップ寸法にダイシング（切断）することで、パッケージ構造を具備した半導体チップ１０１を得ることができる。
このウエハレベルＣＳＰの製造方法における特徴は、パッケージを構成する部材を、すべてウエハの形状において加工することにある。すなわち、絶縁樹脂層、再配線層、封止樹脂層、はんだバンプ等は、すべてウエハの状態で形成され、ダイシング後の最終的なパッケージ面積は、半導体チップの面積と等しくなる。
【０００６】
しかしながら、これらの従来技術では、パッケージング終了後にダイシングを行うため、チップ端でのクラックや、図１５及び図１６に示すように、チップ１０１の端部において、パッシベーション（ウエハ１０２）と絶縁樹脂層１０４との界面において剥離１１０が生じやすく、半導体パッケージの実装信頼性に大きな悪影響を及ぼす。図１５は、従来の半導体装置で生じる剥離状態を説明する平面図であり、図１６は、図１５に示すＶＩ−ＶＩ線に沿う拡大断面図である。そして、特に、チップ端において、パッシベーションと絶縁樹脂層との界面にわずかでも剥離が生じてしまうと、外部基板への実装後に、チップ端を基点として剥離が全面的に伸展（進行）し、外部基板への実装後の信頼性が著しく損なわれてしまうといった欠点がある。
したがって、少なくともチップ端より生じる剥離の伸展（進行）を抑制することが実現できれば、半導体パッケージの実装信頼性の向上に大きく寄与するものとなる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情に鑑みてなされたものであり、ウエハレベルＣＳＰ等の半導体パッケージ構造を有する半導体装置において、チップ端での剥離の伸展（進行）を抑止し、外部基板への実装後の信頼性が損なわれてしまう虞の無いパッケージを実現するための構造を有する、半導体装置及び製造方法、並びにこの半導体装置を用いた電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１に係る半導体装置は、一面に電極を配してなる半導体基板と、該半導体基板の一面を覆うように配され、かつ、前記電極が露呈するように開口部を有する絶縁樹脂層と、該絶縁樹脂層の一部を覆うように配され、前記開口部を介して前記電極と電気的に接続された導電部と、を少なくとも備えた半導体装置であって、前記半導体基板の外周部と前記電極との間の少なくとも一部に、前記絶縁樹脂層の厚さ方向全域にわたって、かつ前記半導体基板の一面に接触するように形成された仕切り部を有し、前記仕切り部は、前記導電部と同一部材を含み、前記電極および前記導電部と電気的に離間して配置されていることを特徴とする。
【０００９】
また、本発明の請求項２に係る半導体装置は、請求項１に係る半導体装置において、前記仕切り部は、前記電極と前記導電部の周辺域を取り囲むように連通して設けられていることを特徴とする。
【００１０】
また、本発明の請求項３に係る半導体装置は、請求項１又は２に係る半導体装置において、前記仕切り部は、前記半導体基板の一面と平行をなす面内において多重に配されていることを特徴とする。
【００１２】
また、本発明の請求項４に係る電子装置は、請求項１乃至３のいずれか１項に記載の半導体装置を用いたことを特徴とする。
【００１３】
また、本発明の請求項５に係る半導体装置の製造方法は、一面に電極を配してなる半導体基板と、該半導体基板の一面を覆うように配され、かつ、前記電極が露呈するように開口部を有する絶縁樹脂層と、該絶縁樹脂層の一部を覆うように配され、前記開口部を介して前記電極と電気的に接続された導電部と、を少なくとも備えてなり、前記半導体基板の外周部と前記電極との間の少なくとも一部に、前記絶縁樹脂層の厚さ方向全域にわたって、かつ前記半導体基板の一面に接触するように形成された仕切り部を有し、前記仕切り部は、前記導電部と同一部材を含み、前記電極および前記導電部と電気的に離間して配置されている半導体装置の製造方法であって、前記絶縁樹脂層のうち、前記半導体基板の外周部と前記電極との間の少なくとも一部に、前記半導体基板の一面が露呈するように溝部を形成した後、前記電極と電気的に離間するように該溝部を埋設することにより仕切り部を形成する工程を少なくとも具備することを特徴とする。
【発明の効果】
【００１４】
本発明の半導体装置によれば、半導体基板の外周部と前記電極との間の少なくとも一部に、半導体基板の一面から絶縁樹脂層の厚さ方向に向かって伸びる仕切り部が、電極と電気的に離間して配置されている。この構成によれば、前記仕切り部を境に絶縁樹脂層が外周側と電極側とに区分され、半導体装置の外周部であるチップの端部を起点として発生した半導体基板（パッシベーション）と絶縁樹脂層との界面での剥離が、前記仕切り部でせき止められて電極側へ伸展（進行）してしまうことを抑止できる。ゆえに、外部基板への実装後の信頼性が損なわれてしまう虞の無いパッケージを実現することができる。
したがって、外部基板への実装後における、優れた耐久性と高い信頼性とを兼ね備え、回路基板に対する接続寿命を向上させた電子部品および電子装置を提供することができる。ゆえに、携帯電話やデジタルカメラ、ノートパソコンなど、小型で高密度な電子部品を必要とする電子装置において、耐衝撃性の改善や電気的な接続信頼性の向上をもたらすことができる。
また、本発明の半導体装置の製造方法によれば、絶縁樹脂層のうち、半導体基板の外周部と電極との間の少なくとも一部に、前記半導体基板の一面が露呈するように溝部を形成した後、電気的に離間するように該溝部を埋設することにより仕切り部を形成する工程を少なくとも有する。この構成によれば、前記仕切り部を形成する溝部の位置を自由に選択することができ、前記仕切り部を多重に設ける場合は、前記溝部の間隔を調整することにより仕切り部同士の間隔を自由に調整することができる。また、前記溝部に埋設する材料を自由に選択することもでき、前記溝部が複数箇所に形成されている場合は、溝部ごとに埋設する材料を変えることもできる。ゆえに、自由度をもって仕切り部を形成することができ、外部基板への実装後の信頼性が損なわれてしまう虞の無い半導体装置を作製することが出来る。
【発明を実施するための最良の形態】
【００１５】
以下、最良の形態に基づき、図面を参照して本発明を説明する。
図１及び図２は、本発明の半導体装置の一例を示す図面であり、図１は、本発明の第一半導体装置の構造を全体的に説明する平面図であり、図２は、図１に示すＩ−Ｉ線に沿う拡大断面図である。なお、後述する実施形態においては、本実施形態と同様の構成部分については同じ符合を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。
図１及び図２に示すように、本発明の第一半導体装置１は、半導体基板２と、該半導体基板２の一面を覆うように配された絶縁樹脂層４と、該絶縁樹脂層４の一部を覆うように配された導電部６と、前記半導体基板２の外周部２Ａと電極３との間の少なくとも一部に配置された仕切り部９と、を少なくとも備えている。
【００１６】
半導体基板２は、一面に電極３を配している。また、半導体基板２の一面には、パッシベーション（図示せず）が形成されている。この半導体基板２は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。
【００１７】
絶縁樹脂層４は、半導体基板２の一面を覆うようにパッシベーション（図示せず）を介して配され、半導体基板２の一面に配された電極３が露呈するように開口部４ａを有する。また、絶縁樹脂層４は、半導体基板２の外周部２Ａと電極３との間の少なくとも一部において、前記半導体基板２を露呈するように溝部１４を有する。この溝部１４は、必ずしも全ての領域で絶縁樹脂層４が全て取り除かれ、半導体基板２が露呈する必要は無く、一部絶縁樹脂層４が残存していても良い。
絶縁樹脂層４を成す材料としては、絶縁性が高く、耐熱性、耐薬品性があり、機械的強度が強く、難燃性に優れている樹脂が好ましい。具体的には、ポリイミド樹脂やエポキシ樹脂、フェノール樹脂、フッ素樹脂、ポリベンゾオキサゾール樹脂、ポリフェニレンサルファイド樹脂などが好ましい。その際、また、厚さは５μｍ〜５０μｍとすると良い。
【００１８】
絶縁樹脂層４は、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。この絶縁樹脂層４の塗布方法においては、液状の感光性樹脂を、たとえばスピンコート法、キャスティング法、ディスペンス法等により、半導体基板２上に塗布することが可能である。
また、絶縁樹脂層４のパターニングにおいて、フォトリソグラフィ技術のほかに、レーザー加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。さらに、絶縁樹脂層４は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能であり、その場合は、樹脂が感光性である必要はなくなる。
【００１９】
導電部６は、外部基板（図示せず）との接続領域に、絶縁樹脂層４の一部を覆うようにシード層５を介して配された接続パッドであり、後述する半田バンプ８を介して外部基板と接続される。また、導電部６は、絶縁樹脂層４に有する開口部４ａを通して電極３と電気的に接続する配線層である。これら導電部６の材料としては、たとえば、銅（Ｃｕ）や銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）、アルミニウム（Ａｌ）あるいはこれらの合金、またはこれらの積層が好ましい。中でも、電気伝導率が最も高い銅がより好ましい。また、導電部６の厚さは４μｍ〜２０μｍとすると良く、これにより充分な導電性が得られる。
この導電部６は、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。
【００２０】
シード層５は、下地の絶縁樹脂層４との密着性を確保する層（密着層）のクロム（Ｃｒ）と、給電のための層（給電層）の銅（Ｃｕ）からなる積層体である。このシード層５は、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。また、シード層５の塗布方法においては、液状の感光性樹脂を、たとえばスピンコート法、キャスティング法、ディスペンス法等により、絶縁樹脂層４上に塗布することが可能である。
さらに、シード層５のパターニングにおいて、フォトリソグラフィ技術のほかに、レーザー加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。シード層５は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能であり、その場合は、樹脂が感光性である必要はなくなる。
【００２１】
このシード層５は、スパッタ法のほかに、ＣＶＤ法や真空蒸着法などによっても成膜が可能である。密着層には、クロムの他に、ニッケル（Ｎｉ）、チタン（Ｔｉ）、チタンタングステン（Ｔｉ‐Ｗ）、などが使用可能であり、また、給電層には、銅の他に、クロム、アルミニウム（Ａｌ）、チタン（Ｔｉ）、チタンタングステン（Ｔｉ‐Ｗ）、金（Ａｕ）などが使用可能である。
【００２２】
仕切り部９は、半導体基板２の外周部２Ａと電極３との間の少なくとも一部に、絶縁樹脂層４に有する溝部１４を設け、その溝部に電極と電気的に離間するように材料を埋設することで、当該半導体基板２の一面から、前記絶縁樹脂層４の厚さ方向に向かって伸びるように配置された剥離抑止部である。
この仕切り部９は、図１に示すように、半導体基板２の外周部２Ａと電極３との間に配置され、かつ、当該電極３と導電部６の周辺域を取り囲むように連通して設ける他、半導体基板２の外周部２Ａと電極３との間の一部にだけ配置したり、半導体基板２の外周部２Ａと電極３との間に配置され、かつ、半導体基板２の一面と平行をなす面内において、電極３と導電部６の周辺域を取り囲むように多重に連通して配置したりすることもできる。したがって、溝部１４の形成位置を選択したり、その間隔を調整したりすることで、自由度をもって仕切り部９を設計することができる。また、溝部１４に埋設する材料を選択したり、溝部１４ごとに埋設する材料を変えたりして、仕切り部９を設計することもできる。
【００２３】
また、仕切り部９は、絶縁性材料又は導電性材料のいずれも用いることができる。したがって、導電部６と同一部材からなるものとしても良い。この場合、仕切り部９は、導電部６と物理的に離間して配置されている。このように仕切り部９を導電部６と同一部材からなるものとすると、導電部６を形成する工程において、導電部６と仕切り部９とを同時に処理することができて、非常に効率的である。
【００２４】
これら導電部６及び仕切り部９の上には、必要に応じて封止層７を設けることができる。封止樹脂層７は、半田バンプ８を搭載する位置に、たとえば導電部６を露呈するような開口部６ａを有する。この封止樹脂層７に適した部材は、絶縁樹脂層４に適する絶縁性部材と同じとすることができ、たとえば、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂等が挙げられる。また、封止樹脂層７の厚さは１〜２０μｍが適当である。
【００２５】
この封止樹脂層７は、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。また、封止樹脂層７は、たとえばスピンコート法、キャスティング法、ディスペンス法等により、液状の感光性樹脂を塗布することで形成することができる。また、封止樹脂層７は、パターニングにおいて、フォトリソグラフィ技術のほかに、レーザー加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。さらに、封止樹脂層７は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能であり、その場合は、樹脂が感光性である必要はなくなる。
【００２６】
このように構成された半導体装置１は、その後、導電部６の上に外部接続用端子としての半田バンプ８を搭載し、この半田バンプ８面を外部基板（図示せず）に向けて配置し、実装する。この半田バンプ８は、たとえば、Ｓｎ‐Ａｇ‐Ｃｕからなる半田ペーストの材料によってボール状に形成され、半導体装置１と外部基板とを電気的に接続する。この半田の組成は、Ｓｎ‐Ａｇ‐Ｃｕの他に、たとえばＳｎ‐Ｐｂ共晶タイプや、Ｓｎ‐Ａｇ、Ｓｎ‐Ｃｕ、Ｓｎ‐Ｚｎ、Ｓｎ‐Ｚｎ‐Ｂｉ合金などからなる鉛フリータイプが利用できるが、組成に関して特に制限は無い。
また、バンプ８を形成する方法としては、ペースト印刷法、ボール搭載法、ディスペンス法、めっき法などがある。
【００２７】
以上のような構成により、電極３と導電部６の周辺域が、仕切り部９によって完全に取り囲まれているので、仕切り部を境に絶縁樹脂層が外周側と電極側とに区分され、半導体装置の外周部であるチップの端部より発生した半導体基板（パッシベーション）と絶縁樹脂層との界面での剥離がどの方向から生じても、仕切り部でせき止められて電極側へ伸展（進行）してしまうことを抑止し、外部基板への実装後の信頼性が損なわれてしまう虞の無いパッケージを実現することができる。
【００２８】
次に、本発明における半導体装置の製造方法の一例について説明する。
図３〜図８は、半導体基板２の外周部２Ａと電極３との間に、半導体基板２の一面から絶縁樹脂層４の厚さ方向に向かって伸び、電極３と導電部６の周辺域を全体的に取り囲むように連通して設けられた環状の仕切り部９を有する第一半導体装置１の製造方法の一例を工程順に示す全体平面図と部分拡大断面図である。
まず、図３及び図４に示すように、半導体基板２を用意する。この半導体基板２としては、たとえば、表面に電極３やパッシベーション（図示せず）が形成された半導体ウエハがある。図示例では、電極３が、矩形状の半導体基板２の各角部近傍にそれぞれ形成されている。
【００２９】
次いで、図５及び図６に示すように、半導体基板２を覆い、前記電極３が露呈する開口部４ａと、前記半導体基板２の外周部２Ａと前記電極３との間の少なくとも一部において、前記半導体基板２を露呈するようにパッシベーション表面へ達する深さの溝部１４を有する絶縁樹脂層４を形成する。図示例では、前記溝部１４は、前記電極３の全てを囲い込むようにその外周を一周する環状に形成されている。
絶縁樹脂層４は、たとえばポリイミド系、エポキシ系又はシリコーン系の液状樹脂からなりフォトリソグラフィ技術を利用してパッシベーションが形成された半導体基板２上にパターニングすることにより形成することができる。その厚さは、たとえば５μｍ〜５０μｍ程度である。
【００３０】
次に、図７及び図８に示すように、絶縁樹脂層４が形成された半導体基板２の一部を覆うように、その上に、めっき層の種となるシード層５を形成し、引き続き、シード層５上にめっきレジスト（図示せず）を形成する。
シード層５は、たとえばスパッタ法によって形成できる。その厚さは、たとえば０．２μｍ程度である。また、めっきレジストは、たとえばフォトリソグラフィ技術を利用し、目的のパターンとなるように、導電部形成領域及び仕切り部形成領域となる溝部１４を除いて形成される。このめっきレジストの厚さは、次工程のめっき工程で形成する配線層である導電部６よりも厚くする。
【００３１】
また、めっきレジストの塗布方法については、液状の感光性樹脂を、たとえばスピンコート法、キャスティング法、ディスペンス法等により、シード層５上に塗布することが可能である。
さらに、めっきレジストのパターニングにおいて、フォトリソグラフィ技術のほかに、レーザー加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。めっきレジストは、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能であり、その場合は、樹脂が感光性である必要はなくなる。
【００３２】
めっき処理は、電解めっきまたは無電解めっきの両方式を利用できる。この工程により、外部基板との接続を可能とし、また、電極３と電気的に接続する導電部６を導電部形成領域内に形成し、半導体基板２上に回路パターンを形成すると共に、半導体基板（パッシベーション）と絶縁樹脂層２との界面に剥離が生じることを防止する仕切り部９を溝部１４内に形成する。これにより、半導体基板２の外周部２Ａと電極３との間に、半導体基板２の一面から絶縁樹脂層４の厚さ方向に向かって伸び、電極３と導電部６の周辺域を全体的に取り囲むように連通して配置された仕切り部が形成される。
この際、導電部６と仕切り部９とを同一部材からなるものとすると、導電部６と仕切り部９とを同時に形成することができ、製造工程を簡略化することができる。
これら導電部６及び仕切り部９は、たとえばＣｕまたはＡｕによって構成され、その厚みは、例えば１０μｍ程度である。また、導電部６は、たとえばアディティブ法、セミアディティブ法、サブトラクティブ法などによっても形成できる。
【００３３】
めっき処理の終了後、めっきレジストを除去する。また、めっきの無いエリアにはシード層５が残っているので、そのエリアの不要なシード層５もエッチング等により除去し、導電部６及び仕切り部９以外の部分に絶縁樹脂層４を露出させる。
【００３４】
そして、導電部６を覆うように封止樹脂層７を形成することにより、図１及び２に示すような半導体装置１とすることができる。この封止樹脂層７は、たとえば感光性樹脂を塗布し、フォトリソグラフィ技術を利用してバンプ８を形成する際の下地となる導電部６を露呈させる開口部７ａを形成する。
その後、封止樹脂層７の開口部７ａを通して導電部６と接続するように、たとえば、Ｓｎ‐Ａｇ‐Ｃｕからなる半田ペーストの材料によってボール状に形成されたバンプ８を搭載し、この半導体装置１を所定の寸法にダイシングすることにより、半導体チップを得ることができ完成となる。
【００３５】
以上により、半導体基板の外周部と前記電極との間の少なくとも一部に配置され、半導体装置の外周部であるチップの端部より発生した半導体基板（パッシベーション）と絶縁樹脂層との界面で生じた剥離の電極側へ伸展（進行）を抑止する仕切り部を有する半導体装置を製造することができる。これにより、自由度をもって仕切り部を形成することができ、外部基板への実装後の信頼性が損なわれてしまう虞の無い半導体装置を作製することが出来る。
【００３６】
また、本発明の半導体装置は、電極と導電部の周辺域を全体的に取り囲むように連通して仕切り部を配置する必要は無く、半導体基板の外周部と電極との間における必要な箇所の一部にだけ仕切り部を配置したりすることもできる。
図９及び図１０は、本発明の第二半導体装置を示す図面であり、図９は、半導体装置の構造を全体的に説明する平面図であり、図１０は、図９に示すＶ−Ｖ線に沿う拡大断面図である。
図９及び図１０に示すように、本発明の第二半導体装置は、半導体基板２と、該半導体基板２の一面を覆うように配された絶縁樹脂層４と、該絶縁樹脂層４の一部を覆うように設けられた導電部６と、前記半導体基板２の外周部２Ａと前記電極３との間の一部にだけ配置された仕切り部１９と、を少なくとも備えている。
【００３７】
仕切り部１９は、半導体基板２の外周部２Ａと電極３との間であって、剥離を生じる虞がもっとも高い、たとえば角部近傍に配置されている。図示例では、仕切り部１９が、矩形状の半導体基板２の各角部近傍にそれぞれ形成された電極３・・３の外側、すなわち少なくとも前記角部と電極３とを直線的に結んだ間に配置されるように、たとえば短冊状に形成されている。
この第二半導体装置は、絶縁樹脂層４の外縁部分を仕切り部１９によって覆い、かつ、仕切り部１９の外側には絶縁樹脂層４を形成しない構造となっている。このような構造は、電極３の位置などの制約により、仕切り部を形成することが困難である箇所が生じた場合に、特に有効である。
【００３８】
以上のような構成により、剥離を生じる虞がもっとも高い角部からの剥離が、デバイスとして有効なエリアである電極側へ伸展（進行）してしまうことが抑止され、外部基板への実装後の信頼性が損なわれてしまう虞の無いパッケージを実現することができる。しかも、絶縁樹脂層の外縁部が直接、外界に露出せず、かつ、仕切り部によって半導体基板（パッシベーション）と絶縁樹脂層との界面が覆われるので、剥離が伸展（進行）してしまう虞を一層抑止することができ、剥離対策として十分な効果を得ることができる。したがって、外部基板への実装後の信頼性が損なわれてしまう虞の無いパッケージを実現することができる。
【００３９】
また、本発明の半導体装置は、電極と導電部の周辺域を取り囲むように連通して形成される仕切り部を、半導体基板の一面と平行をなす面内において、二重、三重といった多重に連通して配置したりすることもできる。以下、図１１から図１３に基づいて説明する。
まず、図１１は、本発明の第三の半導体装置の構造を全体的に説明する平面図である。
図１１に示すように、本発明の第三の半導体装置は、半導体基板と、該半導体基板の一面を覆うように配された絶縁樹脂層４と、該絶縁樹脂層４の一部を覆うように設けられた導電部６と、前記半導体基板２の外周部２Ａと前記電極３との間に同様に配置された三つの仕切り部２９（２９ａ，２９ｂ，２９ｃ）と、を少なくとも備えている。
【００４０】
図示例では、仕切り部２９は、半導体基板の外周部２Ａと電極３との間に配置され、かつ、矩形状の半導体基板の四つの各角部近傍にそれぞれ形成された全ての電極３と導電部６とが全体的に取り囲まれるように、電極３及び導電部６の周辺域の外側を取り囲むように連通する第一の環状仕切り部２９ａと、該第一の環状仕切り部２９ａの外側を取り囲むように連通する第二の環状仕切り部２９ｂと、該第二の環状仕切り部２９ｂの外側を取り囲むように連通する第三の環状仕切り部２９ｃとによって三重に構成されている。なお、電極３と導電部６の周辺域を取り囲むように連通する環状の仕切り部の数は特に制限は無い。したがって、二つの環状仕切り部によって二重に構成するものであっても良い。
【００４１】
以上のような構成により、剥離がデバイスとして有効なエリアである電極側へ伸展（進行）してしまうことがより一層確実に抑止され、外部基板への実装後の信頼性が損なわれてしまう虞の無いパッケージを実現することができる。したがって、外部基板への実装後の信頼性が損なわれてしまう虞が一層無いパッケージを実現することができる。
【００４２】
次に、図１２は、本発明の第四の半導体装置の構造を全体的に説明する平面図である。
図１２に示すように、本発明の第四の半導体装置は、半導体基板と、該半導体基板の一面を覆うように配された絶縁樹脂層４と、該絶縁樹脂層４の一部を覆うように設けられた導電部６と、前記半導体基板２の外周部２Ａと前記電極３との間に個別に配置された三つの仕切り部３９（３９ａ，３９ｂ，３９ｃ）と、を少なくとも備えている。
【００４３】
図示例では、仕切り部３９は、半導体基板の外周部２Ａと電極３との間に配置され、かつ、矩形状の半導体基板の四つの各角部近傍にそれぞれ形成された電極３及び導電部６の周辺域を、各電極３及び導電部６の周辺域毎に個別に取り囲むように連通する四つの第一の環状仕切り部３９ａ・・３９ａと、該第一の環状仕切り部３９ａを二つずつまとめて取り囲むように連通する二つの第二の環状仕切り部３９ｂ，３９ｂと、該第二の環状仕切り部３９ｂをまとめて取り囲むように連通する一つの第三の環状仕切り部３９ｃとによって構成されている。
【００４４】
以上のような構成によっても、剥離がデバイスとして有効なエリアである電極側へ伸展（進行）してしまうことがより一層確実に抑止され、外部基板への実装後の信頼性が損なわれてしまう虞の無いパッケージを実現することができる。したがって、外部基板への実装後の信頼性が損なわれてしまう虞が一層無いパッケージを実現することができる。
【００４５】
さらに、図１３は、本発明の第五の半導体装置の構造を全体的に説明する平面図である。
図１３に示すように、本発明の第五の半導体装置は、半導体基板と、該半導体基板の一面を覆うように配された絶縁樹脂層４と、該絶縁樹脂層４の一部を覆うように設けられた導電部６と、前記半導体基板２の外周部２Ａと前記電極３との間に配置された渦巻状の仕切り部４９と、を少なくとも備えている。
【００４６】
図示例では、仕切り部４９は、半導体基板の外周部２Ａと電極３との間に配置され、かつ、矩形状の半導体基板の四つの各角部近傍にそれぞれ形成された電極３及び導電部６の周辺域を、全ての電極３と導電部６とが全体的に取り囲まれるように連通する渦巻状の仕切り部４９によって構成されている。なお、電極３と導電部６の周辺域を取り囲むように連通する渦巻き状の仕切り部の巻き回数は特に制限は無い。したがって、二回巻く渦巻き状仕切り部によって二重に構成するものであっても良い。
また、渦巻き状の仕切り部によって周辺域を取り囲まれる、電極３と導電部６の数は特に制限は無い。したがって、一つの電極３と導電部６だけを取り囲むようにしても良いし、二つの電極３と導電部６とをまとめて取り囲むようにしても良い。さらに、一つの電極３と導電部６を取り囲んだ渦巻状の仕切り部を複数まとめて取り囲むように構成するものであっても良い。
【００４７】
以上のような構成によっても、剥離がデバイスとして有効なエリアである電極側へ伸展（進行）してしまうことがより一層確実に抑止され、外部基板への実装後の信頼性が損なわれてしまう虞の無いパッケージを実現することができる。したがって、外部基板への実装後の信頼性が損なわれてしまう虞が一層無いパッケージを実現することができる。
【産業上の利用可能性】
【００４８】
本発明は、たとえば携帯電話やデジタルカメラ、ノートパソコンなど、小型で高密度な電子部品を必要とする電子装置に適用できる。
【図面の簡単な説明】
【００４９】
【図１】本発明に係る第一半導体装置の構造を全体的に説明する平面図である。
【図２】図１に示すＩ−Ｉ線に沿う部分拡大断面図である。
【図３】本発明に係る第一半導体装置の製造方法における第一工程の一例を示す平面図である。
【図４】図３に示すＩＩ−ＩＩ線に沿う部分拡大断面図である。
【図５】本発明に係る第一半導体装置の製造方法における第二工程の一例を示す平面図である。
【図６】図５に示すＩＩＩ−ＩＩＩ線に沿う部分拡大断面図である。
【図７】本発明に係る第一半導体装置の製造方法における第二工程の一例を示す平面図である。
【図８】図７に示すＩＶ−ＩＶ線に沿う部分拡大断面図である。
【図９】本発明の第二半導体装置の構造を全体的に説明する平面図である。
【図１０】図９に示すＶ−Ｖ線に沿う部分拡大断面図である。
【図１１】本発明の第三の半導体装置の構造を全体的に説明する平面図である。
【図１２】本発明の第四の半導体装置の構造を全体的に説明する平面図である。
【図１３】本発明の第五の半導体装置の構造を全体的に説明する平面図である。
【図１４】従来の半導体装置の構造の一例を示す部分拡大断面図である。
【図１５】従来の半導体装置で生じた剥離状態を説明する平面図である。
【図１６】図１５に示すＶＩ−ＶＩ線に沿う部分拡大断面図である。
【符号の説明】
【００５０】
１  半導体装置、２  半導体基板、３  電極、４  絶縁樹脂層、５  シード層、６  導電部、７  封止樹脂部、８  バンプ、９，１９，２９（２９ａ，２９ｂ，２９ｃ），３９（３９ａ，３９ｂ，３９ｃ），４９  仕切り部、１４  溝部。
【図１】
0004611871.tif 000002
【図２】
0004611871.tif 000003
【図３】
0004611871.tif 000004
【図４】
0004611871.tif 000005
【図５】
0004611871.tif 000006
【図６】
0004611871.tif 000007
【図７】
0004611871.tif 000008
【図８】
0004611871.tif 000009
【図９】
0004611871.tif 000010
【図１０】
0004611871.tif 000011
【図１１】
0004611871.tif 000012
【図１２】
0004611871.tif 000013
【図１３】
0004611871.tif 000014
【図１４】
0004611871.tif 000015
【図１５】
0004611871.tif 000016
【図１６】
0004611871.tif 000017