(57)【特許請求の範囲】
【請求項１】
周波数合成回路を含む回路であって、
前記周波数合成回路は、
入力と出力を有し、前記入力からの入力電圧から発振信号を前記出力に対して生成し、前記周波数合成回路が位相ロックループモードにおいて、前記発振信号と基準信号との間の位相差を表わす誤差信号の制御のもとで動作するよう構成される、電圧制御回路と、
前記周波数合成回路を前記位相ロックループモードからオープンループモードに切換え、その後、前記入力に印加された第１及び第２入力電圧値に応じて得られる前記発振信号の第１及び第２周波数を決定するよう構成され、前記第１及び第２周波数並びに前記第１及び第２入力電圧値から前記電圧制御回路の特性を決定するように構成され、更に、決定された前記特性及び前記基準信号からデジタル制御信号を生成するよう構成されるデジタル処理装置と、
前記デジタル制御信号に応じて前記電圧制御回路の入力に設定電圧を印加するよう構成されるデジタル／アナログ変換器と、
を有する回路。
【請求項２】
前記周波数合成回路が前記位相ロックループモードで動作する場合に前記デジタル／アナログ変換器が作動しないことを特徴とする請求項１に記載の回路。
【請求項３】
前記誤差信号を生成するよう構成される位相周波数検出器と、チャージポンプ回路と、出力が前記電圧制御回路の前記入力に接続されるループフィルタを更に有し、前記デジタル／アナログ変換器の出力が前記ループフィルタの入力に接続され、前記デジタル／アナログ変換器が前記ループフィルタの前記入力を前記設定電圧に設定し、前記チャージポンプ回路が、前記誤差信号に応じて電流を供給することを特徴とする請求項１に記載の回路。
【請求項４】
前記デジタル処理装置が、更に、前記第１及び第２周波数、前記第１及び第２入力電圧値、並びに前記基準信号の前記周波数に基づいて前記電圧制御回路の特性の線形補間から前記設定電圧を決定し、前記デジタル処理装置が、更に、前記入力電圧の各々の値と対応付けられたデジタル制御信号を有するルックアップテーブルから前記デジタル制御信号を決定することを特徴とする請求項１に記載の回路。
【請求項５】
入力と出力を有し、入力での入力電圧から出力に発振信号を生成する電圧制御回路を有する周波数合成回路であって、位相ロックループモードにおいて、前記発振信号と基準信号との間の位相差を表わす誤差信号の制御のもとで動作するよう構成される周波数合成回路と、
前記周波数合成回路を前記位相ロックループモードからオープンループに切換え、その後、前記入力に印加された各々の第１及び第２入力電圧値に応じて得られる前記発振信号の第１及び第２周波数を決定するよう構成され、前記第１及び第２周波数並びに前記第１及び第２入力電圧値から前記電圧制御回路の特性を決定するように構成され、更に、決定された前記特性及び前記基準信号からデジタル制御信号を生成するよう構成されるデジタル処理装置と、
前記デジタル制御信号に応じて設定電圧を前記電圧制御回路の前記入力に印加するよう構成されるデジタル／アナログ変換器とを有する装置。
【請求項６】
前記発振信号を用いて変調されたデータ信号を送信する送信モジュールを更に有する請求項５に記載の装置。
【請求項７】
データ信号を受信し、前記発振信号を用いて前記データ信号を復調する受信モジュールを更に有する請求項５に記載の装置。
【請求項８】
位相ロックループモードで動作するよう適応された周波数合成回路内の設定電圧を有する電圧制御発振器に入力を与える方法であって、
前記周波数合成回路を位相ロックループモードからオープンループモードに切換え、
第１及び第２入力電力を前記電圧制御発振器の入力に印加し、
前記第１及び第２入力電圧に応じて前記電圧制御発振器の第１及び第２の発振周波数を決定し、
前記第１及び第２周波数並びに前記第１及び第２入力電圧値から前記電圧制御発振器の特性を決定し、
更に、前記特性から前記設定電圧を補間し、
前記設定電圧をデジタル／アナログ変換器を有する前記電圧制御発振器の入力に印加することを含む方法。
【請求項９】
前記設定電圧が前記電圧制御発振器の入力に印加された後に前記オープンループから前記位相ロックループに周波数合成回路を切り換えることを更に有する請求項８に記載の方法。
【請求項１０】
更に、前記設定電圧が周波数分割器の分割比から補間されることを特徴とする請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振器を有する周波数合成回路をプリセットする回路装置に関する。本発明は、効率的に動作するために高速周波数ロック(fast frequency locking)を要求する無線システムに関連し得る。
【背景技術】
【０００２】
無線送信機及び受信機は、発振周波数の変動がほとんど許容されない１つ以上の電圧制御発振器(VCO)を含み得る。電圧制御発振器の発振周波数は、従来、位相ロックループ(PLL)によって基準周波数値に設定され、動的に調節され得る。位相ロックループは、基準周波数で発振する基準信号と、電圧制御発振器の分割発振信号(divided oscillating signal)を表わす信号との間の位相及び周波数の差を表わす誤差信号の制御のもとで動作する。
【０００３】
当業界では、可能な限り短い時間内にPLLを基準周波数にロックすることを可能にすることが長い間望まれている。周波数合成器のロック時間を短縮するありうる方法は、そのノーマル動作モードの電流より高いチャージポンプ電流でループフィルタを充電するものである。この電流は外部回路によって制御されてもよい。ロック時間は、チャージポンプに依存し、チャージポンプが、ループフィルタのコンデンサの初期充電を或る程度加速するために、どのくらいの電流をPLLのループフィルタのコンデンサに加えることができ、斯くしてこの電流を増大させるかに依存する。
【０００４】
電圧制御発振器の周波数を調節する別のありうる方法は、欧州特許番号第0402113B1号に記載されている。欧州特許番号第EP0402113B1号は、位相ロックループ(PLL)中の電圧制御発振器の自走周波数(free-running frequency)を設定する回路を提供している。この回路は、デジタル／アナログ変換器(DAC)の出力部がVCOの入力部に接続されているDACをPLL中に有する。DACの出力は、実質的に、予め選択されたPLLロック範囲の中心に相当する。最初に、周波数ロックループ(FLL)が、VCOの自走周波数を予め選択された値に設定する。FLLはまた、供給電圧及び／又は温度の相対的に大きな変化のためにドリフトが生じた場合に自走周波数を予め選択されたPLLのロック範囲内に維持するよう自走周波数を動的に調節するために用いられる。FLLはデジタル処理装置及びDACを有してもよい。最初、PLLはディスエーブル(disable)にされ、FLLは、PLLがディスエーブルにされている間に自走周波数を設定する。VCOの周波数は供給源からの基準クロックパルスと比較され、自走周波数を制御するDACの入力は、前記比較に基づいて１ずつインクリメント又はデクリメントすることによって徐々に調節される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、位相ロックループのロックを更に迅速化することにある。
【０００６】
本発明の別の目的は、周波数合成回路のスイッチング時間を改善することにある。
【０００７】
本発明の更に別の目的は、上記の欧州文献において開示されているプリセット回路と異なるプリセット回路を提供し、それによってロック時間の短縮を達成することにある。
【課題を解決するための手段】
【０００８】
この目的のため、本発明の回路は、入力電圧から発振信号を生成する電圧制御回路を有する周波数合成回路であって、位相ロックループモードにおいて、分割された前記発振信号と基準信号との間の位相及び周波数の差を表わす誤差信号の制御のもとで動作するよう構成される周波数合成回路と、前記周波数合成回路が前記位相ロックループモードで動作することをディスエーブルにし、その後、各々の第１及び第２入力電圧値に応じて得られる前記発振信号の第１及び第２周波数を決定するよう構成され、更に、２つの前記周波数、周波数分割器の分割比(frequency divider dividing ratio)及び前記基準信号からデジタル制御信号を生成するよう構成されるデジタル処理装置と、前記デジタル制御値に応じて前記入力電圧をプリセットするよう構成されるデジタル／アナログ変換器とを有する。
【０００９】
このような回路は、前記周波数合成回路が前記位相ロックループモードで動作する前に前記電圧制御発振器の分割された出力を基準周波数の近傍の周波数において発振させる前記入力電圧の値を決定することを可能にする。その結果、前記周波数合成回路のロック時間は、前記VCOの発振周波数の事前設定なしにループが徐々にロックする位相ロックループ回路と比較して大幅に短縮され得る。本発明において、前記入力電圧の最適化された値は、異なる入力電圧に対する前記VCOの周波数の少なくとも２つの測定値から決定される前記VCOの特性を用いる補間法から得られる。単純な実施例において、前記VCOの周波数応答は、入力部において印加される前記電圧に対して線形であると仮定される。本発明の１つ以上の実施例の利点は、前記VCOの素早く効率的なプリセットを提供することにある。前記デジタル処理装置は、決定された最適化入力電圧に対応するデジタル制御信号を生成する。前記デジタル制御信号は、前記デジタル／アナログ変換器(DAC)の出力電圧対制御語のルックアップテーブルから取り出される制御語であってもよい。前記VCOの前記入力部における前記電圧がループフィルタを介して前記DACによって設定されたら、前記DACはディスエーブルにされ、前記周波数合成回路は前記位相ロックループモードで動作するようセットアップされ得る。
【００１０】
前記デジタル処理装置及びDACによって行なわれる前記VCOの周波数のプリセットは、該DACの感度(sensitivity)又は解像度(resolution)を改善することによって更に微調整され得る。 
【００１１】
添付図面を参照して、例によって更に詳細に本発明を説明する。
【発明を実施するための最良の形態】
【００１２】
図１の回路１００は、ロックループモード又は開ループモードで動作し得る周波数合成回路８０を有する。回路８０は、電圧制御発振器(VCO)４０と、ループフィルタ３０と、チャージポンプ２０と、位相周波数検出器１０と、周波数分割器５０とを有する。位相周波数検出器１０は基準信号Srefを供給され、ロックループモードにおいて、VCO４０の出力は、基準信号Srefの基準周波数のロック周波数範囲内の分割発振信号を供給するよう動的に調節される。本発明の実施例において、VCO４０は、周波数分割器５０を通されたVCO４０の出力発振信号と、基準信号Srefとの間の位相及び周波数の差を表わす位相周波数検出器１０からの位相及び周波数の差信号に応じて動的に調節される。周波数分割器５０は、分割比NによるVCO４０の出力信号の周波数の低減を可能にする。更に、位相周波数差信号は、チャージポンプ２０を通され、その後、ループフィルタ３０を介してフィルタをかけられる。チャージポンプ２０は、ループフィルタ３０のコンデンサの充電及び放電を可能にする電流を生成する。ループフィルタ３０は、VCO４０の入力部における入力電圧Vを制御する。本発明の実施例において、ループフィルタ３０はローパスフィルタとして実施される。VCO４０は、VCO４０の入力電圧に依存して所与の周波数で発振する発振周波数信号を供給する。VCOの入力電圧の関数又はフィルタの入力電圧の関数としてのVCO４０の周波数応答は、温度、供給電圧の変動又は近傍の他の電子装置若しくは回路による磁気干渉などの動作の外的条件及び時間により変動し得る。 
【００１３】
回路１００は、デジタル処理装置６０とデジタル／アナログ変換器（DAC）７０とを更に有する。DAC７０は、DAC７０の出力部においてフィルタ３０の入力部に接続され、DAC７０の入力部において供給される各々のデジタルワード（digital word）に応じて決定される値にフィルタ３０の入力電圧を設定する。デジタル処理装置６０は、基準信号Srefと、分割比Nと、VCOの発振信号を表わす周波数分割器の出力信号とを受け取る。本発明において、装置６０は、回路８０がロックモードで動作するのを防ぎ、回路８０が開ループモードにある間に、装置６０は、周波数分割器５０の出力を基準周波数の近傍の周波数において発振させるフィルタ３０の入力電圧のプリセット値を決定する。フィルタ３０の入力電圧は以下のように決定される。
【００１４】
この実施例において、装置６０は、DAC７０の各々の出力電圧のための各々の入力制御語を与える対応表にアクセスできる。回路８０が開ループモードにある間、装置６０は、フィルタ３０の入力電圧に予め選択された２つの値V1及びV2をとらせる。各電圧値V1又はV2のために、装置６０は、電圧V1及びV2に対して得られる対応するVCOの周波数F1及びF2と、周波数分割器５０の出力部において測定される対応周波数とを決定する。この実施例において、VCO４０の特性は線形であると仮定される。装置６０は、その後、周波数分割器５０によって分割されたVCO４０の出力を実質的に基準周波数の近くで発振させるためにフィルタ３０の入力部に印加されるべき設定電圧(set up voltage)を線形補間法によって決定する。
【００１５】
フィルタ３０の入力電圧のプリセットの感度はDAC７０の解像度に依存し、更に改善され得るプリセットの品質を高めるためにより高い解像度を備えるDACが用いられてもよく、結果として、ロック時間は更に短縮され得る。プリセットの品質は、VCO４０の特性のより正確な近似を導き出すことによって更に高められ得る。実際は、VCO４０の特性は線形であるという仮定は、決して本発明を限定するものではなく、VCO４０の他の形状の特性もまた本発明に含まれることに注意されたい。例えば、VCOの特性のより正確な近似は、フィルタの入力電圧の３つ以上の値に対応するVCOの周波数を測定することによって得られ得る。しかしながら、このような測定は、VCOの周波数のプリセットを長期化させ、結果として回路８０のロック時間を長くする。測定回数とVCO４０の特性の近似の精度との間のトレードオフは場合場合によってなされる必要がある。
【００１６】
記載されている方法及び回路に関して、本発明の範囲から外れない変形例又は改善例が提案され得ることに注意されたい。例えば、配線された電子回路によるやり方、又は他の例においては、コンピュータ読み取り可能な媒体に記憶された命令のセットであって、前記命令が、前記回路の少なくとも一部に取って代わり、コンピュータ又はデジタルプロセッサの制御のもとで、取って代わられる前記回路において実現される機能と同じ機能を成し遂げるために実行可能である命令のセットによるやり方などの幾つかのやり方でこの方法又は回路が実施され得ることは明らかである。このようにして、本発明は本明細書に挙げられている例に限定されない。
【図面の簡単な説明】
【００１７】
【図１】本発明の回路のブロック図である。
【図１】
0004742219.tif 000002