(57)【特許請求の範囲】
【請求項１】
未硬化の熱硬化性樹脂を含有する第１乃至第３絶縁シートを準備し、該第１絶縁シートに空隙を形成する工程と、
前記第１乃至第３絶縁シートに配線回路層およびビアホール導体を形成する工程と、
表面に凹凸部が形成されており、表面粗さ（Ｒａ）が０．５μｍ以上である電気素子本体と外部電極を具備する電気素子を前記第１絶縁シートの空隙に配置し、該第１絶縁シートの上下に前記第２及び第３絶縁シートを積層することにより、仮積層体を形成する工程と、
前記仮積層体を前記未硬化の熱硬化性樹脂が溶融する温度で加熱しつつ第１圧力を印加し、前記第２及び第３絶縁シートの未硬化の熱硬化性樹脂を前記電気素子本体表面の凹凸部に含浸させる工程と、
前記仮積層体を前記熱硬化性樹脂が硬化する温度で加熱しつつ前記第１圧力よりも大きい第２圧力を印加し、前記凹凸部に含浸された前記熱硬化性樹脂を硬化させる工程と、
を具備することを特徴とする電気素子内蔵型配線基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁基板の内部にコンデンサなどの電気素子を内蔵することにより、ＬＳＩチップなどの能動素子を表面に実装可能であり、配線基板の機能性を高め、小型、高密度化できる電気素子内蔵型配線基板の製造方法に関するものである。
【０００２】
【従来技術】
近年、携帯電話を始めとする携帯情報端末の発達やコンピューターを持ち運んで操作するいわゆるモバイルコンピューティングの普及によって、電子機器の小型化がますます進んでおり、回路部品の高密度、高機能化に対応した配線基板が要求されている。このような配線基板としては、例えば、特開平１１−２２０２６２号公報に開示されているようなものが知られている。
【０００３】
この公報に開示された配線基板では、無機フィラーと未硬化の熱硬化性樹脂とを含む混合物からなる絶縁シートの内部にビアホール導体を、また、該絶縁シートの主面に配線回路層を形成し、さらに、該配線シート上に電気素子を実装して形成した配線シートを複数積層した後、硬化することによって電気素子内蔵型配線基板を作製することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記特開平１１−２２０２６２号公報では、半導体素子やチップ状の電気素子を配線基板に内蔵する場合、配線回路層やビアホール導体を形成した単層の配線シートに、はんだや導電性接着剤を用いて実装するため、未硬化の絶縁シートを高温で加熱する必要があり、熱による絶縁シートの収縮や変形が生じるという問題があった。
【０００５】
一方、前記絶縁シートの収縮や変形が発生しないような低い温度において、前記電気素子を前記配線シートに実装した場合、その後のホットプレスによる積層硬化において、前記電気素子がビアホール導体や配線パターンの接続箇所からずれ、内蔵した電気素子と配線基板の配線回路層との導通が得られなくなり、インダクタンスが大きくなるという問題があった。
【０００６】
従って、本発明は、絶縁基板の内部にコンデンサなどの電気素子を内蔵して成る配線基板において、ずれに基づくインダクタンスの増大を防止し、内蔵された電気素子と配線基板に設けられた配線回路層との接続信頼性に優れた電気素子内蔵型配線基板を製造する方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明の電気素子内蔵型配線基板の製造方法は、未硬化の熱硬化性樹脂を含有する第１乃至第３絶縁シートを準備し、該第１絶縁シートに空隙を形成する工程と、前記第１乃至第３絶縁シートに配線回路層およびビアホール導体を形成する工程と、表面に凹凸部が形成されており、表面粗さ（Ｒａ）が０．５μｍ以上である電気素子本体と外部電極を具備する電気素子を前記第１絶縁シートの空隙に配置し、該第１絶縁シートの上下に前記第２及び第３絶縁シートを積層することにより、仮積層体を形成する工程と、前記仮積層体を前記未硬化の熱硬化性樹脂が溶融する温度で加熱しつつ第１圧力を印加し、前記第２及び第３絶縁シートの未硬化の熱硬化性樹脂を前記電気素子本体表面の凹凸部に含浸させる工程と、前記仮積層体を前記熱硬化性樹脂が硬化する温度で加熱しつつ前記第１圧力よりも大きい第２圧力を印加し、前記凹凸部に含浸された前記熱硬化性樹脂を硬化させる工程と、を具備することを特徴とするものである。
【００１６】
この製法によれば、先ず、絶縁層中の前記熱硬化性樹脂の溶融温度範囲において加熱加圧することにより、前記電気素子の表面に形成された凹凸部に充分に熱硬化性樹脂を浸入させることができ、次に、溶融加圧温度よりも高い温度において、再度加熱加圧して熱硬化性樹脂を硬化することにより、電気素子の表面に形成された凹凸部と、熱硬化性樹脂との間で強固なアンカーを形成し、電気素子と絶縁層との接着強度を高め、電気素子を内蔵した配線基板を一括で積層硬化する場合に前記電気素子の外部電極と配線基板の配線回路層とのずれを防止することができる。
【００１７】
【発明の実施の形態】
（配線基板）
本発明の配線基板の一形態について、図１の概略断面図をもとに詳細に説明する。本発明の配線基板Ａは、絶縁層１、３、５を３層積層して構成された絶縁基板７の両表面に配線回路層９ａ、９ｂを形成して構成されている。また、絶縁層１と絶縁層３との間、および絶縁層１と絶縁層５の間には、配線回路層９ｃが形成され、これらの絶縁層１、３、５には、その厚み方向に金属粉末を充填されてなるビアホール導体１１が形成されている。
【００１８】
ビアホール導体１１は、絶縁基板７の表面の配線回路層９ａ、９ｂと、絶縁基板７の内部の配線回路層９ｃを電気的に接続し、さらに、絶縁基板７の両表面の配線回路層９ａ、９ｂを電気的に接続している。
【００１９】
絶縁層１には、キャビティ１３が形成されており、その内部には、電気素子１５が収容され埋設されている。これらの絶縁層１、３、５は、１層当りの厚みが、５０〜１５０μｍ程度であって、内蔵する電気素子１５の大きさに応じて適宜所定の厚みに積層形成されている。
【００２０】
絶縁層１中に内蔵される電気素子１５は、配線基板中のビアホール導体１１と、直接接続できることから、端部に外部電極を具備するものが好適である。特に、小型であるという理由から、積層型コンデンサが好ましい。
【００２１】
これらの電気素子１５は、キャビティ１３の上下面の絶縁層３、５に狭持され、前記電気素子１５の端部に形成された外部電極１７ａ、１７ｂを介して、ビアホール導体１１と接続され、絶縁基板７の表面の配線回路層９ａ、９ｂと電気的に接続されている。
【００２２】
（絶縁層材料）
本発明の配線基板Ａにおける絶縁基板７の材質としては、焼成工程を必要としない有機樹脂を含有する。絶縁層１、３、５の熱膨脹係数や弾性率を容易に調整する上で、無機質の粒状フィラーと有機樹脂からなる絶縁材料が、また、絶縁層１、３、５の機械的強度を高める上で、例えば、ガラス繊維やアラミド繊維などの繊維状フィラーと有機樹脂からなる絶縁材料が望ましい。
【００２３】
また、無機フィラーは、例えば、ＳｉＯ2、Ａｌ2Ｏ3、ＢａＴｉＯ3の群から選ばれる少なくとも１種を好適に用いることができる。無機フィラーとして、ＳｉＯ2を用いた場合は絶縁層の比誘電率を小さくすることができる。また、無機フィラーとして、Ａｌ2Ｏ3を用いた場合には配線基板の熱伝導率を高めることができる。無機フィラーとして、ＢａＴｉＯ3を用いた場合には絶縁層の比誘電率を高めることができる。特に、電子機器の小型化、高性能化を目的として、高速伝送を行うためには、低誘電率のＳｉＯ2を用いることが望ましい。
【００２４】
また、絶縁層１、３、５の少なくとも１層を、無機フィラーの代わりにガラス繊維やアラミド繊維を含有したいわゆるプリプレグを使用することもできる。
【００２５】
上記の絶縁層１、３、５に含まれる熱硬化性樹脂としては、ポリフェニレンエーテル（ＡＰＰＥ）系樹脂、エポキシ系樹脂およびシアネート系樹脂の群から選ばれる少なくとも１種が好ましい。ＡＰＰＥ系樹脂は比誘電率が低く、誘電損失が低く、吸水率が低く、さらに、ガラス転移点が高いために、高耐熱性であることから、特に好ましい。さらに、混合物はフィラーとのぬれ性を改善するために、分散剤やカップリング剤を含んでもよい。
【００２６】
（電気素子）
電気素子１５は、電気素子本体１９と、少なくとも端面に外部電極１７ａ、１７ｂとを具備するものであり、例えば、図２（ａ）に示すような積層セラミックコンデンサを用いることができる。この電気素子本体１９は、内部電極層２１ａ、２１ｂと誘電体層２３とを交互に積層して構成されている。
【００２７】
焼結したセラミック質材料で構成される電気素子本体１９の表面粗さ（Ｒａ）は、セラミックの素原料の粒子径や焼結による粒子成長度によって、前記表面粗さ（Ｒａ）を制御することができ、その表面粗さ（Ｒａ）は、絶縁層１、３、５に用いている熱硬化性樹脂の浸入によるアンカー効果を高めるために、０．５μｍ以上が重要である。一方、表面粗さ（Ｒａ）が０．５μｍより小さいと、熱硬化性樹脂の侵入によるアンカー効果が低下してしまう。そして、電気素子１５と絶縁層１、３、５との密着性をさらに高め、同時に、電気素子本体１９に対する外部電極１７ａ、１７ｂの接合力を高め、外部電極１７ａ、１７ｂの導電性を高める上で、特に、０．８〜３μｍが望ましい。
【００２８】
このような表面粗さ（Ｒａ）を有する電気素子本体１９は、例えば、図３（ａ）に示すように、セラミック本体をセラミック粉末を焼成した焼き上げ面によって形成される観察面の長軸径が０．１〜１μｍの略球状粒子２６からなる凹凸面によって構成される。或いは、セラミックからなる電気素子本体１９を研磨によって、図３（ｂ）に示しているように、最大径が１〜３μｍの開気孔２８が形成されたセラミック焼結体の表面によって構成することもできる。
【００２９】
本発明によれば、このような電気素子１５において、電気素子本体１９に外部電極１７ａ、１７ｂを形成していない外部電極非形成部の厚さをｔ１、一方、電気素子本体１９外部電極形成部の厚さをｔ２とした場合、ｔ１＜ｔ２であることが望ましく、特に、ｔ１とｔ２の差が５μｍ以上であれば、電気素子１５の外部電極１７ａ、１７ｂが絶縁層１、３、５に埋入し、電気素子１５のずれを効果的に抑えることができる。
【００３０】
この外部電極１７ａ、１７ｂは、例えば、下地金属として、平均粒子径が０．５〜３μｍの略球状粒子の金属やガラス成分を混合して調製したペーストを使用しているために、下地金属からなる外部電極１７ａ、１７ｂの表面粗さ（Ｒａ）は０．５μｍ以上である。この外部電極には、さらに、配線基板に形成しているビアホール導体に用いている金属の種類によって、例えば、順にＮｉメッキ層、Ｓｎメッキ層もしくはＳｎ−Ｐｂ合金メッキ層を形成することも可能である。
【００３１】
このようにして構成された配線基板Ａの上面には、半導体素子２９がハンダ３１により、絶縁基板７の上面の配線回路層９ａに接続されている。
【００３２】
尚、本発明では、絶縁基板７内に電気素子１５を内蔵した例について説明したが、配線基板Ａの表層に電気素子１５を挿入できる凹部を設け、電気素子１５を内蔵しない場合であってもよい。その場合、その電気素子１５が絶縁層と接する下面の表面粗さ（Ｒａ）を０．５μｍ以上とすれば良い。
【００３３】
また、電気素子１５としてコンデンサを用いたが、コンデンサ以外のインダクタ、ＬＣ部品等を内蔵してもよい。
【００３４】
次に、本発明の配線基板Ａに内蔵される本体の表面粗さ（Ｒａ）が０．５μｍ以上の電気素子１５として、積層セラミックコンデンサを例にして、その製法を説明する。
【００３５】
先ず、誘電体層２３となる厚さ１．５〜１２μｍの誘電体グリーンシートを、スリップキャスト法を用いて作製する。誘電体材料としては、具体的には、ＢａＴｉＯ3−ＭｎＯ−ＭｇＯ−Ｙ2Ｏ3等の誘電体粉末と焼結助剤が好適に使用でき、主原料のＢａＴｉＯ3粉末の合成法は粒度分布が狭く、結晶性が高いという理由から水熱合成法が望ましい。そして、ＢａＴｉＯ3粉末の平均粒子径は０．２〜０．５μｍが好ましい。
【００３６】
また、この誘電体層のセラミックグリーンシートの厚みは、１２μｍ以下が好ましく、特に、小型、大容量化という理由から２．５〜４．５μｍの範囲が望ましい。
【００３７】
次に、この誘電体層のセラミックグリーンシートの表面に、スクリーン印刷法などにより内部電極パターンを形成する。内部電極パターンの厚みは、コンデンサの小型、高信頼性化という点から２．４μｍ以下、特には０．６〜１．２μｍの範囲であることが望ましい。
【００３８】
そして、内部電極パターンが形成された誘電体層のセラミックグリーンシートを複数枚積層圧着した後、粗さ０．５〜１μｍのダイヤモンド砥粒をコートしたダイシングソーを用いて切断し、電子部品本体成形体を得る。
【００３９】
次に、この電気素子本体成形体を大気中２５０〜３００℃または酸素分圧０．１〜１Ｐａの低酸素雰囲気中５００〜８００℃で脱バイした後、非酸化性雰囲気で１１００〜１３００℃で２〜３時間焼成し、電気素子本体１９を作製する。
【００４０】
さらに、所望の誘電特性を得るために、酸素分圧が０．１〜１０-4Ｐａ程度の低酸素分圧下、９００〜１１００℃で３〜１０時間熱処理を施すこともある。
【００４１】
ここで、必要によっては、得られた電気素子本体１９を平均粒子径０．５〜３ｍｍのアルミナボールを用いて、ボールミリング方式のバレル研磨機により、電気素子本体１９の表面の研磨を行う。研磨の程度は、アルミナボールの粒子径と研磨時間によって調整することができる。
【００４２】
最後に、得られた電気素子本体１９に対し、各端面に非金属あるいは貴金属ペーストを塗布し、６００〜９００℃の温度で焼き付けを行い、内部電極層２１ａ、２１ｂと電気的に接続された外部電極１７ａ、１７ｂを形成して積層セラミックコンデンサを作製する。さらに、Ｎｉ／Ｓｎメッキを行うこともできる。
【００４３】
上記の製法によれば、電気素子本体１９の表面粗さ（Ｒａ）は、特に、焼き上げ面によって構成する場合は、原料の粒子径と焼成条件によって制御でき、研磨面によって構成する場合は、バレル研磨に用いるアルミナボール径と研磨時間によって制御できる。
【００４４】
（製法）
次に、本発明の電気素子を内蔵して配線基板の製造方法について説明する。
【００４５】
先ず、絶縁層形成用として、ポリフェニレンエーテル系樹脂、エポキシ系樹脂などの熱硬化性樹脂と、ＳｉＯ2、Ａｌ2Ｏ3などの不定形の無機質フィラーとの混合材料からなる厚さ８０〜１５０μｍの未硬化状態の絶縁シートをドクターブレード法により作製する。
【００４６】
そして、図４（ａ）、（ｃ）に示すように、絶縁層３、５となる絶縁シート４１、４５にビアホール４７を炭酸ガスレーザーやパンチングなどによって形成する。次に、図４（ｂ）に示すように、上記絶縁層１となる絶縁シート４９に対して、電気素子１５を内蔵するキャビティ５１、およびビアホール４７を形成する。
【００４７】
次に、図４（ｄ）に示すように、絶縁シート４１、４５、４９のビアホール４７に、Ｃｕ粉末を含有する導電性ペーストを充填して、ビアホール導体５１を形成する。
【００４８】
その後、この絶縁シート４１、４５、４９の表面に、配線回路層５３を形成する。これらの配線回路層５３は、例えば、銅箔、Ａｌ箔などの金属箔を絶縁シート４１、４５、４９の表面に転写した後、レジスト塗布、露光、現像、エッチング、レジスト除去の工程によって、所定のパターンの導体層を形成する方法、または、あらかじめ、樹脂フィルムの表面に前記絶縁シートの表面に転写する方法がある。このうち、後者の方法は、絶縁シートがエッチング液などにさらされることがなく、絶縁シートが劣化することがない点で後者の方が好適である。
【００４９】
そして、絶縁シート４９のキャビティ５１内に電気素子１５を設置し、この絶縁シート４９の上下に、前記絶縁シート４１、４５を積層する。その後、この積層物を前記絶縁シート中の熱硬化性樹脂が溶融する温度範囲よりも、低い温度８０〜１１０℃、圧力２〜１０ｋｇ／ｃｍ2で一旦加熱加圧を行い、電気素子１５の表面に形成された凹凸部に絶縁層１、３、５を形成している熱硬化性樹脂を十分に含浸させる。
【００５０】
その後、熱硬化性樹脂の溶融温度よりも高い温度１７０〜２４０℃において、圧力１２〜４０ｋｇ／ｃｍ2で加熱加圧を行い、内蔵した電気素子１５と絶縁層１、３、５の界面を強固に接着するとともに、絶縁層１、３、５どうしを積層密着して配線基板Ａを作製する。
【００５１】
このように、無機フィラーと熱硬化性樹脂との混合材料からなる未硬化の絶縁シート４１、４５、４９にビアホール導体５１や配線回路層５３を形成した後、積層して配線基板Ａを作製することから、高密度実装用の配線基板Ａを作製することができる。
【００５２】
また、このような配線基板Ａは絶縁層１、３、５の少なくとも一層に、プリプレグを用いる場合においても、上記の形態と同様の製法で作製できる。
【００５３】
【実施例】
先ず、内蔵する電気素子として、例えば、積層セラミックコンデンサを次のように作製した。ＢａＴｉＯ3系の複数のセラミック誘電体シートの表面に、Ｎｉの金属ペーストを用いて図２（ｂ）、（ｃ）に示したような内部電極パターンをスクリーン印刷した。その後、それらのシートを温度５５℃、圧力１５０ｋｇ／ｃｍ2下で積層密着して積層体を作製し、所定の粗さのダイヤモンド砥粒をコートしたダイシングソーを用いて切断して電気素子本体成形体を得た。次に、この電気素子本体成形体を大気中２５０℃、０．１Ｐａの低酸素雰囲気中７００℃の条件で、脱バイを行った。その後、非酸化性雰囲気下１２５０℃の温度において焼成し、更に、低酸素分圧下１１００℃において酸化処理を行い、電気素子本体１９となる厚さ０．２ｍｍのコンデンサ素体を作製した。
【００５４】
次に、このコンデンサ素体の表面を平均の直径が２ｍｍのアルミナボールを用いたボールミリング法によりバレル研磨を行い、表１に示すように、バレル研磨の時間を変更することによって、コンデンサ素体の表面粗さ（Ｒａ）を調整した。試料数は、各バレル条件に対して、ｎ＝１００とした。また、コンデンサ素体の表面粗さ（Ｒａ）は、原子間力顕微鏡（ＡＦＭ）を用いて測定した。測定個数は各バレル条件に対して、試料数＝５とし、１サンプルについて、測定領域を１ｍｍ2とし、各試料を３箇所測定した。
【００５５】
次に、このコンデンサ素体の表面に、Ｃｕ／Ｎｉのペーストを外部電極形成部に塗布して温度８５０℃で焼付け、図２（ａ）に示したようなセラミックコンデンサを作製した。なお、このコンデンサは、その寸法が１．６ｍｍ×１．２ｍｍ×０．３ｍｍ、静電容量が１０ｎＦ、自己インダクタンスが５４０ｐＨであった。
【００５６】
次に、図１に示すような電気素子内蔵型配線基板を作製した。
【００５７】
また、Ｃｕ／Ｎｉペーストの塗布量を制御して外部電極形成部の厚みｔ２が異なる種々のコンデンサを作製した。
【００５８】
先ず、ＡＰＰＥ樹脂に対し、不定形のシリカ粉末を所定量の割合となるように、ワニス状態の樹脂と粉末を混合し、ドクターブレード法により、厚さ１２０μｍの絶縁シートを作製し、それらの絶縁シートに、炭酸ガスレーザーにより、ビアホール（直径０．１ｍｍ）を形成し、そのビアホールに、Ｃｕ粉末を含有する導電性ペーストを充填してビアホール導体を形成し、図１の絶縁層３、５となる絶縁シート４１、４５を作製した。
【００５９】
次に、上記絶縁シート４１、４５と同等の試料厚の絶縁シート４９に、炭酸ガスレーザーによるトレパン加工により、収納するコンデンサの大きさよりもわずかに大きいキャビティ用貫通孔と、同じく、炭酸ガスレーザーにより、ビアホール（直径０．１ｍｍ）を形成し、そのビアホールに、Ｃｕ粉末を含有する導電性ペーストを充填してビアホール導体を形成し、図１の絶縁層１となる絶縁シート４９を作製した。
【００６０】
次に、ポリエチレンテレフタレート（ＰＥＴ）樹脂からなる転写シートの表面に接着剤を塗布し、厚さ１２μｍ、表面粗さ０．８μｍの銅箔を一面に接着した。そして、ドライフィルムレジストを貼り、露光、現像を行った後、これを塩化第二鉄溶液を用いたスプレー式エッチング装置を用いて、非パターン部をエッチング除去して、銅箔からなる導体層を形成した転写シートを作製した。
【００６１】
そして、ビアホール導体を含む絶縁シート４１、４５、４９の表面に、転写シートの導体層側を１３０℃、２０ｋｇ／ｃｍ2の条件で圧着した後、転写シートを剥がして、導体層を絶縁シート４１、４５、４９に転写した。
【００６２】
次に、キャビティ用貫通孔、およびビアホール導体を形成した絶縁シート４９のキャビティ内に積層セラミックコンデンサを仮設置した。
【００６３】
そして、その絶縁シート４９の表面および裏面に、上記の工程を経て作製された導体層およびビアホール導体を有する絶縁シート４１、４５を仮積層した。
【００６４】
そして、この積層物を真空ホットプレス装置内に置き、圧力１０ｋｇ／ｃｍ2、昇温速度７℃／ｍｉｎ．で加熱し、１００℃に到達したところで、３０分間の保持を行い、積層セラミックコンデンサを絶縁層に固着した。その後、同じ昇温速度で、圧力４０ｋｇ／ｃｍ2で、２２０℃まで昇温し、最高温度２２０℃で、１時間加熱して、完全硬化させて、絶縁層１、３、５の厚みが０．１ｍｍの図１に示した電気素子内蔵型配線基板を作製した。そして、作製した電気素子内蔵配線基板に対して、以下の検討を行った。
【００６５】
内蔵した電気素子１５の配線基板Ａ内部でのずれ量は、配線基板Ａのクロスセクション試料を作製し、デジタルマイクロスコープを用いて、倍率５０〜１００倍にて、観察により求めた。
【００６６】
配線基板Ａのインダクタンスは、インピーダンスアナライザを用いて、周波数１．０ＭＨｚ〜１．８ＭＨｚにおいて、まず、インピーダンスの周波数特性を測定し、同時に、１ＭＨｚでのコンデンサの静電容量を測定し、そして、ｆ0＝１／（２π（Ｌ／Ｃ）1/2）（式中、ｆ0：共振周波数（Ｈｚ）、Ｃ：静電容量（Ｆ）、Ｌ：インダクタンス（Ｈ））に基づいて、共振周波数からインダクタンスを計算で求めた（Ｌ（室温））。なお、この測定は熱衝撃試験を１００サイクル行った後にも測定し、（Ｌ（ＴＳ後））、試験前と比較した。尚、熱衝撃試験の条件は、温度範囲が−５５〜１２５℃、最高最低温度での保持時間は各５分とした。
【００６７】
【表１】
0004610067.tif 000002
【００６８】
表１の結果から明らかなように、本発明に基づき作製した配線基板Ａにおいて、電気素子１５の表面粗さ（Ｒａ）を０．５μｍ以上に調整した試料Ｎｏ．１〜８では、配線基板Ａ内でのビアホール導体１１からの電気素子１５のずれ量を、６５μｍ以下と小さくでき、電気素子１５を内蔵した配線基板Ａのインダクタンスが安定し、室温と熱衝撃試験後のインダクタンスの差を７０ｐＨ以下に低減できた。一方、バレル研磨時間を５０分まで長くして、表面粗さ（Ｒａ）を０．１μｍとした試料Ｎｏ．９では、ずれ量が大きく、室温と熱衝撃試験後のインダクタンスの差が増大した。また、ｔ２−ｔ１≧５μｍとすることにより、ずれ量を小さくできることがわかった。
【００６９】
【発明の効果】
上述した通り、本発明によれば、配線基板に内蔵する電気素子の表面粗さ（Ｒａ）を０．５μｍ以上とすることにより、前記凹凸部に絶縁層を構成する熱硬化性樹脂を浸入させ、熱硬化性樹脂によるアンカー効果を高めることにより、内蔵した電気素子を固定し、配線基板のビアホール導体と電気素子の接続端子間との接続を確実に行うことができる。
【図面の簡単な説明】
【図１】本発明の電気素子内蔵型配線基板の概略断面図である。
【図２】本発明で用いられる電気素子（コンデンサ素子）を説明するためのものであって、（ａ）は全体斜視図、（ｂ）、（ｃ）は内部電極のパターン図である。
【図３】本発明で用いられる電気素子（コンデンサ素子）を説明するものであって、（ａ）は焼き上げ面の略球状粒子の模式図、（ｂ）は研磨した断面の開気孔の模式図である。
【図４】本発明の電気素子内蔵型配線基板の工程図である。
【符号の説明】
Ａ  配線基板
７  絶縁基板
９ａ、９ｂ、９ｃ  配線回路層
１１  ビアホール導体
１３  キャビティ
１５  電気素子
１７ａ、１７ｂ  外部電極
１９  電気素子本体
２６  略球状粒子
２８  開気孔
【図１】
0004610067.tif 000003
【図２】
0004610067.tif 000004
【図３】
0004610067.tif 000005
【図４】
0004610067.tif 000006