(57)【特許請求の範囲】
【請求項１】
複数のフォーマットの映像信号を受信可能な映像信号処理装置であって、
上記複数のフォーマットの映像信号のうち、所定の標準アナログ映像信号と高品位アナログ映像信号を共通の低域通過フィルタを用いて、所定のサンプリング周波数でサンプリングして、Ａ／Ｄ変換処理を行い、
上記所定の標準アナログ映像信号をサンプリングする際の上記所定のサンプリング周波数は、上記高品位アナログ映像信号をサンプリングする際のサンプリング周波数と同程度のサンプリング周波数であり、且つ、Ａ／Ｄ変換処理後の上記所定の標準アナログ映像信号の水平画素数が、Ａ／Ｄ変換処理後の上記高品位アナログ映像信号の水平画素数と共通となるように設定され、
上記Ａ／Ｄ変換処理された上記高品位アナログ映像信号および上記所定の標準アナログ映像信号に対して共通の画像変換処理手段を設け、上記画像変換処理手段により、上記Ａ／Ｄ変換された上記所定の標準アナログ映像信号の画素数変換を行うと共に、映像信号中に含まれる映像帯域外の成分を除去するようにした映像信号処理装置。
【請求項２】
複数のフォーマットの映像信号を受信可能な映像信号処理方法において、
上記複数のフォーマットの映像信号のうち、所定の標準アナログ映像信号と高品位アナログ映像信号を共通の低域通過フィルタを用いて、所定のサンプリング周波数でサンプリングして、Ａ／Ｄ変換処理を行い、
上記所定の標準アナログ映像信号をサンプリングする際の上記記所定のサンプリング周波数は、上記高品位アナログ映像信号をサンプリングする際のサンプリング周波数と同程度のサンプリング周波数であり、且つ、Ａ／Ｄ変換処理後の上記所定の標準アナログ映像信号の水平画素数が、Ａ／Ｄ変換処理後の上記高品位アナログ映像信号の水平画素数と共通となるように設定され、
上記Ａ／Ｄ変換処理された上記高品位アナログ映像信号および上記所定の標準アナログ映像信号に対して設けられた共通の画像変換処理手段によって、上記Ａ／Ｄ変換された上記所定の標準アナログ映像信号の画素数変換を行うと共に、映像信号中に含まれる映像帯域外の成分を除去するようにした映像信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、特に、Ｄ端子のような複数の映像フォーマットの信号を扱えるようなものに用いて好適な映像信号処理装置及び方法に関する。
【０００２】
【従来の技術】
ディジタルＢＳ（Broadcast Satellite ）放送やディジタルＣＳ（Communication Satellite ）放送の開発が進められている。ディジタルＢＳ放送やディジタルＣＳ放送では、ＳＤＴＶ（Standard Definition Television）の他に、ＨＤＴＶ（High Definition Television）でも放送が行われるようになり、多数の映像フォーマットで放送が行われている。また、地上波ディジタル放送でも、多数の映像フォーマットで放送を行うことが計画されている。このような多数のフォーマットの映像信号に対応できるように、ディジタル放送ＢＳ放送やディジタルＣＳ放送、ディジタル地上波放送を扱う機器には、Ｄ端子が備えられるようになってきている。
【０００３】
Ｄ端子は、映像フォーマットに合わせて、以下のように、Ｄ１からＤ５まで５種類のものが用意されている。
【０００４】
Ｄ１    ４８０ｉ
Ｄ２    ４８０ｉ，４８０ｐ
Ｄ３    ４８０ｉ，４８０ｐ，１０８０ｉ
Ｄ４    ４８０ｉ，４８０ｐ，１０８０ｉ，７２０ｐ
Ｄ５    ４８０ｉ，４８０ｐ，１０８０ｉ，７２０ｐ，１０８０ｐ
【０００５】
この映像フォーマットの表記は、有効水平ライン数と、スキャン方式を示している。例えば、（４８０ｉ）は、有効水平ライン数が４８０、インターレーススキャンであり、（４８０ｐ）は、有効水平ライン数が４８０、プログレシッブスキャンである。（４８０ｉ）、（４８０ｐ）はＳＤＴＶ用であり、（１０８０ｉ９、（１０８０ｐ）、（７２０ｐ）は、ＨＤＴＶ用である。
【０００６】
なお、Ｄ端子には、（Ｙ，Ｐｂ，Ｐｒ）と、映像フォーマットを識別するための信号が含まれている。
【０００７】
Ｄ端子の中で、全ての方式に対応できるのがＤ５である。したがって、Ｄ端子としてＤ５のものを用意することが望まれるが、ディジタルＢＳ放送やディジタルＣＳ放送、或いは地上波ディジタル放送では、Ｄ３又はＤ４のもので十分に対応できる。このため、ディジタルＢＳ放送やディジタルＣＳ放送に対応した機器の多くは、Ｄ端子として、Ｄ３又はＤ４のものを備えている。このＤ端子を介して、多数の映像フォーマットの映像信号が入力される。
【０００８】
【発明が解決しようとする課題】
このように、ディジタルＢＳ放送やディジタルＣＳ放送を扱う機器にはＤ端子が備えられ、多数の映像フォーマットの映像信号がＤ端子を介して入力される。このような多数の映像フォーマットの信号は、機器内で、ディジタル化されて処理される。
【０００９】
映像信号をＡ／Ｄ変換する場合、サンプリングの定理に則り、入力される映像信号の帯域に応じたカットオフ周波数のローパスフィルタを用いて帯域を制限を行った後に、夫々のフォーマットに適したサンプリング周波数でサンプリングを行っている。
【００１０】
サンプリング周波数としては、従来、（４８０ｉ）の映像フォーマットの信号では周波数１３．５ＭＨｚのものが用いられ、（４８０ｐ）の映像フォーマットの信号では周波数２７ＭＨｚのものが用いられ、（１０８０ｉ）や（７２０ｐ）の映像フォーマットの信号では周波数７４．２５ＭＨｚのものが用いられている。
【００１１】
したがって、例えば、Ｄ端子としてＤ４の端子を使ったような場合には、（４８０ｉ），（４８０ｐ），（７２０ｐ），（１０８０ｉ）の４つの映像フォーマットのものが扱えるので、（４８０ｉ）の映像フォーマット用のサンプリング周波数１３．５ＭＨｚと、（４８０ｐ）の映像フォーマット用のサンプリング周波数が２７ＭＨｚと、（７２０ｐ）及び（１０８０ｉ）の映像フォーマット用のサンプリング周波数７４．２５ＭＨｚとの３種類のサンプリングクロックが必要となる。また、これら３種類のサンプリング周波数に対応して、３種類のＡ／Ｄコンバータの前段のアナログローパスフィルタが必要になる。
【００１２】
このように、従来では、複数の映像フォーマットの信号を扱えるようにすると、これに応じてアナログローパスフィルタの数が増大していく。このため、コストアップとなると共に、回路規模が増大するという問題が生じている。
【００１３】
したがって、この発明の目的は、複数の映像フォーマットの信号をＡ／Ｄ変換する場合に、回路規模を削減でき、コストタウンを図れるようにした映像信号処理装置及び方法を提供することにある。
【００１４】
【課題を解決するための手段】
この発明は、複数のフォーマットの映像信号を受信可能な映像信号処理装置であって、複数のフォーマットの映像信号のうち、所定の標準アナログ映像信号と高品位アナログ映像信号を共通の低域通過フィルタを用いて、所定のサンプリング周波数でサンプリングして、Ａ／Ｄ変換処理を行い、所定の標準アナログ映像信号をサンプリングする際の所定のサンプリング周波数は、高品位アナログ映像信号をサンプリングする際のサンプリング周波数と同程度のサンプリング周波数であり、且つ、Ａ／Ｄ変換処理後の所定の標準アナログ映像信号の水平画素数が、Ａ／Ｄ変換処理後の高品位アナログ映像信号の水平画素数と共通となるように設定され、Ａ／Ｄ変換処理された高品位アナログ映像信号および所定の標準アナログ映像信号に対して共通の画像変換処理手段を設け、画像変換処理手段により、Ａ／Ｄ変換された所定の標準アナログ映像信号の画素数変換を行うと共に、映像信号中に含まれる映像帯域外の成分を除去するようにした映像信号処理装置である。
【００１５】
この発明は、複数のフォーマットの映像信号を受信可能な映像信号処理方法において、複数のフォーマットの映像信号のうち、所定の標準アナログ映像信号と高品位アナログ映像信号を共通の低域通過フィルタを用いて、所定のサンプリング周波数でサンプリングして、Ａ／Ｄ変換処理を行い、所定の標準アナログ映像信号をサンプリングする際の所定のサンプリング周波数は、高品位アナログ映像信号をサンプリングする際のサンプリング周波数と同程度のサンプリング周波数であり、且つ、Ａ／Ｄ変換処理後の所定の標準アナログ映像信号の水平画素数が、Ａ／Ｄ変換処理後の高品位アナログ映像信号の水平画素数と共通となるように設定され、Ａ／Ｄ変換処理された高品位アナログ映像信号および所定の標準アナログ映像信号に対して設けられた共通の画像変換処理手段によって、Ａ／Ｄ変換された所定の標準アナログ映像信号の画素数変換を行うと共に、映像信号中に含まれる映像帯域外の成分を除去するようにした映像信号処理方法である。
【００１６】
複数の映像フォーマットのアナログ映像信号を入力可能とする場合に、ＳＤＴＶの映像信号をＨＤＴＶの映像信号のドットクロックと同程度の周波数でサンプリングすることで、Ａ／Ｄ変換の前処理として必要になるアナログローパスフィルタを、ＨＤＴＶ用のもので共通化することができる。そして、ＳＤＴＶの映像信号をディジタル化するときの水平画素数を、ＨＤＴＶの映像信号の水平画素数と共通とすることにより、画素数変換を共通のフィルタで行うことができる。また、ドットクロック以上の周波数のノイズ成分を、画素数変換の際のフィルタで除去することができる。このように、画素素数変換のフィルタをＨＤＴＶの映像信号とＳＤＴＶの映像信号とで共用でき、また、この画素素数変換のフィルタでドットクロック以上の周波数のノイズ成分を除去できるので、部品点数が削減でき、基板面積の縮小、コストの低下が図れる。
【００１７】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。図１は、この発明の一実施の形態を示すものである。
【００１８】
図１において、１はＤ端子である。Ｄ端子１は、多数のフォーマットの映像信号に対応できるような端子であり、Ｄ１からＤ５まで５種類が用意されている。ここでは、Ｄ端子１は、例えば、Ｄ４端子である。このＤ４端子は、（４８０ｉ），（４８０ｐ），（７２０ｐ），（１０８０ｉ）の映像フォーマットに対応している。
【００１９】
なお、各映像信号は、輝度信号（Ｙ）と色差信号（Ｐｂ，Ｐｒ）とからなり、４：２：２方式の場合には、色差信号は輝度信号の半分の帯域及びサンプル数となる。ここでは、説明を簡単とするために、輝度信号に関する処理についてのみ説明する。
【００２０】
Ｄ端子１には、アナログ映像信号が供給される。Ｄ端子１からの映像信号は、ローパスフィルタ２に供給されると共に、ローパスフィルタ３に供給される。
【００２１】
ローパスフィルタ２は、カットオフ周波数ｆc が例えば（ｆc ＝３０ＭＨｚ）とされている。これは、本来、（１０８０ｉ）や（７２０ｐ）の映像フォーマットで、周波数７４．２５ＭＨｚでサンプリングする際のアンチエイリアシング用である。
【００２２】
ローパスフィルタ３は、カットオフ周波数ｆc が例えば（ｆc ＝６ＭＨｚ）とされている。これは、（４８０ｉ）の映像フォーマットで、周波数１３．５ＭＨｚでサンプリングする際のアンチエイリアシング用である。
【００２３】
ローパスフィルタ２の出力がスイッチ回路４の端子４ａに供給される。ローパスフィルタ３の出力がスイッチ回路４の端子４ｂに供給される。スイッチ回路４の出力がＡ／Ｄコンバータ５に供給される。
【００２４】
また、Ｄ端子１からは、入力映像信のフォーマットやアスペクト比を示す制御信号ＳCNT が出力される。このＤ端子１からの制御信号ＳCNT がコントローラ６に供給される。
【００２５】
コントローラ６で、Ｄ端子１からの入力映像信号のフォーマットやアスペクト比を示す制御信号ＳCNT に基づいて、スイッチ制御信号ＳSEL 及びサンプリングクロック設定信号ＳCLK が形成される。コントローラ６からのスイッチ制御信号ＳSEL がスイッチ回路４に供給される。コントローラ６からのクロック設定信号ＳCLK がクロック発生回路９に供給される。
【００２６】
なお、入力映像信号のフォーマットやアスペクト比を示す制御信号が出力されていないような場合には、図２に示すように、同期分離回路２１を設け、この同期分離回路２１により入力映像信号の同期信号を検出し、この同期信号をコントローラ６に供給し、コントローラ６で、この同期信号を基に、映像信号のフォーマットを判断させるようにしても良い。
【００２７】
スイッチ回路４は、コントローラ６からのスイッチ制御信号ＳSEL により、入力映像信号のフォーマットに応じて、切り換えられる。また、クロック発生回路９からは、コントローラ６からのクロック設定信号ＳCLK により、入力映像信号のフォーマットに応じて、サンプリングクロックが発生される。
【００２８】
通常、（４８０ｉ）の映像フォーマットの信号では周波数１３．５ＭＨｚのものが用いられ、（４８０ｐ）の映像フォーマットの信号では周波数２７ＭＨｚのものが用いられ、（１０８０ｉ）や（７２０ｐ）の映像フォーマットの信号では周波数７４．２５ＭＨｚのものが用いられている。
【００２９】
したがって、入力映像信号のフォーマットが（１０８０ｉ）及び（７２０ｐ）のときには、周波数７４．２５ＭＨｚでサンプリングするために、スイッチ回路４は端子４ａ側に設定される。そして、クロック発生回路９からは、７４．２５ＭＨｚのサンプリングクロックが発生される。
【００３０】
更に、（４８０ｐ）の映像フォーマットの信号の場合、通常、周波数２７ＭＨｚのサンプリング周波数が用いられるが、この発明の実施の形態では、入力映像信号のフォーマットが（４８０ｐ）のときにも、スイッチ回路４は端子４ａ側に設定される。そして、クロック発生回路９からは、７２ＭＨｚのサンプリングクロックが発生される。
【００３１】
この７２ＭＨｚは、（１０８０ｉ）や（７２０ｐ）の映像フォーマットのときのサンプリング周波数である７４．５ＭＨｚに近い周波数であり、この周波数を用いると、後に説明するように、（１０８０ｉ）の場合と同様な水平サンプル数となる。
【００３２】
入力映像信号のフォーマットが（４８０ｉ）のときには、周波数１３．５ＭＨｚでサンプリングするために、スイッチ回路４は端子４ｂ側に設定される。そして、クロック発生回路９からは、１３．５ＭＨｚサンプリングクロックが発生される。
【００３３】
Ａ／Ｄコンバータ５で、クロック発生回路９からのサンプリングクロックにより、入力映像信号がディジタル化される。
【００３４】
すなわち、入力映像信号のフォーマットが（１０８０ｉ）及び（７２０ｐ）のときには、Ａ／Ｄコンバータ５で、７４．５ＭＨｚで入力映像信号がディジタル化される。入力映像信号のフォーマットが（４８０ｐ）のときには、Ａ／Ｄコンバータ５で、７２ＭＨｚで入力映像信号がディジタル化される。入力映像信号のフォーマットが（４８０ｉ）のときには、Ａ／Ｄコンバータ５で、１３．５ＭＨｚで入力映像信号がディジタル化される。このＡ／Ｄコンバータ５の出力がスイッチ回路１０に供給される。
【００３５】
スイッチ回路１０の端子１０ａの出力が出力端子１１から出力される。スイッチ回路１０の端子１０ｂの出力がディジタル画像処理回路１２に供給される。ディジタル画像処理回路１２の出力が出力端子１３から出力される。
【００３６】
ディジタル画像処理回路１２は、フォーマット変換やスケーリング等の画像変換を行うものである。この例では、ディジタル画像処理回路１２は、（１０８０ｉ）の信号の水平画素数を１９２０から７２０にダウンコンバートする等の画素数変換を行うのに用いられる。また、（４８０ｐ）の映像フォーマットの場合の水平画像数変換にも使われる。
【００３７】
Ａ／Ｄコンバータ５でディジタル化された映像信号をそのまま出力させる場合には、スイッチ回路１０が端子１０ａ側に設定される。ディジタル化された映像信号をフォーマット変換やスケーリング等の画像変換を行って出力させる場合には、スイッチ回路１０が端子１０ｂ側に設定される。また、入力映像信号のフォーマットが（４８０ｐ）の場合には、スイッチ回路１０が端子１０ｂ側に設定され、水平画素数の変換が行われる。
【００３８】
図３は、この発明が適用された信号処理回路における各映像信号のフォーマット毎のディジタル化プロセスを示すものである。
【００３９】
上述のように、入力映像信号のフォーマットが（１０８０ｉ）や（７２０ｐ）のときには、スイッチ回路４が端子４ａ側に設定され、クロック発生回路９からのサンプリングクロックの周波数が７４．２５ＭＨｚに設定される。このため、入力映像信号は、カットオフ周波数が３０ＭＨｚのローパスフィルタ２で折り返し成分や不要な雑音成分がカットされ、Ａ／Ｄコンバータ１０で、周波数７４．２５ＭＨｚでディジタル化される。
【００４０】
したがって、（１０８０ｉ）の映像信号の場合には、１垂直周期当たりの画素数が（１９２０×５４０）となる。また、入力映像信号のフォーマットが（７２０ｐ）のときには、１垂直周期当たりの画素数が（１２８０×７２０）となる。
【００４１】
入力映像信号が（４８０ｐ）のときには、スイッチ回路４が端子４ａ側に設定され、クロック発生回路９からのサンプリングクロックの周波数が７２ＭＨｚに設定される。これにより、１垂直周期当たりの画素数が（１９２０×４８０）となる。これは、水平方向の画素数が１９２０で、（１０８０ｉ）の場合の水平方向の画素数と同じである。
【００４２】
この場合には、スイッチ回路１０が端子１０ｂ側に設定され、ディジタル画像処理回路１２で、水平画素数が１９２０から７２０にダウンコンバートされる。
これにより、１垂直周期当たりの画素数が（７２０×４８０）となる。
【００４３】
入力映像信号のフォーマットが（４８０ｉ）のときには、スイッチ回路４が端子４ｂ側に設定され、クロック発生回路９からのサンプリングクロックの周波数が１３．５ＭＨｚに設定される。このため、入力映像信号は、カットオフ周波数が６ＭＨｚのローパスフィルタ２で折り返し成分や不要な雑音成分がカットされ、Ａ／Ｄコンバータ５で、周波数１３．５ＭＨｚでディジタル化される。これにより、１垂直周期当たりの画素数が（７２０×２４０）となる。
【００４４】
このように、この例では、映像信号のフォーマットが（４８０ｐ）の場合には、本来のサンプリング周波数が２７ＭＨｚであるところを、（１０８０ｉ）や（７２０ｐ）の場合のサンプリング周波数（７４．５ＭＨｚ）に近い、７２ＭＨｚとしている。そして、ローパスフィルタ２を共用している。
【００４５】
（４８０ｐ）の映像信号では、映像信号の帯域は約１３．５ＭＨｚである。これに対して、ローパスフィルタ２のカットオフ周波数ｆs は３０ＭＨｚであるため、７２ＭＨｚでサンプリングされた信号中には、折り返し歪みや不要な雑音成分が残っている。これらの成分は、水平画素数が１９２０から７２０にダウンコンバートする際に、ディジタル画像処理回路１２を通すことで、除去することができる。
【００４６】
このように、この例では、入力映像信号のフォーマットが（４８０ｐ）のときには、ローパスフィルタフィルタ２を共用できる。そして、（４８０ｐ）のときの水平画素数は、（１０８０ｉ）のときの水平画素数と同様に、１９２０となる。このため、ディジタル画像処理回路１２において、（１０８０ｉ）の映像フォーマットのときに水平画像数を１９２０から７２０にダウンコンバートするときと同様な処理で、水平画素数をダウンコンバートすることができる。
【００４７】
また、映像信号表示部を水平走査周波数３３．７５ｋＨｚで走査すると、（１０８０ｉ）の映像信号ばかりでなく、（４８０ｐ）の映像信号をモニタすることができる。
【００４８】
【発明の効果】
この発明によれば、複数の映像フォーマットのアナログ映像信号を入力可能とする場合に、ＳＤＴＶの映像信号をＨＤＴＶの映像信号のドットクロックと同程度の周波数でサンプリングすることで、Ａ／Ｄ変換の前処理として必要になるアナログローパスフィルタを、ＨＤＴＶ用のもので共通化することができる。そして、ＳＤＴＶの映像信号をディジタル化するときの水平画素数を、ＨＤＴＶの映像信号の水平画素数と共通とすることにより、画素数変換を共通のフィルタで行うことができる。また、ドットクロック以上の周波数のノイズ成分を、画素数変換の際のフィルタで除去することができる。このように、画素素数変換のフィルタをＨＤＴＶの映像信号とＳＤＴＶの映像信号とで共用でき、また、この画素素数変換のフィルタでドットクロック以上の周波数のノイズ成分を除去できるので、部品点数が削減でき、基板面積の縮小、コストの低下が図れる。
【図面の簡単な説明】
【図１】この発明の一実施の形態のブロック図である。
【図２】この発明の他の実施の形態のブロック図である。
【図３】この発明の一実施の形態の説明に用いるブロック図である。
【符号の説明】
１・・・Ｄ端子，２，３・・・ローパスフィルタ，５・・・Ａ／Ｄコンバータ
【図１】
0004608761.tif 000002
【図２】
0004608761.tif 000003
【図３】
0004608761.tif 000004