(57)【特許請求の範囲】
【請求項１】
還流ダイオードを有するＭＯＳＦＥＴを少なくとも一方に用いた２つのスイッチング素子の直列回路を複数備え、これら直列回路の各スイッチング素子の相互接続点が負荷に接続されるスイッチング回路と、
前記各スイッチング素子のオン，オフ動作を制御する第１制御手段と、
前記各ＭＯＳＦＥＴの還流ダイオードにその各ＭＯＳＦＥＴの駆動電圧より低い逆電圧を印加するための逆電圧印加回路と、
前記ＭＯＳＦＥＴがオン中に前記逆電圧印加回路の動作を開始させ、その動作を前記他方のスイッチング素子がオンした後に終了させる第２制御手段と、
を備えたことを特徴とするインバータ装置。
【請求項２】
前記逆電圧印加回路の出力電圧は、前記ＭＯＳＦＥＴの定格電流における導通チャンネル抵抗による電圧低下よりも低い電圧であることを特徴とする請求項１に記載のインバータ装置。
【請求項３】
前記ＭＯＳＦＥＴに流れる電流を検出する電流検出手段を備え、前記制御手段は、前記電流検出手段で検出された電流の大きさに応じて、その電流が大きいほど前記逆電圧印加回路の動作開始のタイミングを早めることを特徴とする請求項１に記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、たとえばモータを駆動するインバータ装置に関する。
【背景技術】
【０００２】
誘導成分を含む負荷たとえばブラシレスＤＣモータを駆動するインバータ装置は、電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子の直列回路を複数備え、これら直列回路の上流側スイッチング素子と下流側スイッチング素子の相互接続点がブラシレスＤＣモータの各相巻線に接続される。各スイッチング素子は、還流ダイオードを有している。
【０００３】
スイッチング素子としては、最近、ＩＧＢＴやＭＯＳＦＥＴが多く採用されている。ＭＯＳＦＥＴを用いている場合、ＭＯＳＦＥＴのオン，オフ速度が速いため高周波スイッチングが可能というメリットがあり、また低電圧出力時のロスが小さいことからファンモータ等の出力の小さいモータを駆動する場合に多用される。
【０００４】
ただし、ＭＯＳＦＥＴでは、素子製造の過程において不可避的に同じ素子上に作られる還流ダイオード（寄生ダイオードともいう）の逆回復特性が悪いという問題がある。近年、オン時の抵抗が低くてスイッチング特性にすぐれたスーパージャンクションＭＯＳＦＥＴが開発されているが、このスーパージャンクションＭＯＳＦＥＴにおいては、素子上に形成される還流ダイオードの逆回復特性がますます悪いものとなっている。
【０００５】
還流ダイオードの逆回復特性が悪いと、次の不具合を生じる。すなわち、ＭＯＳＦＥＴがオフしたとき、誘導性負荷に蓄えられたエネルギによってＭＯＳＦＥＴの還流ダイオードに順方向電流（還流電流ともいう）が流れるが、その状態で、同じ直列回路の他方のスイッチング素子がオンしてＭＯＳＦＥＴに直流電圧が加わると、還流ダイオードに蓄えられた電荷による大きな逆回復電流が還流ダイオードに流れる。この逆回復電流は、大きな電力損失となる。また、この電力損失の多くは、ＭＯＳＦＥＴと対となる他方のスイッチング素子のオン時の発熱となり、これが大きくなると他方のスイッチング素子がその熱によって破壊するという問題がある。
【０００６】
このようなことから、たとえば空気調和機のコンプレッサモータを駆動するような大きな電流が流れるインバータにＭＯＳＦＥＴを採用することは、非常に難しい。
【０００７】
そこで、従来、ＭＯＳＦＥＴがオフした後の上記他方のスイッチング素子のオンに先立って同ＭＯＳＦＥＴに逆電圧を印加する逆電圧印加回路を設け、この逆電圧の印加によって他方のスイッチング素子がオンする前から還流ダイオードに予め逆回復電流を流し、これにより還流ダイオードに蓄えられている電荷を予め減少させ、他方のスイッチング素子のオンに際して大きな逆回復電流が流れないようにするものがある（例えば、特許文献１）。
【特許文献１】特開平１０−３２７５８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
逆電圧印加回路からＭＯＳＦＥＴへの逆電圧の印加タイミングは、ＭＯＳＦＥＴがオフしてから他方のスイッチング素子がオンするまでのいわゆるデッドタイムに設定されている。このデッドタイムは、ＭＯＳＦＥＴおよび他方のスイッチング素子からなる直列回路の短絡を防ぐためのもので、効率面からは、できるだけ短く設定することが望ましい。
【０００９】
しかしながら、デッドタイムが短いと、還流ダイオードに蓄えられている電荷を他方のスイッチング素子がオンするまでに十分に減少させることが難しくなる。結果的に、他方のスイッチング素子のオンに際して流れる逆回復電流を十分に抑制できないという不都合を生じる。
【００１０】
この発明は、上記の事情を考慮したもので、還流ダイオードに蓄えられている電荷を十分に減少させることができ、他方のスイッチング素子のオンに際して流れる逆回復電流を十分に抑制することが可能なインバータ装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１に係る発明のインバータ装置は、還流ダイオードを有するＭＯＳＦＥＴを少なくとも一方に用いた２つのスイッチング素子の直列回路を複数備え、これら直列回路の各スイッチング素子の相互接続点が負荷に接続されるスイッチング回路と、上記各スイッチング素子のオン，オフ動作を制御する第１制御手段と、上記各ＭＯＳＦＥＴの還流ダイオードにその各ＭＯＳＦＥＴの駆動電圧より低い逆電圧を印加するための逆電圧印加回路と、上記ＭＯＳＦＥＴがオン中に前記逆電圧印加回路の動作を開始させ、その動作を上記他方のスイッチング素子がオンした後に終了させる第２制御手段と、を備える。
【発明の効果】
【００１２】
この発明のインバータ装置によれば、ＭＯＳＦＥＴがまだオンしている間に逆電圧印加回路が動作を開始する。これにより、還流ダイオードに蓄えられている電荷を十分に減少させることができ、他方のスイッチング素子のオンに際して流れる逆回復電流を十分に抑制することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、この発明の一実施形態について図面を参照して説明する。  
図１において、Ｍは空気調和機のコンプレッサモータとして使用されるブラシレスＤＣモータ（負荷）で、星形結線された３つの相巻線Ｌｕ，Ｌｖ，Ｌｗを有するステータ、および永久磁石を有するロータにより構成されている。相巻線Ｌｕ，Ｌｖ，Ｌｗに電流が流れることにより生じる磁界と永久磁石が作る磁界との相互作用により、ロータが回転する。
【００１４】
このブラシレスＤＣモータＭが動力源として圧縮機２０に収容されている。冷房時、この圧縮機２０から吐出される冷媒が実線矢印で示すように四方弁２１を介して室外熱交換器２２に流れ、その室外熱交換器２２を経た冷媒が膨張弁２３を介して室内熱交換器２４に流れる。そして、室内熱交換器２４を経た冷媒が、上記四方弁２１を介して圧縮機２０に吸込まれる。これにより、室外熱交換器２２が凝縮器、室内熱交換器２４が蒸発器として機能する。暖房時は、四方弁２１が切換わることにより、破線矢印で示す方向に冷媒が流れ、室内熱交換器２４が凝縮器、室外熱交換器２２が蒸発器として機能する。
【００１５】
上記ブラシレスＤＣモータＭに、本発明のインバータ装置が接続されている。このインバータ装置は、商用交流電源を整流した直流電源３０の出力（例えば直流２８０Ｖ）を受けて上記相巻線Ｌｕ，Ｌｖ，Ｌｗに対する通電およびその通電切換を行うスイッチング回路１、このスイッチング回路１を駆動制御する制御部１０により、構成されている。
【００１６】
スイッチング回路１は、直流電圧の印加方向に沿って上流側および下流側となるスイッチング素子たとえば低損失パワーＭＯＳＦＥＴ（スーパージャンクションＭＯＳＦＥＴ等）の直列回路をＵ，Ｖ，Ｗの三相分有するもので、Ｕ相の上流側にＭＯＳＦＥＴ２ｕ、Ｕ相の下流側にＭＯＳＦＥＴ３ｕ、Ｖ相の上流側にＭＯＳＦＥＴ２ｖ、Ｖ相の下流側にＭＯＳＦＥＴ３ｖ、Ｗ相の上流側にＭＯＳＦＥＴ２ｗ、Ｗ相の下流側にＭＯＳＦＥＴ３ｗを備えている。そして、ＭＯＳＦＥＴ２ｕ，２ｖ，２ｗに対し、還流ダイオードＤｕ＋，Ｄｖ＋，Ｄｗ＋が、ＭＯＳＦＥＴ３ｕ，３ｖ，３ｗに対し、還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−がそれぞれ逆並列接続されている。これら還流ダイオードは、寄生ダイオードとしてそれぞれ対応するＭＯＳＦＥＴ（素子本体）に内蔵される。
【００１７】
ＭＯＳＦＥＴ２ｕとＭＯＳＦＥＴ３ｕの相互接続点、ＭＯＳＦＥＴ２ｖとＭＯＳＦＥＴ３ｖの相互接続点、ＭＯＳＦＥＴ２ｗとＭＯＳＦＥＴ３ｗの相互接続点に、上記相巻線Ｌｕ，Ｌｖ，Ｌｗのそれぞれ非結線端が接続されている。そして、ＭＯＳＦＥＴ２ｕ〜２ｗおよび３ｕ〜３ｗの駆動電圧は１０Ｖ〜１５Ｖ程度に設定されている。
【００１８】
また、スイッチング回路１は、誘導性負荷である相巻線Ｌｕ，Ｌｖ，Ｌｗに蓄えられたエネルギによって還流ダイオードＤｕ＋〜Ｄｗ＋に順方向電流（還流電流）が流れた場合に、下流側のＭＯＳＦＥＴ３ｕ〜３ｗのオンに伴って還流ダイオードＤｕ＋〜Ｄｗ＋に流れる逆回復電流を抑制するため、ＭＯＳＦＥＴ３ｕ〜３ｗのそれぞれオンに先立ってＭＯＳＦＥＴ２ｕ〜２ｗの還流ダイオードＤｕ＋〜Ｄｗ＋に逆電圧を印加する逆電圧印加回路４ｕ，４ｖ，４ｗを備えている。
【００１９】
同様に、下流側のＭＯＳＦＥＴ３ｕ，３ｖ，３ｗにもそれぞれ逆電圧印加回路５ｕ，５ｖ，５ｗを備えている。
【００２０】
逆電圧印加回路４ｕは、直流電源４０の電圧（例えば２．５Ｖ）を抵抗４１を介して逆電圧印加用コンデンサ４２に印加し、その逆電圧印加用コンデンサ４２の電圧を逆電圧印加用ＭＯＳＦＥＴ４３のドレイン・ソース間、およびダイオード４４を介して、ＭＯＳＦＥＴ２ｕに逆電圧として印加する。また、逆電圧印加回路４ｕは、逆電圧印加用ＭＯＳＦＥＴ４３の駆動用として、パルス生成回路４５およびゲート駆動回路４６を有している。パルス生成回路４５は、制御部１０からの指令に応じて逆電圧印加用のパルス信号を生成する。ゲート駆動回路４６は、パルス生成回路４５で生成されたパルス信号に基づき、逆電圧印加用ＭＯＳＦＥＴ４３をオンするための１ショットパルス信号を出力する。この出力が逆電圧印加用ＭＯＳＦＥＴ４３のゲートに供給される。
【００２１】
とくに、逆電圧印加回路４ｕの出力電圧、つまりＭＯＳＦＥＴ２ｕの還流ダイオードＤｕ＋に印加される逆電圧は、ＭＯＳＦＥＴ２ｕの定格電流における導通チャンネル抵抗による電圧低下よりも低い電圧（例えば１Ｖ以下）となるように直流電源４０の電圧が予め設定される。
【００２２】
他の逆電圧印加回路４ｖ，４ｗおよび逆電圧印加回路５ｕも、逆電圧印加回路４ｕと同じ構成である。よって、その説明は省略する。逆電圧印加回路５ｖ，５ｗについては、逆電圧印加回路５ｕの直流電源４０から直流電圧を取込んでいる点がほかと異なるだけで、残りの構成は逆電圧印加回路４ｕと同じ構成である。
【００２３】
一方、各直列回路におけるＭＯＳＦＥＴ３ｕ，３ｖ，３ｗのそれぞれ下流側に、電流検出用の抵抗１１ｕ，１１ｖ，１１ｗが挿接されている。ＭＯＳＦＥＴ３ｕ〜３ｗを通して流れる電流、すなわちモータ巻線Ｌｕ〜Ｌｗに流れる電流、に応じたレベルの電圧が、これら抵抗１１ｕ〜１１ｗに生じ、この電圧が、制御部１０に供給される。
【００２４】
制御部１０は、抵抗１１ｕ〜１１ｗに生じる電圧からブラシレスＤＣモータＭの各相巻線に流れる電流を検出し、検出した電流からブラシレスＤＣモータＭのロータの回転を把握し、その回転に合わせてスイッチング回路１の各ＭＯＳＦＥＴおよび各逆電圧印加回路を駆動するもので、主要な機能として、各ＭＯＳＦＥＴのオン，オフを制御して、スイッチング回路１における各ＭＯＳＦＥＴの直列回路のうち少なくとも１つの直列回路の上流側のＭＯＳＦＥＴおよび別の少なくとも１つの直列回路の下流側のＭＯＳＦＥＴによる各相巻線への通電を順次に切換える第１制御手段と、ＭＯＳＦＥＴがオフした後の同ＭＯＳＦＥＴと同じ直列回路の他方のスイッチング素子のオンに先立ち、そのＭＯＳＦＥＴがまだオンしている間に逆電圧印加回路の動作を開始させ、その動作を他方のスイッチング素子がオンした後に終了させる第２制御手段とを有している。この制御部１０の要部を図２に示す。
【００２５】
図２において、５０は電流検出部で、上記抵抗１１ｕ〜１１ｗに生じる電圧から、ブラシレスＤＣモータＭの各相巻線に流れる電流を検出する。この検出結果が回転数算出部５１に供給されるとともに、基準信号生成部５４に供給される。回転数算出部５１は、電流検出部５０の検出結果からブラシレスＤＣモータＭの回転数を算出する。この算出結果が速度差算出部５３に供給される。速度差算出部５３は、目標回転数指令部５２から指令される目標回転数と回転数算出部５１で算出される実際の回転数との差を求める。
【００２６】
基準信号生成部５４は、電流検出部５０の検出結果から得られたブラシレスＤＣモータＭのロータの回転数に応じた周波数を有し、かつ上記速度差算出部５３の算出結果に応じて電圧レベルを修正し、かつ互いに位相が１２０度異なる三相正弦波信号Ｅｕ，Ｅｖ，Ｅｗを生成し、それを基準信号Ｅｕ，Ｅｖ，Ｅｗとして出力する。基準信号ＥｕはＰＷＭ基本信号Ｖｕ生成部６０、基準信号ＥｖはＰＷＭ基本信号Ｖｖ生成部７０、基準信号ＥｗはＰＷＭ基本信号Ｖｗ生成部８０に、それぞれ供給される。
【００２７】
５５は基準クロック信号発生部で、各部の動作に必要な基準クロック信号を発する。５６は三角波信号生成部で、上記基準クロック信号に基づき、予め定められた周波数および電圧レベルの三角波信号（キャリア信号ともいう）Ｅｏを生成する。この三角波信号Ｅｏが上記ＰＷＭ基本信号Ｖｕ生成部６０、ＰＷＭ基本信号Ｖｖ生成部７０、ＰＷＭ基本信号Ｖｗ生成部８０に供給される。ＰＷＭ基本信号Ｖｕ生成部６０、ＰＷＭ基本信号Ｖｖ生成部７０、ＰＷＭ基本信号Ｖｗ生成部８０は、基準信号生成部５４から出力される基準信号Ｅｕ，Ｅｖ，Ｅｗと三角波信号生成部５５から出力される三角波信号Ｅｏとの電圧比較により、各ＭＯＳＦＥＴに対するスイッチング用のＰＷＭ基本信号Ｖｕ，Ｖｖ，Ｖｗを生成する。
【００２８】
生成されたＰＷＭ基本信号Ｖｕは、上素子駆動部６１、下素子駆動部６２、印加タイミング決定部６３，６４に供給される。ＰＷＭ基本信号Ｖｖは、上素子駆動部７１、下素子駆動部７２、印加タイミング決定部７３，７４に供給される。ＰＷＭ基本信号Ｖｗは、上素子駆動部８１、下素子駆動部８２、印加タイミング決定部８３，８４に供給される。また、印加タイミング決定部６３，６４，７３，７４，８３，８４に対し、上記電流検出部５０の検出結果が供給される。
【００２９】
ＰＷＭ基本信号Ｖｕおよび上素子駆動部６１、下素子駆動部６２、印加タイミング決定部６３，６４の出力信号の波形を図３に示している。
【００３０】
上素子駆動部６１は、ＰＷＭ基本信号Ｖｕおよび上記基準クロック信号に基づき、ＰＷＭ基本信号Ｖｕの立下り（三角波信号Ｅｏの最低レベル点から所定時間Ｔ０後）から一定時間（デッドタイム）ｔｄ遅れて立下がり、かつＰＷＭ基本信号Ｖｕの立上がり（ＰＷＭ基本信号Ｖｕの立下りから所定時間Ｔ１後）に同期して立上がる波形の信号を、ＭＯＳＦＥＴ２ｕに対する駆動信号Ａとして出力する。下素子駆動部６２は、ＰＷＭ基本信号Ｖｕおよび上記基準クロック信号に応じた所定のタイミングに基づき、ＰＷＭ基本信号Ｖｕの立下り（三角波信号Ｅｏの最低レベル点から所定時間Ｔ０後）に同期して立上がり、かつＰＷＭ基本信号Ｖｕの立上がり（ＰＷＭ基本信号Ｖｕの立下りから所定時間Ｔ１後）から一定時間（デッドタイム）ｔｄ遅れて立下がる波形の信号を、ＭＯＳＦＥＴ３ｕに対する駆動信号Ｂとして出力する。
【００３１】
印加タイミング決定部６３は、ＰＷＭ基本信号Ｖｕ、上記基準クロック信号、および電流検出部５０の検出結果の出力に基づき、ＰＷＭ基本信号Ｖｕの立上り前（三角波信号Ｅｏの最低レベル点から所定時間“Ｔ０＋Ｔ１−ｔａ”後）に立下がり、かつＰＷＭ基本信号Ｖｕの立上り後（三角波信号Ｅｏの最低レベル点から所定時間“Ｔ０＋Ｔ１＋ｔｄ＋ｔｂ”後）に立上がる波形の信号を、逆電圧印加回路４ｕに対する上側動作信号Ｃとして出力する。
【００３２】
印加タイミング決定部６４は、ＰＷＭ基本信号Ｖｕ、上記基準クロック信号、および電流検出部５０の検出結果の出力に基づき、ＰＷＭ基本信号Ｖｕの立下り前（三角波信号Ｅｏの最低レベル点から所定時間“Ｔ０−ｔａ”後）に立下がり、かつＰＷＭ基本信号Ｖｕの立下り後（三角波信号Ｅｏの最低レベル点から所定時間“Ｔ０＋ｔｄ＋ｔｂ”後）に立上がる波形の信号を、逆電圧印加回路５ｕに対する下側動作信号Ｄとして出力する。
【００３３】
なお、図３は、動作理解のための模式図であり、実際にはデジタル演算処理にてすべての信号発生タイミングが決定される。すなわち、ＰＷＭ基本信号生成部６０は時間Ｔ０の開始タイミングで三角波信号生成部５６の生成信号と基準信号生成部５４の基準信号との比較を演算処理し、時間Ｔ０と時間Ｔ１を決定し、上素子駆動部６１、下素子駆動部６２、印加タイミング決定部６３，６４に出力する。この時間データを受け取った上素子駆動部６１、下素子駆動部６２、印加タイミング決定部６３，６４は、この時間データに基づきそれぞれ上記した各種タイミングを演算し、基準クロック信号発生部５５の基準クロック信号をカウントして、演算したタイミングに合わせて信号を変化させる。例えば、下素子駆動部６２では、Ｔ０のスタートタイミング、すなわち三角波信号Ｅｏの最低レベル点からＴ０時間後に立上がり、所定時間“Ｔ１＋ｔｄ”後に立下がる波形の信号を、ＭＯＳＦＥＴ３ｕに対する駆動信号Ｂとして出力する。
【００３４】
なお、図３は低レベル駆動（Low Active）の信号波形を示しており、上素子駆動信号Ａ、下素子駆動信号Ｂがそれぞれ低レベルのときにＭＯＳＦＥＴがオンし、高レベルのときにＭＯＳＦＥＴがオフする。同様に、上側動作信号Ｃ、下側動作信号Ｄがそれぞれ低レベルのときに逆電圧印加用ＭＯＳＦＥＴがオンし、高レベルのときに逆電圧印加用ＭＯＳＦＥＴがオフする。
【００３５】
また、上側動作信号Ｃおよび下側動作信号Ｄの立下がりタイミングを決定する所定時間ｔａは、電流検出部５０で検出される電流の大きさに応じて、その電流が大きいほど長くなるように（逆電圧印加回路の動作開始のタイミングが早くなるように）印加タイミング決定部６３，６４にて設定される。
【００３６】
ＰＷＭ基本信号Ｖｖが供給される上素子駆動部７１、下素子駆動部７２、印加タイミング決定部７３，７４、およびＰＷＭ基本信号Ｖｗが供給される上素子駆動部８１、下素子駆動部８２、印加タイミング決定部８３，８４も、同じ機能を有する。
【００３７】
つぎに、作用について説明する。  
上述のタイミングで上流側のＭＯＳＦＥＴ２ｕ，２ｖ，２ｗをそれぞれオン，オフするための上素子駆動信号Ａ、および下流側のＭＯＳＦＥＴ３ｕ，３ｖ，３ｗをオン，オフするための下素子駆動信号Ｂが作成される。
【００３８】
この上素子駆動信号Ａおよび下素子駆動信号Ｂにより、スイッチング回路１における各直列回路のうち、少なくとも１つの直列回路の上流側ＭＯＳＦＥＴがオンして別の少なくとも１つの直列回路の下流側ＭＯＳＦＥＴがオンする複数相通電が、順次に切換えられる。この複数相通電の切換えにより、３つの相間電圧が生じ、その各相間電圧がブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに印加される。これにより、Ｌｕ，Ｌｖ，Ｌｗに正弦波状の電流が流れ、ブラシレスＤＣモータＭが動作する。
【００３９】
ところで、いずれかの相巻線に蓄えられたエネルギに基づく電流が下流側のＭＯＳＦＥＴ３ｕの還流ダイオードＤｕ−を順方向に流れたとする。この順方向電流いわゆる還流電流が流れている場合、上流側のＭＯＳＦＥＴ２ｕのオンに所定時間“Ｔａ＋Ｔｂ”だけ先立ち、下流側の逆電圧印加回路５ｕの逆電圧印加用ＭＯＳＦＥＴ４３がオンし、逆電圧印加用コンデンサ４２に蓄えられている電圧が下流側のＭＯＳＦＥＴ３ｕの還流ダイオードＤｕ−に逆電圧として印加される。この逆電圧の印加は、下流側のＭＯＳＦＥＴ３ｕがまだオンしている最中に始まり、そのＭＯＳＦＥＴ３ｕがオフするタイミングとデッドタイムの一定時間ｔｄを含み、さらに上流側のＭＯＳＦＥＴ２ｕがオンした後の一定時間ｔｂ後に終了する。すなわち、逆電圧印加回路５ｕのオンとＭＯＳＦＥＴ３ｕのオフとはＴａ時間だけ重なることになる。
【００４０】
還流電流が流れている状態のＭＯＳＦＥＴ３ｕの還流ダイオードＤｕ−に逆電圧印加回路５ｕから逆電圧が印加されることにより、ＭＯＳＦＥＴ３ｕの還流ダイオードＤｕ−に逆回復電流が流れる。この場合、ＭＯＳＦＥＴ３ｕの還流ダイオードＤｕ−に印加される逆電圧は逆電圧印加回路５ｕ内の直流電源４０に基づく電圧であり、ＭＯＳＦＥＴ３ｕの定格電流における導通チャンネル抵抗による電圧低下よりも低い電圧であることから、ＭＯＳＦＥＴ３ｕの還流ダイオードＤｕ−に逆回復電流が流れても、その逆回復電流の値はきわめて小さい。
【００４１】
図４に示すように、ＭＯＳＦＥＴ３ｕの還流ダイオードＤｕ−に加わる逆電圧をＶｄ、ＭＯＳＦＥＴ３ｕの素子本体に流れる電流をＩｄ、ＭＯＳＦＥＴ３ｕの還流ダイオードＤｕ−に流れる電流をＩｄ１、逆電圧印加回路５ｕにおける逆電圧印加用ＭＯＳＦＥＴ４３およびダイオード４４を通して流れる電流をＩｍとして、かつ逆電圧Ｖｄの印加開始タイミングの決定要素である所定時間ｔａを例えば８μsecとした場合に、Ｖｄ，Ｉｄ，Ｉｄ１，Ｉｍがどのように変化するかをシミュレーションしたのが図５である。なお、この際、還流電流として電流Ｉｕが流れているものとする。
【００４２】
このシミュレーションでは、下流側のＭＯＳＦＥＴ３ｕがオフした後の上流側のＭＯＳＦＥＴ２ｕのオンに先立ち、そのＭＯＳＦＥＴ３ｕがまだオンしている間に逆電圧印加回路５ｕの動作が始まり、その動作がＭＯＳＦＥＴ２ｕのオン後に終了している。
【００４３】
ＭＯＳＦＥＴ３ｕがまだオンしている間に、逆電圧印加回路５ｕが動作して還流ダイオードＤｕ−に逆電圧Ｖｄが印加され、これにより逆回復電流が流れ始める。逆回復動作中は、逆回復電流による電圧降下によりＶｄは逆回復動作前（逆電圧印加回路５ｕの動作前）とほぼ同電位に保たれ、逆回復終了により還流ダイオードＤｕ−が完全にオフして逆電圧印加回路５ｕから供給される電流Ｉｍは還流電流Ｉｕのみまたは還流電流Ｉｕ＋ＭＯＳＦＥＴ３ｕの電流Ｉｄ（順方向）となり、Ｖｄはこの時点で還流ダイオードＤｕ−に対して逆電圧、すなわちＭＯＳＦＥＴ３ｕの順方向電圧となる。したがって、ＭＯＳＦＥＴ３ｕの還流ダイオードＤｕ−に蓄えられている電荷を上流側のＭＯＳＦＥＴ２ｕがオンする前に十分に減少させることができる。その結果、ＭＯＳＦＥＴ２ｕのオンに際して大きな逆回復電流が流れる不具合を解消することができる。
【００４４】
なお、本実施形態によれば、逆電圧印加回路５ｕの出力電圧、図５では０．２Ｖ、をＭＯＳＦＥＴ３ｕの定格電流における導通チャンネル抵抗による電圧低下よりも低い電圧となるように直流電源４０の電圧を予め低い値（２．５Ｖ程度）に設定しているため、逆回復電流が流れる期間は長くなる。しかしながら、ＭＯＳＦＥＴ３ｕの還流ダイオードＤｕ−における電力積算値は消費電力と時間の積であり、印加される逆電圧Ｖｄが低く、逆回復電流がきわめて小さいことから、積算電力は大幅に低くなる。また、逆電圧印加回路のオンを早めに設定し、図５に示すようにＭＯＳＦＥＴ３ｕがオン状態で逆回復が終了するようなことがあっても、本実施形態のように逆電圧印加回路５ｕからの逆電圧Ｖｄを低く設定しておけばこの電圧をＭＯＳＦＥＴ３ｕで短絡した時の電流Ｉｄはごくわずかであり、この部分における電力損失は極めて小さい。したがって、ＭＯＳＦＥＴを用いても電力損失を大幅に低減することができ、効率の向上が図れる。
【００４５】
しかも、ＭＯＳＦＥＴ３ｕがオンしている間における逆電圧Ｖｄの印加開始タイミングの決定要素である所定時間ｔａを、電流検出部５０で検出される還流電流が大きいほど早めているので、つまりＭＯＳＦＥＴ３ｕの還流ダイオードＤｕ−に蓄えられる電荷の量が多いほど早めているので、その還流ダイオードＤｕ−に蓄えられる電荷をデッドタイム終了までに確実に解消させることが可能となる。
【００４６】
図５中の破線は、逆電圧印加回路５ｕの電源電圧をＭＯＳＦＥＴの駆動電圧（約１５Ｖ）と同じにするとともにＭＯＳＦＥＴ３ｕがオフした後のデッドタイム中に逆電圧印加回路５ｕの動作を開始させた場合のシミュレーション結果を参考のために示したもので、デッドタイム中に流れる逆回復電流が大きいことが分かる。
【００４７】
図６は、還流電流が小さい場合で、かつ逆電圧印加回路５ｕの電源電圧を１５Ｖ程度に上げるとともにＭＯＳＦＥＴ３ｕがオン中に逆電圧印加回路５ｕの動作を開始させた場合のシミュレーション結果を参考のために示したもので、電源電圧が高い分だけデッドタイム中に流れる電流が大きくなることが分かる。
【００４８】
なお、上記実施形態では、スイッチング回路１における各直列回路のスイッチング素子の全てがＭＯＳＦＥＴである場合を例に説明したが、各直列回路の少なくとも一方がＭＯＳＦＥＴであれば、他方のスイッチング素子が例えばＩＧＢＴである場合にも同様に実施可能である。
【００４９】
その他、この発明は上記実施形態に限定されるものではなく、要旨を変えない範囲で種々変形実施可能である。
【図面の簡単な説明】
【００５０】
【図１】この発明の一実施形態の構成および冷凍サイクルの構成を示す図。
【図２】同実施形態における制御部の要部の構成を示すブロック図。
【図３】同実施形態における各部の信号波形を示す図。
【図４】同実施形態におけるＭＯＳＦＥＴおよび逆電圧印加回路の一部とそこに印加される電圧および流れる電流を示す図。
【図５】図４におけるＶｄ，Ｉｄ，Ｉｄ１，Ｉｍがどのように変化するかのシミュレーション結果を示す図。
【図６】図４における逆電圧Ｖｄが低くない場合のシミュレーション結果を参考として示す図。
【符号の説明】
【００５１】
１…スイッチング回路、２ｕ，２ｖ，２ｗ…上流側のＭＯＳＦＥＴ（スイッチング素子）、３ｕ，３ｖ，３ｗ…下流側のＭＯＳＦＥＴ（スイッチング素子）、４ｕ，４ｖ，４ｗ…逆電圧印加回路、５ｕ，５ｖ，５ｗ…逆電圧印加回路、Ｄｕ＋，Ｄｖ＋，Ｄｗ＋，Ｄｕ−，Ｄｖ−，Ｄｗ−…還流ダイオード、１０…制御部、３０…直流電源、４２…逆電圧印加用コンデンサ、４３…逆電圧印加用ＭＯＳＦＥＴ、５０…電流検出部、５１…回転数算出部、５２…回転数指令部、５３…速度差算出部、５４…基準信号生成部、５５…基準クロック信号発生部、５６…三角波信号生成部、６０…ＰＷＭ基本信号Ｖｕ生成部、７０…ＰＷＭ基本信号Ｖｖ生成部、８０…ＰＷＭ基本信号Ｖｗ生成部、Ｍ…ブラシレスＤＣモータ、Ｌｕ，Ｌｖ，Ｌｗ…相巻線
【図１】
0004755915.tif 000002
【図２】
0004755915.tif 000003
【図３】
0004755915.tif 000004
【図４】
0004755915.tif 000005
【図５】
0004755915.tif 000006
【図６】
0004755915.tif 000007