(57)【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に第１の半導体層を形成し、
前記第１の半導体層上に一導電型の不純物を含有する第２の半導体層を形成し、
前記一導電型の不純物を含有する第２の半導体層上に第１のマスクを形成し、
前記第１の半導体層及び前記一導電型の不純物を含有する第２の半導体層の前記第１のマスクに覆われていない部分をエッチングし、
前記第１のマスクを除去し、
前記一導電型の不純物を含有する第２の半導体層上に第２のマスクを形成し、
前記一導電型の不純物を含有する第２の半導体層の前記第２のマスクに覆われていない部分をエッチングし、
前記第２のマスク上面及び前記第１の半導体層上面に溶液を吐出又は塗布することによってぬれ性の低い領域を形成し、
前記ぬれ性の低い領域が形成された第２のマスクを除去することによって前記ぬれ性の低い領域よりもぬれ性の高い領域を形成し、
前記ぬれ性の高い領域に液滴吐出法によりソース配線及びドレイン配線を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項２】
絶縁表面を有する基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に第１の半導体層を形成し、
前記第１の半導体層上にチャネル保護層を形成し、
前記第１の半導体層及び前記チャネル保護層上に一導電型の不純物を含有する第２の半導体層を形成し、
前記一導電型の不純物を含有する第２の半導体層上に第１のマスクを形成し、
前記第１の半導体層、及び前記一導電型の不純物を含有する第２の半導体層の前記第１のマスクに覆われていない部分をエッチングし、
前記第１のマスクを除去し、
一導電型の不純物を含有する第２の半導体層上に第２のマスクを形成し、
前記一導電型の不純物を含有する第２の半導体層の前記第２のマスクに覆われていない部分をエッチングし、
前記第２のマスク上面及び前記チャネル保護層上面に溶液を吐出又は塗布することによってぬれ性の低い領域を形成し、
前記ぬれ性の低い領域が形成された第２のマスクを除去することによって前記ぬれ性の低い領域よりもぬれ性の高い領域を形成し、
前記ぬれ性の高い領域に液滴吐出法によりソース配線及びドレイン配線を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項３】
透光性を有する基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に第１の半導体層を形成し、
前記第１の半導体層上に一導電型の不純物を含有する第２の半導体層を形成し、
前記一導電型の不純物を含有する第２の半導体層上に第１のマスクを形成し、
前記第１の半導体層、及び前記一導電型の不純物を含有する第２の半導体層の前記第１のマスクに覆われていない部分をエッチングし、
前記第１のマスクを除去し、
前記一導電型の不純物を含有する第２の半導体層上に第２のマスクを形成し、
前記一導電型の不純物を含有する第２の半導体層の前記第２のマスクに覆われていない部分をエッチングし、
前記第２のマスク上面及び前記第１の半導体層上面に溶液を吐出又は塗布することによってぬれ性の低い領域を形成し、
前記ぬれ性の低い領域が形成された第２のマスクを除去することによって前記ぬれ性の低い領域よりもぬれ性の高い領域を形成し、
前記ぬれ性の高い領域に液滴吐出法によりソース配線及びドレイン配線を形成することを特徴とする薄膜トランジスタの作製方法であって、
前記一導電型の不純物を含有する第２の半導体層をエッチングするための前記第２のマスクは、ネガ型レジストを塗布し、前記ネガ型レジストを基板の裏面から露光して形成することを特徴とする薄膜トランジスタの作製方法。
【請求項４】
透光性を有する基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に第１の半導体層を形成し、
前記第１の半導体層上にチャネル保護層を形成し、
前記第１の半導体層及び前記チャネル保護層上に一導電型の不純物を含有する第２の半導体層を形成し、
前記一導電型の不純物を含有する第２の半導体層上に第１のマスクを形成し、
前記第１の半導体層、及び前記一導電型の不純物を含有する第２の半導体層の前記第１のマスクに覆われていない部分をエッチングし、前記第１のマスクを除去し、
一導電型の不純物を含有する第２の半導体層上に第２のマスクを形成し、
前記一導電型の不純物を含有する第２の半導体層の前記第２のマスクに覆われていない部分をエッチングし、
前記第２のマスク上面及び前記チャネル保護層上面に溶液を吐出又は塗布することによってぬれ性の低い領域を形成し、
前記ぬれ性の低い領域が形成された第２のマスクを除去することによって前記ぬれ性の低い領域よりもぬれ性の高い領域を形成し、
前記ぬれ性の高い領域に液滴吐出法によりソース配線及びドレイン配線を形成することを特徴とする薄膜トランジスタの作製方法であって、
前記一導電型の不純物を含有する第２の半導体層をエッチングするための前記第２のマスクは、ネガ型レジストを塗布し、前記ネガ型レジストを基板の裏面から露光して形成することを特徴とする薄膜トランジスタの作製方法。
【請求項５】
請求項１又は請求項２において、前記一導電型の不純物を含有する第２の半導体層をエッチングするための第２のマスクは、平坦化膜を塗布し、前記平坦化膜をエッチバックして形成することを特徴とする薄膜トランジスタの作製方法。
【請求項６】
請求項１又は請求項２において、前記一導電型の不純物を含有する第２の半導体層をエッチングするための第２のマスクは、ポジ型レジストを塗布し、前記ポジ型レジストを基板の表面から露光して形成することを特徴とする薄膜トランジスタの作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、前記ゲート電極を形成する際に、基板上に導電性の下地層を形成し、前記下地層上にゲート電極を形成し、前記ゲート電極と重ならない下地層を酸化して絶縁化あるいはエッチングして除去することを特徴とする薄膜トランジスタの作製方法。
【請求項８】
絶縁表面を有する基板上にソース配線及びドレイン配線を形成し、
前記ソース配線及びドレイン配線上に一導電型の不純物を含有する第１の半導体層を形成し、
前記一導電型の不純物を含有する第１の半導体層及び前記基板上に第２の半導体層を形成し、
前記第２の半導体層上に第１のマスクを形成し、
前記第２の半導体層、及び前記一導電型の不純物を含有する第１の半導体層の前記第１のマスクに覆われていない部分をエッチングし、
前記第１のマスクを除去し、
前記基板、前記第２の半導体層、前記ソース配線及びドレイン配線上にゲート絶縁層を形成し、
前記ゲート絶縁層上にレジストを塗布し、
前記レジストを露光、現像して、所望の形状に加工し、
前記レジスト上面及び前記ゲート絶縁層上面に溶液を吐出又は塗布することによってぬれ性の低い領域を形成し、
前記ぬれ性の低い領域が形成された所望の形状を有するレジストを除去することによって前記ぬれ性の低い領域よりもぬれ性の高い領域を形成し、
前記ぬれ性の高い領域に液滴吐出法によりゲート電極を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項９】
請求項８において、第１の半導体層に一導電型の不純物をプラズマドーピング法により添加することを特徴とする薄膜トランジスタの作製方法。
【請求項１０】
請求項８又は請求項９において、前記ソース配線及びドレイン配線を形成する際に、基板上に導電性の下地層を形成し、前記下地層上にソース配線及びドレイン配線を形成し、前記ソース配線及びドレイン配線と重ならない下地層を酸化して絶縁化する、あるいはエッチングして除去することを特徴とする薄膜トランジスタの作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インクジェット法に代表される液滴吐出法を用いて形成した薄膜トランジスタの作製方法に関するものである。
【背景技術】
【０００２】
従来、ガラス基板上の薄膜トランジスタ（以下「ＴＦＴ」ともいう。）によって構成される、所謂アクティブマトリクス駆動方式の表示パネルは、半導体集積回路の製造技術と同様に、フォトマスクを使った露光工程により、各種薄膜をパターニングすることにより製造されてきた。
【０００３】
つまり、ＴＦＴにおける薄膜パターンを形成するにあたっては、レジストを基板全面に塗布形成しプリベークを行った後、マスクパターンを介して紫外線等を照射し、現像によってレジストパターンを形成するというフォトリソグラフィー工程を経た後、前記レジストパターンをマスクパターンとして薄膜パターンとなるべき部分に存在する膜（半導体材料、絶縁体材料、又は導電体材料で形成される薄膜）、半導体薄膜、金属薄膜等をエッチング除去することにより、薄膜パターンを形成する方法が用いられている。
【０００４】
基板サイズが大型化するにつれ、１回の露光処理で表示パネルの全面を同時に処理することが不可能となっていた。その結果、フォトレジストが塗布された領域を複数に分割して、所定のブロック領域毎に露光処理を行い、順次それを繰り返す方法などが開発されてきた（例えば、特許文献１参照。）。
【特許文献１】特開平１１−３２６９５１号公報
【０００５】
前記処理による方法に変えて、ＴＦＴを有する半導体装置の作製において、設備の低コスト化、工程の簡略化を目的として、ＴＦＴに用いられる薄膜や配線のパターン形成に、液滴吐出装置を用いる方法が検討されている。
【０００６】
また、成膜に要する液体の歩留まりを高めるため、レジストをノズルから細径の線状に連続吐出できる装置を用いて、半導体ウェハ上に成膜を行う技術が特許文献２に記載されている。
【特許文献２】特開２０００−１８８２５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、微細なＴＦＴを形成するには、ソース配線とドレイン配線との間隔、一導電型の不純物を含有する半導体層エッチング用マスク、ゲート電極とソース配線及びドレイン配線との位置関係など、高い位置精度が求められる。液滴吐出装置を用いて、ＴＦＴを作製しようとした場合、装置の液吐出位置精度や、液吐出後の液のぬれ広がりなどの問題から、充分な位置精度を得られなかった。また、ＴＦＴ微細化にともない、更なる位置精度が必要となる。
【０００８】
本発明は、このような問題点に鑑みてなされたものであり、液滴吐出装置の吐出位置精度にかかわらず、微細なＴＦＴの作製を可能にする方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、有機樹脂膜などを塗布し、有機樹脂膜をエッチバックや露光、現像などの方法を用いて所望の形状に加工し、所望の形状を有する有機樹脂膜をマスクとして一導電型の不純物を含有する半導体層をエッチングし、所望の形状を有する有機樹脂膜を利用して、ぬれ性の異なる領域を形成することを特徴とする。
【００１０】
一導電型の不純物を含有する半導体層の導電型はｎ型、ｐ型のどちらであっても良い。
【００１１】
本発明は、絶縁表面を有する基板上にゲート電極を形成し、ゲート電極上にゲート絶縁層を形成し、ゲート絶縁層上に半導体層を形成し、半導体層上に一導電型の不純物を含有する半導体層を形成し、一導電型の不純物を含有する半導体層上に第１のマスクを形成し、半導体層、および一導電型の不純物を含有する半導体層の第１のマスクにより覆われていない部分をエッチングし、第１のマスクを除去し、一導電型の不純物を含有する半導体層上に第２のマスクを形成し、一導電型の不純物を含有する半導体層の第２のマスクによりに覆われていない部分をエッチングし、第２のマスク上面および半導体層上面にぬれ性の低い領域を形成する溶液を吐出又は塗布し、ぬれ性の低い領域を形成し、ぬれ性の低い領域が形成された第２のマスクを除去することによりぬれ性の低い領域よりもぬれ性の高い領域を形成し、ぬれ性の高い領域に液滴吐出法によりソース配線及びドレイン配線を形成することを特徴とする。
【００１２】
本発明は、絶縁表面を有する基板上にゲート電極を形成し、ゲート電極上にゲート絶縁層を形成し、ゲート絶縁層上に半導体層を形成し、半導体層上にチャネル保護層を形成し、半導体層およびチャネル保護層上に一導電型の不純物を含有する半導体層を形成し、一導電型の不純物を含有する半導体層上に第１のマスクを形成し、半導体層、および一導電型の不純物を含有する半導体層の第１のマスクにより覆われていない部分をエッチングし、第１のマスクを除去し、一導電型の不純物を含有する半導体層上に第２のマスクを形成し、一導電型の不純物を含有する半導体層の第２のマスクによりに覆われていない部分をエッチングし、第２のマスク上面およびチャネル保護層上面にぬれ性の低い領域を形成する溶液を吐出又は塗布することによって、ぬれ性の低い領域を形成し、ぬれ性の低い領域が形成された第２のマスクを除去することによりぬれ性の低い領域よりもぬれ性の高い領域を形成し、ぬれ性の高い領域に液滴吐出法によりソース配線及びドレイン配線を形成することを特徴とする。
【００１３】
本発明は、絶縁表面を有する基板上にソース配線及びドレイン配線を形成し、ソース配線及びドレイン配線上に一導電型の不純物を含有する半導体層を形成し、一導電型の不純物を含有する半導体層および基板上に半導体層を形成し、半導体層上に第１のマスクを形成し、半導体層、および一導電型の不純物を含有する半導体層の第１のマスクにより覆われていない部分をエッチングし、第１のマスクを除去し、基板、半導体層、ソース配線及びドレイン配線上にゲート絶縁層を形成し、基板、半導体層、ソース配線及びドレイン配線上にゲート絶縁層を形成し、ゲート絶縁層上にレジストを塗布し、レジストを露光、現像して、所望の形状に加工し、レジスト上面およびゲート絶縁層上面にぬれ性の低い領域を形成する溶液を吐出又は塗布し、ぬれ性の低い領域を形成し、ぬれ性の低い領域が形成された所望の形状を有するレジストを除去することによりぬれ性の低い領域よりもぬれ性の高い領域を形成し、ぬれ性の高い領域に液滴吐出法によりゲート電極を形成することを特徴とする。
【発明の効果】
【００１４】
本発明により、ソース配線とドレイン配線との間隔、一導電型の不純物を含有する半導体層エッチング用マスク、ゲート電極とソース配線及びドレイン配線との位置関係などを自己整合的に決定できるため、液滴吐出装置の吐出位置精度にかかわらず、微細なＴＦＴを作製することができる。
【００１５】
さらには、微細なＴＦＴを液滴吐出法で作製することができるようになるため、設備の低コスト化、工程の簡略化につながり、安価な半導体装置を作製することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。
【００１７】
次に、本発明のＴＦＴの作製工程について、以下に説明する。
【００１８】
（第１の実施の形態）
第１の実施の形態として、エッチバックを用いたチャネルエッチ型のＴＦＴの作製方法について説明する。
【００１９】
図１（Ａ）は、基板１００上にゲート電極を形成する工程を示している。なお、図１（Ａ）乃至図１（Ｄ）、図２（Ａ）乃至図２（Ｄ）、及び図４（Ａ）乃至図４（Ｄ）は縦断面構造を模式的に示す図である。図３は上記チャネルエッチ型のＴＦＴの上面図であり、図３に示すＡ、Ｂを結ぶ線における断面図が図４（Ｄ）に対応する。
【００２０】
基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、単結晶シリコンなどの半導体基板、ステンレスなどの金属基板の表面に絶縁層を設けた基板を適用しても良い。また、基板１００として、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板を用いることができる。
【００２１】
基板１００上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート電極１０１を形成する。ゲート電極１０１を形成する導電性材料としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。または、透明導電層として用いられるＩＴＯ（酸化インジウ化スズ）、酸化珪素を組成物として有するＩＴＯ、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）、窒化チタン（ＴｉＮ：Ｔｉｔａｎｉｕｍ  Ｎｉｔｒｉｄｅ）等を用いることができる。有機インジウム又は有機スズを含む組成物は、液滴吐出法により吐出させた後、焼成することによって、それぞれ酸化インジウム、酸化スズをなす。低抵抗化することが好ましい場合、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタル（ＴａＮ：Ｔａｎｔａｌｕｍ  Ｎｉｔｒｉｄｅ）など窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等のケトン類の有機溶剤等に相当する。表面張力と粘度は、溶液の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。なお、導電層は、導電体である微粒子が３次元に不規則に重なり合って形成されている。即ち、３次元凝集体粒子で構成されている。このため、表面は微細な凹凸を有する。また、加熱により、微粒子が焼成され粒子の粒径が増大するため、表面の高低差が大きい層となる。また、加熱温度、雰囲気、時間により導電層には、有機物で形成されるバインダーが残存する。
【００２２】
基板１００上には、ゲート電極１０１を密着性良く形成するために、スパッタリング法や蒸着法などの方法により、Ｔｉ（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地層を形成しても良い。下地層は１０ｎｍ以下の厚さで形成すれば良いが、極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。なお、この下地層は、十分な密着性が得られるのであれば、省略できる。その他、大気圧プラズマ処理などを行っても良い。また、この工程に限らず、有機層、無機層、メタル層などの層上に、液滴吐出法により導電性層を形成する場合若しくは液滴吐出法により形成された導電性層上に有機層、無機層、メタル層などを形成する場合には、導電性層との密着性向上のために同様の処理を行っても良い。
【００２３】
なお、液滴吐出法に用いる組成物の粘度は５〜２０ｍＰａ・ｓ以下が好適であり、これは、乾燥が起こることを防止し、吐出口から組成物を円滑に吐出できるようにするためである。また、表面張力は２０〜５０ｍＮ／ｍ程度が好ましい。なお、用いる溶媒や用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯ、酸化珪素を組成物として有するＩＴＯ、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・ｓである。
【００２４】
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．５〜１０μｍである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが好ましい。
【００２５】
組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、前記組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。溶液の吐出後は、溶液の種類により、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜１２０分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、溶液中の溶媒の揮発又は化学的に分散剤を除去し、周囲の樹脂が硬化収縮することで、融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を分解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適である。
【００２６】
パターンの形成に用いる液滴吐出装置の一態様は図１５に示されている。液滴吐出手段６０３の個々のヘッド６０５、６１２は制御手段６０７に接続され、それがコンピュータ６１０で制御することにより予めプログラミングされたパターンを描画することができる。描画する位置は、例えば、基板６００上に形成されたマーカー６１１を基準に行えば良い。或いは、基板６００の縁を基準にして基準点を確定させても良い。これを電荷結合素子（ＣＣＤ）や相補型金属酸化物半導体（ＣＭＯＳ）を利用したイメージセンサなどの撮像手段６０４で検出し、画像処理手段６０９にてデジタル信号に変換したものをコンピュータ６１０で認識して制御信号を発生させて制御手段６０７に送る。勿論、基板６００上に形成されるべきパターンの情報は記憶媒体６０８に格納されたものであり、この情報を基にして制御手段６０７に制御信号を送り、液滴吐出手段６０３の個々のヘッド６０５、６１２を個別に制御することができる。吐出する材料は、材料供給源６１３、６１４より配管を通してヘッド６０５、６１２に供給される。現状、ＥＬのように一つのインクジェットヘッドでＲＧＢをそれぞれ吐出するように、一つのヘッドでメタル、有機、無機を別々に吐出できるような装置を検討している。そこで、層間絶縁層などを吐出する場合、スループット向上のため、同じ材料を使って、細い線を多重に行っても良い。図１５では、液滴吐出手段６０３の個々のヘッド６０５、６１２の並んだ距離が基板の幅と一致しているが、液滴吐出手段６０３の個々のヘッド６０５、６１２の並んだ距離より大きな幅を持つ大型基板にも繰り返し走査することでパターンの形成可能な液滴吐出装置である。その場合、ヘッド６０５、６１２は、基板上を矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。
【００２７】
本実施の形態では、ゲート電極を液滴吐出法により形成したが、プラズマＣＶＤ法やスパッタリング法を用いても良い。
【００２８】
ここで、導電性の下地層を形成した場合、表面に露出している下地層の処理として、下記の２つの工程のうちどちらかの工程を行うことが望ましい。
【００２９】
第一の方法としては、ゲート電極と重ならない下地層を絶縁化する工程である。つまりゲート電極と重ならない下地層を酸化して絶縁化する。このように、下地層を酸化して絶縁化する場合には、当該下地層を１０ｎｍ以下の厚さで形成しておくことが好適であり、そうすると容易に酸化させることができる。なお、酸化する方法としては、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。
【００３０】
第２の方法としては、ゲート電極をマスクとして、下地層をエッチングして除去する工程である。この工程を用いる場合には下地層の厚さに制約はない。
【００３１】
次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層１０２を単層又は積層構造で形成する（図１（Ｂ）参照。）。特に好ましい形態としては、窒化珪素からなる絶縁体層、酸化珪素からなる絶縁体層、窒化珪素からなる絶縁体層の３層の積層体をゲート絶縁層として構成させる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁層を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁層中に混入させると良い。ゲート電極１０１に接するゲート絶縁層１０２の第１の層を窒化珪素若しくは酸素を含む窒化珪素で形成することで、酸化による劣化を防止することができる。また、ゲート電極１０１に接するゲート絶縁層１０２の第１の層にＮｉＢ（ニッケルボロン）を用いることで表面を滑らかにすることもできる。
【００３２】
次に、図１（Ｃ）に示すように半導体層１０３を形成する。半導体層１０３を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体（以下「ＡＳ」ともいう。）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。また、有機半導体を用いることもできる。
【００３３】
ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。未結合手（ダングリングボンド）を終端化する為に、水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ＳＡＳは、珪化物気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪化物気体としては、ＳｉＨ4、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることが可能である。またＧｅＦ4を混合させても良い。この珪化物気体をＨ2、Ｈ2とＨｅの混合気体、又はＡｒ、Ｋｒ、Ｎｅから選ばれた一種若しくは複数種の希ガス元素で希釈しても良い。また、珪化物気体をＦ2、Ｆ2とＨｅを混合したもの、又は、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種若しくは複数種の希ガス元素で希釈しても良い。希釈率は２〜１０００倍の範囲、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ好ましくは１３ＭＨｚ〜６０ＭＨｚ、基板加熱温度は３００℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０20／ｃｍ3以下とすることが望ましく、特に、酸素濃度は５×１０19／ｃｍ3以下、好ましくは１×１０19／ｃｍ3以下とする。
【００３４】
また結晶性半導体層は、非晶質半導体層を、又は、ＳＡＳを、加熱又はレーザ照射により結晶化して形成することができる。また、直接、結晶性半導体層を形成してもよい。この場合、ＧｅＦ4、又はＦ2等のフッ素系ガスと、ＳｉＨ4、又はＳｉ2Ｈ6等のシラン系ガスとを用い、熱又はプラズマを利用して直接、結晶性半導体層を形成することができる。
【００３５】
プラズマＣＶＤ法を用いる場合、ＡＳは半導体材料ガスであるＳｉＨ4若しくはＳｉＨ4とＨ2の混合気体を用いて形成する。ＳＡＳは、ＳｉＨ4をＨ2で３倍〜１０００倍に希釈して混合気体、若しくはＳｉ2Ｈ6とＧｅＦ4のガス流量比をＳｉ2Ｈ6対ＧｅＦ4を２０〜４０対０．９で希釈すると、Ｓｉの組成比が８０％以上であるＳＡＳを得ることができる。特に、後者の場合は下地との界面から結晶性を半導体層１０３に持たせることが出来るため好ましい。また、ＳｉＨ4とＦ2の混合気体を用いても良い。
【００３６】
次に、半導体層１０３上に一導電型の不純物、例えばリン、ヒ素、又はホウ素を含有する半導体層１０４を形成する。一導電型の不純物を含有する半導体層１０４は、シランガスとフォスフィンガスを用いて形成すれば良く、ＡＳ若しくはＳＡＳで形成することができる。
【００３７】
次に、一導電型の不純物を含有する半導体層１０４上に、マスク１０５を液滴吐出法で形成する。このマスク１０５を利用して、一導電型の不純物を含有する半導体層１０４及び半導体層１０３をエッチングする（図１（Ｃ）、（Ｄ）参照。）。
【００３８】
マスク１０５は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なノボラック樹脂と感光剤であるナフトキノンジアジド化合物からなるポジ型レジスト、、ベース樹脂、ジフェニルシランジオール及び酸発生剤からなるネガ型レジストであるなどを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【００３９】
続いて、マスク１０５を除去することにより、半導体領域１０６が形成される（図２（Ａ）参照。）。
【００４０】
次に、平坦化膜１０７を塗布する（図２（Ｂ）参照。）。平坦化膜の材料として、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂などや、或いは、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材などが考えられる。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【００４１】
次に、平坦化膜１０７をエッチバックする。基板上には、ゲート電極１０１が存在するため、ゲート電極１０１の上方の平坦化膜の膜厚は薄くなっている（図２（Ｂ）参照。）。そのため、エッチバックによりチャネル部１０８上（ゲート電極１０１の上方）のみ選択的に平坦化膜を除去することができる（図２（Ｃ）参照。）。
【００４２】
残った平坦化膜をマスクとして、一導電型の不純物を含有する半導体層１０４をエッチングして一導電型の不純物を含有する半導体層１０９、１１０を形成する（図２（Ｄ）参照。）。半導体層１０９、１１０の一方はソース領域に、他方はドレイン領域に相当する。このように、自己整合的に一導電型の不純物を含有する半導体層エッチング用のマスクを形成し、利用することができる。
【００４３】
なお、半導体層がＳＡＳで形成されている場合、ＴＦＴの高速駆動を可能にするソース領域及びドレイン領域がゲート電極の一部を覆っている構造、ソース領域及びドレイン領域の端部とゲート電極の端部が一致しているいわゆるセルフアライン構造、さらには、オフ電流低減の効果があるソース領域及びドレイン領域がゲート電極を覆わず、一定の距離を隔てて形成されている構造とすることができる。
【００４４】
次に、ぬれ性の異なる領域を形成する。このぬれ性の違いは成膜領域、非成膜領域の両領域の相対的な関係であり、被形成領域内で形成材料に対するぬれ性の程度に差を有していればよい。また、ぬれ性の異なる領域とは、形成材料の接触角が異なることであり、形成材料の接触角が大きい領域はよりぬれ性が低い領域（以下、低ぬれ性領域ともいう）となり、接触角が小さい領域はよりぬれ性の高い領域（以下、高ぬれ性領域ともいう）となる。接触角が大きいと、流動性を有する液状の組成物は、領域表面上で広がらず、表面をぬらさないが、接触角が小さいと、表面上で流動性を有する組成物は広がり、よく表面をぬらす。本発明においては、このぬれ性の異なる領域の接触角の差は３０度以上、好ましくは４０度以上あることが好ましい。
【００４５】
まず、低ぬれ性領域を形成する溶液を吐出又は塗布する（図４（Ａ）参照。）。低ぬれ性領域を形成する溶液の組成物の一例としては、Ｒn−Ｓｉ−Ｘ(4-n)（ｎ＝１、２、３）の化学式で表されるシランカップリング剤を用いる。ここで、Ｒは、アルキル基などの比較的不活性な基である。また、Ｘはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基或いは吸着水との縮合により結合可能な加水分解基からなる。
【００４６】
また、シランカップリング剤の代表例として、Ｒにフルオロアルキル基を有するフッ素系シランカップリング剤（フルオロアルキルシラン（ＦＡＳ））を用いることにより、より低ぬれ性を高めることができる。ＦＡＳのＲは、（ＣＦ3）（ＣＦ2）x（ＣＨ2）y（ｘ：０以上１０以下の整数、ｙ：０以上４以下の整数）で表される構造を持ち、複数個のＲ又はＸがＳｉを含む場合には、Ｒ又はＸはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なＦＡＳとしては、ヘプタデカフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン（以下、ＦＡＳという。）が挙げられる。
【００４７】
低ぬれ性領域を形成する溶液の溶媒としては、ｎーペンタン、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒又はテトラヒドロフランなどを用いる。
【００４８】
また、低ぬれ性領域を形成する性質を有する溶液の組成物の一例として、フッ素炭素鎖を有する材料（フッ素系樹脂）を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン（ＰＴＦＥ；四フッ化エチレン樹脂）、パーフルオロアルコキシアルカン（ＰＦＡ；四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂）、パーフルオロエチレンプロペンコーポリマー（ＰＦＥＰ；四フッ化エチレン−六フッ化プロピレン共重合樹脂）、エチレン−テトラフルオロエチレンコポリマー（ＥＴＦＥ；四フッ化エチレン−エチレン共重合樹脂）、ポリビニリデンフルオライド（ＰＶＤＦ；フッ化ビニリデン樹脂）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ；三フッ化塩化エチレン樹脂）、エチレン−クロロトリフルオロエチレンコポリマー（ＥＣＴＦＥ；三フッ化塩化エチレン−エチレン共重合樹脂）、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー（ＴＦＥ／ＰＤＤ）、ポリビニルフルオライド（ＰＶＦ；フッ化ビニル樹脂）等を用いることができる。
【００４９】
続いて、低ぬれ性領域を形成する溶液が付着した表面を洗浄すると、低ぬれ性領域からなる低ぬれ性表面１１１を形成することができる。
【００５０】
低ぬれ性領域を形成する溶液を吐出又は塗布する以外にも、蒸着など異なる方法で、低ぬれ性表面１１１を形成してもよい。
【００５１】
次に、残った平坦化膜をウェットエッチングなどの方法で除去する。このとき、平坦化膜上の低ぬれ性領域もリフトオフにより同時に除去されるため、チャネル部１０８上のみに低ぬれ性表面の一部が残存した低ぬれ性領域１１２が存在し、その他の領域は低ぬれ性領域１１２よりもぬれ性の高い、高ぬれ性領域となる（図４（Ｂ）参照。）。
【００５２】
次に、導電性材料を含む組成物を選択的に吐出して、ソース配線及びドレイン配線１１３、１１４を液滴吐出法で形成する（図４（Ｃ）参照。）。このとき、チャネル部１０８を挟むように吐出することにより、低ぬれ性領域に吐出された液滴は安定せず、低ぬれ性領域と高ぬれ性領域とが接する境界１１６から、高ぬれ性領域に流動し、選択的に高ぬれ性領域にパターンを形成することができるため、自己整合的にソース配線及びドレイン配線の位置を決定することができる。また、この配線を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。また、ＩＴＯ、酸化珪素を組成物として有するＩＴＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。
【００５３】
次に、低ぬれ性領域１１２をエッチングなどの加工によって除去する。その際、チャネル部１０８が所望の厚さで残存するようにする。
【００５４】
次に、ソース配線及びドレイン配線１１３、１１４上に、パッシベーション層１１５を形成することが好ましい。パッシベーション層は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、酸素を含む窒化珪素、窒素を含む酸化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒化炭素（ＣＮ）、その他の絶縁性材料を用いて形成することができる。
【００５５】
以上の工程により、チャネルエッチ型ＴＦＴを作製することができる（図４（Ｄ）参照。）。
【００５６】
（第２の実施の形態）
第２の実施の形態として、エッチバックを用いたチャネルストップ型のＴＦＴの作製方法について説明する。
【００５７】
基板１００上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート電極２０１を形成する（図５（Ａ）参照。）。次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層２０２を単層又は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁体層、酸化珪素からなる絶縁体層、窒化珪素からなる絶縁体層の３層の積層体がゲート絶縁層に相当する。次に、半導体層２０３を形成する。以上の工程は第１の実施の形態と同様である。
【００５８】
半導体層２０３上に、絶縁体層２０４をプラズマＣＶＤ法やスパッタリング法で形成する。この絶縁体層２０４は、後の工程で示すように、ゲート電極と相対して半導体層２０３上に残存させて、チャネル保護層とするもので、一導電型の不純物を含有する半導体層エッチング時のダメージ保護、また、界面の清浄性を確保して、有機物や金属物、水蒸気などの不純物で半導体層２０３が汚染されることを防ぐ効果を得る。そのためには、緻密な膜で形成することが好ましい。グロー放電分解法においても、珪化物気体をアルゴンなどの珪化物気体で１００倍〜５００倍に希釈して形成された窒化珪素膜は、１００℃以下の成膜温度でも緻密な膜を形成可能であり好ましい。さらに必要があれば絶縁体層を積層して形成してもよい。
【００５９】
次に、絶縁体層２０４上であって、ゲート電極２０１と相対する位置に、組成物を選択的に吐出して、マスク２０５を形成する（図５（Ｂ）参照。）。マスク２０５は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【００６０】
マスク２０５を利用して、絶縁体層２０４をエッチングして、チャネル保護層として機能する絶縁体層２０６を形成する（図５（Ｃ）参照。）。マスク２０５を除去して、半導体層２０３及び絶縁体層２０６上に一導電型の不純物を含有する半導体層２０７を形成する。一導電型の不純物を含有する半導体層２０７は、シランガスとフォスフィンガスを用いて形成すれば良く、ＡＳ若しくはＳＡＳで形成することができる。
【００６１】
以降の工程は第１の実施の形態と同様である。
【００６２】
以上の工程により、チャネルストップ型ＴＦＴを作製することができる（図５（Ｄ）参照。）。
【００６３】
（第３の実施の形態）
第３の実施の形態として、裏面露光を用いたチャネルエッチ型のＴＦＴの作製方法について説明する。
【００６４】
図６（Ａ）は、基板１００上にゲート電極を形成する工程を示している。なお、図６（Ａ）乃至図６（Ｄ）、図７（Ａ）乃至図７（Ｄ）、及び図８（Ａ）乃至図８（Ｄ）は縦断面構造を模式的に示す図である。図３は上記チャネルエッチ型のＴＦＴの上面図であり、図３に示すＡ、Ｂを結ぶ線における断面図が図８（Ｄ）に対応する。
【００６５】
基板１００上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート電極３０１を形成する。また、基板１００上には、ゲート電極を密着性良く形成するために、スパッタリング法や蒸着法などの方法により、Ｔｉ（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地層を形成しても良い。導電性の下地層を形成した場合、ゲート電極と重ならない下地層を酸化して絶縁化するか、ゲート電極をマスクとして、下地層をエッチングして除去する必要がある。
【００６６】
次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層３０２を単層又は積層構造で形成する（図６（Ｂ）参照。）。特に好ましい形態としては、窒化珪素からなる絶縁体層、酸化珪素からなる絶縁体層、窒化珪素からなる絶縁体層の３層の積層体をゲート絶縁層として構成させる。
【００６７】
次に、半導体層３０３を形成する。半導体層３０３を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体（以下「ＡＳ」ともいう。）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。また、有機半導体を用いることもできる。
【００６８】
次に、半導体層３０３上に一導電型の不純物を含有する半導体層３０４を形成する。一導電型の不純物を含有する半導体層３０４は、シランガスとフォスフィンガスを用いて形成すれば良く、ＡＳ若しくはＳＡＳで形成することができる。
【００６９】
次に、一導電型の不純物を含有する半導体層３０４上に、マスク３０５を液滴吐出法で形成する。このマスク３０５を利用して、一導電型の不純物を含有する半導体層３０４及び半導体層３０３をエッチングする（図６（Ｃ）、（Ｄ）参照。）。
【００７０】
続いて、マスク３０５を除去することにより、半導体領域３０６が形成される（図７（Ａ）参照。）。
【００７１】
次に、レジスト３０７を塗布する（図７（Ｂ）参照。）。レジストの材料として、感光剤を含む市販のネガ型レジスト材料を用いればよく、例えば、代表的なネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【００７２】
次に、基板の裏側からレジスト３０７を露光する（図７（Ｂ）参照。）。基板上には、ゲート電極３０１が存在するため、ゲート電極３０１の上方のレジストは露光されない。そのため、現像によりチャネル部３０８上のみ選択的にレジストを除去することができる（図７（Ｃ）参照。）。
【００７３】
残ったレジスト３０９、３１０をマスクとして、一導電型の不純物を含有する半導体層３０４をエッチングして一導電型の不純物を含有する半導体層３１１、３１２を形成する（図７（Ｄ）参照。）。このように、自己整合的に一導電型の不純物を含有する半導体層エッチング用のマスクを形成し、利用することができる。
【００７４】
前記マスク３０５に感光剤を含む市販のネガ型レジストを用いても良い。このマスク３０５を利用して、一導電型の不純物を含有する半導体層３０４及び半導体層３０３をエッチングする。続いて、基板の裏側からマスク３０５を露光する。基板上には、ゲート電極３０１が存在するため、ゲート電極３０１の上方の感光剤を含むマスクは露光されない。そのため、現像によりチャネル部３０８上のみ選択的にマスクを除去することができる。次に、残った感光剤を含むマスクを用いて、一導電型の不純物を含有する半導体層３０４をエッチングして一導電型の不純物を含有する半導体層３１１、３１２を形成しても良い。この場合、レジスト３０７を形成する工程を省略することができる。
【００７５】
以降の工程は第１の実施の形態と同様である（図８（Ａ）、（Ｂ）、（Ｃ）参照。）。
【００７６】
以上の工程により、チャネルエッチ型ＴＦＴを作製することができる（図８（Ｄ）参照。）。
【００７７】
（第４の実施の形態）
第４の実施の形態として、裏面露光を用いたチャネルストップ型のＴＦＴの作製方法について説明する。
【００７８】
基板１００上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート電極２０１を形成する。次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層２０２を単層又は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁体層、酸化珪素からなる絶縁体層、窒化珪素からなる絶縁体層の３層の積層体がゲート絶縁層に相当する。次に、半導体層２０３を形成する。以上の工程は第３の実施の形態と同様である。
【００７９】
半導体層２０３上に、絶縁体層２０４をプラズマＣＶＤ法やスパッタリング法で形成する。この絶縁体層２０４は、後の工程で示すように、ゲート電極と相対して半導体層２０３上に残存させて、チャネル保護層とするもので、一導電型の不純物を含有する半導体層エッチング時のダメージ保護、また、界面の清浄性を確保して、有機物や金属物、水蒸気などの不純物で半導体層２０３が汚染されることを防ぐ効果を得る。そのためには、緻密な膜で形成することが好ましい。グロー放電分解法においても、珪化物気体をアルゴンなどの珪化物気体で１００倍〜５００倍に希釈して形成された窒化珪素膜は、１００℃以下の成膜温度でも緻密な膜を形成可能であり好ましい。さらに必要があれば絶縁体層を積層して形成してもよい。
【００８０】
次に、絶縁体層２０４上であって、ゲート電極２０１と相対する位置に、組成物を選択的に吐出して、マスク２０５の形成に裏面露光プロセスを使用する（図５（Ｂ）参照。）。マスク２０５は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【００８１】
マスク２０５を利用して、絶縁体層２０４をエッチングして、チャネル保護層として機能する絶縁体層２０６を形成する（図５（Ｃ）参照。）。マスク２０５を除去して、半導体層２０３及び絶縁体層２０６上に一導電型の不純物を含有する半導体層２０７を形成する。一導電型の不純物を含有する半導体層２０７は、シランガスとフォスフィンガスを用いて形成すれば良く、ＡＳ若しくはＳＡＳで形成することができる。
【００８２】
次に、半導体層２０７上にレジストを塗布する。レジストの材料として、感光剤を含む市販のネガ型レジスト材料を用いればよく、例えば、代表的なネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【００８３】
次に、基板の裏側からレジストを露光する。基板上には、ゲート電極２０１が存在するため、ゲート電極２０１の上方のレジストは露光されない。そのため、現像によりチャネル部上のみ選択的にレジストを除去することができる。
【００８４】
残ったレジストをマスクとして、一導電型の不純物を含有する半導体層２０７をエッチングして一導電型の不純物を含有する半導体層を形成する。このように、自己整合的に一導電型の不純物を含有する半導体層エッチング用のマスクを形成し、利用することができる。
【００８５】
この工程以降は、第１の実施の形態と同様な方法を用いて、ソース配線及びドレイン配線１１３、１１４を形成し、ソース配線及びドレイン配線及びチャネル部の上部を覆うようにパッシベーション層１１５を形成する。
【００８６】
以上の工程により、チャネルストップ型ＴＦＴを作製することができる（図５（Ｄ）参照。）。
【００８７】
（第５の実施の形態）
第５の実施の形態として、表面露光を用いたチャネルエッチ型のＴＦＴの作製方法について説明する。
【００８８】
図９（Ａ）は、基板１００上にゲート電極を形成する工程を示している。なお、図９（Ａ）は縦断面構造を模式的に示し、Ａ−Ｂ対応する平面構造を図３に示すので同時に参照することが出来る。
【００８９】
基板１００上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート電極４０１を形成する。また、基板１００上には、ゲート電極を密着性良く形成するために、スパッタリング法や蒸着法などの方法により、Ｔｉ（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地層を形成しても良い。導電性の下地層を形成した場合、ゲート電極と重ならない下地層を酸化して絶縁化するか、ゲート電極をマスクとして、下地層をエッチングして除去する必要がある。
【００９０】
次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層４０２を単層又は積層構造で形成する（図９（Ｂ）参照。）。特に好ましい形態としては、窒化珪素からなる絶縁体層、酸化珪素からなる絶縁体層、窒化珪素からなる絶縁体層の３層の積層体をゲート絶縁層として構成させる。
【００９１】
次に、半導体層４０３を形成する。
【００９２】
次に、半導体層４０３上に一導電型の不純物を含有する半導体層４０４を形成する。一導電型の不純物を含有する半導体層４０４は、シランガスとフォスフィンガスを用いて形成すれば良く、ＡＳ若しくはＳＡＳで形成することができる。
【００９３】
次に、一導電型の不純物を含有する半導体層４０４上に、マスク４０５を液滴吐出法で形成する。このマスク４０５を利用して、一導電型の不純物を含有する半導体層４０４及び半導体層４０３をエッチングする（図９（Ｃ）、（Ｄ）参照。）。
【００９４】
続いて、マスク４０５を除去することにより、半導体領域４０６が形成される（図１０（Ａ）参照。）。
【００９５】
次に、レジスト４０７を塗布する（図１０（Ｂ）参照。）。レジストの材料として、感光剤を含む市販のポジ型レジスト材料を用いればよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【００９６】
次に、基板の表側からレジスト４０７を露光する（図１０（Ｂ）参照。）。基板上には、ゲート電極４０１が存在するため、ゲート電極４０１の上方のレジストの膜厚は薄くなっている（図１０（Ｂ）参照。）。そのため、露光量を調整することにより、現像時に、膜厚の薄いチャネル部４０８上のみ選択的にレジストを除去することができる（図１０（Ｃ）参照。）。
【００９７】
残ったレジスト４０９、４１０をマスクとして、一導電型の不純物を含有する半導体層４０４をエッチングして一導電型の不純物を含有する半導体層４１１、４１２を形成する（図１０（Ｄ）参照。）。このように、自己整合的に一導電型の不純物を含有する半導体層エッチング用のマスクを形成し、利用することができる。
【００９８】
前記マスク４０５に感光剤を含む市販のポジ型レジストを用いても良い。このマスク４０５を利用して、一導電型の不純物を含有する半導体層４０４及び半導体層４０３をエッチングする。続いて、基板の表側からマスク４０５を露光する。基板上には、ゲート電極４０１が存在するため、ゲート電極４０１の上方のマスクの膜厚は薄くなっている。そのため、露光量を調整することにより、現像時に、膜厚の薄いチャネル部４０８上のみ選択的にマスクを除去することができる。次に、残った感光剤を含むマスクを用いて、一導電型の不純物を含有する半導体層４０４をエッチングして一導電型の不純物を含有する半導体層４１１、４１２を形成しても良い。この場合、レジスト４０７を形成する工程を省略することができる。
【００９９】
以降の工程は第１の実施の形態と同様である（図１１（Ａ）、（Ｂ）、（Ｃ）参照。）。
【０１００】
以上の工程により、チャネルエッチ型ＴＦＴを作製することができる（図１１（Ｄ）参照。）。
【０１０１】
（第６の実施の形態）
第６の実施の形態として、表面露光を用いたチャネルストップ型のＴＦＴの作製方法について説明する。
【０１０２】
基板１００上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート電極２０１を形成する。次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層２０２を単層又は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁体層、酸化珪素からなる絶縁体層、窒化珪素からなる絶縁体層の３層の積層体がゲート絶縁層に相当する。次に、半導体層２０３を形成する。以上の工程は第５の実施の形態と同様である。
【０１０３】
半導体層２０３上に、絶縁体層２０４をプラズマＣＶＤ法やスパッタリング法で形成する。この絶縁体層２０４は、後の工程で示すように、ゲート電極と相対して半導体層２０３上に残存させて、チャネル保護層とするもので、一導電型の不純物を含有する半導体層エッチング時のダメージ保護、また、界面の清浄性を確保して、有機物や金属物、水蒸気などの不純物で半導体層２０３が汚染されることを防ぐ効果を得る。そのためには、緻密な膜で形成することが好ましい。グロー放電分解法においても、珪化物気体をアルゴンなどの珪化物気体で１００倍〜５００倍に希釈して形成された窒化珪素膜は、１００℃以下の成膜温度でも緻密な膜を形成可能であり好ましい。さらに必要があれば絶縁体層を積層して形成してもよい。
【０１０４】
次に、絶縁体層２０４上であって、ゲート電極２０１と相対する位置に、組成物を選択的に吐出して、チャネル保護マスク２０５の形成に表面露光プロセスを用いる（図５（Ｂ）参照。）。マスク２０５は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【０１０５】
マスク２０５を利用して、絶縁体層２０４をエッチングして、チャネル保護層として機能する絶縁体層２０６を形成する（図５（Ｃ）参照。）。マスク２０５を除去して、半導体層２０３及び絶縁体層２０６上に一導電型の不純物を含有する半導体層２０７を形成する。一導電型の不純物を含有する半導体層２０７は、シランガスとフォスフィンガスを用いて形成すれば良く、ＡＳ若しくはＳＡＳで形成することができる。
【０１０６】
次に、レジストを塗布する。レジストの材料として、感光剤を含む市販のポジ型レジスト材料を用いればよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【０１０７】
次に、基板の表側からレジストを露光する。基板上には、ゲート電極２０１が存在するため、ゲート電極２０１の上方のレジストの膜厚は薄くなっている。そのため、露光量を調整することにより、現像時に、膜厚の薄いチャネル部上のみ選択的にレジストを除去することができる。
【０１０８】
残ったレジストをマスクとして、一導電型の不純物を含有する半導体層２０７をエッチングして一導電型の不純物を含有する半導体層１０９、１１０を形成する。このように、自己整合的に一導電型の不純物を含有する半導体層エッチング用のマスクを形成し、利用することができる。
【０１０９】
この工程以降は、第１の実施の形態と同様な方法を用いて、ソース配線及びドレイン配線１１３、１１４を形成し、ソース配線及びドレイン配線及びチャネル部の上部を覆うようにパッシベーション層１１５を形成する。
【０１１０】
以上の工程により、チャネルストップ型ＴＦＴを作製することができる（図５（Ｄ）参照。）。
【０１１１】
（第７の実施の形態）
第７の実施の形態として、順スタガ型のＴＦＴの作製方法について説明する。
【０１１２】
基板１００上に、導電性材料を含む組成物を選択的に吐出して、ソース配線及びドレイン配線５０１、５０２を液滴吐出法で形成する（図１２（Ａ）参照。）。この配線を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するＩＴＯ、酸化珪素を組成物として有するＩＴＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。また、基板１００上には、ソース配線及びドレイン配線を密着性良く形成するために、スパッタリング法や蒸着法などの方法により、Ｔｉ（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地層を形成しても良い。導電性の下地層を形成した場合、ソース配線及びドレイン配線と重ならない下地層を酸化して絶縁化するかソース配線及びドレイン配線をマスクとして、下地層をエッチングして除去する必要がある。
【０１１３】
次に一導電型の不純物を含有する半導体層を形成する。一導電型の不純物を含有する半導体層は、シランガスとフォスフィンガスを用いて形成すれば良く、ＡＳ若しくはＳＡＳで形成することができる。
一導電型の不純物を含有する半導体層上にマスクを形成し、そのマスクによりエッチング加工を行い、一導電型の不純物を含有する半導体層５０３、５０４を形成し、マスクを除去する。或いは、プラズマドーピング法を用いて、ソース配線及びドレイン配線５０１、５０２の表面のみ選択的に一導電型の不純物を含有する半導体層を形成しても良い。プラズマドーピング法とは、プラズマＣＶＤなどの装置を用いて、フォスフィンガスを流しながら、ＲＦグロー放電により、ソース配線及びドレイン配線層表面のみ選択的にドーピングを行うものである。
【０１１４】
次に、半導体層５０５形成する（図１２（Ｂ）参照。）。
【０１１５】
次に、半導体層５０５上に、マスク５０６を液滴吐出法で形成する。このマスク５０６を利用して、一導電型の不純物を含有する半導体層５０３、５０４及び半導体層５０５をエッチングする（図１２（Ｃ）、（Ｄ）参照。）。
【０１１６】
続いて、マスク５０６を除去することにより、半導体領域が形成される。
【０１１７】
次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層５０７を単層又は積層構造で形成する（図１３（Ａ）参照。）。特に好ましい形態としては、窒化珪素からなる絶縁体層、酸化珪素からなる絶縁体層、窒化珪素からなる絶縁体層の３層の積層体をゲート絶縁層として構成させる。
【０１１８】
次に、レジスト５０８を塗布する（図１３（Ｂ）参照。）。レジストの材料として、感光剤を含む市販のネガ型レジスト材料を用いればよく、例えば、代表的なネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【０１１９】
次に、基板の裏側からレジスト５０８を露光する（図１３（Ｂ）参照。）。基板上には、ソース配線及びドレイン配線５０１、５０２が存在するため、ソース配線及びドレイン配線５０１、５０２上方のレジストは露光されない。そのため、現像により図中レジストを選択的に除去する領域５１０のみ選択的にレジストを除去することができる（図１３（Ｃ）参照。）。
【０１２０】
続いて、低ぬれ性領域を形成する溶液を吐出又は塗布する（図１３（Ｄ）参照。）。低ぬれ性領域を形成する溶液の組成物の一例としては、Ｒn−Ｓｉ−Ｘ(4-n)（ｎ＝１、２、３）の化学式で表されるシランカップリング剤を用いる。ここで、Ｒは、アルキル基などの比較的不活性な基を含む物である。また、Ｘはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基或いは吸着水との縮合により結合可能な加水分解基からなる。
【０１２１】
続いて、低ぬれ性領域を形成する溶液が付着した表面を洗浄すると、極めて薄い低ぬれ性表面５１１を形成することができる。
【０１２２】
次に、残ったレジスト５０９をウェットエッチングなどの方法で除去する。このとき、レジスト上に塗布された低ぬれ性領域もリフトオフにより同時に除去されるため、ソース配線及びドレイン配線の上方のみに低ぬれ性領域５１２が存在するようになる（図１４（Ａ）参照。）。
【０１２３】
次に、前記低ぬれ性領域５１２の間に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート電極５１３を形成する（図１４（Ｂ）参照。）。このとき、低ぬれ性領域５１２に挟まれているため、自己整合的にゲート電極５１３を形成することができる。これらの層を形成する導電性材料としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。または、透明導電層として用いられるＩＴＯ、酸化珪素を組成物として有するＩＴＯ、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）、窒化チタン（ＴｉＮ：Ｔｉｔａｎｉｕｍ  Ｎｉｔｒｉｄｅ）等を用いることができる。低抵抗化することが好ましい場合、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタル（ＴａＮ：Ｔａｎｔａｌｕｍ  Ｎｉｔｒｉｄｅ）など窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等のケトン類の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。なお、導電層は、導電体である微粒子が３次元に不規則に重なり合って形成されている。即ち、３次元凝集体粒子で構成されている。このため、表面は微細な凹凸を有する。また、加熱により、微粒子が焼成され粒子の粒径が増大するため、表面の高低差が大きい層となる。また、加熱温度、雰囲気、時間により導電層には、有機物で形成されるバインダーが残存する。
【０１２４】
次に、低ぬれ性領域を形成する極めて薄い膜をエッチングなどの加工によって除去する。
【０１２５】
次に、ゲート電極５１３上に、パッシベーション層５１４を形成することが好ましい。パッシベーション層は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、酸素を含む窒化珪素、窒素を含む酸化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、その他の絶縁性材料を用いて形成することができる。
【０１２６】
以上の工程により、順スタガ型のＴＦＴを作製することができる（図１４（Ｃ）参照。）。
【０１２７】
（第８の実施の形態）
第８の実施の形態として、第１の実施の形態乃至第７の実施の形態において作製できるＴＦＴを有した液晶表示パネルの作製方法について説明する。
【０１２８】
パッシべーション層、又は、パッシべーション層とゲート絶縁層とにエッチングにより開口部を形成し、コンタクト部を設ける。ソース配線及びドレイン配線と電気的に接続するように、導電性材料を含む組成物を選択的に吐出して、画素電極層を形成する。或いは、パッシべーション層、又は、パッシべーション層とゲート絶縁層とを形成する前に、画素電極層を形成すれば、このコンタクト部形成は必要ない。
【０１２９】
また、画素電極をスパッタリング法により形成し、その後パターニングを行っても良い。
【０１３０】
次に、画素電極層を覆うように、印刷法やスピンコート法により、配向膜と呼ばれる絶縁体層を形成する。なお、この絶縁体層を、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビングを行う。なお、配向膜は、斜方蒸着法により形成することもできる。続いて、シール材を液滴吐出法により画素を形成した周辺の領域に形成する。
【０１３１】
その後、配向膜として機能する絶縁体層、対向電極層として機能する導電体層が設けられた対向基板とＴＦＴ基板とをスペーサを介して貼り合わせ、その空隙に液晶層を設けることにより液晶表示パネルを作製することができる。シール材にはフィラーが混入されていても良く、さらに対向基板には、カラーフィルタや遮蔽膜（ブラックマトリクス）などが形成されていても良い。なお、液晶層を形成する方法として、ディスペンサ式（滴下式）や、対向基板を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いることができる。
【０１３２】
ディスペンサ方式を採用した液晶滴下注入法は、シール材で閉ループを形成し、その中に液晶を１回若しくは複数回滴下する。続いて、真空中で基板を貼り合わせ、その後紫外線硬化を行って、液晶が充填された状態とする。
【０１３３】
次に、大気圧又は大気圧近傍下で、酸素ガスを用いたアッシング処理により、接続用の配線基板を設ける領域の絶縁体層を除去する。この処理は、酸素ガスと、水素、ＣＦ4、ＮＦ3、Ｈ2Ｏ、ＣＨＦ3から選択された一つ又は複数とを用いて行う。本工程では、静電気による損傷や破壊を防止するために、対向基板を用いて封止した後に、アッシング処理を行っているが、静電気による影響が少ない場合には、どのタイミングで行っても構わない。
【０１３４】
続いて、異方性導電体層を介して、ゲート配線層が電気的に接続するように、接続用の配線基板を設ける。配線基板は、外部からの信号や電位を伝達する役目を担う。
【０１３５】
以上の工程により液晶表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線（ゲート配線）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、ダイオードとして動作させることができる。
【０１３６】
（第９の実施の形態）
第９の実施の形態として、第１の実施の形態乃至第７の実施の形態において作製できるＴＦＴを有した発光表示パネルの作製方法について説明する。
【０１３７】
パッシべーション層、又は、パッシべーション層とゲート絶縁層とにエッチングにより開口部を形成し、コンタクト部を設ける。ソース配線及びドレイン配線と電気的に接続するように、導電性材料を含む組成物を選択的に吐出して、画素電極層に相当する第１電極を形成する。或いは、パッシべーション層、又は、パッシべーション層とゲート絶縁層とを形成する前に、画素電極層に相当する第１電極を形成すれば、このコンタクト部形成は必要ない。
【０１３８】
この第１電極は、透過型のＥＬ表示パネルを作製する場合には、ＩＴＯ、酸化珪素を組成物として有するＩＴＯ、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ2）などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。
【０１３９】
より好ましくは、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いる。この他、酸化珪素を含み酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した酸化物導電性材料を用いても良い。ＺｎＯにＧａをドーピングしたものを用いて良い。スパッタリング法で第１電極を形成した後は、液滴吐出法を用いてマスク層を形成しエッチングにより、ソース配線及びドレイン配線と接続する第１電極を形成すれば良い。酸化珪素を含む酸化インジウム錫で形成される第１電極は、ゲート絶縁層に含まれる窒化珪素からなる絶縁層と密接して形成されると、それによりＥＬ層で発光した光が外部に放射される割合を高めることが出来るという効果を発現させることができる。
【０１４０】
また、発光した光を基板側とは反対側に放射させる構造とする場合には、反射型のＥＬ表示パネルを作製する場合には、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて第１電極層を形成しても良い。この場合、以下の工程で形成する絶縁体層に着色顔料を含ませることで、遮光膜として機能させることができ、後に形成される表示装置のコントラストが向上する。このように、絶縁体層、レジスト等に顔料を含んだものを用いることで、遮蔽膜としての機能を持たせることもできる。
【０１４１】
次に、絶縁体層を形成する。絶縁体層は、スピンコート法やディップ法により全面に絶縁層を形成した後、エッチングによって加工する。また、液滴吐出法により絶縁層を形成すれば、エッチング加工は必ずしも必要ない。また、開口部分を低ぬれ性領域にしておけば、自己整合的に開口を形成することができる。この絶縁体層は、第１電極に対応して画素が形成される位置に合わせて貫通孔の開口部を備えて形成される。この絶縁層は、酸化珪素、窒化珪素、窒素を含む酸化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。また、低誘電率（ｌｏｗ−ｋ）材料を用いても良い。
【０１４２】
次に、蒸着法、スピンコート法またはインクジェット等の塗布法によりＥＬ層を形成する。
【０１４３】
ＥＬ層を形成する前に、大気圧中で２００℃の熱処理を行い絶縁層中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずにＥＬ層を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。また、第１電極の表面を酸素プラズマに晒したり、紫外線光を照射して、表面処理を加えても良い。
【０１４４】
そして、第２電極をＥＬ層上に形成して発光素子が形成される。この発光素子は駆動用ＴＦＴと接続された構造となる。この後、発光素子を封止するために保護積層を形成する。保護積層は、第１の無機絶縁層と、応力緩和層と、第２の無機絶縁層との積層からなっている。
【０１４５】
ＥＬ層は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合物（昇華性を有さず、且つ分子数が２０以下、又は連鎖する分子の長さが１０μｍ以下の有機化合物を指していう）、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。
【０１４６】
電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ3）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ3）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ2）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。
【０１４７】
また、正孔輸送性の高い物質としては、例えば４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物が挙げられる。
【０１４８】
また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ2）等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Ａｌｑ3のような電子輸送性の高い物質とマグネシウム（Ｍｇ）のようなアルカリ土類金属との混合物であってもよい。
【０１４９】
電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物（ＭｏＯx）やバナジウム酸化物（ＶＯx）、ルテニウム酸化物（ＲｕＯx）、タングステン酸化物（ＷＯx）、マンガン酸化物（ＭｎＯx）等の金属酸化物が挙げられる。また、この他、フタロシアニン（略称：Ｈ2Ｐｃ）や銅フタロシアニン（ＣｕＰｃ）等のフタロシアニン系の化合物が挙げられる。
【０１５０】
ＥＬ層は、発光波長帯の異なるＥＬ層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルター（着色層）を設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。フィルター（着色層）を設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、ＥＬ層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減すことができる。
【０１５１】
ＥＬ層を形成する発光材料には様々な材料がある。低分子系有機発光材料では、４−ジシアノメチレン−２−メチル−６−［２−（１，１，７，７−テトラメチル−９−ジュロリジル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−［２−（１，１，７，７−テトラメチルジュロリジレ−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＰＡ）、ペリフランテン、２，５−ジシアノ−１，４−ビス［２−（１０−メトキシ−１，１，７，７−テトラメチルジュロリジレ−９−イル）エテニル］ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ3）、９，９’−ビアントリル，９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）等を用いることができる。また、この他の物質でもよい。
【０１５２】
一方、高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、順に陰極、発光物質を含む層、陽極となる。しかし、高分子系有機発光材料を用いた発光物質を含む層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合２層構造となる。具体的には、順に陰極、ＥＬ層、正孔輸送層、陽極という構造である。
【０１５３】
発光色は、ＥＬ層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。ＥＬ層の形成に用いることができる高分子系の発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
【０１５４】
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン）［ＰＰＶ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン）［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
【０１５５】
なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
【０１５６】
また、ＥＬ層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター（着色層）を設けた構成としてカラー表示を可能にすることができる。
【０１５７】
白色に発光するＥＬ層を形成するには、例えば、Ａｌｑ3、部分的に赤色発光色素であるナイルレッドをドープしたＡｌｑ3、Ａｌｍｑ3、ｐ−ＥｔＴＡＺ、ＴＰＤ（芳香族ジアミン）を蒸着法により順次積層することで白色を得ることができる。また、スピンコートを用いた塗布法によりＥＬ層を形成する場合には、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）を全面に塗布、焼成し、その後、ＥＬ層として作用する発光中心色素（１，１，４，４−テトラフェニル−１，３−ブタジエン（ＴＰＢ）、４−ジシアノメチレン−２−メチル−６−（ｐ−ジメチルアミノ−スチリル）−４Ｈ−ピラン（ＤＣＭ１）、ナイルレッド、クマリン６など）ドープしたポリビニルカルバゾール（ＰＶＫ）溶液を全面に塗布、焼成すればよい。
【０１５８】
ＥＬ層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール（ＰＶＫ）に電子輸送性の１，３，４−オキサジアゾール誘導体（ＰＢＤ）を分散させてもよい。また、３０ｗｔ％のＰＢＤを電子輸送剤として分散し、４種類の色素（ＴＰＢ、クマリン６、ＤＣＭ１、ナイルレッド）を適当量分散することで白色発光が得られる。ここで示した白色発光が得られる発光素子の他にも、ＥＬ層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。
【０１５９】
なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
【０１６０】
さらに、ＥＬ層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
【０１６１】
三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の８〜１０属に属する元素を有する化合物を用いることも可能である。
【０１６２】
以上に掲げる発光物質を含む層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、ＥＬ層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。ＥＬ層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
【０１６３】
次に、シール材を形成し、封止基板を用いて封止する。その後、ゲート配線、ソース配線層それぞれの端部に、異方性導電層を介して接続端子を貼り付ける。さらに、各配線と接続端子との接続部を封止樹脂で封止することが好ましい。この構造により、断面部からの水分が発光素子に侵入し、劣化することを防ぐことができる。
【０１６４】
以上の工程により発光表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線（ゲート配線）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線とダイオードのドレイン配線又はソース配線とを接続することにより、ダイオードとして動作させることができる。
【０１６５】
（第１０の実施の形態）
第１０の実施の形態として、上記実施の形態において適用可能な発光素子の形態を、図１６を用いて説明する。
【０１６６】
図１６（Ａ）は第１の画素電極１１を透光性の酸化物導電性材料で形成した例であり、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層した発光物質を含む層１６を設けている。第２の画素電極１７は、ＬｉＦやＭｇＡｇなどアルカリ金属又はアルカリ土類金属を含む第１の電極層３３とアルミニウムなどの金属材料で形成する第２の電極層３４で形成している。この構造の画素は、図中に矢印で示したように第１の画素電極１１側から光を放射することが可能となる。
【０１６７】
図１６（Ｂ）は第２の画素電極１７から光を放射する例を示し、第１の画素電極１１はアルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５と、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層した発光物質を含む層１６を設けている。第２の画素電極１７は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第２の画素電極１７から光を放射することが可能となる。
【０１６８】
なお、図１６（Ａ）または図１６（Ｂ）の構造を有する発光素子において、両方向、即ち第１の電極及び第２の電極から光を放射する場合には、第１の画素電極１１に、透光性を有し且つ仕事関数の大きい導電膜を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の小さい導電膜を用いる。代表的には、第１の画素電極１１を、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成し、第２の画素電極１７を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成すればよい。
【０１６９】
図１６（Ｃ）は第１の画素電極１１から光を放射する例を示し、かつ、発光物質を含む層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第２の画素電極１７は、発光物質を含む層１６側から酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３１で形成している。第１の画素電極１１は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第１の画素電極１１から光を放射することが可能となる。
【０１７０】
図１６（Ｄ）は第２の画素電極１７から光を放射する例を示し、かつ、発光物質を含む層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第１の画素電極１１は図１６（Ａ）と同様な構成とし、膜厚は発光物質を含む層で発光した光を反射可能な程度に厚く形成している。第２の画素電極１７は、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で構成している。この構造において、正孔注入層若しくは正孔輸送層４１を無機物である金属酸化物（代表的には酸化モリブデン若しくは酸化バナジウム）で形成することにより、第２の電極層３２を形成する際に導入される酸素が供給されて正孔注入性が向上し、駆動電圧を低下させることができる。
【０１７１】
なお、図１６（Ｃ）または図１６（Ｄ）の構造を有する発光素子において、両方向、即ち第１の画素電極及び第２の画素電極から光を放射する場合には、第１の画素電極１１に、透光性を有し且つ仕事関数の小さい導電膜を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の大きい導電膜を用いる。代表的には、第１の画素電極１１を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成し、第２の画素電極１７を、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成すればよい。
【０１７２】
（第１１の実施の形態）
第１１の実施の形態として、上記実施の形態で示す発光表示パネルの画素回路、及びその動作構成について、図１７を用いて説明する。
【０１７３】
図１７（Ａ）に示す画素は、列方向に信号線７１０及び電源線７１１、７１２、行方向に走査線７１４が配置される。また、スイッチング用ＴＦＴ７０１、駆動用ＴＦＴ７０３、電流制御用ＴＦＴ７０４、容量素子７０２及び発光素子７０５を有する。
【０１７４】
図１７（Ｃ）に示す画素は、駆動用ＴＦＴ７０３のゲート電極が、行方向に配置された電源線７１２に接続される点が異なっており、それ以外は図１７（Ａ）に示す画素と同じ構成である。つまり、図１７（Ａ）（Ｃ）に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線７１２が配置される場合（図１７（Ａ））と、列方向に電源線７１２が配置される場合（図１７（Ｃ））とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用ＴＦＴ７０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図１７（Ａ）（Ｃ）として分けて記載する。
【０１７５】
図１７（Ａ）（Ｃ）に示す画素の特徴として、画素内に駆動用ＴＦＴ７０３、電流制御用ＴＦＴ７０４が直列に接続されており、駆動用ＴＦＴ７０３のチャネル長Ｌ（７０３）、チャネル幅Ｗ（７０３）、電流制御用ＴＦＴ７０４のチャネル長Ｌ（７０４）、チャネル幅Ｗ（７０４）は、Ｌ（７０３）／Ｗ（７０３）：Ｌ（７０４）／Ｗ（７０４）＝５〜６０００：１を満たすように設定するとよい。
【０１７６】
なお、駆動用ＴＦＴ７０３は、飽和領域で動作し発光素子７０５に流れる電流値を制御する役目を有し、電流制御用ＴＦＴ７０４は線形領域で動作し発光素子７０５に対する電流の供給を制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましく、本実施の形態ではｎチャネル型ＴＦＴとして形成する。また駆動用ＴＦＴ７０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。上記構成を有する本発明は、電流制御用ＴＦＴ７０４が線形領域で動作するために、電流制御用ＴＦＴ７０４のＶｇｓの僅かな変動は、発光素子７０５の電流値に影響を及ぼさない。つまり、発光素子７０５の電流値は、飽和領域で動作する駆動用ＴＦＴ７０３により決定することができる。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
【０１７７】
図１７（Ａ）〜（Ｄ）に示す画素において、スイッチング用ＴＦＴ７０１は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用ＴＦＴ７０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子７０２にそのビデオ信号の電圧が保持される。なお図１７（Ａ）（Ｃ）には、容量素子７０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、容量素子７０２を設けなくてもよい。
【０１７８】
図１７（Ｂ）に示す画素は、ＴＦＴ７０６と走査線７１５を追加している以外は、図１７（Ａ）に示す画素構成と同じである。同様に、図１７（Ｄ）に示す画素は、ＴＦＴ７０６と走査線７１５を追加している以外は、図１７（Ｃ）に示す画素構成と同じである。
【０１７９】
ＴＦＴ７０６は、新たに配置された走査線７１５によりオン又はオフが制御される。ＴＦＴ７０６がオンとなると、容量素子７０２に保持された電荷は放電し、電流制御用ＴＦＴ７０４がオフとなる。つまり、ＴＦＴ７０６の配置により、強制的に発光素子７０５に電流が流れない状態を作ることができる。そのためＴＦＴ７０６を消去用ＴＦＴと呼ぶことができる。従って、図１７（Ｂ）（Ｄ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。
【０１８０】
図１７（Ｅ）に示す画素は、列方向に信号線７１０、電源線７１１、行方向に走査線７１４が配置される。また、スイッチング用ＴＦＴ７０１、駆動用ＴＦＴ７０３、容量素子７０２及び発光素子７０５を有する。図１７（Ｆ）に示す画素は、ＴＦＴ７０６と走査線７１５を追加している以外は、図１７（Ｅ）に示す画素構成と同じである。なお、図１７（Ｆ）の構成も、ＴＦＴ７０６の配置により、デューティ比を向上することが可能となる。
【０１８１】
特に、上記実施の形態のように非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用ＴＦＴの半導体膜を大きくすると好ましい。そのため、開口率を考慮すると、ＴＦＴの数が少ない図１７（Ｅ）又は図１７（Ｆ）を用いるとよい。
【０１８２】
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。一方、一列毎にＴＦＴが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。
【０１８３】
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【０１８４】
さらに、ビデオ信号がデジタルの表示装置において、発光素子に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ）には、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）には、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。
【０１８５】
以上のように、多様な画素回路を採用することができる。
【０１８６】
（第１２の実施の形態）
第１２の実施の形態として、上記実施の形態に示した表示パネルへの駆動回路（信号線駆動回路１４０２及び走査線駆動回路１４０３ａ、１４０３ｂ）の実装について、図１８を用いて説明する。
【０１８７】
図１８（Ａ）に示すように、画素部１４０１の周辺に信号線駆動回路１４０２、及び走査線駆動回路１４０３ａ、１４０３ｂを実装する。図１８（Ａ）では、信号線駆動回路１４０２、及び走査線駆動回路１４０３ａ、１４０３ｂ等として、ＣＯＧ方式により、基板１４００上にＩＣチップ１４０５を実装する。そして、ＦＰＣ（フレキシブルプリントサーキット）１４０６を介して、ＩＣチップと外部回路とを接続する。
【０１８８】
また、図１８（Ｂ）に示すように、ＳＡＳや結晶性半導体でＴＦＴを形成する場合、画素部１４０１と走査線駆動回路１４０３ａ、１４０３ｂ等を基板上に一体形成し、信号線駆動回路１４０２等を別途ＩＣチップとして実装する場合がある。図１８（Ｂ）において、信号線駆動回路１４０２として、ＣＯＧ方式により、基板１４００上にＩＣチップ１４０５を実装する。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。
【０１８９】
またさらに図１８（Ｃ）に示すように、ＣＯＧ方式に代えて、ＴＡＢ方式により信号線駆動回路１４０２等を実装する場合がある。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。図１８（Ｃ）において、信号線駆動回路をＴＡＢ方式により実装しているが、走査線駆動回路をＴＡＢ方式により実装してもよい。
【０１９０】
ＩＣチップをＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。
【０１９１】
ＩＣチップは、シリコンウェハを用いて形成するが、ＩＣチップの代わりにガラス基板上にＩＣを形成したＩＣ（以下、ドライバＩＣと表記する）を設けてもよい。ＩＣチップは、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。一方ドライバＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバＩＣの形状寸法は自由に設定することができる。例えば、ドライバＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。
【０１９２】
ドライバＩＣは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザ光を照射することで形成するとよい。連続発振型のレーザ光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバＩＣに好適である。
【０１９３】
（第１３の実施の形態）
第１３の実施の形態として、上記実施の形態に示した表示パネルへの駆動回路（信号線駆動回路１４０２及び走査線駆動回路１４０３ａ、１４０３ｂ）の実装方法について、図１９を用いて説明する。この実装方法としては、異方性導電材を用いた接続方法やワイヤボンディング方式等を採用すればよく、その一例について図１９を用いて説明する。なお、本実施の形態では、信号線駆動回路１４０２及び走査線駆動回路１４０３ａ、１４０３ｂにドライバＩＣを用いた例を示す。ドライバＩＣの代わりに、適宜ＩＣチップを用いることができる。
【０１９４】
図１９（Ａ）はアクティブマトリクス基板１７０１に、ＩＣドライバ１７０３が異方性導電材を用いて実装された例を示す。アクティブマトリクス基板１７０１上には、ソース配線又はゲート配線等の各配線（図示しない。）と該配線の取り出し電極である電極パット１７０２ａ、１７０２ｂが形成されている。
【０１９５】
ドライバＩＣ１７０３表面には、接続端子１７０４ａ、１７０４ｂが設けられ、その周辺部には保護絶縁膜１７０５が形成される。
【０１９６】
アクティブマトリクス基板１７０１上には、ドライバＩＣ１７０３が異方性導電接着剤１７０６で固定されており、接続端子１７０４ａ、１７０４ｂと電極パット１７０２ａ、１７０２ｂはそれぞれ、異方性導電接着剤中に含まれる導電性粒子１７０７で電気的に接続されている。異方性導電接着剤は、導電性粒子（粒径３〜７μｍ程度）を分散、含有する接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子（粒径が数〜数百μｍ程度）は、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素の合金粒子で形成される。また、これらの元素の多層構造を有する粒子でも良い。さらには、樹脂粒子に金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素の合金がコーティングされた粒子でもよい。
【０１９７】
また、異方性導電接着剤の代わりに、ベースフィルム上にフィルム状に形成された異方性導電フィルムを転写して用いても良い。異方性導電フィルムも、異方性導電接着剤と同様の導電性粒子が分散されている。異方性導電接着剤１７０６中に混入された導電性粒子１７０７の大きさと密度を適したものとすることにより、このような形態でドライバＩＣをアクティブマトリクス基板に実装することができる。本実装方法は、図１８（Ａ）及び図１８（Ｂ）のドライバＩＣの実装方法に適している。
【０１９８】
図１９（Ｂ）は有機樹脂の収縮力を用いた実装方法の例であり、ドライバＩＣの接続端子表面にＴａやＴｉなどでバッファ層１７１１ａ、１７１１ｂを形成し、その上に無電解メッキ法などによりＡｕを約２０μｍ形成しバンプ１７１２ａ、１７１２ｂとする。ドライバＩＣとアクティブマトリクス基板との間に光硬化性絶縁樹脂１７１３を介在させ、光硬化して固まる樹脂の収縮力を利用して電極間を圧接して実装することができる。本実装方法は、図１８（Ａ）及び図１８（Ｂ）のドライバＩＣの実装方法に適している。
【０１９９】
また、図１９（Ｃ）で示すように、アクティブマトリクス基板１７０１にドライバＩＣ１７０３を接着剤１７２１で固定して、ワイヤ１７２２ａ、１７２２ｂによりＣＰＵの接続端子と配線基板上の電極パット１７０２ａ、１７０２ｂとを接続しても良い。そして有機樹脂１７２３で封止する。本実装方法は、図１８（Ａ）及び図１８（Ｂ）のドライバＩＣの実装方法に適している。
【０２００】
また、図１９（Ｄ）で示すように、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）１７３１上の配線１７３２と、導電性粒子１７０８を含有する異方性導電接着剤１７０６を介してドライバＩＣ１７０３を設けてもよい。この構成は、携帯端末等の筐体の大きさが限られた電子機器に用いる場合に大変有効である。本実装方法は、図１８（Ｃ）のドライバＩＣの実装方法に適している。
【０２０１】
なお、ドライバＩＣの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法、半田バンプを用いたリフロー処理を用いることができる。なお、リフロー処理を行う場合は、ドライバＩＣ又はアクティブマトリクス基板に用いられる基板が耐熱性の高いプラスチック、代表的にはポリイミド基板、ＨＴ基板（新日鐵化学社製）、極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ（ＪＳＲ製）等を用いることが好ましい。
【０２０２】
（第１４の実施の形態）
第１１の実施の形態に示される発光表示パネルにおいて、半導体層をＳＡＳで形成することによって、図１８（Ｂ）及び図１８（Ｃ）に示すように、走査線側の駆動回路を基板１４００上に形成した場合の、駆動回路について説明する。
【０２０３】
図２０は、１〜１５ｃｍ2／Ｖ・ｓｅｃの電界効果移動度が得られるＳＡＳを使ったｎチャネル型のＴＦＴで構成する走査線側駆動回路のブロック図を示している。
【０２０４】
図２０において１５００で示すブロックが１段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはｎ個のパルス出力回路により構成される。バッファ回路１５０１、１５０２の先に画素が接続さる。
【０２０５】
図２１は、パルス出力回路１５００の具体的な構成を示したものであり、ｎチャネル型のＴＦＴ３６０１〜３６１２で回路が構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を８μｍとすると、チャネル幅は１０〜８０μｍの範囲で設定することができる。
【０２０６】
また、バッファ回路１５０１の具体的な構成を図２２に示す。バッファ回路も同様にｎチャネル型のＴＦＴ３６２０〜３６３５で構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を１０μｍとすると、チャネル幅は１０〜１８００μｍの範囲で設定することとなる。
【０２０７】
（第１５の実施の形態）
本実施の形態では、表示モジュールについて説明する。ここでは、表示モジュールの一例として、液晶モジュールの一例についてを、図２４を用いて示す。
【０２０８】
アクティブマトリクス基板１６０１と対向基板１６０２とが、シール材１６００により固着され、それらの間には画素部１６０３と液晶層１６０４とが設けられ表示領域を形成している。
【０２０９】
着色層１６０５は、カラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が書く画素に対応して設けられている。アクティブマトリクス基板１６０１と対向基板１６０２との外側には、偏光板１６０６、１６０７が配設されている。また、偏光板１６０６の表面には、保護膜１６１６が形成されており、外部からの衝撃を緩和している。
【０２１０】
アクティブマトリクス基板１６０１に設けられた接続端子１６０８には、ＦＰＣ１６０９を介して配線基板１６１０が接続されている。ＦＰＣ又は接続配線には画素駆動回路（ＩＣチップ、ドライバＩＣ等）１６１１が設けられ、配線基板１６１０には、コントロール回路や電源回路などの外部回路１６１２が組み込まれている。
【０２１１】
冷陰極管１６１３、反射板１６１４、及び光学フィルム１６１５はバックライトユニットであり、これらが光源となって液晶表示パネルへ光を投射する。液晶パネル、光源、配線基板、ＦＰＣ等は、ベゼル１６１７で保持及び保護されている。
【０２１２】
なお、第１実施形態乃至第７実施形態のいずれをも本実施の形態に適応することができる。
【０２１３】
（第１６の実施の形態）
本実施の形態では、表示モジュールの一例として、発光表示モジュールの断面図の一例についてを、図２３を用いて示す。
【０２１４】
図２３（Ａ）は、アクティブマトリクス基板１２０１と対向基板１２０２とが、シール材１２００により固着された発光表示モジュールの断面を示しており、これらの間には画素部１２０３とが設けられ表示領域を形成している。
【０２１５】
対向基板１２０２と、画素部１２０３との間には、空間１２０４が形成される。空間には、不活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を有する透光性樹脂を形成して、さらに水分や酸素の侵入の防止を高めることができる。また透光性を有し、吸水性の高い樹脂を形成してもよい。透光性を有する樹脂により、発光素子からの光が第２の基板側へ出射される場合であっても、透過率を低減することなく形成することができる。
【０２１６】
また、コントランスを高めるため、モジュールの少なくとも画素部に偏光板、又は円偏光板（偏光板、１／４λ板及び１／２λ板）を備えるとよい。対向基板１２０２側から表示を認識する場合、対向基板１２０２から順に、１／４λ板及び１／２λ板１２０５、偏光板１２０６を設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。
【０２１７】
また、対向基板１２０２及びアクティブマトリクス基板１２０１の両方から表示を認識する場合、アクティブマトリクス基板の表面にも同様に、１／４λ板及び１／２λ板、偏光板を設けるとよい。
【０２１８】
アクティブマトリクス基板１２０１に設けられた接続端子１２０８には、ＦＰＣ１２０９を介してプリント基板１２１０が接続されている。ＦＰＣ又は接続配線には画素駆動回路（ＩＣチップ、ドライバＩＣ等）１２１１が設けられ、プリント基板１２１０には、コントロール回路や電源回路などの外部回路１２１２が組み込まれている。
【０２１９】
また、図２３（Ｂ）に示すように、画素部１２０３と偏光板の間、又は画素部と円偏光板の間に着色層１２０７を設けることができる。この場合、画素部に白色発光が可能な発光素子を設け、ＲＧＢを示す着色層を別途設けることでフルカラー表示することができる。また、画素部に青色発光が可能な発光素子を設け、色変換層などを別途設けることによってフルカラー表示することができる。また、各画素部、赤色、緑色、青色の発光を示す発光素子を形成し、且つ着色層を用いることもできる。このような表示モジュールは、各ＲＢＧの色純度が高く、高精細な表示が可能となる。
【０２２０】
図２３（Ｃ）においては、図２３（Ａ）と異なり、対向基板を用いずフィルム又は樹脂、プラスチック等の保護膜１２２１を用いてアクティブマトリクス基板及び発光素子を封止する場合を示す。画素部１２０３の第２の画素電極を覆って、保護膜１２２１が設けられている。第２の保護膜として、エポキシ樹脂、ウレタン樹脂、又はシリコーン樹脂等の有機材料を用いることができる。また保護膜は、液滴吐出法によりポリマー材料を滴下して形成してもよい。本実施の形態では、ディスペンサを用いてエポキシ樹脂を吐出し、乾燥させる。さらに保護膜上に、対向基板を設けてもよい。その他の構成は、図２３（Ａ）と同様である。
【０２２１】
このように対向基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
【０２２２】
本実施の形態のモジュールは、プリント基板１２１０がＦＰＣ１２０９を用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式を用い、画素駆動回路１２１１、外部回路１２１２を直接基板上に実装させるようにしてもよい。
【０２２３】
なお、第１実施形態乃至第７実施形態のいずれをも本実施の形態に適応することができる。また、表示モジュールとして液晶表示モジュール及び発光表示モジュールの例を示したが、これに限られるものではなく、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示モジュールに適宜適応することができる。
【０２２４】
（第１７の実施の形態）
本発明により、微細な構造の半導体素子を高集積した回路、代表的には、信号線駆動回路、コントローラ、ＣＰＵ、音声処理回路のコンバータ、電源回路、送受信回路、メモリ、音声処理回路のアンプ等の半導体装置を形成することができる。さらには、ＭＰＵ（マイクロコンピュータ）、メモリ、Ｉ／Ｏインターフェースなどひとつのシステム（機能回路）を構成する回路がモノリシックに搭載され、高速化、高信頼性、低消費電力化が可能なシステムオンチップを形成することができる。
【０２２５】
（第１８の実施の形態）
上記実施の形態に示される半導体装置液晶を筺体に組み込むことによって様々な電子機器を作製することができる。電子機器としては、テレビジョン装置、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ））等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。ここでは、これらの電子機器の代表例としてテレビジョン装置を及びそのブロック図をそれぞれ図２５及び図２６に、デジタルカメラを図２７に示す。
【０２２６】
図２５は、アナログのテレビジョン放送を受信するテレビジョン装置の一般的な構成を示す図である。図２５において、アンテナ１１０１で受信されたテレビ放送用の電波は、チューナ１１０２に入力される。チューナ１１０２は、アンテナ１１０１より入力された高周波テレビ信号を希望受信周波数に応じて制御された局部発振周波数の信号と混合することにより、中間周波数（ＩＦ）信号を生成して出力する。
【０２２７】
チューナ１１０２により取り出されたＩＦ信号は、中間周波数増幅器（ＩＦアンプ）１１０３により必要な電圧まで増幅された後、映像検波回路１１０４によって映像検波されると共に、音声検波回路１１０５によって音声検波される。映像検波回路１１０４により出力された映像信号は、映像系処理回路１１０６により、輝度信号と色信号とに分離され、さらに所定の映像信号処理が施されて映像信号となり、本発明の半導体装置である表示装置、代表的には液晶表示装置、発光表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の映像系出力部１１０８に出力される。なお、表示装置に液晶表示装置を用いたものは、液晶テレビジョンとなり、発光表示装置を用いたものはＥＬテレビジョンとなる。また、他の表示装置を用いた場合も同様である。
【０２２８】
また、音声検波回路１１０５により出力された信号は、音声系処理回路１１０７により、ＦＭ復調などの処理が施されて音声信号となり、適宜増幅されてスピーカ等の音声系出力部１１０９に出力される。
【０２２９】
なお、本発明を用いたテレビジョン装置は、ＶＨＦ帯やＵＨＦ帯などの地上波放送、ケーブル放送、又はＢＳ放送などのアナログ放送に対応するものに限らず、地上波デジタル放送、ケーブルデジタル放送、又はＢＳデジタル放送に対応するものであっても良い。
【０２３０】
図２６はテレビジョン装置を前面方向から見た斜視図であり、筐体１１５１、表示部１１５２、スピーカ部１１５３、操作部１１５４、ビデオ入力端子１１５５等を含む。また、図２５に示すような構成となっている。
【０２３１】
表示部１１５２は、図２５の映像系出力部１１０８の一例であり、ここで映像を表示する。
【０２３２】
スピーカ部１１５３は、図２５の音声系出力部の一例であり、ここで音声を出力する。
【０２３３】
操作部１１５４は、電源スイッチ、ボリュームスイッチ、選局スイッチ、チューナースイッチ、選択スイッチ等が設けられており、該ボタンの押下によりテレビジョン装置の電源のＯＮ／ＯＦＦ、映像の選択、音声の調整、及びチューナの選択等を行う。なお、図示していないが、リモートコントローラ型操作部によって、上記の選択を行うことも可能である。
【０２３４】
ビデオ入力端子１１５５は、ＶＴＲ、ＤＶＤ、ゲーム機等の外部からの映像信号をテレビジョン装置に入力する端子である。
【０２３５】
本実施の形態で示されるテレビジョン装置を壁掛け用テレビジョン装置の場合、本体背面に壁掛け用の部位が設けられている。
【０２３６】
テレビジョン装置の表示部に本発明の半導体装置の一例である表示装置を用いることにより、低コストで、スループットや歩留まり高く薄型で軽量、且つ耐衝撃性が高いテレビジョン装置を作製することができる。また、テレビジョン装置の映像検波回路、映像処理回路、音声検波回路、音声処理回路を制御するＣＰＵに本発明の半導体装置を用いることにより、低コストで、スループットや歩留まり高く薄型で軽量、且つ耐衝撃性が高いテレビジョン装置を作製することができる。このため、壁掛けテレビジョン装置、鉄道の駅や空港などにおける情報表示板や、街頭における広告表示板など特に大面積の表示媒体として様々な用途に適用することができる。
【０２３７】
図２７（Ａ）及び図２７（Ｂ）は、デジタルカメラの一例を示す図である。図２７（Ａ）は、デジタルカメラの前面方向から見た斜視図、図２７（Ｂ）は、後面方向から見た斜視図である。図２７（Ａ）において、デジタルカメラには、リレーズボタン１３０１、メインスイッチ１３０２、ファインダー窓１３０３、フラッシュ１３０４、レンズ１３０５、鏡胴１３０６、筺体１３０７が備えられている。
【０２３８】
また、図２７（Ｂ）において、ファインダー接眼窓１３１１、モニター１３１２、操作ボタン１３１３、スイッチ１３１４が備えられている。
【０２３９】
リレーズボタン１３０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
【０２４０】
メインスイッチ１３０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
【０２４１】
ファインダー窓１３０３は、デジタルカメラの前面のレンズ１３０５の上部に配置されており、図２７（Ｂ）に示すファインダー接眼窓１３１１から撮影する範囲やピントの位置を確認するための装置である。
【０２４２】
フラッシュ１３０４は、デジタルカメラの全面上部に配置され、被写体輝度が低いときに、レリーズボタンが押下されてシャッターが開くと同時に補助光を照射する。
【０２４３】
レンズ１３０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）等の撮像素子が設けられている。
【０２４４】
鏡胴１３０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ１３０５を手前に移動させる。また、携帯時は、レンズ１３０５を沈胴させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体１３０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
【０２４５】
ファインダー接眼窓１３１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
【０２４６】
操作ボタン１３１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
【０２４７】
本発明の半導体装置の一実施の形態である表示装置をモニターに用いことにより、低コストで、スループットや歩留まり高くより薄型で携帯に便利なデジタルカメラを作製することが可能である。また、各種機能ボタン、メインスイッチ、リレーズボタン等の操作入力を受けて関連した処理を行うＣＰＵ、自動焦点動作及び自動焦点調整動作を行う回路、ストロボ発光の駆動制御、ＣＣＤの駆動を制御するタイミング制御回路、ＣＣＤ等の撮像素子によって光電変換された信号から画像信号を生成する撮像回路、撮像回路で生成された画像信号をデジタル信号に変換するＡ／Ｄ変換回路、メモリへの画像データの書き込み及び画像データの読み出しを行うメモリインターフェース等の各回路を制御するＣＰＵ等に本発明の半導体装置を用いることにより、低コストで、スループットや歩留まり高くより薄型で携帯に便利なデジタルカメラを作製することが可能である。
【図面の簡単な説明】
【０２４８】
【図１】本発明の薄膜トランジスタの作製工程を説明する断面図。
【図２】本発明の薄膜トランジスタの作製工程を説明する断面図。
【図３】本発明の薄膜トランジスタの構成を説明する上面図。
【図４】本発明の薄膜トランジスタの作製工程を説明する断面図。
【図５】本発明の薄膜トランジスタの作製工程を説明する断面図。
【図６】本発明の薄膜トランジスタの作製工程を説明する断面図。
【図７】本発明の薄膜トランジスタの作製工程を説明する断面図。
【図８】本発明の薄膜トランジスタの作製工程を説明する断面図。
【図９】本発明の薄膜トランジスタの作製工程を説明する断面図。
【図１０】本発明の薄膜トランジスタの作製工程を説明する断面図。
【図１１】本発明の薄膜トランジスタの作製工程を説明する断面図。
【図１２】本発明の薄膜トランジスタの作製工程を説明する断面図。
【図１３】本発明の薄膜トランジスタの作製工程を説明する断面図。
【図１４】本発明の薄膜トランジスタの作製工程を説明する断面図。
【図１５】本発明に適用することのできる液滴吐出装置の構成を説明する図。
【図１６】本発明に適応可能な発光素子の形態を説明する図。
【図１７】本発明の発光表示パネルに適応できる画素の構成を説明する図。
【図１８】本発明に係る表示装置の駆動回路の実装方法を説明する上面図。
【図１９】本発明に係る表示装置の駆動回路の実装方法を説明する断面図。
【図２０】本発明に係る表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図。
【図２１】本発明に係る表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図（シフトレジスタ回路）。
【図２２】本発明に係る表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図（バッファ回路）。
【図２３】本発明に係る発光表示モジュールの構成を説明する図。
【図２４】本発明に係る液晶表示モジュールの構成を説明する図。
【図２５】電子機器の構成を説明するブロック図。
【図２６】電子機器の一例を説明する図。
【図２７】電子機器の一例を説明する図。
【符号の説明】
【０２４９】
１１  第１の画素電極
１６  発光物質を含む層
１７  第２の画素電極
３１  電極層
３２  電極層
３３  電極層
３４  電極層
３５  電極層
４１  正孔注入層若しくは正孔輸送層
４２  発光層
４３  電子輸送層若しくは電子注入層
１００  基板
１０１  ゲート電極
１０２  ゲート絶縁層
１０３  半導体層
１０４  半導体層
１０５  マスク
１０６  半導体領域
１０７  平坦化膜
１０８  チャネル部
１０９  半導体層
１１０  半導体層
１１１  低ぬれ性表面
１１２  低ぬれ性領域
１１３  ソース配線及びドレイン配線
１１４  ソース配線及びドレイン配線
１１５  パッシベーション層
１１６  境界
２０１  ゲート電極
２０２  ゲート絶縁層
２０３  半導体層
２０４  絶縁体層
２０５  マスク
２０６  絶縁体層
２０７  半導体層
３０１  ゲート電極
３０２  ゲート絶縁層
３０３  半導体層
３０４  半導体層
３０５  マスク
３０６  半導体領域
３０７  レジスト
３０８  チャネル部
３０９  レジスト
３１０  レジスト
３１１  半導体層
３１２  半導体層
４０１  ゲート電極
４０２  ゲート絶縁層
４０３  半導体層
４０４  半導体層
４０５  マスク
４０６  半導体領域
４０７  レジスト
４０８  チャネル部
４０９  レジスト
４１０  レジスト
４１１  半導体層
４１２  半導体層
５０１  ソース配線及びドレイン配線
５０２  ソース配線及びドレイン配線
５０３  半導体層
５０４  半導体層
５０５  半導体層
５０６  マスク
５０７  ゲート絶縁層
５０８  レジスト
５０９  レジスト
５１０  レジストを選択的に除去する領域
５１１  低ぬれ性表面
５１２  低ぬれ性領域
５１３  ゲート電極
５１４  パッシベーション層
６００  基板
６０３  液滴吐出手段
６０４  撮像手段
６０５  ヘッド
６０７  制御手段
６０８  記憶媒体
６０９  画像処理手段
６１０  コンピュータ
６１１  マーカー
６１２  ヘッド
６１３  材料供給源
６１４  材料供給源
７０１  スイッチング用ＴＦＴ
７０２  容量素子
７０３  駆動用ＴＦＴ
７０４  電流制御用ＴＦＴ
７０５  発光素子
７０６  ＴＦＴ
７１０  信号線
７１１  電源線
７１２  電源線
７１４  走査線
７１５  走査線
１１０１  アンテナ
１１０２  チューナ
１１０３  中間周波数増幅器
１１０４  映像検波回路
１１０５  音声検波回路
１１０６  映像系処理回路
１１０７  音声系処理回路
１１０８  映像系出力部
１１０９  音声系出力部
１１５１  筐体
１１５２  表示部
１１５３  スピーカ部
１１５４  操作部
１１５５  ビデオ入力端子
１２００  シール材
１２０１  アクティブマトリクス基板
１２０２  対向基板
１２０３  画素部
１２０４  空間
１２０５  １／４λ板及び１／２λ板
１２０６  偏光板
１２０７  着色層
１２０８  接続端子
１２０９  ＦＰＣ
１２１０  プリント基板
１２１１  画素駆動回路
１２１２  外部回路
１２２１  保護膜
１３０１  リレーズボタン
１３０２  メインスイッチ
１３０３  ファインダー窓
１３０４  フラッシュ
１３０５  レンズ
１３０６  鏡胴
１３０７  筺体
１３１１  ファインダー接眼窓
１３１２  モニター
１３１３  操作ボタン
１３１４  スイッチ
１４００  基板
１４０１  画素部
１４０２  信号線駆動回路
１４０３ａ  走査線駆動回路
１４０３ｂ  走査線駆動回路
１４０５  ＩＣチップ
１４０６  ＦＰＣ
１５００  パルス出力回路
１５０１  バッファ回路
１５０２  バッファ回路
１６００  シール材
１６０１  アクティブマトリクス基板
１６０２  対向基板
１６０３  画素部
１６０４  液晶層
１６０５  着色層
１６０６  偏光板
１６０７  偏光板
１６０８  接続端子
１６０９  ＦＰＣ
１６１０  配線基板
１６１１  画素駆動回路
１６１２  外部回路
１６１３  冷陰極管
１６１４  反射板
１６１５  光学フィルム
１６１６  保護膜
１６１７  ベゼル
１７０１  アクティブマトリクス基板
１７０２ａ  電極パット
１７０２ｂ  電極パット
１７０３  ＩＣドライバ
１７０４ａ  接続端子
１７０４ｂ  接続端子
１７０５  保護絶縁膜
１７０６  異方性導電接着剤
１７０７  導電性粒子
１７０８  導電性粒子
１７１１ａ  バッファ層
１７１１ｂ  バッファ層
１７１２ａ  バンプ
１７１２ｂ  バンプ
１７１３  光硬化性絶縁樹脂
１７２１  接着剤
１７２２ａ  ワイヤ
１７２２ｂ  ワイヤ
１７２３  有機樹脂
１７３１  ＦＰＣ
１７３２  配線
３６０１  ｎチャネル型のＴＦＴ
３６０２  ｎチャネル型のＴＦＴ
３６０３  ｎチャネル型のＴＦＴ
３６０４  ｎチャネル型のＴＦＴ
３６０５  ｎチャネル型のＴＦＴ
３６０６  ｎチャネル型のＴＦＴ
３６０７  ｎチャネル型のＴＦＴ
３６０８  ｎチャネル型のＴＦＴ
３６０９  ｎチャネル型のＴＦＴ
３６１０  ｎチャネル型のＴＦＴ
３６１１  ｎチャネル型のＴＦＴ
３６１２  ｎチャネル型のＴＦＴ
３６２０  ｎチャネル型のＴＦＴ
３６２１  ｎチャネル型のＴＦＴ
３６２２  ｎチャネル型のＴＦＴ
３６２３  ｎチャネル型のＴＦＴ
３６２４  ｎチャネル型のＴＦＴ
３６２５  ｎチャネル型のＴＦＴ
３６２６  ｎチャネル型のＴＦＴ
３６２７  ｎチャネル型のＴＦＴ
３６２８  ｎチャネル型のＴＦＴ
３６２９  ｎチャネル型のＴＦＴ
３６３０  ｎチャネル型のＴＦＴ
３６３１  ｎチャネル型のＴＦＴ
３６３２  ｎチャネル型のＴＦＴ
３６３３  ｎチャネル型のＴＦＴ
３６３４  ｎチャネル型のＴＦＴ
３６３５  ｎチャネル型のＴＦＴ
【図１】
0004713192.tif 000002
【図２】
0004713192.tif 000003
【図３】
0004713192.tif 000004
【図４】
0004713192.tif 000005
【図５】
0004713192.tif 000006
【図６】
0004713192.tif 000007
【図７】
0004713192.tif 000008
【図８】
0004713192.tif 000009
【図９】
0004713192.tif 000010
【図１０】
0004713192.tif 000011
【図１１】
0004713192.tif 000012
【図１２】
0004713192.tif 000013
【図１３】
0004713192.tif 000014
【図１４】
0004713192.tif 000015
【図１５】
0004713192.tif 000016
【図１６】
0004713192.tif 000017
【図１７】
0004713192.tif 000018
【図１８】
0004713192.tif 000019
【図１９】
0004713192.tif 000020
【図２０】
0004713192.tif 000021
【図２１】
0004713192.tif 000022
【図２２】
0004713192.tif 000023
【図２３】
0004713192.tif 000024
【図２４】
0004713192.tif 000025
【図２５】
0004713192.tif 000026
【図２６】
0004713192.tif 000027
【図２７】
0004713192.tif 000028