(57)【特許請求の範囲】
【請求項１】
入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するトランジスタと、そのトランジスタのゲート電圧を所定時間だけ定常よりも高い電圧に切り換えることによってドレイン・ソース間のインピーダンスを低下させて、前記光電変換素子の寄生容量に蓄積された電荷を放電させる初期設定手段とをそなえ、入射光量が多いときには対数特性をもって、入射光量が少ないときには非対数特性をもってセンサ信号を出力する光センサ回路を画素単位に用いるイメージセンサにあって、前記イメージセンサから出力する各画素のセンサ信号をオフセット補正したうえで、そのオフセット補正されたセンサ信号が非対数応答領域にあるときにはそのままセンサ信号を出力し、そのオフセット補正されたセンサ信号が対数応答領域にあるときにはゲイン補正して出力する手段を設け、各画素の構成に起因する出力特性のバラツキを補正するに先立って、画素出力のしきい値を非対数応答領域と対数応答領域との境目に合せるように、各画素のセンサ信号が所定値のときに画素出力の値をしきい値とするオフセット補正値を用いて各画素の温度特性のバラツキのオフセット補正を行った後、各画素の出力特性のバラツキによるオフセット補正およびゲイン補正を行ったうえで、各画素の温度特性のバラツキによるゲイン補正を行わせるようにしたことを特徴とするイメージセンサの出力補正装置。
【請求項２】
入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するトランジスタと、そのトランジスタのゲート電圧を所定時間だけ定常よりも高い電圧に切り換えることによってドレイン・ソース間のインピーダンスを低下させて、前記光電変換素子の寄生容量に蓄積された電荷を放電させる初期設定手段とをそなえ、入射光量が多いときには対数特性をもって、入射光量が少ないときには非対数特性をもってセンサ信号を出力する光センサ回路を画素単位に用いるイメージセンサにあって、前記イメージセンサから出力する各画素のセンサ信号をオフセット補正したうえで、そのオフセット補正されたセンサ信号が非対数応答領域にあるときにはそのままセンサ信号を出力し、そのオフセット補正されたセンサ信号が対数応答領域にあるときにはゲイン補正して出力する手段を設け、各画素の温度特性のバラツキを補正するに先立って、画素出力のしきい値を非対数応答領域と対数応答領域との境目に合せるように、各画素のセンサ信号が所定値のときに画素出力の値をしきい値とするオフセット補正値を用いて各画素の構成に起因する出力特性のバラツキのオフセット補正を行った後、各画素の出力特性のバラッキによるオフセット補正を行ったうえで、各画素の温度特性のバラツキによるゲイン補正を行わせるようにしたことを特徴とするイメージセンサの出力補正装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ＣＭＯＳ型イメージセンサの各画素における出力特性のバラツキを補正するイメージセンサの出力補正装置に関する。
【０００２】
【従来の技術】
従来、ＣＭＯＳ型のイメージセンサにあっては、その１画素分の光センサ回路が、図１に示すように、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流をオーバフロードレインによる弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄを増幅するトランジスタＱ２と、読出し信号Ｖｓのパルスタイミングでもってセンサ信号Ｖｏを出力するトランジスタＱ３とによって構成され、ダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようにしている。そして、光検出に先がけてトランジスタＱ１のゲート電圧ＶＧを所定時間だけ定常値よりも高い値に切り換えることによってドレイン・ソース間のインピーダンスを低下させて、フォトダイオードＰＤの寄生容量Ｃに蓄積された電荷を放電させて初期化させることにより、センサ電流に急激な変化が生じても即座にそのときの入射光Ｌｓの光量に応じた電圧信号Ｖｐｄが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている（特開平１０−９００５８号公報参照）。
【０００３】
このような光センサ回路にあっては、図３に示すように、入射光量に応じてフォトダイオードＰＤに流れるセンサ電流が多いときには対数出力特性を示すが、センサ電流が少ないときにはフォトダイオードＰＤの寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。図中、ＷＡは非対数応答領域を示し、ＷＢは対数応答領域を示している。
【０００４】
【発明が解決しようとする課題】
解決しようとする問題点は、入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するトランジスタと、そのトランジスタのゲート電圧を所定時間だけ定常よりも高い値に切り換えることによってドレイン・ソース間のインピーダンスを低下させて、前記光電変換素子の寄生容量に蓄積された電荷を放電させる初期設定手段とをそなえ、センサ電流が多いときには対数特性をもって、入射光量が少ないときには非対数特性をもってセンサ信号を出力する光センサ回路を画素単位に用いたイメージセンサにあっては、光センサ回路の構成上からくる出力特性のバラツキおよびその光センサ回路の温度特性のバラツキに起因して、各画素のセンサ信号の出力特性が不揃いになっていることである。
【０００５】
【課題を解決するための手段】
本発明は、入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態にあるトランジスタによって対数特性をもって電圧信号に変換して、その電圧信号に応じたセンサ信号を出力し、そのトランジスタのゲート電圧を所定時間だけ定常よりも高い値に切り換えて初期化するようにした光センサ回路を画素単位に用いたイメージセンサにあって、各画素におけるセンサ信号の出力特性の不揃いを是正するように、出力レベルのバラツキによるオフセット補正および感度のバラツキによるゲイン補正を行わせるに際して、そのときのセンサ信号の出力状態に応じた最適な補正を行わせるべく、各画素のセンサ信号をオフセット補正したうえで、そのオフセットされたセンサ信号が非対数応答領域にあるときにはそのままセンサ信号を出力し、そのオフセットされたセンサ信号が対数応答領域にあるときにはゲイン補正して出力するような手段を講ずるようにしている。
【０００６】
その際、特に本発明では、各画素の出力特性のバラツキおよび温度特性のバラツキを適正に補正できるようにするべく、各画素の温度特性のバラツキによるオフセット補正を行ったのち、各画素の出力特性のバラツキによるオフセット補正およびゲイン補正を行ったうえで、各画素の温度特性のバラツキによるゲイン補正を行わせるようにしている。
【０００７】
または、その際、特に本発明では、各画素の出力特性のバラツキおよび温度特性のバラツキを適正に補正できるようにするべく、各画素の出力特性のバラツキによるオフセット補正を行ったのち、各画素の温度特性のバラツキによるオフセット補正およびゲイン補正を行ったうえで、各画素の出力特性のバラツキによるゲイン補正を行わせるようにしている。
【０００８】
【実施例】
本発明は、基本的に、図１に示す光センサ回路をイメージセンサの画素単位として用いている。
【０００９】
その光センサ回路は、光電変換素子としてのフォトダイオードＰＤと、入射光Ｌｓの光量に応じてフォトダイオードＰＤに流れるセンサ電流をオーバフロードレインによる弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄを増幅するトランジスタＱ２と、読出し信号Ｖｓのパルスタイミングでもってセンサ信号Ｖｏを出力するトランジスタＱ３とからなっている。
【００１０】
そして、光検出に先がけて、トランジスタＱ１のゲート電圧ＶＧを所定時間だけ光検出動作時のローレベル電圧（定常値）からハイレベル電圧に切り換えることにより、トランジスタＱ１のドレイン・ソース間のインピーダンスを低下させてフォトダイオードＰＤの寄生容量Ｃの放電を行わせる初期設定のための電圧切換回路５１が設けられている。その電圧切換回路５１によるゲート電圧ＶＧの切り換えは、図示しないイメージセンサのＥＣＵの制御下において行われるようになっている。
【００１１】
このようなゲート電圧ＶＧの切り換えによる初期設定手段をとることによって、センサ電流に急激な変化が生じても即座にそのときのセンサ電流に応じたセンサ信号Ｖｏを読み出すことができるようになり、センサ電流が少ない場合でも応答遅れからくる残像の発生を有効に抑制できるようになる。
【００１２】
図２は、そのときの光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２はセンサ信号読出しのタイミングを示している。トランジスタＱ１のゲート電圧ＶＧをハイレベルＨの電圧に切り換えている間の時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。図中、ＴはフォトダイオードＰＤの寄生容量Ｃの蓄積期間を示しており、その蓄積期間ＴはＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０ｓｅｃ）程度となる。
【００１３】
その光センサ回路は、図３の特性に示すように、センサ電流がトランジスタＱ１の負荷特性によって決まるしきい値以上に大きいときには、ダイナミックレンジを拡大して感度良く光検出を行うことができるように、トランジスタＱ１の対数特性に即した対数出力特性（対数応答領域ＷＢ）をもって動作するように設定されている。そして、センサ電流がしきい値ＴＨよりも小さくなったときには、残像を生ずることがなく、応答性良く光検出を行うことができるように、フォトダイオードＰＤの寄生容量Ｃの充電電流に比例した電圧信号を生ずるほぼ線形の非対数出力特性（非対数応答領域ＷＡ）をもって動作するように設定されている。
【００１４】
図４は、このような光センサ回路を画素単位として、画素をマトリクス状に複数配設して、各センサ信号Ｖｏの時系列的な読出し走査を行わせるようにしたイメージセンサの構成例を示している。ここでは、特に、各センサ信号Ｖｏの読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせることができるように構築している。
【００１５】
そのイメージセンサは、その基本的な構成が、例えば、Ｄ１１〜Ｄ４４からなる４×４の画素をマトリクス状に配設して、各１ライン分の画素列を画素列選択回路１から順次出力される選択信号ＬＳ１〜ＬＳ４によって選択し、その選択された画素列における各画素を、画素選択回路２から順次出力される選択信号ＤＳ１〜ＤＳ４によってスイッチ群３における各対応するスイッチＳＷ１〜ＳＷ４が逐次オン状態にされることによって各センサ信号Ｖｏが時系列的に読み出されるようになっている。図中、４は各画素における前記トランジスタＱ１のドレイン電圧ＶＤ用電源であり、６はゲート電圧ＶＧ用電源である。
【００１６】
そして、各１ライン分の画素列の選択に際して、その選択された画素列における各画素の前記トランジスタＱ１のゲート電圧ＶＧを所定のタイミングをもって光検出時のローレベルＬおよび初期化時のハイレベルＨの各電圧に切り換える電圧切換回路５を設けるようにしている。
【００１７】
このように構成されたイメージセンサの動作について、図５に示す各部信号のタイムチャートとともに、以下説明をする。
【００１８】
まず、画素列選択信号ＬＳ１がハイレベルＨになると、それに対応するＤ１１，Ｄ１２，Ｄ１３，Ｄ１４からなる第１の画素列が選択される。そして、ＬＳ１がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のセンサ信号Ｖｏが順次読み出される。
【００１９】
次いで、画素列選択信号ＬＳ１がローレベルＬになった時点で次のＬＳ２がハイレベルＨになると、それに対応するＤ２１，Ｄ２２，Ｄ２３，Ｄ２４からなる第２の画素列が選択される。そして、ＬＳ２がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のセンサ信号Ｖｏが順次読み出される。
【００２０】
以下同様に、画素列選択信号ＬＳ３およびＬＳ４が連続的にハイレベルＨになって各対応する第３および第４の画素列が順次選択され、ＬＳ３およびＬＳ４がそれぞれハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ３１，Ｄ３２，Ｄ３３，Ｄ３４およびＤ４１，Ｄ４２，Ｄ４３，Ｄ４４のセンサ信号Ｖｏが順次読み出される。
【００２１】
また、画素列選択信号ＬＳ１がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第１の画素列における各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のゲート電圧ＶＧ１をそれまでのローレベルＬからハイレベルＨに所定時間ｔｍのあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ２の径過後に行われる次サイクルにおけるセンサ信号Ｖｏの読出しにそなえる。
【００２２】
次いで、画素列選択信号ＬＳ２がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第２の画素列における各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のゲート電圧ＶＧ２をそれまでのローレベルＬからハイレベルＨに所定時間ｔｍのあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ２の径過後に行われる次サイクルにおけるセンサ信号Ｖｏの読出しにそなえる。
【００２３】
以下同様に、画素列選択信号ＬＳ３およびＬＳ４がそれぞれＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第３および第４の画素列にそれぞれ対応するゲート電圧ＶＧ３をハイレベルＨに切り換えて各画素の初期化が行われ、１サイクル期間Ｔ２の径過後に行われる次サイクルにおけるセンサ信号Ｖｏの読出しにそなえる。
【００２４】
なお、ここでは画素列選択信号ＬＳＸ（Ｘ＝１〜４）がＴ１期間後にローレベルＬに立ち下がった時点でゲート電圧ＶＧＸをハイレベルＨに切り換えて初期化を行わせるようにしているが、その初期化のタイミングは画素列選択信号ＬＳＸがローレベルＬ状態にある画素列選択の休止期間Ｔ３中であればよい。
【００２５】
以上のような各部信号の発生のタイミングは、図示しないＥＣＵの制御下で画素列選択回路１、画素選択回路２および電圧切換回路５の駆動を行わせることによって決定されるようになっている。
【００２６】
このように、各センサ信号Ｖｏの読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせることによって、イメージセンサ全体としての蓄積時間の過不足を低減できるようになる。
【００２７】
したがって、残像がなく、高感度でダイナミックレンジの広い対数出力特性をもったイメージセンサを実現できるようになる。
【００２８】
以上のように構成されたイメージセンサにあって、本発明では、光センサ回路の構成上からくる出力特性のバラツキおよびその光センサ回路の温度特性のバラツキに起因する各画素におけるセンサ信号Ｖｏの出力特性の不揃いを是正するべく、出力レベルのバラツキによるオフセット補正および感度のバラツキによるゲイン補正を行わせるに際して、そのときのセンサ信号Ｖｏの出力状態に応じた最適な補正を行わせるべく、各画素のセンサ信号Ｖｏをオフセット補正したうえで、そのオフセットされたセンサ信号Ｖｏが非対数応答領域にあるときにはそのままセンサ信号Ｖｏを出力し、そのオフセットされたセンサ信号Ｖｏが対数応答領域にあるときにはゲイン補正して出力するような手段を講ずるようにしている。
【００２９】
図６は、各画素における光センサ回路の構成上からくる出力特性のバラツキによるオフセット補正およびゲイン補正を行わせるための基本的な構成を示している。
【００３０】
それは、図４に示すイメージセンサ７および各画素のセンサ信号Ｖｏを時系列的に読み出すための駆動制御を行うＥＣＵ８と、イメージセンサ７から時系列的に出力するセンサ信号Ｖｏをデジタル信号に変換するＡＤ変換器９と、予め各画素の特性に応じたオフセット補正値ＯＦＳおよびゲイン補正のための乗数ＭＬＴが設定されており、ＦＣＵ８から与えられるセンサ信号読出し時における画素のアドレス（Ｘ，Ｙ）の信号ＡＤＤＲＥＳＳに応じて所定のオフセット補正値ＯＦＳおよび乗数ＭＬＴを読み出すメモリ１０と、そのメモリ１０から読み出されたオフセット補正値ＯＦＳおよび乗数ＭＬＴにもとづいてデジタル信号に変換されたセンサ信号ＤＳのオフセット補正およびゲイン補正の各演算処理を行う出力補正回路１１とによって構成されている。
【００３１】
図８は、３つの画素の構成上からくる各センサ信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態の一例を示している。ここで、画素出力のしきい値Ｈに応じたセンサ電流の値Ｉｍは各画素のセンサ信号Ａ，Ｂ，Ｃが非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点を示している。また、Ｉｏは暗時のセンサ電流を示している。
【００３２】
本発明では、基本的に、このような非対数応答領域ＷＡにおける各センサ信号Ｖｏの出力特性の形状がほぼ同一で、対数応答領域ＷＢにおける各センサ信号Ｖｏの出力特性の傾きがそれぞれ異なる場合におけるイメージセンサの出力補正を行わせるものである。各画素のパラメータとして、それぞれの各センサ信号Ｖｏが非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点の情報と、暗時の画素出力とを用いている。
【００３３】
図７は、出力補正回路１１における処理のフローを示している。
【００３４】
メモリ１０には、センサ電流がＩｍの値のときに画素出力がＨとなるようなオフセット補正値ＯＦＳが設定されている。そして、オフセット補正部１１１において、そのオフセット補正値ＯＦＳを用いた加減算処理をなすことによって各画素のデジタル信号に変換されたセンサ信号ＤＳのオフセット補正を行わせると、図９に示すように、各画素のセンサ信号Ａ，Ｂ，Ｃにおける非対数応答領域ＷＡの特性が一致するようになる。
【００３５】
次に、そのオフセット補正されたセンサ信号ＤＳ１にもとづき、ゲイン補正部１１２において、しきい値Ｈ以上の対数応答領域ＷＢに対してゲイン補正のための乗算処理を行う。
【００３６】
具体的には、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈ以上であるか否かを判断しで、しきい値Ｈ以上であれば、すなわちセンサ信号ＤＳ１が対数応答領域ＷＢにあれば、メモリ１０から読み出されたゲイン補正のための所定の乗数ＭＬＴを用いて、
出力←Ｈ＋（センサ信号ＤＳ１−Ｈ）×乗数
なる演算を行って、その演算結果を出力補正されたデジタル値によるセンサ信号ＤＳ２として出力する。
【００３７】
このような各画素のセンサ信号Ａ，Ｂ，Ｃのゲイン補正が行われた結果、図１０に示すように、対数応答領域ＷＢの特性が一致するようになる。
【００３８】
また、その際、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈよりも小さければ、すなわちセンサ信号ＤＳ１が非対数応答領域ＷＡにあれば、そのままオフセット補正されたセンサ信号ＤＳ１を出力補正されたデジタル値によるセンサ信号ＤＳ２として出力する。
【００３９】
図１に示す光センサ回路では、温度によってその出力特性が図１１に示すように変化するものになっている。図中、ａで示す特性は温度が基準値になっているときの出力特性であり、温度がその基準値よりも低いときには出力特性が図中ｂで示すように上方に変動し、温度がその基準値よりも高いときには出力特性が図中ｃで示すように下方に変動することになる。
【００４０】
また、図１２は、その光センサ回路から出力されるセンサ信号Ｖｏの温度に対するセンサ信号Ｖｏの出力変化状態を示している。
【００４１】
図１３は、各画素の温度特性のバラツキによるオフセット補正およびゲイン補正を行わせるための基本的な構成を示している。
【００４２】
それは、イメージセンサ７およびその雰囲気温度を検出する内蔵の温度センサ１２と、イメージセンサ７から各画素のセンサ信号Ｖｏを時系列的に読み出すとともに、温度センサ１２による温度検出信号ＴＳを所定のタイミングで読み出すための制御を行うＥＣＵ８と、イメージセンサ７から時系列的に出力する各画素のセンサ信号Ｖｏをデジタル信号に変換するＡＤ変換器９と、温度センサ１２からの温度検出信号ＴＳをデジタル信号に変換するＡＤ変換器１３と、予め各画素の温度特性に応じたオフセット補正値Ｔ−ＯＦＳおよびゲイン補正のための乗数Ｔ−ＭＬＴが設定されており、デジタル変換された温度検出信号ＤＴＳに応じて所定のオフセット補正値Ｔ−ＯＦＳおよび乗数Ｔ−ＭＬＴを読み出すメモリ１４と、そのメモリ１４から読み出されたオフセット補正値Ｔ−ＯＦＳおよび乗数Ｔ−ＭＬＴにもとづいてデジタル信号に変換されたセンサ信号ＤＳのオフセット補正およびゲイン補正の各演算処理を行う出力補正回路１５とによって構成されている。
【００４３】
図１５は、温度に応じた各センサ信号ＴＡ，ＴＢ，ＴＣの出力特性のバラツキ状態の一例を示している。ここで、画素出力のしきい値ＴＨに応じたセンサ電流の値Ｉｔｍは温度に応じた各センサ信号ＴＡ，ＴＢ，ＴＣが非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点を示している。また、Ｉｏは暗時のセンサ電流を示している。
【００４４】
本発明では、基本的に、このような非対数応答領域ＷＡにおける温度に応じた各センサ信号ＴＡ，ＴＢ，ＴＣの出力特性の形状がほぼ同一で、対数応答領域ＷＢにおける温度に応じた各センサ信号ＴＡ，ＴＢ，ＴＣの出力特性の傾きがそれぞれ異なる場合におけるイメージセンサ７の出力補正を行わせるようにするものである。各画素のパラメータとして、温度に応じた各センサ信号ＴＡ，ＴＢ，ＴＣが非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点の情報と、暗時の画素出力とを用いている。
【００４５】
図１４は、出力補正回路１５における処理のフローを示している。
【００４６】
メモリ１４には、センサ電流がＩｔｍの値のときに画素出力がＴＨとなるようなオフセット補正値Ｔ−ＯＦＳが設定されている。そして、オフセット補正部１５１において、そのオフセット補正値Ｔ−ＯＦＳを用いた加減算処理をなすことによって各画素の各デジタル信号に変換されたセンサ信号ＤＳのオフセット補正を行わせると、図１６に示すように、温度に応じた各センサ信号ＴＡ，ＴＢ，ＴＣの非対数応答領域ＷＡの特性が一致するようになる。
【００４７】
次に、そのオフセット補正されたセンサ信号ＤＳ１′にもとづき、ゲイン補正部１５２において、しきい値ＴＨ以上の対数応答領域ＷＢに対してゲイン補正のための乗算処理を行う。
【００４８】
具体的には、オフセット補正されたセンサ信号ＤＳ１′がしきい値ＴＨ以上か否かを判断して、しきい値ＴＨ以上であれば、メモリ１４から読み出されたゲイン補正のための所定の乗数Ｔ−ＭＬＴを用いて、
出力←ＴＨ＋（センサ信号ＤＳ１−ＴＨ）×乗数
なる演算を行って、その演算結果を出力補正されたデジタル値によるセンサ信号ＤＳ２′として出力する。
【００４９】
このような温度に応じた各センサ信号ＴＡ，ＴＢ，ＴＣのゲイン補正が行われた結果、図１７に示すように、対数応答領域ＷＢの特性が一致するようになる。
【００５０】
また、その際、オフセット補正されたセンサ信号ＤＳ１′がしきい値ＴＨよりも小さければ、そのままオフセット補正されたセンサ信号ＤＳ１′を出力補正されたデジタル値によるセンサ信号ＤＳ２′として出力する。
【００５１】
本発明によるイメージセンサの補正装置は、イメージセンサ７における各画素の構成上からくる出力特性のバラツキおよび各画素の温度特性のバラツキの両方の影響が抑制されたセンサ信号が得られるように、以上説明した各画素の構成上からくる出力特性のバラツキのオフセット補正およびゲイン補正と、温度特性のバラツキのオフセット補正およびゲイン補正とを行わせるようにしたものである。
【００５２】
その場合、各画素の構成上からくる出力特性のバラツキと温度特性のバラツキとの両方の影響を受けたセンサ信号の補正を行わせるに際して、例えば、先に図７に示す処理によって各画素の構成上からくる出力特性のバラツキのオフセット補正およびゲイン補正をなしたうえで、続けて図１４に示す処理によって温度特性のバラツキのオフセット補正およびゲイン補正を行わせるようにすると、温度による変化分を適正化することなくセンサ信号の補正が行われてしまうことになる。
【００５３】
すなわち、図１８に示すように、各画素の構成上からくる出力特性のバラツキのオフセット補正とゲイン補正をＨレベルを境として行わせるに際して、図中点線で示すように、温度によるセンサ信号のオフセットがない場合には問題ないが、図中実線で示すように、温度によるセンサ信号のオフセットがある場合にはＨレベルが固定のために補正の切換点がｔからｔ′点に移行してしまい、正規とは異なった補正が行われてしまう。ここでは、温度変化によって出力特性が下方向にシフトした例を示しており、Ｈレベルが非対数応答領域ＷＡと対数応答領域ＷＢとの境目から上方にずれてしまっている。
【００５４】
このような問題を解決するため、特に本発明にあっては、各画素の構成上からくる出力特性のバラツキを補正するに先立って、Ｈレベルを非対数応答領域ＷＡと対数応答領域ＷＢとの境目に合せるために、温度特性のバラツキによるオフセット補正を行わせるようにしている。
【００５５】
同様の問題は、先に温度特性のバラツキの補正を行わせてから、あとで各画素の構成上からくる出力特性のバラツキを補正する場合にも生ずることになる。したがって、この場合には、温度特性のバラツキを補正するに先立って、ＴＨレベルを非対数応答領域ＷＡと対数応答領域ＷＢとの境目に合せるために、各画素の構成上からくる出力特性のバラツキによるオフセット補正を行わせるようにしている。
【００５６】
図１９は、温度特性のバラツキのオフセット補正を行ったのち、各画素の構成上からくる出力特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、温度特性のバラツキのゲイン補正を行わせるようにしたときの処理のフローを示している。図中、１６は図７に示す各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものであり、１７は図１４に示す温度特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものである。
【００５７】
この場合には、イメージセンサ７から出力されてデジタル化されたセンサ信号ＤＳが温度特性のバラツキの補正を行う処理ブロック１７側のオフセット補正部１５１に与えられ、そこでセンサ信号ＤＳの温度特性のバラツキのオフセット補正が行われることによって、出力特性のバラツキの補正を行わせる際のＨレベルの合せ込みが行われる。そして、そのオフセット補正されたセンサ信号ＤＳ１１が処理ブロック１６に与えられて、そこで出力特性のバラツキのオフセット補正およびゲイン補正が適正に行われる。次いで、処理ブロック１６においてオフセット補正およびゲイン補正されたセンサ信号ＤＳ１２が処理ブロック１７側のゲイン補正部１５２に与えられて、そこで温度特性のバラツキのゲイン補正が行われて、最終的に出力特性のバラツキおよび温度特性のバラツキの補正がなされたセンサ信号ＤＳ１３が得られることになる。
【００５８】
図２０は、各画素の構成上からくる出力特性のバラツキのオフセット補正を行ったのち、温度特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、出力特性のバラツキのゲイン補正を行わせるようにしたときの処理のフローを示している。図中、１６は図７に示す各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものであり、１７は図１４に示す温度特性のバラツキのオフセット補正およびゲイン補正を行う処理ブロックと同じものである。
【００５９】
この場合は、イメージセンサ７から出力されてデジタル化されたセンサ信号ＤＳが出力特性のバラツキの補正を行う処理ブロック１６側のオフセット補正部１１１に与えられ、そこでセンサ信号ＤＳの出力特性のバラツキのオフセット補正が行われることによって、温度特性のバラツキの補正を行わせる際のＴＨレベルの合せ込みが行われる。そして、そのオフセット補正されたセンサ信号ＤＳ２１が処理ブロック１７に与えられて、そこで温度特性のバラツキのオフセット補正およびゲイン補正が適正に行われる。次いで、処理ブロック１７においてオフセット補正およびゲイン補正されたセンサ信号ＤＳ２２が処理ブロック１６側のゲイン補正部１１２に与えられて、そこで出力特性のバラツキのゲイン補正が行われて、最終的に出力特性のバラツキおよび温度特性のバラツキの補正がなされたセンサ信号ＤＳ２３が得られることになる。
【００６０】
【発明の効果】
以上、本発明によるイメージセンサの出力補正装置は、センサ電流が多いときには対数応答特性をもって、入射光量が少ないときには非対数応答特性をもってセンサ信号を出力するようにした光センサ回路を画素単位に用いたイメージセンサにあって、そのイメージセンサから出力する各画素のセンサ信号をオフセット補正したうえで、そのオフセットされたセンサ信号が非対数応答領域にあるときにはそのままセンサ信号を出力し、そのオフセットされたセンサ信号が対数応答領域にあるときにはゲイン補正して出力するようにしたもので、センサ信号の出力状態に応じた最適な補正を行わせることができ、各画素の構成上からくる出力特性のバラツキや温度特性のバラツキの影響が抑制された特性の揃ったセンサ信号が得られるという利点を有している。
【００６１】
そして、特に本発明では、イメージセンサから出力されるセンサ信号の補正を行わせるに際して、先に温度特性のバラツキのオフセット補正を行ったのち、各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、温度特性のバラツキのゲイン補正を行わせるようにしているので、各画素の出力特性のバラツキのオフセット補正およびゲイン補正を行わせるに際して、温度特性のバラツキの影響を受けることなく、その補正を適正に行わせることができるようになる。
【００６２】
また、特に本発明では、イメージセンサから出力されるセンサ信号の補正を行わせるに際して、先に各画素の構成上からくる出力特性のバラツキのオフセット補正を行ったのち、温度特性のバラツキのオフセット補正およびゲイン補正を行ったうえで、出力特性のバラツキのゲイン補正を行わせるようにしているので、温度特性のバラツキのオフセット補正およびゲイン補正を行わせるに際して、各画素の構成上からくる出力特性のバラツキの影響を受けることなく、その補正を適正に行わせることができるようになる。
【図面の簡単な説明】
【図１】本発明によるイメージセンサに用いられる１画素分の光センサ回路を示す電気回路図である。
【図２】その光センサ回路における各部信号のタイムチャートである。
【図３】その光センサ回路のセンサ電流に対するセンサ信号の出力特性を示す図である
【図４】本発明によるイメージセンサの基本的な構成例を示すブロック構成図である。
【図５】そのイメージセンサにおける各部信号のタイムチャートである。
【図６】本発明によるイメージセンサの出力補正装置における各画素の出力特性のバラツキを補正するための構成例を示すブロック構成図である。
【図７】その構成例における出力補正回路の処理のフローを示す図である。
【図８】イメージセンサにおける各画素の構成上からくるセンサ信号の出力特性のバラツキ状態の一例を示す特性図である。
【図９】図８に示す出力特性をもった各画素のセンサ信号をオフセット補正した結果を示す特性図である。
【図１０】図８に示す出力特性をもった各画素のセンサ信号をオフセット補正およびゲイン補正した結果を示す特性図である。
【図１１】光センサの温度による出力特性の変化状態を示すセンサ電流に対するセンサ出力の特性図である。
【図１２】光センサの温度による出力特性の変化状態を示す温度に対するセンサ出力の特性図である。
【図１３】本発明によるイメージセンサの出力補正装置における各画素の温度特性のバラツキを補正するための構成例を示すブロック構成図である。
【図１４】その構成例における出力補正回路の処理のフローを示す図である。
【図１５】イメージセンサにおける各画素の温度変化によるセンサ信号の出力特性のバラツキ状態の一例を示す特性図である。
【図１６】図１５に示す出力特性をもった各画素のセンサ信号を温度によるオフセット補正した結果を示す特性図である。
【図１７】図１５に示す出力特性をもった各画素のセンサ信号を温度によるオフセット補正およびゲイン補正した結果を示す特性図である。
【図１８】温度によるオフセットのないセンサ信号の出力特性と、温度によるオフセットの影響を受けたときのセンサ信号の出力特性とを示す特性図である。
【図１９】本発明によるイメージセンサの出力補正装置における各画素の出力特性のバラツキおよび温度特性のバラツキを補正する際の処理のフローの一例を示す図である。
【図２０】本発明によるイメージセンサの出力補正装置における各画素の出力特性のバラツキおよび温度特性のバラツキを補正する際の処理のフローの他の例を示す図である。
【符号の説明】
７  イメージセンサ
８  ＥＣＵ
９  ＡＤ変換器
１０  メモリ
１１  出力補正回路
１１１  オフセット補正部
１１２  ゲイン補正部
１２  温度センサ
１３  ＡＤ変換器
１４  メモリ
１５  出力補正回路
１５１  オフセット補正部
１５２  ゲイン補正部
ＷＡ  非対数応答領域
ＷＢ  対数応答領域
【図１】
0004616527.tif 000002
【図２】
0004616527.tif 000003
【図３】
0004616527.tif 000004
【図４】
0004616527.tif 000005
【図５】
0004616527.tif 000006
【図６】
0004616527.tif 000007
【図７】
0004616527.tif 000008
【図８】
0004616527.tif 000009
【図９】
0004616527.tif 000010
【図１０】
0004616527.tif 000011
【図１１】
0004616527.tif 000012
【図１２】
0004616527.tif 000013
【図１３】
0004616527.tif 000014
【図１４】
0004616527.tif 000015
【図１５】
0004616527.tif 000016
【図１６】
0004616527.tif 000017
【図１７】
0004616527.tif 000018
【図１８】
0004616527.tif 000019
【図１９】
0004616527.tif 000020
【図２０】
0004616527.tif 000021