(57)【特許請求の範囲】
【請求項１】
３相交流電源から供給される３相交流電圧を全波整流して直流電圧に変換する回路を備える電力変換装置に用いられ、前記３相交流電源の各相のうちのいずれか１相の欠相を検出する３相電源欠相検出回路であって、
アノードが前記３相交流電源の各相にそれぞれ接続されカソードが互いに接続された３つのダイオードと、
前記直流電圧の負極と前記各ダイオードのカソードとの間の電位差により発生する電圧を入力とし該入力の値が所定の値以上となった場合には直流電圧検出信号をオンとし前記入力の値が所定の値より小さい場合には前記直流電圧検出信号をオフとする電圧検出手段と、
該直流電圧検出信号がオン・オフを繰り返す矩形波となった場合に欠相が発生したとして欠相検出信号をオンする欠相判別手段と、
を備え、
前記欠相判別手段は、前記直流電圧検出信号を入力し前記直流電圧検出信号がオフからオンに切り替わったときには直ちに出力をオフからオンとし前記直流電圧検出信号がオンからオフに切り替わったときには所定の時間経過後に出力をオンからオフとする第１の遅延手段と、前記直流電圧検出信号を入力し前記直流電圧検出信号がオフからオンに切り替わったときには所定の時間経過後に出力をオフからオンとし前記直流電圧検出信号がオンからオフに切り替わったときには直ちに出力をオンからオフとする第２の遅延手段と、前記第１の遅延手段の出力と前記第２の遅延手段の出力とを入力して排他的論理演算を行って該論理演算結果を出力する排他的論理和演算手段と、該排他論理和演算手段の出力がオフからオンとなったときには前記所定の時間経過後に前記欠相検出信号をオフからオンとし前記排他論理和演算手段の出力がオンからオフとなったときには直ちに前記欠相検出信号をオンからオフとする第３の遅延手段とを備える、
ことを特徴とする３相電源欠相検出回路。
【請求項２】
３相交流電源から供給される３相交流電圧を全波整流して直流電圧に変換する回路を備える電力変換装置に用いられ、前記３相交流電源の各相のうちのいずれか１相の欠相を検出する３相電源欠相検出回路であって、
前記３相交流電圧を全波整流して直流電圧に変換するダイオードブリッジと、
該ダイオードブリッジから出力される直流電圧の正極と負極との間の電位差により発生する電圧を入力とし該入力の値が所定の値以上となった場合には直流電圧検出信号をオンとし前記入力の値が所定の値より小さい場合には前記直流電圧検出信号をオフとする電圧検出手段と、
該直流電圧検出信号がオン・オフを繰り返す矩形波となった場合に欠相が発生したとして欠相検出信号をオンする欠相判別手段と、
を備え、
前記欠相判別手段は、前記直流電圧検出信号を入力し前記直流電圧検出信号がオフからオンに切り替わったときには直ちに出力をオフからオンとし前記直流電圧検出信号がオンからオフに切り替わったときには所定の時間経過後に出力をオンからオフとする第１の遅延手段と、前記直流電圧検出信号を入力し前記直流電圧検出信号がオフからオンに切り替わったときには所定の時間経過後に出力をオフからオンとし前記直流電圧検出信号がオンからオフに切り替わったときには直ちに出力をオンからオフとする第２の遅延手段と、前記第１の遅延手段の出力と前記第２の遅延手段の出力とを入力して排他的論理演算を行って該論理演算結果を出力する排他的論理和演算手段と、該排他論理和演算手段の出力がオフからオンとなったときには前記所定の時間経過後に前記欠相検出信号をオフからオンとし前記排他論理和演算手段の出力がオンからオフとなったときには直ちに前記欠相検出信号をオンからオフとする第３の遅延手段とを備える、
ことを特徴とする３相電源欠相検出回路。
【請求項３】
３相交流電源から供給される３相交流電圧を全波整流して直流電圧に変換する回路を備える電力変換装置に用いられ、前記３相交流電源の各相のうちのいずれか１相の欠相を検出する３相電源欠相検出回路であって、
前記３相交流電圧を全波整流して直流電圧に変換するダイオードブリッジと、
該ダイオードブリッジから出力される直流電圧の正極と負極との間の電位差により発生する電圧を入力とし該入力の値が所定の値以上となった場合には直流電圧検出信号をオンとし前記入力の値が所定の値より小さい場合には前記直流電圧検出信号をオフとする電圧検出手段と、
該直流電圧検出信号がオン・オフを繰り返す矩形波となった場合に欠相が発生したとして欠相検出信号をオンする欠相判別手段と、
を備え、
前記電圧検出手段は、前記入力となる電圧が印加される抵抗と該抵抗に発光ダイオードが直列に接続されフォトトランジスタのコレクタがプルアップされたフォトカプラとを備え、該コレクタの出力を前記直流電圧検出信号とし、
前記欠相判別手段は、前記直流電圧検出信号を入力し前記直流電圧検出信号がオフからオンに切り替わったときには直ちに出力をオフからオンとし前記直流電圧検出信号がオンからオフに切り替わったときには所定の時間経過後に出力をオンからオフとする第１の遅延手段と、前記直流電圧検出信号を入力し前記直流電圧検出信号がオフからオンに切り替わったときには所定の時間経過後に出力をオフからオンとし前記直流電圧検出信号がオンからオフに切り替わったときには直ちに出力をオンからオフとする第２の遅延手段と、前記第１の遅延手段の出力と前記第２の遅延手段の出力とを入力して排他的論理演算を行って該論理演算結果を出力する排他的論理和演算手段と、該排他論理和演算手段の出力がオフからオンとなったときには前記所定の時間経過後に前記欠相検出信号をオフからオンとし前記排他論理和演算手段の出力がオンからオフとなったときには直ちに前記欠相検出信号をオンからオフとする第３の遅延手段とを備える、
ことを特徴とする３相電源欠相検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、３相交流電源から供給される３相交流電圧を全波整流して直流電圧に変換する回路を備える電力変換装置に用いられ、３相交流電源の各相のうちのいずれか１相の欠相を検出する３相電源欠相検出回路に関する。
【０００２】
【従来の技術】
３相交流電源から供給される３相交流電圧を入力してそれを直流電圧に変換する電力変換装置では、３相交流電源の各相のうちのいずれか１相の欠相が発生した状態でそのまま運転を続けた場合、変換された直流電圧の値は大きく脈動するため、正常な運転を行うことが困難となり、装置の信頼性が著しく低下する。そのため、このような電力変換装置では、３相交流電源の各相のうちのいずれか１相の欠相を何らかの方法で検出し、欠相が検出された場合には、運転を停止するように設計されている。
【０００３】
３相交流電源の各相のうちのいずれか１相の欠相を検出する従来の技術としては、以下に示すようなものがある。まず、特開昭５２−２３６４１号公報には、３相交流電源の各相と中性線との間に、フォトカプラのような絶縁回路を有する電圧検出手段である検出チャネルを各相毎に備え、各検出チャネルの出力をオア回路に入力し、そのオア回路の出力を単安定マルチバイブレータに入力して、一定時間だけ３相交流電源の各相のうちのいずれか１相が欠相していることを示す欠相検出信号の出力を保持する３相電源欠相検出回路が記載されている。
【０００４】
また、特開平５−６８３２７号公報には、３相交流電源の各相間にフォトカプラのような絶縁回路を有する電圧検出手段を備え、各電圧検出手段の出力信号を１つの信号にまとめ、その信号の積分値を求め、その積分値と基準値とを比較して欠相か否かを判断する３相電源欠相検出回路が開示されている。
【０００５】
図８は、特開平８−１０７５８０号公報に開示されている３相交流電源欠相検出回路の構成を示す回路図である。図８に示す３相交流電源欠相検出回路５７は、３相電源５から供給される３相交流電圧を直流電圧に変換し、その直流電圧を任意の周波数の交流電圧に変換し、その交流電圧によってモータ７を駆動する電力変換装置であるインバータ装置６に用いられている。
【０００６】
３相交流電源欠相検出回路５７は、電圧検出手段としてフォトカプラ１、２を備えている。フォトカプラ１は、入力ダイオード１１と出力トランジスタ１２とから構成されている。入力ダイオード１１は、ダイオード１３と逆極性であり、３相電源５のＲ相と疑似中性点Ｍとの間に接続され、出力トランジスタ１２のコレクタはＣＰＵ４に接続されている。フォトカプラ２は入力ダイオード２１と出力トランジスタ２２とから構成されている。入力ダイオード２１は、ダイオード２３と逆極性であり、３相電源５のＴ相と疑似中性点Ｍとの間に接続され、出力トランジスタ２２のコレクタはＣＰＵ４に接続されている。
【０００７】
フォトカプラ１、２は、疑似中性点Ｍからみた３相交流電圧の各相の電圧値の絶対値が一定の値以上であるときに、ハイレベル（以降Ｈ）となる論理信号ａ、ｂを出力する。ＣＰＵ４は、出力信号ａ、ｂを入力して、３相交流電圧の各相のうちのいずれか１相が欠相しているか否かを判別する欠相判別手段である。
【０００８】
３相電源５のＲ相、Ｔ相と、インバータ装置６の直流電圧の負極側であるＰ端子との間にはそれぞれ抵抗Ｒ１、Ｒ３が挿入されており、３相電源５のＳ相と、インバータ装置６の直流電圧の負極側であるＮ端子との間には抵抗Ｒ２が挿入されている。また、３相電源５のＲ相とダイオード１３のカソードとの間には抵抗Ｒ４が挿入され、３相電源５のＳ相と擬似中性点Ｍとの間には抵抗Ｒ５が挿入され、３相電源５のＴ相とダイオード２３のカソードとの間には抵抗Ｒ６が挿入されている。抵抗Ｒ４、Ｒ５、Ｒ６は３相電源５の各相における擬似中性点Ｍを作りだすための抵抗である。ダイオードＤ1は擬似中性点Ｍを作る抵抗Ｒ４の電流通電方向を制限するためのものである。ＩD1はフォトカプラ１の入力ダイオード１１の順方向電流、ＩD2はフォトカプラ２の入力ダイオード２１の順方向電流である。
【０００９】
この３相電源欠相検出回路では、３相電源５の各相がすべて正常であるときには、出力信号ａ、ｂはともにＨとＬを繰り返す短形波出力となり、３相電源５が遮断されたときには、出力信号ａ、ｂはともにＨとなる。そして、Ｒ相が欠相したときには、出力信号ａはＨとなり、出力信号ｂはＨとローレベル（以降Ｌ）を繰り返す短形波出力となる。また、Ｓ相が欠相したときには、出力信号ｂはＨとなり、出力信号ａはＨとＬを繰り返す矩形波出力となる。さらに、Ｔ相が欠相したときには出力信号ｂはＨとなり、出力信号ａはＨとＬを繰り返す矩形波出力となる。ＣＰＵ４は、出力信号ａ、ｂのどちらか一方だけがＨならば３相のうちいずれか１相が欠相したと判定している。
【００１０】
上述した３つの従来の３相電源欠相検出回路では、３相交流電源の３相の相電圧もしくは３相間の相間電圧をそれぞれ別々に検出する必要があるため、電圧検出手段が常に２個以上必要となる。このような電圧検出手段には入力と出力を電気的に絶縁するために、フォトカプラのような絶縁回路が備えられている。フォトカプラのような絶縁回路は高価であり、電圧検出手段の数が多ければ、電力変換装置の部品コストは増大する。
【００１１】
さらに、従来の３相電源欠相検出回路では、電圧検出手段は３相交流電源の３相の相電圧もしくは３相間の相間電圧を直接入力電圧としている。このような電圧検出手段には入力と出力を電気的に絶縁するために、フォトカプラのような絶縁回路が備えられている。フォトカプラの発光ダイオードに流れる電流が交流であった場合、経年変化によってフォトカプラの電流伝達率（ＣＴＲ）は低下する。そのため、従来の３相電源欠相検出回路では、電圧検出手段に入力される電圧の検出レベルが変化して、安定した３相電源欠相の検出が困難になる。
【００１２】
【発明が解決しようとする課題】
以上述べたように、従来の３相電源欠相検出回路は、以下に示す２つの問題点を有している。
（１）  ３相交流電源の３相の相電圧もしくは３相間の相間電圧をそれぞれ別々に検出する必要があるため、電圧検出手段が少なくとも２個以上必要となり、電力変換装置の部品コストが高くなる。
（２）  電圧検出手段としてフォトカプラのような絶縁回路を使用した場合、経年変化によってフォトカプラのＣＴＲは低下する。そのため、電圧検出手段の入力される電圧の検出レベルが変化して、安定した３相電源欠相の検出が困難になる。
【００１３】
本発明は、３相交流電圧を検出する電圧検出手段の数を削減し、３相交流電源の各相のうちのいずれか１相の欠相検出を安定して行うことができる３相電源欠相検出回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明の３相電源欠相検出回路は、
アノードが前記３相交流電源の各相にそれぞれ接続されカソードが互いに接続された３つのダイオードと、
前記直流電圧の負極と前記各ダイオードのカソードとの間の電位差により発生する電圧を入力とし該入力の値が所定の値以上となった場合には直流電圧検出信号をオンとし前記入力の値が所定の値より小さい場合には前記直流電圧検出信号をオフとする電圧検出手段と、
該直流電圧検出信号がオン・オフを繰り返す矩形波となった場合に欠相が発生したとして欠相検出信号をオンする欠相判別手段と、
を備え、
前記欠相判別手段は、前記直流電圧検出信号を入力し前記直流電圧検出信号がオフからオンに切り替わったときには直ちに出力をオフからオンとし前記直流電圧検出信号がオンからオフに切り替わったときには所定の時間経過後に出力をオンからオフとする第１の遅延手段と、前記直流電圧検出信号を入力し前記直流電圧検出信号がオフからオンに切り替わったときには所定の時間経過後に出力をオフからオンとし前記直流電圧検出信号がオンからオフに切り替わったときには直ちに出力をオンからオフとする第２の遅延手段と、前記第１の遅延手段の出力と前記第２の遅延手段の出力とを入力して排他的論理演算を行って該論理演算結果を出力する排他的論理和演算手段と、該排他論理和演算手段の出力がオフからオンとなったときには前記所定の時間経過後に前記欠相検出信号をオフからオンとし前記排他論理和演算手段の出力がオンからオフとなったときには直ちに前記欠相検出信号をオンからオフとする第３の遅延手段とを備える。
本発明の他の３相電源欠相検出回路は、
３相交流電圧を全波整流して直流電圧に変換するダイオードブリッジと、
該ダイオードブリッジから出力される直流電圧の正極と負極との間の電位差により発生する電圧を入力とし該入力の値が所定の値以上となった場合には直流電圧検出信号をオンとし前記入力の値が所定の値より小さい場合には前記直流電圧検出信号をオフとする電圧検出手段と、
該直流電圧検出信号がオン・オフを繰り返す矩形波となった場合に欠相が発生したとして欠相検出信号をオンする欠相判別手段と、
を備え、
前記欠相判別手段は、前記直流電圧検出信号を入力し前記直流電圧検出信号がオフからオンに切り替わったときには直ちに出力をオフからオンとし前記直流電圧検出信号がオンからオフに切り替わったときには所定の時間経過後に出力をオンからオフとする第１の遅延手段と、前記直流電圧検出信号を入力し前記直流電圧検出信号がオフからオンに切り替わったときには所定の時間経過後に出力をオフからオンとし前記直流電圧検出信号がオンからオフに切り替わったときには直ちに出力をオンからオフとする第２の遅延手段と、前記第１の遅延手段の出力と前記第２の遅延手段の出力とを入力して排他的論理演算を行って該論理演算結果を出力する排他的論理和演算手段と、該排他論理和演算手段の出力がオフからオンとなったときには前記所定の時間経過後に前記欠相検出信号をオフからオンとし前記排他論理和演算手段の出力がオンからオフとなったときには直ちに前記欠相検出信号をオンからオフとする第３の遅延手段とを備える。
本発明のさらに他の３相電源欠相検出回路は、
３相交流電圧を全波整流して直流電圧に変換するダイオードブリッジと、
該ダイオードブリッジから出力される直流電圧の正極と負極との間の電位差により発生する電圧を入力とし該入力の値が所定の値以上となった場合には直流電圧検出信号をオンとし前記入力の値が所定の値より小さい場合には前記直流電圧検出信号をオフとする電圧検出手段と、
該直流電圧検出信号がオン・オフを繰り返す矩形波となった場合に欠相が発生したとして欠相検出信号をオンする欠相判別手段と、
を備え、
前記電圧検出手段は、前記入力となる電圧が印加される抵抗と該抵抗に発光ダイオードが直列に接続されフォトトランジスタのコレクタがプルアップされたフォトカプラとを備え、該コレクタの出力を前記直流電圧検出信号とし、
前記欠相判別手段は、前記直流電圧検出信号を入力し前記直流電圧検出信号がオフからオンに切り替わったときには直ちに出力をオフからオンとし前記直流電圧検出信号がオンからオフに切り替わったときには所定の時間経過後に出力をオンからオフとする第１の遅延手段と、前記直流電圧検出信号を入力し前記直流電圧検出信号がオフからオンに切り替わったときには所定の時間経過後に出力をオフからオンとし前記直流電圧検出信号がオンからオフに切り替わったときには直ちに出力をオンからオフとする第２の遅延手段と、前記第１の遅延手段の出力と前記第２の遅延手段の出力とを入力して排他的論理演算を行って該論理演算結果を出力する排他的論理和演算手段と、該排他論理和演算手段の出力がオフからオンとなったときには前記所定の時間経過後に前記欠相検出信号をオフからオンとし前記排他論理和演算手段の出力がオンからオフとなったときには直ちに前記欠相検出信号をオンからオフとする第３の遅延手段とを備える。
【００１５】
本発明の３相電源欠相検出回路では、電圧検出手段によって検出される電圧を３相交流電圧の相電圧もしくは相間電圧ではなく、３相交流電源から変換された直流電圧に基づいた電圧としている。こうすることによって、本発明の３相電源欠相検出回路では、各相毎に電圧検出手段を備える必要がないため、電圧検出手段を１つだけにすることができる。
【００１６】
また、本発明の３相電源欠相検出回路では、電圧検出手段に入力される電圧はほぼ一定の電圧となり、その入力電圧が交流電圧であることに起因する経年変化が発生しなくなる。そのため、本発明の３相電源欠相検出回路では、３相交流電源の各相のうちのいずれか１相の欠相を安定して検出することができる。
【００１７】
【発明の実施の形態】
次に、本発明の実施形態の３相電源欠相検出回路について図面を参照して詳細に説明する。全図において、同一の符号がつけられている構成要素は、すべて同一のものを示す。
【００１８】
（第１の実施形態）
まず、本発明の第１の実施形態の３相電源欠相検出回路について説明する。図１は、本実施形態の３相電源欠相検出回路が用いられている電力変換装置の構成を示す回路図である。この電力変換装置は、３相入力ダイオードブリッジ３３と、平滑コンデンサ３８と、トランジスタモジュール３６と、３相電源欠相検出回路５０とから構成されている。
【００１９】
３相入力ダイオードブリッジ３３は、３相電源５から供給される３相交流電圧を入力して、それらを直流電圧に変換して出力している。平滑コンデンサ３８は、その直流電圧を平滑化している。トランジスタモジュール３６は、平滑コンデンサ３８によって平滑化された直流電圧を入力し、別途入力されるゲート信号により内部に備えるトランジスタをスイッチングし、そのスイッチングにより負荷３７に対して電力を供給している。
【００２０】
本実施形態の３相電源欠相検出回路５０は、３つのダイオード５１と、電圧検出回路３４と、欠相判別回路３５とから構成されている。３つのダイオード５１は、カソードが３相電源５の各相にそれぞれ接続されており、アノードがＮ１端子において互いに接続されている。
【００２１】
３相電源欠相検出回路５０は、３相入力ダイオードブリッジ３３の直流電圧の出力の正極側の端子であるＰ端子と、ダイオード５１の各アノードの接続端子であるＮ１端子との間の電位差によって発生する電圧により、３相交流電源の各相のうちのいずれか１相の欠相を検出するものである。３相電源５の各相に欠相が発生していない場合には、Ｐ端子の電位と、Ｒ相、Ｓ相、Ｔ相いずれか１相のうち電位が最低となっている相の電位との間には電位差が常に生じており、Ｐ端子とＮ１端子との間には常に電位差が生じている。しかし、３相電源５の各相のうちのいずれか１相に欠相が発生している場合には、３相入力ダイオードブリッジ３３の直流電圧の脈動が大きくなり、Ｐ端子とＮ１端子との間の電位差も大きく脈動する。したがって、３相電源欠相検出回路３４は、その電位差の脈動を検出し、その電位差の脈動が所定のレベル以上となった場合には欠相が発生したとして、欠相検出信号５３をオンする。
【００２２】
電圧検出回路３４は、Ｐ端子とＮ１端子との間の電位差により発生する電圧を入力とし、その入力の値が所定の値以上となった場合には入力とは電気的に絶縁されている直流電圧検出信号５２をオンとし、入力の値が所定の値より小さい場合には直流電圧検出信号５２をオフとする。欠相判別回路３５は、直流電圧検出信号５２がオン・オフを繰り返す矩形波となった場合に欠相を検出したとして欠相検出信号５３をオンする。
【００２３】
図２は、本実施形態の３相電源欠相検出回路５０における電圧検出回路の構成を示す回路図である。図２の電圧検出回路では、直流電圧検出信号５２がＨの状態をオンの状態であるとする。本実施形態の３相電源欠相検出回路では、図２（ａ）の電圧検出回路３４が用いられているが、本実施形態の３相電源欠相検出回路は、この電圧検出回路３４の代わりに、図２（ｂ）の電圧検出回路１３４、図２（ｃ）の電圧検出回路２３４を用いることもできる。
【００２４】
図２（ａ）の電圧検出回路３４は、抵抗４０、４１と、フォトカプラ４２とから構成されている。抵抗４１とフォトカプラ４２の発光ダイオードとは、直列に接続され、Ｐ端子とＮ１端子との間の電位差により発生する電圧が印加される。フォトカプラ４２のフォトトランジスタのコレクタは、抵抗４０によって電圧値Ｖｃｃ（５Ｖ）にプルアップされており、発光ダイオードが発光していないときには、フォトカプラ４２のフォトトランジスタの出力はＨとなる。電圧検出回路３４は、このフォトカプラ４２のフォトトランジスタのコレクタ出力を直流電圧検出信号５２とする。
【００２５】
前述のように、Ｐ端子とＮ１端子の間の電位差がある場合には、その電位差により発生する電圧によって抵抗４１に電流が流れる。すると、フォトカプラ４２の発光ダイオードにも電流が流れて、発光ダイオードは発光する。発光ダイオードに流れる電流が所定の値以上、すなわちＰ端子とＮ１端子との間の電位差が所定の値以上となった場合、フォトカプラ４２のフォトトランジスタはオンとなり、フォトトランジスタの出力、すなわち直流電圧検出信号５２はＬとなる。しかし、Ｒ相、Ｓ相、Ｔ相のうち少なくとも１相が欠相すると、Ｐ端子とＮ１端子との間の電位差がほぼ零となる期間が発生し、その期間では、フォトトランジスタがオフして、直流電圧検出信号はＨとなる。
【００２６】
図２（ｂ）の電圧検出回路１３４は、図２（ａ）の電圧検出回路３４の構成要素の他に、定電圧ダイオード４３をさらに備えている。定電圧ダイオード４３は、カソードがフォトカプラ４２の発光ダイオードのカソードに接続され、アノードがＮ１端子に接続されている。電圧検出回路１３４では、定電圧ダイオード４３を備えることによってフォトカプラ４２のフォトトランジスタがオンとなるＰ端子とＮ１端子との間の電位差により発生する電圧の値を調整することができる。
【００２７】
図２（ｃ）の電圧検出回路２３４は、抵抗４１、４４と、絶縁アンプ４５と、比較器４６とから構成されている。絶縁アンプ４５は、抵抗４１と抵抗４４とに分圧された電圧を入力して、その電圧を所定倍増幅して出力する。比較器４６は、絶縁アンプ４５から出力された電圧と、直流電源４７から出力される所定の値である基準電圧値とを比較して、絶縁アンプ４５から出力された電圧値が基準電圧値以上である場合には、直流電圧検出信号をＬとし、絶縁アンプ４５から出力された電圧値が基準電圧値より小さい場合には、直流電圧検出信号をＨとする。
【００２８】
本実施形態の３相電源欠相検出回路５０は、電圧検出手段として、電圧検出回路３４の代わりに、電圧検出回路１３４や電圧検出回路２３４を用いることもできる。
【００２９】
図３は、本実施形態の３相電源欠相検出回路５０における欠相判別回路３５の構成を示す回路図である。欠相判別回路３５は、５つのシュミットトリガ反転ゲート３６１〜３６５と、オフ遅延回路３５１、３５７と、オン遅延回路３５２と、エクスクルーシブオア（以降ＸＯＲ）ゲート３５４とから構成されている。欠相判別回路３５は、欠相検出信号５３がＨである状態を欠相検出信号５３がオンである状態としている。
【００３０】
シュミットトリガ反転ゲート３６１〜３６５は、入力された信号を安定化させるために挿入されている。オフ遅延回路３５１、３５７は、入力された信号がオフからオンに切り替わったときには直ちに出力をオフからオンとし、入力された信号がオンからオフに切り替わったときには所定の時間Ｔ経過後に出力をオンからオフとする。
【００３１】
オン遅延回路３５２は、入力された信号がオフからオンに切り替わったときには所定の時間Ｔ経過後に出力をオフからオンとし、入力された信号がオンからオフに切り替わったときには直ちに出力をオンからオフとする。ＸＯＲゲート３５４は、２つの入力の排他的論理演算を行って該論理演算結果を出力する。
【００３２】
図２の電圧検出回路から出力された直流電圧検出信号５２は、シュミットトリガ反転ゲート３６１を介してオフ遅延回路３５１とオン遅延回路３５２とに入力されている。オフ遅延回路３５１の出力とオン遅延回路３５２の出力とは、それぞれシュミットトリガ反転ゲート３６２、３６３を介してＸＯＲゲート入力３５５、３５６としてＸＯＲゲート３５４に入力されている。ＸＯＲゲート３５４の出力はシュミットトリガ反転ゲート３６４を介してオフ遅延回路３５７に入力され、そのオフ遅延回路３５７の出力はシュミットトリガ反転ゲート３６５を介して欠相検出信号５３として出力されている。
【００３３】
欠相判別回路３５では、第１の遅延手段はシュミットトリガ反転ゲート３６１、３６３およびオン遅延回路３５２とから構成されており、第２の遅延手段はシュミットトリガ反転ゲート３６１、３６２およびオフ遅延回路３５１とから構成されており、第３の遅延手段はシュミットトリガ反転ゲート３６４、３６５およびオフ遅延回路３５７とから構成されている。
【００３４】
直流電圧検出信号５２がＨからＬまたはＬからＨに変化した場合に、それらの遅延時間分だけＸＯＲゲート入力３５５とＸＯＲゲート入力３５６とが異なる場合が発生し、その期間ではＸＯＲゲート３５４の出力はＨとなる。
【００３５】
したがって、この欠相判別回路３５は、直流電圧検出信号５２が、ＨからＬまたはＬからＨに変化したときに、ＸＯＲゲート３５４の出力が所定の期間ＴだけＨとなり、シュミットトリガ反転ゲート３６４、３６５およびオフ遅延回路３５７によってそのＸＯＲゲート３５４の出力がＬからＨになるのを所定の時間Ｔだけ遅らせるものである。
【００３６】
次に、本実施形態の３相電源出力欠相検出回路５０の動作について図４を参照して説明する。図４は、本実施形態の３相電源出力欠相検出回路５０の動作を示すタイミングチャートである。図４には、３相電源５の各相の線間電圧、各相の出力相電圧、Ｐ端子とＮ１端子との電位差、直流電圧検出信号５２、欠相判別回路３５におけるＸＯＲゲート入力３５５、ＸＯＲゲート入力３５６、欠相検出信号５３の変動の様子が示されている。
【００３７】
図２では、時刻ｔ1以前では、３相電源５からの３相交流電圧の供給は停止されている。この時刻ｔ1以前の期間を期間０とする。また、時刻ｔ1から時刻ｔ3までの期間１では、３相電源５から３相交流電圧の供給が行われている。ただし、時刻ｔ1から時刻ｔ2までの期間１では３相電源５の各相に欠相は発生していないが、時刻ｔ2から時刻ｔ3までの期間３では、３相電源５の各相のうちの１相が欠相状態となっている。時刻ｔ3以降の期間３では、３相電源５の各相のうち２相が欠相している状態となっている。
【００３８】
期間０では、各相の線間電圧および出力相電圧は０となっている、したがって、Ｐ端子、Ｎ１端子間に電位差はなく、電圧検出回路３４の抵抗４１に電流は流れない、したがって、電圧検出回路３４から出力される直流電圧検出信号５２はＨとなっている。しかし、欠相判別回路３５のＸＯＲゲート３５４の出力はＬとなっているため、欠相検出信号５２はＬとなっている。
【００３９】
時刻ｔ1において、３相電源５の３相交流電圧供給が開始されると、Ｐ端子とＮ１端子との間に電位差が生じ、電圧検出回路３４の抵抗４１に電流が流れる。その電流値が所定の値に達すると、フォトカプラ４２の発光ダイオードにも電流が流れ、発光ダイオードは発光する。すると、フォトトランジスタがオンして、時刻ｔ1以前では、Ｈであった直流電圧検出信号５２はＬになる。
【００４０】
すると、ＸＯＲゲート入力３５５はＬとなるが、ＸＯＲゲート入力３５６は所定の時間Ｔ経過後にＨからＬになる。するとＸＯＲゲート３５４の出力は所定の時間ＴだけＨとなり、所定の時間Ｔ経過後は再びＬとなる。ＸＯＲゲート３５４の出力が所定の時間ＴだけＨであるときには、シュミットトリガ反転ゲート３６４、３６５およびオフ遅延回路３５７の働きにより、欠相検出信号５３は期間２ではＬのままとなる。オフ遅延回路３５７は、このような欠相が発生していないときにＸＯＲゲート３５４の出力がＨとなった場合に、欠相検出信号５３がオンとならないようにするためのフィルタであるといえる。
【００４１】
時刻ｔ2において、３相電源５の各相のうちのいずれか１相が発生すると、各相の線間電圧および出力相電圧は、期間３に示されるような波形となり、各相の線間電圧の絶対値および出力相電圧の絶対値は、一定間隔で脈動し始める。すると、Ｐ端子とＮ１端子との間に電位差により発生する電圧も、期間３に示すような脈動を始める。この場合、電圧検出回路３４の抵抗４１に流れる電流も脈動し。フォトトランジスタはオンとオフを繰り返すようになる。そのため、直流電圧検出信号５２は、オンとオフを繰り返すような矩形波になる。
【００４２】
直流電圧検出信号５２がオンとオフを繰り返すような矩形波となった場合、ＸＯＲゲート入力３５５はＬのままとなるが、ＸＯＲゲート入力３５６はＨのままとなる。そのため、ＸＯＲゲート３５４の出力はＨとなる。
【００４３】
欠相検出信号５３は期間２では、ＸＯＲゲート３５４の出力はオフ遅延回路３５７の働きにより所定の時間ＴだけＬであった後、Ｈとなる。欠相検出信号がＨになると、電力変換装置は運転を停止する。
【００４４】
時刻ｔ3において、３相電源５の各相のうちの２相が欠相した場合、各相の線間電圧は０となり、Ｐ端子とＮ１端子との間の電位差も０Ｖとなる。するとフォトカプラ４２の発光ダイオードの発光は停止する。するとフォトトランジスタはオフとなり、直流電圧検出信号５２はＨとなる。すると、所定の時間Ｔ経過後、欠相検出信号５３もＨからＬになる。３相電源５の各相のうちの１相が欠相した後に２相が欠相したときには、すでに電力変換装置は運転を停止しているので、欠相を検出する必要はない。
【００４５】
以上述べたように、本実施形態の３相電源欠相検出回路５０では、電圧検出回路３４によって検出される電圧を３相交流電圧の相電圧もしくは相間電圧ではなく、３相交流電源から変換された直流電圧に基づいた電圧としている。こうすることによって、本実施形態の３相電源欠相検出回路５０では、各相毎に電圧検出回路３４を備える必要がないため、電圧検出回路３４を１つだけにすることができる。そのため、フォトカプラの数をフォトカプラ４２の１つだけにすることができる。
【００４６】
また、本実施形態の３相電源欠相検出回路５０では、３相電源５に欠相が発生していないときには、電圧検出回路３４に入力される電圧はほぼ一定の電圧となり、入力される電圧が交流電圧であることに起因する経年変化が発生しなくなる。そのため、本実施形態の３相電源欠相検出回路５０では、３相電源５の各相のうちのいずれか１相の欠相を安定して検出することができる。
【００４７】
（第２の実施形態）
次に、本発明の第２の実施形態の３相電源欠相検出回路について図面を参照して詳細に説明する。図５は、本実施形態の３相電源欠相検出回路を用いた電力変換装置の構成を示す回路図である。この電力変換装置における３相電源欠相検出回路５４では、アノードが３相電源５の各相にそれぞれ入力され、カソードがＰ１端子で互いに接続された３つのダイオード６１とを備えている。電圧検出回路３４は、Ｐ１端子と、３相入力ダイオードブリッジ３３の直流電圧の負極にあるＮ端子との間に挿入されており、この間の電位差により発生する電圧を検出する。Ｐ１端子とＮ端子との間の電位差は、３相電源５の各相に欠相が発生していないときには、ほぼ一定の大きさとなっているが、３相電源５の各相のうちいずれか１相に欠相が発生した場合には、一定の間隔で脈動する。したがって、３相電源５の各相のうちいずれか１相に欠相が発生した場合には、直流電圧検出信号５２は図４の期間３におけるオン・オフを繰り返す矩形波の様になり、この場合、欠相判別回路３５は、欠相検出信号５３をオンとする。
【００４８】
なお、本実施形態の３相電源欠相検出回路５４における電圧検出回路としては、第１の実施形態の３相電源欠相検出回路５０と同様に、図２（ａ）の電圧検出回路３４、図２（ｂ）の電圧検出回路１３４、図２（ｃ）の電圧検出回路２３４を用いることができる。
【００４９】
（第３の実施形態）
次に、本発明の第３の実施形態の３相電源欠相検出回路について図面を参照して詳細に説明する。図６は、本実施形態の３相電源欠相検出回路を用いた電力変換装置の構成を示す回路図である。この電力変換装置における３相電源欠相検出回路５５では、電圧検出回路３４は、３相入力ダイオードブリッジ３３の直流電圧の正極側のＰ端子と、３相入力ダイオードブリッジ３３の直流電圧の負極側のＮ端子との間に挿入されており、この間の電位差により発生する電圧を検出する。Ｐ端子と平滑コンデンサ３８との間に挿入されているダイオード６２は、電流の逆流防止用である。
【００５０】
Ｐ端子とＮ端子との間の電位差は、３相電源５の各相に欠相が発生していないときには、ほぼ一定の大きさとなっているが、３相電源５の各相のうちいずれか１相に欠相が発生した場合には、一定の間隔で脈動する。したがって、３相電源５の各相のうちいずれか１相に欠相が発生した場合には、直流電圧検出信号５２は図４の期間３に示すようなオン・オフを繰り返す矩形波となり、この場合、欠相判別回路３５は、欠相検出信号５３をオンとする。
【００５１】
なお、本実施形態の３相電源欠相検出回路５５における電圧検出回路としては、第１の実施形態の３相電源欠相検出回路５０と同様に、図２（ａ）の電圧検出回路３４、図２（ｂ）の電圧検出回路１３４、図２（ｃ）の電圧検出回路２３４を用いることができる。
【００５２】
（第４の実施形態）
次に、本発明の第４の実施形態の３相電源欠相検出回路について図面を参照して詳細に説明する。図７は、本実施形態の３相電源欠相検出回路を用いた電力変換装置の構成を示す回路図である。この電力変換装置における３相電源欠相検出回路５５は、第２のダイオードブリッジである３相入力ダイオードブリッジ６０を備えている。３相入力ダイオードブリッジ６０は、３相入力ダイオードブリッジ３３と同様に、３相電源５から供給される３相交流電圧を全波整流して直流電圧に変換する。電圧検出回路３４は、３相入力ダイオードブリッジ６０の直流電圧の正極側のＰ１端子と、３相入力ダイオードブリッジ６０の直流電圧の負極側のＮ１端子との間に挿入されている。
【００５３】
Ｐ１端子とＮ１端子との間の電位差により発生する電圧は、３相電源５の各相に欠相が発生していないときには、ほぼ一定の大きさとなっているが、３相電源５の各相のうちいずれか１相に欠相が発生した場合には、一定の間隔で脈動する。したがって、３相電源５の各相のうちいずれか１相に欠相が発生した場合には、直流電圧検出信号５２が図４の期間３に示すようなオンオフを繰り返す矩形波となり、欠相判別回路３５は、３相電源５の各相のうちのいずれか１相の欠相を検出したとして欠相検出信号５３をオンする。
【００５４】
なお、本実施形態の３相電源欠相検出回路５６における電圧検出回路としては、第１の実施形態の３相電源欠相検出回路５０と同様に、図２（ａ）の電圧検出回路３４、図２（ｂ）の電圧検出回路１３４、図２（ｃ）の電圧検出回路２３４を用いることができる。
【００５５】
また、第１〜第４の実施形態の３相電源欠相検出回路では、図４に示すように、３相電源５の３相交流電圧の供給が停止しているときには直流電圧検出信号５２がＨのままとなっているので、３相電源５の３相交流電圧の供給が停止していることも検出することが可能である。
【００５６】
【発明の効果】
本発明の３相電源欠相検出回路は、以下に示す２つの効果を有する。
【００５７】
（１）  本発明の３相電源欠相検出回路では、電圧検出回路によって検出される電圧を３相交流電圧の相電圧もしくは相間電圧ではなく、３相交流電源から変換された直流電圧に基づいた電圧とすることにより、各相毎に電圧検出回路を備える必要がないため、電圧検出手段を１つだけにすることができる。
【００５８】
（２）  本発明の３相電源欠相検出回路では、電圧検出回路に入力される電圧は、３相交流電源の各相が欠相していないときにはほぼ一定の電圧となり、その入力電圧が交流電圧であることに起因する経年変化が発生しなくなるため、３相交流電源の各相のうちのいずれか１相の欠相を安定して検出することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の３相電源欠相検出回路を用いた電力変換装置の構成を示す回路図である。
【図２】本発明の第１の実施形態の３相電源欠相検出回路における電圧検出回路の構成を示す回路図である。
【図３】本発明の第１の実施形態の３相電源欠相検出回路における欠相判別回路の構成を示す回路図である。
【図４】本発明の第１の実施形態の３相電源欠相検出回路の動作を示すグラフである。
【図５】本発明の第２の実施形態の３相電源欠相検出回路を用いた電力変換装置の構成を示す回路図である。
【図６】本発明の第３の実施形態の３相電源欠相検出回路を用いた電力変換装置の構成を示す回路図である。
【図７】本発明の第４の実施形態の３相電源欠相検出回路を用いた電力変換装置の構成を示す回路図である。
【図８】従来の３相電源欠相検出回路の構成を示す回路図である。
【符号の説明】
１、２    フォトカプラ
４    ＣＰＵ
５    ３相電源
６    インバータ装置
７    モータ
１１、２１    入力ダイオード
１２、２２    出力トランジスタ
１３、２３    ダイオード
３４、１３４、２３４    電圧検出回路
３５    欠相判別回路
３６    トランジスタモジュール
３７    負荷
４０、４１、４４    抵抗
４３    定電圧ダイオード
４４    抵抗
４５    絶縁アンプ
４６    比較器
４７    直流電源
５０、５４〜５７    ３相電源欠相検出回路
５２    直流電圧検出信号
５３    欠相検出信号
６０    ３相入力ダイオードブリッジ
６１、６２    ダイオード
３５１、３５７    オフ遅延回路
３５２    オン遅延回路
３５４    ＸＯＲゲート
３５５、３５６    ＸＯＲゲート入力
３６１〜３６５    シュミットトリガ反転ゲート
Ｃ1、Ｃ2、Ｃ3    コンデンサ
Ｄ1    ダイオード
Ｒ１、Ｒ２、Ｒ３    抵抗
Ｒ４、Ｒ５、Ｒ６    抵抗
【図１】
0004687839.tif 000002
【図２】
0004687839.tif 000003
【図３】
0004687839.tif 000004
【図４】
0004687839.tif 000005
【図５】
0004687839.tif 000006
【図６】
0004687839.tif 000007
【図７】
0004687839.tif 000008
【図８】
0004687839.tif 000009