(57)【特許請求の範囲】
【請求項１】
正または負の温度係数を有する電圧を出力する第１の電圧源回路と、
温度係数を持たない電圧を生成し該電圧に比例した第１及び第２の各基準電圧をそれぞれ出力する第２の電圧源回路と、
前記第１の電圧源回路からの正または負の温度係数を有する出力電圧から前記第２の基準電圧を減算する減算回路と、
前記減算回路からの出力電圧と前記第１の基準電圧とを比較する比較回路から構成していることを特徴とする半導体集積回路における温度検出回路。
【請求項２】
前記第２の電圧源回路は、内部で作成した正または負の温度係数を有する電圧を、前記電圧の温度係数と逆の温度係数の入力オフセット電圧を有する増幅回路に入力して得たものである請求項１記載の半導体集積回路における温度検出回路。
【請求項３】
正または負の温度係数を有する電圧を出力する第１の電圧源回路と、
内部で作成した正または負の温度係数を有する電圧に第１の電圧源回路よりの電圧を加算して温度係数を持たない電圧を生成し、該電圧に比例した第１及び第２の各基準電圧をそれぞれ出力する第２の電圧源回路と、
前記第１の電圧源回路からの正または負の温度係数を有する出力電圧から前記第２の基準電圧を減算する減算回路と、
前記減算回路からの出力電圧と前記第１の基準電圧とを比較する比較回路から構成していることを特徴とする半導体集積回路における温度検出回路。
【請求項４】
前記減算回路および前記比較回路からなる回路を複数系統備え、前記各回路にそれぞれ異なる値の基準電圧を入力する請求項１〜３のいずれかに記載の半導体集積回路における温度検出回路。
【請求項５】
前記第１の電圧源回路は、同一の導電型で不純物濃度の異なるゲートを持つ複数の電界効果トランジスタから構成している請求項１〜４のいずれかに記載の半導体集積回路における温度検出回路。
【請求項６】
前記第１の電圧源回路は、高濃度ｎ型ゲートの第１の電界効果トランジスタと、低濃度ｎ型ゲートの第２の電界効果トランジスタと、第２の電界効果トランジスタにゲート電位を与えるための第３の電界効果トランジスタと少なくとも１つ以上の抵抗からなるソースフォロア回路から構成している請求項５記載の半導体集積回路における温度検出回路。
【請求項７】
前記第２の電圧源回路は、異種導電型のゲートを持つ複数の電界効果トランジスタから構成している請求項１〜４のいずれかに記載の半導体集積回路における温度検出回路。
【請求項８】
前記第２の電圧源回路は、高濃度ｎ型ゲートの第１の電界効果トランジスタと、高濃度ｐ型ゲートの第２の電界効果トランジスタと、第２の電界効果トランジスタにゲート電位を与えるための第３の電界効果トランジスタと少なくとも１つ以上の抵抗からなるソースフォロア回路から構成している請求項７記載の半導体集積回路における温度検出回路。
【請求項９】
前記減算回路は、第１のオペアンプと第１〜第４の抵抗からなる差動増幅器と、第２のオペアンプからなるボルテージ・フォロアから構成している請求項１〜４のいずれかに記載の半導体集積回路における温度検出回路。
【請求項１０】
前記減算回路は、第１のオペアンプと第１〜第４の抵抗からなる差動増幅器で構成しており、前記第１〜第４の抵抗の抵抗値を、前記第２の電圧源回路のソースフォロア回路を構成する抵抗の抵抗値より大きくした請求項１〜４のいずれかに記載の半導体集積回路における温度検出回路。
【請求項１１】
前記比較回路は、前記第２の電圧源回路のソースフォロア回路の出力がゲートに入力する第１の電界効果トランジスタと前記減算回路の出力がゲートに入力する第２の電界効果トランジスタを入力トランジスタとした差動増増幅回路からなり、前記両入力電圧の大小を比較して所定の判定信号を出力する請求項１〜４のいずれかに記載の半導体集積回路における温度検出回路。
【請求項１２】
前記第２の電源回路で生成された前記温度係数を持たない基準電圧を外部出力する請求項１〜１１のいずれかに記載の半導体集積回路における温度検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、温度検出回路や温度計などに適用される温度検出回路に関する。
【０００２】
【従来の技術】
半導体集積回路に大きな電流が流れたり、周囲温度が上昇して半導体集積回路が高温になると、半導体集積回路は破壊されてしまう。この破壊を防ぐためには、温度を検出し、高温になると半導体集積回路の動作速度を遅くしたり、動作そのものを停止させたりすることが必要になる。このような機能を有する回路は、絶対温度に比例するPTAT(poportional-to-absolute-Temperature)電圧を発生するPTAT電圧発生回路と、基準電圧を発生する基準電圧発生回路と、両者の出力を比較処理する比較回路から構成されている。
【０００３】
基準電圧は、あらかじめ半導体集積回路を制御させたい温度ＴでのPTAT電圧に合わせてあり、温度が高くなってPTAT電圧発生回路よりのPTAT電圧がその基準電圧を超えると、比較回路は、半導体集積回路の動作を制御する信号をアクティブにする。
【０００４】
このPTAT電圧および基準電圧の精度が悪いと、半導体集積回路が動作温度範囲内であるにもかかわらず制御信号がアクティブになってしまい半導体集積回路の動作を制御してしまったり、動作温度範囲を超えているにもかかわらず制御信号がアクティブにならず半導体回路の破壊を引き起こしたりする。したがってこの種の温度保護回路ではPTAT電圧および基準電圧の双方の精度が重要となる。
【０００５】
従来は、PTAT電圧を精度良く取り出せる温度範囲が狭かったり、PTAT電圧の温度係数を自由に設定できなかったり、また、温度係数を持たない基準電圧を作るのも容易ではなかった。
【０００６】
そこで上記課題を解決するものとして、特開2001−284464号公報(特許文献１)にて“ゲートの仕事関数差の原理”を応用した「電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路」が知られている(特許文献１)。
【０００７】
【特許文献１】
特開2001−284464号「電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路」（請求項１、図６）
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献１のものは、高温で安定動作できるようになったが、低電圧では動作しないという課題があった。
【０００９】
本発明の目的は、高温動作が可能で、さらに高精度かつ低電圧動作可能な温度検出回路を得ることである。
【００１０】
【課題を解決するための手段】
本発明の第１態様による温度検出回路は、正または負の温度係数を有する電圧を出力する第１の電圧源回路と、温度係数を持たない電圧を生成し該電圧に比例した第１及び第２の各基準電圧をそれぞれ出力する第２の電圧源回路と、第１の電圧源回路からの正または負の温度係数を有する出力電圧から、第２の電圧源回路からの温度係数を持たない基準電圧を減算する減算回路と、減算回路からの出力電圧および前記第１の基準電圧を比較する比較回路から構成している。
【００１１】
上記第２の電圧源回路は、正または負の温度係数を有する電圧を発生する回路と、前記電圧の温度係数と逆の温度係数の入力オフセット電圧を有する増幅回路とを備え、発生した前記正または負の温度係数を有する電圧を増幅回路に入力し、その増幅回路の出力を基準電圧として用いる。
【００１２】
本発明の第２態様による温度検出回路は、正または負の温度係数を有する電圧を出力する第１の電圧源回路と、内部で作成した正または負の温度係数を有する電圧に、第１の電圧源回路よりの電圧を加算して温度係数を持たない電圧を生成し該電圧に比例した第１及び第２の各基準電圧をそれぞれ出力する第２の電圧源回路と、第１の電圧源回路からの温度係数を有する出力電圧から前記第２の基準電圧を減算する減算回路と、前記減算回路からの出力電圧と前記第１の基準電圧とを比較する比較回路から構成している。
【００１３】
【発明の実施の形態】
上記特許文献１に開示の“ゲートの仕事関数の原理”を応用した「温度検出回路」が提案されている(特願2002-81448号)。この温度検出回路は、図１９に示すように、第１の電圧源回路から正の温度係数を有するPTAT電圧であるＶptatと、それを抵抗Ｒ１とＲ２とＲ５で変換したＴvptat(＝(Ｒ１＋Ｒ２＋Ｒ３)/Ｒ３＊Ｖptat)を発生させる。
【００１４】
第２の電圧源回路で発生させた負の温度係数を有する電圧(図示せず)Ｖpnと、Ｖptatを所定の比で変換して得たＶptat'(＝(Ｒ２＋Ｒ３)/Ｒ３＊Ｖptat)とを加算して作った温度係数を持たない基準電圧Ｖrefを発生させ、このＶrefを抵抗Ｒ５とＲ６で変換したＴvref(＝Ｒ６/(Ｒ５＋Ｒ６)＊Ｖref）を発生させる。
【００１５】
図２０に示すように、比較回路では、正の温度係数を有する電圧Ｔvptatと温度係数を持たない基準電圧Ｔvrefを比較することにより、温度Ｔになったかどうかを検出する。この正の温度係数を有する電圧および負の温度係数を有する電圧を発生する第１および第２の電圧源回路にゲートの仕事関数差の原理を応用したため、正または負の温度係数を有する電圧を半導体の動作限界温度まで精度良く発生することができる。また簡単な抵抗分割でその温度係数を調整できるので、温度係数を大きくした高精度版や温度係数を小さくした低電圧版など目的に応じた電圧を得ることができる。さらに基準電圧も前記の正の温度係数を有する電圧と負の温度係数を有する電圧を加算して作っているため、同様に半導体の動作限界温度まで精度良く発生することができる。
【００１６】
また、図１９の応用として複数の温度を検出する回路が考えられる。その例を図２１に示す。図２１は２種類の温度を検出する回路である。第２の電圧源回路でＴvref1とＴvref2を発生させ、これらのＴvref1、Ｔvref2と第１の電圧源回路からのＴvptatを、それぞれ第１の比較回路、第２の比較回路で比較している。この回路の動作は図２２に示すように、Ｔvef1で温度Ｔ１を、Ｔvref2で温度Ｔ２を検出する。例えば、温度Ｔ１で半導体集積回路の動作速度を遅くし、温度Ｔ２で半導体集積回路の動作を停止させるようにすると、より精度の高い制御が可能になる。
【００１７】
しかしながら、図１９の温度検出回路では、図２３に示すように、高精度版を得るためにＴvptatの温度係数をＴvptat1からＴvptat2のごとく大きくすると、動作電圧も上昇してしまい低電圧動作ができないという欠点があった。また、図２１の回路においても、高精度版を得るためにＴvptatの温度係数をＴvptat1からＴvptat2のごとく大きくすると、動作電圧も上昇してしまい低電圧動作ができないという課題が残されていた。
【００１８】
（実施の形態１）
図１は本発明の実施の形態１を示した概略ブロック図である。図１に示すように、絶対温度に比例して正または負の温度係数を有するPTAT電圧であるＳvptatを発生する第１の電圧源回路と、温度係数を持たない第１の基準電圧Ｖrefおよび第２の基準電圧Ｔvrefおよび第３の基準電圧Ｓvrefを発生する第２の電圧源回路と、第１の電圧源回路からの出力Ｓvptatと第３の基準電圧Ｓvrefを差動増幅し、その結果をＴvptatとして出力する減算回路と、このＴvptatと第２の基準電圧Ｔvrefを比較し、その比較結果Ｔoutを出力する比較回路から構成される。第２の電圧源回路には、上述した特許文献１に開示のゲートの仕事関数差の原理を応用した電圧源回路を採用している。
【００１９】
図２に、実施の形態１に基づく実施例１の回路図を示し、本回路はｎ型基板上に構築している。第１の電圧源回路は、ＮＰＮトランジスタＴr1で構成されている。このＴr1のベースをコレクタに接続し、エミッタをＧＮＤ電源に接続することにより、コレクタからＳvptatを出力している。なお、このＮＰＮ型トランジスタは、ｎ型基板内のｐウェルをベースにし、そのｐウェル内のｎ型拡散をエミッタとコレクタにすることで形成できる。
【００２０】
第２の電圧源回路は、第１の基準電圧源回路および第２の基準電圧源回路からなる。第１の基準電圧源回路は、ｎ型チャネル電界効果トランジスタ(以下単にｎ型トランジスタと記す）Ｍ１、Ｍ２、Ｍ３と抵抗Ｒ２、Ｒ３で構成されている。このｎ型トランジスタＭ１、Ｍ２は基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ１は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は低濃度ｎ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００２１】
このゲートの不純物濃度のみ異なるｎ型トランジスタＭ１とＭ２は、直列に接続され、ｎ型トランジスタＭ１は、ゲートをソースに結線した定電流源となり、ｎ型トランジスタＭ２は、ｎ型トランジスタＭ３と抵抗Ｒ２と抵抗Ｒ３からなるソースフォロア回路によりゲート電位が与えられる。ｎ型トランジスタＭ２のゲートと抵抗Ｒ２と抵抗Ｒ３の接続点からＶptatを、ｎ型トランジスタＭ３のソースと抵抗Ｒ２の接続点からＶptat'を出力している。
【００２２】
第２の基準電圧源回路は、ｐ型トランジスタＭ４、Ｍ５、Ｍ８とｎ型トランジスタＭ６、Ｍ７と抵抗Ｒ４、Ｒ５、Ｒ６で構成されている。このｎ型トランジスタＭ６、Ｍ７は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ６は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ７は高濃度ｐ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００２３】
このゲートの導電型のみ異なるｎ型トランジスタＭ６とＭ７は、差動増幅器の入力トランジスタであり、さらにｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成している。このｎ型トランジスタＭ６のゲートには、第１の基準電圧源回路からの出力Ｖptat'が入力され、ｎ型トランジスタＭ７のゲートには、ｐ型トランジスタＭ８のドレイン、すなわちこの差動増幅器の出力である第１の基準電圧Ｖrefが入力される。この第１の基準電圧Ｖrefは、抵抗Ｒ４、Ｒ５、Ｒ６で分圧され、抵抗Ｒ４と抵抗Ｒ５の接続点から第２の基準電圧Ｔvrefを、抵抗Ｒ５と抵抗Ｒ６の接続点から第３の基準電圧Ｓvrefを出力している。
【００２４】
尚、ｎ型トランジスタで低濃度ｎ型ゲートを持つトランジスタＭ２、ｎ型トランジスタで高濃度ｐ型ゲートを持つトランジスタ７は、素子としては特異なものであり、そのため、回路図中、破線の三角や四角で囲っている。以下の図面においても同様である。
【００２５】
減算回路は、オペアンプＯＰ１、ＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ10から構成されている。オペアンプＯＰ１の反転入力端子には、同オペアンプＯＰ１の出力Ｓvref’が入力され、非反転入力端子には、前記第３の基準電圧Ｓvrefが入力される。オペアンプＯＰ２の反転入力端子には、オペアンプＯＰ１の出力Ｓvref'が抵抗Ｒ７を介して入力され、さらに抵抗Ｒ８を介して同オペアンプＯＰ１の出力Ｔvptatが入力される。オペアンプＯＰ２の非反転入力端子には、第１の電圧源回路からの出力Ｓvptatが抵抗Ｒ９を介して入力され、さらに抵抗Ｒ10を介してＧＮＤ電源と接続している。
【００２６】
第４の比較回路は、オペアンプＯＰ３で構成されている。オペアンプＯＰ３の反転入力端子には、前記第２の基準電圧Ｔvrefが、非反転入力端子には、減算回路からの出力Ｔvptatが入力される。このオペアンプＯＰ３の出力がＴoutとなる。
【００２７】
次に、図２の回路の動作を図３の出力特性図を用いて説明する。まず、第１の電圧源回路は、ＮＰＮトランジスタのダイオード接続を用いているので、図３(ａ)に示すように、負の温度係数を持つPTAT電圧であるＳvptatを出力する。
【００２８】
次に、第２の電圧源回路について説明する。まず、第１の基準電圧源回路は、ゲートをソースに結線をしたｎ型トランジスタＭ１を定電流源とし、ｎ型のトランジスタＭ１とＭ２を直列に接続している。これらの同一の導電型で不純物濃度のみ異なるゲートを持つｎ型トランジスタＭ１とＭ２に、同一の電流が流れるため、特許文献１に記載されている通り、ｎ型トランジスタＭ１のソース・ゲート間電圧とｎ型トランジスタＭ２のソース・ゲート間電圧との電位差が、正の温度係数を有するPTAT電圧になる。
【００２９】
ここではｎ型トランジスタＭ１は、ゲートがソースに結線されているのでソース・ゲート間に電位差はなく、結局ｎ型トランジスタＭ２のソース・ゲート間電圧がPTAT電圧となる。この電圧をＶptatとすると、第１の基準電圧源回路の出力であるＶptat'は、
Ｖptat'＝(Ｒ２＋Ｒ３)/Ｒ３＊Ｖptat…（１）
となる。Ｖptatを（１）式に示す比で変換し、Ｖptat'を発生させる。もともとＶptatは正の温度係数を持つのでＶptat'も正の温度係数を持つ。尚、抵抗名であるＲ２、Ｒ３などは式中ではその抵抗値を示すものとする。
【００３０】
次に、第２の基準電圧源回路は、ｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成し、差動増幅器の入力トランジスタとして、異種導電型のゲートを持つｎ型トランジスタＭ６とＭ７を用いているので、このｎ型トランジスタＭ６とＭ７には同一の電流が流れる。また、この差動増幅器とｐ型トランジスタＭ８の間にフィードバックループが形成されているので、特許文献１に記載されている通り、このｎ型トランジスタＭ６のソース・ゲート間電圧とｎ型トランジスタＭ７のソース・ゲート間電圧との間に、負の温度係数を有するＶpnの入力オフセットを持つ。
【００３１】
したがって、ｎ型トランジスタＭ６のゲートに第１の電圧源回路からＶptat'が印加されると、ｎ型トランジスタＭ７のソース・ゲート間には、Ｖptat'にＶpnを加算した電圧が発生する。この電圧は、正の温度係数を持つＶptatを所定の比で変換したＶptat'と、負の温度係数を持つＶpnを足し合わせているので温度特性を持たない第１の基準電圧Ｖrefが得られる。また、第２の電圧源回路の出力電圧である第２の基準電圧Ｔvrefと第３の基準電圧Ｓvrefは、第１の基準電圧Ｖrefを抵抗Ｒ４、Ｒ５、Ｒ６で分圧したものなので、これらはそれぞれ、
Ｖref＝(Ｒ２＋Ｒ３)/Ｒ３＊Ｖptat＋Ｖpn＝Ｖptat'＋Ｖpn…（２）
Ｔvref＝(Ｒ５＋Ｒ６)/(Ｒ４＋Ｒ５＋Ｒ６)＊Ｖref…（３）
Ｓvref＝Ｒ６/(Ｒ４＋Ｒ５＋Ｒ６)＊Ｖref…（４）
となる。
【００３２】
図３(ｂ)にこれらの各電圧の温度特性を示す。第１の基準電圧源回路からの正の温度係数を持つＶptat'と第２の基準電圧源回路からの負の温度係数を持つＶpnを加算して、第１の基準電圧であるＶrefを発生させている。このＶrefを(３)、(４)式に示す比で変換し、第２の基準電圧Ｔvrefと第３の基準電圧Ｓvrefを発生させる。もともとＶrefは温度係数を持たないので、Ｔvref、Ｓvrefともに温度係数を持たない。
【００３３】
次に、減算回路は、オペアンプＯＰ１、ＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０で構成されている。まず、オペアンプＯＰ１は、ボルテージ・フォロアとして使用しているので、非反転入力端子への入力である第３の基準電源Ｓvrefと同電位の電圧を出力Ｓvref'として得ることができる。このオペアンプＯＰ１は、抵抗Ｒ８、抵抗Ｒ７、抵抗Ｒ６を通して、オペアンプＯＰ２の出力Ｔvptatと第３の基準電圧Ｓvref間に電流パスができてしまい、第２の電圧源回路が出力する各基準電圧が変動してしまうのを防ぐために設けている。
【００３４】
次に、オペアンプＯＰ２は、差動増幅器として使用している。したがって、このオペアンプＯＰ２の出力Ｔvptatは、良く知られている通り、Ｒ７＝Ｒ９、Ｒ８＝Ｒ10とすることで、
Ｔvptat＝(Ｒ８/Ｒ７)＊(Ｓvptat−Ｓvref')…（５）
となる。図３(ｃ)にこれらの各電圧の温度特性を示す。Ｔvptatは、温度がＴ１より低いときは、Ｓvptat＞Ｓvrefなので、（５）式通りになり、温度がＴ１より高いときは、Ｓvptat＜Ｓvrefなので、０Ｖになる。したがって、高精度な温度検出回路を得るために、Ｒ８/Ｒ７の比を大きくして、Ｔvptatの温度係数を大きくしても、Ｔvptatの電圧は、Ｓvref'分、つまり第３の基準電圧Ｓvref分だけ低くなり、先願の回路より低電圧動作が可能となる。
【００３５】
最後に、第４の比較回路は、オペアンプＯＰ３で構成されている。このオペアンプはコンパレータとして使用する。したがって、図３(ｄ)に示すように、温度がＴより低いとＴvref＜Ｔvptatなので、非反転入力端子の方が反転入力端子よりも電位が高いので、コンパレータの出力ＴoutはHighである。温度がＴより高くなるとＴvref＞Ｔvptatなので、反転入力端子の方が非反転入力端子よりも電位が高くなるので、コンパレータの出力ＴoutはLowになる。
【００３６】
このＴoutを半導体集積回路の制御信号に使用すれば、低い動作電圧であっても所定の温度Ｔで半導体集積回路の動作を制御できるようになる。前記第１の基準電圧Ｖrefも当該回路の出力信号として外部に出力することができる。
【００３７】
図４に、実施の形態１に基づく実施例２の回路図を示す。この実施例は、図１のブロック図における実施例であり、本回路をｎ型基板上に構築している。第１の電圧源回路から正の温度係数を有するPTAT電圧としてＶptatを発生し、また、第１、第２の電圧源回路には、特許文献１に開示のゲートの仕事関数差の原理を応用した電圧源回路を採用している。
【００３８】
第１の電圧源回路は、ｎ型トランジスタＭ11、Ｍ12、Ｍ13と抵抗Ｒ12、Ｒ13で構成されている。このｎ型トランジスタＭ11、Ｍ12は基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ11は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ12は低濃度ｎ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００３９】
このゲートの不純物濃度のみ異なるｎ型トランジスタＭ11とＭ12は、直列に接続され、ｎ型トランジスタＭ11は、ゲートをソースに結線した定電流源であり、ｎ型トランジスタＭ12は、ｎ型トランジスタＭ13と抵抗Ｒ12とＲ13からなるソースフォロア回路によりゲート電位が与えられる。ｎ型トランジスタＭ12のゲートと抵抗Ｒ12とＲ13の接続点からＶptatを、ｎ型トランジスタＭ13のソースと抵抗Ｒ12の接続点からＳvptatをそれぞれ出力している。
【００４０】
第２の電圧源回路は、第１の基準電圧源回路と第２の基準電圧源回路からなる。第１の基準電圧源回路は、ｎ型トランジスタＭ１、Ｍ２、Ｍ３と抵抗Ｒ２、Ｒ３で構成されている。このｎ型トランジスタＭ１、Ｍ２は基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ１は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は高濃度ｐ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００４１】
このゲートの導電型のみ異なるｎ型トランジスタＭ１とＭ２は、直列に接続され、ｎ型トランジスタＭ１は、ゲートとソースを結線して定電流源となり、ｎ型トランジスタＭ２は、ｎ型トランジスタＭ３と抵抗Ｒ２とＲ３からなるソースフォロア回路によりゲート電位が与えられる。ｎ型トランジスタＭ２のゲートとｎ型トランジスタＭ３のソースの接続点から負の温度係数を持つＶpnを、抵抗Ｒ２と抵抗Ｒ３の接続点からＶpn'を出力している。
【００４２】
尚、図４中のトランジスタＭ２は、ｎ型トランジスタで高濃度ｐ型ゲートを持ち、一方、図２中のトランジスタＭ２は、ｎ型トランジスタで低濃度ｎ型ゲートを持ち、両者は別個のものであるが、両図での対応をわかりやすくするために、同一の参照名を付している。トランジスタＭ７についても同様である。
【００４３】
第２の基準電圧源回路は、ｐ型トランジスタＭ４、Ｍ５、Ｍ８とｎ型トランジスタＭ６、Ｍ７と抵抗Ｒ４、Ｒ５、Ｒ６で構成されている。このｎ型トランジスタＭ６、Ｍ７は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ６は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ７は低濃度ｎ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００４４】
このゲートの不純物濃度のみ異なるｎ型トランジスタＭ６とＭ７は、差動増幅器の入力トランジスタであり、さらにｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成している。このｎ型トランジスタＭ６のゲートには、第１の基準電圧源回路からの出力Ｖpn'が入力され、ｎ型トランジスタＭ７のゲートには、ｐ型トランジスタＭ８のドレイン、すなわちこの差動増幅器の出力である第１の基準電圧Ｖrefが入力される。この第１の基準電圧Ｖrefは、抵抗Ｒ４、Ｒ５、Ｒ６で分圧され、抵抗Ｒ４とＲ５の接続点から第２の基準電圧Ｔvrefを、抵抗Ｒ５とＲ６の接続点から第３の基準電圧Ｓvrefを出力している。
【００４５】
減算回路は、オペアンプＯＰ１、ＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ10から構成されている。オペアンプＯＰ１の反転入力端子には、同オペアンプＯＰ１の出力Ｓvref'が入力され、非反転入力端子には第３の基準電圧Ｓvrefが入力される。そして、オペアンプＯＰ２の反転入力端子には、オペアンプＯＰ１の出力Ｓvref'が抵抗Ｒ７を介して入力されると共に、抵抗Ｒ８を介してオペアンプＯＰ２の出力Ｔvptatが入力される。オペアンプＯＰ２の非反転入力端子には、第１の電圧源回路からの出力Ｓvptatが抵抗Ｒ９を介して入力され、さらに抵抗Ｒ10を介してＧＮＤ電源と接続している。
【００４６】
比較回路は、オペアンプＯＰ３で構成されている。オペアンプＯＰ３の反転入力端子には、第２の基準電圧Ｔvrefが、非反転入力端子には、第３の減算回路からの出力Ｔvptatが入力している。このオペアンプＯＰ３の出力がＴoutとなる。
【００４７】
次に図４の動作を図５の出力特性図を用いて説明する。まず、第１の電圧源回路は、ゲートをソースに結線したｎ型トランジスタＭ11を定電流源とし、ｎ型のトランジスタＭ11とＭ12を直列に接続している。これらの同一の導電型で不純物濃度のみ異なるゲートを持つｎ型トランジスタＭ11とＭ12には同一の電流が流れるため、特許文献１に記載されている通り、ｎ型トランジスタＭ11のソース・ゲート間電位とｎ型トランジスタＭ12のソース・ゲート間電圧との電位差が、正の温度係数を有するPTAT電圧となる。
【００４８】
ｎ型トランジスタＭ11は、ゲートをソースに結線しているのでソース・ゲート間に電位差がなく、結局ｎ型トランジスタＭ12のソース・ゲート間電圧がPTAT電圧となる。この電圧をＶptatとすると、第１の電圧源回路の出力であるＳvptatは、
Ｓvptat＝(Ｒ12＋Ｒ13)/Ｒ13＊Ｖptat…（６）
となる。これらの電圧の温度特性を図５(ａ)に示す。Ｖptatを(６)式に示す比で変換し、Ｓvptatを発生させる。もともとＶptatは正の温度係数を持つので、Ｓvptatも正の温度係数を持つ。なお、このＳvptatは、図１３に示したＴvptat2ほど大きな温度係数を持つ必要はない。
【００４９】
次に、第２の電圧源回路について説明する。まず、第１の基準電圧源回路は、ゲートをソースに結線したｎ型トランジスタＭ１を定電流源とし、ｎ型のトランジスタＭ１とＭ２を直列に接続している。ゲートの導電型が異なるｎ型トランジスタＭ１とＭ２に、同一の電流が流れるため、特開2001−284464号公報に記載されている通り、ｎ型トランジスタＭ１のソース・ゲート間電位とｎ型トランジスタＭ２のソース・ゲート間電圧との電位差が、負の温度係数を有するPTAT電圧になる。ｎ型トランジスタＭ１は、ゲートをソースに結線しているのでソース・ゲート間に電位差がなく、結局ｎ型トランジスタＭ２のソース・ゲート間電圧が前記PTAT電圧となる。
【００５０】
このPTAT電圧をＶpnとすると、第１の基準電圧源回路の出力であるＶpn'は、Ｖpn'＝Ｒ３/(Ｒ２＋Ｒ３)＊Ｖpｎ…（７）
となる。Ｖpnを（７）式に示す比で変換し、Ｖpn'を発生させる。Ｖpnは負の温度係数を持つためＶpn'も負の温度係数を持つ。
【００５１】
次に、第２の基準電圧源回路は、ｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成し、差動増幅器の入力トランジスタとして、不純物濃度の異なるゲートを持つｎ型トランジスタＭ６とＭ７を用いているので、このｎ型トランジスタＭ６とＭ７には同一の電流が流れる。また、この差動増幅器とｐ型トランジスタＭ８の間にフィードバックループが形成されているので、特開2001−284464号公報に記載されている通り、このｎ型トランジスタＭ６のソース・ゲート間電圧とｎ型トランジスタＭ７のソース・ゲート間電圧との間に正の温度係数を有するＶptatの入力オフセットを持つ。
【００５２】
したがって、ｎ型トランジスタＭ６のゲートに第１の基準電圧源回路からＶpn'が印加されると、ｎ型トランジスタＭ７のソース・ゲート間には、Ｖpn'にＶptatを加算した電圧が発生する。この電圧は、負の温度係数を持つＶpnを所定の比で変換したＶpn'と、正の温度係数を持つＶptatを足し合わせているので、温度特性を持たない第１の基準電圧Ｖrefとなる。また、第２の電圧源回路の出力電圧である第２の基準電圧Ｔvrefと第３の基準電圧Ｓvrefは、第１の基準電圧Ｖrefを抵抗Ｒ４、Ｒ５、Ｒ６で分圧しているので、これらはそれぞれ、
Ｖref＝Ｒ３/(Ｒ２＋Ｒ３)＊Ｖpn＋Ｖptat＝Ｖpn'＋Ｖptat…（８）
Ｔvref＝(Ｒ５＋Ｒ６)/(Ｒ４＋Ｒ５＋Ｒ６)＊Ｖref…（３）
Ｓvref＝Ｒ６/(Ｒ４＋Ｒ５＋Ｒ６)＊Ｖref…（４）
となる。
【００５３】
図５(ｂ）にこれらの電圧の温度特性を示す。第１の基準電圧源回路からの負の温度係数を持つＶpn'と第２の電圧源回路からの正の温度係数を持つＶptat加算して、第１の基準電圧であるＶrefを発生させている。このＶrefを（３）、（４）式に示す比で変換し、第２の基準電圧Ｔvrefと第３の基準電圧Ｓvrefを発生させる。もともとＶrefは温度係数を持たないので、Ｔvref、Ｓvrefともに温度係数を持たない。
【００５４】
次に、減算回路は、オペアンプＯＰ１、ＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ10で構成されている。まず、オペアンプＯＰ１は、ボルテージ・フォロアとして使用しているので、非反転入力端子への入力である第３の基準電源Ｓvrefと同電位の電圧を出力Ｓvref’として得ることができる。このオペアンプＯＰ１は、抵抗Ｒ８、抵抗Ｒ７、抵抗Ｒ６を通して、オペアンプＯＰ２の出力Ｔvptatと第３の基準電圧Ｓvref間に電流パスができ、第２の電圧源回路が出力する各基準電圧が変動してしまうのを防ぐために設けている。
【００５５】
次に、オペアンプＯＰ２は、差動増幅器として使用する。したがって、このオペアンプＯＰ２の出力Ｔvptatは、良く知られている通り、Ｒ７＝Ｒ９、Ｒ８＝Ｒ10とすることで、Ｔvptatは、
Ｔvptat＝(Ｒ８／Ｒ７)＊(Ｓvptat−Ｓvref')…（５）
となる。図５(ｃ)にこれらの電圧の温度特性を示す。Ｔvptatは、温度がＴ１より低いときは、Ｓvptat＜Ｓvrefなので、０Ｖであるが、温度がＴ１より高いときは、Ｓvptaｔ＞Ｓvrefなので、（５)式の電位を出力する。このとき、ＴvptatのＶptatに対する温度係数の比は、(６)、(５)式より、
Ｔvptatの温度係数比＝（Ｒ12＋Ｒ13）/Ｒ13＊Ｒ８／Ｒ７…（９）
となる。
【００５６】
この(９)式の値を、図１９に示した先願の回路でのＴvptatの温度係数比である(Ｒ１＋Ｒ２＋Ｒ５)/Ｒ５と同じにするためには、抵抗Ｒ12、Ｒ13および、抵抗Ｒ７、Ｒ８の抵抗比を調整すれば容易に得られる。例えば、図１９の回路で第１の電圧源回路が発生するＴvptatの温度係数比が５０である場合、本回路では、第１の電圧源回路が発生する温度係数比(＝(Ｒ12＋Ｒ13)／Ｒ13)を“１０”に、第３の減算回路が発生する温度係数比(＝Ｒ８／Ｒ７)を５に設定すれば、Ｔvptatの温度係数比として、先願の回路と同様の“５０”が得られる。したがって、先願の回路のように、第１の電圧源回路だけで、大きな温度係数比を持つＴvptatを発生させる必要がなくなる。
【００５７】
最後に、比較回路は、オペアンプＯＰ３で構成されている。このオペアンプはコンパレータとして使用する。したがって、図５(ｄ)に示すように、温度がＴより低いとＴvref＞Ｔvptatなので、反転入力端子の方が非反転入力端子よりも電位が高いので、コンパレータの出力ＴoutはLowである。温度がＴより高くなるとＴvref＜Ｔvptatなので、非反転入力端子の方が反転入力端子よりも電位が高くなるので、コンパレータの出力ＴoutはHighになる。このＴoutを半導体集積回路の制御信号に使用すれば、所定の温度Ｔで半導体集積回路の動作を制御できるようになる。
【００５８】
なお、第１、第２の実施の形態では、PTAT電圧を出力する第１の電圧源として、ＮＰＮトランジスタのダイオード接続や、ゲートの仕事関数差の原理を応用した電圧源回路を使用したが、PTAT電圧が発生できるのならこれらの回路に限らないのは言うまでもない。同様に、基準電圧を出力する第２の電圧源として、ゲートの仕事関数差の原理を応用した基準電圧回路を用いたが、第２の電圧源回路として、バンドギャップリファレンス回路などを使用してもよい。
【００５９】
（実施の形態２）
図６は本発明の実施の形態２を示した概略ブロック図である。図６に示すように、絶対温度に比例して正の温度係数を有するＰTAT電圧（図示せず）を発生し、このPTAT電圧を抵抗分割回路により得た正の温度係数を有する電圧であるＶptatおよびＳvptatを発生する第１の電圧源回路と、絶対温度に比例して負の温度係数を有する電圧を発生し、この負の温度係数を有する電圧に、Ｖptatを所定の比で変換した値を加算することにより、温度係数を持たない第１の基準電圧Ｖrefおよび第２の基準電圧Ｔvrefおよび第３の基準電圧Ｓvrefを発生する第２の電圧源回路と、第１の電圧源回路からの出力Ｓvptatと第３の基準電圧Ｓvrefを差動増幅し、その結果をＴvptatとして出力する減算回路と、このＴvptatと第２の基準電圧Ｔvrefを比較し、その比較結果Ｔoutを出力する比較回路から構成されている。
【００６０】
第１の電圧源回路が負の温度係数を有する電圧を出力する場合には、第２の電圧源回路内部で発生する電圧は正の温度係数を有する。これらの第１、第２の電圧源回路には、特許文献１に記載のゲートの仕事関数差の原理を応用した電圧源回路を採用している。
【００６１】
図７に、実施の形態２に基づく実施例１の回路図を示し、本回路をｎ型基板上に構築している。第１の電圧源回路は、ｎ型トランジスタＭ１、Ｍ２、Ｍ３と抵抗Ｒ１、Ｒ２、Ｒ３で構成されている。このｎ型トランジスタＭ１、Ｍ２は基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ１は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は低濃度ｎ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００６２】
このゲートの不純物濃度のみ異なるｎ型トランジスタＭ１とＭ２は、直列に接続され、ｎ型トランジスタＭ１は、ゲートをソースに結線した定電流源となり、ｎ型トランジスタＭ２は、ｎ型トランジスタＭ３と抵抗Ｒ１とＲ２とＲ３からなるソースフォロア回路によりゲート電位が与えられる。ｎ型トランジスタＭ２のゲートと抵抗Ｒ２と抵抗Ｒ３の接続点からＶptatを、抵抗Ｒ１とＲ２の接続点からＶptat'を、トランジスタＭ３のソースと抵抗Ｒ１の接続点からＳvptatをそれぞれ出力している。
【００６３】
第２の電圧源回路は、ｐ型トランジスタＭ４、Ｍ５、Ｍ８とｎ型トランジスタＭ６、Ｍ７と抵抗Ｒ４、Ｒ５、Ｒ６で構成されている。このｎ型トランジスタＭ６、Ｍ７は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ６は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ７は高濃度ｐ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００６４】
このゲートの導電型のみ異なるｎ型トランジスタＭ６とＭ７は、差動増幅器の入力トランジスタであり、さらにｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成している。このｎ型トランジスタＭ６のゲートには、第１の電圧源回路からの出力Ｖptat'が入力され、ｎ型トランジスタＭ７のゲートには、ｐ型トランジスタＭ８のドレイン、すなわちこの差動増幅器の出力である第１の基準電圧Ｖrefが入力される。この第１の基準電圧Ｖrefは、抵抗Ｒ４、Ｒ５、Ｒ６で分圧され、抵抗Ｒ４とＲ５の接続点から第２の基準電圧Ｔvrefを、抵抗Ｒ５とＲ６の接続点から第３の基準電圧Ｓvrefを出力している。
【００６５】
減算回路は、オペアンプＯＰ１、ＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ10から構成されている。オペアンプＯＰ１の反転入力端子には、同オペアンプＯＰ１の出力Ｓvref'が入力され、非反転入力端子には、第２の基準電圧Ｓvrefが入力される。また、オペアンプＯＰ２の反転入力端子には、オペアンプＯＰ１の出力Ｓvref'が抵抗Ｒ７を介して入力されると共に抵抗Ｒ８を介してオペアンプＯＰ２の出力Ｔvptatが入力される。オペアンプＯＰ２の非反転入力端子には、第１の電圧源回路からの出力Ｓvptatが抵抗Ｒ９を介して入力しており、さらに抵抗Ｒ10を介してＧＮＤ電源と接続している。
【００６６】
比較回路は、オペアンプＯＰ３で構成されている。オペアンプＯＰ３の反転入力端子には、第２の基準電圧Ｔvrefが、非反転入力端子には、減算回路からの出力Ｔvptatが入力される。このオペアンプＯＰ３の出力がＴoutとなる。
【００６７】
次に図７の回路の動作を図８の温度特性図を用いて説明する。まず、第１の電圧源回路は、ゲートをソースに結線したｎ型トランジスタＭ１を定電流源とし、ｎ型トランジスタＭ１とＭ２を直列に接続している。これらの同一の導電型で不純物濃度のみ異なるゲートを持つｎ型トランジスタＭ１とＭ２には同一の電流が流れるため、特許文献１に記載されている通り、ｎ型トランジスタＭ１のソース・ゲート間電位とｎ型トランジスタＭ２のソース・ゲート間電圧との電位差が、正の温度係数を有するPTAT電圧になる。ｎ型トランジスタＭ１は、ソース、ゲート間が結線されているのでソース・ゲート間に電位差がなく、結局ｎ型トランジスタＭ２のソース・ゲート間電圧が前記PTAT電圧となる。この電圧をＶptatとすると、第１の電圧源回路の出力であるＶptat'とＳvptatは、
Ｖptat'＝(Ｒ２＋Ｒ３)/Ｒ３＊Ｖptat…（１）
Ｓvptat＝(Ｒ１＋Ｒ２＋Ｒ３)/Ｒ３＊Ｖptat…（１０）
となる。
【００６８】
これらの電圧の温度特性を図８(ａ)に示す。Ｖptatを(１)、(１０)式に示す比で変換し、Ｖptat'、Ｓvptatを発生させる。Ｖptatは正の温度係数を持つためこれらも正の温度係数を持つ。なお、このＳvptatは、図２３に示したＴvptat2ほど大きな温度係数を持つ必要はない。
【００６９】
次に、第２の電圧源回路は、ｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成し、差動増幅器の入力トランジスタとして、異種導電型のゲートを持つｎ型トランジスタＭ６とＭ７を用いているので、このｎ型トランジスタＭ６とＭ７には同一の電流が流れる。また、この差動増幅器とｐ型トランジスタＭ８の間にフィードバックループが形成されているので、特許文献１に記載されている通り、このｎ型トランジスタＭ６のソース・ゲート間電圧とｎ型トランジスタＭ７のソース・ゲート間電圧との間に負の温度係数を有するＶpnの入力オフセットを持つ。
【００７０】
したがって、ｎ型トランジスタＭ６のゲートに第１の電圧源回路からＶptat'が印加されると、ｎ型トランジスタＭ７のソース・ゲート間には、Ｖptat'にＶpnを加算した電圧が発生する。この電圧は、正の温度係数を持つＶptatを所定の比で変換したＶptat'と、負の温度係数を持つＶpnを足し合わせているので温度特性を持たない第１の基準電圧Ｖrefとなる。また、第２の電圧源回路の出力電圧である第２の基準電圧Ｔvrefと第３の基準電圧Ｓvrefは、第１の基準電圧Ｖrefを抵抗Ｒ４、Ｒ５、Ｒ６で分圧しているので、これらはそれぞれ、
Ｖref＝(Ｒ２＋Ｒ３)/Ｒ３＊Ｖptat＋Ｖpn＝Ｖptat'＋Ｖpn…（２）
Ｔvref＝(Ｒ５＋Ｒ６)/(Ｒ４＋Ｒ５＋Ｒ６)＊Ｖref…（３）
Ｓvref＝Ｒ６／(Ｒ４＋Ｒ５＋Ｒ６)＊Ｖref…（４）
になる。
【００７１】
図８(ｂ)にこれらの温度特性を示す。第１の電圧源回路からの正の温度係数を持つＶptatと第２の電圧源回路からの負の温度係数を持つＶpnを加算して、第１の基準電圧であるＶrefを発生させている。このＶrefを(３)、(４)式に示す比で変換し、第２の基準電圧Ｔvrefと第３の基準電圧Ｓvrefを発生させる。もともとＶrefは温度係数を持たないので、Ｔvref、Ｓvrefともに温度係数を持たない。
【００７２】
次に、減算回路は、オペアンプＯＰ１、ＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ10で構成されている。まず、オペアンプＯＰ１は、ボルテージ・フォロアとして使用しているので、非反転入力端子への入力である第３の基準電源Ｓvrefと同電位の電圧を出力Ｓvref'として得ることができる。このオペアンプＯＰ１は、抵抗Ｒ８、抵抗Ｒ７、抵抗Ｒ６を通して、オペアンプＯＰ２の出力Ｔvptatと第３の基準電圧Ｓvref間に電流パスができ、第２の電圧源回路が出力する各基準電圧が変動してしまうのを防ぐために設けたものである。
【００７３】
次に、オペアンプＯＰ２は、差動増幅器として使用する。したがって、このオペアンプＯＰ１の出力Ｔvptatは、良く知られている通り、Ｒ７＝Ｒ９、Ｒ８＝Ｒ10とすることで、Ｔvptatは次式で与えられる。
Ｔvptat＝(Ｒ８/Ｒ７)＊(Ｓvptat−Ｓvref')…（５）
【００７４】
図８(ｃ)にこれらの電圧の温度特性を示す。温度がＴ１より低いときは、Ｓvptat＜Ｓvrefなので、Ｔvptatは０Ｖであるが、温度がＴ１より高いときは、Ｓvptat＞Ｓvrefなので、(５)式の電位を出力する。このとき、ＴvptatのＶptatに対する温度係数の比は、(１０)、(５)式より、
Ｔvptatの温度係数比＝(Ｒ１＋Ｒ２＋Ｒ３)/Ｒ３＊Ｒ８/Ｒ７…（１１）
となる。この（１１）式の値を、図１９に示した先願の回路でのＴvptatの温度係数比である(Ｒ１＋Ｒ２＋Ｒ５)/Ｒ５と同じにするためには、抵抗Ｒ１〜Ｒ３および、抵抗Ｒ７、Ｒ８の抵抗比を調整すれば容易に得られる。
【００７５】
例えば、図１９の先願の回路で第１の電圧源回路が発生するＴvptatの温度係数比が“５０”である場合、本回路では、第１の電圧源回路が発生する温度係数比(＝(Ｒ１＋Ｒ２＋Ｒ３)/Ｒ３)を“１０”に、第３の減算回路が発生する温度係数比(＝Ｒ８/Ｒ７)を“５”に設定すれば、Ｔvptatの温度係数比として、先願の回路と同様の“５０”が得られる。したがって、先願の回路のように、第１の電圧源回路だけで、大きな温度係数比を持つＴvptatを発生させる必要がなくなる。
【００７６】
最後に、比較回路は、オペアンプＯＰ３で構成されている。このオペアンプはコンパレータとして使用する。したがって、図８(ｄ)に示すように、温度がＴより低いとＴvref＞Ｔvptatなので、反転入力端子の方が非反転入力端子よりも電位が高いので、コンパレータの出力ＴoutはLowである。温度がＴより高くなるとＴvref＜Ｔvptatなので、非反転入力端子の方が反転入力端子よりも電位が高くなるので、コンパレータの出力ＴoutはHighになる。このＴoutを半導体集積回路の制御信号に使用すれば、所定の温度Ｔで半導体集積回路の動作を制御できるようになる。
【００７７】
図９に、実施の形態２に基づく実施例２の回路図を示し、本回路をｎ型基板上に構築している。第１の電圧源回路は、ｎ型トランジスタＭ１、Ｍ２、Ｍ３と抵抗Ｒ１、Ｒ２、Ｒ３で構成されている。このｎ型トランジスタＭ１、Ｍ２は基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ１は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は低濃度ｎ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００７８】
このゲートの不純物濃度のみ異なるｎ型トランジスタＭ１とＭ２は、直列に接続され、ｎ型トランジスタＭ１は、ゲートをソースに結線した定電流源となり、ｎ型トランジスタＭ２は、ｎ型トランジスタＭ３と抵抗Ｒ１とＲ２とＲ３からなるソースフォロア回路によりゲート電位が与えられる。ｎ型トランジスタＭ２のゲートと抵抗Ｒ１とＲ２の接続点からＶptatを、抵抗Ｒ１と抵抗Ｒ２の接続点からＶptat'を、トランジスタＭ３のソースと抵抗Ｒ１の接続点からＳvptatをそれぞれ出力している。
【００７９】
第２の電圧源回路は、ｐ型トランジスタＭ４、Ｍ５、Ｍ８とｎ型トランジスタＭ６、Ｍ７と抵抗Ｒ４、Ｒ５、Ｒ６で構成されている。このｎ型トランジスタＭ６、Ｍ７は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ６は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ７は高濃度ｐ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００８０】
このゲートの導電型のみ異なるｎ型のトランジスタＭ６とＭ７は、差動増幅器の入力トランジスタであり、さらにｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成している。このｎ型トランジスタＭ６のゲートには、第１の電圧源回路からの出力Ｖptat'が入力され、ｎ型トランジスタＭ７のゲートには、ｐ型トランジスタＭ８のドレイン、すなわちこの差動増幅器の出力である第１の基準電圧Ｖrefが入力される。この第１の基準電圧Ｖrefは、抵抗Ｒ４、Ｒ５、Ｒ６で分圧れ、抵抗Ｒ４とＲ５の接続点から第２の基準電圧Ｔvrefを、抵抗Ｒ５とＲ６の接続点から第３の基準電圧Ｓvrefをそれぞれ出力している。
【００８１】
減算回路は、オペアンプＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ10で構成されている。オペアンプＯＰ２の反転入力端子には、第３の基準電圧Ｓvrefが抵抗Ｒ７を介して入力され、さらに抵抗Ｒ８を介してＯＰ２の出力Ｔvptatが入力される。オペアンプＯＰ２の非反転入力端子には、第１の電圧源回路からの出力Ｓvptatが抵抗Ｒ９を介して入力され、さらに抵抗Ｒ10を介してＧＮＤ電源と接続している。
【００８２】
比較回路は、オペアンプＯＰ３で構成されている。オペアンプＯＰ３の反転入力端子には、第２の基準電圧Ｔvrefが、非反転入力端子には、第３の減算回路からの出力Ｔvptatが入力される。このオペアンプＯＰ２の出力がＴoutとなる。
【００８３】
次に、図９の回路の動作を説明する。まず、第１の電圧源回路は、図７のものと同じ構成なので、ｎ型トランジスタＭ２のソース・ゲート間に正の温特を有するPTAT電圧であるＶptatが出力される。また、Ｖptat'、Ｓvptatは抵抗Ｒ１、Ｒ２、Ｒ３で変換されているので、それぞれ、(１)、(１０)式となる。図８(ａ)に示すように、これらは正の温度係数を有する。
【００８４】
次に第２の電圧源回路も、図７のものと同じ構成なので、ｎ型トランジスタＭ６のソース・ゲート間電圧とｎ型トランジスタＭ７のソース・ゲート間電圧との間に負の温度係数を持つＶpnの入力オフセットを持ち、さらにｎ型トランジスタＭ６のゲートに第１の電圧源回路からＶptat'が印加されているので、ｎ型トランジスタＭ７のソース・ゲート間には、(２)式で示したように、Ｖptat'にＶpnを加算した第１の基準電圧Ｖrefが発生する。また、第２の基準電圧Ｔvrefと第３の基準電圧Ｓvrefは、第１の基準電圧Ｖrefを抵抗Ｒ４、Ｒ５、Ｒ６で分圧しているので、これらはそれぞれ、(３)、(４)式に示した電圧になる。図８(ｂ)にそれらの温度特性を示す。
【００８５】
次に、減算回路は、オペアンプＯＰ１と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ10で構成されている。このオペアンプは差動増幅器として使用する。したがって、このＯＰ１の出力Ｔvptatは、良く知られている通り、Ｒ７＝Ｒ９、Ｒ８＝Ｒ10とすることで、
Ｔvptat＝(Ｒ８／Ｒ７)＊(Ｓvptat−Ｓvref）…（５）
となる。図８(ｃ)にこれらの温度特性を示す。温度がＴ１より低いときは、Ｓvptat＜Ｓvrefなので、Ｔvptatは、０Ｖであるが、温度がＴ１より高いときは、(５)式の電圧が出力される。このとき、ＴvptatのＶptatに対する温度係数の比は、(１０)、(５)式より、
Ｔvptatの温度係数比＝(Ｒ１＋Ｒ２＋Ｒ３)/Ｒ３＊Ｒ８/Ｒ７…（１１）
となる。この(１１)式の値を、図１９に示した先願の回路でのＴvptatの温度係数比である(Ｒ１＋Ｒ２＋Ｒ５)/Ｒ５と同じにするためには、抵抗Ｒ１〜Ｒ３、および抵抗Ｒ７、８の抵抗比を調整すれば容易に得られる。
【００８６】
例えば、図１９の先願の回路で第１の電圧源回路が発生するＴvptatの温度係数比が“５０”である場合、本回路では、第１の電圧源回路が発生する温度係数比(＝(Ｒ１＋Ｒ２＋Ｒ３)/Ｒ３)を“１０”に、第３の減算回路が発生する温度係数比(＝Ｒ８/Ｒ５)を“５”に設定すれば、Ｔvptatの温度係数比として同様の“５０”が得られる。したがって、先願の回路のように、第１の電圧源回路だけで、大きな温度係数比を持つＴvptatを発生させる必要がなくなる。
【００８７】
また、図７の実施例と異なり、Ｔvptatと第３の基準電源Ｓvrefとの間で、抵抗Ｒ８、Ｒ７、Ｒ６を通じて電流パスができてしまい、第２の電圧源回路が出力する各基準電圧が正確に出力できなくなってしまうので、この電流パスの影響を少なくするために、これらの抵抗Ｒ７〜Ｒ１０の抵抗値を第２の電圧源回路の抵抗Ｒ６に比べて十分大きくする必要がある。
【００８８】
最後に、比較回路は、オペアンプＯＰ３で構成されている。このオペアンプはコンパレータとして使用する。したがって、図８(ｄ)に示すように、温度がＴより低いとＴvref＞Ｔvptatなので、反転入力端子の方が非反転入力端子よりも電位が高いので、コンパレータの出力ＴoutはLowである。温度がＴより高くなるとＴvref＜Ｔvptatなので、非反転入力端子の方が反転入力端子よりも電位が高くなるので、コンパレータの出力ＴoutはHighになる。このＴoutを半導体集積回路の制御信号に使用すれば、所定の温度Ｔで半導体集積回路の動作を制御できるようになる。
【００８９】
図１０にこの実施の形態１、２による各実施例の回路と先願による回路の比較の波形を示す。図１３で示したように、先願の回路で高精度な温度検出回路を構成するためには、Ｔvptatの温度係数を第１の電圧源回路で大きな値に変換する必要があった。そのため、Ｔvptatが高温側で高くなり、それが回路の動作電圧に大きく影響を及ぼしていた。
【００９０】
しかし、本発明では、第１の電圧源回路ではあまり大きな値に変換せずにＳvptatとして出力し、このＳvptatと第３の基準電圧Ｓvrefとを、第３の減算回路で、減算しかつ増幅させて、Ｔvptatを発生させている。したがって、Ｔvptatの温度係数が正の場合は、矢印のようにＴvptatが同じ温度係数を持ったまま、出力電圧が低い方へシフトするので動作電圧を低下させることができる。また、Ｔvptatの温度係数が負の場合も、同様に出力電圧が低い方へシフトするので動作電圧を低下させることができる。
【００９１】
（実施の形態３）
図１１は本発明の実施の形態３を示した概略ブロック図である。この図１１において、実施の形態１である図１と異なるのは、減算回路と比較回路を２系統備え、それぞれに対し、第２の電圧源回路から基準電圧Ｓvref1、Ｓvref2 をそれぞれ供給することにより、異なる温度でそれぞれ比較結果Ｔout1、Ｔout2を出力できるようにしている点である。
【００９２】
図１２に、実施の形態３に基づく実施例１の回路図を示し、この回路図は、実施の形態１に基づく実施例１の図２に対し、第１の減算回路および第１の比較回路(図２の減算回路および比較回路に対応)と、第２の減算回路および第２の比較回路を備える。そして、図２の抵抗Ｒ５を、図１２では、Ｒ５ａ、Ｒ５ｂに分割し、抵抗Ｒ６とＲ５ｂとの接続点から基準電圧Ｓcerf1を、抵抗Ｒ５ａとＲ５ｂとの接続点から基準電圧Ｓcerf2を取り出し、それぞれ、第１の減算回路のオペアンプＯＰ１、第２の減算回路のオペアンプＯＰ１１に供給している。
【００９３】
次に図１２の回路の動作を図１３の温度特性図を用いて説明する。まず、第１の電圧源回路は、図２と同様にＮＰＮトランジスタのダイオード接続を用いているので、図１３(ａ)に示すように、負の温度係数を持つPTAT電圧であるＳvptatを出力する。
【００９４】
次に、第２の電圧源回路についても図２の回路と同様に、ｎ型トランジスタＭ６のゲートに第１の電圧源回路からＶptat'が印加されると、ｎ型トランジスタＭ７のソース・ゲート間には、Ｖptat'にＶpnを加算した電圧が発生する。この電圧は、正の温度係数を持つＶptatを所定の比で変換したＶptat'と、負の温度係数を持つＶpnを足し合わせているので温度特性を持たない第１の基準電圧Ｖrefとなる。また、第２の電圧源回路の出力電圧である基準電圧Ｔvrefと、第３の基準電圧Ｓvref1およびＳvref2は、第１の基準電圧Ｖrefを抵抗Ｒ４、Ｒ５ａ、Ｒ５ｂ、Ｒ６で分圧しているので、これらはそれぞれ、以下のようになる。
【００９５】
Ｖref＝(Ｒ２＋Ｒ３)/Ｒ３＊Ｖptat＋Ｖpn＝Ｖptat'＋Ｖpn…（２）
Ｔvref＝(Ｒ５＋Ｒ６)/(Ｒ４＋Ｒ５＋Ｒ６)＊Ｖref…（３）
Ｓvref1＝Ｒ７/(Ｒ４＋Ｒ５ａ＋Ｒ５ｂ＋Ｒ６)＊Ｖref…（４）
Ｓvref2＝(Ｒ５ｂ＋Ｒ６)/(Ｒ４＋Ｒ５ａ＋Ｒ５ｂ＋Ｒ６)＊Ｖref…（５）
これらの信号を図１３(ｂ)に示す。
【００９６】
次に、第１の減算回路は、図２における基準電圧ＳverfをＳvref1に読み替えるだけで動作として図２のものと同様である。従って、オペアンプＯＰ２の出力Ｔvptat1は、
Ｔvptat1＝（Ｒ９／Ｒ８）＊（Ｓvptat−Ｓvref1'）…（６）
となり、図１３(ｃ)にその温度特性を示す。
【００９７】
Ｔvptat1は、温度がＴ１より低いときは、Ｓvptat＞Ｓvref1なので、(６)式通りになり、温度がＴ１より高いときは、Ｓvptat＜Ｓvref1なので、０Ｖになる。したがって、高精度な温度検出回路を得るために、Ｒ９／Ｒ８の比を大きくして、Ｔvptat1の温度係数を大きくしても、Ｔvptat1の電圧は、Ｓvref1'分、つまり基準電圧Ｓvref1分だけ低くなり、先願のものより低電圧動作が可能となる。
【００９８】
第２の減算回路についても同様で、オペアンプＯＰ１１の出力Ｔvptat2は、
Ｔvptat2＝（Ｒ19／Ｒ18）＊（Ｓvptat−Ｓvref2'）…（７）
となり、図１３(ｄ)にその温度特性を示す。この場合もＴvptat2の電圧は、Ｓvref2'分、つまり基準電圧Ｓvref2分だけ低くなり、先願のものより低電圧動作が可能となる。
【００９９】
最後に、第１の比較回路は、図１３(ｅ)に示すように、温度がＴ１より低いとＴvref＜Ｔvptat1なので、コンパレータの出力Ｔout1はHighであり、温度がＴ１より高くなると、コンパレータの出力Ｔout1はLowになる。また、第２の比較回路は、温度がＴ２より低いとＴvref＜Ｔvptat2なので、コンパレータＯＰ13の出力Ｔout2はHighであり、温度がＴ２より高くなるとＴvref＞Ｔvptat2なので、コンパレータＯＰ13の出力Ｔout2はLowになる。これらのＴout1、Ｔout2を半導体集積回路の制御信号に使用すれば、所定の温度Ｔ１、Ｔ２で半導体集積回路の動作を制御できるようになる。この実施例では、減算回路および比較回路からなる回路を２系統としたが、それ以上備えることも可能である。
【０１００】
（実施の形態４）
図１４は本発明の実施の形態４を示した概略ブロック図である。この図１４において、実施の形態２である図６と異なるのは、減算回路と比較回路を２系統備え、それぞれに対し、第２の電圧源回路から基準電圧Ｓvref1、Ｓvref2 をそれぞれ供給することにより、異なる温度でそれぞれ比較結果Ｔout1、Ｔout2を出力できるようにしている点である。
【０１０１】
図１５に、実施の形態３に基づく実施例１の回路図を示し、この回路図は、実施の形態２に基づく実施例１の図７に対し、第１の減算回路および第１の比較回路(図７の減算回路および比較回路に対応)と、第２の減算回路および第２の比較回路を備える。そして、図２の抵抗Ｒ５を、図１２では、Ｒ５ａ、Ｒ５ｂに分割し、抵抗Ｒ６とＲ５ｂとの接続点から基準電圧Ｓcerf1を、抵抗Ｒ５ａとＲ５ｂとの接続点から基準電圧Ｓcerf2を取り出し、それぞれ、第１の減算回路のオペアンプＯＰ１、第２の減算回路のオペアンプＯＰ１１に供給している。
【０１０２】
次に図１５の回路の動作を図１６の温度特性図を用いて説明する。まず、第１の電圧源回路は、図７の場合と同様に、ｎ型トランジスタＭ２のソース・ゲート間電圧は正の温度係数を有するPTAT電圧であり、これをＶptatとすると、第１の電圧源回路の出力であるＶptat'とＳvptatは、
Ｖptat'＝(Ｒ２＋Ｒ３)/Ｒ３＊Ｖptat…（１）
Ｓvptat＝(Ｒ１＋Ｒ２＋Ｒ３)/Ｒ３＊Ｖptat…（１０）
となる。
【０１０３】
これらの電圧の温度特性を図１６(ａ)に示す。Ｖptatを(１)、(１０)式に示す比で変換し、Ｖptat'、Ｓvptatを発生させる。もともとＶptatは正の温度係数を持つので、これらも正の温度係数を持つ。なお、このＳvptatは、図２３に示したＴvptat2ほど大きな温度係数を持つ必要はない。
【０１０４】
次に、第２の電圧源回路についても図７の回路と同様に、ｎ型トランジスタＭ６のゲートに第１の電圧源回路からＶptat'が印加されると、ｎ型トランジスタＭ７のソース・ゲート間には、Ｖptat'にＶpnを加算した電圧が発生する。この電圧は、正の温度係数を持つＶptatを所定の比で変換したＶptat'と、負の温度係数を持つＶpnを足し合わせているので温度特性を持たない第１の基準電圧Ｖrefとなる。また、第２の電圧源回路の出力電圧である基準電圧Ｔvrefと、第３、第４の基準電圧Ｓvref1およびＳvref2は、第１の基準電圧Ｖrefを抵抗Ｒ４、Ｒ５ａ、Ｒ５ｂ、Ｒ６で分圧しているので、これらはそれぞれ、以下のようになる。
【０１０５】
Ｖref＝(Ｒ２＋Ｒ３)/Ｒ３＊Ｖptat＋Ｖpn＝Ｖptat'＋Ｖpn…（２）
Ｔvref＝(Ｒ５＋Ｒ６)/(Ｒ４＋Ｒ５＋Ｒ６)＊Ｖref…（３）
Ｓvref1＝Ｒ７/(Ｒ４＋Ｒ５ａ＋Ｒ５ｂ＋Ｒ６)＊Ｖref…（４）
Ｓvref2＝(Ｒ５ｂ＋Ｒ６)/(Ｒ４＋Ｒ５ａ＋Ｒ５ｂ＋Ｒ６)＊Ｖref…（５）
これらの信号を図１６(ｂ)に示す。
【０１０６】
次に、第１の減算回路は、図７における基準電圧ＳverfをＳvref1に読み替えるだけで動作として図７のものと同様である。従って、オペアンプＯＰ２の出力Ｔvptat1は、
Ｔvptat1＝（Ｒ９／Ｒ８）＊（Ｓvptat−Ｓvref1'）…（６）
となり、図１６(ｃ)にその温度特性を示す。
【０１０７】
温度がＴ１より低いときは、Ｓvptat＜Ｓvref1なので、Ｔvptatは０Ｖであるが、温度がＴ１より高いときは、Ｓvptat＞Ｓvref1なので、(６)式の電位を出力する。このとき、Ｔvptat1のＶptatに対する温度係数の比は、(８)、(６)式より、
Ｔvptat1の温度係数比＝(Ｒ１＋Ｒ２＋Ｒ３)/Ｒ３＊Ｒ８/Ｒ７…（９）
となる。この（９）式の値を、図１９に示した回路でのＴvptatの温度係数比である(Ｒ１＋Ｒ２＋Ｒ５)/Ｒ５と同じにするためには、抵抗Ｒ１〜Ｒ３および、抵抗Ｒ７、Ｒ８の抵抗比を調整すれば容易に得られる。
【０１０８】
例えば、図１９の回路で第１の電圧源回路が発生するＴvptat1の温度係数比が“５０”である場合、本回路では、第１の電圧源回路が発生する温度係数比(＝(Ｒ１＋Ｒ２＋Ｒ３)/Ｒ３)を“１０”に、第３の減算回路が発生する温度係数比(＝Ｒ８/Ｒ７)を“５”に設定すれば、Ｔvptat1の温度係数比として、先願の回路と同様の“５０”が得られる。したがって、先願の回路のように、第１の電圧源回路だけで、大きな温度係数比を持つＴvptatを発生させる必要がなくなる。
【０１０９】
第２の減算回路についても同様で、オペアンプＯＰ１１の出力Ｔvptat2は、
Ｔvptat2＝（Ｒ19／Ｒ18）＊（Ｓvptat−Ｓvref2'）…（７）
となり、図１３(ｄ)にその温度特性を示す。
【０１１０】
温度がＴ２より低いときは、Ｓvptat＜Ｓvref2なので、Ｔvptat2は０Ｖであるが、温度がＴ１より高いときは、Ｓvptat＞Ｓvref2なので、(７)式の電位を出力する。このとき、Ｔvptat2のＶptatに対する温度係数の比は、(８)、(７)式より、
Ｔvptat2の温度係数比＝(Ｒ１＋Ｒ２＋Ｒ３)/Ｒ３＊Ｒ18/Ｒ17…（１５）
となる。この（１５）式の値を、図１９に示した回路でのＴvptatの温度係数比である(Ｒ１＋Ｒ２＋Ｒ５)/Ｒ５と同じにするためには、抵抗Ｒ１〜Ｒ３および、抵抗Ｒ17、Ｒ18の抵抗比を調整すれば容易に得られる。
【０１１１】
例えば、図１９の回路で第１の電圧源回路が発生するＴvptat2の温度係数比が５０である場合、本回路では、第１の電圧源回路が発生する温度係数比(＝(Ｒ１＋Ｒ２＋Ｒ３)/Ｒ３)を１０に、第３の減算回路が発生する温度係数比(＝Ｒ18/Ｒ17)を“５”に設定すれば、Ｔvptat2の温度係数比として、先願の回路と同様の“５０”が得られる。したがって、先願の回路のように、第１の電圧源回路だけで、大きな温度係数比を持つＴvptatを発生させる必要がなくなる。
【０１１２】
最後に、第１の比較回路は、図１６(ｅ)に示すように、温度がＴ１より低いとＴvref＜Ｔvptat1なので、コンパレータの出力Ｔout1はHighであり、温度がＴ１より高くなると、コンパレータの出力Ｔout1はLowになる。また、第２の比較回路は、温度がＴ２より低いとＴvref＜Ｔvptat2なので、コンパレータＯＰ13の出力Ｔout2はHighであり、温度がＴ２より高くなるとＴvref＞Ｔvptat2なので、コンパレータＯＰ13の出力Ｔout2はLowになる。これらのＴout1、Ｔout2を半導体集積回路の制御信号に使用すれば、所定の温度Ｔ１、Ｔ２で半導体集積回路の動作を制御できるようになる。
【０１１３】
図１７に第３の実施の形態と先願の回路との比較の波形を示す。図２３で示したように、先願の回路で高精度な温度検出回路を構成するためには、Ｔvptatの温度係数を第１の電圧源回路で大きな値に変換する必要があった。そのため、Ｔvptatが高温側で高くなり、それが回路の動作電圧に大きく影響を及ぼしていた。しかし、本発明では、第１の電圧源回路からの出力Ｓvptatと第３の基準電圧Ｓvref1、Ｓvref2とを、第１、第２の減算回路で、減算しかつ増幅させて、Ｔvptat1、Ｔvptat2を発生させている。したがって、Ｔvptat1、Ｔvptat2は、それぞれ、Ｓvref1、Ｓvref2分の電位だけ低くできるので、先願の回路のＴvptatと同じ温度係数を持ったまま、出力電圧が低い方へシフトするので動作電圧を低下させることができる。
【０１１４】
また、図１８に第４の実施例と先願の回路との比較の波形を示す。この第４の実施例の場合も同様に、第１の電圧源回路ではあまり大きな値に変換せずにＳvptatとして出力し、このＳvptatと第３の基準電圧Ｓvref1、Ｓvref2とを、第１、第２の減算回路で、減算しかつ増幅させて、Ｔvptat1、Ｔvptat2を発生させている。したがって、Ｔvptat1、Ｔvptat2の温度係数が、先願の回路のＴvptatと同じ温度係数を持ったまま、出力電圧が低い方へシフトするので動作電圧を低下させることができる。
【０１１５】
【発明の効果】
以上のように、本発明は、第１の電圧源回路よりの温度係数を有する電圧を、比較回路にて基準電圧と比較する前に、減算回路にて、前記第１の電圧源回路よりの電圧から基準電圧で減じおくようにしたので、高精度かつ低電圧動作可能な温度検出回路を得ることができる。また、各回路にゲートの仕事関数差の原理を応用した回路を採用したので、PTAT電圧や基準電圧を、半導体集積回路の動作限界まで精度良く発生させることができるので、さらに高温動作が可能で、高精度かつ低電圧動作可能な温度検出回路を得ることができる。
【０１１６】
また、減算回路および比較回路からなる回路を２系統備え、それぞれの回路に対して異なる基準電圧を供給することにより、２つの異なる温度を、低電圧動作にて高精度で検出できる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１を示した概略ブロック図
【図２】  本発明の実施の形態１おける実施例１を示した回路図
【図３】  図２の回路図における各種信号の温度特性を示したグラフ
【図４】  本発明の実施の形態１おける実施例２を示した回路図
【図５】  図４の回路図における各種信号の温度特性を示したグラフ
【図６】  本発明の実施の形態２を示した概略ブロック図
【図７】  本発明の実施の形態２おける実施例１を示した回路図
【図８】  図７の回路図における各種信号の温度特性を示したグラフ
【図９】  本発明の実施の形態２おける実施例２を示した回路図
【図１０】  図２、４、７、９の各回路の動作を示したグラフ
【図１１】  本発明の実施の形態３を示した概略ブロック図
【図１２】  本発明の実施の形態３おける実施例１を示した回路図
【図１３】  図１２の回路図における各種信号の温度特性を示したグラフ
【図１４】  本発明の実施の形態４を示した概略ブロック図
【図１５】  本発明の実施の形態４おける実施例１を示した回路図
【図１６】  図１５の回路図における各種信号の温度特性を示したグラフ
【図１７】  図１２の回路の動作を示したグラフ
【図１８】  図１５の回路の動作を示したグラフ
【図１９】  先願の「温度検出回路」に開示された回路図
【図２０】  図１９の回路の動作を示したグラフ
【図２１】  図１９の回路から考えられる別の回路を示した図
【図２２】  図２１の回路の動作を示したグラフ
【図２３】  図１９の回路の動作を示したグラフ
【符号の説明】
Ｔr1  トランジスタ、  Ｍ１〜Ｍ８  ＭＯＳトランジスタ、ＯＰ  オペアンプ、Ｒ  抵抗
【図１】
0004753531.tif 000002
【図２】
0004753531.tif 000003
【図３】
0004753531.tif 000004
【図４】
0004753531.tif 000005
【図５】
0004753531.tif 000006
【図６】
0004753531.tif 000007
【図７】
0004753531.tif 000008
【図８】
0004753531.tif 000009
【図９】
0004753531.tif 000010
【図１０】
0004753531.tif 000011
【図１１】
0004753531.tif 000012
【図１２】
0004753531.tif 000013
【図１３】
0004753531.tif 000014
【図１４】
0004753531.tif 000015
【図１５】
0004753531.tif 000016
【図１６】
0004753531.tif 000017
【図１７】
0004753531.tif 000018
【図１８】
0004753531.tif 000019
【図１９】
0004753531.tif 000020
【図２０】
0004753531.tif 000021
【図２１】
0004753531.tif 000022
【図２２】
0004753531.tif 000023
【図２３】
0004753531.tif 000024