(57)【特許請求の範囲】
【請求項１】
供給された電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
前記周波数信号を電圧制御発振部の設定周波数に応じて１／Ｎ（Ｎは整数）に分周する分周手段と、
前記電圧制御発振部の出力周波数の１／Ｎに相当する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
このアナログ／ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω０／２πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω０／２πとの周波数差に相当する周波数で回転するベクトルを複素表示したときの実数部分及び虚数部分を取り出すベクトル取り出し手段と、
前記電圧制御発振部の出力周波数が設定値になったときの前記ベクトルの周波数を計算するパラメータ出力部と、
前記ベクトルの周波数と前記パラメータ出力部にて計算された周波数との差分を取り出す周波数差取り出し手段と、
この周波数差取り出し手段により取り出された周波数差に対応する電圧信号を積分してディジタル／アナログ変換部を介して制御電圧として前記電圧制御発振部に帰還する手段と、
Ａ）装置の運転開始時に、電圧制御発振部からの出力周波数が小さすぎることに起因して周波数差取り出し手段から電圧信号が得られない間は、第１の定数を積分回路部により積分した立ち上げ用の電圧を電圧制御発振部の制御電圧として出力し、
Ｂ）ＰＬＬがロックされた後、前記帰還する手段からの制御電圧が予め設定された範囲から外れたときには、当該範囲に収まるように、第１の定数よりも小さく設定された第２の定数を積分回路部により積分した周波数引き込み用の電圧を出力し、
Ｃ）前記帰還する手段からの制御電圧が予め設定された範囲に収まった後には、前記積分動作を停止する
周波数引き込み手段と、を備え、
前記電圧制御発振部の制御電圧は、前記帰還手段からの制御電圧と、前記周波数引き込み手段からの制御電圧との加算値であり、
電圧制御発振部、ベクトル取り出し手段、及び前記電圧信号を電圧制御発振部に帰還する帰還手段によりＰＬＬが形成され、ＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整されることを特徴とする周波数シンセサイザ。
【請求項２】
前記周波数引き込み手段は、装置の運転開始時に、前記立ち上げ用の電圧を出力することで電圧制御発振部からの出力周波数が上昇して周波数差取り出し手段から電圧信号が得られた後は、当該立ち上げ用の電圧に代えて前記周波数差取り出し手段により取り出された周波数差を積分して電圧制御発振部の制御電圧を出力することを特徴とする請求項１記載の周波数シンセサイザ。
【請求項３】
前記周波数引き込み手段は、立ち上げ用の電圧を電圧制御発振部の制御電圧として出力した後、設定周波数と電圧制御発振部からの出力周波数との周波数差が小さくなったことにより周波数差取り出し手段から電圧信号が出力された後において、当該電圧信号を積分回路部により積分して前記帰還手段より大きい周波数刻みでアナログ信号に変換し、このアナログ信号を電圧制御発振部の制御電圧として出力するように構成されていることを特徴とする請求項１または２に記載の周波数シンセサイザ。
【請求項４】
供給された電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
前記周波数信号を電圧制御発振部の設定周波数に応じて１／Ｎ（Ｎは整数）に分周する分周手段と、
前記電圧制御発振部の出力周波数の１／Ｎに相当する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
このアナログ／ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω０／２πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω０／２πとの周波数差に相当する周波数で回転するベクトルを複素表示したときの実数部分及び虚数部分を取り出すベクトル取り出し手段と、
前記電圧制御発振部の出力周波数が設定値になったときの前記ベクトルの周波数を計算するパラメータ出力部と、
前記ベクトルの周波数と前記パラメータ出力部にて計算された周波数との差分を取り出す周波数差取り出し手段と、
この周波数差取り出し手段により取り出された周波数差に対応する電圧信号を積分してディジタル／アナログ変換部を介して制御電圧として前記電圧制御発振部に帰還する手段と、
周波数引き込み手段と、を備え、
前記周波数引き込み手段は、
Ａ）装置の運転開始時に、電圧制御発振部からの出力周波数が小さすぎることに起因して周波数差取り出し手段から電圧信号が得られない間は、立ち上げ用の電圧を電圧制御発振部の制御電圧として出力し、
Ｂ）周波数差取り出し手段から電圧信号が出力された後において、当該電圧信号を積分回路部により積分して前記帰還手段より大きい周波数刻みでアナログ信号に変換し、このアナログ信号を電圧制御発振部の制御電圧として出力し、
Ｃ）設定周波数と電圧制御発振部からの出力周波数との周波数差が予め設定された範囲に収まった後には、前記積分回路部の積分動作を停止して、前記周波数引き込み手段からの制御電圧を固定値とし、
Ｄ）帰還手段におけるディジタル／アナログ変換部の同時スイッチングを減らしてグリッチノイズを低減するために、前記固定値は、前記周波数引き込み手段におけるディジタル／アナログ変換部が設定可能な制御電圧の中で、出力周波数が設定周波数に最も近くなる制御電圧よりも、調整可能な周波数刻みの整数倍に対応する分だけずれた値に設定され、
前記電圧制御発振部、ベクトル取り出し手段、及び前記電圧信号を電圧制御発振部に帰還する帰還手段によりＰＬＬが形成され、ＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整され、
前記電圧制御発振部の制御電圧は、前記帰還手段からの制御電圧と、前記周波数引き込み手段からの制御電圧の加算値であることを特徴とする周波数シンセサイザ。
【請求項５】
前記帰還手段からの制御電圧と、前記周波数引き込み手段からの制御電圧とを加算して電圧制御発振部に供給するための結合器を備えたことを特徴とする請求項１ないし４のいずれか一つに記載の周波数シンセサイザ。
【請求項６】
前記電圧制御発振部は、前記帰還手段からの制御電圧と、前記周波数引き込み手段からの制御電圧とが夫々入力されるポートを備えたことを特徴とする請求項１ないし５のいずれか一つに記載の周波数シンセサイザ。
【請求項７】
前記パラメータ出力部は、電圧制御発振部の出力周波数の設定値をＮで割ったときに、アナログ／ディジタル変換部で用いる基準クロック信号の周波数とベクトル取り出し手段で用いられるω０／２πとの差に最も近い周波数となるＮの値を計算し、分周手段は、この値を用いて電圧制御発振部からの周波数信号を分周することを特徴とする請求項１ないし６のいずれか一つに記載の周波数シンセサイザ。
【請求項８】
前記パラメータ出力部は、粗調整のための周波数刻みｆａの整数倍の周波数のうち、電圧制御発振部の出力周波数が設定値になったときの前記ベクトルの周波数に最も近い周波数ｎ・ｆａ（ｎは整数）と、前記周波数刻みｆａよりも小さい微調整のための周波数刻みｆｂの整数倍のうち、電圧制御発振部の出力周波数が設定値になったときの前記ベクトルの周波数と前記周波数ｎ・ｆａとの差に最も近い周波数ｍ・ｆｂ（ｍは整数）と、を計算し、
前記周波数差取り出し手段は、前記ベクトル取り出し手段により得られた前記ベクトルに、周波数ｎ・ｆａで逆回転する逆ベクトルを乗算して、前記ベクトルの周波数から逆ベクトルの周波数を差し引いた周波数の微速ベクトルを取り出す手段と、前記微速ベクトルの周波数を、当該微速ベクトルの各サンプリング時の実数部分及び虚数部分の値から求める微速ベクトルの微速検出手段と、この微速検出手段で検出された微速ベクトルの周波数と周波数ｍ・ｆｂとの差に相当する信号を出力する手段と、を備えていることを特徴とする請求項１ないし７のいずれか一つに記載の周波数シンセサイザ。
【請求項９】
微速ベクトルの周波数は、ベクトルを表す複素平面上の位相θをｓｉｎθとみなすことができて、その周波数を近似計算により求めることができる程度に低いことを特徴とする請求項８記載の周波数シンセサイザ。
【請求項１０】
微速ベクトルの微速検出手段は、あるサンプリング時における微速ベクトルの実数部分及び虚数部分で決まる複素平面上の位置と、次のサンプリング時における微速ベクトルの実数部分及び虚数部分で決まる複素平面上の位置と、の距離を演算して、その演算値を両サンプリング時における微速ベクトルの位相差とみなす手段を含むことを特徴とする請求項９記載の周波数シンセサイザ。
【請求項１１】
周波数差に相当する電圧信号を前記電圧制御発振部に帰還する手段は、微速ベクトルの周波数と周波数ｍ・ｆｂとの差に相当する信号を累積する手段を含むことを特徴とする請求項８ないし１０のいずれか一つに記載の周波数シンセサイザ。
【請求項１２】
ベクトルは、複素表面上における逆ベクトルの位置を規定する実数部分及び虚数部分の組を回転方向に沿って順番に配列したデータテーブルと、逆ベクトルの回転方向及び周波数に対応するインクリメント数またはデクリメント数により前記データテーブルのアドレスを発生させる手段とにより生成されることを特徴とする請求項８ないし１１のいずれか一つに記載の周波数シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望の周波数の発振出力が得られる周波数シンセサイザに関する。
【背景技術】
【０００２】
標準信号発生器の一つとしてＰＬＬ（Phase  Locked  Loop）を応用した周波数シンセサイザがある。周波数シンセサイザは図１２に示すように、電圧制御発振器２０１を分周器２０２により１／Ｎに分周してその分周出力を位相比較器２０３の一方の入力端に入力すると共に、基準信号発生器である例えば水晶発振器２０４の発振出力を分周器２００にて１／Ｍに分周してその分周出力を位相比較器２０３の他方の入力端に入力し、その比較信号をループフィルタ２０５を介して電圧制御発振器２０１にフィードバックし、こうしてＰＬＬを構成している（例えば特許文献１）。ＰＬＬがロックすると電圧制御発振器２０１の発振出力の周波数ｆvcoと水晶発振器２０４の発振出力の周波数ｆ0とは、ｆvco／Ｎ＝ｆ0／Ｍの関係にあるので、ｆvco＝（Ｎ／Ｍ）ｆ0となる。分周器２０２はプログラマブルカウンタにより構成されていて外部よりディジタルデータで分周比Ｎを設定できることから、ｆvcoの周波数を自由に設定できることになる。
【０００３】
周波数シンセサイザの応用としては、例えば移動局における局発振部として用いられる。即ち、基地局では所定の周波数帯域を移動局に割り当てるため、移動局側では、割り当てられた周波数帯域の発振出力を生成する必要があり、そのため局発振部に対し周波数を調整できる機能を持たせることが要請される。また無線通信機器の試験用信号源や放送機器などにも使用されている。
【０００４】
このように例えば通信分野において周波数シンセサイザを適用する場合には、他のチャネルとの混信を避けるためにノイズが少ないことが要求され、また電波が過密化していることから、周波数をできるだけ細かく設定できることが望ましい。周波数を細かく設定するためには、上記の分周比Ｎを大きくすればよいが、あまり大きくすると、ループに生じる遅延が長くなってノイズが大きくなり、実際にはＮは１０００程度が上限である。
【０００５】
このため説明の便宜上例えば１０００ＭＨｚ程度の周波数を１Ｈｚ単位で調整できる周波数シンセサイザを設計しようとすると、図１２の装置を多段化する必要がある。即ち、Ｎの上限が１０００であるとすると、位相比較器に入る基準信号の周波数（Ｍ／ｆ0）を１ＭＨｚとすることで、１ＭＨｚきざみで設定できる１ＭＨｚ〜１０００ＭＨｚの周波数シンセサイザを制作できる。同様にして基準信号の周波数を１ｋＨｚとすることにより、１ｋＨｚきざみで設定できる１ｋＨｚ〜１ＭＨｚの周波数シンセサイザを制作し、同様にして基準信号の周波数を１Ｈｚとすることにより、１Ｈｚきざみで設定できる１Ｈｚ〜１ｋＨｚの周波数シンセサイザを制作する。そして各周波数シンセサイザを段階的に合成することにより、１Ｈｚきざみで１０００Ｍヘルツまで設定できる周波数シンセサイザが得られることになる。
【０００６】
しかしながらこのようにすると、周波数を合成する各合成回路についてＰＬＬを組まなければならないこともあって、回路構成が複雑で部品点数が多くなり、ノイズが多くなるという課題がある。
【０００７】
そこで本発明者は、従来の周波数シンセサイザとは原理が全く異なる新規な構成を採用することにより、広い帯域に亘って細かく周波数を設定することができる新規な方式の周波数シンセサイザを開発しているが、周波数の引き込み範囲が狭く、電圧制御発振部の製品のばらつきや温度特性などを考慮するとその引き込みを確実に行えないという問題を抱えており、実用化するためにはこの点を克服する必要がある。またこの周波数シンセサイザは、アナログ回路とディジタル回路とからなるが、ディジタル／アナログ変換部内の多数のスイッチング素子の同時スイッチングに基づくノイズを抑えなければならないという問題もある。
【０００８】
【特許文献１】特開平２００４−２７４６７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、従来の周波数シンセサイザとは原理が全く異なる新規な構成を採用することにより、広い帯域に亘って細かく周波数を設定することができ、しかも低ノイズな周波数信号が得られる周波数シンセサイザであって、周波数の引き込み範囲を広くすることが出きる技術の提供、及びディジタル／アナログ変換部内の多数のスイッチング素子の同時スイッチングに基づくノイズを抑えることのできる技術の提供を目的とする。
【課題を解決するための手段】
【００１０】
本発明の周波数シンセサイザは、供給された電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
前記周波数信号を電圧制御発振部の設定周波数に応じて１／Ｎ（Ｎは整数）に分周する分周手段と、
前記電圧制御発振部の出力周波数の１／Ｎに相当する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
このアナログ／ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω０／２πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω０／２πとの周波数差に相当する周波数で回転するベクトルを複素表示したときの実数部分及び虚数部分を取り出すベクトル取り出し手段と、
前記電圧制御発振部の出力周波数が設定値になったときの前記ベクトルの周波数を計算するパラメータ出力部と、
前記ベクトルの周波数と前記パラメータ出力部にて計算された周波数との差分を取り出す周波数差取り出し手段と、
この周波数差取り出し手段により取り出された周波数差に対応する電圧信号を積分してディジタル／アナログ変換部を介して制御電圧として前記電圧制御発振部に帰還する手段と、
Ａ）装置の運転開始時に、電圧制御発振部からの出力周波数が小さすぎることに起因して周波数差取り出し手段から電圧信号が得られない間は、第１の定数を積分回路部により積分した立ち上げ用の電圧を電圧制御発振部の制御電圧として出力し、
Ｂ）ＰＬＬがロックされた後、前記帰還する手段からの制御電圧が予め設定された範囲から外れたときには、当該範囲に収まるように、第１の定数よりも小さく設定された第２の定数を積分回路部により積分した周波数引き込み用の電圧を出力し、
Ｃ）前記帰還する手段からの制御電圧が予め設定された範囲に収まった後には、前記積分動作を停止する
周波数引き込み手段と、を備え、
前記電圧制御発振部の制御電圧は、前記帰還手段からの制御電圧と、前記周波数引き込み手段からの制御電圧との加算値であり、
電圧制御発振部、ベクトル取り出し手段、及び前記電圧信号を電圧制御発振部に帰還する帰還手段によりＰＬＬが形成され、ＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整されることを特徴とする。
【００１１】
他の発明の周波数シンセサイザは、供給された電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
前記周波数信号を電圧制御発振部の設定周波数に応じて１／Ｎ（Ｎは整数）に分周する分周手段と、
前記電圧制御発振部の出力周波数の１／Ｎに相当する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
このアナログ／ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω０／２πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω０／２πとの周波数差に相当する周波数で回転するベクトルを複素表示したときの実数部分及び虚数部分を取り出すベクトル取り出し手段と、
前記電圧制御発振部の出力周波数が設定値になったときの前記ベクトルの周波数を計算するパラメータ出力部と、
前記ベクトルの周波数と前記パラメータ出力部にて計算された周波数との差分を取り出す周波数差取り出し手段と、
この周波数差取り出し手段により取り出された周波数差に対応する電圧信号を積分してディジタル／アナログ変換部を介して制御電圧として前記電圧制御発振部に帰還する手段と、
周波数引き込み手段と、を備え、
前記周波数引き込み手段は、
Ａ）装置の運転開始時に、電圧制御発振部からの出力周波数が小さすぎることに起因して周波数差取り出し手段から電圧信号が得られない間は、立ち上げ用の電圧を電圧制御発振部の制御電圧として出力し、
Ｂ）周波数差取り出し手段から電圧信号が出力された後において、当該電圧信号を積分回路部により積分して前記帰還手段より大きい周波数刻みでアナログ信号に変換し、このアナログ信号を電圧制御発振部の制御電圧として出力し、
Ｃ）設定周波数と電圧制御発振部からの出力周波数との周波数差が予め設定された範囲に収まった後には、前記積分回路部の積分動作を停止して、前記周波数引き込み手段からの制御電圧を固定値とし、
Ｄ）帰還手段におけるディジタル／アナログ変換部の同時スイッチングを減らしてグリッチノイズを低減するために、前記固定値は、前記周波数引き込み手段におけるディジタル／アナログ変換部が設定可能な制御電圧の中で、出力周波数が設定周波数に最も近くなる制御電圧よりも、調整可能な周波数刻みの整数倍に対応する分だけずれた値に設定され、
前記電圧制御発振部、ベクトル取り出し手段、及び前記電圧信号を電圧制御発振部に帰還する帰還手段によりＰＬＬが形成され、ＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整され、
前記電圧制御発振部の制御電圧は、前記帰還手段からの制御電圧と、前記周波数引き込み手段からの制御電圧の加算値であることを特徴とする。
【００１２】
前記分周手段は、Ｎ＝１の場合も含まれ、この場合実際の装置では分周器が使用されず、電圧制御発振部の出力端とアナログ／ディジタル変換部の入力端との間の導電路が本発明でいう分周手段に相当する。このように本発明では、特許請求の範囲の記載を分かりやすくするために、Ｎ＝１の場合であっても分周手段という構成を記載している。  
電圧制御発振部の制御電圧を、前記帰還手段からの制御電圧と、前記周波数引き込み手段からの制御電圧の加算値とするためには、前記帰還手段からの制御電圧と、前記周波数引き込み手段からの制御電圧とを加算して電圧制御発振部に供給するための結合器を備えた構成とすることができる。
【００１３】
あるいは、前記電圧制御発振部は、前記帰還手段からの制御電圧と、前記周波数引き込み手段からの制御電圧とが夫々入力されるポートを備えた構成としてもよい。
【００１５】
本発明の好ましい態様としては、例えば前記パラメータ出力部は、電圧制御発振部の出力周波数の設定値をＮで割ったときに、アナログ／ディジタル変換部で用いる基準クロック信号の周波数とベクトル取り出し手段で用いられるω0／２πとの差に最も近い周波数となるＮの値を計算し、分周手段は、この値を用いて電圧制御発振部からの周波数信号を分周する例をあげることができる。
【００１６】
更に本発明の好ましい態様を示すと、前記パラメータ出力部は、粗調整のための周波数刻みｆａの整数倍の周波数のうち、電圧制御発振部の出力周波数が設定値になったときの前記ベクトルの周波数に最も近い周波数ｎ・ｆａ（ｎは整数）と、前記周波数刻みｆａよりも小さい微調整のための周波数刻みｆｂの整数倍のうち、電圧制御発振部の出力周波数が設定値になったときの前記ベクトルの周波数と前記周波数ｎ・ｆａとの差に最も近い周波数ｍ・ｆｂ（ｍは整数）と、を計算し、
前記周波数差取り出し手段は、前記ベクトル取り出し手段により得られた前記ベクトルに、周波数ｎ・ｆａで逆回転する逆ベクトルを乗算して、前記ベクトルの周波数から逆ベクトルの周波数を差し引いた周波数の微速ベクトルを取り出す手段と、前記微速ベクトルの周波数を、当該微速ベクトルの各サンプリング時の実数部分及び虚数部分の値から求める微速ベクトルの微速検出手段と、この微速検出手段で検出された微速ベクトルの周波数と周波数ｍ・ｆｂとの差に相当する信号を出力する手段と、を備えている。
【００１７】
この場合、微速ベクトルの周波数は、ベクトルを表す複素平面上の位相θをｓｉｎθとみなすことができて、その周波数を近似計算により求めることができる程度に低いことが好ましい。  
また微速ベクトルの微速検出手段は、あるサンプリング時における微速ベクトルの実数部分及び虚数部分で決まる複素平面上の位置と、次のサンプリング時における微速ベクトルの実数部分及び虚数部分で決まる複素平面上の位置と、の距離を演算して、その演算値を両サンプリング時における微速ベクトルの位相差とみなす手段を含む構成とすることができる。
【００１８】
周波数差に相当する電圧信号を前記電圧制御発振部に帰還する手段は、例えば微速ベクトルの周波数と周波数ｍ・ｆｂとの差に相当する信号を累積する手段を含む。  
また逆ベクトルは、複素表面上における逆ベクトルの位置を規定する実数部分及び虚数部分の組を回転方向に沿って順番に配列したデータテーブルと、逆ベクトルの回転方向及び周波数に対応するインクリメント数またはデクリメント数により前記データテーブルのアドレスを発生させる手段とにより生成することができる。
【発明の効果】
【００１９】
本発明の周波数シンセサイザは、従来のように周波数の調整単位（いくつ刻みで周波数を調整できるかということ）を分周器の分周比に任せる手法とは全く異なる手法である。即ち、
イ．電圧制御発振部の出力周波数の正弦波信号を直交検波して、検波に用いた周波数信号の周波数との差分の周波数（速度）で回転するベクトルを作成し、
ロ．電圧制御発振部の出力周波数が設定値になったときのベクトルの周波数を予め計算しておいて、
ハ．電圧制御発振部を駆動したときにベクトルの周波数と前記計算された周波数との差分に相当する電圧信号を電圧制御発振部にフィードバックして、その差分がゼロになるようにＰＬＬを形成している。  
従ってＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整されることになるが、電圧制御発振部の出力周波数が設定値になったときのベクトルの周波数を予め計算しておくだけで、そしていわば１段のＰＬＬでありながら、出力周波数を設定できるので、ノイズが小さくしかも広い帯域に亘って細かく周波数を設定することができる。例えば数百ＭＨｚの電圧制御発振器を例えば１Ｈｚ単位あるいはそれ以下の単位で設定することができ、極めて画期的な周波数シンセサイザが得られる。
【００２０】
そして、本発明では、電圧制御発振部からの出力周波数が小さくて設定周波数に対して大きな開きがある間は、第１の定数を積分回路部により積分して電圧制御発振部の制御電圧として出力することで前記出力周波数を高めている。またＰＬＬがロックされた後、前記帰還する手段からの制御電圧を監視し、この制御電圧が予め設定された範囲から外れたときには、当該範囲に収まるように、周波数引き込み用の電圧を出力している。従って周波数の引き込み範囲が広く、電圧制御発振部の周波数にばらつきがあったり、温度特性などにより周波数が変化しても周波数の引き込みを行うことができるので、安定した動作が得られる。
【００２１】
また第２の発明では、いわば微調整用の帰還手段のディジタル／アナログ変換部において中心値付近でスイッチングする確率が低くなるので、同時スイッチングするスイッチ数が少なくなり、グリッチノイズの低減化を図ることができる。
【発明を実施するための最良の形態】
【００２２】
本発明の周波数シンセサイザは、新規な原理に基づいて動作するものであることから、先ず図１を参照しながら本発明の動作原理について簡単に概略的な説明をしておく。図１中１は、電圧制御発振部である電圧制御発振器であり、電圧出力部１１から第１の加算部１２を経て供給電圧に応じた周波数の矩形波である周波数信号を出力する。電圧制御発振器１からの周波数信号は分周手段２にて１／Ｎ（Ｎは整数）に分周され、更に正弦波に変換され、ディジタル信号に変換されるのであるが、ここではベクトル取り出し手段２０により、前記周波数信号の周波数に応じた周波数（速度）で回転するベクトルが取り出されるという説明にとどめる。
【００２３】
ベクトル取り出し手段２０の後段の周波数差取り出し手段３０は、前記ベクトルの周波数と、電圧制御発振器１の出力周波数が設定周波数になったときのベクトルの周波数ｆｒと、の差を取り出す。周波数差を取り出す手法としては、例えば電圧制御発振器１の出力周波数が設定周波数になったときにベクトル取り出し手段２０にて取り出されるベクトルの回転方向とは逆方向に周波数ｆｒで回転する逆ベクトルを作成し、前記ベクトルと逆ベクトルとを乗算してその周波数差を取り出す手法が挙げられる。
【００２４】
また逆ベクトルでベクトルの周波数をある程度落としておいて、残りの周波数差分を例えばベクトルの速度を近似式で検出するようにしてもよい。このような例をより具体化した例を挙げると、ベクトルの周波数をｆｒに一致させる調整（周波数差取り出し手段３０により周波数差を取り出す調整工程）を、粗調整と微調整とに分ける。そして粗調整のための周波数刻みｆａの整数倍の周波数のうち、電圧制御発振器１の出力周波数が設定値になったときの前記ベクトルの周波数に最も近い周波数ｎ・ｆａ（ｎは整数）を予め計算して、周波数ｎ・ｆａで逆回転する逆ベクトルを前記ベクトルに乗算して、前記ベクトルの周波数から逆ベクトルの周波数を差し引いた周波数の微速ベクトルを取り出す。そして前記周波数刻みｆａよりも小さい微調整のための周波数刻みｆｂの整数倍のうち、ｆｒと前記周波数ｎ・ｆａとの差に最も近い周波数ｍ・ｆｂ（ｍは整数）と、を計算し、前記微速ベクトルの周波数と周波数ｍ・ｆｂとの差を取り出し、こうしてベクトル取り出し手段により得られたベクトルの周波数とｆｒとの差が求められる。
【００２５】
以上の一連の計算は、図示しないパラメータ出力部にて計算される。なおこのように周波数差を取り出す調整工程を粗調整と微調整とに分ける場合には、ベクトルの周波数がｆｒに近付いてきたときに正確な周波数差を得ることができる利点や、周波数の検出の演算が簡単になるという利点などがある。この点は後述の図２の具体例により明らかにされる。
【００２６】
そして周波数差取り出し手段３０により取り出された周波数差に対応する電圧は帰還手段の一部をなす積分手段４０により積分され、電圧制御発振器１の入力側に供給される。従って図１のループはＰＬＬを形成しており、前記周波数差がゼロになったときにＰＬＬがロックされ、電圧制御発振器１の出力周波数が設定周波数にロックされることになる。
【００２７】
ところで前記周波数差が大きいときには、一般的には、ディジタル処理を行うベクトル取り出し手段２０や周波数差取り出し手段３０などを動作させるのに十分な電圧が得られないので、言い換えれば電圧制御発振器１の出力周波数が小さいので、電圧制御発振器１への制御電圧が得られない。このため運転開始初期には、周波数引き込み手段１００内の積分回路部から制御電圧を発生させて電圧制御発振器１の出力周波数を引き上げている。そしてＰＬＬの制御範囲に入った後は、周波数引き込み手段１００内の積分回路部の積分動作を停止するようにしている。
より具体的には、先ず電圧制御発振器１のスタート時には周波数引き込み手段１００から制御電圧が例えば結合器１１を介して電圧制御発振器１に供給され、その制御電圧を徐々に大きくしていく。それに伴って電圧制御発振器１の出力周波数が上昇し、ベクトル取り出し手段２０や周波数差取り出し手段３０が機能し始めると、ベクトル取り出し手段２０にて取り出されたベクトルの周波数が高くなっていく。そしてこの周波数がＰＬＬの制御範囲に入ってくると、予め計算された、電圧制御発振器１の出力周波数が設定周波数になったときのベクトルの周波数ｆｒと、ベクトル取り出し手段２０にて取り出されたベクトルの周波数と、の差（周波数差）が小さくなってくる。
そこで、周波数引き込み手段１００からの制御電圧の上昇を止めて固定値とすると共に、前記周波数差に対応する電圧を積分して電圧制御発振器１に制御電圧として加える。その結果電圧制御発振器１の出力周波数の上昇率も小さくなり、前記周波数差の積分値の上昇率も徐々に小さくなる。このため電圧制御発振器１の出力周波数の上昇の仕方が更に緩やかになり、それにつれて前記周波数差に対応する電圧の積分値の上昇の仕方もより緩やかになる。やがて前記出力周波数が設定周波数に落ち着き、ＰＬＬループがロックされることになる。
【００２８】
しかしながらこの周波数シンセサイザは、原理においては必ずしも周波数引き込み手段１００を必要とするものではなく、もしディジタル処理部分において、前記周波数差が大きいときであってもそれに対応する電圧が出力されるとしたら次のように動作する。即ち、運転開始時には、周波数差取り出し手段３０により取り出された周波数差に対応する電圧が大きく、この電圧が積分されて電圧制御発振器１の制御電圧として与えられるので、出力周波数が上昇する。その後は、上述のようにしてＰＬＬループがロックされることになる。
【００２９】
実際には、設定周波数の大きさに応じて分周比を選択すればよいことから、ベクトルという発想を取り入れることにより、このように１段のＰＬＬでありながら、広い周波数帯域に亘って細かな周波数設定を行うことができるのである。
【００３０】
以下に本発明の周波数シンセサイザを具体化した例を図２以降にて説明する。  電圧制御発振器１の後段に設けられた手段について順番に説明すると、２は例えばプログラマブルカウンタからなる分周器であり、この分周器２の分周比Ｎ（Ｎは整数）は後述のパラメータ出力部により決定される。分周器２の後段には、分周器２からの周波数信号である矩形波信号を正弦波信号に変換するための手段としてローパスフィルタ２１が設けられている。  
３はＡ／Ｄ（アナログ／ディジタル）変換器であり、ローパスフィルタ２１からの周が数信号である正弦波信号を基準クロック発生部３１からのクロック信号によりサンプリングしてそのサンプリング値をディジタル信号として出力する。基準クロック発生部３１は、前記周波数信号をサンプリングするために周波数の安定性が極めて高い周波数信号であるクロック信号を出力する。
【００３１】
Ａ／Ｄ変換器３で得られるディジタル信号で特定される高周波信号は基本波の他に高調波も含まれている。即ち高調波ひずみを有する正弦波をサンプリングする場合、その高調波成分が折り返しの影響を受けて、場合によっては周波数スペクトルにおける周波数軸上で基本波周波数と高調波の周波数とが重なる場合が想定される。そこでこのような重なりを避けて、電圧制御発振器１の出力周波数に正確に対応するベクトルを後で取り出す必要がある。
【００３２】
一般に周波数ｆ１の正弦波信号を周波数ｆｓのクロック信号でサンプリングした場合、その取り込み結果の周波数ｆ２は（１）式で表される。ただしmod（，）はmodulo関数を表している。
【００３３】
ｆ２＝｜mod（ｆ１＋ｆｓ／２，ｆｓ）−ｆｓ／２｜  ……（１）
この取り込み結果において、基本波周波数に対してｎ次の高調波の周波数はｎ×（基本波周波数）として表されるので、これをｆ２と置いて上記の（１）式に代入すれば、高調波がどのような周波数として取り込まれるかを計算することができる。この計算を用いることにより基本波の周波数と高調波の周波数とが重ならないように、分周器２からの高周波信号の周波数ｆｃとサンプリング周波数（クロック信号の周波数）ｆｓとを設定することができ、例えばベクトルが停止するときのｆｃが３６ＭＨzとなるように分周比Ｎを設定し、ｆｓを４０ＭＨｚに設定する。この場合、Ａ／Ｄ変換器３からのディジタル信号である出力信号で特定される周波数信号の基本波は４ＭＨｚの正弦波となる。なおｆｃ／ｆｓを９／１０にすれば、基本波の周波数と高調波の周波数とが重ならないが、ｆｃ／ｆｓはこの値に限られるものではない。
【００３４】
Ａ／Ｄ変換器３の後段には、キャリアリムーブ４が設けられている。このキャリアリムーブ４は、Ａ／Ｄ変換器３からのディジタル信号により特定される正弦波信号に対して周波数がω0ｔ／２π（角速度がω0ｔ）の正弦波信号により直交検波を行い、Ａ／Ｄ変換器３のディジタル信号により特定される周波数信号の周波数と検波に用いる正弦波信号の周波数との差の周波数で回転するベクトルを取り出す手段、より詳しくはこのベクトルを複素表示したときの実数部分及び虚数部分を取り出す手段に相当する。
【００３５】
キャリアリムーブ４に関して詳述すると、キャリアリムーブ４は、図３に示すように前記正弦波信号に対してcos（ω0ｔ）を掛け算する掛け算部４１ａと前記正弦波信号に対して−sin（ω0ｔ）を掛け算する掛け算部４１ｂと、掛け算部４１ａ、４１ｂの後段に夫々設けられたローパスフィルタ４２ａ及び４２ｂと、を備えている。従ってＡ／Ｄ変換器３で得られた正弦波信号をＡcos（ω0ｔ＋θ）としたとき、掛け算部４１ａの出力及び掛け算部４１ｂの出力は夫々（２）式及び（３）式により表される。
【００３６】
Ａcos（ω0ｔ＋θ）・cos（ω0ｔ）
＝１／２・Ａcosθ＋１／２｛cos（２ω0ｔ）・cosθ＋sin（２ω0ｔ）・sinθ｝……（２）
Ａcos（ω0ｔ＋θ）・−sin（ω0ｔ）
＝１／２・Ａsinθ−１／２｛sin（２ω0ｔ）・cosθ＋cos（２ω0ｔ）・sinθ｝……（３）
そこで掛け算部４１ａの出力及び掛け算部４１ｂの出力を夫々ローパスフィルタ４２ａ及び４２ｂを通すことにより、２ω0ｔの周波数信号は除去されるので、結局ローパスフィルタ４２ａ、４２ｂからは夫々１／２・Ａcosθと１／２・Ａsinθとが取り出される。ローパスフィルタ４２ａ、４２ｂにおける実際のディジタル処理は、掛け算部４１ａ、４１ｂから出力される時系列データについて連続する複数個のデータ例えば６個のデータの移動平均を演算している。
【００３７】
以上のことは、Ａ／Ｄ変換器３で得られた正弦波信号の周波数と直交検波に用いる正弦波信号の周波数が等しいときには、出力に時間関数が含まれないので、キャリアリムーブ４にて得られるベクトルは停止していることになる。一方Ａcos（ω0ｔ＋θ）で表される正弦波信号の周波数が変化すると、Ａcos（ω0ｔ＋θ）はＡcos（ω0ｔ＋θ＋ω1ｔ）となる。従って１／２・Ａcosθは１／２・Ａcos（θ＋ω1ｔ）となり、１／２・Ａsinθは１／２・Ａsin（θ＋ω1ｔ）となる。即ち、ローパスフィルタ４２ａ、４２ｂから得られた出力は、正弦波信号［Ａcos（ω0ｔ＋θ）］の周波数の変化分（ω1ｔ）に対応する信号、つまりＡ／Ｄ変換器３で得られた正弦波信号の周波数と直交検波に用いた正弦波信号の周波数との差分（ω1ｔ／２π）の速度で回転するベクトルを複素表示したときの実数部分（Ｉ）及び虚数部分（Ｑ）である。なお、この明細書では周波数と角速度とを使い分ける意義はないことから、両者を混在して用いることがある。
【００３８】
図４はこのベクトルＶを表した図であり、このベクトルＶは長さがＡであり、回転速度がω1ｔ（＝φ）である（周波数がω1ｔ／２π）。この例では直交検波に用いた周波数は４ＭＨｚであり、Ａ／Ｄ変換器３で得られた正弦波信号の周波数が４ＭＨｚであればベクトルの回転速度はゼロであるが、４ＭＨｚからずれていれば、そのずれた周波数差に応じた周波数（回転速度）で回転することになる。
【００３９】
キャリアリムーブ４の後段には、逆ベクトル乗算部５が設けられている。この逆ベクトル乗算部５は、キャリアリムーブ４にて得られたベクトルＶに対して、パラメータ出力部６にて作成された逆ベクトルＶ｀を乗算するものである。この乗算は、直感的な表現を使えばベクトルＶの速度を逆ベクトルＶ｀の速度分だけ減速することになり、言い換えれば、ベクトルＶの周波数と逆ベクトルＶ｀の周波数との差で回転するベクトルを得ることになる。
【００４０】
逆ベクトル乗算部５における演算について説明すると、キャリアリムーブ４及び逆ベクトル乗算部５は、コンピュータの演算により実行されるものであり、その演算のサンプリングにおいてあるタイミングのサンプリング例えばｎ回目のベクトルＶのサンプリング値がＩ（ｎ）＋ｊＱ（ｎ）であったとすると、ｎ回目の逆ベクトルＶ｀のサンプリング値はＩ`（ｎ）＋ｊＱ`（ｎ）である。両ベクトルを乗算したベクトルＩ＋ｊＱは、｛Ｉ（ｎ）＋ｊＱ（ｎ）｝×｛Ｉ`（ｎ）＋ｊＱ`（ｎ）｝となる。この式を整理すると、（４）式となる。
Ｉ＋ｊＱ＝｛Ｉ(ｎ)・Ｉ`(ｎ)−Ｑ(ｎ)・Ｑ`(ｎ)｝＋ｊ｛Ｉ(ｎ)・Ｑ`(ｎ)＋Ｉ`(ｎ)・Ｑ(ｎ)｝    ……（４）
図５は、逆ベクトル乗算部５の構成を示しており、（４）式の演算を行っている。    
逆ベクトルＶ｀を発生するとは、実際には複素平面上におけるベクトルが逆回転するように当該ベクトルの実数部分及び虚数部分の値つまり逆ベクトルＶ｀の位相をφ｀とすると、cosφ｀とsinφ｀との値を発生させることである。図６は、ベクトルのcosφ｀とsinφ｀との組がベクトルの回転方向に沿って順番には配列されたＩ／Ｑテーブル６０を示しており、パラメータ出力部６は、この例では前記Ｉ／Ｑテーブル６０を備えていて、指示された電圧制御発振器１の設定周波数に応じて決定されるインクリメント数またはデクリメント数でＩ／Ｑテーブル６０のアドレスを読み出し、逆ベクトル乗算部５に出力している。例えばアドレスを０番地からｋ番地までクロックの読み出しのタイミングにより１個づつ読み出すことによりベクトルＶがある速度で回転し、インクリメント数を２にして１個おきにアドレスを読み出すと、ベクトルの速度が倍速になる。インクリメントして読み出すかデクリメントして読み出すかは、キャリアリムーブ４にて取り出されたベクトルＶの回転方向により決めることができる。こうしてベクトルＶに対して逆回転する逆ベクトルＶ｀を生成することができる。
【００４１】
図２におけるここまでのブロックについて、具体的な一連の演算に関して述べておく。電圧制御発振器１の出力周波数をｆvcoとすると、分周器２にて分周された周波数はｆvco／Ｎとなる。Ａ／Ｄ変換部３では、周波数がｆｓのクロック信号によりサンプリングされるため、Ａ／Ｄ変換部３にて得られたディジタル信号により特定される周波数信号の周波数は、ｆｓ−（ｆvco／Ｎ）となる。この例ではｆｓは４０ＭＨｚであるから、４０ＭＨｚ−（ｆvco／Ｎ）となる。そしてキャリアリムーブ４における検波に用いられる正弦波信号の周波数（ω0ｔ／２π）は４ＭＨｚとしているので、キャリアリムーブ４から取り出されるベクトルＶの周波数は、４０ＭＨｚ−（ｆvco／Ｎ）−４ＭＨｚとなる。
【００４２】
ところでこの発明は、電圧制御発振器１の出力周波数ｆvcoが設定周波数になったときにベクトルＶの周波数と前記周波数ｆｒとの周波数差がゼロになるように制御される。もし（ｆvco／Ｎ）が３６ＭＨｚであれば、ベクトルＶは停止いるので（周波数がゼロであるので）、この場合は、逆ベクトルＶ｀の周波数をゼロに設定することで、ＰＬＬがロックされ、電圧制御発振器１の出力周波数ｆvcoが設定周波数になる。しかしこのようなケースは１点しかないので、実際にはキャリアリムーブ４から取り出されるベクトルＶはある速度で回転している。このため、ベクトルＶを止めるための逆ベクトルＶ｀を発生させることが必要になるのであるが、一連の計算はソフトウエアで行われることから、逆ベクトルＶ｀を発生させるためのデータを格納するメモリ容量はできるだけ小さくしたいというのが、設計上の要請である。
【００４３】
この観点からすると、電圧制御発振器１の設定周波数をｆsetとすると、ｆset／Ｎができる限り３６ＭＨｚに近い方が好ましく、この例では、パラメータ出力部６において、ユーザにより設定された所望の設定周波数ｆsetに対し、ｆset／Ｎが３６ＭＨｚに最も近くなる整数を演算し、その整数を分周器２の分周比Ｎとしている。こうすることによってキャリアリムーブ４から取り出されたベクトルＶを止めるための逆ベクトルＶ｀の周波数は、４ＭＨｚよりも小さい値になり、逆ベクトルＶ｀を発生させるためのデータ量が少なくて済む。
【００４４】
ここで周波数の具体例を挙げると、電圧制御発振器１の設定周波数ｆsetを例えば５２０．０００１ＭＨｚとすると、分周比Ｎは、例えばｆset／３６ＭＨｚに最も近い整数であるとした場合、Ｎ＝１４となる。この場合、電圧制御発振器の出力周波数が設定周波数ｆsetであるときの分周後の周波数は、ｆset／１４＝３７．１４２８６４２８５７１４３ＭＨｚである。既述のように分周後の周波数が３６ＭＨｚのときに、Ａ／Ｄ変換部３にて得られるディジタル値により特定される周波数信号の周波数は、４０ＭＨｚ−３６ＭＨｚ＝４ＭＨｚであり、４ＭＨｚの正弦波信号で直交検波を行うキャリアリムーブ４を通して得られるベクトルＶの周波数は４ＭＨｚ−４ＭＨｚ＝０、つまりベクトルＶは停止することになる。従ってｆset／１４＝３７．１４２８６４２８５７１４３ＭＨｚの周波数信号がＡ／Ｄ変換部３にてディジタル化され、その周波数信号がキャリアリムーブ４に入力されて得られるベクトルＶの周波数は、３７．１４２８６４２８５７１４３ＭＨｚ−３６ＭＨｚ＝１．１４２８６４２８５７１４３ＭＨｚとなる。  
このような演算は、周波数シンセサイザに対して設定周波数を入力することにより、電圧制御発振器１を動作させる以前にパラメータ出力部６にて行われる。またパラメータ出力部６は、図示しないメモリを参照して、設定周波数に近い周波数が得られる電圧値を選択し、これにより電圧出力部１１の出力電圧がその電圧値に向かって上昇することになる。そして分周比Ｎを１４に設定し、また逆ベクトルＶ｀の周波数を１．１４２８６４２８５７１４３ＭＨｚに設定すれば
Ａ／Ｄ変換部３にて得られる周波数信号の周波数が１．１４２８６４２８５７１４３ＭＨｚとなるまで、電圧制御発振器１の出力周波数ｆvcoが上昇し、やがてベクトルＶの周波数と逆ベクトルＶ｀の周波数とが一致したときにＰＬＬがロックされ、ｆvcoがｆsetに収束する。  
図７は、ベクトルＶが逆ベクトルＶ｀により逆回し処理が行われて停止した状態をイメージ的に示す図である。
【００４５】
ところで上述の動作は、逆ベクトルＶ｀だけに頼ってベクトルＶを止める方式の場合の動作であり、この場合には、逆ベクトル乗算部５で得られたベクトルの周波数に対応する信号をループフィルタ８に入力すればよい。しかしながら、このような構成では逆ベクトルＶ｀を発生させるためのデータ量がかなり多くなってしまう。このため図２に示す実施の形態では、逆ベクトルＶ｀によりベクトルＶの周波数をある程度まで減速し、残りの減速を後段の位相の時間差検出部７１、加算部７２及び位相差の累積加算部７３の動作に任せている。言い換えれば、逆ベクトル乗算部５ではベクトルＶの周波数の粗調整を行い、後段部位においてベクトルＶの微調整を行うことで、ベクトルＶを停止させている。
【００４６】
ベクトルＶの周波数の粗調整を行う逆ベクトルＶ｀の周波数は、例えば１５２．５８７８９０６２５Ｈｚ刻みで設定できるようになっている。その理由は、４０ＭＨｚにてデータをサンプリングする場合、逆ベクトルＶ｀の位相のポイント数を２の18乗に設定すると、４０ＭＨｚ／２の18乗＝１５２．５８７８９０６２５Ｈｚとなるからである。つまりパラメータ出力部６では、最小租調周波数（周波数刻みｆａ）が１５２．５８７８９０６２５Ｈｚであり、上記のベクトルＶの周波数である１１４２８６４．２８５７１４３Ｈｚ（１．１４２８６４２８５７１４３ＭＨｚ）に対して周波数刻みｆａを何倍したら最も近くなるかを計算する。    
１１４２８６４．２８５７１４３Ｈｚ／１５２．５８７８９０６２５Ｈｚに最も近い整数は７４９０であり、パラメータ出力部６はこの整数を求めることにより、電圧制御発振部１の出力周波数が設定値になったときの前記ベクトルＶの周波数に最も近い周波数ｎ・ｆａ（ｎは整数）＝７４９０・１５２．５８７８９０６２５Ｈｚ＝１１４２８８３．３００７８１２５Ｈｚを求める。
【００４７】
そしてパラメータ出力部６は、次の計算を行う。先ずベクトルＶの周波数から、逆ベクトルＶ｀により調整される周波数を差し引き、１４２８６４．２８５７１４３Ｈｚ−１１４２８８３．３００７８１２５Ｈｚ＝１９．０１５０６６９６６４１４５Ｈｚを求める。  
更に粗調整用の前記周波数刻みｆａよりも小さい微調整のための周波数刻みｆｂこの例では周波数刻み１Ｈｚの整数倍のうち、電圧制御発振部１の出力周波数が設定値になったときの前記ベクトルＶの周波数と前記周波数ｎ・ｆａとの差である１９．０１５０６６９６６４１４５Ｈｚに最も近い周波数ｍ・ｆｂ（ｍは整数）を計算する。この場合、ｆｂは１Ｈｚであるから、ｍは１９となり、１９Ｈｚ分の調整が逆ベクトル乗算部５の後段の部分により行われることになる。なおここでいう粗調整と微調整との用語は、この新方式の周波数シンセサイザの改良部分である帰還手段における粗調整と微調整とは異なるものである。
【００４８】
図２に戻って７は減数処理部、７１はローパスフィルタ、７１は位相の時間差検出部、７２は第２の加算部、７３は位相差の累積加算部、８はループフィルタ、８０はＤ／Ａ（ディジタル／アナログ）変換部である。  
ベクトルＶの回転は逆ベクトルＶ｀により減速されているので、ベクトルＶの周波数（速度）を簡単な近似式で求めることができる。図８に示すように複素平面上において、（ｎ−１）番目のサンプリングにより求めたベクトルＶ（ｎ−１）とｎ番目のサンプリングにより求めたベクトルＶ（ｎ）＝Ｖ（ｎ−１）＋ΔＶとのなす角度Δφ、即ち両サンプリング時のベクトルＶの位相差Δφは、ベクトルＶの周波数がサンプリング周波数よりも十分に小さくかつθ＝ｓｉｎθとみなせる程度であれば、ΔＶの長さとみなすことができる。
【００４９】
ΔＶを求める近似式について説明すると、先ず位相差Δφは（５）式で表される。なおimagは虚数部分、conj｛Ｖ（ｎ）｝はＶ（ｎ）の共役ベクトル、Ｋは常数である。
【００５０】
Δφ＝Ｋ・imag［ΔＶ・conj｛Ｖ（ｎ）｝］    ……（５）  
ここでＩ値（ベクトルＶの実数部分）及びＱ値（ベクトルＶの虚数部分）についてｎ番目のサンプリングに対応する値を夫々Ｉ（ｎ）及びＱ（ｎ）とすれば、ΔＶ及びconj｛Ｖ（ｎ）｝は複素表示すると夫々（６）式及び（７）式で表される。
【００５１】
ΔＶ＝ΔＩ＋ｊΔＱ                      ……（６）
conj｛Ｖ（ｎ）｝＝Ｉ（ｎ）−ｊＱ（ｎ）  ……（７）        
ただしΔＩはＩ（ｎ）−Ｉ（ｎ−１）であり、ΔＱはＱ（ｎ）−Ｑ（ｎ−１）である。（６）式及び（７）式を（５）式に代入して整理すると、Δφは（８）式で表されることになる。
【００５２】
Δφ＝ΔＱ・Ｉ（ｎ）−ΔＩ・Ｑ（ｎ）      ……（８）
前記位相の時間差検出部７１は、このように近似式を用いてΔφを求める機能を備えている。このΔφは、逆ベクトル乗算部５にて減速されたベクトルＶの周波数に対応する値であるから、位相の時間差検出部７１は、減速されたベクトルＶの周波数を出力する手段（微速ベクトル検出手段）であるといえる。
【００５３】
なおベクトルＶ（ｎ−１）とＶ（ｎ）とが求まればこの間の角度Δφを求める手法は種々の数学的手法を使うことができ、その一例として（５）式の近似式を挙げたに過ぎない。その数式としてはＶ（ｎ）とＶ（ｎ−１）の各終点を結ぶ線の中点と原点とを結ぶベクトルＶOである｛Ｖ（ｎ）＋Ｖ（ｎ−１）｝／２を用い、（５）式においてＶ（ｎ）に代えてこのベクトルＶOを代入してもよい。このような（５）式が近似できる理由は、ＶOとΔＶとが直交しているとみなすことができ、このためΔＶの長さは、ＶOを実軸と見たてたときのΔＶの虚数値に相当すると取り扱えることができるからである。
【００５４】
一方パラメータ出力部６は、ベクトルＶの周波数微調整分である１９Ｈｚの値を計算により求めているため、位相の時間差検出部７１にて検出されたベクトルＶの周波数と微調整分の１９Ｈｚとが加算部７２にて突合されて、ベクトルＶの周波数と微調整分の１９Ｈｚとの差分が取り出され、位相差の累積加算部７３に入力される。そして位相差の累積加算部７３からの出力値はループフィルタ８に入力される。
【００５５】
本発明は、図１に示したようにベクトルＶを止める処理を行うが、この処理は図２の例ではいわば逆回しすることによるラフな停止処理と微速になったベクトルＶを正確に止める処理とに分けており、後半の処理を位相の時間差検出部７１と加算部７２とに受け持たせていることになる。そして逆ベクトル乗算部５、位相の時間差検出部７１及び第２の加算部７２は、周波数差取り出し手段に相当する。なおこの例では、電圧制御発振器１の出力周波数が設定周波数よりも低いときには、つまり回転ベクトルの周波数が設定周波数よりも低いときには、位相の時間差検出部７１の出力は負の値で出力されるので、この出力に−１を掛け算する掛け算部７１１を設けている。
【００５６】
位相差の累積加算部７３は、図９に示すようにあるサンプリング時における入力値をレジスタ７３ａに保持し、次のサンプリング時にそれまで保持されていた値を出力すると共に加算部７３ｂに戻して入力値と加算し、その加算値をレジスタ７３ａに入力するように構成されている。
またループフィルタ８は、図１の積分手段に相当し、図１０に示すように入力値を累積加算部８ａにて累積加算すると共に、加算部８ｂにてその累積加算値に入力値を加算するように構成されている。このループフィルタ８の出力電圧は、Ｄ／Ａ変換部８０にてアナログ電圧とされて、後述の周波数引き込み手段のＤ／Ａ変換部からの出力電圧と結合器１１加算されて電圧制御発振器１に制御電圧として入力される。ループフィルタは信号の変動を抑え、ループの安定化を図る役割も持っている。  
この例では、位相差の累積加算部７３、ループフィルタ８及びＤ／Ａ変換部８０は帰還手段に相当する。  
電圧制御発振部１から周波数差取り出し手段及びループフィルタ８を経て電圧制御発振部１に戻るループはＰＬＬを形成している。またＡ／Ｄ変換器３からループフィルタ８に至るまでの各部位は、ＦＰＧＡなどのディジタル処理装置により構成される。
【００５７】
ここで本発明者は、位相の時間差検出部７１の検出値とローパスフィルタ２１の出力レベルとの関係を調べたところ、電圧制御発振器１の出力周波数が設定周波数になるポイント）を中心とした所定の周波数領域から外れるとローパスフィルタ２１のゲインが落ちてきてしまうことを把握している。これでは、電圧制御発振器１の周波数が温度特性などによりこの範囲以上に変化した場合には、制御系が追従しないので周波数を設定周波数に引き込めなくなってしまう。また装置の運転開始時には電圧制御発振部１には制御電圧が入力されていないので、周波数の引き込み範囲まで制御電圧を立ち上げる必要がある。
【００５８】
そこで周波数引き込み手段１００として、スイッチ部１０１、積分回路部１０２、加算部１０３及びＤ／Ａ変換器１０４が設けられている。スイッチ部１０１は、接点ａ、ｂ、ｃのいずれかに切り替えられ、ａに切り替えられているときには位相の時間差検出部７１の出力が、ｂに切り替えられているときには第２の定数が、ｃに切り替えられているときには第１の定数が夫々積分回路部１０２に取り込まれるようになっている。これら第１の定数及び第２の定数は、パラメータ出力部６から出力され、例えば第１の定数（接点ｃの設定値）よりも第２の定数（接点ｂの設定値）の方が小さく設定されている。
【００５９】
積分回路部１０２は、一つ前のサンプリングで得た値をラッチ部１０２ａでラッチし、この値と今のサンプリングで得た値とを順次加算するように構成されている。またＤ／Ａ変換器１０４は、Ｄ／Ａ変換器８０よりもディジタル側のビット数が少なくなっており、入力信号に対して大きい周波数刻みで出力するように構成されている。
【００６０】
スイッチ部１０１の切り替え動作及び積分回路部１０２の積分／停止は、動作制御部１０５により行われる。動作制御部１０５は、設定周波数に応じて動作制御するためのしきい値となる周波数を決定し、電圧制御発振器１の出力周波数と位相の時間差検出部７１に入力されるキャリアレベルとを検出して、検出結果としきい値とに応じてスイッチ部１０１及び積分回路部１０２の動作を制御する機能を有する。
【００６１】
動作制御部１０５の動作は、後述の作用説明で図１１、図１２に示すとおり明らかにするが、ここでその機能をまとめておくと次のとおりである。
Ａ）電圧制御発振器１からの出力周波数が小さすぎて設定周波数と当該出力周波数との周波数差が大きすぎることに起因して加算部７２から電圧信号が得られない間は、スイッチ部１０１をｃに設定しかつ積分回路部１０２をオンにして第１の定数を積分回路部１０２により積分するようにし、
Ｂ）第１の定数を積分回路部１０２により積分して電圧制御発振器１の制御電圧を出力した後、設定周波数と電圧制御発振器１からの出力周波数との周波数差が小さくなったことにより位相の時間差検出部７１から電圧信号（この電圧信号はまだ有効ではない）が出力された後において、スイッチ部１０１をａに設定しかつ加算部７２からの電圧信号を積分するため前記積分回路部１０２をオンにし、
Ｃ）設定周波数と電圧制御発振器１からの出力周波数との周波数差が更に小さくなって当該周波数差に対して位相の時間差検出部７１から有効な電圧信号が得られる範囲内であり、かつループフィルタ８の出力が予め設定された範囲に収まった後、前記積分回路部１０２の積分動作を停止し、
Ｄ）前記積分回路部１０２の積分動作を停止した後に、位相の時間差検出部７１から有効な電圧信号が得られる範囲内でありかつループフィルタ８の出力が予め設定された範囲から外れた後には、第２の定数を積分回路部１０２により積分し、当該ループフィルタ８の出力が予め設定された範囲に収まった後には、前記積分回路部１０２の積分動作を停止する。
【００６２】
次に図２に示す実施の形態の全体の動作について図１１及び図１２参照しながら説明する。今、上述の具体例で挙げたように、電圧制御発振器１の設定周波数ｆsetを例えば５２０．０００１ＭＨｚとして図示しない入力部から入力したとする（図１１のステップＳ１）。パラメータ出力部６は、電圧制御発振器１の設定周波数と供給電圧との関係を書き込んだテーブルを備えていて、このテーブルにおける５２０．０００１ＭＨｚに最も近い設定周波数を選択する。
【００６３】
また既述のようにしてｆset／３６ＭＨｚに最も近い整数である分周比Ｎ＝１４と、設定周波数が得られるときのベクトルＶの周波数を租調整量と微調整量とに分けたときの夫々の量と、を計算する。この場合、周波数の租調整量つまり逆ベクトルの周波数である１１４２８８３．３００７８１２５Ｈｚと第２の加算器７２に入力する微調整量である逆回し処理後のベクトルの周波数１９Ｈｚとを計算する。
【００６４】
そして周波数引き込み手段である加算部１０３に加算される初期電圧が設定周波数に見合った値として計算され、更に積分回路部１０２の積分値がクリアされる（ステップＳ２、Ｓ３）。入力部からスタートの指示を入力すると、前記初期電圧が加算部１０３に加算されて電圧制御発振器１が立ち上げられるが、この時点では出力周波数が低くて設定周波数との周波数差が大きいのでＰＬＬループは動作しないので即ち加算部７２からは電圧信号が出力されず、判断ステップＳ４を介してステップＳ５に移り、スイッチ部１０１が接点ｃに設定されて第１の定数が積分回路部１０２にて積分される。  
なおキャリアリムーブ４から加算部７２に至る演算に関しては既に詳述してある通りであるが、まとめた説明を後で行うことにする。
【００６５】
上述の積分の結果、図１２に示すように電圧制御発振器１の出力周波数が上昇し、時刻ｔ１にて加算部７２から電圧信号が出力され始める。このため判断ステップＳ４を介してステップＳ６に移るが、この段階では位相の時間差検出部７１から電圧信号が出力されるとはいっても、出力周波数に対応した有効な値ではない。位相の時間差検出部７１の入力キャリアが検出できるようになると、ステップＳ７にてスイッチ部１０１がａに切り替わる。このため積分回路部１０２には位相の時間差検出部７１からの電圧信号が積分され、この積分値がＤ／Ａ変換器１０４を介して結合器１１に与えられ、Ｄ／Ａ変換器８０からの電圧と加算されて制御電圧として電圧制御発振部１に与えられる。  
こうして電圧制御発振器１の出力周波数が上昇し、ループフィルタ８の出力値が設定されたしきい値の範囲（第１の設定範囲）内に入ると（時刻ｔ２）、ＰＬＬが概ねロックされたものとして、ステップＳ８に移ってスイッチ部１０１がｂに切り替わり、積分回路部１０２の積分動作を停止する。
【００６６】
ＰＬＬがロックした後、電圧制御発振器１の出力周波数が温度特性などにより変化するおそれがあるので、動作制御部１０５はステップＳ９にてＤ／Ａ変換器８０の例えばディジタル値があるしきい値の範囲（例えばフルレンジの１／６〜５／６の範囲である第２の設定範囲）であるか否かを監視して、その範囲から外れるとステップＳ１０により積分回路部１０２の積分動作を開始する。これにより第２の定数が積分回路部１０２により積分され、第２の定数は、正の値または負の値として供給される。この積分値はＤ／Ａ変換器１０４を介して結合器１１に与えられ、Ｄ／Ａ変換器８０からの電圧と加算されて制御電圧として電圧制御発振部１に与えられる。そしてＤ／Ａ変換器８０のディジタル値が前記しきい値の範囲に収まると、積分回路部１０２の積分動作を停止する(ステップＳ９)。
【００６７】
次ぎにキャリアリムーブ４から加算部７２に至る演算を含む作用に関して述べておく。装置のスタート時に電圧制御発振器１に電圧が供給されると、周波数信号を出力しその周波数が上昇していく。初めのうちは電圧制御発振器１の出力周波数が低いので、Ａ／Ｄ変換部３にて取り出される周波数[４０ＭＨｚ−（出力周波数／Ｎ）]が大きく、このためキャリアリムーブ４にて取り出されるベクトルＶの周波数が負の大きな値になっており、ローパスフィルタ７１にてキャリアが減衰するため、位相の時間差検出部７１からは電圧信号が出力されない。電圧制御発振器１の出力周波数がある値まで上昇すると、キャリアリムーブ４からのベクトルＶの取り出し演算が有効になってベクトルＶの周波数（速度）が落ち始める。
【００６８】
この説明では、４０ＭＨｚ−（出力周波数／Ｎ）の値が４ＭＨｚよりも小さいとき、つまり出力周波数／Ｎが３６ＭＨｚよりも大きいときのベクトルＶの回転方向を正の方向と呼ぶとすると、負の方向に回転しているベクトルＶの周波数が低くなってきたということである。このとき逆ベクトル乗算部５の出力である、逆回転分が乗算されたベクトルＶの周波数も低くなってくる。従って位相の時間差検出部７１の出力は、演算が有効になったときは、設定周波数と出力周波数との差がまだ大きいので、大きな値になっているが、徐々に小さくなり（負の速度が小さくなり）、前記出力（位相差）と周波数の微調整量とを加算した第２の加算部７２の加算値も小さくなっていく。
【００６９】
更に電圧制御発振器１の出力周波数が上昇して、分周後の周波数が３６ＭＨｚになり、キャリアリムーブ４から取り出されるベクトルＶの速度が停止するタイミングとなる。ここで租調整周波数をΔＦ（ｎ・ｆａ）とし、微調整周波数をΔｆ（ｍ・ｆｂ）とすると、キャリアリムーブ４から取り出されるベクトルＶの周波数が周波数の調整分ΔＦ＋Δｆよりも未だ小さく、その周波数差（第２の加算部７２の出力）が負の値であることから、ベクトルＶの周波数は上昇する。やがてベクトルＶの周波数は前記周波数の調整分ΔＦ＋Δｆと同じになる。こうしてやがて位相の時間差検出部７１の出力がΔｆ（上述の具体例では１９Ｈｚ）に収束し、第２の加算部７２の出力、即ち周波数差取り出し手段で取り出された周波数差がゼロになる。これによりＰＬＬがロックされ、電圧制御発振器１の出力周波数が設定周波数である５２０．０００１ＭＨｚにロックされる。なおループフィルタ８はこの例では完全積分機能を持たせているため、正の直流電圧に収束することになる。またシミュレーションでは、電圧制御発振器１の動作をスタートさせてから、ＰＬＬがロックされるに至るまでの時間はおよそ１５０ｍｓｅｃであった。
【００７０】
上述の実施の形態によれば、電圧制御発振器１からの出力周波数が小さくて設定周波数に対して大きな開きがある間は、第１の定数を積分回路部１０２により積分して電圧制御発振器１の制御電圧として出力することで前記出力周波数を高めている。そしてまたＰＬＬがロックされた後、ループフィルタ８からの制御電圧を監視し、この制御電圧が予め設定された範囲から外れたときには、当該範囲に収まるように、第２の定数を積分回路部１０２により積分して周波数引き込み用の電圧として結合器１１に出力している。従って周波数の引き込み範囲が広く、電圧制御発振部の周波数にばらつきがあったり、温度特性などにより周波数が変化しても周波数の引き込みを行うことができるので、安定した動作が得られる。
【００７１】
また本発明が採用している周波数シンセサイザの本体の制御方式によれば次のような効果がある。電圧制御発振器１の出力周波数に応じた速度（周波数）で回転するベクトルを取り出し、このベクトルの周波数と出力周波数が設定周波数になったときのベクトルの周波数との差分を取り出して電圧制御発振器１にフィードバックしてＰＬＬを形成しているので、広い周波数帯域に亘って細かな周波数設定を低ノイズで行うことができる。そして周波数差を取り出すにあたって、粗い周波数設定で逆回転する逆ベクトルを用いてベクトルの速度を落とし込み、その微速ベクトルの速度を検出してその検出値と予め計算しておいて微調整分とを付き合わせてその差分を取り出すようにしている。従って既述のようにデータ量を抑えかつ簡単な演算によりベクトルの周波数を検出することができ、従ってメモリ容量が小さくかつ演算の負荷が小さい周波数シンセサイザを提供できる。
【００７２】
なお分周比Ｎの決め方は、電圧制御発振器１の出力周波数の設定値をＮで割ったときに、Ａ／Ｄ変換部３で用いる基準クロック信号の周波数とベクトル取り出し手段で用いられるω0／２πとの差に最も近い周波数となるように決めることに限定されるものではない。
【００７３】
また本発明では、２つのＤ／Ａ変換部８０及び１０４の各出力を加算した出力が電圧制御発振器１の制御電圧となるが、その構成としては、先の実施の形態のように結合器１１を設ける代わりに、図１３に示すような２ポートタイプの電圧制御発振器１２を用い、Ｄ／Ａ変換部８０の出力及びＤ／Ａ変換部１０４の出力１０４のを夫々ポート１２ａ及び１２ｂに入力するようにしてもよい。
【００７４】
他の発明の実施の形態について説明する。この実施の形態は、先の実施の形態において、スイッチ部１０１をａに切り替えた後、ＰＬＬロックするときの周波数引き込み手段におけるＤ／Ａ変換器１０４について数ビット分だけオフセットをかけるようにしている。この点について詳述する。
【００７５】
帰還手段に含まれるＤ／Ａ変換器８０が図１４に示すようにラダー抵抗形の場合、内部のスイッチの切り替えによりグリッチノイズが発生し、同時に切り替わるスイッチ数が多くなる程、ノイズ量が増加する。従ってＤ／Ａ変換器８０の入力値がフルレンジの中心値を横切る場合において、同時スイッチングするスイッチ数が最大になり、ノイズ発生量も最大になる。フルレンジの中心値を横切るとは、図１４に示す８ビット用の場合例えば「０１１１１１１１」から「１０００００００」に切り替わるときである。特に上述の実施の形態のように、大まかな周波数の決定を周波数引き込み手段（スイッチ１０１からＤ／Ａ変換器１０４の部分）により行い、Ｄ／Ａ変換器８０内に例えばＰＷＭ制御を組み込んで細かな諧調表現を行う場合には、周波数引き込み手段のＤ／Ａ変換器１０４の設定値を中心付近に設定すると、Ｄ／Ａ変換器８０がフルレンジの中心値付近で高速にスイッチングする確率が高くなるおそれがある。なおＰＷＭ制御を組み込むとは
、入力値であるディジタル値に対応するデューティ比のパルス列がサンプリングのタイミング毎に出力され、これを平滑して制御電圧として出力するという意味である。そしてＤ／Ａ変換器により細かな諧調表現を行うと、出力変化が小さいのでグリッチノイズが相対的に目立つ結果となる。
【００７６】
図１５は、電圧制御発振部１の制御電圧と出力周波数との関係を示す特性図であり、黒丸は出力周波数が設定周波数ｆｓに一致するようにＰＬＬロックするときのＤ／Ａ変換器８０の出力電圧である。つまりこの場合、Ｄ／Ａ変換器８０は内部のＰＷＭ信号のデューティ比が５０％のときにこの電圧Ｖｓが得られるように設定される。従ってＤ／Ａ変換器８０のフルレンジＡＤ１の中心が黒丸の位置になってしまう。
【００７７】
そこで、この実施の形態では、ＰＬＬロックするときの周波数引き込み手段のＤ／Ａ変換器１０４について、設定可能な制御電圧の中で、出力周波数が設定周波数に最も近くなる制御電圧よりも、調整可能な周波数刻みの整数倍に対応する分だけずれた値に設定する（オフセットをかける）ようにする。例えばＤ／Ａ変換器８０のフルレンジに対応する周波数可変量が例えば４．５ＭＨｚであり、また周波数引き込み手段のＤ／Ａ変換器１０４の１ビットあたりの周波数変化量が約７５０ｋＨｚであるとすると、単純計算では、Ｄ／Ａ変換器１０４を最大±３ビット分オフセットすることができる。
【００７８】
このようにすれば、図１５に示すようにＤ／Ａ変換器８０のフルレンジがＡＤ１からＡＤ２に変わるので、出力周波数が設定周波数ｆｓに一致するときのＤ／Ａ変換器８０の出力値がフルレンジの中心から変位する。この結果、Ｄ／Ａ変換器８０がフルレンジの中心値付近で高速にスイッチングする確率が低くなり、グリッチノイズを低減できる。
【図面の簡単な説明】
【００７９】
【図１】本発明に係る周波数シンセサイザの基本構成を示すブロック図である。
【図２】本発明に係る周波数シンセサイザの実施の形態を示すブロック図である。
【図３】上記の実施の形態に用いられるキャリアリムーブを示す構成図である。
【図４】キャリアリムーブにて得られるベクトルを示す説明図である。
【図５】逆ベクトル乗算部の構成を示す構成図である。
【図６】パラメータ発生部において逆ベクトルを発生させるためのデータテーブルを示す説明図である。
【図７】キャリアリムーブで得られたベクトルと逆ベクトルとを周波数差取り出し手段により互いに乗算する様子を示す説明図である。
【図８】相前後するタイミングでサンプリングしたベクトルの位相差を示す説明図である。
【図９】図１のブロック図における位相差の累積加算部を示す構成図である。
【図１０】図１のブロック図におけるループフィルタを示す構成図である。
【図１１】上記の実施の形態の作用を示すフローチャートである。
【図１２】上記の実施の形態における作用を示すタイムチャートである。
【図１３】電圧制御発振部の他の例を示す回路図である。
【図１４】Ｄ／Ａ変換器の構成例を示す回路図である
【図１５】周波数引き込み手段の出力にオフセットをかけておくことにより、本来の帰還手段におけるＤ／Ａ変換器の出力の中心値をずらす様子を示す説明図である。
【図１６】従来の周波数シンセサイザの構成を示すブロック図である。
【符号の説明】
【００８０】
１          電圧制御発振器
１１        結合器
２          分周器
３          Ａ／Ｄ変換部
３１        基準クロック発生部
４          キャリアリムーブ
５          逆ベクトル演算部
６          パラメータ出力部
７１        位相の時間差検出部
７２        加算部
７３        位相差の累積加算部
８          ループフィルタ
８０        Ｄ／Ａ    
１０１      スイッチ    
１０２      積分回路部
１０４      Ｄ／Ａ変換器
１０５      動作制御部
【図１】
0004713525.tif 000002
【図２】
0004713525.tif 000003
【図３】
0004713525.tif 000004
【図４】
0004713525.tif 000005
【図５】
0004713525.tif 000006
【図６】
0004713525.tif 000007
【図７】
0004713525.tif 000008
【図８】
0004713525.tif 000009
【図９】
0004713525.tif 000010
【図１０】
0004713525.tif 000011
【図１１】
0004713525.tif 000012
【図１２】
0004713525.tif 000013
【図１３】
0004713525.tif 000014
【図１４】
0004713525.tif 000015
【図１５】
0004713525.tif 000016
【図１６】
0004713525.tif 000017