(57)【特許請求の範囲】
【請求項１】
主信号（Ｍ）にデジタル処理を施して前置歪（Ｄ）を与える歪合成回路と、
主信号（Ｍ）と前置歪（Ｄ）とを含む歪合成信号（Ｍ＋Ｄ）をアナログ信号として増幅器に供給するＤＡ変換器と、
を含む増幅器の前置歪補償回路であって、
前記歪合成回路は、前置歪（Ｄ）に第１の係数（β１）を乗じた第１の中間前置歪（β１Ｄ）と第１の係数とは異なる第２の係数（β２）を乗じた第２の中間歪（β２Ｄ）とをデジタル処理により主信号（Ｍ）から減算して第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）を形成する第１の演算回路から成り、
ＤＡ変換器と増幅器との間に設けられ、第１及び第２の中間歪（β１Ｄ，β２Ｄ）を含む第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）を第１及び第２の係数（β１，β２）を用いた歪合成処理によって歪合成信号（Ｍ＋Ｄ）に変換する第２の演算回路を含むことを特徴とする増幅器の前置歪補償回路。
【請求項２】
請求項１に記載の増幅器の前置歪補償回路であって、
前記第２の演算回路は、前記歪合成処理において、前記第１の歪合成信号（Ｍ−β１Ｄ）に第１のレベル調整係数（（β２＋１）／（β２−β１））を乗算した第１のレベル調整済み歪合成信号（（Ｍ−β１Ｄ）×（β２＋１）／（β２−β１））と、前記第２の歪合成信号（Ｍ−β２Ｄ）に第２のレベル調整係数（（β１＋１）／（β２−β１））を乗算した第２のレベル調整済み歪合成信号（（Ｍ−β２Ｄ）×（β１＋１）／（β２−β１））と、を減算することにより、第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）を歪合成信号（Ｍ＋Ｄ）に変換することを特徴とする増幅器の前置歪補償回路。
【請求項３】
請求項１又は２に記載の増幅器の前置歪補償回路であって、
前記第２の演算回路は、第１及び第２の中間歪（β１Ｄ，β２Ｄ）を含む第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）を第１及び第２の係数（β１，β２）を用いた主信号生成処理によって主信号（Ｍ）に変換することを特徴とする増幅器の前置歪補償回路。
【請求項４】
請求項３に記載の増幅器の前置歪補償回路であって、
前記第２の演算回路は、前記主信号生成処理において、前記第１の歪合成信号（Ｍ−β１Ｄ）に第３のレベル調整係数（β２／（β２−β１））を乗算した第３のレベル調整済み歪合成信号（β２×（Ｍ−β１Ｄ）／（β２−β１））と、前記第２の歪合成信号（Ｍ−β２Ｄ）に第４のレベル調整係数（β１／（β２−β１））を乗算した第４のレベル調整済み歪合成信号（β１×（Ｍ−β２Ｄ）／（β２−β１））と、を減算することにより、第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）を主信号（Ｍ）に変換することを特徴とする増幅器の前置歪補償回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器の前置歪補償回路に関する。
【背景技術】
【０００２】
前置歪補償回路は、増幅器から歪補償されて増幅された出力信号を得るための回路である。この前置歪補償回路は、増幅器に入力される主信号に、増幅器の入出力特性（非線形特性）により出力信号に発生する歪成分を打ち消すような前置歪を予め与える回路である（特許文献１）。このような前置歪補償回路は、ＴＶ放送用の送信設備や携帯電話の無線基地局の送信設備などに用いられている。
【０００３】
【特許文献１】国際公開第ＷＯ０１／０８３１９号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般的な前置歪補償回路では、デジタル信号処理によって前置歪が生成される。また、前置歪補償回路は、主信号に前置歪を与えた歪合成信号をデジタル処理により生成し、これをＤ／Ａ変換器によってアナログ信号に変換してから増幅器に供給する。
【０００５】
しかしながら、歪合成信号は、その振幅が急峻に変動する信号（平均電力に対するピーク電力の比（ＰＡＲ：Ｐｅａｋ  ｔｏ  Ａｖｅｒａｇｅ  ｐｏｗｅｒ  Ｒａｔｉｏ）が高い信号）であり、前置歪補償回路が前述したような歪合成信号をＤ／Ａ変換する構成であると、広ダイナミックレンジかつ高い分解能で（すなわち、ビット数を増やして）Ｄ／Ａ変換することが要求され、Ｄ／Ａ変換器の高コスト化を招く。また、低コスト化のためにＤ／Ａ変換器の分解能を下げる（すなわち、ビット数を減らす）と歪合成信号に意図しない歪成分が含まれてしまう。
【０００６】
上述のような課題に対して、特許文献１では、主信号と前置歪とを別々にＤ／Ａ変換してから、アナログ領域で、主信号と前置歪とを合成した歪合成信号を増幅器に供給する構成が提案されている。しかしながら、特許文献１に記載された構成は、Ｄ／Ａ変換される信号の低ＰＡＲ化といった点で改善の余地がある。本発明の目的は、Ｄ／Ａ変換される信号のＰＡＲを（更に）低くして、より好適な前置歪補償回路を実現することにある。
【課題を解決するための手段】
【０００７】
本発明は、主信号（Ｍ）にデジタル処理を施して前置歪（Ｄ）を与える歪合成回路と、主信号（Ｍ）と前置歪（Ｄ）とを含む歪合成信号（Ｍ＋Ｄ）をアナログ信号として増幅器に供給するＤＡ変換器と、を含む増幅器の前置歪補償回路であって、前記歪合成回路は、前置歪（Ｄ）に第１の係数（β１）を乗じた第１の中間前置歪（β１Ｄ）と第１の係数とは異なる第２の係数（β２）を乗じた第２の中間歪（β２Ｄ）とをデジタル処理により主信号（Ｍ）から減算して第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）を形成する第１の演算回路から成り、ＤＡ変換器と増幅器との間に設けられ、第１及び第２の中間歪（β１Ｄ，β２Ｄ）を含む第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）を第１及び第２の係数（β１，β２）を用いた歪合成処理によって歪合成信号（Ｍ＋Ｄ）に変換する第２の演算回路を含むことを特徴とする。
【０００８】
また、本発明においては、前記第２の演算回路は、前記歪合成処理において、前記第１の歪合成信号（Ｍ−β１Ｄ）に第１のレベル調整係数（（β２＋１）／（β２−β１））を乗算した第１のレベル調整済み歪合成信号（（Ｍ−β１Ｄ）×（β２＋１）／（β２−β１））と、前記第２の歪合成信号（Ｍ−β２Ｄ）に第２のレベル調整係数（（β１＋１）／（β２−β１））を乗算した第２のレベル調整済み歪合成信号（（Ｍ−β２Ｄ）×（β１＋１）／（β２−β１））と、を減算することにより、第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）を歪合成信号（Ｍ＋Ｄ）に変換することが望ましい。
【０００９】
また、本発明においては、前記第２の演算回路は、第１及び第２の中間歪（β１Ｄ，β２Ｄ）を含む第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）を第１及び第２の係数（β１，β２）を用いた主信号生成処理によって主信号（Ｍ）に変換することが望ましい。
【００１０】
また、本発明においては、前記第２の演算回路は、前記主信号生成処理において、前記第１の歪合成信号（Ｍ−β１Ｄ）に第３のレベル調整係数（β２／（β２−β１））を乗算した第３のレベル調整済み歪合成信号（β２×（Ｍ−β１Ｄ）／（β２−β１））と、前記第２の歪合成信号（Ｍ−β２Ｄ）に第４のレベル調整係数（β１／（β２−β１））を乗算した第４のレベル調整済み歪合成信号（β１×（Ｍ−β２Ｄ）／（β２−β１））と、を減算することにより、第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）を主信号（Ｍ）に変換することが望ましい。
【発明の効果】
【００１１】
本発明によれば、Ｄ／Ａ変換される信号のＰＡＲを（更に）低くして、より好適な前置歪補償回路を実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための形態について図面を用いて説明する。図１に本発明の実施形態に係る前置歪補償回路及び増幅器を示す。図１に示す前置歪補償回路１は、デジタル領域１００と、アナログ領域２００と、を備えている。また、前置歪補償回路１は、前述したデジタル領域１００とアナログ領域２００との間で信号のＡ／Ｄ−Ｄ／Ａ変換を行うためのＤ／Ａ変換部３０−１，３０−２及びＡ／Ｄ変換部７０を備えている。以下、第１及び第２の実施形態に係る前置歪補償回路について説明する。
【００１３】
「第１の実施形態」
デジタル領域１００は、入力された主信号Ｍと主信号Ｍの振幅値に応じて生成される前置歪Ｄとによって第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）を生成する処理系である。
【００１４】
このデジタル領域１００は、入力された主信号Ｍの振幅値に応じて前置歪Ｄを生成するＤＰＤ発生部１０と、入力された主信号Ｍ及び前置歪Ｄにデジタル処理を施して第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）を生成するデジタル処理部２０（第１の演算回路）と、を含む。
【００１５】
また、ＤＰＤ生成部１０は、入力された主信号Ｍの振幅値と、生成する前置歪Ｄと、を対応付けたルックアップテーブルを記憶している。このルックアップテーブルは、後述するように増幅器５０からの出力信号に基づいて更新される。
【００１６】
後述するように、この第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）は、歪合成信号Ｍ＋Ｄや主信号Ｍ及び前置歪Ｄに比べてＰＡＲが低く、Ｄ／Ａ変換部３０−１及び３０−２に要求される性能を軽減させる。図２にデジタル処理部２０の構成の詳細を示す。なお、デジタル処理部２０の構成の詳細な説明については、後述の動作説明と共に行う。
【００１７】
Ｄ／Ａ変換部３０−１は、前述した第１の歪合成信号Ｍ−β１Ｄをアナログ信号に変換する。また、Ｄ／Ａ変換部３０−２は、前述した第２の歪合成信号Ｍ−β２Ｄをアナログ信号に変換する。これらＤ／Ａ変換部３０−１及び３０−２は、前述したように、入力される第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）のＰＡＲが比較的低いため要求される性能を軽減することができる。
【００１８】
図３にＤ／Ａ変換部３０−１，３０−２によってＤ／Ａ変換される（又はされた）第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）の波形を示す。なお、波形の詳細な説明については、後述の動作説明と共に行う。
【００１９】
アナログ領域２００は、アナログ処理系であり、アナログ信号に変換された第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）によって歪合成信号Ｍ＋Ｄ及び主信号Ｍを生成するアナログ処理部４０（第２の演算回路）を備えている。図４にアナログ処理部４０の構成の詳細を示す。なお、アナログ処理部４０の構成の詳細な説明については、後述の動作説明と共に行う。
【００２０】
また、Ａ／Ｄ変換部７０は、後述する演算部６０から出力される信号をＡ／Ｄ変換する。Ａ／Ｄ変換部７０は、増幅器５０の入出力特性に対する前置歪Ｄのずれにより発生する歪成分（誤差歪ｄ）を前述したＤＰＤ生成部１０に与える。ＤＰＤ生成部１０は、与えられた歪成分（誤差歪ｄ）に基づいてルックアップテーブルを更新する。これにより、前置歪補償回路１は、温度等により増幅器の入出力特性が変動しても適切な前置歪Ｄを与えることができる。
【００２１】
増幅器５０は、入力された信号（主信号Ｍ）を所定の利得で増幅する。増幅器５０は、入出力特性に非線形性を有しており主信号Ｍを歪ませて出力する。前置歪補償回路１は、このような増幅器５０の入出力特性に起因する歪を打ち消すような前置歪Ｄを主信号Ｍに予め与えている。これにより、増幅器５０から歪補償されて増幅された出力信号Ｍを得ることができる。
【００２２】
以下、図１〜図４を用いて本実施形態に係る前置歪補償回路１の動作について説明する。主信号発生部（図示せず）から出力された主信号Ｍは、前置歪補償回路１に入力される。また、前置歪補償回路１に入力された主信号Ｍは、ＤＰＤ生成部１０と、デジタル処理部２０と、に入力される。
【００２３】
ＤＰＤ生成部１０は、入力された主信号Ｍの振幅値を検出し、検出された振幅値に応じた前置歪Ｄを生成する。また、このように生成された前置歪Ｄは、デジタル処理部２０に入力される。
【００２４】
デジタル処理部２０の処理について、図２を用いて説明する。デジタル処理部２０に入力された主信号Ｍ及び前置歪Ｄは、分配部２１−２，２１−２にそれぞれ入力される。分配部２１−１は、入力された主信号Ｍを（等分配して）演算部２５−１，２５−２にそれぞれ出力する。また、分配部２１−２は、入力された前置歪Ｄを（等分配して）レベル調整部２３−１，２３−２にそれぞれ出力する。
【００２５】
レベル調整部２３−１は、入力された前置歪Ｄに第１の係数β１を乗算し、これにより生成された第１の中間歪β１Ｄを出力する。このように生成された第１の中間歪β１Ｄは、演算部２５−１に入力される。また、レベル調整部２３−２は、入力された前置歪Ｄに（第１の係数β１とは異なる）第２の係数β２を乗算し、これにより生成された第２の中間歪β２Ｄを出力する。このように生成された第２の中間歪β２Ｄは、演算部２５−２に入力される。
【００２６】
演算部２５−１は、入力された主信号Ｍから第１の中間歪β１Ｄを減算し、これにより生成された第１の歪合成信号Ｍ−β１Ｄを出力する。また、このように生成された第１の歪合成信号Ｍ−β１Ｄは、Ｄ／Ａ変換部３０−１に入力される。演算部２５−２は、入力された主信号Ｍから第２の中間歪β２Ｄを減算し、これにより生成された第２の歪合成信号Ｍ−β２Ｄを出力する。また、このように生成された第２の歪合成信号Ｍ−β２Ｄは、Ｄ／Ａ変換部３０−２に入力される。
【００２７】
このように生成された第１の歪合成信号Ｍ−β１Ｄ（又は第２の歪合成信号Ｍ−β２Ｄ）を図３に示す。図３において、横軸は時間であり、縦軸は振幅レベルである。主信号Ｍは、例えば符号分割多元接続のための信号であり、複数のチャネルの信号の位相が同位相で重なるときに振幅が急峻に変動する。
【００２８】
また、前述した増幅器５０（又は一般的な増幅器）では、入力信号の振幅レベルが増大するほど、発生する歪も増大する。このため、主信号Ｍの振幅レベルが増大したときほど、それを打ち消すための前置歪Ｄの振幅レベルも増大する。また、前述した演算部２５−１（又は２５−２）では、入力された主信号Ｍから第１の中間歪β１Ｄ（又は第２の中間歪β２Ｄ）を減算している。
【００２９】
このため、演算部２５−１（又は２５−２）から出力される第１の歪合成信号Ｍ−β１Ｄ（又は第２の歪合成信号Ｍ−β２Ｄ）は、主信号Ｍの振幅レベルが（急峻に）大きくなったときほど、振幅レベルが（急峻に）大きくなった第１の中間歪β１Ｄ（又は第２の中間歪β２Ｄ）で減算されて生成されるため、振幅レベルの変動が緩やかな信号となる。
【００３０】
したがって、このように生成された第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）は、前述したような歪合成信号Ｍ＋Ｄや、主信号Ｍや前置歪Ｄに比べて、平均電力に対するピーク電力の比であるＰＡＲが低くなる。本実施形態に係る前置歪補償回路１は、このようにＰＡＲが低く抑えられた第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）をＤ／Ａ変換するため、Ｄ／Ａ変換部３０−１，３０−２に対して要求される性能を低く抑えることができる。
【００３１】
Ｄ／Ａ変換部３０−１，３０−２は、前述したように、第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）をＤ／Ａ変換する。このようにＤ／Ａ変換された第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）は、アナログ処理部４０に入力される。また、アナログ処理部４０は、入力された第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）を歪合成信号Ｍ＋Ｄ及び主信号Ｍに変換する。
【００３２】
アナログ処理部４０の処理について、図４を用いて説明する。アナログ処理部４０に入力された第１及び第２の歪合成信号（Ｍ−β１Ｄ，Ｍ−β２Ｄ）は、分配器４１−１，４１−２にそれぞれ入力される。分配部４１−１は、入力された第１の歪合成信号Ｍ−β１Ｄを（等分配して）レベル調整部４３−１，４３−３にそれぞれ出力する。分配部４１−２は、入力された第２の歪合成信号Ｍ−β２Ｄを（等分配して）レベル調整部４３−２，４３−４にそれぞれ出力する。
【００３３】
レベル調整部４３−１は、入力された第１の歪合成信号Ｍ−β１Ｄに第１のレベル調整係数ｆ１（β１，β２）を乗算し、振幅レベルの調整をする。ここで、レベル調整係数ｆ１（β１，β２）は、以下の式（１）のように表される（ここでβ１≠β２）。
ｆ１（β１，β２）  ＝  （β２＋１）／（β２−β１）  ・・・  （１）
したがって、第１の歪合成信号Ｍ−β１Ｄに第１のレベル調整係数ｆ１（β１，β２）を乗算した出力信号は、以下の式（２）のように表される。
（Ｍ−β１Ｄ）×ｆ１（β１，β２）  ＝  （Ｍ−β１Ｄ）×（β２＋１）／（β２−β１）
・・・  （２）
【００３４】
同様に、レベル調整部４３−２は、入力された第２の歪合成信号Ｍ−β２Ｄに第２のレベル調整係数ｆ２（β１，β２）を乗算し、振幅レベルの調整をする。ここで、レベル調整係数ｆ２（β１，β２）は、以下の式（３）のように表される。
ｆ２（β１，β２）  ＝  （β１＋１）／（β２−β１）  ・・・  （３）
したがって、第１の歪合成信号Ｍ−β１Ｄに第１のレベル調整係数ｆ１（β１，β２）を乗算した出力信号は、以下の式（４）のように表される。
（Ｍ−β２Ｄ）×ｆ１（β１，β２）  ＝  （Ｍ−β２Ｄ）×（β１＋１）／（β２−β１）
・・・  （４）
【００３５】
このようにレベル調整部４３−１，４３−２で生成された信号は、演算部４５−１に入力される。そして、演算部４５−１は、レベル調整部４３−１から出力された第１のレベル調整済み歪合成信号（Ｍ−β１Ｄ）×（β２＋１）／（β２−β１）からレベル調整部４３−２から出力された第２のレベル調整済み歪合成信号（Ｍ−β２Ｄ）×（β１＋１）／（β２−β１）を減算する。すなわち、式（２）で表される信号から、式（４）で表される信号を減算する。これを以下の式（５）に表すと、
（Ｍ−β１Ｄ）×（β２＋１）／（β２−β１）−（Ｍ−β２Ｄ）×（β１＋１）／（β２−β１）
＝  （（Ｍ−β１Ｄ）×（β２＋１）−（Ｍ−β２Ｄ）×（β１＋１））／（β２−β１）
＝  （Ｍ（β２−β１）＋Ｄ（β２−β１））／（β２−β１）
＝  Ｍ＋Ｄ  ・・・  （５）
となる。
【００３６】
すなわち、演算部４５−１は、レベル調整部４３−１から出力された第１のレベル調整済み歪合成信号（Ｍ−β１Ｄ）×（β２＋１）／（β２−β１）からレベル調整部４３−２から出力された第２のレベル調整済み歪合成信号（Ｍ−β２Ｄ）×（β１＋１）／（β２−β１）を減算することにより歪合成信号Ｍ＋Ｄを生成してこれを出力する。また、このように生成された歪合成信号Ｍ＋Ｄは、増幅器５０に入力される。このように、歪合成信号Ｍ＋Ｄが入力された増幅器５０は、歪補償されて増幅された主信号Ｍを出力する。
【００３７】
また、レベル調整部４３−３は、入力された第１の歪合成信号Ｍ−β１Ｄに第３のレベル調整係数ｆ３（β１，β２）を乗算し、振幅レベルの調整をする。ここで、レベル調整係数ｆ３（β１，β２）は、以下の式（６）のように表される。
ｆ３（β１，β２）  ＝  β２／（β２−β１）  ・・・  （６）
したがって、第１の歪合成信号Ｍ−β１Ｄに第３のレベル調整係数ｆ３（β１，β２）を乗算した出力信号は、以下の式（７）のように表される。
（Ｍ−β１Ｄ）×ｆ３（β１，β２）  ＝  （Ｍ−β１Ｄ）×β２／（β２−β１）
・・・  （７）
【００３８】
同様に、レベル調整部４３−４は、入力された第２の歪合成信号Ｍ−β２Ｄに第４のレベル調整係数ｆ４（β１，β２）を乗算し、振幅レベルの調整をする。ここで、レベル調整係数ｆ４（β１，β２）は、以下の式（８）のように表される。
ｆ４（β１，β２）  ＝  β１／（β２−β１）  ・・・  （８）
したがって、第１の歪合成信号Ｍ−β１Ｄに第４のレベル調整係数ｆ４（β１，β２）を乗算した出力信号は、以下の式（９）のように表される。
（Ｍ−β２Ｄ）×ｆ４（β１，β２）  ＝  （Ｍ−β２Ｄ）×β１／（β２−β１）
・・・  （９）
【００３９】
このようにレベル調整部４３−３，４３−４で生成された信号は、演算部４５−２に入力される。そして、演算部４５−２は、レベル調整部４３−３から出力された第３のレベル調整済み歪合成信号（Ｍ−β１Ｄ）×β２／（β２−β１）からレベル調整部４３−４から出力された第４のレベル調整済み歪合成信号（Ｍ−β２Ｄ）×β１／（β２−β１）を減算する。すなわち、式（７）で表される出力信号から、式（９）で表される出力信号を減算する。これを以下の式（１０）に表すと、
（Ｍ−β１Ｄ）×β２／（β２−β１）−（Ｍ−β２Ｄ）×β１／（β２−β１）
＝  （（Ｍ−β１Ｄ）×β２−（Ｍ−β２Ｄ）×β１）／（β２−β１）
＝  Ｍ（β２−β１）／（β２−β１）
＝  Ｍ  ・・・  （１０）
となる。
【００４０】
すなわち、演算部４５−２は、レベル調整部４３−３から出力された第３のレベル調整済み歪合成信号（Ｍ−β１Ｄ）×β２／（β２−β１）からレベル調整部４３−４から出力された第４のレベル調整済み歪合成信号（Ｍ−β２Ｄ）×β１／（β２−β１）を減算することにより主信号Ｍを生成してこれを出力する。また、このように生成された主信号Ｍは、演算部６０に入力される。
【００４１】
また、演算部６０には、増幅器５０から出力された主信号Ｍ（及び出力信号に残留する誤差歪ｄ）が入力されている。これにより、演算部６０は、増幅器５０から出力された主信号Ｍ（と誤差歪ｄ）から、前置歪生成回路１から出力された主信号Ｍを減算して、増幅器５０から出力される主信号Ｍに残留する誤差歪ｄを生成する。
【００４２】
このように生成された誤差歪ｄは、前置歪補償回路１のＡ／Ｄ変換部７０により、デジタル信号としてＤＰＤ生成部１０に供給される。そして、ＤＰＤ生成部１０は、誤差信号ｄに基づいて、ルックアップテーブルを更新する。これにより前置歪補償回路１は、温度等の環境条件や増幅器５０の個体差によって生じる誤差歪ｄを小さくするようルックアップテーブルを更新することができる。
【００４３】
以上説明したように、本実施形態によれは、Ｄ／Ａ変換される信号のＰＡＲを低くして、より好適な前置な前置歪補償回路を実現することが可能となる。なお、本実施形態に係るレベル調整を実質的に同様な処理を行えるよう変更することが可能であることは言うまでもない。
【００４４】
「第２の実施形態」
以下、第２の実施形態に係る前置歪補償回路について説明する。上述したようなデジタル処理部２０では、前置歪Ｄだけではなく主信号Ｍのレベルを調整しても良い。これにより増幅系におけるレベルダイヤ設計の自由度を拡張させることができる。以下に第２の実施形態に係るデジタル処理部１０及びアナログ処理部４０について説明する。なお、本実施形態においては、デジタル処理部１０及びアナログ処理部４０以外については、第１の実施形態と同様な構成であるため説明を省略する。
【００４５】
図５は、第２の実施形態に係るデジタル処理部２０の構成を示す。また、図６は、第２の実施形態に係るアナログ処理部４０の構成を示す。以下、図２に示すデジタル処理部２０及び図６に示すアナログ処理部４０の動作について説明する。
【００４６】
第２の実施形態に係るデジタル処理部２０の処理について、図５を用いて説明する。デジタル処理部２０に入力された主信号Ｍ及び前置歪Ｄは、分配部２１−１，２１−２にそれぞれ入力される。分配部２１−１は、入力された主信号Ｍを（等分配して）レベル調整部２３−３，２３−４にそれぞれ出力する。また、分配部２１−２は、入力された前置歪Ｄを（等分配して）レベル調整部２３−１，２３−２にそれぞれ出力する。
【００４７】
レベル調整部２３−１及びレベル調整部２３−２は、前述したように、第１の中間歪β１Ｄ及び第２の中間歪β２Ｄを出力する。レベル調整部２３−３は、入力された主信号Ｍに第３のレベル調整係数α１を乗算し、これにより生成された第３の中間歪α１Ｍを出力する。このように生成された第３の中間歪α１Ｍは、演算部２５−１に入力される。レベル調整部２３−４は、入力された主信号Ｍに第４のレベル調整係数α２を乗算し、これにより生成された第４の中間歪α２Ｍを出力する。このように生成された第４の中間歪α２Ｍは、演算部２５−２に入力される。
【００４８】
演算部２５−１は、入力された第３の中間歪α１Ｍから第１の中間歪β１Ｄを減算し、これにより生成された第３の歪合成信号α１Ｍ−β１Ｄを出力する。また、このように生成された第３の歪合成信号α１Ｍ−β１Ｄは、Ｄ／Ａ変換部３０−１に入力される。演算部２５−２は、入力された第４の中間歪α２Ｍから第２の中間歪β２Ｄを減算し、これにより生成された第４の歪合成信号α２Ｍ−β２Ｄを出力する。また、このように生成された第４の歪合成信号α２Ｍ−β２Ｄは、Ｄ／Ａ変換部３０−２に入力される。
【００４９】
デジタル信号処理を使用した前置歪補償回路付き増幅器においては、Ｄ／Ａ変換部だけではなくその後段の変調部（図指せず）についても同様にダイナミックレンジ（や入力レベル）の制約を受ける。Ｄ／Ａ変換部と直交変調部（図指せず）のそれぞれの能力を最大限に利用し、ダイナミックレンジを極大化するためには、それぞれのコンポーネントに入力される信号のレベルおよびピーク配分を最適化する必要があるが、このようにレベル調整係数（α１、α２、β１、β２）を増やすことにより、レベルダイヤ設計の自由度が拡張されアナログデバイスの選定等がしやすくなる（例えば、Ｄ／Ａ変換される信号の振幅を大きくしておき後段のアナログ処理における利得を下げても良いし、逆に、Ｄ／Ａ変換される信号の振幅を小さくしておき後段のアナログ処理における利得を上げても良い）。
【００５０】
次に第２の実施形態に係るアナログ処理部４０の処理について、図６を用いて説明する。アナログ処理部４０に入力された第１及び第２の歪合成信号（α１Ｍ−β１Ｄ，α２Ｍ−β２Ｄ）は、分配器４１−１，４２−２にそれぞれ入力される。分配部４１−１は、入力された第３の歪合成信号α１Ｍ−β１Ｄを（等分配して）レベル調整部４３ｂ−１，４３ｂ−３にそれぞれ出力する。分配部４１−２は、入力された第４の歪合成信号α２Ｍ−β２Ｄを（等分配して）レベル調整部４３ｂ−２，４３ｂ−４にそれぞれ出力する。
【００５１】
レベル調整部４３ｂ−１は、入力された第３の歪合成信号α１Ｍ−β１Ｄに第１ｂのレベル調整係数ｆ１ｂ（α１，α２，β１，β２）を乗算し、振幅レベルの調整をする。ここで、レベル調整係数ｆ１ｂ（α１，α２，β１，β２）は、以下の式（１１）のように表される。
ｆ１ｂ（α１，α２，β１，β２）  ＝  （α２＋β２）／（α１β２−α２β１）
・・・（１１）
したがって、第３の歪合成信号α１Ｍ−β１Ｄに第１ｂのレベル調整係数ｆ１ｂ（α１，α２，β１，β２）を乗算した出力信号は、以下の式（１２）のように表される。
（α１Ｍ−β１Ｄ）×ｆ１ｂ（α１，α２，β１，β２）  ＝  （α１Ｍ−β１Ｄ）×（α２＋β２）／（α１β２−α２β１）  ・・・  （１２）
【００５２】
同様に、レベル調整部４３ｂ−２は、入力された第４の歪合成信号α２Ｍ−β２Ｄに第２ｂのレベル調整係数ｆ２ｂ（α１，α２，β１，β２）を乗算し、振幅レベルの調整をする。ここで、レベル調整係数ｆ２ｂ（α１，α２，β１，β２）は、以下の式（１３）のように表される。
ｆ２ｂ（α１，α２，β１，β２）  ＝  （α１＋β１）／（α１β２−α２β１）
・・・  （１３）
したがって、第４の歪合成信号α２Ｍ−β２Ｄに第２ｂのレベル調整係数ｆ２ｂ（α１，α２，β１，β２）を乗算した出力信号は、以下の式（１４）のように表される。
（α２Ｍ−β２Ｄ）×ｆ２ｂ（α１，α２，β１，β２）  ＝  （α２Ｍ−β２Ｄ）×（α１＋β１）／（α１β２−α２β１）                                      ・・・  （１４）
【００５３】
このようにレベル調整部４３ｂ−１，４３ｂ−２で生成された信号は、演算部４５−１に入力される。そして、演算部４５−１は、レベル調整部４３ｂ−１から出力された第１のレベル調整済み歪合成信号（α１Ｍ−β１Ｄ）×（α２＋β２）／（α１β２−α２β１）と、レベル調整部４３ｂ−２から出力された第２のレベル調整済み歪合成信号（α２Ｍ−β２Ｄ）×（α１＋β１）／（α１β２−α２β１）信号と、を減算する。すなわち、式（１２）で表される出力信号と、式（１４）で表される出力信号と、を減算する。これを以下の式（１５）に表すと、
−（α１Ｍ−β１Ｄ）×（α２＋β２）／（α１β２−α２β１）
＋  （α２Ｍ−β２Ｄ）×（α１＋β１）／（α１β２−α２β１）
＝  （Ｍ（α１β２−α２β１）＋Ｄ（α１β２−α２β１））／（α１β２−α２β１）
＝  Ｍ＋Ｄ  ・・・  （１５）
となる。
【００５４】
すなわち、演算部４５−１は、レベル調整部４３ｂ−１から出力された第１のレベル調整済み歪合成信号（α１Ｍ−β１Ｄ）×（α２＋β２）／（α１β２−α２β１）と、レベル調整部４３ｂ−２から出力された第２のレベル調整済み歪合成信号（α２Ｍ−β２Ｄ）×（α１＋β１）／（α１β２−α２β１）信号と、を減算することにより歪合成信号Ｍ＋Ｄを生成してこれを出力する。
【００５５】
また、レベル調整部４３ｂ−３は、入力された第３の歪合成信号α１Ｍ−β１Ｄに第３ｂのレベル調整係数ｆ３（β１，β２）を乗算し、振幅レベルの調整をする。ここで、レベル調整係数ｆ３ｂ（α１，α２，β１，β２）は、以下の式（１６）のように表される。
ｆ３ｂ（α１，α２，β１，β２）  ＝  β２／（α１β２−α２β１）  ・・・  （１６）
したがって、第３の歪合成信号α１Ｍ−β１Ｄに第３ｂのレベル調整係数ｆ３ｂ（α１，α２，β１，β２）を乗算した出力信号は、以下の式（１７）のように表される。
（α１Ｍ−β１Ｄ）×ｆ３ｂ（α１，α２，β１，β２）  ＝  （α１Ｍ−β１Ｄ）β２／（α１β２−α２β１）  ・・・  （１７）
【００５６】
同様に、レベル調整部４３ｂ−４は、入力された第４の歪合成信号α２Ｍ−β２Ｄに第４ｂのレベル調整係数ｆ４ｂ（α１，α２，β１，β２）を乗算し、振幅レベルの調整をする。ここで、レベル調整係数ｆ４ｂ（α１，α２，β１，β２）は、以下の式（１８）のように表される。
ｆ３ｂ（α１，α２，β１，β２）  ＝  β１／（α１Ｍ−β１Ｄ）  ・・・  （１８）
したがって、第４の歪合成信号α２Ｍ−β２Ｄに第４ｂのレベル調整係数ｆ４ｂ（α１，α２，β１，β２）を乗算した出力信号は、以下の式（１９）のように表される。
（α２Ｍ−β２Ｄ）×ｆ４ｂ（α１，α２，β１，β２）  ＝  （α２Ｍ−β２Ｄ）×β１／（α１Ｍ−β１Ｄ）  ・・・  （１９）
【００５７】
このようにレベル調整部４３ｂ−３，４３ｂ−４で生成された信号は、演算部４５−２に入力される。そして、演算部４５−２は、レベル調整部４３ｂ−３から出力された第３のレベル調整済み歪合成信号（α１Ｍ−β１Ｄ）β２／（α１β２−α２β１）からレベル調整部４３ｂ−４から出力された第４のレベル調整済み歪合成信号（α２Ｍ−β２Ｄ）×β１／（α１Ｍ−β１Ｄ）を減算する。すなわち、式（１７）で表される出力信号から、式（１９）で表される出力信号を減算する。これを以下の式（２０）に表すと、
（α１Ｍ−β１Ｄ）β２／（α１β２−α２β１）
−  （α２Ｍ−β２Ｄ）×β１／（α１Ｍ−β１Ｄ）
＝  Ｍ×（α１Ｍ−β１Ｄ）／（α１Ｍ−β１Ｄ）
＝  Ｍ
となる。
【００５８】
すなわち、演算部４５−２は、レベル調整部４３ｂ−３から出力された第３のレベル調整済み歪合成信号（α１Ｍ−β１Ｄ）β２／（α１β２−α２β１）からレベル調整部４３ｂ−４から出力された第４のレベル調整済み歪合成信号（α２Ｍ−β２Ｄ）×β１／（α１Ｍ−β１Ｄ）を減算することにより主信号Ｍを生成してこれを出力する。
【００５９】
このように本実施形態に係る前置歪補償回路は、前置歪Ｄだけではなく主信号Ｍのレベルを調整することにより、Ｄ／Ａ変換される信号のＰＡＲを（更に）低くすると共にレベルダイヤ設計における自由度を拡張させた、より好適な前置歪補償回路を実現することができる。また、Ｄ／Ａ変換部を含む信号処理系を２系統で構成する以外にも、複数系統（３系統以上）使用した構成であってもよい。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施形態に係る前置歪補償回路の構成を示す図である。
【図２】第１の実施形態に係るデジタル処理部の構成を示す。
【図３】第１の実施形態に係る歪合成信号波形を示す図である。
【図４】第１の実施形態に係るアナログ処理部の構成を示す図である。
【図５】第２の実施形態に係るデジタル処理部の構成を示す図である。
【図６】第２の実施形態に係るアナログ処理部の構成を示す図である。
【符号の説明】
【００６１】
１  前置歪補償回路、１０  ＤＰＤ生成部、２０  デジタル処理部、３０−１，３０−２  Ｄ／Ａ変換部、４０  アナログ処理部、５０  増幅器、６０  演算部、７０  Ａ／Ｄ変換部。
【図１】
0004611926.tif 000002
【図２】
0004611926.tif 000003
【図３】
0004611926.tif 000004
【図４】
0004611926.tif 000005
【図５】
0004611926.tif 000006
【図６】
0004611926.tif 000007