(57)【特許請求の範囲】
【請求項１】
半導体基板上に縦型ＭＯＳＦＥＴを備えた半導体装置であって、
前記半導体基板の表面に形成された、前記半導体基板と共にドレインとして機能する前記第１導電型の第１半導体層と、
前記第１半導体層の表面に形成された、表面から前記第１半導体層の内部に達する溝を有する第２導電型の第２半導体層と、
前記溝の内部のみにゲート絶縁膜を介して形成されたゲート電極と、
前記第２半導体層の表面領域に選択的に形成された前記第１導電型のソース領域と、
前記ゲート電極及び前記ソース領域を覆うように前記第２半導体層上に形成された層間絶縁膜と、
前記層間絶縁膜にタングステンが埋め込まれることで形成され、底面で前記ゲート電極のみと接し、断面形状が正方形状の複数の第１導電体プラグと、
前記層間絶縁膜にタングステンが埋め込まれることで形成され、底面で前記ソース領域と接し、断面形状が正方形状の複数の第２導電体プラグと、
前記層間絶縁膜上に形成され且つ前記第１導電体プラグ及び前記第２導電体プラグとは別の導電材料から形成された、複数の前記第１導電体プラグと接触する第１配線及び複数の前記第２導電体プラグと接触する第２配線とを含んでなり、
前記第１配線は複数の前記第１導電体プラグを介して前記ゲート電極に電気的に接続され、前記第２配線は複数の前記第２導電体プラグを介して前記ソース領域に電気的に接続されており、
前記第１導電体プラグの内寸法が前記第２導電体プラグの内寸法よりも小さいことを特徴とする半導体装置。
【請求項２】
前記半導体基板上に活性領域が画定されており、前記第２半導体層がその活性領域内に形成され、前記第１配線がその活性領域の端部に沿って形成される請求項１に記載の半導体装置。
【請求項３】
前記第２半導体層が前記溝により複数の素子形成領域に分割され、それら複数の素子形成領域に対応して複数の前記縦型ＭＯＳＦＥＴが形成される請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板上に活性領域が画定されており、前記第２配線がその活性領域を覆うように形成される請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
半導体基板上に縦型ＭＯＳＦＥＴを備えた半導体装置の製造方法であって、
前記半導体基板の表面に、前記半導体基板と共にドレインとして機能する前記第１導電型の第１半導体層を形成する工程と、
前記第１半導体層の表面に第２導電型の第２半導体層を形成する工程と、
前記第２半導体層の表面から前記第１半導体層の内部に達する溝を前記第２半導体層に形成する工程と、
前記溝の内部のみにゲート絶縁膜を介してゲート電極を形成する工程と、
前記第２半導体層の表面領域に前記第１導電型のソース領域を選択的に形成する工程と、
前記ゲート電極を覆うように、前記第２半導体層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜を選択的に除去することにより、前記ゲート電極のみを露出する断面形状が正方形状の複数の第１コンタクト孔及び前記ソース領域を露出する断面形状が正方形状の複数の第２コンタクト孔を形成する工程と、
前記複数の第１コンタクト孔の内部及び前記複数の第２コンタクト孔の内部にタングステンを充填して複数の第１導電体プラグ及び複数の第２導電体プラグを形成する工程と、
複数の前記第１導電体プラグに接触する第１配線と複数の前記第２導電体プラグと接触する第２配線を、前記第１導電体プラグ及び前記第２導電体プラグとは別の導電材料により前記層間絶縁膜上に形成する工程とを含んでなり、
前記第１配線は複数の前記第１導電体プラグを介して前記ゲート電極に電気的に接続され、前記第２配線は複数の前記第２導電体プラグを介して前記ソース領域に電気的に接続されており、
前記第１のコンタクト孔の内寸法を前記第２のコンタクト孔の内寸法よりも小さくなるように形成することを特徴とする半導体装置の製造方法。
【請求項６】
前記半導体基板上に活性領域が画定されており、前記第２半導体層がその活性領域内に形成され、前記第１配線がその活性領域の端部に沿って形成される請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第２半導体層が前記溝により複数の素子形成領域に分割され、それら複数の素子形成領域に対応して複数の前記縦型ＭＯＳＦＥＴが形成される請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記半導体基板上に活性領域が画定されており、前記第２配線がその活性領域を覆うように形成される請求項５乃至７のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体装置およびその製造方法に関し、さらに言えば、縦型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を備えた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
一般に、パワーＭＯＳＦＥＴやＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワーデバイスには縦型ＭＯＳＦＥＴが使用されており、特に、ドレイン−ソース間耐圧が１０〜６０Ｖ程度のパワーＭＯＳＦＥＴでは、溝の内部にゲート電極が形成された構造を持つものが主流となっている。
【０００３】
図８は、この種の縦型ＭＯＳＦＥＴを備えた従来の半導体装置１００を示す。図８（ａ）は要部概略平面図であり、図８（ｂ）は図８（ａ）のＤ−Ｄ線に沿った要部概略断面図である。
【０００４】
図８の従来の半導体装置１００は、複数の縦型ＭＯＳＦＥＴ１３１が形成されたｎ+型半導体基板１１１を備えている。
【０００５】
半導体基板１１１の表面には、ｎ-型半導体エピタキシャル層１１２が形成されている。エピタキシャル層１１２は、半導体基板１１１の表面の全体を覆っている。エピタキシャル層１１２は、半導体基板１１１と共に、縦型ＭＯＳＦＥＴ１３１のドレインとして機能する。
【０００６】
エピタキシャル層１１２の表面には、フィールド絶縁膜１１８が選択的に形成されている。このフィールド絶縁膜１１８により、半導体基板１１１上に略矩形状の活性領域１３２が画定されている。
【０００７】
活性領域１３２の内部において、エピタキシャル層１１２の表面には、ｐ型拡散層１１６が形成されている。ｐ型拡散層１１６には、その表面からエピタキシャル層１１２の内部に達する格子状の溝１１３が形成されている。この溝１１３により、半導体基板１１１上に複数の素子形成領域が画定されている。すなわち、ｐ型拡散層１１６は溝１１３により所定の間隔で配置された複数の矩形状の島に分離されている。そして、それらの島がそれぞれベース領域１１６ａを形成している。溝１１３はフィールド絶縁膜１１８に向かって延在し、溝１１３の端部１１３ａがフィールド絶縁膜１１８の近傍に達している。
【０００８】
ベース領域１１６ａの表面領域には、ｎ+型拡散層からなるソース領域１１７が選択的に形成されている。ソース領域１１７は、ベース領域１１６ａの周縁に沿った帯状の平面形状を有している。
【０００９】
溝１１３の内部には、ゲート絶縁膜１１４を介してゲート電極１１５が形成されている。ゲート絶縁膜１１４は、溝１１３の内壁面の全体を覆うと共に、ｐ型拡散層１１６上に延在している。ゲート電極１１５は、その表面を溝１１３の開口から露出させながら、溝１１３の内部をほぼ完全に充填している。
【００１０】
ゲート電極１１５は、所定の形状にパターン化された接続用部分１１５ａを有している。ゲート電極１１５の接続用部分１１５ａは、溝１１３の外部に突出して、フィールド絶縁膜１１２上に延在している。
【００１１】
ｐ型拡散層１１６の上には、ゲート電極１１５とソース領域１１７とを覆うように、層間絶縁膜１２２が形成されている。層間絶縁膜１２２には、複数のコンタクト孔１２０と一つのコンタクト孔１２１が形成されている。コンタクト孔１２０はベース領域１１６ａ上にそれぞれ配置されており、コンタクト孔１２０からベース領域１１６ａおよびソース領域１１７が露出している。コンタクト孔１２１はフィールド絶縁膜１１８の上方に配置されていて、コンタクト孔１２１からゲート電極１１５の接続用部分１１５ａの表面が露出している。
【００１２】
層間絶縁膜１２２の上には、ソース配線１２３およびゲート配線１２４が形成されている。ソース配線１２３は、活性領域１３２上のほぼ全体を覆っており、コンタクト孔１２０の内部に延在してベース領域１１６ａおよびソース領域１１７に電気的に接続されている。ゲート配線１２４は、フィールド絶縁膜１１８の上方に配置され、活性領域１３２の端部に沿って延在している。ゲート配線１２４は、コンタクト孔１２１の内部に延在してゲート電極１１５の接続用部分１１５ａに電気的に接続されている。
【００１３】
上記の半導体基板１１１およびエピタキシャル層１１２（すなわち、ドレイン）と、ソース領域１１７と、ゲート電極１１５とにより、並列接続された複数の縦型ＭＯＳＦＥＴ１３１が形成される。これらの縦型ＭＯＳＦＥＴ１３１は、ベース領域１１６ａ（すなわち、素子形成領域）のそれぞれに対応して形成される。
【００１４】
なお、エピタキシャル層１１２とベース領域１１６ａとの界面には、ｐ−ｎ接合が形成される。エピタキシャル層１１２は、このｐ−ｎ接合に印加される電界を緩和するための電界緩和層としても機能する。
【００１５】
上述したように、従来の半導体装置１００では、フィールド絶縁膜１１８上に形成されたゲート電極１１５の接続用部分１１５ａがゲート配線１２４に電気的に接続される。このような接続構造を持つ理由は、次の通りである。
【００１６】
ゲート電極１１５は、ＣＶＤ（Chemical Vapor Deposition）法などを使用して、ｎ型ポリシリコンなどの導電性材料で溝１１３の内部を充填することにより形成される。したがって、溝１１３の全体を充填するのに必要な導電性材料の膜厚が大きくなり過ぎないようにするためには、溝１１３の幅は１．０μｍ程度以下でなければならない。さらに、溝１１３の全体に亘って溝１１３の幅をほぼ均一とする必要がある。
【００１７】
そのため、ゲート配線１２４をゲート電極１１５に電気的に直接接続しようとした場合のコンタクト孔の大きさは、位置合わせのマージンを考慮すると、０．６μｍ程度以下となる。ゲート配線１２４はアルミ合金などの金属材料をスパッタまたは蒸着して形成されるが、このような微小なコンタクト孔の内部にはゲート配線１２４が実質的に形成されず、電気的な接続がなされないのである。
【００１８】
【発明が解決しようとする課題】
上記の従来の半導体装置１００では、ゲート電極１１５の接続用部分１１５ａが溝１１３の端部１１３ａを跨いで形成されるため、以下の問題がある。
【００１９】
図８（ｂ）に示すように、溝１１３の端部１１３ａでは、ｐ型拡散層１１６がほぼ直角の断面を形成する角部１１６ｂを持つ。そのため、ｐ型拡散層１１６の角部１１６ｂ付近におけるゲート絶縁膜１１４の膜厚は、溝１１３の底部などの平坦な領域に形成される部分に比べて薄くなる。しかも、この種の縦型ＭＯＳＦＥＴのゲート絶縁膜は、１０〜１００ｎｍ程度の膜厚を有する熱酸化膜で形成されるのが一般的である。
【００２０】
したがって、ｐ型拡散層１１６とゲート電極１１５の接続用部分１１５ａとの間に電圧が印加された場合、ｐ型拡散層１１６の角部１１６ｂ付近では、ゲート絶縁膜１１４の絶縁破壊が生じやすい。すなわち、縦型ＭＯＳＦＥＴ１３１のゲート絶縁耐圧が充分でないという問題がある。
【００２１】
この問題については、１１００℃以上の温度でウエット酸化などの処理を施すことにより、ある程度解消することができる。すなわち、ｐ型拡散層１１６の角部１１６が丸められて、ゲート絶縁膜１１４の絶縁破壊が抑制される。しかし、このような高温での処理を含むと、縦型ＭＯＳＦＥＴ１３１の構造をシャロー化することが困難になり、寄生容量を充分に低減できないので、縦型ＭＯＳＦＥＴ１３１の高速動作を実現し難いという問題がある。
【００２２】
本発明は、上記のような従来技術の問題点に鑑みなされたものである。すなわち、本発明の目的は、縦型ＭＯＳＦＥＴのゲート絶縁耐圧を向上できる半導体装置およびその製造方法を提供することにある。
【００２３】
本発明の他の目的は、縦型ＭＯＳＦＥＴの動作速度を高めることができる半導体装置およびその製造方法を提供することにある。
【００２４】
本発明の他の目的は、以下の説明から明らかになる。
【００２５】
【課題を解決するための手段】
（１）  本発明の第１の半導体装置は、
半導体基板上に縦型ＭＯＳＦＥＴを備えた半導体装置であって、
前記半導体基板の表面に形成された、前記半導体基板と共にドレインとして機能する前記第１導電型の第１半導体層と、
前記第１半導体層の表面に形成された、表面から前記第１半導体層の内部に達する溝を有する第２導電型の第２半導体層と、
前記溝の内部にゲート絶縁膜を介して形成されたゲート電極と、
前記第２半導体層の表面領域に選択的に形成された前記第１導電型のソース領域と、
前記ゲート電極を覆うように前記第２半導体層上に形成された、前記ゲート電極を露出する第１コンタクト孔を有する層間絶縁膜と、
前記第１コンタクト孔の内部に充填された第１導電体プラグと、
前記層間絶縁膜上に形成された、前記第１導電体プラグと接触する第１配線とを含んでなり、
前記第１配線は前記第１導電体プラグを介して前記ゲート電極に電気的に接続されることを特徴とする。
【００２６】
（２）  本発明の第１の半導体装置では、前記溝の内部に前記ゲート電極が形成され、前記ゲート電極を覆う前記層間絶縁膜に前記ゲート電極を露出する前記第１コンタクト孔が形成され、前記第１コンタクト孔の内部に前記第１導電体プラグが充填され、前記層間絶縁膜上に第１配線が形成される。そして、前記第１配線は前記第１導電体プラグを介して前記ゲート電極に電気的に接続される。
【００２７】
そのため、上述した従来の半導体装置のように、ゲート電極の接続用部分を設ける必要がなく、ゲート絶縁膜の絶縁破壊が生じやすい部分もないので、ゲート絶縁膜の絶縁破壊が防止または抑制される。したがって、縦型ＭＯＳＦＥＴのゲート絶縁耐圧が向上する。
【００２８】
また、従来の半導体装置のように、ゲート絶縁耐圧を高めるためにｐ型拡散層の角部を丸める必要がないので、製造プロセスを低温化でき、縦型ＭＯＳＦＥＴの構造を容易にシャロー化できる。したがって、縦型ＭＯＳＦＥＴの動作速度を高めることができる。
【００２９】
（３）  本発明の第１の半導体装置の好ましい例では、前記半導体基板上に活性領域が画定されており、前記第２半導体層がその活性領域内に形成され、前記第１配線がその活性領域の端部に沿って形成される。
【００３０】
本発明の第１の半導体装置の他の好ましい例では、前記第２半導体層が前記溝により複数の素子形成領域に分割され、それら複数の素子形成領域に対応して複数の前記縦型ＭＯＳＦＥＴが形成される。
【００３１】
（４）  本発明の第２の半導体装置は、
半導体基板上に縦型ＭＯＳＦＥＴを備えた半導体装置であって、
前記半導体基板の表面に形成された、前記半導体基板と共にドレインとして機能する前記第１導電型の第１半導体層と、
前記第１半導体層の表面に形成された、表面から前記第１半導体層の内部に達する溝を有する第２導電型の第２半導体層と、
前記溝の内部にゲート絶縁膜を介して形成されたゲート電極と、
前記第２半導体層の表面領域に選択的に形成された前記第１導電型のソース領域と、
前記ソース領域と前記ゲート電極とを覆うように前記第２半導体層上に形成された、前記ゲート電極を露出する第１コンタクト孔と前記ソース領域を露出する第２コンタクト孔とを有する層間絶縁膜と、
前記第１コンタクト孔の内部に充填された第１導電体プラグと、
前記第２コンタクト孔の内部に充填された第２導電体プラグと、
前記層間絶縁膜上に形成された、前記第１導電体プラグと接触する第１配線と、
前記層間絶縁膜上に形成された、前記第２導電体プラグと接触する第２配線とを含んでなり、
前記第１配線は前記第１導電体プラグを介して前記ゲート電極に電気的に接続され、前記第２配線は前記第２導電体プラグを介して前記ソース領域に電気的に接続されることを特徴とする。
【００３２】
（５）  本発明の第２の半導体装置では、前記溝の内部に前記ゲート電極が形成され、前記ゲート電極および前記ソース領域を覆う前記層間絶縁膜に前記ゲート電極を露出する前記第１コンタクト孔と前記ソース領域を露出する前記第２コンタクト孔とが形成され、前記第１および第２のコンタクト孔の内部に前記第１および第２の導電体プラグがそれぞれ充填され、前記層間絶縁膜上に第１および第２の配線が形成される。そして、前記第１配線は前記第１導電体プラグを介して前記ゲート電極に電気的に接続され、前記第２配線は前記第２導電体プラグを介して前記ゲート電極に電気的に接続される。
【００３３】
そのため、本発明の第１の半導体装置と同じ理由により、縦型ＭＯＳＦＥＴのゲート絶縁耐圧が向上する。
【００３４】
また、縦型ＭＯＳＦＥＴの動作速度を高めることができる。
【００３５】
上述した従来の半導体装置では、ソース配線をソース領域に電気的に接続するためのコンタクト孔の内部にソース配線を確実に形成しなければならないので、そのコンタクト孔の微細化が難しく、縦型ＭＯＳＦＥＴの小型化が困難であるという問題がある。
【００３６】
これに対し、本発明の第２の半導体装置では、前記第２コンタクト孔の内部に充填された前記第２導電体プラグにより前記第２配線が前記ソース領域に電気的に接続されるため、前記第２コンタクト孔の微細化が可能となる。したがって、縦型ＭＯＳＦＥＴを容易に小型化できる。
【００３７】
（６）  本発明の第２の半導体装置の好ましい例では、前記半導体基板上に活性領域が画定されており、前記第２半導体層がその活性領域内に形成され、前記第１配線がその活性領域の端部に沿って形成される。
【００３８】
本発明の第２の半導体装置の他の好ましい例では、前記第２半導体層が前記溝により複数の素子形成領域に分割され、それら複数の素子形成領域に対応して複数の前記縦型ＭＯＳＦＥＴが形成される。
【００３９】
本発明の第２の半導体装置のさらに他の好ましい例では、前記第１および第２のコンタクト孔が前記溝の幅とほぼ同じ大きさの内寸法をそれぞれ有する。この場合、前記第１および第２のコンタクト孔を前記溝と同じ設計ルールで設計できる。
【００４０】
（７）  本発明の第１の半導体装置の製造方法は、
半導体基板上に縦型ＭＯＳＦＥＴを備えた半導体装置の製造方法であって、
前記半導体基板の表面に、前記半導体基板と共にドレインとして機能する前記第１導電型の第１半導体層を形成する工程と、
前記第１半導体層の表面に第２導電型の第２半導体層を形成する工程と、
前記第２半導体層の表面から前記第１半導体層の内部に達する溝を前記第２半導体層に形成する工程と、
前記溝の内部にゲート絶縁膜を介してゲート電極を形成する工程と、
前記第２半導体層の表面領域に前記第１導電型のソース領域を選択的に形成する工程と、
前記ゲート電極を覆うように、前記第２半導体層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜を選択的に除去することにより、前記ゲート電極を露出する第１コンタクト孔を形成する工程と、
前記第１コンタクト孔の内部に第１導電体プラグを充填する工程と、
前記第１導電体プラグに接触するように、第１配線を前記層間絶縁膜上に形成する工程と
を含んでなり、
前記第１配線は前記第１導電体プラグを介して前記ゲート電極に電気的に接続されることを特徴とする。
【００４１】
（８）  本発明の第１の半導体装置の製造方法では、前記溝の内部に前記ゲート電極を形成し、前記ゲート電極を覆う前記層間絶縁膜に前記ゲート電極を露出する前記第１コンタクト孔を形成し、前記第１コンタクト孔の内部に前記第１導電体プラグを充填し、前記層間絶縁膜上に第１配線を形成する。そして、前記第１配線は前記第１導電体プラグを介して前記ゲート電極に電気的に接続される。
【００４２】
そのため、本発明の第１の半導体装置と同じ理由により、縦型ＭＯＳＦＥＴのゲート絶縁耐圧が向上する。
【００４３】
また、縦型ＭＯＳＦＥＴの動作速度を高めることができる。
【００４４】
（９）  本発明の第１の半導体装置の製造方法の好ましい例では、前記半導体基板上に活性領域が画定されており、前記第２半導体層がその活性領域内に形成され、前記第１配線がその活性領域の端部に沿って形成される。
【００４５】
本発明の第１の半導体装置の製造方法の他の好ましい例では、前記第２半導体層が前記溝により複数の素子形成領域に分割され、それら複数の素子形成領域に対応して複数の前記縦型ＭＯＳＦＥＴが形成される。
【００４６】
（１０）  本発明の第２の半導体装置の製造方法は、
半導体基板上に縦型ＭＯＳＦＥＴを備えた半導体装置の製造方法であって、
前記半導体基板の表面に、前記半導体基板と共にドレインとして機能する前記第１導電型の第１半導体層を形成する工程と、
前記第１半導体層の表面に第２導電型の第２半導体層を形成する工程と、
前記第２半導体層の表面から前記第１半導体層の内部に達する溝を前記第２半導体層に形成する工程と、
前記溝の内部にゲート絶縁膜を介してゲート電極を形成する工程と、
前記第２半導体層の表面領域に前記第１導電型のソース領域を選択的に形成する工程と、
前記ソース領域と前記ゲート電極とを覆うように、前記第２半導体層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜を選択的に除去することにより、前記ゲート電極を露出する第１コンタクト孔と前記ソース領域を露出する第２コンタクト孔とを形成する工程と、
前記第１および第２のコンタクト孔の内部に第１および第２の導電体プラグをそれぞれ充填する工程と、
前記第１および第２の導電体プラグにそれぞれ接触するように、第１および第２の配線を前記層間絶縁膜上に形成する工程と
を含んでなり、
前記第１配線は前記第１導電体プラグを介して前記ゲート電極に電気的に接続され、前記第２配線は前記第２導電体プラグを介して前記ソース領域に電気的に接続されることを特徴とする。
【００４７】
（１１）  本発明の第２の半導体装置の製造方法では、前記溝の内部に前記ゲート電極を形成し、前記ゲート電極および前記ソース領域を覆う前記層間絶縁膜に前記ゲート電極を露出する前記第１コンタクト孔と前記ソース領域を露出する前記第２コンタクト孔とを形成し、前記第１および第２のコンタクト孔の内部に前記第１および第２の導電体プラグをそれぞれ充填し、前記層間絶縁膜上に第１および第２の配線を形成する。そして、前記第１配線は前記第１導電体プラグを介して前記ゲート電極に電気的に接続され、前記第２配線は前記第２導電体プラグを介して前記ゲート電極に電気的に接続される。
【００４８】
そのため、本発明の第１の半導体装置と同じ理由により、縦型ＭＯＳＦＥＴのゲート絶縁耐圧が向上する。
【００４９】
また、縦型ＭＯＳＦＥＴの動作速度を高めることができる。
【００５０】
さらに、本発明の第２の半導体装置と同じ理由により、縦型ＭＯＳＦＥＴを容易に小型化できる。
【００５１】
（１２）  本発明の第２の半導体装置の製造方法の好ましい例では、前記半導体基板上に活性領域が画定されており、前記第２半導体層がその活性領域内に形成され、前記第１配線がその活性領域の端部に沿って形成される。
【００５２】
本発明の第２の半導体装置の製造方法の他の好ましい例では、前記第２半導体層が前記溝により複数の素子形成領域に分割され、それら複数の素子形成領域に対応して複数の前記縦型ＭＯＳＦＥＴが形成される。
【００５３】
本発明の第２の半導体装置の製造方法のさらに他の好ましい例では、前記第１および第２のコンタクト孔が前記溝の幅とほぼ同じ大きさの内寸法をそれぞれ有する。この場合、前記第１および第２のコンタクト孔を前記溝と同じ設計ルールで設計できる。
【００５４】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面を参照しながら説明する。
【００５５】
（第１実施形態）
図１は、本発明の第１実施形態の半導体装置１を示す。図１（ａ）は要部概略平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った要部概略断面図である。
【００５６】
図１の半導体装置１は、複数の縦型ＭＯＳＦＥＴ３１が形成されたｎ+型半導体基板１１を備えている。半導体基板１１は、シリコンなどの一般に使用される半導体材料で形成されている。
【００５７】
半導体基板１１の表面には、シリコンなどの半導体材料からなるｎ-型半導体エピタキシャル層１２が形成されている。エピタキシャル層１２は、半導体基板１１の表面の全体を覆っている。エピタキシャル層１２は、半導体基板１１と共に、縦型ＭＯＳＦＥＴ３１のドレインとして機能する。
【００５８】
エピタキシャル層１２の表面には、酸化シリコンなどからなるフィールド絶縁膜（図示せず）が選択的に形成されている。このフィールド絶縁膜により、半導体基板１１上に略矩形状の活性領域３２が画定されている。
【００５９】
活性領域３２の内部において、エピタキシャル層１２の表面には、ｐ型拡散層１６が形成されている。ｐ型拡散層１６には、その表面からエピタキシャル層１２の内部に達する格子状の溝１３が形成されている。この溝１３により、半導体基板１１上に複数の素子形成領域が画定されている。すなわち、ｐ型拡散層１６は溝１３により所定の間隔で配置された複数の矩形状の島に分離されている。そして、それらの島がそれぞれベース領域１６ａを形成している。溝１３の端部は、フィールド絶縁膜（すなわち、活性領域３２の端部）の近傍に達している。
【００６０】
ベース領域１６ａの表面領域には、ｎ+型拡散層からなるソース領域１７が選択的に形成されている。ソース領域１７は、ベース領域１６ａの周縁に沿った帯状の平面形状を有している。
【００６１】
溝１３の内部には、ゲート絶縁膜１４を介して、ｎ型ポリシリコンなどの導電性材料からなるゲート電極１５が形成されている。ゲート絶縁膜１４は、溝１３の内壁面の全体を覆うと共に、ｐ型拡散層１６上に延在している。ゲート電極１５は、その表面を溝１３の開口から露出させながら、溝１３の内部をほぼ完全に充填している。
【００６２】
ｐ型拡散層１６の上には、ゲート電極１５とソース領域１７とを覆うように、層間絶縁膜２２が形成されている。層間絶縁膜２２には、複数のコンタクト孔２０と複数のコンタクト孔２１が形成されている。
【００６３】
コンタクト孔２０はベース領域１６ａ上にそれぞれ配置されており、コンタクト孔２０からベース領域１６ａおよびソース領域１７が露出している。コンタクト孔２０の内部には、タングステンなどの導電性材料からなる導電体プラグ１８が充填されている。コンタクト孔２０は、略正方形の断面形状を有している。コンタクト孔２０は、溝１３の幅とほぼ同じ値の内寸法（すなわち、幅）を有している。
【００６４】
コンタクト孔２１は、溝１３の上方において、活性領域３２の端部（すなわち、ｐ型拡散層１６の端部）に沿って配置されている。コンタクト孔２１からは、ゲート電極１５の表面が露出している。コンタクト孔２１の内部には、導電体プラグ１８と同じ導電性材料からなる導電体プラグ１９が充填されている。コンタクト孔２１は、略正方形の断面形状を有している。コンタクト孔２１は、溝１３の幅より小さい値の内寸法（すなわち、幅）を有している。
【００６５】
層間絶縁膜２２の上には、所定の形状にパターン化された導電性金属層などからなるソース配線２３およびゲート配線２４が形成されている。ソース配線２３は、活性領域３２（すなわち、ｐ型拡散層１６）上のほぼ全体を覆うと共に、導電体プラグ１８の頂部に接触している。ソース配線２３は、導電体プラグ１８を介して、ベース領域１６ａおよびソース領域１７に電気的に接続されている。ゲート配線２４は、活性領域３２の端部（すなわち、ｐ型拡散層１６の端部）に沿って延在すると共に、コンタクト孔２１を覆ように形成されて導電体プラグ１９に接触している。ゲート配線２４は、導電性プラグ１９を介してゲート電極１５に電気的に接続されている。
【００６６】
上記の半導体基板１１およびエピタキシャル層１２（すなわち、ドレイン）と、ソース領域１７と、ゲート電極１５とにより、並列接続された複数の縦型ＭＯＳＦＥＴ３１が形成される。これらの縦型ＭＯＳＦＥＴ３１は、ベース領域１６ａ（すなわち、素子形成領域）のそれぞれに対応して形成される。
【００６７】
なお、エピタキシャル層１２とベース領域１６ａとの界面には、ｐ−ｎ接合が形成される。エピタキシャル層１２は、このｐ−ｎ接合に印加される電界を緩和するための電界緩和層としても機能する。
【００６８】
次に、以上の構成を持つ半導体装置１の製造方法について、図２〜図５を参照しながら説明する。
【００６９】
まず、図２に示すように、ｎ+型半導体基板１１の表面の全体にｎ-型半導体エピタキシャル層１２を成長させる。半導体基板１１としては、例えば、不純物濃度が１×１０19／ｃｍ3程度のｎ+型シリコン基板を使用できる。エピタキシャル層１２の不純物濃度は、例えば、４×１０15／ｃｍ3程度である。
【００７０】
続いて、ＬＯＣＯＳ（LOCal Oxidation of Silicon）法などを用いて、エピタキシャル層１２の表面にフィールド絶縁膜（図示せず）を選択的に形成する。形成されたフィールド絶縁膜により、半導体基板１１上に活性領域３２が画定される。
【００７１】
その後、フォトリソグラフィ技術およびＲＩＥ（Reactive Ion Etching）法により、エピタキシャル層１２を選択的に除去し、エピタキシャル層１２に格子状の溝１３を形成する。溝１３の深さおよび幅は、例えば、約１．０μｍおよび約０．７μｍである。
【００７２】
さらに、エピタキシャル層１２の表面にゲート絶縁膜１４を形成する。例えば、温度９００℃のＨ2−Ｏ2雰囲気中でエピタキシャル層１２の表面を酸化させ、厚さ約３０ｎｍのゲート絶縁膜１４を形成する。こうして、図２の状態が得られる。
【００７３】
次に、減圧ＣＶＤ法により、半導体基板１１上の全体にポリシリコン層（図示せず）を堆積させる。このポリシリコン層の厚さは、ポリシリコン層が溝１３の内部全体を埋めることができるように設定される。ここでは、ポリシリコン層の厚さは約８００ｎｍである。
【００７４】
続いて、ポリシリコン層にｎ型不純物を導入する。例えば、温度９２０℃のＰＣｌ3雰囲気中で燐（Ｐ）を熱拡散させる。その後、ＲＩＥ法によりポリシリコン層をエッチバックして不要な部分を除去し、溝１３の内部にのみ選択的にポリシリコン層を残す。こうして、図３に示すように、溝１３の内部にゲート電極１５を形成する。
【００７５】
なお、ポリシリコン層に代えて、ポリシリコンとシリサイドの積層構造を持つポリサイド層を使用してもよい。
【００７６】
次に、半導体基板１１上の全体にボロン（Ｂ）などのｐ型不純物をイオン注入した後、熱処理を行い、図４に示すように、活性領域３２の内部においてエピタキシャル層１２の表面にｐ型拡散層１６を形成する。ボロンを使用した場合のイオン注入の条件は、例えば、ドーズ量２×１０13／ｃｍ-2、加速電圧７０ｋｅＶである。熱処理は、例えば、温度１１００℃のＮ2雰囲気中で６０分間行う。こうして形成されたｐ型拡散層１６は、溝１３により所定の間隔で配置された複数の矩形状の島に分離される。そして、それらのｐ型拡散層１６の島により、複数のベース領域１６ａが形成される。
【００７７】
続いて、リソグラフィ技術によりｐ型拡散層１６上にパターン化されたマスク（図示せず）を形成した後、半導体基板１１上の全体に砒素（Ａｓ）などのｎ型不純物をイオン注入し、さらに熱処理を行うことで、ベース領域１６ａの表面領域を選択的にｎ型化する。砒素を使用した場合のイオン注入の条件は、例えば、ドーズ量１×１０16／ｃｍ2、加速電圧７０ｋｅＶである。熱処理は、例えば、温度１０００℃のＮ2雰囲気中で３０分間行う。こうして、図４に示すように、ベース領域１６ａのそれぞれの表面領域にｎ+型拡散層からなるソース領域１７を形成する。
【００７８】
次に、図５に示すように、常圧ＣＶＤ法により半導体基板１１上の全体にＢＰＳＧ（Boron-doped PhosphoSilicate Glass）層を堆積させて、層間絶縁膜２２を形成する。層間絶縁膜２２の厚さは、例えば、約８００ｎｍである。続いて、フォトリソグラフィ技術およびＲＩＥ法により、層間絶縁膜２２を選択的に除去し、コンタクト孔２０、２１を形成する。コンタクト孔２０は、各ベース領域１６ａ上に配置される。コンタクト孔２１は、ゲート電極１５上において、活性領域３２の端部（すなわち、ｐ型拡散層１６の端部）に沿って配置される。
【００７９】
その後、減圧ＣＶＤ法により、半導体基板１１上の全体にタングステン層（図示せず）を堆積させる。このタングステン層の厚さは、タングステン層がコンタクト孔２０、２１の内部全体を埋めることができるように設定される。ここでは、タングステン層の厚さは約８００ｎｍである。
【００８０】
さらに、ＲＩＥ法により、タングステン層をエッチバックして不要な部分を除去し、コンタクト孔２０、２１の内部にのみ選択的にタングステン層を残す。こうして、図５に示すように、コンタクト孔２０、２１の内部をそれぞれ充填する導電体プラグ１８、１９を形成する。
【００８１】
次に、シリコンを１％含んだアルミをスパッタすることにより、半導体基板１１上の全体に導電性金属層（図示せず）を形成する。導電性金属層の厚さは、例えば、４０００ｎｍである。続いて、フォトリソグラフィ技術とエッチングにより、導電性金属層をパターン化し、ソース配線２３とゲート配線２４とを形成する。
【００８２】
こうして、図１の半導体装置１が製造される。
【００８３】
以上述べたように、第１実施形態の半導体装置１では、ゲート電極１５およびソース領域１７を覆う層間絶縁膜２２にゲート電極１５を露出するコンタクト孔２０とソース領域１７を露出するコンタクト孔２１とが形成され、コンタクト孔２０、２１の内部に導電体プラグ１８、１９がそれぞれ充填される。そして、層間絶縁膜２２上に形成されたソース配線２３は、導電体プラグ１８を介してソース領域１７に電気的に接続される。層間絶縁膜２２上に形成されたゲート配線２４は、導電体プラグ１９を介してゲート電極１５に電気的に接続される。
【００８４】
そのため、上述した従来の半導体装置１００のように、ゲート電極１１５の接続用部分１１５ａを設ける必要がない。すなわち、ゲート絶縁膜１４に従来の半導体装置１００のような絶縁破壊が生じやすい部分がないので、ゲート絶縁膜１４の絶縁破壊が防止または抑制される。したがって、縦型ＭＯＳＦＥＴ３１のゲート絶縁耐圧が向上する。
【００８５】
また、従来の半導体装置１００のように、ゲート絶縁耐圧を高めるためにｐ型拡散層１６の角部を丸める必要がないので、製造プロセスを低温化でき、縦型ＭＯＳＦＥＴ３１の構造を容易にシャロー化できる。したがって、縦型ＭＯＳＦＥＴ３１の動作速度を高めることができる。
【００８６】
さらに、コンタクト孔２０の内部が導電体プラグ１８で充填されるので、コンタクト孔２０の内寸法を従来の半導体装置１００のコンタクト孔１２０よりも微細化できる。導電体プラグ１９で内部が充填されるコンタクト孔２１についても、微細化が可能である。したがって、縦型ＭＯＳＦＥＴ３１を容易に小型化できる。
【００８７】
（第２実施形態）
図６は、本発明の第２実施形態の半導体装置１Ａを示す。図６（ａ）は要部概略平面図であり、図６（ｂ）は図６（ａ）のＢ−Ｂ線に沿った要部概略断面図である。
【００８８】
図６の半導体装置１Ａは、コンタクト孔２０より大きい内寸法を持つコンタクト孔４０が形成され、その内部に導電体プラグが充填されていない点で、第１実施形態の半導体装置１と異なっている。それ以外の構成は、第１実施形態の半導体装置１のそれと同じである。よって、図６において第１実施形態の半導体装置１と同一または対応する構成要素に図１と同じ符号を付して、同一構成の部分についての説明は省略する。
【００８９】
半導体装置１Ａでは、ベース領域１６ａ上において層間絶縁膜２２にコンタクト孔４０が形成されている。そして、ソース配線２３は、コンタクト孔４０の内部に延在して、ベース領域１６ａとソース領域１７とに接触している。それにより、ソース配線２３がベース領域１６ａとソース領域１７とに電気的に接続される。
【００９０】
半導体装置１Ａは、第１実施形態の半導体装置１とほぼ同様の製造方法により製造される。すなわち、図５の工程において、コンタクト孔２１よりも充分に大きな内寸法を持つコンタクト孔４０を形成すればよい。それにより、図５の導電性プラグを形成する工程において、ＲＩＥ法によりタングステン層をエッチバックする際に、タングステン層のコンタクト孔４０の内部に形成された部分が除去される。そして、ソース配線２３を形成する工程で、ソース配線２３がコンタクト孔４０の内部に延在するように形成される。
【００９１】
第２実施形態の半導体装置１Ａにおいても、コンタクト孔２１の内部に導電体プラグ１９が充填される。そして、層間絶縁膜２２上に形成されたゲート配線２４は、導電体プラグ１９を介してゲート電極１５に電気的に接続される。
【００９２】
そのため、第１実施形態の半導体装置１と同様に、ゲート絶縁膜１４の絶縁破壊が防止または抑制される。したがって、縦型ＭＯＳＦＥＴ３１のゲート絶縁耐圧が向上する。
【００９３】
また、製造プロセスを低温化でき、縦型ＭＯＳＦＥＴ３１の構造を容易にシャロー化できる。したがって、縦型ＭＯＳＦＥＴ３１の動作速度を高めることができる。
【００９４】
第２実施形態の半導体装置１Ａでは、コンタクト孔４０の内寸法が比較的大きいため、第１実施形態の半導体装置１のように、縦型ＭＯＳＦＥＴを小型化することは困難であるが、活性領域３２上の層間絶縁膜２２の表面積が小さくなるので、縦型ＭＯＳＦＥＴ３１の寄生容量を低減することができる。したがって、縦型ＭＯＳＦＥＴ３１の動作速度を一層高めることが可能となる。
【００９５】
（第３実施形態）
図７は、本発明の第３実施形態の半導体装置１Ｂを示す。図７（ａ）は要部概略平面図であり、図７（ｂ）は図７（ａ）のＣ−Ｃ線に沿った要部概略断面図である。
【００９６】
図７の半導体装置１Ｂは、コンタクト孔２０と同じ内寸法を有するコンタクト孔４１が形成される点で、第１実施形態の半導体装置１と異なっている。それ以外の構成は、第１実施形態の半導体装置１のそれと同じである。よって、図７において第１実施形態の半導体装置１と同一または対応する構成要素に図１と同じ符号を付して、同一構成の部分についての説明は省略する。
【００９７】
半導体装置１Ｂでは、ゲート電極１５上において層間絶縁膜２２に略矩形の断面形状を持つコンタクト孔４１が形成されている。このコンタクト孔４１は、コンタクト孔２０と同じ内寸法（すなわち、幅）を有している。すなわち、コンタクト孔２０、４１は、溝１３の幅とほぼ同じ大きさの内寸法を有している。そして、コンタクト孔４１の下方において、溝１３およびゲート電極１５の幅が拡大されている。
【００９８】
半導体装置１Ｂは、第１実施形態の半導体装置１と同様の製造方法により製造される。
【００９９】
第３実施形態の半導体装置１Ｂにおいても、コンタクト孔２０、４１の内部に導電体プラグ１８、１９がそれぞれ充填される。そして、層間絶縁膜２２上に形成されたソース配線２３は、導電体プラグ１８を介してソース領域１７に電気的に接続される。層間絶縁膜２２上に形成されたゲート配線２４は、導電体プラグ１９を介してゲート電極１５に電気的に接続される。
【０１００】
そのため、第１実施形態の半導体装置１と同様に、ゲート絶縁膜１４の絶縁破壊が防止または抑制される。したがって、縦型ＭＯＳＦＥＴ３１のゲート絶縁耐圧が向上する。
【０１０１】
また、製造プロセスを低温化でき、縦型ＭＯＳＦＥＴ３１の構造を容易にシャロー化できる。したがって、縦型ＭＯＳＦＥＴ３１の動作速度を高めることができる。
【０１０２】
さらに、コンタクト孔２０の内寸法を従来の半導体装置１００のコンタクト孔１２０よりも微細化できる。コンタクト孔４１についても、微細化が可能である。したがって、縦型ＭＯＳＦＥＴ３１を容易に小型化できる。
【０１０３】
第１実施形態の半導体装置１では、コンタクト孔２１の内寸法が溝１３の幅より小さいため、溝１３とは異なる設計ルールでコンタクト孔２１を設計する必要がある。これに対し、第３実施形態の半導体装置１Ｂでは、コンタクト孔２０、４１が溝１３の幅とほぼ同じ大きさの内寸法を有するため、溝１３とコンタクト孔２０、４１を同じ設計ルールにより設計することができる。
【０１０４】
（変形例）
上記実施形態では、ｎ+型半導体基板１１、ｎ-型半導体エピタキシャル層１２、ｐ型ベース領域１６およびｎ+型ソース領域１７によりｎチャネル縦型ＭＯＳＦＥＴ３１を形成しているが、ｐ+型半導体基板、ｐ-型半導体エピタキシャル層、ｎ型ベース領域およびｐ+型ソース領域によりｐチャネル縦型ＭＯＳＦＥＴを形成する場合についても、本発明を適用できることは言うまでもない。
【０１０５】
また、上記実施形態では、半導体基板１１上に形成されたエピタキシャル層１２を使用しているが、エピタキシャル層１２は必ずしも必要ではなく、半導体基板１１の表面に直接ベース領域１６ａを形成することも可能である。
【０１０６】
【発明の効果】
以上説明したように、本発明の半導体装置およびその製造方法によれば、縦型ＭＯＳＦＥＴのゲート絶縁耐圧が向上する。
【０１０７】
さらに、縦型ＭＯＳＦＥＴの動作速度を高めることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の半導体装置を示す要部概略平面図とそのＡ−Ａ線に沿った要部概略断面図である。
【図２】図１の半導体装置の製造方法の工程を示す平面図とそのＡ−Ａ線に沿った要部概略断面図である。
【図３】図１の半導体装置の製造方法の工程を示す平面図とそのＡ−Ａ線に沿った要部概略断面図で、図２の続きである。
【図４】図１の半導体装置の製造方法の工程を示す平面図とそのＡ−Ａ線に沿った要部概略断面図で、図３の続きである。
【図５】図１の半導体装置の製造方法の工程を示す平面図とそのＡ−Ａ線に沿った要部概略断面図で、図４の続きである。
【図６】本発明の第２実施形態の半導体装置を示す要部概略平面図とそのＢ−Ｂ線に沿った要部概略断面図である。
【図７】本発明の第３実施形態の半導体装置を示す要部概略平面図とそのＣ−Ｃ線に沿った要部概略断面図である。
【図８】従来の半導体装置を示す要部概略平面図とそのＤ−Ｄ線に沿った要部概略断面図である。
【符号の説明】
１、１Ａ、１Ｂ  半導体装置
１１  ｎ+型半導体基板
１２  ｎ-型半導体エピタキシャル層
１３  溝
１４  ゲート絶縁膜
１５  ゲート電極
１６  ｐ型拡散層
１６ａ  ベース領域
１７  ソース領域
１８、１９  導電体プラグ
２０、２１  コンタクト孔
２２  層間絶縁膜
２３  ソース配線
２４  ゲート配線
３１  縦型ＭＯＳＦＥＴ
３２  活性領域
４０、４１  コンタクト孔
【図１】
0004608133.tif 000002
【図２】
0004608133.tif 000003
【図３】
0004608133.tif 000004
【図４】
0004608133.tif 000005
【図５】
0004608133.tif 000006
【図６】
0004608133.tif 000007
【図７】
0004608133.tif 000008
【図８】
0004608133.tif 000009