(57)【特許請求の範囲】
【請求項１】
六面体からなる絶縁基板の一組の向い合う面に回路素子が形成される表面実装型複合電子部品であって、当該回路素子を構成する電極が、外部端子を兼ね、
当該一組の向い合う面とは異なる一組の向い合う面が、上記絶縁基板の面のうち最も面積が大きいことを特徴とする表面実装型複合電子部品。
【請求項２】
六面体からなる絶縁基板の一組の向い合う面に夫々一つずつ回路素子が形成される表面実装型複合電子部品であって、当該回路素子を構成する電極が、外部端子を兼ね、
当該一組の向い合う面とは異なる一組の向い合う面が、上記絶縁基板の面のうち最も面積が大きいことを特徴とする表面実装型複合電子部品。
【請求項３】
六面体からなる絶縁基板の一組の向い合う面に夫々２以上の回路素子が形成される表面実装型複合電子部品であって、回路素子が、当該回路素子を構成する外部端子を兼ねる電極を介して、実装面と平行方向に並んで配置され、
当該一組の向い合う面とは異なる一組の向い合う面が、上記絶縁基板の面のうち最も面積が大きいことを特徴とする表面実装型複合電子部品。
【請求項４】
六面体からなる絶縁基板表面の両端に配置された一対の第１電極と、当該絶縁基板の裏面に前記第１電極と対向するように配置された一対の第２電極と、前記一対の第１電極双方に接触するよう配置された第１の抵抗体と、前記第２電極双方に接触するよう配置された第２の抵抗体を有し、
当該絶縁基板表面および当該絶縁基板の裏面とは異なる一組の向い合う面が、上記絶縁基板の面のうち最も面積が大きい表面実装型複合電子部品。
【請求項５】
六面体からなる絶縁基板表面の両端に配置された一対の第１電極及びその間に当該第１電極と離隔して配置された第１の共通電極と、当該絶縁基板の裏面に前記第１電極と対向するように配置された一対の第２電極及びその間に当該第２電極と離隔して配置された第２の共通電極と、前記第１電極及び第１の共通電極に接触するよう配置された２つの第１の抵抗体と、前記第２電極及び第２の共通電極に接触するよう配置された２つの第２の抵抗体とを有し、
当該絶縁基板表面および当該絶縁基板の裏面とは異なる一組の向い合う面が、上記絶縁基板の面のうち最も面積が大きい表面実装型複合電子部品。
【請求項６】
外部端子数が６つであることを特徴とする請求項５記載の表面実装型複合電子部品。
【請求項７】
回路素子が、電極と、当該電極に接触する抵抗体又は誘電体とから構成され、当該電極の外部端子領域表面にはニッケルめっき層及びハンダめっき層がこの順に配されることを特徴とする請求項１乃至６のいずれかに記載の表面実装型複合電子部品。
【請求項８】
絶縁基板が、一の面と隣り合う面とが実質的に直交することを特徴とする請求項１乃至７のいずれかに記載の表面実装型複合電子部品。
【請求項９】
一の回路素子に電気接続する対となる外部端子を結ぶ直線と直交し、当該外部端子が存在する絶縁基板表面端部に電極不存在領域を有することを特徴とする請求項１乃至８のいずれかに記載の表面実装型複合電子部品。
【請求項１０】
電極と抵抗体とが絶縁基板面上に重なり合って接触する領域を有し、当該領域では絶縁基板の上に抵抗体が配され、且つ抵抗体の上に電極が重なることを特徴とする請求項１乃至９のいずれかに記載の表面実装型複合電子部品。
【請求項１１】
回路素子が形成される絶縁基板面における回路素子の電流進行方向に沿った絶縁基板寸法（Ｌ）と、Ｌと直交する絶縁基板寸法（Ｔ）と、回路素子が形成される絶縁基板面間距離（Ｗ）との関係が、Ｌ≧Ｗ＞Ｔであることを特徴とする請求項１乃至１０のいずれかに記載の表面実装型複合電子部品。
【請求項１２】
回路板と対向する絶縁基板面が平滑であることを特徴とする請求項１乃至１１記載の表面実装型複合電子部品。
【請求項１３】
外部端子を兼ねる電極が、絶縁基板の回路素子存在面と隣接する絶縁基板面にも存在することを特徴とする請求項１乃至１２記載の表面実装型複合電子部品。
【請求項１４】
絶縁基板、電極、抵抗体から選ばれる一つ又は全部が、樹脂系材料を主成分とすることを特徴とする請求項１乃至１３のいずれかに記載の表面実装型複合電子部品。
【請求項１５】
回路素子が形成される絶縁基板面の長辺が１．０ｍｍ以下であることを特徴とする請求項１乃至１４のいずれかに記載の表面実装型複合電子部品。
【請求項１６】
両面の対向位置に縦横に区画された大型の絶縁基板の、当該区画単位の絶縁基板両面に所定の回路素子を形成する工程と、
当該区画単位に大型の絶縁基板を分割する工程を有し、
これらの工程により、前記絶縁基板両面の回路素子により複合電子部品が構成され、
前記絶縁基板両面以外のいずれかの面を回路板と対向する面とし、その回路板と対向する面が、上記複合電子部品を構成する絶縁基板の面のうち最も面積が大きいことを特徴とする表面実装型複合電子部品の製造法。
【請求項１７】
回路板と対向する絶縁基板面の形成を、ダイシング加工により実現することを特徴とする請求項１６記載の表面実装型複合電子部品の製造法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装型複合電子部品及びその製造法に関するものである。
【背景技術】
【０００２】
表面実装型複合電子部品の代表的外形の一例は、特開２００１−０１５３０９号公報に開示された、セラミック基板形状がＨ型のもので、その一方の面に抵抗素子（回路素子）が２つ形成されるもの等である。また基板側面に抵抗素子が形成される電子部品については、米国特許第６，０９７，２７７号公報にその開示がある。
【特許文献１】
特開２００１−０１５３０９号公報
【特許文献２】
米国特許第６，０９７，２７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら電子部品の小型化の要請が高まるに従い、上記従来の電子部品の構成ではかかる要請に対応しきれなくなってきている。上記Ｈ型セラミック基板は、その形状の複雑さから、セラミック焼結時の収縮が基板の外寸に大きく影響し、かかる外寸を一定にすることが困難となっている。また上記開示された基板側面に抵抗素子が形成される電子部品は、導電性ボールを回路素子の外部端子としているため、全体の構造が複雑になり、電子部品の小型化には不向きである。
【０００４】
そこで本発明が解決しようとする課題は、小型化が可能な表面実装型複合電子部品を提供することである。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明の表面実装型複合電子部品は、六面体からなる絶縁基板の一組の向い合う面に回路素子が形成される表面実装型複合電子部品であって、当該回路素子を構成する電極が、外部端子を兼ね、当該一組の向い合う面とは異なる一組の向い合う面が、上記絶縁基板の面のうち最も面積が大きいことを特徴とする。
【０００６】
上記課題を解決するため、本発明の表面実装型複合電子部品は、六面体からなる絶縁基板の一組の向い合う面に夫々一つずつ回路素子が形成される表面実装型複合電子部品であって、当該回路素子を構成する電極が、外部端子を兼ね、当該一組の向い合う面とは異なる一組の向い合う面が、上記絶縁基板の面のうち最も面積が大きいことを特徴とする。
【０００７】
上記課題を解決するため、本発明の表面実装型複合電子部品は、六面体からなる絶縁基板の一組の向い合う面に夫々２以上の回路素子が形成される表面実装型複合電子部品であって、回路素子が、当該回路素子を構成する外部端子を兼ねる電極を介して、実装面と平行方向に並んで配置され、当該一組の向い合う面とは異なる一組の向い合う面が、上記絶縁基板の面のうち最も面積が大きいことを特徴とする。
【０００８】
上記課題を解決するため、本発明の表面実装型複合電子部品は、六面体からなる絶縁基板表面の両端に配置された一対の第１電極と、当該絶縁基板の裏面に前記第１電極と対向するように配置された一対の第２電極と、前記一対の第１電極双方に接触するよう配置された第１の抵抗体と、前記第２電極双方に接触するよう配置された第２の抵抗体を有し、当該絶縁基板表面および当該絶縁基板の裏面とは異なる一組の向い合う面が、上記絶縁基板の面のうち最も面積が大きい。
【０００９】
上記課題を解決するため、本発明の表面実装型複合電子部品は、六面体からなる絶縁基板表面の両端に配置された一対の第１電極及びその間に当該第１電極と離隔して配置された第１の共通電極と、当該絶縁基板の裏面に前記第１電極と対向するように配置された一対の第２電極及びその間に当該第２電極と離隔して配置された第２の共通電極と、前記第１電極及び第１の共通電極に接触するよう配置された２つの第１の抵抗体と、前記第２電極及び第２の共通電極に接触するよう配置された２つの第２の抵抗体とを有し、当該絶縁基板表面および当該絶縁基板の裏面とは異なる一組の向い合う面が、上記絶縁基板の面のうち最も面積が大きい。
【００１０】
ここで、表面実装型複合電子部品は、外部端子数が６つであることとしてもよい。
【００１１】
また、表面実装型複合電子部品は、回路素子が、電極と、当該電極に接触する抵抗体又は誘電体とから構成され、当該電極の外部端子領域表面にはニッケルめっき層及びハンダめっき層がこの順に配されることとしてもよい。
【００１２】
また、表面実装型複合電子部品は、絶縁基板が、一の面と隣り合う面とが実質的に直交することとしてもよい。
【００１３】
また、表面実装型複合電子部品は、一の回路素子に電気接続する対となる外部端子を結ぶ直線と直交し、当該外部端子が存在する絶縁基板表面端部に電極不存在領域を有することとしてもよい。
【００１４】
また、表面実装型複合電子部品は、電極と抵抗体とが絶縁基板面上に重なり合って接触する領域を有し、当該領域では絶縁基板の上に抵抗体が配され、且つ抵抗体の上に電極が重なることとしてもよい。
【００１５】
また、表面実装型複合電子部品は、回路素子が形成される絶縁基板面における回路素子の電流進行方向に沿った絶縁基板寸法（Ｌ）と、Ｌと直交する絶縁基板寸法（Ｔ）と、回路素子が形成される絶縁基板面間距離（Ｗ）との関係が、Ｌ≧Ｗ＞Ｔであることとしてもよい。
【００１６】
また、表面実装型複合電子部品は、回路板と対向する絶縁基板面が平滑であることとしてもよい。
【００１７】
また、表面実装型複合電子部品は、外部端子を兼ねる電極が、絶縁基板の回路素子存在面と隣接する絶縁基板面にも存在することとしてもよい。
【００１８】
また、表面実装型複合電子部品は、絶縁基板、電極、抵抗体から選ばれる一つ又は全部が、樹脂系材料を主成分とすることとしてもよい。
【００１９】
また、表面実装型複合電子部品は、回路素子が形成される絶縁基板面の長辺が１．０ｍｍ以下であることとしてもよい。
【００２０】
上記課題を解決するため、本発明の表面実装型複合電子部品の製造法は、両面の対向位置に縦横に区画された大型の絶縁基板の、当該区画単位の絶縁基板両面に所定の回路素子を形成する工程と、当該区画単位に大型の絶縁基板を分割する工程を有し、これらの工程により、前記絶縁基板両面の回路素子により複合電子部品が構成され、前記絶縁基板両面以外のいずれかの面を回路板と対向する面とし、その回路板と対向する面が、上記複合電子部品を構成する絶縁基板の面のうち最も面積が大きいことを特徴とする。
【００２１】
ここで、表面実装型複合電子部品の製造法は、回路板と対向する絶縁基板面の形成を、ダイシング加工により実現することとしてもよい。
【００２２】
上記課題を解決するため、本発明の表面実装型複合電子部品は、六面体からなる絶縁基板１の一組の向い合う面に回路素子２が形成される表面実装型複合電子部品であって、当該回路素子２を構成する電極３が、外部端子を兼ねることを特徴とする。
【００２３】
上記「六面体」は、図１（ａ）に示すような向い合う３組の面が夫々異なる形状の直方体や、立方体や、向い合う２組の面が同形状で残りの１組の向い合う面が異なる形状の直方体等を含む。尚、後述する図９（ｂ）に示すような、分割用溝９の存在により「六面体」端部に形成される程度の別の面があっても、外観上、広く「六面体」と言える形状は「六面体」であるものとする。また上記「回路素子２」は、抵抗素子、コンデンサ素子、インダクタ素子、導体素子、いわゆるＣＲ複合電子部品等を含む。前記導体素子は、いわゆるジャンパー部品としての用途がある。また「六面体からなる絶縁基板１の一組の向い合う面に回路素子２が形成される」ため、回路素子２が２以上の複合電子部品を構成できる。ここで「外部端子」とは、回路板１４のランドとハンダ等で直接的に電気接続する部材である。
【００２４】
図１に示す本発明の表面実装型複合電子部品は、六面体からなる絶縁基板１の一組の向い合う面に夫々一つずつ回路素子２が形成される表面実装型複合電子部品であって、当該回路素子２を構成する電極３が、外部端子を兼ねるものである。いわゆる表面実装型二連チップ電子部品となっている。
【００２５】
また図８に示す本発明の表面実装型複合電子部品は、六面体からなる絶縁基板１の一組の向い合う面に夫々２以上（同図では２つ）の回路素子２が形成される表面実装型複合電子部品であって、回路素子２が、当該回路素子２を構成する外部端子を兼ねる電極３を介して、実装面と平行方向に並んで配置されるものである。いわゆる表面実装型四連チップ電子部品となっている。前記六面体からなる絶縁基板１の一組の向い合う面には夫々３以上の回路素子２が配置されるものであってもよいことは言うまでもない。例えばいわゆる八連チップ電子部品、十六連チップ電子部品等である。
【００２６】
上記本発明の表面実装型複合電子部品は、六面体からなる絶縁基板１を用いることから、従来のＨ型セラミック基板に比して全体形状が複雑にならない。また回路素子２を構成する電極３が、外部端子を兼ねることから、構成部材数を低減でき、全体構造が複雑にならない。従って小型化が可能であり、上記課題が解決される。
【００２７】
特に図８に示す表面実装型四連チップ電子部品（四連抵抗器の外部端子数が６つであることを特徴とする表面実装型複合電子部品）、若しくはそれ以上の多数の回路素子２からなる本発明の表面実装型複合電子部品は、外部端子数を少なくできている。例えば四連チップ抵抗器は、従来外部端子を通常８つ要していたことは周知事項である。ところが図８に示す四連チップ抵抗器は、抵抗体４と接触する共通電極１７が、外部端子を兼ねることから、外部端子数が６つで足りる。そのことから、図１に示す二連チップ抵抗器の従来からの小型化に比べ、図８に示す四連チップ抵抗器の従来からの小型化の程度は、飛躍的なものとなっている。また外部端子数が減ることにより、例えば電子部品実装後のハンダフィレットの状態を検査する負担が減る別の利点がある。更に、実装時に使用するハンダ量を少なくできる利点もある。ここで、図８に示す四連チップ抵抗器における共通電極１７を分離して、従来同様８つの外部端子数とすることによっても、上述した本発明の解決しようとする課題は解決していることは言うまでもない。
【００２８】
上記「小型」は、例えば回路素子２が形成される絶縁基板１面の長辺が１．０ｍｍ以下である。そのような「小型」の表面実装型複合電子部品で、特に有利な効果を得ることができる。
【００２９】
従来のＨ型セラミック基板で、いわゆる１００５サイズ（単位回路素子に用いる基板１外寸が１．０×０．５ｍｍ）の複合電子部品を後述する大型の絶縁基板１（例えば図２に示す）から多数個採取する場合、概ね５０ｍｍ四方の大型の絶縁基板１全面からは、Ｈ型セラミック基板を採取できない。その理由は、Ｈ型とするために大型の絶縁基板１に設けられる穴の存在により、セラミック焼結時の収縮率が大型の絶縁基板１の中央部と端部とでは異なり、均一な外寸のＨ型セラミック基板を単一の大型の絶縁基板１全面から得ることが非常に困難だからである。従って大型の絶縁基板１の周縁部には、利用されない無駄な領域が存在している。その点いわゆる１６０８サイズ（単位回路素子に用いる基板１外寸が１．６ｍｍ×０．８ｍｍ）以上のＨ型セラミック基板では、概ね５０ｍｍ四方の大型の絶縁基板１全面に亘り略均一の外寸のＨ型セラミック基板を採取することができる。
【００３０】
従って、いわゆる１００５サイズの電子部品又はそれよりも小型の、０６０３サイズ（単位回路素子に用いる基板１外寸が０．６ｍｍ×０．３ｍｍ）や０４０２サイズの電子部品（単位回路素子に用いる基板１外寸が０．４ｍｍ×０．２ｍｍ）等に相当する、回路素子２が形成される絶縁基板１面の長辺が１．０ｍｍ以下の複合電子部品では、量産面で特に有利な効果を顕著に得ることができ、好適である。本発明ではＨ型ではなく六面体の絶縁基板１を用いることから、大型の絶縁基板１焼結時の収縮量・収縮率は略均一なためである。
【００３１】
ここで、回路素子２が形成される絶縁基板１面の長辺が１．０ｍｍよりも大きい、本発明の表面実装型複合電子部品であっても、構成部材数を低減でき、全体構造が複雑にならないことによる電子部品の小型化への寄与効果を有している等の理由から、上記課題を解決できていることは言うまでもない。
【００３２】
上記本発明の表面実装型複合電子部品は、例えば回路素子２が、一対の電極３と、当該電極３双方に接触する抵抗体４又は誘電体５とから構成され、当該電極３の外部端子領域表面にはニッケルめっき層６及びハンダめっき層７がこの順に配されるものである（例えば図５（ｇ））。
【００３３】
上記ハンダめっき層７は、回路素子２の電極３が実装時に、外部端子として回路板のランドとハンダにて電気接続する際のハンダ濡れ性を良好にする。また上記ニッケルめっき層６は電極３のハンダ喰われを防止するためのものである。また「電極３双方に接触する」のが抵抗体４であれば、回路素子２は抵抗素子となり、誘電体５であれば、回路素子２はコンデンサ素子となる。
【００３４】
上記本発明の表面実装型複合電子部品の回路素子２が抵抗素子である場合の具体例が図１（ａ）の平面図である図１（ｂ）に示されている。これは六面体からなる絶縁基板１表面の両端に配置された一対の第１電極３ａと、当該絶縁基板１の裏面に前記第１電極３ａと対向するように配置された一対の第２電極３ｂと、前記一対の第１電極３ａ双方に接触するよう配置された第１の抵抗体４ａと、第２電極３ｂ双方に接触するよう配置された第２の抵抗体４ｂを有する表面実装型複合電子部品である。
【００３５】
更に上記本発明の表面実装型複合電子部品の回路素子２が抵抗素子である場合の別の具体例が図８（ａ）の平面図である図８（ｂ）に示されている。これは六面体からなる絶縁基板１表面の両端に配置された一対の第１電極３ａ及びその間に当該第１電極３ａと離隔して配置された第１の共通電極１７ａと、当該絶縁基板１の裏面に前記第１電極と対向するように配置された一対の第２電極３ｂ及びその間に当該第２電極３ｂと離隔して配置された第２の共通電極１７ｂと、前記第１電極３ａ及び第１の共通電極１７ａに接触するよう配置された２つの第１の抵抗体４ａと、前記第２電極及び第２の共通電極に接触するよう配置された２つの第２の抵抗体４ｂとを有する表面実装型四連チップ電子部品である。
【００３６】
これらの本発明の表面実装型複合電子部品の製造法の一例は、両面の対向位置に縦横に区画された大型の絶縁基板の、当該区画単位の絶縁基板１両面に所定の回路素子２を形成する工程と、当該区画単位に大型の絶縁基板を分割する工程を有し、これらの工程により、前記絶縁基板１両面の回路素子２により複合電子部品が構成され、前記絶縁基板１両面以外のいずれかの面を回路板１４と対向する面とするものである。
【００３７】
また図１及び図８に示す表面実装型複合電子部品は、絶縁基板１が、一の面と隣り合う面とが実質的に直交している。これは同一の基板１面の面積からなる六面体において、電子部品を最も小型化できる形状である。
【００３８】
また図１及び図８に示す表面実装型複合電子部品は、一の回路素子２に電気接続する対となる外部端子を結ぶ直線と直交し、当該外部端子が存在する絶縁基板１表面端部に電極不存在領域３ｃを有している。これは、大量製造時の便宜を考慮したものである。即ち、大型の絶縁基板１から多数個の本発明に係る表面実装型複合電子部品を得ようとした場合、図２に示すように当該大型の絶縁基板１面に多数個の回路素子２を形成することとなる。そして通常該大型の絶縁基板１を分割して個々の電子部品を得る。このとき、大型の絶縁基板１面に多数個の回路素子２を形成した状態で個々の回路素子２特性を検査、把握、及び／又は調整等するのが便宜である。各回路素子２が等間隔に並んでおり、プローブ用治具８を用いたプロービング作業が容易だからである（図３）。かかるプロービングの際には、隣接する回路素子２同士の短絡が許容されない。電極１が、回路素子２の電流進行方向と直交する絶縁基板１表面端部に電極不存在領域３ｃを有することは、その短絡防止に寄与する。
【００３９】
特に回路素子２が抵抗素子の場合は、上記プローブ用治具８を用いたプロービングをしながら抵抗値調整（トリミング）するのが通常である。従って図３に示すよう、電極１が、回路素子２の電流進行方向と直交する絶縁基板１表面端部の一方（図３（ａ））又は両方（図３（ｂ））に電極不存在領域３ｃを有することが好適である。図３は、真中にある抵抗素子をプロービングしている。
【００４０】
図３（ｃ）は、同図（ａ）、（ｂ）の約２倍の面積の電極３を千鳥状に配置したものである。電極３の面積を約２倍にできることにより、電極３の形状の均一性・安定性を図ることができる。特にスクリーン印刷等の厚膜形成法により電極３を形成する場合には、スパッタリング等の薄膜形成法に比して形成結果物寸法精度が劣るため、非常に有利な効果となる。一方、図３（ｃ）のように電極３と抵抗体４とを配置した場合には、一の抵抗素子の抵抗値を測定しようとしたときに、他の複数の抵抗素子の抵抗値をも測定しかねない。そこでかかる場合には、必要に応じて測定目的の抵抗素子の電極３にプローブピンを接触させると共に、他の電極３にもプローブピンを接触させて電流の回り込み防止のための電圧を印加する。
【００４１】
また上記本発明の表面実装型複合電子部品の回路素子２が抵抗素子又はコンデンサ素子である場合には、電極３と抵抗体４又は誘電体５とが絶縁基板１面上に重なり合って接触する領域を有し、当該領域では絶縁基板１の上に抵抗体４又は誘電体５が重なり、且つ抵抗体４又は誘電体５の上に電極３が重なることが好ましい（図４（ａ））。
【００４２】
その理由は、抵抗体４と電極３との位置関係が逆であると（図４（ｂ））、それらの重なった領域は、外部端子として利用できないが、図４（ａ）に示す抵抗体４と電極３との位置関係であれば、それらの重なった領域を外部端子として利用できる利点があるためである。かかる利点は、電子部品の小型化が進むに従い、回路素子２を構成する各部材の絶縁基板１面占有率の問題が大きくなるため、該重なった領域の有効活用ができる点で有利な効果となる。
【００４３】
また、図４（ａ）に示す抵抗体４と電極３との位置関係とすることにより、同一の外部端子面積を確保した場合に抵抗体４の形成面積を、（図４（ｂ））の位置関係の場合に比して大きくできる。抵抗体４の形成面積が小さいと、抵抗体４の僅かな部分の有無即ち抵抗体４形状のばらつきが抵抗素子全体としての抵抗値へ与える影響が大きく、該抵抗値ばらつきが大きくなるため、抵抗体４面積を大きくできることは有利な効果となる。特にスクリーン印刷等の厚膜形成法により抵抗体４を形成する場合には、スパッタリング等の薄膜形成法に比して形成結果物寸法精度が劣るため、非常に有利な効果となる。
【００４４】
また上記本発明の表面実装型複合電子部品及びそれを基本とした好ましい構成において、回路素子が形成される絶縁基板面における回路素子の電流進行方向に沿った絶縁基板寸法（Ｌ）と、Ｌと直交する絶縁基板寸法（Ｔ）と、回路素子が形成される絶縁基板面間距離（Ｗ）との関係が、Ｌ≧Ｗ＞Ｔであることが好ましい。これは例えば、図１及び図８に示す表面実装型複合電子部品の構成である。かかる構成により、絶縁基板１側面に２つの回路素子を有する状態で回路板１４表面に実装される場合（図７）に、本発明の表面実装型複合電子部品底面及び頂面が最も基板１面の面積が大きいため、最も安定した載置状態が実現でき、表面実装電子部品における実装安定性が高まる。
【００４５】
更に上記本発明の表面実装型複合電子部品及びそれを基本とした好ましい構成において、回路板１４と対向する絶縁基板１面が平滑であることが好ましい。小型化した表面実装型電子部品の場合特に、回路板１４と対向する絶縁基板１面に凹凸があると、回路板１４への載置状態が安定しない。すると表面実装型電子部品を回路板１４に固定する工程の代表的なものである、リフロー工程に供した場合、前記凹凸に起因してツームストン現象が起こるおそれがある。よって極力回路板１４と対向する絶縁基板１面は平滑であることが好ましい。この平滑は、例えばセラミックからなる絶縁基板１をダイシング加工で切断して得られる切断面程度の平滑さであれば十分である。
【００４６】
よって上記平滑を実現するための、本発明の表面実装型複合電子部品の製造法の一例は、両面の対向位置に縦横に区画された大型の絶縁基板１の、当該区画単位の絶縁基板１両面に所定の回路素子２を形成する工程と、当該区画単位に大型の絶縁基板１を分割する工程を有し、これらの工程により、前記絶縁基板１両面の回路素子２により複合電子部品が構成され、前記絶縁基板１両面以外のいずれかの面を回路板１４と対向する面とし、当該回路板１４と対向する絶縁基板１面の形成を、ダイシング加工により実現することを特徴とするものである。
【００４７】
更に上記本発明の表面実装型複合電子部品及びそれを基本とした好ましい構成において、外部端子を兼ねる電極３が、絶縁基板１の回路素子２存在面と隣接する絶縁基板１面にも存在することが好ましい。この一つ目の理由は、仮に本発明の表面実装型複合電子部品の電極３表面にＮｉやハンダ等の層を形成すべく、バレルメッキ法によるメッキ工程に供した場合、ダミーボールが接触する確率を高くして、前記層形成を容易にすることができるためである。ダミーボールが高い確率で接触するには、ダミーボール間に電極３が挿入されながら、両側のダミーボールと一の電極３との電気接続を実現できる電子部品形状であることが重要である。電極３が、絶縁基板１の回路素子２存在面と隣接する絶縁基板１面にも存在することにより、前記形状となり得る。尚、前記「隣接する絶縁基板１面」には、後述する図９（ｂ）に示すような、分割用溝９の存在により六面体端部に形成される程度の面を含むものとする。
【００４８】
二つ目の理由は、回路板１４への表面実装型電子部品の実装強度を高くすることができるためである。外部端子を兼ねる電極３が、絶縁基板１の回路素子２存在面と隣接する絶縁基板１面にも存在することにより、回路板１４と固着する外部端子が電子部品を固定・支持する方向が多岐に亘る。よって多くの方向からの、実装された電子部品への衝撃・応力付与に耐え得る実装状態を実現できることとなる。ここで、分割用溝９の存在により六面体端部に形成される程度の面を経由せずに更に隣接する絶縁基板１面に電極３が形成される場合にも、回路板１４への表面実装型電子部品の実装強度を高くすることができる。
【００４９】
外部端子を兼ねる電極３が、絶縁基板１の回路素子２存在面と隣接する絶縁基板１面にも存在するようにするための手段の一例を図９に示した。図９（ａ）は、絶縁基板１の両面に分割用の溝９を有し、当該溝９を跨いで電極３が配置されている状態を示したものである。図９（ｂ）は、前記溝９に沿って電子部品をダイシング加工等の手段で分割した状態を示した。ここで、溝９内に存在する電極３が分割後にも残存している。この残存した電極３が、絶縁基板１の回路素子２存在面と隣接する絶縁基板１面にも存在する電極３となる。
【００５０】
外部端子を兼ねる電極３が、絶縁基板１の回路素子２存在面と隣接する絶縁基板１面にも存在するようにするための手段の別の例は、前記隣接する絶縁基板１面に、スクリーン印刷等の印刷、スパッタリング等の薄膜技術、塗布技術等で電極３を形成する手段である。これら「別の手段」は、特に後述する図９（ｂ）に示すような、分割用溝９の存在により六面体端部に形成される程度の面以外の、六面体のうちの一面を構成する面への電極３を形成する手段として有効である。
【発明の効果】
【００５１】
本発明により、小型化が可能な表面実装型複合電子部品を提供することができた。
【図面の簡単な説明】
【００５２】
【図１】（ａ）は、本発明の表面実装型複合電子部品の一例を示した斜視図である。（ｂ）は、（ａ）の平面図である。
【図２】本発明の表面実装型複合電子部品に係る、大型の絶縁基板面に多数個の回路素子が形成されている状態を示す図である。
【図３】本発明の表面実装型複合電子部品に係る電極が、回路素子の電流進行方向と直交する絶縁基板表面端部の一方（ａ）又は両方（ｂ）に電極不存在領域を有する状態を示す図である。
【図４】本発明の表面実装型複合電子部品に係る、絶縁基板上に抵抗体が重なり、且つ抵抗体の上に電極が重なる状態を示す図（ａ）、及び抵抗体と電極との位置関係を逆とした（ｂ）図である。
【図５】本発明の実施形態における、本発明の表面実装型複合電子部品の製造工程を順を追って示す図である。
【図６】本発明の表面実装型チップコンデンサのコンデンサ素子部分の一例を示す断面図である。
【図７】本発明の表面実装型複合電子部品を回路板に表面実装した、実装体の外観を示す図である。
【図８】（ａ）は、本発明の表面実装型複合電子部品の一例を示した斜視図である。（ｂ）は、（ａ）の平面図である。
【図９】（ａ）は、本発明の表面実装型複合電子部品が分割用の溝により連結されている状態の一例を示す断面図である。（ｂ）は、（ａ）の溝に沿って分割した後の状態の一例を示す断面図である。
【符号の説明】
【００５３】
１．基板
２．回路素子
３、３ａ、３ｂ．電極
３ｃ．電極不存在領域
４、４ａ、４ｂ．抵抗体
５．誘電体
６．ニッケルめっき層
７．ハンダめっき層
８．プローブ用治具
９．溝
１０．トリミング溝
１１．ガラス膜
１２．オーバーコート膜
１４．回路板
１６．ハンダフィレット
１７、１７ａ、１７ｂ．共通電極
【発明を実施するための最良の形態】
【００５４】
図面を参照しつつ、本発明の表面実装型複合電子部品の製造法を以下に述べる。尚、図５（ａ）乃至（ｆ）は、大型の絶縁基板１中の単位電子部品３つのみを表示している。
【００５５】
まず表面及び裏面の対応（対向）した位置に縦横に溝９が形成され、当該溝９で区画（寸法０．３ｍｍ×０．６ｍｍ）された１区画が単位電子部品となる厚み０．５ｍｍのアルミナセラミック製の大型の絶縁基板１を用意する（図２、図５（ａ））。次に大型の絶縁基板１の一方の面にスクリーン印刷法により、メタルグレーズ系Ａｇ−Ｐｄ電極ペーストを所定位置に印刷・焼成して電極３を得る（図５（ｂ））。大型の絶縁基板１の他方の面についても同様に電極３を得る（図５（ｂ））。この電極３形成では、上記溝９存在位置を目印にスクリーン印刷を実施した。この結果、電極３は溝９内にも存在している。次いで前記大型の絶縁基板１の一方の面及び他方の面の単位電子部品における一対の電極３の双方に接触するよう、酸化ルテニウムを主成分とするメタルグレーズ系抵抗体ペーストを印刷・焼成して抵抗体４を得る（図５（ｃ）、図９（ａ））。次いでガラスペーストにて、全ての抵抗体４を覆い、且つ電極３面を露出するようにスクリーン印刷し、焼成することによりガラス膜１１を得る（図５（ｄ））。次いでレーザートリミング法により全ての抵抗体４に対してトリミング溝１０を形成し、所定の抵抗値とする（図５（ｅ））。そしてエポキシ樹脂系のオーバーコートペーストを、全ての前記焼成後のガラスを覆い、且つ電極３を露出させるようにスクリーン印刷し、硬化させ、オーバーコート膜１２を得る（図５（ｆ））。
【００５６】
次に上記縦横の溝９に沿って大型の絶縁基板１を単位電子部品とする分割工程を実施する。かかる分割工程は、表面にダイヤモンド粉末が付着されたダイシングソーを用いたダイシング加工による。かかるダイシングソー及びダイシング加工装置は、市販のものを用いることができる。分割後の単位電子部品は、六面体からなる絶縁基板１の一組の向い合う面に夫々一つずつ回路素子２（抵抗素子）が形成される表面実装型二連チップ電子部品であって、当該回路素子２を構成する電極３が、外部端子を兼ねるものであった。更に、前述した溝９内の電極３の存在により、外部端子を兼ねる電極３が、絶縁基板１の回路素子２存在面と隣接する絶縁基板１面にも存在していた（図９（ｂ））。そしてその外形寸法は、約０．５ｍｍ×０．６ｍｍ×０．３ｍｍだった。
【００５７】
そして多数の単位電子部品をバレルめっき装置に投入し、まず電極３表面にニッケルめっき層６、次いでハンダめっき層７を形成した。図５（ｇ）は、以上の過程を経た抵抗素子の断面を示している。
【００５８】
以上の過程を経て得られた個々の表面実装型二連抵抗器をテーピング梱包し、それを用いて市販の実装装置にて、所定位置にクリームハンダが配された回路板１４面に実装し、リフロー工程を経た実装体の外観を図７（ａ）に示した。絶縁基板１側面の電極３と回路板１４のランドとの間にハンダフィレット１５が形成されている。同図のようないわゆるサイドフィレット実装では、ハンダの状態検査が容易である利点がある。尚、本実施形態における表面実装型二連抵抗器と同様の製造工程を経ることにより得られる、図８に示した表面実装型四連抵抗器が、本実施形態と同様のリフロー工程を経た場合の実装体の外観を図７（ｂ）に示した。
【００５９】
本実施形態では、分割工程をダイシング加工により実施した。しかし大型の絶縁基板１両面に形成された溝９を開く方向に応力付与することで、分割する方法により分割することもできる。但し、分割後の電子部品寸法精度を考慮すると、分割位置精度の優れると考えられるダイシング加工が好適である。特に小型電子部品の場合には寸法精度は重要事項であるため、ダイシング加工の採用は特に好ましい。
【００６０】
また本実施形態では、絶縁基板１をアルミナセラミック製とし、抵抗素子を構成する電極３、抵抗体４にメタルグレーズ系のものを用い、またガラスを用いている。しかしこれらの材料の全部又は一部を樹脂を主成分とするものに代えることができる。例えばアルミナセラミックに代えて、絶縁基板１両面から発生するジュール熱等を効率良く放熱可能な、高熱伝導性の窒化アルミニウムや窒化珪素セラミック等に代えることができる。またセラミック基板に代えて繊維強化プラスチック基板、メタルグレーズ系Ａｇ−Ｐｄ電極に代えてＡｇ粉末とエポキシ系又はアクリル系樹脂を含む導電性樹脂電極、酸化ルテニウムを主成分とするメタルグレーズ系抵抗体に代えて、炭素材粉末とエポキシ系樹脂からなる抵抗体とすることができる。樹脂系材料とすることにより、材料コストを低減でき、且つペースト硬化時の温度を低くすることができることから、抵抗値ドリフト抑制、熱エネルギーコスト低減等を図ることができる。
【００６１】
また本実施形態では、表面実装型二連チップ抵抗器について説明している。本発明の四連、八連、十六連チップ抵抗器を得るには、本実施形態と同様の製造工程を経ることによる。具体的には分割用溝９により区画される回路素子２数を変更すること等による。また本発明の表面実装型二連チップコンデンサを製造するには、例えばコンデンサ素子断面が図４に示すような構成である場合は、本実施形態に準じて製造することができる。この場合はトリミング工程（図５（ｅ））等を要しない。また例えばコンデンサ素子断面が図６に示すような、電極３膜で誘電体５を挟み込む構成である場合も同様である。かかる場合には同図における一方の電極３、誘電体５、他方の電極３の順にスクリーン印刷工程を実施する、本実施形態との相違点がある。またこの場合もトリミング工程（図５（ｅ））等を要しない。
【００６２】
本発明の表面実装型四連チップコンデンサを得るには、例えば図８における絶縁基板１の一方の面に配置される２つの抵抗体４を誘電体５に代えること、又は当該２つの抵抗素子を図６に示すコンデンサ素子に代えること等による。後者の場合において、２つのコンデンサ素子間を図８と同様に共通電極１７で接続することができる。また本発明の表面実装型ＣＲ複合部品を得るには、例えば図８における絶縁基板１の一方の面に配置される２つの抵抗体４の一方を誘電体５に代えること、又は当該２つの抵抗素子の一方を図６に示すコンデンサ素子に代えること等による。
【００６３】
また本実施形態では、絶縁基板１面上に電極３を形成した後に抵抗体４を形成したが、抵抗体４を形成した後に電極３を形成することもできる。そのようにすることにより、上述した図４（ａ）に示す抵抗体４と電極３との位置関係とすることができる。
【産業上の利用可能性】
【００６４】
本発明は、表面実装型複合電子部品に関連する産業において利用可能性がある。
【図１】
0004616177.tif 000002
【図２】
0004616177.tif 000003
【図３】
0004616177.tif 000004
【図４】
0004616177.tif 000005
【図５】
0004616177.tif 000006
【図６】
0004616177.tif 000007
【図７】
0004616177.tif 000008
【図８】
0004616177.tif 000009
【図９】
0004616177.tif 000010