(57)【特許請求の範囲】
【請求項１】
各々がダイオード接続され、多段に縦続接続された複数のトランジスタと、上記各トランジスタに接続された容量素子とを備え、最前段の上記トランジスタに特定電圧を入力し、上記複数のトランジスタに交互にクロック信号、反転クロック信号をそれぞれの上記容量を介して供給し、最終段の上記トランジスタから昇圧された電圧を得るチャージポンプ回路であって、
上記複数のトランジスタは基板電圧が０Ｖのときのしきい値が負電圧である１種類のデプレッション型であり、
上記複数のトランジスタのうちの特定段のトランジスタは、昇圧動作時にデプレッションの状態であり、上記複数のトランジスタのうちの上記特定段よりも後段のトランジスタは、昇圧動作時に基板バイアス効果の影響によりしきい値が正となり、
上記特定段のトランジスタのゲート長を、上記後段のトランジスタのゲート長より大きくすることで、昇圧動作時の上記特定段のトランジスタにおける電荷の逆流を低減したことを特徴としたチャージポンプ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は外部より集積回路に供給された電源電圧を昇圧し、内部回路に供給するために使用されるチャージポンプに関するものである。
【０００２】
【従来の技術】
従来のチャージポンプとしては、例えば特公平５−６８１８８号公報に開示されるものがある。これは、図２に示すように、各々がそのドレイン及びゲートを接続され、所謂ダイオード接続され、互いのソースとドレインとを接続して多段に縦続接続されたＭＯＳトランジスタｍ1〜ｍ6と、ＭＯＳトランジスタｍ1〜ｍ6のソースのそれぞれに接続された容量素子ｃ1〜ｃ6とを備え、最前段のＭＯＳトランジスタｍ1のドレイン及びゲートに電圧Ｖiを入力し、ＭＯＳトランジスタｍ1〜ｍ6に交互にクロック信号φ、反転クロック信号φnをそれぞれの容量素子ｃ1〜ｃ6を介して供給し、最終段のＭＯＳトランジスタｍ6から昇圧された電圧Ｖoを得るものである。また、入力側から前段の数段、例えば、ＭＯＳトランジスタｍ1、ｍ2としてはエンハンスメント型のトランジスタを用い、中段のＭＯＳトランジスタｍ3、ｍ4としては０Ｖのしきい値を持つトランジスタを用い、後段のＭＯＳトランジスタｍ5、ｍ6としてはデプレッション型のトランジスタを用いる構成になっている。
【０００３】
基板バイアス電圧ＶBが０Ｖのときのトランジスタのしきい値をＶthとし、基板バイアスによるしきい値の変化分をΔＶth(B)とすると、各トランジスタのしきい値はＶth＋ΔＶth(B)となる。ここで、クロック信号φが立ち下がっているとして、入力の電圧をＶiとすると、図２中の点Ａの電位はＶi−(Ｖth＋ΔＶth(i))となる(＝ＶA0)。このときの点Ｂの電位は反転クロック信号φnが立ち上がるためＶφとなり(＝ＶB0)、点Ｃの電位はＶφ−(Ｖth＋ΔＶth(φ))となる(＝ＶC0)。
【０００４】
次にクロック信号φが立ち上がることにより、点Ａの電位はＶi−(Ｖth＋ΔＶth(i))＋Ｖφとなり(＝ＶA1）、点Ｂの電位はＶA1−(Ｖth＋ΔＶth(A1))となる(＝ＶB1）。このときの点Ｃの電位はＶC0＋Ｖφとなる(＝ＶC1）。
再びクロック信号φが立ち下がると、点Ａの電位がＶA0に戻り、点ＢはＶB1＋Ｖφ(＝ＶB2)、点ＣはＶB1−(Ｖth＋ΔＶth(B1))となる(＝ＶC2)。
さらにクロック信号φが立ち上がると、点Ａの電位はＶA1となり、点ＢはＶB1に戻り、点ＣはＶC2＋Ｖφとなる。
【０００５】
以上の動作を繰り返すことで、チャージポンプは入力電圧を昇圧していくが、入力側から見て後段になればなるほど、ΔＶBの値が大きくなり、昇圧効率が落ちていく。これを解決するために、後段に中段以降に０Ｖしきい値のトランジスタおよびデプレッショントランジスタ等のＶthが低いデバイスを使用することで、効率を落とさずに昇圧ができるようにしている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のものは、入力側から見て前段にエンハンスメントトランジスタ、中段に０ＶのＶｔｈを持つトランジスタ、後段にデプレッショントランジスタを用いるといったように、３種類のデバイスを使用している。このように、複数種類のデバイスを用いることでそれぞれの製造工程での作り込みも困難になり、さらに回路の信頼性も悪くなる。また、回路シミュレーション時も使用するモデルが複数あるために、高い精度のシミュレーションができないといった問題を有していた。
【０００７】
そこで、本発明はチャージポンプ回路を構成するデバイスを１種類にし、上記問題点を解決することを目的とするものである。
【０００８】
【課題を解決するための手段】
本発明のチャージポンプ回路は、各々がダイオード接続され、多段に縦続接続された複数のトランジスタと、上記各トランジスタに接続された容量素子とを備え、最前段の上記トランジスタに特定電圧を入力し、上記複数のトランジスタに交互にクロック信号、反転クロック信号をそれぞれの上記容量を介して供給し、最終段の上記トランジスタから昇圧された電圧を得るチャージポンプ回路であって、上記複数のトランジスタはデプレッション型であり、特定段の上記トランジスタのゲート長を、後段の上記トランジスタのゲート長より大きくしたことを特徴とする。
【０００９】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を実施例に基づき詳細に説明する。
【００１０】
本発明の実施例のチャージポンプ回路について説明する。図１は本例の構成を示す電気回路図である。本例のチャージポンプ回路は、各々がそのドレイン及びゲートを接続され、所謂ダイオード接続され、互いのソースとドレインとを接続して多段に縦続接続されたデプレッション型のＮチャネルＭＯＳトランジスタＭ1〜Ｍ4と、ＭＯＳトランジスタＭ1〜Ｍ4のソースのそれぞれに接続された容量素子Ｃ1〜Ｃ4とを備え、最前段のＭＯＳトランジスタＭ1のドレイン及びゲートに特定の電圧Ｖiを入力し、ＭＯＳトランジスタＭ1〜Ｍ4に交互にクロック信号φ、反転クロック信号φnをそれぞれの容量素子Ｃ1〜Ｃ4を介して供給し、最終段のＭＯＳトランジスタＭ4のソースから昇圧された電圧Ｖoを得る。
【００１１】
本例のチャージポンプ回路は、ダイオード接続したトランジスタを縦続接続し、これらにそれぞれの容量素子を介して交互にクロック信号、これと位相の反転する反転クロック信号を与えるというチャージポンプ回路の基本構成において、従来技術のチャージポンプ回路とほぼ同様である。本例のものと従来のものとの相違点は、本例のチャージポンプ回路では、ＭＯＳトランジスタが、総てデプレッション型のトランジスタで構成してあること、入力側の所定数の段のトランジスタのゲート長を後段のトランジスタのゲート長より大きくしたことである。すなわち、本例のチャージポンプ回路の前段部はダイオード接続されたゲート長の長いデプレッション型のＭＯＳトランジスタＭ1、Ｍ2、後段部はダイオード接続されたゲート長の短いデプレッション型のＭＯＳトランジスタＭ3、Ｍ4が縦続接続されている。ゲート長Ｌの比は、前段と後段とで、例えば、５対２とする。
【００１２】
次に、本例の動作について図１を参照しながら説明する。まず、基板電圧が０Ｖのときのデプレッション型のトランジスタのしきい値をＶthとし（＜０Ｖ）、基板電圧によるしきい値電圧の変化分をΔＶth(B)とする。クロックφが立ち下がっている状態で容量Ｃ1に充電を行うと、容量Ｃ1に蓄積された電荷量はＱ1＝Ｃ1ＶA0となる。このときＭＯＳトランジスタＭ1がデプレッション型であるためＶth分のロスがなくＶA0＝Ｖiとなる。
【００１３】
次に、クロックφが立ち上がると、ＶA1＝Ｖi＋Ｖφとなる。このとき、理想的には容量素子Ｃ1に蓄積された電荷はすべて容量素子Ｃ2に充電されるはずであるが、ＭＯＳトランジスタＭ1がデプレッションであるために、逆流する電荷が存在する。逆流する電荷量をＱr1とすると、容量素子Ｃ２に蓄積される電荷量は、Ｑ2＝Ｑ1−Ｑr1となる。この逆流電荷量Ｑr1はトランジスタＭ１の電流式よりＱr1＝ＷμＣox(Ｖgs−(Ｖth＋ΔＶth(i)))2ｔ／２ＬにおいてＶgs＝０Ｖであらわされる。すなわち、Ｑr1＝ＷμＣox(Ｖth＋ΔＶth(i))2ｔ／２Ｌである。ここで、Ｗ、Ｌ、μ、Ｃox、ｔはそれぞれ、トランジスタのゲート幅、ゲート長、キャリアの移動度、単位面積当たりのゲート酸化膜容量、チャージポンプの容量充放電時間である。この式において、Ｖthが負であるため、Ｖth＋ΔＶth(i)の項の値としては大きくなく、トランジスタのサイズによってＱr1を低減できることがわかる。このときの点Ｂの電位ＶB1はＶr1を逆流による電圧損失分とすると、ＶB1＝ＶA1-Ｖr1であり、Ｖφ＞Ｖr1であれば昇圧されることになる。この状態において、Ｖr1∝Ｑr1であるため、トランジスタのゲート長ＬによってＶr1も低減できる。
【００１４】
さらに、クロックφが再度立ち下がると、点Ｂの電位はＶB2＝ＶB1＋Ｖφであり、点Ｃの電位ＶC2＝ＶB2−Ｖr2に対してＶφ＞Ｖr2であれば同様に昇圧されたことになる。
【００１５】
後段部においては、基板バイアス効果の影響でΔＶth(B)の値が大きくなる。そのため、ある点以降ではＶth＋ΔＶth(B)が正となり、見かけ上トランジスタはデプレッション型ではなくなる。したがって、電荷の逆流は起こらず、それによる損失もなくなる。よって、ゲート長Ｌを大きくする必要は無くサイズを縮小できる。また、今度はＶｔｈの損失が生じるが、もともとのＶthが負であったため、基板バイアス効果の影響を受けてもＶth＋ΔＶth(B)の値はせいぜい１Ｖ程度までにしかならず、Ｖthによる損失も低減できている。
【００１６】
本例によれば、ＥＥＰＲＯＭ(電気的消去書き込み可能不揮発性メモリ)等の消去および書き込みに必要となる高電圧を電源電圧から昇圧することで供給することができ、単一電源化を実現できるという効果がある。
【００１７】
上述の実施例において、ＮチャンネルＭＯＳトランジスタを使用した場合について説明したが、ＰチャンネルＭＯＳトランジスタを用いることで、入力電圧Ｖiを負方向に昇圧する回路を構成することができる。
【００１８】
また、上述の実施例において、トランジスタのゲート長Ｌを前段部および後段部の２種類としたが、ゲート長Ｌを３種類以上とすることでも同様の作用効果が得られる。例えば、最前段のトランジスタから個々のトランジスタのゲート長Ｌを、徐々に小さくしていくことも可能である。
【００１９】
【発明の効果】
本発明の構成によれば、チャージポンプ回路を構成するデバイスはデプレッション型のトランジスタ１種類のみであり、製造工程のデバイスの作り込みが容易になるとともに、構成するデバイスの種類を減少させることによって回路自体の信頼性を増すことができる。
【００２０】
また、デプレッション型のトランジスタで構成するために生ずる電荷の逆流の問題は基板バイアス効果の影響の小さい入力側から見た前段部のトランジスタのゲート長Ｌを大きくすることで低減でき、高効率の昇圧動作が可能となる。
【００２１】
また、回路の最適化に関しても、従来のもののように個々のデバイスの特性を変更をすること無く、１種類のデバイスのレイアウト上の変更のみで容易に実現できる。
【図面の簡単な説明】
【図１】本発明の実施例のチャージポンプ回路の構成を示す電気回路図。
【図２】従来のチャージポンプ回路の構成を示す電気回路図。
【符号の説明】
Ｍ1〜Ｍ4    デプレッション型のトランジスタ
Ｃ1〜Ｃ4    容量素子
【図１】
0004790945.tif 000002
【図２】
0004790945.tif 000003