(57)【特許請求の範囲】
【請求項１】
半導体基板の裏面側から入射した光に応じて信号電荷を生成し、表面側から前記信号電荷を読み出す半導体素子の製造方法であって、
前記半導体基板には、シリコンからなる半導体層と、
前記半導体層の裏面側に形成された酸化シリコンからなる絶縁層と、
前記絶縁層の裏面側に形成されたシリコンの第１の不純物層と、
前記第１の不純物層の裏面側に、該第１の不純物層とエッチングレートが異なるシリコンの第２の不純物層と、
が形成され、
前記第１の不純物層と前記第２の不純物層との間に、表面側の金属不純物を前記絶縁層を介してゲッタリングするゲッタリング層を形成する工程と、
前記半導体層にセンサ領域を形成する工程と、
前記第２の不純物層を、前記第１の不純物層をエッチングストッパとしてエッチングして除去する工程と、
前記第１の不純物層を、前記絶縁層をエッチングストッパとしてエッチングして除去する工程とを有することを特徴とする半導体素子の製造方法。
【請求項２】
前記第１の不純物層が、シリコンのｎ型の不純物拡散層であり、前記第２の不純物層が、シリコンのｐ型の不純物拡散層であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記ゲッタリング層が、前記第２の不純物層より高濃度のｐ型の不純物拡散層であることを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記ゲッタリング層が、リンゲッタ層またはポリシリコン層であることを特徴とする請求項１または２に記載の半導体素子の製造方法。
【請求項５】
前記第２の不純物層に前記第１の不純物層をエッチングストッパとして用いて電気化学エッチングを行い、その後、前記第１の不純物層をドライエッチングによって除去することを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項６】
半導体基板の裏面側から入射した光に応じて信号電荷を生成し、表面側から前記信号電荷を読み出す半導体素子の製造方法であって、
前記半導体基板には、シリコンからなる半導体層と、
前記半導体層の裏面側に形成された酸化シリコンからなる絶縁層と、
前記絶縁層の裏面側に形成されたシリコンの第１の不純物層と、
前記第１の不純物層の裏面側に、該第１の不純物層とエッチングレートが異なるシリコンの第２の不純物層と、
が形成され、
前記第１の不純物層が、表面側の金属不純物を前記絶縁層を介してゲッタリングするゲッタリング層として形成され、
前記半導体層にセンサ領域を形成する工程と、
前記第２の不純物層を、前記第１の不純物層をエッチングストッパとしてエッチングして除去する工程と、
前記第１の不純物層を、前記絶縁層をエッチングストッパとしてエッチングして除去する工程とを有することを特徴とする半導体素子の製造方法。
【請求項７】
前記第２の不純物層が、ｎ型又はｐ型の不純物拡散層であり、前記第１の不純物層が、前記第２の不純物層より高濃度のｐ型の不純物拡散層であり、前記第２の不純物層に前記第１の不純物層をエッチングストッパとし、異方性エッチャントを用いてエッチングを行い、その後、前記第１の不純物層をドライエッチングによって除去することを特徴とする請求項６に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面照射型の撮像素子等の半導体素子の製造方法に関し、特に、シリコン等の導電性の半導体層に絶縁層が形成されたＳＯＩ構造を有する半導体素子の製造方法に関する。
【背景技術】
【０００２】
近年、受光のための開口率の向上、配線層のレイアウトの自由度の向上の観点から、半導体層の表面側に配線層を形成し、半導体層の裏面側から光を入射させて撮像できるようにした裏面照射型の撮像素子が注目されている。裏面照射型の撮像素子は、半導体基板の裏面側から光を入射させ、該半導体基板内で入射光を光電変換し、生成された信号電荷を表面側から読み出す構成を備えている。裏面照射型の撮像素子で用いられるＳＯＩ（Silicon on Insulator）基板は、シリコン層の表面に酸化シリコン（ＳｉＯ２）層等の絶縁層が形成され、その上層にシリコン等の半導体層が形成される。半導体層には、ＣＣＤやＣＭＯＳイメージセンサが形成される。その後、シリコン層を裏面側からエッチングすることで除去し、絶縁層を露呈させ、その裏面にカラーフィルタ層やマイクロレンズが形成される。ＳＯＩ基板を備えた撮像素子の構成としては、例えば下記特許文献１に示すものがある。
【０００３】
【特許文献１】特開２００５−３２２７４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、裏面照射型の撮像素子の製造プロセスにおいて、プロセス中に半導体層に侵入した金属不純物をいかにしてゲッタリングするかを考慮する必要がある。金属不純物をゲッタリングするゲッタリング層は、通常、半導体層の活性領域外に形成される。このような撮像素子の製造プロセスにおいて、ゲッタリング層の形成に制約がともなう。例えば、裏面照射型の撮像素子をＳＯＩ基板のシリコンなどの半導体層を利用して形成する場合には、酸化シリコン層を挟んで半導体層に対向するシリコン基板にゲッタリング層を形成しても、当該酸化シリコン層が金属不純物の拡散のバリアとなってしまい、半導体層に侵入する金属をゲッタリングすることができない。
そのため、半導体基板の酸化シリコン層を、薄くしたいという要望があった。しかし、酸化シリコン層を薄くすると、半導体基板のシリコン基板をエッチング除去する際に、酸化シリコン層も除去されてしまうので酸化シリコン層を薄くすることが困難であった。
【０００５】
本発明は、上記事情に鑑みてなされたもので、その目的は、裏面照射型の撮像素子等に用いられるＳＯＩ基板中の酸化シリコン等の絶縁層の厚さを所望の薄さにすることができる半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の上記目的は、下記構成によって達成される。
（１）  半導体基板の裏面側から入射した光に応じて信号電荷を生成し、表面側から前記信号電荷を読み出す半導体素子の製造方法であって、
前記半導体基板には、シリコンからなる半導体層と、
前記半導体層の裏面側に形成された酸化シリコンからなる絶縁層と、
前記絶縁層の裏面側に形成されたシリコンの第１の不純物層と、
前記第１の不純物層の裏面側に、該第１の不純物層とエッチングレートが異なるシリコンの第２の不純物層と、
が形成され、
前記第１の不純物層と前記第２の不純物層との間に、表面側の金属不純物を前記絶縁層を介してゲッタリングするゲッタリング層を形成する工程と、
前記半導体層にセンサ領域を形成する工程と、
前記第２の不純物層を、前記第１の不純物層をエッチングストッパとしてエッチングして除去する工程と、
前記第１の不純物層を、前記絶縁層をエッチングストッパとしてエッチングして除去する工程とを有することを特徴とする半導体素子の製造方法。
（２） 前記第１の不純物層が、シリコンのｎ型の不純物拡散層であり、前記第２の不純物層が、シリコンのｐ型不純物拡散層であることを特徴とする上記（１）に記載の半導体素子の製造方法。
（３） 前記ゲッタリング層が、前記第２の不純物層より高濃度のｐ型の不純物拡散層であることを特徴とする上記（２）に記載の半導体素子の製造方法。
（４）  前記ゲッタリング層が、リンゲッタ層またはポリシリコン層であることを特徴とする上記（１）または（２）に記載の半導体素子の製造方法。
（５）  前記第２の不純物層に前記第１の不純物層をエッチングストッパとして用いて電気化学エッチングを行い、その後、前記第１の不純物層をドライエッチングによって除去することを特徴とする上記（２）に記載の半導体素子の製造方法。
（６）  半導体基板の裏面側から入射した光に応じて信号電荷を生成し、表面側から前記信号電荷を読み出す半導体素子の製造方法であって、
前記半導体基板には、シリコンからなる半導体層と、
前記半導体層の裏面側に形成された酸化シリコンからなる絶縁層と、
前記絶縁層の裏面側に形成されたシリコンの第１の不純物層と、
前記第１の不純物層の裏面側に、該第１の不純物層とエッチングレートが異なるシリコンの第２の不純物層と、
が形成され、
前記第１の不純物層が、表面側の金属不純物を前記絶縁層を介してゲッタリングするゲッタリング層として形成され、
前記半導体層にセンサ領域を形成する工程と、
前記第２の不純物層を、前記第１の不純物層をエッチングストッパとしてエッチングして除去する工程と、
前記第１の不純物層を、前記絶縁層をエッチングストッパとしてエッチングして除去する工程とを有することを特徴とする半導体素子の製造方法。
（７）  前記第２の不純物層が、ｎ型又はｐ型の不純物拡散層であり、前記第１の不純物層が、前記第２の不純物層より高濃度のｐ型の不純物拡散層であり、前記第２の不純物層に前記第１の不純物層をエッチングストッパとし、異方性エッチャントを用いてエッチングを行い、その後、前記第１の不純物層をドライエッチングによって除去することを特徴とする（６）に記載の半導体素子の製造方法。
【０００７】
本発明の半導体素子の製造方法で用いる半導体基板は、半導体層の裏面に絶縁層を介して第１の不純物層と第２の不純物層とが設けられた構成を有し、第１の不純物層と第２の不純物層とがそれぞれ異なるエッチングレートである。
半導体基板の製造工程において、第２の不純物層をエッチングする際には、エッチングレートが異なる第１の不純物層をエッチングストッパとして用いて、第２の不純物層のみを除去して、第１の不純物層を裏面に残存させた状態とすることができる。その後、第１の不純物層をエッチングする際には、絶縁層をエッチングストッパとして用いて、第１の不純物層のみを除去して、絶縁層を半導体基板の裏面に露出させることができる。こうすれば、絶縁層がエッチングによって除去されすぎてしまうことを抑制することができ、絶縁層を所望の厚さに形成することができる。また、半導体基板の裏面側にゲッタリング層を形成し、このゲッタリング層に金属不純物を捕捉させるゲッタリング処理を行う場合に、絶縁層の厚さを所定の薄さにすることができるため、半導体基板の表面側に存在する金属不純物が絶縁層によってさえぎられてしまうことを防止し、ゲッタリング効果の低下を防止できる。
【発明の効果】
【０００８】
本発明によれば、裏面照射型の撮像素子等に用いられるＳＯＩ基板中の酸化シリコン等の絶縁層の厚さを所望の薄さにすることができる半導体素子の製造方法を提供できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面に基づいて詳しく説明する。本発明にかかる半導体基板は、シリコン等の半導体層に絶縁層が形成されたＳＯＩ構造を有するものであり、例えば、裏面照射型の撮像素子の半導体基板などに適している。しかし、本発明にかかる半導体基板は、撮像素子に限らず、ＳＯＩ構造を有する半導体基板やそれを用いた半導体素子に適用することができる。以下、本実施形態では、半導体基板の一例として、裏面照射型の撮像素子を用いて説明する。
【００１０】
図１は、本発明にかかる半導体基板及び半導体素子の構成を示す断面図である。図１に示す半導体素子は、裏面照射型の撮像素子であって、裏面照射型とは、半導体基板の裏面側から光を入射させ、入射した光に応じて光電変換が発生し、信号電荷が生成され、表面側から読み出される構造をいう。本実施形態では、図中下側の面を裏面とし、上側の面を表面とする。
【００１１】
本実施形態の半導体素子は、ｐ型のシリコン層（以下、ｐ層という）３１とｐ層３１よりも不純物濃度の高いｐ＋＋型のシリコン層（以下、ｐ＋＋層という）３２とからなるｐ型の半導体基板（以下、ｐ基板という）６０を備える。裏面照射型撮像素子は、図中下方から上方に向かって光を入射させて撮像を行うものである。本明細書では、ｐ基板６０の光入射方向に対して垂直な２つの面のうち、光入射側の面を裏面といい、その反対面を表面という。また、本実施形態の説明において、裏面照射型撮像素子１００を構成する各構成要素を基準にしたときに、入射光が進む方向を、その構成要素の上方と定義し、入射光が進む方向の反対方向を、その構成要素の下方と定義する。また、ｐ基板６０の裏面及び表面に直交する方向を垂直方向、ｐ基板６０の裏面及び表面に平行な方向を水平方向と定義する。
【００１２】
ｐ層３１内の、ｐ基板６０表面近傍の水平方向に延びる同一面上には、入射光に応じてｐ基板６０内で発生した電荷を蓄積するためのｎ型の不純物拡散層（以下、ｎ層という）３４が複数配列されている。ｎ層３４は、ｐ基板６０の表面側に形成されたｎ層３４ａと、ｎ層３４ａの下に形成されたｎ層３４ａよりも不純物濃度の低いｎ−層３４ｂとの２層構造となっているが、これに限らない。ｎ層３４で発生した電荷と、このｎ層３４に入射する光の経路上でｐ基板６０内に発生した電荷とが、ｎ層３４に蓄積される。
【００１３】
各ｎ層３４上にはｐ基板６０表面に発生する暗電荷が各ｎ層３４に蓄積されるのを防ぐための高濃度のｐ型の不純物拡散層（以下、ｐ＋層という）３５が形成されている。各ｐ＋層３５内部には、ｐ基板６０の表面からその内側に向かってｎ層３４よりも高濃度のｎ型の不純物拡散層（以下、ｎ＋層という）３６が形成されている。ｎ＋層３６は、ｎ層３４に蓄積される不要な電荷を排出するためのオーバーフロードレインとして機能し、ｐ＋層３５が、このオーバーフロードレインのオーバーフローバリアとしても機能する。図示したように、ｎ＋層３６は、ｐ基板６０の表面に露出する露出面を有している。
【００１４】
ｐ＋層３５及びｎ層３４の右隣には、少し離間してｎ層３４よりも高濃度のｎ型不純物拡散層からなる電荷転送チャネル４２が形成され、電荷転送チャネル４２の周囲にはｐ＋層３５よりも濃度の低いｐ層４１が形成されている。
【００１５】
ｐ＋層３５及びｎ層３４と電荷転送チャネル４２との間のｐ層４１及びｐ層３１には、ｎ層３４に蓄積された電荷を電荷転送チャネル４２に読み出すための電荷読み出し領域（図示せず）が形成されている。電荷転送チャネル４２と電荷読み出し領域の上方には、シリコン酸化膜やＯＮＯ膜等からなるゲート絶縁膜２０を介して、電荷転送チャネル４２に電圧を供給して電荷転送動作を制御するための電荷転送電極と、電荷読み出し領域に読み出し電圧を供給して電荷読み出し動作を制御するための電荷読み出し電極とを兼ねたポリシリコン等からなる電極４３が形成されている。電極４３の周囲には酸化シリコン等の絶縁膜４４が形成されている。電荷転送チャネル４２とその上方の電極４３とにより、ＣＣＤが構成される。なお、本実施形態の半導体素子では、一例としてＣＣＤの構成の撮像素子を例に説明するが、特に限定されず、例えば、ＣＭＯＳイメージセンサ型の構成であってもよい。
【００１６】
隣接するｎ層３４同士の間には、ｐ層４１の下にｐ型不純物拡散層からなる素子分離層４５が形成されている。素子分離層４５は、ｎ層３４に蓄積されるべき電荷が、その隣のｎ層３４に漏れてしまうのを防ぐためのものである。
【００１７】
ｐ基板６０の表面上にはゲート絶縁膜２０が形成されており、ゲート絶縁膜２０上には酸化シリコン等の表面側絶縁層３９が形成されており、この表面側絶縁層３９内に電極４３及び絶縁膜４４が埋設されている。
【００１８】
なお、ｎ＋層３６に移動した電荷を、ｎ＋層３６の露出面に接続された図示しない電極に移動させることで、ｎ＋層３６をオーバーフロードレインとして機能させることができる。
【００１９】
ｐ基板６０の裏面から内側には、ｐ基板６０の裏面で発生する暗電荷がｎ層３４に移動するのを防ぐために、ｐ＋＋層３２が形成されている。ｐ＋＋層３２には端子が接続され、この端子に所定の電圧が印加できるようになっている。ｐ＋＋層３２の濃度は、例えば１×１０１７／ｃｍ３〜１×１０２０／ｃｍ３である。
【００２０】
ｐ＋＋層３２の下には、酸化シリコンや窒化シリコン等の入射光に対して透明な絶縁層３３が形成されている。絶縁層３３の下には、絶縁層３３とｐ基板６０との屈折率差に起因するｐ基板６０の裏面での光の反射を防止するために、窒化シリコンやダイヤモンド構造炭素膜等の入射光に対して透明な高屈折率透明層４６が形成されている。高屈折率透明層４６としては、プラズマＣＶＤや光ＣＶＤ等の４００℃以下の低温形成が可能な窒化シリコン等のｎ＝１．４６を超える屈折率の層とすることが好ましい。
【００２１】
高屈折率透明層４６の下には、カラーフィルタアレイＣが形成されている。カラーフィルタアレイＣは、高屈折率透明層４６側から順にカラーフィルタ層３、平坦化層７、マイクロレンズ層８を順に積層させた構成である。
【００２２】
このように構成された裏面照射型の撮像素子では、カラーフィルタアレイＣの１つのマイクロレンズに入射した光が、そのマイクロレンズ上方のカラーフィルタ層３に入射し、ここを透過した光が、カラーフィルタの色に対応するｎ層３４へと入射される。このとき、ｐ基板６０のうち入射光の経路となる部分でも電荷が発生するが、この電荷は、光電変換領域に形成されたポテンシャルスロープを介してｎ層３４へと移動し、ここで蓄積される。ｎ層３４に入射してここで発生した電荷も、ここに蓄積される。ｎ層３４に蓄積された電荷は、電荷転送チャネル４２に読み出されて転送され、出力アンプによって信号に変換されて外部に出力される。
【００２３】
本発明にかかる半導体素子に用いられる半導体基板は、シリコン等の半導体層に絶縁層３３が形成されたＳＯＩ構造を有している。
【００２４】
次に、本発明にかかる半導体素子の製造方法を説明する。図２は、半導体素子の製造方法の手順を説明する図である。
最初に、図２（ａ）に示すように、半導体基板を用意する。半導体基板は、センサ領域が形成されるシリコン等の半導体層１１と、半導体層１１の裏面側に形成された絶縁層１２とを備えている。また、絶縁層１２の裏面側には、シリコンからなるｎ型の不純物拡散層１３と、シリコンからなるｐ型の不純物拡散層１５とが形成されている。本実施形態では、ｎ型の不純物拡散層１３が第１の不純物層として機能し、ｐ型の不純物拡散層１５が第２の不純物層として機能する。
【００２５】
ｎ型の不純物拡散層１３とｐ型の不純物拡散層１５との間には、高濃度のｐ型の不純物拡散層１４が形成され、高濃度のｐ型の不純物拡散層１４は、半導体基板の表面側に存在する金属不純物を、絶縁層１２を介してゲッタリングするためのゲッタリング層として機能する。なお、ゲッタリング層としては、金属不純物をゲッタリングすることができれば特に限定されず、高濃度のｐ型不純物拡散層だけでなく、リンゲッタ層やポリシリコン層とすることもできる。
【００２６】
なお、本実施形態において、半導体層１１の厚さを１０μｍ程度とし、ｎ型の不純物拡散層１３の厚さを３μｍとし、ｐ型の不純物拡散層１５の厚さを７１０μｍとし、高濃度のｐ型の不純物拡散層１４の厚さを３μｍとする。
【００２７】
半導体基板には、必要に応じてゲッタリング処理を行うが、本実施形態では、高濃度のｐ型の不純物拡散層１４をゲッタリング層とすることで、金属不純物を該高濃度ｐ層１４に捕捉させることができるため、他のゲッタリング処理を省略することができる。
【００２８】
その後、半導体層１１にセンサ領域を形成する。センサ領域には、図１に示すように、半導体層１１の表面側から不純物イオンをドーピングや、フォトリソ工程、エッチング工程などを行うことによって、ｎ層３４、ｐ＋層３５、ｎ＋層３６、電荷転送チャネル４２、電極４３などの層を形成する。
【００２９】
本実施形態では、ｎ型の不純物拡散層１３とｐ型の不純物拡散層１５とのエッチングレートがそれぞれ異なるように形成されている。
【００３０】
半導体層１１にセンサ領域を形成した後、半導体層１１の表面側に支持基板（図示せず）を貼り合わせる。半導体基板は、裏面のエッチングで極めて薄くなるため製造工程時の取り扱いが困難であるため、支持基板に支持させた状態で取り扱うことが好ましい。
【００３１】
次に、図２（ｂ）に示すように、ｐ型不純物拡散層１５の裏面側からエッチングを行い、除去する。エッチングは、水酸化カリウム（ＫＯＨ）などをエッチャントとして用いた電解エッチストップ法（電気化学エッチング停止法）を適用することができる。このとき、ｐ型不純物拡散層１５とはエッチングレートが異なるｎ型不純物拡散層１３がエッチングストッパとして機能する。または、最初に、ｐ型不純物拡散層１５の裏面を研削装置などによってバックグラインドした後に、電解エッチストップ法でエッチングしてもよい。こうすることで、ｐ型不純物拡散層１５のエッチング除去にかかる時間を短縮することができる。
【００３２】
ｐ型不純物拡散層１５を除去した後、半導体基板の裏面に露出したｎ型不純物拡散層１３の裏面にドライエッチングを行い、図２（ｃ）に示すように、除去することで、絶縁層１２を露出させる。ｎ型不純物拡散層１３をドライエッチングする際には、絶縁層１２がエッチングストッパとして機能する。
【００３３】
本実施形態の半導体基板は、半導体層１１の裏面に絶縁層１２を介してｐ型不純物拡散層１５とｎ型不純物拡散層１３とが設けられた構成を有し、ｐ型不純物拡散層１５とｎ型不純物拡散層１３とがそれぞれ異なるエッチングレートである。こうすれば、半導体基板の製造工程において、ｐ型不純物拡散層１５をエッチングする際には、エッチングレートと異なるｎ型不純物拡散層１３をエッチングストッパとして用いて、ｐ型不純物拡散層１５のみを確実に除去して、ｎ型不純物拡散層１３を裏面に残存させた状態とすることができる。その後、ｎ型不純物拡散層１３をエッチングする際には、絶縁層１２をエッチングストッパとして用いて、ｎ型不純物拡散層１３のみを除去して、絶縁層１２を半導体基板の裏面に露出させることができる。こうすれば、絶縁層１２がエッチングによって除去されすぎてしまうことを抑制することができ、絶縁層１２を所望の厚さに形成することができる。
【００３４】
次に、本発明にかかる半導体素子の製造方法の別の手順を説明する。図３は、半導体素子の製造方法の手順を説明する図である。
最初に、図３（ａ）に示すように、半導体基板を用意する。本実施形態の半導体基板は、センサ領域が形成されるシリコン等の半導体層２１と、半導体層２１の裏面側に形成された絶縁層２２とを備えている。また、絶縁層２２の裏面側には、シリコンからなる高濃度のｐ型の不純物拡散層２３と、シリコンからなるｎ型（又はｐ型とすることができる。以下省略し、単にｎ型とする。）の不純物拡散層２４とが形成されている。高濃度のｐ型の不純物拡散層２３の濃度は、1×1020cm-3以上の濃度とすることが好ましい。本実施形態では、高濃度ｐ型不純物拡散層２３が第１の不純物層として機能し、ｎ型の不純物拡散層２４が第２の不純物層として機能する。半導体層２１及び絶縁層２２の構成は、図２に示す手順の半導体基板のものと同様である。なお、本実施形態では、高濃度ｐ型不純物拡散層２３がゲッタリング層となる。不純物拡散層２４は、ｎ型のシリコン基板でもよい。
【００３５】
なお、本実施形態において、高濃度ｐ型の不純物拡散層２３の厚さを３μｍとし、ｎ型の不純物拡散層２４の厚さを７１０μｍとする。
【００３６】
本実施形態では、高濃度ｐ型の不純物拡散層２３とｎ型の不純物拡散層２４とのエッチングレートがそれぞれ異なるように形成されている。ここで、高濃度ｐ型の不純物拡散層２３のエッチングレートを０．０２μｍ／ｍｉｎとし、ｎ型の不純物拡散層２４のエッチングレートを１μｍ／ｍｉｎとした。
【００３７】
半導体層２１にセンサ領域を形成し、半導体層２１の表面側に支持基板（図示せず）を貼り合わせる。その後、図３（ａ）及び図３（ｂ）に示すように、ｎ型不純物拡散層２４の裏面側からエッチングを行い、除去する。エッチングは、エチレンジアミンパイロカテコール（ＥＤＰ）などの高濃度のｐ型不純物拡散層２３に対して高い選択比でエッチング可能なエッチャントとして用いることが好ましい。このとき、ｎ型不純物拡散層２４とはエッチングレートが異なる高濃度のｐ型不純物拡散層２３がエッチングストッパとして機能する。
【００３８】
エッチャントとして水酸化カリウム水溶液を使用する場合、酸化シリコン（ＳｉＯ２）膜を多少侵すが、ＥＤＰ水溶液は侵さない性質がある。また、ＥＤＰ水溶液は、高濃度ボロン添加Ｓｉ（1×1019cm-3）もほとんど溶かさない性質がある。図４は、ボロン濃度の変化に対するＥＤＰ水溶液によるシリコンのエッチレートを示すグラフである。図４に見られるように、ＥＤＰ水溶液は、ボロン濃度が高くなると（1×1020cm-3）、高い選択比（約１００：１）であることがわかる。
【００３９】
なお、最初に、ｎ型不純物拡散層２４の裏面を研削装置などによってバックグラインドした後に、ＥＤＰを用いてエッチングしてもよい。こうすることで、ｎ型不純物拡散層２４のエッチングにかかる時間を短縮することができる。
【００４０】
ｎ型不純物拡散層２４を除去した後、半導体基板の裏面に露出した高濃度ｐ型不純物拡散層２３の裏面にドライエッチングを行い、図３（ｃ）に示すように、除去することで、絶縁層２２を露出させる。高濃度ｐ型不純物拡散層２３をドライエッチングする際には、絶縁層２２がエッチングストッパとして機能する。
【００４１】
本発明にかかる半導体基板は、半導体層２１の裏面に絶縁層２２を介して高濃度ｐ型不純物拡散層２３とｎ型不純物拡散層２４とが設けられた構成を有し、高濃度ｐ型不純物拡散層２３とｎ型不純物拡散層２４とがそれぞれ異なるエッチングレートである。
半導体基板の製造工程において、ｎ型不純物拡散層２４をエッチングする際には、エッチングレートが異なる高濃度ｐ型不純物拡散層２３をエッチングストッパとして用いて、ｎ型不純物拡散層２４のみを除去して、高濃度ｐ型不純物拡散層２３を裏面に残存させた状態とすることができる。その後、高濃度ｐ型不純物拡散層２３をエッチングする際には、絶縁層２２をエッチングストッパとして用いて、高濃度ｐ型不純物拡散層２３のみを除去して、絶縁層２２を半導体基板の裏面に露出させることができる。こうすれば、絶縁層２２がエッチングによって除去されすぎてしまうことを抑制することができ、絶縁層２２を所望の厚さに形成することができる。また、半導体基板の裏面側にゲッタリング層を形成し、このゲッタリング層に金属不純物を捕捉させるゲッタリング工程を行う場合には、絶縁層２２の厚さを所定の薄さにすることができるため、半導体基板の表面側に存在する金属不純物が絶縁層２２によってさえぎられてしまうことを防止し、ゲッタリング効果の低下を防止できる。
【００４２】
なお、本発明は、前述した実施形態に限定されるものではなく、適宜な変形、改良などが可能である。
例えば、第１の不純物層及び第２の不純物層の構成は、図２及び図３に示す手順のものに限定されず、第１の不純物層と第２の不純物層とがそれぞれエッチングレートが異なる範囲で、適宜変更することができる。
【００４３】
図５は、本発明にかかる半導体基板の包括的な構成を示す断面図である。本発明にかかる半導体基板は、センサ領域を形成するシリコン等の半導体層１と、半導体層１の裏面に形成された酸化シリコン（ＳｉＯ２）膜などの絶縁層２とを備え、更に、絶縁層２の裏面に、エッチングレートがそれぞれ異なる第１の不純物層（Ａ層）３と、第２の不純物層（Ｂ層）４とが積層されている。ここで、Ａ層及びＢ層は、ドーピングやエピタキシャル成長などで形成することができる。Ａ層３と、Ｂ層４との間には、図２に示すようにゲッタリング層が形成されていてもよい。
【００４４】
図６は、図５に示す半導体基板を備えた半導体素子の製造方法の手順の一例を示すフローチャートである。
最初に、図２（ａ）のｐ型不純物拡散層１５として用いるためのシリコン板を用意し、このシリコン板の一方の面にイオンドーピングによって高濃度ｐ型の不純物拡散層１４とｎ型の不純物拡散層１３を形成する。一方、半導体層１１の一方の面に絶縁層（SiO2）１２を形成したものを用意する。そして、ｐ型不純物拡散層１５におけるｎ型の不純物拡散層１３が形成された面と、半導体層１１の絶縁層１２が形成された面とを貼り合せスマートカット法などによって図５に示す半導体基板を得ることができる。
【００４５】
その後、Ａ層をエッチングストッパとして使用し、Ｂ層をエッチングして除去する。こうして、半導体基板の裏面にＡ層を露出させる。次に、絶縁層２をエッチングストッパとして使用し、Ａ層を裏面からエッチングして除去する。こうすれば、絶縁層がエッチングによって除去されすぎてしまうことを抑制することができ、絶縁層を所望の厚さに形成することができる。
【図面の簡単な説明】
【００４６】
【図１】半導体基板及び半導体素子の構成を示す断面図である。
【図２】半導体素子の製造方法の手順を説明する図である。
【図３】半導体素子の製造方法の手順を説明する図である。
【図４】ボロン濃度の変化に対するＥＤＰ水溶液のエッチレートを示すグラフである。
【図５】本発明にかかる半導体基板の包括的な構成を示す断面図である。
【図６】半導体基板を備えた半導体素子の製造方法の手順を示すフローチャートである。
【符号の説明】
【００４７】
１１，２１    半導体層
１２，２２    絶縁層
１３    ｎ型不純物拡散層（第１の不純物層）
１５    ｐ型不純物拡散層（第２の不純物層）
２３    高濃度のｐ型不純物拡散層（第１の不純物層）
２４    ｎ型（又はｐ型）不純物拡散層（第２の不純物層）
【図１】
0004610586.tif 000002
【図２】
0004610586.tif 000003
【図３】
0004610586.tif 000004
【図４】
0004610586.tif 000005
【図５】
0004610586.tif 000006
【図６】
0004610586.tif 000007