(57)【特許請求の範囲】
【請求項１】
一導電型半導体基板と、
該基板上に複数設けられた逆導電型領域と、
前記基板と前記逆導電型領域との接合は、前記逆導電型領域の周囲の基板表面
に、前記接合に印加される逆バイアスによってピンチオフすることがないように
定められる空乏領域を定義し、
隣接する前記逆導電型領域の間の基板表面を、隣り合う前記空乏領域間に露出
する前記基板表面を覆うように被覆し、前記基板表面とショットキー接合を形成
する第1の金属層と、
前記逆導電型領域の表面と前記空乏領域の表面とを被覆し、前記基板表面とシ
ョットキー接合を形成する第２の金属層とを具備し、
前記第２の金属層と半導体との仕事関数差は、前記第１の金属層と半導体との
仕事関数差より小さく、且つ前記第２の金属層は前記逆導電型領域の表面を全て
被覆するように形成したことを特徴とする半導体装置。
【請求項２】
前記逆導電型領域は、前記基板に逆導電型不純物を拡散した領域であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記逆導電型領域は、前記基板に設けたトレンチに逆導電型の半導体材料を埋設してなることを特徴とする請求項１に記載の半導体装置。
【請求項４】
互いに隣接する前記逆導電型領域は、等間隔に離間して配置されることを特徴とする請求項１に記載の半導体装置。
【請求項５】
一導電型半導体基板に複数の逆導電型領域を形成する工程と、
前記基板と前記逆導電型領域との接合は、前記逆導電型領域の周囲の基板表面
に、前記接合に印加される逆バイアスによってピンチオフすることがないように
定められる空乏領域を定義し、
隣り合う前記空乏領域間に露出する前記基板表面を覆うように前記逆導電型領
域から所定の距離で離間した基板表面に、前記半導体基板表面とショットキー接
合を形成する第１の金属層を形成し、前記逆導電型領域の上と前記空乏領域の上
を被覆し、前記基板表面とショットキー接合を形成する第２の金属層を形成する
工程とを具備し、
前記第２の金属層と半導体との仕事関数差は、前記第１の金属層と半導体との
仕事関数差より小さく、且つ前記第２の金属層は前記逆導電型領域の表面を全て
被覆するように形成したことを特徴とする半導体装置の製造方法。
【請求項６】
前記第１の金属層および第２の金属層を蒸着後、アニール処理により同時に第１および第２の金属層と前記基板表面とのショットキー接合を形成することを特徴とする請求項５に記載の半導体装置の製造方法
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特にショットキーバリアダイオードの低ＶＦ、低ＩＲ特性を向上する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
シリコン半導体基板と金属層とで形成されるショットキー接合は、その障壁により整流作用を有するため、ショットキーバリアダイオードとして一般的に良く知られた素子である。
【０００３】
図６には、従来のショットキーバリアダイオード１１０を示す。図６（Ａ）は平面図であり、図６（Ｂ）は図６（Ａ）のＣ−Ｃ線断面図である。
【０００４】
基板２１はＮ＋型半導体基板２１ａにＮ−型エピタキシャル層２１ｂを積層したものであり、その表面とショットキー接合を形成するショットキー金属層２５を設ける。この金属層は例えばＴｉである。更に金属層２５全面を覆ってアノード電極２８となるＡｌ層を設ける。半導体基板２１外周には耐圧を確保するためにＰ＋型不純物を拡散したガードリング２７が設けられ、その一部がショットキー金属層２５とコンタクトする。基板２１裏面はカソード電極２９が設けられる（例えば、特許文献１参照。）。
【０００５】
また、図７に示す構造も知られている。図７（Ａ）は断面図であり、図７（Ｂ）は断面の一部拡大図である。
【０００６】
基板３１はＮ＋型半導体基板３１ａにＮ−型エピタキシャル層３１ｂを積層したものであり、Ｎ−エピタキシャル層３１ｂ中にＰ＋型領域３３を複数設け、基板表面とショットキー接合を形成するショットキー金属層３５を設ける。この金属層は例えばＴｉである。更に金属層３５全面を覆ってアノード電極３８となるＡｌ層を設ける。半導体基板３１外周には耐圧を確保するためにＰ＋型不純物を拡散したガードリング３７が設けられ、その一部がショットキー金属層３５とコンタクトする。基板３１裏面はカソード電極３９が設けられる。
【０００７】
このショットキーバリアダイオード１２０に逆バイアスを印加すると、図７（Ｂ）の如くＰ＋型領域３３からＮ−エピタキシャル層３１ｂに空乏層４０が広がる。隣り合うＰ＋型領域３３の離間距離をその空乏層がピンチオフする幅以下に設けることで、逆バイアス印加時にショットキー接合領域でリーク電流が発生しても、空乏層４０により遮断するものである。すなわち、ショットキー金属層３５の特性として、ＩＲ特性をそれほど考慮せずにＶＦ特性の低いものを選択することができる（例えば特許文献２参照。）。
【特許文献１】特開平６−２２４４１０号公報  （第２頁、第２図）
【特許文献２】特開２０００−２６１００４号公報  （第２−４頁、第１、３図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図６に示す構造のショットキーバリアダイオードの特性を決定する要因は、半導体基板２１とショットキー金属層２５との仕事関数差φＢｎである。しかし、φＢｎは金属に固有の値であるため、用いる金属層２５によりその特性はほぼ決まってしまう。
【０００９】
さらに、あるショットキーバリアダイオードについて考えた場合、φＢｎが大きくなると、ショットキーバリアダイオードの順方向電圧ＶＦが高くなり、逆に逆方向電圧時のリーク電流ＩＲは低減する。すなわち順方向電圧ＶＦとリーク電流ＩＲはトレードオフの関係にある。
【００１０】
これに対し、図７の空乏層のピンチオフを利用した構造は、理論的には可能であっても実際には空乏層４０のみで電流経路を完全に抑制するのは困難である。空乏層は電圧印加により発生するが、特に例えば４０Ｖ程度の耐圧のショットキーバリアダイオードでは、エピ層の比抵抗が低いため空乏層が広がりにくく、設計値通りに十分広がらない場合もある。図の構造では１カ所でも空乏層の広がりが十分でなくピンチオフできない領域があれば、リーク電流を抑制することは不可能である。また、この場合のＰ＋型領域はショットキーバリアダイオードとしては動作しない領域である。つまりピンチオフを完全にするために、Ｐ＋型領域を近接しすぎると、ショットキー金属層とＮ型領域とのショットキー接合面積が低減し、ＶＦ特性の悪化とスイッチングタイムの増加を招く、という問題があった。
【課題を解決するための手段】
【００１１】
本発明は、かかる課題に鑑みてなされ、第１に、一導電型半導体基板と、該基板上に複数設けられた逆導電型領域と、逆バイアス印加時に前記逆導電型領域から前記半導体基板に空乏層が広がる空乏領域と、隣り合う前記空乏領域間に露出する前記基板表面を覆う第１の金属層と、少なくとも前記逆導電型領域および前記空乏領域の表面を覆う第２の金属層とを具備することにより解決するものである。
【００１２】
また、前記第１および第２の金属層は、それぞれが接する基板表面とショットキー接合を形成することを特徴とするものである。
【００１３】
また、前記第２の金属層と半導体との仕事関数差は、前記第１の金属層と半導体との仕事関数差より小さいことを特徴とするものである。
【００１４】
また、前記逆導電型領域は、前記基板に逆導電型不純物を拡散した領域であることを特徴とするものである。
【００１５】
また、前記逆導電型領域は、前記エピタキシャル層に設けたトレンチに逆導電型の半導体材料を埋設してなることを特徴とするものである。
【００１６】
また、互いに隣接する前記逆導電型領域は、等間隔に離間して配置されることを特徴とするものである。
【００１７】
第２に、一導電型半導体基板に複数の逆導電型領域を形成する工程と、前記逆導電型領域から所定の距離で離間した前記半導体基板表面とショットキー接合を形成する第１の金属層を形成し、前記第１の金属層間に露出した前記基板表面とショットキー接合を形成する第２の金属層を形成する工程とを具備することにより解決するものである。
【００１８】
また、前記第１の金属層および第２の金属層を蒸着後、アニール処理により同時に第１および第２の金属層と前記基板表面とのショットキー接合を形成することを特徴とするものである。
【発明の効果】
【００１９】
本発明によれば、順バイアス印加時と逆バイアス印加時で、異なるショットキー金属層を利用することができる。すなわち、順バイアス時には低ＶＦのショットキー接合領域に電流が流れ、逆バイアス時には空乏領域により低ＩＲのショットキー接合領域に電流が流れることになる。これにより、低ＶＦ特性と低ＩＲ特性とを兼ね備えたショットキーバリアダイオードを提供できる。
【００２０】
また、Ｐ＋型領域３をトレンチ内に埋設したポリシリコンにすることで、Ｐ＋型領域を微細に形成でき、ショットキー接合面積の低減を極力抑えることができる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施の形態を図１から図５を用いて詳細に説明する。
【００２２】
図１および図２には、本発明のショットキーバリアダイオードを示す。図１は断面図であり、図２は平面図である。また、図１は図２（Ａ）のＡ−Ａ線または図２（Ｂ）のＢ−Ｂ線断面図に相当する。さらに図２では基板表面のアノード電極を省略している。
本発明のショットキーバリアダイオード１００は、一導電型半導体基板１と、逆導電型領域３と、第１のショットキー金属層５と、第２のショットキー金属層６とから構成される。
【００２３】
半導体基板１は、Ｎ＋型半導体基板１ａ上にＮ−型エピタキシャル層１ｂを積層したものである。
【００２４】
逆導電型領域３は、エピタキシャル層１ｂに設けられた複数のＰ＋型領域である。Ｐ＋型不純物を注入・拡散し、領域の幅を例えば１０μｍ〜１５μｍ程度で、隣り合うＰ＋型領域３の離間距離を１５μｍ程度に設ける。なお、この距離は後述の空乏領域４幅やショットキー接合面積などを考慮して適宜選択する。
【００２５】
また、エピタキシャル層１ｂにトレンチを形成し、Ｐ＋型の不純物をドープしたポリシリコンを埋設し、熱処理によりＰ＋型不純物をトレンチ周囲に拡散してＰ＋型領域３としてもよい。トレンチを形成する方法であればラインアンドスペースの制御が容易である。
【００２６】
Ｐ＋型領域３の周囲のＮ型エピタキシャル層１ｂには、逆バイアス印加時に破線の如く空乏層が広がる。空乏層はＰ＋型領域３から例えば数μｍ程度広がるように制御されている。本明細書では、空乏層が広がらない、または広がりきらない状態であっても、破線のごとく空乏層が最大限（数μｍ）に広がる予定の領域を、空乏領域４と称する。本実施形態では隣り合う空乏領域４は所定の距離で離間されており、逆バイアス時に空乏層によりピンチオフすることはない。換言すれば、ピンチオフすることがないように、Ｐ＋型領域３および空乏領域４を設ける。
【００２７】
第１の金属層５は、隣り合う空乏領域４間に露出するエピタキシャル層１ｂとショットキー接合を形成するショットキー金属層である。第１のショットキー金属層５は半導体との仕事関数差φＢｎの大きい金属（例えばＭｏ）であり、逆バイアス時のリーク電流（以下ＩＲと称する）が低い特性を有する。
【００２８】
第１の金属層５は、図２の如く、隣り合う空乏領域４間のエピタキシャル層１ｂを完全に覆うように島状（図２（Ａ））あるいは格子状（図２（Ｂ））に設ける。
【００２９】
しかし、後述するが、第１の金属層５の形成領域が、空乏領域４に対して過剰に広すぎると、順方向電圧印加時の電流経路を塞ぐことになる。つまり、空乏領域４を完全に覆える範囲で最小の面積で設けるとする。
なお、図１および図２では概略を示しているが、Ｐ＋型領域３および第１のショットキー金属層５は多数を設けられるとする。第１のショットキー金属層５は、個々に独立した島状よりも連続した格子状の方が電流が分散して好適である。
【００３０】
第２のショットキー金属層６は、少なくとも第１のショットキー金属層５間に露出するＰ＋型領域３および空乏領域４をすべて覆うように設ける。第１の金属層と隣接するようにパターニングしてもよいが、図１の如く第１のショットキー金属層５上を被覆して設けると合わせずれを考慮する必要がなく効率的である。
【００３１】
また、第２のショットキー金属層６は、第１のショットキー金属層５よりも半導体との仕事関数差φＢｎが小さい金属（例えばＴｉ）を用いる。仕事関数差φＢｎが小さい金属層は、低い順方向電圧（以下ＶＦと称する）特性を有する。
【００３２】
半導体基板１外周には高濃度のＰ型領域からなるガードリング７が設けられる。ガードリング７は逆バイアス時にショットキーバリアから広がった空乏層がショットキー接合のエッジ部分で起こす電界集中を緩和し、耐圧を確保するために設けられる。
【００３３】
第１および第２のショットキー金属層５、６の上層には、アノード電極８として例えばＡｌ層等を設け、Ｎ＋型半導体基板１裏面には、カソード電極９を設ける。
【００３４】
図３および図４を用いてこのショットキーバリアダイオードの動作を説明する。
【００３５】
図３は動作領域断面の拡大図であり、図３（Ａ）は順バイアス印加時の概略を示し、図３（Ｂ）は逆方向バイアス時の概略図を示す。
【００３６】
まず、図３（Ａ）の如く順バイアス印加時には、第１のショットキー金属層５および第２のショットキー金属層６に電圧が印加される。基板１表面においては、第１のショットキー金属層５のショットキー接合領域と第２のショットキー金属層６のショットキー接合領域とがあり、第２のショットキー金属層６は、第１のショットキー金属層５よりＶＦが低い特性がある。順バイアス時ではより低いＶＦでショットキーバリアダイオードが動作するため、図の矢印の如く電流経路が形成され、第２のショットキー金属層６（Ｔｉ）の特性で動作することになる。
【００３７】
次に、図３（Ｂ）の如くショットキーバリアダイオードに逆バイアスを印加すると、Ｐ＋型領域３とＮ−型エピタキシャル層１ｂとのＰＮ接合により、Ｐ＋型領域３間のエピタキシャル層１ｂに空乏層が広がる。前述の如く、Ｐ＋型領域３はそれぞれ均等な所定の間隔で離間されて配置されているため、本実施形態では、前述の如く空乏層によるピンチオフは起こらず、空乏層は空乏領域４までを限界として広がる。
【００３８】
つまり、空乏領域４によって、この場合の電流経路は矢印の如く、選択的に第１のショットキー金属層５のショットキー接合領域のみとなる。従って逆バイアス時の電流は第１のショットキー金属層５（Ｍｏ）部分を流れ、低ＩＲの特性で動作することになる。
【００３９】
このように、ＴｉおよびＭｏのように、それぞれ低ＶＦおよび低ＩＲ特性を有する２種類の金属層を用いて、空乏層で電流経路をコントロールすることにより、順方向バイアス時にはＴｉにより低ＶＦ特性で動作し、逆バイアス時にはＭｏにより低ＩＲ特性で動作させることができる。すなわち、装置全体として実質的に低ＶＦ且つ低ＩＲ特性を有するショットキーバリアダイオードを提供できる。
【００４０】
なお、第１および第２のショットキー金属層５、６は上記のものに限らず、第１のショットキー金属層５が第２のショットキー金属層６よりφＢｎが大きいもので有れば順バイアス時に低ＶＦとなり逆バイアス時に低ＩＲとなる。また、当然ながらφＢｎの大小関係だけでなく、第１のショットキー金属層５はＶＦ特性が低いほどよく、第２のショットキー金属層６はＩＲ特性が低いほどよい。
【００４１】
なお、ショットキーバリアダイオードはショットキー金属層と基板とのショットキー接合面積が大きい方が順方向電圧（ＶＦ）を低くできるので望ましいが、Ｐ＋型領域３は、ショットキーバリアダイオードの順方向電圧印加時には無効領域となる。
【００４２】
つまり、順バイアス時に電流経路となる第２のショットキー金属層６と基板との接合面積をなるべく大きくとるようにする。対策としては例えば、Ｐ＋型領域３の幅をできるだけ狭く設けて、第２のショットキー金属層６と基板の接合面積を稼ぐとよい。また、Ｎ型エピタキシャル層１ｂの不純物濃度を小さくすることで空乏領域４の面積（幅）を広げて、その分第１のショットキー金属層５の面積を小さくして第２のショットキー金属層６と基板表面の接合面積を稼いでもよく、またこれらを組み合わせてもよい。
【００４３】
図４には、従来構造および本実施形態のショットキーバリアダイオードの特性図を示す。図４は、順方向電圧（ＶＦ）および順方向電流（ＩＦ）の関係と逆方向電圧（ＶＲ）および逆方向電圧印加時のリーク電流（ＩＲ）の関係を示す。なお、チップサイズは同じとする。
【００４４】
図中の破線ａは図６に示す従来構造で、ショットキー金属層に高いφＢｎの金属層（Ｍｏ）を用いた構造であり、破線ｂは低いφＢｎの金属層（Ｔｉ）を用いた構造である。一方、実線で示すｃが本実施例の構造によるものであり、上記の如く第１のショットキー金属層５にＭｏを採用し、第２のショットキー金属層６にＴｉを採用した場合である。
【００４５】
このように、従来構造では、Ｍｏのみのショットキー金属層であれば破線ａの如く低ＩＲであるが高ＶＦとなってしまい、Ｔｉのみであれば破線ｂの如く低ＶＦであるが高ＩＲとなってしまう。
【００４６】
これに対して、、本実施形態の構造によれば、Ｐ＋型領域３を設けることにより多少ショットキー接合面積が減少し、破線ｂよりＶＦが高くなるものの、順バイアス時に破線ａの場合より低ＶＦとなり且つ、逆バイアス時に破線ａおよび破線ｂよりも低ＩＲの特性が得られる。
【００４７】
次に、図５を用いて本発明の半導体装置の製造方法を詳細に説明する。
【００４８】
本発明の半導体装置の製造方法は、一導電型半導体基板に複数の逆導電型領域を形成する工程と、前記逆導電型領域から所定の距離で離間した前記半導体基板表面とショットキー接合を形成する第１の金属層を形成し、前記第１の金属層間に露出した前記基板表面とショットキー接合を形成する第２の金属層を形成する工程とから構成される。
【００４９】
第１工程（図５（Ａ））：一導電型半導体基板に複数の逆導電型領域を形成する工程。
【００５０】
Ｎ＋型半導体基板１ａにＮ−型エピタキシャル層１ｂを積層した半導体基板１を準備し、酸化膜（不図示）を全面に生成する。
【００５１】
酸化膜の所定の位置を開口して、エピタキシャル層１ｂ表面にＰ＋型不純物を注入・拡散してＰ＋型領域３を等間隔で複数形成する。Ｐ＋型領域３は所定の距離（例えば１５μｍ程度）で離間する。また、Ｐ＋型領域３の幅は例えば１０μｍ〜１５μｍ程度とする。これにより、逆バイアス時にＰ＋型領域３からエピタキシャル層１ｂに空乏層が広がるが、空乏領域４（図１参照）が隣り合う空乏領域４に接しないように、Ｐ＋型領域３幅、Ｐ＋型領域の離間距離、また空乏領域４幅（Ｐ＋型領域およびエピタキシャル層の不純物濃度）をコントロールして形成する。
【００５２】
さらに、前述の如く後の工程で形成される第２のショットキー金属層と基板とのショットキー接合面積が稼げるように、Ｐ＋型領域３はなるべく幅を狭く形成することが望ましい。
【００５３】
また、Ｐ＋型領域３は、数μｍ程度のトレンチを形成してその中にＰ＋型不純物をドープしたポリシリコンを埋設し、熱処理によりトレンチ周囲に不純物を拡散して形成してもよい。この方法であれば拡散で形成するよりもＰ＋型領域３の微細化が容易である。
【００５４】
さらに、ガードリング７を形成する。ガードリングは周辺領域での空乏層の曲率を緩和して耐圧を確保するために設ける。つまり、動作領域のＰ＋型領域３の拡散条件と同等でも特性的に問題がなければ同一工程にて形成できる。一方、高耐圧系の装置であって動作領域のＰ＋型領域３の拡散条件と同等では拡散が不十分な場合には、Ｐ＋型領域３の形成後に、別途注入・拡散工程を行って形成する。
【００５５】
第２工程（図５（Ｂ）（Ｃ））：  逆導電型領域から所定の距離で離間した半導体基板表面とショットキー接合を形成する第１の金属層を形成し、第１の金属層間に露出した基板表面とショットキー接合を形成する第２の金属層を形成する工程。
【００５６】
拡散工程などにより、全面に付着した酸化膜を除去し、ショットキー接合領域部分すなわち、全てのＰ＋型領域３とエピタキシャル層１ｂ表面を露出する。また、ガードリング７領域もショットキー金属層をコンタクトさせるため、その一部を露出させる。
【００５７】
まず、第１のショットキー金属層５となる例えばＭｏを全面に蒸着し、隣り合う空乏領域４間に露出したエピタキシャル層１ｂ表面に残るようにパターニングする。例えば、島状や、格子状などにパターニングするとよい（図５（Ｂ））。
【００５８】
次に、第２の金属、例えばＴｉを全面に蒸着し、露出した基板１表面とコンタクトする第２のショットキー金属層６を形成する。また、全面に蒸着するので第１のショットキー金属層５上にも第２のショットキー金属層６が設けられる。
【００５９】
その後、例えば４００度〜６００度程度でアニール処理を行い、第１および第２のショットキー金属層５、６と基板１との界面を同時にシリサイド化する。これにより、第１のショットキー金属層５と基板１表面、および第２のショットキー金属層６と基板（Ｐ＋型領域３および空乏領域４）表面とのショットキー接合が形成される（図５（Ｃ））。
【００６０】
このように、本実施形態では、２種類のショットキー金属層を用いるが、１度の熱処理で同時にシリサイド化が可能である。ただし、用いる金属により、個別に複数回のアニール処理を行う場合もある。
【００６１】
その後、アノード電極８となるＡｌ層を全面に蒸着し、所望の形状にパターニングし、裏面には例えばＴｉ／Ｎｉ／Ａｕ等のカソード電極９を形成し、図１に示す最終構造を得る。
【図面の簡単な説明】
【００６２】
【図１】本発明の半導体装置を説明するための断面図である。
【図２】本発明の半導体装置を説明するための平面図である。
【図３】本発明の半導体装置を説明するための断面図である。
【図４】本発明および従来の半導体装置を説明するための特性図である。
【図５】本発明の半導体装置の製造方法を説明するための断面図である。
【図６】従来の半導体装置を説明するための（Ａ）平面図、（Ｂ）断面図である。
【図７】従来の半導体装置を説明する断面図である。
【符号の説明】
【００６３】
１    半導体基板
１ａ    Ｎ+型半導体基板
１ｂ    Ｎ-型エピタキシャル層
３      Ｐ＋型領域
４      空乏領域
５      第１のショットキー金属層
６      第２のショットキー金属層
７      ガードリング
８      アノード電極
９      カソード電極
１０    酸化膜
２１    半導体基板
２１ａ  Ｎ+型半導体基板
２１ｂ  Ｎ-型エピタキシャル層
２５    ショットキー金属層
２７    ガードリング
２８    アノード電極
２９    カソード電極
３１    半導体基板
３１ａ  Ｎ+型半導体基板
３１ｂ  Ｎ-型エピタキシャル層
３３    Ｐ＋型領域
３５    ショットキー金属層
３７    ガードリング
３８    アノード電極
３９    カソード電極
４０  空乏層
【図１】
0004610207.tif 000002
【図２】
0004610207.tif 000003
【図３】
0004610207.tif 000004
【図４】
0004610207.tif 000005
【図５】
0004610207.tif 000006
【図６】
0004610207.tif 000007
【図７】
0004610207.tif 000008