(57)【特許請求の範囲】
【請求項１】
ＡＳＫ信号又はπ／４シフトＱＰＳＫ信号である受信信号を増幅し、かつ、周波数変換して中間周波信号を出力する高周波受信回路と、
前記中間周波信号を増幅し、かつ、第１中間信号及び第２中間信号に分離して出力する増幅回路と、
前記第１中間信号に対して直交復調を行ってＩ信号及びＱ信号を生成する直交復調回路と、
前記Ｉ信号及びＱ信号からＱＰＳＫ復調を行って、ＱＰＳＫ復調データを出力するＱＰＳＫ復調部と、
前記第２中間信号に対してＡＳＫ復調を行って、ＡＳＫ復調データを出力するＡＳＫ復調部と、
復調制御部と
を備える車々間通信用受信装置であって、
前記復調制御部は、計数回路、変調方式判別部及び復調制御信号発生部を備え、
前記計数回路は、前記Ｉ信号及び前記Ｑ信号のいずれか一方の電圧値が、一定の計数時間内に閾値電圧以上になる変動回数を計数して、変動回数を計数信号として出力し、
前記変調方式判別部は、当該変調方式判別部が備えるメモリ内にあらかじめ保存されている基準回数と、前記変動回数とを比較して、前記変動回数が前記基準回数よりも多い場合は、受信信号をπ／４シフトＱＰＳＫ信号と判定し、一方、前記変動回数が前記基準回数以下の場合は、受信信号をＡＳＫ信号と判定し、及び、当該判定の結果を判定信号として出力し、
前記復調制御信号発生部は、判定信号の入力に応答して、受信信号がπ／４シフトＱＰＳＫ信号のときは、前記ＡＳＫ復調部の動作を停止するとともに、前記ＱＰＳＫ復調部を動作させる第１制御信号を発生し、一方、受信信号がＡＳＫ信号のときは、前記ＡＳＫ復調部を動作させると共に、前記ＱＰＳＫ復調部の動作を停止させる第２制御信号を発生する
ことを特徴とする車々間通信用受信装置。
【請求項２】
ＡＳＫ信号又はπ／４シフトＱＰＳＫ信号である受信信号を増幅し、かつ、周波数変換して中間周波信号を出力する高周波受信回路と、
前記中間周波信号を増幅し、かつ、第１中間信号及び第２中間信号に分離して出力するとともに、前記中間周波信号の入力の有無を表す受信監視信号を出力する増幅回路と、
前記第１中間信号に対して直交復調を行ってＩ信号及びＱ信号を生成する直交復調回路と、
前記Ｉ信号及びＱ信号からＱＰＳＫ復調を行って、ＱＰＳＫ復調データを出力するＱＰＳＫ復調部と、
前記第２中間信号に対してＡＳＫ復調を行って、ＡＳＫ復調データを出力するＡＳＫ復調部と、
復調制御部と
を備える車々間通信用受信装置であって、
前記復調制御部は、計数回路と、変調方式判別部と、第１及び第２論理積回路と、第１及び第２復調制御信号発生部とを備え、
前記計数回路は、前記Ｉ信号及び前記Ｑ信号のいずれか一方の電圧値が、一定の計数時間内に閾値電圧以上になる変動回数を計数して、変動回数を計数信号として出力し、
前記変調方式判別部は、当該変調方式判別部が備えるメモリ内にあらかじめ保存されている基準回数と、前記変動回数とを比較して、前記変動回数が前記基準回数よりも多い場合は、受信信号をπ／４シフトＱＰＳＫ信号と判定し、一方、前記変動回数が前記基準回数以下の場合は、受信信号をＡＳＫ信号と判定し、及び、当該判定の結果を判定信号として出力し、
前記第１論理積回路は、前記判定信号及び前記受信監視信号の入力に応答して、受信信号がπ／４シフトＱＰＳＫ信号であり、かつ、中間周波信号が入力されている場合は、オン状態を表す信号を、それ以外の場合は、オフ状態を表す信号を、第１復調切換信号として前記第１復調制御信号発生部に送り、
前記第２論理積回路は、前記判定信号及び前記受信監視信号の入力に応答して、受信信号がＡＳＫ信号であり、かつ、中間周波信号が入力されている場合は、オン状態を表す信号を、それ以外の場合は、オフ状態を表す信号を第２復調切換信号として前記第２復調制御信号発生部に送り、
前記第１復調制御信号発生部は、オン状態を表す第１復調切換信号に応答して、前記ＱＰＳＫ復調部を動作させ、一方、オフ状態を表す第１復調切換信号に応答して、前記ＱＰＳＫ復調部の動作を停止させ、
前記第２復調制御信号発生部は、オン状態を表す第２復調切換信号に応答して、前記ＡＳＫ復調部を動作させ、一方、オフ状態を表す第２復調切換信号に応答して、前記ＡＳＫ復調部の動作を停止させる
ことを特徴とする車々間通信用受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、車々間通信における受信装置に関するものである。
【背景技術】
【０００２】
複数の車両間で、無線通信を行う無線通信システムとしての車々間通信システムでは、狭域通信（ＤＳＲＣ：Ｄｅｄｉｃａｔｅｄ  Ｓｈｏｒｔ  Ｒａｎｇｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）システムの標準規格であるＡＲＩＢ  ＳＴＤ−Ｔ７５に準拠するπ／４シフト位相変調信号（以下、π／４シフトＱＰＳＫ信号と称する。）が用いられる。また、ＥＴＣ（自動料金収受システム）等では、振幅変調信号（以下、ＡＳＫ信号と称する。）が用いられる。
【０００３】
従来の車々間通信に用いられる狭域通信システムでは、１つの受信回路で、ＡＳＫ信号とπ／４シフトＱＰＳＫ信号に対する復調回路をそれぞれ備えていて、両者を切換えることにより、２種類の変調信号を復調している。
【０００４】
図６を参照して、従来の車々間通信用受信装置である、ＤＳＲＣ受信装置１０について説明する。アンテナ２０で受信されたＡＳＫ信号又はπ／４シフトＱＰＳＫ信号である受信信号は、高周波受信回路２２に送られる。高周波受信回路２２は、増幅機能と周波数変換機能を備えて構成されている。高周波受信回路２２は、受信信号に対して、増幅及び周波数変換を行って、中間信号を出力する。中間信号は、増幅回路２４に送られる。
【０００５】
増幅回路２４として、リミッタ型増幅器が用いられる。増幅回路２４は、中間信号を一定振幅まで増幅し、第１中間信号及び第２中間信号に２分岐して出力する。第１中間信号は、直交復調回路３０で、発振器３５で生成された復調用信号を用いて直交復調される。復調されたベースバンド信号であるＩ信号及びＱ信号は、ＱＰＳＫ復調部４０に送られる。ＱＰＳＫ復調部４０は、Ｉ信号及びＱ信号に対して位相−振幅変換を行い、ＱＰＳＫ受信データとして出力する。
【０００６】
また、増幅回路２４は、第２中間信号としてリミッタ電流をＡＳＫ復調部５０へ送る。
ＡＳＫ復調部では、第２中間信号に対して復調を行い、ＡＳＫ受信データとして出力する。
【０００７】
このように、ＡＳＫ信号とπ／４シフトＱＰＳＫ信号の２つの変調方式の信号を受信する回路では、復調回路が、ＡＳＫ信号用と、π／４シフトＱＰＳＫ信号用の２系統必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、一般にＤＳＲＣシステムでは、ＡＳＫ信号とπ／４シフトＱＰＳＫ信号のどちらの信号が受信されるか、あらかじめ分からない場合がある。そのために、上述したように２系統の復調回路を備える受信回路では、常に、ＡＳＫ信号用とπ／４シフトＱＰＳＫ信号用の両方の復調回路を動作させておく必要がある。このため、不要な復調回路を動作させることにより、消費電流が増大してしまう。
【０００９】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、受信信号の受信に応答して、変調方式を判別し、不要な復調回路の動作を停止させることにより、低消費電流を図る受信回路を提供することにある。
【課題を解決するための手段】
【００１０】
上述した目的を達成するために、第１の発明の車々間通信用受信装置は、高周波受信回路と、増幅回路と、直交復調回路と、ＱＰＳＫ復調部と、ＡＳＫ復調部と、復調制御部とを備えている。
【００１１】
高周波受信回路は、ＡＳＫ信号又はπ／４シフトＱＰＳＫ信号である受信信号を増幅し、かつ、周波数変換して中間周波信号を出力する。増幅回路は、中間周波信号を増幅し、かつ、第１中間信号及び第２中間信号に分離して出力する。直交復調回路は、第１中間信号に対して直交復調を行ってＩ信号及びＱ信号を生成する。ＱＰＳＫ復調部は、Ｉ信号及びＱ信号からＱＰＳＫ復調を行って、ＱＰＳＫ復調データを出力する。ＡＳＫ復調部は、第２中間信号に対してＡＳＫ復調を行って、ＡＳＫ復調データを出力する。
【００１２】
復調制御部は、計数回路、変調方式判別部及び復調制御信号発生部を備えている。計数回路は、Ｉ信号及びＱ信号のうちあらかじめ定めたいずれか一方の信号の電圧値が、一定の計数時間内に閾値電圧以上になる変動回数を計数して、変動回数を計数信号として出力する。変調方式判別部は、当該変調方式判別部が備えるメモリ内にあらかじめ保存されている基準回数と、変動回数とを比較して、変動回数が基準回数よりも多い場合は、受信信号をπ／４シフトＱＰＳＫ信号と判定し、一方、変動回数が基準回数以下の場合は、受信信号をＡＳＫ信号と判定し、及び、当該判定の結果を判定信号として出力する。復調制御信号発生部は、判定信号の入力に応答して、受信信号がπ／４シフトＱＰＳＫ信号のときは、ＡＳＫ復調部の動作を停止するとともに、ＱＰＳＫ復調部を動作させる第１制御信号を発生する。一方、受信信号がＡＳＫ信号のときは、ＡＳＫ復調部を動作させると共に、ＱＰＳＫ復調部の動作を停止させる第２制御信号を発生する。
【００１３】
また、第２の発明の車々間通信用受信装置は、高周波受信回路と、増幅回路と、直交復調回路と、ＱＰＳＫ復調部と、ＡＳＫ復調部と、復調制御部とを備えている。高周波受信回路は、ＡＳＫ信号又はπ／４シフトＱＰＳＫ信号である受信信号を増幅し、かつ、周波数変換して中間周波信号を出力する。増幅回路は、中間周波信号を増幅し、かつ、第１中間信号及び第２中間信号に分離して出力するとともに、中間周波信号の入力の有無を表す受信監視信号を出力する。直交復調回路は、第１中間信号に対して直交復調を行ってＩ信号及びＱ信号を生成する。ＱＰＳＫ復調部は、Ｉ信号及びＱ信号からＱＰＳＫ復調を行って、ＱＰＳＫ復調データを出力する。ＡＳＫ復調部は、第２中間信号に対してＡＳＫ復調を行って、ＡＳＫ復調データを出力する。
【００１４】
この第２の発明の復調制御部は、計数回路と、変調方式判別部と、第１及び第２論理積回路と、第１及び第２復調制御信号発生部とを備えている。計数回路は、Ｉ信号及びＱ信号のいずれか一方の電圧値が、一定の計数時間内に閾値電圧以上になる変動回数を計数して、変動回数を計数信号として出力する。変調方式判別部は、当該変調方式判別部が備えるメモリ内にあらかじめ保存されている基準回数と、変動回数とを比較して、変動回数が基準回数よりも多い場合は、受信信号をπ／４シフトＱＰＳＫ信号と判定し、一方、変動回数が基準回数以下の場合は、受信信号をＡＳＫ信号と判定し、及び、当該比較の結果を判定信号として出力する。第１論理積回路は、判定信号及び受信監視信号の入力に応答して、受信信号がπ／４シフトＱＰＳＫ信号であり、かつ、中間周波信号が入力されている場合は、オン状態を表す信号を、それ以外の場合は、オフ状態を表す信号を第１復調切換信号として第１復調制御信号発生部に送る。第２論理積回路は、判定信号及び受信監視信号の入力に応答して、受信信号がＡＳＫ信号であり、かつ、中間周波信号が入力されている場合は、オン状態を表す信号を、それ以外の場合は、オフ状態を表す信号を第２復調切換信号として第２復調制御信号発生部に送る。
【００１５】
第１復調制御信号発生部は、オン状態を表す第１復調切換信号に応答して、ＱＰＳＫ復調部を動作させ、一方、オフ状態を表す第１復調切換信号に応答して、ＱＰＳＫ復調部の動作を停止させる。第２復調制御信号発生部は、オン状態を表す第２復調切換信号に応答して、ＡＳＫ復調部を動作させ、一方、オフ状態を表す第２復調切換信号に応答して、ＡＳＫ復調部の動作を停止させる
【発明の効果】
【００１６】
この発明の車々間通信用受信装置によれば、入力信号がπ／４シフトＱＰＳＫ信号であるかＡＳＫ信号であるか判別する回路を備えており、入力信号がπ／４シフトＱＰＳＫ信号である場合は、ＡＳＫ復調部の動作を停止させ、一方、入力信号がＡＳＫ信号である場合は、ＱＰＳＫ復調部の動作を停止させる。このため、不要な復調部で電力が消費されることがなく、車々間通信用受信装置として、低消費電力化を図ることができる。
【００１７】
また、入力信号が無い場合に、ＱＰＳＫ復調部及びＡＳＫ復調部の両方の動作を停止できる構成にすることにより、さらに消費電力を低くすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、図を参照して、この発明の実施の形態について説明するが、これは、単なる好適例にすぎず、従って、この発明は以下の実施の形態に限定されない。
【００１９】
（第１実施形態）
図１を参照して、第１実施形態の車々間通信用受信装置として、ＤＳＲＣ受信装置について説明する。図１は、第１実施形態のＤＳＲＣ受信装置の概略構成図である。
【００２０】
ＤＳＲＣ受信装置１２は、高周波受信回路２２と、増幅回路２４と、直交復調回路３０と、ＱＰＳＫ復調部４０と、ＡＳＫ復調部５０と、復調制御部６０とを備えている。
【００２１】
ＤＳＲＣ受信装置１２が備えるアンテナ２０で、受信信号（図中、矢印Ｓ１０１で示す。）として、ＡＳＫ信号又はπ／４シフトＱＰＳＫ信号が受信される。アンテナ２０で受信された受信信号Ｓ１０１は、高周波受信回路２２に送られる。
【００２２】
高周波受信回路２２として、π／４シフトＱＰＳＫ信号の受信装置として用いられる、従来周知の増幅機能と周波数変換機能を備えるものを用いることができる。高周波受信回路２２は、受信信号を増幅し、かつ、周波数変換して、中間周波（ＩＦ）信号（図中、矢印Ｓ１０３で示す。）を生成する。高周波受信回路２２から出力されるＩＦ信号は、増幅回路２４に送られる。
【００２３】
増幅回路２４は、ＩＦ信号Ｓ１０３を増幅し、かつ、第１中間信号（図中、矢印Ｓ１０５で示す。）及び第２中間信号（図中、矢印Ｓ１０７で示す。）に分離して出力する。増幅回路２４として、例えば、従来周知のリミッタ型増幅器を用いることができる。リミッタ型増幅器は、入力されるＩＦ信号Ｓ１０３を一定振幅まで増幅する機能を備えている。増幅回路２４で増幅された信号は、第１中間信号Ｓ１０５として、直交復調回路３０に送られる。
【００２４】
直交復調回路３０は、発振器３５で生成された復調用信号を用いて、入力された第１中間信号Ｓ１０５信号に対して直交復調を行い、ベースバンド信号であるＩ信号（図中、矢印Ｓ１０９ａで示す。）とＱ信号（図中、矢印Ｓ１０９ｂで示す。）に分離する。Ｉ信号Ｓ１０９ａ及びＱ信号Ｓ１０９ｂは、ＱＰＳＫ復調部４０へ送られる。
【００２５】
ＱＰＳＫ復調部４０は、ベースバンド信号をそれぞれ増幅したのち、位相振幅変換を行って、ＱＰＳＫ受信データ（図中、矢印Ｓ１２１で示す。）として出力する。
【００２６】
増幅回路２４は、第２中間信号Ｓ１０７を出力して、ＡＳＫ復調部５０へ送る。増幅回路２４として従来周知のリミッタ型増幅器を用いる場合は、第２中間信号Ｓ１０７として、リミッタ型増幅器から出力されるリミッタ電流を用いることができる。ＡＳＫ復調部５０では、第２中間信号Ｓ１０７に対して復調を行い、ＡＳＫ受信データ（図中、矢印Ｓ１２３で示す。）として出力する。
【００２７】
復調制御部６０は、計数回路６２、変調方式判別部６４及び復調制御信号発生部６６を備えている。この復調制御信号発生部６６を、この実施形態ではトランジスタを用いたスイッチ（ＳＷ）として構成している。
【００２８】
計数回路６２は、一方のベースバンド信号、すなわち、Ｉ信号Ｓ１０９ａ及びＱ信号Ｓ１０９ｂのうちあらかじめ定めたいずれか一方の信号について、一定の計数時間Ｔｍｏｎｉ内に閾値電圧Ｖｔｈ以上になる変動回数Ｃを計数して、変動回数Ｃを計数信号として出力する。この実施形態では、Ｉ信号Ｓ１０９ａについて計数する例を示している。計数回路６２として、例えば、市販されているカウンタＩＣ等を用いることができる。カウンタＩＣを用いる場合は、閾値電圧Ｖｔｈを、ＤＳＲＣ受信装置１０の外部から、又は、ＤＳＲＣ受信装置１２の内部に設けた可変電圧発生源から入力することにより、所定の値に設定しておく。また、計数時間Ｔｍｏｎｉについても、当該計数時間Ｔｍｏｎｉを表す信号を外部から与えることによって設定することができる。計数回路６２は、外部から入力されるパルス状のクロック信号の計数を行い、計数されたパルスの個数と、クロック信号の周期との積で与えられる時間ｔが計数時間Ｔｍｏｎｉを超えたときに、計数信号を出力し、その後、時間ｔ及び変動回数Ｃをリセット、すなわち、０にする。
【００２９】
図２を参照して、直交復調回路３０の出力であるベースバンドについて説明する。図２（Ａ）及び（Ｂ）は、ベースバンド信号の波形を示す図であって、横軸に時間ｔ（ｓ）を取って示し、縦軸に電圧ｖ（Ｖ）を取って示している。図２（Ａ）は、入力信号がπ／４ＱＰＳＫ信号の場合のベースバンド信号を実線で示し、図２（Ｂ）は、入力信号がＡＳＫ信号の場合のベースバンド信号を実線で示している。ここでは、入力信号に含まれている情報は“１”“０”“０”としている。
【００３０】
入力信号Ｓ１０１がπ／４シフトＱＰＳＫ信号の場合のベースバンド信号は、信号速度に応じた周期で電圧が変動する（図２（Ａ））。一方、入力信号Ｓ１０１がＡＳＫ信号の場合は、電圧値は一定値を示す（図２（Ｂ））。ここで、閾値電圧Ｖｔｈを、例えばＡＳＫ信号の一定の電圧値よりも高い値であって、π／４シフトＱＰＳＫ信号の電圧値の変動する範囲内に設定する。計数時間Ｔｍｏｎｉ間に、ベースバンド信号が閾値電圧Ｖｔｈを超えた変動回数Ｃが計数信号として出力される。
【００３１】
変調方式判別部６４は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）６５ａ及びメモリ６５ｂを備えて構成される。ＣＰＵ６５ａは、メモリ内にあらかじめ保存されている基準回数Ｃｓｔを読み出してきて、計数信号に含まれる変動回数Ｃと比較する。変動回数Ｃが基準回数Ｃｓｔよりも多い場合は、受信信号をπ／４シフトＱＰＳＫ信号と判定し、一方、変動回数Ｃが基準回数Ｃｓｔ以下の場合は、受信信号をＡＳＫ信号と判定する。基準回数を保存しておくメモリ６５ｂとしては、例えば、Ｅ２ＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）を用いることができる。また、メモリ６５ｂをディップスイッチで構成しても良い。変調方式判別部６４は、受信信号がπ／４シフトＱＰＳＫ信号である場合は、“１”を表す論理信号を、一方、受信信号がＡＳＫ信号である場合は、“０”を表す論理信号を、判別信号（図中、矢印Ｓ１３３で示す。）として出力する。
【００３２】
スイッチ６６は、ＮＭＯＳとＰＭＯＳとを備えて構成される。ＮＭＯＳのドレインは、ＭＯＳトランジスタ動作用電源Ｖｄｄに接続され、及び、ＮＭＯＳのソースは、ＱＰＳＫ復調部４０に接続される。また、ＰＭＯＳのドレインは、ＡＳＫ復調部５０に接続され、及び、ＰＭＯＳのソースは、ＭＯＳトランジスタ動作用電源Ｖｄｄに接続される。変調方式判別部６４が出力する判別信号は、ＰＭＯＳ及びＮＭＯＳのゲートに同時に入力される。
【００３３】
判別信号Ｓ１３３が“１”、すなわち、受信信号がπ／４シフトＱＰＳＫ信号の場合は、ＮＭＯＳがオン状態及びＰＭＯＳがオフ状態になり、一方、判別信号Ｓ１３３が“０”、すなわち、受信信号がＡＳＫ信号の場合は、ＰＭＯＳがオン状態及びＮＭＯＳがオフ状態になる。従って、ＮＭＯＳがオン状態になると、電源ＶｄｄがＱＰＳＫ復調部４０に接続されて、電圧Ｖｄｄが第１制御信号として供給され、その結果ＱＰＳＫ復調部４０が動作する。一方、ＰＭＯＳがオン状態になると、電源ＶｄｄがＡＳＫ復調部５０に接続されて電圧Ｖｄｄが第２制御信号として供給され、その結果ＡＳＫ復調部５０が動作する。
【００３４】
図３を参照して、第１実施形態のＤＳＲＣ受信装置の動作について説明する。図３は、第１実施形態のＤＳＲＣ受信装置の動作を説明するための処理フローである。
【００３５】
ステップ（以下、ステップをＳで表す。）１０では、時間ｔ及び変動回数Ｃをリセットして、初期状態にする。
【００３６】
Ｓ２０では、計数回路６２は、ベースバンド信号と閾値電圧の比較を行い、ベースバンド信号が閾値電圧Ｖｔｈを超えた変動回数Ｃを計数する。
【００３７】
Ｓ３０では、時間ｔと、計数時間Ｔｍｏｎｉとの比較を行い、時間ｔがＴｍｏｎｉを超えていない場合は、繰り返しＳ２０の計数の処理を行い、時間ｔがＴｍｏｎｉを超えると、続いてＳ４０で計数終了の処理を行う。従って、時間ｔがＴｍｏｎｉを越えるまで、計数回路６２は、変動回数Ｃの計数を継続して行う。
【００３８】
Ｓ４０では、計数回路６２は、変動回数Ｃを計数信号として出力する。なお、Ｓ４０において、計数信号の出力に続いて、時間ｔ及び変動回数Ｃをリセット、すなわち、０にする構成にしてもよい。この構成の場合、計数時間Ｔｍｏｎｉごとに、Ｓ１０の時間ｔ及び変動回数Ｃをリセットする処理が行われることになる。
【００３９】
Ｓ５０では、変調方式判別部６４は、計数信号の受信に応答して、変動回数Ｃを基準回数Ｃｓｔと比較する。
【００４０】
Ｓ５０での比較の結果、受信信号がπ／４シフトＱＰＳＫ信号の場合（Ｃ＞Ｃｓｔ）は、Ｓ６１において、ＱＰＳＫ復調部４０に第１制御信号すなわちＱＰＳＫ復調部４０を動作状態に附勢する電圧を供給し、その結果ＱＰＳＫ復調部４０が動作する。このとき、ＰＭＯＳはオフ状態になるので、ＡＳＫ復調部５０には第２制御信号すなわちＡＳＫ復調部５０を附勢する電圧が供給されず、その結果ＡＳＫ復調部５０は、動作を停止する。
【００４１】
一方、Ｓ５０での比較の結果、受信信号がπ／４シフトＱＰＳＫ信号の場合（Ｃ＜Ｃｓｔ）は、Ｓ６３において、ＡＳＫ復調部５０に第２制御信号を供給し、その結果ＡＳＫ復調部５０が動作する。このとき、ＮＭＯＳはオフ状態になるので、ＱＰＳＫ復調部４０には第１制御信号が供給されず、その結果ＱＰＳＫ復調部４０は、動作を停止する。
【００４２】
その後、Ｓ７０及びＳ７２において、データ受信処理を行う。
【００４３】
第１実施形態のＤＳＲＣ受信装置によれば、入力信号がπ／４シフトＱＰＳＫ信号であるかＡＳＫ信号であるか判別する回路を備えており、入力信号がπ／４シフトＱＰＳＫ信号である場合は、ＡＳＫ復調部の動作を停止させ、一方、入力信号がＡＳＫ信号である場合は、ＱＰＳＫ復調部の動作を停止させる。このため、復調部で不要な電力が消費されることがなく、車々間通信用受信装置として、低消費電力化を図ることができる。
【００４４】
（第２実施形態）
図４を参照して、第２実施形態の車々間通信用受信装置として、ＤＳＲＣ受信装置について説明する。図４は、第２実施形態のＤＳＲＣ受信装置の概略構成図である。
【００４５】
ＤＳＲＣ受信装置１４は、高周波受信回路２２と、増幅回路２４と、直交復調回路３０と、ＱＰＳＫ復調部４０と、ＡＳＫ復調部５０と、復調制御部６１とを備えている。
【００４６】
ＤＳＲＣ受信装置１４が備えるアンテナ２０で、受信信号Ｓ１０１として、ＡＳＫ信号又はπ／４シフトＱＰＳＫ信号が受信される。アンテナ２０で受信された受信信号Ｓ１０１は、高周波受信回路２２に送られる。
【００４７】
高周波受信回路２２として、π／４シフトＱＰＳＫ信号の受信装置として用いられる、従来周知の増幅機能と周波数変換機能を備えるものを用いることができる。高周波受信回路２２は、受信信号を増幅し、かつ、周波数変換して、ＩＦ信号Ｓ１０３を生成する。高周波受信回路２２から出力されるＩＦ信号Ｓ１０３は、増幅回路２４に送られる。
【００４８】
増幅回路２４は、ＩＦ信号Ｓ１０３を増幅し、かつ、第１中間信号Ｓ１０５及び第２中間信号Ｓ１０７に分離して出力するとともに、ＩＦ信号Ｓ１０３の入力の有無を表す受信監視信号（図中、矢印Ｓ１３５で示す。）を出力する。増幅回路２４として、例えば、従来周知のリミッタ型増幅器を用いることができる。リミッタ型増幅器は、入力されるＩＦ信号Ｓ１０３を一定振幅まで増幅機能を備えている。増幅回路２４で増幅された電圧信号は、第１中間信号Ｓ１０５として、直交復調回路３０に送られる。
【００４９】
また、増幅回路２４は、第２中間信号Ｓ１０７を出力して、ＡＳＫ復調部５０へ送る。増幅回路２４としてリミッタ型増幅器を用いる場合は、第２中間信号Ｓ１０７として、リミッタ増幅回路から出力されるリミッタ電流を用いることができる。ＡＳＫ復調部５０では、第２中間信号Ｓ１０７に対して復調を行い、ＡＳＫ受信データとして出力する。
【００５０】
直交復調回路３０は、発振器３５で生成された復調用信号を用いて、入力された第１中間信号Ｓ１０５に対して直交復調を行い、ベースバンド信号であるＩ信号とＱ信号に分離する。Ｉ信号及びＱ信号は、ＱＰＳＫ復調部４０へ送られる。
【００５１】
ＱＰＳＫ復調部４０は、ベースバンド信号をそれぞれ増幅したのち、位相振幅変換を行って、ＱＰＳＫ受信データとして出力する。
【００５２】
復調制御部６１は、計数回路６２と、変調方式判別部６４と、第１及び第２論理積回路６８ａ及び６８ｂと、第１及び第２復調制御信号発生部６７ａ及び６７ｂを備えている。この実施形態では、これら復調制御信号発生部６７ａ及び６７ｂを、トランジスタを用いた第１及び第２スイッチ（ＳＷ）としてそれぞれ構成している。
【００５３】
第２実施形態のＤＳＲＣ装置の復調制御部６１には、ベースバンド信号に加えて、増幅回路２４として用いられるリミッタ型増幅器から、ＩＦ信号Ｓ１０３の入力の有無を表す受信監視信号Ｓ１３５が入力される。増幅回路２４は、入力されたＩＦ信号Ｓ１０３の振幅を、あらかじめ設定しておく基準の振幅と比較することによりＩＦ信号Ｓ１０３の入力の有無を判定する。増幅回路２４は、ＩＦ信号Ｓ１０３の入力が有る場合は、“１”を表し、一方、ＩＦ信号の入力がない場合は、“０”を表す論理信号として、受信監視信号Ｓ１３５として出力する。
【００５４】
計数回路６２は、一方のベースバンド信号、すなわち、Ｉ信号及びＱ信号のいずれか一方の信号について、一定の計数時間Ｔｍｏｎｉ内に閾値電圧Ｖｔｈ以上になる変動回数Ｃを計数して、変動回数Ｃを計数信号として出力する。この実施形態では、Ｉ信号Ｓ１０９ａについて計数する例を示している。計数回路６２として、例えば、市販されているカウンタＩＣ等を用いることができる。カウンタＩＣを用いる場合は、閾値電圧Ｖｔｈを、ＤＳＲＣ受信装置１４の外部から、又は、ＤＳＲＣ受信装置１４の内部に設けた可変電圧発生源から入力することにより、所定の値に設定しておく。また、計数時間Ｔｍｏｎｉについても、当該計数時間Ｔｍｏｎｉを表す信号を外部から与えることによって設定することができる。計数回路６２は、外部から入力されるパルス状のクロック信号の計数を行い、計数されたパルスの個数と、クロック信号の周期との積で与えられる時間ｔが計数時間Ｔｍｏｎｉを超えたときに、計数信号を出力し、その後、時間ｔ及び変動回数Ｃをリセット、すなわち、０にする。
【００５５】
図２を参照して説明したように、入力信号がＱＰＳＫ信号の場合のベースバンド信号は、信号速度に応じた周期で電圧が変動し、入力信号がＡＳＫ信号の場合は、電圧値は一定値を示す。ここで、閾値電圧Ｖｔｈを、例えばＡＳＫ信号の場合の一定値よりも高い値であって、ＱＰＳＫ信号の場合の変動する範囲内に設定する。計数時間Ｔｍｏｎｉ間に、ベースバンド信号が閾値電圧Ｖｔｈを超えた回数が計数信号として出力される。
【００５６】
変調方式判別部６４は、ＣＰＵ６５ａ及びメモリ６５ｂを備えて構成される。ＣＰＵ６５ａは、メモリ６５ｂ内にあらかじめ保存されている基準回数Ｃｓｔを読み出してきて、計数信号に含まれる変動回数Ｃと比較する。変動回数Ｃが基準回数Ｃｓｔよりも多い場合は、受信信号をπ／４シフトＱＰＳＫ信号と判定し、一方、変動回数Ｃが基準回数Ｃｓｔ以下の場合は、受信信号をＡＳＫ信号と判定する。基準回数を保存するメモリ６５ｂとしては、例えば、Ｅ２ＰＲＯＭを用いることができる。また、メモリ６５ｂをディップスイッチで設定する構成としても良い。変調方式判別部６４は、受信信号がπ／４シフトＱＰＳＫ信号である場合は、“１”を表す論理信号を出力し、受信信号がＡＳＫ信号である場合は、“０”を表す論理信号を判別信号として出力する。
【００５７】
第１論理積回路６８ａには、変調方式判別部６４から出力された判別信号及び受信監視信号Ｓ１３５が入力される。判別信号及び受信監視信号がともに“１”である場合、すなわち、受信信号がπ／４シフトＱＰＳＫ信号であり、かつ、増幅回路２４にＩＦ信号が入力されている場合は、第１スイッチ６７ａをオン状態にするための第１復調切換信号を第１スイッチ６７ａに送る。また、判別信号及び受信監視信号Ｓ１３５の少なくとも一方が“０”である場合は、第１スイッチ６７ａをオフ状態にするための第１復調切換信号を第１スイッチ６７ａに送る。すなわち、第１復調切換信号は、スイッチオン状態“１”とスイッチオフ状態“０”とを取り得る。
【００５８】
第２論理積回路６８ｂには、変調方式判別部６４から出力された判別信号が、反転回路６９で反転された後、入力されるとともに、受信監視信号Ｓ１３５が入力される。判別信号が“０”であり、かつ、受信監視信号が “１”である場合、すなわち、受信信号がＡＳＫ信号であり、かつ、増幅回路２４にＩＦ信号が入力されている場合は、第２スイッチ６７ｂをオン状態にするための第２復調切換信号を第２スイッチ６７ｂに送る。また、判別信号の反転出力、及び受信監視信号の少なくとも一方が“０”である場合は、第２スイッチ６７ｂをオフ状態にするための第２復調切換信号を第２スイッチ６７ｂに送る。すなわち、第２復調切換信号は、スイッチオン状態“１”とスイッチオフ状態“０”とを取り得る。
【００５９】
第１スイッチ６７ａ及び第２スイッチ６７ｂは、それぞれＮＭＯＳを備える構成にすることができる。第１スイッチ６７ａ及び第２スイッチ６７ｂに設けられるＮＭＯＳのドレインは、ＭＯＳトランジスタ動作用電源Ｖｄｄに接続される。第１スイッチ６７ａに備えられるＮＭＯＳのソースはＱＰＳＫ復調部４０に接続され、また、第２スイッチ６７ｂに備えられるＮＭＯＳのソースは、ＡＳＫ復調部５０に接続される。第１スイッチ６７ａに設けられるＮＭＯＳのゲートには、第１復調切換信号が入力され、第２スイッチ６７ｂに設けられるＮＭＯＳのゲートには、第２復調切換信号が入力される。
【００６０】
第１復調切換信号がスイッチオン状態をとる場合は、第１スイッチ６７ａのＮＭＯＳもオン状態になり、この結果、電源ＶｄｄがＱＰＳＫ復調部４０に接続されて、ＱＰＳＫ復調部に電圧Ｖｄｄが、第１制御信号として供給されることにより、ＱＰＳＫ復調部が動作する。同様に、第２復調切換信号がスイッチオン状態をとる場合は、第２スイッチ６７ｂのＮＭＯＳもオン状態になり、この結果、電源ＶｄｄがＡＳＫ復調部５０に接続されて、ＡＳＫ復調部５０に電圧Ｖｄｄが第２制御信号として供給されることにより、ＡＳＫ復調部５０が動作する。
【００６１】
図５を参照して、第２実施形態のＤＳＲＣ受信装置の動作について説明する。図５は、第２実施形態のＤＳＲＣ受信装置の動作を説明するための処理フローである。
【００６２】
Ｓ４０までの処理は、図３を参照して説明した第１実施形態と同様なので、説明を省略する。Ｓ４０に引き続いて、Ｓ４５では、ＩＦ信号の有無を判定する。復調制御部６１に入力される受信監視信号が、ＩＦ信号の有無の情報である。受信監視信号は、ＩＦ信号の入力がある場合は、“１”の状態をとり、ＩＦ信号の入力がない場合は、“０”の状態をとる。
【００６３】
ＩＦ信号の入力が無い場合は、第１論理積回路６８ａ及び第２論理積回路６８ｂに入力される受信監視信号が“０”であるので、第１論理積回路６８ａ及び第２論理積回路６８ｂから出力される第１復調切換信号及び第２復調切換信号はともにスイッチオフ状態をとる。このため、Ｓ４７では、第１スイッチ及び第２スイッチが備えるＮＭＯＳは、ともにオフ状態となり、ＱＰＳＫ復調部４０及びＡＳＫ復調部５０は動作を停止する。
【００６４】
Ｓ４５でのＩＦ信号の有無の判定の結果、ＩＦ信号の入力がある場合は、続いてＳ５０の処理を行う。
【００６５】
Ｓ５０では、変調方式判別部６４は、計数信号の受信に応答して、変動回数Ｃを基準回数Ｃｓｔと比較する。
【００６６】
ここで、ＩＦ信号の入力が有る場合は、第１論理積回路６８ａ及び第２論理積回路６８ｂに入力される受信監視信号が“１”である。
【００６７】
受信信号がπ／４シフトＱＰＳＫ信号の場合は、第１論理積回路６８ａに入力される判別信号が“１”になり、及び、第２論理積回路６８ｂに入力される判別信号の反転信号が“０”になる。従って、第１スイッチ６７ａがオン状態となり、及び、第２スイッチ６７ｂがオフ状態となる。この結果、Ｓ６１において、ＱＰＳＫ復調部４０が動作し、ＡＳＫ復調部５０の動作が停止する。
【００６８】
一方、受信信号がＡＳＫ信号の場合は、第１論理積回路６８ａに入力される判別信号が“０”になり、及び、第２論理積回路６８ｂに入力される判別信号の反転信号が“１”になる。従って、第１スイッチ６７ａがオフ状態となり、及び、第２スイッチ６７ｂがオン状態となる。この結果、Ｓ６３において、ＱＰＳＫ復調部４０の動作が停止し、ＡＳＫ復調部５０が動作する。
【００６９】
その後、Ｓ７０及びＳ７２において、データ受信処理を行う。
【００７０】
第２実施形態のＤＳＲＣ受信装置によれば、入力信号がＱＰＳＫ信号であるかＡＳＫ信号であるか判別する回路を備えており、入力信号がＱＰＳＫ信号である場合は、ＡＳＫ復調部の動作を停止させ、一方、入力信号がＡＳＫ信号である場合は、ＱＰＳＫ復調部の動作を停止させる。このため、復調部で不要な電力が消費されることがなく、車々間通信用受信装置として、低消費電力化を図ることができる。
【００７１】
第２実施形態のＤＳＲＣ受信装置は、入力信号が無い場合に、ＱＰＳＫ復調部及びＡＳＫ復調部の両方の動作を停止できるので、第１実施形態のＤＳＲＣ受信装置に比べて、さらに消費電力を低くすることができる。
【図面の簡単な説明】
【００７２】
【図１】第１実施形態のＤＳＲＣ受信装置の概略構成図である。
【図２】直交復調回路で復調されたベースバンド信号を説明するための模式図である。
【図３】第１実施形態のＤＳＲＣ受信装置の処理フローを示す図である。
【図４】第２実施形態のＤＳＲＣ受信装置の概略構成図である。
【図５】第２実施形態のＤＳＲＣ受信装置の処理フローを示す図である。
【図６】従来のＤＳＲＣ受信装置の概略構成図である。
【符号の説明】
【００７３】
１０、１２、１４    ＤＳＲＣ受信装置
２０    アンテナ
２２    高周波受信回路
２４    増幅回路
３０    直交復調回路
３５    発振器
４０    ＱＰＳＫ復調部
５０    ＡＳＫ復調部
６０、６１    復調制御部
６２    計数回路
６４    変調方式判別部
６５ａ    ＣＰＵ
６５ｂ    メモリ
６６    復調制御信号発生部（スイッチ）
６７ａ    第１復調制御信号発生部（第１スイッチ）
６７ｂ    第２復調制御信号発生部（第２スイッチ）
６８ａ    第１論理積回路
６８ｂ    第２論理積回路
６９    反転回路
【図１】
0004687537.tif 000002
【図２】
0004687537.tif 000003
【図３】
0004687537.tif 000004
【図４】
0004687537.tif 000005
【図５】
0004687537.tif 000006
【図６】
0004687537.tif 000007