(57)【特許請求の範囲】
【請求項１】
集積回路において定論理値を生成するための装置であって、
２n個の可能な出力組合せを提供するｎ個の出力を有し、該ｎ個の出力が前記２n個の可能な出力組合せのうちの部分集合である状態を取る、第１の論理ネットワークと、
前記ｎ個の出力が前記２n個の可能な出力組合せのうちの前記部分集合の一部であるいずれかの状態を取るときに、少なくとも１つの定論理信号を生成するように構成された第２の論理ネットワークと、
を備えている装置。
【請求項２】
前記第１の論理ネットワークが、少なくとも１つの論理ロー信号および少なくとも１つの論理ハイ信号を提供するように構成された、相互接続された論理ゲートの集合をさらに備えている、請求項１に記載の装置。
【請求項３】
前記第２の論理ネットワークが、
前記ｎ個の出力が取る状態が少なくとも１つの論理ロー信号を含む場合に、定論理ハイ信号を生成するように構成された第１の論理ゲートと、
前記ｎ個の出力が取る状態が少なくとも１つの論理ハイ信号を含む場合に、定論理ロー信号を生成するように構成された第２の論理ゲートと、
をさらに備えている、請求項１に記載の装置。
【請求項４】
前記相互接続された論理ゲートの集合が複数のＮＡＮＤゲートを備えている、請求項２に記載の装置。
【請求項５】
前記ＮＡＮＤゲートの各々の出力が他のＮＡＮＤゲートの各々の入力に供給されるように、前記複数のＮＡＮＤゲートが結合されている、請求項４に記載の装置。
【請求項６】
前記第２の論理ネットワーク内の前記第１の論理ゲートがＮＡＮＤゲートである、請求項３に記載の装置。
【請求項７】
前記第２の論理ネットワーク内の前記第２の論理ゲートがＮＯＲゲートである、請求項３に記載の装置。
【請求項８】
集積回路において定論理値を生成するための方法であって、
２n個の可能な出力組合せを有し、該２n個の可能な出力組合せのうちの部分集合である状態を取るｎ個の出力を生成するステップと、
前記ｎ個の出力が前記２n個の可能な出力組合せのうちの前記部分集合の一部であるいずれかの状態を取る場合に、前記ｎ個の出力を復号して定論理信号を生成するステップと、
を含む方法。
【請求項９】
少なくとも１つの論理ロー信号および少なくとも１つの論理ハイ信号を提供するように構成された、相互接続された論理ゲートの集合を使用して、前記ｎ個の出力を生成するステップをさらに含む、請求項８に記載の方法。
【請求項１０】
前記復号ステップが、
前記ｎ個の出力が取る状態が少なくとも１つの論理ロー信号を含む場合に、定論理ハイ信号を生成するステップと、
前記ｎ個の出力が取る状態が少なくとも１つの論理ハイ信号を含む場合に、定論理ロー信号を生成するステップと、
をさらに含む、請求項８に記載の方法。
【請求項１１】
複数のＮＡＮＤゲートを使用して前記相互接続された論理ゲートの集合を実装するステップをさらに含む、請求項９に記載の方法。
【請求項１２】
前記ＮＡＮＤゲートの各々の出力が他のＮＡＮＤゲートの各々の入力に供給されるように、前記複数のＮＡＮＤゲートを結合するステップをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記定論理ハイ信号がＮＡＮＤゲートを使用して生成される、請求項１０に記載の方法。
【請求項１４】
前記定論理ロー信号がＮＯＲゲートを使用して生成される、請求項１０に記載の方法。
【請求項１５】
集積回路において定論理値を生成するための装置であって、
論理ハイ信号および論理ロー信号を提供する複数の交差結合されたインバータを有するインバータ回路と、
前記論理ハイ信号および前記論理ロー信号を受け取り、定論理ハイ信号を生成するように構成されたＮＡＮＤゲートと、
前記論理ハイ信号および前記論理ロー信号を受け取り、定論理ロー信号を生成するように構成されたＮＯＲゲートと、
を備えている装置。
【請求項１６】
前記ＮＡＮＤゲートが、並列に結合された１対のｐ型電界効果トランジスタを備えている、請求項１５に記載の装置。
【請求項１７】
前記ＮＯＲゲートが、並列に結合された１対のｎ型電界効果トランジスタを備えている、請求項１５に記載の装置。
【請求項１８】
前記インバータ回路の出力の論理状態に関係なく、前記ＮＡＮＤゲートが定論理ハイ信号を生成する、請求項１５に記載の装置。
【請求項１９】
前記インバータ回路の出力の論理状態に関係なく、前記ＮＯＲゲートが定論理ロー信号を生成する、請求項１５に記載の装置。
【発明の詳細な説明】
【背景技術】
【０００１】
集積回路は、様々な処理およびスイッチング技術を使用して設計される。一般的に使用される集積回路スイッチング技術の例は、電界効果トランジスタと呼ばれるスイッチングデバイスを利用する。電界効果トランジスタ（ＦＥＴ）はｎ型デバイスまたはｐ型デバイスとして製造することのできる半導体デバイスであり、様々な加工技術を用いて製造することができる。製造技術の非限定的な例は、金属酸化膜半導体（ＭＯＳ）および相補型金属酸化膜半導体（ＣＭＯＳ）と呼ばれる。多くの他の加工技術の例が存在する。集積回路の設計は一般的に、多数の異なる設計要件によって制約される。例えば、集積回路の設計は、集積回路チップを製造するために使用される製造工程によって制約される。１つの設計制約は、ＦＥＴのゲート端子を供給電源の代わりに定論理値に接続することを伴う。したがって、一定論理値を生成することが望ましい。
【発明の開示】
【０００２】
実施形態では、集積回路において定論理値を生成するための装置は、２n個の可能な出力組合せを提供するｎ個の出力を有し、ｎ個の出力が２n個の可能な出力組合せのうちの部分集合である状態を取る第１の論理ネットワークと、ｎ個の出力が２n個の可能な出力組合せのうちの部分集合の一部であるいずれかの状態を取るときに、少なくとも１つの定論理信号を生成するように構成された第２の論理ネットワークとを備える。
【０００３】
本発明は、添付の図面を参照することにより、いっそうよく理解することができる。図面の構成要素は必ずしも縮尺通りではなく、むしろ本発明の原理を明確に示すことに重点が置かれている。さらに図面では、類似の参照番号は、幾つかの図を通して対応する部品を表わしている。
【発明を実施するための最良の形態】
【０００４】
（詳細な説明）
下述する集積回路において定論理値を生成するための装置および方法の実施形態は、集積回路において定論理値を生成する文脈で記載する。しかし定論理値は、定論理値が使用される他のタイプの回路構成に適用することができる。さらに、集積回路において定論理値を生成するための装置の多くの例を、集積回路上に実装することができる。そのような実装は全て、この開示の範囲内である。
【０００５】
図１は、集積回路において定論理値を生成するための装置の実施形態を示すブロック図である。定論理値を生成するための装置は「定論理セル」または「タイセル（tie cell）」とも呼ばれる。用語「タイセル」とは、論理が入力の論理値に関係なく定論理値を提供する能力を指す。定論理セル１００は、第１の論理ネットワーク１０２および第２の論理ネットワーク１０４を備える。第２の論理ネットワーク１０４は、第１の論理ネットワーク１０２によって提供される論理信号を復号するように動作する。
【０００６】
第１の論理ネットワーク１０２はｎ個の出力を有する。本実施例では、論理ネットワーク１０２は３つの出力を有する。したがって、本実施例ではｎ＝３である。第１の論理ネットワーク１０２の第１の出力は結線１１２上に提供され、出力「ａ」と呼ばれる。第１の論理ネットワーク１０２の第２の出力は結線１１４上に提供され、出力「ｂ」と呼ばれる。第１の論理ネットワーク１０２の第３の出力は結線１１６上に提供され、出力「ｃ」と呼ばれる。第１の論理ネットワーク１０２のｎ個の出力は、２n個の可能な出力組合せを提供する。実施形態では、ｎ個の出力、本実施例ではａ、ｂ、およびｃは、８個の可能な出力組合せのうちの部分集合である状態を取る。逆に、ｎ個の出力ａ、ｂ、およびｃが、８個の可能な出力組合せのうちの少なくとも１つを取ることは決してない。
【０００７】
その状態が「ｎ」個の出力の全ての可能な（２n個の）状態のうちの既知の部分集合である、「ｎ」個の出力の集合の実施例を提供する。本実施例では、「ｎ」＝３であり、出力ａ、ｂ、およびｃは真理値表１２０に示されている。本実施例で、出力ａ、ｂ、およびｃの値は、「有効状態」を示すために真理値表１２０に「チェック」マークを用いて示される３つの組合せのいずれかである。真理値表１２０における「Ｘ」は、「無効状態」を示す。取ることのできる２n個の状態の部分集合内にある状態はどれも、「有効状態」と定義される。取ることのできない２n個の状態の部分集合内にある状態はどれも、「無効状態」と定義される。本実施例では、有効状態を生じる出力ａ、ｂ、およびｃの３つの組合せは０１１、１０１、および１１０である。
【０００８】
復号器とも呼ばれる第２の論理ネットワーク１０４は、ｎ個の出力が２n個の可能な出力の組合せのうちの部分集合の一部であるいずれかの状態を取るときに、定論理ハイおよび／または定論理ロー信号を生成する。
【０００９】
定論理ハイは、第２の論理ネットワーク１０４によって結線１２４に提供され、定論理ローは第２の論理ネットワーク１０４によって結線１２２に提供される。
【００１０】
図２は、集積回路において定論理値を生成するための装置の実施形態を示すブロック図である。図２に示す装置は、定論理セルの実装の一実施例である。他の実装が可能である。
【００１１】
定論理セル２００は複数の相互接続された論理ゲート２０２を備える。本実施例では、複数の相互接続された論理ゲート２０２はＮＡＮＤゲート２０４、２０６、および２０８を備える。ＮＡＮＤゲート２０４、２０６、および２０８は、ＮＡＮＤゲートの各々の出力が他のＮＡＮＤゲートの各々の入力に結合されるように、結合される。本実施例では、ＮＡＮＤゲート２０４の出力は、ＮＡＮＤゲート２０６および２０８の入力の１つに結合される。ＮＡＮＤゲート２０６の出力は、ＮＡＮＤゲート２０４および２０８の入力の１つに結合される。ＮＡＮＤゲート２０８の出力は、ＮＡＮＤゲート２０４および２０６の入力の１つに結合される。
【００１２】
ＮＡＮＤゲート２０４の出力は結線２１２に提供され、出力「ａ」と呼ばれる。ＮＡＮＤゲート２０６の出力は結線２１４に提供され、出力「ｂ」と呼ばれる。ＮＡＮＤゲート２０８の出力は結線２１６に提供され、出力「ｃ」と呼ばれる。
【００１３】
ＮＡＮＤゲート２０４、２０６、および２０８が図示するように接続されたときに、その状態が「ｎ」個の出力の全ての可能な（２＾ｎ個の）状態のうちの既知の部分集合である「ｎ」個の出力の集合が提供される。本実施例では、「ｎ」＝３であり、出力ａ、ｂ、およびｃは真理値表２２０に示されている。本実施例で、出力ａ、ｂ、およびｃの値は、「有効状態」を示すために真理値表２２０に「チェック」マークを用いて示される３つの組合せのいずれかである。真理値表２２０における「Ｘ」は、「無効状態」を示す。本実施例では、有効状態を生じる出力ａ、ｂ、およびｃの３つの組合せは０１１、１０１、および１１０である。
【００１４】
定論理セル２００も論理ネットワーク２３０を備える。論理ネットワーク２３０は、第１の論理２３２および第２の論理２３４を備える。本実施例では、第１の論理２３２はＮＡＮＤゲートであり、結線２１２、２１４、および２１６を介してそれぞれ出力ａ、ｂ、およびｃを受け取るように構成される。本実施例では、第２の論理２３４はＮＯＲゲートであり、それもまた結線２１２、２１４、および２１６を介してそれぞれ出力ａ、ｂ、およびｃを受け取るように構成される。
【００１５】
論理ネットワーク２３０は、既知の部分集合（ａ、ｂ、およびｃが０１１、１０１、および１１０のいずれかである）の全ての値に対して論理「１」、および／または既知の部分集合（ａ、ｂ、およびｃが０１１、１０１、および１１０のいずれかである）の全てのそのような値に対して「０」のいずれか、または両方を生成する。
【００１６】
相互接続された論理ゲート２０２の集合の出力が少なくとも１つの論理ロー信号を提供する場合、結線２３６上のＮＡＮＤゲート２３２の出力は常に論理ハイである。相互接続された論理ゲート２０２の集合の出力が少なくとも１つの論理ハイ信号を提供する場合、結線２３８上のＮＯＲゲート２３４の出力は常に論理ローである。また、論理ゲート２０２の出力の可能または有効な状態が常に、「少なくとも１つの論理ハイ信号」および「少なくとも１つの論理ロー信号」の制約を満たし、したがって論理ネットワーク２３０の定論理１および論理０の出力を導くことも注目すべきである。このようにして、単純な論理ゲートを用いて定論理セル２００が構築される。
【００１７】
図３は、集積回路において定論理値を生成するための装置の代替的実施形態を示すブロック図である。
【００１８】
定論理セル３００は１対のインバータ３０２および３０４を備える。インバータ３０２および３０４は、「交差結合」と呼ばれる構成で接続される。インバータ３０２の出力３０８はインバータ３０４の入力である。インバータ３０４の出力３０６はインバータ３０２の入力である。結線３０６に論理ローが存在する場合、結線３０８には論理ハイが存在する。同様に、結線３０６に論理ハイが存在する場合、結線３０８には論理ローが存在する。結線３０８上の信号を入力「Ａ」と呼び、結線３０６上の信号を入力「Ｂ」と呼ぶ。
【００１９】
定論理セル３００は、第１の論理３１２および第２の論理３１４をも備える。第１の論理３１２はＮＡＮＤゲートとして実装され、第２の論理３１４はＮＯＲゲートとして実装される。第１の論理３１２および第２の論理３１４は各々、結線３０６および３０８上の論理値を入力として受け取る。上述の通り、結線３０６に論理ローが存在するときに、結線３０８には論理ハイが存在し、結線３０６に論理ハイが存在するときに、結線３０８には論理ローが存在する。このようにして、第１の論理ゲート３１２および第２の論理ゲート３１４の入力は常に逆の論理値となる。第１の論理３１２および第２の論理３１４の部分的真理値表が、真理値表３２０に示されている。入力ＡおよびＢが逆の論理値である場合、第１の論理３１２（ＮＡＮＤゲート）の出力は常に論理ハイ（論理１）であり、第２の論理３１４（ＮＯＲゲート）の出力は常に論理ロー（論理０）である。結線３１６上の第１の論理３１２の出力は定論理ハイであり、結線３１８上の第２の論理３１４の出力は定論理ローである。
【００２０】
図４は、図３の集積回路において定論理値を生成するための装置の実装の実施形態を示す配線図である。定論理セル４００はインバータ４１０および４２０を備える。インバータ４１０および４２０は、電界効果トランジスタ（ＦＥＴ）技術を用いて実装される。しかし、インバータ４１０および４２０ならびに定論理セル４００の残部は、ＦＥＴ技術以外のスイッチング技術を用いて実装することができる。インバータ４１０はｐ型ＦＥＴ４０４およびｎ型ＦＥＴ４０６を備える。インバータ４２０はｐ型ＦＥＴ４１２およびｎ型ＦＥＴ４１４を備える。入力信号は結線４０２を介してインバータ４１０に提供される。インバータ４１０の出力は結線４０８に提供される。インバータ４１０の出力は、インバータ４２０に入力として供給される。インバータ４２０の出力は結線４０２を介して供給される。結線４０２および４０８の信号は常に逆の論理値である。結線４０２の論理レベルが論理ハイである場合には、結線４０８の論理レベルは論理ローである。同様に、結線４０２の論理レベルが論理ローである場合には、結線４０８の論理レベルは論理ハイである。このようにして、信号ＡおよびＢは常に逆の論理値となる。
【００２１】
定論理セル４００はまた、ＮＡＮＤゲートとして実装される論理４３０をも備える。論理４３０は、並列に結合されたｐ型ＦＥＴ４３４および４３６を備える。論理４３０はまた、直列に結合されたｎ型ＦＥＴ４４６および４４８をも備える。しかし、論理４３０によってもたらされる唯一の出力は論理ハイであるので、ｎ型ＦＥＴ４４６および４４８は、回路の論理出力に影響を及ぼさず、したがって除去することができる。
【００２２】
結線４０２上のＦＥＴ４３４の入力は「Ａ」と標記された信号であり、結線４０８上のＦＥＴ４３６の入力は「Ｂ」と標記された信号である。しかし、この指定は任意である。入力ＡおよびＢはそれぞれ結線４０８および４０２に入れ替えることができる。上述の通り、信号ＡおよびＢの値は常に逆の論理値となる。このようにして、論理４３０の結線４４４の出力は常に論理ハイとなる。
【００２３】
定論理セル４００はまた、ＮＯＲゲートとして実装される論理４６０をも備える。論理４６０は、並列に結合されたｎ型ＦＥＴ４６４および４６６を備える。論理４６０はまた、直列に結合されたｐ型ＦＥＴ４７４および４７６をも備える。しかし、論理４６０によってもたらされる唯一の出力は論理ローであるので、ｐ型ＦＥＴ４７４および４７６は、回路の論理出力に影響を及ぼさず、したがって除去することができる。
【００２４】
結線４０２上のＦＥＴ４６４の入力は「Ａ」と標記された信号であり、結線４０８上のＦＥＴ４６６の入力は「Ｂ」と標記された信号である。しかし、この指定は任意である。入力ＡおよびＢはそれぞれ結線４０８および４０２に入れ替えることができる。上述の通り、信号ＡおよびＢの値は常に逆の論理値となる。このようにして、論理４６０の結線４７８の出力は常に論理ローとなる。
【００２５】
図５は、集積回路の一部分に実装された定論理値を生成するための装置の実施形態を示すブロック図である。回路部分５０２は例えば一体化シリアライザ／デシリアライザ（ＳＥＲＤＥＳ）の一部分である受信器とすることができる。しかし、定論理セル１００、２００、または３００は多くの他のタイプの回路構成で利用することができる。例えば定論理セル１００は、様々な入力および出力結線を有し、その少なくとも１つを定論理値、すなわち論理ハイまたは論理ローのいずれかに接続しなければならない、機能設計ブロックに利用することができる。本発明は、一般的に既存の設計ライブラリに見られる、上述した単純な論理ゲートだけを使用することによって、入力を電源に接続することなく、そのような接続を達成する。上述したそのような実装は、達成するためのトランジスタレベルの設計を必要としない。
【００２６】
回路部分５０２は、結線５０４上の受信信号を受信するために結合される低ノイズ増幅器５０６および５２２を備える。ＬＮＡ５０６の出力は結線５０８を介して利得ステージ５１２に向けられる。利得ステージ５１２は、結線５０８上の信号に利得を与える任意の能動増幅装置とすることができる。結線５１４上の利得ステージ５１２の出力は、簡素化するために省略されている他の回路素子に向けられる。
【００２７】
利得ステージ５１２の利得は一般的に、結線５１６を介して利得ステージ５１２に印加される制御信号によって制御される。制御信号の例として、集積回路のどこか別の場所で生成され、利得ステージ５１２の利得設定を決定するために使用される電圧信号がある。
【００２８】
ＬＮＡ５２２の出力は、結線５２４を介して利得ステージ５２６に向けられる。利得ステージ５２６は、結線５２４上の信号に利得を与える任意の能動増幅装置とすることができる。結線５２８上の利得ステージ５２６の出力は、簡素化するために省略されている他の回路素子に向けられる。
【００２９】
利得ステージ５２６の利得は一般的に、結線５３２を介して利得ステージ５２６に印加される制御信号によって制御される。本実施例では、利得ステージ５２６を一定の設定に維持することが望ましい。図５の実施形態では、定論理セル１００は、結線５３２を介して利得ステージ５２６に定論理値を与えることができる。定論理値は、上述の通り、論理ハイまたは論理ローとすることができる。このようにして、利得ステージ５２６の利得は一定レベルに維持される。
【００３０】
図６は、集積回路において定論理値を生成するための方法の実施形態の動作を示すフローチャートである。ブロック６０２で、ｎ個の出力を有する第１の論理ネットワーク１０２（図１）は２n個の可能な出力組合せを提供し、それは２n個の可能な出力組合せの部分集合である状態を取る。ブロック６０４で、論理信号が復号器１０４のような第２の論理ネットワーク（図１）に提供される。ブロック６０６で、ｎ個の出力が２n個の可能な出力組合せの部分集合の一部であるいずれかの状態を取る場合、復号器１０４は定論理ハイ信号および／または定論理ロー信号を生成する。
【００３１】
図７は、集積回路において定論理値を生成するための方法の代替的実施形態の動作を示すフローチャートである。ブロック７０２で、相互接続された論理ゲート２０２の集合は、少なくとも２つの論理ハイ信号および１つの論理ロー信号を生成する。ブロック７０４で、少なくとも２つの論理ハイ信号および１つの論理ロー信号は第１の論理に提供される。本実施例で、第１の論理はＮＡＮＤゲート２３２（図２）とすることができる。ブロック７０６で、少なくとも２つの論理ハイ信号および１つの論理ロー信号は第２の論理に提供される。本実施例で、第２の論理はＮＯＲゲート２３４（図２）とすることができる。ブロック７０８で、第１の論理２３２（図２）は定論理ハイ値を生成する。ブロック７１２で、第２の論理２３４（図２）は定論理ロー値を生成する。
【００３２】
図８は、集積回路において定論理値を生成するための方法の別の代替的実施形態の動作を示すフローチャートである。ブロック８０２で、インバータ３０２および３０４（図３）は論理ハイおよび論理ロー信号を生成する。ブロック８０４で、論理ハイおよび論理ロー信号は第１の論理に提供される。本実施例では、第１の論理はＮＡＮＤゲート３１２（図３）とすることができる。ブロック８０６で、論理ハイおよび論理ロー信号は第２の論理に提供される。本実施例で、第２の論理はＮＯＲゲート３１４（図３）とすることができる。ブロック８０８で、第１の論理３１２（図３）は定論理ハイ値を生成する。ブロック８１２で、第２の論理３１４（図３）は定論理ロー値を生成する。
【００３３】
交差結合インバータ３０２および３０４を使用して、２つの無効状態の１つに対応する信号ＡおよびＢが両方ともローであることを復号することによって、論理「ロー」を復号することが可能である。これは、図３の実施例でＮＯＲゲート３１４を使用して達成される。また、もう１つの無効状態に対応する信号ＡおよびＢが両方ともハイであることを復号することによって、論理「ハイ」を復号することも可能である。これは、図３の実施例でＮＡＮＤゲート３１２を使用して達成される。また、信号ＡおよびＢが両方とも論理ローであるか、あるいは信号ＡおよびＢが両方とも論理ハイであることを復号する、排他的ＮＯＲ（ＸＮＯＲ）ゲートを使用して、論理「ロー」を復号することも可能である。しかし、これは上述したものより複雑である。同様の議論は、単純に論理「ロー」復号器に接続されたインバータとすることのできる、論理「ハイ」復号器に対しても行なうことができる。論理「ハイ」は、２つの入力ＡおよびＢに結合されたＮＡＮＤゲート、ＯＲゲート、またはＸＯＲゲートによって復号される。
【００３４】
この開示は例示的実施形態を使用して本発明を詳述している。しかし、付属の特許請求の範囲によって定義される本発明は、記載した厳密な実施形態に限定されないことを理解されたい。
【図面の簡単な説明】
【００３５】
【図１】集積回路において定論理値を生成するための装置の実施形態を示すブロック図である。
【図２】集積回路において定論理値を生成するための装置の実施形態を示すブロック図である。
【図３】集積回路において定論理値を生成するための装置の別の実施形態を示すブロック図である。
【図４】図３の集積回路において定論理値を生成するための装置の実装の実施形態を示す配線図である。
【図５】集積回路の一部分に実装された定論理値を生成するための装置の実施形態を示すブロック図である。
【図６】集積回路において定論理値を生成するための方法の実施形態の動作を示すフローチャートである。
【図７】集積回路において定論理値を生成するための方法の代替的実施形態の動作を示すフローチャートである。
【図８】集積回路において定論理値を生成するための方法の別の代替的実施形態の動作を示すフローチャートである。
【符号の説明】
【００３６】
１００：定論理セル
１０２：第１の論理ネットワーク
１０４：第２の論理ネットワーク
【図１】
0004611395.tif 000002
【図２】
0004611395.tif 000003
【図３】
0004611395.tif 000004
【図４】
0004611395.tif 000005
【図５】
0004611395.tif 000006
【図６】
0004611395.tif 000007
【図７】
0004611395.tif 000008
【図８】
0004611395.tif 000009