(57)【特許請求の範囲】
【請求項１】
セラミック原料粉末を混合、仮焼、焼成する工程を含むセラミック電子部品の製造方法であって、
残留カーボン量が５５０ｐｐｍ〜１１００ｐｐｍ（重量比）の範囲である、仮焼合成後のフェライト粉体を原料として、帯状の導体パターンを有する磁性体グリーンシートを作成し、
上記磁性体グリーンシートを、互いに厚さ方向に積層・圧着して、上記導体パターンの幅方向の端部がツブレ、幅方向の外方向に向かって高さが順次小さくなるテーパー形状となる、テーパー形状導体パターンを備えた積層体を得、
上記積層体を焼成して焼成体を得たことを特徴とする、セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層インダクタ、トランス、インダクタアレイ、ＬＣ複合部品といったセラミック電子部品およびその製造方法に関するものである。
【背景技術】
【０００２】
従来、積層インダクタは、表面に内部電極となる導体パターンを形成した、磁性体層となる磁性体シートを複数枚積層し、磁性体シートに設けたスルーホールを介して各導体パターン相互間を接続した積層体からなり、この積層体を焼成することにより製造されていた。
【０００３】
この積層インダクタでは、焼成過程において、最高温度付近で磁性体層と導電体層とが焼結一体化するが、室温まで冷却する際に、熱膨張率の違いから残留応力が磁性体層に内在し、電気特性の低下・マイクロクラックの発生といった不都合を生じている。
【０００４】
その不都合の解決策として、特許文献１においては、図１２に示すように、帯状の導電体層４１と磁性体層（フェライト層）４４との間における、導電体層４１の厚さ方向に空隙４３を設けることで、この残留応力による不都合を緩和する方法が開示されている。
【特許文献１】特開平４−６５８０７号公報（公開日：１９９２年３月２日）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の特許文献１に記載の積層インダクタでは、導電体層４１と磁性体層４４と間に空隙４３を導電体層４１の厚さ方向に設けているため、積層インダクタの抗折強度が低くなり、機械的ストレスに非常に弱いという問題を生じている。そのため、従来においては、他の手段によって、残留応力による不都合を緩和することが必要とされている。
【課題を解決するための手段】
【０００６】
本発明のセラミック電子部品は、以上の課題を解決するために、磁性体からなるセラミック本体と、前記セラミック本体内に形成された帯状の内部導体とを有し、前記セラミック本体は、前記内部導体における幅方向の少なくとも一端に、前記内部導体の長手方向に沿った空隙を備えていることを特徴としている。
【０００７】
上記セラミック電子部品では、前記セラミック本体内の前記内部導体と前記空隙とを合わせて内部導体形成部としたとき、前記内部導体幅方向に前記セラミック本体を切断した断面において、前記空隙が前記内部導体形成部に対して占める断面積比の平均値が、面積比で２％〜１２％であることが好ましい。
【０００８】
上記セラミック電子部品においては、前記セラミック本体は、複数の磁性体層からなる積層体であり、前記複数の磁性体層の積層方向を法線とする前記積層体の二つの側面に、外部電極が、前記内部導体と接続されてそれぞれ形成されていてもよい。
【０００９】
本発明のセラミック電子部品の製造方法は、前記の課題を解決するために、上記の何れかに記載のセラミック電子部品を得るためのセラミック電子部品の製造方法であって、セラミック原料粉末を混合、仮焼、焼成する工程を含み、仮焼合成後の粉体中の残留カーボン量を５５０ｐｐｍ〜１１００ｐｐｍ（重量比）の範囲とすることを特徴としている。
【発明の効果】
【００１０】
本発明のセラミック電子部品は、以上のように、セラミック本体の内部の内部導体における幅方向の少なくとも一端に、内部導体の長手方向に沿った空隙を備えた構成である。
【００１１】
それゆえ、上記構成によれば、残存応力を生じ易い上記内部導体の幅方向の少なくとも一端における、内部導体とセラミック本体との間に空隙を設けたことにより、セラミック本体に生じる残存応力を低減できる。
【００１２】
その上、上記構成においては、内部導体とセラミック本体との間の接触面積を維持できるから、抗折強度を大きくできて、機械的強度を向上できる。
【００１３】
また、空隙が内部導体形成部に対して占める断面積比の平均値を、面積比で２％〜１２％とすることで、大きな抗折強度を確保できる。
【００１４】
さらに、複数の磁性体層からなる積層体である前記セラミック本体における複数の磁性体層の積層方向を法線とする前記積層体の二つの側面に、外部電極を前記内部導体と接続して形成した構成では、積層体であるセラミック本体の積層方向を実装面に対して平行とする構成において顕著な問題となる実装時の衝撃による破損や損傷を軽減できる。
【００１５】
本発明の製造方法は、以上のように、仮焼合成後の粉体中の残留カーボン量を５５０ｐｐｍ〜１１００ｐｐｍ（重量比）の範囲とする方法である。
【００１６】
それゆえ、上記方法によれば、残留カーボン量を５５０ｐｐｍ〜１１００ｐｐｍ（重量比）の範囲とすることで、焼成時での、内部導体とセラミック本体と間の接合強度を調節して、内部導体の幅方向の少なくとも一端に空隙を形成できるから、残存応力を軽減しながら、機械的強度を向上できるセラミック電子部品を製造できる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の各形態について図１ないし図１１に基づいて説明すれば、以下の通りである。
【００１８】
本発明に係るセラミック電子部品としての積層インダクタは、図２に示すように、フェライト等の複数の磁性体層からなる、略直方体形状や、略円柱形状の磁性セラミック本体（セラミック本体）１１と、磁性セラミック本体１１内に複数それぞれ形成された帯状のコイル導体（内部導体）１とを有している。
【００１９】
また、コイル導体１は、磁性セラミック本体１１内において、導電体が充填された貫通孔（ビアホール）によってそれぞれ連結されることにより、コイルとして機能するものである。このコイルは、その巻軸の方向が実装面と略平行となるように配置されている。
【００２０】
また、磁性セラミック本体１１内には、各コイル導体１における、その巻軸と同軸上の両端にある各コイル導体１と、外部とを電気的に接続するための、磁性セラミック本体１１内に形成された貫通孔（ビアホール）に導電体が充填されて形成された取り出し導体１２がその一端部が磁性セラミック本体１１の両端面に露出するようにそれぞれ形成されている。さらに、上記両端面上には、端子電極１４がそれぞれ設けられている。
【００２１】
そして、図１に示すように、磁性セラミック本体１１は、磁性セラミック本体１１内部のコイル導体１における、コイル導体１の幅方向の少なくとも一端に、より好ましくは両端のそれぞれにコイル導体１の長手方向に沿った空隙２を備えている。
【００２２】
次に、上記積層インダクタの製造方法について説明する。まず、Ｆｅ2Ｏ3、ＮｉＯ、ＺｎＯ、およびＣｕＯを主成分とする、フェライトの原料粉末と、水、ポリカルボン酸アンモニウム系分散剤、分散助剤としてポリビニルアルコール（ＰＶＡ）をボールミルで湿式混合・分散・乾燥させた後、６００℃〜７００℃で仮焼合成して仮焼合成粉末を得た。
【００２３】
仮焼合成後のフェライト粉末（Ｎｉ−Ｚｎ−Ｃｕ系）中のカーボン量は、仮焼合成温度、あるいは、ＰＶＡ添加量によって制御する。本実施の形態では、仮焼合成温度を６５０℃に固定し、ＰＶＡ添加量を変化させて、残留カーボン量が、７水準の各試料１〜７をそれぞれ作製した。
【００２４】
続いて、仮焼合成粉末と、水系アクリルバインダ、分散剤、可塑剤等を混練したスラリーを得、ドクターブレード法によりキャリアフィルムに支持された磁性体グリーンシートを作製する。
【００２５】
図３に示すように、上記のように作製された磁性体グリーンシート２１に対して、その厚さ方向に貫通する貫通孔であるビアホール２１ａを必要な箇所に形成し、各磁性体グリーンシート２１上に、帯状のコの字状の導体パターン２１ｂを、その一端がビアホール２１ａに面するように導電体ペーストの印刷によりそれぞれ形成する。このとき、ビアホール２１ａ内にも導電体ペーストを充填しておく。
【００２６】
導電体ペーストとしては、Ａｇ、Ａｇ−Ｐｄ、Ａｕ、Ｐｔ等を主成分とする内部導体用ペーストであればよい。今回使用したペースト種はＡｇを主成分とする内部導体用ペーストである。なお、導体パターン２１ａの形状は任意に設定される。
【００２７】
その後、導電体ペーストを充填したビアホール２１ａのみが形成された磁性体グリーンシート２１、さらに導体パターン２１ｂが形成された磁性体グリーンシート２１を、互いに厚さ方向に積層・圧着して、積層体を得た。
【００２８】
上記積層体では、各磁性体グリーンシート２１を互いに積層したとき、帯状の導体パターン２１ｂは、その幅方向の両端部が、それぞれツブレ、幅方向の外方向に向かって高さが順次小さくなるテーパー形状となっている。
【００２９】
続いて、上記積層体を焼成して焼成体を得た。このとき焼成体内では、導体パターン２１ｂから得られたコイル導体の形状は、その幅方向断面にて略楕円形状となっている。その後、上記焼結体における、積層方向両端部にそれぞれ端子電極１４を形成し、さらにＮｉ−Ｓｎメッキ加工を施して、図２に示す、１．０ｍｍ×０．５ｍｍ×０．５ｍｍのチップサイズの、前述した７水準の積層インダクタである各試料１〜７をそれぞれ作製した。
【００３０】
各試料１〜７について、フェライト粉末中のカーボン量（ｐｐｍ）、間隙両端の空間面積比の平均値（％）、接触率（％）、１００ＭＨｚでの｜Ｚ｜（Ω）、実装試験、抗折強度の最小値（Ｎ）をそれぞれ測定した。それらの結果を表１に示す。
【００３１】
【表１】
0004747533.tif 000002
【００３２】
フェライト粉末中のカーボン量（ｐｐｍ）は、試料を空気中で加熱・燃焼させ、発生するＣＯあるいはＣＯ2を赤外線吸収分光（ＦＴ−ＩＲ）法を用いて測定した。空隙両端の空間面積比の平均値（％）は、チップ状の試料におけるコイル導体１の幅方向に沿った破断面を走査型電子顕微鏡で観察し（図４参照）、その画像から画像処理により定量した（個体数は２０個）。
【００３３】
接触率（％）は、チップ状の試料の破断面の走査型電子顕微鏡での観察画像（図４参照）から、空隙２の周囲長と、コイル導体１および磁性セラミック本体１１間の接触長さとの間での比率を算出した（個体数は２０個）。
【００３４】
１００ＭＨｚでの｜Ｚ｜（Ω）は、インピーダンスアナライザー（ヒューレットパッカード社製、ＨＰ４２１９Ａ）＋フィクスチャー（ヒューレットパッカード社製、ＨＰ１６１９２Ａ）を用いて測定した。実装試験については、衝撃を印加し、その印加結果に基づく耐衝撃性の有無により評価した。実装試験に用いた装置は、日立ハイテクノロジーズTCM-3100J（ノズル径：外径０．６ｍｍ、内径０．４ｍｍ、衝撃力：１０Ｎ）である。
【００３５】
抗折強度の最小値（Ｎ）に関しては、チップ状の試料を、平板上に載置し、３点曲げ試験の破断応力を測定した。用いた測定装置としては、変位原にMODEL-1323N (AIKOH ENGINEERING)を用い、アンプにMODEL-0218B (AIKOH ENGINEERING)を、アナライジングレコーダにDL708 (YOKOGAWA)を用いた。
【００３６】
次に、比較例として、特許文献１に記載された方法で、コイル導体の厚み方向に空隙を設けた積層インダクタを作製し、接触率、１００ＭＨｚでのインピーダンスの絶対値、実装試験、抗折強度の最小値をそれぞれ測定した。それらの結果を以下の表２に示した。
【００３７】
【表２】
0004747533.tif 000003
【００３８】
比較例と本発明品（試料３〜６）を比較すると、｜Ｚ｜はほぼ同等であり、応力緩和効果は等しく得られていることがわかるが、実装試験および抗折強度の最小値の結果から、本発明品の方が機械的ストレスに強いことがわかる。
【００３９】
以下に、本発明の作用・効果について説明する。仮焼合成後に残存するカーボンは、その後の焼成過程において、８００℃以上の高温域で、フェライトである磁性セラミック本体１１中、磁性セラミック本体１１とＡｇからなるコイル導体１との接合界面の酸素の一部を奪ってＣＯあるいはＣＯ2として脱離する。このような磁性セラミック本体１１と、Ａｇからなるコイル導体１との接合界面の接合強度は、奪われた酸素量に応じて小さくなる。
【００４０】
一方、Ａｇからなるコイル導体１は、焼成時に、扁平な略楕円形状から、表面積が小さくなる方向に（円形に近づくように）焼結しようとする。
【００４１】
このとき、前述したように接合界面の接合強度を弱めることにより、磁性セラミック本体１１内部のコイル導体１における、コイル導体１の幅方向の少なくとも一端に、より好ましくは両端のそれぞれに、コイル導体１の長手方向に沿った空隙２が、選択的に形成されたような状態となる。なお、この際、図１に示すように、コイル導体１中に空孔（ポア）３が形成されていてもよい。また、空隙２は、コイル導体１の長手方向全域に実質的に形成されていればよいものであり、必ずしも、連続して形成されていなくともよく、一部、不連続となる部分があってもよい。
【００４２】
比較のために、図５に示すように、磁性セラミック本体１１とコイル導体３１とを焼成一体化した比較例のモデルにおいては、応力分布解析を行った結果、コイル導体３１の幅方向の両端部に面した各位置５の磁性セラミック本体１１に最も応力がかかっており、図１に示す本発明の空隙２の形成により、上記応力を十分に緩和できることが分かった。
【００４３】
次に、各試料２、３、６のインピーダンス−周波数特性をそれぞれ比較のために示したグラフを図６に示す。試料１、２は、カーボン量が少ないことにより、図５に近い状態で、殆ど空隙２が無く、磁性セラミック本体１１内に各コイル導体３１が密に存在する。このため、磁性セラミック本体１１とコイル導体３１との熱膨張係数の差から、各コイル導体３１間に挟まれた位置の磁性セラミック本体１１にマイクロクラック４も発生し易く、機械的強度が低下していることが分かった。
【００４４】
通常、実装時の衝撃力は１ｋｇｆ＝９．８Ｎ程度であり、各試料３、４、５、６の本発明に係る積層インダクタは、十分に実用に耐えるユニット強度を備えたものであることが分かる。
【００４５】
一方、試料７のように、カーボン量が多いことで、空隙の面積が大きくなりすぎると、同時にコイル導体と磁性セラミック本体との接触率が低下し、図１２と同様に、機械的強度は低下傾向となる。
【００４６】
これらの結果から、空隙両端の空間面積比の平均値（％）は、２％〜１２％の範囲内、より好ましくは２．５％〜１２％の範囲内であることが分かる。また、仮焼合成後のフェライト粉体中の残留カーボン量は５５０ｐｐｍ〜１１００ｐｐｍ（重量比）の範囲内、より望ましくは６７０ｐｐｍ〜１１００ｐｐｍ（重量比）の範囲内であることが分かる。
【００４７】
本発明の構成とすることにより、磁性セラミック本体と各コイル導体とを焼結一体化して上記各コイル導体を密に内蔵する場合（図５）に問題となる残留応力を緩和できて電気特性を向上でき、また、図１２に示すように、磁性セラミック本体１１と導電体層４１とが層状に剥離して空隙４３を形成している従来とは異なり、特に図２に示すような、本発明の構造は、ユニット強度確保において格段の効果が得られる。
【００４８】
なお、上記実施の形態では、セラミック電子部品として積層インダクタの例を挙げたが、上記の例のみに限定されるものではなく、図７に示す、他の積層インダクタにおいても、応力緩和による電気特性向上を図ることができる。この積層インダクタは、積層方向が実装面に対して略垂直となる例である。
【００４９】
上記の積層インダクタには、帯状のコイル導体３４が、導電体が充填された貫通孔（ビアホール）によってそれぞれ連結されて、コイルを形成するように磁性セラミック本体１１内に配置されている。さらに、上記積層インダクタでは、各端子電極１４、および、各端子電極１４と各コイル導体３４と接続する取り出し導体３２が設けられている。
【００５０】
他の変形例としては、図８に示すチップインダクタが挙げられる。このチップインダクタ５０は、磁性体セラミックからなるインダクタ素体５１と、インダクタ素体５１の内部に設けられた、帯状で直線状の内部導体５２と、インダクタ素体５１の端部に対しそれぞれに設けられて内部導体５２の各々と導通する外部電極５３とから構成されている。
【００５１】
このようなチップインダクタ５０においても、前記と同様な本発明の方法を用いることで、内部導体５２の幅方向の少なくとも一端に、図１と同様な、空隙２を形成することで、残存応力を軽減できるものとなっている。
【００５２】
また、さらに他の変形例としては、図９の分解斜視図に示すように、インダクタンス素子Ｌおよびコンデンサ素子Ｃを有するＬＣ複合部品であるノイズフィルタ６１が挙げられる。
【００５３】
このノイズフィルタ６１は、コイル導体６３ａ〜６３ｃ、６５ａ〜６５ｃをそれぞれ表面に設けた磁性体層６２と、リング状のグランド用内部導体６４および上記リング状内の導電体が充填されたビアホール６８ｆを設けた誘電体層６２と、導電体が充填されたビアホール６８ａ、６８ｅ、６８ｇ、６８ｋをそれぞれ設けた磁性体層２２とが積層一体化されて構成されるものである。ビアホール６８ｆ内の導電体と、グランド用内部導体６４の開口端部６４ａとの間に静電容量が形成されてＣ部が構成され、コイル導体６３ａ〜６３ｃ、６５ａ〜６５ｃがそれぞれ直列に接続されて、コイルが形成されてＬ部が構成されている。
【００５４】
積層体の上面部および下面部には、ビアホール６８ａおよびビアホール６８ｋとそれぞれ導通するように、入出力用の外部電極（図示せず）がそれぞれ形成されている。また、コイル導体６３ａ〜６３ｃ、６５ａ〜６５ｃの巻軸方向に対する各側面部の内、グランド用内部導体６４が露出した互いに対向する各側面部６４ｂ、６４ｃにそれぞれグランド用内部導体６４と導通するグランド外部電極（図示せず）が形成されている。
【００５５】
このようなノイズフィルタ６１においても、Ｌ部に前述の本発明の方法を用いることで、図１と同様な空隙２を備えることができ、残存応力を軽減することができる。また、ノイズフィルタ６１は、積層方向が実装面に対して略平行にできる構成のため、機械的強度も向上できるものとなっている。
【００５６】
さらに他の変形例としては、図１０および図１１に示す、ノイズフィルタとして好適なインダクタアレイ８０が挙げられる。
【００５７】
このインダクタアレイ８０では、１つの磁性体部分８２ａの内部に、２つのインダクタ用電極９６ａおよび９６ｂなどで、１つのインダクタが形成される。同様に、他の３つの磁性体部分８２ｂ〜８２ｄの内部に、３つのインダクタがそれぞれ形成される。したがって、このインダクタアレイ８０は、外部電極８６ａ〜８６ｄと外部電極８８ａ〜８８ｄとの間に、４つのインダクタンスをアレイ状に有するものとなっている。
【００５８】
このようなインダクタアレイ８０においても、磁性体部分８２ａ〜８２ｄの内部に挟まれたインダクタ用電極９６ａ、９６ｂの形成に、前記の本発明に係る方法を用いることによって、インダクタ用電極９６ａ、９６ｂの幅方向の少なくとも一端に沿った、図１と同様な、空隙２を備えることができて、残存応力を軽減できるものとなっている。
【産業上の利用可能性】
【００５９】
本発明のセラミック電子部品およびその製造方法は、機械的強度を少なくとも維持しながら、残存応力を軽減できるので、耐久性に優れた積層インダクタ、トランス、インダクタアレイ、ＬＣ複合部品といったセラミック電子部品およびその製造方法の分野に好適に利用できる。
【図面の簡単な説明】
【００６０】
【図１】本発明のセラミック電子部品としての積層インダクタの要部断面図である。
【図２】上記積層インダクタの概略断面図である。
【図３】上記積層インダクタにおける、その製造方法を示す分解斜視図である。
【図４】上記積層インダクタの要部断面を、電子顕微鏡により観察した観察画像の図である。
【図５】比較例の積層インダクタの要部断面図である。
【図６】カーボン量を変えた、各試料２、３、６における、周波数−インピーダンス特性をそれぞれ示すグラフである。
【図７】本発明のセラミック電子部品としての他の積層インダクタの概略断面図である。
【図８】本発明のセラミック電子部品としてのチップインダクタの一部破断斜視図である。
【図９】本発明に係るセラミック電子部品としてのＬＣ複合部品の分解斜視図である。
【図１０】本発明のセラミック電子部品としてのインダクタアレイの斜視図である。
【図１１】上記インダクタアレイの一部である磁性体部分の分解斜視図である。
【図１２】従来のセラミック電子部品の要部断面図である。
【符号の説明】
【００６１】
１：コイル導体（内部導体）
２：空隙
３：空孔（ポア）
１１：磁性セラミック本体（セラミック本体）
【図１】
0004747533.tif 000004
【図２】
0004747533.tif 000005
【図３】
0004747533.tif 000006
【図４】
0004747533.tif 000007
【図５】
0004747533.tif 000008
【図６】
0004747533.tif 000009
【図７】
0004747533.tif 000010
【図８】
0004747533.tif 000011
【図９】
0004747533.tif 000012
【図１０】
0004747533.tif 000013
【図１１】
0004747533.tif 000014
【図１２】
0004747533.tif 000015