(57)【特許請求の範囲】
【請求項１】
バイナリマスクであって、メモリパターンに対する補助パターンが、個々のメモリパターンの辺に対向する辺の長さが前記メモリパターンの辺の長さと同じか或いはそれ以下の長さの矩形パターンからなり、それ以外のパターンに対する補助パターンが、長辺が主パターンの辺より長く且つ長辺と短辺の比が５以上の微細線状パターンからなることを特徴とする露光用マスク。
【請求項２】
バイナリマスクにおける近接効果補正工程において、設計データからメモリパターンとそれ以外のパターンとを区別して抽出する工程と、抽出したメモリパターンに対する補助パターンとして、個々のメモリパターンの辺に対向する辺の長さが前記メモリパターンの辺の長さと同じか或いはそれ以下の長さの矩形パターンを発生させるとともに、それ以外のパターンに対する補助パターンとして、長辺が主パターンの辺より長く且つ長辺と短辺の比が５以上の微細線状パターンを発生させる工程とを備えたことを特徴とする露光マスクの製造方法。
【請求項３】
上記メモリパターンとそれ以外のパターンとの区別を、上記設計データ中のメモリパターンを囲むメモリ枠の有無によって区別することを特徴とする請求項２記載の露光マスクの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は露光用マスク及び露光用マスクの製造方法に関するものであり、特に、所望のパターン形状の製造マージンを拡大するための半導体装置製造用の露光用マスクにおける補助パターンに特徴のある露光用マスク及び露光用マスクの製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の微細化に対する要求は絶え間なく進歩しており、近年では半導体装置の製造プロセスで用いる露光光源の波長以下となる線幅のパターンが要求されるようになった。
【０００３】
これに伴い、微細なパターンにおいてもより解像力が得られる照明条件、例えば、斜入射等の輪帯照明を用いる方法が採用されており、実際の半導体装置を製造するためのレチクルの製造時に近接効果補正処理を施している。
【０００４】
ここで、図８を参照して、従来の半導体装置の製造工程を説明する。
図８参照  
まず、半導体基板３１上にＳｉＯ2 膜３２を堆積し、その上にレジスト３３を塗布したのち、レチクル４１に照明４２を照射し、レチクル４１に設けた光透過部を透過した光を投影レンズ４３で集光して、レジスト３３を露光することによって、レジスト３３の光照射部３４が硬化する。
【０００５】
次いで、現像処理を行うことによって硬化した光照射部３４を除去してレジストパターン３５を形成したのち、レジストパターン３５をマスクとしてＳｉＯ2 膜３２をエッチングしてコンタクトホール３６を形成し、最後に、レジストパターン３５をアッシングにより除去する。
【０００６】
このような半導体装置の製造工程においてはデバイスの微細化によるフォーカスマージンの縮小に加えて、装置状態や基板自体の凹凸具合もある程度変動する事を考慮しなければならないので、この事情を図９乃至図１１を参照して説明する。
【０００７】
図９参照  
図９は、装置起因のフォーカスズレの説明図であり、例えば、大気圧の変動に伴う投影レンズ４３の焦点距離の変化により、焦点がレジスト３３からずれてデフォーカスΔｚが発生する。
【０００８】
図１０参照  
図１０は、基板の反りによるフォーカスズレの説明図であり、半導体装置の製造工程においては、応力の異なる各種の薄膜を積層するため半導体基板３１が反る場合がある。
この場合、半導体基板３１の中央付近でベストフォーカスするように設定すると、半導体基板３１の周辺部ではデフォーカスΔｚが発生する。
【０００９】
図１１参照  
図１１は、基板の凹凸によるフォーカスズレの説明図であり、半導体基板５１にＭＯＳＦＥＴ構造を形成したのち、層間絶縁膜５８を設け、この層間絶縁膜５８にソース・ドレイン領域５７及びゲート電極５４に対するコンタクトホールを形成する場合、ゲート電極５４等に起因する凹凸があると層間絶縁膜５８上に設けるレジスト５９の表面にも凹凸が形成される。
この場合、ゲート電極５４の位置でベストフォーカスするように設定すると、ソース・ドレイン領域５７の位置ではデフォーカスΔｚが発生する。
【００１０】
したがって、焦点深度（ＤＯＦ：Ｄｅｐｔｈ  Ｏｆ  Ｆｏｃｕｓ）が浅いと、図９乃至図１１に示したデフォーカスが発生した場合、レジストパターンが設計値と異なる寸法になり、最終的に製品不良の原因となる。
【００１１】
特に、パターンの微細化に伴って用いる輪帯照明は解像力が強い一方で、特定のデザインピッチに対して、十分な焦点深度が稼げないなどの特徴があるため、特に問題になるので、ここで、図１２及び図１５を参照して焦点深度のパターン依存性を説明する。
【００１２】
半導体装置のパターンレイアウトは、ＳＲＡＭに代表される特定セルレイアウトの繰り返しパターンとロジックＬＳＩに代表するランダムに配置された種々のパターンを含んでおり、多くの場合、ＳＲＡＭセルレイアウトは、該当世代のデザインルールの中で最もクリティカルな値で設計されていることが多い。
【００１３】
一方で、ロジックＬＳＩは、最小線幅等はデザインルールに基づいた寸法が多いが、ライン＆スペースという観点で表現すれば、スペースに関しては、必ずしもデザインルールで定義される最小スペースばかりではない。
言い換えれば、ＳＲＡＭレイアウトは高いパターン占有率を示すが、一方のロジックＬＳＩは比較的緩やかなパターン占有率を示す。
【００１４】
この事実及び状況を踏まえ、実際のリソグラフィープロセス技術は、占有率の高いところから低いところまで存在するパターンに対し、一定のプロセスマージンを確保する必要がある。
【００１５】
図１２及び図１３参照  
図１２は密パターンと疎パターンのＣＤ−ＦＯＣＵＳ曲線であり、図１３はこのＣＤ−ＦＯＣＵＳ曲線を得るためにレチクルに設けた開口部からなる密パターンと疎パターンの一例を示す配置図である。
【００１６】
このＣＤ−ＦＯＣＵＳ曲線は、Ｘ軸に露光時のフォーカスズレを示しＹ軸にレジスト寸法をプロットしたものであり、このＣＤ−ＦＯＣＵＳ曲線からフォーカス変動に対するＣＤの影響を見ることができ、その傾斜が緩やかなほど焦点深度ＤＯＦが広く、フォーカスマージンが大きいことを意味し、反対に傾斜が急峻な場合は、非常に焦点深度が狭いことを意味する。
【００１７】
また、放物線の頂点に当たるフォーカス値のことをベストフォーカスと言い、多くの場合、一番大きなレジスト寸法を示す。
なお、Ｙ軸に関してはベストフォーカスの時のレジスト寸法値を１００％に規格化してグラフ化している。
また、ここでは、一般の焦点深度と同様に、ベストフォーカス時に示す寸法値の９０％以上の寸法を示すフォーカス振れ量を実効的な焦点深度として比較する手法を用いる。
【００１８】
図１２に示したＣＤ−ＦＯＣＵＳ曲線から明らかなように、密パターンは十分な焦点深度があるのに対し、疎パターンの焦点深度は密パターンよりも随分と狭いことが分かる。
【００１９】
図１４及び図１５参照  
図１４及び図１５は、密パターン及び疎パターンのレジスト上での投影像の光強度分布図であり、横軸はレジスト上での位置を示し、縦軸は光強度を示しており、また、図１４はベストフォーカス時、図１５はデフォーカス時の分布を示している。
【００２０】
なお、図における曲線Ｉa は密パターンの光強度分布であり、曲線Ｉb は疎パターンの光強度分布であり、このような光強度分布で露光されたレジストを現像した場合、臨界値Ｉ0 を越える強度の露光光で露光された部分が開口部となるレジストパターンが形成される。
【００２１】
図１４に示すベストフォーカス時には、密パターンと疎パターンの焦点深度の違いがレジストパターンに形成される開口部の幅に与える影響は少なくＷa ＝Ｗb となる。
一方、図１５に示すデフォーカス時には、疎パターンの焦点深度が密パターンの焦点深度より浅くなるため、Ｗa ＞Ｗb となり、製品不良の原因となる。
【００２２】
したがって、上述のように、近年多用されはじめた斜入射照明においては、一般にパターン密度が小さくなるほど焦点深度が低下する傾向にあるため、フォーカスマージンの確保が特に問題になる。
【００２３】
そこで、焦点深度を上げる方法の１例として、アシストパターン或いはスキャッタリングバー（ＳＢ）と呼ばれる補助パターンをメインパターンの周辺部に配置することが提案されている（例えば、特許文献１参照）ので、ここで、図１６乃至図１８を参照して上記提案にかかる補助パターンを説明する。
【００２４】
図１６参照  
図１６は、疎パターンに補助パターンを設けた場合のレチクルの要部平面図であり、主パターンＭb に対して主パターンＭb の４つの辺に対向するように補助パターンＳＢz を設けている。
なお、この場合の補助パターンＳＢz はα＝βの正方形パターンであり、露光装置で解像されないサイズに形成される。
【００２５】
図１７参照  
図１７は、このような補助パターンを設けた疎パターンのＣＤ−ＦＯＣＵＳ曲線であり、図１２に示したＣＤ−ＦＯＣＵＳ曲線に重ねて示している。
図から明らかなように、放物線の傾きが緩やかになり、補助パターンＳＢz を設けることにより焦点深度が拡大されていることが分かる。
【００２６】
図１８参照  
図１８は、焦点深度を定めるレジスト寸法の説明図であり、図１７のＣＤ−ＦＯＣＵＳ曲線におけるレジスト寸法は、図１８に示すようにホールの直径で定義している。
【特許文献１】特開２００２−１２２９７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
しかし、上記の提案における補助パターンＳＢz を設けることによる疎パターンの焦点深度の改善は１５％程度であり、密パターンの焦点深度に比べて十分深くなったとはいえず、安定量産を視野に入れたものとは言い難い。
【００２８】
そこで、本発明者は、補助パターンＳＢa1を主パターンＭb の各辺に対向して複数列設けるとともに、長方形パターンとし、且つ、主パターンＭb の対角線上にも正方形の補助パターンＳＢa2を設けることを提案している（必要ならば、特願２００５−１５９０７７参照）。
【００２９】
このような補助パターンと同じ種類の効果を狙う補助パターンの他の配置例を図１９及び図２０を参照して説明する。
図１９参照  
図１９は、補助パターンとして長辺が主パターンの一辺と同じかそれより短い正方形パターンＳＢa2或いは正方形に近い矩形パターンＳＢa1を用いたものであり、２次元的に規則正しく配置された主パターンＭb の密度に応じてＡ〜Ｅの５つのタイプの配置状態を示している。
【００３０】
図２０参照  
図２０は、補助パターンとして長辺が主パターンの一辺より長い線状パターンＳＢb1，ＳＢb2を用いたものであり、この場合も主パターンＭb の密度に応じてＡ〜Ｅの５つのタイプの配置状態を示している。
【００３１】
しかし、図１９に示した補助パターン群と図２０に示した補助パターン群は、同じ効果を達するために設けるものであるが、両者は決して１つの発生ルール（スクリプト）を用いて同時に形成することはできない。
【００３２】
例えば、初歩的な形状を示すＥタイプの比較だけにおいても図２０の内側の補助パターンＳＢb1は主パターンＭb の長辺方向の長さが３倍以上と長く、また、外側の補助パターンＳＢb2は５倍程度であるのに対して、図１９の補助パターンＳＢa1，ＳＢa2の長辺は主パターンＭb の長辺方向の長さが主パターンＭb と同じであるかそれ以下である。
一方、短辺方向の長さに関しては、その関係が逆転し図２０の補助パターンＳＢb1，ＳＢb2の方が図１９に示した補助パターンＳＢa1，ＳＢa2より細くなっているのが特徴である。
【００３３】
このような補助パターンを発生させるためには、主パターンＭb からの距離（スペース）を定義して、発生・配置する方法が一般的であり、さらに主パターンＭb 間のスペースとそれ自身の大きさにより、当該プロセスに支障をきたさない範囲内で配置されるべきである。
【００３４】
故に限られた主パターン間スペースに補助パターンを配置（挿入）するに当たっては、図１９に示した形状の補助パターンＳＢa1，ＳＢa2を挿入する場合は、配置個数としては少なく、一方で、図２０に示した形状の補助パターンＳＢb1，ＳＢb2を挿入する場合は、配置個数としては図１９に示した補助パターンＳＢa1，ＳＢa2で可能な数よりも多くなる。
【００３５】
例えば、Ｂタイプ或いはＣタイプの補助パターンで比較すると、Ｂタイプ同士及びＣタイプ同士はそれぞれ同じ主パターン間スペースであるが、補助パターンサイズの違いと、許容される補助パターンと補助パターン間スペースの違いから挿入される補助パターンの数量が異なっている。
【００３６】
図２１参照  
図２１は、補助パターンの形状の差異による効果を比較したグラフであり、横軸にデザインパターンのピッチを示し、縦軸にレジスト寸法をプロットしている。
但し、縦軸の値はベストフォーカスの時の値を１００％として規格化した値を記載しており、デフォーカスするとレジスト寸法が小さくなることを示し、これは、図１４及び図１５に示した通りである。
【００３７】
そこで、補助パターンＳＢa で囲まれた場合と補助パターンＳＢb で囲まれた場合のデフォーカス時のＣＤ挙動をスルーピッチで比較してみると、補助パターンＳＢb よりも補助パターンＳＢa の方が、プロットとしてばらついているピッチ領域があることが分かる。
【００３８】
この現象は、補助パターン効果のピッチ依存があることを示しており、発生事由としては、配置ルールの切替るようなピッチで生じており、主パターンに対する位置が最適な位置から遠ざかるために発生しており、この現象自体はＳＢ技術の根本的な原理に従うために、回避するのは困難である。
【００３９】
但し、配置ルールの最適化と言う意味で、デフォーカス時のＣＤ変動をピッチ依存無く高水準に保持しつつ、且つピッチ依存無くＣＤ減衰量を一定に保つことができるのか、言換えれば、プロットの起伏量を抑えデフォーカス時に滑らかなカーブが描くことができるのかが補助パターン技術の完成度の尺度となる。
そのような観点でみると、図２０に示した補助パターンＳＢb で囲まれたマスクの方がピッチを通して高い完成度にあると判断できる。
【００４０】
そこで、補助パターンＳＢa 及び補助パターンＳＢb を具体的な回路パターンに配置して効果を比較してみたので、図２２乃至図２６を参照して説明する。
図２２参照  
図２２は、ロジックＬＳＩパターンに補助パターンＳＢa を適用した配置例の説明図であり、図が示すように中央部に補助パターンが配置されない領域が存在する。
【００４１】
図２３参照  
図２３は、ロジックＬＳＩパターンに補助パターンＳＢb を適用した配置例の説明図であり、図が示すように中央部にも細い補助パターンＳＢb が組合わさって配置されている。
【００４２】
図２４参照  
図２４は、ＳＲＡＭレイアウトに補助パターンＳＢa を適用した配置例の説明図であり、図が示すようにセルの内部に複数の補助パターンＳＢa が配置されている。
【００４３】
図２５参照  
図２５は、ＳＲＡＭレイアウトに補助パターンＳＢb を適用した配置例の説明図であり、図が示すように中央部に細い補助パターンＳＢb が一本配置されるに留まっている。
【００４４】
図２６参照  
図２６は、図２２乃至図２５のパターンレイアウトから抽出した主パターンＬ1 ，Ｌ2 ，Ｌ3 ，Ｓ1 ，Ｓ2 のデフォーカス時の寸法の説明図であり、縦軸の値はベストフォーカスの時の値を１００％として規格化した値を記載している。
【００４５】
図から明らかなように、疎パターンであるロジックＬＳＩレイアウトにおける主パターンＬ1 ，Ｌ2 ，Ｌ3 の場合には、補助パターンＳＢa よりも線状の補助パターンＳＢb を配置した方が効果的であることがわかる。
一方、密パターンであるＳＲＡＭレイアウトにおける主パターンＳ1 ，Ｓ2 の場合には、補助パターンＳＢb よりも矩形の補助パターンＳＢa を配置した方が効果的であることがわかる。
【００４６】
このように、本発明者による鋭意研究の結果、パターンレイアウトにより最適な配置方法や配置形状が存在し得るという現象を確認した。
即ち、チップ内に存在し得る種々なパターンに対し、一意で規定される配置ルールを用いるだけではまだまだ不十分であり、安定量産を視野に入れた技術とは言いがたいという問題がある。
【００４７】
したがって、本発明は、解像度を有する照明系の特徴を生かして、パターンの占有密度等に応じて補助パターン配置方法を考慮し、焦点深度を拡大することを目的とする。
【課題を解決するための手段】
【００４８】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解
決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、バイナリマスク型の露光用マスクにおいて、メモリパターンに対する補助パターンが、個々のメモリパターンの辺に対向する辺の長さが前記メモリパターンの辺の長さと同じか或いはそれ以下の長さの矩形パターンからなり、それ以外のパターンに対する補助パターンが、長辺が主パターンの辺より長く且つ長辺と短辺の比が５以上の微細線状パターンからなることを特徴とする。
【００４９】
このように、パターンレイアウトに応じて適切な補助パターンを適材適所配置してやり、例えば、ＳＲＡＭを始めとするメモリのような高密度なパターンレイアウトに対する補助パターンと、それ以外のランダムロジックのような比較的占有率の低いパターンにおいて、レイアウトに応じて最適化された補助パターンの形状及び配置方法を実施し、デバイスチップに存在しうる種々のパターンに対して最大限効果が出る形で種々の補助パターンを配置しているので焦点深度を効果的に広げることができる。
【００５０】
特に、メモリパターンに対する補助パターンを、個々のメモリパターンの辺に対向する辺の長さが前記メモリパターンの辺の長さと同じか或いはそれ以下の長さの矩形パターンとし、また、メモリパターン以外のパターンに対する補助パターンを、長辺が主パターンの辺より長く且つ長辺と短辺の比が５以上の微細線状パターンとすることで焦点深度を効果的に広げることができる。
【００５１】
また、バイナリマスク型の露光マスクの製造方法としては、近接効果補正工程において、設計データからメモリパターンとそれ以外のパターンとを区別して抽出し、抽出したメモリパターンに対する補助パターンとして、個々のメモリパターンの辺に対向する辺の長さが前記メモリパターンの辺の長さと同じか或いはそれ以下の長さの矩形パターンを発生させるとともに、それ以外のパターンに対する補助パターンとして、長辺が主パターンの辺より長く且つ長辺と短辺の比が５以上の微細線状パターンを発生させれば良く、それによって、レイアウトに応じて最適化された補助パターンを設けることができる。
【００５２】
なお、メモリパターンとそれ以外のパターンとの区別は、設計データ中のメモリパターンを囲むメモリ枠の有無によって区別すれば良い。
【００５５】
また、上述の露光マスクを半導体装置の製造工程に用いることによって、設計に忠実な回路パターンを有する半導体装置を再現性良く安定に製造することができる。
【発明の効果】
【００５６】
本発明によればリソグラフィーがもたらす近接効果により、その照明条件が有する焦点深度を、パターンレイアウトを問わず、これまで以上に広くすることができるため、多種多様な配置に存在するパターンに対して適用でき、それによって、プロセスマージンを大きく取ることができるので半導体装置の安定製造に寄与するところが大きい。
【発明を実施するための最良の形態】
【００５７】
本発明は、バイナリマスクにおける近接効果補正工程において、例えば、設計データ中のメモリパターンを囲むメモリ枠の有無によって設計データからメモリパターンとそれ以外のパターンとを区別して抽出し、抽出したメモリパターンとそれ以外のパターンとに対して互いに異なったタイプの補助パターン、特に、メモリパターンに対する補助パターンとしては、個々のメモリパターンの辺に対向する辺の長さがメモリパターンの辺の長さと同じか或いはそれ以下の長さの矩形パターンを、また、メモリパターン以外のパターンに対する補助パターンとしては、長辺が主パターンの辺より長く且つ長辺と短辺の比が５以上の微細線状パターンを発生させるものである。
【実施例１】
【００５８】
ここで、図２乃至図７を参照して、本発明の実施例１のレチクルの製造工程を説明する。
図２及び図３参照  
図２は、本発明の実施例１のレチクルの製造手順を表すフローチャートであり、また、図３はレチクルの製造途中の概略的要部断面図であり、図３を参照しながら図２のフローチャートを説明するが、後述する近接効果補正工程の詳細以外の基本的ステップは従来のレチクルの製造工程と全く同様である。
【００５９】
なお、レチクルとは、一般的にいって、石英ガラス基板上に金属薄膜のパターンが形成されているものをいい、フォトマスクの一種類であり、レチクル上の金属薄膜のパターンは、半導体装置の１チップから数チップ分の回路パターンを形成するためのパターンで構成されていることが多い。
【００６０】
まず、ステップＳ１の設計データ作成工程において、半導体基板上に形成するデバイスパターンの設計データＤ0 、例えば、コンタクトホール等のデバイスパターンの位置や大きさを含むデータを、縮小投影露光の縮小比の逆数だけ相似拡大してレチクル上の金属薄膜のパターンとなる設計データＤ1 を作成する。
【００６１】
次いで、ステップＳ２の設計データ検証工程において、設計データＤ1 が設計ルール通りに作成されているかを検証する。
ここで、設計ルールとは、レチクル上の金属薄膜のパターンを形成する上での制限事項をいい、例えば、金属薄膜パターンの最小線幅の確保、最小パターン間隔確保の排除のための制限事項がある。
【００６２】
そして、設計データＤ1 が設計ルールを満たす場合は、次のステップＳ３の近接効果補正工程に進み、一方、設計データＤ1 が設計ルールを満たさない場合は、ステップＳ８の設計データ修正工程に進み、修正された設計データＤ1 が設計ルールを満たすまで繰り返す。
この設計データ修正工程は、設計ルールを満たさない設計データ部分について、設計ルールに合うように、設計データＤ1 を修正する工程である。
【００６３】
次いで、ステップＳ３の近接効果補正工程の詳細は後述するが、この近接効果補正工程において、光近接効果を考慮して設計データＤ1 を変形するとともに、焦点深度を高めるための補助パターンを発生させる。
【００６４】
即ち、レチクルに対して照明をあてると、レチクル上の金属薄膜パターンの投影像が得られ、この投影像をレンズに通すと縮小投影像が得られるが、レチクル上の金属薄膜パターンサイズが、照明光の波長に近づくと、所謂、光の近接効果により、その縮小投影像は、金属薄膜パターンの完全な相似形ではなくなる。
【００６５】
そこで、レチクル上の金属薄膜パターンを変形させて、縮小投影影像が変形前の金属薄膜パターンと相似形となるように、変形前の金属薄膜パターンを形成するための設計データを補正する必要がある。
【００６６】
次いで、ステップＳ４の近接効果補正検証工程において、補正した設計データＤ3 が、予定した縮小投影影像を得るのに適切であるか否かを検証し、設計データの補正が適切である場合は、次のステップ５の露光パターン形成工程に進み、一方、設計データＤ3 が適切でない場合は、ステップ９の補正パラメータ修正工程へ進み、補正した設計データＤ3 が適切な設計データになるまで繰り返す。
【００６７】
次いで、ステップ５の露光パターン形成工程においては、補正を行った設計データＤ3 を用いて、図形描画装置の電子ビームを操作して、図３に示すように、石英ガラス基板１１上にＣｒ或いはＭｏＳｉ2 等の金属薄膜１２を介して設けた電子線レジスト膜１３に電子ビーム１４によってパターンを描画し、現像することによってレジストパターン１５を形成する。
【００６８】
次いで、ステップ６の線幅検証工程において、レジストパターン１５の線幅を例えば、ＣＤ−ＳＥＭ等の測長器を用いて検証し、レジストパターン１５の線幅が規格値以内であれば、ステップ７のエッチングによる金属薄膜形成工程へ進む。
【００６９】
一方、レジストパターン１５の線幅が規格値以内でなければ、ステップ１０の露光条件の変更工程へ進む。
この露光条件の変更工程において、露光パターン形成工程で形成されたレジストパターン１５の線幅を規格値以内に納めるために、電子ビーム露光装置の電子ビームの露光条件を変更する工程である。
【００７０】
但し、電子ビームの露光条件だけでは、レジストパターン１５の線幅を規格値以内に納めることができないと判断するときは、逆上ってステップＳ９の補正パラメータの修正工程まで戻り、改めて、近接効果補正工程を行う。
【００７１】
次いで、ステップ７のエッチングによる金属薄膜パターン形成工程において、線幅が規格値以内であると判定されたレジストパターン１５をマスクに、金属薄膜１２をエッチングして、金属薄膜パターン１６を形成し、最後に、レジストパターン１５をアッシングにより除去することによって、レチクル１０が完成して全ての工程が終了する。
【００７２】
次に、図４乃至図７を参照して、本発明の実施例１の特徴点であるステップ３の近接効果補正工程を詳述する。
図４参照  
図４は、図２に示したステップ３の近接効果補正工程の詳細を示したフローチャートである。
まず、ステップＳ３1 の設計データの初期処理工程において、デバイスパターンの設計データＤ0 の初期処理を行って、設計データＤ1 としたのち、ステップＳ３2 の対象図形の抽出工程において、補正対象となる図形を順次抽出する。
【００７３】
なお、初期処理においては、次のような処理を含む。
ＬＳＩを製造するための設計データは、１つの素子もしくは１つの層のためのデータだけではなく、ＬＳＩとして成立しうる全素子もしくは全層の設計データを含むのが一般的であるので、これらの多種多様なデータの中から、当該レチクルを作成するための、言い換えれば、目的としているレイヤのみが処理されるように選択し設定する工程である。
【００７４】
次いで、ステップＳ３3 の抽出結果の判定工程において、抽出した図形がＳＲＡＭ等のメモリパターンであるか、或いは、ロジックＬＳＩパターン等のメモリパターン以外のパターンであるか否かを判定し、メモリパターンの場合にはＳ系統の処理工程に進み、メモリパターン以外の場合にはＬ系統の処理工程に進む。
なお、この時の判定は、設計データ中のＳＲＡＭ枠等のメモリ枠の有無により行う。
【００７５】
図５も併せて参照  
Ｌ系統においては、まず、ステップＳ３41の微細線状ＳＢ発生工程において、抽出した設計データＤ1 に対して、設計データＤ1 による主パターンＭ1 の四方を囲むように各３本の線状補助パターンＳＢ1 を発生する。
なお、線状補助パターンＳＢb1は、設計データＤ1 による主パターンＭ1 の一辺を０．１μｍとすると、例えば、０．１μｍ×０．０６μｍのサイズとし、露光の際に解像されない大きさとする。
【００７６】
次いで、ステップＳ３42の検査工程において、発生させた線状補助パターンＳＢb1同士の投影像、或いは、設計データＤ1 による主パターンＭ1 と線状補助パターンＳＢb1の投影像が干渉するか否かのスペースチェックを行い、干渉する場合には干渉しないように新たに線状補助パターンＳＢb1を発生させ、干渉しない場合には、次のステップＳ３43の微細線状ＳＢ延伸工程に進む。
【００７７】
なお、図においては、微細線状補助パターンＳＢb1を各３本発生させているが、この本数は、トレードオフの関係にある作業時間と焦点深度改善効果との関係から決定すれば良く、２本の場合にはスループットが向上するが焦点深度改善効果は低く、一方、４本以上にすると焦点深度改善効果は高くなるが、スループットが大幅に低下する。
【００７８】
次いで、ステップＳ３43の微細線状ＳＢ延伸工程において、発生させた線状補助パターンＳＢb1を延伸して、例えば、０．５μｍ×０．０６μｍの微細線状補助パターンＳＢb2とＳＢb3とする。
この時対向するＳＢb2とＳＢb3の距離が露光のＥＣＲに解像されないような状況であれば、延伸工程時にＳＢb2とＳＢb3は交差や結合しても良い。
【００７９】
次いで、ステップＳ３44の検査工程において、発生させた微細線状補助パターンＳＢb2とＳＢb3の投影像が互いに干渉するか否かのスペースチェックを行い、干渉する場合には干渉しないサイズの微細線状補助パターンＳＢb2とＳＢb3を発生させ、干渉しない場合には、次のステップＳ３6 のＯＰＣ工程に進む。
なお、微細線状補助パターンＳＢb2とＳＢb3の投影像が互いに干渉した場合、干渉部における露光量が多くなり、本来解像されないはずの補助パターンが解像されて製品欠陥発生の原因となる。
【００８０】
図６も併せて参照  
一方、Ｓ系統においては、まず、ステップＳ３51のプレバイアス工程において、設計データＤ1 を４辺を伸長して設計データＤ2 を得たのち、ステップＳ３52の直交直角ＳＢ発生工程において、設計データＤ2 による主パターンＭ2 の各辺に対向するように各２個の矩形補助パターンＳＢa1を発生させる。
なお、この場合の矩形補助パターンＳＢa1は、設計データＤ2 による主パターンＭ2 の一辺を０．１μｍとすると、例えば、０．１２μｍ×０．１０μｍのサイズとし、露光の際に解像されない大きさとする。
【００８１】
次いで、ステップＳ３53の検査工程において、発生させた矩形補助パターンＳＢa1同士の投影像、或いは、設計データＤ2 による主パターンＭ2 と矩形補助パターンＳＢa1の投影像が干渉するか否かのスペースチェックを行い、干渉する場合には干渉しないように間隔を狭くしたり或いは短辺の長さを短くしたサイズの矩形補助パターンＳＢa1を発生させ、干渉しない場合には、次のステップＳ３54の指針枠発生工程に進む。
【００８２】
次いで、ステップＳ３54の指針枠発生工程において、設計データＤ2 による主パターンＭ2 を中心とする大きさが可変の指針枠Ｆを発生させる。
【００８３】
図７も併せて参照  
次いで、ステップＳ３55の斜めＳＢ発生工程において、指針枠Ｆの内部にこの指針枠Ｆと１頂点を共有する正方形状の矩形補助パターンＳＢa2を発生させる。
なお、この矩形補助パターンＳＢa2は、例えば、０．１１μｍ×０．１１μｍのサイズとする。
【００８４】
次いで、ステップＳ３56の検査工程において、発生させた矩形補助パターンＳＢa2と矩形補助パターンＳＢa1同士の投影像、或いは、設計データＤ2 による主パターンＭ2 と矩形補助パターンＳＢa2の投影像が干渉するか否かのスペースチェックを行い、干渉する場合にはステップＳ３54の指針枠発生工程に戻り、指針枠Ｆのサイズを拡大したり、或いは、矩形補助パターンＳＢa2のサイズを変更し、干渉が生じなくなるまで繰り返し、干渉しない場合には、次のステップＳ３6 のＯＰＣ工程に進む。
なお、ステップＳ３6 のＯＰＣ工程について、Ｓ系統について説明するが、Ｌ系統についても基本的なフロー及び処理原理は同じである。
【００８５】
次いで、ステップＳ３6 のＯＰＣ工程において、設計データＤ2 による主パターンＭ2 による投影像が目標とするデバイスパターンの平面形状と一致するように設計データＤ2 による主パターンＭ2 にのみ拡大処理を行い設計データＤ3 とする。
なお、矩形補助パターンＳＢa1，ＳＢa2については、拡大処理を行わない。
また、Ｌ系統の場合には、ＳＢb2，ＳＢb3については、拡大処理を行わない。
【００８６】
次いで、ステップＳ３7 の検査工程において、設計データＤ3 、矩形補助パターンＳＢa1，ＳＢa2の位置情報も含む設計データＤa1, Ｄa2、Ｌ系統の主パターンに関する設計データＤ4 、及び、微細線状補助パターンＳＢb1，ＳＢb2の位置情報も含む設計データＤb1, Ｄb2が、レチクルの実際の製造工程で寸法保証できるデータであり、且つ、露光によって所望のレジスト寸法を得ることができるデータであるか否かをシミュレーションにより判定する。
【００８７】
判定の結果、寸法保証ができる場合には、次のステップＳ３8 の出力データ抽出工程に進み、一方、寸法保証ができない場合には、ステップＳ３6 のＯＰＣ工程に戻り、寸法保証ができるまでＯＰＣ工程を繰り返す。
【００８８】
次いで、ステップＳ３8 の出力データ抽出工程において、寸法保証が可能となった設計データＤ3 ，Ｄ4 ，Ｄa1, Ｄa2，Ｄb1, Ｄb2を抽出し、ステップＳ３の一連の近接効果補正工程を終了し、図２に示したステップＳ４の近接効果補正検証工程に進む。
【００８９】
なお、Ｓ３6 におけるＯＰＣ処理は、主パターンＭ1 ，Ｍ2 をサイジングする工程であり、続くＳ３7 工程は、サイジング後に実際の所望の寸法がでる形状もしくはサイズに補正されているか否かチェックする工程である。
【００９０】
また、Ｓ４は、レチクル作成時の近接効果補正であり、即ち、Ｓ３6 は処理対象がウェハ上のレジストに転写した時に、レジストが所望の寸法を出すことを目的とする処理工程であり、Ｓ４は、レチクル作成プロセスにおいて石英ガラス基板上に金属薄膜を有するレチクル１０自体が所望の寸法を出すための処理を行う工程である。
【００９１】
以上、説明したように、本発明の実施例１においてはＳＲＡＭ等の高密度のパターンに対する補助パターンとしては、主パターンの辺の長さと同じか或いは短い長さの長辺を有する正方形或いは長方形の矩形補助パターンＳＢa を用い、また、ロジックＬＳＩ等の低密度のパターンに対する補助パターンとしては、主パターンの辺の長さより長い長辺を有する微細線状補助パターンＳＢb を用いているので、デバイスチップに存在しうる種々のパターンに対して最大限効果が出る形で種々の補助パターンを配置することができ、それによって、焦点深度を効果的に広げることができる。
なお、微細線状補助パターンＳＢb の長辺と短辺の比は５以上であることが望ましい。  
【００９２】
また、対象図形の抽出工程において、設計データにおけるＳＲＡＭ枠等のメモリ枠の有無を利用しているので、何方の補助パターンを発生させるかを一義的に且つ簡単に決定することができる。
【実施例２】
【００９３】
次に、図８を借用して、本発明の実施例２の半導体装置の製造工程を説明する。
再び、図８参照  
まず、半導体基板３１上にＳｉＯ2 膜３２を堆積し、その上にレジスト３３を塗布したのち、上記の実施例１の手法で作成したＬ系統かＳ系統かに応じて異なった補助パターンを設けたレチクル４１に照明４２を照射し、レチクル４１に設けた光透過部を透過した光を投影レンズ４３で集光して、レジスト３３を露光することによって、レジスト３３の光照射部３４が硬化させる。
【００９４】
次いで、現像処理を行うことによって硬化した光照射部３４を除去してレジストパターン３５を形成したのち、レジストパターン３５をマスクとしてＳｉＯ2 膜３２をエッチングしてコンタクトホール３６を形成し、最後に、レジストパターン３５をアッシングにより除去する。
【００９５】
この時、実施例１の手法で作成したレチクルを使用しているので、設計に忠実な回路パターン（図８の場合にはコンタクトホール）が形成され、このような、一連のフォトリソグラフィー工程において、実施例１の手法で作成した各種のレチクルを組み合わせて用いることによって、再現性良く且つ安定に微細回路パターン有する半導体装置を形成することができる。
【００９６】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、矩形補助パターン及び微細線状補助パターンのサイズ及び形状は、使用する露光光源の波長或いはフォトレジストの感度等により適宜変更されるものである。
【００９７】
また、上記の各実施例は、近年多用されているＫｒＦ光源露光装置においてバイナリーマスクを用いることを前提としているが、今後多用され始めるＡｒＦ光源露光装置、更には液浸型ＡｒＦ露光装置において位相シフト型マスク、例えば、ハーフトーンマスクを用いる場合にも十分効果を現し、より好ましいものである。
【００９８】
また、上記の各実施例においては、ＳＲＡＭ用のレチクルとして説明しているが、ＳＲＡＭに限られるものではなく、ＤＲＡＭ、ＦｅＲＡＭ、ＲＯＭ等の規則的パターンが並ぶメモリセル領域を有する各種の半導体装置に適用されるものである。
【産業上の利用可能性】
【０１００】
本発明の活用例としては、ＳＲＡＭが典型的なものであるが、ＤＲＡＭ、ＦｅＲＡＭ、ＭＲＡＭ、ＲＯＭ等の各種のメモリデバイスを製造するためのレチクルの対しても適用されるものであり、さらには、レチクル以外の近接露光マスク等の他の露光用マスクにも適用されるものである。
【図面の簡単な説明】
【０１０１】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１のレチクルの製造手順を表すフローチャートである。
【図３】レチクルの製造途中の概略的要部断面図である。
【図４】図２に示したステップ３の近接効果補正工程の詳細を示したフローチャートである。
【図５】Ｌ系統における補助パターン発生工程の説明図である。
【図６】Ｓ系統における途中までの補助パターン発生工程の説明図である。
【図７】Ｓ系統における図６以降の補助パターン発生工程及びＯＰＣ工程の説明図である。
【図８】従来の半導体装置の製造工程の説明図である。
【図９】装置起因のフォーカスズレの説明図である。
【図１０】基板の反りによるフォーカスズレの説明図である。
【図１１】基板の凹凸によるフォーカスズレの説明図である。
【図１２】密パターンと疎パターンのＣＤ−ＦＯＣＵＳ曲線である。
【図１３】ＣＤ−ＦＯＣＵＳ曲線を得るためにレチクルに設けた開口部からなる密パターンと疎パターンの一例を示す配置図である。
【図１４】ベストフォーカス時の密パターン及び疎パターンのレジスト上での投影像の光強度分布図である。
【図１５】デフォーカス時の密パターン及び疎パターンのレジスト上での投影像の光強度分布図である。
【図１６】疎パターンに補助パターンを設けた場合のレチクルの要部平面図である。
【図１７】補助パターンを設けた疎パターンのＣＤ−ＦＯＣＵＳ曲線である。
【図１８】焦点深度を定めるレジスト寸法の説明図である。
【図１９】矩形補助パターンＳＢa1，ＳＢa2の配置状態の説明図である。
【図２０】線状補助パターンＳＢb1，ＳＢb2の配置状態の説明図である。
【図２１】補助パターンの形状の差異による効果の説明図である。
【図２２】ロジックＬＳＩパターンに補助パターンＳＢa を適用した配置例の説明図である。
【図２３】ロジックＬＳＩパターンに補助パターンＳＢb を適用した配置例の説明図である。
【図２４】ＳＲＡＭレイアウトに補助パターンＳＢa を適用した配置例の説明図である。
【図２５】ＳＲＡＭレイアウトに補助パターンＳＢb を適用した配置例の説明図である。
【図２６】図２２乃至図２５のパターンレイアウトから抽出した主パターンＬ1 ，Ｌ2 ，Ｌ3 ，Ｓ1 ，Ｓ2 のデフォーカス時の寸法の説明図である。
【０１０２】
１０  レチクル
１１  石英ガラス基板
１２  金属薄膜
１３  電子線レジスト膜
１４  電子ビーム
１５  レジストパターン
１６  金属薄膜パターン
３１  半導体基板
３２  ＳｉＯ2 膜
３３  レジスト
３４  光照射部
３５  レジストパターン
３６  コンタクトホール
４１  レチクル
４２  照明
４３  投影レンズ
５１  半導体基板
５２  素子分離領域
５３  ゲート絶縁膜
５４  ゲート電極
５５  エクステンション領域
５６  サイドウォール
５７  ソース・ドレイン領域
５８  層間絶縁膜
５９  レジスト
【図１】
0004790350.tif 000002
【図２】
0004790350.tif 000003
【図３】
0004790350.tif 000004
【図４】
0004790350.tif 000005
【図５】
0004790350.tif 000006
【図６】
0004790350.tif 000007
【図７】
0004790350.tif 000008
【図８】
0004790350.tif 000009
【図９】
0004790350.tif 000010
【図１０】
0004790350.tif 000011
【図１１】
0004790350.tif 000012
【図１２】
0004790350.tif 000013
【図１３】
0004790350.tif 000014
【図１４】
0004790350.tif 000015
【図１５】
0004790350.tif 000016
【図１６】
0004790350.tif 000017
【図１７】
0004790350.tif 000018
【図１８】
0004790350.tif 000019
【図１９】
0004790350.tif 000020
【図２０】
0004790350.tif 000021
【図２１】
0004790350.tif 000022
【図２２】
0004790350.tif 000023
【図２３】
0004790350.tif 000024
【図２４】
0004790350.tif 000025
【図２５】
0004790350.tif 000026
【図２６】
0004790350.tif 000027