(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の電極と、
前記第１の電極と所定間隔離間して形成され、少なくとも１つの開口部を有する第２の電極と、
前記第２の電極に接続され、前記第２の電極を駆動するアクチュエータ層と、
前記第２の電極の下方で、前記少なくとも１つの開口部に対応して形成された少なくとも１つのダミーパターンと
を具備し、
前記ダミーパターンは、前記アクチュエータ層により前記第２の電極が駆動されたとき、前記開口部内に挿入されることを特徴とする半導体装置。
【請求項２】
前記第１の電極と第２の電極の間に形成された少なくとも１つのダミーパターンをさらに具備することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記アクチュエータ層は、前記第２の電極が形成された支持部と、前記支持部に接続されたアクチュエータ部とを具備することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記アクチュエータ部は、圧電体膜と、前記圧電体膜に電圧を印加する第３、第４の電極を具備することを特徴とする請求項２記載の半導体装置。
【請求項５】
半導体基板上に少なくとも１つのダミーパターンを形成し、
前記ダミーパターンを充填材により覆い、
前記充填材の表面を前記ダミーパターンと同等の高さに平坦化し、
前記充填材上にアクチュエータ層を形成し、
前記アクチュエータ層の前記充填材と対応する位置に第１の開口部を形成し、
前記第１の開口部から前記充填材を除去し、
前記ダミーパターンに対応する位置に前記ダミーパターンが挿入可能な少なくとも１つの第２の開口部を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＭＥＭＳ（Micro-Electro-Mechanical Systems）素子を有する半導体装置とその製造方法に関する。
【背景技術】
【０００２】
近年、シリコン基板上に半導体の製造工程を用いて形成された微小な可動部を有するＭＥＭＳ素子が開発されている。このＭＥＭＳ素子は、例えば可変容量、インダクタ、スイッチ、センサ、ジャイロスコープ、ミラーデバイス等に適用されている。ＭＥＭＳ素子を構成するアクチュエータとしては、例えば静電気を利用するものや圧電体膜を利用するものがあり、これらアクチュエータを用いた可変容量やリレーが開発されている（例えば特許文献１及び２参照）。
【０００３】
ところで、例えば圧電体膜を含むアクチュエータを用いた可変容量は、下部電極の上方にアクチュエータ層が設けられ、このアクチュエータ層の上に上部電極が設けられる。この上部電極と下部電極は平行であることが理想的であり、且つ一定間隔離間して配置されることが好ましい。しかしながら、以下に説明するように、このような理想的な形状の可変容量を構成することは難しい。
【０００４】
上記可変容量は、次のようにして製造される。先ず、基板上に絶縁膜を堆積し、この絶縁膜の上に下部電極としての第1の電極を形成する。この後、層間絶縁膜を形成し、この層間絶縁膜に第１の電極を露出する開口部を形成する。次いで、全面に犠牲層となる充填材料を堆積する。次に、この充填材料を平坦化し、充填材料により開口部を埋め込む。平坦化の方法としては、反応性イオンエッチング（ＲＩＥ）、若しくは化学的機械研磨（ＣＭＰ）が用いられる。膜厚の均一性を確保するためには、ＣＭＰの方が好ましい。この後、犠牲層上を含む層間絶縁膜上に圧電体膜を含むアクチュエータ層が形成される。次いで、アクチュエータ層の犠牲層に対応する部分上に上部電極としての第２の電極が形成される。最後に、犠牲層が除去される。
【０００５】
しかし、ＣＭＰにより犠牲層を平坦化する際、開口部が広いパターンである場合、ディッシング（dishing）と呼ばれる現象が発生する。このため、開口部に充填された犠牲層の表面が凹型にオーバーエッチングされてしまう。このように、犠牲層表面が窪んだ形状になると、最終的に犠牲層をエッチングした場合、アクチュエータ層が開口部内に垂れ下がり、第２の電極と第１の電極を平行に配置することができないとともに、第１、第２の電極の相互間隔が設計値より狭くなり、所要の容量を得ることが困難となる。さらに、第２電極の可動範囲が小さくなるという問題もある。
【０００６】
また、犠牲層表面にディッシングが生じている場合、犠牲層をエッチングする際にも問題が生じる可能性がある。すなわち、犠牲層をエッチングする際、しばしばウェットエッチングが用いられる。アクチュエータ層が開口部内に垂れ下がり、第２の電極と第１の電極の間隔が狭くなっていると、このウェットエッチングの終盤において、表面張力によるスティッキングといわれる現象が起こり、アクチュエータ層が第１の電極が張り付いてしまうという問題がある。
【特許文献１】米国特許公報第６３７７４３８号明細書
【特許文献２】米国特許公報第６３５９３７４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、アクチュエータ層と基板との距離を所定の間隔に保持することが可能な半導体装置とその製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明の半導体装置の態様は、半導体基板上に形成された第１の電極と、前記第１の電極と所定間隔離間して形成され、少なくとも１つの開口部を有する第２の電極と、前記第２の電極に接続され、前記第２の電極を駆動するアクチュエータ層と、前記第２の電極の下方で、前記少なくとも１つの開口部に対応して形成された少なくとも１つのダミーパターンとを具備し、前記ダミーパターンは、前記アクチュエータ層により前記第２の電極が駆動されたとき、前記開口部内に挿入されることを特徴とする。
【０００９】
本発明の半導体装置の製造方法の態様は、半導体基板上に少なくとも１つのダミーパターンを形成し、前記ダミーパターンを充填材により覆い、前記充填材の表面を前記ダミーパターンと同等の高さに平坦化し、前記充填材上にアクチュエータ層を形成し、前記アクチュエータ層の前記充填材と対応する位置に第１の開口部を形成し、前記第１の開口部から前記充填材を除去し、前記ダミーパターンに対応する位置に前記ダミーパターンが挿入可能な少なくとも１つの第２の開口部を形成することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、アクチュエータ層と基板との距離を所定の間隔に保持することが可能な半導体装置とその製造方法を提供できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１３】
（第１の実施形態）
図１、図２は、第１の実施形態に係る半導体装置、例えば可変容量を示すものであり、図１は平面図、図２は図１のＩＩ−ＩＩ線に沿った断面図である。
【００１４】
図１、図２において、例えばシリコンからなる半導体基板１１の上に絶縁膜１２が形成され、この絶縁膜１２の上に第１の電極としての下部電極１３が形成されている。この下部電極１３の周囲は層間絶縁膜１４に覆われ、中央部は、層間絶縁膜１４に形成された開口部１４ａにより露出されている。この開口部１４ａ内の下部電極１３上には、微細な柱状の複数のダミーパターン１５が形成されている。
【００１５】
また、層間絶縁膜１４の上には、開口部１４ａを跨いでアクチュエータ層１６が形成されている。このアクチュエータ層１６は、下部電極１３と対応する中央部に例えば絶縁膜により構成された支持部１６−１を有し、この支持部１６−１の両側に支持部１６−１と機械的に接続されたアクチュエータ部１６−２、１６−３を有している。このアクチュエータ部１６−２、１６−３は、絶縁膜１６ａ、第１電極１６ｂ、圧電体膜１６ｃ、第２電極１６ｄ、絶縁膜１６ｅが順次積層されて構成されている。第１電極１６ｂ、第２電極１６ｄは、圧電体膜１６ｃに電圧を印加する。
【００１６】
アクチュエータ部１６−２、１６−３の上で、前記層間絶縁膜１４に対応する部分には層間絶縁膜１７が形成され、支持部１６−１の上で、前記下部電極１３に対応する部分には、第２の電極としての上部電極１８が形成されている。上部電極１８の平行する辺の両側に位置するアクチュエータ部１６−２、１６−３及び絶縁膜１７で、前記開口部１４ａと対応する部分には、アクチュエータ部１６−２、１６−３及び絶縁膜１７を貫通して開口部１４ａに連通する複数の開口部１９が形成されている。また、上部電極１８の、前記ダミーパターン１５と対応する部分には、支持部１６−１を貫通して開口部１４ａに連通する複数の開口部２０が形成されている。
【００１７】
圧電体膜１６ｃの材料としては、例えばＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ＡｌＮ，ＺｎＯ，ＰｂＴｉＯ，ＢＴＯ（ＢａＴｉＯ3）等のセラミック圧電体材料を適用できる。
【００１８】
アクチュエータ層１６に電圧を供給する下部電極１６ｂ、及び上部電極１６ｄの材料としては、例えば、（ａ）Ｐｔ，Ｓｒ，Ｒｕ，Ｃｒ，Ｍｏ，Ｗ，Ｔｉ，Ｔａ，Ａｌ，Ｃｕ，Ｎｉからなる材料群のうちいずれか１つからなる材料、（ｂ）前記材料群のうち少なくとも１つを含む窒化物、（ｃ）前記材料群のうち少なくとも１つを含む導電性酸化物（例えばＳｒＲｕＯ）、（ｄ）前記材料群から選ばれた材料からなる化合物、（ｅ）前記（ａ）乃至（ｄ）から選ばれた材料を積層したもの等を適用できる。
【００１９】
絶縁膜１６ａ、１６ｅの材料としては、例えばＳｉＮからなる単層、ＳｉＯ2からなる単層、Ａｌ2Ｏ3からなる単層、ＳｉＮ／ＳｉＯ2からなる積層、ＳｉＮ／Ａｌ2Ｏ3からなる積層等を適用できる。
【００２０】
可変容量の第１の電極１３の材料としては、例えば、Ｗ，Ａｌ，Ｃｕ，Ａｕ，Ｔｉ，Ｐｔ，ポリシリコン等を適用できる。第１の電極層１３の低抵抗化を図るにはＷが望ましい。また、第１の電極層１３の材料としてポリシリコンを使用する場合は、第１の電極層１３上にシリサイド層を設けるのが望ましい。その他、第１の電極層１３の材料として、Ｃｏ，Ｎｉ，Ｓｉ，Ｎのいずれかが含まれていてもよい。
【００２１】
第２の電極１８の材料としては、例えば、Ｗ，Ａｌ，Ｃｕ等を適用できる。
【００２２】
第１の電極１３及び第２の電極１８の材料は、同じ材料で形成してもよいし、異なる材料で形成してもよい。また、アクチュエータ部１６−２、１６−３の下部電極１６ｂ及び上部電極１６ｄは、同じ材料でもよいし、異なる材料でもよい。また、下部電極１６ｂの下の絶縁膜１６ａ、上部電極１６ｄ上の絶縁膜１６ｅは、同じ材料でもよいし、異なる材料でもよい。
【００２３】
図３は、アクチュエータ層１６に電圧を印加した状態を示している。アクチュエータ層１６は電圧が印加されると、その中央部が下部電極１３方向に変形される。これに伴い、各開口部２０内にダミーパターン１５が浸入される。図３は、上部電極１８がアクチュエータ層１６により駆動され、下部電極１３に接した最大容量の状態を示しており、図２は、最小容量の状態を示している。
【００２４】
次に、図４乃至図２１を用いて、上記可変容量の製造方法について説明する。
【００２５】
先ず、図４に示すように、基板１上に絶縁膜１２が形成される。この絶縁膜１２は、例えばシリコン酸化膜である。この絶縁膜１２の上に上記材料により下部電極１３が形成される。
【００２６】
次いで、図５に示すように、全面に例えばＴＥＯＳを用いて層間絶縁膜１４が形成される。この後、図６に示すように、層間絶縁膜１４が例えばＲＩＥによりエッチングされ、開口部１４ａが形成される。
【００２７】
次に、図７に示すように、開口部１４ａにより露出された下部電極１３の上に、例えばシリコン窒化膜により複数のダミーパターン１５が形成される。すなわち、例えば開口部１４ａ内に電気的に不活性な材料、例えばシリコン窒化膜を堆積した後、ダミーパターン１５に対応したレジストパターンを形成し、このレジストパターンをマスクとして、ＲＩＥによりシリコン窒化膜がエッチングされ、ダミーパターン１５が形成される。
【００２８】
ダミーパターン１５の形成位置は、開口部１４ａのほぼ中央部であり、ダミーパターン１５の数は、後のＣＭＰ工程において、犠牲層としての充填材にディッシングが生じない程度で、下部及び上部電極の面積を低減しない程度であればよい。したがって、開口部１４ａの中央部に少なくとも１つのダミーパターンを形成すればよい。また、ダミーパターン１５の高さは、層間絶縁膜１４の高さとほぼ等しいか僅かに高い程度であればよく、厳密な精度は要求されない。
【００２９】
この後、図８に示すように、全面に充填材２１が堆積される。この充填材２１の材料は、ダミーパターン１５、下部電極と十分な選択比を得ることができればよく、例えばポリシリコンやアモルファスシリコンを適用できる。
【００３０】
次に、図９に示すように、ダミーパターン１５及び層間絶縁膜１４をストッパーとして、充填材２１がＣＭＰにより平坦化され、開口部１４ａが充填材２１により充填される。
【００３１】
次いで、図１０に示すように、充填材２１、層間絶縁膜１４の上にアクチュエータ層１６が形成される。このアクチュエータ層１６は、前述したように、支持部１６−１、アクチュエータ部１６−２，１６−３により構成されている。アクチュエータ部１６−２，１６−３は、図２に示すように、絶縁膜１６ａ、下部電極１６ｂ、圧電体膜１６ｃ、上部電極１６ｄ、絶縁膜１６ｅが順次されて形成される。また、支持部１６−１は、例えばアクチュエータ部１６−２，１６−３の製造工程から下部電極１６ｂ、上部電極１６ｄを除いて形成される。或いは、アクチュエータ部１６−２，１６−３の製造工程から絶縁膜１６ａ、下部電極１６ｂ、上部電極１６ｄ、絶縁膜１６ｅを除き、圧電体膜１６ｃのみにより形成される。
【００３２】
この後、図１１に示すように、アクチュエータ層１６の上に層間絶縁膜１７が形成される。次に、図１２に示すように、層間絶縁膜１７がエッチングされ、上部電極を形成するためのパターンが形成される。すなわち、このパターンは、支持部１６−１の上面を露出する複数の開口部１７ａと、これら開口部１７ａの相互間に形成されたマスク部１７ｂが形成される。これらマスク部１７ｂはダミーパターン１５に対応し、ダミーパターン１５より若干大きなパターンとなっている。
【００３３】
次いで、図１３に示すように、層間絶縁膜上に上部電極１８の電極材料１８ａが形成される。この後、図１４に示すように、電極材料１８ａがＣＭＰにより平坦化され、上部電極１８が形成される。
【００３４】
この後、図１５に示すように、レジストパターン２２が形成される。このレジストパターン２２は、図１、図２に示す開口部１９に対応した開口パターン２２ａを有している。このレジストパターン２２をマスクとして、層間絶縁膜１７、及びアクチュエータ層１６（アクチュエータ部１６−２、１６−３）の一部がエッチングされる。この結果、図１６に示すように、開口部１９が形成される。
【００３５】
次いで、図１７に示すように、レジストパターン２２が除去される。  
この後、図１８に示すように、開口部１９を介して例えば充填材２１がウェットエッチングにより除去され、層間絶縁膜１４内に開口部１４ａが形成される。充填材２１の除去方法は、ウェットエッチングに限定されるものではない。充填材２１が例えばポリシリコンの場合、ケミカルドライエッチング（ＣＤＥ）を用いて除去することも可能である。
【００３６】
次に、図１９に示すように、上部電極１８と、開口部１９を除く領域にレジストパターン２３が形成される。  
図２０に示すように、このレジストパターン２３及び上部電極１８をマスクとして、例えばＲＩＥにより、層間絶縁膜１７及び支持部１６−１が除去され、ダミーパターン１５に対応した開口部２０が形成される。これと共に、層間絶縁膜１７、アクチュエータ層１６のうち、開口部１４ａの長手方向に沿った両端部が、開口部１４ａの短手方向の幅より若干内側で平行に除去される。このため、図１に示すように、アクチュエータ層１６が開口部１４ａを跨ぐように形成される。
【００３７】
最後に、図２１に示すように、レジストパターン２３が例えばアッシングにより除去される。
【００３８】
尚、上記製造方法は、ダミーパターンを残したが、ダミーパターンを除去しても構わない。
【００３９】
上記第１の実施形態によれば、下部電極１３上に複数のダミーパターン１５を形成し、このダミーパターン１５により、充填材をＣＭＰにより平坦化する際、開口部１４ａ内に充填される充填材の表面にディッシングが生じることを防止している。したがって、アクチュエータ層１６、上部電極１８を下部電極１３と平行、且つ下部電極１３から一定距離離間して配置することができる。このため、所定の特性を有する可変容量を形成することができる。
【００４０】
さらに、充填材をウェットエッチングにより除去する際、ダミーパターン１５によりアクチュエータ層１６を支持している。このため、スティッキングの発生を防止できる。
【００４１】
また、上部電極１８、及びアクチュエータ層１６に複数の開口部１９、２０が形成されている。このため、上部電極１８の質量を軽減でき、慣性モーメントを低減できる。しかも、上部電極１８の駆動時、開口部１９、２０を介して空気が移動するため、空気抵抗を低減できる。したがって、上部電極１８の駆動力を軽減でき、上部電極１８を高周波信号により容易に駆動することができる。
【００４２】
さらに、ダミーパターン１５は、上部電極１８のガイドとしての効果も有している。このため、アクチュエータ層１６が駆動された際、上部電極１８の横方向の振動を抑制することができ、機械的、電気的特性を向上できる。
【００４３】
（第２の実施形態）
次に、図２２乃至図２９を参照して、第２の実施形態について説明する。
【００４４】
第１の実施形態では、上部電極１８に開口部２０を形成したが、第２の実施形態では開口部を形成しない。第２の実施形態において、図１から図１１までの製造工程は第１の実施形態と同様であるため説明は省略する。
【００４５】
図２２において、層間絶縁膜１７の上部電極形成領域に対応して開口部１７ｃが形成される。この開口部１７ｃによりアクチュエータ層１６が露出される。  
次に、図２３に示すように、層間絶縁膜上に上部電極１８の電極材料１８ａが形成される。この後、図２４に示すように、電極材料１８ａがＣＭＰにより平坦化され、上部電極１８が形成される。
【００４６】
この後、図２５に示すように、レジストパターン２２が形成される。このレジストパターン２２は、図１、図２に示す開口部１９に対応した開口パターン２２ａを有している。このレジストパターン２２をマスクとして、層間絶縁膜１７、及びアクチュエータ層１６（アクチュエータ部１６−２，１６−３）の一部がエッチングされる。この結果、図２６に示すように、開口部１９が形成される。
【００４７】
次いで、図２７に示すように、レジストパターン２２が除去される。  
この後、図２８に示すように、開口部１９を介して例えば充填材２１がウェットエッチングにより除去され、層間絶縁膜１４内に開口部１４ａが形成される。充填材２１の除去方法は、ウェットエッチングに限定されるものではない。充填材２１が例えばポリシリコンの場合、ケミカルドライエッチング（ＣＤＥ）を用いて除去することも可能である。
【００４８】
次に、図２９に示すように、開口部１４ａ内のダミーパターン１５が、例えばＣＦ４ガスを用いたＣＤＥにより除去される。
【００４９】
上記第２の実施形態によっても、開口部１４ａ内にダミーパターン１５を形成している。このため、充填材２１をＣＭＰにより平坦化する際、ダミーパターン１５により、ディッシングの発生を防止することができる。
【００５０】
また、第２の実施形態の場合、上部電極１８は開口部を持たないため、上部電極１８の有効面積を大きくすることができる。このため、容量を大きくすることが可能である。
【００５１】
さらに、アクチュエータ層１６は、開口部１９を有しているため、慣性モーメントを低減できる。しかも、アクチュエータ層１６の駆動時、開口部１９を介して空気が移動するため、空気抵抗を低減できる。したがって、上部電極１８の駆動力を軽減でき、上部電極１８を高周波信号により容易に駆動することができる。
【００５２】
（変形例）
図３０は、変形例を示している。上記第１、第２の実施形態は、本発明を可変容量に適用した場合を示した。これに対して、図３０は、第１の実施形態を例えばリレーに適用した例を示している。
【００５３】
図３０において、上部電極３１は、アクチュエータ層１６の下面に、下部電極１３と対向して形成されている。このような構成において、アクチュエータ層１６に電圧が印加され駆動されることにより、上部電極３１が下部電極１３に接触したオン状態、上部電極３１が下部電極１３から離間したオフ状態を設定することができる。
【００５４】
上記リレーの製造方法は、第１、第２の実施形態と同様であり、充填材２１を平坦化した後、上部電極１８が形成され、次いで、アクチュエータ層１６が形成される。
【００５５】
この変形例によっても、充填材２１の表面を平坦化することができるため、上部電極１８と下部電極１３とを平行に保持することができる。
【００５６】
また、アクチュエータ層１６は開口部２０を有しているため、慣性モーメントを低減できる。しかも、アクチュエータ層１６の駆動時、開口部２０を介して空気が移動するため、空気抵抗を低減できる。したがって、上部電極１８の駆動力を軽減でき、上部電極１８を高周波信号により容易に駆動することができる。
【００５７】
尚、図３０において、ダミーパターン１５を除去することも可能である。さらに、開口部２０を除去することも可能である。
【００５８】
また、第１、第２の実施形態に示す可変容量を例えばインダクタと組み合わせることにより、遮断周波数を可変することが可能なフィルタ回路を構成することもできる。さらに、トランスデューサーなどにも第１、第２の実施形態を適用できる。
【００５９】
また、第１、第２の実施形態に示す構成より下部電極１３、上部電極１８を除き、本半導体装置を単なるアクチュエータとして利用することも可能である。この場合、アクチュエータ層１６は他の部品に連結され、この部品はアクチュエータ層により駆動される。
【００６０】
半導体装置をアクチュエータとして使用する場合、上記第１、第２の実施形態の製造工程より、下部電極１３、上部電極１８の形成工程を除けばよい。
【００６１】
さらに、ダミーパターン１５は、例えば図３１に示すように、格子状に形成することも可能である。また、図３１において、最終構造からダミーパターン１５を除去することも可能である。この場合、第２の実施形態と同様に開口部２０は形成されない。
【００６２】
その他、本発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
【図面の簡単な説明】
【００６３】
【図１】第１の実施形態に係る半導体装置を示す平面図。
【図２】図１に示すＩＩ−ＩＩ線に沿った断面図。
【図３】図２に示す半導体装置の動作状態を示す断面図。
【図４】第１の実施形態に係る半導体装置の製造方法を示す断面図。
【図５】図４に続く製造方法を示す断面図。
【図６】図５に続く製造方法を示す断面図。
【図７】図６に続く製造方法を示す断面図。
【図８】図７に続く製造方法を示す断面図。
【図９】図８に続く製造方法を示す断面図。
【図１０】図９に続く製造方法を示す断面図。
【図１１】図１０に続く製造方法を示す断面図。
【図１２】図１１に続く製造方法を示す断面図。
【図１３】図１２に続く製造方法を示す断面図。
【図１４】図１３に続く製造方法を示す断面図。
【図１５】図１４に続く製造方法を示す断面図。
【図１６】図１５に続く製造方法を示す断面図。
【図１７】図１６に続く製造方法を示す断面図。
【図１８】図１７に続く製造方法を示す断面図。
【図１９】図１８に続く製造方法を示す断面図。
【図２０】図１９に続く製造方法を示す断面図。
【図２１】図２０に続く製造方法を示す断面図。
【図２２】第２の実施形態に係る半導体装置の製造方法を示すものであり、図１１に続く製造方法を示す断面図。
【図２３】図２２に続く製造方法を示す断面図。
【図２４】図２３に続く製造方法を示す断面図。
【図２５】図２４に続く製造方法を示す断面図。
【図２６】図２５に続く製造方法を示す断面図。
【図２７】図２６に続く製造方法を示す断面図。
【図２８】図２７に続く製造方法を示す断面図。
【図２９】図２８に続く製造方法を示す断面図。
【図３０】第１の実施形態の変形例を示すものであり、第１の実施形態をスイッチに適用した場合を示す断面図。
【図３１】第１の実施形態の変形例を示す平面図。
【符号の説明】
【００６４】
１１…半導体基板、１２…絶縁膜、１３…下部電極（第１の電極）、１４…層間絶縁膜、１５…ダミーパターン、１６…アクチュエータ層、１６−１…支持部、１６−２,１６−３…アクチュエータ部、１６ｃ…圧電体膜、１７…層間絶縁膜、１８、３１…上部電極（第２の電極）、２１…充填材。
【図１】
0004713990.tif 000002
【図２】
0004713990.tif 000003
【図３】
0004713990.tif 000004
【図４】
0004713990.tif 000005
【図５】
0004713990.tif 000006
【図６】
0004713990.tif 000007
【図７】
0004713990.tif 000008
【図８】
0004713990.tif 000009
【図９】
0004713990.tif 000010
【図１０】
0004713990.tif 000011
【図１１】
0004713990.tif 000012
【図１２】
0004713990.tif 000013
【図１３】
0004713990.tif 000014
【図１４】
0004713990.tif 000015
【図１５】
0004713990.tif 000016
【図１６】
0004713990.tif 000017
【図１７】
0004713990.tif 000018
【図１８】
0004713990.tif 000019
【図１９】
0004713990.tif 000020
【図２０】
0004713990.tif 000021
【図２１】
0004713990.tif 000022
【図２２】
0004713990.tif 000023
【図２３】
0004713990.tif 000024
【図２４】
0004713990.tif 000025
【図２５】
0004713990.tif 000026
【図２６】
0004713990.tif 000027
【図２７】
0004713990.tif 000028
【図２８】
0004713990.tif 000029
【図２９】
0004713990.tif 000030
【図３０】
0004713990.tif 000031
【図３１】
0004713990.tif 000032