(57)【特許請求の範囲】
【請求項１】
第一の主要面と第二の主要面とを有するウェハ基板及び二層背面シールを含む二層背面シールを有するウェハにおいて、
第一の主要面と第二の主要面とを有し、該第一の主要面が前記ウェハ基板の第一の主要面に隣接している低応力ＬＴＯ層及び
第一の主要面と第二の主要面とを有し、該第一の主要面が前記低応力ＬＴＯ層の第二の主要面に隣接している高応力ＬＴＯ層
を有し、かつ前記低応力ＬＴＯ中の応力は１００ＭＰａ未満であり、かつ前記高応力ＬＴＯ中の応力は１００ＭＰａ以上３００ＭＰａ未満であり、かつ前記高応力ＬＴＯ層は前記低応力ＬＴＯ層よりも高い密度を有することを特徴とする、第一の主要面と第二の主要面とを有するウェハ基板及び二層背面シールを含む二層背面シールを有するウェハ。
【請求項２】
ウェハ基板がポリシリコンの層を有し、該ポリシリコンの層は低応力ＬＴＯ層の第一の主要面に隣接している、請求項１記載のウェハ。
【請求項３】
２つの主要面を有するウェハ基板上の二層ＬＴＯ背面シールを形成する方法において、
第一の主要面と第二の主要面とを有し、１００ＭＰａ未満の応力を有する低応力ＬＴＯ層をウェハ基板の１つの主要面上に形成する工程、及び
第一の主要面と第二の主要面とを有し、低応力ＬＴＯ層より高い密度を有し、かつ１００ＭＰａ以上３００ＭＰａ未満の応力を有する高応力ＬＴＯ層を低応力ＬＴＯ層の第二の主要面に隣接して形成する工程を含み；
高応力ＬＴＯ層を高周波ＲＦ電力または低周波ＲＦ電力、シランフロー速度および圧力を用いて形成し：
低応力ＬＴＯ層を高周波ＲＦ電力、シランフロー速度および圧力を用いて形成し；
その際、高応力ＬＴＯ層を形成するために、２００〜１６００ワットでありかつ低応力ＬＴＯ層を形成するための高周波ＲＦ電力よりも高い高周波ＲＦ電力が選択され、または、１００〜６００ワットでありかつ低応力ＬＴＯ層を形成するための高周波ＲＦ電力よりも高い低周波ＲＦ電力が選択され、シランフロー速度が５０〜１０００ｓｃｃｍでありかつ低応力ＬＴＯ層を形成するためのシランフロー速度よりも緩慢なシランフロー速度を選択し、および２００〜４６７Ｐａでありかつ低応力ＬＴＯ層を形成するための圧力より高い圧力が選択される、
２つの主要面を有するウェハ基板上の二層ＬＴＯ背面シールを形成する方法。
【請求項４】
低応力ＬＴＯ層を形成するための高周波ＲＦの電力が２００〜１６００ワットである、請求項３記載の方法。
【請求項５】
低応力ＬＴＯ層を形成するための圧力が２００〜４６７Ｐａである、請求項３または４に記載の方法。
【請求項６】
低応力ＬＴＯ層を形成するためのシランフロー速度が５０〜１０００ｓｃｃｍである、請求項３から５までのいずれか１項記載の方法。
【請求項７】
２５０〜６００℃の温度を用いて低応力ＬＴＯ層を形成する、請求項３から６までのいずれか１項記載の方法。
【請求項８】
Ｎ２の存在下で８００〜７０００ｓｃｃｍのＮ２流動速度で低応力ＬＴＯ層を形成する、請求項３から７までのいずれか１項記載の方法。
【請求項９】
Ｎ２Ｏの存在下で２０００〜１８０００ｓｃｃｍのＮ２Ｏ流動速度で低応力ＬＴＯ層を形成する、請求項３から７までのいずれか１項記載の方法。
【請求項１０】
高応力ＬＴＯ層を形成するための低周波ＲＦの周波数が１００〜６００ｋＨｚである、請求項３記載の方法。
【請求項１１】
高応力ＬＴＯ層を形成するための温度が２５０〜６００℃である、請求項１０記載の方法。
【請求項１２】
Ｎ２の存在下で８００〜７０００ｓｃｃｍのＮ２流動速度で高応力ＬＴＯ層を形成する、請求項１０または１１記載の方法。
【請求項１３】
Ｎ２Ｏの存在下で２０００〜１８０００ｓｃｃｍのＮ２Ｏ流動速度で高応力ＬＴＯ層を形成する、請求項１０または１１記載の方法。
【請求項１４】
低応力ＬＴＯ層と高応力ＬＴＯ層とを形成する工程が、低応力ＬＴＯ層と高応力ＬＴＯ層との間にＳｉ−Ｏ−Ｎネットワークを形成する工程を含む、請求項３〜１３までのいずれか１項記載の方法。
【請求項１５】
ウェハ基板の第二の主要面に隣接するｐ型エピタキシャル層を有し、かつウェハ基板はｐ＋基板であり、かつ低応力ＬＴＯ層の第一の主要面はｐ＋基板に隣接しており、かつ高応力ＬＴＯ層の第一の主要面は低応力ＬＴＯ層の第二の主要面に隣接している、請求項１記載のウェハ。
【請求項１６】
ウェハ基板の第二の主要面に隣接するｎ型エピタキシャル層を有し、かつウェハ基板はｎ＋基板であり、かつ低応力ＬＴＯ層の第一の主要面はｎ＋基板に隣接しており、かつ高応力ＬＴＯ層の第一の主要面は低応力ＬＴＯ層の第二の主要面に隣接している、請求項１記載のウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低圧プラズマ化学蒸着法（ＬＰＰＥＣＶＤ）を用いたウェハ用の背面シールの低温酸化物（ＬＴＯ）堆積のための方法、殊に二層ＬＴＯ背面シールに関する。
【０００２】
オートドーピングは、エピタキシャル堆積のために使用されるシリコンウェハにおいて生じる問題の１つである。エピタキシャルプロセスの加熱サイクルの間、高度にドープされた（ｐ＋）シリコン基板は基板の背面を通じてドーパントを拡散し、これはウェハ正面に意図しないオーバードーピング効果をもたらす。これはウェハの縁部で最も顕著である。これは、大抵のデバイス製造者の許容量を超えて、エピタキシャルドーパントプロフィールの不均一性を招く。
【０００３】
ウェハの背面層はオートドーピング効果を低減させる。
【０００４】
ＳｉＯ２層の堆積のために種々の技術が使用されている。これらは、大気圧及び低圧の適用と、更に、キャリアガスを用いたケイ素と酸素との熱分解表面接触反応を利用する、化学蒸着法（ＣＶＤ）においてプラズマの点火を用いる（plasma enhanced:PE）方法とに大別することができる。
【０００５】
ヘイズ(haze)又はエピ−ヘイズ(epi-haze)は、平坦でない表面トポグラフィー（ミクロ粗さ）から、又は表面又は表面近傍の不完全性の密な集中から生じる非局在性光散乱である。
【０００６】
皮膜応力はウェハ上の皮膜に作用する圧縮力又は引張力である。高い皮膜応力を有するウェハ層は、低い皮膜応力を有するウェハ層よりも歪みに弱い。
【０００７】
既存の系の１つは、ウェハの背面上に単一ＬＴＯ層を提供する。しかしながら、製造された層は典型的に５００ｎｍを上回る厚さであり、ウェハの正面上のヘイズ及びウェハの歪みの問題は解決されない。
【０００８】
１つの観点における幅広い範囲において、本発明は、以下：
第一の主要面と第二の主要面とを有する低応力ＬＴＯ層、この場合、低応力ＬＴＯ層の第一の主要面はウェハの１つの主要面に隣接している；及び
第一の主要面と第二の主要面とを有する高応力ＬＴＯ層、この場合、高応力ＬＴＯ層の第一の主要面は低応力ＬＴＯ層の第二の主要面に隣接している；
を含有することを特徴とする、第一の主要面と第二の主要面とを有するウェハ用二層ＬＴＯ背面シールを含む。
【０００９】
他の観点における幅広い範囲において、本発明は、以下の工程：
第一の主要面と第二の主要面とを有する低応力ＬＴＯ層を形成し、第一の主要面をウェハの１つの主要面上に形成する工程；及び
第一の主要面と第二の主要面とを有する高応力ＬＴＯ層を、低応力ＬＴＯ層の第二の主要面上に形成する工程；
を含むことを特徴とする、２つの主要面を有するウェハ用二層ＬＴＯ背面シールを形成する方法を含む。
【００１０】
他の観点における幅広い範囲において、本発明は、以下：
ｐ＋基板  第一の主要面及び第二の主要面、
第一の主要面と第二の主要面とを有する低応力ＬＴＯ層、この場合、低応力ＬＴＯ層の第一の主要面はｐ＋基板の第一の主要面に隣接している；及び
第一の主要面と第二の主要面とを有する高応力ＬＴＯ酸化ケイ素層、この場合、高応力ＬＴＯ酸化ケイ素層の第一の主要面は低応力ＬＴＯ層の第二の主要面に隣接している；
を含むことを特徴とする、ｐｐ＋シリコンエピタキシャルウェハに関する。
【００１１】
他の観点における幅広い範囲において、本発明は、以下：
ｎ＋基板  第一の主要面及び第二の主要面、
第一の主要面と第二の主要面とを有する低応力ＬＴＯ層、この場合、低応力ＬＴＯ層の第一の主要面はｎ＋基板の第一の主要面に隣接している；及び
第一の主要面と第二の主要面とを有する高応力ＬＴＯ酸化ケイ素層、この場合、高応力ＬＴＯ酸化ケイ素層の第一の主要面は低応力ＬＴＯ層の第二の主要面に隣接している；
を含むことを特徴とする、ｎｎ＋シリコンエピタキシャルウェハに関する。
【００１２】
本発明の有利な形のウェハは、更に、添付の図に関して、制限をわずかに意図するか又は意図せずに例を用いて説明され、その際；
図１は二層ＬＴＯ背面シールを有するシリコンウェハを示し；かつ
図２はエピタキシャル層をウェハ正面上に堆積させた後の、二層ＬＴＯ背面シールを有するシリコンウェハを示す。
【００１３】
図１は、背面シールを形成する２つのＬＴＯ層を有するシリコンウェハを示す。基板１はドープされた（ｐ型又はｎ型の）シリコンである。層２は高シラン（ＳｉＨ４）フローを用いて高出力で高周波ＲＦを用いて形成された低応力ＬＴＯ層である。後続の洗浄プロセスの間に低いエッチング速度を有する高密度高応力ＬＴＯ層を提供するために、層３は、高出力で高周波ＲＦ及び低周波ＲＦの双方を用いて層２上に堆積される。
【００１４】
低応力ＬＴＯ層２はウェハの幾何学的寸法を制御し、ウェハの歪みを最小化する。低応力ＬＴＯ層は更に、エピタキシーの間のエピ−ヘイズを改善する作用を有する。
【００１５】
高応力ＬＴＯ層は、高密度及び従って低いエッチング速度を有する。これにより、背面シールが後続の洗浄プロセスの間に低応力ＬＴＯ層を維持することができ、それというのも高応力ＬＴＯ層の少量のみがエッチング可能であるためである。低応力ＬＴＯ層は高い堆積速度も有しており、これは高い処理量を意味する。低いエッチング速度を有する高応力ＬＴＯ層は、製造コストの低下をもたらす。
【００１６】
ＬＴＯプラズマ処理では、通常、希釈のためにＮ２が使用され、酸素キャリアガスとしてＮ２Ｏが使用され、ケイ素キャリアガスとしてＳｉＨ４が使用される。プラズマ相中で前記化合物はその個々のイオン成分に解離し、更に可動電子が、プラズマを発生させるための反応室に結合された高出力での高周波ＲＦにより加速される。プラズマ中の正イオンと接地ヒーターブロック上に存在するウェハとの間にはわずかな負の電圧がある。電位差によりイオンはウェハ表面に向けて加速され、このウェハ表面でイオンが二酸化ケイ素（ＳｉＯ２）の層を形成する。
【００１７】
高周波ＲＦ電力及び低周波ＲＦ電力は、通常、ＬＰＣＶＤプロセスを高めるためにＬＴＯ反応器中で使用される。高周波ＲＦ電力が電子を加速させることによりプラズマを発生させるために使用されるのに対して、低周波ＲＦ電力は、延長された時間に亘って重イオンが可動であるように形成すべき層の高密度化を高めるために使用される。
【００１８】
本発明の方法を用いて、ウェハは、内側の層が低応力を有しかつ外側の層が高応力を有する二層ＬＴＯ背面シールを用いて形成される。内側の層の応力は典型的には＜１００Ｍｐａであり、外側の層の応力は典型的には＜３００Ｍｐａである。内側の層はウェハのエピ−ヘイズ及びウェハの幾何学的寸法を制御する。外側の層はウェットベンチ洗浄の間の背面層の厚さの低下を制御する。
【００１９】
第１表は、二層ＬＴＯ背面シールを有するウェハを製造するための一連の工程を示す。
【００２０】
【表１】
0004755421.tif 000002
【００２１】
第１表の工程５は、低応力ＬＴＯ層を形成するための、圧力、時間、温度、温度、高ＲＦ周波電力、低ＲＦ周波電力、Ｎ２、Ｎ２Ｏ及びＳｉＨ４の有利な範囲を示す。低応力ＬＴＯ層を形成するためには、高シランフロー、低出力での低周波ＲＦ、高出力での高周波ＲＦ及び低圧力が必要とされる。理想的には、流動速度、電力、圧力等は、第１表に示された範囲から選択される。パラメータの上記組合せにより、高堆積速度（典型的には５０００〜１２０００Å／分）が生じ、かつ低応力ＳｉＯ２層が生じる。前記層は典型的に不完全なＳｉＯ２ネットワークである。前記層によりウェハはほぼ無応力状態に保たれ、かつエピ−ヘイズレベルが改善される。前記層を使用した場合、ウェハのエピ−ヘイズレベルは典型的には０．１〜１ｐｐｍに低下するであろう。高出力での高周波ＲＦにより、高い堆積速度及び低い皮膜応力が生じる。前記工程における低圧力は、高シラン速度と同様に高堆積速度の発生を補助する。低応力層をウェハ上に堆積させることにより、エピタキシー堆積後にウェハ上に低度の反り及び歪みが生じるに過ぎない。これは、殊に５００ｎｍより厚い既存の単層ＬＴＯ背面シールを用いては達成が困難である。
【００２２】
第１表の工程６は、高応力ＬＴＯ層を形成するための、圧力、時間、温度、高ＲＦ周波電力、低ＲＦ周波電力、Ｎ２、Ｎ２Ｏ及びＳｉＨ４の有利な範囲を示す。高応力ＬＴＯ層を形成するためには、高出力での低周波ＲＦ、より高い圧力及び低シランフローが必要とされる。理想的には、流動速度、電力、圧力等は、第１表に示されたパラメータから選択される。工程６におけるパラメータの組合せにより、低堆積速度が生じ、かつ高密度ＬＴＯ層が生じる。高応力ＬＴＯ層を形成するためには、低周波ＲＦ電力が工程５よりも高くなるように選択され、かつシランフローが工程５よりも低くなるように選択され、かつ圧力が工程５よりも高くなるように選択される。高応力ＬＴＯ層は、ウェットベンチプロセス（これはＨＦ溶液を含む）におけるより低いエッチング速度を有し、有利に、工程５で形成される低応力層のエッチング速度の約４分の１である。高出力での低周波ＲＦにより、低いエッチング速度を有する高応力、高密度の層を形成する堆積層に衝撃を与えるイオン運動が加速される。高堆積圧力は、低堆積速度及び高皮膜応力を有する高密度の皮膜が生じるのを補助する。低シランフローも、低堆積速度及び高い皮膜応力を有する高密度の皮膜が生じるのを補助する。
【００２３】
ＬＴＯ背面シールの形成のために使用されるプロセスにおいて、高周波ＲＦは典型的には工業規格の通り１３．５６ＭＨｚであるが、適当な任意の周波数であってよい。低応力ＲＦは典型的には１００ｋＨｚ〜６００ｋＨｚである。更に典型的には、低ＲＦ周波数は工業規格の通り２００ｋＨｚであるが、適当な任意の周波数であってよい。
【００２４】
高応力ＬＴＯ層と低応力ＬＴＯ層との組合せにより、既存の単層ＬＴＯ背面シールデバイス上の視覚的なエッジエピ−ヘイズのより高度の抑制が著しくもたらされる。二層背面シールは高い堆積速度を有する。この速度は理想的には既存の単層ＬＴＯ背面シールの約３倍の高さであり、これにより二層背面シールの堆積における時間の有効性が示される。
【００２５】
低応力ＬＴＯ層及び高応力ＬＴＯ層の堆積は、理想的には連続的なプラズマ処理である。これは、２つのＬＴＯ背面シール層の間にネットワークを形成するのを補助する。高応力層と低応力層との間にネットワークを形成することの利点には、更に以下に記載するように、エピタキシー堆積の後でさえ、ウェハの反り及び歪みが低度であることが含まれる。前記利点は、ＬＴＯ背面シールの厚さには影響を受けない。
【００２６】
第１表のプロセスレシピで堆積された低応力ＬＴＯ層は、ウェットベンチプロセス及びエピタキシーにおいて、高応力ＬＴＯ外側皮膜よりも非常に高いエッチング速度を有する。高応力ＬＴＯ背面シール層は、ウェットベンチプロセスにおいて低いエッチング速度を有する。外側の高応力ＬＴＯ層はエピタキシャル高温アニーリングの間に応力解放を示さず、エピタキシーの間にウェハの最終的な幾何学的寸法への寄与をもたらさない。エピタキシーの間のウェハの最終的な幾何学的寸法への唯一の寄与は、正面エピタキシー層からであり、エピタキシー厚と若干関連している。
【００２７】
再び図１に関連して、図１は、内側の低応力ＬＴＯ層２と外側の高応力ＬＴＯ層３とを有するシリコンウェハ１を示す。高応力ＬＴＯ層３は、層の異なる密度のために、低応力ＬＴＯ層２よりも低いエッチング速度を有する。洗浄プロセス後、異なるエッチング速度により、高応力ＬＴＯ層３が、エピタキシーアニーリングの前に低応力ＬＴＯ層２へと広がるであろう。これは、洗浄プロセスの間に高応力ＬＴＯ層の厚さの幾分かを除去することにより克服することができる。
【００２８】
二層ＬＴＯ背面シールをウェハ上に形成した後、ウェハにＬＴＯエッジ除去処理を施し、ウェハのエッジ領域上の全てのＬＴＯ皮膜及びウェハ前面上の全ての痕跡のＬＴＯ皮膜を除去する。エッジの排除は典型的には０．００６〜５ｍｍである。このプロセスにより高応力の外側のＬＴＯ層の厚さが低下することはない。
【００２９】
エッジ除去プロセスに続き、ウェハにエッジ研磨及びエッジ研磨面洗浄処理を施す。エッジ研磨プロセスはウェハの背面から全てのＬＴＯ皮膜を除去するわけではない。エッジ研磨面洗浄では、典型的に０．０２〜０．５％のＨＦ濃度を有するＨＦ／Ｏ３の溶液を使用する。エッジ研磨面洗浄プロセスでは、典型的には、ＬＴＯ背面シールの厚さから５〜３０ｎｍを除去する。
【００３０】
研磨及び研磨面洗浄の後、研磨面の後洗浄を行う。研磨面の後洗浄では、更にＬＴＯ層の幾分かを除去する。研磨面の後洗浄におけるＨＦの濃度は典型的には０．１〜１％であり、これにより、典型的にはＬＴＯ背面シールの厚さの１０〜５０ｎｍが除去される。
【００３１】
エピタキシー前には少なくとも１回のウェットベンチ洗浄が必要である。ウェットベンチ洗浄は典型的にはＨＦ０．１〜１％を含み、これにより、ＬＴＯ背面シールの厚さが１〜３０ｎｍ除去される。
【００３２】
外側の高応力ＬＴＯ層３の鋭利なエッジ形状を制御するための方法の１つは以下の通りである：第一のウェットベンチプロセスの間に、高応力ＬＴＯ層よりも高いエッチング速度を有する内側の低応力ＬＴＯ層２をエッチングし、これにより、高応力ＬＴＯ層の一部が低応力ＬＴＯ層にオーバーハングする。これが生じる場合、高応力ＬＴＯ層の露出した下方面は、高応力ＬＴＯ層のトップと同様にエッチングされ、これにより、高応力ＬＴＯ層の残りの２倍のエッチング速度を有する高応力ＬＴＯ層のオーバーハング部分がもたらされる。従って、エピタキシーの前であっても、外側の高応力ＬＴＯ層のエッジの形状はトップ厚制御により制御される。
【００３３】
二層ＬＴＯ背面シールは、後−エピ歪みに対して他の効果を示す。ＬＴＯ背面シールの外側の高応力層はエピタキシーの間に皮膜応力解放を示さない。ＰＥＣＶＤ  ＬＴＯ皮膜が多量の副次的要素を含み、かつ不完全なネットワークであることは十分に公知である。幾つかの副次的要素は、例えばＳｉＯｘ、ＳｉＮＨｘ及びＳｉＨｘ（ここで、ｘ＝１、２、３、４）である。更に多孔質であるＬＴＯ層はより多くの副次的要素を有する。（典型的には１０５０〜１２００℃の温度での）エピタキシー高温アニーリングの間に、副次的要素のガス発生及び皮膜ネットワークの再編成が生じる。エピタキシーの間、ＬＴＯ層は高密度層となる傾向にあり、これは熱的ケイ素酸化とほぼ同じ特性、例えば類似の後−エピエッチング速度を有する。これは、エピタキシー高温アニーリング後に、ＬＴＯ皮膜が、使用された堆積プロセスにかかわらず、熱酸化と同じ特性を有することを意味する。二層ＬＴＯ背面シールは、エピタキシー後に、単層ＬＴＯ背面シールと同じエッチング速度を有する。これは図２に示されており、ここでは、エピタキシャル材料の層５がウェハ１上に堆積され、高応力ＬＴＯ層及び低応力ＬＴＯ層が高密度化されて単層ＬＴＯ層４を形成する。
【００３４】
エピタキシーの間に、背面シールの厚さの更なる低下が生じる。高応力層において、厚さの典型的に２〜６％がエピタキシーの間に損失される。低応力層に関しては、典型的に厚さの３〜１０％が損失される。内側の低応力ＬＴＯ層における厚さの損失は、上記のようなＬＴＯ皮膜ネットワークの再編成に関連する。
【００３５】
しかしながら、本発明の背面シールはＨＦ溶液中でもより低いエッチング速度を有する。これは、エピタキシー高温アニーリングの間に水素元素のみがガスを発生することができ、窒素元素はケイ素結合と一緒に組み込まれるからである。これにより、高密度及び低エッチング速度を有するＬＴＯ背面シール中のＳｉ−Ｏ−Ｎネットワークが生じる。ＬＴＯ背面シールのネットワークの再編成の間に、内側の低応力層の密度が増加し、その後、外側の高応力層の密度が増加する。高応力ＬＴＯ層及び低応力ＬＴＯ層の双方が同一のネットワークに属し、かつ同一の材料から形成されているため、これらの層の間には、内側層とウェハとの間の結合よりも良好な結合が存在する。これによりウェハの幾何学的寸法が制御されて歪みが低下し、高応力層の有利な低エッチング速度が保たれる。
【００３６】
上記の二層ＬＴＯ背面シールと既存の単層背面シールとを比較した場合、二層ＬＴＯ背面シールは利点を示す。エピタキシーの前、双方のシールは、ウェハの幾何学的寸法へのほぼ同一の寄与をもたらす。エピタキシーの後、単層ＬＴＯシールは、ウェハの歪みを増加させる高応力寄与をもたらすが、二層ＬＴＯシールは同一のウェハ幾何学的寸法を維持する。この効果は、特に厚い背面シール（典型的には＞５００ｎｍ）を有する単層背面シールを用いて達成することはできない。
【００３７】
二層ＬＴＯ背面シールと同様に、ポリシリコン層が、ウェハと二層ＬＴＯ背面シールとの間に含まれてよい。有利に、ポリシリコン層の厚さは０．５〜２ミクロンである。ポリシリコン層は、不純物及び金属汚染物のための外面的なゲッタリングとして作用する。
【００３８】
上記の方法を用いて形成された典型的な二層ＬＴＯ背面シールは、有利に１０００〜１００００Åの厚さである。１ミクロン〜２０ミクロンの典型的なエピ厚と二層ＬＴＯ背面シールとを有するウェハは、ＡＤＥ容量型工具を用いて測定された、典型的には５０ミクロン未満、更に典型的には３０ミクロン未満、最も典型的には２５ミクロン未満の歪みを示す。ウェハは、典型的には更に、ＡＤＥ容量型工具を用いて測定された、３０ミクロン未満、更に典型的には２０ミクロン未満、最も典型的には１５ミクロン未満の反りを示す。KLA Tencor SP1又は同等のレーザー散乱体工具を用いて測定された、二層ＬＴＯ背面シールを有するウェハの典型的な局在化光散乱体（ＬＬＳ）は：ＬＬＳ＞０．１２８ミクロン、ウェハ当たり１００未満、典型的にはウェハ当たり３０未満；ＬＬＳ＞０．１５５ミクロン、ウェハ当たり５０未満、典型的にはウェハ当たり１０未満；ＬＬＳ＞０．１９３ミクロン、ウェハ当たり３０未満、典型的にはウェハ当たり１０未満；ＬＬＳ＞０．２８５ミクロン、ウェハ当たり２０未満、典型的にはウェハ当たり５未満。ヘイズ性能は、典型的には５０ｐｐｍ未満、更に典型的には２０ｐｐｍ未満、最も典型的には１５ｐｐｍ未満である。これは、二層ＬＴＯ背面シールを有するウェハに関する極めて良好なヘイズ及びＬＬＳ性能を示す。二層ＬＴＯ背面シールは、ウェットベンチ洗浄における典型的なエッチング速度又は１００ｎｍ未満をも有する。
【００３９】
シリコンエピタキシャルウェハは、ｐ型のエピタキシー層とｐ＋基板とを有するｐｐ＋ウェハであってよい。それとは別に、シリコンエピタキシャルウェハは、ｎ型のエピタキシー層とｎ＋基板とを有するｎｎ＋ウェハであってよい。
【００４０】
本発明による低応力ＬＴＯ層は、有利に、高周波ＲＦ電力を用いて形成される。高周波ＲＦの電力は、有利に２００〜１６００ワットであり、最も有利には３００〜１２００ワットである。低応力ＬＴＯ層の形成において使用される高周波数は、有利に約１３．５６ＭＨｚである。
【００４１】
低応力層は、有利に低圧を用いて形成される。低応力ＬＴＯ層を形成するために使用される圧力は、有利に２００〜４６７Ｐａである。
【００４２】
低応力ＬＴＯ層は、有利に高シラン流動速度を用いて形成される。低応力ＬＴＯ層を形成するために使用されるシランフローは、有利に５０〜１０００ｓｃｃｍである。低応力ＬＴＯ層を形成するために使用されるシランフローは、最も有利には１００〜６００ｓｃｃｍである。
【００４３】
低応力ＬＴＯ層を形成するために使用される温度は、有利に２５０〜６００℃である。低応力ＬＴＯ層を形成するために使用される温度は、最も有利に３００〜４５０℃である。
【００４４】
低応力ＬＴＯ層は、有利にＮ２の存在下で有利に８００〜７０００ｓｃｃｍの流動速度で形成される。低応力ＬＴＯ層の形成において使用されるＮ２流動速度は、最も有利には１０００〜４０００ｓｃｃｍである。
【００４５】
低応力ＬＴＯ層は、有利に、Ｎ２Ｏの存在下で２０００〜１８０００ｓｃｃｍの流動速度でも形成される。低応力ＬＴＯ層の形成において使用されるＮ２Ｏ流動速度は、最も有利には３０００〜１５０００ｓｃｃｍである。
【００４６】
高応力ＬＴＯ層は、有利に高出力で高周波ＲＦ電力を用いて形成される。高周波ＲＦの電力は、有利に２００〜１６００ワットである。高周波ＲＦの電力は、最も有利に３００〜１２００ワットである。高応力ＬＴＯ層の形成において使用される高周波数は、有利に１３．５６ＭＨｚである。
【００４７】
高応力ＬＴＯ層は、有利に、高出力で低周波ＲＦを用いても形成される。高応力ＬＴＯ層は、有利に、０〜８００ワットの電力で低周波ＲＦを用いて形成される。高応力ＬＴＯ層は、最も有利に、１００〜６００ワットの電力で低周波ＲＦを用いて形成される。高応力ＬＴＯ層の形成において使用される低周波数は、有利に１００〜６００ｋＨｚである。高応力ＬＴＯ層の形成において使用される低周波数は、最も有利に２００ｋＨｚである。
【００４８】
高応力ＬＴＯ層は、有利に高圧を用いて形成される。高応力ＬＴＯ層は、有利に、低応力ＬＴＯ層の形成のために使用される圧力よりも高い圧力を用いて形成される。高応力ＬＴＯ層を形成するのに使用される圧力は、有利に２００〜４６７Ｐａである。
【００４９】
高応力ＬＴＯ層は、有利に低シランフローを用いて形成される。高応力ＬＴＯ層は、有利に５０〜１０００ｓｃｃｍのシランフローを用いて形成される。高応力ＬＴＯ層は、最も有利に１００〜６００ｓｃｃｍのシランフローを用いて形成される。高応力ＬＴＯ層は、有利に、低応力ＬＴＯ層を形成する工程において使用される流動速度よりも緩慢な流動速度を有するシランフローを用いても形成される。
【００５０】
高応力ＬＴＯ層を形成するために使用される温度は、有利に２５０〜６００℃である。高応力ＬＴＯ層を形成するために使用される温度は、最も有利に３００〜４５０℃である。
【００５１】
高応力ＬＴＯ層は、有利にＮ２の存在下で有利に８００〜７０００ｓｃｃｍの流動速度で形成される。高応力ＬＴＯ層の形成において使用されるＮ２流動速度は、最も有利には１０００〜４０００ｓｃｃｍである。
【００５２】
高応力ＬＴＯ層は、有利に、Ｎ２Ｏの存在下で２０００〜１８０００ｓｃｃｍの流動速度でも形成される。高応力ＬＴＯ層の形成において使用されるＮ２Ｏ流動速度は、最も有利には３０００〜１５０００ｓｃｃｍである。
【００５３】
低応力ＬＴＯ層及び高応力ＬＴＯ層が堆積される際、ネットワークは有利に低応力層と高応力層との間に形成される。
【００５４】
ウェハは有利にｐ型シリコンウェハである。ウェハは有利にｎ型シリコンウェハであってもよい。
【００５５】
本発明によるｐｐ＋シリコンエピタキシャルウェハには、ｐ＋基板の第二の主要面上のエピタキシャル層が含まれる。エピタキシャル層は、有利に１〜５０ミクロンの厚さである。
【００５６】
低応力ＬＴＯ層及び高応力ＬＴＯ層の厚さは、有利に１０００Ａ〜１００００Ａである。
【００５７】
ｐｐ＋シリコンエピタキシャルウェハには、有利に更に、基板と低応力ＬＴＯ層との間のポリシリコン層が含まれる。ポリシリコン層の厚さは、有利に０．５〜２ミクロンである。
【００５８】
ｐｐ＋シリコンエピタキシャルウェハは、有利に５０ミクロン未満の歪みを示す。ｐｐ＋シリコンエピタキシャルウェハは、最も有利に２０ミクロン未満の歪みを示す。
【００５９】
ｐｐ＋シリコンエピタキシャルウェハは、有利に３０ミクロン未満の反りを示す。ｐｐ＋シリコンエピタキシャルウェハは、最も有利に１５ミクロン未満の反りを示す。
【００６０】
ｐｐ＋シリコンエピタキシャルウェハは、有利に５０ｐｐｍ未満のヘイズ性能を示す。ｐｐ＋シリコンエピタキシャルウェハは、最も有利に１５ｐｐｍ未満のヘイズ性能を示す。
【００６１】
ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に１００未満の０．１２８ミクロンを上回るＬＬＳ性能を有する。ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に３０未満の０．１２８ミクロンを上回るＬＬＳ性能を有する。
【００６２】
ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に５０未満の０．１５５ミクロンを上回るＬＬＳ性能を有する。ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に１０未満の０．１５５ミクロンを上回るＬＬＳ性能を有する。
【００６３】
ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に３０未満の０．１９３ミクロンを上回るＬＬＳ性能を有する。ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に１０未満の０．１９３ミクロンを上回るＬＬＳ性能を有する。
【００６４】
ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に２０未満の０．２８５ミクロンを上回るＬＬＳ性能を有する。ｐｐ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に５未満の０．２８５ミクロンを上回るＬＬＳ性能を有する。
【００６５】
ｐｐ＋シリコンエピタキシャルウェハは、有利にウェットベンチ洗浄され、その際、ウェットベンチ洗浄におけるエッチング速度は有利に１００ｎｍ未満である。
【００６６】
本発明によるｎｎ＋シリコンエピタキシャルウェハは、更に、ｎ＋基板の第二の主要面上のエピタキシャル層を含む。ｎｎ＋シリコンエピタキシャルウェハは、有利に１〜５０ミクロンの厚さであるエピタキシャル層を有する。
【００６７】
ｎｎ＋シリコンエピタキシャルウェハの低応力ＬＴＯ層及び高応力ＬＴＯ層の厚さは、有利に１０００Ａ〜１００００Ａである。
【００６８】
ｎｎ＋シリコンエピタキシャルウェハは、有利に更に、基板と低応力ＬＴＯ層との間のポリシリコン層を含む。ポリシリコン層の厚さは有利に０．５〜２ミクロンである。
【００６９】
ｎｎ＋シリコンエピタキシャルウェハは有利に５０ミクロン未満の歪みを示す。ｎｎ＋シリコンエピタキシャルウェハは最も有利に２０ミクロン未満の歪みを示す。
【００７０】
ｎｎ＋シリコンエピタキシャルウェハは、有利に３０ミクロン未満の反りを示す。ｎｎ＋シリコンエピタキシャルウェハは、最も有利に１５ミクロン未満の反りを示す。
【００７１】
ｎｎ＋シリコンエピタキシャルウェハは、有利に５０ｐｐｍ未満のヘイズ性能を示す。ｎｎ＋シリコンエピタキシャルウェハは、最も有利に１５ｐｐｍ未満のヘイズ性能を示す。
【００７２】
ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に１００未満の０．１２８ミクロンを上回るＬＬＳ性能を有する。ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に３０未満の０．１２８ミクロンを上回るＬＬＳ性能を有する。
【００７３】
ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に５０未満の０．１５５ミクロンを上回るＬＬＳ性能を有する。ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に１０未満の０．１５５ミクロンを上回るＬＬＳ性能を有する。
【００７４】
ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に３０未満の０．１９３ミクロンを上回るＬＬＳ性能を有する。ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に１０未満の０．１９３ミクロンを上回るＬＬＳ性能を有する。
【００７５】
ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり有利に２０未満の０．２８５ミクロンを上回るＬＬＳ性能を有する。ｎｎ＋シリコンエピタキシャルウェハは、ウェハ当たり最も有利に５未満の０．２８５ミクロンを上回るＬＬＳ性能を有する。
【００７６】
ｎｎ＋シリコンエピタキシャルウェハは、有利にウェットベンチ洗浄され、その際、ウェットベンチ洗浄におけるエッチング速度は１００ｎｍ未満である。
【００７７】
上記は本発明の有利な形を含む本発明を記載したものである。当業者にとって明らかであると思われる変法は、付属の請求項に定義されたような本発明の範囲に取り入れられることが予定されている。
【図面の簡単な説明】
【００７８】
【図１】二層ＬＴＯ背面シールを有するシリコンウェハを示す概略図。
【図２】エピタキシャル層をウェハ前面上に堆積させた後の、二層ＬＴＯ背面シールを有するシリコンウェハを示す概略図。
【符号の説明】
【００７９】
１  基板、２  低応力ＬＴＯ層、３  高応力ＬＴＯ層、４  単層ＬＴＯ層、５  エピタキシャル材料の層
【図１】
0004755421.tif 000003
【図２】
0004755421.tif 000004