(57)【特許請求の範囲】
【請求項１】
非晶質相及び／または微結晶相を含む半導体膜を処理する方法において、シアン化合物含有の溶液中に前記半導体膜を浸漬し、浸漬させた状態で前記溶液中の対極を通じて前記半導体膜に電圧を印加することを特徴とする半導体膜の処理方法。
【請求項２】
前記半導体膜はシリコンを含んでいる請求項１記載の半導体膜の処理方法。
【請求項３】
前記半導体膜に印加する電圧は、０．１Ｖ以上１００Ｖ以下である請求項１または２記載の半導体膜の処理方法。
【請求項４】
基板上に、一導電型の第１導電層、非晶質相及び／または微結晶相を含む光起電力層、並びに、他導電型の第２導電層をこの順に有する光起電力素子を製造する方法において、前記光起電力層を形成した後の中間物をシアン化合物含有の溶液中に浸漬し、浸漬させた状態で前記溶液中の対極を通じて前記光起電力層に電圧を印加することを特徴とする光起電力素子の製造方法。
【請求項５】
前記光起電力層は、複数の光起電力層を有しており、前記複数の光起電力層夫々を形成した後の各中間物をシアン化合物含有の溶液中に浸漬し、浸漬させた状態で前記溶液中の対極を通じて前記複数の光起電力層夫々に電圧を印加する請求項４記載の光起電力素子の製造方法。
【請求項６】
前記光起電力層はシリコンを含んでいる請求項４または５記載の光起電力素子の製造方法。
【請求項７】
前記溶液中の対極を通じて前記光起電力層に印加する電圧は、０．１Ｖ以上１００Ｖ以下である請求項４〜６の何れかに記載の光起電力素子の製造方法。
【請求項８】
光照射によって前記光起電力層に起電力を発生させ、発生させた起電力を用いて、前記溶液中の対極を通じて前記光起電力層に前記電圧を印加する請求項４〜７の何れかに記載の光起電力素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜半導体の特性を向上するための半導体膜の処理方法、及び、特性が良好な光起電力素子の製造方法に関する。
【０００２】
【従来の技術】
半導体を用いた太陽電池，光センサ等の光起電力素子における光起電力層の材料として、その光起電力素子の製造コストを低減するために、既に高い変換効率を実現している単結晶シリコンに代わって、より安価な材料である多結晶シリコンまたは非晶質シリコンの利用が進められている。特に、非晶質シリコンは、資源が豊富である点、光の吸収係数が大きいためにその厚さは０．５μｍ程度で十分である点、作製工程が簡単であって作製エネルギが少なくて済む点などにより、単結晶シリコンの場合と比べて光起電力素子の製造コストを大幅に削減することができる。
【０００３】
【発明が解決しようとする課題】
しかしながら、非晶質シリコンを光起電力層に用いた光起電力素子には、光劣化（光照射の継続に伴って変換効率が低下していく現象）の問題があり、その普及にとって大きな障害となっている。この光劣化は、光照射によって非晶質シリコンの結合が弱い部分が切断され、ダングリングボンド（未結合手）などの欠陥準位が生成することに起因している。
【０００４】
そこで、反応性が高いＣＮ- イオン（シアノイオン）を非晶質シリコンに取り込ませて、弱い結合部分を置換したり、ダングリングボンドを終端することにより、Ｓｉ−ＣＮ結合を形成し、欠陥準位を消滅させて光劣化を防止する方法が理論的に考えられてきている。しかしながら、ＣＮ- イオンを非晶質シリコンに取り込ませる技術について種々のものが試みられてはいるが、その有効的な手法は未だに確立されていない。
【０００５】
本発明は斯かる事情に鑑みてなされたものであり、簡単な手法によりＣＮ- イオンを効率良く非晶質相または微結晶相に取り込ませることができる半導体膜の処理方法を提供することを目的とする。
【０００６】
本発明の他の目的は、この半導体膜の処理方法を光起電力層に適用することにより、光劣化を防止して長期にわたって優れた変換効率を実現できる光起電力素子を製造する光起電力素子の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
第１発明に係る半導体膜の処理方法は、非晶質相及び／または微結晶相を含む半導体膜を処理する方法において、シアン化合物含有の溶液中に前記半導体膜を浸漬し、浸漬させた状態で前記溶液中の対極を通じて前記半導体膜に電圧を印加することを特徴とする。
【０００８】
第１発明にあっては、非晶質相及び／または微結晶相を含む半導体膜を、シアン化合物含有の溶液中に浸漬し、浸漬させた状態の半導体膜に溶液中の対極を通じて電圧を印加して、半導体膜の非晶質相または微結晶相にＣＮ- イオンを取り込ませる。シアン化合物の正イオンは捕捉されて半導体膜と接触しないために、正イオンによる半導体膜の汚染を防止できる。更に、溶媒としてキシレンなどの有機物を用いるため、水溶液を用いたときとは異なり、ＣＮ- イオンは溶媒和されない。この結果、ＣＮ- イオンの取り込みが促進される。また、このときに電圧を印加することにより、ＣＮ- イオンが半導体膜の内部にまで浸入して取り込まれる。この結果、ダングリングボンドなどの欠陥準位がＣＮ- イオンにて解消されて、半導体膜の特性が向上する。
【０００９】
第２発明に係る半導体膜の処理方法は、第１発明において、前記半導体膜はシリコンを含んでいることを特徴とする。
【００１０】
第２発明にあっては、非晶質シリコン及び／または微結晶シリコンに対してＣＮ- イオンが効率良く取り込まれ、シリコン半導体膜の特性が向上する。
【００１１】
第３発明に係る半導体膜の処理方法は、第１または第２発明において、前記半導体膜に印加する電圧は、０．１Ｖ以上１００Ｖ以下であることを特徴とする。
【００１２】
第３発明にあっては、０．１Ｖ以上１００Ｖ以下の電圧を半導体膜に印加する。印加する電圧を０．１Ｖ未満とした場合には、ＣＮ- イオンの内部浸入の十分な効果が得られない。一方、印加する電圧を１００Ｖより大きくした場合には、半導体膜の破壊の虞れがある。よって、印加電圧の最適範囲を０．１Ｖ以上１００Ｖ以下とすることにより、ダメージを与えることなくＣＮ- イオンの内部浸入を促進できる。
【００１３】
第４発明に係る光起電力素子の製造方法は、基板上に、一導電型の第１導電層、非晶質相及び／または微結晶相を含む光起電力層、並びに、他導電型の第２導電層をこの順に有する光起電力素子を製造する方法において、前記光起電力層を形成した後の中間物をシアン化合物含有の溶液中に浸漬し、浸漬させた状態で前記溶液中の対極を通じて前記光起電力層に電圧を印加することを特徴とする。
【００１４】
第４発明にあっては、非晶質相及び／または微結晶相を含む光起電力層を形成した後の中間物を、シアン化合物含有の溶液中に浸漬し、浸漬させた状態の光起電力層に溶液中の対極を通じて電圧を印加することにより、第１発明と同様に、光起電力層の非晶質相または微結晶相にＣＮ- イオンを取り込ませる。この結果、ダングリングボンドなどの欠陥準位がＣＮ- イオンにて解消されて、光起電力層の膜特性が向上し、光劣化は防止されて、光起電力素子の長期にわたる高い変換特性が達成される。
【００１５】
第５発明に係る光起電力素子の製造方法は、第４発明において、前記光起電力層は、複数の光起電力層を有しており、前記複数の光起電力層夫々を形成した後の各中間物をシアン化合物含有の溶液中に浸漬し、浸漬させた状態で前記溶液中の対極を通じて前記複数の光起電力層夫々に電圧を印加することを特徴とする。
【００１６】
第５発明にあっては、複数の光起電力層夫々を形成した後に、シアン化合物含有の溶液中への浸漬及び浸漬させた状態での電圧印加の処理を繰り返して行う。よって、光起電力層へのＣＮ- イオンの取り込みが増加する。
【００１７】
第６発明に係る光起電力素子の製造方法は、第４または第５発明において、前記光起電力層はシリコンを含んでいることを特徴とする。
【００１８】
第６発明にあっては、非晶質シリコンからなる光起電力層及び／または微結晶シリコンからなる光起電力層に対して、ＣＮ- イオンが効率良く取り込まれ、シリコン光起電力層の特性が向上する。
【００１９】
第７発明に係る光起電力素子の製造方法は、第４〜第６発明の何れかにおいて、前記溶液中の対極を通じて前記光起電力層に印加する電圧は、０．１Ｖ以上１００Ｖ以下であることを特徴とする。
【００２０】
第７発明にあっては、０．１Ｖ以上１００Ｖ以下の電圧を光起電力層に印加することにより、第３発明と同様に、ダメージを与えることなくＣＮ- イオンの内部浸入を促進できる。
【００２１】
第８発明に係る光起電力素子の製造方法は、第４〜第７発明の何れかにおいて、光照射によって前記光起電力層に起電力を発生させ、発生させた起電力を用いて、前記溶液中の対極を通じて前記光起電力層に前記電圧を印加することを特徴とする。
【００２２】
第８発明にあっては、光照射によって発生させた起電力を印加用の電圧に利用する。よって、特別な電圧印加機構が不要となり、より簡便にＣＮ- イオンの取り込みを行える。
【００２９】
【発明の実施の形態】
まず、本発明の一般的な処理形態について説明する。本発明では、クラウンエーテル（例えば18−クラウン−６）を含むシアン化合物の溶液（例えばＫＣＮ溶液）中に半導体膜（例えば非晶質シリコン膜）を浸漬し、浸漬させた状態で半導体膜に電圧を印加する処理を行って、非晶質相及び／または微結晶相を含む半導体膜にシアン処理（例えば水素で終端化しきれていないa-Ｓｉ：Ｈのダングリングボンドまたは結合が弱い部分をＣＮ- イオンと結合させて終端化する処理）を施す。
【００３０】
このシアン処理は、非晶質シリコンをＫＣＮ溶液に浸すだけで、簡便に行うことができる。しかしながら、ＫＣＮ溶液にはＫ+ イオンも含まれており、このＫ+ イオンが可動イオンとして、膜特性に悪影響を与えることが考えられる。
【００３１】
そこで、ＣＮ- イオンの効果を保ちながらＫ+ イオンを除去するために、クラウンエーテルの一種であり、Ｋ+ イオンと最も安定した錯体を形成する18−クラウン−６（Ｃ12Ｈ24Ｏ6 ）という相間移動触媒を用いる。この18−クラウン−６は分子内に２．７Åのホールを持っており、直径２．６６ÅのＫ+ イオンを効果的に捕捉することができる。
【００３２】
具体的には、キシレン（ジメチルベンゼン）に18−クラウン−６を溶解してＫＣＮ水溶液と混合させることによって、18−クラウン−６がＫ+ イオンを捕捉してキシレン層に移動させることができる。また、ＣＮ- イオンも静電的にキシレン層に移動するが、Ｋ+ イオンは18−クラウン−６にて遮蔽されているため、正の電荷は弱まっていて、ＣＮ- イオンの活性は高まっている。更に、ＣＮ- イオンはキシレン溶液中では溶媒和されない。そこで、このキシレン層に非晶質シリコン（a-Ｓｉ：Ｈ）を浸漬することによって、ＣＮ- イオンはより効果的にダングリングボンドなどの欠陥準位と結合することができる。
【００３３】
ところで、このようなＣＮ- イオンによる欠陥準位の終端化は、非晶質相（a-Ｓｉ：Ｈ）の表面近傍だけでなくその中心部（バルク内）まで行き渡らせる必要がある。そこで、本発明では、その半導体膜（非晶質シリコン膜）の浸漬中に正電圧を印加することによって、ＣＮ- イオンをバルク内に効率良く浸入させる。この場合の印加電圧の大きさは、０．１Ｖ以上１００Ｖ以下であることが好ましい。
【００３４】
印加電圧を種々に変化させて、上記処理を行った結果、０．１Ｖ未満では十分な効果が得られず、１００Ｖを超えると逆に特性低下が生じる可能性が高くなることが判明した。０．１Ｖ未満にて十分な効果が得られなかった理由は、半導体と金属などの他の物質との界面には元来０．１Ｖ程度の接合電位が存在しており、外部からの印加電圧の効果が打ち消されたためと考えられる。一方、１００Ｖを超えた場合には、半導体自身に耐電圧以上の電圧が印加されることになって破壊が生じたことが、特性低下の原因と考えられる。
【００３５】
以下、本発明における具体例について説明する。
（実施例１）
図１は、実施例１における非晶質シリコン膜の作製工程を示す図である。この実施例１では、クラウンエーテルを含むシアン化合物の溶液に浸漬して電圧を印加する処理（以下、この処理のことを電圧印加クラウンエーテルシアン処理という）を行って、光劣化を防止した非晶質シリコン膜を作製する。
【００３６】
まず、透明導電膜（ＴＣＯ）２が形成されたガラス基板１を洗浄した（図１（ａ））。そして、これをプラズマＣＶＤ用真空チャンバに挿入して、チャンバ内を一旦真空に排気した後、表１に示す条件で、透明導電膜２上に水素化非晶質シリコン（a-Ｓｉ：Ｈ）膜３を形成した（図１（ｂ））。
【００３７】
【表１】
0004636719.tif 000002
【００３８】
次に、前記チャンバから図１（ｂ）に示す試料を取り出して、真空蒸着用チャンバに挿入した。２×10-4Ｐａまで排気した後、マスクを用いてアルミニウム膜４（直径：３ｍｍ，厚さ：０．１μｍ）を真空蒸着した（図１（ｃ））。
【００３９】
次に、真空蒸着用チャンバから図１（ｃ）に示す試料を取り出し、透明導電膜２上に電極５を形成した後（図１（ｄ））、ＫＣＮのキシレン溶液６に浸漬した（図１（ｅ））。このＫＣＮのキシレン溶液６は、以下の方法で作成した。５．３ｇの18−クラウン−６を１０ｍｌのキシレンに溶解させて、濃度２Ｍの溶液を調整した。また、０．６５ｇのＫＣＮを１０ｍｌの水に溶解させて、濃度１Ｍの溶液を調整した。これらの２種類の溶液を分液ロートに入れて、よく撹拌した後、３０分間放置した。二層に分離したキシレン溶液の上層を分液ロートから取り出し、取り出したものを使用するキシレン溶液６とした。
【００４０】
図１（ｄ）に示す試料と白金電極７とを、電極５及び白金電極７を結線した状態でこのようなキシレン溶液６に浸し、白金電極７に対して電極５に＋８Ｖの電圧を２分間印加した（図１（ｅ））。その後、試料をキシレン溶液６から取り出し、室温のアセトン，エタノール，水にて各２回洗浄した。
【００４１】
図２は、以上のような電圧印加クラウンエーテルシアン処理を行って作製した水素化非晶質シリコン膜（実施例１）における光電流密度の光照射に伴う経時変化を示すグラフである。図２において、横軸は強さ３００ｍＷ／ｃｍ2 の光の照射時間を表し、縦軸は光電流密度を表している。光電流密度の測定は、擬似太陽光源ＡＭ１．５，１００ｍＷ／ｃｍ2 を用いてアルミニウム膜をアース電位にして透明導電膜に０．１Ｖの電圧を印加した状態で行った。水素化非晶質シリコン膜を形成した後、電圧印加クラウンエーテルシアン処理を行うことにより、光照射によって光電流密度は減少せずに逆に増加しており、実施例１の水素化非晶質シリコン膜に全く光劣化が生じていないことが、図２の測定結果から分かる。
【００４２】
図３は、このような電圧印加クラウンエーテルシアン処理を行わなかった水素化非晶質シリコン膜（比較例１）における光電流密度の光照射に伴う経時変化を示すグラフである。この場合の測定条件は実施例１の場合と同じであり、図３の横軸，縦軸は図２と同じである。電圧印加クラウンエーテルシアン処理を行わない場合には、光照射時間の増加と共に光電流密度は減少しており、比較例１の水素化非晶質シリコン膜は光劣化したことが、図３の測定結果から分かる。
【００４３】
図４は、クラウンエーテルを含むシアン化合物の溶液には浸漬させるが電圧を印加しない処理（以下、この処理のことを単にクラウンエーテルシアン処理という）を行って作製した水素化非晶質シリコン膜（対照例１）における光電流密度の光照射に伴う経時変化を示すグラフである。この場合の測定条件は実施例１の場合と同じであり、図４の横軸，縦軸は図２と同じである。クラウンエーテルシアン処理時に電圧印加しなかった場合には、光照射時間の増加に伴う光電流密度の減少度は全く処理を行わなかった比較例１に比して小さくなっているが、光電流密度は減少していることが、図４の測定結果から分かる。
【００４４】
また、図５は、上記実施例１の水素化非晶質シリコン膜における暗電流密度の光照射に伴う経時変化を示すグラフである。図５において、横軸は強さ３００ｍＷ／ｃｍ2 の光の照射時間を表し、縦軸は暗電流密度を表している。暗電流密度の測定は、暗状態でアルミニウム膜をアース電位にして透明導電膜に０．１Ｖの電圧を印加した状態で行った。光照射した後でも暗電流密度は変化せずに一定であり、実施例１の水素化非晶質シリコン膜には全く光劣化が生じていないことが、図５の測定結果からも分かる。
【００４５】
図６は、上記比較例１の水素化非晶質シリコン膜における暗電流密度の光照射に伴う経時変化を示すグラフである。この場合の測定条件は実施例１の場合と同じであり、図６の横軸，縦軸は図５と同じである。光照射によって暗電流密度は著しく減少しており、比較例１の水素化非晶質シリコン膜は光劣化したことが、図６の測定結果からも分かる。
【００４６】
図７は、上記対照例１の水素化非晶質シリコン膜における暗電流密度の光照射に伴う経時変化を示すグラフである。この場合の測定条件は実施例１の場合と同じであり、図７の横軸，縦軸は図５と同じである。光照射による暗電流密度の減少度は比較例１に比して小さくなっているが、光電流密度は減少していることが、図７の測定結果から分かる。
【００４７】
これらの図２〜図７に示す測定結果を考察した場合、電圧印加クラウンエーテルシアン処理によって、非晶質シリコン膜の光劣化が完全に防止されていることが分かり、しかも、電圧印加クラウンエーテルシアン処理を施した非晶質シリコン膜（実施例１）では、光照射時間の増加に伴って光電流密度が増加している。これは、光照射によってＣＮ- イオンの浸入及び欠陥準位との反応が促進され、光照射時間の増加に伴って欠陥準位密度が減少したためと考えられる。
【００４８】
また、電圧印加を行わないでクラウンエーテルシアン処理を施した非晶質シリコン膜（対照例１）では、光劣化の程度は減少するが、光劣化を完全に防止することはできない。これは、電圧印加を行わない場合、非晶質シリコン膜の表面の近傍に存在する欠陥準位及び欠陥準位の前駆体（弱い結合，歪みがある結合など）にはＣＮ- イオンが反応してこれらは消滅するが、ＣＮ- イオンは非晶質シリコン膜の表面から奥深くには浸入できないため、奥深くに存在する欠陥準位及び欠陥準位の前駆体は消滅しないためと考えられる。一方、クラウンエーテルシアン処理中に非晶質シリコン膜に正電圧を印加した場合、負の電荷を持つＣＮ- イオンの非晶質シリコン膜内部への浸入が促進されて、奥深くに存在する欠陥準位及び欠陥準位の前駆体にもＣＮ- イオンが反応してそれらが消滅し、光劣化は完全に防止される。よって、光劣化の完全防止には、電圧印加が必須であることが分かる。
【００４９】
また、一旦形成されたＳｉ−ＣＮ結合は強固であるので光照射によっても切断されず、欠陥準位の光生成は起こらない。電圧印加クラウンエーテルシアン処理を行った場合に生じる光照射時間の増加に伴う光電流密度の増加は、ｉ型非晶質シリコン中に存在する未反応のＣＮ- イオンの浸入及び欠陥準位との反応が光照射によって促進されて、欠陥準位にＣＮ- イオンが効率良く結合する結果であると考えられる。
【００５０】
（実施例２）
図８は、実施例２における光起電力素子の製造工程を示す図である。この実施例２では、光起電力層に電圧印加クラウンエーテルシアン処理を施す。
【００５１】
まず、透明導電膜（ＴＣＯ）１２が形成されたガラス基板１１（図８（ａ））上に、表２に示す条件で、第１導電層としてのｐ型a-ＳｉＣ層、光起電力層としてのｉ型a-Ｓｉ層、第２導電層としてのｎ型a-Ｓｉ層をこの順に積層してなる光電変換膜１３を形成する（図８（ｂ））。
【００５２】
【表２】
0004636719.tif 000003
【００５３】
次に、透明導電膜１２上に電極１５を形成した後（図８（ｃ））、ＫＣＮのキシレン溶液１６に浸漬した（図８（ｄ））。このＫＣＮのキシレン溶液１６は、実施例１と同様の手順にて作成した。浸漬時間は２分として、白金電極１７に対して電極１５に１５Ｖの正電圧を印加した。その後、試料をキシレン溶液１６から取り出し、室温のアセトン，エタノール，水にて各２回洗浄した。洗浄した試料を乾燥させた後、Ａｇからなる裏面金属膜１８を光電変換膜１３上に形成して、光起電力素子を製造した（図８（ｅ））。
【００５４】
このようにして製造した光起電力素子（実施例２）の特性（開放電圧Ｖoc，短絡電流Ｉsc，曲線因子ＦＦ，変換効率）を測定した。その測定結果を下記表３に示す。また、電圧印加クラウンエーテルシアン処理を行わずに、他の条件は実施例２と同一にして製造した光起電力素子（比較例２）の特性の測定結果も表３に併せて示す。なお、表３での各パラメータの値は、比較例２での規格化値を表している。
【００５５】
【表３】
0004636719.tif 000004
【００５６】
表３から、実施例２の変換効率が比較例２に比べて大幅に向上していることが分かる。高いＲＦパワーにて光起電力層（ｉ型a-Ｓｉ層）を形成しているため、比較例２ではその界面近傍の特性が悪くて低い変換効率しか得られないが、実施例２では、電圧印加クラウンエーテルシアン処理によって、この原因となる欠陥準位を減少させることができて、高い変換効率を実現できている。
【００５７】
また、実施例２及び比較例２に対して光照射（照射条件：３００ｍＷ／ｃｍ2 ，２５時間）を行った後の特性を測定した。その測定結果を下記表４に示す。なお、表４での各パラメータの値は、比較例２での規格化値を表している。
【００５８】
【表４】
0004636719.tif 000005
【００５９】
実施例２と比較例２との変換効率の差は、光照射前（光劣化前）よりも大きくなっており、電圧印加クラウンエーテルシアン処理により、光劣化後の特性を顕著に改善できていることが分かる。これは、電圧印加クラウンエーテルシアン処理を施しておいたことによって、光照射による新たな欠陥準位の生成を大いに抑制できたことを示している。
【００６０】
（実施例３）
図９は、実施例３における光起電力素子の製造工程を示す図である。この実施例３では、実施例２と同様に光起電力層に電圧印加クラウンエーテルシアン処理を施すが、その際に印加する電圧として、自身の光起電力を利用する。
【００６１】
まず、透明導電膜（ＴＣＯ）２２が形成されたガラス基板２１（図９（ａ））上に、上記表２に示す条件で、第１導電層としてのｐ型a-ＳｉＣ層、光起電力層としてのｉ型a-Ｓｉ層、第２導電層としてのｎ型a-Ｓｉ層をこの順に積層してなる光電変換膜２３を形成する（図９（ｂ））。
【００６２】
次に、この試料をＫＣＮのキシレン溶液２６に浸漬した（図９（ｃ））。このＫＣＮのキシレン溶液２６は、実施例１と同様の手順にて作成した。ここで、ｐ型a-ＳｉＣ層側の外部から光を照射した。照射光には、ＡＭ１．５，１００ｍＷ／ｃｍ2 の擬似光源を使用した。試料に光を照射することにより、ガラス基板２１とｎ型a-Ｓｉ層との間に光起電力が生じて、キシレン溶液２６中のＣＮ- イオンの光起電力層への取り込みは促進する。この光照射は１０分間行った。その後、試料をキシレン溶液２６から取り出し、室温のアセトン，エタノール，水にて各２回洗浄した、洗浄した試料を乾燥させた後、Ａｇからなる裏面金属膜２８を光電変換膜２３上に形成して、光起電力素子を製造した（図９（ｄ））。
【００６３】
このようにして製造した光起電力素子（実施例３）の特性を測定した。その測定結果を下記表５に示す。また、電圧印加クラウンエーテルシアン処理を行わずに、他の条件は実施例３と同一にして製造した光起電力素子（比較例３）の特性の測定結果も表５に併せて示す。また、実施例３及び比較例３に対して光照射（照射条件：３００ｍＷ／ｃｍ2 ，２５時間）を行った後の特性を測定した。その測定結果を下記表６に示す。なお、表５，表６での各パラメータの値は、比較例３での規格化値を表している。
【００６４】
【表５】
0004636719.tif 000006
【００６５】
【表６】
0004636719.tif 000007
【００６６】
表５から、実施例３の変換効率が比較例３に比べて大幅に向上しており、電圧印加クラウンエーテルシアン処理が有効であることが分かる。また、表５，表６の比較により、実施例３と比較例３との変換効率の差が、光照射前（光劣化前）よりも光照射後（光劣化後）の方が大きくなっていることが分かる。これは、光劣化によって欠陥密度が増加したので、電圧印加クラウンエーテルシアン処理の効果がより顕著になったためである。
【００６７】
実施例３では、外部から電圧を印加するのではなく、光照射を行いながらクラウンエーテルシアン処理を施し、光照射による光起電力によってＣＮ- イオンの内部への浸入を図っている。この際、非晶質シリコンの場合の開放電圧は０．８Ｖであって実施例２での印加電圧１５Ｖと比べると小さいが、処理時間を１０分間と長くすることによって、十分な電圧印加クラウンエーテルシアン処理を行うことができる。実施例３では、電圧印加処理のための電極，配線などの部材が不要であり、手間がかからず、処理コストの削減を図れる。
【００６８】
（実施例４）
図１０は、実施例４における光起電力素子の製造工程を示す図である。この実施例４では、ＣＮ- イオンの浸透の程度を調べるために、光起電力層にその処理時間を異ならせて電圧印加クラウンエーテルシアン処理を施す。
【００６９】
まず、金属基板３１（図１０（ａ））上に、表７に示す条件で、第１導電層としてのｎ型a-Ｓｉ層、光起電力層としてのｉ型a-Ｓｉ層、第２導電層としてのｐ型a-ＳｉＣ層をこの順に積層してなる光電変換膜３３を形成する（図１０（ｂ））。
【００７０】
【表７】
0004636719.tif 000008
【００７１】
次に、金属基板３１上に電極３５を形成した後（図１０（ｃ））、実施例１と同様の手順にて作成したＫＣＮのキシレン溶液３６に浸漬し、白金電極３７に対して電極３５に１５Ｖの正電圧を印加した（図１０（ｄ））。ここで浸漬時間を０分（処理なし），２分，３０分と変化させ、その後、各試料をキシレン溶液３６から取り出し、室温のアセトン，エタノール，水にて各２回洗浄した。洗浄した各試料を乾燥させた後、表面透明電極（ＴＣＯ）３８及びＡｇからなるくし型集電極３９を光電変換膜３３上に形成して、処理時間０分の光起電力素子（比較例４），処理時間２分の光起電力素子（実施例４-1），処理時間３０分の光起電力素子（実施例４-2）を夫々製造した（図１０（ｅ））。
【００７２】
このようにして製造した３種の光起電力素子（比較例４，実施例４-1，実施例４-2）の光照射前後（光劣化前後）における変換効率の測定結果を下記表８に示す。なお、表８での各パラメータの値は、比較例４での規格化値を表している。実施例４-1，実施例４-2は何れも、変換効率の改善が見られるが、処理時間を２分とした実施例４-1の方が処理時間を３０分とした実施例４-2よりも改善の幅が大きいことが、表８の測定結果から分かる。
【００７３】
【表８】
0004636719.tif 000009
【００７４】
図１１は、実施例４-1と実施例４-2とにおける効果の差を検証するために、光起電力層（ｉ型a-Ｓｉ層）中のＣＮの含有量をＳＩＭＳにて測定した結果を示すグラフである。図１１において、横軸はｉ型a-Ｓｉ層のｐ型a-ＳｉＣ層側からの深さを表し、縦軸はＣＮ含有量を表している。
【００７５】
図１１のグラフから分かるように、実施例４-2の場合には光起電力層（ｉ型a-Ｓｉ層）全体にわたって比較的均一にＣＮが分布しているのに対して、実施例４-1の場合にはｐ型a-ＳｉＣ層との界面近傍でＣＮの含有量が多くなっている。一般的に、光起電力層中の欠陥密度はバルクよりも界面近傍の方が大きいことが知られており、ｐ型層側から光入射を行う光起電力素子にあっては光起電力層のｐ型層との界面近傍で最も多くの光が吸収されるので、そのｐ型層との界面近傍の特性が変換効率に大きく寄与する。
【００７６】
実施例４-1では、ｐ型a-ＳｉＣ層との界面近傍に多くのＣＮを含有させることにより、この部分での欠陥密度の低減に大いに貢献し、結果として実施例４-2よりも高い変換効率を実現できた。光照射（光劣化）による欠陥準位も、ｐ型層との界面近傍にて顕著に発生するので、光照射後（光劣化後）の変換効率も、実施例４-1では実施例４-2よりも優れた結果が得られている。
【００７７】
なお、処理時間２分は実施例４における最適値であり、光起電力層の膜質，印加電圧の大きさなどの他の要因によって、この処理時間の最適値は変動する。しかしながら、最適な処理を行った光起電力素子にあっては、光起電力層中のＣＮ含有量が、ｐ型層またはｎ型層の何れか一方との界面近傍領域において、特に、光入射側のｐ型層との界面近傍領域において、他の領域よりも多くなっていることは、良好な変換効率を得るためには重要な点である。
【００７８】
（実施例５）
図１２，図１３は、実施例５における光起電力素子の製造工程を示す図である。この実施例５では、光起電力層に電圧印加クラウンエーテルシアン処理を施すが、光起電力層を２層構成とし、各光起電力層を形成した後に電圧印加クラウンエーテルシアン処理を夫々行う。
【００７９】
まず、透明導電膜（ＴＣＯ）４２が形成されたガラス基板４１（図１２（ａ））上に、表９に示す条件で、第１導電層としてのｐ型a-ＳｉＣ層、一層目の光起電力層としての第１ｉ型a-Ｓｉ層をこの順に積層してなる第１光電変換膜４３ａを形成した（図１２（ｂ））。
【００８０】
【表９】
0004636719.tif 000010
【００８１】
次に、透明導電膜４２上に電極４５を形成し、この試料を、実施例１と同様の手順にて作成したＫＣＮのキシレン溶液４６に浸漬した（図１２（ｃ））。浸漬時間は１分として、白金電極４７に対して電極４５に１５Ｖの正電圧を印加した。その後、試料をキシレン溶液４６から取り出し、室温のアセトン，エタノール，水にて各２回洗浄した。
【００８２】
次いで、第１光電変換膜４３ａ上に、表９に示す条件で、二層目の光起電力層としての第２ｉ型a-Ｓｉ層からなる第２光電変換膜４３ｂを形成した（図１３（ｄ））。再び透明導電膜４２上に電極４５を形成し、この試料をＫＣＮのキシレン溶液４６に浸漬し、浸漬時間は１分として、白金電極４７に対して電極４５に１５Ｖの正電圧を印加した（図１３（ｅ））。
【００８３】
その後、試料をキシレン溶液４６から取り出し、室温のアセトン，エタノール，水にて各２回洗浄した。次に、第２ｉ型a-Ｓｉ層４３ｂ上に、表９に示す条件で、第２導電層としてのｎ型a-Ｓｉ層からなる第３光電変換膜４３ｃを作成し、最後にＡｇからなる裏面金属膜４８をｎ型a-Ｓｉ層４３ｃ上に形成して、光起電力素子（実施例５-1）を製造した（図１３（ｆ））。
【００８４】
また、上述した製造工程において１回目の電圧印加クラウンエーテルシアン処理（図１２（ｃ）に該当）を省略して、上記第１ｉ型a-Ｓｉ層，第２ｉ型a-Ｓｉ層を連続して形成し、つまり膜厚３００ｎｍのｉ型a-Ｓｉ層を一括して形成し、その後に上述した製造工程と同様の電圧印加クラウンエーテルシアン処理，ｎ型a-Ｓｉ層及び裏面金属膜の作成を行って、光起電力素子（実施例５-2）を製造した。但し、この電圧印加クラウンエーテルシアン処理において、印加電圧は１５Ｖとし、処理時間は２分とした。
【００８５】
更に、この実施例５-2において、電圧印加クラウンエーテルシアン処理を全く行わずに光起電力素子（比較例５）を製造した。
【００８６】
このようにして製造した３種の光起電力素子（比較例５，実施例５-1，実施例５-2）の光照射前後（光劣化前後）における変換効率の測定結果を下記表１０に示す。なお、表１０での各パラメータの値は、比較例４での規格化値を表している。
【００８７】
【表１０】
0004636719.tif 000011
【００８８】
実施例５-1，実施例５-2は何れも、変換効率の改善が見られるが、２回の電圧印加クラウンエーテルシアン処理を施した実施例５-1の方がその処理回数を１回とした実施例５-2よりも改善の幅が大きいことが、表１０の測定結果から分かる。実施例５-1では、ｐ型a-ＳｉＣ層側に位置する第１ｉ型a-Ｓｉ層（膜厚：５０ｎｍ）を形成した後に電圧印加クラウンエーテルシアン処理を施しているので、光起電力層（ｉ型a-Ｓｉ層）の光入射側であるｐ型層に近い領域で他の領域よりもＣＮが多くなり、実施例５-2と比べて、効果的に電圧印加クラウンエーテルシアン処理を施せて、欠陥準位の低減及び光照射（光劣化）による欠陥発生の抑制をより良く行えたと言える。
【００８９】
表２，表９から分かるように、比較例２と比較例５とは同じ形成条件を有しており、同一の変換効率の特性が得られている。これに対して、実施例２と実施例５-2とを比較した場合、光照射前後（光劣化前後）の何れの場合においても後者が前者より変換効率は高くなっている。これは、実施例２ではｎ型a-Ｓｉ層を形成した後に電圧印加クラウンエーテルシアン処理を施しているが、実施例５-2ではｎ型a-Ｓｉ層の形成前に電圧印加クラウンエーテルシアン処理を施しており、より効果的に電圧印加クラウンエーテルシアン処理を行えたためである。
【００９０】
なお、上述した実施例では半導体膜（光起電力層）として非晶質シリコンを用いる場合について説明したが、これに限らず、非晶質相及び／または微結晶相を含む全ての半導体膜に対しても同様の効果が得られる。
【００９１】
また、上述した実施例では１組のｐｉｎ接合を有する単接合型光起電力素子について説明したが、複数組のｐｉｎ接合を有する２スタック型，３スタック型などのタンデム型の光起電力素子においても同様の効果が得られる。
【００９２】
【発明の効果】
以上詳述したように本発明では、非晶質相及び／または微結晶相を含む半導体膜にシアン化合物含有の溶液中に浸漬させた状態で溶液中の対極を通じて電圧を印加するようにしたので、容易にＣＮ- イオンを効率良く非晶質相または微結晶相に取り込ませることができ、その膜性を大幅に向上することができる。このような処理手法を、光起電力素子の光起電力層に適用するようにしたので、光劣化の影響を受けない優れた特性を有する光起電力素子を製造することができる。この結果、光起電力層に非晶質シリコンを使用した製造コストが低い光起電力素子における光劣化の問題の解決を図ることができる。
【００９３】
また、本発明では、印加電圧の大きさを０．１Ｖ以上１００Ｖ以下としたので、半導体膜（光起電力層）にダメージを与えることなくＣＮ- イオンの内部浸入を促進することができる。
【００９４】
また、本発明では、光照射によって発生させた起電力を印加電圧に用いるようにしたので、特別な電圧印加機構を設けることなく、簡便にＣＮ- イオンの取り込みを行うことができる。
【００９５】
更に、本発明では、光起電力素子の光起電力層において、欠陥準位が多く発生する光入射側の導電層（ｐ型層）との界面領域でのＣＮ含有率が、他の領域でのＣＮ含有率より多くなるようにしたので、より効率良く欠陥準位を解消することができて、光劣化を防止して長期間にわたる高い変換効率を実現することができる。
【図面の簡単な説明】
【図１】実施例１における非晶質シリコン膜の作製工程を示す図である。
【図２】実施例１の水素化非晶質シリコン膜における光電流密度の光照射に伴う経時変化を示すグラフである。
【図３】比較例１の水素化非晶質シリコン膜における光電流密度の光照射に伴う経時変化を示すグラフである。
【図４】対照例１の水素化非晶質シリコン膜における光電流密度の光照射に伴う経時変化を示すグラフである。
【図５】実施例１の水素化非晶質シリコン膜における暗電流密度の光照射に伴う経時変化を示すグラフである。
【図６】比較例１の水素化非晶質シリコン膜における暗電流密度の光照射に伴う経時変化を示すグラフである。
【図７】対照例１の水素化非晶質シリコン膜における暗電流密度の光照射に伴う経時変化を示すグラフである。
【図８】実施例２における光起電力素子の製造工程を示す図である。
【図９】実施例３における光起電力素子の製造工程を示す図である。
【図１０】実施例４における光起電力素子の製造工程を示す図である。
【図１１】実施例４-1及び実施例４-2での光起電力層（ｉ型a-Ｓｉ層）中のＣＮの含有量の測定結果を示すグラフである。
【図１２】実施例５における光起電力素子の製造工程を示す図である。
【図１３】実施例５における光起電力素子の製造工程を示す図である。
【符号の説明】
１，１１，２１，４１  ガラス基板
２，１２，２２，４２  透明導電膜
３  水素化非晶質シリコン膜
４  アルミニウム膜
５，１５，３５，４５  電極
６，１６，２６，３６，４６  ＫＣＮのキシレン溶液
７，１７，３７，４７  白金電極
１３，２３，３３  光電変換膜
１８，２８，４８  裏面導電膜
３８  表面透明電極
３９  くし型集電極
４１ａ  第１光電変換膜
４１ｂ  第２光電変換膜
４１ｃ  第３光電変換膜
【図１】
0004636719.tif 000012
【図２】
0004636719.tif 000013
【図３】
0004636719.tif 000014
【図４】
0004636719.tif 000015
【図５】
0004636719.tif 000016
【図６】
0004636719.tif 000017
【図７】
0004636719.tif 000018
【図８】
0004636719.tif 000019
【図９】
0004636719.tif 000020
【図１０】
0004636719.tif 000021
【図１１】
0004636719.tif 000022
【図１２】
0004636719.tif 000023
【図１３】
0004636719.tif 000024