(57)【特許請求の範囲】
【請求項１】
複数のチップ分のインダクタ導体およびコンデンサ電極と共に絶縁体層を複数層積層し、該積層された材料を個々のチップごと切断することにより、複数個のＬＣ共振回路を内蔵して構成されるチップ状の積層フィルタであって、
前記ＬＣ共振回路のインダクタ導体は、積層方向に形成し積層されて連続する断面形状が円形のスルーホール導体により構成されると共に、互いに対向する一対の切断面をプリント基板への実装面とし、
前記チップの実装面にグランド電極を有し、
前記インダクタ導体は前記グランド電極と平行をなし、
前記チップの積層方向に対して直角をなす方向の両端の切断面であって、前記実装面に対して垂直をなす面に、一方の実装面から他方の実装面にわたり形成された入出力端子を有し、
前記積層フィルタは２つのＬＣ共振回路を内蔵し、各ＬＣ共振回路を構成するコンデンサは、積層方向の両端部に形成される
ことを特徴とする積層フィルタ。
【請求項２】
請求項１の積層フィルタにおいて、
前記絶縁体層が、樹脂、または該樹脂に粉末状の機能材料を混合した複合材料でなる
ことを特徴とする積層フィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、帯域通過特性を有する積層フィルタに係り、特に携帯電話機、無線ＬＡＮ等の無線機器に用いる場合に好適な積層フィルタに関する。
【０００２】
【従来の技術】
この種の積層型バンドパスフィルタは、１つの基体に複数のＬＣ共振回路を内蔵し、ＬＣ共振器は電気的に互いに結合してフィルタ特性を実現している。この種の積層フィルタは、ＬＣ共振回路を構成するインダクタ部において、インダクタ導体が平らな形状をなすため、導体の端部に高周波電流が導体の端部に集中するいわゆるエッジ電流の問題が発生するために損失が増大し、フィルタ特性を悪化させるという問題点があった。
【０００３】
この問題点を解決するため、特開２０００−８２６１６公報においては、インダクタ導体を断面形状が円形のスルーホール導体によって構成している。この積層フィルタは、スルーホールを形成した誘電体層の積層方向がプリント基板への実装面に対して垂直をなし、スルーホール導体は、各誘電体に形成されたスルーホール導体を積み重ねて形成したものである。
【０００４】
【発明が解決しようとする課題】
上記従来例のように、スルーホール導体の積み重ねによりインダクタ導体を構成する場合、積層フィルタの厚み方向の薄型化を図ろうとすると、インダクタ導体の長さが短くなり、所望のインダクタンスが得られなくなり、その結果、所望のフィルタ特性が得られなくなるという問題点がある。
【０００５】
本発明は、上記問題点に鑑み、前記エッジ電流の問題が解決されて損失が小さくなると共に、薄型化しても所望のインダクタンス特性、すなわちフィルタ特性が容易に得られる積層フィルタを提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１の積層フィルタは、複数のチップ分のインダクタ導体およびコンデンサ電極と共に絶縁体層を複数層積層し、該積層された材料を個々のチップごと切断することにより、複数個のＬＣ共振回路を内蔵して構成されるチップ状の積層フィルタであって、
前記ＬＣ共振回路のインダクタ導体は、積層方向に形成し積層されて連続する断面形状が円形のスルーホール導体により構成されると共に、互いに対向する一対の切断面をプリント基板への実装面とし、
前記チップの実装面にグランド電極を有し、
前記インダクタ導体は前記グランド電極と平行をなし、
前記チップの積層方向に対して直角をなす方向の両端の切断面であって、前記実装面に対して垂直をなす面に、一方の実装面から他方の実装面にわたり形成された入出力端子を有し、
前記積層フィルタは２つのＬＣ共振回路を内蔵し、各ＬＣ共振回路を構成するコンデンサは、積層方向の両端部に形成される
ことを特徴とする。
【０００７】
このように、積層体の切断面がプリント基板への実装面となる構成とすることにより、積層フィルタの積層方向の長さは積層フィルタの実装面に垂直方向の厚みに係りなく設定することができ、インダクタ導体の長さを所望の長さに確保することができるので、薄型でありながら所望のインダクタンスが容易に得られる。また、スルーホール導体は断面形状が円形をなすので、エッジ電流による損失の増大の問題が発生せず、Ｑ値の高い積層フィルタが得られる。
【０００８】
また、積層方向の両端部にコンデンサを構成すれば、中央のインダクタ形成層の材質と両端のコンデンサ形成層の材質が異なる場合に、材質の相違に基づく縮率の相違による積層フィルタのそりが防止される。また、樹脂により絶縁体層を形成する場合、積層方向の中央側のインダクタ層をコア基板により構成し、その両側にプリプレグを重ねて導体と共に硬化させるかあるいは硬化後に導体を形成してパターニングする工程を繰り返して積層する場合、プリプレグが硬化する際にコア基板の両側が同時に縮むため、そりが防止される。
【０００９】
請求項２の積層フィルタは、請求項１において、
前記絶縁体層が、樹脂、または該樹脂に粉末状の機能材料を混合した複合材料でなる
ことを特徴とする。
【００１０】
このように、絶縁体層（誘電体層または磁性体層）を樹脂によって構成することにより、高温焼成が不要であって、かつ加工が容易であり、しかも誘電率の低い高周波用のものが容易に得られる。
【００１１】
【発明の実施の形態】
図１（Ａ）は本発明による積層フィルタの一実施の形態を示す斜視図、図１（Ｂ）はその等価回路図、図１（Ｃ）は（Ａ）のＥ−Ｅ断面図（ただし絶縁体層についてのハッチングを省く）である。本実施の形態では、図１（Ｂ）に示すように、インダクタＬ１とコンデンサＣ１からなるＬＣ共振回路と、インダクタＬ２とコンデンサＣ２とからなるＬＣ共振回路と、入出力端子２、３間を結合するバイパスコンデンサＣ３によりバンドパスフィルタを構成した例を示す。
【００１２】
図１（Ａ）、（Ｃ）において、１は積層体でなる積層フィルタであり、矢印Ｘ方向が積層方向を示す。２、３は積層方向に対して直角をなす両端面に設けた入出力端子、４、５は積層フィルタ１の内部に矢印Ｘで示す積層方向に連続して形成されたインダクタ導体であり、それぞれ前記インダクタＬ１、Ｌ２を構成するものである。該インダクタ導体４、５はスルーホールに設ける導体（スルーホール導体）により、断面形状が円形に構成される。６、７は積層方向の両端に設けたグランド電極、８、９は互いに対向する一対の切断面である積層フィルタの上面と下面（これらのいずれかが実装面となる）に設けたグランド電極である。図示のように、グランド電極８、９が形成された実装面に対し、インダクタ導体４、５は平行に形成される。入力端子２，３は一方の実装面８から他方の実装面９にわたって設けられる。
【００１３】
前記インダクタ導体４、５は中間部をそれぞれ入出力端子２、３に引き出し用導体１２、１３により接続する。１０ａ〜１０ｃはグランド電極６と共に前記コンデンサＣ１を構成するコンデンサ電極である。１１ａ〜１１ｃはグランド電極７と共に前記コンデンサＣ１を構成するコンデンサ電極である。一方のインダクタ導体４は、その一端側を、グランド電極８、９に接続されるコンデンサ電極１１ｂに接続し、他端側をコンデンサ電極１０ａ、１０ｃに接続する。一方のインダクタ導体５は、その一端側を、グランド電極８、９に接続されるコンデンサ電極１０ｂに接続し、他端側をコンデンサ電極１１ａ、１１ｃに接続する。
【００１４】
図２は該積層フィルタを樹脂または樹脂と機能粉末（誘電体粉末または磁性体粉末）との複合材料を絶縁体層に用いた場合の層構造図である。図２においては、電極の形状を説明する関係上、製造上一体化される原料の層と異なる層構成で描いてある。
【００１５】
１ａ〜１ｉは前記積層フィルタ１の基体を構成する絶縁体層であり、中間部の絶縁体層１ｄ〜１ｆは、インダクタ導体４、５の長さを確保するため、厚みの厚いプリプレグを用い、かつ強度確保のため、ガラスクロス入りのものを用いた。また、これらの層１ｄ〜１ｆには必要に応じて磁性フェライト粉末を混合した複合材料を用いてインダクタンス値の向上を図る。一方、絶縁体層１ａ〜１ｃ、１ｇ〜１ｉには取得容量を増大させるために誘電体粉末を混合した複合材料を用いる共に、ガラスクロスを使用せず、かつ層を薄くしたものを用いた。
【００１６】
４ａ〜４ｇ、５ａ〜５ｇはそれぞれこれらが積み重ねられて連続的に接続されることにより前記インダクタ導体４、５を構成する各層のインダクタ導体である。６、７は前記グランド電極、８ａ〜８ｉ、９ａ〜９ｉはそれぞれ前記グランド電極８、９を構成するグランド電極である。１４、１５は前記バイパスコンデンサＣ３を構成するコンデンサ電極である。
【００１７】
本実施の形態の積層フィルタは、半硬化状態のプリプレグおよびプリプレグを本硬化させたコア基板を用いて作製される。機能粉末を樹脂に混合してなる複合材料を用いる場合には、樹脂に機能粉末とトルエン等の溶剤を加えて混練してペースト化する。ここで、樹脂としては、エポキシ樹脂、ビニルベンジル樹脂、フェノール樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレンエーテル樹脂（ＰＰＥ）等が用いられる。
【００１８】
また、これらの樹脂に磁性体粉末を混合する場合には、Ｍｎ−Ｍｇ−Ｚｎ系等のフェライト粉末、金属磁性粉末、磁性単結晶粉末、絶縁皮膜を有する磁性金属粉末等が用いられる。
【００１９】
また、誘電体粉末として、比較的高い誘電率を得る場合は、例えばＢａＴｉＯ３−ＢａＺｒＯ３系、ＢａＯ−ＴｉＯ２−Ｎｄ２Ｏ３系、ＢａＯ−４ＴｉＯ２系等のセラミック誘電体粉末や、誘電体単結晶粉末、誘電体皮膜を有する金属粉末等が用いられる。また、比較的低い誘電率のものを得る場合は、アルミナ等低い誘電率粉末を用いる。本発明を実施する場合には、前記以外の熱硬化性樹脂、磁性体粉末、誘電体粉末も勿論用いることができる。
【００２０】
次に、前記複合材料のペーストを入れた容器に、リールに巻いたガラスクロスを繰り出して、ペーストに浸漬させる。その後、ガラスクロスに塗工したペーストを、ガラスクロスを乾燥機に通すことにより乾燥し、巻き取りリールに巻き取る。その後、この素材をカッタにより所定の寸法ごとに切断してガラスクロス入りのプリプレグを作成する。
【００２１】
なお、ガラスクロスを用いないで例えばベースとなるシートにペーストを塗布し、乾燥、剥離してプリプレグを作製する場合もあり、この場合は、ガラスクロスを用いた場合（最低厚みが約５０μｍ程度）に比較して２０μｍ程度あるいはさらに１０μｍ程度の厚みのプリプレグを作製することも可能となる。
【００２２】
このようにして作製されたプリプレグは、コア基板あるいは半硬化した接着層としてのプリプレグとして利用する。コア基板の形成は、例えば前記ビニルベンジル樹脂を複合材料ペーストに用いた場合には２００℃にて２時間行う。
【００２３】
なお、プリプレグの半硬化工程において、例えばビニルベンジル樹脂を複合材料ペーストに用いた場合の半硬化は１１０℃で１時間行う。
【００２４】
グランド電極６、７、コンデンサ電極１０ａ〜１０ｃ、１１ａ〜１１ｃ、引き出し用導体１２、１３、コンデンサ電極１４、１５等の導体パターンは、プリプレグに対して貼付けられる銅箔のエッチングや、乾式メッキ（蒸着法、イオンプレーティング法、イオンビーム法、気層成長法、ＣＶＤ法等）あるいは湿式メッキにより形成された導体膜のエッチング等により形成することができる。メッキによる場合、導体としては、銅、銀、ニッケル、錫、亜鉛、アルミニウムなどを用いることができる。
【００２５】
湿式メッキによる導体形成工程においては、無電解メッキ後に電解メッキを行うことにより、導体を形成する。この湿式メッキによる導体形成には銅等を用いることができる。
【００２６】
インダクタ導体４、５の形成工程においては、ドリル、パンチあるいはレーザによりスルーホールを開け、その内壁に導体を湿式メッキするかまたは導電性ペーストを充填する。メッキによる行う場合、メッキ厚が薄く、スルーホール内に空洞が生じる場合にはその空洞を樹脂により塞ぐとよい。
【００２７】
図２に示す積層フィルタを製造する場合、まずコア基板となる絶縁体層１ｅを形成する。この場合、プリプレグの表裏面に銅箔を貼り付け、本硬化後に引き出し用導体１２、１３と、コンデンサ電極１４、１５（パターンが判り易くなるように便宜絶縁体層１ｆ上にこの電極のパターンを示す）となる部分をエッチングにより形成する。
【００２８】
その後、入出力端子２、３となる部分にスルーホールを空け、スルーホールの部分にメッキにより入出力端子２、３となる導体を設け、樹脂によりスルーホールを穴埋めしておく。ここで、スルーホールは楕円、長円、長方形等、ある程度切断面に面積が得られるような断面形状とする。また、樹脂による穴埋めは、プリプレグの積層におけるプレス圧でプリプレグがスルーホール内に流れることを防ぐためである。
【００２９】
次に前記コア基板１ｅの両面に絶縁体層１ｄ、１ｆとなる銅箔付きプリプレグを貼付け、硬化してコンデンサ電極１０ｃ、１１ｃを形成する。
【００３０】
次にこのようにして積層、硬化したコア基板の両面に、絶縁体層１ｃ、１ｇとなる銅箔付きプリプレグを貼付け、硬化させてコンデンサ電極１０ｂ、１１ｂを形成する。
【００３１】
このようにして積層、硬化させたコア基板の両面に、絶縁体層１ｂ、１ｈとなる銅箔付きプリプレグを貼付け、硬化させてコンデンサ電極１０ａ、１１ａを形成する。
【００３２】
その後、インダクタ４、５となるスルーホールを空ける。このスルーホールに相当する部分を図２において、それぞれ４ａ〜４ｇ、５ａ〜５ｇで示す。これらのインダクタ用スルーホールにメッキを行ない、そのメッキ後の穴を樹脂により埋めて後工程におけるプリプレグ圧着の際にプリプレグがスルーホール内に流れ込むことを防止する。
【００３３】
その後、絶縁体層１ａ、１ｉとなる銅箔付きプリプレグを貼付け、硬化させてグランド電極６、７を形成する。
【００３４】
その後、グランド電極８（８ａ〜８ｉ）、９（９ａ〜９ｉ）となるスルーホールを空け、導体をその中にメッキした後、個々のチップに切断する。ここで、このグランド電極８、９用のスルーホールは、楕円、長円、長方形等、ある程度切断面に面積が得られるような断面形状とする。
【００３５】
そして、前記切断により、入出力端子２、３が露出させると共に、一連のグランド電極８、９を露出させ、これらのグランド電極８または９の形成面を実装面とする。前記入出力端子２、３となるスルーホールをメッキした後に充填した樹脂は、溶液により除去する。なお、この穴埋め用樹脂の代わりに導電性ペーストを充填した場合にはこれを除去する必要はない。
【００３６】
このように、積層体の切断面がプリント基板への実装面となる構成とすることにより、インダクタ導体４、５の長さを積層フィルタの厚みに係りなく設定することができ、インダクタ導体４、５の長さを所望の長さに確保することができるので、薄型でありながら所望のインダクタンス、すなわちフィルタ特性が容易に得られる。また、インダクタ導体４、５となるスルーホール導体は断面形状が円形をなすので、エッジ電流による損失の増大の問題が発生せず、Ｑ値の高い積層フィルタが得られる。
【００３７】
また、本発明は、グリーンシートの積層やスクリーン印刷法により絶縁体層にセラミック焼結体により構成することもできるが、前記絶縁体層として、熱硬化性樹脂、または該樹脂に粉末状の機能材料を混合してなる複合材料を用いることにより、高温焼成が不要であって、かつ加工が容易であり、しかも誘電率の低い高周波用のものが容易に得られる。
【００３８】
また、本実施の形態のように、積層方向の両端部にコンデンサＣ１、Ｃ２を構成すれば、中央のインダクタ形成層の材質と両端のコンデンサ形成層の材質が異なる場合に、材質の相違に基づく縮率の相違による積層フィルタのそりが防止される。
【００３９】
また、前述のように、プリプレグの貼付け、本硬化を繰り返す場合にはコア基板の両側が同時に縮むため、そりが防止される。
【００４０】
なお、本発明を実施する場合、上記の工程と異なり、コア基板と接着層としてのプリプレグとを交互に重ね、前記本硬化の温度、時間で熱プレスすることによりプリプレグの層も本硬化させ、積層体を得るようにしてもよい。また、入出力端子とＬＣ共振回路との間をコンデンサにより結合した構成や、３以上のＬＣ共振回路からなる回路にも本発明を適用できる。
【００４１】
【発明の効果】
請求項１によれば、積層体の切断面がプリント基板への実装面となる構成としたので、インダクタ導体の長さを積層フィルタの厚みに係りなく設定することができ、薄型でありながら所望のインダクタンス、すなわちフィルタ特性が容易に得られる。また、インダクタ導体となるスルーホール導体は断面形状が円形をなすので、エッジ電流による損失の増大の問題が発生せず、Ｑ値の高い積層フィルタが得られる。
【００４２】
また、積層方向の両端部にコンデンサを構成したので、中央のインダクタ形成層の材質と両端のコンデンサ形成層の材質が異なる場合に、材質の相違に基づく縮率の相違による積層フィルタのそりが防止される。
【００４３】
請求項２によれば、絶縁体層として、樹脂、または該樹脂に粉末状の機能材料を混合してなる複合材料を用いることにより、高温焼成が不要であって、かつ加工が容易であり、しかも誘電率の低い高周波用のものが容易に得られる。
【００４４】
また、前述のように、中央のコア基板の両側にプリプレグの貼付け、本硬化する工程を繰り返す場合には、本硬化の際にプリプレグがコア基板の両側で同時に縮むため、そりが防止される。
【図面の簡単な説明】
【図１】は本発明による積層フィルタの一実施の形態を示す斜視図、（Ｂ）はその等価回路図、（Ｃ）は（Ａ）のＥ−Ｅ断面図（絶縁体層のハッチングを省く）である。
【図２】本実施の形態の積層フィルタの層構造図である。
【符号の説明】
１：積層フィルタ、１ａ〜１ｉ：絶縁体層、２、３：入出力端子、４、４ａ〜４ｇ、５、５ａ〜５ｇ：インダクタ導体、６〜９、８ａ〜８ｉ、９ａ〜９ｉ：グランド電極、１０ａ〜１０ｃ、１１ａ〜１１ｃ：コンデンサ電極、１２、１３：引き出し用導体、１４、１５：コンデンサ電極
【図１】
0004608821.tif 000002
【図２】
0004608821.tif 000003