(57)【特許請求の範囲】
【請求項１】
（ａ）ｎ型半導体装置及びｐ型半導体装置のイオン注入濃度の値を求めるとともに、前記ｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値をそれぞれ独立に求め、
（ｂ）前記イオン注入濃度の値及びゲート長の値に基づいてシミュレーションを行って、飽和電流値を算出し、
（ｃ）該飽和電流値の散布図に基づいて、回路シミュレーション用パラメータを抽出することを特徴とする回路シミュレーション用パラメータ抽出方法。
【請求項２】
前記ｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値は、実測されたゲート長のデータベースから求める請求項１に記載の回路シミュレーション用パラメータ抽出方法。
【請求項３】
前記ｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値は、実測されたゲート長のデータベースからランダム抽出される請求項２に記載の回路シミュレーション用パラメータ抽出方法。
【請求項４】
前記ｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値は、相関乱数に基づいて求める請求項１に記載の回路シミュレーション用パラメータ抽出方法。
【請求項５】
前記回路シミュレーション用パラメータを抽出した後、相関乱数に基づいて求めたｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値を入力して、回路シミュレーション用パラメータを再抽出する請求項１に記載の回路シミュレーション用パラメータ抽出方法。
【請求項６】
（ａ）ｎ型半導体装置及びｐ型半導体装置のイオン注入濃度の値を求めるとともに、前記ｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値をそれぞれ独立に求め、
（ｂ）前記イオン注入濃度の値及びゲート長の値に基づいてシミュレーションを行って、飽和電流値を算出し、
（ｃ）該飽和電流値の散布図に基づいて、回路シミュレーション用パラメータを抽出し、
（ｄ）相関乱数に基づいて求めたｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値を入力して、回路シミュレーション用パラメータを再抽出することを特徴とする回路シミュレーション用パラメータ抽出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路シミュレーション用パラメータ抽出方法に関するものである。
【０００２】
【従来の技術】
従来、半導体装置の電子回路を解析したり設計したりするために、回路シミュレーションが行われている。
【０００３】
一般に、半導体装置の場合、製造工程における不可避的なプロセスのばらつきに起因する電子回路の各種特性値のばらつきを避けることができないので、開発や設計の段階において、各種制御に関するパラメータやゲート長等の形状寸法に関するパラメータを製造工程時に発生するプロセスばらつきに従うように変化させて回路シミュレーションを行い、半導体装置の電子回路の特性値のばらつきを予測したり、解析したりすることが重要である。
【０００４】
そして、前記回路シミュレーションの方法として、モンテカルロシミュレーションが広く行われている。該モンテカルロシミュレーションは、各種現象が確率的現象であることを前提にし、与えられた現象に対して乱数を使用してデータを作成し、十分に多い回数だけ反復してシミュレーションを行って近似解を得る方法である。
【０００５】
また、前記回路シミュレーションのための統計的なシミュレーションとして、複数のパラメータの値を組み合わせたサンプリング点を離散的に複数設定し、半導体物理に関する方程式を解くことによって前記サンプリング点のそれぞれにおける半導体装置の電子回路の特性を算出し、続いて、算出結果を応答曲面法を利用して補完し、任意のサンプリング点における半導体装置の電子回路の特性を予測する方法も知られている（特開平１０−５６１６７号公報参照）。
【０００６】
図２は、従来の回路シミュレーションの方法を示すフローチャート、図３はｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値の散布図の１例を示す図である。
【０００７】
ＭＯＳＦＥＴに関する回路シミュレーションにおいては、図２に示されるように、まず、Ｔｅｃｈｎｏｌｏｇｙ  ＣＡＤ（ＴＣＡＤ）を使用してシミュレーションを行い（ステップＳ１０１）、応答曲面（応答曲面関数）を作成する（ステップＳ１０２）（社団法人電子情報通信学会、「信学技報」ＴｅｃｈｎｉｃａｌＲｅｐｏｒｔ  ｏｆ  ＩＥＩＣＥ、ＶＬＤ９７−５３、ＥＤ９７−９１、ＳＤＭ９７−１１２、ＩＣＤ９７−１２８（１９９７−０９）参照）。そして、複数のパラメータに関して前記応答曲面に対応するばらつきを発生させて、モンテカルロシミュレーションを行う（ステップＳ１０３）。
【０００８】
ここでは、前記パラメータとして、ｎＭＯＳのイオン注入濃度、ｐＭＯＳのイオン注入濃度、及び、ＦＥＴのゲート長が採用される。
【０００９】
次に、それぞれのサンプリング点に関して、ｎＭＯＳのイオン注入濃度及びゲート長に基づいてｎＭＯＳ飽和電流値を算出し（ステップＳ１０４）、ｐＭＯＳのイオン注入濃度及びゲート長に基づいてｐＭＯＳ飽和電流値を算出する（ステップＳ１０５）。
【００１０】
そして、算出された値をグラフ上にプロットすることによって、図３に示されるような散布図を作成する（ステップＳ１０６）。なお、該散布図における飽和電流値の単位は［Ａ／ｍ］である。
【００１１】
続いて、前記散布図に基づいて、飽和電流値の最大、最小の４つの組み合わせの点を求め、該４つの点をワーストケースコーナーとして抽出する（ステップＳ１０７）。図３に示される例において、前記ワーストケースコーナーは○で囲まれた点である。
【００１２】
次に、前記４つのワーストケースコーナーにおける特性に基づいて、４組の回路シミュレーション用パラメータを抽出し（ステップＳ１０８）、該４組の中のいずれの回路シミュレーション用パラメータであっても動作するように電子回路を設計する（ステップＳ１０９）。
【００１３】
これにより、製造工程における不可避的なばらつきの影響を受けても動作する半導体装置の電子回路を作成できるようになっている。
【００１４】
【発明が解決しようとする課題】
しかしながら、前記従来の回路シミュレーション方法においては、抽出された回路シミュレーション用パラメータに基づいて電子回路を設計しても、実際に製造された半導体装置の電子回路が動作しない場合がある。
【００１５】
図４は従来の回路シミュレーション方法の問題点を示すｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値の散布図である。
【００１６】
図において、□は前記従来の回路シミュレーション方法によって算出された飽和電流値を示し、▲は実際に製造された半導体装置の電子回路を実測した飽和電流値を示している。そして、前記従来の回路シミュレーション方法によって算出された飽和電流値の４つのワーストケースコーナーは実線の○で示され、実際に製造された半導体装置の電子回路を実測した飽和電流値の４つのワーストケースコーナーは点線の○で示されている。
【００１７】
前記従来の回路シミュレーション方法によって算出された飽和電流値の４つのワーストケースコーナーは、図に示されるように、実際に製造された半導体装置の電子回路を実測した飽和電流値の４つのワーストケースコーナーと比べてかなり相違してしまう。このため、前記従来の回路シミュレーション方法によって算出された飽和電流値の４つのワーストケースコーナーに基づいて抽出された回路シミュレーション用パラメータに基づいて電子回路を設計すると、実際に製造された半導体装置の電子回路が動作しない場合が発生してしまう。
【００１８】
前記問題の原因の一つとして、従来の回路シミュレーション方法においては、ｎＭＯＳとｐＭＯＳのゲート長のばらつきに同一の値を使用していることが考えられる。
【００１９】
本発明は、上記従来の回路シミュレーション方法の問題点を解決して、ｎＭＯＳとｐＭＯＳのゲート長のばらつきの違いを考慮して、ワーストケースコーナーを抽出し、該ワーストケースコーナーにおける特性に基づいて回路シミュレーション用パラメータを抽出することによって、実際に製造された半導体装置の電子回路の動作を的確にシミュレートすることができる回路シミュレーション用パラメータ抽出方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
そのために、本発明の回路シミュレーション用パラメータ抽出方法においては、ｎ型半導体装置及びｐ型半導体装置のイオン注入濃度の値を求めるとともに、前記ｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値をそれぞれ独立に求め、前記イオン注入濃度の値及びゲート長の値に基づいてシミュレーションを行って、飽和電流値を算出し、該飽和電流値の散布図に基づいて、回路シミュレーション用パラメータを抽出する。
【００２１】
本発明の他の回路シミュレーション用パラメータ抽出方法においては、さらに、前記ｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値は、実測されたゲート長のデータベースから求める。
【００２２】
本発明の更に他の回路シミュレーション用パラメータ抽出方法においては、さらに、前記ｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値は、実測されたゲート長のデータベースからランダム抽出される。
【００２３】
本発明の更に他の回路シミュレーション用パラメータ抽出方法においては、さらに、前記ｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値は、相関乱数に基づいて求める。
【００２４】
本発明の更に他の回路シミュレーション用パラメータ抽出方法においては、さらに、前記回路シミュレーション用パラメータを抽出した後、相関乱数に基づいて求めたｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値を入力して、回路シミュレーション用パラメータを再抽出する。
【００２５】
本発明の更に他の回路シミュレーション用パラメータ抽出方法においては、ｎ型半導体装置及びｐ型半導体装置のイオン注入濃度の値を求めるとともに、前記ｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値をそれぞれ独立に求め、前記イオン注入濃度の値及びゲート長の値に基づいてシミュレーションを行って、飽和電流値を算出し、該飽和電流値の散布図に基づいて、回路シミュレーション用パラメータを抽出し、相関乱数に基づいて求めたｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値を入力して、回路シミュレーション用パラメータを再抽出する。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００２７】
図１は本発明の第１の実施の形態における回路シミュレーション用パラメータ抽出方法を示すフローチャート、図５は本発明の第１の実施の形態における飽和電流値の散布図である。
【００２８】
本実施の形態においては、ＭＯＳＦＥＴ型半導体装置に関して回路シミュレーションを行う場合について説明するが、本発明の回路シミュレーション用パラメータ抽出方法は、その他の種類の半導体装置にも適用することができる。
【００２９】
まず、ＴＣＡＤ（Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）を使用したＴＣＡＤシミュレーションを行い（ステップＳ１）、応答曲面（応答曲面関数）を作成する（ステップＳ２）。なお、「従来の技術」において説明したように、回路シミュレーションのための統計的なシミュレーションとして、複数のパラメータの値を組み合わせたサンプリング点を離散的に複数設定し、半導体物理に関する方程式を解くことによって前記サンプリング点のそれぞれにおける半導体特性を算出し、続いて、該算出結果を応答曲面法（ＲＳＭ：Ｒｅｓｐｏｎｓｅ  Ｓｕｒｆａｃｅ  Ｍｅｔｈｏｄｏｌｏｇｙ）を利用して補完することによって任意のサンプリング点における半導体装置の電子回路の特性を予測する方法は知られている。
【００３０】
次に、複数のパラメータに関して前記応答曲面に対応するプロセスばらつきを発生させて、モンテカルロシミュレーションを行う（ステップＳ３）。該モンテカルロシミュレーションは、「従来の技術」において説明したように、各種現象が確率的現象であることが前提であり、与えられた現象に対して乱数を使用してデータを作成し、十分に多い回数だけ反復してシミュレーションを行って近似解を得る方法である。ここで、前記パラメータとしては、ｎＭＯＳのイオン注入濃度、ｐＭＯＳのイオン注入濃度、ｎＭＯＳのゲート長、及び、ｐＭＯＳのゲート長が採用される。
【００３１】
まず、ｎＭＯＳのイオン注入濃度に関して乱数を発生させ、該乱数を応答曲面関数に代入して、プロセスばらつきを発生させる。これにより、統計的なばらつきを有する所定数のｎＭＯＳのイオン注入濃度の値を得ることができる。また、ｎＭＯＳのゲート長に関して乱数を発生させ、該乱数を応答曲面関数に代入して、プロセスばらつきを発生させる。これにより、統計的なばらつきを有する所定数のｎＭＯＳのゲート長の値を得ることができる。ここで、前記ｎＭＯＳのイオン注入濃度の値の数とｎＭＯＳのゲート長の値の数とは同一である。
【００３２】
そして、前記イオン注入濃度及びゲート長の値に基づき、反復してシミュレーションを行う。すなわち、前記ｎＭＯＳのイオン注入濃度の値のそれぞれ、及び、ｎＭＯＳのゲート長の値のそれぞれを電流値算出式に代入して、ｎＭＯＳ飽和電流値を算出する（ステップＳ４）。なお、前記電流値算出式は、次式（１）のような式である。
ｎＭＯＳ飽和電流＝ｆa （ｎＭＯＳのイオン注入濃度）＋ｆb （ｎＭＯＳのゲート長）＋ｆc （ｐＭＯＳのイオン注入濃度）・・・・（１）
ここで、ｆa （ｎＭＯＳのイオン注入濃度）はｎＭＯＳのイオン注入濃度の関数、ｆb （ｎＭＯＳのゲート長）はｎＭＯＳのゲート長の関数、ｆc （ｐＭＯＳのイオン注入濃度）はｐＭＯＳのイオン注入濃度の関数である。
【００３３】
これにより、所定数のｎＭＯＳ飽和電流値を得ることができる。
【００３４】
一方、ｐＭＯＳのイオン注入濃度に関して乱数を発生させ、該乱数を応答曲面関数に代入して、プロセスばらつきを発生させる。これにより、統計的なばらつきを有する所定数のｐＭＯＳのイオン注入濃度の値を得ることができる。また、ｐＭＯＳのゲート長に関して乱数を発生させ、該乱数を応答曲面関数に代入して、プロセスばらつきを発生させる。これにより、統計的なばらつきを有する所定数のｐＭＯＳのゲート長の値を得ることができる。ここで、前記ｐＭＯＳのイオン注入濃度の値の数とｐＭＯＳのゲート長の値の数とは同一である。
【００３５】
そして、前記ｐＭＯＳのイオン注入濃度の値のそれぞれ、及び、ｐＭＯＳのゲート長の値のそれぞれを電流値算出式に代入してｐＭＯＳ飽和電流値を算出する（ステップＳ５）。なお、前記電流値算出式は、次式（２）のような式である。
ｐＭＯＳ飽和電流＝ｆa （ｐＭＯＳのイオン注入濃度）＋ｆb （ｐＭＯＳのゲート長）＋ｆc （ｎＭＯＳのイオン注入濃度）・・・・（２）
ここで、ｆa （ｐＭＯＳのイオン注入濃度）はｐＭＯＳのイオン注入濃度の関数、ｆb （ｐＭＯＳのゲート長）はｐＭＯＳのゲート長の関数、ｆc （ｎＭＯＳのイオン注入濃度）はｎＭＯＳのイオン注入濃度の関数である。
【００３６】
これにより、所定数のｐＭＯＳ飽和電流値を得ることができる。ここで、前記ｎＭＯＳ飽和電流値の数とｎＭＯＳ飽和電流値の数とは同一である。
【００３７】
続いて、前記ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値に基づいて、図５に示されるように、ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値の散布図を作成する（ステップＳ６）。
【００３８】
図５において、□は本実施の形態における前記シミュレーションによって算出された飽和電流値を示し、▲は実際に製造された半導体装置を実測した飽和電流値を示している。なお、図５における飽和電流値の単位は［Ａ／ｍ］である。
【００３９】
続いて、図５に示される前記散布図に基づいて、飽和電流値の最大、最小の４つの組み合わせの点を求め、該４つの点をワーストケースコーナーとして抽出する（ステップＳ７）。図５において、実線の○は本実施の形態における前記シミュレーションによって算出された飽和電流値の４つのワーストケースコーナーを示し、点線の○は実際に製造された半導体装置の電子回路を実測した飽和電流値の４つのワーストケースコーナーを示している。
【００４０】
なお、図５に示されるように、本実施の形態における前記シミュレーションによって算出された飽和電流値の４つのワーストケースコーナーは、実際に製造された半導体装置の電子回路を実測した飽和電流値の４つのワーストケースコーナーに近接し、しかも、広い範囲をカバーする。
【００４１】
次に、前記４つのワーストケースコーナーにおける特性に基づいて、４組の回路シミュレーション用パラメータを抽出し（ステップＳ８）、該４組の中のいずれの回路シミュレーション用パラメータであっても動作するように電子回路を設計する（ステップＳ９）。すなわち、回路シミュレーションを行ってＭＯＳＦＥＴ型半導体装置の電子回路を設計する際に、前記４組の中のいずれの回路シミュレーション用パラメータを代入しても前記電子回路が動作することを確認しながら、回路シミュレーションを行って、前記電子回路を設計する。
【００４２】
そして、このようにして設計された電子回路を有する半導体装置を実際に製造し、製造された該半導体装置の電子回路における飽和電流値を実測すると、図５において▲で示されるようになる。この場合、実測された飽和電流値のワーストケースコーナーは、図５において点線の○で示される位置であり、本実施の形態における前記シミュレーションによって算出された飽和電流値の４つのワーストケースコーナーよりも狭い範囲に存在する。すなわち、本実施の形態における前記シミュレーションによって算出された飽和電流値のワーストケースコーナーは、実際に製造された前記半導体装置の電子回路におけるワーストケースコーナーよりも広い範囲をカバーするので、前記シミュレーションによって算出された飽和電流値のワーストケースコーナーに基づいて回路シミュレーション用パラメータを作成して電子回路を設計し、半導体装置を製造すれば、該半導体装置の電子回路の動作は保証される。
【００４３】
このように、本実施の形態においては、ｎＭＯＳのゲート長に関してのプロセスばらつきと、ｐＭＯＳのゲート長に関してのプロセスばらつきとを別個に発生させて、飽和電流値の散布図を作成し、ワーストケースコーナーを抽出するようになっている。
【００４４】
これにより、シミュレーションによって算出された飽和電流値のワーストケースコーナーは、実際に製造された前記半導体装置の電子回路におけるワーストケースコーナーよりも広い範囲をカバーするので、前記シミュレーションによって算出された飽和電流値のワーストケースコーナーに基づいて回路シミュレーション用パラメータを抽出して電子回路を設計し、半導体装置を製造すれば、該半導体装置の電子回路の動作は保証される。したがって、実際に製造された半導体装置の動作を的確にシミュレートすることが可能な回路シミュレーション用パラメータを抽出することができる。
【００４５】
次に、本発明の第２の実施の形態について説明する。なお、前記第１の実施の形態と同じ構成及び同じ動作については、その説明を省略する。
【００４６】
図６は本発明の第２の実施の形態における回路シミュレーション用パラメータ抽出方法を示すフローチャート、図７は本発明の第２の実施の形態における飽和電流値の散布図である。
【００４７】
本実施の形態においては、あらかじめ試作された半導体装置の電子回路における実際のゲート長を実測し、実測されたゲート長のデータに基づいてゲート長データベースを作成する（ステップＳ３−１）。ここで、実測の対象となるゲートの数は、ゲート長のばらつきを統計的に処理するために十分に多い数であって、例えば、百〜千程度の数である。なお、ステップＳ１及びステップＳ２については、前記第１の実施の形態と同様であるので説明を省略する。
【００４８】
そして、モンテカルロシミュレーションを行う（ステップＳ３）場合、前記ゲート長データベースに格納されているゲート長データから、まず、ｎＭＯＳのゲート長として所定数のゲート長データを抽出して、続いて、前記ゲート長データベースに残存するゲート長データからｐＭＯＳのゲート長として同数のゲート長データを抽出する。すなわち、ｎＭＯＳ及びｐＭＯＳのゲート長のばらつきデータを、実測したゲート長に基づくゲート長データベースから抽出する。この場合、ｐＭＯＳのゲート長として所定数のゲート長データを抽出した後、残存するゲート長データからｎＭＯＳのゲート長として同数のゲート長データを抽出してもよい。
【００４９】
次に、ｎＭＯＳ及びｐＭＯＳのイオン注入濃度に関して乱数を発生させ、該乱数を応答曲面関数に代入して、プロセスばらつきを発生させる。これにより、統計的なばらつきを有する所定数のｎＭＯＳ及びｐＭＯＳのイオン注入濃度の値を得ることができる。ここで、前記ｎＭＯＳ及びｐＭＯＳのイオン注入濃度の値の数は、前記ゲート長データベースに格納されているゲート長データから抽出したｎＭＯＳ及びｐＭＯＳのゲート長の数と同一の数とする。
【００５０】
そして、前記ｎＭＯＳ及びｐＭＯＳのゲート長、並びに、ｎＭＯＳ及びｐＭＯＳのイオン注入濃度の値に基づき、反復してシミュレーションを行い、ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値を算出する（ステップＳ４、ステップＳ５）。
【００５１】
続いて、前記ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値に基づいて、図７に示されるように、ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値の散布図を作成する（ステップＳ６）。なお、図７に示される符号は、前記第１の実施の形態における図５と同様であるので、説明を省略する。図７に示されるように、本実施の形態における前記シミュレーションによって算出された飽和電流値の分布は、実際に製造された半導体装置を実測した飽和電流値の分布に近似する。
【００５２】
以降のステップＳ７〜ステップＳ９については、前記第１の実施の形態と同様であるので、説明を省略する。
【００５３】
このように、本実施の形態においては、ｎＭＯＳ及びｐＭＯＳのゲート長のばらつきデータを、実測したゲート長に基づくゲート長データベースから抽出するようになっている。
【００５４】
これにより、シミュレーションによって算出された飽和電流値の分布は、実際に製造された該半導体装置の電子回路における飽和電流値の分布に近似するので、前記シミュレーションによって算出された飽和電流値から抽出されたワーストケースコーナーは非常に正確なものとなる。
【００５５】
次に、本発明の第３の実施の形態について説明する。なお、前記第１及び第２の実施の形態と同じ構成及び同じ動作については、その説明を省略する。
【００５６】
図８は本発明の第３の実施の形態における回路シミュレーション用パラメータ抽出方法を示すフローチャート、図９は本発明の第３の実施の形態における飽和電流値の散布図である。
【００５７】
本実施の形態においては、前記第２の実施の形態と同様のゲート長データベースを作成する（ステップＳ３−１）。なお、ステップＳ１及びステップＳ２については、前記第１の実施の形態と同様であるので、説明を省略する。
【００５８】
そして、モンテカルロシミュレーションを行う（ステップＳ３）場合、前記ゲート長データベースに格納されているゲート長データから、ｎＭＯＳのゲート長として所定数のゲート長データをランダム抽出し、続いて、前記ゲート長データベースに格納されているゲート長データからｐＭＯＳのゲート長として同数のゲート長データをランダム抽出する。なお、前記第２の実施の形態においては、前記ゲート長データベースからｎＭＯＳのゲート長として所定数のゲート長データを抽出した後、残存するゲート長データからｐＭＯＳのゲート長として同数のゲート長データを抽出したが、本実施の形態においては、前記ゲート長データベースからｎＭＯＳのゲート長としてランダム抽出されたゲート長データを再び前記ゲート長データベースに戻した後で、ｐＭＯＳのゲート長として同数のゲート長データをランダム抽出するようになっている。このため、前記ゲート長データベースに格納されているデータの数が少なくても、ゲート長のばらつきを統計的に処理することができる。
【００５９】
なお、前記ゲート長データベースに格納されているゲート長データからｐＭＯＳのゲート長として所定数のゲート長データをランダム抽出した後、ｎＭＯＳのゲート長として同数のゲート長データをランダム抽出してもよい。
【００６０】
次に、ｎＭＯＳ及びｐＭＯＳのイオン注入濃度に関して乱数を発生させ、該乱数を応答曲面関数に代入して、プロセスばらつきを発生させる。これにより、統計的なばらつきを有する所定数のｎＭＯＳ及びｐＭＯＳのイオン注入濃度の値を得ることができる。ここで、前記ｎＭＯＳ及びｐＭＯＳのイオン注入濃度の値の数は、前記ゲート長データベースに格納されているゲート長データからランダム抽出したｎＭＯＳ及びｐＭＯＳのゲート長の数と同一の数とする。
【００６１】
そして、前記ｎＭＯＳ及びｐＭＯＳのゲート長、並びに、ｎＭＯＳ及びｐＭＯＳのイオン注入濃度の値に基づき、反復してシミュレーションを行い、ｎＭＯＳ飽和電流及びｐＭＯＳ飽和電流値を算出する（ステップＳ４、ステップＳ５）。
【００６２】
続いて、前記ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値に基づいて、図９に示されるように、ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値の散布図を作成する（ステップＳ６）。なお、図９に示される符号は、前記第１の実施の形態における図５と同様であるので、説明を省略する。図９に示されるように、本実施の形態における前記シミュレーションにより算出された飽和電流値のサンプル数は、実際に製造された半導体装置の電子回路を実測した飽和電流値のサンプル数が少なくても十分に多くなる。
【００６３】
以降のステップＳ７〜ステップＳ９については、前記第１の実施の形態と同様であるので、説明を省略する。
【００６４】
このように、本実施の形態においては、ｎＭＯＳ及びｐＭＯＳのゲート長のばらつきデータを、実測したゲート長に基づくゲート長データベースからランダム抽出するようになっている。
【００６５】
これにより、シミュレーションにより算出された飽和電流値のサンプル数は、実際に製造された半導体装置の電子回路を実測した飽和電流値のサンプル数が少なくても十分に多くなるので、実測した飽和電流値のサンプル数が少なくても、前記シミュレーションによって算出された飽和電流値から抽出されたワーストケースコーナーは非常に正確なものとなる。
【００６６】
次に、本発明の第４の実施の形態について説明する。なお、前記第１〜３の実施の形態と同じ構成及び同じ動作については、その説明を省略する。
【００６７】
図１０は本発明の第４の実施の形態における回路シミュレーション用パラメータ抽出方法を示すフローチャート、図１１は本発明の第４の実施の形態における飽和電流値の散布図である。
【００６８】
本実施の形態においては、あらかじめ相関乱数を発生させる（ステップＳ３−２）。ここで、前記相関乱数は、統計学で使用されている通常のものであり、まず、互いに独立な乱数Ｘ、Ｙを発生させ、続いて、該乱数Ｘ、Ｙを次式（３）及び（４）に代入して、相関乱数Ｕ、Ｖを得る。
Ｕ＝Ｘ・・・（３）
Ｖ＝｛ρＸ＋（１−ρ2 ）1/2   ＊Ｙ｝・・・（４）
なお、ρは相関関数である。
【００６９】
また、ステップＳ１及びステップＳ２については、前記第１の実施の形態と同様であるので、説明を省略する。
【００７０】
そして、モンテカルロシミュレーションを行う（ステップＳ３）場合、前記相関乱数Ｕ、Ｖに基づいて、統計的なばらつきを有する所定数のｎＭＯＳ及びｐＭＯＳのゲート長の値を抽出する。
【００７１】
次に、ｎＭＯＳ及びｐＭＯＳのイオン注入濃度に関して乱数を発生させ、該乱数を応答曲面関数に代入して、プロセスばらつきを発生させる。これにより、統計的なばらつきを有する所定数のｎＭＯＳ及びｐＭＯＳのイオン注入濃度の値を得ることができる。
【００７２】
そして、前記ｎＭＯＳ及びｐＭＯＳのゲート長、並びに、ｎＭＯＳ及びｐＭＯＳのイオン注入濃度の値に基づき、反復してシミュレーションを行い、ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値を算出する（ステップＳ４、ステップＳ５）。
【００７３】
続いて、前記ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値に基づいて、図１１に示されるように、ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値の散布図を作成する（ステップＳ６）。なお、図１１に示される符号は、前記第１の実施の形態における図５と同様であるので、説明を省略する。図１１に示されるように、本実施の形態における前記シミュレーションによって算出された飽和電流値のワーストケースコーナーは、実際に製造された該半導体装置の電子回路におけるワーストケースコーナーに近接する。
【００７４】
以降のステップＳ７〜ステップＳ９については、前記第１の実施の形態と同様であるので、説明を省略する。
【００７５】
このように、本実施の形態においては、相関乱数に基づいてｎＭＯＳ及びｐＭＯＳのゲート長のばらつきデータを抽出するようになっている。
【００７６】
これにより、シミュレーションによって算出された飽和電流値のワーストケースコーナーは、実際に製造された該半導体装置の電子回路における飽和電流値のワーストケースコーナーに近接するので、前記シミュレーションによって算出された飽和電流値から抽出されたワーストケースコーナーは非常に正確なものとなる。
【００７７】
さらに、ｎＭＯＳ及びｐＭＯＳのゲート長のばらつきデータを実測する必要がないので、容易にシミュレーション用パラメータを抽出することができる。
【００７８】
次に、本発明の第５の実施の形態について説明する。なお、前記第１〜４の実施の形態と同じ構成及び同じ動作については、その説明を省略する。
【００７９】
図１２は本発明の第５の実施の形態における回路シミュレーション用パラメータ抽出方法を示すフローチャートである。
【００８０】
本実施の形態においては、まず、ＴＣＡＤシミュレーションを行い（ステップＳ１）、応答曲面（応答曲面関数）を作成する（ステップＳ２）。
【００８１】
次に、複数のパラメータに関して前記応答曲面に対応するプロセスばらつきを発生させて、モンテカルロシミュレーションを行う（ステップＳ３）。なお、前記ステップ３におけるモンテカルロシミュレーションの方法は、前記第１の実施の形態と同様であるが、前記パラメータとして、「従来の技術」において説明した方法と同様に、ｎＭＯＳとｐＭＯＳのゲート長のばらつきと同一の値を使用する。
【００８２】
そして、前記ｎＭＯＳ及びｐＭＯＳのゲート長、並びに、ｎＭＯＳ及びｐＭＯＳのイオン注入濃度の値に基づき、反復してシミュレーションを行い、ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値を算出する（ステップＳ４、ステップＳ５）。
【００８３】
続いて、前記ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値に基づいて、ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値の散布図を作成し（ステップＳ６）、該散布図に基づいて、飽和電流値の最大、最小の４つの組み合わせの点を求め、該４つの点をワーストケースコーナーとして抽出する（ステップＳ７）。そして、該４つのワーストケースコーナーにおける特性に基づいて、４組の回路シミュレーション用パラメータを抽出する（ステップＳ８）。
【００８４】
ここで、本実施の形態においては、前記第４の実施の形態と同様に、あらかじめ相関乱数を発生させ（ステップＳ３−２）、該相関乱数に基づいて、統計的なばらつきを有する所定数のｎＭＯＳ及びｐＭＯＳのゲート長の値を抽出する（ステップＳ３−３）。
【００８５】
次に、ステップＳ８で抽出した回路シミュレーション用パラメータにステップＳ３−２で抽出した統計的なばらつきを有する所定数のｎＭＯＳ及びｐＭＯＳのゲート長の値を入力して、回路シミュレーション用パラメータを再抽出する（ステップＳ８−１）。
【００８６】
最後に、ステップＳ８−１で再抽出した回路シミュレーション用パラメータを使用して、前記第１の実施の形態と同様に、電子回路を設計する（ステップＳ９）。
【００８７】
なお、本実施の形態において、ステップＳ１〜ステップＳ８の方法が、「従来の技術」において説明した方法と同様である場合について説明したが、ステップＳ１〜ステップＳ８の方法は前記第１〜４の実施例と同様であってもよい。
【００８８】
このように、本実施の形態においては、回路シミュレーション用パラメータを抽出した後、相関乱数に基づいてｎＭＯＳ及びｐＭＯＳのゲート長のばらつきデータを入力して、回路シミュレーション用パラメータを再抽出するようになっている。
【００８９】
これにより、実際に製造された半導体装置の動作をより高精度にシミュレートすることが可能な回路シミュレーション用パラメータを短時間で抽出することができる。
【００９０】
なお、本発明は前記実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々変形させることが可能であり、それらを本発明の範囲から排除するものではない。
【００９１】
【発明の効果】
以上詳細に説明したように、本発明において、回路シミュレーション用パラメータ抽出方法においては、ｎ型半導体装置及びｐ型半導体装置のイオン注入濃度の値を求めるとともに、前記ｎ型半導体装置のゲート長の値及びｐ型半導体装置のゲート長の値をそれぞれ独立に求め、前記イオン注入濃度の値及びゲート長の値に基づいてシミュレーションを行って、飽和電流値を算出し、該飽和電流値の散布図に基づいて、回路シミュレーション用パラメータを抽出する。
【００９２】
この場合、シミュレーションによって算出された飽和電流値のワーストケースコーナーに基づいて回路シミュレーション用パラメータを抽出して電子回路を設計し、半導体装置を製造すれば、該半導体装置の電子回路の動作は保証されるので、実際に製造された半導体装置の動作を的確にシミュレートすることが可能な回路シミュレーション用パラメータを抽出することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における回路シミュレーション用パラメータ抽出方法を示すフローチャートである。
【図２】従来の回路シミュレーションの方法を示すフローチャートである。
【図３】ｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値の散布図の１例を示す図である。
【図４】従来の回路シミュレーション方法の問題点を示すｎＭＯＳ飽和電流値及びｐＭＯＳ飽和電流値の散布図である。
【図５】本発明の第１の実施の形態における飽和電流値の散布図である。
【図６】本発明の第２の実施の形態における回路シミュレーション用パラメータ抽出方法を示すフローチャートである。
【図７】本発明の第２の実施の形態における飽和電流値の散布図である。
【図８】本発明の第３の実施の形態における回路シミュレーション用パラメータ抽出方法を示すフローチャートである。
【図９】本発明の第３の実施の形態における飽和電流値の散布図である。
【図１０】本発明の第４の実施の形態における回路シミュレーション用パラメータ抽出方法を示すフローチャートである。
【図１１】本発明の第４の実施の形態における飽和電流値の散布図である。
【図１２】本発明の第５の実施の形態における回路シミュレーション用パラメータ抽出方法を示すフローチャートである。
【図１】
0004798866.tif 000002
【図２】
0004798866.tif 000003
【図３】
0004798866.tif 000004
【図４】
0004798866.tif 000005
【図５】
0004798866.tif 000006
【図６】
0004798866.tif 000007
【図７】
0004798866.tif 000008
【図８】
0004798866.tif 000009
【図９】
0004798866.tif 000010
【図１０】
0004798866.tif 000011
【図１１】
0004798866.tif 000012
【図１２】
0004798866.tif 000013