(57)【特許請求の範囲】
【請求項１】
標準電波を受信するためのアンテナを含み、前記アンテナの同調周波数を変更可能な同調回路と、
前記同調周波数を変更するための制御信号と、前記同調周波数を設定するための設定情報とを無線により受信する無線インターフェース回路と、
前記設定情報を記憶する設定情報記憶手段と、
前記制御信号に応じて、前記同調回路に前記同調周波数を変更させるとともに、前記設定情報に基づいて、前記同調回路に前記同調周波数を設定させる制御部と、
を外装に組み込んだ電波修正腕時計。
【請求項２】
前記外装は金属材料からなる請求項１に記載の電波修正腕時計。
【請求項３】
請求項１又は２に記載の電波修正腕時計の同調周波数を調整する調整装置であって、
前記電波修正腕時計の前記アンテナを外部から励磁する励磁手段と、
前記アンテナの前記同調周波数を変更するための前記制御信号と、前記同調周波数を設定するための前記設定情報とを無線により送信する送信手段と、
前記励磁手段によって励磁された前記アンテナが発生する交流磁界を、前記電波修正腕時計の外部で受けることにより前記アンテナの出力を前記電波修正腕時計の外部から検出する検出手段と、を有し、
前記検出手段が検出した前記アンテナの出力に基づいて、前記送信手段を介して前記電波修正腕時計に前記設定情報を送信する調整装置。
【請求項４】
前記検出手段は、前記励磁手段によって励磁された前記アンテナが発生する交流磁界に基づく電磁誘導によって起電力を生じる空芯コイルを有する請求項３に記載の調整装置。
【請求項５】
前記調整装置は、
前記励磁手段によって前記アンテナを所定の周波数に励磁させ、
前記送信手段から送信される前記制御信号によって前記アンテナの同調周波数を順次変化させ、
前記検出手段が検出した前記アンテナの出力に基づいて前記アンテナの出力がピークとなる同調周波数を求め、
前記アンテナの出力がピークとなる同調周波数に対応した設定情報を、前記送信手段により前記電波修正腕時計に送信する請求項３又は４に記載の調整装置。
【請求項６】
前記同調周波数の変化に応じて前記アンテナの出力が上昇する傾きと、
前記同調周波数の変化に応じて前記アンテナの出力が下降する傾きと、
に基づいて前記アンテナの出力がピークとなる同調周波数を求める請求項５に記載の調整装置。
【請求項７】
前記励磁手段は、前記アンテナを複数の周波数に励磁可能である請求項３〜５のいずれか１項に記載の調整装置。
【請求項８】
請求項１又は２に記載の電波修正腕時計と、
請求項３〜７のいずれかに記載の調整装置と、
を有する電波修正腕時計の調整システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電波等を受信する小型で高性能な同調装置と、それを用いた電波修正時計の受信方式の改良に関するものである。
【背景技術】
【０００２】
従来、受信機の電子チューナや送信機の発信回路等に用いられる電子式同調回路は、一般的に可変容量ダイオードを用い、該可変容量ダイオードへの印加電圧を制御して等価的な静電容量を変化させ、同調周波数を可変している。この方式は、可変容量ダイオードが小型で安価であると共に、印加電圧の制御で同調周波数を容易に可変出来るので、チューナや送信回路を小型で安価に実現できる利点がある。しかし、可変容量ダイオードは半導体のＰＮ接合の空乏層を利用しているためにリーク電流が存在するので、同調回路のＱ値を高くすることが出来ない。
【０００３】
また、静電容量の変化に伴ってＱ値も変化するので、安定した同調回路の実現が難しい。更には、可変容量ダイオードの容量可変範囲も限られているので、同調周波数を広範囲に可変することは困難である。
【０００４】
これらの問題を解決するために、容量最大値と容量最小値の２値状態を取り得る可変容量ダイオードを複数個半導体基板上に形成し、各可変容量ダイオードに対して、同じく半導体基板上に形成するスイッチング素子によってバイアス電圧をＯＮ／ＯＦＦし、等価的静電容量を可変させる提案が例えば特開昭５７−９９７８７号公報の特許請求の範囲或いは同明細書の第３図等に示されている。
【０００５】
この提案によれば、スイッチング素子によって複数の可変容量ダイオードを切り替えて用いるので、可変容量範囲を大きく取ることが可能であり、同調周波数を広範囲に可変することが出来る。また、静電容量の変化に伴うＱの変化も少ないので、ある程度安定した同調回路を実現することが出来る。
【０００６】
しかしながら、半導体基板上に形成される複数の可変容量ダイオードは、前述した如くＰＮ接合の空乏層を利用しているのでリーク電流が存在し、同調回路のＱを一定以上高くすることが出来ず、安定した同調回路を実現することが困難である。また、可変容量ダイオードの容量を最小とするためには、ある程度高いバイアス電圧を印加する必要があるが、このバイアス電圧の生成にはマイナス電源が必要であり、このため、同調回路の部品点数増加、コストアップ等の大きな要因となる。また、一つの半導体基板上に複数のＰＮ接合を形成して可変容量ダイオードを実現させるが、隣接する可変容量ダイオード間の電気的な影響を防止してＱの変化を抑えるために、個々の可変容量ダイオード間に絶縁領域を形成して電気的に分離する必要があり、半導体基板製造工程が増えて、歩留まりの低下やコストアップの要因となる。
【０００７】
従って、本発明の目的は、上記課題を解決して、半導体スイッチとリーク電流の極めて少ないコンデンサとの組み合わせにより、安定性に優れ、同調周波数の可変範囲が広く、且つ、小型化が可能な電波修正時計の受信回路に適した同調装置と、それを用いた電波修正時計を提供するとともに、電波修正時計を外装に組み込んだ後で、非接触によってアンテナ同調を調整することである。
【発明の開示】
【０００８】
本発明は上記した目的を達成する為、以下に示す様な基本的な技術構成を採用する。
【０００９】
即ち、本発明に係る電波修正腕時計は、標準電波を受信するためのアンテナを含み、前記アンテナの同調周波数を変更可能な同調回路と、前記同調周波数を変更するための制御信号と、前記同調周波数を設定するための設定情報とを無線により受信する無線インターフェース回路と、前記設定情報を記憶する設定情報記憶手段と、前記制御信号に応じて、前記同調回路に前記同調周波数を変更させるとともに、前記設定情報に基づいて、前記同調回路に前記同調周波数を設定させる制御部と、を外装に組み込んだ。
【００１０】
さらに、本発明に係る電波修正腕時計は、前記外装は金属材料からなってよい。
【００１１】
また、本発明に係る調整装置は、上記したいずれかの電波修正腕時計の同調周波数を調整する調整装置であって、電波修正腕時計の前記アンテナを外部から励磁する励磁手段と、前記アンテナの前記同調周波数を変更するための前記制御信号と、前記同調周波数を設定するための前記設定情報とを無線により送信する送信手段と、前記励磁手段によって励磁された前記アンテナが発生する交流磁界を、前記電波修正腕時計の外部で受けることにより前記アンテナの出力を前記電波修正腕時計の外部から検出する検出手段と、を有し、前記検出手段が検出した前記アンテナの出力に基づいて、前記送信手段を介して前記電波修正腕時計に前記設定情報を送信する。
【００１２】
さらに、本発明に係る調整装置は、前記検出手段は、前記励磁手段によって励磁された前記アンテナが発生する交流磁界に基づく電磁誘導によって起電力を生じる空芯コイルを有してよい。
【００１３】
さらに、本発明に係る調整装置は、前記励磁手段によって前記アンテナを所定の周波数に励磁させ、前記送信手段から送信される前記制御信号によって前記アンテナの同調周波数を順次変化させ、前記検出手段が検出した前記アンテナの出力に基づいて前記アンテナの出力がピークとなる同調周波数を求め、前記アンテナの出力がピークとなる同調周波数に対応した設定情報を、前記送信手段により前記電波修正腕時計に送信してよい。
【００１４】
さらに、本発明に係る調整装置は、前記同調周波数の変化に応じて前記アンテナの出力が上昇する傾きと、前記同調周波数の変化に応じて前記アンテナの出力が下降する傾きと、に基づいて前記アンテナの出力がピークとなる同調周波数を求めてよい。
【００１５】
さらに、本発明に係る調整装置は、前記励磁手段は、前記アンテナを複数の周波数に励磁可能であってよい。
【００１６】
また、本発明に係る電波修正腕時計の調整システムは、上記したいずれかの電波修正腕時計と、上記したいずれかの調整装置と、を有する。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態を図面に基づいて詳細に説明する。図１は本発明に係る第１の実施形態である同調装置１の構成例を示すブロックダイアグラムであって、図中、複数の半導体スイッチ５と、当該複数の半導体スイッチ５と各々直列に接続される複数の第１のコンデンサ４と、当該半導体スイッチ５の開閉を制御するスイッチ制御手段６と備える半導体基板２００と、該複数の第１のコンデンサ４のそれぞれに並列的に接続されるアンテナ部２を構成するコイル２０１とから構成されており、時刻情報を含む標準電波の受信局選択指示信号に応答して当該スイッチ制御手段６が当該複数の第１のコンデンサ４に接続されている個々の半導体スイッチ５を個別に開閉制御する事によって当該複数の第１のコンデンサ４による合計静電容量が可変され、該複数の第１のコンデンサ４と当該コイル２０１とによって成る同調回路１の同調周波数を変更する様に構成されている、例えば、電波修正時計の受信部の使用に適した、同調回路１が示されている。
【００１８】
本発明に於ける第１の実施態様である同調回路１の構成を更に詳細に説明するならば、図１に於いて、２は電波を受信するコイル２０１を有する受信アンテナであり、略棒状の高透磁率材料に導線を巻いて形成され、受信した電波によって誘起されるアンテナ信号Ｐ６、Ｐ７を出力する。３はワンチップによって成る半導体基板２００を含む同調ＩＣである。４ａ〜４ｆは同調ＩＣ３の内部に形成される複数の第１のコンデンサであり、ＳｉＯ２等によって成る酸化膜或いはＳｉ３Ｎ４等の窒化膜を含む誘電体からなる膜体を用いて形成される。当該第１のコンデンサ４ａ〜４ｆの一方の端子は共通に接続されて受信アンテナ２のアンテナ信号Ｐ６に接続される。
【００１９】
一方、５ａ〜５ｆは半導体スイッチ５としてのＮチャンネルＭＯＳトランジスタ（以下Ｎ−Ｔｒと略記）である。Ｎ−Ｔｒ５ａ〜５ｆのドレイン端子Ｄは当該第１のコンデンサ４ａ〜４ｆの他方の端子に直列に接続され、Ｎ−Ｔｒ５ａ〜５ｆのソース端子Ｓは共通に接続されて受信アンテナ２のアンテナ信号Ｐ７に接続され、更に電気的接地であるＧＮＤに接続される。尚、電気的接地であるＧＮＤはアンテナ端子Ｐ６に接続されても良い。６はスイッチ制御手段としてのカウンタ回路であり、クロック端子ＣＬとイネーブル端子ＥＮを入力端子として備え、クロック端子ＣＬからのパルスをカウントするバイナリカウンタとして動作し、出力端子としてカウント端子Ｑ０〜Ｑ５を備えている。
【００２０】
更に、Ｐ０〜Ｐ５はカウンタ回路６のカウント端子Ｑ０〜Ｑ５より出力されるカウント信号であり、Ｎ−Ｔｒ５ａ〜５ｆのゲート端子Ｇにそれぞれ接続される。
【００２１】
叉、Ｐ８はカウンタ回路６のクロック端子ＣＬに接続されるクロック信号であり、Ｐ９はカウンタ回路６のイネーブル端子ＥＮに接続されるイネーブル信号である。一方、Ｐ１０は同調回路１の出力としての同調信号であり、同調ＩＣ３の内部で第１のコンデンサ４ａ〜４ｆの一方の端子とアンテナ信号Ｐ６に接続される。尚、アンテナ信号Ｐ６がＧＮＤに接続される場合は、同調信号Ｐ１０はアンテナ信号Ｐ７に接続される。
【００２２】
次に本発明の第１の実施形態である同調回路１の動作を説明する。図１に於いて、イネーブル信号Ｐ９が論理“０”の期間は、カウンタ回路６はリセット状態を保ち、カウント端子Ｑ０〜Ｑ５より出力されるカウント信号Ｐ０〜Ｐ５は論理“０”を保持する。この結果、Ｎ−Ｔｒ５ａ〜５ｆのゲート端子Ｇの電位は零ボルトを保持するので、Ｎ−Ｔｒ５ａ〜５ｆは全てＯＦＦ状態となり、複数の当該第１のコンデンサ４ａ〜４ｆは受信アンテナ２に対して切断され、同調回路は形成されない。
【００２３】
次にイネーブル信号Ｐ９が論理“１”になると、カウンタ回路６はリセットが解除され、クロック信号Ｐ８のパルスをカウントするスタンバイ状態となる。ここで、クロック信号Ｐ８によって１個のパルスがクロック端子ＣＬに入力されると、カウンタ回路６はカウント動作を実行し、カウント端子Ｑ０の出力であるカウント信号Ｐ０は論理“１”となる。同様に、クロック信号Ｐ８によって２個のパルスがクロック端子ＣＬに入力されると、カウント回路６はカウント動作を実行し、カウント端子Ｑ１の出力であるカウント信号Ｐ１が論理“１”となる。
【００２４】
同様に、クロック信号Ｐ８によって６３個のパルスがクロック端子ＣＬに入力されたとすると、カウンタ回路６は最大カウント数になり、全てのカウント信号Ｐ０〜Ｐ５が論理“１”となる。ここで、カウント信号Ｐ０〜Ｐ５は前述した如くにＮ−Ｔｒ５ａ〜５ｆのゲート端子Ｇに接続されているので、論理“１”となったカウント信号Ｐ０〜Ｐ５に接続されているＮ−Ｔｒ５ａ〜５ｆはＯＮとなる。そして、ＯＮとなったＮ−Ｔｒ５ａ〜５ｆにそれぞれ直列に接続されている当該第１のコンデンサ４ａ〜４ｆは受信アンテナ２に接続され、受信アンテナ２と該受信アンテナ２に接続された当該第１のコンデンサ４ａ〜４ｆによって並列共振回路が形成され、該並列共振回路が同調装置１の同調回路として機能する。
【００２５】
ここで一例として、第１のコンデンサ４ａの静電容量は１２．５ｐＦ、第１のコンデンサ４ｂの静電容量は２５ｐＦ、第１のコンデンサ４ｃの静電容量は５０ｐＦ、第１のコンデンサ４ｄの静電容量は１００ｐＦ、第１のコンデンサ４ｅの静電容量は２００ｐＦ、第１のコンデンサ４ｆの静電容量は４００ｐＦとして同調ＩＣ３の内部に形成したとする。この結果、クロック信号Ｐ８のパルス数に応じて、１２．５ｐＦの分解能で最小０ｐＦから最大７８７．５ｐＦの静電容量が受信アンテナ２に対して並列に接続され同調回路が形成される。但し、実際には同調ＩＣ３の内部や実装に伴う配線等によって寄生容量や浮遊容量が存在するので、上記の静電容量に数ｐＦ〜十数ｐＦの静電容量が付加される。
【００２６】
この受信アンテナ２と該受信アンテナ２にＮ−Ｔｒ５ａ〜５ｆを介して接続される第１のコンデンサ４ａ〜４ｆによって形成される同調回路の同調周波数（すなわち共振周波数）Ｆは、受信アンテナ２のインダクタンスをＬとし、接続されたコンデンサ４ａ〜４ｆによる合計静電容量をＣとすれば、
Ｆ＝１／２π√ＬＣ （式１）
となる。
【００２７】
よって、式１により、コンデンサ４ａ〜４ｆの合計静電容量が可変されると同調周波数Ｆも可変することが理解できる。ここで、同調周波数Ｆに於いて、受信アンテナ２とコンデンサ４ａ〜４ｆによる同調回路のインピーダンスは最大となるので、同調周波数Ｆに等しい受信電波が受信アンテナ２に到来すると、アンテナ信号Ｐ６、Ｐ７間に同調周波数Ｆに等しい受信電波が選択的に誘起されて同調信号Ｐ１０として出力される。
【００２８】
すなわち、本発明の同調回路１は、クロック信号Ｐ８のパルス数に応じて当該第１のコンデンサ４ａ〜４ｆを受信アンテナ２に接続するので、同調周波数Ｆを任意に可変することが出来る。
【００２９】
この結果、受信アンテナ２に到来する様々な周波数の電波の中から同調周波数Ｆによって選択される特定の電波を受信することが出来る。尚、この実施形態に於いては複数の第１のコンデンサ４ａ〜４ｆは６個であり、当該第１のコンデンサ４ａ〜４ｆを開閉するＮ−Ｔｒ５ａ〜５ｆも６個であるが、この数に限定されるものではなく、更に広い範囲の同調周波数が必要であれば当該第１のコンデンサとＮ−Ｔｒの数を増やして良く、また、それほど広い範囲の同調周波数が必要でなければ、当該第１のコンデンサとＮ−Ｔｒの数を減らしても良い。また、当該第１のコンデンサ４ａ〜４ｆのそれぞれの静電容量も、要求性能に応じて任意に決めることが出来る。
【００３０】
即ち、本発明に於ける当該同調回路１は、同一の容量を持った複数個のコンデンサ或いは相互に異なる容量を持った複数個のコンデンサを適宜組み合わせることによって当該同調回路１に於ける合計静電容量を適宜変化させる事が容易に出来るので、当該同調回路１の同調周波数を任意に可変する事によって、受信出来る電波の周波数を自由に設定する事が出来る。
【００３１】
その結果、ユーザーが任意の国、或いは任意の地方に移動した場合に、移動先の国又は地方に於いて受信される時刻情報を含んだ標準電波を受信して、電波修正時計の時刻情報を修正する場合には、適宜の選択指示信号に応答して、当該制御手段６を操作駆動させる事によって、当該受信可能な標準電波の周波数に合致する同調周波数を当該同調回路内に設定する事が可能となり、容易に所望の標準電波を受信する事が出来る。
【００３２】
叉、本発明に於いては、複数個の第１のコンデンサが使用されているので、その選択組合せによって、複数種の同調周波数を当該同調回路１内に設定出来るので、複数種の標準電波の受信に対応する事が出来る。
【００３３】
具体的には、例えば、所定の受信局からの標準電波の周波数が不明の場合には、適宜の外部操作手段２０２を設けて、これを受信局選択手段として機能させ、当該外部操作手段２０２から当該制御手段６を駆動制御するイネーブル信号Ｐ９とクロック信号Ｐ８とを受信局選択指示信号として自動的に或いはマニュアル操作によって入力し、当該クロック信号に応答して当該第１のコンデンサ４の組合せ選択を実行しながら、当該同調回路１の出力Ｐ１０の共振出力が最大となる合計静電容量求めて、その状態に設定するか、予め複数の受信周波数と当該第１のコンデンサ４の組合せ選択条件とを適宜の記憶手段に記憶させておき、受信する国或いは地方での標準電波の周波数が予め判明している場合には、当該外部操作手段２０２から、所定の周波数数を選択するコード番号を当該制御手段６に入力することによって当該制御手段６は、当該記憶手段に記憶されている所定の周波数に対応する当該第１のコンデンサ４の組合せ条件を読み出して、当該第１のコンデンサ４の組合せ選択操作を実行する様にすれば良い。
【００３４】
此処で、本発明に於ける標準電波の受信に際しての同調方法と従来に於ける同様の同調方法の相違について、簡単に説明する。
【００３５】
即ち、従来の同調方法では、図１２に示す様に、日本の４０ＫＨｚ、６０ＫＨｚ、ドイツの７７．５ＫＨｚの電汲を受信できる電波時計の場合、従来の同調システムは従来列に示すような接続を行いＣ１、Ｃ４、Ｃ７は予め接続し、Ｃ２，Ｃ３，Ｃ４，Ｃ８を組み替えて各々の共振周波数に合わせこんでいく。
【００３６】
例えば、アンテナのＬ値Ｌ１が２ｍＨのアンテナを使用し、±５％程度の精度を持つ市販のコンデンサで同調を行い、アンテナのＱ値が１００とし、最も高い利得から３ｄＢ程度減衰した範囲で同調を行った場合、Ｃ１は１８００ｐＦ、Ｃ４は１２００ｐＦ、Ｃ７は３９００ｐＦとなり、７７．５ＫＨｚの周波数調整範囲は３８７．５ＫＨｚ、６０ＫＨｚの周波数調整範囲は３００ＫＨｚ、４０ＫＨｚの周波数調整範囲は２００ＫＨｚとなる。
【００３７】
７７．５ＫＨｚの同調を行う場合、ＳＷ１．２はＯＦＦし、Ｃ１が接続された状態での共振周波数を求め、補正を行う。
【００３８】
この場合、最も大きいコンデンサ容量Ｃ２は３９０ｐＦとなるが、コンデンサの精度によっては先の周波数調整範囲に入らないため、もう一度の共振周波数を求め、この結果を持って補正を行い、調整を行う。
【００３９】
この時の最も大きいコンデンサ容量Ｃ３は３３ｐＦとなる。
【００４０】
また、この後は共振周波数の確認のために共振周波数の測定を行う。
【００４１】
次に６０ＫＨｚの同調を行う場合、ＳＷ１はＯＮし、ＳＷ２はＯＦＦし、Ｃ１，Ｃ２，Ｃ３，Ｃ４が接続された状態での共振周波数を求め、補正を行う。
【００４２】
この場合、最も大きいコンデンサ容量Ｃ５は２２０ｐＦとなるが、コンデンサの精度によっては先の周波数調整範囲に入らないため、もう一度の共振周波数を求め、この結果を持って補正を行い、調整を行う。
【００４３】
また、この後は共振周波数の確認のため共振周波数の測定を行う。
【００４４】
この時の最も大きいコンデンサ容量Ｃ６は３３ｐＦとなる。
【００４５】
次の４０ＫＨｚの同調を行う場合、ＳＷ１はＯＮし、ＳＷ２はＯＦＦし、Ｃ１、Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６が接続された状態での共振周波数を求め、この結果を持って補正を行う。
【００４６】
この場合、最も大きいコンデンサ容量Ｃ８は６８０ｐＦとなる。
【００４７】
また、この後は共振周波数の確認のために共振周波数の測定を行う。
【００４８】
以上のように３局の同調を行うために８個もの同調コンデンサが必要となり、共振周波数を最高８回程度求める必要があり、共振周波数を求めるたびにコンデンサも半田付けしなくてはならなかった。
【００４９】
これに対し、本発明に於いては、上記した様に、予め一つのＩＣ回路に例えば８個のコンデンサと半導体スイッチ５とを図１に示す様に作り込んでおけば、当該同調回路の全静電容量は、スイッチを適宜に制御するのみで容易に可変でき、個々の接続にはんだ処理をする必要もなく、製造工程も簡易化され小型化できるという利点が得られる。
【００５０】
次に、本発明等は、上記した本発明に於ける当該同調回路１に於いて、受信性能を更に向上させる構成について検討した結果、当該半導体スイッチ５の抵抗値と第１のコンデンサが持つインピーダンスとの関係を適正に保つ事によって、受信性能を改善させる事が可能であることを知徳し、それによって、当該同調回路を有する電波受信回路を金属外装を有する時計の内部に組み込んでも高レベルの受信性能を発揮させる事が出来ることが判明したものである。
【００５１】
即ち、本発明に於ける当該同調回路１に於いて、当該それぞれの半導体スイッチ５のＯＮ抵抗は、当該各半導体スイッチに５直列に接続される当該それぞれのコンデンサ４が持つインピーダンスより小さくなる様に設定する事が望ましく、叉、当該それぞれの半導体スイッチ５のＯＦＦ抵抗が、当該各半導体スイッチ５に直列に接続される当該それぞれのコンデンサ４が持つインピーダンスより大きくなる様に設定する事が望ましいことが判明した。
【００５２】
以下に、図２〜図４を参照しながら図１で示した半導体スイッチ５としてのＮ−Ｔｒ５ａ〜５ｆのＯＮ抵抗とＯＦＦ抵抗が同調回路１にどのように影響し、また、該Ｎ−Ｔｒ５ａ〜５ｆのＯＮ抵抗とＯＦＦ抵抗の好ましい値がどの程度が好ましいか等について検証する。
【００５３】
図２は、図で示した同調装置を構成する同調回路１の等価回路と実験回路を示しており、図２（ａ）は、同調装置１のＮ−Ｔｒ５ａ〜５ｆがＯＮ状態の時の等価回路を示し、図２（ｂ）は、同調装置１のＮ−Ｔｒ５ａ〜５ｆがＯＦＦ状態の時の等価回路を示している。
【００５４】
図２（ａ）に於いて、４は上記した第１のコンデンサ４ａ〜４ｆを代表するコンデンサであり、５はＮ−Ｔｒ５ａ〜５ｆを代表するＮ−Ｔｒである。該Ｎ−Ｔｒ５のゲート端子Ｇに電圧Ｖｇが印加されると、Ｎ−Ｔｒ５はＯＮする。このときの等価回路は矢印Ａで示すようになる。ここで図２（ａ）の等価回路に於いて、５ｏｎはＮ−Ｔｒ５のＯＮ抵抗を表しており、５ｓはＮ−Ｔｒ５のＯＮ動作を示すスイッチであり、４はＮ−Ｔｒ５に直列に接続されているコンデンサある。
【００５５】
すなわち、Ｎ−Ｔｒ５は半導体スイッチであるので、ＯＮ状態であったとしても一定量のＯＮ抵抗５ｏｎが存在する。
【００５６】
次に、図２（ｂ）に於いて、コンデンサ４は当該第１のコンデンサ４ａ〜４ｆを代表するコンデンサであり、Ｎ−Ｔｒ５はＮ−Ｔｒ５ａ〜５ｆを代表するＮ−Ｔｒである。該Ｎ−Ｔｒ５のゲート端子Ｇはソース端子Ｓと同電位であるので、Ｎ−Ｔｒ５はＯＦＦする。このときの等価回路は矢印Ｂで示すようになる。ここで、図２（ｂ）の等価回路に於いて、５ｏｆｆはＮ−Ｔｒ５のＯＦＦ抵抗を表しており、５ｓはＮ−Ｔｒ５のＯＦＦ動作を示すスイッチであり、４はＮ−ｔｒ５に直列に接続されるコンデンサである。すなわち、Ｎ−Ｔｒ５は半導体スイッチであるので、ＯＦＦ状態であったとしてもその抵抗値は無限大でなく、一定量のＯＦＦ抵抗５ｏｆｆが存在する。
【００５７】
このように、半導体スイッチであるＮ−Ｔｒ５はＯＮ抵抗５ｏｎとＯＦＦ抵抗５ｏｆｆを持っているが、このＯＮ抵抗５ｏｎとＯＦＦ抵抗５ｏｆｆの同調回路１に対する影響は無視することが出来ない。ここで、ＯＮ抵抗５ｏｎは、Ｎ−Ｔｒ５のトランジスタサイズを出来る限り大きくすれば、ほぼ零に近いＯＮ抵抗を得ることは可能であるが、トランジスタサイズを大きくするとＮ−Ｔｒ５を内蔵する同調ＩＣ３のチップサイズも大きくなり、コストアップや同調装置としての小型化に問題が生じる。また、Ｎ−Ｔｒ５のトランジスタサイズを大きくすると、浮遊容量や寄生容量が増大し同調周波数の可変範囲を狭めるという問題も生じる。
【００５８】
また、ＯＦＦ抵抗５ｏｆｆは、Ｎ−Ｔｒ５がＯＮするために必要なしきい値電圧を高くすれば、相当大きなＯＦＦ抵抗を得ることは可能であるが、同調回路１を電波修正時計等の電池駆動の機器に組み込むには低電圧駆動が不可欠であり得策ではない。また、しきい値電圧を高くするとＯＮ抵抗が増える結果となり、相反する問題も生じる。このようなことから、同調回路への悪影響を最小限に抑え、且つ、同調ＩＣ３のチップサイズを増やすことなく、また、低電圧駆動も可能なＮ−ＴｒのＯＮ抵抗とＯＦＦ抵抗の好ましい選択が必要となる。
【００５９】
本出願人は、以上のような観点から半導体スイッチ５としてのＮ−ＴｒのＯＮ抵抗とＯＦＦ抵抗の影響を調べ最適値を検証する実験を実施したので、以下説明する。
【００６０】
図２（Ｃ）は、Ｎ−ＴｒのＯＮ抵抗とＯＦＦ抵抗の最適値を検証する実験回路であり、図１で示した同調回路１の受信アンテナ２と複数のコンデンサ４ａ〜４ｆ及びＮ−Ｔｒ５ａ〜５ｆの構成に準じた同調回路である。
【００６１】
図２（Ｃ）に於いて、２は図１と同等の受信アンテナである。１０ａ〜１０ｄはリーク電流の少ないチップタイプ、またはディスクリートタイプのコンデンサであり、それぞれ静電容量を異ならせて配置され、一方の端子は共通に接続されて受信アンテナ２の一方の端子に接続される。
【００６２】
一方、１１ａ〜１１ｄは、図１のＮ−Ｔｒ５ａ〜５ｆに相当するスイッチであり、ＯＮ抵抗が非常に小さいタイプを選択している。１２は図１のＮ−Ｔｒ５ａ〜５ｆのＯＮ抵抗又はＯＦＦ抵抗に相当する可変抵抗であり、広い範囲で抵抗値を可変することが出来る。
【００６３】
可変抵抗１２はコンデンサ１０ａ〜１０ｄとスイッチ１１ａ〜１１ｄの間に任意に配置することが出来るが、図２（Ｃ）に於いてはコンデンサ１０ａとスイッチ１１ａの間に配置されている。尚、コンデンサ１０ａの静電容量は１８００ｐＦ、コンデンサ１０ｂの静電容量は１０００ｐＦ、コンデンサ１０Ｃの静電容量は５６０ｐＦ、コンデンサ１０ｄの静電容量は１００ｐＦとして設定した。
【００６４】
更に、１３は励磁用コイルであり、受信アンテナ２の近傍に配置して受信電波に相当する交流磁界１４を発生する。１５は交流信号源であり励磁用コイル１３に交流磁界１４を発生させるために４０ＫＨｚ前後の交流信号を供給する。受信アンテナ２は、コンデンサ１０ａ〜１０ｄの合計静電容量に対して、同調周波数が約４０ＫＨｚになるようにインダクタンスを調整したものを使用する。１６は受信アンテナ２の両端子に接続される高入力インピーダンスの交流電圧計であり、受信アンテナ２に誘起される交流信号を測定する。
次に実験方法を説明する。図２（Ｃ）に於いて、まず、可変抵抗１２の抵抗値を十分に小さくし、スイッチ１１ａ〜１１ｄはすべて閉じる。次に、交流信号源１５によって励磁用コイル１３に交流信号を供給し交流磁界１４を発生させる。
【００６５】
これにより、受信アンテナ２には交流磁界１４によって交流信号が誘起され、交流電圧計１６は誘起された交流信号を測定することが出来る。ここで、交流信号源１５の周波数を変化させて最も交流電圧計１６の測定値が大きい周波数が受信アンテナ２とコンデンサ１０ａ〜１０ｄの合計静電容量による同調周波数であり、この同調周波数に於ける交流電圧計１６の値を記録する。
【００６６】
次に、可変抵抗１２の抵抗値を少し大きくてから、前述と同様に交流信号源１５の周波数を微調して交流電圧計１６の測定値が最も大きくなる値を記憶する。
【００６７】
以下同様に、可変抵抗１２の抵抗値を順次大きくしながら交流電圧計１６の値を記録する作業を繰り返し、可変抵抗１２の抵抗値とコンデンサ１０ａの交流信号に対するインピーダンスとの比が１となるまで測定し、更にその比が１０倍、１００倍、１０００倍となるまで可変抵抗１２の抵抗値を増加させて交流電圧計１６の測定値を記録する。
【００６８】
図３は上記の測定結果をグラフにまとめたものであり、インピーダンス比−アンテナ利得特性図である。図３に於いて、Ｘ軸は可変抵抗１２の抵抗値とコンデンサ１０ａ〜１０ｄの周波数に対するインピーダンスとの比率であり、Ｙ軸はアンテナ利得であって交流電圧計１６の読みをデシベル表示したものであり、交流信号源１５の出力電圧を基準の０ｄＢとして表している。
【００６９】
図３に於いて、２０は１８００ｐＦのコンデンサ１０ａに可変抵抗１２を直列に接続したときのアンテナ利得特性である。ここで、抵抗／コンデンサインピーダンス比が非常に小さい０．００１付近（すなわち可変抵抗１２の抵抗値が非常に小さい領域）では、アンテナ利得は−３０ｄＢ位であり、比較的高い利得を示している。しかし、図示する如く、抵抗／コンデンサインピーダンス比を大きくしていくとアンテナ利得は急激に低下し、抵抗／コンデンサインピーダンス比が１の領域では最もアンテナ利得が低下して−６０ｄＢに達している。
【００７０】
更に、抵抗／コンデンサインピーダンス比が１を越えて増加するとアンテナ利得は再び上昇に転じ、抵抗／コンデンサインピーダンス比が１００以上の領域（すなわち可変抵抗１２の抵抗値が非常に大きい領域）では、アンテナ利得は再び−３０ｄＢ位まで上昇している。同様に２１は１０００ｐＦのコンデンサ１０ｂに可変抵抗１２を直列に接続したときのアンテナ利得特性である。尚、このとき、コンデンサ１０ａに接続されていた可変抵抗１２は取り外され、コンデンサ１０ａはスイッチ１１ａに直接接続される。
【００７１】
つまり、図３に於いて、抵抗／コンデンサインピーダンス比が１以下の領域は、当該半導体スイッチ５のＯＮ抵抗の領域を示しており、反対に、抵抗／コンデンサインピーダンス比が１以上の領域は、当該半導体スイッチ５のＯＦＦ抵抗の領域を示している。
【００７２】
ここで、アンテナ利得特性２１を見ると、抵抗／コンデンサインピーダンス比が１の領域での減衰量は−５４ｄＢ位であり、前述のアンテナ利得特性２０と比較すると減衰量は多少軽減されてはいるが、コンデンサの静電容量が変わってもアンテナ利得特性の傾向に大きな差は無いことが分かる。同様に、アンテナ利得特性２２は５６０ｐＦのコンデンサ１０Ｃに可変抵抗１２を直列に接続したときのアンテナ利得特性であり、アンテナ利得特性２３は１００ｐＦのコンデンサ１０ｄに可変抵抗１２を直列に接続したときのアンテナ利得特性である。これらのアンテナ特性に於いても減衰量は異なるが、抵抗／コンデンサインピーダンス比が１の領域でアンテナ利得は最も低下しており、アンテナ利得特性の傾向は一致している。
【００７３】
次に、可変抵抗１２とコンデンサインピーダンスとの比率が１の近傍で、アンテナ利得がなぜ最も低下するのかを説明する。
【００７４】
図２（Ｃ）に於いて、可変抵抗１２がコンデンサ１０ａのインピーダンスと比較して無視できるほど小さい領域では、可変抵抗１２の影響はほとんどないので、受信アンテナ２とコンデンサ１０ａ〜１０ｄはＬＣ並列共振回路として動作し、損失が少ないのでアンテナ利得は大きい（例えば比率０．０１以下の領域）。しかし、可変抵抗１２の抵抗値が大きくなると、可変抵抗１２はＬＣ並列共振回路の中で損失として働くので共振回路のＱが小さくなり、この結果、アンテナ利得は低下する。
【００７５】
そして、可変抵抗１２とコンデンサ１０ａのインピーダンス比が１の近傍では、可変抵抗１２はコンデンサ１０ａに対して最も大きく影響するので、ＬＣ並列共振回路の損失も最も大きくなり、この結果、アンテナ利得は最も低下する。しかし、可変抵抗１２とコンデンサ１０ａのインピーダンスの比が１を越えると、可変抵抗１２によってコンデンサ１０ａはコンデンサとしての働きを妨げられ、可変抵抗１２がコンデンサ１０ａのインピーダンスよりも十分に大きくなると（例えば比率１００以上の領域）、コンデンサ１０ａはＬＣ並列共振回路から切断されたことに等しくなり、ＬＣ並列共振回路のＣは、コンデンサ１０ｂ〜１０ｄの３個の合計静電容量だけとなる。この結果、共振周波数は多少ずれることになるが、可変抵抗１２による損失は減少しアンテナ利得は再び高くなる。
【００７６】
次に、図３の実験結果を基に、図２（ａ）、（ｂ）で示すＮ−Ｔｒ５のＯＮ抵抗５ｏｎとＯＦＦ抵抗５ｏｆｆの好ましい抵抗値を検証する。
【００７７】
ここで、電波を受信する同調装置の電気的特性で重要な要素は、高感度と高選択度であると言って良い。この観点からすると、同調装置のアンテナ利得は出来る限り高いことが好ましく、また、同調回路は損失が少なくＱ値が高いことが好ましい。
【００７８】
よって、図３のアンテナ利得特性から分かるように、Ｎ−Ｔｒ５のＯＮ抵抗５ｏｎとＯＦＦ抵抗５ｏｆｆの値は共に、コンデンサのインピーダンスとの比率が１の近傍にならないように決定されなければならない。すなわち、半導体スイッチとしてのＮ−Ｔｒ５のＯＮ抵抗５ｏｎの値は、Ｎ−Ｔｒ５に直列に接続されるコンデンサ４のインピーダンスより小さいことが好ましい（すなわち比率１以下）。また同様に、Ｎ−Ｔｒ５のＯＦＦ抵抗５ｏｆｆの値は、Ｎ−Ｔｒ５に直列に接続されたコンデンサ４のインピーダンスより大きいことが好ましい（すなわち比率１以上）。
【００７９】
次に、Ｎ−Ｔｒ５のＯＮ抵抗５ｏｎとＯＦＦ抵抗５ｏｆｆの更に好ましい値を詳細に検証する。図４は、図３のインピーダンス比−アンテナ利得特性の部分拡大図であり、図４（ａ）は１８００ｐＦのコンデンサ１０ａを用いたアンテナ利得特性２０の抵抗／コンデンサインピーダンス比０．０１以下の部分拡大図であり、図４（ｂ）は同じく１８００ｐＦのコンデンサ１０ａを用いたアンテナ利得特性２０の抵抗／コンデンサインピーダンス比２５０位以上の部分拡大図である。
【００８０】
図１５は、１８００ｐＦのコンデンサ１０ａを用いたアンテナ利得特性２０の抵抗／コンデンサインピーダンス比０．０３〜１下の部分拡大図であり、図１６は、同じく１８００ｐＦのコンデンサ１０ａを用いたアンテナ利得特性２０の抵抗／コンデンサインピーダンス比１〜３１の部分拡大図である。
【００８１】
図１５において抵抗／コンデンサインピーダンズ比１位でのアンテナ利得は６０ｄＢであり、この比率１は可変抵抗１２とコンデンサインピーダンズが等しい値（すなわちもっとも理想的でないＯＮ抵抗）である。よって、アンテナ利得−６０ｄＢを最悪なアンテナ利得として定め、該最悪なアンテナ利得から２ｄＢ増幅した−５８ｄＢにおける抵抗／コンデンサインピーダンス比は図１５から０．６位（Ｔ１のポイント）であるので、ＯＮ抵抗５ｏｎとコンデンサ４のインピーダンス比は０．６以下であることが好ましい。
【００８２】
また、最悪なアンテナ利得−６０ｄＢから、４ｄＢ増幅した−５６ｄＢにおける抵抗／コンデンサインピーダンス比は、０．４３位（Ｔ２のポイント）であるので、ＯＮ抵抗５ｏｎとコンデンサ４のインピーダンス比は図４（ａ）から０．４３以下であることが更に好ましい。
【００８３】
また、最悪なアンテナ利得−６０ｄＢから、１０ｄＢ増幅した−５０ｄＢにおける抵抗／コンデンサインピーダンス此は、０．１９位（Ｔ３のポイント）であるので、ＯＮ抵抗５ｏｎとコンデンサ４のインピーダンス比は図４（ａ）から０．１９以下であることが更に好ましい。
【００８４】
また、最悪なアセンチテナ利得−６０ｄＢから、２０ｄＢ増幅した−４０ｄＢにおける抵抗／コンデンサインピーダンス比は、０．０３位（Ｔ４のポイント）であるので、ＯＮ抵抗５ｏｎとコンデンサ４のインピーダンス比は図４（ａ）から０．０３以下であることが更に好ましい。
【００８５】
図４（ａ）に於いて、抵抗／コンデンサインピーダンス比０．００１位でのアンテナ利得は−２９．５ｄＢであり、この比率０．００１は、可変抵抗１２がほぼ零に近い値（すなわち理想的なＯＮ抵抗）である。よって、アンテナ利得−２９．５ｄＢを理想的なアンテナ利得（矢印Ｃ）として定め、該理想的なアンテナ利得から３ｄＢ減衰した−３２．５ｄＢにおける抵抗／コンデンサインピーダンス比は図４（ａ）から０．００８４位（Ｎ３のポイント）であるので、ＯＮ抵抗５ｏｎとコンデンサ４のインピーダンス比は０．００８４以下であることが好ましい。
【００８６】
また、理想的なアンテナ利得−２９．５ｄＢから、２ｄＢ減衰した−３１．５ｄＢにおける抵抗／コンデンサインピーダンス比は、０．００５７位（Ｎ２のポイント）であるので、ＯＮ抵抗５ｏｎとコンデンサ４のインピーダンス比は図４（ａ）から０．００５７以下であることが更に好ましい。また、理想的なアンテナ利得−２９．５ｄＢから、１ｄＢだけ減衰した−３０．５ｄＢにおける抵抗／コンデンサインピーダンス比は、０．００３位（Ｎ１のポイント）であるので、ＯＮ抵抗５ｏｎとコンデンサ４のインピーダンス比は図４（ａ）から０．００３以下であることが更に好ましい。
【００８７】
次に図１６において抵抗／コンデンサインピーダンス比１位でのアンテナ利得は６０ｄＢであり、この比率１は可変抵抗１２とコンデンサインピーダンスが等しい値（すなわちもっとも理煉的でないＯＮ抵抗）である。よって、アンテナ利得−６０ｄＢを最悪アンテナ利得として定め、該最悪なアンテナ利得から２ｄＢ増幅した−５８ｄＢにおける抵抗／コンデンサインピーダンス比は，図１６から２．８位（Ｔ５のポイント）であるので、ＯＮ抵抗５ｏｎとコンデンサインピーダンス４のインピーダンス比は２．８以上であることが好ましい。
【００８８】
また、最悪なアンテナ利得−６０ｄＢから、４ｄＢ増幅した−５６ｄＢにおける抵抗・コンデンサインピーダンス比は、３．９位（Ｔ６のポイント）であるので、ＯＮ抵抗５ｏｎとコンデンサ４のインピーダンス比は図４（ａ）から３．９以上であることが更に好ましい。
【００８９】
また、最悪なアンテナ利得−６０ｄＢから、１０ｄＢ増幅した−５０ｄＢにおける抵抗／コンデンサインピーダンス比は、９位（Ｔ７のポイント）であるので、ＯＮ抵抗５ｏｎとコンデンサ４のインピーダンス比は図４（ａ）から９以上であることが更に好ましい。
【００９０】
また、最悪なアンテナ利得−６０ｄＢから、２０ｄＢ増幅した−４０ｄＢにおける抵抗／コンデンサインピーダンス比は、３１位（Ｔ８のポイント）であるので、ＯＮ抵抗５ｏｎとコンデンサ４のインピーダンス比は図４（ａ）から３１以上であることが更に好ましい。
【００９１】
次に図４（ｂ）に於いて、アンテナ利得−２６．２ｄＢは、グラフの領域からは外れているが、可変抵抗１２の値がほぼ無限大に近い（すなわち理想的なＯＦＦ抵抗）ときのアンテナ利得である。よって、−２６．２ｄＢを理想的なアンテナ利得（矢印Ｄ）として定め、該理想的なアンテナ利得から３ｄＢ減衰した−２９．２ｄＢにおける抵抗／コンデンサインピーダンス比は図４（ｂ）から３００位で（Ｆ３のポイント）あるので、ＯＦＦ抵抗５ｏｆｆとコンデンサ４のインピーダンス比は３００以上であることが好ましい。
【００９２】
また、理想的なアンテナ利得−２６．２ｄＢから、２ｄＢ減衰した−２８．２ｄＢにおける抵抗／コンデンサインピーダンス比は図４（ｂ）から４５０位（Ｆ２のポイント）であるので、ＯＦＦ抵抗５ｏｆｆとコンデンサ４のインピーダンス比は４５０以上であることが更に好ましい。また、理想的なアンテナ利得−２６．２ｄＢから、１ｄＢだけ減衰した−２７．２ｄＢにおける抵抗／コンデンサインピーダンス比は図４（ｂ）から９００位（Ｆ１のポイント）であるので、ＯＦＦ抵抗５ｏｆｆとコンデンサ４のインピーダンス比は９００以上であることが更に好ましい。
【００９３】
以上のように、図２（Ｃ）で示した半導体スイッチとしてのＮ−ＴｒのＯＮ抵抗とＯＦＦ抵抗の実験結果から、それぞれのＯＮ抵抗とＯＦＦ抵抗を好ましい値に設定することにより、図１で示す本発明の第１の実施形態である同調回路１の感度や選択度を向上させることが出来る。尚、本発明の第１の実施形態に於いて、半導体スイッチ５としてＮチャンネルＭＯＳトランジスタを用いたが、このタイプのトランジスタに限定されるものではなく、ＰチャンネルＭＯＳトランジスタでも良い。また、ＮチャンネルとＰチャンネルの一対のＭＯＳトランジスタを組み合わせたトランスミッションゲートでも良く、更にはバイポーラトランジスタであっても良い。
【００９４】
また、図１に於けるＮ−Ｔｒ５ａ〜５ｆは、そのＯＮ抵抗を上記の基準で選択することにより、トランジスタサイズを最小限に小さくすることが出来る。例えば、図１に於いて、コンデンサ４ａの静電容量は１２．５ｐＦとしたが、このインピーダンスは周波数を４０ＫＨｚとすると約３００ＫΩである。ここで、前述の実験結果から抵抗／コンデンサインピーダンス比の好ましい値（例えばアンテナ利得３ｄＢ減衰での値）は０．００８４以下であるので、そのＯＮ抵抗は３００ＫΩ×０．００８４＝２．５ＫΩとなる。Ｎ−Ｔｒ５ａ〜５ｆのトランジスタに於いてＯＮ抵抗２．５ＫΩは、十分に小さなトランジスタサイズによって実現できる。
【００９５】
また、最も大きな静電容量を持つコンデンサ４ｆは４００ｐＦとしたが、このインピーダンスは同様に計算すると約１０ＫΩであり、同様に抵抗／コンデンサインピーダンス比を０．００８４とすると、そのＯＮ抵抗は８４Ωである。このＯＮ抵抗８４Ωは、Ｎ−Ｔｒ５ａ〜５ｆのトランジスタに於いて一定のサイズを確保すれば、十分に実現できる大きさである。
【００９６】
すなわち、本発明により直列に接続されるコンデンサ４の静電容量に応じて、半導体スイッチ５としてのＮ−Ｔｒのトランジスタサイズを最小限に選定出来るので、同調ＩＣ３のチップサイズを可能な限り小さく設計することが出来、コストダウンや同調装置の小型化を実現できる。また、Ｎ−Ｔｒのトランジスタサイズを小さくできるために、Ｎ−Ｔｒによって生じる寄生容量や浮遊容量を最小限に減らすことが可能となり、微少容量から大容量までを可変出来る、優れた同調回路を有する同調装置を実現できる。
【００９７】
次に、図１に於けるＮ−Ｔｒ５ａ〜５ｆのＯＦＦ抵抗についても同様な効果を述べることが出来る。例えば、前述の１２．５ｐＦのコンデンサ４ａに対するＮ−Ｔｒ５ａのＯＦＦ抵抗の好ましい値（例えばアンテナ利得３ｄＢ減衰での値）は、抵抗／コンデンサインピーダンス比が３００以上であるので、３００ＫΩ×３００＝９０ＭΩとなる。ここで、ＯＮ抵抗２．５ＫΩのＭＯＳトランジスタに於いて、ＯＦＦ抵抗９０ＭΩは低電圧電源でも十分に実現できる値である。
【００９８】
また、４００ｐＦのコンデンサ４ｆに対するＮ−Ｔｒ５ｆのＯＦＦ抵抗の好ましい値も同様に計算すると、１０ＫΩ×３００＝３ＭΩとなる。このＯＦＦ抵抗３ＭΩはＯＮ抵抗８４ΩのＭＯＳトランジスタに於いて、低電圧電源でも十分に実現できる値である。このように、直列に接続されるコンデンサに対応して最適なＯＮ抵抗、ＯＦＦ抵抗を選択することにより、低電圧駆動であっても優れた性能を有する同調装置を実現することが出来る。
【００９９】
また、同調ＩＣ３に内蔵される複数のコンデンサ４ａ〜４ｆは、前述した如く、ＳｉＯ２等によって成る酸化膜を誘電体としたコンデンサであるので、空乏層を利用したコンデンサと比較してリーク電流が極めて低いので、損失の非常に少ない優れたコンデンサである。この結果、受信アンテナ２とによって成る同調回路のＱを高くすることが出来、受信電波に対する選択度が高く安定性に優れた同調装置を実現することが出来る。
【０１００】
次に、同調ＩＣ３の内部に形成される複数のコンデンサの総静電容量の上限値について説明する。同調ＩＣ３のチップサイズは実装効率を考慮すると極端に大きくすることは出来ず、また、チップサイズの大きさは即コストアップにも繋がるので、出来るだけ小さい方が好ましい。これらのことから同調ＩＣ３のチップサイズは、２０１６サイズのチップ部品と同等程度、すなわちその大きさは２ｍｍ×１．６ｍｍ以下が好ましい。ここで、前述した如く、コンデンサは酸化膜を誘電体として形成され、この酸化膜の厚さを１２０Å程度とすると、そのチップサイズ内で形成され得る最大の総静電容量は９６００ｐＦ程度となる。よって、同調ＩＣ３の総静電容量は、９６００ｐＦ以下であることが好ましい。
【０１０１】
尚、本発明に於ける当該コンデンサは、酸化膜に限定されるものではなく、窒化膜その他誘電体材料で構成される膜で構成されるものであっても良い。
【０１０２】
また更に、同調ＩＣ３は実装用のパッドや半導体スイッチ、カウンタ回路等の制御手段を含むので、これらの占有面積を差し引くとコンデンサとして使用できる面積は１．６ｍｍ×１．２ｍｍ程度であり、この面積から総静電容量を算出すると５７６０ｐＦ程度となる。よって、同調ＩＣ３の総静電容量は、５７６０ｐＦ以下であることが好ましい。また更に、同調ＩＣ３は実装のためのポッティング樹脂の広がりの大きさや、モールド材の厚み等を考慮すると、チップサイズは更に小さくする必要があり、この条件から内蔵するコンデンサの総静電容量を算出すると９６０ｐＦ程度となる。よって、同調ＩＣ３の総静電容量は、９６０ｐＦ以下であることが更に好ましい。
【０１０３】
次に、受信アンテナ２のインダクタンスの下限値について説明する。本発明の第１の実施形態である同調回路１を電波修正時計の同調装置として用いた場合、電波修正時計が受信する標準電波の中で最も高い送信周波数を出力している送信局はドイツのＤＣＦ７７局であり、その送信周波数は７７．５ＫＨｚである。
【０１０４】
また、前述した如く、同調ＩＣ３の総静電容量はチップサイズ等から考慮して最大で９６００ｐＦ程度であることが好ましい。これらの二つの条件から受信アンテナ２のインダクタンスを算出すると、０．４４ｍＨ程度となる。よって、受信アンテナ２のインダクタンスは、０．４４ｍＨ以上であることが好ましい。
【０１０５】
また更に前述した如く、同調ＩＣ３の総静電容量は、実装用パッドや制御手段の占有面積を考慮すると５７６０ｐＦ程度であり、この条件から受信アンテナの２のインダクタンスを算出すると、０．７３ｍＨ程度となる。
【０１０６】
よって、受信アンテナ２のインダクタンスは、０．７３ｍＨ以上であることが好ましい。また更に前述した如く、同調ＩＣ３の総静電容量は、同調ＩＣ３の実装のためのポッティング樹脂の広がりの大きさ等を考慮すると９６０ｐＦ程度となり、この条件から受信アンテナ２のインダクタンスを算出すると、４．４ｍＨ程度となる。よって、受信アンテナ２のインダクタンスは、４．４ｍＨ以上であることが更に好ましい。
【０１０７】
次に、受信アンテナ２のインダクタンスの上限値について説明する。
【０１０８】
本発明の第１の実施形態である同調装置１を電波修正時計の同調装置として用いた場合、電波修正時計が受信する標準電波の中で最も低い送信周波数を出力している送信局は日本の福島局であり、その送信周波数は４０ＫＨｚである。また、同調ＩＣ３に内蔵されるコンデンサを全て受信アンテナ２から切断したときの、同調ＩＣ３内部での寄生容量や浮遊容量の合計値は非常に小さく４ｐＦ位と想定される。これらの二つの条件から受信アンテナ２のインダクタンスを算出すると、４０００ｍＨ程度となる。よって、受信アンテナ２のインダクタンスは、４０００ｍＨ以下であることが好ましい。
【０１０９】
また更に、受信アンテナ２の寄生容量も加味すると、同調ＩＣ３に内蔵されるコンデンサを全て受信アンテナ２から切断したときの総静電容量は、１４ｐＦ程度である。この条件から受信アンテナ２のインダクタンスを算出すると、１１００ｍＨ程度となる。よって、受信アンテナ２のインダクタンスは、１１００ｍＨ以下であることが更に好ましい。
【０１１０】
以上のように、本発明の第１の実施形態によれば、一つの半導体基板に半導体スイッチとリーク電流の極めて少ないコンデンサとを組み合わせにより、Ｑ値が高く安定性に優れ、同調周波数の可変範囲が広い同調装置を実現することが出来る。また、半導体スイッチのＯＮ抵抗とＯＦＦ抵抗を、該半導体スイッチに接続されるコンデンサのインピーダンスに応じて好ましい値に選択するならば、同調回路の損失を更に減少させて高感度な同調装置を実現させることが出来る。また、半導体スイッチのＯＮ抵抗とＯＦＦ抵抗の選択により、トランジスタサイズを最小限に抑え留ことが出来るので、半導体基板としての同調ＩＣの実装面積の削減、コストダウンが可能であり、更に、同調ＩＣの浮遊容量や寄生容量を最小限に減らすことが出来るので、同調回路の静電容量を微少容量から大容量まで可変出来る優れた同調装置を提供することが出来る。
【０１１１】
また、同調回路の複数のコンデンサは、半導体基板内に形成されるので、外付け部品を大幅に削減でき、同調装置としての小型化や製造工程の簡略化が可能である。また、同調回路を形成する複数のコンデンサの切り替えは、半導体スイッチとしてのＭＯＳトランジスタ等によって実現できるので、その切り替えのための電源は、他の回路と共通な単一電源で良く、他のマイナス電源等を必要としないため電源回路を簡略化でき、低消費電力化、小型化、コストダウン等に効果が大きい。
【０１１２】
此処で、本発明に於いてアンテナ特性を評価する際に使用される当該アンテナの利得とＱ値の測定方法の一具体例を図１７乃至図２０を参照しながら説明する。
【０１１３】
即ち、ヒューレッドパッカード社（ＨＰ）製のネットワークアナライザー（４１９５Ａ）と同ヒューレッドパッカード社（ＨＰ）製の高周波プローブ（８５０２４Ａ）及びナショナル（松下電器）の送信アンテナ（テストループ ７５Ｑ，ＶＱ−０８５Ｆ）とを、図１７に示す様に接続してアンテナ評価回路を構成し、当該送信アンテナ（テストループ ７５Ｑ，ＶＱ−０８５Ｆ）の近傍に被測定アンテナを接続する当該高周波プローブ（８５０２４Ａ）とサンプル支持部を配置し、当該サンプル支持部に所定の被測定アンテナをセットした後、当該送信アンテナ（テストループ ７５Ｑ，ＶＱ−０８５Ｆ）より所定の電波を発信し、当該被測定アンテナの出力を当該高周波プローブ（８５０２４Ａ）で検出して当該ネットワークアナライザー（４１９５Ａ）で所定のアンテナ評価をする様に構成したものである。
【０１１４】
上記の評価装置においては、当該被測定アンテナ構造体２と当該送信アンテナ（テストループ ７５Ｑ，ＶＱ−０８５Ｆ）との距離を図１８に示す様に送信ループアンテナの下端から１１Ｃｍ離れた位置に評価用の受信アンテナを設置して測定すると同時に、図１９に示す様に、当該被測定アンテナ構造体２と金属外装３とを接触させて測定した。
【０１１５】
尚、本具体例で使用した当該金属外装として使用される金属材料としては、ＳＵＳ，Ｔｉ，Ｔｉ合金、ＢＳ等の５ｍｍ厚の板材を用いた。
【０１１６】
更に、上記具体例に於いて、当該送信アンテナ（テストループ ７５Ｑ，ＶＱ−０８５Ｆ）から発信される電波の周波数は、４０ＫＨｚ用の共振アンテナを測定する方法を図２０参照しながら説明する。
【０１１７】
即ち、当該ネットワークアナライザー（４１９５Ａ）から当該送信アンテナ（テストループ ７５Ｑ，ＶＱ−０８５Ｆ）に一定の出力で周波数を２０〜６０ＫＨｚの範囲でスイープさせ、被測定アンテナ２の出力を高周波プローブ（８５０２４Ａ）を介してモニターし図２０に示す様な出力結果を得る。
【０１１８】
ここで、アンテナの利得は、送信アンテナへの入力電圧振幅と被測定アンテナの出力電圧振幅の比で表し、図２０中、最もアンテナ出力の高い周波数が共振周波数（ｆ０）となり、当該アンテナ出力が最も高い時点での上記比の値をアンテナ利得とした。
【０１１９】
又、図２０中、Ａで示されるレベルは、当該最もアンテナ出力の高い点から約３ｄＢ（１／√２）低いレベルで、その出力レベルを与える周波数をｆ１、ｆ２とすると、Ｑ値は、以下の様に計算されるものである。
Ｑ値＝共振周波数ｆ０÷（ｆ２−ｆ１）
【０１２０】
従って、上記の測定結果よりｆ１，ｆ２を求め共振周波数ｆ０÷（ｆ２−ｆ１）の式よりＱ値を算出した。
【０１２１】
次に、図５に基づいて本発明の第２の実施形態である同調回路１の構成を説明する。図５は本発明の第２の実施形態である同調装置の回路図であり、図中、複数の半導体スイッチ５と、当該複数の半導体スイッチ５と各々直列に接続される複数の第１のコンデンサ４と当該複数の第１のコンデンサ４群による合計静電容量を所定の値に設定するために当該個々の半導体スイッチ５の開閉を制御するスイッチ制御手段６とが一つの半導体基板２００上に形成されており、かつ当該複数の第１のコンデンサ４のそれぞれが、並列に接続されている当該半導体基板２００外に設けられているアンテナ部２を構成するコイル部２０１と、更に当該半導体基板２００上若しくは当該半導体基板２００外に設けられており、当該第１のコンデンサ４群と並列に当該コイル部２０１に接続されている固定容量或いは可変容量を有する第２のコンデンサ７とで構成されている電波修正時計の受信部に使用される同調回路１が示されている。
【０１２２】
即ち、本発明に於ける第２の具体例としての同調回路１は、上記した第１の具体例である同調回路１に、更に当該半導体基板２００上若しくは当該半導体基板２００外に、当該第１のコンデンサ群４と並列に当該コイル部２０１と接続されている固定容量或いは可変容量を有する少なくとも一つの第２のコンデンサ７が設けられているものである。
【０１２３】
更に、本発明に於ける当該第２の具体例に於ける当該同調回路１に於いては、当該第２のコンデンサ７は、当該第１のコンデンサ４が受ける制御とは異なる制御を受ける様に構成されている事が好ましく、叉、当該第２のコンデンサ７の容量は、当該第１のコンデンサ４のそれぞれが持つ容量とは異なるものである事が望ましい。
【０１２４】
特には、当該第２のコンデンサの静電容量は、当該第１のコンデンサの静電容量よりもかなり大きく設定されている事が望ましい。
【０１２５】
叉、本発明に於ける当該第２の具体例に於ける当該第２のコンデンサ７の少なくとも一つは、適宜のスイッチ手段５ｆを有しており、当該スイッチ手段５ｆを当該制御手段６により制御されるように構成されているものである。
【０１２６】
本具体例に於いては、当該スイッチ手段５ｆは、第１の具体例と同様に当該半導体基板２００上に設けられた半導体スイッチ５で有っても良く、或いは当該半導体基板２００から離れた位置に形成されたもので有ってもよい。
【０１２７】
更に、当該スイッチ手段５ｆは，当該制御手段６とは異なる制御手段により制御されるように構成されているもので有っても良い。
【０１２８】
叉、当該第１のコンデンサ４と当該第２のコンデンサ７とは、互いに異なる制御システムで駆動される様に構成されていることが望ましい。
【０１２９】
以下に、本発明に於ける当該第２の具体例に於ける同調回路１の構成を詳細に説明するが、第１の実施形態と同一要素には同一番号を付し重複する説明は省略する。
【０１３０】
即ち、図５に於いて、１は本発明の第２の実施形態である同調回路である。７は同調ＩＣ３の外部に配置される第２のコンデンサであり、該第２のコンデンサ７の一方の端子は同調ＩＣ３から出力される同調信号Ｐ１０に接続され、他方の端子は同調ＩＣ３の内部にある半導体スイッチとしてのＮ−Ｔｒ５ｆのドレイン端子Ｄに接続される。尚、当該第２のコンデンサ７は、チップタイプのセラミックコンデンサが好ましいが、当該第２のコンデンサ７としては、静電容量が固定化されているものであっても、静電容量は可変式のコンデンサで有っても良い。
【０１３１】
叉、かかる第２のコンデンサ７は、当該半導体基板２００上に形成されたものであっても良いことは言うまでもない。
【０１３２】
ここで、同調ＩＣ３に内蔵される第１のコンデンサ４ａ〜４ｅの静電容量を、コンデンサ４ａは１２．５ｐＦ、コンデンサ４ｂは２５ｐＦ、コンデンサ４ｃは５０ｐＦ、コンデンサ４ｄは１００ｐＦ、コンデンサ４ｅは２００ｐＦとする。
【０１３３】
そして、同調ＩＣ３の外部に配置される第２のコンデンサ７の静電容量を４００ｐＦとする。この場合、Ｎ−Ｔｒ５ａ〜５ｆによって可変される静電容量の分解能及び最大値は、前述した第１の実施形態と等しいので同調装置としての性能は変わらないが、同調ＩＣ３の内部に形成される第１のコンデンサの総静電容量は３８７．５ｐＦとなって半減するので、同調ＩＣ３のチップサイズを大幅に縮小出来、実装効率の向上やコストダウンを実現することが出来る。
【０１３４】
また、同調ＩＣ３に内蔵される第１のコンデンサの数も静電容量の合計値も減らさずに、外部に配置される第２のコンデンサ７を追加する形で接続すれば、合計の静電容量を倍増させることが出来るので、同調周波数の可変範囲を更に広げることが可能となる。また、本発明の第２に具体例に於いては、同調ＩＣ３の外部に配置される第２のコンデンサの数量を１個としたが、これに限定されず、２個以上の複数であっても良い。更には、同調ＩＣ３の内部に形成される第１のコンデンサ４ａ〜４ｅを全て削除し、全てのコンデンサを同調ＩＣ３の外部に配置しても良い。これによって、同調回路１の部品点数は増えるが、同調ＩＣ３のチップサイズは最小限に出来るので、同調ＩＣ３の大幅なコストダウンが可能となる。
【０１３５】
此処で、本発明に於ける当該第２の具体例に於ける同調回路１のより詳細な具体例を図１３及び図１４を参照して説明する。
【０１３６】
即ち、上記した図１２で示された従来の同調回路からなる本同調システムでは対応しきれない容量のアンテナを本同調システムの用いる場合、図１３に示す具体例のように市販品のコンデンサＣ７，Ｃ８，Ｃ９を当該半導体基板２００から離れた状態で接続し、同調を行うように構成されているものであって、接続する市販品のコンデンサの容量はＣ７＝１８００ｐＦ、Ｃ８＝１５００ｐＦ，Ｃ９＝４２９０ｐＦ（３９００ｐＦ＋３９０ｐＦ）を予め接続しておく。
【０１３７】
当該同調システム内の容量はＣ１＝２０ｐＦ、Ｃ２＝４０ｐＦ、Ｃ３＝８０ｐＦ、Ｃ４＝１６０ｐＦ、Ｃ５＝３２０ｐＦ、Ｃ６＝６４０ｐＦとする。
【０１３８】
かかる設定に於いて、時刻情報を含む標準電波の周波数が７７．５ＫＨｚである当該標準電波を受信する為に同調を行う場合、ＳＷ７，８はＯＦＦし、Ｃ１が接続された状態で７７．５ＫＨＺの信号を送り、アンテナの出力が最も高いスイッチの組み合わせが、同調設定値となる。
【０１３９】
叉、６０ＫＨｚの同調を行う場合、ＳＷ７をＯＮ、ＳＷ８はＯＦＦし、Ｃ１，Ｃ２が接続された状態で６０ＫＨＺの信号を送り、アンテナの出力が最も高いスイッチの組み合わせが、同調設定値となる。
【０１４０】
更に、４０ＫＨｚの同調を行う場合、ＳＷ７，ＳＷ８，をＯＮし、Ｃ１，Ｃ２，Ｃ３が接続された状態で４０ＫＨｚの信号を送り、アンテナの出力が最も高いスイッチの組み合わせが、同調設定値となる。
【０１４１】
以上のように本同調システムで３局の同調を行うと共振周波数は３回程度求めるだけで済み、コンデンサも半田付けも一度に３つ接続するだけでよいので調整、実装工程が短くなる。
【０１４２】
また、上記の内容は３局受信のことを説明しているが、これが３局以上更に２局、１局でも同じことである。
【０１４３】
また、図１４に示すような更に別の具体例に於いては、当該アンテナ部２と波の同調回路１との間で当該半導体基板２００から離れた位置に別の第２のコンデンサＣ１０を追加して本同調システムで周波数調整を行い、１局又は２局以上の受信周波数に合わせることも当然可能である。
【０１４４】
この場合、上記した様に、第２のコンデンサＣ８、Ｃ９、Ｃ１０は、当該半導体基板２００上に形成されてもよく、或いは当該半導体基板２００外に形成されているものであっても良い。
【０１４５】
本発明に於ける当該同調回路１は、上記した様に、アンテナ特性が優れているので、当該アンテナ部２も含めて、金属材料によって構成された金属外装部の内部で使用される事が可能である。
【０１４６】
次に、本発明の同調装置を組み込んだ本発明の電波修正時計４０について説明する。
【０１４７】
図６は同調回路１を含む同調装置を組み込んだ本発明の第３の実施形態としての電波修正時計４０と、標準電波を送信する送信局４５との関係を示した説明図である。図６に於いて、４０はアナログ表示方式の電波修正時計である。４１は金属材料によって成る金属外装であり、４２は表示手段としての表示部であり、秒針４２ａ、分針４２ｂ、時針４２Ｃ、及び日付を表示する日付表示部４２ｄによって構成される。２は超小型の受信アンテナであり、好ましくは金属外装４１の内部の１２時方向に配置される。４３は時刻や日付を修正するリューズである。４４は使用者（図示せず）の腕に装着するためのバンドである。
【０１４８】
４５は標準電波を送信する送信局である。４６は標準電波を放射する送信アンテナであり、４７は標準時を高精度で計時する原子時計である。４８は送信アンテナ４６から送信される時刻情報としての標準時を搬送する標準電波である。標準電波４８は通常数十ＫＨｚの長波によってなり、半径１０００Ｋｍ程度の範囲で受信することが出来る。尚、標準電波４８の送信周波数や時刻情報フォーマットは、各国又は各地域の送信局でそれぞれ個別に設定されている。
【０１４９】
ここで、電波修正時計４０で標準電波４８を受信するには、前述した如く、受信アンテナ２が金属外装４１の内部の１２時方向に配置されているので、好ましくは電波修正時計４０の１２時方向を送信局４５がある方向に向け、受信開始ボタン（図示せず）を操作する。電波修正時計４０は標準電波４８を受信すると、標準電波４８の時刻情報フォーマットに対応する解読アルゴリズムを用いて解読し、秒分時や日付等の時刻情報と必要に応じて閏年やサマータイムの有無データ等を取得し、取得した時刻情報を計時して表示部４２によって時刻情報や日付を表示する。尚、標準電波４８の受信は深夜などのノイズが少なく受信環境の良い時刻に定期的に実行させることが好ましい。
【０１５０】
次に図７に基づいて本発明の第３の実施形態である電波修正時計４０の回路ブロック構成を説明する。図７に於いて、１は本発明の第１の実施形態である同調回路である。５０は電波修正時計４０を制御する制御手段としての制御部である。５１は制御部５０に含まれる受信ＩＣであり、増幅回路（図示せず）、フィルタ回路（図示せず）、デコード回路（図示せず）等を内蔵している。５２は制御部５０に含まれるマイクロコンピュータ（以下マイコンと略記）であり、電波修正時計４０全体を制御する。
【０１５１】
５３は制御部５０に含まれる同調記憶手段としての記憶回路であり同調制御情報を記憶する。５４は制御部５０に含まれる基準信号源であり水晶発振器（図示せず）を内蔵して電波修正時計の基準信号を出力する。４２は前述のアナログ表示方式の表示手段としての表示部であり、図示しないが駆動モータや輪列等を内蔵する。５５は電源部であり、同調装置１、表示部４２、制御部５０等に必要な電源を供給する。
【０１５２】
次に、各ブロックの接続関係を説明する。同調回路１の内部は既に第１の実施形態として説明しているので省略する。制御部５０の受信ＩＣ５１は、同調回路１の同調ＩＣ３からの出力である同調信号Ｐ１０を入力し、デジタル信号に変換された復調信号Ｐ１１を出力する。記憶回路５３は同調制御情報としての同調データＰ１２を出力し、基準信号源５４は３２，７６８Ｈｚの基準信号Ｐ１３を出力する。制御部５０のマイコン５２は、復調信号Ｐ１１、同調データＰ１２、基準信号Ｐ１３を入力して、クロック信号Ｐ８、イネーブル信号Ｐ９、時刻情報としての時刻データＰ１４を出力する。表示部４２はマイコン５２からの時刻情報としての時刻データＰ１４を入力して時刻表示を行う。
【０１５３】
次に、図７に基づいて、電波修正時計４０の動作を説明する。図７に於いて、電源部５５が電源ライン（図示せず）を介して各回路ブロックに電力を供給すると、マイコン５２は初期化処理を実行して各回路ブロックを初期化する。この結果、マイコン５２の内部の時刻情報は初期化されてＡＭ００：００：００となり、この初期化された時刻情報に基づいて時刻データＰ１４を出力する。表示部４２の秒針４２ａ、分針４２ｂ、時針４２Ｃは、時刻データＰ１４を入力して基準位置であるＡＭ００：００：００に移動する。また、日付表示部４２ｄも基準位置に移動する。
【０１５４】
次に、基準信号源５４は基準信号Ｐ１３の出力を開始する。マイコン５２は基準信号Ｐ１３を入力して内部で分周し、該基準信号Ｐ１３に基づいて時刻情報の計時を開始し、該時刻情報に基づいて時刻データＰ１４を出力して表示部４２に伝達する。表示部４２は時刻データＰ１４を入力して時、分、秒、及び日付等の表示を順次行う。また、マイコン５２は、外部からの操作や一定時間毎のタイマー等によって時刻修正モードに移行し、標準電波を受信するために受信動作を開始する。
【０１５５】
以降、時刻修正モードの動作を説明する。電波修正時計４０が時刻修正モードになるとマイコン５２は、イネーブル信号Ｐ９を同調回路１の同調ＩＣ３と制御部５０の受信ＩＣ５１に対して出力する。同調ＩＣ３はイネーブル信号Ｐ９によってリセット状態が解除され、クロック信号Ｐ８の入力を受け付けるスタンバイ状態となる。受信ＩＣ５１はイネーブル信号Ｐ９によって増幅回路（図示せず）、フィルタ回路（図示せず）、デコーダ回路（図示せず）に電源を供給しスタンバイとなる。次に、マイコン５２は記憶回路５３にアクセスして同調制御情報としての同調データＰ１２を取得し、該同調データＰ１２に基づいて同調回路１の同調周波数を調整するために、クロック信号Ｐ８を出力する。
【０１５６】
次に、同調回路１の同調ＩＣ３は、クロック信号Ｐ８を入力して、前述した如く、クロック信号Ｐ８のパルス数に応じて同調ＩＣ３に内蔵されるコンデンサ４ａ〜４ｆを切り替え、受信アンテナ２とによる同調周波数を可変して目的の標準電波を選択し受信する。次に、目的の標準電波が受信されると同調ＩＣ３は同調信号Ｐ１０を出力し、受信ＩＣ５１に入力する。受信ＩＣ５１は同調信号Ｐ１０を入力して増幅し、フィルタ回路によってノイズ成分等を除去し、更にデコード回路によってデジタル信号に変換し、復調信号Ｐ１１を出力する。
【０１５７】
次に、復調信号Ｐ１１を入力したマイコン５２は、内部に記憶している解読アルゴリズムを用いて復調信号Ｐ１１を解読し、時分秒日付等の標準時情報を得てマイコン５２の内部に記憶している時刻情報を修正し、正しい標準時を記憶する。次に表示部４２は標準時に修正された時刻データＰ１４を入力し、表示時刻を正しく修正する。尚、記憶回路５３は、フラッシュメモリ等による不揮発性メモリが書き換えも可能で使い易いが、コストの安いヒューズＲＯＭ、又は、マイコン５２等を実装するプリント基板（図示せず）の導電パターンを加工するパターンカット手段であっても良い。
【０１５８】
以上のように、制御部５０のマイコン５２は、記憶回路５３の同調制御情報に基づいて同調回路１を制御し、該同調回路１の同調回路を調整してその同調周波数を、目的とする標準電波の送信周波数に高精度に合わせ込むことが出来るので、高感度で安定性の高い標準電波の受信を実現出来、信頼性の高い電波修正時計を提供することが出来る。
【０１５９】
次に、電波修正時計４０を金属外装４１に組み込んだ場合の同調回路１の構成について説明する。本発明の電波修正時計４０は、図６で前述した如く金属外装４１に覆われ、同調回路１、表示部４２、制御部５０等は機械的に保護されている。ここで、外装の材質としては電波を通しやすいプラスチック材料を用いた方が、アンテナ利得を高くでき標準電波を受信し易い。しかし、プラスチック材料は硬度が低いために外装に傷が付き易く、また、防水性にも問題があり、更には、高級感を持たせることが難しいという欠点もある。これらの欠点を解消するために金属外装を使用することが好ましいが、金属外装は電波を通しにくいためにアンテナ利得が低下するという大きな問題がある。
【０１６０】
この金属外装４１を用いることによって生じるアンテナ利得の低下を解決する手段として、受信アンテナ２の導線の巻き数を増やすことが効果的である。この理由は電磁誘導の原理に基づくものであり、コイルに誘起される起電力はコイルの巻き数に比例して増加することが知られている。すなわち、金属外装を使用することによって、外装内部に配置されている受信アンテナ２への標準電波による磁界はかなり減衰してしまうが、受信アンテナ２の導線の巻き数を増やすことによって、受信アンテナ２に誘起される起電力を増やすことが出来るので、磁界の減衰を補いアンテナ利得の低下を防ぐことが出来る。
【０１６１】
ここで、本出願人は金属外装４１によるアンテナ利得の低下を防ぐために、受信アンテナ２の導線の巻き数をどの程度増やせば良いかを様々な条件の基に検証したところ、受信アンテナ２のインダクタンスが２０ｍＨ以上であれば、アンテナ利得の低下を補うことが出来るというデータを得た。このため、電波修正時計に金属外装を用いる場合の受信アンテナ２のインダクタンスは、２０ｍＨ以上であることが好ましい。しかし、受信アンテナ２のインダクタンスを増加させると、該受信アンテナ２と対になって同調回路を形成するコンデンサ（例えば、図１のコンデンサ４ａ〜４ｆ）の合計静電容量とその静電容量の最小分解能をかなり小さくする必要が生じる。
【０１６２】
例えば、同調回路１に於いて、受信アンテナ２のインダクタンスを２０ｍＨとし、同調回路の同調周波数を標準電波で最も高い送信周波数である７７．５ＫＨｚとしたとき、コンデンサ４ａ〜４ｆの合計静電容量は２００ｐＦ前後となり、また、最小分解能は１ｐＦ位が必要となる。このように微少な静電容量を切り替えるには、浮遊容量や寄生容量を出来る限り無くす必要があるが、本発明の同調装置は前述した如く、同調ＩＣ３の内部の浮遊容量や寄生容量を最小限に減らすことが出来るので、受信アンテナ２のインダクタンスが２０ｍＨ、またはそれ以上であっても、十分に対応できる同調回路を形成することが可能である。
【０１６３】
以上のように、本発明の第３の実施形態の電波修正時計は、外装に傷が付きにくく、防水性にも優れ、且つ、高級感を持たせることの出来る金属外装４１を用いることが出来るので、電波修正時計４０の製品としての品質を高める上でその効果は大きい。尚、本発明の電波修正時計４０は、同調回路１を制御して同調周波数を可変し、目的の標準電波に対して最適な同調周波数の調整を実現させているが、この調整手段だけでなく、送信周波数の異なる複数の標準電波を任意に選択する標準電波選択手段として応用することも可能である。
【０１６４】
具体的には、日本国内に於いて標準電波を送信する送信局は二つあり、一つは福島局であって送信周波数は４０ＫＨｚであり、他の一つは九州の佐賀局であって送信周波数は６０ＫＨｚである。よって、電波修正時計を日本国内で使用する場合、上記二つの送信局からの標準電波を任意に受信できることが望ましい。この送信周波数の異なる複数の標準電波を受信する手段として、マイコン５２からのクロック信号Ｐ８のパルス数を可変し、同調ＩＣ３に内蔵されるＮ−Ｔｒ５ａ〜５ｆを開閉してコンデンサ４ａ〜４ｆを切り替え、同調ＩＣ３の同調周波数を、目的とする標準電波の送信周波数に合わせて受信することが出来る。これにより、複数の標準電波を任意に選択して受信するマルチチャンネル対応の電波修正時計を容易に実現することが可能である。
【０１６５】
次に、本発明にかかる電波修正時計を異なる国或いは地域に移動させて、当該国或いは地域に於いて、複数の相互に異なる時刻情報を含んだ標準電波の中から任意に適切な標準電波を発信する受信局を選択して当該国或いは地域に於ける正確な時刻情報に当該電波修正時計の時刻情報を修正する方法の一例を説明する。
【０１６６】
図２１は、本発明に於ける当該電波修正時計の時刻情報を修正する方法の一例を実行する電波修正時計の回路ブロック図である。
【０１６７】
図２１に於いて、図７に示す本発明に係る電波修正時計の具体例での構成と同一の部分については同一の符号を付し、詳細な説明は省略する。
【０１６８】
即ち、図２１に於いて、１は受信アンテナ２と同調ＩＣ回路３とを含む受信手段としての同調回路１であり、標準電波を受信する受信アンテナ２と、該受信アンテナ２と同調して標準電波を選択的に受信するためのコンデンサによって成る同調ＩＣ回路３とで構成されており、一方、制御部５０に含まれる受信ＩＣ５１は、適宜の増幅回路、フィルタ回路、及び検波回路等によって構成される。
【０１６９】
受信回路５１は、受信アンテナ２と同調ＩＣ３によって受信された微弱な標準電波を入力して増幅及び検波を行い、デジタル化された復調信号Ｐ１１を出力する。
【０１７０】
一方、５２ａはデコード手段としてのデコーダ回路であり、復調信号Ｐ１１を入力して内部の記憶手段５３に記憶している解読アルゴリズムによって復調信号Ｐ１１の時刻，情報フォーマットを解読し、秒、分、時、日等の時刻情報としての標準時データＰ５２と、受信成功不成功フラグや受信処理期間フラグを有する受信情報としての受信情報信号Ｐ５３を出力する。
【０１７１】
また該デコーダ回路５２ａは、復調信号Ｐ１１に混入するノイズ成分等をデジタル処理し、受信した標準電波の受信レベルを数値化して受信レベル情報としての受信レベル信号Ｐ５４を出力する。５２ｂは演算手段としての演算回路であり、受信情報信号Ｐ５３と受信レベル信号Ｐ５４を入力し、受信した標準電波の送信局のコード化、受信成功不成功のコード化、受信処理時間の計時、及び受信レベル情報のコード化等の演算処理を行い、受信情報データＰ５５として出力する。
【０１７２】
５３は記憶手段としてのメモリ回路であり、前記受信情報データＰ５５を入力して受信した各送信局の受信状況をコード化ヤた受信履歴情報として記憶する。
【０１７３】
５２ｃは受信順位決定手段としての受信順位決定回路であり、メモリ回路５３に記憶された受信履歴情報を受信情報データＰ５５を介して入力し、受信する送信局の受信順位を決定して受信順位データＰ５６を出力する。５２ｄは制御手段としての制御回路であり、標準時データＰ５２を入力して時刻設定データＰ５７を出力する。
【０１７４】
また、制御回路５２ｄは受信情報データＰ５５と受信順位データＰ５６を入力し、優先する送信局を選択する選択信号Ｐ５８を出力する。また、制御回路５２ｄは受信情報信号Ｐ５３を入力し、受信成功不成功フラグによって受信動作の成功不成功を判定する。また、制御回路５２ｄは受信」情報データＰ５５、受信順位データＰ５６によって、前回受信された送信局、あるいは、受信順位決定手段が決定した受信順位に基づいてこれから受信される優先の送信局、あるいは、現在受信中の送信局を表す送信局表示信号Ｐ５９を出力する。
【０１７５】
同調回路１の同調ＩＣ３と受信ＩＣ回路５１及びデコーダ回路５２ａは制御回路５２ｄからの選択信号Ｐ５８を入力する。同調ＩＣ３は選択信号Ｐ５８によって内部のコンデンサ（図示せず）を切り替え、受信アンテナ２との同調周波数を変化させて受信する標準電波を選択する。また、受信ＩＣ回路５１は選択信号Ｐ５８によって内部のフィルタ回路（図示せず）、検波回路（図示せず）等の回路定数を切り替え、受信アンテナ２と同調ＩＣ３によって選択的に受信される微弱な標準電波を増幅検波する。
【０１７６】
また、デコーダ回路５２ａは選択信号Ｐ５８によって前述した内部の解読アルゴリズムを切り替え、受信する標準電波の時刻情報フォーマットを解読する。５４は内部に水晶発振器（図示せず）を備える基準信号源であり、基準信号「Ｐ１３を出力する。５２ｅは計時手段としての計時回路であり、時刻設定データＰ５７を入力して標準電波より得た正確な時刻情報を設定し、且つ、基準信号Ｐ１３によって時刻を計時し、時刻表示信号Ｐ６１を出力する。
【０１７７】
表示部４２は前述した如く秒針、分針、時針、日付表示部等によって構成され、図示しないがモータと輪列等の機械伝達機構を有し、時刻表示信号Ｐ６１を入力して時刻情報を表示する。また、表示部４２は必要に応じて送信局表示信号Ｐ５９を入力し、前回受信された送信局、あるいは受信順位決定回路５２ｃが決定した受信順位に基づいてこれから受信される優先の送信局、あるいは、現在受信中の送信局の何れかを秒針、分針等で表示する。尚、送信局の表示には、秒針や分針の代わりに小型の液晶パネル等を用いてデジタル的に表示しても良い。
【０１７８】
５５は電源であり一次電池又は二次電池等によって成り、図示しないが電源ラインを介して各回路ブロックに電源を供給する。尚、破線で大きく囲んだデコーダ回路５２ａ、演算回路５２ｂ、受信順位決定回路５２ｃ、制御回路５２ｄ、計時回路５２ｅを制御部５０としてワンチップで成るマイクロコンピュータによって構成し、各機能をファームウエアによって実現させることも可能であるので、本発明は図２１で示した実施形態の構成に限定されるものではない。
【０１７９】
また、メモリ回路５３は制御部５０の内部に形成した例を示して有るが、制御部５０の外部に構成したもので有っても良い。また、標準電波の受信レベル情報を表す受信レベル信号Ｐ５４は、デコーダ回路２１コによりデジタル処理で生成したが、この方法に限定されるものではなく、例えば、受信ＩＣ回路５１によって受信した標準電波の電界強度等に基づいてアナログ処理で生成しても良い。
【０１８０】
次に図２１に基づいて、本発明の実施形態である電波修正時計１の基本動作を説明する。
【０１８１】
電源５５が電源ライン（図示せず）を介して各回路ブロックに電力を供給すると、制御回路５２ｄは初期化処理を実行して各回路ブロックを初期化する。
【０１８２】
この結果、計時回路５２ｅは初期化されてＡＭ００：００：００となり、表示部４２の秒針、分針、時針は、時刻表示信号Ｐ６１によって基準位置であるＡＭ００：００：００に移動する。また、日付表示部も基準位置に移動する。
【０１８３】
次に計時回路５２ｅは基準信号源５４からの基準信号Ｐ１３によって計時を開始し、表示部４２は計時回路５２ｅからの時刻表示信号Ｐ６１によって運針を開始する。
次に制御回路５２ｄは選択信号Ｐ５８を順次出力し、同調回路１は選択信号Ｐ５８を入力して受信する同調周波数を切り替え、デコーダ回路５２ａも選択信号Ｐ５８を入力して解読アルゴリズムを切り替え、受信可能な送信局の標準電波を検索する。尚、初期化直後の標準電波の受信切り替えは、使用者によって手動での切り替えでも良い。
【０１８４】
次に標準電波の探索の結果、同調回路１は受信可能な標準電波を見つけると復調信号Ｐ１１を出力し、デコーダ回路５２ａは選択された解読アルゴリズムに従ってこの復調信号Ｐ１１を解読し、復調信号Ｐ１１の全ての解読に成功すると標準時データＰ５２と受信情報信号Ｐ５３と受信レベル信号Ｐ５４を出力する。ここで標準電波を復調した復調信号Ｐ１１は１分間の期間内に全ての時刻情報を含んでいるので、時刻情報の解読時間は１分間が必要である。
【０１８５】
また、デコーダ回路５２ａの解読アルゴリズムは、解読精度を高めるために復調信号Ｐ１１を２回連続して解読に成功した場合を受信完了とすることが望ましいので、受信完了に要する受信処理時間は最小で２分間必要となる。また、デコーダ回路５２ａは、標準電波へのノイズ成分の混入や電界強度の低下等によって、解読が完了出来ずに解読エラーとなる場合があり、この場合は１分間毎の解読動作を何度も繰り返して受信完了を試みる。
【０１８６】
このため、デコーダ回路５２ａの解読アルゴリズムは、受信完了に要する受信処理時間に制限を設け、解読動作が何度も繰り返されて受信処理時間が制限を越えた場合は受信不成功としてその標準電波の受信動作を終了させる。この結果、復調信号Ｐ１１を解読するための受信処理時間の長さは、受信する標準電波のノイズ成分の有無や電界強度変動等を把握することが出来る重要な要素となり得る。
【０１８７】
次に受信が完了してデコーダ回路５２ａから標準時データＰ５２が出力されると、制御回路５２ｄは標準時データＰ５２を入力して必要とする時刻情報を取得し、秒データ、分データ、時データ、日データ等によって成る時刻設定データＰ５７を出力する。計時回路５２ｅは時刻設定データＰ５７を入力して時刻情報として設定し、この時刻情報を基準として計時を継続する。演算回路５２ｂはデコーダ回路５２ａからの受信情報信号Ｐ５３と受信レベル信号Ｐ５４を入力し、前述した受信処理時間等を算出して受信情報データＰ５５を出力し、メモリ回路５３は受信情報データＰ５５を入力して受信した送信局の受信履歴情報として記憶する。
【０１８８】
ここで図２２は、受信情報データＰ５５によってメモリ回路５３に記憶される受信した送信局の受信履歴情報の一例を示している。すなわち、メモリ回路５３にはＮ個の受信した送信局の受信履歴情報を記憶することが出来、その受信履歴情報は図示する如く受信した送信局名、復調信号Ｐ１１の解読に要した受信処理時間、標準電波の受信レベル等によって成る。
【０１８９】
また、最初に受信した送信局の受信情報はアドレス１に記憶されるが、次に受信した送信局の受信情報が記憶される場合は、前回受信した送信局の受信情報が記憶されているアドレスは一つ加算されてアドレス２に移り、新しく受信した送信局の受信情報が常にアドレス１に記憶される。尚、受信した送信局の局数がＮ個をオーバーした場合は、Ｎ＋１個目の受信情報は削除されて良く、また、Ｎはメモリ回路２２の記憶容量に応じて任意な値を選んで良い。
【０１９０】
尚、図２２に於いて受信を実施した送信局数は一例として延べ１２個であり、その送信局はＪＪＹ福島局（日本）、ＪＪＹ九州局（日本）、ＤＣＦ７７（ドイツ）、ＷＷＶＢ（アメリカ合衆国）の４カ所である。また、最も古い受信した送信局の受信情報はアドレス１２に記憶されており、最も新しい受信した送信局の受信情報は前述した如くアドレス１に記憶されている。尚、アドレス４は受信が不成功に終わった場合の一例を示し、アドレス４の受信した送信局の欄には受信エラーコードが記憶され、受信処理時間と受信レベルは空欄として良い。尚、メモリ回路５３に記憶される受信履歴情報は、実際にはコード化されたデータである。
【０１９１】
本発明に於ける当該同調回路１に於いては、当該受信回路に接続されている増幅回路に使用される抵抗部の抵抗値と当該同調装置に設けられている同調コンデンサによるインピーダンスとの関係も上記した半導体スイッチのＯＮ抵抗或いはＯＦＦ抵抗と同調コンデンサによるインピーダンスとの関係と同じ様に重要な要因である事が判明したものであり、具体的には、当該受信回路に接続されている増幅回路に使用される抵抗部の抵抗値が当該同調装置に設けられている同調コンデンサによるインピーダンスよりも大きくなるように設定される事が望ましい。
【０１９２】
即ち、本具体例に於いては、当該受信回路に接続されている増幅回路に使用される抵抗部の抵抗値が、当該増幅回路に使用される抵抗部と直列に接続しているコンデンサによるインピーダンスよりも大きくなるように設定されている事が望ましい。
【０１９３】
より具体的には、当該増幅回路に使用される抵抗部の抵抗値が当該同調装置に設けられている同調コンデンサによるインピーダンスに対して少なくとも１０倍のインピーダンスに設定されている事が好ましい。
【０１９４】
以下に、本発明に於ける同調回路１と電波修正時計４０の受信ＩＣ５１の内部にある増幅回路８０の関係について、図８に基づいて説明する。
【０１９５】
図８（ａ）は同調回路１と受信ＩＣ５１の増幅回路８０の概略回路図であり、図８（ｂ）はその等価回路であり、図８（Ｃ）は同調回路１と受信ＩＣ５１の他の増幅回路９０の概略回路図である。
【０１９６】
図８（ａ）に於いて、７０は本発明の同調回路１の一部回路の概略を示す同調回路であり、７１は受信アンテナであり、７２は受信アンテナ７１に接続されるコンデンサであり、７３はコンデンサ７２を開閉する半導体スイッチのＯＮ抵抗又はＯＦＦ抵抗を表す抵抗である。
【０１９７】
８０は本発明の電波修正時計の受信ＩＣ５１の内部にある初段の増幅回路であり、８１はＰチャンネルＭＯＳトランジスタ（以降Ｐ−Ｔｒと略記）であり、８２はＮ−Ｔｒであり、該Ｐ−Ｔｒ８１とＮ−Ｔｒ８２によって、Ｃ−ＭＯＳ構造の増幅回路を形成している。８３は定電圧源８４を受けてＰ−Ｔｒ８１のゲート端子Ｇにバイアス電圧を供給するバイアス抵抗であり、８５はＮ−Ｔｒ８２のゲート端子Ｇとドレイン端子Ｄを結ぶフィードバック抵抗である。８６と８７は同調回路７０からの同調信号Ｐ１０を入力するカップリングコンデンサである。
【０１９８】
次に、図８（ａ）に基づいて同調回路７０と初段の増幅回路８０の動作概略を説明する。図８（ａ）に於いて、標準電波（図示せず）が受信アンテナ７１に到来すると、受信アンテナ７１とコンデンサ７２との共振現象により標準電波が選択されて起電力が発生し、同調信号Ｐ１０が出力される。増幅回路８０は同調信号Ｐ１０を入力し、カップリングコンデンサ８６、８７を介してＰ−Ｔｒ８１とＮ−Ｔｒ８２のゲート端子Ｇに供給され、増幅して出力信号Ｐ１５を出力する。
【０１９９】
ここで、増幅回路８０の入力側から見た等価回路を図８（ｂ）に示す。図８（ｂ）に於いて、８０ａは増幅回路８０の等価回路であり、該等価回路８０ａはカップリングコンデンサ８６とバイアス抵抗８３が直列接続し、また、カップリングコンデンサ８７とフィードバック抵抗８５が直列接続した二つの直列回路が並列に接続された回路である。これにより、等価回路８０ａは同調信号Ｐ１０によって同調回路７０と接続されているので、等価回路８０ａの回路定数によっては、同調回路７０のコンデンサ７２と、カップリンクコンデンサ８６、８７が並列接続されることになり、この結果、同調回路７０の同調周波数にずれが生じ、標準電波の周波数を正しく受信できない問題が発生する。
【０２００】
この問題を解決するために、本発明の第１の実施形態で前述した如く、半導体スイッチのＯＦＦ抵抗と該半導体スイッチに直列に接続されるコンデンサのインピーダンスとの比率を考慮する考え方を適応すると良い。すなわち、同調回路７０に対してカップリングコンデンサ８６、８７の影響を無くすために、カップリンクコンデンサ８６、８７のインピーダンスよりバイアス抵抗８３とフィードバック抵抗８５を高い抵抗値に設定すれば、カップリングコンデンサ８６、８７は、同調回路７０に対して切断されたことに等価となり、この結果、同調回路７０に対して影響を無くすことが出来る。
【０２０１】
特に、前述した如く、電波修正時計の外装を金属外装とする場合は、受信アンテナ７１のインダクタンスを大きくする必要があるので、同調回路７０のコンデンサ７２は静電容量が小さくなるために浮遊容量や寄生容量の影響を受け易い。このため、金属外装を用いた電波修正時計では、バイアス抵抗８３とフィードバック抵抗８５と、カップリングコンデンサ８６、８７とのインピーダンスの比率は出来るだけ大きくすることが好ましい。
【０２０２】
また、電波修正時計に金属外装を用いる場合は、前述した如くに、受信アンテナ７１の導線の巻き数を増やす必要があるので、インダクタンスが増加するだけでなく、受信アンテナ７１の直流抵抗分も１８Ω程度乃至３８Ω程度まで増加し、更には、コンデンサ７２の容量も小さいために、同調回路７０の出力インピーダンスはかなり上昇する。よって、効率よく同調信号Ｐ１０を増幅するには、増幅回路８０の入力インピーダンスを高くすることが必要である。
【０２０３】
ここで、増幅回路８０はＭＯＳ型トランジスタであるＰ−Ｔｒ８１とＮ−Ｔｒ８２によって構成されているので、入力インピーダンスは高く増幅回路としては適しているが、実際には増幅回路８０の入力インピーダンスはバイアス抵抗８３とフィードバック抵抗８５が決定する。このため、電波修正時計に金属外装を用いる場合は、バイアス抵抗８３とフィードバック抵抗８５の抵抗値を出来るだけ大きくすることが好ましい。
【０２０４】
次に、図８（Ｃ）に基づいて、受信ＩＣ５１に内蔵する増幅回路の別の実施形態を示す。図８（Ｃ）に於いて、９０は本発明の電波修正時計の受信ＩＣ５１の内部にある初段の増幅回路であり、９１はＰ−Ｔｒであり、９２はＮ−Ｔｒであり、９３は、Ｐ−Ｔｒ９１とＮ−Ｔｒ９２のゲート端子Ｇとドレイン端子Ｄを接続するフィードバック抵抗である。同調回路７０は図８（ａ）と同様であるので説明は省略する。ここで増幅回路９０は、増幅回路８０にあったカップリングコンデンサ８６、８７が無く、同調信号Ｐ１０を直接Ｐ−Ｔｒ９１とＮ−Ｔｒ９２のゲート端子Ｇに入力し増幅している。
【０２０５】
図８（Ｃ）に於いて、増幅回路９０の入力インピーダンスは、フィードバック抵抗９３に依存し、等価的には同調回路７０に対して、フィードバック抵抗９３が並列に接続されることになる。よって、フィードバック抵抗９３の抵抗値が小さいと、同調回路７０の損失を増やすことになってＱが低下し、アンテナ利得を下げると共に選択度も低下して好ましくない。このため、フィードバック抵抗９３は、同調回路７０のコンデンサ７２のインピーダンスに対して、約１０倍以上大きいことが好ましい。以上のように、同調回路７０に接続される受信ＩＣの回路構成と回路定数を考慮することにより、同調装置のアンテナ利得やＱを改善することが出来、より高性能な同調装置とそれを用いた電波修正時計を提供できる。
【０２０６】
本発明者等は、上記した増幅回路に用いる抵抗値（フイードバック抵抗など）とアンテナに用いている同調コンデンサのインピーダンスとの関係について追加の実験を行ったので以下にその説明を行う。
【０２０７】
今回の実験に使用した実験回路は図２３に示すような回路であり、アンテナはＬ値が１０２ｍＨ、同調コンデンサは６６ｐＦとし、共振周波数を６１ＫＨｚになるようにした時に増幅回路抵抗を２００ＫΩ〜３３ＭΩまで可変した時に増幅回路抵抗がない場合（ＯＰＥＮ時）の利得からの滅衰率とコンデンサとのインピーダンス比を図２４のグラフに示している。
【０２０８】
図２４から判る様に、抵抗／コンデンサインピーダンス比が小さくなるほどアンテナの減衰率は激しい。
【０２０９】
特に抵抗／コンデンサインピーダンス比が８．３６以下では最も傾斜が激しいため、抵抗／コンデンサインピーダンス比が８．３６（約１０）以上であることが望ましい。
【０２１０】
叉、好ましくは更に傾斜が緩やか抵抗／コンデンサインピーダンス比が２５．３４（約２５）以上であることが好ましい。
【０２１１】
更に好ましくは更に傾斜が緩やかな抵抗／コンデンサインピーダンス比が１７２（約１７０）以上であることが望ましい。
【０２１２】
また、本発明の第３の実施形態に於いて、同調装置は本発明の第１の実施形態である同調回路１を電波修正時計４０に組み込んで実施形態としたが、これに限定されず、本発明の第２の実施形態である同調装置３０を組み込んで電波修正時計を構成しても良い。また、第３の実施形態に於いて、表示部３はアナログ表示方式を採用したが、これに限定されず、表示部３にＬＣＤ等によって成るデジタル表示を用いたデジタル表示方式であっても良く、更には、アナログとデジタルの複合表示方式の電波修正時計であっても良い。
【０２１３】
次に、図９に基づいて本発明の第４の実施形態である電波修正時計の回路ブロック構成と動作を説明する。尚、本発明の第３の実施形態と同一要素には同一番号を付し重複する説明は省略する。図９に於いて、１００は同調制御情報を記憶する記憶回路５３を内蔵する同調装置である。マイコン５２は同調回路１００に内蔵される記憶回路５３に、アドレス信号Ｐ１６を出力する。記憶回路５３はアドレス信号Ｐ１６を入力し、該アドレス信号Ｐ１６に基づいて内部に記憶している同調制御情報を読み出し、同調データＰ１２を出力する。
【０２１４】
同調回路１００の同調ＩＣ１０１は内部に変換回路（図示せず）を有し、該変換回路は同調データＰ１２を入力してデータに応じてパルスを出力するクロック信号を発生し、同調ＩＣ１０１に内蔵される複数のコンデンサを切り替えて同調周波数を調整し、標準電波を受信する。その他の電波修正時計としての動作は第３の実施形態と同様であるので省略する。尚、図９に於いて、記憶回路５３は同調ＩＣ１０１の外部に配置したが、これに限定されず、記憶回路５３を同調ＩＣ１０１に内蔵し、同調ＩＣ１０１をワンチップによって構成しても良い。
【０２１５】
また、記憶回路５３は、フラッシュメモリ等による不揮発性メモリが書き換えも可能で使い易いが、コストの安いヒューズＲＯＭ、又は、同調ＩＣ１０１を実装するプリント基板（図示せず）の導電パターンを加工するパターンカット手段であっても良い。また、本発明の第４の実施形態は、第３の実施形態と同様に、標準電波に対して最適な同調周波数の調整を実現させるだけでなく、送信周波数の異なる複数の標準電波を選択する標準電波選択手段として応用することも可能である。
【０２１６】
以上のように、本発明の第４の実施形態によれば、同調制御情報を記憶している記憶回路５３を同調回路１００に内蔵させているので、電波修正時計を制御する制御部５０と標準電波を受信する同調回路１００の機能を明確に分離でき、同調回路の調整工程の簡略化やコストダウンの実現が可能となる。すなわち、受信アンテナ２のインダクタンスは製造ばらつきによって個体差があり、また、同調ＩＣ１０１に内蔵する複数のコンデンサも、ＩＣの製造ばらつきによって個体差を有する。
【０２１７】
このため、同一の標準電波を受信する同調装置であっても、最適な同調を得るには、個々の同調装置毎にコンデンサを切り替えるための同調制御情報が異なる。よって、同調回路１００の製造工程に於いて、同調回路１００毎に異なる同調制御情報を記憶する記憶回路５３を同調回路１００に内蔵していれば、同調回路１００の調整工程が簡略化でき、調整工数も短縮し、更には同調回路１００と制御部５０を個別に管理できるので工程管理も容易となる。尚、本発明の同調装置は、電波修正時計に限定されるものではなく、電波を送受信する各種の電子機器に幅広く応用することが可能である。
【０２１８】
次に、本発明の同調装置とそれを用いた電波修正時計のアンテナ同調調整方法について説明する。従来、電波修正時計のアンテナ同調の調整は、同調用のコンデンサを何種類も用意し、コンデンサを同調回路に仮実装した後、同調周波数を測定し、同調周波数がずれていた場合は、実装したコンデンサを取り除いて別の容量が異なるコンデンサを再実装して同調周波数を測定するという、時間と労力のかかる調整方法を採用していた。しかし、本発明の同調装置とそれを用いた電波修正時計では、アンテナ同調の調整を短時間で且つ、自動的に実施することが出来るので、以下説明する。
【０２１９】
即ち、本発明に於ける当該電波修正時計は、当該電波修正時計外に設けた外部操作手段により同調周波数を変更する事が出来るテストモードを有している事を特徴とするものである。
【０２２０】
図１０は、電波修正時計のアンテナ同調調整方法を示す原理図であり、図１０（ａ）は、接触方式のアンテナ同調調整方法を示す原理図であり、図１０（ｂ）は、非接触方式のアンテナ同調調整方法を示す原理図である。図１０（ａ）に於いて、４０ａは本発明の第３、第４の実施形態と同様な電波修正時計であり、前述した如く、同調回路１、制御部５０を有し、同調回路１は受信アンテナ２、同調ＩＣ３を有している。
【０２２１】
また、電波修正時計４０ａは、外部からの制御情報伝達手段としてインターフェース回路（以降Ｉ／Ｆ回路と略記）１１０を備えている。１１１は電波修正時計４０ａのアンテナ同調を自動的に調整する自動調整装置であり、図示しないが、内部に交流信号源、交流電圧計、マイコン等による制御部を有している。１１２は励磁用空芯コイルであり、自動調整装置１１１から出力される交流信号Ｐ２０ａ、Ｐ２０ｂによって駆動され、交流磁界１１３を出力する。Ｐ２１は自動調整装置１１１から出力される制御信号であり、Ｉ／Ｆ回路１１０を介して制御部５０に入力される。
【０２２２】
次に、図１０（ａ）に基づいてアンテナ同調の調整方法について説明する。電波修正時計４０ａのアンテナ同調を調整するために、まず、励磁用空芯コイル１１２を電波修正時計４０ａの受信アンテナ２に近接して配置する。自動調整装置１１１は、交流信号Ｐ２０ａ、Ｐ２０ｂを出力して励磁用空芯コイル１１２を駆動する。ここで例えば、電波修正時計４０ａを４０ＫＨｚの標準電波に同調させたい場合は、４０ＫＨｚの交流信号Ｐ２０ａ、Ｐ２０ｂを出力し、また、６０ＫＨｚの標準電波に同調させたい場合は、６０ＫＨｚの交流信号Ｐ２０ａ、Ｐ２０ｂを出力する。
【０２２３】
次に自動調整装置１１１は、制御信号Ｐ２１を出力してＩ／Ｆ回路１１０を介して制御部５０を動作させ、制御部５０は制御信号Ｐ２１に応じて同調ＩＣ３へクロック信号Ｐ８を順次出力する。同調ＩＣ３はクロック信号Ｐ８を入力し、該クロック信号Ｐ８のパルス数に応じて内蔵するコンデンサを順次切り替え、同調周波数を可変する。ここで、受信アンテナ２は、励磁用空芯コイル１１２からの交流磁界１１３を受けて電磁誘導によって起電力を誘起し、アンテナ信号Ｐ６、Ｐ７を出力する。同調ＩＣ３は、アンテナ信号Ｐ６、Ｐ７を入力して同調信号Ｐ１０を出力する。このとき、交流信号Ｐ２０ａ、Ｐ２０ｂの周波数と受信アンテナ２と同調ＩＣ３に内蔵されるコンデンサとによる同調周波数が一致したときに、同調信号Ｐ１０の信号レベルは増加しピークとなる。
【０２２４】
自動調整装置１１１は、同調信号Ｐ１０を入力して内部で増幅し、該増幅された同調信号Ｐ１０を交流電圧計によって測定し、受信アンテナ２のアンテナ出力として内部に記憶する。図１１は、自動調整装置１１１がクロック信号Ｐ８のパルス数に応じて変化するアンテナ出力を測定しプロットしたアンテナ出力特性図である。図１１に於いて、クロック信号Ｐ８のパルス数が少ない領域ではアンテナ出力（すなわち同調信号Ｐ１０の信号レベル）は小さいが、パルス数の増加に伴ってアンテナ出力は増加し、パルス数が２８個付近でアンテナ出力は最大となり、それ以降は、パルス数の増加に伴って再びアンテナ出力は減少している。
【０２２５】
すなわち、図１１のアンテナ出力特性から、パルス数２８個付近での同調周波数が、交流信号Ｐ２０ａ、Ｐ２０ｂの周波数に対して一致し同調していることが解る。これにより、アンテナ出力がピークとなったパルス数を、制御部５０、または、同調回路１に内蔵される記憶回路に同調制御情報として記憶させれば、同調回路１は標準電波に対して高精度に同調され、感度が高くノイズにも強い電波修正時計を実現することが出来る。また、複数の標準電波を受信する場合は、交流信号Ｐ２０ａ、Ｐ２０ｂの周波数をそれぞれの標準電波に等しい周波数に設定し、同様な測定を行い、アンテナ出力のピーク点に対応するパルス数を記憶すれば、複数の標準電波を任意に受信することが出来る。
【０２２６】
また、図１１に於いて、同調回路のＱが低い場合には、アンテナ出力のピーク点がなだらかでピーク点を見つけることが難しい場合がある。このような場合には図１１に示すように、アンテナ出力の上昇の傾き（Ｋ１）と下降の傾き（Ｋ２）を自動調整装置１１１内のマイコンで算出し、二つの傾きのＫ１とＫ２の交点をアンテナ出力のピーク点とするなど、コンピュータ・プログラムによってピーク点を予測し同調させても良い。以上のように、電波修正時計のアンテナ同調の調整を励磁用空芯コイル１１２と自動調整装置１１１によって実現することが出来るので、電波修正時計の製造時の調整工程を簡略化出来ると共に、調整工数も短縮することが出来る。
【０２２７】
次に、図１０（ｂ）に基づいて、非接触方式のアンテナ同調調整の構成と方法を説明する。尚、図１０（ａ）で示した接触方式のアンテナ同調調整方法の原理図と同一要素には同一番号を付し重複する説明は省略する。図１０（ｂ）に於いて、１１５は検出用空芯コイルであり、受信アンテナ２に近接して配置される。Ｐ２２ａ、Ｐ２２ｂは検出用空芯コイル１１５に誘起される検出信号であり、自動調整装置１１１に入力される。１１６は電波修正時計４０ａに内蔵されるワイヤレスＩ／Ｆ回路であり、自動調整装置１１１から出力される赤外線又は微小電力の無線等によるワイヤレス制御信号Ｐ２３を受信し、その制御情報を制御部５０に伝達する。
【０２２８】
即ち、上記本発明におけるテストモードの実行に際して使用される当該外部操作手段は、非接触型操作方式を含んでいる事も望ましく、更には当該非接触型操作方式は、無線又は赤外線を利用するものである事も好ましい具体例である。
【０２２９】
次に、図１０（ｂ）に基づいて非接触方式のアンテナ同調の調整方法について説明する。電波修正時計４０ａのアンテナ同調を調整するために、まず、自動調整装置１１１は、交流信号Ｐ２０ａ、Ｐ２０ｂを出力して励磁用空芯コイル１１２を駆動する。ここで、受信アンテナ２は、励磁用空芯コイル１１２からの交流磁界１１３を受けて電磁誘導によって起電力を誘起し、アンテナ信号Ｐ６、Ｐ７を出力するが、この受信アンテナ２に誘起されたアンテナ信号Ｐ６、Ｐ７によって、受信アンテナ２から交流磁界１１７が発生する。受信アンテナ２に近接する検出用空芯コイル１１５は、この交流磁界１１７を受けて電磁誘導によって起電力を誘起し、検出信号Ｐ２２ａ、Ｐ２２ｂを出力する。
【０２３０】
次に、自動調整装置１１１は、検出信号Ｐ２２ａ、Ｐ２２ｂを入力して内部で増幅し、該増幅された検出信号Ｐ２２ａ、Ｐ２２ｂを交流電圧計によって測定し、受信アンテナ２のアンテナ出力として記憶する。尚、同調ＩＣ３に内蔵されるコンデンサの切り替え制御は、自動調整装置１１１より出力されるワイヤレス制御信号Ｐ２３によって順次行われる。この結果、自動調整装置１１１は図１１で示すアンテナ出力特性と同様なデータを得ることが出来、アンテナ出力のピーク点を求めることが出来る。すなわち、この非接触方式のアンテナ同調調整方法によれば、アンテナ出力は検出用空芯コイル１１５で検出でき、また、同調回路の同調周波数を可変するためのコンデンサの切り替え制御は、ワイヤレス制御信号Ｐ２３によって行うので、電波修正時計４０ａに対して完全に非接触でアンテナ同調の調整を行うことが出来る。
【０２３１】
このことは、電波修正時計を外装に組み込んだ後で、非接触によってアンテナ同調を調整できるので、好都合である。すなわち、電波修正時計は、外装に組み込む前と組み込んだ後では、浮遊容量等の差により同調周波数がずれる傾向にあるが、外装に組み込んだ後にアンテナ同調調整が出来れば、外装による同調周波数のずれをキャンセル出来、より高精度なアンテナ同調を実現出来るからである。また、非接触で調整が出来ることは電波修正時計の製造時の調整工程を更に簡略化出来、また、調整工数も更に削減できる。また、製造時の調整工程だけでなく、電波修正時計を使用中に何らかの原因でアンテナ同調に狂いが生じた場合など、外装を開けることなくアンテナ同調の再調整が出来るので、電波修正時計のメンテナンスにも大きな効果がある。
【０２３２】
本発明に於ける更に他の具体例としては、上記した説明から明らかな様に、上記各具体例で示された各同調回路１当該同調回路１を制御し、当該同調回路１によって受信した標準電波を入力して時刻修正を行う受信回路部を有する制御手段６と、当該制御手段６からの時刻情報を表示する表示手段４２とを有することを特徴とする電波修正時計である。
【０２３３】
更に、本発明に於ける当該電波修正時計の別の具体例としては、金属材料によって成る金属外装を有し、当該金属外装によって当該同調回路１と当該制御手段６と当該表示手段４２を覆い、これらを機械的に保護するように構成したことを特徴とする電波修正時計である。
【０２３４】
更に、本発明に於ける当該電波修正時計の更に別の具体例としては、当該金属外装に覆われる当該同調回路の当該コイルのインダクタンスは２０ｍＨ以上であることを特徴とするものであり、叉、当該同調回路の当該複数の半導体スイッチの開閉を制御し、前記同調周波数を可変することにより、複数の標準電波のいずれかを選択的に受信出来るように構成したことを特徴とする電波修正時計である。
【０２３５】
一方、本発明に於ける当該電波修正時計の更に他の具体例としては、当該同調回路の当該同調周波数を可変するための同調制御情報を記憶する同調制御情報記憶手段を有するものであっても良く、更には、当該同調制御情報記憶手段は、当該同調回路の内部に備えられているものである事も好ましい。
【０２３６】
叉、当該同調制御情報記憶手段は、パターンカット手段、ヒューズＲＯＭ、又は不揮発性メモリから選択された一つで構成されていることを望ましい具体例である。
【０２３７】
以上の説明によって明らかなように本発明によれば、複数のコンデンサを半導体スイッチの開閉によって切り替えられるので、同調周波数を任意に可変することが出来、同調周波数の可変範囲が広く、安定性に優れ、小型で高性能な同調回路と、それを用いた電波修正時計を提供することが出来る。
【図面の簡単な説明】
【０２３８】
図１は、本発明の第１の実施形態である同調回路の回路図である。
図２は、本発明の第１の実施形態である同調回路の等価回路と実験回路を示し、図２（ａ）はＮ−ＴｒがＯＮ状態での同調回路の等価回路であり、図２（ｂ）はＮ−ＴｒがＯＦＦ状態での同調回路の等価回路であり、図２（Ｃ）はＮ−ＴｒのＯＮ抵抗とＯＦＦ抵抗の影響を検証するための同調回路の実験回路である。
図３は、本発明の第１の実施形態である同調回路のインピーダンス比−アンテナ利得特性図である。
図４は、図３のインピーダンス比−アンテナ利得特性の部分拡大図であり、図４（ａ）は１８００ｐＦのコンデンサ１０ａを用いたアンテナ利得特性２０の比率０．０１以下の部分拡大図であり、図４（ｂ）は同じく１８００ｐＦのコンデンサ１０ａを用いたアンテナ利得特性２０の比率２５０位以上の部分拡大図である。
図５は、本発明の第２の実施形態である同調回路の回路図である。
図６は、本発明の同調回路を組み込んだ電波修正時計と標準電波を送信する送信局との関係を示した説明図である。
図７は、本発明の第３の実施形態である電波修正時計の回路ブロック図である。
図８は、本発明の同調回路と受信ＩＣの関係を示す概略回路図であり、図８（ａ）は本発明の同調回路と受信ＩＣの増幅回路の概略回路図であり、図８（ｂ）は図８（ａ）の等価回路であり、図８（Ｃ）は本発明の同調回路と受信ＩＣの増幅回路の他の概略回路図である。
図９は、本発明の第４の実施形態である電波修正時計の回路ブロック図である。
図１０は、本発明の電波修正時計のアンテナ同調調整方法を示す原理図であり、図１０（ａ）は、接触方式のアンテナ同調調整方法を示す原理図であり、図１０（ｂ）は、非接触方式のアンテナ同調調整方法を示す原理図である。
図１１は、本発明の電波修正時計のアンテナ同調調整方法によって得たアンテナ出力特性図である。
図１２は、従来の電波修正時計に於ける同調回路の一具体例の構成を示す図である。
図１３は、本発明の他の具体例に於ける同調回路の回路図である。
図１４は、本発明の更に他の具体例に於ける同調回路の回路図である。
図１５、図１６は、本発明の他の具体例に於ける同調回路のインピーダンス比−アンテナ利得特性図の部分拡大図である。
図１７から図２０は、Ｑ値の測定方法の一例を説明する図である。
図２１、図２２は、本発明に於ける電波修正時計の使用例を説明する図である。
図２３は、本発明に於ける同調回路と増幅回路を接続させた回路の一例を示す回路図である。
図２４は、図２３の回路を用いた同調回路に於ける増幅回路抵抗とコンデンサインピーダンスとの比とアンテナ利得減衰率との関係を示すグラフである。
【図１】
0004611892.tif 000002
【図２】
0004611892.tif 000003
【図３】
0004611892.tif 000004
【図４】
0004611892.tif 000005
【図５】
0004611892.tif 000006
【図６】
0004611892.tif 000007
【図７】
0004611892.tif 000008
【図８】
0004611892.tif 000009
【図９】
0004611892.tif 000010
【図１０】
0004611892.tif 000011
【図１１】
0004611892.tif 000012
【図２３】
0004611892.tif 000013
【図１２】
0004611892.tif 000014
【図１３】
0004611892.tif 000015
【図１４】
0004611892.tif 000016
【図１５】
0004611892.tif 000017
【図１６】
0004611892.tif 000018
【図１７】
0004611892.tif 000019
【図１８】
0004611892.tif 000020
【図１９】
0004611892.tif 000021
【図２０】
0004611892.tif 000022
【図２１】
0004611892.tif 000023
【図２２】
0004611892.tif 000024
【図２４】
0004611892.tif 000025