(57)【特許請求の範囲】
【請求項１】
直流電源の電圧をスイッチ素子のオン，オフ動作により別の直流電圧に変換して出力し、前記スイッチ素子を駆動する制御装置に対しては変圧器の２次巻線とは別に設けた巻線に発生する電流を整流，平滑して電源電圧として供給するとともに、無負荷を含む軽負荷時には発振期間と強制停止期間とを設けて前記スイッチ素子を間欠発振動作させるＤＣ／ＤＣコンバータの制御方法であって、
前記制御装置は自身に供給される電源電圧レベルを検知し、そのレベルに応じて前記強制停止期間を無効または有効にすることを特徴とするＤＣ／ＤＣコンバータの制御方法。
【請求項２】
直流電源の電圧をスイッチ素子のオン，オフ動作により別の直流電圧に変換して出力し、前記スイッチ素子を駆動する制御装置に対しては変圧器の２次巻線とは別に設けた巻線に発生する電流を整流，平滑して電源電圧として供給するとともに、無負荷を含む軽負荷時には発振期間と強制停止期間とを設けて前記スイッチ素子を間欠発振動作させるＤＣ／ＤＣコンバータの制御装置であって、
前記制御装置に供給される電源電圧レベルを検知する検知手段と、その検知電圧が所定値以下のときは前記強制停止期間を無効にし、検知電圧が所定値以上のときは前記強制停止期間を有効にする制御手段とを有することを特徴とするＤＣ／ＤＣコンバータの制御装置。
【請求項３】
直流電源の電圧をスイッチ素子のオン，オフ動作により別の直流電圧に変換して出力し、前記スイッチ素子を駆動する制御装置に対しては変圧器の２次巻線とは別に設けた巻線に発生する電流を整流，平滑して電源電圧として供給するとともに、無負荷を含む軽負荷時には発振期間と強制停止期間とを設けて前記スイッチ素子を間欠発振動作させるＤＣ／ＤＣコンバータの制御装置であって、
前記制御装置に供給される電源電圧レベルを検知する検知手段と、その検知電圧が所定値以下のときは前記強制停止期間を無効状態に保持する第１の保持手段と、この第１の保持手段からの出力を受けて強制停止期間を無効にする第１の論理手段と、前記発振期間から強制停止期間への切り替わり時点に前記第１の保持手段をリセットし、強制停止期間を有効にする第２の保持手段と、第１の保持手段のリセット時の出力を反転した信号、または前記検知電圧が所定値以下のときに検知手段が出力する信号のいずれかを受けて前記第２の保持手段をリセットする第２の論理手段とを有することを特徴とするＤＣ／ＤＣコンバータの制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、軽負荷時にスイッチングを間欠的に行ない入力電流の低減を図る、いわゆるバースト運転機能を持つＤＣ／ＤＣコンバータの制御方法および装置に関する。
【０００２】
【従来の技術】
図５に従来例を示す。
これは、直流電源１、スイッチ素子２、変圧器３、整流ダイオード４，１６、コンデンサ５，１７、出力電圧検出調整回路６、制御回路１５等よりなる、いわゆるフライバック形のＤＣ／ＤＣコンバータを構成している。なお、制御回路１５はコンパレータ７、三角波発生回路８、ゲート駆動回路としてのドライバ９、アンドゲート１２および矩形波発生回路１４等より構成される。
以下、図５の動作について図６を参照して説明する。
このＤＣ／ＤＣコンバータでは、出力電圧Ｖｏが設定電圧ＶREFになるようにスイッチ素子２のオン幅をＰＷＭ（パルス幅変調）制御する。ＰＷＭ制御の方法は、出力電圧検出調整回路６の出力を指令値Ｖｃとし、三角波発生回路８の出力ＶTの大小をコンパレータ７で比較した信号をＰＷＭ信号ＶMとし、Ｖc＞ＶTでスイッチ素子２をオンさせ、Ｖc＜ＶTでスイッチ素子２をオフさせる。
【０００３】
また、ＰＷＭ信号ＶMと矩形波発生回路１４の出力Ｖｓとの論理積信号をスイッチ素子２の駆動信号ＶGとし、Ｖｓがハイ（Ｈ）レベルのときにスイッチ素子２がスイッチングを繰り返す発振期間とし、Ｖｓがロー（Ｌ）レベルのときにスイッチ素子２が強制停止される強制停止期間として、スイッチ素子２を間欠発振動作させる。このように、強制停止期間を設けることにより、単位時間あたりのスイッチング回数が減少するので、スイッチング損失や導通損失を低減することが可能となる。ただし、強制停止期間にはＤＣ／ＤＣコンバータの出力にエネルギーが供給されないことから、出力電圧が多少脈動するため、軽負荷時に想定した最大負荷における出力電圧の脈動を、許容範囲に抑えるような発振期間と強制停止期間を設定する必要がある。なお、制御回路１５の電源電圧としては、変圧器３の負荷に電力を供給する２次巻線とは別の巻線に発生する電圧を整流，平滑した電圧ＶDを用いるようにしている。
【０００４】
【発明が解決しようとする課題】
上記従来例では、直流電源の電圧変動が発生しその電圧が上昇した場合に、発振期間が矩形波発生回路で設定された幅よりも狭まるため強制停止期間が広がり、制御回路の電源電圧ＶDの低下が大きくなる。このとき、制御回路に、ＶDが一定値以下になったら、制御回路の動作をオフにして消費電力を低下させるような機能がある場合は、オンとオフを繰り返すこととなり、ＤＣ／ＤＣコンバータの出力電圧の脈動が大きくなると言う問題がある。特に、負荷がＣＰＵを搭載している電子機器等では、ＤＣ／ＤＣコンバータの出力電圧がＣＰＵの動作を補償する電圧範囲以上に脈動すると、ＣＰＵが誤停止するおそれがある。
したがって、この発明の課題は、直流電源の電圧変動が発生した場合でも、出力電圧の脈動が大きくならないようにすることにある。
【０００５】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、直流電源の電圧をスイッチ素子のオン，オフ動作により別の直流電圧に変換して出力し、前記スイッチ素子を駆動する制御装置に対しては変圧器の２次巻線とは別に設けた巻線に発生する電流を整流，平滑して電源電圧として供給するとともに、無負荷を含む軽負荷時には発振期間と強制停止期間とを設けて前記スイッチ素子を間欠発振動作させるＤＣ／ＤＣコンバータの制御方法であって、
前記制御装置は自身に供給される電源電圧レベルを検知し、そのレベルに応じて前記強制停止期間を無効または有効にすることを特徴とする。
【０００６】
請求項２の発明では、直流電源の電圧をスイッチ素子のオン，オフ動作により別の直流電圧に変換して出力し、前記スイッチ素子を駆動する制御装置に対しては変圧器の２次巻線とは別に設けた巻線に発生する電流を整流，平滑して電源電圧として供給するとともに、無負荷を含む軽負荷時には発振期間と強制停止期間とを設けて前記スイッチ素子を間欠発振動作させるＤＣ／ＤＣコンバータの制御装置であって、
前記制御装置に供給される電源電圧レベルを検知する検知手段と、その検知電圧が所定値以下のときは前記強制停止期間を無効にし、検知電圧が所定値以上のときは前記強制停止期間を有効にする制御手段とを有することを特徴とする。
【０００７】
請求項３の発明では、直流電源の電圧をスイッチ素子のオン，オフ動作により別の直流電圧に変換して出力し、前記スイッチ素子を駆動する制御装置に対しては変圧器の２次巻線とは別に設けた巻線に発生する電流を整流，平滑して電源電圧として供給するとともに、無負荷を含む軽負荷時には発振期間と強制停止期間とを設けて前記スイッチ素子を間欠発振動作させるＤＣ／ＤＣコンバータの制御装置であって、
前記制御装置に供給される電源電圧レベルを検知する検知手段と、その検知電圧が所定値以下のときは前記強制停止期間を無効状態に保持する第１の保持手段と、この第１の保持手段からの出力を受けて強制停止期間を無効にする第１の論理手段と、前記発振期間から強制停止期間への切り替わり時点に前記第１の保持手段をリセットし、強制停止期間を有効にする第２の保持手段と、第１の保持手段のリセット時の出力を反転した信号、または前記検知電圧が所定値以下のときに検知手段が出力する信号のいずれかを受けて前記第２の保持手段をリセットする第２の論理手段とを有することを特徴とする。
【０００８】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す構成図である。
同図からも明らかなように、図５に示す制御回路１５にその電源電圧ＶDを基準電圧ＶLと比較するコンパレータ１１と、その出力ＶEと矩形波発生回路１４の出力ＶBとの論理和をとるオアゲート１０とを付加し、このオアゲート１０の出力Ｖｓをアンドゲート１２の入力とした点が特徴で、その他の点は図５と同様である。
【０００９】
図１の図５と異なる動作について、図２も参照して説明する（ＰＷＭ制御は図６と同様なので、説明は省略する）。
いま、バースト運転中に電圧制御回路１５の電源電圧ＶDが基準電圧ＶL以下に低下すると、コンパレータ１１の出力ＶEがＬレベルからＨレベルに変化する。このとき、矩形波発生回路１４が強制停止期間を示すＬレベル信号を出していたとしても、オアゲート１０ではＶEとの論理和演算がなされるので、ＶｓはＨレベルを維持する。これにより、アンドゲート１２の入力となるＰＷＭ信号ＶMに強制停止期間が設定されることは無く、スイッチ素子２は常時スイッチングを行なうことができる。
【００１０】
その後ＶDが上昇してＶD＞ＶLとなり、コンパレータ１１の出力がＨレベルからＬレベルに反転すると、オアゲート１０の出力ＶｓがＬレベルとなり、強制停止期間が有効となる。これにより、スイッチ素子２はスイッチングを停止する。なお、変圧器別巻線の電圧を検出するのにコンパレータを用いているが、これにヒステリシス特性を持たせてヒステリシスコンパレータとしても良い。ヒステリシスコンパレータでは、変圧器別巻線の電圧が基準電圧ＶLと同等の電圧であってもその出力が発振しないため、制御回路１５が誤動作することがなく通常のコンパレータに比べて有利となる。
【００１１】
図３にこの発明の第２の実施の形態を示し、図４にその動作波形を示す。
図３からも明らかなように、図１に示す制御回路１５にＤフリップフロップ１８，１９およびノアゲート２０を付加した点が特徴である。以下、主に図１との相違について、図４を参照して説明する。
いま、バースト運転中に電圧制御回路１５の電源電圧ＶDが基準電圧ＶL以下に低下すると、コンパレータ１１の出力がＬレベルからＨレベルに反転する点は、図１と同じである。この反転したタイミングでＤフリップフロップ１８がセットされ、その出力ＶEがＨレベルとなる。このとき、矩形波発生回路１４が強制停止期間を示すＬレベル信号を出していたとしても、オアゲート１０ではＶEとの論理和演算がなされるので、ＶｓはＨレベルを維持する。これにより、アンドゲート１２の入力となるＰＷＭ信号ＶMに強制停止期間が設定されることは無く、スイッチ素子２は常時スイッチングを行なうことができる。
【００１２】
ＶDが上昇してＶD＞ＶLとなり、コンパレータ１１の出力がＨレベルからＬレベルに反転しても、ＶEはＤフリップフロップ１８でＨレベルに保持されたままであるので、スイッチ素子２はスイッチングを継続する。次に、矩形波発生回路１４の出力ＶBがＨレベルからＬレベルになったタイミングで、Ｄフリップフロップ１９の反転出力によってＤフリップフロップ１８がリセットされる。これにより、ＶEがＬレベルになり強制停止期間が有効となるため、スイッチ素子２はスイッチングを停止する。また、このときＤフリップフロップ１８の反転出力によって、Ｄフリップフロップ１９がリセットされる。なお、Ｄフリップフロップ１９のリセットはＶD＜ＶLの状態でも行なわれ、このとき矩形波発生回路１４の出力ＶBがＨレベルからＬレベルになったタイミングでも、Ｄフリップフロップ１９はセットされない。このため、Ｄフリップフロップ１８もリセットされないので、強制停止期間を無効に保つことができる。
【００１３】
ここでも、変圧器別巻線の電圧を検出するのにコンパレータを用いているが、これにヒステリシス特性を持たせてヒステリシスコンパレータとしても良い。また、強制停止期間を無効に保つためにＤフリップフロップ１８，１９を用いているが、ＪＫフリップフロップを用いて同等の動作をさせることができる。
なお、この発明は或る直流電圧を他の直流電圧変換するＤＣ／ＤＣコンバータ一般に適用することができる。
【００１４】
【発明の効果】
この発明によれば、バースト運転時に直流電源の電圧変動が生じた場合等のように、制御回路に供給される電圧が一定値以下になると、強制停止期間を無効にしてスイッチングを継続するようにしたので、制御回路に供給される電圧が上昇し、制御回路のオフを回避することができる。その結果、バースト運転時に直流電源の電圧変動が生じた場合でも、ＤＣ／ＤＣコンバータの出力電圧の脈動を抑えられるので、負荷である電子機器等の誤動作を防止することが可能となる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す構成図である。
【図２】図１の動作を説明するための各部波形図である。
【図３】この発明の第２の実施の形態を示す構成図である。
【図４】図３の動作を説明するための各部波形図である。
【図５】従来例を示す構成図である。
【図６】図５の動作を説明するための各部波形図である。
【符号の説明】
１…直流電源、２…スイッチ素子、３…変圧器、４，１６…ダイオード、５，１７…平滑コンデンサ、６…出力電圧検出調整回路、７，１１…コンパレータ、８…三角波発生回路、９…ドライバ、１０…オアゲート、１２…アンドゲート、１４…矩形波発生回路、１５…制御回路、１８，１９…Ｄフリップフロップ、２０…ノアゲート。
【図１】
0004834930.tif 000002
【図２】
0004834930.tif 000003
【図３】
0004834930.tif 000004
【図４】
0004834930.tif 000005
【図５】
0004834930.tif 000006
【図６】
0004834930.tif 000007