(57)【特許請求の範囲】
【請求項１】
互いに交差して設けられた複数の走査信号線および複数のデータ信号線と、上記走査信号線と上記データ信号線との交差部に薄膜トランジスタを介して接続される画素とを有する表示素子を駆動する表示素子駆動回路であって、
最新走査ラインにおける映像信号と、１走査ライン前における映像信号とを比較して、データ信号線毎に電位レベルの変化方向と電位レベル変化量と算出する比較部と、
上記比較部で算出されたデータ信号線毎の電位レベルの変化方向と電位レベル変化量とに基づいて、データ信号線の中で、変化方向が互いに異なり、電位レベル変化量の合計が０に近いデータ信号線同士を、短絡すべきデータ信号線として順次選択する選択部と、
上記選択部にて選択された各データ信号線同士を短絡させるデータ信号線短絡部とを有していることを特徴とする表示素子駆動回路。
【請求項２】
さらに、データ信号線をプリチャージするプリチャージ部を備えており、
上記比較部において、全てのデータ信号線において信号レベルの変化の方向が同一であると判断された場合は、上記選択部は短絡すべきデータ信号線を選択せず、かつ、上記プリチャージ部によってデータ信号線のプリチャージを行うことを特徴とする請求項１に記載の表示素子駆動回路。
【請求項３】
上記プリチャージ部によるデータ信号線のプリチャージ期間が、最新走査ラインにおける映像信号と１走査ライン前における映像信号との階調差に応じて可変であることを特徴とする請求項２に記載の表示素子駆動回路。
【請求項４】
請求項１ないし３のいずれか１項に記載の表示素子駆動回路と、上記表示素子としての液晶パネルとを備えることを特徴とする液晶表示装置。
【請求項５】
互いに交差して設けられた複数の走査信号線および複数のデータ信号線と、上記走査信号線と上記データ信号線との交差部に薄膜トランジスタを介して接続される画素とを有する表示素子を駆動する表示素子駆動方法であって、
最新走査ラインにおける映像信号と１走査ライン前における映像信号とを比較して、データ信号線毎に電位レベルの変化方向と電位レベル変化量と算出し、
データ信号線毎の電位レベルの変化方向と電位レベル変化量とに基づいて、データ信号線の中で、変化方向が互いに異なり、電位レベル変化量の合計が０に近いデータ信号線同士を、短絡すべきデータ信号線として順次選択して一定期間短絡し、
その後、本来の映像信号に基づいて上記表示素子の画素に対する充電を行うことを特徴とする表示素子駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の表示素子を駆動する表示素子駆動回路およびこれを備える液晶表示装置、ならびに表示素子駆動方法に関するものである。
【背景技術】
【０００２】
ホールド型の表示装置（例えば、液晶表示装置）では、アナログの画像信号を順次サンプリングし、サンプリングされたアナログ信号をマトリクス状に配された画素容量においてホールドしていく駆動方法が取られる。この時、サンプリングされたアナログ信号は、ソースバスラインを介して画素容量に対してデータ書込みを行う。
【０００３】
ここで、上記ソースバスラインには寄生容量が発生するため、画素容量に対してデータが書込まれるたびに、画素容量のみならずソースバスラインにおいても充放電が繰り返される。そして、このソースバスラインの寄生容量における充放電の電力が、上記表示装置での低消費電力の障害となっている。
【０００４】
このようなソースバスラインでの充放電における消費電力を低減する技術が、特許文献１に開示されている。すなわち、特許文献１の方法では、ソースドライバの出力端子の極性が切り替わるごとにこれらの出力端子間を一定期間短絡させて電荷回収（チャージシェア）を行い、表示装置における消費電力の低減を図ることが開示されている。
【特許文献１】特開２００４−２７９６２６号公報（公開日  平成１６年１０月７日）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１の方法では、ソースドライバの出力端子間を短絡させることで、ソースバスライン間で電荷の移動が生じてソースバスラインの電位が平均化される。また、上記特許文献１の方法は、ドット反転駆動を想定しているため、極性が切り替わるごとにソースバスラインの電位を平均化することで、ソースバスライン全体としての充放電量を低下させることができ、消費電力の低減効果が得られる。
【０００６】
しかしながら、上記特許文献１の構成では、全てのソースバスラインを同時に短絡させており、この場合、ある程度の消費電力低減効果は認められるものの、最適な消費電力低減効果を得ることはできない。すなわち、全てのソースバスラインにおける電位変化の方向が＋方向または−方向に偏っている場合、全てのソースバスラインを同時に短絡させると、上記の偏った電荷がラインの短絡によるチャージシェア効果を妨げる方向に作用する。したがって、上記特許文献１の方法では、消費電力の低減効果が十分であるとは言えない。
【０００７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ホールド型の表示装置において、画素容量の充電を行う前に、ソースバスラインを短絡することによるチャージシェアを最適に行い、より高い消費電力の低減効果が得られる表示装置を実現することにある。
【課題を解決するための手段】
【０００８】
本発明に係る表示素子駆動回路は、上記課題を解決するために、互いに交差して設けられた複数の走査信号線および複数のデータ信号線と、上記走査信号線と上記データ信号線との交差部に薄膜トランジスタを介して接続される画素とを有する表示素子を駆動する表示素子駆動回路であって、最新走査ラインにおける映像信号と、１走査ライン前における映像信号とを比較して、データ信号線毎に電位レベルの変化方向と電位レベル変化量と算出する比較部と、上記比較部で算出されたデータ信号線毎の電位レベルの変化方向と電位レベル変化量とに基づいて、短絡すべきデータ信号線を選択する選択部と、上記選択部にて選択されたデータ信号線同士を短絡させるデータ信号線短絡部とを有していることを特徴としている。
【０００９】
上記の構成によれば、上記比較部によって最新走査ラインにおける映像信号と１走査ライン前における映像信号との比較結果から、データ信号線毎に電位レベルの変化方向と電位レベル変化量と算出される。そして、上記選択部によって上記比較部で算出されたデータ信号線毎の電位レベルの変化方向と電位レベル変化量とに基づいて、短絡すべきデータ信号線が選択され、上記データ信号線短絡部は選択されたデータ信号線同士を短絡させる。これにより、全てのデータ信号線を短絡する場合よりも、効果的な電荷回収を行うことができ、消費電力の低減効果を向上させることができる。
【００１０】
また、上記表示素子駆動回路は、さらに、データ信号線をプリチャージするプリチャージ部を備えており、上記比較部において、全てのデータ信号線において信号レベルの変化の方向が同一であると判断された場合は、上記選択部は短絡すべきデータ信号線を選択せず、かつ、上記プリチャージ部によってデータ信号線のプリチャージを行う構成とすることができる。
【００１１】
上記の構成によれば、上記比較部において全てのデータ信号線において信号レベルの変化の方向が同一であると判断された場合には、上述のデータ信号線短絡を行っても特に消費電力の低減効果が得られない。このため、そのような場合は、上記プリチャージ部によってデータ信号線のプリチャージを行うことで、表示素子における画質の向上を図ることができる。また、逆方向に変化する信号がなかった場合は、所定のプリチャージ電圧を印加することによって、本充電のために必要な電荷量を削減でき、消費電力を低減できる。
【００１２】
また、上記表示素子駆動回路は、上記プリチャージ部によるデータ信号線のプリチャージ期間が、最新走査ラインにおける映像信号と１走査ライン前における映像信号との階調差に応じて可変である構成とすることができる。
【００１３】
上記の構成によれば、データ信号線をプリチャージする期間を固定にしておく構成よりも、プリチャージ時間を正確に決定することができる。プリチャージ時間を正確に決めることができれば、プリチャージ前の電位とプリチャージ時間とからプリチャージ後の電位が決まるので、所望のプリチャージ後の電位を得ることができる、つまり、精度のよいプリチャージを行なうことができる。
【発明の効果】
【００１４】
本発明に係る表示素子駆動回路は、以上のように、互いに交差して設けられた複数の走査信号線および複数のデータ信号線と、上記走査信号線と上記データ信号線との交差部に薄膜トランジスタを介して接続される画素とを有する表示素子を駆動する表示素子駆動回路であって、最新走査ラインにおける映像信号と、１走査ライン前における映像信号とを比較して、データ信号線毎に電位レベルの変化方向と電位レベル変化量と算出する比較部と、上記比較部で算出されたデータ信号線毎の電位レベルの変化方向と電位レベル変化量とに基づいて、短絡すべきデータ信号線を選択する選択部と、上記選択部にて選択されたデータ信号線同士を短絡させるデータ信号線短絡部とを有している構成である。
【００１５】
それゆえ、最新走査ラインにおける映像信号と１走査ライン前における映像信号との比較結果から、データ信号線毎に電位レベルの変化方向と電位レベル変化量とが算出され、この算出結果に基づいて、短絡すべきデータ信号線が最適に選択可能となる。そして、選択されたデータ信号線同士を短絡させることにより、全てのデータ信号線を短絡する場合よりも、効果的な電荷回収を行うことができ、消費電力の低減効果を向上させることができるといった効果を奏する。
【発明を実施するための最良の形態】
【００１６】
本発明の一実施の形態について図面を用いて説明する。
【００１７】
〔液晶表示装置の構成〕
図２は、本発明の一実施の形態における表示装置を示す概略構成図である。尚、本実施の形態においては、表示装置として液晶表示装置を例示して説明を行っている。
【００１８】
この液晶表示装置は、アクティブマトリクス型の液晶表示装置であり、マトリクス状に配された画素ＰＩＸを有する表示部１と、各画素ＰＩＸを駆動するソースドライバ（走査信号線ドライバ）２およびゲートドライバ（走査信号線ドライバ）３と、制御回路４と、電源回路５と、互いに直交した複数のデータ信号線ＳＬ…（ＳＬ１〜ＳＬｎ）および走査信号線ＧＬ…（ＧＬ１〜ＧＬｍ）とを備えている。制御回路４が各画素ＰＩＸの表示状態を示すビデオ信号ＶＩＤＥＯを生成すると、このビデオ信号ＶＩＤＥＯに基づいて、表示部１に画像を表示することができるようになっている。
【００１９】
表示部１は、液晶パネルからなっており、複数のデータ信号線ＳＬ…と走査信号線ＧＬ…とが互いに交差して配設されているとともに、各データ信号線ＳＬ…と各走査信号線ＧＬ…との交点にＴＦＴ（Thin film transistor；不図示）を介して画素ＰＩＸが接続された、通常のＴＦＴ液晶パネルである。
【００２０】
ソースドライバ２は、データ信号線ＳＬ…およびＴＦＴを介して画素ＰＩＸにビデオ信号（データ信号）ＶＩＤＥＯを供給する。また、ゲートドライバ３は、走査信号線ＧＬ…を介してＴＦＴのゲートに走査信号を供給する。なお、ソースドライバ２およびゲートドライバ３は、より多くのデータ信号線ＳＬ…または走査信号線ＧＬ…の駆動を行なう場合には、複数のドライバをカスケード接続して使用することが可能である。
【００２１】
制御回路４は、ＧＳＰ（ゲートスタートパルス信号）およびＧＣＫ（ゲートクロック信号）をゲートドライバ３に出力し、ＳＳＰ（ソーススタートパルス信号）、ＳＣＫ（ソースクロック信号）、およびビデオ信号ＶＩＤＥＯをソースドライバ２に出力する。電源回路５は、ソースドライバ２およびゲートドライバ３にソースドライバ用電源およびゲートドライバ用電源をそれぞれ入力すると共に、制御回路４に制御回路用電源を入力する。
【００２２】
〔液晶表示装置の駆動回路の構成〕
図１は、上記液晶表示装置の駆動回路（表示素子駆動回路）としてのソースドライバ２および制御回路４の内部構成を示すブロック図である。
【００２３】
ソースドライバ２は、Ｄ／Ａコンバータ（ＤＡＣ）２１、およびサンプルホールド回路２２を備えている。また、制御回路４は、入力Ｉ／Ｆ（インタフェース）４１、コントロールロジック４２、およびＥＥＰＲＯＭ４３を備えている。また、Ｄ／Ａコンバータ２１は、ショート回路２１１を備えており、コントロールロジック４２は、ラインメモリ４２１を備えている。
【００２４】
入力Ｉ／Ｆ部９は、制御回路４の前段の構成とのインタフェースとしての役割を有しており、入力Ｉ／Ｆ４１を介してビデオ信号がコントロールロジック４２に入力されると、その内容がラインメモリ４２１に一時記憶される。すなわち、ラインメモリ４２１は、前回のデータ（１ライン前のデータ）を記憶する。
【００２５】
コントロールロジック４２は、ソースドライバ２に、サンプルホールド回路２２用のクロック信号ＣＫおよびその他制御信号を送信する一方、上記ビデオ信号をデジタル信号としてＤＡＣ２１に出力する。なお、コントロールロジック４２を動作させるためのプログラムは、コントロールロジック２１に接続されたＥＰＲＯＭ４３に格納されている。
【００２６】
ソースドライバ２におけるＤ／Ａコンバータ２１は、制御回路４から入力されたデジタル信号のビデオ信号をアナログビデオ信号に変換する。また、Ｄ／Ａコンバータ２１に備えられたショート回路２１１は、ソースドライバ２の出力をハイインピーダンス状態にすると共に、ソースドライバ２の各出力間を短絡（ショート）させる機能を有している。ショート回路２１１の詳細な構成および動作については後述する。
【００２７】
サンプルホールド回路２２は、２つのスイッチ（不図示）と一方がグランドに接続されたコンデンサ（不図示）とを複数（データ信号線ＳＬ…の数）有しており、ホールド時（ホールディング時）に電荷を該コンデンサに充電し、ホールディングからサンプリングへ切り替わる時点の電位をデータ信号線ＳＬ…に対して出力する構成となっている。
【００２８】
続いて、本実施の形態に係る液晶表示装置の動作について説明する。本実施の形態に係る液晶表示装置では、液晶容量への充電（本充電またはプリチャージ）を行う前に、一定期間、ソースバスラインを選択的にショート（チャージシェア）させて低消費電力化を図るものである。すなわち、本発明においては、全てのソースバスラインをショートさせるのではなく、ショートさせるソースバスラインを最適に選択することによって、チャージシェアによる消費電力低減効果を向上させる。
【００２９】
ここで、ショートさせるソースバスラインを選択するアルゴリズムについて図３ないし図５を参照して説明する。尚、上記アルゴリズムによるライン選択は、コントロールロジック２１にて実行されるものであり、図３は、上記ライン選択を行うためのコントロールロジック２１の構成を示す。
【００３０】
上述したように、入力Ｉ／Ｆ４１を介してコントロールロジック４２に入力されるビデオ信号は、ラインメモリ４２１に一時記憶される。また、ラインメモリ４２１は、１走査ライン前の信号（階調レベル信号）と、新たに入力された最新走査ラインの信号とを比較することができるように２走査ライン分のラインメモリ（すなわち、ラインメモリｎ−１およびラインメモリｎ）を有している。また、コントロールロジック４２に入力されるビデオ信号は、データラッチ部４２４を介してＤ／Ａコンバータ２１に送られるが、このデータラッチ部４２４は、Ｄ／Ａコンバータ２１に送られるビデオ信号と、後述するショート選択ライン情報との送信タイミングを整合させるための手段である。
【００３１】
比較部４２２は、ラインメモリｎ−１に記憶されている１走査ライン前の信号と、ラインメモリｎに記憶される最新走査ライン前の信号とをソースバスライン毎に比較し、その比較結果を並替え演算部４２３へ送信する。ここで、比較部４２２から送信される比較結果とは、電位レベルの変化方向と電位レベル変化量とである。
【００３２】
並替え演算部４２３では、ソースバスライン毎のデータ比較結果より、図４に示すように、電位レベルの変化が＋方向に変化するソースバスラインと、電位レベルの変化が−方向に変化するソースバスラインとに分け、さらに、それぞれの変化方向について電位レベル変化量が大きいものから順に並べ替える。尚、図４では、説明を簡略化するためにソースバスラインの総数を１２本（ライン１〜１２）としている。
【００３３】
また、液晶表示装置では、通常、ドット反転駆動等の交流駆動が用いられるため、ソースバスラインへの出力極性が反転する場合がある。この場合、ソースバスラインへの出力極性が−極性から＋極性に変化する場合は、電位レベルの変化は＋方向であり、＋極性から−極性に変化する場合は電位レベルの変化は−方向である。例えば、あるソースバスラインにおける出力が、−Ｖ３２から＋Ｖ３２に変化する場合は、電位レベルの変化は＋方向であり、そのレベル変化量は６４である（図４では＋６４と表す）。
【００３４】
また、ソースバスラインの出力極性が変化しない場合であっても、電位レベルの変化方向や電位レベル変化量は求めることができる。例えば、あるソースバスラインにおける出力が、＋Ｖ３２から＋Ｖ２０に変化するような場合は、電位レベルの変化は−方向であり、そのレベル変化量は１２である（図４では＋１２と表す）。
【００３５】
ソースバスライン毎のデータ比較の結果、並替え演算部４２３では、ライン１〜１２について図４に示すような並べ替えが得られたとする。その後、以下の(1)〜(4)の手順にてショートされるソースバスラインの選択が行われる（図５参照）。
(1) レベル変化量の最も大きいラインを最初のショート選択ラインとして選ぶ。図５の例では、最初の選択ラインとして＋４０のライン３が選択されている。
(2) その時点でのショート選択ラインの電位変化レベルの合計を求める。例えば、上記(1)において＋４０のライン３が選択された時点では、電位変化レベル合計は＋４０である。
(3) 電位変化方向が、上記(2)で求められた電位変化レベル合計の極性とは逆極性となっているラインの中から、レベル変化量の最も大きいラインを次のショート選択ラインとして選ぶ。図５の例では、２番目の選択ラインとして−３７のライン７が選択されている。
(4) 選択可能なラインが無くなるまで、上記（２）〜（３）の処理を繰り返す。図５の例では、ライン１２、ライン５、ライン２、ライン１、ライン４、ライン１０、ライン８、ライン１１の順序で選択ラインが選ばれる。また、ライン１１が選択された時点での電位変化レベル合計は−７であるが、この時点で電位変化方向が＋方向のラインは残っていないため、これ以上のライン選択は不可能となる。
【００３６】
こうして、選択可能なラインが無くなった時点で、それまでにショート選択ラインとして選ばれなかったラインについては、ショートされない。すなわち、図４の例では、ライン６とライン９についてはショートされない。
【００３７】
尚、本発明において、ソースバスラインの選択アルゴリズムは、上記図４および図５を用いて説明したアルゴリズムに限定されるものではなく、他のアルゴリズムを用いて選択を行っても良い。本発明において、ショートされるソースバスラインを選択する方法は、(a)ショートされるソースバスラインとしてより多くのラインを選択すること、(b) ショートされる選択ラインの電位変化レベルの合計が０に近づくこと、の２点を目標とすることで、ソースバスラインをショートさせることによる電荷回収量を増大させることができ、消費電力の低減効果が大きくなる。
【００３８】
続いて、ショートさせるソースバスラインが選択された後の動作について説明する。先ず、コントロールロジック４２の並替え演算部４２３において、ショートさせるソースバスラインが選択されると、そのショート選択ラインを示す情報がＤ／Ａコンバータ２１のショート回路２１１に通知される。
【００３９】
ショート選択ライン情報が通知されたショート回路２１１では、Ｄ／Ａコンバータ２１からサンプルホールド回路２２への出力を一旦切断し、サンプルホールド回路２２以降の回路をハイインピーダンス状態とすると共に、一定期間、該当するソースバスラインをショートさせる。このためのショート回路２１１の回路構成を図６に示す。
【００４０】
ショート回路２１１は、図６に示すように、第１のスイッチ群２１１Ａと、第２のスイッチ群２１１Ｂと、ショート用配線２１１Ｃとを備えて構成されている。
【００４１】
第１のスイッチ群２１１Ａの各スイッチは、Ｄ／Ａコンバータ部の後段直後においてソースバスライン毎に設けられており、第１のスイッチ群２１１Ａを同時に開くことでＤ／Ａコンバータ２１からサンプルホールド回路２２への出力が切断される。
【００４２】
第２のスイッチ群２１１Ｂの各スイッチは、第１のスイッチの後段においてソースバスライン毎に設けられており、各ソースバスラインは第２のスイッチを介してショート用配線２１１Ｃに接続されている。第２のスイッチ群２１１Ｂの各スイッチは、コントロールロジック４２から通知されるショート選択ライン情報に基づいて個別にオン／オフ制御され、オン状態とされた第２のスイッチに接続されるソースバスラインがショート用配線２１１Ｃを介してショートされる。
【００４３】
このように、本実施の形態に係る液晶表示装置では、コントロールロジック４２において、ショートされるソースバスラインを適切に選択し、選択されたソースバスラインのみをショート回路２１１にてショートさせる。これにより、ホールド型の表示装置において、画素容量の充電を行う前に、ソースバスラインを短絡することによるチャージシェアを最適に行うことができ、より高い消費電力の低減効果を得ることができる。
【００４４】
また、液晶表示装置では、液晶の焼き付き等を防止するために交流駆動が行われ、そのような交流駆動には、ドット反転駆動、ライン反転駆動、およびフレーム反転駆動といった駆動方法がある。ここで、ライン反転駆動は、全てのソースバスラインにおいて電位レベルの変化方向が同一となるため、ソースバスラインをショートさせても特に効果は無く、本発明は適用されない。すなわち、本発明は、ドット反転駆動もしくはフレーム反転駆動への適用となる。また、特にドット反転駆動では、電位レベルの変化方向が互いに逆となるソースバスラインが同数ずつとなるため、ソースバスラインのショートによる電荷回収効果が大きく、本発明が好適に適用される。
【００４５】
上記説明の液晶表示装置では、各ソースバスラインにおける電位レベル変化方向の、＋方向／−方向のバランスをとるため、ショートさせるラインを選択している。しかしながら、全てのソースバスラインにおける電位レベル変化方向が、＋方向あるいは−方向のみの変化の場合は、ソースバスラインをショートさせても電荷回収の効果はない。このため、本発明の表示装置においては、さらにプリチャージ回路と組み合わせた構成とし、全てのソースバスラインにおける電位レベル変化方向が一方向の場合は、上述したようなソースバスラインのショートによるチャージシェアを行わず、ソースバスラインに対してプリチャージを行う構成とすることも可能である。
【００４６】
ソースバスラインに対してプリチャージを行い得る液晶表示装置の一構成例を、図７を参照して以下に説明する。図７に示すソースドライバ６は、Ｄ／Ａコンバータ（ＤＡＣ）２１、プリチャージ回路６１、およびサンプルホールド回路２２を備えており、図１におけるソースドライバ２に代えて用いることが可能である。Ｄ／Ａコンバータ２１およびサンプルホールド回路２２は、図１におけるＤ／Ａコンバータ２１およびサンプルホールド回路２２と同様の構成である。
【００４７】
プリチャージ回路６１は、容量負荷（サンプルホールド回路２２）が安定して所望の電荷量だけ充電されるように、サンプルホールド回路２２にビデオ信号ＶＩＤＥＯを供給する前に、サンプルホールド回路２２に対してプリチャージ（予備充電）する。なお、ここでは、プリチャージをする容量負荷をサンプルホールド回路２２としたが、データ信号線ＳＬ…を容量負荷としてプリチャージしてもよい。
【００４８】
また、ここでは、プリチャージ回路６１をソースドライバ６に内蔵する構成としたが、この構成に限らず、表示部１におけるソースドライバ６が設けられている側とは反対側にプリチャージ回路を設けてもよい。つまり、プリチャージ回路６１とソースドライバ６により表示部１を挟みこむ構成としてもよい。この構成により、より多くのデータ信号線ＳＬ…または走査信号線ＧＬ…の駆動を行なうことができる。つまり、データ信号線ＳＬおよび走査信号線ＧＬ…の数が増えてもプリチャージ回路６１およびソースドライバ６のスペースを十分に確保することができる。
【００４９】
図８は、Ｄ／Ａコンバータ２１およびプリチャージ回路６１の具体的な回路構成について示す概略回路図である。
【００５０】
Ｄ／Ａコンバータ２１は、同図に示すように、オペアンプ（ＯｐＡｍｐ）２１Ａおよびこのオペアンプ２１Ａの後段に配されたアナログスイッチ２１Ｂを備えている。なお、アナログスイッチ２１Ｂに限らず、他のスイッチで代用してもよい。
【００５１】
オペアンプ２１Ａは、プリチャージおよび本充電を行なう電圧を供給する役割を有している。アナログスイッチ２１Ｂは、該アナログスイッチ２１ＢをＯＦＦすることにより、Ｄ／Ａコンバータ２１の出力をハイインピーダンス（Ｈｉ−ｚ状態）にする機能を有している。
【００５２】
さらに、オペアンプ２１Ａの一端は、グランドＧＮＤ（接地電位Ｖｓｓ）に接続されている一方、他端は、５Ｖの電源電位Ｖｄｄに接続されている。また、プリチャージ中にオペアンプ２１Ａの動作を止める（オペアンプ２１Ａの電源を切る）ことにより、バイアス電流をカットすることができる。これにより、駆動回路の消費電力を下げることができる。
【００５３】
なお、アナログスイッチ２１Ｂは、必ずしも必須の構成要素ではなく、Ｄ／Ａコンバータ２１の出力をハイインピーダンスにする必要がないときは設けなくてもよい。
【００５４】
プリチャージ回路６１は、＋側プリチャージスイッチ（アナログスイッチ）６１Ａおよび−側プリチャージスイッチ（アナログスイッチ）６１Ｂを有している。＋側プリチャージスイッチ６１Ａと−側プリチャージスイッチ６１Ｂとは、互いに上記のオペアンプ２１Ａからの出力信号の経路上に設けられたノード６１Ｃを介して接続されている。より詳細には、＋プリチャージスイッチ６１Ａの一端は電源電位Ｖｄｄに接続されている一方、他端はノード６１Ｃに接続されている。また、−側プリチャージスイッチ６１Ｂの一端はグランドＧＮＤに接続されている一方、他端はノード６１Ｃに接続されている。
【００５５】
プリチャージ回路６１のスイッチング動作は、前回のデータの信号レベル（階調Ａ）と、今回のデータの信号レベル（階調Ｂ）との比較により、階調Ａ＜階調Ｂとなっている場合には、電源電位Ｖｄｄ側に接続された＋プリチャージスイッチ６１Ａを一定時間導通する。一方、階調Ａ＞階調Ｂとなっている場合には、接地電位Ｖｓｓに接続された−側プリチャージスイッチ６１Ｂを一定時間導通する。なお、＋プリチャージスイッチ６１Ａまたは−側プリチャージスイッチ６１Ｂのいずれのスイッチを導通させるかは、コントロールロジック４２から送られてきた極性を示す信号にて制御されている。
【００５６】
また、表示装置においてプリチャージ回路を組み合わせる構成においては、１走査ライン前の信号（階調レベル信号）と、新たに入力された最新走査ラインの信号とを比較し、その信号レベルの差（階調差）に応じてプリチャージを行う期間を可変とすることが好ましい。そのためには、信号レベルの差とプリチャージ期間（クロック数）と対応付けて格納したルックアップテーブルをソースドライバ内の不揮発性メモリ（例えば、ＥＥＰＲＯＭ４３）に記憶させ、該テーブルを参照することで信号レベルの差に応じたプリチャージ期間の設定が可能となる。
【００５７】
このように、ルックアップテーブルを参照してプリチャージ期間の設定を行う場合、該ルックアップテーブルは、例えば図９に示すものを用いることができる。
【００５８】
図９に示すルックアップテーブルは、前回のデータＤ１と、今回のデータ（ビデオ信号ＶＩＤＥＯ；電位；階調）Ｄ２と、クロック数（プリチャージ時間Ｔｐ）と、が対応付けされている。つまり、任意の前後２ラインのデータと、これらのデータに対する所望のプリチャージ時間Ｔｐとが互いに対応付けられている。
【００５９】
より詳細には、前回のデータＤ１および今回のデータＤ２が決まれば、クロック数が決まるようなテーブルとなっている。同図では、例えば、「前回のデータ；６３階調、今回のデータ；１階調」であれば、クロック数が「５クロック」となっている。なお、このルックアップテーブル１５は、６４×６４階調のテーブルとなっているが、８×８階調、３２×３２階調、１２８×１２８階調、または２５６×２５６階調のテーブルでもよい。また、図９で示すルックアップテーブルは、単なる一例にすぎない。
【００６０】
上記ルックアップテーブルは、例えば、制御回路４におけるＥＥＰＲＯＭ４３に格納すればよい。そして、プリチャージを行う場合は、コントロールロジック４２が上記ルックアップテーブルにアクセスしてクロック数を読み出し、読み出したクロック数に対応する期間だけ＋プリチャージスイッチ６１Ａまたは−側プリチャージスイッチ６１Ｂを同通させるように制御信号を出力すればよい。
【００６１】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００６２】
画像表示装置などの表示装置におけるソースドライバなどに好適に用いることができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施形態を示すものであり、ソースドライバおよび制御回路の要部構成を示すブロック図である。
【図２】本発明の実施形態を示すものであり、液晶表示装置（表示装置）を示す概略構成図である。
【図３】本発明の実施形態を示すものであり、コントロールロジックの要部構成を示すブロック図である。
【図４】ショートされるべきソースバスラインの選択を行うにあたって、ソースバスライン毎の電位レベルの変化方向および電位レベルの変化量に基づく、ソースバスラインの並べ替えを説明する図である。
【図５】ショートされるべきソースバスラインの選択順序を説明する図である。
【図６】本発明の実施形態を示すものであり、ショート回路の要部構成を示す図である。
【図７】本発明の実施形態を示すものであり、プリチャージ回路を含むソースドライバの要部構成を示すブロック図である。
【図８】本発明の実施の形態を示すものであり、Ｄ／Ａコンバータおよびプリチャージ回路の具体的な回路構成について示す概略回路図である。
【図９】本発明の実施形態を示すものであり、ルックアップテーブルの概略構成を示す説明図である。
【符号の説明】
【００６４】
１            表示部（表示素子、液晶パネル）
２、６            ソースドライバ（表示素子駆動回路）
３            ゲートドライバ
４            制御回路（表示素子駆動回路）
２１            Ｄ／Ａコンバータ
６１            プリチャージ回路（プリチャージ部）
４２１            ラインメモリ（比較部）
４２２            比較部（比較部）
４２３            並替え演算部（選択部）
２１１            ショート回路（データ信号線短絡部）
ＧＬ１〜ＧＬｍ    走査信号線
ＳＬ１〜ＳＬｎ    データ信号線
ＰＩＸ            画素
【図１】
0004717582.tif 000002
【図２】
0004717582.tif 000003
【図３】
0004717582.tif 000004
【図４】
0004717582.tif 000005
【図５】
0004717582.tif 000006
【図６】
0004717582.tif 000007
【図７】
0004717582.tif 000008
【図８】
0004717582.tif 000009
【図９】
0004717582.tif 000010