(57)【特許請求の範囲】
【請求項１】
増幅部と、
前記増幅部からの出力信号を外部に出力する出力端子と、
前記出力端子を介して、前記増幅部の出力端を負荷に接続する配線と、
負荷容量制御手段とを含み、
前記負荷容量制御手段は、一端が前記配線のうち前記増幅部と前記出力端子との間の部分に接続され、他端が接地された複数の負荷容量制御器により構成され、
前記各負荷容量制御器は、キャパシタとスイッチとが直列接続された構成を有し、
前記キャパシタ及び前記スイッチはそれぞれ、前記負荷容量制御器ごとに設けられ、
前記各負荷容量制御器を構成する複数の前記スイッチそれぞれのオンオフ制御によって、前記各負荷容量制御器を構成する複数の前記キャパシタのうち、対応する前記スイッチがオンとなっているものの容量と前記負荷の容量との合成容量である前記増幅回路の負荷容量が制御されることにより、前記負荷の容量値の変動に伴う前記増幅回路のカットオフ周波数の変動が抑制される
ことを特徴とする増幅回路。
【請求項２】
前記複数のスイッチは、前記負荷の容量値にかかわらず前記カットオフ周波数が一定となるようオンオフ制御される
ことを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記各負荷容量制御器は、前記キャパシタと前記スイッチとが、接地端側からこの順で直列接続された構成を有する
ことを特徴とする請求項１又は２に記載の増幅回路。
【請求項４】
当該増幅回路の入力信号がフォトダイオードの出力信号であることを特徴とする請求項１乃至３のいずれか一項に記載の増幅回路。
【請求項５】
レーザービームを受光するフォトダイオードと、前記フォトダイオードの出力信号を増幅する増幅回路とを備える光ピックアップであって、
前記増幅回路は、
増幅部と、
前記増幅部からの出力信号を外部に出力するための出力端子と、
前記出力端子を介して、前記増幅部の出力端を負荷に接続する配線と、
負荷容量制御手段とを含み、
前記負荷容量制御手段は、一端が前記配線のうち前記増幅部と前記出力端子との間の部分に接続され、他端が接地された複数の負荷容量制御器により構成され、
前記各負荷容量制御器は、キャパシタとスイッチとが直列接続された構成を有し、
前記キャパシタ及び前記スイッチはそれぞれ、前記負荷容量制御器ごとに設けられ、
前記各負荷容量制御器を構成する複数の前記スイッチそれぞれのオンオフ制御によって、前記各負荷容量制御器を構成する複数の前記キャパシタのうち、対応する前記スイッチがオンとなっているものの容量と前記負荷の容量との合成容量である前記増幅回路の負荷容量が制御されることにより、前記負荷の容量値の変動に伴う前記増幅回路のカットオフ周波数の変動が抑制される
ことを特徴とする光ピックアップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は増幅回路に関し、特に、フォトダイオードの出力信号の増幅に用いることが好適な増幅回路に関する。また、本発明はこのような増幅回路を備えた光ピックアップに関する。
【背景技術】
【０００２】
ＣＤ、ＤＶＤ、ブルーレイディスク等の光ディスクへのデータの記録及び再生を行う光記録再生装置は光ピックアップを備えている。光ピックアップには、光源であるレーザーダイオードや、光ディスクにて反射したレーザービームを受光するフォトダイオードなどが備えられている。フォトダイオードは、受光したレーザービームを電気信号に変換する素子であり、その出力信号を参照することにより光ディスクに記録されている情報を読み取ることが可能となる。
【０００３】
しかしながら、フォトダイオードの出力信号は極めて微弱であることから、これを外部に出力するためには、増幅回路が必要である。したがって、光ピックアップにはこのような増幅回路（受光アンプ）も搭載されることになる。特許文献１には、このような増幅回路の一例が示されている。
【特許文献１】特開２０００−３３２５４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、増幅回路のカットオフ周波数は、出力端に接続される容量性負荷の容量値によって変動する。図８のグラフＧ１は、この変動をグラフ化したものである。このような変動は回路設計に制限を課すものであり、好ましくない。
【０００５】
したがって、本発明の目的は、出力端に接続される容量性負荷の容量値によるカットオフ周波数の変動を抑制できる増幅回路を提供することにある。
【０００６】
また、本発明の他の目的は、ＭＯＳトランジスタを用いたフォトダイオード用の改良された増幅回路を提供することにある。
【０００７】
また、本発明のさらに他の目的は、このような増幅回路を備える光ピックアップを提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するための本発明にかかる増幅回路は、増幅部と、前記増幅部からの出力信号を外部に出力する出力端子と、前記出力端子に接続される負荷の容量を制御する負荷容量制御手段と、を含むことを特徴とする。
【０００９】
本発明によれば、増幅回路内に負荷容量制御手段を設けたので、出力端に接続される容量性負荷の容量値によるカットオフ周波数の変動を抑制できる。
【００１０】
また、上記増幅回路において、前記負荷容量制御手段は、一端が前記増幅部と前記出力端子との間に接続され、他端が接地された１又は複数の負荷容量制御器により構成され、前記各負荷容量制御器はキャパシタとスイッチとが直列接続された構成を有する、こととしてもよい。これによれば、スイッチのオンオフ制御により、負荷容量を制御することができる。
【００１１】
また、上記各増幅回路において、当該増幅回路の入力信号がフォトダイオードの出力信号であることとしてもよい。これによれば、フォトダイオードの出力信号を増幅する増幅回路において、出力端に接続される容量性負荷の容量値によるカットオフ周波数の変動を抑制できる。
【００１２】
また、本発明にかかる光ピックアップは、レーザービームを受光するフォトダイオードと、前記フォトダイオードの出力信号を増幅する増幅回路とを備える光ピックアップであって、前記増幅回路は、増幅部と、前記増幅部からの出力信号を外部に出力するための出力端子と、前記出力端子に接続される負荷の容量を制御する負荷容量制御手段と、を含むことを特徴とする。これによれば、光ピックアップ内の増幅回路において、出力端に接続される容量性負荷の容量値によるカットオフ周波数の変動を抑制できる。
【発明の効果】
【００１３】
このように、本発明によれば、増幅回路の出力端に接続される容量性負荷の容量値による、該増幅回路のカットオフ周波数の変動を抑制できる。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１５】
［実施形態１］
図１は、本発明の実施形態１にかかる増幅回路１及びフォトダイオード２の基本構成を示す回路図である。
【００１６】
図１に示すように、増幅回路１は、オペアンプ１０の反転入力端子（−）にフォトダイオード２が接続され、オペアンプ１０の非反転入力端子（＋）に基準電圧源１４が接続された構成を有している。また、増幅回路１は、オペアンプ１０の出力端と反転入力端子（−）とを接続する帰還回路を備えている。この帰還回路は抵抗１６を含んで構成される。これらの構成により、オペアンプ１０と帰還回路は増幅部を構成し、この増幅部は所謂反転増幅回路を構成している。
【００１７】
増幅回路１はさらに、上記増幅部からの出力信号を外部に出力する出力端子ＯＴと、出力端子ＯＴに接続される負荷の容量を制御する負荷容量制御手段１２ａと、を含んで構成される。これらの詳細については後述する。
【００１８】
一方、フォトダイオード２は、光ディスクにて反射したレーザービームを受光し、光電変換を行う素子である。一例では、フォトダイオード２はＰＮダイオード、逆バイアス電源、抵抗を含んで構成され、ＰＮダイオードにレーザービームが当たることによって抵抗の両端の電圧が変動する。この電圧は所定の電圧値（バイアス電圧）を基準として上下に変動し、フォトダイオード２の出力Ｖｉｎとなる。以下では、このバイアス電圧は１．６５Ｖであるとする。
【００１９】
増幅回路１は、フォトダイオード２の出力Ｖｉｎを増幅して出力する。その結果、増幅回路１の出力Ｖｏｕｔには、受光したレーザービームの強度に応じた出力が得られる。
【００２０】
図２は、本実施形態による増幅回路１をより詳細に示す回路図である。
【００２１】
図２に示すように、オペアンプ１０は差動増幅回路２０及びソースフォロア回路３０からなり、これらが従属接続された構成を有している。つまり、フォトダイオード２の出力Ｖｉｎはまず差動増幅回路２０に供給され、さらに差動増幅回路２０の出力がソースフォロア回路３０に供給される。
【００２２】
差動増幅回路２０は、カレントミラー接続されたＰチャンネルＭＯＳトランジスタ２１，２２と、トランジスタ２１，２２にそれぞれ直列接続されたＮチャンネルＭＯＳトランジスタ２３，２４と、トランジスタ２３，２４のソースに接続された定電流源２５によって構成されている。トランジスタ２３のゲートはフォトダイオード２に接続され、トランジスタ２４のゲートは基準電圧源１４に接続されている。基準電圧源１４はフォトダイオード２のバイアス電圧と同値の電圧（ここでは１．６５Ｖ。）を発生する。差動増幅回路２０の出力は、トランジスタ２１とトランジスタ２３の接続点から取り出される。
【００２３】
ソースフォロア回路３０は、差動増幅回路２０の出力がゲートに供給されるＮチャンネルＭＯＳトランジスタ３１と、トランジスタ３１のソースに接続された定電流源３２によって構成されている。ソースフォロア回路３０の出力は、トランジスタ３１のソースから取り出され、増幅回路１の出力Ｖｏｕｔとなる。トランジスタ３１は、いわゆるデプレッション型のＭＯＳトランジスタである。すなわち、トランジスタ３１のしきい値電圧Ｖｔｈはゼロ又はマイナス値である。
【００２４】
なお、トランジスタ２１，２２の各ソース，及びトランジスタ３１のドレインには電源電圧Ｖｄｄが供給されている。
【００２５】
ここで、増幅回路１の電圧増幅度は、抵抗１６の抵抗値とフォトダイオード２の内部抵抗値の調節により、適宜設定される。ただし、フォトダイオード２の出力電圧がバイアス電圧の電圧値１．６５Ｖである場合、電圧増幅度にかかわらず、ソースフォロア回路３０の出力電圧（トランジスタ３１のソース電圧）は約１．６５Ｖ程度となる。
【００２６】
トランジスタ３１のしきい値電圧をＶｔｈとすると、トランジスタ３１のゲート電圧は、Ｖｏｕｔ＋Ｖｔｈで与えられるが、本実施形態においてはトランジスタ３１がデプレッション型であるため、Ｖｔｈ≦０である。したがって、トランジスタ３１のゲート電圧は、ソース電圧とほぼ同じか、寧ろこれよりも低くなる。例えば、しきい値電圧Ｖｔｈがほぼ０Ｖであるとすると、トランジスタ３１のゲート電圧は出力Ｖｏｕｔの電圧とほぼ一致することになる。その結果、例えば出力Ｖｏｕｔの電圧が約１．６５Ｖであるとすれば、トランジスタ３１のゲート電圧も約１．６５Ｖとなる。
【００２７】
これにより、カレントミラー回路を構成するトランジスタ２１，２２のソースドレイン間電圧が従来に比べて拡大される。つまり、トランジスタ３１としてエンハンスメント型のトランジスタを用いると、トランジスタ３１のゲート電圧は出力Ｖｏｕｔの電圧よりもしきい値電圧分高くなり、その結果、トランジスタ２１，２２のソースドレイン間電圧が低下し、ダイナミックレンジが狭くなる。このため、ダイナミックレンジを十分に確保するためには、上述したように、電源電圧Ｖｄｄを高くする必要が生じる。
【００２８】
これに対し、本実施形態では、トランジスタ３１としてデプレッション型のトランジスタを用いていることから、電源電圧Ｖｄｄが比較的低くてもダイナミックレンジを十分に確保することが可能となる。例えば、電源電圧Ｖｄｄが３．３Ｖであるとすると、トランジスタ２１，２２のソースドレイン間電圧の振幅の最大値（差動増幅回路２０が出力し得る信号の振幅の最大値）は約１．６５Ｖ（＝３．３Ｖ−１．６５Ｖ（フォトダイオード２のバイアス電圧の電圧値））となり、十分な振幅が確保される。なお、この場合における増幅回路１のダイナミックレンジの上限値は３．３Ｖとなる。
【００２９】
さて、ここから負荷容量制御手段１２ａについての説明を行う。負荷容量制御手段１２ａは、一端が増幅部（オペアンプ１０＋帰還回路）と出力端子ＯＴとの間に接続され、他端が接地された１又は複数の負荷容量制御器により構成されている。各負荷容量制御器はキャパシタ７１とスイッチ７２とが、接地端側からこの順で直列接続された構成を有する。図２には、特に２つの負荷容量制御器を備えた負荷容量制御手段１２ａの例を示している。すなわち、図２に示した負荷容量制御手段１２ａは、キャパシタ７１−１及びスイッチ７２−１により構成される負荷容量制御器と、キャパシタ７１−２及びスイッチ７２−２により構成される負荷容量制御器と、を備えている。
【００３０】
スイッチ７２の制御は外部信号によって行われる。スイッチ７２がオンとなっている場合、対応するキャパシタ７１は、増幅回路１の出力端に接続される容量性負荷ＬＣと並列回路を構成する。したがって、例えばキャパシタ７１−１の容量をＣ１、キャパシタ７１−２の容量をＣ２、容量性負荷ＬＣの容量値をＣＬとすると、スイッチ７２−１及び７２−２のオンオフに伴って表１のように全体としての負荷容量が変動する。
【表１】
0004706683.tif 000002
【００３１】
このことは、適切な容量のキャパシタ７１を有する負荷容量制御器を適当数予め準備しておけば、スイッチ７２の制御により、出力端（出力端子ＯＴ）に接続される容量性負荷ＬＣの容量値に関わらず増幅回路１の負荷容量を一定値に保つことができる、ということを意味している。つまり、増幅回路１では、負荷容量制御手段１２ａを用いることにより、出力端に接続される容量性負荷の容量値によるカットオフ周波数の変動を抑制できる。
【００３２】
図３の実線グラフＧ２は、負荷容量制御手段１２ａを備える増幅回路１のカットオフ周波数と容量性負荷の容量値の関係をグラフ化したものである。なお、同図中の点線グラフＧ１は、図８で示したものと同一である。また、図３には、負荷容量制御器を、２つだけでなく多数備えている増幅回路１の例を示している。グラフＧ２に示されるように、負荷容量制御手段１２ａを備える増幅回路１のカットオフ周波数は、出力端に接続される容量性負荷の容量値によらず一定となっている。
【００３３】
なお、上記実施形態１では、初段が差動増幅回路、次段がソースフォロア回路である２段構成のオペアンプを用いる増幅回路の例を取り上げて説明したが、本発明は、一段構成のオペアンプを用いる増幅回路など、他の種類の増幅回路にも適用可能である。
【００３４】
［実施形態２］
実施形態１において説明した増幅回路１は、フォトダイオード２と同一チップ上に集積することができ、このようなチップは、通常、フォトダイオードＩＣ（ＰＤＩＣ）と呼ばれる。本実施形態では、このＰＤＩＣを用いる光記録再生装置の回路構成の具体例を挙げ、さらに、この光記録再生装置内において用いられる光ピックアップの構成について説明する。
【００３５】
まず、図４は、光ディスクの記録再生を行う光記録再生装置において用いられるＰＤＩＣ１００の外観例を示す図である。同図に示すＰＤＩＣ１００は、光記録再生装置の中でも特にＣＤ(Compact Disc)／ＤＶＤ／ＢＤ(Blu-ray Disc(登録商標))コンパチブルレコーダーに用いられるものであり、２０個のフォトダイオード（Ａ，Ｂ，Ｃ，Ｄ，Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｆ１，Ｆ２，Ｆ３，Ｆ４，ａ，ｂ，ｃ，ｄ，ｅ１，ｅ２，ｆ１，ｆ２）を備えている。各フォトダイオードは、それぞれ受光部Ｒ−１〜６のいずれかに配置されている。
【００３６】
受光部Ｒ−１〜３はＢＤ／ＤＶＤ記録再生用に用いられるものである。受光部Ｒ−１は４つのフォトダイオードＡ，Ｂ，Ｃ，Ｄにより構成され、ＢＤ又はＤＶＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−２は４つのフォトダイオードＥ１，Ｅ２，Ｅ３，Ｅ４により構成され、ＢＤ又はＤＶＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−３は４つのフォトダイオードＦ１，Ｆ２，Ｆ３，Ｆ４により構成され、ＢＤ又はＤＶＤで反射したサブビームＳＢ２を受光する。
【００３７】
受光部Ｒ−４〜６はＣＤ記録再生用に用いられるものである。受光部Ｒ−４は４つのフォトダイオードａ，ｂ，ｃ，ｄにより構成され、ＣＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−５は２つのフォトダイオードｅ１，ｅ２により構成され、ＣＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−６は２つのフォトダイオードｆ１，ｆ２により構成され、ＣＤで反射したサブビームＳＢ２を受光する。
【００３８】
図５及び図６は、上記ＰＤＩＣ１００の内部回路構成を示す図である。なお、図５及び図６は、２つの図で１つのＰＤＯＣ１００の内部回路構成を示しており、実際には図５の下部と図６の上部とがつながっている。各フォトダイオードにかかる回路構成には互いに類似している部分が多いので、以下では、フォトダイオードＡ及びフォトダイオードａに着目して説明を行うこととする。
【００３９】
図５に示す回路４０は、フォトダイオードＡ及びフォトダイオードａの他、オペアンプ１０、抵抗１６、スイッチ４１、リミッタ回路４２、スイッチ４３、抵抗４４、負荷容量制御手段１２ａを含んで構成される。オペアンプ１０、抵抗１６、負荷容量制御手段１２ａは実施形態１で説明したものであり、実施形態１にかかる増幅回路１を構成している。ただし、本実施形態では、オペアンプ１０と負荷容量制御手段１２ａの間にリミッタ回路４２を挿入している。また、リミッタ回路４２と負荷容量制御手段１２ａの間を、合成回路６０と接続している。
【００４０】
オペアンプ１０の反転入力端子（−）には、外部からの制御に応じたスイッチ４１の動作により、記録再生対象メディアがＢＤ又はＤＶＤである場合にフォトダイオードＡが接続され、記録再生対象メディアがＣＤである場合にフォトダイオードａが接続される。一方、オペアンプ１０の非反転入力端子（＋）には、所定電圧の電源Ｖｓが接続される。オペアンプ１０及び抵抗１６により構成される増幅回路１は、フォトダイオードの出力信号に増幅処理を施す。
【００４１】
ゲイン制御部５０は、外部からの指示に従ってスイッチ４３を制御する。これにより抵抗４４の帰還回路への組み入れと、それによる増幅回路１のゲイン制御が可能になっている。
【００４２】
リミッタ回路４２は、オペアンプ１０から出力された信号の振幅が所定の最大値を超えている場合、超えた分の振幅をクリップして、後段に出力する。
【００４３】
リミッタ回路４２の出力信号は、端子ＶＡ／Ｖａから出力されるとともに、合成回路６０にも入力される。端子ＶＡ／Ｖａからの出力信号は、図示しない制御回路において、光スポットのデフォーカスやトラックからのずれを検出するためのサーボ信号として用いられる。本実施形態において、負荷容量制御手段１２ａは、この端子ＶＡ／Ｖａに接続される容量性負荷の容量値による、増幅回路１のカットオフ周波数の変動を抑制するために設けられているものである。
【００４４】
合成回路６０には、上記リミッタ回路４２の出力信号の他、フォトダイオードＢ，Ｃ，Ｄ又はフォトダイオードｂ，ｃ，ｄからも同様にリミッタ回路の出力信号が入力される。これらの各出力信号は合成され、端子ＶＲＦＰ及び端子ＶＲＦＮから出力される。なお、端子ＶＲＦＰ及び端子ＶＲＦＮの出力信号は互いに逆相となる。こうして出力される信号は、図示しない制御回路において、記録されているデータを示すデータ信号として用いられる。
【００４５】
なお、図５に示したように、負荷容量制御手段１２ａは、サーボ信号の出力用端子（端子ＶＡ／Ｖａ等）の前段だけでなく、データ信号の出力用端子（端子ＶＲＦＰ及び端子ＶＲＦＮ）の前段にも設けられる。これらの負荷容量制御手段１２ａは、端子ＶＲＦＰ又は端子ＶＲＦＮに接続される容量性負荷の容量値による、その前段の増幅回路のカットオフ周波数の変動を抑制するために設けられているものである。
【００４６】
次に、図７は、上記ＰＤＩＣ１００を備える光ピックアップ１０１の構成を示す模式図である。
【００４７】
図７に示すように、光ピックアップ１０１は、レーザ光源１０２と、レーザ光源１０２からのレーザービームを複数に分割する回折格子１０３と、回折格子１０３から出射されたレーザービームを平行光にするコリメートレンズ１０４と、平行光とされたレーザービームを光ディスク２００側へ導くミラー１０５と、ミラー１０５で反射されたレーザービームを円偏光に変換して対物レンズ１０６に入射する１／４波長板１１０と、１／４波長板１１０から入射されたレーザービームをディスク面に収束させる対物レンズ１０６と、光ディスク２００により反射されミラー１０５でさらに反射された光をＰＤＩＣ１００側へ導くビームスプリッタ１０７と、ビームスプリッタ１０７からの反射光を収束させるアナモフィックレンズ１０８と、アナモフィックレンズ１０８によって収束された反射光を受光するＰＤＩＣ１００とを備えている。ＰＤＩＣ１００は、上述したように２０個のフォトダイオードを備え、各フォトダイオードは、上記反射光を受光して光電変換し、反射光の強度に応じた電圧信号を出力する。
【００４８】
なお、光ディスク２００に対する対物レンズ１０６の位置は、対物レンズ駆動装置１０９によって高精度に制御される。詳細には、対物レンズ１０６をフォーカス方向へ駆動することにより、光ディスク２００の記録面にビームスポットの焦点を合わせるフォーカス補正が行われ、トラッキング方向へ駆動することにより、光ディスク２００のトラックにビームスポットを追従させるトラッキング補正が行われる。また、タンジェンシャル方向を回転軸にして対物レンズ１０６をトラッキング方向に回転させることにより、ディスクの反りに対応するチルト角の補正が行われる。
【００４９】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００５０】
例えば、上記実施形態では、本発明による増幅回路をＰＤＩＣに適用した場合を例に説明したが、本発明の適用範囲がこれに限定されるものではない。
【００５１】
また、差動増幅回路の構成についても図２に示した構成に限定されず、これとは異なる回路構成を有していても構わない。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態１にかかる増幅回路の基本構成を示す回路図である。
【図２】本発明の実施形態１にかかる増幅回路をより詳細に示す回路図である。
【図３】本発明の実施形態１にかかる増幅回路のカットオフ周波数と容量性負荷の容量値の関係をグラフ化した図である。
【図４】本発明の実施形態２にかかるＰＤＩＣの外観例を示す図である。
【図５】本発明の実施形態２にかかるＰＤＩＣの内部回路構成を示す図である。
【図６】本発明の実施形態２にかかるＰＤＩＣの内部回路構成を示す図である。
【図７】本発明の実施形態２にかかるＰＤＩＣを備える光ピックアップの構成を示す模式図である。
【図８】増幅回路のカットオフ周波数と、その出力端に接続される容量性負荷の容量値と、の関係を示す図である。
【符号の説明】
【００５３】
１      増幅回路
２，Ａ，Ｂ，Ｃ，Ｄ，ａ，ｂ，ｃ，ｄ，Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｆ１，Ｆ２，Ｆ３，Ｆ４，ｅ１，ｅ２，ｆ１，ｆ２  フォトダイオード
１０    オペアンプ
１２ａ，１２ｂ，１２ｃ    負荷容量制御手段
１４    基準電圧源
１６，４４    抵抗
２０    差動増幅回路
２１，２２    ＰチャンネルＭＯＳトランジスタ
２３，２４    ＮチャンネルＭＯＳトランジスタ
３１    デプレッション型トランジスタ
２５，３２    定電流源
３０    ソースフォロア回路
４０    回路
４１，４３    スイッチ
４２    リミッタ回路
５０    ゲイン制御部
６０    合成回路
７１    キャパシタ
７２    スイッチ
１００  ＰＤＩＣ
１０１  光ピックアップ
１０２  レーザ光源
１０３  回折格子
１０４  コリメートレンズ
１０５  ミラー
１０６  対物レンズ
１０７  ビームスプリッタ
１０８  アナモフィックレンズ
１０９  対物レンズ駆動装置
１１０  １／４波長板
２００  光ディスク
ＬＣ    容量性負荷
ＯＴ    出力端子
【図１】
0004706683.tif 000003
【図２】
0004706683.tif 000004
【図３】
0004706683.tif 000005
【図４】
0004706683.tif 000006
【図５】
0004706683.tif 000007
【図６】
0004706683.tif 000008
【図７】
0004706683.tif 000009
【図８】
0004706683.tif 000010