(57)【特許請求の範囲】
【請求項１】
半導体装置であって、
ノイズの影響を受ける第１の内部回路、
前記半導体装置の外部から少なくとも前記第１の内部回路が使用する電位を供給する外部リード、
一端と他端とを有し、前記外部リードと物理的に分離してかつ前記半導体装置の外部の電圧供給部と非接触に配置され、前記半導体装置の内部配線よりも線幅の太い内部リード、
前記外部リードと前記内部リードの前記一端とを接続する第１のワイア、
前記内部リードの他端と前記第１の内部回路を接続し、前記電位を前記第１の内部回路に供給する第２のワイア、
前記ノイズの原因となる第２の内部回路、および
前記外部リードから第３のワイアを介して前記電位を受けて、前記第２の内部回路に供給する内部電位を発生する内部電位発生手段を備える、半導体装置。
【請求項２】
前記第１の内部回路は、基準電圧発生回路である、請求項１記載の半導体装置。
【請求項３】
前記第２の内部回路は、メモリセルから伝達された電荷による電位変化を増幅するセンス系回路である、請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、半導体装置内部の回路が受けるノイズの影響を小さくする半導体装置に関する。
【背景技術】
【０００２】
内部回路が受けるノイズの影響を小さくすることのできる、従来の半導体装置は、たとえば、特開平５−１２８８５５号公報に開示されている。
【０００３】
図２８は、従来の半導体装置を示す概略ブロック図である。
図２８において、従来の半導体装置５は、パッケージフレーム１、ボンディングワイヤ３、パッド１１、内部電源線１５１１、内部回路２１、安定回路２３、ＧＮＤパッケージフレーム７、ＧＮＤボンディングワイヤ９、ＧＮＤパッド１７および内部ＧＮＤ線１９からなる。
【０００４】
ボンディングワイヤ３の一端は、パッケージフレーム１に接続される。パッド１１にはボンディングワイヤ３の他端および内部電源線１５１１が接続される。内部電源線１５１１は、内部回路２１および安定回路２３に接続される。ＧＮＤボンディングワイヤ９の一端は、ＧＮＤパッケージフレーム７に接続される。ＧＮＤパッド１７には、ＧＮＤボンディングワイヤ９の他端および内部ＧＮＤ線１９が接続される。内部ＧＮＤ線は、内部回路２１および安定回路２３に接続される。
【０００５】
半導体装置５の内部回路２１および安定回路２３には、半導体装置５の外部から、パッケージフレーム１、ボンディングワイヤ３、パッド１１および内部電源線１５１１を通して、電源電位が供給される。半導体装置５の外部から、半導体装置５の内部回路２１および安定回路２３は、ＧＮＤパッケージフレーム７、ＧＮＤボンディングワイヤ９、ＧＮＤパッド１７および内部ＧＮＤ線１９を通して、パッケージフレーム１を通して供給される電源電位と異なる電源電位（たとえば、接地電位）が供給される。
【０００６】
内部回路２１は、半導体装置５の内部において、その動作に関する回路である。すなわち、ノイズの原因となる回路である。たとえば、ワード線駆動回路、データバスの駆動回路およびデータ出力回路などである。
【０００７】
安定回路２３は、ノイズの影響を受けやすい回路である。たとえば、半導体装置５が待機状態にあるときに非常に微小な電流（たとえば、μＡオーダー）で動作する回路または微小なアナログ値の信号を制御するような回路などである。微小なアナログ値を制御するような回路とは、たとえば、基準電位発生回路などである。
【０００８】
内部回路２１が動作した場合、内部回路２１は、相当の量の電力を消費する。このため、内部電源線１５１１および内部ＧＮＤ線１９にはノイズが現われることになる。
【０００９】
図２９は、半導体装置５の内部回路２１が動作したときに発生するノイズのレベルを示す図である。
【００１０】
矢印ａに示すように、内部電源線１５１１には電源電位Ｖｃｃのレベルより低いレベルのノイズが発生する。矢印ｂに示すように、内部ＧＮＤ線１９には、接地電位ＧＮＤのレベルより高いレベルのノイズが発生する。
【００１１】
また、このようなノイズは、安定回路２３に伝播される際に、内部電源線１５１１の配線抵抗および寄生容量からなるローパスフィルタまたは内部ＧＮＤ線１９の配線抵抗および寄生容量からなるローパスフィルタによって、多少は吸収されるが、安定回路２３に与える影響は大きい。
【特許文献１】特開平５−１２８８５５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述したように、従来の半導体装置５においては、内部回路２１および安定回路２３に電源電位Ｖｃｃを供給するための電源線を共通にしている。すなわち、電源電位Ｖｃｃは、内部電源線１５１１によって内部回路２１および安定回路２３に供給される。このため、内部回路２１の動作に伴うノイズが電源電位Ｖｃｃとともに安定回路２３にも供給されることになる。したがって、安定回路２３が誤動作を起こすという問題点があった。
【００１３】
また、接地電位ＧＮＤは、内部ＧＮＤ線１９によって内部回路２１および安定回路２３に供給される。したがって、内部回路２１の動作に伴うノイズが接地電位ＧＮＤとともに安定回路２３にも供給されることになる。したがって、安定回路２３が誤動作を起こすという問題点があった。
【００１４】
本発明は、以上のような問題点を解決するためになされたもので、ノイズの影響を受けやすい内部回路（安定回路）が受ける、ノイズの原因となる内部回路からのノイズの影響を小さくすることができる半導体装置を提供することを目的とする。
【００１５】
本発明の他の目的は、半導体装置上の任意の点において電圧のやりとりを容易にすることのできる半導体装置を提供することである。
【課題を解決するための手段】
【００１６】
この発明による半導体装置は、半導体装置の外部から少なくとも前記内部回路が使用する電位を供給する外部リードと、一端と他端とを有し、外部リードと物理的に分離してかつ該半導体装置の外部の電圧供給部と非接触に配置され、内部配線よりも線幅の太い内部リードと、ノイズの影響を受ける第１の内部回路と、外部リードと内部リードの一端を接続する第１のワイアと、内部リードの他端と第１の内部回路とを接続し、電位を第１の内部回路に供給する第２のワイアと、ノイズの原因となる第２の内部回路と、外部リードから第３のワイアを介して電位を受けて第２の内部回路に供給する内部電位を発生する内部電位発生手段とを備える。
好ましくは、第１の内部回路は、基準電圧発生回路である。
また、好ましくは、第２の内部回路は、センス系回路である。
【００１７】
上記半導体装置では、ノイズは、第１のワイア、内部リードおよび第２のワイアを介して第１の内部回路に伝播される。このように複数の経路を通ることにより第１の内部回路へ伝播するノイズは減少する。
【００２０】
また、第２の内部回路で発生したノイズは、内部電位発生手段、外部リード、第１のワイア、内部リードおよび第２のワイアを介して第１の内部回路に伝播される。このように複数の経路を通ることにより第１の内部回路へ伝播するノイズは減少する。
【００２１】
また、上記半導体装置では、好ましくはセンス系回路である第２の内部回路で発生したノイズは、内部電位発生手段、外部リード、第１のワイア、内部リードおよび第２のワイアを介して、好ましくは基準電圧発生回路である第１の内部回路に伝播するため、その間に、ノイズが減少し、第１の内部回路へのノイズの影響は小さくなる。
【００２３】
また、ワイヤは、インダクタンスおよび寄生容量を有しているため、フィルタとして働く。このため、第２の内部回路へ伝播するノイズは、減少する。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施例を図面を参照しながら説明する。
（第１の実施例）
図１は、本発明の第１の実施例による半導体装置を示す概略ブロック図である。
【００２６】
本発明の第１の実施例による半導体装置５は、パッケージフレーム１、ボンディングワイヤ３、パッド１１、第１の内部電源線１３、第２の内部電源線１５、内部回路２１、安定回路２３、ＧＮＤパッケージフレーム７、ＧＮＤボンディングワイヤ９、ＧＮＤパッド１７および内部ＧＮＤ線１９からなる。ここで、図２８と同一の部分については同じ参照符号を付して、その説明を適宜省略する。
【００２７】
外部から供給される電源電位Ｖｃｃは、パッケージフレーム１、ボンディングワイヤ３、パッド１１および第１の内部電源線１３を通して内部回路２１に供給される。外部からの電源電位Ｖｃｃは、パッケージフレーム１、ボンディングワイヤ３、パッド１１および第２の内部電源線１５を通して安定回路２３に供給される。すなわち、内部回路２１および安定回路２３は、それぞれパッド１１から分離した異なる電源線から電源電位Ｖｃｃの供給を受けている。
【００２８】
このため、内部回路２１と安定回路２３は、パッド１１を介して接続されることになり、内部回路２１の動作に基づくノイズの伝播経路が長くなる。さらに、ノイズの原因となる内部回路２１と安定回路２３との位置関係が、並列化される。
【００２９】
以上のことから、安定回路２３に伝播される、内部回路２１の動作に基づくノイズは小さくなる。この場合、第１の内部電源線１３および第２の内部電源線１５の根元（パッド１１との接続部分）にデカップリング容量を付加すると、さらに安定回路２３へのノイズの伝播は小さくなる。
【００３０】
次に、安定回路２３への、内部回路２１に基づくノイズの伝播が小さくなる理由について詳しく説明する。一般的に、言えることだが、抵抗成分（Ｒ成分）と容量成分（Ｃ成分）が接続されている点で伝達されてきたノイズが減衰する。このノイズの減衰の大きさは、抵抗成分と容量成分の積に比例する。ノイズの通過点に大きな容量成分が付加されているとノイズの減衰効果は大きくなる。
【００３１】
図１においては、パッド１１に大きな容量成分が付加されている。抵抗成分は、第１の内部電源線１３および第２の内部電源線１５に基づく。
【００３２】
さらに、抵抗成分および容量成分に加えてインダクタンス成分（Ｌ成分）が加わると、さらにノイズの減衰効果が大きくなる。これは、インダクタンス成分に電流が流れると逆電流が発生するのでノイズで発生した電流は打消されることになるからである。図１においては、パッド１１に接続されたボンディングワイヤ３によるインダクタンス成分が、ノイズの減衰効果を増大させることになる。このノイズの減衰効果は、インダクタンス成分が大きくなるほど大きくなる。
【００３３】
以上のように、本発明の第１の実施例による半導体装置においては、内部回路２１および安定回路２３に、電源電位Ｖｃｃを供給する内部電源線をパッド１１の部分から２つに分離している。
【００３４】
このため、本発明の第１の実施例による半導体装置においては、ノイズが、パッド１１を介して安定回路２３に伝播されることになり、パッド１１、第１の内部電源線１３および第２の内部電源線１５が全体としてフィルタとして働き、安定回路２３に伝播されるノイズは小さくなる。
【００３５】
図２は、本発明の第１の実施例による半導体装置の変更例を示す概略ブロック図である。
【００３６】
本発明の第１の実施例による半導体装置の変更例は、パッケージフレーム１、ボンディングワイヤ３、パッド１１、第１の内部電源線１３、第２の内部電源線１５、内部回路２１、安定回路２３、ＧＮＤパッケージフレーム７、ＧＮＤボンディングワイヤ９、ＧＮＤパッド１７、第１の内部ＧＮＤ線２５および第２の内部ＧＮＤ線２７からなる。ここで、図１と同一の部分にいては同じ参照符号を付して、適宜その説明を省略する。
【００３７】
図２において、接地電位ＧＮＤは、ＧＮＤパッケージフレーム７、ＧＮＤボンディングワイヤ９、ＧＮＤパッド１７および第１の内部ＧＮＤ線２５により内部回路２１に供給される。接地電位ＧＮＤは、ＧＮＤパッケージフレーム７、ＧＮＤボンディングワイヤ９、ＧＮＤパッド１７および第２の内部ＧＮＤ線２７により安定回路２３に供給される。すなわち、接地電位ＧＮＤは、ＧＮＤパッド１７の部分で分離された異なる内部電源線を通じて内部回路２１および安定回路２３に供給されることになる。このため、上述したと同様の理由により、安定回路２３に伝播する、内部回路２１の動作に基づくノイズは小さくなる。
【００３８】
以上のように、本発明の第１の実施例による半導体装置の変更例においては、内部回路２１および安定回路２３に電源電位Ｖｃｃを供給する内部電源線をパッド１１において分離するとともに、内部回路２１および安定回路２３に接地電位ＧＮＤを供給する内部ＧＮＤ線をもＧＮＤパッド１７において分離している。
【００３９】
このため、本発明の第１の実施例による半導体装置の変更例においては、第１の実施例による半導体装置に比べて、さらに安定回路２３へのノイズの伝播を小さくすることができる。
【００４０】
（第２の実施例）
図３は、本発明の第２の実施例による半導体装置を示す概略ブロック図である。
【００４１】
図３において、本発明の第２の実施例による半導体装置５は、パッケージフレーム１、ボンディングワイヤ３、パッド１１、第１の内部電源線１０１、第２の内部電源線１０３、第３の内部電源線１０５、ローパスフィルタ（ＬＰＦ）１０７、内部回路２１、安定回路２３、ＧＮＤパッケージフレーム７、ＧＮＤボンディングワイヤ９、ＧＮＤパッド１７および内部ＧＮＤ線１９からなる。ここで、図１と同一の部分については、同じ参照符号を付して、適宜その説明を省略する。
【００４２】
外部からの電源電位Ｖｃｃは、パッケージフレーム１、ボンディングワイヤ３、パッド１１、第１の内部電源線１０１および第２の内部電源線１０３により内部回路２１に供給される。外部からの電源電位Ｖｃｃは、パッケージフレーム１、ボンディングワイヤ３、パッド１１、第１の内部電源線１０１および第３の内部電源線１０５により内部回路２１に供給される。なお、安定回路２３への電源電位Ｖｃｃは、第３の内部電源線１０５に設けられたローパスフィルタ（ＬＰＦ）１０７を介している。
【００４３】
このローパスフィルタ１０７により、電源電位とともに、安定回路２３に伝播される、内部回路２１の動作に基づくノイズは小さくなる。
【００４４】
図４は、図３のローパスフィルタ１０７の詳細を示す回路図である。
図４において、図３のローパスフィルタ１０７は、抵抗１０５およびキャパシタ１０７からなる。この場合、ローパスフィルタ１０７の両端にデカップリング容量を付加すると、ノイズの減少効果はさらに大きくなる。
【００４５】
ローパスフィルタ１０７を設けたことによる安定回路２３へ伝播するノイズの減少効果について詳しく説明する。
【００４６】
図５は、図３において、安定回路２３が受けるノイズを、ローパスフィルタ１０７を用いる場合と、用いない場合とで、比較して示す図である。
【００４７】
図５において、線ａ１は、内部回路２１の部分で発生させたノイズを示す。ノイズは、電源電位Ｖｃｃ５Ｖを中心に、±１Ｖを周期的に印加したものである。すなわち、内部回路２１が動作するときには、線ａに示すようなノイズが電源電位Ｖｃｃに乗ると仮定したものである。線ｂ１は、ローパスフィルタ１０７を用いない場合に、内部回路２１の部分で電源電位Ｖｃｃに線ａ１に示すノイズが乗るときの、図３におけるノードＮ１の電位を示す。
【００４８】
線ｃ１および線ｄ１は、ローパスフィルタ１０７を用いた場合に、内部回路２１の部分での電源電位Ｖｃｃに線ａ１に示すノイズが乗るときの、図３におけるノードＮ１の電位を示す。線ｃ１においては、ローパスフィルタ１０７を構成する図４の抵抗１０５の抵抗値を４ＫΩとし、キャパシタ１０７の容量値を１００ｐＦとしたものである。線ｄ１においては、ローパスフィルタ１０７を構成する図４の抵抗の抵抗値を１０ＫΩとし、キャパシタの容量値を３００ｐＦとしたものである。
【００４９】
以上に示すように、図３のノードＮ１に伝播してきたノイズは、ローパスフィルタ１０７を用いた方が（線ｃ１、線ｄ１）、ローパスフィルタ１０７を用いない場合（線ｂ１）に比べ、小さくなっている。さらに、ローパスフィルタ１０７を構成する抵抗１０５の抵抗値およびキャパシタ１０７の容量値が大きいときは（線ｄ１）、小さいとき（線ｃ１）に比べ、図３のノードＮ１におけるノイズは小さくなっている。
【００５０】
図５において、基準電位Ｂは、安定回路２３としての基準電位発生回路が発生する基準電位を示す。線ｂ２は、安定回路２３に線ｂ１に示す電源電位Ｖｃｃが印加された場合に、安定回路２３としての基準電位発生回路が発生する基準電位を示す。線ｃ２は、安定回路２３としての基準電位発生回路に、線ｃ１に示す電源電位Ｖｃｃが印加された場合に、安定回路２３としての基準電位発生回路が発生する基準電位を示す。線ｄ２は、安定回路２３に線ｄ１の電源電位Ｖｃｃが印加された場合に、安定回路２３としての基準電位発生回路が発生する基準電位を示す。
【００５１】
すなわち、線ｂ２に示す基準電位Ｂは、ローパスフィルタ１０７を設けていない場合の、安定回路２３としての基準電位発生回路が発生する基準電位である。線ｃ２および線ｄ２に示す基準電位Ｂは、ローパスフィルタ１０７を用いた場合の、安定回路２３としての基準電位発生回路から発生される基準電位を示す。さらに線ｃ２においては、ローパスフィルタ１０７の抵抗１０５の抵抗値を４ＫΩとし、キャパシタ１０７の容量値を１００ｐＦとしている。線ｄ２においては、ローパスフィルタ１０７の抵抗１０５の抵抗値を１０ＫΩとし、キャパシタ１０７の容量値を３００ｐＦとしたものである。
【００５２】
このように、ローパスフィルタ１０７を用いた方が（線ｃ２、線ｄ２）、ローパスフィルタ１０７を用いない場合（線ｂ２）に比べ、安定回路２３としての基準電位発生回路が発生する基準電位Ｂのレベルの変動は小さくなっている。さらに、基準電位Ｂのレベルの変動は、ローパスフィルタ１０７の抵抗１０５の抵抗値およびキャパシタ１０７の容量値が大きい方が（線ｄ２）、小さい場合（線ｃ２）に比べ小さくなっている。なお、図５において、接地電位Ｃは、接地電位を示す。
【００５３】
図６は、図５の線ａ１に示すノイズの周波数を変えていった場合の、安定回路２３としての基準電位発生回路から発生される基準電位に乗ったノイズのレベルを示す。
【００５４】
図６において、縦軸はノイズレベルを示し、横軸はノイズ周波数を示している。図６に示すノイズレベルは、図５の基準電位Ｂの電位レベルＢＢとノイズのピーク値との差の絶対値である。図６において、矢印ｂで示す点は、ローパスフィルタ１０７を用いていない場合のノイズレベルを示す。矢印ｃで示す点および矢印ｄで示す点は、ローパスフィルタ１０７を用いた場合のノイズレベルである。
【００５５】
矢印ｃで示す点においては、ローパスフィルタ１０７の抵抗１０５の抵抗値を４ＫΩとし、キャパシタ１０７の容量値を１００ｐＦとしたものである。矢印ｄに示す点においては、ローパスフィルタ１０７の抵抗の抵抗値を１０ＫΩとし、キャパシタ１０７の容量値を３００ｐＦとしたものである。
【００５６】
図６に示すように、ノイズ周波数が高くなるほど安定回路２３としての基準電位発生回路から発生される基準電位に乗るノイズレベルは小さくなる。
【００５７】
ここで、図５の線ａ１に示すように、安定回路２３としての基準電位発生回路に供給される電源電位Ｖｃｃは、内部回路２１の部分でのノイズに対して影響を受け、大きく変動する。この内部回路２１の部分での電源電位Ｖｃｃの変動は、図５の線ｂ１に示すように、ローパスフィルタ１０７を設けない場合でも電源電位Ｖｃｃを供給する内部電源線に寄生する抵抗成分と容量成分により多少は吸収されるが、その程度は小さい。このため、図５の線ｂ２に示すように、ローパスフィルタ１０７を設けない場合には、この電源電位Ｖｃｃの変動が安定回路２３としての基準電位発生回路に影響を与え、その出力が大きく変動することになる。
【００５８】
以上のように、本発明の第１の実施例による半導体装置においては、安定回路２３に電源電位Ｖｃｃを供給する第３の内部電源線１０５にローパスフィルタ１０７を設けることで、安定回路２３に供給される電源電位Ｖｃｃに乗るノイズが吸収される。すなわち、本発明の第２の実施例による半導体装置においては、ローパスフィルタ１０７を設けることにより、内部回路２１の動作に基づくノイズの安定回路２３への伝播は小さくなる。
【００５９】
図７は、本発明の第２の実施例による半導体装置の変更例を示す概略ブロック図である。
【００６０】
図７において、本発明の第２の実施例による半導体装置の変更例は、パッケージフレーム１、ボンディングワイヤ３、パッド１１、第１の内部電源線１０１、第２の内部電源線１０３、第３の内部電源線１０５、ローパスフィルタ（ＬＰＦ）１０７、内部回路２１、安定回路２３、ＧＮＤパッケージフレーム７、ＧＮＤボンディングワイヤ９、ＧＮＤパッド１７、第１の内部ＧＮＤ線１０９、第２の内部ＧＮＤ線１１１、第３の内部ＧＮＤ線１１３およびローパスフィルタ（ＬＰＦ）１１４からなる。なお、図３と同一の部分については、同一の参照符号を付し、適宜その説明を省略する。
【００６１】
接地電位ＧＮＤは、ＧＮＤパッケージフレーム７、ＧＮＤボンディングワイヤ９、ＧＮＤパッド１７、第１の内部ＧＮＤ線１０９および第２の内部ＧＮＤ線１１１を介して内部回路２１に供給される。接地電位ＧＮＤは、ＧＮＤパッケージフレーム７、ＧＮＤボンディングワイヤ９、ＧＮＤパッド１７、第１の内部ＧＮＤ線１０９および第３の内部ＧＮＤ線１１３を介して安定回路２３に供給される。
【００６２】
なお、第３の内部ＧＮＤ線１１３には、ローパスフィルタ１１４が設けられており、安定回路２３にはローパスフィルタ１１４を通して接地電位ＧＮＤが供給されることになる。ローパスフィルタ１１４の構成は、ローパスフィルタ１０７の構成と同様である。
【００６３】
すなわち、内部回路２１に基づくノイズはローパスフィルタ１１４により吸収されるため、接地電位ＧＮＤとともに、安定回路２３へ伝播するノイズは小さくなる。
【００６４】
以上のように、本発明の第１の実施例による半導体装置の変更例においては、第３の内部電源線１０５にローパスフィルタ１０７を設けるとともに、第３の内部ＧＮＤ線１１３にもローパスフィルタ１１４を設けている。このため、図３に示した第１の実施例による半導体装置に比べ、さらに安定回路２３へのノイズの伝播は小さくなる。なお、図３および図７のローパスフィルタ１０７，１１４では、抵抗とキャパシタによるパッシブフィルタを用いたが、他のパッシブフィルタでもよい。また、アクティブフィルタを用いてもよい。
【００６５】
第１の実施例および第１の実施例の変更例に用いたローパスフィルタは、図１および図２に示した第１の実施例の内部電源線にも用いることができる。
【００６６】
（第３の実施例）
図８は、一般的な半導体装置を示す概略ブロック図である。
【００６７】
図８において、一般的な半導体装置は、ウェル２０３、トランジスタ２０５，２０７、内部回路用ウェル固定拡散層２１３、安定回路用ウェル固定拡散層２１５および内部電源線２０１からなる。複数のトランジスタ２０５は、内部回路２０９を構成する。複数のトランジスタ２０７は、安定回路２１１を構成する。
【００６８】
内部回路２０９には内部電源線２０１により電源電位Ｖｃｃが供給される。安定回路２１１には、内部電源線２０１により電源電位Ｖｃｃが供給される。内部回路用ウェル固定拡散層２１３は、内部回路２０９が形成される領域のウェルを電源電位に固定する。安定回路用ウェル固定拡散層は、安定回路２１１が形成される領域のウェルを電源電位Ｖｃｃに固定する。
【００６９】
このような一般的半導体装置においては、内部回路２０９が動作したときのノイズが矢印ａに示すように、内部回路用ウェル固定拡散層２１３や安定回路用ウェル固定拡散層２１５を通して、安定回路２１１に伝播され安定回路２１１が誤動作を起こすという問題点があった。また、内部回路２０９が動作したときのノイズは、内部電源線２０１を介して安定回路２１１に直接伝播するという問題点があった。第３の実施例はこのような問題点を解決するためになされたものである。
【００７０】
図９は、第３の実施例による半導体装置を示す概略ブロック図である。
図９において、本発明の第３の実施例による半導体装置は、ウェル２０３、トランジスタ２０５，２０７、安定回路用ウェル固定拡散層２１５、ローパスフィルタ（ＬＰＦ）１０７、第１の内部電源線２１７、第２の内部電源線２１９、第３の内部電源線２２１および第４の内部電源線２２３からなる。
【００７１】
複数のトランジスタ２０５は、内部回路２０９を構成する。複数のトランジスタ２０７は、安定回路２１１を構成する。内部回路２０９および安定回路２１１の性質は、図１の内部回路２５および安定回路２３と同様である。なお、図８と同一の部分については、同一の参照符号を付し、適宜その説明を省略する。なお、ローパスフィルタ１０７の構成は、図３のローパスフィルタ１０７の構成と同様である。
【００７２】
内部回路２０９には第１の内部電源線２１７および第２の内部電源線２１９を介して電源電位Ｖｃｃが供給される。安定回路２１１には、第１の内部電源線２１７および第３の内部電源線２２１を介して電源電位Ｖｃｃが供給される。安定回路用ウェル固定拡散層２１５には、第１の内部電源線２１７、第３の内部電源線２２１および第４の内部電源線２２３を介して電源電位Ｖｃｃが供給される。
【００７３】
ここで、第３の内部電源線２２１には、ローパスフィルタ１０７が設けられているため、安定回路２１１および安定回路用ウェル固定拡散層２１５に供給される電源電位Ｖｃｃはローパスフィルタ１０７を介する。すなわち、内部回路２０９の動作に基づくノイズは、第１の内部電源線２１７、第２の内部電源線２１９および第３の内部電源線２２１を介して安定回路用ウェル固定拡散層２１５および安定回路２１１に伝播する際にローパスフィルタ１０７により吸収されることになる。
【００７４】
以上のように、本発明の第３の実施例による半導体装置においては、安定回路用ウェル固定拡散層および安定回路２１１に電源電位Ｖｃｃを供給する内部電源線（第３の内部電源線２２１）と、内部回路２０９に電源電位Ｖｃｃを供給する内部電源線（第２の内部電源線２１９）とが区別され、第３の内部電源線２２１にはローパスフィルタ１０７が設けられている。
【００７５】
これにより、内部電源線（第１の内部電源線２１７、第２の内部電源線２１９、第３の内部電源線２２１）を介して安定回路２１１に伝播される、内部回路２０９の動作に伴うノイズはローパスフィルタ１０７により減衰され、安定回路２１１に対して影響を及ぼさなくなる。さらに、安定回路用ウェル固定拡散層２１５に、ノイズが内部電源線（第１の内部電源線２１７、第２の内部電源線２１９、第３の内部電源線２２１、第４の内部電源線２２３）を介して伝播する際には、そのノイズはローパスフィルタ１０７に吸収される。このため、安定回路用ウェル固定拡散層２１５を通して、安定回路２１１に伝播するノイズは減少する。
【００７６】
また、内部回路２０９に電源電位Ｖｃｃを供給するための内部電源線（第２の内部電源線２１９）に接続された拡散層からの非常に小さなノイズのみが安定回路２１１に伝播されることになり、安定回路２１１は内部回路２０９の動作に伴うノイズの影響を受けにくくなる。さらに、ローパスフィルタ１０７を介した内部電源線（第４の内部電源線２２３）に接続された安定回路用ウェル固定拡散層２１５で内部回路２０９との間をウェル固定することにより、ノイズの乗っていない第４の内部電源線２２３の電位で、伝播されてきたノイズ（矢印ａ）を吸収することができる。
【００７７】
図１０は、本発明の第３の実施例による半導体装置の変更例を示す概略ブロック図である。
【００７８】
図１０において、本発明の第３の実施例による変更例は、ウェル２０３、トランジスタ２０５，２０７、安定回路用ウェル固定拡散層２１５、ローパスフィルタ２２７，２２９、第１の内部電源線２１７、第２の内部電源線２１９、第３の内部電源線２２１および第４の内部電源線２２５からなる。なお、図９と同一の部分については同一の参照符号を付し、その説明を適宜省略する。ローパスフィルタ２２７，２２９の構成は、図９のローパスフィルタ１０７の構成と同様である。
【００７９】
図１０において、安定回路用ウェル固定拡散層２１５には、第１の内部電源線２１７、第３の内部電源線２２１および第４の内部電源線２２５を介して電源電位Ｖｃｃが供給される。第４の内部電源線２２５にはローパスフィルタ２２７が設けられている。
【００８０】
このため、内部回路２０９が動作したときのノイズは、ローパスフィルタ２２７を介して安定回路用ウェル固定拡散層２１５に伝播される。したがって、安定回路用ウェル固定拡散層２１５に伝播されるノイズは小さくなる。さらに、安定回路２１１にもローパスフィルタ２２９を介して電源電位Ｖｃｃが供給される。このため、安定回路２１１に伝播されるノイズはローパスフィルタ２２９により吸収され、安定回路２１１はノイズの影響を受けにくくなる。
【００８１】
以上のように、本発明の第３の実施例による変更例においては、安定回路用ウェル固定拡散層２１５に電源電位Ｖｃｃを供給する第４の内部電源線２２５と安定回路２１１に電源電位Ｖｃｃを供給する第３の内部電源線２２１とにそれぞれローパスフィルタ２２７とローパスフィルタ２２９を設けている。このため、第三の実施例の変形例においても、図９に示す実施例と同様の効果を奏する。
【００８２】
なお、安定回路用ウェル固定拡散層に電源電位Ｖｃｃを供給する内部電源線にローパスフィルタを用いることは、第１の実施例および第２の実施例にも適用できる。
【００８３】
（第４の実施例）
図１１は、本発明の第４の実施例による半導体装置を示す概略ブロック図である。
【００８４】
図１１において、本発明の第４の実施例による半導体装置は、内部電位発生回路３０３、内部回路３０５、ローパスフィルタ（ＬＰＦ）１０７、安定回路３０７、外部電源線３０１、内部ＧＮＤ線３０９、第１の内部電位線３１１、第２の内部電位線３１３および第３の内部電位線３１５を含む。
【００８５】
第２の実施例は、外部から入力される電源電位や信号などに対してフィルタを配置し、そのフィルタの出力を次の回路に伝達するものである。本実施例においては、内部で発生した内部電源電位や内部信号をフィルタを介して次の回路に伝達させようとするものである。
【００８６】
図１１において、内部電位発生回路３０３は、たとえば、内部電源電位降下回路（ＶＤＣ）、基板バイアス回路、１／２Ｖｃｃ発生回路、昇圧電位発生回路などである。この昇圧電位発生回路から発生される昇圧電位は、図示しないワード線の活性化時の電位として供給される。またそれ以外にも、高い電位レベルを必要とするアナログ系の回路にも供給される場合がある。
【００８７】
本実施例においては、内部電位発生回路３０３として昇圧電位発生回路を用いたものとして説明する。この場合には、内部回路３０５は、ワード線を活性化するワード線活性化回路を示し、安定回路３０７は、高い電位レベルを必要とするアナログ系の回路を示す。
【００８８】
内部電位発生回路３０３としての昇圧電位発生回路には、外部電源線３０１から外部電源電位が供給される。内部回路３０５としてのワード線活性化回路および安定回路３０７としてのアナログ系の回路には、内部ＧＮＤ線３０９から接地電位が供給される。
【００８９】
内部電位発生回路３０３としての昇圧電位発生回路が発生した昇圧電位は、第１の内部電位線３１１および第２の内部電位線３１３を介して内部回路３０５としてのワード線活性化回路に供給される。また、内部電位発生回路３０３としての昇圧電位発生回路が発生した昇圧電位は、第１の内部電位線３１１および第３の内部電位線３１５を介して安定回路３０７としてのアナログ系の回路に供給される。なお、安定回路３０７としてのアナログ系の回路に供給される昇圧電位は、第３の内部電位線に設けられたローパスフィルタ１０７を介する。
【００９０】
ワード線の活性化時には大電流が昇圧電位レベルからワード線に流込むため、昇圧電位レベルはノイズを発生する。一般に、このノイズは高い電位レベルを必要とするアナログ系の回路（安定回路３０７）に影響を与え、誤動作を起こす可能性がある。そこで、本実施例においては、安定回路３０７としてのアナログ系の回路に昇圧電位を供給する第３の内部電位線３１５にローパスフィルタ１０７を設け、このローパスフィルタ１０７により安定回路３０７に伝播するノイズを減少させている。
【００９１】
以上のように、本発明の第４の実施例による半導体装置においては、ノイズの影響を受けやすい安定回路３０７に、内部電位発生回路３０３から発生された内部電位（昇圧電位）を供給する内部電位線（第３の内部電位線３１５）にローパスフィルタ１０７を設けている。このため、内部回路３０５の動作に基づき発生したノイズの、内部電位線（第１の内部電位線３１１、第２の内部電位線３１３、第３の内部電位線３１５）を介した安定回路３０７への伝播は小さくなる。
【００９２】
（第５の実施例）
図１２は、一般的な半導体装置を示す概略ブロック図である。
【００９３】
図１２において、一般的な半導体装置は、ＤＣ−ＤＣコンバータ４０１、微小電流用ＤＣ−ＤＣコンバータ４０３、内部回路２１、安定回路２３、外部電源線３０１、外部ＧＮＤ線４０５および内部電源線４０７を含む。
【００９４】
ＤＣ−ＤＣコンバータ４０１および微小電流用ＤＣ−ＤＣコンバータ４０３は、外部電源線３０１から供給された外部電源電位を降下させ、外部電源電位よりも低い電源電位（以下、「内部電源電位」という）で内部回路２１および安定回路２３を動作させる。内部電源電位は、内部電源線４０７により内部回路２１および安定回路２３に供給される。
【００９５】
ここで、ＤＣ−ＤＣコンバータ４０１は、半導体装置が動作状態にある場合に電位降下を行なう。微小電流用ＤＣ−ＤＣコンバータ４０３は、半導体装置が動作状態または待機状態にある場合に電位降下を行なう。半導体装置の待機時には、ＤＣ−ＤＣコンバータ４０１は非活性の状態にあり、消費電流の抑制を図っている。
【００９６】
内部回路２１は、その動作時にノイズを発生する。安定回路２３はノイズの影響を受けやすい回路である。内部回路２１および安定回路２３は、外部ＧＮＤ線から接地電位を供給される。
【００９７】
図１２に示すように、一般的な半導体装置においては、１つの内部電源線４０７により電源電位を内部回路２１および安定回路２３に供給している。このため、内部回路２１が動作した場合に、内部回路２１の動作に伴うノイズは、内部電源線４０７を介して安定回路２３に伝わり、安定回路２３が誤動作を起こしてしまうという問題点があった。本実施例は、このような問題点を解決するためになされたものである。
【００９８】
図１３は、本発明の第５の実施例による半導体装置を示す概略ブロック図である。
図１３において、本発明の第５の実施例による半導体装置は、ＤＣ−ＤＣコンバータ４０１、第１の微小電流用ＤＣ−ＤＣコンバータ４１５、第２の微小電流用ＤＣ−ＤＣコンバータ４１７、内部回路２１、安定回路２３、外部電源線３０１、内部ＧＮＤ線３０９、第１の内部電源線４０９、第２の内部電源線４１１、第３の内部電源線４１３および第４の内部電源線４１９を含む。なお、図１２と同一の部分については、同一の参照符号を付して、適宜その説明を省略する。
【００９９】
図１３において、第１の微小電流用ＤＣ−ＤＣコンバータ４１５は、外部電源線３０１から供給された外部電源電位を降圧した電源電位（以下、「第１の内部電源電位」という）を半導体装置の動作時または待機時に内部回路２１に供給する。第１の微小電流用ＤＣ−ＤＣコンバータ４１５から発生される第１の内部電源電位は、第２の内部電源線４１１および第３の内部電源線４１３を介して内部回路２１に供給される。ＤＣ−ＤＣコンバータ４０１から発生された電源電位（以下、「第２の内部電源電位」という）は、第１の内部電源線４０９および第３の内部電源線４１３を介して、半導体装置の動作時に内部回路２１に供給される。
【０１００】
第２の微小電流用ＤＣ−ＤＣコンバータ４１７は、外部電源線３０１から供給された外部電源電位を降圧した電源電位（以下、「第３の内部電源電位」という）を発生する。第２の微小電流用ＤＣ−ＤＣコンバータ４１７から発生された第３の内部電源電位は第４の内部電源線４１９を介して安定回路２３に供給される。
【０１０１】
内部ＧＮＤ線３０９は、内部回路２１および安定回路２３に接地電位を供給する。
以上のように、本発明の第５の実施例による半導体装置においては、内部回路２１に内部電源電位（第１の内部電源電位、第２の内部電源電位）を供給する内部電源線（第１の内部電源線４０９、第２の内部電源線４１１、第３の内部電源線４１３）と安定回路２３に内部電源電位（第３の内部電源電位）を供給する内部電源線（第４の内部電源線４１９）とが別個に設けられている。
【０１０２】
したがって、内部回路２１の動作に伴うノイズが、直接、安定回路２３に伝播することはない。さらに、外部電源線３０１を介して伝播する、内部回路２１の動作に基づくノイズは、ＤＣ−ＤＣコンバータ４０１、第１の微小電流用ＤＣ−ＤＣコンバータ４１１および第２の微小電流用ＤＣ−ＤＣコンバータ４１７により吸収される。すなわち、ＤＣ−ＤＣコンバータ４０１、第１の微小電流用ＤＣ−ＤＣコンバータ４１１および第２の微小電流用ＤＣ−ＤＣコンバータ４１７がフィルタとして働くため、安定回路２３にノイズが伝播される可能性は低くなる。
【０１０３】
なお、本実施例においては、内部電源電位を発生する回路として、ＤＣ−ＤＣコンバータ４０１、微小電流用ＤＣ−ＤＣコンバータ４０３、第１の微小電流用ＤＣ−ＤＣコンバータ４１５および第２の微小電流用ＤＣ−ＤＣコンバータ４１７を用いているが、これらに限らず内部電位を発生するような回路であれば、他の回路でもよい。たとえば、昇圧電位発生回路、基板バイアス回路および１／２Ｖｃｃ発生回路などである。
【０１０４】
（第６の実施例）
図１４は、本発明の第６の実施例による半導体装置を示す概略ブロック図である。
【０１０５】
図１４において、本発明の第６の実施例による半導体装置は、ＤＣ−ＤＣコンバータ４０１、内部回路２１、微小電流用ＤＣ−ＤＣコンバータ５０１、安定回路２３、外部電源線３０１、第１の内部電源線５０５、スイッチ５０３、第２の内部電源線５０７および内部ＧＮＤ線３０９を含む。なお、図１２と同一の部分については、同一の参照符号を付し、その説明を適宜省略する。
【０１０６】
微小電流用ＤＣ−ＤＣコンバータ５０１は、外部電源線３０１から供給された外部電源電位を降圧して第１の内部電源電位を発生する。半導体装置が動作状態にあるときは、スイッチ５０３は第１の内部電源線５０５と接続される。そして、ＤＣ−ＤＣコンバータ４０１は、内部回路２１に外部電源電位を降圧した第１の内部電源電位を供給する。
【０１０７】
半導体装置が待機状態にあるときは、スイッチ５０３は、第２の内部電源線５０７と接続される。そして、微小電流用ＤＣ−ＤＣコンバータ５０１から発生される外部電源電位を降圧した第２の内部電源電位が内部回路２１および安定回路２３に供給される。
【０１０８】
以上のように、本発明の第６の実施例による半導体装置においては、半導体装置の動作時、すなわち、内部回路の動作時には、内部回路２１と第２の内部電源線５０７が切離されているため、内部回路２１の動作に伴うノイズが安定回路２３に直接伝播することはない。さらに、半導体装置の動作時には、内部回路２１と第１の内部電源線５０５が接続されるため、外部電源線３０１を介して安定回路２３にノイズが伝播することも考えられる。しかし、この場合には、ＤＣ−ＤＣコンバータ４０１および微小電流用ＤＣ−ＤＣコンバータ５０１がフィルタとして働き、ノイズを吸収するため、安定回路２３にノイズが伝播する可能性は低くなる。
【０１０９】
なお、本実施例においては、内部電源電位を発生する回路として、ＤＣ−ＤＣコンバータ４０１、微小電流用ＤＣ−ＤＣコンバータ５０１を用いているが、これらに限らず内部電位を発生するような回路であれば、他の回路でもよい。たとえば、昇圧電位発生回路、基板バイアス回路および１／２Ｖｃｃ発生回路などである。
【０１１０】
（第７の実施例）
図１５は、本発明の第７の実施例による半導体装置を示す概略ブロック図である。
【０１１１】
図１５において、本発明の第７の実施例による半導体装置は、ＤＣ−ＤＣコンバータ４０１、微小電流用ＤＣ−ＤＣコンバータ５０１、内部回路２１、安定回路２３、ローパスフィルタ（ＬＰＦ）１０７、外部電源線３０１、第１の内部電源線６０１、第２の内部電源線６０３、第３の内部電源線６０５および内部ＧＮＤ線３０９を含む。なお、図１４と同一の部分については同じ参照符号を付し、その説明を適宜省略する。
【０１１２】
ローパスフィルタ（ＬＰＦ）１０７は、第２の実施例によるローパスフィルタ（ＬＰＦ）１０７と同様である。半導体装置が動作状態にあるときは、内部回路２１には第１の内部電源線６０１を介してＤＣ−ＤＣコンバータ４０１から第１の内部電源電位が供給される。さらに、安定回路２３には、第１の内部電源線６０１、第２の内部電源線６０３および第３の内部電源線６０５を介して、ＤＣ−ＤＣコンバータ４０１から第１の内部電源電位が供給される。なお、この場合には、第３の内部電源線６０５に設けられたローパスフィルタ１０７を介して安定回路２３に第１の内部電源電位が供給されることになる。
【０１１３】
さらに、微小電流用ＤＣ−ＤＣコンバータ５０１は、第２の内部電源線６０３を介して安定回路２３に第２の内部電源電位を供給する。また、微小電流用ＤＣ−ＤＣコンバータ５０１は、第２の内部電源線６０３、第３の内部電源線６０５および第１の内部電源線６０１を介して内部回路２１に第２の内部電源電位を供給する。
【０１１４】
なお、微小電流用ＤＣ−ＤＣコンバータ５０１から供給される第２の内部電源電位は第３の内部電源線６０５に設けられたローパスフィルタ１０７を介して内部回路２１に供給されることになる。半導体装置が待機状態にあるときは、ＤＣ−ＤＣコンバータ４０１は非活性状態にされる。
【０１１５】
このように本発明の第７の実施例による半導体装置においては、第３の内部電源線６０５にローパスフィルタ１０７を設けている。このため、内部回路２１の動作に伴い発生したノイズは、第３の内部電源線６０５を伝播する際にローパスフィルタ１０７によって吸収され、安定回路２３にノイズが伝播する可能性は低くなる。
【０１１６】
さらに、本実施例においては、図１４に示した第６の実施例のようにスイッチ５０３の切換によって安定回路２３へ伝播するノイズを減少させるのではなく、内部回路２１と安定回路２３の間に設けられたローパスフィルタ１０７によって安定回路２３へ伝播するノイズを減少させている。このため、図１４に示した第６の実施例のようにスイッチ５０３の切換において発生するノイズを考慮する必要がなくなる。
【０１１７】
なお、本実施例においては、内部電源電位を発生する回路として、ＤＣ−ＤＣコンバータ４０１、微小電流用ＤＣ−ＤＣコンバータ５０１を用いているが、これらに限らず内部電位を発生するような回路であれば、他の回路でもよい。たとえば、昇圧電位発生回路、基板バイアス回路および１／２Ｖｃｃ発生回路などである。
【０１１８】
（第８の実施例）
図１６は、本発明の第８の実施例による半導体装置を示す概略ブロック図である。
【０１１９】
図１６において本発明の第８の実施例による半導体装置は、第１のコンパレータ７０１、第２のコンパレータ７０５、ＰＭＯＳトランジスタ７０３，７０７、スイッチ７０９、センス系回路７１１、１／２Ｖｃｃ発生回路７１３、外部電源線３０１、基準電位供給線７１５、第１の内部電源線７１７および第２の内部電源線７１９を含む。
【０１２０】
本実施例においては、ダイナミックランダムアクセスメモリ（以下、「ＤＲＡＭ」という）のメモリセルアレイを駆動する場合について考える。ＤＲＡＭの場合、最近では、外部電源電位（外部Ｖｃｃ）を、コンパレータとＰＭＯＳドライバを用いたＤＣ−ＤＣコンバータよりなる内部電源電位降下回路を用いてチップ内部の電源電位を外部電源電位に比べて低下させている。
【０１２１】
図１６においては、第１のコンパレータ７０１は、基準電位供給線７１５の基準となる電位レベルと第１の内部電源線７１７の電位レベルとを比較する。そして、その比較結果に基づき、ＰＭＯＳトランジスタ７０３のオン・オフを制御し、外部電源線３０１から供給される外部電源電位を降圧する。ここで、第１のコンパレータ７０１およびＰＭＯＳトランジスタ７０３は、半導体装置のアクティブ用の内部電源電位降下回路（ＶＤＣ）を構成する。
【０１２２】
第２のコンパレータ７０５は、基準電位供給線７１５から供給される基準となる電位のレベルと第２の内部電源線７１９の電位レベルとを比較する。そして、その比較結果に基づいて、ＰＭＯＳトランジスタ７０７のオン・オフを制御し、外部電源線３０１から供給される外部電源電位を降圧する。ここで、第２のコンパレータ７０５およびＰＭＯＳトランジスタ７０７は、半導体装置のスタンドバイ用の内部電源電位降下回路（ＶＤＣ）を構成する。
【０１２３】
図１６においては、内部電源電位降下回路によって、外部電源電位を降圧した内部電源電位を用いる回路例として、大電流をアクティブ期間に消費するセンス系回路７１１と、微小電流を定常的に消費する１／２Ｖｃｃ発生回路７１３を用いている。
【０１２４】
ここで、センス系回路７１１は、図示しないメモリセルからビット線に伝達された初期電荷を用いて、わずかに生じたビット線電位の変化を増幅する回路である。１／２Ｖｃｃ発生回路７１３は、半導体装置のスタンドバイ時にビット線を中間電位に保持するための電位を発生させる回路である。１／２Ｖｃｃ発生回路７１３は、半導体装置がスタンドバイ時に主に動作し、わずかであるが、常に電流を消費し続ける回路である。
【０１２５】
センス系回路７１１に接続された第１の内部電源線７１７と１／２Ｖｃｃ発生回路７１３に接続される第２の内部電源線７１９とは、スイッチ７０９を介して接続されている。スイッチ７０９は、ＰＭＯＳトランジスタであり、その一方の電極が第１の内部電源線７１７に接続され、他方の電極が第２の内部電源線７１９に接続される。スイッチ７０９を構成するＰＭＯＳトランジスタの制御電極には、半導体装置の活性化信号ＡＣＴが入力される。
【０１２６】
スイッチ７０９は、半導体装置のスタンドバイ時に活性化信号ＡＣＴを“Ｌ”レベルにすることで接続される。そして、スタンドバイ時には、第１のコンパレータ７０１およびＰＭＯＳトランジスタ７０３からなるアクティブ用の内部電源電位降下回路は非活性化される。したがって、センス系回路７１１および１／２Ｖｃｃ発生回路７１３には、第２のコンパレータ７０５およびＰＭＯＳトランジスタ７０７からなるスタンドバイ用の内部電源電位降下回路から発生される内部電源電位の供給を受けることになる。
【０１２７】
半導体装置のアクティブ時には、スイッチ７０９はオフしており、第１の内部電源線７１７と第２の内部電源線７１９は切離されている。このため、センス系回路７１１には、第１のコンパレータ７０１およびＰＭＯＳトランジスタ７０３からなるアクティブ用の内部電源電位降下回路から発生される内部電源電位の供給を受ける。一方、１／２Ｖｃｃ発生回路７１３は、第２のコンパレータ７０５およびＰＭＯＳトランジスタ７０７からなるスタンドバイ用の内部電源電位降下回路から発生される内部電源電位の供給を受けることになる。
【０１２８】
以上のように、本発明の第８の実施例による半導体装置においては、半導体装置のアクティブ時には、スイッチ７０９により、第１の内部電源線７１７と第２の内部電源線７１９とが切離されている。このため、センス系回路７１１の動作に伴うノイズが１／２Ｖｃｃ発生回路７１３に伝播する可能性は低くなる。
【０１２９】
さらに、本実施例の他の適用例について説明する。半導体装置が高速モードにあるときには（センス系回路７１１が大きいノイズを発生するとき）、スイッチ７０９はオフになり第１の内部電源線７１７と第２の内部電源線７１９とを切離す。この場合にはセンス系回路７１１には第１のコンパレータ７０１およびＰＭＯＳトランジスタ７０３からなる高速モード用の内部電源電位降下回路から発生される内部電源電位の供給を受ける。１／２Ｖｃｃ発生回路７１３は、第２のコンパレータ７０５およびＰＭＯＳトランジスタ７０７からなる通常モード用の内部電源電位降下回路から発生される内部電源電位の供給を受ける。
【０１３０】
半導体装置が通常モードにあるときには（センス系回路７１１から発生するノイズが小さいとき）、スイッチ７０９はオンになり、第１の内部電源線７１７と第２の内部電源線７１９とは接続される。この場合には、センス系回路７１１および１／２Ｖｃｃ発生回路７１３には、第１のコンパレータ７０１およびＰＭＯＳトランジスタ７０３からなる内部電源電位降下回路から発生される内部電源電位と第２のコンパレータ７０５およびＰＭＯＳトランジスタ７０７からなる内部電源電位降下回路から発生される内部電源電位とが供給されることになる。
【０１３１】
このように、本発明の第８の実施例においては、センス系回路７１１がノイズを多く発生する高速モードにあるときに、第１の内部電源線７１７と第２の内部電源線７１９とを切離す。このため、センス系回路７１１に基づくノイズが、１／２Ｖｃｃ発生回路７１３に伝播する可能性は低くなる。
【０１３２】
図１７は、本発明の第８の実施例による半導体装置の変更例を示す概略ブロック図である。
【０１３３】
図１７に示した第８の実施例による変更例は、図１６に示した第８の実施例の構成に抵抗７２１を加えたものである。したがって、図１６と同一の部分については、同一の参照符号を付し、その説明を適宜省略する。
【０１３４】
半導体装置は、動作状態または高速モードにあるときには、スイッチ７０９がオフになる。しかし、スイッチ７０９に並列に抵抗７２１が接続されているため、第１の内部電源線７１７と第２の内部電源線７１９とは完全には切離されていない。この場合には、抵抗７２１およびその寄生容量がフィルタとして働く。
【０１３５】
以上のように本発明の第８の実施例による半導体装置の変更例においては、センス系回路７１１が動作状態または高速モードにあるときに発生するノイズは１／２Ｖｃｃ発生回路７１３に伝播する際にフィルタとして働く抵抗７２１およびその寄生容量によって吸収される。このため、１／２Ｖｃｃ発生回路７１３に伝播するノイズは小さくなる。
【０１３６】
図１８は、本発明の第８の実施例による半導体装置の他の変更例を示す概略ブロック図である。
【０１３７】
図１８に示した第８の実施例の他の変更例は、図１７に示した第８の実施例の変更例の構成に、抵抗７２９、スイッチ７３１、第３のコンパレータ７２３、ＰＭＯＳトランジスタ７２５、第３の内部電源線７３３およびセンス系回路７２７を加えたものである。したがって、図１７と同一の部分には、同一の参照符号を付し、その説明を適宜省略する。
【０１３８】
第３のコンパレータ７２３およびＰＭＯＳトランジスタ７２５は、半導体装置のアクティブ用の内部電源電位降下回路を構成する。
【０１３９】
第２のコンパレータ７２３は、基準電位供給線７１５から供給された基準電位のレベルと第３の内部電源線７３３の電位レベルとを比較する。そして、その比較結果に基づいて、ＰＭＯＳトランジスタ７２５のオン・オフを制御し、外部電源線３０１から供給される外部電源電位を降圧して内部電源電位を発生する。
【０１４０】
スイッチ７３１は、スイッチ７０９と同様に、半導体装置が待機状態または通常モードにあるときに、その制御電極に入力される半導体装置の活性化信号ＡＣＴを“Ｌ”レベルにすることでオンにされる。
【０１４１】
なお、この場合には、第３のコンパレータ７２３およびＰＭＯＳトランジスタ７２５からなるアクティブ用の内部電源電位降下回路は非活性化される。
【０１４２】
すなわち、半導体装置が待機状態または通常モードにあるときは、スイッチ７０９およびスイッチ７３１がオンになり、第１の内部電源線７１７と第２の内部電源線７１９、第２の内部電源線７１９と第３の内部電源線７３３は接続される。
【０１４３】
さらに、第１のコンパレータ７０１およびＰＭＯＳトランジスタ７０３からなる内部電源電位降下回路と第３のコンパレータ７２３およびＰＭＯＳトランジスタ７２５からなる内部電源電位降下回路は非活性の状態にある。このため、センス系回路７１１、センス系回路７２７および１／２Ｖｃｃ発生回路７１３には、第２のコンパレータ７０５およびＰＭＯＳトランジスタ７０７からなる内部電源電位降下回路から発生される内部電源電位の供給を受けることになる。なお、センス系回路７２７は、センス系回路７１１と同様である。
【０１４４】
半導体装置が動作状態または高速モードにあるときは、スイッチ７０９およびスイッチ７３１がオフになる。しかし、スイッチ７０９およびスイッチ７３１にはそれぞれ並列に抵抗７２１および抵抗７２９が接続されているため、第１の内部電源線７１７と第２内部電源線７１９、第２の内部電源線７１９と第３の内部電源線７３３は完全には切離されていない。したがって、抵抗７２１およびその寄生容量と抵抗７２９およびその寄生容量とがフィルタとして働くことになる。
【０１４５】
このため、半導体装置が動作状態または高速モードにあるときに、センス系回路７１１から発生したノイズは１／２Ｖｃｃ発生回路７１３に伝播する際に抵抗７２１およびその寄生容量からなるフィルタに吸収されることになる。また、センス系回路７２７から発生したノイズは、１／２Ｖｃｃ発生回路７１３に伝播する際に、抵抗７２９およびその寄生容量からなるフィルタに吸収されることになる。
【０１４６】
以上のように、本発明の第８の実施例の他の変更例においては、半導体装置が動作状態または高速モードにあるときに、スイッチ７０９、７３１をオフにすることにより、抵抗７２１，７２９およびその寄生容量がフィルタとして働くため、１／２Ｖｃｃ発生回路７１３に伝播するノイズは小さくなる。
【０１４７】
さらに、半導体装置が待機状態または通常モードにあるときは、スイッチ７０９およびスイッチ７３１がともにオンになるため、センス系回路７１１とセンス系回路７２７とで、第２のコンパレータ７０５およびＰＭＯＳトランジスタ７０７からなる、スタンドバイ用または通常モード用の内部電源電位降下回路を共有することができる。
【０１４８】
このため、センス系回路７１１およびセンス系回路７２７のそれぞれにスタンドバイ用または通常モード用の内部電源電位降下回路が設けられる場合に比べ、半導体装置のスタンドバイ期間または通常モード期間での消費電流を抑制することが可能になる。
【０１４９】
なお、抵抗７２１および抵抗７２９を外すことによっても１／２Ｖｃｃ発生回路７１３が受けるノイズの影響を小さくすることができる。また、半導体装置が待機状態あるいは通常モードにあるときには、センス系回路７１１およびセンス系回路７２７でスタンドバイ用または通常モード用の内部電源電位降下回路を共有でき、半導体装置のスタンドバイ期間または通常モード期間での消費電流を抑制することが可能になる。
【０１５０】
（第９の実施例）
本実施例は、ＤＲＡＭのメモリセルアレイを駆動する場合について考えている。
【０１５１】
図１９は、本発明の第９の実施例による半導体装置を示す概略ブロック図である。
図１９において、本発明の第９の実施例による半導体装置８００は、アクティブ用内部電源電位降下回路（ＶＤＣ）８０１，８０７、スタンドバイ用内部電源電位降下回路（ＶＤＣ）８０３、１／２Ｖｃｃ発生回路８０５，８０９、スイッチ８１１，８１５，８１３、センス系回路８１７，８１９，８２１，８２３、第１の内部電源線８２５、第２の内部電源線８２７および第３の内部電源線８２９を含む。
【０１５２】
センス系回路８１７，８１９，８２１，８２３は、図１６のセンス系回路７１１と同様である。アクティブ用ＶＤＣ８０１，８０７は、図１６の第１のコンパレータ７０１およびＰＭＯＳトランジスタ７０３からなるアクティブ用の内部電源電位降下回路と同様である。スタンドバイ用ＶＤＣ８０３は、図１６に示した、第２のコンパレータ７０５およびＰＭＯＳトランジスタ７０７からなるスタンドバイ用の内部電源電位降下回路と同様である。１／２Ｖｃｃ発生回路８０５，８０９は、図１６に示した１／２Ｖｃｃ発生回路７１３と同様である。スイッチ８１１，８１５，８１３は、図１６に示したスイッチ７０９と同様である。この場合、スイッチ８１１，８１５，８１３の両端に並列に抵抗を接続することもできる。
【０１５３】
半導体装置が動作状態にあるときには、スイッチ８１１，８１５，８１３をオフにする。これにより、第２の内部電源線８２７と第１の内部電源線８２５とが切離される。また、第１の内部電源線８２５と第３の内部電源線８２９は切離される。このため、センス系回路８１７，８１９には、アクティブ用ＶＤＣ８０１から内部電源電位が供給される。センス系回路８２１，８２３には、アクティブ用ＶＤＣ８０７から内部電源電位が供給される。
【０１５４】
半導体装置がスタンドバイ状態にあるときには、スイッチ８１１，８１５，８１３はオンになる。これにより第１の内部電源線８２５と第２の内部電源線８２７は接続される。また第１の内部電源線８２５と第３の内部電源線８２９は接続される。そして、アクティブ用ＶＤＣ８０１，８０７は、非活性化状態になるため、センス系回路８１７，８１９，８２１，８２３および１／２Ｖｃｃ発生回路８０５，８０９には、スタンドバイ用ＶＤＣ８０３から内部電源電位が供給されることになる。なお、半導体装置が動作状態にあるときには、スタンドバイ用ＶＤＣ８０３は、１／２Ｖｃｃ発生回路８０５，８０９に内部電源電位を供給する。
【０１５５】
以上のように本発明の第９の実施例による半導体装置においては、半導体装置が動作状態にあるときにスイッチ８１１，８１５，８１３をオフにする。このため、半導体装置の動作時にセンス系回路８１７，８１９，８２１，８２３から発生されるノイズが１／２Ｖｃｃ発生８０５，８０９に伝播する可能性が低くなる。
【０１５６】
さらに、半導体装置のスタンドバイ時においては、センス系回路８１７、センス系回路８１９、センス系回路８２１およびセンス系回路８２３でスタンドバイ用ＶＤＣ８０３を共有できる。このため、センス系回路８１７、センス系回路８１９、センス系回路８２１およびセンス系回路８２３の各々にスタンドバイ用ＶＤＣが設けられている場合に比べ、スタンドバイ期間での消費電流を抑制することが可能になる。
【０１５７】
ここで、スイッチ８１５およびスイッチ８１３を設けずに、第１の内部電源線８２５と第３の内部電源線８２９とを接続しておくこともできる。この場合においても、図１９の半導体装置と同様の効果を奏する。
【０１５８】
なお、第８の実施例において説明したと同様にして、半導体装置８００の状態が、高速モードまたは通常モードにあるときにおいても、本実施例は適用できる。
【０１５９】
（第１０の実施例）
図２０は、本発明の第１０の実施例による半導体装置を示す概略ブロック図である。
【０１６０】
図２０において、本発明の第１０の実施例による半導体装置は、図１９に示す第９の実施例による半導体装置の構成に、外部リード１００１、内部リード１００３、基準電位発生回路１０１３、ワイヤ１００５，１００７，１００９およびパッド１０１１を加えたものである。したがって、図１９と同一の部分については、同一の参照符号を付し、その説明を適宜省略する。
【０１６１】
図２０において、電源用の外部リード１００１からワイヤ１００５およびパッド１０１１を介してアクティブ用ＶＤＣ８０１に外部から電源電位を供給する。図２０においては、説明を容易にするために、他の電源や制御信号に関係する外部リードは図示していない。
【０１６２】
図２０を参照して、基準電位発生回路１０１３などのノイズを嫌うアナログ的動作を行なう回路への電源電位の供給を、センス系回路８１７，８１９，８２１，８２３などの通常の回路が接続されるアクティブ用ＶＤＣ８０１と同一の電源線を利用してしまうとセンス系回路８１７，８１９，８２１，８２３などの通常の回路が動作する際のノイズが、基準電位発生回路１０１３（ノイズを嫌うアナログ的動作を行なう回路）に伝達されてしまい、基準電位発生回路１０１３が誤動作を起こしてしまう可能性がある。たとえば、外部リード１００１から直接ワイヤで基準電位発生回路１０１３に電源電位を供給する場合などである。
【０１６３】
そこで、本実施例においては、外部リード１００１とは異なる内部リード１００３を用い、基準電位発生回路１０１３（アナログ的動作を行なう回路）は、内部リード１００３を介して外部からの電源電位の供給を受けるように構成する。外部リード１００１のような通常のリードは、パッケージの外部に出ており、外部との電圧のやりとりを行なうものである。しかし、内部リード１００３は、パッケージの外部には出ていない。内部リード１００３は、もともとの金型中での支持台の切断部断面がパッケージの外部に露出することはあっても、信号や電源電位を内部に伝達させるための機能として、外部と接続する部分を持っていないことを特徴とする。
【０１６４】
外部リード１００１と内部リード１００３はワイヤ１００７で接続されている。内部リード１００３は基準電位発生回路１０１３とワイヤ１００９で接続されている。すなわち、電源電位は、外部リード１００１から、ワイヤ１００７、内部リード１００３およびワイヤ１００９を介して基準電位発生回路１０１３に伝達されることになる。
【０１６５】
ここで、センス系回路８１７，８１９の動作に伴うノイズは、アクティブ用ＶＤＣ８０１、パッド１０１１およびワイヤ１００５を介して外部リード１００１まで伝達される。そして、このノイズは、基準電位発生回路１０１３に到達するまでに、２つのワイヤ１００７、１００９を通らなければならない。この場合に、ワイヤ１００７、１００９には、インダクタンス成分（Ｌ成分）と容量成分（Ｃ成分）が寄生しており、このインダクタンス成分と容量成分とでフィルタの役目を果たし、ノイズは、この部分で減衰される。
【０１６６】
通常のリードである外部リード１００１からワイヤ１００５を介して内部回路へ、アクティブ用ＶＤＣ８０１に電源電位が供給されている。本実施例においては、外部リード１００１などの通常のリードとは異なる他のリード、すなわち、内部リード１００３を設けており、電源電位は、２つのワイヤ１００７，１００９および内部リード１００３を介して内部回路である基準電位発生回路１０１３に供給されている。
【０１６７】
以上のように、本発明の第１０の実施例による半導体装置においては、外部リード１００１などの通常のリードとは異なる内部リード１００３を設け、複数のワイヤ１００７，１００９および内部リード１００３を介して、ノイズの影響を受けやすい基準電位発生回路１０１３に電源電位が供給される。
【０１６８】
このため、センス系回路８１７，８１９，８２１，８２３の動作に伴うノイズは、外部リード１００１に到達した後、複数の経路を通ってノイズの影響を受ける基準電位発生回路１０１３に伝達されることになり、この間に、ノイズは減少する。さらに、ワイヤ１００７，１００９がフィルタとして働き、ノイズはこれらによってノイズの影響を受けやすい基準電位発生回路１０１３に到達する前に減衰される。また、本実施例は、第９の実施例と同様の効果を奏する。
【０１６９】
なお、本実施例において、外部から電源電位の伝達手段について説明したが、本実施例は、接地電位や通常の制御信号などに対しても用いることができる。さらに、本実施例においては２つのワイヤ１００７，１００９と１つの内部リード１００３により外部リード１００１から電源電位を供給するが、これより多い内部フレームまたはワイヤを介して基準電位発生回路などのノイズの影響を受けやすい内部回路に電源電位を伝達してもよい。また、内部リード１００３に代えて、パッケージ用の配線を用いることもできる。
【０１７０】
（第１１の実施例）
図２１は、本発明の第１１の実施例による半導体装置を示す概略ブロック図である。
【０１７１】
図２１において、本発明の第１１の実施例による半導体装置は、図１９の第９の実施例による半導体装置の構成に、内部リード９０１およびワイヤ９０３，９０５，９０７を加えたものである。したがって、図１９と同一の部分については、同一の参照符号を付し、その説明を適宜省略する。
【０１７２】
図２１においては、外部からの信号を入力するリードは図示していない。一般的に、内部電源電位降下回路（ＶＤＣ）などの内部電位発生回路で発生された内部電源電位は、アルミ配線を介して半導体装置内部の回路に伝達される。しかし、このアルミ配線のみで伝達を行なう場合には、抵抗が大きくなり、内部電源電位の供給源から離れた末端の方では電源インピーダンスが高くなり、内部電源電位を受ける回路の正常な動作が期待できなくなる場合がある。
【０１７３】
そこで、本実施例においては、図２１に示すように、アクティブ用ＶＤＣ８０１で発生された内部電源電位をワイヤ９０３を介して内部リード９０１に伝達する。そして、内部リード９０１からワイヤ９０７，９０５によりセンス系回路８１７に電源電位を供給する。なお、内部リード９０１は、図２０に示した内部リード１００３と同様である。また、内部リード９０１は、アルミ配線より太く、抵抗は小さくなっている。
【０１７４】
以上のように、本発明の第１１の実施例においては、アルミ配線より抵抗の小さい内部リード９０１を介して、内部電源電位をセンス系回路８１７に供給している。このため、内部電源電位を発生するアクティブ用ＶＤＣ８０１から離れた回路に内部電源電位を供給する場合においても、その電位降下は小さくなり、内部電源電位の供給を受けた回路を正常に動作させることができる。また、本実施例は、第９の実施例と同様の効果を奏する。
【０１７５】
図２２は、本発明の第１１の実施例による半導体装置の変更例を示す概略ブロック図である。
【０１７６】
図２２において、図２１と異なる点は、アクティブ用ＶＤＣ８０１と内部リード９０１との接続手段およびセンス系回路８１７と内部リード９０１との接続手段である。すなわち、図２１において、アクティブ用ＶＤＣ８０１と内部リード９０１とはワイヤ９０３により接続されているのに対し、図２２においては、インターコネクト９０９で接続されている。また、図２１において、内部リード９０１とセンス系回路８１７とはワイヤ９０５，９０７で接続されているのに対し、図２２においては、インターコネクト９１１，９１３によって接続されている。したがって、図２１と同一の部分については同じ参照符号を付し、その説明を適宜省略する。
【０１７７】
アクティブ用ＶＤＣ８０１から発生した内部電源電位は、インターコネクト９０９を介して内部リード９０１に伝達される。さらに、内部リード９０１に伝達された内部電源電位は、インターコネクト９１１，９１３を介してセンス系回路８１７に伝達される。ここで、図示しないが、内部リード９０１はチップ上のパッドと、バンプにより接続されている。なお、バンプは、はんだなどの導電材料である。インターコネクト９０９，９１１，９１３は、上層と下層を接続する手段であり、アルミ材料を用いている。
【０１７８】
以上のように、本発明の第１１の実施例の変更例においては、アルミ配線より抵抗の小さい内部リード９０１を介してアクティブ用ＶＤＣ８０１から発生される内部電源電位をセンス系回路８１７の末端部に供給している。このため、アクティブ用ＶＤＣ８０１から離れた、センス系回路８１７の末端部分においても、内部電源電位の電位降下を小さくすることができ、センス系回路８１７の誤動作を防止できる。また、本実施例は、第９の実施例と同様の効果を奏する。
【０１７９】
なお、アクティブ用ＶＤＣ８０１と内部リード９０１との接続およびセンス系回路８１７と内部リード９０１の接続には、インターコネクト９０９，９１１，９１３を用いたが、バンプにより接続することもできる。
【０１８０】
図２３は、第１１の実施例による半導体装置の他の変更例を示す概略ブロック図である。
【０１８１】
図２３において、第１１の実施例の他の変更例は、図１９に示した第９の実施例の構成に、内部リード９０１，９１９，９２１、アルミ配線９２３、内部回路９１７、インターコネクト９０９，９１３，９１１，９２５，９２７，９２９およびバンプ９１５を加えたものである。したがって、図１９と同一の部分については、同一の参照符号を付し、適宜その説明を省略する。
【０１８２】
内部リード９０１は、チップ上のパッドと、バンプ９１５を用いて接続されている。バンプ９１５は、はんだなどの導電材料である。なお、他の内部リード９１９，９２１も図示しないが、チップ上のパッドと、バンプにより接続されている。
【０１８３】
アクティブ用ＶＤＣ８０１と内部リード９０１はインターコネクト９０９により接続される。内部リード９０１とセンス系回路８１７はインターコネクト９１１，９１３により接続される。内部リード９０１とアルミ配線９２３はインターコネクト９２５により接続される。アルミ配線９２３と内部リード９１９はインターコネクト９２７により接続される。
【０１８４】
内部リード９１９と内部回路９１７は、インターコネクト９２９により接続される。なお、内部リード９０１、内部リード９１９および内部リード９２１は同じ層に設けられており、内部リード９２１と内部リード９０１，９１９との接触を避けるために、内部リード９０１と内部リード９１９とは、これらと違う層に設けられたアルミ配線９２３を介して接続される。
【０１８５】
アクティブ用ＶＤＣ８０１から発生された内部電源電位は、インターコネクト９０９を介して内部リード９０１に伝達される。さらに内部電源電位は、インターコネクト９１１，９１３を介してセンス系回路８１７に供給される。また、内部電源電位は、インターコネクト９２５、アルミ配線９２３およびインターコネクト９２７を介して内部リード９１９に伝達される。そして、内部電源電位は、内部リード９１９からインターコネクト９２９を介して内部回路９１７に供給される。
【０１８６】
ここで、内部リード９０１，９１９，９２１は、図２０に示した内部リード１００３と同様のものである。インターコネクト９０９，９１１，９１３，９２５，９２７，９２９は、上層と下層を接続する手段であり、図２２に示したインターコネクト９０９，９１１，９１３と同様である。
【０１８７】
以上のように第１１の実施例の他の変更例においては、アルミ配線より抵抗の小さい内部リード９０１，９１９を用いて、アクティブ用ＶＤＣ８０１から発生される内部電源電位をセンス系回路８１７および内部回路９１７に供給する。
【０１８８】
このため、内部電源電位の供給源であるアクティブ用ＶＤＣ８０１から離れたセンス系回路８１７の末端部や内部回路９１７に内部電源電位を供給する場合においても、電位降下は小さく、センス系回路８１７や内部回路９１７の誤動作を防止することができる。また、本実施例は、第９の実施例と同様の効果を奏する。
【０１８９】
なお、内部リード９０１，９１９，９２１に代えて、パッケージ用の配線を用いることもできる。インターコネクト９０９，９１３，９１１，９２５，９２７，９２９の代わりにバンプを用いることもできる。
【０１９０】
（第１２の実施例）
図２４は、本発明の第１２の実施例による半導体装置を示す概略ブロック図である。
【０１９１】
図２４において、第１２の実施例による半導体装置は、図１９に示した第９の実施例による半導体装置の構成に、外部リード１００１，１１０１、内部リード１１０３，１１０５、１／２Ｖｃｃ発生回路１１０７、基準電位発生回路１０１３，１１０９、フィルタ１１１１、ワイヤ１００５，１００７，１００９，１１１３，１１１７，１１１５，１１１９およびパッド１０１１を加えたものである。したがって、図１９と同一の部分については、同一の参照符号を付し、その説明を適宜省略する。
【０１９２】
外部リード１００１は、図２０の外部リード１００１と同様である。内部リード１１０３，１１０５は、図２０の内部リード１００３と同様である。基準電位発生回路１０１３，１１０９は、図２０の基準電位発生回路１０１３と同様である。１／２Ｖｃｃ発生回路１１０７は、１／２Ｖｃｃ発生回路８０５，８０９と同様である。外部リード１１０１は、外部リード１００１に与えられる外部電源電位とは異なる他の制御信号などを伝達するためのものである。
【０１９３】
外部リード１００１とアクティブ用ＶＤＣ８０１は、ワイヤ１００５およびパッド１０１１を介して接続される。内部リード１１０３と外部リード１００１はワイヤ１００７により接続される。内部リード１１０３と基準電位発生回路１０１３は、ワイヤ１００９およびパッド１０１１を介して接続される。内部リード１１０３とフィルタ１１１１は、ワイヤ１１１３およびパッド１０１１を介して接続される。フィルタ１１１１と内部リード１１０５は、ワイヤ１１１７およびパッド１０１１を介して接続される。内部リード１１０５と基準電位発生回路１１０９はワイヤ１１１９およびパッド１０１１を介して接続される。内部リード１１０３と１／２Ｖｃｃ発生回路１１０７はワイヤ１１１５およびパッド１０１１を介して接続される。
【０１９４】
外部リード１００１からワイヤ１００７を介して外部電源電位の供給を受けた内部リード１１０３が基準電位発生回路１０１３や１／２Ｖｃｃ発生回路１１０７などの所望の回路に対して電位供給を行なうためには、外部リード１１０１を乗越えて通過する必要が生じる。すなわち、外部リード１００１と同じ層に設けられる外部リード１１０１と、内部リード１１０３とが重なるように設けられることになる。
【０１９５】
この場合に、外部リード１１０１と内部リード１１０３とが重なった部分で接触して誤動作を起こさないために、内部リード１１０３と外部リード１１０１との間に絶縁性のフィルムを挿入する。または、外部リード１１０１と内部リード１１０３との間に空間を設けて、その空間に絶縁性の樹脂などを充填するなどして接触しないようにする。このように、本実施例においては、外部リード１１０１と内部リード１１０３は、絶縁性のフィルムなどを介して異なる層に設けられる。
【０１９６】
また内部リード１１０３は、ａの部分を基準として複数の部分ｂ，ｃ，ｄに枝別れしている。さらに、内部リード１１０３は、枠状に形成されている。すなわち、内部リード１１０３は、編み目状に形成される。
【０１９７】
外部リード１００１に供給される外部電源電位は、ワイヤ１００７を介して内部フレーム１１０３に伝達される。そして、電源電位は、ワイヤ１００９およびパッド１０１１を介して内部フレーム１１０３から基準電位発生回路１０１３に供給される。
【０１９８】
電源電位はさらに、内部リード１１０３から１／２Ｖｃｃ発生回路１１０７へ、ワイヤ１１１５およびパッド１０１１を介して供給される。電源電位は、内部リード１１０３からワイヤ１１１３、フィルタ１１１１、パッド１０１１およびワイヤ１１１７を介して内部リード１１０５に供給される。そして、電源電位は、内部リード１１０５から基準電位発生回路１１０９へ、ワイヤ１１１９およびパッド１０１１を介して供給される。なお、内部リード１１０５は、外部リード１１０１と同じ層に設けてもよいし、内部リード１１０３と同じ層に設けてもよい。
【０１９９】
以上のように、本発明の第１２の実施例による半導体装置においては、外部リード１１０１と内部リード１１０３とが異なる層に設けられている。このため、外部リード１１０１または内部リード１１０３の形状の自由度が大きくなる。また、図２４においては、外部リード１１０１を下層に、内部リード１１０３を上層に設けているが、この上下関係は逆であってもよい。さらに、外部からの信号を入力する外部リード１１０１同士においても、上層であったり、下層であったりしても構わない。このように上層および下層を問わず外部リード１１０１同士をランダムに設けることによっても、さらに、外部リード１１０１および内部リード１１０３の形状の自由度が向上することになる。
【０２００】
また、本発明の第１２の実施例においては、アルミ配線より抵抗の大きい内部リード１１０３，１１０５を介して、基準電位発生回路１０１３，１１０９および１／２Ｖｃｃ発生回路１１０７に電源電位を供給している。そのため、電源電位の供給源である外部リード１００１から基準電位発生回路１０１３，１１０９および１／２Ｖｃｃ発生回路１１０７が離れていても、それらに到達するまでの電位降下は小さく、基準電位発生回路１０１３，１１０９および１／２Ｖｃｃ発生回路１１０７が誤動作を起こすのを防止できる。
【０２０１】
さらに、本発明の第１２の実施例においては、外部リード１００１から基準電位発生回路１０１３に電源電位が供給される間に、ワイヤ１００７、内部リード１１０３およびワイヤ１１０９を介している。このため、センス系回路８１７，８１９の動作に伴うノイズは、これらの複数の経路を通過する間に減少する。
【０２０２】
さらに、ワイヤ１００７，１００９は、インダクタンス成分と容量成分からなるフィルタとして働くため、ワイヤ１００７，１００９によっても基準電位発生回路１０１３に伝播されるノイズは減少される。このことは、１／２Ｖｃｃ発生回路１１０７および基準電位発生回路１１０９に伝播するノイズについても同様のことが言える。
【０２０３】
基準電位発生回路１１０９に外部リード１００１から電源電位が供給される際にはさらに、フィルタ１１１１を介している。このため、フィルタ１１１１がノイズを吸収し、基準電位発生回路１１０９へ伝播するノイズはさらに小さくなる。また、本実施例は、第９の実施例と同様の効果を奏する。
【０２０４】
図２５は、本発明の第１２の実施例による半導体装置の変更例を示す概略ブロック図である。
【０２０５】
図２５において、第１２の実施例の変更例は、図１９に示した第９の実施例による半導体装置の構成に、外部リード１００１，１２１１，１２１３，１２３３、第１の内部リード１２１５、第２の内部リード１２１７、ワイヤ１００５，１２１９，１２２９，１２２３，１２２１，１２３１，１２２７，１２２５およびパッド１０１１を加えたものである。したがって、図１９と同一の部分については、同一の参照符号を付し、その説明を適宜省略する。
【０２０６】
第１の内部リード１２１５および第２の内部リード１２１７は、図２０の内部リード１００３と同様である。外部リード１００１，１２３３は、図２０の外部リード１００１と同様である。外部リード１２１１，１２１３は、図２４の外部リード１１０１と同様である。
【０２０７】
アクティブ用ＶＤＣ８０１と外部リード１００１は、ワイヤ１００５およびパッド１０１１を介して接続される。アクティブ用ＶＤＣ８０１と第１の内部リード１２１５は、パッド１０１１およびワイヤ１２１９を介して接続される。第１の内部リード１２１５とセンス系回路８１７はワイヤ１２２３およびパッド１０１１を介して接続される。複数の外部リード１２１１の各々は、チップ上の複数のパッド１０１１の各々とワイヤ１２２９によって接続される。
【０２０８】
外部リード１２３３とアクティブ用ＶＤＣ８０７はワイヤ１２２５およびパッド１０１１によって接続される。アクティブ用ＶＤＣ８０７と第２の内部リード１２１７はワイヤ１２２７およびパッド１０１１を介して接続される。第２の内部リード１２１７とセンス系回路８２１は、ワイヤ１２２１およびパッド１０１１を介して接続される。複数の外部リード１２１３の各々は、チップ上に設けられた複数のパッド１０１１の各々とワイヤ１２３１を介して接続される。
【０２０９】
外部リード１２１１と第１の内部リード１２１５は図２４に説明したと同様にして異なる層に設けられる。ここでは、外部リード１００１、１２１１は第１の層（下層）に設けられ、第１の内部リード１２１５は、第２の層（上層）に設けられている。外部リード１２１３、１２３３および第２の内部リード１２１７は、第１の層に設けられている。このため、複数の外部リード１２１３の各々とチップ上の複数のパッド１０１１とを接続するワイヤ１２３１は、第２の内部リード１２１７をまたいでいる。
【０２１０】
アクティブ用ＶＤＣ８０１で発生した内部電源電位は、ワイヤ１２１９および第１の内部リード１２１５を介して、センス系回路８１７に供給される。アクティブ用ＶＤＣ８０７から発生した内部電源電位は、ワイヤ１２２７、第２の内部リード１２１７およびワイヤ１２２１を介してセンス系回路８２１に供給されている。
【０２１１】
以上のように、第１２の実施例の変更例においては、複数の外部リード１２１１と第１の内部リード１２１５を異なる層に設けている。さらに、センス系回路８１７およびセンス系回路８２１はそれぞれ第１の内部リード１２１５および第２の内部リード１２１７を介して内部電源電位の供給を受ける。このため、第１２の実施例の変更例においても、第１２の実施例と同様の効果を奏することになる。
【０２１２】
図２６は、第１２の実施例による半導体装置の他の変更例を示す概略ブロック図である。
【０２１３】
図２６の第１２の実施例の他の変更例は、図２５に示した第１２の実施例の変更例の構成に、ワイヤ１２３７およびパッド１２３９を設けたものである。さらに、図２５の第１の内部リード１２１５に代えて、第１の内部リード１２３５を設けている。したがって、図２５と同一の部分については、同一の参照符号を付し、その説明は適宜省略する。
【０２１４】
第１の内部リード１２３５は、枠状に形成されている。また、図２５と同様に、複数の外部リード１２１１と第１の内部リード１２３５とは異なる層に設けられている。外部リード１２１１の隙間で、かつ、チップ上に設けられたパッド１０３９と第１の内部リード１２３５とはワイヤ１２３７によって接続される。
【０２１５】
以上のように、本発明の第１２の実施例の他の変更例においては、２次元的に広がる第１の内部リード１２３５の各面に、任意にワイヤを設けることができる。そのため、チップ上に任意に設けられたパッドとの接続が可能となり、チップ上の任意の点に内部電源電位の供給が可能となる。その他の効果は、図２５に示した第１２の実施例の変更例と同様である。
【０２１６】
（第１３の実施例）
図２７は、本発明の第１３の実施例によるフィルタの構成を詳細に示す回路図である。
【０２１７】
図２７において、第１３の実施例によるフィルタは、複数の第１のヒューズ１４１１、複数の抵抗１４１３、複数の第２のヒューズ１４１５および複数のキャパシタ１４１７を含む。なお、図２７のフィルタは、ローパスフィルタを構成している。
【０２１８】
複数の抵抗１４１３は直列に接続されている。複数の抵抗１４１３の各々に並列に第１のヒューズ１４１１が接続されている。複数の第２のヒューズ１４１５の各々と複数のキャパシタ１４１７の各々は、ノードＮと接地との間に直列に接続される。ノードＮは、直列に接続される複数の抵抗１４１３の一端に接続される。
【０２１９】
第１のヒューズ１４１１として、ポリシリコンなどを用いる。したがって、複数の抵抗１４１３の各々は、ポリシリコンなどからなる複数の第１のヒューズ１４１１の各々に接続されているため、複数の抵抗１４１３の各々は抵抗として作用しなくなっている。ポリシリコンなどからなる第１のヒューズ１４１１を、レーザなどにより溶断する。この溶断された第１のヒューズ１４１１に対応する抵抗１４１３は抵抗として作用することになる。すなわち、フィルタの全抵抗値は、溶断する第１のヒューズ１４１１の数で調節することができる。
【０２２０】
複数のキャパシタ１４１７の各々は、複数の第２のヒューズ１４１５の各々を介してノードＮに接続されており、この場合には、複数のキャパシタ１４１７の各々は、容量として作用している。ここで、複数の第２のヒューズ１４１５は、第１のヒューズ１４１１と同様にポリシリコンなどで構成される。レーザなどにより、ポリシリコンなどからなる第２のヒューズ１４１５を溶断する。
【０２２１】
この場合には、溶断された第２のヒューズ１４１５に対応するキャパシタ１４１７はノードＮと切離された状態になる。すなわち、その切離されたキャパシタ１４１７は、容量として作用しなくなる。これにより、フィルタの全容量値は、溶断する第２のヒューズの数で調節することができる。
【０２２２】
以上のように、本発明の第１３の実施例によるフィルタにおいては、複数の抵抗１４１３の各々に並列に複数の第１のヒューズ１４１１の各々が接続され、複数のキャパシタ１４１７の各々に、直列に複数の第２のヒューズ１４１５の各々が接続される。このため、第１のヒューズ１４１１または第２のヒューズ１４１５を溶断する数でフィルタ全体の抵抗値および容量値を調節することができる。
【０２２３】
この第１３の実施例によるフィルタは、図３、図７、図９、図１０、図１１、図１５、および図２４に記載されたローパスフィルタまたはフィルタとして用いることができる。
【０２２４】
なお、半導体装置のパッケージフレーム（リード）から、半導体装置の内部回路の、所定の電圧または所定の信号を受けるノードに至る経路において、第１〜第１３の実施例を任意に組合せて用いることができる。この場合には、各実施例の相乗的な効果が得られる。
【０２２５】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０２２６】
【図１】本発明の第１の実施例による半導体装置を示す概略ブロック図である。
【図２】本発明の第１の実施例による半導体装置の変更例を示す概略ブロック図である。
【図３】本発明の第２の実施例による半導体装置を示す概略ブロック図である。
【図４】図３に示したローパスフィルタ（ＬＰＦ）の詳細を示す回路図である。
【図５】図３の安定回路が受けるノイズを、ローパスフィルタを用いる場合と、用いない場合とで、比較して示す図である。
【図６】図５の線ａ１に示すノイズの周波数を変えていった場合の安定回路としての基準電位発生回路から発生される基準電位に乗ったノイズレベルを示す図である。
【図７】本発明の第２の実施例による半導体装置の変更例を示す概略ブロック図である。
【図８】一般的な半導体装置を示す概略ブロック図である。
【図９】本発明の第３の実施例による半導体装置を示す概略ブロック図である。
【図１０】本発明の第３の実施例による半導体装置の変更例を示す概略ブロック図である。
【図１１】本発明の第４の実施例による半導体装置を示す概略ブロック図である。
【図１２】一般的な半導体装置を示す概略ブロック図である。
【図１３】本発明の第５の実施例による半導体装置を示す概略ブロック図である。
【図１４】本発明の第６の実施例による半導体装置を示す概略ブロック図である。
【図１５】本発明の第７の実施例による半導体装置を示す概略ブロック図である。
【図１６】本発明の第８の実施例による半導体装置を示す概略ブロック図である。
【図１７】本発明の第８の実施例による半導体装置の変更例を示す概略ブロック図である。
【図１８】本発明の第８の実施例による半導体装置の他の変更例を示す概略ブロック図である。
【図１９】本発明の第９の実施例による半導体装置を示す概略ブロック図である。
【図２０】本発明の第１０の実施例による半導体装置を示す概略ブロック図である。
【図２１】本発明の第１１の実施例による半導体装置を示す概略ブロック図である。
【図２２】本発明の第１１の実施例による半導体装置の変更例を示す概略ブロック図である。
【図２３】本発明の第１１の実施例による半導体装置の他の変更例を示す概略ブロック図である。
【図２４】本発明の第１２の実施例による半導体装置を示す概略ブロック図である。
【図２５】本発明の第１２の実施例による半導体装置の変更例を示す概略ブロック図である。
【図２６】本発明の第１２の実施例による半導体装置の他の変更例を示す概略ブロック図である。
【図２７】本発明の第１３の実施例によるフィルタを詳細に示す回路図である。
【図２８】従来の半導体装置を示す概略ブロック図である。
【図２９】図２８の内部回路が動作したときに発生するノイズのレベルを示す図である。
【符号の説明】
【０２２７】
１  パッケージフレーム、３  ボンディングワイヤ、５，８００  半導体装置、７  ＧＮＤパッケージフレーム、９  ＧＮＤボンディングワイヤ、１１，１０１１，１０３９  パッド、１３，１０１，２１７，４０９，５０５，６０１，７１７，８２５  第１の内部電源線、１５，１０３，２１９，４１１，５０７，６０３，８２７  第２の内部電源線、１７  ＧＮＤパッド、１９，３０９  内部ＧＮＤ線、２１，２０９，３０５，９１７  内部回路、２３，２１１，３０７  安定回路、２５，１０９  第１の内部ＧＮＤ線、２７，１１１  第２の内部ＧＮＤ線、１０５，２２１，４１３，６０５，７３３，８２９  第３の内部電源線、１０７，１１４，２２７，２２９  ローパスフィルタ（ＬＰＦ）、１１３  第３の内部ＧＮＤ線、１０５，７２１，７２９，１４１３  抵抗、１０７，１４１７  キャパシタ、２０１，４０７，１５１１  内部電源線、２０３  ウェル、２０５，２０７  トランジスタ、２１３  内部回路用ウェル固定拡散層、２１５  安定回路用ウェル固定拡散層、２２３，２２５，４１９  第４の内部電源線、３０１  外部電源線、３０３  内部電位発生回路、３１１  第１の内部電位線、３１３  第２の内部電位線、３１５  第３の内部電位線、４０１  ＤＣ−ＤＣコンバータ、４０３，５０１  微小電流用ＤＣ−ＤＣコンバータ、４０５  外部ＧＮＤ線、４１５  第１の微小電流用ＤＣ−ＤＣコンバータ、４１７  第２の微小電流用ＤＣ−ＤＣコンバータ、５０３，７０９，７３１，８１１，８１３，８１５  スイッチ、７０１  第１のコンパレータ、７０３，７０７，７２５  ＰＭＯＳトランジスタ、７０５  第２のコンパレータ、７１１，７２７，８１７，８１９，８２１，８２３  センス系回路、７１３，８０５，８０９，１１０７  １／２Ｖｃｃ発生回路、７１５  基準電位供給線、７２３  第３のコンパレータ、８０１  アクティブ用内部電源電位降下回路（ＶＤＣ）、８０３  スタンドバイ用内部電源電位降下回路（ＶＤＣ）、９０１，９１９，９２１，１００３，１１０３，１１０５  内部リード、９０３，９０５，９０７，１００５，１００７，１００９，１１１３，１１１５，１１１７，１１１９，１２１９〜１２３１，１２３７  ワイヤ、９０９，９１１，９１３，９２５，９２７，９２９  インターコネクト、９１５  バンプ、９２３  アルミ配線、１００１，１１０１，１２１１，１２１３，１２３３  外部リード、１０１３，１１０９  基準電位発生回路、１１１１  フィルタ、１２１５，１２３５  第１の内部リード、１２１７  第２の内部リード、１４１１  第１のヒューズ、１４１５  第２のヒューズ。
【図１】
0004726756.tif 000002
【図２】
0004726756.tif 000003
【図３】
0004726756.tif 000004
【図４】
0004726756.tif 000005
【図５】
0004726756.tif 000006
【図６】
0004726756.tif 000007
【図７】
0004726756.tif 000008
【図８】
0004726756.tif 000009
【図９】
0004726756.tif 000010
【図１０】
0004726756.tif 000011
【図１１】
0004726756.tif 000012
【図１２】
0004726756.tif 000013
【図１３】
0004726756.tif 000014
【図１４】
0004726756.tif 000015
【図１５】
0004726756.tif 000016
【図１６】
0004726756.tif 000017
【図１７】
0004726756.tif 000018
【図１８】
0004726756.tif 000019
【図１９】
0004726756.tif 000020
【図２０】
0004726756.tif 000021
【図２１】
0004726756.tif 000022
【図２２】
0004726756.tif 000023
【図２３】
0004726756.tif 000024
【図２４】
0004726756.tif 000025
【図２５】
0004726756.tif 000026
【図２６】
0004726756.tif 000027
【図２７】
0004726756.tif 000028
【図２８】
0004726756.tif 000029
【図２９】
0004726756.tif 000030