(57)【特許請求の範囲】
【請求項１】
永久磁石によってバイアス磁界が印加されるフェライトに高周波的に結合している複数の中心電極を備えた非可逆回路素子において、
前記フェライトには第１、第２及び第３の中心電極が設けられ、
第１及び第３中心電極は互いに交差することはなく、かつ、第２中心電極と互いに絶縁された状態で交差し、
第１中心電極の一端と同他端との間に第１整合容量及び第１終端抵抗が並列に接続され、
第２中心電極の一端と同他端との間に第２整合容量が接続され、
第３中心電極の一端と同他端との間に第３整合容量及び第２終端抵抗が並列に接続され、
第１中心電極の他端と第２中心電極の一端とを接続し、
第２中心電極の他端と第３中心電極の一端とを接続し、
第１中心電極の一端を第１バランス入出力ポートの一端とし、第３中心電極の他端を第１バランス入出力ポートの他端とし、
第２中心電極の一端を第２バランス入出力ポートの一端とし、第２中心電極の他端を第２バランス入出力ポートの他端とし、
第１バランス入出力ポートの一端から流れ込む電流で生じる磁界と、第１バランス入出力ポートの他端から流れ出る電流で生じる磁界とが、互いに同相方向となるように、第１中心電極の一端及び同他端と第３中心電極の一端及び同他端とが配置されていること、
を特徴とする非可逆回路素子。
【請求項２】
少なくとも前記第２中心電極は前記フェライトに１回以上巻回されていることを特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
前記第２中心電極の電気長は略１／４波長又はそれより僅かに短い波長であることを特徴とする請求項１又は請求項２に記載の非可逆回路素子。
【請求項４】
請求項１ないし請求項３のいずれかに記載の非可逆回路素子を略１８０°の位相差で動作する一対の増幅器出力に接続したことを特徴とする複合電子部品。
【請求項５】
請求項１ないし請求項３のいずれかに記載の非可逆回路素子又は請求項４に記載の複合電子部品を備えたことを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータなどの２ポート型非可逆回路素子、該素子を備えた複合電子部品、及び該素子又は該複合電子部品を備えた通信装置に関する。
【背景技術】
【０００２】
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。【０００３】
従来、非可逆回路素子として、特許文献１には、入力ポートの中心電極をバランス接続にし、バランやハイブリッドなどを介さないでバランス出力回路に接続することができる３ポート型アイソレータが開示されている。また、特許文献２には、バランス−アンバランス変換器を介さないでバランス回路に接続することができる高アイソレーション型等価回路のバランス入力−バランス出力型２ポート型アイソレータが開示されている。【０００４】
ところで、特許文献１に記載のような３ポート型アイソレータは、入力整合帯域が狭く、また、終端抵抗専用の入出力ポートや中心電極が必要となるので、回路が複雑でコスト高になり、信頼性に劣るという問題点を有している。【０００５】
また、特許文献２に記載のような高アイソレーション型の２ポート型アイソレータは、通過帯域が狭く、挿入損失が大きいために送信機には適してはおらず、発熱が大きいので結果的に信頼性に劣るという問題点を有している。
【特許文献１】特開２００２−２９９９１５号公報
【特許文献２】特開２００４−２８２６２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、簡単な回路構成からなり、挿入損失が小さく、信頼性に優れたバランス入力−バランス出力型の非可逆回路素子、複合電子部品及び通信装置を提供することにある。
【課題を解決するための手段】
【０００７】
前記目的を達成するため、本発明に係る非可逆回路素子は、
永久磁石によってバイアス磁界が印加されるフェライトに高周波的に結合している複数の中心電極を備えた非可逆回路素子において、
前記フェライトには第１、第２及び第３の中心電極が設けられ、
第１及び第３中心電極は互いに交差することはなく、かつ、第２中心電極と互いに絶縁された状態で交差し、
第１中心電極の一端と同他端との間に第１整合容量及び第１終端抵抗が並列に接続され、
第２中心電極の一端と同他端との間に第２整合容量が接続され、
第３中心電極の一端と同他端との間に第３整合容量及び第２終端抵抗が並列に接続され、
第１中心電極の他端と第２中心電極の一端とを接続し、
第２中心電極の他端と第３中心電極の一端とを接続し、
第１中心電極の一端を第１バランス入出力ポートの一端とし、第３中心電極の他端を第１バランス入出力ポートの他端とし、
第２中心電極の一端を第２バランス入出力ポートの一端とし、第２中心電極の他端を第２バランス入出力ポートの他端とし、
第１バランス入出力ポートの一端から流れ込む電流で生じる磁界と、第１バランス入出力ポートの他端から流れ出る電流で生じる磁界とが、互いに同相方向となるように、第１中心電極の一端及び同他端と第３中心電極の一端及び同他端とが配置されていること、
を特徴とする。
【０００８】
本発明に係る非可逆回路素子においては、第１及び第３中心電極は互いに交差することはなく、かつ、第２中心電極と互いに絶縁された状態で交差し、第１中心電極の一端と同他端との間に第１整合容量及び第１終端抵抗が並列に接続され、第２中心電極の一端と同他端との間に第２整合容量が接続され、第３中心電極の一端と同他端との間に第３整合容量及び第２終端抵抗が並列に接続されているため、簡単な回路構成からなる小型の集中定数型アイソレータを得ることができ、挿入損失が小さく、広帯域な入力整合特性を有する。
【０００９】
また、第１中心電極の一端を第１バランス入出力ポートの一端とし、第３中心電極の他端を第１バランス入出力ポートの他端とし、第２中心電極の一端を第２バランス入出力ポートの一端とし、第２中心電極の他端を第２バランス入出力ポートの他端とし、第１バランス入出力ポートの一端から流れ込む電流で生じる磁界と、第１バランス入出力ポートの他端から流れ出る電流で生じる磁界とが、互いに同相方向となるように、第１中心電極の一端及び同他端と第３中心電極の一端及び同他端とが配置されているため、バランを追加することなくバランス入力−バランス出力型のアイソレータを実現できる。
【００１０】
本発明に係る非可逆回路素子において、少なくとも第２中心電極はフェライトに１回以上巻回されていることが好ましい。第２中心電極のインダクタンスが大きくなり、入力整合が一層広帯域となり、電力増幅器などの前段回路との整合が容易になる。【００１１】
また、第２中心電極の電気長は略１／４波長又はそれより僅かに短い波長であることが好ましい。第２中心電極のインダクタンスが極めて大きくなることにより、第２整合容量を事実上接続する必要なく共振させることができ、第２整合容量のＱ値を原因とする挿入損失の劣化のおそれが解消する。しかも、入力整合が一層広帯域となり、電力増幅器などの前段回路との整合が容易になる。【００１２】
また、本発明に係る複合電子部品は前記非可逆回路素子を略１８０°の位相差で動作する一対の増幅器出力に接続したもので、好ましい電気特性が得られ、装置の小型化が達成される。【００１３】
さらに、本発明に係る通信装置は、前記非可逆回路素子又は前記複合回路部品をそなえたものであり、好ましい電気特性が得られ、装置の小型化が達成される。
【発明の効果】
【００１４】
本発明によれば、２ポート型アイソレータの電気特性を、バランを追加することなくバランス信号用に使用でき、小型化、省資源化、低価格化でき、挿入損失を低減できて広帯域な入力整合特性を得ることができる。また、低発熱ゆえ高信頼性を得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施例である２ポート型アイソレータを示す分解斜視図である。
【図２】第１実施例であるアイソレータを構成する中心電極組立体の等価回路図である。
【図３】第１実施例であるアイソレータの等価回路図である。
【図４】第１実施例であるアイソレータを構成する回路基板内の回路構成を示すブロック図である。
【図５】第１実施例であるアイソレータの二つのバランス入力ポートに逆相信号を加えた場合の各Ｓ−パラメータの特性を示すグラフである。
【図６】第１実施例であるアイソレータの二つのバランス入力ポートを互いに接続して同相信号を加えた場合の各Ｓ−パラメータの特性を示すグラフである。
【図７】本発明の第２実施例である２ポート型アイソレータにおける中心電極組立体を示す斜視図である。
【図８】第２実施例であるアイソレータの中心電極組立体を示し、（Ａ）は背面図、（Ｂ）は平面図、（Ｃ）は正面図、（Ｄ），（Ｅ）は側面図、（Ｆ）は底面図である。
【図９】第２実施例であるアイソレータの等価回路図である。
【図１０】本発明の第３実施例である複合電子部品の電気回路を示すブロック図である。
【図１１】本発明の第４実施例である複合電子部品の電気回路を示すブロック図である。
【図１２】本発明の第５実施例である通信装置の電気回路を示すブロック図である。
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る非可逆回路素子、複合電子部品及び通信装置の実施例について添付図面を参照して説明する。【００１７】
（第１実施例、図１〜図６参照）
図１は、本発明に係る非可逆回路素子の第１実施例である２ポート型アイソレータ１の分解斜視図である。この２ポート型アイソレータ１は、集中定数型アイソレータであり、概略、金属製ケース１０と、金属製キャップ１５と、回路基板２０と、永久磁石３０と、中心電極組立体４０とで構成されている。中心電極組立体４０は、以下に詳述するように、フェライト４１、中心電極５１，５２，５３を含んでいる。【００１８】
ケース１０及びキャップ１５は、ともに軟鉄などの厚さが０．０５〜０．２５ｍｍ程度の強磁性体材料からなり、回路基板２０、中心電極組立体４０及び永久磁石３０を囲む枠体形状とされている。ケース１０は側片１１，１１がキャップ１５の側面に対して導電的に接合され、永久磁石３０とで磁気回路を形成する。また、ケース１０及びキャップ１５には、０．１〜１００μｍ程度の銅下地めっきの上に１〜５μｍ程度の銀めっきが施され、防錆性を高め、高周波磁束によって発生する渦電流による導体損失やグランド電流による導体損失を軽減させる。【００１９】
永久磁石３０はフェライト４１の主面４１ａに対して直流バイアス磁界を該主面４１ａに略垂直方向に印加するものである。図２に示す中心電極組立体４０の等価回路に示されているように、第１中心電極５１（インダクタＬ１）と第２中心電極５２（インダクタＬ２）、及び、第３中心電極５３（インダクタＬ３）と第２中心電極５２とがフェライト４１を介して高周波的に結合されている。【００２０】
永久磁石３０は、通常、ストロンチウム系、バリウム系やランタン−コバルト系のフェライトマグネットが用いられる。これらは、金属マグネットが導体であるのと比較して、誘電体でもあるため、永久磁石３０の内部に高周波磁束が損失少なく分布することができる。そのため、永久磁石３０を中心電極５１，５２，５３に近接させて配置しても、挿入損失をはじめとする電気特性をほとんど劣化させない。また、フェライト４１と温度特性が近いため、アイソレータとしての温度特性が良好となる。【００２１】
中心電極組立体４０は、直方体形状をなすフェライト４１の第１主面４１ａ（表面）上に互いに電気的に絶縁された第１中心電極５１、第２中心電極５２及び第３中心電極５３を形成したものである。第１中心電極５１及び第３中心電極５３は互いに交差することはなく、かつ、第２中心電極５２と互いに絶縁された状態で交差している。【００２２】
詳しくは、第１中心電極５１はその一端５１ａがフェライト４１の第１側面４１ｂに位置し、その他端５１ｂが第２側面４１ｃに位置している。一端５１ａをＡ電極、他端５１ｂをＢ電極と称する。第２中心電極５２はその一端５２ａがフェライト４１の第３側面４１ｄに位置し、その他端５２ｂが第４側面４１ｅに位置している。一端５２ａをＢ電極、他端５２ｂをＣ電極と称する。また、第３中心電極５３はその一端５３ａがフェライト４１の第１側面４１ｂに位置し、その他端５３ｂが第２側面４１ｃに位置している。一端５３ａをＣ電極、他端５３ｂをＤ電極と称する。【００２３】
ところで、中心電極５１，５２，５３は、フェライト４１の主面４１ａ及び側面４１ｂ〜４１ｅに銅、銅合金の金属板や金属箔及びそれらに銀や銀合金のめっきを施したものを設けることが好ましい。また、銀や銅の厚膜や薄膜による膜電極として形成してもよく、印刷や転写、フォトリソグラフ、エッチングなどの加工技術を用いて、所定の形状に高精度に形成してもよい。また、フェライト４１にはＹＩＧフェライトなどが用いられている。【００２４】
回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、図３及び図４に示すように、整合用コンデンサＣ１，Ｃ２，Ｃ３、終端抵抗Ｒ１，Ｒ２が内蔵されている。また、上面には端子電極２１ａ，２１ｂ，２２ａ，２２ｂ，２３ａ，２３ｂが、下面には外部接続用端子電極２６ａ，２６ｂ，２７ａ，２７ｂ，２８及びグランド電極２９が形成されている。【００２５】
回路基板２０は、厚膜導体電極との同時焼成が可能なガラスとアルミナやその他の誘電体の混合物を焼成したもの、樹脂とガラスとその他の誘電体からなる複合基板が用いられる。内部や外部の電極には、銀や銀合金の厚膜や、銅厚膜、銅箔などが用いられる。特に、外部接続用端子電極２６ａ，２６ｂ，２７ａ，２７ｂ，２８は、厚さ０．１〜５μｍのニッケルめっきを施した上に、０．０１〜１μｍの金めっきを施すことが好ましい。防錆、耐はんだ喰われ性の向上、はんだに不要な金属の拡散が生じて脆弱な合金層ができた結果はんだ接合自体の強度が落ちるといった不具合を防止するためである。【００２６】
なお、外部接続用端子電極２６ａ，２６ｂ，２７ａ，２７ｂ，２８は、厚膜電極を肉厚にして突出させ、前記ケース１０の底部を同一厚さとし、実装回路基板へのはんだ付けを向上させている。【００２７】
ここで、アイソレータ１の回路構成について説明する。図２は中心電極組立体４０の部分を等価回路表記とした場合のアイソレータ１の等価回路を示し、図３は中心電極組立体４０の部分を物理形状に近い形とした場合のアイソレータ１の等価回路を示し、図４は回路基板２０の内部の回路構成を示す。【００２８】
詳しくは、１第１中心電極５１の一端５１ａ（Ａ電極）から同他端に電流を流した場合に発生する磁界と、第３中心電極５３の一端５３ａ（Ｃ電極）から同他端に電流を流した場合に発生する磁界とが、互いに同相同方向となるように接続されている。第１中心電極５１と並列に第１整合用コンデンサＣ１及び第１終端抵抗Ｒ１が接続され、第２中心電極５２と並列に第２整合用コンデンサＣ２が接続され、かつ、第３中心電極５３と並列に第３整合用コンデンサＣ３及び第２終端抵抗Ｒ２が接続されている。【００２９】
そして、第１中心電極５１の一端５１ａ（Ａ電極）と第３中心電極５３の他端５３ｂ（Ｄ電極）とをバランス入力ポート＋Ｐ１，−Ｐ１とし、第１中心電極５１の他端５１ｂ（Ｂ電極）及び第２中心電極５２の一端５２ａ（Ｂ電極）をバランス出力ポート＋Ｐ２とする。また、第２中心電極の他端５２ｂ（Ｃ電極）及び第３中心電極５３の一端５３ａ（Ｃ電極）とをバランス出力ポート−Ｐ２としている。【００３０】
即ち、図４のブロック図に示すように、回路基板２０の下面に形成された外部接続用端子電極２６ａがバランス入力ポート＋Ｐ１として機能し、端子電極２６ｂがバランス入力ポート−Ｐ１として機能する。また、端子電極２７ａがバランス出力ポート＋Ｐ２として機能し、端子電極２７ｂがバランス出力ポート−Ｐ２として機能する。【００３１】
また、回路基板２０の表面に形成された端子電極２１ａ，２１ｂは第１中心電極５１の一端５１ａ及び他端５１ｂと接続され、端子電極２２ａ，２２ｂは第２中心電極５２の一端５２ａ及び他端５２ｂと接続される。また、端子電極２３ａ，２３ｂは第３中心電極５３の一端５３ａ及び他端５３ｂに接続される。【００３２】
以上の構成からなるアイソレータ１においては、バランス入力ポート＋Ｐ１，−Ｐ１にバランス信号（１８０°の位相差のある差動信号）が入力されると、第１中心電極５１に電流が流れ、フェライト４１に高周波磁界が発生する。この高周波磁界によって第１中心電極５１に磁気的に結合している第２中心電極５２に電流が流れるとともに、第１中心電極５１で発生する磁界と第３中心電極５３に流れる電流で発生する磁界とが互いに強め合う方向に結合する。これにより、バランス信号はバランス出力ポート＋Ｐ２，−Ｐ２に伝送される。【００３３】
即ち、第１及び第３中心電極５１，５３は互いに交差することはなく、かつ、第２中心電極５２と互いに絶縁された状態で交差し、第１中心電極５１と並列に第１整合用コンデンサＣ１及び第１終端抵抗Ｒ１が接続され、第２中心電極５２と並列に第２整合用コンデンサＣ２が接続され、かつ、第３中心電極５３と並列に第３整合用コンデンサＣ３及び第２終端抵抗Ｒ２が接続されているため、簡単な回路構成からなる小型の集中定数型アイソレータとなり、挿入損失が小さく、広帯域な入力整合特性を有する。【００３４】
図５に、前記アイソレータ１の二つのバランス入力ポートに逆相（平衡、差動、バランス）信号源兼負荷を接続し、二つのバランス出力ポートに逆相（平衡、差動、バランス）信号源兼負荷を接続した場合のＳ−パラメータ特性を示す。図５に明らかなように、７００ＭＨｚから８００ＭＨｚの動作周波数帯において、順方向透過特性（Ｓ２１）は大きく、信号は損失が少ない状態で伝達されている。逆方向透過特性（Ｓ１２）は小さく、信号の伝達がされず、減衰が大きいことがわかる。従って、アイソレータ１は、大きな非可逆性、即ち、逆方向信号に対するアイソレーションを持っていることが分かる。【００３５】
図６に、前記アイソレータ１の二つのバランス入力ポートを互いに接続して同相（不平衡、アンバランス）信号源を接続し、二つのバランス出力ポートに逆相（平衡、差動、バランス）信号源兼負荷を接続した場合のＳ−パラメータ特性を示す。このとき、二つのバランス入力ポートは互いに接続されている。図６から明らかなように、５０ＭＨｚから３０００ＭＨｚの広い周波数帯にわたって、順方向透過特性（Ｓ２１）は−３０ｄＢ以下と小さく、信号が伝達されない状態となっている。逆方向透過特性（Ｓ１２）も同様に、信号の伝達がされず、減衰が大きいことが分かる。【００３６】
図５及び図６の対比から明らかなように、アイソレータ１は良好なバランス性、即ち、同相信号除去比を有している。【００３７】
また、第１中心電極５１の一端５１ａ（Ａ電極）から同他端に電流を流した場合に発生する磁界と、第３中心電極５３の一端５３ａ（Ｃ電極）から同他端に電流を流した場合に発生する磁界とが、互いに同相同方向となるように接続され、第１中心電極５１の一端５１ａ（Ａ電極）と第３中心電極５３の他端５３ｂ（Ｄ電極）とをバランス入力ポート＋Ｐ１，−Ｐ１とし、第１中心電極５１の他端５１ｂ（Ｂ電極）及び第２中心電極５２の一端５２ａ（Ｂ電極）と第２中心電極５２の他端５２ｂ（Ｃ電極）及び第３中心電極５３の一端５３ａ（Ｃ電極）とをバランス出力ポート＋Ｐ２，−Ｐ２としたため、バランを追加することなくバランス入力−バランス出力型のアイソレータを実現できる。【００３８】
ところで、前記整合用コンデンサＣ１，Ｃ２，Ｃ３の静電容量は、それぞれ、中心電極５１，５２，５３と動作周波数においておおよそ共振する値が選択される。終端抵抗Ｒ１，Ｒ２はアイソレータ１を５０Ωの回路で用いるとすると、略５０Ωの値を選択することになるが、中心電極５１，５２，５３のインダクタンス値によっては２５〜１００Ω程度の値が適切である。【００３９】
また、第２中心電極５２及び第２整合用コンデンサＣ２は、Ｑ値の高い、即ち、低損失の素子を用いることが好ましい。これらのＱ値が低いと、挿入損失が増加する。第１中心電極５１と第１整合用コンデンサＣ１、及び、第３中心電極５３と第３整合用コンデンサＣ３は、Ｑ値が低くても挿入損失は増加しない。しかし、極端にＱ値が低いとアイソレーションの帯域幅が減少する。【００４０】
本第１実施例において、回路基板２０は多層誘電体基板である。これにて、内部にコンデンサやインダクタなどの回路網を内蔵することができ、アイソレータ１の小型化、薄型化が達成でき、回路素子間の接続が基板内で行われるために信頼性の向上が期待できる。勿論、回路基板２０は必ずしも多層である必要はなく、単層であってもよく、整合用コンデンサや終端抵抗などをチップタイプとして外付けしてもよい。【００４１】
また、回路基板２０の下面には、通信機器などのプリント基板に本アイソレータ１を実装するための外部接続用端子電極２６ａ，２６ｂ，２７ａ，２７ｂ，２８が設けられている。これにて、電気接合箇所が減少するため、低損失で高信頼性を得ることができる。加えて、別の端子部品を設ける必要がなく、一層の低価格化が可能となり、回路基板２０の下面位置が端子面になるので低背化できる。【００４２】
（第２実施例、図７〜図９参照）
本発明に係る非可逆回路素子の第２実施例である２ポート型アイソレータは、図７に示す中心電極組立体４０を備えるとともに、図９に示す等価回路を構成したものであり、他の構成は前記第１実施例であるアイソレータ１と同様である。【００４３】
第１中心電極５１はフェライト４１の第１主面４１ａ上にその長手方向に形成され、第３中心電極５３は第２主面４１ｆ上にその長手方向に形成され、両者は互いに交差することはない。第２中心電極５２は第１及び第２主面４１ａ，４１ｆ上にその短辺方向に２ターン巻回され、第１及び第３中心電極５１，５３と互いに絶縁された状態で交差している。なお、第２中心電極５２は３ターン以上巻回してもよい。【００４４】
即ち、図８に詳細に示すように、第１中心電極５１はフェライト４１の第１主面４１ａ上にその長手方向に形成され、一端５１ａ（Ａ電極）が第１側面４１ｂに臨んで位置し、他端５１ｂ（Ｂ電極）が第２側面４１ｃに臨んで位置している。第２中心電極５２はその一端５２ａ（Ｂ電極）が第４側面４１ｅに位置し、第１主面４１ａから第３側面４１ｄ、第２主面４１ｆ、第４側面４１ｅ、第１主面４１ａ、第３側面４１ｄ、さらに第２主面４１ｆから他端５２ｂ（Ｃ電極）が第４側面４１ｅに位置するように都合２ターン巻回されている。また、第３中心電極５３は第２主面４１ｆ上にその長手方向に形成され、一端５３ａ（Ｃ電極）が第２側面４１ｃに臨んで位置し、他端５３ｂ（Ｄ電極）が第１側面４１ｂに臨んで位置している。【００４５】
回路構成は、図９の等価回路に示すように、第１実施例として図２で示した等価回路と基本的に同様であり、さらに、整合用コンデンサＣＳ１〜ＣＳ４及びインピーダンス調整用コンデンサＣＰ１，ＣＰ２が追加されている。【００４６】
即ち、コンデンサＣＳ１はバランス入力ポート＋Ｐ１とＡ電極との間に挿入され、コンデンサＣＳ２はバランス出力ポート＋Ｐ２とＢ電極との間に挿入されている。コンデンサＣＳ３はバランス入力ポート−Ｐ１とＤ電極との間に挿入され、コンデンサＣＳ４はバランス出力ポート−Ｐ２とＣ電極との間に挿入されている。また、コンデンサＣＰ１はバランス入力ポート＋Ｐ１，−Ｐ１の間に挿入され、コンデンサＣＰ２はバランス出力ポート＋Ｐ２，−Ｐ２の間に挿入されている。【００４７】
本第２実施例における他の回路構成は第１実施例と同様であり、その作用効果も第１実施例と同様である。特に、第２実施例においては、第２中心電極５２がフェライト４１に２ターン巻回されていることにより、第２中心電極５２のインダクタンスが大きくなり、入力整合が一層広帯域となり、電力増幅器などの前段回路との整合が容易になる。【００４８】
また、整合用コンデンサＣＳ１〜ＣＳ４を挿入したため、中心電極５１，５２，５３のインダクタンスを大きく設定して広帯域での電気特性を向上させた際でも、アイソレータに接続される機器とのインピーダンス（５０Ω）を合わせることが容易になる。なお、この効果はコンデンサＣＳ１，ＣＳ２のいずれか一方、コンデンサＣＳ３，ＣＳ４のいずれか一方を挿入するだけでも達成することができる。さらに、インピーダンス調整用コンデンサＣＰ１，ＣＰ２を挿入したため、２倍波又は３倍波など所望の高調波を抑制することができる。【００４９】
なお、第１及び第２実施例において、第２中心電極５２の電気長は略１／４波長又はそれより僅かに短い波長であることが好ましい。第２中心電極５２のインダクタンスが極めて大きくなることにより、第２整合用コンデンサＣ２を事実上接続する必要なく共振させることができ、第２整合用コンデンサＣ２のＱ値を原因とする挿入損失の劣化のおそれが解消する。しかも、入力整合が一層広帯域となり、電力増幅器などの前段回路との整合が容易になる。【００５０】
（第３実施例、図１０参照）
図１０は、前記アイソレータ１とバランス型増幅器１２１，１２２とを接続した複合電子部品１２０のブロック図である。この複合電子部品１２０は、後段回路の動作状態（例えば、後段回路の電源供給の有無や電源電圧の状態）、あるいは、動作環境（例えば、周囲温度やアンテナ素子などの負荷装置の動作状況）に拘わらず、バランス型増幅器１２２の出力から見た負荷インピーダンスが一定となる。その結果、バランス型増幅器１２１，１２２の電力負荷効率や出力歪み特性などを常に最良の状態で保つことができる。【００５１】
（第４実施例、図１１参照）
図１１は、前記アイソレータ１をバランス型発振器１３２とバランス型周波数混合器（ミキサ）１３４との間に挿入した複合電子部品１３０のブロック図である。１３１は可変容量ダイオード、１３３，１３５，１３７はバランス型増幅器、１３６はバランス型フィルタ（例えば、表面弾性波フィルタ）である。【００５２】
この複合電子部品１３０は、バランス型周波数混合器１３４やバランス型フィルタ１３６の動作状態、あるいは、複合電子部品１３０自体の動作環境に拘わらず、バランス型増幅器１３３の出力端から見た負荷インピーダンスが一定となる。その結果、バランス型発振器１３２の発振周波数や出力電力などが変動せず、最良の動作状態を常に保つことができる。特に、バランス型周波数混合器１３４の電源が断続的に供給されている場合でも、バランス型発振器１３２の発振周波数が瞬間的に変動しない。【００５３】
（第５実施例、図１２参照）
また、図１２は、前記アイソレータ１を通信装置である携帯電話１５０のＲＦ部分に組み込んだブロック図である。１３８はバランス型変調器／復調器、１３９，１４２はバランス型フィルタ、１４０はバランス型周波数混合器、１４１，１４３はバランス型増幅器である。アイソレータ１のバランス出力ポート＋Ｐ２は受信機部分の周波数混合器１３４に接続され、バランス出力ポート−Ｐ２は送信機部分の周波数混合器１４０に接続されている。【００５４】
この携帯電話１５０においては、バランス型発振器１３２の発振周波数や出力電力などが変動せず、最良の動作状態を常に保つことができる。特に、送信機部分の周波数混合機１４０の電源が断続的に供給されている場合でも、受信機部分に供給されるバランス型発振器１３２の出力が瞬間的に変動しない。また、アイソレータ１はバランス型発振器１３２の出力を分配する機能も有している。【００５５】
（他の実施例）
なお、本発明に係る非可逆回路素子、複合電子部品及び通信装置は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。【００５６】
特に、フェライトは直方体形状以外に、円板形状や６角形状、８角形状などであってもよい。また、回路基板２０の構成は任意である。さらに、前記実施例では、中心電極組立体４０はフェライト４１の主面４１ａを回路基板２０に対して平行に配置したいわゆる横置き配置としたが、フェライト４１の主面４１ａを回路基板２０に対して垂直に配置したいわゆる縦置き配置としてもよい。この場合、一対の永久磁石３０で中心電極組立体４０を両側から挟み込むようにすれば、直流バイアス磁界の分布が改善して低損失・広帯域動作がより容易に実現する。
【産業上の利用可能性】
【００５７】
以上のように、本発明は、マイクロ波帯で使用されるアイソレータなどの２ポート型非可逆回路素子に有用であり、特に、簡単な回路構成で、挿入損失が小さく、信頼性が良好な点で優れている。
【図１】
0004788713.tif 000002
【図２】
0004788713.tif 000003
【図３】
0004788713.tif 000004
【図４】
0004788713.tif 000005
【図５】
0004788713.tif 000006
【図６】
0004788713.tif 000007
【図７】
0004788713.tif 000008
【図８】
0004788713.tif 000009
【図９】
0004788713.tif 000010
【図１０】
0004788713.tif 000011
【図１１】
0004788713.tif 000012
【図１２】
0004788713.tif 000013