(57)【特許請求の範囲】
【請求項１】
遊技領域に設けられて複数の識別図柄を表示する図柄表示装置と、
遊技機を制御する遊技機制御装置からの制御信号に基づいて前記図柄表示装置を駆動制御する表示制御手段と、を備え、
前記表示制御手段は、
前記各制御信号に対応してそれぞれ所定の識別コードが付された複数の画像パターンを記憶する画像パターン記憶手段と、
前記制御信号に基づいて所定の識別コードが付された画像パターンを作成する画像パターン作成手段と、
種々の画像パターンを表示するための画像形成データを記憶する画像データ記憶手段と、
前記画像パターン作成手段によって作成された画像パターンに基づいて画像形成データをフレームバッファに配置して前記図柄表示装置に映像信号として出力する映像信号出力手段と、
前記映像信号出力手段から出力される映像信号から前記所定の識別コードに対応する識別映像信号を抽出する抽出手段と、
前記抽出手段によって抽出された識別映像信号と前記画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致するか否かを判定する第１判定手段と、
前記第１判定手段によって一致しないと判定された場合には、この一致しない旨を表す不一致情報を記憶する不一致情報記憶手段と、
検査出力端子を介して検査制御信号が入力された場合には、前記不一致情報記憶手段に記憶される不一致情報を該検査出力端子を介して出力するように制御する出力制御手段と、
を有することを特徴とする遊技機。
【請求項２】
前記表示制御手段は、前記第１判定手段によって一致しないと判定された場合には、この一致しない旨を図柄表示装置を介して報知するように制御する報知制御手段を有することを特徴とする請求項１に記載の遊技機。
【請求項３】
遊技領域に設けられて複数の識別図柄を表示する図柄表示装置と、
遊技機を制御する遊技機制御装置からの制御信号に基づいて前記図柄表示装置を駆動制御する表示制御手段と、を備え、
前記表示制御手段は、
前記各制御信号に対応してそれぞれ所定の識別コードが付された画像パターンを記憶する画像パターン記憶手段と、
前記制御信号に基づいて所定の識別コードが付された画像パターンを作成する画像パターン作成手段と、
種々の画像パターンを表示するための画像形成データを記憶する画像データ記憶手段と、
前記画像パターン作成手段によって作成された画像パターンに基づいて画像形成データをフレームバッファに配置して前記図柄表示装置に映像信号として出力する映像信号出力手段と、
前記フレームバッファから前記所定の識別コードに対応する画像形成データを読み出して、該画像形成データと前記画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致するか否かを判定する第２判定手段と、
前記第２判定手段によって一致しないと判定された場合には、この一致しない旨を表す不一致情報を記憶する不一致情報記憶手段と、
検査出力端子を介して検査制御信号が入力された場合には、前記不一致情報記憶手段に記憶される不一致情報を該検査出力端子を介して出力するように制御する出力制御手段と、
を有することを特徴とする遊技機。
【請求項４】
前記表示制御手段は、前記第２判定手段によって一致しないと判定された場合には、この一致しない旨を図柄表示装置を介して報知するように制御する報知制御手段を有することを特徴とする請求項３に記載の遊技機。
【請求項５】
前記フレームバッファの画像形成データが配置可能な仮想画面表示領域は、前記図柄表示装置の表示画面に表示される画像形成データが配置される実画面表示領域よりも広く形成され、
前記所定の識別コードに対応する画像形成データは、前記仮想画面表示領域の実画面表示領域外の部分に配置されることを特徴とする請求項１乃至請求項４のいずれかに記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パチンコ機等の遊技機に関するものである。
【背景技術】
【０００２】
従来より、遊技領域に設けられて複数の識別図柄を表示する図柄表示装置を備えた遊技機に関して種々提案されている。
例えば、図柄表示装置を備え、少なくとも特別利益状態と通常状態との間で切り換え可能な遊技機本体と、前記遊技機本体を特別利益状態と通常状態との間で切換制御するメインコントローラと、複数の図柄情報を記憶する記憶手段と、前記複数の図柄情報のうちの少なくとも二つの図柄情報を選択する選択手段と、前記選択手段によって選択された図柄情報を合成する合成手段とを備え、前記図柄表示装置を制御するグラフィックコントローラとを有し、前記グラフィックコントローラは、前記メインコントローラから送られる遊技状態信号に基づいて、前記選択手段が前記記憶手段から図柄情報を選択し、前記合成手段が選択された図柄情報を合成し、その合成した画像情報に基づいて前記図柄表示装置に表示させるように構成した遊技機が提案されている（例えば、特許文献１参照。）。
【特許文献１】特開平８−１３１６２７号公報（段落（００２３）〜（０１４２）、図１〜図２８）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述の遊技機の構成では、図柄表示装置に表示不具合が発生した場合には、グラフィックコントローラの表示制御プログラム等にバグが含まれているか否かを確認する必要があるが、遊技機の演出表示パターンは複雑に構成されており、様々な演出制御コマンドや演出表示パターンが設定されているため、各演出表示パターンに対する制御コマンドの全てを確認するには長時間の検査が必要になり、迅速な対応が困難であるという問題がある。
【０００４】
そこで、本発明は、上述した問題点を解決するためになされたものであり、図柄表示装置に表示不具合が発生した場合に、表示制御プログラム等にバグが含まれているか否かを迅速に確認することが可能となり、早期の対応が可能となる遊技機を提供することを目的とする。
【課題を解決するための手段】
【０００５】
前記目的を達成するため請求項１に係る遊技機は、遊技領域に設けられて複数の識別図柄を表示する図柄表示装置と、遊技機を制御する遊技機制御装置からの制御信号に基づいて前記図柄表示装置を駆動制御する表示制御手段と、を備え、前記表示制御手段は、前記各制御信号に対応してそれぞれ所定の識別コードが付された複数の画像パターンを記憶する画像パターン記憶手段と、前記制御信号に基づいて所定の識別コードが付された画像パターンを作成する画像パターン作成手段と、種々の画像パターンを表示するための画像形成データを記憶する画像データ記憶手段と、前記画像パターン作成手段によって作成された画像パターンに基づいて画像形成データをフレームバッファに配置して前記図柄表示装置に映像信号として出力する映像信号出力手段と、前記映像信号出力手段から出力される映像信号から前記所定の識別コードに対応する識別映像信号を抽出する抽出手段と、前記抽出手段によって抽出された識別映像信号と前記画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致するか否かを判定する第１判定手段と、前記第１判定手段によって一致しないと判定された場合には、この一致しない旨を表す不一致情報を記憶する不一致情報記憶手段と、検査出力端子を介して検査制御信号が入力された場合には、前記不一致情報記憶手段に記憶される不一致情報を該検査出力端子を介して出力するように制御する出力制御手段と、を有するように構成した。
【０００６】
従って、映像信号出力手段から出力される映像信号から抽出された所定の識別コードに対応する識別映像信号と画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致しない場合には、この一致しない旨を表す不一致情報が不一致情報記憶手段に記憶される。そして、検査出力端子を介して検査制御信号が入力された場合には、不一致情報記憶手段に記憶される不一致情報が該検査出力端子を介して出力される。これにより、図柄表示装置に表示不具合が発生した場合には、検査出力端子を介して検査制御信号を入力して不一致情報を確認することによって、表示制御プログラム等にバグが含まれているか否かを迅速に検出することが可能となり、早期の対応が可能となる。
【０００７】
また、請求項２に係る遊技機では、請求項１に記載の遊技機において、前記表示制御手段は、前記第１判定手段によって一致しないと判定された場合には、この一致しない旨を図柄表示装置を介して報知するように制御する報知制御手段を有するように構成した。
これにより、映像信号出力手段から出力される映像信号から抽出された所定の識別コードに対応する識別映像信号と画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致しない旨が図柄表示装置を介して報知されるため、表示制御プログラム等にバグが含まれていることを容易に確認することができ、更なる早期の対応が可能となる。
【０００８】
また、請求項３に係る遊技機は、遊技領域に設けられて複数の識別図柄を表示する図柄表示装置と、遊技機を制御する遊技機制御装置からの制御信号に基づいて前記図柄表示装置を駆動制御する表示制御手段と、を備え、前記表示制御手段は、前記各制御信号に対応してそれぞれ所定の識別コードが付された画像パターンを記憶する画像パターン記憶手段と、前記制御信号に基づいて所定の識別コードが付された画像パターンを作成する画像パターン作成手段と、種々の画像パターンを表示するための画像形成データを記憶する画像データ記憶手段と、前記画像パターン作成手段によって作成された画像パターンに基づいて画像形成データをフレームバッファに配置して前記図柄表示装置に映像信号として出力する映像信号出力手段と、前記フレームバッファから前記所定の識別コードに対応する画像形成データを読み出して、該画像形成データと前記画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致するか否かを判定する第２判定手段と、前記第２判定手段によって一致しないと判定された場合には、この一致しない旨を表す不一致情報を記憶する不一致情報記憶手段と、検査出力端子を介して検査制御信号が入力された場合には、前記不一致情報記憶手段に記憶される不一致情報を該検査出力端子を介して出力するように制御する出力制御手段と、を有するように構成した。
【０００９】
従って、フレームバッファから読み出した所定の識別コードに対応する画像形成データと画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致しない場合には、この一致しない旨を表す不一致情報が不一致情報記憶手段に記憶される。そして、検査出力端子を介して検査制御信号が入力された場合には、不一致情報記憶手段に記憶される不一致情報が該検査出力端子を介して出力される。これにより、図柄表示装置に表示不具合が発生した場合には、検査出力端子を介して検査制御信号を入力して不一致情報を確認することによって、表示制御プログラム等にバグが含まれているか否かを迅速に検出することが可能となり、早期の対応が可能となる。
【００１０】
また、請求項４に係る遊技機では、請求項３に記載の遊技機において、前記表示制御手段は、前記第２判定手段によって一致しないと判定された場合には、この一致しない旨を図柄表示装置を介して報知するように制御する報知制御手段を有するように構成した。
これにより、フレームバッファから読み出した所定の識別コードに対応する画像形成データと画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致しない旨が図柄表示装置を介して報知されるため、表示制御プログラム等にバグが含まれていることを容易に確認することができ、更なる早期の対応が可能となる。
【００１１】
更に、請求項５に係る遊技機では、請求項１乃至請求項４のいずれかに記載の遊技機において、前記フレームバッファの画像形成データが配置可能な仮想画面表示領域は、前記図柄表示装置の表示画面に表示される画像形成データが配置される実画面表示領域よりも広く形成され、前記所定の識別コードに対応する画像形成データは、前記仮想画面表示領域の実画面表示領域外の部分に配置されるように構成した。
これにより、所定の識別コードに対応する画像形成データは、仮想画面表示領域の実画面表示領域外の部分に配置されるため、この所定の識別コードに対応する画像形成データは図柄表示装置には通常表示されず、演出表示の品質向上を図ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る遊技機をパチンコ機について具体化した実施例１乃至実施例４について図面を参照して詳細に説明する。
【実施例１】
【００１３】
先ず、実施例１に係るパチンコ機１の概略構成について図１及び図２に基づき説明する。
図１及び図２に示すように、パチンコ機１は、正面視矩形に形成される木製の外枠２に対して合成樹脂製の内枠３が、内枠取付用ヒンジを構成する上ヒンジ３Ａ及び下ヒンジ３Ｂを介して、外枠２に対して該外枠２の開口を開閉自在に取り付けられている。そして、この内枠３のほぼ上半分の前側には、合成樹脂製の前面カバー部材４が左端縁部の上下を軸支されて開閉自在に取り付けられている。また、この前面カバー部材４のほぼ中央部には略円形の窓部５が開設され、この窓部５の外周縁部に形成されるガラス保持枠に装着された２枚のガラスを通して遊技盤４１（図３参照）上の遊技領域４２（図３参照）を見ることができるように構成されている。また、前面カバー部材４の窓部５の左上端縁部には、フルカラーの発光ダイオードが内蔵され、遊技中のエラーを表示するエラー表示電飾ランプ６を構成している。また、前面カバー部材４の正面視四隅には、スピーカ７が配置されている。また、前面カバー部材４の前面部分は、窓部５の周囲が不透明な合成樹脂製の前面部材４Ａで覆われており、不図示のフルカラーの発光ダイオードが窓部５の外周部に沿って内蔵され、遊技中に光演出が行われる。
【００１４】
また、前面カバー部材４の右側端縁部には、内枠３及び前面カバー部材４を施錠する施錠装置（不図示）を操作するための鍵挿入部４Ｂが設けられている。前面カバー部材４を開くためには、この鍵挿入部４Ｂに所定のキーを挿入して所定方向に回せば、施錠装置のロック状態が解除されて、前面カバー部材４のみがオープンされる。
また、この前面カバー部材４の下側には、賞球払出装置２２を介して払い出される賞球を受ける上皿８が配設されている。また、この上皿８は、左端縁部の上下を軸支されて、前面カバー部材４を開放後、内側に設けられた不図示のレバーを下げることにより開放できるように取り付けられている。また、この上皿８の中央前面部には、不図示のカード式球貸機を操作する球貸操作部８Ｂが設けられ、各操作ボタン８Ｃ、８Ｄが配置されている。そして、その上皿８の下には、下皿９が配設される。また、この下皿９の上端面左方には演出表示等に使用可能な各スイッチボタン９Ａ、９Ｂが配置されている。
【００１５】
また、上皿８に連通する不図示の球送り機構を介して上皿８のパチンコ球が操作ハンドル１０によりパチンコ球の発射勢を調整される発射装置（不図示）へ送られるよう構成されている。この発射装置は、供給されるパチンコ球を連続的に叩打する発射ソレノイド（不図示）や発射勢装置として機能する発射制御基板ケース３０内に配設される発射制御基板等から構成され、該発射制御基板は、操作ハンドル１０の内部に取り付けられる可変抵抗器（不図示）を介して発射ソレノイドへの供給電力が調節され、パチンコ球の発射勢を強めたり、弱めたりすることが可能なように構成されている。これにより、遊技者が操作ハンドル１０における回動操作部材１０Ａの回動量を調節することによって、該操作ハンドル１０内に取り付けられた可変抵抗器の抵抗値が増減され、発射ソレノイドによるパチンコ球の発射勢の加減を適宜行うことができるように構成されている。
また、外枠２の内枠３より下側部分の前面部を左右方向及び上下方向の各全幅に渡って覆うようにスピーカ筐体１１が設けられている。
また、内枠３を閉じた場合には、該内枠３の下端部は、その自重によってスピーカ筐体１１の上端面部に当接している。また、このスピーカ筐体１１の底面前端縁部には、左右方向全幅に渡って外枠２の下端面に対向する位置まで下方に突設されるリブ部（不図示）が設けられている。
【００１６】
また、この内枠３のほぼ中央部には、遊技盤４１が着脱自在なように、鉄板等の金属製や合成樹脂製の機構盤１８に取り付けられている。そして、この機構盤１８の裏側には合成樹脂製の機構セット盤２０が開閉自在に蝶番により取り付けられている。
また、パチンコ機１の裏側最上段には、上方に開口した賞球タンク２１が機構セット盤２０に固定されている。賞球タンク２１は、傾斜した底面に連通孔が形成され、その連通孔の下方にはパチンコ球を２列に整列流出し、賞球払出装置２２にパチンコ球を送る通路を形成するタンクレール２３が取り付けられている。また、賞球払出装置２２内には、賞球案内部２４内の賞球通路を通過するパチンコ球を確認する球有り検出スイッチ（不図示）やパチンコ球の払い出しを調節する払い出しステッピングモータ（不図示）が内装されている。そして、これら賞球タンク２１、タンクレール２３、賞球案内部２４、賞球払出装置２２等により賞球の払い出しシステムが構成されている。
【００１７】
また、タンクレール２３の下側には液晶表示器（ＬＣＤ）５２（図３参照）等を制御する演出表示基板２６０（図４参照）が内蔵される演出表示基板ケース２６が配設されている。また、演出表示基板ケース２６の横側には普通役物等を駆動制御する役物駆動制御基板が内蔵される役物駆動制御基板ケース２７が配設されている。また、演出表示基板ケース２６の下側には、各スピーカ７、スピーカ筐体１１に内蔵されるスピーカ、及びエラー表示電飾ランプ６等のフルカラーダイオード等を駆動制御するとともに、演出表示基板２６０による表示制御とスピーカ等に関する音制御との間に因果関係を持たせる制御を行うサブ統合制御基板２８０（図４参照）が内蔵されるサブ統合制御基板ケース２８が配設されている。また、このサブ統合制御基板ケース２８の下側には、パチンコ機１の遊技動作を制御する主制御基板２９０（図４参照）が内蔵される主制御基板ケース２９が配設されている。そして、この主制御基板ケース２９の遊技者側前面部には、操作ハンドル１０の操作によって発射装置を駆動制御する発射制御基板が内蔵される発射制御基板ケース３０が配設されている。また、主制御基板ケース２９の横側には、賞球払出装置２２を駆動制御する払出制御基板が内蔵される払出制御基板ケース３１が配設されている。更に、この払出制御基板ケース３１の下側には、ＡＣ２４Ｖの供給電源からＤＣ５ＶやＤＣ１２Ｖ等の各種駆動電源を生成して供給する電源基板が内蔵される電源基板ケース３２が配設されている。
【００１８】
次に、遊技盤４１上の遊技領域４２の構成について図３に基づいて説明する。
図３に示すように、この遊技領域４２は、所定厚さの板材をなした遊技盤４１上に入賞口などの各構造物が配設され、それを囲むように環状のレール４３が立設されて構成されている。このレール４３は、発射されたパチンコ球を遊技領域４２内に案内する重複して形成した案内路４４を構成し、右肩部にはレール４３に沿って打ち込まれるパチンコ球の進行を制限するための段差部４５を有する。
遊技領域４２のほぼ中央には、開口部が開設され、この開口部の前面側に特別図柄表示装置４８が配設されている。この特別図柄表示装置４８は、背面部に取り付けられる液晶表示器（ＬＣＤ）５２等から構成されている。この液晶表示器５２には、左、中、右に上下方向に変動する３列の変動図柄が表示され、左下角部には、左右に２分割された普通図柄を表示する普通図柄表示部５０が構成されている。
【００１９】
一方、特別図柄表示装置４８の左側にはゲート５４が配設されている。また、このゲート５４にはパチンコ球の通過を検出するゲートスイッチ５４Ａ（図４参照）が備えられている。また、特別図柄表示装置４８の左右の下角部の外側には、通常の風車５５、５６が設けられている。
また、特別図柄表示装置４８の直下には、始動口５７が配設されている。この始動口５７には、パチンコ球の入賞を検出する始動口スイッチ５７Ａ（図４参照）が設けられ、パチンコ球の入賞を検出することで液晶表示器５２に表示されている３列の変動図柄の変動が開始する。そして、変動図柄が変動中に始動口５７に入賞した場合には、入賞個数が４個まで主制御基板２９０（図４参照）に設けられるＲＡＭに記憶されて変動図柄の変動確定回数として保留される。
【００２０】
また、ゲート５４のパチンコ球の通過を検出することで普通図柄表示部５０の普通図柄が変動する。そして、このゲート５４にパチンコ球が入って、普通図柄表示部５０の普通図柄が変動後、所定の表示態様で停止した場合（例えば、「１１」、「７７」のように揃った場合等）には、始動口５７の上部に設けられるチューリップ式役物５７Ｂが所定時間（実施例１では、約１秒間）開かれ、この始動口５７にパチンコ球が入賞する確率が増加する。また、普通図柄が変動中にゲート５４をパチンコ球が通過した場合には、通過個数が４個まで主制御基板２９０に設けられるＲＡＭに記憶されて普通図柄の変動確定回数として保留される。
【００２１】
そして、始動口５７の下側には、横幅が広い上方に開口する開閉扉５９で前面部を覆われる大入賞口６０が形成された特別入賞装置６１が配設されている。また、大入賞口６０内の中央部にはいわゆるＶ口が仕切形成されており、該Ｖ口への入賞検出用のＶスイッチ６０Ｂ（図４参照）が設けられている。また、大入賞口６０内には、開閉扉５９が開かれたときに入賞したパチンコ球の個数をカウントするための大入賞口スイッチ６０Ａ（図４参照）が設けられている。
また、この大入賞口６０の左右両側には上方に開口する各入賞口６２、６３が配設されて遊技盤４１裏面の不図示の賞球樋に連通され、この各入賞口６２、６３への入賞を検出する各入賞口スイッチ（不図示）が設けられている。また、各入賞口６２、６３の下側には、各電飾ランプ６２Ａ、６３Ａが内蔵されている。
また、特別入賞装置６１の直下にはレール４３に沿ってアウト口６５が開設されている。更に、レール４３に囲まれたこのような遊技領域４２には、前記各構成物とともに複数の釘が打設されてパチンコ球の複雑な流路を構成している。
【００２２】
次に、上記のように構成されたパチンコ機１の駆動制御に係る制御システムの構成について図４及び図５に基づいて説明する。
図４に示すように、パチンコ機１の駆動制御に係る制御システムは、主制御基板２９０、サブ統合制御基板２８０及び演出表示基板２６０等から構成されている。
先ず、主制御基板２９０は、ＣＰＵ２９１、ＲＯＭ２９２、ＲＡＭ２９３、及び及び入出力回路（Ｉ／Ｏ）２９４等から構成され、このＣＰＵ２９１、ＲＯＭ２９２、ＲＡＭ２９３、及び入出力回路２９４は、バス線により相互に接続されている。また、ＣＰＵ２９１にはクロック回路２９５が接続されて所定のクロック信号が入力される。また、入出力回路２９４には、ゲートスイッチ５４Ａ、始動口スイッチ５７Ａ、大入賞口スイッチ６０Ａ、Ｖスイッチ６０Ｂ等が接続されている。また、この入出力回路２９４には、開閉扉５９を開閉する開閉ソレノイド５９Ａ、及びチューリップ式役物５７Ｂを開閉するソレノイド５７Ｃが接続されている。
【００２３】
また、サブ統合制御基板２８０には、ＣＰＵ２８１、スピーカ７や電飾ランプ６等の駆動制御プログラム等を格納するＲＯＭ２８２、主制御基板２９０からの各種制御信号を格納するＲＡＭ２８３、主制御基板２９０から送出される各種制御信号を受信する入出力回路２８４、スピーカ７を駆動制御する駆動回路７１、エラー表示電飾ランプ６等を駆動制御する駆動回路７２等が配設されている。そして、このＣＰＵ２８１、ＲＯＭ２８２、ＲＡＭ２８３、及び入出力回路２８４は、バス線により相互に接続されている。また、ＣＰＵ２８１にはクロック回路２８５が接続されて所定のクロック信号が入力される。また、入出力回路２８４には、主制御基板２９０の入出力回路２９４及び演出表示基板２６０の入出力回路２６４が接続されている。また、この入出力回路２８４には、各駆動回路７１、７２、各スイッチボタン９Ａ、９Ｂが接続されている。
【００２４】
また、図５に示すように、演出表示基板２６０には、ＣＰＵ２６１と、このＣＰＵ２６１に接続されるプログラムＲＯＭ２６２及びＲＡＭ２６３と、入出力回路２６４と、ＶＤＰ（Video Digital Processor）２６５と、このＶＤＰ２６５に接続される画像データＲＯＭ２６６及びＲＡＭ２６７と、抽出回路２６８と、この抽出回路２６８に接続される出力回路２７０とが設けられている。また、抽出回路２６８は、ＩＤコード記憶レジスタ２６９を介してＣＰＵ２６１に接続されている。また、ＣＰＵ２６１には、検査用出力端子２７１が接続されて外部の検査機（不図示）と接続可能に構成されている。また、ＣＰＵ２６１にはクロック回路２７２が接続されて所定のクロック信号が入力される。そして、出力回路２７０には液晶表示器（ＬＣＤ）５２が接続されている。
【００２５】
そして、ＣＰＵ２６１は、サブ統合制御基板２８０から送出される各種制御信号に従って、ＲＡＭ２６３に各種信号データを一時的に記憶しつつ、プログラムＲＯＭ２６２に格納されている変動図柄等を表示させるための制御プログラムや制御データ等に基づいて、種々の演出パターン（場面）を構成する所定の画像パターン（以下、「スプライト」という。）のデータを例えば約３２ミリ秒に１回の割合で作成して、ＶＤＰ２６５に出力する。また、ＶＤＰ２６５は、受信したスプライトのデータをスプライトバッファ２６７Ｂに一時的に記憶後、画像データＲＯＭ２６６から受信したスプライトのデータに従って画像データを読み出し、後述のようにフレームバッファ２６７Ａに配置格納して編集し（図９参照）、これらの画像データを抽出回路２６８を介して出力回路２７０に出力し、該出力回路２７０から液晶表示器（ＬＣＤ）５２へ映像信号が出力される。従って、約３２ミリ秒間隔で、即ち１秒間に約３０フレーム（画像データ）が液晶表示器５２に表示される間隔で、映像信号が出力回路２７０から液晶表示器５２に出力され、種々の演出パターンの動画が表示される。
【００２６】
ここで、フレームバッファ２６７Ａについて図９に基づいて説明する。
図９に示すように、フレームバッファ２６７Ａは、１０２４×１０２４ドットの画像座標系（ＰＸ、ＰＹ）の仮想画面表示領域７２を構成している。また、液晶表示器５２の表示画面に表示される実画面表示領域７３は、６４０×４８０ドットである。また、ＶＤＰ２６５は、仮想画面表示領域７２に配置格納された各画像データを１フレーム分の画像データとして抽出回路２６８を介して出力回路２７０に出力し、該出力回路２７０から液晶表示器（ＬＣＤ）５２へ実画面表示領域７３に対応する映像信号が出力され、仮想画面表示領域７２の画像座標ＰＸ＝６４０〜１０２４ドットの領域及び画像座標ＰＹ＝４８０〜１０２４ドットの領域は、オーバースキャン表示領域７４となって、液晶表示器５２の表示画面には表示されない。
【００２７】
また、抽出回路２６８は、ＶＤＰ２６５から出力された画像データから後述のように予め定められた仮想画面表示領域７２の画像座標（実施例１では、画像座標（６４０、０）である。）に対応するＩＤキャラクタの画像データを「ＩＤコード」として抽出して、ＩＤコード記憶レジスタ２６９に出力して、該ＩＤコード記憶レジスタ２６９に格納されているＩＤコードをこの新たに抽出したＩＤコードに書き換える。従って、ＣＰＵ２６１は、ＶＤＰ２６５にスプライトのデータを出力後、所定時間経過後（例えば、約３０ミリ秒〜約３２ミリ秒経過後）、このＩＤコード記憶レジスタ２６９に格納されるＩＤコードを読み出すことによって、ＶＤＰ２６５から出力回路２７０に出力された画像データに含まれるＩＤコードを確認することが可能となる。
また、ＲＡＭ２６３には、後述のようにＣＰＵ２６１からＶＤＰ２６５に出力されたスプライトのデータのＩＤキャラクタに対応するＩＤコードと、ＶＤＰ２６５から出力回路２７０に出力された画像データに含まれるＩＤコードとが一致しない場合に、ＣＰＵ２６１が、この出力したスプライトのデータや、この出力したスプライトに対応する制御コマンド等を記憶するエラーデータ記憶領域２６３Ａが設けられている。
【００２８】
ここで、演出パターン（場面）とは、例えば、３列の識別図柄がスクロール表示（変動表示）され、所定の演出表示が行われた後、主制御基板２９０のＣＰＵ２９１が決定した３列の識別図柄が停止した状態に表示され、当たり、ハズレが決まる、というように、ある単位の場面、背景をいい、予め約１５０個乃至５００個等の静止画の画像パターン（スプライト）から構成されるものである。また、予めプログラムＲＯＭ２６２に多数のスプライトが格納され、サブ統合制御基板２８０から送出される各種制御信号に対応して組み合わさられて演出パターン（場面）が作成されるため、その組合せ総数は大きな数になる。
【００２９】
次に、このように構成された演出表示基板２６０のＣＰＵ２６１が実行する制御処理について図６乃至図１０に基づき説明する。
【００３０】
先ず、演出表示基板２６０のＣＰＵ２６１が、サブ統合制御基板２８０のＣＰＵ２８１から演出表示を指示する制御信号が入力された場合に実行する「表示処理１」について図６乃至図９に基づいて説明する。図６は演出表示基板２６０のＣＰＵ２６１が実行する「表示処理１」のフローチャートである。尚、図６にフローチャートで示されるプログラムは、演出表示基板２６０のプログラムＲＯＭ２６２に記憶されており、ＣＰＵ２６１によって実行される。ここで、図６にフローチャートで示されるプログラムは、電源投入後、一定時間毎（例えば、４ｍｓｅｃ毎）に作動するものである。
【００３１】
図６に示すように、先ず、ステップ（以下、Ｓという）１１において、ＣＰＵ２６１は、サブ統合制御基板２８０のＣＰＵ２８１から入出力回路２６４を介して演出パターンコマンド等の制御信号が入力されたか否かを判定する判定処理を実行する。そして、入出力回路２６４を介して演出パターンコマンド等の制御信号が入力されていない場合には（Ｓ１１：ＮＯ）、ＣＰＵ２６１は、当該処理を終了する。
一方、入出力回路２６４を介して演出パターンコマンド等の制御信号が入力された場合には（Ｓ１１：ＹＥＳ）、Ｓ１２において、ＣＰＵ２６１は、この制御信号を構成する演出パターンコマンドと最終停止図柄の図柄データを抽出してＲＡＭ２６３に記憶する。また、ＣＰＵ２６１は、この演出パターンコマンドが完全ハズレの演出パターン、リーチハズレの演出パターン、当たりの演出パターンのいずれであるか等の解析を行う。
【００３２】
そして、Ｓ１３において、ＣＰＵ２６１は、Ｓ１２で特定した演出パターンに対応する第１番目の画像パターン、即ち、スプライトのデータをプログラムＲＯＭ２６２から読み出して、ＲＡＭ２６３に記憶する。
ここで、スプライトのデータ構成の一例について図７に基づいて説明する。
図７に示すように、スプライトのデータ７１の構成は、キャラクタのフレームバッファ２６７Ａの配置位置を表す画像座標（ＰＸ、ＰＹ）と、該キャラクタの表示範囲を表す（ＳＸ、ＳＹ）と、該キャラクタの画像データが格納される画像データＲＯＭ２６６の格納アドレスを表す（Ｃｈａｒ）とから構成されるデータが、４個のキャラクタ毎に順に配置され、最後にデータの終了を表す「ＥＮＤ」が配置されている。
【００３３】
例えば、スプライトのデータ「ＰＸ、ＰＹ、ＳＸ、ＳＹ、Ｃｈａｒ」が「１６０、２４０、１６０、１６０、０ｘ０００００」の場合には、画像データＲＯＭ２６６のアドレスが「０ｘ０００００」に格納されるキャラクタ２６６Ａ（図８参照）を、フレームバッファ２６７Ａの（１６０、２４０）の画像座標位置に、１６０×１６０ドットの大きさで配置することを意味している。従って、このキャラクタ２６６Ａは、液晶表示器５２に表示される。また、スプライトのデータ「ＰＸ、ＰＹ、ＳＸ、ＳＹ、Ｃｈａｒ」が「６４０、０、１、１、０ｘｃ００００」の場合には、画像データＲＯＭ２６６のアドレスが「０ｘｃ００００」に格納されるＩＤキャラクタ２６６Ｄ（図８参照）を、フレームバッファ２６７Ａの（６４０、０）の画像座標位置に、１×１ドットの大きさで配置することを意味している。従って、このＩＤキャラクタ２６６Ｄは、液晶表示器５２の表示画面には表示されない。尚、プログラムＲＯＭ２６２には、各ＩＤキャラクタの画像データが、画像データＲＯＭ２６６のアドレスに対応して記憶されている。
【００３４】
続いて、Ｓ１４において、ＣＰＵ２６１は、ＲＡＭ２６３からスプライトのデータを再度読み出して、ＶＤＰ２６５に出力する。
これにより、ＶＤＰ２６５は、このスプライトのデータに基づいて、上述のように画像データをフレームバッファ２６７Ａの仮想画面表示領域７２に作成後、仮想画面表示領域７２に配置格納された各画像データを１フレーム分の画像データとして抽出回路２６８を介して出力回路２７０に出力する。また、抽出回路２６８は、上述のように、入力された１フレーム分の画像データの中から、仮想画面表示領域７２の画像座標（６４０、０）に対応する１ドット分の画像データ、即ちＩＤキャラクタの画像データを「ＩＤコード」として抽出して、ＩＤコード記憶レジスタ２６９に格納されているＩＤコードをこの新たに抽出したＩＤコードに書き換える。
【００３５】
ここで、図７に示されるスプライトのデータ７１の各キャラクタ（Ｃｈａｒ）に対応する画像データの一例について図８に基づいて説明する。
図８に示すように、画像データＲＯＭ２６６には種々のキャラクタの画像データが格納されている。例えば、スプライトのデータ７１の（Ｃｈａｒ）の「０ｘ０００００」に対して、画像データＲＯＭ２６６の格納アドレス「０ｘ０００００」には、太線の「○」印のキャラクタ２６６Ａの画像データが記憶されている。このキャラクタ２６６Ａの画像データは、スプライトのデータ７１の（ＳＸ、ＳＹ）の「１６０、１６０」に対応して、仮想画面表示領域７２での大きさが１６０×１６０ドットで、１ドット当たり、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、その他（α）の各８ビットのデータ構成、即ち、１ドット当たり４バイトのデータ構成である。
また、スプライトのデータ７１の（Ｃｈａｒ）の「０ｘ４００００」、「０ｘ８００００」に対して、画像データＲＯＭ２６６の格納アドレス「０ｘ４００００」、「０ｘ８００００」には、それぞれキャラクタ２６６Ａと同様の構成の各画像データ２６６Ｂ、２６６Ｃが記憶されている。
また、スプライトのデータ７１の（Ｃｈａｒ）の「０ｘｃ００００」に対して、画像データＲＯＭ２６６の格納アドレス「０ｘｃ００００」には、ＩＤキャラクタ２６６Ｄの画像データが記憶されている。このＩＤキャラクタ２６６Ｄの画像データは、スプライトのデータ７１の（ＳＸ、ＳＹ）の「１、１」に対応して、仮想画面表示領域７２での大きさが１×１ドットで、１ドット当たり、３２ビットの「ＩＤコード」、即ち、１ドット当たり４バイトの「ＩＤコード」が記憶されている。
【００３６】
これにより、図９に示すように、スプライトのデータ７１（図７参照）がＶＤＰ２６５に入力された場合には、ＶＤＰ２６５は、各キャラクタ２６６Ａ〜２６６Ｄ（図８参照）の画像データを画像データＲＯＭ２６６から順次読み出して、フレームバッファ２６７Ａに構成された仮想画面表示領域７２に配置格納する。
例えば、スプライトのデータ「ＰＸ、ＰＹ、ＳＸ、ＳＹ、Ｃｈａｒ」が「１６０、２４０、１６０、１６０、０ｘ０００００」の場合には、画像データＲＯＭ２６６のアドレスが「０ｘ０００００」に格納されるキャラクタ２６６Ａを、フレームバッファ２６７Ａの（１６０、２４０）の画像座標位置に、１６０×１６０ドットの大きさで配置格納する。
また、スプライトのデータ「ＰＸ、ＰＹ、ＳＸ、ＳＹ、Ｃｈａｒ」が「６４０、０、１、１、０ｘｃ００００」の場合には、画像データＲＯＭ２６６のアドレスが「０ｘｃ００００」に格納されるＩＤキャラクタ２６６Ｄを、フレームバッファ２６７Ａの（６４０、０）の画像座標位置に、１×１ドットの大きさで配置する。
従って、各キャラクタ２６６Ａ〜２６６Ｃは、実画面表示領域７３に配置格納されるため、液晶表示器５２にカラー表示される。一方、ＩＤキャラクタ２６６Ｄは、オーバースキャン表示領域７４に配置格納されるため、液晶表示器５２に表示されない。
【００３７】
そして、Ｓ１５において、ＣＰＵ２６１は、抽出回路２６８がＶＤＰ２６５から出力された画像データから仮想画面表示領域７２の画像座標（６４０、０）に対応する１ドット分の画像データを「ＩＤコード」として抽出して、ＩＤコード記憶レジスタ２６９に格納されているＩＤコードをこの新たに抽出したＩＤコードに書き換えるのを所定時間（例えば、約３０ミリ秒〜３２ミリ秒である。）待つ。
続いて、Ｓ１６において、ＣＰＵ２６１は、ＩＤコード記憶レジスタ２６９に格納されているＩＤコードを液晶表示器５２に出力された映像信号の「映像ＩＤコード」として読み込み、ＲＡＭ２６３に記憶する。
【００３８】
その後、Ｓ１７において、ＣＰＵ２６１は、ＲＡＭ２６３に記憶されるスプライトのデータ７１の（ＰＸ、ＰＹ）が「６４０、０」に対応する（Ｃｈａｒ）の「０ｘｃ００００」を読み出す。そして、この「０ｘｃ００００」を画像データＲＯＭ２６６のアドレスとするＩＤキャラクタの画像データをプログラムＲＯＭ２６２から読み出して、サブ統合制御基板２８０のＣＰＵ２８１から入力された制御コマンドに対応する「出力ＩＤコード」としてＲＡＭ２６３に記憶する。そしてまた、この「出力ＩＤコード」と「映像ＩＤコード」とをＲＡＭ２６３から再度読み出し、一致するか否かを判定する判定処理を実行する。
そして、この「出力ＩＤコード」と「映像ＩＤコード」とが一致しない場合には（Ｓ１７：ＮＯ）、Ｓ１８において、ＣＰＵ２６１は、このスプライトのデータ７１や、この出力したスプライトに対応する制御コマンド等をエラーデータ記憶領域２６３Ａに記憶後、Ｓ１９の処理に移行する。
一方、この「出力ＩＤコード」と「映像ＩＤコード」とが一致する場合には（Ｓ１７：ＹＥＳ）、ＣＰＵ２６１は、Ｓ１９の処理に移行する。
【００３９】
Ｓ１９において、ＣＰＵ２６１は、上記Ｓ１２で特定した演出パターンによって指定されるフレーム数を全て処理したか否か、即ち、この特定した演出パターンに対応する次のスプライトのデータがプログラムＲＯＭ２６２に残っていないか否かを判定する判定処理を実行する。
そして、上記Ｓ１２で特定した演出パターンに対応する次のスプライトのデータがプログラムＲＯＭ２６２に残っている場合には（Ｓ１９：ＮＯ）、ＣＰＵ２６１は、Ｓ１３の処理に移行して、この次のスプライトのデータをプログラムＲＯＭ２６２から読み出して、ＲＡＭ２６３に記憶後、Ｓ１４以降の処理を実行する。
一方、上記Ｓ１２で特定した演出パターンに対応する次のスプライトのデータがプログラムＲＯＭ２６２に残っていない場合には（Ｓ１９：ＹＥＳ）、ＣＰＵ２６１は、当該処理を終了する。
【００４０】
次に、演出表示基板２６０のＣＰＵ２６１が、検査出力端子２７１を介して不図示の検査機からエラーデータ記憶領域２６３Ａに記憶するデータの出力を指示する制御信号が入力された場合に実行する「エラーデータ出力処理」について図１０に基づいて説明する。図１０は演出表示基板２６０のＣＰＵ２６１が実行する「エラーデータ出力処理」のフローチャートである。尚、図１０にフローチャートで示されるプログラムは、演出表示基板２６０のプログラムＲＯＭ２６２に記憶されており、ＣＰＵ２６１によって実行される。ここで、図１０にフローチャートで示されるプログラムは、電源投入後、一定時間毎（例えば、４ｍｓｅｃ毎）に作動するものである。
【００４１】
図１０に示すように、先ず、Ｓ２５において、ＣＰＵ２６１は、検査出力端子２７１を介して信号が入力されたか否かを判定する判定処理を実行する。そして、検査出力端子２７１を介して信号が入力されていない場合には（Ｓ２５：ＮＯ）、ＣＰＵ２６１は、当該処理を終了する。
一方、検査出力端子２７１を介して信号が入力された場合には（Ｓ２５：ＹＥＳ）、ＣＰＵ２６１は、Ｓ２６の処理に移行する。Ｓ２６において、ＣＰＵ２６１は、検査出力端子２７１を介して入力された信号がエラーデータ出力要求信号か否かを判定する判定処理を実行する。そして、検査出力端子２７１を介して入力された信号がエラーデータ出力要求信号でない場合には（Ｓ２６：ＮＯ）、ＣＰＵ２６１は、当該処理を終了する。
【００４２】
また一方、検査出力端子２７１を介して入力された信号がエラーデータ出力要求信号の場合には（Ｓ２６：ＹＥＳ）、ＣＰＵ２６１は、Ｓ２７の処理に移行する。Ｓ２７において、ＣＰＵ２６１は、エラーデータ記憶領域２６３Ａに記憶されるスプライトのデータや、この出力したスプライトに対応する制御コマンド等を順番に読み出し、検査出力端子２７１を介して外部に出力後、当該処理を終了する。
【００４３】
以上説明した通り、実施例１に係るパチンコ機１では、ＣＰＵ２６１は、ＣＰＵ２８１から入出力回路２６４を介して演出パターンコマンド等の制御信号が入力された場合には、演出パターンを特定する（Ｓ１１〜Ｓ１２）。そして、特定した演出パターンに対応する各画像パターン、即ち、スプライトのデータをプログラムＲＯＭ２６２から読み出して、ＶＤＰ２６５に出力する（Ｓ１３〜Ｓ１４）。また、ＣＰＵ２６１は、ＩＤコード記憶レジスタ２６９に格納されているＩＤコードを液晶表示器５２に出力された映像信号の「映像ＩＤコード」として読み込むと共に、スプライトのデータのＩＤキャラクタの画像データをプログラムＲＯＭ２６２から読み出して「出力ＩＤコード」とし、この「出力ＩＤコード」と「映像ＩＤコード」とが一致するか否かを判定する（Ｓ１５〜Ｓ１７）。そして、「出力ＩＤコード」と「映像ＩＤコード」とが一致しない場合には（Ｓ１７：ＮＯ）、ＣＰＵ２６１は、このスプライトのデータ７１や、この出力したスプライトに対応する制御コマンド等をエラーデータ記憶領域２６３Ａに記憶後、Ｓ１３の処理に移行して、次のスプライトのデータをプログラムＲＯＭ２６２から読み出して、ＲＡＭ２６３に記憶後、Ｓ１４以降の処理を再度実行する。
一方、検査出力端子２７１を介してエラーデータ出力要求信号が入力された場合には、ＣＰＵ２６１は、エラーデータ記憶領域２６３Ａに記憶されるスプライトのデータや、この出力したスプライトに対応する制御コマンド等を順番に読み出し、検査出力端子２７１を介して外部に出力する（Ｓ２５〜Ｓ２７）。
【００４４】
これにより、液晶表示器５２に表示不具合が発生した場合には、不図示の検査機は、検査出力端子２７１を介してエラーデータ記憶領域２６３Ａに記憶するデータの出力を指示するエラーデータ出力要求信号を入力することによって、この検査出力端子２７１を介してエラーデータ記憶領域２６３Ａに記憶されるスプライトのデータや、この出力したスプライトに対応する制御コマンド等を順次受信して確認することが可能となり（図１０参照）、表示制御プログラム等にバグが含まれているか否かを迅速に検出することができ、早期の対応が可能となる。
【実施例２】
【００４５】
次に、実施例２に係るパチンコ機について図１１に基づいて説明する。尚、以下の説明において上記図１乃至図１０の実施例１に係るパチンコ機１の構成と同一符号は、該実施例１に係るパチンコ機１等の構成と同一あるいは相当部分を示すものである。
この実施例２に係るパチンコ機の概略構成は、上記実施例１に係るパチンコ機１とほぼ同じ構成である。また、各種制御処理も実施例１に係るパチンコ機１とほぼ同じ制御処理である。
但し、実施例２に係るパチンコ機は、演出表示基板２６０のＣＰＵ２６１が、サブ統合制御基板２８０のＣＰＵ２８１から演出表示を指示する制御信号が入力された場合に、上記「表示処理１」に替えて「表示処理２」を実行する点で異なっている。
【００４６】
ここで、実施例２に係るパチンコ機の演出表示基板２６０のＣＰＵ２６１が、サブ統合制御基板２８０のＣＰＵ２８１から演出表示を指示する制御信号が入力された場合に実行する「表示処理２」について図１１に基づいて説明する。図１１は実施例２に係るパチンコ機の演出表示基板２６０のＣＰＵ２６１が実行する「表示処理２」のフローチャートである。尚、図１１にフローチャートで示されるプログラムは、演出表示基板２６０のプログラムＲＯＭ２６２に記憶されており、ＣＰＵ２６１によって実行される。ここで、図１１にフローチャートで示されるプログラムは、電源投入後、一定時間毎（例えば、４ｍｓｅｃ毎）に作動するものである。
【００４７】
図１１に示すように、先ず、Ｓ３１乃至Ｓ３７において、ＣＰＵ２６１は、上記実施例１に係る「表示処理１」のＳ１１乃至Ｓ１７の処理を実行する。
そして、「出力ＩＤコード」と「映像ＩＤコード」とが一致しない場合には（Ｓ３７（Ｓ１７）：ＮＯ）、Ｓ３８において、ＣＰＵ２６１は、上記Ｓ１８の処理を実行後、Ｓ３９の処理に移行する。
Ｓ３９において、ＣＰＵ２６１は、表示制御プログラムにバグ等がある旨を表すスプライトのデータをプログラムＲＯＭ２６２から読み出し、このスプライトのデータをＶＤＰ２６５に出力する。これにより、ＶＤＰ２６５は、このスプライトのデータに基づいて、液晶表示器５２に表示制御プログラムにバグ等がある旨が表示される画像データをフレームバッファ２６７Ａに配置格納後、１フレーム分の画像データとして抽出回路２６８を介して出力回路２７０に出力する。また、出力回路２７０からこのスプライトの映像信号が液晶表示器５２に出力されてカラー表示される。
また、Ｓ４０において、ＣＰＵ２６１は、サブ統合制御基板２８０のＣＰＵ２８１に警告音を発生する指示信号を出力する。これにより、ＣＰＵ２８１は、駆動回路７１及びスピーカ７を介して表示制御プログラムにバグ等がある旨の警告音を発して、注意を喚起する。尚、表示制御プログラムにバグ等がある旨の音声案内を行ってもよい。
【００４８】
続いて、Ｓ４１において、ＣＰＵ２６１は、ＶＤＰ２６５に対して、表示制御プログラムにバグ等がある旨のスプライトのデータを所定フレーム数（例えば、約１５０フレームである。これにより、液晶表示器５２に表示制御プログラムにバグがある旨のカラー表示が約５秒間表示される。）繰り返し出力したか否かを判定する判定処理を実行する。そして、表示制御プログラムにバグ等がある旨のスプライトのデータを所定フレーム数繰り返し出力していない場合には（Ｓ４１：ＮＯ）、ＣＰＵ２６１は、Ｓ３９以降の処理を再度実行する。
【００４９】
一方、表示制御プログラムにバグ等がある旨のスプライトのデータを所定フレーム数繰り返し出力した場合には（Ｓ４１：ＹＥＳ）、ＣＰＵ２６１は、Ｓ４２の処理に移行する。Ｓ４２において、ＣＰＵ２６１は、上記実施例１に係るＳ１９の処理を実行する。
そして、上記Ｓ３２（Ｓ１２）で特定した演出パターンに対応する次のスプライトのデータがプログラムＲＯＭ２６２に残っていない場合には（Ｓ４２（Ｓ１９）：ＹＥＳ）、ＣＰＵ２６１は、当該処理を終了する。
【００５０】
尚、Ｓ４１において、表示制御プログラムにバグがある旨のスプライトのデータを所定フレーム数繰り返し出力した場合には（Ｓ４１：ＹＥＳ）、ＣＰＵ２６１は、当該処理を終了するようにしてもよい。これにより、パチンコ機１の演出表示が途中で停止するため、表示制御プログラムにバグ等がある旨を更に容易に確認することができる。
【００５１】
従って、実施例２に係るパチンコ機では、「出力ＩＤコード」と「映像ＩＤコード」とが一致しない場合には（Ｓ３７（Ｓ１７）：ＮＯ）、表示制御プログラムにバグがある旨のスプライトのデータがＶＤＰ２６５に対して所定フレーム数繰り返し出力されると共に、サブ統合制御基板２８０のＣＰＵ２８１によって警告音が発せられるため（Ｓ３９、Ｓ４０）、表示制御プログラムにバグ等が含まれていることを容易に確認することができる。また、不図示の検査機により、検査出力端子２７１を介してエラーデータ記憶領域２６３Ａに記憶するデータの出力を指示するエラーデータ出力要求信号を入力することによって、この検査出力端子２７１を介してエラーデータ記憶領域２６３Ａに記憶されるスプライトのデータや、この出力したスプライトに対応する制御コマンド等を順次受信して確認することが可能となり（図１０参照）、表示制御プログラムに含まれているバグ等の修正を早期に行うことが可能となる。
【実施例３】
【００５２】
次に、実施例３に係るパチンコ機について図１２及び図１３に基づいて説明する。尚、以下の説明において上記図１乃至図１０の実施例１に係るパチンコ機１の構成と同一符号は、該実施例１に係るパチンコ機１等の構成と同一あるいは相当部分を示すものである。
この実施例３に係るパチンコ機の概略構成は、上記実施例１に係るパチンコ機１とほぼ同じ構成である。また、各種制御処理も実施例１に係るパチンコ機１とほぼ同じ制御処理である。
但し、図１２に示すように、実施例３に係るパチンコ機は、演出表示基板２６０の構成が、上記実施例１に係るパチンコ機１に係る演出表示基板２６０と異なり、抽出回路２６８とＩＤコード記憶レジスタ２６９が設けられておらず、実施例３に係るＣＰＵ２６１と出力回路２６５とが直接接続されている。また、実施例３に係るＣＰＵ２６１は、フレームバッファ２６７Ａに直接接続され、該フレームバッファ２６７Ａに格納された任意のアドレスの画像データを確認することができるように構成されている。
【００５３】
また、このような構成の相違により、実施例３に係る演出表示基板２６０のＣＰＵ２６１は、サブ統合制御基板２８０のＣＰＵ２８１から演出表示を指示する制御信号が入力された場合に、上記「表示処理１」に替えて「表示処理３」を実行する点で異なっている。
ここで、実施例３に係るパチンコ機の演出表示基板２６０のＣＰＵ２６１が、サブ統合制御基板２８０のＣＰＵ２８１から演出表示を指示する制御信号が入力された場合に実行する「表示処理３」について図１３に基づいて説明する。図１３は実施例３に係るパチンコ機の演出表示基板２６０のＣＰＵ２６１が実行する「表示処理３」のフローチャートである。尚、図１３にフローチャートで示されるプログラムは、演出表示基板２６０のプログラムＲＯＭ２６２に記憶されており、ＣＰＵ２６１によって実行される。ここで、図１３にフローチャートで示されるプログラムは、電源投入後、一定時間毎（例えば、４ｍｓｅｃ毎）に作動するものである。
【００５４】
図１３に示すように、先ず、Ｓ６１乃至Ｓ６４において、ＣＰＵ２６１は、上記実施例１に係る「表示処理１」のＳ１１乃至Ｓ１４の処理を実行する。
そして、Ｓ６５において、ＣＰＵ２６１は、ＲＡＭ２６３に記憶するスプライトのデータ７１から（ＰＸ、ＰＹ）が「６４０、０」（図７参照）を読み出し、この「６４０、０」をフレームバッファ２６７Ａの仮想画面表示領域７２（図９参照）の画像座標（６４０、０）として、該画像座標（６４０、０）に対応する１ドット分の画像データを読み込み、「映像ＩＤコード」としてＲＡＭ２６３に記憶する。
【００５５】
続いて、Ｓ６６において、ＣＰＵ２６１は、上記実施例１に係る「表示処理１」のＳ１７の処理を実行する。
そして、「出力ＩＤコード」と「映像ＩＤコード」とが一致しない場合には（Ｓ６６（Ｓ１７）：ＮＯ）、Ｓ６７において、ＣＰＵ２６１は、上記Ｓ１８の処理を実行後、Ｓ６８の処理に移行する。
Ｓ６８において、ＣＰＵ２６１は、表示制御プログラムにバグ等がある旨を表すスプライトのデータをプログラムＲＯＭ２６２から読み出し、このスプライトのデータをＶＤＰ２６５に静止画像データとして出力する。これにより、ＶＤＰ２６５は、このスプライトのデータに基づいて、液晶表示器５２に表示制御プログラムにバグ等がある旨が表示される画像データをフレームバッファ２６７Ａに配置格納後、１フレーム分の静止画像データとして抽出回路２６８を介して出力回路２７０に出力する。また、出力回路２７０からこのスプライトの映像信号が液晶表示器５２に出力されて表示制御プログラムにバグ等がある旨を表す静止画像がカラー表示される。
【００５６】
また、Ｓ６９において、ＣＰＵ２６１は、サブ統合制御基板２８０のＣＰＵ２８１に警告音を発生する指示信号を出力後、当該処理を終了する。これにより、ＣＰＵ２８１は、駆動回路７１及びスピーカ７を介して表示制御プログラムにバグ等がある旨の警告音を発して、注意を喚起する。尚、表示制御プログラムにバグ等がある旨の音声案内を行ってもよい。
一方、Ｓ６６で、「出力ＩＤコード」と「映像ＩＤコード」とが一致する場合には（Ｓ６６（Ｓ１７）：ＹＥＳ）、ＣＰＵ２６１は、Ｓ７０の処理に移行する。Ｓ７０において、ＣＰＵ２６１は、上記実施例１に係るＳ１９の処理を実行する。
そして、上記Ｓ６２（Ｓ１２）で特定した演出パターンに対応する次のスプライトのデータがプログラムＲＯＭ２６２に残っていない場合には（Ｓ７０（Ｓ１９）：ＹＥＳ）、ＣＰＵ２６１は、当該処理を終了する。
【００５７】
尚、Ｓ６９の処理を終了後、当該処理を終了しているが、所定時間（例えば、約５秒間である。）、表示制御プログラムにバグ等がある旨を表す静止画像を表示すると共に、警告音を発生後、Ｓ７０以降の処理を実行するようにしてもよい。これにより、表示制御プログラムに含まれているバグ等を順次確認することができる。
【００５８】
従って、実施例３に係るパチンコ機では、「出力ＩＤコード」と「映像ＩＤコード」とが一致しない場合には（Ｓ６６（Ｓ１７）：ＮＯ）、表示制御プログラムにバグがある旨の静止画像がカラー表示されると共に、サブ統合制御基板２８０のＣＰＵ２８１によって警告音が発せられるため（Ｓ６８、Ｓ６９）、表示制御プログラムにバグ等が含まれていることを容易に確認することができる。また、不図示の検査機により、検査出力端子２７１を介してエラーデータ記憶領域２６３Ａに記憶するデータの出力を指示するエラーデータ出力要求信号を入力することによって、この検査出力端子２７１を介してエラーデータ記憶領域２６３Ａに記憶されるスプライトのデータや、この出力したスプライトに対応する制御コマンド等を順次受信して確認することが可能となり（図１０参照）、表示制御プログラムに含まれているバグ等の修正を早期に行うことが可能となる。
【実施例４】
【００５９】
次に、実施例４に係るパチンコ機について図１４乃至図１７に基づいて説明する。尚、以下の説明において上記図１乃至図１０の実施例１に係るパチンコ機１の構成と同一符号は、該実施例１に係るパチンコ機１等の構成と同一あるいは相当部分を示すものである。
この実施例４に係るパチンコ機の概略構成は、上記実施例１に係るパチンコ機１とほぼ同じ構成である。また、各種制御処理も実施例１に係るパチンコ機１とほぼ同じ制御処理である。
【００６０】
但し、図１５に示すように、実施例４に係るパチンコ機は、演出表示基板２６０の構成が、上記実施例１に係るパチンコ機１に係る演出表示基板２６０と異なり、該演出表示基板２６０には、抽出回路２６８、ＩＤコード記憶レジスタ２６９及び検査出力端子２７１が設けられておらず、実施例４に係るＣＰＵ２６１は、ＶＤＰ２６５に直接接続されている。
また、通常時には、演出表示基板２６０入出力回路２６４とサブ統合制御基板２８０の入出力回路２８４とは直接接続されている。また、演出表示基板２６０出力回路２７０には、液晶表示器（ＬＣＤ）５２が直接接続されて、種々の演出パターンの動画が表示される。
【００６１】
一方、図１４に示すように、演出表示基板２６０のプログラムＲＯＭ２６２や画像データＲＯＭ２６６に格納される表示制御プログラムに含まれているバグ等の検査を行う場合には、演出表示基板２６０入出力回路２６４は、検査装置３００を介してサブ統合制御基板２８０の入出力回路２８４に接続される。また、液晶表示器（ＬＣＤ）５２は、検査装置３００を介して演出表示基板２６０出力回路２７０に接続される。
【００６２】
ここで、検査装置３００の概略構成について図１５に基づいて説明する。
図１５に示すように、検査装置３００は、検査制御基板３００Ａと、この検査制御基板３００Ａに接続される液晶表示器（ＬＣＤ）３０５及び警報発信器３０６とから構成されている。
また、検査制御基板３００Ａには、不図示のＲＯＭやＲＡＭを備えたワンチップ・マイコン等から構成される判定用ＣＰＵ３０１と、この判定用ＣＰＵ３０１に接続される制御コマンド分配回路３０２と、この判定用ＣＰＵ３０１にＩＤコード保存用バッファ３０４を介して接続される抽出回路３０３とが設けられている。
【００６３】
また、この制御コマンド分配回路３０２には、サブ統合制御基板２８０の入出力回路２８４と、演出表示基板２６０の入出力回路２６４とが接続され、サブ統合制御基板２８０のＣＰＵ２８１から入力された制御信号（制御コマンド）が、該制御コマンド分配回路３０２によって判定用ＣＰＵ３０１と演出表示基板２６０の入出力回路２６４に対してそれぞれ出力される。
また、検査制御基板３００Ａの抽出回路３０３には、演出表示基板２６０の出力回路２７０と液晶表示器（ＬＣＤ）５２が接続され、出力回路２７０からの映像信号は、該抽出回路３０３を介して、液晶表示器（ＬＣＤ）５２に出力されて、種々の演出パターンの動画が表示される。
【００６４】
また、抽出回路３０３は、出力回路２７０から出力された映像信号から予め定められた仮想画面表示領域７２（図９参照）の画像座標（実施例４では、画像座標（６４０、０）である。）に対応するＩＤキャラクタの画像データを「映像ＩＤコード」として抽出して、ＩＤコード保存用バッファ３０４に出力して、該ＩＤコード保存用バッファ３０４に格納されている映像ＩＤコードをこの新たに抽出した映像ＩＤコードに書き換える。従って、判定用ＣＰＵ３０１は、制御コマンド分配回路３０２を介して制御信号（制御コマンド）を受信してから所定時間経過後（例えば、約３０ミリ秒〜約３２ミリ秒経過後）、このＩＤコード保存用バッファ３０４に格納される映像ＩＤコードを読み出すことによって、ＶＤＰ２６５から出力回路２７０に出力された画像データに含まれるＩＤコードを確認することが可能となる。
【００６５】
また、判定用ＣＰＵ３０１に設けられる不図示のＲＯＭやＲＡＭには、制御信号を構成する演出パターンコマンドから完全ハズレの演出パターン、リーチハズレの演出パターン、当たりの演出パターンのいずれであるか等の解析を行い、特定した演出パターンに対応する各画像パターン、即ち、各スプライトに含まれるＩＤキャラクタの画像データ、即ち、「ＩＤコード」を特定する後述の制御プログラム及び該各「ＩＤコード」が予め格納されている。
【００６６】
次に、演出表示基板２６０のＣＰＵ２６１が、制御コマンド分配回路３０２を介してサブ統合制御基板２８０のＣＰＵ２８１から演出表示を指示する制御信号が入力された場合に実行する「表示処理４」について図１６に基づいて説明する。図１６は演出表示基板２６０のＣＰＵ２６１が実行する「表示処理４」のフローチャートである。尚、図１６にフローチャートで示されるプログラムは、演出表示基板２６０のプログラムＲＯＭ２６２に記憶されており、ＣＰＵ２６１によって実行される。ここで、図１６にフローチャートで示されるプログラムは、電源投入後、一定時間毎（例えば、４ｍｓｅｃ毎）に作動するものである。
【００６７】
図１６に示すように、Ｓ１０１乃至Ｓ１０４において、ＣＰＵ２６１は、上記実施例１に係る「表示処理１」のＳ１１乃至Ｓ１４の処理を実行する。
そして、Ｓ１０５において、ＣＰＵ２６１は、上記実施例１に係る「表示処理１」のＳ１９の処理を実行して、上記Ｓ１０２で特定した演出パターンに対応する次のスプライトのデータがプログラムＲＯＭ２６２に残っていない場合には（Ｓ１０５（Ｓ１９）：ＹＥＳ）、ＣＰＵ２６１は、当該処理を終了する。
【００６８】
次に、検査装置３００の判定用ＣＰＵ３０１が、制御コマンド分配回路３０２を介してサブ統合制御基板２８０のＣＰＵ２８１から演出表示を指示する制御信号が入力された場合に実行する「検査処理」について図１７に基づいて説明する。図１７は検査装置３００の判定用ＣＰＵ３０１が実行する「検査処理」のフローチャートである。尚、図１７にフローチャートで示されるプログラムは、判定用ＣＰＵ３０１に設けられる不図示のＲＯＭやＲＡＭにに記憶されており、判定用ＣＰＵ３０１によって実行される。ここで、図１７にフローチャートで示されるプログラムは、電源投入後、一定時間毎（例えば、４ｍｓｅｃ毎）に作動するものである。
【００６９】
図１７に示すように、Ｓ１１１において、判定用ＣＰＵ３０１は、サブ統合制御基板２８０のＣＰＵ２８１から制御コマンド分配回路３０２を介して演出パターンコマンド等の制御信号が入力されたか否かを判定する判定処理を実行する。そして、制御コマンド分配回路３０２を介して演出パターンコマンド等の制御信号が入力されていない場合には（Ｓ１１１：ＮＯ）、判定用ＣＰＵ３０１は、当該処理を終了する。
一方、制御コマンド分配回路３０２を介して演出パターンコマンド等の制御信号が入力された場合には（Ｓ１１１：ＹＥＳ）、Ｓ１１２において、判定用ＣＰＵ３０１は、この制御信号を構成する演出パターンコマンドと最終停止図柄の図柄データを抽出して不図示のＲＡＭに記憶する。また、判定用ＣＰＵ３０１は、この演出パターンコマンドが完全ハズレの演出パターン、リーチハズレの演出パターン、当たりの演出パターンのいずれであるか等の解析を行う。
【００７０】
そして、Ｓ１１３において、判定用ＣＰＵ３０１は、Ｓ１１２で特定した演出パターンに対応する第１番目の画像パターン、即ち、スプライトのＩＤキャラクタの画像データに対応するＩＤコードを「出力ＩＤコード」として不図示のＲＯＭから読み出して、不図示のＲＡＭに記憶する。また同時に、判定用ＣＰＵ３０１は、抽出回路３０３が出力回路２７０から出力された映像信号から仮想画面表示領域７２の画像座標（６４０、０）に対応する１ドット分の画像データ（図９参照）を「映像ＩＤコード」として抽出して、ＩＤコード保存用バッファ３０４に格納されている映像ＩＤコードをこの新たに抽出した映像ＩＤコードに書き換えるのを所定時間（例えば、約３０ミリ秒〜３２ミリ秒である。）待つ。
【００７１】
続いて、Ｓ１１４において、判定用ＣＰＵ３０１は、ＩＤコード保存用バッファ３０４に格納されている映像ＩＤコードを液晶表示器５２に出力された映像信号の「映像ＩＤコード」として読み込み、不図示のＲＡＭに記憶する。尚、出力回路２７０から出力された映像信号は、抽出回路３０３を介してそのままの状態で液晶表示器（ＬＣＤ）５２に出力され、上記Ｓ１０２で特定された演出パターンの１番目のスプライトに対応するカラー画像が表示される。
その後、Ｓ１１５において、判定用ＣＰＵ３０１は、不図示のＲＡＭに記憶される「出力ＩＤコード」と「映像ＩＤコード」とを再度読み出し、一致するか否かを判定する判定処理を実行する。
そして、この「出力ＩＤコード」と「映像ＩＤコード」とが一致しない場合には（Ｓ１１５：ＮＯ）、判定用ＣＰＵ３０１は、Ｓ１１６の処理に移行する。Ｓ１１６において、判定用ＣＰＵ３０１は、この１番目のスプライトの出力ＩＤコードや、入力された制御信号（制御コマンド）等を不図示のＲＡＭに記憶する。
【００７２】
続いて、Ｓ１１７において、判定用ＣＰＵ３０１は、表示制御プログラムにバグ等がある旨を表す表示画像や、１番目のスプライトの出力ＩＤコードや、入力された制御信号（制御コマンド）等を液晶表示器（ＬＣＤ）３０５に表示して、表示制御プログラムにバグ等がある旨を報知する。
また同時に、Ｓ１１８において、判定用ＣＰＵ３０１は、警報音発信器３０６を介して表示制御プログラムにバグ等がある旨の警告音を発して、注意を喚起後、当該処理を終了する。尚、表示制御プログラムにバグ等がある旨の音声案内を行ってもよい。
【００７３】
一方、「出力ＩＤコード」と「映像ＩＤコード」とが一致した場合には（Ｓ１１５：ＹＥＳ）、判定用ＣＰＵ３０１は、Ｓ１１９の処理に移行する。Ｓ１１９において、判定用ＣＰＵ３０１は、上記Ｓ１１２で特定した演出パターンによって指定されるフレーム数を全て処理したか否か、即ち、この特定した演出パターンに対応する次のスプライトのＩＤコードのデータが不図示のＲＯＭに残っていないか否かを判定する判定処理を実行する。
そして、上記Ｓ１１２で特定した演出パターンに対応する次のスプライトのＩＤコードのデータが不図示のＲＯＭに残っている場合には（Ｓ１１９：ＮＯ）、判定用ＣＰＵ３０１は、Ｓ１１３の処理に移行して、この次のスプライトのＩＤコードのデータを不図示のＲＯＭから読み出して、「出力ＩＤコード」として不図示のＲＡＭに記憶する。また、ＩＤコード保存用バッファ３０４に格納されている映像ＩＤコードが書き換えられるのを所定時間（例えば、約３０ミリ秒〜３２ミリ秒である。）待った後、Ｓ１１４以降の処理を実行する。
【００７４】
一方、上記Ｓ１１２で特定した演出パターンに対応する次のスプライトのＩＤコードのデータが不図示のＲＯＭに残っていない場合には（Ｓ１１９：ＹＥＳ）、判定用ＣＰＵ３０１は、当該処理を終了する。
【００７５】
従って、実施例４に係るパチンコ機では、演出表示基板２６０のプログラムＲＯＭ２６２や画像データＲＯＭ２６６に格納される表示制御プログラムに含まれているバグ等の検査を行う場合には、検査装置３００の制御コマンド分配回路３０２が、サブ統合制御基板２８０の入出力回路２８４と演出表示基板２６０の入出力回路２６４との間に接続され、また、検査装置３００の抽出回路３０３が、演出表示基板２６０の出力回路２７０と液晶表示器（ＬＣＤ）５２との間に接続される。
【００７６】
これにより、判定用ＣＰＵ３０１は、サブ統合制御基板２８０のＣＰＵ２８１から入力された制御信号に基づいて演出パターンを特定し、この演出パターンを構成する各スプライトのＩＤコードを不図示のＲＯＭから順次読み出して「出力ＩＤコード」として、抽出回路３０３及びＩＤコード保存用バッファ３０４を介して映像信号から抽出された「映像ＩＤコード」と所定時間毎に（例えば、約３０ミリ秒〜３２ミリ秒毎に）比較する。そして、この「出力ＩＤコード」と「映像ＩＤコード」とが一致しない場合には（Ｓ１１５：ＮＯ）、表示制御プログラムにバグがある旨の静止画像が液晶表示器（ＬＣＤ）３０５にカラー表示されると共に、警報音発信器３０６を介して警告音が発せられるため（Ｓ１１７、Ｓ１１８）、演出表示基板２６０のプログラムＲＯＭ２６２や画像データＲＯＭ２６６に格納される表示制御プログラムにバグ等が含まれていることを容易に確認することが可能となり、演出表示基板２６０のプログラムＲＯＭ２６２や画像データＲＯＭ２６６に格納される表示制御プログラムに含まれているバグ等の修正を早期に行うことが可能となる。
【００７７】
尚、本発明は、上記実施例１乃至実施例４に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形が可能であることは勿論である。
【００７８】
例えば、上記実施例４において、判定用ＣＰＵ３０１は、Ｓ１１８の処理を終了後、「検査処理」の処理を終了しているが、所定時間（例えば、約５秒間である。）、表示制御プログラムにバグ等がある旨を表す静止画像を液晶表示器３０５に表示すると共に、警報音発信器３０６を介して警告音を発生後、Ｓ１１９以降の処理を実行するようにしてもよい。これにより、表示制御プログラムに含まれているバグ等を順次検出することができる。
【図面の簡単な説明】
【００７９】
【図１】実施例１に係るパチンコ機全体を示した正面側斜視図である。
【図２】図１のパチンコ機全体を示した背面側斜視図である。
【図３】図１のパチンコ機の遊技盤を示す正面図である。
【図４】図１のパチンコ機の駆動制御に係る制御システムの構成を示すブロック図である。
【図５】図４の演出表示基板の構成を示すブロック図である。
【図６】実施例１に係る演出表示基板のＣＰＵが実行する表示処理１を示すフローチャートである。
【図７】スプライトのデータの一例を示す図である。
【図８】図７の画像データの一例を示す図である。
【図９】図８の画像データをフレームバッファに配置格納した一例を模式的に示す図である。
【図１０】実施例１に係る演出表示基板のＣＰＵが実行するエラーデータ出力処理を示すフローチャートである。
【図１１】実施例２に係る演出表示基板のＣＰＵが実行する表示処理２を示すフローチャートである。
【図１２】実施例３に係る演出表示基板の構成を示すブロック図である。
【図１３】実施例３に係る演出表示基板のＣＰＵが実行する表示処理３を示すフローチャートである。
【図１４】実施例４に係るパチンコ機の演出表示基板の検査システムの構成を示すブロック図である。
【図１５】図１４の演出表示基板と検査装置の構成を示すブロック図である。
【図１６】実施例４に係る演出表示基板のＣＰＵが実行する表示処理４を示すフローチャートである。
【図１７】実施例４に係る検査装置の判定用ＣＰＵが実行する検査処理を示すフローチャートである。
【符号の説明】
【００８０】
１・・・パチンコ機、５２、３０５・・・液晶表示器、５７・・・始動口、７１・・・スプライトデータ、７２・・・仮想画面表示領域、７３・・・実画面表示領域、２６０・・・演出表示基板、２６１、２８１、２９１・・・ＣＰＵ、２６２・・・プログラムＲＯＭ、２６３、２６７、２８３、２９３・・・ＲＡＭ、２６３Ａ・・・エラーデータ記憶領域、２６６・・・画像データＲＯＭ、２６７Ａ・・・フレームバッファ、２６７Ｂ・・・スプライトバッファ、２６８、３０３・・・抽出回路、２６９・・・ＩＤコード記憶レジスタ、２７０・・・出力回路、２７１・・・検査出力端子、２８０・・・サブ統合制御基板、２８２、２９２・・・ＲＯＭ、２９０・・・主制御基板、３００・・・検査装置、３００Ａ・・・検査制御基板、３０１・・・判定用ＣＰＵ
【図１】
0004827010.tif 000002
【図２】
0004827010.tif 000003
【図３】
0004827010.tif 000004
【図４】
0004827010.tif 000005
【図５】
0004827010.tif 000006
【図６】
0004827010.tif 000007
【図７】
0004827010.tif 000008
【図８】
0004827010.tif 000009
【図９】
0004827010.tif 000010
【図１０】
0004827010.tif 000011
【図１１】
0004827010.tif 000012
【図１２】
0004827010.tif 000013
【図１３】
0004827010.tif 000014
【図１４】
0004827010.tif 000015
【図１５】
0004827010.tif 000016
【図１６】
0004827010.tif 000017
【図１７】
0004827010.tif 000018