(57)【特許請求の範囲】
【請求項１】
一つの金属原子を内包し規則的に配置された多数の金属原子内包ナノカプセルと、該各金属原子内包ナノカプセル内の該金属原子の位置を何れか一方側に集中させて金属原子内包ナノカプセルを分極させことができる一対の電極板とを備えており、
前記一対の電極板に高電場を加えて、前記金属原子内包ナノカプセル内の該金属原子を一方向に集中させ均一に分極することにより記録の消去を行うこと、
及び、前記一対の電極板に前記高電場とは逆向きの弱い電場を与えながら、前記規則的に配置された多数の金属原子内包ナノカプセルの選択された部分にレーザー光パルスを照射することで生じる温度上昇による抗電場の低下により該選択された部分に局部的な分極反転を生じさせ記録の書き込みを行うこと、
及び、前記記録の書き込みを行った規則的に配置された多数の金属原子内包ナノカプセルに弱いレーザー光を照射し温度上昇で生じる焦電効果を利用して、各部分の分極方向を読み込み記録の読み出しを行うこと、
を特徴とする記憶装置。
【請求項２】
前記金属原子内包ナノカプセルがＣ６０フラーレンであり、前記内包金属原子の材料にアルカリ金属又は窒素が使用されていることを特徴とする請求項１に記載の記憶装置。
【請求項３】
前記金属原子内包ナノカプセルがＣ８２フラーレンであり、前記内包金属原子の材料にウランが使用されていることを特徴とする請求項１に記載の記憶装置。
【請求項４】
前記各金属原子内包ナノカプセルが“０”又は“１”としてデータ処理される１ビットであることを特徴とする請求項１記載の記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種ＲＡＭやＲＯＭ等に使用される記憶装置に関するものである。
【背景技術】
【０００２】
【特許文献１】特開平６−５２６８３号公報
【０００３】
従来から、半導体メモリには、ＤＲＡＭやＳＲＡＭといった読み書きが可能な一時記憶装置からシステムの駆動データ等を書き込む読み取り専用のＥＰＲＯＭやＥＥＰＲＯＭといった記憶装置には、各種の半導体としてメモリセルが使用されている。
【０００４】
図３は、従来の半導体記憶装置の１つであるＳＲＡＭのメモリセルの一構成例を示す回路図である。このＳＲＡＭのメモリセルでは、Ｐチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳという）１，２及びＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）３，４がノードＮ１，Ｎ２間に、たすき掛け接続されてフリップフロップが構成されている。ノードＮ１は、ワード線ＷＬの電位でゲート制御されるＮＭＯＳ５を介して、正相ビット線ＢＬａに接続されている。ノードＮ２は、ワード線ＷＬの電位でゲート制御されるＮＭＯＳ６を介して、逆相ビット線ＢＬｂに接続されている。
【０００５】
これらのメモリセルが複数個、マトリクス状に配列されてメモリセルマトリクスが構成されている。そして、メモリセルマトリクスの周辺に、デコーダや、入出力回路等が設けられ、ＳＲＡＭが構成されている。このＳＲＡＭでは、メモリセル内のノードＮ１，Ｎ２に記憶されているデータを読み出す場合、ワード線ＷＬを“Ｈ”レベルにする。すると、ＮＭＯＳ５，６がオンし、ノードＮ１，Ｎ２に保持されているデータが、相補的なビット線対ＢＬａ，ＢＬｂへ出力される。データを書込む場合、ビット線ＢＬａ，ＢＬｂへ書込み用のデータを入力し、ワード線ＷＬを“Ｈ”レベルにする。すると、ＮＭＯＳ５，６がオンし、ＮＭＯＳ５，６を介してメモリセル内のノードＮ１，Ｎ２を“１”または“０”にセットすることができる。
【０００６】
ＳＲＡＭでは、接合リーク等が発生してノードＮ１，Ｎ２の電位が変動しても、正電源電位Ｖccにより、ＰＭＯＳ１，２等を介してノードＮ１，Ｎ２が充電され、ノードＮ１，Ｎ２が元の電位へと回復するので、対ノイズ耐性に強い。また、長時間、ノードＮ１，Ｎ２にデータを保持しても、記憶された電位に変動が起きないので、ＤＲＡＭのように再書き込みする必要がないという利点がある。
【０００７】
図４は、従来の半導体記憶装置の１つであるＤＲＡＭのメモリセルの一構成例を示す回路図である。この図４では、１トランジスタ型の２つのメモリセル１０−１，１０−２が示されている。メモリセル１０−１は、ワード線ＷＬ１の電位でゲート制御されソース・ドレインが正相ビット線ＢＬａとノードＮ１１に接続されたＮＭＯＳ１１と、ノードＮ１１と固定電位Ｖcp間に接続されたキャパシタ１２とで、構成されている。メモリセル１０−２もメモリセル１０−１と同様に、ＮＭＯＳ１１及びキャパシタ１２で構成されているが、ＮＭＯＳ１１のゲートがワード線ＷＬ２に接続されると共に、ソースまたはドレインが逆相ビット線ＢＬｂに接続されている。
【０００８】
これらのメモリセル１０−１，１０−２が複数個、マトリクス状に配列されてメモリセルマトリクスが構成され、メモリセルマトリクスの周辺にデコーダや入出力回路等が設けられ、ＤＲＡＭが構成されている。例えば、メモリセル１０−１にデータを書込む場合、書込むべきデータを正相ビット線ＢＬａに入力し、ワード線ＷＬ１を“Ｈ”レベルにする。すると、メモリセル１０−１内のＮＭＯＳ１１がオンし、正相ビット線ＢＬａ上のデータがＮＭＯＳ１１を介してキャパシタ１２へ転送され、ノードＮ１１にデータが保持される。
【０００９】
また、メモリセル１０−１内のノードＮ１１に保持されたデータを読み出す場合、ワード線ＷＬ１を“Ｈ”レベルにすると、メモリセル１０−１内のＮＭＯＳ１１がオンし、ノードＮ１１上のデータが正相ビット線ＢＬａへ出力される。この種のＤＲＡＭの各メモリセル１０−１，１０−２は、１個のＮＭＯＳ１１と１個のキャパシタ１２で構成されるため、素子数が少なく、高集積化が容易であるという利点を有している。
【００１０】
上述したように、各種記憶装置では、“１”と“０”との組み合わせによってデータを記憶し、各メモリセルで１ビットを構成している。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、上記の如く構成された記憶装置にあっては、近年の高速化と大容量化を達成すると共に高密度化（小型化）が必須の条件となっており、これらを達成するために、メモリセルにＭＯＳトランジスタ等が使用されている。
【００１２】
しかしながら、このようなＭＯＳトランジスタは非常に高価であるうえ、多数のメモリセルを縦横に配置することを考慮すると、高密度化（小型化）を実現するには限界がある。
【００１３】
本発明は、上記問題を解決するため、簡素な構成で確実な読込・書込・維持を実現することができる安価で小型な新規の記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
その目的を達成するため、請求項１に記載の記憶装置は、一つの金属原子を内包し規則的に配置された多数の金属原子内包ナノカプセルと、該各金属原子内包ナノカプセル内の該金属原子の位置を何れか一方側に集中させて金属原子内包ナノカプセルを分極させことができる一対の電極板とを備えており、前記一対の電極板に高電場を加えて、前記金属原子内包ナノカプセル内の該金属原子を一方向に集中させ均一に分極することにより記録の消去を行うこと、及び、前記一対の電極板に前記高電場とは逆向きの弱い電場を与えながら、前記規則的に配置された多数の金属原子内包ナノカプセルの選択された部分にレーザー光パルスを照射することで生じる温度上昇による抗電場の低下により該選択された部分に局部的な分極反転を生じさせ記録の書き込みを行うこと、及び、前記記録の書き込みを行った規則的に配置された多数の金属原子内包ナノカプセルに弱いレーザー光を照射し温度上昇で生じる焦電効果を利用して、各部分の分極方向を読み込み記録の読み出しを行うこと、を特徴とする
【００１５】
また、請求項２に記載の記憶装置は、前記金属原子内包ナノカプセルがＣ６０フラーレンであり、前記内包金属原子の材料にアルカリ金属又は窒素が使用されていることを特徴とする。
【００１６】
また、請求項３に記載の記憶装置は、前記金属原子内包ナノカプセルがＣ８２フラーレンであり、前記内包金属原子の材料にウランが使用されていることを特徴とする。
【００１７】
さらに、請求項４に記載の記憶装置は、前記各金属原子内包ナノカプセルが“０”又は“１”としてデータ処理される１ビットであることを特徴とする。
【発明の効果】
【００１８】
本発明の記憶装置によれば、簡素な構成で確実な読込・書込・維持を実現することができる安価で小型な新規の記憶装置とすることができる。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の記憶装置を図面に基づいて説明する。
【００２０】
図２（Ａ）において、２０は金属原子２１を内包したフラーレンである。このフラーレン２０は、例えば、球形状を呈する最小のもの（Ｃ６０）では、その直径が約０．７ｎｍと非常に小さいうえ、非常に科学的にも安定しており、壊れ難いという特性を有している。尚、フラーレン２０は、上述したＣ６０に限定されるものではない。また、基本的には単層の方が良いが複層（バッキーオニオン）でも良いし、カーボンナノチューブ等、カーボンナノカプセル全般が適用可能である。但し、本実施の形態では、使用したフラーレン２０がＣ６０であれば、同一のＣ６０のフラーレン２０が使用され、種類の異なるものを混在しては使用されない。
【００２１】
金属原子２１は、マイクロ波放電発生装置内に設けた放電管内で放電を発生させることにより得られた高温プラズマ中に炭化水素化合物原料を供給して分解・反応させてフラーレンを合成する工程において、炭化水素化合物原料を添加する高温プラズマ部あるいはその下流の低温反応領域に金属原料を添加して反応させることにより金属原子２１を内包させることができる。また、金属原子２１には、Ｃ６０のフラーレン２０を金属原子内包ナノカプセルとして用いた場合にはアルカリ金属又は窒素が使用され、Ｃ８２のフラーレン２０を金属原子内包ナノカプセルとして用いた場合にはウランが使用される。
【００２２】
ところで、このような金属原子２１は、例えば、図２（Ａ）に示すように、フラーレン２０の中心にあたかも浮遊しているような状態で内包されているのではなく、実際にはフラーレン２０の内壁のどこかに付着しているように存在する。この際、実際に付着しているわけではなく、分極はしている。また、金属原子２１の位置は、外部から何の刺激も与えない状態では、その位置を維持しているという特性も有している。
【００２３】
図１（Ａ）は、本発明の記憶装置の一例を示す説明図である。図において、上述した金属原子２１を内包したフラーレン２０が規則的に配置（図では上下３列としているが、１列でも良いし複数列でも良い）され、その上下に分電板２２，２３が配置されている。
【００２４】
この分電板２２，２３は、フラーレン２０の個々に対して電場を加えることができるように設定されている。これにより、例えば、図１（Ｂ）に示すように、高電場で均一に分極（図中、矢印はダイポール）することにより、全てのフラーレン２０に内包された金属原子２１が一方向（矢印参照）に集中して位置する。即ち、全てのフラーレン２０に内包された各金属原子２１は、図２（Ｂ）に示すように、フラーレン２０内の上方に位置することとなる。また、この状態にあるときの各フラーレン２０を１ビットのメモリセルとして“０”と定義する。
【００２５】
これに対し、図１（Ｃ）に示すように、この消去状態とした分極とは逆方向に弱い電場を加えながらレーザー光パルスを照射することにより、温度上昇に伴う抗電場の低下により極部的に分極反転が生じるため、これを利用・制御することにより書き込みを行う。即ち、部分的（任意）に選択されたフラーレン２０に内包された金属原子２１は、図２（Ｃ）に示すように、フラーレン２０内の下方に位置することとなる。また、この状態にあるときの各フラーレン２０を１ビットのメモリセルとして“１”と定義する。
【００２６】
これにより、各ビットの“０”と“１”とを、例えば、図１（Ｄ）に示すように、弱いレーザー光による焦電効果を利用して読み込むことにより、書き込みデータの読み出しを行うことができる。
【００２７】
以上説明したように、本発明の記憶装置にあっては、ナノクラスの大きさの金属原子内包フラーレンをメモリセルとして利用することにより、１ビットのメモリセルの大きさを微小なものとすることができ、記憶装置全体の構成も簡素で小型化を実現することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の記憶装置を示し、（Ａ）は記憶装置の説明図、（Ｂ）はデータ消去状態の記憶装置の説明図、（Ｃ）はデータ書き込み状態の記憶装置の説明図、（Ｄ）はデータ読み出し状態の記憶装置の説明図である。
【図２】（Ａ）〜（Ｃ）は金属原子とフラーレンとの関係を示す説明図である。
【図３】従来の記憶装置の一例を示すＳＲＡＭのメモリセルの回路図である。
【図４】従来の記憶装置の一例を示すＤＲＡＭのメモリセルの回路図である。
【符号の説明】
【００２９】
２０…フラーレン（金属原子内包ナノカプセル）
２１…金属原子
２２…電極板
２３…電極板
【図１】
0004773689.tif 000002
【図２】
0004773689.tif 000003
【図３】
0004773689.tif 000004
【図４】
0004773689.tif 000005