(57)【特許請求の範囲】
【請求項１】
第１導電型ベース層と、該第１導電型ベース層の表面に選択的に形成された第２導電型ベース層と、該第２導電型ベース層の表面に選択的に形成された第１導電型ソース層と、前記第１導電型ベース層と前記第１導電型ソース層に挟まれた前記第２導電型ベース層上にゲート絶縁膜を介して形成されたゲート電極と、前記第１導電型ソース層と第２導電型ベース層に接触して形成された第１主電極と、前記第１導電型ベース層の裏面に形成された第２導電型コレクタ層と、該コレクタ層上に形成された第２主電極と、前記第１導電型ベース層の外周部表面を取り囲むように形成された第２導電型の第１半導体層と、該第１半導体層に接し、前記第２導電型コレクタ層と接する第２導電型の第２半導体層を備えた耐圧構造を具備し、順阻止耐圧と同等の逆阻止耐圧を有する逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴにおいて、一方の逆阻止型ＩＧＢＴのゲート電極に正の電圧を印加してゲートを常時オン状態とし、第１導電型ベース層と第２導電型コレクタ層を逆阻止耐圧を有するＰＮダイオードとして動作させる際の第１導電型ベース層のキャリア濃度を小さくするためのライフタイムキラーを第１導電型ベース層と第２導電型コレクタ層の接合近傍にヘリウムイオンもしくは水素イオンの照射によって局在化させることを特徴とする逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴ。
【請求項２】
第１導電型ベース層と、該第１導電型ベース層の表面に選択的に形成された第２導電型ベース層と、該第２導電型ベース層の表面に選択的に形成された第１導電型ソース層と、前記第１導電型ベース層と前記第１導電型ソース層に挟まれた前記第２導電型ベース層上にゲート絶縁膜を介して形成されたゲート電極と、前記第１導電型ソース層と第２導電型ベース層に接触して形成された第１主電極と、前記第１導電型ベース層の裏面に形成された第２導電型コレクタ層と、該コレクタ層上に形成された第２主電極と、前記第１導電型ベース層の外周部表面を取り囲むように形成された第２導電型の第１半導体層と、前記第１導電型ベース層の外周部表面がベベル構造である耐圧構造を具備し、順阻止耐圧と同等の逆阻止耐圧を有する逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴにおいて、一方の逆阻止型ＩＧＢＴのゲート電極に正の電圧を印加してゲートを常時オン状態とし、第１導電型ベース層と第２導電型コレクタ層を逆阻止耐圧を有するＰＮダイオードとして動作させる際の第１導電型ベース層のキャリア濃度を小さくするためのライフタイムキラーを第１導電型ベース層と第２導電型コレクタ層の接合近傍にヘリウムイオンもしくは水素イオンの照射によって局在化させることを特徴とする逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴ。
【請求項３】
前記ライフタイムキラーの分布のピーク位置が、前記第１導電型ベース層と前記第２導電型ベース層で形成されるＰＮ接合に印加される逆バイアス電圧で、空乏層が到達しない前記第１導電型ベース層内とすることを特徴とする請求項１または請求項２に記載の逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴ。
【請求項４】
前記ライフタイムキラーの分布のピークが、前記第１導電型ベース層内に存在し、前記ピークの位置と前記ＰＮ接合の位置との距離が０μｍないし４０μｍであることを特徴とする請求項３に記載の逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電力用スイッチング素子である逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴに関する。
【０００２】
【従来の技術】
現在スイッチング半導体素子として一般的にバイポーラトランジスタ（以下、ＢＪＴと称す：Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳ型電界効果トランジスタ（以下、ＭＯＳＦＥＴと称す）、絶縁ゲート型バイポーラトタンジスタ（以下、ＩＧＢＴと称す）がその用途に応じて使用されている。
【０００３】
ＢＪＴは、飽和状態では伝導度変調を起こしていることから、オン抵抗は小さいが、スイッチング速度特にターンオフ時は少数キャリアの蓄積効果による過剰キャリアが存在するため、ターンオフ時間が長くなり、比較的低周波数領域で用いられる。また、電流駆動の素子であることから駆動回路での発生損失が大きくなる。
【０００４】
これに対して、ＭＯＳＦＥＴは電圧駆動型の素子であることから駆動回路での発生損失が小さく、また本来少数キャリアが蓄積することがないのでスイッチング速度は速い。しかし、少数キャリアの注入に基づく伝導度変調が起こらないので、オン抵抗が大きくなるという問題がある。
ＩＧＢＴは、ＭＯＳＦＥＴと同様に、電圧駆動型の素子であることから駆動回路での発生損失は小さく、また、ＢＪＴと同様に、少数キャリアの注入に基づく伝導度変調を起こしていることからオン抵抗は小さくできる。
【０００５】
しかし、ターンオフ時は少数キャリアの蓄積効果に加えて、空乏層の広がりにより掃き出される多数キャリアにより、裏面からの少数キャリアの再注入があるために、ターンオフ時間が遅くなる。
従って、一般的には、スイッチング回路において、ＢＪＴやＩＧＢＴは、定常損失は小さいが、スイッチング損失が大きいために、比較的低周波数で用いられることが多く、一方、ＭＯＳＦＥＴは、逆に、定常損失は大きいが、スイッチング損失が小さいために、比較的高周波数で用いられることが多い。
【０００６】
ＭＯＳＦＥＴは、その構造上耐圧特性が得られるｐｎ接合部は１箇所であることから耐圧特性は順耐圧にしか示さない。これに対し、ＢＪＴとＩＧＢＴは２箇所のｐｎ接合を有している。
しかし、ＢＪＴは、エミッタ層からのキャリアの注入を大きくするために、エミッタ層の濃度を高くしている。このため、ベース−エミッタ間のＰＮ接合の降伏電圧が小さく、順逆双方に対して同等の耐圧特性を得ることはできない。
【０００７】
一方、ＩＧＢＴは第１導電型ベース層内に空乏層を広げることで耐圧特性を得ているため、表面側の第１導電型ベース層と第２導電型ベース層、裏面側の第１導電型ベース層と第２導電型コレクタ層のそれぞれのＰＮ接合部分で、ほぼ同等の降伏電圧を確保できる。従って、ＩＧＢＴは順逆双方の耐圧特性を得ることは原理的に可能である。しかし、通常のＩＧＢＴは、プレーナ型の周辺耐圧構造を採用しエミッタ層のある表面側のみに形成するため、順方向の耐圧特性しか有さない。
【０００８】
これに対して、図１１に示す特開平７−３０７４６９号公報に開示されている逆阻止型ＩＧＢＴは、素子側壁のＮベース層５１にＰ層５７を形成することにより逆阻止耐圧特性を得ることができる。尚、図中の符号で、５２はＰベース層、５３はＮエミッタ層、５４はゲート絶縁膜、５５はゲート電極、５６はＰコレクタ層、５８はエミッタ電極、５９はコレクタ電極、６０は金属膜である。
【０００９】
また、この逆阻止型ＩＧＢＴを逆並列接続することにより双方向ＩＧＢＴとすることができる。この双方向ＩＧＢＴを用いると直流電流ばかりでなく交流電流の制御も可能となる。
【００１０】
【発明が解決しようとする課題】
つぎに、この双方向ＩＧＢＴを、交流から交流へ直接変換する回路に用いた場合について説明する。この直接変換回路のアームは、双方向ＩＧＢＴで構成され、この双方向ＩＧＢＴを構成する一方の逆阻止型ＩＧＢＴは還流ダイオードとしての動作モードがある。
【００１１】
この逆阻止型ＩＧＢＴは、逆阻止能力があるために、ゲートを常時オン状態とすることで、逆阻止耐圧があるダイオードとして動作させることができる。しかし、前記の直接変換回路で、この逆阻止型ＩＧＢＴを還流ダイオードとして動作させる場合は、逆回復電流を小さくすることが要求される。
しかし、前記の公報では、前記逆阻止型ＩＧＢＴをダイオードとして動作させることは開示されておらず、従って、ダイオードとして動作させた場合の逆回復電流を小さくする方法についても開示されていない。
【００１２】
この発明の目的は、逆阻止型ＩＧＢＴの良好なターンオフ特性を維持しながら、ダイオード動作させた場合に良好な逆回復特性を示す逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴを提供することである。
【００１３】
【課題を解決するための手段】
前記の目的を達成するために、第１導電型ベース層と、該第１導電型ベース層の表面に選択的に形成された第２導電型ベース層と、該第２導電型ベース層の表面に選択的に形成された第１導電型ソース層と、前記第１導電型ベース層と前記第１導電型ソース層に挟まれた前記第２導電型ベース層上にゲート絶縁膜を介して形成されたゲート電極と、前記第１導電型ソース層と第２導電型ベース層に接触して形成された第１主電極と、前記第１導電型ベース層の裏面に形成された第２導電型コレクタ層と、該コレクタ層上に形成された第２主電極と、前記第１導電型ベース層の外周部表面を取り囲むように形成された第２導電型の第１半導体層と、該第１半導体層に接し、前記第２導電型コレクタ層と接する第２導電型の第２半導体層を備えた耐圧構造を具備し、順阻止耐圧と同等の逆阻止耐圧を有する逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴにおいて、一方の逆阻止型ＩＧＢＴのゲート電極に正の電圧を印加してゲートを常時オン状態とし、第１導電型ベース層と第２導電型コレクタ層を逆阻止耐圧を有するＰＮダイオードとして動作させる際の第１導電型ベース層のキャリア濃度を小さくするためのライフタイムキラーを第１導電型ベース層と第２導電型コレクタ層の接合近傍にヘリウムイオンもしくは水素イオンの照射によって局在化させる構成とする。
【００１４】
前記ライフタイムキラーの分布のピーク位置が、前記第１導電型ベース層と前記第２導電型ベース層で形成されるＰＮ接合に印加される逆バイアス電圧で、空乏層が到達しない前記第１導電型ベース層内とするとよい。
前記ライフタイムキラーの分布のピークが、前記第１導電型ベース層内に存在し、前記ピークの位置と前記ＰＮ接合の位置との距離が０μｍないし４０μｍであるとよい。
【００１５】
前記逆阻止耐圧を得るために、前記第２導電型の第２半導体層に換えてベベル構造である耐圧構造としてもよい。
【００１６】
前記のように、ライフタイムキラーを裏面側の第１導電型ベース層と第２導電型コレクタ層の接合部分付近に局在化させることにより、逆阻止型ＩＧＢＴのターンオフ時間を短縮できて、かつ、ダイオードとして動作させた場合に、逆回復電流を小さくすることができる。
【００１７】
【発明の実施の形態】
以下、図を参照しながらこの発明の実施例を説明する。以下の実施例ではすべて第１導電型をＮ型、第２導電型をＰ型とするがこれを逆にしても構わない。
図１は、この発明の第１実施例の半導体装置の要部断面図である。ここでは、半導体装置は逆阻止型ＩＧＢＴである。
【００１８】
高比抵抗のＮベース層２の表面にＰベース層３を形成し、裏面側にＰコレクタ層１を形成する。活性領域のＰベース層３の表面部にはＮエミッタ層４を形成する。
２つのＮエミッタ層４で挟まれた領域のＰベース層３とＮベース層２の上にはゲート絶縁膜５を形成し、さらにゲート絶縁膜５の上にゲート電極６を形成する。表面から形成された各層およびゲート電極６が形成されたエミッタ側表面は層間絶縁膜７で覆われ、これにコンタクト孔が開けられさらにＰベース層３およびＮエミッタ層４に接触するエミッタ電極８を形成し、裏面のＰコレクタ層１上にコレクタ電極９を形成する。つぎに、耐圧構造１６の外周部とＰコレクタ層１に接するように、Ｎベース層２の側壁にはＰ層１１を形成する。
【００１９】
前記のコレクタ電極９を形成する前に、ライフタイム制御を行う。このライフタイム制御は、従来のように、電子線照射などの素子全体に対して均一なライフタイムキラーを用いるのではなく、任意の深さに局所的にライフタイムキラーを存在させることのできるＨｅ照射やプロトン照射などを用い、Ｐコレクタ層１とＮベース層２との接合付近に局在化させる。
【００２０】
このように、ライフタイムキラーを接合付近に局在化させることで、ターンオフ時は空乏層が拡がった状態でもライフタイムキラーが有効に働くことから高速なターンオフ特性となる。また、Ｐコレクタ層１とＮベース層２からなるＰＮダイオードの逆回復特性は、Ｎベース層２内の接合付近のキャリア濃度が小さくなるために逆回復ピーク電流（Ｉｒｐ）が小さくソフトリカバリの良好な特性を示す。図２にターンオフ波形、図３にダイオード動作させた時の逆回復波形を示す。ここでＡは本発明品、Ｂは従来品である。
【００２１】
また、側壁部分にＰ層１１を設けることにより、Ｎベース層２とＰコレクタ層１のＰＮ接合部分が逆バイアス状態（逆阻止状態）になった場合、空乏層はＮベース層２内を上方向に向かって広がるとともに、Ｐ層１１より素子の内側に向かって横方向に広がる。横方向に広がる空乏層は表面に形成されたプレーナ型の耐圧構造を利用して、逆向きに広がることで、素子の逆阻止耐圧を得ることができる。
【００２２】
図４は、この発明における素子の耐圧特性の波形図である。順阻止耐圧（順耐圧）ばかりでなく、逆阻止耐圧（逆耐圧）があるため、この逆阻止型ＩＧＢＴのゲートを常時オン状態にすることで、Ｐコレクタ層１とＮベース層２からなる、逆阻止耐圧を有するＰＮダイオードとして動作させることができる。
図５は、本発明品を逆並列接続した双方向ＩＧＢＴのモデル図である。このように接続した場合、耐圧特性は図４で示した耐圧波形を示し、且つ、順逆方向のスイッチング動作を行わせることができる双方向スイッチング素子となる。例えば、主端子Ｔ１を接地し主端子Ｔ２に正の電圧が印加された場合、ゲート端子Ｇ１に正の電圧を印加すると、左側の素子（第１逆阻止型ＩＧＢＴ４１）がオン動作して正方向に電流が流れる。これとは逆に、主端子Ｔ２を接地し主端子Ｔ１に正の電圧を印加した場合、ゲート端子Ｇ２に正の電圧を印加することで右側の素子（第２逆阻止型ＩＧＢＴ４２）がオン動作して、逆方向に電流が流れる。つまり、双方向スイッチング動作を行なわせることができる。
【００２３】
この双方向ＩＧＢＴは、これを構成する逆阻止型ＩＧＢＴ４１、４２のターンオフ特性やダイオード動作時の逆回復特性などと同等の特性を有することは勿論である。
図６は、この本発明の第２実施例の半導体装置の要部断面図である。ここでは、半導体装置は逆阻止型ＩＧＢＴである。
【００２４】
ライフタイムキラーを局在化させる位置として、Ｎベース層２とＰベース層３のＰＮ接合３１が逆バイアスされた時（順方向耐圧時）に空乏化しない領域（空乏層３２が広がらない領域）のＮベース層２内とする。この素子は、第１実施例で説明した効果と同様の効果が期待できる。
図７は、この発明の第３実施例の半導体装置の要部断面図である。ここでは、半導体装置は逆阻止型ＩＧＢＴである。
【００２５】
ライフタイムキラーを局在化させた場合の分布のピーク位置Ｌを、ＰＮ接合３１からライフタイムキラーの密度分布のピーク（分布のピーク３３）までの距離と定義したとき、ピーク位置Ｌを４０μｍ以下とする。また、ライフタイムキラーの分布の幅Ｘ（ピーク値の１０％の範囲）は２０μｍである。この素子は、第１実施例で説明した効果と同様の効果が期待できる。
【００２６】
図８は、ダイオード動作時の逆回復ピーク電流Ｉｒｐのピーク位置Ｌ依存性を示す。ピーク位置Ｌを４０μｍ以下にすると、均一なライフタイムキラー（点線のレベル）分布をさせた場合よりも、Ｉｒｐが小さく、ソフトリカバリー波形の良好な逆回復特性を示す。
図８から、このピーク位置Ｌを、ＰＮ接合３１に近づけると、さらに良好な逆回復特性を示し、ピーク位置Ｌを２０μｍ以下とすると、Ｉｒｐは、均一なライフタイムキラー分布とした場合の１／２程度に低減される。
【００２７】
図９は、この本発明の第４実施例の半導体装置の要部断面図である。ここでは、半導体装置は逆阻止型ＩＧＢＴである。
ライフタイムキラーを局在化させる位置は、前記第１実施例から第３実施例と同様であるが、これらと異なるのは、逆方向耐圧を得る構造としてベベル構造２１を適応している点である。
【００２８】
図１０は、この本発明の第５実施例の半導体装置の要部断面図である。ここでは、半導体装置は逆阻止型ＩＧＢＴである。
ライフタイムキラーを局在化させる位置は第１実施例から第３実施例と同様であるが、これらと異なるのは逆方向耐圧を得る構造として図９と異なるベベル構造２２を適応した点である。そして、このベベル構造２２を形成する方法として、表面プレーナ耐圧構造の外側に表面よりＰコレクタ層１に達する溝２３を形成する。
【００２９】
【発明の効果】
この発明によれば、コレクタ層側のベース層に局部的にライフタイムキラーを導入することにより、良好なスイッチング特性を維持しながら、ダイオード動作時にも良好な逆回復特性を示す逆阻止型ＩＧＢＴが得られる。さらに、この逆阻止型ＩＧＢＴを逆並列に接続する双方向ＩＧＢＴとすることで、良好な特性の双方向スイッチング素子を製作することができる。
【図面の簡単な説明】
【図１】  この発明の第１実施例の半導体装置の要部断面図
【図２】  本発明品と従来品のターンオフ波形図
【図３】  本発明品と従来品の逆回復波形図
【図４】  この発明における素子の耐圧特性の波形図
【図５】  本発明品を逆並列接続した双方向ＩＧＢＴのモデル図
【図６】  この本発明の第２実施例の半導体装置の要部断面図
【図７】  この発明の第３実施例の半導体装置の要部断面図
【図８】  ダイオード動作時の逆回復ピーク電流Ｉｒｐのピーク位置Ｌ依存性を示す図
【図９】  この本発明の第４実施例の半導体装置の要部断面図
【図１０】  この本発明の第５実施例の半導体装置の要部断面図
【図１１】  従来の逆阻止型ＩＧＢＴの要部断面図
【符号の説明】
１    Ｐコレクタ層
２    Ｎベース層
３    Ｐベース層
４    Ｎエミッタ層
５    ゲート絶縁膜
６    ゲート電極
７    層間絶縁膜
８    エミッタ電極
９    コレクタ電極
１１、１２、１３  Ｐ層
１４    金属膜
１５    絶縁膜
１６    耐圧構造
１７    活性領域
２０    ライフタイムキラー
２１、２２  ベベル構造
３１    ＰＮ接合
３２    空乏層
３３    分布のピーク
４１    第１逆阻止型ＩＧＢＴ
４２    第２逆阻止型ＩＧＢＴ
Ｇ    ゲート端子
Ｅ    エミッタ端子
Ｃ    コレクタ端子
Ｔ１、Ｔ２  主端子
Ｇ１、Ｇ２  ゲート端子
Ｌ    ピーク位置
Ｘ    分布の幅
【図１】
0004788028.tif 000002
【図２】
0004788028.tif 000003
【図３】
0004788028.tif 000004
【図４】
0004788028.tif 000005
【図５】
0004788028.tif 000006
【図６】
0004788028.tif 000007
【図７】
0004788028.tif 000008
【図８】
0004788028.tif 000009
【図９】
0004788028.tif 000010
【図１０】
0004788028.tif 000011
【図１１】
0004788028.tif 000012