(57)【特許請求の範囲】
【請求項１】
非晶質半導体でなる膜を形成し、
前記膜上に開口部を有するマスクを形成し、
前記膜の結晶化を助長する触媒元素を添加し、
加熱処理により、前記膜の前記開口部に対応する領域に多結晶半導体領域を形成し、
前記マスクを除去した後、前記膜にレーザ光を照射して前記多結晶半導体領域からラテラル方向に半導体の結晶を成長させることを特徴とする半導体装置の作製方法。
【請求項２】
非晶質半導体でなる膜を形成し、
前記膜上に開口部を有するマスクを形成し、
前記膜の結晶化を助長する触媒元素を添加し、
加熱処理により、前記膜の前記開口部に対応する領域に多結晶半導体領域を形成し、
前記マスクを除去せずに、前記膜にレーザ光を照射して前記多結晶半導体領域からラテラル方向に半導体の結晶を成長させることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記触媒元素は、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ、又はＧｅであることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記マスクは、ＳｉＯ２膜であることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記レーザ光を、前記多結晶半導体領域に直交するように照射することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記レーザ光は、前記多結晶半導体の吸収係数よりも前記非晶質半導体の吸収係数が高くなる波長のレーザ光であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記レーザ光はＮｄ：ＹＡＧレーザの第２高調波の光であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記結晶を成長させた後、前記結晶の成長方向がチャネル長の方向に沿うように前記膜を島状に形成することを特徴とする半導体装置の作製方法。
【請求項９】
請求項８において、
前記膜を島状に形成した後、前記島状に形成した前記膜にｎ型不純物元素を添加してｎ型不純物領域を形成し、
前記ｎ型不純物元素を活性化するとともに、前記触媒元素を前記ｎ型不純物領域にゲッタリングすることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項９において、
前記ゲッタリングにより、チャネル形成領域における前記触媒元素の濃度を１×１０１６／ｃｍ３以下とすることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レーザ光を照射して半導体膜を結晶化して用いた薄膜トランジスタ（以下、ＴＦＴと示す）の作製方法に関する。特に、本発明は作製工程に、レーザ光による非晶質半導体膜の結晶化の工程を含んで作製された半導体特性を利用することで機能する半導体装置、画素部とその周辺に設けられる駆動回路を同一基板上に設けた液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置に代表される電気光学装置（電子装置ともいう）もしくは前記電気光学装置を搭載した電気器具作製方法に関する。
【従来技術】
【０００２】
レーザ光を半導体膜に照射して大粒径の結晶質半導体膜を得る方法がさかんに研究されている。エキシマレーザを用いて半導体膜の結晶化を行った結果を観察した結果、粒径が数百ｎｍ程度の単結晶が無数に集まって構成されていることが知られているがこれらの結晶粒の界面（以下、結晶粒界と示す。）には、多数の格子欠陥が存在しており、これらが半導体装置の特性を著しく損ねる原因となっていた。
【０００３】
そこで、結晶粒径を大きくして結晶粒界を減少させ、結晶粒界に多数存在する格子欠陥の密度を減少させる方法が考えられている。例えば、レーザ光の照射中（および照射後）に、ある領域のみ固相を残して、その他の領域は完全に溶融させる方法があげられる。
【０００４】
エキシマレーザを代表とするパルスレーザ照射後の半導体膜の固化は、完全溶融したシリコン中に結晶成長の核となりうる固相核が生成し、その固相核から一気に結晶成長する。しかし、固相核が生成するまでにはある程度時間がかかる。そこで、ある位置にのみ固相核となる固相シリコンを残存させてその周囲を完全溶融させると、レーザ光照射後ただちに、この固相シリコンから結晶成長が始まり、それぞれ成長してきた結晶粒が衝突して結晶成長は止まる。
【０００５】
また、レーザ光を照射することにより半導体膜が完全に溶融した領域において、均一核（あるいは不均一核）が生成するまでの間、膜面に対する水平方向（以下、ラテラル方向と示す。）に固液界面が移動することで膜厚の数十倍もの長さにわたって結晶粒が成長する。以下、この現象をスーパーラテラル成長と示す。このスーパーラテラル成長は、Ｓｉ／下地ＳｉＯ2／基板構造の場合には、通常１μｍ以上にわたってラテラル方向に成長することがわかっている。このスーパーラテラル成長は、完全溶融領域における無数の均一（不均一）核が生成することで終了すると考えられている。
【０００６】
上記した構造でなくても、スーパーラテラル成長を実現するレーザ光照射エネルギー領域は存在する。しかし、実際にはスーパーラテラル成長を実現できるレーザ光のエネルギー領域は非常に狭く、また、位置を制御して粒径の大きな結晶を得ることはできなかった。
【０００７】
上記のような問題を解決するために、「R.Ishihara and A.Burtsev:AM-LCD ′98. ,p153-p156 ,1998」では、Ｓｉ／ＳｉＯ2／メタル／基板という構造を形成し基板の上下からエキシマレーザを用いてレーザ光を照射している。下側からのレーザ光は、金属膜に吸収されて熱に変わり、金属膜を高温に熱している。つまり、金属膜は熱の蓄積層として働いているため、シリコン膜の冷却速度は小さくなっている。この方法で任意の場所に、直径数μｍの結晶粒径を有する結晶質半導体膜を得ることができる。
【０００８】
また、コロンビア大のJames  S.Im氏らは、任意の場所にスーパーラテラル成長を実現させることのできるSequential Lateral Solidification法（以下、ＳＬＳ法と示す）を示した。ＳＬＳ法は、１ショットごとにスリット状のマスクを１パルスでスーパーラテラル成長する距離分（〜０．７５μｍ）ずつずらして結晶を成長させていくという方法である。
【０００９】
【発明が解決しようとする課題】
R.Ishihara氏らの方法では、基板と絶縁膜（ＳｉＯ2）との間のメタルに高融点金属を用いてゲート電極とすれば、ボトムゲート型薄膜トランジスタで有効にこの構造を適応することができる。しかし、この構造をトップゲート型薄膜トランジスタに用いる場合、寄生容量が発生してしまい、消費電力が増加し、薄膜トランジスタの高速動作を実現することは困難である。また、材料によっては、レーザ光の照射時にピーリングが発生することもある。
【００１０】
また、ＳＬＳ法は、マスクと基板との相対的な位置決め技術にミクロンオーダーでの精密さが必要であり、通常のレーザ装置と比較して複雑な装置になってしまう。また、大面積領域を有する液晶ディスプレイに適用されるＴＦＴの作製に用いるには、スループットに問題がある。
【００１１】
本発明は、従来と比較して簡便な方法で結晶粒径の大きな結晶質半導体膜を位置を制御して得る方法を提供することを課題とする。
【００１２】
【課題を解決する手段】
本発明は上記問題を解決するため、絶縁体上に非晶質半導体膜を形成する工程と、前記非晶質半導体膜上に絶縁膜からなるマスクを形成し、前記マスクの開口部から露出した非晶質半導体膜の領域に結晶化を助長する元素を添加する工程と、前記添加工程の後、加熱処理を行い選択的に多結晶半導体領域を形成する工程と、波長が３９０〜６００ｎｍの範囲のレーザ光を照射して結晶質半導体膜を形成する工程を含むことを特徴とする半導体装置作製方法である。
【００１３】
また、上記発明において、前記レーザ光は、Ｎｄ：ＹＡＧレーザの第２高調波（波長５３２nm）の光であることを特徴としている。
【００１４】
また、上記発明において、前記結晶化を助長する元素はニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）もしくは金（Ａｕ）であることを特徴としている。
【００１５】
また、上記発明において、前記マスクの開口部は１μｍ以上１０μｍ以下であることを特徴としている。
【００１６】
また、他の発明は、絶縁体上に非晶質半導体膜を形成する工程と、前記非晶質半導体膜の選択された領域に第１のレーザ光を照射して選択的に多結晶半導体領域を形成する工程と、第２のレーザ光を照射して結晶質半導体膜を形成する工程を含むことを特徴とする半導体装置作製方法である。
【００１７】
また、上記発明において、前記第１のレーザ光は、エキシマレーザの光であり、前記第２のレーザ光はＮｄ：ＹＡＧレーザの第２高調波（波長５３２nm）の光であることを特徴としている。
【００１８】
また、上記発明において、前記第１のレーザ光および前記第２のレーザ光は、Ｎｄ：ＹＡＧレーザの第２高調波（波長５３２nm）の光であることを特徴としている。
【００１９】
また、上記発明において、前記第１のレーザ光および前記第２のレーザ光は基板の表面、裏面または両面から照射することを特徴としている。
【００２０】
また、他の発明は、絶縁体上に多結晶半導体膜を形成する工程と、前記多結晶半導体膜上に絶縁膜からなるマスクを形成し、前記マスクの開口部から露出した領域にシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、アルゴン（Ａｒ）、酸素（Ｏ）もしくは水素（Ｈ）から選ばれたいずれかの元素を添加して選択的に非晶質半導体領域を形成する工程と、レーザ光を照射して結晶質半導体膜を形成する工程を含むことを特徴とする半導体装置作製方法である。
【００２１】
また、上記発明において、前記レーザ光はＮｄ：ＹＡＧレーザの第２高調波（波長５３２nm）の光であることを特徴としている。
【００２２】
【発明の実施の形態】
〔実施形態１〕
図１を用いて、本発明の実施の形態を説明する。基板１０１上に基板１０１からの不純物元素の拡散を防ぐために酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜１０２を形成する。本実施例ではプラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。
【００２３】
次に、下地絶縁膜１０２上に２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質半導体膜１０３をプラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。
【００２４】
非晶質半導体膜１０３を形成したらその上に、ＳｉＯ2膜１０４を成膜する。さらに、選択的に非晶質半導体膜１０３の表面が露呈する開口部を有するマスクＳｉＯ2１０４をパターニングして形成する。本明細書中では、非晶質半導体膜が下地絶縁膜と接する面を非晶質半導体膜の裏面、非晶質半導体膜がゲート絶縁膜と接する面を非晶質半導体膜の表面とする。マスクＳｉＯ2１０４は、膜厚は５０ｎｍ以上で、非晶質半導体膜１０３の表面が露呈する開口部分の幅は１μｍ以上１０μｍ以下とする。
【００２５】
次に、非晶質半導体膜１０３のマスクＳｉＯ2１０４の開口部から露呈する領域の結晶化を行う。
【００２６】
非晶質半導体膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層１０５を形成した。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）等を用いることができる（図１（Ｂ））。
【００２７】
また、本実施形態では、マスクＳｉＯ2１０４の開口部の幅と、多結晶半導体領域の幅とであまり差ができないように制御するために、１００ppmの濃度で触媒元素を含む水溶液をスピンコート法により塗布し、５５０℃で２時間の加熱処理を行う。なお、触媒元素の添加はスピンコート法以外に、スパッタ法を用いてもよい。
【００２８】
この加熱処理により、非晶質半導体膜１０３に非晶質半導体領域１０３ａと多結晶半導体領域１０３ｂとを選択的に隣接させて形成することができる。マスクＳｉＯ2１０４ｂの開口部には多結晶半導体領域１０３ｂが形成される。なお、多結晶半導体領域の幅は、結晶成長の制御方法にもよるが、マスク開口部の幅より若干広くなることがある。その後、マスクＳｉＯ2１０４を除去して、Ｎｄ：ＹＡＧレーザの第２高調波（波長５３２ｎｍ）を非晶質半導体膜の表面側から照射する。レーザ光の照射は、非晶質半導体膜の裏面側からまたは両面から行ってもよい（図１（Ｃ））。
【００２９】
なお、本実施例ではマスクＳｉＯ2１０４を除去したが、そのまま除去せずにレーザ光の照射を行ってもよい。
【００３０】
ここで、非晶質シリコン領域と多結晶シリコン領域が隣接して形成された領域に、波長３９０〜６００ｎｍのレーザ光を照射して結晶化することの有効性を説明する。
【００３１】
図４で示すように波長３９０〜６００ｎｍ領域の光（Ｎｄ：ＹＡＧレーザの第２高調波の光を含む領域）では、非晶質シリコンの吸収係数は、多結晶シリコンの吸収係数と比べて、２倍以上大きいことがわかる。
【００３２】
Ｎｄ：ＹＡＧレーザの第２高調波の波長５３２ｎｍでは、非晶質シリコンの吸収係数は、９．５３×１０4/cmであり、多結晶シリコンの吸収係数は２．７５×１０4/cmである。非晶質シリコンの吸収係数は、多結晶シリコンの吸収係数の３．５倍である。この場合のシリコン膜深さ方向の発熱量分布は、図２２のようになる。多結晶シリコンと比較して、非晶質シリコンで、発熱量が大きいことがわかる。
【００３３】
次に、温度履歴シミュレーション結果例を示す。シミュレーションは、石英ガラス基板上のシリコン膜厚５５ｎｍに、Ｎｄ：ＹＡＧレーザの第２高調波（波長５３２ｎｍ）を照射するモデルである。図２３にシミュレーションから得られた、シリコン層と石英ガラス基板との界面の温度履歴を示す。シリコン層が非晶質シリコンの場合、最高到達温度は、２５８３Ｋである。一方、シリコン層を多結晶シリコンとした場合の最高到達温度は、１２９２Ｋである。つまり、非晶質シリコンは完全溶融しているが、多結晶シリコンは、固相状態である。
【００３４】
以上のように、Ｎｄ：ＹＡＧレーザの第２高調波（波長５３２ｎｍ）の光を図１（Ｂ）で形成した多結晶半導体領域が形成された（非晶質半導体領域と多結晶半導体領域とが隣接した）半導体膜に照射すると、非晶質半導体領域１０３ａは完全溶融状態となり、多結晶半導体領域１０３ｂは一部に固相が存在する不完全な溶融状態（少なくとも、下地との界面に固相が存在する状態）になる。
【００３５】
そして、多結晶半導体領域１０３ｂに残った固相が核となり、完全溶融状態の領域１０３ａにむかって固液界面が移動し、結晶成長が進むと考えられる。
【００３６】
１回のレーザ光の照射を行うことにより、０．５〜３μｍ程度のスーパーラテラル成長した結晶粒１０６が非晶質半導体領域１０３ａと多結晶半導体領域１０３ｂとの間に形成される。このスーパーラテラル成長粒をＴＦＴのチャネル領域に作製することで、電流輸送特性の良好なＴＦＴを得ることができる。特に、結晶成長の方向がチャネルの長さ方向になるようにＴＦＴを設計、作製することが望ましい。
【００３７】
〔実施形態２〕
実施形態１で示した方法とは異なる方法で、非晶質半導体膜１０３に選択的に非晶質半導体領域１０３ａと多結晶半導体領域１０３ｂとを隣接させて形成する方法について図２を用いて説明する。
【００３８】
非晶質半導体膜１０３を成膜したら、マスク２０１を介して非晶質半導体膜１０３にレーザ光の照射を行って、選択的に非晶質半導体領域１０３ａと多結晶半導体領域１０３ｂを形成する。ここで使用するレーザは、エキシマレーザでもＮｄ：ＹＡＧレーザでもよい。また、レーザ光の照射は非晶質半導体膜の表面、裏面もしくは表面と裏面との両面から行ってもよい。
【００３９】
スリット２０１ａは１μｍ以上１０μ以下とする。また、マスク２０１は、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｔａ（タンタル）、ＴａＮ（窒化タンタル）、Ｃｒ（クロム）、Ｎｂ（ニオブ）、ＴｉＮ（窒化チタン）、Ｓｉ（シリコン）からなる単層膜または積層膜をガラスや石英基板上に所定のパターンで形成したものを使用すればよい。スリットが上記の範囲内であればどのようなマスクを用いても構わない。
【００４０】
レーザ光を照射することにより、選択的に非晶質半導体領域１０３ａと多結晶半導体領域１０３ｂが形成される。この非晶質半導体領域と多結晶半導体領域が隣接した状態の半導体（シリコン）膜１０３にＮｄ：ＹＡＧレーザの第２高調波を照射すると、非晶質半導体領域１０３ａは完全溶融状態になり、多結晶半導体領域１０３ｂは一部に固相が残存する不完全溶融状態になる。その後、多結晶半導体領域の固相が結晶成長の核となって、そこから非晶質半導体領域１０３ａに向かって結晶成長が進み、スーパーラテラル成長領域２０２が実現できる。
【００４１】
〔実施形態３〕
実施形態１または実施形態２とは異なる方法で非晶質半導体（シリコン）膜に、位置を制御して非晶質半導体領域と多結晶半導体領域とが隣接した状態を形成する方法について図３を用いて説明する。
【００４２】
非晶質半導体膜１０３の全面にレーザ光を照射して多結晶半導体膜３０１を形成する。その後、ＳｉＯ2膜３０２を形成し、ＳｉＯ2マスク３０２の開口部分にあたる多結晶半導体膜３０１にドーピング種をドープして、マスク開口部分の多結晶半導体膜は結晶組織が破壊されて再び非晶質半導体膜３０３が形成される。このドーピング種はアルゴン（Ａｒ）、ゲルマニウム（Ｇｅ）、酸素（Ｏ）、水素（Ｈ）、シリコン（Ｓｉ）から選ばれたいずれかの元素であればよいが、なかでもシリコン（Ｓｉ）をドーピング種とすることが好ましい。
【００４３】
なお、多結晶半導体膜を形成する方法は、レーザによる結晶化方法、触媒元素を用いる結晶化方法もしくは、熱による結晶化方法でもよい。ただし、触媒元素を用いる結晶化方法により多結晶半導体膜を形成した場合には、結晶組織を破壊するためのドーピング種にシリコン（Ｓｉ）を用いることが好ましい。
【００４４】
選択的に多結晶半導体領域と非晶質半導体領域とが隣接して形成された半導体膜に、Ｎｄ：ＹＡＧレーザの第２高調波を照射する。Ｎｄ：ＹＡＧレーザの第２高調波の光を照射することによって、非晶質半導体領域は完全溶融状態になり、多結晶半導体領域は一部に固相が残存する不完全溶融状態になる。多結晶半導体領域に残留した固相が結晶成長の核となり、そこから非晶質半導体領域に向かって結晶成長が進み、スーパーラテラル成長領域３０４が得られる。
【００４５】
本実施形態の方法を用いれば、不純物元素をドーピングする工程で用いるマスクの形状によって結晶粒を成長させる位置の制御が可能になる。
【００４６】
以上のように実施形態１〜３で示したいずれかの結晶成長方法を用いて、結晶化させた半導体膜を用いてＴＦＴを作製すればよい。
【００４７】
【実施例】
〔実施例１〕
本実施例について図５〜図７を用いて説明する。ここでは画素部のｎチャネル型ＴＦＴ（以下、画素ＴＦＴと示す）および保持容量と、画素部の周辺に設けられる駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同時に作製する工程について説明する。
【００４８】
図５（Ａ）において、基板５０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。さらに、処理温度によっては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンテレフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスチック基板を用いることもできる。
【００４９】
基板５０１のＴＦＴを形成する表面に、基板５０１からの不純物元素の拡散を防ぐために酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜５０２を形成する。本実施例ではプラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５０２ａを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。
【００５０】
酸化窒化シリコン膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成すればよい。酸化窒化シリコン５０２ａは、ＳｉＨ4を１０（SCCM）、ＮＨ3を１００（SCCM）、Ｎ2Ｏを２０（SCCM）として反応室に導入し、基板温度３２５℃、反応圧力４０Ｐａ、放電電力密度０．４１Ｗ/cm2、放電周波数６０ＭＨｚとする。一方、酸化窒化水素化シリコン５０２ｂは、ＳｉＨ4を５（SCCM）、Ｎ2Ｏを１２０（SCCM）、Ｈ2を１２５（SCCM）として反応室に導入し、基板温度４００℃、反応圧力２０Ｐａ、放電電力密度０．４１Ｗ/cm2、放電周波数６０ＭＨｚとする。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。
【００５１】
また、酸化窒化シリコン膜５０２ａは基板を中心に考えて、その内部応力が引っ張り応力となるように形成する。酸化窒化水素化シリコン膜５０２ｂも同様の方向に内部応力を持たせるが、酸化窒化シリコン膜５０２ａよりも絶対値で比較して小さい応力となるようにする。
【００５２】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質半導体膜（本実施例では半導体膜として、シリコンゲルマニウム膜を用いる。）５０３をプラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。例えば、プラズマＣＶＤ法で非晶質半導体膜を５５ｎｍの厚さに形成する。このとき、下地膜５０２と非晶質半導体膜５０３とは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜５０２ａと酸化窒化水素化シリコン膜５０２ｂをプラズマＣＶＤ法で連続して成膜した後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2あるいはＳｉＨ4のみに切り替えれば、いったん大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜５０２ｂの表面の汚染を防ぐことが可能となり、ＴＦＴ特性のバラツキやしきい値電圧の変動を低減させることができる。
【００５３】
次に、本実施例では、図２４（ａ）に示すように、実施形態１にしたがって、半導体膜を形成したら、マスクを形成する。その後、触媒元素を添加して加熱処理を行い、半導体膜の一部に多結晶半導体領域を形成する。次に、図２５に示すように、半導体膜全体に形成された複数の多結晶半導体領域に直交するようにＮｄ：ＹＡＧレーザの第２高調波（５３２ｎｍ）の光を照射して、多結晶半導体領域を結晶成長の核とした結晶成長させる。
本実施例では、実施形態１を用いて半導体膜の結晶化を行っているが、半導体膜の結晶化の方法は、実施形態２または３で示した方法を用いればよい。
【００５４】
結晶化工程の後、島状半導体層５０４〜５０６を形成する。本実施例では、図２４（ｃ）で示すように、結晶成長が矢印の方向に進むように半導体膜を島状に形成する。島状半導体層は長方形とし一辺が５０μｍ以下となるように形成するが、島状半導体層の形状は任意なものとすることが可能であり、好ましくはその中心部から端部までの最小距離が５０μｍ以下となるような形態であればどのような多角形、あるいは円形でもかまわないが、結晶成長の方向がチャネル長の方向に沿うように島状半導体層を形成することが好ましい。
【００５５】
次いで、島状半導体層５０４〜５０６を覆うゲート絶縁膜５０７を形成する。ゲート絶縁膜５０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０ｎｍの厚さの酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethylorthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の加熱処理によりゲート絶縁膜として良好な特性を得ることができる。
【００５６】
そして、ゲート絶縁膜５０７上にゲート電極を形成するための第１の導電膜５０８と第２の導電膜５０９とを形成する。本実施例では、第１の導電膜５０８をＴａ（タンタル）で５０〜１００ｎｍの厚さに形成し、第２の導電膜５０９をＷ（タングステン）で１００〜３００ｎｍの厚さに形成する。
【００５７】
Ｔａ膜はスパッタ法で形成し、ＴａのターゲットをＡｒでスパッタする。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することができる。また、α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０ｎｍ程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることができる。
【００５８】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９〜９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物元素の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００５９】
なお、本実施例では、第１の導電膜５０８をＴａ、第２の導電膜５０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例は、第１の導電膜５０８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５０９をＷとする組み合わせ、第１の導電膜５０８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をＡｌとする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５０９をＣｕとする組み合わせで形成することが好ましい。
【００６０】
次に、レジストによるマスク５１０〜５１３を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【００６１】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５１４〜５１７（第１の導電層５１４ａ〜５１７ａと第２の導電層５１４ｂ〜５１７ｂ）を形成する。ゲート絶縁膜５０７の第１の形状の導電層５１４〜５１７で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００６２】
次に、図５（Ｄ）に示すように第２のエッチング処理を行う。同様にＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極に５００ＷのＲＦ電力(13.56MHz)を供給し、プラズマを生成して行う。基板側（試料ステージ）には５０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりＷ膜を異方性エッチングし、かつ、それより遅いエッチング速度で第１の導電層であるＴａを異方性エッチングして第２の形状の導電層５１８〜５２１（第１の導電層５１８ａ〜５２１ａと第２の導電層５１８ｂ〜５２１ｂ）を形成する。ゲート絶縁膜５０７の第２の形状の導電層５１８〜５２１で覆われない領域はさらに２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００６３】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【００６４】
第１のエッチング処理および第２のエッチング処理が終了したら、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する（図５（Ｄ））。ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。第２の形状の導電層５１８〜５２０をマスクとして島状半導体層に、ｎ型を付与する不純物元素が添加される。１×１０17〜５×１０18/cm3（好ましくは、３×１０17〜３×１０18/cm3）の濃度範囲のｎ型不純物領域（ｂ）５２２〜５２６が形成されるように加速電圧を７０〜１２０ｋｅＶとしてドーピング処理が行われる。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。
【００６５】
また第２の導電層５１８ｂ〜５２０ｂの一部がエッチングされた領域の島状半導体層は、第１の導電層５１８ａ〜５２０ａおよびゲート絶縁膜５０７をすり抜けてｎ型を付与する不純物元素が添加され、２×１０16〜１×１０17/cm3（好ましくは、６×１０16〜６×１０17/cm3）の濃度範囲のｎ型不純物領域（ｃ）５２７〜５３０が形成される。
【００６６】
第１のドーピング処理工程が終了したら、レジストマスク５１０ｂ〜５１３ｂを除去する（図６（Ａ））。
【００６７】
次に、図６（Ｂ）に示すように第２のドーピング処理を行う。まず、島状半導体５０６のチャネル形成領域を覆うようにして、レジストマスク５３１を形成する。次に、加速電圧を８０〜２００ｋｅＶとし、５×１０17〜５×１０19/cm3（好ましくは、１×１０18〜１×１０19/cm3）の濃度範囲のｎ型不純物領域（ｂ’）５３８を形成するためにｎ型を付与する不純物元素をドーピングする。この時不純物元素は、島状半導体層５０５上の第１の導電層５１４ａおよびゲート絶縁膜５０７をすり抜けて、添加される。
【００６８】
次に、不純物の濃度範囲が１×１０20〜１×１０21/cm3（好ましくは、２×１０20〜５×１０20/cm3）であるｎ型不純物領域（ａ）５３３〜５３６を形成するためにｎ型を付与する不純物元素の添加を行う（図６（Ｂ））。
【００６９】
そして、図６（Ｃ）に示すように、ｐチャネル型ＴＦＴを形成する島状半導体層５０４にｐ型不純物領域を形成する。まず、ｐ型の不純物元素を添加する領域以外を隠すレジストマスク５４３を形成する。そして、第１の導電層５１４ａを不純物元素に対するマスクとして用い、ｐ型不純物領域（ａ）５４４およびｐ型不純物領域（ｂ）５４５を形成する。ｐ型不純物領域５４４、５４５にはそれぞれ異なる濃度でリンが添加されているが、Ｂ2Ｈ6を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度を２×１０20〜２×１０21/cm3となるようにする。
【００７０】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第２の導電層５１８〜５２０がゲート電極として機能する。また、５２１は容量配線として機能する。
【００７１】
こうして導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程は炉を用いる加熱処理（ファーネスアニール法）を行う。その他にレーザアニール法を適用することができる。加熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の加熱処理を行う。ただし、５１８〜５２１に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【００７２】
このとき、ｎ型不純物元素が添加された領域、すなわちｎ型不純物領域もしくはｐ型不純物領域でｎ型不純物元素を含む領域に、非晶質シリコン膜の結晶化に用いたニッケルが、ｎ型不純物元素が添加された領域の方向に移動し、ゲッタリングされる。すなわち、ＴＦＴのチャネル形成領域５６０〜５６２のニッケル濃度が大幅に低減され、少なくとも１×１０16/cm3以下となる。
【００７３】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の加熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００７４】
次いで、第１の層間絶縁膜５４６は酸化窒化シリコン膜から１００〜２００ｎｍの厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜５４７を形成する。次いで、コンタクトホールを形成するためのエッチング工程を行う。
【００７５】
そして、駆動回路４０５において島状半導体層のソース領域とコンタクトを形成するソース配線５４８、５４９、５５０、ドレイン領域とコンタクトを形成するドレイン配線５５１、５５２を形成する（図７（Ａ））。ドレイン配線５５２は、画素電極としても用いられている。本実施例では配線５４８〜５５２は、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００７６】
以上のようにして、ｐチャネル型ＴＦＴ４０１およびｎチャネル型ＴＦＴ４０２を有する駆動回路４０５と、画素ＴＦＴ４０３、保持容量４０４とを有する画素部４０６を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００７７】
なお、図２１に示すように、ドレイン電極（画素電極）５５２を配線５４８〜５５１と同じ材料で形成されるドレイン電極６０１と酸化物導電膜で形成される画素電極６０２とにおきかえて形成することで、透過型の液晶表示装置を作製することもできる。
【００７８】
駆動回路４０５のｐチャネル型ＴＦＴ４０１にはチャネル形成領域５６０、ゲート電極を形成する第１の導電層５１８ａと重なるｐ型不純物領域（ｂ）５４５、ソース領域またはドレイン領域として機能するｐ型不純物領域（ａ）５４４を有している。ｎチャネル型ＴＦＴ４０２にはチャネル形成領域５６１、ゲート電極を形成する第１の導電層５１９ａと重なるｎ型不純物領域（ｂ）５３８（Ｌov領域：なお、ovはoverlappedの意味で付す。）、ソース領域またはドレイン領域として機能するｎ型不純物領域（ａ）５３４を有している。
【００７９】
画素部４０６の画素ＴＦＴ４０３にはチャネル形成領域５６２、ゲート電極を形成する第１の導電層５２０ａと重なるｎ型不純物領域（ｃ）５３９（Ｌov領域）、ゲート電極の外側に形成されるｎ型不純物領域（ｂ）５４０（Ｌoff領域：なお、offはoffsetの意味で付す。）とソース領域またはドレイン領域として機能するｎ型不純物領域（ａ）５３５を有している。また、保持容量４０４の一方の電極として機能する半導体層にはｎ型不純物領域（ａ）と同じ濃度の領域５３６が形成され、第１の容量配線５２１ａが残った領域の半導体層には、ｎ型不純物領域（ｃ）と同じ濃度の領域５４１が形成される。容量配線５２１とその間の絶縁層（ゲート絶縁膜と同じ層）とで保持容量を形成している。
【００８０】
続いてアクティブマトリクス基板から、反射型のアクティブマトリクス型液晶表示装置を作製する工程を説明する。図７（Ａ）の状態のアクティブマトリクス基板に対し、配向膜７０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板７０２には、遮光膜７０３、透明導電膜７０４および配向膜７０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素部と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料７０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図７（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成した。
【００８１】
本実施例で示す工程に従えば、良好な特性を有する半導体膜を作製することができ、さらに、製造コストの低減及び歩留まりの向上に寄与することができる。
【００８２】
〔実施例２〕
実施例１に従って、基板上に下地絶縁膜を設け、その上に半導体膜を形成して結晶化を行う。本実施例では半導体膜として、シリコン膜を用いる。また、本実施例における半導体膜の結晶化工程は、実施形態１〜３に示したいずれかの方法で行う。
【００８３】
次に、本実施例では、図２４（ａ）に示すように、実施形態１にしたがって、半導体膜を形成したら、マスクを形成する。その後、触媒元素を添加して加熱処理を行い、半導体膜の一部に多結晶領域を形成する。次に、図２５に示すように、半導体膜全体に形成された複数の多結晶半導体領域に直交するようにＮｄ：ＹＡＧレーザの第２高調波（５３２ｎｍ）を照射して、多結晶半導体領域を結晶成長の核とした結晶成長させる。本実施例では、実施形態１を用いて半導体膜の結晶化を行っているが、半導体膜の結晶化の方法は、実施形態２または３で示した方法を用いてもよい。
【００８４】
結晶化工程の後、島状半導体層１１０２〜１１０６を形成する。本実施例では、図２４（ｃ）で示すように、結晶成長が矢印の方向に進むように半導体膜を島状に形成する。島状半導体層は長方形とし一辺が５０μｍ以下となるように形成するが、島状半導体層の形状は任意なものとすることが可能であり、好ましくはその中心部から端部までの最小距離が５０μｍ以下となるような形態であればどのような多角形、あるいは円形でもかまわないが、結晶成長の方向がチャネル長の方向に沿うように島状半導体層を形成することが好ましい。
【００８５】
次に、島状半導体層を覆うようにしてゲート絶縁膜１１０７を形成する。さらに、ゲート絶縁膜１１０７上にゲート電極を形成するための第１の導電膜１１０８および第２の導電膜１１０９として本実施例では、実施例１と同様にＴａＮ膜およびＷ膜を形成する（図６（Ａ））。第１の導電膜１１０８および第２の導電膜の材料は、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してよい。
【００８６】
次に、レジストによるマスク１１１０〜１１１６を形成し、電極および配線を形成するための第１のエッチング処理を行う。本実施例では、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを精製して行う。基板側（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜およびＴａＮ膜とも同程度にエッチングされる。
【００８７】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層および第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには１０〜２０％程度の割合でエッチング時間を増加させるとよい。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層からなる第１の形状の導電層１１１８〜１１２４（第１の導電層１１１８ａ〜１１２４ａと第２の導電層１１１８ｂ〜１１２４ｂ）を形成する。１１１７はゲート絶縁膜であり、第１の形状の導電層１１１８〜１１２４で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００８８】
そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する（図８（Ｂ））。ドーピングの方法はイオンドープ法もしくはイオン注入法で行えばよい。不純物濃度が、５×１０20〜５×１０21/cm3（好ましくは１×１０20〜１×１０21/cm3）となるように不純物元素の添加を行った。
【００８９】
また、ｎ型を付与する不純物元素としては１５族に属する元素、典型的にはリン（Ｐ）または、砒素（Ａｓ）を用いるが、ここでは、リン（Ｐ）を用いる。この場合、導電層１１１８〜１１２２がｎ型を付与する不純物元素に対するマスクとなり、自己整合的にｎ型不純物領域（ａ）１１２５〜１１２９が形成される。
【００９０】
次に、図８（Ｃ）に示すように第２のエッチング処理を行う。同様にＩＣＰエッチングを行い、エッチングガスにＣＦ4とＣｌ2とＯ2とを混合して、１Paの圧力でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を供給し、プラズマを生成して行う。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入して、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりＷ膜を異方性エッチングし、かつ、それより遅いエッチング速度で第１の導電層であるＴａＮを異方性エッチングして第２の形状の導電層１１３１〜１１３７（第１の導電層１１３１ａ〜１１３７ａと第２の導電層１１３１ｂ〜１１３７ｂ）を形成する。１１３０はゲート絶縁膜であり、第２の形状の導電層１１３１〜１１３７で覆われない領域はさらに２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００９１】
Ｗ膜やＴａＮ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａＮのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜およびＴａＮ膜ともにエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａＮはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａＮはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａＮの表面が多少酸化される。ＴａＮの酸化物はフッ素や塩素と反応しないためさらにＴａＮ膜のエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａＮ膜よりも大きくすることが可能となる。
【００９２】
そして、図９（Ａ）に示すように第２のドーピング処理を行う。ｎ型不純物領域（ｂ）１１３８〜１１４２を形成する。ｎ型不純物領域（ｂ）におけるｎ型不純物の濃度が５×１０17〜５×１０19/cm3（好ましくは１×１０18〜１×１０19/cm3）となるように不純物元素の添加を行う。また、第２の形状の第１の導電膜１１３１〜１１３７とゲート絶縁膜１１３０とを不純物元素が通り抜け、不純物濃度が１×１０17〜５×１０18/cm3（好ましくは３×１０17〜３×１０18/cm3）の領域ｎ型不純物領域（ｃ）１１４３〜１１４７も同時に形成される。
【００９３】
次に、図９（Ｂ）に示すように、ｐチャネル型ＴＦＴを形成する島状半導体層１１０３に一導電型とは逆の導電型の不純物元素を添加してｐ型不純物領域１１５１〜１１５６を形成する。第２の導電層１１３２ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層１１０２、１１０４、１１０５はレジストマスク１１４８〜１１５０で全面を被覆しておく。不純物領域１１５１〜１１５６にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度を２×１０20〜２×１０21/cm3となるようにする。
【００９４】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第２の導電層１１３１〜１１３４がゲート電極として機能する。また、１１３６は島状のソース配線、１１３７はゲート配線、１１３５は容量配線として機能する。
【００９５】
こうして導電型の制御を目的として図９（ｃ）に示すように、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程は炉を用いる加熱処理（ファーネスアニール法）を行う。その他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。加熱処理は、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うこともある。本実施例では５００℃で４時間の加熱処理を行う。ただし、１１３１〜１１３７に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【００９６】
このとき、ｎ型不純物元素が添加された領域、すなわちｎ型不純物領域もしくはｐ型不純物領域でｎ型不純物元素を含む領域に、非晶質半導体膜の結晶化に用いたニッケルが、ｎ型不純物元素が添加された領域に移動しゲッタリングされる。すなわち、ＴＦＴのチャネル形成領域１１６８〜１１７１のニッケル濃度が大幅に低減され、少なくとも１×１０16/cm3以下となる。
【００９７】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の加熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行ってもよい。
【００９８】
次いで、第１の層間絶縁膜１１５７は酸化窒化シリコン膜から１００〜２００ｎｍの厚さで形成する。その上に有機絶縁物材料からなる第２の層間絶縁膜１１５８を形成する。そして、コンタクトホールを形成するためのエッチング工程を行う。
【００９９】
駆動回路１４０５において島状半導体層のソース領域とコンタクトを形成するソース配線１１５９〜１１６１、ドレイン領域とコンタクトを形成するドレイン配線１１６２〜１１６４を形成する。また、画素部１４０６においては、画素電極１１６７、ゲート配線１１６６、接続電極１１６５を形成する（図１０）。この接続電極１１６５により、ソース配線１１３７は、画素ＴＦＴ１４０４と電気的な接続が形成される。また、ゲート配線１１６６は、第１の電極と電気的な接続が形成される。
【０１００】
本実施例では、画素電極１１６７を酸化物導電膜（代表的には、ＩＴＯ膜）で形成することで透過型の液晶表示装置を作製することもできる。
【０１０１】
以上のようにして、ｎチャネル型ＴＦＴ１４０１、ｐチャネル型ＴＦＴ１４０２、ｎチャネル型ＴＦＴ１４０３を有する駆動回路１４０５と、画素ＴＦＴ１４０４と保持容量１４０５とを有する画素部１４０６とを同一基板上に形成することができる。
【０１０２】
〔実施例３〕
本実施例では、本発明を用いてＥＬ（エレクトロルミネセンス）表示装置を作製した例について説明する。なお、図１１（Ａ）は本発明のＥＬ表示装置の上面図であり、図１１（Ｂ）はその断面図である。
【０１０３】
図１１（Ａ）において、４００１は基板、４００２は画素部、４００３はソース側駆動回路、４００４はゲート側駆動回路であり、それぞれの駆動回路は配線４００５を経てＦＰＣ（フレキシブルプリントサーキット）４００６に至り、外部機器へと接続される。
【０１０４】
このとき、画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４を囲むようにして第１シール材４１０１、カバー材４１０２、充填材４１０３及び第２シール材４１０４が設けられている。
【０１０５】
また、図１１（Ｂ）は図１１（Ａ）をＡ−Ａ’で切断した断面図に相当し、基板４００１の上にソース側駆動回路４００３に含まれる駆動ＴＦＴ（ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴ）４２０１及び画素部４００２に含まれる電流制御用ＴＦＴ（ＥＬ素子への電流を制御するＴＦＴ）４２０２が形成されている。
【０１０６】
本実施例では、駆動ＴＦＴ４２０１には図１０のｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴと同じ構造のＴＦＴが用いられ、電流制御用ＴＦＴ４２０２には図７または図１０のｐチャネル型ＴＦＴと同じ構造のＴＦＴが用いられる。また、画素部４００２には電流制御用ＴＦＴ４２０２のゲートに接続された保持容量（図示せず）が設けられる。
【０１０７】
駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０２の上には樹脂材料でなる層間絶縁膜（平坦化膜）４３０１が形成され、その上に画素ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４３０２が形成される。画素電極４３０２としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０１０８】
そして、画素電極４３０２の上には絶縁膜４３０３が形成され、絶縁膜４３０３は画素電極４３０２の上に開口部が形成されている。この開口部において、画素電極４３０２の上にはＥＬ（エレクトロルミネッセンス）層４３０４が形成される。ＥＬ層４３０４は公知の有機ＥＬ材料または無機ＥＬ材料を用いることができる。また、有機ＥＬ材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０１０９】
ＥＬ層４３０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０１１０】
ＥＬ層４３０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４３０５が形成される。また、陰極４３０５とＥＬ層４３０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で両者を連続成膜するか、ＥＬ層４３０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４３０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１１１】
そして陰極４３０５は４３０６で示される領域において配線４００５に電気的に接続される。配線４００５は陰極４３０５に所定の電圧を与えるための配線であり、異方導電性フィルム４３０７を介してＦＰＣ４００６に電気的に接続される。
【０１１２】
以上のようにして、画素電極（陽極）４３０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素子が形成される。このＥＬ素子は、第１シール材４１０１及び第１シール材４１０１によって基板４００１に貼り合わされたカバー材４１０２で囲まれ、充填材４１０３により封入されている。
【０１１３】
カバー材４１０２としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０１１４】
但し、ＥＬ素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０１１５】
また、充填材４１０３としては紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材４１０３の内部に吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質を設けておくとＥＬ素子の劣化を抑制できる。
【０１１６】
また、充填材４１０３の中にスペーサを含有させてもよい。このとき、スペーサを酸化バリウムで形成すればスペーサ自体に吸湿性をもたせることが可能である。また、スペーサを設けた場合、スペーサからの圧力を緩和するバッファ層として陰極４３０５上に樹脂膜を設けることも有効である。
【０１１７】
また、配線４００５は異方導電性フィルム４３０７を介してＦＰＣ４００６に電気的に接続される。配線４００５は画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４に送られる信号をＦＰＣ４００６に伝え、ＦＰＣ４００６により外部機器と電気的に接続される。
【０１１８】
また、本実施例では第１シール材４１０１の露呈部及びＦＰＣ４００６の一部を覆うように第２シール材４１０４を設け、ＥＬ素子を徹底的に外気から遮断する構造となっている。こうして図１１（Ｂ）の断面構造を有するＥＬ表示装置となる。
【０１１９】
ここで画素部のさらに詳細な断面構造を図１２に、上面構造を図１３（Ａ）に、回路図を図１３（Ｂ）に示す。図１２、図１３（Ａ）及び図１３（Ｂ）では共通の符号を用いるので互いに参照すれば良い。
【０１２０】
図１２において、基板４４０１上に設けられたスイッチング用ＴＦＴ４４０２は図１０のｎチャネル型ＴＦＴ４０３を用いて形成される。従って、構造の説明はｎチャネル型ＴＦＴ４０３の説明を参照すれば良い。また、４４０３で示される配線は、スイッチング用ＴＦＴ４４０２のゲート電極４４０４a、４４０４bを電気的に接続するゲート配線である。
【０１２１】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１２２】
また、スイッチング用ＴＦＴ４４０２のドレイン配線４４０５は電流制御用ＴＦＴ４４０６のゲート電極４４０７に電気的に接続されている。なお、電流制御用ＴＦＴ４４０６は図１０のｐチャネル型ＴＦＴ４０１を用いて形成される。従って、構造の説明はｐチャネル型ＴＦＴ４０１の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１２３】
スイッチング用ＴＦＴ４４０２及び電流制御用ＴＦＴ４４０６の上には第１パッシベーション膜４４０８が設けられ、その上に樹脂からなる平坦化膜４４０９が形成される。平坦化膜４４０９を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１２４】
また、４４１８は透明導電膜からなる画素電極（ＥＬ素子の陽極）であり、電流制御用ＴＦＴ４４０６のドレイン配線４４１４に電気的に接続される。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０１２５】
画素電極４４１８の上にはＥＬ層４４１１が形成される。なお、図１２では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ層を作り分けている。また、本実施例では蒸着法により低分子系有機ＥＬ材料を形成している。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
【０１２６】
但し、以上の例はＥＬ層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機ＥＬ材料をＥＬ層として用いる例を示したが、高分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１２７】
次に、ＥＬ層４４１１の上には導電膜からなる陰極４４１２が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０１２８】
この陰極４４１２まで形成された時点でＥＬ素子４４１３が完成する。なお、ここでいうＥＬ素子４４１３は、画素電極（陽極）４４１８、ＥＬ層４４１１及び陰極４４１２で形成された積層を指す。
【０１２９】
次に、本実施例における画素の上面構造を図１３（Ａ）を用いて説明する。スイッチング用ＴＦＴ４４０２のソースはソース配線４４１５に接続され、ドレインはドレイン配線４４０５に接続される。また、ドレイン配線４４０５は電流制御用ＴＦＴ４４０６のゲート電極４４０７に電気的に接続される。また、電流制御用ＴＦＴ４４０６のソースは電流供給線４４１６に電気的に接続され、ドレインはドレイン配線４４１７に電気的に接続される。また、ドレイン配線４４１７は点線で示される画素電極（陽極）４４１８に電気的に接続される。
【０１３０】
このとき、４４１９で示される領域には保持容量が形成される。保持容量４４１９は、電流供給線４４１６と電気的に接続された半導体膜４４２０、ゲート絶縁膜と同一層の絶縁膜（図示せず）及びゲート電極４４０７との間で形成される。また、ゲート電極４４０７、第１層間絶縁膜と同一の層（図示せず）及び電流供給線４４１６で形成される容量も保持容量として用いることが可能である。
【０１３１】
〔実施例４〕
本実施例では、実施例３とは異なる画素構造を有したＥＬ表示装置について説明する。説明には図１４を用いる。なお、図１３と同一の符号が付してある部分については実施例３の説明を参照すれば良い。
【０１３２】
図１４では電流制御用ＴＦＴ４５０１として図１０のｎチャネル型ＴＦＴ４０３と同一構造のＴＦＴを用いる。勿論、電流制御用ＴＦＴ４５０１のゲート配線４５０２はスイッチング用ＴＦＴ４４０２のドレイン配線４４０５に電気的に接続されている。また、電流制御用ＴＦＴ４５０１のドレイン配線４５０３は画素電極４５０４に電気的に接続されている。
【０１３３】
本実施例では、導電膜からなる画素電極４５０４がＥＬ素子の陰極として機能する。具体的には、アルミニウムとリチウムとの合金膜を用いるが、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０１３４】
画素電極４５０４の上にはＥＬ層４５０５が形成される。なお、図１４では一画素しか図示していないが、本実施例ではＧ（緑）に対応したＥＬ層を蒸着法及び塗布法（好ましくはスピンコーティング法）により形成している。具体的には、電子注入層として２０ｎｍ厚のフッ化リチウム（ＬｉＦ）膜を設け、その上に発光層として７０ｎｍ厚のＰＰＶ（ポリパラフェニレンビニレン）膜を設けた積層構造としている。
【０１３５】
次に、ＥＬ層４５０５の上には透明導電膜からなる陽極４５０６が設けられる。本実施例の場合、透明導電膜として酸化インジウムと酸化スズとの化合物もしくは酸化インジウムと酸化亜鉛との化合物からなる導電膜を用いる。
【０１３６】
この陽極４５０６まで形成された時点でＥＬ素子４５０７が完成する。なお、ここでいうＥＬ素子４５０７は、画素電極（陰極）４５０４、ＥＬ層４５０５及び陽極４５０６で形成された積層を指す。
【０１３７】
ＥＬ素子に加える電圧が１０Ｖ以上といった高電圧の場合には、電流制御用ＴＦＴ４５０１においてホットキャリア効果による劣化が顕在化してくる。このような場合に、電流制御用ＴＦＴ４５０１として本発明の構造のｎチャネル型ＴＦＴを用いることは有効である。
【０１３８】
また、本実施例の電流制御用ＴＦＴ４５０１はゲート電極４５０２とＬＤＤ領域４５０９との間にゲート容量と呼ばれる寄生容量を形成する。このゲート容量を調節することで図１３（Ａ）、（Ｂ）に示した保持容量４４１９と同等の機能を持たせることも可能である。特に、ＥＬ表示装置をデジタル駆動方式で動作させる場合においては、保持容量のキャパシタンスがアナログ駆動方式で動作させる場合よりも小さくて済むため、ゲート容量で保持容量を代用しうる。
【０１３９】
なお、ＥＬ素子に加える電圧が１０Ｖ以下、好ましくは５Ｖ以下となった場合、上記ホットキャリア効果による劣化はさほど問題とならなくなるため、図１４においてＬＤＤ領域４５０９を省略した構造のｎチャネル型ＴＦＴを用いても良い。
【０１４０】
〔実施例５〕
本実施例では、実施例３もしくは実施例４に示したＥＬ表示装置の画素部に用いることができる画素構造の例を図１５（Ａ）〜（Ｃ）に示す。なお、本実施例において、４６０１はスイッチング用ＴＦＴ４６０２のソース配線、４６０３はスイッチング用ＴＦＴ４６０２のゲート配線、４６０４は電流制御用ＴＦＴ、４６０５はコンデンサ、４６０６、４６０８は電流供給線、４６０７はＥＬ素子とする。
【０１４１】
図１５（Ａ）は、二つの画素間で電流供給線４６０６を共通とした場合の例である。即ち、二つの画素が電流供給線４６０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１４２】
また、図１５（Ｂ）は、電流供給線４６０８をゲート配線４６０３と平行に設けた場合の例である。なお、図１５（Ｂ）では電流供給線４６０８とゲート配線４６０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線４６０８とゲート配線４６０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１４３】
また、図１５（Ｃ）は、図１５（Ｂ）の構造と同様に電流供給線４６０８をゲート配線４６０３と平行に設け、さらに、二つの画素を電流供給線４６０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線４６０８をゲート配線４６０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１４４】
〔実施例６〕
本実施例では、本発明を実施したＥＬ表示装置の画素構造の例を図１６（Ａ）、（Ｂ）に示す。なお、本実施例において、４７０１はスイッチング用ＴＦＴ４７０２のソース配線、４７０３はスイッチング用ＴＦＴ４７０２のゲート配線、４７０４は電流制御用ＴＦＴ、４７０５はコンデンサ（省略することも可能）、４７０６は電流供給線、４７０７は電源制御用ＴＦＴ、４７０８は電源制御用ゲート配線、４７０９はＥＬ素子とする。電源制御用ＴＦＴ４７０７の動作については特願平１１−３４１２７２号を参照すると良い。
【０１４５】
また、本実施例では電源制御用ＴＦＴ４７０７を電流制御用ＴＦＴ４７０４とＥＬ素子４７０８との間に設けているが、電源制御用ＴＦＴ４７０７とＥＬ素子４７０８との間に電流制御用ＴＦＴ４７０４が設けられた構造としても良い。また、電源制御用ＴＦＴ４７０７は電流制御用ＴＦＴ４７０４と同一構造とするか、同一の活性層で直列させて形成するのが好ましい。
【０１４６】
また、図１６（Ａ）は、二つの画素間で電流供給線４７０６を共通とした場合の例である。即ち、二つの画素が電流供給線４７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１４７】
また、図１６（Ｂ）は、ゲート配線４７０３と平行に電流供給線４７１０を設け、ソース配線４７０１と平行に電源制御用ゲート配線４７１１を設けた場合の例である。なお、図１６（Ｂ）では電流供給線４７１０とゲート配線４７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電流供給線４７１０とゲート配線４７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１４８】
〔実施例７〕
本実施例では、本発明を実施したＥＬ表示装置の画素構造の例を図１７（Ａ）、（Ｂ）に示す。なお、本実施例において、４８０１はスイッチング用ＴＦＴ４８０２のソース配線、４８０３はスイッチング用ＴＦＴ４８０２のゲート配線、４８０４は電流制御用ＴＦＴ、４８０５はコンデンサ（省略することも可能）、４８０６は電流供給線、４８０７は消去用ＴＦＴ、４８０８は消去用ゲート配線、４８０９はＥＬ素子とする。消去用ＴＦＴ４８０７の動作については特願平１１−３３８７８６号を参照すると良い。
【０１４９】
消去用ＴＦＴ４８０７のドレインは電流制御用ＴＦＴ４８０４のゲートに接続され、電流制御用ＴＦＴ４８０４のゲート電圧を強制的に変化させることができるようになっている。なお、消去用ＴＦＴ４８０７はｎチャネル型ＴＦＴとしてもｐチャネル型ＴＦＴとしても良いが、オフ電流を小さくできるようにスイッチング用ＴＦＴ４８０２と同一構造とすることが好ましい。
【０１５０】
また、図１７（Ａ）は、二つの画素間で電流供給線４８０６を共通とした場合の例である。即ち、二つの画素が電流供給線４８０６を中心に線対称となるように形成されている点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１５１】
また、図１７（Ｂ）は、ゲート配線４８０３と平行に電流供給線４８１０を設け、ソース配線４８０１と平行に消去用ゲート配線４８１１を設けた場合の例である。なお、図１７（Ｂ）では電流供給線４８１０とゲート配線４８０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電流供給線４８１０とゲート配線４８０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１５２】
〔実施例８〕
本発明のＥＬ表示装置は画素内にいくつのＴＦＴを設けた構造としても良い。例えば、四つ乃至六つまたはそれ以上のＴＦＴを設けても構わない。本発明はＥＬ表示装置の画素構造に限定されずに実施することが可能である。
【０１５３】
〔実施例９〕
本発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電気器具全てに本発明を実施できる。
【０１５４】
その様な電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８、図１９及び図２０に示す。
【０１５５】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【０１５６】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【０１５７】
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【０１５８】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【０１５９】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１６０】
図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【０１６１】
図１９（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。
【０１６２】
図１９（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
【０１６３】
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６４】
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６５】
ただし、図１９に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０１６６】
図２０（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。
【０１６７】
図２０（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１６８】
図２０（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１６９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施形態１〜３、実施例１、２を組み合わせて構成される液晶表示装置で実現することができる。
【０１７０】
【発明の効果】
本発明にしたがって３９０〜６００ｎｍの範囲の波長における光に対する非晶質シリコン膜と多結晶シリコン膜との吸収系数の差を利用すると、従来と比較して結晶粒径の大きな結晶質半導体膜を簡便な方法で得ることができる。さらに、この結晶粒径の大きな結晶質半導体膜を用いて半導体装置を作製することで、半導体装置の性能を大幅に向上させることができる。
【０１７１】
例えば、非晶質シリコン領域と多結晶シリコン領域とが隣接して存在するシリコン膜に３９０〜６００ｎｍの範囲の波長における光（代表的にはＮｄ：ＹＡＧレーザの第２高調波の光）を照射することによって、非晶質シリコン領域が完全溶融し、かつ多結晶シリコン領域は不完全溶融となり、この不完全溶融状態領域が核となって結晶成長が始まり、位置制御した大粒径の半導体膜を形成することができる。
【０１７２】
ＳＬＳ法など精密な位置制御が必要な方法と比較して、本方法は簡便な方法で位置制御して大粒径の結晶質半導体膜を得ることができる。さらに、本発明により得られた半導体膜をＴＦＴに適用することで、良好なＴＦＴを得ることができる。
【図面の簡単な説明】
【図１】    本発明の実施形態を示す図。
【図２】    本発明の実施形態を示す図。
【図３】    本発明の実施形態を示す図。
【図４】    レーザのエネルギー領域および非晶質シリコンと多結晶シリコンのレーザ吸収係数を示す図。
【図５】    本発明を利用してＴＦＴを作製する工程を示す図。
【図６】    本発明を利用してＴＦＴを作製する工程を示す図。
【図７】    本発明を利用してＴＦＴを作製する工程を示す図。
【図８】    本発明を利用してＴＦＴを作製する工程を示す図。
【図９】    本発明を利用してＴＦＴを作製する工程を示す図。
【図１０】  本発明を利用してＴＦＴを作製する工程を示す図。
【図１１】  ＥＬ表示装置の構造を示す図。
【図１２】  ＥＬ表示装置の構造を示す図。
【図１３】  ＥＬ表示装置の構造を示す図。
【図１４】  ＥＬ表示装置の構造を示す図。
【図１５】  ＥＬ表示装置の回路を示す図。
【図１６】  ＥＬ表示装置の回路を示す図。
【図１７】  ＥＬ表示装置の回路を示す図。
【図１８】  電気器具の具体例を示す図。
【図１９】  電気器具の具体例を示す図。
【図２０】  電気器具の具体例を示す図。
【図２１】  本発明を利用して作製されたＴＦＴの断面を示す図。
【図２２】  非晶質シリコンと多結晶シリコンの膜厚方向に対する発熱量を示す図。
【図２３】  シリコン層と石英ガラス基板との界面の温度履歴を示す図。
【図２４】  本発明の実施形態を示す図。
【図２５】  本発明の実施形態を示す図。
【図１】
0004841740.tif 000002
【図２】
0004841740.tif 000003
【図３】
0004841740.tif 000004
【図４】
0004841740.tif 000005
【図５】
0004841740.tif 000006
【図６】
0004841740.tif 000007
【図７】
0004841740.tif 000008
【図８】
0004841740.tif 000009
【図９】
0004841740.tif 000010
【図１０】
0004841740.tif 000011
【図１１】
0004841740.tif 000012
【図１２】
0004841740.tif 000013
【図１３】
0004841740.tif 000014
【図１４】
0004841740.tif 000015
【図１５】
0004841740.tif 000016
【図１６】
0004841740.tif 000017
【図１７】
0004841740.tif 000018
【図１８】
0004841740.tif 000019
【図１９】
0004841740.tif 000020
【図２０】
0004841740.tif 000021
【図２１】
0004841740.tif 000022
【図２２】
0004841740.tif 000023
【図２３】
0004841740.tif 000024
【図２４】
0004841740.tif 000025
【図２５】
0004841740.tif 000026