(57)【特許請求の範囲】
【請求項１】
誘電体積層基板であって、
前記誘電体積層基板中に設けられた導電体充填スタックビアと、
前記スタックビアに接続され、前記スタックビアの径と略等しい径を有する板状構造体である第１の接続部と、前記第１の接続部とは離間して配置され、かつ前記第１の接続部の外周を取り囲んで配置され、ボール・グリッド・アレイのはんだボールの径に略等しい外周の径を有するドーナツ状の板状構造体である第２の接続部と、前記第１の接続部と前記第２の接続部とを連絡するリンク部とを有するパッドと
を含む、誘電体積層基板。
【請求項２】
前記スタックビアの直径は、１０μｍ〜１００μｍの範囲である、請求項１に記載の誘電体積層基板。
【請求項３】
少なくとも２つの前記リンク部を有する、請求項２に記載の誘電体積層基板。
【請求項４】
多層配線基板であって、
前記多層配線基板中に設けられたビア導体と、
前記ビア導体に接続された接続端子と
を含み、前記接続端子は、前記ビア導体の直径と略等しい径を有する板状構造体であり、前記ビア導体に接続される第１の接続部と、前記第１の接続部とは離間して配置され、かつ前記第１の接続部の外周を取り囲んで配置され、ボール・グリッド・アレイのはんだボール、チップ・バンプまたはめっきスルーホールの径に略等しい外周の径を有するドーナツ状の板状構造体である、前記第１の接続部と電気的に接続された第２の接続部と
を含む、多層配線基板。
【請求項５】
電子部品を搭載するための多層配線基板であって、
前記多層配線基板中に設けられたビア導体と、
前記ビア導体に接続され、かつ、前記電子部品を前記多層配線基板に接続するための接続端子であって、ボール・グリッド・アレイのはんだボールの径に略等しい外周の径を有し、前記ビア導体の径より大きい径のところで周方向に沿って溝が設けられた板状構造体である接続端子と
を含み、前記接続端子は、前記溝の内側の部分で前記ビア導体と接続する、多層配線基板。
【請求項６】
記接続端子は、少なくとも２本の前記溝が設けられている、請求項５に記載の多層配線基板。
【請求項７】
請求項１ないし３のいずれかに記載の基板と、はんだボールを介して前記パッドに接続された電子部品とを含む、電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高密度実装に適した誘電体積層基板に関し、特に、誘電体積層基板を形成する誘電体材料および導体材料の熱膨張係数の違いによる応力集中を緩和するようなパッド構造を有する誘電体積層基板に関する。
【背景技術】
【０００２】
ノートブック型パーソナル・コンピュータ、電子辞書、ＰＤＡ（Personal digital assistant）、携帯電話等の携帯型電子機器の普及に伴い、このような電子機器の小型化、高性能化への要求はますます高まっている。このような要求に応えて、有機誘電体薄層を導電配線層と交互に積層して形成する、ビルドアップ基板とも呼ばれる誘電体積層基板がかかる電子機器または半導体装置の基板として使われるようになってきた。
【０００３】
図１は従来の誘電体積層基板１０を示す。この誘電体積層基板１０は、特許文献１に示された方法で形成することができ、次のような工程を経て形成される。まず、めっきスルーホール（ＰＴＨ）１１’、ＰＴＨパッド１２およびＰＴＨパッドと同じ層として設けられた配線層（を有するコア基材１１の上、あるいは犠牲基板の上に、有機誘電体薄層１３を設ける。次に、有機誘電体薄層に層間相互接続のためのビア１４’を、レーザー加工またはエッチング等のパターニング方法を用いて形成する。続いて、有機誘電体薄層表面上の水平配線（図示せず）およびビア充填導電体１４をめっき等の方法を用いて付着する。有機誘電体薄層の積層と水平配線および層間相互接続の形成を必要な層数だけ繰り返す。図１では、コア基材１１の両面にそれぞれ４層の有期誘電体薄層が積層されている。このとき、配線の高密度化および最短化のために、層間相互接続用充填ビアは、上下方向に整列されて、充填スタックビア（ｓｔａｃｋｅｄ  ｖｉａ）１５とされる。最外層の有機誘電体薄層の表面上に、充填スタックビアの直下（または直上）に接続されるボール・グリッド・アレイ用パッド１６および／またはチップ・バンプ用パッド１６’を、めっき等により形成する。その後、はんだマスク層１７を形成する。
【０００４】
前述の充填スタックビア１５の直径は、当該誘電体積層基板の用途その他の条件によって異なるが、１０μｍ〜１００μｍとすることができる。最近では、高密度化を達成するために、充填スタックビア１５を形成するビア１４’の直径は、６０μｍ〜４０μｍあるいはそれ以下とされる。一方、ボール・グリッド・アレイ用パッドの直径は、通常、２００μｍ〜７００μｍ程度とされる。このように、ボール・グリッド・アレイ用パッドの直径に対する充填スタックビア１５の直径が小さいほど、誘電体積層基板を形成する誘電体材料と導電体材料との熱膨張係数の違いによる充填スタックビアのネック部分、つまり、充填スタックビアとパッドとの接続部分に応力が集中しやすくなり、亀裂１８を形成し、最終的には断線を引き起こすことがある。
【０００５】
かかる誘電体積層基板に対し、熱負荷が加えられるのは避けられない。まず、誘電体積層基板を用いた電子装置の製造には、チップまたは他の基板との接続のため、誘電体積層基板のパッド上に配置されたはんだボールをリフローする工程が含まれる。はんだボールをリフローするのに必要な温度は、少なくとも２００℃、通常、鉛入はんだ材料の場合で２１０℃〜２３０℃程度、鉛フリーはんだ材料の場合では２４０℃〜２６０℃に及ぶ。この熱は誘電体積層基板全体に伝わるので、前述のように、各材料の熱膨張係数の違いによりスタックビアとパッドとの接続部分にマイクロクラックが発生する可能性がある。また、かかる誘電体積層基板が電子装置に実装されて使用中に、スタックビアに流れる電流により抵抗熱が生じ、よって基板自体が膨張と収縮を繰り返す熱履歴を受ける。これは、スタックビアとパッドとの接続部分への応力集中が繰り返し発生することを意味し、最終的にこの部分に亀裂が生じる可能性がある。また、はんだボール接続試験においてプローブからの圧力による応力集中も、スタックビアとパッドとの接続部分に生じ、亀裂をもたらすおそれがある。
【０００６】
応力緩和のために、特許文献２に示すように、充填スタックビアとパッドの直径の寸法差を小さくすることが考えられる。しかし、高密度化のためにはスタックビアの径を小さくして、ＢＧＡパッド直下のスタックビア間にも配線を配置できることが望ましい。よって、スペースの観点から特許文献２に示された案は採用できない。
【特許文献１】特開２００５−１５０４２４号公報
【特許文献２】特開２００１−２１７３５６号公報
【非特許文献１】http://www.ajinomoto-fine-techno.co.jp/Denzai/ABF.html
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記問題に鑑みなされたものであり、高密度化を犠牲にすることなく、また、製造工程を増やすことなく、かかる応力を充分に緩和することができる手段を備えたパッド構造を有する誘電体積層基板を提供することを目的とする。また、かかる誘電体積層基板上に電子部品が実装されたチップセットを含む電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、誘電体積層基板中に設けられた導電体充填スタックビアと、スタックビアに接続されたパッドとを含む誘電体積層基板であって、パッドは、スタックビアに接続された第１の接続部と、前記第１の接続部とは離間して配置される第２の接続部と、前記第１の接続部と前記第２の接続部とを連絡するリンク部とを有するものである。本発明の構成により、スタックビアとパッドとの間にかかる応力を充分に緩和することができる。
ここで、第１の接続部は、スタックビアの直径と実質的に等しい径を有する円盤または平板状構造体であり、第２の接続部は、第１の接続部の径より大きい外径を有することが好ましい。
【０００９】
本発明の一実施態様によれば、多層配線基板中に設けられたビア導体と、ビア導体に接続された接続端子とを含み、接続端子は、ビア導体の径と実質的に等しい径を有し、ビア導体に接続される第１の接続部と、第１の接続部の径より大きい径を有し、第１の接続部に隣接して配置され、第１の接続部と電気的に接続された第２の接続部とを含む多層配線基板が提供される。
【００１０】
また、本発明の別の実施態様によれば、多層配線基板中に設けられたビア導体と、ビア導体に接続され、かつ、電子部品を多層配線基板に接続するための接続端子を含み、かかる接続端子には、ビア導体の径と実質的に等しい径のところで周方向に沿って溝が設けられている多層配線基板が提供される。ここで溝は少なくとも２本とされ、３〜４本であることが最も好ましい。
【００１１】
本発明は、また、前述のいずれかの誘電体積層基板と、当該誘電体積層基板のパッドに接続された電子部品とを含む、電子装置を提供する。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を図面に示した具体的な実施の形態に沿って説明するが、本発明は、後述する実施の形態に限定されるものではない。図面間で共通の部材または要素については、同じ符号を用いることがある。また、図面は、本発明を説明するためのものであり、必ずしも厳密な縮尺で記載されたものではないことに注意されたい。
【００１３】
図２は本発明の誘電体積層基板２０の一実施形態を示す、断面図（ａ）およびはんだボール側から見た平面図（ｂ）である。
誘電体積層基板２０は、ＰＴＨ１１’、ＰＴＨパッド１２および／または配線層を有するコア基材１１、複数の有機誘電体薄層１３、導電体充填スタックビア１５、および応力緩和手段を有するボール・グリッド・アレイ用パッド２１を含む。図２はコア基材１１を用いた実施例を示すが、これは誘電体積層基板２０が反ったり変形したりするのを防ぐためであり、面積の小さい誘電体積層基板など変形のおそれが極めて小さい場合、あるいは薄い基板が必要な場合には、コア基材を用いなくてもよい。例えば、犠牲基板を用いてその上に有機誘電体薄層を配置し多層化した後、犠牲基板を除去することができる。
【００１４】
有機誘電体薄層１３としては、加熱により軟化して互いに接着可能となる樹脂フィルムを用いるのが好ましい。このような樹脂フィルム材料としては、エポキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエステル樹脂、ポリシアネート樹脂、ポリフェニレンエーテル樹脂などを含むものがあるが、これに限定されるものではない。このような樹脂フィルム材料として、例えば、味の素ファインテクノ（株）から入手可能なＡＢＦがある（非特許文献１）。有機誘電体薄層の各層の厚さは、特に限定されるものではないが、１０μｍ〜１００μｍとすることができる。
【００１５】
スタックビアに充填される導電体としては、アルミニウム、銅、銀、スズなどがあるが、これに限定されるものではない。電解または無電解めっきにより付着することができる点、及び導電性の点から銅を用いることが望ましい。また、図には示されていないが、同じまたは別の導電体材料を用いて、コア基材上または各有機誘電体薄層上に水平配線層を設けることができ、及び層間相互接続を設けることができる。このような水平配線層および層間相互接続を設けることで、３次元高密度配線基板を形成することができる。
【００１６】
本発明のボール・グリッド・アレイ用パッド２１は、応力緩和手段を含む。図２（ｂ）は、この応力緩和手段を説明するためのボール・グリッド・アレイ用パッド２１の平面図である。ボール・グリッド・アレイ用パッド２１は、充填スタックビア１５に接続された第１の接続部２２と、第１の接続部２２とは離間して配置される第２の接続部２３と、第１の接続部と第２の接続部とを連絡するリンク部２４とを含む。第１の接続部２２は、充填スタックビア１５の径または直径とほぼ同じ幅または直径を有する平板あるいは円盤である。第１の接続部２２も含めパッド２１の厚さは、特に限定されるものではないが、数μｍ〜数十μｍとすることができる。第２の接続部２３は、第１の接続部２２の周囲を取り囲むように配置されたドーナツ状の平板とすることができる。この第２の接続部２３の外周の直径は、ボール・グリッド・アレイ用パッド２１に配置されるボール・グリッド・アレイはんだボールの直径とほぼ同じとすることが望ましい。はんだボールの直径より小さいと、はんだボールとパッドとの間の接続の信頼性が低下する。はんだボールの直径より大きくすることもできるが、ボール・グリッド・アレイの高密度化が図れない。従って、第２の接続部２３の外周の直径は、ボール・グリド・アレイはんだボールの直径±１０％程度とするのが、信頼性の観点からもボール・グリッド・アレイの高密度化の観点からも好ましい。第１の接続部２２と第２の接続部２３との間には、これらの間を電気的に連絡するリンク部２４が形成される。電気的接続を確保するためには、この腕状リンク部は１本あればよい。しかし、熱応力および機械的応力が１本のリンク部に集中するため、このリンク部で断線または破損が生じるおそれがある。よって、少なくとも２本、好適には３本〜４本の腕状リンク部を設けることが望ましい。
【００１７】
本発明のボール・グリッド・アレイ用パッド２１における応力緩和手段を、別の視点から見ると、充填スタックビアの中央に接続されたパッド２１は、ビアの径または直径にほぼ等しいか若干大きい径、直径または幅のところで、周回方向に沿って溝２５が設けられている。溝２５は、周回方向に沿って円弧または曲線あるいは直線を描き、少なくとも２本、このましくは３〜４本の円弧または曲線あるいは直線とされる。溝の幅は、有機誘電体薄層を形成する誘電体材料の熱膨張係数およびパッド２１を形成する導電体材料の熱膨張係数から計算することができるが、１μｍ〜数十μｍとすることができる。このように溝２５を設けることで、製造中のはんだリフローの熱、または、電子装置に組み込まれて使用中の熱履歴を受けたときの材料の熱膨張係数の違いによる、充填スタックビア１５のパッド接続部１８における応力集中を緩和することができる。
【００１８】
図１に示す従来の誘電体積層基板、並びに、図２に示す本発明の誘電体積層基板について、それぞれ、−５５℃〜１２５℃の間の降温・昇温サイクルを繰り返す試験を行ったところ、従来の誘電体積層基板では約５００サイクルを経過したところで、断線が観察されたが、本発明の誘電体積層基板では、１０００サイクルを経過しても断線は観察されなかった。
【００１９】
図２に示すボール・グリッド・アレイ用パッド２１の構造は、通常の配線パターニング方法を用いて形成することができる。誘電体積層基板２０の表面にも配線が形成されるならば、その表面配線のパターニングと同時にパッド２１をパターニングすることができ、製造工程を増やすことなく本発明のパッド形成を得ることができる。かかるパターニング方法は詳細には説明しないが、当業者には周知の方法である。
また、ここではボール・グリッド・アレイ用パッドの実施例として説明したが、同様のパッド構造を、チップ・バンプ用のパッド、および、コア基材上のめっきスルーホール・パッドにも適用することで、各パッドと充填スタックビアとの接続部における応力集中を緩和することができる。いずれのパッドに採用する場合でも、追加の材料および追加の工程を必要とすることなく、本発明の構造を形成することができる。
【００２０】
図３は本発明の誘電体積層基板３０の第２の実施形態を示す、断面図（ａ）およびはんだボール側から見たパッドの平面図（ｂ）である。
誘電体積層基板３０は、ＰＴＨ１１’、ＰＴＨパッド１２および／または配線層を有するコア基材１１、複数の有機誘電体薄層１３、導電体充填スタックビア１５、および応力緩和手段を有するボール・グリッド・アレイ用パッド３１を含む点で、図２に示した誘電体積層基板２０と同じである。しかし、図３に示す実施形態では、はんだボールが接続するパッド３１は充填スタックビア１５の直下（または直上）に配置されていない点に特徴がある。
【００２１】
図３（ｂ）は、本発明の第２の実施形態における応力緩和手段を説明するためのボール・グリッド・アレイ用パッド３１の平面図である。ボール・グリッド・アレイ用パッド３１は、充填スタックビア１５に接続された第１の接続部３２と、第１の接続部３２とは離間して配置される第２の接続部３３と、第１の接続部と第２の接続部とを連絡するリンク部３４とを含む。第１の接続部３２は、充填スタックビア１５の径または直径とほぼ同じ径、直径または幅を有する平板または円盤である。第１の接続部３２の厚さは、数μｍ〜数十μｍとすることができるがこれに限定されない。第２の接続部３３は、第１の接続部に近接して配置され、ボール・グリッド・アレイはんだボールの径または直径とほぼ等しい幅または直径を有する平板または円盤である。第２の接続部３３の厚さは、数μｍ〜数十μｍとすることができるがこれに限定されない。第１の接続部と第２の接続部は、図３（a）においては、同一平面上に配置されているが、必ずしも同一平面上に配置する必要はなく、第１の接続部３２と第２の接続部３３との間にリンク部３４が形成されて、電気的に接続されていればよい。
【００２２】
第２の実施形態に示すように、充填スタックビア１５に接続される第１の接続部３２と、はんだボールに接続される第２の接続部３３とが直列に配置されていない、つまり、充填スタックビアの位置がはんだボール中央からはずれていることで、はんだリフロー時の熱がスタックビア１５に伝わりにくい、また、はんだボール接続テスト用のプローブによって加えられる圧力によりスタックビアにかかる応力を小さくすることができるという利点がある。これは、信頼性の高い有機誘電体積層基板を提供できることを意味する。一方、第２の実施形態に示すパッド構造は、第１の実施形態に示すパッド構造よりも、有機誘電体積層基板の表面において占有する面積が大きく、ボール・グリッド・アレイの高密度化には貢献しないこともある。しかし、スタックビアの位置がはんだボールの位置とずれていることで、パッドの直下（または直上）に水平配線を配置することが可能であり、配線の高密度化を図ることはできる。
【００２３】
ここで説明した第２の実施形態におけるパッド構造を、ボール・グリッド・アレイ用パッドだけではなく、チップ・バンプ用パッドおよびめっきスルーホール・パッドに適用することができることは言うまでもない。
図３に示すボール・グリッド・アレイ用パッド３１の構造は、図２に示す第１の実施形態におけるパッド構造２１同様、通常の配線パターニング方法を用いて形成することができる。
【００２４】
図４は、チップ４１を実装し、ボード４６に実装された、本発明の有機誘電体積層基板４０を含む電子装置５０を示す概念図である。ここで、チップ４１は例えばＬＳＩ、ＶＬＳＩまたはＵＬＳＩと呼ばれるＩＣで、ＣＰＵ、ビデオチップなどがある。チップ４１は、チップ・バンプ４２を介して、本発明の有機誘電体積層基板４０の一方の表面に設けられたチップ・バンプ用パッド４３に接続される。さらに有機誘電体積層基板表面４０には、抵抗・キャパシタなどの素子４８が実装され、これら電子部品のチップセットを形成していてもよい。本発明の有機誘電体積層基板４０のチップ４１が実装された表面とは反対側の表面には、ボール・グリッド・アレイ用パッド４４が設けられており、ボール・グリッド・アレイ４５を介してボード４６に接続される。このような電子装置の構成およびアセンブリ方法については、ここではこれ以上詳細に説明しないが、当業者にはよく知られているものである。
【００２５】
本発明の有機誘電体積層基板を含む電子装置は、小型化かつ高密度化を実現しながら、熱履歴に対し十分高い信頼性を示すものである。
【００２６】
本発明を、図面に基づいて特定の実施の形態について説明したが、本発明の技術範囲は上記実施の形態に記載のものには限定されない。上記の実施の形態に、そのような種々の変更または改良を加えることが可能であることが当業者には明らかである。従って、そのような変更または改良を加えた形態も当然に本発明の技術的範囲に含まれる。
【図面の簡単な説明】
【００２７】
【図１】従来の有機誘電体積層基板の構造を示す断面概略図である。
【図２】本発明の一実施形態である有機誘電体積層基板の構造を示す断面概略図（ａ）およびそのパッド構造を示す平面図（ｂ）である。
【図３】本発明の他の実施形態である有機誘電体積層基板の構造を示す断面概略図（ａ）およびそのパッド構造を示す平面図（ｂ）である。
【図４】本発明の有機誘電体積層基板を含む電子装置を示す概略図である。
【符号の説明】
【００２８】
１０、２０，３０、４０…誘電体積層基板
１１…コア基材
１１’…めっきスルーホール
１２…めっきスルーホール・パッドまたは表面配線層
１３…有機誘電体薄層
１４…ビア充填導電体
１４’…ビア
１５…充填スタックビア
１６、２１、３１、４４…ボール・グリッド・アレイ用パッド
１６’、４３…チップ・バンプ用パッド
１７…はんだマスク層
１８…ネック部分
２２、３２…第１の接続部
２３、３３…第２の接続部
２４、３４…リンク部
４１…チップ
４２…チップ・バンプ
４５…ボール・グリッド・アレイ
４６…ボード
４８…素子
５０…電子装置
【図１】
0004639147.tif 000002
【図２】
0004639147.tif 000003
【図３】
0004639147.tif 000004
【図４】
0004639147.tif 000005