(57)【特許請求の範囲】
【請求項１】
電源電圧端に連結されて一定の大きさの電流を生成する電流源と、
前記電流源から提供される電流を第１出力端に伝達する第１電流スイッチと、
前記第１出力端の出力電圧を検出し、検出された電圧から減少する電流量を生成する第１電流生成部と、
前記第１電流生成部から生成された前記電流量を前記第１電流スイッチに供給する第１電流供給部と、を含み、
前記第１電流生成部は、
前記第１出力端に連結されたゲート、接地端に連結されたソース及び前記第１電流供給部に連結されたドレインを有するＮＭＯＳトランジスタを含み、
本電流セル回路は、
前記電流源から提供される電流を第２出力端に伝達する第２電流スイッチと、
前記第２出力端の出力電圧を検出し、検出された電圧から減少する電流量を生成する第２電流生成部と、
前記第２電流生成部から生成された前記電流量を前記第２電流スイッチに供給する第２電流供給部と、
をさらに含むことを特徴とするデジタル−アナログ変換器における電流セル回路。
【請求項２】
前記第１電流供給部は、
ソースが前記電源電圧端に連結され、ドレイン及びゲートが前記ＮＭＯＳトランジスタのドレインに連結される第１ＰＭＯＳトランジスタと、
ソースが前記電源電圧端に連結され、ゲートが前記第１ＰＭＯＳトランジスタのゲートに連結され、ドレインが前記第１電流スイッチに連結される第２ＰＭＯＳトランジスタと、
を含むことを特徴とする請求項１に記載のデジタル−アナログ変換器における電流セル回路。
【請求項３】
前記第２電流生成部は、
前記第２出力端に連結されたゲート、接地端に連結されたソース及び前記第２電流供給部に連結されたドレインを有するＮＭＯＳトランジスタを含むことを特徴とする請求項１に記載のデジタル−アナログ変換器における電流セル回路。
【請求項４】
前記第２電流供給部は、
ソースが前記電源電圧端に連結され、ドレイン及びゲートが前記ＮＭＯＳトランジスタのドレインに連結される第１ＰＭＯＳトランジスタと、
ソースが前記電源電圧端に連結され、ゲートが前記第１ＰＭＯＳトランジスタのゲートに連結され、ドレインが前記第２電流スイッチに連結される第２ＰＭＯＳトランジスタと、
を含むことを特徴とする請求項３に記載のデジタル−アナログ変換器における電流セル回路。
【請求項５】
前記電流源は、
前記電源電圧端に連結されたソース及び前記第１電流スイッチに連結されるドレインを有するＰＭＯＳトランジスタを含むことを特徴とする請求項１に記載のデジタル−アナログ変換器における電流セル回路。
【請求項６】
前記電流源は、
前記電源電圧端に連結されたソース及び前記第１及び前記第２電流スイッチと並列に連結されるドレインを有するＰＭＯＳトランジスタを含むことを特徴とする請求項１に記載のデジタル−アナログ変換器における電流セル回路。
【請求項７】
前記第１電流スイッチは、
前記電流源から提供される電流を受けるソース及び前記第１出力端に連結されるドレインを有するＰＭＯＳトランジスタを含むことを特徴とする請求項１に記載のデジタル−アナログ変換器における電流セル回路。
【請求項８】
前記第２電流スイッチは、
前記電流源から提供される電流を受けるソース及び前記第２出力端に連結されるドレインを有するＰＭＯＳトランジスタを含むことを特徴とする請求項１に記載のデジタル−アナログ変換器における電流セル回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル−アナログ変換器（Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ；ＤＡＣ）に関するもので、特に、デジタル−アナログ変換器における電流セル回路に関するものである。
【背景技術】
【０００２】
一般的に、デジタル信号をアナログ信号に変換するデジタル−アナログ変換器（ＤＡＣ）は、抵抗、キャパシタ及び電流源などの多様な素子を用いて構成及び製作される。このように製作されたデジタル−アナログ変換器は、使用される素子及び構造によって変換速度、解像度及び電力消費などにおいて長所及び短所をそれぞれ有する。
【０００３】
多様な構造のデジタル−アナログ変換器のうち電流駆動方式のデジタル−アナログ変換器は、高速及び高解像度の信号変換に最も適した構造を有する。したがって、高速及び高解像度を要求する装置のデジタル−アナログ変換器は、ほとんどが電流駆動方式で設計される。
【０００４】
最近、デジタル信号処理技術の発達とともに、従来、アナログ信号で処理されていた部分を、アナログ信号からデジタル信号に変換してデジタル信号で処理し、このデジタル信号を再びアナログ信号に変換する信号処理方式が広く用いられており、このような信号処理方式が適用される各種の有無線通信システムにおける処理データ量が漸次増加しつつある。これによって、デジタル信号をアナログ信号に変換すべきデータの量も漸次増加しているため、従来より向上した性能を有し、高速及び高解像度の特性を有するデジタル−アナログ変換器（ＤＡＣ）が要求される。
【０００５】
また、各種の有無線通信システムにおける処理データ量が漸次増加するにつれて、信号が広い帯域を占める広帯域特性を示すようになり、広い帯域を占める信号を処理するために高い動作特性を有するデジタル−アナログ変換器（ＤＡＣ）が要求される。
【０００６】
特に、最近開発されている通信システム及び高速映像信号処理システムがＳＯＣ（Ｓｙｓｔｅｍ  Ｏｎ  Ｃｈｉｐ）で具現されることで、ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ）としてのデジタル−アナログ変換器（ＤＡＣ）の活用価値が非常に高くなりつつある。
【０００７】
図１は、典型的なデジタル−アナログ変換器（ＤＡＣ）における電流セル回路を例示した図である。
【０００８】
図１に示したデジタル−アナログ変換器（ＤＡＣ）における電流セル回路は、基本的に、Ｎ−ビットのデジタルデータの入力を受けるデコーダ及びドライバ（図示せず）から出力される信号によって電流源Ｍ０から提供される電流を出力端ＩＯＵＴＮ，ＩＯＵＴＰに伝達する機能を担う。
【０００９】
より具体的に、デジタル−アナログ変換器（ＤＡＣ）における電流セル回路は、ソースが電源電圧端ＶＤＤに連結され、一定の大きさの電流を生成する電流源として動作する第１ＰＭＯＳトランジスタＭ０と、ノードＶＳを介してソースが前記第１ＰＭＯＳトランジスタＭ０のドレインに連結され、前記第１ＰＭＯＳトランジスタＭ０から提供される電流を第１出力端ＩＯＵＴＮに伝達するための電流スイッチとして動作する第２ＰＭＯＳトランジスタＭ１と、前記ノードＶＳを介してソースが前記第１ＰＭＯＳトランジスタＭ０のドレインに連結され、前記第１ＰＭＯＳトランジスタＭ０から提供される電流を第２出力端ＩＯＵＴＰに伝達するための電流スイッチとして動作する第３ＰＭＯＳトランジスタＭ２とを含む。
【００１０】
さらに、第２ＰＭＯＳトランジスタＭ１のゲートは第１スイッチ端ＳＷ１に連結され、第３ＰＭＯＳトランジスタＭ２のゲートは第２スイッチ端ＳＷ２に連結される。
【００１１】
このとき、上記のような構造において、第１出力端ＩＯＵＴＮと第２出力端ＩＯＵＴＰの出力電圧が高くなる場合、電流源である第１ＰＭＯＳトランジスタＭ０が飽和（ｓａｔｕｒａｔｉｏｎ）領域からリニア領域に進入するようになる。
【００１２】
この場合、第１ＰＭＯＳトランジスタＭ０に流れる電流値は、第１出力端ＩＯＵＴＮと第２出力端ＩＯＵＴＰの出力電圧値が既に設定された電圧値に到達するときに変わるようになる。
【００１３】
第１ＰＭＯＳトランジスタＭ０の電流値が変わると、単位電流のミスマッチによって入力コードに対する出力電圧値に差が発生するようになる。これによって、ＩＮＬ（Ｉｎｔｅｇｒａｌ  Ｎｏｎ−Ｌｉｎｅａｒｉｔｙ）値が数ＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）以上の値を有するようになる。
【００１４】
システム設計者の立場では、デジアルアナログ変換器の出力範囲が広くなるほど多様なシステム設計が容易になるので、より広いＩＰデジタル−アナログ変換器（ＤＡＣ）の出力範囲が要求される。しかしながら、図１に示すように、既存の電流セル回路においては、入力コードに対する出力電圧に差が発生し、電流源からの電流量が減少するようになる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明が解決しようとする技術的課題は、電流セル回路から検出される電圧を電流に変換し、出力電圧の範囲を広げることで、出力電圧が高くなるにつれて減少する電流量を補償し、一定の出力電圧で電流変化量を最小化できるデジタル−アナログ変換器における電流セル回路を提供することにある。
【課題を解決するための手段】
【００１６】
上記のような課題を解決するために、本発明に係るデジタル−アナログ変換器における電流セル回路は、電源電圧端に連結されて一定の大きさの電流を生成する電流源と、前記電流源から提供される電流を第１出力端に伝達する第１電流スイッチと、前記第１出力端の出力電圧を検出し、検出された電圧から減少する電流量を生成する第１電流生成部と、前記第１電流生成部から生成された前記電流量を前記第１電流スイッチに供給する第１電流供給部とを含む。
【発明の効果】
【００１７】
本発明に係るデジタル−アナログ変換器における電流セル回路は、一定の出力電圧で電流変化量を最小化することで、より安定した周波数特性を確保することができる。
【発明を実施するための最良の形態】
【００１８】
以下、添付された図面を参照して、本発明の実施例に係るデジタル−アナログ変換器における電流セル回路の構成及び動作を説明する。
【００１９】
図２は、本発明の実施例に係るデジタル−アナログ変換器（ＤＡＣ）における電流セル回路の回路図である。
【００２０】
図２に示したデジタル−アナログ変換器（ＤＡＣ）における電流セル回路は、基本的に、Ｎ−ビットのデジタルデータの入力を受けるデコーダ及びドライバ（図示せず）から出力される信号によって電流源Ｍ０から提供される電流を出力端ＩＯＵＴＮ，ＩＯＵＴＰに伝達する機能を担う。
【００２１】
より具体的には、本発明に係るデジタル−アナログ変換器（ＤＡＣ）における電流セル回路は、既存の第１ＰＭＯＳトランジスタＭ０、第２ＰＭＯＳトランジスタＭ１及び第３ＰＭＯＳトランジスタＭ２の他に、４個のＰＭＯＳトランジスタＭ４，Ｍ５，Ｍ７，Ｍ８及び２個のＮＭＯＳトランジスタＭ３，Ｍ６をさらに含む。
【００２２】
以下、本発明に係るデジタル−アナログ変換器（ＤＡＣ）における電流セル回路に対する接続構成及び機能について具体的に説明する。
【００２３】
第１ＰＭＯＳトランジスタＭ０は、ソースが電源電圧端ＶＤＤに連結され、一定の大きさの電流を生成する電流源として動作する。
【００２４】
第２ＰＭＯＳトランジスタＭ１は、第１ＰＭＯＳトランジスタＭ０から提供される電流を受けるソース及び第１出力端ＩＯＵＴＮと連結されるドレインを有する。すなわち、第２ＰＭＯＳトランジスタＭ１は、ノードＶＳを介してソースが前記第１ＰＭＯＳトランジスタＭ０のドレインに連結され、前記第１ＰＭＯＳトランジスタＭ０から提供される電流を第１出力端ＩＯＵＴＮに伝達するための電流スイッチとして動作する。
【００２５】
第３ＰＭＯＳトランジスタＭ２は、第１ＰＭＯＳトランジスタＭ０から提供される電流を受けるソース及び第２出力端ＩＯＵＴＰと連結されるドレインを有する。すなわち、第３ＰＭＯＳトランジスタＭ２は、前記ノードＶＳを介してソースが前記第１ＰＭＯＳトランジスタＭ０のドレインに連結され、前記第１ＰＭＯＳトランジスタＭ０から提供される電流を第２出力端ＩＯＵＴＰに伝達するための電流スイッチとして動作する。
【００２６】
第１ＮＭＯＳトランジスタＭ３は、ゲートが前記第３ＰＭＯＳトランジスタＭ２のドレイン及び第２出力端ＩＯＵＴＰに並列に連結され、ソースが接地端ＧＮＤに連結される。第１ＮＭＯＳトランジスタＭ３は、第２出力端ＩＯＵＴＰの出力電圧を検出し、検出された電圧から減少する電流量を生成する役割をする。すなわち、第１ＮＭＯＳトランジスタＭ３は、電流生成部として動作する。
【００２７】
第４ＰＭＯＳトランジスタＭ４は、ソースが電源電圧端ＶＤＤに連結され、ドレイン及びゲートが前記第１ＮＭＯＳトランジスタＭ３のドレインと連結される。
【００２８】
第５ＰＭＯＳトランジスタＭ５は、電源電圧端ＶＤＤに連結されたソース、前記第４ＰＭＯＳトランジスタＭ４のゲートに連結されたゲート及びノードＶＳに連結されたドレインを有する。
【００２９】
このような第４ＰＭＯＳトランジスタＭ４及び第５ＰＭＯＳトランジスタＭ５は、前記第１ＮＭＯＳトランジスタＭ３から生成された電流量を第３ＰＭＯＳトランジスタＭ２に供給する役割をする。すなわち、第４ＰＭＯＳトランジスタＭ４及び第５ＰＭＯＳトランジスタＭ５は、電流供給部として動作する。
【００３０】
第２ＮＭＯＳトランジスタＭ６は、ゲートが前記第２ＰＭＯＳトランジスタＭ１のドレイン及び第１出力端ＩＯＵＴＮに並列に連結され、ソースが接地端ＧＮＤに連結される。第２ＮＭＯＳトランジスタＭ６は、第１出力端ＩＯＵＴＮの出力電圧を検出し、検出された電圧から減少する電流量を生成する役割をする。すなわち、第２ＮＭＯＳトランジスタＭ６は、電流生成部として動作する。
【００３１】
第６ＰＭＯＳトランジスタＭ７は、ソースが電源電圧端ＶＤＤに連結され、ドレイン及びゲートが前記第２ＮＭＯＳトランジスタＭ６のドレインと連結される。
【００３２】
第７ＰＭＯＳトランジスタＭ８は、ソースが電源電圧端ＶＤＤに連結され、ゲートが前記第６ＰＭＯＳトランジスタＭ７のゲートに連結され、ドレインがノードＶＳと連結される。
【００３３】
このような第６ＰＭＯＳトランジスタＭ７及び第７ＰＭＯＳトランジスタＭ８は、前記第２ＮＭＯＳトランジスタＭ６から生成された電流量を第２ＰＭＯＳトランジスタＭ１に供給する役割をする。すなわち、第６ＰＭＯＳトランジスタＭ７及び第７ＰＭＯＳトランジスタＭ８は、電流供給部として動作する。
【００３４】
図２に示すように、出力端ＩＯＵＴＮ，ＩＯＵＴＰの出力電圧が高くなるにつれて、ノードＶＳの電圧も高くなる。
【００３５】
このような現象によって電流源である第１ＰＭＯＳトランジスタＭ０のソースとドレインとの間の電圧差が減少し、その結果、第１ＰＭＯＳトランジスタＭ０から発生する単位電流量が減少するようになる。
【００３６】
したがって、本発明に係る電流セル回路の実施例では、第１ＮＭＯＳトランジスタＭ３及び第２ＮＭＯＳトランジスタＭ６により出力端ＩＯＵＴＮ，ＩＯＵＴＰの出力電圧をそれぞれ検出し、検出された電圧から減少する電流量を生成するように具現した。このような第１ＮＭＯＳトランジスタＭ３から生成された電流量は、第４ＰＭＯＳトランジスタＭ４及び第５ＰＭＯＳトランジスタＭ５を通じて第３ＰＭＯＳトランジスタＭ２に供給され、第２ＮＭＯＳトランジスタＭ６から生成された電流量は、第６ＰＭＯＳトランジスタＭ７及び第７ＰＭＯＳトランジスタＭ８を通じて第２ＰＭＯＳトランジスタＭ１に供給される。
【００３７】
図３は、本発明の電流セル回路の特徴と既存の電流セル回路の特徴を互いに比較するためのグラフで、横軸は出力端の電圧を表し、縦軸は第３ＰＭＯＳトランジスタＭ２の電流を表す。ここで、実線は既存の技術を表し、点線は本発明を表す。
【００３８】
図３に示すように、出力端の電圧ＩＯＵＴＰが１．６Ｖに到達した場合において、既存の電流セル回路では電流変化量が大きいが、本発明に係る電流セル回路では、出力端の電圧ＩＯＵＴＰが１．６Ｖに到達しても、その出力電流が一定であることが分かる。
【００３９】
図４及び図５は、本発明に係る電流セル回路を用いたデジタル−アナログ変換器の性能測定結果グラフである。図４及び図５に示した各グラフにおいて、横軸は入力コードを表し、縦軸はＬＳＢを表す。図４において、参照符号１０は、既存の電流セル回路を用いたデジタル−アナログ変換器の性能を表し、参照符号２０は、本発明による電流セル回路を用いたデジタル−アナログ変換器の性能を表す。図５は、本発明による電流セル回路を用いたデジタル−アナログ変換器の性能測定結果のみを示している。
【００４０】
本発明に係るデジタル−アナログ変換器の電流セル回路は、図４に示すように、既存の電流セル回路より２倍以上改善したＩＮＬ（Ｉｎｔｅｇｒａｌ  Ｎｏｎ−Ｌｉｎｅａｒｉｔｙ）特性を有し、図５に示すように、既存の電流セル回路と同一のＤＮＬ（Differential Ｎｏｎ−Ｌｉｎｅａｒｉｔｙ）特性を有することが分かる。
【００４１】
一方、次の表は、本発明の実施例に係るデジタル−アナログ変換器における電流セル回路に対する模擬実験結果を例示したものである。
【００４２】
0004764473.tif 000002
【００４３】
上記の表において、ＳＦＤＲはスプリアスのない動作帯域（Ｓｐｕｒｉｏｕｓ−Ｆｒｅｅ  Ｄｙｎａｍｉｃ  Ｒａｎｇｅ）を表し、ＳＮＲは信号対雑音比（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）を表し、ｒｅｓｏｌｕｔｉｏｎは解像度を表す。
【００４４】
本発明の実施例に係るデジタル−アナログ変換器の電流セル回路には、例えば、１０ビットの１００Ｍｓｐｓデジタル−アナログ変換器が適用されており、アプリケーション装置としては、０.１３?スパイスモデルを用いた。
【００４５】
上記の表１に示した模擬実験結果によると、電源電圧ＶＤＤが３.３Ｖで、出力電圧の範囲が−１．６Ｖから１．６Ｖである広帯域スイング構造を有し、ＩＮＬは＋／−１ＬＳＢで、ＤＮＬは＋／−０．３ＬＳＢであることが分かる。
【００４６】
また、入力周波数（ｆｉｎ）が２．３ＭＨｚで、サンプリング周波数（ｆｓ）が１００Ｍであるとき、ＳＦＤＲは５３．８８ｄＢで、ＳＮＲは５３．０７ｄＢであることが分かる。
【００４７】
本発明の実施例に係る電流セル回路を用いる場合、電流セル内の電流源のＬ値（図２に示した第１ＰＭＯＳトランジスタＭ０の長さ）をより増加させることができ、その結果、より良好な周波数特性を有する余地を提供する。
【００４８】
以上、本発明を実施例に基づいて説明してきたが、この実施例は、例示のためのものに過ぎなく、本発明を限定するものではない。そのため、本発明の属する分野で通常の知識を有する者であれば、本発明の本質的な特性を逸脱しない範囲で多様に変形及び応用可能であることを理解するであろう。例えば、本発明の実施例に具体的に表れた各構成要素は、変形実施が可能である。そして、このような変形及び応用と関連した差異点は、添付された特許請求の範囲で規定する本発明の範囲に含まれるものとして解析されるべきである。
【図面の簡単な説明】
【００４９】
【図１】典型的なデジタル−アナログ変換器（ＤＡＣ）における電流セル回路を例示した図である。
【図２】本発明の実施例に係るデジタル−アナログ変換器における電流セル回路の回路図である。
【図３】本発明の電流セル回路の特徴と既存の電流セル回路の特徴を互いに比較するためのグラフである。
【図４】本発明に係る電流セル回路を用いたデジタル−アナログ変換器の性能測定結果グラフ１である。
【図５】本発明に係る電流セル回路を用いたデジタル−アナログ変換器の性能測定結果グラフ２である。
【符号の説明】
【００５０】
Ｍ０  第１ＰＭＯＳトランジスタ
Ｍ１  第２ＰＭＯＳトランジスタ
Ｍ２  第３ＰＭＯＳトランジスタ
Ｍ３  第１ＮＭＯＳトランジスタ
Ｍ４  第４ＰＭＯＳトランジスタ
Ｍ５  第５ＰＭＯＳトランジスタ
Ｍ６  第２ＮＭＯＳトランジスタ
Ｍ７  第６ＰＭＯＳトランジスタ
Ｍ８  第７ＰＭＯＳトランジスタ  
【図１】
0004764473.tif 000003
【図２】
0004764473.tif 000004
【図５】
0004764473.tif 000005
【図３】
0004764473.tif 000006
【図４】
0004764473.tif 000007