(57)【特許請求の範囲】
【請求項１】
ビデオインターフェースモードで選択される第１チャージポンピング信号を発生させる第１信号発生部と、
ＣＰＵインターフェースモードで選択される第２チャージポンピング信号を発生させる第２信号発生部と、
前記第１及び第２チャージポンピング信号がポンピングされて少なくとも１つの直流電圧を発生させるチャージポンプと、
前記ビデオインターフェースモードで前記第１チャージポンピング信号を前記チャージポンプに連結させ、前記ＣＰＵインターフェースモードで前記第２チャージポンピング信号を前記チャージポンプに連結させる信号選択部と、を具備し、
前記第１信号発生部は、前記第１チャージポンピング信号をグラフィックプロセッサから出力される第１システムクロック信号に同期させ、
前記第２信号発生部は、第２システムクロック信号と前記第２システムクロック信号に同期される前記第２チャージポンピング信号とを発生させるオシレータを具備することを特徴とするディスプレイドライバ。
【請求項２】
前記信号選択部は、
ビデオインターフェースモードであるか、ＣＰＵインターフェースモードであるかを示す制御信号を発生させるデータプロセシングユニットに連結されることを特徴とする請求項１に記載のディスプレイドライバ。
【請求項３】
前記直流電圧からパネルの共通ノードに印加される共通電圧を発生させる共通電圧発生部と、
前記共通電圧のタイミングを制御するタイミングコントローラと、をさらに具備することを特徴とする請求項１または２に記載のディスプレイドライバ。
【請求項４】
前記ビデオインターフェースモードで前記共通電圧は前記第１チャージポンピング信号に同期され、前記ＣＰＵインターフェースモードで前記共通電圧は前記第２チャージポンピング信号に同期されることを特徴とする請求項３に記載のディスプレイドライバ。
【請求項５】
前記直流電圧から前記パネルのデータラインに印加されるデータ信号を発生させるデータラインドライバと、
前記直流電圧から前記パネルのスキャンラインに印加されるゲート信号を発生させるスキャンラインドライバと、をさらに具備し、
前記タイミングコントローラは前記データ信号と前記ゲート信号のタイミングを制御することを特徴とする請求項３または４に記載のディスプレイドライバ。
【請求項６】
前記データ信号及びゲート信号は、
ビデオインターフェースモードでは前記第１チャージポンピング信号に同期され、ＣＰＵモードでは第２チャージポンピング信号に同期されることを特徴とする請求項５に記載のディスプレイドライバ。
【請求項７】
前記第１信号発生部は、
同期信号の周期の開始から前記同期信号の一周期の間、システムクロック信号のクロック数として前記第１チャージポンピング信号のそれぞれのトランジションタイミングを示すクロック分周器と、
前記同期信号の周期の開始から前記システムクロック信号のクロック数が一定数に到達する度に、前記第１チャージポンピング信号のトランジションを発生させる信号転換器と、を具備することを特徴とする請求項１〜６のいずれか１項に記載のディスプレイドライバ。
【請求項８】
前記クロック分周器は前記システムクロック信号及び前記同期信号を発生させるグラフィックプロセッサに連結されることを特徴とする請求項７に記載のディスプレイドライバ。
【請求項９】
前記クロック分周器は、
前記同期信号の一周期の間、前記システムクロック信号のクロックの総数Ｔ＿ＮＵＭＣＬＫを保存するレジスタと、
前記同期信号の一周期の間、前記第１チャージポンピング信号の各トランジションのための前記システムクロック信号のクロック数を前記第１チャージポンピング信号の望ましい周波数及び前記システムクロック信号のクロックの総数から決定するクロック分周器と、を具備することを特徴とする請求項７または８に記載のディスプレイドライバ。
【請求項１０】
前記信号転換器は、
前記同期信号のそれぞれの周期の開始から前記システムクロック信号のクロック数ＮＵＭＣＬＫをカウントするカウンタと、
前記クロック分周器によって決定された前記第１チャージポンピング信号のトランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘと前記システムクロック信号のクロック数ＮＵＭＣＬＫとを比較する比較部と、
前記システムクロック信号のクロック数ＮＵＭＣＬＫが前記第１チャージポンピング信号のトランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘのうち何れかが同一であれば、パルスを発生させるパルス発生器と、
前記パルス発生器から発生する各パルス毎に前記第１チャージポンピング信号をトランジションさせるトグルフリップフロップと、具備することを特徴とする請求項９に記載のディスプレイドライバ。
【請求項１１】
前記クロック分周器は、
前記同期信号の一周期の間、前記第１チャージポンピング信号の各トランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘを保存するデータ保存装置を具備することを特徴とする請求項７に記載のディスプレイドライバ。
【請求項１２】
前記信号転換器は、
前記同期信号のそれぞれの周期の開始から前記システムクロック信号のクロック数ＮＵＭＣＬＫをカウントするカウンタと、
前記データ保存装置に保存された前記第１チャージポンピング信号のトランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘと前記システムクロック信号のクロック数ＮＵＭＣＬＫとを比較する比較部と、
前記システムクロック信号のクロック数ＮＵＭＣＬＫが前記第１チャージポンピング信号のトランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘのうち何れかが同一であれば、パルスを発生させるパルス発生器と、
前記パルス発生器から発生する各パルス毎に前記第１チャージポンピング信号をトランジションさせるトグルフリップフロップと、を具備することを特徴とする請求項１１に記載のディスプレイドライバ。
【請求項１３】
前記ディスプレイドライバは液晶表示装置のためのものであることを特徴とする請求項１〜１２のいずれか１項に記載のディスプレイドライバ。
【請求項１４】
ディスプレイシステムにおいて、
パネルと、
前記パネルに印加されるドライビング信号を発生させるディスプレイドライバを具備し、前記ディスプレイドライバは、
ビデオインターフェースモードで選択される第１チャージポンピング信号を発生させる第１信号発生部と、
ＣＰＵインターフェースモードで選択される第２チャージポンピング信号を発生させる第２信号発生部と、
前記ビデオインターフェースモードでデータ、第１システムクロック信号及び同期信号を前記ディスプレイドライバに提供するグラフィックプロセッサと、
ＣＰＵインターフェースモードでデータを前記ディスプレイドライバに提供するデータプロセッサと、
前記第１及び第２チャージポンピング信号がポンピングされて少なくとも１つの直流電圧を発生させるチャージポンプと、
前記ビデオインターフェースモードで前記第１チャージポンピング信号を前記チャージポンプに連結させ、前記ＣＰＵインターフェースモードで前記第２チャージポンピング信号を前記チャージポンプに連結させる信号選択部と、を具備し、
前記第１信号発生部は前記第１チャージポンピング信号をグラフィックプロセッサから出力される第１システムクロック信号に同期させ、
前記第２信号発生部は第２システムクロック信号と前記第２システムクロック信号に同期される前記第２チャージポンピング信号とを発生させるオシレータを具備することを特徴とするディスプレイシステム。
【請求項１５】
前記信号選択部は、
ビデオインターフェースモードであるか、ＣＰＵインターフェースモードであるかを示す制御信号を発生させるデータプロセシングユニットに連結されることを特徴とする請求項１４に記載のディスプレイシステム。
【請求項１６】
前記第１信号発生部は、
同期信号の周期の開始から前記同期信号の一周期の間、システムクロック信号のクロック数として前記第１チャージポンピング信号のそれぞれのトランジションタイミングを示すクロック分周器と、
前記同期信号の周期の開始から前記システムクロック信号のクロック数が一定数に到達する度に、前記第１チャージポンピング信号のトランジションを発生させる信号転換器と、を具備することを特徴とする請求項１４または１５に記載のディスプレイシステム。
【請求項１７】
前記クロック分周器は、
前記同期信号の一周期の間、前記システムクロック信号のクロックの総数Ｔ＿ＮＵＭＣＬＫを保存するレジスタと、
前記同期信号の一周期の間、前記第１チャージポンピング信号の各トランジションのための前記システムクロック信号のクロック数を前記第１チャージポンピング信号の望ましい周波数及び前記システムクロック信号のクロックの総数から決定するクロック分周器と、を具備することを特徴とする請求項１６に記載のディスプレイシステム。
【請求項１８】
前記信号転換器は、
前記同期信号のそれぞれの周期の開始から前記システムクロック信号のクロック数ＮＵＭＣＬＫをカウントするカウンタと、
前記クロック分周器によって決定された前記第１チャージポンピング信号のトランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘと前記システムクロック信号のクロック数ＮＵＭＣＬＫとを比較する比較部と、
前記システムクロック信号のクロック数ＮＵＭＣＬＫが前記第１チャージポンピング信号のトランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘのうち何れかが同一であれば、パルスを発生させるパルス発生器と、
前記パルス発生器から発生する各パルス毎に前記第１チャージポンピング信号をトランジションさせるトグルフリップフロップと、を具備することを特徴とする請求項１７に記載のディスプレイシステム。
【請求項１９】
前記クロック分周器は、
前記同期信号の一周期の間、前記第１チャージポンピング信号の各トランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘを保存するデータ保存装置を具備することを特徴とする請求項１６に記載のディスプレイシステム。
【請求項２０】
前記信号転換器は、
前記同期信号のそれぞれの周期の開始から前記システムクロック信号のクロック数ＮＵＭＣＬＫをカウントするカウンタと、
前記データ保存装置に保存された前記第１チャージポンピング信号のトランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘと前記システムクロック信号のクロック数ＮＵＭＣＬＫとを比較する比較部と、
前記システムクロック信号のクロック数ＮＵＭＣＬＫが前記第１チャージポンピング信号のトランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘのうち何れかが同一であれば、パルスを発生させるパルス発生器と、
前記パルス発生器から発生する各パルス毎に前記第１チャージポンピング信号をトランジションさせるトグルフリップフロップと、を具備することを特徴とする請求項１９に記載のディスプレイシステム。
【請求項２１】
前記ディスプレイドライバは液晶表示装置のためのものであることを特徴とする請求項１４〜２０のいずれか１項に記載のディスプレイシステム。
【請求項２２】
ディスプレイドライバのチャージポンピング信号を発生させる方法において、
ビデオインターフェースモードで使われる第１チャージポンピング信号を発生させる段階と、
ＣＰＵインターフェースモードで使われる第２チャージポンピング信号を発生させる段階と、
前記第１チャージポンピング信号をグラフィックプロセッサから出力される第１システムクロック信号に同期させる段階と、
第２システムクロック信号をオシレータで発生する段階と、
前記第２チャージポンピング信号を前記第２システムクロック信号に同期させる段階と、
前記ビデオインターフェースモードで少なくとも１つの直流電圧を発生させるためのチャージポンピング信号として使われる前記第１チャージポンピング信号を選択する段階と、
前記ＣＰＵインターフェースモードで前記少なくとも１つの直流電圧を発生させるための前記チャージポンピング信号として使われる前記第２チャージポンピング信号を選択する段階と、を具備することを特徴とするチャージポンピング信号発生方法。
【請求項２３】
前記直流電圧からパネルの共通ノードに印加される共通電圧を発生させる段階をさらに具備し、
前記ビデオインターフェースモードで前記共通電圧は前記第１チャージポンピング信号に同期され、前記ＣＰＵインターフェースモードで前記共通電圧は前記第２チャージポンピング信号に同期されることを特徴とする請求項２２に記載のチャージポンピング信号発生方法。
【請求項２４】
前記直流電圧から前記パネルのデータラインに印加されるデータ信号を発生させる段階と、
前記直流電圧から前記パネルのスキャンラインに印加されるゲート信号を発生させる段階と、をさらに具備し、
前記データ信号及びゲート信号は、
ビデオインターフェースモードでは前記第１チャージポンピング信号に同期され、ＣＰＵモードでは第２チャージポンピング信号に同期されることを特徴とする請求項２２または２３に記載のチャージポンピング信号発生方法。
【請求項２５】
前記第１チャージポンピング信号を発生させる段階は、
同期信号の周期の開始から前記同期信号の一周期の間、第１システムクロック信号のクロック数として前記第１チャージポンピング信号のそれぞれのトランジションタイミングを示す段階と、
前記同期信号の周期の開始から前記第１システムクロック信号のクロック数が一定数に到達する度に、前記第１チャージポンピング信号のトランジションを発生させる段階と、を具備することを特徴とする請求項２２〜２４のいずれか１項に記載のチャージポンピング信号発生方法。
【請求項２６】
前記第１チャージポンピング信号の各トランジションタイミングを示す段階は、
前記同期信号の一周期の間、前記システムクロック信号のクロックの総数Ｔ＿ＮＵＭＣＬＫをカウントする段階と、
前記同期信号の一周期の間、前記第１チャージポンピング信号の各トランジションのための前記第１システムクロック信号のクロック数を前記第１チャージポンピング信号の望ましい周波数及び前記第１システムクロック信号のクロックの総数から決定する段階と、を具備することを特徴とする請求項２５に記載のチャージポンピング信号発生方法。
【請求項２７】
前記第１チャージポンピング信号のトランジションを発生させる段階は、
前記同期信号のそれぞれの周期の開始から前記第１システムクロック信号のクロック数ＮＵＭＣＬＫをカウントする段階と、
クロック分周器によって決定された前記第１チャージポンピング信号のトランジションを発生させるための前記第１システムクロック信号の一定クロック数Ｒ１〜ＲＮｘと前記第１システムクロック信号のクロック数ＮＵＭＣＬＫとを比較する段階と、
前記第１システムクロック信号のクロック数ＮＵＭＣＬＫが前記第１チャージポンピング信号のトランジションを発生させるための前記第１システムクロック信号の一定クロック数Ｒ１〜ＲＮｘのうち何れかが同一であれば、パルスを発生させる段階と、
パルス発生器から発生する各パルス毎に前記第１チャージポンピング信号をトランジションさせる段階と、を具備することを特徴とする請求項２６に記載のチャージポンピング信号発生方法。
【請求項２８】
前記第１チャージポンピング信号の各トランジションタイミングを示す段階は、
前記同期信号の一周期の間、前記第１チャージポンピング信号の各トランジションを発生させるための前記第１システムクロック信号の一定クロック数Ｒ１〜ＲＮｘを保存する段階を具備することを特徴とする請求項２５に記載のチャージポンピング信号発生方法。
【請求項２９】
前記第１チャージポンピング信号のトランジションを発生させる段階は、
前記同期信号のそれぞれの周期の開始から前記第１システムクロック信号のクロック数ＮＵＭＣＬＫをカウントする段階と、
データ保存装置に保存された前記第１チャージポンピング信号のトランジションを発生させるための前記第１システムクロック信号の一定クロック数Ｒ１〜ＲＮｘと前記第１システムクロック信号のクロック数ＮＵＭＣＬＫとを比較する段階と、
前記第１システムクロック信号のクロック数ＮＵＭＣＬＫが前記第１チャージポンピング信号のトランジションを発生させるための前記第１システムクロック信号の一定クロック数Ｒ１〜ＲＮｘのうち何れかが同一であれば、パルスを発生させる段階と、
パルス発生器から発生する各パルス毎に前記第１チャージポンピング信号をトランジションさせる段階と、を具備することを特徴とする請求項２８に記載のチャージポンピング信号発生方法。
【請求項３０】
前記ディスプレイドライバは液晶表示装置のためのものであることを特徴とする請求項２２〜２９のいずれか１項に記載のチャージポンピング信号発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パネルを駆動するディスプレイドライバに係り、特にマルチプルモードのための相異なるクロックに同期されるチャージポンピング信号を発生させるディスプレイドライバ及び駆動方法に関する。
【背景技術】
【０００２】
図１は、従来のビデオインターフェースモードで動作するディスプレイドライバを示したブロック図である。
【０００３】
図１を参照すれば、説明の便宜のためにディスプレイドライバ１００に含まれないパネル１０２、ＣＰＵ１０４及びグラフィックプロセッサ１０６がさらに開示される。ディスプレイドライバ１００は、ビデオデータをパネル１０２上のイメージで作るビデオインターフェースモードで動作する。
【０００４】
ＣＰＵ１０４は、制御信号ＣＴＲＬＳをグラフィックプロセッサ１０６に印加する。グラフィックプロセッサ１０６は、制御信号ＣＴＲＬＳに応答して水平同期信号Ｈ＿ＳＹＮＣ、垂直同期信号Ｖ＿ＳＹＮＣ、ビデオデータＶＩＤＥＯ＿ＤＡＴＡ及びシステムクロックＤＯＴＣＬＫをディスプレイドライバ１００のタイミングコントローラ１０８に印加する。
【０００５】
ディスプレイドライバ２００は、タイミングコントローラ１０８、オシレータ１１０、電圧制御部１１２、スキャンラインドライビング回路１１６及びデータラインドライビング回路１１４及び共通電圧ＶＣＯＭ発生器１１８を具備する。
【０００６】
タイミングコントローラ１０８は、水平同期信号Ｈ＿ＳＹＮＣ、ビデオデータＶＩＤＥＯ＿ＤＡＴＡ及びシステムクロックＤＯＴＣＬＫを受信し、データラインドライビング回路１１４で発生してパネル１０２のデータラインＳ１〜Ｓｍに印加されるデータライン信号のタイミングを制御する同期データ信号Ｓ＿ＤＡＴＡをデータラインドライビング回路１１４に印加する。
【０００７】
また、タイミングコントローラ１０８は、垂直同期信号Ｖ＿ＳＹＮＣ及びシステムクロックＤＯＴＣＬＫを受信し、スキャンラインドライビング回路１１６で発生してパネル１０２のゲートラインＧ１〜Ｇｎに印加されるゲートライン信号のタイミングを制御するゲート信号をスキャンラインドライビング回路１１６に印加する。
【０００８】
タイミングコントローラ１０８は、システムクロックＤＯＴＣＬＫを共通電圧発生器１１８がパネル１０２の共通ノードに印加される共通電圧ＶＣＯＭを発生させるタイミングを制御する初期共通電圧ＶＣＯＭ’を発生させるのに利用する。
【０００９】
電圧制御部１１２は、少なくとも１つの直流電圧を発生させる少なくとも１つのチャージポンプを具備する。ディスプレイドライバ１００に使われる一般的なチャージポンプはチャージポンピング信号ＤＣＣＬＫによってポンピングされ、基準電圧Ｖｒｅｆの数倍に該当する直流電圧を発生させる。
【００１０】
一般的なチャージポンプの構造が特許文献１及び特許文献２に開示される。電圧制御部１１２で発生した直流電圧ＤＣＶ１はデータラインＳ１〜Ｓｍに印加されるそれぞれのデータライン信号のサイズを制御する。電圧制御部１１２で発生した直流電圧ＤＣＶ２はゲートラインＧ１〜Ｇｎに印加されるそれぞれのゲートライン信号のサイズを制御する。
【００１１】
電圧制御部１１２で発生した直流電圧ＤＣＶ３は、パネル１０２の共通ノードに印加される共通電圧ＶＣＯＭのサイズを制御する。タイミングコントローラ１０８は、基準電圧Ｖｒｅｆを電圧制御部１１２に印加して電圧制御部１１２がパネル１０２に印加するドライビング信号のサイズを制御させる。
【００１２】
ここで、パネル１０２に印加されるドライビング信号はゲートライン信号、データライン信号及び共通電圧ＶＣＯＭを具備する。オシレータ１１０は電圧制御部１１２の内部の少なくとも１つのチャージポンプを動作させるチャージポンピング信号ＤＣＣＬＫを発生させて電圧制御部１１２が直流電圧ＤＣＶ１、ＤＣＶ２、ＤＣＶ３を発生させる。
【００１３】
このような方式で、ディスプレイドライバ１００は水平同期信号Ｈ＿ＳＹＮＣ、垂直同期信号Ｖ＿ＳＹＮＣ、ビデオデータＶＩＤＥＯ＿ＤＡＴＡ及びシステムクロックＤＯＴＣＬＫをグラフィックプロセッサ１０６から受信し、パネル１０２に印加されるドライビング信号を発生させてビデオインターフェースモードで映像がパネル１０２に示すように制御する。
【００１４】
前記のような動作及び構成要素は当業者に公知である。
【００１５】
図２は、従来のＣＰＵインターフェースモードで動作するディスプレイドライバを示したブロック図である。
【００１６】
ディスプレイドライバ１２０は、データをパネル１０２上のイメージで作るＣＰＵインターフェースモードで動作する。図１と同じ引用番号を使用する構成要素は同じ機能及び構造を有する。
【００１７】
タイミングコントローラ１２２は、ＣＰＵインターフェースモードでＣＰＵ１０４と直接連結され、ＣＰＵ１０４からイメージデータを直接受信する。タイミングコントローラ１２２は、オシレータ１１０で発生するオシレータクロック信号ＯＳＣ＿ＣＬＫをパネル１０２に印加されるドライビング信号を同期させるのに利用する。
【００１８】
パネル１０２に印加されるドライビング信号はそれぞれのゲートラインＧ１〜Ｇｎに印加されるゲートライン信号、それぞれのデータラインＳ１〜Ｓｍに印加されるデータライン信号及びパネルの共通ノードに印加される共通電圧ＶＣＯＭである。ディスプレイドライバ１２０の動作及び構成要素は当業者に公知である。
【００１９】
図３は、図２のＣＰＵインターフェースモードで動作するディスプレイドライバの動作タイミングを説明するタイミング図である。
【００２０】
図３を参照すれば、オシレータクロック信号ＯＳＣ＿ＣＬＫ１３２及びチャージポンピング信号ＤＣＣＬＫ１３４は相互同期される。すなわち、チャージポンピング信号１３４の立下りエッジ１３６と立上がりエッジ１３８はオシレータクロック信号１３２の立上がりエッジに同期される。
【００２１】
ＣＰＵインターフェースモードで共通電圧ＶＣＯＭ１４０のようなドライビング信号もオシレータクロック信号１３２に同期される。共通電圧１４０の立下りエッジ１４２と立上がりエッジ１４４はオシレータクロック信号１３２の立上がりエッジに同期される。
【００２２】
図３の共通電圧１４０はノイズが考慮されない理想的な波形であり、共通電圧１４６はノイズが考慮された実際の波形である。チャージポンピング信号１３４は共通電圧１４６のサイズを決定する直流電圧ＤＣＶ３を発生させるために利用される。
【００２３】
チャージポンピング信号１３４は、オシレータクロック信号１３２に同期され、特にオシレータクロック信号１３２から発生する。例えば、周波数分割器（図示せず）を利用してオシレータクロック信号１３２の整数倍の周期を有するチャージポンピング信号１３４を発生しうる。
【００２４】
チャージポンピング信号１３４がオシレータクロック信号１３２から発生するので、ノイズが考慮された共通電圧１４６はオシレータクロック信号１３２の半周期に同期される。ノイズが考慮された共通電圧１４６がＣＰＵモードでオシレータクロック信号１３２に同期されるためにノイズが考慮された共通電圧１４６の波形は規則的なパターンを有する。
【００２５】
パネル１０２に印加される前記のような規則的なノイズはパネル１０２全体に反復的に起こり、一定した影響を発生させる。ＣＰＵインターフェースモードで前記ノイズによってパネル１０２全体のイメージに発生する一定した影響は肉眼では感知し難い。
【００２６】
図４は、図１のビデオインターフェースモードで動作するディスプレイドライバの動作タイミングを説明するタイミング図である。
【００２７】
ＣＰＵモードと同様にオシレータクロック信号ＯＳＣ＿ＣＬＫ１３２及びチャージポンピング信号ＤＣＣＬＫ１３４は相互同期される。しかし、図４のビデオインターフェースモードでは共通電圧ＶＣＯＭ１５４のようなドライビング信号はグラフィックプロセッサ１０６で発生するシステムクロック信号ＤＯＴＣＬＫ１５２に同期される。
【００２８】
共通電圧１５４の立下りエッジ１５６と立上がりエッジ１５８はシステムクロック信号ＤＯＴＣＬＫ１５２の立上がりエッジに同期される。図４の共通電圧１５４はノイズが考慮されていない理想的な波形であり、共通電圧１６０はノイズが考慮された実際の波形である。
【００２９】
ノイズが考慮された共通電圧１６０はオシレータクロック信号１３２を発生させるオシレータ１１０ではないグラフィックプロセッサ１０６で発生するシステムクロック信号１５２に同期される。したがって、共通電圧１６０はオシレータクロック信号１３２及びチャージポンピング信号１３４に同期されない。
【００３０】
その結果、チャージポンプで発生するノイズが共通電圧１６０に規則的なパターンを形成できない。ノイズは共通電圧１６０の立上がりエッジ１６４か立下りエッジ１６２に不規則的である。
【００３１】
パネル１０２に印加される前記のような不規則的なノイズはパネル１０２全体に一定でない影響を発生させる。ビデオインターフェースモードで前記ノイズによってパネル１０２全体のイメージに発生する一定でない影響は肉眼で感知される。
【００３２】
前記のような感知されうるノイズのないディスプレイドライバのパネル１０２がＣＰＵモードやビデオモードにおいて必要である。また、ＣＰＵによってＣＰＵインターフェースモードかビデオインターフェースモードのうち１つで動作できるディスプレイドライバが必要である。
【特許文献１】米国公開番号ＵＳ２００３／００１１５８６明細書
【特許文献２】米国公開番号ＵＳ２００２／００４４１１８明細書
【発明の開示】
【発明が解決しようとする課題】
【００３３】
本発明が解決しようとする技術的課題は、ＣＰＵモードやビデオインターフェースモードでノイズの影響を受けないディスプレイパネルを駆動するドライバを提供するところにある。
【課題を解決するための手段】
【００３４】
前記技術的課題を解決するための本発明の実施例によるディスプレイドライバは、ビデオインターフェースモードで選択される第１チャージポンピング信号を発生させる第１信号発生部と、ＣＰＵインターフェースモードで選択される第２チャージポンピング信号を発生させる第２信号発生部と、前記第１及び第２チャージポンピング信号がポンピングされて少なくとも１つの直流電圧を発生させるチャージポンプと、前記ビデオインターフェースモードで前記第１チャージポンピング信号を前記チャージポンプに連結させ、前記ＣＰＵインターフェースモードで前記第２チャージポンピング信号を前記チャージポンプに連結させる信号選択部と、を具備し、前記第１信号発生部は、前記第１チャージポンピング信号をグラフィックプロセッサから出力される第１システムクロック信号に同期させ、前記第２信号発生部は、第２システムクロック信号と前記第２システムクロック信号に同期される前記第２チャージポンピング信号とを発生させるオシレータを具備する。
【００３８】
前記信号選択部は、ビデオインターフェースモードであるか、ＣＰＵインターフェースモードであるかを示す制御信号を発生させるデータプロセシングユニットに連結される。ディスプレイドライバは前記直流電圧からパネルの共通ノードに印加される共通電圧を発生させる共通電圧発生部及び前記共通電圧のタイミングを制御するタイミングコントローラをさらに具備する。
【００３９】
前記ビデオインターフェースモードで前記共通電圧は前記第１チャージポンピング信号に同期され、前記ＣＰＵインターフェースモードで前記共通電圧は前記第２チャージポンピング信号に同期される。
【００４０】
ディスプレイドライバは前記直流電圧から前記パネルのデータラインに印加されるデータ信号を発生させるデータラインドライバ及び前記直流電圧から前記パネルのスキャンラインに印加されるゲート信号を発生させるスキャンラインドライバをさらに具備する。
【００４１】
前記タイミングコントローラは前記データ信号と前記ゲート信号とのタイミングを制御する。前記データ信号及びゲート信号はビデオインターフェースモードでは前記第１チャージポンピング信号に同期され、ＣＰＵモードでは第２チャージポンピング信号に同期される。
【００４２】
前記第１信号発生部はクロック分周器及び信号転換器を具備する。
【００４３】
クロック分周器は、同期信号の周期の開始から前記同期信号の一周期の間、システムクロック信号のクロック数によって前記第１チャージポンピング信号のそれぞれのトランジションタイミングを示す。
【００４４】
信号転換器は前記同期信号の周期の開始から前記システムクロック信号のクロック数が一定数に到達する度に前記第１チャージポンピング信号のトランジションを発生させる。前記クロック分周器は前記システムクロック信号及び前記同期信号を発生させるグラフィックプロセッサに連結される。
【００４５】
前記クロック分周器は前記同期信号の一周期の間、前記システムクロック信号のクロックの総数Ｔ＿ＮＵＭＣＬＫを保存するレジスタ及び前記同期信号の一周期の間、前記第１チャージポンピング信号の各トランジションのための前記システムクロック信号のクロック数を前記第１チャージポンピング信号の望ましい周波数及び前記システムクロック信号のクロックの総数から決定するクロック分周器を具備する。
【００４６】
前記信号転換器はカウンタ、比較部、パルス発生器及びトグルフリップフロップを具備する。
【００４７】
カウンタは前記同期信号のそれぞれの周期の開始から前記システムクロック信号のクロック数ＮＵＭＣＬＫをカウントする。比較部は前記クロック分周器によって決定された前記第１チャージポンピング信号のトランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘと前記システムクロック信号のクロック数ＮＵＭＣＬＫとを比較する。
【００４８】
パルス発生器は前記システムクロック信号のクロック数ＮＵＭＣＬＫが前記第１チャージポンピング信号のトランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘのうち何れかが同一であれば、パルスを発生させる。トグルフリップフロップは前記パルス発生器から発生する各パルス毎に前記第１チャージポンピング信号をトランジションさせる。
【００４９】
前記クロック分周器は前記同期信号の一周期の間、前記第１チャージポンピング信号の各トランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘを保存するデータ保存装置を具備する。
【００５０】
前記信号転換器はカウンタ、比較部、パルス発生器及びトグルフリップフロップを具備する。
【００５１】
カウンタは前記同期信号のそれぞれの周期の開始から前記システムクロック信号のクロック数ＮＵＭＣＬＫをカウントする。比較部は前記データ保存装置に保存された前記第１チャージポンピング信号のトランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘと前記システムクロック信号のクロック数ＮＵＭＣＬＫとを比較する。
【００５２】
パルス発生器は前記システムクロック信号のクロック数ＮＵＭＣＬＫが前記第１チャージポンピング信号のトランジションを発生させるための前記システムクロック信号の一定クロック数Ｒ１〜ＲＮｘのうち何れかが同一であれば、パルスを発生させる。
【００５３】
トグルフリップフロップは前記パルス発生器から発生する各パルス毎に前記第１チャージポンピング信号をトランジションさせる。前記ディスプレイドライバは液晶表示装置のためのものである。
【００５７】
前記技術的課題を解決するための本発明の他の実施例によるディスプレイシステムは、パネルと、前記パネルに印加されるドライビング信号を発生させるディスプレイドライバを具備し、前記ディスプレイドライバは、ビデオインターフェースモードで選択される第１チャージポンピング信号を発生させる第１信号発生部と、ＣＰＵインターフェースモードで選択される第２チャージポンピング信号を発生させる第２信号発生部と、前記ビデオインターフェースモードでデータ、第１システムクロック信号及び同期信号を前記ディスプレイドライバに提供するグラフィックプロセッサと、ＣＰＵインターフェースモードでデータを前記ディスプレイドライバに提供するデータプロセッサと、前記第１及び第２チャージポンピング信号がポンピングされて少なくとも１つの直流電圧を発生させるチャージポンプと、前記ビデオインターフェースモードで前記第１チャージポンピング信号を前記チャージポンプに連結させ、前記ＣＰＵインターフェースモードで前記第２チャージポンピング信号を前記チャージポンプに連結させる信号選択部と、を具備し、前記第１信号発生部は前記第１チャージポンピング信号をグラフィックプロセッサから出力される第１システムクロック信号に同期させ、前記第２信号発生部は第２システムクロック信号と前記第２システムクロック信号に同期される前記第２チャージポンピング信号とを発生させるオシレータを具備する。
【００６５】
前記技術的課題を解決するための本発明の他の実施例によるディスプレイドライバのチャージポンピング信号を発生させる方法は、ビデオインターフェースモードで使われる第１チャージポンピング信号を発生させる段階と、ＣＰＵインターフェースモードで使われる第２チャージポンピング信号を発生させる段階と、前記第１チャージポンピング信号をグラフィックプロセッサから出力される第１システムクロック信号に同期させる段階と、第２システムクロック信号をオシレータで発生する段階と、前記第２チャージポンピング信号を前記第２システムクロック信号に同期させる段階と、前記ビデオインターフェースモードで少なくとも１つの直流電圧を発生させるためのチャージポンピング信号として使われる前記第１チャージポンピング信号を選択する段階と、前記ＣＰＵインターフェースモードで前記少なくとも１つの直流電圧を発生させるための前記チャージポンピング信号として使われる前記第２チャージポンピング信号を選択する段階と、を具備する。
【発明の効果】
【００６７】
本発明の実施例によるディスプレイ駆動ドライバはＣＰＵモードとビデオインターフェースモードで何れもノイズの影響を受けず、パネルにイメージをディスプレイできる。
【発明を実施するための最良の形態】
【００６８】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する図面及び図面に記載された内容を参照せねばならない。
【００６９】
以下、図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
【００７０】
図５を参照すれば、本発明の実施例によるディスプレイドライバ２００はＣＰＵとインターフェースモードで同じクロック信号に同期されるチャージポンピング信号とパネルのためのドライビング信号を発生させる。
【００７１】
本発明は液晶パネル２０２のために説明されるが、他の種類のパネルにも利用されうる。ディスプレイドライバ２００の構成要素ではないパネル２０２、グラフィックプロセッサ２０６及びＣＰＵ２０４は点線で表示される。しかし、パネル２０２、グラフィックプロセッサ２０６及びＣＰＵ２０４はディスプレイドライバ２００と共にＬＣＤシステムを構成する。
【００７２】
本発明の実施例によるディスプレイドライバ２００は、スキャンラインドライバ２１６、共通電圧発生部２１８、電圧制御部２１２、データラインドライバ２１４を具備し、図２に対応する構成要素と同様に動作する。
【００７３】
しかし、タイミングコントローラ２０８はビデオインターフェースモードで電圧制御部２１２のチャージポンプに連結される第１チャージポンピング信号ＤＣＣＬＫ１を発生させるチャージポンピング信号発生部２２０を具備する。
【００７４】
グラフィックプロセッサ２０６は同期信号Ｈ＿ＳＹＮＣ、Ｖ＿ＳＹＮＣ、第１システムクロック信号ＤＯＴＣＬＫ１及びビデオデータＶＩＤＥＯ＿ＤＡＴＡをビデオインターフェースモードでタイミングコントローラ２０８に提供する。
【００７５】
また、オシレータ２１０はＣＰＵインターフェースモードで使われる第２システムクロック信号ＤＯＴＣＬＫ２と第２チャージポンピング信号ＤＣＣＬＫ２とを発生させる。マルチプレクサである信号選択部２２２、第１及び第２チャージポンピング信号ＤＣＣＬＫ１、ＤＣＣＬＫ２を受信し、選択されたチャージポンピング信号ＤＣＣＬＫを電圧制御部２１２に印加する。
【００７６】
ＣＰＵ２０４はデータＤＡＴＡをタイミングコントローラ２０８に印加する。また、ＣＰＵ２０４はグラフィックプロセッサ２０６、タイミングコントローラ２０８、信号選択部２２２及びオシレータ２１０に連結されてＣＰＵインターフェースモードまたはビデオインターフェースモードを選択する。
【００７７】
図６は、ディスプレイドライバがビデオインターフェースモードである場合、第１チャージポンピング信号を発生させる図５のチャージポンピング信号発生部を示す図面である。
【００７８】
チャージポンピング信号発生部２２０Ａはグラフィックプロセッサ２０６で発生する第１システムクロック信号ＤＯＴＣＬＫ１に同期される第１チャージポンピング信号ＤＣＣＬＫ１を発生させる。チャージポンピング信号発生部２２０Ａはクロック分周器２３２及び信号転換器２３４を具備する。
【００７９】
クロック分周器２３２はレジスタ２３６及びクロック分周器２３８を具備する。信号転換器２３４はカウンタ２４０、比較部２４２、パルス発生器２４４及びトグルフリップフロップ２４６を具備する。トグルフリップフロップ２４６はＤタイプのフリップフロップ２５０のフィードバックパスにインバータ２４８を具備する。
【００８０】
図７及び８を参照して図６のチャージポンピング信号発生部の動作が説明される。
【００８１】
ビデオインターフェースモードで、カウンタ２４０は同期信号Ｈ＿ＳＹＮＣと次の同期信号Ｈ＿ＳＹＮＣ間の区間の間、第１システムクロック信号ＤＯＴＣＬＫ１が幾つ存在するか（ＮＵＭＣＬＫ）を計数する（図８の２６２段階）。
【００８２】
図７で、同期信号Ｈ＿ＳＹＮＣの一周期はＴ１からＴ４までである。カウンタ２４０は同期信号Ｈ＿ＳＹＮＣの一周期の間、第１システムクロック信号ＤＯＴＣＬＫ１のクロック数を数える。同期信号Ｈ＿ＳＹＮＣの周期の開始から第１システムクロック信号ＤＯＴＣＬＫ１の数は増加する。
【００８３】
レジスタ２３６は同期信号Ｈ＿ＳＹＮＣの一周期の間に存在する第１システムクロック信号ＤＯＴＣＬＫ１の総数Ｔ＿ＮＵＭＣＬＫを保存する。本発明の実施例でＴ＿ＮＵＭＣＬＫ＝２２４である。
【００８４】
Ｔ＿ＮＵＭＣＬＫが決定された後、クロック分周器２３８は第１チャージポンピング信号ＤＣＣＬＫ１のトランジションが発生する度に同期信号Ｈ＿ＳＹＮＣの周期の開始から第１システムクロック信号ＤＯＴＣＬＫ１のそれぞれの数ＲＮ１〜ＲＮｘを決定する。ＲＮ１〜ＲＮｘは第１チャージポンピング信号ＤＣＣＬＫ１の望ましい周波数とＴ＿ＮＵＭＣＬＫから決定される。
【００８５】
第１チャージポンピング信号ＤＣＣＬＫ１の望ましい周波数はデータラインＳ１〜Ｓｍの数ｍとゲートラインＧ１〜Ｇｎの数ｎ及びパネル２０２のビデオインターフェースモードでのフレーム比率によって決定される。これを数学的に表現すれば、次のようである。
【００８６】
第１チャージポンピング信号ＤＣＣＬＫ１の望ましい周波数＝ｍ×ｎ×ＦＲＡＭＥ＿ＲＡＴＥ、である。
【００８７】
第１システムクロック信号ＤＯＴＣＬＫ１の周波数が知られているので、クロック分周器２３８は第１チャージポンピング信号ＤＣＣＬＫ１のトランジションが発生する度に同期信号Ｈ＿ＳＹＮＣの一周期の間、第１チャージポンピング信号ＤＣＣＬＫ１の望ましい周波数とＴ＿ＮＵＭＣＬＫから第１システムクロック信号ＤＯＴＣＬＫ１のそれぞれの数ＲＮ１〜ＲＮｘを決定する。
【００８８】
図７で、第１チャージポンピング信号ＤＣＣＬＫ１の周波数は、Ｔ＿ＮＵＭＣＬＫ＝２２４である時、第１システムクロック信号ＤＯＴＣＬＫ１の周波数の１／１４８が望ましい。したがって、クロック分周器２３８は同期信号Ｈ＿ＳＹＮＣの一周期の間、第１チャージポンピング信号ＤＣＣＬＫ１の３個のトランジションを発生させるためにＲＮ１＝７４、ＲＮ２＝１４８及びＲＮ３＝２２４に設定する。
【００８９】
本発明の実施例で第１システムクロック信号ＤＯＴＣＬＫ１のそれぞれの数ＲＮ１〜ＲＮｘがビデオインターフェースモードの開始で同期信号Ｈ＿ＳＹＮＣの一周期の間に決定される。したがって、パネル２０２のイメージ品質は前記のような決定によって大きく影響を受けない。
【００９０】
図６乃至図８を参照すれば、クロック分周器２３８によって決定された第１システムクロック信号ＤＯＴＣＬＫ１のそれぞれの数ＲＮ１〜ＲＮｘは比較部２４２に印加される。同期信号Ｈ＿ＳＹＮＣの開始で第１チャージポンピング信号ＤＣＣＬＫ１の発生のためにカウンタ２４０のＮＵＭＣＬＫ値は“０”に設定される（図８の２６６段階）。
【００９１】
そして、カウンタ２４０は第１システムクロック信号ＤＯＴＣＬＫ１のそれぞれのクロック数毎に１つずつ係数を増加させる（図８の２６８段階）。比較部２４２はＮＵＭＣＬＫをそれぞれのＲ１〜ＲＮｘの数と比較する。
【００９２】
もし、ＮＵＭＣＬＫの数がそれぞれのＲ１〜ＲＮｘの数と同一であれば（図８の２７０段階）、比較部２４２はパルス制御信号２５６でパルスを発生させるために制御信号ＣＴＲＬＳをパルス発生器２４４に送る（２７２段階）。
【００９３】
パルス制御信号２５６のパルスはトグルフリップフロップ２４６のＱ出力から出てくる第１チャージポンピング信号ＤＣＣＬＫ１のトランジションを制御する。もし第１システムクロック信号ＤＯＴＣＬＫ１と同期信号Ｈ＿ＳＹＮＣがビデオインターフェースモードの終了でそれ以上提供されなければ（２７４段階）、第１チャージポンピング信号発生部２２０Ａの動作も終了する。
【００９４】
もし、同期信号Ｈ＿ＳＹＮＣの周期がまだ終了していなければ（２７６段階）、２６８段階に戻って２６８〜２７６段階の動作を第１システムクロック信号ＤＯＴＣＬＫ１のクロック毎に同期信号Ｈ＿ＳＹＮＣが終了するまで繰り返す。
【００９５】
もし、同期信号Ｈ＿ＳＹＮＣの周期が次の同期信号の周期の開始で終われば（２７６段階）、ＮＵＭＣＬＫ＝“０”にリセットされる２６６段階に戻って２６８〜２７６段階の動作が次の連続する同期信号Ｈ＿ＳＹＮＣの一周期の間に繰り返す。
【００９６】
このような方式で、ＮＵＭＣＬＫの数がそれぞれのＲ１〜ＲＮｘの数と同一である度に同期信号Ｈ＿ＳＹＮＣの周期の間、第１チャージポンピング信号ＤＣＣＬＫ１のトランジションが発生する。図７の実施例で、同期信号Ｈ＿ＳＹＮＣの周期の間、第１チャージポンピング信号ＤＣＣＬＫ１の３個のトランジション２５５、２５７、２５９がＲＮ１＝７４、ＲＮ２＝１４８及びＲＮ３＝２２４で発生する。
【００９７】
第１システムクロック信号ＤＯＴＣＬＫ１の７４個のクロックは、同期信号の周期が始まる時点Ｔ１から、同期信号Ｈ＿ＳＹＮＣの周期の間での第１チャージポンピング信号ＤＣＣＬＫ１の第１トランジションタイム２５５であるＴ２の間で発生する。
【００９８】
また、第１システムクロック信号ＤＯＴＣＬＫ１の７４個のクロックは、Ｔ２から、同期信号Ｈ＿ＳＹＮＣの周期の間での第１チャージポンピング信号ＤＣＣＬＫ１の第２トランジションタイム２５７であるＴ３の間で発生する。
【００９９】
そして、第１システムクロック信号ＤＯＴＣＬＫ１の７６個のクロックは、Ｔ３から、同期信号Ｈ＿ＳＹＮＣの周期の間での第１チャージポンピング信号ＤＣＣＬＫ１の第３トランジションタイム２５９であるＴ４の間で発生する。
【０１００】
クロック分周器２３８は、第１システムクロック信号ＤＯＴＣＬＫ１のクロックをＲＮ１からＲＮｘ間で正確に同数で発生させなくても良い。それにも拘わらず、第１チャージポンピング信号ＤＣＣＬＫ１は望ましい周波数と同じ周波数を有するように規則的な周期及び周波数を有する。
【０１０１】
図９は、図５の第１チャージポンピング信号発生部のさらに他の実施例である。
【０１０２】
図６及び９で同じ引用番号を有する構成要素は類似した機能を行う。しかし、クロック分周器２８０は図６のクロック分周器２３２と異なる。図９でクロック分周器２８０は第１チャージポンピング信号ＤＣＣＬＫ１のトランジションが発生する度にＲ１〜ＲＮｘを保存するデータ保存装置２８２を具備する。図５のデータシステムの設計者はＲ１〜ＲＮｘの数を決定してプログラムできる。
【０１０３】
図１０は、図９の第１チャージポンピング信号発生部の動作を説明するフローチャートである。
【０１０４】
図８及び１０で同じ引用番号を有する段階は類似した機能を行う。図１０及び図８の１つの差異点は２９２段階であって、比較部２４２はデータ保存装置２８２からＲ１〜ＲＮｘを読み取る。その外には図９のチャージポンピング信号発生部２２０Ｂの動作は図７のチャージポンピング信号発生部２２０Ａと類似している。
【０１０５】
図５のディスプレイドライバ２００を参照すれば、チャージポンピング信号発生部２２０は２２０Ａ及び２２０Ｂの構造によって、第１チャージポンピング信号ＤＣＣＬＫ１を発生させる。したがって、第１チャージポンピング信号ＤＣＣＬＫ１はグラフィックプロセッサ２０６から出力される第１システムクロック信号ＤＯＴＣＬＫ１に同期されて発生する。
【０１０６】
オシレータ２１０は図３及び図５のオシレータクロックＯＳＣ＿ＣＬＫと類似した第２システムクロック信号ＤＯＴＣＬＫ２を発生させる。そして、オシレータ２１０は第２チャージポンピング信号ＤＣＣＬＫ２が第２システムクロック信号ＤＯＴＣＬＫ２に同期させる。
【０１０７】
例えば、オシレータ２１０の内部には第２システムクロック信号ＤＯＴＣＬＫ２の周期の整数倍の周期を有する第２チャージポンピング信号ＤＣＣＬＫ２を発生させるための周波数分周器が利用される。
【０１０８】
ビデオ及びＣＰＵインターフェースモードでの図５のディスプレイドライバ２００の動作が図１１を参照して説明される。ＣＰＵ２０４はディスプレイドライバ２００がＣＰＵインターフェースモードであるか、ビデオインターフェースモードであるかを選択するモード信号ＭＯＤＥを発生させる。
【０１０９】
もし、静止イメージがパネル２０２に現れる場合、ＣＰＵ２０４はディスプレイドライバ２００をＣＰＵインターフェースモードで動作させる。逆に、もし、動画イメージがパネル２０２に現れる場合、ＣＰＵ２０４はディスプレイドライバ２００をビデオインターフェースモードとして動作させる。
【０１１０】
図５及び図１１を参照すれば、ディスプレイドライバ２００はＣＰＵインターフェースモードであるか、ビデオインターフェースモードであるかを選択するモード信号ＭＯＤＥを受信する（図１１の３０２段階）。もし、モード信号がビデオインターフェースモードを指示すれば（図１１の３０４段階）、３０６〜３１４段階が行われる。もし、モード信号がＣＰＵインターフェースモードを指示すれば（図１１の３０４段階）、３１６〜３２２段階が行われる。
【０１１１】
もし、モード信号がビデオインターフェースモードを指示すれば（図１１の３０６段階）、オシレータ２１０は省エネルギーのためにディセーブルされる。また、ビデオインターフェースモードでグラフィックプロセッサ２０６はビデオデータＶＩＤＥＯ＿ＤＡＴＡ、第１システムクロック信号ＤＯＴＣＬＫ１、同期信号Ｈ＿ＳＹＮＣ、Ｖ＿ＳＹＮＣをタイミングコントローラ２０８に提供する。
【０１１２】
チャージポンピング信号発生部２２０は、グラフィックプロセッサ２０６から第１システムクロック信号ＤＯＴＣＬＫ１と同期信号Ｈ＿ＳＹＮＣとを受信し（図１１の３０８段階）、第１チャージポンピング信号ＤＣＣＬＫ１を前記のように発生する（図１の３１０段階）。
【０１１３】
マルチプレクサである信号選択部２２２は、ビデオインターフェースモードでチャージポンピング信号発生部２２０から発生する第１チャージポンピング信号ＤＣＣＬＫ１をチャージポンピング信号ＤＣＣＬＫとして選択する（３１２段階）。選択されたチャージポンピング信号ＤＣＣＬＫ１は直流電圧ＤＣＶ１〜ＤＣＶ３を発生させるための電圧制御部２１２内部のチャージポンプを制御する。
【０１１４】
ビデオインターフェースモードで、タイミングコントローラ２０８はグラフィックプロセッサ２０６から出力される第１システムクロック信号ＤＯＴＣＬＫ１に同期されるドライビング信号を発生させるデータラインドライバ２１４、スキャンラインドライバ２１６、共通電圧発生部２１８を制御する。
【０１１５】
パネル２０２に印加されるドライビング信号はゲートライン信号、データライン信号及び共通電圧ＶＣＯＭを具備する。
【０１１６】
このような方式で、ディスプレイドライバ２００はビデオインターフェースモードでドライビング信号が同期されるシステムクロック信号ＤＣＣＬＫ１に同期される第１チャージポンピング信号ＤＣＣＬＫ１を使用する。
【０１１７】
したがって、ドライビング信号に重なったノイズは図３のＶＣＯＭ信号１４６に現れたものと類似してパネル２０２全体に対して規則的で、一定したノイズである。このような規則的なノイズのパネル２０２に対する影響はビデオインターフェースモードにおいて肉眼でそれほど認識されない。
【０１１８】
逆に、モード信号がＣＰＵインターフェースモードを指示すれば、チャージポンピング信号発生部２２０は省エネルギーのためにディセーブルされる（図１１の３１５段階）。その代わりに、オシレータ２１０は第２システムクロック信号ＤＯＴＣＬＫ２を発生させる（図１１の３１６段階）。
【０１１９】
ＣＰＵインターフェースモードで、オシレータ２１０は第２システムクロック信号ＤＯＴＣＬＫ２に同期される第２チャージポンピング信号ＤＣＣＬＫ２を発生させる（３１８段階）。
【０１２０】
信号選択部２２２は、ＣＰＵインターフェースモードで第２チャージポンピング信号ＤＣＣＬＫ２をチャージポンピング信号ＤＣＣＬＫとして選択する（３２０段階）。選択されたチャージポンピング信号ＤＣＣＬＫ２は直流電圧ＤＣＶ１〜ＤＣＶ３を発生させるための電圧制御部２１２内部のチャージポンプを制御する。
【０１２１】
ＣＰＵインターフェースモードで、タイミングコントローラ２０８はオシレータ２１０から出力される第２システムクロック信号ＤＯＴＣＬＫ２に同期される（図１１の３２２段階）ドライビング信号を発生させるデータラインドライバ２１４、スキャンラインドライバ２１６、共通電圧発生部２１８を制御する。
【０１２２】
パネル２０２に印加されるドライビング信号はゲートライン信号、データライン信号及び共通電圧ＶＣＯＭを具備する。
【０１２３】
このような方式で、ディスプレイドライバ２００はＣＰＵインターフェースモードでドライビング信号が同期されるシステムクロック信号ＤＣＣＬＫ２に同期される第２チャージポンピング信号ＤＣＣＬＫ２を使用する。
【０１２４】
したがって、ドライビング信号に重なったノイズは図３のＶＣＯＭ信号１４６に現れたものと同様にパネル２０２全体に対して規則的で、一定したノイズである。このような規則的なノイズのパネル２０２に対する影響はＣＰＵインターフェースモードにおいて肉眼それほど認識されない。
【０１２５】
ディスプレイドライバ２００は、ＣＰＵインターフェースモードとビデオインターフェースモードとのそれぞれに対応するクロック信号に同期されるそれぞれのチャージポンピング信号及びドライビング信号を発生させる。
【０１２６】
したがって、ドライビング信号に重なったノイズはパネル２０２全体に対して規則的で、一定したノイズであり、このような規則的なノイズのパネル２０２に対する影響はＣＰＵ及びビデオインターフェースモードにおいて肉眼でそれほど認識されない。
【０１２７】
次は、本発明の例であり、制限のためのものではない。本発明の実施例はＬＣＤパネルのために説明される。しかし、本発明の実施例は他のタイプのパネルに対しても適用されうる。
【０１２８】
また、本発明の実施例で説明された構成要素はハードウェアやソフトウェアの組合わせで具現でき、また集積回路にも具現されうる。そして、前記如何なる信号の数も全て例に過ぎず、制限のためのものではない。
【０１２９】
また、実施例で説明された信号経路も何れも例に過ぎない。例えば、図１２は、ＣＰＵインターフェースモードで動作する図５のディスプレイドライバ２００を具備するディスプレイシステム３４０である。
【０１３０】
同じ引用番号の構成要素は同じ機能を行う。図１２で、ＣＰＵインターフェースモードでディスプレイドライバ２００に入力されるデータＤＡＴＡはメモリ装置３４２から読み取られた後、ＣＰＵ２０４によって提供されるものでありうる。
【０１３１】
逆に、ＣＰＵインターフェースモードでディスプレイドライバ２００に入力されるデータＤＡＴＡはメモリ装置３４２から直接ディスプレイドライバ２００によって読み取れる。
【０１３２】
類似して、図１３は、ビデオインターフェースモードで動作する図５のディスプレイドライバ２００を具備するディスプレイシステム３５０である。
【０１３３】
同じ引用番号の構成要素は同じ機能を行う。図１３で、ビデオインターフェースモードでディスプレイドライバ２００に入力されるビデオデータＶＩＤＥ０＿ＤＡＴＡはメモリ装置３５２から読み取られた後、ＣＰＵ２０４によってグラフィックプロセッサ２０６に提供されるものでありうる。
【０１３４】
逆に、ビデオインターフェースモードでディスプレイドライバ２００に入力されるビデオデータＶＩＤＥＯ＿ＤＡＴＡはメモリ装置３５２で直接グラフィックプロセッサ２０６によって読み取れる。または、ビデオデータＶＩＤＥＯ＿ＤＡＴＡはビデオカメラ３５４でグラフィックプロセッサ２０６に提供されうる。
【０１３５】
以上のように図面と明細書で最適実施例が開示された。ここで、特定な用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、本技術分野の当業者であれば、これより多様な変形及び均等な他の実施例が可能である点が理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により定められねばならない。
【産業上の利用可能性】
【０１３６】
本発明はディスプレイドライバの動作に関わり、液晶にイメージを示すための液晶駆動システムに利用されうる。
【図面の簡単な説明】
【０１３７】
【図１】従来のビデオインターフェースモードで動作するディスプレイドライバを示したブロック図である。
【図２】従来のＣＰＵインターフェースモードで動作するディスプレイドライバを示したブロック図である。
【図３】図２のＣＰＵインターフェースモードで動作するディスプレイドライバの動作タイミングを説明するタイミング図である。
【図４】図１のビデオインターフェースモードで動作するディスプレイドライバの動作タイミングを説明するタイミング図である。
【図５】本発明の実施例によるＣＰＵとインターフェースモードで同じクロック信号に同期されるチャージポンピング信号とパネルドライビング信号とを発生させるディスプレイドライバを示す図面である。
【図６】ディスプレイドライバがビデオインターフェースモードである場合、第１チャージポンピング信号を発生させる図５のチャージポンピング信号発生部を示す図面である。
【図７】ディスプレイドライバがビデオインターフェースモードである場合、第１チャージポンピング信号を発生させる図６のチャージポンピング信号発生部の動作時に信号を説明するタイミング図を示す図面である。
【図８】ディスプレイドライバがビデオインターフェースモードである場合、第１チャージポンピング信号を発生させる図６のチャージポンピング信号発生部の動作を説明するフローチャートである。
【図９】図５の第１チャージポンピング信号発生部のさらに他の実施例である。
【図１０】図９の第１チャージポンピング信号発生部の動作を説明するフローチャートである。
【図１１】ＣＰＵ及びビデオインターフェースモードで図５のディスプレイドライバの動作を説明するフローチャートである。
【図１２】ＣＰＵインターフェースモードで動作する図５のディスプレイドライバを具備するディスプレイシステムである。
【図１３】ビデオインターフェースモードで動作する図５のディスプレイドライバを具備するディスプレイシステムである。
【符号の説明】
【０１３８】
２００…ディスプレイドライバ、
２０２…ＬＣＤパネル、
２０４…ＣＰＵ、
２０６…グラフィックプロセッサ、
２０８…タイミングコントローラ、
２１０…オシレータ、
２１２…電圧コントローラ、
２１４…データラインドライバ、
２１６…スキャンラインドライバ、
２１８…共通電圧発生部、
２２０…チャージポンピング信号発生部、
ＭＯＤＥ…モード信号、
ＤＯＴＣＬＫ１、ＤＯＴＣＬＫ２…第１システムクロック信号、第２システムクロック信号、
ＤＣＣＬＫ…チャージポンピング信号、
ＤＡＴＡ…データ、
ＶＩＤＥＯ＿ＤＡＴＡ…ビデオデータ、
Ｈ＿ＳＹＮＣ…水平同期信号、
Ｖ＿ＳＹＮＣ…垂直同期信号、
ＤＣＶ１、ＤＣＶ２、ＤＣＶ３…直流電圧、
ＶＣＯＭ…共通電圧、
Ｇ１・・・Ｇｎ…ゲートライン、
Ｓ１・・・Ｓｍ…データライン。
【図１】
0004825415.tif 000002
【図２】
0004825415.tif 000003
【図３】
0004825415.tif 000004
【図４】
0004825415.tif 000005
【図５】
0004825415.tif 000006
【図６】
0004825415.tif 000007
【図７】
0004825415.tif 000008
【図８】
0004825415.tif 000009
【図９】
0004825415.tif 000010
【図１０】
0004825415.tif 000011
【図１１】
0004825415.tif 000012
【図１２】
0004825415.tif 000013
【図１３】
0004825415.tif 000014