(57)【特許請求の範囲】
【請求項１】
改良されたＩ／Ｏ整合を有する集積フィルタ回路であって、
入力寄生シャント・インピーダンスを持つ入力端子（６６）と、出力寄生シャント・インピーダンスを持つ出力端子（６８）とを有する集積フィルタ（５０）であって、複数のフィルタ・セクション（５２〜５５）を含み、前記複数のフィルタ・セクションの各々は、表面弾性波共振器（５６），電圧可変コンデンサ（５７），および多層セラミック内に形成された誘導コイル（５８）を含み、複数の前記フィルタ・セクションの複数の前記表面弾性波共振器は互いに結合される、前記集積フィルタと、
前記入力端子と接続されて、前記入力寄生シャント・インピーダンスを低減する入力電気部材（６５）と、
前記出力端子と接続されて、前記出力寄生シャント・インピーダンスを低減する出力電気部材（６７）と、
前記入力電気部材および前記出力電気部材との間に配置されて、相互結合を低減する層間格子状接地壁（７０）とを備え、
前記各フィルタ・セクションの前記電圧可変コンデンサおよび前記誘導コイルと、前記出力電気部材および前記入力電気部材とは、前記結合された表面弾性波共振器の周りに配置され、
前記出力電気部材および前記入力電気部材は、前記層間格子状接地壁を介して隣接配置されることを特徴とする集積フィルタ回路。
【請求項２】
前記入力電気部材および出力電気部材は、前記集積フィルタ回路に集積化される、請求項１に記載の集積フィルタ回路。
【請求項３】
前記入力および出力電気部材は各々、誘導コイルと、伝送路の１セクションと、直列同調回路における可変容量および誘導コイルと、並列同調回路における可変容量および誘導コイルとの一つを含む、請求項２に記載の集積フィルタ回路。
【請求項４】
前記複数のフィルタ・セクションの各々は、隣接するセクション間の中間寄生シャント・インピーダンスを含み、前記集積フィルタ回路は、前記隣接するセクション間に接続される中間電気部材を更に含んで、前記中間寄生シャント・インピーダンスを低減する、請求項１に記載の集積フィルタ回路。
【請求項５】
改良されたＩ／Ｏ整合を有する集積フィルタ回路を製造する方法であって、
入力寄生シャント・インピーダンスを持つ入力端子（６６）と、出力寄生シャント・インピーダンスを持つ出力端子（６８）とを有する集積フィルタ（５０）を形成する段階であって、複数のフィルタ・セクション（５２〜５５）を含み、前記複数のフィルタ・セクションの各々は、表面弾性波共振器（５６），電圧可変コンデンサ（５７），および多層セラミック内に形成された誘導コイル（５８）を含み、複数の前記フィルタ・セクションの複数の前記表面弾性波共振器は互いに結合される、前記形成する段階と、
前記入力端子と接続されて、前記入力寄生シャント・インピーダンスを低減する入力電気部材（６５）を形成する段階と、
前記出力端子と接続されて、前記出力寄生シャント・インピーダンスを低減する出力電気部材（６７）を形成する段階と、
相互結合を低減するために、前記入力電気部材および前記出力電気部材との間に層間格子状接地壁（７０）を配置する段階とを備え、
前記各フィルタ・セクションの前記電圧可変コンデンサおよび前記誘導コイルと、前記出力電気部材および前記入力電気部材とは、結合された表面弾性波共振器の周りに配置され、
前記出力電気部材および前記入力電気部材は、前記層間格子状接地壁を介して隣接配置されることを特徴とする方法。
【請求項６】
改良されたＩ／Ｏ整合を有する集積フィルタ回路であって、
入力端子（６６）において入力インピーダンスを、出力端子（６８）において出力インピーダンスを有する集積フィルタ（５０）であって、複数のフィルタ・セクション（５２〜５５）を含み、前記複数のフィルタ・セクションの各々は、表面弾性波共振器（５６），電圧可変コンデンサ（５７），および多層セラミック内に形成された誘導コイル（５８）を含み、複数の前記フィルタ・セクションの複数の前記表面弾性波共振器は互いに結合される、前記集積フィルタと、
前記入力端子と接続される電源インピーダンスを有する入力回路と、
前記出力端子と接続される負荷インピーダンスを有する出力回路と、
前記入力端子と接続されて、前記入力回路の前記電源インピーダンスを、前記入力端子における前記集積フィルタの前記入力インピーダンスと整合させる入力電気部材（６５）と、
前記出力端子と接続されて、前記出力回路の前記負荷インピーダンスを、前記出力端子における前記集積フィルタの前記出力インピーダンスと整合させる出力電気部材（６７）と、
前記入力電気部材および前記出力電気部材との間に配置されて、相互結合を低減する層間格子状接地壁（７０）とを備え、
前記各フィルタ・セクションの前記電圧可変コンデンサおよび前記誘導コイルと、前記出力電気部材および前記入力電気部材とは、前記結合された表面弾性波共振器の周りに配置され、
前記出力電気部材および前記入力電気部材は、前記層間格子状接地壁を介して隣接配置されることを特徴とする集積フィルタ回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は超小型集積回路に関し、さらに詳しくは集積フィルタに関する。
【０００２】
【従来の技術】
周波数選択フィルタは、３つの重要な機能、すなわち、所望の周波数で電気信号を伝える，他の周波数を排除する，および電源インピーダンスと負荷インピーダンスの両方を整合させる役割を果たす。集積による小型化が進んでいる現在の動向は、フィルタ整合回路の設計では問題となっていて、この設計では寄生シャント・キャパシタンス（parasitic shunt capacitance）によって、フィルタがそのソースおよび負荷と整合されるのを妨げられるほか、フィルタの阻止帯域分離設計においても問題となっており、フィルタの入出力（Ｉ／Ｏ）セクション間の結合が、フィルタの阻止帯域排除性能を損なわせている。
【０００３】
従来のフィルタ設計では、寄生シャント・キャパシタンスが小さく、それが整合回路の性能に与える影響もごく軽微である。また、従来のフィルタ設計では、フィルタ入出力セクション間の結合は、これらの２セクションを物理的に分離することによって低減され、フィルタの阻止帯域排除性能への影響を軽微にすることができる。しかしながら、回路設計が、多層セラミック集積回路（ＭＣＩＣ）または多層プリント回路板（ＭＰＣＢ）および高密度相互接続（ＨＤＩ）などの高度な集積回路に向かうにつれ、寄生シャント・キャパシタンスが、整合回路の性能に悪影響を与えている。これは、近代的な集積フィルタ設計においては、比較的新しく、かつ難しい問題であり、フィルタ素子間の間隔を広げ、グランド・プレーンを使用する先行技術の方式は、集積フィルタの設計において実行可能な解決策ではない。
【０００４】
【発明が解決しようとする課題】
そのため、これらの問題を克服し、かつ装置が安価で、設置および使用が容易な装置および製造方法を提供することが極めて望ましい。
【０００５】
【実施例】
ここで図面、特に図１を見ると、本発明による改良型の入出力（Ｉ／Ｏ）整合を有する集積フィルタ回路１０の回路図が示される。回路１０は、入力寄生シャント・インピーダンス（図示せず）を有する入力端子１２と、出力寄生シャント・インピーダンス（図示せず）を有する出力端子１３を有する集積フィルタ１１を含む。集積フィルタ１１は、多層セラミック集積回路（ＭＣＩＣ），多層プリント回路板（ＭＰＣＢ）および高密度相互接続（ＨＤＩ）などの技術により構築されるような近代的な高集積フィルタの任意のものであり、入力と出力の寄生シャント・インピーダンスは固有のものであり、整合回路の性能に悪影響を与える。当業者には理解されるように、入力および出力の寄生シャント・インピーダンスは一般に、分散型シャント・キャパシタンスであるが、静電容量，インダクタンス，抵抗，またはその３つの組合せのいずれかにすることができ、特定の端子において、集中部材または離散部材の外観をとる。さらに、集積フィルタ１１は、便宜上、この具体的な実施例では、単純なブロックとして示される。
【０００６】
入力回路１４は、便宜上ブロック形状で示され、入力端子１３と結合される。入力回路１４は、特定のインピーダンスを有し、以後、これを電源インピーダンスという。また、出力回路１５も、便宜上ブロック形状で示され、出力端子１３と結合される。出力回路１５は、特定のインピーダンスを有し、以後、これを負荷インピーダンスという。フィルタ回路１０の入力および出力の寄生シャント・インピーダンスは、フィルタの入力および出力インピーダンスに影響を与える。当業者には理解されるように、入力回路１４，フィルタ回路１０および出力回路１５は、入力回路１４の電源インピーダンスが、フィルタ回路１０の入力インピーダンスと整合し、かつ、フィルタ回路１０の出力インピーダンスが、出力回路１５の負荷インピーダンスと整合するときに、最も効率良く動作する。しかしながら、フィルタ回路１０が、多層セラミック集積回路（ＭＣＩＣ），多層プリント回路板（ＭＰＣＢ）および高密度相互接続（ＨＤＩ）などの技術によって作成されるほとんどの例では、入力および出力インピーダンスは、入力および出力の寄生シャント・インピーダンスによって実質的に変化する。
【０００７】
入力電気部材は、この具体的実施例では誘導コイル１７であり、１つの端部が、フィルタ１１の入力端子１２と接続されており、もう１つの端部は、接地など、共通電位に接続される。誘導コイル１７は基本的に、入力寄生シャント・インピーダンスと並列に接続されて、入力寄生シャント・インピーダンスを低減する。同様に、出力電気部材は、この具体的実施例では、誘導コイル１９であり、１つの端部が、フィルタ１１の出力端子１３と接続され、もう１つの端部は、接地など、共通電位と接続される。誘導コイル１９は基本的に、出力寄生シャント・インピーダンスと並列に接続されて、出力寄生シャント・インピーダンスを低減する。理解いただけるように、誘導コイル１７, １９は、入力寄生シャント・キャパシタンスを低減または取り消すのに最も効率が良く、一般に、入力寄生シャント・インピーダンスが静電容量である集積フィルタ回路内で使用される。さらに、入力および出力誘導コイル１７,１９は、例えば、多層セラミック集積回路（ＭＣＩＣ），多層プリント回路板（ＭＰＣＢ）および高密度相互接続（ＨＤＩ）などの中に形成される集積誘導コイルとして、集積フィルタ回路１０に集積されるのに便利である。
【０００８】
ここで図２を見ると、本発明によりＩ／Ｏ整合が改良された集積フィルタ回路２０の回路図が示される。回路２０は、集積フィルタ２１を含み、このフィルタは、入力寄生シャント・インピーダンス（図示せず）を持つ入力端子２２と、出力寄生シャント・インピーダンス（図示せず）を持つ出力端子２３とを有する。上記の説明のように、集積フィルタ２１は、任意の近代的な高集積フィルタであり、入力および出力寄生シャント・インピーダンスは固有のものであり、整合回路の性能に悪影響を及ぼし、入力および出力寄生シャント・インピーダンスは静電容量，インダクタンス，抵抗，またはその３つの任意の組み合わせのいずれかであり、特定の端子において、集中部材または離散部材としての外観をとる。また、集積フィルタ２１は、入力回路２４および出力回路２５とともに、この具体的実施例では、便宜上、単純なブロックとして示される。
【０００９】
入力電気部材は、この具体的実施例では、伝送路要素２７であり、１つの端部が、フィルタ２１の入力端子２２と接続されており、もう１つの端部が、接地など、共通電位と接続される。伝送路要素２７は基本的に、入力寄生シャント・インピーダンスと並列に接続されて、入力寄生シャント・インピーダンスを低減する。同様に、出力電気部材は、この具体的実施例では伝送路要素２９であり、１つの端部が、フィルタ２１の出力端子２３と接続されており、もう１つの端部が、接地など、共通電位と接続される。伝送路要素２９は基本的に、出力寄生シャント・インピーダンスと並列に接続されて、出力寄生シャント・インピーダンスを低減する。
【００１０】
理解頂けるように、伝送路要素２７，２９は、誘導性または容量性インピーダンスを生じて、入力寄生シャント・インダクタンスおよび／またはキャパシタンスを低減または取り消す長さを有するように具体的に設計でき、一般に、入力寄生シャント・インピーダンスが、静電容量またはインダクタンスである集積フィルタ回路で使用される。さらに、入力および出力伝送路要素２７，２９は、例えば、多層セラミック集積回路（ＭＣＩＣ），多層プリント回路板（ＭＰＣＢ）および高密度相互接続（ＨＤＩ）などの中に形成することによって、集積フィルタ回路２０の中に集積されるのに便利である。
【００１１】
ここで図３を見ると、本発明による改良されたＩ／Ｏ整合を有する集積フィルタ回路３０の回路図が示される。回路３０は、集積フィルタ３１を含み、このフィルタは、入力寄生シャント・インピーダンス（図示せず）を持つ入力端子３２と、出力寄生シャント・インピーダンス（図示せず）を持つ出力端子３３を有する。上記の説明のように、集積フィルタ３１は、任意の近代的な高集積フィルタであり、入力および出力寄生シャント・インピーダンスは固有のものであり、整合回路の性能に悪影響を及ぼし、入力および出力寄生シャント・インピーダンスは静電容量，インダクタンス，抵抗，またはその３つの任意の組み合わせのいずれかであり、特定の端子において、集中部材または離散部材としての外観をとる。また、集積フィルタ３１は、入力回路３４および出力回路３５とともに、この具体的実施例では、便宜上、単純なブロックとして示される。
【００１２】
入力電気部材は、この具体的実施例では、可変容量３６と誘導コイル３７とを含む並列同調回路であり、１つの端部は、フィルタ３１の入力端子３２と接続されており、もう１つの端部は、接地など、共通電位と接続される。並列同調回路は基本的に、入力寄生シャント・インピーダンスと並列に接続されて、入力寄生シャント・インピーダンスを低減する。同様に、出力電気部材は、この具体的実施例では、可変容量３８と誘導コイル３９とを含む並列同調回路であり、１つの端部が、フィルタ３１の出力端子３３と接続され、もう１つの端部が、接地など、共通電位と接続される。並列同調回路は基本的に、出力寄生シャント・インピーダンスと並列に接続されて、出力寄生シャント・インピーダンスを低減する。
【００１３】
図４を参照して、本発明によるＩ／Ｏ整合が改良された集積フィルタ回路４０の回路図が示される。回路４０は、集積フィルタ４１を含み、入力寄生シャント・インピーダンス（図示せず）を持つ入力端子４２と、出力寄生シャント・インピーダンス（図示せず）を持つ出力端子４３とを有する。入力電気部材は、この具体的実施例では、直列同調回路であり、可変容量４６と誘導コイル４７とを含み、１つの端部が、フィルタ４１の入力端子４２と接続され、もう１つの端部が、接地など、共通電位と接続される。同様に、出力電気部材は、この具体的実施例では、可変容量４８と誘導コイル４９とを含む直列同調回路であり、１つの端部が、フィルタ４１の出力端子４３と接続され、もう１つの端部は、接地など、共通電位と接続される。入力および出力の直列同調回路は基本的に、それぞれ、入力および出力寄生シャント・インピーダンスと並列に接続されて、出力寄生シャント・インピーダンスを低減する。
【００１４】
ここで、入力および出力の並列同調回路と直列同調回路は、静電容量と誘導コイルの一方または両方を変化させることによって、同調させることができることに注意されたい。しかしながら、バラクタまたは電圧可変コンデンサ（ＶＶＣ）などの電子装置は、可変コンデンサとして使用でき、しかも回路に集積しやすいので、可変コンデンサを使用することが望ましい。また、バラクタまたはＶＶＣは、単に適切な電圧を印加することによって、同調または変化させることができる。一般に、並列同調回路と直列同調回路は、誘導性，容量性および／または抵抗性を問わず、入力および出力寄生シャント・インピーダンスを低減するように同調でき、そのため、設計により柔軟性を提供し、性能の向上に導く。
【００１５】
ここで図５を見ると、本発明により、多層セラミック集積回路（ＭＣＩＣ）内に実装された送受切換器のチューナブル送信集積フィルタ回路５０の回路図が示される。フィルタ回路５０は、集積フィルタ（全体に５１と番号を付される）を含み、これは、直列に接続された４つのセクション５２，５３，５４，５５を含む。５２から５５までの各セクションは、表面弾性波（ＳＡＷ）共振器５６，電圧可変コンデンサ５７，および多層セラミック内に形成された誘導コイル５８を含む。集積フィルタ５１は、性能，寸法，費用上の考慮要件のため、ＭＣＩＣ内に実装される。しかしながら、小型の実装のため、フィルタの隣接しあうセクションの入出力間の結合が避けられず、この結合は、容量結合，誘導結合の一方または両方の可能性がある。さらに、フィルタ５１の阻止帯域排除は、例えば、０．１ｐＦ（静電容量）および１．０ｎＨ（インダクタンス）のごくわずかな結合の場合でも、大きな痛手を受ける。
【００１６】
この具体例では、ＳＡＷ共振器５６は、静電容量６１，６２，６３と、容量結合される。浮遊容量（stray capacitance）または寄生容量は、６０から６４として発生する可能性があり、これらは集中部材として示される。一般に、セクション間の寄生容量６１，６２，６３は、集積フィルタ５１の設計に組み入れることができるが、入力寄生容量６０と出力寄生容量６４は、設計に組み入れることができない。入力寄生容量６０と出力寄生容量６４は、それぞれ約０．５ｐFであり、その結果、集積フィルタ５１の反射減衰量（return loss）は、通過帯域の初めに、わずか７ｄＢとなる。
【００１７】
入力電気部材６５は、この具体的実施例では、誘導コイルであるが、誘導コイル，伝送路の１セクション，直列同調回路および並列同調回路のうち任意の１つとすることができ、１つの端部は、フィルタ回路５０の入力端子６６と接続され、もう１つの端部は、接地など、共通電位に接続される。同様に、出力電気部材６７は、この具体的実施例では、誘導コイルであるが、誘導コイル，伝送路の１セクション，直列同調回路および並列同調コイルのうち任意の１つとすることができ、１つの端部は、フィルタ回路５０の出力端子６８と接続され、もう１つの端部は、接地など、共通電位と接続される。入力および出力電気部材６５，６７は、入力および出力寄生シャント・キャパシタンス６０，６４とそれぞれ並列に接続されて、入力および出力寄生シャント・キャパシタンスを低減する。入力および出力電気部材６５，６７を組み込む結果、フィルタ回路５０の反射減衰量は、通過帯域内で少なくとも１６ｄＢに向上される。ここで、必要な場合、上記のものと同様の追加電気部材が、寄生シャント・キャパシタンス（または他の寄生シャント・要素）を低減するのに使用できることに注意されたい。
【００１８】
ここで図６を見ると、図５のチューナブル送信集積フィルタ回路の配置が示される。理解しやすくするための便宜上、同様の部材には、同様の番号が付される。特に、入力および出力電気部材６５，６７は、この具体的実施例では、入力および出力誘導コイルであり、許容可能な距離、すなわち、ＭＣＩＣパッケージの幅だけ、物理的に分離できることに注意されたい。しかしながら、物理的分離によって達成できる減結合の量は極めて限られ、その結果、集積回路の実装に失敗したり、または不適切な減結合を生じるおそれがある。例えば、図６に示される最大許容物理分離でも依然、入力電気部材６５と出力電気部材６７との間の結合をもたらし、その結果、フィルタ回路５０の阻止帯域排除がわずか２６ｄＢとなり、これは決して許容できない値である。
【００１９】
ここで図７を見ると、本発明による図５のチューナブル送信集積フィルタ回路の配置が示される。理解しやすくするための便宜上、ここでも同様の部材には同様の番号が付される。特に、この具体的実施例の入力電気部材６５と出力電気部材６７は、入力および出力誘導コイルであり、これらは以後それぞれ６５，６７と番号が付されることに注意されたい。２つの異なる方法および装置が、図７の構造において使用され、入力誘導コイル６５と出力誘導コイル６７の間で必要な減結合量を提供する。これらの２つの方法と装置は、理解しやすくするための便宜上、別途に説明されるが、各用途において、必要に応じて、別個にまたは一緒に使用できることを理解されたい。
【００２０】
第１の方法において、入力および出力誘導コイル６５，６７は、強めあう結合または弱めあう結合を生じるように配置できることを理解されたい。ついで磁気的に結合されたコイルの間隔が調整されると、これにより容量結合が調整されて、入力誘導コイル６５と出力誘導コイル６７の間の仮想接地の最終結果を有する形で、阻止帯域周波数における誘導結合を取り消す。この調整は、コイルの間隔を物理的に設定するのとは実質的に異なり、いかなる種類の結合も低減して、その結果、コイルの間隔が実質的に近づけられる。この方法を用いることにより、大幅に改良された阻止帯域性能が得られる。
【００２１】
第２の方法および装置（特に図７に示される）において、入力誘導コイル６５と出力誘導コイル６７は、互いに実質的に隣接して配置され、格子状（gridded）接地壁７０が、その間に配置される。格子状接地壁７０は、ＭＣＩＣパッケージ内に形成され、接地などの共通電位に付着されて、入力誘導コイル６５と出力誘導コイル６７の間の電磁結合を実質的に停止する。図８に示されるように、プリント金属トレース（trace）７１，７２，７３，７４などが、ＭＣＩＣまたはＭＰＣＢの各層の上に形成され、バイア７５が、相互接続として形成される。そのため、プリント金属トレース７１，７２，７３，７４などのうち少なくとも１つは接地に直接接続され、バイア７５は、残りのプリント金属トレースのすべてを接地に接続する。トレースと、バイアまたはポストは、グリッドまたは格子状壁を設け、これは、電磁結合を停止するように特に設計される。例えば、格子状壁内の開口部は、動作周波数の波長の約１／２０以下である。図７に示される実施例では、例えば、入力誘導コイル６５と出力誘導コイル６７が、図６の場合よりも大幅に近接して配置されているにもかかわらず、４６ｄＢの阻止帯域排除性能が達成された。
【００２２】
このため、Ｉ／Ｏ整合が改良された集積フィルタ回路が開示された。集積フィルタ回路は、寄生シャント・インピーダンスを取り消して、フィルタ性能が大幅に向上するようにさせる電気部材を含む。さらに、フィルタの入力セクションと出力セクションとの間の結合は、フィルタの阻止帯域排除性能を損なわせる。２つの異なる方法と装置が、フィルタの阻止帯域分離を改善するために記載され、その方法と装置は、フィルタのＩ／Ｏセクションを、格子状接地壁によって電気的に分離する段階、またはＩ／Ｏセクション間の結合を電磁気的に取り消す段階を含む。個々の用途では、両方の限定的な実施例を提供することも可能、または便利であることがある。
【００２３】
これまで、本発明の具体的な実施例を示して説明してきたが、さらなる変形および改良も当業者は考えつこう。そのため、本発明は、ここに示される特定の形態に限定されないことを理解されたい。また、添付請求の範囲内に、本発明の意図および範囲を逸脱しないすべての変形が包含されることを意図する。
【図面の簡単な説明】
【図１】  本発明による種々の集積回路の回路図である。
【図２】  本発明による種々の集積回路の回路図である。
【図３】  本発明による種々の集積回路の回路図である。
【図４】  本発明による種々の集積回路の回路図である。
【図５】  本発明による多層セラミック集積回路（ＭＣＩＣ）内に実装された、送受切換器のチューナブル送信集積フィルタ回路の回路図である。
【図６】  ＭＣＩＣパッケージ内での許容可能な距離だけ分離された入出力コイルを有する図５のチューナブル送信集積フィルタ回路の配置を上面図で示す。
【図７】  本発明により分離された入出力コイルを有する図５のチューナブル送信集積フィルタ回路の配置を上面図で示す。
【図８】  本発明による格子状接地壁の拡大等角図である。
【符号の説明】
１０，２０，３０，４０  集積フィルタ回路
１１，２１，３１，４１  集積フィルタ
１２，２２，３２，４２  入力端子
１３，２３，３３，４３  出力端子
１４，２４，３４，４４  入力回路
１５，２５，３５，４５  出力回路
１７, １９  誘導コイル
２７，２９  伝送路要素
３７，３９，４７，４９  コイル
３６，３８，４６，４８  可変容量
【図１】
0004700184.tif 000002
【図２】
0004700184.tif 000003
【図３】
0004700184.tif 000004
【図４】
0004700184.tif 000005
【図５】
0004700184.tif 000006
【図６】
0004700184.tif 000007
【図７】
0004700184.tif 000008
【図８】
0004700184.tif 000009