(57)【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との各交差に対応して配置された複数の画素電極を備え、選択された走査線に対応する画素電極に対して水平走査期間ごとに極性反転された画像信号が前記データ線を介して供給される電気光学装置を駆動する回路において、
前記走査線を選択するための走査信号を各々が出力する複数の単位回路を有する走査信号出力回路と、
前記複数の単位回路のうち第１グループに属する単位回路の各々に対して第１の転送パルスを順次に出力する一方、前記第１グループとは異なる第２グループに属する単位回路の各々に対して前記第１の転送パルスと同相の第２の転送パルスを順次に出力する転送パルス出力回路と、
前記画像信号の極性反転に同期して水平走査期間ごとにアクティブレベル／非アクティブレベルのレベル反転が発生する第１のイネーブル信号を、前記第１グループに属する各単位回路に供給するための第１のイネーブル信号線と、
前記第１のイネーブル信号線と略等しい静電容量を有し、前記第１のイネーブル信号が非アクティブレベルとなる各期間の一部においてアクティブレベルとなる第２のイネーブル信号を、前記第２グループに属する各単位回路に供給するための第２のイネーブル信号線とを具備し、
前記第１グループに属する各単位回路は、前記第１の転送パルスが供給されている期間のうち前記第１のイネーブル信号がアクティブレベルとなる期間においてアクティブレベルとなる走査信号を出力し、前記第２グループに属する各単位回路は、前記第２の転送パルスが供給されている期間のうち前記第２のイネーブル信号がアクティブレベルとなる期間においてアクティブレベルとなる走査信号を出力し、
前記複数の走査線は、隣り合う一群の走査線からなる第１および第２の走査線群を含み、前記第１グループに属する前記単位回路は前記第１の走査線群の走査線に前記走査信号を出力し、前記第２グループに属する前記単位回路は前記第２の走査線群の走査線に前記走査信号を出力する
ことを特徴とする電気光学装置の駆動回路。
【請求項２】
前記第１のイネーブル信号線および前記第２のイネーブル信号線の各々は、前記複数の単位回路のうちその配列の一端に位置する単位回路から他端に位置する単位回路まで当該複数の単位回路に沿って延在する部分を有し、かつ、前記第１のイネーブル信号線と前記第２のイネーブル信号線とは配線長が略等しい
ことを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記第１のイネーブル信号線に一端が接続された第１の容量素子と、前記第２のイネーブル信号線に一端が接続された第２の容量素子とを具備し、前記第１の容量素子および前記第２の容量素子の各々の静電容量は、前記第１のイネーブル信号線の静電容量と前記第２のイネーブル信号線の静電容量とが略等しくなるように選定されている
ことを特徴とする請求項１に記載の駆動回路。
【請求項４】
前記第１のイネーブル信号線および前記第２のイネーブル信号線の一方に一端が接続された容量素子を具備し、前記容量素子の静電容量は、前記第１のイネーブル信号線の静電容量と前記第２のイネーブル信号線の静電容量とが略等しくなるように選定されている
ことを特徴とする請求項１に記載の駆動回路。
【請求項５】
前記転送パルス出力回路および前記走査信号出力回路を備える第１の走査線駆動回路と、前記第１の走査線駆動回路と共通の構成を有するとともに前記複数の走査線に対して前記第１の走査線駆動回路とは反対側に配置された第２の走査線駆動回路とを含み、前記第１のイネーブル信号線および前記第２のイネーブル信号線の各々は、前記第１の走査線駆動回路に含まれる複数の単位回路の配列方向に沿って延在する第１の部分と、前記第２の走査線駆動回路に含まれる複数の単位回路の配列方向に沿って延在する第２の部分と、前記第１の部分と前記第２の部分とを連結する連結部分とを連設してなり、かつ、前記第１のイネーブル信号線と前記第２のイネーブル信号線とは配線長が略等しい
ことを特徴とする請求項１に記載の駆動回路。
【請求項６】
前記複数の単位回路は、その配列の中央部を境界として一方の側に配置された各単位回路が前記第１グループに区分されるとともに他方の側に配置された各単位回路が前記第２グループに区分され、
前記第１のイネーブル信号線は、前記境界の近傍から前記一方の側に延在して前記第１グループの各単位回路に接続される一方、前記第２のイネーブル信号線は、前記境界の近傍から前記他方の側に延在して前記第２グループの単位回路に接続され、かつ、前記第１のイネーブル信号線と前記第２のイネーブル信号線とは配線長が略等しい
ことを特徴とする請求項１に記載の駆動回路。
【請求項７】
入力信号に基づいて前記第１のイネーブル信号を出力する第１の出力回路と、
入力信号に基づいて前記第２のイネーブル信号を出力する第２の出力回路とを備え、
前記第１のイネーブル信号線は前記第１の出力回路に接続される一方、前記第２のイネーブル信号線は前記第２の出力回路に接続され、前記第１のイネーブル信号線と前記第２のイネーブル信号線とは、前記各出力回路に接続された端部から他端までの配線長が略等しい
ことを特徴とする請求項１に記載の駆動回路。
【請求項８】
前記第１のイネーブル信号線および前記第２のイネーブル信号線の各々の配線幅は、前記第１のイネーブル信号線の静電容量と前記第２のイネーブル信号線の静電容量とが略等しくなるように選定されている
ことを特徴とする請求項１に記載の駆動回路。
【請求項９】
前記第１のイネーブル信号線と前記第２のイネーブル信号線とは抵抗値が略等しい
ことを特徴とする請求項１に記載の駆動回路。
【請求項１０】
複数の走査線と複数のデータ線との各交差に対応して配置された複数の画素電極を備え、選択された走査線に対応する画素電極に対して水平走査期間ごとに極性反転された画像信号が前記データ線を介して供給される電気光学装置を駆動する回路において、
前記走査線を選択するための走査信号を各々が出力する複数の単位回路を有する走査信号出力回路と、
前記複数の単位回路のうち第１グループに属する単位回路の各々に対して第１の転送パルスを順次に出力する一方、前記第１グループとは異なる第２グループに属する単位回路の各々に対して前記第１の転送パルスと同相の第２の転送パルスを順次に出力する転送パルス出力回路と、
前記画像信号の極性反転に同期して水平走査期間ごとにアクティブレベル／非アクティブレベルのレベル反転が発生する第１のイネーブル信号を、前記第１グループに属する各単位回路に供給するための第１のイネーブル信号線と、
前記第１のイネーブル信号線と略等しい抵抗値を有し、前記第１のイネーブル信号が非アクティブレベルとなる期間の一部においてアクティブレベルとなる第２のイネーブル信号を、前記第２グループに属する各単位回路に供給するための第２のイネーブル信号線とを具備し、
前記第１グループに属する各単位回路は、前記第１の転送パルスが供給されている期間のうち前記第１のイネーブル信号がアクティブレベルとなる期間においてアクティブレベルとなる走査信号を出力し、前記第２グループに属する各単位回路は、前記第２の転送パルスが供給されている期間のうち前記第２のイネーブル信号がアクティブレベルとなる期間においてアクティブレベルとなる走査信号を出力し、
前記複数の走査線は、隣り合う一群の走査線からなる第１および第２の走査線群を含み、前記第１グループに属する前記単位回路は前記第１の走査線群の走査線に前記走査信号を出力し、前記第２グループに属する前記単位回路は前記第２の走査線群の走査線に前記走査信号を出力する
ことを特徴とする電気光学装置の駆動回路。
【請求項１１】
前記第１のイネーブル信号線および前記第２のイネーブル信号線の各々の配線幅および配線長は、前記第１のイネーブル信号線の抵抗値と前記第２のイネーブル信号線の抵抗値とが略等しくなるように選定されている
ことを特徴とする請求項９または１０に記載の駆動回路。
【請求項１２】
前記第１のイネーブル信号線および前記第２のイネーブル信号線のうち少なくとも一部を構成する導電性材料は、前記第１のイネーブル信号線および前記第２のイネーブル信号線の抵抗値が略等しくなるように選定されている
ことを特徴とする請求項９または１０に記載の駆動回路。
【請求項１３】
複数の走査線と、
前記走査線と交差する複数のデータ線と、
前記複数の走査線と前記複数のデータ線との各交差に対応して配置された複数の画素電極と、
請求項１から１２の何れかに記載の駆動回路を有する走査線駆動回路と、
前記走査線駆動回路によって選択された走査線に対応する画素電極に対して前記水平走査期間ごとに極性反転される画像信号を前記各データ線から供給するデータ線駆動回路と
を具備する電気光学装置。
【請求項１４】
請求項１３に記載の電気光学装置を表示装置として備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶などの電気光学物質を用いて種々の画像を表示する技術に関する。
【背景技術】
【０００２】
電気光学物質に印加される電圧の極性を交互に反転させる駆動方式（いわゆる交流駆動
方式）が、特に電気光学物質として液晶を用いた電気光学装置において広く採用されてい
る。この交流駆動方式には、垂直走査期間ごとに極性を反転させるフレーム反転方式、共
通の走査線に接続された１行分の画素ごと（あるいは共通のデータ線に接続された１列分
の画素ごと）に極性を反転させるライン反転方式、行方向および列方向に隣接する画素ご
とに極性を反転させるドット反転方式がある。このうちライン反転方式やドット反転方式
においては、相互に隣接する画素電極の各々に逆極性の電位が印加されるから、これらの
画素電極間に横電界が発生して液晶の配向方向に影響を与え（ディスクリネーション）、
ひいては光抜けなど表示品位の低下が引き起こされる可能性がある。これに対し、フレー
ム反転方式によれば各画素電極間に横電界は発生しないから、ディスクリネーションに起
因した表示品位の低下が抑制されるという利点がある。
【０００３】
しかしながら、フレーム反転方式においては、例えば表示領域の上部から下部に向けて
各走査線を選択する構成とした場合に、表示領域の上部と下部とで表示品位が不均一にな
るという問題が生じ得る。詳述すると以下の通りである。フレーム反転方式においては、
データ線を介して画素電極に供給されて当該画素電極に保持される画像信号の極性がフレ
ームごとに反転される。したがって、表示領域の上部にある画素電極においては、ある極
性の画像信号が保持されてから次のフレームに切り替わるまでの期間にわたり（すなわち
画素電極が画像信号を保持する期間のほとんどにわたり）、当該画素電極に保持された画
像信号と同極性の画像信号がデータ線に印加される。これに対し、表示領域の下部にある
画素電極においては、ある極性の画像信号が保持された直後にフレームが切り替わってデ
ータ線に印加される画像信号の極性が反転されるから、画素電極が画像信号を保持する期
間のほとんどにわたって当該画像信号とは逆極性の画像信号がデータ線に印加されること
となる。このように、フレーム反転方式においては、各画素電極に印加される電圧と各デ
ータ線に印加される電圧との差異が表示領域の上部にある画素電極と下部にある画素電極
とで相違し、この相違に起因して表示ムラが引き起こされるのである。
【０００４】
特許文献１には、この問題を解決するための駆動方式が開示されている。この駆動方式
においては、各水平走査期間が第１期間と第２期間とに区分され、第１期間においては、
走査線を選択したうえでデータ線を介して各画素電極に画像信号が供給される一方、第２
期間においては、走査線を選択することなく各データ線に対して直前の第１期間における
画像信号とは逆極性の画像信号が供給される。この構成によれば、各画素電極への印加電
圧と各データ線に印加される電圧との差異を表示領域の上部と下部とで略等しくすること
ができるから表示ムラは回避される。
【特許文献１】特開平５−３１３６０８号（段落０００８、００２６および図４）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、この文献に開示された構成のもとでは、実際に画素電極に対して画像信
号を供給できる期間が水平走査期間の一部の期間である第１期間に限られるため、画素電
極に対して画像信号を充分に書き込むことができないという問題が生じ得る。本発明は、
このような事情に鑑みてなされたものであり、その目的は、横電界に起因した表示品位の
低下や表示領域の各部における表示品位の不均一性を抑制しつつ、画像信号の書き込み期
間を充分に確保することにある。
【課題を解決するための手段】
【０００６】
この課題を解決するために、本発明に係る電気光学装置の駆動回路は、複数の走査線と
複数のデータ線との各交差に対応して配置された複数の画素電極を備え、選択された走査
線に対応する画素電極に対して所定時間ごとに極性反転された画像信号がデータ線を介し
て供給される電気光学装置を駆動する回路において、走査線を選択するための走査信号を
各々が出力する複数の単位回路を有する走査信号出力回路と、複数の単位回路のうち第１
グループに属する単位回路の各々に対して第１の転送パルスを順次に出力する一方、第１
グループとは異なる第２グループに属する単位回路の各々に対して第１の転送パルスと同
相の第２の転送パルスを順次に出力する転送パルス出力回路と、画像信号の極性反転に同
期してアクティブレベル／非アクティブレベルのレベル反転が発生する第１のイネーブル
信号を、第１グループに属する各単位回路に供給するための第１のイネーブル信号線と、
第１のイネーブル信号線と略等しい静電容量を有し、第１のイネーブル信号が非アクティ
ブレベルとなる期間にアクティブレベルとなる第２のイネーブル信号を、第２グループに
属する各単位回路に供給するための第２のイネーブル信号線とを具備し、第１グループに
属する各単位回路は、第１の転送パルスが供給されている期間のうち第１のイネーブル信
号がアクティブレベルとなる期間においてアクティブレベルとなる走査信号を出力し、第
２グループに属する各単位回路は、第２の転送パルスが供給されている期間のうち第２の
イネーブル信号がアクティブレベルとなる期間においてアクティブレベルとなる走査信号
を出力することを特徴とする。
【０００７】
なお、本発明においては、第１のイネーブル信号線および第２のイネーブル信号線のみ
が構成要素として列挙されているが、その他のイネーブル信号線が設けられた構成を排除
する趣旨ではない。すなわち、３本以上のイネーブル信号線が設けられた構成においては
、これらのなかから選択された２本のイネーブル信号線がそれぞれ第１のイネーブル信号
線および第２のイネーブル信号線に相当する。したがって、複数の単位回路が３以上のグ
ループに区分されたうえでグループごとにイネーブル信号線が設けられた構成であっても
、これらのグループのうち２つのグループをそれぞれ本発明における第１グループおよび
第２グループとして捉えたうえで、第１グループに属する各単位回路に第１のイネーブル
信号を供給するための配線を第１のイネーブル信号線、第２グループに属する各単位回路
に第２のイネーブル信号を供給するための配線を第２のイネーブル信号線として把握すれ
ば本発明の範囲に含まれる。ただし、以下では説明の便宜のために、第１のイネーブル信
号線および第２のイネーブル信号線という２本のイネーブル信号線に特に着目して説明し
、これにより３本以上のイネーブル信号線が設けられた構成の説明も兼ねるものとする。
【０００８】
本発明においては、アクティブレベルとなる期間が相互に重複しない第１のイネーブル
信号および第２のイネーブル信号がそれぞれ第１グループおよび第２グループの各単位回
路に供給される一方、第１グループに属する各単位回路は、第１の転送パルスが供給され
ている期間のうち第１のイネーブル信号がアクティブレベルとなる期間においてアクティ
ブレベル（走査線を選択するレベル）となる走査信号を出力し、第２グループに属する各
単位回路は、第２の転送パルスが供給されている期間のうち第２のイネーブル信号がアク
ティブレベルとなる期間においてアクティブレベルとなる走査信号を出力する。したがっ
て、第１グループに属する単位回路に接続された各走査線と、第２グループに属する単位
回路に接続された各走査線とが、第１グループと第２グループとで交互に選択される。一
方、各データ線を介して画素電極に供給される画像信号は、ライン反転方式の場合と同様
に所定時間（例えば水平走査期間）ごとに極性が反転される。この構成によれば、複数の
画素電極が配列された表示領域は、ある極性の画像信号が書き込まれた画素電極の属する
領域とこれとは逆極性の画像信号が書き込まれた画素電極の属する領域とに区分され、各
々の領域が垂直走査方向に順次に移動していくこととなる。すなわち、ある広がりをもっ
た領域に属する複数の画素電極に対して同極性の画像信号が書き込まれるから、相互に隣
接する各走査線や各画素電極同士の間でライン反転方式やドット反転方式のように横電界
が発生する事態は抑えられる。その一方、データ線に供給される画像信号はライン反転方
式やドット反転方式のように所定時間ごとに極性が反転されるから、各画素電極に印加さ
れる電圧と各データ線に印加される電圧との差異が表示領域の上部と下部とで相違するこ
とはない。したがって、本発明によれば、フレーム反転方式のように表示領域の各部で表
示品位が不均一となる事態は回避される。さらに、本発明においては、直前に印加された
画像信号とは逆極性の画像信号を各データ線に供給する期間（すなわち特許文献１に開示
された「第２期間」）を、各画素電極に対して画像信号が書き込まれる期間とは別個に確
保する必要がないから、画像信号が書き込まれる期間を充分に確保することができる。
【０００９】
ところで、本発明における各単位回路はイネーブル信号（第１のイネーブル信号または
第２のイネーブル信号）に基づいて走査信号を生成する。そして、各走査線を各グループ
ごとに順番に選択するために、特定の方向に配列された複数の単位回路のうち第１グルー
プに属する各単位回路に第１のイネーブル信号線を介して第１のイネーブル信号が供給さ
れる一方、第２グループに属する各単位回路に第２のイネーブル信号線を介して第２のイ
ネーブル信号が供給される。この構成において、第１のイネーブル信号線と第２のイネー
ブル信号線とで電気的特性（特に、時定数を定める静電容量や抵抗値）が相違していると
、第１グループの各単位回路に入力される第１のイネーブル信号と第２グループの各単位
回路に入力される第２のイネーブル信号とで信号歪み（波形の鈍りや遅延）の程度が異な
る場合が生じ得る。この場合には、各単位回路から出力される走査信号の波形が第１グル
ープと第２グループとで異なり、この結果、表示領域のうち第１グループに対応した走査
線が属する領域と第２グループに対応した走査線が属する領域とで表示品位に相違が生じ
得る。このような表示の不均一性を解消するために、本発明においては、第１のイネーブ
ル信号線の静電容量と第２のイネーブル信号線の静電容量が略同一とされている。この構
成によれば、各イネーブル信号線においてイネーブル信号に信号歪みが生じたとしても、
その程度は第１のイネーブル信号線と第２のイネーブル信号線とで略均一化される。した
がって、本発明によれば、各イネーブル信号の信号歪みの相違に起因した表示品位の不均
一性を抑制することができる。
【００１０】
各イネーブル信号線の静電容量を均一化するための態様としては、例えば以下の各態様
が採用され得る。以下の各態様やこれらを適宜に組み合わせた態様によっても上述した効
果が得られる。
【００１１】
まず、第１のイネーブル信号線および第２のイネーブル信号線の各々が、複数の単位回
路のうちその配列の一端に位置する単位回路から他端に位置する単位回路まで当該複数の
単位回路に沿って延在する部分を有し、かつ、第１のイネーブル信号線の配線長と第２の
イネーブル信号線の配線長とが略等しくされた態様が採用され得る。この態様によれば、
各イネーブル信号線の端部を単位回路の配列方向の一方の側に集約させることができると
いう利点がある。なお、この態様の具体例は図４に示され、第１実施形態として後述され
る。
【００１２】
また、第１のイネーブル信号線に一端が接続された第１の容量素子と、第２のイネーブ
ル信号線に一端が接続された第２の容量素子とが設けられ、第１の容量素子および第２の
容量素子の各々の静電容量が、第１のイネーブル信号線の静電容量と第２のイネーブル信
号線の静電容量とが略等しくなるように選定された態様が採用され得る。この態様によれ
ば、容量素子の静電容量を適宜に選定することにより各イネーブル信号線の静電容量を精
度よく一致させることができる。なお、この態様の具体例は図７に示され、第１実施形態
の第１変形例として後述される。あるいは、第１のイネーブル信号線および第２のイネー
ブル信号線の一方に一端が接続された容量素子が設けられ、容量素子の静電容量が、第１
のイネーブル信号線の静電容量と第２のイネーブル信号線の静電容量とが略等しくなるよ
うに選定された態様も採用され得る。この態様によっても各イネーブル信号線の静電容量
を精度よく一致させることができ、加えて、双方のイネーブル信号に容量素子が設けられ
た構成と比較して構成の簡素化が図られる。なお、この態様の具体例は図８に示され、第
１実施形態の第１変形例として後述される。
【００１３】
さらに、転送パルス出力回路および走査信号出力回路を備える第１の走査線駆動回路と
、第１の走査線駆動回路と共通の構成を有するとともに複数の走査線に対して第１の走査
線駆動回路とは反対側に配置された第２の走査線駆動回路とを含む構成にあっては、第１
のイネーブル信号線および第２のイネーブル信号線の各々が、第１の走査線駆動回路に含
まれる複数の単位回路の配列方向に沿って延在する第１の部分（図９に示される部分５５
３に対応する）と、第２の走査線駆動回路に含まれる複数の単位回路の配列方向に沿って
延在する第２の部分（図９に示されある部分５５４に対応する）と、第１の部分と第２の
部分とを連結する連結部分（図９に示される部分５５５に対応する）とを連設してなり、
かつ、第１のイネーブル信号線と第２のイネーブル信号線とは配線長が略等しい態様が採
用され得る。このように走査線駆動回路が走査線の両側に設けられた態様によれば、走査
線の一方のみに走査線駆動回路が設けられた構成と比較して、走査信号の波形歪みや遅延
に起因した表示ムラが抑制される。この態様の具体例は図９に示され、第１実施形態の第
２変形例として後述される。
【００１４】
他の態様において、複数の単位回路は、その配列の中央部を境界として一方の側に配置
された各単位回路が第１グループに区分されるとともに他方の側に配置された各単位回路
が第２グループに区分され、第１のイネーブル信号線は、境界の近傍から一方の側に延在
して第１グループの各単位回路に接続される一方、第２のイネーブル信号線は、境界の近
傍から他方の側に延在して第２グループの単位回路に接続され、かつ、第１のイネーブル
信号線と第２のイネーブル信号線とは配線長が略等しい。この態様によれば、各イネーブ
ル信号線の配線長を簡易な構成により略一致させることができる。この態様の具体例は図
１０に示され、第１実施形態の第３変形例として後述される。
【００１５】
また、入力信号に基づいて第１のイネーブル信号を出力する第１の出力回路と、入力信
号に基づいて第２のイネーブル信号を出力する第２の出力回路とを備え、第１のイネーブ
ル信号線は第１の出力回路に接続される一方、第２のイネーブル信号線は第２の出力回路
に接続され、第１のイネーブル信号線と第２のイネーブル信号線とは、各出力回路に接続
された端部から他端までの配線長が略等しい態様も採用され得る。この態様において各イ
ネーブル信号線が形成される基板（実施形態における素子基板４１）上に各出力回路を配
置すれば、外部からイネーブル信号が入力される構成と比較して、各イネーブル信号の信
号歪みが抑制される。なお、この態様の具体例は図１１に示され、第１実施形態の第４変
形例として後述される。
【００１６】
さらに他の態様において、第１のイネーブル信号線および第２のイネーブル信号線の各
々の配線幅は、第１のイネーブル信号線の静電容量と第２のイネーブル信号線の静電容量
とが略等しくなるように選定される。この態様によれば、簡易な構成により各イネーブル
信号線の静電容量を略一致させることができる。この態様の具体例は第１実施形態の第５
変形例として後述される。
【００１７】
なお、これらの各態様によって各イネーブル信号線の静電容量を略一致させるのに加え
て、各イネーブル信号線の抵抗値が略一致された態様も望ましい。この態様によれば、第
１のイネーブル信号線の信号歪みの程度と第２のイネーブル信号線の信号歪みの程度とを
精度よく一致させることができるから、イネーブル信号の波形の相違に起因した表示ムラ
が有効に抑えられる。
【００１８】
上述した課題を解決するために、本発明に係る駆動回路は、複数の走査線と複数のデー
タ線との各交差に対応して配置された複数の画素電極を備え、選択された走査線に対応す
る画素電極に対して所定時間ごとに極性反転された画像信号がデータ線を介して供給され
る電気光学装置を駆動する回路において、走査線を選択するための走査信号を各々が出力
する複数の単位回路を有する走査信号出力回路と、複数の単位回路のうち第１グループに
属する単位回路の各々に対して第１の転送パルスを順次に出力する一方、第１グループと
は異なる第２グループに属する単位回路の各々に対して第１の転送パルスと同相の第２の
転送パルスを順次に出力する転送パルス出力回路と、画像信号の極性反転に同期してアク
ティブレベル／非アクティブレベルのレベル反転が発生する第１のイネーブル信号を、第
１グループに属する各単位回路に供給するための第１のイネーブル信号線と、第１のイネ
ーブル信号線と略等しい抵抗値を有し、第１のイネーブル信号が非アクティブレベルとな
る期間にアクティブレベルとなる第２のイネーブル信号を、第２グループに属する各単位
回路に供給するための第２のイネーブル信号線とを具備し、第１グループに属する各単位
回路は、第１の転送パルスが供給されている期間のうち第１のイネーブル信号がアクティ
ブレベルとなる期間においてアクティブレベルとなる走査信号を出力し、第２グループに
属する各単位回路は、第２の転送パルスが供給されている期間のうち第２のイネーブル信
号がアクティブレベルとなる期間においてアクティブレベルとなる走査信号を出力するこ
とを特徴とする。この構成の具体例は、第２実施形態として後述される。この構成によれ
ば、各イネーブル信号線の抵抗値が均一化されているから、各イネーブル信号に生じる波
形歪みの程度の相違に起因した表示ムラが抑制される。
【００１９】
具体的には、第１のイネーブル信号線および第２のイネーブル信号線の各々の配線幅お
よび配線長は、第１のイネーブル信号線の抵抗値と第２のイネーブル信号線の抵抗値とが
略等しくなるように選定される。この態様によれば、各イネーブル信号線の電気的特性を
簡易な構成によって均一化することができる。また、他の態様においては、第１のイネー
ブル信号線および第２のイネーブル信号線のうち少なくとも一部（実施形態における配線
抵抗調整部５８３）を構成する導電性材料が、第１のイネーブル信号線および第２のイネ
ーブル信号線の抵抗値が略等しくなるように選定される。この態様によれば、導電性材料
の種類や量を適宜に選定することにより、各イネーブル信号線の抵抗値を精度よく一致さ
せることができる。
【００２０】
本発明は、以上に説明した駆動回路を備えた電気光学装置としても特定される。すなわ
ち、この電気光学装置は、複数の走査線と、走査線と交差する複数のデータ線と、複数の
走査線と複数のデータ線との各交差に対応して配置された複数の画素電極と、本発明に係
る駆動回路を有する走査線駆動回路と、走査線駆動回路によって選択された走査線に対応
する画素電極に対して単位時間ごとに極性反転される画像信号を各データ線から供給する
データ線駆動回路とを具備する。この電気光学装置によれば、本発明に係る駆動回路につ
いて上述したのと同様の作用効果が得られる。なお、本発明に係る電気光学装置は、各種
の電子機器の表示装置として採用され得る。
【発明を実施するための最良の形態】
【００２１】
図面を参照しながら本発明の実施の形態を説明する。以下では、液晶を電気光学物質と
して用いた液晶装置に本発明が適用された形態を例示するが、本発明の適用され得る範囲
をこれに限定する趣旨ではない。また、以下に示す各図においては、各構成要素を図面上
で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜
に異ならせてある。
【００２２】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る液晶装置の電気的な構成を示すブロック図である
。同図に示されるように、液晶装置１００は、制御回路１と、画像処理回路２と、液晶パ
ネル４とを有する。このうち制御回路１は、液晶装置１００が搭載される電子機器のＣＰ
Ｕ（Central Processing Unit）など各種の上位装置から供給される制御信号（例えば、
垂直同期信号や水平同期信号）に基づいて、液晶装置１００の各部を制御するための信号
を生成する回路である。
【００２３】
画像処理回路２は、上位装置から供給される画像信号Ｖを液晶パネル４への供給に適し
た信号に処理するための回路である。さらに詳述すると、画像処理回路２は、上位装置か
ら供給される画像信号Ｖをデジタルからアナログに変換し、この画像信号Ｖの極性を適宜
に反転させるとともに電圧レベルを増幅して出力する。極性の反転とは、特定の電位（例
えば後述する対向電極４２１に印加されるコモン電位ＬＣcom）を基準として、画像信号
Ｖの極性を正極性および負極性の一方から他方に交互に切り替える処理である。本実施形
態においては、画像信号Ｖの極性が水平走査期間ごとに反転される場合を想定する。
【００２４】
一方、液晶パネル４は、面状に配列された複数の画素によって種々の画像を表示する機
器である。ここで、図２は、液晶パネル４の外観構成を示す斜視図であり、図３は図２に
おけるIII−III線からみた断面図である。これらの図に示されるように、液晶パネル４は
、略長方形の枠状に成型されたシール材４５を介して相互に対向するように配置された素
子基板４１と対向基板４２とを有する。電気光学物質たる液晶４６は、素子基板４１およ
び対向基板４２とシール材４５とによって囲まれた空間に封止されている。素子基板４１
のうち液晶４６と対向する板面上には、シール材４５のＸ方向に延びる一辺に沿ってデー
タ線駆動回路６が形成されている。一方、シール材４５のうちＹ方向に延在する２辺に沿
った領域にはそれぞれ走査線駆動回路５が形成されており、Ｘ方向に延在する走査線４１
１（図１参照）が両側から駆動されるようになっている。もっとも、走査線４１１に供給
される走査信号の遅延や歪みが問題にならないのであれば、ひとつの走査線駆動回路５の
みが配置された構成も採用され得る。また、素子基板４１のうちデータ線駆動回路６に近
接する縁辺４１ｂの近傍には複数の接続端子７が形成されている。上述した制御回路１や
画像処理回路２から出力された信号は、各接続端子７を介して液晶パネル４に入力される
。
【００２５】
図３に示されるように、対向基板４２のうち液晶４６と対向する板面上には、その略全
域にわたって対向電極４２１が設けられている。この対向電極４２１は、対向基板４２の
四隅のうち少なくとも１箇所に設けられた導通材（図示略）を介して素子基板４１の接続
端子７と電気的に接続される。対向電極４２１には接続端子７および導通材を介してコモ
ン電位ＬＣcomが印加される。
【００２６】
次に、図１を参照して、素子基板４１に設けられた各構成要素の電気的な構成を説明す
る。なお、図１においては、液晶パネル４のうち対向基板４２および対向電極４２１の図
示が省略されている。同図に示されるように、素子基板４１のうち画像の表示に供される
表示領域４１ａには、Ｘ方向（行方向）に延在して走査線駆動回路５に接続された２ｍ本
の走査線４１１と、Ｙ方向（列方向）に延在してデータ線駆動回路６に接続されたｎ本の
データ線４１２とが形成されている（ｍおよびｎは自然数）。複数の走査線４１１と複数
のデータ線４１２との各交差には画素電極４１３が設けられている。したがって、複数の
画素電極４１３は、Ｘ方向およびＹ方向にわたって２ｍ行×ｎ列のマトリクス状に配列す
る。図１ないし図３に示されるように、各画素電極４１３は液晶４６を挟んで対向電極４
２１と対向する略矩形状の電極である。この構成のもと、画素電極４１３と対向電極４２
１と両電極により挟まれた液晶４６とからなる液晶容量が表示画像の最小単位たる画素と
して機能する。各画素電極４１３は、走査線４１１とデータ線４１２とが交差する箇所に
設けられた薄膜トランジスタ（以下「ＴＦＴ（Thin Film Transistor）素子」という）４
１４に接続されている。具体的には、ＴＦＴ素子４１４のゲート電極が走査線４１１に接
続され、ソース電極がデータ線４１２に接続され、ドレイン電極が画素電極４１３に接続
されている。また、素子基板４１上には、液晶容量のリークを防止するための蓄積容量４
１６が画素ごとに形成されている。この蓄積容量４１６の一端は画素電極４１３に接続さ
れ、他端は一定の電位（ここではコモン電位ＬＣcomとする）が印加される容量線４１７
に接続されている。
【００２７】
走査線駆動回路５は、２ｍ本の走査線４１１の各々を順次に選択する回路である。さら
に詳述すると、走査線駆動回路５は、各走査線４１１に供給される走査信号Ｙ1、Ｙ2、…
、Ｙ2mの何れかを択一的にアクティブレベル（Ｈレベル）とする。走査信号Ｙj（ｊは１
≦ｊ≦２ｍを満たす自然数）がアクティブレベルに遷移すると、図１における上から数え
て第ｊ行目の走査線４１１が選択され、その走査線４１１に接続された１行分のＴＦＴ素
子４１４が一斉にオン状態となる。なお、走査線駆動回路５の詳細な構成や各走査線４１
１が選択される順番については後述する。一方、データ線駆動回路６は、各走査線４１１
が選択される水平走査期間ごとに、画像処理回路２から入力される画像信号Ｖをｎ本のデ
ータ線４１２に対して並列に出力する回路である。本実施形態におけるデータ線駆動回路
６は、画像処理回路２から供給される画像信号Ｖをｎ本のデータ線４１２の各々に対して
順次に出力する。もっとも、計ｎ本のデータ線４１２を複数本ごとに異なるグループに区
分しておき、これらのグループに属するデータ線４１２を単位として、画像処理回路２に
より相展開された画像信号Ｖが出力される構成も採用され得る。
【００２８】
次に、図４を参照して、走査線駆動回路５の具体的な構成を説明する。なお、図１に示
される２つの走査線駆動回路５は各構成要素がＹ軸に関して左右対称に配置されている点
を除いて同様の構成となっている。したがって、ここでは図１における左側の走査線駆動
回路５の構成のみを説明する。
【００２９】
同図に示されるように、走査線駆動回路５は、走査線４１１の総本数に相当する２ｍ個
の転送段を有するシフトレジスタ５１と、シフトレジスタ５１の後段に設けられた走査信
号出力回路５３とを有する。このうちシフトレジスタ５１は、制御回路１から供給される
転送開始パルスＤＹを、同じく制御回路１から供給されるシフトクロック信号ＣＬＹに同
期して順次にシフトし、２ｍ個の出力端子５１１の各々から転送パルスＹＳ1、ＹＳ2、…
、ＹＳ2mとして順次に出力する回路（本発明における「転送パルス出力回路」に相当する
）である。シフトクロック信号ＣＬＹは、垂直走査の基準となるクロック信号であり、図
５に示されるように、ひとつの水平走査期間（１Ｈ）の２倍の時間長に相当する周期を有
するクロック信号である。一方、転送開始パルスＤＹは、２ｍ本の総ての走査線４１１を
２回ずつ選択するための期間（以下「フレーム期間」という）Ｔf内の異なるタイミング
に立ち上がるパルスである。フレーム期間Ｔfは、ひとつの転送開始パルスＤＹが入力さ
れて第１段目の出力端子５１１から転送パルスＹＳ1が出力されてから、この転送開始パ
ルスＤＹが順次にシフトされて第２ｍ段目の出力端子５１１から転送パルスＹＳ2mが出力
され終わるまでの期間である。したがって、ひとつの転送開始パルスＤＹが順次にシフト
されて第２ｍ段目の出力端子５１１から転送パルスＹＳ2mが出力される前に別の転送開始
パルスＤＹがシフトレジスタ５１に入力されて各転送開始パルスＤＹが並行にシフトされ
ることとなる。本実施形態においては、フレーム期間Ｔfを時間軸上において２等分した
各期間の最初のタイミングにおいて転送開始パルスＤＹがシフトレジスタ５１に入力され
る。したがって、図５に示されるように、シフトレジスタ５１の２ｍ個の出力端子５１１
のうち第ｉ段目の出力端子と第（ｍ＋ｉ）段目の出力端子とから、相互に同相の転送パル
スＹＳiおよびＹＳm+iがそれぞれ同時に出力される。例えば、第１段目の出力端子５１１
と第（ｍ＋１）段目の出力端子５１１とからそれぞれ転送パルスＹＳ1およびＹＳm+1が出
力され、次に第２段目の出力端子５１１と第（ｍ＋２）段目の出力端子５１１とからそれ
ぞれ転送パルスＹＳ2およびＹＳm+2が出力されるといった具合である。
【００３０】
一方、走査信号出力回路５３は、シフトレジスタ５１から出力された転送パルスＹＳ1
、ＹＳ2、…、ＹＳ2mに基づいて走査信号Ｙ1、Ｙ2、…、Ｙ2mを出力する回路であり、各
出力端子５１１に対応してＹ方向に配列された２ｍ個の単位回路５３１を有する。これら
の単位回路５３１の各々は、シフトレジスタ５１の各出力端子５１１と各走査線４１１と
の間に介挿されている。各単位回路５３１は、シフトレジスタ５１のうち対応する出力端
子５１１に接続されたＮＡＮＤ回路５３１ａと、このＮＡＮＤ回路５３１ａの出力端子に
接続されたインバータ５３１ｂとを有する。第ｉ段目の単位回路５３１に含まれるインバ
ータ５３１ｂの出力端子には第ｉ行目の走査線４１１が接続されている。
【００３１】
ここで、２ｍ個の単位回路５３１は、第１段目の単位回路５３１から第ｍ段目の単位回
路５３１までの第１グループＧ1と、第（ｍ＋１）段目の単位回路５３１から第２ｍ段目
の単位回路５３１までの第２グループＧ2とに区分される。このうち第１グループＧ1に属
するｍ個の単位回路５３１の各々には、第１イネーブル信号線５５１ａを介してイネーブ
ル信号ＥＮＢ1が入力される。一方、第２グループＧ2に属するｍ個の単位回路５３１の各
々には、第２イネーブル信号線５５２ａを介してイネーブル信号ＥＮＢ2が入力される。
イネーブル信号ＥＮＢ1およびＥＮＢ2は、画像信号Ｖの極性反転に同期してレベル変動す
る信号である。図５に示されるように、本実施形態におけるイネーブル信号ＥＮＢ1およ
びＥＮＢ2は、ひとつの水平走査期間（１Ｈ）に相当する時間長よりも僅かに短い期間に
わたってアクティブレベル（Ｈレベル）を維持する。さらに、イネーブル信号ＥＮＢ1お
よびＥＮＢ2は、水平走査期間ごとに交互にアクティブレベルとなる。例えば、図５に示
されるように、フレーム期間Ｔfのうち第１番目の水平走査期間にイネーブル信号ＥＮＢ1
がアクティブレベルになる場合を想定すると、これに続く第２番目の水平走査期間にイネ
ーブル信号ＥＮＢ2がアクティブレベルとなり（イネーブル信号ＥＮＢ1は非アクティブレ
ベル）、第３番目の水平走査期間にイネーブル信号ＥＮＢ1がアクティブレベルとなる（
イネーブル信号ＥＮＢ2は非アクティブレベル）。このように、イネーブル信号ＥＮＢ1が
アクティブレベルとなる期間とイネーブル信号ＥＮＢ2がアクティブレベルとなる期間と
は重複しない。なお、以下では、イネーブル信号ＥＮＢ1とイネーブル信号ＥＮＢ2とを特
に区別する必要がない場合には単に「イネーブル信号ＥＮＢ」と表記する。同様に、第１
イネーブル信号線５５１ａと第２イネーブル信号線５５２ａとを特に区別する必要がない
場合には単に「イネーブル信号線５５」と表記する。
【００３２】
各単位回路５３１においては、このようなイネーブル信号ＥＮＢと転送パルスＹＳiと
がＮＡＮＤ回路５３１ａに入力され、その出力信号がインバータ５３１ｂによって反転さ
れる。したがって、転送パルスＹＳiとイネーブル信号ＥＮＢとの論理積が各単位回路５
３１のインバータ５３１ｂから走査信号Ｙiとして出力される。すなわち、各走査信号Ｙi
は、転送パルスＹＳiが入力されている期間のうち供給されるイネーブル信号ＥＮＢがア
クティブレベルとなる期間においてアクティブレベルとなる。この結果、ひとつのフレー
ム期間Ｔfにおいては、２ｍ本の走査線４１１のうち第１グループＧ1の単位回路５３１に
接続されたｍ本の走査線４１１（第１行目から第ｍ行目までの走査線４１１）の何れかと
、第２グループＧ2の単位回路５３１に接続されたｍ本の走査線４１１（第（ｍ＋１）行
目から第２ｍ行目までの走査線４１１）の何れかとが交互に選択されることとなる。より
具体的には、図５に示されるように、Ｙ1→Ｙm+1→Ｙ2→Ｙm+2→…→Ｙm→Ｙ2mという順
番で各走査信号Ｙiが順次にアクティブレベルとなって各走査線４１１が選択される。
【００３３】
一方、上述したようにデータ線駆動回路６から出力される画像信号Ｖの極性は水平走査
期間ごとに反転される。したがって、各画素電極４１３に書き込まれる画像信号Ｖの極性
は時間の経過とともに図６に示されるように変化する。なお、図６においては、第ｊ列目
のデータ線４１２に接続されたｍ個の画素電極４１３に書き込まれる画像信号Ｖの極性が
横軸を時間軸として水平走査期間ごとに図示されるとともに、第ｊ列のうち選択される走
査線４１１に接続された画素電極４１３に相当する部分に横向きの矢印が付記されている
。また、図６の左端に示された水平走査期間ｈ0においては、第１行目から第ｍ行目まで
の画素電極４１３に対して正極性（＋）の画像信号Ｖが書き込まれ、第（ｍ＋１）行目か
ら第２ｍ行目までの画素電極４１３に対して負極性（−）の画像信号Ｖが書き込まれてい
るものとする。同図に示されるように、水平走査期間ｈ1においては、第１行目の走査線
４１１が選択され、これに接続された画素電極４１３に対して負極性の画像信号Ｖが書き
込まれる。続いて、水平走査期間ｈ2においては、第（ｍ＋１）行目の走査線が選択され
、これに接続された画素電極４１３に対して正極性の画像信号Ｖが書き込まれる。さらに
、続く水平走査期間ｈ3においては、第２行目の走査線４１１が選択され、これに接続さ
れた画素電極４１３に対して負極性の画像信号Ｖが書き込まれる。このような動作が順次
に繰り返される結果、図６に示されるように、正極性の画像信号Ｖが書き込まれる画素電
極４１３が分布する領域（あるいは負極性の画像信号Ｖが書き込まれる画素電極４１３が
分布する領域）は、時間の経過とともにＹ軸の正方向に移動していくことになる。
【００３４】
以上の駆動方法によれば、相互に隣接する画素電極４１３の各々に逆極性の画像信号Ｖ
が書き込まれる箇所は、正極性の画像信号Ｖが書き込まれる画素電極４１３が分布する領
域と負極性の画像信号が書き込まれる画素電極４１３が分布する領域との境界部分（例え
ば図６の水平走査期間ｈ0においては第ｍ行と第（ｍ＋１）行との境界部分）のみとなる
。したがって、ライン反転方式やドット反転方式が採用された構成と比較して、液晶４６
に対する横電界の印加が抑制される。さらに、データ線４１２に供給される画像信号Ｖは
水平走査期間ごとに極性反転されるから、各画素電極４１３に印加される電圧と各データ
線４１２に印加される電圧との関係が画素電極４１３の位置によって異なることはない。
したがって、表示領域４１ａの全域にわたって均一な表示品位が実現される。加えて、本
実施形態においては、各水平走査期間にてデータ線に印加された画像信号Ｖとは逆極性の
電圧を走査線が選択されていないときに各データ線に印加する期間（すなわち特許文献１
に開示された「第２期間」）を確保する必要がないから、各画素電極４１３に対して画像
信号Ｖが書き込まれる期間を充分に確保することができる。
【００３５】
ところで、上述したように各走査信号Ｙiはイネーブル信号ＥＮＢ1およびＥＮＢ2の何
れか一方に基づいて生成される。したがって、第１イネーブル信号線５５１ａの電気的特
性と第２イネーブル信号線５５２ａの電気的特性とが相違していると、第１グループＧ1
の単位回路５３１から出力された走査信号Ｙiの波形と第２グループＧ2の単位回路５３１
から出力された走査信号Ｙiの波形とが異なり、この相違に起因して表示領域４１ａの各
箇所（例えば表示領域４１ａのうち第１グループＧ1に対応する上半分の領域と第２グル
ープＧ2に対応する下半分の領域）で表示品位が不均一となり得る。この問題を解消する
ために、本実施形態においては、第１イネーブル信号線５５１ａの電気的特性と第２イネ
ーブル信号線５５２ａの電気的特性とが略等しくなるように各イネーブル信号線５５が形
成されている。詳述すると以下の通りである。
【００３６】
図４に示されるように、第１イネーブル信号線５５１ａおよび第２イネーブル信号線５
５２ａは配線幅が略等しく、各々が接続端子７から複数の単位回路５３１の配列に沿って
Ｙ方向に延在する。このうち第１イネーブル信号線５５１ａは、第１段目から第ｍ段目ま
での単位回路５３１（すなわち第１グループＧ1に属する単位回路５３１）に接続される
配線であるため、接続端子７から第２ｍ段目ないし第２段目の各単位回路５３１の近傍を
経由して端部が第１段目の単位回路５３１の近傍の地点Ａまで到達するように延在する。
一方、第２イネーブル信号線５５２ａは、第ｍ段目から第２ｍ段目までの単位回路５３１
に接続される配線であるため、単位回路５３１にイネーブル信号ＥＮＢ2を供給するとい
う観点のみからすれば、接続端子７から第２ｍ段目ないし第（ｍ＋２）段目の各単位回路
５３１の近傍を経由して端部が第（ｍ＋１）段目の単位回路５３１の近傍の地点Ｂまで至
るように延在すれば足りる。しかしながら、このように第１イネーブル信号線５５１ａお
よび第２イネーブル信号線５５２ａの配線長が相違すると各イネーブル信号線５５に発生
する寄生容量に差異が生じ、これに起因してイネーブル信号ＥＮＢ1とイネーブル信号Ｅ
ＮＢ2とで信号歪みの程度が相違し得る。そこで、本実施形態においては、第１イネーブ
ル信号線５５１ａだけでなく第２イネーブル信号線５５２ａも端部が第１段目の単位回路
５３１の近傍の地点Ａまで到達するように形成されている。さらに詳述すると、第１イネ
ーブル信号線５５１ａおよび第２イネーブル信号線５５２ａは、ともに配線長がＬとなっ
て相互に略等しくなる。この構成によれば、各イネーブル信号線５５に発生する寄生容量
を近似させる（理想的には一致させる）ことができるから、第１グループＧ1の単位回路
５３１から出力される走査信号Ｙiの波形と第２グループＧ2の単位回路５３１から出力さ
れる走査信号Ｙiの波形とを略一致させることができる。したがって、本実施形態によれ
ば、各イネーブル信号ＥＮＢの信号歪みの相違に起因した表示品位の不均一性が解消され
る。
【００３７】
なお、ここでは各イネーブル信号線５５の配線長が略等しくされた構成を例示したが、
第１イネーブル信号線５５１ａおよび第２イネーブル信号線５５２ａの静電容量を略等し
くするための構成としては以下の各変形例に係る態様も採用され得る。また、第１実施形
態や以下の各変形例に係る態様を適宜に組み合わせることによって第１イネーブル信号線
５５１ａの静電容量と第２イネーブル信号線５５２ａの静電容量とを略一致させる構成と
してもよい。
【００３８】
＜Ａ−１：第１変形例＞
第１イネーブル信号線５５１ａおよび第２イネーブル信号線５５２ａの少なくとも一方
に容量素子を接続することによって各イネーブル信号線の容量を均等化する態様も採用さ
れ得る。本態様においては、図７および図８に示されるように、第１イネーブル信号線５
５１ｂは第１段目の単位回路５３１の近傍の地点Ａまで延在するのに対し、第２グループ
Ｇ2に属する単位回路５３１に接続される第２イネーブル信号線５５２ｂは、接続端子７
から第ｍ段目の単位回路５３１の単位回路５３１の近傍の地点Ｂまで延在する。上述した
ように、この構成のもとでは、第２イネーブル信号線５５２ｂの静電容量が第１イネーブ
ル信号線５５１ｂの静電容量よりも小さくなる。そこで、本態様においては、図７に示さ
れるように、第１イネーブル信号線５５１ｂおよび第２イネーブル信号線５５２ｂに対し
てそれぞれ容量素子５６１および５６２の一端が接続される。第２イネーブル信号線５５
２ｂに接続された容量素子５６２は、第１イネーブル信号線５５１ｂに接続された容量素
子５６１よりも静電容量が大きい。より具体的には、容量素子５６２を含めた第２イネー
ブル信号線５５２ｂの静電容量と容量素子５６１を含めた第１イネーブル信号線５５１ｂ
の静電容量とが略等しくなるように、各容量素子５６１および５６１の静電容量が定めら
れる。あるいは、図８に示されるように、配線自体の静電容量が小さい第２イネーブル信
号線５５２ｂのみに静電容量５６２を設けてもよい。この場合にも、第１イネーブル信号
線５５１ｂの静電容量と、容量素子５６２を含めた第２イネーブル信号線５５２ｂの静電
容量とが略等しくなるように、容量素子５６２の静電容量が選定される。この構成によっ
ても上記第１実施形態と同様の効果が得られる。なお、容量素子５６１および５６２は、
液晶パネル４を構成する他の要素、例えば各蓄積容量４１６の電極と共通の工程にて形成
され得る。すなわち、素子基板４１の全面を覆うように設けられた導電膜をパターニング
することによって、蓄積容量４１６の電極と各容量素子５６１および５６２が一括的に形
成される。この製造方法によれば、容量素子５６１および５６２を他の構成要素とは別個
の工程にて形成する場合と比較して、製造工程の簡素化や製造コストの低減が図られる。
【００３９】
＜Ａ−２：第２変形例＞
上記第１実施形態においては、第１イネーブル信号線５５１ａと第２イネーブル信号線
５５２ａとが走査線駆動回路５ごとに独立して設けられた構成を例示したが、複数の走査
線駆動回路５において各イネーブル信号線５５が共用される構成も採用される。すなわち
、図９に例示される第１イネーブル信号線５５１ｃおよび第２イネーブル信号線５５２ｃ
の各々は、図９における左側の走査線駆動回路５に含まれる複数の単位回路５３１の配列
に沿ってＹ方向に延在する部分５５３と、右側の走査線駆動回路５に含まれる複数の単位
回路５３１の配列に沿ってＹ方向に延在する部分５５４と、素子基板４１のうち接続端子
７が配列された縁辺４１ｂと対向する縁辺４１ｃに沿って延在して部分５５３と部分５５
４とを連結する部分５５５とを一体に形成してなる。第１イネーブル信号線５５１ｃと第
２イネーブル信号線５５２ｃとは配線長（接続端子７から部分５５４の端部５５４ａまで
の長さ）が略等しい。この構成によっても、上記第１実施形態と同様の効果が得られる。
【００４０】
＜Ａ−３：第３変形例＞
上記第１実施形態においては、第１イネーブル信号線５５１ａおよび第２イネーブル信
号線５５２ａの双方が素子基板４１の縁辺４１ｂに沿って配列された接続端子７に連結さ
れた構成を例示したが、各イネーブル信号線５５と接続端子７との位置関係はこれに限ら
れない。例えば、図１０に示されるように、第１イネーブル信号線５５１ｄが、素子基板
４１の一方の縁辺４１ｃに設けられた接続端子７ａから第１グループＧ1の各単位回路５
３１に沿って第ｍ段目の単位回路５３１の近傍の地点Ｂ1まで延在する一方、第２イネー
ブル信号線５５２ｄが、素子基板４１の他方の縁辺４１ｂに設けられた接続端子７ｂから
第２グループＧ2の各単位回路５３１に沿って第（ｍ＋１）段目の単位回路５３１の近傍
の地点Ｂ2まで延在する構成も採用され得る。この構成においても、第１イネーブル信号
線５５１ｄの配線長Ｌ1と第２イネーブル信号線５５２ｄの配線長Ｌ2とを略等しくするこ
とにより上記第１実施形態と同様の効果が得られる。
【００４１】
＜Ａ−４：第４変形例＞
上記第１実施形態においては、各イネーブル信号線５５が接続端子７に連結された構成
を例示したが、図１１に示されるように、素子基板４１上に設けられたレベルシフタ５７
（５７ａおよび５７ｂ）の出力端子に接続された構成も採用され得る。レベルシフタ５７
ａおよび５７ｂは、それぞれ接続端子７ａおよび７ｂを介して制御回路１から入力された
論理レベルの信号の電圧振幅を増大させることにより各イネーブル信号ＥＮＢとして出力
する回路である。図１１の構成においては、イネーブル信号ＥＮＢ1を出力するレベルシ
フタ５７ａが素子基板４１の縁辺４１ｃ側に配置される一方、イネーブル信号ＥＮＢ2を
出力するレベルシフタ５７ｂが縁辺４１ｂ側に設けられる。そして、第１イネーブル信号
線５５１ｅはレベルシフタ５７ａの出力端子に接続され、第２イネーブル信号線５５２ｅ
はレベルシフタ５７ｂの出力端子に接続される。この構成においても、第１イネーブル信
号線５５１ｅの配線長Ｌ1（すなわちレベルシフタ５７ａの出力端子に接続された端部か
ら他方の端部までの長さ）と、第２イネーブル信号線５５２ｅの配線長Ｌ2とを略等しく
すれば、上記第１実施形態と同様の効果が得られる。なお、本態様のようにレベルシフタ
５７を設けた構成においては、接続端子７ａおよび７ｂからレベルシフタ５７までの配線
５８１の態様は不問である。すなわち、図１１に示されるように素子基板４１の縁辺４１
ｂおよび４１ｃの各々に配置された接続端子７ａおよび７ｂからそれぞれレベルシフタ５
７ａおよび５７ｂの入力端子に至るように配線５８１が設けられた構成としてもよいし、
素子基板４１のひとつの縁辺４１ｂに設けられた接続端子７（図７および図８参照）から
各レベルシフタ５７の入力端子に至るように配線が引き廻された構成としてもよい。この
ように、各イネーブル信号線５５がイネーブル信号ＥＮＢを生成する回路（ここではレベ
ルシフタ５７）に対して直接に接続された構成のもとでは、この回路の出力端子に接続さ
れた端部から他方の端部までの配線長（図１１に示される長さＬ1およびＬ2）が各イネー
ブル信号線５５において略等しい構成であれば足り、その回路の前段に設けられた配線５
８１の態様は不問である。すなわち、本発明における「イネーブル信号線」とは、実際に
単位回路５３１に入力される形態のイネーブル信号ＥＮＢが供給される配線という意味で
あり、例えば図１１に示される配線５８１（イネーブル信号ＥＮＢを生成する前段階の信
号が入力される配線）は本発明にいう「イネーブル信号線」に含まれない。
【００４２】
また、図１１においては各走査線駆動回路５ごとに独立したレベルシフタ５７が設けら
れた構成を例示したが、これらの走査線駆動回路５によってひとつのレベルシフタ５７が
共用される構成も採用され得る。すなわち、図１２に示されるように、素子基板４１の縁
辺４１ｃに沿った領域のうちＸ方向の中央部にレベルシフタ５７が設けられる一方、左側
の走査線駆動回路５にイネーブル信号ＥＮＢ1およびＥＮＢ2を供給するための第１イネー
ブル信号線５５１ｆおよび第２イネーブル信号線５５２ｆと、右側の走査線駆動回路５に
イネーブル信号ＥＮＢ1およびＥＮＢ2を供給するための第１イネーブル信号線５５１ｆお
よび第２イネーブル信号線５５２ｆとが、このレベルシフタ５７に対して共通に接続され
た構成としてもよい。この構成にあっても、第１イネーブル信号線５５１ｆおよび第２イ
ネーブル信号線５５２ｆの配線長（すなわちレベルシフタ５７の出力端子に接続された端
部から他方の端部までの長さ）を略同一とすれば上記第１実施形態と同様の効果が得られ
る。
【００４３】
＜Ａ−５：第５変形例＞
上記第１実施形態および各変形例においては、第１イネーブル信号線５５１（５５１ａ
、５５１ｂ、５５１ｃ、５５１ｄ、５５１ｅまたは５５１ｆ）および第２イネーブル信号
線５５２（５５２ａ、５５２ｂ、５５２ｃ、５５２ｄ、５５２ｅまたは５５２ｆ）の配線
長を適宜に選定することによって静電容量を略一致させる構成を例示したが、第１イネー
ブル信号線５５１の静電容量と第２イネーブル信号線５５２の静電容量とが略一致するよ
うに各イネーブル信号線５５の配線幅が選定された構成も採用され得る。この態様におい
ては、第１イネーブル信号線５５１と第２イネーブル信号線５５２との配線長の同一性は
問題とならない。
【００４４】
＜Ｂ：第２実施形態＞
上記第１実施形態においては、各イネーブル信号線５５の静電容量を略一致させる構成
を例示した。これに対し、本実施形態においては、各イネーブル信号線５５の抵抗値が略
一致するように各イネーブル信号線５５が形成されている。なお、本実施形態に係る液晶
装置１００の構成要素のうち上記第１実施形態と同様の役割を担う部分については共通の
符号を付してその説明を適宜に省略する。
【００４５】
図１３に示されるように、第１イネーブル信号線５５１ｇおよび第２イネーブル信号線
５５２ｇは、それぞれ配線自体の抵抗Ｒ1およびＲ2を有する。ここで、第１イネーブル信
号線５５１ｇは第２イネーブル信号線５５２ｇよりも長い。したがって、各イネーブル信
号線５５の配線幅が同一であるとすれば、第１イネーブル信号線５５１ｇの抵抗Ｒ1は第
２イネーブル信号線５５２ｇの抵抗Ｒ2よりも大きい。このように各イネーブル信号線５
５の抵抗値が相違すると、イネーブル信号ＥＮＢ1に生じる波形鈍りの程度とイネーブル
信号ＥＮＢ2に生じる波形鈍りの程度とに差異が生じ、この結果として第１グループＧ1の
単位回路５３１から出力される走査信号Ｙiの波形と第２グループＧ2の単位回路５３１か
ら出力される走査信号Ｙiの波形とが相違し得る。このため、本実施形態においては、抵
抗Ｒ1と抵抗Ｒ2とが略一致するように、第１イネーブル信号線５５１ｇおよび第２イネー
ブル信号線５５２ｇの各々の配線幅が選定されている。より具体的には、第１イネーブル
信号線５５１ｇは第２イネーブル信号線５５１ｇよりも幅広の配線となっている。この構
成によれば、第１イネーブル信号ＥＮＢ1に対して抵抗Ｒ1により与えられる影響（特に信
号波形の鈍り）と第２イネーブル信号ＥＮＢ2に対して抵抗Ｒ2により与えられる影響とが
均一化されるから、各走査信号Ｙiの波形の相違を抑制することができる。したがって、
本実施形態によっても、上記第１実施形態と同様に、表示領域４１ａの各箇所ごとに表示
品位の相違が生じる事態は抑制される。なお、ここでは第１イネーブル信号線５５１ｇお
よび第２イネーブル信号線５５２ｇの配線幅を選定することにより各イネーブル信号線５
５の抵抗を略一致させる構成を例示したが、これらの配線長を図７や図８に示したように
略同一とすることによって各イネーブル信号線５５の抵抗を均一化させる構成も採用され
得る。
【００４６】
また、各イネーブル信号線５５のうち特定の部分を他の部分とは抵抗率が異なる導電性
材料により形成することによって各イネーブル信号線５５の抵抗値を均一化してもよい。
例えばいま、図１３の例と同様に、第１イネーブル信号線５５１ｇが第２イネーブル信号
線５５２ｇよりも長い場合を想定する。この場合、図１４に斜線を付して示すように、第
１イネーブル信号線５５１ｇおよび第２イネーブル信号線５５１ｇのうち特定の部分（以
下「配線抵抗調整部」という）５８３が他の部分とは抵抗率が異なる導電性材料によって
形成された構成も採用され得る。この構成において、各配線抵抗調整部５８３は、この配
線抵抗調整部５８３を含む各イネーブル信号線５５の抵抗Ｒ1およびＲ2が略一致するよう
な抵抗率を有する導電性材料によって形成される。あるいは、第１イネーブル信号線５５
１ｇおよび第２イネーブル信号線５５２ｇの何れか一方のみに配線抵抗調整部５８３を設
け、これにより各イネーブル信号線５５の抵抗Ｒ1およびＲ2を略一致させる構成としても
よい。なお、配線抵抗調整部５８３は、液晶パネル４の他の構成要素と共通の工程にて形
成され得る。例えば、半導体層がポリシリコンにより形成された画素スイッチング用のＴ
ＦＴ素子４１４（あるいは走査線駆動回路５やデータ線駆動回路６を構成するＴＦＴ素子
）を有する液晶パネル４においては、この半導体層と共通の材料（したがってポリシリコ
ン）によって各配線抵抗調整部５８３が形成される。すなわち、素子基板４１の全面を覆
うように設けられたポリシリコン層をパターニングすることによって、薄膜トランジスタ
の半導体層と各配線抵抗調整部５８３とが一括的に形成される。この製造方法によれば、
配線抵抗調整部５８３を他の構成要素とは別個の工程にて形成する場合と比較して、製造
工程の簡素化や製造コストの低減が図られる。なお、ここでは各イネーブル信号線５５の
一部のみが別個の導電性材料によって形成された構成を例示したが、各イネーブル信号線
５５が、その全長にわたり、相互に異なる導電性材料によって形成された構成も採用され
得る。
【００４７】
＜Ｃ：変形例＞
上記各実施形態に対しては種々の変形が加えられ得る。具体的な変形の態様を挙げれば
以下の通りである。
【００４８】
（１）上記各実施形態に示した態様のなかから任意に選択された２以上の態様を組み合わ
せてもよい。例えば、上記第１実施形態およびその変形例に示した構成と上記第２実施形
態に示した構成とを組み合わせることにより、第１イネーブル信号線５５１（５５１ａ、
５５１ｂ、５５１ｃ、５５１ｄ、５５１ｅ、５５１ｆまたは５５１ｇ）と第２イネーブル
信号線５５２（５５２ａ、５５２ｂ、５５２ｃ、５５２ｄ、５５２ｅ、５５２ｆまたは５
５２ｇ）とで静電容量と抵抗値の双方が略一致する構成としてもよい。このように、本発
明においては、第１イネーブル信号線５５１と第２イネーブル信号線５５２とが略等しい
電気的特性（特に時定数）を有していれば足り、この作用を実現するための具体的な構成
の如何は不問である。ここで、「静電容量や抵抗値などの電気的特性が略等しい」とは、
各イネーブル信号線５５の電気的特性が完全に一致している場合に限られない。すなわち
、各イネーブル信号線５５の電気的特性が僅かに相違している場合であっても、この相違
に起因した表示品位の不均一性が観察者に認識されない程度であれば、その電気的特性は
「略等しい」と言える。
【００４９】
（２）上記各実施形態においてはシフトレジスタ５１を単一の回路として説明したが、複
数の単位回路５３１を区分したグループごとに別個のシフトレジスタが設けられた構成も
採用され得る。この構成においては、各シフトレジスタに対して異なるタイミングで転送
開始パルスＤＹを入力することにより、図５と同様の転送パルスＹＳ1ないしＹＳ2mが出
力されることとなる。このように、本発明における「転送パルス出力回路」は、第１グル
ープＧ1に属する各単位回路５３１（第１段目から第ｍ段目までの各単位回路５３１）に
対して転送パルスＹＳiを順番に出力する一方、これと並行して、第２グループＧ2に属す
る各単位回路５３１（第（ｍ＋１）段目から第２ｍ段目までの各単位回路５３１）に対し
て転送パルスＹＳiと略同相の転送パルスＹＳi+mを順番に出力する回路であれば足り、そ
の回路の具体的な態様の如何は不問である。
【００５０】
（３）上記各実施形態および各変形例においては２ｍ個の単位回路５３１を２つのグルー
プＧ1およびＧ2に区分した構成を例示したが、より多数のグループに区分した構成も採用
され得る。例えば、４ｍ個の単位回路５３１をｍ個ごとに４つのグループＧ1、Ｇ2、Ｇ3
およびＧ4に区分する場合には、各グループの単位回路５３１ごとに異なるイネーブル信
号線５５が接続され、アクティブレベルとなる期間が相互に重複しない４種類のイネーブ
ル信号ＥＮＢがこれらのイネーブル信号線５５に対してそれぞれ供給される。一方、フレ
ーム期間Ｔfの異なるタイミングにおいて４個の転送開始パルスＤＹがシフトレジスタに
入力されて各々が並列にシフトされる。この構成によれば、各グループＧ1ないしＧ4の単
位回路５３１に接続されたｍ本の走査線４１１の各々がグループごとに順番に選択される
こととなる。すなわち、図１５に示されるように、各走査信号Ｙiは、Ｙ1（第１グループ
Ｇ1の第１行目）→Ｙm+1（第２グループＧ2の第１行目）→Ｙ2m+1（第３グループＧ3の第
１行目）→Ｙ3m+1（第４グループＧ4の第１行目）→Ｙ2（第１グループＧ1の第２行目）
→…→Ｙm（第１グループＧ1の第ｍ行目）→Ｙ2m（第２グループＧ2の第ｍ行目）→Ｙ3m
（第３グループＧ3の第ｍ行目）→Ｙ4m（第４グループＧ4の第ｍ行目）という順番で順次
にアクティブレベルとなって各走査線４１１が選択される。これに並行して画像信号Ｖの
極性は１水平走査期間ごとに反転されるから、上記第１実施形態と同様に正極性の画像信
号Ｖが書き込まれる領域と負極性の画像信号Ｖが書き込まれる領域とは時間の経過ととも
にＹ軸の正方向に移動していく。
【００５１】
このように、本発明における複数の単位回路の区分数は任意であり、したがってイネー
ブル信号ＥＮＢの数やこれを伝送するためのイネーブル信号線の本数も任意である。そし
て、単位回路の区分数を問わず、複数種類のイネーブル信号のなかから選択された２つの
イネーブル信号が、本発明における「第１のイネーブル信号」および「第２のイネーブル
信号」にそれぞれ相当する。
【００５２】
（４）本発明は、液晶以外の電気光学物質を用いた電気光学装置にも適用され得る。すな
わち、電流や電圧といった電気的エネルギを輝度や透過率の変化といった光学的な作用に
変換する電気光学物質を用いた複数の画素を有する装置であれば本発明が適用され得る。
例えば、有機ＥＬ（Electro Luminescent）や発光ポリマーなどのＯＬＥＤ（Organic Lig
ht Emitting Diode）素子を電気光学物質として用いた表示装置や、着色された液体と当
該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電
気泳動表示装置、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを
電気光学物質として用いたツイストボールディスプレイ、黒色トナーを電気光学物質とし
て用いたトナーディスプレイ、あるいはヘリウムやネオンなどの高圧ガスを電気光学物質
として用いたプラズマディスプレイパネルなど各種の電気光学装置に本発明が適用され得
る。
【００５３】
＜Ｄ：電子機器＞
次に、本発明に係る電気光学装置を有する電子機器について説明する。
【００５４】
図１６は、本発明に係る電気光学装置（ここでは上記実施形態に係る液晶装置１００）
をライトバルブとして用いたプロジェクタの構成を示す平面図である。同図に示されるよ
うに、プロジェクタ（投影型表示装置）２１００は、ハロゲンランプなどの白色光源から
なるランプユニット２１０２を有する。このランプユニット２１０２から出射した投射光
は、３枚のミラー２１０４および２枚のダイクロイックミラー２１０８によって赤色（Ｒ
）、緑色（Ｇ）および青色（Ｂ）の３原色に対応する波長の光に分離され、各色に対応す
るライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、青色に対
応する光は、他色に対応する光と比較して光路が長いので、その損失を防ぐためにリレー
レンズ系２１２１を介してライトバルブ１００Ｂに導かれる。リレーレンズ系２１２１は
、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなる。
【００５５】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂは上記実施形態に係る液晶装
置１００と同様の構成を有し、図示しない画像信号処理回路から供給される赤色、緑色お
よび青色の各色に対応する画像信号によって各々が駆動される。これらのライトバルブ１
００Ｒ、１００Ｇおよび１００Ｂによって変調された光は、ダイクロイックプリズム２１
１２に異なる方向から入射する。そして、このダイクロイックプリズム２１１２において
、赤色および青色の光は９０度だけ屈折させられる一方、緑色の光は直進する。この構成
のもと、各色の画像を合成したカラー画像が投射レンズ２１１４によってスクリーン２１
２０に投射される。
【００５６】
なお、本発明に係る電気光学装置が利用され得る電子機器としては、図１６に示される
プロジェクタのほかにも、可搬型のパーソナルコンピュータ、液晶テレビ、ビューファイ
ンダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、
電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タ
ッチパネルを備えた機器等などが挙げられる。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１実施形態に係る液晶装置の全体構成を示すブロック図である。
【図２】同液晶装置のうち液晶パネルの外観構成を示す斜視図である。
【図３】図２におけるIII−III線からみた断面図である。
【図４】同液晶パネルのうち走査線駆動回路の構成を示すブロック図である。
【図５】走査線駆動回路の動作を説明するためのタイミングチャートである。
【図６】各画素電極に印加される画像信号の極性の変化を示す図である。
【図７】同実施形態の第１変形例に係る走査線駆動回路の構成を示すブロック図である。
【図８】同実施形態の第１変形例に係る走査線駆動回路の構成を示すブロック図である。
【図９】同実施形態の第２変形例に係る液晶パネルの構成を示すブロック図である。
【図１０】同実施形態の第３変形例に係る走査線駆動回路の構成を示すブロック図である。
【図１１】同実施形態の第４変形例に係る走査線駆動回路の構成を示すブロック図である。
【図１２】同実施形態の第５変形例に係る液晶パネルの構成を示すブロック図である。
【図１３】第２実施形態に係る液晶装置のうち走査線駆動回路の構成を示すブロック図である。
【図１４】同実施形態の変形例に係る走査線駆動回路の構成を示すブロック図である。
【図１５】変形例において各画素電極に印加される画像信号の極性の変化を示す図である。
【図１６】本発明に係る電子機器の一例たるプロジェクタの構成を示す図である。
【符号の説明】
【００５８】
１００……液晶装置、１……制御回路、２……画像処理回路、４……液晶パネル、４１…
…素子基板、４１１……走査線、４１２……データ線、４１３……画素電極、４１４……
ＴＦＴ素子、４１６……蓄積容量、４１７……容量線、４２……対向基板、４２１……対
向電極、４５……シール材、４６……液晶、５……走査線駆動回路、５１……シフトレジ
スタ（転送パルス出力回路）、５１１……シフトレジスタの出力端子、５３……走査信号
出力回路、５３１……単位回路、Ｇ１……第１グループ、Ｇ２……第２グループ、５５１
ａ，５５１ｂ，５５１ｃ，５５１ｄ，５５１ｅ，５５１ｆ，５５１ｇ……第１イネーブル
信号線、５５２ａ，５５２ｂ，５５２ｃ，５５２ｄ，５５２ｅ，５５２ｆ，５５２ｇ……
第２イネーブル信号線、５６１，５６２……容量素子、５７，５７ａ，５７ｂ……レベル
シフタ（第１の出力回路、第２の出力回路）、５８３……配線抵抗調整部、６……データ
線駆動回路、７，７ａ，７ｂ……接続端子。
【図１】
0004826061.tif 000002
【図２】
0004826061.tif 000003
【図３】
0004826061.tif 000004
【図４】
0004826061.tif 000005
【図５】
0004826061.tif 000006
【図６】
0004826061.tif 000007
【図７】
0004826061.tif 000008
【図８】
0004826061.tif 000009
【図９】
0004826061.tif 000010
【図１０】
0004826061.tif 000011
【図１１】
0004826061.tif 000012
【図１２】
0004826061.tif 000013
【図１３】
0004826061.tif 000014
【図１４】
0004826061.tif 000015
【図１５】
0004826061.tif 000016
【図１６】
0004826061.tif 000017