(57)【特許請求の範囲】
【請求項１】
容量性負荷に駆動信号を印加して前記容量性負荷を駆動させる容量性負荷の駆動回路であって、
反転入力端子に帰還された信号と非反転入力端子に入力されたアナログ駆動信号との誤差信号を出力する演算増幅器と、
前記演算増幅器出力をパルス幅変調してデジタル信号を出力するパルス幅変調器と、
前記デジタル信号の電力を増幅するデジタル電力増幅器と、
前記デジタル電力増幅器の出力を平滑化した信号を、前記容量性負荷に前記駆動信号として入力する第１フィルタと、
前記第１フィルタから出力された駆動信号を前記演算増幅器の反転入力端子に帰還する第１帰還回路と、
前記デジタル電力増幅器から出力された信号であって前記駆動信号よりも位相の進んだ信号を前記演算増幅器の反転入力端子に帰還する第２帰還回路と、
を含み、
前記デジタル電力増幅器は、
前記デジタル信号の電圧を増幅する上側電圧増幅回路、該デジタル信号がハイレベルのときにオンする上側スイッチング素子、及び前記デジタル信号の電流を増幅する上側電流増幅回路を備え、前記上側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を充電する上側スイッチング回路と、
前記デジタル信号の電圧を増幅する下側電圧増幅回路、該デジタル信号がローレベルのときにオンする下側スイッチング素子、及び前記デジタル信号の電流を増幅する下側電流増幅回路を備え、前記下側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を放電する下側スイッチング回路と、を含む
容量性負荷の駆動回路。
【請求項２】
前記第２帰還回路は、前記デジタル増幅器の出力を平滑化する第２フィルタを備え、該第２フィルタで平滑化された信号を前記演算増幅器の反転入力端子に帰還する
請求項１に記載の容量性負荷の駆動回路。
【請求項３】
前記第１フィルタから出力され、前記第１フィルタと前記容量性負荷との間の配線抵抗を伝搬した前記駆動信号を、前記演算増幅器の反転入力端子に帰還する第３帰還回路を更に含む請求項１または請求項２に記載の容量性負荷の駆動回路。
【請求項４】
容量性負荷に駆動信号を印加して前記容量性負荷を駆動させる容量性負荷の駆動回路であって、
反転入力端子に帰還された信号と非反転入力端子に入力されたアナログ駆動信号との誤差信号を出力する演算増幅器と、
前記演算増幅器出力をパルス幅変調してデジタル信号を出力するパルス幅変調器と、
前記デジタル信号の電力を増幅するデジタル電力増幅器と、
前記デジタル電力増幅器の出力を平滑化した信号を、前記容量性負荷に前記駆動信号として入力する第１フィルタと、
前記デジタル電力増幅器から出力された信号であって前記駆動信号よりも位相の進んだ信号を前記演算増幅器の反転入力端子に帰還する第２帰還回路と、
前記第１フィルタから出力され、前記第１フィルタと前記容量性負荷との間の配線抵抗を伝搬した前記駆動信号を、前記演算増幅器の反転入力端子に帰還する第３帰還回路と、  を含み、
前記デジタル電力増幅器は、
前記デジタル信号の電圧を増幅する上側電圧増幅回路、該デジタル信号がハイレベルのときにオンする上側スイッチング素子、及び前記デジタル信号の電流を増幅する上側電流増幅回路を備え、前記上側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を充電する上側スイッチング回路と、
前記デジタル信号の電圧を増幅する下側電圧増幅回路、該デジタル信号がローレベルのときにオンする下側スイッチング素子、及び前記デジタル信号の電流を増幅する下側電流増幅回路を備え、前記下側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を放電する下側スイッチング回路と、を含む
容量性負荷の駆動回路。
【請求項５】
容量性負荷に駆動信号を印加して前記容量性負荷を駆動させる容量性負荷の駆動回路であって、
反転入力端子に帰還された信号と非反転入力端子に入力されたアナログ駆動信号との誤差信号を出力する演算増幅器と、
前記演算増幅器出力をパルス幅変調してデジタル信号を出力するパルス幅変調器と、
前記デジタル信号の電力を増幅するデジタル電力増幅器と、
前記デジタル電力増幅器の出力を平滑化した信号を、前記容量性負荷に前記駆動信号として入力する第１フィルタと、
前記第１フィルタから出力された駆動信号を前記演算増幅器の反転入力端子に帰還する第１帰還回路と、
少なくとも、
前記デジタル電力増幅器から出力された信号であって前記駆動信号よりも位相の進んだ信号を前記演算増幅器の反転入力端子に帰還する第２帰還回路と、
前記第１フィルタから出力され、前記第１フィルタと前記容量性負荷との間の配線抵抗を伝搬した前記駆動信号を、前記演算増幅器の反転入力端子に帰還する第３帰還回路と、の１つと、
を含み、
前記デジタル電力増幅器は、
前記デジタル信号の電圧を増幅する上側電圧増幅回路、該デジタル信号がハイレベルのときにオンする上側スイッチング素子、及び前記デジタル信号の電流を増幅する上側電流増幅回路を備え、前記上側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を充電する上側スイッチング回路と、
前記デジタル信号の電圧を増幅する下側電圧増幅回路、該デジタル信号がローレベルのときにオンする下側スイッチング素子、及び前記デジタル信号の電流を増幅する下側電流増幅回路を備え、前記下側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を放電する下側スイッチング回路と、を含む
容量性負荷の駆動回路。
【請求項６】
前記第２帰還回路及び前記第３帰還回路を共に備え、
前記第１帰還回路は、前記第３帰還回路によって帰還される駆動信号よりも位相が進んだ駆動信号を、前記演算増幅器の反転入力端子に帰還する
請求項５に記載の容量性負荷の駆動回路。
【請求項７】
前記第１フィルタは、前記デジタル電力増幅器の出力端子に接続されたインダクタと、前記インダクタの出力側に接続された抵抗と、前記抵抗の出力側に一端が接続され、他端が接地されたコンデンサと、を備え、前記抵抗から出力される信号を前記駆動信号として前記容量性負荷に入力する
請求項１から請求項６のいずれか１項に記載の容量性負荷の駆動回路。
【請求項８】
前記上側電流増幅回路の出力にコンデンサを設け、該コンデンサをダイオードを介して前記下側スイッチング回路を駆動する駆動電源に接続し、前記コンデンサに充電された電荷によって前記上側電圧増幅回路を駆動する請求項１〜請求項８の何れか１項に記載の容量性負荷の駆動回路。
【請求項９】
前記上側スイッチング素子及び前記下側スイッチング素子は、ＮチャネルＭＯＳＦＥＴである請求項８に記載の容量性負荷の駆動回路。
【請求項１０】
前記上側電流増幅回路は、上側ゲート抵抗及び上側第２コンデンサを介して前記上側スイッチング素子に接続されていると共に、前記デジタル信号の電流を増幅するプッシュプル型の上側バッファ回路を更に含み、前記下側電流増幅回路は、下側ゲート抵抗及び下側第２コンデンサを介して前記下側スイッチング素子に接続されていると共に、前記デジタル信号の電流を増幅するプッシュプル型の下側バッファ回路を更に含む、請求項９に記載の容量性負荷の駆動回路。
【請求項１１】
前記上側電圧増幅回路は、前記デジタル信号がローレベルのときにオンする上側第１ＭＯＳＦＥＴを、前記デジタル信号がローレベルのときにオンする上側第２ＭＯＳＦＥＴが並列に接続された上側第２抵抗を介して前記駆動電源に接続した上側レベル変換回路を含み、前記下側電圧増幅回路は、前記デジタル信号がハイレベルのときにオンする下側第１ＭＯＳＦＥＴを、前記デジタル信号がローレベルのときにオンする下側第２ＭＯＳＦＥＴが並列に接続された下側第２抵抗を介して前記駆動電源に接続した下側レベル変換回路を含む、請求項９または請求項１０に記載の容量性負荷の駆動回路。
【請求項１２】
前記請求項１乃至請求項１１の何れか１項に記載の複数の容量性負荷の駆動回路と、
複数の前記容量性負荷の駆動回路各々に対応して設けられ、液滴吐出ヘッドのノズルから液滴を吐出させるための容量性負荷を備えた複数のヘッドと、
を含む液滴吐出装置。
【請求項１３】
前記請求項１乃至請求項１１の何れか１項に記載の複数の容量性負荷の駆動回路と、
液滴吐出ヘッドのノズルから液滴を吐出させるための容量性負荷を備えたヘッドと、
を含む液滴吐出装置。
【請求項１４】
ノズルから吐出する液滴を充填する圧力発生室に対応して容量性負荷が備えられ、該容量性負荷に駆動信号を印加して圧力発生室の容量を変化させることにより、ノズルから液滴を吐出させる液滴吐出素子と、
前記容量性負荷に駆動信号を印加して前記容量性負荷を駆動させる前記請求項１乃至請求項１１の何れか１項に記載の容量性負荷の駆動回路と、
を含む液滴吐出ユニット。
【請求項１５】
容量性負荷に駆動信号を印加して前記容量性負荷を駆動させる容量性負荷の駆動方法であって、
反転入力端子に帰還された信号と非反転入力端子に入力されたアナログ駆動信号との誤差信号を演算増幅器から出力し、
前記誤差信号をパルス幅変調してデジタル信号を出力し、
デジタル電力増幅器により前記デジタル信号の電力を増幅し、
前記増幅出力を第１フィルタで平滑化し、
前記第１フィルタで平滑された信号が前記容量性負荷に前記駆動信号として入力されるときに、前記平滑された信号を第１帰還回路を介して前記演算増幅器の反転入力端子に帰還させると共に、前記電力増幅された信号であって前記駆動信号よりも位相の進んだ信号を第２帰還回路を介して前記演算増幅器の反転入力端子に帰還させ、
前記デジタル電力増幅器は、
前記デジタル信号の電圧を増幅する上側電圧増幅回路、該デジタル信号がハイレベルのときにオンする上側スイッチング素子、及び前記デジタル信号の電流を増幅する上側電流増幅回路を備え、前記上側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を充電する上側スイッチング回路と、
前記デジタル信号の電圧を増幅する下側電圧増幅回路、該デジタル信号がローレベルのときにオンする下側スイッチング素子、及び前記デジタル信号の電流を増幅する下側電流増幅回路を備え、前記下側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を放電する下側スイッチング回路と、を含む
容量性負荷の駆動方法。
【請求項１６】
ノズルから吐出するインクを充填する圧力発生室に対応して圧電アクチュエータが備えられ、該圧電アクチュエータに駆動信号を印加して圧力発生室の容量を変化させることにより、ノズルからインク滴を吐出させるインクジェットヘッドの駆動回路において、
反転入力端子に帰還された信号と非反転入力端子に入力されたアナログ駆動信号との誤差信号を出力する演算増幅器と、
前記演算増幅器出力をパルス幅変調してデジタル信号を出力するパルス幅変調器と、
前記デジタル信号の電力を増幅するデジタル電力増幅器と、
前記デジタル電力増幅器の出力を平滑化して、インクジェットヘッドのノズルからインク滴を吐出させるための圧電アクチュエータに駆動信号として入力する第１フィルタと、
前記第１フィルタから出力された駆動信号を前記演算増幅器の反転入力端子に帰還する第１帰還回路と、
前記デジタル増幅器の出力を平滑化する第２フィルタを備え、該第２フィルタで平滑化された信号を前記演算増幅器の反転入力端子に帰還する第２帰還回路と、を含み、
前記デジタル電力増幅器は、
前記デジタル信号の電圧を増幅する上側電圧増幅回路、該デジタル信号がハイレベルのときにオンする上側スイッチング素子、及び前記デジタル信号の電流を増幅する上側電流増幅回路を備え、前記上側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記圧電アクチュエータを充電する上側スイッチング回路と、
前記デジタル信号の電圧を増幅する下側電圧増幅回路、該デジタル信号がローレベルのときにオンする下側スイッチング素子、及び前記デジタル信号の電流を増幅する下側電流増幅回路を備え、前記下側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記圧電アクチュエータを放電する下側スイッチング回路と、を含む
インクジェットヘッドの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は容量性負荷の駆動回路及び方法、液滴吐出装置、液滴吐出ユニット、インクジェットヘッドの駆動回路に係り、特に、容量性負荷を駆動させる容量性負荷の駆動回路及び方法、液滴吐出装置、液滴吐出ユニット、インクジェットヘッドの駆動回路に関する。
【背景技術】
【０００２】
近年インクジェットヘッドの駆動回路では、インクジェットヘッドのノズルからインク滴を吐出するための圧電アクチュエータにアナログ駆動信号を出力することによって、該圧電アクチュエータに対応して設けられたノズルからインク滴を吐出させている。このようなインクジェットヘッドの駆動回路には、アナログ増幅回路が用いられており、アナログ増幅回路によって電力増幅されたアナログ駆動信号が圧電アクチュエータへ出力される。しかし、アナログ増幅回路には、電源効率が悪く電力増幅時に熱が発生しやすいという問題がある。このため、複数の圧電アクチュエータを同時に駆動するとより多くの熱が発生し、駆動回路自体が熱破壊する恐れがあった。
【０００３】
また、アナログ増幅回路で発生した熱を放熱するための放熱器をインクジェットの駆動回路に別途搭載する必要があった。
【０００４】
更に、圧電アクチュエータは容量性の素子であるため、同時に駆動する圧電アクチュエータの数が多くなるほど圧電アクチュエータに入力される駆動信号の波形がなまり、同時に駆動する圧電アクチュエータの数が少ないと駆動信号の波形のリンギングが大きくなるという問題があった。
【０００５】
これらの問題を解決する技術として、インクジェットヘッドの駆動回路について、駆動信号の電圧をインクジェットプリンタの環境温度に合わせて補正する技術が開示されている（例えば、特許文献１参照）。特許文献１の技術によれば、環境温度が高いときにはより低く、環境温度が低いときにはより高い電圧となるように、駆動回路から出力するアナログ駆動信号の電圧を補正する。また、環境温度が上昇すると抵抗値が減少する特性のサーミスタを使用し、駆動回路の熱暴走を防止するように構成する。このため、駆動回路の熱破壊の危険を回避することができる。
【０００６】
また、特許文献２には、インクジェットヘッドのアナログ増幅回路に関する技術において、アナログ増幅回路に含まれるトランジスタに、バイポーラトランジスタではなくＭＯＳＦＥＴを用いることによって、発熱による駆動回路の熱破壊の危険を回避している。
【０００７】
また、特許文献２には、更に、誤動作することなく負荷容量の大きい圧電アクチュエータを駆動するためのアナログ駆動信号を生成する技術について開示がなされている。特許文献２の技術では、圧電アクチュエータの端子電圧を所定のバイアス電位に保持するために、圧電アクチュエータの端子電圧について負帰還をかける。これによって、圧電アクチュエータに入力されるアナログ駆動信号の波形のなまりを改善することができる。
【特許文献１】特開平１１−２０２０３号公報
【特許文献２】特開２０００―１１７９８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記従来技術によって、駆動回路の熱破壊の危険を回避するとともに、アナログ駆動信号の波形のなまりを改善することはできるが、上記従来技術の何れも駆動回路自体の発熱を抑制するものではないので、アナログ増幅回路で発生した熱を放熱するために放熱器を搭載する必要がある。
【０００９】
ここで、電源効率が良く且つ発熱温度の低い増幅回路として、パルス幅変調を用いたＤ級増幅回路が知られている。Ｄ級増幅回路は、アナログ増幅回路がトランジスタ等のリニアな増幅動作を利用したタイプであるのに対し、スイッチング動作というデジタル的な手法を使って増幅を行い、電源のオンオフの比率によって得られる平均出力の変化を利用した増幅回路である。具体的には、Ｄ級増幅回路は、入力されたアナログ駆動信号をパルス幅変調したデジタル信号について電力増幅を行い、電力増幅後に元のアナログ駆動信号に復調して出力する。このため、アナログ増幅回路より更に効率的な増幅を行うことができるとともに、消費電力や発熱量が低いので、近年ではオーディオ回路を中心に採用されている。
【００１０】
このＤ級増幅回路をアナログ増幅回路に変えてインクジェットプリンタの駆動回路に適用することで、駆動回路自体の発熱を抑制する方法が考えられるが、Ｄ級増幅回路をインクジェットヘッドの駆動回路に適用するには、様々な問題があり実現に至っていない。
【００１１】
具体的には、オーディオ回路における負荷は、スピーカであるので負荷は略抵抗分の負荷とみなすことができるとともに、負荷変動も少ない。これに対して、圧電アクチュエータは容量性負荷であり、且つ同時に駆動する圧電アクチュエータの数に応じて負荷が変動するという問題がある。
【００１２】
また、Ｄ級増幅回路は、入力されたアナログ駆動信号をデジタル信号に変換した後に電力増幅を行うので、電力増幅後に元のアナログ駆動信号に戻すためのローパスフィルタ（ＬＰＦ）を設けてアナログ駆動信号を復調する。ＬＰＦは、インダクタンスとコンデンサにより構成される。このため、容量性の素子である圧電アクチュエータを駆動する場合、同時に駆動する圧電アクチュエータの数の変動による負荷変動により、ＬＰＦの遮断周波数が変動するという問題がある。
【００１３】
また、オーディオ信号には、１０ＫＨｚ、高くても２０ＫＨｚ程度の周波数帯域の信号が用いられるが、圧電アクチュエータの駆動信号の帯域は数１００ＫＨｚである。このため、Ｄ級増幅回路をインクジェットヘッドの駆動回路に適用するには、５ＭＨｚから１０ＭＨｚのサンプリング周波数が必要であり、該周波数における高速なスイッチング動作をＤ級増幅回路において行うことは困難である。
【００１４】
これらの問題のために、Ｄ級増幅回路をインクジェットヘッドの駆動回路への適用は困難であった。
【００１５】
本発明は、上記問題点を解決すべくなされたものであり、発熱を抑制し、且つ安定した動作を実現可能な容量性負荷の駆動回路及び方法、液滴吐出装置、液滴吐出ユニット、インクジェットヘッドの駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明に係るインクジェットヘッドの駆動回路は、ノズルから吐出するインクを充填する圧力発生室に対応して圧電アクチュエータが備えられ、該圧電アクチュエータに駆動信号を印加して圧力発生室の容量を変化させることにより、ノズルからインク滴を吐出させるインクジェットヘッドの駆動回路において、反転入力端子に帰還された信号と非反転入力端子に入力されたアナログ駆動信号との誤差信号を出力する演算増幅器と、前記演算増幅器出力をパルス幅変調してデジタル信号を出力するパルス幅変調器と、前記デジタル信号の電力を増幅するデジタル電力増幅器と、前記デジタル電力増幅器の出力を平滑化して、インクジェットヘッドのノズルからインク滴を吐出させるための圧電アクチュエータに駆動信号として入力する第１フィルタと、前記第１フィルタから出力された駆動信号を前記演算増幅器の反転入力端子に帰還する第１帰還回路と、前記デジタル増幅器の出力を平滑化する第２フィルタを備え、該第２フィルタで平滑化された信号を前記演算増幅器の反転入力端子に帰還する第２帰還回路と、を含み、前記デジタル電力増幅器が、前記デジタル信号の電圧を増幅する上側電圧増幅回路、該デジタル信号がハイレベルのときにオンする上側スイッチング素子、及び前記デジタル信号の電流を増幅する上側電流増幅回路を備え、前記上側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記圧電アクチュエータを充電する上側スイッチング回路と、前記デジタル信号の電圧を増幅する下側電圧増幅回路、該デジタル信号がローレベルのときにオンする下側スイッチング素子、及び前記デジタル信号の電流を増幅する下側電流増幅回路を備え、前記下側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記圧電アクチュエータを放電する下側スイッチング回路と、を含んで構成されている。
【００１７】
本発明の演算増幅器は、反転入力端子に帰還された信号と非反転入力端子に入力されたアナログ駆動信号との誤差信号を出力する。パルス幅変調器は、演算増幅器からの出力をパルス幅変調してデジタル信号を出力する。パルス幅変調器によって、演算増幅器から出力された誤差信号に応じたデューティ比のデジタル信号が出力される。パルス幅変調器から出力されたデジタル信号は、デジタル電力増幅器によって電力増幅された後に、第１フィルタによって平滑化される。第１フィルタは、デジタル信号を平滑化するためのフィルタであり、例えば、ローパスフィルタで構成することができる。第１フィルタによって平滑化されたデジタル信号は、駆動信号として圧電アクチュエータへ入力される。圧電アクチュエータは、容量性負荷であり、デジタル電力増幅器によって電力増幅された駆動信号が入力されると、ノズルからインク滴を吐出させる。このように、本発明のインクジェットヘッドの駆動回路は、入力されたアナログ駆動信号をパルス幅変調したデジタル信号について電力増幅を行った後に平滑化し、平滑化した駆動信号を圧電アクチュエータへ出力する。
【００１８】
第１帰還回路は、第１フィルタから出力された駆動信号を演算増幅器の反転入力端子に帰還する。第１フィルタから出力された駆動信号を帰還することによって、第１フィルタの平滑化の度合が、容量性負荷である圧電アクチュエータの影響によって変動することを抑制することができる。
【００１９】
第１帰還回路によって、第１フィルタから出力された駆動信号を演算増幅器の反転入力端子に帰還することによって、第１フィルタの平滑化の度合の変動を抑制することができるが、第１フィルタによって平滑化された駆動信号が帰還されると、圧電アクチュエータに入力される駆動信号の波形になまりが生じる恐れがあるとともに、インクジェットヘッドの駆動回路の動作が不安定になる恐れがある。第２帰還回路は、デジタル増幅器の出力を平滑化する第２フィルタを備えている。第２帰還回路は、第２フィルタで平滑化された信号を演算増幅器の反転入力端子に帰還する。このように、第２フィルタを備え、第２フィルタで平滑化されたデジタル増幅器の出力を演算増幅器の反転入力端子に帰還するので、第１フィルタにより平滑化された駆動信号が帰還されることによって生じる駆動信号の波形のなまりを補償することができる。従って、インクジェットヘッドの駆動回路の動作の不安定化を抑制することができる。
【００２０】
このように、本発明のインクジェットヘッドの駆動回路は、入力されたアナログ信号に基づいてパルス幅変調したデジタル信号の電力を増幅するので、アナログ信号の電力増幅に比べて、インクジェットヘッドの駆動回路の発熱を抑制することができる。
【００２１】
また、第１帰還回路は、第１フィルタから出力された駆動信号を演算増幅器に帰還するので、第１フィルタの遮断周波数の変動を抑制することができる。更に、第２フィルタによって平滑化された、デジタル増幅器の出力を演算増幅器の反転入力端子に更に帰還するので、第１フィルタにより平滑化された信号が帰還されることによって生じるインクジェットヘッドの駆動回路の動作の不安定化を抑制することができる。
【００２２】
本発明に係る容量性負荷の駆動回路は、容量性負荷に駆動信号を印加して前記容量性負荷を駆動させる容量性負荷の駆動回路であって、反転入力端子に帰還された信号と非反転入力端子に入力されたアナログ駆動信号との誤差信号を出力する演算増幅器と、前記演算増幅器出力をパルス幅変調してデジタル信号を出力するパルス幅変調器と、前記デジタル信号の電力を増幅するデジタル電力増幅器と、前記デジタル電力増幅器の出力を平滑化した信号を、前記容量性負荷に前記駆動信号として入力する第１フィルタと、前記第１フィルタから出力された駆動信号を前記演算増幅器の反転入力端子に帰還する第１帰還回路と、前記デジタル電力増幅器から出力された信号であって前記駆動信号よりも位相の進んだ信号を前記演算増幅器の反転入力端子に帰還する第２帰還回路と、を含み、前記デジタル電力増幅器が、前記デジタル信号の電圧を増幅する上側電圧増幅回路、該デジタル信号がハイレベルのときにオンする上側スイッチング素子、及び前記デジタル信号の電流を増幅する上側電流増幅回路を備え、前記上側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を充電する上側スイッチング回路と、前記デジタル信号の電圧を増幅する下側電圧増幅回路、該デジタル信号がローレベルのときにオンする下側スイッチング素子、及び前記デジタル信号の電流を増幅する下側電流増幅回路を備え、前記下側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を放電する下側スイッチング回路と、を含んでいる。ここで容量性負荷とは、静電容量が可変の負荷をいう。
【００２３】
第１帰還回路は、第１フィルタから出力された駆動信号を演算増幅器に帰還するので、第１フィルタの遮断周波数の変動を抑制することができるが、駆動信号の波形になまりが生じる恐れがあるので、容量性負荷の駆動回路の動作を不安定にさせる恐れがある。
【００２４】
そこで、第２帰還回路は、デジタル電力増幅器から出力された信号であって前記駆動信号よりも位相の進んだ信号を前記演算増幅器の反転入力端子に帰還することによって、駆動信号が演算増幅器に帰還されることによって生じる駆動信号の波形のなまりを補償することができる。従って、容量性負荷の駆動回路の動作の不安定化を抑制することができる。
【００２５】
本発明に係る容量性負荷の駆動回路は、容量性負荷に駆動信号を印加して前記容量性負荷を駆動させる容量性負荷の駆動回路であって、反転入力端子に帰還された信号と非反転入力端子に入力されたアナログ駆動信号との誤差信号を出力する演算増幅器と、前記演算増幅器出力をパルス幅変調してデジタル信号を出力するパルス幅変調器と、前記デジタル信号の電力を増幅するデジタル電力増幅器と、前記デジタル電力増幅器の出力を平滑化した信号を、前記容量性負荷に前記駆動信号として入力する第１フィルタと、前記デジタル電力増幅器から出力された信号であって前記駆動信号よりも位相の進んだ信号を前記演算増幅器の反転入力端子に帰還する第２帰還回路と、前記第１フィルタから出力され、前記第１フィルタと前記容量性負荷との間の配線抵抗を伝搬した前記駆動信号を、前記演算増幅器の反転入力端子に帰還する第３帰還回路と、を含み、前記デジタル電力増幅器が、前記デジタル信号の電圧を増幅する上側電圧増幅回路、該デジタル信号がハイレベルのときにオンする上側スイッチング素子、及び前記デジタル信号の電流を増幅する上側電流増幅回路を備え、前記上側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を充電する上側スイッチング回路と、前記デジタル信号の電圧を増幅する下側電圧増幅回路、該デジタル信号がローレベルのときにオンする下側スイッチング素子、及び前記デジタル信号の電流を増幅する下側電流増幅回路を備え、前記下側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を放電する下側スイッチング回路と、を含んでいる。
【００２６】
上記容量性負荷の駆動回路は、帰還回路として、第１フィルタから出力され第１フィルタと容量性負荷との間の配線抵抗を伝搬した駆動信号を演算増幅器に帰還する第３帰還回路と、前記デジタル電力増幅器から出力された信号であって前記駆動信号よりも位相の進んだ信号を演算増幅器に帰還する第２帰還回路とを含んで構成されている。第３帰還回路によって、容量性負荷と第１フィルタとの間に配線抵抗が含まれる場合であっても、容量性負荷に出力される駆動信号の波形のなまりを抑制することができるとともに、第１フィルタの遮断周波数の変動を抑制することができる。また、第２帰還回路は、第３帰還回路が設けられることによって生じるインクジェットヘッドの駆動回路の動作の不安定化を抑制することができる。
【００２７】
このように、インクジェットヘッドの駆動回路に帰還回路として、第２帰還回路及び第３帰還回路を含めた場合についても、インクジェットヘッドの駆動回路の動作の不安定化を抑制することができる。
【００２８】
また、本発明に係る容量性負荷の駆動回路は、容量性負荷に駆動信号を印加して前記容量性負荷を駆動させる容量性負荷の駆動回路であって、反転入力端子に帰還された信号と非反転入力端子に入力されたアナログ駆動信号との誤差信号を出力する演算増幅器と、前記演算増幅器出力をパルス幅変調してデジタル信号を出力するパルス幅変調器と、前記デジタル信号の電力を増幅するデジタル電力増幅器と、前記デジタル電力増幅器の出力を平滑化した信号を、前記容量性負荷に前記駆動信号として入力する第１フィルタと、前記第１フィルタから出力された駆動信号を前記演算増幅器の反転入力端子に帰還する第１帰還回路と、少なくとも、前記デジタル電力増幅器から出力された信号であって前記駆動信号よりも位相の進んだ信号を前記演算増幅器の反転入力端子に帰還する第２帰還回路と、前記第１フィルタから出力され、前記第１フィルタと前記容量性負荷との間の配線抵抗を伝搬した前記駆動信号を、前記演算増幅器の反転入力端子に帰還する第３帰還回路と、の１つと、を含み、前記デジタル電力増幅器が、前記デジタル信号の電圧を増幅する上側電圧増幅回路、該デジタル信号がハイレベルのときにオンする上側スイッチング素子、及び前記デジタル信号の電流を増幅する上側電流増幅回路を備え、前記上側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を充電する上側スイッチング回路と、前記デジタル信号の電圧を増幅する下側電圧増幅回路、該デジタル信号がローレベルのときにオンする下側スイッチング素子、及び前記デジタル信号の電流を増幅する下側電流増幅回路を備え、前記下側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記容量性負荷を放電する下側スイッチング回路と、を含んでいる。
【００２９】
したがって、上記容量性負荷の駆動回路は、第１フィルタから出力され容量性負荷によってなまりが生じた駆動信号が第１帰還回路によって演算増幅器に帰還された場合でも、第２及び第３帰還回路の少なくとも１つがそのなまりを補償するので、動作が不安定になるのを抑制することができる。
【発明の効果】
【００３０】
本発明は、容量性負荷を駆動するための駆動信号の波形のなまりを抑制することができ、安定した動作を実現することができる。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して本発明の実施の形態について詳細に説明する。第１乃至第４の実施形態では、ノズルから吐出するインクを充填する複数の圧力発生室と、各圧力発生室に対応して設けられた複数の圧電アクチュエータと、を備え、該圧電アクチュエータに駆動信号を印加して圧力発生室の容量を変化させることにより、ノズルからインク滴を吐出させるインクジェットヘッドを駆動させるインクジェットヘッド駆動回路を例に挙げて説明する。
【００３２】
［第１の実施形態］
図１に示すように、本実施の形態のインクジェットヘッド駆動回路１０は、駆動回路基板１２及びヘッド１４から構成されている。駆動回路基板１２には、演算増幅器３０、コンパレータ３２、デジタル電力増幅器３４、第１フィルタ３６、第２フィルタ３８、平滑回路４２、及び平滑回路４０が形成されている。ヘッド１４には、ｎ（ｎは自然数）個のトランスファゲート１２２1〜１２２n、及び各トランスファゲート１２２1〜１２２nの各々に直列接続された、ｎ個の圧電アクチュエータ１２４1〜１２４nが設けられている。
【００３３】
演算増幅器３０の非反転入力端子には、アナログ駆動信号を入力する駆動信号入力端子１６が接続されている。演算増幅器３０の出力端子は、パルス幅変調器を構成するコンパレータ３２の非反転入力端子に接続されている。また、演算増幅器３０の出力端子は、抵抗Ｒ２及びコンデンサＣ１で構成された直列回路を介して演算増幅器３０の反転入力端子に接続されている。抵抗Ｒ２及びコンデンサＣ１で構成された直列回路には、抵抗Ｒ１が並列に接続されている。
【００３４】
パルス幅変調器を構成するコンパレータ３２の反転入力端子は、三角波を入力する三角波入力端子１８に接続されており、コンパレータ３２の出力端子は、デジタル電力増幅器３４の入力端子に接続されている。
【００３５】
デジタル電力増幅器３４は、図２に示すように、上側スイッチング回路７０及び下側スイッチング回路７２を含んで構成されている。上側スイッチング回路７０は、コンデンサＣ１１、ダイオードＤ１１、抵抗Ｒ１１、ＭＯＳＦＥＴＱ１１、抵抗Ｒ１２、ＭＯＳＦＥＴＱ１２、ＭＯＳＦＥＴＱ１３、ＭＯＳＦＥＴＱ１４、抵抗Ｒ１３、ダイオードＤ１２、コンデンサＣ１２、抵抗Ｒ１４、及びＭＯＳＦＥＴＱ１５を含んで構成されている。
【００３６】
下側スイッチング回路７２は、コンデンサＣ２１、ダイオードＤ２１、抵抗Ｒ２１、ＭＯＳＦＥＴＱ２１、抵抗Ｒ２２、ＭＯＳＦＥＴＱ２２、ＭＯＳＦＥＴＱ２３、ＭＯＳＦＥＴＱ２４、抵抗Ｒ２３、ダイオードＤ２２、コンデンサＣ２２、抵抗Ｒ２４、及びＭＯＳＦＥＴＱ２５を含んで構成されている。
【００３７】
コンパレータ３２の出力端子に接続された入力端子６３は、ＮチャネルＭＯＳＦＥＴ（電界効果トランジスタ）Ｑ２２のゲートに接続されている。ＭＯＳＦＥＴＱ２２のソースは、グランドに接続されたグランド８２に接続されている。ＭＯＳＦＥＴＱ２２のドレインは、抵抗Ｒ２２を介して、下側スイッチング回路７２を駆動するための駆動電源に接続された端子９０に接続されている。抵抗Ｒ２２の駆動電源に接続された端子９０側の端子は、ＭＯＳＦＥＴで構成されたＭＯＳＦＥＴＱ２１のドレインに接続され、抵抗Ｒ２２のＭＯＳＦＥＴＱ２２側の端子は、ＭＯＳＦＥＴＱ２１のソースに接続されている。ＭＯＳＦＥＴＱ２１のゲートは、ダイオードＤ２１のアノードに接続されており、ダイオードＤ２１のカソードは、駆動電源に接続された端子９０に接続されている。また、ＭＯＳＦＥＴＱ２１のゲートは、抵抗Ｒ２１を介して、駆動電源に接続された端子９０に接続されている。更に、ＭＯＳＦＥＴＱ２１のゲートは、コンデンサＣ２１を介して入力端子６３に接続されている。
【００３８】
上記コンデンサＣ２１、ダイオードＤ２１、抵抗Ｒ２１、ＭＯＳＦＥＴＱ２１、抵抗Ｒ２２、及びＭＯＳＦＥＴＱ２２は、本発明の下側電圧増幅回路として機能する。
【００３９】
駆動電源に接続された端子９０は、抵抗Ｒ２２を介してプッシュプル型のバッファ回路７８の入力端子に接続されている。バッファ回路７８は、ゲート端子が互いに接続されたＭＯＳＦＥＴＱ２３及びＭＯＳＦＥＴＱ２４から構成されている。ＭＯＳＦＥＴＱ２３のドレインは、駆動電源に接続された端子９０に接続されており、ソースは、ＭＯＳＦＥＴＱ２４のドレインに接続されている。ＭＯＳＦＥＴＱ２４のソースは、グランド８２に接続されている。バッファ回路７８の出力端子は、抵抗Ｒ２３、及びコンデンサＣ２２を介して、ＮチャネルのＭＯＳＦＥＴＱ２５のゲートに接続されている。ＭＯＳＦＥＴＱ２５のソースは、グランド８２に接続されており、ドレインは、デジタル電力増幅器３４の出力端子５１に接続されている。また、ＭＯＳＦＥＴＱ２５のゲートとソースの間には、抵抗Ｒ２４が接続されている。更に、ダイオードＤ２２のアノードは、コンデンサＣ２２を介してＭＯＳＦＥＴＱ２５のゲートに接続されており、カソードは、バッファ回路７８の出力端子に接続されている。
【００４０】
上記ＭＯＳＦＥＴＱ２３、ＭＯＳＦＥＴＱ２４、抵抗Ｒ２３、ダイオードＤ２２、コンデンサＣ２２、及び抵抗Ｒ２４は、本発明の下側電流増幅回路として機能する。また、ＭＯＳＦＥＴＱ２５は、本発明の下側スイッチング素子として機能する。
【００４１】
上側スイッチング回路７０は、下側スイッチング回路７２を構成する各素子の接続関係と略同様の接続関係を構成している。このため、詳細な説明を省略し、下側スイッチング回路７２を構成する各素子と異なる接続関係のみ説明する。
【００４２】
なお、上側スイッチング回路７０のコンデンサＣ１１、ダイオードＤ１１、抵抗Ｒ１１、ＭＯＳＦＥＴＱ１１、抵抗Ｒ１２、ＭＯＳＦＥＴＱ１２、ＭＯＳＦＥＴＱ１３、ＭＯＳＦＥＴＱ１４、抵抗Ｒ１３、ダイオードＤ１２、コンデンサＣ１２、抵抗Ｒ１４、及びＭＯＳＦＥＴＱ１５各々は、下側スイッチング回路７２のコンデンサＣ２１、ダイオードＤ２１、抵抗Ｒ２１、ＭＯＳＦＥＴＱ２１、抵抗Ｒ２２、ＭＯＳＦＥＴＱ２２、ＭＯＳＦＥＴＱ２３、ＭＯＳＦＥＴＱ２４、抵抗Ｒ２３、ダイオードＤ２２、コンデンサＣ２２、抵抗Ｒ２４、及びＭＯＳＦＥＴＱ２５各々に対応する。また、バッファ回路８４は、バッファ回路７８に対応する。
【００４３】
ＭＯＳＦＥＴＱ１２のゲートは、下側スイッチング回路７２のＭＯＳＦＥＴＱ２２のソース及びドレインを介して、グランド８２に接続されている。ＭＯＳＦＥＴＱ１２のソースは、グランド８４に接続されている。ＭＯＳＦＥＴＱ１５のソースは、出力端子５１に接続されており、ドレインは、電流を増幅するための高圧側電源端子９１に接続されている。ダイオードＤ０のアノードは、端子９０に接続され、ダイオードＤ０のカソードは、コンデンサＣ０を介してＭＯＳＦＥＴＱ１５のソースに接続されている。抵抗Ｒ１４の一方の端子は、ＭＯＳＦＥＴＱ１５のゲートに接続され、他方の端子は、ＭＯＳＦＥＴＱ１５のソースに接続されている。
【００４４】
なお、上記コンデンサＣ１１、ダイオードＤ１１、抵抗Ｒ１１、ＭＯＳＦＥＴＱ１１、抵抗Ｒ１２、及びＭＯＳＦＥＴＱ１２は、本発明の上側電圧増幅回路として機能する。また、上記ＭＯＳＦＥＴＱ１３、ＭＯＳＦＥＴＱ１４、抵抗Ｒ１３、ダイオードＤ１２、コンデンサＣ１２、及び抵抗Ｒ１４は、本発明の上側電流増幅回路として機能する。また、ＭＯＳＦＥＴＱ１５は、本発明の上側スイッチング素子として機能する。また、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４は、本発明のプッシュプル型の上側バッファ回路として機能する。
【００４５】
図１に示すように、デジタル電力増幅器３４の出力端子は、第１フィルタ３６及び第２フィルタ３８の入力端子に接続されている。第１フィルタ３６は、抵抗Ｒ３、インダクタＬ１、及びコンデンサＣ２から構成され、ローパスフィルタを構成している。第２フィルタ３８は、抵抗Ｒ４及びコンデンサＣ３から構成され、ローパスフィルタを構成している。第１フィルタ３６は、抵抗Ｒ３及びコンデンサＣ２からなる回路と、インダクタＬ１との、高周波数帯域を減衰させる２つの要素を備えている。すなわち、第１フィルタ３６は、二次遅れ要素を備えている。第２フィルタ３８は、抵抗Ｒ４及びコンデンサＣ３からなる回路による、高周波数帯域を減衰させる１つの要素を備えている。すなわち、第１フィルタ３６は、１次遅れ要素を備えている。従って、第２フィルタ３８は、第１フィルタ３６より平滑化の度合の小さいローパスフィルタである。
【００４６】
第１フィルタ３６の出力端子は、ヘッド１４の各トランスファゲート１２２1〜１２２nに接続されている。ｎ個のトランスファゲート１２２1〜１２２n各々には、各トランスファゲート１２２に対応してｎ個の圧電アクチュエータ１２４1〜１２４nが接続されている。
【００４７】
また、第１フィルタ３６の出力端子は、抵抗Ｒ６と抵抗Ｒ６に並列に接続されたコンデンサＣ４から構成された平滑回路４２を備えた第１帰還回路４３を介して、演算増幅器３０の反転入力端子へ接続されている。
【００４８】
デジタル電力増幅器３４の出力端子は、第２フィルタ３８、及び抵抗Ｒ７と抵抗Ｒ７に並列に接続されたコンデンサＣ５から構成された平滑回路４０を備えた、第２帰還回路４１を介して、演算増幅器３０の反転入力端子に接続されている。
【００４９】
次に、インクジェットヘッド駆動回路１０の作用を説明する。
【００５０】
図１に示すように、演算増幅器３０は、駆動信号入力端子１６から非反転入力端子に入力されたアナログ駆動信号と、平滑回路４０、４２、第一帰還回路４３、第２帰還回路４１によって帰還された駆動信号との誤差信号を、コンパレータ３２の非反転入力端子へ出力する。
【００５１】
コンパレータ３２は、パルス幅変調を行うための回路であり、非反転入力端子に入力された誤差信号、及び反転入力端子に入力された三角波に基づいてパルス幅変調を行い、デジタル信号をデジタル電力増幅器３４へ出力する。コンパレータ３２は、非反転入力端子に入力された誤差信号の電圧が、反転入力端子に入力された三角波の電圧より高い時にハイレベルの信号を出力し、低いときにローレベルの信号を出力する回路である。このため、コンパレータ３２は、非反転入力端子に入力された誤差信号の電圧の変動に応じたデューティ比のデジタル信号を出力し、誤差信号の電圧が０となるように制御される。
【００５２】
デジタル電力増幅器３４は、コンパレータ３２から入力端子６３を介して入力されたデジタル信号を、スイッチング動作により圧電アクチュエータ１２４を駆動可能な電力（例えば、電圧略２０Ｖから４０Ｖ）となるように、電圧増幅及び電流増幅し出力する。
【００５３】
第１フィルタ３６は、デジタル電力増幅器３４からの出力を平滑化して、ヘッド１４のトランスファゲート１２２1〜１２２n各々へ出力する。
【００５４】
ここで、駆動回路基板１２には、シリアルプリンタで印刷する１行分のカラー画像データを記憶する画像メモリ、及びカラー画像データを直列データに変換してヘッド１４に送信するデータ送信回路が設けられている。ヘッド１４には、直列データを受信して並列データに変換するデータ受信回路、及び各トランスファゲート１２２1〜１２２n各々を動作可能な電圧に変換するレベルシフト回路が設けられている。
【００５５】
駆動回路基板１２から各トランスファゲート１２２1〜１２２n各々に、電力増幅された駆動信号が入力されると共に、レベルシフト回路から画像データに応じて各トランスファゲート１２２1〜１２２n各々に電圧が印加されると、レベルシフト回路から電圧が印可されたトランスファゲート１２２1〜１２２n各々に対応して接続された圧電アクチュエータ１２４1〜１２４n各々に駆動電圧が印加される。
【００５６】
圧電アクチュエータ１２４1〜１２４n各々は、容量性負荷であるので、画像データに応じた同時に駆動する圧電アクチュエータ１２４1〜１２４nの数の変動に応じて、第１フィルタ３６の遮断周波数が変動する恐れがある。詳細には、第１フィルタ３６を構成するコンデンサＣ２と、容量性負荷である圧電アクチュエータ１２４1〜１２４nとは、並列となっている。このため、同時に駆動する圧電アクチュエータ１２４1〜１２４nの数が変動すると、第１フィルタ３６の負荷が変動することとなり、遮断周波数が変動する。
【００５７】
しかし、本実施形態では、第１フィルタ３６の出力端子は、第１帰還回路４３を介して演算増幅器３０の反転入力端子へ接続されているので、第１フィルタ３６から出力された駆動信号を負帰還することができる。従って、第１フィルタ３６の遮断周波数の変動を抑制することができる。また、第１フィルタ３６の遮断周波数の変動を抑制することによって、圧電アクチュエータ１２４1〜１２４nの端子電圧を、略一定となるように補償することができる。
【００５８】
２次遅れ要素を有する第１フィルタ３６の出力端子が、第１帰還回路４３を介して、演算増幅器３０の反転入力端子へ接続されているので、第１フィルタ３６から出力された駆動信号が負帰還される。このため、高周波数帯域の位相に遅れが生じ、発振を引き起こす危険性が高くなる。従って、インクジェットヘッド駆動回路１０の動作が不安定になるという問題が生じる。
【００５９】
しかし、本実施の形態では、デジタル電力増幅器３４の出力端子は、第２フィルタを備えた、第２帰還回路４１を介して演算増幅器３０の反転入力端子へ接続されている。このため、第１フィルタ３６へ入力される前の、デジタル電力増幅器３４の出力を、第２フィルタ３８の入力端子へ負帰還することができる。第２フィルタ３８は、１次遅れ要素を備えているので、第１フィルタ３６からみると、高周波数帯域の位相を進ませるように動作する。第２帰還回路４０は、このような第２フィルタ３８の出力を、演算増幅器３０の反転入力端子に帰還するので、第１フィルタ３６から出力された駆動信号を負帰還することによって生じる高周波数帯域の位相の遅れを補償することができ、インクジェットヘッド駆動回路１０の動作の安定化を図ることができる。
【００６０】
コンパレータ３２は、予め動作電圧が定まっているので、該動作電圧を超えた電圧の信号が入力されると、オーバーフローする恐れがある。本実施の形態では、演算増幅器３０から出力された誤差信号は、抵抗Ｒ２及びコンデンサＣ１から構成される直列回路と、該直列回路に並列に接続された抵抗Ｒ１を介して演算増幅器３０の反転入力端子へ入力される。
【００６１】
このため、演算増幅器３０から出力される誤差信号の電圧がコンパレータ３２の予め定めた動作電圧を超えないように、演算増幅器３０のゲインを制限することができる。従って、コンパレータ３２がオーバーフローすることを抑制することができる。
【００６２】
また、コンデンサＣ１が設けられているので、演算増幅器３０に、高周波数特性が劣化するエミッタ接地回路を用いた場合であっても、演算増幅器３０による高周波数特性の劣化を抑制することができる。
【００６３】
次に、デジタル電力増幅器３４の動作を詳細に説明する。
【００６４】
圧電アクチュエータ１２４1〜１２４n各々を駆動するための駆動信号は、１００ＫＨｚから１ＭＨｚの周波数帯域であることが知られている。このため、該周波数におけるスイッチング動作をデジタル電力増幅器３４において行うには、略１０ＭＨｚのサンプリング周波数が必要である。従って、デジタル電力増幅器３４では、１０ｎｓｅｃオーダーの高速なスイッチング動作を行う必要がある。
【００６５】
コンパレータ３２から入力端子６３を介して入力されるデジタル信号がハイレベルのときは、下側スイッチング回路７２のＭＯＳＦＥＴＱ２２では、ソース電圧に対してゲート電圧が高くなるので、ＭＯＳＦＥＴＱ２２はオンする。このとき、ＭＯＳＦＥＴＱ２２のドレイン電圧と、ＭＯＳＦＥＴＱ２５のソース電圧は、同一であるため、ＭＯＳＦＥＴＱ２５はオフする。
【００６６】
また、入力端子６３から入力されたデジタル信号がハイレベルのときには、下側スイッチング回路７２のＭＯＳＦＥＴＱ２２がオンするので、上側スイッチング回路７０のＭＯＳＦＥＴＱ１２のゲートには、グランド８２からグランド、すなわちローレベルの電圧が入力される。ＭＯＳＦＥＴＱ１２のソースはグランドに接続されているので、ＭＯＳＦＥＴＱ１２は、オフとなる。ＭＯＳＦＥＴＱ１２がオフのときには、ＭＯＳＦＥＴＱ１５のソースには、駆動電源に接続された端子９０から電源電圧が入力される。コンデンサＣ０に全く電荷が溜まっていない状態では、ＭＯＳＦＥＴＱ１５のソース電圧に対してゲート電圧が大きくなるので、ＭＯＳＦＥＴＱ１５はオンする。
【００６７】
このため、入力端子６３から入力されたデジタル信号がハイレベルのときに、上側スイッチング回路７０のＭＯＳＦＥＴＱ１５はオンし、下側スイッチング回路７２のＭＯＳＦＥＴＱ２５はオフするので、上側スイッチング回路７０は導通状態となる。このとき、下側スイッチング回路７２は、ＭＯＳＦＥＴＱ２５がオフするので、開放状態となる。従って、入力端子６３に入力されたデジタル信号がハイレベルのときに、デジタル電力増幅器３４は、全体としては正論理の電力増幅回路となり、上側スイッチング回路７０が、圧電アクチュエータ１２４1〜１２４n各々を充電する。
【００６８】
入力端子６３から入力されたデジタル信号がローレベルのときは、反対に、上側スイッチング回路７０のＭＯＳＦＥＴＱ１５はオフし、下側スイッチング回路７２のＭＯＳＦＥＴＱ２５はオンするので、下側スイッチング回路７２は導通状態となる。このとき、上側スイッチング回路７０は、開放状態となる。従って、デジタル信号がローレベルのときは、下側スイッチング回路７２は、圧電アクチュエータ１２４1〜１２４n各々を放電する。このとき、上側スイッチング回路７０は、開放状態となる。従って、入力端子６３に入力されたデジタル信号がローレベルのときに、デジタル電力増幅器３４は、全体としては負論理の電力増幅回路となり、下側スイッチング回路７２が、圧電アクチュエータ１２４1〜１２４n各々を放電する。
【００６９】
このように、デジタル電力増幅器３４は、スイッチング動作というデジタル的な手法を用いて、電圧増幅及び電流増幅を行う。このため、アナログ信号を電圧増幅及び電流増幅する従来の電力増幅器に比べて、電力増幅時の発熱を抑制することができる。
【００７０】
上側スイッチング回路７０のＭＯＳＦＥＴＱ１２及び抵抗Ｒ１２から構成される直列回路は、デジタル信号の電圧を増幅するための回路であり、入力端子６３から入力されたデジタル信号に応じて電圧増幅を行う。
【００７１】
入力端子６３から入力されたデジタル信号がハイレベルのとき、ＭＯＳＦＥＴＱ１２はオフする。ＭＯＳＦＥＴＱ１２がオフのときには、駆動電源に接続された端子９０からの電源電圧が抵抗Ｒ１２を介して入力され、抵抗Ｒ１２及びＭＯＳＦＥＴＱ１２から構成される直列回路によって電圧増幅がなされた後に、バッファ回路８４に出力される。
【００７２】
ここで、入力端子６３から入力されたデジタル信号が、ローレベルからハイレベルに変化すると、ＭＯＳＦＥＴＱ１２は、オンからオフに遷移する。ＭＯＳＦＥＴＱ１２がオンからオフへ遷移する遷移状態では、駆動電源に接続された端子９０から、抵抗Ｒ１２を介してＭＯＳＦＥＴＱ１２のゲート／ドレイン間の帰還容量に電力が印加される。このときＭＯＳＦＥＴＱ１２のゲート／ドレイン間の帰還容量は、略数ｐＦのオーダであるが、ＭＯＳＦＥＴＱ１２を高速に動作させるには、抵抗Ｒ１２の値を小さい値、例えば１ＫΩに定めなければならない。しかし、ＭＯＳＦＥＴＱ１２がオンからオフに遷移する遷移状態に、駆動電源に接続された端子９０から抵抗Ｒ１２を介してＭＯＳＦＥＴＱ１２のゲート／ドレイン間の帰還容量に電流が流れると、１Ｗオーダーの大きな熱が発生するおそれがある。
【００７３】
このような発熱を抑制するためには、抵抗Ｒ１２の値を大きくする必要があるが、抵抗Ｒ１２の値を大きくすると、ＭＯＳＦＥＴＱ１２を高速動作することが困難となる。
【００７４】
そこで、本実施の形態では、入力端子６３から入力されたデジタル信号がローレベルのときにオンするとともに、オンのときに駆動電源に接続された端子９０からＭＯＳＦＥＴＱ１２のドレインに至る経路においてＲ１２を短絡するようにＭＯＳＦＥＴＱ１１が接続されている。また、抵抗Ｒ１２の値を大きく定める。本実施の形態では、例えば、１０ＫΩ以上の値を定めている。入力端子６３から入力されたデジタル信号がローレベルのときに、ＭＯＳＦＥＴＱ１１がオンすることで抵抗Ｒ１２が短絡され、駆動電源に接続された端子９０から抵抗Ｒ１１を介して、ＭＯＳＦＥＴＱ１２のドレインに電流が流れる。
【００７５】
このように、抵抗Ｒ１２の値を大きく定め、入力端子６３を介して入力されたデジタル信号がローレベルのときにオンするＭＯＳＦＥＴＱ１１が抵抗Ｒ１２を短絡させるように設けられているので、デジタル信号がローレベルのときに抵抗Ｒ１２を経由しない別の迂回路を設けることができるので、発熱を抑制することができるとともに、高速にＭＯＳＦＥＴＱ１２を動作させることができる。
【００７６】
なお、抵抗Ｒ１２の抵抗を大きくし、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４をバイポーラで構成すると、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４への電流供給が困難となるので、本実施の形態では、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４は、ＰチャネルＭＯＳＦＥＴで構成されている。
【００７７】
入力端子６３から入力されるデジタル信号がハイレベルのときは、コンデンサＣ１１には、駆動電源に接続された端子９０から供給された電力と略等しいピンチオフ電圧がかかっている。入力端子６３から入力されるデジタル信号がローレベルになると、ＭＯＳＦＥＴＱ１２がオンするので、ＭＯＳＦＥＴＱ１１のゲート電圧は短時間で減少する。ＭＯＳＦＥＴＱ１１のゲート電圧が短時間で減少すると、コンデンサＣ１１の下側端子電圧も下がるので、ＭＯＳＦＥＴＱ１２のゲート／ソース間の入力容量も高速で放電される。このため、ＭＯＳＦＥＴＱ１１を、ＰチャネルＭＯＳＦＥＴで構成しても、ＭＯＳＦＥＴＱ１１を速い速度で動作させることができる。
【００７８】
また、コンデンサＣ１１には、ダイオードＤ１１のアノードが接続されており、ダイオードＤ１１のカソードは、駆動電源に接続された端子９０に接続されている。このようにダイオードＤ１１が接続されているので、ＭＯＳＦＥＴＱ１２のゲート電圧が上がることによって、上昇したゲート電圧によって駆動電源に接続された端子９０へ逆バイアスがかかることを防ぐことができる。
【００７９】
このように、本発明の上側電圧増幅回路として機能する上記コンデンサＣ１１、ダイオードＤ１１、抵抗Ｒ１１、ＭＯＳＦＥＴＱ１１、抵抗Ｒ１２、及びＭＯＳＦＥＴＱ１２について、入力端子６３を介して入力されたデジタル信号がローレベルのときにオンするＭＯＳＦＥＴＱ１２と抵抗Ｒ１２とを直列接続した電圧増幅回路として機能する直列回路を構成し、抵抗Ｒ１２の抵抗を大きい値となるように定めるとともに、デジタル信号がローレベルのときにオンすることによって抵抗Ｒ１２を短絡させるようにＭＯＳＦＥＴＱ１１を接続したので、直列回路の発熱を回避することができるとともに、高速にＭＯＳＦＥＴＱ１２を動作させることができる。
【００８０】
また、コンデンサＣ１１によって、ＭＯＳＦＥＴＱ１１のゲート／ソース容量を高速で放電することができるので、ＭＯＳＦＥＴＱ１１を速いスピードで動作させることができる。また、ダイオードＤ１１によって、駆動電源に接続された端子９０へ逆バイアスがかかることを防ぐことができる。
【００８１】
次に、上側スイッチング回路７０の、本発明の電流増幅回路として機能する、ＭＯＳＦＥＴＱ１３、ＭＯＳＦＥＴＱ１４、抵抗Ｒ１３、ダイオードＤ１２、コンデンサＣ１２、及び抵抗Ｒ１４各々の作用、及び本発明の上側スイッチング素子として機能するＭＯＳＦＥＴＱ１５の作用について説明する。
【００８２】
上述のように、入力端子６３から入力されたデジタル信号がハイレベルのとき、ＭＯＳＦＥＴＱ１２はオフし、抵抗Ｒ１２及びＭＯＳＦＥＴＱ１２から構成される直列回路によって電圧増幅がなされる。電圧増幅された信号は、バッファ回路８４に出力される。
【００８３】
バッファ回路８４は、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４からなるプッシュプル型のバッファ回路であって、電圧増幅された信号を電流増幅する。電圧増幅及び電流増幅された信号は、抵抗Ｒ１３及びコンデンサＣ１２を介してＭＯＳＦＥＴＱ１５のゲートに出力される。入力端子６３から入力されるデジタル信号がハイレベルのときには、ＭＯＳＦＥＴＱ１５はオンするので、電圧増幅及び電流増幅された信号が、出力端子５１から出力される。このため、上側スイッチング回路７０は圧電アクチュエータ１２４1〜１２４n各々を充電する。
【００８４】
ここで、圧電アクチュエータ１２４1〜１２４n各々を駆動するための駆動信号は、数１００ＫＨｚから１ＭＨｚの周波数帯域であることが知られている。このため、デジタル電力増幅器３４は、１０ｎｓｅｃオーダーの高速スイッチングを実現する必要がある。
【００８５】
本実施の形態では、ＭＯＳＦＥＴＱ１５には、ＰチャネルＭＯＳＦＥＴに比べて数倍動作が速いＮチャネルＭＯＳＦＥＴを用いるので、高速なスイッチング動作を行うことができる。
【００８６】
また、ＭＯＳＦＥＴは、ゲート／ソース間に入力容量がある。このため、ＭＯＳＦＥＴＱ１５を高速で動作させるには、このＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量についても、高速に充電及び放電を行う必要がある。
【００８７】
本実施の形態では、電流増幅回路として機能するＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４は、プッシュプル型のバッファ回路で構成されている。この回路はソースフォロアを構成しており出力インピーダンスが低いため、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量について、高速に充電及び放電を行うことができ、ＭＯＳＦＥＴＱ１５の高速動作を実現することができる。
【００８８】
また、本実施の形態では、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４から構成されるプッシュプル型のバッファ回路とＭＯＳＦＥＴＱ１５との間に、更に抵抗Ｒ１３が接続されている。ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量の充電及び放電を高速化しすぎると、瞬間的に大きな電流が流れるため、ノイズが発生する恐れがあるが、抵抗Ｒ１３によって、バッファ回路８４とＭＯＳＦＥＴＱ１５との間を流れる電流の速度を抑制することができるので、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量の充電速度を抑えることができ、ノイズの発生を抑制することができる。
【００８９】
ここで、基本的には、上側スイッチング回路７０のＭＯＳＦＥＴＱ１５と、下側スイッチング回路７２のＭＯＳＦＥＴＱ２５とが同時にオンとなることはない。しかし、ＭＯＳＦＥＴＱ１５の高速動作が実現されるとともに、同様に構成された下側スイッチング回路７２の下側電流増幅回路のＭＯＳＦＥＴＱ２５の高速動作が実現されると、ＭＯＳＦＥＴＱ１５とＭＯＳＦＥＴＱ２５のターンオン時間とターンオフ時間が重なる恐れがある。ＭＯＳＦＥＴＱ１５及びＭＯＳＦＥＴＱ２５のターンオン時間とターンオフ時間とが重なる期間では、上側スイッチング回路７０と下側スイッチング回路７２が同時に導通状態となるため、誤動作を引き起こすだけでなく素子を破壊する可能性がある。
【００９０】
本実施の形態では、更に、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量の放電時に抵抗Ｒ１３を短絡するように、ダイオードＤ１２が接続されている。このため、ＭＯＳＦＥＴＱ１５の入力容量を高速に放電することができるので、ＭＯＳＦＥＴＱ１５のターンオン時間を遅く、且つターンオフ時間を速くすることができる。また、更に、抵抗Ｒ１３とＭＯＳＦＥＴＱ１５との間に、コンデンサＣ１２が接続されている。抵抗Ｒ１３とＭＯＳＦＥＴＱ１５との間にコンデンサＣ１２が接続されているので、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量とコンデンサＣ１２とは、直列回路を構成することとなり、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量はより速く放電され、ＭＯＳＦＥＴＱ１５のターンオフ時間を速くすることができる。
【００９１】
このように、上側電流増幅回路のＭＯＳＦＥＴＱ１５はＮチャネルＭＯＳＦＥＴで構成されているので、高速にＭＯＳＦＥＴＱ１５を動作することができる。また、上側電流増幅回路に、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４からなるプッシュプル型のバッファ回路８４を設けたので、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量を高速に充電及び放電することができる。また、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４から構成される電流増幅回路として機能するプッシュプル型のバッファ回路８４を、抵抗Ｒ１３及びコンデンサＣ１２を介してＭＯＳＦＥＴＱ１５に直列接続するとともに、ＭＯＳＦＥＴＱ１５の入力容量の放電時に抵抗Ｒ１３を短絡するようにダイオードＤ１２を設けたので、ＭＯＳＦＥＴＱ１５の入力容量の充電速度を抑制するとともに、ＭＯＳＦＥＴＱ１５のターンオン時間を遅く且つターンオフ時間を速くすることができる。
【００９２】
また、ＭＯＳＦＥＴＱ１５及びＭＯＳＦＥＴＱ２５のターンオン時間を遅く且つターンオフ時間を速くすることができるので、上側スイッチング回路７０と下側スイッチング回路７２が同時に導通状態となることを防ぐことができる。
【００９３】
なお、下側スイッチング回路７２においても、上側スイッチング回路７０と同様の構成であるので、上側スイッチング回路７０と同様の効果を得ることができる。
【００９４】
また、プッシュプル型のバッファ回路８４を構成するＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４各々を、ＭＯＳＦＥＴで構成したので、電圧増幅回路として機能する抵抗Ｒ１２とＭＯＳＦＥＴＱ１２から構成される直列回路の、抵抗Ｒ１２に対して入力インピーダンスを上げることができるので、増幅率の低下を抑制することができる。
【００９５】
次に、駆動電源に接続された端子９０からダイオードＤ０及びコンデンサＣ０によって構成されるブートストラップ回路について説明する。
【００９６】
上側スイッチング回路７０の上側電流増幅回路に設けたＭＯＳＦＥＴＱ１５は、ＮチャネルＭＯＳＦＥＴで構成されている。このため、ＭＯＳＦＥＴＱ１５のゲート駆動電源には、ソース電圧より高い電圧の電源が必要となる。ＭＯＳＦＥＴＱ１５のドレインには、高圧側電源９１が接続されている。本実施の形態では、入力端子６３から入力されるデジタル信号電圧は５Ｖであり、下側ゲート駆動電源９０の電圧は５Ｖであり、電圧増幅及び電流増幅した４０Ｖのデジタル信号を出力端子５１から出力するものとし、高圧側電源９１は４０Ｖの電圧電源であるものとする。上側電流増幅回路７４のＭＯＳＦＥＴＱ１５を駆動するためには、ＭＯＳＦＥＴＱ１５のソース電圧より、高い電圧の駆動電源を、上側電流増幅回路７４のＭＯＳＦＥＴＱ１５を駆動するための電源として用意する必要がある。本実施の形態では、約４５Ｖ程度の駆動電源が別途必要となる。このような高い電圧の駆動電源を、上側スイッチング回路７０のゲート駆動電源として、駆動電源９０とは別に用意することについて、技術的な困難は全くないが、コスト的にはデメリットとなる。
【００９７】
そこで、本実施の形態では、駆動電源に接続された端子９０が、ダイオードＤ０及びコンデンサＣ０を介して、ＭＯＳＦＥＴＱ１５のソースに接続され、ブートストラップ回路を構成している。入力端子６３から入力されたデジタル信号がローレベルのときには、下側スイッチング回路７２のＭＯＳＦＥＴＱ２５はオンし、上側スイッチング回路７０のＭＯＳＦＥＴＱ１５はオフする。このように、下側スイッチング回路７２が導通状態であるときには、駆動電源９０からダイオードＤ０を介してコンデンサＣ０に至るループが形成されるので、コンデンサＣ０は、駆動電源９０によって充電される。
【００９８】
入力端子６３から入力されたデジタル信号がローレベルからハイレベルに遷移すると、下側スイッチング回路７２のＭＯＳＦＥＴＱ２５はオンからオフとなり、上側スイッチング回路７０のＭＯＳＦＥＴＱ１５はオフからオンに遷移する。ＭＯＳＦＥＴＱ１５がオンに遷移し始めると、ＭＯＳＦＥＴＱ１５のソース電圧が上昇し、ＭＯＳＦＥＴＱ１５には、コンデンサＣ０に充電された電荷が印加され、ＭＯＳＦＥＴＱ１５は駆動可能な状態となる。ＭＯＳＦＥＴＱ１５が完全にオンに遷移したときに、コンデンサＣ０は充電された状態にあるので、コンデンサＣ０の下側端子電圧は、約４５Ｖに跳ね上がる。これに連動して、上側スイッチング回路７０の駆動中の回路の電圧は全て、約４５Ｖに跳ね上がる。上側電流増幅回路７４のＭＯＳＦＥＴＱ１５が完全にオンに遷移すると、駆動電源９０からダイオードＤ０を介してコンデンサＣ０に至るコンデンサＣ０の充電ループが無くなり、出力端子５１から電圧増幅及び電流増幅された、ハイレベル（４０Ｖ）の信号が出力される。
【００９９】
ここで、ＭＯＳＦＥＴＱ１１に、ＰＮＰバイポーラトランジスタを用いると、コンデンサＣ１１の電荷がベース／エミッタ間の順方向にダイオードＤ１１を介して逃げるため、電圧降下を起こし、上側スイッチング回路７０を動作させる事ができなくなる恐れがあるが、本実施の形態では、ＭＯＳＦＥＴＱ１１をＭＯＳＦＥＴで構成しているので、この問題を解決することができる。
【０１００】
上記説明したように、ダイオードＤ０及びコンデンサＣ０がブートストラップ回路として機能するので、上側スイッチング回路７０の専用ゲート駆動電源を別途設けることなく、下側スイッチング回路７２の下側ゲート駆動電源９０により、上側スイッチング回路７０を駆動することができる。
【０１０１】
なお、本実施例では下側スイッチング回路７２の下側ゲート駆動電源９０を使用する場合を説明したが、使用するトランジスタ（ＭＯＳＦＥＴ）を更に低い電圧で動作するものを使用すれば、より低い電圧、例えば論理回路の電源電圧を使用しても良い。
【０１０２】
以上説明したように、本実施の形態のインクジェットヘッド駆動回路１０によれば、パルス幅変調を行いデジタル信号を出力するコンパレータ３２と、コンパレータ３２により出力されたデジタル信号の電力を増幅するデジタル電力増幅器３４と、デジタル電力増幅器３４の出力を平滑化する第１フィルタ３６によって、入力されたアナログ駆動信号に基づいてパルス幅変調したデジタル信号を電力増幅するので、インクジェット駆動回路１０の発熱を抑制することができる。
【０１０３】
また、容量性負荷である圧電アクチュエータ１２４1〜１２４nによって、第１フィルタ３６の遮断周波数が変動する恐れがあるが、第１帰還回路４３によって第１フィルタ３６の出力を演算増幅器３０の反転入力端子に帰還するので、第１フィルタ３６の遮断周波数の変動を抑制することができる。
【０１０４】
また、第１フィルタ３６より時定数の小さい第２フィルタ３８を備えた、第２帰還回路４１によってデジタル電力増幅器３４の出力を第２フィルタ３８を介して演算増幅器３０の反転入力端子に帰還するので、インクジェットヘッド駆動回路１０の動作の安定化を図ることができる。
【０１０５】
本実施の形態のインクジェットヘッド駆動回路１０において、１個の圧電アクチュエータ１２４１を駆動したときに相当する無負荷駆動時の第１フィルタ３６の出力端子における駆動波形を測定したところ、図３に示す駆動波形が得られた。また、約１０００個の圧電アクチュエータ１２４1〜１２４1000各々を同時駆動した場合に相当する０．７［ｕＦ］負荷駆動時の第１フィルタ３６の出力端子における駆動波形を測定したところ、図４に示す駆動波形が得られた。図３及び図４に示すように、本実施の形態のインクジェットヘッド駆動回路１０では、駆動するアクチュエータ１２４1〜１２４nの数に影響を受けず、略一定の駆動波形が得られた。従って、インクジェットヘッド駆動回路１０の動作の安定化を実現することができる。
【０１０６】
また、デジタル電力増幅器３４では、スイッチング動作というデジタル的な手法で電圧増幅及び電流増幅を行うので、インクジェットヘッド駆動回路１０の発熱を抑制することができる。
【０１０７】
更に、デジタル電力増幅器３４を、発熱を抑制すると共に高速にスイッチング動作可能に構成したので、インクジェット駆動回路１０の発熱を抑制するとともに、圧電アクチュエータ１２４1〜１２４n各々に、圧電アクチュエータ１２４1〜１２４n各々を駆動可能な高い周波数帯域の駆動信号を出力することができる。
【０１０８】
なお、本実施の形態では、１つの駆動回路基板１２に対して、１つのヘッド１４を対応して設ける場合を説明したが、このような形態に限られるものではない。例えば、図５に示すようにインクジェット記録装置１１に、駆動回路基板１２として、複数の駆動回路基板１２１、１２２、…１２ｎを設けるとともに、複数の駆動回路基板１２１、１２２、…１２ｎ各々に対応するように、ヘッド１４１、１４２、…１４ｎを設けるようにしてもよい。このように、複数のヘッド１４及び複数のヘッド１４各々に対応して駆動回路基板１２を複数設けた構成のインクジェット記録装置１１においても、本発明の高速でスイッチング動作可能で且つ発熱を抑制し、安定して駆動する駆動回路基板１２を複数設けることで、発熱を抑制し且つ安定して駆動する駆動回路基板１２を備えたインクジェット記録装置１１を提供することができる。また、関連技術のように、各駆動回路の発熱を抑制するためにインクジェット記録装置本体に別途放熱器を備える必要がないので、インクジェット記録装置１１本体の小型化にも寄与することができる。
【０１０９】
また、図６に示すように、複数の駆動回路基板１２に対して、１つのヘッド１５を対応付けて設けるようにしてもよい。この場合、例えば、複数の駆動回路基板１２各々を、互いに異なる駆動信号を出力するように設定する。例えば、駆動回路基板１２１を大滴のインク滴を吐出するためのアナログ駆動信号を出力するための駆動回路基板、駆動回路基板１２２を中滴のインク滴を吐出するための駆動信号を出力するための駆動回路基板、及び駆動回路基板１２３を小滴のインク滴を吐出するための駆動信号を出力するための駆動回路基板、各々となるように、各駆動回路基板１２から出力される駆動信号の波形を予め既定する。各駆動回路基板１２１、駆動回路基板１２２、及び駆動回路基板１２３各々は、駆動回路基板１２１、駆動回路基板１２２、及び駆動回路基板１２ｎ各々から出力されたアナログ駆動信号を、対応するトランスファゲート１２２１、トランスファゲート１２２２、及びトランスファゲート１２２３各々を介して、１つのヘッド１５に備えられた複数の圧電アクチュエータ１２４1〜１２４n各々に出力可能に接続する。
【０１１０】
このように、複数の駆動回路基板１２に１つのヘッド１５を対応付けて設けた構成のインクジェット記録装置１３についても、各駆動回路基板１２を、本発明の高速でスイッチング動作可能で且つ発熱を抑制し安定して駆動する駆動回路基板１２として構成することによって、発熱を抑制し且つ安定して駆動するインクジェット記録装置１３を提供することができる。このように、吐出するインク滴の滴形変更可能な構成のインクジェット記録装置１３についても、インクジェットヘッドの駆動回路基板１２を、本発明の高速でスイッチング動作可能で且つ発熱を抑制し安定して駆動する駆動回路基板１２として構成することによって、安定して駆動することができるとともに、発熱を抑制することができ、インクジェット記録装置１３の装置の大型化を抑制することができる。
【０１１１】
［第２の実施形態］
第１の実施の形態では、図１に示すインクジェットヘッド駆動回路１０について説明した。該インクジェットヘッド駆動回路１０では、第１フィルタ３６の出力端子は、平滑回路４２を備えた第１帰還回路４３を介して、演算増幅器３０の反転入力端子へ接続され、デジタル電力増幅器３４の出力端子は、第２フィルタ３８、及び抵抗Ｒ７と抵抗Ｒ７に並列に接続されたコンデンサＣ５から構成された平滑回路４０を備えた、第２帰還回路４１を介して、演算増幅器３０の反転入力端子に接続されている。第２の実施の形態では、第１フィルタ３６の出力を配線抵抗を介して、演算増幅器３０の反転入力端子へ帰還する第３帰還回路を更に備える場合を説明する。
【０１１２】
図７に示すように、駆動回路基板１２とヘッド１４との間の配線抵抗Ｒ９が大きい場合には、容量性負荷である圧電アクチュエータ１２４1〜１２４nと配線抵抗Ｒ９との間でローパスフィルタが構成されている。この場合、第１フィルタ３６による出力を、第１フィルタ３６と圧電アクチュエータ１２４1〜１２４n各々との間の配線抵抗Ｒ９を介して演算増幅器３０の反転入力端子へ帰還すると、この帰還回路には、第１フィルタ３６による２次遅れ要素と、配線抵抗Ｒ９と圧電アクチュエータ１２４1〜１２４nの負荷容量による１次遅れ要素と、により、３次遅れ要素が含まれた構成となる。従って、このように、駆動回路基板１２とヘッド１４との間の配線抵抗Ｒ９が大きい場合には、配線抵抗Ｒ９が小さい場合に比べて、インクジェットヘッド駆動回路１０の動作が更に不安定になる恐れがある。
【０１１３】
そこで、本実施の形態では、インクジェットヘッド駆動回路１１は、第１の実施の形態のインクジェットヘッド駆動回路１０に加えて、更に、第３帰還回路４５を備えている。
【０１１４】
なお、第２の実施の形態のインクジェットヘッド駆動回路１１は、第１の実施の形態のインクジェットヘッド駆動回路１０と略同一の構成であるため、同一部分には同一符号を付与し、詳細な説明を省略する。
【０１１５】
第１フィルタ３６の出力端子は、配線抵抗Ｒ９を介して、抵抗Ｒ８と抵抗Ｒ８に並列に接続されたコンデンサＣ６から構成された平滑回路４４を備えた第３帰還回路４５を介して、演算増幅器３０の反転入力端子へ接続されている。
【０１１６】
第３帰還回路４５によって構成される帰還ループには、第１フィルタ３６による２次遅れ要素と、配線抵抗Ｒ９及び圧電アクチュエータ１２４による１次遅れ要素からなる３次遅れ要素が含まれる。また、第１帰還回路４３による帰還ループの中には、第１フィルタ３６による２次遅れ要素が含まれている。更に、第２帰還回路４１による帰還ループの中には、第２フィルタ３８による１次遅れ要素が含まれる。このように、インクジェットヘッド駆動回路１１は、３次遅れ要素を含む第３帰還回路４５による帰還ループの内側に、二次遅れ要素を有する第１フィルタ３６を含む第１帰還回路４３による帰還ループを設け、更に、二次遅れ要素を有する第１フィルタ３６を含む第１帰還回路４３による帰還ループの内側に、一次遅れ要素を有する第２フィルタ３８を含む第２帰還回路４１による帰還ループが設けられた構成となる。このように、外側の帰還ループの位相遅れを補償するように、内側の帰還ループに、外側の帰還ループより時定数の小さいフィルタを含む帰還ループを構成するので、インクジェットヘッド駆動回路１１の動作の安定化を図ることができる。
【０１１７】
なお、図７に示すような、第３帰還回路４５による帰還ループ、第１フィルタ３６を含む第１帰還回路４３による帰還ループ、及び、第２フィルタ３８を含む第２帰還回路４１による帰還ループの３つの帰還ループの全てをインクジェットヘッド駆動回路１１に必ずしも設ける必要はない。例えば、圧電アクチュエータ１２４1〜１２４n各々の負荷容量の大きさ、第１フィルタ３６、及び第２フィルタ３８各々の時定数に応じて２つの帰還ループ、例えば、第３帰還回路４５による帰還ループ及び第２フィルタ３８を含む第２帰還回路４１による帰還ループ、または、第１フィルタ３６を含む第１帰還回路４３による帰還ループ及び第２フィルタ３８を含む第２帰還回路４１による帰還ループを設けるようにしてもよい。
【０１１８】
［第３の実施形態］
図８は、第３の実施形態に係るインクジェットヘッド駆動回路１０Ａを示す回路構成図である。第３の実施形態のインクジェットヘッド駆動回路１０Ａは、図１に示したインクジェットヘッド駆動回路１０から第２フィルタ３８を除くと共に、第１フィルタ３６の代わりに第１フィルタ３６Ａを備えたものである。なお、図８では、図１に示す回路と同一の回路には同一の符号を付し、詳細な説明を省略する。
【０１１９】
第１フィルタ３６Ａは、インダクタＬ１、抵抗Ｒ３、及びコンデンサＣ２を備えている。インダクタＬ１の一端はデジタル電力増幅器３４の出力端子に接続され、インダクタＬ１の他端は抵抗Ｒ３に接続されている。抵抗Ｒ３の他端（インダクタＬ１に接続されていない側）は、コンデンサＣ２及びヘッド１４のトランスファゲート１２２1〜１２２nに接続されている。また、コンデンサＣ２の他端（抵抗Ｒ３に接続されていない側）は、接地（ＧＮＤ）されている。
【０１２０】
第２帰還回路４１は、インダクタＬ１の出力を演算増幅器３０の反転入力端子に帰還させている。第１帰還回路４３は、抵抗Ｒ３の出力を演算増幅器３０の反転入力端子に帰還させている。したがって、第１フィルタ３６Ａは、図１に示す第１フィルタ３６のインダクタＬ１と抵抗Ｒ３の配置を入れ替えたものである。
【０１２１】
ここで、デジタル電力増幅器３４の出力電圧をＶｉｎ、インダクタＬ１の出力電圧をＶＢ、抵抗Ｒ３の出力電圧をＶＡとする。電圧ＶＢは第２帰還回路４１によって演算増幅器３０に帰還される電圧であり、電圧ＶＡは圧電アクチュエータ１２４の端子電圧であると共に第１帰還回路４３によって演算増幅器３０に帰還される電圧である。このとき、電圧Ｖｉｎに対する電圧ＶＡの利得は式（１）で表され、電圧Ｖｉｎに対する電圧ＶＢの利得は式（２）で表される。
【０１２２】
【数１】
0004639922.tif 000002
【０１２３】
二次遅れ要素を表す式（１）から一次遅れ要素を表す式（２）をみると、式（２）は式（１）に対して一次進み要素となる。すなわち、電圧ＶＢは、電圧ＶＡより位相が進んでいる。したがって、第２帰還回路４１は、電圧ＶＢを、第１帰還回路４３によって帰還される電圧ＶＡに加算することによって、第１帰還回路４３によって生じる高周波帯域の位相遅れを補償して、高周波帯域での第１フィルタ３６Ａの動作を安定させることができる。
【０１２４】
以上のように、第３の実施形態に係るインクジェットヘッド駆動回路１０Ａは、第１帰還回路４３の電圧ＶＡよりも位相の進んでいる電圧ＶＢを第１フィルタ３６Ａから取り出して、その電圧ＶＢを電圧ＶＡに加算することによって、高周波帯域での第１フィルタ３６Ａの動作を安定させることができる。また、インクジェットヘッド駆動回路１０Ａは、第１の実施形態に係るインクジェットヘッド駆動回路１０の必須構成要素であった第２フィルタ３８を設けなくて済むので、コストを抑制することができると共に回路規模を縮小することができる。
【０１２５】
［第４の実施形態］
図９は、第４の実施形態に係るインクジェットヘッド駆動回路１１Ａを示す回路構成図である。第４の実施形態のインクジェットヘッド駆動回路１１Ａは、図７に示したインクジェットヘッド駆動回路１１から第２フィルタ３８を除くと共に、第１フィルタ３６の代わりに図８に示した第１フィルタ３６Ａを備えたものである。なお、図９では、既に図示した回路と同一の回路には同一の符号を付し、詳細な説明を省略する。
【０１２６】
第３帰還回路４５によって構成される帰還ループには、第１フィルタ３６Ａによる２次遅れ要素と、配線抵抗Ｒ９及び圧電アクチュエータ１２４による１次遅れ要素と、からなる３次遅れ要素が含まれる。また、第１帰還回路４３による帰還ループには、第１フィルタ３６Ａによる２次遅れ要素が含まれている。第２帰還回路４１による帰還ループには、第１帰還回路４３より１次進んだ１次遅れ要素が含まれる。
【０１２７】
したがって、第４の実施形態に係るインクジェットヘッド駆動回路１１Ａは、第３帰還回路４５によって帰還される圧電アクチュエータ１２４の端子電圧に、それぞれ位相の進んだ電圧を加算することによって、配線抵抗Ｒ９及び圧電アクチュエータ１２４の静電容量の影響を受けないようにして、動作を安定させることができる。また、インクジェットヘッド駆動回路１１Ａは、第２の実施形態に係るインクジェットヘッド駆動回路１１の必須構成要素であった第２フィルタ３８を設けなくて済むので、コストを抑制することができると共に回路規模を縮小することができる。
【０１２８】
なお、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載された事項の範囲内で設計変更されたものにも適用可能である。例えば、本発明は、駆動回路が組み込まれたインクジェットヘッドユニットにも適用可能である。また、上述した実施形態では、静電容量が可変の容量性負荷を駆動する駆動回路の一例として、インクジェットヘッド駆動回路を挙げたが、その他、半導体のパターン形成装置のヘッドから液滴を吐出するヘッドの駆動回路にも適用可能である。さらに、本発明は、例えば次のような態様であってもよい。
【０１２９】
本発明の第１の態様のインクジェットヘッドの駆動回路は、ノズルから吐出するインクを充填する圧力発生室に対応して圧電アクチュエータが備えられ、該圧電アクチュエータに駆動信号を印加して圧力発生室の容量を変化させることにより、ノズルからインク滴を吐出させるインクジェットヘッドの駆動回路において、反転入力端子に帰還された信号と非反転入力端子に入力されたアナログ駆動信号との誤差信号を出力する演算増幅器と、前記演算増幅器出力をパルス幅変調してデジタル信号を出力するパルス幅変調器と、前記デジタル信号の電力を増幅するデジタル電力増幅器と、前記デジタル電力増幅器の出力を平滑化して、インクジェットヘッドのノズルからインク滴を吐出させるための圧電アクチュエータに駆動信号として入力する第１フィルタと、前記第１フィルタから出力された駆動信号を前記演算増幅器の反転入力端子に帰還する第１帰還回路と、前記デジタル増幅器の出力を平滑化する第２フィルタを備え、該第２フィルタで平滑化された信号を前記演算増幅器の反転入力端子に帰還する第２帰還回路と、を含んで構成されている。
【０１３０】
本発明のインクジェットヘッドの駆動回路は、前記第１フィルタから出力され、前記第１フィルタと前記圧電アクチュエータとの間の配線抵抗を伝搬した前記駆動信号を前記演算増幅器の反転入力端子に帰還する第３帰還回路を更に含むことができる。
【０１３１】
第１フィルタと圧電アクチュエータとの間に配線抵抗が含まれると、配線抵抗と圧電アクチュエータによって、第１フィルタより平滑化の度合が高いフィルタが構成され、圧電アクチュエータに入力される駆動信号の波形がなまる恐れがある。そこで、インクジェットヘッドの駆動回路は、第１フィルタから出力され、第１フィルタと圧電アクチュエータとの間の配線抵抗を伝搬した駆動信号を、演算増幅器の反転入力端子に帰還する第３帰還回路を更に含む。このため、圧電アクチュエータと第１フィルタとの間に配線抵抗が含まれる場合であっても、第３帰還回路によって、配線抵抗を伝搬した駆動信号を演算増幅器の反転入力端子に帰還するので、圧電アクチュエータに入力される駆動信号の波形のなまりを抑制することができる。
【０１３２】
第３帰還回路は、第１フィルタ、及び配線抵抗と圧電アクチュエータによって構成されたフィルタ各々により平滑化された駆動信号を帰還するので、第１フィルタより平滑化の度合の大きいフィルタにより平滑化された駆動信号を帰還する。このため、インクジェットヘッドの駆動回路の動作が不安定となる恐れがある。しかし、第１帰還回路が、該フィルタより平滑化の度合の小さいフィルタである第１フィルタから出力された駆動信号を演算増幅器に帰還するので、第３帰還回路が設けられることによって生じるインクジェットヘッドの駆動回路の動作の不安定化を抑制することができる。更に、第２帰還回路が、第１フィルタより更に平滑化の度合の小さいフィルタである第２フィルタから出力された駆動信号を演算増幅器に帰還するので、更に、インクジェットヘッドの駆動回路の動作の不安定化を抑制することができる。
【０１３３】
従って、圧電アクチュエータと駆動回路との間に配線抵抗が含まれる場合であっても、効果的に駆動信号の波形なまりを改善することができるとともに、インクジェットヘッドの駆動回路の安定化を図ることができる。
【０１３４】
本発明の第２の態様のインクジェットヘッドの駆動回路は、反転入力端子に帰還された信号と非反転入力端子に入力されたアナログ駆動信号との誤差信号を出力する演算増幅器と、前記演算増幅器出力をパルス幅変調してデジタル信号を出力するパルス幅変調器と、前記デジタル信号の電力を増幅するデジタル電力増幅器と、前記デジタル電力増幅器の出力を平滑化して、インクジェットヘッドのノズルからインク滴を吐出させるための圧電アクチュエータに駆動信号として入力する第１フィルタと、前記デジタル増幅器の出力を平滑化する第２フィルタを備え、該第２フィルタで平滑化された信号を前記演算増幅器の反転入力端子に帰還する第２帰還回路と、前記第１フィルタから出力され、前記第１フィルタと前記圧電アクチュエータとの間の配線抵抗を伝搬した前記駆動信号を、前記演算増幅器の反転入力端子に帰還する第３帰還回路と、を含んでいる。
【０１３５】
インクジェットヘッドの駆動回路のデジタル電力増幅器は、前記デジタル信号の電圧を増幅する上側電圧増幅回路、該デジタル信号がハイレベルのときにオンする上側スイッチング素子、及び前記デジタル信号の電流を増幅する上側電流増幅回路を備え、前記上側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記圧電アクチュエータを充電する上側スイッチング回路と、前記デジタル信号の電圧を増幅する下側電圧増幅回路、該デジタル信号がローレベルのときにオンする下側スイッチング素子、及び前記デジタル信号の電流を増幅する下側電流増幅回路を備え、前記下側スイッチング素子がオンのときに電圧増幅及び電流増幅を行って前記圧電アクチュエータを放電する下側スイッチング回路と、を含んでいる。
【０１３６】
デジタル電力増幅器は、上側スイッチング回路と下側スイッチング回路とを含んで構成されている。上側スイッチング回路は、デジタル信号の電圧を増幅する上側電圧増幅回路、デジタル信号の電流を増幅する上側電流増幅回路、及び上側スイッチング素子を備えており、入力されたデジタル信号に基づいて電圧増幅及び電流増幅を行う。下側スイッチング回路は、デジタル信号の電圧を増幅する下側電圧増幅回路、デジタル信号の電流を増幅する下側電流増幅回路、及び下側スイッチング素子を備えており、入力されたデジタル信号に基づいて、電圧増幅及び電流増幅を行う。上側スイッチング素子は、デジタル信号がハイレベルのときにオンし、上側スイッチング素子がオンのときに、圧電アクチュエータを充電する。下側スイッチング素子は、デジタル信号がローレベルのときにオンし、下側スイッチング素子がオンのときに圧電アクチュエータを放電する。
【０１３７】
このように、デジタル電力増幅器を、スイッチング動作というデジタル的な手法を使って電流増幅及び電圧増幅を行うように構成し、圧電アクチュエータを充電及び放電することができるので、アナログ増幅回路を電力増幅器として使用する場合に比べて、インクジェットヘッドの駆動回路の消費電力や発熱量を抑えることができる。
【０１３８】
前記上側電流増幅回路の出力にコンデンサを設け、該コンデンサをダイオードを介して前記下側スイッチング回路を駆動する駆動電源に接続し、前記コンデンサに充電された電荷によって前記上側電圧増幅回路を駆動することができる。
【０１３９】
上側電流増幅回路の出力にコンデンサを設け、コンデンサをダイオードを介して下側スイッチング回路を駆動する駆動電源に接続する。下側スイッチング回路が圧電アクチュエータを放電するときに、コンデンサには、下側駆動回路を駆動する駆動電源による電荷が充電され、コンデンサに充電された電荷によって、上側電圧増幅回路は駆動する。従って、上側スイッチング回路の専用駆動電源を設けることなく、下側スイッチング回路を駆動する駆動電源により、上側電圧増幅回路を駆動することができる。
【０１４０】
前記上側スイッチング素子及び前記下側スイッチング素子は、ＮチャネルＭＯＳＦＥＴで構成することができる。
【０１４１】
圧電アクチュエータの駆動信号の周波数帯域は数１００ＫＨｚであることが知られている。このためデジタル電力増幅器には、高速なスイッチング動作が要求される。上側スイッチング素子及び下側スイッチング素子に、高速でスイッチング動作可能なＮチャネルＭＯＳＦＥＴを用いるので、上側スイッチング回路及び下側スイッチング回路の高速なスイッチング動作を実現することができる。
【０１４２】
前記上側電流増幅回路は、上側ゲート抵抗及び上側第２コンデンサを介して前記上側スイッチング素子に接続されていると共に、前記デジタル信号の電流を増幅するプッシュプル型の上側バッファ回路を更に含み、前記下側電流増幅回路は、下側ゲート抵抗及び下側第２コンデンサを介して前記下側スイッチング素子に接続されていると共に、前記デジタル信号の電流を増幅するプッシュプル型の下側バッファ回路を更に含むことができる。
【０１４３】
上側電流増幅回路及び下側電流増幅回路各々に、電流増幅回路としてプッシュプル型の上側バッファ回路及び下側バッファ回路を設ける。このように電流増幅回路としてプッシュプル型のバッファ回路を用いることによって、上側スイッチング素子及び下側スイッチング素子に入力容量がある場合であっても、高速に該入力容量を充電及び放電することができるので、上側スイッチング素子及び下側スイッチング素子各々を高速に動作させることができる。
【０１４４】
また、上側バッファ回路と上側スイッチング素子との間に上側ゲート抵抗を接続するとともに、下側バッファ回路と下側スイッチング素子との間に下側ゲート抵抗を接続するので、上側スイッチング素子及び下側スイッチング素子のゲート容量の充電及び放電速度を抑制することができ、上側スイッチング素子及び下側スイッチング素子各々が高速にスイッチング動作を行うことによってノイズが発生することを、抑制することができる。
【０１４５】
また、上側バッファ回路と上側スイッチング素子との間に上側ゲート抵抗を介して更に上側第２コンデンサを接続すると共に、下側バッファ回路と下側スイッチング素子との間に下側ゲート抵抗を介して更に下側第２コンデンサを接続するので、上側第２コンデンサ及び下側第２コンデンサ各々によって上側スイッチング素子及び下側スイッチング素子各々のターンオフ時間を短くすることができる。このため、上側スイッチング素子及び下側スイッチング素子が同時にオンとなることを防ぐことができる。
【０１４６】
前記上側電圧増幅回路は、前記デジタル信号がローレベルのときにオンする上側第１ＭＯＳＦＥＴを、前記デジタル信号がローレベルのときにオンする上側第２ＭＯＳＦＥＴが並列に接続された上側第２抵抗を介して前記駆動電源に接続した上側レベル変換回路を含み、前記下側電圧増幅回路は、前記デジタル信号がハイレベルのときにオンする下側第１ＭＯＳＦＥＴを、前記デジタル信号がローレベルのときにオンする下側第２ＭＯＳＦＥＴが並列に接続された下側第２抵抗を介して前記駆動電源に接続した下側レベル変換回路を含んでいる。
【０１４７】
上側電圧増幅回路は、デジタル信号の電圧を増幅する上側レベル変換回路を含んでいる。上側レベル変換回路は、デジタル信号がローレベルのときにオンする上側第１ＭＯＳＦＥＴを備え、上側第１ＭＯＳＦＥＴを上側第２抵抗を介して駆動電源に接続した構成となっている。上側レベル変換回路は、デジタル信号の電圧増幅を行う回路として機能する。上側第１ＭＯＳＦＥＴがオンからオフになる遷移状態には、上側第１ＭＯＳＦＥＴのドレイン／ゲート間の帰還容量には、駆動電源から電流が流れる。しかし、このドレイン／ゲート間の帰還容量は小さい事が知られているが、上側第１ＭＯＳＦＥＴを高速に動作させるためには、上側第２抵抗の値を小さくする必要がある。しかしながら、上側第１ＭＯＳＦＥＴがオンのときに駆動電源から上側第１ＭＯＳＦＥＴへ電流が流れるので大きな熱を発生する。本発明の上側電圧増幅回路では、デジタル信号がローレベルのときにオンする上側第２ＭＯＳＦＥＴを上側第２抵抗に接続するので、デジタル信号がローレベルのときには、上側第２ＭＯＳＦＥＴがオンとなり、上側第２抵抗を短絡させることができるので、上側第１ＭＯＳＦＥＴを高速に動作させることができるとともに、上側第２抵抗の発熱を抑制することができる。
【０１４８】
同様に、下側電圧増幅回路は、デジタル信号の電圧を増幅する下側レベル変換回路を含んでいる。上側レベル変換回路は、デジタル信号がローレベルのときにオンする下側第１ＭＯＳＦＥＴを備え、下側第１ＭＯＳＦＥＴを下側第２抵抗を介して駆動電源に接続した構成となっている。下側レベル変換回路は、デジタル信号の電圧増幅を行う回路として機能する。下側第１ＭＯＳＦＥＴがオンからオフになる遷移状態には、下側第１ＭＯＳＦＥＴのドレイン／ゲート間の帰還容量には、駆動電源から電流が流れる。しかし、このドレイン／ゲート間の帰還容量は小さい事が知られているが、下側第１ＭＯＳＦＥＴを高速に動作させるためには、下側第２抵抗の値を小さくする必要がある。しかしながら、下側第１ＭＯＳＦＥＴがオンのときに駆動電源から下側第１ＭＯＳＦＥＴへ電流が流れるので、下側第２抵抗の値を小さくすると大きな熱を発生する。本発明の下側電圧増幅回路では、デジタル信号がローレベルのときにオンする下側第２ＭＯＳＦＥＴを下側第２抵抗に接続するので、デジタル信号がローレベルのときには、下側第２ＭＯＳＦＥＴがオンとなり、下側第２抵抗を短絡させることができるので、下側第１ＭＯＳＦＥＴを高速に動作させることができるとともに、下側第２抵抗の発熱を抑制することができる。
【０１４９】
本発明のその他の態様であるインクジェット記録装置は、１つのノズルに対して、複数のインクジェットヘッドの駆動回路を対応して設けている。複数のインクジェットの駆動回路各々は、例えば、異なる大きさのインク滴をノズルから吐出させるために、振幅及び充電放電時間の互いに異なる駆動信号を出力するように定められている。このような構成のインクジェット記録装置であっても、インクジェット記録装置の発熱を抑制するとともに、各インクジェットヘッドの駆動回路の動作の安定化を図ることができる。
【０１５０】
以上のように、本発明のインクジェットヘッドの駆動回路によれば、パルス幅変調を行いデジタル信号を出力するパルス幅変調器、パルス幅変調器により出力されたデジタル信号の電力を増幅するデジタル電力増幅器、及びデジタル電力増幅器の出力を平滑化してアナログの駆動信号を出力する第１フィルタによって、入力されたアナログ駆動信号に基づいてパルス幅変調したデジタル信号を電力増幅するので、インクジェットヘッドの駆動回路の発熱を抑制することができるとともに、第１フィルタから出力された駆動信号を演算増幅器に帰還するとともに、デジタル増幅器の出力を平滑化する第２フィルタで平滑化された信号を演算増幅器に更に帰還するので、圧電アクチュエータに出力する駆動信号の波形のなまりを抑制することができ、駆動回路の安定した動作を実現可能なインクジェットヘッドの駆動回路及びインクジェット記録装置を提供することができる、という効果を有する。
【図面の簡単な説明】
【０１５１】
【図１】第１実施形態に係るインクジェットヘッド駆動回路の回路構成図である。
【図２】駆動回路基板とヘッドとの間の配線抵抗が大きい場合の、インクジェット駆動回路の回路構成図である。
【図３】圧電アクチュエータを１つ駆動した場合の、圧電アクチュエータの端子電圧の波形をシミュレーションした結果を示した図である。
【図４】圧電アクチュエータを約１０００個同時に駆動したときに相当する０．７［ｕＦ］負荷駆動時の圧電アクチュエータの端子電圧の波形をシミュレーションした結果を示した図である。
【図５】複数の駆動回路基板及び複数の駆動回路基板各々に対応して設けられた複数のヘッドを備えたインクジェット記録装置を示す模式図である。
【図６】１つのヘッドに対して複数の駆動回路基板を複数備えたインクジェット記録装置を示す模式図である。
【図７】第２実施形態に係るデジタル電力増幅器の回路図である。
【図８】第３の実施形態に係るインクジェットヘッド駆動回路を示す回路構成図である。
【図９】第４の実施形態に係るインクジェットヘッド駆動回路を示す回路構成図である。
【符号の説明】
【０１５２】
１０  インクジェットヘッド駆動回路
１１  インクジェット記録装置
１２  駆動回路基板
１３  インクジェット記録装置
１４、１５  ヘッド
１６  駆動信号入力端子
１８  三角波入力端子
３０  演算増幅器
３２  パルス幅変調器
３４  デジタル電力増幅器
３６  第１フィルタ
３８  第２フィルタ
４１  第２帰還回路
４３  第１帰還回路
４５  第３帰還回路
７０  上側スイッチング回路
７２  下側スイッチング回路
７８  バッファ回路
８４  バッファ回路
９０  下側ゲート駆動電源
９１  高圧側電源
１２４  圧電アクチュエータ
１２４  圧電アクチュエータ
Ｃ０、Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２  コンデンサ
Ｄ０、Ｄ１１、Ｄ１２、Ｄ２１、Ｄ２２  ダイオード、
Ｑ１１、Ｑ１２、Ｑ１５、Ｑ２１、Ｑ２２、Ｑ２５  トランジスタ
Ｒ１２、Ｒ１３、Ｒ２２、Ｒ２３  抵抗
【図１】
0004639922.tif 000003
【図２】
0004639922.tif 000004
【図３】
0004639922.tif 000005
【図４】
0004639922.tif 000006
【図５】
0004639922.tif 000007
【図６】
0004639922.tif 000008
【図７】
0004639922.tif 000009
【図８】
0004639922.tif 000010
【図９】
0004639922.tif 000011