(57)【特許請求の範囲】
【請求項１】
スイッチング素子と、このスイッチング素子と並列に接続され当該スイッチング素子のオン，オフに伴って発生する過渡的な電圧上昇を抑制するスナバ回路とで構成される単位スイッチ回路を、少なくとも２つ以上直列に接続した直列半導体スイッチ装置において、
前記単位スイッチ回路ごとにそれぞれ並列に接続され、所定の電圧が印加されたときに導通し、過電圧を抑制する過電圧抑制手段と、
各過電圧抑制手段と直列に接続され、当該過電圧抑制手段の導通時に流れる電流を検出する電流検出手段と、
前記単位スイッチ回路ごとに設けられた前記電流検出手段のうち、何れか１つの電流検出手段から電流検出信号を受信すると、停止指令を出力する素子異常検出手段と、
この停止指令を受けたとき、前記全単位スイッチ回路の直列接続された前記全スイッチング素子をオフするスイッチング素子オフ手段と
を備えたことを特徴とする直列半導体スイッチ装置。
【請求項２】
前記過電圧抑制手段は、アバランシェ特性を有するアバランシェダイオードとし、このダイオードのカソード側を前記単位スイッチ回路の高圧側に接続したことを特徴とする請求項１に記載の直列半導体スイッチ装置。
【請求項３】
前記過電圧抑制手段は、電圧非直線特性を有する電圧依存性抵抗体としたことを特徴とする請求項１に記載の直列半導体スイッチ装置。
【請求項４】
前記過電圧抑制手段は、所定の電圧が印加されたときに導通状態となる電圧依存性素子としたことを特徴とする請求項１に記載の直列半導体スイッチ装置。
【請求項５】
前記過電圧抑制手段は、所定の電圧が印加されると絶縁破壊し導通状態となる空隙としたことを特徴とする請求項１に記載の直列半導体スイッチ装置。
【請求項６】
請求項１ないし請求項５の何れか一項に記載の直列半導体スイッチ装置において、
前記各電流検出手段を対応する単位スイッチ回路の主回路電位に電位固定すると共に、各電流検出手段で検出される検出信号を電気的に絶縁して前記素子異常検出手段に伝送する絶縁手段を設けたことを特徴とする直列半導体スイッチ装置。
【請求項７】
前記絶縁手段としては、前記各電流検出手段と素子異常検出手段との間にそれぞれ変圧器を設け、前記各電流検出手段で検出される検出信号を当該変圧器の１次側と２次側とで絶縁し伝送することを特徴とする請求項６に記載の直列半導体スイッチ装置。
【請求項８】
前記絶縁手段としては、前記各電流検出手段と素子異常検出手段との間にそれぞれ光伝送媒体を設け、前記各電流検出手段で検出される検出信号を当該光伝送媒体を通して伝送することを特徴とする請求項６に記載の直列半導体スイッチ装置。
【請求項９】
前記電流検出手段としては、前記過電圧抑制手段と直列に接続されるシャント抵抗と、このシャント抵抗と並列に接続された発光素子と、この発光素子と直列に接続され当該発光素子を流れる電流を限流する限流抵抗とで構成し、
前記過電圧抑制手段が導通状態となったとき、前記発光素子を発光させ、その発光信号を前記光伝送媒体に入射することを特徴する請求項８に記載の直列半導体スイッチ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電圧が印加される状態となった際に単位スイッチ回路を過電圧から保護する直列半導体スイッチ装置に関する。
【背景技術】
【０００２】
従来、自己消弧型半導体素子の故障状態を監視する場合、スイッチング素子両端の電圧検出信号とスイッチング素子へのゲート信号とを比較し、スイッチング素子の故障状態を検出している（特許文献１）。
【０００３】
この特許文献１に記載されるスイッチング素子の故障検出について、図１７及び図１８を参照して説明する。図１７はスイッチング素子故障検出回路の構成図、図１８はスイッチング素子故障時のスイッチング素子故障検出回路の動作状態を示す図である。
【０００４】
スイッチング素子故障検出回路は、スイッチング素子１1と並列にスナバ回路５1が接続され、このスナバ回路５1は、スイッチング素子１1のオン・オフに伴って発生する過度的な電圧上昇を抑制する機能を有し、スナバコンデンサ２1とスナバダイオード３1とスナバ抵抗４1とで構成される。このスナバ回路５1としては、ＲＣＤスナバ構成としているが、他の構成のスナバ回路（例えばＲＣスナバ構成など）であっても構わない。
【０００５】
また、スイッチング素子１1の両端には電圧検出手段３１1が並列に接続されている。この電圧検出手段３１1はスイッチング素子１1の両端電圧を検出し、この電圧検出信号をコンパレータ３２1に送出する。コンパレータ３２1は、電圧検出手段３１１による電圧検出信号と予め定める電圧しきい値３３1とを比較し、電圧検出信号がしきい値以上であれば「Ｈ」レベル信号、しきい値以下であれば「Ｌ」レベル信号という素子状態検出信号３４1を出力する。
【０００６】
素子故障検出回路においては、スイッチング素子１1へのゲート信号のオン「Ｈ」、オフ「Ｌ」と素子状態検出信号３４1の論理とが反対になれば正常である。つまり、スイッチング素子１1が正常であれば、スイッチング素子１1へのゲート信号がオン「Ｈ」のとき、素子状態検出信号３４1の論理は「Ｌ」となり、スイッチング素子１1へのゲート信号がオフ「Ｌ」のとき、素子状態検出信号３４1の論理は「Ｈ」となる。
【０００７】
従って、素子故障検出回路としては、図１８に示すようにスイッチング素子１1へのゲート信号が「Ｌ」で、かつ素子状態検出信号３４1の論理が「Ｌ」となったとき、スイッチング素子１1が短絡故障であると検出し（同図（ａ）参照）、またスイッチング素子１1へのゲート信号が「Ｈ」で、かつ素子状態検出信号３４1の論理が「Ｈ」となったとき、スイッチング素子１1が開放故障であると検出する（同図（ｂ）参照）。
【０００８】
また、他の従来例として、高電圧パルス発生装置が提案されている。この高電圧パルス発生装置では、スイッチング素子の高圧側とゲート端子との間に非線形抵抗と発光素子とを直列に接続し、２個以上のスイッチング素子を直列に接続し、スイッチング素子を過電圧から保護する構成のものがある（特許文献２）。
【特許文献１】特開２００３−２８９７５５号
【特許文献２】特開平５−１０３４８６号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、高圧の直列半導体スイッチ装置においては、１つのスイッチング素子当たりの電圧責務をスイッチング素子定格電圧以下とするために、複数のスイッチング素子を直列に接続し、これら直列接続されたスイッチング素子を同時にオン、オフする構成をとっている。
【００１０】
図１９は２つ以上のスイッチング素子を直列接続した直列半導体スイッチ装置に、前記特許文献１に記載されるスイッチング素子故障検出回路を適用した構成図である。なお、この図において、図１７と同一部分には同一符号を付して説明する。
【００１１】
この直列半導体スイッチ装置は、各スイッチング素子１ｉ（ｉ＝１〜N）の電圧分担を均等化させるために、各スイッチング素子１ｉ（ｉ＝１〜N）にそれぞれ並列に分圧抵抗６ｉ（ｉ＝１〜N）を接続すると共に、スイッチング素子１ｉ（ｉ＝１〜N）とスナバ回路５ｉ（ｉ＝１〜N）と分圧抵抗６ｉ（ｉ＝１〜N）とでそれぞれ単位スイッチ回路７ｉ（ｉ＝１〜N）を構成する。
【００１２】
また、直列接続された各スイッチング素子１ｉ（ｉ＝１〜N）ごとに電圧検出手段３１ｉ（ｉ＝１〜N）及びコンパレータ３２ｉ（ｉ＝１〜N）が設けられている。そして、各コンパレータ３２ｉ（ｉ＝１〜N）は、電圧検出手段３１ｉ（ｉ＝１〜N）の出力と電圧しきい値３３ｉ（ｉ＝１〜N）とを比較し、素子状態検出信号３４ｉ（ｉ＝１〜N）を出力する。
【００１３】
図２０は直列半導体スイッチ装置の動作中に例えばスイッチング素子１1のみが開放状態となった場合の各部電流、電圧波形を示す図である。
【００１４】
すなわち、スイッチング素子１1が開放状態となった場合、スイッチング素子１1に流れていた電流がスナバダイオード３1を通してスナバコンデンサ２1に転流するために、回路インダクタンスとスナバコンデンサ２1の容量とで決まる共振周期による時間τ1により、単位スイッチ回路７1の両端電圧が上昇する。一般的に、τ1は数μs〜十数μsであり、スイッチング素子１1の開放状態検出から全スイッチング素子オフまでの時間遅れτ2は数十μs程度となるので、スイッチング素子１1の開放状態を検出した後に全スイッチング素子１ｉ（ｉ＝１〜N）をオフさせた場合でも、単位スイッチ回路７1の両端電圧は過電圧となり、アーク発生に至る可能性がある。通常、スイッチング素子１1のみの開放状態は、１つのスイッチング素子１1が開放故障した場合、或いはスイッチング素子１1に誤オフゲート信号が入力された場合等の際に発生する。
【００１５】
このように複数のスイッチング素子１ｉ（ｉ＝１〜N）が直列接続された場合、これら直列接続したスイッチング素子１ｉ（ｉ＝１〜N）が同時にオン、オフせず、１つもしくは数個のスイッチング素子が開放状態（残りの直列スイッチング素子は導通状態）になると、その開放状態となったスイッチング素子に過電圧が印加され、アーク発生に至る可能性がある。
【００１６】
また、直列半導体スイッチ装置では、単位スイッチ回路７ｉ（ｉ＝１〜N）と並列に電圧検出手段３１ｉ（ｉ＝１〜N）が接続され、これら電圧検出手段３１ｉ（ｉ＝１〜N）によって検出される電圧検出信号と電圧しきい値とから得られる素子状態検出信号とゲート信号とを比較し、各スイッチング素子１ｉ（ｉ＝１〜N）の開放状態を検出することから、以下のような問題点がある。
【００１７】
まず、コンパレータ３２ｉ（ｉ＝１〜N）から出力される全ての素子状態検出信号３４ｉ（ｉ＝１〜N）をスイッチング素子へのゲート指令と比較する必要があることから、スイッチング素子１ｉ（ｉ＝１〜N）の開放状態を検出する回路が煩雑化する問題がある。
【００１８】
また、前述した通り高速にスイッチング素子１ｉ（ｉ＝１〜N）の開放状態を検出する（τ2を小さくする）必要があるので、素子故障検出回路にノイズ除去に充分な時定数のフィルタ回路を入れることが難しくなり、結果としてノイズ耐量が小さくなってしまう。τ2は何れかのスイッチング素子開放状態検出から全スイッチング素子１ｉ（ｉ＝１〜N）オフまでの時間遅れを意味する。
【００１９】
そこで、スナバコンデンサ２ｉ（ｉ＝１〜N）の容量を大きくし、スイッチング素子の開放状態時に単位スイッチ回路両端に印加される電圧の上昇度を小さくするとか（τ1を大きくする）、或いはスイッチング素子１ｉ（ｉ＝１〜N）と並列に電圧依存性をもつ抵抗体（例えばＺＮＲ（登録商標）素子など）を接続することによってτ2の期間電圧を保持し、過電圧を抑制する方法などが考えられる。しかし、このような対策を講じた場合には、スナバコンデンサまたは電圧依存性抵抗体が大型化する問題がある。なお、τ1は何れかのスイッチング素子が開放状態となり、当該単位スイッチ回路両端電圧が上昇しきるまでの時間である。
【００２０】
本発明は上記事情に鑑みてなされたもので、直列半導体スイッチ素子の開放異常により、単位スイッチ回路に過電圧が印加される状態となった場合、過電圧を抑制し、かつ、簡易な構成により素子の異常を検出し全直列スイッチング素子を確実に保護する高信頼性の直列半導体スイッチ装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記課題を解決するために、本発明は、スイッチング素子と、このスイッチング素子と並列に接続され当該スイッチング素子のオン，オフに伴って発生する過渡的な電圧上昇を抑制するスナバ回路とで構成される単位スイッチ回路を、少なくとも２つ以上直列に接続した直列半導体スイッチ装置であって、前記単位スイッチ回路ごとにそれぞれ並列に接続され、所定の電圧が印加されたときに導通し、過電圧を抑制する過電圧抑制手段と、各過電圧抑制手段と直列に接続され、当該過電圧抑制手段の導通時に流れる電流を検出する電流検出手段と、前記単位スイッチ回路ごとに設けられた前記電流検出手段のうち、何れか１つの電流検出手段から電流検出信号を受信すると、停止指令を出力する素子異常検出手段と、この停止指令を受けたとき、前記全単位スイッチ回路の直列接続された前記全スイッチング素子をオフするスイッチング素子オフ手段とを設けた直列半導体スイッチ装置である。
【００２２】
本発明は以上のような構成とすることにより、各単位スイッチ回路の一部を構成するスイッチング素子が例えばボンディングワイヤの剥がれ等による開放故障した場合、過電圧抑制手段に所定の電圧が印加されて導通し、過電圧を抑制する働きを行うとともに、この過電圧抑制手段の導通によって流れる電流を電流検出手段で検出し、この検出信号を素子異常検出手段に送出する。その結果、素子異常検出手段から停止指令を送出し、スイッチング素子オフ手段を介して直列接続された全スイッチング素子をオフするので、例えばスイッチング素子の開放故障に伴い、単位スイッチ回路に加わる過電圧を抑制でき、全スイッチング素子のオフにより直列半導体スイッチ装置を確実に保護することができる。
【発明の効果】
【００２３】
本発明によれば、直列半導体スイッチ素子の開放異常によって単位スイッチ回路両端に過電圧が印加される状態となったとき、簡易な構成により、過電圧を確実に抑制でき、また全単位スイッチ回路の何れか１つから異常が検出されたときに迅速に全スイッチング素子をオフできる信頼性の高い直列半導体スイッチ装置を提供できる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の係る実施の形態について図面を参照して説明する。  
本発明においては、複数のスイッチング素子１ｉ（ｉ＝１〜N）を直列接続した直列半導体スイッチ装置において、単位スイッチ回路両端に過電圧が印加される状態となったとき、簡易な構成によって過電圧となることを抑制する一方、当該単位スイッチ回路の異常状態を検出し直ちに全直列スイッチング素子をオフすることが重要となる。
【００２５】
図１は本発明に係る直列半導体スイッチ装置の第1の実施の形態を示す構成図である。なお、同図において、図１９と同じ構成要素には同一の符号を付してその詳しい説明は省略する。
【００２６】
この直列半導体スイッチ装置は、単位スイッチ回路７ｉ（ｉ＝１〜N）の両端には、過電圧抑制手段８ｉ（ｉ＝１〜N）と電流検出手段９ｉ（ｉ＝１〜N）との直列回路が並列に接続されている。
【００２７】
各過電圧抑制手段８ｉ（ｉ＝１〜N）は、所定の電圧が印加されると導通状態となって過電圧を抑制する機能を持っている。各電流検出手段９ｉ（ｉ＝１〜N）は、対応する過電圧抑制手段８ｉ（ｉ＝１〜N）を通して流れる電流を検出し、電流検出信号を出力する機能を持っている。
【００２８】
各電流検出手段９ｉ（ｉ＝１〜N）の出力には当該各電流検出手段９ｉ（ｉ＝１〜N）の何れか１つの各電流検出手段から電流検出信号を受けたときに停止指令を出力する例えば論理和回路などで構成される素子異常検出手段２１と、この素子異常検出手段２１から停止指令を受けたとき、全スイッチング素子１ｉ（ｉ＝１〜N）をオフするスイッチング素子オフ手段２３が設けられている。ゲート信号生成手段２２はスイッチング素子ゲート指令に基づいてゲート信号を生成し、スイッチング素子オフ手段２３を通して全スイッチング素子１ｉ（ｉ＝１〜N）のゲートに印加する。
【００２９】
次に、以上のように構成された直列半導体スイッチ装置の動作について説明する。  
過電圧抑制手段８ｉ（ｉ＝１〜N）は、図２に示すように通電電流１ａと両端電圧Ｖａと或る電圧しきい値Ｖｔｈｒとに対して、以下のような特性を持っている。  
Ｖａ＜Ｖｔｈｒの場合、Ｉａ≒０Ａ  
Ｖａ＞Ｖｔｈｒの場合、Ｉａ≫０Ａ
但し、Ｉａは単位スイッチ回路７ｉ（ｉ＝１〜N）高圧側から過電圧抑制手段８ｉ（ｉ＝１〜N）を通って低圧側に流れる電流、Ｖａは単位スイッチ回路７ｉ（ｉ＝１〜N）の低圧側に接続されている側から高圧側に接続されている側をみたときの両端電圧である（図３参照）。ここで、単位スイッチ回路７ｉ（ｉ＝１〜N）の高圧側とは、スイッチング素子１ｉ（ｉ＝１〜N）がオフ状態であって、かつ、単位スイッチ回路７ｉ（ｉ＝１〜N）両端に電圧が印加されている場合に高圧側となる側を示し、また単位スイッチ回路７ｉ（ｉ＝１〜N）の低圧側とは、その逆の低圧側となる側を示す。
【００３０】
この直列半導体スイッチ装置は、例えばスイッチング素子１1が開放状態となり、他のスイッチング素子１2〜１Nが導通状態となった時、単位スイッチ回路７1の両端電圧は、当該単位スイッチ回路７1のインダクタンスとスナバコンデンサ２1とで決まる共振周期による時間に従って上昇する。そして、単位スイッチ回路７1の両端電圧が電圧しきい値Ｖｔｈｒに達したとき、過電圧抑制手段８1が導通状態となり、単位スイッチ回路７1両端電圧の上昇は抑制される。また、このとき同時に電流検出手段９1に電流が流れるために電流検出信号を出力し、スイッチング素子オフ手段２３に停止指令を送信するので、全スイッチング素子１ｉ（ｉ＝１〜N）を同時にオフさせることができる。全スイッチング素子１ｉ（ｉ＝１〜N）がオフ状態となると、単位スイッチ回路７ｉ(ｉ＝１〜N)の両端電圧が分圧抵抗６ｉ（ｉ＝１〜N）で均等化される電圧分担となり、直列半導体スイッチを安全に停止させることができる。
【００３１】
この際、単位スイッチ回路７ｉ（ｉ＝１〜N）の許容最大電圧をＶｒａｔ・ｓｗ、正常動作時における単位スイッチ回路７ｉ（ｉ＝１〜N）の最大電圧をＶｍａｘとすると、或る電圧しきい値Ｖｔｈｒが以下の（１）式を満たすように過電圧抑制手段８ｉ（ｉ＝１〜N）を選定する。  
Ｖｍａｘ＜Ｖｔｈｒ＜Ｖｒａｔ・ｓｗ                      ……（１）
このようにして（１）式に基づいて或る電圧しきい値Ｖｔｈｒを選定することにより、正常動作時（単位スイッチ回路７ｉ（ｉ＝１〜N）両端電圧＜Ｖｍａｘ＜Ｖｔｈｒ）には過電圧抑制手段８ｉ（ｉ＝１〜N）には電流が通電せず、直列半導体スイッチ回路には何ら影響を与えない。一方、例えばスイッチング素子１1が開放状態（スイッチング素子１2〜１Nは導通状態）となり、単位スイッチ回路７1の両端電圧が電圧しきい値Ｖｔｈｒまで上昇した時、過電圧抑制手段８ｉ（ｉ＝１〜N）は導通状態となる。その結果、単位スイッチ回路７1の両端電圧は、或る電圧しきい値Ｖｔｈｒ（＜Ｖｒａｔ・ｓｗ）程度に抑制され、単位スイッチ回路７ｉ（ｉ＝１〜N）の許容最大電圧Ｖｒａｔ・ｓｗ以下となるので、過電圧による単位スイッチ回路７1の構成用品の破損を未然に回避することが出来る。
【００３２】
また、電流検出手段９ｉ（ｉ＝１〜N）に電流が流れて当該電流検出手段９ｉ（ｉ＝１〜N）の両端に電圧が発生する場合、電流通電時の電流検出手段９ｉ（ｉ＝１〜N）の両端最大電圧をＶｄｅｔ・ｍａｘとすると、下記（２）式を満たすような電圧しきい値Ｖｔｈｒ、両端最大電圧Ｖｄｅｔ・ｍａｘを設定する必要がある。
【００３３】
Ｖｔｈｒ＋Ｖｄｅｔ・ｍａｘ＜Ｖｒａｔ・ｓｗ                  （２）
従って、以上述べた（２）式のようなＶｔｈｒ、Ｖｄｅｔ・ｍａｘを設定することにより、１つ（もしくは数個）のスイッチング素子が開放状態となる異常時、単位スイッチ回路の両端電圧を当該単位スイッチ回路の許容最大電圧Ｖｒａｔ・ｓｗ以下に抑制することが可能となる。
【００３４】
図４は本発明に係る直列半導体スイッチ回路の第２の実施形態を示す構成図である。  
この実施の形態は、第1の実施の形態における過電圧抑制手段８ｉ（ｉ＝１〜N）として、アバランシェ特性を有するアバランシェダイオード１０ｉ（ｉ＝１〜N）を用いた構成である。すなわち、単位スイッチ回路７ｉ（ｉ＝１〜N）の高圧側にアバランシェダイオード１０ｉ（ｉ＝１〜N）のカソード側を接続したものであって、その他の構成は第1の実施の形態と同様である。従って、第1の実施の形態と同じ構成要素には同一の符号を付し、その詳しい説明を省略する。
【００３５】
アバランシェダイオード１０ｉ（ｉ＝１〜N）は、通電電流Ｉａと両端電圧Ｖａと或る電圧しきい値Ｖｔｈｒに対して、前述した図２と同様の特性を持っている。  
Ｖａ＜Ｖｔｈｒの場合、Ｉａ≒０Ａ  
Ｖａ＞Ｖｔｈｒの場合、Ｉａ≫０Ａ  
上式において、Ｉａはアバランシェダイオード１０ｉ（ｉ＝１〜N）のカソードからアノードに流れる電流であり、またＶａはアバランシェダイオード１０ｉ（ｉ＝１〜N）のアノード側からカソード側をみたときの両端電圧である。
【００３６】
この直列半導体スイッチ装置においては、例えばスイッチング素子１1が開放状態（スイッチング素子１2〜１Nは導通状態）となり、単位スイッチ回路７1の両端電圧が上昇することにより、或る電圧しきい値Ｖｔｈｒに達したとすると、アバランシェダイオード１０1は、アバランシェ状態となって導通することにより、単位スイッチ回路７1の両端電圧の上昇は抑制される。
【００３７】
また、このとき同時に電流検出手段９1に流れる電流を検出し、電流検出信号を出力することにより、素子異常検出手段２１から停止指令をスイッチング素子オフ手段２３に送信するので、全スイッチング素子１ｉ（ｉ＝１〜N）をオフさせることができる。全スイッチング素子１ｉ（ｉ＝１〜N）がオフ状態となると、単位スイッチ回路７ｉ(ｉ＝１〜N)の両端電圧が分圧抵抗６ｉ（ｉ＝１〜N）によって均等化される電圧分担となり、直列半導体スイッチ装置を安全に停止させることができる。
【００３８】
通常、アバランシェダイオード１０ｉ（ｉ＝１〜N）のアバランシェ耐量は小さいが、仮にアバランシェ耐量以上の責務が印加され、アバランシェダイオード１０1が逆阻止能力を失って短絡状態となった場合でも、本発明に係る技術は満足され、直列半導体スイッチ装置を安全に停止させることができる。
【００３９】
図５は本発明に係る直列半導体スイッチ装置の第３の実施の形態を示す構成図である。
この実施の形態は、第1の実施の形態における過電圧抑制手段８ｉ（ｉ＝１〜N）として、電圧非直線特性を有する電圧依存性抵抗体１１ｉ（ｉ＝１〜N）を設けた構成である。
【００４０】
この電圧依存性抵抗体１１ｉ（ｉ＝１〜N）は、通電電流Ｉａと両端電圧Ｖａと或る電圧しきい値Ｖｔｈｒに対して、前述した図２と同様の以下の特性を有する。  
Ｖａ＜Ｖｔｈｒの場合、Ｉａ≒０Ａ  
Ｖａ＞Ｖｔｈｒの場合、Ｉａ≫０Ａ  
上式において、Ｉａは単位スイッチ回路７ｉ（ｉ＝１〜N）の高圧側から電圧依存性抵抗体１１ｉ（ｉ＝１〜N）を通って低圧側に流れる電流であり、またＶａは単位スイッチ回路７ｉ（ｉ＝１〜N）の低圧側に接続されている側から高圧側に接続されている側をみたときの両端電圧である。
【００４１】
電圧依存性抵抗体１１ｉ（ｉ＝１〜N）の例としてはＺＮＲ（登録商標）素子が挙げられる。このＺＮＲ素子のＶ−I特性は図２に示す特性と同様であって、過電圧抑制手段としての特性を満たしている。また、一般に、例えばアバランシェダイオードのアバランシェ耐量と比べて、ＺＮＲ素子はエネルギー耐量が大きいので、異常検出動作で過電圧抑制手段としての特性を失うことなく、本発明の意図する機能を十分に発揮することができ、長期間にわたって繰返し使用することが可能である。
【００４２】
図６は本発明に係る直列半導体装置の第４の実施の形態を示す構成図である。  
この実施の形態は、第1の実施の形態における過電圧抑制手段８ｉ（ｉ＝１〜N）として、電圧依存性素子１２ｉ（ｉ＝１〜N）を設けた構成である。その他の構成は図１と同様であるので、詳しくは図１の説明に譲る。
【００４３】
この電圧依存性素子１２ｉ（ｉ＝１〜N）は、当該電圧依存性素子１２ｉ（ｉ＝１〜N）の通電電流１ａと両端電圧Ｖａと或る電圧しきい値Ｖｔｈｒに対して、図７に示すような以下の特性を有する。  
Ｖａ＜Ｖｔｈｒの場合、Ｉａ≒０Ａ  
Ｖａ＞Ｖｔｈｒの条件を満たしたときに導通状態となり、Ｉａ≫０Ａとなる。  
なお、電圧依存性素子１２ｉ（ｉ＝１〜N）が導通した後、Ｖａ≒０Ｖとなる。
【００４４】
この特性式において、Ｉａは単位スイッチ回路７ｉ（ｉ＝１〜N）の高圧側から電圧依存性素子１２ｉ（ｉ＝１〜N）を通って低圧側に流れる電流であり、またＶａは単位スイッチ回路７ｉ（ｉ＝１〜N）の低圧側に接続されている側から高圧側に接続されている側をみたときの両端電圧である（図８参照）。
【００４５】
電圧依存性素子１２ｉ（ｉ＝１〜N）の例としては例えばサイダック素子が挙げられるが、その他の素子であってもよい。
【００４６】
この直列半導体スイッチ回路においては、例えばスイッチング素子１1が開放状態（スイッチング素子１2〜１Nは導通状態）となり、単位スイッチ回路７1の両端電圧が上昇することにより、或る電圧しきい値Ｖｔｈｒに達したとすると、電圧依存性素子１２1が導通状態となるので、単位スイッチ回路７1の両端電圧はほぼ０Ｖとなる。また、このとき同時に電流検出手段９1に電流が流れるために電流検出信号を出力し、スイッチング素子オフ手段２３に停止指令を送信する。その結果、スイッチング素子オフ手段２３は、全スイッチング素子１ｉ（ｉ＝１〜N）をオフすることにより、直列半導体スイッチ装置を安全に停止させることができる。
【００４７】
この実施の形態の利点とするところは、適切な電圧依存性素子１２ｉ（ｉ＝１〜N）を選定することにより、電圧依存性素子１２ｉ（ｉ＝１〜N）は異常検出動作で過電圧抑制手段としての特性を失うことなく、本発明の意図する機能を十分に発揮することができ、当該電圧依存性素子を長期間にわたって繰返し使用することができることである。
【００４８】
図９は本発明に係る直列半導体スイッチ装置の第５の実施の形態を示す構成図である。
この実施の形態は、第1の実施の形態における過電圧抑制手段８ｉ（ｉ＝１〜N）として、空隙１３ｉ（ｉ＝１〜N）を設けた構成である。その他の構成は図１と同様であるので、その詳しい説明は図１の説明に譲る。
【００４９】
この空隙１３ｉ（ｉ＝１〜N）は、通電電流Ｉａと両端電圧Ｖａと或る電圧しきい値Ｖｔｈｒに対して、第４の実施の形態で説明した図７と同様となる以下の特性を有する。  
Ｖａ＜Ｖｔｈｒの場合、空隙１３ｉ（ｉ＝１〜N）の絶縁は保たれ、Ｉａ≒０Ａ  
Ｖａ＞Ｖｔｈｒの条件を満たすと、空隙１３ｉ（ｉ＝１〜N）の絶縁は破壊され当該空隙１３ｉ（ｉ＝１〜N）間で放電し、Ｉａ≫０Ａとなる。この空隙１３ｉ（ｉ＝１〜N）の放電中、Ｖａは数１０Ｖのアーク電圧となる。
【００５０】
但し、この特性式において、Ｉａは単位スイッチ回路７ｉ（ｉ＝１〜N）の高圧側から空隙１３ｉ（ｉ＝１〜N）を通って低圧側に流れる電流であり、またＶａは単位スイッチ回路７ｉ（ｉ＝１〜N）の低圧側に接続されている側から高圧側に接続されている側をみたときの両端電圧である。
【００５１】
この空隙１３ｉ（ｉ＝１〜N）のＶ−Ｉ特性は、図７に示すものと同様であって過電圧抑制手段としての特性を満たしている。また、空隙１３ｉ（ｉ＝１〜N）の絶縁特性を利用して、過電圧を抑制する機能を満足させることから、非常に高い信頼性を有する。しかも、空隙１３ｉ（ｉ＝１〜N）は、繰返しの故障検出動作に対しても過電圧抑制手段としての特性を失うことなく、繰返し使用することができる。
【００５２】
図１０は本発明に係る直列半導体スイッチ装置の第６の実施の形態を示す構成図である。  
この実施の形態は、第１ないし第５の実施の形態の構成要素である電流検出手段９ｉ（ｉ＝１〜N）を単位スイッチ回路７ｉ（ｉ＝１〜N）の主回路電位に電位固定する一方、電流検出手段９ｉ（ｉ＝１〜N）と素子異常検出手段２１との間に絶縁手段１４ｉ（ｉ＝１〜N）を介挿させた構成である。つまり、第６の実施の形態は、電流検出手段９ｉ（ｉ＝１〜N）で検出された電流検出信号を絶縁手段１４ｉ（ｉ＝１〜N）により電気的に絶縁し、検出信号のみを素子異常検出手段２１に伝送する機能を有する。
【００５３】
このような構成とすることにより、電流検出手段９ｉ（ｉ＝１〜N）の全ての検出信号は素子異常検出手段２１で同電位となるため、夫々電位の異なる単位スイッチ回路７ｉ（ｉ＝１〜N）から出力される検出信号を何らかの手段で電気的に絶縁をとる必要があるが、絶縁手段１４ｉ（ｉ＝１〜N）がその役割を果たすことができる。
【００５４】
例えば電流検出手段９ｉ（ｉ＝１〜N）として、単位スイッチ回路７ｉ（ｉ＝１〜N）の主回路と電気的に接続されない変流器を考えてみる。各単位スイッチ回路７ｉ（ｉ＝１〜N）の電位は夫々異なるが、素子異常検出手段２１を構成する例えば論理和回路の電位は同一であるので、変流器に対する要求耐圧は単位スイッチ回路７ｉ（ｉ＝１〜N）によって異なる。また、最も電位の高い単位スイッチ回路に取付けられる変流器への要求耐圧は、直列半導体スイッチ装置の最高電位と同等以上となり、現実的なものでなく、信頼性に欠ける。
【００５５】
この実施の形態の利点は、電流検出手段９ｉ（ｉ＝１〜N）で検出された電流検出信号を絶縁手段１４ｉ（ｉ＝１〜N）を用いて単位スイッチ回路７ｉ（ｉ＝１〜N）の主回路と電気的に絶縁することにより、電流検出手段９ｉ（ｉ＝１〜N）を単位スイッチ回路７ｉ（ｉ＝１〜N）の主回路電位とし、単位スイッチ回路７ｉ（ｉ＝１〜N）と過電圧抑制手段８ｉ（ｉ＝１〜N）と電流検出手段９ｉ（ｉ＝１〜N）との構成を同一化できることである。
【００５６】
図１１は本発明に係る直列半導体スイッチ装置の第７の実施の形態を示す構成図である。  
この実施の形態は、第６の実施の形態における絶縁手段１４ｉ（ｉ＝１〜N）として、例えば変圧器１５ｉ（ｉ＝１〜N）を用いた構成である。従って、その他の構成は、図１及び図１０と同様であるので、詳しくはそれらの図の説明に譲る。
【００５７】
この実施の形態においては、電流検出時に両端に電圧を発生するような電流検出手段９ｉ（ｉ＝１〜N）を用いた場合、第１の実施の形態で説明したように（２）式を満たす必要があるので、電流検出手段９ｉ（ｉ＝１〜N）の両端最大電圧Ｖｄｅｔ・ｍａｘは極力小さいほうがよい。
【００５８】
そして、電流検出手段９ｉ（ｉ＝１〜N）からの検出信号は、変圧器１５ｉ（ｉ＝１〜N）を通して伝送することから、検出信号の電圧レベルを変圧器１５ｉ（ｉ＝１〜N）の巻線比を変えることにより変化させることが可能となり、電流検出手段９ｉ（ｉ＝１〜N）の両端最大電圧Ｖｄｅｔ・ｍａｘを小さく設定した場合であっても、素子異常検出手段２１側で検出信号を確実に検出することが可能である。
【００５９】
図１２は本発明に係る直列半導体スイッチ装置の第８の実施の形態を示す構成図である。  
この実施の形態は、第６の実施の形態における絶縁手段１４ｉ（ｉ＝１〜N）として、例えば光伝送媒体となる光ファイバ１６ｉ（ｉ＝１〜N）を用いた例である。その他の構成は、図１及び図１０と同様であるので、詳しくはそれらの図の説明に譲る。
【００６０】
本実施の形態の利点とするところは、光ファイバ１６ｉ（ｉ＝１〜N）の耐電圧は１０ｋＶ／ｍｍ程度であることから、容易に絶縁をとることが可能なことである。また、電気的ノイズによる誤動作の影響もなくなり、より信頼性の高い直列半導体スイッチ装置を提供することが可能となる。
【００６１】
図１３は本発明に係る直列半導体スイッチ装置の第９の実施の形態を示す構成図である。  
この実施の形態は、第８の実施の形態における電流検出手段９ｉ（ｉ＝１〜N）として、以下のように構成したものである。すなわち、電流検出手段９ｉ（ｉ＝１〜N）としては、過電圧抑制手段８ｉ（ｉ＝１〜N）と直列にシャント抵抗１７ｉ（ｉ＝１〜N）を接続し、このシャント抵抗１７ｉ（ｉ＝１〜N）の両端には限流抵抗１９ｉ（ｉ＝１〜N）と発光素子１８ｉ（ｉ＝１〜N）との直列回路が並列に接続され、当該発光素子１８ｉ（ｉ＝１〜N）と光ファイバ１６ｉ（ｉ＝１〜N）とを光結合する構成である。
【００６２】
次に、図１３のように構成された直列半導体スイッチ装置の動作について図１４ないし図１６を参照して説明する。なお、図１４は過電圧抑制手段として例えば電圧依存性抵抗体１１ｉ（ｉ＝１〜N）（図５参照）を用いた場合、図１５は過電圧抑制手段として電圧依存性素子１２ｉ（ｉ＝１〜N）（図６参照）、空隙１３ｉ（ｉ＝１〜N）（図９参照）を用いた場合、図１６は過電圧抑制手段としてアバランシェダイオード１０ｉ（ｉ＝１〜N）（図４参照）を用いた場合の動作波形を示す図である。
【００６３】
今、例えばスイッチング素子１1が図示（イ）のように開放状態となり（スイッチング素子１2〜１Nは導通状態）、単位スイッチ回路７1の両端電圧が上昇して或る電圧しきい値Ｖｔｈｒに達したとき（図示（ロ））、過電圧抑制手段８1は導通状態となることにより、単位スイッチ回路７1の両端電圧の上昇は抑制される（図示（ハ））。また、このとき同時に、過電圧抑制手段８1が導通状態になると、シャント抵抗１７1と限流抵抗１９1との比で決まる電流が発光素子１８1に流れるので（図示（ニ））、発光素子１８1は発光する。単位スイッチ回路７1の主回路電位と光で絶縁された電流検出信号は光ファイバ１６1を介して素子異常検出手段２１に送信される。素子異常検出手段２１は、光ファイバ１６1を通して電流検出信号を受信すると、停止指令をスイッチング素子オフ手段２３に送出する。スイッチング素子オフ手段２３は、停止指令を受けると、全スイッチング素子１ｉ（ｉ＝１〜N）をオフする。よって、直列半導体スイッチ装置を安全に停止させることができる。
【００６４】
なお、シャント抵抗１７ｉ（ｉ＝１〜N）は電流検出時両端に電圧を発生するため、前記（２）式（第１の実施の形態参照）の関係式を満たす必要がある。今、異常時にシャント抵抗１７ｉ（ｉ＝１〜N）を流れる電流の最大値をＩｍａｘとし、シャント抵抗１７ｉ（ｉ＝１〜N）の抵抗値をＲｓとした時、Ｖｄｅｔ・ｍａｘ＝Ｒｓ・Ｉｍａｘとなることから、前記（２）式を満足するような抵抗値Ｒｓのシャント抵抗１７ｉ（ｉ＝１〜N）を選定すれば、異常時の単位スイッチ回路７ｉ（ｉ＝１〜N）両端電圧を単位スイッチ回路の許容最大電圧Ｖｒａｔ・ｓｗ以下に抑制することが可能となる。
【００６５】
このような構成によれば、複雑な構成をとることなく、異常時に過電圧抑制手段８ｉ（ｉ＝１〜N）を通流する電流から発光素子１８ｉ（ｉ＝１〜N）を容易に発光させ、光ファイバ１６ｉ（ｉ＝１〜N）の特性を利用しつつ、高信頼性の検出信号を素子異常検出手段２１に伝送することができる。
【００６６】
従って、以上のような第１ないし第９の実施の形態によれば、スイッチング素子１ｉ（ｉ＝１〜N）の故障もしくはスイッチング素子１ｉ（ｉ＝１〜N）に対する誤オフゲート信号等のために、単位スイッチ回路７ｉ（ｉ＝１〜N）のスイッチング素子１ｉ（ｉ＝１〜N）の何れか1個もしくは数個が開放状態となり、開放状態となったスイッチング素子に過電圧が印加される状態となった場合でも、開放状態となった素子両端に過電圧が印加されることを抑制することができ、また、スイッチング素子１ｉ（ｉ＝１〜N）の何れかの開放状態を検出し、停止指令をスイッチング素子オフ手段２３に送信し、全スイッチング素子１ｉ（ｉ＝１〜N）をオフさせるので、速やかに開放状態となった素子両端に過電圧が印加される状態を解除することが可能となり、信頼性の高い直列半導体スイッチ装置を提供できる。
【００６７】
その他、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変形して実施できる。
【図面の簡単な説明】
【００６８】
【図１】本発明に係る直列半導体スイッチ装置の第１の実施の形態を示す構成図。
【図２】図１に示す過電圧抑制手段を説明するＶ−Ｉ特性図。
【図３】過電圧抑制手段における電圧と電流との関係を説明する図。
【図４】本発明に係る直列半導体スイッチ装置の第２の実施の形態を示す構成図。
【図５】本発明に係る直列半導体スイッチ装置の第３の実施の形態を示す構成図。
【図６】本発明に係る直列半導体スイッチ装置の第４の実施の形態を示す構成図。
【図７】図６に示す電圧依存性素子を説明するＶ−Ｉ特性図。
【図８】電圧依存性素子における電圧と電流との関係を説明する図。
【図９】本発明に係る直列半導体スイッチ装置の第５の実施の形態を示す構成図。
【図１０】本発明に係る直列半導体スイッチ装置の第６の実施の形態を示す構成図。
【図１１】本発明に係る直列半導体スイッチ装置の第７の実施の形態を示す構成図。
【図１２】本発明に係る直列半導体スイッチ装置の第８の実施の形態を示す構成図。
【図１３】本発明に係る直列半導体スイッチ装置の第９の実施の形態を示す構成図。
【図１４】過電圧抑制手段として電圧依存性抵抗体を用い、かつ第９の実施の形態を用いた構成の直列半導体スイッチ回路の各部電流及び電圧波形図。
【図１５】過電圧抑制手段として電圧依存性素子、空隙を用い、かつ第９の実施の形態を用いた構成の直列半導体スイッチ回路の各部電流及び電圧波形図。
【図１６】過電圧抑制手段としてアバランシェダイオードを用い、かつ第９の実施の形態を用いた構成の直列半導体スイッチ回路の各部電流及び電圧波形図。
【図１７】特許文献１に記載されているスイッチング素子故障検出回路の構成図
【図１８】特許文献１に記載されているスイッチング素子故障検出回路の動作模式図
【図１９】特許文献１に記載されているスイッチング素子故障検出回路を直列半導体スイッチ装置に適用した構成図
【図２０】図１９に示す１個のスイッチング素子が開放状態となった場合の各部電流及び電圧波形図。
【符号の説明】
【００６９】
11〜1N…スイッチング素子、２1〜２N…スナバコンデンサ、３1〜３N…スナバダイオード、４1〜４N…スナバ抵抗、５1〜５N…スナバ回路、６1〜６N…分圧抵抗、７1〜７N…単位スイッチ回路、８1〜８N…過電圧抑制手段、９1〜９N…電流検出手段、１０1〜１０N…アバランシェダイオード、１１1〜１１N…電圧依存性抵抗体、１２1〜１２N…電圧依存性素子、１３1〜１３N…空隙、１４1〜１４N…絶縁手段、１５1〜１５N…変圧器、１６1〜１６N…光ファイバ、１７1〜１７N…シャント抵抗、１８1〜１８N…発光素子、１９1〜１９N…限流抵抗、２１…素子異常検出手段（論理和回路）、２２…ゲート信号生成手段、２３…スイッチング素子オフ手段。
【図１】
0004700460.tif 000002
【図２】
0004700460.tif 000003
【図３】
0004700460.tif 000004
【図４】
0004700460.tif 000005
【図５】
0004700460.tif 000006
【図６】
0004700460.tif 000007
【図７】
0004700460.tif 000008
【図８】
0004700460.tif 000009
【図９】
0004700460.tif 000010
【図１０】
0004700460.tif 000011
【図１１】
0004700460.tif 000012
【図１２】
0004700460.tif 000013
【図１３】
0004700460.tif 000014
【図１４】
0004700460.tif 000015
【図１５】
0004700460.tif 000016
【図１６】
0004700460.tif 000017
【図１７】
0004700460.tif 000018
【図１８】
0004700460.tif 000019
【図１９】
0004700460.tif 000020
【図２０】
0004700460.tif 000021