(57)【特許請求の範囲】
【請求項１】
ドライバ出力信号を受け取って処理し、超音波装置の出力を制御するために該超音波装置に供給される駆動信号を発生するためのアンプと、
前記超音波装置によって発生されたフィードバック信号に関連する信号と分周器基準信号とを受け取って処理し、該受信したフィードバック信号と該分周器基準信号との間の位相及び周波数の差の少なくとも一方に対して調節した補正クロック信号を発生するための出力制御回路と、
前記分周器基準信号を発生し、かつ前記ドライバ出力信号を発生するための、前記補正クロック信号を受け取って処理する補正駆動回路と、
を含み、
前記出力制御回路は、前記補正駆動回路に作動的に結合されて位相ロックループ（ＰＬＬ）を有する補正用回路を含み、
前記出力制御回路は、前記フィードバック信号を受け取って処理すると共に該フィードバック信号と実質的に同一の周波数を有する方形波リセット信号を発生する波形整形回路を含み、
前記補正用回路は、前記リセット信号を受け取って処理し、該リセット信号と実質的に同じ周波数を有して該リセット信号に対して実質的に１８０°位相が異なる補正基準信号を発生し、該補正基準信号の周波数及び振幅特性は、少なくとも該リセット信号によって判断され、
前記「ＰＬＬ」は、前記補正基準信号である第１入力信号と前記分周器基準信号である第２入力信号とを受け取って処理し、該「ＰＬＬ」はまた、該第１及び第２入力信号を処理して前記補正クロック信号を発生し、
前記「ＰＬＬ」は、位相及び周波数の少なくとも一方に関して前記補正クロック信号を前記補正基準信号に対して補正するための周波数誤差信号及び位相誤差信号のうちの少なくとも一方を発生し、
前記「ＰＬＬ」は、前記位相誤差信号に従って前記補正クロック信号の位相を調節するための遅延回路を含む
ことを特徴とする、超音波装置の出力を制御するためのシステム。
【請求項２】
前記フィードバック信号は、前記超音波装置の出力を示し、
前記超音波装置の出力は、リアルタイムで制御される、
ことを特徴とする請求項１に記載のシステム。
【請求項３】
前記アンプは、切換型共振パワーアンプであることを特徴とする請求項１に記載のシステム。
【請求項４】
前記切換型共振パワーアンプは、一次側及び二次側巻線を有する変圧器を含み、
前記駆動信号は、前記変圧器の前記二次側巻線に結合される、
ことを特徴とする請求項３に記載のシステム。
【請求項５】
前記切換型共振パワーアンプは、前記ドライバ出力信号の特定の共振周波数に対応するように選択された同調周期を有する少なくとも１つの同調回路を含むことを特徴とする請求項３に記載のシステム。
【請求項６】
前記出力制御回路は、前記フィードバック信号を受け取って処理すると共に該フィードバック信号と実質的に同一の周波数を有する方形波リセット信号を発生する波形整形回路を含むことを特徴とする請求項１に記載のシステム。
【請求項７】
前記リセット信号は、前記フィードバック信号に対して実質的に１８０°位相が異なる波形を有することを特徴とする請求項６に記載のシステム。
【請求項８】
前記「ＰＬＬ」は、少なくとも１つのアナログ信号を処理し、前記補正クロック信号を出力することを特徴とする請求項１に記載のシステム。
【請求項９】
前記波形整形回路は、
前記フィードバック信号を受け取って処理し、対応する方形波信号を発生するゼロクロス検出器と、
前記方形波信号を基準信号と比較して前記リセット信号を発生するためのコンパレータと、
を含むことを特徴とする請求項６に記載のシステム。
【請求項１０】
ドライバ出力信号を受け取って処理し、超音波装置の出力を制御するために該超音波装置に供給される駆動信号を発生するためのアンプと、
前記超音波装置によって発生されたフィードバック信号に関連する信号と分周器基準信号とを受け取って処理し、該受信したフィードバック信号と該分周器基準信号との間の位相及び周波数の差の少なくとも一方に対して調節した補正クロック信号を発生するための出力制御回路と、
前記分周器基準信号を発生し、かつ前記ドライバ出力信号を発生するための、前記補正クロック信号を受け取って処理する補正駆動回路と、を含み、
前記補正駆動回路は、前記補正クロック信号の周波数を選択可能な周波数まで逓減してカウンタ出力信号を発生するための分周器回路を含み、
前記補正駆動回路は、前記カウンタ出力信号を駆動入力信号を互いに形成する第１及び第２の補完的方形波に分割するためのフリップフロップ回路を更に含む
ことを特徴とする、超音波装置の出力を制御するためのシステム。
【請求項１１】
前記ドライバ入力信号の前記それぞれの第１及び第２の補完的方形波は、前記カウンタ出力信号の周波数の実質的に半分である周波数を有することを特徴とする請求項１０に記載のシステム。
【請求項１２】
前記第１及び第２の補完的方形波の少なくとも一方のサンプルは、前記分周器基準信号であることを特徴とする請求項１０に記載のシステム。
【請求項１３】
前記補正駆動回路は、第１及び第２の補完的信号を含む前記ドライバ出力信号を発生するために前記ドライバ入力信号を増幅するドライバを更に含むことを特徴とする請求項１０に記載のシステム。
【請求項１４】
前記アンプは、前記ドライバ出力信号を受け取る第１及び第２のスイッチング素子を含み、
前記ドライバ出力信号の前記第１及び第２の補完的信号は、それぞれ前記第１及び第２のスイッチング素子に結合される、
ことを特徴とする請求項１３に記載のシステム。
【請求項１５】
前記ドライバは、前記ドライバ出力信号の前記第１及び第２の補完的信号間の位相関係と、該ドライバ出力信号の該第１及び第２の補完的信号の少なくとも一方のパルスのパルス幅との少なくとも一方を選択的に調節するための位相遅延回路を含むことを特徴とする請求項１４に記載のシステム。
【請求項１６】
前記位相遅延回路による前記調節は、前記超音波装置の出力を制御して該超音波装置からのパルス出力の発生をもたらすことを特徴とする請求項１５に記載のシステム。
【請求項１７】
ドライバ出力信号を受け取って処理し、超音波装置の出力を制御するために該超音波装置に供給される駆動信号を発生するための切換型共振パワーアンプと、
波形整形回路と補正用回路とを含む出力制御回路と、
前記補正用回路に作動的に結合された補正駆動回路と、
を含み、
前記出力制御回路は、
前記超音波装置の出力に関連した該超音波装置により発生されたフィードバック信号を受け取って処理し、対応する方形波信号を発生するゼロクロス検出器と、
前記方形波信号を基準信号と比較し、前記フィードバック信号と実質的に同一の周波数を有するリセット信号を発生するためのコンパレータと、
を含み、
前記補正用回路は、
前記リセット信号を受け取って処理し、該リセット信号と実質的に同じ周波数を有して該リセット信号に対して実質的に１８０°位相が異なり周波数及び振幅特性が少なくとも該リセット信号によって判断される補正基準信号を発生するための基準タイマと、
前記補正基準信号である第１の入力信号と分周器基準信号である第２の入力信号とを受け取り、該第１及び第２の入力信号を処理して該受信した第１及び第２の入力信号間の位相及び周波数の差の少なくとも一方に対して調節した補正クロック信号を発生するための位相ロックループ（ＰＬＬ）と、
を含み、
前記補正駆動回路は、
前記補正クロック信号の周波数を選択可能な周波数まで逓減してカウンタ出力信号を発生するための分周器回路と、
ドライバ入力信号を互いに形成し、少なくとも一方のサンプルが前記分周器基準信号である第１及び第２の補完的方形波に前記カウンタ出力信号を分割するためのフリップフロップ回路と、
前記ドライバ出力信号を発生するために前記ドライバ入力信号を増幅するためのドライバと、
を含むことを特徴とする、超音波装置の出力を制御するためのシステム。
【請求項１８】
ドライバ出力信号を受け取って処理し、超音波装置の出力を制御するために該超音波装置に供給される駆動信号を発生するためのアンプと、
前記超音波装置によって発生されたフィードバック信号に関連する信号と分周器基準信号とを受け取って処理し、該受信したフィードバック信号と該分周器基準信号との間の位相及び周波数の差の少なくとも一方に対して調節した補正クロック信号を発生するための出力制御回路と、
前記補正クロック信号の周波数を選択可能な周波数まで逓減してカウンタ出力信号を発生するための分周器回路、
ドライバ入力信号を互いに形成し、少なくとも一方のサンプルが前記分周器基準信号である第１及び第２の補完的方形波に前記カウンタ出力信号を分割するためのフリップフロップ回路、及び
前記ドライバ出力信号を発生するために前記ドライバ入力信号を増幅するためのドライバ、
を含む補正駆動回路と、
を含み、
前記ドライバは、前記ドライバ出力信号の前記第１及び第２の補完的信号間の位相関係と、該ドライバ出力信号の該第１及び第２の補完的信号の少なくとも一方のパルスのパルス幅との少なくとも一方を選択的に調節するための位相遅延回路を含む、
ことを特徴とする、超音波装置の出力を制御するためのシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、本明細書においてその全内容が引用により組み込まれている２００４年１月２２日申請の米国特許仮出願一連番号第６０／５３８，２０２号、２００３年１２月８日申請の米国特許仮出願一連番号第６０／５２７，８１２号、及び２００３年１０月３０日申請の米国特許仮出願一連番号第６０／５１５，８２６号に対する優先権の恩典を請求する。
本発明の開示は、入力信号を増幅して外科用器具に出力信号を供給するための装置に関する。より具体的には、本発明の開示は、外科用器具のための切換型共振超音波パワーアンプシステムに関する。
【背景技術】
【０００２】
駆動信号を超音波変換器に供給するための従来のパワーアンプ回路は、超音波変換器が変化する負荷条件に曝される場合に、電力供給のドリフト及びドループと周波数の変動の影響を受けやすい。更に、従来のパワーアンプ回路は、比較的大きな設置面積を必要とし、軽量ではなく、効率の問題を抱え、一般的に複雑な回路であり、作動中に生じた熱を消散するためのヒートシンクを必要とする。比較的大きなサイズと放射される熱のために、従来のパワーアンプ回路の配置は、医学治療の施設には問題となる場合がある。
【０００３】
【特許文献１】米国特許仮出願一連番号第６０／５３８，２０２号
【特許文献２】米国特許仮出願一連番号第６０／５２７，８１２号
【特許文献３】米国特許仮出願一連番号第６０／５１５，８２６号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従って、超音波変換器に駆動信号を供給し、従来のパワーアンプの問題を克服するパワーアンプ回路に対する必要性が存在する。
【課題を解決するための手段】
【０００５】
向上した作動効率を有する切換型共振超音波パワーアンプシステムが提供される。本開示の切換型共振超音波パワーアンプシステムは、低減された熱発生特性と、従来のパワーアンプよりも小さな設置面積を有する。更に、切換型共振超音波パワーアンプシステムは、システム作動中の組織負荷の変化に対する補正用回路と、周波数、位相、及び利得の安定化のための構造と、超音波電力損失補正のための構造とを含む。
【０００６】
本開示は、切換型共振パワーアンプを含む切換型共振超音波パワーアンプシステムに関する。パワーアンプシステムは、波形整形回路、周波数発生及び補正用回路、及び補正駆動回路を更に含む。切換型共振パワーアンプは、超音波変換器を駆動するための変換器ドライバ信号を発生する。波形整形回路は、ゼロクロス検出器及びコンパレータを含む。超音波変換器からのフィードバック信号は、ほぼ正弦波であり、それが方形波に変換されるゼロクロス検出器の入力に印加される。ゼロクロス検出器の方形波出力は、コンパレータの入力に静電結合されてリセット信号を形成する。
【０００７】
周波数発生及び補正用回路は、基準タイマ及び位相ロックループを含む。リセット信号は、基準タイマの入力に印加されて、位相ロックループの入力に更に印加される実質的に同一の周波数を有する補正基準信号を発生する。位相ロックループは、位相ロックループの入力に印加された補正基準信号によって制御可能な特定周波数で補正クロック信号を出力する。補正クロック信号は、超音波変換器に印加される必要な出力信号とは一般的に異なる周波数である。
【０００８】
位相ロックループは、周波数誤差信号及び／又は位相誤差信号を発生するために補正基準信号を分周器基準信号と比較する。位相ロックループは、周波数誤差信号の値に従って補正クロック信号を調節することにより周波数補正をもたらす。更に、それは、位相誤差信号の値に従って補正基準信号と分周器基準信号との間の位相関係を調節するための位相遅延回路を含むことができる。一般的に、位相ロックループは、駆動回路及び波形整形回路からデジタル入力信号を受け取る。代替的に、位相ロックループは、入力がアナログ及びデジタル信号の組合せである混合モード信号処理に対して構成し、それに適応させることができる。周波数及び／又は位相に対して補正クロック信号を有利に調節することにより、超音波パワーアンプシステムは、超音波アンプシステムの利得を補正する。
【０００９】
補正クロック信号は、補正駆動回路の入力に印加される。補正駆動回路は、分周器、フリップフロップ、及びドライバを含む。選択された逓減率が分周器の補正クロック信号に適用され、これは、補正クロック信号よりも低い周波数を有する、分周器によってフリップフロップに供給されるカウンタ出力信号をもたらす。カウンタ出力信号は、超音波変換器に対する選択された作動周波数のほぼ２倍の周波数を有する。周波数の更なる低減は、カウンタ出力信号がフリップフロップに印加される時に起こる。フリップフロップは、互いに位相が実質的に１８０°異なる２つの補完的な方形波を発生する。方形波の各々は、パワーアンプの選択された作動周波数であり、かつカウンタ出力信号の周波数の約半分である周波数を有する。これらの補完的な方形波は、増幅と、切換型共振パワーアンプの入力へのドライバ出力信号としての伝送とのためにドライバの入力に印加される。
別の好ましい実施形態では、ドライバは、ドライバと協働して切換型共振パワーアンプ入力信号に対する位相補正をもたらす位相遅延回路を含む。入力信号間の位相関係を制御することにより、ドライバは、その時点で位相が相互に関連し、不規則な位相関係が相当に最小化される。
【００１０】
切換型共振パワーアンプは、ドライバ出力信号を受け取る一対の絶縁ゲートバイポーラトランジスタを含む。１つのドライバ出力信号が「高」値に対応する値を有し、同時に補完的ドライバ出力信号が「低」値に対応する値を有するので、絶縁ゲートバイポーラトランジスタは、一方が導通している時に他方が導通しないようにバイアスされる。ドライバ信号が状態を変える時（例えば、高から低、及び低から高）、それぞれの絶縁ゲートバイポーラトランジスタは、導通状態から非導通状態へ変化し、これによって出力変圧器の一次側に出力を供給する。出力変圧器の二次側には、超音波装置の入力に更に結合された一対のＤＣ遮断出力コンデンサがある。出力変圧器の一次側の波形は、出力変圧器の二次側に亘って結合され、そこで波形が結合して変換器ドライバ信号を形成する。超音波装置は、出力変圧器の二次側と作動的に結合した超音波変換器及びフィードバック変換器を含む。超音波変換器は、出力変圧器から変換器駆動信号を受け取り、変換器素子を駆動して超音波エネルギを送出する。フィードバック変換器は、波形整形回路に結合されるフィードバック信号を発生する。
【００１１】
更に、超音波パワーアンプシステムは、出力制御回路を含む。出力制御回路は、周波数発生及び補正用回路及び駆動回路を含み、リアルタイムモニタリング及び制御のために波形整形回路と協働する。フィードバック信号を表すリセット信号は、補正クロック信号を発生させるために周波数発生及び補正用回路によって受け取られる。分周器基準信号は、周波数、位相、及び／又は利得に対して補正クロック信号を制御するために、リアルタイムで補正基準信号と比較される。更に、駆動回路は、切換型共振パワーアンプ入力信号間の付加的な位相補正のためにドライバに配置された位相遅延ドライブを含む。超音波装置に対する駆動信号のリアルタイムモニタリング及び制御を提供することにより、超音波パワーアンプシステムは、超音波装置の出力を自動的にモニタ及び制御することができる。
ここで、本発明で開示する切換型共振超音波パワーアンプシステムの実施形態を図面を参照して説明する。
【発明を実施するための最良の形態】
【００１２】
本発明で開示する切換型共振超音波パワーアンプシステムの実施形態を以下に図面を参照して詳しく説明するが、図面の同じ参照番号及び文字は、各図面の同一又は対応する要素を示す。
上述のように、超音波変換器に駆動信号を供給する従来のパワーアンプ回路は、超音波変換器が変化する負荷条件に曝される場合、電力供給でのいわゆる「ドリフト」及び「ドループ」の影響と周波数の変動の影響とを一般的に受けやすい。更に、従来のパワーアンプ回路は、一般的に非常に複雑であり（例えば、複雑な回路）、比較的大きな設置面積を必要とし、かなり厄介であり、効率問題の影響を受け、更に、作動中に生じる熱を消散するためにヒートシンク（又は、他の冷却手段）を必要とする。その結果、従来のパワーアンプ回路の設置は、医療施設では問題となる場合がある。
【００１３】
図１を参照すると、本開示の切換型共振超音波パワーアンプシステム１０の例示的な実施形態が示されている。切換型共振超音波パワーアンプシステム１０は、図１のボックス１２によって囲まれ、切換型共振パワーアンプ１００、ゼロクロス検出器１３０及びコンパレータ１４０を有する波形整形回路１２５、更に、基準タイマ１５０及び位相ロックループ（ＰＬＬ）１６０を有する周波数発生及び補正用回路１５７を含む。切換型共振超音波パワーアンプシステム１０は、分周器１７０と、フリップフロップ１８０と、ドライバ１９０とを有する補正駆動回路１９３を更に含む。超音波装置２００は、切換型共振パワーアンプ１００の出力である変換器ドライバ信号１１６を受け取るための超音波変換器１１４とフィードバック変換器１１８とを含む（図２に示すように）。ドライバ信号１１６は、好ましくは、超音波変換器１１４に印加される。フィードバック信号１２０は、フィードバック変換器１１８によって発生され、ゼロクロス検出器１３０に伝達される。フィードバック信号１２０は、ドライバ信号１１６に比例し、実質的に類似の位相及び周波数値と一般的に低い電圧値とを有する。
【００１４】
図２に示すように、切換型共振パワーアンプ１００は、複数のスイッチング素子１０２Ａ及び１０２Ｂと、同調コンデンサ１０４Ａ及び１０４Ｂと同調インダクタ１０６Ａ及び１０６Ｂとを含む対応する数の共振同調構成要素又は素子と、出力変圧器１０８とを含む。同調コンデンサ１０４Ａ及び１０４Ｂと同調インダクタ１０６Ａ及び１０６Ｂとは、第１及び第２同調回路１０９Ａ及び１０９Ｂをそれぞれ形成する。出力変圧器１０８は、超音波変換器１１４の入力に作動的に結合される。スイッチング素子１０２Ａ及び１０２Ｂに対して、リレー、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、及び絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を含む様々な装置を使用することができる。
【００１５】
作動時に、ドライバ１９０は、少なくとも１つのスイッチング素子１０２の入力に結合される少なくとも１つのドライバ出力信号１９５を供給する。ドライバ出力信号１９５は、切換型共振パワーアンプ１００のスイッチング素子１０２Ａ及び１０２Ｂの数に対応する数の入力信号１９５Ａ及び１９５Ｂを含む。各スイッチング素子１０２Ａ及び１０２Ｂは、それぞれの入力信号１９５Ａ及び１９５Ｂの増幅された出力を発生させることができる。電源電圧ＶDCは、同調インダクタ１０６Ａ及び１０６Ｂを通じてスイッチング素子１０２Ａ及び１０２Ｂに供給され、ここで、同調インダクタ１０６Ａ及び１０６Ｂは、各スイッチング素子１０２Ａ及び１０２Ｂの供給リードに直列関係で接続されている。同調コンデンサ１０４Ａ及び１０４Ｂは、各スイッチング素子１０２Ａ及び１０２Ｂの出力リードに並列関係で接続される。
【００１６】
各スイッチング素子１０２Ａ及び１０２Ｂの増幅された出力は、対応する同調回路１０９Ａ及び１０９Ｂに結合される。同調コンデンサ１０４Ａ及び１０４Ｂと同調インダクタ１０６Ａ及び１０６Ｂとは、入力信号１９５Ａ及び１９５Ｂの特定の共振周波数に対応するように選択される。例えば、選択された変換器ドライバ信号１１６が２３ＫＨｚの周波数、すなわち、４３．５μｓの周期を有する場合、各スイッチング素子１０２Ａ及び１０２Ｂの同調周期は、２１．７５μｓである。同調回路１０９Ａ及び１０９Ｂの同調周期は、Ｌが同調インダクタ１０６Ａ及び１０６Ｂの値、Ｃが同調コンデンサ１０４Ａ及び１０４Ｂの値、及び、Ｔが同調周期である場合、式Ｔ＝π（ＬＣ）1/2によって定められる。
【００１７】
出力変圧器１０８は、出力コンデンサ１１０と協働して、スイッチング素子１０２Ａ及び１０２Ｂの増幅出力、又はドライバ信号１１６を超音波変換器１１４に結合する。出力コンデンサ１１０は、出力変圧器１０８の二次コイルに直列配列で接続される。直列配列の出力コンデンサ１１０を使用することにより、どのような残留直流（ＤＣ）も実質的に遮断し、出力変圧器１０８の二次側では交流（ＡＣ）の実質的に全てを通す。出力変圧器１０８は、約１：１の比を有し、同時に出力コンデンサ１１０は、約１０μｆの値を有することが好ましい。
【００１８】
好ましい実施形態では、スイッチング素子１０２Ａ及び１０２Ｂとして使用される一対の「ＩＧＢＴ」が切換型共振パワーアンプ１００に配置される。ドライバ１９０は、スイッチング素子１０２Ａ及び１０２Ｂのゲートに結合される一対の入力信号１９５Ａ及び１９５Ｂを供給する。入力信号１９５Ａ及び１９５Ｂは、互いに約１８０°位相が異なる方形波である。電源電圧ＶDCは、直列接続の同調インダクタ１０６Ａ及び１０６Ｂを通じて、スイッチング素子１０２Ａ及び１０２Ｂのドレーン又はコレクタに印加される。同調コンデンサ１０４Ａ及び１０４Ｂは、更に、ドレーン又はコレクタに並列に接続され、これによって第１及び第２同調回路１０９Ａ及び１０９Ｂを形成する。スイッチング素子１０２Ａ及び１０２Ｂは、シャーシのコモンに接続された供給装置又はエミッタを更に含む。各入力信号１９５Ａ及び１９５Ｂの値が変わる時に、スイッチング素子１０２Ａ及び１０２Ｂの出力における対応する逆の変化が起こる。
【００１９】
各スイッチング素子１０２Ａ及び１０２Ｂは、各対応する入力信号１９５Ａ及び１９５Ｂが閾値よりも上に上昇する場合にのみ導通する。対応する第１及び第２入力信号１９５Ａ及び１９５Ｂが互いに約１８０°位相が異なるので、一対のスイッチング素子１０２Ａ及び１０２Ｂを使用することにより、第２スイッチング素子１０２Ｂが導通していない場合に（例えば、第２入力信号１９５Ｂが閾値か又はそれより下）、第１スイッチング素子１０２Ａは、導通することができる（例えば、第１入力信号１９５Ａが閾値よりも上である）。第１入力信号１９５Ａの周期に対応する期間が経過した後に、第１入力信号１９５Ａは、その時点で閾値か又は閾値よりも下であり、一方、第２入力信号１９５Ｂは、閾値よりも上である。この時点で、第１スイッチング素子１０２Ａは導通を止め、一方、第２スイッチング素子１０２Ｂは導通を始め、これによって切換型共振パワーアンプ１００のスイッチング機能をもたらす。
更に、各同調回路１０９Ａ及び１０９Ｂは、出力変圧器１０８の一次側に作動的に結合され、他の同調回路１０９Ｂ及び１０９Ａとそれぞれ直列関係に接続される。同調インダクタ１０６Ａ及び１０６Ｂと同調コンデンサ１０４Ａ及び１０４Ｂとに対するＬ及びＣの値をそれぞれ選択することにより、第１及び第２同調回路１０９Ａ及び１０９Ｂの共振周波数がそれぞれ求められる。
【００２０】
例示的な実施形態では、各同調回路１０９Ａ及び１０９Ｂの共振周波数は、各入力信号１９５Ａ及び１９５Ｂの作動周波数の近くに調節される。第１スイッチング素子１０２Ａが導通している時、それは、第１同調回路１０９Ａを通じて作動的に結合される第１出力を発生させる。第１スイッチング素子１０２Ａとそれに関連する第１同調回路１０９Ａの出力とは、出力変圧器１０８の一次側に作動的に結合され、好ましくはＡＣ半波正弦波である。
【００２１】
第２スイッチング素子１０２Ｂ及び同調回路１０９Ｂの作動は、上述のような第１スイッチング素子１０２Ａ及び第１同調回路１０９Ａの作動と実質的に類似している。入力信号１９５Ｂが入力信号１９５Ａに対して約１８０°位相が異なるので、第２スイッチング素子１０２Ｂは、第１スイッチング素子１０２Ａが導通している時は導通しない。従って、スイッチング素子１０２Ｂの出力は、本質的にはスイッチング素子１０２Ａの出力を補足するＡＣ半波正弦波形であり、出力変圧器１０８の二次側で実質的に平滑な複合正弦出力波をもたらす。出力波は、入力信号１９５Ａ及び１９５Ｂの入力周波数と実質的に等しい周波数を有する。
【００２２】
出力変圧器１０８は、出力波形が入力波形と実質的に等しいマグニチュードである１：１の一次対二次比に構成されるのが好ましい。出力コンデンサ１１０は、出力変圧器１０８の二次側に接続され、出力変圧器１０８の二次側に存在する出力波形のどのＤＣ成分もほぼ遮断する。更に、出力コンデンサ１１０は、出力波形の実質的に全ＡＣ成分を導通し、これによって平滑な正弦ＡＣ出力波形をもたらす。出力コンデンサ１１０の下流側は、磁歪性、圧電性、又は当業技術で公知の変換器構造にすることができる超音波変換器１１４に接続される。
【００２３】
超音波装置２００は、フィードバック信号１２０を波形整形回路１２５に供給するためのフィードバック変換器１１８を含む。出力変圧器１０８は、電力が変換器ドライバ信号１１６として超音波変換器１１４に供給されて超音波に変換されるように、超音波装置２００と電気的に接続される。更に、切換型共振パワーアンプ１００は、望ましい信号特性（例えば、波形、振幅、及び／又は周波数）を有する変換器ドライバ信号１１６を発生し、これを超音波装置２００の入力に伝達する。好ましい実施形態では、変換器ドライバ信号１１６は、超音波変換器１１４を駆動するための望ましい信号特性を有する実質的に平滑な正弦ＡＣ波形である。
【００２４】
フィードバック変換器１１８はまた、出力変圧器１０８の二次側に配置され、ゼロクロス検出器１３０と電気的に結合されるフィードバック信号１２０を発生する。好ましい実施形態では、フィードバック信号１２０は、実質的に同じ周波数及び波の形状の波形を有する変換器ドライバ信号１１６のサンプルである。フィードバック信号１２０と変換器ドライバ信号１１６とは超音波装置２００内で結合されるので、フィードバック信号１２０の特性は、変換器ドライバ信号１１６の特性と関連付けられ、超音波装置２００の１つ又は複数の変換器（例えば、超音波変換器１１４及び／又はフィードバック変換器１１８）の特性における変化を反映する。例えば、変換器ドライバ信号１１６の周波数がその周期の対応する減少と共に増加する場合、フィードバック信号１２０は、その周波数の対応する増加を有し、変換器ドライバ信号１１６の周波数変化に実質的に符合する。変換器ドライバ信号１１６の他の特性における変化は、フィードバック信号１２０のそれぞれの特性に対応する変化をもたらす。
【００２５】
ゼロクロス検出器１３０は、関連する回路と協働してフィードバック信号１２０を修正し、実質的に方形波１３５である出力を供給する。好ましい実施形態では、ゼロクロス検出器１３０は、比較回路の出力に結合されたバイアス回路とダイオードとを有する「ＬＭ３９３」集積回路のような比較回路を含む。より安定した出力方形波１３５を供給するために、フィードバック信号１２０は、比較回路の入力に結合されるのが好ましい。波形整形回路１２５の構成要素として、ゼロクロス検出器１３０は、アナログ入力信号（例えば、フィードバック信号１２０）を受け取り、デジタル出力信号（例えば、方形波１３５）を生成する。
【００２６】
フィードバック信号１２０を比較回路の適切な入力リードに加えることにより、ゼロクロス検出器１３０は、フィードバック信号１２０を表す波形を有する方形波１３５を発生する。フィードバック信号１２０が所定の（ゼロ）電圧基準値よりも上に遷移し、これによって更に正になる時、比較回路は導通し、方形波１３５の正の部分をもたらす。出力は、フィードバック信号１２０がゼロ基準値よりも正である限り、実質的に一定の振幅であることになる。フィードバック信号１２０がゼロ基準値である場合は、比較回路の入力リードの電圧に差がなく、これによって比較回路の導通を停止させてしまい、ゼロ出力をもたらす。その結果、比較回路の出力は、一定の正値からゼロに急速に変化し、これによって出力信号の実質的に瞬間的な遷移をもたらす。
【００２７】
フィードバック信号１２０がゼロ基準値よりも下に遷移すると、これによって更に負になり、比較回路は再び導通し、方形波１３５の負の部分をもたらす。ゼロクロス検出器１３０はバイアスされ、一定の正の振幅から一定の負の振幅への急速な変化をもたらし、エッジが実質的に垂直になるように方形波１３５の立ち上がりと立ち下がりを形成するように構成される。フィードバック信号１２０と方形波１３５とは、たとえそれぞれの振幅が異なっていても実質的に同一の周波数を有する。
【００２８】
方形波１３５がコンパレータ１４０に静電結合されるのが好ましい場合は、方形波１３５は、コンパレータ１４０に結合される。コンパレータ１４０は、比較回路を含み、通常は方形波１３５のどのようなＤＣ成分もゼロクロス検出器１３０から伝送されないように阻止して方形波１３５の実質的に全てのＡＣ成分をコンパレータ１４０に伝送するコンデンサ結合回路に結合されるのが好ましい。好ましい実施形態では、コンパレータ１４０は、関連するバイアス及びフィードバック回路に加えて、「ＬＭ３９３」のようなＩＣコンパレータを含む。
【００２９】
方形波１３５の振幅がゼロ電圧基準値を超えて正になる時に、比較回路の出力が負になるようにコンパレータ１４０がバイアスされ、これによってコンパレータ１４０の出力とリセット信号１４５とは更に負になる。リセット信号１４５の一部分は、フィードバック回路を通じて比較回路の別の入力に結合され、これによって比較回路へのフィードバックをもたらし、より安定した出力（例えば、リセット信号１４５）を生じる。リセット信号１４５は、方形波１３５に対して実質的に１８０°位相が異なる波形を備え、方形波１３５と実質的に同一の周波数を有することが好ましい。
【００３０】
リセット信号１４５は、基準タイマ１５０のタイミング機能を制御するための基準タイマ１５０の入力に伝達される。リセット信号１４５が所定のリセット閾値よりも下がる時、基準タイマ１５０はリセットされる。基準タイマ１５０がリセットされる場合、基準タイマ１５０は、リセット信号１４５、方形波１３５、及びフィードバック信号１２０と実質的に同一の周波数を有する補正基準信号１５５を発生する。補正基準信号１５５は、リセット信号１４５と同じ位相特性を持たないが、リセット信号１４５及びフィードバック信号１２０に対して本質的に１８０°位相が異なる。従って、補正基準信号１５５は、方形波１３５と実質的に同相である。
【００３１】
例示的な実施形態では、基準タイマ１５０は、関連するバイアス及びフィードバック回路を有する精密タイマのようなＩＣタイマを含む。バイアス回路と協働する基準タイマ１５０は、方形波出力を生じる非安定マルチバイブレータとして作動するように構成される。方形波の周波数及び振幅特性は、バイアス回路と基準タイマ１５０のリセット入力に印加された信号とによって判断される。本開示の例示的な実施形態によると、リセット信号１４５が基準タイマ１５０のリセット入力に印加されて、補正基準信号１５５を発生する。基準タイマ１５０のバイアス構成を組み合わせることは、リセット信号１４５と協働して、フィードバック信号１２０と実質的に同じ周波数を有する補正基準信号１５５をもたらす。
【００３２】
好ましい実施形態では、精密タイマと関連する基準タイマ１５０のバイアス回路とは、切換型共振超音波パワーアンプシステム１０の選択された作動周波数よりも低い周波数を有する補正基準信号１５５を発生するように構成される。より具体的には、精密タイマとその関連するバイアス回路とは、リセット信号１４５の周波数が補正基準信号１５５の周波数よりも下になるように構成され、バイアス回路は、補正をもたらすための補正基準信号１５５の周波数値を判断する（例えば、制御する）。リセット信号１４５が補正基準信号１５５よりも高い周波数値を有する場合は、リセット信号１４５は、補正基準信号１５５の周波数に対応する増加を引き起こす精密タイマに対してトリガの役目をする。
【００３３】
「ＰＬＬ」１６０の入力は、補正基準信号１５５を伝達するための基準タイマ１５０の出力に結合される。「ＰＬＬ」１６０は、補正基準信号１５５を受け取り、これを分周器基準信号１７７と比較する。基準信号１５５及び分周器基準信号１７７が実質的に同一の周波数を有する場合、「ＰＬＬ」１６０は、基準信号１５５及び分周器基準信号１７７の周波数に対応する設定周波数を有する補正クロック信号１６５を発生させる。補正基準信号１５５が分周器基準信号１７７よりも高い周波数を有する場合は、「ＰＬＬ」１６０は、以下に説明するように補正クロック信号１６５の周波数を下げる。逆に、補正基準信号１５５が分周器基準信号１７７よりも低い周波数を有する場合は、「ＰＬＬ」１６０は、以下に説明するように補正クロック信号１６５の周波数を上げる。
【００３４】
有利な態様においては、「ＰＬＬ」１６０は、ＩＣ「ＰＬＬ」と、関連するバイアス回路とを含む。「ＰＬＬ」１６０を使用する好ましい実施形態では、補正基準信号１５５は、分周器基準信号１７７が「ＰＬＬ」１６０の基準入力に印加される時に「ＰＬＬ」１６０の信号入力に結合される。補正クロック信号１６５は、「ＰＬＬ」１６０のチップ内部の電圧制御発振器によって発生し、出力周波数に同調される。内部的に、補正基準信号１５５及び分周器基準信号１７７の周波数が比較され、「ＰＬＬ」１６０の位相コンパレータ出力において周波数誤差信号を発生する。
【００３５】
この周波数誤差信号は、電圧制御発振器の出力周波数を調節するための電圧制御発振器入力に印加される。補正基準信号１５５が分周器基準信号１７７よりも高い周波数を有する場合は、電圧制御発振器に印加された周波数誤差信号は、補正クロック信号１６５の出力周波数の低下を引き起こす。補正基準信号１５５が分周器基準信号１７７よりも低い周波数を有する場合は、電圧制御発振器に印加された周波数誤差信号は、補正クロック信号１６５の出力周波数の増加を引き起こす。
【００３６】
上述の実施形態は、補正クロック信号１６５の周波数補正をもたらすが、クロック信号１６５の位相補正をもたらすことも望ましいであろう。周波数発生及び補正用回路１５７は、超音波装置２００の出力を表すリセット信号１４５を受け取る。上述の実施形態のように、リセット信号１４５は、フィードバック信号１２０と実質的に同じ位相及び周波数を有する補正基準信号１５５の発生を制御する。「ＰＬＬ」１６０は、補正基準信号１５５を受け取り、これを補正クロック信号１６５を表す分周器基準信号１７７と比較し、これによって位相誤差信号を発生させる。補正基準信号１５５と分周器基準信号１７７との位相差が最小値（例えば、実質的に同相）である場合は、位相誤差信号は、低い又は第１の値を有することになる。信号間の位相差が最大値（例えば、実質的に異なる位相）である場合は、位相誤差信号は、高い又は第２の値を有することになる。補正基準信号１５５と分周器基準信号１７７との位相差が最大値と最小値の間である場合は、位相誤差信号は、信号間の位相差を表す第１の値と第２の値との間の値を有することになる。
【００３７】
位相誤差信号は、補正クロック信号１６５のタイミングと、それによって補正基準信号１５５に対する位相関係とを調節するために「ＰＬＬ」１６０の関連する回路と協働する。より具体的には、以下に詳しく説明するような遅延回路１６２が「ＰＬＬ」１６０に含まれ、位相誤差信号に従って、補正クロック信号１６５の位相タイミングを調節するための補正クロック信号１６５のタイミングを制御する。補正基準信号１５５が分周器基準信号１７７と望ましい位相関係を持たないことを位相誤差信号が示す場合は、「ＰＬＬ」１６０の遅延回路１６２は、補正クロック信号１６５の位相タイミングを調節してそれらの間の位相関係を変え、好ましくはそれらを同期させる。補正クロック信号１６５のタイミングの変化は、「ＰＬＬ」１６０に作動的に結合される分周器基準信号１７７に反映される。好ましい実施形態では、補正基準信号１５５及び補正クロック信号１６５は互いに実質的に同相であり、これによって最小値を有する位相誤差信号を発生する。
【００３８】
「ＰＬＬ」１６０は、アナログ、デジタル、又はそれらの組合せである信号を処理するように構成され、かつ処理するように適応させることができる。この構成では、「ＰＬＬ」１６０への入力は、アナログ信号、デジタル信号、又はアナログとデジタルを組み合わせた信号（例えば、混合モード）とすることができる。上述の実施形態では、入力は、「ＰＬＬ」１６０によって処理されたデジタル信号（例えば、補正基準信号１５５と分周器基準信号１７７）であった。混合モード構成では、「ＰＬＬ」１６０は、アナログ入力信号（例えば、超音波装置２００から直接のフィードバック信号１２０）を受け取り、これを上述の実施形態のように分周器基準信号１７７のようなアナログ又はデジタル基準信号と比較し、周波数誤差信号及び／又は位相誤差信号を発生し、それによって補正クロック信号を調節する。
【００３９】
本開示の例示的な実施形態では、周波数発生及び補正用回路１５７は、上述のような周波数及び位相補正を含む。周波数及び位相補正は、実質的に同時にもたらすことができる。周波数及び／又は位相補正を有利にもたらすことにより、補正クロック信号１６５の望ましい周波数及び／又は位相が超音波パワーアンプシステム１０の作動中に維持されるために、超音波パワーアンプシステム１０は、リセット信号１４５に対する利得補正をもたらす。更に、周波数、利得、及び／又は位相（好ましくは、周波数、利得、及び位相）の調節及び補正が最適化されるような場合には、電力補正がもたらされる。更に、組織負荷は、切換型共振超音波パワーアンプシステム１０によって調節及び補正されている変換器システム（例えば、超音波変換器１１４及び／又はフィードバック変換器１１８）の「同調」すなわち固有周波数を変えるので、有利な態様においては、組織負荷の変化に対する補正が提供される。
【００４０】
単に例示的に、望ましい周波数を２３ＫＨｚとし、分周器基準信号１７７としてフリップフロップ１８０からサンプリングされて出力される補正クロック信号１６５が１ＭＨｚの周波数を有すると仮定する。分周器基準信号１７７及び補正基準信号１５５が実質的に符合する周波数を有する場合は、周波数誤差信号は基本的にゼロである。従って、電圧制御発振器は、１ＭＨｚの周波数で補正クロック信号１６５を発生し続ける。補正基準信号１５５が分周器基準信号１７７の２３ＫＨｚよりも高い周波数を有する場合は、周波数誤差信号により、電圧制御発振器は、補正クロック信号１６５の周波数を１ＭＨｚよりも下に下げる。これによって分周器基準信号１７７の周波数が下がり、補正基準信号１５５の周波数に符合し、それによって切換型共振超音波パワーアンプシステム１０を目標とする周波数の平衡状態に戻す。上述の実施例のように周波数の変化を修正するために「ＰＬＬ」１６０を使用することにより、切換型共振超音波パワーアンプシステム１０は、変化する負荷条件、電源変動、又は他の周波数シフト条件による周波数変動をリアルタイムで自動的に調節する。類似の方法で、「ＰＬＬ」１６０は、補正クロック信号１６５と分周器基準信号１７７との間の位相差を自動的に調節して補正する。
【００４１】
「ＰＬＬ」１６０の出力、例えば補正クロック信号１６５は、補正駆動回路１９３の入力と、好ましくは分周器１７０の入力とに結合され、補正クロック信号１６５の周波数は、分周器１７０によって目標とするカウンタ出力信号１７５に逓減される。分周器１７０は、複数の入力対出力比を使用して、補正クロック信号１６５を多くの異なる出力周波数の１つに逓減させるように構成可能である。従って、切換型共振超音波パワーアンプシステム１０は、異なる目標とする周波数を使用するいくつかの異なるアプリケーション、装置、又はシステムに適応可能である。
【００４２】
例示的な実施形態では、分周器１７０は、関連するバイアス回路を有する「４０５９」プログラマブル「ｎによる除算」カウンタチップである。クロック入力は、分周器１７０によって処理するための補正クロック信号１６５を受け取る。分周器１７０のバイアス回路は、分周器１７０の逓減率を設定し、補正クロック信号１６５の周波数をカウンタ出力信号１７５の目標とする周波数に低減する。
有利な態様においては、関連するバイアス回路は、バイアス回路がソフトウエア及び／又はハードウエアスイッチによって制御可能である場合に逓減率をプログラムするように作動的に結合される。ハードウエアスイッチにより、オペレータは、分周器１７０の逓減率を手動で変えて切換型共振パワーアンプシステム１０の異なる周波数出力を調節することができる。バイアス回路を制御するためにソフトウエアスイッチを使用することにより、逓減率の遠隔操作が可能になり、更に、切換型共振パワーアンプシステム１０に結合された関連回路によるバイアス回路の自動制御が可能になり、これによって切換型共振パワーアンプシステム１０の柔軟性と適応性が向上する。
【００４３】
各方形波がカウンタ出力信号１７５の周波数の実質的に半分の周波数を有する場合に、カウンタ出力信号１７５を補完的方形波（例えば、各方形波が他の方形波に対して実質的に１８０°位相が異なる）に分割するためのフリップフロップ１８０が分周器１７０の出力に結合される。出力方形波の１つの一部分又はサンプルは、上述の分周器基準信号１７７として「ＰＬＬ」１６０のコンパレータ入力に分流される。好ましくは、フリップフロップ１８０は、関連するバイアス回路を備えた「７４ＨＣ１７５」集積回路のようなクリア付き四重Ｄタイプフリップフロップである。
【００４４】
カウンタ出力信号１７５がフリップフロップ１８０のクロック入力に印加された場合に、フリップフロップ１８０は、互いに対して実質的に１８０°位相が異なるＱ及び＾Ｑを出力するようにバイアスされる。更に、出力＾Ｑは、フリップフロップ１８０をバイアスするためにフリップフロップ１８０のデータ入力に結合される。データ入力への入力として＾Ｑを使用することにより、出力Ｑ及び＾Ｑは、出力Ｑ及び＾Ｑの各々が互いに対して実質的に１８０°位相が異なり、カウンタ出力信号１７５の入力周波数の実質的に１／２となるように、カウンタ出力信号１７５によって切り換えられる。出力Ｑは、好ましくは、上述のように「ＰＬＬ」１６０に周波数比較信号を供給するための分周器基準信号１７７としてサンプリングされる。
ドライバ入力信号１８５は、フリップフロップ１８０の出力であり、ドライバ１９０の入力に更に結合される。ドライバ１９０は、ドライバ入力信号１８５を増幅し、切換型共振パワーアンプ１００にドライバ出力信号１９５を供給する。ドライバ１９０は、好ましくは、ドライバ入力信号１８５を増幅して切換型共振パワーアンプ１００の目標とする入力特性に符合させるように選択される。
【００４５】
好ましい実施形態では、ドライバ１９０は、関連するバイアス回路と共に「ＭＩＣ４４２４」のような「ＣＭＯＳ  ＭＯＳＦＥＴ」ドライバを含む。ドライバ１９０は、切換型共振パワーアンプ１００のスイッチング素子１０２Ａ及び１０２Ｂ（例えば、「ＩＧＢＴ」）と使用するのが好ましい電子特性を有する。ドライバ入力信号１８５は、図２に示すようにドライバ１９０の入力Ａ及びＢにそれぞれ結合される出力Ｑ及び＾Ｑを含む。ドライバ回路１９０は、バイアス回路と協働して、ドライバ入力信号１８５の成分（Ｑ及び＾Ｑ）を増幅し、増幅された信号をドライバ信号として出力Ａ及びＢに伝達する。増幅される信号は、増幅処理中にその周波数及び位相特性を実質的に維持する。出力Ａ及びＢは、ドライバ出力信号１９５を形成するために組み合わされ、入力信号１９５Ａ及び１９５Ｂとして切換型共振パワーアンプ１００の入力に結合される。
【００４６】
ドライバ１９０に望ましい周波数及び／又は位相補正入力信号を供給するために、波形整形回路１２５と周波数発生及び補正用回路１５７とを組み合わせることにより、付加的な周波数安定性がもたらされる。ドライバ１９０を切換型共振パワーアンプ１００に有利に適合させることにより、ドライバ入力信号１８５と切換型共振パワーアンプ入力信号１９５Ａ及び１９５Ｂとの間の適正な結合が得られ、これによって切換型共振パワーアンプ１００による目標とする増幅がもたらされる。
【００４７】
別の好ましい実施形態では、ドライバ１９０は、当業技術で公知のような位相遅延回路１９２を形成するために、１つ又はそれ以上の構成要素及び／又は回路を含む。１つのこのような回路は、直列に接続された２つの「５５５」タイマ（図示せず）と関連バイアス構成要素とを含む。代替的に、これらの「５５５」タイマを２つの「５５５」タイマを含む「５５６」タイマで置換することができる。遅延回路の別の実施例は、２つの「７４１２１」集積回路と関連バイアス構成要素とを含む。位相遅延回路１９２のバイアス回路は、好ましくは、切換型共振パワーアンプ入力信号１９５Ａ及び１９５Ｂ間の位相関係及び／又は入力信号１９５Ａ及び１９５Ｂのパルス幅を調節するためにシステム及び／又はオペレータによって調節可能な構成要素を含む。有利な態様においては、上述の遅延回路は、入力信号に対して時間遅延させた出力信号を発生することができる。更に、上述の回路の各々は、入力信号の幅よりも小さいか、大きいか、又は等しい幅を有する出力信号を発生することができる。
【００４８】
位相遅延回路１９２は、切換型共振パワーアンプ入力信号１９５Ａ及び１９５Ｂ間の位相関係を制御してそれぞれのパルス幅を制御するためのドライバ１９０と有利に協働する。上述の実施形態では、切換型共振パワーアンプ入力信号１９５Ａ及び１９５Ｂは、互いに対して実質的に１８０°位相が異なっていた。しかし、位相遅延回路１９２をドライバ１９０に加えることにより、切換型共振パワーアンプ入力信号１９５Ａ及び１９５Ｂの各タイミング及びパルス幅は制御可能である。好ましい実施形態では、切換型共振パワーアンプ入力信号１９５Ａ及び１９５Ｂ間の位相関係は、入力信号１９５Ａ及び１９５Ｂのパルス幅が互いに実質的に等しい場合は、約０゜と約３６０゜の値との間で可変である。位相関係とパルス幅を調節することにより、超音波パワーアンプシステム１０は、特定の手順のための望ましい特性を有する超音波装置２００からの出力を調節する。
【００４９】
切換型共振パワーアンプ入力信号１９５Ａ及び１９５Ｂ間の位相関係が修正されると、駆動信号１１６がパルス駆動され、超音波パワーアンプシステム１０は、次に、実質的に連続的な出力ではなく、出力パルス間の時間遅延が位相関係に比例するような超音波装置２００からのパルス出力を発生させる。超音波装置２００によって出力されたパルスの持続時間は、入力信号１９５Ａ及び１９５Ｂのパルス幅を変えることによって調節可能である。特定の手順に依存するが、パルス幅と位相関係の多くの有利な組合せを超音波パワーアンプシステム１０に使用することができる。
更に、位相遅延駆動１９２と協働するドライバ１９０は、切換型共振パワーアンプ入力信号１９５Ａ及び１９５Ｂ間の位相相関関係をもたらす。望ましい位相関係が位相遅延回路１９２によって入力信号１９５Ａ及び１９５Ｂ間に設定されて維持されるので、入力信号間の不規則な又は望ましくない位相関係はかなり最小化される。
【００５０】
超音波装置２００の負荷における変化によって引き起こされた変換器ドライバ信号１１６の負荷特性での変化は、フィードバック信号１２０の変化としてゼロクロス検出器１３０にフィードバックされる。単に例示的に、超音波装置２００が急速に無負荷になる場合は、その作動周波数は上がり、フィードバック信号１２０の周波数上昇として反映される。超音波装置２００の作動周波数のこの増加は、フィードバック信号１２０の対応する周波数の増加と共にフィードバック変換器１１８に伝達される。詳しく上述したように、フィードバック信号１２０が周波数を増加させる時、ゼロクロス検出器１３０は、対応する周波数の増加を有する方形波１３５を発生する。方形波１３５の増加した周波数は、フィードバック信号１２０の周波数増加を反映するリセット信号１４５を発生させるためのコンパレータ１４０に静電結合される。基準タイマ１５０と協働して、リセット信号１４５の増加した周波数は、「ＰＬＬ」１６０に伝達される補正基準信号１５５の周波数を上げる。
【００５１】
補正基準信号１５５の増加した周波数によって明らかなように、「ＰＬＬ」１６０に対する増加した周波数入力は、「ＰＬＬ」１６０に補正クロック信号１６５を上げさせる。補正クロック信号１６５のより高い周波数は、分周器１７０の入力に伝送され、これによってフリップフロップ１８０に伝達されるカウンタ出力信号１７５の周波数の対応する増加を引き起こす。フリップフロップ１８０からの出力は、両方が増加した周波数を有するドライバ入力信号１８５及びドライバ基準信号１７７として供給される。ドライバ入力信号１８５の周波数の結果生じた増加は、ドライバ１９０に印加され、ドライバ出力信号１９５の周波数を上げる。ドライバ出力信号１９５の周波数を上げることにより、切換型共振パワーアンプ１００は、それに応じてより高い周波数の変換器ドライバ信号１１６を発生する。変換器ドライバ信号１１６のより高い周波数は、好ましくは、周波数フィードバック信号１２０の周波数と実質的に同一であり、これによって変換器ドライバ信号１１６及びフィードバック信号１２０が実質的に同一の周波数である定常状態平衡条件にパワーアンプ１０を戻す。
【００５２】
フィードバック信号１２０からの超音波装置２００の出力を積極的にモニタし、それに応じてドライバ信号１１６を調節することにより、超音波パワーアンプシステム１０は、作動パラメータの変化にリアルタイムで応答して超音波装置２００の出力を自動的に調節する。より具体的には、超音波パワーアンプシステム１０は、周波数発生及び補正用回路１５７と駆動回路１９３とを有する出力制御回路１９７を含む。出力制御回路１９７は、リセット信号１４５を受け取り、詳しく上述したような目標とする周波数、位相、及び／又は利得の補正を有する切換型共振パワーアンプ入力信号１９５Ａ及び１９５Ｂを発生する。
【００５３】
固体及び／又は半導体構成要素を有利に選択して使用することにより、切換型共振パワーアンプシステム１０は、類似の出力に対して従来のパワーアンプ回路よりも小さな設置面積又は大きさを有するように製造することができる。更に、切換型共振パワーアンプシステム１０は、システムにおける固体及び／又は半導体構成要素の使用により、従来技術のシステムよりも熱の発生が少なく、より効率的である。
【００５４】
本発明の開示の例示的実施形態を本明細書で添付図面を参照して説明したが、本開示がその厳密な実施形態に限定されず、様々な他の変更及び修正が本開示の範囲又は精神から逸脱することなく当業者により達成し得ることは理解されるものとする。そのような全ての変更及び修正は、本発明の開示の範囲に含まれるものとする。
【図面の簡単な説明】
【００５５】
【図１】本開示の実施形態による切換型共振超音波パワーアンプシステムのブロック図である。
【図２】本開示による図１の切換型共振パワーアンプの実施形態の配線略図である。
【符号の説明】
【００５６】
１０  切換型共振超音波パワーアンプシステム
１１６  変換器ドライバ信号
１２０  フィードバック信号
１２５  波形整形回路
１５５  補正基準信号
１５７  周波数発生及び補正用回路
１６５  補正クロック信号
１７５  カウンタ出力信号
１７７  分周器基準信号
１８５  ドライバ入力信号
１９３  補正駆動回路
１９５  ドライバ出力信号
【図１】
0004700330.tif 000002
【図２】
0004700330.tif 000003