(57)【特許請求の範囲】
【請求項１】
基板上に形成された第１の導電膜と、
前記第１の導電膜上に形成された第１の誘電体膜と、
前記第１の導電膜が露出するように前記第１の誘電体膜に形成された第１の開口部と、
前記第１の誘電体膜上に形成された第２の導電膜と、
前記第１の誘電体膜上、及び、前記第２の導電膜上に形成された第２の誘電体膜と、
前記第２の導電膜が露出するように前記第２の誘電体膜に形成された第２の開口部と、
前記第１の導電膜の周辺部の上に形成され、かつ、前記第２の誘電体膜の縁部の上に形成され、前記第１の誘電体膜の縁部の上方、及び、前記第２の導電膜の縁部の上方を覆うように形成された絶縁膜と、
前記第２の誘電体膜上と前記絶縁膜上と前記第１の開口部に露出する第１の導電膜上とに形成され、前記第１の導電膜と電気的に接続された第３の導電膜とを有し、
前記第１の誘電体膜の前記縁部、及び、前記第２の導電膜の前記縁部を覆う領域での、前記第２の誘電体膜と前記絶縁膜との総膜厚が、前記第１の誘電体膜の前記縁部、及び、前記第２の導電膜の前記縁部を除く領域の前記第２の誘電体膜の膜厚より厚くなっている
ことを特徴とするキャパシタ。
【請求項２】
基板上に形成された第１の導電膜と、
前記第１の導電膜上に形成された第１の誘電体膜と、
前記第１の導電膜が露出するように前記第１の誘電体膜に形成された第１の開口部と、
前記第１の誘電体膜上に形成された第２の導電膜と、
前記第１の誘電体膜の上と前記第２の導電膜の縁部の上とに形成された絶縁膜と、
前記第１の誘電体膜上と前記絶縁膜上と前記第２の導電膜上に形成された第２の誘電体膜と、
前記第２の導電膜が露出するように前記第２の誘電体膜に形成された第２の開口部と、
前記第２の誘電体膜上と前記第１の開口部に露出する前記第１の導電膜上とに形成され、前記第１の導電膜と電気的に接続された第３の導電膜とを有し、
前記第１の誘電体膜の縁部、及び、前記第２の導電膜の前記縁部を覆う領域での、前記第２の誘電体膜と前記絶縁膜との総膜厚が、前記第１の誘電体膜の前記縁部、及び、前記第２の導電膜の前記縁部を除く領域の前記第２の誘電体膜の膜厚より厚くなっている
ことを特徴とするキャパシタ。
【請求項３】
請求項１又は２記載のキャパシタにおいて、
前記第１の誘電体膜の前記縁部、及び、前記第２の導電膜の前記縁部には、段差が生じている
ことを特徴とするキャパシタ。
【請求項４】
請求項１乃至３のいずれか１項に記載のキャパシタにおいて、
前記第１の誘電体膜及び／又は前記第２の誘電体膜は、二酸化シリコンより比誘電率の高い材料より成る
ことを特徴とするキャパシタ。
【請求項５】
請求項１乃至４のいずれか１項に記載のキャパシタにおいて、
前記絶縁膜は、前記第１の誘電体膜及び／又は前記第２の誘電体膜の材料より耐電圧が高い材料より成る
ことを特徴とするキャパシタ。
【請求項６】
請求項１乃至５のいずれか１項に記載のキャパシタにおいて、
前記絶縁膜は、二酸化シリコンより比誘電率の高い材料より成る
ことを特徴とするキャパシタ。
【請求項７】
基板上に形成された第１の導電膜と、
前記第１の導電膜上に形成された第１の誘電体膜と、
前記第１の導電膜が露出するように前記第１の誘電体膜に形成された第１の開口部と、
前記第１の誘電体膜上に形成された第２の導電膜と、
前記第１の誘電体膜上、及び、前記第２の導電膜上に形成された第２の誘電体膜と、
前記第２の導電膜が露出するように前記第２の誘電体膜に形成された第２の開口部と、
前記第１の導電膜の周辺部の上に形成され、かつ、前記第２の誘電体膜の縁部の上に形成され、前記第１の誘電体膜の縁部の上方、及び、前記第２の導電膜の縁部の上方を覆うように形成された絶縁膜と、
前記第２の誘電体膜上と前記絶縁膜上と前記第１の開口部に露出する第１の導電膜上とに形成され、前記第１の導電膜と電気的に接続された第３の導電膜とを有し、
前記第１の誘電体膜の前記縁部、及び、前記第２の導電膜の前記縁部を覆う領域での、前記第２の誘電体膜と前記絶縁膜との総膜厚が、前記第１の誘電体膜の前記縁部、及び、前記第２の導電膜の前記縁部を除く領域の前記第２の誘電体膜の膜厚より厚くなっている
キャパシタを有する
ことを特徴とする半導体装置。
【請求項８】
基板上に形成された第１の導電膜と、
前記第１の導電膜上に形成された第１の誘電体膜と、
前記第１の導電膜が露出するように前記第１の誘電体膜に形成された第１の開口部と、
前記第１の誘電体膜上に形成された第２の導電膜と、
前記第１の誘電体膜の上と前記第２の導電膜の縁部の上とに形成された絶縁膜と、
前記第１の誘電体膜上と前記絶縁膜上と前記第２の導電膜上に形成された第２の誘電体膜と、
前記第２の導電膜が露出するように前記第２の誘電体膜に形成された第２の開口部と、
前記第２の誘電体膜上と前記第１の開口部に露出する前記第１の導電膜上とに形成され、前記第１の導電膜と電気的に接続された第３の導電膜とを有し、
前記第１の誘電体膜の縁部、及び、前記第２の導電膜の前記縁部を覆う領域での、前記第２の誘電体膜と前記絶縁膜との総膜厚が、前記第１の誘電体膜の前記縁部、及び、前記第２の導電膜の前記縁部を除く領域の前記第２の誘電体膜の膜厚より厚くなっている
キャパシタを有する
ことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、キャパシタ及びそのキャパシタを有する半導体装置に係り、特に誘電体薄膜を用いたキャパシタ及びそのキャパシタを有する半導体装置に関する。
【０００２】
【従来の技術】
一般に、回路配線基板上に実装されたＬＳＩ（Large Scale Integrated circuit）等の近傍には、電源電圧変動や高周波ノイズによる誤動作を防止すべく、デカップリングキャパシタが実装される。
【０００３】
デカップリングキャパシタは、回路配線基板と別個の基板を用いて構成されており、回路配線基板上に適宜実装される。
【０００４】
近時では、ＬＳＩ等の高速化や低消費電力化に伴って、デカップリングキャパシタの特性を向上することが求められている。また、ＬＳＩ等の小型化に伴い、デカップリングキャパシタの小型化が要請されている。
【０００５】
そこで、デカップリングキャパシタの小型化の要請を満たしつつ、静電容量を向上する技術が提案されている。
【０００６】
提案されているキャパシタを図１７を用いて説明する。図１７は、提案されているキャパシタを示す断面図である。
【０００７】
図１７に示すように、シリコン基板２１０上には、膜厚５０ｎｍのＴｉ膜と膜厚２００ｎｍのＰｔ膜とを順次積層して成る導電膜２１２が形成されている。導電膜２１２上には、高誘電体であるＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ3）より成る膜厚２００ｎｍの誘電体膜２１４が形成されている。
【０００８】
誘電体膜２１４上には、膜厚２００ｎｍのＰｔより成る導電膜２１８が形成されている。導電膜２１８上には、膜厚２００ｎｍのＢＳＴより成る誘電体膜２２２が形成されている。導電膜２２２は、導電膜２１８の縁部を覆うように形成されている。
【０００９】
誘電体膜２２２上には、開口部２２４を介して導電膜２１２に接続された膜厚２００ｎｍのＰｔより成る導電膜２３４が形成されている。
【００１０】
更に全面には、ポリイミドより成る保護膜２３８が形成されている。保護膜２３８には、導電膜２３４に達するコンタクトホール２４０と、導電膜２１８に達するコンタクトホール２４２とが形成されている。
【００１１】
コンタクトホール２４０、２４２の内面には、導電膜２４４が形成されている。内面に導電膜２４４が形成されたコンタクトホール２４０、２４２内には、それぞれＰｔより成る導体プラグ２４６ａ、２４６ｂが埋め込まれている。導体プラグ２４６ａ、２４６ｂ上には、半田バンプ２４８ａ、２４８ｂが形成されている。
【００１２】
導電膜２１２と導電膜２３４とによりキャパシタの第１の電極２５０が構成されている。第１の電極２５０は、導体プラグ２４６ａ及び半田バンプ２４８ａ等を介して、例えば回路配線基板（図示せず）の電源線に電気的に接続される。
【００１３】
導電膜２１８によりキャパシタの第２の電極２５２が構成されている。第２の電極２５２は、導体プラグ２４６ｂ及び半田バンプ２４８ｂ等を介して、例えば回路配線基板（図示せず）の接地線に電気的に接続される。こうして、提案されているキャパシタ２５４が構成されている。
【００１４】
図１７に示すキャパシタによれば、誘電体膜２１４、２２２の材料として高誘電体であるＢＳＴが用いられており、誘電体膜２１４、２２２が２００ｎｍと薄く形成されているので、静電容量の向上を図ることができる。しかも、図１７に示すキャパシタでは、第２の電極２５２を構成する導電膜２１８の上下に、それぞれ誘電体膜２１４、２２２を隔てて、第１の電極２５０を構成する導電膜２１２、２３４が形成されているので、キャパシタの小型化の要請を満たしつつ、静電容量の向上を図ることができる。
【００１５】
【発明が解決しようとする課題】
しかしながら、図１７に示すキャパシタでは、耐電圧が低くなってしまっていた。その理由は解明されていなかったため、実用化する上で阻害要因となっていた。
【００１６】
本発明の目的は、耐電圧の低下を招くことなく、静電容量の向上を図ることができるキャパシタ及びそのキャパシタを有する半導体装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的は、基板上に形成された第１の導電膜と、前記第１の導電膜上に形成された第１の誘電体膜と、前記第１の導電膜が露出するように前記第１の誘電体膜に形成された第１の開口部と、前記第１の誘電体膜上に形成された第２の導電膜と、前記第１の誘電体膜上、及び、前記第２の導電膜上に形成された第２の誘電体膜と、前記第２の導電膜が露出するように前記第２の誘電体膜に形成された第２の開口部と、前記第１の導電膜の周辺部の上に形成され、かつ、前記第２の誘電体膜の縁部の上に形成され、前記第１の誘電体膜の縁部の上方、及び、前記第２の導電膜の縁部の上方を覆うように形成された絶縁膜と、前記第２の誘電体膜上と前記絶縁膜上と前記第１の開口部に露出する第１の導電膜上とに形成され、前記第１の導電膜と電気的に接続された第３の導電膜とを有し、前記第１の誘電体膜の前記縁部、及び、前記第２の導電膜の前記縁部を覆う領域での、前記第２の誘電体膜と前記絶縁膜との総膜厚が、前記第１の誘電体膜の前記縁部、及び、前記第２の導電膜の前記縁部を除く領域の前記第２の誘電体膜の膜厚より厚くなっていることを特徴とするキャパシタにより達成される。これにより、第２の導電膜の縁部の近傍領域における第２の導電膜と第３の導電膜との間の実効的な絶縁膜厚を厚くすることができるので、第２の導電膜の縁部の近傍領域に電界が集中するのを緩和することができる。従って、耐電圧の低下を招くことなく、静電容量の大きいキャパシタを提供することができる。
また、上記目的は、基板上に形成された第１の導電膜と、前記第１の導電膜上に形成された第１の誘電体膜と、前記第１の導電膜が露出するように前記第１の誘電体膜に形成された第１の開口部と、前記第１の誘電体膜上に形成された第２の導電膜と、前記第１の誘電体膜の上と前記第２の導電膜の縁部の上とに形成された絶縁膜と、前記第１の誘電体膜上と前記絶縁膜上と前記第２の導電膜上に形成された第２の誘電体膜と、前記第２の導電膜が露出するように前記第２の誘電体膜に形成された第２の開口部と、前記第２の誘電体膜上と前記第１の開口部に露出する前記第１の導電膜上とに形成され、前記第１の導電膜と電気的に接続された第３の導電膜とを有し、前記第１の誘電体膜の縁部、及び、前記第２の導電膜の前記縁部を覆う領域での、前記第２の誘電体膜と前記絶縁膜との総膜厚が、前記第１の誘電体膜の前記縁部、及び、前記第２の導電膜の前記縁部を除く領域の前記第２の誘電体膜の膜厚より厚くなっていることを特徴とするキャパシタにより達成される。
【００１８】
また、上記目的は、基板上に形成された第１の導電膜と、前記第１の導電膜上に形成された第１の誘電体膜と、前記第１の導電膜が露出するように前記第１の誘電体膜に形成された第１の開口部と、前記第１の誘電体膜上に形成された第２の導電膜と、前記第１の誘電体膜上、及び、前記第２の導電膜上に形成された第２の誘電体膜と、前記第２の導電膜が露出するように前記第２の誘電体膜に形成された第２の開口部と、前記第１の導電膜の周辺部の上に形成され、かつ、前記第２の誘電体膜の縁部の上に形成され、前記第１の誘電体膜の縁部の上方、及び、前記第２の導電膜の縁部の上方を覆うように形成された絶縁膜と、前記第２の誘電体膜上と前記絶縁膜上と前記第１の開口部に露出する第１の導電膜上とに形成され、前記第１の導電膜と電気的に接続された第３の導電膜とを有し、前記第１の誘電体膜の前記縁部、及び、前記第２の導電膜の前記縁部を覆う領域での、前記第２の誘電体膜と前記絶縁膜との総膜厚が、前記第１の誘電体膜の前記縁部、及び、前記第２の導電膜の前記縁部を除く領域の前記第２の誘電体膜の膜厚より厚くなっているキャパシタを有することを特徴とする半導体装置により達成される。
また、上記目的は、基板上に形成された第１の導電膜と、前記第１の導電膜上に形成された第１の誘電体膜と、前記第１の導電膜が露出するように前記第１の誘電体膜に形成された第１の開口部と、前記第１の誘電体膜上に形成された第２の導電膜と、前記第１の誘電体膜の上と前記第２の導電膜の縁部の上とに形成された絶縁膜と、前記第１の誘電体膜上と前記絶縁膜上と前記第２の導電膜上に形成された第２の誘電体膜と、前記第２の導電膜が露出するように前記第２の誘電体膜に形成された第２の開口部と、前記第２の誘電体膜上と前記第１の開口部に露出する前記第１の導電膜上とに形成され、前記第１の導電膜と電気的に接続された第３の導電膜とを有し、前記第１の誘電体膜の縁部、及び、前記第２の導電膜の前記縁部を覆う領域での、前記第２の誘電体膜と前記絶縁膜との総膜厚が、前記第１の誘電体膜の前記縁部、及び、前記第２の導電膜の前記縁部を除く領域の前記第２の誘電体膜の膜厚より厚くなっているキャパシタを有することを特徴とする半導体装置により達成される。
【００１９】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態によるキャパシタを説明するに先立って、本発明の原理について説明する。
【００２０】
本願発明者らは、以下のようなキャパシタの理想的なモデルを用いて、図１７に示すキャパシタの耐電圧が低くなってしまうメカニズムを鋭意検討した。
【００２１】
図１８（ａ）は、キャパシタの理想的なモデルの一部を示す模式図である。図１８（ａ）では、導電膜２１８と導電膜２３４とが互いに対向している部分が立体的に示されている。このモデルでは、誘電体膜２２２の膜厚は一定になっている。また、導電膜２１８の下端部の電位は０Ｖになっており、導電膜２３４の下端部の電位は１Ｖになっている。
【００２２】
図１８（ｂ）は、図１８（ａ）のＡＢＣ面に沿った断面図である。導電膜２１８と導電膜２３４とが誘電体膜２２２を挟んで対向している。
【００２３】
図１９は、図１８（ｂ）の電位分布を示す図である。電位分布は、有限要素法を用いて計算により求めた。計算条件は、誘電体膜２２２の膜厚を２００ｎｍとし、誘電体膜２２２の比誘電率を２５０とし、導電膜２１８、２３４の比誘電率を１．０とし、導電膜２１８、２３４の電気伝導率を１０×１０6Ｓ／ｍとした。
【００２４】
図１９に示すように、導電膜２１８の縁部の近傍領域では、計算上、電位が１．２Ｖ程度にまで上昇している。このことから、導電膜２１８の縁部の近傍領域には、電界強度が強い領域が生じていると考えられる。
【００２５】
図２０は、キャパシタのリーク電流分布を示す図である。リーク電流は、有限要素法を用いて計算により求めた。計算条件は、上述した電界強度分布を求める際の計算条件と同様とした。図２０から分かるように、導電膜２１８の縁部の近傍領域では、大きなリーク電流が流れている。
【００２６】
これらのことから分かるように、導電膜２１８の縁部の近傍領域には、電界が集中しており、それに伴ってリーク電流が大きくなっていると考えられる。
【００２７】
即ち、導電膜２１８の縁部の近傍領域では、誘電体膜２２２の絶縁破壊が生じやすくなっており、これが図１７に示すキャパシタにおいて耐電圧が低くなってしまう要因であるということが本願発明者らによる計算で分かった。
【００２８】
また、上述した有限要素法による計算では、誘電体膜２２２のステップカバレージについては特に考慮されていないが、図２１に示すように、実際には、誘電体膜２２２は、導電膜２１８の縁部を覆う部分で膜厚が薄くなりがちである。誘電体膜２２２の膜厚が薄くなっている部分は、絶縁破壊が生じやすく、この点も、図１７に示すキャパシタの耐電圧が低くなってしまう要因であると考えられる。
【００２９】
そこで、本願発明者らは、導電膜の縁部の近傍領域において、対向する導電膜間の実効的な絶縁膜厚を厚くすれば、キャパシタの耐電圧を向上しうることに想到した。これにより、導電膜の縁部の近傍領域における電界集中を緩和することができるので、キャパシタの耐電圧を向上することが可能となる。
【００３０】
（キャパシタ）
本発明の第１実施形態によるキャパシタを図１を用いて説明する。図１は、本実施形態によるキャパシタを示す断面図である。
【００３１】
図１に示すように、シリコン基板１０上には、膜厚５０ｎｍのＴｉ膜（図示せず）と膜厚２００ｎｍのＰｔ膜（図示せず）とを順次積層して成る導電膜１２が形成されている。
【００３２】
導電膜１２上には、膜厚２００ｎｍの高誘電体であるＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ3）より成る誘電体膜１４が形成されている。ここで、高誘電体とは、比誘電率が二酸化シリコンの３．８より高い誘電体をいう。
【００３３】
誘電体膜１４上には、膜厚２００ｎｍのＰｔより成る導電膜１８が形成されている。
【００３４】
導電膜１８上には、膜厚２００ｎｍのＢＳＴより成る誘電体膜２２が形成されている。誘電体膜２２は、導電膜１８の縁部、具体的には、導電膜１８の開口部２０の内縁部と導電膜１８の外縁部とを覆うように形成されている。導電膜１８の縁部には、段差が生じている。
【００３５】
導電膜１８の縁部の近傍領域には、導電膜１８の縁部を覆う誘電体膜２２の部分を覆うように、膜厚２００ｎｍのポリイミドより成る絶縁膜２８が形成されている。絶縁膜２８の材料として用いられているポリイミドは、誘電体膜２２の材料として用いられているＢＳＴより耐電圧の高い材料である。
【００３６】
誘電体膜２２上には、膜厚２００ｎｍのＰｔより成る導電膜３４が形成されている。導電膜３４は、絶縁膜２８を覆うように形成されており、導電膜１２に接続されている。
【００３７】
更に全面には、膜厚１μｍのポリイミドより成る保護膜３８が形成されている。保護膜３８には、導電膜３４に達するコンタクトホール４０と、導電膜１８に達するコンタクトホール４２とが形成されている。
【００３８】
コンタクトホール４０、４２の内面には、Ｐｔより成る導電膜４４が形成されている。内面に導電膜４４が形成されたコンタクトホール４０、４２内には、Ｐｔより成る導体プラグ４６ａ、４６ｂが埋め込まれている。
【００３９】
導体プラグ４６ａ、４６ｂ上には、それぞれ、９６．５％Ｓｎ−３．５％Ａｇより成る半田バンプ４８ａ、４８ｂが形成されている。
【００４０】
導電膜１２と導電膜３４とにより、キャパシタの第１の電極５０が構成されている。キャパシタの第１の電極５０は、導体プラグ４６ａ、半田バンプ４８ａ等を介して、例えば回路配線基板（図示せず）の電源線に電気的に接続される。
【００４１】
導電膜１８により、キャパシタの第２の電極５２が構成されている。キャパシタの第２の電極５２は、導体プラグ４６ｂ、半田バンプ４８ｂ等を介して、例えば回路配線基板（図示せず）の接地線に電気的に接続される。
【００４２】
こうして、第１の電極５０と、誘電体膜１４、２２と、第２の電極５２とを有する本実施形態によるキャパシタ５４が構成されている。
【００４３】
本実施形態によるキャパシタは、導電膜１８の縁部を覆う誘電体膜２２の部分を覆うように、絶縁膜２８が形成されていることに主な特徴がある。
【００４４】
図１７に示すキャパシタでは、導電膜２１８の縁部の近傍領域に電界が集中し、また、導電膜２１８の縁部の近傍領域では、誘電体膜２２２のステップカバレージが良好でないため、誘電体膜２２２に絶縁破壊が生じやすくなっていた。このため、図１７に示すキャパシタでは、耐電圧を十分に確保することが困難であった。
【００４５】
これに対し、本実施形態では、導電膜１８の縁部を覆う誘電体膜２２の部分を覆うようにポリイミドより成る絶縁膜２８を形成しているため、導電膜１８の縁部の近傍領域において導電膜１８と導電膜３４との間の実効的な絶縁膜厚が厚くなっている。このため、本実施形態によれば、導電膜１８の縁部の近傍領域に電界が集中するのを緩和することができ、耐電圧の低下を招くことなく、キャパシタの静電容量を向上することができる。
【００４６】
（キャパシタの製造方法）
次に、本実施形態によるキャパシタの製造方法を図２乃至図６を用いて説明する。図２乃至図６は、本実施形態によるキャパシタの製造方法を示す工程断面図である。
【００４７】
まず、図２（ａ）に示すように、シリコン基板１０上の全面に、スパッタ法により、膜厚５０ｎｍのＴｉ膜（図示せず）を形成する。この後、全面に、スパッタ法により、膜厚２００ｎｍのＰｔ膜（図示せず）を形成する。こうして、Ｔｉ膜とＰｔ膜とを順次積層して成る導電膜１２が形成される。
【００４８】
次に、図２（ｂ）に示すように、フォトリソグラフィ技術を用い、Ａｒイオンミリング法により、導電膜１２をパターニングする。
【００４９】
次に、図２（ｃ）に示すように、全面に、ゾル・ゲル（sol-gel）法により、ＢＳＴより成る誘電体膜１４を形成する。ゾル・ゲル法とは、有機金属溶液を原料とした湿式の成膜法である。アルコキシドを出発溶液として、例えば２０００ｒｐｍ、３０秒のスピンコートを行うと、例えば膜厚１００ｎｍのＢＳＴ膜が成膜される。この後、１２０℃でＢＳＴ膜を乾燥し、その後、４００℃でＢＳＴ膜を仮焼成する。このようにして、ＢＳＴ膜の成膜、乾燥、仮焼成を２回行うと、例えば膜厚２００ｎｍのＢＳＴ膜が形成される。次に、６５０℃でＢＳＴ膜を本焼成する。こうして、例えば膜厚２００ｎｍ、比誘電率４００、誘電損失２％以下のＢＳＴより成る誘電体膜１４が形成される。
【００５０】
なお、ここでは、ゾル・ゲル法によりＢＳＴ膜を成膜する場合を例に説明したが、ＢＳＴ膜の成膜方法は、ゾル・ゲル法に限定されるものではない。例えばスパッタ法によりＢＳＴ膜を形成することもできる。スパッタ法によりＢＳＴ膜を形成する際の成膜条件は、例えば、Ａｒガス流量を８０ｓｃｃｍとし、Ｏ2ガス流量を１０ｓｃｃｍとし、真空度を３０ｍＴｏｒｒとし、印加電力を５００Ｗとし、スパッタ時間を１時間とすることができる。これにより、例えば膜厚２００ｎｍ、比誘電率５００のＢＳＴ膜を形成することができる。
【００５１】
次に、図２（ｄ）に示すように、フォトリソグラフィ技術を用い、ウエットエッチングにより、誘電体膜１４をパターニングする。これにより、誘電体膜１４に、導電膜１２に達する開口部１６が形成される。エッチング液としては、例えば、フッ化アンモニウム（ＮＨ4Ｆ）とフッ酸（ＨＦ）とを６：１で混合した緩衝フッ酸溶液を用いることができる。
【００５２】
なお、ここではウエットエッチングにより誘電体膜１４をエッチングする場合を例に説明したが、誘電体膜１４のエッチング方法は、ウエットエッチングに限定されるものではない。例えば、Ａｒイオンミリング法等を用いることもできる。
【００５３】
次に、図２（ｅ）に示すように、全面に、スパッタ法により、膜厚２００ｎｍのＰｔより成る導電膜１８を形成する。
【００５４】
次に、図３（ａ）に示すように、フォトリソグラフィ技術を用い、導電膜１８をパターニングする。これにより、導電膜１８に、導電膜１２に達する開口部２０が形成される。
【００５５】
次に、図３（ｂ）に示すように、全面に、膜厚２００ｎｍのＢＳＴより成る誘電体膜２２を形成する。誘電体膜２２は、図２（ｃ）を用いて上述した誘電体膜１４の形成方法と同様にして形成することができる。
【００５６】
次に、図３（ｃ）に示すように、フォトリソグラフィ技術を用い、誘電体膜２２をパターニングする。これにより、誘電体膜２２に、導電膜１２に達する開口部２４と導電膜１８に達する開口部２６とが形成される。
【００５７】
次に、図３（ｄ）に示すように、全面に、スピンコート法により、膜厚２００ｎｍの感光性のポリイミドより成る絶縁膜２８を形成する。
【００５８】
次に、図４（ａ）に示すように、フォトリソグラフィ技術を用い、絶縁膜２８をパターニングする。こうして、導電膜１８の縁部を覆う誘電体膜２２の部分を覆う絶縁膜２８が形成される。
【００５９】
次に、図４（ｂ）に示すように、全面に、スパッタ法により、膜厚２００ｎｍのＰｔより成る導電膜３４を形成する。
【００６０】
次に、図４（ｃ）に示すように、フォトリソグラフィ技術を用い、導電膜３４をパターニングする。これにより、導電膜３４に、導電膜１８に達する開口部３６が形成される。
【００６１】
次に、図４（ｄ）に示すように、全面に、スピンコート法により、膜厚１μｍのポリイミドより成る保護膜３８を形成する。
【００６２】
次に、図５（ａ）に示すように、フォトリソグラフィ技術を用い、保護膜３８をパターニングする。これにより、保護膜３８に、導電膜３４に達するコンタクトホール４０と、導電膜１８に達するコンタクトホール４２とが形成される。
【００６３】
次に、図５（ｂ）に示すように、スパッタ法により、Ｐｔより成る導電膜４４を形成する。これにより、コンタクトホール４０、４２の内面に導電膜４４が形成される。
【００６４】
次に、図５（ｃ）に示すように、フォトリソグラフィ技術を用い、導電膜４４をパターニングする。
【００６５】
次に、めっき法により、導電膜４４が形成されたコンタクトホール４０、４２内に、Ｐｔより成る導体プラグ４６ａ、４６ｂを形成する。
【００６６】
次に、図６に示すように、導体プラグ４６ａ、４６ｂ上に、それぞれ、９６．５％Ｓｎ−３．５％Ａｇより成る半田バンプ４８ａ、４８ｂを形成する。
【００６７】
こうして本実施形態によるキャパシタが製造される。
【００６８】
［第２実施形態］
本発明の第２実施形態によるキャパシタ及びその製造方法を図７乃至図１０を用いて説明する。図７は、本実施形態によるキャパシタを示す断面図である。図８乃至図１０は、本実施形態によるキャパシタの製造方法を示す工程断面図である。図１乃至図６に示す第１実施形態によるキャパシタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００６９】
（キャパシタ）
まず、本実施形態によるキャパシタを図７を用いて説明する。
【００７０】
図７に示すように、本実施形態によるキャパシタ５４ａは、導電膜１８の縁部を覆うように絶縁膜２８ａを形成することにより、導電膜１８の縁部の近傍領域における導電膜１８と導電膜３４との間の実効的な絶縁膜厚を厚くしていることに主な特徴がある。第１実施形態によるキャパシタ５４では、導電膜１８の縁部の近傍領域において、誘電体膜２２と導電膜３４との間に絶縁膜２８を形成することにより、導電膜１８と導電膜３４との間の実効的な絶縁膜厚を厚くしていたが、本実施形態では、導電膜１８と誘電体膜２２との間に絶縁膜２８ａを形成することにより、導電膜１８の縁部の近傍領域における導電膜１８と導電膜３４との間の実効的な絶縁膜厚を厚くしている。
【００７１】
図７に示すように、導電膜１８の縁部を覆うように、膜厚２００ｎｍの二酸化シリコンより成る絶縁膜２８ａが形成されている。本実施形態で絶縁膜２８ａの材料として二酸化シリコンを用いているのは、二酸化シリコンは、ＢＳＴ膜を焼成する際の高温の熱処理に耐え得るからである。第１実施形態によるキャパシタ５４では、誘電体膜２２を構成するＢＳＴ膜を焼成した後で絶縁膜２８を形成するため、高温の熱処理に耐え得ることができないポリイミドを絶縁膜２８の材料として用いた場合であっても、特段の問題は生じない。これに対し、本実施形態では、絶縁膜２８ａを形成した後で、ＢＳＴより成る誘電体膜２２を形成するため、ＢＳＴ膜を焼成する際の高温の熱処理に耐え得る材料を絶縁膜２８ａの材料として用いる必要がある。そこで、本実施形態では、二酸化シリコンを絶縁膜２８ａの材料として用いている。
【００７２】
このように、本実施形態によれば、導電膜１８の縁部を覆うように、導電膜１８と誘電体膜２２との間に絶縁膜２８ａを形成した場合であっても、導電膜１８の縁部の近傍領域における導電膜１８と導電膜３４との実効的な絶縁膜厚を厚くすることができる。従って、本実施形態によれば、第１実施形態と同様に、耐電圧の低下を招くことなく、静電容量の大きいキャパシタを提供することができる。
【００７３】
（キャパシタの製造方法）
次に、本実施形態によるキャパシタの製造方法を図８乃至図１０を用いて説明する。
【００７４】
まず、導電膜１８をパターニングする工程までは、図２（ａ）乃至図３（ａ）に示す第１実施形態によるキャパシタの製造方法と同様であるので、説明を省略する。
【００７５】
次に、図８（ａ）に示すように、全面に、ゾル・ゲル法により、膜厚２００ｎｍの二酸化シリコンより成る絶縁膜２８ａを形成する。
【００７６】
次に、図８（ｂ）に示すように、フォトリソグラフィ技術を用い、絶縁膜２８ａをパターニングする。こうして、導電膜１８の縁部を覆う絶縁膜２８ａが形成される。
【００７７】
次に、図８（ｃ）に示すように、全面に、膜厚２００ｎｍのＢＳＴより成る誘電体膜２２を形成する。
【００７８】
次に、図８（ｄ）に示すように、フォトリソグラフィ技術を用い、誘電体膜２２をパターニングする。これにより、誘電体膜２２に、導電膜１２に達する開口部２４と導電膜１８に達する開口部２６とが形成される。
【００７９】
この後の図９（ａ）乃至図１０（ｃ）に示すキャパシタの製造方法は、図４（ｂ）乃至図６に示す第１実施形態によるキャパシタの製造方法と同様であるので、説明を省略する。
【００８０】
こうして本実施形態による半導体装置が製造される。
【００８１】
［第３実施形態］
本発明の第３実施形態によるキャパシタを図１１を用いて説明する。図１１は、本実施形態によるキャパシタを示す断面図である。図１乃至図１０に示す第１又は第２実施形態によるキャパシタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００８２】
本実施形態によるキャパシタ５４ｂは、導電膜３４上に誘電体膜５６と導電膜６６とを更に形成することにより、電極の面積を更に大きくし、これによりキャパシタの静電容量の更なる向上を図っていることに主な特徴がある。
【００８３】
図１１に示すように、導電膜３４上には、膜厚２００ｎｍのＢＳＴより成る誘電体膜５６が形成されている。誘電体膜５６は、導電膜３４の縁部を覆うように形成されている。
【００８４】
導電膜３４の縁部の近傍領域には、導電膜３４の縁部を覆う誘電体膜５６の部分を覆うように、膜厚２００ｎｍの二酸化シリコンより成る絶縁膜６２が形成されている。
【００８５】
誘電体膜５６上には、膜厚２００ｎｍのＰｔより成る導電膜６６が形成されている。導電膜６６は、絶縁膜６２を覆うように形成されており、導電膜１８に接続されている。
【００８６】
導電膜１２と導電膜３４とにより、キャパシタの第１の電極５０が構成されている。キャパシタの第１の電極５０は、導体プラグ４６ａ、半田バンプ４８ａ等を介して、例えば回路配線基板（図示せず）の電源線に電気的に接続される。
【００８７】
導電膜１８と導電膜６６とにより、キャパシタの第２の電極５２ａが構成されている。キャパシタの第２の電極５２ａは、導体プラグ４６ｂ、半田バンプ４８ｂ等を介して、例えば回路配線基板（図示せず）の接地線に電気的に接続される。
【００８８】
こうして、第１の電極５０と、誘電体膜１４、２２、５６と、第２の電極５２ａとを有するキャパシタ５４ｂが構成されている。
【００８９】
このように本実施形態によれば、耐電圧の低下を招くことなく、キャパシタの電極の面積を更に大きくすることができるので、キャパシタの静電容量の更なる向上を図ることができる。
【００９０】
（変形例）
次に、本実施形態によるキャパシタの変形例を図１２を用いて説明する。図１２は、本変形例によるキャパシタを示す断面図である。
【００９１】
本変形例によるキャパシタ５４ｃは、導電膜１８の縁部を覆うように、導電膜１８と誘電体膜２２との間に絶縁膜２８ａが形成されており、また、導電膜３４の縁部を覆うように、導電膜３４と誘電体膜５６との間に絶縁膜６２ａが形成されていることに主な特徴がある。
【００９２】
このように、本変形例によれば、導電膜１８と誘電体膜２２との間に絶縁膜２８ａを形成し、導電膜３４と誘電体膜５６との間に絶縁膜６２ａを形成した場合であっても、図１１に示すキャパシタ同様に、キャパシタの静電容量の更なる向上を図ることができる。
【００９３】
［第４実施形態］
本発明の第４実施形態によるキャパシタ及びそのキャパシタを有する半導体装置を図１３及び図１４を用いて説明する。図１３は、本実施形態によるキャパシタを示す断面図である。図１４は、本実施形態による半導体装置を示す概略図である。図１乃至図１２に示す第１乃至第３実施形態によるキャパシタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００９４】
（キャパシタ）
まず、本実施形態によるキャパシタ５４ｄを図１３を用いて説明する。
【００９５】
図１３に示すように、シリコン基板１０ａには、シリコン基板１０ａの表面から裏面に達するビアホール７０が形成されている。
【００９６】
ビアホール７０内には、例えばＣｕより成るビア７２ａ、７２ｂが埋め込まれている。ビア７２ａは、例えば電源線（図示せず）に電気的に接続されるものであり、ビア７２ｂは、例えば接地線（図示せず）に電気的に接続されるものである。
【００９７】
シリコン基板１０ａ上には、二酸化シリコンより成る絶縁膜７４が形成されている。絶縁膜７４には、ビア７２ａ、７２ｂ達する開口部７６ａ、７６ｂが形成されている。
【００９８】
絶縁膜７４上には、膜厚２００ｎｍのＰｔより成る導電膜１２ａが形成されている。導電膜１２ａは、開口部７６ａを介してビア７２ａに接続されている。
【００９９】
導電膜１２ａの縁部を覆うように、膜厚２００ｎｍの二酸化シリコンより成る絶縁膜８０が形成されている。
【０１００】
導電膜１２ａ上には、膜厚２００ｎｍのＢＳＴより成る誘電体膜１４ａが形成されている。誘電体膜１４ａは、絶縁膜８０を覆うように形成されている。
【０１０１】
誘電体膜１４ａ上には、膜厚２００ｎｍのＰｔより成る導電膜１８ａが形成されている。導電膜１８ａは、ビア７２ｂに接続されている。
【０１０２】
導電膜１８ａの縁部を覆うように、膜厚２００ｎｍの二酸化シリコンより成る絶縁膜２８ｂが形成されている。
【０１０３】
導電膜１８ａ上には、膜厚２００ｎｍのＢＳＴより成る誘電体膜２２ａが形成されている。誘電体膜２２ａは、絶縁膜２８ｂを覆うように形成されている。
【０１０４】
誘電体膜２２ａ上には、膜厚２００ｎｍのＰｔより成る導電膜３４ａが形成されている。導電膜３４ａは、導電膜１２ａに接続されている。
【０１０５】
更に全面には、厚さ１μｍのポリイミドより成る保護膜３８ａが形成されている。
【０１０６】
保護膜３８ａには、導電膜３４ａに達するコンタクトホール４０ａと、導電膜１８ａに達するコンタクトホール４２ａとが形成されている。コンタクトホール４０ａ、４２ａの内面には、それぞれ導電膜４４が形成されている。
【０１０７】
内面に導電膜４４が形成されたコンタクトホール４０ａ、４２ａ内には、導体プラグ４６ａ、４６ｂが埋め込まれている。導体プラグ４６ａ、４６ｂ上には、それぞれ半田バンプ４８ａ、４８ｂが形成されている。
【０１０８】
こうして、本実施形態によるキャパシタ５４ｄが構成されている。
【０１０９】
（半導体装置）
次に、本実施形態による半導体装置を図１４を用いて説明する。なお、図１４では、説明を簡略化するため、主要な構成要素についてのみ示している。
【０１１０】
本実施形態による半導体装置は、図１３に示したキャパシタ５４ｄが、ＬＳＩ９０上に実装されていることに主な特徴がある。
【０１１１】
図１４に示すように、トランジスタ等の半導体素子（図示せず）が形成されたＬＳＩ９０の表面には、電極９２ａ、９２ｂ、９２ｃが形成されている。電極９２ａは、ＬＳＩ９０の電源（Ｖ）線（図示せず）に電気的に接続されており、電極９２ｂは、ＬＳＩ９０の接地（Ｇ）線（図示せず）に電気的に接続されている。電源９２ｃは、ＬＳＩ９０の信号（Ｓ）線（図示せず）に電気的に接続されている。電極９２ａ、９２ｂには、図１３に示した本実施形態によるキャパシタ５４ｄが実装されている。
【０１１２】
電極９２ｃ上には、Ｃｕより成る柱状のビア９４が形成されている。
【０１１３】
ビア９４及びキャパシタ５４ｄは、エポキシ系の樹脂９６に埋め込まれている。ビア９４の上面及びキャパシタ５４ｄのビア７２ａ、７２ｂの表面は、樹脂９６の表面に露出している。
【０１１４】
ビア９４上及びビア７２ａ、７２ｂ上には、電極９８が形成されている。
【０１１５】
電極９８上には、例えば９６．５％Ｓｎ−３．５％Ａｇより成る半田バンプ１００が形成されている。
【０１１６】
こうして、本実施形態による半導体装置が構成されている。
【０１１７】
こうして構成された本実施形態による半導体装置は、半田バンプ１００を介して回路配線基板（図示せず）に実装することができる。
【０１１８】
このように本実施形態によれば、キャパシタ５４ｄがＬＳＩ９０に直接実装されているので、ＬＳＩの直近で電源の高周波ノイズ等を除去することができる。従って、本実施形態によれば、より信頼性の高い半導体装置を提供することができる。
【０１１９】
［第５実施形態］
本発明の第５実施形態によるキャパシタ及びそのキャパシタを用いた集積回路装置を図１５及び図１６を用いて説明する。図１５は、本実施形態による集積回路装置に用いられるＬＳＩ、キャパシタ、及び回路配線基板を示す断面図である。図１５（ａ）は、本実施形態で用いられるＬＳＩを示す断面図である。図１５（ｂ）は、本実施形態によるキャパシタを示す断面図である。図１５（ｃ）は、本実施形態で用いられる回路配線基板を示す断面図である。図１６は、本実施形態による集積回路装置を示す断面図である。図１乃至図１４に示す第１乃至第４実施形態によるキャパシタ及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１２０】
（ＬＳＩ）
まず、本実施形態で用いられるＬＳＩを図１５（ａ）を用いて説明する。
【０１２１】
ＬＳＩ９０ａには、半導体素子（図示せず）等が形成されている。ＬＳＩ９０ａの下面には、電極９２ａ〜９２ｃが形成されている。
【０１２２】
電極９２ａは、電源線（図示せず）に電気的に接続されている。電極９２ｂは、接地線（図示せず）に電気的に接続されている。電極９２ｃは、信号線（図示せず）に電気的に接続されている。
【０１２３】
電極９２ａ〜９２ｃの下面には、それぞれ、例えば９６．５％Ｓｎ−３．５％Ａｇより成る半田バンプ１１６ａ〜１１６ｃが形成されている。
【０１２４】
こうして、本実施形態で用いられるＬＳＩ９０ａが構成されている。
【０１２５】
（キャパシタ）
次に、本実施形態によるキャパシタを図１５（ｂ）を用いて説明する。
【０１２６】
図１５（ｂ）に示すように、シリコン基板１０ｂには、シリコン基板１０ｂの表面から裏面に達するビアホール７０が形成されている。
【０１２７】
ビアホール７０内には、例えばＣｕより成るビア７２ａ〜７２ｃが埋め込まれている。
【０１２８】
シリコン基板１０ｂ上には、二酸化シリコンより成る絶縁膜７４が形成されている。絶縁膜７４には、ビア７２ａ〜７２ｃに達する開口部７６ａ〜７６ｃが形成されている。
【０１２９】
絶縁膜７４上には、膜厚２００ｎｍのＰｔより成る導電膜１２ｂが形成されている。導電膜１２ｂは、開口部７６ａを介してビア７２ａに接続されている。
【０１３０】
導電膜１２ｂの縁部を覆うように、二酸化シリコンより成る絶縁膜８０が形成されている。
【０１３１】
導電膜１２ｂ上には、膜厚２００ｎｍのＢＳＴより成る誘電体膜１４ｂが形成されている。誘電体膜１４ｂは、絶縁膜８０を覆うように形成されている。
【０１３２】
誘電体膜１４ｂ上には、膜厚２００ｎｍのＰｔより成る導電膜１８ｂが形成されている。導電膜１８ｂは、ビア７２ｂに接続されている。
【０１３３】
導電膜１８ｂの縁部を覆うように、二酸化シリコンより成る絶縁膜２８ｂが形成されている。
【０１３４】
導電膜１８ｂ上には、膜厚２００ｎｍのＢＳＴより成る誘電体膜２２ｂが形成されている。誘電体膜２２ｂは、絶縁膜２８ｂを覆うように形成されている。
【０１３５】
誘電体膜２２ｂ上には、膜厚２００ｎｍのＰｔより成る導電膜３４ｂが形成されている。導電膜３４ｂは、導電膜１２ｂに接続されている。
【０１３６】
更に全面には、厚さ１μｍのポリイミドより成る保護膜３８ｂが形成されている。
【０１３７】
保護膜３８ｂには、導電膜３４ｂに達するコンタクトホール４０ａと、導電膜１８ｂに達するコンタクトホール４２ａと、ビア７２ｃに達するコンタクトホール１０２とが形成されている。コンタクトホール４０ａ、４２ａ、１０２の内面には、Ｐｔより成る導電膜４４が形成されている。
【０１３８】
内面に導電膜４４が形成されたコンタクトホール４０ａ、４２ａ、１０２内には、Ｐｔより成る導体プラグ４６ａ、４６ｂ、４６ｃが埋め込まれている。
【０１３９】
一方、シリコン基板１０ｂの下面には、二酸化シリコンより成る絶縁膜１０４が形成されている。絶縁膜１０４には、ビア７２ａ〜７２ｃに達する開口部１０６が形成されている。
【０１４０】
ビア７２ａ〜７２ｃの下面には、開口部１０６を介してビア７２ａ〜７２ｃに接続された電極１０８が形成されている。
【０１４１】
電極１０８の下面には、例えば９６．５％Ｓｎ−３．５％Ａｇより成る半田バンプ１１０ａ〜１１０ｃが形成されている。
【０１４２】
こうして、本実施形態によるキャパシタ５４ｅが構成されている。
【０１４３】
（回路配線基板）
次に、本実施形態で用いられる回路配線基板を図１５（ｃ）を用いて説明する。
【０１４４】
図１５（ｃ）に示すように、回路配線基板１１２の表面には、電極１１４ａ〜１１４ｃが形成されている。電極１１４ａは、電源線（図示せず）に電気的に接続されている。電極１１４ｂは、接地線（図示せず）に電気的に接続されている。電極１１４ｃは、信号線（図示せず）に電気的に接続されている。
【０１４５】
こうして、本実施形態で用いられる回路配線基板１１２が構成されている。
【０１４６】
（集積回路装置）
次に、本実施形態による集積回路装置を図１６を用いて説明する。
【０１４７】
図１６に示すように、回路配線基板１１２上には、キャパシタ５４ｅが実装されている。
【０１４８】
キャパシタ５４ｅ上には、ＬＳＩ９０ａが実装されている。
【０１４９】
こうして本実施形態による集積回路装置が構成されている。
【０１５０】
このように本実施形態では、キャパシタ５４ｅが、回路配線基板１１２とＬＳＩ９０ａとの間に挟み込むことができるインタポーザになっているので、給電線の引き回し、具体的には、電源線や接地線の引き回しを短くすることができる。また、本実施形態では、キャパシタ５４ｅの第１の電極５０ａを構成する導電膜１２ｂ、３４ｂの面積が極めて大きくなっており、また、キャパシタ５４ｅの第２の電極５２ｂを構成する導電膜１８ｂの面積も極めて大きくなっているので、静電容量の極めて大きいキャパシタ５４ｅを提供することができる。従って、本実施形態によれば、極めて信頼性の高い集積回路装置を提供することができる。
【０１５１】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１５２】
例えば、上記実施形態では、誘電体膜の材料としてＢＳＴを用いる場合を例に説明したが、誘電体膜の材料はＢＳＴに限定されるものではなく、あらゆる誘電体を適宜用いることができる。例えば、誘電体膜の材料として、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ又はＮｂの少なくともいずれかの元素を含む複合酸化物を用いることができる。具体的には、例えば、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ＳｒＢｉ2Ｔａ2Ｏ9、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3、Ｔａ2Ｏ5等を誘電体膜の材料として用いることができる。
【０１５３】
ＰＺＴより成る誘電体膜は、例えばスパッタ法により形成することができる。ＰＺＴ膜をスパッタ法により形成する際の成膜条件は、例えば、Ａｒガス流量を３６ｓｃｃｍとし、Ｏ2ガス流量を４ｓｃｃｍとし、真空度を０．５Ｐａとし、印加電力を１２０Ｗとし、成膜時間を１０時間とすることができる。これにより、例えば、膜厚２００ｎｍ、比誘電率５００のＰＺＴ膜を形成することができる。なお、ＰＺＴ膜の成膜方法はスパッタ法に限定されるものではなく、例えばゾルゲル法等を用いることもできる。
【０１５４】
また、上記実施形態では、誘電体膜の材料として、高誘電体を用いる場合を例に説明したが、誘電体膜の材料は、必ずしも高誘電体に限定されるものではない。例えば、誘電体膜の材料として二酸化シリコン等を用いてもよい。
【０１５５】
また、上記実施形態では、誘電体膜の膜厚を２００ｎｍに設定したが、誘電体膜の膜厚は２００ｎｍに限定されるものではなく、所望の特性を有するキャパシタが得られるよう適宜設定することができる。
【０１５６】
また、第１又は第２実施形態によるキャパシタの導電膜３４上、第３実施形態によるキャパシタの導電膜６６上、第４実施形態によるキャパシタの導電膜３４ａ上、又は第５実施形態によるキャパシタの導電膜３４ｂ上に、誘電体膜や導電膜を更に形成することにより、更に静電容量の大きいキャパシタを構成するようにしてもよい。
【０１５７】
また、上記実施形態では、キャパシタの第１の電極や第２の電極を構成する導電膜の材料としてＰｔを用いる場合を例に説明したが、かかる導電膜の材料はＰｔに限定されるものではなく、例えば、Ａｕ、Ｃｕ、Ｐｄ、Ｒｕ、Ｒｕ酸化物、Ｉｒ、Ｉｒ酸化物等を適宜用いることができる。キャパシタの第１の電極や第２の電極を構成する導電膜の材料を適宜設定することにより、キャパシタのリーク電流特性等を向上することができる。
【０１５８】
また、上記実施形態では、絶縁膜２８、２８ａ等の材料としてポリイミドや二酸化シリコンを用いる場合を例に説明したが、絶縁膜２８、２８ａ等の材料はポリイミドや二酸化シリコンに限定されるものではなく、誘電体膜の材料より耐電圧の高い材料を適宜用いることができる。
【０１５９】
また、上記実施形態では、絶縁膜２８ａ等の材料として二酸化シリコンを用いる場合を例に説明したが、絶縁膜２８ａ等の材料は二酸化シリコンに限定されるものではなく、高温の熱処理に耐え得る材料であれば他のあらゆる材料を適宜用いることができる。かかる材料として、例えば、Ａｌ2Ｏ3やＳｉ3Ｎ4等の無機物を適宜用いることができる。無機物は、一般に、有機物に比べて高温の熱処理に耐えることができる。
【０１６０】
また、上記実施形態では、絶縁膜２８、２８ａ等の材料として、誘電体膜の材料より耐電圧の高い材料を用いたが、絶縁膜２８、２８ａ等の材料は必ずしも誘電体膜の材料より耐電圧の高い材料でなくてもよい。即ち、導電膜の縁部の近傍領域において実効的な絶縁膜厚を厚くすることができるならば、あらゆる材料より成る絶縁膜を用いることができる。
【０１６１】
また、上記実施形態では、絶縁膜２８、２８ａ等の材料としてポリイミドや二酸化シリコンを用いる場合を例に説明したが、絶縁膜の材料として高誘電体を用いてもよい。絶縁膜２８、２８ａ等の材料として高誘電体を用いれば、高誘電体より成る絶縁膜２８、２８ａ等もキャパシタの誘電体として機能するので、より静電容量の大きいキャパシタを提供することができる。例えば、絶縁膜２８、２８ａ等の材料として、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ又はＮｂの少なくともいずれかの元素を含む複合酸化物を用いることができる。具体的には、例えば、ＢＳＴ、ＰＺＴ、ＳｒＢｉ2Ｔａ2Ｏ9、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3、Ｔａ2Ｏ5等を絶縁膜２８、２８ａ等の材料として用いることができる。
【０１６２】
また、上記実施形態では、絶縁膜２８、２８ａ等を形成することにより、導電膜の縁部の近傍領域におけるキャパシタの第１の電極を構成する導電膜とキャパシタの第２の電極を構成する導電膜との実効的な絶縁膜厚を厚くしたが、導電膜の縁部の近傍領域における実効的な絶縁膜厚を厚くすることができれるのであれば、必ずしも誘電体膜と別個に絶縁膜を形成しなくてもよい。
【０１６３】
また、上記実施形態では、絶縁膜２８、２８ａ等の膜厚を２００ｎｍに設定したが、絶縁膜２８、２８ａ等の膜厚は２００ｎｍに限定されるものではなく、所望の特性を有するキャパシタが得られるよう適宜設定することができる。
【０１６４】
また、上記実施形態では、シリコン基板を用いたが、シリコン基板に限定されるものではなく、例えばガラス基板等を用いることもできる。
【０１６５】
［付記］
（付記１）  基板上に形成された第１の導電膜と、前記第１の導電膜上に形成された第１の誘電体膜と、前記第１の誘電体膜上に形成された第２の導電膜と、前記第２の導電膜上に、前記第２の導電膜の縁部を覆うように形成された第２の誘電体膜と、前記第２の誘電体膜上に、前記第２の導電膜の前記縁部を覆う前記第２の誘電体膜の部分を覆うように形成された第３の導電膜とを有するキャパシタであって、前記第２の導電膜の前記縁部、又は、前記第２の誘電体膜の前記部分を覆う絶縁膜を更に有することを特徴とするキャパシタ。
【０１６６】
（付記２）  付記１記載のキャパシタにおいて、前記縁部には、段差が生じていることを特徴とするキャパシタ。
【０１６７】
（付記３）  付記１又は２記載のキャパシタにおいて、前記縁部は、前記第２の導電膜に形成された開口の内縁部、又は前記第２の導電膜の外縁部であることを特徴とするキャパシタ。
【０１６８】
（付記４）  付記１乃至３のいずれかに記載のキャパシタにおいて、前記縁部を覆う前記第２の誘電体膜と前記絶縁膜との総膜厚が、前記縁部を除く領域の前記第２の誘電体膜の膜厚より厚くなっていることを特徴とするキャパシタ。
【０１６９】
（付記５）  付記１乃至４のいずれかに記載のキャパシタにおいて、前記第１の誘電体膜及び／又は前記第２の誘電体膜は、二酸化シリコンより比誘電率の高い材料より成ることを特徴とするキャパシタ。
【０１７０】
（付記６）  付記５記載のキャパシタにおいて、前記第１の誘電体膜及び／又は前記第２の誘電体膜は、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ又はＮｂの少なくともいずれかの元素を含む複合酸化物より成ることを特徴とするキャパシタ。
【０１７１】
（付記７）  付記６記載のキャパシタにおいて、前記第１の誘電体膜及び／又は前記第２の誘電体膜は、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、ＳｒＢｉ2Ｔａ2Ｏ9、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3、又はＴａ2Ｏ5より成ることを特徴とするキャパシタ。
【０１７２】
（付記８）  付記１乃至７のいずれかに記載のキャパシタにおいて、前記絶縁膜は、前記第１の誘電体膜及び／又は前記第２の誘電体膜の材料より耐電圧が高い材料より成ることを特徴とするキャパシタ。
【０１７３】
（付記９）  付記１乃至８のいずれかに記載のキャパシタにおいて、前記絶縁膜は、二酸化シリコンより比誘電率の高い材料より成ることを特徴とするキャパシタ。
【０１７４】
（付記１０）  付記９記載のキャパシタにおいて、前記絶縁膜は、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ又はＮｂの少なくともいずれかの元素を含む複合酸化物より成ることを特徴とするキャパシタ。
【０１７５】
（付記１１）  付記１０記載のキャパシタにおいて、前記絶縁膜は、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、ＳｒＢｉ2Ｔａ2Ｏ9、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3、又はＴａ2Ｏ5より成ることを特徴とするキャパシタ。
【０１７６】
（付記１２）  付記１乃至８のいずれかに記載のキャパシタにおいて、前記絶縁膜は、ポリイミドより成ることを特徴とするキャパシタ。
【０１７７】
（付記１３）  付記１乃至８のいずれかに記載のキャパシタにおいて、前記絶縁膜は、無機物より成ることを特徴とするキャパシタ。
【０１７８】
（付記１４）  付記１乃至１３のいずれかに記載のキャパシタにおいて、前記第１の導電膜、前記第２の導電膜又は前記第３の導電膜は、Ｐｔ、Ａｕ、Ｃｕ、Ｐｄ、Ｒｕ、Ｒｕ酸化物、Ｉｒ又はＩｒ酸化物より成ることを特徴とするキャパシタ。
【０１７９】
（付記１５）  付記１乃至１４のいずれかに記載のキャパシタにおいて、前記基板は、シリコン基板又はガラス基板であることを特徴とするキャパシタ。
【０１８０】
（付記１６）  基板上に形成された第１の導電膜と、前記第１の導電膜上に形成された第１の誘電体膜と、前記第１の誘電体膜上に形成された第２の導電膜と、前記第２の導電膜上に、前記第２の導電膜の縁部を覆うように形成された第２の誘電体膜と、前記第２の誘電体膜上に、前記第２の導電膜の前記縁部を覆う前記第２の誘電体膜の部分を覆うように形成された第３の導電膜とを有するキャパシタを有する半導体装置であって、前記第２の導電膜の前記縁部、又は、前記第２の誘電体膜の前記部分を覆う絶縁膜を更に有することを特徴とする半導体装置。
【０１８１】
【発明の効果】
以上の通り、本発明によれば、導電膜の縁部の近傍領域において導電膜と他の導電膜との間の実効的な絶縁膜厚が厚くなっているので、導電膜の縁部の近傍領域に電界が集中するのを緩和することができ、耐電圧の低下を招くことなく、キャパシタの静電容量を向上することができる。
【０１８２】
また、本発明によれば、耐電圧が高く、静電容量の大きいキャパシタがＬＳＩ等に直接実装されているので、ＬＳＩ等の直近で電源の高周波ノイズ等を除去することができる。従って、本発明によれば、より信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるキャパシタを示す断面図である。
【図２】本発明の第１実施形態によるキャパシタの製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態によるキャパシタの製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態によるキャパシタの製造方法を示す工程断面図（その３）である。
【図５】本発明の第１実施形態によるキャパシタの製造方法を示す工程断面図（その４）である。
【図６】本発明の第１実施形態によるキャパシタの製造方法を示す工程断面図（その５）である。
【図７】本発明の第２実施形態によるキャパシタを示す断面図である。
【図８】本発明の第２実施形態によるキャパシタの製造方法を示す工程断面図（その１）である。
【図９】本発明の第２実施形態によるキャパシタの製造方法を示す工程断面図（その２）である。
【図１０】本発明の第２実施形態によるキャパシタの製造方法を示す工程断面図（その３）である。
【図１１】本発明の第３実施形態によるキャパシタを示す断面図である。
【図１２】本発明の第３実施形態の変形例によるキャパシタを示す断面図である。
【図１３】本発明の第４実施形態によるキャパシタを示す断面図である。
【図１４】本発明の第４実施形態による半導体装置を示す概略図である。
【図１５】本発明の第５実施形態による集積回路装置に用いられるＬＳＩ、キャパシタ、及び回路配線基板を示す断面図である。
【図１６】本発明の第５実施形態による集積回路装置を示す断面図である。
【図１７】提案されているキャパシタを示す断面図である。
【図１８】キャパシタの理想的なモデルの一部を示す模式図である。
【図１９】キャパシタの電位分布を示す図である。
【図２０】キャパシタのリーク電流分布を示す図である。
【図２１】提案されているキャパシタの一部を示す断面図である。
【符号の説明】
１０、１０ａ、１０ｂ…シリコン基板
１２、１２ａ、１２ｂ…導電膜
１４、１４ａ、１４ｂ…誘電体膜
１６…開口部
１８、１８ａ、１８ｂ…導電膜
２０…開口部
２２、２２ａ、２２ｂ…誘電体膜
２４…開口部
２６…開口部
２８、２８ａ、２８ｂ…絶縁膜
３４、３４ａ、３４ｂ…導電膜
３６…開口部
３８、３８ａ、３８ｂ…保護膜
４０、４０ａ…コンタクトホール
４２、４２ａ…コンタクトホール
４４…導電膜
４６ａ〜４６ｃ…導体プラグ
４８ａ、４８ｂ…半田バンプ
５０、５０ａ…第１の電極
５２、５２ａ、５２ｂ…第２の電極
５４、５４ａ〜５４ｅ…キャパシタ
５６…誘電体膜
６２、６２ａ…絶縁膜
６６…導電膜
７０…ビアホール
７２ａ〜７２ｃ…ビア
７４…絶縁膜
７６ａ〜７６ｃ…開口部
８０…絶縁膜
９０、９０ａ…ＬＳＩ
９２ａ〜９２ｃ…電極
９４…ビア
９６…樹脂
９８…電極
１００…半田バンプ
１０２…コンタクトホール
１０４…絶縁膜
１０６…開口部
１０８…電極
１１０ａ〜１１０ｃ…半田バンプ
１１２…回路配線基板
１１４ａ〜１１４ｃ…電極
１１６ａ〜１１６ｃ…半田バンプ
２１０…シリコン基板
２１２…導電膜
２１４…誘電体膜
２１８…導電膜
２２２…誘電体膜
２２４…開口部
２３４…導電膜
２３８…保護膜
２４０…コンタクトホール
２４２…コンタクトホール
２４４…導電膜
２４６ａ、２４６ｂ…導体プラグ
２４８ａ、２４８ｂ…半田バンプ
２５０…第１の電極
２５２…第２の電極
２５４…キャパシタ
【図１】
0004827299.tif 000002
【図２】
0004827299.tif 000003
【図３】
0004827299.tif 000004
【図４】
0004827299.tif 000005
【図５】
0004827299.tif 000006
【図６】
0004827299.tif 000007
【図７】
0004827299.tif 000008
【図８】
0004827299.tif 000009
【図９】
0004827299.tif 000010
【図１０】
0004827299.tif 000011
【図１１】
0004827299.tif 000012
【図１２】
0004827299.tif 000013
【図１３】
0004827299.tif 000014
【図１４】
0004827299.tif 000015
【図１５】
0004827299.tif 000016
【図１６】
0004827299.tif 000017
【図１７】
0004827299.tif 000018
【図１８】
0004827299.tif 000019
【図１９】
0004827299.tif 000020
【図２０】
0004827299.tif 000021
【図２１】
0004827299.tif 000022