(57)【特許請求の範囲】
【請求項１】
周波数を設定する周波数設定器と、
前記周波数設定器で設定された周波数を積分して位相データを生成する積分器と、
前記積分器で生成された位相データを再量子化する第１の再量子化器と、
前記第１の再量子化器で再量子化された位相データを入力とし、位相に対応した振幅データを出力する位相振幅変換器と、
ノイズを発生させるノイズ発生器と、
前記位相振幅変換器の出力と前記ノイズ発生器の出力との加算又は減算を行う演算器と、
前記演算器の演算結果を入力とし、ビット切り捨て処理を行う第２の再量子化器とを備えたことを特徴とする数値制御発振器。
【請求項２】
請求項１に記載された数値制御発振器において、
前記積分器で生成された位相データを入力とし、該位相データの積分結果に基づいて検出した周波数に応じた制御信号を生成する周波数検出器をさらに備え、
前記ノイズ発生器は、前記周波数検出器で生成された制御信号を入力とし、該制御信号に基づいてノイズの発生又は停止を制御するように構成されていることを特徴とする数値制御発振器。
【請求項３】
請求項１に記載された数値制御発振器において、
前記位相振幅変換器の出力ビット幅がｎビット（ｎは自然数）の場合、前記ノイズ発生器で発生させるノイズのビット幅を１ビットとし、且つ前記第２の再量子化器で切り捨てるビット幅を１ビットとすることを特徴とする数値制御発振器。
【請求項４】
周波数を設定する周波数設定器と、
前記周波数設定器で設定された周波数を積分して位相データを生成する積分器と、
前記積分器で生成された位相データを再量子化する第１の再量子化器と、
前記第１の再量子化器で再量子化された位相データを入力とし、位相に対応した振幅データを出力する第１の位相振幅変換器と、
前記第１の再量子化器で再量子化された位相データに対応した振幅データを前記第１の位相振幅変換器より少ないビット幅で出力する第２の位相振幅変換器と、
ノイズを発生させるノイズ発生器と、
前記第１の位相振幅変換器の出力と前記ノイズ発生器の出力との加算又は減算を行う演算器と、
前記演算器の演算結果を入力とし、ビット切り捨て処理を行う第２の再量子化器と、
前記積分器で生成された位相データ及び前記第１の再量子化器で再量子化された位相データのうち少なくとも一方を入力とし、該位相データに基づいて検出した周波数に応じた制御信号を生成する周波数検出器と、
前記第２の再量子化器の出力と前記第２の位相振幅変換器の出力とを、前記周波数検出器で生成された制御信号に基づいて選択的に出力するセレクタとを備えたことを特徴とする数値制御発振器。
【請求項５】
請求項４に記載された数値制御発振器において、
前記第１の位相振幅変換器の出力ビット幅がｎビット（ｎは自然数）の場合、前記ノイズ発生器で発生させるノイズのビット幅を１ビットとし、且つ前記第２の再量子化器で切り捨てるビット幅を１ビットとすることを特徴とする数値制御発振器。
【請求項６】
請求項１乃至５のうち何れか１項に記載された数値制御発振器において、
前記ノイズ発生器の出力をＰＮ（Pseudo Noise）パターンとすることを特徴とする数値制御発振器。
【請求項７】
請求項２に記載された数値制御発振器において、
前記周波数検出器は、前記周波数設定器によって設定された周波数とサンプリング周波数との関係を検出して該検出結果が整数比となる場合に、前記ノイズ発生器の出力を停止する制御信号を生成するように構成されていることを特徴とする数値制御発振器。
【請求項８】
請求項４に記載された数値制御発振器において、
前記周波数検出器は、
前記積分器の出力及び前記第１の再量子化器の出力のうち少なくとも一方の値が、該積分器の桁あふれ周期の間隔で常に一定であるか、又は設定した閾値の範囲内である場合に、前記セレクタにおいて前記第２の位相振幅変換器の出力を選択する制御信号を生成する一方、
前記積分器の出力及び前記第１の再量子化器の出力のうち少なくとも一方の値が、該積分器の桁あふれ周期の間隔で一定でなく、又は設定した閾値の範囲外である場合に、前記セレクタにおいて前記第２の再量子化器の出力を選択する制御信号を生成するように構成されていることを特徴とする数値制御発振器。
【請求項９】
周波数を設定する周波数設定器と、
前記周波数設定器で設定された周波数をオフセットするためのオフセット値を設定するオフセット設定器と、
前記周波数設定器の出力と前記オフセット設定器の出力との加算又は減算を行う演算器と、
前記周波数設定器の出力と前記演算器の出力とを選択的に出力するセレクタと、
前記セレクタから出力された周波数を積分して位相データを生成する積分器と、
前記積分器で生成された位相データを入力とし、該位相データの積分結果に基づいて検出した周波数に応じた制御信号を生成する周波数検出器と、
前記積分器で生成された位相データに対応した振幅データを出力する位相振幅変換器とを備え、
前記セレクタは、前記周波数検出器で生成された制御信号に基づいて前記周波数設定器の出力と前記演算器の出力とを選択的に出力するように構成されていることを特徴とする数値制御発振器。
【請求項１０】
請求項９に記載された数値制御発振器において、
前記周波数検出器は、前記周波数設定器によって設定された周波数とサンプリング周波数との関係を検出して該検出結果が整数比とならない場合に、前記セレクタにおいて前記演算器の出力を選択する制御信号を生成するように構成されていることを特徴とする数値制御発振器。
【請求項１１】
周波数を設定する周波数設定器と、
前記周波数設定器で設定された周波数を積分して位相データを生成する積分器と、
前記積分器で生成された位相データを入力とし、該位相データの積分結果に基づいて検出した周波数に応じた制御信号を生成する周波数検出器と、
前記積分器で生成された位相データに対応した振幅データを出力する位相振幅変換器とを備え、
前記周波数設定器は、前記周波数検出器で生成された制御信号に基づいて、前記設定する周波数を予め設定した範囲及び速度で掃引するか否かを切り替えるように構成されていることを特徴とする数値制御発振器。
【請求項１２】
請求項１１に記載された数値制御発振器において、
前記周波数検出器は、前記周波数設定器によって設定された周波数とサンプリング周波数との関係を検出して該検出結果が整数比とならない場合に、該周波数設定器の出力を予め設定した範囲内で且つ予め設定した速度で掃引するように制御する制御信号を生成するように構成されていることを特徴とする数値制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放送機器や双方向受信機等に使用する変復調装置における数値制御発振器に関する。
【背景技術】
【０００２】
従来より、数値制御発振器は、デジタルケーブルテレビ放送機器における送受信機や、デジタルケーブルテレビセットトップボックスにおける送受信機等に用いられている。
【０００３】
具体的には、位相データの積分器と、該積分器で算出された位相に対応した正弦波振幅値を出力するメモリとを備え、位相に対して振幅のビット幅が少ない場合には位相の変化に対して振幅の変化が少ないことを利用し、位相が変化しても振幅が同じ場合はＲＯＭに記録せず、振幅が変化した場合のみを記録してメモリ量を少なくしている。
【０００４】
さらに、位相方向のビット幅を切り捨てることでメモリのアドレス量を減らす方式と比較し、位相方向のビット幅を切り捨てないことで量子化誤差によるスプリアス低減を実現していた（例えば、特許文献１参照）。
【特許文献１】特開２００４−１５３３７６号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術では、ＲＯＭとは別に複数の比較器が必要となり、回路規模や消費電力が増大するという問題があった。また、サンプリング周波数に対して出力正弦波の周波数を除したものが整数でない場合には、サンプリング周波数と出力正弦波の周波数に比例したスプリアスが出現してしまうという問題があった。
【０００６】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、回路規模、消費電力、スプリアス抑圧を実現した数値制御発振器を提供することにある。
【課題を解決するための手段】
【０００７】
すなわち、本発明の数値制御発振器は、周波数を設定する周波数設定器と、
前記周波数設定器で設定された周波数を積分して位相データを生成する積分器と、
前記積分器で生成された位相データを再量子化する第１の再量子化器と、
前記第１の再量子化器で再量子化された位相データを入力とし、位相に対応した振幅データを出力する位相振幅変換器と、
ノイズを発生させるノイズ発生器と、
前記位相振幅変換器の出力と前記ノイズ発生器の出力との加算又は減算を行う演算器と、
前記演算器の演算結果を入力とし、ビット切り捨て処理を行う第２の再量子化器とを備えたことを特徴とするものである。
【０００８】
また、本発明は、周波数を設定する周波数設定器と、
前記周波数設定器で設定された周波数を積分して位相データを生成する積分器と、
前記積分器で生成された位相データを再量子化する第１の再量子化器と、
前記第１の再量子化器で再量子化された位相データを入力とし、位相に対応した振幅データを出力する第１の位相振幅変換器と、
前記第１の再量子化器で再量子化された位相データに対応した振幅データを前記第１の位相振幅変換器より少ないビット幅で出力する第２の位相振幅変換器と、
ノイズを発生させるノイズ発生器と、
前記第１の位相振幅変換器の出力と前記ノイズ発生器の出力との加算又は減算を行う演算器と、
前記演算器の演算結果を入力とし、ビット切り捨て処理を行う第２の再量子化器と、
前記積分器で生成された位相データ及び前記第１の再量子化器で再量子化された位相データのうち少なくとも一方を入力とし、該位相データに基づいて検出した周波数に応じた制御信号を生成する周波数検出器と、
前記第２の再量子化器の出力と前記第２の位相振幅変換器の出力とを、前記周波数検出器で生成された制御信号に基づいて選択的に出力するセレクタとを備えたことを特徴とするものであってもよい。
【０００９】
また、本発明は、周波数を設定する周波数設定器と、
前記周波数設定器で設定された周波数をオフセットするためのオフセット値を設定するオフセット設定器と、
前記周波数設定器の出力と前記オフセット設定器の出力との加算又は減算を行う演算器と、
前記周波数設定器の出力と前記演算器の出力とを選択的に出力するセレクタと、
前記セレクタから出力された周波数を積分して位相データを生成する積分器と、
前記積分器で生成された位相データを入力とし、該位相データの積分結果に基づいて検出した周波数に応じた制御信号を生成する周波数検出器と、
前記積分器で生成された位相データに対応した振幅データを出力する位相振幅変換器とを備え、
前記セレクタは、前記周波数検出器で生成された制御信号に基づいて前記周波数設定器の出力と前記演算器の出力とを選択的に出力するように構成されていることを特徴とするものであってもよい。
【００１０】
また、本発明は、周波数を設定する周波数設定器と、
前記周波数設定器で設定された周波数を積分して位相データを生成する積分器と、
前記積分器で生成された位相データを入力とし、該位相データの積分結果に基づいて検出した周波数に応じた制御信号を生成する周波数検出器と、
前記積分器で生成された位相データに対応した振幅データを出力する位相振幅変換器とを備え、
前記周波数設定器は、前記周波数検出器で生成された制御信号に基づいて、前記設定した周波数を予め設定した範囲及び速度で掃引するか否かを切り替えるように構成されていることを特徴とするものであってもよい。
【発明の効果】
【００１１】
以上のように、本発明によれば、位相振幅変換器に入力する位相アドレスを再量子化によって削減することで、位相振幅変換器の回路規模や消費電力の増大を抑制する上で有利となる。
【００１２】
また、位相振幅変換器の出力ビット幅を希望するビット幅より大きいビット幅で振幅値を出力し、ノイズ付加後に希望するビット幅に再量子化するようにしたから、再量子化に起因する位相アドレス再量子化誤差を拡散してスプリアスを抑圧することができる。
【００１３】
さらに、位相積分器の出力値である位相アドレスや位相アドレスを再量子化した後の出力値を観測しておき、その変化の割合に基づいて再量子化誤差の発生量を判別し、ノイズ付加及び位相振幅変換器の出力振幅ビット幅を制御することで、回路規模及び消費電力を削減し且つスプリアスを抑圧した数値制御発振器を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものでは全くない。
【００１５】
＜実施形態１＞
図１は、本発明の実施形態１に係る数値制御発振器の構成を示すブロック図である。図１において、１１０は周波数設定器であり、位相積分器１１１に対して整数の周波数ｆｃを設定するものである。
【００１６】
前記位相積分器１１１は、２nのビット幅（ｎは自然数）を持ち、サンプリング周波数ｆｓのタイミングで周波数設定器１１０の出力である周波数ｆｃを積分して位相データを生成するものであり、生成された位相データは第１の再量子化器１１５に出力される。
【００１７】
前記第１の再量子化器１１５は、前記位相積分器１１１の出力である位相データを再量子化するものであり、具体的には、２mビット切り捨て（ｍは自然数）を行う。再量子化後のデータは位相振幅変換器１１２に出力される。
【００１８】
このようなビット幅の切り捨てを行うことにより、後段の位相振幅変換器１１２の回路面積を低減することができる。しかしながら、第１の再量子化器１１５における再量子化によって誤差が発生するため、この誤差を拡散させる必要がある。
【００１９】
前記位相振幅変換器１１２は、ビット幅の切り捨てが行われた位相データを入力とし、位相に対応した振幅データを生成するものである。生成された振幅データは加算器１１４（演算器）に出力される。
【００２０】
前記加算器１１４は、前記位相振幅変換器１１２の出力と、ランダムデータを１ビット発生させるノイズ発生器１１３の出力とを入力とし、両出力を加算して第２の再量子化器１１６に出力するものである。
【００２１】
前記第２の再量子化器１１６は、前記加算器１１４の出力データを再量子化するものであり、具体的には、１ビット切り捨てを行う。
【００２２】
このような処理を行うことで、前記位相積分器１１１の出力が第１の再量子化器１１５で再量子化されたときに発生した誤差を拡散した１０ビット振幅の正弦波を出力することができるようになっている。
【００２３】
なお、本実施形態１においては、位相振幅変換器１１２のビット幅を２nのビット幅としたが、この形態に限定するものではなく、システムに応じて変更するようにしても構わない。この点は、以下の実施形態についても同様である。
【００２４】
＜実施形態２＞
図２は、本発明の実施形態２に係る数値制御発振器の構成を示すブロック図である。前記実施形態１との違いは、位相データの積分結果に基づいて周波数検出を行う周波数検出器１１８を設けた点であるため、以下、実施形態１と同じ部分については同じ符号を付し、相違点についてのみ説明する。
【００２５】
図２に示すように、位相積分器１１１で生成された位相データは、第１の再量子化器１１５に出力される一方、周波数検出器１１８に出力される。
【００２６】
前記周波数検出器１１８は、位相データの積分結果に基づいて周波数検出を行うものであり、検出結果に基づく制御信号がノイズ発生器１１３に出力される。
【００２７】
前記周波数設定器１１０によって設定された周波数ｆｃとサンプリング周波数ｆｓとの関係を検出して、簡単な整数比となる場合、具体的には、前記位相積分器１１１が、前記周波数設定器１１０の出力を累積加算する際に、ビット幅の上限を超えてｗｒａｐ処理（ビット幅を超えて桁上がりしたものを切り捨てる）する際に、信号を出力し、その信号が出力された際の前記位相積分器１１１の出力が常に一定あるいは、設定した閾値の範囲内であることを検出し、すなわち、高調波成分歪みを除去する必要がない場合には、ノイズ発生器１１３の出力を停止するような制御信号を出力している。
【００２８】
前記ノイズ発生器１１３は、前記周波数検出器１１８からの制御信号に基づいて、ノイズの発生又は停止が制御されるようになっている。すなわち、高調波成分歪みを除去する必要がない場合には、ノイズの発生を停止するようにしている。
【００２９】
これにより、ノイズ発生器１１３から付加されるノイズ成分によって正弦波出力のノイズフロアが上昇することを抑えることができる。
【００３０】
＜実施形態３＞
図３は、本発明の実施形態３に係る数値制御発振器の構成を示すブロック図である。前記実施形態１との違いは、主に位相振幅変換器を２つ設けるようにした点であるため、以下、実施形態１と同じ部分については同じ符号を付し、相違点についてのみ説明する。
【００３１】
図３に示すように、第１の再量子化器１１５で再量子化されたデータは第１の位相振幅変換器２１２、第２の位相振幅変換器２１３、及び周波数検出器２１８に出力される。
【００３２】
なお、前記第１の再量子化器１１５における再量子化により位相データのビット幅を切り捨てることで、後段の第１及び第２の位相振幅変換器２１２，２１３の回路面積を削減することができるが、再量子化による誤差が発生するため、この誤差を拡散させる必要がある。
【００３３】
前記第１の位相振幅変換器２１２は、サンプリング周波数ｆｓに対して、２n-m個のデータで最小周波数（周波数分解能）の１周期を表現でき、振幅値を１１ビット（−１０２４から＋１０２３）で正弦波を表現できるようにするものである。ここで生成された正弦波出力周波数ｆａは加算器１１４に出力される。
【００３４】
前記第２の位相振幅変換器２１３は、サンプリング周波数ｆｓに対して、２n-m個のデータで最小周波数（周波数分解能）の１周期を表現でき、振幅値を１０ビット（−５１２から＋５１１）で正弦波を表現できるようにするものである。ここで生成された正弦波出力周波数ｆｂはセレクタ２１７に出力される。
【００３５】
ここで、第１の位相振幅変換器２１２の正弦波出力周波数ｆａと、第２の位相振幅変換器２１３の正弦波出力周波数ｆｂは、それぞれ（１）式、（２）式により計算される。
【００３６】
ｆａ＝ｆｓ×ｆｃ／２n  ・・・（１）
ｆｂ＝ｆｓ×ｆｃ／２n  ・・・（２）
前記加算器１１４は、前記第１の位相振幅変換器２１２の出力と、ランダムデータを１ビット発生させるノイズ発生器１１３の出力とを入力とし、両出力を加算して第２の再量子化器１１６に出力するものである。
【００３７】
なお、前記ノイズ発生器１１３の出力は、任意次数のＰＮ（Pseudo Noise）パターンとすることができ、出力ビット幅はシステムに応じて変更することができる。
【００３８】
前記第２の再量子化器１１６は、前記加算器１１４の出力データを再量子化するものであり、具体的には、１ビット切り捨てを行う。再量子化されたデータは、セレクタ２１７に出力される。
【００３９】
このような処理を行うことで、前記位相積分器１１１の出力が第１の再量子化器１１５で再量子化されたときに発生した誤差を拡散した１０ビット振幅の正弦波を出力することができるようになっている。
【００４０】
前記周波数検出器２１８は、位相データに基づいて周波数検出を行うものであり、検出結果に基づく制御信号がセレクタ２１７に出力される。
【００４１】
例えば、図４に示すように、前記周波数検出器２１８は、位相積分器１１１の出力及び第１の再量子化器１１５の出力のうち少なくとも一方の値が、位相積分器１１１の桁あふれ周期の間隔で同様の波形、すなわち、周期内の任意の１点又は複数の点において次の桁あふれ周期内の任意の１点又は複数の点が一致するか、設定した閾値以内の誤差である場合に、第１の再量子化器１１５による誤差及び位相積分器１１１による位相変調が発生しない状態であると判断する。そして、セレクタ２１７に対して第２の位相振幅変換器２１３の出力を選択するような制御信号を出力している。
【００４２】
また、図５に示すように、前記周波数検出器２１８において、位相積分器１１１の出力及び第１の再量子化器１１５の出力のうち少なくとも一方の値が、位相積分器１１１の桁あふれ周期の間隔で同様の波形とならずに、設定した閾値以内の誤差以上である場合に、第１の再量子化器１１５による誤差及び位相積分器１１１による位相変調が発生する状態であると判断する。そして、セレクタ２１７に対して第２の再量子化器１１６の出力を選択するような制御信号を出力することで、スプリアスの少ない正弦波出力を得ることができる。
【００４３】
前記セレクタ２１７は、入力された第２の位相振幅変換器２１３の出力データと第２の再量子化器１１６の出力データとを、周波数検出器２１８からの制御信号に基づいて選択的に出力するものである。
【００４４】
このような処理を行うことで、スプリアスが少なく、ノイズフロアの低い正弦波出力を得ることができるようになっている。
【００４５】
なお、第１の再量子化器１１５を設けない回路構成とした場合には、周波数検出器２１８への入力を位相積分器１１１の出力のみとすればよい。
【００４６】
なお、第１及び第２の位相振幅変換器２１２，２１３のビット幅は、システムに応じてそれぞれ変更することができる。
【００４７】
＜実施形態４＞
図６は、本発明の実施形態４に係る数値制御発振器の構成を示すブロック図である。図６において、３１０は周波数ｆｃを設定する周波数設定器であり、設定された周波数ｆｃは加算器３１４とセレクタ３１７とにそれぞれ出力される。
【００４８】
３２０は前記周波数設定器３１０で設定された値にオフセットを与えるためのオフセット設定器であり、そのオフセット値が加算器３１４に出力される。
【００４９】
前記加算器３１４は、入力された前記周波数設定器３１０の出力と前記オフセット設定器３２０の出力とを加算するものであり、その加算値がセレクタ３１７に出力される。
【００５０】
前記セレクタ３１７は、入力された前記周波数設定器３１０の出力と前記加算器３１４の出力とを、後述する周波数検出器３１５からの制御信号に基づいて選択的に位相積分器３１１に出力するものである。
【００５１】
前記位相積分器３１１は、２nのビット幅を持ち、サンプリング周波数ｆｓのタイミングでセレクタ１１７の出力である周波数ｆｃを積分して位相データを生成するものであり、生成された位相データは位相振幅変換器３１２に出力される一方、周波数検出器３１５に出力される。
【００５２】
前記位相振幅変換器３１２は、位相データに対応した正弦波の振幅データを生成するものであり、歪みの少ない正弦波を出力することができるようになっている。
【００５３】
前記周波数検出器３１５は、位相データの積分結果に基づいて周波数検出を行うものであり、検出結果に基づく制御信号がセレクタ３１７に出力される。
【００５４】
具体的には、周波数設定器３１０によって設定された周波数ｆｃとサンプリング周波数ｆｓとの関係を検出して、簡単な整数比とならない場合には、セレクタ３１７において加算器３１４からの出力を選択出力するような制御信号を出力している。これにより、サンプリング周波数ｆｓと出力周波数ｆｃに依存する歪みを除去することができる。
【００５５】
また、前記周波数検出器３１５は、周波数設定器３１０の出力する値が更新された場合にだけ周波数を検出するようにすれば、周波数検出をする必要がない場合に動作を止めることができる。
【００５６】
＜実施形態５＞
図７は、本発明の実施形態５に係る数値制御発振器の構成を示すブロック図である。図７において、４１０は後述する周波数検出器４１５からの制御信号に基づいて周波数ｆｃを設定する周波数設定器であり、設定された周波数ｆｃは位相積分器４１１に出力される。
【００５７】
前記位相積分器４１１は、２nのビット幅を持ち、サンプリング周波数ｆｓのタイミングで周波数設定器４１０の出力である周波数ｆｃを積分して位相データを生成するものであり、生成された位相データは位相振幅変換器４１２に出力される一方、周波数検出器４１５に出力される。
【００５８】
前記位相振幅変換器４１２は、位相データに対応した正弦波の振幅データを生成するものであり、歪みの少ない正弦波を出力することができるようになっている。
【００５９】
前記周波数検出器４１５は、位相データの積分結果に基づいて周波数検出を行うものであり、検出結果に基づく制御信号が周波数設定器４１０に出力される。
【００６０】
具体的には、周波数設定器４１０によって設定された周波数ｆｃとサンプリング周波数ｆｓとの関係を検出して、簡単な整数比とならない場合には、周波数設定器４１０の出力を予め設定した範囲内で且つ予め設定した速度で掃引するように制御する制御信号を出力している。これにより、サンプリング周波数ｆｓと出力周波数ｆｃに依存する歪みを除去することができる。
【００６１】
また、前記周波数検出器４１５は、周波数設定器４１０の出力する値が更新された場合にだけ周波数を検出するようにすれば、周波数検出をする必要がない場合に動作を止めることができる。
【産業上の利用可能性】
【００６２】
以上説明したように、本発明は、回路規模、消費電力、スプリアス抑圧を実現した数値制御発振器を提供できるという実用性の高い効果が得られることから、きわめて有用で産業上の利用可能性は高い。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施形態１に係る数値制御発振器の構成を示すブロック図である。
【図２】本実施形態２に係る数値制御発振器の構成を示すブロック図である。
【図３】本実施形態３に係る数値制御発振器の構成を示すブロック図である。
【図４】位相積分器における位相変調、量子化誤差が発生しない場合を示す図である。
【図５】位相積分器における位相変調、量子化誤差が発生する場合を示す図である。
【図６】本実施形態４に係る数値制御発振器の構成を示すブロック図である。
【図７】本実施形態５に係る数値制御発振器の構成を示すブロック図である。
【符号の説明】
【００６４】
１１０    周波数設定器
１１１    位相積分器
１１２    位相振幅変換器
１１３    ノイズ発生器
１１４    加算器（演算器）
１１５    第１の再量子化器
１１６    第２の再量子化器
１１７    セレクタ
１１８    周波数検出器
２１２    第１の位相振幅変換器
２１３    第２の位相振幅変換器
３２０    オフセット設定器
【図１】
0004639144.tif 000002
【図２】
0004639144.tif 000003
【図３】
0004639144.tif 000004
【図４】
0004639144.tif 000005
【図５】
0004639144.tif 000006
【図６】
0004639144.tif 000007
【図７】
0004639144.tif 000008