(57)【特許請求の範囲】
【請求項１】
有機ＥＬパネルの端子ピンを介して有機ＥＬ素子を電流駆動するＩＣ化された有機ＥＬ駆動回路において、
前記端子ピンに対応して設けられた複数のパッドと、
前記複数のパッドに対応してそれぞれ設けられ前記有機ＥＬ素子による輝度表示のための表示データを受けてこれに対応するアナログ電流を発生するカレントミラー構成の複数のＤ／Ａ変換回路とを備え、
前記パッドの配列方向のパッドピッチのｎ倍（ｎは正の整数）に実質的に対応したパッド配列方向の幅を有しこの幅に対して少なくとも２個のトランジスタが形成された多数のトランジスタを有する少なくとも２列の矩形のトランジスタブロックを複数個有するトランジスタ配列ブロックが設けられ、
前記Ｄ／Ａ変換回路を構成するトランジスタが前記トランジスタ配列ブロックの内側のエリアにおいて選択され、前記トランジスタ配列ブロックの両端のエリアに位置する前記トランジスタブロックの前記Ｄ／Ａ変換回路がマトリックス状に配列された前記有機ＥＬ素子を駆動するためには使用されないダミー回路となっていて、
前記Ｄ／Ａ変換回路は電流スイッチングＤ／Ａであり、
さらに、前記有機ＥＬ素子を電流駆動する前記パッドに対応して設けられた複数の電流源を有し、前記複数の電流源は、それぞれ前記パッドに対応して設けられた前記Ｄ／Ａ変換回路からの出力電流でそれぞれ駆動され、前記電流源を構成するトランジスタが前記トランジスタブロック内において選択されて、前記ダミー回路は、前記両端のエリアに位置するトランジスタブロックにおける前記電流源を含むものであり、このダミー回路の前記電流源は、アイコン表示のための有機ＥＬパネルの端子ピンに接続される有機ＥＬ駆動回路。
【請求項２】
前記ダミー回路の前記トランジスタブロックは複数であり、前記ダミー回路の複数の前記電流源が前記アイコン表示のための有機ＥＬパネルの端子ピンにパラレルに接続される請求項１記載の有機ＥＬ駆動回路。
【請求項３】
有機ＥＬパネルの端子ピンを介して有機ＥＬ素子を電流駆動するＩＣ化された有機ＥＬ駆動回路において、
前記端子ピンに対応して設けられた複数のパッドと、
前記複数のパッドに対応してそれぞれ設けられ前記有機ＥＬ素子による輝度表示のための表示データを受けてこれに対応するアナログ電流を発生するカレントミラー構成の複数のＤ／Ａ変換回路とを備え、
前記パッドの配列方向のパッドピッチのｎ倍（ｎは正の整数）に実質的に対応したパッド配列方向の幅を有しこの幅に対して少なくとも２個のトランジスタが形成された多数のトランジスタを有する少なくとも２列の矩形のトランジスタブロックを複数個有するトランジスタ配列ブロックが設けられ、
前記Ｄ／Ａ変換回路を構成するトランジスタが前記トランジスタ配列ブロックの内側のエリアにおいて選択され、前記トランジスタ配列ブロックの両端のエリアに位置する前記トランジスタブロックの前記Ｄ／Ａ変換回路がマトリックス状に配列された前記有機ＥＬ素子を駆動するためには使用されないダミー回路となっていて、
前記Ｄ／Ａ変換回路は電流スイッチングＤ／Ａであり、
さらに、前記有機ＥＬ素子を電流駆動する前記パッドに対応して設けられた複数の電流源を有し、前記複数の電流源は、それぞれ前記パッドに対応して設けられた前記Ｄ／Ａ変換回路からの出力電流でそれぞれ駆動され、前記電流源を構成するトランジスタが前記トランジスタブロック内において選択されて、前記ダミー回路は、前記両端のエリアに位置するトランジスタブロックにおける前記電流源を含むものであり、
前記Ｄ／Ａ変換回路と前記電流源とは、Ｒ，Ｇ，Ｂの表示色のそれぞれに対応して設けられ、前記トランジスタブロックがＲ，Ｇ，Ｂに対応し、かつ、Ｒ，Ｇ，Ｂの前記トランジスタブロックが順次繰り返されて配列されて設けられ、前記ダミー回路の前記トランジスタブロックは複数個設けられ、前記電流源は、カレントミラー回路を有する出力段電流源であり、
前記ダミー回路のＲ，Ｇ，Ｂの表示色のそれぞれに対応する前記電流源のうちの複数がアイコン表示のための有機ＥＬパネルの端子ピンにパラレルに接続される有機ＥＬ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、有機ＥＬ駆動回路および有機ＥＬ表示装置に関し、詳しくは、カレントミラー回路を利用したＤ／Ａ変換回路により表示データに対応する電流値を生成して有機ＥＬパネルの端子ピンを介して有機ＥＬパネルを電流駆動するカラムライン（陽極側ドライブライン、以下同じ）の電流駆動回路において、輝度むらを低減でき、かつ、製品ごとの輝度ばらつきに与える影響を低減できるような有機ＥＬ駆動回路の回路レイアウトに関する。
【背景技術】
【０００２】
携帯電話機，ＰＨＳ、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン、ローラインが１６２個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでも端子ピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。
【０００３】
カレントミラー回路による出力回路は、端子ピン対応に配置され、そのドライブ段は、例えば、特開２００３−２５５８９８号のように、端子ピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路（基準電流分配回路）を有している。そして、入力段となるその手前の基準電流発生回路から基準電流を受けて端子ピン対応にミラー電流を発生することで基準電流を端子ピン対応に分配して出力回路を駆動する（特許文献１）。さらに、出力回路の手前に端子ピン対応にカレントミラーで構成されるＤ／Ａ変換回路（Ｄ／Ａ）を設けて、それぞれのＤ／Ａが基準駆動電流として前記のミラー電流を受けてこの電流を基準としてＤ／Ａ変換をする。そのＤ／Ａ変換は、受けたこの電流を基準にして、受けた輝度の表示データをＤ／Ａ変換して端子ピン対応に表示データに応じたアナログ変換電流を生成するものである。このアナログ変換電流により前記のカレントミラーの出力回路が駆動され、端子ピン対応に有機ＥＬ素子の駆動電流が発生する。
このようなカレントミラー構成で有機ＥＬ素子に対する駆動電流を生成することにより、例えば、パッシブマトリックスの場合には、数μＡ程度の微小な基準電流からｍＡあるいは１Ａ程度の大きな電流を電力ロスを抑えて電流増幅することができる。これにより低消費電力の駆動回路を実現することができる。また、アクティブマトリックスの場合には、同様にして低消費電力で１ｎＡ〜１０μＡの駆動電流を得ることがきる。
【０００４】
このような有機ＥＬ表示パネルの電流駆動回路は、カレントミラーを構成する単位トランジスタが多数、パッドに対応して配列されることになる。
図４は、その説明図であって、電流駆動回路のＤ／Ａと出力段電流源を形成する先行技術における単位トランジスタの配列ブロック（トランジスタブロック）のレイアウトとこれに形成されるトランジスタを示している。
図４（ａ）は、電流駆動回路のＤ／Ａと出力段電流源を形成するトランジスタブロック、図（ｂ）は、カレントミラーを構成する単位トランジスタの平面図、図４（ｃ）はその断面図である。
単位トランジスタ１は、図４（ｃ）に示されるように、埋め込み層（Ｂ／Ｌ）１１と素子分離領域１２とで形成される矩形領域においてトランジスタ１が素子分離されてそのベース領域１３ｂとエミッタ領域１３ｅとコレクタ領域１３ｃとが矩形形状にサブストレート１６の表面側に形成される。なお、１４ｂ，１４ｅ，１４ｃは、それぞれ、ベースコンタクト、エミッタコンタクト、コレクタコンタクトであり、コレクタコンタクト１４ｃは、コレクタウオール１５と埋め込み層１１を介してコレクタ領域１３ｃと接続されている。
１７は、ＮＳＧの層間分離膜であり、１８は、上の層のポリシリコン絶縁層（Ｐ−ＳｉＮ）である。
そして、このような単位トランジスタ１が、図４（ａ）に示すように、トランジスタブロック３において、パッド２の配列方向（図面横方向，ロー方向）に２個配置されてパッド配列方向に直角な方向（縦方向，カラム方向）に２列で、多数設けられている。このような２列配置のトランジスタブロック３がパッド配列方向に繰り返して形成されて有機ＥＬ表示パネルの端子ピン対応の電流駆動回路がＩＣ化される。
【０００５】
この２列配置のトランジスタブロック３は、有機ＥＬ表示パネルの各端子ピンがＧ，Ｒ，Ｂの繰り返しで配列されることからそれに応じてその配列がＧ，Ｒ，Ｂ対応に割当られる。また、端子ピン配列に対応させて、各端子ピンに接続されるパッド（出力端子）２も配列される。
例えば、パッドピッチが５０μｍのときには、素子形成幅を４４μｍとし、横方向の間隔が６μｍとして、５０μｍの間隔で、素子形成幅を４４μｍの中に２個のトランジスタを形成し、各端子ピンを駆動する回路に必要な数のトランジスタを縦方向に多数形成する。
その結果、２列配列の単位トランジスタ１が各出力端子ピンに対応するパッド２の位置に一致して、縦方向には、例えば、数十個〜百個程度（その長さは１．０ｍｍ〜３．０ｍｍ程度）の長さでトランジスタ１が配置される。そして、これらトランジスタ１のほとんどは、上の配線層でカレントミラー接続される。
このとき、カレントミラー出力回路（出力段電流源）とカレントミラー構成の電流スイッチングＤ／Ａとは、２列の多数のトランジスタからできるだけペア特性が揃った位置にあるものが選択される。
【０００６】
なお、この明細書および特許請求の範囲における電流スイッチングＤ／Ａとは、複数の電流源の電流に対して電流源の電流をビットデータに応じてＯＮ／ＯＦＦスイッチングすることでＤ／Ａ変換の電流値を得る回路である。
また、図４（ａ）は、２列であるが、集積率をよくするために、Ｇ，Ｒ，Ｂの３端子ピンを１単位（Ｇ，Ｒ，Ｂのカラム方向の画素ピッチに相当）として単位トランジスタ１を６列としたトランジスタブロックがロー方向に繰り返し配列されるものもある。このときには、端子ピン方向（ロー方向）の幅が１５０μｍとなるが、この場合にはＧ，Ｒ，Ｂそれぞれの２列を単位として各パッド２に対応して各端子ピンを電流駆動する駆動回路が縦方向に割当てられることは変わらない。
ところで、マトリックス状に配置した有機ＥＬ素子を電流駆動し、かつ、有機ＥＬ素子の陽極と陰極をグランドに落としてリセットする有機ＥＬ素子の駆動回路が公知である（特許文献２）。また、ＤＣ−ＤＣコンバータを用いて有機ＥＬ素子を低消費電力で電流駆動する技術が公知である（特許文献３）。
【特許文献１】特開２００３−２５５８９８号公報
【特許文献２】特開平９−２３２０７４号公報
【特許文献３】特開２００１−１４３８６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前記したカレントミラー回路構成のＤ／Ａを用いて駆動電流を生成する有機ＥＬ駆動回路にあって、数μＡ程度の微小な基準電流からｍＡあるいは１Ａ程度の大きな電流を生成する場合にはＤ／Ａの変換精度のばらつきが出力段電流源の出力電流のばらつきを生じ、それが輝度むらとなる問題がある。
特に、カレントミラー構成の電流スイッチングＤ／Ａでは、電流源からの電流をスイッチングすることで、基準電流を２倍，４倍，８倍，１６倍，…と重みを付けて増幅した電流をカレントミラー接続の出力側トランジスタに得るので、カレントミラー接続されるトランジスタの数が数十から１００個程度は必要になる。そのために、カレントミラー構成のトランジスタの入力側トランジスタに対するペア特性の確保が重要になる。このペア特性は、ＩＣ化されているトランジスタの間の距離とトランジスタが選択される位置とが影響する。
【０００８】
しかも、カレントミラーで構成されるＤ／Ａ変回路は、有機ＥＬ素子の発光輝度を示す表示データに応じた駆動電流を発生するために高い変換精度が要求される。前記のような縦に長いトランジスタブロック３をパッドに対応して配列すると、トランジスタブロック３の形成エリアの両端に位置するトランジスタブロック３のトランジスタはペア性が悪くなる。
その理由は、内側に位置するトランジスタブロック３は、両端（両側）に同じようなトランジスタブロック３があるのに対して、両端では片側にしかトランジスタブロック３がないからである。それにより両端のトランジスタブロック３に形成されたトランジスタは、内側のトランジスタブロック３に形成されたトランジスタに比べて物性的にみた形成環境が均等でなくなり、物性的なストレスの偏りがあるために特性に差が出てくる。そのためカレントミラー回路としてのトランジスタのベア特性が落ちる。
その結果、端子ピン間の出力電流値の差が大きくなり、それが輝度むらとなって現れてくる。特に、ドライブＩＣを複数個使用した場合には、ＩＣ間の境目での輝度むらが目立ってくる。
前記した特開２００３−２５５８９８号（特許文献１）では、ＩＣ間の境目での輝度むらを防止するために、基準電流を分配するカレントミラー回路において、その入力側トランジスタを数十の多数の出力側トランジスタの中央に配置している。
【０００９】
図５は、この特開２００３−２５５８９８号の回路における端子ピンに対する出力電流特性を示すものである。Ｇ，Ｒ，Ｂの端子ピン数を各４５ピンとして電流駆動回路の出力電流の端子間特性を示している。点を結ぶ線が実際の測定値であり、この線の間の実線は回帰曲線である。縦軸は電流変化率であり、単位は［％］である。横軸は、端子ピン番号（端子の位置）である。
この特性にみるように、両端にある端子ピンに近づくにつれて出力電流が落ちてくる。両端にある端子ピンは、サブストレートにおけるトランジスタブロック３の形成エリアの両端のトランジスタブロック３に対応している。
特開２００３−２５５８９８号のように、入力側トランジスタを多数の出力側トランジスタの中央に配置して基準電流を分配したとしても有機ＥＬパネルの表示画面の輝度むらを十分には抑えることができない。そして、両端の端子ピンの出力電流の落込みは、製品ごとの輝度ばらつきに与える影響が大きい。
この発明の目的は、このような従来技術の問題点を解決するものであって、輝度むらを低減でき、かつ、製品ごとの輝度ばらつきに与える影響を低減できる有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
このような目的を達成するための第１の発明の有機ＥＬ駆動回路あるいは有機ＥＬ表示装置の特徴は、有機ＥＬパネルの端子ピンを介して有機ＥＬ素子を電流駆動するＩＣ化された有機ＥＬ駆動回路において、端子ピンに対応して設けられた複数のパッドと、この複数のパッドに対応してそれぞれ設けられ有機ＥＬ素子による輝度表示のための表示データを受けてこれに対応するアナログ電流を発生するカレントミラー構成のＤ／Ａを備えていて、パッドの配列方向のパッドピッチのｎ倍（ｎは正の整数）に実質的に対応したパッド配列方向の幅を有しこの幅に対して少なくとも２個のトランジスタが形成された多数のトランジスタを有する少なくとも２列の矩形のトランジスタブロックを複数個有するトランジスタ配列ブロックが設けられ、Ｄ／Ａ変換回路を構成するトランジスタがトランジスタ配列ブロックの内側のエリアにおいて選択され、トランジスタ配列ブロックの両端のエリアに位置するトランジスタブロックのＤ／Ａ変換回路がマトリックス状に配列された有機ＥＬ素子を駆動するためには使用されないダミー回路となっている。
しかも、前記Ｄ／Ａ変換回路が電流スイッチングＤ／Ａであり、さらに、有機ＥＬ素子を電流駆動するパッドに対応して設けられた複数の電流源を有し、複数の電流源がそれぞれパッドに対応して設けられたＤ／Ａ変換回路からの出力電流でそれぞれ駆動され、電流源を構成するトランジスタがトランジスタブロック内において選択されて、ダミー回路が両端のエリアに位置するトランジスタブロックにおける電流源を含むものであり、このダミー回路の電流源がアイコン表示のための有機ＥＬパネルの端子ピンに接続されるものである。
【００１１】
また、第２の発明は、前記Ｄ／Ａ変換回路と電流源とをＲ，Ｇ，Ｂの表示色のそれぞれに対応して設け、トランジスタブロックがＲ，Ｇ，Ｂに対応し、かつ、Ｒ，Ｇ，Ｂのトランジスタブロックが順次繰り返されて配列され、ダミー回路のトランジスタブロックが複数個設けられ、電流源をカレントミラー回路を有する出力段電流源とすることとを構成要件として、ダミー回路のＲ，Ｇ，Ｂの表示色のそれぞれに対応する前記電流源のうちの複数がアイコン表示のための有機ＥＬパネルの端子ピンにパラレルに接続されているものである。
【発明の効果】
【００１２】
このように、第１および第２の発明にあっては、それぞれに基本構成がＩＣチップの駆動回路形成領域において両端に位置するトランジスタブロックが動作対象とされないダミー回路となっているので、このダミー回路より内側に位置するトランジスタブロックに形成されたＤ／ＡあるいはＤ／Ａと出力段の電流源とは、これら回路を形成するトランジスタの物性的なストレスの偏りが減少して、Ｄ／Ａのカレントミラー回路は、ペア性の高いトランジスタで構成することができる。
これにより、両端の端子ピンの出力電流の落込みが低減されるので、輝度むらが低減でき、さらに製品ごとの輝度ばらつきに与える影響を抑えることができる。
【発明を実施するための最良の形態】
【００１３】
図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の電流駆動回路のＤ／Ａと出力段電流源のカレントミラーを構成する単位トランジスタのレイアウトの説明図、
図２は、出力電流の端子間特性の説明図、
図３は、Ｒ，Ｇ，Ｂを１つのトランジスタブロックに割当てた場合の詳細説明図、
図４は、電流駆動回路のＤ／Ａと出力段電流源を形成する先行技術におけるトランジスタブロックのレイアウトとこれに形成されるトランジスタの説明図、そして、
図５は、図４における出力電流の端子間特性の説明図である。
なお、図１〜図３においては、図４，５と同一の構成要素は同一の符号で示す。
【実施例１】
【００１４】
図１において、１０は、有機ＥＬ駆動回路のカラムドライバＩＣであって、１０ａは、有機ＥＬパネルの端子ピン対応に設けられるＤ／Ａと出力段電流源のカレントミラーを構成する単位トランジスタのＩＣチップにおけるレイアウトである。
３は、２列単位（２カラム）で２×４２個のトランジスタを単位とするトランジスタブロックであり、図４（ａ）に示す配列ブロックである。６は、トランジスタブロック３と同じものであるが、マトリックス状に配列された有機ＥＬ素子を駆動するためには使用されない配列ブロック（ダミー回路）である。
トランジスタブロック３は、所定の間隙を挟んでパッド配列方向（横方向）にパッドピッチおきに各パッド２に対してＢ，Ｇ，Ｒの順に繰り返して形成される。ＩＣチップの駆動回路形成領域においてその両端（両側）にあるそれぞれ３個のトランジスタブロック３は、使用されないトランジスタブロック６として形成される。内側の配列ブロック３と同じ回路がここにも形成されるが、パッド２に対する接続は行われない。したがって、駆動電流は出力されない。
【００１５】
有機ＥＬパネルの電流駆動回路は、入力段に基準電流発生回路を有し、ドライブ段と出力段が有機ＥＬパネルの各端子ピン対応に設けられる。これらは、トランジスタブロック３，６にそれぞれ形成される。ドライブ段には、各端子ピン対応に基準電流を分配する基準電流分配回路と各端子ピン対応に設けられたカレントミラー構成の電流スイッチングＤ／Ａが設けられる。このＤ／Ａが表示データを受けて、各端子ピン対応に設けられた出力段電流源を駆動する。
４は、トランジスタブロック３におけるその出力段電流源が形成されたブロックであり、２×６個のトランジスタからなる。５は、トランジスタブロック３においてＤ／Ａが形成されたブロックであり、ブロック４の後ろに設けられた２×３６のトランジスタからなる。
これら配列ブロック４，５に対して隣接する有機ＥＬ素子を駆動するものとして動作させない出力段電流源の回路とＤ／Ａとがダミーのブロック４Ｄ，５Ｄとしてトランジスタブロック３に形成される。それがトランジスタブロックの形成エリア７の左右側にそれぞれ３個ずつ設けられたトランジスタブロック６となる。ダミーのブロック４Ｄ，５Ｄは、配列された隣接する有機ＥＬ素子を駆動するための駆動回路にはならない。そのため、ダミーのブロック４Ｄ，５Ｄの各パッド２への接続あるいはこれの端子ピンへの接続配線はされないが、後述するように、有機ＥＬパネルのアイコン駆動用の端子ピンとしてダミー回路の出力段電流源を接続してアイコン表示のための有機ＥＬ素子を駆動する。
【００１６】
ここでは、出力段電流源のカレントミラー回路のトランジスタの個数を１０個、Ｄ／Ａのカレントミラー回路のトランジスタの個数を７０個としてカレントミラー構成の電流スイッチングＤ／Ａを構成し、それぞれに予備あるいはダミートランジスタ２個設けて、前記した特開２００３−２５５８９８号の実施例の回路を実現する。図２は、その場合の端子ピンに対する出力電流特性である。
なお、トランジスタブロック３，６に形成されるＤ／Ａと出力段電流源の回路の詳細は、この出願人が出願し、すでに公開された特開平２００３−３０８０４３号に記載されている。
図２に示すように、端子ピンの数は、Ｂ，Ｇ，Ｒともに２本少なくなるが、その特性は、図５の場合よりも平坦となり、端子ピン間の出力電流のばらつきは少なくなる。縦軸は、電流変化率であり、単位は［％］である。横軸は、端子ピン番号（端子の位置）である。
【実施例２】
【００１７】
図３は、Ｒ，Ｇ，Ｂを独立のトランジスタブロック３とせずに、１つのトランジスタブロック３ａとして、その中にＤ／Ａと出力段電流源を割当てた場合の実施例の詳細説明図である。各トランジスタブロック３ａにおいては、Ｂ，Ｒ，Ｇの各出力段電流源のブロックをパッドに対応して横方向に配置した構成とし、Ｄ／Ａのみを縦方向にＢ，Ｒ，Ｇの順で配列したものである。
トランジスタの配列ブロック３ａは、トランジスタの配列ブロック３を３個並べて１個にしたものである。トランジスタブロックの形成エリア７（図１参照）の両端に位置するトランジスタブロック６に対応するダミー回路のトランジスタブロックも同様な構成であるが、図では省略してある。この場合のダミー回路のトランジスタブロック３ａは、ＩＣチップにおいてその両端にそれぞれ１個ずつとなる。
図３において、４Ｒｉ，４Ｇｉ，４Ｂｉ，…は、それぞれのトランジスタブロック３ａにおける出力段を構成する電流源であり、パッド２の配列方向に沿って割当てられる。５Ｒｉ，５Ｇｉ，５Ｂｉ，…は、それぞれの配列ブロック７におけるＤ／Ａである。これは、パッド２の配列方向に対して直角方向に割当てられている。
なお、ダミーの回路４Ｄ，５Ｄを持つトランジスタブロックも出力段電流源４Ｒｉ，４Ｇｉ，４ＢｉとＤ／Ａ５Ｒｉ，５Ｇｉ，５Ｂｉとが同様な割当てでトランジスタブロック形成エリア７の両端に設けられる。
前記と同様に、トランジスタブロック３ａのトランジスタ数を８４個×３として、Ｒ，Ｇ，Ｂ対応に出力段電流源とＤ／Ａとを設けている。そこで、トランジスタブロック３ａの単位トランジスタの総数は、８４×３＝２５２個になる。
【００１８】
この図３の実施例では、各トランジスタブロック３ａにおいて３×パッドピッチ幅の単位でそれぞれにカレントミラーを構成する単位トランジスタ１を選択して、Ｒ，Ｇ，Ｂの出力段電流源とＤ／Ａ（Ｄ／Ａ）を割当ててそれぞれのカレントミラー回路を形成する。
また、図３の実施例では、Ｄ／Ａを形成するトランジスタの配列ブロックを横方向に幅のある長方形としている。このようにすることで、カレントミラー回路を構成するペア特性を採るトランジスタの選択範囲が横方向に広げられる。図４ではペア特性を採るトランジスタは、縦方向のトランジスタを選択することになるが、この場合よりも特性が揃う確率が高くなる。
【００１９】
ところで、携帯電話等では、表示画面の上部に電波の受信状態や電池の残量を示すアイコンがそれぞれ設けられている。さらに、表示画面の下側には、特定の操作に対応したアイコンが設けられているものも多くある。
このようなアイコンは、マトリックス状に配列され隣接したものが駆動されてそのときどきの表示データに応じて輝度を表示するメインの有機ＥＬ素子ではないので、表示輝度に多少のばらつきがあっても問題ない。これらアイコンは、表示画素が大きくなるので、その分大きな駆動電流が要求される。
そこで、図１に示すダミー回路のトランジスタブロック６のブロック４Ｄの出力段電流源は、パッド２を介してこれらアイコンに対応する有機ＥＬ素子を駆動するものとして割当てる。有機ＥＬパネルのアイコン駆動用の端子ピンにダミー回路の出力段電流源を接続してアイコン表示のための有機ＥＬ素子を駆動する。アイコン表示の場合には、駆動電流値のばらつきは問題にならないので、これによりダミー回路を有効に使用することができる。
【００２０】
このように、ダミー回路６は、電源からは電力が供給された状態にあるので、アイコン駆動用として動作させても、メインの有機ＥＬ素子に対応する端子ピンに送出する駆動電流のばらつきに対する作用においては影響しない。要するに、この発明では、このダミー回路が配列された隣接する有機ＥＬ素子を駆動する回路として動作しなければよい。
なお、このアイコン用の有機ＥＬ素子を駆動する場合には、駆動電流量が大きくなるので、パッド２に接続されたトランジスタブロック６のブロック４Ｄの電流源複数を１つのアイコンの有機ＥＬ素子に対応させて電流源のパラレル接続で駆動するようにするとよい。これにより、大きな駆動電流を容易に生成することができる。
【産業上の利用可能性】
【００２１】
以上説明してきたが、実施例では、トランジスタブロック３，６にＤ／Ａと電流源とを設けて構成しているが、アクディブマトリックスの有機ＥＬパネルでは、駆動電流値が小さくなるので、Ｄ／Ａの出力そのものを駆動電流として使用することができる。この場合にはＤ／Ａが出力段電流源となる。そのレイアウトは、図１，図３における出力段電流源が形成されたブロック４あるいは４Ｄがなくなり、Ｄ／Ａが形成されたブロック５あるいは５Ｄがトランジスタブロック３，６の先頭にきてパット２に対応することになる。
したがって、この発明では、トランジスタブロック３，６に設けられる回路は、Ｄ／Ａだけであってもよい。
【００２２】
実施例では、ＩＣチップの駆動回路形成領域においてその両端（両側）にあるトランジスタブロックをダミー回路として割り当てている。そこで、ＩＣチップの駆動回路形成領域の両端に有機ＥＬ素子の駆動回路とは異なる回路が形成されていてもよいことはもちろんである。このようなダミー回路のトランジスタブロックは、１個であっても、２以上であってもよい。
さらに、この発明は、直接カラムラインに接続された有機ＥＬ素子を電流駆動するパッシブ型の有機ＥＬパネルに限らず、ピクセル回路のコンデンサを介してピクセル回路の有機ＥＬ素子を駆動するアクティブマトリックス型の有機ＥＬパネルにあっても適用できる。
ところで、実施例では、バイポーラトランジスタを例としているが、バイポーラトランジスタに換えてＭＯＳＦＥＴトランジスタを使用してもこの発明が適用できることはもちろんである。
【図面の簡単な説明】
【００２３】
【図１】図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の電流駆動回路のＤ／Ａと出力段電流源のカレントミラーを構成する単位トランジスタのレイアウトの説明図である。
【図２】図２は、出力電流の端子間特性の説明図である。
【図３】図３は、Ｒ，Ｇ，Ｂを１つのトランジスタブロックに割当てた場合の詳細説明図である。
【図４】図４は、電流駆動回路のＤ／Ａと出力段電流源を形成する先行技術におけるトランジスタブロックのレイアウトとこれに形成されるトランジスタの説明図である。
【図５】図５は、図４における出力電流の端子間特性の説明図である。
【符号の説明】
【００２４】
１…単位トランジスタ、２…パッド、
３，３ａ…トランジスタブロック、
６…ダミー回路のトランジスタブロック、
４Bi，４Ri，４Gi…電流駆動回路、
５Bi，５Ri，５Gi…Ｄ／Ａ、
７…トランジスタブロックの形成エリア、
１０…カラムドライバＩＣ。
【図１】
0004841812.tif 000002
【図２】
0004841812.tif 000003
【図３】
0004841812.tif 000004
【図４】
0004841812.tif 000005
【図５】
0004841812.tif 000006