(57)【特許請求の範囲】
【請求項１】
入力信号を共通に受ける複数ＮのＡ／Ｄ変換器（２２）と、
前記複数ＮのＡ／Ｄ変換器の出力値を選択的に出力するためのデータ選択器（２３）と、
前記複数ＮのＡ／Ｄ変換器に対し、所定周期ＴｓでＴｓ／Ｎずつシフトしたサンプリングクロックを与えるとともに、該サンプリングで得られたデータが時系列に出力されるように前記データ選択器を制御する制御部（２４）と、
前記データ選択器から出力されたデータを受けて、入力信号のうち所望周波数帯の信号成分を抽出してベースバンド信号に変換する信号抽出部（２５）と、
前記信号抽出部から出力されたベースバンド信号について解析処理を行う解析部（３８）とを有する信号解析装置において、
前記複数ＮのＡ／Ｄ変換器は、サンプリング順が連続している複数Ｍ個を一組としてＰ組に分けられており、
前記データ選択器はＮ対Ｍのスイッチで構成され、前記複数ＮのＡ／Ｄ変換器の出力値を周期Ｔｓ／Ｐで前記組単位に選択してＭ系列で並列出力するように制御され、
さらに、前記信号抽出部が、
所望周波数で互いに位相が９０°異なる２相の局所信号を生成する局所信号発生器（２６）と、
前記数Ｍの間引き処理に対応してポリフェーズ分解されたフィルタ（３０、３１）を有し、前記データ選択器からＭ系列で出力された信号をそれぞれ受けて前記２相の局所信号によりベースバンド信号に変換して出力する前記複数Ｍの直交復調器（２７）と、
前記複数Ｍの直交復調器の出力の同相成分同士の総和を周期Ｔｓ／Ｐで求めて出力する第１の積算器（３５）と、
前記複数Ｍの直交復調器の出力の直交成分同士の総和を周期Ｔｓ／Ｐで求めて出力する第２の積算器（３６）とにより構成されていることを特徴とする信号解析装置。
【請求項２】
入力信号を共通に受ける複数ＮのＡ／Ｄ変換器（２２）と、
前記複数ＮのＡ／Ｄ変換器に対し、所定周期Ｔｓで且つＴｓ／Ｎずつシフトしたサンプリングクロックを与える制御部（２４）と、
前記複数ＮのＡ／Ｄ変換器から出力されたデータを受けて、入力信号のうち所望周波数帯の信号成分を抽出してベースバンド信号に変換する信号抽出部（２５）と、
前記信号抽出部から出力されたベースバンド信号について解析処理を行う解析部（３８）とを有する信号解析装置において、
前記信号抽出部が、
所望周波数で互いに位相が９０°異なる２相の局所信号を生成する局所信号発生器（２６）と、
前記数Ｎの間引き処理に対応してポリフェーズ分解されたフィルタ（３０、３１）を有し、前記Ａ／Ｄ変換器からＮ系列で出力された信号をそれぞれ受けて前記２相の局所信号によりベースバンド信号にそれぞれ変換して出力する前記複数Ｎの直交復調器（２７）と、
前記複数Ｎの直交復調器の出力の同相成分同士の総和を周期Ｔｓで求めて出力する第１の積算器（３５）と、
前記複数Ｎの直交復調器の出力の直交成分同士の総和を周期Ｔｓで求めて出力する第２の積算器（３６）とにより構成されていることを特徴とする信号解析装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をＡ／Ｄ変換処理によりデジタルのデータ信号に変換してから所定の解析処理する信号解析装置において、高速な信号に対する解析処理を低速な内部処理で行えるようにするための技術に関する。
【背景技術】
【０００２】
現在、アナログ信号に対する解析処理は、アナログ信号をＡ／Ｄ変換処理によりデジタルのデータ列に変換してから行う方法が一般的に採用されている。
【０００３】
ここで、解析できる信号の周波数上限は、Ａ／Ｄ変換処理の動作速度の上限で決まってしまうが、入力信号を共通に受けた複数のＡ／Ｄ変換器のサンプリングタイミングを、少しシフトするインタリーブ方式を採用することで、Ａ／Ｄ変換器の数分だけ周波数上限を拡げることができ、現在では直流からＧＨｚ帯までの信号のサンプリングが可能となっている。
【０００４】
なお、上記インタリーブ方式のＡ／Ｄ変換装置は、例えば次の特許文献１に開示されている。
【０００５】
【特許文献１】特開２０００−２９５１０５号公報
【０００６】
一方、信号の解析には、例えば直流からＧＨｚ帯までをスパンとする広帯域なスペクトラム解析だけでなく、例えば地上デジタル放送波のうちの任意のチャネルに対する狭帯域な周波数解析や変調解析等があり、これらの狭帯域な解析を行うためには、その解析対象の信号成分の抽出処理が必要となる。
【０００７】
図８は、インタリーブ方式のＡ／Ｄ変換処理を用い、狭帯域の信号抽出を行う信号解析装置１の構成例を示している。
【０００８】
この信号解析装置１では、例えば図９の（ａ）に示すアナログの入力信号ｓ（ｔ）が入力端子１ａに入力され、分岐手段２で複数Ｎ（この例ではＮ＝４とする）に分岐され、Ｎ個のＡ／Ｄ変換器３（１）〜３（４）へ同相で入力される。
【０００９】
各Ａ／Ｄ変換器３（１）〜３（４）は、後述する制御部５から図９の（ｂ１）〜（ｂ４）のように、所定周期Ｔｓ（周波数ｆｓ）で、Ｔｓ／Ｎずつ遅延して出力されるサンプリングクロックＣｓ１〜Ｃｓ４をそれぞれ受けて、入力信号ｓ（ｔ）をＴｓ／Ｎずつシフトしたタイミングでサンプリングし、そのサンプリング値を図９の（ｃ１）〜（ｃ４）のようにデジタルのデータ値Ｓ（１）、Ｓ（２）、……にそれぞれ変換してデータ選択器４に出力する。
【００１０】
データ選択器４は、制御部５の制御により、Ａ／Ｄ変換器３（１）〜３（４）から出力されたデータ値Ｓ（１）、Ｓ（２）、……を、図９の（ｄ）のように、Ｔｓ／Ｎ時間毎に切り換えてサンプリング順に出力する。
【００１１】
このデータ選択器４から出力されるデータ値は、入力信号ｓ（ｔ）をＴｓ／Ｎの周期でサンプリングしたものと等価であり、図１０の（ａ）に示すように、直流からナイキスト周波数Ｎ・ｆｓ／２までの信号成分のサンプリングが可能となる。例えば、Ｎ＝８、ｆｓ＝２００ＭＨｚとすれば、直流から８００ＭＨｚまでの信号のサンプリングが可能となる。
【００１２】
このようにして得られたデータ列は、信号抽出部６に入力される。信号抽出部６では、図１０の（ａ）に示している直流から周波数Ｎ・ｆｓ／２までの周波数範囲内で、所望周波数ｆｃを中心として所定幅±ｆｗの周波数帯の信号を抽出し、図１０の（ｂ）のようにベースバンドに変換している。
【００１３】
この信号抽出処理には、図８に示しているように、局所信号発生器７と、２つのミキサ（乗算器）８ａ、８ｂ、ＬＰＦ８ｃ、８ｄからなる直交復調器８が用いられる。
【００１４】
局所信号発生器７は、所望周波数ｆｃで互いに位相が９０°異なる２相の局所信号Ｃｉ、Ｃｑを生成し、データ列を共通に受ける直交復調器８の２つのミキサ８ａ、８ｂに入力する。ミキサ８ａ、８ｂの出力はＬＰＦ８ｃ、８ｄで帯域制限されて周波数ｆｗ以下のベースバンド信号Ｉ、Ｑとなり、図９の（ｅ）、（ｆ）のように、順次出力される。
【００１５】
ここで、前記したように、解析対象の信号は狭帯域（例えば地上デジタル放送波の任意チャンネルの信号の場合、数ＭＨｚ）であり、これをベースバンドに変換したときの上限周波数ｆｗは非常に低い。
【００１６】
このベースバンド信号の解析のための演算処理に必要十分なサンプリングレートはｆｗの２倍であるが、直交復調器８から出力されるベースバンド信号Ｉ、Ｑのサンプリングレートはインタリーブ方式における高速化されたレートＮ・ｆｓであるため、解析のための演算処理に必要十分なデータ量を大幅に超え、余分なデータが多く含まれている。
【００１７】
そこで、この余分なデータに対する計算処理を行わないように、間引き手段９、１０により、例えば図９の（ｇ）（ｈ）のような１／Ｍ（図ではＭ＝２で１個おき）の間引き処理（デシメーション）を行い、その間引き処理されたベースバンド信号Ｉ′、Ｑ′を解析部１１に入力して、周波数解析や変調解析のための演算処理を行う。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記構成の信号解析装置１では、複数ＮのＡ／Ｄ変換器３の出力値選択処理と信号抽出処理とをＮ・ｆｓの速度で行う必要があり、上記のように等価的に高速なサンプリングを行っていても、後続回路の速度で装置全体の処理速度が大きく制限されてしまう。
【００１９】
本発明は、この問題を解決して、高速で且つ狭帯域な信号に対する解析処理を低速な内部処理で行える信号解析装置を提供することを目的としている。
【課題を解決するための手段】
【００２０】
前記目的を達成するために、本発明の請求項１の信号解析装置は、
入力信号を共通に受ける複数ＮのＡ／Ｄ変換器（２２）と、
前記複数ＮのＡ／Ｄ変換器の出力値を選択的に出力するためのデータ選択器（２３）と、
前記複数ＮのＡ／Ｄ変換器に対し、所定周期ＴｓでＴｓ／Ｎずつシフトしたサンプリングクロックを与えるとともに、該サンプリングで得られたデータが時系列に出力されるように前記データ選択器を制御する制御部（２４）と、
前記データ選択器から出力されたデータを受けて、入力信号のうち所望周波数帯の信号成分を抽出してベースバンド信号に変換する信号抽出部（２５）と、
前記信号抽出部から出力されたベースバンド信号について解析処理を行う解析部（３８）とを有する信号解析装置において、
前記複数ＮのＡ／Ｄ変換器は、サンプリング順が連続している複数Ｍ個を一組としてＰ組に分けられており、
前記データ選択器はＮ対Ｍのスイッチで構成され、前記複数ＮのＡ／Ｄ変換器の出力値を周期Ｔｓ／Ｐで前記組単位に選択してＭ系列で並列出力するように制御され、
さらに、前記信号抽出部が、
所望周波数で互いに位相が９０°異なる２相の局所信号を生成する局所信号発生器（２６）と、
前記数Ｍの間引き処理に対応してポリフェーズ分解されたフィルタ（３０、３１）を有し、前記データ選択器からＭ系列で出力された信号をそれぞれ受けて前記２相の局所信号によりベースバンド信号に変換して出力する前記複数Ｍの直交復調器（２７）と、
前記複数Ｍの直交復調器の出力の同相成分同士の総和を周期Ｔｓ／Ｐで求めて出力する第１の積算器（３５）と、
前記複数Ｍの直交復調器の出力の直交成分同士の総和を周期Ｔｓ／Ｐで求めて出力する第２の積算器（３６）とにより構成されていることを特徴としている。
【００２１】
また、本発明の請求項２の信号解析装置は、
入力信号を共通に受ける複数ＮのＡ／Ｄ変換器（２２）と、
前記複数ＮのＡ／Ｄ変換器に対し、所定周期Ｔｓで且つＴｓ／Ｎずつシフトしたサンプリングクロックを与える制御部（２４）と、
前記複数ＮのＡ／Ｄ変換器から出力されたデータを受けて、入力信号のうち所望周波数帯の信号成分を抽出してベースバンド信号に変換する信号抽出部（２５）と、
前記信号抽出部から出力されたベースバンド信号について解析処理を行う解析部（３８）とを有する信号解析装置において、
前記信号抽出部が、
所望周波数で互いに位相が９０°異なる２相の局所信号を生成する局所信号発生器（２６）と、
前記数Ｎの間引き処理に対応してポリフェーズ分解されたフィルタ（３０、３１）を有し、前記Ａ／Ｄ変換器からＮ系列で出力された信号をそれぞれ受けて前記２相の局所信号によりベースバンド信号にそれぞれ変換して出力する前記複数Ｎの直交復調器（２７）と、
前記複数Ｎの直交復調器の出力の同相成分同士の総和を周期Ｔｓで求めて出力する第１の積算器（３５）と、
前記複数Ｎの直交復調器の出力の直交成分同士の総和を周期Ｔｓで求めて出力する第２の積算器（３６）とにより構成されていることを特徴としている。
【発明の効果】
【００２２】
このように構成したため、本発明の請求項１の信号解析装置では、複数のＡ／Ｄ変換器から出力されたデータ値に対する選択処理、信号抽出処理および間引き処理がＰ／Ｔｓのレートで行われることになり、ＮとＭの比Ｐ（＝Ｎ／Ｍ）を少なくすることで低速な内部処理でより高速に信号解析処理を行うことができる。
【００２３】
また、本発明の請求項２の信号解析装置では、上記請求項１のＮとＭとが等しい（Ｐ＝１）場合であり、データ選択処理が不要となり最も高速な解析処理が可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用した信号解析装置２０の構成を示している。
【００２５】
この信号解析装置２０は、入力端子２０ａに入力されたアナログの入力信号ｓ（ｔ）を分岐手段２１でＮ分岐し、複数Ｎ（ここではＮ＝８の例を示す）のＡ／Ｄ変換器２２（１）〜２２（８）に同相入力する。
【００２６】
各Ａ／Ｄ変換器２２（１）〜２２（８）は、制御部２４から所定周期Ｔｓで、Ｔｓ／８時間（位相角２π／８）ずつシフトしたサンプリングクロックＣｓ１〜Ｃｓ８をそれぞれ受けて、入力信号ｓ（ｔ）をＴｓ／８ずつ異なるタイミングでサンプリングし、そのサンプリング値をデジタルのデータ値Ｓ（１）、Ｓ（２）、……にそれぞれ変換してデータ選択器２３に出力する。
【００２７】
なお、ここでは、複数ＮのＡ／Ｄ変換器２２（１）〜２２（８）は、サンプリング順が連続している複数Ｍ個（この例ではＭ＝４）を一組としてＰ組（この例ではＰ＝２）に分けられている。つまり、Ａ／Ｄ変換器２２（１）〜２２（４）を１組目、Ａ／Ｄ変換器２２（５）〜２２（８）を２組目としている。
【００２８】
データ選択器２３は、複数ＮのＡ／Ｄ変換器２２（１）〜２２（８）の出力値を選択的に出力するためのものであり、Ｎ対Ｍ（この例では８対４）のスイッチで構成され、８個のＡ／Ｄ変換器２２（１）〜（８）の出力値をＴｓ／Ｐの周期で前記組単位に選択してＭ系列で並列出力するように、制御部２４から周期Ｔｓ／Ｐで出力される切換信号Ｃａによって切り換え制御される。なお、このデータ選択器２３はデータラッチ機能を有しており、切換信号Ｃａを受けたときに入力されているデータをラッチして出力する。
【００２９】
制御部２４は、サンプリングクロックＣｓ１〜Ｃｓ８、データ選択器２３への切換信号Ｃａおよび後述する第１の積算器３５、第２の積算器３６に対する積算指示信号Ｃｂを生成出力する。
【００３０】
データ選択器２３で選択されたＭ系列のデータは、信号抽出部２５に入力される。信号抽出部２５は、データ選択器２３から出力されたＭ系列のデータを受けて、入力信号のうち、解析対象である所望周波数帯の信号成分を抽出してベースバンド信号に変換する。
【００３１】
ここで、信号抽出部２５は、局所信号発生器２６、４（＝Ｍ）個の直交復調器２７（１）〜２７（４）と、第１の積算器３５と、第２の積算器３６とにより構成されている。
【００３２】
局所信号発生器２６は、解析対象の所望の周波数帯の中心周波数（局所周波数）ｆｃで、互いに位相が９０°異なる２相の局所信号Ｃｉ、Ｃｑ（数値による離散的な信号）を生成して各直交復調器２７（１）〜２７（４）に与える。
【００３３】
直交復調器２７（１）〜２７（４）は、入力信号を共通に受け、且つ局所信号Ｃｉ、Ｃｑをそれぞれ受けるミキサ（乗算器）２８、２９と、各ミキサ２８、２９の出力に対するフィルタリング処理をそれぞれ行うフィルタ３０、３１とを有し、所望周波数帯の信号をベースバンド信号ｉ、ｑにそれぞれ変換して出力する。
【００３４】
第１の積算器３５は、制御部２４から周期Ｔｓ／Ｎで出力される積算指示信号Ｃｂを受ける毎に、複数Ｍの直交復調器２７（１）〜２７（４）から出力された同相成分信号同士ｉ（１）〜ｉ（４）の総和Ｉを求めて出力する。
【００３５】
また、第２の積算器３６は、制御部２４から周期Ｔｓ／Ｎで出力される積算指示信号Ｃｂを受ける毎に、複数Ｍの直交復調器２７（１）〜２７（４）から出力された直交成分信号同士ｑ（１）〜ｑ（４）の総和Ｑを求めて出力する。
【００３６】
なお、各直交復調器２７（１）〜２７（４）のフィルタ３０、３１は、１／Ｍの間引き処理に対応してポリフェーズ分解して得られた特性にそれぞれ設定され、第１の積算器３５と第２の積算器３６の積算処理とあわせて、１／Ｍの間引き処理と同等の作用を示す。
【００３７】
以下、この点について説明する。
先ず、本発明の前提技術として、直交復調器２７のミキサ出力信号に対して、次式（１ａ）〜（１ｃ）で表される４タップのデジタルフィルタによる演算処理と間引き処理を行う場合について考える。
【００３８】
Ｈ（ｚ）＝ｈ（０）＋ｈ（１）ｚ−１＋ｈ（２）ｚ−２＋ｈ（３）ｚ−３
……（１ａ）
＝ｈ（０）＋ｈ（２）ｚ−２＋ｚ−１［ｈ（１）＋ｈ（３）ｚ−２］
……（１ｂ）
＝Ｅ０（ｚ２）＋ｚ−１Ｅ１（ｚ２）
……（１ｃ）
ただし、Ｅ０（ｚ）＝ｈ（０）＋ｈ（２）ｚ−１
Ｅ１（ｚ）＝ｈ（１）＋ｈ（３）ｚ−１
【００３９】
図２の（ａ）に示すように、上記伝達式Ｈ（ｚ）のフィルタ１００に対してデータ列ｘ（ｉ）を入力し、その出力ｙ（ｊ）に対して間引き手段１０１で１／２の間引き処理を行うことを考える。入力データｘ（ｉ）に対してフィルタの出力ｙ（ｊ）は、次のようになる。
【００４０】
ｙ（０）＝ｈ（０）ｘ（０）＋ｈ（１）ｘ（−１）
＋ｈ（２）ｘ（−２）＋ｈ（３）ｘ（−３）
ｙ（１）＝ｈ（０）ｘ（１）＋ｈ（１）ｘ（０）
＋ｈ（２）ｘ（−１）＋ｈ（３）ｘ（−２）
ｙ（２）＝ｈ（０）ｘ（２）＋ｈ（１）ｘ（１）
＋ｈ（２）ｘ（０）＋ｈ（３）ｘ（−１）
ｙ（３）＝ｈ（０）ｘ（３）＋ｈ（１）ｘ（２）
＋ｈ（２）ｘ（１）＋ｈ（３）ｘ（０）
…………
【００４１】
上記出力ｙ（ｊ）のうち、ｙ（０）、ｙ（２）、……を有効データとし、ｙ（１）、ｙ（３）、……を無効データとする１／２間引き処理を行うことで、最終的な出力Ｙは、偶数番目の出力ｙ（２ｋ）となる。
【００４２】
ここで、上記式（１ｂ）に対応させて、フィルタ１００を図２の（ｂ）のように、遅延器１００ａ、ｈ（０）＋ｈ（２）ｚ−２の式で表される演算部１００ｂ、ｈ（１）＋ｈ（３）ｚ−２の演算を行う演算部１００ｃおよび加算器１００ｄで構成することができる。
【００４３】
そして、詳述しないが、データ列に対するフィルタリングと間引き処理とをカスケードに行う場合に、フィルタのタップ数を変更することでフィルタリングと間引き処理の順序の入替ができることを示すノーブル恒等変換の技術を用いると、図２の（ｂ）の回路は、図２の（ｃ）のように、上記式（１ｃ）のＥ０（ｚ）、Ｅ１（ｚ）の演算を行う回路を用いて変形することができる。
【００４４】
図２の（ｃ）の回路で、間引き手段１０１ａ、１０１ｂは１／２の間引き処理を行う。また、演算部１００ｅは、ｈ（０）＋ｈ（２）ｚ−１の演算を行い、演算部１００ｆはｈ（１）＋ｈ（３）ｚ−１の演算を行う。
【００４５】
ここで、入力データｘ（ｉ）のうち、演算部１００ｅには偶数番目のデータｘ（２ｋ）が入力され、演算部１００ｆには奇数番目のデータｘ（２ｋ＋１）が入力されることになる。
【００４６】
したがって、図２の（ｃ）の回路は、図２の（ｄ）に示すように、スイッチ１００ｇにより入力データを演算部１００ｅと演算部１００ｆに交互に振り分けたものと等価である。この図２の（ｄ）の形式のフィルタをポリフェーズ構成という。
【００４７】
このポリフェーズ構成を各直交復調器のミキサ出力に接続することで、１／２間引き処理と等価な処理が行える。
【００４８】
なお、前記図２の説明はＭ＝２としているが、Ｍ＝４の場合、図３のように、スイッチ１００ｇの切り換え数が４となり、４個おきのデータに対してＥ０〜Ｅ３の演算をそれぞれ行う４つの演算部１００ｅ〜１００ｈを設け、その出力の総和を加算器１００ｄにより求める構成となる。
【００４９】
ところが、このスイッチ１００ｇによるデータ振り分けの速度としては、間引き数Ｍとは無関係にインタリーブ方式におけるサンプリング速度Ｎ・ｆｓが必要となってしまう。
【００５０】
そこで、本発明では、複数のＡ／Ｄ変換器の出力データの選択処理と、ポリフェーズ構成のフィルタ処理に必要なデータスイッチング処理とを一体化して、データ選択処理と信号抽出処理の低速化を可能にしている。
【００５１】
即ち、この実施形態では、Ａ／Ｄ変換器２２（１）〜２２（Ｎ）を、サンプリング順が連続している複数Ｍ個を一組としてＰ組（Ｐは２以上）に分け、データ選択器２３をＮ対Ｍのスイッチ構成とし、選択したＭ系列のデータを信号抽出部２５を構成するＭ組の直交復調器２７（１）〜２７（Ｎ）に入力し、そのミキサ出力を前記ポリフェーズ分解されたフィルタ３０、３１により帯域制限処理し、その出力の同相成分同士を第１の積算器３５で加算し、直交成分同士を第２の積算器３６で加算して、ベースバンド信号Ｉ、Ｑを求めている。第１の積算器３５と第２の積算器３６は、制御部２４から周期Ｔｓ／Ｐで出力される積算指示信号Ｃｂを受ける毎に積算を行う。
【００５２】
次に上記実施形態の動作例について説明する。
図４の（ａ）の入力信号ｓ（ｔ）に対して、同図（ｂ１）〜（ｂ８）のようにＴｓ／８時間ずつシフトしたサンプリングクロックＣｓ１〜Ｃｓ８がＡ／Ｄ変換器２２（１）〜２２（８）にそれぞれに与えられ、各Ａ／Ｄ変換器２２（１）〜２２（８）から同図（ｃ１）〜（ｃ８）のようにデータＳ（１）〜Ｓ（８）が順次出力され、データ選択器２３に入力される。
【００５３】
データ選択器２３には、図４の（ｄ）に示すように、周期Ｔｓ／２の切換信号Ｃａが入力されており、その立ち上がりタイミング（ここでは、サンプリングクロックＣｓ１、Ｃｓ５に同期しているものとする）にデータをラッチして、切り換え動作する。
【００５４】
したがって、データ選択器２３からは、図５の（ａ１）〜（ａ４）のようにデータＳ（ｉ，ｊ）が４系列で周期Ｔｓ／２で順次出力されることになり、これら４系列のデータに対して各直交復調器２７（１）〜２７（４）による周波数変換、成分分離処理およびフィルタ処理がなされて、その出力のうちの同相成分同士が第１の積算器３５で積算され、直交成分同士が第２の積算器３６で積算され、それぞれの積算結果が同図の（ｂ）、（ｃ）のようにベースバンド信号Ｉ、Ｑとして周期Ｔｓ／２で順次出力される。
【００５５】
ここで、伝達式ＥＵのフィルタに対してデータＣ・Ｓ（ｉ−ｊ）が入力したときの出力をＣ・ＥＵ（ｉ−ｊ）と表すと、ベースバンド信号Ｉ、Ｑは次のようになる。
【００５６】
Ｉ(1) ＝Ｃｉ(1)［Ｅ０(1-1)＋Ｅ１(2-1)＋Ｅ２(3-1)＋Ｅ３(4-1)］
Ｑ(1) ＝Ｃｑ(1)［Ｅ０(1-1)＋Ｅ１(2-1)＋Ｅ２(3-1)＋Ｅ３(4-1)］
【００５７】
Ｉ(2) ＝Ｃｉ(1)［Ｅ０(5-1)＋Ｅ１(6-1)＋Ｅ２(7-1)＋Ｅ３(8-1)］
Ｑ(2) ＝Ｃｑ(1)［Ｅ０(5-1)＋Ｅ１(6-1)＋Ｅ２(7-1)＋Ｅ３(8-1)］
【００５８】
Ｉ(3) ＝Ｃｉ(2)［Ｅ０(1-2)＋Ｅ１(2-2)＋Ｅ２(3-2)＋Ｅ３(4-2)］
Ｑ(3) ＝Ｃｑ(2)［Ｅ０(1-2)＋Ｅ１(2-2)＋Ｅ２(3-2)＋Ｅ３(4-2)］
【００５９】
Ｉ(4) ＝Ｃｉ(2)［Ｅ０(5-2)＋Ｅ１(6-2)＋Ｅ２(7-2)＋Ｅ３(8-2)］
Ｑ(4) ＝Ｃｑ(2)［Ｅ０(5-2)＋Ｅ１(6-2)＋Ｅ２(7-2)＋Ｅ３(8-2)］
…………
【００６０】
上記各ベースバンド信号Ｉ、Ｑは、前記したノーブル恒等変換の原理から、前記したフィルタ１００による帯域制限処理と間引き手段１０１による１／４間引き処理を行った結果に等しい。
【００６１】
しかも、データ選択器２３から積算器３５、３６までの動作は、各Ａ／Ｄ変換器２２のサンプリング周波数ｆｓの２倍（Ｐ倍）の比較的低速で済むことになり、低速な内部処理で、高速な狭帯域信号の解析に必要なベースバンド信号Ｉ、Ｑを得ることができる。
【００６２】
解析部３８は、上記のように間引き処理と等価な処理がなされ、２ｆｓという比較的遅いレートで入力されるベースバンド信号Ｉ、Ｑを受けて、周波数解析（ＦＦＴ）や変調解析（ＭＥＲ、ＢＥＲ等）の演算処理を行い、その解析結果を表示器（図示せず）等に出力する。
【００６３】
なお、上記実施形態では、Ｎ＝８、Ｍ＝４の例を示したが、Ｎ＝Ｍ・Ｐの関係を満たせば、他の数値例も実現できる。ただし、装置の作りやすさ等から現実的には、Ｍ＝６４、３２、１６、……、Ｐ＝２、４、８、……のように、２のべき乗とするのが望ましい。
【００６４】
また、解析対象の信号の帯域幅を任意に可変する場合には、データ選択器２３の出力系列数Ｍ（つまり間引き数）や各フィルタ伝達式Ｅをその帯域に応じて変更設定できるようにしてもよい。
【００６５】
また、Ｐ＝１の場合、即ち、Ｎ＝Ｍの場合も考えられる。その場合、図６に示すＮ＝４の信号解析装置２０′のように、データ選択器は不要で、各Ａ／Ｄ変換器２２（１）〜２２（４）の出力を直交変調器２７（１）〜２７（４）にそれぞれ直結することができる。また、この場合、直交変調器２７（１）〜２７（４）から図７の（ａ１）〜（ａ４）のようにデータが出力され、１／Ｎの間引き処理が等価的になされて、ベースバンド信号Ｉ、Ｑが図７の（ｂ）、（ｃ）のようにｆｓのレートで出力されることになる。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施形態の構成を示す図
【図２】本発明の動作原理を説明するための図
【図３】本発明の動作原理を説明するための図
【図４】実施形態の動作を説明するためのタイミング図
【図５】実施形態の動作を説明するためのタイミング図
【図６】本発明の他の実施形態の構成を示す図
【図７】図６の実施形態の動作を説明するためのタイミング図
【図８】インタリーブ方式のＡ／Ｄ変換処理と狭帯域な信号の抽出処理を行う信号解析装置の構成例を示す図
【図９】図８の装置の動作を説明するためのタイミング図
【図１０】インタリーブ方式のＡ／Ｄ変換処理の周波数帯域と、解析対象信号の帯域を示す図
【符号の説明】
【００６７】
２０、２０′……信号解析装置、２１……分岐手段、２２（１）〜２２（８）……Ａ／Ｄ変換器、２３……データ選択器、２４……制御部、２５……信号抽出部、２６……局所信号発生器、２７（１）〜２７（４）……直交復調器、２８、２９……ミキサ（乗算器）、３０、３１……フィルタ、３５……第１の積算器、３６……第２の積算器、３８……解析部
【図１】
0004639165.tif 000002
【図２】
0004639165.tif 000003
【図３】
0004639165.tif 000004
【図４】
0004639165.tif 000005
【図５】
0004639165.tif 000006
【図６】
0004639165.tif 000007
【図７】
0004639165.tif 000008
【図８】
0004639165.tif 000009
【図９】
0004639165.tif 000010
【図１０】
0004639165.tif 000011