(57)【特許請求の範囲】
【請求項１】
基板上に、Ｎ型またはＰ型のいずれか一方の導電型の第１半導体層、第１半導体層と反対導電型の第２半導体層、第１半導体層と同じ導電型の第３半導体層、および第１半導体層と反対導電型の第４半導体層がこの順に積層されている発光サイリスタにおいて、
前記第３半導体層のバンドギャップは、前記第２半導体層のバンドギャップに対するバンドギャップの差が５％以内であり、かつ、前記第１および前記第４半導体層のバンドギャップより狭幅であり、
前記第３半導体層は、前記基板側の第１領域と前記基板と反対側の第２領域とからなり、かつ、前記第１領域の不純物濃度は前記第２領域の不純物濃度よりも低濃度であり、
前記第２半導体層の不純物濃度は、前記第３半導体層の第１領域の不純物濃度に対する不純物濃度の差が２０％以内または前記第３半導体層の第１領域の不純物濃度より高濃度であり、前記第３半導体層の第２領域の不純物濃度よりも低濃度であり、かつ、前記第１半導体の不純物濃度より低濃度であり、
前記第４半導体層の不純物濃度は、前記第３半導体層の第２領域の不純物濃度に対する不純物濃度の差が２０％以内または前記第３半導体層の第２領域の不純物濃度より高濃度であり、
前記第３半導体層の第２領域の膜厚は、前記第２半導体層の膜厚よりも大きいことを特徴とする発光サイリスタ。
【請求項２】
前記第４半導体層の前記基板と反対側に、前記第４半導体層と同じ導電型の第５半導体層が積層され、前記第５半導体層のバンドギャップは、前記第４半導体層のバンドギャップに対するバンドギャップの差が５％以内またはそれより広幅であり、前記第５半導体層の不純物濃度は、前記第４半導体層の不純物濃度に対する不純物濃度の差が２０％以内または前記第４半導体層の不純物濃度より高濃度であることを特徴とする請求項１記載の発光サイリスタ。
【請求項３】
（ａ）発光信号を伝送する発光信号伝送路と、
（ｂ）前記発光信号伝送路に接続された複数の発光素子が相互に間隔をあけて配列された発光素子アレイであって、
（ｂ１）前記発光素子は、請求項１または２記載の発光サイリスタで構成され、
（ｂ２）前記発光素子を構成する発光サイリスタがゲート電極にトリガ信号を与えられることによってしきい電圧が低下した状態で、前記発光信号をアノード電極とカソード電極との間に与えることによって、その発光サイリスタを発光させる、発光素子アレイと、
（ｃ）走査信号を伝送する複数の走査信号伝送路と、
（ｄ）前記走査信号伝送路に接続された複数のスイッチ素子が相互に間隔をあけて１次元に配列されたスイッチ素子アレイであって、
（ｄ１）前記複数のスイッチ素子と前記走査信号伝送路との接続は、配列方向に隣接するスイッチ素子では前記走査信号が異なるタイミングで与えられるようになされ、
（ｄ２）前記スイッチ素子は、請求項１または２記載の発光サイリスタで構成され、
（ｄ３）前記スイッチ素子を構成する発光サイリスタは、配列方向に隣接する発光サイリスタの発光を受光するように配置され、
（ｄ４）前記スイッチ素子を構成する発光サイリスタが配列方向に隣接する発光サイリスタの発光を受光することによってしきい電圧が低下した状態で、前記走査信号をアノード電極とカソード電極との間に与えることによって、その発光サイリスタを発光させるとともにゲート電極にトリガ信号を発生させる、スイッチ素子アレイと、
（ｅ）前記スイッチ素子を構成する発光サイリスタのゲート電極と前記発光素子を構成する発光サイリスタのゲート電極とを電気的に接続する接続手段とを含むことを特徴とする発光装置。
【請求項４】
前記発光素子の発する光が、前記スイッチ素子が発する光によって干渉されないように、前記スイッチ素子が発する光を遮光する遮光手段を含むことを特徴とする請求項３記載の発光装置。
【請求項５】
請求項３または４に記載の発光装置と、
画像情報に基づいて前記発光装置を駆動する駆動手段と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
前記感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
前記記録シートに転写された現像剤を定着させる定着手段とを含むことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｎ型半導体層とＰ型半導体層とを順次積層してなるサイリスタのうち、半導体層の内部での発光が外部に取り出されるとともに、その発光状態を外部から電気的にあるいは光を照射することによって制御可能であって、発光強度及び受光感度を向上させた発光サイリスタに関する。また本発明は、この発光サイリスタを光励起による転送スイッチ素子として集積した自己走査型の発光装置に関するものであり、さらにこの発光装置を用いた画像形成装置に関する。
【背景技術】
【０００２】
発光サイリスタは、ＰＮＰＮ構造を有する通常のサイリスタの各層をガリウム砒素（ＧａＡｓ）またはアルミニウムガリウム砒素（ＡｌＧａＡｓ）などの直接遷移型の半導体を用いて形成したものであり、通常のサイリスタが有するスイッチング機能の他に、発光機能を有する。
【０００３】
図１６は、従来の発光サイリスタ１１４の基本構造を示す断面図である。図１６で、基板１０１はガリウム砒素（ＧａＡｓ）などのＮ型半導体基板であり、この上にＧａＡｓまたはアルミニウムガリウム砒素（ＡｌＧａＡｓ）などからなる各半導体層１０２，１０３，１０４，１０７がＮＰＮＰの導電型の順に積層される。図１６において、第１半導体層１０２はＮ型、第２半導体層１０３はＰ型、第３半導体層１０４はＮ型、第４半導体層１０７はＰ型となる。基板を第１半導体層と同じ導電型にすることによって、基板の裏面に裏面電極１１１を設けることができ、この裏面電極１１１をカソード電極として用いる。アノード電極は表面電極１１０になる。さらに、第３半導体層１０４の表面（基板から離反する側）には、スイッチング信号を入力するためのゲート電極１１２が設けられている。
【０００４】
基板１０１をＰ型半導体にした場合は、各半導体層１０２，１０３，１０４，１０７をＰＮＰＮの順に積層する。この場合、表面電極１１０がカソード電極になり、裏面電極１１１がアノード電極になる。いずれの導電型の順を用いてもサイリスタの動作は同じである。
【０００５】
図１７は、発光サイリスタ１１４の表面電極（アノード電極）１１０から裏面電極（カソード電極）１１１に順方向電流を印加した場合の電流電圧特性を示したものである。電流電圧特性は一般的なサイリスタと同様の負性抵抗特性を示す。図１７に示したしきい電圧ＶＢＯは、ゲート電極１１２に印加する電圧もしくは電流によって、あるいは半導体層１０２，１０３，１０４，１０７に光照射を行うことによって、低下させることができる。光照射による変化は、図１６において、第１半導体層（Ｎ型）１０２、第２半導体層（Ｐ型）１０３、第３半導体層（Ｎ型）１０４によるＮＰＮ層が受光素子としてのホトトランジスタとして機能することによる。
【０００６】
発光サイリスタのスイッチング機能は、このしきい電圧ＶＢＯの低下を利用したもので、電流電圧特性を表す特性曲線と負荷線７２とが交わるオフ状態のｂ点と、特性曲線と負荷線７２とが交わるオン状態のａ点とを遷移させる。
【０００７】
発光サイリスタの発光機能は、オン状態でＰＮ接合から注入されるキャリアの再結合を利用する。図１６において、発光サイリスタ１１４がオン状態のとき、第１半導体層（Ｎ型）１０２と第２半導体層（Ｐ型）１０３とからなるＰＮ接合Ｊ１および第３半導体層（Ｎ型）１０４と第４半導体層（Ｐ型）１０７とからなるＰＮ接合Ｊ３に順方向電流が流れる結果、接合Ｊ１およびＪ３の近傍で発光する。
【０００８】
発光サイリスタのスイッチング機能と発光機能を利用すると電子写真プリンタなどの光プリンタヘッドとして用いられる発光装置を実現できることが報告されている（たとえば、特許文献２，３参照）。従来、この種の発光装置としては、発光ダイオード（Light 
Emitted Diode：略称ＬＥＤ）を多数配列して形成されるＬＥＤアレイが知られていたが、ＬＥＤと駆動回路とを個別に接続する必要があるので多数のボンディングパッドを必要とし、高集積化が困難であるという問題点があった。発光サイリスタは、ＬＥＤアレイと比べて発光素子列をコンパクトに作製でき、基板への実装が簡便になることなどの利点がある。
【０００９】
これまで提案された発光サイリスタを利用した発光装置は、大別すると、光励起によるしきい電圧の低下を利用して発光状態の転送を実現させるタイプと、ゲート電極に電圧または電流を印加して電気的に発光状態の転送を実現させるタイプの２種類がある。図１８に例示した第１の従来の技術の発光装置１は前者の光励起による方法を用いており、図１９に例示した第２の従来の技術の発光装置２は後者の電気制御による方法を用いている（第１の従来の技術の発光装置１については、特許文献１および特許文献２の第８図とそれに関連する記載とを参照。第２の従来の技術の発光装置２については、特許文献３を参照。）。
【００１０】
図１８に概略回路構成を示した第１の従来の技術の発光装置１では、オン状態の発光サイリスタから外部に放出された光が配列方向に隣接する他の発光サイリスタに入射するように、複数の発光サイリスタＴ０，Ｔ１，・・・，Ｔｎが配列されている。隣接した発光サイリスタからの光を受光することによって発光サイリスタのしきい電圧が低下するタイミングに合わせて、走査信号φ１，φ２，φ３を与えることによって、発光状態を順に転送させる自己走査機能が実現される。感光体の露光を行うには、発光サイリスタが発光するタイミングに合わせて発光信号φＥをハイレベルにすることによって、発光サイリスタに印加される電流量を増やし発光強度を増加させる。そのため、露光時以外でもスイッチング信号を転送するために、オン状態にある発光サイリスタから、ある程度の発光（バイアス光）を生じる。
【００１１】
一方、図１９に概略回路構成を示した第２の従来の技術の発光装置２では、スイッチング信号の転送のためのスイッチ用サイリスタＴを分離してそれらを電気的に制御する構成となっている。スイッチ用サイリスタＴでオン状態の転送を電気的に実現するために、転送方向指定ダイオードＤやゲート電極にかかる電圧を制御するための負荷抵抗ＲＬなどが必要となる。図１９で、露光用の発光用サイリスタＬを発光させるには、スイッチ用サイリスタＴがオン状態になるタイミングに合わせて発光信号φＥをハイレベルにする。スイッチ用サイリスタＴと発光用サイリスタＬとの対応するゲート電極同士が接続されていることから、発光サイリスタがオン状態に遷移して発光する。
【００１２】
これらの発光装置への適用を目的として、発光サイリスタの各層のバンドギャップと不純物濃度とを最適化して発光サイリスタの性能を向上させる試みが提案されている（たとえば、特許文献４，５参照）。
【００１３】
特許文献４では、Ｎ型ＧａＡｓ基板上に、Ｎ型ＡｌＧａＡｓ層、Ｐ型ＧａＡｓ層、Ｎ型ＧａＡｓ層およびＰ型ＡｌＧａＡｓ層をこの順に積層した発光サイリスタの構造が提案されている。活性層であるＰ型ＧａＡｓ層、Ｎ型ＧａＡｓ層へキャリアを閉じ込めるために、バンド幅の大きいＡｌＧａＡｓ層で活性層を挟んだ構造にすることによって、発光効率の向上が期待されている（特許文献４の第３頁第６欄参照）。
【００１４】
特許文献５では、不純物濃度とバンドギャップの両方を最適化する試みが提案されている。特許文献５によると、発光サイリスタのゲート層（図１６の第２半導体層１０３と第３半導体層１０４に対応する）の不純物濃度に勾配を設けることによって、ゲート層内部に電界を発生させ、注入された少数キャリアを電界によって押し出して、その結果、ゲート層内部での少数キャリア滞在時間を短くし、スイッチング時間を短縮することが期待されている。上述の内部電界の形成は、ゲート層を構成する半導体層のバンドギャップに勾配を設けることでも可能である。また、特許文献５によると、発光サイリスタの外部への光の取り出し効率を大きくするために、発光サイリスタのゲート層を、発光するゲート層とそれ以外のゲート層に分割し、発光するゲート層のバンドギャップに対し、それ以外のゲート層のバンドギャップを大きくとる構造にする。この結果、発光ゲート層の厚さを薄くすることができ、発光場所自身での吸収を小さくするとともに、発光しないゲート層ではバンドギャップが広いので光を吸収することがなく、外部への光の取り出し効率を大きくできることが期待されている（特許文献５の段落［００４５］［００４７］［００４９］の記載を参照）。
【００１５】
【特許文献１】特開昭４９−１２４９９２号公報
【特許文献２】特許第２５７７０３４号公報
【特許文献３】特許第３０２０１７７号公報
【特許文献４】特許第２５７７０８９号公報
【特許文献５】特開平８−１５３８９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
発光サイリスタを光プリンタヘッドなどの発光装置へ応用する場合、要求される発光サイリスタの性能は、第１に露光用の発光用サイリスタとして発光効率が優れていることである。発光効率は内部量子効率と光の取り出し効率との積で表されるので、そのいずれも高める必要がある。第２に、スイッチ用サイリスタとして必要なスイッチング素子としての性能を向上させる必要がある。第１の従来の技術の発光装置１のように光励起による方法の場合には、受光感度が優れていることが必要であり、第２の従来の技術の発光装置２のように電気制御による方法の場合には、スイッチング速度が速いこと、特にゲートターンオン時間の短縮が必要となる。通常、発光装置の製造工程では、発光用サイリスタとスイッチ用サイリスタは基板上に同時に製膜されるので、両サイリスタは同じ半導体層構成によって形成される。したがって、要求される発光サイリスタの性能としては、発光効率の向上と受光感度の向上との両立、あるいは、発光効率の向上とスイッチング速度の向上との両立が必要となる。しかしながら、従来の発光サイリスタではこの要求を十分に満たしていなかった。
【００１７】
たとえば、特許文献５に記載された発光サイリスタでは、基板側のゲート層（図１６では第２半導体層１０３に対応する）のバンドギャップが小さいことから、この部位が主たる発光場所として想定されている（特許文献５の図９および図１１とそれに関連する記載を参照）。この場合、電子は基板側のカソードから注入されるので、正孔と電子の再結合による発光は、ゲート層の中でも基板に近い側の部位（図１６では第２半導体層１０３のうち接合Ｊ１近傍に対応する）が最も強い。そうすると、光が外部へ取り出されるまでには、Ｐ型のゲート層（図１６では第２半導体層１０３）大部分とＮ型のゲート層（図１６では第３半導体層１０４）の内でバンドギャップの小さい部位とを通過しなければならなくなり、それらの層での光の再吸収を考慮すると、外部への取り出し効率が大きいとは言えない。特許文献５においてバンドギャップをこのような構成にした理由は、特許文献５では、第２の従来の技術の発光装置２への応用が目的とされているため、発光効率の向上よりも、スイッチ用サイリスタに必要なスイッチング速度の向上が優先されたためと考えられる。
【００１８】
したがって、本発明の目的は、発光装置の発光用サイリスタと光励起を利用したスイッチ用サイリスタとの両方に使用可能なように、受光感度を低下することなく外部への発光強度を高くすることができる発光サイリスタを提供することにある。
【００１９】
また、本発明の他の目的は、この発光サイリスタを用いることによって、全体構造を簡素化することが可能であり、かつ信頼性にも優れた発光装置を提供することにある。
【００２０】
また、本発明のさらに他の目的は、本発明の発光装置を用いた、画像品質の良好な記録画像を得られる画像形成装置を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の発光サイリスタは、基板上に、Ｎ型またはＰ型のいずれか一方の導電型の第１半導体層、第１半導体層と反対導電型の第２半導体層、第１半導体層と同じ導電型の第３半導体層、および第１半導体層と反対導電型の第４半導体層がこの順に積層されている発光サイリスタにおいて、
前記第３半導体層のバンドギャップは、前記第２半導体層のバンドギャップに対するバンドギャップの差が５％以内であり、かつ、前記第１および前記第４半導体層のバンドギャップより狭幅であり、
前記第３半導体層は、前記基板側の第１領域と前記基板と反対側の第２領域とからなり、かつ、前記第１領域の不純物濃度は前記第２領域の不純物濃度よりも低濃度であり、
前記第２半導体層の不純物濃度は、前記第３半導体層の第１領域の不純物濃度に対する不純物濃度の差が２０％以内または前記第３半導体層の第１領域の不純物濃度より高濃度であり、前記第３半導体層の第２領域の不純物濃度よりも低濃度であり、かつ、前記第１半導体の不純物濃度より低濃度であり、
前記第４半導体層の不純物濃度は、前記第３半導体層の第２領域の不純物濃度に対する不純物濃度の差が２０％以内または前記第３半導体層の第２領域の不純物濃度より高濃度であり、
前記第３半導体層の第２領域の膜厚は、前記第２半導体層の膜厚よりも大きいことを特徴とする。
【００２２】
また本発明の発光サイリスタによれば、前記第４半導体層の前記基板と反対側に、前記第４半導体層と同じ導電型の第５半導体層が積層され、前記第５半導体層のバンドギャップは、前記第４半導体層のバンドギャップに対するバンドギャップの差が５％以内またはそれより広幅であり、前記第５半導体層の不純物濃度は、前記第４半導体層の不純物濃度に対する不純物濃度の差が２０％以内または前記第４半導体層の不純物濃度より高濃度であることを特徴とする。
【００２３】
また本発明の発光装置によれば、
（ａ）発光信号を伝送する発光信号伝送路と、
（ｂ）前記発光信号伝送路に接続された複数の発光素子が相互に間隔をあけて配列された発光素子アレイであって、
（ｂ１）前記発光素子は、前記発光サイリスタで構成され、
（ｂ２）前記発光素子を構成する発光サイリスタがゲート電極にトリガ信号を与えられることによってしきい電圧が低下した状態で、前記発光信号をアノード電極とカソード電極との間に与えることによって、その発光サイリスタを発光させる、発光素子アレイと、
（ｃ）走査信号を伝送する複数の走査信号伝送路と、
（ｄ）前記走査信号伝送路に接続された複数のスイッチ素子が相互に間隔をあけて１次元に配列されたスイッチ素子アレイであって、
（ｄ１）前記複数のスイッチ素子と前記走査信号伝送路との接続は、配列方向に隣接するスイッチ素子では前記走査信号が異なるタイミングで与えられるようになされ、
（ｄ２）前記スイッチ素子は、前記発光サイリスタで構成され、
（ｄ３）前記スイッチ素子を構成する発光サイリスタは、配列方向に隣接する発光サイリスタの発光を受光するように配置され、
（ｄ４）前記スイッチ素子を構成する発光サイリスタが配列方向に隣接する発光サイリスタの発光を受光することによってしきい電圧が低下した状態で、前記走査信号をアノード電極とカソード電極との間に与えることによって、その発光サイリスタを発光させるとともにゲート電極にトリガ信号を発生させる、スイッチ素子アレイと、
（ｅ）前記スイッチ素子を構成する発光サイリスタのゲート電極と前記発光素子を構成する発光サイリスタのゲート電極とを電気的に接続する接続手段とを含むことを特徴とする。
【００２４】
また本発明の発光装置によれば、前記発光素子の発する光が、前記スイッチ素子が発する光によって干渉されないように、前記スイッチ素子が発する光を遮光する遮光手段を含むことを特徴とする。
【００２５】
また本発明の画像形成装置によれば、前記発光装置と、
画像情報に基づいて前記発光装置を駆動する駆動手段と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
前記感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
前記記録シートに転写された現像剤を定着させる定着手段とを含むことを特徴とする。
【発明の効果】
【００２６】
本発明の発光サイリスタによれば、第４半導体層（Ｐ型）のバンドギャップが第３半導体層（Ｎ型）のバンドギャップよりも大きいことから、両半導体層の界面でポテンシャル障壁が形成され、第１半導体層から注入された電子を閉じ込め、第３半導体層（Ｎ型）での電子密度を増大させることができる。また、第３半導体層（Ｎ型）を第１領域と第２領域の２層に分けて、第４半導体層（Ｐ型）側の第２領域の不純物濃度を高めたことから、第２領域での熱平衡状態の電子密度が増大する。さらに、第４半導体層（Ｐ型）の不純物濃度を第２領域の不純物濃度と略同一かそれより高濃度にしたことによって、第４半導体層から第２領域に注入される正孔密度を高めることができる。以上の設定によって、第２領域で正孔と電子とを効率よく再結合させて発光させることができ、内部量子効率を高めることができる。
【００２７】
また、光の取り出し方向である第４半導体層（Ｐ型）のバンドギャップは、主たる発光層である第２領域のバンドギャップよりも広幅であるので、発光した光の吸収層とはならない。主たる発光層が光の取り出し方向に近い第２領域であることから、主たる発光層自身での吸収も問題とならず、本発明によれば、光の取り出し効率にも優れた発光サイリスタを提供することができる。
【００２８】
さらに、第１半導体層（Ｎ型）のバンドギャップを、第２半導体層（Ｐ型）のバンドギャップよりも広幅にし、第１半導体層（Ｎ型）の不純物濃度を、第２半導体層（Ｐ型）の不純物濃度よりも大きくすることによって、第１半導体層と第２半導体層と第３半導体層とで構成されるＮＰＮ型のホトトランジスタのエミッタ注入効率を大きくすることができる。この結果、受光感度のよい発光サイリスタを提供することができる。
【００２９】
また本発明の発光サイリスタによれば、高不純物濃度の第５半導体層（Ｐ型）を極薄膜のオーミックコンタクト層と第４半導体層（Ｐ型）との間に介することによって、アノード電極との間で良好なオーミック接触をとることができる。第５半導体層（Ｐ型）のバンドギャップは第４半導体層（Ｐ型）のバンドギャップと略同一またはそれより広幅なので、内部で発光した光の吸収層とならず、光の取り出し効率を低下させることはない。
【００３０】
本発明の発光装置によれば、スイッチ素子アレイの複数のスイッチ素子のうち、１つのスイッチ素子を構成する発光サイリスタが発光したときに、この発光したスイッチ素子の光は、配列方向に相互に間隔をあけて隣接するスイッチ素子に受光される。受光したスイッチ素子を構成する発光サイリスタは、走査信号の電圧よりも、しきい電圧が低下し、このしきい電圧が低下したスイッチ素子に接続された走査信号伝送路によって伝送される走査信号を与えられることによって発光する。複数の走査信号伝送路によって伝送される走査信号は、配列方向に隣接するスイッチ素子毎に、異なるタイミングで与えられるので、受光によってしきい電圧が低下したスイッチ素子に、走査信号を与えることができ、これによってスイッチ素子を配列方向に順番に発光させることができる。
【００３１】
スイッチ素子が受光すると、このスイッチ素子を構成する発光サイリスタのゲート電極にトリガ信号が発生し、このトリガ信号は接続手段を介して対応する発光素子を構成する発光サイリスタのゲート電極に与えられる。発光素子を構成する発光サイリスタは、そのゲート電極にトリガ信号が与えられると、しきい電圧が低下する。発光素子を構成する発光サイリスタのしきい電圧が、発光信号の電圧よりも低下した状態で、発光信号伝送路によって伝送される発光信号を与えることによって、各発光素子を選択的に発光させることができる。
【００３２】
各スイッチ素子を構成する発光サイリスタは、隣接するスイッチ素子から発する光を受光することによって光励起によりそのしきい電圧が低下するので、電気制御による方法と異なり、ゲート電極に転送方向指定のためのダイオードおよび電源との間に接続される負荷抵抗などを接続する必要がない。したがって装置の構造を複雑にすることなく、なるべく少ない信号伝送路によって、複数配列される発光素子のうち所定の発光素子のみを選択的に発光させることができる。また第２の従来の技術の発光装置と比較して、装置の構造が簡素化されるので、製造工程を少なくすることができ、装置の生産性を向上させることができる。
【００３３】
また本発明の発光装置よれば、各スイッチ素子を構成するスイッチ用サイリスタが配列方向に順番に発光する光を、遮光手段によって遮光することによって、スイッチ素子の発する光で感光体が露光されることがないようにする。その結果、感光体は発光素子が発する光のみで露光され、光プリンタヘッドに適用する場合に、露光量が安定し画像品質の優れた発光装置が提供できる。
【００３４】
本発明の画像形成装置によれば、画像情報に基づいて前記発光装置を駆動手段によって駆動して、発光装置からの光を集光手段によって、帯電した感光体ドラムに集光することによって、感光体ドラムは露光され、その表面に静電潜像が形成される。静電潜像が形成された感光体ドラムに、現像剤供給手段によって現像剤を供給すると、感光体ドラムに現像剤が付着して画像が形成される。転写手段によって、感光体ドラムに現像剤によって形成された画像を記録シートに転写して、定着手段によって記録シートに転写された現像剤を定着させることによって、記録シートに画像が形成される。
【００３５】
またスイッチ素子は走査方向に沿って順番に発光するが、スイッチ素子と発光素子とが離間しており、発光素子の発光によって感光体ドラムが露光され、スイッチ素子の発光によって感光体ドラムを露光させることがないので、優れた品質の記録画像を得ることができる。
【００３６】
また感光体ドラムへの露光を行うための発光素子と、信号転送のためのスイッチ素子とを一体的に集積化したものとすることができるので、発光装置を実装するための回路基板を小型化することができ、この回路基板とのワイヤボンディングの数および回路基板に搭載すべき駆動ＩＣの数を低減することができるので、小型化および低コスト化を実現することができる。
【発明を実施するための最良の形態】
【００３７】
以下、図面を参照して本発明の発光サイリスタおよびそれを用いた本発明の発光装置および画像形成装置の実施の形態について説明する。
【００３８】
図１は、本発明の第１の実施の形態の発光サイリスタ１１５の断面図と、発光サイリスタ１１５を構成する各層の不純物濃度およびバンドギャップを示したものである。なお、図１の不純物濃度とバンドギャップの値は望ましい一例を示したものであり、本発明の効果はこの値に限って生じるわけではない。
【００３９】
最初に、図１に示した発光サイリスタ１１５の構造について説明する。
図１に示す発光サイリスタ１１５は、Ｎ型半導体基板１０１上に、Ｎ型の第１半導体層１０２、Ｐ型の第２半導体層１０３、Ｎ型の第３半導体層１０４およびＰ型の第４半導体層１０７がこの順に積層されることによって、ＮＰＮＰのサイリスタの構造が形成されている。ここで、第３半導体層１０４は、基板側の第１領域１０５と基板反対側の第２領域１０６との２層で構成され、これら各層はいずれもＮ型半導体によって形成される。さらに、Ｐ型の第４半導体層１０７の基板反対側の表面（基板から離反する側）には、表面電極１１０と良好なオーミック接触をとるためのＰ型半導体のオーミックコンタクト層１０９が形成される。表面電極１１０はオーミックコンタクト層１０９の基板反対側の表面に形成される。裏面電極１１１は、基板１０１の裏面に形成される。この場合、表面電極１１０はアノード電極として用いられ、裏面電極１１１はカソード電極として用いられる。また、第３半導体層１０４のうちの第２領域１０６の基板反対側の表面にはゲート電極１１２が設けられている。
【００４０】
本実施の形態では、基板１０１をＮ型半導体によって形成した場合について例示する。これとは逆に、基板１０１にＰ型半導体基板を用い、半導体層を第１半導体層１０２をＰ型、第２半導体層１０３をＮ型、第３半導体層を１０４をＰ型、第４半導体層をＮ型としてＰＮＰＮのサイリスタ構造を形成することも可能である。この場合は、オーミックコンタクト層にはＮ型の半導体を用い、裏面電極１１１がアノード電極になり、表面電極１１０がカソード電極になるが、基板をＮ型半導体によって形成する方が好ましい。これは、発光サイリスタを集積化したときに、基板裏面の裏面電極（カソード電極）１１１を共通の接地とし、表面電極（アノード電極）１１０に正電源を接続できるからである。なお、いずれの導電型の順を用いても本実施の形態の効果に変わりはない。基板をＰ型半導体基板とした場合は、以下の説明は、正孔と電子を入れ替えればそのまま成り立つ。
【００４１】
また、基板１０１に絶縁性基板および半絶縁性基板などを用いることもできる。この場合は、第２半導体層１０３、第３半導体層１０４、第４半導体層１０７およびオーミックコンタクト層１０９の一部をエッチングして、第１半導体層１０２の表面（基板から離反する側）を露出させ、第１半導体層１０２の露出させた表面に裏面電極１１１に相当するカソード電極を形成する。
【００４２】
各半導体層１０２，１０３，１０４，１０７およびオーミックコンタクト層１０９は、有機金属気層エピタキシャル成長法（ＭＯＶＰＥ）および分子線エピタキシャル成長法（ＭＢＥ）などのエピタキシャル成長法によって形成される。エピタキシャル成長が必要な理由は、格子欠陥などを多量に含んでいると発光素子および受光素子としてのホトトランジスタとして機能し得ないからである。したがって、格子整合の観点から、基板１０１、各半導体層１０２，１０３，１０４，１０７およびオーミックコンタクト層１０９の材料が選択される。
【００４３】
基板１０１の材料としては、III／Ｖ族半導体およびII／ＶＩ族半導体の薄膜がエピタキシャル成長可能なものとして、たとえば、ガリウム砒素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、ガリウムリン（ＧａＰ）、シリコン（Ｓｉ）およびゲルマニウム（Ｇｅ）などを用いることができる。基板１０１に絶縁性基板または半絶縁性基板を使用する場合には、たとえば、ＧａＡｓ、窒化ガリウム（ＧａＮ）およびサファイアなどが用いられる。なお、各半導体層１０２，１０３，１０４，１０７の結晶性を良好にするために、基板１０１と第１半導体層１０２との間に第１半導体層１０２と同じ導電型のバッファ層を設ける場合がある。
【００４４】
各半導体層１０２，１０３，１０４，１０７の材料には、ガリウム砒素（ＧａＡｓ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、インジウムガリウムリン（ＩｎＧａＰ）およびアルミニウムガリウムインジウムリン（ＡｌＧａＩｎＰ）などが用いられる。なお、これらの材料で発光サイリスタを作製したときの発光波長は、６００〜８００ｎｍになる。
【００４５】
オーミックコンタクト層１０９の材料にはＧａＡｓ、ＩｎＧａＰなどアルミニウムを含んでいない材料が用いられる。アルミニウムを含んでいる場合は表面が大気中で酸化されやすく、表面電極１１０との間で良好なオーミック接触をとることが困難になるからである。また、オーミックコンタクト層１０９の不純物濃度を３×１０１９（ｃｍ−３）以上にすることも良好なオーミック接触をとるために必要である。なお、オーミックコンタクト層１０９の厚さは０．０１〜０．０２μｍとなるべく薄くすることが好ましい。なぜなら、ＧａＡｓ、ＩｎＧａＰのバンドギャップの値は、アルミニウムを含んでいる材料よりも小さいので、膜厚が大きいと内部で発生した光の再吸収層となるからである。
【００４６】
各電極１１０，１１１，１１２の材料は、接触する半導体層または基板１０１との良好なオーミック接触を保つために適した材料が用いられる。表面電極１１０は、オーミックコンタクト層１０９と良好なオーミック接触をとるために、たとえば、金（Ａｕ）、金とゲルマニウムとの合金（ＡｕＧｅ）、および金と亜鉛との合金（ＡｕＺｎ）などが用いられる。ゲート電極１１２は、第３半導体層１０４の第２領域１０６と良好なオーミック接触をとるために、たとえば、Ａｕ、ＡｕＧｅおよびニッケル（Ｎｉ）などが用いられる。裏面電極１１２は、半導体基板１０１と、または基板１０１に非導電性の材料を用いた場合には第１半導体層１０２と良好なオーミック接触がとれるという観点から、たとえば、Ａｕ、ＡｕＧｅおよびＮｉなどが用いられる。
【００４７】
次に、本実施の形態の特徴である、発光サイリスタ１１５の各半導体層１０２，１０３，１０４，１０７のバンドギャップおよび不純物濃度の最適化について説明する。受光感度を低下することなく外部への発光強度を向上させるという本発明の目的に照らして最適になるように、各半導体層での不純物濃度とバンドギャップを決める。
【００４８】
なお、具体的なドーパントとして、本実施の形態においては、Ｎ型半導体にはシリコンおよびテルルなどを用いることができ、Ｐ型半導体のドーパントとしては、亜鉛、炭素およびマグネシウムなどを用いることができる。実際の素子の作製には、シリコンと亜鉛を用いている。
【００４９】
バンドギャップの値を制御するには、各半導体層１０２，１０３，１０４，１０７を構成する半導体材料の種類および組成を制御することによって行う。アルミニウムガリウム砒素（ＡｌｘＧａ１−ｘＡｓ）は、格子整合条件を保ったまま、バンドギャップをＡｌの組成比ｘによって変化させることができる。アルミニウムガリウムインジウムリン（（ＡｌｙＧａ１−ｙ）０．５Ｉｎ０．５Ｐ）を用いた場合も、Ａｌの組成比ｙを変えることによって、ＧａＡｓに格子整合した状態でバンドギャップを変化させることができる。
【００５０】
また半導体層の不純物濃度が略同一とは、上述した材料を用いた場合には、不純物濃度の差が２０％以内であることを意味する。またバンドギャップが略同一とは、上述した材料を用いた場合には、バンドギャップの差が５％以内であることを意味する。これは、設計値では同一であっても、実際に発光サイリスタを作製した場合には、装置の制御性および作製条件によって異なる場合があることを考慮したものである。特に不純物のドーピングについては、膜中で拡散が生じたり、ドーパントの再蒸発が基板温度に依存したりする場合があり、再現性が得られにくい。そこで、上述した材料を用いた場合には、不純物濃度については２０％以内、バンドギャップについては５％以内であれば、実質的な違いはないものとして、この範囲にあれば略同一とする。
【００５１】
本実施の形態の特徴は、図１に示されるように、バンドギャップについては、第２半導体層（Ｐ型）１０３と第３半導体層（Ｎ型）１０４のバンドギャップが略同一であり、それらの半導体層よりも広いバンドギャップを持つ第１半導体層（Ｎ型）１０２と第４半導体層（Ｐ型）１０７とに挟まれた構造にすることである。熱平衡状態の不純物濃度については、第３半導体層（Ｎ型）１０３を、基板側（第２半導体層１０２に接する側）の第１領域１０５と基板反対側（第４半導体層１０７に接する側）の第２領域１０６の２層に分けて、第２領域１０６の不純物濃度を第１領域１０５の不純物濃度よりも高濃度にする。さらに、第２半導体層（Ｐ型）１０３の不純物濃度は第１領域１０２の不純物濃度と略同一またはそれよりも高濃度にし、第１半導体層（Ｎ型）１０２は、第２半導体層（Ｐ型）１０３よりも高濃度にする。また、第４半導体層（Ｐ型）１０７の不純物濃度は、第３半導体層（Ｎ型）１０４の第２領域１０６の不純物濃度と略同一かそれよりも高濃度に設定したことに特徴がある。
【００５２】
表１は、本実施の形態における各半導体層１０２，１０３，１０４（１０５，１０６），１０７およびオーミックコンタクト層１０９の不純物濃度、バンドギャップおよび膜厚の値を示す。なお、この値は好ましい値の例示であって、各半導体層のバンドギャップと不純物濃度について上述した関係を満たせば、本実施の形態と同様の効果を得ることができる。
【００５３】
【表１】
0004825005.tif 000002
【００５４】
各半導体層１０２，１０３，１０４，１０７のバンドギャップおよび不純物濃度をこのような設定にした第１の理由は、主たる発光層を第３半導体層（Ｎ型）１０４の中の第２領域１０６にすることによって、内部量子効率と光の取り出し効率をいずれも向上させることができるためである。
【００５５】
内部量子効率を高めるには、注入されたキャリアを有効に再結合させる必要がある。基板１０１にはＮ型半導体基板が用いられるので、発光サイリスタ１０１では、正孔は第４半導体層（Ｐ型)１０７側から接合Ｊ３を通して注入されることになる。この場合、注入された正孔を有効に電子と有効に再結合させるためには、接合Ｊ３の近傍の第２領域１０６における電子密度を高めることが効果的である。そこで、第２領域１０６において、熱平衡状態での電子密度および注入されて増加した電子密度のいずれも高めるような設定をした。
【００５６】
接合からの注入による電子密度を高めるため、図１に示すように、第２半導体層（Ｐ型）１０３、第３半導体層（Ｎ型）１０４の内の第１領域１０５、および第３半導体層（Ｎ型）１０４の内の第２領域１０６の各層のバンドギャップを略同一して、それらのバンドギャップよりも第４半導体層１０７のバンドギャップを大きくする。第４半導体層（Ｐ型）１０７のバンドギャップが第２領域（Ｎ型）１０６のバンドギャップよりも大きいことから、両者のバンドギャップが等しい場合に比べて、バンドギャップの差の分だけ第４半導体層（Ｐ型）１０７における伝導帯の下端が上がり、電子に対するポテンシャル障壁を形成する。第１半導体層（Ｎ型）１０２から接合Ｊ１を通して注入された電子は、接合Ｊ３における、このポテンシャル障壁で跳ね返されることになるので、接合Ｊ３近傍の第２領域（Ｎ型）１０６での電子密度が高まる効果が得られる。
【００５７】
熱平衡状態での電子密度を増やすためには、第３半導体層（Ｎ型）１０４を２層に分けて、基板側の第１領域１０５の不純物濃度を低く設定する一方で、接合Ｊ３に近い第２領域１０６の不純物濃度を増やした。第１領域１０５の不純物濃度を低く設定することは、ゲート電極１１２と裏面電極（カソード電極）１１１との間の耐圧を確保するために必要である。第１領域１０５の不純物濃度は全層で最も低い。
【００５８】
第２領域１０６の熱平衡状態でのキャリア密度を増やすことが、発光強度の増加に効果的であることを実験で確認するために、第２領域１０６の不純物濃度を変えたサンプルを数個作製して、発光強度の比較を行った。
【００５９】
図２は、第２領域１０６の不純物濃度を変えて作製した複数の発光サイリスタ１１５の発光強度を示すグラフである。発光強度の測定は、発光サイリスタ１１５のゲート電極１１２をローレベルにして発光サイリスタ１１５をオン状態に遷移させたあと、動作電圧を５Ｖにして行った。図２で、縦軸は測定した発光強度を任意単位で表示したもので、横軸は第２領域１０６の不純物濃度を示している。図２から明らかなように、第２領域１０６での不純物濃度（熱平衡状態でのキャリア密度）を１桁増やすことによって発光強度は約５倍の大きさになっており、発光強度に対する不純物濃度の効果が実証された。
【００６０】
さらに内部発光効率を高める工夫として、第４半導体層（Ｐ型）１０７の不純物濃度を第２領域と略同一またはそれより高濃度にするとよい。主たる発光層である第２領域１０６に注入される正孔密度を増加させるためである。
【００６１】
一方、光の取り出し効率という点では、発光した光が再吸収されないように、光の取り出し方向の各半導体層のバンドギャップを大きくするとよい。通常、発光サイリスタを発光素子として用いる場合の光の取り出し方向は、基板が光の吸収層になるので、図１ではオーミックコンタクト層１０９の側（基板から離反する側）になる。したがって、第２領域１０６で発光した光は、第４半導体層（Ｐ型）１０７とオーミックコンタクト層１０９を通過して外部に取り出されることになるが、第４半導体層（Ｐ型）１０７のバンドギャップは、主たる発光層である第２領域１０６のバンドギャップよりも大きいので、第４半導体層（Ｐ型）１０７での光の吸収はない。また、オーミックコンタクト層１０９の厚みは、０．０１μｍ〜０．０２μｍに選ばれ、このように非常に薄いのでこの層での発光の吸収は無視できる程度である。
【００６２】
さらに、本実施の形態では、各半導体層１０２，１０３，１０４，１０７の不純物濃度およびバンドギャップを前述したように選ぶことによって、主たる発光層である第２領域の膜厚を０．５μｍ〜１．０μｍと比較的厚く設定することができる。本実施の形態では、第４半導体層（Ｐ型）１０７側から接合Ｊ３を通って注入された正孔は、主として第２領域１０６で電子と再結合して発光する。第２領域１０６の中でも、注入された正孔密度が最も大きい接合Ｊ３の近傍で最も強い発光が生じると考えられるが、発光した光は接合Ｊ３の側から第４半導体層（Ｐ型）１０７側を通って取り出されるので、第２領域自身での吸収は問題とならない。したがって、主たる発光層の厚みを十分なものにして、発光場所の体積を増やしたほうが、全体としての発光強度を高めることができる。
【００６３】
以上から明らかなように、第３半導体層１０４のうちで基板反対側の第２領域１０６が主たる発光層となるように、不純物濃度およびバンドギャップを設定することが内部量子効率の点からも光の取り出し効率の点からも最良である。なお、第２領域１０６の不純物濃度を高めることは、ゲート電極１１２との接触抵抗を低めるという副次的な効果もある。
【００６４】
次に、各半導体層１０２，１０３，１０４，１０７の不純物濃度とバンドギャップについて本実施の形態で示した関係を満たせば、発光サイリスタの受光感度を高める点からも最適であることを述べる。
【００６５】
発光サイリスタ１１５の光照射によるしきい電圧の変化は、図１において、第１半導体層（Ｎ型）１０２、第２半導体層（Ｐ型）１０３、第３半導体層（Ｎ型）１０４によるＮＰＮ層が、受光素子としてのホトトランジスタとして機能するものとして説明することができる。この場合、第１半導体層（Ｎ型）１０２がエミッタに相当し、第２半導体層（Ｐ型）１０３がベースに相当し、第３半導体層（Ｎ型）１０４がコレクタに相当する。したがって、発光サイリスタ１１５の受光感度を高めるには、ＮＰＮトランジスタのエミッタ注入効率を高めるように設定にすればよいことがわかる。
【００６６】
エミッタ注入効率を高めるため、第１に、エミッタに相当する第１半導体層（Ｎ型）１０２のバンドギャップを、ベースに相当する第２半導体層（Ｐ型）１０３のバンドギャップよりも大きいヘテロ接合にしている。第２に、エミッタに相当する第１半導体層（Ｎ型）１０２の不純物濃度を、ベースに相当する第２半導体層（Ｐ型）１０３の不純物濃度よりも大きくしている。第３に、ベースに相当する第２半導体層（Ｐ型）１０３の膜厚を薄くしている。第２半導体層（Ｐ型）１０３の厚みは０．０１μｍ〜０．５μｍ程度が望ましい。このような受光感度を高めるために行った第１半導体層（Ｎ型）１０２および第２半導体層における不純物濃度およびバンドギャップの設定は、発光効率を向上させるために行った設定と矛盾無く両立している。
【００６７】
以上のように、本発明の実施の形態の発光サイリスタによれば、発光効率および受光感度が共に優れた発光サイリスタを提供することができる。
【００６８】
図３は、本発明の第２の実施の形態の発光サイリスタ１１６の断面図と、各層の不純物濃度およびバンドギャップを示したものである。なお、図３の不純物濃度とバンドギャップの値は望ましい一例を示したものであり、本発明の効果はこの値に限って生じるわけでない。なお、以下の説明は基板を一般的なＮ型半導体基板にした場合ついて行う。第１の実施の形態で説明したとおり、基板１０１、各半導体層１０２，１０３，１０４，１０７，１０８，およびオーミックコンタクト層１０９の導電型を反対にしても効果は同じである。
【００６９】
図３に示した本実施の形態のサイリスタ１１６と、図１に示した第１の実施の形態の発光サイリスタ１１５との違いは、第４半導体層（Ｐ型）１０７とオーミックコンタクト層１０９の間に、第４半導体層（Ｐ型）１０７と同じ導電型の第５半導体層（Ｐ型）１０８を積層したことにある。図３において、サイリスタに特有のＮＰＮＰ構造の部分は、第１半導体層（Ｎ型）１０２、第２半導体層（Ｐ型）１０３、第３半導体層（Ｎ型）１０４および第４半導体層（Ｐ型）１０７によって構成され、この部分は第１の実施の形態と共通している。第５半導体層（Ｐ型）１０８のバンドギャップは、第４半導体層（Ｐ型）１０７のバンドギャップと略同一またはそれよりも広幅に設定され、第５半導体層（Ｐ型）１０８の不純物濃度は、第４半導体層（Ｐ型）１０６の不純物濃度と略同一またはそれよりも高濃度に設定される。第５半導体層（Ｐ型）１０８以外の各半導体層１０２，１０３，１０４，１０７およびオーミックコンタクト層１０９については、それらの層のバンドギャップ、不純物濃度および膜厚の値は、図１に示す第１の実施の形態と同様に設定される。以下の説明では、図３に示される第５半導体層（Ｐ型）１０８以外の部分は、図１に示される実施の形態と同様であるので、対応する部分には同一の参照符号を付し重複を避けて説明は省略する。
【００７０】
本実施の形態において、第５半導体層（Ｐ型）１０８のバンドギャップの具体的な値は、第４半導体層（Ｐ型）１０７と略同一にして、１．７５ｅＶ〜１．８８ｅＶ程度の値を用いた。第５半導体層（Ｐ型）１０８の不純物濃度の値は、第４半導体層（Ｐ型）より大きくして１×１０１９〜３×１０１９とした。第５半導体層１０８の厚さは、０．１〜０．５μｍに設定される。第５半導体層（Ｐ型）１０８の材料、形成方法、ドーパント材料については、第１の実施の形態で説明した他の半導体層１０２，１０３，１０４，１０７と同様であるので説明は省略する。
【００７１】
本実施の形態の特徴は、第５半導体層（Ｐ型）を設けることによって、表面電極（アノード電極）１１０との間でオーミック接触をとりやすくしたことにある。第１の実施の形態で述べたように、通常、オーミックコンタクト層は、アルミニウムを含まないＧａＡｓ、ＩｎＧａＰなど材料を用いて高濃度の不純物をドーピングして形成される。ＧａＡｓ、ＩｎＧａＰはバンドギャップが小さいので、発光した光の吸収層とならないように、オーミックコンタクト層は０．０１μｍ〜０．０２μｍと極めて薄く形成する必要がある。しかし、オーミックコンタクト層を薄くすると、表面電極（アノード電極）１１０との間で良好なオーミック接触が得られなくなる場合があるので、第４半導体層（Ｐ型）１０７とオーミックコンタクト層１０９との間に比較的膜厚の大きい第５半導体層（Ｐ型)１０８を設けた。第５半導体層（Ｐ型)１０８の不純物濃度は、第４半導体層（Ｐ型）１０７の不純物濃度と略同一またはそれより高濃度にして良好なオーミック接触が得られるようにする。それとともに、第５半導体層（Ｐ型）１０８のバンドギャップは第４半導体層（Ｐ型）１０７のバンドギャップと略同一またはそれより広幅に設定して、第３半導体層（Ｎ型）のバンドギャップよりも大きくすることによって内部で発光した光の再吸収層とならないようにする。こうすることによって確実なオーミック接触を得ることができる。
【００７２】
次に本発明の発光サイリスタを用いて構成される本発明の実施の一形態の発光装置１０について説明する。
【００７３】
図４は、発光装置１０の基本的構成を示す平面図であり、発光素子アレイを構成する各発光素子の光の出射方向を紙面に垂直手前側として配置された発光装置１０の平面を示している。同図では、図解を容易にするために、発光信号伝送路１２、走査信号伝送路１５、スタート信号伝送路１６、発光素子のゲート電極１９、スイッチ素子のゲート電極２４、走査スタート用スイッチ素子のゲート電極２６、接続手段１４、発光素子遮光部２３および表面電極２５は、斜線を付して示されている。また、同図で、スイッチ素子アレイの配列方向である紙面左右方向をＸ方向と定義し、右側をＸ１方向、左側をＸ２方向とする。基板垂直方向である紙面垂直方向をＺ方向と定義し、手前側をＺ１方向、奥側をＺ２方向とする。Ｘ方向およびＺ方向に垂直方向である紙面上下方向をＹ方向と定義し、上側をＹ１方向、下側をＹ２方向とする。また同図では、図解を容易にするために、絶縁層１７を省略して示している。
【００７４】
発光装置１０は、発光素子アレイ１１と、発光信号伝送路１２と、スイッチ素子アレイ１３と、接続手段１４と、第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃと、走査スタート用スイッチ素子Ｔ０と、スタート信号伝送路１６と、絶縁層１７と、遮光層１８と、発光素子遮光部２３とを含んで構成され、これらは、１つの基板３１に集積されて形成される。発光信号伝送路１２と、第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃと、スタート信号伝送路１６とは、信号を伝送するための配線である。発光装置１０のうち、発光素子アレイ１１を構成する各発光素子、スイッチ素子アレイ１３を構成する各スイッチ素子および走査スタート用スイッチ素子Ｔ０に発光サイリスタが用いられる。本実施の形態の発光サイリスタには、第２の実施の形態で示した発光サイリスタ１１６を用いるが、第１の実施の形態で示した発光サイリスタ１１５を用いても同様の発光装置１０を構成することができる。各発光素子、各スイッチ素子および走査スタート用スイッチ素子Ｔ０は製造工程では同一の基板３１に同時に形成されるので、これらは同一の層構成を有している。
【００７５】
発光素子アレイ１１は、複数の発光素子Ｌ１，Ｌ２，…，Ｌｉ−１，Ｌｉ（記号ｉは、２以上の正の整数）を含んで構成され、各発光素子Ｌ１，Ｌ２，…，Ｌｉ−１，Ｌｉが、相互に間隔Ｗ１をあけて配列される。以後、各発光素子Ｌ１，Ｌ２，…，Ｌｉ−１，Ｌｉを総称する場合、および発光素子Ｌ１，Ｌ２，…，Ｌｉ−１，Ｌｉのうち不特定のものを示す場合、単に発光素子Ｌと記載する場合がある。発光素子Ｌは、発光サイリスタ１１６を露光用の発光素子として用いたものである。なお、発光素子Ｌを構成する発光サイリスタのしきい電圧を、単に発光素子Ｌのしきい電圧と記載する場合がある。また、発光素子Ｌを構成する発光サイリスタがオン状態になって発光するとき、単に発光素子Ｌがオン状態になって発光すると記載する場合がある。本実施の形態では、各発光素子Ｌは、等間隔に配列され、かつ直線状に配列される。
【００７６】
Ｘ方向の各発光素子Ｌの間隔Ｗ１と、発光素子ＬのＸ方向の長さＷ２とは、発光装置１０が搭載される後述する画像形成装置８７において形成すべき画像の解像度によって決定され、たとえば画像の解像度が６００ドットパーインチ（ｄｐｉ）の場合、前記間隔Ｗ１は、約２４μｍ（マイクロメートル）に選ばれ、前記長さＷ２は、約１８μｍに選ばれる。また前記長さＷ２は、隣接する発光素子Ｌとの間に、発光素子遮光部２３を形成可能に選ばれる。発光素子ＬのＸ方向の寸法は、発光素子ＬのＹ方向の寸法よりも小さく選ばれる。これによって、各発光素子ＬをＸ方向に近接させて、集積密度を高めたときに、発光素子Ｌの光量が不足してしまうことが防止される。
【００７７】
発光信号伝送路１２は、各発光素子Ｌに接続され、各発光素子Ｌに発光信号φＥを伝送する。ここで、発光素子Ｌに発光信号φＥを伝送するとは、発光素子を構成する発光サイリスタのアノード電極とカソード電極との間に発光信号φＥを与えることを意味する。図３に示した発光サイリスタ１１６では、表面電極（アノード電極）１１０と裏面電極（カソード電極）１１１との間に発光信号φＥの電圧が印加されることを意味する。なお、図３の表面電極（アノード電極）１１０は、図４の発光信号伝送路１２のうちの素子接続部２２に対応する。
【００７８】
発光信号伝送路１２は、金属材料および合金材料などの導電性を有する材料によって、発光素子Ｌが発する波長の光を反射するように形成される。具体的には発光信号伝送路１２は、金（Ａｕ）、金とゲルマニウムとの合金（ＡｕＧｅ）、金と亜鉛との合金（ＡｕＺｎ）、ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）などによって形成される。
【００７９】
発光信号伝送路１２は、各発光素子ＬのＹ方向に隣接して、発光素子アレイ１１に沿って延びる信号路延在部２１と、前記Ｘ方向に相互に間隔をあけて信号路延在部２１からＹ１方向に突出して、各発光素子Ｌの厚み方向一端部に接続される素子接続部２２を有する。
【００８０】
スイッチ素子アレイ１３は、複数のスイッチ素子Ｔ１，Ｔ２，…，Ｔｊ−１，Ｔｊ（記号ｊは、２以上の正の整数）を含んで構成され、各スイッチ素子Ｔ１，Ｔ２，…，Ｔｊ−１，Ｔｊが、隣接するスイッチ素子Ｔ１，Ｔ２，…，Ｔｊ−１，Ｔｊからの光を受光するように相互に間隔Ｗ３をあけて配列される。以後、各スイッチ素子Ｔ１，Ｔ２，…，Ｔｊ−１，Ｔｊを総称する場合、およびスイッチ素子Ｔ１，Ｔ２，…，Ｔｊ−１，Ｔｊのうち不特定のものを示す場合、単にスイッチ素子Ｔと記載する場合がある。スイッチ素子Ｔは、発光サイリスタ１１６を光励起によるスイッチング素子として用いたものである。なお、スイッチ素子Ｔを構成する発光サイリスタのしきい電圧を、単にスイッチ素子Ｔのしきい電圧と記載する場合がある。また、スイッチ素子Ｔを構成する発光サイリスタがオン状態になって発光するとき、単にスイッチ素子Ｔがオン状態になって発光すると記載する場合がある。本実施の形態では、各スイッチ素子Ｔは、等間隔に配置される。各スイッチ素子Ｔは、発光素子アレイ１１のＹ方向に隣接し、この発光素子アレイ１１に沿って、複数の発光素子Ｌに対向した状態で直線状に配列される。したがって、各スイッチ素子の配列方向は、前記各発光素子ＬのＸ方向と同じである。スイッチ素子ＴのＹ方向の寸法は、スイッチ素子ＴのＸ方向の寸法よりも大きく選ばれる。これによって、各スイッチ素子ＴをＸ方向に近接させて集積密度を高めたときに、隣接するスイッチ素子用発光サイリスタを光励起によってオン状態に遷移させるのに必要な光量が不足してしまうことが防止される。
【００８１】
本実施の形態では、発光素子Ｌとスイッチ素子Ｔとの数は等しく、すなわち前記ｉと記号ｊとは等しい数に選ばれる。
【００８２】
Ｘ方向の各スイッチ素子Ｔの間隔Ｗ３は、製造工程における制限を受けるので、スイッチ素子Ｔの厚み方向Ｚの高さの２倍以上に形成されるが、２０μｍ未満に選ばれ、好ましくは１０μｍ以下に選ばれる。本実施の形態では、スイッチ素子Ｔの高さを約４μｍとしており、この場合には間隔Ｗ３は８μｍ程度になる。前記間隔Ｗ３が２０μｍ以上になると、光励起による発光状態の転送が困難になる。
【００８３】
スイッチ素子ＴのＸ方向の長さＷ４は、前記Ｘ方向の各発光素子Ｌの間隔Ｗ１と、発光素子ＬのＸ方向の長さＷ２と、Ｘ方向の各スイッチ素子Ｔの間隔Ｗ３とによって決定される。すなわちＸ方向の各発光素子Ｌの間隔Ｗ１と、発光素子ＬのＸ方向の長さＷ２とを加算した長さと、Ｘ方向の各スイッチ素子Ｔの間隔Ｗ３とスイッチ素子ＴのＸ方向の長さＷ４とを加算した長さとが、等しく選ばれる。
【００８４】
接続手段１４は、各発光素子Ｌのゲート電極１９と、各発光素子Ｌに対応する各スイッチ素子Ｔのゲート電極２４とを、電気的に接続する。本実施の形態においては、接続手段１４は、発光素子Ｌ１のゲート電極１９と、スイッチ素子Ｔ１のゲート電極２４とを電気的に接続し、発光素子Ｌ２のゲート電極１９と、スイッチ素子Ｔ２のゲート電極２４とを電気的に接続し、以下同様に、発光素子Ｌｉのゲート電極１９と、スイッチ素子Ｔｊのゲート電極２４とを電気的に接続する（本実施の形態ではｉ＝ｊである）。なお、発光素子Ｌのゲート電極１９およびスイッチ素子Ｔのゲート電極２４は、発光サイリスタ１１６の構成を示す図３の第３半導体層（Ｎ型）１０４に対応し、接続手段１４がゲート電極１１２に対応する。
【００８５】
接続手段１４は、金属材料および合金材料などの導電性を有する材料によって形成される導電路によって実現される。具体的には接続手段１４は、金（Ａｕ）、金とゲルマニウムとの合金（ＡｕＧｅ）金と亜鉛との合金（ＡｕＺｎ）、ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）などによって形成される。
【００８６】
第１、第２および第３走査信号伝送路１５ａ，１５ｂ，１５ｃは、各スイッチ素子Ｔの表面電極２５に接続され、Ｘ方向に隣接するスイッチ素子Ｔ毎に、異なるタイミングで与えられる前記第１〜第３走査信号φ１〜φ３を伝送する。ここで、スイッチ素子Ｔに走査信号を伝送するとは、スイッチ素子を構成する発光サイリスタのアノード電極とカソード電極との間に走査信号を与えることを意味する。図３に示した発光サイリスタ１１６では、表面電極（アノード電極）１１０と裏面電極（カソード電極）１１１との間に走査信号の電圧が印加されることを意味する。なお、各スイッチ素子Ｔの表面電極２５は、発光サイリスタ１１６の構成を示す図３での表面電極（アノード電極）１１０に対応する。
【００８７】
本実施の形態において、第１走査信号伝送路１５ａは、第１走査信号φ１を伝送し、第２走査信号伝送路１５ｂは、第２走査信号φ２を伝送し、第３走査信号伝送路１５ｃは、第３走査信号φ３を伝送する。第１、第２および第３走査信号伝送路１５ａ，１５ｂ，１５ｃを総称する場合、および第１、第２および第３走査信号伝送路１５ａ，１５ｂ，１５ｃのうち不特定のものを示す場合、単に走査信号伝送路１５と記載し、第１〜第３走査信号φ１，φ２，φ３を総称する場合、および第１〜第３走査信号φ１，φ２，φ３のうち不特定のものを示す場合、単に走査信号φと記載する場合がある。走査信号伝送路１５は、金（Ａｕ）、金とゲルマニウムとの合金（ＡｕＧｅ）、金と亜鉛との合金（ＡｕＺｎ）、ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）などによって形成される。
【００８８】
第１、第２および第３走査信号伝送路１５ａ，１５ｂ，１５ｃは、各スイッチ素子ＴのＺ１方向で絶縁層１７を介して各スイッチ素子Ｔに重なって形成され、Ｘ方向に沿って延びる。第１、第２および第３走査信号伝送路１５ａ，１５ｂ，１５ｃは、Ｙ方向に間隔Ｗ５をあけて配置される。間隔Ｗ５は、第１、第２および第３走査信号伝送路１５ａ，１５ｂ，１５ｃ間で短絡が発生しない距離に選ばれ、たとえば１０μｍに選ばれる。
【００８９】
第１、第２および第３走査信号伝送路１５ａ，１５ｂ，１５ｃは、各スイッチ素子Ｔの表面電極２５に順次１つずつ接続され、配列されるスイッチ素子Ｔに沿って、それぞれが３つおきにスイッチ素子Ｔに接続される。すなわち、第１走査信号伝送路１５ａは、スイッチ素子Ｔ１，Ｔ４，…，Ｔｊ−２に接続され(記号ｊは、整数かつ３×ｍであり、記号ｍは自然数)、第２走査信号伝送路１５ｂは、スイッチ素子Ｔ２，Ｔ５，…，Ｔｊ−１に接続され、第３走査信号伝送路１５ｃは、スイッチ素子Ｔ３，Ｔ６，…，Ｔｊに接続される。したがって、スイッチ素子Ｔのうち、Ｘ方向のｎ番目（記号ｎは、２以上ｊ以下となる正の整数）に配置されるスイッチ素子Ｔｎと、このスイッチ素子ＴｎのＸ１方向側に隣接するスイッチ素子Ｔｎ−１と、スイッチ素子ＴｎのＸ２方向側に隣接するスイッチ素子Ｔｎ＋１とは、それぞれ異なる走査信号伝送路１５に接続される。
【００９０】
走査スタート用スイッチ素子Ｔ０は、発光サイリスタ１１６で構成され、スイッチ素子アレイ１３のＸ方向の端部に配置されるスイッチ素子Ｔに、発光サイリスタのオン状態で発光した光を照射するように配置される。なお、走査スタート用スイッチ素子Ｔ０を構成する発光サイリスタのしきい電圧を、単に走査スタート用スイッチ素子Ｔ０のしきい電圧と記載する場合がある。また、走査スタート用スイッチ素子Ｔ０を構成する発光サイリスタがオン状態になって発光するとき、単に走査スタート用スイッチ素子Ｔ０がオン状態になって発光すると記載する場合がある。本実施の形態では、走査スタート用スイッチ素子Ｔ０は、スイッチ素子Ｔ１に光を照射するように配置される。したがって、走査スタート用スイッチ素子Ｔ０が配置されるＸ方向の一方Ｘ１が、光走査装置における光の走査方向の上流側となる。
【００９１】
スタート信号伝送路１６は、走査スタート用スイッチ素子Ｔ０のゲート電極２６に接続され、走査スタート用スイッチ素子Ｔ０にトリガ信号となるスタート信号φＳを伝送する。走査スタート用スイッチ素子Ｔ０のゲート電極２６は、発光サイリスタ１１６の構成を示す図３の第３半導体層（Ｎ型）１０４に対応する。スタート信号伝送路２６の一部が図３のゲート電極１１２に対応する。スタート信号伝送路１６は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的にはスタート信号伝送路１６は、金（Ａｕ）、金とゲルマニウムとの合金（ＡｕＧｅ）、金と亜鉛との合金（ＡｕＺｎ）、ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）などによって形成される。
【００９２】
前述した発光素子Ｌ、スイッチ素子Ｔおよび走査スタート用スイッチ素子Ｔ０は、絶縁層１７によって覆われる。
【００９３】
遮光層１８は、各スイッチ素子Ｔの厚み方向Ｚの一方側、すなわち各スイッチ素子Ｔの図１の紙面に垂直手前側から、各スイッチ素子Ｔを覆い、発光素子Ｌが発する光に、スイッチ素子Ｔが発する光が干渉しないように、スイッチ素子Ｔが発する光を遮光する。
【００９４】
発光素子遮光部２３は、各発光素子Ｌの間と、発光素子アレイ１１のＸ方向の両端部の発光素子ＬのＸ方向の外方とに設けられ、発光素子ＬからＸ方向に向かう光を遮光する。発光素子遮光部２３は、発光信号伝送路１２から離間して設けられ、発光信号伝送路１２とは、絶縁層１７によって電気的に絶縁される。
【００９５】
以下、発光装置１０の各構成について、さらに具体的に説明する。
図５は、図４の切断面線Ａ１−Ａ１から見た発光装置１０の基本的構成を示す一部の断面図である。本実施の形態では、基板３１にはＮ型半導体基板を用いる。発光素子Ｌは、発光サイリスタ１１６で構成され、基板３１のＺ１方向の表面に第１半導体層（Ｎ型）３２、第２半導体層（Ｐ型）３３、第３半導体層（Ｎ型）３４のうちの第１領域３４ａ、第２領域３４ｂ、第４半導体層（Ｐ型）３５および第５半導体層（Ｐ型）３６、オーミックコンタクト層３７がこの順に積層されて形成される。各半導体層３２，３３，３４ａ、３４ｂ、３５，３６，３７の材料、バンドギャップ、不純物濃度および膜厚は、第２の実施の形態で例示した発光サイリスタ１１６と同様である。なお、図３と図５とで参照符号は異なるが、対応する構成は同じ名称で記載する。たとえば、図５の基板３１は前述した図３の基板１０１に対応し、図５の各第１〜第５半導体層３２，３３，３４、３５，３６は、前述した図３の各第１〜第５半導体層１０２，１０３，１０４，１０７，１０８にそれぞれ対応する。
【００９６】
基板３１のＺ２方向の表面には、裏面電極９９が形成される。裏面電極９９は、基板３１のＺ２方向の全面にわたって形成され、発光サイリスタ１１６の構成を示す図３の裏面電極１１１に対応する。裏面電極９９は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的には裏面電極９９は、金（Ａｕ）、金とゲルマニウムとの合金（ＡｕＧｅ）および金と亜鉛との合金（ＡｕＺｎ）などによって形成される。
【００９７】
第１半導体層（Ｎ型）３２、第２半導体層（Ｐ型）３３、第３半導体層（Ｎ型）３４、第４半導体層（Ｐ型）３５、第５半導体層（Ｐ型）３６およびオーミックコンタクト層３７が積層された積層体は、略直方体形状を有する。これらの半導体層３２，３３，３４，３５，３６，３７は、絶縁層１７によって覆われる。絶縁層１７は、電気絶縁性および透光性ならびに平坦性を有する樹脂材料によって形成される。絶縁層１７は、ポリイミドおよびベンゾシクロブテン（ＢＣＢ）などによって形成される。
【００９８】
絶縁層１７のうち、隣接する発光素子Ｌの間の部分には、Ｙ方向に垂直な仮想一平面において、Ｖ字形状となり、基板３１のＺ１方向の表面まで達する溝部３８が形成され、この溝部３８に前記発光素子遮光部２３が形成される。発光素子遮光部２３は、溝部３８の表面に沿って形成され、基板３１のＺ１方向の表面からオーミックコンタクト層３７のＸ方向の側方にわたって設けられる。発光素子遮光部２３は、発光素子ＬのＹ方向の一端部および他端部間にわたって形成され、発光素子ＬのＹ方向の端部よりも発光素子ＬのＹ１方向およびＹ２方向まで延びる。このような発光素子遮光部２３を形成することによって、隣接する発光素子Ｌが発光したときにこの光を受光することが防止され、隣接する発光素子Ｌが発光しても、この発光に伴って発光素子Ｌのしきい電圧が変化してしまうことがないので、発光素子Ｌを選択的に安定して発光させることができる。
【００９９】
オーミックコンタクト層３７のＺ１方向の表面には、発光信号伝送路１２の素子接続部２２が接続される。絶縁層１７のうち、オーミックコンタクト層３７のＺ１方向の表面上に形成される部分には、貫通孔３９が形成され、この貫通孔３９に前記素子接続部２２の一部が形成されて、素子接続部２２がオーミックコンタクト層３７に接触している。前記貫通孔３９は、発光素子ＬのＸ方向の中央かつ発光素子ＬのＹ方向の中央に形成され、発光信号伝送路１２からの電流を、発光素子Ｌの中央部に効率的に供給して、発光させる。
【０１００】
発光信号伝送路１２の素子接続部２２のＸ方向の長さＷ６は、発光素子ＬのＸ方向の長さＷ２の１／３以下に形成される。素子接続部２２は発光素子Ｌの光の出射方向の一部を覆うが、長さＷ６を前述したように選ぶことによって、素子接続部２２が発光素子Ｌから発せられＺ１方向に向かう光を遮ってしまうことをできるだけ防止する。また発光素子Ｌから発せられ、Ｚ１方向に向かい、発光信号伝送路１２によって反射された光の一部は、発光素子遮光部２３および基板３１などによって再反射されることによって、Ｚ１方向へと向かう。
【０１０１】
図６は、図１の切断面線Ａ２−Ａ２から見た発光装置１０の基本的構成を示す一部の断面図である。スイッチ素子Ｔは、発光サイリスタ１１６によって構成され、基板３１のＺ１方向の表面に第１半導体層（Ｎ型）４２、第２半導体層（Ｐ型）４３、第３半導体層（Ｎ型）４４のうちの第１領域４４ａ、第２領域４４ｂ、第４半導体層（Ｐ型）４５、第５半導体層（Ｐ型）４６、およびオーミックコンタクト層４７がこの順に積層されて形成される。さらにオーミックコンタクト層のＺ１方向の表面には表面電極２５が形成される。各半導体層４２，４３，４４ａ，４４ｂ，４５，４６、オーミックコンタクト層４７および表面電極２５の積層体は、略直方体形状を有する。各半導体層４２，４３，４４ａ、４４ｂ、４５，４６、およびオーミックコンタクト層４７の材料、バンドギャップ、不純物濃度および膜厚は、第２の実施の形態で例示した発光サイリスタ１１６と同様である。
【０１０２】
オーミックコンタクト層４７のＺ１方向の表面上には、表面電極２５が形成される。表面電極２５は、オーミックコンタクト層４７のＺ１方向の表面の周縁部を除き、走査方向の下流側寄り、言い換えればＸ２方向寄りに、表面積の約半分の領域に形成される。このように表面電極２５を形成することによって、スイッチ素子Ｔの各半導体層への電界をなるべく不均一にならないようにして、スイッチ素子Ｔから放射される光の発光強度を増加させるとともに、Ｘ１方向に隣接するスイッチ素子Ｔから出射され、遮光層１８によって反射されてＺ１方向から到来する光を、各半導体層により多く入射させるようにする。その結果、スイッチ素子Ｔの走査方向の下流側であるＸ２方向では、表面電極２５によって光を反射することによって、Ｘ２方向のスイッチ素子Ｔにより強い光を与えることができ、スイッチ素子Ｔの走査方向の上流側であるＸ１方向では、表面電極２５が形成されていないので、走査信号伝送路１５または遮光層１８によって反射して、Ｚ１方向から到来する光を効率よく受光することができる。表面電極２５は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的には表面電極２５は、金（Ａｕ）、金とゲルマニウムとの合金（ＡｕＧｅ）および金と亜鉛との合金（ＡｕＺｎ）などによって形成される。
【０１０３】
各半導体層４２，４３，４４ａ，４４ｂ，４５，４６、オーミックコンタクト層４７および表面電極２５は、絶縁層１７によって覆われ、隣接するスイッチ素子Ｔと電気的に絶縁される。前述したように絶縁層１７は、透光性を有するので、スイッチ素子Ｔが発光すると、この光は絶縁層１７を透過して、Ｘ方向に隣接するスイッチ素子Ｔに入射する。絶縁層１７は、スイッチ素子Ｔが発する波長の光の９５％以上を透過する樹脂材料によって形成される。
【０１０４】
図６の矢符で示すように、スイッチ素子Ｔは、第３半導体層（Ｎ型）４４および第４半導体層（Ｐ型）４５の界面付近で、第３半導体層（Ｎ型）４４寄りの第２領域４４ｂから主に発光する。また第１半導体層（Ｎ型）４２および第２半導体層（Ｐ型）４３の界面付近でもわずかに発光する。スイッチ素子Ｔは、光を全方向に放射する。
【０１０５】
絶縁層１７は、樹脂材料を塗付し、この樹脂材料を硬化させて形成される。絶縁層１７を塗布したときに平坦性を有する樹脂材料によって形成することによって、絶縁層１７を形成するときに、各スイッチ素子Ｔの間にも樹脂材料を充填して、絶縁層１７を各スイッチ素子Ｔの間に確実に形成することができる。また、樹脂材料が硬化時に収縮することによって、各スイッチ素子Ｔの間に形成される絶縁層１７のＺ１方向の表面部には、Ｙ方向に延びる凹所４８が形成される。
【０１０６】
さらに、絶縁層１７を、ポリイミドおよびベンゾシクロブテン（ＢＣＢ）などによって形成することによって、各スイッチ素子Ｔの間隔Ｗ３を前述のように選んでも、この空隙に絶縁層１７を確実に形成することができ、また各半導体層４２，４３，４４，４５，４６、オーミックコンタクト層４７、表面電極２５および基板３１に絶縁層１７を密着して形成することができる。絶縁層１７が、スイッチ素子Ｔの表面から剥離してしまうと、この剥離した部分の界面によって、光が反射されてしまい、隣接するスイッチ素子Ｔからの光の受光量が低下してしまうおそれがあるが、このような問題が発生しない。
【０１０７】
表面電極２５のＺ１方向の表面には、第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃのうちの、いずれか１つが接続される。絶縁層１７のうち、表面電極２５のＺ１方向の表面上に形成される部分には、貫通孔４９が形成され、この貫通孔４９を介して第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃのうちの、いずれか１つが接続され、スイッチ素子Ｔと第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃのうちの他の２つの走査信号伝送路１５とは、絶縁層１７によって電気的に絶縁される。スイッチ素子Ｔは絶縁層１７によって覆われているので、スイッチ素子ＴのＺ１方向側に、第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃを積層することができる。
【０１０８】
本実施の形態においては、Ｎ型半導体基板を用いているので、発光信号伝送路１２および走査信号伝送路１５が、各素子のアノードに接続される構成となり、カソード電位を０ボルト（Ｖ）にすると、発光素子Ｌおよびスイッチ素子Ｔに電圧または電流を印加する電源に、正電源を用いることができるので好ましい。本実施の形態では、発光素子Ｌにおいては発光信号伝送路１２がアノード電極として機能し、裏面電極９９がカソード電極として機能する。またスイッチ素子Ｔにおいては、表面電極２５が走査信号伝送路１５とともにアノード電極として機能し、裏面電極９９がカソード電極として機能する。
【０１０９】
各スイッチ素子ＴのＺ１方向側が、絶縁層１７または走査信号伝送路１５によって覆われ、さらに絶縁層１７および走査信号伝送路１５は遮光層１８によって覆われる。遮光層１８の材料としては、電気絶縁性を有し、スイッチ素子Ｔから発せられる波長の光を、２μｍ〜３μｍ程度の厚みでほぼ完全に吸収するようなものであれば種々ものが使用可能である。本実施の形態では遮光層１８は、緑色のポリイミドによって形成される。遮光層１８の厚みは、５μｍ〜１０μｍ程度に選ばれる。
【０１１０】
スイッチ素子Ｔから発せられ、Ｚ１方向へ向かう光は、絶縁層１７と走査信号伝送路１５と界面、走査信号伝送路１５、絶縁層１７と遮光層１８との界面などによって反射されるか、遮光層１８によって吸収される。各走査信号伝送路１５および絶縁層１７によって反射手段が形成される。これによって、スイッチ素子Ｔからの光が、発光素子ＬからＺ１方向に出射される光に干渉してしまうことが防止される。したがって発光装置１０を、後述する画像形成装置８７の露光装置として用いた場合に、スイッチ素子Ｔからの漏れ光によって、画像の劣化が発生せず、優れた品質の画像を形成することができる。
【０１１１】
図７は、図１の切断面線Ａ３−Ａ３から見た発光装置１０の基本的構成を示す一部の断面図である。発光素子Ｌと、スイッチ素子Ｔとは、Ｙ方向に隣接して配置される。発光素子Ｌの第１半導体層（Ｎ型）３２と、第２半導体層（Ｐ型）３３と、第３半導体層（Ｎ型）３４とのスイッチ素子Ｔ寄りの端部は、第４半導体層（Ｐ型）３５と、第５半導体層（Ｐ型）３６と、オーミックコンタクト層３７とのスイッチ素子Ｔ寄りの端部よりも、スイッチ素子Ｔに向かって突出し、発光素子接続部５１を構成する。発光素子接続部５１のＸ方向の長さは、前述した長さＷ２よりもわずかに小さい。
【０１１２】
またスイッチ素子Ｔの、第１半導体層（Ｎ型）４２と、第２半導体層（Ｐ型）４３と、第３半導体層（Ｎ型）４４との発光素子Ｌ寄りの端部は、第４半導体層（Ｐ型）４５と、第５半導体層（Ｐ型）と、オーミックコンタクト層４７との発光素子Ｌ寄りの端部よりも、スイッチ素子Ｔに向かって突出し、スイッチ素子接続部５２を構成する。スイッチ素子接続部５２のＸ方向の長さは、発光素子接続部５１の配列方向の長さと等しく選ばれる。
【０１１３】
発光素子Ｌの第３半導体層（Ｎ型）３４のうち、発光素子接続部５１を構成する部分３４０Ａは、第４半導体層（Ｐ型）３５が積層される部分３４０Ｂよりも厚みが小さく形成される。また発光素子スイッチＴの第３半導体層（Ｎ型）４４のうち、スイッチ素子接続部５２を構成する部分４４０Ａは、第４半導体層（Ｐ型）４５が積層される部分４４０Ｂよりも厚みが小さく形成される。これは、発光素子接続部５１およびスイッチ素子接続部５２をエッチング工程で形成したときに、第４半導体層（Ｐ型）が残存しないようにオーバーエッチングしたためである。
【０１１４】
絶縁層１７は、発光素子Ｌおよびスイッチ素子Ｔの表面に沿って形成されており、発光素子Ｌとスイッチ素子Ｔと間にも形成され、発光素子Ｌとスイッチ素子Ｔとが絶縁層１７によって電気的に絶縁される。発光素子Ｌとスイッチ素子Ｔと間に設けられる絶縁層１７の厚みは、基板３１から発光素子接続部５１およびスイッチ素子接続部５２の厚みとほぼ等しい。絶縁層１７のうち、発光素子Ｌとスイッチ素子Ｔと間に設けられる部分には、基板３１側が底部となり、Ｘ方向に沿って延びる凹部５３が形成される。絶縁層１７のうち、前記発光素子接続部５１の第３半導体層（Ｎ型）３４のＺ１方向の表面に積層されている部分には貫通孔５４が形成され、前記スイッチ素子接続部５２の第３半導体層（Ｎ型）４４のＺ１方向の表面に積層される部分には貫通孔５５がそれぞれ形成される。
【０１１５】
発光素子Ｌのゲート電極１９と、この発光素子Ｌに対応するスイッチ素子Ｔのゲート電極２４とを接続する接続手段１４は、発光素子接続部５１とスイッチ素子接続部５２とにわたって、発光素子Ｌとスイッチ素子Ｔとの間で、絶縁層１７に積層して設けられる。接続手段１４は、前記貫通孔５４，５５に接続手段１４の一部が形成され、発光素子接続部５１の第３半導体層（Ｎ型）３４のＺ１方向の表面と、前記スイッチ素子接続部５２の第３半導体層（Ｎ型）４４のＺ１方向の表面とに接続される。接続手段１４の抵抗値は、１ｋΩ（オーム）以下に選ばれる。抵抗値が高すぎると、スイッチ素子Ｔから発光素子Ｌへのトリガ信号が減衰されてしまう恐れがあるが、接続手段１４の抵抗値を前記範囲に選ぶことによって、スイッチ素子Ｔから発光素子Ｌへトリガ信号が伝達される際に減衰することを抑制できる。
【０１１６】
発光素子Ｌの第３半導体層（Ｎ型）３４は、発光素子Ｌのゲート電極１９であり、スイッチ素子Ｔの第３半導体層（Ｎ型）４４は、スイッチ素子Ｔのゲート電極２４である。したがって、接続手段１４は、発光素子Ｌとスイッチ素子Ｔのゲート電極同士を電気的に接続している。
【０１１７】
発光素子Ｌの第４半導体層（Ｐ型）３５およびオーミックコンタクト層３７のスイッチ素子Ｔ寄りの端部は、絶縁層１７を介して前述した発光信号伝送路１２によって覆われる。これによって、発光素子Ｌから、スイッチ素子Ｔに向かう光を遮光することができる。発光信号伝送路１２の信号路延在部２１は、第４半導体層（Ｐ型）３５およびオーミックコンタクト層３７のスイッチ素子Ｔに対向する側部に臨んで設けられ、また発光素子接続部５１の第４半導体層（Ｐ型）３５寄りの端部を覆う。
【０１１８】
またスイッチ素子Ｔの第４半導体層（Ｐ型）４５およびオーミックコンタクト層４７の発光素子Ｌ寄りの端部は、絶縁層１７に積層される遮光層１８によって覆われる。これによって、スイッチ素子Ｔから、発光素子Ｌに向かう光を遮光することができる。またスイッチ素子Ｔの、発光素子Ｌとは反対側の端部は、絶縁層１７を介して遮光層１８によって覆われる。遮光層１８は、スイッチ素子接続部５２のＺ１方向を覆い、前記発光素子Ｌとスイッチ素子Ｔとの間に形成される凹所５３付近まで延びる。
【０１１９】
図８は、図１の切断面線Ａ４−Ａ４から見た発光装置１０の基本的構成を示す一部の断面図である。走査スタート用スイッチ素子Ｔ０と、スイッチ素子Ｔとは、同様な構成であるので、同様の部分には、同様の参照符号を付して、重複する説明を省略する場合がある。
【０１２０】
走査スタート用スイッチ素子Ｔ０は、発光サイリスタ１１６で構成され、基板３１のＺ１方向の表面に第１半導体層（Ｎ型）６２、第２半導体層（Ｐ型）６３、第３半導体層（Ｎ型）６４のうちの第１領域６４ａ、第２領域６４ｂ、第４半導体層（Ｐ型）６５および第５半導体層（Ｐ型）６６、オーミックコンタクト層６７がこの順に積層されて形成される。さらにオーミックコンタクト層のＺ１方向の表面には表面電極２５が形成される。走査スタート用スイッチ素子Ｔ０の表面電極２５は、オーミックコンタクト層６１のＺ１方向の表面の周縁部を除く全領域に形成される。各半導体層６２，６３，６４ａ，６４ｂ，６５，６６、オーミックコンタクト層６７および表面電極２５の積層体は、略直方体形状を有する。各半導体層６２，６３，６４ａ、６４ｂ、６５，６６、オーミックコンタクト層６７およびの材料、バンドギャップ、不純物濃度および膜厚は、第２の実施の形態で例示した発光サイリスタ１１６と同様である。図３と図８とで参照符号は異なるが、対応する層同士は同じ名称で記載する。たとえば、図８の基板３１は前述した図３の基板１０１に対応し、図８の各第１〜第５半導体層６２，６３，６４、６５，６６は、前述した図３の各第１〜第５半導体層１０２，１０３，１０４，１０７，１０８にそれぞれ対応する。
【０１２１】
また走査スタート用スイッチ素子Ｔ０の、第１半導体層（Ｎ型）６２と、第２半導体層（Ｐ型）６３と、第３半導体層（Ｎ型）６４との発光素子Ｌ寄りの端部は、第４半導体層（Ｐ型）６５と、第５半導体層（Ｐ型）６６と、オーミックコンタクト層６７との発光素子Ｌ寄りの端部よりも、発光素子アレイ１１側に向かって突出し、走査スタート用スイッチ素子接続部６８を構成する。
【０１２２】
走査スタート用スイッチ素子Ｔ０は、絶縁層１７および遮光層１８に覆われる。走査スタート用スイッチ素子Ｔ０のＺ１方向に積層される絶縁層１７に積層して走査信号伝送路１５が形成され、絶縁層１７のうち走査スタート用スイッチ素子Ｔ０のＺ１方向に積層される部分に形成される貫通孔６９に第３走査信号伝送路１５ｃの一部が形成されて、貫通孔６９を介して第３走査信号伝送路１５ｃが走査スタート用スイッチ素子Ｔ０の表面電極２５に接続される。また絶縁層１７のうち、走査スタート用スイッチ素子接続部６８の積層される部分には、貫通孔７１が形成され、この貫通孔７１にスタート信号伝送路１６の一部が形成され、貫通孔７１を介して、絶縁層１７に積層して形成されるスタート信号伝送路１６が接続される。走査スタート用スイッチ素子Ｔ０、走査信号伝送路１５およびスタート信号伝送路１６とは、遮光層１８によって覆われる。走査スタート用スイッチ素子Ｔ０の第３半導体層（Ｎ型）６４は、走査スタート用スイッチ素子Ｔ０のゲート電極２６である。
【０１２３】
各発光素子Ｌ、各スイッチ素子Ｔおよび走査スタート用スイッチ素子Ｔ０は、基板３１のＺ１方向の表面に、第１半導体層（Ｎ型）３２，４２，６２、第２半導体層（Ｐ型）３３，４３，６３、第３半導体層（Ｎ型）３４，４４，６４、第４半導体層（Ｐ型）３５，４５，６５、オーミックコンタクト層３７，４７，６７を、それぞれ形成するための半導体材料を、有機金属気層エピタキシャル成長法（ＭＯＶＰＥ）および分子線エピタキシャル成長法（ＭＢＥ）などのエピタキシャル成長法によって順次積層した後、フォトリソグラフィによるパターニングおよびエッチングを行うことによって形成される。したがって、一連の製造プロセスにおいて、発光素子Ｌ、スイッチ素子Ｔおよび走査スタート用スイッチ素子Ｔ０を同時に形成することができるので、製造コストを低減することができる。各半導体層を形成した後、導電体層を蒸着法などによって形成し、フォトリソグラフィによるパターニングとエッチングとを行って、表面電極２５を形成する。
【０１２４】
絶縁層１７は、表面電極２５を形成した後、前述したポリイミドなどの樹脂材料をスピンコーティングしてから、塗付した樹脂材料を硬化させる。その後、発光信号伝送路１２と、接続手段１４と、第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃと、スタート信号伝送路１６と、発光素子Ｌ、スイッチ素子Ｔまたは走査スタート用スイッチ素子Ｔ０との接続に必要な各貫通孔３９，４９，５４，５５，６９，７１をフォトリソグラフィによるパターニングとエッチング工程とによって形成する。
【０１２５】
発光信号伝送路１２と、接続手段１４と、第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃと、スタート信号伝送路１６と、発光素子遮光部２３とは、絶縁層１７を形成した後、蒸着法などによって導電性材料を絶縁層１７の表面に積層し、フォトリソグラフィによるパターニングおよびエッチングを行うことで同時に形成される。したがって、発光信号伝送路１２と、接続手段１４と、第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃと、スタート信号伝送路１６と、発光素子遮光部２３と厚みは、ほぼ等しく形成される。
【０１２６】
図９は、図１に示される発光装置１０の基本的構成を示す一部の等価回路を示す回路図である。発光装置１０は、駆動手段７３によって駆動される。前記発光装置１０は、駆動手段７３を含んで構成されてもよい。駆動手段７３は、第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃと、発光信号伝送路１２と、スタート信号伝送路１６とに接続され、第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃに走査信号φを与え、スタート信号伝送路１６にスタート信号φＳを与え、発光信号伝送路１２に発光信号φＥをそれぞれ与える。駆動手段７３は、駆動用ドライバーＩＣ（Integrated Circuit）によって実現される。
【０１２７】
駆動手段７３は、外部から基準となるクロックパルス信号を入力して、このクロックパルス信号に基づいて、第１〜第３走査信号φ１〜φ３およびスタート信号φＳを同期して出力し、走査信号伝送路１５およびスタート信号伝送路１６にそれぞれ与える。前記クロックパルス信号は、後述する画像形成装置８７の制御手段９６から与えられる。クロックパルス信号のクロック周期は、後述する画像形成装置８７の制御手段９６における制御周期よりも長く選ばれる。また駆動手段７３は、クロックパルス信号とともに与えられる画像情報に基づいて、発光信号φＥを出力して、発光信号伝送路１２に与える。
【０１２８】
第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃには、各スイッチ素子Ｔと直列に接続される抵抗素子Ｒφがそれぞれ接続され、駆動手段７３は、抵抗素子Ｒφを介して第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃに接続される。抵抗素子Ｒφは、駆動手段７３から走査信号伝送路１５に過電流が流れてしまうことを防止するとともに、各スイッチ素子Ｔに印加される電圧を分圧する分圧抵抗としての機能を有する。
【０１２９】
また発光信号伝送路１２にも、各発光素子Ｌと直列に接続される抵抗素子Ｒφがそれぞれ接続され、駆動手段７３は、抵抗素子Ｒφを介して発光信号伝送路１２に接続される。抵抗素子Ｒφは、駆動手段７３から発光信号伝送路１２に過電流が流れてしまうことを防止するとともに、各発光素子Ｌに印加される電圧を分圧する分圧抵抗としての機能を有する。
【０１３０】
図１０は、駆動手段７３が、スタート信号伝送路１６に与えるスタート信号φＳ、第１走査信号伝送路１５ａに与える第１走査信号φ１、第２走査信号伝送路１５ｂに与える第２走査信号φ２、第３走査信号伝送路１５ｃに与える第３走査信号φ３および発光信号伝送路１２に与える発光信号φＥと、発光素子Ｌ１の発光強度と、走査スタート用スイッチ素子Ｔ０およびスイッチ素子Ｔ１〜Ｔ４の発光強度とを示す波形図である。発光素子Ｌ１および走査スタート用スイッチ素子Ｔ０ならびにスイッチ素子Ｔ１〜Ｔ４の発光強度は、ハイ（Ｈ）レベルのとき発光していることを表し、ロー（Ｌ）レベルのとき発光していないことを表す。図１０において、横軸は時間であって、基準時刻からの経過時間を表す。
【０１３１】
またスタート信号φＳ、第１〜第３走査信号φ１〜φ３および発光信号φＥについて、縦軸は、信号レベルを表す。信号レベルは、電圧または電流の大きさを表し、スタート信号φＳ、第１〜第３走査信号φ１〜φ３および発光信号φＥがハイ（Ｈ）レベルのとき、高電圧または高電流が信号伝送路に供給され、スタート信号φＳ、第１〜第３走査信号φ１〜φ３および発光信号φＥがロー（Ｌ）レベルのとき、低電圧または低電流が信号伝送路に供給される。スタート信号φＳ、第１〜第３走査信号φ１〜φ３および発光信号φＥがＬレベルのとき、信号伝送路に低電圧または低電流が供給される結果、各素子に印加される電圧は、各素子のしきい電圧よりも小さくなる。電圧の場合、Ｈレベルは、たとえば３ボルト（Ｖ）〜１０ボルト（Ｖ）である。Ｌレベルは、たとえば０（零）ボルト（Ｖ）である。
【０１３２】
本実施の形態では、Ｈレベルのときのスタート信号φＳ、第１〜第３走査信号φ１〜φ３および発光信号φＥの電圧をたとえば５ボルト（Ｖ）とし、Ｌレベルのスタート信号φＳ、第１〜第３走査信号φ１〜φ３および発光信号φＥの電圧をたとえば０ボルト（Ｖ）とする。第１〜第３走査信号φ１〜φ３の波形は同じであり、それぞれ位相が異なる。
【０１３３】
発光装置１０では、発光させるべき発光素子Ｌのしきい電圧を低下させるために、スイッチ素子Ｔの発光状態を、Ｘ方向に沿って転送する。
【０１３４】
以後、駆動手段７３の動作について説明する。まず時刻ｔ０で、駆動手段７３は、スタート信号φＳ、第１〜第３走査信号φ１〜φ３および発光信号φＥをローレベルとする。スタート信号φＳをローレベルにしておくことによって、走査スタート用スイッチ素子Ｔ０のしきい電圧は、第３走査信号φのハイレベルよりも小さくなる。駆動手段７３は、発光信号φＥ、スタート信号φＳおよび走査信号φについて、信号レベルをローレベルからハイレベルにすると、次に信号レベルをハイレベルからローレベルにするまで、信号レベルをハイレベルとなるように維持する。また駆動手段７３は、発光信号φＥ、スタート信号φＳおよび走査信号φについて、信号レベルをハイレベルからローレベルにすると、次に信号レベルをローレベルからハイレベルにするまで、信号レベルをローレベルとなるように維持する。
【０１３５】
時刻ｔ１で、駆動手段７３は、第３走査信号φ３のみをローレベルからハイレベルに変化させる。時刻ｔ１において、スタート信号φＳ、第１，第２走査信号φ１，φ２および発光信号φＥは、ローレベルである。これによって、走査スタート用スイッチ素子Ｔ０が、オン状態になり、すなわちターンオンし、発光する。
【０１３６】
走査スタート用スイッチ素子Ｔ０の光は、隣接するスイッチ素子アレイ１３のＸ方向の端部に配置されるスイッチ素子Ｔ１に最も強く入射する。スイッチ素子アレイ１３の他のスイッチ素子Ｔでは、Ｘ方向に走査スタート用スイッチ素子Ｔ０から離間した位置に配置されるスイッチ素子Ｔほど、走査スタート用スイッチ素子Ｔ０から照射される光の強度が小さくなる。スイッチ素子Ｔを構成する発光サイリスタは受光する光強度が大きくなるほどしきい電圧の降下が大きい。
【０１３７】
次に走査スタート用スイッチ素子Ｔ０からスイッチ素子Ｔ１への発光状態の転送について説明する。走査スタート用スイッチ素子Ｔ０が発光すると、この光をスイッチ素子Ｔ１が受光し、スイッチ素子Ｔ１のしきい電圧が低下する。
【０１３８】
時刻ｔ２において、スイッチ素子Ｔ１のしきい電圧はＶＴＨ（Ｔ１）となっている。第１走査信号伝送路１５ａには、スイッチ素子Ｔ１，Ｔ４，…，Ｔｊ−２が接続されているが、スイッチ素子Ｔ４，…，Ｔｊ−２は、走査スタート用スイッチ素子Ｔ０から十分に離れているので、走査スタート用スイッチ素子Ｔ０からの光を受光しても、その光は微弱であるので、しきい電圧はほとんど変化しない。
【０１３９】
時刻ｔ２で、駆動手段７３は、第１走査信号φ１をローレベルからハイレベルにする。時刻ｔ２において、スタート信号φＳ、第２走査信号φ２、発光信号φＥはローレベルであり、第３走査信号φ３は、ハイレベルである。第１走査信号φ１のハイレベルは、第１走査信号伝送路１５ａに接続されるスイッチ素子Ｔ１を除く他のスイッチ素子Ｔ４，…，Ｔｊ−２のしきい電圧うちの最低値よりも、高い電圧または高い電流に選ばれる。
【０１４０】
隣接するスイッチ素子Ｔからの光を受光することによってしきい電圧が低下したスイッチ素子Ｔが接続される前記走査信号伝送路１５に、この走査信号伝送路１５に接続される他のスイッチ素子Ｔのしきい電圧の最低値よりも高い電圧または電流の走査信号φを与えると、走査信号φは抵抗素子Ｒφを介して、走査信号伝送路１５に与えられ、スイッチ素子Ｔには、抵抗素子Ｒφによって分圧された電圧が与えられる。各スイッチ素子Ｔには、抵抗素子Ｒφによって分圧された電圧が徐々に印加されることとなり、同じ走査信号伝送路１５に接続される複数のスイッチ素子Ｔのうち、隣接しているスイッチ素子Ｔからの光を受光したスイッチ素子Ｔに与えられる電圧が、最も早くこのスイッチ素子Ｔのしきい電圧よりも大きくなる。これによって、しきい電圧が最も低いスイッチ素子Ｔのみが発光し、他のスイッチ素子Ｔは、発光しない。
【０１４１】
これによって、時刻ｔ２で、スイッチ素子Ｔ１がオン状態となり、すなわちターンオンし、発光する。
【０１４２】
スイッチ素子Ｔ１がオン状態となった後、時刻ｔ３で、駆動手段７３は、第３走査信号φ３をローレベルにする。これによって、走査スタート用スイッチ素子Ｔ０は、オフ状態、すなわちターンオフして、消灯する。
【０１４３】
このようにして、走査スタート用スイッチ素子Ｔ０から、スイッチ素子Ｔ１へと発光状態が遷移する。また時刻ｔ３において、駆動手段７３は、スタート信号φＳをローレベルからハイレベルにし、以後、ハイレベルを維持させることによって、時刻ｔ３以降に、第３走査信号φ３をローレベルからハイレベルにしても、走査スタート用スイッチ素子Ｔ０はオフ状態を維持する。
【０１４４】
時刻ｔ２と時刻ｔ３との間の時間は、第１走査信号φ１がハイレベルとなる時間の１／１０程度に選ばれる。このように、隣接するスイッチ素子Ｔにおいて与えられる走査信号φがハイレベルとなる時間が重なるように駆動手段７３が走査信号φを与えることによって、隣接するスイッチ素子Ｔのしきい電圧が確実に低下している間に、走査信号φをハイレベルとすることができ、光走査を確実に行うことができる。
【０１４５】
本実施の形態では、第１〜第３走査信号φ１〜φ３がハイレベルとなる時間は、１μ秒程度に選ばれる。したがって、時刻ｔ２と時刻ｔ３との間の時間は、０．１μ秒程度に選ばれる。
【０１４６】
スイッチ素子Ｔ１は、受光によってしきい電圧が低下した状態で、時刻ｔ２において走査信号φ１がハイレベルになりオン状態となると、走査信号φ１がローレベルになるまでは、オン状態を維持する。オン状態となると、スイッチ素子Ｔ１のゲート電極２４の電圧は、ほぼ０（零）ボルト（Ｖ）になる。ここで前記スイッチ素子Ｔ１のゲート電極２４の電圧とは、このゲート電極２４と接地される裏面電極９９との電位差である。スイッチ素子Ｔ１のゲート電極２４の電圧が０Ｖになることは、ゲート電極２４にトリガ信号が発生したことを意味する。スイッチ素子Ｔ１のゲート電極２４は、発光素子Ｌ１のゲート電極１９に接続されているので、スイッチ素子Ｔ１のゲート電極２４の電圧は、発光素子Ｌ１のゲート電極１９の電圧と等しくなる。このようにスイッチ素子Ｔ１は、発光素子Ｌ１のゲート電極１９と裏面電極９９とに印加される電圧を変化させることができ、このことは、スイッチ素子Ｔ１のゲート電極２４に発生したトリガ信号が、発光素子Ｌ１のゲート電極１９に与えられたことを意味する。
【０１４７】
発光素子Ｌ１を発光させる場合、駆動手段７３は、第３走査信号φ３をハイレベルからローレベルにした時刻ｔ３が経過した後、時刻ｔ４で、発光信号φＥをローレベルからハイレベルにする。
【０１４８】
発光素子Ｌ１は、スイッチ素子Ｔ１がオン状態であるので、前述したように発光素子Ｌ１のゲート電極１９は、ほぼ０（零）ボルト（Ｖ）となる。このときスイッチ素子Ｔ２，…，Ｔｊ−１，Ｔｊは、オフ状態であり、時刻ｔ４における発光素子Ｌ１のしきい電圧をＶＴＨ（Ｌ１）とし、時刻ｔ４における発光素子Ｌ２，…，Ｌｉ−１，Ｌｉのしきい電圧をそれぞれＶＴＨ（Ｌ２），…，ＶＴＨ（Ｌｉ−１），ＶＴＨ（Ｌｉ）とすると、発光信号φＥのハイレベルＶＨを、発光素子Ｌ１のしきい電圧以上であって、発光素子Ｌ２，…，Ｌｉ−１，Ｌｉのしきい電圧のうち、最低値のものよりも小さな値に選ぶことによって、発光素子Ｌ１のみを選択的にオン状態として、発光させることができる。
【０１４９】
時刻ｔ５において、駆動手段７３が発光信号φＥをローレベルにすると、発光素子Ｌ１は、オフ状態となり、消灯する。後述する感光体ドラム９０への露光量は、発光素子Ｌの発光強度は一定として、発光素子Ｌの発光する時間によって調整される。すなわち、発光信号φＥがハイレベルとなる時刻ｔ４から時刻ｔ５までの間の時間を決定することによって、露光量が決定される。発光素子Ｌの発光強度によって露光量を変更する場合、発光素子Ｌ１に与える電圧または電流を細かく制御する必要があるので困難であるが、発光時間によって露光量を変更することによって、発光信号φＥがハイレベルとなる時間を調整するだけでよいので、露光量の制御がしやすく、また定電圧または定電流が発光素子Ｌに与えられるので、発光素子Ｌ１を安定して発光させることができる。発光素子Ｌが発光する時間、言い換えれば発光信号φＥがハイレベルとなる時間は、走査信号φがハイレベルとなる時間の８０％以下に選ばれる。
【０１５０】
時刻ｔ５が経過した後、駆動手段７３は、時刻ｔ６で第２走査信号φ２をハイレベルにすると、スイッチ素子Ｔ２が発光し、時刻ｔ６が経過した後、時刻ｔ７で、第１走査信号φ１をローレベルにすると、スイッチ素子Ｔ１が消灯する。これによって、スイッチ素子Ｔ１からスイッチ素子Ｔ２へと発光状態が移る。
【０１５１】
時刻ｔ７が経過した後、駆動手段７３は、時刻ｔ８で第３走査信号φ３をハイレベルにすると、スイッチ素子Ｔ３が発光し、時刻ｔ８が経過した後、時刻ｔ９で、第２走査信号φ２をローレベルにすると、スイッチ素子Ｔ２が消灯する。これによって、スイッチ素子Ｔ２からスイッチ素子Ｔ３へと発光状態が移る。
【０１５２】
時刻ｔ９が経過した後、駆動手段７３は、時刻ｔ１０で再び第１走査信号φ１をハイレベルにすると、スイッチ素子Ｔ４が発光する。
【０１５３】
時刻ｔ６と時刻ｔ７との間の時間は、第２走査信号φ２がハイレベルとなる時間の１／１０程度に選ばれ、時刻ｔ８と時刻ｔ９との間の時間は、第３走査信号φ３がハイレベルとなる時間の１／１０程度に選ばれる。
【０１５４】
このように駆動手段７３が、第１〜第３走査信号φ１〜φ３を繰り返して与えることによって、スイッチ素子Ｔ４，…，Ｔｊ−１，Ｔｊにおいても、オン状態がＸ方向に沿って順次転送される。スイッチ素子Ｔが発光しているとき、発光信号伝送路１２の発光信号φＥをローレベルからハイレベルにすることによって、この発光しているスイッチ素子Ｔに対応する、すなわち発光しているスイッチ素子Ｔに接続されている発光素子Ｌのみを選択的に発光させることができる。
【０１５５】
発光しているスイッチ素子ＴのＸ方向の両側に位置するスイッチ素子Ｔは、いずれも励起状態となってしまうが、第１〜第３走査信号伝送路１５ａ，１５ｂ，１５ｃによって、前述したように第１〜第３走査信号φ１〜φ３を伝送させて、各スイッチ素子Ｔに第１〜第３走査信号φ１〜φ３を与えることによって、Ｘ方向のＸ１方向からＸ２方向へと、スイッチ素子Ｔの発光状態の転送を行うことができ、言い換えれば光走査することができる。
【０１５６】
図１１は、第１走査信号伝送路１５ａに接続されるスイッチ素子Ｔ１，Ｔ４，Ｔ７のしきい電圧の変化を表す波形図である。図１１において、横軸は時間であって、基準時刻からの経過時間を表す。なお同図には、スタート信号φＳおよび第１〜第３走査信号φ１〜φ３も示している。同図に示す時刻ｔ１，ｔ２，ｔ７，ｔ８，ｔ１０は、前述した図１０に示す時刻ｔ１，ｔ２，ｔ７，ｔ８，ｔ１０にそれぞれ対応する。各スイッチ素子Ｔ１，Ｔ４，Ｔ７の初期のしきい電圧をＶＢＯとし、隣接するスイッチ素子Ｔまたは走査スタート用スイッチ素子Ｔ０からの受光することによって低下したしきい電圧をＶ１とする。
【０１５７】
時刻ｔ１で走査スタート用スイッチ素子Ｔ０が発光するので、走査スタート用スイッチ素子Ｔ０の光を受光することによって、スイッチ素子Ｔ１のしきい電圧が徐々に低下し、時刻ｔａでスイッチ素子Ｔ１のしきい電圧は、Ｖ１になる。走査スタート用スイッチ素子Ｔ０の発光状態が維持される時刻ｔ３まで、スイッチ素子Ｔ１のしきい電圧はＶ１に維持される。
【０１５８】
時刻ｔ２で、第１走査信号φ１がローレベルからハイレベルになることによって、スイッチ素子Ｔ１が発光し、スイッチ素子Ｔ１のしきい電圧は、さらに低下して時刻ｔｂで、Ｖ２となる。時刻ｔｂにおいて、スイッチ素子Ｔ４，Ｔ７のしきい電圧は、ＶＢＯである。
【０１５９】
時刻ｔ７で、第１走査信号φ１がハイレベルからローレベルになると、スイッチ素子Ｔ１のしきい電圧は、時間の経過にともなって、Ｖ２から徐々に上昇する。
【０１６０】
時刻ｔ８でスイッチ素子Ｔ３が発光するので、スイッチ素子Ｔ３の光を受光することによって、スイッチ素子Ｔ４のしきい電圧が徐々に低下し、時刻ｔｃでスイッチ素子Ｔ４のしきい電圧は、Ｖ１になる。
【０１６１】
時刻ｔ１０では、スイッチ素子Ｔ４のしきい電圧は、Ｖ１であり、スイッチ素子Ｔ１のしきい電圧は、Ｖ１よりも高くＶＢＯよりも低いＶ３であり、スイッチ素子Ｔ７のしきい電圧は、ＶＢＯである。
【０１６２】
時刻ｔ１０で、第１走査信号φ１をローレベルからハイレベルにするが、このハイレベルの電圧を、第１走査信号伝送路１５ａに接続されているスイッチ素子Ｔのうち、隣接するスイッチ素子Ｔからの光の受光していないスイッチ素子Ｔのうちで、最もしきい電圧の低いスイッチ素子Ｔ１のしきい電圧Ｖ３よりも高くすることによって、スイッチ素子Ｔ４のみを発光させることができる。スイッチ素子Ｔ４は、発光するとしきい電圧がさらに低下して時刻ｔｄで、Ｖ２となる。
【０１６３】
時刻ｔ１１で、第１走査信号φ１がハイレベルからローレベルになると、スイッチ素子Ｔ４のしきい電圧は、時間の経過にともなって、Ｖ２から徐々に上昇する。
【０１６４】
図１２は、スイッチ素子Ｔを構成する発光サイリスタのの順方向電流−電圧特性と、各走査信号伝送路１５に供給される第１〜第３走査信号φ１〜φ３のハイレベルの電圧ＶＨの範囲とを示すグラフである。なお、図１２では、横軸をアノード電圧とし、縦軸をアノード電流として示されている。
【０１６５】
スイッチ素子Ｔの初期のしきい電圧をＶＢ０とし、スイッチ素子Ｔに光を照射することによって最もしきい電圧が低下した状態のしきい電圧をＶ１とし、同じ走査信号伝送路１５に接続されているスイッチ素子Ｔのうち、２番目にしきい電圧が低いスイッチ素子Ｔのしきい電圧をＶ３とする。このＶ３は、光を受光することによって、わずかにしきい電圧が低下した状態のスイッチ素子Ｔ、またはターンオフ時、すなわちいったんオン状態となった後、初期状態に回復しつつあるスイッチ素子Ｔのしきい電圧である。
【０１６６】
スイッチ素子Ｔに接続される各走査信号伝送路１５に供給される第１〜第３走査信号φ１〜φ３のハイレベルの電圧ＶＨは、同じ走査信号伝送路１５に接続されているスイッチ素子Ｔのうち、隣接するスイッチ素子Ｔの発光を受光することによってしきい電圧が最も低下したスイッチ素子Ｔのしきい電圧Ｖ１と、２番目に低いしきい電圧Ｖ３を有するスイッチ素子Ｔのしきい電圧との間の電圧、すなわち図１２の符号Ｐ２で示される範囲の電圧に選ぶ。このように走査信号φのハイレベルの電圧を選ぶことによって、受光によって最もしきい電圧が低下しているスイッチ素子Ｔのみを、選択的に発光させることができる。
【０１６７】
以上のように発光装置１０によれば、各スイッチ素子Ｔは、隣接するスイッチ素子Ｔから発する光を受光することによって、そのしきい電圧を低下させることができ、各スイッチ素子Ｔのゲート電極２４に、第２の従来の技術の発光装置２のような転送方向指定のためのダイオードおよび電源との間に接続される負荷抵抗などを接続する必要がない。したがって発光装置１０の構造を複雑にすることなく、できるだけ少ない信号伝送路を用いて、複数配列される発光素子Ｌのうち所定の発光素子Ｌのみを選択的に発光させることができる。
【０１６８】
また走査スタート用スイッチ素子Ｔ０は、走査信号伝送路１５に接続され、走査信号伝送路１５を介して走査信号φが与えられることによって発光するので、スイッチ素子Ｔの発光に必要な電力を供給する伝送路と、走査スタート用スイッチ素子Ｔ０が発光するために必要な電力を供給する伝送路を共通化することができ、走査スタート用スイッチ素子Ｔ０に必要な電力を供給する伝送路を特別に設ける必要がない。
【０１６９】
走査スタート用スイッチ素子Ｔ０は、スイッチ素子Ｔに接続される走査信号伝送路１５からの走査信号φに基づいて発光するので、駆動手段７３は、スイッチ素子アレイ１３のスイッチ素子Ｔと発光のタイミングを同期させやすい。また走査スタート用スイッチ素子Ｔ０は、ゲート電極２６にトリガ信号を与え、さらに走査信号φを与えなければ発光しないので、不所望にトリガ信号が与えられたとしても、発光してしまうことが防止される。
【０１７０】
また発光サイリスタ１１６を用いて、スイッチ素子Ｔおよび発光素子Ｌならびにスタート用スイッチ素子Ｔ０を実現することによって、発光装置１０の作製が容易である。スイッチ素子Ｔと発光素子Ｌとスタート用スイッチ素子Ｔ０とを基板３１上に同一の製造プロセスによって形成することができ、発光装置１０の製造工程をできるだけ少なくすることができる。さらに、同一の基板３１上にスイッチ素子Ｔおよび発光素子Ｌならびにスタート用スイッチ素子Ｔ０が集積されて構成されるので、各素子を高密度に形成することができ、スイッチ素子アレイ１３ではＸ方向に隣接するスイッチ素子Ｔ同士を密接させることができる。これによって各スイッチ素子Ｔは、隣接するスイッチ素子Ｔからの光を効率的に受光することができ、隣接するスイッチ素子Ｔの発光強度が小さい場合であっても、発光したスイッチ素子Ｔに隣接するスイッチ素子Ｔのしきい電圧を低下させることができる。したがって、スイッチ素子Ｔを発光させるために必要な電力を小さくすることができ、より消費電力の小さな発光装置１０を実現することができる。また発光素子Ｌにおいても、配列方向に隣接する発光素子Ｌ同士を密接させることができるので、画像形成装置８７に用いて画像の解像度を向上させることができる。
【０１７１】
また各スイッチ素子Ｔは、Ｘ方向に沿って順番に発光するので、この光を遮光層１８によって遮光し、発光素子Ｌが発する光に干渉しないようにすることによって、発光素子Ｌが発光しているときには、発光素子Ｌの光量が小さくなったり大きくなったりしてしまうことが防止され、安定した光量を得ることができる。また遮光層１８によって、バイアス光が漏れることが防止されるので、画像形成装置８７では、画像の品位を低下させることがなく、良好な品質の画像を形成することができる。
【０１７２】
また絶縁層１７は、各発光素子Ｌおよび各スイッチ素子Ｔと各走査信号伝送路１５および発光信号伝送路１２との間に設けられ、各発光素子Ｌおよび各スイッチ素子Ｔと各走査信号伝送路１５および発光信号伝送路１２が短絡してしまうことが防止される。
【０１７３】
各走査信号伝送路１５および絶縁層１７によって反射手段が形成されるので、反射手段を作製するために特別に反射層などを形成する必要がなく、既存の構成を利用して形成することができる。したがって、発光装置１０の作製工程が増加することなく、反射手段を形成することができる。
【０１７４】
図１３は、本発明の他の実施の形態の発光装置１２０の基本的構成を示す一部の平面図である。なお、同図は、各発光素子Ｌの光の出射方向を紙面に垂直手前側として配置された発光装置１２０の平面を示し、発光信号伝送路１２、スタート信号伝送路１６、走査信号伝送路１５、発光素子Ｌのゲート電極１９、スイッチ素子Ｔのゲート電極２４、接続手段１４、発光素子遮光部２３、および表面電極２５は図解を容易にするため、斜線を付して示されている。また、同図で、スイッチ素子アレイの配列方向である紙面左右方向をＸ方向と定義し、右側をＸ１方向、左側をＸ２方向とする。基板垂直方向である紙面垂直方向をＺ方向と定義し、手前側をＺ１方向、奥側をＺ２方向とする。Ｘ方向およびＺ方向に垂直方向である紙面上下方向をＹ方向と定義し、上側をＹ１方向、下側をＹ２方向とする。
【０１７５】
図１４は、図１３の切断面線Ａ５−Ａ５から見た発光装置１２０の基本的構成を示す一部の断面図である。また同図では、図解を容易にするために、絶縁層１７を省略して示している。
【０１７６】
本実施の形態の発光装置１２０と前述の図４に示される実施の形態の発光装置１０とは、発光素子アレイ１１の各発光素子Ｌとスイッチ素子アレイ１３と各スイッチ素子Ｔとを接続する接続手段１４の構成が異なるのみであって、その他の構成は、同様であるので同様の構成には、同様の参照符号を付して、その説明を省略する場合する。
【０１７７】
本実施の形態において接続手段１４は、前述した発光素子Ｌの第３半導体層（Ｎ型）３４のうち発光素子接続部５１を構成する部分と、前述したスイッチ素子Ｔの第３半導体層（Ｎ型）４４のうちスイッチ素子接続部５２を構成する部分とを含んで構成される。発光素子接続部５１とスイッチ素子接続部５２とは一体的に形成される。すなわち、発光素子Ｌの第１半導体層（Ｎ型）３２と、スイッチ素子Ｔの第１半導体層（Ｎ型）４２とが一体形成されており、発光素子Ｌの第２半導体層（Ｐ型）３３と、スイッチ素子Ｔの第２半導体層（Ｐ型）４３とが一体形成されており、発光素子Ｌの第３半導体層（Ｎ型）３４と、スイッチ素子Ｔの第３半導体層（Ｎ型）４４とが一体形成されている。
【０１７８】
発光信号伝送路１２の信号路延在部２１は、Ｙ方向において、発光素子Ｌの第３半導体層（Ｎ型）３４およびスイッチ素子Ｔの第３半導体層（Ｎ型）４４の表面に沿って、発光素子Ｌの第４半導体層（Ｐ型）３５と、スイッチ素子Ｔの第４半導体層（Ｐ型）４５との間の中央付近まで延びる。遮光層１８は、絶縁層１７の表面に沿って、発光素子Ｌ側に延び、前記信号路延在部２１のスイッチ素子Ｔ側の端部を覆う。
【０１７９】
このように接続手段１４を構成することによって、発光素子Ｌのゲート電極１９とスイッチ素子Ｔのゲート電極２４とを接続するために、前述の実施の形態の発光装置１０のように金属層を形成する必要がないので、製造工程をより少なくすることができ、また発光素子Ｌとスイッチ素子ＴとをＹ方向により近接させることができるので、発光装置１２０を構成する発光体チップをより小さく形成して、小型化することができる。
【０１８０】
次に、本発明の発光装置を用いて構成される本発明の実施の一形態の画像形成装置８７について説明する。
【０１８１】
図１５は、図４に示した発光装置１０を有する画像形成装置８７の基本的構成を示す側面図である。画像形成装置８７は、電子写真方式の画像形成装置であり、発光装置１０を、感光体ドラム９０への露光装置に使用している。本実施の形態では、複数の発光装置１０および駆動手段７３が、回路基板に実装される。回路基板に実装される複数の発光装置１０を、単に発光装置１０と記載する。
【０１８２】
画像形成装置８７は、Ｙ（イエロ）、Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（ブラック）の４色のカラー画像を形成するタンデム方式を採用した装置であり、大略的に、４つの発光装置１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋ、集光手段であるレンズアレイ８８Ｙ，８８Ｍ，８８Ｃ，８８ｋ、前記発光装置１０および駆動手段７３が実装された回路基板３１およびレンズアレイ８８を保持する第１ホルダ８９Ｙ，８９Ｍ，８９Ｃ，８９Ｋ、４つの感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋ、４つの現像剤供給手段９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写手段である転写ベルト９２、４つのクリーナ９３Ｙ，９３Ｍ，９３Ｃ，９３Ｋ、４つの帯電器９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋ、定着手段９５および制御手段９６を含んで構成される。
【０１８３】
各発光装置１０は、駆動手段７３によって各色のカラー画像情報に基づいて駆動される。４つ発光装置１０のＸ方向の長さＷ１１は、たとえば２００ｍｍ〜４００ｍｍに選ばれる。
【０１８４】
各発光装置１０の発光素子Ｌからの光は、レンズアレイ８８を介して各感光体ドラム９０Ｃ，９０Ｍ，９０Ｙ，９０Ｋに集光して照射される。レンズアレイ８８は、たとえば発光素子Ｌの光軸上にそれぞれ配置される複数のレンズを含み、これらのレンズを一体的に形成して構成される。
【０１８５】
発光装置１０が実装される回路基板およびレンズアレイ８８は、第１ホルダ８９によって保持される。ホルダ８９によって、発光素子Ｌの光照射方向と、レンズアレイ８８のレンズの光軸方向とがほぼ一致するようにして位置合わせされる。
【０１８６】
各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、たとえば円筒状の基体表面に感光体層を被着して成り、その外周面には各発光装置１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋからの光を受けて静電潜像が形成される静電潜像形成位置が設定される。
【０１８７】
各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋの周辺部には、各静電潜像形成位置を基準として回転方向下流側に向かって順番に、露光された感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに現像剤を供給する現像剤供給手段９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写ベルト９２、クリーナ９３Ｃ，９３Ｍ，９３Ｙ，９３Ｋ、および帯電器９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋがそれぞれ配置される。感光体ドラム９０に現像剤によって形成された画像を記録シートに転写する転写ベルト９２は、４つの感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに対して共通に設けられる。
【０１８８】
前記感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、第２ホルダによって保持され、この第２ホルダと第１ホルダ８９とは、相対的に固定される。各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋの回転軸方向と、各発光体チップ組立体８６の前記Ｘ方向とがほぼ一致するようにして位置合わせされる。
【０１８９】
転写ベルト９２によって、記録シートを搬送し、現像剤によって画像が形成された記録シートは、定着手段９５に搬送される。定着手段９５は、記録シートに転写された現像剤を定着させる。感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、回転駆動手段によって回転される。
【０１９０】
制御手段９６は、前述した駆動手段７３にクロック信号および画像情報を与えるとともに、感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋを回転駆動する回転駆動手段、現像剤供給手段９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写手段９２、帯電手段９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋおよび定着手段９５の各部を制御する。
【０１９１】
このような構成の画像形成装置８７では、露光装置として使用される発光装置１０からバイアス光および漏れ光が発生しないので、高画質の画像を形成することができる。また発光サイリスタによるスイッチ素子Ｔおよび発光素子Ｌを集積化した発光装置１０を露光装置に用いているので、このような露光装置は、安価に製造することができ、これによって画像形成装置８７の製造コストを低減することができる。また本実施の形態の画像形成装置８７の発光装置１０を発光装置１２０に代えても、同様の効果を達成することができる。
【０１９２】
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。
【図面の簡単な説明】
【０１９３】
【図１】本発明の第１の実施の形態の発光サイリスタ１１５の基本的構成を示す断面図と各層の不純物濃度とバンドギャップを示す図である。
【図２】本発明の第１の実施の形態の発光サイリスタ１１５において、第２領域１０６の不純物濃度を変化させたときの、発光サイリスタ１１５の発光強度を示す図である。
【図３】本発明の第２の実施の形態の発光サイリスタ１１６の基本的構成を示す断面図と各層の不純物濃度とバンドギャップを示す図である。
【図４】本発明の実施の一形態の発光装置１０の基本的構成を示す平面図である。
【図５】図４の切断面線Ａ１−Ａ１から見た発光装置１０の基本的構成を示す一部の断面図である。
【図６】図４の切断面線Ａ２−Ａ２から見た発光装置１０の基本的構成を示す一部の断面図である。
【図７】図４の切断面線Ａ３−Ａ３から見た発光装置１０の基本的構成を示す一部の断面図である。
【図８】図４の切断面線Ａ４−Ａ４から見た発光装置１０の基本的構成を示す一部の断面図である。
【図９】図４に示される発光装置１０の基本的構成を示す一部の等価回路を示す回路図である。
【図１０】駆動手段７３が、スタート信号伝送路１６に与えるスタート信号φＳ、第１走査信号伝送路１５ａに与える第１走査信号φ１、第２走査信号伝送路１５ｂに与える第２走査信号φ２、第３走査信号伝送路１５に与える第３走査信号φ３および発光信号伝送路１２に与える発光信号φＥと、発光素子Ｌ１の発光強度と、走査スタート用スイッチ素子Ｔ０およびスイッチ素子Ｔ１〜Ｔ４の発光強度とを示す波形図である。
【図１１】第１走査信号伝送路１５ａに接続されるスイッチ素子Ｔ１，Ｔ４，Ｔ７のしきい電圧の変化を表す波形図である。
【図１２】発光装置１０におけるスイッチ素子Ｔの順方向電流−電圧特性と、各スイッチ素子Ｔに与えられる第１〜第３走査信号φ１〜φ３のハイレベルの電圧ＶＨの範囲を示す図である。
【図１３】本発明の他の実施の形態の発光装置１２０の基本的構成を示す一部の平面図である。
【図１４】図１３の切断面線Ａ５−Ａ５から見た発光装置１２０の基本的構成を示す一部の断面図である。
【図１５】発光装置１０を有する画像形成装置８７の基本的構成を示す側面図である。
【図１６】従来の発光サイリスタ１１４の基本的構成を示す断面図である。
【図１７】発光サイリスタ１１４の表面電極（アノード電極）１１０から裏面電極（カソード電極）１１１に順方向電流を印加した場合の電流−電圧特性を示すグラフである。
【図１８】自己走査機能を有する第１の従来の技術の発光装置１の基本構造の概略的な回路構成を示す回路図である。
【図１９】自己走査機能を有する第２の従来の技術の発光装置２の基本構造の概略的な回路構成を示す回路図である。
【符号の説明】
【０１９４】
１１５，１１６  発光サイリスタ
１０，１２０  発光装置
１０１  基板（Ｎ型）
１０２  第１半導体層（Ｎ型）
１０３  第２半導体層（Ｐ型）
１０４  第３半導体層（Ｎ型）
１０５  第１領域
１０６  第２領域
１０７  第４半導体層（Ｐ型）
１０８  第５半導体層（Ｐ型）
１１０  表面電極（アノード電極）
１１１  裏面電極（カソード電極）
１１２  ゲート電極
１１  発光素子アレイ
１２  発光信号伝送路
１３  スイッチ素子アレイ
１４  接続手段
１５  走査信号伝送路
Ｔ０  走査スタート用スイッチ素子
１６  スタート信号伝送路
１７  絶縁層
１８  遮光層
Ｌ  発光素子
Ｔ  スイッチ素子
【図１】
0004825005.tif 000003
【図２】
0004825005.tif 000004
【図３】
0004825005.tif 000005
【図４】
0004825005.tif 000006
【図５】
0004825005.tif 000007
【図６】
0004825005.tif 000008
【図７】
0004825005.tif 000009
【図８】
0004825005.tif 000010
【図９】
0004825005.tif 000011
【図１０】
0004825005.tif 000012
【図１１】
0004825005.tif 000013
【図１２】
0004825005.tif 000014
【図１３】
0004825005.tif 000015
【図１４】
0004825005.tif 000016
【図１５】
0004825005.tif 000017
【図１６】
0004825005.tif 000018
【図１７】
0004825005.tif 000019
【図１８】
0004825005.tif 000020
【図１９】
0004825005.tif 000021