(57)【特許請求の範囲】
【請求項１】
導波路型光スイッチに用いられる半導体装置であり、
Ｐ型の半導体基板の主面に形成されたＮ型の第１領域と、該第１領域の表面に形成されたＰ型の第２領域およびＮ型の第３領域とからなるダイオードと、前記第２領域に一端が接続された通電時のジュール熱によって発熱する電流駆動素子とにより構成された複数のセルと、
複数の前記電流駆動素子の他端に接続された信号線と、
駆動対象のセルに接続された前記信号線に対して、前記駆動対象のセルの前記第３領域の電位よりも高い電位を与える第１の手段と、
前記駆動対象のセルを除く、前記信号線に接続された複数のセルの前記第３領域に対して電位を与える第２の手段と、
前記半導体基板に対して電位を与える第３の手段と、
を具備し、
前記第２の手段によって前記第３領域に与えられる電位は、前記第１の手段によって前記第２領域に与えられる電位よりも高く、
前記第３の手段によって与えられる電位は、駆動対象のセル中の前記第３領域の電位よりも低い
ことを特徴とする半導体装置。
【請求項２】
導波路型光スイッチに用いられる半導体装置であり、
Ｎ型の半導体基板の主面に形成されたＰ型の第１領域と、該第１領域の表面に形成されたＰ型の第２領域およびＮ型の第３領域とからなるダイオードと、前記第２領域に一端が接続された通電時のジュール熱によって発熱する電流駆動素子とにより構成された複数のセルと、
複数の前記電流駆動素子の他端に接続された信号線と、
駆動対象のセルに接続された前記信号線に対して、前記駆動対象のセルの前記第３領域の電位よりも高い電位を与える第１の手段と、
前記駆動対象のセルを除く、前記信号線に接続された複数のセルの前記第３領域に対して電位を与える第３の手段と、
を具備し、
前記第２の手段によって前記第３領域に与えられる電位は、前記第１の手段によって前記第２領域に与えられる電位よりも低く、
前記第３の手段によって与えられる電位は、駆動対象のセル中の前記第３領域の電位よりも高い
ことを特徴とする半導体装置。
【請求項３】
導波路型光スイッチに用いられる半導体装置であり、
Ｐ型の半導体基板の主面に形成されたＮ型の第１領域と、該第１領域の表面に形成されたＰ型の第２領域およびＮ型の第３領域とからなるダイオードと、前記第２領域に一端が接続された通電時のジュール熱によって発熱する電流駆動素子とにより構成された複数のセルと、
隣り合う前記第1領域の間の前記主面に形成された高濃度のＰ型の第４領域と、
複数の前記電流駆動素子の他端に接続された信号線と、
駆動対象のセルに接続された前記信号線に対して、前記駆動対象のセルの前記第３領域の電位よりも高い電位を与える第１の手段と、
前記第４領域に対して、前記第３領域の電位よりも低い電位を与える第２の手段と、
前記半導体基板に対して、前記第３領域の電位よりも低い電位を与える第３の手段と、
を具備することを特徴とする半導体装置。
【請求項４】
導波路型光スイッチに用いられる半導体装置であり、
Ｎ型の半導体基板の主面に形成されたＰ型の第１領域と、該第１領域の表面に形成されたＰ型の第２領域およびＮ型の第３領域とからなるダイオードと、前記第２領域に一端が接続された通電時のジュール熱によって発熱する電流駆動素子とにより構成された複数のセルと、
隣り合う前記第1領域の間の前記主面に形成された高濃度のＮ型の第４領域と、
複数の前記電流駆動素子の他端に接続された信号線と、
駆動対象のセルに接続された前記信号線に対して、前記駆動対象のセルの前記第３領域の電位よりも高い電位を与える第１の手段と、
前記第４領域に対して、前記第２領域の電位よりも高い電位を与える第２の手段と、
前記半導体基板に対して、前記第２領域の電位よりも高い電位を与える第３の手段と、
を具備することを特徴とする半導体装置。
【請求項５】
導波路型光スイッチに用いられる半導体装置であり、
高濃度のＰ型の半導体基板の主面上に形成されたＮ型層と、該Ｎ型層の表面に形成されたＰ型の第１領域およびＮ型の第２領域とからなるダイオードと、前記第２領域に一端が接続された通電時のジュール熱によって発熱する電流駆動素子とにより構成された複数のセルと、
前記Ｎ型層中の、隣り合う前記セルの間に、前記Ｎ型層の表面と前記主面とを接続するように形成された高濃度のＰ型の第３領域と、
複数の前記電流駆動素子の他端に接続された信号線と、
駆動対象のセルに接続された前記信号線に対して、前記駆動対象のセルの前記第２領域の電位よりも高い電位を与える第１の手段と、
前記半導体基板に対して、前記第２領域の電位よりも低い電位を与える第２の手段と、
を具備することを特徴とする半導体装置。
【請求項６】
導波路型光スイッチに用いられる半導体装置であり、
高濃度のＮ型の半導体基板の主面上に形成されたＰ型層と、該Ｐ型層の表面に形成されたＰ型の第１領域およびＮ型の第２領域とからなるダイオードと、前記第２領域に一端が接続された通電時のジュール熱によって発熱する電流駆動素子とにより構成された複数のセルと、
前記Ｐ型層中の、隣り合う前記セルの間に、前記Ｎ型層の表面と前記主面とを接続するように形成された高濃度のＰ型の第３領域と、
複数の前記電流駆動素子の他端に接続された信号線と、
駆動対象のセルに接続された前記信号線に対して、前記駆動対象のセルの前記第２領域の電位よりも高い電位を与える第１の手段と、
前記半導体基板に対して、前記第１領域の電位よりも高い電位を与える第２の手段と、
を具備することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導波路型光スイッチなどの駆動回路として用いられる発熱型の半導体装置に係り、特に半導体装置を構成する素子間における電流の回り込みの改善を図った半導体装置に関する。
【背景技術】
【０００２】
微小領域を加熱する用途で用いられる発熱素子として薄膜ヒータが提案されている。複数の薄膜ヒータを含むセルを行列状に配置した集積型の半導体装置は光通信システム用の導波路型光スイッチなどに応用されている。以下、半導体装置の導波路型光スイッチへの応用例について説明する。
【０００３】
導波路型光スイッチは、光通信システムにおいて通信路となる光路の切り替えを行う素子である。導波路型光スイッチにおいては、行方向に並ぶ複数の光導波路と列方向に並ぶ複数の光導波路とが交差し、この交差部に溝が設けられ、溝の上部に上記の発熱素子が配置されている。この溝の中には、屈折率が光導波路のコア部と同程度の液体が注入されている。この液体が交差部にある場合、光導波路中を通る光は液体を透過して同じ光導波路中を直進する。また、液体が発熱素子の通電加熱を受けた場合、液体は交差部から移動し、液体がなくなった交差部には空気が移動する。この状態では、光導波路中を通る光は溝の壁面で全反射し、他の光導波路中を進む。以上のようにして光路の切り替えが行われる。
【０００４】
図６は、上述した導波路型光スイッチに用いられる半導体装置の上面図である。なお、図中の各構成は簡略化のためにブロック図で描かれている。これは以後の説明に用いられる図面においても同様である。図において、１は行電力線であり、２は列電力線である。３は薄膜ヒータであり、通電時のジュール加熱によって発熱する。行電力線１および列電力線２の交差部は多層化されており、両者が交わることはない。特定の行電力線１と列電力線２との間にある電圧を与えると、両者に接続されている薄膜ヒータ３に電流が流れ、薄膜ヒータ３は熱を発生する。
【０００５】
しかし、図６で示される半導体装置においては、電位を与えられた行電力線１および列電力線２に対応する駆動対象の薄膜ヒータ３以外の薄膜ヒータ３に逆向きの電流が流れてしまう。例えば、行電力線１ｂと列電力線２ｂとの間に電位差を与え、薄膜ヒータ３ｅに電流が流れるようにしたとする。この場合、薄膜ヒータ３ａや、３ｃ、３ｇ、３ｉ等にも薄膜ヒータ３ｅとは逆向きの電流が回り込むことがある。
【０００６】
図７は逆向きの電流の改善を図った半導体装置の上面図である。図において、４はダイオードであり、電流が逆向きに流れることを防いでいる。特定の行電力線１に正の電位を与え、列電力線２には、その行電力線１の電位よりも低い電位を与えると、対応する薄膜ヒータ３に電力が供給され、薄膜ヒータ３は熱を発生する。
【０００７】
前述した導波路型光スイッチに応用される半導体装置においては、単位セルの一辺の長さは約２５０μｍである。なお、特許文献１には、発熱素子を駆動源とする導波路型光スイッチが記載されている。
【特許文献１】特開２００１−３１１８８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の半導体装置においては、行列状に配置された薄膜ヒータのうち、所望の薄膜ヒータ以外の薄膜ヒータに電流が回り込むことを防止するため、図７のように薄膜ヒータとダイオードとが行列状に配列されていた。この構造は、単体のダイオードを複数個並べることにより実現することもできるが、導波路型光スイッチへの応用例においては、薄膜ヒータ間の間隔が約２５０μｍと狭いため、半導体基板上にダイオード構造を集積化することにより実現する必要がある。
【０００９】
集積化されたダイオード構造を図８に示す。この構造は以下のように形成される。Ｐ型の単結晶からなるＰ―基板５０に数μｍの深さのＮ−拡散層４２を形成し、この領域内にＮ＋拡散層４１とＰ＋拡散層４３とを形成する。Ｎ−拡散層４２は低濃度の拡散領域であり、Ｎ＋拡散層４１およびＰ＋拡散層４３は高濃度の拡散領域である。Ｎ＋拡散層４１、Ｎ−拡散層４２、およびＰ＋拡散層４３によってダイオードが構成される。続いて、Ｐ＋拡散層４３（またはＮ＋拡散層４１）上に薄膜ヒータを形成する。図において、１２は薄膜ヒータの抵抗分を示す薄膜抵抗である。行（または列）方向に隣接する薄膜抵抗３０どうしを行方向の配線で接続し、列（または行）方向に隣接するＮ＋拡散層４１（またはＰ＋拡散層４３）どうしを列方向の配線で接続する。なお、図において６０は保護膜用のフィールド酸化膜であり、１１は薄膜抵抗３０に電圧を印加するための電圧源である。１２は基板バイアス用の電圧源であり、Ｐ―基板５０とＮ−拡散層４２との間を逆バイアスに保ち、電流が流れることを防止している。
【００１０】
図９は上記のダイオード構造を有する半導体装置の上面図である。図において、所望の薄膜ヒータ３に電圧を印加するためには、この薄膜ヒータ３が接続されている行電力線１に正の電圧を印加し、その薄膜ヒータ３が接続されている列電力線２を接地する。例えば、行電力線１ｂに電圧を印加し、列電力線２ｂを接地すると、薄膜ヒータ３ｅおよびダイオード４ｅに電流が流れる。しかし、この場合、隣接する薄膜ヒータ３ｄおよび３ｆ等にも電流が回り込み、消費電力が大きくなってしまうという問題があった。
【００１１】
以下、上記の電流の回り込み（漏れ電流）が発生する原因について説明する。図１０はダイオード構造を有する従来の半導体装置の断面図である。半導体装置を形成するプロセスにおいては、ナトリウム等のイオン性物質が混入することがある。また、別の例として、導波路型光スイッチを作製するプロセスにおいては、半導体装置の上に、ナトリウムを含むガラスを陽極接合によって接合し、蓋をすることが行われる。これらの工程によって発生するナトリウム等のイオン性物質が侵入し、フィールド酸化膜６０を汚染すると、隣り合うＮ−拡散層４２間のフィールド酸化膜６０の直下に反転層１００が生じる。反転層１００の電荷はＮ−拡散層４２の電荷と同じ極性なので、Ｎ−拡散層４２に電流が流れる。
【００１２】
この電流により、寄生トランジスタが導通し、寄生トランジスタ電流が発生する。図１１を用いて寄生トランジスタ電流の発生を説明する。図１０のように反転層１００が生じると、Ｎ―拡散層４２、Ｐ―基板５０、およびＮ―拡散層４２からなる寄生バイポーラトランジスタ２０１のコレクタＣ１−エミッタＥ１間を電流が流れる。続いて、Ｐ＋拡散層４３、Ｎ―拡散層４２、およびＰ―基板５０からなる寄生バイポーラトランジスタ２０２のベースＢ２を電流が流れ、寄生バイポーラトランジスタ２０２が導通する。これにより、寄生バイポーラトランジスタ２０１のベースＢ１に電流が流れ、寄生バイポーラトランジスタ２０１が導通する（サイリスタ動作）。
【００１３】
以上のような電流の回り込みが発生することにより、図１２に示されるように、主電流３００以外に複数の回り込み電流３０１が発生するという問題があった。これにより、上記の薄膜ヒータを備えた半導体装置が所望の特定部位のみを加熱するばかりでなく、回り込み電流によって他の部位も加熱してしまうという誤動作が発生していた。また、回り込み電流によって消費電力が増大するという問題もあった。
【００１４】
本発明は、上述した問題点に鑑みてなされたものであって、漏れ電流を防ぎ、誤動作および消費電力を低減することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、上記の課題を解決するためになされたもので、請求項１に記載の発明は、導波路型光スイッチに用いられる半導体装置であり、Ｐ型の半導体基板の主面に形成されたＮ型の第１領域と、該第１領域の表面に形成されたＰ型の第２領域およびＮ型の第３領域とからなるダイオードと、前記第２領域に一端が接続された通電時のジュール熱によって発熱する電流駆動素子とにより構成された複数のセルと、複数の前記電流駆動素子の他端に接続された信号線と、駆動対象のセルに接続された前記信号線に対して、前記駆動対象のセルの前記第３領域の電位よりも高い電位を与える第１の手段と、前記駆動対象のセルを除く、前記信号線に接続された複数のセルの前記第３領域に対して電位を与える第２の手段と、前記半導体基板に対して電位を与える第３の手段と、を具備し、前記第２の手段によって前記第３領域に与えられる電位は、前記第１の手段によって前記第２領域に与えられる電位よりも高く、前記第３の手段によって与えられる電位は、駆動対象のセル中の前記第３領域の電位よりも低いことを特徴とする。
【００１６】
請求項２に記載の発明は、導波路型光スイッチに用いられる半導体装置であり、Ｎ型の半導体基板の主面に形成されたＰ型の第１領域と、該第１領域の表面に形成されたＰ型の第２領域およびＮ型の第３領域とからなるダイオードと、前記第２領域に一端が接続された通電時のジュール熱によって発熱する電流駆動素子とにより構成された複数のセルと、複数の前記電流駆動素子の他端に接続された信号線と、駆動対象のセルに接続された前記信号線に対して、前記駆動対象のセルの前記第３領域の電位よりも高い電位を与える第１の手段と、前記駆動対象のセルを除く、前記信号線に接続された複数のセルの前記第３領域に対して電位を与える第３の手段と、を具備し、前記第２の手段によって前記第３領域に与えられる電位は、前記第１の手段によって前記第２領域に与えられる電位よりも低く、前記第３の手段によって与えられる電位は、駆動対象のセル中の前記第３領域の電位よりも高いことを特徴とする。
【００１７】
請求項３に記載の発明は、導波路型光スイッチに用いられる半導体装置であり、Ｐ型の半導体基板の主面に形成されたＮ型の第１領域と、該第１領域の表面に形成されたＰ型の第２領域およびＮ型の第３領域とからなるダイオードと、前記第２領域に一端が接続された通電時のジュール熱によって発熱する電流駆動素子とにより構成された複数のセルと、隣り合う前記第1領域の間の前記主面に形成された高濃度のＰ型の第４領域と、複数の前記電流駆動素子の他端に接続された信号線と、駆動対象のセルに接続された前記信号線に対して、前記駆動対象のセルの前記第３領域の電位よりも高い電位を与える第１の手段と、前記第４領域に対して、前記第３領域の電位よりも低い電位を与える第２の手段と、前記半導体基板に対して、前記第３領域の電位よりも低い電位を与える第３の手段と、を具備することを特徴とする。
【００１８】
請求項４に記載の発明は、導波路型光スイッチに用いられる半導体装置であり、Ｎ型の半導体基板の主面に形成されたＰ型の第１領域と、該第１領域の表面に形成されたＰ型の第２領域およびＮ型の第３領域とからなるダイオードと、前記第２領域に一端が接続された通電時のジュール熱によって発熱する電流駆動素子とにより構成された複数のセルと、隣り合う前記第1領域の間の前記主面に形成された高濃度のＮ型の第４領域と、複数の前記電流駆動素子の他端に接続された信号線と、駆動対象のセルに接続された前記信号線に対して、前記駆動対象のセルの前記第３領域の電位よりも高い電位を与える第１の手段と、前記第４領域に対して、前記第２領域の電位よりも高い電位を与える第２の手段と、前記半導体基板に対して、前記第２領域の電位よりも高い電位を与える第３の手段と、を具備することを特徴とする。
【００１９】
請求項５に記載の発明は、導波路型光スイッチに用いられる半導体装置であり、高濃度のＰ型の半導体基板の主面上に形成されたＮ型層と、該Ｎ型層の表面に形成されたＰ型の第１領域およびＮ型の第２領域とからなるダイオードと、前記第２領域に一端が接続された通電時のジュール熱によって発熱する電流駆動素子とにより構成された複数のセルと、前記Ｎ型層中の、隣り合う前記セルの間に、前記Ｎ型層の表面と前記主面とを接続するように形成された高濃度のＰ型の第３領域と、複数の前記電流駆動素子の他端に接続された信号線と、駆動対象のセルに接続された前記信号線に対して、前記駆動対象のセルの前記第２領域の電位よりも高い電位を与える第１の手段と、前記半導体基板に対して、前記第２領域の電位よりも低い電位を与える第２の手段と、を具備することを特徴とする。
【００２０】
請求項６に記載の発明は、導波路型光スイッチに用いられる半導体装置であり、高濃度のＮ型の半導体基板の主面上に形成されたＰ型層と、該Ｐ型層の表面に形成されたＰ型の第１領域およびＮ型の第２領域とからなるダイオードと、前記第２領域に一端が接続された通電時のジュール熱によって発熱する電流駆動素子とにより構成された複数のセルと、前記Ｐ型層中の、隣り合う前記セルの間に、前記Ｎ型層の表面と前記主面とを接続するように形成された高濃度のＰ型の第３領域と、複数の前記電流駆動素子の他端に接続された信号線と、駆動対象のセルに接続された前記信号線に対して、前記駆動対象のセルの前記第２領域の電位よりも高い電位を与える第１の手段と、前記半導体基板に対して、前記第１領域の電位よりも高い電位を与える第２の手段と、を具備することを特徴とする。
【００２１】
請求項７に記載の発明は、請求項１〜請求項６のいずれかの項に記載の半導体装置において、前記電流駆動素子は、通電時のジュール熱によって発熱する素子であることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、漏れ電流を防ぎ、誤動作および消費電力を低減することができるという効果が得られる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照し、本発明を実施するための最良の形態について説明する。図１は、本発明の第１の実施形態による半導体装置の断面構造を示す断面図である。この半導体装置においては、電流の回り込みを防止するために、通電するＰＮ接合を除く他のＰＮ接合が逆バイアスとなるように、電圧が印加される。図１において、Ｎ＋拡散層４１、Ｎ―拡散層４２ｃ、およびＰ＋拡散層４３からなるダイオードと、薄膜抵抗３０とによって１つのセルが構成される。１１ａは駆動対象のセルに対して電圧を印加する電圧源である。また、１１ｂは、回り込み電流を防ぐために、駆動対象のセルを除く他のセル中のＮ＋拡散層４１ｂ、４１ｄ、および４１ｅに対して逆バイアスの電圧を印加する電圧源である。１２はＰ―基板５０に対して負電圧を印加する電圧源である。
【００２４】
電圧源１１ａによって、Ｐ＋拡散層４３ｃの電位はＮ＋拡散層４１ｃの電位よりも高くなり、Ｐ＋拡散層４３ｃとＮ＋拡散層４１ｃとの間のＰＮ接合に対するバイアスは順バイアスとなる。これにより、薄膜抵抗３０ｃに電流が流れ、熱が発生する。駆動対象のセルを除く他のセル中のＮ＋拡散層４１ｂ、４１ｄ、４１ｅには、電圧源１１ｂにより電圧が印加されている。Ｐ＋拡散層４３の電位Ｖ１と駆動対象のセルを除く他のセルのＮ＋拡散層４１の電位Ｖ２との関係は、Ｖ１＜Ｖ２である。駆動対象のセルを除く他のセルにおいては、Ｎ＋拡散層４１とＰ＋拡散層４３との間のバイアスは逆バイアスなので、Ｎ＋拡散層４１とＰ＋拡散層４３との間に漏れ電流は発生しない。
【００２５】
また、Ｐ―基板５０に対して負電圧が印加されているので、Ｐ―基板５０の電位Ｖ３と駆動対象のセル中のＮ＋拡散層４１ｃの電位Ｖ４との関係は、Ｖ３＜Ｖ４である。Ｎ＋拡散層４１ｃの電位Ｖ４とＰ＋拡散層４３の電位Ｖ１との関係は、Ｖ４＜Ｖ１である。したがって、Ｎ―拡散層４２とＰ―基板５０との間のバイアスは逆バイアスとなるので、Ｎ―拡散層４２とＰ―基板５０との間に漏れ電流は発生しない。なお、Ｐ―基板５０に対して印加する電圧は負電圧に限定されず、Ｖ３＜Ｖ４の関係が満たされればよい。
【００２６】
なお、半導体基板としてＰ―基板５０に代えて、Ｎ―基板を用いてもよい。その場合、Ｎ―拡散層４２に代えてＰ―拡散層とする。駆動対象のセル中のＰ＋拡散層の電位がＮ＋拡散層の電位よりも高くなるようにバイアスされ、駆動対象の薄膜抵抗に電流が流れる。また、駆動対象のセルを除く他のセル中のＮ＋拡散層の電位がＰ＋拡散層の電位よりも高くなるようにバイアスされ、Ｎ―基板の電位が全てのＮ＋拡散層の電位よりも高くなるようにバイアスされる。
【００２７】
図２は上記の半導体装置および外部の制御回路の上面図である。図において、１３はＰ型のＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタであるＰＭＯＳである。また、１４はＮ型のＭＯＳトランジスタであるＮＭＯＳである。１５はＰＭＯＳ１３およびＮＭＯＳ１４のゲート電極に電圧を与え、ＰＭＯＳ１３およびＮＭＯＳ１４のオン／オフを制御する制御部である。７０は薄膜ヒータ３およびダイオード４を含むダイオードアレイである。
【００２８】
ＰＭＯＳ１３およびＮＭＯＳ１４は対となって配置される。対となるＰＭＯＳ１３およびＮＭＯＳ１４において、ドレイン電極が共通となって行電力線１または列電力線２に接続されている。また、ＰＭＯＳ１３のソース電極には正の電圧が印加され、ＮＭＯＳ１４のソース電極は接地されている。ＰＭＯＳ１３およびＮＭＯＳ１４のゲート電極は共通であり、制御部１５に接続されている。
【００２９】
特定の薄膜ヒータ３、例えば薄膜ヒータ３ｆに通電させる場合の動作は以下のようになる。制御部１５はＰＭＯＳ１３ｂおよびＮＭＯＳ１４ｂのゲート電極にゼロ電圧を印加し、ＰＭＯＳ１３ｆおよびＮＭＯＳ１４ｆのゲート電極に正の電圧を印加する。これにより、ＰＭＯＳ１３ｂがオン、ＮＭＯＳ１４ｂがオフとなり、行電力線１ｂに正の電圧が印加される。また、ＰＭＯＳ１３ｆがオフ、ＮＭＯＳ１４ｆがオンとなり、列電力線２ｃは接地される。したがって、薄膜ヒータ３ｆおよびダイオード４ｆに電流が流れる。
【００３０】
また、制御部１５はＰＭＯＳ１３ａ、１３ｃおよびＮＭＯＳ１４ａ、１４ｃのゲート電極に正の電圧を印加し、ＰＭＯＳ１３ｄ、１３ｅおよびＮＭＯＳ１４ｄ、１４ｅのゲート電極にゼロ電圧を印加する。これにより、ＰＭＯＳ１３ａおよび１３ｃがオフ、ＮＭＯＳ１４ａおよび１４ｃがオンとなり、行電力線１ａおよび１ｃに負の電圧が印加される。また、ＰＭＯＳ１３ｄおよび１３ｅがオン、ＮＭＯＳ１４ｄおよび１４ｅがオフとなり、列電力線２ａおよび２ｂに正の電圧が印加される。したがって、駆動対象のセル中のダイオード４ｆを除く他のダイオード４には逆バイアスの電圧が印加されるので、これらのダイオード４およびそれらに接続された薄膜ヒータ３には電流が流れない。
【００３１】
次に、本発明の第２の実施形態について説明する。図３は第２の実施形態による半導体装置の断面構造を示す断面図である。この半導体装置においては、隣り合うＮ−拡散層４２の間にＰ＋拡散層８０が設けられる。このＰ＋拡散層８０は、反転層が、隣り合うＮ−拡散層４２の間にまたがるように形成されるのを防いでいる。Ｐ＋拡散層８０は、ホウ素等の不純物（アクセプタ）が高濃度で拡散されたＰ型の拡散層である。不純物濃度は１０１８／ｃｍ３以上であることが望ましい。
【００３２】
図３において、電圧源１１ａによって、Ｐ＋拡散層４３ｂの電位はＮ＋拡散層４１ｂの電位よりも高くなり、Ｐ＋拡散層４３ｂとＮ＋拡散層４１ｂとの間のＰＮ接合に対するバイアスは順バイアスとなる。これにより、薄膜抵抗３０ｂに電流が流れ、熱が発生する。Ｎ＋拡散層４１ａには電圧が印加されず、開放状態となっている。なお、Ｎ＋拡散層４１ａは、開放状態であるか、またはＰ＋拡散層４３の電位よりも高い電位が与えられた状態であることが望ましい。
【００３３】
電圧源１１ｂによって、Ｎ＋拡散層４１ｂの電位は、Ｐ＋拡散層８０の電位よりも高くなる。これにより、Ｎ＋拡散層４１ｂとＰ＋拡散層８０との間のＰＮ接合は逆バイアスとなる。したがって、Ｎ＋拡散層４１ｂとＰ＋拡散層８０との間に漏れ電流は発生しない。また、隣り合うＮ−拡散層４２の間にＰ＋拡散層８０が設けられる。このＰ＋拡散層８０は、反転層が、隣り合うＮ−拡散層４２の間にまたがるように形成されるのを防ぎ、寄生バイポーラトランジスタが誤って導通するのを防いでいる。
【００３４】
また、電圧源１２によってＰ―基板５０に負電圧が印加されているので、Ｎ―拡散層４２の電位はＰ―基板５０の電位よりも高くなる。これにより、Ｎ―拡散層４２とＰ―基板５０との間のバイアスは逆バイアスとなる。したがって、Ｎ―拡散層４２とＰ―基板５０との間に漏れ電流は発生しない。なお、Ｐ―基板５０に対して負電圧が印加されているが、Ｐ―基板５０の電位がＮ＋拡散層４１の電位よりも低くなりさえすればよく、Ｐ＋基板５１に印加する電圧は負電圧に限定されない。
【００３５】
なお、半導体基板としてＰ―基板５０に代えて、Ｎ―基板を用いてもよい。その場合、Ｎ―拡散層４２に代えてＰ―拡散層とする。駆動対象のセル中のＰ＋拡散層の電位がＮ＋拡散層の電位よりも高くなるようにバイアスされ、駆動対象の薄膜抵抗に電流が流れる。また、Ｐ＋拡散層８０に代えてＮ＋拡散層とし、このＮ＋拡散層の電位がＰ＋拡散層の電位よりも高くなるようにバイアスされる。さらに、Ｎ―基板の電位がＰ＋拡散層の電位よりも高くなるようにバイアスされる。
【００３６】
次に、本発明の第３の実施形態について説明する。図４は第３の実施形態による半導体装置の断面構造を示す断面図である。図において、４４ａおよび４４ｂはＮ−エピ層であり、エピタキシャル成長によって形成される。５１は高濃度のＰ型のＰ＋基板である。８１はＰ＋分離拡散層であり、隣り合うＮ−拡散層４４の間に形成されている。Ｐ＋基板５１およびＰ＋分離拡散層８１の不純物濃度は、１０１８／ｃｍ３以上であることが望ましい。
【００３７】
この半導体装置の構造は以下のように形成される。まず、Ｐ＋基板５１上に、エピタキシャル成長によってＮ−エピ層４４が形成される。続いて、Ｎ−エピ層４４内にＮ＋拡散層４１とＰ＋拡散層４３の高濃度拡散領域が形成される。また、Ｎ−エピ層４４内に高濃度のＰ＋分離拡散層８１が形成される。このとき、Ｐ＋分離拡散層８１とＰ＋基板５１とが直接接続するように形成される。続いて、Ｐ＋拡散層４３（またはＮ＋拡散層４１）の高濃度拡散領域上に薄膜ヒータが形成される。Ｎ＋拡散層４１、Ｐ＋拡散層４３、およびＮ−エピ層４４によってダイオードが構成される。
【００３８】
この半導体装置の動作は以下のようになる。電圧源１１によって、Ｐ＋拡散層４３ｂの電位はＮ＋拡散層４１ｂの電位よりも高くなり、Ｐ＋拡散層４３ｂとＮ＋拡散層４１ｂとの間のＰＮ接合に対するバイアスは順バイアスとなる。これにより、薄膜抵抗３０ｂに電流が流れ、熱が発生する。Ｎ＋拡散層４１ａには電圧が印加されず、開放状態となっている。なお、Ｎ＋拡散層４１ａは、開放状態であるか、またはＰ＋拡散層４３の電位よりも高い電位が与えられた状態であることが望ましい。
【００３９】
Ｐ＋分離拡散層８１によって、各ダイオードは分離されている。Ｐ＋分離拡散層８１はＰ＋基板５１と接続しており、電圧源１２によって負の電圧が印加される。これにより、Ｎ＋拡散層４１の電位はＰ＋基板５１の電位よりも高くなる。すなわちＮ―エピ層４４の電位はＰ＋基板５１の電位よりも高くなり、Ｎ―エピ層４４とＰ＋基板５１との間のバイアスは逆バイアスとなる。したがって、Ｎ―エピ層４４とＰ＋基板５１との間に漏れ電流は発生しない。
【００４０】
Ｐ＋分離拡散層８１は不純物濃度が高いので、その表面に反転層ができることが防止される。また、Ｐ＋分離拡散層８１は、Ｎ−エピ層４４ａ、Ｐ＋分離拡散層８１、およびＮ−エピ層４４ｂからなる寄生バイポーラトランジスタのベースに相当する。ベースの不純物濃度が高く、幅が広いため、誤って寄生バイポーラトランジスタが導通することが防止される。
【００４１】
なお、Ｐ＋基板５１に対して、電圧源１２によって負の電圧が印加されているが、Ｐ＋基板５１の電位がＮ＋拡散層４１の電位よりも低くなりさえすればよく、Ｐ＋基板５１に印加する電圧は負電圧に限定されない。
【００４２】
なお、半導体基板としてＰ＋基板５１に代えて、Ｎ＋基板を用いてもよい。その場合、Ｎ―エピ層４４に代えてＰ―エピ層とする。駆動対象のセル中のＰ＋拡散層の電位がＮ＋拡散層の電位よりも高くなるようにバイアスされ、駆動対象の薄膜抵抗に電流が流れる。また、Ｎ＋基板の電位がＰ―エピ層の電位よりも高くなるようにバイアスされる。
【００４３】
図５は第３の実施形態による半導体装置および外部の制御回路の上面図である。図において、ＰＭＯＳ１３のソース電極には正の電圧が印加されており、ドレイン電極は行電力線１に接続されている。また、ＮＭＯＳ１４のソース電極は接地されており、ドレイン電極は列電力線２に接続されている。ＰＭＯＳ１３およびＮＭＯＳ１４のゲート電極は制御部１５に接続されている。
【００４４】
特定の薄膜ヒータ３、例えば薄膜ヒータ３ｆに通電させる場合の動作は以下のようになる。制御部１５はＰＭＯＳ１３ｂのゲート電極にゼロ電圧を印加し、ＮＭＯＳ１４ｃのゲート電極に正の電圧を印加する。これにより、ＰＭＯＳ１３ｂがオンとなり、行電力線１ｂに正の電圧が印加される。また、ＮＭＯＳ１４ｃがオンとなり、列電力線２ｃは接地される。したがって、薄膜ヒータ３ｆに電流が流れ、熱が発生する。
【００４５】
制御部１５はＰＭＯＳ１３ａおよび１３ｃのゲート電極に正の電圧を印加する。これにより、ＰＭＯＳ１３ａおよび１３ｃがオフとなり、行電力線１ａおよび１ｃには電圧が印加されない。また、制御部１５はＮＭＯＳ１４ａおよび１４ｂのゲート電極を接地する。これにより、ＮＭＯＳ１４ａおよび１４ｂがオフとなり、列電力線２ａおよび２ｂには電圧が印加されない。図４の構造により、駆動対象の薄膜ヒータ３ｆおよびダイオード４ｆを除く他の薄膜ヒータ３およびダイオード４には漏れ電流が流れない。上記の構成によれば、外部回路を簡単にすることができる。
【００４６】
以上説明したように、第１〜第３の実施形態によれば、駆動対象の薄膜ヒータ以外の薄膜ヒータに漏れ電流が発生するのを防止することができる。したがって、漏れ電流に伴う誤動作および消費電力を低減することができる。
【００４７】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【産業上の利用可能性】
【００４８】
本発明の活用例として、上述した導波路型光スイッチが挙げられる。また、熱によって色や偏向が変わる液晶表示器の駆動回路に応用することもできる。
【図面の簡単な説明】
【００４９】
【図１】本発明の第１の実施形態による半導体装置の断面図である。
【図２】同実施形態による半導体装置および外部の制御回路の上面図である。
【図３】本発明の第２の実施形態による半導体装置の断面図である。
【図４】本発明の第３の実施形態による半導体装置の断面図である。
【図５】同実施形態による半導体装置および外部の制御回路の上面図である。
【図６】従来の半導体装置の上面図である。
【図７】ダイオードを備えた従来の半導体装置の上面図である。
【図８】ダイオードを備えた従来の半導体装置の断面図である。
【図９】ダイオード構造を備えた従来の半導体装置の上面図である。
【図１０】ダイオード構造を備えた従来の半導体装置における電流の回り込みを説明するための半導体装置の断面図である。
【図１１】ダイオード構造を備えた従来の半導体装置における寄生トランジスタ電流の発生を説明するための半導体装置の断面図である。
【図１２】ダイオード構造を備えた従来の半導体装置における電流の回り込みを説明するための半導体装置の断面図である。
【符号の説明】
【００５０】
１，１ａ〜１ｄ・・・行電力線、２，２ａ〜２ｃ・・・列電力線、３，３ａ〜３ｉ・・・薄膜ヒータ、４，４ａ〜４ｉ・・・ダイオード、１１，１１ａ，１１ｂ，１２・・・電圧源、１３，１３ａ〜１３ｆ・・・ＰＭＯＳ、１４，１４ａ〜１４ｆ・・・ＮＭＯＳ、１５・・・制御部、３０，３０ａ〜３０ｄ・・・薄膜抵抗、４１，４１ａ〜４１ｅ・・・Ｎ＋拡散層、４２，４２ａ〜４２ｅ・・・Ｎ−拡散層、４３，４３ａ〜４３ｄ・・・Ｐ＋拡散層、４４，４４ａ，４４ｂ・・・Ｎ−エピ層、５０・・・Ｐ−基板、５１・・・Ｐ＋基板、６０・・・フィールド酸化膜、７０・・・ダイオードアレイ、８０・・・Ｐ＋拡散層、８１・・・Ｐ＋分離拡散層。
【図１】
0004726428.tif 000002
【図２】
0004726428.tif 000003
【図３】
0004726428.tif 000004
【図４】
0004726428.tif 000005
【図５】
0004726428.tif 000006
【図６】
0004726428.tif 000007
【図７】
0004726428.tif 000008
【図８】
0004726428.tif 000009
【図９】
0004726428.tif 000010
【図１０】
0004726428.tif 000011
【図１１】
0004726428.tif 000012
【図１２】
0004726428.tif 000013