(57)【特許請求の範囲】
【請求項１】
電源の正極側から負極側に順に、第１の抵抗と、接地電位から浮いた状態のキャパシタと、第２の抵抗とが直列接続された経路と、
前記電源の正極側と前記キャパシタまでの経路に備わる第１のスイッチング素子と、
前記キャパシタから前記電源の負極側までの経路に備わる第２のスイッチング素子と、
前記キャパシタに設定される充電電圧を検知して、前記電源の絶縁状態を判定する検知手段と、
前記スイッチング素子を制御して、前記キャパシタに所定の電圧印加時間で前記電源の電圧による充電を行い前記電源の電圧を計測する電源電圧計測モードと、前記キャパシタの正極側の端子に所定の電圧印加時間で前記電源の正極と接地電位との間の絶縁抵抗を介して充電を行い電圧を計測する第１の絶縁電圧計測モードと、前記キャパシタの負極側の端子に所定の電圧印加時間で前記電源の負極と接地電位との間の絶縁抵抗を介して充電を行い電圧を計測する第２の絶縁電圧計測モードと、を実行する電圧設定手段と、
を備え、
前記電源電圧計測モードにおいて前記電源の電圧により前記キャパシタに充電するときの充電抵抗が前記第１及び第２の抵抗の値の和であって、
前記第１の絶縁電圧計測モードにおいて充電のために形成される経路が、接地、接地と前記電源の正極との間の絶縁抵抗、前記電源、前記電源の負極側に接続される前記第２の抵抗、接地の順で形成され、かつ、前記第２の抵抗と前記接地との間に所定の抵抗値となる第４の抵抗が形成されており、
前記第２の絶縁電圧計測モードにおいて充電のために形成される経路が、接地、接地と前記電源の負極との間の絶縁抵抗、前記電源、前記電源の正極側に接続される前記第１の抵抗、接地の順で形成され、かつ、前記第１の抵抗と前記接地の間に所定の抵抗値となる第５の抵抗が形成されており、
前記第１の絶縁電圧計測モードにおいて前記キャパシタの正極側の端子に前記電源の正極と接地電位との間の絶縁抵抗を介して充電するときの充電抵抗が、前記第２の抵抗の値と、絶縁抵抗の値と、前記第４の抵抗の値と、の和に設定されており、
前記第２の絶縁電圧計測モードにおいて前記キャパシタの負極側端子に前記電源の負極と接地電位との間の絶縁抵抗を介して充電するときの充電抵抗が、前記第１の抵抗の値と、絶縁抵抗の値と、前記第５の抵抗の値と、の和に設定されており、
前記第４の抵抗の値と、前記第５の抵抗の値とが、同一の値であって、
前記第１及び第２の抵抗の値は、絶縁状態を示す値の閾値の絶縁抵抗値と前記第４又は前記第５の抵抗の値との和と同値に設定されており、前記検知手段が、絶縁状態が前記閾値と一致したと判定したときに、前記キャパシタに印加される電圧及び前記電圧印加時間が、前記電源の電圧により充電するときに前記キャパシタに印加される電圧及び前記電圧印加時間と同じであることを特徴とする絶縁計測装置。
【請求項２】
前記キャパシタは、セラミックスコンデンサであることを特徴とする請求項１に記載の絶縁計測装置。
【請求項３】
前記キャパシタに設定された前記充電電圧を放電する放電手段を備えることを特徴とする請求項１又は２に記載の絶縁計測装置。
【請求項４】
前記電圧設定手段による前記キャパシタの充電期間は、フル充電期間より短く設定されていることを特徴とする請求項１から３までのいずれかに記載の絶縁計測装置。
【請求項５】
前記検知手段は、前記電源電圧計測モードにおいて設定される前記電源の電圧と、前記絶縁電圧計測モードにおいて前記キャパシタの正極側又は負極側の端子に設定される電圧とをもとに絶縁状態を判定するためのテーブルを備えていることを特徴とする請求項４に記載の絶縁計測装置。
【請求項６】
電源電圧によりフライングキャパシタを充電して前記電源電圧の正極側及び負極側の絶縁抵抗を計測する絶縁計測装置であって、
前記絶縁抵抗を介さず前記電源電圧により前記フライングキャパシタを充電し、該充電された電圧を測定する高圧電圧測定手段と、
前記電源電圧の前記正極側又は前記負極側の絶縁抵抗を介して前記電源電圧により前記フライングキャパシタを充電し、該充電された電圧を測定する地絡抵抗電圧測定手段と、
前記フライングキャパシタをセラミックスコンデンサとし、
前記絶縁抵抗を測定する際の前記高圧電圧測定手段と前記地絡抵抗電圧測定手段とにおける前記フライングキャパシタの充電時間を等しくなるように設定し、かつ、高圧電圧測定手段による前記電圧の計測時と、前記地絡抵抗電圧測定手段による前記充電された電圧の計測時とで、前記フライングキャパシタに印加される電圧の値を等しくなるように設定し、
前記高圧電圧測定手段で測定された電圧と前記地絡抵抗電圧測定手段で測定された電圧と所定の絶縁抵抗換算式に基づいて前記絶縁抵抗を求める絶縁抵抗算出手段とを備えたことを特徴とする絶縁計測装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁計測装置に係り、例えば、フライングキャパシタにセラミックコンデンサを用いて絶縁抵抗を精度良く測定することのできる絶縁計測装置に関する。
【背景技術】
【０００２】
自動車においては、従来よりライト点灯システムやエアコンなどの電装品に電力を供給したり充電したりするためにバッテリが搭載されており、現代の自動車は電力なくしては機能しないといっても過言でない程に電力に依存するようになっている。
【０００３】
さらに、地球温暖化対策等の観点から排気ガスに対する規制が強化されつつあり、一部の自動車メーカにあっては、既に消費燃料低減のためエンジンと電池とを駆動力に用いたハイブリット車を市場に投入している。そして、この動きはますます加速して、多くの自動車で駆動力に電池が使用されるようになりつつある。
【０００４】
このような背景において、自動車メーカは、今まで以上に電力管理が重要になってきている。特に、駆動用に高出力の電池を搭載する場合、従来の電圧と比べて非常に高い電圧になっており絶縁が劣化した場合に感電する可能性が高いため、今まで以上に絶縁状態に対する監視が重要になっている。
【０００５】
絶縁状態を判定する技術として様々なものが導入されているが、例えばフライングキャパシタ方式の絶縁計測回路がある（特許文献１参照）。図１は、特許文献１に開示の絶縁計測回路１１０の回路図を示している。この絶縁計測回路１１０は、検出回路１２０と判定制御部１３０とから構成され、電源Ｖの絶縁状態を検知する。検出回路１２０は、接地電位Ｇから浮かせた状態のコンデンサ（フライングキャパシタ）Ｃ１１と、第１から第６の抵抗Ｒ１１〜Ｒ１６及び第１から第４のスイッチング素子ＳＷ１１〜ＳＷ１４を備えている。そして、判定制御部１３０は第１及び第２のスイッチＳＷ１１、ＳＷ１２をオンして、電源Ｖの正極側から負極側に、第１のスイッチＳＷ１１、第１のダイオードＤ１１、抵抗Ｒ１１、キャパシタＣ１１、及び第２のスイッチＳＷ１２による経路を形成して、キャパシタＣ１１に電源Ｖの電圧（その電圧を「高圧電圧Ｖ１０」という）を設定する。そして、第１及び第２のスイッチＳＷ１１、ＳＷ１２がオフして第３及び第４のスイッチＳＷ１３、ＳＷ１４がオンすると、キャパシタＣ１１、第２のダイオードＤ１２、第２の抵抗Ｒ１２、第３のスイッチＳＷ１３、第６の抵抗Ｒ１６、第３の抵抗Ｒ１３、第４の抵抗Ｒ１４、第４のスイッチＳＷ１４により閉回路が形成され、第２の抵抗Ｒ１２、第３の抵抗Ｒ１３及び第４の抵抗Ｒ１４によって分圧された電圧が、
Ｖ１０×Ｒ１３／（Ｒ１２＋Ｒ１３＋Ｒ１４）
として、第６の抵抗Ｒ１６を通って判定制御部１３０（入力ポートＡＤ）に入力され計測される。なお、第６の抵抗Ｒ１６と入力ポートＡＤの間の経路途中に、第３のダイオードＤ１３のカソードが接続され、その第３のダイオードＤ１３のアノードは接地電位Ｇに接続されている。計測が終了したら、第３のスイッチＳＷ１３がオフされるとともに放電用スイッチＳＷｒがオンされてキャパシタＣ１１の電荷は第５の抵抗Ｒ１５を通り放電される。
【０００６】
つぎに、判定制御部１３０は、キャパシタＣ１１の一方の端子を第４の抵抗Ｒ１４を介し接地した状態で充電してキャパシタＣ１１に設定された電圧を計測する。具体的には、まず、判定制御部１３０は、第１のスイッチＳＷ１１と第４のスイッチＳＷ１４をオンする。そのオンによって、接地電位Ｇから、負極側地絡抵抗ＲＬｎ、電源Ｖ、第１のスイッチＳＷ１１、第１のダイオードＤ１１、第１の抵抗Ｒ１１、キャパシタＣ１１、第４のスイッチＳＷ１４、第４の抵抗Ｒ１４、接地電位Ｇとの経路が形成される。このとき、キャパシタＣには充電電圧ＶＣ１１（負極側地絡抵抗電圧）が設定される。そして、第１のスイッチＳＷ１１をオフし、第３のスイッチＳＷ１３をオンすると、上記同様にキャパシタＣ１１に設定された充電電圧ＶＣ１１の分圧された電圧が、
ＶＣ１１×Ｒ１３／（Ｒ１２＋Ｒ１３＋Ｒ１４）
として、第６の抵抗Ｒ１６を通って判定制御部３０に入力され計測される。計測が終了したら、第３のスイッチＳＷ１３がオフされるとともに放電用スイッチＳＷｒがオンされて、キャパシタＣ１１の電荷は第５の抵抗Ｒ１５を通り放電される。
【０００７】
つぎに、判定制御部１３０は、第２のスイッチＳＷ１２と第３のスイッチＳＷ１３をオンする。そのオンによって、接地電位Ｇから、第３の抵抗Ｒ１３、第３のスイッチＳＷ１３、第１のダイオードＤ１１、第１の抵抗Ｒ１１、キャパシタＣ１１、第２のスイッチＳＷ１２、電源Ｖ、正極側地絡抵抗ＲＬｐ、接地電位Ｇとの経路が形成される。このとき、キャパシタＣ１１には充電電圧ＶＣ１２（正極側地絡抵抗電圧）が設定される。そして、第２のスイッチＳＷ１２をオフし、第４のスイッチＳＷ１４をオンすると、上記同様にキャパシタＣ１１に設定された充電電圧ＶＣ１２の分圧された電圧が、
ＶＣ１２×Ｒ１３／（Ｒ１２＋Ｒ１３＋Ｒ１４）
として、第６の抵抗Ｒ１６を通って判定制御部３０に入力され計測される。計測が終了したら、第３のスイッチＳＷ１３がオフされるとともに放電用スイッチＳＷｒがオンされてキャパシタＣ１１の電荷は第５の抵抗Ｒ１５を通り放電される。
【０００８】
つづいて、判定制御部１３０は、計算式（ＶＣ１１＋ＶＣ１２）／Ｖ１０で絶縁抵抗換算して、地絡抵抗ＲＬがどのようになっているかを、所定のテーブルを参照して検出している。検出した地絡抵抗ＲＬが所定の閾値ＲＬｙ以下の場合は、判定制御部１３０は絶縁が劣化していると判断して所定の警告を発する。
【０００９】
そして、感電危険性を示す正極側地絡抵抗ＲＬｐ及び負極側地絡抵抗ＲＬｎの閾値となる絶縁抵抗値ＲＬｙには、最も高い検出精度が必要とされる。ここで、この絶縁抵抗ＲＬｙと判断されるときの充電電圧ＶＣ１１、ＶＣ１２と上記の高圧電圧Ｖ１０とが等しい電圧となるように、周辺回路定数や各充電時間が設定されている。近年、絶縁計測回路１０の小型化のためにキャパシタＣにセラミックスコンデンサが用いた構成が採用されることがあるが、この場合、ＤＣバイアス特性の影響を考慮する必要がある。その特性の影響に関する係数をαとし、更に周辺回路のバラツキの影響に関する係数をβとする。絶縁抵抗を求めるには、下記（Ａ１）式で示した絶縁抵抗換算式を使って求められる。負極側地絡抵抗ＲＬｎが抵抗劣化して、所定の閾値ＲＬｙとなったときの絶縁抵抗を求める場合、充電電圧ＶＣ１１と高圧電圧Ｖ１０とが等しい電圧になるように周辺回路定数や各充電時間が設定されているので、充電電圧ＶＣ１１と高圧電圧Ｖ１０のＤＣバイアス特性による影響（係数α）は一致している。したがって、閾値ＲＬｙにおける絶縁抵抗換算式は以下の（Ａ１）式のようになる。
絶縁抵抗換算式＝（（ＶＣ１１×α×β＋ＶＣ１２×α’×β）／（Ｖ１０×α×β）
＝ＶＣ１１×α×β／（Ｖ１０×α×β）
＝ＶＣ１１／Ｖ１０      ・・・（Ａ１）式
つまり、分母分子のαとβは、それぞれ打ち消される。言い換えると、キャパシタＣ１１の特性や、周辺回路のバラツキの影響を排除できるため、精度よい計測が可能となる。絶縁抵抗値が閾値ＲＬｙに一致していない精度が求められていない範囲においては、セラミックスコンデンサ（キャパシタＣ１１）のＤＣバイアス特性による変動を、一般的なＤＣバイアス特性で近似してソフト補正を行っている。このような技術を採用することで、計測時間の短縮及び、印加電圧が高くなるとそれに応じて容量が低下するというセラミックスコンデンサのＤＣバイアス特性の影響を除いている。
【特許文献１】特開２００７−１７０９８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、図２に示すように、セラミックコンデンサは、フィルムコンデンサと異なり、上述のＤＣバイアス特性を有している。実線が理論値である。そして、個々のセラミックコンデンサは、図示の点線（計測値例１）や２点波線（計測値例２）で示すように、特性にバラツキや誤差を有している。そのため、印加電圧によって理論値に対するバラツキの方向や幅が一定しておらず、装置全体としての検出精度向上のボトルネックとなっていた。
【００１１】
具体的には、地絡抵抗ＲＬを計測するときには、高圧電圧Ｖ１０の充電抵抗がＲ１１であるのに対して、充電電圧ＶＣ１１、ＶＣ１２の充電抵抗はＲ１１＋ＲＬ（ＲＬｐ又はＲＬｎ）となる。このとき、地絡抵抗ＲＬが上記閾値ＲＬｙのときに充電電圧ＶＣ１１、ＶＣ１２と高圧電圧Ｖ１０とが等しい電圧となるように、周辺回路定数や各充電時間を設定しているが、高圧電圧Ｖ１０の充電時間を、充電電圧ＶＣ１１、ＶＣ１２の充電時間より短く設定していた。キャパシタＣ１１のＤＣバイアス特性は、印加電圧による変化の他に電圧印加時間によっても変化する特性がある。その結果、高圧電圧Ｖ１０の計測時におけるＤＣバイアス特性の影響が、充電電圧ＶＣ１１とＶＣ１２の計測時におけるＤＣバイアス特性の影響に一致しなくなってしまい、上述の（Ａ１）式で、係数αの影響を排除できないという課題があった。また、この変化の度合いも、個々のディバイス（セラミックスコンデンサ）毎に異なるため、ソフトでは完全に補正できないという課題があった。
【００１２】
さらに、セラミックスコンデンサの上記バラツキに対する精度要求を厳しくした場合、非常にコストがかかってしまうという課題があった。特に、近年では、従来許容されていた精度では不十分なケースが想定されるようになっており、精度とコストの観点から採用可能な新たな技術の採用が求められていた。
【００１３】
本発明は、このような状況に鑑みてなされたものであり、所望の精度を実現したフライングキャパシタ方式の絶縁計測技術を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明のある態様は、絶縁計測装置に関する。この絶縁計測装置は、電源の正極側から負極側に順に、第１の抵抗と、接地電位から浮いた状態のキャパシタと、第２の抵抗とが直列接続された経路と、前記電源の正極側と前記キャパシタまでの経路に備わる第１のスイッチング素子と、前記キャパシタから前記電源の負極側までの経路に備わる第２のスイッチング素子と、前記キャパシタに設定される充電電圧を検知して、前記電源の絶縁状態を判定する検知手段と、前記スイッチング素子を制御して、前記キャパシタに所定の電圧印加時間で前記電源の電圧による充電を行い前記電源の電圧を計測する電源電圧計測モードと、前記キャパシタの正極側の端子に所定の電圧印加時間で前記電源の正極と接地電位との間の絶縁抵抗を介して充電を行い電圧を計測する第１の絶縁電圧計測モードと、前記キャパシタの負極側の端子に所定の電圧印加時間で前記電源の負極と接地電位との間の絶縁抵抗を介して充電を行い電圧を計測する第２の絶縁電圧計測モードと、を実行する電圧設定手段と、を備え、前記電源電圧計測モードにおいて前記電源の電圧により前記キャパシタに充電するときの充電抵抗が前記第１及び第２の抵抗の値の和であって、前記第１の絶縁電圧計測モードにおいて充電のために形成される経路が、接地、接地と前記電源の正極との間の絶縁抵抗、前記電源、前記電源の負極側に接続される前記第２の抵抗、接地の順で形成され、かつ、前記第２の抵抗と前記接地との間に所定の抵抗値となる第４の抵抗が形成されており、前記第２の絶縁電圧計測モードにおいて充電のために形成される経路が、接地、接地と前記電源の負極との間の絶縁抵抗、前記電源、前記電源の正極側に接続される前記第１の抵抗、接地の順で形成され、かつ、前記第１の抵抗と前記接地の間に所定の抵抗値となる第５の抵抗が形成されており、前記第１の絶縁電圧計測モードにおいて前記キャパシタの正極側の端子に前記電源の正極と接地電位との間の絶縁抵抗を介して充電するときの充電抵抗が、前記第２の抵抗の値と、絶縁抵抗の値と、前記第４の抵抗の値と、の和に設定されており、前記第２の絶縁電圧計測モードにおいて前記キャパシタの負極側端子に前記電源の負極と接地電位との間の絶縁抵抗を介して充電するときの充電抵抗が、前記第１の抵抗の値と、絶縁抵抗の値と、前記第５の抵抗の値と、の和に設定されており、前記第４の抵抗の値と、前記第５の抵抗の値とが、同一の値であって、前記第１及び第２の抵抗の値は、絶縁状態を示す値の閾値の絶縁抵抗値と前記第４又は前記第５の抵抗の値との和と同値に設定されており、前記検知手段が、絶縁状態が前記閾値と一致したと判定したときに、前記キャパシタに印加される電圧及び前記電圧印加時間が、前記電源の電圧により充電するときに前記キャパシタに印加される電圧及び前記電圧印加時間と同じである。
また、前記キャパシタは、セラミックスコンデンサであってもよい。
前記キャパシタに設定された前記充電電圧を放電する放電手段を備えてもよい。
前記電圧設定手段による前記キャパシタの充電期間は、フル充電期間より短く設定されてもよい。
前記検知手段は、前記電源電圧計測モードにおいて設定される前記電源の電圧と、前記絶縁電圧計測モードにおいて前記キャパシタの正極側又は負極側の端子に設定される電圧とをもとに絶縁状態を判定するためのテーブルを備えてもよい。
本発明のある別の態様は、絶縁計測装置に関する。この絶縁計測装置は、電源電圧によりフライングキャパシタを充電して前記電源電圧の正極側及び負極側の絶縁抵抗を計測する絶縁計測装置であって、前記絶縁抵抗を介さず前記電源電圧により前記フライングキャパシタを充電し、該充電された電圧を測定する高圧電圧測定手段と、前記電源電圧の前記正極側又は前記負極側の絶縁抵抗を介して前記電源電圧により前記フライングキャパシタを充電し、該充電された電圧を測定する地絡抵抗電圧測定手段と、前記フライングキャパシタをセラミックスコンデンサとし、前記絶縁抵抗を測定する際の前記高圧電圧測定手段と前記地絡抵抗電圧測定手段とにおける前記フライングキャパシタの充電時間を等しくなるように設定し、かつ、高圧電圧測定手段による前記電圧の計測時と、前記地絡抵抗電圧測定手段による前記充電された電圧の計測時とで、前記フライングキャパシタに印加される電圧の値を等しくなるように設定し、前記高圧電圧測定手段で測定された電圧と前記地絡抵抗電圧測定手段で測定された電圧と所定の絶縁抵抗換算式に基づいて前記絶縁抵抗を求める絶縁抵抗算出手段とを備える。
【発明の効果】
【００１５】
本発明によれば、所望の精度を実現した、フライングキャパシタ方式の絶縁計測技術を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、発明を実施するための最良の形態（以下、「実施形態」という）を、図面を参照
しつつ説明する。
【００１７】
＜第１の実施形態＞
図３は、本実施形態に係る絶縁計測回路１０の構成を示す回路図である。図示のように、絶縁計測回路１０は、検出回路２０と判定制御部３０とから構成され、検出回路２０に接続される高圧の電源Ｖの絶縁状態を調べることで漏電を検知する。ここでは、電源Ｖの正極側の絶縁抵抗である正極側地絡抵抗ＲＬｐと負極側の絶縁抵抗である負極側地絡抵抗ＲＬｎの絶縁状態を検知する。なお、正極側地絡抵抗ＲＬｐと負極側地絡抵抗ＲＬｎを区別しないときは、単に「地絡抵抗ＲＬ」ともいう。
【００１８】
図４を参照して、絶縁計測回路１０における絶縁抵抗の劣化及び検出精度について説明する。自動車などでは、電源Ｖに対する絶縁状態が徐々に劣化していくことがある。例えば、絶縁状態の指標となる地絡抵抗ＲＬは、絶縁状態が絶縁良好である旨を示す値ＲＬａから徐々に小さくなり、絶縁状態が劣化したことを示す閾値ＲＬｘ（以下、「警報閾値ＲＬｘ」という）に至り、更に絶縁劣化が進むと、絶縁不良である値ＲＬｂになる。一般には、地絡抵抗ＲＬが警報閾値ＲＬｘに至ったことが検知されたときに、絶縁劣化が発生した旨が警告灯等により通知される。
【００１９】
そして、絶縁計測回路１０は、地絡抵抗ＲＬが警報閾値ＲＬｘ近傍となっているときに、高い検知精度となることが必要とされている。また、地絡抵抗ＲＬが警報閾値ＲＬｘより大きい場合（例えばＲＬａのとき）、検出精度が実際の地絡抵抗ＲＬよりプラスに検出されるようであれば、フライングキャパシタにセラミックコンデンサを用いた場合、セラミックコンデンサのＤＣバイアス特性のために絶縁抵抗が多少大きめに検知されるので、まだ絶縁劣化していないにもかかわらず劣化したと判断されることはない。逆に、地絡抵抗ＲＬが警報閾値ＲＬｘより小さい場合（例えばＲＬｂのとき）は、セラミックコンデンサのＤＣバイアス特性のために絶縁抵抗が多少小さめに検知されるので、絶縁劣化しているにもかかわらず、警報閾値ＲＬｘに至っていない絶縁良好な状態と判断されてしまうことはない。そこで、本実施形態の絶縁計測回路１０では、地絡抵抗ＲＬが警報閾値ＲＬｘ近傍となっているとき、高い検出精度を実現する際のボトルネックとなっている、セラミックコンデンサを用いたキャパシタＣのＤＣバイアス特性の影響を除去する。そのために、詳細は後述するがキャパシタＣに設定される正極側又は負極側地絡抵抗電圧ＶＣ１ｐ、ＶＣ１ｎを、電源ＶによってキャパシタＣに設定される電圧Ｖ０と一致させるとともに、そのときの充電時間も一致させる。これにより、印加電圧と電圧印加時間によって変化するセラミックコンデンサを使ったキャパシタＣのＤＣバイアス特性の影響を除くことができる。
【００２０】
図３の説明に戻る。判定制御部３０は、入力ポートＡＤを備え、入力ポートＡＤに入力された電圧（ＶＣ１ｐ、ＶＣ１ｎ、Ｖ０）をＡＤ変換して計測する電圧計測機能と、後述する検出回路２０に備わる第１から第４のスイッチＳＷ１〜ＳＷ４の開閉を制御する機能を備える。さらに、判定制御部３０は、入力ポートＡＤに入力された電圧（ＶＣ１ｐ、ＶＣ１ｎ、Ｖ０）を、計算式ＶＣ１／Ｖ０で絶縁抵抗換算を行う。なお、判定制御部３０は、計算式ＶＣ１／Ｖ０に対応する絶縁抵抗値を所定のテーブルとして備えており、そのテーブルを参照して特定する。
【００２１】
検出回路２０では、電源Ｖの正極側から負極側に順に、第１のスイッチＳＷ１と、第１の抵抗Ｒ１、キャパシタＣ、第２の抵抗Ｒ２、第２のスイッチＳＷ２が直列に配置されている。なお、以下の説明で抵抗の値は、符号と同じく表記として説明する（例えば、第１の抵抗Ｒ１では、抵抗値はＲ１とする）。なお、第１のスイッチＳＷ１と第１の抵抗Ｒ１の配置は入れ替わってもよい。同様に、第２のスイッチＳＷ２と第２の抵抗Ｒ２との配置は入れ替わってもよい。また、第１の抵抗Ｒ１の抵抗値と第２の抵抗Ｒ２の抵抗値とは、同値に設定されている。
【００２２】
キャパシタＣの端子のうち、第１の抵抗Ｒ１と接続される正極側の端子（第１の端子点Ｔ１）から、第１のダイオードＤ１、第３の抵抗Ｒ３、第３のスイッチＳＷ３、第４の抵抗Ｒ４、第５の抵抗Ｒ５、及び第４のスイッチＳＷ４が直列で配置され、キャパシタＣの第２の抵抗Ｒ２と接続する端子（第２の端子点Ｔ２）に接続される。さらに、キャパシタＣと第１のダイオードＤ１が接続される経路途中の第４の端子点Ｔ４から、放電用スイッチＳＷｒと第６の抵抗Ｒ６とが直列で接地電位Ｇに接続される。なお、キャパシタＣにおいて、第１の抵抗Ｒ１に接続された端子（第１の端子点Ｔ１）を「高電位側端子」、第２の抵抗Ｒ２に接続された端子（第２の端子点Ｔ２）を「低電位側端子」ともいう。
【００２３】
第３の抵抗Ｒ３と第３のスイッチＳＷ３とが接続される第３の端子点Ｔ３から第１の端子点Ｔ１に第２のダイオードＤ２が接続されている。つまり、第１の端子点Ｔ１と第３の端子点Ｔ３の間に、第１のダイオードＤ１と第３の抵抗Ｒ３が接続される経路に並列に、第２のダイオードＤ２が接続される。なお、第１のダイオードＤ１の順方向は、キャパシタＣ（第１の端子点Ｔ１）から第３の抵抗Ｒ３（第４の端子点Ｔ４）へ向かう方向である。また、第２のダイオードＤ２の順方向は、第３の抵抗Ｒ３（第３の端子点Ｔ３）からキャパシタＣ（第１の端子点Ｔ１）へ向かう方向である。
【００２４】
さらに、第３のスイッチＳＷ３と第４の抵抗Ｒ４とが接続されている経路途中の第５の端子点Ｔ５は、保護抵抗Ｒｐ１を介して入力ポートＡＤに接続される。また、第４の抵抗Ｒ４と第５の抵抗Ｒ５とが接続されている経路途中の第６の端子点Ｔ６は、接地電位Ｇに接続されている。なお、保護抵抗Ｒｐ１と入力ポートＡＤとが接続される経路途中の第７の端子点Ｔ７には、第３のダイオードＤ３が接地電位Ｇに接続され、第３のダイオードＤ３の順方向は接地電位Ｇから第７の端子点Ｔ７の方向となっている。また、第５の抵抗Ｒ５の抵抗値と第４の抵抗Ｒ４の抵抗値とは、同値に設定されている。
【００２５】
以上の構成による、電源Ｖの絶縁状態の判定手順について説明する。図５は、各測定モード時に形成される閉回路図を示している。
【００２６】
判定手順の概略は、以下の１）〜４）の手順で行う。
１）高圧電圧Ｖ０測定モード：
図５（ａ）の太い破線に示すように、判定制御部３０は、第１のスイッチＳＷ１、第２のスイッチＳＷ２を所定時間だけオンして、電源Ｖによる電圧Ｖ０（以下、「高圧電圧Ｖ０」という）をキャパシタＣに設定する。つぎに、判定制御部３０は、第１のスイッチＳＷ１と第２のスイッチＳＷ２をオフして、第３のスイッチＳＷ３及び第４のスイッチＳＷ４をオンすることで、入力ポートＡＤは、キャパシタＣに設定された高圧電圧Ｖ０に対応する値（高圧電圧Ｖ０を分圧した値）を計測する。このとき、充電抵抗値Ｒｃ０は、以下の（Ｂ１）式の関係式を満たす。
Ｒｃ０＝Ｒ１＋Ｒ２・・・（Ｂ１）式
計測が終了すると、判定制御部３０は、第３のスイッチＳＷ３をオフし、第４のスイッチＳＷ４と放電用スイッチＳＷｒのみをオンして、キャパシタＣの電荷を放電する。
【００２７】
２）正極側地絡抵抗電圧ＶＣ１ｐ測定モード：
つづいて、図５（ｂ）の太い破線に示すように、判定制御部３０は、第２のスイッチＳＷ２及び第３のスイッチＳＷ３をオンして、正極側地絡抵抗ＲＬｐを介した電源Ｖによる電圧（以下、「正極側地絡抵抗電圧ＶＣ１ｐ」という）をキャパシタＣに設定する。つぎに、判定制御部３０は、第２のスイッチＳＷ２をオフし、第４のスイッチＳＷ４をオンすることで、入力ポートＡＤは、キャパシタＣに設定された正極側地絡抵抗電圧ＶＣ１ｐに対応する値（正極側地絡抵抗電圧ＶＣ１ｐを分圧した値）を計測する。このとき、充電抵抗値Ｒｃｐは、以下の（Ｂ２）式の関係式を満たす。
Ｒｃｐ＝Ｒ２＋Ｒ４＋ＲＬｐ・・・（Ｂ２）式
計測が終了すると、判定制御部３０は、第３のスイッチＳＷ３をオフし、第４のスイッチＳＷ４と放電用スイッチＳＷｒのみをオンして、キャパシタＣの電荷を放電する。
【００２８】
３）負極側地絡抵抗電圧ＶＣ１ｎ測定モード：
つづいて、図５（ｃ）の太い破線に示すように、判定制御部３０は、第１のスイッチＳＷ１、第４のスイッチＳＷ４をオンして、負極側地絡抵抗ＲＬｎを介して電源Ｖによる電圧（以下、「負極側地絡抵抗電圧ＶＣ１ｎ」）をキャパシタＣに設定する。つぎに、判定制御部３０は、第２のスイッチＳＷ２をオフし、第４のスイッチＳＷ４をオンすることで、入力ポートＡＤは、キャパシタＣに設定された負極側地絡抵抗電圧ＶＣ１ｎに対応する値（高圧電圧ＶＣ１ｎを分圧した値）を計測する。このとき、充電抵抗値Ｒｃｎは、以下の（Ｂ３）式の関係式を満たす。
Ｒｃｎ＝Ｒ１＋Ｒ５＋ＲＬｎ・・・（Ｂ３）
計測が終了すると、判定制御部３０は、第３のスイッチＳＷ３をオフし、第４のスイッチＳＷ４と放電用スイッチＳＷｒのみをオンして、キャパシタＣの電荷を放電する。以下、正極側地絡抵抗電圧ＶＣ１ｐと負極側地絡抵抗電圧ＶＣ１ｎを区別しないときは、「充電電圧ＶＣ１」という。
【００２９】
４）絶縁抵抗換算モード：
そして、判定制御部３０は、上述の計測結果をもとに、以下の（Ｂ４）式による絶縁抵抗換算を行う。
絶縁抵抗換算＝（ＶＣ１ｐ＋ＶＣ１ｎ）／Ｖ０・・・（Ｂ４）式
例えば、片極の絶縁が低下している場合、絶縁側の極の地絡抵抗電圧ＶＣ１（ＶＣ１ｐ又はＶＣ１ｎ）は高くなり、絶縁低下している側は０Ｖとなる。なお、高圧電圧Ｖ０、正極側地絡抵抗電圧ＶＣ１ｐ、及び負極側地絡抵抗電圧ＶＣ１ｎは測定モードが異なってもそれぞれの等しい分圧比で判定制御部３０に入力されるので、分圧比は（Ｂ４）式に無関係になる。
【００３０】
ここで、Ｒ１＝Ｒ２、及びＲ４＝Ｒ５＝Ｒａに設定されており、また、
Ｒ１＝Ｒ２＝ＲＬ＋Ｒａ（ＲＬｐ＋Ｒａ又はＲＬｎ＋Ｒａ）・・・（Ｂ５）式
であれば、絶縁抵抗算出に関係する上記の高圧電圧Ｖ０、正極側地絡抵抗電圧ＶＣ１ｐ、負極側地絡抵抗電圧ＶＣ１ｎの各測定モードのとき、（Ｂ１）〜（Ｂ３）式は、全て同じになる。その結果、地絡抵抗ＲＬが警報閾値ＲＬｘのとき、印加電圧と電圧印加時間が等しい状態で高圧電圧Ｖ０、正極側地絡抵抗電圧ＶＣ１ｐ、及び負極側地絡抵抗電圧ＶＣ１ｎが設定され、印加電圧と電圧印加時間によって変化するキャパシタＣのＤＣバイアス特性の影響が除かれた状態で高圧電圧Ｖ０、正極側地絡抵抗電圧ＶＣ１ｐ、及び負極側地絡抵抗電圧ＶＣ１ｎの値を計測することができる。
【００３１】
すなわち、Ｒ１とＲ２が警報閾値ＲＬｘ＋Ｒａに等しく設定されているので、地絡抵抗ＲＬが警報閾値ＲＬｘであれば、充電時定数が全ての測定モードで等しくなり、高圧電圧Ｖ０、正極側地絡抵抗電圧ＶＣ１ｐ、及び負極側地絡抵抗電圧ＶＣ１ｎの充電時間をフル充電に至らない時間範囲で同じ時間となるように設定すると、この充電時間後に高圧電圧Ｖ０、正極側地絡抵抗電圧ＶＣ１ｐ、及び負極側地絡抵抗電圧ＶＣ１ｎの全て電圧は等しく充電される。その結果、キャパシタＣに現れるＤＣバイアス特性の影響を、高圧電圧Ｖ０、絶縁劣化時（警報閾値ＲＬｘ時）の正極側地絡抵抗電圧ＶＣ１ｐ及び負極側地絡抵抗電圧ＶＣ１ｎの全ての測定モードにおいて同じものとすることができる。
【００３２】
つまり、正極側地絡抵抗ＲＬｐ又は負極側地絡抵抗ＲＬｎのいずれかが警報閾値ＲＬｘとなった条件下では、上述の（Ｂ４）式で示した絶縁抵抗換算式における分子及び分母に現れる、セラミックスコンデンサのＤＣバイアス特性による電圧変動（係数α）及び測定回路のバラツキ（係数β）を全て同じにできる。このため、ＤＣバイアス特性による影響（係数α）及び測定回路のバラツキ（係数β）を、（Ｂ４）式の絶縁抵抗換算式上では、完全に打ち消され、絶縁抵抗検出に全く影響を及ぼさない。
【００３３】
例えば、ＲＬｐ＋Ｒａ＝Ｒ２、且つ、ＲＬｎ＋Ｒａ＝高抵抗（≒無限大）のとき、上述の通り、絶縁側の極の充電電圧ＶＣ１は０Ｖ（ここでは負極側地絡抵抗電圧ＶＣ１ｎ＝０）であるので、絶縁抵抗換算式は以下の関係式を示す。
絶縁抵抗換算式＝（ＶＣ１ｐ×α×β＋ＶＣ１ｎ（＝０）×α’×β）／（Ｖ０×α×β）
＝（ＶＣ１ｐ×α×β）／（Ｖ０×α×β）
＝ＶＣ１ｐ／Ｖ０
更に、ＲＬｐ＋Ｒａ＝Ｒ１、且つ、ＲＬｐ＋Ｒａ＝高抵抗（≒無限大）のとき、上述の通り、絶縁側の極の充電電圧ＶＣ１は０Ｖ（ここでは負極側地絡抵抗電圧ＶＣ１ｐ＝０）であるので、絶縁抵抗換算式は以下の関係式を示す。
絶縁抵抗換算式＝（ＶＣ１ｐ（＝０）×α”×β＋ＶＣ１ｎ×α×β）／（Ｖ０×α×β）
＝（ＶＣ１ｎ×α×β）／（Ｖ０×α×β）
＝ＶＣ１ｎ／Ｖ０
【００３４】
したがって、図４で上述したように、第１及び第２の抵抗Ｒ１、Ｒ２の値を警報閾値ＲＬｘ＋Ｒａに設定すれば、実使用上、最も重要な部分の検出精度を確実に確保できる。また、この警報閾値ＲＬｘより小さい抵抗値の場合、確実に警報閾値ＲＬｘより小さい値、つまり絶縁低下している旨が検知されるため、実用上問題は発生しない。また、地絡抵抗ＲＬが大きい場合、検出精度が悪くても警報閾値ＲＬｘ以上の抵抗値であり抵抗劣化に至っていないと判定されれば、実用上問題とならない。仮に、その領域で検出精度が必要とされるようであれば、ソフト補正を行うことで、十分に対応可能であり、広範囲の検出精度を向上させることができる。
【００３５】
以上、本実施形態によれば、フライングキャパシタ方式の絶縁計測回路１０において、キャパシタＣにセラミックスコンデンサを用いた場合であっても、セラミックスコンデンサ特有のＤＣバイアス特性の影響を除去することができる。これによって、セラミックスコンデンサをフライングキャパシタとして使用する絶縁計測回路１０において、高い計測精度を実現できる。
【００３６】
＜第２の実施形態＞
図６は、本実施形態に係る絶縁計測回路２１０の構成を示す回路図である。この絶縁計測回路２１０は、検出回路２２０及び判定制御部２３０から構成されている。この検出回路２２０では、図１の従来技術（特許文献１）の検出回路１２０におけるキャパシタＣ１１の代わりに、フライングキャパシタとして同一容量の第１及び第２のキャパシタＣ１１１、Ｃ１１２を直列に接続したものである。当然３個以上直列に接続してもよい。また、判定制御部２３０は、第１の実施形態の判定制御部３０や従来技術（図１）の判定制御部１３０と同一機能である。またさらに、第１及び第２のキャパシタＣ１１１、Ｃ１１２以外の抵抗やスイッチ等の各ディバイスの配置及び接続態様、回路動作は同一であるので、ここでは説明を省略する。なお、図示はしないが、第１の実施形態の絶縁計測回路１０におけるキャパシタＣ及び他のフライングキャパシタ方式の絶縁計測回路のキャパシタにも適用することもできる。
【００３７】
このように、セラミックスコンデンサである第１及び第２のキャパシタＣ１１１、Ｃ１１２を直列で接続することで、ひとつのキャパシタ（Ｃ１１１、Ｃ１１２）にかかる印加電圧が分散される。その結果、ＤＣバイアス特性の影響も低減することができる。
【００３８】
例えば、図２のＤＣバイアス特性を示した図において、第１のキャパシタＣ１１１（又は第２のキャパシタＣ１１２）の容量が１μＦであって、傾き−１の容量変動特性を有する場合について説明する。
【００３９】
第１のキャパシタＣ１１１（又は第２のキャパシタＣ１１２）がひとつのときの容量変動特性が、図示で印加電圧が０Ｖ付近のＣ０及び印加電圧がＶｘのＣｘで示すように−６０％、つまり１μＦが０．４μＦへ減少すると仮定する。第１及び第２のキャパシタＣ１１１、Ｃ１１２を直列で接続した構成とすると、印加電圧がＶｘの半分でＶｙになるため、ひとつ当たりの変動範囲が図示でＣ０及びＣｙで示すように−３０％になる。ここでは、容量２μＦのキャパシタを二つ直列で接続する。このとき、第１及び第２のキャパシタＣ１１１、Ｃ１１２それぞれの容量の変化は、２μＦから１．４μＦである。
【００４０】
図から分かるように、セラミックスコンデンサのＤＣバイアス特性のバラツキは、印加電圧が高くなりセラミックスコンデンサのＤＣバイアス特性により容量が小さくなった場合であっても、容量の減少に応じてして小さくなるわけでなく、バラツキの幅は一定であったり、逆に大きくなったりすることもある。しかしながら、バラツキの割合はある値以内に収まっている。
【００４１】
そこで、本実施形態のように、同量のセラミックスコンデンサを直列で複数接続する構成にすることで、バラツキの割合が同じで容量が直列数倍になるので、バラツキの割合の最大値は直列数分の１となり、ＤＣバイアス特性のバラツキの影響を小さくできる。したがって、図７の実線で示すように、検出精度が改善される。
【００４２】
以上、本発明を実施形態を基に説明した。この実施形態は例示であり、それらの各構成要素及びその組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【図面の簡単な説明】
【００４３】
【図１】従来技術に係る、フライングキャパシタ方式の絶縁計測回路を示す図である。
【図２】一般的なセラミックコンデンサのＤＣバイアス特性を示したグラフである。
【図３】第１の実施形態に係る、絶縁計測回路の構成を示す回路図である。
【図４】第１の実施形態に係る、計測精度と地絡抵抗との関係を示したグラフである。
【図５】第１の実施形態に係る、各測定モード時に形成される閉回路図を示している。
【図６】第２の実施形態に係る、絶縁計測回路の構成を示す回路図である。
【図７】第２の実施形態に係る、計測精度と地絡抵抗との関係を示したグラフである。
【符号の説明】
【００４４】
１０、１１０、２１０  絶縁計測回路
２０、１２０，２２０  検出回路
３０、１３０、２３０  判定制御部
ＡＤ  入力ポート
Ｃ、Ｃ１１  キャパシタ
Ｃ１１１  第１のキャパシタ
Ｃ１１２  第２のキャパシタ
Ｄ１、Ｄ１１  第１のダイオード
Ｄ２、Ｄ１２  第２のダイオード
Ｒ１、Ｒ１１  第１の抵抗
Ｒ２、Ｒ１２  第２の抵抗
Ｒ３、Ｒ１３  第３の抵抗
Ｒ４、Ｒ１４  第４の抵抗
Ｒ５、Ｒ１５  第５の抵抗
ＳＷ１  第１のスイッチ
ＳＷ２  第２のスイッチ
ＳＷ３  第３のスイッチ
ＳＷ４  第４のスイッチ
ＳＷｒ  放電用スイッチ
Ｔ１  第１の端子点
Ｔ２  第２の端子点
Ｔ３  第３の端子点
Ｔ４  第４の端子点
Ｔ５  第５の端子点
Ｔ６  第６の端子点
Ｔ７  第７の端子点
【図１】
0004759018.tif 000002
【図２】
0004759018.tif 000003
【図３】
0004759018.tif 000004
【図４】
0004759018.tif 000005
【図５】
0004759018.tif 000006
【図６】
0004759018.tif 000007
【図７】
0004759018.tif 000008