(57)【特許請求の範囲】
【請求項１】
基板上に第１電極パターンと、長手方向に軸線を有する第２電極パターンとを並べて設け、上記第１電極パターンの上に、下面に第１電極、上面に第２電極を有するパワー半導体素子を、上記第１電極を上記第１電極パターンと電気的に接続して、上記軸線とほぼ平行に複数個並べ、上記第２電極と上記第２電極パターンを導線により接続したパワー半導体モジュールにおいて、
一端が上記第２電極パターンと接続され他端が外部接続端子となる第２電極配線導体と、一端が上記第１電極パターンと接続され他端が外部接続端子となる第１電極配線導体とを備え、
上記第１電極配線導体の外部接続端子近傍および上記第２電極配線導体の外部接続端子近傍では、上記軸線を含み上記基板に垂直な軸線面に直交する電流成分を有するように、上記第１電極配線導体の外部接続端子と上記第２電極配線導体の外部接続端子とが、互いに上記軸線面をへだてて逆側に位置して設けられ、
上記第２電極パターンの、上記第２電極からの上記導線が接続された接続個所の配列の中間点から、上記軸線方向の一方向に偏った点で上記第２電極配線導体を接続し、上記第１電極パターンの、上記パワー半導体素子が接続された接続個所の配列の中間点から、上記軸線方向の一方向とは逆方向に偏った点で上記第１電極配線導体を接続し、
上記第２電極配線導体が、上記軸線とほぼ平行な方向に伸びた第２電極アームを有し、この第２電極アームの上記軸線と平行な部分の長さが上記パワー半導体素子が並んだ配列の長さの２分の１以上であり、
上記第２電極アームが、上記第１電極パターンと上記第２電極パターンとの間の上方に張り出していることを特徴とするパワー半導体モジュール。
【請求項２】
基板上に第１電極パターンと、長手方向に軸線を有する第２電極パターンとを並べて設け、上記第１電極パターンの上に、下面に第１電極、上面に第２電極を有するパワー半導体素子を、上記第１電極を上記第１電極パターンと電気的に接続して、上記軸線とほぼ平行に複数個並べ、上記第２電極と上記第２電極パターンを導線により接続したパワー半導体モジュールにおいて、
一端が上記第２電極パターンと接続され他端が外部接続端子となる第２電極配線導体と、一端が上記第１電極パターンと接続され他端が外部接続端子となる第１電極配線導体とを備え、
上記第１電極配線導体の外部接続端子近傍および上記第２電極配線導体の外部接続端子近傍では、上記軸線を含み上記基板に垂直な軸線面に直交する電流成分を有するように、上記第１電極配線導体の外部接続端子と上記第２電極配線導体の外部接続端子とが、互いに上記軸線面をへだてて逆側に位置して設けられ、
上記第２電極パターンの、上記第２電極からの上記導線が接続された接続個所の配列の中間点から、上記軸線方向の一方向に偏った点で上記第２電極配線導体を接続し、上記第１電極パターンの、上記パワー半導体素子が接続された接続個所の配列の中間点から、上記軸線方向の一方向とは逆方向に偏った点で上記第１電極配線導体を接続し、
上記第１電極配線導体が、上記軸線とほぼ平行な方向に伸びた第１電極アームを有し、この第１電極アームの上記軸線と平行な部分の長さが上記パワー半導体素子が並んだ配列の長さの２分の１以上であり、
上記第１電極アームが、上記第１電極パターンと上記第２電極パターンとの間の上方に張り出していることを特徴とするパワー半導体モジュール。
【請求項３】
請求項１または２に記載のパワー半導体モジュールをユニットとして、複数のユニットを並べたことを特徴とするパワー半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパワー半導体モジュールに関するものである。
【背景技術】
【０００２】
図１５に、例えば特開平７−２９７３６２号公報に開示された、従来のパワー半導体モジュールの概略平面図を示す。図において、１は金属製の基板で、その上に絶縁層２を介して、電極パターン３、４、５が配置される。半導体装置６、７は対称軸線８に対して鏡面対称に配置される。半導体装置６、７は例えばＩＧＢＴ９と、およびＩＧＢＴ９と逆並列に接続されたダイオード１０とからなる。各半導体素子の一方の面は直接第１電極パターン３と接続され、他方の面は、ボンディングワイヤ１１を介して第２電極パターン４と接続される。第３電極パターン５は制御用端子との接続に用いられる。第１および第２電極パターン３、４は互いに平行で帯状の接続用導体１２、１３と接続される。このようにして半導体装置６、７は並列に接続される。図１５では、一対の接続用導体に対して、ＩＧＢＴ９およびダイオード１０が各２個接続されているが、各４個接続された例を図１６に示す。
【０００３】
近年、ＩＧＢＴのようなパワー半導体素子の高性能化が進み、スイッチング速度が高速化、ＯＮ電圧の低減が急速に進んでいる。回路インダクタンスの低減は、スイッチング時のサージ電圧低減のために重要であり、また、寄生インダクタンスの均等化は各半導体素子に流れる電流を均等化するために重要である。上述のように、従来のパワー半導体モジュールでは、接続用導体を平行平板状に配置して、さらに各素子を対称に配置することのより、回路の寄生インダクタンスを低減し、並列接続される各パワー半導体素子の並列配線における寄生インダクタンスを等しくしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２９７３６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
モジュールに搭載するパワー半導体素子の定格電流とモジュール定格電流およびモジュールに内蔵するパワー半導体素子数、モジュールサイズや外部端子数等の関係や、組立性等の制約から、対称な配置ができない場合が多い。例えば、上述の従来のモジュールでは一対の接続用導体に接続する半導体素子の数が２個や４個の場合は対称配置が可能で、寄生インダクタンスを均等化できるが、一対の接続用導体に６つ以上の半導体素子を接続する場合を考えると、従来のように、全ての半導体素子に対する寄生インダクタンスを等しくするために、各半導体素子の配置、配線等の構成を対称に配置するのは非常に難しい。
【０００６】
通常、並列接続される各パワー半導体素子の並列配線における寄生インダクタンスの均等化に注目して配線設計を行うと、回路全体のインダクタンスが大きくなったり、逆に、回路全体のインダクタンス低減に注目して設計すると、並列接続される各パワー半導体素子の並列配線における寄生インダクタンスが不均等になりやすい。
【０００７】
本発明はこのような従来のパワー半導体モジュールの問題点に対してなされたものであり、半導体素子数やモジュールサイズ、組立性等の制約から全ての半導体素子が対称な配置にできない場合でも回路の寄生インダクタンスを低減でき、かつ並列接続される各パワー半導体素子の並列配線における寄生インダクタンスを均等化できるパワー半導体モジュールを提供すること目的としている。
【課題を解決するための手段】
【０００８】
この発明に係るパワー半導体モジュールにおいては、基板上に第１電極パターンと、長手方向に軸線を有する第２電極パターンとを並べて設け、第１電極パターンの上に、下面に第１電極、上面に第２電極を有するパワー半導体素子を、第１電極を第１電極パターンと電気的に接続して、軸線とほぼ平行に複数個並べ、第２電極と第２電極パターンを導線により接続したパワー半導体モジュールにおいて、一端が第２電極パターンと接続され他端が外部接続端子となる第２電極配線導体と、一端が第１電極パターンと接続され他端が外部接続端子となる第１電極配線導体とを備え、第１電極配線導体の外部接続端子近傍および第２電極配線導体の外部接続端子近傍では、軸線を含み基板に垂直な軸線面に直交する電流成分を有するように、第１電極配線導体の外部接続端子と第２電極配線導体の外部接続端子とが、互いに軸線面をへだてて逆側に位置して設けられ、第２電極パターンの、第２電極からの導線が接続された接続個所の配列の中間点から、軸線方向の一方向に偏った点で第２電極配線導体を接続し、第１電極パターンの、パワー半導体素子が接続された接続個所の配列の中間点から、軸線方向の一方向とは逆方向に偏った点で第１電極配線導体を接続し、第２電極配線導体が、軸線とほぼ平行な方向に伸びた第２電極アームを有し、この第２電極アームの軸線と平行な部分の長さがパワー半導体素子が並んだ配列の長さの２分の１以上であり、第２電極アームが、第１電極パターンと第２電極パターンとの間の上方に張り出している、ようにしたものである。
【０００９】
また、基板上に第１電極パターンと、長手方向に軸線を有する第２電極パターンとを並べて設け、第１電極パターンの上に、下面に第１電極、上面に第２電極を有するパワー半導体素子を、第１電極を第１電極パターンと電気的に接続して、軸線とほぼ平行に複数個並べ、第２電極と第２電極パターンを導線により接続したパワー半導体モジュールにおいて、一端が第２電極パターンと接続され他端が外部接続端子となる第２電極配線導体と、一端が第１電極パターンと接続され他端が外部接続端子となる第１電極配線導体とを備え、第１電極配線導体の外部接続端子近傍および第２電極配線導体の外部接続端子近傍では、軸線を含み基板に垂直な軸線面に直交する電流成分を有するように、第１電極配線導体の外部接続端子と第２電極配線導体の外部接続端子とが、互いに軸線面をへだてて逆側に位置して設けられ、第２電極パターンの、第２電極からの導線が接続された接続個所の配列の中間点から、軸線方向の一方向に偏った点で第２電極配線導体を接続し、第１電極パターンの、パワー半導体素子が接続された接続個所の配列の中間点から、軸線方向の一方向とは逆方向に偏った点で第１電極配線導体を接続し、第１電極配線導体が、軸線とほぼ平行な方向に伸びた第１電極アームを有し、この第１電極アームの軸線と平行な部分の長さがパワー半導体素子が並んだ配列の長さの２分の１以上であり、第１電極アームが、第１電極パターンと第２電極パターンとの間の上方に張り出している、ようにしたものである。
【発明の効果】
【００１０】
この発明は、第２電極配線導体が、第２電極パターンの軸線とほぼ平行な方向に伸びた第２電極アームを有し、この平行な部分の長さがパワー半導体素子が並んだ配列の長さの２分の１以上とし、第２電極アームが、第１電極パターンと第２電極パターンとの間の上方に張り出すようにしたので、パワー半導体素子の数やモジュールサイズ、組立性等の制約から全ての半導体素子が対象な配置にできない場合でも、並列接続される各パワー半導体素子の並列配線における寄生インダクタンスを低減、均等化でき、信頼性の高いパワー半導体モジュールが得られる。
【００１１】
また、第１電極配線導体が、第２電極パターンの軸線とほぼ平行な方向に伸びた第１電極アームを有し、この平行な部分の長さがパワー半導体素子が並んだ配列の長さの２分の１以上とし、第１電極アームが、第１電極パターンと第２電極パターンとの間の上方に張り出すようにしたので、パワー半導体素子の数やモジュールサイズ、組立性等の制約から全ての半導体素子が対象な配置にできない場合でも、並列接続される各パワー半導体素子の並列配線における寄生インダクタンスを低減、均等化でき、信頼性の高いパワー半導体モジュールが得られる。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態１によるパワー半導体モジュールの斜視図である。
【図２】この発明の実施の形態１によるパワー半導体モジュールの平面図および断面図である。
【図３】この発明の実施の形態２によるパワー半導体モジュールを示す斜視図である。
【図４】この発明の実施の形態３によるパワー半導体モジュールを示す側面図および断面図である。
【図５】この発明の実施の形態４によるパワー半導体モジュールを示す平面図および側面図である。
【図６】この発明の実施の形態５によるパワー半導体モジュールを示す側面図および断面図である。
【図７】この発明の実施の形態６によるパワー半導体モジュールを示す平面図および側面図である。
【図８】この発明の実施の形態７によるパワー半導体モジュールを示す斜視図である。
【図９】この発明の実施の形態７によるパワー半導体モジュールを示す平面図である。
【図１０】この発明の実施の形態８によるパワー半導体モジュールを示す斜視図である。
【図１１】この発明の実施の形態９によるパワー半導体モジュールを示す斜視図である。
【図１２】この発明の実施の形態１０によるパワー半導体モジュールを示す平面図および側面図である。
【図１３】この発明の実施の形態１１によるパワー半導体モジュールを示す平面図および断面図である。
【図１４】この発明の実施の形態１２によるパワー半導体モジュールを示す平面図である。
【図１５】従来のパワー半導体モジュールを示す平面図である。
【図１６】従来のパワー半導体モジュールの別の構成を示す平面図である。
【発明を実施するための形態】
【００１３】
以下、この発明を各実施の形態にしたがって説明する。また、以下の例ではパワー半導体素子として、ＩＧＢＴを用いたパワー半導体モジュールについて説明するが、これに限定されるものではなく、例えばＭＯＳ−ＦＥＴのような他のパワー半導体素子を内蔵するモジュールであってもよい。また、通常、ＩＧＢＴを内蔵するパワー半導体モジュールには、ＩＧＢＴと逆並列に接続されたダイオードも内蔵する場合が多いが、ダイオードを内蔵する場合でも、本発明の実施の形態に大きな差異はないので、説明は省略する。
【００１４】
実施の形態１．
図１に本発明の実施の形態１のパワー半導体モジュールの主要部の概略斜視図を示す。また、図２（ａ）にはその平面図、図２（ｂ）には断面図を示す。図２では、図１に示された構成要素のうちの、さらに主要な構成要素のみが示されている。また、図２には、説明のため、各ＩＧＢＴには、番号が付してある。以下、図１および図２を用いて説明する。図において、１はモジュール底面に配置された基板で、モジュール外部でヒートシンク等と接続される。３は第１電極パターン（以下、コレクタパターンと称す）で、パワー半導体素子（ＩＧＢＴ）９は、コレクタパターン３上に搭載される。図では１つのコレクタパターン３上に３つのＩＧＢＴ９が搭載されていが、搭載されるＩＧＢＴの数は２つでもよいし、４つ以上でもよい。また、図示していないが、ＩＧＢＴモジュールでは通常、ＩＧＢＴ９と逆並列に接続されたダイオードが同じコレクタパターン３上に搭載される。
【００１５】
ＩＧＢＴ９は下面が第１電極（コレクタ電極）面となっており、コレクタパターン３とハンダ等で電気的に接続される。４は第２電極パターン（以下、エミッタパターンと称す）で、ＩＧＢＴ９上面の第２電極（エミッタ電極）面と、１１のボンディングワイヤ（導線）によって接続される。ＩＧＢＴ９のコレクタパターン３との接続箇所（図ではＩＧＢＴ９下面のコレクタ電極と同一箇所）、およびエミッタパターン４上のボンディングワイヤ１１との接続箇所は、図中のモジュール底面と平行な軸線８に対してほぼ平行に配置されている。基板1とコレクタパターン３及びエミッタパターン４との間には、絶縁層2が介在する。また、図示していないが、パワー半導体素子が、ＩＧＢＴ等のトランジスタのような３端子素子の場合には、ゲート等の制御信号用配線が設けられる。
【００１６】
コレクタパターン３およびエミッタパターン４は、それぞれ第１電極配線導体１２（以下、コレクタ配線導体と称す）および第２電極配線導体１３（以下、エミッタ配線導体と称す）とハンダ等で接続される。図では、一対のコレクタ配線導体１２とエミッタ配線導体１３に、それぞれ２つのコレクタパターン３と、１つのエミッタパターン４が接続される構成となっている。コレクタ配線導体１２およびエミッタ配線導体１３は互いに平行平板状に対向しており、各配線導体の他方の端部は、モジュール外部に露出して、図示していないが、それぞれコレクタ外部端子およびエミッタ外部端子を構成する。
【００１７】
エミッタ配線導体１３は基板に対して平行でかつエミッタパターン４およびＩＧＢＴの配列方向と平行な軸線に対して平行なアーム部１４（第２電極アーム、以下エミッタアームと称す）を有している。エミッタ配線導体１３とエミッタパターン４との接続箇所１５は、エミッタパターン４上に配置された、ＩＧＢＴのエミッタ電極との接続箇所（ボンディングワイヤ１１との接続箇所）の配列の中間点（図２中Ａ）に対して、ＩＧＢＴ３およびＩＧＢＴ６側に偏った箇所に設けられ、エミッタ配線導体１３の、軸線に平行な部位すなわちエミッタアーム１４の他端１６は、配列の中間点Ａに対して、ＩＧＢＴ１およびＩＧＢＴ４側に偏った箇所に設けられている。また、ＩＧＢＴと、エミッタパターン４との接続箇所の配列の長さを、図２に示すように、一端の接続箇所の中心と、他端の接続箇所の中心を結ぶ距離（図中ａ）と定義すると、エミッタ配線導体１３の軸線に平行な部位すなわちエミッタアーム１４は、その距離の１／２以上の長さになるように構成されている。そのため、エミッタパターン４上の、ボンディングワイヤ１１との３つの接続箇所のうち、２つはエミッタアーム１４とエミッタパターン４が対向している領域に配置される構造となっている。さらにエミッタアーム１４は、エミッタパターン４よりも幅が広く、エミッタパターン４と平行平板状に対向するのみでなく、コレクタパターン３とエミッタパターン４間の上方にまで張り出しており、その側面はコレクタパターン３に接近している。また、コレクタ配線導体１２は、コレクタパターン３と接続されるコレクタアーム１７を有しており、コレクタ配線導体１２とコレクタパターン３との接続箇所１８は、エミッタアーム１４とエミッタパターン４との接続箇所１５と、配列の中間点Aに対して反対側のＩＧＢＴ１およびＩＧＢＴ４に偏った箇所に設けてある。
【００１８】
本発明の実施の形態１によるパワー半導体モジュールは上述のような構成となっている。内部で複数の半導体素子が並列に接続されるモジュールでは、各並列素子に流れる電流を均一化するために、コレクタ配線導体１２からコレクタパターン３、パワー半導体素子（ＩＧＢＴ）９、ボンディングワイヤ１１、エミッタパターン４、エミッタ配線導体１３に至る主回路について、各半導体素子（ＩＧＢＴ）に対する主回路インピーダンスを均等化する必要がある。主回路インピーダンスの均等化が不十分であれば、ある特定の素子に電流が集中し、各素子温度にアンバランスが発生して、熱サイクルに対する信頼性や、短絡耐量等に悪影響を及ぼしたり、極端な場合では、熱暴走による素子破壊に至る場合がある。このように主回路インピーダンスのアンバランスは、モジュールの性能に大きな影響を与える重要な要因である。特に最近では、半導体素子の性能向上により、スイッチング速度が速くなり、主回路配線に寄生するインダクタンスの均等化がより重要になってきている。
【００１９】
本発明の効果について、図２を用いて説明する。図のコレクタアーム接続箇所１８より流入する電流は、コレクタパターン３中を各ＩＧＢＴに向かって流れる。各ＩＧＢＴのコレクタ電極を抜けてエミッタ電極へ流れ出した電流は、ボンディングワイヤ１１を介して、エミッタパターン４中を流れ、接続箇所１５からエミッタアーム１４を経てエミッタ外部端子に到達する。図にはそのような主な電流経路を太い矢印で示している。図に示すように、コレクタパターン３中を流れる電流方向には、軸線に垂直な成分（ボンディングワイヤ１１に平行）と、軸線と平行な成分がある。また、エミッタパターン４中を流れる電流成分は、ほとんどが軸線に平行な成分であり、コレクタパターン３およびエミッタパターン４を流れる電流の、軸線方向成分の電流方向は、エミッタアーム１４中を流れる電流と逆方向となっている。実施の形態１によるパワー半導体モジュールでは、エミッタアーム１４は、軸線と平行で、その長さがエミッタパターン４上の、ＩＧＢＴとの接続箇所の配列の長さの１／２以上になっている。このことによって、コレクタパターン３とエミッタアーム１４間の相互インダクタンスが大きくなり、両導体中を流れる電流が互いの磁束を相殺するように作用するので、ＩＧＢＴ３およびＩＧＢＴ６に対する寄生インダクタンスが小さくなる。さらにエミッタアーム１４の幅が広く、その側面が、コレクタパターン３に接近するよう張り出している。このことによってさらにコレクタパターン３とエミッタアーム１４間の相互インダクタンスが有効に作用する。
【００２０】
また、ＩＧＢＴ１およびＩＧＢＴ４からボンディングワイヤ１１を通って、エミッタパターン４中を流れる電流に対しては、エミッタアーム１４がエミッタパターン４と対向してかつ逆方向に電流が流れるので、コレクタパターン３とエミッタアーム１４の場合と同様に、相互インダクタンスにより、寄生インダクタンスが低減される。エミッタアーム１４の最適幅、最適位置は、半導体素子の配置、エミッタパターン４、コレクタパターン３等の他の各部材との位置関係等により決定される。このように、本発明のパワー半導体モジュールによれば、エミッタアームとコレクタパターンおよびエミッタパターン間の相互インダクタンスを利用して、回路の寄生インダクタンスを低減し、かつ並列接続される各パワー半導体素子の並列配線における寄生インダクタンスを均等化できる。
【００２１】
実施の形態２．
図３は本発明の実施の形態２によるパワー半導体モジュールを示す斜視図である。図において、２枚の絶縁層２を軸線８を隔てて並べて設け、同一の絶縁層２上に１つのコレクタパターン３及び１つのエミッタパターン４が配置されてある。すなわち、図１におけるエミッタパターン４が軸線８を中央にして分かれて２つのエミッタパターン４になっており、軸線８を中心にして左右それぞれの部材が対称となるよう配置されている。２つのエミッタパターン４にそれぞれ接続されるようにエミッタ配線導体１３は軸線８に平行な部位であるエミッタアーム１４を２つ有しており、それぞれがコレクタパターン３側に張り出している。またそれぞれのエミッタアーム１４の長さは、ＩＧＢＴと、エミッタパターン４との接続箇所の配列の長さの１／２以上になっている。図では、コレクタ配線導体およびコレクタアームは図１と同様であるため省略している。図のような構成にすることにより、図１のものと同様な効果が得られる。
【００２２】
実施の形態３．
図４は本発明の実施の形態３のパワー半導体モジュールを示す図である。図４（ａ）は、パワー半導体素子の配列に平行な軸線方向から見た側面図であり、図４（ｂ）は軸線を含む面での断面図である。図のように、エミッタアーム１４の幅をさらに広くし、コレクタパターン３と対向させることにより、エミッタアーム１４とコレクタパターン３間の相互インダクタンスをさらに大きくすることができる。
【００２３】
実施の形態４．
図５は、本発明の実施の形態４のパワー半導体モジュールを示す平面図および側面図である。また、本実施の形態４は実施の形態３の変形例であり、エミッタアーム１４がコレクタパターン３側に張り出しているが、コレクタパターン３とエミッタパターン４間にのみに配置されている。エミッタアーム１４の最適幅、最適位置は、半導体素子の配置、エミッタパターン４、コレクタパターン３等の他の各部材との位置関係等により決定される。このように、本発明のパワー半導体モジュールによれば、エミッタアーム１４とコレクタパターン３およびエミッタパターン４間の相互インダクタンスを利用して、回路の寄生インダクタンスを低減し、かつ並列接続される各パワー半導体素子の並列配線における寄生インダクタンスを均等化できる。
【００２４】
実施の形態５．
図６に、本発明の実施の形態５のパワー半導体モジュールを示す。これまでの実施の形態で述べたように、本発明によるパワー半導体モジュールでは、主配線導体のアームとコレクタパターンおよびエミッタパターン間の相互インダクタンスの作用を利用して、回路の寄生インダクタンスを低減し、かつ並列接続される各パワー半導体素子の並列配線における寄生インダクタンスを均等化している。この目的のためには、アームと各電極パターン間の距離はできるだけ近いほどよい。アームと電極パターン間の高さ方向の距離を制限するものは、ボンディングワイヤであり、コレクタアームとボンディングワイヤ間の距離としては、モジュールの定格電圧に応じた絶縁距離を確保する必要がある。したがって、ボンディングワイヤにできるだけ近づけて、各電極パターンとの相互インダクタンスを大きくするには、電位が等しい、エミッタアームの方が好適である。これまでの実施の形態では、そのような視点に基づき、電極パターンとエミッタアーム間の相互インダクタンスを利用する構成になっている。また、これまでの実施の形態では、コレクタアームとエミッタアームの高さ方向の配置としては、電極パターンとの相互インダクタンスが大きくなるように、エミッタアームの方が低く、電極パターンに近くなるように配置されている。
【００２５】
しかし、このような構成でなければ、効果が得られないわけではなく、モジュールの組立性や、その他の部品との相関から、上述のような構成ができない場合には、図６のように、エミッタアーム１４よりもコレクタアーム１７の方が電極パターン側に配置され、両アームが全体に両電極パターンから離れていても、アームの幅を広くする等、相互インダクタンスを確保する構成にすれば、相互インダクタンスによる回路の寄生インダクタンスを低減、および並列接続される各パワー半導体素子の並列配線における寄生インダクタンスを均等化する効果が得られる。
【００２６】
実施の形態６．
図７は本発明の実施の形態６によるパワー半導体モジュールを示す平面図および側面図である。図７に示すように、コレクタアーム１７の一部をコレクタパターン３とエミッタパターン４間に配置し、コレクタ配線導体１２とコレクタパターンとの接続個所をコレクタパターン３上のＩＧＢＴとの接続箇所（ＩＧＢＴ下面と同一箇所）の配列の中間点（図中Ａ）よりも一端側に偏った箇所に設け、軸線に平行な部位すなわちコレクタアーム１７の他端１９が、配列の中間点Ａの反対側に偏った箇所に設ける構成であっても、実施の形態５と同様に相互インダクタンスによる回路の寄生インダクタンスを低減、および並列接続される各パワー半導体素子の並列配線における寄生インダクタンスを均等化する効果が得られる。
【００２７】
実施の形態７．
図８に本発明の実施の形態７によるパワー半導体モジュールの主要部の斜視図を示す。図において、２０はコレクタ（第１電極）外部端子、２１はエミッタ（第２電極）外部端子であり、軸線８を含み基板１に垂直な面（軸線面と定義する）に対して鏡面対称な位置に配置されている。また、コレクタアーム１７には、軸線８と平行な部位２２と、軸線面に対して垂直な部位２３が設けてある。コレクタアームの軸線と平行な部位の長さ（図中Ｂ）は、コレクタ外部端子２０とエミッタ外部端子２１間の距離（図中Ｃ）の１／２よりも長くなっている。エミッタアーム１４、コレクタパターン３およびエミッタパターン４、ＩＧＢＴ、ボンディングワイヤ１１等は図１と同様なので説明は省略する。
【００２８】
並列接続される各ＩＧＢＴの回路配線上の寄生インダクタンスは、外部端子配置の影響も受ける。例えば、図８のように、コレクタ外部端子２０とエミッタ外部端子２１を結ぶ直線が軸線面に対して垂直方向に配置される場合がその例である。外部端子と各素子への配線との干渉について、図９を用いて説明する。図９は図８の平面図である。図９では、図８に示された構成要素のうちの、さらに主要な構成要素のみが示されている。図には電流経路も太い矢印で示している。
【００２９】
コレクタ外部端子２０およびエミッタ外部端子２１は、端子間の絶縁距離確保のために、一定の空間距離および沿面距離を確保する必要がある。このような配置では、モジュール内部で必然的に図で示すような、コレクタ外部端子２０からエミッタ外部端子２１へ向かう電流成分が発生する（ダイオード内蔵モジュールでは、ダイオードに電流が流れる時は、その方向が逆になる）。一方、各パワー半導体素子は、軸線に対して鏡面対称に配置されており、図のようにコレクタアーム１７が左右のコレクタパターン３に接続される場合、軸線面に対して垂直な部位を設ける必要がある。この部位は、先に述べた、コレクタ外部端子２０からエミッタ外部端子２１へ向かう電流成分と平行であり、相互インダクタンスが存在する。図９の場合、左側のコレクタパターン３と接続されるコレクタアーム１７には、コレクタ外部端子２０からエミッタ外部端子２１へ向かう電流成分と、逆方向の電流が流れ、右側のコレクタパターン３と接続されるコレクタアーム１７には、同方向の電流が流れる。したがって、コレクタ外部端子２０から左側のコレクタパターン３を経由してエミッタパターン４からエミッタ外部端子２１へ至る回路の寄生インダクタンスの方が、右側のコレクタパターン３を経由してエミッタパターン４からエミッタ外部端子２１へ至る回路寄生インダクタンスよりも小さくなる。この結果、左側のコレクタパターン３に搭載された半導体素子に電流が集中しやすくなる。本実施の形態７によるパワー半導体モジュールは、このようなコレクタアーム１７を含むコレクタ配線導体１２の形状に起因する寄生インダクタンスのアンバランスを解消するためになされたものであり、上記実施例で述べてきた、各半導体素子への寄生インダクタンスを均等化するために構成されたエミッタアーム４による、回路の寄生インダクタンスの低減、並列接続される各半導体素子の並列配線の均等化という効果を損なうことない、モジュール内の主回路配線構造を得るものである。
【００３０】
本実施の形態７によるパワー半導体モジュールでは、コレクタアーム１７に設けられた、軸線面に対して垂直な部位の位置を、コレクタ外部端子２０からエミッタ外部端子２１へ向かう電流成分が含まれる導体位置から、Ｂで示すように一定距離離して配置している。コレクタアーム１７の軸線面に垂直な部位とコレクタ配線導体１２本体とは、軸線に平行な部位が介在し、導通状態を確保している。この距離は、Ｃで示す外部端子間距離の１／２以上確保することで寄生インダクタンス不均等を十分抑制できることを、筆者らは３次元の電磁界解析等で確認した。さらにエミッタアーム１４と平行に対向する、コレクタアーム１７の部位の幅は、エミッタアームよりも狭くなっている。これは、エミッタアーム１４は、コレクタパターン３との相互インダクタンスを大きくするために、幅が広く、その側面がコレクタパターン３と接近する構造になっているが、同様にコレクタアーム１７の前記部位の幅を広くすると、その幅に応じて右側のコレクタパターン３を経由する電流経路と、左側のコレクタパターン３を経由する電流経路の差が大きくなって、インダクタンスおよび抵抗成分により、図の右側のコレクタパターン３上に配置された各ＩＧＢＴに対する寄生インピーダンスが大きくなる。したがって、コレクタアーム１７の、エミッタアーム１４と平行な部位の幅は、許容電流容量を考慮した上で、できる限り狭い方がよい。以上のような、コレクタ配線導体１２、コレクタアーム１７の形状は、これまでの実施の形態で述べた、エミッタアーム１４とコレクタパターン３およびエミッタパターン４間の相互インダクタンスによる、低インダクタンス化および、並列接続された各パワー半導体素子に対する各並列回路配線上の寄生インダクタンスの均等化の効果を損ねるものではない。このように実施の形態７によれば、図８、９のような外部端子、半導体素子配置でも、寄生インダクタンスを均等化できる構造が可能である。
【００３１】
実施の形態８．
図１０は実施の形態８によるパワー半導体モジュールを示す斜視図である。コレクタアーム１７の、軸線に平行な部位の配置を、図１０のようにエミッタ外部端子２１側に片寄って配置することによっても、左右のコレクタパターン３に対する寄生インダクタンスを均等化することができる。この場合、実施の形態７（図９）のパワー半導体モジュールのように、コレクタアーム１７の、軸線に平行な部位２２の長さを、コレクタ外部端子２０とエミッタ外部端子２１間の距離の１／２以上に設定する必要はない。
【００３２】
実施の形態９．
図１１は、本発明の実施の形態９によるパワー半導体モジュールを示す斜視図である。コレクタアームを含むコレクタ配線導体形状に起因する左右のコレクタパターンを経由する回路上の寄生インダクタンスのアンバランスを、エミッタアームを含むエミッタ配線導体形状に起因する左右のコレクタパターンを経由する回路上の寄生インダクタンスのアンバランスを利用して、互いに相殺させることによってバランスさせることができる。図１１において、図３と同様、二組みのコレクタパターン３とエミッタパターン４の対が、軸線８に対して、対称に配置されており、軸線８と平行なエミッタアーム１４は、軸線８に対して対称に配置されている左右それぞれのエミッタパターン４上に配置され、同一のコレクタパターン３上で並列に接続される各半導体素子に対する並列配線の寄生インダクタンスが均等化される。また、エミッタアーム１４は軸線面に対して垂直な部分２４を有しており、この部分はコレクタアーム１７の軸線面に垂直な部位２３と平行に対向している。エミッタアーム１４の軸線面に対して垂直な部分と、軸線面に対して左右に配置される軸線に対して平行な２つの部分が、並列に接続されるような構成になっている。
【００３３】
本実施の形態９のパワー半導体モジュールは以上のような構成になっている。コレクタ外部端子２０から、コレクタパターン３までの主回路配線上の寄生インダクタンスを考えると、図９で述べたように、コレクタ配線導体１２およびエミッタ配線導体１３中の、コレクタ外部端子２０から、エミッタ外部端子２１へ向かう電流成分と、コレクタアーム１７の軸線面に垂直な部位２３との相互インダクタンスにより、左側のコレクタパターン３を通って、エミッタパターン４、エミッタ外部端子２１へ至る主回路上の寄生インダクタンスの方が、右側のコレクタパターン３を通る主回路上の寄生インダクタンスより小さくなる。一方、エミッタパターン４からエミッタ外部端子２１までの主回路配線上の寄生インダクタンスを考えると、コレクタアーム１７の場合とは逆で、左側のエミッタパターン４と接続されるエミッタアーム１４の、軸線面と垂直な部位を流れる電流と、コレクタ配線導体１２およびエミッタ配線導体１３中の、コレクタ外部端子２０からエミッタ外部端子２１へ向かう電流成分とは同方向であり、右側のエミッタパターン４と接続されるエミッタアーム１４の、軸線面と垂直な部位を流れる電流は逆方向となっている。したがって、エミッタパターン４からエミッタ外部端子２１へ至る主回路上の寄生インダクタンスは、右側のエミッタパターン４を経由する電流経路の方が小さくなる。このように、コレクタ外部端子２０から、コレクタパターン３へ至る主回路上の寄生インダクタンスのアンバランスと、エミッタパターン４からエミッタ外部端子２１へ至る主回路上のアンバランスとを相殺させることにより、軸線に対して、左右に配置された、各半導体素子に対する並列回路上の寄生インダクタンスを均等化することができる。
【００３４】
実施の形態.１０．
図１２は、本発明の実施の形態１０のパワー半導体モジュールを示す平面図および側面図である。これまで述べてきた実施の形態では、エミッタアーム接続点と、コレクタアーム接続点が、パワー半導体素子の配列の中間点に対して、互いに反対側に配置されていた。しかし、モジュールの組立性や他の部品配置との関係上、このような配置ができず、コレクタアームおよびエミッタアームの接続点を同じ側に設ける必要がある場合は、例えば、図１２のような構成にすることにより、回路インダクタンスの低減と、各半導体素子に対する寄生インダクタンスの均等化が可能である。図において、コレクタパターン３、コレクタパターン３上のＩＧＢＴ１〜６、エミッタパターン４、エミッタ配線導体１２等については図１と同様なので、説明は省略する。
【００３５】
図１２では、コレクタアーム１７が、コレクタパターン３上で、軸線８と平行な部分を有するとともに、コレクタアーム１７とコレクタパターン３の接続点１８が半導体素子配列の中間点Aに対して、エミッタアーム接続点１５と同じ側に配置されている。また、軸線８と平行でコレクタパターン３上に配置されるコレクタアーム１７の他端１９は、コレクタアーム接続点１８の反対側に配置されている。
【００３６】
このような構成での効果について説明する。図１２には各導体中の主な電流経路を示している。また、各ＩＧＢＴには図２と同様に、番号がつけてある。このように図１２に示す構造では、コレクタアーム１７とコレクタパターン３、およびエミッタアーム１４とエミッタパターン４中の電流方向は互いに逆で、相互インダクタンスにより、寄生インダクタンスが低減される。コレクタアーム１７の、軸線８と平行な部分が、コレクタパターン３上ではなく、例えばエミッタアーム１４上に配置されると、コレクタパターン３中の電流による磁束と相殺する磁束を発生できる電流成分がなくなり、ＩＧＢＴ１およびＩＧＢＴ４に対する寄生インダクタンスが大きくなる。この構造では、コレクタ配線導体１２から、各ＩＧＢＴを通って、エミッタ配線導体まで至る電流経路長は、例えば、図１の場合に比べ、長くなっている。しかし、エミッタアーム１４がコレクタパターン３とエミッタパターン４間に有って、その側面がコレクタアーム１７に接近しているので、アーム間の相互インダクタンスにより、寄生インダクタンスが低減されるので、このように電流経路長が長くなっても、回路のインダクタンスをそれほど大きくすることなく、各ＩＧＢＴに対する寄生インダクタンスを均等化できる。また、エミッタパターン４とコレクタパターン３間に配置されるアームは、必ずしもエミッタアーム１４である必要はなく、コレクタアーム１７であってもよい。
【００３７】
実施の形態１１．
図１３は本発明による実施の形態１１のパワー半導体モジュールを示す平面図および断面図である。これまでの実施の形態では、一対のコレクタおよびエミッタ配線導体に対して、２つのコレクタパターンと１つのエミッタパターンが接続される例について説明したが、本発明によるパワー半導体モジュールの構成はこれに限定されるものではない。図１３に示す例では、コレクタ配線導体１２と、３つのＩＧＢＴ９を搭載する１つのコレクタパターン３が接続され、エミッタ配線導体１３と、ＩＧＢＴのエミッタ電極とボンディングワイヤによって接続される１つのエミッタパターン４が接続される構成となっている。実施の形態１と同様、エミッタアーム１４がエミッタパターン４の軸線８と平行な部分を有し、しかもコレクタパターン３に張り出している。また、エミッタ配線導体１３とエミッタパターン４との接続点は、エミッタパターン４上の、エミッタ電極から配線が接続されている接続点の配列の中間点から偏った点となっており、コレクタ配線導体１２とコレクタパターン３の接続点も、３つのＩＧＢＴ９の配列の中央から軸線８と平行な方向の一方の方向に偏った点になっている。このような構成であっても、他の実施の形態と同様にエミッタアーム１４とコレクタパターン３およびエミッタパターン４間の相互インダクタンスの効果が得られ、回路の寄生インダクタンスの低減および、並列接続される各パワー半導体素子の並列配線における寄生インダクタンスの均等化が可能である。
【００３８】
また、コレクタ配線導体とコレクタパターンとの接続構造については、コレクタパターンをコレクタ配線導体が接続される部分で分離して第２のコレクタパターンを設けて、コレクタ配線導体と第２のコレクタパターンが直接接続され、第２のコレクタパターンとパワー半導体素子ＩＧＢＴを搭載する第１のコレクタパターンとが、ボンディングワイヤ等で接続されてもよい。また、コレクタ配線導体とパワー半導体素子を搭載するコレクタパターンとが、ボンディングワイヤで接続される構造でもよい。この時、パワー半導体素子を搭載するコレクタパターン上のコレクタ配線導体と接続される導体との接続点が、実施の形態１で述べたように、パワー半導体素子の配列の中間点に対して、エミッタアームの接続点と反対側に配置されれば、回路の寄生インダクタンスの低減および、並列接続される各パワー半導体素子の並列配線における寄生インダクタンスの均等化が可能である。
【００３９】
実施の形態１２．
図１４は本発明による実施の形態１２のパワー半導体モジュールを示す平面図である。これまでの実施の形態では、一対のコレクタ配線導体およびエミッタ配線導体と接続される各構成要素の構造について述べた。モジュール定格電流が大きく、複数の外部接続端子対が必要な場合は、これまでの実施の形態で述べた構成からなるユニットをモジュール内に複数個配置すればよい。そのような実施の形態によるパワー半導体モジュールの平面図を図１４に示す。図では、基板１上に図８に示した構成からなるユニット２５、２６が配置されているが、他の実施の形態で述べた構成によるユニットであってもよい。また、図では２つのユニットが設けられているが、さらに電流容量が大きくなる場合には、３つ以上設けられていてもよい。このようにすることによって、大容量のモジュールであっても、回路のインダクタンスが低く、かつ並列接続される各パワー半導体素子に対する並列回路配線上の寄生インダクタンスが均等化された、パワー半導体モジュールが得られる。
【符号の説明】
【００４０】
１：基板                          ３：第１電極パターン
４：第２電極パターン              ８：軸線
９：パワー半導体素子（ＩＧＢＴ）    １１：導線
１２：第１電極配線導体            １３：第２電極配線導体
１４：第２電極（エミッタ）アーム
１５：第２電極（エミッタ）配線接続箇所 
１７：第１電極（コレクタ）アーム
１８：第１電極（コレクタ）配線接続箇所 
２０：第１電極（コレクタ）外部端子
２１：第２電極（エミッタ）外部端子 
２５、２６：ユニット
【図１】
0004826845.tif 000002
【図２】
0004826845.tif 000003
【図３】
0004826845.tif 000004
【図４】
0004826845.tif 000005
【図５】
0004826845.tif 000006
【図６】
0004826845.tif 000007
【図７】
0004826845.tif 000008
【図８】
0004826845.tif 000009
【図９】
0004826845.tif 000010
【図１０】
0004826845.tif 000011
【図１１】
0004826845.tif 000012
【図１２】
0004826845.tif 000013
【図１３】
0004826845.tif 000014
【図１４】
0004826845.tif 000015
【図１５】
0004826845.tif 000016
【図１６】
0004826845.tif 000017