(57)【特許請求の範囲】
【請求項１】
直方体形状のセラミック基板と、このセラミック基板の下面で該下面の周縁を除く内側の領域に設けられた銅を主成分とする抵抗体と、前記セラミック基板の下面の周縁から前記抵抗体の長手方向両端部の端面を覆いさらに前記抵抗体の両端部下面を覆う領域に平坦状に設けられた一対の第１電極層と、これら第１電極層を覆う領域に平坦状にそれぞれ設けられた一対の第２電極層と、これら第２電極層の間に露出する前記抵抗体を覆うように設けられた絶縁性の保護層と、前記セラミック基板の長手方向両端面に設けられて下端部が前記第２電極層に密着接合された一対の端面電極と、前記第２電極層および前記端面電極に被着されためっき層とを備え、
前記第１および第２電極層を回路基板の配線パターン上に搭載して該配線パターンと前記めっき層とを半田接続させることにより該回路基板上に実装されるようにしたことを特徴とするチップ抵抗器。
【請求項２】
請求項１の記載において、前記第１電極層と前記第２電極層は同形状で重なり合っていることを特徴とするチップ抵抗器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチップ抵抗器に係り、特に、電子回路の電流検出などに使用される低抵抗のチップ抵抗器に関する。
【背景技術】
【０００２】
チップ抵抗器は酸化ルテニウム等からなる抵抗体を一対の電極部の間に設けた構成になっているが、電子回路の電流検出などに使用されるチップ抵抗器では抵抗値を１Ω以下に設定しておく必要がある。このような低抵抗のチップ抵抗器を得るために、銅を主成分とする抵抗体を用いるという技術が従来より知られている（例えば、特許文献１参照）。
【０００３】
図５は従来より知られている低抵抗のチップ抵抗器を模式的に示す断面図である。同図に示すチップ抵抗器１は、直方体形状のセラミック基板２の上面に銅／ニッケル合金を主成分とする抵抗体３が全長に亘って設けられており、この抵抗体３の長手方向両端部を覆う領域に一対の上部電極４が設けられている。また、一対の上部電極４の間に露出する抵抗体３がガラス等からなる絶縁性の保護層５に覆われていると共に、セラミック基板２の長手方向両端面に端面電極６が設けられており、各端面電極６の上端部は上部電極４と重なり合って密着接合されている。そして、電極くわれの防止や半田付けの信頼性向上を図るために、各端面電極６が例えば２層構造のめっき層（ニッケルめっき層７と半田めっき層８）によって被覆されており、半田めっき層の代わりに錫めっき層が形成される場合もある。
【０００４】
このような構成のチップ抵抗器１を回路基板３０上に実装する際には、セラミック基板２の下面側の長手方向両端部に延在する一対の端面電極６を、回路基板３０の配線パターン３１の対応する半田ランド３１ａ上に搭載して半田接続工程を行い、端面電極６を被覆するめっき層７，８と半田ランド３１ａとが半田３２で電気的かつ機械的に接続された状態となす。なお、銅／ニッケル合金は抵抗温度係数（ＴＣＲ）が小さいため、抵抗体３の主成分を銅／ニッケル合金とすることにより、設定抵抗値を１Ω以下に抑えた低抵抗かつ低ＴＣＲのチップ抵抗器が得られる。
【特許文献１】特開平１０−１４４５０１号公報（第４−５頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述したように抵抗体の主成分を銅／ニッケル合金とすることにより低抵抗かつ低ＴＣＲのチップ抵抗器を実現できるが、図５に示す従来のチップ抵抗器１では、端面電極６のインダクタンスが無視できないため、さらなる低抵抗化を図ることは困難である。すなわち、回路基板３０の配線パターン３１上に実装されたチップ抵抗器１は、端面電極６を経由して上部電極４や抵抗体３への通電が行われるが、この端面電極６はセラミック基板２の下端から上端まで延びているため、チップ抵抗器１の低抵抗化を阻害する抵抗値が端面電極６で発生してしまうことは避けられなかった。
【０００６】
また、この種のチップ抵抗器は多数個取り用の大判基板を短冊状に一次分割した後、この短冊状基板を個片に二次分割して製造されるが、前述した従来のチップ抵抗器１の場合、銅／ニッケル合金を主成分とする抵抗体３が大判基板の一次分割用ブレイク溝を横断して形成されることになるので、この大判基板を該ブレイク溝に沿って短冊状に分割する作業に支障をきたして製造歩留まりに悪影響が及ぶという問題があった。
【０００７】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、低抵抗化の促進が容易で製造歩留まりも良好なチップ抵抗器を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、本発明のチップ抵抗器では、直方体形状のセラミック基板と、このセラミック基板の下面で該下面の周縁を除く内側の領域に設けられた銅を主成分とする抵抗体と、前記セラミック基板の下面の周縁から前記抵抗体の長手方向両端部の端面を覆いさらに前記抵抗体の両端部下面を覆う領域に平坦状に設けられた一対の第１電極層と、これら第１電極層を覆う領域に平坦状にそれぞれ設けられた一対の第２電極層と、これら第２電極層の間に露出する前記抵抗体を覆うように設けられた絶縁性の保護層と、前記セラミック基板の長手方向両端面に設けられて下端部が前記第２電極層に密着接合された一対の端面電極と、前記第２電極層および前記端面電極に被着されためっき層とを備え、前記第１および第２電極層を回路基板の配線パターン上に搭載して該配線パターンと前記めっき層とを半田接続させることにより該回路基板上に実装されるようにした。
【０００９】
このように構成されたチップ抵抗器は、低抵抗でＴＣＲも小さい材料で抵抗体を形成しているだけでなく、抵抗体の存する側を回路基板の部品搭載面に向けるというフェースダウン実装を行うことによって端面電極を経由せずに抵抗体へ通電できるようになっており、さらに、抵抗体の電極部が２層構造の第１および第２電極層からなって膜厚を稼げるため、該電極部のインダクタンスを極めて小さく設定することができる。それゆえ、このチップ抵抗器は、低抵抗化が促進しやすくＴＣＲ特性も向上させやすい。また、抵抗体がセラミック基板の下面で該下面の周縁を除く内側の領域に設けられているため、このチップ抵抗器の製造時に該抵抗体は大判基板の一次分割用ブレイク溝に入り込むことはなく、それゆえ一次分割作業を円滑に行うことができて製造歩留まりが良好となる。なお、このチップ抵抗器の端面電極は電気的には寄与しないが、回路基板の配線パターン上に搭載して半田接続させる際に、該端面電極によって半田フィレットが形成されるため、実装後の取付強度を大幅に高めることができる。
【００１０】
上記の構成において、第１電極層と第２電極層が同形状で重なり合っているチップ抵抗器の場合には、各電極層を同じ設備で形成することができるためイニシャルコストの低減が図れる。
【発明の効果】
【００１１】
本発明のチップ抵抗器は、抵抗体が低抵抗かつ低ＴＣＲの材料で形成されているだけでなく、フェースダウン実装することによって端面電極を経由せずに抵抗体へ通電できるようになっており、しかも抵抗体の電極部（第１および第２電極層）が２層構造でインダクタンスを極めて小さく設定できるため、低抵抗化の促進が容易でＴＣＲ特性も向上させやすい。また、このチップ抵抗器は、製造時に抵抗体が大判基板の一次分割用ブレイク溝に入り込まないので、抵抗体として銅を含んだ延性の高い材料を用いてもバリを生ずることがなく、一次分割作業を円滑に行うことができて製造歩留まりが良好となる。また、このチップ抵抗器を回路基板上に実装すると、端面電極によって半田フィレットが形成されるため、所要の取付強度が容易に確保できる。
【発明を実施するための最良の形態】
【００１２】
発明の実施の形態を図面を参照して説明すると、図１は本発明の実施形態例に係るチップ抵抗器を模式的に示す断面図、図２は該チップ抵抗器の製造工程を示す断面図、図３は該チップ抵抗器の製造工程を示す平面図、図４は該チップ抵抗器を回路基板上に実装した状態を示す要部断面図である。
【００１３】
これらの図に示すチップ抵抗器１０は、低抵抗かつ低ＴＣＲで回路基板３０上にフェースダウン実装されるというものである。このチップ抵抗器１０は、直方体形状のセラミック基板１１の下面に、銅／ニッケル合金を主成分とする抵抗体１２と、抵抗体１２の長手方向両端部を覆う２層構造の第１および第２電極層１３，１４と、両電極層１３，１４に覆われていない領域の抵抗体１２を覆う絶縁性の保護層１５とを設け、かつ、セラミック基板１１の上面の長手方向両端部に上部電極１６を設け、対応する位置にある両電極層１３，１４と上部電極１６とを端面電極１７によって橋絡すると共に、第２電極層１４や両電極１６，１７に４層構造のめっき層１８〜２１を被着させて概略構成されている。
【００１４】
セラミック基板１１はアルミナ基板であり、図示せぬ大判基板を縦横に分割して多数個取りされたものである。抵抗体１２はセラミック基板１１の下面の周縁部を除く全領域に設けられており、この抵抗体１２の長手方向両端部が一対の第１電極層１３によって覆われ、各第１電極層１３がそれぞれ第２電極層１４によって覆われている。各第１電極層１３と各第２電極層１４は同形状で重なり合っており、これら第１および第２電極層１３，１４が抵抗体１２の電極部となっている。また、両電極層１３，１４はいずれも銅系（または銀系）の良導電性材料からなり、両電極層１３，１４の膜厚も同等である。保護層１５はエポキシ系等の絶縁性樹脂からなり、保護層１５の両端部は各第２電極層１４と重なり合っている。一対の上部電極１６と一対の端面電極１７は実際に電極として機能するわけではないが、めっき層１８〜２１の下地層となるため半田接続強度の向上に寄与している。上部電極１６は銅系（または銀系）の良導電性材料からなり、端面電極１７はニッケル／クロム系の良導電性材料からなる。図４に示すように、端面電極１７の下端部は第１および第２電極層１３，１４と密着接合されており、端面電極１７の上端部は上部電極１６と密着接合されている。４層構造のめっき層１８〜２１は、最内層がニッケルめっき層１８で、その外側が銅めっき層１９、その外側がニッケルめっき層２０、最外層が錫めっき層２１となっている。なお、セラミック基板１１の上面の中央部には絶縁性樹脂からなる表示層２２が印刷されている。
【００１５】
次に、このように構成されたチップ抵抗器１０の製造工程を主に図２と図３に基づいて説明する。なお、これらの図では１個のチップ領域のみを図示しているが、実際には多数個のチップ抵抗器を一括して製造するため、多数個取り用の大判基板（図示せず）には多数個分のチップ領域が設けられており、この大判基板を短冊状に分割してなる短冊状基板（図示せず）にも複数個分のチップ領域が設けられている。
【００１６】
まず、図２（ａ）に示すように、多数個取り用の大判基板の片面（セラミック基板１１の上面）に銅系（または銀系）の導電性ペーストを印刷して焼成することにより、各チップ領域（図３中の２点鎖線領域）の長手方向両端部に上部電極１６を形成する。次に、図２（ｂ）と図３（ａ）に示すように、この大判基板の他面（セラミック基板１１の下面）に銅／ニッケル合金を主成分とする導電性ペーストを印刷して焼成することにより、各チップ領域の周縁部を除く全領域に抵抗体１２を形成する。
【００１７】
この後、図２（ｃ）と図３（ｂ）に示すように、各抵抗体１２の長手方向両端部を覆う領域に銅系（または銀系）の導電性ペーストを印刷して焼成することにより、第１電極層１３を形成する。次に、図２（ｄ）と図３（ｃ）に示すように、各第１電極層１３を覆う領域に銅系（または銀系）の導電性ペーストを印刷して焼成することにより、第２電極層１４を形成する。ここで、第１電極層１３と第２電極層１４は材料や形状、形成位置が同じでよいため、製造設備を変更しなくても順次形成できる。また、第１および第２電極層１３，１４は各チップ領域の周縁と重なり合わないように印刷されるため、これら両電極層１３，１４が大判基板の分割用ブレイク溝に入り込む虞は少ない。
【００１８】
次に、図２（ｅ）と図３（ｄ）に示すように、各チップ領域の一対の第２電極層１４に抵抗値測定用のプローブ（図示せず）を接触させて、両第２電極層１４間に露出する抵抗体１２にレーザ等によってトリミング溝１２ａを形成することにより、抵抗値の調整を行う。この後、図２（ｆ）と図３（ｅ）に示すように、両第２電極層１４間に露出する抵抗体１２を覆うようにエポキシ系等の樹脂ペーストを印刷して加熱硬化させることにより、各チップ領域を横断する絶縁性の保護層１５を形成すると共に、この保護層１５と同じ樹脂ペーストを大判基板の反対側の面に印刷して加熱硬化させることにより、各チップ領域に表示層２２を形成する。
【００１９】
そして、この大判基板を一次分割用ブレイク溝に沿って短冊状に分割した後、各短冊状基板の分割露出面に対してニッケル／クロムのスパッタリングを施すことにより、図２（ｇ）と図３（ｆ）に示すように、両端部が第１および第２電極層１３，１４と上部電極１６とに密着接合された端面電極１７を形成する。
【００２０】
しかる後、この短冊状基板を二次分割用ブレイク溝に沿って個片に分割し、これらの個片に電解めっきを順次施すことにより、図１や図３（ｇ）に示すように４層構造のめっき層１８〜２１を形成し、こうしてチップ抵抗器１０の完成品が得られる。かかる電解めっき工程は、まず第２電極層１４と上部電極１６および端面電極１７にニッケルめっき層１８を被着させ、このニッケルめっき層１８に銅めっき層１９を被着させた後、この銅めっき層１９にニッケルめっき層２０を被着させ、最後にニッケルめっき層２０に錫めっき層２１を被着させる。これらのめっき層１８〜２１は、電極くわれの防止や半田付けの信頼性向上を図るためのものであり、２層以上であれば必ずしも４層でなくてもよい。
【００２１】
上記の如くに製造されたチップ抵抗器１０は、図４に示すように、第１および第２電極層１３，１４を回路基板３０の配線パターン３１上に搭載してフェースダウン実装されるため、抵抗体１２を覆う保護層１５が回路基板３０の部品搭載面と対向して、チップ抵抗器１０の最外層の錫めっき層２１と配線パターン３１の半田ランド３１ａとが半田３２で電気的かつ機械的に接続された状態となる。このとき、半田ランド３１ａ上で起立する端面電極１７によって半田フィレット３２ａが形成されるため、回路基板３０に対するチップ抵抗器１０の取付強度が十分に大きくなって信頼性を確保できる。
【００２２】
このように本実施形態例に係るチップ抵抗器１０は、抵抗体１２が低抵抗かつ低ＴＣＲの材料からなるだけでなく、フェースダウン実装を行うことによって端面電極１７を経由せずに抵抗体１２へ通電できるようになっており、さらに、抵抗体１２の電極部が２層構造の第１および第２電極層１３，１４からなり膜厚を稼げるため、該電極部のインダクタンスを極めて小さく設定することができる。それゆえ、このチップ抵抗器１０は低抵抗化が促進しやすくＴＣＲ特性も向上させやすい。
【００２３】
また、このチップ抵抗器１０は、抵抗体１２がセラミック基板１１の下面で該下面の周縁よりも内側の領域に設けられているため、製造時に抵抗体１２が大判基板の一次分割用ブレイク溝に入り込むことはない。さらに、第１および第２電極層１３，１４も大判基板の分割用ブレイク溝に入り込まないように印刷されるため、このチップ抵抗器１０は、一次および二次分割作業を円滑に行うことができて製造歩留まりが良好となる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態例に係るチップ抵抗器を模式的に示す断面図である。
【図２】該チップ抵抗器の製造工程を示す断面図である。
【図３】該チップ抵抗器の製造工程を示す平面図である。
【図４】該チップ抵抗器を回路基板上に実装した状態を示す要部断面図である。
【図５】従来の低抵抗のチップ抵抗器を模式的に示す断面図である。
【符号の説明】
【００２５】
１０  チップ抵抗器
１１  セラミック基板
１２  抵抗体
１２ａ  トリミング溝
１３  第１電極層
１４  第２電極層
１５  保護層
１６  上部電極
１７  端面電極
１８〜２１  めっき層
３０  回路基板
３１  配線パターン
３１ａ  半田ランド
３２  半田
３２ａ  半田フィレット
【図１】
0004841914.tif 000002
【図２】
0004841914.tif 000003
【図３】
0004841914.tif 000004
【図４】
0004841914.tif 000005
【図５】
0004841914.tif 000006