(57)【特許請求の範囲】
【請求項１】
レジスト上に描画されるべきパターンであって、第１の方向又は前記第１の方向に直交する第２の方向に平行な辺によって画成されているパターンにおいて、前記パターンの各頂点を通り前記第１の方向又は前記第２の方向に平行な線分を第１の分割候補線として設定し、
前記第１の分割候補線と、前記第１の分割候補線に同一直線上でつながる前記パターンの辺とで形成される線分の垂直二等分線を第２の分割候補線として設定し、
前記第１の分割候補線及び前記第２の分割候補線によって区画された前記パターンの領域のうち、隣接する領域同士を、予め設定された電子線による描画の劣化を招く長さ以下の短辺を解消するように矩形又は台形に結合して、前記パターンを単位領域に分割する
描画用パターンの分割処理方法。
【請求項２】
請求項１に記載の描画用パターンの分割処理方法であって、
前記予め設定された電子線による描画の劣化を招く長さは、０．３μｍである
描画用パターンの分割処理方法。
【請求項３】
レジスト上に描画されるべきパターンであって、第１の方向又は前記第１の方向に直交する第２の方向に平行な辺によって画成されているパターンにおいて、前記パターンの各頂点を通り前記第１の方向又は前記第２の方向に平行な線分を第１の分割候補線として設定し、
前記第１の分割候補線と、前記第１の分割候補線に同一直線上でつながる前記パターンの辺とで形成される線分の垂直二等分線を第２の分割候補線として設定し、
前記第１の分割候補線及び前記第２の分割候補線によって区画された前記パターンの領域のうち、隣接する領域同士を、予め設定された電子線による描画の劣化を招く長さ以下の短辺を解消するように矩形又は台形に結合して、前記パターンを単位領域に分割し、
矩形の断面形状に形成された電子線を前記単位領域毎に照射する
描画方法。
【請求項４】
レジスト上に描画されるべきパターンであって、第１の方向又は前記第１の方向に直交する第２の方向に平行な辺によって画成されているパターンにおいて、前記パターンの各頂点を通り前記第１の方向又は前記第２の方向に平行な線分を第１の分割候補線として設定する第１の分割候補線設定部と、
前記第１の分割候補線と、前記第１の分割候補線に同一直線上でつながる前記パターンの辺とで形成される線分の垂直二等分線を第２の分割候補線として設定する第２の分割候補線設定部と、
前記第１の分割候補線及び前記第２の分割候補線によって区画された前記パターンの領域のうち、隣接する領域同士を、予め設定された電子線による描画の劣化を招く長さ以下の短辺を解消するように矩形又は台形に結合して、前記パターンを単位領域に分割する結合部と
を具備する描画用パターンの分割処理装置。
【請求項５】
レジスト上に描画されるべきパターンであって、第１の方向又は前記第１の方向に直交する第２の方向に平行な辺によって画成されているパターンにおいて、前記パターンの各頂点を通り前記第１の方向又は前記第２の方向に平行な線分を第１の分割候補線として設定する第１の分割候補線設定部と、
前記第１の分割候補線と、前記第１の分割候補線に同一直線上でつながる前記パターンの辺とで形成される線分の垂直二等分線を第２の分割候補線として設定する第２の分割候補線設定部と、
前記第１の分割候補線及び前記第２の分割候補線によって区画された前記パターンの領域のうち、隣接する領域同士を、予め設定された電子線による描画の劣化を招く長さ以下の短辺を解消するように矩形又は台形に結合して、前記パターンを単位領域に分割する結合部と
矩形の断面形状に形成された電子線を前記単位領域毎に照射する電子線照射部と
を具備する描画装置。
【請求項６】
レジスト上に描画されるべきパターンであって、第１の方向又は前記第１の方向に直交する第２の方向に平行な辺によって画成されているパターンにおいて、前記パターンの各頂点を通り前記第１の方向又は前記第２の方向に平行な線分を第１の分割候補線として設定する第１の分割候補線設定部と、
前記第１の分割候補線と、前記第１の分割候補線に同一直線上でつながる前記パターンの辺とで形成される線分の垂直二等分線を第２の分割候補線として設定する第２の分割候補線設定部と、
前記第１の分割候補線及び前記第２の分割候補線によって区画された前記パターンの領域のうち、隣接する領域同士を、予め設定された電子線による描画の劣化を招く長さ以下の短辺を解消するように矩形又は台形に結合して、前記パターンを単位領域に分割する結合部と
として機能する描画用パターンの分割処理プログラム。
【請求項７】
レジスト上に描画されるべきパターンであって、第１の方向又は前記第１の方向に直交する第２の方向に平行な辺によって画成されているパターンにおいて、前記パターンの各頂点を通り前記第１の方向又は前記第２の方向に平行な線分を第１の分割候補線として設定する第１の分割候補線設定部と、
前記第１の分割候補線と、前記第１の分割候補線に同一直線上でつながる前記パターンの辺とで形成される線分の垂直二等分線を第２の分割候補線として設定する第２の分割候補線設定部と、
前記第１の分割候補線及び前記第２の分割候補線によって区画された前記パターンの領域のうち、隣接する領域同士を、予め設定された電子線による描画の劣化を招く長さ以下の短辺を解消するように矩形又は台形に結合して、前記パターンを単位領域に分割する結合部と
として機能する描画用パターンの分割処理プログラムが記録された記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば矩形単位で荷電粒子線の照射を行いパターンの描画を行っていく可変成形方式による描画において、描画精度の劣化につながる微小パターンを解消する描画用パターンの分割処理方法、描画用パターンの分割処理装置、描画方法、マスク、マスクの作成方法、半導体装置、半導体装置の製造方法、描画用パターンの分割処理プログラム及びこのプログラムを記録したコンピュータ読みとり可能な記録媒体に関する。
【０００２】
【従来の技術】
図１８に可変成形方式の電子線描画装置の一例を示す。電子線描画装置１は、電子銃２と、電子銃２の下方に配置され矩形の開口３ａが形成された第１アパーチャ３と、第１アパーチャ３を透過した電子線を偏向させる成形偏向器４と、成形偏向器４の下方に配置され矩形の開口５ａが形成された第２アパーチャ５と、第２アパーチャ５の下方に配置される対物レンズ６と、対物レンズ６の下方に配置される位置決め偏向器７と、レジストが塗布された半導体基板８あるいはマスク基板９を載置するステージ（図示省略）とを備えている。成形偏向器４、位置決め偏向器７は、電磁偏向器あるいは静電偏向器である。
【０００３】
電子銃２から照射された電子線ＥＢは、第１アパーチャ３を透過することで断面が矩形とされ、この断面矩形の電子線は成形偏向器４によって偏向されて第２アパーチャ５に至る。第２アパーチャ５に到達した電子線は、第２アパーチャ５に形成された開口５ａにかかる部分（矩形）のみが透過する。第２アパーチャ５を透過した電子線は、対物レンズ６、位置決め偏向器７を経て、半導体基板８またはマスク基板９上のレジスト上の所望の位置に集束され結像する。すなわち、電子線は、第１アパーチャ３及び第２アパーチャ５によって断面形状を矩形にされ、その寸法は成形偏向器４による偏向量を調整することで任意に可変できる。
【０００４】
このように可変成形方式の描画装置では、断面矩形の電子線で描画していくため、描画されるパターンを矩形単位に分割（ショット分割）する必要がある。例えば、図１９に示す設計パターン（原画パターン）２０は、２つの矩形パターン２０ａ、２０ｂに分割される。そして、矩形パターン２０ａ、２０ｂそれぞれの寸法に合わせて、電子線の断面寸法を調整して、２回の電子線ショットを行うことでパターン２０が描画される。なお、分割単位としては矩形以外にも台形もある。この場合、台形の斜辺部は、断面矩形の電子線ショットを位置をずらしながら重ね合わせる多重露光により形成できる。ここで、例えば２０回の多重露光を行うとすると、１回の電子線ショットあたりのドーズ量は２０分の１に減らして行う。
【０００５】
このようなパターンのショット分割において、分割の仕方によっては微小パターンが生じてしまうことがある。例えば、図１９に示すパターン２０ｂである。可変成形方式による電子線描画装置において、そのような微小パターンが存在すると、設計データ通りにその微小パターンを描画することができずに（例えば角がまるまるなどして）描画精度が劣化してしまうという問題が知られている。なお、本明細書では、例えば幅が約０．３μｍ以下の短辺を有するパターンを微小パターンとしている。
【０００６】
この現象を防ぐために、ショット分割の際に微小パターンが発生しないようにパターンの分割を最適化することが一般的に行われている。例えば、パターン２０を、図２０に示すような２つのパターン２０ｃ、２０ｄに分割すれば微小パターンの発生を回避できる。
【０００７】
【発明が解決しようとする課題】
従来のパターン分割処理では、パターンの頂点を通る線分を用いて分割する方法が一般的である。これは、コンピュータで分割処理を行う際の利便性が考慮されたものであり、（ｘ、ｙ）の座標値データで与えられる頂点から単純にｘ方向やｙ方向に分割線が設定される。しかし、このような頂点を通る分割線のみに依存した分割方法では、どのように分割線を設定しても微小パターンの発生が回避できない場合がある。例えば、図２１Ａに示されるようなパターン２１の場合には、図２１Ｂに示すように、頂点からｘ方向に延びる分割線Ｌ１ａ、Ｌ１ｂで分割しても微小パターン２１ｂが発生し、頂点からｙ方向に延びる分割線Ｌ１ｃ、Ｌ１ｄで分割しても微小パターン２１ａが発生してしまう。このように従来の分割方法では、パターンによってはどうしても微小パターンの発生が避けられず、よって精度の高い描画を行えないという問題があった。
【０００８】
本発明は上述の問題に鑑みてなされ、どのようなパターンに対しても微小パターンの発生を回避した分割処理を実現する描画用パターンの分割処理方法、描画用パターンの分割処理装置、描画方法、マスク、マスクの作成方法、半導体装置、半導体装置の製造方法、描画用パターンの分割処理プログラム及びこのプログラムを記録したコンピュータ読みとり可能な記録媒体を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の一形態に係る描画用パターンの分割処理方法は、レジスト上に描画されるべきパターンであって、第１の方向又は上記第１の方向に直交する第２の方向に平行な辺によって画成されているパターンにおいて、上記パターンの各頂点を通り上記第１の方向又は上記第２の方向に平行な線分を第１の分割候補線として設定し、上記第１の分割候補線と、上記第１の分割候補線に同一直線上でつながる上記パターンの辺とで形成される線分の垂直二等分線を第２の分割候補線として設定し、上記第１の分割候補線及び上記第２の分割候補線によって区画された上記パターンの領域のうち、隣接する領域同士を、予め設定された電子線による描画の劣化を招く長さ以下の短辺を解消するように矩形又は台形に結合して、上記パターンを単位領域に分割する。
【００１０】
本発明の一形態に係る描画方法は、レジスト上に描画されるべきパターンであって、第１の方向又は上記第１の方向に直交する第２の方向に平行な辺によって画成されているパターンにおいて、上記パターンの各頂点を通り上記第１の方向又は上記第２の方向に平行な線分を第１の分割候補線として設定し、上記第１の分割候補線と、上記第１の分割候補線に同一直線上でつながる上記パターンの辺とで形成される線分の垂直二等分線を第２の分割候補線として設定し、上記第１の分割候補線及び上記第２の分割候補線によって区画された上記パターンの領域のうち、隣接する領域同士を、予め設定された電子線による描画の劣化を招く長さ以下の短辺を解消するように矩形又は台形に結合して、上記パターンを単位領域に分割し、矩形の断面形状に形成された電子線を上記単位領域毎に照射する。
【００１１】
本発明の一形態に係る描画用パターンの分割処理装置は、レジスト上に描画されるべきパターンであって、第１の方向又は上記第１の方向に直交する第２の方向に平行な辺によって画成されているパターンにおいて、上記パターンの各頂点を通り上記第１の方向又は上記第２の方向に平行な線分を第１の分割候補線として設定する第１の分割候補線設定部と、上記第１の分割候補線と、上記第１の分割候補線に同一直線上でつながる上記パターンの辺とで形成される線分の垂直二等分線を第２の分割候補線として設定する第２の分割候補線設定部と、上記第１の分割候補線及び上記第２の分割候補線によって区画された上記パターンの領域のうち、隣接する領域同士を、予め設定された電子線による描画の劣化を招く長さ以下の短辺を解消するように矩形又は台形に結合して、上記パターンを単位領域に分割する結合部とを具備する。
【００１２】
本発明の一形態に係る描画装置は、レジスト上に描画されるべきパターンであって、第１の方向又は上記第１の方向に直交する第２の方向に平行な辺によって画成されているパターンにおいて、上記パターンの各頂点を通り上記第１の方向又は上記第２の方向に平行な線分を第１の分割候補線として設定する第１の分割候補線設定部と、上記第１の分割候補線と、上記第１の分割候補線に同一直線上でつながる上記パターンの辺とで形成される線分の垂直二等分線を第２の分割候補線として設定する第２の分割候補線設定部と、上記第１の分割候補線及び上記第２の分割候補線によって区画された上記パターンの領域のうち、隣接する領域同士を、予め設定された電子線による描画の劣化を招く長さ以下の短辺を解消するように矩形又は台形に結合して、上記パターンを単位領域に分割する結合部と矩形の断面形状に形成された電子線を上記単位領域毎に照射する電子線照射部とを具備する。
【００１３】
本発明の一形態に係る描画用パターンの分割処理プログラムは、レジスト上に描画されるべきパターンであって、第１の方向又は上記第１の方向に直交する第２の方向に平行な辺によって画成されているパターンにおいて、上記パターンの各頂点を通り上記第１の方向又は上記第２の方向に平行な線分を第１の分割候補線として設定する第１の分割候補線設定部と、上記第１の分割候補線と、上記第１の分割候補線に同一直線上でつながる上記パターンの辺とで形成される線分の垂直二等分線を第２の分割候補線として設定する第２の分割候補線設定部と、上記第１の分割候補線及び上記第２の分割候補線によって区画された上記パターンの領域のうち、隣接する領域同士を、予め設定された電子線による描画の劣化を招く長さ以下の短辺を解消するように矩形又は台形に結合して、上記パターンを単位領域に分割する結合部ととして機能する。
【００１４】
本発明の一形態に係る記録媒体は、レジスト上に描画されるべきパターンであって、第１の方向又は上記第１の方向に直交する第２の方向に平行な辺によって画成されているパターンにおいて、上記パターンの各頂点を通り上記第１の方向又は上記第２の方向に平行な線分を第１の分割候補線として設定する第１の分割候補線設定部と、上記第１の分割候補線と、上記第１の分割候補線に同一直線上でつながる上記パターンの辺とで形成される線分の垂直二等分線を第２の分割候補線として設定する第２の分割候補線設定部と、上記第１の分割候補線及び上記第２の分割候補線によって区画された上記パターンの領域のうち、隣接する領域同士を、予め設定された電子線による描画の劣化を招く長さ以下の短辺を解消するように矩形又は台形に結合して、上記パターンを単位領域に分割する結合部として機能する描画用パターンの分割処理プログラムが記録されている。
【００２０】
すなわち、本発明では、頂点を通る分割線以外にも頂点を通らない分割線を設定することにより、従来、頂点を通る分割線だけでは微小パターンの発生が避けられなかったパターンに対しても微小パターンを解消した分割処理を実現する。
【００２１】
このようにして分割処理された描画用パターンは描画用データとして描画装置に入力され、これを受けて描画装置ではマスク基板あるいは半導体基板上に形成されたレジスト上にパターンを荷電粒子線（例えば電子線）で描画する。このレジスト上に描画されたパターンは、その後の現像やエッチング処理などを経て、マスク基板あるいは半導体基板に転写される。このようにして得られたマスク基板は半導体基板へのパターンの露光転写用のマスクとして用いられる。一方、直接、描画装置でパターンが描画された半導体基板は、マスクを用いずにいわゆる直描法によってパターンが形成された半導体基板である。直描あるいはマスクを用いて製造された半導体基板には、その後各種処理が施され、チップへの分割工程やボンディング工程やパッケージング工程などを経て半導体装置が完成する。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２３】
図２は、本発明の第１の実施の形態による、描画用パターンの分割処理装置の構成を示すブロック図である。分割処理装置は、設計パターンの入力を受け、第１の分割候補線を設定する第１の分割候補線設定手段１１ａと、第１の分割候補線に基づいて第２の分割候補線を設定する第２の分割候補線設定手段１１ｂと、第１及び第２の分割候補線で区切られる領域のうち隣接する領域どうしを、描画精度の劣化を招くような所定長さ（例えば０．３μｍ）以下の短辺を解消するように、描画装置１による描画単位である矩形又は台形に結合する結合処理手段１２とから構成される。なお、描画装置１は、上記で図１８を参照して説明した電子線描画装置１であり、その作用も同じである。
【００２４】
分割処理装置としては、具体的にはコンピュータであり、各種処理手段１１ａ、１１ｂ、１２の処理は中央処理装置（ＣＰＵ）によって実行される。
【００２５】
本実施の形態による、描画用パターン分割処理プログラムは、上記中央処理装置がアクセス可能な記憶装置に格納され、プログラムの実行時には中央処理装置がそのプログラムを解読すると共に、記憶装置に格納されたパターンデータ（頂点の座標値データなど）を読み出して、以下で述べるような手順を実行する。
【００２６】
次に、図１のフローチャートを参照して、本実施の形態によるパターン分割処理の流れを説明する。
【００２７】
先ず、ステップＳ１として、第１の分割候補線設定手段１１ａにて、入力される設計パターン（原画パターン）に第１の分割候補線を設定する処理を行う。例えば、図２１Ａに示すパターン２１が分割処理対象として入力された場合について考えると、図２１Ｂに示すように、パターン２１の各頂点から、ｘ、ｙ方向それぞれにパターン２１の外形（輪郭）を形成する辺まで直線を引いて、この線分を第１の分割候補線Ｌ１ａ〜Ｌ１ｄとする。
【００２８】
この処理は、従来の、頂点を通る線分に基づく分割処理と同じであり、従ってこの第１の分割候補線Ｌ１ａ〜Ｌ１ｄだけでは、パターン２１についてはどのように分割しても描画精度の劣化を招く微小幅ｗ（例えば０．３μｍ以下）を有する微小パターンが生じてしまう。
【００２９】
そこで、本実施の形態では、次のステップＳ２として、第２の分割候補線設定手段１１ｂにて、第２の分割候補線を設定する処理を行う。第２の分割候補線は頂点を通らない線分として以下のようにして設定される。図３において、第２の分割候補線Ｌ２ａは、第１の分割候補線Ｌ１ａ（Ｌ１ｂ）と、この第１の分割候補線Ｌ１ａ（Ｌ１ｂ）に同一直線上でつながるパターン２１の辺ｍ１（ｍ２）とで形成される線分の垂直二等分線として設定される。第２の分割候補線Ｌ２ｂは、第１の分割候補線Ｌ１ｃ（Ｌ１ｄ）と、この第１の分割候補線Ｌ１ｃ（Ｌ１ｄ）に同一直線上でつながるパターン２１の辺ｎ１（ｎ２）とで形成される線分の垂直二等分線として設定される。
【００３０】
第２の分割候補線Ｌ２ａ、Ｌ２ｂは、頂点を通らない位置のどこにでも設定される訳ではなく、先に設定された第１の分割候補線Ｌ１ａ〜Ｌ１ｄに基づいて上述したような明確なアルゴリズムでもって設定されるので、コンピュータによる自動的且つ迅速な処理を行いやすい。また、無駄に本数を増やすことも防げる。
【００３１】
なお、コンピュータ上では、各線分は両端の座標値データでもって認識され、この座標値データを基に各種処理が行われる。
【００３２】
次いで、以下に述べるステップＳ３、Ｓ４にて、上記で設定された第１及び第２の分割候補線Ｌ１ａ〜Ｌ１ｄ、Ｌ２ａ〜Ｌ２ｂにて区切られた領域の結合処理を行っていく。この結合処理にあたっては、微小パターンが解消されるように、且つ描画装置１による描画単位である矩形又は台形に結合するというアルゴリズムにしたがって結合処理が行われる。
【００３３】
ステップＳ３としては、図４に示すように、内角θが１８０゜より大きな頂点Ｐ１、Ｐ２に着目し、該当する頂点Ｐ１、Ｐ２を共有する３領域に関して結合処理を行う。なお、ここで言う内角とは、１つの頂点を形成する２辺がなす角のうちパターンの内側の角である。
【００３４】
例えば、頂点Ｐ１について考えると、この頂点Ｐ１を共有する３つの領域ａ１、ｂ１、ｃ１のうち、ａ１とｂ１を結合するか、ｂ１とｃ１を結合するかの選択肢がある。ここでは、描画精度の劣化を招く微小幅をもつ領域の中で最小面積のもの（微小幅をもつ領域がなければ単に最小面積のもの）を優先的に結合する。従ってこの場合、領域ｃ１はそれ自体、描画精度の劣化を招くような微小幅の辺を有していないため、領域ａ１と領域ｂ１とを結合する。
【００３５】
内角が１８０゜より大きい頂点をもつ領域全てに対して同様の結合処理を行い、この結果図５のようになる。すなわち、領域ａ１と領域ｂ１が結合され領域ｄ１となり、領域ａ２と領域ｂ２が結合され領域ｄ２となる。
【００３６】
なお、コンピュータ上における結合処理としては以下のようになる。領域ａ１、ｂ１は、それぞれ例えば左下の頂点の座標値（ｘ、ｙ）と、この座標値からの幅と高さのデータとして認識されており、これが結合処理によって、例えば領域ｂ１の左下の頂点の座標値（ｘ、ｙ）と、幅と、領域ａ１＋領域ｂ１分の高さ、のデータを有する領域ｄ１として認識する。
【００３７】
次いで、ステップＳ４として、その他の領域について結合処理を続けていく。この場合のアルゴリズムとしては、微小幅をもつ領域の中で最小面積のもの（微小幅をもつ領域がなければ単に最小面積のもの）に対して、隣接領域と結合した結果、微小幅が解消されるように結合する。また、既に微小幅が解消されている領域は、より領域の面積が大きくなるように結合する。もし、どの隣接領域とも矩形又は台形として結合できない場合はそのままにしておく。
【００３８】
これにより、図５においては、領域ｅ１と領域ｆ１が結合され、図６に示す領域ｇ１となる。
【００３９】
次いで、図６において、領域ｅ２と領域ｆ２が結合され、図７に示す領域ｇ２となる。
【００４０】
次いで、図７において、領域ｄ１と領域ｇ１、領域ｄ２と領域ｇ２が結合され、それぞれ図８に示す領域ｈ１、領域ｈ２となる。
【００４１】
次いで、図８において、領域ｉ１と領域ｊ１、領域ｉ２と領域ｊ２が結合され、それぞれ図９に示す領域ｋ１、領域ｋ２となる。
【００４２】
次いで、図９において、領域ｋ１と領域ｈ１、領域ｋ２と領域ｈ２が結合され、それぞれ図１０に示す領域ｌ（小文字のエル）１、領域ｌ（小文字のエル）２となり、最終的に図１０に示すような分割結果が得られる。
【００４３】
図１０に示される分割結果では、微小パターンが解消されており、且つ各領域ｃ１、ｃ２、ｌ１、ｌ２は、描画装置１での描画可能な単位である矩形となっている。すなわち、パターン２１は、４つの領域（パターン）ｃ１、ｃ２、ｌ１、ｌ２ごとに、４回の電子線ショットで描画される。
【００４４】
なお、結合処理の途中の段階で微小パターンが解消されても、そこで結合処理を終了すると分割が細切れになってショット数が多くなるおそれがあるので、結合が可能な限り（どの領域も矩形又は台形に結合できなくなるまで）結合処理は行われる。これにより、できるだけ分割数すなわちショット数の回数を少なくして描画の手間と時間を減らせる。
【００４５】
以上のようにして分割処理が行われたパターンは、描画用データとして描画装置１に入力される。そして、描画装置１にて、半導体基板（例えばシリコンウェーハ）８上に形成されたレジストにパターンが描画された場合（いわゆる直描の場合）は、この後、レジストを現像して、このレジストをマスクとして半導体基板８をエッチングしたり、薄膜を形成する処理などが行われる。
【００４６】
一方、例えば石英基板にクロム膜が形成されてなるマスク基板９上に形成されたレジストにパターンが描画された場合には、この後、レジストを現像して、このレジストをマスクとしてクロム膜をエッチングして所望のパターンを有するマスクが得られる。そして、このマスクを用いた露光転写により、マスク上のパターンは半導体基板上に転写形成される。
【００４７】
以上述べたように、本実施の形態では、パターンの頂点を通る分割線だけではなく、頂点を通らないような分割線も設定し、これら分割線に基づいた分割を行うことにより、従来、微小パターンを解消できなかったパターンに対しても微小パターンを解消した分割結果を実現し、描画パターンの精度を向上させることが可能となる。結果的に、そのパターンの描画により得られるマスクや、このマスクを用いた露光転写あるいは直描により得られる半導体基板、更にはこの半導体基板からチップへの分割工程やボンディング工程、パッケージング工程などを経て得られる半導体装置の品質向上が図れる。
【００４８】
次に、本発明の第２の実施の形態について説明する。
【００４９】
本第２の実施の形態では、第２の分割候補線の設定の仕方において、上記第１の実施の形態と異なる。本第２の実施の形態では、第１の分割候補線で区切られる領域のうちで、描画精度の劣化を招くような所定長さ以下の短辺を有する微小領域の中心点で縦横に交差する線分を第２の分割候補線とする。
【００５０】
具体的には、図１１に示すように、上記第１の実施の形態と同様に設定される第１の分割候補線Ｌ１ａ〜Ｌ１ｄにて３つの微小領域２２ａ、２２ｂ、２２ｃが生じる。そして、微小領域２２ａの中心点で縦横に交差する線分Ｌ２ｃ、Ｌ２ｄと、微小領域２２ｂの中心点で縦横に交差する線分Ｌ２ｅ、Ｌ２ｆと、微小領域２２ｃの中心点で縦横に交差する線分Ｌ２ｇ、Ｌ２ｈを第２の分割候補線として設定する。
【００５１】
そして、上記で設定された第１及び第２の分割候補線Ｌ１ａ〜Ｌ１ｄ、Ｌ２ｃ〜Ｌ２ｈにて区切られた領域の結合処理を行っていく。この結合処理にあたっては、第１の実施の形態と同様に、微小パターンが解消されるように、且つ描画装置１による描画単位である矩形又は台形に結合するというアルゴリズムにしたがって結合処理が行われる。
【００５２】
先ず、図１２に示すように、内角θが１８０゜より大きな頂点Ｐ１、Ｐ２に着目し、該当する頂点Ｐ１、Ｐ２を共有する３領域に関して結合処理を行う。
【００５３】
例えば、頂点Ｐ１について考えると、この頂点Ｐ１を共有する３つの領域Ａ１、Ｂ１、Ｃ１のうち、領域Ｃ１はそれ自体、描画精度の劣化を招くような微小幅の辺を有していないため、描画精度の劣化を招く微小幅をもつ領域Ａ１と領域Ｂ１とを結合する。内角が１８０゜より大きい頂点をもつ領域全てに対して同様の結合処理が行われる。すなわち、領域Ａ２と領域Ｂ２も結合される。
【００５４】
更にその他の領域について結合処理を続けていく。この場合のアルゴリズムとしては、第１の実施の形態と同様に、微小幅をもつ領域の中で最小面積のもの（微小幅をもつ領域がなければ単に最小面積のもの）に対して、隣接領域と結合した結果、微小幅が解消されるように結合する。また、既に微小幅が解消されている領域は、より領域の面積が大きくなるように結合する。もし、どの隣接領域とも矩形又は台形として結合できない場合はそのままにしておく。
【００５５】
これにより、先ず、図１３に示すように、領域Ａ１、領域Ｂ１、領域Ｃ１が結合された領域Ｅ１と、領域Ａ２、領域Ｂ２、領域Ｃ２が結合された領域Ｅ２が得られる。
【００５６】
次いで、図１４に示すように、領域Ｅ１、領域Ｆ１、領域Ｇ１、領域Ｈ１が結合された領域Ｉ１と、領域Ｅ２、領域Ｆ２、領域Ｇ２、領域Ｈ２が結合された領域Ｉ２が得られる。
【００５７】
そして最終的には、図１５に示すように、パターン２１は、微小パターンが解消された、６つの矩形領域Ｃ１、Ｃ２、Ｊ１、Ｊ２、Ｋ１、Ｋ２に分割処理される。
【００５８】
そして、本第２の実施の形態においても、上記第１の実施の形態と同様な効果が得られる。
【００５９】
また、第１の実施の形態と第２の実施の形態とでは第１の実施の形態の方が分割数、すなわちショット数が少なくて描画時間の点からは有利である。
【００６０】
しかし、例えばＭＯＳトランジスタのゲート層に適用される場合には、第１の実施の形態よる分割結果では、図１６に示すように、ゲート層２５の延在方向に沿って分割線Ｌ２ｂが生じるので、アクティブ領域２４上でのゲート層２５の分割が避けられない。従って、トランジスタの動作領域として、高いパターン精度が要求されるアクティブ領域２４上でのゲート層２５のつなぎ精度が悪化し、トランジスタの正常な動作を阻害するおそれがある。
【００６１】
これに対して第２の実施の形態による分割では、図１７に示すように、それほどつなぎ精度の要求されないアクティブ領域外（フィールド領域上）のみに分割境界を配置することが可能であり、アクティブ領域２４上におけるゲート層２６の分割を避けることができる。よって、アクティブ領域２４上にゲート層２６のパターンを１回のショットで転写できるのでつなぎ精度悪化の影響を防げる。
【００６２】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００６３】
領域結合の順番としては、上記各実施の形態に示したもの限られるものではない。例えば、第１の実施の形態において、図５に示す状態で、領域ｅ１と領域ｉ１、領域ｆ１と領域ｊ１とをそれぞれ先に結合してから、この結合により得られる領域を結合し、更に領域ｄ１と結合して図１０に示す領域ｌ１を得るようにしてもよい。
【００６４】
また、領域を結合していく単位としては矩形に限らず台形でもよい。
【００６５】
また、上記各実施の形態で示したパターン２１に限らず他の形状のパターンにも本発明は適用できる。要は、頂点を通る分割線だけでは微小パターンの発生が避けられないような形状のパターン全てについて本発明は有効である。
【００６６】
【発明の効果】
本発明の請求項１によれば、どのようなパターンに対しても、確実に微小パターンを回避した分割処理が行え描画精度の低下を防げる。また、請求項２による分割候補線に基づく分割では分割数を極力少なくでき描画時間の短縮化に好適であり、請求項３による分割候補線に基づく分割ではパターンがトランジスタのゲート層に適用された場合、アクティブ領域上での分割を回避したレイアウトをとれ、トランジスタの信頼性ある動作を保証する。また、請求項４によれば、明確なアルゴリズムに基づいて効率的に小領域の結合を行うことができ、更に請求項５によれば、必要最小限の分割線だけに基づく分割結果とすることができ、ショット数の増加を抑えて描画時間の短縮化を図れる。
【００６７】
本発明の請求項６によれば、どのようなパターンに対しても、明確なアルゴリズムに基づいた効率的な分割線の設定及び小領域の結合処理により、確実に微小パターンを回避した分割処理が行え描画精度の低下を防げる。また、請求項７による分割候補線に基づく分割では分割数を極力少なくでき描画時間の短縮化に好適であり、請求項８による分割候補線に基づく分割ではパターンがトランジスタのゲート層に適用された場合、アクティブ領域上での分割を回避したレイアウトをとれ、トランジスタの信頼性ある動作を保証する。また、請求項９によれば、必要最小限の分割線だけに基づく分割結果とすることができ、ショット数の増加を抑えて描画時間の短縮化を図れる。
【００６８】
本発明の請求項１０によれば、どのようなパターンに対しても、確実に微小パターンを回避した分割処理が行え描画精度の低下を防げる。また、請求項１１による分割候補線に基づく分割では分割数を極力少なくでき描画時間の短縮化に好適であり、請求項１２による分割候補線に基づく分割ではパターンがトランジスタのゲート層に適用された場合、アクティブ領域上での分割を回避したレイアウトをとれ、トランジスタの信頼性ある動作を保証する。また、請求項１３によれば、明確なアルゴリズムに基づいて効率的に小領域の結合を行うことができ、更に請求項１４によれば、必要最小限の分割線だけに基づく分割結果とすることができ、ショット数の増加を抑えて描画時間の短縮化を図れる。
【００６９】
本発明の請求項１５、２０によれば、どのようなパターンに対しても、確実に微小パターンを回避した分割処理が行え、マスク基板へのパターン描画精度の低下を防げ、良品質のマスクが得られる。また、請求項１６、２１による分割候補線に基づく分割では分割数を極力少なくでき描画時間の短縮化に好適であり、請求項１７、２２による分割候補線に基づく分割ではパターンがトランジスタのゲート層に適用された場合、アクティブ領域上での分割を回避したレイアウトをとれ、トランジスタの信頼性ある動作を保証する。また、請求項１８、２３によれば、明確なアルゴリズムに基づいて効率的に小領域の結合を行うことができ、更に請求項１９、２４によれば、必要最小限の分割線だけに基づく分割結果とすることができ、ショット数の増加を抑えて描画時間、更にはマスク作成時間の短縮化を図れる。
【００７０】
本発明の請求項２５、３５によれば、どのようなパターンに対しても、確実に微小パターンを回避した分割処理が行え、マスク基板へのパターン描画精度の低下を防げる。結果として、マスクやこのマスクを用いて得られる半導体基板やこの半導体基板から得られる半導体装置の品質向上が達成できる。また、請求項２６、３６による分割候補線に基づく分割では分割数を極力少なくでき描画時間の短縮化に好適であり、請求項２７、３７による分割候補線に基づく分割ではパターンがトランジスタのゲート層に適用された場合、アクティブ領域上での分割を回避したレイアウトをとれ、トランジスタの信頼性ある動作を保証する。また、請求項２８、３８によれば、明確なアルゴリズムに基づいて効率的に小領域の結合を行うことができ、更に請求項２９、３９によれば、必要最小限の分割線だけに基づく分割結果とすることができ、ショット数の増加を抑えて描画時間、更には半導体装置の製造時間の短縮化を図れる。
【００７１】
本発明の請求項３０、４０によれば、どのようなパターンに対しても、確実に微小パターンを回避した分割処理が行え、半導体基板へのパターン描画精度の低下を防げ、この半導体基板から得られる半導体装置の品質向上が達成できる。また、請求項３１、４１による分割候補線に基づく分割では分割数を極力少なくでき描画時間の短縮化に好適であり、請求項３２、４２による分割候補線に基づく分割ではパターンがトランジスタのゲート層に適用された場合、アクティブ領域上での分割を回避したレイアウトをとれ、トランジスタの信頼性ある動作を保証する。また、請求項３３、４３によれば、明確なアルゴリズムに基づいて効率的に小領域の結合を行うことができ、更に請求項３４、４４によれば、必要最小限の分割線だけに基づく分割結果とすることができ、ショット数の増加を抑えて描画時間、更には半導体装置の製造時間の短縮化を図れる。
【００７２】
本発明の請求項４５、４９によれば、どのようなパターンに対しても、明確なアルゴリズムに基づいた効率的な分割線の設定及び小領域の結合処理により、確実に微小パターンを回避した分割処理が行え描画精度の低下を防げる。また、請求項４６、５０による分割候補線に基づく分割では分割数を極力少なくでき描画時間の短縮化に好適であり、請求項４７、５１による分割候補線に基づく分割ではパターンがトランジスタのゲート層に適用された場合、アクティブ領域上での分割を回避したレイアウトをとれ、トランジスタの信頼性ある動作を保証する。また、請求項４８、５２によれば、必要最小限の分割線だけに基づく分割結果とすることができ、ショット数の増加を抑えて描画時間の短縮化を図れる。
【図面の簡単な説明】
【図１】本発明の実施の形態による、描画用パターンの分割処理の流れを示すフローチャートである。
【図２】同実施の形態による、分割処理装置の構成を示すブロック図である。
【図３】本発明の第１の実施の形態において、分割対象パターンに第１及び第２の分割候補線が設定された状態を示す図である。
【図４】図３の分割対象パターンについて内角１８０゜を越える頂点を示す図である。
【図５】図４に示す内角１８０゜を越える頂点をもつ領域に関する領域結合を示す図である。
【図６】図５に続いて行われた領域結合を示す図である。
【図７】図６に続いて行われた領域結合を示す図である。
【図８】図７に続いて行われた領域結合を示す図である。
【図９】図８に続いて行われた領域結合を示す図である。
【図１０】第１の実施の形態による、最終的なパターンの分割結果を示す図である。
【図１１】本発明の第２の実施の形態において、分割対象パターンに第１及び第２の分割候補線が設定された状態を示す図である。
【図１２】図１１の分割対象パターンについて内角１８０゜を越える頂点を示す図である。
【図１３】図１２に示す内角１８０゜を越える頂点をもつ領域に関する領域結合を示す図である。
【図１４】図１３に続いて行われた領域結合を示す図である。
【図１５】第２の実施の形態による、最終的なパターンの分割結果を示す図である。
【図１６】第１の実施の形態にて分割されたパターンをゲート層に適用した例を示す平面図である。
【図１７】第２の実施の形態で分割されたパターンをゲート層に適用した例を示す平面図である。
【図１８】可変成形方式の電子線描画装置の概略斜視図である。
【図１９】微小パターン発生の分割例を示す図である。
【図２０】微小パターンが発生しない分割例を示す図である。
【図２１】従来の分割線と、その分割線では微小パターンが解消できないパターンを示す図である。
【符号の説明】
１……描画装置、２……電子銃、３……第１アパーチャ、４……成形偏向器、５……第２アパーチャ、６……対物レンズ、７……位置決め偏向器、８……半導体基板、９……マスク基板、１１ａ……第１の分割候補線設定手段、１１ｂ……第２の分割候補線設定手段、１２……結合処理手段、２１……パターン、Ｌ１ａ〜Ｌ１ｄ……第１の分割候補線、Ｌ２ａ〜Ｌ２ｈ……第２の分割候補線。
【図１】
0004759876.tif 000002
【図２】
0004759876.tif 000003
【図３】
0004759876.tif 000004
【図４】
0004759876.tif 000005
【図５】
0004759876.tif 000006
【図６】
0004759876.tif 000007
【図７】
0004759876.tif 000008
【図８】
0004759876.tif 000009
【図９】
0004759876.tif 000010
【図１０】
0004759876.tif 000011
【図１１】
0004759876.tif 000012
【図１２】
0004759876.tif 000013
【図１３】
0004759876.tif 000014
【図１４】
0004759876.tif 000015
【図１５】
0004759876.tif 000016
【図１６】
0004759876.tif 000017
【図１７】
0004759876.tif 000018
【図１８】
0004759876.tif 000019
【図１９】
0004759876.tif 000020
【図２０】
0004759876.tif 000021
【図２１】
0004759876.tif 000022