(57)【特許請求の範囲】
【請求項１】
画像表示を行う表示装置と、画像データを生成するホストコントローラと、上記表示装置及び上記ホストコントローラ間に介在させる表示コントローラとを備えた携帯情報端末において、
上記ホストコントローラ及び上記表示コントローラが、第１データ通信線及び第２データ通信線により接続され、
上記表示コントローラが、上記ホストコントローラから入力される画像データを記憶するビデオＲＡＭと、
上記ホストコントローラから入力される書込制御データ及び出力制御データを記憶するレジスタ群と、
上記書込制御データに基づいて、上記画像データの書き込み時に、書き込み先となる上記ビデオＲＡＭのアドレスを生成するＶＲＡＭ書込部と、
上記出力制御データに基づいて、上記ビデオＲＡＭ内に保持されている画像データを上記表示装置へ出力する画像データ出力部とを備え、
上記ホストコントローラが、上記書込制御データの出力後に、上記画像データを上記第１データ通信線へ出力するとともに、上記画像データの出力中に、上記出力制御データを上記第２データ通信線へ出力することを特徴とする携帯情報端末。
【請求項２】
画像表示を行う表示装置と、画像データを生成するホストコントローラと、上記表示装置及び上記ホストコントローラ間に介在させる表示コントローラとを備えた携帯情報端末において、
上記ホストコントローラ及び上記表示コントローラが、第１データ通信線及び第２データ通信線により接続され、
上記表示コントローラが、上記ホストコントローラから入力される画像データを記憶するビデオＲＡＭと、
上記ホストコントローラから入力される書込制御データ及び表示制御データを記憶するレジスタ群と、
上記書込制御データに基づいて、上記画像データの書き込み時に、書き込み先となる上記ビデオＲＡＭのアドレスを生成するＶＲＡＭ書込部と、
上記レジスタ群内に保持されている上記表示制御データを上記表示装置へ出力する制御データ出力部とを備え、
上記ホストコントローラが、上記書込制御データの出力後に、上記画像データを上記第１データ通信線へ出力するとともに、上記画像データの出力中に、上記表示制御データを上記第２データ通信線へ出力することを特徴とする携帯情報端末。
【請求項３】
上記表示コントローラが、周辺機器制御データに基づいて、当該携帯情報端末に着脱可能に接続される周辺機器との間で信号入出力を行う周辺機器制御部を備え、
上記レジスタ群が、上記第２データ通信線を介して、上記ホストコントローラから入力される上記周辺機器制御データを保持することを特徴とする請求項１又は２に記載の携帯情報端末。
【請求項４】
上記第１データ通信線が、パラレル通信を行うための通信線からなり、上記第２データ通信線が、シリアル通信を行うための通信線からなり、第１データ通信線のビットレートが、第２データ通信線よりも高いことを特徴とする請求項１、２又は３に記載の携帯情報端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話機などの携帯情報端末に係り、さらに詳しくは、画像表示を行う表示装置と、画像データを生成するホストコントローラとの間に表示コントローラを介在させた携帯情報端末の改良に関する。
【背景技術】
【０００２】
一般に、携帯電話機などの携帯情報端末の表示装置には、液晶ディスプレイ（Liquid Crystal Display：ＬＣＤ）が採用されている。この種の液晶ディスプレイは、液晶表示パネル及びドライバ回路などを含む予めモジュール化されたＬＣＤ表示装置として提供され、画像データを生成するホストコントローラとの間にＬＣＤコントローラ（表示コントローラ）を介在させて使用される。ＬＣＤコントローラは、ホストコントローラで生成された画像データを格納するビデオＲＡＭを内蔵し、このビデオＲＡＭ内の画像データを所定のタイミングで読み出して、ＬＣＤ表示装置３へ出力している。
【０００３】
また、最近の携帯電話機では、液晶ディスプレイの大型化や高精細化、描画更新速度の高速化に対応するために、ホストコントローラ内には、ホストプロセッサに加えて、表示プロセッサが導入されている。表示プロセッサは、従来はホストプロセッサが行っていた画像データの生成や転送を高速に実行する表示処理専用の回路であり、ホストプロセッサによる表示系の処理負荷を軽減することによって、携帯電話機全体のパフォーマンスを向上させている。
【０００４】
図６は、従来の携帯情報端末の要部について一構成例を示したブロック図であり、ホストコントローラ１、ＬＣＤコントローラ２、ＬＣＤ表示装置３、Ｉ／Ｏ（Input/Output）コントローラ４及びデータ記憶部１２，１３が示されている。また、パラレル通信線５１は、ホストコントローラ１及びＬＣＤコントローラ２を接続している唯一のデータ通信線であり、これらのコントローラ間における全てのデータ通信が、パラレル通信線５１を介して行われている。
【０００５】
ホストコントローラ１は、ホストプロセッサ１０及び表示プロセッサ１１により構成される。表示プロセッサ１１は、ホストプロセッサ１０の指示に基づいて、液晶表示パネル３３に表示させる画像データを生成し、パラレル通信線５１を介して、ＬＣＤコントローラ２へ高速転送する。また、ホストプロセッサ１０によって生成されたＬＣＤコントローラ２及びＬＣＤ表示装置３の制御データも、一旦、ホストプロセッサ１０から表示プロセッサ１１へ送られた後、パラレル通信線５１を介して、ＬＣＤコントローラ２へ出力される。
【０００６】
ＬＣＤコントローラ２は、画像データを記憶するビデオＲＡＭ（ＶＲＡＭ）２４と、制御データを記憶するレジスタ群２７を備えている。表示プロセッサ１１から転送される画像データは、通信部２０によって受信され、ＶＲＡＭ書込部２３によってビデオＲＡＭ２４に書き込まれる。また、ビデオＲＡＭ２４内に保持されている画像データは、所定のタイミングで画像データ出力部２５によって読み出され、ＬＣＤ表示装置３へ出力される。一方、表示プロセッサ１１から出力される制御データは、通信部２０によって受信され、レジスタ書込部２６によってレジスタ群２７に書き込まれる。このレジスタ群２７内には、制御データとして、書込制御データ、出力制御データ及びＬＣＤ制御データが保持されている。
【０００７】
書込制御データは、ＶＲＡＭ書込部２３の動作を規定する制御データであり、例えば、書き込みを開始する画素位置、書き込み範囲、書き込み方向などの情報が含まれている。ＶＲＡＭ書込部２３は、この書込制御データに基づいて、ビデオＲＡＭ２４のアドレスを自動生成し、表示プロセッサ１１から連続して入力される画像データをビデオＲＡＭ２４へ書き込んでいく。このため、書込制御データは、表示プロセッサ１１によって生成され、一連の画像データの転送に先立って、ＬＣＤコントローラ２へ出力される。
【０００８】
出力制御データは、画像データ出力部２５の動作を規定する制御データである。画像データ出力部２５は、この出力制御データに基づいて、ビデオＲＡＭ２４内の画像データをＬＣＤ表示装置３へ出力するタイミングを調整している。
【０００９】
ＬＣＤ制御データは、ＬＣＤ表示装置３内の通信部３１やドライバ回路３２の動作を規定する制御データであり、制御データ出力部２８によってＬＣＤ表示装置３へ送信される。なお、出力制御データ及びＬＣＤ制御データは、ホストプロセッサ１０によって生成され、表示プロセッサ１１を介してＬＣＤコントローラ２へ入力される。
【００１０】
Ｉ／Ｏコントローラ４は、シリアル通信線５０を介して、ホストプロセッサ１０に接続され、ホストプロセッサ１０から出力される周辺機器制御データに基づいて、図示しない周辺機器に対する信号入出力や制御を行っている。この周辺機器には、例えば、ＵＳＢ機器やＳＤカードのように、携帯電話機に対して着脱可能に取り付けられる外部装置だけでなく、携帯電話機内に予め組み込まれている内部装置も含まれる。
【００１１】
図７のステップＳ２０１〜Ｓ２０７は、図６の携帯情報端末における電源投入後の動作の一例を示したフローチャートである。電源が投入されると、まず、ホストプロセッサ１０の初期化処理が行われ、ホストプロセッサ１０が動作を開始する（ステップＳ２０１）。次に、ホストプロセッサ１０の指示に基づいて、Ｉ／Ｏコントローラ４、表示プロセッサ１１が順次に初期化され、動作を開始する（ステップＳ２０２，Ｓ２０３）。
【００１２】
ホストプロセッサ１０が、プログラム記憶部１３から表示プロセッサ１１用のプログラムあるいはマイクロコードを読み出し、表示プロセッサ１１内のメモリに書き込み(ダウンロード)を行うことによって、表示プロセッサ１１が起動されると、ホストプロセッサ１０が、表示プロセッサ１１及びパラレル通信線５１を介して、ＬＣＤコントローラ２を初期化する（ステップＳ２０４）。例えば、ＬＣＤコントローラ２内部のマスタークロックＭＣＬＫを生成する図示しないＰＬＬ（Phase Locked Loop）、ＬＣＤコントローラ２の各端子、ビデオＲＡＭ２４などが初期化される。次に、ホストプロセッサ１０が、表示プロセッサ１１及びパラレル通信線５１を介して、ＬＣＤコントローラ２内のレジスタ群２７に対し、書込制御データ、出力制御データ及びＬＣＤ制御データを書き込み（ステップＳ２０５）、更に、表示プロセッサ１１がビデオＲＡＭ２４に対して画像データを書き込む（ステップＳ２０６）。
【００１３】
この様にして画像表示のための準備が全て完了すれば、ホストプロセッサ１０から、表示プロセッサ１１及びパラレル通信線５１を介して、ＬＣＤコントローラ２へ表示開始が指示され、ＬＣＤ表示装置３において、ビデオＲＡＭ２４内の画像データに基づく画像表示が開始される（ステップＳ２０７）。なお、画面表示開始後における画像データの更新時には、ＬＣＤコントローラ２に対し、書込制御データ及び画像データの書き込みのみが行われる。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述した通り、電源投入によってホストプロセッサ１０が起動されても、ＬＣＤ表示装置３による画像表示が開始されるには、更に、表示プロセッサ１１の初期化、表示プロセッサ１１用プログラム或いはマイクロコードのダウンロード、ＬＣＤコントローラ２の初期化、各種の制御データ及び画像データのＬＣＤコントローラ２への転送を順次に行わなければならない。このため、画像表示が開始されるまでに要する時間が長いという問題があった。
【００１５】
また、携帯電話機では待ち受け動作時の消費電流を抑えるための手法として、ユーザが一定時間キー操作を行わない場合、或いはフリップを閉じている間はＬＣＤ表示をＯＦＦにしたスタンバイ状態に入っている。スタンバイ状態中に、ユーザがキー入力を行ったり、フリップを開いたりすると携帯電話機はスタンバイ状態から通常動作状態に復帰し、ＬＣＤ表示装置３による画像表示が再開されることになるが、その場合でも、表示プロセッサ１１の初期化、表示プロセッサ１１用プログラム或いはマイクロコードのダウンロード、ＬＣＤコントローラ２の初期化、各種の制御データ及び画像データのＬＣＤコントローラ２への転送を順次に行わなければならず、画像表示が再開されるまでに要する時間が長いという問題があった。
【００１６】
特に、最近の携帯電話機は、ホストコントローラ１内に表示プロセッサ１１を導入し、液晶ディスプレイの大型化や高精細化に対応しているが、このような変化に伴って、表示プロセッサ１１からＬＣＤコントローラ２へ転送すべき画像データのデータ量が増大し、また、ＬＣＤコントローラ２内のビデオＲＡＭ２４の容量も増大している。このため、画像表示が開始されるまでに要する時間が更に長くなっている。
【００１７】
本発明は、上記の事情に鑑みてなされたものであり、携帯情報端末において、電源投入あるいはスタンバイ状態から復帰するための操作からＬＣＤ表示装置による画像表示が開始されるまでの時間を短縮することを目的とする。特に、データ通信線の数を増大させたり、回路構成を複雑化させることなく、電源投入あるいはスタンバイ状態から復帰するための操作から画像表示が開始されるまでの時間を短縮することを目的とする。また、この様な携帯情報端末を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る携帯情報端末は、画像表示を行う表示装置と、画像データを生成するホストコントローラと、上記表示装置及び上記ホストコントローラ間に介在させる表示コントローラとにより構成され、上記ホストコントローラ及び上記表示コントローラが、第１データ通信線及び第２データ通信線によって接続されるとともに、以下のような特徴を有している。
【００１９】
第１の本発明による携帯情報端末は、上記表示コントローラが、上記ホストコントローラから入力される画像データを記憶するビデオＲＡＭと、上記ホストコントローラから入力される書込制御データ及び出力制御データを記憶するレジスタ群と、上記書込制御データに基づいて、上記画像データの書き込み時に、書き込み先となる上記ビデオＲＡＭのアドレスを生成するＶＲＡＭ書込部と、上記出力制御データに基づいて、上記ビデオＲＡＭ内に保持されている画像データを上記表示装置へ出力する画像データ出力部とを備え、上記ホストコントローラが、上記書込制御データの出力後に、上記画像データを上記第１データ通信線へ出力するとともに、上記画像データの出力中に、上記出力制御データを上記第２データ通信線へ出力するように構成される。
【００２０】
表示コントローラ及びホストコントローラが、２つのデータ通信線によって接続され、ホストコントローラは、書込制御データをレジスタ群に書き込んだ後に、第１データ通信線を介して、画像データを表示コントローラへ出力する際、当該画像データの出力中に、第２データ通信線を介して、レジスタ群へ出力制御データを出力している。このため、画像データの転送期間中に、出力制御データの転送も行うことができ、表示装置による画像表示の開始までに要する時間を短縮させることができる。
【００２１】
第２の本発明による携帯情報端末は、上記表示コントローラが、上記ホストコントローラから入力される画像データを記憶するビデオＲＡＭと、上記ホストコントローラから入力される書込制御データ及び表示制御データを記憶するレジスタ群と、上記書込制御データに基づいて、上記画像データの書き込み時に、書き込み先となる上記ビデオＲＡＭのアドレスを生成するＶＲＡＭ書込部と、上記レジスタ群内に保持されている上記表示制御データを上記表示装置へ出力する制御データ出力部とを備え、上記ホストコントローラが、上記書込制御データの出力後に、上記画像データを上記第１データ通信線へ出力するとともに、上記画像データの出力中に、上記表示制御データを上記第２データ通信線へ出力するように構成される。
【００２２】
表示コントローラ及びホストコントローラが、２つのデータ通信線によって接続され、ホストコントローラは、書込制御データをレジスタ群に書き込んだ後に、第１データ通信線を介して、画像データを表示コントローラへ出力する際、当該画像データの出力中に、第２データ通信線を介して、レジスタ群へ表示制御データを出力している。このため、画像データの転送期間中に、表示制御データの転送も行うことができ、表示装置による画像表示の開始までに要する時間を短縮させることができる。
【００２３】
第３の本発明による携帯情報端末は、上記表示コントローラが、周辺機器制御データに基づいて、当該携帯情報端末に着脱可能に接続される周辺機器との間で信号入出力を行う周辺機器制御部を備え、上記レジスタ群が、上記第２データ通信線を介して、上記ホストコントローラから入力される上記周辺機器制御データを保持するように構成される。
【００２４】
この様な構成により、表示コントローラへ出力制御データ又は表示制御データを転送する際、周辺機器制御データの転送に用いられる第２データ通信線を用いることにより、ホストコントローラに接続されているデータ通信線の数を増大させることなく、画像データの転送と同時に、出力制御データや表示制御データを転送することができる。
【００２５】
第４の本発明による携帯情報端末は、上記第１データ通信線が、パラレル通信を行うための通信線からなり、上記第２データ通信線が、シリアル通信を行うための通信線からなり、第１データ通信線のビットレートが、第２データ通信線よりも高くなるように構成される。
【００２６】
この様な構成により、ホストコントローラによって生成される画像データについては、第１データ通信線を介して高速転送し、ホストコントローラによって生成される出力制御データや表示制御データについては、第２データ通信線を介して転送することができる。このため、画像データのビットレートを低下させることなく、画像データの転送中に、出力制御データや表示制御データを表示コントローラに転送することができる。
【００２７】
なお、後述するＬＣＤ表示装置３は、上記表示装置の一例であり、ＬＣＤコントローラ２Ｎは、上記表示コントローラの一例であり、ＬＣＤ制御データは、上記表示制御データの一例であって、本発明は、ＬＣＤ表示装置を有する携帯電話機に限定されない。
【発明の効果】
【００２８】
本発明によれば、ホストコントローラが、第１データ通信線を介して、画像データをビデオＲＡＭに転送する際、当該画像データの転送中に、第２データ通信線を介して、出力制御データや表示制御データをレジスタ群に転送している。このため、これらの制御データを転送するための時間が不要となり、電源投入、あるいはスタンバイ状態から復帰するための操作から表示装置による画像表示の開始までの時間を短縮することができる。
【００２９】
また、表示コントローラ内に周辺機器制御部が設けられ、周辺機器制御データが表示コントローラへ転送される際に用いられる第２データ通信線を介して、出力制御データや表示制御データも表示コントローラへ転送される。このため、ホストコントローラに接続されているデータ通信線の数を増大させることなく、画像データの転送と同時に、出力制御データや表示制御データを転送することができる。
【発明を実施するための最良の形態】
【００３０】
図１は、本発明の実施の形態による携帯情報端末の概略構成例を示したブロック図であり、ここでは、携帯情報端末の一例として携帯電話機が示されている。ホストコントローラ１は、プログラム記憶部１３に保持されているプログラムに基づいて動作し、携帯電話機を構成する各ブロックの制御を行っている。無線通信部１４は、図示しない基地局との間で無線通信を行っており、ユーザは、送受話器１７を用いて通話することができる。この様な通話処理や発着信処理は、ホストコントローラ１によって制御される。また、ユーザがキー操作を行った場合、キー操作部１６からの操作信号に基づいて、ホストコントローラ１が予め定められた処理を実行する。また、カメラ部１５による撮影された画像データは、ホストコントローラ１によって画像データ記憶部１２に一旦格納され、ＪＰＥＧ形式など既存の画像圧縮方式にしたがって圧縮された後、フラッシュメモリあるいはＳＤカードなどの不揮発性のメモリに格納される。
【００３１】
さらに、ＬＣＤ表示装置３に画面表示される画像データも、ホストコントローラ１によって生成される。例えば、ホストコントローラ１がＳＤＲＡＭ、フラッシュメモリ、あるいはＳＤカードなどに保持されている画像データを読み出し、この画像データを加工することによって、画面表示すべき画像データが生成され、画像データ記憶部１２に格納される。この様にして生成された画像データは、一旦、ＬＣＤコントローラ２Ｎに蓄積され、所定のタイミングでＬＣＤ表示装置３へ出力される。また、ＬＣＤコントローラ２Ｎは、ホストコントローラ１の指示に基づいて、周辺機器に対する信号入出力や制御も行っている。
【００３２】
図２は、図１の携帯電話機の要部について更に詳細に示したブロック図であり、画面表示に関連する各ブロック、すなわち、ホストコントローラ１、ＬＣＤコントローラ２Ｎ、ＬＣＤ表示装置３、画像データ記憶部１２及びプログラム記憶部１３が示されている。つまり、図１の携帯電話機に内蔵されている表示システムの一構成例を示したブロック図である。
【００３３】
図中のＬＣＤコントローラ２Ｎは、従来のＬＣＤコントローラ２及びＩ／Ｏコントローラ４の機能を統合した半導体デバイスである。このＬＣＤコントローラ２Ｎは、ホストコントローラ１とは異なる半導体デバイスとして与えられ、ホストコントローラ１及びＬＣＤ表示装置３の間に介在させるとともに、ホストコントローラ１及び図示しない周辺機器の間にも介在させるように配置されている。また、ホストコントローラ１及びＬＣＤコントローラ２Ｎ間は、２つのデータ通信線、すなわち、シリアル通信線５０及びパラレル通信線５１によって接続されている。なお、本明細書における半導体デバイスとは、単一の半導体基板上に形成され、プリント基板上へ固着するまでは互いに独立している回路素子を意味するものとする。
【００３４】
シリアル通信線５０は、ホストプロセッサ１０及びＬＣＤコントローラ２Ｎ間においてシリアル通信を行うためのデータ通信線である。ここでは、ホストプロセッサ１０からのクロック信号を伝送するクロック信号線ＳＣＬ（Serial Clock Line）と、データ信号を送受信伝送するためのデータ信号線ＳＤＡ（Serial Data line）で構成され、２線式の通信規格Ｉ２Ｃ（登録商標）が採用されているものとする。
【００３５】
パラレル通信線５１は、表示プロセッサ１１及びＬＣＤコントローラ２Ｎ間においてパラレル通信を行うためのデータ通信線である。ここでは、ＬＣＤコントローラ２Ｎに対するアクセスであることを示すチップセレクト信号線ＣＳと、書き込み先としてビデオＲＡＭ２４又はレジスタ群２７を指定するセレクト信号線ＲＳＰと、データの取り込みタイミングを示すライト信号線ＷＲＢと、データ読み出しタイミングを示すリード信号線ＲＤＢと、複数のデータ信号線Ｄ０〜Ｄ７とによって構成され、８ビットのデータを同時に送受信することができるが、アドレス線は省略されているものとする。
【００３６】
画像データ記憶部１２は、画像データを保持している記憶装置であり、例えば、ホストコントローラ１のクロック信号に同期して動作するＳＤＲＡＭ（Synchronous Dynamic RAM）が用いられる。この画像データは、ホストプロセッサ１０又は表示プロセッサ１１によって読み出され、表示プロセッサ１１において所望の画像処理が行われることにより、ＬＣＤコントローラ２Ｎに蓄積可能な画像データが生成される。なお、画像データとは、静止画像や動作画像を規定しているピクセルデータやベクトルデータ、又は、これらの集合体であるものとする。
【００３７】
プログラム記憶部１３は、プログラムやデータを保持している記憶装置であり、例えば、電気的に書き換え可能な不揮発性の半導体メモリであるフラッシュメモリが用いられる。ホストプロセッサ１０は、プログラム記憶部１３から読み出したプログラムを逐次実行している。また、ホストプロセッサ１０は、表示プロセッサ１１を初期化した後、プログラム記憶部１３から表示プロセッサ１１用のプログラムあるいはマイクロコードを読み出し、表示プロセッサ１１内のメモリに書き込みを行う。
【００３８】
ホストコントローラ１は、ホストプロセッサ１０及び表示プロセッサ１１により構成される。なお、ホストプロセッサ１０及び表示プロセッサ１１は、異なる半導体デバイスとして構成することもできるが、一つの半導体デバイスとして構成することもできる。
【００３９】
表示プロセッサ１１は、画像データ記憶部１２から読み出された画像データに基づいて、画面表示させる画像データを生成している。例えば、ＭＰＥＧ４、Ｈ．２６３などの形式でエンコードされた動画像データをフレームごとの画像データに展開するデコード処理や、画像データの拡大処理、縮小処理、回転処理、反転処理、フォーマット変換処理、色空間補正処理、重ね合わせ処理などを行っている。この様にして生成された画像データは、パラレル通信線５１を介して、ＬＣＤコントローラ２Ｎへ高速転送される。その際、表示プロセッサ１１は、一連の画像データの転送に先立って、ＶＲＡＭ書込部２３の動作を規定する書込制御データをＬＣＤコントローラ２Ｎへ出力する。
【００４０】
ホストプロセッサ１０は、シリアル通信線５０を介して、ＬＣＤコントローラ２Ｎに制御データを出力し、表示プロセッサ１１が行う上記処理を除き、ＬＣＤコントローラ２Ｎ及びＬＣＤ表示装置３に対する様々な制御を行っている。ここでは、ＬＣＤコントローラ２Ｎに対し、画像データ出力部２５の動作を規定する出力制御データ、ＬＣＤ表示装置３の動作を規定するＬＣＤ制御データ、周辺機器制御部２９の動作を規定する周辺機器制御データを出力している。また、携帯電話機に電源が投入された場合、まず最初に、ホストプロセッサ１０が初期化される。そして、表示プロセッサ１１及びＬＣＤコントローラ２Ｎの初期化は、ホストプロセッサ１０の指示に基づいて行われる。
【００４１】
ＬＣＤコントローラ２Ｎは、表示用通信部２１、制御用通信部２２、ＶＲＡＭ書込部２３、ビデオＲＡＭ２４、画像データ出力部２５、レジスタ書込部２６、レジスタ群２７、制御データ出力部２８及び周辺機器制御部２９により構成される。
【００４２】
表示用通信部２１は、パラレル通信線５１に接続され、表示プロセッサ１１から送出された画像データ及び書込制御データの受信処理を行っている。表示用通信部２１は、パラレル通信線５１に含まれるセレクト信号線ＲＳＰに基づいて、受信データが画像データ又は書込制御データのいずれであるのかを判別し、画像データの場合にはＶＲＡＭ書込部２３へ出力し、書込制御データの場合にはレジスタ書込部２６へ出力する。
【００４３】
制御用通信部２２は、シリアル通信線５０に接続され、ホストプロセッサ１０から送出された出力制御データ、ＬＣＤ制御データ及び周辺機器制御データの受信処理を行っている。これらのデータは、制御用通信部２２からレジスタ書込部２６へ出力される。
【００４４】
ＶＲＡＭ書込部２３は、レジスタ群２７内の書込制御データに基づいて、一連の画像データをビデオＲＡＭ２４に順次に書き込んでいる。表示プロセッサ１１から転送される一連の画像データは、その画素位置が連続領域を形成していることから、ＶＲＡＭ書込部２３は、書込制御データに基づいて、書き込み先となるビデオＲＡＭ２４上のアドレスを生成し、画像データの高速書き込みを行っている。この書込制御データは、例えば、画像データのフォーマットや、ビデオＲＡＭ２４への書き込みを開始する画素位置、書き込み方向、書き込み範囲、書き込み禁止許可などの情報からなる。
【００４５】
ビデオＲＡＭ２４は、画像データを書き換え可能に記憶する半導体記憶装置であり、表示用通信部２１の受信した画像データがＶＲＡＭ書込部２３の指定する画素位置に対応づけて格納される。このビデオＲＡＭ２４内に格納されている画像データは、画像データ出力部２５によって読み出され、ＬＣＤ表示装置３へ出力される。なお、ビデオＲＡＭは、書き込み時のオーバーヘッドを低減するための入力バッファが設けられており、平均書き込み速度はレジスタ群２７よりも速い。
【００４６】
画像データ出力部２５は、データ通信線５３を介して、ＬＣＤ表示装置３に接続されており、レジスタ群２７内の出力制御データに基づいて、ビデオＲＡＭ２４から読み出した画像データを加工するとともに、レジスタ群２７内の出力制御データに基づくタイミングにて、加工後の画像データをデータ通信線５３へ出力している。この出力制御データには、例えば、画像データのカラーパレット、転送速度、フォーマット、水平垂直信号の出力タイミング、画素データの出力タイミングなどの情報が含まれている。また、データ通信線５３による画像データの伝送には、ＲＧＢ６６６のパラレル通信や、ＬＶＤＳ（Low Voltage Differential Signaling：低電圧差動伝送）方式が採用され、例えば、毎秒６０フレームのフレームレートで画像データが転送される。
【００４７】
レジスタ群２７は、制御データを保持する複数のレジスタで構成される書き換え可能な半導体記憶装置であり、レジスタ書込部２６は、ホストコントローラ１から入力された制御データをレジスタ群２７に書き込む動作を行っている。すなわち、パラレル通信線５１を介して表示プロセッサ１１から入力された書込制御データや、シリアル通信線５０を介してホストプロセッサ１０から入力された、出力制御データ、ＬＣＤ制御データ及び周辺機器制御データは、レジスタ書込部２６によって、レジスタ群２７内のいずれかのレジスタに書き込まれる。その際、ホストプロセッサ１０及び表示プロセッサ１１からのレジスタ群２７に対するデータ書き込みに競合が生じれば、これらのデータ書き込みについて調停が行われる。
【００４８】
制御データ出力部２８は、データ通信線５２を介して、ＬＣＤ表示装置３に接続されており、レジスタ群２７内のＬＣＤ制御データをＬＣＤ表示装置３へ出力している。このＬＣＤ制御データには、データ通信線５３を介してＬＣＤ表示装置３へ入力される画像データを除く様々な制御情報が含まれている。例えば、表示データの転送速度やフォーマット情報、水平垂直信号の出力タイミング、画素データの出力タイミングなどの情報や、ＬＣＤ表示装置３内のドライバ回路３２の電圧制御、ガンマ補正などの情報が含まれており、これらの情報がＬＣＤ表示装置３へ出力される。
【００４９】
周辺機器制御部２９は、周辺機器制御データに基づいて、図示しない周辺機器に対する信号入出力や制御を行っており、例えば、ＵＳＢトランシーバ、信号レベルを変換するレベルシフタとしての機能を有している。つまり、図６に示した従来の携帯電話機におけるＩ／Ｏコントローラ４に相当する。なお、この周辺機器制御部２９が対象とする周辺機器には、ＵＳＢ機器やＳＤカードのように着脱可能に取り付けられる外部装置だけでなく、携帯電話機内に予め組み込まれている内部装置も含まれる。
【００５０】
ＬＣＤ表示装置３は、ＬＣＤコントローラ２ＮのビデオＲＡＭ２４から転送される画像データを画面表示する表示装置である。このＬＣＤ表示装置３は、データ通信線５３を介して画像データを受信する通信部３１と、受信した画像データに基づいて液晶表示パネル３３を駆動するドライバ回路３２と、表示画面を有する液晶表示パネル３３によって構成される。なお、通信部３１及びドライバ回路３２は、異なる半導体デバイスとして構成することもできるが、一つの半導体デバイスとして構成することもできる。
【００５１】
通信部３１及びドライバ回路３２は、データ通信線５２を介して入力されるＬＣＤ制御データに基づいて動作している。また、通信部３１は、ＬＣＤコントローラ２Ｎから画像データを正しく受信できなかった場合、受信エラーを通知する制御信号として、インタラプト信号（割り込み信号）を生成し、ＬＣＤコントローラ２Ｎ或いはホストコントローラ１へ出力する。
【００５２】
図３のステップＳ１０１〜Ｓ１０７は、図２の携帯情報端末における電源投入後の動作の一例を示したフローチャートである。また、図４は、電源投入後の動作の一例を示したシーケンス図である。
【００５３】
電源が投入されると、まず最初に、ホストプロセッサ１０が初期化され、動作を開始する（ステップＳ１０１）。起動されたホストプロセッサ１０は、表示プロセッサ１１及びＬＣＤコントローラ２Ｎの初期化を開始する（ステップＳ１０２及びＳ１０３）。これらの初期化処理は、その一部又は全部が同時に実行される。
【００５４】
表示プロセッサ１１は、初期化された後、ホストプロセッサ１０によって、プログラム記憶部１３から読み出された表示プロセッサ１１用のプログラムあるいはマイクロコードが表示プロセッサ１１内のメモリに書き込まれることで動作可能な状態になる。また、ＬＣＤコントローラ２Ｎの初期化処理は、図示しないＰＬＬ設定、ＬＣＤコントローラ２Ｎの端子設定、ビデオＲＡＭ２４の初期化処理などからなる。ビデオＲＡＭ２４の初期化処理は、全ての記憶領域に対し、予め定められた所定値、例えば、８ビットのＦＦｈ又は００ｈが書き込まれることによって行われる。このようなビデオＲＡＭ２４の初期化処理は、ホストプロセッサ１０が制御用通信部２２を介してレジスタ群２７に対して、ＶＲＡＭ２４の全領域に書き込む値、および全領域への書き込み許可情報を書き込むことで開始され、ＬＣＤコントローラ２Ｎ内で自動的に実行されるため、表示プロセッサ１１の初期化が完了し、表示用通信線５１が使用可能な状態になる前に実行することが可能である。このため、ホストプロセッサ１０は、表示プロセッサ１１の初期化処理の完了を待つことなく、ＬＣＤコントローラ２Ｎの初期化処理を開始し、表示プロセッサ１１及びＬＣＤコントローラ２Ｎの初期化処理を同時に実行させている。
【００５５】
ホストプロセッサ１０は、初期化処理が完了した表示プロセッサ１１に対し、ＬＣＤコントローラ２Ｎへの書込制御データの転送、及び画像データの生成処理を指示する（ステップＳ１０４及び１０５）。
【００５６】
表示プロセッサ１１によって生成された画像データは、初期化処理の完了したＬＣＤコントローラ２Ｎ内のビデオＲＡＭ２４へ書き込まれる。すなわち、表示プロセッサ１１からＬＣＤコントローラ２Ｎへ書込制御データが転送され、レジスタ群２７に書き込まれた後に、一連の画像データが転送され、ビデオＲＡＭ２４に順次に書き込まれる（ステップＳ１０６）。
【００５７】
一方、ホストプロセッサ１０は、ＬＣＤコントローラ２Ｎに対し、出力制御データ及びＬＣＤ制御データの転送を開始する（ステップＳ１０６）。つまり、パラレル通信線５１を介して、表示プロセッサ１１からビデオＲＡＭ２４へ一連の画像データが書き込まれている期間中に、シリアル通信線５０を介して、ホストプロセッサ１０からレジスタ群２７へ出力制御データ及びＬＣＤ制御データが書き込まれる。
【００５８】
一般に、画像データのデータ量は、出力制御データ及びＬＣＤ制御データのデータ量よりも遙かに多い。このため、表示プロセッサ１１による画像データの転送が完了した時点で、出力制御データ及びＬＣＤ制御データの転送や、ＬＣＤ制御データのＬＣＤ表示装置３への出力は既に完了し、ＬＣＤコントローラ２Ｎ及びＬＣＤ表示装置３は、画像表示のための準備が完了している。従って、その後に、ホストプロセッサ１０からＬＣＤコントローラ２Ｎへ表示開始指令が出力されると、ＬＣＤ表示装置３の表示画面上に、ビデオＲＡＭ２４内の画像データに基づく画像表示が開始される（ステップＳ１０７）。
【００５９】
本実施の形態によれば、ホストコントローラ１及びＬＣＤコントローラ２Ｎを２つのデータ通信線５０，５１により接続し、表示プロセッサ１１の初期化処理の完了前であっても、ＬＣＤコントローラの初期化処理を開始することができる。このため、表示プロセッサ１１及びＬＣＤコントローラ２Ｎの初期化処理を同時に実行し、電源投入から画像表示が開始されるまでの時間を短縮することができる。特に、ＬＣＤコントローラ２Ｎ内のビデオＲＡＭ２４の初期化処理が、その記憶容量に応じた時間を要する場合に、特に効果的である。
【００６０】
また、本実施の形態によれば、パラレル通信線５１を介して行われる表示プロセッサ１１からビデオＲＡＭ２４への画像データの転送中に、シリアル通信線５０を介して、ホストプロセッサ１０からレジスタ群２７へ出力制御データ及びＬＣＤ制御データの転送を行っている。このため、出力制御データ及びＬＣＤ制御データを転送するための時間が不要となり、電源投入から画像表示が開始されるまでの時間を短縮することができる。
【００６１】
また、出力制御データ及びＬＣＤ制御データの転送に用いられるシリアル通信線５０は、周辺機器制御データを転送するためのデータ通信線であるため、ホストコントローラ１に接続されているデータ信号線の数を増大させることなく、上記効果を実現することができる。
【００６２】
なお、本実施の形態では、パラレル通信線５１を介して行われる表示プロセッサ１１からビデオＲＡＭ２４への画像データの転送中に、シリアル通信線５０を介して、ホストプロセッサ１０からレジスタ群２７へ出力制御データ及びＬＣＤ制御データの転送を行う場合の例について説明したが、図５のようにＬＣＤコントローラ２Ｎの初期化処理が、表示プロセッサ１１の初期化処理よりも先に完了する場合は、表示プロセッサ１１の初期化処理中に、シリアル通信線５０を介して、ホストプロセッサ１０からレジスタ群２７へ出力制御データ及びＬＣＤ制御データの転送を行うことによって、電源投入から画像表示が開始されるまでの時間を短縮することも可能である。
【００６３】
また、本実施の形態では、ホストコントローラ１及びＬＣＤコントローラ２Ｎを２つのデータ通信線５０，５１により接続することによって、電源投入から画像表示が開始されるまでの時間を短縮する手順について説明したが、スタンバイ状態からの復帰についても同様の手順を適用することができる。
【００６４】
すなわち、スタンバイ状態では、ＬＣＤ表示装置３、表示プロセッサ１１及びＬＣＤコントローラ２Ｎに対する電源供給又はクロック供給を遮断することによって省電力化が図られている。このため、スタンバイ状態からの復帰時についても、電源投入後と同様の手順にて、表示プロセッサ１１及びＬＣＤコントローラ２Ｎの初期化処理を同時に行ったり、表示プロセッサ１１の初期化中或いは表示プロセッサ１１からビデオＲＡＭ２４への画像データの転送中に、ホストプロセッサ１０からレジスタ群２７へ出力制御データ及びＬＣＤ制御データの転送を行うことによって、スタンバイ状態から復帰するための操作から画像表示が開始されるまでの時間を短縮することができる。
【００６５】
また、本実施の形態では、書込制御データが、パラレル通信線５１を介して、ＬＣＤコントローラ２Ｎへ転送される場合の例について説明したが、本発明は、この様な場合に限定されない。すなわち、シリアル通信線５０を介して、書込制御データがＬＣＤコントローラ２Ｎへ転送される携帯情報端末の場合であっても本発明を適用することができる。また、２つのデータ通信線５０，５１がいずれもパラレル通信線、又は、いずれもシリアル通信線である場合にも適用することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施の形態による携帯電話機の概略構成例を示したブロック図である。
【図２】図１の携帯電話機の要部について更に詳細に示したブロック図である。
【図３】図２の携帯情報端末における電源投入後の動作の一例を示したフローチャートである。
【図４】電源投入後の動作の一例を示したシーケンス図である。
【図５】電源投入後の動作の他の例を示したシーケンス図である。
【図６】従来の携帯情報端末の要部について一構成例を示したブロック図である。
【図７】図６の携帯情報端末における電源投入後の動作の一例を示したフローチャートである。
【符号の説明】
【００６７】
１      ホストコントローラ
２Ｎ    ＬＣＤコントローラ
３      ＬＣＤ表示装置
１０    ホストプロセッサ
１１    表示プロセッサ
１２    画像データ記憶部
１３    プログラム記憶部
１９    アナログ制御部
２１    表示用通信部
２２    制御用通信部
２３    ＶＲＡＭ書込部
２４    ビデオＲＡＭ
２５    画像データ出力部
２６    レジスタ書込部
２７    レジスタ群
２８    制御データ出力部
２９    周辺機器制御部
３１    通信部
３２    ドライバ回路
３３    液晶表示パネル
５０    シリアル通信線
５１    パラレル通信線
【図１】
0004726614.tif 000002
【図２】
0004726614.tif 000003
【図３】
0004726614.tif 000004
【図４】
0004726614.tif 000005
【図５】
0004726614.tif 000006
【図６】
0004726614.tif 000007
【図７】
0004726614.tif 000008