(57)【特許請求の範囲】
【請求項１】
連続的に転送されてくる画像データを複数のプロセッサに分配して画像処理するときの画像データ転送方法において、
当該画像データ転送方法は、ウェハ外観検査に適用される画像データ転送方法であって、
前記画像データに同期した画像同期信号に基づいて、前記プロセッサの数、チップサイズおよび画素サイズに応じて決まるサイズの分割画像データとして前記画像データを時間方向に分割すると共に、該分割画像データには前記時間方向に隣接する分割画像データとの重複領域が含まれ、当該重複領域は前記時間方向に可変かつ任意であることを特徴とする画像データ転送方法。
【請求項２】
請求項１において、
前記分割はさらに前記画像データのチャンネル方向に行われ、
当該チャンネル方向に分割された複数の分割画像データは、隣接するチャンネル方向の分割画像データとの重複領域を互いに含むことを特徴とする画像データ転送方法。
【請求項３】
請求項１において、
前記分割が時間方向に行われる場合に、時間方向の切出し値と切出し幅をパラメータとして制御することを特徴とする画像データ転送方法。
【請求項４】
複数のプロセッサを有し、連続的に転送されてくる画像データを各プロセッサに分配して画像処理を行うウェハ外観検査用途の画像処理装置において、
前記画像データを前記画像データに同期した画像同期信号により取り込み、前記プロセッサの数、チップサイズおよび画素サイズに応じて決まるサイズの分割画像データとして前記画像データを時間方向に分割する切出制御回路を備え、
かつ前記分割画像データには前記時間方向に隣接する分割画像データとの重複領域が含まれ、当該重複領域は前記時間方向に可変かつ任意であることを特徴とする画像処理装置。
【請求項５】
請求項４において、
前記分割はさらに前記画像データのチャンネル方向に行われ、
当該チャンネル方向に分割された複数の分割画像データは、隣接するチャンネル方向の分割画像データとの重複領域を互いに含むことを特徴とする画像処理装置。
【請求項６】
請求項４において、前記分割が時間方向に行われる場合に、前記切出制御回路は時間方向の切出し値と切出し幅をパラメータとして設定することを特徴とする画像処理装置。
【請求項７】
ウェハ外観からの連続する画像データを複数のプロセッサで処理する画像処理回路を備えるウェハ外観検査装置において、
前記画像データを前記画像データに同期した画像同期信号により取り込み、前記プロセッサの数、チップサイズおよび画素サイズに応じて決まるサイズの分割画像データとして前記画像データを時間方向に分割する切出制御回路を備え、
前記切出制御回路は、前記時間方向に隣接する分割画像データとの重複領域が前記時間方向に可変かつ任意となるよう分割された前記分割画像データを、前記複数のプロセッサに分配することを特徴とするウェハ外観検査装置。
【請求項８】
ウェハ外観からの連続する画像データを複数のプロセッサで処理する画像処理回路を備えるウェハ外観検査装置において、
前記画像データを前記画像データに同期した画像同期信号により取り込み、前記プロセッサの数、チップサイズおよび画素サイズに応じて決まるサイズの分割画像データとして前記画像データをチャンネル方向及び時間方向に分割する切出制御回路を備え、
前記切出制御回路は、前記時間方向に隣接する分割画像データとの重複領域が前記時間方向に可変かつ任意となるよう分割された前記分割画像データを、前記複数のプロセッサに分配することを特徴とするウェハ外観検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データ転送方法と、それを実現する画像処理装置及びウェハ外観検査装置に関する。
【背景技術】
【０００２】
光または電子線を用いたウェハ外観検査装置などに使用される半導体検査装置では、大量の画像データ転送と画像データ処理をリアルタイムに行っている。例えば、電子線（ＳＥＭ）式ウェハ外観検査装置では半導体ウェハに電子線を照射して、センサにより画像を検出する画像検出装置、半導体ウェハを動かすステージなどで構成される本体装置、検出した画像データの画像処理を行う画像処理装置などで構成されている。画像検出装置で検出した多チャンネル画像データを連続的に画像処理装置へ転送し、リアルタイムに画像データの処理を行い、ウェハの欠陥、異物、異常などを検査している。
【０００３】
上述の画像処理装置では、大量に連続的に転送されてくる画像データをリアルタイムに処理するために、複数の画像処理ユニット、たとえば、複数のＣＰＵにより画像処理装置が構成されている。
【０００４】
この場合、多チャンネル、かつ、連続的に転送されてくる画像データを分割して、複数のＣＰＵに割り当て、個々のＣＰＵで同様な演算処理を行い、リアルタイムな画像処理を実現している。画像データの分割技術の構成例としては、例えば、特許文献１に記載されたものがある。ここでは、３チャンネルの画像データを５つのプログラマブルサブ画像処理回路に分割するハード構成例が示されている。
【０００５】
時系列に連続的な画像データを分割する方法については、例えば、特許文献２に記載されたものがある。ここでは、５１２画素の画像データを１６チャンネルに分割して１６個のプロセッサに分配する画像分割方法実施例が示されている。連続的に入力される５１２画素の画像データを画像メモリに保持し、保持されたデータ配列（チャンネル方向×時系列方向）を、プロセッサの数にしたがってウィンドウ領域に分割する。１チャンネルの画像データを１つのプロセッサに分配するため、時系列に連続的な画像データを処理できる。
【０００６】
多チャンネルの画像データをチャンネル方向に分割する方法については、例えば、特許文献３に記載されたものがある。ここでは、２０４８画素の画像データを４チャンネルに分割する画像分割方法が示されている。２０４８画素分の画像データを保持できるメモリ（バッファ）を分割する数だけ備え、すべてのメモリに対して入力された２０４８画素分すべての画像データを格納する。それぞれのメモリのリードポインタを制御して、必要な画像データだけを取り出して後段の処理部に渡すことにより、画像データを分割したように見せている。この際、分割境界には互いの領域をオーバーラップさせることにより、画像データの中間域、すなわち分割境界での画像処理不可能領域の発生を防止している。
【０００７】
【特許文献１】特開平１１−５３４２６号公報
【０００８】
【特許文献２】特開平７−９３５２８号公報
【特許文献３】特開平６−３２５１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記特許文献２の手法では、プロセッサ数分の連続的な画像処理は可能であるが、そのウィンドウ境界では重複領域（以下、オーバーラップ領域と呼ぶ）がない。このため、プロセッサ数にしたがって画像データの中間域（分割境界）で画像処理の不可能領域が発生してしまうという問題がある。
【００１０】
特許文献３の手法では、全画像データを保持するメモリを画像データを分割する数だけ必要とすること、それぞれのメモリに対して個別のリードポインタ制御が必要になるため、ハード的制約から多チャンネル分割には適用し難いという問題がある。
【００１１】
本発明の目的は、上記従来技術の問題点に鑑み、画像処理不可能領域が発生しないように画像データを分割し、柔軟なオーバーラップ領域に対応できる画像データ転送方法、画像処理装置およびウェハ外観検査装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するための本発明は、連続的に転送されてくる画像データを複数のプロセッサに分配して画像処理するときの画像データ転送方法において、前記画像データに同期した画像同期信号に基づいて、前記プロセッサの数に応じた分割画像データに分割すると共に、該分割画像データには隣接する分割画像データとの重複領域を含むことを特徴とする。前記分割は前記画像データの時間方向および／またはチャンネル方向に行われる。
【００１３】
また、前記分割が時間方向に行われる場合に、時間方向の切出し値と切出し幅をパラメータとして制御することを特徴とする。
【００１４】
本発明の画像処理装置は、複数のプロセッサを有し、連続的に転送されてくる画像データを各プロセッサに分配して画像処理する場合に、前記画像データを前記画像データに同期した画像同期信号により取り込み、前記プロセッサの数に応じた分割画像データに分割する切出制御回路を備え、かつ前記分割画像データには隣接する分割画像データとの重複領域を含むことを特徴とする。
【００１５】
本発明のウェハ外観検査装置は、ウェハ外観からの連続する画像データを複数のプロセッサで処理する画像処理回路を備えるものにおいて、前記画像データを前記画像データに同期した画像同期信号により取り込み、前記プロセッサの数に応じた分割画像データに分割する切出制御回路を備え、前記切出制御回路は前記分割画像データに隣接する分割画像データとの重複領域を含んで分配することを特徴とする。前記切出制御回路は前記画像データを時間方向の分割画像データに分割する。
【００１６】
また、前記切出制御回路は前記画像データをチャンネル方向及び時間方向の分割画像データに分割することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、時系列方向及び／又はチャンネル方向に、画像データの分割境界域で画像処理不可能が発生しないように画像データを分割するので、柔軟なオーバーラップ領域に対応した画像データ転送ができる。
【００１８】
また、チャンネル方向の画像分割とライン方向の画像分割を、それぞれオーバーラップ領域を持たせて実施するので、画像検出から画像転送、画像処理がリアルタイムで可能となる。これにより、分割領域を含む検査中間領域での処理不可能が無くなるので、検査精度が高くかつ検査全領域の高速の画像処理が可能となる。
【発明を実施するための最良の形態】
【００１９】
図５は一実施例によるウェハ外観検査装置の概略の構成を示す。電子線式ウェハ外観検査装置は検査本体部９０６に、電子線を放出する電子線源９０１と、電子線を走査するための偏向器９０９と、左右あるいは上下に動作するステージ９０３とを有し、ステージ９０３には半導体ウェハ９０２がセットされている。電子線源９０１から半導体ウェハ９０２に電子線を照射し、反射してきた電子線を検出するセンサ９０４と、センサで検出した検出画像データを制御する検出データ制御部９０５を備えている。さらに、検査本体部９０６に画像同期信号９０８を出力し、画像同期信号に同期して転送されてくる画像データ１０１を取得して処理する画像処理部９０７から構成される。
【００２０】
ステージ９０３を画像同期信号９０８に同期させて連続的に動作させ、リアルタイムに検出される検出画像データを画像処理部９０７にリアルタイムに転送して、画像処理部９０７で画像処理することにより、半導体ウェハの外観検査をする。
【００２１】
図５における検出本体部９０６から連続的に転送されてくる画像データ１０１は、画像データに同期した画像同期信号９０８に基づいて、ある時間単位に転送されてくる。ある時間単位をここではラインと呼ぶことにし、時系列方向をライン方向と呼ぶことにする。また、単一時間で取得できる画像データは、センサ９０４の幅で決まる。ここではセンサの幅方向をチャンネル方向と呼ぶことにする。
【００２２】
以下、図面を用いて本発明の第一の実施形態について説明する。図１は、本発明の一実施例による画像データ転送を実行する画像処理装置の機能ブロック図である。この画像処理装置は、連続的に転送されてくる画像データ１０１を、たとえば、４つのプロセッサ部１０７で画像処理する。画像データ１０１をライン単位に分割分配するための切出し制御回路１０５を具備し、たとえばＦＰＧＡで実現できる画像分割分配回路１０４と、４つのプロセッサ部１０７に分配するために分割した画像を一時格納する４つの画像分配メモリ１０６から構成される。
【００２３】
連続画像データ１０１は、画像分割分配回路１０４で、画像処理を行うライン単位に分割される。１つのプロセッサが処理する単位を検査ブロック１０２と呼ぶことにすると、ライン方向の分割時には、検査ブロック１０２の境界にオーバーラップ領域１０３を付加して分割する。図１では、４つの検査ブロックに分割し、それぞれの検査ブロックにオーバーラップ領域を付加して、４つのプロセッサ部１０７に順番に分配する一例を示した。
【００２４】
図２はライン方向の分割を示した説明図である。連続画像データ１０１を分割する場合、各検査ブロック１０２には、その検査ブロックと隣り合う検査ブロックのうち任意のライン分（黒の部分）をオーバーラップ領域１０３として付加し、各プロセッサ部１０７に分配する。なお、画像分割の詳細については後述する。
【００２５】
図３は画像データと画像同期信号の関係を示すタイムチャートである。転送されてくる画像データとそれに同期した画像同期信号９０８の関係を、ここでは検査ブロック数がＮ個の連続画像データ３０１について示している。画像データ３０１は巨視的に見ると時間的に連続して転送されてくる。しかし、ライン単位に見ると、１ラインごとに画像同期信号９０８の１つであるライン同期信号に同期して転送されてくる。画像データの先頭ラインにはビギン信号が立ち、画像データの最終ラインにはエンド信号が立つ。ビギン信号からエンド信号の間のライン同期信号の数が、画像データ３０１の総ライン数（転送された画像データのライン数）となる。ビギン信号からエンド信号までのライン同期信号を、ラインカウンタ値としてカウントし、ライン方向分割に使用する。
【００２６】
以上の説明を基にして、ライン方向分割について説明する。図４は連続画像データと、ラインカウンタ値および切出し幅との関係を示すタイミングチャートである。図４のように、画像データ３０１の転送開始と同時に、ラインカウンタを動作させる（図３）。分割することを切出しと呼ぶことにすると、切出しを起動するラインカウンタ値を、ラインカウンタ切出しテーブル１０８に設定しておく。また、分割するデータを、検査ブロックとオーバーラップ領域を含めたライン数で設定する。
【００２７】
上記のように、画像データの分割は、ラインカウンタ切出しテーブル１０８と切出し幅の２つのパラメータ設定により制御できる。たとえば、画像分割分配回路１０４に切出しを起動するラインカウンタ値と切出し幅を設定するだけで、ラインカウンタ値に応じて、ライン方向にオーバーラップ領域を持たせた画像データの分割分配ができる。
【００２８】
図４では、４つのプロセッサ部１０７へ順次分割分配する例を示した。また、切出しを起動するラインカウンタ値と切出し幅をソフトで任意に設定できるようにすると、画像データの転送速度、プロセッサ部の数、あるいは、プロセッサの性能差のいずれにも対応できる。これにより、画像データの中間域で画像処理不可能領域が発生しないように画像データを分割し、かつ、柔軟なオーバーラップ領域にも対応できる画像データ転送方法が実現できる。
【００２９】
次に具体例を説明する。図６はラインカウンタ切出しテーブルと切出し幅の設定例を示す説明図である。（ａ）は切出しテーブルと切出し幅の設定値である。（ｂ）は設定値に基づく画像データの分割を示している。４０００ラインの画像データに対し、１０００ラインの検査ブロックと、前後にそれぞれ１００ラインのオーバーラップ領域を持たせた画像分割を行う場合である。オーバーラップ領域も含めたライン数は１２００ラインとなり、これが切出し幅となる。各プロセッサ１０７には、オーバーラップ領域も含めた検査ブロックが転送される。
【００３０】
このように、２つのパラメータの設定によってオーバーラップ領域を柔軟に可変できるので、画像データの中間域で画像処理不可能域が発生しないように画像データを分割することができる。
【００３１】
さらに、ラインカウンタ切出しテーブルと切出し幅を複数設定できるような構成にすると、より柔軟な画像データ分割が可能になる。図７は、４つのラインカウンタ切出しテーブルと切出し幅を備えた画像分割分配回路１０４のブロック図である。４つのプロセッサ部１０７に分割分配する場合、４つのラインカウンタ切出しテーブル１０８と複数の切出し幅を備える。それぞれのプロセッサ部１０７に対して切出し起動するラインカウンタ切出しテーブル、あるいは、複数の切出し幅設定値を持つことにより、各プロセッサ部への画像分配を個別に制御できる。
【００３２】
これにより、分配するプロセッサ先を任意に可変できる。また、画像データ処理負荷を可変できる。さらには、半端なライン数の画像データを全プロセッサ部に均等に分配することも可能になる。
【００３３】
次に、プロセッサ部の形態について説明する。図８はプロセッサ部の構成を示すブロック図である。画像分割分配回路１０４から転送されてくる画像データを、４つのプロセッサＡ〜Ｄに順番に画像データを振分ける機能を有している。たとえば、ＦＰＧＡで実現できる画像振分回路５０１と、振分けられた画像データを一時格納する画像振分メモリ５０２と、画像処理を行う４つのプロセッサＡ〜Ｄ５０３からなる。
【００３４】
図９は連続画像データとプロセッサ部内でのデータ転送を表すタイミングチャートである。１つのプロセッサ部１０７を複数のプロセッサＡ〜Ｄで構成すると、図示のように、１つの検査ブロックの画像処理に割り当てられる時間が確保できる。これにより、画像処理の内容によって、プロセッサ部のプロセッサ数を変えることにより、柔軟な画像データ転送および分割が可能になる。
【００３５】
以上のように、ライン方向にオーバーラップ領域を設けて画像データを分割して転送する画像転送方式を採用する画像処理装置によれば、オーバーラップ領域で重複処理が行われるので、分割境界の画像が失われることがなく、精度の高い画像処理が実現できる。また、これを適用したウェハ外観検査装置の検査精度を向上できる。
【００３６】
次に、第二の実施形態について説明する。図１０はチャンネル方向の画像分割を示す説明図で、図２のライン方向の画像分割に対応するものである。以下、画素数あるいはチャンネル数などの数値は一例である。
【００３７】
図１０では、５１２画素センサ７０１で検出した画像データを、１チャンネルあたり１２８画素データとしてチャンネル方向に分割する例である。本実施例では、チャンネル方向への分割は１チャンネル分をオーバーラップさせ、２チャンネル（２５６画素）ごとに分割する。このチャンネル方向に分割した画像データ（２５６画素）として転送し、図８のプロセッサ部１０７へ転送する。
【００３８】
各プロセッサは、２５６画素データのうち中心の１２８画素分だけ画像処理を行う。このようにチャンネル方向に１チャンネル分をオーバーラップさせて分割すると、プロセッサ部では元々のチャンネル幅分、すなわち１２８画素分の画像データを画像処理すれば、画像中間域での画像処理不可能領域を無くすことができる。ただし、チャンネル方向の端では、２分の１チャンネル（６４画素）分の画像処理不可能領域７０４ができてしまうので、これを解決する方法を以下に説明する。
【００３９】
図１１は画像データの検出のために、電子線の走査およびウェハの動作方向を示す説明図である。電子線走査はある幅で行い、一方向に走査していく。このとき、ウェハは移動しない。ウェハの端まで検査し終わると、ウェハが移動して、再び電子線走査を行う。これを繰り返すことにより、被検査対象全領域を検査する。このウェハの移動を、前回の走査領域と重なるように制御することにより、上述のチャンネル方向の端での画像処理不可能領域７０４をなくすことができる。
【００４０】
本実施例によれば、チャンネル方向の画像分割の場合に、画像データの２チャンネル分の内１チャンネル分を重複させて１プロセッサで処理し、これを複数プロセッサで行うので、画像データの中間域で画像処理不可能領域が発生することはない。
【００４１】
上記した第一の実施の形態および第二の実施の形態を併用することにより、チャンネル方向にもライン方向にもオーバーラップ領域を持たせた画像分割ができ、検査全領域での画像処理が実現できる。
【００４２】
次に、第三の実施形態として、第１および第２の実施形態を併用し、検査全領域での画像処理装置について説明する。この画像処理装置はウェハ外観検査装置に好適である。
【００４３】
図１２は第三の実施例による画像処理部内の機能ブロック図である。上述したように、画像処理装置９０７からの画像同期信号により、検査本体部９０６から画像同期信号に同期した画像データが入力される。ここでは４チャンネルセンサとした。画像処理装置９０７は、画像同期信号および画像制御信号１３０５を制御する全体制御部１３０１と、入力される画像データのインターフェースとなる画像入力部１３０２と、この画像データを画像処理装置内で保持するための画像メモリ部１３０３を有する。さらに、チャンネル方向に画像を分割するためのチャンネル方向画像分割部１３０４と、チャンネル方向に分割された画像データをライン方向に分割する画像分割分配回路１０４と、分割分配された画像データの画像処理を行うプロセッサ部１０７と、より構成される。
【００４４】
４チャンネルの入力画像データは、画像入力部１３０２を経由して、画像メモリ部１３０３に格納される。格納された画像データは、全体制御部１３０１からの起動により、次段へ転送される。画像メモリ部１３０３から入力された４チャンネル分画像データは、チャンネル方向画像分割部１３０４にて、１チャンネルをオーバーラップ領域として、２チャンネルごとに分割される。それぞれチャンネル方向に分割された画像データに対して、設定されたパラメータにしたがって画像分割分配回路１０４でライン方向に分割し、各プロセッサ部１０７へ転送する。各プロセッサ部にて画像処理を行う。
【００４５】
図１３はウェハ外観検査装置におけるシーケンスの一例である。図１２の画像処理装置を用いて、ウェハ外観検査装置を構成した時の動作を示している。検査開始により、初期設定（ｓ１３０１）、パラメータ設定（ｓ１３０２）後に画像検査が開始する。検出起動すると（ｓ１３０３）、画像検出、画像転送、画像処理がリアルタイムに行われる（ｓ１３０４）。全領域の検出が終了後（ｓ１３０５）、引き続き検査するときはその検査内容により、処理ｓ１３０１から再設定して繰り返す。
【００４６】
画像処理に着目すると、各プロセッサ部は、位置ずれ判定処理（ｓ１３０４１）を行うユニット、その位置ずれ量に基づいて欠陥判定（ｓ１３０４２）を行うユニット、欠陥と判定された領域のさらなる解析処理（ｓ１３０３）を行うユニットと、それぞれ役割分担されている。
【００４７】
本実施例のように、オーバーラップ領域を持たせた画像分割分配を行うことにより、各ユニット間で隣り合う画像データのやり取りのための通信が必要なく、ユニット内で画像処理が行えるために、リアルタイムの画像転送、画像処理が可能である。もし、オーバーラップ領域がないと、位置ずれ判定処理を行ったときに画像の端のデータが必要になり、隣の画像データを隣のプロセッサから受け取ることなどが必要になる。このため、通信のオーバーヘッドが大きく、リアルタイムの画像処理が困難になり、低速画像処理しか実現できなくなる。
【００４８】
以上のように、チャンネル方向の画像分割とライン方向の画像分割を、それぞれオーバーラップ領域を持たせて実施することにより、リアルタイムに行われる画像検出から画像転送、画像処理が可能となる。これにより、分割領域を含む検査中間領域での処理不可能が無くなるので、検査精度が高くかつ検査全領域の高速の画像処理が可能となる。
【００４９】
図１４は、ウェハ外観検査装置におけるパラメータの設定例である。入力パラメータは、チップサイズと、画素サイズと、プロセッサ数と、位置補正周期と、基準検査ブロック内位置補正周期数である。位置補正周期とは、画像処理における位置ずれ判定処理を行うライン単位のことである。基準検査ブロック内位置補正周期数とは、上記に説明した検査ブロック１０２内の位置補正周期数のことである。すなわち、位置補正周期×基準検査ブロック内位置補正周期数が、１プロセッサが処理するライン数となる。
【００５０】
これら入力パラメータから、画像処理部を制御するＣＰＵが、画像ライン数などの画像分割分配に必要なパラメータを計算する。たとえば画像分割分配回路１０４のラインカウンタ切出しテーブルと切出し幅に、入力パラメータに応じた値を設定する。以上のことにより、上記画像データ転送方式を具備した画像処理装置として機能する。
【００５１】
本実施例によれば、チャンネル方向にもライン方向にもオーバーラップ領域を持たせた画像分割ができるので、検査全領域での画像処理がリアルタイムに行われ、精度の高いウェハ外観検査装置が実現できる。
【図面の簡単な説明】
【００５２】
【図１】本発明の第一の実施例による画像処理装置の機能ブロック図。
【図２】第一の実施例によるライン方向の画像分割を示す説明図。
【図３】第一の実施例による画像データとライン同期信号の関係を示すタイミングチャート。
【図４】第一の実施例による画像データとラインカウンタ値、切出し幅の関係を示すタイミングチャート。
【図５】ウェハ外観検査装置の概略構成図。
【図６】第一の実施例によるラインカウンタ切出しテーブルと切出し幅の設定を示す説明図。
【図７】第一の実施例による切出制御回路を備えた画像分割分配回路のブロック図。
【図８】第一の実施例によるプロセッサ部の構成を示す機能ブロック図。
【図９】第一の実施例による画像データとプロセッサ部内でのデータ転送を示すタイミングチャート。
【図１０】第二の実施例によるチャンネル方向の画像分割を示す説明図。
【図１１】第二の実施例での電子線の走査方向及びウェハ動作方向を示す説明図。
【図１２】第三の実施例による画像処理装置の機能ブロック図。
【図１３】第三の実施例によるウェハ外観検査装置の動作を示すフローチャート。
【図１４】第三の実施例による入力パラメータ設定の説明図。
【符号の説明】
【００５３】
１０１…連続画像データ、１０２…検査ブロック、１０３…オーバーラップ領域、１０４…画像分割分配回路、１０５…切出し制御回路、１０６…画像分配メモリ、１０７…プロセッサ部、１０８…ラインカウンタ切出しテーブル、３０１…検査ブロックＮ個の連続画像データ、５０１…画像振分回路、５０２…画像振分メモリ、５０３…プロセッサ、７０１…５１２画素センサ、７０２…プロセッサ処理領域、７０３…チャンネル方向オーバーラップ領域、７０４…画像処理不可能領域、９０１…電子線源、９０２…被検査対象（半導体ウェハ）、９０３…ステージ、９０４…画像検出センサ、９０５…検出データ制御部、９０６…検査本体部、９０７…画像処理部、９０８…画像同期信号、９０９…偏向器、１３０１…全体制御部、１３０２…画像入力部、１３０３…画像メモリ部、１３０４…チャンネル方向画像分割部。
【図１】
0004773058.tif 000002
【図２】
0004773058.tif 000003
【図３】
0004773058.tif 000004
【図４】
0004773058.tif 000005
【図５】
0004773058.tif 000006
【図６】
0004773058.tif 000007
【図７】
0004773058.tif 000008
【図８】
0004773058.tif 000009
【図９】
0004773058.tif 000010
【図１０】
0004773058.tif 000011
【図１１】
0004773058.tif 000012
【図１２】
0004773058.tif 000013
【図１３】
0004773058.tif 000014
【図１４】
0004773058.tif 000015