(57)【特許請求の範囲】
【請求項１】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハ上に複数のチップ領域を区画し、前記複数のチップ領域の各々に半導体集積回路を形成し、前記半導体ウエハの主面上において前記半導体集積回路と電気的に接続する複数の第１電極を形成する工程と、
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートと対向する第１主面および前記第１主面とは反対側の第１裏面を有し、前記第１主面から前記第１裏面へ貫通する１つ以上の第１孔部が形成され、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有する第１カードを用いて、
前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程とを有することを特徴とする半導体集積回路装置の製造方法。
【請求項２】
請求項１記載の半導体集積回路装置の製造方法において、
前記第１シートと前記押圧機構との間には、前記複数の接触端子の前記先端のそれぞれの高さの差および前記複数の第１電極のそれぞれの表面の高さの差を吸収する衝撃緩和手段が配置されている。
【請求項３】
請求項２記載の半導体集積回路装置の製造方法において、
前記押圧機構の前記第１主面の第１外周部には、前記第１外周部への応力の集中を防ぐ加工が施され、
前記衝撃緩和手段と前記押圧機構との間の気泡を、前記衝撃緩和手段と前記押圧機構との第１接触面の第２外周部および前記第１孔部のうちの少なくとも一方から脱気し、
前記第１シートと前記衝撃緩和手段との間の気泡を、前記第１シートと前記衝撃緩和手段の第２接触面の第３外周部から脱気する。
【請求項４】
請求項３記載の半導体集積回路装置の製造方法において、
前記衝撃緩和手段には、主面と裏面とを貫通する１つ以上の第２孔部が形成され、
前記第１シートと前記衝撃緩和手段との間の前記気泡は、前記第２孔部を含む経路および前記第３外周部の少なくとも一方から脱気する。
【請求項５】
請求項２記載の半導体集積回路装置の製造方法において、
前記複数の第２配線は、前記第１シートへの局所的な応力の集中を防ぐレイアウトで形成されている。
【請求項６】
請求項５記載の半導体集積回路装置の製造方法において、
前記第１シート中にて前記複数の第２配線の粗密が均一化されている。
【請求項７】
請求項６記載の半導体集積回路装置の製造方法において、
前記第１シート中にて前記複数の第２配線の幅、層数および間隔が揃えられている。
【請求項８】
請求項５記載の半導体集積回路装置の製造方法において、
前記第１シート中では、前記複数の第２配線と同じ配線層で前記複数の接触端子とは電気的に接続しない１つ以上の第３配線が形成されている。
【請求項９】
請求項１記載の半導体集積回路装置の製造方法において、
前記第１シートには、主面と裏面とを貫通する１つ以上の第３孔部が形成され、
前記第１シートと前記押圧機構との間の気泡を、前記第１孔部および前記第３孔部の少なくとも一方から脱気する。
【請求項１０】
請求項９記載の半導体集積回路装置の製造方法において、
前記第１シートと前記押圧機構との間には、前記複数の接触端子の前記先端のそれぞれの高さの差および前記複数の第１電極のそれぞれの表面の高さの差を吸収する衝撃緩和手段が配置されている。
【請求項１１】
請求項１０記載の半導体集積回路装置の製造方法において、
前記衝撃緩和手段には、主面と裏面とを貫通する１つ以上の第２孔部が形成される。
【請求項１２】
請求項９記載の半導体集積回路装置の製造方法において、
前記衝撃緩和手段には、主面と裏面とを貫通する１つ以上の第２孔部が形成され、
前記押圧機構の前記第１主面の第１外周部には、前記第１外周部への応力の集中を防ぐ加工が施され、
前記衝撃緩和手段と前記押圧機構との間の気泡を、前記衝撃緩和手段と前記押圧機構との第１接触面の第２外周部から脱気し、
前記第１シートと前記衝撃緩和手段との間の気泡を、前記第１シートと前記衝撃緩和手段の第２接触面の第３外周部から脱気する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の製造技術に関し、特に、半導体集積回路装置の電極パッドにプローブカードの探針を押し当てて行う半導体集積回路の電気的検査に適用して有効な技術に関するものである。
【背景技術】
【０００２】
日本特開平７−２８３２８０号公報（特許文献１）、日本特開平８−５０１４６号公報（特許文献２（対応ＰＣＴ国際公開ＷＯ９５−３４０００））、日本特開平８−２０１４２７号公報（特許文献３）、日本特開平１０−３０８４２３号公報（特許文献４）、日本特開平１１−２３６１５号公報（特許文献５（対応米国特許公報ＵＳＰ６，３０５，２３０））、日本特開平１１−９７４７１号公報（特許文献６（対応欧州特許公報ＥＰ１０２２７７５））、日本特開２０００−１５０５９４号公報（特許文献７（対応欧州特許公報ＥＰ０９９９４５１））、および日本特開２００１−１５９６４３号公報（特許文献８）には、半導体集積回路装置の製造技術を用いて形成された探針（接触端子）、絶縁フィルムおよび引き出し用配線を有するプローバの構造と、その製造方法と、テストパッドが狭ピッチ化したチップに対してもそのプローバを用いることによってプローブ検査の実施を可能とする技術とが開示されている。
【特許文献１】特開平７−２８３２８０号公報
【特許文献２】特開平８−５０１４６号公報
【特許文献３】特開平８−２０１４２７号公報
【特許文献４】特開平１０−３０８４２３号公報
【特許文献５】特開平１１−２３６１５号公報
【特許文献６】特開平１１−９７４７１号公報
【特許文献７】特開２０００−１５０５９４号公報
【特許文献８】特開２００１−１５９６４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体集積回路装置の検査技術としてプローブ検査がある。このプローブ検査は、所定の機能どおりに動作するか否かを確認する機能テストや、ＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するテスト等を含む。プローブ検査においては、ウエハ出荷対応（品質の差別化）、ＫＧＤ（Known Good Die）対応（ＭＣＰ（Multi-Chip Package）の歩留り向上）、およびトータルコスト低減などの要求から、ウエハ状態でプローブ検査を行う技術が用いられている。
【０００４】
近年、半導体集積回路装置の多機能化が進行し、１個の半導体チップ（以下、単にチップと記す）に複数の回路を作りこむことが進められている。また、半導体集積回路装置の製造コストを低減するために、半導体素子および配線を微細化して、半導体チップ（以下、単にチップと記す）の面積を小さくし、半導体ウエハ（以下、単にウエハと記す）１枚当たりの取得チップ数を増加することが進められている。そのため、テストパッド（ボンディングパッド）数が増加するだけでなく、テストパッドの配置が狭ピッチ化し、テストパッドの面積も縮小されてきている。このようなテストパッドの狭ピッチ化に伴って、上記プローブ検査にカンチレバー状の探針を有するプローバを用いようとした場合には、探針をテストパッドの配置位置に合わせて設置することが困難になってしまう課題が存在する。
【０００５】
本発明者らは、半導体集積回路装置の製造技術を用いて形成された探針を有するプローバを用いることにより、テストパッドが狭ピッチ化したチップに対してもプローブ検査が実現できる技術について検討している。その中で、本発明者らは、以下のような課題を見出した。
【０００６】
すなわち、上記探針は、半導体集積回路装置の製造技術を用いて金属膜およびポリイミド膜の堆積や、それらのパターニング等を実施することにより形成された薄膜プローブの一部であり、検査対象であるチップと対向する薄膜プローブの主面側に設けられている。プローブ検査時には、たとえば４２アロイなどからなり押圧面が平坦な押圧具によって、探針が形成された領域の薄膜プローブを前記主面とは反対側の裏面から押圧する。この時、すべての探針の先端の高さおよび対応するテストパッドの高さに差が生じていると、接触できない探針と対応するテストパッドとが生じてしまう不具合が懸念される。そのため、プローブ検査時には、すべての探針と対応するテストパッドとを確実に接触させることが課題となっている。
【０００７】
本願に開示された一つの代表的な発明の一つの目的は、半導体集積回路装置の製造技術によって形成された探針を有するプローバを用いたプローブ検査時において、探針とテストパッドとを確実に接触させることができる技術を提供することにある。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
１．本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートと対向する第１主面および前記第１主面とは反対側の第１裏面を有し、前記第１主面から前記第１裏面へ貫通する１つ以上の第１孔部が形成され、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。
【００１０】
２．また、本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートと対向する第１主面および前記第１主面とは反対側の第１裏面を有し、前記第１主面の第１外周部には、前記第１外周部への応力の集中を防ぐ加工が施され、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。
【００１１】
ここで、前記第１シートと前記押圧機構との間の気泡を前記押圧機構の前記第１主面の前記第１外周部から脱気する。
【００１２】
３．また、本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートと対向する第１主面および前記第１主面とは反対側の第１裏面を有し、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。
【００１３】
ここで、前記第１シート中において、前記複数の接触端子の近傍では、前記複数の第２配線の粗密が均一化されている。
【００１４】
４．また、本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートと対向する第１主面および前記第１主面とは反対側の第１裏面を有し、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。
【００１５】
ここで、前記複数の接触端子から引き出された前記複数の第２配線は、平面で前記第１領域の外側へ向かって延在し、前記複数の接触端子の近傍では１層で配置されている。
【００１６】
５．また、本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の接触端子が形成された第２主面とは反対側の第２裏面に前記半導体ウエハと同程度の線膨張率を有する第２シートが貼付され、前記第２シートに設けられた開口部に前記開口部を埋め込む弾性材が配置され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートと対向する第１主面および前記第１主面とは反対側の第１裏面を有し、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。
【００１７】
ここで、前記弾性材は、温度変化による前記第１シートの変形を防ぐ位置に配置されている。
【００１８】
また、本願に開示されたその他の概要を項に分けて簡単に説明するとすれば、以下の通りである。
【００１９】
項１．第１配線が形成された第１配線基板と、
半導体ウエハの主面に形成された複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、
前記第１シートと対向する第１主面および前記第１主面とは反対側の第１裏面を有し、前記第１主面から前記第１裏面へ貫通する１つ以上の第１孔部が形成され、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有するプローブカード。
【００２０】
項２．項１記載のプローブカードにおいて、
前記第１シートと前記押圧機構との間には、前記複数の接触端子の前記先端のそれぞれの高さの差および前記複数の第１電極のそれぞれの表面の高さの差を吸収する衝撃緩和手段が配置されている。
【００２１】
項３．項２記載のプローブカードにおいて、
前記押圧機構の前記第１主面の第１外周部には、前記第１外周部への応力の集中を防ぐ加工が施され、
前記衝撃緩和手段と前記押圧機構との間の気泡を、前記衝撃緩和手段と前記押圧機構との第１接触面の第２外周部および前記第１孔部のうちの少なくとも一方から脱気し、
前記第１シートと前記衝撃緩和手段との間の気泡を、前記第１シートと前記衝撃緩和手段の第２接触面の第３外周部から脱気する。
【００２２】
項４．項３記載のプローブカードにおいて、
前記衝撃緩和手段には、主面と裏面とを貫通する１つ以上の第２孔部が形成され、
前記第１シートと前記衝撃緩和手段との間の前記気泡は、前記第２孔部を含む経路および前記第３外周部の少なくとも一方から脱気する。
【００２３】
項５．項４記載のプローブカードにおいて、
前記第２孔部は、プローブカードを組み立てる前に予め型抜きによって形成される。
【００２４】
項６．項２記載のプローブカードにおいて、
前記複数の第２配線は、前記第１シートへの局所的な応力の集中を防ぐレイアウトで形成されている。
【００２５】
項７．項６記載のプローブカードにおいて、
前記第１シート中にて前記複数の第２配線の粗密が均一化されている。
【００２６】
項８．項７記載のプローブカードにおいて、
前記第１シート中にて前記複数の第２配線の幅、層数および間隔が揃えられている。
【００２７】
項９．項６記載のプローブカードにおいて、
前記第１シート中では、前記複数の第２配線と同じ配線層で前記複数の接触端子とは電気的に接続しない１つ以上の第３配線が形成されている。
【００２８】
項１０．項１記載のプローブカードにおいて、
前記第１シートには、主面と裏面とを貫通する１つ以上の第３孔部が形成され、
前記第１シートと前記押圧機構との間の気泡を、前記第１孔部および前記第３孔部の少なくとも一方から脱気する。
【００２９】
項１１．項１０記載のプローブカードにおいて、
前記第１シートと前記押圧機構との間には、前記複数の接触端子の前記先端のそれぞれの高さの差および前記複数の第１電極のそれぞれの表面の高さの差を吸収する衝撃緩和手段が配置されている。
【００３０】
項１２．項１１記載のプローブカードにおいて、
前記衝撃緩和手段には、主面と裏面とを貫通する１つ以上の第２孔部が形成され、
前記第２孔部は、プローブカードを組み立てる前に予め型抜きによって形成される。
【００３１】
項１３．項１１記載のプローブカードにおいて、
前記衝撃緩和手段には、主面と裏面とを貫通する１つ以上の第２孔部が形成され、
前記第２孔部を形成する工程は、
（ａ）前記第１カードを組み立てる前に前記第１シートと前記衝撃緩和手段とを貼り合わせる工程、
（ｂ）前記（ａ）工程後、前記第２孔部と前記第３孔部とを一括して形成する工程、
を含む。
【００３２】
項１４．項１３記載のプローブカードにおいて、
前記第２孔部および前記第３孔部は、レーザー加工によって形成される。
【００３３】
項１５．項１３記載のプローブカードにおいて、
前記第１カードは、前記第２孔部および前記第３孔部形成後に組み立てられ、
前記第１カードの組み立て後に前記複数の接触端子の位置の調整を行う。
【００３４】
項１６．項１０記載のプローブカードにおいて、
前記衝撃緩和手段には、主面と裏面とを貫通する１つ以上の第２孔部が形成され、
前記押圧機構の前記第１主面の第１外周部には、前記第１外周部への応力の集中を防ぐ加工が施され、
前記衝撃緩和手段と前記押圧機構との間の気泡を、前記衝撃緩和手段と前記押圧機構との第１接触面の第２外周部から脱気し、
前記第１シートと前記衝撃緩和手段との間の気泡を、前記第１シートと前記衝撃緩和手段の第２接触面の第３外周部から脱気する。
【００３５】
項１７．第１配線が形成された第１配線基板と、
半導体ウエハの主面に形成された複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、
前記第１シートと対向する第１主面および前記第１主面とは反対側の第１裏面を有し、前記第１主面の第１外周部には、前記第１外周部への応力の集中を防ぐ加工が施され、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有するプローブカード。
【００３６】
ここで、前記第１シートと前記押圧機構との間の気泡を前記押圧機構の前記第１主面の前記第１外周部から脱気する。
【００３７】
項１８．第１配線が形成された第１配線基板と、
半導体ウエハの主面に形成された複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、
前記第１シートと対向する第１主面および前記第１主面とは反対側の第１裏面を有し、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有するプローブカード。
【００３８】
ここで、前記第１シート中において、前記複数の接触端子の近傍では、前記複数の第２配線の粗密が均一化されている。
【００３９】
項１９．項１８記載のプローブカードにおいて、
前記第１シート中において、前記複数の接触端子の近傍では、前記複数の第２配線の幅、層数および間隔が揃えられている。
【００４０】
項２０．項１８記載のプローブカードにおいて、
前記第１シート中において、前記複数の接触端子の近傍では、前記複数の第２配線と同じ配線層で前記複数の接触端子とは電気的に接続しない１つ以上の第３配線が形成されている。
【００４１】
項２１．第１配線が形成された第１配線基板と、
半導体ウエハの主面に形成された複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、
前記第１シートと対向する第１主面および前記第１主面とは反対側の第１裏面を有し、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有するプローブカード。
【００４２】
ここで、前記複数の接触端子から引き出された前記複数の第２配線は、平面で前記第１領域の外側へ向かって延在し、前記複数の接触端子の近傍では１層で配置されている。
【００４３】
項２２．項２１記載のプローブカードにおいて、
前記半導体ウエハは複数のチップ領域に区画され、
前記複数のチップ領域の各々には半導体集積回路が形成され、
前記複数の第１電極は、前記半導体ウエハの主面上に配置され、前記半導体集積回路と電気的に接続し、
前記半導体集積回路の電気的検査の実施時において、前記複数の接触端子は２つの前記チップ領域に配置された前記複数の第１電極と接触し、
前記２つのチップ領域は、それぞれ平面矩形であり、対角線の延在する方向で隣接する。
【００４４】
項２３．第１配線が形成された第１配線基板と、
半導体ウエハの主面に形成された複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の接触端子が形成された第２主面とは反対側の第２裏面に前記半導体ウエハと同程度の線膨張率を有する第２シートが貼付され、前記第２シートに設けられた開口部に前記開口部を埋め込む弾性材が配置され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、
前記第１シートと対向する第１主面および前記第１主面とは反対側の第１裏面を有し、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有するプローブカード。
【００４５】
ここで、前記弾性材は、温度変化による前記第１シートの変形を防ぐ位置に配置されている。
【００４６】
項２４．項２３記載のプローブカードにおいて、
前記弾性材は、前記第１領域内に配置されている。
【００４７】
項２５．項２４記載のプローブカードにおいて、
前記弾性材は、前記第１領域の中央に配置されている。
【００４８】
項２６．項２４記載のプローブカードにおいて、
前記第１領域は平面矩形であり、
前記第１領域の角部の各々には、複数の前記弾性材が配置されている。
【発明の効果】
【００４９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００５０】
すなわち、半導体集積回路装置の製造技術によって形成された探針を有するプローバを用いたプローブ検査時において、探針とテストパッドとを確実に接触させることができる。
【発明を実施するための最良の形態】
【００５１】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００５２】
ウエハとは、集積回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、ＳＯＩ（Silicon On Insulator）基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
【００５３】
デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。
【００５４】
接触端子またはプローブとは、シリコンウエハを半導体集積回路の製造に用いるのと同様な、ウエハプロセス、すなわちフォトリソグラフィ技術、ＣＶＤ（Chemical Vapor Deposition）技術、スパッタリング技術およびエッチング技術などを組み合わせたパターニング手法によって、配線層およびそれに電気的に接続された先端部を一体的に形成したものをいう。
【００５５】
薄膜プローブ（membrane probe）、薄膜プローブカード、または突起針配線シート複合体とは、検査対象と接触する前記接触端子（突起針）とそこから引き回された配線とが設けられ、その配線に外部接触用の電極が形成された薄膜をいい、たとえば厚さ１０μｍ〜１００μｍ程度のものをいう。
【００５６】
プローブカードとは、検査対象となるウエハと接触する接触端子および多層配線基板などを有する構造体をいい、プローバもしくは半導体検査装置とは、フロッグリング、プローブカードおよび検査対象となるウエハを載せるウエハステージを含む試料支持系を有する検査装置をいう。
【００５７】
プローブ検査とは、ウエハ工程が完了したウエハに対してプローバを用いて行われる電気的試験であって、チップ領域の主面上に形成された電極に上記接触端子の先端を当てて半導体集積回路の電気的検査を行うことをいい、所定の機能通りに動作するか否かを確認する機能テストやＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するものである。各チップに分割してから（またはパッケージング完了後）行われる選別テスト（最終テスト）とは区別される。
【００５８】
ポゴピン（POGO pin）またはスプリングプローブとは、接触ピン（プランジャ（接触針））をばね（コイルスプリング）の弾性力で電極（端子）に押し当てる構造を有し、必要に応じてその電極への電気的接続を行うようにした接触針をいい、たとえば金属製の管（保持部材）内に配置されたばねが金属ボールを介して接触ピンへ弾性力を伝える構成となっている。
【００５９】
テスタ（Test System）とは、半導体集積回路を電気的に検査するものであり、所定の電圧および基準となるタイミング等の信号を発生するものをいう。
【００６０】
テスタヘッドとは、テスタと電気的に接続し、テスタより送信された電圧および信号を受け、電圧および詳細なタイミング等の信号を半導体集積回路に対して発生し、ポゴピンなどを介してプローブカードへ信号を送るものをいう。
【００６１】
フロッグリングとは、ポゴピンなどを介してテスタヘッドおよびプローブカードと電気的に接続し、テスタヘッドより送られてきた信号を後述するプローブカードへ送るものをいう。
【００６２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００６３】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００６４】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００６５】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００６６】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００６７】
また、本実施の形態を説明するための全図においては、各部材の構成をわかりやすくするために、平面図であってもハッチングを付す場合がある。
【００６８】
また、本願で使用する半導体リソグラフィ技術による薄膜プローブの各詳細については、本発明者および関連する発明者等による以下の特許出願に開示されているので、特に必要な時以外はそれらの内容は繰り返さない。前記特許出願、すなわち、日本特願平６−２２８８５号、日本特開平７−２８３２８０号公報、日本特開平８−５０１４６号公報、日本特開平８−２０１４２７号公報、日本特願平９−１１９１０７号、日本特開平１１−２３６１５号公報、日本特開２００２−１３９５５４号公報、日本特開平１０−３０８４２３号公報、日本特願平９−１８９６６０号、日本特開平１１−９７４７１号公報、日本特開２０００−１５０５９４号公報、日本特開２００１−１５９６４３号公報、日本特許出願第２００２−２８９３７７号（対応米国出願番号第１０／６７６，６０９号；米国出願日２００３．１０．２）、日本特開２００４−１３２６９９号公報、日本特開２００５−２４３７７号公報、日本特開２００４−２８８６７２号公報（対応米国出願番号第１０／７６５，９１７号；米国出願日２００４．１．２９）、日本特開２００４−１４４７４２号公報（対応米国公開番号第２００４／０７０，４１３号）、日本特開２００４−１５７１２７号公報、日本特開２００４−１４４７４２号公報（対応米国公開番号第２００４／０７０，４１３号）、日本特開２００４−１５７１２７号公報、日本特許出願第２００３−３７１５１５号（対応米国出願番号第１０／９６８，２１５号；米国出願日２００４．１０．２０）、日本特許出願第２００３−３７２３２３号（対応米国出願番号第１０／９６８，４３１号；米国出願日２００４．１０．２０）、日本特許出願第２００４−１１５０４８号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００４／１７１６０号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００５／４３４４号、日本特許出願第２００４−３７８５０４号、日本特許出願第２００５−１０９３５０号、および日本特許出願第２００５−１６８１１２号である。
【００６９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００７０】
（実施の形態１）
図１は、本実施の形態１のプローブカード（第１カード）の要部断面図である。図１に示すように、本実施の形態１のプローブカードは、多層配線基板（第１配線基板）１、薄膜シート（第１シート）２、テスタヘッドＴＨＤ、フロッグリングＦＧＲおよびカードホルダＣＨＤなどから形成されている。テスタヘッドＴＨＤとフロッグリングＦＧＲとの間、およびフロッグリングＦＧＲと多層配線基板１との間は、それぞれ複数本のポゴピンＰＧＰを介して電気的に接続され、それによりテスタヘッドＴＨＤと多層配線基板１との間が電気的に接続されている。カードホルダＣＨＤは、多層配線基板１をプローバに機械的に接続するもので、かつポゴピンＰＧＰからの圧力によって多層配線基板１に反りが生じてしまうことを防ぐ機械的強度を持つ。
【００７１】
図２は本実施の形態のプローブカードの下面の要部平面図であり、図３は図２中のＡ−Ａ線に沿った断面図である。
【００７２】
図２および図３に示すように、本実施の形態のプローブカードは、図１で示した部材の他に、たとえばプランジャ３などを含んでいる。薄膜シート２は押さえリング４によって多層配線基板１の下面に固定され、プランジャ３は多層配線基板１の上面に取り付けられている。多層配線基板１の中央部には開口部５が設けられ、この開口部５内において、薄膜シート２とプランジャ３とは接着リング６を介して接着されている。
【００７３】
薄膜シート２の下面には、たとえば４角錐型または４角錐台形型の複数のプローブ（接触端子）７が形成されている。薄膜シート２内には、プローブ７の各々と電気的に接続し、各々のプローブ７から薄膜シート２の探部まで延在する複数の配線（第２配線）が形成されている。多層配線基板１の下面または上面には、この複数の配線の端部とそれぞれ電気的に接触する複数の受け部（図示は省略）が形成されており、この複数の受け部は、多層配線基板１内に形成された配線（第１配線）を通じて多層配線基板１の上面に設けられた複数のポゴ（POGO）座８と電気的に接続している。このポゴ座８は、テスタからの信号をプローブカードへ導入するピンを受ける機能を有する。
【００７４】
本実施の形態１において、薄膜シート２は、たとえばポリイミドを主成分とする薄膜から形成されている。このような薄膜シート２は柔軟性を有することから、本実施の形態１では、チップ（半導体集積回路装置）のパッドにすべてのプローブ７を接触させるために、プローブ７が形成された領域（第１領域）の薄膜シート２を上面（裏面）から押圧具（押圧機構）９を介してプランジャ３が押圧する構造となっている。すなわち、プランジャ３内に配置されたばね３Ａの弾性力によって一定の圧力を押圧具９に加えるものである。本実施の形態において、押圧具９の材質としては、４２アロイを例示することができる。
【００７５】
ここで、検査対象のチップ表面に形成されたテストパッド（ボンディングパッド）数が増加すると、それに伴って各テストパッドのそれぞれに信号を送るためのポゴピンＰＧＰの本数が増加することになる。また、ポゴピンＰＧＰの本数が増加することによって、多層配線基板１に加わるポゴピンＰＧＰからの圧力も増加することになるので、多層配線基板１の反りを防ぐためにカードホルダＣＨＤを厚くする必要が生じる。さらに、薄膜シート２に形成された各プローブ７を対応するテストパッドに確実に接触させるために、薄膜シート２の中心領域ＩＡ（図３参照）および接着リングを境に外周側となり中心領域ＩＡを取り囲む外周領域ＯＡ（図３参照）のそれぞれに張力を加える構造とした場合には、多層配線基板１の表面から薄膜シート２のプローブ面までの高さＨＴ（図１参照）に限界が生じる。その高さＨＴの限界値よりカードホルダＣＨＤの厚さのほうが大きくなった場合には、薄膜シート２がカードホルダＣＨＤ内に埋もれてしまうことになり、プローブ７をテストパッドに確実に接触させることができなくなる不具合が懸念される。
【００７６】
そこで、本実施の形態１では、上記薄膜シート２の中心領域ＩＡのみに張力を加えた状態で薄膜シート２と接着リング６とを接着し、外周領域ＯＡには張力を加えない構造とする。この時、接着リング６の材質としては、Ｓｉ（シリコン）と同程度の熱膨張率の金属（たとえば、４２アロイ）を選択し、薄膜シート２と接着リング６とを接着する接着剤としては、エポキシ系接着剤を用いることを例示できる。それにより、上記薄膜シート２のプローブ面までの高さＨＴを規定する接着リング６の高さを高くすることができるので、その高さＨＴも高くなり、薄膜シート２がカードホルダＣＨＤ内に埋もれてしまう不具合を避けることができる。すなわち、カードホルダＣＨＤが厚くなった場合でも、プローブ７をテストパッドに確実に接触させることが可能となる。
【００７７】
上記のような手段を用いる代わりに、図４に示すように、多層配線基板１の中央部に補助基板ＳＢを取り付け、その補助基板ＳＢに薄膜シート２を取り付ける構造として、多層配線基板１の表面から薄膜シート２のプローブ面までの高さＨＴを向上させてもよい。多層配線基板１と同様に、補助基板ＳＢ内には複数の配線が形成され、さらにこれら配線の端部とそれぞれ電気的に接触する複数の受け部（図示は省略）が形成されている。多層配線基板１に設けられた受け部と補助基板ＳＢに設けられた受け部とは、たとえばそれぞれ対応するもの同士がはんだによって電気的に接続されている。はんだを用いる代わりに、異方性導電ゴムを介して多層配線基板１と補助基板ＳＢとを圧着する手段、もしくは多層配線基板１および補助基板ＳＢのそれぞれの表面に上記受け部と電気的に接続するＣｕ（銅）めっき製の突起部を形成し、対応する突起部同士を圧着する手段を用いてもよい。
【００７８】
本実施の形態において、上記プローブカードを用いてプローブ検査（電気的検査）を行う対象としては、ＬＣＤ（Liquid Crystal Display）ドライバが形成されたチップを例示することができる。図５は、それら複数のチップ（チップ領域）１０が区画されたウエハＷＨの平面図である。なお、本実施の形態のプローブカードを用いたプローブ検査は、これら複数のチップ１０が区画されたウエハＷＨに対して行うものである。また、図６は、そのチップ１０の平面と、その一部を拡大したものを図示している。このチップ１０は、たとえば単結晶シリコン基板からなり、その主面にはＬＣＤドライバ回路が形成されている。また、チップ１０の主面の周辺部には、ＬＣＤドライバ回路と電気的に接続する多数のパッド（テストパッド（第１電極））１１、１２が配置されており、図６中におけるチップ１０の上側の長辺および両短辺に沿って配列されたパッド１１は出力端子となり、チップ１０の下側の長辺に沿って配列されたパッド１２は入力端子となっている。ＬＣＤドライバの出力端子数は入力端子数より多いことから、隣り合ったパッド１１の間隔をできる限り広げるために、パッド１１はチップ１０の上側の長辺および両短辺に沿って２列で配列され、チップ１０の上側の長辺および両短辺に沿って互いの列のパッド１１が互い違いに配列されている。本実施の形態１において、隣り合うパッド１１が配置されているピッチＬＰは、たとえば約６８μｍである。また、本実施の形態１において、パッド１１は平面矩形であり、チップ１０の外周と交差（直交）する方向に延在する長辺の長さＬＡは約６３μｍであり、チップ１０の外周に沿って延在する短辺の長さＬＢは約３４μｍである。また、隣り合うパッド１１が配置されているピッチＬＰが約６８μｍであり、パッド１１の短辺の長さＬＢが約３４μｍであることから、隣り合うパッド１１の間隔は約３４μｍとなる。
【００７９】
パッド１１、１２は、たとえばＡｕ（金）から形成されたバンプ電極（突起電極）であり、チップ１０の入出力端子（ボンディングパッド）上に、電解めっき、無電解めっき、蒸着あるいはスパッタリングなどの方法によって形成されたものである。図７は、パッド１１の斜視図である。パッド１１の高さＬＣは約１５μｍであり、パッド１２も同程度の高さを有する。
【００８０】
また、上記チップ１０は、ウエハの主面に区画された多数のチップ領域に半導体製造技術を使ってＬＣＤドライバ回路（半導体集積回路）や入出力端子（ボンディングパッド）を形成し、次いで入出力端子上に上記の方法でパッド１１を形成した後、ウエハをダイシングしてチップ領域を個片化することにより製造することができる。また、本実施の形態１において、上記プローブ検査は、ウエハをダイシングする前に各チップ領域に対して実施するものである。なお、以後プローブ検査（パッド１１、１２とプローブ７とが接触する工程）を説明する際に、特に明記しない場合には、チップ１０はウエハをダイシングする前の各チップ領域を示すものとする。
【００８１】
図８は、上記チップ１０の液晶パネルへの接続方法を示す要部断面図である。図８に示すように、液晶パネルは、たとえば主面に画素電極１４、１５が形成されたガラス基板１６、液晶層１７、および液晶層１７を介してガラス基板１６と対向するように配置されたガラス基板１８などから形成されている。本実施の形態１においては、このような液晶パネルのガラス基板１６の画素電極１４、１５に、それぞれパッド１１、１２が接続するようにチップ１０をフェイスダウンボンディングすることによって、チップ１０を液晶パネルへ接続することを例示できる。
【００８２】
図９は上記薄膜シート２の下面のプローブ７が形成された領域の一部を拡大して示した要部平面図であり、図１０は図９中のＢ−Ｂ線に沿った要部断面図であり、図１１は図９中のＣ−Ｃ線に沿った要部断面図である。
【００８３】
上記プローブ７は、薄膜シート２中にて平面六角形状にパターニングされた金属膜２１Ａ、２１Ｂの一部であり、金属膜２１Ａ、２１Ｂのうちの薄膜シート２の下面に４角錐型または４角錐台形型に飛び出した部分である。プローブ７は、薄膜シート２の主面において上記チップ１０に形成されたパッド１１、１２の位置に合わせて配置されており、図９ではパッド１１に対応するプローブ７の配置について示している。これらプローブ７のうち、プローブ７Ａは、２列で配列されたパッド１１のうちの相対的にチップ１０の外周に近い配列（以降、第１列と記す）のパッド１１に対応し、プローブ７Ｂは、２列で配列されたパッド１１のうちの相対的にチップ１０の外周から遠い配列（以降、第２列と記す）のパッド１１に対応している。また、最も近い位置に存在するプローブ７Ａとプローブ７Ｂとの間の距離は、図９が記載された紙面の左右方向の距離ＬＸと上下方向の距離ＬＹとで規定され、距離ＬＸは前述の隣り合うパッド１１が配置されているピッチＬＰの半分の約３４μｍとなる。また、本実施の形態１において、距離ＬＹは、約９３μｍとなる。
【００８４】
金属膜２１Ａ、２１Ｂは、たとえば下層からロジウム膜およびニッケル膜が順次積層して形成されている。金属膜２１Ａ、２１Ｂ上にはポリイミド膜２２が成膜され、ポリイミド膜２２上には各金属膜２１と電気的に接続する配線（第２配線）２３が形成されている。配線２３は、ポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１Ａ、２１Ｂと接触している。また、ポリイミド膜２２および配線２３上には、ポリイミド膜２５が成膜されている。
【００８５】
上記したように、金属膜２１Ａ、２１Ｂの一部は４角錐型または４角錐台形型に形成されたプローブ７Ａ、７Ｂとなり、ポリイミド膜２２には金属膜２１Ａ、２１Ｂに達するスルーホール２４が形成される。そのため、プローブ７Ａが形成された金属膜２１Ａおよびスルーホール２４の平面パターンと、プローブ７Ｂが形成された金属膜２１Ｂおよびスルーホール２４の平面パターンとが同じ方向で配置されるようにすると、隣り合う金属膜２１Ａと金属膜２１Ｂとが接触してしまい、プローブ７Ａ、７Ｂからそれぞれ独立した入出力を得られなくなってしまう不具合が懸念される。そこで、本実施の形態１では、図９に示すように、プローブ７Ｂが形成された金属膜２１Ｂおよびスルーホール２４の平面パターンは、プローブ７Ａが形成された金属膜２１Ａおよびスルーホール２４の平面パターンを１８０°回転したパターンとしている。それにより、平面でプローブ７Ａおよびスルーホール２４が配置された金属膜２１Ａの幅広の領域と、平面でプローブ７Ｂおよびスルーホール２４が配置された金属膜２１Ｂの幅広の領域とが、紙面の左右方向の直線上に配置されないようになり、金属膜２１Ａおよび金属膜２１Ｂの平面順テーパー状の領域が紙面の左右方向の直線上に配置されるようになる。その結果、隣り合う金属膜２１Ａと金属膜２１Ｂとが接触してしまう不具合を防ぐことができる。また、狭ピッチでパッド１１（図６参照）が配置されても、それに対応した位置にプローブ７Ａ、７Ｂを配置することが可能となる。
【００８６】
本実施の形態では、図６を用いてパッド１１が２列で配列されている場合について説明したが、図１２に示すように、１列で配列されているチップも存在する。そのようなチップに対しては、図１３に示すように、上記金属膜２１Ａの幅広の領域が紙面の左右方向の直線上に配置された薄膜シート２を用いることで対応することができる。また、このようにパッド１１が１列で配列され、たとえばチップ１０の外周と交差（直交）する方向に延在する長辺の長さＬＡは約１４０μｍであり、チップ１０の外周に沿って延在する短辺の長さＬＢが約１９μｍであり、隣り合うパッド１１が配置されているピッチＬＰが約３４μｍであり、隣り合うパッド１１の間隔が約１５μｍである場合には、図６に示したパッド１１に比べて長辺が約２倍以上となり、短辺方向でのパッド１１の中心位置を図６に示したパッド１１の中心位置と揃えることができるので、図９〜図１１を用いて説明した薄膜シート２を用いることが可能となり、図１４に示す位置ＰＯＳ１、ＰＯＳでプローブ７Ａ、７Ｂのそれぞれがパッド１１に接触することになる。
【００８７】
また、パッド１１の数がさらに多い場合には、３列以上で配列されている場合もある。図１５は３列で配列されたパッド１１に対応した薄膜シート２の要部平面図であり、図１６は４列で配列されたパッド１１に対応した薄膜シート２の要部平面図である。チップ１０のサイズが同じであれば、パッド１１の配列数が増えるに従って、図９を用いて説明した距離ＬＸがさらに狭くなるので、上記金属膜２１Ａ、２１Ｂを含む金属膜が接触してしまうことがさらに懸念される。そこで、図１５および図１６に示すように、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄを、たとえば図９に示した金属膜２１Ａの平面パターンを４５°回転させたものとすることで、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄが互いに接触してしまう不具合を防ぐことが可能となる。また、ここでは図９に示した金属膜２１Ａの平面パターンを４５°回転させた例について説明したが、４５°に限定するものではなく、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄの互いの接触を防ぐことができるのであれば他の回転角でもよい。なお、金属膜２１Ｃには、プローブ７Ｂが対応するパッド１１よりさらにチップ１０内の内側に配置されたパッド１１に対応するプローブ７Ｃが形成され、金属膜２１Ｄには、プローブ７Ｃが対応するパッド１１よりさらにチップ１０内の内側に配置されたパッド１１に対応するプローブ７Ｄが形成されている。
【００８８】
ここで、図１７は図１６中のＤ−Ｄ線に沿った要部断面図であり、図１８は図１６中のＥ−Ｅ線に沿った要部断面図である。図１６に示したように、４列のパッド１１に対応するプローブ７Ａ〜７Ｄを有する金属膜２１Ａ〜２１Ｄを配置した場合には、金属膜２１Ａ〜２１Ｄのそれぞれに上層から電気的に接続する配線のすべてを同一の配線層で形成することが困難になる。これは、上記距離ＬＸが狭くなることによって、金属膜２１Ａ〜２１Ｄのそれぞれ同士が接触する虞が生じるのと共に、金属膜２１Ａ〜２１Ｄに電気的に接続する配線同士も接触する虞が生じるからである。そこで、本実施の形態においては、図１７および図１８に示すように、それら配線を２層の配線層（配線２３、２６）から形成することを例示することができる。なお、配線２６およびポリイミド膜２５上には、ポリイミド膜２７が形成されている。相対的に下層の配線２３はポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１Ａ、２１Ｃと接触し、相対的に上層の配線２６はポリイミド膜２２、２５に形成されたスルーホール２８の底部で金属膜２１Ｂ、２１Ｄと接触している。それにより、同一の配線層においては、隣り合う配線２３または配線２６の間隔を大きく確保することが可能となるので、隣り合う配線２３または配線２６が接触してしまう不具合を防ぐことができる。また、パッド１１が５列以上となり、それに対応するプローブ数が増加して上記距離ＬＸが狭くなる場合には、さらに多層に配線層を形成することによって、配線間隔を広げてもよい。
【００８９】
次に、上記の本実施の形態１の薄膜シート２の構造について、その製造工程と併せて図１９〜図２４を用いて説明する。図１９〜図２４は、図９〜図１１を用いて説明した２列のパッド１１（図６参照）に対応したプローブ７Ａ、７Ｂを有する薄膜シート２の製造工程中の要部断面図である。なお、薄膜シートの構造および薄膜シートの製造工程と、上記プローブ７（プローブ７Ａ〜７Ｄ）と同様のプローブの構造および製造工程については、特願２００３−７５４２９号、特願２００３−３７１５１５号、特願２００３−３７２３２３号、特願２００４−１１５０４８号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００４／１７１６０号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００５／４３４４号、特願２００５−１０９３５０号および特願２００５−１６８１１２号にも記載がある。
【００９０】
まず、図１９に示すように、厚さ０．２ｍｍ〜０．６ｍｍ程度のシリコンからなるウエハ３１を用意し、熱酸化法によってこのウエハ３１の両面に膜厚０．５μｍ程度の酸化シリコン膜３２を形成する。続いて、フォトレジスト膜をマスクとしてウエハ３１の主面側の酸化シリコン膜３２をエッチングし、ウエハ３１の主面側の酸化シリコン膜３２にウエハ３１に達する開口部を形成する。次いで、残った酸化シリコン膜３２をマスクとし、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いてウエハ３１を異方的にエッチングすることによって、ウエハ３１の主面に（１１１）面に囲まれた４角錐型または４角錐台形型の穴３３を形成する。
【００９１】
次に、図２０に示すように、上記穴３３の形成時にマスクとして用いた酸化シリコン膜３２をフッ酸およびフッ化アンモニウムの混合液によるウェットエッチングにより除去する。続いて、ウエハ３１に熱酸化処理を施すことにより、穴３３の内部を含むウエハ３１の全面に膜厚０．５μｍ程度の酸化シリコン膜３４を形成する。次いで、穴３３の内部を含むウエハ３１の主面に導電性膜３５を成膜する。この導電性膜３５は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。次いで、導電性膜３５上にフォトレジスト膜を成膜し、フォトリソグラフィ技術によって後の工程で金属膜２１Ａ、２１Ｂ（図９〜図１１参照）が形成される領域のフォトレジスト膜を除去し、開口部を形成する。
【００９２】
次に、導電性膜３５を電極とした電解めっき法により、上記フォトレジスト膜の開口部の底部に現れた導電性膜３５上に硬度の高い導電性膜３７および導電性膜３８を順次堆積する。本実施の形態１においては、導電性膜３７をロジウム膜とし、導電性膜３８をニッケル膜とすることを例示できる。ここまでの工程により、導電性膜３７、３８から前述の金属膜２１Ａ、２１Ｂを形成することができる。また、穴３３内の導電性膜３７、３８が前述のプローブ７Ａ、７Ｂとなる。なお、導電性膜３５は、後の工程で除去されるが、その工程については後述する。
【００９３】
金属膜２１Ａ、２１Ｂにおいては、後の工程で前述のプローブ７Ａ、７Ｂが形成された時に、ロジウム膜から形成された導電性膜３７が表面となり、導電性膜３７がパッド１１に直接接触することになる。そのため、導電性膜３７としては、硬度が高く耐磨耗性に優れた材質を選択することが好ましい。また、導電性膜３７はパッド１１に直接接触するため、プローブ７Ａ、７Ｂによって削り取られたパッド１１の屑が導電性膜３７に付着すると、その屑を除去するクリーニング工程が必要となり、プローブ検査工程が延びてしまうことが懸念される。そのため、導電性膜３７としては、パッド１１を形成する材料が付着し難い材質を選択することが好ましい。そこで、本実施の形態１においては、導電性膜３７として、これらの条件を満たすロジウム膜を選択している。それにより、そのクリーニング工程を省略することができる。
【００９４】
次に、上記金属膜２１Ａ、２１Ｂ（導電性膜３７、３８）の成膜に用いたフォトレジスト膜を除去した後、図２１に示すように、金属膜２１Ａ、２１Ｂおよび導電性膜３５を覆うようにポリイミド膜２２（図１０および図１１も参照）を成膜する。続いて、そのポリイミド膜２２に金属膜２１Ａ、２１Ｂに達する前述のスルーホール２４を形成する。このスルーホール２４は、レーザーを用いた穴あけ加工またはアルミニウム膜をマスクとしたドライエッチングによって形成することができる。
【００９５】
次に、図２２に示すように、スルーホール２４の内部を含むポリイミド膜２２上に導電性膜４２を成膜する。この導電性膜４２は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。続いて、その導電性膜４２上にフォトレジスト膜を形成した後に、そのフォトレジスト膜をフォトリソグラフィ技術によってパターニングし、フォトレジスト膜に導電性膜４２に達する開口部を形成する。次いで、めっき法により、その開口部内の導電性膜４２上に導電性膜４３を成膜する。本実施の形態１においては、導電性膜４３として銅膜、または銅膜およびニッケル膜を下層から順次堆積した積層膜を例示することができる。
【００９６】
次に、上記フォトレジスト膜を除去した後、導電性膜４３をマスクとして導電性膜４２をエッチングすることにより、導電性膜４２、４３からなる配線２３を形成する。配線２３は、スルーホール２４の底部にて金属膜２１Ａ、２１Ｂと電気的に接続することができる。
【００９７】
次に、図２３に示すように、ウエハ３１の主面に前述のポリイミド膜２５を成膜する。続いて、図２４に示すように、たとえばフッ酸とフッ化アンモニウムの混合液を用いたエッチングによって、ウエハ３１の裏面の酸化シリコン膜３４を除去する。続いて、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いたエッチングにより、薄膜シート２を形成するための型材であるウエハ３１を除去する。次いで、酸化シリコン膜３４および導電性膜３５を順次エッチングにより除去し、本実施の形態１の薄膜シート２を製造する。この時、酸化シリコン膜３４はフッ酸およびフッ化アンモニウムの混合液を用いてエッチングし、導電性膜３５に含まれるクロム膜は過マンガン酸カリウム水溶液を用いてエッチングし、導電性膜３５に含まれる銅膜はアルカリ性銅エッチング液を用いてエッチングする。ここまでの工程により、プローブ７Ａ、７Ｂを形成する導電性膜３７（図２０参照）であるロジウム膜がプローブ７Ａ、７Ｂの表面に現れる。前述したように、ロジウム膜が表面に形成されたプローブ７Ａ、７Ｂにおいては、プローブ７Ａ、７Ｂが接触するパッド１１の材料であるＡｕなどが付着し難く、Ｎｉより硬度が高く、かつ酸化され難く接触抵抗を安定させることができる。
【００９８】
必要に応じて、上記スルーホール２４、配線２３およびポリイミド膜２５を形成する工程を繰り返すことによって、さらに配線を多層に形成してもよい。
【００９９】
次に、上記薄膜シート２を本実施の形態１のプローブカード（図１〜図４参照）に取り付ける際の要部工程について説明する。
【０１００】
まず、図２５に示すように、図３を用いて前述した押圧具９を用意する。押圧具９は、最終的に薄膜シート２と対向する主面（第１主面）とその主面とは反対側の裏面（第１裏面）とを有し、その主面と裏面とを貫通する１つ以上の孔部（第１孔部）９Ａが形成されている。本実施の形態１においては、その孔部９Ａは、径が５０μｍ程度であり、１ｍｍ〜１．５ｍｍ程度の隣接間隔で複数個設けられていることを例示することができる。この孔部９Ａの機能については後ほど詳述する。
【０１０１】
次に、押圧具９の主面を上に向け、押圧具９の主面上に厚さ５０μｍ程度のシート状のエラストマ（衝撃緩和手段）４５を配置する。このエラストマ４５は、多数のプローブ７Ａ、７Ｂの先端がパッド１１に接触する際の衝撃を緩和しつつ、個々のプローブ７Ａ、７Ｂの先端の高さのばらつきを局部的な変形によって吸収し、パッド１１の高さのばらつきに倣った均一な食い込みによってプローブ７Ａ、７Ｂとパッド１１との接触を実現するものである。
【０１０２】
続いて、そのエラストマ４５上に厚さ１２．５μｍ程度のポリイミドシート（衝撃緩和手段）４６を配置する。この時、ポリイミドシート４６下のエラストマ４５は、静電吸着力によって押圧具９の主面に吸着され、ポリイミドシート４６についても静電吸着力によってエラストマ４５に吸着される。そのため、押圧具９を逆さにした程度であれば、エラストマ４５およびポリイミドシート４６は押圧具９から脱落することはない。
【０１０３】
次いで、押圧具９にエラストマ４５およびポリイミドシート４６を静電吸着させた状態で、押圧具９の主面を薄膜シート２の裏面（プローブ７が形成されている主面とは反対側の面）に配置する。この時、押圧具９が接着される領域は、主面側でプローブ７が形成されている領域である。
【０１０４】
その後、上記のように押圧具９が接着された薄膜シート２を本実施の形態１のプローブカードに取り付け、調整を行う。ここで行う調整は、押圧具９からの押圧力による薄膜シート２の多層配線基板１の表面からの押し出し量（多層配線基板１の表面から薄膜シート２のプローブ面までの高さＨＴ（図１参照）に相当）の調整、および各プローブ７の先端の位置合わせ（高さおよび対応するパッド１１、１２との平面での位置合わせ）である。
【０１０５】
上記のようにして取り付けおよび調整が完了した本実施の形態１のプローブカードにおいては、図２６に示すように、押圧具９の主面上にエラストマ４５を配置した際に、押圧具９とエラストマ４５との間に気泡ＫＨが巻き込まれている虞がある。このような気泡ＫＨが押圧具９とエラストマ４５との間に巻き込まれていると、プローブ検査時の高温環境下で気泡ＫＨが熱膨張し、プローブ検査時にチップ１０（図６および図１２参照）のパッド１１、１２にプローブ７Ａ、７Ｂを接触させるよう押圧具９が押圧力を加えた際に、その押圧力を気泡ＫＨが吸収してしまい、プローブ７Ａ、７Ｂが確実にパッド１１、１２に接触できなくなる不具合が懸念される。
【０１０６】
そこで、本実施の形態１では、押圧具９に前述した孔部９Ａを設けることにより、熱膨張した気泡ＫＨを孔部９Ａからプローブカード外へ脱気することを可能としている。気泡ＫＨは、押圧具９とエラストマ４５との間で流動するので、いずれかの孔部９Ａから放出することができる（図２６参照）。それにより、プローブ検査時においては、押圧具９が押圧力を加えた際にその押圧力を気泡ＫＨが吸収してしまうことを防ぐことができるので、プローブ７Ａ、７Ｂを確実にパッド１１、１２に接触させることが可能となる。
【０１０７】
また、押圧具９の主面上にエラストマ４５およびポリイミドシート４６を配置する際にも、それぞれの界面に気泡ＫＨを巻き込んでしまう虞がある。このような気泡ＫＨが巻き込まれてしまった場合にも、プローブ検査時の高温雰囲気中にて気泡ＫＨが膨張して押圧具９からの押圧力を膨張した気泡ＫＨが吸収し、プローブ７（７Ａ、７Ｂ）が確実にパッド１１、１２に接触できなくなる不具合が懸念される。
【０１０８】
そこで、本実施の形態１では、押圧具９の主面上にエラストマ４５およびポリイミドシート４６を配置する前に、予めエラストマ４５およびポリイミドシート４６に表裏を貫通する径が５０μｍ〜１５０μｍ程度の孔部（第２孔部）ＴＨＬ（図２７および図２８参照）を形成しておく。この孔部ＴＨＬは、たとえば型抜き（パンチ）で形成することができる。このような孔部ＴＨＬを形成しておくことにより、気泡ＫＨがエラストマ４５およびポリイミドシート４６のそれぞれの界面に巻き込まれてしまった場合でも孔部ＴＨＬから気泡ＫＨを脱気することができる。すなわち、プローブ検査時には、プローブ７（７Ａ、７Ｂ）を確実にパッド１１、１２に接触させることが可能となる。また、気泡ＫＨは、各界面において流動的であることから、孔部ＴＨＬの数、開孔径および平面における開孔位置等がエラストマ４５とポリイミドシート４６とで揃っていなくともよい。また、エラストマ４５にのみ孔部ＴＨＬを形成した構成としてもよい。
【０１０９】
また、薄膜シート２にも上記孔部ＴＨＬと同様の孔部（第３孔部）を設けてもよい。この場合、その孔部は、プローブ７（７Ａ、７Ｂ）、金属膜２１Ａ、２１Ｂ、および配線２３が形成されている部分を避けて形成するものであり、たとえばレーザーを用いた加工によって上記孔部ＴＨＬと一括に形成することができる。すなわち、エラストマ４５およびポリイミドシート４６は、図２５を用いて説明したような押圧具９に静電吸着させて薄膜シート２上に配置する方法ではなく、薄膜シート２の裏面上にポリイミドシート４６およびエラストマ４５の順で配置し、レーザーによって薄膜シート２、エラストマ４５およびポリイミドシート４６に孔部ＴＨＬを開孔した後に（図２９参照）、エラストマ４５上に押圧具９を配置するものである（図３０参照）。このように薄膜シート２にも孔部ＴＨＬを形成しておくことにより、薄膜シート２の孔部ＴＨＬからも気泡ＫＨを脱気することが可能となる（図３１参照）。
【０１１０】
ここで、薄膜シート２、ポリイミドシート４６およびエラストマ４５における上記孔部ＴＨＬの形成位置を説明する。前述の図２７中において点線で示した領域は、チップ１０の外形に対応する領域１０Ａである。またアライメントマークＡＭは、プローブカードの組立時における位置合わせ、およびプローブ検査時におけるチップ１０との位置合わせに用いられる。前述したように、孔部ＴＨＬは、プローブ７（７Ａ、７Ｂ）、金属膜２１Ａ、２１Ｂ、および配線２３が形成されている部分を避けて形成される。また、図２７中でＧ１（紙面左右方向）およびＧ２（紙面上下方向）で示される領域１０Ａの外端部からの部分にプローブ７（７Ａ、７Ｂ）、金属膜２１Ａ、２１Ｂ、および配線２３が形成されていることから、このＧ１およびＧ２で示される領域より内側に孔部ＴＨＬは形成される。本実施の形態１では、紙面左右方向における２つのアライメントマークＡＭ間の距離をＸ１とした時に、その２つのアライメントマークＡＭ間においてＸ１／１２、Ｘ１／６、Ｘ１／６、Ｘ１／６、Ｘ１／６、Ｘ１／６、およびＸ１／１２の間隔で孔部ＴＨＬを配置することを例示できる。また、領域１０Ａの中央に他の孔部ＴＨＬより大きな径を有する孔部（第２孔部）ＴＨＬＣを配置してもよい。
【０１１１】
また、本実施の形態１においては、前述した型抜きでエラストマ４５およびポリイミドシート４６に孔部ＴＨＬを形成した場合においても、レーザーを用いた加工の場合と同様の平面レイアウトで孔部ＴＨＬを形成することを例示できるが、この平面レイアウトに限定するものではない。
【０１１２】
また、前述の型抜きによる孔部ＴＨＬの形成工程と、レーザーを用いた孔部ＴＨＬの形成工程を組み合わせてもよい。すなわち、エラストマ４５およびポリイミドシート４６については型抜きで孔部ＴＨＬを形成し、薄膜シート２についてはレーザーを用いて孔部ＴＨＬを形成するものである。もしくは、エラストマ４５についてのみ型抜きで孔部ＴＨＬを形成し、薄膜シート２およびポリイミドシート４６についてはレーザーを用いて孔部ＴＨＬを形成してもよい。このように孔部ＴＨＬの形成工程を組み合わせた場合、前述したように気泡ＫＨは各界面において流動的であることから、孔部ＴＨＬの数、開孔径および平面における開孔位置等が薄膜シート２とエラストマ４５とポリイミドシート４６とで揃っていなくともよい。
【０１１３】
また、薄膜シート２、エラストマ４５およびポリイミドシート４６に孔部ＴＨＬを設けた場合には、押圧具９の孔部９Ａを省略してもよい。このような構成によっても、押圧具９に孔部９Ａが設けてある場合と同様の効果を得ることができる。
【０１１４】
また、図３２に示すように、エラストマ４５、ポリイミドシート４６および薄膜シート２と対向する押圧具９の主面の外周（第１外周部）の全周に渡って角部に面取り加工を施すことによって、面取り部９Ｂを形成してもよい。この場合、エラストマ４５およびポリイミドシート４６は、平面で押圧具９より小さくなるようにする。なお、図３２では、その面取り部９Ｂの表面が平坦な面である場合の要部断面を図示している。このような面取り加工を施していない場合には、エラストマ４５、ポリイミドシート４６および薄膜シート２のうち、押圧具９による押圧によって押圧具９の主面の外周角部と直接もしくは間接的に接する部分に応力が集中する。本実施の形態１では、上記面取り加工を施すことにより、そのような応力集中を緩和することができる。それにより、面取り部９Ｂ下においては、押圧具９、エラストマ４５およびポリイミドシート４６のそれぞれの側面（第２外周部、第３外周部）にて、それぞれとの界面（第１接触面、第２接触面）からも前述の気泡ＫＨを脱気することが可能となる。
【０１１５】
また、上記面取り部９Ｂが形成された押圧具９の主面の外周に１つ以上の溝部９Ｃを形成してもよい（図３３も参照）。ここで、図３３は、溝部９Ｃが形成された押圧具９の主面の平面図であり、図３２における押圧具９の断面は、図３３中のＦ−Ｆ線に沿った断面に相当する。このような溝部９Ｃ下においては、さらにエラストマ４５、ポリイミドシート４６および薄膜シート２に応力が集中することを防ぐことができる。すなわち、溝部９Ｃ下においては、前述の気泡ＫＨをさらに効果的に脱気することが可能となる。
【０１１６】
また、上記孔部９Ａ、ＴＨＬ、ＴＨＬＣのうちの１つ以上が形成されていない場合でも、面取り部９Ｂもしくは溝部９Ｃを形成することによって、面取り部９Ｂもしくは溝部９Ｃ下においては、押圧具９、エラストマ４５およびポリイミドシート４６のそれぞれの側面にて、それぞれとの界面から気泡ＫＨを脱気することができるので、脱気の効果の差こそあれ有効である。
【０１１７】
また、上記図３２では、表面が平坦な面取り部９Ｂを図示したが、図３４にしめすように、表面が曲面状（ラウンドテーパー状）の面取り部９Ｂとしてもよい。
【０１１８】
（実施の形態２）
前記実施の形態１では、薄膜シート２中の配線層を１層で形成した場合について例示したが（たとえば図２４参照）、本実施の形態２の薄膜シート２は、複数層の配線層を有するものである。
【０１１９】
図３５は、本実施の形態２の薄膜シート２の要部断面図である。この図３５に示すように、本実施の形態２の薄膜シート２は、配線２３およびポリイミド膜２５上に配線２３Ａおよびポリイミド膜２５Ａが形成された積層配線構造を有するものである。配線２３Ａは、ポリイミド膜２５に形成されたスルーホール２４Ａにて配線２３と接続している。なお、図３５では、２層の配線層が形成された場合について図示しているが、さらに多層に配線層が形成されていてもよい。
【０１２０】
本実施の形態２においては、特に薄膜シート２のプローブ７（７Ａ、７Ｂ）の近傍において、配線密度（配線間隔）が等しくなるようにする。ここで、図３６は、薄膜シート２中における配線２３もしくは配線２３Ａが形成された配線層の要部平面レイアウトを示したものである。図３６中において、一点差線で囲まれた領域は検査対象のチップ１０の外形に相当する領域であり、プローブ７と電気的に接続する配線２３、２３Ａは、たとえばこの一点差線で囲まれた領域内に形成されている。図３６は、プローブカードに形成された複数のプローブ７が、検査対象のウエハＷＨ（図５参照）との１回の接触で、２つのチップ１０（図６および図１２参照）と接触する場合のレイアウトを図示しており、その２つのチップ領域１０がそれぞれの対角線の延在方向で隣接している場合のものである。また、前記一点差線で囲まれた領域と隣接する領域には、プローブ７とは電気的に接続しない配線（第３配線）２３Ｂを、配線２３、２３Ａの配置密度と同様の配置密度で配置する。このような配線２３Ｂは、配線２３、２３Ａと同じ配線層で形成することができ、配線２３、２３Ａと一括に形成することができる。このような配線２３Ｂを配置することにより、薄膜シート２の特にプローブ７の近傍においては配線密度を均一にし、薄膜シート２の剛性を均一化することができるので、プローブ検査時の温度変化に起因する応力の局所的な集中を防ぐことができる。それにより、複数のプローブ７の先端の高さが不揃いになってしまう不具合を防ぐことができる。その結果、プローブ検査時においては、すべてのプローブ７を対応するパッド１１、１２（図６および図１２参照）に確実に接触させることができる。
【０１２１】
一方、図３７に示すように、配線２３Ｂを省略した場合には、プローブ７の近傍において配線密度および剛性が不均一となってしまうため、プローブ検査時の温度変化によって薄膜シート２中においては局所的な応力集中の発生が懸念され、それに伴って複数のプローブ７の先端の高さが不揃いになってしまう不具合の発生が懸念される。
【０１２２】
また、図３６中の一点差線で囲まれた領域内にもプローブ７と電気的に接続しない配線を配置してもよい。ここで、図３８は上記プローブ７付近における配線２３を含む１層目の配線の模式的な平面レイアウトの要部を示したものであり、図３９は図３８の平面レイアウトの要部を拡大して示したものであり、図４０は図３９に対応する位置における配線２３Ａを含む２層目の配線の平面レイアウトを示したものであり、図４１は図３９および図４０に示した平面レイアウトを合わせたものである。図３８中における一点差線で囲まれた領域は、検査対象のチップ１０の外形に相当する領域１０Ａである。
【０１２３】
図３８に示すように、本実施の形態２では、配線２３の間隔が広くなっている（配線２３の配線密度が低い）個所および配線２３が配置されていない領域１０Ａには、プローブ７（７Ａ、７Ｂ）と電気的に接続しない配線（第３配線）２３Ｃを配置する。このような配線２３Ｃが配置されていない場合には、配線２３、２３Ｃの配置されていない個所で薄膜シート２が薄くなり、プローブ７のパッド１１、１２へのコンタクト性が低下してしまう不具合が懸念される。一方、配線２３Ｃを配置した本実施の形態２によれば、薄膜シート２の厚さが不均一になってしまうことを防ぐことができるので、プローブ７のパッド１１、１２へのコンタクト性が低下してしまうことを防ぐことができる。
【０１２４】
また、領域１０Ａ内における配線２３、２３Ｃより内側、および領域１０Ａの外部における配線２３の間隔が広くなっている（配線２３の配線密度が低い）個所にプローブ７と電気的に接続しない配線（第３配線）２３Ｄを配置する。このような配線２３Ｄが配置されていない場合には、配線２３、２３Ｃ、２３Ｄの配置されていない個所で薄膜シート２の剛性が低くなり、プローブ検査時の温度変化によって薄膜シート２中では局所的な応力集中が発生し、それに伴って複数のプローブ７の先端の高さが不揃いになってしまう不具合の発生が懸念される。一方、本実施の形態２によれば、配線２３Ｄを配置したことによって薄膜シート２の剛性を均一化することができる。それにより、薄膜シート２中では、プローブ検査時の温度変化に起因する応力の局所的な集中を防ぐことができるので、プローブ７のパッド１１、１２へのコンタクト性が低下してしまうことを防ぐことができる。
【０１２５】
また、図３９〜図４１に示すように、配線２３Ｂを含む２層目の配線については、１層目の配線２３、２３Ｃ、２３Ｄに合わせてレイアウトを形成する。なお、図３９〜図４１中においては、配線２３Ｃ、２３Ｄは４５°のハッチングを付して図示しており、配線２３Ｅは１３５°のハッチングを付して示してあり、配線２３Ｃ、２３Ｄと配線２３Ｅとが重なっている個所では、４５°のハッチングおよび１３５°のハッチングが重なっている。この時、下層の配線２３、２３Ｃ、２３Ｄに対応する位置に配線２３Ｂが配置されていない場合には、それら配線２３、２３Ｃ、２３Ｄに対応する位置に、プローブ７とは電気的に接続しない配線（第３配線）２３Ｅを配置する。それにより、２層目においても配線２３Ｂ、２３Ｅを含む配線の間隔（配線密度）を均一にすることができる。すなわち、２層目の配線層においても薄膜シート２が局所的に薄くならないよう、かつ薄膜シート２の剛性を均一化するように配線パターンを形成するので、薄膜シート２中に多層に配線層が形成されている場合でもプローブ７のパッド１１、１２へのコンタクト性が低下してしまうことを防ぐことができる。なお、薄膜シート２中にさらに多層に配線層が形成されている場合でも、配線２３Ｂ、２３Ｅと同様の配線パターンとすることでプローブ７のパッド１１、１２へのコンタクト性が低下してしまうことを防ぐことができる。
【０１２６】
ところで、複数のプローブ７（７Ａ、７Ｂ）の間で先端の高さに差が生じ、プローブ検査時においてすべてのプローブ７がパッド１１、１２と接触できなくなってしまっている場合には、プローブカードのオーバードライブ量を上げることですべてのプローブ７をパッド１１、１２に接触させることができる。しかしながら、オーバードライブ量を上げることによって、プローブ７からチップ１０に加わる荷重が増加し、チップ１０内に形成された回路や素子を破壊してしまう虞がある。そこで、本実施の形態２では、そのような不具合を防ぐために、図４２に示すように、薄膜シート２中において、プローブ７（７Ａ、７Ｂ）上およびその近傍の領域ＰＡでは１層の配線層（配線２３）のみ配置し、複数層の配線層（配線２３、２３Ａ）はそれ以外の領域ＳＡに配置する構造とすることを例示できる。それにより、その領域ＰＡにおいては、薄膜シート２の剛性を他の領域ＳＡより低くすることができる。その結果、低荷重、すなわち低オーバードライブ量でもすべてのプローブ７をパッド１１、１２に接触させることが可能となるので、プローブ検査時にチップ１０内に形成された回路や素子を破壊してしまうことを防ぐことができる。
【０１２７】
また、前述の図３６を用いて説明したように、本実施の形態２では、複数のプローブ７（７Ａ、７Ｂ）の１回の接触でプローブ検査が行われる２つのチップ領域１０（薄膜シート１０における領域１０Ａが対応）がそれぞれの対角線の延在方向で隣接している。そのため、図４３に示すように、対角線の延在方向上で隣接する２つの領域１０Ａから引き出される複数の配線２３の延在する方向は交差しない。すなわち、本実施の形態２によれば、１層目の配線層を形成する複数の配線２３は、領域１０Ａ外においても他の配線２３と交差することなく延在させることができるので、複数の配線２３の引き回し（配置レイアウト）の自由度を向上することができる。その結果、図４２で示した領域ＰＡにおいては、配線層を２層以上にすることなく配線レイアウトを形成することができるので、薄膜シート２の剛性を他の領域ＳＡ（図４２参照）より低くすることができる。
【０１２８】
また、前記実施の形態１で説明した孔部ＴＨＬ、ＴＨＬＣ（図２７および図３１参照）を薄膜シート２に形成しない場合には、上記領域１０Ａ内においても複数の配線２３の引き回し（配置レイアウト）の自由度を向上することができる（図４３参照）。一方、その孔部ＴＨＬ、ＴＨＬＣを形成した場合には、領域１０Ａ内においては、孔部ＴＨＬ、ＴＨＬＣを避けて配線２３を引き回すように配線レイアウトを形成しなければならない。そのため、領域１０Ａ内における配線２３の引き回し（配置レイアウト）の自由度が低下し、配線２３を大きく引き回すことが困難となる（図４４参照）。すなわち、孔部ＴＨＬ、ＴＨＬＣを薄膜シート２に形成しない場合には、図４３を用いて説明した複数の配線２３が互いに交差しない延在方向とする配線２３の配置レイアウトの形成を容易にすることができる。
【０１２９】
配線２３のうち、電源系のパッド１１もしくはパッド１２と接触するプローブ７と電気的に接続している配線２３Ｆは、プローブ検査時に他の配線２３より大きな電流が流れることから、他の配線２３より大きな配線幅で形成されている。そのため、配線２３Ｆが形成された領域においては薄膜シート２の剛性が強くなり、配線２３Ｆ下に配置され配線２３Ｆと電気的に接続しているプローブ７がプローブ検査時に対応するパッド１１もしくはパッド１２と接触できなくなってしまう虞がある。そこで、本実施の形態２では、図４５に示すように、配線２３Ｆのうちプローブ７上およびその近傍の領域２３Ｐにおいて配線幅を他の配線２３と同程度にする。それにより、配線２３Ｆの抵抗値の上昇を抑制しつつ、その領域２３Ｐにおける薄膜シート２の剛性を他の配線２３が配置された領域と同程度にすることができる。その結果、プローブ検査時には、配線２３Ｆ下に配置され配線２３Ｆと電気的に接続しているプローブ７についても対応するパッド１１もしくはパッド１２と確実に接触させることができる。
【０１３０】
（実施の形態３）
図４６〜図４８は、本実施の形態３の薄膜シート２の製造工程およびその構造を説明する要部断面図である。
【０１３１】
本実施の形態３の薄膜シート２の製造工程は、前記実施の形態１において図１９〜図２３を用いて説明した工程までは同様である。その後、図４６に示すように、ポリイミド膜２５の上面（プローブ７Ａ、７Ｂが形成された主面（第２主面）とは反対側の裏面（第２裏面））に金属シート（第２シート）４７を固着する。この金属シート４７としては、線膨張率が低く、かつシリコンから形成されたウエハ３１の線膨張率に近い材質を選ぶものであり、本実施の形態３では、たとえば４２アロイ（ニッケル４２％かつ鉄５８％の合金で、線膨張率４ｐｐｍ／℃）またはインバー（ニッケル３６％かつ鉄６４％の合金で、線膨張率１．５ｐｐｍ／℃）を例示することができる。また、金属シート４７を用いる代わりにウエハ３１と同じ材質のシリコン膜を形成してもよいし、シリコンと同程度の線膨張率を有する材質、たとえば鉄とニッケルとコバルトとの合金、またはセラミックと樹脂との混合材料などでもよい。このような金属シート４７を固着するには、ウエハ３１の主面に位置合わせしつつ重ね合わせ、１０〜２００ｋｇｆ／ｃｍ２程度で加圧しながらポリイミド膜２５のガラス転移点温度以上の温度で加熱を行い、加熱加圧圧着することによって実現できる。
【０１３２】
このような金属シート４７をポリイミド膜２５を用いて固着することによって、形成される薄膜シート２の強度の向上を図ることができる。また、金属シート４７を固着したことにより、プローブ検査時の温度に起因する薄膜シート２および検査対象のウエハＷＨ（図５参照）の膨張量または収縮量を揃えることができる。それにより、プローブ７Ａ、７Ｂと対応するパッド１１（図６および図１２参照）との相対的な位置がずれてしまうことを防ぐことが可能となる。すなわち、プローブ７Ａ、７Ｂと対応するパッド１１とがプローブ検査時の温度に関係なく常に電気的接触を保つことが可能となる。また、様々な状況下での薄膜シート２と検査対象のウエハＷＨとの相対的な位置制度を確保することが可能となる。
【０１３３】
次に、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとして金属シート４７をエッチングし、プローブ７Ａ、７Ｂ上の金属シート４７に開口部４７Ａを形成する。本実施の形態３において、このエッチングは、塩化第二鉄溶液を用いたスプレーエッチングとすることができる。
【０１３４】
次に、上記フォトレジスト膜を除去した後、図４７に示すように、開口部４７Ａ内に、エラストマ４８を形成する。この時、エラストマ４８は所定量が開口部４７Ａの上部へ出るように形成する。本実施の形態３においては、エラストマ４８を形成する方法として、開口部４７Ａ内に弾性樹脂を印刷もしくはディスペンサ塗布する方法、またはシリコンシートを設置する方法を例示することができる。エラストマ４８は、多数のプローブ７Ａ、７Ｂの先端がパッド１１に接触する際の衝撃を緩和しつつ、個々のプローブ７Ａ、７Ｂの先端の高さのばらつきを局部的な変形によって吸収し、パッド１１の高さのばらつきに倣った均一な食い込みによってプローブ７Ａ、７Ｂとパッド１１との接触を実現する。
【０１３５】
その後、前記実施の形態１において図２４を用いて説明した工程を経ることによって本実施の形態３の薄膜シート２を製造する（図４８参照）。
【０１３６】
上記のような工程で製造した本実施の形態３の薄膜シート２をプローブカードに取り付ける際には、前記実施の形態１で用いたエラストマ４５およびポリイミドシート４６は省略する。また、薄膜シート２以外のプローブカードを形成する部材の構成および構造は、前記実施の形態１と同様である。
【０１３７】
本実施の形態３の薄膜シート２をプローブカードに取り付けた際には、薄膜シート２を形成する部材のうち、エラストマ４８が押圧具９と接する。そのため、金属シート４７と押圧具９との間に隙間が形成される。この隙間が形成されていることにより、プローブ検査時の温度変化によって金属シート４７に応力が加わって金属シート４７が反る。金属シート４７が反ったことによって薄膜シート２自体が反ることになり、複数のプローブ７（７Ａ、７Ｂ）が確実にチップ１０（図６および図１２参照）のパッド１１（図６および図１２参照）に接触できなくなってしまう不具合の発生が懸念される。
【０１３８】
そこで、本実施の形態３では、上記隙間が大きく形成されてしまう個所、すなわち平面で金属シート４７が大きく面積を占める位置に平面円形のエラストマ４８Ａを配置する。このエラストマ４８Ａは、エラストマ４８と同じ工程において形成することができる。なお、エラストマ４８Ａは、平面円形のパターンに限定するものではなく、たとえば平面矩形であってもよい。ここで、図４９は、エラストマ４８、４８Ａの平面パターンを図示したものである。エラストマ４８Ａが配置される位置は、たとえば前記実施の形態１において図２７に示した領域１０Ａ内、特に領域１０Ａの中央付近とすることを例示できる。このようなエラストマ４８Ａを配置することによって、エラストマ４８Ａがその隙間の中で金属シート４７を支えることになり、プローブ検査時の温度変化による金属シート４７の反りを防ぐことができる。それにより、プローブ検査時には、複数のプローブ７（７Ａ、７Ｂ）を確実にチップ１０のパッド１１に接触させることができる。
【０１３９】
また、エラストマ４８の平面パターンは略矩形となることから、その略矩形のパターンの角部には応力が集中し、それに伴って金属シート４７が反ってしまう虞がある。そこで、本実施の形態３では、その角部にもエラストマ４８Ａと同様のエラストマ４８Ｂを配置することを例示できる。それにより、金属シート４７の反りを防ぐことができる。
【０１４０】
また、図５０に示すように、上記エラストマ４８Ａ、４８Ｂを複数配置してもよい。それにより、図４９に示した配置パターンの場合よりもさらに効果的に金属シート４７の反りを防ぐことが可能となる。
【０１４１】
上記のような本実施の形態３によっても、前記実施の形態１、２と同様の効果を得ることができる。
【０１４２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１４３】
本発明の半導体集積回路装置の製造方法は、半導体集積回路装置の製造工程におけるプローブ検査工程に広く適用することができる。
【図面の簡単な説明】
【０１４４】
【図１】本発明の実施の形態１であるプローブカードの要部断面図である。
【図２】本発明の実施の形態１であるプローブカードの下面の要部平面図である。
【図３】図２中のＡ−Ａ線に沿った断面図である。
【図４】本発明の実施の形態１であるプローブカードの要部断面図である。
【図５】本発明の実施の形態１であるプローブカードを用いてプローブ検査を行う対象の半導体チップ領域が形成された半導体ウエハの平面図である。
【図６】本発明の実施の形態１であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。
【図７】図６に示した半導体チップに形成されたパッドの斜視図である。
【図８】図６に示した半導体チップの液晶パネルへの接続方法を示す要部断面図である。
【図９】本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部平面図である。
【図１０】図９中のＢ−Ｂ線に沿った断面図である。
【図１１】図９中のＣ−Ｃ線に沿った断面図である。
【図１２】本発明の実施の形態１であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。
【図１３】本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部平面図である。
【図１４】本発明の実施の形態１であるプローブカードを用いてプローブ検査を行う対象の半導体チップに設けられたバンプ電極上にてプローブが接触する位置を示した要部平面図である。
【図１５】本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部平面図である。
【図１６】本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部平面図である。
【図１７】図１６中のＤ−Ｄ線に沿った断面図である。
【図１８】図１６中のＥ−Ｅ線に沿った断面図である。
【図１９】本発明の実施の形態１であるプローブカードを形成する薄膜シートの製造工程を説明する要部断面図である。
【図２０】図１９に続く薄膜シートの製造工程中の要部断面図である。
【図２１】図２０に続く薄膜シートの製造工程中の要部断面図である。
【図２２】図２１に続く薄膜シートの製造工程中の要部断面図である。
【図２３】図２２に続く薄膜シートの製造工程中の要部断面図である。
【図２４】図２３に続く薄膜シートの製造工程中の要部断面図である。
【図２５】図１９〜図２４の工程で製造された薄膜シートをプローブカードに取り付ける工程を説明する要部断面図である。
【図２６】本発明の実施の形態１であるプローブカードを形成する薄膜シートと押圧具との間から気泡を脱気する様子を説明する要部断面図である。
【図２７】本発明の実施の形態１であるプローブカードを形成する薄膜シートと、薄膜シートと押圧具との間に配置されたエラストマおよびポリイミドシートとに設けられた孔部を説明する要部平面図である。
【図２８】本発明の実施の形態１であるプローブカードを形成する薄膜シートと押圧具との間に配置されたエラストマおよびポリイミドシートに設けられた孔部、およびその孔部からの脱気を説明する要部断面図である。
【図２９】本発明の実施の形態１であるプローブカードを形成する薄膜シートと、薄膜シートと押圧具との間に配置されたエラストマおよびポリイミドシートとにレーザーによって孔部を形成する工程を説明する要部断面図である。
【図３０】図２９に続く工程でエラストマ上に押圧具を配置する工程を説明する要部断面図である。
【図３１】本発明の実施の形態１であるプローブカードを形成する薄膜シートと、薄膜シートと押圧具との間に配置されたエラストマおよびポリイミドシートとに設けられた孔部、およびその孔部からの脱気を説明する要部断面図である。
【図３２】本発明の実施の形態１であるプローブカードを形成する押圧具の主面の外周角部に施す面取り加工について説明する要部断面図である。
【図３３】本発明の実施の形態１であるプローブカードを形成する押圧具の主面の平面図である。
【図３４】本発明の実施の形態１であるプローブカードを形成する押圧具の主面の外周角部に施す面取り加工について説明する要部断面図である。
【図３５】本発明の実施の形態２であるプローブカードを形成する薄膜シートの要部断面図である。
【図３６】本発明の実施の形態２であるプローブカードを形成する薄膜シート中の配線層の要部平面レイアウトを示した要部平面図である。
【図３７】図３６に示した薄膜シート中の配線層の要部平面レイアウトと比較した薄膜シート中の配線層の要部平面レイアウトを示した要部平面図である。
【図３８】本発明の実施の形態２であるプローブカードを形成する薄膜シート中の配線層の要部平面レイアウトを示した要部平面図である。
【図３９】本発明の実施の形態２であるプローブカードを形成する薄膜シート中の１層目配線層の要部平面レイアウトを示した要部平面図である。
【図４０】本発明の実施の形態２であるプローブカードを形成する薄膜シート中の２層目配線層の要部平面レイアウトを示した要部平面図である。
【図４１】図３９の平面レイアウトと図４０の平面レイアウトを合わせた要部平面図である。
【図４２】本発明の実施の形態２であるプローブカードを形成する薄膜シートの要部断面図である。
【図４３】本発明の実施の形態２であるプローブカードを形成する薄膜シートにおける配線パターンの延在方向を示す説明図である。
【図４４】図４３に示した本発明の実施の形態２の薄膜シートにおける配線パターンと比較した配線パターンの説明図である。
【図４５】本発明の実施の形態２であるプローブカードを形成する薄膜シートにおける配線パターンを説明する要部平面図である。
【図４６】本発明の実施の形態３であるプローブカードを形成する薄膜シートの製造工程およびその構造を説明する要部断面図である。
【図４７】図４６に続く薄膜シートの製造工程中の要部断面図である。
【図４８】図４７に続く薄膜シートの製造工程中の要部断面図である。
【図４９】本発明の実施の形態３であるプローブカードを形成する薄膜シートが有するエラストマのパターンを説明する要部平面図である。
【図５０】本発明の実施の形態３であるプローブカードを形成する薄膜シートが有するエラストマのパターンを説明する要部平面図である。
【符号の説明】
【０１４５】
１  多層配線基板（第１配線基板）
２  薄膜シート（第１シート）
３  プランジャ
４  押さえリング
５  開口部
６  接着リング
７、７Ａ、７Ｂ、７Ｃ、７Ｄ  プローブ（接触端子）
８  ポゴ座
９  押圧具（押圧機構）
９Ａ  孔部（第１孔部）
９Ｂ  面取り部
９Ｃ  溝部
１０  チップ（チップ領域）
１０Ａ  領域
１１、１２  パッド（テストパッド（第１電極））
１４、１５  画素電極
１６  ガラス基板
１７  液晶層
１８  ガラス基板
２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ  金属膜
２２  ポリイミド膜
２３、２３Ａ  配線（第２配線）
２３Ｂ、２３Ｃ、２３Ｄ  配線（第３配線）
２３Ｆ  配線
２３Ｐ  領域
２４、２４Ａ  スルーホール
２５、２５Ａ  ポリイミド膜
２６  配線（第２配線）
２７  ポリイミド膜
２８  スルーホール
３１  ウエハ
３２  酸化シリコン膜
３３  穴
３４  酸化シリコン膜
３５  導電性膜
３７、３８  導電性膜
４２、４３  導電性膜
４５  エラストマ（衝撃緩和手段）
４６  ポリイミドシート（衝撃緩和手段）
４７  金属シート（第２シート）
４７Ａ  開口部
４８  エラストマ
４８Ａ  エラストマ
４８Ｂ  エラストマ
ＡＭ  アライメントマーク
ＣＨＤ  カードホルダ
ＦＲＧ  フロッグリング
Ｇ１、Ｇ２  領域
ＩＡ  中心領域
ＫＨ  気泡
ＬＡ、ＬＢ  長さ
ＬＰ  ピッチ
ＬＸ、ＬＹ  距離
ＯＡ  外周領域
ＰＡ  領域
ＰＧＰ  ポゴピン
ＰＯＳ１、ＰＯＳ２  位置
ＳＡ  領域
ＳＢ  補助基板
ＴＨＤ  テスタヘッド
ＴＨＬ、ＴＨＬＣ  孔部（第２孔部、第３孔部）
ＷＨ  ウエハ
【図１】
0004825457.tif 000002
【図２】
0004825457.tif 000003
【図３】
0004825457.tif 000004
【図４】
0004825457.tif 000005
【図５】
0004825457.tif 000006
【図６】
0004825457.tif 000007
【図７】
0004825457.tif 000008
【図８】
0004825457.tif 000009
【図９】
0004825457.tif 000010
【図１０】
0004825457.tif 000011
【図１１】
0004825457.tif 000012
【図１２】
0004825457.tif 000013
【図１３】
0004825457.tif 000014
【図１４】
0004825457.tif 000015
【図１５】
0004825457.tif 000016
【図１６】
0004825457.tif 000017
【図１７】
0004825457.tif 000018
【図１８】
0004825457.tif 000019
【図１９】
0004825457.tif 000020
【図２０】
0004825457.tif 000021
【図２１】
0004825457.tif 000022
【図２２】
0004825457.tif 000023
【図２３】
0004825457.tif 000024
【図２４】
0004825457.tif 000025
【図２５】
0004825457.tif 000026
【図２６】
0004825457.tif 000027
【図２７】
0004825457.tif 000028
【図２８】
0004825457.tif 000029
【図２９】
0004825457.tif 000030
【図３０】
0004825457.tif 000031
【図３１】
0004825457.tif 000032
【図３２】
0004825457.tif 000033
【図３３】
0004825457.tif 000034
【図３４】
0004825457.tif 000035
【図３５】
0004825457.tif 000036
【図３６】
0004825457.tif 000037
【図３７】
0004825457.tif 000038
【図３８】
0004825457.tif 000039
【図３９】
0004825457.tif 000040
【図４０】
0004825457.tif 000041
【図４１】
0004825457.tif 000042
【図４２】
0004825457.tif 000043
【図４３】
0004825457.tif 000044
【図４４】
0004825457.tif 000045
【図４５】
0004825457.tif 000046
【図４６】
0004825457.tif 000047
【図４７】
0004825457.tif 000048
【図４８】
0004825457.tif 000049
【図４９】
0004825457.tif 000050
【図５０】
0004825457.tif 000051