(57)【特許請求の範囲】
【請求項１】
（ａ）基板の所定導電層上に第１絶縁膜を介在させて所定の導電層パターンを形成する段階と、
（ｂ）前記導電層パターンを包むキャッピング部を形成する段階と、
（ｃ）前記導電層パターン及びキャッピング部を含む基板の全面に第２絶縁膜を形成する段階と、
（ｄ）前記第２絶縁膜上に所定膜厚のフォトレジストパターンを形成する段階と、
（ｅ）前記フォトレジストパターンをマスクとして前記第２絶縁膜を一次プラズマエッチングすることにより、前記キャッピング部の一部を露出させる段階と、
（ｆ）前記フォトレジストパターンの上部及び前記露出されたキャッピング部の上部にポリマーを選択的に蒸着してポリマー層を形成する段階と、
（ｇ）前記フォトレジストパターン、キャッピング部及びこれらの上部に形成されたポリマー層をマスクとして前記第２絶縁膜を二次プラズマエッチングする段階と
を含み、前記（ｆ）段階を、プラズマを加速させるために前記基板に印加されるバイアス電源の平均電力を、０〜９００Ｗに設定することによって前記露出されたキャッピング部の上部に形成されるポリマー層の厚さがコンタクトホール底面に形成されるポリマー層の厚さに比べて大きくなるように行い、
前記段階（ｅ）の一次プラズマエッチングは、
（ｅ１）プラズマを加速させるために前記基板に印加されるバイアス電源の平均電力を、１０００〜２０００Ｗに設定して前記フォトレジストパターンをマスクとして前記第２絶縁膜をプラズマエッチングする段階と、
（ｅ２）前記バイアス電源の平均電力を、０〜９００Ｗに設定して前記フォトレジストパターンの上部にポリマー層を選択的に形成する段階と、
（ｅ３）前記バイアス電源の平均電力を１０００〜２０００Ｗに設定して前記フォトレジストパターン及びポリマー層をマスクとして前記第２絶縁膜をプラズマエッチングする段階とを含んで、前記（ｅ２）及び（ｅ３）段階を少なくとも１回以上行うことによって前記キャッピング部を露出させることを特徴とする選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法。
【請求項２】
前記（ｆ）及び（ｇ）段階を少なくとも１回以上行うことによって、前記導電層を露出させるコンタクトホールを形成することを特徴とする、請求項１に記載の選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法。
【請求項３】
前記（ｆ）段階のポリマー層の形成時に、前記基板の温度を、前記（ｅ）及び（ｇ）段階のプラズマエッチング時よりも高い範囲に設定して、前記フォトレジストパターンの上部に蒸着されるポリマー層の厚さと前記第２絶縁膜がエッチングされて露出されるキャッピング部の上部に蒸着されるポリマー層の厚さとの差を小さくすることを特徴とする、請求項１または２に記載の選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法。
【請求項４】
前記（ｆ）段階のポリマー層の形成時に、反応器の内部圧力を、前記（ｅ）及び（ｇ）段階のプラズマエッチング時よりも低い範囲に設定して、前記フォトレジストパターンの上部に蒸着されるポリマー層の厚さと前記第２絶縁膜がエッチングされて露出されるキャッピング部の上部に蒸着されるポリマー層の厚さとの差を小さくすることを特徴とする、請求項１〜３のいずれか一項に記載の選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法。
【請求項５】
前記（ｆ）段階のポリマー層の形成時に、前記プラズマを発生させるために印加されるソース電源の平均電力を、前記（ｅ）及び（ｇ）段階のプラズマエッチング時よりも低い範囲に設定して、前記フォトレジストパターンの上部に蒸着されるポリマー層の厚さと前記第２絶縁膜がエッチングされて露出されるキャッピング部の上部に蒸着されるポリマー層の厚さとの差を小さくすることを特徴とする、請求項１〜４のいずれか一項に記載の選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法。
【請求項６】
前記（ｅ）段階で形成された第２絶縁膜のホールの側壁上に前記（ｆ）段階で蒸着されたポリマーをエッチングするためのガスを、前記（ｇ）段階中にさらに供給することを特徴とする、請求項１〜５のいずれか一項に記載の選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法。
【請求項７】
前記ポリマーをエッチングするためのガスは、Ｏ２、Ｎ２、ＣＯまたはＣＯ２であることを特徴とする、請求項６に記載の選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に係り、特にフォトレジストパターンを用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法に関する。
【背景技術】
【０００２】
半導体装置の製造工程が複雑化され、かつ、集積度が高くなるに従い、基板上に形成される個別の半導体素子は、さらに微細なパターンに形成される必要がある。フォトリソグラフィ工程においても、このような微細パターンを形成するのに適した、新しいフォトレジストの開発が必須課題となっている。
【０００３】
一般に、半導体装置の高集積化において、層間絶縁膜を挟んで形成される導電性物質層を接続させるために形成されるバイアホール、または基板の一部領域を露出させたコンタクトホールなどの幅をさらに縮めることが必要とされている。このようなバイアホールまたはコンタクトホールの幅はフォトレジストパターンの線幅によって決定される。
【０００４】
半導体装置の集積度が高くなるに従い、前記コンタクトホールまたはバイアホール等は通常のフォトリソグラフィ工程では一層パターニングされにくい。このことは、半導体素子の集積度が高くなるほど、形成しようとするコンタクトホールの寸法が露光限界解像度よりも小さくなるだけでなく、フォト工程時に所望のプロファイルをもつフォトレジストパターンを形成することが一層難しくなるからである。
【０００５】
微細パターンを形成するための方法の一つとして、フォトレジストパターンの形成時に、解像度を向上させるために短波長の露光ビームを用いる方法が知られている。例えば、０．２５μｍデザインルールの２５６ＭビットＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の製造に際し、露光用光源として既存の３６５μｍ波長のｉ線に代えて、２４８μｍ波長のＫｒＦエキシマレーザーを用いる方法が提案されている。
【０００６】
さらに、高精度のパターニング技術が望まれる０．２μｍデザインルールの１ＧビットＤＲＡＭの製作に際しては、ＫｒＦエキシマレーザーより短波長の光源を用いる必要がある。この目的から、１９３ｎｍの波長をもつＡｒＦエキシマレーザーが露光用の光源として用いられる。
【０００７】
しかしながら、このような超微細パターンの加工のための極めて短い波長領域の遠紫外線、ＫｒＦまたはＡｒＦエキシマレーザー光は、露光に際して、フォトレジスト膜に多量吸収されるため、フォトレジスト膜が厚く形成される場合、光がフォトレジスト膜の底部まで達し難くなる。
【０００８】
したがって、例えば、高い解像度のパターニングのために３００ｎｍの短波長ＡｒＦエキシマレーザー光を露光用光源として用いる場合、ビーム吸収を考慮するとき、フォトレジスト膜は０．３μｍ以下に薄く形成しなければならない。
【０００９】
しかしながら、このように薄く形成されたフォトレジストパターンは下部のシリコン酸化膜のエッチング時に耐エッチング性に劣っているため、つまり、フォトレジストパターンに対する下部のシリコン酸化膜のエッチング選択比が小さいため、エッチングマスクとしての役割には限界があり、その結果、シリコン酸化膜のエッチング深度にも限界ができてしまう。
【００１０】
図１のＡ〜Ｃは、従来のＡｒＦフォトリソグラフィ工程により絶縁膜をエッチングしてコンタクトホールを形成するときの、フォトレジストパターンに対する選択比の不足による不良現象を説明するための断面図である。
【００１１】
図１のＡを参照すれば、半導体基板上に層間絶縁膜としてシリコン酸化膜１１を形成する。微細コンタクトホールの形成時に解像度を極大化させるためにフォトレジストパターン１３を薄く形成する。この場合、深いコンタクトホールの形成時に、必要な深度までシリコン酸化膜１１を十分エッチングするにはエッチングマスクとして用いられるフォトレジストパターン１３の膜厚が不足する。
【００１２】
図１のＢに示されたように、通常のシリコン酸化膜の異方性エッチング条件による下部のシリコン酸化膜１１のエッチング時に、フォトレジストパターン１３’の膜厚さも減る。
【００１３】
図１のＣを参照すれば、この状態で所望のコンタクトホールの深度を得るためにエッチングをし続ける場合、コンタクトホールの上段周辺のフォトレジストが消耗されてそれ以上エッチングマスクとして機能しなくなり、その結果、コンタクトホールのプロファイルが不良になる。
【００１４】
一方、自己整合コンタクトホールを形成するとき、ゲートパターンの上部の層間絶縁膜エッチング過程を経る。その際、ゲート電極を包む、通常シリコン窒化膜からなるキャッピング膜は、この層間絶縁膜エッチング時にゲート電極の露出を防止するためのマスクとして機能する。高い解像度を実現するためにＡｒＦフォトリソグラフィ工程を用いて深いコンタクトホールを形成する場合、層間絶縁膜として用いられるシリコン酸化膜及びキャッピング膜として用いられるシリコン窒化膜との間に極めて高いエッチング選択比が必要とされる。
【００１５】
しかしながら、現在、エッチング選択比には限界があるため、深いコンタクトホールの形成時におけるゲート電極の露出を防止するために、キャッピング膜を厚くしたりゲート電極を薄く形成するなどの構造的な方法を用いなければならない。
【００１６】
図２のＡ及びＢは、従来の自己整合コンタクトホールの形成時における、キャッピング膜に対する層間絶縁膜のエッチング選択比の不足による不良現象を説明するための断面図である。
【００１７】
図２のＡを参照すれば、半導体基板２０上にゲート絶縁膜２５を形成する。次に、ゲート絶縁膜２５上にゲートパターンを形成する。このゲートパターンは所定のゲート電極Ｇ及びその上部のシリコン窒化膜からなるキャッピング膜２９で構成される。次に、前記ゲートパターンが形成された半導体基板２０上にシリコン窒化膜を形成し、これを異方性エッチングしてキャッピングスペーサ２７を形成する。キャッピング膜２９及びキャッピングスペーサ２７を含む基板の全面に層間絶縁膜としてシリコン酸化膜２１を形成する。シリコン酸化膜２１上に所定膜厚のフォトレジストパターン２３を形成する。
【００１８】
図２Ｂを参照すれば、自己整合コンタクトホールを形成するためのシリコン酸化膜２１のエッチング時にシリコン窒化膜に対するシリコン酸化膜のエッチング選択比の限界のため、キャッピング膜２９及びキャッピングスペーサ２７が部分的にエッチングされてゲート電極Ｇが露出してしまう。このようにゲート電極Ｇが露出してしまうと、コンタクトホールに充填されるコンタクトプラグ及びゲート電極Ｇの不良が生じる。
【００１９】
一方、半導体装置の製造工程中には、深度が異なる複数のコンタクトホールを同時に形成する場合がある。図３は、この場合にコンタクトホールのプロファイルが不良になる場合を示す断面図である。
【００２０】
図３を参照すれば、半導体基板３０上に層間絶縁膜としてシリコン酸化膜３１を形成し、その内部の所定高さには導電層パターン３５が形成してある。次に各々導電層パターン３５及び基板３０を露出させるコンタクトホール３７、３９を限定するフォトレジストパターン３３を形成した後に、シリコン酸化膜３１をエッチングして各々導電層パターン３５及び基板３０を露出させるコンタクトホール３７、３９を形成する。その結果、図示したように、フォトレジストパターン３３がシリコン酸化膜３１と共にエッチングされて各コンタクトホール３７、３９のプロファイルが不良になると同時に、浅いコンタクトホール３７では深いコンタクトホール３９を形成するために引き続き行われるエッチングによって、導電層パターン３５がエッチング停止膜として十分に機能せず、導電層パターン３５が打ち抜かれる場合が生じうる。導電層パターン３５が打ち抜かれると、コンタクト抵抗が増大するなどの問題が生じる。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明の目的は、薄いフォトレジストパターンをエッチングマスクとして使用できるようにすることによって、高い解像度及び良好なエッチングプロファイルが得られるプラズマエッチング方法を提供することである。
【００２２】
本発明の他の目的は、前記プラズマエッチング方法を用いた良好なプロファイルのコンタクトホール形成方法を提供することである。
【００２３】
本発明のさらに他の目的は、前記プラズマエッチング方法を用いた良好なプロファイルの自己整合コンタクトホール形成方法を提供することである。
【課題を解決するための手段】
【００２４】
すなわち、本発明の前記目的は下記に示すとおりである。
【００２５】
（１）（ａ）基板の所定導電層上に第１絶縁膜を介在させて所定の導電層パターンを形成する段階と、
（ｂ）前記導電層パターンを包むキャッピング部を形成する段階と、
（ｃ）前記導電層パターン及びキャッピング部を含む基板の全面に第２絶縁膜を形成する段階と、
（ｄ）前記第２絶縁膜上に所定膜厚のフォトレジストパターンを形成する段階と、
（ｅ）前記フォトレジストパターンをマスクとして前記第２絶縁膜を一次プラズマエッチングすることにより、前記キャッピング部の一部を露出させる段階と、
（ｆ）前記フォトレジストパターンの上部及び前記露出されたキャッピング部の上部にポリマーを選択的に蒸着してポリマー層を形成する段階と、
（ｇ）前記フォトレジストパターン、キャッピング部及びこれらの上部に形成されたポリマー層をマスクとして前記第２絶縁膜を二次プラズマエッチングする段階と
を含み、前記（ｆ）段階を、プラズマを加速させるために前記基板に印加されるバイアス電源の平均電力を、０〜９００Ｗに設定することによって前記露出されたキャッピング部の上部に形成されるポリマー層の厚さがコンタクトホール底面に形成されるポリマー層の厚さに比べて大きくなるように行い、
前記段階（ｅ）の一次プラズマエッチングは、
（ｅ１）プラズマを加速させるために前記基板に印加されるバイアス電源の平均電力を、１０００〜２０００Ｗに設定して前記フォトレジストパターンをマスクとして前記第２絶縁膜をプラズマエッチングする段階と、
（ｅ２）前記バイアス電源の平均電力を、０〜９００Ｗに設定して前記フォトレジストパターンの上部にポリマー層を選択的に形成する段階と、
（ｅ３）前記バイアス電源の平均電力を１０００〜２０００Ｗに設定して前記フォトレジストパターン及びポリマー層をマスクとして前記第２絶縁膜をプラズマエッチングする段階とを含んで、前記（ｅ２）及び（ｅ３）段階を少なくとも１回以上行うことによって前記キャッピング部を露出させることを特徴とする選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法。
【００２７】
（２）前記（ｆ）及び（ｇ）段階を少なくとも１回以上行うことによって、前記導電層を露出させるコンタクトホールを形成することを特徴とする、（１）に記載の選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法。
【００２９】
（３）前記（ｆ）段階のポリマー層の形成時に、前記基板の温度を、前記（ｅ）及び（ｇ）段階のプラズマエッチング時よりも高い範囲に設定して、前記フォトレジストパターンの上部に蒸着されるポリマー層の厚さと前記第２絶縁膜がエッチングされて露出されるキャッピング部の上部に蒸着されるポリマー層の厚さとの差を小さくすることを特徴とする、（１）または（２）に記載の選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法。
【００３０】
（４）前記（ｆ）段階のポリマー層の形成時に、反応器の内部圧力を、前記（ｅ）及び（ｇ）段階のプラズマエッチング時よりも低い範囲に設定して、前記フォトレジストパターンの上部に蒸着されるポリマー層の厚さと前記第２絶縁膜がエッチングされて露出されるキャッピング部の上部に蒸着されるポリマー層の厚さとの差を小さくすることを特徴とする、（１）〜（３）のいずれか一項に記載の選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法。
【００３１】
（５）前記（ｆ）段階のポリマー層の形成時に、前記プラズマを発生させるために印加されるソース電源の平均電力を、前記（ｅ）及び（ｇ）段階のプラズマエッチング時よりも低い範囲に設定して、前記フォトレジストパターンの上部に蒸着されるポリマー層の厚さと前記第２絶縁膜がエッチングされて露出されるキャッピング部の上部に蒸着されるポリマー層の厚さとの差を小さくすることを特徴とする、（１）〜（４）のいずれか一項に記載の選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法。
【００３２】
（６）前記（ｅ）段階で形成された第２絶縁膜のホールの側壁上に前記（ｆ）段階で蒸着されたポリマーをエッチングするためのガスを、前記（ｇ）段階中にさらに供給することを特徴とする、（１）〜（５）のいずれか一項に記載の選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法。
【００３３】
（７）前記ポリマーをエッチングするためのガスは、Ｏ２、Ｎ２、ＣＯまたはＣＯ２であることを特徴とする、（６）に記載の選択的ポリマー蒸着を用いた自己整合コンタクト
ホール形成方法。
【発明の効果】
【００３６】
本発明に係る選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法は、薄いフォトレジストマスクを用いても、フォトレジストマスク上にのみ選択的にポリマーを蒸着してエッチングマスクを補強し、それにより高い解像度及び良好なプロファイルをもつ絶縁膜エッチング及びコンタクトホールを形成することができる。
【００３７】
また、本発明のポリマー蒸着及びプラズマエッチングは少なくとも１回以上行うことによって、はじめに形成されたフォトレジストマスクの厚さに関係なく、アスペクト比が極めて大きいコンタクトホールを良好なプロファイルで形成することができる。
【００３８】
また、本発明の自己整合コンタクトホール形成方法によれば、集積度が高い半導体装置で自己整合コンタクトホールをプラズマエッチングして形成するに当たって、フォトレジストマスクの上部及び下部の導電層パターンを包むキャッピング部の上部にのみ選択的にポリマーを蒸着してエッチングすることにより、良好なプロファイルのコンタクトホール形成が可能なのはもちろん、導電層パターンの露出を防止することができる。
【００３９】
また、本発明のコンタクトホール形成方法によれば、深度がそれぞれ異なる複数のコンタクトホールを同時に形成しても、浅い方のコンタクトホールの底面の導電層がエッチングにより打ち抜かれるような欠点なしに良好なプロファイルのコンタクトホールを形成することができる。
【発明を実施するための最良の形態】
【００４０】
本発明に係るプラズマエッチング方法は、エッチングマスクであるフォトレジストパターン上にのみ選択的にポリマーを蒸着することによってエッチングマスクを補強することを特徴とする。すなわち、フォトレジストパターンをマスクとして絶縁膜を所定時間プラズマエッチングした後に、プラズマエッチングによって薄くなったフォトレジストパターンの上部にのみ選択的にポリマーを蒸着してポリマー層を形成する。次に、前記フォトレジストパターン及びその上に選択的に形成されたポリマー層をマスクとして絶縁膜をプラズマエッチングすることによって、薄いフォトレジストパターンをマスクとして高い解像度の絶縁膜エッチングが可能である。
【００４１】
前記ポリマーの蒸着及びプラズマエッチングは少なくとも１回以上行うことによって、絶縁膜を所望の深度までエッチングできる。
【００４２】
前記ポリマーの蒸着は、具体的に、ソース電源によって発生されたプラズマを加速させるためのバイアス電源を印加しないか、印加してもプラズマエッチングよりはポリマーの蒸着が優勢な範囲の電力を印加することによってなされる。すると、ポリマーが、絶縁膜がエッチングされて形成されたホールの底面よりはホールの上段周辺のフォトレジストパターンの上部にのみ厚く形成されて、後続するプラズマエッチングプロセスでポリマー層がエッチングマスクとして機能することになる。
【００４３】
前記ポリマーの蒸着及びプラズマエッチングのためのエッチングガスとしては、ＣｘＦｙ系またはＣａＨｂＦｃ系のガスを用いる。また、プラズマが安定して発生可能に、かつ、ポリマーが基板上に安定してかつ均一に蒸着可能にするために不活性ガスをさらに用いても良い。
【００４４】
前記ポリマーの蒸着時に、フォトレジストパターンの上部に蒸着されるポリマー層の膜厚及び絶縁膜がエッチングされて形成されたホールの底面に蒸着されるポリマー層の厚さは、応用によって工程条件、例えば、基板の温度、反応器の内部圧力及びソース電源の平均電力などを増減させることによって適宜調節できる。
【００４５】
また、絶縁膜がエッチングされて形成されたホールの側壁に蒸着されたポリマーを除去するために、ポリマーがエッチングできるガス、例えば、Ｏ２、Ｎ２、ＣＯまたはＣＯ２をポリマー蒸着後にプラズマエッチング段階でさらに供給して、形成されたホールの底面の直径が減少することを防止できる。
【００４６】
また、前記プラズマエッチング方法は、高いアスペクト比のコンタクトホールを形成する上で適用できる。すなわち、本発明に係る選択的ポリマー蒸着を用いたコンタクトホール形成方法は、絶縁膜の所定領域を露出させるフォトレジストパターンをマスクとして絶縁膜をプラズマエッチングしてコンタクトホールを形成するにあたって、先ず、プラズマを加速させるために基板に印加されるバイアス電源の平均電力を、プラズマによるポリマーの蒸着よりはエッチングが優勢な高い範囲に設定して絶縁膜を所定深度までエッチングする。次に、バイアス電源の平均電力をプラズマによるエッチングよりはポリマーの蒸着が優勢な低い範囲に設定してフォトレジストパターンの上部に選択的にポリマー層を形成した後に、再度バイアス電源の平均電力を前記高い範囲に設定して絶縁膜をプラズマエッチングする。
【００４７】
ここで、前記フォトレジストパターンの上部に選択的にポリマー層を形成する段階及び後続するプラズマエッチング段階を少なくとも１回以上行うことによって、一層深いコンタクトホールを良好なプロファイルで形成できる。
【００４８】
特に、高いアスペクト比のコンタクトホールを形成するためには、前記ポリマーの蒸着時に形成されるポリマー層のフォトレジストパターンの上部での厚さは絶縁膜がエッチングされて形成されたホールの底面での厚さに比べて十分大きいように、すなわち、両者間の厚さの差が大きいように、工程条件、例えば、基板の温度、反応器の内部圧力、ソース電源の平均電力などを調節することが好ましい。
【００４９】
また、前記プラズマエッチング方法は、自己整合コンタクトホールを形成する上で適用できる。すなわち、本発明に係る選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法は、所定の導電層パターン及びこの導電層パターンを包むキャッピング部が形成された基板上に絶縁膜を形成し、この絶縁膜をプラズマエッチングして前記キャッピング部の一部を露出させながら自己整合されたコンタクトホールを形成することを特徴とする。先ず、フォトレジストパターンをマスクとして絶縁膜を一次プラズマエッチングしてキャッピング部の一部を露出させる。次に、フォトレジストパターン及び露出されたキャッピング部の上部に選択的にポリマーを蒸着してポリマー層を形成した後に、フォトレジストパターン、キャッピング部及びこれらの上部のポリマー層をマスクとして絶縁膜を二次プラズマエッチングすることにより、良好なプロファイルをもち、かつ前記導電層パターンを露出させない自己整合コンタクトホールを形成する。
【００５０】
ここで、前記一次プラズマエッチング時に、前述のプラズマエッチング方法及びコンタクトホール形成方法と同様に、ポリマー蒸着及びプラズマエッチングを少なくとも１回以上行うことができる。同様に、露出されたキャッピング部の上部及びフォトレジストパターンの上部にポリマー層を形成する段階及び二次プラズマエッチングする段階も少なくとも１回以上行うことによって一層深い自己整合コンタクトホールを形成することもできる。
【００５１】
ポリマー蒸着は、前述のプラズマエッチング方法及びコンタクトホール形成方法と同様に、基板に印加されるバイアス電源を低い範囲に設定することによって実施可能である。
【００５２】
また、ポリマー蒸着時にその他の工程条件、例えば、基板の温度、反応器の内部圧力、ソース電源の平均電力などは、前述のコンタクトホール形成方法でとは反対に、形成されるポリマー層のフォトレジストパターンの上部での厚さとコンタクトホールの底面での厚さとの差が小さくなるように調節することが、キャッピング部の上部に形成されるポリマー層の適宜な厚さを確保する上で好ましい。このような工程条件は深度が異なる複数のコンタクトホールを同時に形成するときにも有効である。
【００５３】
したがって、集積度が高い半導体装置で要求される高い解像度及び良好なプロファイルをもつ細長いコンタクトホールが容易に形成できる。
【００５４】
以下、添付した図面を参照し、本発明の選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法の実施形態について詳細に説明する。
【００５５】
先ず、本発明の選択的ポリマー蒸着を用いたプラズマエッチング方法を説明すれば、下記の通りである。
【００５６】
図４は、本発明のプラズマエッチングに用いられる通常のプラズマ反応器の概略図である。プラズマ反応器１０１には、その内部にエッチングの対象となるウェハＷが置かれるウェハ保持台１０５が具備される。このウェハ保持台１０５には、ウェハの温度を調節するためのヒーターまたは冷却手段（図示せず）が具備される。また、反応器１０１にはプラズマガスまたはエッチングガスを供給するためのガス供給管１０９と、ガスを排出し、かつ、内部圧力を調節するための排気管１１１及びポンプ１１３が具備される。反応器１０１の上部にはプラズマを発生させるためにＲＦ電力を供給するソース電源１０３が接続され、ウェハ保持台１０５にはウェハＷにバイアスＲＦ電力を供給するバイアス電源１０７が接続される。
【００５７】
図４のプラズマ反応器を用いてプラズマエッチングを行う場合、従来では、所定時間所定レベルのソース電源１０３及びバイアス電源１０７を印加し続けることによって、ソース電源によって発生したプラズマがバイアス電源によって加速しウェハＷ上の絶縁膜をエッチングする欠点があった。本発明のプラズマエッチング方法は、前述のような従来技術の問題点を解決するために、絶縁膜エッチング中にフォトレジストパターンの上部にのみ選択的にポリマーを蒸着し、フォトレジストパターンと蒸着されたポリマー層をエッチングマスクとして用いることによって良好なエッチングプロファイルが得られる。
【００５８】
すなわち、図５に示されたように、絶縁膜１２０、例えば、化学気相蒸着法によって形成されたシリコン酸化膜をフォトレジストパターン１３０を用いて所定深度までプラズマエッチングした後に、フォトレジストパターン１３０がエッチングされすぎてエッチングマスクとして機能しなくなる前に、フォトレジストパターン１３０の上部にのみ選択的にポリマーを蒸着してポリマー層１４０を形成し、次に、フォトレジストパターン１３０及びポリマー層１４０をエッチングマスクとして絶縁膜１２０を再度プラズマエッチングすることによって、所望の深度まで絶縁膜１２０をエッチングする。ここで、ポリマーの蒸着及びプラズマエッチングは少なくとも１回以上行うことによって、エッチング中に消耗されたポリマー層１４０を補充して絶縁膜１２０を一層深くエッチングすることもできる。
【００５９】
具体的に、ポリマー層１４０の形成は、バイアス電源１０７を印加しないか、印加しても加速されたプラズマが絶縁膜１２０をエッチングするよりはポリマーが蒸着される、すなわち、エッチングよりもポリマー蒸着が優勢な低い範囲に印加することによって実施可能である。すると、図５に示されたように、ポリマー層１４０がフォトレジストパターン１３０の上部にのみ選択的に形成される。このとき、絶縁膜１２０のエッチングによって形成されたホール１２２の側壁及び底面にもポリマーが蒸着されるが、その厚さＴｓ、Ｔｂはフォトレジストパターン１３０の上部に蒸着された厚さＴｔに比べて無視できる程度に薄い。これは、図６に示された実験結果から明らかである。
【００６０】
図６は、絶縁膜１２０がエッチングされて形成されたホール１２２のアスペクト比における、ポリマー層１４０のフォトレジストパターン１３０の上部での厚さＴｔ及びホール１２２の底面での厚さＴｂを各々測定して示すグラフである。このとき、ソース電源の平均電力は２９００Ｗ、バイアス電源の平均電力は２００Ｗ（この実験で用いられたプラズマ反応器のプラズマエッチング時のバイアス電源の平均電力は１０００〜２０００Ｗ程度である）、基板の温度は０℃、反応器の内部圧力は４Ｐａ、用いられたガスはＣ４Ｆ８及びＡｒ、ガスの流量は各々３０ｓｃｃｍ及び８００ｓｃｃｍ、反応時間は４０秒の条件下で実験を行った。ここでｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｕｂｉｃ ｃｅｎｔｉｍｅｔｅｒ ｐｅｒｍｉｎｕｔｅ）とは、分当たりに流す標準状態の気体の体積を表す単位であり、当業界では汎用の単位である。
【００６１】
図６を参照すれば、ホール１２２のアスペクト比が大きいほど、すなわち、ホール１２２が深いほどホール１２２の底面に蒸着されたポリマー層の厚さＴｂは急減されて、フォトレジストパターン１３０の上部に蒸着されたポリマー層１４０の厚さＴｔに比べて無視できる程度に小さくなることが分かる。これから、フォトレジストパターン１３０の上部にのみ選択的にポリマーが蒸着されると言える。
【００６２】
一方、ポリマー層１４０のフォトレジストパターン１３０の上部及びホール１２２の底面での厚さＴｔ及びＴｂの分布は各種の工程条件によって異なるが、これについて詳細に調べてみれば、下記の通りである。
【００６３】
先ず、図７は、基板の温度の変化による、形成されたポリマー層１４０のフォトレジストパターン１３０の上部での厚さＴｔ及びホール１２２の底面での厚さＴｂを各々測定して示すグラフである。基板の温度は−２０℃〜６０℃の範囲内で変化させ、残りの条件及び使用ガスなどは図６で設定した状態下で実験を行った。
【００６４】
図７を参照すれば、基板の温度が高くなるほど前記厚さＴｔは急減され、前記厚さＴｂは次第に厚くなることがわかった。
【００６５】
図８は、反応器１０１の内部圧力を変化させて、形成されたポリマー層１４０のフォトレジストパターン１３０の上部での厚さＴｔ及びホール１２２の底面での厚さＴｂを各々測定して示すグラフである。反応器の内部圧力は０〜５．３Ｐａの範囲内で変化させ、残りの条件及び使用ガスなどは図６で設定した状態下で実験を行った。
【００６６】
図８を参照すれば、反応器１０１の内部圧力が高くなるほど前記厚さＴｔは厚くなり、前記厚さＴｂは薄くなることがわかった。
【００６７】
図９は、ソース電源１０３の平均電力の変化によるポリマー層の厚さを測定して示すグラフである。前述の実験とは異なって、この実験では、いかなるパターンも形成されていない裸のシリコン基板上にポリマー層を形成した。ソース電源１０３の平均電力は１７００〜３３００Ｗの範囲内で変化させ、残りの条件及び使用ガスなどは図６で設定した状態下で実験を行った。
【００６８】
図９を参照すれば、ソース電源１０３の平均電力が高くなるほど形成されたポリマー層の厚さは厚くなることがわかった。
【００６９】
図１０は、図６〜図８での実験と同様に、ホール１２２が形成された絶縁膜１２０に対してソース電源１０３の平均電力を変化させながら、形成されたポリマー層１４０のフォトレジストパターン１３０の上部での厚さＴｔ及びホール１２２の底面での厚さＴｂを各々測定してＴｂ／Ｔｔの値を示すグラフである。工程条件及び使用ガスなどは図９で設定した状態下で実験を行った。
【００７０】
図１０を参照すれば、ソース電源１０３の平均電力が高くなるほどＴｂ／Ｔｔの値は小さくなることと現れた。すなわち、ソース電源の平均電力が高くなるほど前記厚さＴｔに比べて前記厚さＴｂが相対的に小さくなり、厚さＴｔ、Ｔｂの差は大きくなることが分かる。
【００７１】
図１１は、ソース電源１０３の平均電力を変化させながらエッチングマスク、すなわち、フォトレジストパターン１３０及びポリマー層１４０に対する絶縁膜１２０、すなわち、シリコン酸化膜のエッチング選択比を測定して示すグラフである。
【００７２】
図１１を参照すれば、ソース電源１０３の平均電力が高くなるほどエッチング選択比は急増される。通常のプラズマエッチングでの、シリコン酸化膜のフォトレジストに対するエッチング選択比が４：１程度であることを鑑みると、本発明によるエッチング方法は、薄くなったフォトレジストパターン１３０上にポリマー層１４０を選択的に形成することによって、エッチング選択比を所望のレベルまで引き上げ得ることが分かる。
【００７３】
図１２は、ソース電源１０３の平均電力を変化させながら、図３に示されたように浅いコンタクトホール３７によって露出される多結晶シリコンからなる導電層パターン３５に対するシリコン酸化膜３１のエッチング選択比及びそのエッチング率を測定して示すグラフである。
【００７４】
図１２を参照すれば、ソース電源１０３の平均電力が下がるほどシリコン酸化膜のエッチング率Ａは小さくなるが、多結晶シリコンのエッチング率（図示せず）はさらに急減するために、多結晶シリコンに対するシリコン酸化膜のエッチング選択比Ｂは大きくなる。これは、図３のように導電層パターン３５及び基板３０を露出させるまでの深度がそれぞれ異なるような、コンタクトホール３７及び３９を同時に形成するとき、ポリマー蒸着条件のうちソース電源１０３の平均電力を下げることが有利であることを意味する。
【００７５】
また、形成されたポリマー層１４０の厚さは、エッチングガスの種類を変化させることによっても変わる。下記表１は、エッチングガスの種類による、ポリマー層１４０のフォトレジストパターン１３０の上部での蒸着率を表わす。
【００７６】
【表１】
0004632371.tif 000002
【００７７】
このとき、残りの条件は下記の通りである。
ソース電源の平均電力：２９００Ｗ
バイアス電源の平均電力：２００Ｗ
基板の温度：０℃
反応器の内部圧力：４Ｐａ
ガスの流量：３０ｓｃｃｍ
不活性ガス（Ａｒ）の流量：８００ｓｃｃｍ
反応時間：４０秒
表１から明らかなように、炭素（Ｃ）の含量が増大するほど蒸着率が大きくなり、すなわち、ポリマー層１４０のフォトレジストパターン１３０の上部での厚さＴｔは厚くなり、これによりホール１２２の底面での厚さＴｂとの差も大きくなる。
【００７８】
以上述べたように、ポリマー層の形成に関する各種の変数に基づき、ポリマーの蒸着プロファイルを応用によって調節することができる。以下では、前記のような本発明のプラズマエッチング方法及び実験結果を用い、絶縁膜（シリコン酸化膜）をエッチングしてコンタクトホールを形成する実施形態について詳細に説明する。
【００７９】
＜実施形態１＞実施形態１では、選択的ポリマー蒸着を用いたプラズマエッチング方法により深いコンタクトホール、すなわち、高いアスペクト比のコンタクトホールを形成する。
【００８０】
図１３〜図１５、図１７及び図１８は、この実施形態に従い高いアスペクト比のコンタクトホールを形成する過程を示す断面図である。
【００８１】
まず、図１３を参照すれば、下部の導電層２１０上に絶縁膜２２０、例えば、化学気相蒸着法によってシリコン酸化膜を１〜５μｍの厚さ、例えば、２μｍの厚さに形成する。ここで、導電層２１０は金属配線、ドーピングされた多結晶シリコン層、または半導体基板の活性領域でもよい。
【００８２】
次に、絶縁膜２２０の全面にフォトレジストを塗布する。解像度を極大化させるためにフォトレジストの厚さを約０．５〜１．２μｍ程度、例えば、０．７μｍに薄く形成する。その後、高い解像度を得るためにＡｒＦエキシマレーザー光源を用いて露光及び現像を行い、コンタクトホールを限定するフォトレジストパターン２３０を形成する。フォトレジストパターン２３０の開口部２３２の直径は約０．２〜０．５μｍ、例えば、０．３μｍに形成する。
【００８３】
フォトレジストパターン２３０が形成されたウェハＷはプラズマエッチングのために、図４のプラズマ反応器１０１内に導入される。ウェハＷが導入されたプラズマ反応器１０１にはエッチングガスを供給管１０９を介して注入し、ウェハＷが置かれたウェハ保持台１０５及びプラズマ反応器１０１には各々バイアス電源１０７及びソース電源１０３を印加することによって、プラズマエッチングを開始した。
【００８４】
エッチングガスとしては、ポリマーが形成できるＣｘＦｙ系、またはＣａＨｂＦｃ系ガス、例えば、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＣＨ４、Ｃ２Ｈ２、Ｃ４Ｆ６などのガスを用いる。また、プラズマ反応器１０１内には、プラズマが安定して発生可能であり、かつ、ポリマーが基板上に安定してかつ均一に蒸着可能にするため、Ｈｅ、Ａｒ、Ｘｅ、Ｉなどの不活性ガスがさらに供給できる。
【００８５】
プラズマを発生させるためのソース電源１０３及び発生されたプラズマを加速させるためのバイアス電源１０７は、プラズマエッチング装備によって異なるが、この実施形態で用いられたプラズマ装備では、各々２０００〜３０００Ｗ及び１０００〜１５００ＷのＲＦ電力を印加する。
【００８６】
ソース電源１０３及びバイアス電源１０７の平均電力を前記のように設定し、所定の時間（約１〜３分）の間にフォトレジストパターン２３０をエッチングマスクとして下部の絶縁膜２２０をプラズマエッチングすれば、図１４に示されたように、シリコン酸化膜からなる絶縁膜２２０は０．６μｍ〜２．０μｍの深度にエッチングされ、フォトレジストパターン２３０もエッチングされて約０．２〜０．３μｍ程度の厚さに減る。例えば、エッチングガスとしてＣ４Ｆ６ガスを用いた場合、３分間エッチングを行うと絶縁膜２２０は１．８μｍの深度にエッチングされ、上部のフォトレジストパターン２３０’は０．３μｍの厚さに減る。特に、図１４に示されたように、絶縁膜２２０がエッチングされて形成されたコンタクトホール２２２の上段周辺のフォトレジストパターン２３０’はさらに大幅に減少し、プラズマエッチングを行い続ける場合、図１Ｃのようにコンタクトホールのプロファイルが不良になる。
【００８７】
図１４に示されたような状態で、バイアス電源１０７を印加しないか、印加してもプラズマによるエッチングよりはポリマー蒸着が優勢な低い範囲の平均電力、例えば、０〜９００ＷのＲＦ電力を所定時間（約１５〜４０秒）の間に印加すれば、図１５に示されたように、実質的にフォトレジストパターン２３０’の上部にのみ選択的にポリマーが蒸着されてポリマー層２４０が形成される。すなわち、プラズマ反応器１０１内のＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＣＨ４、Ｃ２Ｈ２、Ｃ４Ｆ６などのガスによって、フォトレジストパターン２３０’上に厚さが０．２〜０．５μｍのポリマー層２４０が形成される。
【００８８】
このポリマー層２４０は、前述のように、ソース電源の平均電力、エッチングガスの種類、反応器の内部圧力、基板温度など各種の工程条件の変化によってその蒸着厚さ及びプロファイルが変わる。したがって、前述の実験結果を考慮に入れて工程条件を調節することにより、所望の蒸着厚さ及びプロファイルのポリマー層２４０が得られる。
【００８９】
この実施形態では、ポリマー層２４０をフォトレジストパターン２３０’の上部に形成して薄くなったフォトレジストパターン２３０’を補強するエッチングマスクとして用いようとする場合である。したがって、コンタクトホール２２２の底面及び側壁に蒸着されるポリマー層の厚さＴｂ及びＴｓはフォトレジストパターン２３０’の上部に蒸着されるポリマー層の厚さＴｔに比べて小さいほど好ましい。この実施形態では、フォトレジストパターン２３０’の上部に蒸着されるポリマー層２４０は０．５〜１．２μｍの厚さに形成し、コンタクトホール２２２の底面に蒸着されるポリマー層は０．０５μｍ以下に形成する。前述の実験結果を考慮すれば、このようなポリマー層２４０の蒸着プロファイルは工程条件を次のように設定することが好ましい。
【００９０】
図１６は、本発明のコンタクトホール形成方法で、各工程条件の経時的な設定を示した図である。すなわち、図１６を参照すれば、バイアス電源の平均電力はポリマー蒸着中に低い範囲に維持し、ソース電源の平均電力は高い範囲２５０に、基板の温度は低い範囲２６０に、反応器の内部圧力は高い範囲２７０に各々設定する。ここで、ポリマー蒸着中にバイアス電源の平均電力を低い範囲に維持することは必須になっているが、残りのソース電源の平均電力、基板温度、反応器の内部圧力は選択的に各々高い範囲、低い範囲、高い範囲に設定したりプラズマエッチング時と同レベルを維持することもできる。
【００９１】
前記のようにポリマー層２４０を形成した後に、図１６に示されたように、ソース電源１０３及びバイアス電源１０７の平均電力、基板温度、反応器１０１の内部圧力を各々プラズマエッチング段階のレベルに戻し、所定の時間（約１〜２分）の間にプラズマエッチングを行う。すると、図１７に示されたように、薄くなったフォトレジストパターン２３０’と共にポリマー層２４０がエッチングマスクとして機能してコンタクトホール２２２のプロファイルを起こすことなく絶縁膜２２０がより深くエッチングできる。１〜２分間プラズマエッチングを行うと、絶縁膜２２０がエッチングされ続いて導電層２１０が露出され、またポリマー層２４０’もエッチングされて約０〜０．２μｍ程度の厚さに減る。
【００９２】
ＣｘＦｙ系またはＣａＨｂＦｃ系ガス、例えば、Ｃ４Ｆ８ガスを用いてシリコン酸化膜をプラズマエッチングする場合、シリコン酸化膜に対するＣｘＦｙ系またはＣａＨｂＦｃ系ポリマー層のエッチング選択比は、４〜５：１程度である。シリコン酸化膜対フォトレジストのエッチング選択比が４：１程度であることに鑑みると、本発明に従い形成されたポリマー層２４０はエッチングマスクとして十分機能できることが分かる。
【００９３】
その後、図１８に示されたように、図１７で残留するポリマー層２４０’及びフォトレジストパターン２３０’を除去することにより、細長いコンタクトホール、例えば、０．２〜０．５μｍの直径で６〜７：１のように高いアスペクト比をもつコンタクトホール２２２が完成する。
【００９４】
一方、前記フォトレジストパターン２３０’上にポリマー層２４０を形成する段階及びそのポリマー層２４０及び下部のフォトレジストパターン２３０’をエッチングマスクとしてプラズマエッチングする段階は少なくとも１回以上行うことができる。すると、さらに高いアスペクト比を有するコンタクトホールが良好なプロファイルで形成可能となる。
【００９５】
一方、前述のポリマー蒸着段階において、ポリマー層２４０は微量ではあるがエッチングされたホール２２２の側壁にも蒸着される（図１５のＴＳ参照）。この側壁に蒸着されたポリマーは後続するプラズマエッチングによっても容易に除去できず、エッチングが進んでいくに従いコンタクトホール２２２の底面の直径は次第に狭くなる。コンタクトホールの底面の直径が狭くなることはコンタクト抵抗を増大させる原因となり、ひどい場合はコンタクトホールが開口できなくなる。これを解決するために、この実施形態のプラズマエッチング段階で、ポリマーがエッチングできるガスをさらに供給することもできる。すなわち、ポリマー蒸着段階に続くプラズマエッチング段階で、前述のＣｘＦｙ系またはＣａＨｂＦｃ系エッチングガスに加えてポリマーがエッチングできるガス、例えば、Ｏ２、Ｎ２、ＣＯまたはＣＯ２を少量供給すれば、コンタクトホール２２２の側壁に蒸着されたポリマーが除去されて、コンタクトホール２２２の底面の直径が狭くなることが防止できる。このとき、ポリマーがエッチングできるガスを追加供給することによりコンタクトホール２２２の側壁だけでなく、フォトレジストパターン２３０’の上部に蒸着されるポリマー層２４０の厚さＴｔも薄くなるが、ＴｔはＴｓ及びＴｂに比べてはるかに大きいので、ポリマー層２４０をエッチングマスクとして用いるのに大きく影響を与えることはない。
【００９６】
図１９は、プラズマエッチング段階で酸素を追加供給した場合、その流量によるコンタクトホールの底面の直径の変化を測定して示すグラフである。
【００９７】
図１９を参照すれば、酸素の流量を増大させることによってコンタクトホールの底面の直径の減少が顕著に抑えられることが分かる。
【００９８】
図２０は、プラズマエッチング段階で酸素を追加供給する場合、ポリマー蒸着対プラズマエッチングの比、すなわち、ポリマー蒸着段階の持続時間対プラズマエッチング段階の持続時間の比の変化によるコンタクトホールの底面の直径の変化を測定して示すグラフである。
【００９９】
図２０を参照すれば、ポリマー蒸着比を高めるほどコンタクトホールの底面の直径は減る傾向にあり、追加供給される酸素の流量が大きい場合Ｃにコンタクトホールの底面の直径の減少が抑えられることが分かる。
【０１００】
＜実施形態２＞実施形態２は、選択的ポリマー蒸着を用いたプラズマエッチング方法により自己整合コンタクトホールを形成するものである。
【０１０１】
図２１〜図２８は、この実施形態による自己整合コンタクトホール形成方法を示す断面図である。
【０１０２】
まず、図２１を参照すれば、第１導電型の半導体基板３１０、例えば、ｐ型半導体基板の所定領域に活性領域及び不活性領域を限定する素子分離膜（図示せず）を形成する。ここで、半導体基板３１０はＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）基板でありうる。前記活性領域上にゲート絶縁膜３０２、例えば、熱酸化膜を８〜２０ｎｍ程度の膜厚に形成する。
【０１０３】
図２２を参照すれば、ゲート絶縁膜３０２の全面に導電膜を０．２μｍ程度の厚さに形成し、その上に絶縁膜を０．１〜０．２μｍ程度に形成する。前記導電膜は、例えば、ドーピングされた多結晶シリコン膜から形成することが好ましく、前記絶縁膜は酸化阻止膜の役割だけでなく、反射防止膜の役割をする物質膜、例えば、シリコン窒化膜から形成することが好ましい。前記絶縁膜及び導電膜を連続的にパターニングしてゲート絶縁膜３０２上にゲート電極３０４及びキャッピング絶縁層３０６ａが順次蒸着されたゲートパターンを形成する。前記ゲートパターンを形成するためのフォト工程時にキャッピング絶縁層３０６ａは反射防止膜の役割をするので、良好なプロファイルをもつゲートパターンを形成することができる。次に、前記ゲートパターンが形成された半導体基板３１０上に低圧化学気相蒸着法によってシリコン窒化膜を０．１〜０．２μｍの厚さに形成し、このシリコン窒化膜を異方性エッチングすることによりキャッピングスペーサ３０６ｂを形成する。而して、キャッピング絶縁層３０６ａ及びキャッピングスペーサ３０６ｂで構成されるキャッピング部３０６を完成する。
【０１０４】
図２３を参照すれば、ゲート電極３０４を包むキャッピング部３０６が形成された半導体基板３１０上に絶縁膜３２０、例えば、化学気相蒸着法によるシリコン酸化膜を約１μｍの厚さに形成する。
【０１０５】
次に、図２４を参照すれば、絶縁膜３２０の全面にフォトレジストを塗布する。
【０１０６】
解像度を極大化させるためにフォトレジストの厚さを約０．５〜１．２μｍ程度、例えば、０．７μｍに薄く形成する。その後、高い解像度のためにＡｒＦエキシマレーザー光源を用いて露光及び現像を行い、コンタクトホールを限定するフォトレジストパターン３３０を形成する。フォトレジストパターン３３０の開口部３３２の直径は、例えば、約０．２〜０．５μｍに形成する。
【０１０７】
フォトレジストパターン３３０が形成されたウェハＷはプラズマエッチングのために、図４のプラズマ反応器１０１内に導入される。ウェハＷが導入されたプラズマ反応器１０１にはエッチングガスを供給管１０９を介して注入し、ウェハＷが置かれたウェハ保持台１０５及びプラズマ反応器１０１には各々バイアス電源１０７及びソース電源１０３を印加することによって、プラズマエッチングを行い始める。
【０１０８】
エッチングガスとしては、ポリマーが形成できるＣｘＦｙ系またはＣａＨｂＦｃ系ガス、例えば、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＣＨ４、Ｃ２Ｈ２、Ｃ４Ｆ６などのガスを用いる。また、プラズマ反応器１０１内には、プラズマが安定して発生可能に、かつ、ポリマーが基板上に安定してかつ均一に蒸着可能にするためのＨｅ、Ａｒ、Ｘｅ、Ｉなどの不活性ガスがさらに供給できる。
【０１０９】
プラズマを生成するためのソース電源１０３及び生成されたプラズマを加速させるためのバイアス電源１０７は、プラズマエッチング装備によって異なるが、この実施形態で用いたプラズマ装備では、各々２０００〜３０００Ｗ及び１０００〜１５００ＷのＲＦ電力を印加する。
【０１１０】
ソース電源１０３及びバイアス電源１０７の平均電力を前記のように設定し、所定時間（約１〜３分）中にフォトレジストパターン３３０をエッチングマスクとして下部の絶縁膜３２０をプラズマエッチングすれば、図２５に示されたようになる。例えば、プラズマガスとしてＣ４Ｆ８を用いてシリコン酸化膜からなる絶縁膜３２０をエッチングする場合、約９０秒間エッチングを行うと、絶縁膜３２０は０．８μｍにエッチングされ、上部のフォトレジストパターン３３０’は０．４〜０．６μｍの厚さに減る。このとき、絶縁膜３２０の下部のキャッピング絶縁層３０６ａ及びキャッピングスペーサ３０６ｂが約０．１〜０．２μｍ程度の深度に露出することになる。
【０１１１】
図２５に示されたような状態で、バイアス電源１０７を印加しないか、印加してもプラズマによるエッチングよりはポリマー蒸着が優勢な低い範囲の平均電力、例えば、０〜９００ＷのＲＦ電力を所定の時間（約１５〜４０秒）の間に印加すれば、図２６に示されたように、絶縁膜３２０がエッチングされて形成されたコンタクトホール３２２の内部及びフォトレジストパターン３３０’の上部にポリマーが蒸着されてポリマー層３４０が形成される。このとき、ポリマー層３４０のフォトレジストパターン３３０’の上部での厚さＴｔは約０．２〜０．５μｍ程度に最も厚く、コンタクトホール３２２の底面での厚さＴｂが約０．０５μｍ以下に最も薄く、露出されたキャッピング部３０６の上部での厚さＴｃが約０．０５〜０．３μｍ程度に中間程度の厚さをもつ。
【０１１２】
このポリマー層３４０は、前述のように、ソース電源の平均電力、エッチングガスの種類、反応器の内部圧力、基板温度など各種の工程条件の変化によってその蒸着厚さ及びプロファイルが変わる。したがって、前述の実験結果を考慮に入れて工程条件を調節することによって、所望の蒸着厚さ及びプロファイルのポリマー層３４０が得られる。
【０１１３】
この実施形態では、ポリマー層３４０をフォトレジストパターン３３０’の上部に形成して薄くなったフォトレジストパターン３３０’を補強するエッチングマスクとして用いるだけでなく、ポリマー層３４０を露出されたキャッピング部３０６の上部にも形成してゲート電極３０４の露出を防止するエッチングマスクとしても用いようとする場合である。したがって、キャッピング３０６の上部に蒸着されるポリマー層がエッチングマスクとして機能できる程度の適切な厚さＴｃを確保する必要がある。すなわち、ポリマー層３４０の蒸着条件は前述の実施形態１とは異なって、ポリマー層３４０のフォトレジストパターン３３０’の上部での厚さＴｔ及びコンタクトホール３２２の底面での厚さＴｂとの差が小さくなるようにすることが、キャッピング部３０６の上部での厚さＴｃを適切に確保する上で好ましい。こうすれば、コンタクトホール３２２の底面での厚さＴｂも大きくなるが、Ｔｔ及びＴｃに比べれば依然として小さいので、図２Ｂに示されたような不良を防止する上では十分有効である。前述の実験結果を考慮するとき、このようなポリマー層３４０の蒸着プロファイルは、工程条件を下記のように設定することが好ましい。すなわち、図１６を参照すれば、バイアス電源の平均電力はポリマー蒸着中に低い範囲に維持し、ソース電源の平均電力は低い範囲２５２に、基板温度は高い範囲２６２に、反応器の内部圧力は低い範囲２７２に各々設定する。ここで、ポリマー蒸着中にバイアス電源の平均電力を低い範囲に維持することは必須となっているが、前述の実施形態１のように、残りのソース電源の平均電力、基板温度、反応器の内部圧力は選択的にまたは全てプラズマエッチング時と同レベルを維持することもできる。ソース電源の平均電力、基板温度、反応器の内部圧力を変化させなくても、ポリマー層３４０の自然な蒸着プロファイルは図２６に示されたような傾向を維持する。
【０１１４】
前記のようにポリマー層３４０を形成した後に、図１６に示されたように、ソース電源１０３及びバイアス電源１０７の平均電力、基板温度、反応器１０１の内部圧力を各々プラズマエッチング段階のレベルに戻し、所定時間（約１〜２分）プラズマエッチングを行う。すると、図２７に示されたように、薄くなったフォトレジストパターン３３０’と共にポリマー層３４０がエッチングマスクとして機能して、ゲート電極３０４が露出されることなく自己整合コンタクトホール３２２を良好なプロファイルで形成することができる。プラズマエッチングを１〜２分間行うと、絶縁膜３２０がエッチングされ、続いて半導体基板３１０が露出され、またポリマー層３４０’もエッチングされて約０〜０．２μｍ程度の厚さに減る。
【０１１５】
その後、図２８に示されたように、図２７で残留するポリマー層３４０’及びフォトレジストパターン３３０’を除去することによって、自己整合コンタクトホール３２２を完成する。
【０１１６】
また、前述の実施形態１のように、前記フォトレジストパターン３３０’及びキャッピング部３０６上にポリマー層３４０を形成する段階及びそのポリマー層３４０及びフォトレジストパターン３３０’をエッチングマスクとしてプラズマエッチングする段階は少なくとも１回以上行うことができる。すると、さらに高いアスペクト比の自己整合コンタクトホールが良好なプロファイルで形成可能となる。
【０１１７】
また、前述の実施形態１のように、コンタクトホール３２２の底面の直径が狭くなることを防止するために、プラズマエッチング中にコンタクトホール３２２の側壁に蒸着されたポリマーが除去できるガスをさらに供給することもできる。
【０１１８】
一方、この実施形態では、自己整合される導電層パターンとしてゲートパターンを例に取って説明したが、この実施形態の自己整合コンタクトホール形成方法はゲートパターンに代えてビットラインまたは金属配線などの場合にも適用可能である。
【０１１９】
また、この実施形態の自己整合コンタクトホール形成方法、すなわち、ポリマー層のフォトレジストパターン上部での厚さＴｔとコンタクトホールの底面での厚さＴｂとの差を小さくする条件下でポリマー蒸着を行うことによって自己整合コンタクトホールを形成する方法は、図３に示されたように深度が異なるコンタクトホール３７、３９を同時に形成する場合にも適用できる。すなわち、図３に示されたような構造で、浅いコンタクトホール３７の底面に蒸着されるポリマー層の厚さは深いコンタクトホール３９の底面に蒸着されるポリマー層よりも厚くなければならない。但し、この両コンタクトホール３７、３９の底面に蒸着されるポリマー層の厚さは独立的に調節できないので、全般的にフォトレジストパターンの上部での厚さＴｔとコンタクトホールの底面での厚さＴｂの差を縮める方向にポリマー蒸着条件を調節することによって、浅いコンタクトホール３７の底面に蒸着されるポリマー層を厚くできる。もちろん、図３の場合において、ポリマー蒸着中にバイアス電源のみを低い範囲に変化させ、ソース電源、基板温度、反応器の内部圧力などの他の条件はプラズマエッチング時と同レベルに維持しても、ポリマーの蒸着プロファイルは自然に深いコンタクトホール３９の底面よりは浅いコンタクトホール３７の底面でポリマーは厚く蒸着されて、図３に示されたような不良を防止できる。
【０１２０】
以上、上記実施形態を通じて本発明を詳細に説明したが、これは単なる例示的なものに過ぎず、本発明の技術分野において通常の知識を有した者なら、これより各種の変形例及び均等な実施形態が可能なのは知っている筈である。例えば、深度が大きいコンタクトホールを形成するために前述のポリマー蒸着段階及びプラズマエッチング段階を少なくとも１回以上行う場合に、これらの段階が繰り返されるに従い絶縁膜がエッチングされて形成されるコンタクトホールのアスペクト比は高くなるので、図６に示されたような実験結果を考慮すれば、繰り返し回数が増加するに従いポリマー蒸着段階の持続時間を次第に減らしても良い。
【０１２１】
併せて、前述の実施形態において各工程条件は、用いるプラズマエッチング装備によってその具体的な数値が異なりうり、場合によっては例示された範囲から外れる場合もある。
【図面の簡単な説明】
【０１２２】
【図１】従来の絶縁膜エッチングによって高いアスペクト比をもつコンタクトホールを形成する過程を示す断面図である。
【図２】従来の絶縁膜エッチングによって自己整合コンタクトホールを形成する過程を示す断面図である。
【図３】従来の絶縁膜エッチングによって深度がそれぞれ異なるコンタクトホールを同時に形成する過程を示す断面図である。
【図４】本発明のプラズマエッチングに用いられるプラズマ反応器の概略図である。
【図５】本発明のプラズマエッチング方法を説明するための、エッチング工程中のホール断面を示す断面図である。
【図６】本発明のプラズマエッチング方法でホールのアスペクト比の変化によるポリマー層のフォトレジストパターンの上部での厚さ及びホールの底面での厚さの変化を示すグラフである。
【図７】本発明のプラズマエッチング方法でホールの基板温度の変化によるポリマー層のフォトレジストパターンの上部での厚さ及びホールの底面での厚さの変化を示すグラフである。
【図８】本発明のプラズマエッチング方法でホールの反応器の内部圧力の変化によるポリマー層のフォトレジストパターンの上部での厚さ及びホールの底面での厚さの変化を示すグラフである。
【図９】本発明のプラズマエッチング方法でソース電源の平均電力の変化による、各々ポリマー層の厚さの変化を示すグラフである。
【図１０】本発明のプラズマエッチング方法でソース電源の平均電力の変化による、ポリマー層のホール底面での厚さに対するフォトレジストパターンの上部での厚さの比の変化を示すグラフである。
【図１１】本発明のプラズマエッチング方法でソース電源の平均電力の変化による、エッチングマスクに対するエッチング選択比及び多結晶シリコンに対するエッチング選択比の変化を示すグラフである。
【図１２】本発明のプラズマエッチング方法でソース電源の平均電力の変化による、多結晶シリコンに対するエッチング選択比の変化を示すグラフである。
【図１３】本発明の実施形態による高いアスペクト比のコンタクトホールを形成する過程を示す断面図である。
【図１４】本発明の実施形態による、高いアスペクト比のコンタクトホールを形成する過程を示す断面図である。
【図１５】本発明の実施形態による、高いアスペクト比のコンタクトホールを形成する過程を示す断面図である。
【図１６】本発明のコンタクトホール形成方法で、各工程条件の経時的な設定を示したグラフである。
【図１７】本発明の実施形態による、高いアスペクト比のコンタクトホールを形成する過程を示す断面図である。
【図１８】本発明の実施形態による、高いアスペクト比のコンタクトホールを形成する過程を示す断面図である。
【図１９】本発明の実施形態によるコンタクトホール形成方法で、プラズマエッチング時に酸素ガスを添加した時、その流量の変化によるコンタクトホールの底面の直径の変化を示すグラフである。
【図２０】本発明の実施形態によるコンタクトホール形成方法で、ポリマー蒸着／プラズマエッチングの比率の変化によるコンタクトホールの底面の直径の変化を示すグラフである。
【図２１】本発明の他の実施形態に従い自己整合コンタクトホールを形成する過程を示す断面図である。
【図２２】本発明の他の実施形態に従い自己整合コンタクトホールを形成する過程を示す断面図である。
【図２３】本発明の他の実施形態に従い自己整合コンタクトホールを形成する過程を示す断面図である。
【図２４】本発明の他の実施形態に従い自己整合コンタクトホールを形成する過程を示す断面図である。
【図２５】本発明の他の実施形態に従い自己整合コンタクトホールを形成する過程を示す断面図である。
【図２６】本発明の他の実施形態に従い自己整合コンタクトホールを形成する過程を示す断面図である。
【図２７】本発明の他の実施形態に従い自己整合コンタクトホールを形成する過程を示す断面図である。
【図２８】本発明の他の実施形態に従い自己整合コンタクトホールを形成する過程を示す断面図である。
【符号の説明】
【０１２３】
３１・・・シリコン酸化膜
３５・・・導電層パターン
３７、３９、１２２、２２２、３２２・・・ホール
１０１・・・プラズマ反応器
１０３・・・ソース電源
１０５・・・ウェハ保持台
１０７・・・バイアス電源
１０９・・・ガス供給管
１１１・・・排気管
１１３・・・ポンプ１２０、２２０、３２０・・・絶縁膜
１３０、２３０、２３０’、３３０、３３０’・・・フォトレジストパターン
１４０、２４０、２４０’、３４０、３４０’・・・ポリマー層
２１０・・・導電層
２３２・・・開口部２５２、２６０、２７２・・・低い範囲
２５０、２６２、２７０・・・高い範囲
３０２・・・ゲート絶縁膜
３０４・・・ゲート電極
３０６ａ・・・キャッピング絶縁層
３１０・・・半導体基板
Ｔｂ・・・ホールの底面に蒸着されたポリマーの厚さ
Ｔｓ・・・ホールの側面に蒸着されたポリマーの厚さ
Ｔｔ・・・フォトレジストパターンの上部に蒸着されたポリマーの厚さ
Ｗ・・・ウェハ
【図１】
0004632371.tif 000003
【図２】
0004632371.tif 000004
【図３】
0004632371.tif 000005
【図４】
0004632371.tif 000006
【図５】
0004632371.tif 000007
【図６】
0004632371.tif 000008
【図７】
0004632371.tif 000009
【図８】
0004632371.tif 000010
【図９】
0004632371.tif 000011
【図１０】
0004632371.tif 000012
【図１１】
0004632371.tif 000013
【図１２】
0004632371.tif 000014
【図１３】
0004632371.tif 000015
【図１４】
0004632371.tif 000016
【図１５】
0004632371.tif 000017
【図１６】
0004632371.tif 000018
【図１７】
0004632371.tif 000019
【図１８】
0004632371.tif 000020
【図１９】
0004632371.tif 000021
【図２０】
0004632371.tif 000022
【図２１】
0004632371.tif 000023
【図２２】
0004632371.tif 000024
【図２３】
0004632371.tif 000025
【図２４】
0004632371.tif 000026
【図２５】
0004632371.tif 000027
【図２６】
0004632371.tif 000028
【図２７】
0004632371.tif 000029
【図２８】
0004632371.tif 000030