(57)【特許請求の範囲】
【請求項１】
電子部品を実装する基板に形成される配線路、スルーホール、受動素子等のうち少なくとも一つを含む配線パターンの特性を評価する配線パターン特性評価実装基板において、
前記基板に形成され、前記各種の配線パターンのうち少なくとも一つの配線パターンを要素パターンとして形成される試験パターンと、
前記基板に実装され、試験パターンに高周波及び／又は高速パルスの試験信号を出力し、当該試験信号に基づいて試験パターンから検出される検出信号を入力する試験用ＩＣチップとを備え、
前記試験用ＩＣチップが低周波及び／又は低速パルスで検出信号及び／又は当該検出信号に基づく試験結果を前記基板の外部へ出力することを
特徴とする配線パターン特性評価実装基板。
【請求項２】
前記請求項１に記載の配線パターン特性評価実装基板において、
前記試験パターンの要素パターンが、量産する基板に形成される量産配線パターンにおける配線路の引廻し長さより長く、スルーホール、受動素子の配線数より多くして強調されて形成されることを
特徴とする配線パターン特性評価実装基板。
【請求項３】
前記請求項１又は２に記載の配線パターン特性評価実装基板において
前記試験パターンが、複数の配線路、スルーホール等を複数隣接して形成されることを
特徴とする配線パターン特性評価実装基板。
【請求項４】
前記請求項１ないし３のいずれかに記載の配線パターン特性評価実装基板において、
前記試験用ＩＣチップが、外部からの試験指令信号に基づいて一又は複数の試験信号を生成する試験信号生成手段と、前記試験パターンのうちのいずれかの要素パターンを選択し、当該選択された要素パターンに対して試験信号を出力する要素パターン選択手段と、
前記試験信号に基づいて要素パターンから検出される検出信号を格納する記憶手段とを備えることを
特徴する配線パターン特性評価実装基板。
【請求項５】
前記請求項４に記載の配線パターン特性評価実装基板において、
前記試験用ＩＣチップが、試験信号及び検出信号に基づいて試験パターンを評価する試験パターン評価手段を備えることを
特徴とする配線パターン特性評価実装基板。
【請求項６】
前記請求項４又は５に記載の配線パターン特性評価実装基板において、
前記試験用ＩＣチップが、試験信号を入力した要素パターン以外の要素パターンから試験信号に基づく検出信号を検出することを
特徴とする配線パターン特性評価実装基板。
【請求項７】
電子部品を実装する基板に形成される配線路、スルーホール、受動素子等のうち少なくとも一つを含む配線パターンの特性を評価する配線パターン特性評価実装基板において、
前記基板に形成され、前記各種の配線パターンのうち少なくとも一つの配線パターンを要素パターンとして形成される試験パターンと、
前記基板に実装され、前記試験パターンに高周波及び／又は高速パルスの試験信号を出力する被試験用ＩＣチップと、
前記被試験用ＩＣチップ及び試験パターンの間で送受信される信号を検出する信号検出部と、
前記信号検出部に検出される検出信号を入力する試験用ＩＣチップとを備え、
前記試験用ＩＣチップが低周波及び／又は低速パルスで検出信号及び／又は当該検出信号に基づく試験結果を前記基板の外部へ出力することを
特徴とする配線パターン特性評価実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、量産する基板を製造する際に、予め当該基板に形成される配線パターンの特性を評価する配線パターン特性評価実装基板に関し、特に高周波又は高速パルスの信号に対する配線パターンの特性を評価する配線パターン特性評価実装基板に関する。
【背景技術】
【０００２】
従来、この種の基板又は実装基板に対する高周波信号の特性を評価するものとしては、電子部品等を実装した試験実装基板による場合と、各種配線パターンのみを形成した試験用配線パターン基板による場合とがあった。この試作実装基板及び試験用配線パターン基板の特性評価の動作説明を図９に示す。【０００３】
前記試作実装基板による場合は、量産基板と同様な配線パターンをデザイナーが設計し、この設計された配線パターン４１０を基板１００上に形成し、この配線パターン４１０が形成された基板１００にＩＣ、ＬＳＩ等の電子部品を実装（図示を省略する。）して試作実装基板を形成していた。【０００４】
このように形成された試作実装基板は、試験信号出力部２０２から高周波信号又は高速パルス信号の試験信号が基板１００のパッド４０１を介して配線パターン４１０に伝送され、この伝送された試験信号に基づく高周波信号又は高速パルス信号の検出信号が配線パターン４１０からパッド４０１及びプルーブ２０１を介して測定装置本体２０３に出力され、この測定装置本体２０３が基板１００の高周波信号に対する特性評価を行うことにより動作試験が行われる。この試験結果に基づいて新たな試験実装基板が製作され、前記高周波信号又は高速パルス信号を正常に伝送できるまで試行錯誤を繰り返して量産基板となる試作実装基板を製作していた。【０００５】
また、試験用配線パターン基板による場合は、配線路スルーホール等からなる配線パターン４１０を基板１００に形成すると共に、この配線パターン４１０に高周波信号又は高速パルス信号の試験信号を入力するパッド４０１を形成して試験用配線パターン基板を構成していた。この試験用配線パターン基板のパッド４０１は、試験装置のプルーブ２０１が接触されて配線パターン４１０の特性評価が行われる。この試験装置は、プルーブ２０１を介して高周波信号又は高速パルス信号の試験信号がパッド４０１から前記配線パターン４１０に伝送させ、この伝送された試験信号に基づく高周波信号又は高速パルス信号の検出信号が配線パターン４１０からパッド４０１及びプルーブ２０１を介して測定装置本体２０３に出力され、この測定装置本体２０３が基板１００の高周波信号に対する特性評価を行うことにより、正常に伝送できるか否かの動作試験を行う。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の高周波信号の特性評価実装基板のうち、試作実装基板による場合は、量産基板と同等の試験実装基板を試行錯誤により製作していたことから、量産基板となる試験実装基板に至るまでに、設計及び製作に長時間を要すると共に、複数の試験実装基板の製作費用が量産基板の複数倍かかることとなるという課題を有する。【０００７】
また、前記試験実装基板及び試験用配線パターン基板によるいずれの場合にも、基板１００上に形成されたパッド４０１に接触するプルーブ２０１のキャリブレーションが発生し、ハンダ等で接続される実装状態における信号の伝搬値及び電流の流れる値が異なりこのプルーブ２０１接触部分で信号損失及びノイズが発生するという課題を有していた。【０００８】
さらに、ＩＣ、ＬＳＩ等の電子部品を実装する基板１００における配線パターン４１０の特性は、この基板１００を製造するメーカーにより、配線幅、スルーホールの大きさ及び深さ、積層厚み等の精度が区々であることから、基板設計上の配線パターン４１０特性と実際に製作された基板１００の配線パターン４１０の特性とが高周波信号又は高速パルス信号の伝送に関して異なるという課題を有する。【０００９】
本発明は前記課題を解消するためになされたもので、量産基板を製造する前段階で予め基板の配線パターンにおける高周波信号又は高速パルス信号に対する特性を量産基板へＩＣチップが実装された状態とほぼ同等に評価できる配線パターン特性評価実装基板を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る配線パターン特性評価実装基板は、電子部品を実装する基板に形成される配線路、スルーホール、受動素子等のうち少なくとも一つを含む配線パターンの特性を評価する配線パターン特性評価実装基板において、前記基板に形成され、前記各種の配線パターンのうち少なくとも一つの配線パターンを要素パターンとして形成される試験パターンと、前記基板に実装され、試験パターンに高周波及び／又は高速パルスの試験信号を出力し、当該試験信号に基づいて試験パターンから検出される検出信号を入力する試験用ＩＣチップとを備え、前記試験用ＩＣチップが低周波及び／又は低速パルスで検出信号及び／又は当該検出信号に基づく試験結果を前記基板の外部へ出力するものである。【００１１】
このように本発明においては、各種の配線パターンを要素パターンとする試験パターンと、この試験パターンに高周波及び／又は高速パルスの信号を伝送させることにより検出信号を検出する試験用ＩＣチップとを基板に配設し、この試験用ＩＣチップが検出信号及び／又はこの検出信号に基づく試験結果を基板外へ出力するようにしているので、高周波又は高速パルスの信号に対する配線パターンの具体的な製造精度をディジタルデータとして検出できることとなり、基板の配線パターンの特性評価を量産基板の実装状態と同一条件で高精度且つ簡易に基板自体で実行できる。特に、基板に実装された試験用ＩＣチップと試験パターンとの間でのみ高周波又は高速パルスの信号で入出力を行い、この試験用ＩＣチップと外部との間を低周波又は低速パルスの信号で伝送を行うことから、信号損失及びノイズの発生を極力抑制して配線パターンの特性を評価し、この評価結果を出力できる。【００１２】
また、本発明に係る配線パターン特性評価実装基板は必要に応じて、試験パターンの要素パターンが、量産する基板に形成される量産配線パターンにおける配線路の引廻し長さより長く、スルーホール、受動素子の配線数より多くして強調されて形成されるものでる。
このように本発明においては、試験パターンの各要素パターンを実際に量産する基板の量産配線パターンより冗長に形成されることから、この冗長された各要素パターンにより高周波又は高速パルスの信号に対する配線パターンの特性が強調されて検出できることとなり、より高精度に配線パターンの特性を評価できる。【００１３】
また、本発明に係る配線パターン特性評価実装基板は必要に応じて、試験パターンが、複数の配線路、スルーホール等を複数隣接して形成されるものである。
このように本発明においては、複数の配線路、スルーホール、受動素子等の各相互間を近接した状態で複数配設して試験パターンを形成しているので、近接配設された要素パターンへのクロストークをも検出できることとなり、高周波又は高速パルスの信号に対する配線パターンの特性を配線パターン全体として評価できることとなる。【００１４】
また、本発明に係る配線パターン特性評価実装基板は必要に応じて、試験用ＩＣチップが、外部からの試験指令信号に基づいて一又は複数の試験信号を生成する試験信号生成手段と、前記試験パターンのうちのいずれかの要素パターンを選択し、当該選択された要素パターンに対して試験信号を出力する要素パターン選択手段と、前記試験信号に基づいて要素パターンから検出される検出信号を格納する記憶手段とを備えるものである。【００１５】
このように本発明においては、試験用ＩＣチップが、外部からの試験指令信号に基づいて一又は複数の試験信号を試験信号生成手段により生成し、前記試験パターンのうちのいずれかの要素パターンを選択し、当該選択された要素パターンに対して試験信号を要素パターン選択手段により出力し、前記試験信号に基づいて要素パターンから検出される検出信号を記憶手段により格納するようにしているので、試験用ＩＣチップを駆動させるための電源及び試験指令信号の入力のみで基板自体で配線パターンの特性を検出できることとなり、高周波又は高速パルスの各信号に対する配線パターンの評価を高精度に実行できる。【００１６】
また、本発明に係る配線パターン特性評価実装基板は必要に応じて、試験用ＩＣチップが、試験信号及び検出信号に基づいて試験パターンを評価する試験パターン評価手段を備えるものである。このように本発明においては、試験信号及び検出信号に基づいて試験パターンを評価する試験パターン評価手段を試験用ＩＣチップが備えることから、試験用ＩＣチップを駆動させるための電源及び試験指令信号の入力のみで基板自体で配線パターンの特性を検出できることとなり、高周波又は高速パルスの各信号に対する配線パターンの評価をより簡易且つ迅速に実行できる。【００１７】
また、本発明に係る配線パターン特性評価実装基板は必要に応じて、試験用ＩＣチップが、試験信号を入力した要素パターン以外の要素パターンから試験信号に基づく検出信号を検出するものである。このように本発明においては、試験用ＩＣチップが、試験信号を入力した要素パターン以外の要素パターンから試験信号に基づく検出信号を検出するようにしているので、試験信号を入力しない要素パターンへの高周波又は高速パルスの信号により影響、例えばクロストーク等を配線パターン全体として評価できることとなる。【００１８】
また、本発明に係る配線パターン特性評価実装基板は、電子部品を実装する基板に形成される配線路、スルーホール、受動素子等のうち少なくとも一つを含む配線パターンの特性を評価する配線パターン特性評価実装基板において、前記基板に形成され、前記各種の配線パターンのうち少なくとも一つの配線パターンを要素パターンとして形成される試験パターンと、前記基板に実装され、前記試験パターンに高周波及び／又は高速パルスの試験信号を出力する被試験用ＩＣチップと、前記被試験用ＩＣチップ及び試験パターンの間で送受信される信号を検出する信号検出部と、前記信号検出部に検出される検出信号を入力する試験用ＩＣチップとを備え、前記試験用ＩＣチップが低周波及び／又は低速パルスで検出信号及び／又は当該検出信号に基づく試験結果を前記基板の外部へ出力するものである。【００１９】
このように本発明においては、各種の配線パターンを要素パターンとする試験パターンと、この試験パターンに高周波及び／又は高速パルスの試験信号を出力する被試験用ＩＣチップと、この被試験用ＩＣチップ及び試験パターンの間で送受信される信号を検出する信号検出部と、この信号検出部に検出される検出信号を入力する試験用ＩＣチップとを基板に配設し、この試験用ＩＣチップが低周波及び／又は低速パルスで検出信号及び／又は当該検出信号に基づく試験結果を基板の外部へ出力するようにしているので、試験用ＩＣチップが、被試験用ＩＣチップと試験パターンとの間で送受されて配線路を伝搬する信号、特に高速パルス、又は高周波の信号波形を直接検出できるので、配線パターン本来の特性を入出力の接触部分等の信号損失及びノイズの影響を受けること無く確実且つ正確に検出できる。
【発明を実施するための最良の形態】
【００２０】
（本発明の第１の実施形態）
以下、本発明に係る第１の実施形態に係る配線パターン特性評価実装基板を図１及び図２に基づいて説明する。この図１は本実施形態に係る配線パターン特性評価実装基板の全体概略構成図、図２は図１に記載の配線パターン特性評価実装基板における試験用ＩＣチップの回路ブロック構成図である。
前記各図において本実施形態に係る配線パターン特性評価実装基板は、矩形状の絶縁板材で形成される基板本体１と、この基板本体１に形成され、配線路パターン、スルーホールパターン、受動素子パターン等の配線パターンで形成される要素パターン２１、２２、２３からなる試験パターン２と、基板本体１に実装され、試験パターン２に高周波の高速パルスからなる試験信号を出力し、この試験信号に基づいて試験パターン２から検出される検出信号を入力され、この検出信号及び試験信号に基づいて試験結果を演算する試験用ＩＣチップ３と、この試験用ＩＣチップ３が試験結果を低周波の低速パルスで前記基板本体１の外部へ出力すると共に、試験用ＩＣチップ３へ駆動電力を供給する入出力端子４とを備える構成である。【００２１】
前記試験用ＩＣチップ３は、外部との入出力を行う入出力部３１と、この入出力部３１からの試験指令信号に基づいて複数の試験信号を生成する試験信号生成部３２と、試験パターン２のうちのいずれかの要素パターン２１（又は２２、２３、・・・）を選択し、この選択された要素パターンに対して試験信号を出力する要素パターン選択部３３と、この選択された要素パターンに対する試験信号及び検出信号を切換えて入出力する信号切換部３４と、試験信号及び検出信号に基づいて試験パターンを評価する試験パターン評価部３５と、この試験パターン評価部３５の評価結果を格納する記憶手段３６とを備える構成である。【００２２】
前記要素パターン選択部３３と信号切換部３４との間にＤ／Ａコンバータ２７が配設され、このＤ／Ａコンバータ２７は要素パターン選択部３３で選択された要素パターン２１（又は２２、２３、・・・）のＩＤコード及び試験信号生成部３２で生成されたディジタル信号の試験信号をアナログ信号に変換して信号切換部３４を介して基板本体１へ出力する構成である。また、前記試験パターン評価部３５と信号切換部３４との間にＡ／Ｄコンバータ３８が配設され、このＡ／Ｄコンバータ３８は、基板本体１の要素パターン２１（又は２２、２３、・・・）から信号切換部３４を介して出力されるアナログ信号の検出信号をディジタル信号に変換して試験パターン評価部３５へ出力する構成である。【００２３】
前記基板本体１は、プリント配線板、セラミック配線板その他これらの各多層基板等が含まれる。試験パターン２は、その要素パターン２１、２２、２３、・・・を形成する配線パターン、スルーホールパターン、受動素子パターンを、実際に量産する基板（以下、量産基板という。）の量産配線パターンの予め設定した所定倍に冗長化されて形成される構成である。【００２４】
この要素パターン２１においては、配線パターンにおける配線路の引廻し長さを所定倍の長さで形成される。この配線路の配線パターンは、複数の配線路が並列又は積層して形成され、この並列の間隔又は積層の間隔が前記量産基板で採用される間隔と同等に形成される。また、この配線パターンは配線路の両端が信号切換部３４に接続されているループ状の閉回路と、配線路の一端のみが信号切換部３４に接続されて他端が開放された回路のいずれか、若しくは双方を備える構成である。【００２５】
要素パターン２２、２３は、スルーホールの配設数量、受動素子の配設数をこの配設数量の所定倍の数を直列又は並列に接続して形成される。このスルーホール、受動素子の配線パターンは、複数のスルーホール、受動素子が並列又は積層して形成され、前記配線路と同様に並列又は積層の間隔が量産基板で採用される間隔で形成される。
前記試験用ＩＣチップ３は、量産基板に実装されるＩＣチップ等の能動素子が接続される同じ接続方式（量産基板で採用される接続方式）、例えばワイヤボンディング、フリップチップ、ドームリード、テープキャリア等が採用されて接続される構成である。【００２６】
次に、前記構成に基づく本実施形態に係る配線パターン特性評価基板の特性評価動作について説明する。前提として本実施形態に係る配線パターン特性評価基板は量産基板に配線パターンを形成加工し、各種機能素子を実装するメーカーの製造特徴と同一の製造方法で製作されたものである。このメーカーが量産基板を量産する前の設計段階において、本実施形態に係る配線パターン特性評価基板を用いて設計された配線パターン及び実装の特性を予め評価しようとするものである。【００２７】
まず、入出力端子４の電力端子４１ｂ，４２ｂから試験用ＩＣチップ３に対して、駆動電力が供給されると共に、入力端子４１ａから低速パルス（又は低周波数）の試験指令信号が試験用ＩＣチップ３へ入力される。
この入力された試験指令信号が入出力部３１の入力端子３１ａを介して試験信号生成部３２へ入力され、この試験信号生成部３２は前記低速パルス（又は低周波）の試験指令信号に基づいて高周波の高速パルスからなる試験信号を生成し、前記試験指令信号のうちの要素パターン特定データと共に要素パターン選択部３３へ出力する。【００２８】
この要素パターン選択部３３は、入力された要素パターン特定データに基づき要素パターン２１、２２、２３、・・・のうちいずれかを選択してこれに対応する選択信号を生成し、この選択信号と共に試験信号を出力する。この選択信号及び試験信号は、Ｄ／Ａコンバータ３７でアナログ信号に変換した後に信号切換部３４に入力され、この選択信号が信号切換部３４の内部スイッチを切換え、この選択された要素パターン２１の内の配線路２１１にパッド２１１ａを介して、例えば図４（Ａ）ないし（Ｃ）に示すような入力信号の試験信号が入力される。【００２９】
この配線路２１１は、略矩形状に屈曲した配線パターンで形成され先端を開放状態として構成され、他の配線路２１２、２１３、２１４、・・・と所定間隔を隔てて平行に配設される。この試験信号が伝搬する配線路２１１は、配線路自体の特性、配線路端の開放による反射条件及び隣接する配線路２１２、２１３、・・・の影響等により特性インピーダンスが変化し、この変化した試験信号が反射されて前記入力端子４２ａから高周波の高速パルスからなる検出信号（例えば、図４（Ａ）ないし（Ｃ）に示すように入力信号）として出力する。【００３０】
同図（Ａ）において、入力信号として方形波の高周波信号が入力された場合には、配線路２１１及び隣接する配線路２１２等のインピーダンスにより波形変形が生じた高周波の検出信号となる。また、同図（Ｂ）において入力信号として正弦波の高周波信号が入力された場合には、配線路２１１のノイズ、損失により波形歪みが生じた高周波の検出信号となる。また同図（Ｃ）において入力信号として正弦波の高周波信号が入力された場合には配線路２１１及び隣接する配線路２１２等のインピーダンスにより位相変化が生じた高周波の検出信号となる。【００３１】
この検出信号がＡ／Ｄコンバータ３８を介して試験パターン評価部３５へ入力され、この試験パターン評価部３５はこの検出信号とこの検出信号の元となった試験信号とに基づき、基板本体１の配線路２１１における高周波の高速パルス信号に対する特性評価を実行して評価結果データを記憶手段３６へ出力する。この記憶手段３６は、前記評価結果データをディジタルデータとして順次格納して保持し、外部の制御部（図示を省略する。）からの出力指令に基づいて前記保持した評価結果データを低速パルス（又は周波数）の信号で入出力端子４の出力端子４２ａから制御部へ出力する。【００３２】
また、試験パターン２の他の配線路１１２、１１３、・・・及び要素パターン１２、１３についても前記配線路２１１の場合と同様に特性評価を行い、この評価結果を順次記憶手段３６に格納し、この格納した評価データを低速パルス（又は低周波）の信号で制御部へ出力して配線パターンの特性を量産基板を製造する前に予め検出できることとなる。【００３３】
（本発明の他の実施形態）
図３は、本発明の他の実施形態に係る配線パターン特性評価実装基板の全体概略構成図を示す。同図において本実施形態に係る配線パターン特性評価実装基板は、前記第１の実施形態と同様に基板本体１、試験パターン２、試験用ＩＣチップ３及び入出力端子４を備え、この試験用ＩＣチップ３が第１の試験用ＩＣチップ３Ａと第２の試験用ＩＣチップ３Ｂとからなり、この第１の試験用ＩＣチップ３Ａ及び第２の試験用ＩＣチップ３Ｂの間に試験パターン２が接続されると共に第１の試験用ＩＣチップ３Ａ及び第２の試験用ＩＣチップ３Ｂを信号線路５で接続して同期信号、検出信号の送受を行う構成である。【００３４】
第１の試験用ＩＣチップ３Ａ及び第２の試験用ＩＣチップ３Ｂは、共に試験パターン２のうち要素パターン２１、２２、２３、・・・のいずれかを選択し、さらに配線路２１１、２１２、２１３、・・・を特定し、この特定された試験対象に高周波の高速パルスからなる試験信号を発振して出力し、この試験信号に基づく検出信号により試験対象の特性評価を実行する構成である。この第１の試験用ＩＣチップ３Ａ及び試験用ＩＣチップ３Ｂは、隣接する異なる要素パターン２１、２２、２３に各々試験信号を入力することもでき、この場合には各試験信号による隣接する要素パターン２１、２２、２３相互間のクロストーク、ＥＭＩ等を各々検出して特性評価を行う。【００３５】
この特性評価において、第１の試験用ＩＣチップ３Ａ及び第２の試験用ＩＣチップ３Ｂは試験信号の波形と検出信号の波形とから波形のアイパターンを求め、このアイパターンにより位相差、振幅差を求めて評価する。また、この試験信号と検出信号とを各々Ａ／Ｄ変換し、各ディジタル値で比較して特性評価を行うことができる。【００３６】
図５は、本発明の他の実施形態に係る配線パターン特性評価実装基板の全体概略構成図を示す。同図において配線パターン特性評価実装基板は、前記第１の実施形態と同様に基板本体１、試験パターン２、試験用ＩＣチップ３及び入出力端子４を備え、この構成に加え、前記試験パターン２に対して信号を出力する被試験用ＩＣチップ６と、この被試験用ＩＣチップ６及び試験パターン２の間で送受信される信号を検出し、この検出された検出信号を前記試験用ＩＣチップ３へ入力する信号検出部７とを備える構成である。【００３７】
前記被試験用ＩＣチップ６は、試験パターン２へ出力する信号を予めプログラミングされた動作手順に基づいて出力するか、試験用ＩＣチップ３から図示を省略する配線路を介して入力される制御信号に基づいて出力するか、又は外部からの直接制御信号に基づいて出力する構成である。また、前記信号検出部７は、容量結合等の電気的結合、線路を近接配設したクロストーク結合等により評価対象の各要素パターン２１（又は２２、２３）に接続される配線路６１に伝搬する信号を検出する構成である。【００３８】
このように被試験用ＩＣチップ６から試験パターン２に対して試験信号が入力され、この試験信号Ｓ1に基づいて試験パターン２のインピーダンス等により生じる波形変形を試験用ＩＣチップ３により検出信号として検出する。この試験用ＩＣチップ３は、被試験用ＩＣチップ６と試験パターン２との間で送受されて配線路６１を伝搬する信号、特に高速パルス、又は高周波の信号波形を直接検出できるので、配線パターン本来の特性を入出力の接触部分等の信号損失及びノイズの影響を受けること無く確実且つ正確に検出できる。
なお、図６（Ａ）は図１及び図３に記載のスルーホール（ビア；Via）の詳細構成斜視図を示す。同図において本実施形態に係る配線パターン特性評価実装基板に形成されるスルーホールは上層で１つおきに隣接するビア２３２が、配線２３１で接続され、この上層に対応するビア２３２が下層において配線２３３で接続される構成である。【００３９】
同図（Ｂ）は本発明の他の実施形態に係る配線パターン特性評価実装基板の断面図である。同図において、試験用ＩＣチップ３から配線路６１１を介して被試験用ＩＣチップ６１、６２へ試験信号が入力される。この試験信号が被試験用ＩＣチップ６１に入力される際に、パット６１２とボール６１ａの間で生じる信号減衰、信号ノイズを検出信号として試験用ＩＣチップ３が検出する。また、前記被試験用ＩＣチップ６２に入力される際に、パット６１２にワイヤボンディングによって接続する金線６２ａ等で生じる信号減衰、信号ノイズを検出信号として試験用ＩＣチップ３が検出する。
このように特性評価は、試験信号の波形と検出信号の波形とから位相差△ｔを測定し、その位相差△ｔに基づいて試験信号の減衰、反射、クロストーク、ＥＭＩ（Electro-magnetic Interference）、基板１００の材質、パターンメタルの材質及び層間絶縁膜の干渉等による試験対象の高周波に対する特性を検出する。【００４０】
（具体的な動作試験）
次に、前記実施形態における試験動作についてＴＤＲ（Time Domain Reflectmetry）法と、Ｓ（Scattering;散乱）パラメータによる高周波特性試験法とについて説明する。
図７は、本発明の一実施形態におけるＴＤＲ法による試験動作で用いられる試験信号及び検出信号のタイミングチャートを示す。同図において試験信号Ｓ1は、立ち上がり時間が２０〜５０ｐｓ程度の高速スイッチング動作を行う高速パルスのステップ信号で構成される。この試験信号Ｓ1は、前記図１又は図３に記載の配線パターン特性評価実装基板で試験用ＩＣチップ３から試験パターン２の要素パターン２１（又は２２、２３）に入力される。【００４１】
まず、要素パターン２１（又は２２、２３）の端末が開放されている場合には、この要素パターン２１（又は２２、２３）に入力された試験信号Ｓ1は要素パターン２１（又は２２、２３）のインピーダンス及び引廻し配線状態により波形変形が生じると共に、開放端末（図示を省略）で同位相として反射され、図７（Ｂ）に示す高速パルス波形の検出信号Ｓ2として検出される。この図７（Ｂ）に示す検出信号Ｓ2は、試験信号Ｓ1の入力時Ｔ0から要素パターン２１（又は２２、２３）の線路区間を往復する時間２ｔ1（ｓｅｃ）の後、Ｔ1時で前記開放端末で同位相として反射され、試験信号Ｓ1の電圧△Ｖ1と反射信号の電圧△Ｖ2が重畳された電圧として出力されることとなる。【００４２】
また、要素パターン２１（又は２２、２３）の端末が地絡された場合には、前記端末開放の場合と同様に要素パターン２１（又は２２、２３）のインピーダンス及び引廻し配線状態により試験信号Ｓ1に波形変形が生じるが、地絡状態の端末（図示を省略）で試験信号Ｓ1が逆位相として反射され図７（Ｃ）に示す高速パルス波形の検出信号Ｓ3として検出される。この図７（Ｃ）に示す検出信号Ｓ3は、試験信号Ｓ1の入力時Ｔ0から要素パターン２１（又は２２、２３）の線路区間を往復する時間２ｔ1（ｓｅｃ）の後、Ｔ1時で前記地絡端末で逆位相として反射され、試験信号Ｓ1の電圧△Ｖ1と反射信号の電圧△Ｖ2（△Ｖ1＝△Ｖ2）が重畳されて打ち消し合って電圧「０」として出力されることとなる。
また、前記要素パターン２１（又は２２、２３）の端末に終端抵抗が接続された場合には、前記端末が開放及び地絡の場合と同様に要素パターン２１（又は２２、２３）のインピーダンス及び引廻し配線状態により試験信号Ｓ1に波形変形が生じるが、終端抵抗が接続された端末（図示を省略）で試験信号Ｓ1が吸収され図７（Ｄ）に示す高速パルス波形の検出信号Ｓ4として検出される。【００４３】
前記いずれの場合も検出信号Ｓ2、Ｓ3、Ｓ4は、試験パターン２の各要素パターン２１（又は２２、２３）から試験用ＩＣチップ３に出力され、この試験用ＩＣチップ３で高速パルス波形に基づいて各要素パターン２１（又は２２、２３）の評価がなされる。この評価の試験結果は、試験用ＩＣチップ３から低周波又は低速パルスで外部へ出力されることとなる。
前記Ｓパラメータによる高周波特性試験法は、試験パターン２の各要素パターン２１（又は２２、２３）を２ポートネットワークのＳパラメータとし、この各要素パターン２１（又は２２、２３）の伝送線路における反射係数、透過係数、減衰定数、位相定数をＳパラメータで図８に示すように検出する。【００４４】
図８のＳパラメータはポートＰ1から入力された試験信号Ｓ1が各要素パターン２１（又は２２、２３）自体のポートＰ1に反射してくる度合いをＳ11、ポートＰ2へ透過していく度合いをＳ21とする。これは逆にポートＰ2から入力した試験信号Ｓ1が各要素パターン２１（又は２２、２３）自体のポートＰ2に反射してくる度合いをＳ22、ポートＰ1へ透過してくる度合いをＳ12とする。
これらの関係からＳパラメータを次式で表すことができる。【００４５】
【数１】
0004740957.tif 000002
上式により、電流・電圧の線型結合である波振幅（ａ1、ａ2、ｂ1、ｂ2）により各要素パターン２１（又は２２、２３）の入射波、反射波の電力を検出できることとなる。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態に係る配線パターン特性評価実装基板の全体概略構成図である。
【図２】図１に記載の配線パターン特性評価実装基板における試験用ＩＣチップの回路ブロック構成図である。
【図３】本発明の他の実施形態に係る配線パターン特性評価実装基板の全体概略構成図である。
【図４】本発明の他の実施形態に係る配線パターン特性評価実装基板の入力信号及び検出信号の波形図である。
【図５】本発明の他の実施形態に係る配線パターン特性評価実装基板の全体概略構成図である。
【図６】図１及び図３に記載のスルーホールの詳細構成斜視図及び本発明の他の実施形態に係る配線パターン特性評価実装基板の断面図である。
【図７】本発明の一実施形態におけるＴＤＲ法による試験動作で用いられる試験信号及び検出信号のタイミングチャートである。
【図８】本発明の一実施形態におけるＳパラメータによる高周波特性試験法を説明するための説明図である。
【図９】従来の試作実装基板及び試験用配線パターン基板の特性評価の動作説明図である。
【符号の説明】
【００４７】
１        基板本体
２１、２２、２３  要素パターン
１００    基板
２  試験パターン
２０１  プルーブ
２０２  試験信号出力部
２０３  測定装置本体
２０４
２１１ａ、２１２ａ、２１３ａ、・・・、４０１    パッド
２３１、２３２、２３３  配線
２７  Ｄ／Ａコンバータ
３８  Ａ／Ｄコンバータ
１１１、１１２、１１３、・・・２１１、２１２、２１３、・・・  配線路
３、３Ａ、３Ｂ  試験用ＩＣチップ
３１      入出力部
３１ａ    入力端子
３１ｂ    出力端子
３２      試験信号生成部
３３      要素パターン選択部
３４      信号切換部
３５      試験パターン評価部
３６      記憶手段
４        入出力端子
４１ａ    入力端子
４１ｂ、４２ｂ  電力端子
４２ａ    出力端子
４１０  配線パターン
５        信号線路
６  被試験用ＩＣチップ
６１ａ  ボール
６１２  パット
７  信号検出部
【図１】
0004740957.tif 000003
【図２】
0004740957.tif 000004
【図３】
0004740957.tif 000005
【図４】
0004740957.tif 000006
【図５】
0004740957.tif 000007
【図６】
0004740957.tif 000008
【図７】
0004740957.tif 000009
【図８】
0004740957.tif 000010
【図９】
0004740957.tif 000011