(57)【特許請求の範囲】
【請求項１】
カンチレバー及び該カンチレバーへ信号を伝達するチップを含む集積構造体の製造方法であって、
基板上に第１酸化物層及びシリコン層を形成するステップと、
前記シリコン層をエッチング加工することにより、一端にアンカー部を有し他端に前記シリコン層の表面に垂直な方向に延びる先端を有するカンチレバーを形成すると共に、前記アンカー部を貫通し前記基板内に延びる第１開口を形成するステップと、
前記第１開口を金属で充填し、該金属と接続するコンタクト・パッドを前記アンカー部に形成するステップと、
前記カンチレバーの前記先端に近接して、前記基板の表面を露出する第２開口を前記第１酸化物層に形成するステップと、
前記第２開口を介して前記基板のうち、前記カンチレバーの下側を前記アンカー部に向かう方向にエッチングすることにより、前記カンチレバーの下側にキャビティを形成して前記カンチレバーの下側の前記第１酸化物層を露出するステップと、
前記露出された第１酸化物層を除去するステップと、
前記カンチレバーを覆い且つ前記キャビティを充填するようにポリイミド層を付着し、該ポリイミド層の上にキャリア・プレートを接着するステップと、
前記金属を露出するために前記基板の裏面を研磨するステップと、
前記基板の裏面に前記金属と接触する金属パッドを形成するステップと、
前記チップの表面に設けられた接続部を前記基板の裏面の前記金属パッドに接続することにより前記チップを前記基板の裏面に取り付けて、前記チップから前記カンチレバーへの導電経路を形成するステップと、
前記キャリア・プレートを除去し、前記ポリイミド層を除去するステップと、を含む方法。
【請求項２】
前記チップから前記カンチレバーへの導電経路を形成するステップが、
前記チップにボンディング・パッドを形成するステップと、
前記ボンディング・パッドを前記金属パッドに結合するステップと
を含む、請求項１に記載の方法。
【請求項３】
前記キャリア・プレートが剥離性放射線に対して透明であり、前記キャリア・プレートを除去するステップが、前記キャリア・プレートを剥離性放射線に露出する、請求項１に記載の方法。
【請求項４】
前記シリコン層をエッチング加工することにより、一端にアンカー部を有し他端に前記シリコン層の表面に垂直な方向に延びる先端を有するカンチレバーを形成すると共に、前記アンカー部を貫通し前記基板内に延びる第１開口を形成するステップが、
前記シリコン層上に第１熱酸化物層を形成するステップと、
前記第１熱酸化物層の一部分をマスクとして前記シリコン層の上部を選択的にエッチングすることにより前記シリコン層に未エッチング部分である突出部を形成するステップと、
前記シリコン層を貫通して前記基板内に延びる前記第１開口を形成するステップと、
前記第１開口の壁及び前記シリコン層を覆って第２熱酸化物層を成長させることにより、前記シリコン層の前記突出部を加工して前記先端にするステップと、
前記第１開口の壁、前記シリコン層の表面のうち前記壁に続く一部分及び前記先端に前記第２熱酸化物層を残すように、前記第２熱酸化物層および前記シリコン層をエッチングすることにより前記カンチレバーを形成するステップとからなる、請求項１に記載の方法。
【請求項５】
前記コンタクト・パッドを前記アンカー部に形成するステップの次に、前記第１酸化物層及び前記カンチレバーを覆うように第２酸化物層を付着するステップを行い、
前記カンチレバーの前記先端に近接して、前記基板の表面を露出する第２開口を前記第１酸化物層に形成するステップが、前記カンチレバーの前記先端に近接して、前記基板の表面を露出する第２開口を前記第２酸化物層及び前記第１酸化物層に形成する、請求項１に記載の方法。
【請求項６】
カンチレバー及び該カンチレバーへ信号を伝達するチップを含む集積構造体の製造方法であって、
基板上に第１酸化物層及びシリコン層を形成するステップと、
前記シリコン層をエッチング加工することにより、一端にアンカー部を有し他端に前記シリコン層の表面に垂直な方向に延びる先端を有するカンチレバーを形成すると共に、前記アンカー部を貫通し前記基板内に延びる第１開口を形成するステップと、
前記第１開口を金属で充填し、該金属と接続するコンタクト・パッドを前記アンカー部に形成するステップと、
前記カンチレバーの前記先端に近接して、前記基板の表面を露出する第２開口を前記第１酸化物層に形成するステップと、
前記カンチレバー及び前記第２開口を覆うようにポリイミド層を付着し該ポリイミド層の上にキャリア・プレートを接着するステップと、
前記金属を露出するために前記基板の裏面を研磨するステップと、
前記基板の裏面に前記金属と接触する金属パッドを形成するステップと、
前記チップの表面に設けられた接続部を前記基板の裏面の前記金属パッドに接続することにより前記チップを前記基板の裏面に取り付けて、前記チップから前記カンチレバーへの導電経路を形成するステップと、
前記キャリア・プレートを除去し、前記ポリイミド層を除去することにより、前記第２開口を露出するステップと、
前記第２開口を介して前記基板のうち、前記カンチレバーの下側を前記アンカー部に向かう方向にエッチングすることにより、前記カンチレバーの下側にキャビティを形成して前記カンチレバーの下側の前記第１酸化物層を露出するステップと、
前記露出された第１酸化物層を除去するステップとを含む方法。
【請求項７】
前記チップから前記カンチレバーへの導電経路を形成するステップが、
前記チップに金属スタッドを形成するステップと、
前記金属スタッドを前記金属パッドに結合するステップと
を含む、請求項６に記載の方法。
【請求項８】
前記キャリア・プレートが剥離性放射線に対して透明であり、前記キャリア・プレートを除去するステップが、前記キャリア・プレートを剥離性放射線に露出する、請求項６に記載の方法。
【請求項９】
前記シリコン層をエッチング加工することにより、一端にアンカー部を有し他端に前記シリコン層の表面に垂直な方向に延びる先端を有するカンチレバーを形成すると共に、前記アンカー部を貫通し前記基板内に延びる第１開口を形成するステップが、
前記シリコン層上に第１熱酸化物層を形成するステップと、
前記第１熱酸化物層の一部分をマスクとして前記シリコン層の上部を選択的にエッチングすることにより前記シリコン層に未エッチング部分である突出部を形成するステップと、
前記シリコン層を貫通して前記基板内に延びる前記第１開口を形成するステップと、
前記第１開口の壁及び前記シリコン層を覆って第２熱酸化物層を成長させることにより、前記シリコン層の前記突出部を加工して前記先端にするステップと、
前記第１開口の壁、前記シリコン層の表面のうち前記壁に続く一部分及び前記先端に前記第２熱酸化物層を残すように、前記第２熱酸化物層および前記シリコン層をエッチングすることにより前記カンチレバーを形成するステップとからなる、請求項６に記載の方法。
【請求項１０】
前記コンタクト・パッドを前記アンカー部に形成するステップの次に、前記第１酸化物層及び前記カンチレバーを覆うように第２酸化物層を付着するステップを行い、
前記カンチレバーの前記先端に近接して、前記基板の表面を露出する第２開口を前記第１酸化物層に形成するステップが、前記カンチレバーの前記先端に近接して、前記基板の表面を露出する第２開口を前記第２酸化物層及び前記第１酸化物層に形成する、請求項６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ電気機械システム（ＭＥＭＳ）およびＭＥＭＳへ信号を伝達するチップを含む集積構造体に関する。
【背景技術】
【０００２】
最近、超高密度データ記憶装置にマイクロ電気機械システム（ＭＥＭＳ）およびナノ電気機械システム（ＮＥＭＳ）を使用することが報告されている。データ記憶へのこの手法は、原子力顕微鏡および走査型トンネル顕微鏡技術で現在使われているような、ナノメートル規模の先端からなる大型アレイを用いた熱機械局所プローブ技術（thermomechanical local probe technique）を利用するものである。この技術では、読取り／書込み動作は、カンチレバー機構を加熱し、先端を薄膜記憶媒体と接触させ、そこにくぼみを作ることによって、または作られたくぼみを検出することによって行われる。
【０００３】
記憶装置用ＭＥＭＳ構造体の設計の詳細は、近年、IBM J. Res.Develop. 44、323頁（2000）、ならびにセンサおよびアクチュエータ（Sensors and Actuators）80、100頁（2000）に発表されている。
【０００４】
個々のカンチレバー・セルの概略図を、図１（横断面図）および図２（平面図）に示した。通常シリコンからなるＭＥＭＳチップ１を加工して、先端１１およびヒーター１３を有するシリコン・カンチレバー１０を作る。図１に示したように、チップ１の表面の層にカンチレバー構造１０を形成し、次いでカンチレバー１０の背後のバルク・シリコンにキャビティをエッチングする。貫通接続１５を経由して電力を加えることにより、ヒーターおよび、記憶媒体１２（通常、シリコン基板上の薄いポリマー・フィルム）と接触している先端の温度を上昇させる。記憶媒体への先端の圧力と、先端を加熱することを組み合わせることによって、先端が記憶媒体にくぼみを作り、これにより非常に高いビット面密度（bit areal densities）を有する熱機械データ書込み（thermomechanical data writing）が実現する。
【０００５】
ＭＥＭＳチップ１を制御するための、従来の２次元配置の概略図を図３に示した。多数の個別セルを含むＭＥＭＳチップ１は、チップ１の側部への通常のワイヤボンディング接続を有するマルチプレックス・ドライバ２によって電気的に制御される。電気接続の２次元配置には固有の限界がある。例えば、チップ１のセルの数が増加するにつれて、セル間を電気的に分離することが困難になる。同時に、個々の接続のサイズが小さくなる一方で、セル・アレイをアドレスするのにより大きな電力が必要になる。
【非特許文献１】IBM J. Res. Develop. 44、323頁（2000）
【非特許文献２】センサおよびアクチュエータ（Sensors and Actuators）80、100頁（2000）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、従来の２次元配置の電気的限界を克服するために、ＭＥＭＳデバイスとその制御デバイス（ＣＭＯＳロジック・チップなど）を相互接続することができる３次元集積方式が必要とされている。
【課題を解決するための手段】
【０００７】
本発明は、マイクロ機械装置を有するチップと、電子デバイスを有するチップを集積する方法を提供する。具体的には、本発明は、チップとＭＥＭＳを垂直に集積する方法を提供する。この方法では、ＭＥＭＳが表面（記憶装置としての役割を果たすフィルムの表面など）と接触することができ、その表面に対して垂直方向の機械的運動を行う。
【０００８】
本発明の一態様によれば、マイクロ電気機械システム（ＭＥＭＳ）およびこのＭＥＭＳへ信号を伝達するチップを含む集積構造体を組み立てる方法が提供される。ＭＥＭＳは、基板上に形成され、アンカー部を有し、これにより基板に接続されている。（本発明の一実施形態では、ＭＥＭＳは、基板のキャビティ上に突き出ているカンチレバーであり、アンカー部で基板に固定されている。）ＭＥＭＳのアンカー部からＭＥＭＳ基板を貫通して延在する導体が形成されている。チップは、基板の表面に対して垂直方向に、ＭＥＭＳ基板に取り付けられており、チップからＭＥＭＳへの導電経路を作っている。
【０００９】
一実施形態では、チップにＣ４金属パッドを形成し、このＣ４金属パッドを導体に対して整合させ、次いでこのＣ４金属をこの導体に結合することによってチップを取り付けることができる。別の実施形態では、チップを取り付けるステップは、チップに金属スタッドを形成するステップと、導体に対してこのスタッドを整合させるステップと、スタッドを導体に結合するステップとをさらに含む。別の実施形態では、チップを取り付けるステップは、チップに金属スタッドおよび金属パッドの一方を形成するステップと、金属スタッドおよび金属パッドのもう一方を導体と接触させて形成するステップと、パッドに対してスタッドを整合させるステップと、スタッドをパッドに結合するステップとをさらに含む。
【００１０】
好ましくは、ＭＥＭＳは、前記表面に垂直な方向に延在した先端を持つように形成される。さらに好ましくは、本方法は、この先端と接触して記憶媒体層を設けるステップであって、前記層が、この先端によってその中に作られるくぼみに応じてデータを記憶する記憶媒体を含むステップをさらに含む。さらに好ましくは、ＭＥＭＳを形成するステップは、一端がアンカー部にあり、他端が表面に垂直な方向に延在した先端を持つカンチレバー構造を形成するステップと、このカンチレバーの下にある基板の一部にキャビティを形成するステップとをさらに含む。
【００１１】
好ましい一実施形態では、導体を形成するステップは、基板にバイアを形成するステップと、このバイアに金属を付着させるステップと、ＭＥＭＳ基板にキャリア・プレートを取り付けるステップと、ＭＥＭＳ基板の裏面を薄くして金属を露出させるステップと、バイアの金属と接触させて、裏面に金属パッドを形成するステップとをさらに含む。好ましくは、キャリア・プレートは剥離性放射線（ablating radiation）に透明であり、チップを取り付ける前記ステップは、このプレートを剥離性放射線に露出させ、それによりこのプレートを剥離させるステップをさらに含む。より好ましくは、導体を形成する前記ステップは、ＭＥＭＳ基板の裏面に第１のポリイミド層を塗布するステップと、この第１のポリイミド層に開口を形成して導体を露出させるステップと、金属スタッドおよび金属パッドの一方を導体と接触させて形成するステップとを含み、チップを取り付ける前記ステップは、チップに第２のポリイミド層を塗布するステップと、この第２のポリイミド層に開口を形成して、その中に金属スタッドおよび金属パッドのもう一方を形成するステップと、積層プロセスを行って第１のポリイミド層と第２のポリイミド層とを結合させるステップとを含む。さらに好ましくは、本方法は、前記積層プロセスに引き続き、ＭＥＭＳがカンチレバー構造を持つようにＭＥＭＳ基板にキャビティを形成するステップを含めて、ＭＥＭＳの形成を完了させるステップを含む。
【００１２】
チップを取り付ける前にＭＥＭＳ基板を薄くすることが好ましい。これは、初めにキャリア・プレートを取り付け、次いで薄くするプロセスが完了した後、キャリア・プレートを除去することによって好都合に行うことができる。
【００１３】
好ましくは、マイクロ電気機械システム（ＭＥＭＳ）およびこのＭＥＭＳへ信号を伝達するチップを含む集積構造体を組み立てる方法が提供される。この方法では、ＭＥＭＳは、基板上に形成され、内部に開口を有するアンカー部を持つ。アンカー部の開口に導体が形成される。次いで、ＭＥＭＳ基板を除去することにより、ＭＥＭＳと導体の下側を露出させる。次いで、チップを、表面に垂直な方向に、ＭＥＭＳのアンカー部に取り付けて、チップからＭＥＭＳへ導電経路を作る。基板を除去する前に、ＭＥＭＳの上に重なる層を付着させ、キャリア・プレートをそこに取り付けることが好都合である。キャリア・プレートは、ＭＥＭＳとチップを結合させた後で除去する。チップとＭＥＭＳの接続は、チップの上に重なる層の開口内に、チップ上に形成された金属スタッドを経由して行われる。したがって、ＭＥＭＳの下側は、この層の厚みに相当する距離だけ、チップから間隔をおいて配置されている。
【００１４】
好ましい一実施形態では、本方法は、チップに第２の層を付着させるステップと、この第２の層に開口を形成するステップと、第２の層のこの開口に金属スタッドを形成するステップとをさらに含み、前記取り付けるステップが、金属スタッドを、ＭＥＭＳ下面の導体に対して整合させるステップと、積層プロセスを行って、ＭＥＭＳを第２の層に結合させるステップとをさらに含む。好ましくは、本方法は、チップに第２の層を付着させるステップと、この第２の層に開口を形成するステップと、第２の層のこの開口に金属パッドを形成するステップと、金属スタッドを、前記導体と接触させて、ＭＥＭＳの下面に形成するステップとをさらに含み、前記取り付けるステップが、スタッドをパッドに対して整合させるステップと、積層プロセスを行って、ＭＥＭＳを第２の層に結合させるステップとをさらに含む。より好ましくは、キャリア・プレートは剥離性放射線に透明であり、本方法は、チップを取り付ける前記ステップの後、キャリア・プレートを剥離性放射線に露出させ、それによりキャリア・プレートを第１の層から剥離させるステップと、第１の層を除去するステップとをさらに含む。
【００１５】
好適には、ＭＥＭＳを形成する前記ステップは、一端がアンカー部にあり、他端が表面に垂直な方向に延在した先端を持つカンチレバー構造を形成するステップをさらに含み、このカンチレバーは、第２の層の厚みに相当する距離だけ、チップから間隔をおいて配置されている。
【００１６】
第２の態様によれば、本発明は、マイクロ電気機械システム（ＭＥＭＳ）と、前記ＭＥＭＳへ信号を伝達するチップとが接続された垂直集積構造体を提供する。この構造体は、チップの一部の上に重なり、かつ内部に開口を有する層と、ＭＥＭＳにあって、この層に取り付けられ、この開口に対して整合された導体を含むアンカー部と、そこから水平に延在した末端部と、開口内にあって、チップおよび導体と接触している金属スタッドとを含み、ＭＥＭＳは、層の厚みに相当する距離だけ、チップから間隔をおいて配置されている。
【００１７】
好ましくは、ＭＥＭＳはカンチレバー構造を含み、末端部は垂直方向に延在した先端を含む。より好ましくは、この構造は、水平に延在し垂直方向にチップから間隔をおいて配置された層をさらに含み、前記層は先端と接触している。
【発明を実施するための最良の形態】
【００１８】
次に、以下の図面に示したように、本発明を、その好ましい実施形態について、単に実施例としての目的で説明する。
【００１９】
図４は、記憶装置がＭＥＭＳチップ１とＣＭＯＳチップ２の３次元集積を含み、かつチップ間の接続がＣ４技術を用いてなされている、本発明の一実施形態を示す。ＭＥＭＳチップは、ＣＭＯＳチップ上のＣ４はんだバンプ３０のアレイに対して位置を整合させたカンチレバー１０のアレイを有する。ＭＥＭＳチップ上のカンチレバー１０は、記憶媒体１２と接触している。カンチレバーの動きは、ＣＭＯＳチップによって制御される。個々のカンチレバーとＣＭＯＳチップは、ＭＥＭＳチップを貫通したインターコネクト１５、ＭＥＭＳチップ裏面のポリイミド層３１に形成されたパッド３３、およびＣ４はんだバンプ３０を含む電気経路を通して接続されている。（はんだバンプは、ＣＭＯＳチップ２のポリイミド層３２に形成された、図示されていないパッドに接続されている。）
【００２０】
図５は、本発明の別の実施形態を示す。この場合は、垂直スタッド／バイア接続を用いてＭＥＭＳチップ１とＣＭＯＳチップ２を集積することによって、記憶装置が製造されている。ＭＥＭＳチップは、チップを貫通したインターコネクト１５とチップの裏面のポリイミド塗膜１６とを有する。このポリイミド塗膜の開口に形成されたパッド１７を通して、ＭＥＭＳチップへの電気的接触が得られる。ＣＭＯＳチップ２もその裏面にポリイミド塗膜２３を有しており、この塗膜にはパッド１７の位置に合わせた開口がある。ＣＭＯＳチップはこれらの開口にスタッド２１を有し、パッド１７とこのスタッドとの導電接続は、はんだ２２によって得られる。ＭＥＭＳチップおよびＣＭＯＳチップのポリイミド層１６、２３は機械的に接触しており、その結果これらのチップは機械的にも電気的にも集積されている。
【００２１】
次に、ＭＥＭＳチップとＣＭＯＳチップの３次元集積のプロセスの詳細を説明する。ＭＥＭＳカンチレバー構造は単に一例に過ぎず、本発明は様々なマイクロ電気機械装置に適用できることを理解されたい。
【００２２】
ＭＥＭＳチップの作製
本発明の一実施形態によれば、シリコン・カンチレバーのアレイを有するＭＥＭＳチップは、図６〜１１に示すようにして作製される。図６は、バルク・シリコン５１上の埋め込み酸化物（ＢＯＸ）層５２、ＢＯＸの上にあるシリコン層５３、および熱酸化物層５４を有するシリコン・オン・インシュレータ（ＳＯＩ）ウェーハを示す。層５２〜５４の厚みは、通常、それぞれ４００ｎｍ、４μｍおよび５００ｎｍである。次いで、酸化物層５４をマスキングしてエッチングし、一部分５４ａのみを残す。この部分が、次にシリコン層５３をエッチングするためのマスクとしての役割を果たす（図７参照）。このシリコン層のマスク部分は、その後加工されてナノメートル規模の先端が形成される。次いで、基板５１中に深いバイア開口５５をエッチングする。このバイアの寸法は、利用できるリソグラフィとＭＥＭＳセルのデザインに応じて決まる（図８）。
【００２３】
次いで、シリコン層５３および開口５５の側壁の上に熱酸化物層５６を成長させる。層５３の小さな未エッチング部分は酸化プロセスで部分的に消費されるが、これはシリコンをとがらせて先端５３ｔを形成する効果がある（図９）。次いで、層５３と５６をエッチングしてヒーターを含むカンチレバー構造を形成するが、先端５３ｔは酸化物で保護されている（図１０）。
【００２４】
次いで、エッチングされたバイア開口５５に、貫通接続を形成することになる金属５７を充填する。次いで、カンチレバーの先端と反対側の端部の、バイア頂部および隣接するシリコンの上にコンタクト・パッド５８を付着させる。ブランケット層として別の酸化物層５９（好ましくは、低温酸化物）を付着させ、次いで基板５１の表面まで開口６０をエッチングする（図１１参照）。
【００２５】
この点で、ＭＥＭＳ構造体は、エッチングして基板にキャビティを作り（それにより基板からカンチレバー先端を放し）、かつＣＭＯＳデバイスとの接合に備えて薄くする準備ができている。これらの工程は、それぞれ図１２〜１４および図１５〜１７に示したように、２つの異なる方法で行うことができる。
【００２６】
（１）図１２は、図１１の構造体を初めにポリイミド層６１で覆い、次いでこのポリイミドにキャリア・プレート６２を接着させたものを示す。キャリア・プレートは、ＭＥＭＳ基板を薄くした後、この基板の取り扱いを容易にするために用いられる。後で都合良く取り外すことができるように、このキャリアは剥離性放射線（ablating radiation）に透明であることが好ましい（例えば、ガラス・ウェーハ）。次いで、電気的貫通接続を基板の裏面５１ｂに露出させるために、研削または研磨操作でＭＥＭＳ基板を薄くする（図１３）。次いで、基板の裏面にポリイミド層６３を付着させ、そこに開口６４を形成してメタライゼーション５７を露出させる。次いで、この開口に金属パッド６５を形成して金属５７と接触させ、貫通接続を完成させる（図１４）。キャリア６２およびポリイミド層６１を取り除いた後、開口６０を通してキャビティ・エッチングを行う。この構造は、以下により詳細に説明するように、スタッド／バイア接続を用いたＣＭＯＳチップによって集積を行うのに適している。
【００２７】
（２）図１５は、基板５１に（キャビティ開口６０を用い、層５９をマスクとして）キャビティ・エッチングを行った後の、図１１の構造を示す。次いで、酸化物層５９とＢＯＸ層５２をエッチングする。特に、ＢＯＸ層５２は、シリコン層５３の残った部分がキャビティ７０の上に突き出たカンチレバーになるように、キャビティ７０を通してその下側をエッチングする（図１６）。次いで、（キャビティを含めた）ＭＥＭＳ構造の上面をポリイミド層７１で覆い、そこにキャリア・プレート７２を接着する。上述のように、キャリア・プレートは透明であることが好ましい（例えば、ガラス・ウェーハ）。キャリアを取り付けた後、金属５７が基板の裏面５１ｂに露出するように、基板を薄くする。次いで、この裏面にポリイミド層７３を塗布し、このポリイミド層に開口７４を形成する。この開口に金属パッド７５を形成して金属５７と接触させる（図１７）。このＭＥＭＳ構造は、以下のように、Ｃ４接続を用いてＣＭＯＳデバイスと集積するのに適している。
【００２８】
Ｃ４を用いたＭＥＭＳ／ＣＭＯＳ集積
図１８〜２０に、Ｃ４接続を用いたＭＥＭＳ／ＣＭＯＳ集積のプロセスを示す。図１８に示すように、ＣＭＯＳ基板８１は、その表面に金属パッド８２を有し、かつ基板表面の上に重なるポリイミド層８３を有する。（ＭＥＭＳチップを制御するための電子デバイスは既に製造されており、ＣＭＯＳ基板８１の一部であることを理解されたい。これらのＣＭＯＳデバイスについての詳細な説明は行わない。）当分野の技術者が熟知しているように、Ｃ４接続は、ポリイミド層８３に開口を形成してパッド８２を露出させ、この開口にシード層８４を付着し、マスクを通してＣ４金属をめっきすることによって作製される。次いで、マスクと過剰のシード層を除去し、リフロー・プロセスを行ってＣ４ボンディング・パッド８５を形成する。
【００２９】
次いで、ＭＥＭＳチップ（図１７に示すように、既に形成されたキャビティ７０を有する）をＣＭＯＳチップと（キャリア７２を用いて）整合して、Ｃ４パッドと結合させる。具体的には、ＣＭＯＳチップからＭＥＭＳチップを通してカンチレバー構造へ、電気的および熱的貫通接続が行われるように、ＭＥＭＳチップ裏面のパッド７５をＣ４パッド８５と結合させる（図１９参照）。Ｃ４ボンディング・プロセスの詳細は当技術分野において公知である。
【００３０】
次いで、キャリア７２を、ポリイミド層７１から（好ましくは、キャリアとポリイミド層７１の界面のレーザ・アブレーションによって）剥離し、ＭＥＭＳチップの表面から除去する。次いで、ポリイミド層７１を取り除いて、図２０に示す構造を形成する。この実施形態では、それぞれＭＥＭＳチップおよびＣＭＯＳチップ上の向かい合うポリイミド層７３と８３の間にギャップ８８があることに留意されたい。
【００３１】
スタッド／バイア接続を用いたＭＥＭＳ／ＣＭＯＳ集積
図２１には、電子デバイスがその中に既に製造されていることを前提とするＣＭＯＳ基板９１が示されている。図２１には、基板９１の上面への配線接続９２が示されている。基板は、ポリイミド層９３によって覆われており、ＣＭＯＳデバイスへの接続を作製するために、その中に開口が形成されている。図２１に示したように、開口は、ＭＥＭＳチップへの整合を容易にするためにテーパがつけてある。この開口にはスタッド９４が作製されて、配線９２と電気的接触を行う。このスタッドの頂上は、ＭＥＭＳチップの金属パッドとの接続を行うために、はんだ９５で覆われている。
【００３２】
図２２は、ＣＭＯＳチップと整合させてこれと結合させた、（図１４に従って加工した）ＭＥＭＳチップを示す。現在利用できる技術を用いて、この整合は１μｍ未満まで正確に行うことができる。ＭＥＭＳチップの裏面のポリイミド層６３を、ＣＭＯＳチップのポリイミド層９３と接触させる。メタライズ化バイア５７と接触している、ＭＥＭＳチップのボンディング・パッド６５をスタッド９４と整合させる。次いで、高温積層プロセスを行ってはんだ９５を流動させ、ポリイミド層の開口を満たしてパッド６５に結合させる。この実施形態では、向かい合うポリイミド層６３、９３は、チップ間のギャップ無しで接触していることに留意されたい。積層プロセスを行う前に、ポリイミド層６３、９３の一方または両方に接着剤を塗布しておくこともできる。
【００３３】
結合プロセスの後、好ましくはレーザ・アブレーションによって、キャリア６２をポリイミド層６１から除去する。次いで、ポリイミド層６１を除去してキャビティ・エッチング用開口６０を露出させる。次いで、キャビティ・エッチング工程を行って、カンチレバー構造の背後からシリコンを除去する（図２３）。次いで、酸化物層５２、５６、５９をエッチングして、カンチレバーおよびカンチレバー先端を露出させる。完成したＭＥＭＳ／ＣＭＯＳ集積構造を図２４に示す。
【００３４】
別のスタッド／バイア接続プロセスを図２５〜２７に示す。このプロセスでは、スタッドは、ＣＭＯＳチップではなくＭＥＭＳチップ上にある。図２５に示すように、ＭＥＭＳ基板の裏面（ここでは、図１３のように加工した）は、ポリイミド層９６で覆われており、その中に開口を有する。次いで、この開口にスタッド９７を作製し、ＣＭＯＳチップと接続するために、はんだ９８を被せる。ＣＭＯＳチップ９１は、その上にポリイミド層１２１が形成されており、ＣＭＯＳデバイスと電気接続を行うための開口を有する。これらの開口にボンディング・パッド９９を形成して、配線９２と電気的接触を行う（図２６、図２１と比較されたい）。次いで、図２７に示したように（図２２と比較されたい）、ＭＥＭＳチップとＣＭＯＳチップを、スタッド９７に対して整合したパッド９９と接触させる。はんだ９８がパッド９９と結合するように、上記のようにして高温積層プロセスを行う。積層プロセスを行う前に、ポリイミド層９６、１２１の一方または両方に接着剤を塗布しておくこともできる。結合プロセスを終えると、上記のように、ＭＥＭＳ／ＣＭＯＳ集積構造体の加工は完了する。
【００３５】
図２０、２４および２７に示したように、上記のプロセスにより、電気信号がＭＥＭＳチップを介してｚ方向（即ち、カンチレバー先端が動かされる方向）に移動する３次元集積ＭＥＭＳ／ＣＭＯＳ構造が形成される。
【００３６】
本発明の別の実施形態では、電気的および熱的接触が、ウェーハ貫通接続（through-waferconnection）なしに、ＣＭＯＳチップからカンチレバーに直接行われる。
【００３７】
カンチレバー／ＣＭＯＳ直接接触
本発明のこの実施形態では、ＣＭＯＳチップに直接接続されたスタッド／バイア配置にカンチレバー構造を固定する。カンチレバーの製造は、図６について上述したＳＯＩウェーハから始まる。図２８に示したように、酸化物層５４をマスキングしてエッチングし、一部分５４ａおよび５４ｂを残す。次いで、下にあるシリコン層５３をエッチングする。次いで、エッチングしていないシリコン領域を加工して、カンチレバー先端およびアンカー端部を形成する。
【００３８】
シリコン層５３の熱酸化によってカンチレバー先端５３ｔを尖らす。次いで、図２９に示したように、シリコン層をパターン化してカンチレバーを形成する。具体的には、カンチレバーのアンカー部１００には、下にあるＢＯＸ層５２の一部を露出させるように、バイア開口１０１が形成される。次いで、バイア開口に金属層１０２を形成する。次いで、この構造体にポリイミド層１０３を塗布し、キャリア・プレート１０４をここに取り付ける（図３０を参照）。
【００３９】
次いで、研削、研磨、ウエット・エッチングまたはプラズマ・エッチング・プロセスによってシリコン基板５１を除去する。ウエット・エッチングまたはプラズマ・エッチング・プロセスによって、ＢＯＸ層５２も除去する。図３１に得られた構造体を示す。
【００４０】
図３２に示すように、ＣＭＯＳチップを作製する。上述のように、ＣＭＯＳ基板１０５の中には電子デバイスが形成され、基板の表面に配線接続されていることを前提としている。基板上に厚み１μｍ〜２μｍの無機層１０６を付着させ、これをパターン化して配線接続を露出させる開口を有する構造体を形成する。（図２１について上述したように）この開口にスタッド１０７を形成し、このスタッドの頂上にはんだ１０８を被せる。
【００４１】
次いで、ＭＥＭＳチップおよびＣＭＯＳチップを整合させ、カンチレバーのアンカー部１００をパターン化された無機層１０６の上面１０６ａと接触させる。次いで、高温積層プロセスを行ってはんだ１０８を流動させ、これによりカンチレバーのアンカー部１００でスタッド１０７と金属パッド１０２の間に電気的かつ熱的な接触を確立する。得られた構造を図３３に示す。次いで、キャリア・プレート１０４をポリイミド層１０３から（上述のように、好ましくはレーザ・アブレーションによって）剥離させて、これを取り除く。最後に、好ましくはプラズマ・プロセスを用いて、ポリイミド層１０３を取り除く。図３４に示すように、このプロセスで得られた集積構造体においては、個々のＭＥＭＳデバイスのアレイはｚ方向にＣＭＯＳチップと接続しており、ＭＥＭＳ基板に貫通接続を必要としない。上記の実施形態では、基板にキャビティ７０をエッチングして先端に垂直動作の範囲を与えることが必要であったが、この実施形態では、層１０６の厚みに応じてチップとカンチレバーの間に間隔１１０が確立される。
【００４２】
具体的な実施形態によって本発明を説明してきたが、上記説明に鑑みて、当分野の技術者には多数の代案、修正および変更が明白であることが明らかに分かる。したがって、本発明は、本発明の範囲および頭記の特許請求の範囲に入るこうした代案、修正および変更のすべてを包含するものである。
【図面の簡単な説明】
【００４３】
【図１】データ記憶に用いられるＭＥＭＳチップのセルの概略横断面図である。
【図２】図１のセルの平面図である。
【図３】ＭＥＭＳチップをドライバ・チップに接続するための、従来の２次元配置の概略図である。
【図４】ＭＥＭＳチップとＣＭＯＳチップの接続をＣ４技術を用いて実現した、完成された３次元集積ＭＥＭＳ／ＣＭＯＳデバイスの横断面図である。
【図５】ＭＥＭＳチップとＣＭＯＳチップの接続を垂直スタッド／バイア接続を用いて実現した、完成された３次元集積ＭＥＭＳ／ＣＭＯＳデバイスの横断面図である。
【図６】本発明の一実施形態に従って、ウェーハ貫通接続を有するＭＥＭＳチップを製造する工程を示す図である。
【図７】本発明の一実施形態に従って、ウェーハ貫通接続を有するＭＥＭＳチップを製造する工程を示す図である。
【図８】本発明の一実施形態に従って、ウェーハ貫通接続を有するＭＥＭＳチップを製造する工程を示す図である。
【図９】本発明の一実施形態に従って、ウェーハ貫通接続を有するＭＥＭＳチップを製造する工程を示す図である。
【図１０】本発明の一実施形態に従って、ウェーハ貫通接続を有するＭＥＭＳチップを製造する工程を示す図である。
【図１１】本発明の一実施形態に従って、ウェーハ貫通接続を有するＭＥＭＳチップを製造する工程を示す図である。
【図１２】図６〜１１に示した工程に引き続いて、ＭＥＭＳチップを製造するその後の工程を示す図である。
【図１３】図６〜１１に示した工程に引き続いて、ＭＥＭＳチップを製造するその後の工程を示す図である。
【図１４】図６〜１１に示した工程に引き続いて、ＭＥＭＳチップを製造するその後の工程を示す図である。
【図１５】ＭＥＭＳチップ製造において、図１２〜１４のプロセスの代案を示す図である。
【図１６】ＭＥＭＳチップ製造において、図１２〜１４のプロセスの代案を示す図である。
【図１７】ＭＥＭＳチップ製造において、図１２〜１４のプロセスの代案を示す図である。
【図１８】Ｃ４接続を用いて、ＭＥＭＳチップとＣＭＯＳチップを３次元集積する工程を示す図である。
【図１９】Ｃ４接続を用いて、ＭＥＭＳチップとＣＭＯＳチップを３次元集積する工程を示す図である。
【図２０】Ｃ４接続を用いて、ＭＥＭＳチップとＣＭＯＳチップを３次元集積する工程を示す図である。
【図２１】スタッド／バイア接続を用いて、ＭＥＭＳチップとＣＭＯＳチップを３次元集積する工程を示す図である。
【図２２】スタッド／バイア接続を用いて、ＭＥＭＳチップとＣＭＯＳチップを３次元集積する工程を示す図である。
【図２３】スタッド／バイア接続を用いて、ＭＥＭＳチップとＣＭＯＳチップを３次元集積する工程を示す図である。
【図２４】スタッド／バイア接続を用いて、ＭＥＭＳチップとＣＭＯＳチップを３次元集積する工程を示す図である。
【図２５】別のスタッド／バイア接続を用いて、ＭＥＭＳチップとＣＭＯＳチップを３次元集積する工程を示す図である。
【図２６】別のスタッド／バイア接続を用いて、ＭＥＭＳチップとＣＭＯＳチップを３次元集積する工程を示す図である。
【図２７】別のスタッド／バイア接続を用いて、ＭＥＭＳチップとＣＭＯＳチップを３次元集積する工程を示す図である。
【図２８】本発明の別の実施形態に従って、ＭＥＭＳデバイスとＣＭＯＳチップを３次元集積する工程を示す図である。
【図２９】本発明の別の実施形態に従って、ＭＥＭＳデバイスとＣＭＯＳチップを３次元集積する工程を示す図である。
【図３０】本発明の別の実施形態に従って、ＭＥＭＳデバイスとＣＭＯＳチップを３次元集積する工程を示す図である。
【図３１】本発明の別の実施形態に従って、ＭＥＭＳデバイスとＣＭＯＳチップを３次元集積する工程を示す図である。
【図３２】本発明の別の実施形態に従って、ＭＥＭＳデバイスとＣＭＯＳチップを３次元集積する工程を示す図である。
【図３３】本発明の別の実施形態に従って、ＭＥＭＳデバイスとＣＭＯＳチップを３次元集積する工程を示す図である。
【図３４】本発明の別の実施形態に従って、ＭＥＭＳデバイスとＣＭＯＳチップを３次元集積する工程を示す図である。
【図１】
0004726489.tif 000002
【図２】
0004726489.tif 000003
【図３】
0004726489.tif 000004
【図４】
0004726489.tif 000005
【図５】
0004726489.tif 000006
【図６】
0004726489.tif 000007
【図７】
0004726489.tif 000008
【図８】
0004726489.tif 000009
【図９】
0004726489.tif 000010
【図１０】
0004726489.tif 000011
【図１１】
0004726489.tif 000012
【図１２】
0004726489.tif 000013
【図１３】
0004726489.tif 000014
【図１４】
0004726489.tif 000015
【図１５】
0004726489.tif 000016
【図１６】
0004726489.tif 000017
【図１７】
0004726489.tif 000018
【図１８】
0004726489.tif 000019
【図１９】
0004726489.tif 000020
【図２０】
0004726489.tif 000021
【図２１】
0004726489.tif 000022
【図２２】
0004726489.tif 000023
【図２３】
0004726489.tif 000024
【図２４】
0004726489.tif 000025
【図２５】
0004726489.tif 000026
【図２６】
0004726489.tif 000027
【図２７】
0004726489.tif 000028
【図２８】
0004726489.tif 000029
【図２９】
0004726489.tif 000030
【図３０】
0004726489.tif 000031
【図３１】
0004726489.tif 000032
【図３２】
0004726489.tif 000033
【図３３】
0004726489.tif 000034
【図３４】
0004726489.tif 000035