(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたゲート線及び前記ゲート線に連結されているゲート電極を含み、ゲート信号が伝達されるゲート配線と、
前記基板上に前記ゲート線と略平行に形成されており、共通電圧が伝達される保持容量用配線と、
前記ゲート線及び前記保持容量用配線を覆うゲート絶縁膜と、
前記ゲート電極の上方の前記ゲート絶縁膜上に形成されている半導体層と、
前記ゲート線と交差するデータ線と、前記データ線に連結されており、前記半導体層上部に形成されているソース電極及び前記ゲート電極を中心として前記ソース電極と対向する前記半導体層上部に形成されているドレーン電極を含むデータ配線と、
前記データ配線及び前記半導体層を覆う保護膜と、
前記保護膜上部の前記画素領域に形成され、前記保護膜の第１接触孔を介して前記ドレーン電極と連結されている画素電極と、
前記ゲート線と前記画素電極との間に形成されている補助修理部とを含み、
前記ゲート線の一部であるゲート線部分と前記画素電極の一部である画素電極部分とがオーバーラップし、前記補助修理部の少なくとも一部は前記ゲート線部分及び前記画素電極部分の双方とオーバーラップしている液晶表示装置用薄膜トランジスタアレイ基板。
【請求項２】
前記ゲート線部分は前記ゲート線に隣接するゲート線である第２のゲート線の一部であり、前記ゲート線部分と前記画素電極部分とがオーバーラップして修理部を形成する請求項１に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項３】
前記修理部において、前記画素電極部分は前記画素電極から突出している請求項２に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項４】
前記補助修理部とオーバーラップしている前記ゲート線部分は前記第２のゲート線から突出している請求項２に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項５】
前記ゲート線部分は、前記ゲート線部分以外の前記ゲート線より狭い幅で形成されている請求項１に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項６】
前記補助修理部は前記データ配線と同一の層で形成されている請求項１に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項７】
前記絶縁膜を介して前記保持容量用配線とオーバーラップしており、前記保護膜の第２接触孔を介して前記画素電極と連結されている保持容量用導電体パターンをさらに含む請求項１に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項８】
前記保持容量用配線は、前記画素領域の前記ゲート線に略平行な第１辺及び第２辺にそれぞれ略平行に形成されている二重の第１保持電極線と、前記画素領域の前記ゲート線に略垂直な第３辺に略平行に形成されており、前記二重の第１保持電極線を連結する第２保持電極とを含む請求項１に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項９】
前記補助修理部とオーバーラップしている前記ゲート線部分及び前記画素電極部分は環状に形成されている請求項１に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項１０】
前記補助修理部とオーバーラップしている前記ゲート線部分と前記画素電極部分とがオーバーラップする面積は５μｍ2以上、１０００μｍ2以下の範囲である請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
【請求項１１】
前記ソース電極と前記ドレーン電極の間のチャンネル部を除いた前記半導体層は前記データ配線と同一のパターンを有する請求項１に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項１２】
基板と、
前記基板上に位置する第１ゲート線及び前記第１ゲート線に隣接するゲート線である第２ゲート線と、
前記基板上に前記第１ゲート線及び前記第２ゲート線と略平行に形成されており、共通電圧が伝達される保持容量用配線と、
前記第１ゲート線及び前記第２ゲート線と交差するデータ線と、
前記データ線及び前記第１ゲート線に連結されている第１薄膜トランジスタと、
前記データ線及び前記第２ゲート線に連結されている第２薄膜トランジスタと、
前記第１薄膜トランジスタと連結されている第１画素電極と、
前記第２薄膜トランジスタと連結され、前記第１画素電極に隣接する画素電極である第２画素電極とを含み、
前記第１画素電極の一部である画素電極部分は前記第２ゲート線の一部であるゲート線部分とオーバーラップするように前記第１画素電極から突出している液晶表示装置用薄膜トランジスタアレイ基板。
【請求項１３】
前記第２ゲート線の一部である前記ゲート線部分は、前記ゲート線部分以外の前記第２ゲート線より狭い幅で形成されている請求項１２に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項１４】
基板と、
前記基板上に位置する第１ゲート線及び前記第１ゲート線に隣接するゲート線である第２ゲート線と、
前記基板上に前記第１ゲート線及び前記第２ゲート線と略平行に形成されており、共通電圧が伝達される保持容量用配線と、
前記第１ゲート線及び前記第２ゲート線と交差するデータ線と、
前記データ線及び前記第１ゲート線に連結されている第１薄膜トランジスタと、
前記データ線及び前記第２ゲート線に連結されている第２薄膜トランジスタと、
前記第１薄膜トランジスタと連結されている第１画素電極と、
前記第２薄膜トランジスタと連結され、前記第１画素電極に隣接する画素電極である第２画素電極とを含み、
前記第２ゲート線の一部であるゲート線部分は前記第１画素電極の一部である画素電極部分とオーバーラップするように前記第２ゲート線から突出している液晶表示装置用薄膜トランジスタアレイ基板。
【請求項１５】
前記ゲート線部分と前記画素電極部分との間に形成されている補助修理部を更に含む請求項１２に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項１６】
前記補助修理部は、前記データ線と同一の層で形成されている請求項１５に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項１７】
前記補助修理部は、前記第２ゲート線及び前記第１画素電極と絶縁されている請求項１６に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタアレイ基板に係わり、さらに詳しくは、単位画素に形成されている画素電極を通じて画像を表示する液晶表示装置用薄膜トランジスタアレイ基板に関するものである。
【０００２】
【従来の技術】
一般に液晶表示装置は、電極が形成されている二枚の基板の間に液晶を注入し、それぞれの電極に加える電圧の強さを調節することによって光の透過量を調節する構造からなっている。
【０００３】
このような液晶表示装置でマトリックス配列を有するそれぞれの単位画素は透明な導電物質からなっており、表示動作をする画素電極が形成されている。このような画素電極は配線を通じて印加される信号によって駆動されるが、配線としては互いに交差してマトリックス配列の単位画素領域を定義するゲート線とデータ線とがあり、これら配線は薄膜トランジスタなどのスイッチング素子を通じて画素電極と連結されている。この時、スイッチング素子はゲート線からの走査信号によって画素電極に伝達されるデータ線からの画像信号を制御する。また、各々の画素には、画素電極と蓄電器を形成して画素電極に印加された画像信号を次の信号が印加されるまで保持させる保持容量用配線が形成されている。
【０００４】
このように薄膜トランジスタを有する液晶表示装置を製造する工程において製造原価を上昇させる原因としては、主として画素不良があり、特にノーマリーホワイト型のモードでは、電源ＯＮにより暗画面となる中で、画素が常に明るく表示されるホワイト不良は容易に目立ってしまうので、ほとんど識別が不可能となるように、画素が常に暗く表示されるブラック不良に変えるように修理することが好ましい。
【０００５】
ここで、ホワイト不良は画素電極とスイッチング素子の接触不良やスイッチング素子の誤動作によって発生するが、この場合、問題の画素が初期に暗い状態を表示していても時間が経過すると画素電極で漏れ電流が発生し、画素電圧が画素電極と対向する共通電極の共通電圧に接近することによってホワイト不良に変わるようになる。また、ホワイト不良は、データ線と画素電極の間に導電物質が残留してこれらが電気的に短絡されたり画素電極と共通電極が互いに短絡されて発生する。
【０００６】
このようなホワイト不良をブラック不良に変換修理する方法のうちの一つは、画素電極をこれと重なるゲート線と短絡させてゲート信号が伝達されるようにすることである。この時、ゲート線は隣接する画素行のスイッチング素子にゲート信号を伝達し、画素電極と重なって保持蓄電器を作るための保持容量配線として用いられる。
【０００７】
しかしながら、画素電極と重なる保持容量用配線を別途に独立的に有する独立配線方式の保持容量用配線に共通電圧が伝達される液晶表示装置では、保持容量用配線と画素電極を短絡させても画素電極に共通電圧が伝達されるため、画素はそのままホワイト不良を続けるという問題点がある。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、独立的に保持容量用配線を有する独立配線方式でホワイト不良を修理することができる画素構造を有する薄膜トランジスタアレイ基板を提供することにある。
【０００９】
【課題を解決するための手段】
このような課題を解決するための本発明による液晶表示装置用薄膜トランジスタ基板及びその製造方法では、画素電極を隣接する画素行にゲート信号を伝達する前段のゲート線と重なるように、修理用の突出部を形成する。
【００１０】
さらに詳細に、本発明による液晶表示装置用薄膜トランジスタアレイ基板には、基板の上に横方向のゲート線及びゲート線に連結されているゲート電極を含み、ゲート信号が伝達されるゲート配線と横方向に共通電圧が伝達される保持容量用配線が形成されている。また、ゲート配線及び保持容量用配線を覆うゲート絶縁膜の上部には半導体層と縦方向に延びてゲート線と交差し、画素領域を定義するデータ線及びデータ線に連結されており半導体層の上部に形成されているソース電極及びゲート電極を中心としてソース電極と対向する半導体層の上部に形成されているドレーン電極を含むデータ配線が形成されている。データ配線及び半導体層を覆う保護膜の上部には、保護膜の第１接触孔を介してドレーン電極と連結されており、突出して前段のゲート線の一部と重なっている修理部を有する画素電極が画素領域に形成されている。
【００１１】
ここで、ゲート絶縁膜を隔てて保持容量用配線と重なっており、保護膜の第２接触孔を介して画素電極と連結されている保持容量用導電体パターンをさらに含むことができ、保持容量用配線は画素領域の上部及び下部に横方向に形成されている二重の保持電極線と、画素領域の端部に縦方向に形成されており二重の保持電極線を連結する保持電極とを含むことができる。
【００１２】
修理部と重なっているゲート線の一部は残りの部分より狭い幅で形成されることが好ましく、修理部とゲート線の間に形成されている補助修理部をさらに含むことができる。ここで、補助修理部はデータ配線と同一な層で形成されることが好ましい。
【００１３】
本発明に係る液晶表示装置用薄膜トランジスタアレイ基板は、基板と；基板上に形成されたゲート線及びゲート線に連結されているゲート電極を含み、ゲート信号が伝達されるゲート配線と；基板上にゲート線と略平行に形成されており、共通電圧が伝達される保持容量用配線と；ゲート線及び保持容量用配線を覆うゲート絶縁膜と；ゲート電極の上方のゲート絶縁膜上に形成されている半導体層と；ゲート線と略直交して画素領域を定義するデータ線と；データ線に連結されており、半導体層上部に形成されているソース電極及びゲート電極を中心としてソース電極と対向する半導体層上部に形成されているドレーン電極を含むデータ配線と；データ配線及び半導体層を覆う保護膜と；保護膜上部の画素領域に形成され、保護膜の第１接触孔を介してドレーン電極と連結されている画素電極と；を含んでいる。また、ゲート線の前段のゲート線の一部であるゲート線部分と画素電極の一部である画素電極部分とが重なることにより修理部が形成されている。
【００１４】
この液晶表示装置用薄膜トランジスタアレイ基板は、絶縁膜を隔てて保持容量用配線と重なっており、保護膜の第２接触孔を介して画素電極と連結されている保持容量用導電体パターンをさらに含むことができる。
【００１５】
また、修理部と重なっているゲート線部分は、ゲート線部分以外のゲート線より狭い幅で形成されることができる。
また、修理部において、ゲート線部分と画素電極部分との間に形成されている導電性の補助修理部をさらに含むことができる。
【００１６】
また、補助修理部はデータ配線と同一な層で形成されることができる。
また、保持容量用配線は、画素領域の前記ゲート線に略平行な第１辺及び第２辺ににそれぞれ第１及び第２辺に略平行に形成されている二重の第１保持電極線と；画素領域のゲート線に略垂直な第３辺に略平行に形成されており、二重の第１保持電極線を連結する第２保持電極と；を含むことができる。
【００１７】
また、修理部において、ゲート線部分又は／及び画素電極部分は環状に形成されることができる。
また、修理部において、画素電極部分は画素電極から突出しているように形成することができる。
【００１８】
また、修理部において、ゲート線部分は前段のゲート線から突出しているように形成することができる。
また、修理部において、ゲート線部分と画素電極部分とが重なる面積は５μｍ2以上１、０００μｍ2以下の範囲に形成することができる。
【００１９】
また、ソース電極とドレーン電極の間のチャンネル部を除いた半導体層はデータ配線と同一な模様を有するように形成することができる。
【００２０】
【発明の実施の形態】
以下では、添付した図面を参考として本発明による液晶表示装置用薄膜トランジスタアレイ基板の実施例を、本発明が属する技術分野にて通常の技術を有する者が容易に実施できるように詳細に説明する。
【００２１】
まず、図１乃至図３を参考として本発明の第１実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造について説明する。
図１は、本発明の第１実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示した平面図であり、図２は、図１におけるII−II'線の断面図であり、図３は、図１のIII部分を拡大して示した配置図である。また、図４ａは、補助修理部を有する本発明の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造の一部を示した配置図であり、図４ｂは、図４ａにおけるIVｂ−IVｂ'線の断面図であり、図５ａは、環状の修理部を有する本発明の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造の一部を示した配置図であり、図５ｂは、図５ａにおけるVｂ−Vｂ'線の断面図である。
【００２２】
絶縁基板１０の上に、低抵抗を有するアルミニウム系列の導電物質からなる単一膜またはこれを含む多層膜より形成されるゲート配線と保持容量用配線２８が形成されている。ゲート配線は横方向に延びているゲート線２２、ゲート線２２の端に連結されていて外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド２４及びゲート線２２に連結されている薄膜トランジスタのゲート電極２６を含む。保持容量用配線２８は横方向に延びており、以後に形成される画素電極８２と電気的に連結されている保持容量用導電体パターン６４とが重なって保持蓄電器を成し、絶縁基板１０と対向する対向基板（図示せず）に形成されている共通電極（図示せず）に伝達される共通電圧が伝達される。ここで、ゲート配線２２、２４、２６が多層膜である場合には他の物質と接触特性の優れたパッド用物質を含むことができ、保持容量用配線２８にはゲート信号が伝達されることができる。
【００２３】
基板１０の上には窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜３０が、ゲート配線２２、２４、２６及び保持容量用配線２８を覆っている。
ゲート電極２６のゲート絶縁膜３０の上部には非晶質ケイ素などの半導体からなる半導体層４０が形成されており、半導体層４０の上部には、シリサイドまたはｎ形不純物が高濃度にドーピングされているｎ＋水素化非晶質ケイ素などの物質より形成された抵抗接触層５５、５６が各々形成されている。
【００２４】
抵抗接触層５５、５６及びゲート絶縁膜３０の上には、銀またはアルミニウムなどのように低抵抗を有する単一膜または多層膜からなるデータ配線６２、６５、６６、６８が形成されている。データ配線は縦方向に形成されゲート線２２と交差してマトリックス配列の画素領域を定義するデータ線６２、データ線６２に連結されて抵抗接触層５５の上部まで延びているソース電極６５、データ線６２の一端に連結されており、外部からの画像信号の印加を受けるデータパッド６８、ソース電極６５と分離されており、ゲート電極２６に対してソース電極６５の反対側抵抗接触層５６の上部に形成されているドレーン電極６６を含む。また、データ配線は保持容量を向上させるために保持容量用配線２８と重なって保持蓄電器を構成する保持容量用導電体パターン６４を含むことができる。
【００２５】
データ配線層パターン６２、６４、６５、６６、６８及びこれらが遮らない半導体層４０の上部には、窒化ケイ素または平坦化特性の優れた有機物質からなる保護膜７０が形成されている。
【００２６】
保護膜７０にはドレーン電極６６、保持蓄電器用導電体パターン６４及びデータパッド６８を各々露出する接触孔７６、７２、７８が形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４が形成されている。
【００２７】
保護膜７０の上部には、接触孔７２、７６を介して保持蓄電器用導電体パターン６４及びドレーン電極６６と電気的に連結されており、画素に位置する画素電極８２が形成されている。この時、画素電極８２は、一部が突出して隣接する前端の画素行にゲート信号を伝達する前段のゲート線２２と重なっている修理部８５を含む。また、保護膜７０の上には、接触孔７４、７８を介して各々ゲートパッド２４及びデータパッド６８と連結されている補助ゲートパッド８６及び補助データパッド８８が形成されている。ここで、画素電極８２と補助ゲートパッド及びデータパッド８６、８８は透明な導電物質であるＩＴＯまたはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）などからなる。ここで、修理部８５は画素電極８２がフローティングされたり共通電圧が伝達されて画素が常に明るく表示されるホワイト不良が発生する場合、画素をほとんど識別の不可能なブラック不良に容易に変えられるようにする機能を有する。つまり、ホワイト不良が発生する場合に修理部８５を通じて前段のゲート線２２と画素電極８２を短絡させると、画素電極８２とこれと対向する共通電極に電界を印加しない状態で明るい色を表示するノーマリーホワイトモードの液晶表示装置で、画素電極８２にはゲートオフ電圧が伝達され、画素電極８２と共通電極の間には１０Ｖ程度の電界が形成されて、画素は暗く表示されるブラック不良に変わるようになる。
【００２８】
この時、画素電極８２は透明な導電物質からなり、レーザーを用いて修理部８５とゲート線２２を短絡させて画素を修理する過程にあたって修理部８５の位置を探すことが難しいこともありうる。このような問題点を解決するために修理部８５に対応するゲート線２２の一部は他の部分と異なる模様を有することが好ましく、例えば、図３のように修理部８５と重なるゲート線２２の一部は他の部分より狭い幅で形成されている。
【００２９】
また、図２のようにゲート線２２と修理部８５の間にはゲート絶縁膜３０と保護膜７０が介されているため、レーザーを用いて二つの導電膜２２、８５を短絡させることが難しいこともあるので、このような問題点を改善するために、図４ａ及び図４ｂのようにデータ配線６２、６５、６６、６８と同一な層でゲート絶縁膜３０と保護膜７０の間に補助修理部６９を配置することもできる。この場合にも修理部８５の位置を容易に把握することができるように、補助修理部６９の一部はゲート線２２の外部まで延びるように配置することが好ましい。
【００３０】
また、修理部８５の構造は様々な模様、例えば図５ａ及び図５ｂのように中央に開口部を有する環（ｒｉｎｇ）状に変更することができる。
一方、保持容量用配線の断線を防止し画素の開口率を向上させるために、保持容量用配線は他の構造に変形されることができる。これについては図６及び図７を参照して具体的に説明する。
【００３１】
図６は本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した配置図であり、図７は図６におけるVII−VII'線の断面図である。
ほとんどの構造は第１実施例と同一であるが、第１実施例と異なる点は、ゲート線２２の一部がゲート電極２６として用いられる点である。また、第１実施例と異なる点は、保持容量用配線は、横方向に延びており二重に形成されて、画素の上部及び下部に各々配置されている保持電極線２８１、及び、二重の保持電極線２８１を連結し、画素の端部に縦方向に延びている保持電極２８２を含む点である。即ち、第１保持容量用配線は、画素の上部及び下部に横方向に延びて各々配置されている保持電極線２８１と、画素の上部及び下部に各々配置されている２本の保持電極線２８１を互いに連結しており画素の端部に縦方向に延びている保持電極２８２を含む点である。このように保持容量用配線が二重構造の保持電極線２８１を有する構造では、保持容量用配線２８１、２８２が断線することを防止することができる。また、このような構造では保持容量用配線２８１、２８２が画素電極８２の端部と重なって保持蓄電器を構成することにより、保持容量を十分に確保すると同時に充分な開口率を確保することができる。
【００３２】
また、半導体層４０はゲート電極２６の内側に形成されており、ソース電極６５はゲート電極２６に沿って横方向に延びて抵抗接触層５５の上部まで延びており、ドレーン電極６６は、ゲート電極２６に対してソース電極６５の反対側に位置する抵抗接触層５６の上部に形成されている。
【００３３】
このような本発明の構造においても第１実施例と同様に修理部８５と重なるゲート線２２の一部は他の部分より狭い幅で形成されることができ、修理部８５とゲート線２２の間に補助修理部が追加されることができる。
【００３４】
一方、本発明の第１及び第２実施例では画素電極が修理部を有する構造を提示したが、ゲート配線の一部が突出して画素電極と重なる修理部を有することができ、これについては図８乃至図１０を参照して具体的に説明する。
【００３５】
図８は本発明の第３実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示した配置図であり、図９及び図１０は図８におけるIX−IX'及びX−X'線の断面図をそれぞれ示したものである。
【００３６】
ほとんどの構造は第１実施例と同一であるが、隣接する画素行にゲート信号を伝達する前段のゲート線２２の一部が突出して、下部の画素電極８２と重なっている。
【００３７】
また、配線２２、２４、２６、２８を覆うゲート絶縁膜３０の上部には水素化非晶質ケイ素などの半導体からなる半導体パターン４２、４８が形成されており、半導体パターン４２、４８の上にはリン（Ｐ）などのｎ形不純物で高濃度にドーピングされている非晶質ケイ素などより形成された抵抗性接触層（ｏｈｍｉｃｃｏｎｔａｃｔ ｌａｙｅｒ）パターンまたは中間層パターン５５、５６、５８が形成されている。この時、接触層パターン５５、５６、５８はその下部の半導体パターン４２、４８とその上部のデータ配線層パターン６２、６４、６５、６６、６８の接触抵抗を低くする役割を果たし、データ配線層パターン６２、６４、６５、６６、６８と完全に同一な形態を有する。つまり、データ線部中間層パターン５５はデータ線部６２、６８、６５と同一であり、ドレーン電極用中間層パターン５６はドレーン電極６６と同一であり、保持蓄電器用中間層パターン５８は保持蓄電器用導電体パターン６４と同一である。
【００３８】
一方、半導体パターン４２、４８は、薄膜トランジスタのチャンネル部（Ｃ）を除けばデータ配線層パターン６２、６４、６５、６６、６８及び抵抗性接触層パターン５５、５６、５８と同一な模様をしている。具体的には、保持蓄電器用半導体パターン４８と保持蓄電器用導電体パターン６４及び保持蓄電器用接触層パターン５８は同一な模様であるが、薄膜トランジスタ用半導体パターン４２はデータ配線及び接触層パターンの残りの部分と多少異なる。つまり、薄膜トランジスタのチャンネル部（Ｃ）においてデータ線部６２、６８、６５、特にソース電極６５とドレーン電極６６とが分離されており、データ線部中間層５５とドレーン電極用接触層パターン５６とも分離されているが、薄膜トランジスタ用半導体パターン４２はここで切れずに連結されて薄膜トランジスタのチャンネルを生成させる。
【００３９】
もちろん、本発明の第３実施例の構造でも図５ａ及び図５ｂの例のように、修理部２５をリング状に形成することができる。
このような本発明の第１乃至第３実施例による構造において、画素電極８２の修理部８５と前段のゲート線２２が重なる面積または前段のゲート線２２の修理部２５と画素電極８２が重なる面積は５〜１、０００μｍ2の範囲であることが好ましい。
【００４０】
それでは、このような本発明の第１及び第２実施例による液晶表示装置用薄膜トランジスタアレイ基板の製造方法について、図１乃至図７を参照して簡略に説明する。
【００４１】
まず、絶縁基板１０の上に低抵抗を有する銀系列またはアルミニウム系列からなる単一膜を積層し写真エッチング工程でパターニングして、ゲート配線２２、２４、２６と保持容量用配線２８、２８１、２８２を形成する。
【００４２】
次に、窒化ケイ素からなるゲート絶縁膜３０、非晶質ケイ素からなる半導体層、ドーピングされた非晶質ケイ素層の３層膜を連続して積層し、マスクを用いたパターニング工程で半導体層４０とドーピングされた非晶質ケイ素層をパターニングして、ゲート電極２６と対向するゲート絶縁膜３０の上部に半導体層４０と抵抗接触層を同一な模様に形成する。
【００４３】
次に、データ配線用導電物質を積層した後、マスクを用いた写真工程でパターニングしてデータ配線層パターン６２、６４、６５、６６、６８を形成する。この時、保持容量を十分に確保できる場合には第２実施例のように保持容量用導電体パターン６４を形成しないこともあり、図４ａ及び図４ｂのようにホワイト不良を容易に修理するために、データ配線層パターン６２、６４、６５、６６、６８と同一な層で補助修理部６９を形成することもできる。
【００４４】
次に、データ配線層パターン６２、６４、６５、６６、６８で遮らない抵抗接触層をエッチングしてゲート電極２６を中心として両側に分離される抵抗接触層５５、５６を完成し、これら５５、５６の間の半導体層パターン４０を露出させる。次に、露出された半導体層４０の表面を安定化させるために酸素プラズマを実施することが好ましい。
【００４５】
次に、低い誘電率を有し平坦化特性の優れた有機物質または窒化ケイ素などの絶縁物質を基板１０の上部に積層して保護膜７０を形成し、写真エッチング工程でゲート絶縁膜３０と共にパターニングして、ゲートパッド２４、ドレーン電極６６、保持蓄電器用導電体パターン６４及びデータパッド６８を露出する接触孔７４、７６、７２、７８を形成する。この時、保持蓄電器用導電体パターン６４を形成しない場合には接触孔７２もまた形成する必要がない。
【００４６】
最後に、ＩＴＯまたはＩＺＯ膜を積層しマスクを用いたパターニングを実施して、接触孔７６、７２を介してドレーン電極６６及び保持蓄電器用導電体パターン６４と連結され、ゲート線２２と重なる修理部８５を有する画素電極８２と、接触孔７４、７８を介してゲートパッド２４及びデータパッド６８と各々連結される補助ゲートパッド８６、及び補助データパッド８８を各々形成する。
【００４７】
一方、第３実施例による液晶表示装置用薄膜トランジスタアレイ基板の製造方法では製造工程を単純化するために、半導体パターン４２、４８、接触層パターン５５、５６、５８及びデータ配線層パターン６２、６４、６５、６６、６８を一つの感光膜パターンを利用した写真エッチング工程で形成する。さらに詳しくは、ゲート配線を形成した後、ゲート絶縁膜３０、非晶質ケイ素からなる半導体層、ドーピングされた非晶質ケイ素層の３層膜を連続して積層する。次に、データ配線用導電物質を積層してその上部に感光膜を形成し、チャンネル部（Ｃ）の光透過調節膜を有するマスクを用いて部分的に異なる厚さを有する感光膜パターンを形成する。この時、感光膜パターンはデータ配線に対応する第１部分よりチャンネル部（Ｃ）に対応する第２部分が薄い厚さを有し、他の部分は感光膜が全て除去されている。まず、このような感光膜パターンをエッチングマスクとして用いて半導体パターン４２、４８を形成する。次に、第２部分の感光膜を除去し、第１部分の感光膜パターンをエッチングマスクとしてチャンネル部（Ｃ）からデータ配線用導電物質を除去してデータ配線６２、６５、６４、６６、６８を形成し、これをエッチングマスクとしてドーピングされた非晶質ケイ素層を除去して接触層パターン５５、５６、５８を完成させる。
【００４８】
【発明の効果】
従って、本発明による液晶表示装置用薄膜トランジスタアレイ基板によれば、画素電極に前段のゲート線と重なる修理部を設けることによって画素のホワイト不良を容易に受理することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示した配置図である。
【図２】図１におけるII−II'線の断面図である。
【図３】図１のIII部分を拡大して示した配置図である。
【図４ａ】補助修理部を有する本発明の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造の一部を示した配置図である。
【図４ｂ】図４ａにおけるIVｂ−IVｂ'線の断面図である。
【図５ａ】環状の修理部を有する本発明の実施例による液情表示装置用薄膜トランジスタアレイ基板の構造の一部を示した配置図である。
【図５ｂ】図５ａにおけるVｂ−Vｂ'線の断面図である。
【図６】本発明の第２実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示した配置図である。
【図７】図６におけるVI−VI'線の断面図である。
【図８】本発明の第３実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示した配置図である。
【図９】図８におけるX−X'線の断面図である。
【図１０】図８におけるX−X'線の断面図である。
【符号の説明】
１０  絶縁基板
２２  ゲート線
２４  ゲートパッド
２５  修理部
２６  ゲート電極
２８、２８１、２８２  保持容量用配線
３０  ゲート絶縁膜
４０  半導体層
４２、４８  半導体パターン
５５、５６  抵抗接触層
６２  データ線
６４  保持容量用導電体パターン
６５  ソース電極
６６  ドレーン電極
６８  データパッド
６９  補助修理部
７０  保護膜
７２、７４、７６、７８  接触孔
８２  画素電極
８５  修理部
８６  補助ゲートパッド
８８  補助データパッド
【図１】
0004700856.tif 000002
【図２】
0004700856.tif 000003
【図３】
0004700856.tif 000004
【図４ａ】
0004700856.tif 000005
【図４ｂ】
0004700856.tif 000006
【図５ａ】
0004700856.tif 000007
【図５ｂ】
0004700856.tif 000008
【図６】
0004700856.tif 000009
【図７】
0004700856.tif 000010
【図８】
0004700856.tif 000011
【図９】
0004700856.tif 000012
【図１０】
0004700856.tif 000013