(57)【特許請求の範囲】
【請求項１】
強誘電体薄膜の形成に先立ち、下地を構成する基板表面に、Ｔｉ超微粒粉を含む溶液を塗布し、乾燥・焼成して、前記Ｔｉ超微粒粉を含むシード層を形成する工程と、
前記シード層の上層に、前記強誘電体薄膜を形成する工程とを含むことを特徴とする強誘電体薄膜の形成方法。
【請求項２】
前記シード層を形成する工程は、前記Ｔｉ超微粒粉を界面活性剤及びαテルビオールと混合してなる混合液を塗布する工程を含むことを特徴とする請求項１に記載の強誘電体薄膜の形成方法。
【請求項３】
前記Ｔｉ超微粒粉の粒径は０．５ｎｍから２００ｎｍであることを特徴とする請求項２に記載の強誘電体薄膜の形成方法。
【請求項４】
前記Ｔｉ超微粒粉の粒径は５ｎｍであり、
前記界面活性剤の濃度は０．１ｗｔ％〜１０ｗｔ％であることを特徴とする請求項１に記載の強誘電体薄膜の形成方法。
【請求項５】
前記シード層を形成する工程は、前記強誘電体薄膜の構成元素を含む溶液を塗布する工程と、
焼成する工程とを含むことを特徴とする請求項１乃至４のいずれか一項に記載の強誘電体薄膜の形成方法。
【請求項６】
さらに結晶化のためのアニール工程を含むことを特徴とする請求項１乃至５のいずれか一項に記載の強誘電体薄膜の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は強誘電体薄膜の形成方法および強誘電体メモリの製造方法に係り、特に強誘電体薄膜の結晶性の向上に関する。
【０００２】
【従来の技術】
現在研究されている強誘電体メモリは大きく２つに分けられる。1つは、強誘電体キャパシタの反転電荷量を検出する方式で、強誘電体キャパシタと選択トランジスタとで構成される。
【０００３】
もう１つは、強誘電体の自発分極による半導体の抵抗変化を検出する方式のメモリである。この方式の代表的なものが、ＭＦＳＦＥＴである。これはゲート絶縁膜に強誘電体を用いたＭＩＳ構造である。
【０００４】
いずれの構造の場合も、強誘電体の膜質がメモリ特性に大きな影響を及ぼすものであることがわかっている。
【０００５】
そこで強誘電体薄膜の結晶性を向上するためにいろいろな方法が提案されている。そのひとつにＴｉシード法と呼ばれるＰＺＴ薄膜の結晶化方法が提案されている。
【０００６】
この方法は図７に示すように、プラチナＰｔなどからなる下部電極８表面にスパッタリング法などにより膜厚２０ｎｍ程度のチタン超薄膜からなるシード層９Ｌを形成し、この上層にゾルゲル法によりＰＺＴ膜９Ｐを形成する。ここでは出発原料として、Pb(CH3COO)2・3H2O,Zr(t-OC4H9)4,Ti(i-OC3H7)4の混合溶液を用い、この混合溶液をスピンコートした後、１５０度で乾燥させ、ドライエアー雰囲気において４００度で３０分の仮焼成を行った。これを５回繰り返した後、Ｏ2の雰囲気中で、７００℃１分程度の結晶化アニール工程を経て超薄膜９Ｌからの結晶成長を生ぜしめる。
【０００７】
【発明が解決しようとする課題】
この方法では結晶化がはじまる場所が不定なので結晶粒径が制御できず、不均一な大きさの柱状結晶が形成されるため、特性にばらつきが大きく、特に微細化、高集積化に際しては充分な特性を得ることができないという問題があった。
【０００８】
また、ＰＺＴ膜にはならず、酸化チタン（ＴｉＯ2）層あるいはチタン酸鉛（ＰｂＴｉＯ3）層となる箇所もあり、良好な特性を得ることができないという問題があった。
【０００９】
また結晶化アニールに際し温度を７００℃程度の高温にしなければならなかったため、下地配線などの下地層に悪影響を与えるという問題もあった。
【００１０】
本発明は前記実情に鑑みてなされたもので、均一で結晶性の良好な強誘電体薄膜を提供することを目的とする。
【００１１】
【課題を解決するための手段】
そこで本発明では、強誘電体薄膜の形成に先立ち、下地を構成する基板表面に、Ｔｉ超微粒粉を含む溶液を塗布し、乾燥・焼成して、Ｔｉ超微粒粉を含むシード層を形成し、このシード層の上層に、強誘電体薄膜を形成し、このシード層を核として結晶化を行うようにしたことを特徴とする。
【００１２】
かかる構成によれば、超微粒粉の存在により、この超微粒粉を核として良好に結晶化が進むため、均一で結晶性の良好な強誘電体薄膜を得ることが可能となる。
また、本発明は、上記強誘電体薄膜の形成方法において、前記シード層を形成する工程は、前記Ｔｉ超微粒粉を界面活性剤及びαテルビオールと混合してなる混合液を塗布する工程を含むことを特徴とする。
また、本発明は、上記強誘電体薄膜の形成方法において、前記Ｔｉ超微粒粉の粒径は０．５ｎｍから２００ｎｍであることを特徴とする。
この超微粒粉は粒径０．５ｎｍから２００ｎｍ程度とするのが望ましく、さらに望ましくは粒径１ｎｍから５０ｎｍ程度とする。
また、本発明は、上記強誘電体薄膜の形成方法において、前記Ｔｉ超微粒粉の粒径は５ｎｍであり、前記界面活性剤の濃度は０．１ｗｔ％〜１０ｗｔ％であることを特徴とする。
【００１３】
ところで、超微粒粉が核になるには、ある程度の原子の数が必要であり、原子1個では核にならず、また０．１ｎｍ程度の原子よりは充分に大きいサイズであることが望ましい。一方、核が大きすぎると、核の中心はＴｉのままで残ってしまう。したがってＴｉを残さないためには高いアニール温度が必要である。また、２００ｎｍを越えると平坦で均一な強誘電体薄膜の形成が不可能となる。また核が大きくなると、溶媒中に分散しにくくなるという不都合がある。
さらにまたこの濃度は、０．００００１ｗｔ％（０．１ｗｔｐｐｍ）から１ｗｔ％程度とするのが望ましい。
【００１４】
また望ましくは、下地を構成する基板表面に、シードとなるチタン超微粒粉を含むシード層を形成する工程と、前記シード層の上層に、ＰＺＴ薄膜を形成する工程とを含むことを特徴とする。
【００１５】
かかる構成によれば、直径５ｎｍ程度のチタン超微粒粉の存在により、このチタン超微粒粉を核として良好に結晶化が進むため、均一で結晶性の良好なＰＺＴ強誘電体薄膜を得ることが可能となる。
【００１６】
望ましくは、前記シード層を形成する工程は、チタン超微粒粉を含む溶液を塗布する工程と、乾燥・焼成する工程とを含むことを特徴とする。
【００１７】
かかる構成によれば、容易かつ均一にチタン超微粒粉を配置することが可能となる。
【００１８】
望ましくは、前記ＰＺＴ薄膜を形成する工程はスパッタリング工程を含むことを特徴とする。
【００１９】
望ましくは、さらに結晶化のためのアニール工程を含むことを特徴とする。
【００２０】
かかる構成によれば、４５０℃程度と従来よりも低温下での結晶成長が可能となるため、後続の電極形成あるいは絶縁膜の形成工程などにおける加熱工程で結晶化を行うことも可能であるが、結晶化のためのアニール工程を導入することにより、容易に結晶性の良好な強誘電体薄膜を形成することが可能となる。
【００２１】
また、以下は、本発明の参考例である。  また、本発明の方法によれば、前記シード層を形成する工程は、下地を構成する基板表面に、強誘電体薄膜の構成元素の少なくとも１種を含む超微粒粉を含む強誘電体薄膜塗布液を塗布する工程と、焼成工程とを含むことを特徴とする。
【００２２】
かかる構成によれば、超微粒粉を含む薄膜を形成しているため、この超微粒粉から良好に結晶化が進み、均一で信頼性の高い薄膜形成が可能となる。
【００２３】
望ましくは、下地を構成する基板表面に、シードとなるチタン超微粒粉を含むＰＺＴ塗布液を塗布する工程と、焼成工程とを含むことを特徴とする。
【００２４】
かかる構成によれば、強誘電体薄膜全体に均一に分散された、粒径５ｎｍ程度のチタン超微粒粉からなる、シードから結晶成長が始まる。従って、このチタン超微粒粉を核として良好に結晶化が進むため、均一で結晶性の良好なＰＺＴ強誘電体薄膜を得ることが可能となる。
【００２５】
望ましくは、さらに結晶化のためのアニール工程を含むことを特徴とする。
【００２６】
かかる構成によれば、４５０℃程度と従来よりも低温下での結晶成長が可能となるため、後続の電極形成あるいは絶縁膜の形成工程などにおける加熱工程で結晶化を行うことも可能であるが、結晶化のためのアニール工程を導入することにより、容易に結晶性の良好な強誘電体薄膜を形成することが可能となる。
【００２７】
さらにまた、本発明では、ＭＦＭＩＳ構造のＦＥＴからなる強誘電体メモリの製造方法において、強誘電体薄膜の形成に先立ち、フローティングゲート表面に、Ｔｉ超微粒粉および前記強誘電体薄膜の構成元素を含む溶液を塗布し、乾燥・焼成して、前記Ｔｉ超微粒粉を含むシード層を形成しておくようにし、この超微粒粉を核として結晶成長を行うようにしたことを特徴とする。
また、本発明は、上記強誘電体メモリの製造方法において、前記シード層を形成する工程は、前記Ｔｉ超微粒粉を界面活性剤及びαテルピオネールと混合してなる混合液を塗布する工程を含むことを特徴とする。
【００２８】
かかる構成によれば、直径５ｎｍ程度の超微粒粉の存在により、この超微粒粉を核として良好に結晶化が進むため、均一で結晶性の良好な強誘電体薄膜を得ることが可能となり、信頼性の高い強誘電体メモリの形成が可能となる。
【００２９】
また、以下は、本発明の参考例である。
本発明の参考例では、ＭＦＭＩＳ構造のＦＥＴからなる強誘電体メモリの製造方法において、前記強誘電体膜の形成工程が、下地を構成する基板表面に、強誘電体薄膜の構成元素の少なくとも１種を含む超微粒粉を含む強誘電体薄膜塗布液を塗布し、強誘電体薄膜を形成し、これを結晶化するようにしている。
【００３０】
かかる構成によれば、強誘電体薄膜全体に均一に分散されたシードから結晶成長が始まるため、均一な強誘電体薄膜を得ることができ、微細化に際しても信頼性の高い強誘電体メモリを形成することが可能となる。
【００３１】
本発明の参考例によれば、スイッチングトランジスタと強誘電体キャパシタとからなる強誘電体メモリの製造方法であって、前記強誘電体キャパシタの強誘電体薄膜を、第１の電極表面に、強誘電体薄膜の構成元素の少なくとも１種を含む超微粒粉を含む強誘電体薄膜塗布液を塗布し、これを結晶化することによって強誘電体薄膜を形成することを特徴とする。
【００３２】
かかる構成によれば、強誘電体薄膜全体に均一に分散されたシードから結晶成長が始まるため、均一な強誘電体薄膜を得ることができ、微細化に際しても信頼性の高い強誘電体メモリを形成することが可能となる。
【００３３】
本発明の参考例によれば、スイッチングトランジスタと強誘電体キャパシタとからなる強誘電体メモリの製造方法であって、前記強誘電体キャパシタの強誘電体薄膜を、第１の電極表面に、強誘電体薄膜の構成元素の少なくとも１種を含む超微粒粉を含む強シード層を形成し、このシード層の上層に、強誘電体薄膜を形成し、これを結晶化することによって粒径のそろった結晶からなる強誘電体薄膜を形成することを特徴とする。
【００３４】
かかる構成によれば、直径５ｎｍ程度の超微粒粉の存在により、この超微粒粉を核として良好に結晶化が進むため、均一で結晶性の良好な強誘電体薄膜を得ることが可能となり、信頼性の高い強誘電体メモリの形成が可能となる。
【００３５】
【発明の実施の形態】
本発明に係る強誘電体メモリおよびその製造方法の一実施形態について図面を参照しつつ詳細に説明する。
実施形態１
次に、本発明の第１の実施形態として、ＰＺＴを誘電体膜として用いた強誘電体キャパシタを用いた強誘電体メモリについて説明する。図１に、この強誘電体メモリの完成図、図２（ａ）乃至（ｅ）にその製造工程図を示す。この強誘電体メモリは、シリコン基板１内に形成されたスイッチングトランジスタとしてのＭＯＳＦＥＴのソース・ドレイン領域２、３の一方とプラグ７を介して下部電極８ａ、８ｂが接続するように、基板表面を覆う絶縁膜６上に強誘電体キャパシタを形成してなる強誘電体メモリ（ＦＲＡＭ）に関するもので、この強誘電体キャパシタの強誘電体薄膜９の結晶性を均一にしたことを特徴とするものである。ここで５はゲート絶縁膜４を介して基板表面に形成されたゲート電極である。強誘電体薄膜９は下部電極表面にチタン超微粒粉を含むシード層を形成しておき、このチタン超微粒粉から結晶成長を生ぜしめるようにして形成された、結晶粒径の均一な結晶からなることを特徴とする。
【００３６】
すなわち図１に示すように、高濃度にドープされた多結晶シリコン層からなるプラグ７とイリジウム８ａおよび酸化イリジウム８ｂとの２層膜からなる下部電極８と、下部電極８上に、チタン超微粒粉からなるシード層Ｓを核とする結晶成長により、結晶性の均一な強誘電体薄膜９（図３参照）と、さらにその上層に酸化イリジウムとイリジウムとの２層膜からなる上部電極１０とを形成したことを特徴とする。
【００３７】
次に、この強誘電体メモリの製造工程について説明する。
まず、ＬＯＣＯＳ法で形成された素子分離絶縁膜１Ｓで形成された素子領域内にＭＯＳＦＥＴ（図示せず）の形成されたシリコン基板１の表面を熱酸化し、膜厚６００ｎｍ程度の酸化シリコン層からなる絶縁膜６を形成した後、この絶縁膜６にコンタクトホールＨを形成する。そして、図２（ａ）に示すように、このコンタクトホール内に高濃度にドープされた多結晶シリコン層を埋め込み、プラグ７を形成した後、基板表面全体にスパッタリング法により膜厚２００ｎｍ程度のイリジウム層８ａを形成し、さらにこの表面を酸化し酸化イリジウム層８ｂとする。
【００３８】
続いてこれをフォトリソグラフィにパターニングし、下部電極８を形成する。
【００３９】
こののち、図２（ｂ）に示すように、粒径５ｎｍ程度のＴｉ超微粒粉を０．１ｗｔ％乃至１０ｗｔ％の界面活性剤およびαテルピオネールと混合して混合液を塗布する。このようにして表面にＴｉ超微粒粉Ｓを有するシード層が形成される。
【００４０】
この後、ゾルゲル法によって、強誘電体膜９を形成するためのＰＺＴ膜９Ｐを形成する。出発原料として、Pb(CH3COO)2・3H2O,Zr(t-OC4H9)4,Ti(i-OC3H7)4の混合溶液を用いた。この混合溶液をスピンコートした後、１５０℃で乾燥させ、ドライエアー雰囲気において４００℃で３０分の仮焼成を行った。これを５回繰り返した。
【００４１】
この後、図２（ｄ）に示すように、Ｏ2の雰囲気中で、４５０℃１分の熱処理を施した。
このようにして、図２（ｅ）に示すように、２５０nmの強誘電体膜１０を形成した。なお、ここでは、PbZrxTi1-xO3において、ｘを０．５２として（以下ＰＺＴ（５２／４８）と表す）、ＰＺＴ膜を形成している。
【００４２】
さらに、強誘電体膜９の上に、スパッタリングにより酸化イリジウムとイリジウムとの積層膜を形成する。この酸化イリジウム層とイリジウム層との積層膜を、上部電極１０とする。ここでは、イリジウム層と酸化イリジウム層とをあわせて２００nmの厚さとなるように形成した。このようにして、強誘電体キャパシタを得る。
【００４３】
かかる構成によれば、超微粒粉の存在により、図３に説明図を示すようにこの超微粒粉を核として良好に結晶化が進むため、均一で結晶性の良好な強誘電体薄膜を得ることが可能となる。
【００４４】
なおこの超微粒粉は粒径０．５ｎｍから２００ｎｍ程度とするのが望ましく、さらに望ましくは粒径１ｎｍから５０ｎｍ程度とする。
ところで、超微粒粉が核になるには、ある程度の原子の数が必要であり、原子1個では核にならず、また０．１ｎｍ程度の原子よりは充分に大きいサイズであることが望ましい。一方、核が大きすぎると、核の中心はＴｉのままで残ってしまう。したがってＴｉを残さないためには高いアニール温度が必要である。また、２００ｎｍを越えると平坦で均一な強誘電体薄膜の形成が不可能となる。また核が大きくなると、溶媒中に分散しにくくなるという不都合がある。
【００４５】
さらにまたこの濃度は、０．００００１ｗｔ％（０．１ｗｔｐｐｍ）から１ｗｔ％程度とするのが望ましい。このシード層の形成はＴｉ超微粒粉の周囲を界面活性剤で被覆し、これに、αテルピオネール等の有機溶剤を混合したものを用いたが、有機溶剤としてはこのほかキシレン、トルエン、２メトキシエタノール、ブタノール等を用いることも可能である。
【００４６】
また望ましくは、シード層を形成するに際し、チタン超微粒粉を含む溶液を塗布し、こののち、乾燥・焼成するようにしている。
【００４７】
かかる構成によれば、容易かつ均一にチタン超微粒粉を配置することが可能となる。
【００４８】
また、前記ＰＺＴ薄膜を形成する工程はゾルゲル法の他スパッタリング法によってよい。
【００４９】
また望ましくは、さらに結晶化のためのアニール工程を含むことを特徴とする。
【００５０】
かかる構成によれば、４５０℃程度と従来よりも低温下での結晶成長が可能となるため、後続の電極形成あるいは絶縁膜の形成工程などにおける加熱工程で結晶化を行うことも可能であるが、結晶化のためのアニール工程を導入することにより、容易に結晶性の良好な強誘電体薄膜を形成することが可能となる。
【００５１】
本発明の第１の実施形態として、ＰＺＴを強誘電体薄膜を用いた強誘電体メモリについて説明したが、このほかＳＴＮを誘電体膜として用いた強誘電体メモリなど他の材料を用いた場合にも適用可能であることはいうまでもない。
【００５２】
参考例
次に、参考例としてのＭＦＭＩＳ構造の強誘電体メモリの製造工程について説明する。図４は本発明の方法で形成された強誘電体メモリを示す図、図５（ａ）乃至（ｅ）は製造工程図である。
【００５３】
この例では、ＭＦＭＩＳ構造の強誘電体メモリの強誘電体薄膜１６の形成をＴｉ超微粒粉を含むゾルゲル液を塗布し、焼成した後、結晶化アニールを行うことにより、均一で結晶性の高い強誘電体薄膜１６を形成したことを特徴とするものである。
【００５４】
すなわち、シリコン基板１表面に形成されたソースおよびドレイン領域２，３と、これらの間にゲート絶縁膜４を介して形成されたフローティングゲート１５と、フローティングゲート１５上に形成された強誘電体薄膜１６とこの強誘電体薄膜１６上に形成されたコントロールゲート１７とから構成されている。
【００５５】
製造に際しては、まず、図５（ａ）に示すようにｎ型シリコン基板１の表面を熱酸化し、膜厚２０ｎｍ程度の酸化シリコン層４を形成した後、この酸化シリコン層４上にイリジウムをターゲットとして用いてスパッタリング法により、フローティングゲート１５となるイリジウム層を形成する。次に、Ｏ2の雰囲気中で８００度（摂氏、以下同じ）１分の熱処理を行い、イリジウム層の表面に酸化イリジウム層を形成する。
【００５６】
次に、このフローティングゲート１５の上に、図５（ｂ）に示すようにゾルゲル法によって、強誘電体膜１６としてＰＺＴ膜を形成する。出発原料として、粒径５ｎｍのチタン超微粒子を０．５ｗｔ％と界面活性剤１ｗｔ％と、Pb(CH3COO)2・3H2O,Zr(t-OC4H9)4,Ti(i-OC3H7)4の混合溶液を用いた。この混合溶液をスピンコートした後、１５０度で乾燥させ、ドライエアー雰囲気において４００度で３０分の仮焼成を行った。これを５回繰り返した後、図５（ｃ）に示すようにＯ2の雰囲気中で、５００度１分の熱処理を施した。このようにして、２５０nmの強誘電体膜１６を形成した。なお、ここでは、PbZrxTi1-xO3において、ｘを０．５２として（以下ＰＺＴ（５２／４８）と表す）、ＰＺＴ膜を形成している。
【００５７】
ここでは強誘電体薄膜全体に均一に分散されたシードから結晶成長が始まるため、均一な強誘電体薄膜を得ることができ、微細化に際しても信頼性の高い強誘電体薄膜を形成することが可能となる。
【００５８】
さらに、強誘電体膜１６の上に、スパッタリングによりイリジウム層および酸化イリジウム層を形成しコントロールゲート１７を形成する。ここでは、イリジウム層と酸化イリジウム層とをあわせて２００nmの厚さとなるように形成した。
【００５９】
そしてこの上層にレジストパターンＲを形成し、図５（ｄ）に示すようにこれをマスクとして各層をパターニングし、ソースドレインとなる領域の表面を露呈せしめる。
【００６０】
こののち、このゲート電極パターンをマスクとして、ホウ素（Ｂ）イオンを注入することにより、図５（ｅ）に示すようにｐ型拡散層からなるソース・ドレイン領域２，３を形成する。
【００６１】
さらに、層間絶縁膜、配線パターンを形成し、強誘電体メモリが完成する。
【００６２】
かかる構成によれば、フローティングゲートとコントロールゲートとの間に形成される強誘電体膜が、均一で結晶性の良好な膜となっているため、微細化に際しても、特性のバラツキがなく信頼性の高いものとなっている。
【００６３】
なお、強誘電体膜としてＰＺＴを用いたが、ＳＴＮ，ＳＢＴなどの強誘電体あるいはＢＳＴなどの高誘電率誘電体膜などにも適用可能である。また、超微粒粉としても強誘電体膜の構成元素を含むものであればよい。
【００６４】
【発明の効果】
以上説明してきたように、強誘電体薄膜の形成に先立ち、下地を構成する基板表面に、前記強誘電体薄膜の構成元素を含む超微粒粉を含むシード層を形成し、このシード層の上層に、強誘電体薄膜を形成し、このシード層を核として結晶化を行うようにしているため、超微粒粉の存在により、この超微粒粉を核として良好に結晶化が進むため、均一で結晶性の良好な強誘電体薄膜を得ることが可能となる。
【００６５】
また、本発明の方法では、下地を構成する基板表面に、強誘電体薄膜の構成元素の少なくとも１種を含む超微粒粉を含む強誘電体薄膜塗布液を塗布し、超微粒粉を含む薄膜を形成しているため、薄膜全体に分散する超微粒粉から良好に結晶化が進み、均一で信頼性の高い薄膜形成が可能となる。
【図面の簡単な説明】
【図１】本発明の第1の実施形態の方法で形成した絶縁膜を用いたＦＲＡＭを示す図
【図２】図１のＦＲＡＭの製造工程を示す図
【図３】本発明の第1の実施形態の方法を説明する原理説明図
【図４】本発明の第２の実施形態の方法で形成したＦＲＡＭを示す説明図
【図５】図４のＦＲＡＭの製造工程を示す図
【図６】本発明の第２の実施形態の方法を説明する原理説明図
【図７】従来例の方法を説明する原理説明図
【符号の説明】
ｈ    空孔
１    シリコン基板
１Ｓ  素子分離絶縁膜
２    ソース領域
３    ドレイン領域
４    ゲート絶縁膜
５    ゲート電極
６    （層間）絶縁膜
７    プラグ
８    下部電極
Ｓ    シード層
９    強誘電体膜
１０  上部電極
１５  フローティングゲート
１６  強誘電体膜
１７  コントロールゲート
【図１】
0004825373.tif 000002
【図２】
0004825373.tif 000003
【図３】
0004825373.tif 000004
【図４】
0004825373.tif 000005
【図５】
0004825373.tif 000006
【図６】
0004825373.tif 000007
【図７】
0004825373.tif 000008