(57)【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に第1白金族金属層を形成する段階と、
（ｂ）前記第１白金族金属層上にBST 膜を形成する段階と、
（ｃ）前記BST 膜上に第２白金族金属層を形成する段階と、
（ｄ）前記第２白金族金属層を水素原子を含むソースガスを用いて形成されるプラズマに露出させる段階と、
（ｅ）前記（ｄ）段階の結果物を熱処理する段階とを含むことを特徴とする半導体装置のキャパシタ製造方法。
【請求項２】
前記プラズマはECR プラズマまたはRFプラズマであることを特徴とする請求項１に記載の半導体装置のキャパシタ製造方法。
【請求項３】
前記熱処理はファーネスを用いる方法と急速熱処理方法からなる群のうち選択された何れか一つにより行われることを特徴とする請求項１に記載の半導体装置のキャパシタ製造方法。
【請求項４】
前記ソースガスはアンモニアガス、水素ガス及びフォスフィンガスからなる群のうち選択された少なくとも何れか一つであることを特徴とする請求項１に記載の半導体装置のキャパシタ製造方法。
【請求項５】
前記ソースガスはアンモニアガス、水素ガス及びフォスフィンガスからなる群のうち選択された少なくとも何れか一つとアルゴンガス、窒素ガス、一酸化二窒素及び酸素ガスからなる群のうち選択された何れか一つとの結合された混合ガスを用いることを特徴とする請求項１に記載の半導体装置のキャパシタ製造方法。
【請求項６】
前記混合ガスはNH3+Ar、NH3+N2O またはNH3+O2であることを特徴とする請求項５に記載の半導体装置のキャパシタ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に半導体装置のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
半導体装置が高集積化するにつれ、キャパシタを形成できる面積が縮まり、所望のキャパシタンスを得るのが段々難しくなる。さらに、誘電膜として用いられる既存のNO膜やTa2O5 膜は薄膜化が困難であり、たとえ薄膜化するとしても、薄膜化に伴う漏れ電流特性の悪化などのため所望のキャパシタンスを確保し難い。
【０００３】
このような問題の構造的な解決方案としてストリッジノードをシリンダ状やフィン状などで３次元化する技術が提案されたことがある。しかし、このような構造的な解決方案は工程上の問題のため超高集積半導体装置には適用し難い。
そこで、最近は誘電膜としてBST 、PZT などの様な高誘電物質膜を利用する一方、金属電極としてこれらの誘電膜の電気的特性を容易に具現できる白金族金属物質を用いるキャパシタが研究されている。
【０００４】
高誘電膜の一種であるBST 膜を高集積半導体装置のキャパシタに適用するためにはその厚さが一定の水準を超過してはいけない。
誘電膜の結晶性と安定した漏れ電流特性を確保するため、キャパシタの形成後、高温でキャパシタを熱処理するのが必須である。このようにBST 膜の薄膜化とキャパシタの高温熱処理を通じてキャパシタの漏れ電流の特性低下が抑えられ、等価酸化膜の厚さが薄くなる。
【０００５】
等価酸化膜の厚さを薄くする過程で誘電膜質の漏れ電流が増加するのを抑える必要がある。
本発明者はキャパシタをプラズマ処理する場合前記問題が解決されるのを見出した。
Ta2O5 誘電膜の表面をプラズマ処理する方法がオジ氏(Ohji et al.) などにより提案され、これは1995年発行のIEDM111 −114 ページに"TaO capacitors' dielectric material for Giga-bit DRAMs"の題で載っている。
【０００６】
ビンダー氏など(Binder et al.) は米国特許番号5,305,178 でポリマー(polymer) に関するプラズマ技術を開示している。前記特許ではポリマーをプラズマ処理してキャパシタの降伏電圧(breakdown voltage) を増大させる。
【０００７】
【発明が解決しようとする課題】
本発明はキャパシタの電気的特性をさらに向上させるためのものであり、漏れ電流の発生を防止できる半導体装置のキャパシタ製造方法を提供することをその目的とする。
【０００８】
【課題を解決するための手段】
前記目的を達成するために、本発明は下記のようなキャパシタ製造方法を提供する。
即ち、（ａ）半導体基板上にキャパシタを形成する。（ｂ）前記キャパシタをプラズマに露出させる。
【０００９】
前記キャパシタにおいて、誘電膜または上部電極を前記プラズマに露出させる。
前記プラズマはECR プラズマまたはRFプラズマである。
前記プラズマは酸素原子または水素原子を含むソースガスを用いて形成する。
前記酸素原子を含むソースガスはN2O 、O2、O3、CO2 、CO及び前記ガスと窒素ガス、アンモニアガス、アルゴンガスまたはヘリウムガスのうち選択された少なくとも何れか一つが混合された混合ガスからなる群のうち選択された何れか一つである。
【００１０】
前記混合ガスはN2O+N2、N2O+NH3 及びN2+O2 からなる群のうち選択された何れか一つである。
前記水素原子を含むソースガスはアンモニアガス、水素ガス及びフォスフィンガスからなる群のうち選択された少なくとも何れか一つである。なお、アンモニアガス、水素ガス及びフォスフィンガスからなる群のうち選択された少なくとも何れか一つとアルゴンガス、窒素ガス、一酸化二窒素及び酸素ガスからなる群のうち選択された何れか一つとが結合された混合ガスである。ここで、混合ガスはNH3+Ar、NH3+N2O またはNH3+O2である。
【００１１】
前記目的を達成するために、本発明は下記の段階を含む半導体装置のキャパシタ製造方法を提供する。
（ａ）半導体基板上に第１白金族金属層を形成する。
（ｂ）前記第１白金族金属層上にBST 膜を形成する。
（ｃ）前記BST 膜をプラズマに露出させる。
（ｄ）前記BST 膜上に第２白金族金属層を形成する。
（ｅ）前記結果物を熱処理する。
【００１２】
また、前記目的を達成するために、本発明は下記の段階を含む半導体装置のキャパシタ製造方法を提供する。
（ａ）半導体基板上に第１白金族金属層を形成する。
（ｂ）前記第１白金族金属層上にBST 膜を形成する。
（ｃ）前記BST 膜上に第２白金族金属層を形成する。
（ｄ）前記第２白金族金属層をプラズマに露出させる。前記プラズマは水素原子を含むソースガスを用いて形成する。
（ｅ）前記結果物を熱処理する。
より詳しくは、前記目的を達成するために、本発明は下記の半導体装置のキャパシタ製造方法を提供する。
（１）前記プラズマはECR プラズマまたはRFプラズマである。
（２）前記熱処理はファーネスを用いる方法と急速熱処理方法からなる群のうち選択された何れか一つにより行われる。
（３）前記ソースガスはアンモニアガス、水素ガス及びフォスフィンガスからなる群のうち選択された少なくとも何れか一つである。
（４）前記ソースガスはアンモニアガス、水素ガス及びフォスフィンガスからなる群のうち選択された少なくとも何れか一つとアルゴンガス、窒素ガス、一酸化二窒素及び酸素ガスからなる群のうち選択された何れか一つとの結合された混合ガスを用いる。
（５）この場合、前記混合ガスはNH3+Ar、NH3+N2O またはNH3+O2である。
【００１３】
本発明による製造方法で形成されたキャパシタは改良された漏れ電流特性を有しており、漏れ電流の開始電圧とキャパシタンスの減少電圧とが高いという利点がある。
【００１４】
【発明の実施の形態】
以下、本発明による半導体装置のキャパシタ製造方法の実施例を添付した図面に基づき詳細に説明する。
（第１実施例）
図１はキャパシタの第１電極４６を形成する段階を示す。具体的には、半導体基板４０の全面に所定の厚さで層間絶縁膜４２を形成する。前記層間絶縁膜４２に前記半導体基板の一部領域を露出させる図示しないコンタクトホールが形成される。前記コンタクトホールを充填する図示しない導電性物質層を前記層間絶縁膜４２の全面に形成した後、その全面を前記層間絶縁膜４２の界面が露出されるまで平坦化する。平坦化の結果、前記コンタクトホールの内部を除いた前記層間絶縁膜４２の全面には前記導電性物質層が取り除かれ、前記コンタクトホールの内部には前記導電性物質層で形成される導電性プラグが形成される。前記導電性プラグはシリコン、タンタル、ルテニウム、イリジウム、オスミウム、タングステンシリサイド、タングステン及びこれらの物質の組合で成された群のうち選択された何れか一つの物質で形成する。
【００１５】
前記層間絶縁膜４２の全面に所定の厚さを有する導電性障壁層４４を形成する。前記層間絶縁膜４２はシリコン酸化膜を用いて１，０００Å程度の厚さで形成する。前記導電性障壁層４４はチタニウムナイトライド膜で形成するが、その厚さは５００Å程度で形成する。前記導電性障壁層４４を形成した後、その全面にキャパシタの下部電極として用いられる第１電極４６を形成する。前記第１電極４６は耐熱性金属層とその酸化物層とこれらが混合された物質層とで形成する。
前記第１電極４６は耐熱性金属層のうち第１白金族金属層で形成するのが好ましい。前記第１白金族金属層としては白金層、ルテニウム層、イリジウム層、ロジウム層、オスミウム層及びパラジウム層からなる群のうち選択された何れか一つの物質層を用いる。本発明の実施例においては、白金層（以下、第１白金層と称する）で前記第１電極４６を形成する。前記第１白金層は真空に近い低圧力（例えば、４ミリトール）を保つチャンバにDCスパッタに形成されるアルゴンプラズマを用いて３００℃に維持される前記基板４０上で、ソースガスをプラズマ化させ前記導電性の障壁層４４の全面に形成する。前記第１白金層は２，７００Åの厚さで形成する。
【００１６】
図２は誘電膜４８の表面をプラズマ５０処理する段階を示す。具体的に、前記第１電極４６を形成した後、該全面に誘電膜４８を形成する。この際、前記誘電膜４８は高誘電膜であり、STO 膜、BST 膜、PZT 膜、SBT 膜、PLZTO 膜、BTO 膜及びこれらの物質が混合された誘電膜からなる群のうち選択された少なくとも何れか一つの物質膜で形成する。
【００１７】
また、前記誘電膜は４８はスパッタリング（sputtering）方式、化学気相蒸着（Chemical Vapor Deposition ：以下、CVD と称する）方式及びゾル−ゲル(sol−gel)方式で成された群のうち選択された何れか一つの方式を用いて形成できる。
本実施例では、前記誘電膜４８をBST 膜で形成する。前記BST 膜は前記第１電極４６の全面にRFスパッタリング方式を利用して形成する。この時、チャンバの圧力は真空に近い低圧力（例えば、１０mTorr 程度）に維持し、基板の温度は４５０℃に維持する。このような状態で、チャンバ内にアルゴンと酸素とがそれぞれ９：１の割合で混合されたガスのRFプラズマを形成した後、BST 膜ソースにスパッタリングさせて前記第１電極４６の全面にBST 膜を形成することにより誘電膜４８を形成する。前記誘電膜４８は４００Å程度の厚さで形成する。
【００１８】
続いて、キャパシタの電気的特性を改良させるため前記誘電膜４８の表面をプラズマ５０を用いて処理する。前記プラズマ５０は電子サイクルロトロン共鳴(Electron Cyclotron Resonance ：以下、ECR という) により発生されるマイクロ波を利用して形成する。
具体的には、前記プラズマは振動数が２．４５ギガヘルツ(Giga Hz) であり、電力(power）が０．１〜数kWであり、且つチャンバ圧力は０．１〜数十トールであり、半導体基板の温度は７００℃以下の条件下で前記ECR により形成されるマイクロ波を利用して形成する。前記プラズマ５０としてRFプラズマが使われることもあり得る。
【００１９】
前記プラズマのソースガスは、酸素原子または水素原子の含まれたガスを用いる。
前記酸素原子の含まれたソースガスは、アルゴンガス、一酸化二窒素ガス、酸素ガス、オゾンガス、一酸化炭素ガス、二酸化炭素ガス及び前記ガスと窒素ガス、アンモニアガス、アルゴンガス及びヘリウムガスからなる群のうち選択された何れか一つのガスが混合された混合ガスからなる一群のうち選択された何れか一つのガスである。前記混合ガスはN2O+N2やN2O+NH3 あるいはN2+O2 である。
【００２０】
前記水素原子の含まれたソースガスはアンモニアガス、水素ガス及びフォスフィンガスからなる群のうち選択された少なくとも何れか一つである。また、アンモニアガス、水素ガス及びフォスフィンガスからなる群のうち選択された少なくとも何れか一つとアルゴンガス、窒素ガス、一酸化二窒素及び酸素ガスからなる群のうち選択された何れか一つとが結合された混合ガスである。ここで、混合ガスはNH3+Ar、NH3+N2O あるいはNH2+O2である。
【００２１】
前記ECR プラズマはRFプラズマに比べて基板上に形成された構造物に対する損傷が少ない。つまり、RFプラズマは基板をカソード(cathode) とし基板の反対側にあるアノード(anode) の間に電圧差により形成されるに対し、ECR プラズマは基板にバイアスを加えずに電子の回転加速により形成されるため、基板だけでなく基板上に形成された薄膜をほとんど損傷しない。
【００２２】
本発明の第１実施例では、前記ECR プラズマのソースガスとしてアルゴンガスとN2O ガスとを使用し、前記ソースガスは２５０sccm程度を使用し、チャンバ圧力は１０mTorr を維持する。それから、ECR 電力は１，２００ワット(W) 程度とし前記基板４０の温度は前記基板に不利な影響を一切与えない温度範囲、例えば２００℃を維持する。このような条件下で前記誘電膜４８の表面が前記プラズマ５０に露出される時間は０．１分〜１０分程度、好ましくは３０秒程度である。前記誘電膜４８の表面を前記ECR プラズマで処理する間に前記基板４０とプラズマとが印加された上部パネルとの距離を約３．５cm程度に維持する。
【００２３】
図３はキャパシタの第２電極５２の所定領域を限定する感光膜パターン５４を形成する段階を示す。具体的には、前記誘電膜４８の形成後前記誘電膜４８の全面にキャパシタの上部電極として使われる第２電極５２を形成する。前記第２電極５２は前記第１電極４６と同じく耐熱性金属層で形成でき、中でも白金族金属層とその酸化物層及びこれら物質層が混合された混合物質層で形成できる。本発明の実施例では、前記第２電極５２を第２白金族金属層、例えば白金層（以下、第2白金層という）で形成する。前記第２白金層は前記第１白金層を形成する時と同一な条件下で形成する。しかし、その厚さは前記第１白金層より薄い２，０００Åの厚さで形成する。前記第２電極５２の全面には図示しない感光膜を塗布した後、パタニングして前記第２電極５２の所定領域上に感光膜パターン５４を形成する。前記感光膜パターン５４は前記第２電極５２をセル単位に限定するパターンである。
【００２４】
図４は第２電極パターン５２ａと誘電膜パターン４８ａとを形成する段階を示す。具体的に、前記感光膜パターン（図３の５４）を食刻マスクとし前記第２電極５２の露出された全面を乾式蝕刻する。前記乾式食刻は前記第１電極４６の界面が露出されるまで行われる。次に前記感光膜パターン５４を取り除かれば、図４に図示のように前記第１電極４６の所定領域上に順次形成された誘電膜パターン４８ａと第２電極パターン５２ａとが形成される。
【００２５】
前記誘電膜パターン４８ａの結晶性を向上させ、且つ前記誘電膜パターン４８ａと前記第２電極パターン５２ａとの界面を安定させるため、前記誘電膜パターン４８ａと第２電極パターン５２ａとを形成した後、熱処理工程を進める。具体的には、ファーネスを用いるかあるいは急速熱処理方式を用いて前記第２電極パターン５２ａの形成されている結果物を熱処理する。前記ファーネスとしては水晶管ファーネスを用いる。この熱処理工程は窒素雰囲気で７５０℃で３０分間行われる。
【００２６】
（第２実施例）
以下、本発明の第２実施例による半導体装置のキャパシタ製造方法を図５に基づき説明する。具体的には、半導体基板６０上に層間絶縁膜６２、導電性障壁層６４、第１電極６６及び誘電膜６８を順次形成する段階まではその工程を第１実施例と同一に進める。
【００２７】
しかし、前記誘電膜４８をプラズマ７２に露出せず前記誘電膜６８の全面にキャパシタの上部電極として第２電極７０を形成する。次に、前記第２電極７０をプラズマ７２を用いて処理する。前記プラズマ７２はECR プラズマまたはRFプラズマである。前記各プラズマのソースガスは前記第１実施例と同一である。この場合、前記第２電極７０は前記誘電膜６８を保護する働きをする。従って、第１実施例でのように直接誘電膜をプラズマ処理する過程で生じうる前記誘電膜６８の損傷を防止できるため、第２実施例はキャパシタの誘電膜特性を向上できる。後の工程は第１実施例と同一に進める。
【００２８】
以上述べたように、誘電膜または第２電極の表面をECR プラズマ処理することによって本発明による半導体装置のキャパシタ製造方法は前記誘電膜の欠点と、誘電膜表面の炭素などの汚染物とを除去できる。のみならず、第２電極形成後に行われる熱処理工程の温度を７５０℃以下に下げることができる。
（比較例１）
以下、前述した本発明の実施例によるキャパシタと従来技術によるキャパシタの電気的特性を測定した結果を比較して説明する。
【００２９】
まず、酸素原子を含むソースガスを利用して形成したECR プラズマでキャパシタを処理した場合と、キャパシタをプラズマで処理しない従来の技術によるキャパシタとの電気的特性を測定した結果を比較して説明する。
図６乃至図１０は前記測定結果を示した図面である。
図６で横軸はキャパシタに印加される（＋）電圧を示し、縦軸は印加電圧にともなう漏れ電流密度の変化を示す。図６で参照符号”▲”は従来の技術によるキャパシタの印加電圧にともなう漏れ電流密度の変化を示すグラフであり、参照符号”■”及び”●”はそれぞれ前記高誘電膜４８または前記第２電極５２の表面をECR アルゴンプラズマとECR N2O プラズマで処理した場合の本発明の実施例によるキャパシタの印加電圧にともなう漏れ電流密度の変化を示すグラフである。図６を参照すれば、従来の技術及び本発明の場合の両方とも印加電圧が（＋）の際には漏れ電流密度の変化がほとんど同じであることが分かる。即ち、従来の技術及び本発明の場合の両方とも漏れ電流密度は２．５Ｖ程度で増加し始まることが分かる。
【００３０】
図７を参照すれば、キャパシタに（−）電圧を印加する場合には（＋）電圧を印加した時とは異なって、従来の技術及び本発明によるキャパシタの間に相異なる漏れ電流密度の変化が見られる。本発明のよる場合においても前記高誘電膜４８または前記第２電極５２の表面を処理するプラズマが違う場合に相異なる漏れ電流密度の特性を示す。具体的には、（−）電圧を印加した場合に従来の技術による方法で形成されたキャパシタでは−１．８Ｖ程度で漏れ電流密度が急激に増加するのが分かる。この場合は、本発明による方法で形成されたキャパシタで前記高誘電膜４８または前記第２電極５２の表面をECR アルゴンプラズマで処理した場合にも見られる。
【００３１】
反面、本発明による方法で形成されたキャパシタで前記高誘電膜４８または前記第２電極５２の表面をECR N2O プラズマで処理した場合は−２．５Ｖ程度で漏れ電流密度が急激に増加する。即ち、キャパシタの高誘電膜または第２電極の表面をECR N2O プラズマで処理する場合、漏れ電流密度が急激に増加し始まる電圧を０．７Ｖ程度上げられることが分かる。これはキャパシタに印加できる電圧のマージン幅が広くなるということを意味する。
【００３２】
一方、前述した如く、キャパシタの（＋）、（−）印加電圧にともなう漏れ電流の特性は対称性を表わすのが好ましい。図６及び図７に図示のように、本発明によるキャパシタの場合は漏れ電流の特性が左右相称をなしていることが分かる。
以下、基板の温度が１２０℃の時の本発明によるキャパシタの漏れ電流密度を測定した結果を説明する。
【００３３】
まず、図８を参照すれば、図８で横軸は（＋）印加電圧を、縦軸はこの電圧にともなう従来の技術及び本発明によるキャパシタの漏れ電流密度の変化を示す。そして参照符号”▲”と”●”は従来の技術の場合と前記高誘電膜４８及び第２電極５２をN2O プラズマで処理した本発明の場合をそれぞれ示す。
図８を参照すれば、基板の温度が１２０℃であり、印加電圧が（＋）の場合、キャパシタの漏れ電流密度の変化は従来の技術及び本発明による場合の両方ともほとんど同じ結果を示していることがわかる。即ち、二つの場合が両方とも１．５Ｖ程度でキャパシタの漏れ電流密度が急激に増加することが分かる。この値は基板の温度を考慮しなかった場合（２．５Ｖ程度、図６を参照）より低い値である。
【００３４】
図９を参照すれば、基板の温度が１２０℃であり、印加電圧が（−）の場合には、漏れ電流密度が増加し始まる印加電圧は−１Ｖと−１．５Ｖの間である。印加される（−）電圧の絶対値｜Ｖ｜が大きくなるほど漏れ電流密度の増加幅は本発明による方法で形成されたキャパシタでさらに小さく現れる。これは図９から分かる。
【００３５】
基板の温度が１２０℃の場合は、大体漏れ電流の急激な増加が始まる開始電圧は基板の温度が２５℃の時より低くなるのが分かる。しかし、前記基板の温度が１２０℃の場合にも基板の温度が２５℃の場合と同じくキャパシタの漏れ電流密度の特性が対称性を維持していることが分かる。しかし、従来の技術で形成したキャパシタの場合はこの対称性が見られない。
【００３６】
図１０で、横軸及び縦軸は、それぞれ（−）から（＋）に変化する印加電圧と、この印加電圧にともなうキャパシタのキャパシタンスの変化を示す。また、参照符号”▲”、”■”及び”●”が示すのは図９で前述した通りである。
図１０を参照すれば、従来の技術及び本発明によるキャパシタの場合の両方とも印加電圧の絶対値｜Ｖ｜が大きくなるにつれキャパシタンスが減少する。しかし、印加電圧を固定させた時キャパシタンスは変化する。即ち、前記誘電膜４８をECR アルゴンプラズマで処理した場合は従来の技術によるキャパシタのキャパシタンスに比べて本発明によるキャパシタのキャパシタンスが小さく現れる。というのは、酸素原子の含まれていないアルゴンプラズマのみを用いるため、前記誘電膜に加えられる物理的な衝撃によりキャパシタの特性が低下するからである。
【００３７】
反面、前記誘電膜４８の表面を酸素原子の含まれたECR N2O プラズマで処理する場合には本発明及び従来の技術によるキャパシタのキャパシタンスは同じ水準の値を示す。これは、プラズマにより前記誘電膜に加えられる物理的な衝撃がほとんどないということを意味する。
すなわち、化学的反応を通じて漏れ電流特性の改良のみに寄与することが分かる。
【００３８】
つまり、本発明による方法で前記誘電膜４８または第２電極５２の表面をECRN2O プラズマで処理した場合キャパシタンスの値が従来の技術によるキャパシタに比べて同じ水準であるが、漏れ電流特性は大いに改良されるのがわかる。また、本発明のECR プラズマ処理により形成されたキャパシタの漏れ電流密度の特性は対称性をなすためディバイス適用時にはるかに有利である。
【００３９】
次に、水素原子を含むソースガスのECR プラズマを用いて処理されたキャパシタと従来の技術によるキャパシタ、即ちプラズマ処理されないキャパシタとの間の電気的特性を測定してその結果を説明する。
ここで、前記水素原子を含むソースガスとしてアンモニアガスを用いた。なお、前記キャパシタの誘電膜の表面を前記ECR プラズマを用いてプラズマ処理した。
【００４０】
図１１は、従来の技術及び本発明の実施例によるキャパシタの印加電圧に応じた漏れ電流密度の変化を示したグラフである。
図１１を参照すれば、横軸はキャパシタに印加された電圧を示し、縦軸は前記印加された電圧にともなう漏れ電流密度(A/cm2）の変化を示す。そして実線で示した第１のグラフＧ１は従来の技術により形成したキャパシタの印加された電圧にともなう漏れ電流密度の変化を示し、点線で示した第２のグラフＧ２は本発明により形成したキャパシタの印加された電圧にともなう漏れ電流密度の変化を示す。
【００４１】
前記第１及び第２のグラフＧ１、Ｇ２で示したように、キャパシタに負（−）のバイアスを加えた場合、本発明のキャパシタが従来の技術によるそれより漏れ電流密度が低かった。具体的には、従来の技術によるキャパシタの漏れ電流密度は約−１．８（Ｖ）程度で急激に増加し始まる。反面、本発明によるキャパシタは約−２．３（Ｖ）程度で急激に増加し始まる。即ち、負（−）のバイアスが印加される場合、漏れ電流密度が急激に増加する時点が約−０．５（Ｖ）程度低くなったことが分かる。
【００４２】
また、前記時点で従来の技術によるキャパシタの漏れ電流密度は約１×１０-7A/cm2 である反面、本発明によるキャパシタの漏れ電流の特性は約１×１０-8A/cm2 程度であった。
引続き、キャパシタのキャパシタンスと誘電損失を実測した結果を図１２に基づき詳細に説明する。ここで、誘電膜としてはBST 膜を用いた。
【００４３】
図１２は、従来の技術及び本発明の実施例により形成されたキャパシタの印加電圧にともなうキャパシタンスと誘電率の損失変化を示したグラフである。
図１２を参照すれば、横軸はキャパシタに印加された電圧を示し、左側の第１縦軸は前記印加電圧にともなうキャパシタのキャパシタンスnFの変化を示し、且つ右側の第２縦軸は誘電膜の誘電率の損失（％）を示す。そして、実線で示した第３グラフＧ３と点線で示した第４グラフＧ４はそれぞれ従来の技術によるキャパシタと本発明により誘電膜の表面をアンモニアプラズマで処理したキャパシタのキャパシタンスの変化を示したグラフである。なお、第５及び第６グラフＧ５、Ｇ６はそれぞれ従来の技術によるキャパシタと本発明によるキャパシタで誘電膜の誘電率の損失を示したグラフである。
【００４４】
前記第３及び第４グラフＧ３、Ｇ４を参照すれば、本発明と従来の技術の間にキャパシタンス差は少ない。前記第５及び第６グラフＧ５、Ｇ６を参照すれば分かるように、誘電膜の誘電率の損失は本発明が０．６％程度である反面、従来の技術は０．９％程度である。つまり、本発明の誘電損失が従来の技術によるそれより０．３％程度少ない。このように、キャパシタの誘電膜の表面がアンモニアプラズマで処理される時がそうでない時に比べて前記誘電膜の漏れ電流の特性と誘電損失の特性とが改良される。
【００４５】
【発明の効果】
以上、本発明による半導体装置のキャパシタ製造方法では耐熱性金属層特に、白金族金属層及びこれらの酸化物層でキャパシタの下部及び上部電極を形成し、BST 膜やPZT 膜のような高誘電定数を有する誘電物質膜で誘電膜を形成し、酸素原子の含まれたガスを用いたプラズマで前記誘電膜または前記上部電極として用いられる第２電極の表面を処理してキャパシタを形成する。
【００４６】
従って、従来の技術によるキャパシタ製造方法で形成されたキャパシタと比較した時、本発明のキャパシタンスの値は従来の技術によるそれと同じ水準であるが、漏れ電流の特性が改良されるなどキャパシタの電気的特性をはるかに高めることができる。
本発明は前記実施例に限らず、多くの変形が本発明の技術的思想内で、且つ当分野における通常の知識を有した者にとって可能であることは明らかである。
【図面の簡単な説明】
【図１】  本発明の第１実施例による半導体装置のキャパシタ製造方法を示す図である。
【図２】  本発明の第１実施例による半導体装置のキャパシタ製造方法を示す図である。
【図３】  本発明の第１実施例による半導体装置のキャパシタ製造方法を示す図である。
【図４】  本発明の第１実施例による半導体装置のキャパシタ製造方法を示す図である。
【図５】  本発明の第２実施例による半導体装置のキャパシタ製造方法を示す図である。
【図６】  ２５℃で従来の技術及び本発明の実施例によるキャパシタに印加される（＋）電圧にともなう漏れ電流密度の変化を示すデータ図である。
【図７】  ２５℃で従来の技術及び本発明の実施例による半導体装置のキャパシタ製造方法で形成されたキャパシタに印加される（−）電圧にともなう漏れ電流密度の変化を示すデータ図である。
【図８】  基板の温度が１２０℃の時の従来の技術及び本発明の実施例によるキャパシタに印加される（＋）電圧にともなう漏れ電流密度の変化を示すデータ図である。
【図９】  基板の温度が１２０℃の時の従来の技術及び本発明の実施例による半導体装置のキャパシタ製造方法で形成されたキャパシタに印加される（−）電圧にともなう漏れ電流密度の変化を示すデータ図である。
【図１０】  従来の技術及び本発明の実施例による半導体装置のキャパシタ製造方法で形成されたキャパシタに印加される電圧にともなうキャパシタンスの変化を示すデータ図である。
【図１１】  従来の技術及び本発明の実施例によるキャパシタの印加電圧にともなう漏れ電流密度の変化を示すデータ図である。
【図１２】  従来の技術及び本発明の実施例により形成されたキャパシタの印加電圧にともなうキャパシタンスと誘電率の損失変化を示すデータ図である。
【符号の説明】
６０    半導体基板
６２    層間絶縁膜
６４    導電性障壁層
６６    第１電極
６８    誘電膜
７０    第２電極
７２    プラズマ
【図１】
0004804603.tif 000002
【図２】
0004804603.tif 000003
【図３】
0004804603.tif 000004
【図４】
0004804603.tif 000005
【図５】
0004804603.tif 000006
【図６】
0004804603.tif 000007
【図７】
0004804603.tif 000008
【図８】
0004804603.tif 000009
【図９】
0004804603.tif 000010
【図１０】
0004804603.tif 000011
【図１１】
0004804603.tif 000012
【図１２】
0004804603.tif 000013