(57)【特許請求の範囲】
【請求項１】
第１の導体板と、直列リアクトルを介して電源装置の一方の端子に接続する第２の導体板とをダイオードを介して接続し、これら第１および第２の導体板と平行に絶縁層を介して第３の導体板を取付け、第２の導体板と第３の導体板との間に複数個の半導体スイッチング素子を並列に接続すると共に、第１の導体板と第３の導体板との間に直流コンデンサを接続した昇圧チョッパ装置において、第１の導体板と第２の導体板を間隔をおいて直線上に配置し、この第２の導体板と第３の導体板との間に並列に接続した前記半導体スイッチング素子を、その両端子が導体板の長手方向に沿うように配置し、且つその一方の端子側を揃えて第２の導体板に接続し、他方の端子側を第３の導体板に接続し、前記第１の導体板と第２の導体板の間に接続したダイオードを、その両端子が導体板の長手方向に沿うように配置し、且つその一方の端子を第２の導体板の端部に、他方の端子をこれと間隔をおいて対向する第１の導体板の端部に接続し、第２の導体板に接続する電源装置側の一方の接続端子から、第２の導体板側に配置した半導体スイッチング素子の一方の端子までの距離と、第３の導体板に接続した半導体スイッチング素子の他方の端子から電源装置側の他方の接続端子までの距離を等しく形成すると共に、第２の導体板の半導体スイッチング素子の一方の端子から、第１の導体板に形成した直流コンデンサの一方の接続端子までの距離と、第３の導体板の半導体スイッチング素子の他方の接続端子から直流コンデンサの他方の接続端子までの距離を等しく形成して構成され、直列リアクトルに蓄積された直流電流のエネルギーを保持するモードでは、前記導体板上に流れる全ての電流経路の距離を等しく形成し、エネルギーを出力するモードでは、スイッチング動作を行なった際に電流を遮断する経路において、前記導体板上の電流の向きが磁束の変化をキャンセルするように往復導体構造としたことを特徴とする昇圧チョッパ装置。
【請求項２】
半導体スイッチング素子の配置を、第２の導体板側と第３の導体板側の両側へ均等に分散して配置したことを特徴とする請求項１記載の昇圧チョッパ装置。
【請求項３】
半導体スイッチング素子の配置を導体板の長手方向に沿って一列に配置したことを特徴とする請求項１記載の昇圧チョッパ装置。                          
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子を用いた昇圧チョッパ装置に係わり、これを構成する半導体スイッチング素子の配線構造の改良に関するものである。
【背景技術】
【０００２】
半導体スイッチング素子を用いて構成される昇圧チョッパ装置などの電力変換装置では、半導体スイッチング素子が電流を遮断する際に、配線導体のインダクタンスなどの影響で半導体スイッチング素子両端に回路電圧以上のスパイク状のサ―ジ電圧が発生することがある。このサージ電圧は、電流を遮断する速度が速いほど高い電圧が発生して、半導体スイッチング素子の過電圧破壊を誘発する場合がある。スイッチング素子が電流を遮断するときに発生する配線インダクタンスＬの電流変化率をｄｉ／ｄｔとすると、配線インダクタンスＬの両端には△Ｖｓ＝Ｌ・ｄｉ／ｄｔの電圧が発生する。この結果、半導体スイッチング素子の両端電圧Ｖｓｗは、回路電圧と△Ｖｓの和の電圧がサージ電圧として印加されることになる。
【０００３】
この半導体スイッチング素子としては、電流遮断時のサージ電圧Ｖｓｗに耐えるものであれば問題ないが、Ｖｓｗが半導体スイッチング素子の耐電圧以上になるような場合には、以下のような防止方法がある。
（１）ｄｉ／ｄｔを小さくする。
（２）半導体スイッチング素子と並列にスナバ回路を追加する。
（３）配線インダクタンスを小さくする（特許文献１）。
【０００４】
前記（１）の方法は、半導体スイッチング素子としてＩＧＢＴを使った場合にはゲート抵抗を高抵抗にすることでｄｉ／ｄｔを小さくする方法であるが、スイッチング損失が増加するという問題が生じる。また（２）の方法は、装置が大型化してコスト高になるという問題がある。そして（３）の方法は、電流を遮断する経路である配線導体板( ブスバー) をできるだけ平たい形状とし、かつ往路と復路の導体板をできるだけ近接して配置する、いわゆる平行平板往復導体にすれば良いことが知られている。
【０００５】
電圧形インバータ回路を有する電力変換装置では、一般に平滑用の直流コンデンサが設けられている。例えば、図１のような昇圧チョッパ回路によって直流電圧を前記インバータヘ供給する場合では、直流コンデンサ１０が該当する。この昇圧チョッパ回路において、半導体スイッチング素子としてＩＧＢＴ１１〜１４を用いた場合、このスイッチング時に発生するループ１００の経路におけるサージ電圧の大きさは、前記直流コンデンサ１０と前記ＩＧＢＴ１１〜１４との間の配線インダクタンスの大きさにより決まる。
【０００６】
半導体スイッチング素子としてＩＧＢＴ等の高速スイッチング素子を用いる場合、電流の変化率も大きくなるため、できる限り配線インダクタンスを低減することが求められている。さらに、前記半導体スイッチング素子が並列構成となっていて、常時オン状態の場合には、ループ２００の経路における各素子間で電流のバランスを図らなければならない。      
【特許文献１】特開２００２−４４９６０
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上記のような課題を解消するため、簡単な回路構成で、導体板の配線インダクタンスを抑制し、並列構成の半導体スイッチング回路の電流アンバランスを低減した昇圧チョッパ装置を提供するものである。
【課題を解決するための手段】
【０００８】
請求項１の昇圧チョッパ装置は、第１の導体板と、直列リアクトルを介して電源装置の一方の端子に接続する第２の導体板とをダイオードを介して接続し、これら第１および第２の導体板と平行に絶縁層を介して第３の導体板を取付け、第２の導体板と第３の導体板との間に複数個の半導体スイッチング素子を並列に接続すると共に、第１の導体板と第３の導体板との間に直流コンデンサを接続した昇圧チョッパ装置において、第１の導体板と第２の導体板を間隔をおいて直線上に配置し、この第２の導体板と第３の導体板との間に並列に接続した前記半導体スイッチング素子を、その両端子が導体板の長手方向に沿うように配置し、且つその一方の端子側を揃えて第２の導体板に接続し、他方の端子側を第３の導体板に接続し、前記第１の導体板と第２の導体板の間に接続したダイオードを、その両端子が導体板の長手方向に沿うように配置し、且つその一方の端子を第２の導体板の端部に、他方の端子をこれと間隔をおいて対向する第１の導体板の端部に接続し、第２の導体板に接続する電源装置側の一方の接続端子から、第２の導体板側に配置した半導体スイッチング素子の一方の端子までの距離と、第３の導体板に接続した半導体スイッチング素子の他方の端子から電源装置側の他方の接続端子までの距離を等しく形成すると共に、第２の導体板の半導体スイッチング素子の一方の端子から、第１の導体板に形成した直流コンデンサの一方の接続端子までの距離と、第３の導体板の半導体スイッチング素子の他方の接続端子から直流コンデンサの他方の接続端子までの距離を等しく形成して構成され、直列リアクトルに蓄積された直流電流のエネルギーを保持するモードでは、前記導体板上に流れる全ての電流経路の距離を等しく形成し、エネルギーを出力するモードでは、スイッチング動作を行なった際に電流を遮断する経路において、前記導体板上の電流の向きが磁束の変化をキャンセルするように往復導体構造としたことを特徴とするものである。
【０００９】
請求項２の昇圧チョッパ装置は、請求項１において、２半導体スイッチング素子の配置を、第２の導体板側と第３の導体板側の両側へ均等に分散して配置したことを特徴とするものである。
【００１０】
請求項３の昇圧チョッパ装置は、請求項１において、半導体スイッチング素子の配置を導体板の長手方向に沿って一列に配置したことを特徴とするものである。
【発明の効果】
【００１１】
本発明に係る請求項１記載の昇圧チョッパ装置によれば、簡単な回路構成で、直列リアクトルに蓄積された直流電流のエネルギーを保持するモードでは、前記導体板上に流れる全ての電流経路の距離をほぼ等しく形成し、スイッチング動作を行なった際に電流を遮断する経路において、前記導体板上の電流の向きが磁束の変化をキャンセルするように往復導体構造とすることにより、半導体スイッチング回路における導体板の配線インダクタンスによるサージ電圧を抑制し、並列接続された半導体スイッチング素子間の電流アンバランスを低減することができる。
【００１２】
また請求項２記載の昇圧チョッパ装置によれば、半導体スイッチング素子を導体板の両側に配置することで、該半導体スイッチング素子の温度分布を均等にすることができ、さらなる電流バランスの改善が図られる。
【００１３】
また請求項３記載の昇圧チョッパ装置によれば、半導体スイッチング素子を導体板の長手方向に沿って一列に配置したので、上下に配置した場合に比べて熱影響が少なくて半導体スイッチング素子の温度分布を均等にすることができる。
【発明を実施するための最良の形態】
【００１４】
以下本発明の実施の一形態を図１ないし図６を参照して詳細に説明する。図１において１は直流電源、３は昇圧チョッパ回路、４は直列リアクトル、５は第１の導体板（ブスバー）、６は第２の導体板、７は第３の導体板、８、９はダイオード、１０は直流コンデンサ、１１〜１４は半導体スイッチング素子であるＩＧＢＴ、このＩＧＢＴ１１〜１４は直流コンデンサ１０に並列に接続され、直列リアクトル４に直流電流のエネルギーを蓄積するモードでは閉路スイッチとして動作し、その直列リアクトル４に蓄積された直流電流のエネルギーを出力するモードでは昇圧チョッパとして動作するものである。
【００１５】
１５は直流コンデンサ１０の正極側接続端子、１６は直流コンデンサ１０の負極側接続端子、１７は第２の導体板６に取付けた電源側の一方の接続端子、１８は第３の導体板７に取付けた電源側の他方の接続端子である。２１、２２はダイオード８、９のアノード端子、２３、２４はカソード端子、３１〜３４は前記ＩＧＢＴ１１〜１４のコレクタ端子、４１〜４４はエミッタ端子である。
【００１６】
図２および図３は、昇圧チョッパ装置３を示す水平断面図で、図２に示すように昇圧チョッパ装置３の導体板は、第１の導体板５と、これと間隔をおいて直線上に配置した第２の導体板６およびこれらの手前に、絶縁板８１を介して平行に第３の導体板７が設けられて積層密着構成となっている。この場合、第１の導体板５および第２の導体板６と、第３の導体板７は絶縁のため、絶縁板８１を介して密着されているが、絶縁距離を確保すれば空気を介して配置しても良い。
【００１７】
図４は、昇圧チョッパ装置３を構成する導体板５〜７の正面図である。図４において、第１の導体板５と第２の導体板６の手前側に第３の導体板７が平行に配置されている。図５および図６は、導体板５〜７をそれぞれ単体で示したものであり、（ａ) が第１の導体板５と第２の導体板６を示し、（ｂ）が第３の導体板７を示している。
【００１８】
図１および図２に示すように第２の導体板６の一方の端部に、直流リアクトル４を介して直流電源１に接続する一方の接続端子１７が接続されている。また図２および図４に示すように、この第２の導体板６と平行に配置した第３の導体板７との間に４個のＩＧＢＴ素子１１〜１４を、コレクタ端子３１〜３４とエミッタ端子４１〜４４が第２の導体板６と第３の導体板７の長手方向に沿うように配置され、且つコレクタ端子３１〜３４側を揃えて第２の導体板６に、エミッタ端子４１〜４４側を第３の導体板７にそれぞれ接続されている。
【００１９】
またダイオード８、９のアノード端子２１、２２とカソード端子２３、２４は、図４に示すように第２の導体板６と第３の導体板７の長手方向に沿うように配置され、且つそのアノード端子２１、２２は第２の導体板６の端部に接続され、カソード端子２３、２４は、これと間隔をおいて対向する第１の導体板５の端部に接続されている。
【００２０】
前記ＩＧＢＴ１１〜１４および前記ダイオード８、９の各端子は、筒状の導体であるパイプを用いて、各導体とボルト等で固定して接続される。パイプおよびボルト等は図示を省略する。
【００２１】
また図１に示すように第３の導体板７は直流電源１の負極側接続端子１８と直流コンデンサ１０の負極側接続端子１６に接続されている。更に第１の導体板５は直流コンデンサ１０の正極側接続端子１５に接続されている。また図２に示すように、前記ダイオード８、９とＩＧＢＴ１１〜１４には過熱を防止するためのヒートシンク７１、７２が取付けられている。
【００２２】
また図５（ａ) に示すように第２の導体板６に開口穴６１〜６４が、ＩＧＢＴ１１〜１４のエミッタ端子４１〜４４、および該端子と第３の導体板７を接続するパイプおよびボルト等の導体との絶縁距離を確保するために設けられている。また図５（ｂ) に示すように同様に第３の導体板７にも開口穴５１、５２、６５、６６が開口され、ダイオード８、９のアノード端子２１、２２と、カソード端子２３、２４、およびＩＧＢＴ１１〜１４のコレクタ端子３１、３２との絶縁距離を確保するようになっている。
【００２３】
第２の導体板６の端部に取付けた直流電源１の一方の接続端子１７から、第１の導体板５側に配置したＩＧＢＴ１１、１２のコレクタ端子３１、３２までの距離をＡとすると、第３の導体板７のＩＧＢＴ１３、１４のエミッタ端子４３、４４から、直流電源１の他方の接続端子１８までの距離Ａ’が等しく形成されている。
【００２４】
また図６に示すように第１の導体板５に取付けた直流コンデンサ１０の一方の接続端子１５と対向する位置の第３の導体板７に、直流コンデンサ１０の他方の接続端子１６が接続されている。また第２の導体板６のＩＧＢＴ１３、１４のコレクタ端子３３、３４から、第１の導体板５の直流コンデンサ１０の一方の接続端子１５までの距離Ｂと、第３の導体板７のＩＧＢＴ１３、１４のエミッタ端子４３、４４から直流コンデンサ１０の他方の接続端子１６までの距離Ｂ’が等しく形成されている。
【００２５】
次に、上記昇圧チョッパ装置の動作について説明する。図１におけるループ２００は、直列リアクトル４に蓄積された直流電流のエネルギーを保持するモードにおける電流経路を示しており、図２および図５における矢印はこれを具体化して示したものである。ループ２００の電流経路では、ＩＧＢＴ１１〜１４のスイッチング動作は行われず、連続通電状態を保持するモードである。
【００２６】
まず、図５の正面図において電流経路を示した矢印は、第２の導体板６の端部に設けた直列リアクトル４の正極側接続端子１７から、ＩＧＢＴ１１〜１４のコレクタ端子３１〜３４を経由し、該ＩＧＢＴ１１〜１４の内部を渡り、エミッタ端子４１〜４４を経由し、第３の導体板７に接続した直流電源１の負極側接続端子１８へ渡る。
【００２７】
このとき、第２の導体板６の接続端子１７から、ＩＧＢＴ１１、１２のコレクタ端子３１、３２までの距離をＡとすると、第３の導体板７のＩＧＢＴ１３、１４のエミッタ端子４３、４４から、直流電源１の他方の接続端子１８までの距離Ａ’が距離Ａと等しく形成されている。またこれと共に、正極側接続端子１７と負極側接続端子１８を軸として上下対称の構造となっていることから、ＩＧＢＴ１１、１３を流れる電流経路の距離と、ＩＧＢＴ１２、１４を流れる電流経路の距離は等しく、上下素子間の電流が均等にバランスされている。
【００２８】
同様に図２の水平断面図においても、電流経路を示した矢印は、前記正極側接続端子１７から、ＩＧＢＴ１１〜１４の各端子を経由し、前記負極側接続端子１８へ渡る。このとき、ＩＧＢＴ１１、１２を流れる電流経路の距離と、ＩＧＢＴ１３、１４を流れる電流経路の距離は等しく、左右素子間の電流が均等にバランスされている。
【００２９】
従って、ループ２００の電流経路では、並列となったＩＧＢＴ１１〜１４間で電流のばらつきが生じることはなく、特定の素子に過大な電流が流れることで発生する素子破壊を免れることができる。
【００３０】
次に、図１におけるループ１００は、直列リアクトル４に蓄積された直流電流のエネルギーを出力するモードにおいて、昇圧チョッパとして動作したＩＧＢＴ素子１１〜１４が、スイッチング動作を行なった際に電流を遮断する経路を示しており、図３および図６における矢印はこれを具体化して示したものである。
【００３１】
図６の正面図において、第２の導体板６のＩＧＢＴ１３、１４のコレクタ端子３３、３４から、第１の導体板５の直流コンデンサ１０の一方の接続端子１５までの距離Ｂと、第３の導体板７のＩＧＢＴ１３、１４のエミッタ端子４３、４４から直流コンデンサ１０の他方の接続端子１６までの距離Ｂ’が等しく形成されている。またこれと共に、直流電源１の接続端子１７、１８および直流コンデンサ１０の接続端子１５,1６を軸として上下対称の構造となっていることから、ＩＧＢＴ１１, １３を渡る経路の距離と、ＩＧＢＴ１２、１４を渡る経路の距離は等しい。
【００３２】
つまり図３に示すように、直流コンデンサ１０の接続端子１６から、第３の導体板７の接続端子１８を経由し、ＩＧＢＴ１１、１２のエミッタ端子４１、４２を経由し、該ＩＧＢＴ１１、１２の内部を渡り、コレクタ端子３１、３２へ渡る経路を往路１とする。また接続端子１６から、第３の導体板７を経由し、ＩＧＢＴ１３、１４のエミッタ端子４３、４４を経由し、該ＩＧＢＴ内部を渡リ、該ＩＧＢＴのコレクタ端子３３、３４へ渡る経路を往路２とする。
【００３３】
また、ＩＧＢＴ１１、１２のコレクタ端子３１、３２から第２の導体板６を経由し、ダイオード８、９のアノード端子２１、２２を経由し、該ダイオードの内部を渡り、カソード端子２３、２４を経由して、第１の導体板５を経由し、前記接続端子１５へ渡る経路を復路１とする。またＩＧＢＴ１３、１４のコレクタ端子３３、３４から第２の導体板６を経由し、ダイオード８、９のアノード端子２１、２２を経由し、該ダイオード８、９の内部を渡り、このカソード端子２３、２４を経由し、第１の導体板５を経由し、前記接続端子１５へ渡る経路を復路２とする。
【００３４】
ここで、図示した矢印からも分かる通り、往路１と往路２の距離の和と、復路１と復路２の距離の和は、大きさが等しく、向きが逆であることから、往路と復路が作る磁束の変化が互いにキャンセルされ、見かけ上磁束の変化がほとんどなくなる。従って、昇圧チョッパとして動作するループ１００における配線インダクタンスを低減することができる。また、往路１、２と復路１、２の大部分を占める往復導体板は、平行密着導体構造であることから、配線インダクタンスが低減され、サージ電圧が抑えられる効果がある。この場合、往路と復路の距離を可能な限り短く、すなわち図６のＢとＢ’の距離を可能な限り短くすることにより、さらに配線インダクタンスが低減され、サージ電圧を抑えることができる。
【００３５】
また、上記実施の形態では、ＩＧＢＴ素子が４並列であるが、２並列の場合は、ＩＧＢＴ１３、１４を除外し、３並列の場合はＩＧＢＴ１４を除外すれば、同様の説明で電流アンバランスの低減と、配線インダクタンスの抑制が図られる。更に並列数が２ｎ倍( ｎ: 自然数) で増加した場合においては、２から４並列へ増加する方法と同様に、増加するＩＧＢＴを既配置のＩＧＢＴと同じ向きで第２の導体板６と第３の導体板７の長手方向に沿って追加することで、前記と同様の効果が得られる。
【００３６】
図７は、本発明における第２の実施形態による導体板の正面図である。図４に示した実施例と比べて、ＩＧＢＴ１１〜１４を第２の導体板６と第３の導体板７の長手方向に沿って一列に配置した構造となっている。ここで、図１のループ２００における経路の電流バランスについては、上下素子間のバランスは考慮する必要がなく、左右素子間のバランスについては、図５で述べた説明と同様に考えると、電流が均等にバランスされている。従って並列となったＩＧＢＴ１１〜１４間で電流のばらつきが生じることはない。
【００３７】
また、図１のループ１００における経路の配線インダクタンスについては、図３と同様に、往路と復路の経路は互いに磁束の変化を打ち消し合うこととなり、配線インダクタンスを低減することができる。
【００３８】
また、この第２の実施形態では、ＩＧＢＴが４並列であるが、２並列の場合は、ＩＧＢＴ１３、１４を除外し、３並列の場合はＩＧＢＴ１４を除外すれば、同様の説明で電流アンバランスの低減と、配線インダクタンスの抑制が図られる。更に、並列数がｎ倍( ｎ: 自然数) で増加した場合においては、増加するＩＧＢＴを既配置のＩＧＢＴ素子と同じ向きで第２の導体板６と第３の導体板７の長手方向に沿って追加することで、前述と同様の効果が得られる。
【００３９】
図８は、本発明における第３の実施形態による導体板を示すもので、（ａ) は正面図、（ｂ) は断面図である。７２Ａ、７２Ｂはそれぞれ、ＩＧＢＴ１１〜１４の過熱を防止するために設けられたヒートシンクである。ＩＧＢＴ１１〜１４のコレクタ端子３１〜３４とエミッタ端子４１〜４４の取付け位置は図４と同一であるが、ＩＧＢＴ１１、１２とＩＧＢＴ１３、１４とで取付ける方向が１８０度逆向きとなっている。
【００４０】
ＩＧＢＴ間の電流アンバランスを生じさせる要因の一つとして、素子特性の温度依存性があるが、図８のようにＩＧＢＴ１１〜１４を第２の導体板６と第３の導体板７の両側へ分散して配置し、ヒートシンク７２Ａ、７２Ｂを両側へ分散することによりＩＧＢＴ１１〜１４の冷却条件を同じにして温度分布を均等にすることにより、電流アンバランスを抑制することができる。
【００４１】
また、この第３の実施形態では、ＩＧＢＴ１１〜１４が４並列であるが、２並列の場合は、ＩＧＢＴ１３、１４を除外するか、あるいはＩＧＢＴ１１、１３のどちらか一方とＩＧＢＴ１２、１４のどちらか一方を除外すれば同様の説明で電流アンバランスの低減と、配線インダクタンスの抑制が図られる。更に、並列数が２ｎ倍( ｎ: 自然数) で増加した場合においては、導体板の両側へＩＧＢＴをｎ個ずつ分散して配置することで、前述と同様の効果が得られる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の一形態による昇圧チョッパ装置を示す回路図である。
【図２】図１の昇圧チョッパ装置を示す水平断面図である。
【図３】図１の昇圧チョッパ装置を示す水平断面図である。
【図４】図１の昇圧チョッパ装置を構成する導体板の正面図である。
【図５】（ａ）は第１の導体板と第２の導体板を示す正面図、（ｂ）は第３の導体板を示す正面図である。
【図６】（ａ）は第１の導体板と第２の導体板を示す正面図、（ｂ）は第３の導体板を示す正面図である。
【図７】本発明の第２の実施形態による昇圧チョッパ装置を構成する導体板の正面図である。
【図８】（ａ）は第本発明の第３の実施形態による昇圧チョッパ装置を構成する導体板の正面図、（ｂ）はその断面図である。
【符号の説明】
【００４３】
１  直流電源
３  昇圧チョッパ回路
４  直列リアクトル
５  第１の導体板
６  第２の導体板
７  第３の導体板
８、９  ダイオード
１０  直流コンデンサ
１１〜１４  ＩＧＢＴ
１５  接続端子
１６  接続端子
１７  接続端子
１８  接続端子
２１、２２  アノード端子
２３、２４  カソード端子
３１〜３４  コレクタ端子
４１〜４４  エミッタ端子
７１、７２、７１Ａ、７２Ｂ  ヒートシンク
８１  絶縁板
１００、２００  電流経路を示すループ
【図１】
0004827174.tif 000002
【図２】
0004827174.tif 000003
【図３】
0004827174.tif 000004
【図４】
0004827174.tif 000005
【図５】
0004827174.tif 000006
【図６】
0004827174.tif 000007
【図７】
0004827174.tif 000008
【図８】
0004827174.tif 000009