(57)【特許請求の範囲】
【請求項１】
第１制御線および第２制御線を各々が含む複数の走査線と、
前記複数の走査線に交差する複数のデータ線と、
前記各走査線に対応する複数の電圧供給線と、
前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の単位回路と、
前記複数の走査線の各々を書込期間毎に順次に選択する走査線駆動回路と、
前記各書込期間において、前記複数のデータ線の各々に、前記走査線駆動回路が選択した前記走査線と当該データ線との交差に対応する前記単位回路の指定階調に応じた電圧を供給するデータ線駆動回路と、
前記複数の電圧供給線の各々の電圧を制御する電圧制御回路とを具備し、
前記複数の単位回路の各々は、
制御端子と第１端子と第２端子とを備え、前記制御端子の電圧に応じて前記第１端子と前記第２端子との導通状態が変化するｎチャネル型の駆動トランジスタと、
接地電圧が供給される接地線に接続された陰極と前記駆動トランジスタの前記第１端子に接続された陽極とを有し、閾値電圧を上回る電圧の印加時に流れる電流に応じて発光する発光素子と、
前記駆動トランジスタの前記制御端子に接続された第１電極と当該単位回路に対応する前記電圧供給線に接続された第２電極とを有する容量素子と、
前記駆動トランジスタの前記制御端子と高位側の電源電圧が供給される電源線との電気的な接続を、当該単位回路に対応する前記第２制御線に供給される第２制御信号に応じて制御するリセットトランジスタと、
前記駆動トランジスタの前記第２端子と当該単位回路に対応する前記データ線との電気的な接続を制御する第１トランジスタと、
前記駆動トランジスタの前記制御端子と前記第１端子との電気的な接続を制御する第２トランジスタと、
前記駆動トランジスタの前記第２端子と前記単位回路に対応する前記電圧供給線との電気的な接続を制御する第３トランジスタとを含み、
前記第２トランジスタは、前記第１トランジスタと同じ導電型であり、前記第３トランジスタは、前記第１トランジスタとは逆の導電型であり、
前記第１トランジスタと前記第２トランジスタと前記第３トランジスタとは、当該単位回路に対応する共通の前記第１制御線に供給される第１制御信号で制御され、
前記複数の走査線のうち一の走査線が選択される書込期間の開始前の初期化期間において、
前記電圧制御回路が、前記一の走査線に対応する前記電圧供給線に、前記接地電圧を下回る所定電圧を供給し、前記走査線駆動回路が、前記一の走査線に対応する前記各単位回路において前記第１トランジスタと前記第２トランジスタとがオフ状態になるとともに前記第３トランジスタがオン状態となるように前記一の走査線の前記第１制御線に前記第１制御信号を供給し、かつ、前記一の走査線に対応する前記各単位回路において前記リセットトランジスタがオン状態となるように前記一の走査線の前記第２制御線に前記第２制御信号を供給することで、前記駆動トランジスタの前記制御端子の電圧を前記電源電圧に初期化し、
前記一の走査線が選択される書込期間において、
前記電圧制御回路が、前記一の走査線に対応する前記電圧供給線の電圧を前記所定電圧に維持し、前記走査線駆動回路が、前記一の走査線に対応する前記各単位回路において前記第１トランジスタと前記第２トランジスタとがオン状態になるとともに前記第３トランジスタがオフ状態となるように前記一の走査線の前記第１制御線に前記第１制御信号を供給し、かつ、前記一の走査線に対応する前記各単位回路において前記リセットトランジスタがオフ状態となるように前記一の走査線の前記第２制御線に前記第２制御信号を供給することで、前記駆動トランジスタの前記制御端子の電圧を、前記指定階調に応じた電圧と前記駆動トランジスタの閾値電圧とに応じた電圧であって前記発光素子の閾値電圧を下回る電圧に収束させて前記容量素子により保持し、
前記一の走査線が選択される書込期間の経過後の駆動期間において、
前記走査線駆動回路が、前記一の走査線に対応する前記各単位回路において前記第１トランジスタと前記第２トランジスタとがオフ状態になるとともに前記第３トランジスタがオン状態となるように前記一の走査線の前記第１制御線に前記第１制御信号を供給し、かつ、前記一の走査線に対応する前記各単位回路において前記リセットトランジスタがオフ状態となるように前記一の走査線の前記第２制御線に前記第２制御信号を供給し、前記電圧制御回路が、前記一の走査線に対応する前記電圧供給線の電圧を前記所定電圧から前記電源電圧に変化させることで、前記駆動トランジスタの前記制御端子の電圧を、前記容量素子の容量カップリングによって前記発光素子の閾値電圧を上回る電圧まで上昇させるとともに、前記第３トランジスタと前記駆動トランジスタとを介して前記電圧供給線から前記発光素子に電流を供給する
電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード（以下「ＯＬＥＤ（Organic  Light  Emitting  Diode）」という）素子、液晶素子、電気泳動素子、エレクトロクロミック（electrochromic）素子、電子放出素子または抵抗素子など各種の被駆動素子の挙動を制御する技術に関する。
【背景技術】
【０００２】
ＯＬＥＤ素子を利用した電気光学装置（発光装置）など各種の電子装置は、面状または線状に配列された多数の単位回路を備える。各単位回路は、例えば、データ信号に応じた電圧がゲートに印加されるトランジスタ（以下「駆動トランジスタ」という）と、このゲートの電圧に応じて駆動トランジスタに流れる電流で駆動される被駆動素子（例えばＯＬＥＤ素子）とを含む。さらに、図１５に示すように、駆動トランジスタＴdrと被駆動素子１１との間にトランジスタ（以下「駆動制御トランジスタ」という）Ｔr0が介在する構成も提案されている（例えば非特許文献１参照）。この構成によれば、被駆動素子１１が実際に駆動される期間（例えば被駆動素子１１に電流が供給される期間）を駆動制御トランジスタＴr0の制御によって正確に規定することが可能となる。
【非特許文献１】“51.4:Invited Paper: Modeling and Design of Polysilicon Drive Circuits for OLED Displays”, Simon W.-B. Tam, Tatsuya Shimoda, SID 04 Digest, pp.1406-pp.1409
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、この構成においては、駆動トランジスタＴdrに加えて駆動制御トランジスタＴr0を単位回路ごとに形成し、さらには駆動制御トランジスタＴr0を制御するための配線を複数の各単位回路に形成する必要があるため、単位回路の構成の複雑化や開口率の低下を招くという問題がある。本発明のひとつの形態はこの問題を解決するために有効である。すなわち、この形態によれば、各単位回路の構成の複雑化を抑制しながら被駆動素子の駆動の期間を制御することが可能である。
【課題を解決するための手段】
【０００４】
本発明に係る電気光学装置は、第１制御線および第２制御線を各々が含む複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記各走査線に対応する複数の電圧供給線と、前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の単位回路と、前記複数の走査線の各々を書込期間毎に順次に選択する走査線駆動回路と、前記各書込期間において、前記複数のデータ線の各々に、前記走査線駆動回路が選択した前記走査線と当該データ線との交差に対応する前記単位回路の指定階調に応じた電圧を供給するデータ線駆動回路と、前記複数の電圧供給線の各々の電圧を制御する電圧制御回路とを具備し、前記複数の単位回路の各々は、制御端子と第１端子と第２端子とを備え、前記制御端子の電圧に応じて前記第１端子と前記第２端子との導通状態が変化するｎチャネル型の駆動トランジスタと、接地電圧が供給される接地線に接続された陰極と前記駆動トランジスタの前記第１端子に接続された陽極とを有し、閾値電圧を上回る電圧の印加時に流れる電流に応じて発光する発光素子と、前記駆動トランジスタの前記制御端子に接続された第１電極と当該単位回路に対応する前記電圧供給線に接続された第２電極とを有する容量素子と、前記駆動トランジスタの前記制御端子と高位側の電源電圧が供給される電源線との電気的な接続を、当該単位回路に対応する前記第２制御線に供給される第２制御信号に応じて制御するリセットトランジスタと、前記駆動トランジスタの前記第２端子と当該単位回路に対応する前記データ線との電気的な接続を制御する第１トランジスタと、前記駆動トランジスタの前記制御端子と前記第１端子との電気的な接続を制御する第２トランジスタと、前記駆動トランジスタの前記第２端子と前記単位回路に対応する前記電圧供給線との電気的な接続を制御する第３トランジスタとを含み、前記第２トランジスタは、前記第１トランジスタと同じ導電型であり、前記第３トランジスタは、前記第１トランジスタとは逆の導電型であり、前記第１トランジスタと前記第２トランジスタと前記第３トランジスタとは、当該単位回路に対応する共通の前記第１制御線に供給される第１制御信号で制御され、前記複数の走査線のうち一の走査線が選択される書込期間の開始前の初期化期間において、前記電圧制御回路が、前記一の走査線に対応する前記電圧供給線に、前記接地電圧を下回る所定電圧を供給し、前記走査線駆動回路が、前記一の走査線に対応する前記各単位回路において前記第１トランジスタと前記第２トランジスタとがオフ状態になるとともに前記第３トランジスタがオン状態となるように前記一の走査線の前記第１制御線に前記第１制御信号を供給し、かつ、前記一の走査線に対応する前記各単位回路において前記リセットトランジスタがオン状態となるように前記一の走査線の前記第２制御線に前記第２制御信号を供給することで、前記駆動トランジスタの前記制御端子の電圧を前記電源電圧に初期化し、前記一の走査線が選択される書込期間において、前記電圧制御回路が、前記一の走査線に対応する前記電圧供給線の電圧を前記所定電圧に維持し、前記走査線駆動回路が、前記一の走査線に対応する前記各単位回路において前記第１トランジスタと前記第２トランジスタとがオン状態になるとともに前記第３トランジスタがオフ状態となるように前記一の走査線の前記第１制御線に前記第１制御信号を供給し、かつ、前記一の走査線に対応する前記各単位回路において前記リセットトランジスタがオフ状態となるように前記一の走査線の前記第２制御線に前記第２制御信号を供給することで、前記駆動トランジスタの前記制御端子の電圧を、前記指定階調に応じた電圧と前記駆動トランジスタの閾値電圧とに応じた電圧であって前記発光素子の閾値電圧を下回る電圧に収束させて前記容量素子により保持し、前記一の走査線が選択される書込期間の経過後の駆動期間において、前記走査線駆動回路が、前記一の走査線に対応する前記各単位回路において前記第１トランジスタと前記第２トランジスタとがオフ状態になるとともに前記第３トランジスタがオン状態となるように前記一の走査線の前記第１制御線に前記第１制御信号を供給し、かつ、前記一の走査線に対応する前記各単位回路において前記リセットトランジスタがオフ状態となるように前記一の走査線の前記第２制御線に前記第２制御信号を供給し、前記電圧制御回路が、前記一の走査線に対応する前記電圧供給線の電圧を前記所定電圧から前記電源電圧に変化させることで、前記駆動トランジスタの前記制御端子の電圧を、前記容量素子の容量カップリングによって前記発光素子の閾値電圧を上回る電圧まで上昇させるとともに、前記第３トランジスタと前記駆動トランジスタとを介して前記電圧供給線から前記発光素子に電流を供給する。
【００１１】
本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）としても本発明の電気光学装置を適用することができる。
【発明を実施するための最良の形態】
【００１４】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電子装置の構成を示すブロック図である。同図の電子装置Ｄは、画像を表示するための手段として種々の電子機器に採用される電気光学装置であり、複数の単位回路Ｕが面状に配列された素子アレイ部１０と、各単位回路Ｕを駆動するための走査線駆動回路２３およびデータ線駆動回路２５と、各単位回路Ｕに供給される電圧を制御する電圧制御回路２７とを含む。
【００１５】
図１に示すように、素子アレイ部１０には、Ｘ方向に延在するｍ本の走査線１３と、各走査線１３に対をなしてＸ方向に延在するｍ本の電圧供給線１７と、Ｘ方向に直交するＹ方向に延在するｎ本のデータ線１５とが形成される（ｍおよびｎはともに自然数）。各単位回路Ｕは、走査線１３および電圧供給線１７の組とデータ線１５との交差に対応する位置に配置される。したがって、これらの単位回路Ｕは縦ｍ行×横ｎ列のマトリクス状に配列する。
【００１６】
走査線駆動回路２３は、複数の走査線１３の各々を所定の順番で順次に選択する（複数の単位回路Ｕを行単位で選択する）ための回路である。一方、データ線駆動回路２５は、走査線駆動回路２３が選択する走査線１３に接続された１行分（ｎ個）の単位回路Ｕの各々に対応するデータ信号Ｘ[1]ないしＸ[n]を生成して各データ線１５に出力する。第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）の走査線１３が選択される期間にて第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１５に供給されるデータ信号Ｘ[j]は、第ｉ行に属する第ｊ列目の単位回路Ｕに指定された階調に対応する電圧Ｖdataの電圧信号である。各単位回路Ｕの階調は外部から供給される階調データによって指定される。
【００１７】
電圧制御回路２７は、高位側の電源電圧（以下「電源電圧」という）Ｖddと低位側の電源電圧（以下「接地電圧」という）Ｖssとを複数の単位回路Ｕに対して共通に供給するとともに、複数の電圧供給線１７の各々に電圧Ｌ[1]ないしＬ[m]を供給するための回路である。本実施形態における接地電圧Ｖssは各部の電圧の基準となる電位である。
【００１８】
図２は、電子装置Ｄにて使用される各電圧の高低を示す図である。同図に示すように、電圧Ｌ[1]ないしＬ[m]の各々は、電源電圧Ｖddおよび所定の電圧（以下「書込電圧」という）Ｖ0の一方から他方に順次に切り替えられる。本実施形態における書込電圧Ｖ0は、電源電圧Ｖddよりも「ΔＶ1」だけ低い電圧である。また、書込電圧Ｖ0は接地電圧Ｖssよりも低い。
【００１９】
次に、図３を参照して、各単位回路Ｕの具体的な構成を説明する。なお、同図においては、第ｉ行の第ｊ列目に位置するひとつの単位回路Ｕのみが図示されているが、その他の単位回路Ｕも同様の構成である。また、単位回路Ｕを構成する各トランジスタの導電型は図３の態様から適宜に変更される。
【００２０】
図３に示すように、図１において便宜的に１本の配線として図示された走査線１３は、実際には２本の配線（第１制御線１３１および第２制御線１３２）を含む。第１制御線１３１および第２制御線１３２の各々には走査線駆動回路２３から信号が供給される。すなわち、第ｉ行目の走査線１３を構成する第１制御線１３１には第１制御信号Ｙa[i]が供給され、同行の第２制御線１３２には第２制御信号Ｙb[i]が供給される。また、第ｉ行目の単位回路Ｕには第ｉ行目の電圧供給線１７を介して電圧Ｌ[i]が供給されるとともに各単位回路Ｕに共通の電源線１８１を介して電源電圧Ｖddが供給される。
【００２１】
図３に示すように、単位回路Ｕは、電気光学素子１１と駆動トランジスタＴdrと４個のトランジスタ（Ｔr1・Ｔr2・Ｔr3およびＴres）と容量素子Ｃとを含む。このうち電気光学素子１１は、電子装置Ｄにおいて駆動の対象となる要素（被駆動素子）である。本実施形態の電気光学素子１１は、これに供給される電流（以下「駆動電流」という）Ｉelに応じた輝度に発光する電流駆動型の発光素子である。このような電気光学素子１１としては、有機ＥＬ（ElectroLuminescent）材料からなる発光層を陽極と陰極との間に介在させたＯＬＥＤ素子が採用される。各単位回路Ｕにおける電気光学素子１１の陰極は、接地電圧Ｖssが供給される接地線に対して共通に接続される。電気光学素子１１は、閾値電圧Ｖth_ELを上回る順方向の電圧の印加によって発光する。
【００２２】
図３の駆動トランジスタＴdr（閾値電圧Ｖth_TR）は、駆動電流Ｉelの電流量を制御するためのｎチャネル型のトランジスタである。より具体的には、駆動トランジスタＴdrは、ソースとドレインとの間の導通状態がゲートの電圧（以下「ゲート電圧」という）Ｖgに応じて変化することによってゲート電圧Ｖgに応じた電流値の駆動電流Ｉelを生成する。したがって、電気光学素子１１は駆動トランジスタＴdrの導通状態に応じて（すなわちゲート電圧Ｖgに応じた輝度に）駆動される。なお、本実施形態において駆動トランジスタＴdrのソースおよびドレインの各々の電圧の高低は時間的に変化するため、厳密な意味では駆動トランジスタＴdrのドレインとソースとは随時に入れ替わる。しかしながら、以下では、駆動トランジスタＴdrの導電型がｎチャネル型であることや、電気光学素子１１に駆動トランジスタＴdrを介して駆動電流が供給されるときの駆動トランジスタＴdrの各端子の電圧の高低を考慮して、説明の便宜のために、駆動トランジスタＴdrにおける電気光学素子１１側の端子を「ソース」と表記するとともにその反対側の端子を「ドレイン」と表記する。
【００２３】
駆動トランジスタＴdrのソースは電気光学素子１１の陽極に対して直接的に接続される。すなわち、駆動トランジスタＴdrのソースから電気光学素子１１の陽極に至る駆動電流Ｉelの経路上には如何なるスイッチング素子も介在しない。したがって、電気光学素子１１は、駆動トランジスタＴdrのソースの電圧（すなわち電気光学素子１１の陽極の電圧）が電気光学素子１１の閾値電圧Ｖth_ELを上回ることによって発光する。なお、閾値電圧Ｖth_ELが駆動トランジスタＴdrの閾値電圧Ｖth_TR以下となるように電気光学素子１１の特性を選定すれば、データ信号Ｘ[j]の電圧Ｖdataの下限値（例えば最低の階調に対応する電圧Ｖdata）を高い電圧に設定することが可能であるという利点がある。
【００２４】
トランジスタＴr1は、駆動トランジスタＴdrのドレインとデータ線１５との電気的な接続（導通および非導通）を制御するためのスイッチング素子である。トランジスタＴr2は、駆動トランジスタＴdrのゲートとソースとの電気的な接続を制御するためのスイッチング素子である。また、トランジスタＴr3は、駆動トランジスタＴdrのドレインと電圧供給線１７との電気的な接続を制御するためのスイッチング素子である。
【００２５】
トランジスタＴr1・トランジスタＴr2およびトランジスタＴr3の各々のゲートは第１制御線１３１に対して共通に接続される。一方、トランジスタＴr1およびトランジスタＴr2の導電型はｎチャネル型であるのに対してトランジスタＴr3の導電型はｐチャネル型である。したがって、トランジスタＴr1およびトランジスタＴr2とトランジスタＴr3とは導通状態が相補的に切り替わる。すなわち、第１制御信号Ｙa[i]がハイレベルであれば、トランジスタＴr1およびトランジスタＴr2がオン状態になるとともにトランジスタＴr3がオフ状態となる。これに対し、第１制御信号Ｙa[i]がローレベルであれば、トランジスタＴr1およびトランジスタＴr2がオフ状態になるとともにトランジスタＴr3がオン状態となる。本実施形態においては、以上のように３個のトランジスタ（Ｔr1・Ｔr2・Ｔr3）が単一の配線に接続されて共通の信号（第１制御信号Ｙa[i]）によって制御されるから、各々が別個の配線に接続されて別系統の信号によって制御される構成と比較して配線数の削減や制御の簡素化が実現され、これによって開口率の向上や歩留まりの改善といった効果が奏される。
【００２６】
図３に示すように、駆動トランジスタＴdrのゲートには容量素子Ｃの第１電極Ｅ1が接続される。この容量素子Ｃは、駆動トランジスタＴdrのゲート電圧Ｖgに応じた電荷を保持するための手段（換言するとゲート電圧Ｖgを保持するための手段）である。容量素子Ｃの第２電極Ｅ2は電圧供給線１７に接続される。このように駆動トランジスタＴdrのゲートと電圧供給線１７との間には容量素子Ｃが介在するから、ゲート電圧Ｖgは電圧供給線１７の電圧Ｌ[i]の変動の影響を受けて変化する。
【００２７】
図３に図示されたｐチャネル型のトランジスタＴresは、駆動トランジスタＴdrのゲートと電源線１８１と間に介挿されて両者の電気的な接続を制御するためのスイッチング素子である。このトランジスタＴresのゲートは第２制御線１３２に接続される。したがって、第２制御信号Ｙb[i]がハイレベルであればトランジスタＴresはオフ状態となり、第２制御信号Ｙb[i]がローレベルであればトランジスタＴresがオン状態となってゲート電圧Ｖgは電源電圧Ｖddに初期化される。
【００２８】
次に、図４を参照して、電子装置Ｄで利用される各信号の具体的な波形を説明する。同図に示すように、第１制御信号Ｙa[1]ないしＹa[m]は各フレーム（１Ｆ）内の所定の期間（以下「書込期間」という）Ｐ2ごとに順番にハイレベルとなる信号である。すなわち、第１制御信号Ｙa[i]は、ひとつのフレームのうち第ｉ番目の書込期間Ｐ2においてハイレベルを維持するとともにそれ以外の期間においてローレベルを維持する。第１制御信号Ｙa[i]のハイレベルへの遷移は第ｉ行の選択を意味する。一方、第２制御信号Ｙb[i]は、図４に示すように、第１制御信号Ｙa[i]がハイレベルとなる書込期間Ｐ2の開始前の期間（以下「初期化期間」という）Ｐ1にてローレベルとなり、それ以外の期間でハイレベルを維持する信号である。
【００２９】
また、第ｉ行目の電圧供給線１７の電圧Ｌ[i]は、第１制御信号Ｙa[i]がハイレベルとなる書込期間Ｐ2とその直前の初期化期間Ｐ1とにおいてにて書込電圧Ｖ0を維持し、この書込期間Ｐ2の経過後の期間（以下「駆動期間」という）Ｐ3において電源電圧Ｖddを維持する。さらに詳述すると、電圧Ｌ[i]は、書込期間Ｐ2の終点から所定の時間の経過後の駆動期間Ｐ3の始点において書込電圧Ｖ0から電源電圧Ｖddに上昇し、この駆動期間Ｐ3の終点において再び書込電圧Ｖ0まで低下する。なお、初期化期間Ｐ1と書込期間Ｐ2との間、書込期間Ｐ2と駆動期間Ｐ3との間、および駆動期間Ｐ3と初期化期間Ｐ1との間における間隔の有無は任意である。初期化期間Ｐ1と書込期間Ｐ2との間に時間的な間隔を設ければ、初期化期間Ｐ1において駆動トランジスタＴdrのゲート電圧Ｖgをより確実に初期化することができる。また、書込期間Ｐ2と駆動期間Ｐ3との間に時間的な間隔を設ければ、書込期間Ｐ2においてゲート電圧Ｖgを電圧Ｖdataに応じたレベルに確実に調整することが可能となる。
【００３０】
次に、図５ないし図７を参照しながら電子装置Ｄの具体的な動作を説明する。以下では、第ｉ行に属する第ｊ列目の単位回路Ｕの動作を、初期化期間Ｐ1と書込期間Ｐ2と駆動期間Ｐ3とに区分して説明する。
【００３１】
(a) 初期化期間Ｐ1（図５）
初期化期間Ｐ1においては、第２制御信号Ｙb[i]がローレベルに遷移するから、図５に示すようにトランジスタＴresはオン状態を維持する。したがって、駆動トランジスタＴdrのゲートと電源線１８１とが電気的に接続されてゲート電圧Ｖgは電源電圧Ｖdd（すなわち駆動トランジスタＴdrを導通状態とする電圧）に初期化される。したがって、初期化期間Ｐ1においては容量素子Ｃに蓄積されていた電荷が初期化される。また、初期化期間Ｐ1において電圧供給線１７の電圧Ｌ[i]は書込電圧Ｖ0に設定されているから、容量素子Ｃの第２電極Ｅ2は書込電圧Ｖ0に設定される。なお、初期化期間Ｐ1において第１制御信号Ｙa[i]はハイレベルを維持するから、トランジスタＴr1およびトランジスタＴr2がオフ状態となってトランジスタＴr3はオン状態となっているが、電圧供給線１７の電圧Ｌ[i]は書込電圧Ｖ0に設定されているから電気光学素子１１に駆動電流Ｉelは供給されない。
【００３２】
なお、本実施形態においては初期化期間Ｐ1においてゲート電圧Ｖgが電源電圧Ｖddに初期化される構成を例示したが、初期化に使用される電圧は電源電圧Ｖddに限定されない。例えば、駆動トランジスタＴdrの閾値電圧Ｖth_TR以上の電圧にゲート電圧Ｖgを初期化してもよい。さらに、初期化期間Ｐ1にて駆動トランジスタＴdrのゲートに印加される電圧を、駆動トランジスタＴdrの閾値電圧Ｖth_TRよりも高く電気光学素子１１の閾値電圧Ｖth_ELよりも低い電圧に設定すれば、初期化期間Ｐ1や書込期間Ｐ2において電気光学素子１１に駆動電流Ｉelが殆ど流れない（したがって電気光学素子１１は殆ど発光しない）という利点がある。
【００３３】
(b) 書込期間Ｐ2（図６）  
初期化期間Ｐ1の経過後（書込期間Ｐ2および駆動期間Ｐ3）において第２制御信号Ｙb[i]はハイレベルを維持するから、図６に示すようにトランジスタＴresはオフ状態を維持する。一方、書込期間Ｐ2において第１制御信号Ｙa[i]はハイレベルに遷移する。したがって、トランジスタＴr3がオフ状態となって駆動トランジスタＴdrと電圧供給線１７とが電気的に絶縁される。また、トランジスタＴr1がオン状態に遷移することによって駆動トランジスタＴdrのドレインとデータ線１５とが電気的に接続されるとともに、トランジスタＴr2がオン状態に遷移することによって駆動トランジスタＴdrのソースとゲートとが電気的に接続（ダイオード接続）される。すなわち、駆動トランジスタＴdrのゲートは、トランジスタＴr2と駆動トランジスタＴdrのソースおよびドレインとトランジスタＴr1とを介してデータ線１５に接続される。
【００３４】
したがって、書込期間Ｐ2において、駆動トランジスタＴdrのゲート電圧Ｖgは、図４に示すように、初期化期間Ｐ1にて設定された電源電圧Ｖddから低下していき、データ信号Ｘ[j]の電圧Ｖdataと駆動トランジスタＴdrの閾値電圧Ｖth_TRとの加算値（Ｖg＝Ｖdata＋Ｖth_TR）に収束する。書込期間Ｐ2は、ゲート電圧Ｖgの収束に充分な時間長に設定される。書込期間Ｐ2においてトランジスタＴr2はオン状態となっているから、駆動トランジスタＴdrのソースの電圧や電気光学素子１１の陽極の電圧はゲート電圧Ｖg（＝Ｖdata＋Ｖth_TR）に等しくなる。
【００３５】
本実施形態においては、書込期間Ｐ2における収束後のゲート電圧Ｖg（換言すると駆動トランジスタＴdrのソースや電気光学素子１１の陽極の電圧）が、電気光学素子１１を消灯させる（すなわち駆動を停止させる）電圧となるように、データ信号Ｘ[j]の電圧Ｖdataが選定されている。より具体的には、図２に示すように、書込期間Ｐ2におけるゲート電圧Ｖg（＝Ｖdata＋Ｖth_TR）が閾値電圧Ｖth_EL以下の電圧となるように電圧Ｖdataの範囲が決定される（Ｖdata＋Ｖth_TR≦Ｖth_EL）。すなわち、電圧Ｖdataの最大値（すなわち最も高い階調に対応する電圧Ｖdata）と駆動トランジスタＴdrの閾値電圧Ｖth_TRとの加算値は閾値電圧Ｖth_EL（上限値）に略等しい電圧値となる。一方、電圧Ｖdataの最小値（すなわち最も低い階調に対応する電圧Ｖdata）と閾値電圧Ｖth_TRとの加算値は書込電圧Ｖ0（下限値）に略等しい電圧値となる。
【００３６】
このように、書込期間Ｐ2において電気光学素子１１に印加される順方向の電圧（ゲート電圧Ｖg）は閾値電圧Ｖth_ELを越えない。したがって、書込期間Ｐ2においては、図６に矢印で示すように、容量素子Ｃの第１電極Ｅ1からトランジスタＴr2と駆動トランジスタＴdrのソースおよびドレインとトランジスタＴr1とをこの順番に経由するように電流Ｉ0が流れる一方、同図に「×」と図示されているように、少なくとも電気光学素子１１の陽極が閾値電圧Ｖth_EL以下となった時点以降においては電気光学素子１１に電流が流れない。この結果として書込期間Ｐ2の少なくとも一部においては電気光学素子１１の発光が停止する。
【００３７】
(c)駆動期間Ｐ3（図７）
書込期間Ｐ2が経過すると、第１制御信号Ｙa[i]がローレベルに遷移するから、図７に示すようにトランジスタＴr2はオフ状態になる。したがって、駆動トランジスタＴdrのダイオード接続は解除される。このときトランジスタＴresもオフ状態となっているから、駆動期間Ｐ3において容量素子Ｃの第１電極Ｅ1（あるいは駆動トランジスタＴdrのゲート）はフローティング状態となる。また、ローレベルの第１制御信号Ｙa[i]によって、トランジスタＴr1がオフ状態に遷移するとともにトランジスタＴr3はオン状態に遷移する。したがって、駆動トランジスタＴdrのドレインの接続先はデータ線１５から電圧供給線１７に切り替わる。
【００３８】
図４に示したように、駆動期間Ｐ3の始点において、電圧制御回路２７は電圧Ｌ[i]を書込電圧Ｖ0から電源電圧Ｖddに変化させる。いま、容量素子Ｃの第１電極Ｅ1はフローティング状態となっているから、図２および図４に示すように、電圧供給線１７に接続された第２電極Ｅ2の電圧（すなわち電圧Ｌ[i]）が「ΔＶ1（＝Ｖdd−Ｖ0）」だけ変動すると、容量素子Ｃにおける容量カップリングによって第１電極Ｅ1の電圧（すなわちゲート電圧Ｖg）は「ΔＶ1」だけ上昇する。したがって、図４に示すように、駆動期間Ｐ3におけるゲート電圧Ｖgは、電源電圧Ｖddを上回る電圧「ΔＶ1＋Ｖdata＋Ｖth_TR」に収束する。このように駆動トランジスタＴdrの導通状態が電圧Ｖdataに応じて設定されることにより、駆動期間Ｐ3においては、図７に示すように、電圧Ｖdataに対応する駆動電流Ｉelが電源線１８１からトランジスタＴr3と駆動トランジスタＴdrとを経由して電気光学素子１１に供給される。そして、電気光学素子１１はこの駆動電流Ｉelに応じた輝度に発光する。
【００３９】
いま、駆動トランジスタＴdrが飽和領域で動作すると仮定すれば、駆動期間Ｐ3において電気光学素子１１に供給される駆動電流Ｉelは以下の式(1)によって表現される。なお、式(1)における「β」は駆動トランジスタＴdrの利得係数であり、「Ｖgs」は駆動トランジスタＴdrのゲート−ソース間の電圧である。
Ｉel＝（β／２）（Ｖgs−Ｖth_TR）2  ……(1)
【００４０】
駆動期間Ｐ3において、ゲート電圧Ｖgは接地電圧Ｖssを基準として「ΔＶ1＋Ｖdata＋Ｖth_TR」に収束するから、駆動期間Ｐ3における駆動トランジスタＴdrのソースの電圧（すなわち電気光学素子１１のオン電圧）を「Ｖon」とすれば、電圧Ｖgsは「ΔＶ1＋Ｖdata＋Ｖth_TR−Ｖon」となる。これを代入すると式(1)は以下の式(2)に変形される。なお、電圧「Ｖon」は電気光学素子１１の特性に応じて定まる電圧である。
Ｉel＝（β／２）（ΔＶ1＋Ｖdata−Ｖon）2  ……(2)
すなわち、駆動電流Ｉelは駆動トランジスタＴdrの閾値電圧Ｖth_TRに依存しない。したがって、本実施形態によれば、各単位回路Ｕにおける閾値電圧Ｖth_TRのバラツキを補償して、各電気光学素子１１を高い精度で所期の輝度に発光させることができる。
【００４１】
以上に説明したように、本実施形態においては、電気光学素子１１の陽極が駆動トランジスタＴdrのソースおよびゲートに対して電気的に接続される書込期間Ｐ2において駆動トランジスタＴdrのソースの電圧（ゲート電圧Ｖg）が電気光学素子１１の閾値電圧Ｖth_ELを下回る電圧に設定され、駆動期間Ｐ3においてこのゲート電圧Ｖgを所定値（ΔＶ1）だけシフトさせることによって電気光学素子１１が駆動される。したがって、駆動トランジスタＴdrと電気光学素子１１との間に両者の電気的な接続を制御するスイッチング素子が介在していないにも拘わらず、書込期間Ｐ2において電気光学素子１１の発光を停止させるとともに駆動期間Ｐ3において電気光学素子１１を発光させるという区別を実現することができる。
【００４２】
ところで、単位回路Ｕを構成する各トランジスタ（特に駆動トランジスタＴdr）としては、例えば半導体層の材料に、多結晶シリコン、微結晶シリコン、単結晶シリコンまたはアモルファスシリコンなどを採用したいわゆる薄膜トランジスタやバルクシリコンから形成されたトランジスタを採用することが可能である。実際に単位回路Ｕに採用されるトランジスタは、発光装置Ｄの用途やスペックなどに応じて適宜に選択される。
【００４３】
なお、アモルファスシリコンを用いたトランジスタは、これに流れる電流の方向が恒常的に固定されていると閾値電圧Ｖth_TRが経時的にシフトしていくことが知られている。本実施形態によれば、書込期間Ｐ2において駆動トランジスタＴdrに流れる電流Ｉ0はソースからドレインに向かう一方、駆動期間Ｐ3において駆動トランジスタＴdrに流れる駆動電流Ｉelはドレインからソースに向かう。すなわち、駆動トランジスタＴdrに流れる電流の方向が随時に変更されるから、本実施形態によれば、半導体層がアモルファスシリコンからなる薄膜トランジスタを駆動トランジスタＴdrに採用した構成であっても、その閾値電圧Ｖth_TRの変動を抑制することができる。
【００４４】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態に係る電子装置Ｄについて説明する。なお、本実施形態のうち第１実施形態と同様の要素については図１と共通の符号を付してその説明を適宜に省略する。
【００４５】
図８は、本実施形態に係る単位回路Ｕの構成を示す回路図である。同図に示すように、本実施形態における駆動トランジスタＴdrの導電型はｐチャネル型である。電気光学素子１１は駆動トランジスタＴdrのドレイン（Ｄ）に接続される。なお、第１実施形態と同様に、駆動トランジスタＴdrの各端子はソースおよびドレインの一方から他方に入れ替わるが、本実施形態においては説明の便宜のために、電気光学素子１１側の端子を「ドレイン」と表記するとともにその反対側の端子を「ソース」と表記する。
【００４６】
単位回路Ｕとデータ線１５との電気的な接続を制御するトランジスタＴr1は、駆動トランジスタＴdrのドレイン（したがって電気光学素子１１の陽極）とデータ線１５との間に介挿される。また、駆動トランジスタＴdrをダイオード接続するためのトランジスタＴr2は、駆動トランジスタＴdrのソース（Ｓ）とゲートとの間に介挿される。さらに、各単位回路Ｕには電圧制御回路２７から接地線１８２を介して接地電圧Ｖssが供給される。トランジスタＴresは接地線１８２と駆動トランジスタＴdrのゲートとの間に介挿される。その他の要素の構成は第１実施形態と同様である。
【００４７】
本実施形態においても、第１実施形態と同様に、第２制御信号Ｔb[i]によって初期化期間Ｐ1でトランジスタＴresがオン状態とされる。これによりゲート電圧Ｖgは接地電圧Ｖss（すなわち駆動トランジスタＴdrを導通状態とする電圧）に初期化される。次いで、書込期間Ｐ2においては、図９に示すように、電圧供給線１７の電圧Ｌ[i]が接地電圧Ｖssに維持されたうえで、トランジスタＴresおよびトランジスタＴr3がオフ状態に遷移するとともにトランジスタＴr1およびトランジスタＴr2がオン状態となる。したがって、駆動トランジスタＴdrのドレインとデータ線１５とがトランジスタＴr1を介して電気的に接続されるとともに、駆動トランジスタＴdrのソースとゲートとがトランジスタＴr2を介して接続（ダイオード接続）される。これによってゲート電圧Ｖgは書込期間Ｐ2にて「Ｖdata−Ｖth_TR」に収束する。
【００４８】
図８の構成においては駆動トランジスタＴdrとトランジスタＴr1との間に電気光学素子１１の陽極が接続されているから、書込期間Ｐ2における電気光学素子１１の陽極の電圧（駆動トランジスタＴdrのドレインの電圧）はデータ信号Ｘ[j]の電圧Ｖdataとなる。そこで、本実施形態においては、電気光学素子１１の閾値電圧Ｖth_ELを越えないようにデータ信号Ｘ[j]の電圧Ｖdataが選定され（Ｖdata≦Ｖth_EL）、これによって書込期間Ｐ2における電気光学素子１１の発光が停止される。より具体的には、電圧Ｖdataは、書込電圧Ｖ0を下限値として閾値電圧Ｖth_ELを上限値とする範囲内に収まるように選定される（Ｖ0≦Ｖdata≦Ｖth_EL）。
【００４９】
一方、駆動期間Ｐ3の始点においては電圧供給線１７の電圧Ｌ[i]が接地電圧Ｖssから電源電圧Ｖddに「ΔＶ2」だけ上昇する。この電圧Ｌ[i]の上昇によって、ゲート電圧Ｖgは、「ΔＶ2＋Ｖdata−Ｖth_TR」に収束する。また、駆動期間Ｐ3においては、電圧Ｖddが供給される電圧供給線１７と駆動トランジスタＴdrのソースとがトランジスタＴr3を介して電気的に接続されるから、このゲート電圧Ｖgに応じた駆動電流Ｉelが電圧供給線１７から駆動トランジスタＴdrを経由して電気光学素子１１に供給される。このように本実施形態においても、駆動電流Ｉelは駆動トランジスタＴdrの閾値電圧Ｖth_TRに応じて決定されるから、各駆動トランジスタＴdrの閾値電圧Ｖth_TRのバラツキに起因した電気光学素子１１の輝度の相違は抑制される。
【００５０】
以上のように、本実施形態においては、電圧Ｖdataが電気光学素子１１の閾値電圧Ｖth_ELを越えない範囲に設定される。したがって、第１実施形態と同様に、駆動トランジスタＴdrと電気光学素子１１との間にスイッチング素子が介在しない構成にも拘わらず、書込期間Ｐ2における電気光学素子の発光を確実に停止させることができる。また、本実施形態においては、駆動トランジスタＴdrがｐチャネル型であるから、ｎチャネル型の駆動トランジスタＴdrが採用された第１実施形態の構成と比較して、ゲート電圧Ｖgの変動の範囲を抑制することができる（ΔＶ2＜ΔＶ1）という利点がある。
【００５１】
なお、電気光学素子１１に駆動電流Ｉelが供給され始めると電圧供給線１７の電圧Ｌ[i]に電圧降下が発生する。しかしながら、本実施形態のように駆動トランジスタＴdrをｐチャネル型とした構成においては、容量素子Ｃの容量カップリングによって電圧Ｌ[i]の降下分だけ駆動トランジスタＴdrのゲート電圧Ｖgも降下する。すなわち、駆動トランジスタＴdrの導通状態が高くなるような補正（すなわち電圧Ｌ[i]の降下に対応して駆動電流Ｉelを増加させるような補正）が自動的に実行されるという利点がある。
【００５２】
＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００５３】
（１）変形例１  
以上の各実施形態においては、電気光学素子１１の陽極が駆動トランジスタＴdrに接続された構成を例示した。この構成においては、各実施形態にて説明したように、書込期間Ｐ2における電気光学素子１１の陽極の電圧（第１実施形態ではＶdata＋Ｖth_TR、第２実施形態ではＶdata）が閾値電圧Ｖth_ELを下回るように電圧Ｖdataを選定することで電気光学素子１１の駆動が停止される一方、駆動期間Ｐ3においては電圧供給線１７の電圧Ｌ[i]を上昇させることによって電気光学素子１１が駆動される。これに対し、図１０や図１１に示すように、電気光学素子１１の陰極が駆動トランジスタＴdrに接続されるとともに各電気光学素子１１の陽極が電源電圧Ｖddに維持された構成としてもよい。図１０は第１実施形態の単位回路Ｕを変形した態様であり、図１１は第２実施形態の単位回路Ｕを変形した態様である。
【００５４】
これらの構成においては、書込期間Ｐ2における電気光学素子１１の陰極の電圧が電源電圧Ｖddと閾値電圧Ｖth_ELとの差分「Ｖdd−Ｖth_EL」以上の電圧（すなわち電気光学素子１１の駆動を停止させる電圧）に維持される。例えば、図１０の構成においては、第１実施形態と同様に、駆動トランジスタＴdrのソースの電圧（すなわち電気光学素子１１の陰極の電圧）が書込期間Ｐ2にて「Ｖdata＋Ｖth_TR」となるから、この電圧「Ｖdata＋Ｖth_TR」が「Ｖdd−Ｖth_EL」以上となるように（Ｖdd−Ｖth_EL≦Ｖdata＋Ｖth_TR）、データ信号Ｘ[j]の電圧Ｖdataの範囲が選定される。一方、図１１の構成においては、第２実施形態と同様に、駆動トランジスタＴdrのドレインの電圧が書込期間Ｐ2にて「Ｖdata」となるから、「Ｖdd−Ｖth_EL≦Ｖdataとなるように電圧Ｖdataの範囲が決定される。
【００５５】
そして、図１０や図１１の構成においては、書込期間Ｐ2の経過後（駆動期間Ｐ3の始点）にて電圧制御回路２７が電圧供給線１７の電圧Ｌ[i]を下降させる。この下降によって電気光学素子１１の陰極の電圧は「Ｖdd−Ｖth_EL」を下回る電圧に設定され、この結果として電気光学素子１１は駆動期間Ｐ3にて発光する。以上のように、本変形例においても各実施形態と同様の作用および効果が奏される。
【００５６】
（２）変形例２  
単位回路Ｕの具体的な構成は以上の例示に限定されない。例えば、各トランジスタの導電型は適宜に変更され得る。また、各実施形態においては、書込期間Ｐ2に先立ってゲート電圧Ｖgを初期化するトランジスタＴresを含む構成を例示したが、このトランジスタＴresは省略されてもよい。さらに、各実施形態においては、トランジスタＴr1とトランジスタＴr2とトランジスタＴr3とが共通の信号（第１制御信号Ｙa[i]）によって制御される構成を例示したが、各々が別個の信号によって制御される構成としてもよい。したがって、トランジスタＴr3はトランジスタＴr1やトランジスタＴr2と同じ導電型であってもよい。
【００５７】
（３）変形例３  
以上の各実施形態においては、書込期間Ｐ2で電気光学素子１１が完全に消灯するように電圧Ｖdataの範囲を選定した構成を例示したが、本発明において書込期間Ｐ2での完全な消灯までは必ずしも必要ではない。例えば、第１実施形態においては「Ｖdata＋Ｖth_TR≦Ｖth_EL」を満たすように電圧Ｖdataの範囲を選定することで書込期間Ｐ2における電気光学素子１１への電流の供給を完全に停止させる構成を例示したが、書込期間Ｐ2における電気光学素子１１の輝度が表示装置としての実用上において問題にならない程度（すなわち観察者に殆ど視認されない程度）であれば、書込期間Ｐ2における電気光学素子１１の陽極の電圧「Ｖdata＋Ｖth_TR」（第２実施形態ではＶdata）が閾値電圧Ｖth_ELを上回る構成としてもよい。同様に、図１０の構成においては、電気光学素子１１の陰極の電圧「Ｖdata＋Ｖth_TR」（図１１の構成では電圧Ｖdata）が書込期間Ｐ2にて「Ｖdd−Ｖth_EL」を下回っていてもよい。すなわち、本発明においては、書込期間Ｐ2にて電気光学素子１１に印加される電圧とその経過後に電気光学素子１１に印加される電圧とが電圧供給線１７の電圧の変動に起因して相違する構成であれば足りる。
【００５８】
（４）変形例４
以上の形態においては電気光学素子１１としてＯＬＥＤ素子を例示したが、本発明の電子装置に採用される電気光学素子はこれに限定されない。例えば、ＯＬＥＤ素子に代えて、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子といった様々な自発光素子を利用することができる。
【００５９】
＜Ｄ：応用例＞
次に、本発明に係る電子装置を利用した電子機器について説明する。図１２は、以上に説明した何れかの形態に係る電子装置Ｄを表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての電子装置Ｄと本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この電子装置Ｄは電気光学素子１１としてＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。
【００６０】
図１３に、実施形態に係る電子装置Ｄを適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置としての電子装置Ｄを備える。スクロールボタン３００２を操作することによって、電子装置Ｄに表示される画面がスクロールされる。
【００６１】
図１４に、実施形態に係る電子装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置としての電子装置Ｄを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電子装置Ｄに表示される。
【００６２】
なお、本発明に係る電子装置が適用される電子機器としては、図１２から図１４に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電子装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電子装置は利用される。本発明にいう単位回路とは、各実施形態のように表示装置の画素を構成する回路（いわゆる画素回路）のほか、画像形成装置における露光の単位となる回路をも含む概念である。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施形態に係る電子装置の構成を示すブロック図である。
【図２】電子装置にて利用される各電圧の高低を示す図である。
【図３】ひとつの単位回路の構成を示す回路図である。
【図４】電子装置の動作を説明するためのタイミングチャートである。
【図５】初期化期間における単位回路の様子を示す回路図である。
【図６】書込期間における単位回路の様子を示す回路図である。
【図７】駆動期間における単位回路の様子を示す回路図である。
【図８】本発明の第２実施形態におけるひとつの単位回路の構成を示す回路図である。
【図９】第２実施形態の書込期間における単位回路の様子を示す回路図である。
【図１０】変形例に係る単位回路の構成を部分的に示す回路図である。
【図１１】変形例に係る単位回路の構成を部分的に示す回路図である。
【図１２】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１３】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１４】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１５】従来の単位回路の構成を部分的に示す回路図である。
【符号の説明】
【００６４】
Ｄ……電子装置、Ｕ……単位回路、１０……素子アレイ部、１１……電気光学素子、１３……走査線、１３１……第１制御線、１３２……第２制御線、１５……データ線、１７……電圧供給線、２３……走査線駆動回路、２５……データ線駆動回路、２７……電圧制御回路、１８１……電源線、１８２……接地線、Ｔdr……駆動トランジスタＴdr、Ｔr1，Ｔr2，Ｔr3，Ｔres……トランジスタ、Ｃ……容量素子、Ｅ1……第１電極、Ｅ2……第２電極、Ｖdata……データ線の電圧、Ｖg……駆動トランジスタのゲート電圧、Ｖth_TR……駆動トランジスタの閾値電圧、Ｖth_EL……被駆動素子（電気光学素子）の閾値電圧、Ｐ1……初期化期間、Ｐ2……書込期間、Ｐ3……駆動期間。
【図１】
0004826158.tif 000002
【図２】
0004826158.tif 000003
【図３】
0004826158.tif 000004
【図４】
0004826158.tif 000005
【図５】
0004826158.tif 000006
【図６】
0004826158.tif 000007
【図７】
0004826158.tif 000008
【図８】
0004826158.tif 000009
【図９】
0004826158.tif 000010
【図１０】
0004826158.tif 000011
【図１１】
0004826158.tif 000012
【図１２】
0004826158.tif 000013
【図１３】
0004826158.tif 000014
【図１４】
0004826158.tif 000015
【図１５】
0004826158.tif 000016