(57)【特許請求の範囲】
【請求項１】
ホスト機器に装着される略矩形板状の装置本体と、
上記ホスト機器に電気的に接続するための上記装置本体の前面に設けられる第１の接続端子と、
上記装置本体の一方の側面に設けられた内部に集積回路素子が内蔵される集積回路チップが前面を挿入端として挿入される挿入口に連続して、上記集積回路チップの背面と上記装置本体の一方の側面とが面一となるように上記集積回路チップが装着される上記装置本体の長手方向に並んで設けられた複数の装着部と、
上記装着部の上記集積回路チップの挿入方向と平行な一対の側面及び上記集積回路チップの前面が突き当てられる側面に設けられ、上記集積回路チップの前面及び挿入方向と平行な側面に突出して形成されたガイド部が係合されるガイド凹部と、
上記装着部の底面の上記挿入口とは反対側に設けられ、上記集積回路チップの前面側の底面に設けられた端子群と電気的に接続される第２の接続端子と、
上記装置本体に内蔵され、上記装着部に装着された上記集積回路チップを制御する制御部とを備え、
上記第１の接続端子は、上記装置本体の前面から底面に亘るように形成され、電極の数だけ仕切壁によって、上記ホスト機器側に設けられた端子群が係合する係合凹部が区画されており、これら係合凹部の底面に、互いに上記仕切壁によって分離された複数の電極が設けられ、
上記制御部は、上記集積回路チップの集積回路素子へのデータの書込又は上記集積回路素子からのデータの読出を制御するコントローラと、上記データの書込又は読出のための各種パラメータを有するレジスタと、上記データを一時的に記憶するページバッファと、上記集積回路素子と上記コントローラとの間でデータのやり取りを行うためのチップインターフェースとを有するアダプタ装置。
【請求項２】
ホスト機器に装着される略矩形板状の装置本体と、
内部にメモリ素子が内蔵される複数のメモリチップと、
上記装置本体の前面に設けられる上記ホスト機器に電気的に接続するための第１の接続端子と、
上記装置本体の一方の側面に設けられた上記メモリチップが前面を挿入端として挿入される挿入口に連続して、上記メモリチップの背面と上記装置本体の一方の側面とが面一となるように上記メモリチップが装着される上記装置本体の長手方向に並んで設けられた複数の装着部と、
上記装着部の上記メモリチップの挿入方向と平行な一対の側面及び上記メモリチップの前面が突き当てられる側面に設けられ、上記メモリチップの前面及び挿入方向と平行な側面に突出して形成されたガイド部が係合されるガイド凹部と、
上記装着部の底面の上記挿入口とは反対側に設けられ、上記メモリチップの前面側の底面に設けられた端子群と電気的に接続される第２の接続端子と、
上記装置本体に内蔵され、上記装着部に装着されたメモリチップに対する情報信号の書込と読出を制御する制御部とを備え、
上記第１の接続端子は、上記装置本体の前面から底面に亘るように形成され、電極の数だけ仕切壁によって、上記ホスト機器側に設けられた端子群が係合する係合凹部が区画されており、これら係合凹部の底面に、互いに上記仕切壁によって分離された複数の電極が設けられ、
上記制御部は、上記メモリチップのメモリ素子へのデータの書込又は上記メモリ素子からのデータの読出を制御するコントローラと、上記データの書込又は読出のための各種パラメータを有するレジスタと、上記データを一時的に記憶するページバッファと、上記メモリ素子と上記コントローラとの間でデータのやり取りを行うためのチップインターフェースとを有するメモリ装置。
【請求項３】
上記装置本体の装着部には、論理回路が構成された集積回路素子が内蔵された上記メモリチップと同形状の更なるチップが装着可能であり、
上記更なるチップは、上記装着部に装着されたメモリチップに記憶されたデータを保護する著作権保護チップであり、
上記著作権保護チップは、上記メモリチップと関連している利用者ＩＤを保存している請求項２記載のメモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリチップ等の集積回路素子が着脱可能で、上記集積回路素子が装着された状態でホスト機器に装着されるアダプタ装置及びこのアダプタ装置にメモリチップが装着されたメモリ装置に関する。
【０００２】
【従来の技術】
従来、パーソナルコンピュータやディジタルスチルカメラ等の情報処理装置の外部記憶装置として、半導体メモリを記録媒体として用いる略板状のメモリ装置がある。このメモリ装置は、記憶容量が大きいもので６４メガバイト程度の情報信号を記録することができるようになっている。
【０００３】
【発明が解決しようとする課題】
ところで、このメモリ装置をディジタルスチルカメラ等の外部記憶装置に用いるときには、データサイズの比較的大きい画像データを取り扱うことになることから、多くの画像データを一のメモリ装置に保存することができない。したがって、利用者は、新たにメモリ装置を購入する必要がある。
【０００４】
また、このメモリ装置には、画像データの他に楽曲データやコンピュータで処理される処理データ等が保存されることもある。このとき、１つのメモリ装置に多くの種類のデータを保存すると、利用者がメモリ装置に保存したデータを忘れてしまうこと等が生じてしまい、従って、これを防止するためデータ管理が煩雑なものになってしまう。
【０００５】
更に、メモリ装置に楽曲データ等の著作権により保護されたディジタルコンテンツを保存するときには、ディジタルコンテンツの違法コピーを防止するため、著作権管理機能を備える必要がある。このように、メモリ装置では、保存する情報信号の種類に応じた機能を付加することが必要になることがある。
【０００６】
そこで、本発明の目的は、様々な機能を有する集積回路チップを装置本体に装着し、集積回路チップが装着された装置本体をホスト機器に装着することができるようにすることで、ホスト機器に様々な機能を付加できるようにし、ホスト機器の利便性の向上を図ることができる新規なアダプタ装置を提供することにある。
【０００７】
また、本発明の目的は、装置本体に対してメモリチップの着脱を可能にすることで、利用者の使用目的に応じて記憶容量を可変することができるようにし、使い勝手を良くすることができる新規なメモリ装置を提供することにある。
【０００８】
更に、本発明の目的は、メモリチップの装着部に、メモリ機能とは別の機能を有する集積回路素子が内蔵されたチップを装着するできるようにすることで、新たな機能を容易に付加することができるメモリ装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係るアダプタ装置は、上述した課題を解決すべく、ホスト機器に装着される略矩形板状の装置本体と、上記ホスト機器に電気的に接続するための上記装置本体の前面に設けられる第１の接続端子と、上記装置本体の一方の側面に設けられた内部に集積回路素子が内蔵される集積回路チップが前面を挿入端として挿入される挿入口に連続して、上記集積回路チップの背面と上記装置本体の一方の側面とが面一となるように上記集積回路チップが装着される上記装置本体の長手方向に並んで設けられた複数の装着部と、上記装着部の上記集積回路チップの挿入方向と平行な一対の側面及び上記集積回路チップの前面が突き当てられる側面に設けられ、上記集積回路チップの前面及び挿入方向と平行な側面に突出して形成されたガイド部が係合されるガイド凹部と、上記装着部の底面の上記挿入口とは反対側に設けられ、上記集積回路チップの前面側の底面に設けられた端子群と電気的に接続される第２の接続端子と、上記装置本体に内蔵され、上記装着部に装着された上記集積回路チップを制御する制御部とを備える。上記第１の接続端子は、上記装置本体の前面から底面に亘るように形成され、電極の数だけ仕切壁によって、上記ホスト機器側に設けられた端子群が係合する係合凹部が区画されており、これら係合凹部の底面に、互いに上記仕切壁によって分離された複数の電極が設けられ、上記制御部は、上記集積回路チップの集積回路素子へのデータの書込又は上記集積回路素子からのデータの読出を制御するコントローラと、上記データの書込又は読出のための各種パラメータを有するレジスタと、上記データを一時的に記憶するページバッファと、上記集積回路素子と上記コントローラとの間でデータのやり取りを行うためのチップインターフェースとを有する。
【００１１】
本発明に係るメモリ装置は、上述した課題を解決すべく、ホスト機器に装着される略矩形板状の装置本体と、内部にメモリ素子が内蔵される複数のメモリチップと、上記装置本体の前面に設けられる上記ホスト機器に電気的に接続するための第１の接続端子と、上記装置本体の一方の側面に設けられた上記メモリチップが前面を挿入端として挿入される挿入口に連続して、上記メモリチップの背面と上記装置本体の一方の側面とが面一となるように上記メモリチップが装着される上記装置本体の長手方向に並んで設けられた複数の装着部と、上記装着部の上記メモリチップの挿入方向と平行な一対の側面及び上記メモリチップの前面が突き当てられる側面に設けられ、上記メモリチップの前面及び挿入方向と平行な側面に突出して形成されたガイド部が係合されるガイド凹部と、上記装着部の底面の上記挿入口とは反対側に設けられ、上記メモリチップの前面側の底面に設けられた端子群と電気的に接続される第２の接続端子と、上記装置本体に内蔵され、上記装着部に装着されたメモリチップに対する情報信号の書込と読出を制御する制御部とを備え、上記第１の接続端子は、上記装置本体の前面から底面に亘るように形成され、電極の数だけ仕切壁によって、上記ホスト機器側に設けられた端子群が係合する係合凹部が区画されており、これら係合凹部の底面に、互いに上記仕切壁によって分離された複数の電極が設けられ、上記制御部は、上記メモリチップのメモリ素子へのデータの書込又は上記メモリ素子からのデータの読出を制御するコントローラと、上記データの書込又は読出のための各種パラメータを有するレジスタと、上記データを一時的に記憶するページバッファと、上記メモリ素子と上記コントローラとの間でデータのやり取りを行うためのチップインターフェースとを有する。
【００１３】
【発明の実施の形態】
以下、本発明が適用されたアダプタ装置、メモリ装置及びこのメモリ装置に用いる集積回路チップについて、図面を参照して説明する。
【００１４】
このメモリ装置１０は、図１に示すように、パーソナルコンピュータ、ディジタルスチルカメラ、ディジタルビデオカメラ、オーディオ機器等のホスト機器１の外部記憶装置として用いられるものであり、コンピュータで処理される処理データ、画像データ、ビデオデータ、楽曲データ等の情報信号が記憶されるものである。このようなメモリ装置１０は、図１に示すように、ホスト機器１に設けられたメモリ装置１０の挿脱口２よりホスト機器１に装着されて、情報信号の記録や再生が行われる。
【００１５】
以上のように用いられるメモリ装置１０は、図２及び図５に示すように、短辺の長さＷ１を略２１．４５ｍｍとなし、長辺の長さＷ２を５０ｍｍとなし、厚さＷ３を２．８ｍｍとなす略矩形状に形成されている。
【００１６】
この板状メモリ１０は、図２、図３、図４及び図５に示すように、装置本体を構成する上ハーフ１０ａと下ハーフ１０ｂとからなる筐体１１を有する。筐体１１を構成する上ハーフ１０ａと下ハーフ１０ｂとは、剛性を有する合成樹脂をモールド成型して形成されている。このような上ハーフ１０ａと下ハーフ１０ｂとを結合して構成された筐体１１には、内部に、情報信号の書込や読出を行うための制御部が構成された半導体素子１２が内蔵されている。筐体１１は、使用時に加わる通常の外力等によっては曲がらない程度の機械的強度を有するように形成され、内部の半導体素子１２の保護を図っている。
【００１７】
筐体１１の一方の短辺側には、前面１１ａから底面１１ｂに亘るように、端子部１３が形成されている。この端子部１３は、電極の数だけ仕切壁１４によって、ホスト機器１側に設けられた端子群が係合する係合凹部１５が区画されており、これら係合凹部１５の底面に、互いに仕切壁１４によって分離された複数の電極１６が設けられている。電極１６は、係合凹部１５の底面に設けられることで、係合凹部１５により手指等が直接触れることが防止され保護されている。この筐体１１においては、１０個の電極１６が設けられている。そして、ホスト機器１とのデータのやり取りは、シリアルインターフェースにより、端子部１３に設けられた電極１６を介して行われる。具体的に、複数の電極１６は、少なくともシリアルプロトコルバスステート信号ＢＳの入力端子、シリアルプロトコルデータ信号ＳＤＩＯの入力端子、シリアルクロックＳＣＬＫの入力端子であり、更に電源電圧ＶＣＣ端子、リザーブ（予備）端子である。
【００１８】
また、筐体１１の端子部１３が形成された前面１１ａ側の一方のコーナ部には、利用者がホスト機器１への挿入方向を容易に判別することができるようにするため面取り部１７が設けられている。筐体１１の面取り部１７が形成された側の側面１１ｃには、底面１１ｂ側を開放した誤挿入防止溝１８が面取り部１７に連続して形成されている。この面取り部１７及び誤挿入防止溝１８は、メモリ装置１０をホスト機器１に装着するとき、ホスト機器１に対する挿入方向を規制して誤挿入を防止する。すなわち、面取り部１７及び誤挿入防止溝１８は、正規な状態でメモリ装置１０が挿入口２より挿入されなかったときには、電極１６とホスト機器１側の端子群が仕切壁１４により区画された係合凹部１５に係合しないようにし、電極１６がホスト機器１側の端子群と接触しないようにしている。
【００１９】
また、筐体１１の一方の側面１１ｃの前面１１ａ側には、ホスト機器１に挿入されたとき、ホスト機器１側に設けられた弾性係合片に係合してホスト機器１からの脱落を防止する脱落防止用凹部１９が底面１１ｂ側が開放されて形成されている。また、筐体１１の他方の側面１１ｄ側の略中央部には、ホスト機器１側に設けられた排出機構が係合される係合凹部２１が底面１１ｂ側が開放されて形成されている。
【００２０】
ところで、以上のような筐体１１には、図２及び図６に示すように、メモリチップ２７が着脱される装着部２２が長手方向に３つ並んで設けられている。各装着部２２は、筐体１１の一方の側面１１ｃ側に設けられた挿脱口２３に連続して設けられ、上ハーフ１０ａが構成する筐体１１の平面１１ｅ側に、メモリチップ２７の挿脱を手指等で行うことができるように開口部２４が形成されてなる。このような装着部２２は、メモリチップ２７と同じ大きさに形成され、メモリチップ２７が装着されたとき、メモリチップ２７の挿脱口２３より外部に臨む背面２８ｅが筐体１１の側面１１ｃと面一をなすように形成されている。これによって、メモリ装置１０は、メモリチップ２７が装着部２２に装着されたときも、メモリチップ２７の背面が側面１１ｃより突出することが無くなり、ホスト機器１の挿脱を円滑に行うことができ、また、手触りが良くなる。
【００２１】
また、装着部２２の底面２２ａは、メモリチップ２７の挿脱を行う際の挿脱用ガイド部としても機能するものであり、また、最内方に、メモリチップ２７と電気的接続を図るための接続端子２５が形成されている。更に、装着部２２には、メモリチップ２７の挿入方向と平行な側面２２ｂ及びメモリチップ２７の挿入端が突き当てられる側面２２ｃにメモリチップ２７の挿脱をガイドすると共に、装着位置を規制するガイド凹部２６が形成されている。
【００２２】
以上のような装着部２２に装着されるメモリチップ２７は、図６に示すように、上記筐体１１と同じ材料によりモールド成型された装着部２２と略同じ大きさの略矩形状のチップ本体２８を有する。このチップ本体２８の内部には、半導体メモリであるフラッシュメモリ２９が一又は複数内蔵されている。このフラッシュメモリ２９は、例えば４ＭＢ、８ＭＢ、１６ＭＢ、３２ＭＢ、６４ＭＢ、１２８ＭＢ・・・の記憶容量を有する。
【００２３】
このチップ本体２８の前面２８ａ側、すなわち装着部２２への挿入端側の底面２８ｂには、装着部２２に設けられた接続端子２５と電気的に接続される複数の端子３１が設けられている。フラッシュメモリ２９は、端子３１が装着部２２の接続端子２５に電気的に接続されることで、筐体１１側に配設された半導体素子１２に構成された制御回路によってデータの書込や読出が行われる。
【００２４】
また、チップ本体２８の前面２８ａ及び前面２８ａと隣り合う両側面２８ｃ，２８ｄの底面２８ｂ側には、装着部２２への挿入をガイドするガイド部３２が突出して形成されている。このガイド部３２は、装着部２２に設けられたガイド凹部２６に係合することで、メモリチップ２７の挿脱のガイドを行う。
【００２５】
なお、装着部２２には、装着部２２に装着されたメモリチップ２７の脱落を防止するため、例えば挿脱口２３の近傍に脱落防止部材を設けるようにしてもよい。また、装着部２２の数も、３つに限定されるものではなく、１つでもよく、また、２つ若しくは４つ以上であってもよい。
【００２６】
次に、以上のようなメモリ装置１０とこのメモリ装置１０が装着されるホスト機器１の回路構成について図７を参照して説明する。
【００２７】
先ず、メモリ装置１０の回路構成について説明すると、メモリ装置１０の筐体１１内の半導体素子１２に構成された制御部４１は、メモリチップ２７のフラッシュメモリ２９へのデータの書込又はフラッシュメモリ２９からのデータの読出を制御するメモリコントローラ４２と、データの書込又は読出のための各種パラメータを有するレジスタ４３と、データを一時的に記憶するページバッファ４４と、ホスト機器１との間でデータのやり取りをするためのシリアル／パラレル・パラレル／シリアル・インターフェース（以下、Ｓ／Ｐ・Ｐ／Ｓインターフェースという。）４５とを有する。更に、メモリ装置１０の装置本体を構成する筐体１１には、メモリチップ２７のフラッシュメモリ２９と筐体１１の制御部４１との間でデータのやり取りを行うためのチップインターフェース４６が設けられている。このチップインターフェース４６は、様々な機能を有するチップが装着部２２に装着されたときに制御部４１とデータのやり取りを行うことができるようにするインターフェースである。
【００２８】
また、筐体１１に着脱されるメモリチップ２７には、１つのフラッシュメモリ２９と、チップインターフェース４６と接続されて制御部４１とデータのやり取りを行うチップインターフェース４７とが設けられている。
【００２９】
次に、ホスト機器１の回路構成について説明すると、このホスト機器１は、メモリ装置１０のファイル管理を行うファイルマネージャ５１と、メモリ装置１０の制御部４１のレジスタ４３やページバッファ４４へのアクセスを実行する転送プロトコルインターフェース５２と、３つの信号線、すなわちシリアルクロックＳＣＬＫとバスステートＢＳとシリアルデータ入出力ＳＤＩＯにおいてデータ転送を行うためのプロトコルを規定するシリアルインターフェース５３とを有する。ファイルマネージャ５１は、ホスト機器１のＣＰＵ等の制御部がアプリケーションを実行することにより実現される。
【００３０】
以上のようなメモリ装置１０の使用方法について説明すると、先ず、筐体１１に対するメモリチップ２７の着脱は、図６に示すように、メモリチップ２７が端子３１が設けられた前面２８ａを挿入端として、筐体１１の側面１１ｃに設けられた挿脱口２３より挿入される。このとき、メモリチップ２７は、チップ本体２８のガイド部３２を装着部２２側のガイド凹部２６に係合させて、挿脱口２３より装着部２２内に挿入される。したがって、利用者は、円滑にメモリチップ２７の装着部２２への挿入を行うことができる。そして、メモリチップ２７の挿入が完了すると、メモリチップ２７は、端子３１が装着部２２の接続端子２５に接触されることにより、図７に示すメモリチップ２７側のチップインターフェース４７が筐体１１側のチップインターフェース４６に接続されることになる。
【００３１】
メモリチップ２７の装着部２２への装着が完了したとき、メモリチップ２７を構成するチップ本体２８の背面２８ｅは、筐体１１の挿脱口２３が設けられた側面１１ｃと略面一の状態となる。したがって、メモリ装置１０は、ホスト機器１への挿入を円滑に行うことができると共に、利用者がメモリ装置１０を持ったときの感触が悪くなることを防止できる。
【００３２】
また、筐体１１に設けられた３つの装着部２２へは、全ての装着部２２にメモリチップ２７を装着する必要はなく、１枚又は２枚装着するだけでもよく、また、記憶容量の同じメモリチップ２７を装着するだけでなく、記憶容量の異なるメモリチップ２７を装着することもできる。したがって、利用者は、使用目的に応じてメモリ装置１０の全体の記憶容量を自由に決めることができる。更に、利用者は、各装着部２２に、楽曲データを保存したメモリチップ２７と画像データを保存したメモリチップ２７とコンピュータにより処理される処理データを保存したメモリチップ２７を装着する又は著作権管理が必要なデータを保存したメモリチップ２７と著作権管理が必要でないメモリチップ２７を装着するといったように、データの種類に応じて分類してデータが保存されたメモリチップ２７を装着することができる。これによって、利用者は、データ管理を容易に行うことができる。
【００３３】
また、筐体１１よりメモリチップ２７を取り出すときには、開口部２４より外部に臨まされたメモリチップ２７を挿脱口２３の方向にスライドすることによって容易に行うことができる。
【００３４】
以上のようにして、装着部２２の少なくとも１つにメモリチップ２７が装着されたメモリ装置１０は、図１に示すように、筐体１１の端子部１３が設けられた前面１１ａを挿入端として、ホスト機器１の挿脱口２に挿入される。このとき、筐体１１には、前面１１ａ側に面取り部１７と誤挿入防止溝１８が設けられている。したがって、メモリ装置１０では、正規でない状態、例えば裏返しの状態でメモリ装置１０を挿脱口２より挿入したときには挿入が阻止され、誤挿入を防止することができる。そして、正規な状態でホスト機器１の装着部に装着されたメモリ装置１０は、脱落防止用凹部１９にホスト機器１の装着部に設けられた弾性係合片等が係合されることで、装着部に確実に装着され、脱落が防止される。
【００３５】
メモリ装置１０がホスト機器１に装着されると、電極１６にホスト機器１側の端子群が接触され、図７に示すように、メモリ装置１０側のＳ／Ｐ・Ｐ／Ｓインターフェース４５がホスト機器１側のシリアルインターフェース５３に接続される。すると、Ｓ／Ｐ・Ｐ／Ｓインターフェース４５には、ホスト機器１からシリアルプロトコルバスステート信号ＢＳとシリアルクロックＳＣＬＫが供給される。そして、ホスト機器１の全体を制御するＣＰＵ等の制御部は、アプリケーションを実行することによりファールマネージャ５１を実現し、このファールマネージャ５１は、筐体１１の装着部２２に装着されたメモリチップ２７のフラッシュメモリ２９よりファイル名、データサイズ等のデータの情報の読出を行う。
【００３６】
メモリチップ２７のフラッシュメモリ２９にデータを書き込むとき、ファイルマネージャ５１は、自らを更新すると共に転送プロトコルインターフェース５２とシリアルインターフェース５３とを介してメモリ装置１０にデータを出力する。そして、ファイルマネージャ５１からの制御信号に基づいて、メモリコントローラ４２は、シリアルプロトコルバスステート信号ＢＳとシリアルクロックＳＣＬＫに従って、ホスト機器１から入力されるデータをＳ／Ｐ・Ｐ／Ｓインターフェース４５を介してページバッファ４４に一時的に記憶し、次いで、チップインターフェース４６，４７を介して所定番地の装着部２２に装着されたメモリチップ２７のフラッシュメモリ２９にデータを記憶する。
【００３７】
また、所定番地のメモリチップ２７のフラッシュメモリ２９に記憶されたデータを読み出すとき、ファイルマネージャ５１からの制御信号に基づいて、メモリコントローラ４２は、シリアルプロトコルバスステート信号ＢＳとシリアルクロックＳＣＬＫに従って、所定のメモリチップ２７のフラッシュメモリ２９よりデータをページバッファ４４に読み出し、次いで、Ｓ／Ｐ・Ｐ／Ｓインターフェース４５を介してホスト機器１に出力する。そして、ファイルマネージャ５１は、シリアルインターフェース５３と転送プロトコルインターフェース５２を介してデータの読出を行う。
【００３８】
なお、ホスト機器１の装着部２２に装着されたメモリ装置１０は、筐体１１の係合凹部２１に係合された排出機構によって挿脱口２より外部に排出される。
【００３９】
また、メモリチップ２７は、単体で、ホスト機器の外部記憶装置として用いることもできる。このときには、上記メモリ装置１０の装置本体を構成する筐体１１は、メモリチップ２７を直接装着部に装着することができないホスト機器でデータの読出や書込を行うときのアダプタ装置として機能する。
【００４０】
以上のようなメモリ装置１０によれば、メモリチップ２７の交換だけで、全体の記憶容量を決めることができ、利用者は、使用目的に応じてメモリ装置１０の記憶容量を変えることができ使い勝手を良くすることができる。また、利用者は、装着部２２毎に用途を使い分けることができる。例えば、１番地の装着部２２に装着されたメモリチップ２７には、楽曲データを保存し、２番地の装着部２２に装着されたメモリチップ２７に画像データを保存し、３番地の装着部２２に装着されたメモリチップ２７にコンピュータで処理される処理データを保存することができる。したがって、利用者は、データ管理を容易に行うことができる。更に、利用者は、更なるメモリが必要なとき、メモリチップ２７のみを購入すればよいことから、経済的な負担を軽減することができる。
【００４１】
なお、チップ本体２８には、上述したフラッシュメモリ２９の他に、集積回路素子として、論理回路が組み込まれた集積回路素子を内蔵してもよい。
【００４２】
例えば、図８に示す例は、１番地と２番地の装着部２２に、メモリチップ２７を装着し、３番地の装着部２２に著作権保護チップ６１を装着したものである。１番地と２番地の装着部２２にメモリチップ２７を装着し、これらのメモリチップ２７に著作権保護されたディジタル信号の楽曲データや画像データやビデオデータ等のディジタルコンテンツを保存するときには、メモリチップ２７に保存されたディジタルコンテンツの違法なコピーを防止するため、利用者のＩＤ等を保存する必要がある。そこで、このメモリ装置では、チップ本体２８内に、３番地に利用者ＩＤ等を保存し、また、認証を行うことができる論理回路が組み込まれた集積回路チップを内蔵した著作権保護チップ６１を３番地の装着部２２に装着する。これによって、本発明では、著作権保護機能付きのメモリ装置を構成することができる。
【００４３】
また、図９に示す例は、１番地の装着部２２にメモリチップ２７を装着し、２番地の装着部２２に送受信回路チップ６２を装着し、３番地の装着部２２にアンテナチップ６３を装着したものである。これによって、メモリ装置間でデータの送受信を行うことができる。
【００４４】
なお、勿論、これらのチップ２７，６１，６２，６３が装着される装着部２２の番地は特に限定されるものではない。
【００４５】
以上のように、本発明が適用されたメモリ装置では、筐体１１の装着部２２に、様々な機能を有する集積回路チップを装着することができることから、１つの筐体１１でメモリ機能に様々な機能を付加することができる。
【００４６】
なお、本発明では、アダプタ装置である筐体１１に設けられた複数の装着部の全てに、メモリチップ２７以外の集積回路チップを装着するようにしてもよい。アダプタ装置である筐体１１にメモリチップ２７以外の集積回路チップを装着したとき、これは、ホスト機器の機能拡張装置として機能する。
【００４７】
【発明の効果】
本発明に係るアダプタ装置によれば、装着部に装着される集積回路チップを交換することで、集積回路チップが有する機能をホスト機器の機能に付加することができ、ホスト機器の利便性の向上を図ることができる。
【００４８】
本発明に係るメモリ装置によれば、メモリチップの交換だけで、全体の記憶容量を決めることができ、利用者は、使用目的に応じてメモリ装置の記憶容量を変えることができ使い勝手を良くすることができる。また、利用者は、装着部毎にメモリチップの用途を使い分けることができる。したがって、利用者は、データ管理を容易に行うことができる。更に、利用者は、更なるメモリが必要なとき、メモリチップのみを購入すればよいことから、経済的な負担を軽減することができる。
【図面の簡単な説明】
【図１】本発明が適用されたメモリ装置の使用態様を説明する図である。
【図２】上記メモリ装置の平面図である。
【図３】上記メモリ装置の正面図である。
【図４】上記メモリ装置の底面図である。
【図５】上記メモリ装置の側面図である。
【図６】上記メモリ装置に着脱可能なメモリチップとこのメモリチップが装着される装着部を説明するための斜視図である。
【図７】上記メモリ装置とホスト機器の回路構成を説明するブロック図である。
【図８】筐体に設けられた装着部にメモリチップと著作権保護チップとを装着した例を説明する図である。
【図９】上記装着部にメモリチップと送受信回路チップとアンテナチップとを装着して例を説明する図である。
【符号の説明】
１  ホスト機器、２  挿脱口、１０  メモリ装置、１１  筐体、１２  半導体素子、１３  端子部、２２  装着部、２３  挿脱口、２４  開口部、２５  接続端子、２６  ガイド凹部、２７  メモリチップ、２８  チップ本体、２９  フラッシュメモリ、３１  端子、３２  ガイド部
【図１】
0004759826.tif 000002
【図２】
0004759826.tif 000003
【図３】
0004759826.tif 000004
【図４】
0004759826.tif 000005
【図５】
0004759826.tif 000006
【図６】
0004759826.tif 000007
【図７】
0004759826.tif 000008
【図８】
0004759826.tif 000009
【図９】
0004759826.tif 000010