(57)【特許請求の範囲】
【請求項１】
２つの電極の間に並列に接続される静電容量素子を含み、入射光を電流信号に変換する光電変換素子と、
前記光電変換素子の一方の前記電極に入力側が接続され、入力側電位と出力側電位の関係を示す入出力特性曲線と前記入力側電位及び前記出力側電位が等しい関係にあるときの直線との交点で示される動作点に従い前記電流信号を増幅するＣＭＯＳインバータと、前記ＣＭＯＳインバータの入力端と出力端との接続または遮断を制御すると共に、遮断時に前記ＣＭＯＳインバータの前記入力側電位での容量結合による前記入力側電位に対する前記動作点を高電位側に移動させる制御を行うＰＭＯＳ型スイッチングトランジスタと、
前記ＣＭＯＳインバータの出力側に接続される画素選択用トランジスタと、
前記ＰＭＯＳ型スイッチングトランジスタをオフする際のゲート電圧を、前記ＣＭＯＳインバータの動作点の電位と前記ＰＭＯＳ型スイッチングトランジスタのしきい値電圧との差分よりも大きい値に設定する電圧制御手段と、を備え、
前記電圧制御手段は、
前記ＰＭＯＳ型スイッチングトランジスタの前記ゲート電圧を制御し、前記ＰＭＯＳ型スイッチングトランジスタのサブしきい値状態での動作になったときに、前記ＣＭＯＳインバータの出力を直線応答特性出力から対数応答特性出力に切り替えることを特徴とする光センサ回路。
【請求項２】
２つの電極の間に並列に接続される静電容量素子を含み、入射光を電流信号に変換する光電変換素子と、
前記光電変換素子の一方の前記電極に入力側が接続され、入力側電位と出力側電位の関係を示す入出力特性曲線と前記入力側電位及び前記出力側電位が等しい関係にあるときの直線との交点で示される動作点に従い前記電流信号を増幅するＣＭＯＳインバータと、
前記ＣＭＯＳインバータの入力端と出力端との接続または遮断を制御すると共に、遮断時に前記ＣＭＯＳインバータの入力側電位での容量結合による前記入力側電位に対する前記動作点を低電位側に移動させる制御を行うＮＭＯＳ型スイッチングトランジスタと、
前記ＣＭＯＳインバータの出力側に接続される画素選択用トランジスタと、
前記ＮＭＯＳ型スイッチングトランジスタをオフする際のゲート電圧を、前記ＣＭＯＳインバータの動作点の電位と前記ＮＭＯＳ型スイッチングトランジスタのしきい値電圧との合計値よりも小さい値に設定する電圧制御手段と、を備え、
前記電圧制御手段は、
前記ＮＭＯＳ型スイッチングトランジスタの前記ゲート電圧を制御し、前記ＮＭＯＳ型スイッチングトランジスタのサブしきい値状態での動作になったときに、前記ＣＭＯＳインバータの出力を直線応答特性出力から対数応答特性出力に切り替えることを特徴とする光センサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光センサ回路に関し、特に、光信号を電気信号に変換する光電変換素子からの光電流をＣＭＯＳインバータで増幅することにより微弱光を高感度で検出するのに好適な光センサ回路に関する。
【背景技術】
【０００２】
従来、微弱な光信号を高い感度で電気信号に変換して検出する光センサ回路として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータを利用して光電変換素子であるフォトダイオードから出力される光電流を増幅するように構成された光センサ回路が知られている（特許文献１）。増幅手段としてＣＭＯＳインバータを使用するのは、回路構成が簡単であり、イメージセンサチップとして集積回路を作製することが容易であるという理由に基づいている。このＣＭＯＳインバータは、ＰチャンネルとＮチャンネルのエンハンスメント形ＭＯＳトランジスタを用いた一種のプッシュ・プル回路で構成されている。
【０００３】
図６と図７に上記ＣＭＯＳインバータの回路構成を示す。図６はイメージセンサの１つ画素すなわち１つの光センサ回路の要部の電気回路を示す。１つの光センサ回路１０１は、フォトダイオードＰＤと、フォトダイオードＰＤのアノードとカソードの間に並列に接続された寄生容量であるコンデンサＣとを有する。フォトダイオードＰＤのカソードとアースとの間には電源１０２（Ｖｄｄ）が接続される。フォトダイオードＰＤのアノード側には前述のエンハンスメント形ＭＯＳトランジスタ１０３が接続される。フォトダイオードＰＤのアノードは、エンハンスメント形ＭＯＳトランジスタ１０３の２つのゲートに接続され、センサ信号をエンハンスメント形ＭＯＳトランジスタ１０３に入力する。２つのゲートに接続される端子１０３ａはエンハンスメント形ＭＯＳトランジスタ１０３の入力端子である。またエンハンスメント形ＭＯＳトランジスタ１０３の端子１０３ｂはセンサ信号を出力する出力端子である。エンハンスメント形ＭＯＳトランジスタ１０３の入力端子１０３ａと出力端子１０３ｂのそれぞれに、並列な接続関係で、ＭＯＳ型スイッチングトランジスタ１０４のドレインとソースが接続されている。また、エンハンスメント形ＭＯＳトランジスタ１０３の図６中の上端子には電圧ＶＤＤ（＝５Ｖ）が印加され、下端子はグランドに接続されている。
【０００４】
図６に示したエンハンスメント形ＭＯＳトランジスタ１０３をＣＭＯＳインバータＩＡとして表現すると、その電気回路は図７のごとくなる。図７において、図６で説明した要素と同一の要素には同一の符号を付している。図７に示した回路構成において、ＭＯＳ型スイッチングトランジスタ１０４は、ＣＭＯＳインバータＩＡにおける入力端子と出力端子を接続または遮断する。ＭＯＳ型スイッチングトランジスタ１０４がオン（ゲート電圧がＬｏレベル）のときＣＭＯＳインバータＩＡの入力端子と出力端子は接続（短絡）され、ＭＯＳ型スイッチングトランジスタ１０４がオフ（ゲート電圧がＨｉレベル）のときＣＭＯＳインバータＩＡの入力端子と出力端子は遮断される。ＭＯＳ型スイッチングトランジスタ１０４のゲート電圧をＬｏレベルにしてＣＭＯＳインバータＩＡの入力端子と出力端子を短絡させることにより、ＣＭＯＳインバータＩＡおよびフォトダイオードＰＤの動作点（バイアス点）を設定する。ＣＭＯＳインバータＩＡの動作点（バイアス点）は、ＣＭＯＳインバータＩＡの入出力特性曲線と、入力電圧（Ｖｉｎ）＝出力電圧（Ｖｏｕｔ）の関係を満たす直線との交点として設定される（特許文献１の図４参照）。ＣＭＯＳインバータＩＡの動作点は、その入出力特性曲線の中央の直線的な線形領域のほぼ中央付近に設定される。線形領域のほぼ中央付近はもっとも増幅率（ゲイン）が大きな箇所である。上記のごとくＭＯＳ型スイッチングトランジスタ１０４がオン（接続）からオフ（遮断）に切り換わると、フォトダイオードＰＤの出力端子での電圧変化を高い増幅率で増幅し、その出力端子に読み出すことができ、微弱光を高感度で検出することが可能となる。
【０００５】
上記のごとき回路構成を有する光センサ回路１０１を多数用意してマトリックス状に配列することにより、画像を撮像する２次元のイメージセンサを作ることができる。
【０００６】
このような光センサ回路１０１は、少ない光量であっても高感度に検出することができるという特性を有しており、夜間などの暗所での撮影への応用が検討されている。
【特許文献１】特開平１１−２２０６５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記の特許文献１に開示されたイメージセンサでは、ＣＭＯＳインバータの入出力特性曲線の線形領域を利用してフォトダイオードで変換された光電流の増幅を行うため、感度は大きいが、即座に信号が飽和してしまうので、ダイナミックレンジが当該線形領域に限定され、ダイナミックレンジが狭いという問題があった。そのため明暗の大きな画像を撮影することが難しいという問題があった。
【０００８】
本発明の目的は、上記の課題に鑑み、ＣＭＯＳインバータで光電流を増幅する光センサ回路においてＣＭＯＳインバータの入出力特性曲線のダイナミックレンジを拡大することができる光センサ回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る光センサ回路は、上記目的を達成するために、次のように構成される。
【００１０】
第１の光センサ回路（請求項１に対応）は２つの電極の間に並列に接続される静電容量素子を含み、入射光を電流信号に変換する光電変換素子と、光電変換素子の一方の電極に入力側が接続され、入力側電位と出力側電位の関係を示す入出力特性曲線と入力側電位及び出力側電位が等しい関係にあるときの直線との交点で示される動作点に従い電流信号を増幅するＣＭＯＳインバータと、ＣＭＯＳインバータの入力端と出力端との接続または遮断を制御すると共に、遮断時にＣＭＯＳインバータの入力側電位での容量結合による入力側電位に対する動作点を高電位側に移動させる制御を行うＰＭＯＳ型スイッチングトランジスタと、ＣＭＯＳインバータの出力側に接続される画素選択用トランジスタと、ＰＭＯＳ型スイッチングトランジスタをオフする際のゲート電圧を、ＣＭＯＳインバータの動作点の電位とＰＭＯＳ型スイッチングトランジスタのしきい値電圧との差分よりも大きい値に設定する電圧制御手段と、を備え、電圧制御手段は、ＰＭＯＳ型スイッチングトランジスタのゲート電圧を制御し、ＰＭＯＳ型スイッチングトランジスタのサブしきい値状態での動作になったときに、ＣＭＯＳインバータの出力を直線応答特性出力から対数応答特性出力に切り替えるように構成される。
【００１１】
上記の光センサ回路では、ＣＭＯＳインバータの入力端と出力端との接続または遮断を選択するＰＭＯＳ型スイッチングトランジスタをオフする際のゲート電圧を電圧制御手段によって所定電圧になるように設定したため、増幅時にＣＭＯＳインバータの入出力特性曲線のダイナミックレンジを拡大することが可能となる。
【００１２】
第２の光センサ回路（請求項２に対応）は、２つの電極の間に並列に接続される静電容量素子を含み、入射光を電流信号に変換する光電変換素子と、光電変換素子の一方の電極に入力側が接続され、入力側電位と出力側電位の関係を示す入出力特性曲線と入力側電位及び出力側電位が等しい関係にあるときの直線との交点で示される動作点に従い電流信号を増幅するＣＭＯＳインバータと、ＣＭＯＳインバータの入力端と出力端との接続または遮断を制御すると共に、遮断時にＣＭＯＳインバータの入力側電位での容量結合による入力側電位に対する動作点を低電位側に移動させる制御を行うＮＭＯＳ型スイッチングトランジスタと、ＣＭＯＳインバータの出力側に接続される画素選択用トランジスタと、ＮＭＯＳ型スイッチングトランジスタをオフする際のゲート電圧を、ＣＭＯＳインバータの動作点の電位とＮＭＯＳ型スイッチングトランジスタのしきい値電圧との合計値よりも小さい値に設定する電圧制御手段と、を備え、電圧制御手段は、ＮＭＯＳ型スイッチングトランジスタのゲート電圧を制御し、ＮＭＯＳ型スイッチングトランジスタのサブしきい値状態での動作になったときに、ＣＭＯＳインバータの出力を直線応答特性出力から対数応答特性出力に切り替えるように構成される。
【００１３】
上記の光センサ回路では、ＣＭＯＳインバータの入力端と出力端との接続または遮断を選択するＮＭＯＳ型スイッチングトランジスタをオフする際のゲート電圧を電圧制御手段によって所定電圧になるように設定したため、増幅時にＣＭＯＳインバータの入出力特性曲線のダイナミックレンジを拡大することが可能となる。
【発明の効果】
【００１４】
本発明によれば、ＣＭＯＳインバータの入力端と出力端との接続または遮断を選択するＰＭＯＳ型またはＮＭＯＳ型のスイッチングトランジスタをオフする際のゲート電圧を、電圧制御手段によって所定電圧になるように設定したため、微弱光に対しては直線応答特性を使用し、強い光には対数変換の応答特性を使用し、増幅時にＣＭＯＳインバータの入出力特性曲線のダイナミックレンジを拡大することできる
【発明を実施するための最良の形態】
【００１５】
以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。
【００１６】
図１〜図３を参照して本発明に係る光センサ回路の第１の実施形態を説明する。図１は本実施形態による１つの光センサ回路（画素）を示す電気回路を示す。図１において、図７で説明した要素と実質的に同一の要素には同一の符号を付している。図２は、当該光センサ回路に含まれるＣＭＯＳインバータの動作点（バイアス点）の変化状態のグラフを示す。
【００１７】
図１において、１つの光センサ回路１０は、フォトダイオードＰＤと、フォトダイオードＰＤのアノード１１ａとカソード１１ｂの間に並列に接続された、寄生の静電容量であるコンデンサＣとを有する。フォトダイオードＰＤは、受光面に入射される光Ｌ１を電流信号に変換する。この電流信号は、フォトダイオードＰＤの出力側がオープン状態にあるときにはコンデンサＣに蓄積される。
【００１８】
フォトダイオードＰＤのアノード１１ａはグランドに接続されている。他方、フォトダイオードＰＤのカソード１１ｂにはＣＭＯＳインバータＩＡの入力端子が接続されている。ＣＭＯＳインバータＩＡは、ＰチャンネルとＮチャンネルのエンハンスメント形ＭＯＳトランジスタを用いた一種のプッシュ・プル回路である。ＣＭＯＳインバータＩＡの入力端子と出力端子のそれぞれに、並列な接続関係で、ＰＭＯＳ型スイッチングトランジスタ１２のドレインとソースが接続されている。
【００１９】
ＰＭＯＳ型スイッチングトランジスタ１２は、ＣＭＯＳインバータＩＡにおける入力端子と出力端子を接続または遮断する。ＰＭＯＳ型スイッチングトランジスタ１２がオン（ゲート電圧がＬｏレベル）のときＣＭＯＳインバータＩＡの入力端子と出力端子は接続（短絡）され、ＰＭＯＳ型スイッチングトランジスタ１２がオフ（ゲート電圧がＨｉレベル）のときＣＭＯＳインバータＩＡの入力端子と出力端子は遮断される。ＰＭＯＳ型スイッチングトランジスタ１２のゲート電圧をＨｉレベルからＬｏレベルに切り換えてＣＭＯＳインバータＩＡの入力端子と出力端子を短絡させることにより、ＣＭＯＳインバータＩＡおよびフォトダイオードＰＤの動作点（バイアス点）を設定する。ＣＭＯＳインバータＩＡの動作点（バイアス点）は、図２に示すごとく、ＣＭＯＳインバータＩＡの入出力特性曲線Ｃ１と、入力電圧（Ｖｉｎ）＝出力電圧（Ｖｏｕｔ）の関係を満たす直線Ｃ２との交点Ｐ１として設定される。
【００２０】
ＣＭＯＳインバータＩＡの動作点は、入出力特性曲線Ｃ１の中央の直線的な線形領域のほぼ中央付近に設定される。線形領域のほぼ中央付近はもっとも増幅率（ゲイン）が大きな箇所である。上記のごとくＰＭＯＳ型スイッチングトランジスタ１２がオン（接続）からオフ（遮断）に切り換わると、フォトダイオードＰＤの出力端子での電圧変化を高い増幅率で増幅し、その出力端子に読み出すことができ、微弱光を高感度で検出することが可能となる。
【００２１】
上記のＰＭＯＳ型スイッチングトランジスタ１２のオン・オフ動作を制御するゲート電圧は電圧制御部１３から与えられる。ＰＭＯＳ型スイッチングトランジスタ１２のゲート電圧の状態は、後述するように、電圧制御部１３によってさらに精密に制御される。
【００２２】
さらにＣＭＯＳインバータＩＡの出力端子には画素選択用のＭＯＳ型トランジスタ１４が接続されている。ＮＭＯＳ型トランジスタ１４から出力端子が引き出される。
【００２３】
上記の光センサ回路２０の構成によれば次の作用が生じる。ＣＭＯＳインバータＩＡにおける入力端子と出力端子を接続または遮断するスイッチ手段としてＰＭＯＳ型スイッチングトランジスタ１２が用いられる。フォトダイオードＰＤのコンデンサＣに光電荷を蓄積させるため、ＰＭＯＳ型スイッチングトランジスタ１２をオフしてＭＯＳインバータＩＡを遮断する時、ＣＭＯＳインバータＩＡの入力側電位での容量結合による変化方向が反対になり、ＣＭＯＳインバータＩＡの動作点の位置を入力端側電位に関して高電位側に移動させることができる。この状態を図２の矢印ＡＲ１１（遮断時）で示す。さらに、その後、フォトダイオードＰＤが光電変換作用を生じカソード１１ｂ側の電位が光Ｌ１の入射によって降下する（蓄積時）と、ＣＭＯＳインバータＩＡの動作点は入力端側電位の観点で反対に低電位側に推移する。この状態は、図４の矢印ＡＲ１２（蓄積時）で示される。これにより、光センサ回路１０によれば、フォトダイオードＰＤでの光電荷の蓄積は、ＰＭＯＳ型スイッチングトランジスタ１２のオフ動作後の入力端側電位が低下した状態で開始される。その結果、ＣＭＯＳインバータＩＡの入出力特性曲線Ｃ１の線形領域を有効に使用することができ、線形領域のダイナミックレンジが有効に活用して応答領域を広げることができる。
【００２４】
さらに、本実施形態では、ＣＭＯＳインバータＩＡの入出端を接続・遮断するＰＭＯＳ型スイッチングトランジスタ１２のゲート電圧を、電圧制御部１３で制御することによって、ニー（Knee）特性（対数変換）を持たせるようにしている。その動作条件は次の通りである。
【００２５】
ＰＭＯＳ型スイッチングトランジスタ１２を遮断動作（オフ）させる際に、そのゲート電圧は、電圧制御部１３によって所定の範囲に収まるように設定される。当該範囲の下限値は、ＣＭＯＳインバータＩＡの動作点（Ｐ１）の電位とＰＭＯＳ型スイッチングトランジスタ１２のしきい値電圧との差分より大きくする。これは、ＰＭＯＳ型スイッチングトランジスタ１２を動作させるゲート電圧値とするためである。また上記範囲の上限値は特に限定されないが、一般的には、電源（Ｖｄｄ）の電圧値が用いられる。
【００２６】
上記の結果、図３に示すごときＣＭＯＳインバータＩＡの出力特性において、或るしきい値で、直線応答特性Ｃ２１から対数的な応答特性Ｃ２２に切り換えることができる。この現象は、フォトダイオードＰＤでは光電流が流れるが、この光電流はＰＭＯＳ型スイッチングトランジスタ１２を介して電流が供給され、ＣＭＯＳインバータＩＡは安定点に落ちつこうとするからである。特に、電位差がしきい値電圧値以下のときにはＰＭＯＳ型スイッチングトランジスタ１２はほとんどオフ状態であるため、最初の変化は直線的なものであり、他方、流れる電流が増してくるとＰＭＯＳ型スイッチングトランジスタ１２のサブしきい値状態での動作になってその出力は対数的な特性を示すことになる。これにより、光センサ回路１０の入出力特性のダイナミックレンジを拡大することができる。
【００２７】
上記のごとく、ＰＭＯＳ型スイッチングトランジスタ１２をオフしてＣＭＯＳインバータＩＡを遮断する時、ＣＭＯＳインバータＩＡの動作点の位置は線形領域端部に向かって高電位側に移動するが、その移動範囲はＰＭＯＳ型スイッチングトランジスタ１２のトランジスタ特性に依存して異なる。さらにその後、フォトダイオードＰＤが光電変換作用を生じる時にカソード１１ｂ側の電位が低下するためＣＭＯＳインバータＩＡの入力電圧は低電位側に降下する。
【００２８】
上記光センサ回路１０によれば、フォトダイオードＰＤで発生する光電荷が少ないとき、すなわち光Ｌ１の照度が小さい微弱光であるときには、ＣＭＯＳインバータＩＡの線形領域を使用して線形的な動作を行う。また光Ｌ１の照度が強くなり光電荷が増大したときには、ＰＭＯＳ型スイッチングトランジスタ１２の上記のニー特性を利用して対数変換動作が行われ、対数的な出力とする。ＰＭＯＳ型スイッチングトランジスタ１２のゲート電圧の値を上記のように所定範囲に収めることで、当該所定範囲の下限値に近づくほど線形動作の領域が狭くなり、上限値に近づくほど対数変換動作が広くなる。
【００２９】
以上により、ＰＭＯＳ型スイッチングトランジスタ１２のゲート電圧の値を上記のように所定範囲に収めることによりそのダイナミックレンジを拡大することができる。
【００３０】
次に、図４と図５を参照して本発明に係る光センサ回路の第２の実施形態を説明する。図４は図１と同様な図であり、図５は図２と同様な図である。図４と図５において、図１と図２で説明した要素と同じ要素には同一の符号を付している。
【００３１】
この実施形態による光センサ回路２０は、フォトダイオードＰＤと、フォトダイオードＰＤのアノード１１ａとカソード１１ｂの間に並列に接続されたコンデンサＣとを有する。フォトダイオードＰＤのカソード１１ｂには電圧Ｖｄｄが印加されている。フォトダイオードＰＤのアノード１１ａにはＣＭＯＳインバータＩＡの入力端子が接続されている。ＣＭＯＳインバータＩＡの入力端子と出力端子のそれぞれに、並列な接続関係で、ＮＭＯＳ型スイッチングトランジスタ２１のドレインとソースが接続されている。
【００３２】
ＮＭＯＳ型スイッチングトランジスタ２１は、ＣＭＯＳインバータＩＡにおける入力端子と出力端子を接続または遮断する。ＮＭＯＳ型スイッチングトランジスタ２１がオン（ゲート電圧が高レベルＨｉ）のときＣＭＯＳインバータＩＡの入力端子と出力端子は接続（短絡）され、ＮＭＯＳ型スイッチングトランジスタ２１がオフ（ゲート電圧が低レベルＬｏ）のときＣＭＯＳインバータＩＡの入力端子と出力端子は遮断される。ＮＭＯＳ型スイッチングトランジスタ２１を遮断動作（オフ）させる際のゲート電圧は、電圧制御部１３によって所定の範囲に収まるように設定される。当該範囲の下限値は、一般的にはグランドであり、上限値はＣＭＯＳインバータＩＡの動作点（Ｐ１）の電位とＮＭＯＳスイッチングトランジスタ２１のしきい値電圧との合計値である。その他のＮＭＯＳ型スイッチングトランジスタ２１の機能等は、第１実施形態で説明したＰＭＯＳ型スイッチングトランジスタ１２の機能等を同じである。その他の回路構成は、第１実施形態の光センサ回路１０と同じである。
【００３３】
上記の光センサ回路２０の構成によれば次の作用が生じる。ＣＭＯＳインバータＩＡにおける入力端子と出力端子を接続または遮断するスイッチ手段としてＮＭＯＳ型スイッチングトランジスタ２１を用いる。従ってフォトダイオードＰＤのコンデンサＣに光電荷を蓄積させるため、ＮＭＯＳ型スイッチングトランジスタ２１をオフしてＭＯＳインバータＩＡを遮断する時、ＣＭＯＳインバータＩＡの入力側電位での容量結合による変化方向が反対になり、ＣＭＯＳインバータＩＡの動作点の位置を入力端側電位に関して低電位側に移動させることができる。この状態を図５の矢印ＡＲ２１（遮断時）で示す。さらに、その後、フォトダイオードＰＤが光電変換作用を生じカソード１１ｂ側の電位が光Ｌ１の入射によって上昇する（蓄積時）と、ＣＭＯＳインバータＩＡの動作点は入力端側電位の観点で反対に高電位側に推移する。この状態は、図５の矢印ＡＲ２２（蓄積時）で示されている。
【００３４】
さらに、上記光センサ回路２０によれば、フォトダイオードＰＤで発生する光電荷が少ないとき、すなわち光Ｌ１の照度が小さい微弱光であるときには、ＣＭＯＳインバータＩＡの線形領域を使用して線形的な動作を行う。また光Ｌ１の照度が強くなり光電荷が増大したときには、ＮＭＯＳ型スイッチングトランジスタ２１の上記のニー特性を利用して対数変換動作が行われ、対数的な出力とする。
【００３５】
以上のように、本実施形態の光センサ回路２０によれば、フォトダイオードＰＤでの光電荷の蓄積（ＣＭＯＳインバータＩＡの入力側電位の上昇）は、ＮＭＯＳ型スイッチングトランジスタ２１のオフ動作後の入力端側電位が降下した状態で開始されることになる。その結果、ＣＭＯＳインバータＩＡの入出力特性曲線の線形領域を有効に使用することができ、線形領域のダイナミックレンジが有効に活用して応答領域を広げることができる。さらに、ＮＭＯＳ型スイッチングトランジスタ２１のゲート電圧の値を上記のように所定範囲に収めることによりそのダイナミックレンジを拡大することができる。
【００３６】
本発明に係る光センサ回路は次のように変形することができる。第１実施形態の光センサ回路において、ＰＭＯＳ型スイッチングトランジスタを用いる代わりに、Ｐ／Ｎ−ＭＯＳ型スイッチングトランジスタを用いることができる。また第２実施形態の光センサ回路で、ＮＭＯＳ型スイッチングトランジスタを用いる代わりに、Ｐ／Ｎ−ＭＯＳ型スイッチングトランジスタを用いることができる。これらの変形の実施形態の構成によれば、前述した作用効果に加えて、スイッチング時の変化をなくすことができる。
【００３７】
上記のごとき回路構成を有する各実施形態の光センサ回路を多数用意してマトリックス状に配列することにより、２次元の画像を撮像するイメージセンサを作ることができる。
【００３８】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【産業上の利用可能性】
【００３９】
本発明は、微弱光を高感度で検出することができかつ線形領域のダイナミックレンジを広く活用でき、さらにダイナミックレンジを拡大できるイメージセンサの光センサ回路として利用される。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る光センサ回路の第１の実施形態を示す電気回路図である。
【図２】第１実施形態に係る光センサ回路の動作特性を示すグラフである。
【図３】第１実施形態に係る光センサ回路のＣＭＯＳインバータの出力特性を示すグラフである。
【図４】本発明に係る光センサ回路の第２の実施形態を示す電気回路図である。
【図５】第２実施形態に係る光センサ回路の動作特性を示すグラフである。
【図６】従来の光センサ回路の具体的回路構成を示す電気回路図である。
【図７】従来の光センサ回路をＣＭＯＳインバータの表現で示す回路図である。
【符号の説明】
【００４１】
１０      光センサ回路
１２      ＰＭＯＳ型スイッチングトランジスタ
１３      電圧制御部
１４      画素選択用ＭＯＳ型トランジスタ
２０      光センサ回路
２１      ＮＭＯＳ型スイッチングトランジスタ
ＰＤ      フォトダイオード
ＩＡ      ＣＭＯＳインバータ
【図１】
0004648830.tif 000002
【図２】
0004648830.tif 000003
【図３】
0004648830.tif 000004
【図４】
0004648830.tif 000005
【図５】
0004648830.tif 000006
【図６】
0004648830.tif 000007
【図７】
0004648830.tif 000008