(57)【特許請求の範囲】
【請求項１】
セラミック基板本体と、前記セラミック基板本体表面に形成された樹脂層を含む樹脂層部と、前記セラミック基板本体の表面に突出形成された焼結金属からなる柱状導体とを備え、
前記柱状導体の少なくとも一部は、焼結金属からなる所定形状の導体部が複数重なり合った多段構造を有し、
前記重なり合った導体部の数が異なる複数種類の柱状導体を有し、
前記樹脂層部は、複数の前記樹脂層と配線層とが交互に積層されてなり、
各樹脂層の厚さが当該樹脂層を貫通する導体部の高さと略等しく設定されており、
前記樹脂層部に電子部品が埋め込まれていることを特徴とする複合配線基板。
【請求項２】
前記各導体部は略円錐台形状とされていることを特徴とする請求項１記載の複合配線基板。
【請求項３】
１つの導体部のみにより形成される柱状導体を有することを特徴とする請求項１又は２記載の複合配線基板。
【請求項４】
前記柱状導体が前記樹脂層部を貫通していることを特徴とする請求項１〜３のいずれか１項記載の複合配線基板。
【請求項５】
前記セラミック基板本体にキャビティが設けられ、前記キャビティに前記電子部品が搭載されていることを特徴とする請求項１記載の複合配線基板。
【請求項６】
収縮抑制効果を有するシートに形成した貫通孔に導電ペーストを充填し、導体形成用シートを形成する工程と、
貫通孔に充填された前記導電ペーストの少なくとも一対が接するように重ね合わされた複数枚の導体形成用シートと、基板用グリーンシートとを重ね合わせて積層体を形成する工程と、
前記積層体を焼成する工程と、
前記焼成後の残渣を除去することにより、セラミック基板本体と、前記セラミック基板本体の表面に突出形成された焼結金属からなる柱状導体とを備え、前記柱状導体の少なくとも一部は、焼結金属からなる所定形状の導体部が複数重なり合った多段構造を有し、前記重なり合った導体部の数が異なる複数種類の柱状導体を有するセラミック基板を得る工程と、
前記セラミック基板本体の表面に、樹脂層を含む樹脂層部を形成する工程とを有し、
前記樹脂層部は、複数の前記樹脂層と配線層とを交互に積層した構造を有し、各樹脂層の厚さを当該樹脂層を貫通する導体部の高さと略等しく設定し、
前記樹脂層部に電子部品を埋め込むことを特徴とする複合配線基板の製造方法。
【請求項７】
前記貫通孔を略円錐台形状に形成することを特徴とする請求項６記載の複合配線基板の製造方法。
【請求項８】
前記柱状導体として、１つの導体部のみからなる柱状導体を形成することを特徴とする請求項６又は７記載の複合配線基板の製造方法。
【請求項９】
前記樹脂層は、支持フィルム上にプリプレグが保持された積層シートを圧着し、前記支持フィルムの剥離を行った後、前記プリプレグを硬化することにより形成され、
前記積層シートは、前記柱状導体に対応した位置に凹部又は貫通孔を有するとともに、前記柱状導体の高さに応じて前記凹部又は貫通孔の深さが設定されていることを特徴とする請求項６〜８のいずれか１項記載の複合配線基板の製造方法。
【請求項１０】
前記セラミック基板の外周に沿って多段構造の柱状導体を複数形成することを特徴とする請求項９記載の複合配線基板の製造方法。
【請求項１１】
前記樹脂層は熱硬化性樹脂を含有することを特徴とする請求項９又は１０記載の複合配線基板の製造方法。
【請求項１２】
前記柱状導体の頂面に導電ペーストを配置した後、前記樹脂層部を形成することを特徴とする請求項６記載の複合配線基板の製造方法。
【請求項１３】
前記セラミック基板本体にキャビティを設け、前記キャビティに前記電子部品を搭載することを特徴とする請求項１２記載の複合配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック基板本体と、セラミック基板本体の表面に突出形成された焼結金属からなる柱状導体とを備えるセラミック基板及びそれを用いた複合配線基板に関する。また、本発明は、前記セラミック基板及び複合配線基板の製造方法に関する。
【背景技術】
【０００２】
電子機器等の分野においては、電子デバイスを実装するためのセラミック基板が広く用いられ、近年では、電子機器の小型軽量化や多機能化等の要望に応え、且つ高信頼性を有するセラミック基板として、多層セラミック基板が提案され、実用化されている。多層セラミック基板は、複数のセラミック層を積層することにより構成され、各セラミック層に配線導体や電子素子等を一体に作り込むことで回路基板の高密度化が可能となっている。
【０００３】
多層セラミック基板等のセラミック基板においては、焼成時の収縮に起因する寸法精度や平面度の低下が大きな問題となる。多層セラミック基板は、複数のグリーンシートを積層して積層体を形成した後、これを焼成することにより形成される。そして、前記グリーンシートは焼成工程における焼結に伴って収縮するが、この収縮率や収縮方向は、基板材料、グリーンシートの組成、製造ロット、さらには製造条件等に応じて異なってくる。この収縮ばらつきにより、多層セラミック基板の寸法精度や平面度は大きく低下し、最終的に得られる多層セラミック基板においては、例えば寸法精度は０．５％程度にとどまっている。
【０００４】
また、前記収縮ばらつきは、以下のような様々な不具合を引き起こす。例えば内部電極印刷用のスクリーン版は基板収縮率を逆算して作製しなければならないが、前述の基板収縮率の変化により、製造ロットに応じてスクリーン版を何度も作り直さなければならず、不経済である。加えて、収縮誤差を予め許容するように必要以上に大きい面積の電極を形成しなければならず、配線の高密度化の妨げにもなる。また、多層セラミック基板内に大容量コンデンサを作り込む目的で基板材料と誘電体材料を同時焼成したとき、基板材料と誘電体材料とで平面方向の収縮率が異なると、誘電体が形成された部分の基板表面に凹みを生じ、部品の実装性が悪化する。さらには、グリーンシートにおいては造膜方向によって幅方向と長手方向の収縮率が異なるため、このことも製造上の問題となる。
【０００５】
一方、電子機器の分野においては、高機能化、高精度化及び高密度化に対する要望がより一層高まりつつあり、これら要望を満たすべくセラミック基板技術と樹脂基板技術を組み合わせる複合配線基板が提案されている。セラミック基板表面に樹脂層を例えば多層に形成するには、多層プリント配線基板の分野において採用されているビルドアップ法を適用することが考えられる。ビルドアップ法は、樹脂層形成工程とビア形成工程と配線形成工程とを樹脂層１層ごとに繰り返す方法であるが、上層配線下にビアを形成するブラインドビアやビアの上にビアを形成するビアオンビア構造等、任意の位置にビアを設けることが可能であり、層間の接続をするためにスルーホールを採用するような従来の多層プリント配線基板に比較して配線の高密度化への対応が可能である点に特長がある。
【０００６】
このようなビルドアップ法において層間接続するビアを形成する方式としては、絶縁樹脂層に孔を設けた後に電解めっきを行う方式（例えば特許文献１等参照）や、絶縁樹脂層に設けた孔に導電性ペーストを埋め込む方式（例えば特許文献２等参照）が知られている。
【特許文献１】特開平１０−６５３４０号公報
【特許文献２】特開平８−２７９６７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
セラミック基板表面に樹脂層を多層に形成する場合、層間接続を確実に行うことが重要となるが、前述のように電解めっきや導電性ペーストを用いるビルドアップ法ではこの点に問題があり、さらなる改善が必要とされている。例えば、特許文献１等に記載される電解めっき方式ではめっき液の残渣がマイグレーションや腐食を引き起こすおそれがあり、一方、特許文献２等に記載される導電性ペースト方式では、接続安定性が低く、抵抗値が高くなってしまうほか、コストの上昇を招く等の問題点がある。
【０００８】
また、前述のビルドアップ法においては、層間接続用ビアを形成するために、樹脂層への孔加工工程と、電解めっきや導電ペーストの埋め込み等により上下の配線層間を接続する導通接続工程を樹脂層１層ごとに行わなければならない。このため、スルーホールにより接続を実現する従来の方法に比べて工程数が大幅に増加し、製品リードタイムが長くなることや、下層配線層との位置合わせが難しいこと等が問題視されている。
【０００９】
本発明はこのような従来の実情に鑑みて提案されたものであり、セラミック基板の平面方向の収縮を抑えるとともに、セラミック基板本体の表面に樹脂層部を形成して複合配線基板とする場合、工程の大幅な増加を招くことなく樹脂層部に高品質なビアを形成することが可能なセラミック基板及び複合配線基板、並びにそれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前述の課題を解決するために、本発明に係るセラミック基板は、セラミック基板本体と、前記セラミック基板本体表面に形成された樹脂層を含む樹脂層部と、前記セラミック基板本体の表面に突出形成された焼結金属からなる柱状導体とを備え、前記柱状導体の少なくとも一部は、焼結金属からなる所定形状の導体部が複数重なり合った多段構造を有し、前記重なり合った導体部の数が異なる複数種類の柱状導体を有し、前記樹脂層部は、複数の前記樹脂層と配線層とが交互に積層されてなり、各樹脂層の厚さが当該樹脂層を貫通する導体部の高さと略等しく設定されており、前記樹脂層部に電子部品が埋め込まれていることを特徴とする。
【００１２】
また、本発明に係るセラミック基板の製造方法は、収縮抑制効果を有するシートに形成した貫通孔に導電ペーストを充填し、導体形成用シートを形成する工程と、貫通孔に充填された前記導電ペーストの少なくとも一対が接するように重ね合わされた複数枚の導体形成用シートと、基板用グリーンシートとを重ね合わせて積層体を形成する工程と、前記積層体を焼成する工程と、前記焼成後の残渣を除去することにより、セラミック基板本体と、前記セラミック基板本体の表面に突出形成された焼結金属からなる柱状導体とを備え、前記柱状導体の少なくとも一部は、焼結金属からなる所定形状の導体部が複数重なり合った多段構造を有し、前記重なり合った導体部の数が異なる複数種類の柱状導体を有するセラミック基板を得る工程と、前記セラミック基板本体の表面に、樹脂層を含む樹脂層部を形成する工程とを有し、前記樹脂層部は、複数の前記樹脂層と配線層とを交互に積層した構造を有し、各樹脂層の厚さを当該樹脂層を貫通する導体部の高さと略等しく設定し、前記樹脂層部に電子部品を埋め込むことを特徴とする。
【００１４】
本発明においては、多段構造の柱状導体をセラミック基板本体と同時に形成しておき、その後、樹脂層部を形成する。柱状導体を構成する導体部の数及び高さは、導体形成用シートの枚数や厚み等に応じて任意にとすることができる。このため、複合配線基板の樹脂層部のビアとなり得るような高さの高い柱状導体や、層間接続用ビアとなり得るような適度な高さの柱状導体の形成が容易に実現される。
【００１５】
また、導体部は導電ペースト中の金属粉末が焼結した焼結金属からなり、各導体部が直接接合することによって多段構造の柱状導体を形成しているので、柱状導体の抵抗値は低く抑えられる。さらに、柱状導体において、各導体部は焼結により一体化していることから、高い接続安定性も実現される。加えて、めっき処理が不要なため、めっき液に起因する腐食が発生することがない。
【００１６】
また、樹脂層を形成する前に、樹脂層のビアとなる柱状導体を予め形成しておくので、樹脂層にビアを設ける際の高精度な位置合わせが不要となり、工程を簡略化することができる。
【００１７】
さらに、柱状導体を形成するための導体形成用シートとして、収縮抑制効果を有するシートを用いるので、焼成時における基板用グリーンシートの平面方向への収縮が抑制され、収縮ばらつきの小さい良好な状態のセラミック基板が作製される。
【発明の効果】
【００１８】
本発明によれば、セラミック基板の収縮ばらつきを抑えて寸法精度や平面度の向上を図るとともに、複合配線基板を形成する際に樹脂層部にビアを形成する工程を簡略化しつつ、例えば確実な層間接続を行うことができる高品質なビアを形成することが可能である。また、本発明によれば、セラミック基板本体表面に形成した多段構造の柱状導体を樹脂層のビアとして利用することで、例えばチップ部品を内蔵し得るように樹脂層の厚みを厚くした場合であっても樹脂層における層間接続を確実に確保可能な複合配線基板を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を適用したセラミック基板及び複合配線基板並びにそれらの製造方法について、図面を参照しながら詳細に説明する。
【００２０】
（第１の実施形態）
本発明を適用した複合配線基板の一例を、図１に示す。図１に示す複合配線基板１は、セラミック基板本体２と、セラミック基板本体２の表面に形成された樹脂層部３と、セラミック基板本体２の表面を基点とし、樹脂層部３側に突出形成された柱状導体４とを備えている。
【００２１】
セラミック基板本体２は、複数のセラミック層が積層一体化されてなるものである。各セラミック層の間には、内層パターン５や内層パターン５等を層間接続するビア（図示は省略する。）等の内部導体、さらには、インダクタ、キャパシタ等の電子素子（図示は省略する。）が作り込まれていてもよい。セラミック基板本体２の表面には、表層パターン６が形成されている。なお、セラミック基板本体２は単層のセラミック基板であってもよい。
【００２２】
柱状導体４は、焼結金属からなり、図１に示すように所定形状の導体部７が複数重なり合った多段構造を有している。図１においては、２つの導体部７が重なり合った２段構造の柱状導体４を例示しているが、柱状導体は例えば３段以上の多段構造であってもよい。
【００２３】
導体部７の形状は、例えば略円錐台形状とされる。導体部７及び導体部７が複数重なり合った柱状導体４は、詳細は後述するが、導体形成用シートの貫通孔に充填した導電ペーストを焼結することにより形成される。シートの厚み誤差は通常小さいことから、柱状導体４同士を比較したとき、同一の導体形成用シートに由来する導体部７、すなわち同一平面上に位置する導体部７の高さばらつきは小さく抑えられる。このため、導体部７を複数積み重ねてなる柱状導体４の高さばらつきも抑えることができる。なお、１つの柱状導体４に含まれる導体部７の高さ、形状及び寸法は、一致していても異なっていてもよい。
【００２４】
複数の柱状導体４が形成されている場合、これら柱状導体４の高さは全て等しくされても異なっていてもよい。さらに、セラミック基板本体２の表面に柱状導体４が複数形成されている場合、全ての柱状導体４が複数の導体部７からなる多段構造をとる必要はなく、図１に示すように１つの導体部７により形成されるものが含まれいてもよい。それぞれ柱状導体４の高さは、後述するように、導体形成用シートの数や導体形成用シートに埋め込まれる導体部前駆体の位置、さらにはシート厚みを変えることにより、任意に設定できる。
【００２５】
樹脂層部３は、セラミック基板本体２の表面に接し、熱硬化性樹脂等の樹脂材料を含有する樹脂層８を含み、さらに、樹脂層８の表面に形成され、金属等の導電性材料からなる配線層９を含んで構成される。樹脂層８中には、セラミック等の無機フィラーが含まれていてもよい。本実施形態において、樹脂層部３は、樹脂層８と配線層９とが交互に積層されることにより２層の樹脂層８を含む構造とされているが、３層以上としてもよく、また、１層構造としてもよい。樹脂層部３及び柱状導体４は、片面のみに形成されていてもよい。
【００２６】
各樹脂層８の厚さは、それぞれ前記柱状導体４を構成する導体部７の高さと略等しく設定する。これにより、樹脂層８の積層数と柱状導体４の段数とを対応させることができる。すなわち、樹脂層８をｎ層積層すれば、その高さは導体部７をｎ段積み重ねた柱状導体４の高さとほぼ一致する。したがって、ｎ層目の樹脂層８の表面に配線層９を形成しておけば、前記導体部７をｎ段積み重ねた柱状導体４の頂面と電気的に接続することができ、セラミック基板本体２の表面導体である表層パターン６とｎ層目の樹脂層８の表面の配線層９との間を層間接続することができる。
【００２７】
例えば、樹脂層８を２層とし、且つ、各樹脂層８の厚さと当該樹脂層８を貫通する導体部７の高さとを略等しくすれば、２段構造の柱状導体４は樹脂層部５の全体を貫通し、その頂面が樹脂層部５の最表面と略同一面上に位置する。このため、２段構造の柱状導体４は、セラミック基板本体２の表層パターン６と樹脂層部５の最表面の配線層９とを電気的に接続する層間接続用ビアとすることができる。また、樹脂層部５の全体を貫通する柱状導体４は、セラミック基板本体２の熱を放散させるための放熱用ビアとすることもできる。
【００２８】
一方、１段構造の柱状導体４の頂面は、１層目の樹脂層８と２層目の樹脂層８との界面に位置する。このため、１段構造の柱状導体４は、セラミック基板本体２の表層パターン６と、樹脂層８ａ，８ｃ間に形成された内部の配線層９ａ，９ｃとを接続する層間接続用ビアとすることができる。
【００２９】
以下、図１に示す構造の複合配線基板１の製造方法の一例について、図２〜図８を参照しながら説明する。
【００３０】
先ず、セラミック基板本体２と、セラミック基板本体２の表面に形成された柱状導体４とからなるセラミック基板を作製する。セラミック基板を作製するに際しては、基板用グリーンシートの平面方向の収縮を抑制して厚さ方向にのみ収縮させる、いわゆる無収縮焼成方法を利用する。
【００３１】
多層構造のセラミック基板１を作製するには、先ず、図２（ａ）に示すように、複数の基板用グリーンシート１１と、複数の導体形成用シート２１とを用意する。
【００３２】
基板用グリーンシート１１は、セラミック粉末と有機ビヒクルとを混合して得られるスラリー状の誘電体ペーストを作製し、これを例えばポリエチレンテレフタレート（ＰＥＴ）シート等の支持体上にドクターブレード法等によって成膜することにより形成する。前記セラミック粉末や有機ビヒクルとしては、公知のものがいずれも使用可能である。
【００３３】
セラミック基板として低温焼成可能なガラスセラミック基板を作製する場合には、前記誘電体ペーストにおいて、セラミック粉末とガラス粉末とを併用する。このときこれらガラス成分とセラミック成分は、目的とする比誘電率や焼成温度に基づいて適宜選択すればよい。
【００３４】
前記基板用グリーンシート１１には、内層パターン１２や内層パターン１２等を層間接続するビア（図示は省略する。）等を形成しておく。また、セラミック基板本体２の最表面を構成する基板用グリーンシート１１ａには、表層パターン１３を形成しておく。内層パターン１２及び表層パターン１３は、導電ペーストをスクリーン印刷等により所定形状に印刷することにより形成される。なお、表層パターン１３は、基板用グリーンシート１１のみならず、後述する導体形成用シート２１側に形成してもよい。
【００３５】
内層パターン１２及び表層パターン１３を構成する導電ペーストは、Ａｇ、Ｐｄ、Ａｕ、Ｃｕ、Ｎｉ等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものである。有機ビヒクルは、バインダと溶剤とを主たる成分とするものであり、前記導電材料との混合比等は任意であるが、通常はバインダが１〜１５質量％、溶剤が１０〜５０質量％となるように導電材料に対して配合される。導電ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されてもよい。
【００３６】
導体形成用シート２１は、セラミック基板の平面方向の収縮を抑制するとともに、焼成後にセラミック基板本体２の表面に柱状導体４を形成する目的で用いるものである。
【００３７】
導体形成用シート２１は、例えば以下のようにして得られる。先ず、図３（ａ）に示すように、収縮抑制効果を有するシート２２をＰＥＴシート等の支持体２３上に成膜する。次に、図３（ｂ）に示すように、シート２２の任意の位置に貫通孔２４を設け、続いて、図３（ｃ）に示すようにこれら貫通孔２４内に導電ペーストを印刷等により充填し、導体部前駆体２５を形成する。その後、シート２２を支持体２３から剥離する。
【００３８】
導体形成用シート２１に用いられる収縮抑制効果を有するシート２２としては、基板用グリーンシート１１と重ね合わせた状態で焼成されたときにセラミック基板の平面方向の収縮を抑制することが可能なシートを制限なく使用することができる。具体的には、焼成温度で収縮しないグリーンシートである収縮抑制用シート、炭酸カルシウム（ＣａＣＯ３）を含むシート、焼成温度で焼結しない非焼結シート等を用いることができる。
【００３９】
ここで、焼成温度で収縮しないグリーンシートである収縮抑制用シートは、例えば石英、クリストバライト、トリジマイト、ジルコニア及びアルミナから選ばれる少なくとも１種と、焼結助剤とを含むシートである。前記収縮抑制用シートは、焼結助剤を含むことでシート状に焼結し、焼成物をシート状態のまま剥離することができ、前記焼成物の取り外しが容易なものとなる。焼結助剤を含まない場合、前記石英等の成分は、焼成工程において焼結せず、基板表面では粉体の状態で存在するが、粉体の状態であると冷却中に粒子が動けるため、相変態点においてセラミック基板との間に応力がかかったとしてもこの応力が緩和されることがある。これに対し、焼結助剤を含む収縮抑制用シートとすることで、前記問題を回避でき、その結果、前述のように焼成物の除去がよりいっそう容易なものとなる。
【００４０】
焼結助剤は、基板用グリーンシートの焼結開始温度以下で軟化するか、液相を生成する酸化物、及びアルカリ金属化合物から選ばれる少なくとも１種である。基板用グリーンシートの焼結開始温度以下で軟化する酸化物を用いた場合は、酸化物が軟化することによって前記組成物の粒子同士が結合するため焼結することとなる。基板用グリーンシートの焼結開始温度以下で液相を生成する酸化物を用いた場合には、酸化物が液相を生成することによって前記組成物の粒子表面が反応し、粒子同士が結合するため焼結することとなる。このような酸化物としては特に限定されるものではないが、珪酸鉛アルミガラス、珪酸鉛アルカリガラス、珪酸鉛アルカリ土類ガラス、ホウ珪酸鉛ガラス、ホウ珪酸アルカリガラス、ホウ酸アルミ鉛ガラス、ホウ酸鉛アルカリガラス、ホウ酸鉛アルカリ土類ガラス、ホウ酸鉛亜鉛ガラス等から選ばれる少なくとも１種が好ましい。
【００４１】
アルカリ金属化合物にはＳｉＯ２の焼結の進行を促す効果がある。よって、石英、クリストバライト及びトリジマイトから選ばれる少なくとも１種を含む組成物は、焼結助剤としてアルカリ金属化合物を添加することにより、焼結することとなる。アルカリ金属化合物としては特に限定されないが、炭酸リチウム、炭酸カリウム、炭酸ナトリウム、酸化リチウム、酸化カリウム等が好ましい。
【００４２】
あるいは、前記焼成温度で収縮しないグリーンシートである収縮抑制用シートとして、セラミック基板を得るための焼成により焼結するトリジマイトと、前記焼成により焼結しない酸化物とを含むシートも使用することができる。
【００４３】
基板用グリーンシートの焼成過程において焼結するトリジマイトは、石英にアルカリ金属化合物を添加して熱処理をすること等によって作製することができる。
【００４４】
基板用グリーンシートの焼成過程において焼結しない酸化物としては特に限定されないが、石英、溶融石英、アルミナ、ムライト、ジルコニア等が好適である。
【００４５】
トリジマイトは組成の選択により焼結温度を種々変化させることができる。また、トリジマイトは、焼結することによって基板との境界に応力を生じさせる。ただし、トリジマイトは熱膨張係数が大きく、温度によっては熱膨張係数が４０ｐｐｍ／℃に達することもある。このため、トリジマイトを含む収縮抑制用グリーンシートは、ガラスセラミック材料（約３〜１０ｐｐｍ／℃）との熱膨張差が大きくなりすぎる結果、焼結前に剥離してしまうことがある。この問題を防ぐため、セラミック基板材料の焼成温度で焼結しない酸化物を加えて熱膨張係数を調節し、焼結後にシート状態で自然に剥離するようにする。これにより、セラミック基板からの収縮抑制用グリーンシートの焼成物の取り外しが容易となり、超音波洗浄等は不要となる。なお、この場合の焼成の様子は、先に説明した、石英、クリストバライト及びトリジマイトから選ばれる少なくとも１種に焼結助剤を添加したものと同様の現象が起きていると考えられる。
【００４６】
前記炭酸カルシウムを含むシートは、バインダと炭酸カルシウムを混合した炭酸カルシウム含有ペーストを支持体上に成膜してシート化することにより形成される。炭酸カルシウムを含むシートは、前記収縮抑制用シートに比較して、セラミック基板の平面方向の収縮抑制効果は弱いものの、焼成後の焼成物の除去作業が容易であることから、導体形成用シートとして用いられて好適である。
【００４７】
前記炭酸カルシウムを含むシートに含まれるバインダには、例えば任意の樹脂材料を使用することが可能であるが、焼成時に速やかに熱分解し得る材料を用いることが好ましい。特に、前記基板用グリーンシートに含まれる有機ビヒクルよりも熱分解し易い材料、あるいは基板用グリーンシートに含まれる有機ビヒクルと同等の材料を用いることが好ましい。
【００４８】
前記焼成温度で焼結しない非焼結シートは、石英、アルミナ、ジルコニア、ムライト等から選ばれる少なくとも１種を含むペーストを支持体上に成膜してシート化することにより形成されるものである。
【００４９】
収縮抑制効果を有するシート２２としては、これらの中から収縮抑制効果の強さや焼成後の残渣の除去のし易さ等を考慮して適宜選択して用いればよい。中でも、前述した収縮抑制用シートを用いることが好ましい。
【００５０】
収縮抑制効果を有するシート２２に貫通孔２４を設ける際の加工方法については特に制限されるものではないが、例えば金型によるプレス、パンチング加工や、レーザー加工等が挙げられる。
【００５１】
収縮抑制効果を有するシート２２に設けられる貫通孔２４の形状は任意に設定できるが、本実施形態では、例えば孔径が深さ方向において次第に減少する略円錐台形状とする。貫通孔２４の形状は、略円錐台形状に限るものではないが、孔径が深さ方向において次第に減少する略円錐台形状は、シートへの貫通孔の開け易さや導電ペーストの充填を確実に行えることから好ましい形状である。
【００５２】
導体部前駆体２５を構成する導電ペーストは、内層パターン１２及び表層パターン１３を構成する導電ペーストと同様に、Ａｇ、Ｐｄ、Ａｕ、Ｃｕ、Ｎｉ等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものである。導電ペーストとしては、セラミック基板の内層パターン１２等の形成に用いた導電ペーストと同じものを用いることができるが、特に、Ａｇ粒子、有機ビヒクル、可塑剤としての樹脂を含むものを用いることが好ましい。
【００５３】
導体部前駆体２５を構成する導電ペーストは、導電材料及び有機ビヒクルに加えてガラスフリットを含むことが好ましい。ガラスフリットは、焼結時の収縮及び収縮抑制効果を有するシート２２との密着性に寄与し、また、柱状導体４の緻密性を高めて強度の向上を図ることができるからである。一方で、導電ペーストに含まれるガラスフリットは、残渣付着量の増加を招くおそれがあるものの、セラミック素地との密着強度にも関与することから、これら残渣付着量と密着強度とのバランスを考慮して選定することが望ましい。具体的にはＳｉ系ガラス、Ｚｎ系ガラス等が好ましい。
【００５４】
貫通孔２４内に導電ペーストを充填する方法については特に限定されるものではないが、例えばスクリーン印刷等の印刷法等が挙げられる。
【００５５】
次に、前述の各種シートを重ね合わせることにより、図２（ｂ）に示すように積層体３１を形成する。本実施形態においては、積層体３１を形成するに際し、積層した基板用グリーンシート１１ａ〜１１ｃの両面に、それぞれ複数枚の導体形成用シート２１ａ〜２１ｄを重ね合わせるが、このとき、少なくとも一対の導体部前駆体２５の端面同士が接するように導体形成用シート２１を複数枚重ね合わせる。
【００５６】
重ね合わせる導体形成用シート２１の枚数は、形成する柱状導体４の高さに応じて適宜設定すればよい。また、本実施形態では厚みの等しい導体形成用シートを用いたが、これに限らず互いに異なる厚みを有する導体形成用シート２１を組み合わせて重ね合わせてもよい。さらに、複数の導体形成用シート２１において、収縮抑制効果を有するシート２２の種類を統一することにより材料コストを抑えることができるが、複数種類の収縮抑制効果を有するシート２２を用いても構わない。
【００５７】
積層体３１において導体形成用シート２１を配する向きは任意であり、例えば略円錐台形状の導体部前駆体２５が基板用グリーンシート１１表面から順方向に重なるようにしてもよいし、これとは逆に、略円錐台形状の導体部前駆体２５が基板用グリーンシート１１表面から逆方向に積み重なるようにしてもよい。順方向とは、略円錐台形状の導体部前駆体２５の広い底面が基板用グリーンシート１１側となる方向である。
【００５８】
なお、積層体３１において、図４に示すように、複数枚重ねた導体形成用シート２１の基板用グリーンシート１１と反対側（外側）の面に、収縮抑制効果を有するシート２６をさらに配してもよい。収縮抑制効果を有するシート２６を追加することで、セラミック基板の平面方向の収縮に起因する収縮ばらつきをより一層抑制することができる。
【００５９】
収縮抑制効果を有するシート２６としては、導体形成用シート２１に使用可能な収縮抑制効果を有するシートと同様のものを用いることができるが、中でも、前述したような収縮抑制用グリーンシートを用いることが好ましい。このとき、導体形成用シート２１に炭酸カルシウムを含むシートを用いることが好ましい。前記組合せの場合、外側に配された収縮抑制用グリーンシートの強い拘束力が導体形成用シート２１（炭酸カルシウムを含むシート）を介してセラミック基板に充分に働くことから、平面方向の収縮を抑え、収縮ばらつきを確実に抑えることができる。また、前記収縮抑制用グリーンシート（収縮抑制効果を有するシート２６）と基板用グリーンシート１１との間に炭酸カルシウムを含むシート（導体形成用シート２１）を介在させることによって、収縮抑制用グリーンシート等の焼成物の剥離除去を速やかに行うことができ、収縮抑制用グリーンシートの欠点である残渣の問題を解消することができる。
【００６０】
積層体３１を形成した後、加圧工程を行う。加圧工程では、例えば温度８０℃以下、５０ＭＰａ〜７０ＭＰａの圧力で加圧し、積層したシートを圧着させる。
【００６１】
加圧工程後、脱脂工程において積層体３１を熱処理し、各シート等に含まれるバインダ等の有機成分を除去する。
【００６２】
脱脂工程の後、焼成工程を行う。焼成工程において、脱脂後の積層体３１を熱処理し、セラミック及び導電ペーストを焼結させる。
【００６３】
焼成工程後、導体形成用シート２１を構成する収縮抑制効果を有するシートの焼成物（残渣）を除去する。残渣を除去するに際しては、超音波洗浄やブラスト処理等を行うことが好ましい。一方、導体形成用シート２１に保持された導体部前駆体２５（導体部７）は、基板用グリーンシート１１（セラミック基板本体２）の表面に付着し、導体形成用シート２１側から基板用グリーンシート１１側に転写された形となる。以上の各工程を経ることにより、図２（ｃ）に示すように、セラミック層２ａ〜２ｃが積層一体化されてなるセラミック基板本体２の表面に、焼結金属からなる柱状導体４が突出形成されたセラミック基板１０が作製される。
【００６４】
得られるセラミック基板１０においては、柱状導体４を構成する導体部７の数及び高さは、導体形成用シート２１の積層数、すなわち導体部前駆体２５の重ね合わせ数や導体形成用シート２１の厚みに応じて、任意に設定できる。また、導体形成用シート２１を構成する収縮抑制効果を有するシート２２の働きにより、セラミック基板本体２の平面方向の収縮が抑制され、収縮ばらつきが抑えられている。このため、収縮ばらつきの小さいセラミック基板本体２の形成と任意の高さの柱状導体４の形成とを同時に行うことができる。また、導体部７は厚み誤差の小さい導体形成用シート２１を用いて形成されることから、高さばらつきが小さく、結果としてこれを積み重ねた柱状導体４においても高さばらつきを抑えることができる。
【００６５】
次に、得られたセラミック基板１０に樹脂層部３を形成する。本実施形態では、以下に説明するように、樹脂層部３を構成する樹脂層８をプリプレグの形態で複数積層した後、一括硬化することにより形成する。
【００６６】
樹脂層部３を形成するには、図５に示すように、柱状導体４に対応した位置に貫通孔４２を有するプリプレグ４１を用意する。プリプレグ４１は、エポキシ樹脂等の熱硬化性樹脂が補強材に含浸されたものであり、前記熱硬化性樹脂には低線膨張係数を示すフィラーが含まれていてもよい。本実施形態では、セラミック基板本体２の両面にそれぞれ２層、合計４層の樹脂層８を形成することから、これに対応して合計４枚のプリプレグ４１を用意する。また、樹脂層８間に位置する配線層９ａ、９ｃを用意する。配線層９ａ，９ｃは、ポリエチレンテレフタレートフィルム等の支持体（図示は省略する。）上に形成され、所定のパターン形状を有する金属箔からなる。配線層９は公知の方法により形成することができ、例えばＰＥＴ付きＣｕ箔を用いたサブトラクティブ法や、薄層Ｃｕ箔等を用いたセミアディティブ法等により形成できる。
【００６７】
次に、図６（ａ）に示すように、プリプレグ４１ａ〜４１ｄ及び配線層９ａ、９ｃをセラミック基板本体２の表面に交互に重ね合わせる。これらプリプレグ４１ａ〜４１ｄ及び配線層９ａ、９ｃは、１層ごとに圧着（仮圧着）させる。仮圧着は、真空ラミネート法により行い、例えば、１０秒間程度減圧後、０．３ＭＰａで１０秒間程度加圧することが好ましい。
【００６８】
プリプレグ４１は、図７（ａ）に示すようにポリエチレンテレフタレートフィルム等の支持体４３上に保持された積層シート４５の状態で圧着に供される。具体的には、プリプレグ４１がセラミック基板本体２に対向するように積層シート４５を重ね合わせるとともに、真空ラミネート法等により加圧した後、支持体４３を剥離することでプリプレグ４１の圧着が実現される。配線層９の圧着も同じである。
【００６９】
プリプレグ４１の柱状導体４に対応した位置には予め貫通孔４２を設けておくが、柱状導体４の高さに対して貫通孔４２の深さが不足すると、焼結金属からなる柱状導体４が潰されることになる。したがって、例えば図７中の多段構造の柱状導体４ａのように、高さの高い柱状導体に対応する貫通孔４２ａをプリプレグ４１と支持体４３との両方を貫通する形で形成する等、柱状導体４の高さに応じて積層シート４５に設ける凹部や貫通孔の深さを設定することが好ましい。
【００７０】
プリプレグ４１ａのみに設けられる貫通孔４２ｂは、例えば炭酸ガスレーザー、ＹＡＧレーザー等のレーザー加工により形成すればよい。支持体４３とプリプレグ４１と両方を貫通する貫通孔４２ａは、パンチング加工により形成すればよい。なお、図５及び図７に示す貫通孔４２の形状は、孔径が深さ方向において次第に減少する略円錐台形状であるが、これに限らず任意の形状とすることができる。
【００７１】
なお、熱硬化性樹脂を含んだプリプレグと配線層とを交互に積層し、複数のプリプレグを一括硬化する方法を採用した場合、プリプレグや配線層の加圧（圧着）中に、未硬化のプリプレグに挟まれた配線層が面内方向に移動して位置ずれを起こすおそれがある。これを防止するには、セラミック基板の外周に沿って多段構造の柱状導体を複数形成しておくことが好ましい。例えば複数の複合配線基板の集合基板を作製した後、これを分割して複数の複合配線基板を得るような場合には、図８に示すように、複数のセラミック基板が形成される基板形成領域１ｂと外周領域１ｃとを備えるセラミック集合基板１ａにおいて、少なくとも外周領域１ｃに位置決め用柱状導体４ｃを複数形成しておく。積層シートを用いてプリプレグや配線層の重ね合わせを行う際に位置決め用柱状導体４ｃを利用することで、積層シート（支持体）の外周が固定されるので、圧着中の配線層の位置ずれが防止され、良好な位置精度が得られる。
【００７２】
プリプレグ４１及び配線層９を重ね合わせて仮積層体とする前に、柱状導体４の頂面に導電ペースト４４を配置しておくことで、柱状導体４と配線層９との電気的接続をより確実なものとすることができる。柱状導体４の頂面に配する導電ペースト４４としては、Ａｇ、Ｐｄ、Ａｕ、Ｃｕ、Ｎｉ等の各種導電性金属や合金からなる導電材料粉末を例えば熱硬化性樹脂等と混合し、ペースト化したものを用いることができる。導電ペースト４４は、ディップ形成法、塗布法、印刷法等により配置することができる。
【００７３】
次に、前記仮積層体を、例えば真空ラミネート装置を用いた真空ラミネート法等により、仮圧着の際よりも高い圧力（例えば０．５ＭＰａで３０秒間程度）にて加圧し、これらを圧着（本圧着）させる。このような加圧を行うことにより、プリプレグ４１に含浸されている樹脂が浸み出し、プリプレグ４１の貫通孔４２と柱状導体４との隙間を確実に埋めることができる。なお、プリプレグ４１又は配線層８を最後に仮圧着する際の加圧条件を変更し、本圧着を行ってもよい。
【００７４】
その後、硬化処理を行い、プリプレグ４１ａ〜４１ｄを硬化させ、図６（ｂ）に示すように樹脂層８ａ〜８ｄを形成する。熱処理によりプリプレグ４１を硬化させる場合、真空ラミネート装置を用いてもよいが、加熱雰囲気を媒体として樹脂硬化を行うことは、硬化時間の短縮を図る上で有効である。加熱雰囲気を媒体としてさらに加圧を行えば、硬化時間をさらに短縮することができる。
【００７５】
次に、樹脂層８ｂ、８ｄの最表面に配線層９を形成する。以上により、図１に示す複合配線基板１が完成する。配線層９を形成する方法は特に制限されないが、例えば、樹脂層８ｂ、８ｄの表面を研削やブラスト処理等により厚み方向に除去するとともに平坦化し、柱状導体４の頂面を露出させた後、セミアディティブ法等により形成することができる。また、プリプレグ４１及び配線層９を重ね合わせる工程において、最表面に金属箔を重ね合わせておき、サブトラクティブ法により最表面の配線層９を形成することもできる。
【００７６】
以上のような複合配線基板の製造方法においては、セラミック基板本体２の表面に形成した高さの高い柱状導体４を樹脂層部３の形成前に形成しておき、前記柱状導体４を樹脂層部３のビアとして利用するので、樹脂層を形成した後に貫通孔形成工程や導電ペースト又はめっきによる導通接続工程を行う場合に比較して、層間接続の確実性を高めることができる。また、予め柱状導体４を形成しておくので、樹脂層を形成した後の導通接続工程を省略することができるとともに、下層配線層との高精度な位置合わせも不要となる。
【００７７】
また、セラミック基板表面に樹脂層部を形成する際、複数のプリプレグと配線層とを積層した後に一括硬化するので、樹脂層の硬化処理と表面粗化処理とを１層毎に繰り返す方法に比較して、硬化時間を短縮することができる。
【００７８】
（第２の実施形態）
本実施形態は、第１の実施形態の複合配線基板を製造するに際して樹脂層毎に硬化処理及び表面粗化処理を行う例である。なお、これより以下の説明では、先の説明と重複する説明は省略する。
【００７９】
先ず、第１の実施形態と同様にして、セラミック基板１０、プリプレグ４１ａ〜４１ｄ及び配線層９ａ、９ｃを用意しておく。
【００８０】
次に、図９（ａ）に示すように、セラミック基板本体２から数えて１層目の樹脂層８ａ、８ｃ及び配線層９ａ、９ｃを形成する。セラミック基板本体２にプリプレグ４１ａ、４１ｃを重ね合わせ、圧着（仮圧着）させる。仮圧着は、真空ラミネート法により行い、例えば、５秒〜１０秒間減圧後、０．１ＭＰａ〜０．３ＭＰａで１０秒間程度加圧することが好ましい。このとき、セラミック基板本体２の外周に沿って予め形成された柱状導体４を位置決めに利用する。また、プリプレグ４１ａ、４１ｃ及び配線層９ａ、９ｃを重ね合わせる工程の前に、第１の実施形態で説明したような導電ペースト４４を柱状導体４の頂面に配置しておくことが好ましい。
【００８１】
プリプレグ４１ａ、４１ｃの仮圧着後、配線層９ａ、９ｃを重ね合わせ、例えば真空ラミネート装置を用いた真空ラミネート法等により、仮圧着の際よりも高い圧力にて加圧し、圧着（本圧着）させる。
【００８２】
次に、硬化処理を行い、プリプレグ４１ａ、４１ｃを硬化させることで、セラミック基板本体２から数えて１層目の樹脂層８ａ、８ｃを形成する。熱処理によりプリプレグ４１を硬化させる場合、本加圧で用いた真空ラミネート装置を用いてもよいが、加熱雰囲気を媒体として樹脂硬化を行うことは、硬化時間の短縮を図る上で有効である。加熱雰囲気を媒体としてさらに加圧を行えば、硬化時間をさらに短縮することができる。
【００８３】
次に、１層目の樹脂層４１ａ、４１ｃ及び配線層９ａ、９ｃの表面粗化処理を行う。表面粗化処理を行うことで、樹脂層８と配線層９、又は樹脂層８間での密着性をより高めることができる。表面粗化処理としては例えばブラスト処理、プラズマ処理等が挙げられる。ブラスト処理における処理時間、処理圧力、砥粒条件等は、柱状導体４の破損に至らない範囲で適宜変更することができ、例えば砥粒子６００番〜２０００番を用い、圧力０．１５〜０．２ＭＰａの条件とすることができる。表面粗化処理後、シランカップリング剤により表面処理を行えば、樹脂層と配線層、又は樹脂層間での密着性のさらなる向上が実現される。
【００８４】
表面粗化処理後、２層目の樹脂層８ｂ、８ｄを形成する（図９（ｂ））。樹脂層８ｂ、８ｄを形成するには、２層目の樹脂層８ｂ、８ｄとなるプリプレグ４１ｂ、４１ｄを重ね合わせ、加圧（本圧着）を行う。このとき、セラミック基板本体２の外周に沿って予め形成された柱状導体４を位置決めに利用する。その後硬化処理を行えばよい。なお、樹脂層８と配線層９をそれぞれ３層以上積層する場合には、プリプレグ及び配線層の重ね合わせ、加圧、硬化処理、表面粗化処理等を繰り返せばよい。
【００８５】
次に、樹脂層８ｂ、８ｄの最表面に配線層９ｂ、９ｄを形成する。最表面の配線層９ｂ、９ｄを形成する方法は、第１の実施形態と同様に任意であり、例えば樹脂層の最表面を研削やブラスト処理等により厚み方向に除去するとともに平坦化し、柱状導体の頂面を露出させた後にセミアディティブ法で形成したり、サブトラクティブ法で形成することが可能である。以上により、図１に示す部品内蔵複合配線基板１が完成する。
【００８６】
本実施形態では、樹脂層部３を形成する際、樹脂層８及び配線層９の積層、硬化を１層毎に繰り返すので、樹脂層８と配線層９との密着性や、樹脂層８間の密着性を確保することができる。
【００８７】
（第３の実施形態）
本実施形態に係る複合配線基板は、樹脂層部内に電子部品が埋め込まれた部品内蔵複合配線基板である。
【００８８】
図１０に示す部品内蔵複合配線基板６１は、セラミック基板本体２と、セラミック基板本体２の両面にそれぞれ２層ずつ形成された樹脂層８ａ〜８ｄと樹脂層８の最表面に形成された配線層９とを含む樹脂層部３と、セラミック基板本体２の表面に形成され、最表面の配線層９と接続された多段構造の柱状導体４とを備え、樹脂層部３の樹脂層８内には電子部品６２が埋め込まれている。
【００８９】
樹脂層部３内に埋め込まれる電子部品６２は能動部品、受動部品のいずれであってもよいが、ここでは電極６３が形成されたＩＣチップを示している。電子部品６２は、セラミック基板本体２の表面に形成された部品実装用のパッド６６に接続されている。
【００９０】
以下、図１０に示す部品内蔵複合配線６１の製造方法の一例について、図１１を参照しながら説明する。
【００９１】
先ず、第１の実施形態と同様に、セラミック基板本体２の表面に多段構造の柱状導体４を有するセラミック基板１を用意する。本実施形態では、セラミック基板１の焼成と同時に、セラミック基板本体２の表面の表層パターン６の一部を電子部品６２が実装可能な部品実装用のパッド６６として形成する。
【００９２】
次に、図１１（ａ）に示すように、パッド６６に導電ペースト６４を塗布し、電子部品６２を配置した後、導電ペースト６４を硬化させる。さらに、電子部品６２とセラミック基板本体２との間に例えば一液性樹脂からなるアンダーフィル６５を充填し、硬化させる。アンダーフィルの硬化条件は特に制限されないが、例えば１５０℃〜１８０℃とする。
【００９３】
次に、図１１（ｂ）に示すように、実装された電子部品６２を覆うようにプリプレグ４１ａ〜４１ｄをセラミック基板本体２の表面に重ね合わせ、加圧（本圧着）を行う。このとき、セラミック基板本体２の外周に沿って予め形成された柱状導体４を位置決めに利用する。また、プリプレグ４１ａ〜４１ｄを重ねた後の加圧は、真空ラミネート法等により行うことが好ましい。
【００９４】
なお、本実施形態では、セラミック基板本体２の片面につきプリプレグ４１を２枚貼り合わせた状態でセラミック基板本体２に重ねているが、セラミック基板本体２表面からの電子部品６２の高さ以上の樹脂層厚みを確保できるのであれば、プリプレグは１枚でもよく、プリプレグを３枚以上貼り合わせてもよい。
【００９５】
次に、図１１（ｃ）に示すように、硬化処理を行ってプリプレグ４１ａ〜４１ｄを硬化させ、樹脂層８ａ〜８ｄを形成する。熱処理によりプリプレグ４１ａ〜４１ｄを硬化させる場合、先の加圧で用いた真空ラミネート装置を用いてもよいが、加熱雰囲気を媒体として樹脂硬化を行うことは、硬化時間の短縮を図る上で有効である。加熱雰囲気を媒体としてさらに加圧を行えば、硬化時間をさらに短縮することができる。
【００９６】
次に、樹脂層８の最表面に配線層９を形成する。最表面の配線層９を形成する方法は、第１の実施形態と同様に任意であり、例えば樹脂層の最表面を研削やブラスト処理等により厚み方向に除去するとともに平坦化し、柱状導体の頂面を露出させた後にセミアディティブ法で形成したり、サブトラクティブ法で形成することが可能である。以上により、図１０に示す部品内蔵複合配線基板６１が完成する。
【００９７】
（第４の実施形態）
図１２に示すように、本実施形態に係る部品内蔵複合配線基板７１は、樹脂層８の間に配線層９が形成されている点で前記第３の実施形態と相違している。
【００９８】
以下、図１２に示す部品内蔵複合配線基板の製造方法の一例ついて、図１３を参照しながら説明する。
【００９９】
先ず、セラミック基板１を用意し、セラミック基板本体２の表面に電子部品６２を実装する（図１３（ａ））。ここまでは、先の第３の実施形態と同様である。
【０１００】
次に、図１３（ｂ）に示すように、セラミック基板本体２の表面に予め形成された柱状導体４を位置決めに利用し、電子部品６２を覆うようにして、プリプレグ４１ａ〜４１ｄ及び配線層９ａ、９ｃをセラミック基板本体２の表面に交互に重ね合わせるとともに、１層ごとに圧着（仮圧着）させる。仮圧着は、真空ラミネート法により行い、例えば、５秒〜１０秒間減圧後、０．１ＭＰａ〜０．３ＭＰａで１０秒間程度加圧することが好ましい。なお、プリプレグ４１ａ〜４１ｄ及び配線層９ａ、９ｃを重ね合わせる工程の前に、柱状導体の頂面に第１の実施形態で説明したような導電ペーストを配置してもよい。
【０１０１】
なお、本実施形態では、セラミック基板本体２の片面につきプリプレグ４１を２枚貼り合わせた状態でセラミック基板本体２に重ねているが、セラミック基板本体２表面からの電子部品６２及びチップコンデンサ１０２の高さ以上の樹脂層厚みを確保できるのであれば、プリプレグは１枚でもよく、プリプレグを３枚以上貼り合わせてもよい。
【０１０２】
次に硬化処理を行い、図１３（ｃ）に示すように、プリプレグ４１ａ〜４１ｄを硬化させて樹脂層８ａ〜８ｄを形成する。熱処理によりプリプレグ４１を硬化させる場合、先の加圧で用いた真空ラミネート装置を用いてもよいが、加熱雰囲気を媒体として樹脂硬化を行うことは、硬化時間の短縮を図る上で有効である。加熱雰囲気を媒体としてさらに加圧を行えば、硬化時間をさらに短縮することができる。
【０１０３】
次に、樹脂層８ｂ、８ｄの最表面に配線層９ｂ、９ｄを形成する。最表面の配線層９ｂ、９ｄを形成する方法は、第１の実施形態と同様に任意であり、例えば樹脂層の最表面を研削やブラスト処理等により厚み方向に除去するとともに平坦化し、柱状導体の頂面を露出させた後にセミアディティブ法で形成したり、サブトラクティブ法で形成することが可能である。以上により、図１２に示す部品内蔵複合配線基板７１が完成する。
【０１０４】
なお、本実施形態では複数のプリプレグを積層した後に一括硬化する方法を例に挙げたが、第２の実施形態で説明したように、プリプレグの硬化及び表面粗化処理を繰り返し、樹脂層を１層毎に形成していく方法により樹脂層部を形成することも勿論可能である。
【０１０５】
（第５の実施形態）
本実施形態は部品内蔵複合配線の他の例であり、第３の実施形態においてセラミック基板本体２と電子部品６２との間に充填したアンダーフィル６５を、プリプレグを硬化してなる樹脂層８ｅで代替した例である。
【０１０６】
図１４に本実施形態の部品内蔵複合配線基板８１を示す。部品内蔵複合配線基板８１のセラミック基板本体２の両面には、厚さの薄い樹脂層８ｅ、８ｆがそれぞれ形成され、さらにその上に厚さの厚い樹脂層８ｇ〜８ｊが２層ずつ積層されている。また、本実施形態では、柱状導体４の少なくとも一部が、高さの低い導体部７ａと高さの高い導体部７ｂとがこの順に重なり合って構成されている。本実施形態では、高さの低い導体部７ａのみからなる柱状導体４の一部を、電子部品６２を実装するためのパッドとして利用している。
【０１０７】
以下、図１４に示す部品内蔵複合配線基板８１の製造方法の一例について、図１５を参照しながら説明する。
【０１０８】
先ず、図１５（ａ）に示すように、第１の実施形態と同様にしてセラミック基板本体２の表面に多段構造の柱状導体４を有するセラミック基板を用意するが、本実施形態では、厚みの異なる２種類の導体形成用シート（導体部７ａの高さに対応した厚みを有する導体形成用シート及び導体部７ｂの高さに対応した厚みを有する導体形成用シート）を用いることにより、異なる高さを有する導体部７ａ、７ｂが重なり合った構造の柱状導体４を形成する。
【０１０９】
次に、高さの低い導体部７ａからなる柱状導体４のうち電子部品６２が実装される箇所に導電ペースト８２を塗布した後、多段構造の柱状導体４及び導体部７ａからなる柱状導体４に対応する位置に貫通孔を有するプリプレグ４１ｅ、４１ｆをセラミック基板本体２の表面に重ね合わせ、加圧を行って圧着（仮圧着）させる。プリプレグ４１ｅ、４１ｆを重ねた後の加圧は、真空ラミネート法等により行うことが好ましい。
【０１１０】
次に、導電ペースト８２を塗布した柱状導体４上に電子部品６２を配置する。このとき、未硬化状態のプリプレグ４１ｅに電子部品６２の底面を接触させることが好ましい。その後、硬化処理を行い、導電ペースト８２を硬化させるとともに、プリプレグ４１ｅ、４１ｆを硬化させ、樹脂層８ｅ，８ｆとする（図１５（ｂ））。
【０１１１】
樹脂層８ｅ、８ｆの形成後、実装された電子部品６２を覆うようにプリプレグ４１ｇ〜４１ｊを重ね合わせ、加圧を行って圧着（仮圧着）させる。仮圧着は、真空ラミネート法等により行うことが好ましい。このとき、セラミック基板本体２の外周に沿って予め形成された柱状導体４を位置決めに利用する。なお、セラミック基板本体２表面からの電子部品６２の高さ以上の樹脂層厚みを確保できるのであれば、プリプレグは１枚でもよく、３枚以上を貼り合わせてもよい。
【０１１２】
次に、図１５（ｃ）に示すように、硬化処理を行ってプリプレグ４１ｇ〜４１ｊを硬化させ、樹脂層８ｇ〜８ｊを形成する。熱処理によりプリプレグ４１を硬化させる場合、先の加圧で用いた真空ラミネート装置を用いてもよいが、加熱雰囲気を媒体として樹脂硬化を行うことは、硬化時間の短縮を図る上で有効である。加熱雰囲気を媒体としてさらに加圧を行えば、硬化時間をさらに短縮することができる。
【０１１３】
次に、樹脂層８の最表面に配線層９を形成する。最表面の配線層９を形成する方法は、第１の実施形態と同様に任意であり、例えば樹脂層の最表面を研削やブラスト処理等により厚み方向に除去するとともに平坦化し、柱状導体の頂面を露出させた後にセミアディティブ法で形成したり、サブトラクティブ法で形成することが可能である。以上により、図１４に示す部品内蔵複合配線基板８１が完成する。
【０１１４】
（第６の実施形態）
図１６に示すように、本実施形態の部品内蔵複合配線基板９１は、樹脂層８の間に配線層９が形成されている点で前記第５の実施形態と相違している。
【０１１５】
以下、図１６に示す部品内蔵複合配線基板９１の製造方法の一例について、図１７を参照しながら説明する。
【０１１６】
先ず、図１７（ａ）に示すように、異なる高さを有する導体部７ａ、７ｂが重なり合った構造の柱状導体４を有するセラミック基板１を用意し、高さの低い導体部７ａからなる柱状導体４のうち電子部品６２が実装される箇所に導電ペースト８２を塗布する。次に、柱状導体４に対応する位置に孔を有するプリプレグ４１ｅ、４１ｆをセラミック基板本体２の表面に重ね合わせ、加圧を行って圧着（仮圧着）させる。このとき、セラミック基板本体２の外周に沿って予め形成された柱状導体４を位置決めに利用する。プリプレグ４１ｅ、４１ｆを重ねた後の加圧は、真空ラミネート法等により行うことが好ましい。ここまでは先の第５の実施形態と同様である。
【０１１７】
本実施形態では、加圧後のプリプレグ４１ｅ、４１ｆの表面にさらに配線層９ｅ、９ｆを重ね合わせ、加圧を行って圧着（仮圧着）させる。配線層９ｅ、９ｆを重ねた後の加圧は、真空ラミネート法等により行うことが好ましい。
【０１１８】
次に、導電ペースト８２を塗布した柱状導体４上に電子部品６２を配置する。このとき、未硬化状態のプリプレグ４１ｅに電子部品６２の底面を接触させることが好ましい。その後、硬化処理を行い、導電ペースト８２を硬化させるとともに、プリプレグ４１ｅ、４１ｆを硬化させ、樹脂層８ｅ，８ｆとする（図１７（ｂ））。
【０１１９】
電子部品６２の実装後、柱状導体４を位置決めに利用しながら、実装された電子部品６２を覆うようにプリプレグ４１ｇ〜４１ｊ及び配線層９ｇ、９ｈを交互に重ね合わせ、加圧を行って圧着させる。プリプレグ４１及び配線層９を重ねた後の加圧は、真空ラミネート法等により行うことが好ましい。
【０１２０】
次に、図１７（ｃ）に示すように、硬化処理を行ってプリプレグ４１ｅ〜４１ｊを硬化させ、樹脂層８ｅ〜８ｊを形成する。熱処理によりプリプレグ４１ｅ〜４１ｊを硬化させる場合、先の加圧で用いた真空ラミネート装置を用いてもよいが、加熱雰囲気を媒体として樹脂硬化を行うことは、硬化時間の短縮を図る上で有効である。加熱雰囲気を媒体としてさらに加圧を行えば、硬化時間をさらに短縮することができる。
【０１２１】
次に、樹脂層８の最表面に配線層９を形成する。最表面の配線層９を形成する方法は、第１の実施形態と同様に任意であり、例えば樹脂層の最表面を研削やブラスト処理等により厚み方向に除去するとともに平坦化し、柱状導体の頂面を露出させた後にセミアディティブ法で形成したり、サブトラクティブ法で形成することが可能である。以上により、図１６に示す部品内蔵複合配線基板９１が完成する。
【０１２２】
なお、本実施形態では、電子部品６３を封止するためのプリプレグ４１ｇ〜４１ｊを積層して一括硬化する例について説明したが、プリプレグ４１ｇ〜４１ｊの硬化及び表面粗化処理を繰り返し、樹脂層を１層毎に形成していく方法により樹脂層部を形成することも勿論可能である。
【０１２３】
（第７の実施形態）
図１８は、本実施形態の部品内蔵複合配線基板１０１を示す図である。本実施形態の部品内蔵複合配線基板１０１は、セラミック基板本体２にキャビティ２ａが設けられ、電子部品１０２がキャビティ２ａ内に収容された状態で樹脂層部３内に埋め込まれている点で、第３の実施形態の部品内蔵複合配線基板６１と相違している。なお、キャビティ２ａ内に収容される電子部品１０２は、能動部品、受動部品のいずれであってもよいが、ここではチップコンデンサを示している。
【０１２４】
以下、図１８に示す部品内蔵複合配線１０１の製造方法の一例について、図１９を参照しながら説明する。
【０１２５】
先ず、図１９（ａ）に示すように、第１の実施形態と同様に、セラミック基板本体２の表面に多段構造の柱状導体４を有するセラミック基板１を用意するが、本実施形態では、セラミック基板１の焼成と同時に、セラミック基板本体２の表面の表層パターン６の一部を、電子部品６２の実装用パッド６６として形成する。さらに、本実施形態では、公知の方法により、セラミック基板本体２にキャビティ２ａを形成する。キャビティ２ａの底面には、電子部品１０２の実装用パッド１０３を形成しておく。
【０１２６】
次に、電子部品６２が実装されるパッド６６及び電子部品１０２が実装されるパッド１０３に導電ペースト６４を塗布する。その後、第３の実施形態と同様に、パッド６６上に電子部品６２を配置する。また、キャビティ２ａ内のパッド１０３上に電子部品１０２を配置する。その後、導電ペースト６４を硬化させる。
【０１２７】
次に、電子部品６２とセラミック基板本体２との間、さらには、電子部品１０２が配置されたキャビティ２ａ内に、例えば一液性樹脂からなるアンダーフィル６５を充填し、硬化させる。
【０１２８】
次に、図１９（ｂ）に示すように、電子部品６２及び電子部品１０２を覆うようにプリプレグ４１ａ〜４１ｄをセラミック基板本体２の表面に重ね合わせ、加圧（本圧着）を行う。このとき、セラミック基板本体２の外周に沿って予め形成された柱状導体４を位置決めに利用する。プリプレグ４１ａ〜４１ｄを重ねた後の加圧は、真空ラミネート法等により行うことが好ましい。
【０１２９】
なお、本実施形態では、セラミック基板本体２の片面につき厚みの等しいプリプレグ４１を２枚貼り合わせた状態でセラミック基板本体２に重ねているが、セラミック基板本体２表面からの電子部品６２及び電子部品１０２の高さ以上の樹脂層厚みを確保できるのであれば、プリプレグは１枚でもよく、プリプレグを３枚以上貼り合わせてもよい。
【０１３０】
次に、図１９（ｃ）に示すように、硬化処理を行ってプリプレグ４１ａ〜４１ｄを硬化させ、樹脂層８ａ〜８ｄを形成する。熱処理によりプリプレグ４１ａ〜４１ｄを硬化させる場合、先の加圧で用いた真空ラミネート装置を用いてもよいが、加熱雰囲気を媒体として樹脂硬化を行うことは、硬化時間の短縮を図る上で有効である。加熱雰囲気を媒体としてさらに加圧を行えば、硬化時間をさらに短縮することができる。
【０１３１】
次に、樹脂層８の最表面に配線層９を形成する。最表面の配線層９を形成する方法は、第１の実施形態と同様に任意であり、例えば樹脂層の最表面を研削やブラスト処理等により厚み方向に除去するとともに平坦化し、柱状導体の頂面を露出させた後にセミアディティブ法で形成したり、サブトラクティブ法で形成することが可能である。以上により、図１８に示す部品内蔵複合配線基板１０１が完成する。
【０１３２】
本実施形態の部品内蔵複合配線基板１０１では、セラミック基板本体２に設けたキャビティ２ａ内に電子部品を実装するので、電子部品を埋め込むための樹脂層部３の厚みを薄くすることができ、部品内蔵複合配線基板のさらなる低背化を図ることができる。また、セラミック基板本体２に設けたキャビティ２ａを利用すれば、例えばチップコンデンサ等のように高さの高い電子部品であっても、樹脂層部３内への埋め込みが確実に実現される。
【０１３３】
なお、本実施形態では、電子部品６２及び電子部品１０２を封止するためのプリプレグ４１ａ〜４１ｄを積層して一括硬化する例について説明したが、プリプレグ４１ａ〜４１ｄの硬化及び表面粗化処理を繰り返し、樹脂層を１層毎に形成していく方法により樹脂層部を形成することも勿論可能である。
【０１３４】
（第８の実施形態）
図２０に示すように、本実施形態の部品内蔵複合配線基板１１１は、樹脂層８の間に配線層９が形成されている点で前記第７の実施形態と相違している。
【０１３５】
以下、図２０に示す部品内蔵複合配線基板の製造方法の一例について、図２１を参照しながら説明する。
【０１３６】
先ず、図２１（ａ）に示すように、第１の実施形態と同様に、セラミック基板本体２の表面に多段構造の柱状導体４を有するセラミック基板１を用意するが、本実施形態では、セラミック基板１の焼成と同時に、セラミック基板本体２の表面の表層パターン６の一部を、電子部品６２が実装可能な部品実装用のパッド６６として形成する。また、本実施形態では、公知の方法により、セラミック基板本体２にキャビティ２ａを形成しておく。キャビティ２ａの底面には、電子部品１０２の実装用パッド１０３を形成しておく。
【０１３７】
次に、電子部品６２が実装されるパッド６６及び電子部品１０２が実装されるパッド１０３に導電ペースト６４を塗布する。また、樹脂層８間の配線層９ａ、９ｃと接続される柱状導体４の頂面に、導電ペースト４４を塗布する。その後、第７の実施形態と同様に、パッド６６上に電子部品６２を配置する。また、キャビティ２ａ内のパッド１０３上に電子部品１０２を配置する。その後、導電ペースト６４を硬化させる。
【０１３８】
次に、電子部品６２とセラミック基板本体２との間、さらには、電子部品１０２が配置されたキャビティ２ａ内に、例えば一液性樹脂からなるアンダーフィル６５を充填し、硬化させる。
【０１３９】
次に、図２１（ｂ）に示すように、電子部品６２及び電子部品１０２の実装後、柱状導体４を位置決めに利用しながら、電子部品６２及び電子部品１０２を覆うようにプリプレグ４１ａ〜４１ｄ及び配線層９ａ、９ｃを交互に重ね合わせるとともに、１層ごとに圧着（仮圧着）させる。このとき、セラミック基板本体２の外周に沿って予め形成された柱状導体４を位置決めに利用する。プリプレグ４１及び配線層９を重ねた後の加圧は、真空ラミネート法等により行うことが好ましい。
【０１４０】
なお、セラミック基板本体２表面からの電子部品６２及びチップコンデンサ１０２の高さ以上の樹脂層厚みを確保できるのであれば、プリプレグは１枚でもよく、プリプレグを３枚以上貼り合わせてもよい。
【０１４１】
次に、図２１（ｃ）に示すように、硬化処理を行ってプリプレグ４１ａ〜４１ｄを硬化させ、樹脂層８ａ〜８ｄを形成する。熱処理によりプリプレグ４１ａ〜４１ｄを硬化させる場合、先の加圧で用いた真空ラミネート装置を用いてもよいが、加熱雰囲気を媒体として樹脂硬化を行うことは、硬化時間の短縮を図る上で有効である。加熱雰囲気を媒体としてさらに加圧を行えば、硬化時間をさらに短縮することができる。
【０１４２】
次に、樹脂層８ｂ、８ｄの最表面に配線層９ｂ、９ｄを形成する。最表面の配線層９ｂ、９ｄを形成する方法は、第１の実施形態と同様に任意であり、例えば樹脂層の最表面を研削やブラスト処理等により厚み方向に除去するとともに平坦化し、柱状導体の頂面を露出させた後にセミアディティブ法で形成したり、サブトラクティブ法で形成することが可能である。以上により、図２０に示す部品内蔵複合配線基板１０１が完成する。
【０１４３】
なお、本実施形態では、電子部品６２及び電子部品１０２を封止するためのプリプレグ４１を積層して一括硬化する例について説明したが、プリプレグ４１の硬化及び表面粗化処理を繰り返し、樹脂層を１層毎に形成していく方法により樹脂層部を形成することも勿論可能である。
【０１４４】
（第９の実施形態）
以下、樹脂層の最表面の配線層をセミアディティブ法により形成する方法について詳細に説明する。本実施形態では、第７の実施形態の部品内蔵複合配線基板を例に挙げて説明するが、第１の実施形態から第６の実施形態、及び第８の実施形態に係る複合配線基板又は部品内蔵複合配線基板の最表面の配線層を形成する場合にも適用可能である。
【０１４５】
先ず、第７の実施形態と同様にして、セラミック基板本体２に電子部品６２及び電子部品１０２を実装し、次いで、電子部品６２及び電子部品１０２を覆って樹脂層８ａ〜８ｄを形成する。その後、図２２（ａ）に示すように、樹脂層８ｂ、８ｄの表面を研削やブラスト処理等により厚み方向に除去するとともに平坦化し、柱状導体４の頂面を露出させる。
【０１４６】
次に、樹脂層８ｂ、８ｄの表面をデスミア処理等で表面粗化処理した後、無電解めっきを行い、図２２（ｂ）に示すように例えばＣｕ等のシード層１２１を形成する。次に、例えばドライフィルムレジストをシード層１２１表面に貼り合わせ、フォトリソグラフィ及びエッチングによりレジストパターン１２２を形成する。さらに電解めっきを行うことにより、図２２（ｃ）に示すように、シード層１２１上にＣｕ等の金属層１２３を形成する。
【０１４７】
次に、レジストパターン１２２を剥離し、その後、配線間のシード層１２１をエッチングして除去する。これにより、図２２（ｄ）に示すように、最表面の配線層９が形成される。なお、配線層９の形成後、ブラスト処理及びプラズマ処理により配線間の樹脂の除去、配線層９表面の有機物除去及び粗化形成を行った後、不要部分をレジストで被覆した状態で配線層９にＮｉ−Ａｕめっき処理を行ってもよい。配線層９上の粗化量を大きくするためには、ブラスト処理を行うことがより好ましい。
【０１４８】
以上のような方法によれば、柱状導体４の頂面を露出させた状態でシード層１２１を形成し、さらに金属層１２３を成長させているので、柱状導体４と表層の配線層９との電気的接続が確保される。また、部品内蔵複合配線基板の樹脂層最表面の配線層をセミアディティブ法により形成することによって、部品内蔵領域や柱状導体形成領域等における表面凹凸が平坦化され、良好なコプラナリティが得られる。
【０１４９】
（第１０の実施形態）
以下、樹脂層の最表面の配線層をサブトラクティブ法により形成する方法について説明する。本実施形態では、第７の実施形態の部品内蔵複合配線基板を例に挙げて説明するが、第１の実施形態から第６の実施形態、及び第８の実施形態に係る複合配線基板又は部品内蔵複合配線基板の最表面の配線層を形成する場合にも適用可能である。
【０１５０】
先ず、第７の実施形態と同様にして、セラミック基板本体２に電子部品６２及び電子部品１０２を実装する。図２３（ａ）に示すように、柱状導体４のうち樹脂層８の最表面の配線層９ｂ、９ｄと接続する頂面に、導電ペースト４４を塗布等によって配置することが好ましい。
【０１５１】
次に、図２３（ｂ）に示すように、実装された電子部品６２及び電子部品１０２を覆うようにプリプレグ４１ａ〜４１ｄをセラミック基板本体２の表面に重ね合わせ、加圧を行う。
【０１５２】
また、プリプレグ４１ａ〜４１ｄを重ね合わせる際、ポリエチレンテレフタレート等の支持体１２５上に形成されたＣｕ等の金属箔１２４を、例えば真空ラミネート法等によりプリプレグの最表面に重ね合わせ、その後支持体１２５を剥離する。金属箔１２４の表面には予め低粗化処理を行っておく。
【０１５３】
次に、第７の実施形態と同様に硬化処理を行い、プリプレグ４１ａ〜４１ｄを硬化させ、樹脂層８ａ〜８ｄを形成する。図２３（ｃ）は硬化後の状態を示す。
【０１５４】
次に、例えばドライフィルムレジストを金属箔１２４の表面に貼り合わせ、フォトリソグラフィ及びエッチングによりレジストパターンを形成し、エッチングにより金属箔１２４の不要部分を除去し、レジストパターンを剥離する。これにより、図２３（ｄ）に示すように、最表面の配線層９が形成される。なお、配線層９の形成後、ブラスト処理及びプラズマ処理により配線間の樹脂の除去及び配線層９表面の粗化を行った後、不要部分をレジストで被覆した状態で配線層９にＮｉ−Ａｕめっき処理を行ってもよい。
【０１５５】
以上のような方法によれば、柱状導体４の頂面と金属箔１２４とが直接、或いは導電ペースト４４を介して接するので、柱状導体４と表層の配線層９との電気的接続が確保される。また、部品内蔵複合配線基板の樹脂層最表面の配線層をサブトラクティブ法により形成することで、部品内蔵複合配線基板の樹脂層最表面の配線層を簡単に形成することができる。
【実施例】
【０１５６】
以下、本発明を適用した実施例について説明する。
【０１５７】
（実施例１）
本実施例は、第１の実施形態の複合配線基板及びその製造方法に対応している。
ＬＴＣＣ基板の作製
アルミナ−ガラス系の基板用グリーンシートを複数枚用意した。また、炭酸カルシウムを含むシート（厚み８０μｍ）に貫通孔を設け、貫通孔に導電ペーストを充填することにより、導体形成用シートを作製した。導電ペーストは、Ａｇ粒子（粒径１μｍ）とＳｉ系ガラスとＴｉＯ２とを含むものである。さらに、縮率調整用にトリジマイトシート（厚み１２５μｍ）を用意した。トリジマイトシートは、焼成により焼結するトリジマイトと焼成により焼結しない酸化物（石英）とを含むものである。
【０１５８】
複数の基板用グリーンシートの両側に、導体形成用シートを２枚重ねた状態となるように積層し、さらに導体形成用シートの外側にトリジマイトを含むシートを積層して仮積層体を得た。各シートを積層する毎に、７０℃、５ＭＰａで加圧を行った。７０℃、５０ＭＰａの条件で前記仮積層体を静水圧プレスし、積層体を得た。
【０１５９】
得られた積層体を昇温速度１００℃／１時間、最高温度２８０℃で１５分保持し、脱バインダを行った。脱バインダ後、焼成温度９３０℃にて焼成を行った。
【０１６０】
焼成後、導体形成用シートとして用いた炭酸カルシウムを含むシート及び縮率調整用のトリジマイトシートの焼成物（残渣）を除去した。これにより、ＬＴＣＣ基板（セラミック基板）が得られた。ＬＴＣＣ基板の基板形成領域には、焼結銀からなり、略円錐台形状の導体部からなる柱状導体と、前記導体部が２つ積み重なった構造の柱状導体とが形成されていた。ＬＴＣＣ基板の収縮率は−０．５％であった。各導体部の高さは６０μｍ〜６５μｍ、ＬＴＣＣ基板の厚みは４３０μｍであった。また、図８に示すように、ＬＴＣＣ基板の外周に沿って位置決め用の２段構造の柱状導体を複数形成した。
【０１６１】
プリプレグ
プリプレグは、厚み６０μｍ、補強材に低線膨張係数を示すフィラー入りの熱硬化性エポキシ樹脂が含浸されたものであり、支持体としてのポリエチレンテレフタレートフィルム上に形成されている。図７に示すように、プリプレグ及び支持体には、柱状導体の高さに対応した深さの凹部又は貫通孔を設けた。支持体及びプリプレグの両方を貫通する貫通孔はパンチングにより形成し、プリプレグのみ貫通する貫通孔は炭酸ガスレーザーにより形成した。
【０１６２】
銅箔層（配線層）形成
銅箔は、支持体としてのポリエチレンテレフタレートフィルム上に形成されており、プリント基板工程で一般的なサブトラクティブ法によりパターニングした。
【０１６３】
樹脂層部の形成
先ず、配線層との接続を行う柱状導体頭部に接着性導電性ペーストを塗布した。次に、位置決め用柱状導体を利用しながら仮スタックを行い、ラミネート法により仮圧着を行った。具体的には、プリプレグの仮圧着（９０℃、１０秒間減圧、０．２ＭＰａで１０秒間プレス）→支持ＰＥＴの剥離→銅箔層の仮圧着（３０秒間減圧、０．４ＭＰａで３０秒間プレス）→支持ＰＥＴの剥離を繰り返し、仮積層体を得た。仮積層体の完成後、ラミネート法により本プレスを行った（３０秒間減圧、０．４〜０．８ＭＰａで３０秒間プレス）。仮圧着及び本プレスともに、位置決め用柱状導体を利用したことで、配線層の位置ずれを防ぐことができた。本プレス後、オートクレーブ装置を用いて１８０℃、１時間、本硬化を行った。
【０１６４】
表層配線の形成
本実施例では、セミアディティブ法により樹脂層に表層配線を形成した。
先ず、樹脂層表面にブラスト処理、次にグラインダー研磨処理を行い、樹脂層表面の平坦化及び柱状導体の頭出しを行った。
【０１６５】
次に、デスミアによる粗化処理を行い、その後、無電解めっきによりＣｕシード層を形成した。Ｃｕシード層表面にドライフィルムを貼り合わせ、フォトリソグラフィ及びエッチングによりパターニングし、さらに電解めっきを行った。その後、ドライフィルムを剥離し、線間エッチングを行った。
【０１６６】
次にブラスト処理を行うことにより、配線パターン間の樹脂表面及び配線パターン表面の粗化を行った。ブラスト処理は、１０００番の砥粒子を用い、圧力０．１７ＭＰａで行った。その後、不要部分にレジストを形成し、Ｎｉ−Ａｕメッキ処理を行った。以上の工程を経ることにより、図１に示すような複合配線基板が完成した。
【０１６７】
（実施例２）
本実施例は、第２の実施形態の複合配線基板の製造方法に対応している。なお、ＬＴＣＣ基板、プリプレグ、及び銅箔層（配線層）は、実施例１と同じものを用いた。
【０１６８】
樹脂層部の形成
先ず、配線層との接続を行う柱状導体頭部に接着性導電性ペーストを塗布した。次に、位置決め用柱状導体を利用しながら仮スタックを行い、ラミネート法により仮圧着又は本圧着を行った。具体的には、プリプレグの仮圧着→支持ＰＥＴの剥離→銅箔層の本圧着→支持ＰＥＴの剥離を行った。本プレスは銅箔層形成時に行った。仮圧着及び本プレスの条件は、実施例１と同じである。本プレスの後、オートクレーブ装置を用いて１８０℃、１時間の本硬化を行った。
【０１６９】
次に、真空プラズマ処理を行い、銅箔上に付着した有機物を除去した。真空プラズマ処理は、電力量を１ＫＷ、ガス分圧をＡｒ−４００ｃｃ、Ｏ２−２００ｃｃとし、処理時間５分としたが、ガス分圧、処理時間は適宜変更できる。
【０１７０】
次に、樹脂層表面と銅箔層表面をカップリング処理した。その後、樹脂仮圧着（９０℃、１０秒間減圧、０．２ＭＰａで１０秒間プレス）→支持ＰＥＴ剥離を行い、再度、オートクレーブ装置を用いて１８０℃、１時間の本硬化を行った。
【０１７１】
表層配線の形成
実施例１と同様にして、セミアディティブ法により樹脂層に表層配線を形成した。以上の工程を経ることにより、図１に示すような複合配線基板が完成した。
【０１７２】
（実施例３）
本実施例は、第３の実施形態の部品内蔵複合配線基板に対応している。なお、ＬＴＣＣ基板、プリプレグ、及び銅箔層（配線層）は、実施例１と同じものを用いた。
【０１７３】
樹脂層部の形成
先ず、ＬＴＣＣ基板の部品実装箇所に導電ペーストを塗布した。次に、ＩＣチップを配置し、１６０℃、３０分の条件で導電ペーストを硬化させた。ＩＣチップは、グラインダー研磨によって厚み８０μｍとしている。ＩＣチップとＬＴＣＣ基板のギャップにキャピラリーフロー方式でアンダーフィル材を充填し、１５０℃にて硬化させた。次に、厚み６０μｍの前記プリプレグを２枚重ねて厚み１２０μｍとし、ＩＣチップ上を覆うようにラミネート法により仮圧着した（９０℃、３０秒間減圧、０．５ＭＰａで６０秒間プレス）。その後、オートクレーブ装置を用いて１８０℃、１時間の本硬化を行った。
【０１７４】
表層配線の形成
実施例１と同様にして、セミアディティブ法により樹脂層に表層配線を形成した。以上の工程を経ることにより、図１０に示すような複合配線基板が完成した。
【０１７５】
（実施例４）
本実施例は、第５の実施形態の部品内蔵複合配線基板に対応している。銅箔層（配線層）は、実施例１と同じものを用いた。
【０１７６】
ＬＴＣＣ基板の作製
本実施形態では、厚み２５μｍの炭酸カルシウムを含むシートを用いた第１の導体形成用シートと、厚み１２５μｍの炭酸カルシウムを含むシートを用いた第２の導体形成用シートとの２種類の導体形成用シートを用意した。基板用グリーンシート及び縮率調整用のトリジマイトシートは、実施例１と同じものを用いた。
【０１７７】
複数の基板用グリーンシートの両側に、第１の導体形成用シート、第２の導体形成用シートをこの順にそれぞれ積層し、さらに第２の導体形成用シートの外側にトリジマイトシートを積層した。仮圧着、本プレスの条件は実施例１と同じである。
【０１７８】
得られた積層体を昇温速度１００℃／１時間、最高温度２８０℃で１５分保持し、脱バインダを行った。脱バインダ後、焼成温度９３０℃にて焼成を行った。
【０１７９】
焼成後、導体形成用シートとして用いた炭酸カルシウムを含むシート及び縮率調整用のトリジマイトシートの焼成物（残渣）を除去した。これにより、互いに異なる高さを有する導体部が２つ積み重なった構造の柱状導体を表面に有するＬＴＣＣ基板（セラミック基板）が得られた。ＬＴＣＣ基板の収縮率は０．７％、厚みは４３０μｍであった。柱状導体としては、高さ２０μｍ程度の導体部からなるものと、高さ２０μｍ程度の導体部と高さ１１５μｍ程度の導体部とが積み重なったものとの２種類が形成されていた。また、ＬＴＣＣ基板の外周に沿って位置決め用の多段構造の柱状導体を形成した。
【０１８０】
プリプレグ
セラミック基板本体に接する下層樹脂層を形成するために、厚み２０μｍのプリプレグを用意した。下層樹脂層形成用のプリプレグの材料及び孔加工方法は、実施例１で用いたプリプレグ（厚み６０μｍ）と同じである。また、上層樹脂層の形成用に、実施例１で用いたプリプレグ（厚み６０μｍ）を用意した。
【０１８１】
樹脂層部の形成
先ず、ＬＴＣＣ基板表面に下層樹脂層となるプリプレグを配置するとともにＩＣチップを実装した。
具体的には、ＬＴＣＣ基板の部品実装箇所に導電ペーストを塗布した。次に、ＬＴＣＣ基板に下層樹脂層形成用のプリプレグ（厚み２０μｍ）を仮圧着（９０℃、１０秒間減圧、０．４ＭＰａで１０秒間プレス）し、支持ＰＥＴを剥離した。次に、実施例３で用いたＩＣチップを実装した。このとき、ＩＣチップの底面をプリプレグの表面に接触させた。その後、オートクレーブ装置を用いて、１８０℃、１時間の本硬化を行い、下層樹脂層とした。
【０１８２】
次に、下層樹脂層及びＩＣチップ上に上層樹脂層を形成した。具体的には、実施例１で用いた厚み６０μｍのプリプレグを２枚貼り合わせて厚み１２０μｍとし、これをＩＣチップ上を覆うようにラミネート法により重ね合わせて圧着した（９０℃、３０秒間減圧、０．５ＭＰａで６０秒間プレス）。その後、オートクレーブ装置を用いて、１８０℃、１時間の本硬化を行った。
【０１８３】
表層配線の形成
実施例１と同様にして、セミアディティブ法により樹脂層に表層配線を形成した。以上の工程を経ることにより、図１４に示すような部品内蔵複合配線基板が完成した。
【０１８４】
（実施例５）
本実施例は、第６の実施形態の部品内蔵複合配線基板に対応している。銅箔層（配線層）は、実施例１と同じものを用いた。ＬＴＣＣ基板及びプリプレグは、実施例４と同じものを用いた。
【０１８５】
樹脂層部の形成
先ず、ＬＴＣＣ基板表面に下層樹脂層となるプリプレグを配置するとともにＩＣチップを実装した。
具体的には、ＬＴＣＣ基板の部品実装箇所に導電ペーストを塗布した。次に、セラミック基板本体に下層樹脂層形成用のプリプレグ（厚み２０μｍ）を仮圧着（９０℃、１０秒間減圧、０．４ＭＰａで１０秒間プレス）し、支持ＰＥＴを剥離した。次に、銅箔層を仮圧着（９０℃、１０秒間減圧、０．４ＭＰａで１０秒間プレス）し、支持ＰＥＴを剥離した。次に、実施例３で用いたＩＣチップを実装した。このとき、ＩＣチップの底面をプリプレグの表面に接触させた。その後、オートクレーブ装置を用いて、１８０℃、１時間の本硬化を行った。
【０１８６】
次に、ブラスト処理による表面粗化処理を行った。ブラスト処理の条件は、実施例１で記載した樹脂層表面のブラスト処理と同じである。その後、樹脂層表面と銅箔層表面をカップリング処理した。
【０１８７】
次に、下層樹脂層及びＩＣチップ上に上層樹脂層を形成した。具体的には、実施例１で用いた厚み６０μｍのプリプレグを２枚貼り合わせて厚み１２０μｍとし、これをＩＣチップ上を覆うようにラミネート法により重ね合わせて圧着した（９０℃、３０秒間減圧、０．５ＭＰａで６０秒間プレス）。その後、オートクレーブ装置を用いて、１８０℃、１時間の本硬化を行った。
【０１８８】
表層配線の形成
実施例１と同様にして、セミアディティブ法により樹脂層に表層配線を形成した。以上の工程を経ることにより、図１６に示すような部品内蔵複合配線基板が完成した。
【０１８９】
（実施例６）
本実施例は、第７の実施形態の部品内蔵複合配線基板に対応しており、前記実施例３のセラミック基板本体に設けたキャビティ内に部品を実装する例である。プリプレグ及び銅箔層（配線層）は、実施例１と同じものを用いた。
【０１９０】
ＬＴＣＣ基板の作製
本実施形態では、実施例と同じ基板用グリーンシート、導体形成用シート及び縮率調整用のトリジマイトシートを用い、実施例１と同じ条件でＬＴＣＣ基板を作製した。収縮率は−０．５％、各導体部の高さは６０μｍ〜６５μｍであった。
【０１９１】
なお、本実施形態では、ＬＴＣＣ基板に深さ２００μｍのキャビティを形成しておく。基板用グリーンシート等を積層する際に、キャビティの底面を構成する基板用グリーンシート上にトリジマイトを含むトリジマイトシート片を配するとともに、キャビティ形成用グリーンシートとは分離された埋め込み用グリーンシートをトリジマイトシート片上に配した状態で仮積層体のプレス及び焼成を行い、焼成後に埋め込み用グリーンシートの焼成物を除去することで、前記キャビティを形成した。
【０１９２】
樹脂層部の形成
得られたＬＴＣＣ基板の部品実装箇所に導電ペーストを塗布した。次に、ＬＴＣＣ基板の表面に実施例３で用いたＩＣチップを配置した。また、ＬＴＣＣ基板のキャビティ内に０６０３形状のチップコンデンサを配置した。その後、１６０℃、３０分の条件で導電ペーストを硬化させた。ＩＣチップとＬＴＣＣ基板のギャップ、及びキャビティとチップコンデンサとのギャップに、キャピラリーフロー方式でアンダーフィル材を充填し、１５０℃にて硬化させた。
【０１９３】
次に、厚み６０μｍの前記プリプレグを２枚重ねて厚み１２０μｍとし、ＩＣチップ上及びチップコンデンサ上を覆うようにラミネート法により重ね合わせて圧着した（９０℃、３０秒間減圧、０．５ＭＰａで６０秒間プレス）。その後、オートクレーブ装置を用いて、１８０℃、１時間の本硬化を行った。
【０１９４】
表層配線の形成
実施例１と同様にして、セミアディティブ法により樹脂層に表層配線を形成した。以上の工程を経ることにより、図１８に示すような部品内蔵複合配線基板が完成した。
【０１９５】
（実施例７）
本実施例は、第８の実施形態の部品内蔵複合配線基板に対応しており、前記実施例４のセラミック基板本体に設けたキャビティ内に部品を実装する例である。プリプレグ及び銅箔層（配線層）は、実施例１と同じものを用いた。ＬＴＣＣ基板は、実施例６と同じキャビティが形成されたものを用いた。
【０１９６】
樹脂層部の形成
得られたＬＴＣＣ基板のうち部品が実装される箇所に導電性ペーストを塗布した。次に、ＬＴＣＣ基板の表面に実施例３で用いたＩＣチップを配置した。また、ＬＴＣＣ基板のキャビティ内に０６０３形状のチップコンデンサを配置した。その後、１６０℃、３０分の条件で導電ペーストを硬化させた。ＩＣチップとＬＴＣＣ基板のギャップ及びキャビティとチップコンデンサとのギャップに、キャピラリーフロー方式でアンダーフィル材を充填し、１５０℃にて硬化させた。ここまでは前記実施例６と同様である。
【０１９７】
次に、位置決め用柱状導体を利用しながら、プリプレグの仮圧着（９０℃、１０秒間減圧、０．２ＭＰａで１０秒間プレス）→支持ＰＥＴの剥離→銅箔層の仮圧着（９０℃、１０秒間減圧、０．２ＭＰａで１０秒間プレス）→支持ＰＥＴの剥離  を繰り返し、仮積層体を得た。仮積層体の完成後、ラミネート法により本プレスを行った（９０℃、３０秒間減圧、０．４〜０．８ＭＰａで３０秒間プレス）。仮圧着及び本プレスともに、位置決め用柱状導体を利用したことで、配線層の位置ずれを防ぐことができた。その後、オートクレーブ装置を用いて、１８０℃、１時間の本硬化を行った。
【０１９８】
表層配線の形成
実施例１と同様にして、セミアディティブ法により樹脂層に表層配線を形成した。以上の工程を経ることにより、図２０に示すような部品内蔵複合配線基板が完成した。
【図面の簡単な説明】
【０１９９】
【図１】第１の実施形態の複合配線基板を示す概略断面図である。
【図２】図１に示す複合配線基板の製造方法においてセラミック基板を形成する方法の一例を説明するための概略断面図であり、（ａ）はグリーンシート、（ｂ）は積層体、（ｃ）はセラミック基板を示す。
【図３】導体形成用シートの作製方法を説明するための概略断面図であり、（ａ）はシート形成工程、（ｂ）は貫通孔形成工程、（ｂ）は導体形成用シートを示す。
【図４】図１に示す複合配線基板の製造方法において、セラミック基板を形成する方法の他の例を説明するための概略断面図である。
【図５】複合配線基板の製造に用いられるプリプレグ及び配線層を示す概略断面図である。
【図６】図１に示す複合配線基板の製造方法において樹脂層部を形成する方法の一例を説明するための概略断面図であり、（ａ）は積層工程、（ｂ）は硬化工程を示す。
【図７】プリプレグとセラミック基板との関係を示す概略断面図であり、（ａ）は重ね合わせ前の状態、（ｂ）は重ね合わせ後の状態を示す。
【図８】基板形成領域の外周部分に配線層位置ずれ防止用柱状導体を形成したセラミック基板本体の概略平面図である。
【図９】第２の実施形態の複合配線基板の製造方法を説明するための概略断面図であり、（ａ）は１層目の樹脂層及び配線層の形成工程、（ｂ）は２層目の樹脂層の形成工程を示す。
【図１０】第３の実施形態の部品内蔵複合配線基板を示す概略断面図である。
【図１１】図１０に示す部品内蔵複合配線基板の製造方法を説明するための概略断面図であり、（ａ）は実装工程、（ｂ）は積層工程、（ｃ）は硬化工程を示す。
【図１２】第４の実施形態の部品内蔵複合配線基板を示す概略断面図である。
【図１３】図１２に示す部品内蔵複合配線基板の製造方法を説明するための概略断面図であり、（ａ）は実装工程、（ｂ）は積層工程、（ｃ）は硬化工程を示す。
【図１４】第５の実施形態の部品内蔵複合配線基板を示す概略断面図である。
【図１５】図１４に示す部品内蔵複合配線基板の製造方法を説明するための概略断面図であり、（ａ）は下層樹脂層形成工程、（ｂ）は実装及び積層工程、（ｃ）は硬化工程を示す。
【図１６】第６の実施形態の部品内蔵複合配線基板を示す概略断面図である。
【図１７】図１６に示す部品内蔵複合配線基板の製造方法を説明するための概略断面図であり、（ａ）は下層樹脂層及び配線層形成工程、（ｂ）は実装及び積層工程、（ｃ）は硬化工程を示す。
【図１８】第７の実施形態の部品内蔵複合配線基板を示す概略断面図である。
【図１９】図１８に示す部品内蔵複合配線基板の製造方法を説明するための概略断面図であり、（ａ）は実装工程、（ｂ）は積層工程、（ｃ）は硬化工程を示す。
【図２０】第８の実施形態の部品内蔵複合配線基板を示す概略断面図である。
【図２１】図２０に示す部品内蔵複合配線基板の製造方法を説明するための概略断面図であり、（ａ）は実装工程、（ｂ）は積層工程、（ｃ）は硬化工程を示す。
【図２２】第９の実施形態の部品内蔵複合配線基板の製造方法を説明するための概略断面図であり、（ａ）は平坦化工程、（ｂ）は無電解めっき工程、（ｃ）は電解めっき工程、（ｄ）はエッチング工程を示す。
【図２３】第１０の実施形態の部品内蔵複合配線基板の製造方法を説明するための概略断面図であり、（ａ）は実装工程、（ｂ）は積層工程、（ｃ）は硬化工程、（ｄ）はエッチング工程を示す。
【符号の説明】
【０２００】
１  セラミック基板、２  セラミック基板本体、３  樹脂層部、４  柱状導体、５  内層パターン、６  表層パターン、７  導体部、８  樹脂層、９  配線層、１０  セラミック基板、１１  基板用グリーンシート、１２  内層パターン、１３  表層パターン、２１  導体形成用シート、２２  収縮抑制効果を有するシート、２３  支持体、２４  貫通孔、２５  導体部前駆体、２６  収縮抑制効果を有するシート、３１  積層体、４１  プリプレグ、４２  貫通孔、４３  支持体、４４  導電ペースト、４５  積層シート、６１  部品内蔵複合配線基板、６２  電子部品、６３  電極、６４  導電ペースト、７１，８１  部品内蔵複合配線基板、８２  導電ペースト、９１  部品内蔵複合配線基板、１０１  部品内蔵複合配線基板、１０２  電子部品、１０３  パッド、１１１  部品内蔵複合配線基板、１２１  シード層、１２２  レジストパターン、１２３  金属層、１２４  金属箔、１２５  支持体
【図１】
0004706929.tif 000002
【図２】
0004706929.tif 000003
【図３】
0004706929.tif 000004
【図４】
0004706929.tif 000005
【図５】
0004706929.tif 000006
【図６】
0004706929.tif 000007
【図７】
0004706929.tif 000008
【図８】
0004706929.tif 000009
【図９】
0004706929.tif 000010
【図１０】
0004706929.tif 000011
【図１１】
0004706929.tif 000012
【図１２】
0004706929.tif 000013
【図１３】
0004706929.tif 000014
【図１４】
0004706929.tif 000015
【図１５】
0004706929.tif 000016
【図１６】
0004706929.tif 000017
【図１７】
0004706929.tif 000018
【図１８】
0004706929.tif 000019
【図１９】
0004706929.tif 000020
【図２０】
0004706929.tif 000021
【図２１】
0004706929.tif 000022
【図２２】
0004706929.tif 000023
【図２３】
0004706929.tif 000024