(57)【特許請求の範囲】
【請求項１】
所定の長さ、幅及び高さを有し長さが幅よりも大きな直方体形状の誘電体チップと、該誘電体チップの側面に設けられ交互に異なる極性が付与される８個以上の外部電極とを備えた積層コンデンサであって、
前記外部電極は前記誘電体チップの幅方向一側面に少なくとも４個設けられ且つ幅方向他側面に少なくとも４個設けられており、
前記誘電体チップは、同一平面に位置しクリアランスを介して該誘電体チップの長さ方向に並ぶ互いが非接触の第１内部導体層及び第２内部導体層と、同一平面に位置しクリアランスを介して該誘電体チップの長さ方向に並ぶ互いが非接触の第３内部導体層及び第４内部導体層とを、誘電体層を介して高さ方向に交互に積層して一体化した構造を有し、前記第１内部導体層と前記第３内部導体層とは前記誘電体層を介して向き合っていて、前記第２内部導体層と前記第４内部導体層とは前記誘電体層を介して向き合っており、
前記第１内部導体層は該第１内部導体層の幅方向一側縁に少なくとも１個の外部電極用引出し部を有し且つ幅方向他側縁に少なくとも１個の外部電極用引出し部を有していて、該各外部電極用引出し部を前記外部電極のうちの一方極性が付与される外部電極の一部にそれぞれ接続され、
前記第２内部導体層は該第２内部導体層の幅方向一側縁に少なくとも１個の外部電極用引出し部を有し且つ幅方向他側縁に少なくとも１個の外部電極用引出し部を有していて、該各外部電極用引出し部を前記外部電極のうちの他方極性が付与される外部電極の一部にそれぞれ接続され、
前記第３内部導体層は該第３内部導体層の幅方向一側縁に少なくとも１個の外部電極用引出し部を有し且つ幅方向他側縁に少なくとも１個の外部電極用引出し部を有していて、該各外部電極用引出し部を前記外部電極のうちの他方極性が付与される外部電極の残部にそれぞれ接続され、
前記第４内部導体層は該第４内部導体層の幅方向一側縁に少なくとも１個の外部電極用引出し部を有し且つ幅方向他側縁に少なくとも１個の外部電極用引出し部を有していて、該各外部電極用引出し部を前記外部電極のうちの一方極性が付与される外部電極の残部にそれぞれ接続されている、
ことを特徴とする積層コンデンサ。
【請求項２】
誘電体チップの少なくとも基板実装時に基板と向き合う側のマージン部分の厚さは３０〜７０μｍに設定されている、
ことを特徴とする請求項１に記載の積層コンデンサ。
【請求項３】
第１〜第４内部導体層それぞれに設けられた外部電極用引出し部の幅はその長さ以上である、
ことを特徴とする請求項１または２に記載の積層コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デカップリングの用途に適した積層コンデンサに関する。
【背景技術】
【０００２】
デカップリングに用いられる積層コンデンサには高静電容量と低ＥＳＬ（等価直列インダクタンス）が求められており、特許文献１及び２にはこの種の積層コンデンサが開示されている。
【０００３】
特許文献１に開示されている積層コンデンサは、直方体形状の誘電体チップと、誘電体チップの幅方向両側面にそれぞれ４個ずつ設けられ交互に異なる極性が付与される計８個の外部電極とを備える。誘電体チップは、幅方向両側縁にそれぞれ２個ずつ設けられた計４個の外部電極用引出し部を有する第１内部導体層と、幅方向両側縁にそれぞれ２個ずつ設けられた計４個の外部電極用引出し部を第１内部導体層の引出し部とは異なる位置に有する第２内部導体層とを、誘電体層を介して交互に積層して一体化した構造を有している。各第１内部導体層の４個の引出し部は一方の極性が付与される４個の外部電極に接続され、各第２内部導体層の４個の引出し部は他方の極性が付与される残り４個の外部電極に接続されている。一方、特許文献２に開示されている積層コンデンサは、特許文献１に開示されている積層コンデンサの各第１内部導体層を幅方向に２分割すると共に各第２内部導体層を幅方向に２分割したような構造を備える。
【特許文献１】特表２００２−５０８１１４号公報
【特許文献２】特開２００２−１５１３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されている積層コンデンサでは、誘電体層を介して隣り合う異極性の引出し部に流れる電流の向きが逆になるようにして各々の引出し部に流れる電流により生じる磁界を相殺してＥＳＬ低減を図ることができる。また、誘電体層を介して積層された第１内部電極層と第２内部電極層によってデカップリングの用途に適した充分な静電容量を得ることができる。
【０００５】
一方、特許文献２に開示されている積層コンデンサでは、２分割された第１内部導体層に流れる電流の向きと２分割された第２内部導体層に流れる電流の向きがそれぞれ逆になるようにして各々の内部導体層に流れる電流により生じる磁界を相殺できるので、特許文献１に開示されている積層コンデンサに比べてさらなるＥＳＬ低減を図ることができる。
【０００６】
しかし、特許文献２に開示されている積層コンデンサは特許文献１に開示されている積層コンデンサの各第１内部導体層を幅方向に２分割すると共に各第２内部導体層を幅方向に２分割したような構造を備えているため、誘電体層を介して向き合う内部電極層の対向面積が低下することを原因として特許文献１に開示されている積層コンデンサに比べて静電容量が低下してしまう。換言すれば、特許文献２に開示されている積層コンデンサは、低ＥＳＬに関しては特許文献１に開示されている積層コンデンサよりも優れているが、高静電容量に関しては特許文献１に開示されている積層コンデンサよりも劣っている。
【０００７】
本発明は前記事情に鑑みて創作されたもので、その目的とするところは、高静電容量と低ＥＳＬの両方を満足できる積層コンデンサを提供することにある。
【課題を解決するための手段】
【０００８】
前記目的を達成するため、本発明は、直方体形状の誘電体チップと、誘電体チップの側面に設けられ交互に異なる極性が付与される８個以上の外部電極とを備えた積層コンデンサであって、誘電体チップは、同一平面に位置し互いが非接触の第１内部導体層及び第２内部導体層と、同一平面に位置し互いが非接触の第３内部導体層及び第４内部導体層とを、誘電体層を介して交互に積層して一体化した構造を有し、第１内部導体層と第３内部導体層とは誘電体層を介して向き合っていて、第２内部導体層と第４内部導体層とは誘電体層を介して向き合っており、第１内部導体層はその側縁に少なくとも２個の外部電極用引出し部を有していて、各外部電極用引出し部を一方の極性の外部電極にそれぞれ接続され、第２内部導体層はその側縁に少なくとも２個の外部電極用引出し部を有していて、各外部電極用引出し部を他方の極性の外部電極にそれぞれ接続され、第３内部導体層はその側縁に少なくとも２個の外部電極用引出し部を有していて、各外部電極用引出し部を他方の極性の他の外部電極にそれぞれ接続され、第４内部導体層はその側縁に少なくとも２個の外部電極用引出し部を有していて、各外部電極用引出し部を一方の極性の他の外部電極にそれぞれ接続されている、ことをその特徴とする。
【０００９】
この積層コンデンサによれば、８個以上の外部電極に交互に異なる極性を付与した状態で、（１）第１内部導体層の引出し部と該第１内部導体層と同一平面に位置する異極性の第２内部導体層の引出し部のそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）と、第１内部導体層と第２内部導体層のそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）、（２）第３内部導体層の引出し部と該第３内部電極層と同一平面に位置する異極性の第４内部電極層の引出し部のそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）と、第３内部導体層と第４内部導体層のそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）、（３）第１内部導体層の引出し部と該第１内部導体層と誘電体層を介して向き合う異極性の第３内部導体層の引出し部のそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）と、第１内部導体層と第３内部導体層のそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）、（４）第２内部導体層の引出し部と該第２内部導体層と誘電体層を介して向き合う異極性の第４内部導体層の引出し部のそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）と、第２内部導体層と第４内部導体層のそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）によって積層コンデンサのＥＳＬ（等価直列インダクタンス）を効果的に低減することができる。
【００１０】
また、第１内部導体層と該第１内部導体層と誘電体層を介して向き合う第３内部導体層によって所定の静電容量を形成でき、第２内部導体層と該第２内部導体層と誘電体層を介して向き合う第４内部導体層によって所定の静電容量を形成でき、また、同一平面に位置する異極性の第１内部導体層と第２内部導体層との間に所定の静電容量を形成でき、同一平面に位置する異極性の第３内部導体層と第４内部導体層の間に所定の静電容量を形成でき、これにより一方の極性の外部電極と他方の極性の外部電極を通じて得られる積層コンデンサの静電容量を並列接続された４つの静電容量の合成値とすることができるので、第１内部導体層と第２内部導体層の極性を同じにして同一平面に位置させ且つ第３内部導体層と第４内部導体層の極性を同じにして同一平面に位置させる場合に生じる静電容量の低下を後者の２つの静電容量により補って、デカップリングの用途に適した充分な静電容量を積層コンデンサに確保することができる。
【発明の効果】
【００１１】
本発明によれば、高静電容量と低ＥＳＬの両方を満足できる積層コンデンサを提供することができる。
【００１２】
本発明の前記目的とそれ以外の目的と、構成特徴と、作用効果は、以下の説明と添付図面によって明らかとなる。
【発明を実施するための最良の形態】
【００１３】
［第１実施形態］
図１〜図５は本発明（積層コンデンサ）の第１実施形態を示す。
【００１４】
図１に示した積層コンデンサ１００は、所定の長さＬ，幅Ｗ及び高さＴを有する直方体形状の誘電体チップ１０１と、誘電体チップ１０１の幅方向両側面にそれぞれ４個ずつ等間隔で設けられた計８個の外部電極１０２，１０３とを備える。計８個の外部電極１０２，１０３は交互に異なる極性が付与されるものであり、ここでは一方の極性が付与される外部電極１０２を第１外部電極１０２と称し、他方の極性が付与される外部電極１０３を第２外部電極１０３と称する。
【００１５】
誘電体チップ１０１は、図２に示すように、同一平面に位置し帯状クリアランスを介して互いが非接触の第１内部導体層１１２及び第２内部導体層１１３と、同一平面に位置し帯状クリアランスを介して互いが非接触の第３内部導体層１１４及び第４内部導体層１１５とを、誘電体層１１１を介して高さ方向に交互に積層して一体化した構造を有している。つまり、第１内部導体層１１２及び第２内部導体層１１３は誘電体チップ１０１の所定の積層界面に非接触状態で存在し、第３内部導体層１１４及び第４内部導体層１１５は第１内部導体層１１２及び第２内部導体層１１３とは異なる所定の積層界面に非接触状態で存在する。
【００１６】
また、第１〜第４内部電極層１１２〜１１５の引出し部を除く形状は基本的に同じであり、第１内部導体層１１２と第２内部導体層１１３の間のクリアランスと第３内部導体層１１４と第４内部導体層１１５の間のクリアランスは高さ方向で合致するため、第１内部導体層１１２と第３内部導体層１１４とは誘電体層１１１を介して高さ方向で向き合っていて、第２内部導体層１１３と第４内部導体層１１５とは誘電体層１１１を介して高さ方向で向き合っている。後述の静電容量Ｃ１３と静電容量Ｃ１４を積極的に得るには、第１内部導体層１１２と第２内部導体層１１３の間のクリアランスと第３内部導体層１１４と第４内部導体層１１５の間のクリアランスを極力狭くすることが好ましい。
【００１７】
因みに、第１内部導体層１１２及び第２内部導体層１１３の数と、第３内部導体層１１４及び第４内部導体層１１５の数は必ずしも同じである必要はなく、一方の数が他方の数よりも１つ多くても構わない。
【００１８】
また、誘電体チップ１０１の高さ方向両側には誘電体層１１１のみが積層された部分（マージン部分）が存し、少なくとも基板実装時に基板と向き合う側のマージン部分の厚さは３０〜７０μｍに設定されている。
【００１９】
各第１内部導体層１１２は矩形状を成し、幅方向一側縁（図２の右側）の長さ方向一側（図２の左側）に誘電体チップ１０１の幅方向一側面（図１の右側）の最も左に位置する第１外部電極１０２に対応し且つ該第１外部電極１０２に接続された外部電極用引出し部１１２ａを有し、また、幅方向他側縁（図２の左側）の長さ方向他側（図２の右側）に誘電体チップ１０１の幅方向他側面（図１の左側）の左から２番目に位置する第１外部電極１０２に対応し且つ該第１外部電極１０２に接続された外部電極用引出し部１１２ａを有する。つまり、各第１内部導体層１１２には２個の引出し部１１２ａを通じて第１外部電極１０２と同じ極性が付与される。
【００２０】
各第２内部導体層１１３は矩形状を成し、幅方向一側縁（図２の右側）の長さ方向他側（図２の右側）に誘電体チップ１０１の幅方向一側面（図１の右側）の最も右に位置する第２外部電極１０３に対応し且つ該第２外部電極１０３に接続された外部電極用引出し部１１３ａを有し、また、幅方向他側縁（図２の左側）の長さ方向一側（図２の左側）に誘電体チップ１０１の幅方向他側面（図１の左側）の右から２番目に位置する第２外部電極１０３に対応し且つ該第２外部電極１０３に接続された外部電極用引出し部１１３ａを有する。つまり、各第２内部導体層１１３には２個の引出し部１１３ａを通じて第２外部電極１０３と同じ極性が付与される。
【００２１】
各第３内部導体層１１４は矩形状を成し、幅方向一側縁（図２の右側）の長さ方向他側（図２の右側）に誘電体チップ１０１の幅方向一側面（図１の右側）の左から２番目に位置する第２外部電極１０３に対応し且つ該第２外部電極１０３に接続された外部電極用引出し部１１４ａを有し、また、幅方向他側縁（図２の左側）の長さ方向一側（図２の左側）に誘電体チップ１０１の幅方向他側面（図１の左側）の最も左に位置する第２外部電極１０３に対応し且つ該第２外部電極１０３に接続された外部電極用引出し部１１４ａを有する。つまり、各第３内部導体層１１４には２個の引出し部１１４ａを通じて第２外部電極１０３と同じ極性が付与される。
【００２２】
各第４内部導体層１１５は矩形状を成し、幅方向一側縁（図２の右側）の長さ方向一側（図２の左側）に誘電体チップ１０１の幅方向一側面（図１の右側）の右から２番目に位置する第１外部電極１０２に対応し且つ該第１外部電極１０２に接続された外部電極用引出し部１１５ａを有し、また、幅方向他側縁（図２の左側）の長さ方向他側（図２の右側）に誘電体チップ１０１の幅方向他側面（図１の左側）の最も右に位置する第１外部電極１０２に対応し且つ該第１外部電極１０２に接続された外部電極用引出し部１１５ａを有する。つまり、各第４内部導体層１１５には２個の引出し部１１５ａを通じて第１外部電極１０２と同じ極性が付与される。
【００２３】
図３に示した等価回路から分かるように、図１に示した積層コンデンサ１００にあっては、第１内部導体層１１２と該第１内部導体層１１２と誘電体層１１１を介して向き合う第３内部導体層１１４によって所定の静電容量Ｃ１１が形成され、第２内部導体層１１３と該第２内部導体層１１３と誘電体層１１１を介して向き合う第４内部導体層１１５によって所定の静電容量Ｃ１２が形成される。また、同一平面に位置する異極性の第１内部導体層１１２と第２内部導体層１１３との間に所定の静電容量Ｃ１３が形成され、同一平面に位置する異極性の第３内部導体層１１４と第４内部導体層１１５の間に所定の静電容量Ｃ１４が形成される。依って、４個の第１外部電極１０２と４個の第２外部電極１０３を通じて得られる積層コンデンサ１００の静電容量は、並列接続された静電容量Ｃ１１と静電容量Ｃ１２と静電容量Ｃ１３と静電容量Ｃ１４の合成値となる。
【００２４】
図１に示した積層コンデンサ１００は、４個の第１外部電極１０２に一方の極性を付与し４個の第２外部電極１０３に他方の極性を付与した状態で使用される。
【００２５】
例えば、図４に示すように４個の第１外部電極１０２をプラスとし４個の第２外部電極１０３をマイナス（グランド）としたときには、図５（Ａ）に矢印で示すように第１内部導体層１１２の引出し部１１２ａと該第１内部導体層１１２と同一平面に位置する異極性の第２内部導体層１１３の引出し部１１３ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第１内部導体層１１２と第２内部導体層１１３にもそれぞれ逆向きに電流が流れる。また、図５（Ｂ）に矢印で示すように第３内部導体層１１４の引出し部１１４ａと該第３内部電極層１１４と同一平面に位置する異極性の第４内部電極層１１５の引出し部１１５ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第３内部導体層１１４と第４内部電極層１１５にもそれぞれ逆向きに電流が流れる。
【００２６】
さらに、図５（Ａ）及び図５（Ｂ）に矢印で示すように第１内部導体層１１２の引出し部１１２ａと該第１内部導体層１１２と誘電体層１１１を介して向き合う異極性の第３内部導体層１１４の引出し部１１４ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第１内部導体層１１２と第３内部導体層１１４にもそれぞれ逆向きに電流が流れる。また、図５（Ａ）及び図５（Ｂ）に矢印で示すように第２内部導体層１１３の引出し部１１３ａと該第２内部導体層１１３と誘電体層１１１を介して向き合う異極性の第４内部導体層１１５の引出し部１１５ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第２内部導体層１１３と第４内部導体層１１５にもそれぞれ逆向きに電流が流れる。
【００２７】
尚、４個の第１外部電極１０２をマイナス（グランド）とし４個の第２外部電極１０３をプラスとしたときには、各内部導体層の引出し部及び各内部導体層に流れる電流の向きは前記とは逆になることは言うまでもない。
【００２８】
つまり、４個の第１外部電極１０２に一方の極性を付与し４個の第２外部電極１０３に他方の極性を付与した状態では先に述べたような電流の流れが得られるため、
（１）第１内部導体層１１２の引出し部１１２ａと該第１内部導体層１１２と同一平面に位置する異極性の第２内部導体層１１３の引出し部１１３ａのそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）と、第１内部導体層１１２と第２内部導体層１１３のそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）
（２）第３内部導体層１１４の引出し部１１４ａと該第３内部電極層１１４と同一平面に位置する異極性の第４内部電極層１１５の引出し部１１５ａのそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）と、第３内部導体層１１４と第４内部導体層１１５のそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）
（３）第１内部導体層１１２の引出し部１１２ａと該第１内部導体層１１２と誘電体層１１１を介して向き合う異極性の第３内部導体層１１４の引出し部１１４ａのそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）と、第１内部導体層１１２と第３内部導体層１１４のそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）
（４）第２内部導体層１１３の引出し部１１３ａと該第２内部導体層１１３と誘電体層１１１を介して向き合う異極性の第４内部導体層１１５の引出し部１１５ａのそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）と、第２内部導体層１１３と第４内部導体層１１５のそれぞれに流れる電流の向きが逆になることによる磁界相殺作用（磁束打ち消し作用）
によって積層コンデンサ１００のＥＳＬ（等価直列インダクタンス）を効果的に低減することができる。
【００２９】
特に前記（１）及び（２）の磁界相殺作用（磁束打ち消し作用）は、極性が異なる第１内部導体層１１２及び第２内部導体層１１３を同一平面に位置させ、極性が異なる第３内部導体層１１４及び第４内部導体層１１５を同一平面に位置させたことによって確実且つ的確に得ることができる。
【００３０】
また、第１内部導体層１１２と該第１内部導体層１１２と誘電体層１１１を介して向き合う第３内部導体層１１４によって所定の静電容量Ｃ１１を形成でき、第２内部導体層１１３と該第２内部導体層１１３と誘電体層１１１を介して向き合う第４内部導体層１１５によって所定の静電容量Ｃ１２を形成でき、また、同一平面に位置する異極性の第１内部導体層１１２と第２内部導体層１１３との間に所定の静電容量Ｃ１３を形成でき、同一平面に位置する異極性の第３内部導体層１１４と第４内部導体層１１５の間に所定の静電容量Ｃ１４を形成でき、これにより４個の第１外部電極１０２と４個の第２外部電極１０３を通じて得られる積層コンデンサ１００の静電容量を並列接続された４つの静電容量Ｃ１１と静電容量Ｃ１２と静電容量Ｃ１３と静電容量Ｃ１４の合成値とすることができるので、第１内部導体層１１２と第２内部導体層１１３の極性を同じにして同一平面に位置させ且つ第３内部導体層１１４と第４内部導体層１１５の極性を同じにして同一平面に位置させる場合に生じる静電容量の低下を前記の静電容量Ｃ１３及び静電容量Ｃ１４により補って、デカップリングの用途に適した充分な静電容量を積層コンデンサ１００に確保することができる。
【００３１】
さらに、誘電体チップ１０１の少なくとも基板実装時に基板と向き合う側のマージン部分の厚さを３０〜７０μｍに設定しているので、各内部導体層の引出し部から外部電極を通じて基板電極に至る経路を極力短くして、該経路によって生じるインダクタンスをも抑制して低ＥＳＬ化を図ることができる。因みに、マージン部分の厚さを３０μｍよりも小さくすると同部分の強度が低下してクラック発生等を生じる危険性が増し、また、マージン部分の厚さを７０μｍよりも大きくすると前記のインダクタンス抑制作用が得難くなる。
【００３２】
ここで、前述の積層コンデンサ１００の構成を１６０８タイプ（図１に示す長さＬの基準が１．６０ｍｍで幅Ｗの基準が０．８０ｍｍ）と２１２５タイプ（図１に示す長さＬの基準が２．００ｍｍで幅Ｗの基準が１．２５ｍｍ）に適用した場合におけるＥＳＬと静電容量の具体的数値について述べる。
【００３３】
１６０８タイプで、誘電体層１１１の誘電率εを３０００〜４０００とし、誘電体層１１１の厚さを２．０〜２．５μｍとし、第１〜第４内部電極層１１２〜１１５の厚さを０．８〜１．２μｍとし、第１〜第４内部電極層１１２〜１１５の積層数を１００〜１５０とし、高さ方向両側のマージン部分の厚さを３０〜７０μｍとし、第１〜第４内部電極層１１２〜１１５の引出し部１１２ａ〜１１５ａの幅Ｗｏ（図６（Ａ）及び図６（Ｂ）参照）を０．１０〜０．１５ｍｍとし、第１〜第４内部電極層１１２〜１１５の引出し部１１２ａ〜１１５ａの長さＬｏ（図６（Ａ）及び図６（Ｂ）参照）を０．１０〜０．１５ｍｍとし、第１内部電極層１１２と第２内部電極層１１３とのクリアランスＷｃと第３内部電極層１１４と第４内部電極層１１５とのクリアランスＷｃ（図６（Ａ）及び図６（Ｂ）参照）を０．１０〜０．１５ｍｍとし、長さ方向両側のマージン部分の幅Ｗｓ（図６（Ａ）及び図６（Ｂ）参照）を０．１０〜０．１５ｍｍとした場合には、ＥＳＬを４０〜６０ｐＨに抑えることができ且つ１．０〜２．２μＦの静電容量を確保することができる。
【００３４】
２１２５タイプで、誘電体層１１１の誘電率εを３０００〜４０００とし、誘電体層１１１の厚さを３．０〜４．０μｍとし、第１〜第４内部電極層１１２〜１１５の厚さを０．８〜１．２μｍとし、第１〜第４内部電極層１１２〜１１５の積層数を１００〜２００とし、高さ方向両側のマージン部分の厚さを３０〜７０μｍとし、第１〜第４内部電極層１１２〜１１５の引出し部１１２ａ〜１１５ａの幅Ｗｏ（図６（Ａ）及び図６（Ｂ）参照）を０．１０〜０．１５ｍｍとし、第１〜第４内部電極層１１２〜１１５の引出し部１１２ａ〜１１５ａの長さＬｏ（図６（Ａ）及び図６（Ｂ）参照）を０．１０〜０．１５ｍｍとし、第１内部電極層１１２と第２内部電極層１１３とのクリアランスＷｃと第３内部電極層１１４と第４内部電極層１１５とのクリアランスＷｃ（図６（Ａ）及び図６（Ｂ）参照）を０．１０〜０．１５ｍｍとし、長さ方向両側のマージン部分の幅Ｗｓ（図６（Ａ）及び図６（Ｂ）参照）を０．１５〜０．２０ｍｍとした場合には、ＥＳＬを８０〜１２０ｐＨに抑えることができ且つ２．２〜４．７μＦの静電容量を確保することができる。
【００３５】
また、第１〜第４内部電極層１１２〜１１５それぞれの引出し部１１２ａ〜１１５ａの幅Ｗｏをその長さＬｏ以上とすれば、第１〜第４内部電極層１１２〜１１５に電流が流れ易くすることによって積層コンデンサ１００の自己インダクタンスを低減できるので、該自己インダクタンスの低減によって積層コンデンサ１００のＥＳＬをより一層低減することができる。
【００３６】
［第２実施形態］
図７〜図１１は本発明（積層コンデンサ）の第２実施形態を示す。
【００３７】
図７に示した積層コンデンサ２００は、所定の長さ，幅及び高さを有する直方体形状の誘電体チップ２０１と、誘電体チップ２０１の幅方向両側面にそれぞれ４個ずつ等間隔で設けられた計８個の外部電極２０２，２０３とを備える。計８個の外部電極２０２，２０３は交互に異なる極性が付与されるものであり、ここでは一方の極性が付与される外部電極２０２を第１外部電極２０２と称し、他方の極性が付与される外部電極２０３を第２外部電極２０３と称する。
【００３８】
誘電体チップ２０１は、図８に示すように、同一平面に位置し帯状クリアランスを介して互いが非接触の第１内部導体層２１２及び第２内部導体層２１３と、同一平面に位置し帯状クリアランスを介して互いが非接触の第３内部導体層２１４及び第４内部導体層２１５とを、誘電体層２１１を介して高さ方向に交互に積層して一体化した構造を有している。つまり、第１内部導体層２１２及び第２内部導体層２１３は誘電体チップ１０１の所定の積層界面に非接触状態で存在し、第３内部導体層２１４及び第４内部導体層２１５は第１内部導体層２１２及び第２内部導体層２１３とは異なる所定の積層界面に非接触状態で存在する。
【００３９】
第２実施形態における第１〜第４内部導体層２１２〜２１５は、第１実施形態の第１〜第４内部導体層１１２〜１１５に長さ方向に沿う所定長の帯状スリット２１２ｂ〜２１５ｂをそれぞれ２個ずつ平行に設けて構成されている。
【００４０】
詳しくは、各内部導体層２１２〜２１５に設けられた２個のスリット２１２ｂ〜２１５ｂの一方は一方の引出し部２１２ａ〜２１５ｂ側に開口が位置するように形成され、２個のスリット２１２ｂ〜２１５ｂの他方は他方の引出し部２１２ａ〜２１５ｂ側に開口が位置するように形成されている。また、第１内部導体層２１２に設けた２個のスリット２１２ｂと第２内部導体層２１３に設けた２個のスリット２１３ｂの位置及び向きは両者間のクリアランスの中心線を基準として線対称となっていて、第３内部導体層２１４に設けた２個のスリット２１４ｂと第４内部導体層２１５に設けた２個のスリット２１５ｂの位置及び向きは両者間のクリアランスの中心線を基準として線対称となっている。
【００４１】
尚、誘電体チップ２０１，第１〜第４内部導体層２１２〜２１５及び外部電極用引出し部２１２ａ〜２１５ａに係る他の構成は第１実施形態のものと同じであるためここでの説明を省略する。
【００４２】
図９に示した等価回路から分かるように、図７に示した積層コンデンサ２００にあっては、第１内部導体層２１２と該第１内部導体層２１２と誘電体層２１１を介して向き合う第３内部導体層２１４によって所定の静電容量Ｃ２１が形成され、第２内部導体層２１３と該第２内部導体層２１３と誘電体層２１１を介して向き合う第４内部導体層２１５によって所定の静電容量Ｃ２２が形成される。また、同一平面に位置する異極性の第１内部導体層２１２と第２内部導体層２１３との間に所定の静電容量Ｃ２３が形成され、同一平面に位置する異極性の第３内部導体層２１４と第４内部導体層２１５の間に所定の静電容量Ｃ２４が形成される。依って、４個の第１外部電極２０２と４個の第２外部電極２０３を通じて得られる積層コンデンサ２００の静電容量は、並列接続された４つの静電容量Ｃ２１と静電容量Ｃ２２と静電容量Ｃ２３と静電容量Ｃ２４の合成値となる。
【００４３】
図７に示した積層コンデンサ２００は、４個の第１外部電極２０２に一方の極性を付与し４個の第２外部電極２０３に他方の極性を付与した状態で使用される。
【００４４】
例えば、図１０に示すように４個の第１外部電極２０２をプラスとし４個の第２外部電極２０３をマイナス（グランド）としたときには、図１１（Ａ）に矢印で示すように第１内部導体層２１２の引出し部２１２ａと該第１内部導体層２１２と同一平面に位置する異極性の第２内部導体層２１３の引出し部２１３ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第１内部導体層２１２と第２内部導体層２１３にも各々のスリット２１２ｂ，２１３ｂに沿うようにしてそれぞれ逆向きに電流が流れる。また、図１１（Ｂ）に矢印で示すように第３内部導体層２１４の引出し部２１４ａと該第３内部電極層２１４と同一平面に位置する異極性の第４内部電極層２１５の引出し部２１５ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第３内部導体層２１４と第４内部電極層２１５にも各々のスリット２１４ｂ，２１５ｂに沿うようにしてそれぞれ逆向きに電流が流れる。
【００４５】
さらに、図１１（Ａ）及び図１１（Ｂ）に矢印で示すように第１内部導体層２１２の引出し部２１２ａと該第１内部導体層２１２と誘電体層２１１を介して向き合う異極性の第３内部導体層２１４の引出し部２１４ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第１内部導体層２１２と第３内部導体層２１４にも各々のスリット２１２ｂ，２１４ｂに沿うようにしてそれぞれ逆向きに電流が流れる。また、図１１（Ａ）及び図１１（Ｂ）に矢印で示すように第２内部導体層２１３の引出し部２１３ａと該第２内部導体層２１３と誘電体層２１１を介して向き合う異極性の第４内部導体層２１５の引出し部２１５ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第２内部導体層２１３と第４内部導体層２１５にも各々のスリット２１３ｂ，２１５ｂに沿うようにしてそれぞれ逆向きに電流が流れる。
【００４６】
尚、４個の第１外部電極２０２をマイナス（グランド）とし４個の第２外部電極２０３をプラスとしたときには、各内部導体層の引出し部及び各内部導体層に流れる電流の向きは前記とは逆になることは言うまでもない。
【００４７】
つまり、４個の第１外部電極２０２に一方の極性を付与し４個の第２外部電極２０３に他方の極性を付与した状態では先に述べたような電流の流れが得られるため、第１実施形態で説明した（１）〜（４）と同様の磁界相殺作用（磁束打ち消し作用）によって積層コンデンサ２００のＥＳＬ（等価直列インダクタンス）を効果的に低減することができる。
【００４８】
特に前記（１）及び（２）の磁界相殺作用（磁束打ち消し作用）は、極性が異なる第１内部導体層２１２及び第２内部導体層２１３を同一平面に位置させ、極性が異なる第３内部導体層２１４及び第４内部導体層２１５を同一平面に位置させたことによって確実且つ的確に得ることができる。
【００４９】
また、第１内部導体層２１２と該第１内部導体層２１２と誘電体層２１１を介して向き合う第３内部導体層２１４によって所定の静電容量Ｃ２１を形成でき、第２内部導体層２１３と該第２内部導体層２１３と誘電体層２１１を介して向き合う第４内部導体層２１５によって所定の静電容量Ｃ２２を形成でき、また、同一平面に位置する異極性の第１内部導体層２１２と第２内部導体層２１３との間に所定の静電容量Ｃ２３を形成でき、同一平面に位置する異極性の第３内部導体層２１４と第４内部導体層２１５の間に所定の静電容量Ｃ２４を形成でき、これにより４個の第１外部電極２０２と４個の第２外部電極２０３を通じて得られる積層コンデンサ２００の静電容量を並列接続された４つの静電容量Ｃ２１と静電容量Ｃ２２と静電容量Ｃ２３と静電容量Ｃ２４の合成値とすることができるので、第１内部導体層２１２と第２内部導体層２１３の極性を同じにして同一平面に位置させ且つ第３内部導体層２１４と第４内部導体層２１５の極性を同じにして同一平面に位置させる場合に生じる静電容量の低下を前記の静電容量Ｃ２３及び静電容量Ｃ２４により補って、デカップリングの用途に適した充分な静電容量を積層コンデンサ２００に確保することができる。
【００５０】
さらに、誘電体チップ２０１の少なくとも基板実装時に基板と向き合う側のマージン部分の厚さを３０〜７０μｍに設定しているので、各内部導体層の引出し部から外部電極を通じて基板電極に至る経路を極力短くして、該経路によって生じるインダクタンスをも抑制して低ＥＳＬ化を図ることができる。因みに、マージン部分の厚さを３０μｍよりも小さくすると同部分の強度が低下してクラック発生等を生じる危険性が増し、また、マージン部分の厚さを７０μｍよりも大きくすると前記のインダクタンス抑制作用が得難くなる。
【００５１】
さらに、第１〜第４内部電極層２１２〜２１５それぞれの引出し部２１２ａ〜２１５ａの幅をその長さ以上とすれば、第１〜第４内部電極層２１２〜２１５に電流が流れ易くすることによって積層コンデンサ２００の自己インダクタンスを低減できるので、該自己インダクタンスの低減によって積層コンデンサ２００のＥＳＬをより一層低減することができる。
【００５２】
［第３実施形態］
図１２〜図１６は本発明（積層コンデンサ）の第３実施形態を示す。
【００５３】
図１２に示した積層コンデンサ３００は、所定の長さ，幅及び高さを有する直方体形状の誘電体チップ３０１と、誘電体チップ３０１の幅方向両側面にそれぞれ４個ずつ等間隔で設けられた計８個の外部電極３０２，３０３と、誘電体チップ３０１の長さ方向両側面にそれぞれ１個ずつ設けられた計２個の外部電極３０４，３０５とを備える。計８個の外部電極３０２，３０３は交互に異なる極性が付与されるものであり、ここでは一方の極性が付与される外部電極３０２を第１外部電極３０２と称し、他方の極性が付与される外部電極３０３を第２外部電極３０３と称する。計２個の外部電極３０４，３０５は異なる極性が付与されるものであり、ここでは一方の極性が付与される外部電極３０４を第３外部電極３０４と称し、他方の極性が付与される外部電極３０５を第４外部電極３０５と称する。
【００５４】
誘電体チップ３０１は、図１３に示すように、同一平面に位置し帯状クリアランスを介して互いが非接触の第１内部導体層３１２及び第２内部導体層３１３と、同一平面に位置し帯状クリアランスを介して互いが非接触の第３内部導体層３１４及び第４内部導体層３１５とを、誘電体層３１１を介して高さ方向に交互に積層して一体化した構造を有している。つまり、第１内部導体層３１２及び第２内部導体層３１３は誘電体チップ３０１の所定の積層界面に非接触状態で存在し、第３内部導体層３１４及び第４内部導体層３１５は第１内部導体層３１２及び第２内部導体層３１３とは異なる所定の積層界面に非接触状態で存在する。
【００５５】
第３実施形態における第１，第２内部導体層３１２，３１３は、第１実施形態の第１，第２内部導体層１１２，１１３に３個目の外部電極用引出し部３１２ｂ，３１３ｂをそれぞれ設けて構成されている。
【００５６】
詳しくは、第１内部導体層３１２の長さ方向一側縁（図１３の左側）の中央には、誘電体チップ３０１の長さ方向一側面（図１２の左側）の第３外部電極３０４に対応し且つ該第３外部電極３０４に接続された外部電極用引出し部３１２ｂが設けられている。第２内部導体層３１３の長さ方向他側縁（図１３の右側）の中央には、誘電体チップ３０１の長さ方向他側面（図１２の右側）の第４外部電極３０５に対応し且つ該第４外部電極３０５に接続された外部電極用引出し部３１３ｂが設けられている。
【００５７】
尚、誘電体チップ３０１，第１〜第４内部導体層３１２〜３１５及び外部電極用引出し部３１２ａ〜３１５ａに係る他の構成は第１実施形態のものと同じであるためここでの説明を省略する。
【００５８】
図１４に示した等価回路から分かるように、図１２に示した積層コンデンサ３００にあっては、第１内部導体層３１２と該第１内部導体層３１２と誘電体層３１１を介して向き合う第３内部導体層３１４によって所定の静電容量Ｃ３１が形成され、第２内部導体層３１３と該第２内部導体層３１３と誘電体層３１１を介して向き合う第４内部導体層３１５によって所定の静電容量Ｃ３２が形成される。また、同一平面に位置する異極性の第１内部導体層３１２と第２内部導体層３１３との間に所定の静電容量Ｃ３３が形成され、同一平面に位置する異極性の第３内部導体層３１４と第４内部導体層３１５の間に所定の静電容量Ｃ３４が形成される。依って、４個の第１外部電極３０２及び１個の第３外部電極３０４と４個の第２外部電極３０３及び１個の第４外部電極３０５を通じて得られる積層コンデンサ３００の静電容量は、並列接続された静電容量Ｃ３１と静電容量Ｃ３２と静電容量Ｃ３３と静電容量Ｃ３４の合成値となる。
【００５９】
図１２に示した積層コンデンサ３００は、４個の第１外部電極３０２及び１個の第３外部電極３０４に一方の極性を付与し４個の第２外部電極３０３及び１個の第４外部電極３０５に他方の極性を付与した状態で使用される。
【００６０】
例えば、図１５に示すように４個の第１外部電極３０２及び１個の第３外部電極３０４をプラスとし４個の第２外部電極３０３及び１個の第４外部電極３０５をマイナス（グランド）としたときには、図１６（Ａ）に矢印で示すように第１内部導体層３１２の引出し部３１２ａと該第１内部導体層３１２と同一平面に位置する異極性の第２内部導体層３１３の引出し部３１３ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第１内部導体層２１２と第２内部導体層２１３にもそれぞれ逆向きに電流が流れる。また、図１６（Ｂ）に矢印で示すように第３内部導体層３１４の引出し部３１４ａと該第３内部電極層３１４と同一平面に位置する異極性の第４内部電極層３１５の引出し部３１５ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第３内部導体層３１４と第４内部電極層３１５にもそれぞれ逆向きに電流が流れる。
【００６１】
さらに、図１６（Ａ）及び図１６（Ｂ）に矢印で示すように第１内部導体層３１２の引出し部３１２ａと該第１内部導体層３１２と誘電体層３１１を介して向き合う異極性の第３内部導体層３１４の引出し部３１４ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第１内部導体層３１２と第３内部導体層３１４にもそれぞれ逆向きに電流が流れる。また、図１６（Ａ）及び図１６（Ｂ）に矢印で示すように第２内部導体層３１３の引出し部３１３ａと該第２内部導体層３１３と誘電体層３１１を介して向き合う異極性の第４内部導体層３１５の引出し部３１５ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第２内部導体層３１３と第４内部導体層３１５にもそれぞれ逆向きに電流が流れる。
【００６２】
さらに、図１６（Ａ）に矢印で示すように第１内部導体層３１２の引出し部３１２ｂには引出し部３１２ａと直交する方向に電流が流れ、また、第２内部導体層３１３の引出し部３１３ｂには引出し部３１３ａと直交する方向に電流が流れる。
【００６３】
尚、４個の第１外部電極３０２及び及び１個の第３外部電極３０４をマイナス（グランド）とし４個の第２外部電極３０３及び１個の第４外部電極３０５をプラスとしたときには、各内部導体層の引出し部及び各内部導体層に流れる電流の向きは前記とは逆になることは言うまでもない。
【００６４】
つまり、４個の第１外部電極３０２及び１個の第３外部電極３０４に一方の極性を付与し４個の第２外部電極３０３及び１個の第４外部電極３０５に他方の極性を付与した状態では先に述べたような電流の流れが得られるため、第１実施形態で説明した（１）〜（４）と同様の磁界相殺作用（磁束打ち消し作用）によって積層コンデンサ３００のＥＳＬ（等価直列インダクタンス）を効果的に低減することができる。
【００６５】
特に前記（１）及び（２）の磁界相殺作用（磁束打ち消し作用）は、極性が異なる第１内部導体層３１２及び第２内部導体層３１３を同一平面に位置させ、極性が異なる第３内部導体層３１４及び第４内部導体層３１５を同一平面に位置させたことによって確実且つ的確に得ることができる。
【００６６】
また、第１内部導体層３１２の引出し部３１２ａ，３１２ｂの数を増やし且つ第２内部導体２１３の引出し部３１３ａ，３１３ｂの数を増やして第１内部導体層２１２と第２内部導体層２１３に電流が流れ易くすることによって積層コンデンサ３００の自己インダクタンスを低減できるので、該自己インダクタンスの低減によって積層コンデンサ３００のＥＳＬをより一層低減することができる。
【００６７】
さらに、第１内部導体層３１２と該第１内部導体層３１２と誘電体層３１１を介して向き合う第３内部導体層３１４によって所定の静電容量Ｃ３１を形成でき、第２内部導体層３１３と該第２内部導体層３１３と誘電体層３１１を介して向き合う第４内部導体層３１５によって所定の静電容量Ｃ３２を形成でき、また、同一平面に位置する異極性の第１内部導体層３１２と第２内部導体層３１３との間に所定の静電容量Ｃ３３を形成でき、同一平面に位置する異極性の第３内部導体層３１４と第４内部導体層３１５の間に所定の静電容量Ｃ３４を形成でき、これにより４個の第１外部電極３０２及び１個の第３外部電極３０４と４個の第２外部電極１０３及び１個の第４外部電極３０５を通じて得られる積層コンデンサ３００の静電容量を並列接続された４つの静電容量Ｃ３１と静電容量Ｃ３２と静電容量Ｃ３３と静電容量Ｃ３４の合成値とすることができるので、第１内部導体層３１２と第２内部導体層３１３の極性を同じにして同一平面に位置させ且つ第３内部導体層３１４と第４内部導体層３１５の極性を同じにして同一平面に位置させる場合に生じる静電容量の低下を前記の静電容量Ｃ３３及び静電容量Ｃ３４により補って、デカップリングの用途に適した充分な静電容量を積層コンデンサ３００に確保することができる。
【００６８】
さらに、誘電体チップ３０１の少なくとも基板実装時に基板と向き合う側のマージン部分の厚さを３０〜７０μｍに設定しているので、各内部導体層の引出し部から外部電極を通じて基板電極に至る経路を極力短くして、該経路によって生じるインダクタンスをも抑制して低ＥＳＬ化を図ることができる。因みに、マージン部分の厚さを３０μｍよりも小さくすると同部分の強度が低下してクラック発生等を生じる危険性が増し、また、マージン部分の厚さを７０μｍよりも大きくすると前記のインダクタンス抑制作用が得難くなる。
【００６９】
さらに、第１〜第４内部電極層３１２〜３１５それぞれの引出し部３１２ａ〜３１５ａ，３１２ｂ，３１３ｂの幅をその長さ以上とすれば、第１〜第４内部電極層３１２〜３１５に電流が流れ易くすることによって積層コンデンサ３００の自己インダクタンスを低減できるので、該自己インダクタンスの低減によって積層コンデンサ３００のＥＳＬをより一層低減することができる。
【００７０】
［第４実施形態］
図１７〜図２１は本発明（積層コンデンサ）の第４実施形態を示す。
【００７１】
図１７に示した積層コンデンサ４００は、所定の長さ，幅及び高さを有する直方体形状の誘電体チップ４０１と、誘電体チップ４０１の幅方向両側面にそれぞれ５個ずつ等間隔で設けられた計１０個の外部電極４０２，４０３とを備える。計１０個の外部電極４０２，４０３は交互に異なる極性が付与されるものであり、ここでは一方の極性が付与される外部電極４０２を第１外部電極４０２と称し、他方の極性が付与される外部電極４０３を第２外部電極４０３と称する。
【００７２】
誘電体チップ４０１は、図１８に示すように、同一平面に位置し屈曲した帯状クリアランスを介して互いが非接触の第１内部導体層４１２及び第２内部導体層４１３と、同一平面に位置し屈曲した帯状クリアランスを介して互いが非接触の第３内部導体層４１４及び第４内部導体層４１５とを、誘電体層４１１を介して高さ方向に交互に積層して一体化した構造を有している。つまり、第１内部導体層４１２及び第２内部導体層４１３は誘電体チップ４０１の所定の積層界面に非接触状態で存在し、第３内部導体層４１４及び第４内部導体層４１５は第１内部導体層４１２及び第２内部導体層４１３とは異なる所定の積層界面に非接触状態で存在する。
【００７３】
また、第１〜第４内部電極層４１２〜４１５の引出し部を除く形状は向きは異なるものの基本的には同じであり、第１内部導体層４１２と第２内部導体層４１３の間のクリアランスと第３内部導体層４１４と第４内部導体層４１５の間のクリアランスは高さ方向で部分的に合致するため、第１内部導体層４１２と第３内部導体層４１４とは誘電体層４１１を介してその殆どの部分が高さ方向で向き合っていて、第２内部導体層４１３と第４内部導体層４１５とは誘電体層４１１を介してその殆どの部分が高さ方向で向き合っている。後述の静電容量Ｃ４３と静電容量Ｃ４４を積極的に得るには、第１内部導体層４１２と第２内部導体層４１３の間のクリアランスと第３内部導体層４１４と第４内部導体層４１５の間のクリアランスを極力狭くすることが好ましい。
【００７４】
因みに、第１内部導体層４１２及び第２内部導体層４１３の数と、第３内部導体層４１４及び第４内部導体層４１５の数は必ずしも同じである必要はなく、一方の数が他方の数よりも１つ多くても構わない。
【００７５】
また、誘電体チップ４０１の高さ方向両側には誘電体層４１１のみが積層された部分（マージン部分）が存し、少なくとも基板実装時に基板と向き合う側のマージン部分の厚さは３０〜７０μｍに設定されている。
【００７６】
各第１内部導体層４１２は一部が張り出した矩形状を成し、幅方向一側縁（図１８の右側）の長さ方向一側（図１８の左側）に誘電体チップ４０１の幅方向一側面（図１７の右側）の最も左に位置する第１外部電極４０２に対応し且つ該第１外部電極４０２に接続された外部電極用引出し部４１２ａを有し、幅方向一側縁（図１８の右側）の長さ方向他側（図１８の右側）に誘電体チップ４０１の幅方向一側面（図１７の右側）の左から３番目に位置する第１外部電極４０２に対応し且つ該第１外部電極４０２に接続された外部電極用引出し部４１２ａを有し、さらに、幅方向他側縁（図１８の左側）の長さ方向他側（図１８の右側）に誘電体チップ４０１の幅方向他側面（図１７の左側）の左から２番目に位置する第１外部電極４０２に対応し且つ該第１外部電極４０２に接続された外部電極用引出し部４１２ａを有する。つまり、各第１内部導体層４１２には３個の引出し部４１２ａを通じて第１外部電極４０２と同じ極性が付与される。
【００７７】
各第２内部導体層４１３は一部が張り出した矩形状を成し、幅方向一側縁（図１８の右側）の長さ方向一側（図１８の左側）に誘電体チップ４０１の幅方向一側面（図１７の右側）の右から２番目に位置する第２外部電極４０３に対応し且つ該第２外部電極４０３に接続された外部電極用引出し部４１３ａを有し、また、幅方向他側縁（図１８の左側）の長さ方向一側（図１８の左側）に誘電体チップ４０１の幅方向他側面（図１７の左側）の左から３番目に位置する第２外部電極４０３に対応し且つ該第２外部電極４０３に接続された外部電極用引出し部４１３ａを有し、さらに、幅方向他側縁（図１８の左側）の長さ方向他側（図１８の右側）に誘電体チップ４０１の幅方向他側面（図１７の左側）の最も右に位置する第２外部電極４０３に対応し且つ該第２外部電極４０３に接続された外部電極用引出し部４１３ａを有する。つまり、各第２内部導体層４１３には３個の引出し部４１３ａを通じて第２外部電極４０３と同じ極性が付与される。
【００７８】
各第３内部導体層４１４は一部が張り出した矩形状を成し、幅方向一側縁（図１８の右側）の長さ方向他側（図１８の右側）に誘電体チップ４０１の幅方向一側面（図１７の右側）の左から２番目に位置する第２外部電極４０３に対応し且つ該第２外部電極４０３に接続された外部電極用引出し部４１４ａを有し、また、幅方向他側縁（図１８の左側）の長さ方向一側（図１８の左側）に誘電体チップ４０１の幅方向他側面（図１７の左側）の最も左に位置する第２外部電極４０３に対応し且つ該第２外部電極４０３に接続された外部電極用引出し部４１４ａを有し、さらに、幅方向他側縁（図１８の左側）の長さ方向他側（図１８の右側）に誘電体チップ４０１の幅方向他側面（図１７の左側）の左から３番目に位置する第２外部電極４０３に対応し且つ該第２外部電極４０３に接続された外部電極用引出し部４１４ａを有する。つまり、各第３内部導体層４１４には３個の引出し部４１４ａを通じて第２外部電極４０３と同じ極性が付与される。
【００７９】
各第４内部導体層４１５は一部が張り出した矩形状を成し、幅方向一側縁（図１８の右側）の長さ方向一側（図１８の左側）に誘電体チップ４０１の幅方向一側面（図１７の右側）の左から３番目に位置する第１外部電極４０２に対応し且つ該第１外部電極４０２に接続された外部電極用引出し部４１５ａを有し、また、幅方向一側縁（図１８の右側）の長さ方向他側（図１８の右側）に誘電体チップ４０１の幅方向一側面（図１７の右側）の最も右に位置する第１外部電極４０２に対応し且つ該第１外部電極４０２に接続された外部電極用引出し部４１５ａを有し、さらに、幅方向他側縁（図１８の左側）の長さ方向他側（図１８の右側）に誘電体チップ４０１の幅方向他側面（図１７の左側）の最も右に位置する第１外部電極４０２に対応し且つ該第１外部電極４０２に接続された外部電極用引出し部４１５ａを有する。つまり、各第４内部導体層４１５には３個の引出し部４１５ａを通じて第１外部電極４０２と同じ極性が付与される。
【００８０】
図１９に示した等価回路から分かるように、図１７に示した積層コンデンサ４００にあっては、第１内部導体層４１２と該第１内部導体層４１２と誘電体層４１１を介して向き合う第３内部導体層４１４によって所定の静電容量Ｃ４１が形成され、第２内部導体層４１３と該第２内部導体層４１３と誘電体層４１１を介して向き合う第４内部導体層４１５によって所定の静電容量Ｃ４２が形成される。また、同一平面に位置する異極性の第１内部導体層４１２と第２内部導体層４１３との間に所定の静電容量Ｃ４３が形成され、同一平面に位置する異極性の第３内部導体層４１４と第４内部導体層４１５の間に所定の静電容量Ｃ４４が形成される。依って、５個の第１外部電極４０２と５個の第２外部電極４０３を通じて得られる積層コンデンサ４００の静電容量は、並列接続された静電容量Ｃ４１と静電容量Ｃ４２と静電容量Ｃ４３と静電容量Ｃ４４の合成値となる。
【００８１】
図１７に示した積層コンデンサ４００は、５個の第１外部電極４０２に一方の極性を付与し５個の第２外部電極４０３に他方の極性を付与した状態で使用される。
【００８２】
例えば、図２０に示すように５個の第１外部電極４０２をプラスとし５個の第２外部電極４０３をマイナス（グランド）としたときには、図２１（Ａ）に矢印で示すように第１内部導体層４１２の引出し部４１２ａと該第１内部導体層４１２と同一平面に位置する異極性の第２内部導体層４１３の引出し部４１３ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第１内部導体層４１２と第２内部導体層４１３にもそれぞれ逆向きに電流が流れる。また、図２１（Ｂ）に矢印で示すように第３内部導体層４１４の引出し部４１４ａと該第３内部電極層４１４と同一平面に位置する異極性の第４内部電極層４１５の引出し部４１５ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第３内部導体層４１４と第４内部電極層４１５にもそれぞれ逆向きに電流が流れる。
【００８３】
さらに、図２１（Ａ）及び図２１（Ｂ）に矢印で示すように第１内部導体層４１２の引出し部４１２ａと該第１内部導体層４１２と誘電体層４１１を介して向き合う異極性の第３内部導体層４１４の引出し部４１４ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第１内部導体層４１２と第３内部導体層４１４にもそれぞれ逆向きに電流が流れる。また、図２１（Ａ）及び図２１（Ｂ）に矢印で示すように第２内部導体層４１３の引出し部４１３ａと該第２内部導体層４１３と誘電体層４１１を介して向き合う異極性の第４内部導体層４１５の引出し部４１５ａにはそれぞれ逆向きに電流が流れ、この電流の流れに伴って第２内部導体層４１３と第４内部導体層４１５にもそれぞれ逆向きに電流が流れる。
【００８４】
尚、５個の第１外部電極４０２をマイナス（グランド）とし５個の第２外部電極４０３をプラスとしたときには、各内部導体層の引出し部及び各内部導体層に流れる電流の向きは前記とは逆になることは言うまでもない。
【００８５】
つまり、５個の第１外部電極４０２に一方の極性を付与し５個の第２外部電極４０３に他方の極性を付与した状態では先に述べたような電流の流れが得られるため、第１実施形態で説明した（１）〜（４）と同様の磁界相殺作用（磁束打ち消し作用）によって積層コンデンサ４００のＥＳＬ（等価直列インダクタンス）を効果的に低減することができる。
【００８６】
特に前記（１）及び（２）の磁界相殺作用（磁束打ち消し作用）は、極性が異なる第１内部導体層４１２及び第２内部導体層４１３を同一平面に位置させ、極性が異なる第３内部導体層４１４及び第４内部導体層４１５を同一平面に位置させたことによって確実且つ的確に得ることができる。
【００８７】
また、第１〜第４内部導体層４１２〜４１５の引出し部４１２ａ〜４１５ａの数を増やして第１〜第４内部導体層４１２〜４１５に電流が流れ易くすることによって積層コンデンサ４００の自己インダクタンスを低減できるので、該自己インダクタンスの低減によって積層コンデンサ４００のＥＳＬをより一層低減することができる。
【００８８】
さらに、第１内部導体層４１２と該第１内部導体層４１２と誘電体層４１１を介して向き合う第３内部導体層４１４によって所定の静電容量Ｃ４１を形成でき、第２内部導体層４１３と該第２内部導体層４１３と誘電体層４１１を介して向き合う第４内部導体層４１５によって所定の静電容量Ｃ４２を形成でき、また、同一平面に位置する異極性の第１内部導体層４１２と第２内部導体層４１３との間に所定の静電容量Ｃ４３を形成でき、同一平面に位置する異極性の第３内部導体層４１４と第４内部導体層４１５の間に所定の静電容量Ｃ４４を形成でき、これにより５個の第１外部電極４０２と５個の第２外部電極４０３を通じて得られる積層コンデンサ４００の静電容量を並列接続された４つの静電容量Ｃ４１と静電容量Ｃ４２と静電容量Ｃ４３と静電容量Ｃ４４の合成値とすることができるので、第１内部導体層４１２と第２内部導体層４１３の極性を同じにして同一平面に位置させ且つ第３内部導体層４１４と第４内部導体層４１５の極性を同じにして同一平面に位置させる場合に生じる静電容量の低下を前記の静電容量Ｃ４３及び静電容量Ｃ４４により補って、デカップリングの用途に適した充分な静電容量を積層コンデンサ４００に確保することができる。
【００８９】
さらに、誘電体チップ４０１の少なくとも基板実装時に基板と向き合う側のマージン部分の厚さを３０〜７０μｍに設定しているので、各内部導体層の引出し部から外部電極を通じて基板電極に至る経路を極力短くして、該経路によって生じるインダクタンスをも抑制して低ＥＳＬ化を図ることができる。因みに、マージン部分の厚さを３０μｍよりも小さくすると同部分の強度が低下してクラック発生等を生じる危険性が増し、また、マージン部分の厚さを７０μｍよりも大きくすると前記のインダクタンス抑制作用が得難くなる。
【００９０】
さらに、第１〜第４内部電極層４１２〜４１５それぞれの引出し部４１２ａ〜４１５ａの幅をその長さ以上とすれば、第１〜第４内部電極層４１２〜４１５に電流が流れ易くすることによって積層コンデンサ４００の自己インダクタンスを低減できるので、該自己インダクタンスの低減によって積層コンデンサ４００のＥＳＬをより一層低減することができる。
【図面の簡単な説明】
【００９１】
【図１】本発明の第１実施形態を示す積層コンデンサの斜視図である。
【図２】図１に示した積層コンデンサの層構成を示す斜視図である。
【図３】図１に示した積層コンデンサの等価回路を表す図である。
【図４】図１に示した積層コンデンサの４個の第１外部電極をプラスとし４個の第２外部電極をマイナス（グランド）としたときの極性を表す図である。
【図５】図１に示した積層コンデンサの４個の第１外部電極をプラスとし４個の第２外部電極をマイナス（グランド）としたときの第１〜第４内部導体層の電流の流れ方向を表す図である。
【図６】図１に示した積層コンデンサにおけるＥＳＬ及び静電容量の具体的数値を説明するための図である。
【図７】本発明の第２実施形態を示す積層コンデンサの斜視図である。
【図８】図７に示した積層コンデンサの層構成を示す斜視図である。
【図９】図７に示した積層コンデンサの等価回路を表す図である。
【図１０】図７に示した積層コンデンサの４個の第１外部電極をプラスとし４個の第２外部電極をマイナス（グランド）としたときの極性を表す図である。
【図１１】図７に示した積層コンデンサの４個の第１外部電極をプラスとし４個の第２外部電極をマイナス（グランド）としたときの第１〜第４内部導体層の電流の流れ方向を表す図である。
【図１２】本発明の第３実施形態を示す積層コンデンサの斜視図である。
【図１３】図１２に示した積層コンデンサの層構成を示す斜視図である。
【図１４】図１２に示した積層コンデンサの等価回路を表す図である。
【図１５】図１２に示した積層コンデンサの４個の第１外部電極と１個の第３外部電極をプラスとし４個の第２外部電極と１個の第４外部電極をマイナス（グランド）としたときの極性を表す図である。
【図１６】図１２に示した積層コンデンサの４個の第１外部電極と１個の第３外部電極をプラスとし４個の第２外部電極と１個の第４外部電極をマイナス（グランド）としたときの第１〜第４内部導体層の電流の流れ方向を表す図である。
【図１７】本発明の第３実施形態を示す積層コンデンサの斜視図である。
【図１８】図１７に示した積層コンデンサの層構成を示す斜視図である。
【図１９】図１７に示した積層コンデンサの等価回路を表す図である。
【図２０】図１７に示した積層コンデンサの５個の第１外部電極をプラスとし５個の第２外部電極をマイナス（グランド）としたときの極性を表す図である。
【図２１】図１７に示した積層コンデンサの５個の第１外部電極をプラスとし５個の第２外部電極をマイナス（グランド）としたときの第１〜第４内部導体層の電流の流れ方向を表す図である。
【符号の説明】
【００９２】
１００…積層コンデンサ、１０１…誘電体チップ、１０２…第１外部電極、１０３…第２外部電極、１１１…誘電体層、１１２…第１内部導体層、１１２ａ…引出し部、１１３…第２内部導体層、１１３ａ…引出し部、１１４…第３内部導体層、１１４ａ…引出し部、１１５…第４内部導体層、１１５ａ…引出し部、２００…積層コンデンサ、２０１…誘電体チップ、２０２…第１外部電極、２０３…第２外部電極、２１１…誘電体層、２１２…第１内部導体層、２１２ａ…引出し部、２１２ｂ…スリット、２１３…第２内部導体層、２１３ａ…引出し部、２１３ｂ…スリット、２１４…第３内部導体層、２１４ａ…引出し部、２１４ｂ…スリット、２１５…第４内部導体層、２１５ａ…引出し部、２１５ｂ…スリット、３００…積層コンデンサ、３０１…誘電体チップ、３０２…第１外部電極、３０３…第２外部電極、３０４…第３外部電極、３０５…第４外部電極、３１１…誘電体層、３１２…第１内部導体層、３１２ａ，３１２ｂ…引出し部、３１３…第２内部導体層、３１３ａ，３１３ｂ…引出し部、３１４…第３内部導体層、３１４ａ…引出し部、３１５…第４内部導体層、３１５ａ…引出し部、４００…積層コンデンサ、４０１…誘電体チップ、４０２…第１外部電極、４０３…第２外部電極、４１１…誘電体層、４１２…第１内部導体層、４１２ａ…引出し部、４１３…第２内部導体層、４１３ａ…引出し部、４１４…第３内部導体層、４１４ａ…引出し部、４１５…第４内部導体層、４１５ａ…引出し部。
【図１】
0004773252.tif 000002
【図２】
0004773252.tif 000003
【図３】
0004773252.tif 000004
【図４】
0004773252.tif 000005
【図５】
0004773252.tif 000006
【図６】
0004773252.tif 000007
【図７】
0004773252.tif 000008
【図８】
0004773252.tif 000009
【図９】
0004773252.tif 000010
【図１０】
0004773252.tif 000011
【図１１】
0004773252.tif 000012
【図１２】
0004773252.tif 000013
【図１３】
0004773252.tif 000014
【図１４】
0004773252.tif 000015
【図１５】
0004773252.tif 000016
【図１６】
0004773252.tif 000017
【図１７】
0004773252.tif 000018
【図１８】
0004773252.tif 000019
【図１９】
0004773252.tif 000020
【図２０】
0004773252.tif 000021
【図２１】
0004773252.tif 000022