(57)【特許請求の範囲】
【請求項１】
絶縁材料基板に形成された導電性のビットラインを設ける工程において、前記ビットラインと前記絶縁材料基板は一定の上面を画定し、及び、前記ビットラインは磁気電子素子又は磁気メモリユニットに磁気的に結合する、前記導電性のビットラインを設ける工程と、
該ビットライン及び前記基板によって画定される前記上面を覆う第１材料層を形成する工程と、
前記第１材料層の上に、該第１材料層とは異なる材料からなる第２材料層を形成する工程と、
前記第１材料層をエッチング停止に用いて前記第２材料層内に第１の深溝を形成すべくエッチングを行う工程と、
前記第１材料層に、前記ビットラインの近傍に設けられ、かつビットラインと少なくとも同じ広さである第２の深溝を形成すべくエッチングを行う工程と、
前記第１及び第２の深溝内に、少なくとも１つの側面と底面とを有し、前記ビットラインを流れる電流によって生成された磁束を一定の方向に向けるクラッド層を堆積させる工程と、
前記クラッド層の前記少なくとも１つの側面の近傍にあり、かつ底面の上にあるバッファ材料層を形成する工程と、
該バッファ材料層の一部及び前記クラッド層の一部を除去する工程とからなる、磁気電子デバイスに使用される磁束集中系路を作製するための方法。
【請求項２】
絶縁材料基板に形成された導電性のビットラインを設ける工程において、前記ビットラインと前記絶縁材料基板は一定の上面を画定し、及び、前記ビットラインは磁気電子素子又は磁気メモリユニットに磁気的に結合する、前記導電性のビットラインを設ける工程と、
該ビットライン及び前記基板によって画定される前記上面を覆う第１材料層を形成する工程と、
該第１材料層の上に、該第１材料層とは異なる材料からなる第２材料層を形成する工程と、
前記第１材料層をエッチング停止に用いて、前記ビットラインの近傍に設けられ、かつビットラインと少なくとも同じ広さである深溝を形成すべくドライプラズマエッチによって前記第２材料層をエッチングする工程と、
前記第１材料層が前記第２材料層より著しく速くエッチングするようにさせるウェットエッチ化学薬品を使用して前記第１材料層をエッチングする工程と、
前記深溝内に、少なくとも１つの側面と底面とを有し、前記ビットラインを流れる電流によって生成された磁束を一定の方向に向けるクラッド層を堆積させる工程と、
前記クラッド層の前記少なくとも１つの側面の近傍にあり、かつ底面の上にあるバッファ材料層を形成する工程と、
前記バッファ材料層の一部及び前記クラッド層の一部を除去する工程とからなる、磁気電子デバイスに使用される磁束集中系路を作製するための方法。
【請求項３】
絶縁材料基板に形成された導電性のビットラインを設ける工程において、前記ビットラインと前記絶縁材料基板は一定の上面を画定し、及び、前記ビットラインは磁気電子素子又は磁気メモリユニットに磁気的に結合する、前記導電性のビットラインを設ける工程と、
該ビットライン及び前記基板によって画定される前記上面を覆う第１材料層を形成する工程と、
該第１材料層の上に、該第１材料層とは異なる材料からなる第２材料層を形成する工程と、
前記第１材料層をエッチング停止に用いて、前記ビットラインの近傍に設けられ、かつビットラインと少なくとも同じ広さである深溝を形成するようにドライプラズマエッチによって前記第２材料層をエッチングする工程と、
前記第１材料層が前記第２材料層より著しく速くエッチングするようにさせ、前記深溝が、前記第２材料に対する前記第１材料層のアンダーカットを含むように前記第１材料層のオーバエッチングを実施するウェットエッチ化学薬品を使用して前記第１材料層をエッチングする工程と、
前記深溝内に、少なくとも１つの側面と底面とを有し、前記ビットラインを流れる電流によって生成された磁束を一定の方向に向けるクラッド層を堆積させる工程であって、該クラッド層は、前記ビットラインを覆う第１部分及び前記第２材料層を覆う第２部分を含む、堆積させる工程と、
前記深溝内に前記クラッド層の前記少なくとも１つの側面の近傍にあり、かつ底面の上にあるバッファ材料層を形成する工程であって、該バッファ材料層は、前記クラッド層の少なくとも前記第１部分を覆う、形成する工程と、
前記クラッド層の前記第２部分及び前記バッファ材料層の一部を除去する工程とからなる、磁気電子デバイスに使用される磁束集中系路を作製するための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、包括的に、磁気電子デバイスに関し、より詳細には、磁気電子デバイスに使用される磁束集中系路を作製するための方法に関する。
【背景技術】
【０００２】
磁気電子デバイス、スピン電子デバイス、及びスピントロニクス・デバイスは、電子スピンによって主に生ずる作用を使用するデバイスのための同義語である。磁気電子作用は、多くの情報デバイスで使用され、不揮発性で、信頼性があり、放射線耐性があり、高密度データの格納及び取り出しを提供する。多くの磁気電子情報デバイスは、限定はしないが、磁気ランダムアクセスメモリ（ＭＲＡＭ）、磁気センサ、及び、ディスクドライブ用の読み出し／書き込みヘッドを含む。
【０００３】
一般に、磁気電子情報デバイスは、たとえば、ＭＯＳＦＥＴなどの種々の半導体デバイスも含むことができる基板に形成された磁気電子素子（たとえば、巨大磁気抵抗性（ＧＭＲ）素子、又は、磁気トンネル接合（ＭＴＪ）素子）のアレイによって構成される。磁気電子素子は、電流通過導体から生成される磁界によってプログラムされる。典型的には２本の電流通過導体、即ち、磁気電子素子の下側に形成される一方の導体（ディジットライン）、及び、磁気電子素子を覆って形成されるもう一方の導体（ビットライン）が点交差マトリクス状に配置されて、磁気電子素子のビットプログラミング用の磁界を提供する。
【０００４】
先進の半導体プロセスは多くの場合電流通過導体用の金属相互接続部を用いる。ビットライン金属相互接続部を形成する一方法は、埋設( ダマシン) 又は埋込みプロセスによるものであり、このプロセスの間に、誘電層において深溝が、パターン形成され、エッチングされ、次に、深溝内に金属層が堆積される。磁束集中系路は、金属相互接続部に近接して形成されることが多い。磁束集中系路は、典型的には、金属相互接続部を覆って形成された上部クラッド層を利用して、相互接続部の磁束を磁気電子素子に対して集中させる。こうした系路はまた、典型的には、金属相互接続部の側面に形成されたクラッド層を利用して、磁束を、下側の磁気電子素子に向けて焦点合わせする。クラッド層が無いと、所望の磁界強度を達成するのに大きな電流が必要とされる。これらの大きな電流は、プログラムされない近くの磁気電子素子に悪い影響を与える場合がある。
【０００５】
しかしながら、ビットラインを覆う上部クラッド層を設ける従来技術の方法は不十分であることがわかった。こうした方法はビットラインの金属層の粗さをもたらすことが多く、その粗さは、上部クラッド層の保磁力に悪い影響を与える場合がある。他の方法は、クラッド層とビットラインの金属層の間に「磁気間隙」をもたらす場合がある。即ち、クラッド層とビットラインの金属層の間の距離が、クラッド層の性能を低下させるのに十分大きい。さらに他の方法は、既に存在する側面クラッド層と有害な磁気相互作用を示す平坦でない上部クラッド層をもたらす場合がある。
【０００６】
したがって、磁気電子デバイスに使用される磁束集中系路を作製するための改良方法を提供することが望ましい。本発明の他の望ましい特徴及び特性は、添付図面に関連して解釈される、以下の説明及び添付特許請求の範囲から明らかになるであろう。
【発明を実施するための最良の形態】
【０００７】
以下の図面は、特定の実施形態を示し、したがって、本発明の範囲を制限するのではなく、適切な理解を可能にするのに役立つために提示される。図面は、一定縮尺ではなく、以下の詳細な記述の説明に関連して使用することが意図される。本発明は、以降で、同じ
参照数字が同じ要素を示す添付図面に関連して述べられるであろう。
【０００８】
以下の詳細な説明は、例示的な実施形態に過ぎず、本発明、又は、本発明の応用及び使用を制限することを意図しない。むしろ、以下の説明は、本発明の例示的な実施形態を実施するための都合の良い実例を提供する。添付特許請求項に記載される本発明の範囲から逸脱することなく、述べられる実施形態に対する種々の変更を、述べる要素の機能及び配置において行ってもよい。さらに、本発明のいずれの例示的な実施形態についても、先行する背景に提示される任意の理論によって制約されることが意図されない。
【０００９】
ここで、図面を考えると、図１〜図５は、磁気電子デバイスに使用される磁束集中系路を作製するための、本発明の１つの例示的な実施形態による方法を示す。図１を参照すると、方法は、ビットライン１０を設けることによって始めることができる。ビットライン１０は、磁気電子素子の少なくとも１つがビットライン１０に磁気的に結合するように、１つ又は複数の磁気電子素子を覆って形成される電流通過導体として画定される。ビットライン１０は、絶縁材料基板１２内に形成され、絶縁材料基板１２は、酸化ケイ素（ＳｉＯ２）、テトラエチルオルトシリケート（ＴＥＯＳ）、窒化ケイ素（ＳｉＮ）、又は他の低温材料から形成された誘電材料などの任意の適切な絶縁材料であってよい。本明細書で使用される「低温材料」は、約２５０℃以下の温度で形成される任意の材料を意味する。これより高い温度は、ビットライン１０を構成する材料の磁気特性に悪い影響を与える場合がある。基板１２は、１つ又は複数の磁気電子素子を含んでもよく、又は、ビットライン１０に磁気的に結合する１つ又は複数の磁気電子素子を含む別の基板の上にあってもよい。
【００１０】
ビットライン１０を、半導体業界ではよく知られている任意の適切な埋設プロセスによって、絶縁材料基板１２内に形成することができる。本発明の１つの例示的な実施形態では、ビットライン１０は、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、又は同様なもの、或いは、それらを組み合わせた合金でできた伝導ライン２２を含んでもよい。好ましくは、伝導ライン２２は銅でできている。
【００１１】
本発明の別の例示的な実施形態では、ビットライン１０はさらに、伝導ライン２２からの磁束が下側の磁気電子素子に向けて焦点合わせされるように、伝導ライン２２の側面などの第１表面４及び第２表面６に隣接して配置されるクラッド層２０を含む。クラッド層２０を、半導体業界でよく知られている従来の方法を使用して形成することができる。本発明の一実施形態では、クラッド層２０は磁束集中層１６を含む。磁束集中層１６は、伝導ライン２２内を流れる電流によって生成される磁束を集中させる特性を有する任意の適切な材料を含んでもよい。磁束集中層１６は、ニッケルと鉄を任意の適切な割合で含有するニッケル鉄（ＮｉＦｅ）などの透磁性の高い導電性磁性材料、又は、磁束を所望の領域に集中させると共に材料構造に対して金属学的に適合するように十分高い透磁性を有する任意の適切な材料である。磁束集中層１６は、伝導ライン２２の表面４、６に沿って延びる。本発明の別の実施形態では、クラッド層２０は第１バリア層１４を含んでもよい。好ましい実施形態では、第１バリア層１４は、伝導ライン２２を基板１２内に形成する金属の拡散を防止するか、又は、減らすために、側面４、６に沿って、同様に、伝導ライン２２の底部表面８に沿って延びる。第１バリア層１４は、コバルト（Ｃｏ）、コバルト鉄（ＣｏＦｅ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、又は、他の適切な材料を含んでもよい。本発明のさらなる実施形態では、クラッド層２０は、伝導ライン２２の表面４、６、８に隣接して配置され、伝導ライン２２と磁束集中層１６の間のバリアの役を果たす第２バリア層１８を含んでもよい。第２バリア層１８は、Ｔａ、ＴａＮ、タンタル窒化ケイ素（ＴａＳｉＮ）、又は、他の同様な材料でできていてもよい。
【００１２】
図２を参照すると、第１材料層２４がビットライン１０及び基板１２を覆って形成され
、第２材料層２６が第１材料層２４を覆って形成される。第２材料層２６が標準的なエッチング技法を受ける時に、第１材料層２４がエッチング停止の役を果たすように、第１材料層２４及び第２材料層２６を選択することができる。たとえば、第１材料層２４は、特定のエッチング化学薬品に対して選択性を有する材料でできていてもよく、又は、第１材料層２４は、エッチプロセスを停止するか又は減速させる、終端点信号を提供する材料でできていてもよい。第１材料層２４を形成するのに適切な低温材料の例は、限定はしないが、プラズマエンハンスト窒化物（ＰＥＮ）、ＴＥＯＳ、窒化ケイ素（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）、炭化ケイ素（ＳｉＣ）、炭窒化ケイ素（ＳｉＣＮ）、ケイ素酸水素化炭素（ＳｉＣＯＨ）、及び酸窒化ケイ素（ＳｉＯＮ）などを含む。第１材料層２４が第２材料層２６と異なる材料でできており、第１材料層２４が第２材料層２６に対するエッチング停止の役を果たす限り、第２材料層２６もまた、これらの材料でできていてもよい。本発明の好ましい実施形態では、第１材料層２４は低温のプラズマエンハンスト窒化物から形成され、第２材料層２６はＴＥＯＳから形成される。
【００１３】
図３を参照すると、第２材料層２６の一部は、従来技法を使用してパターン形成し、エッチングすることによって除去されて、第２材料層２６内に深溝２８を形成することができる。深溝２８は、ビットライン１０の磁束を下側の磁気電子素子（図示せず）に向けて焦点合わせするために、少なくともビットライン１０と同じ広さでなければならないことが理解されるであろう。第２材料層２６を、任意の標準的なエッチング技法を利用してエッチングすることができるが、好ましくは、プラズマのドライエッチによってエッチングされる。第２材料層２６を、第１材料層２４によってエッチングが停止するようにエッチングすることができ、第１材料層２４は、先に述べたように、第２材料層２６をエッチングするのに使用されるエッチングプロセスになじまない材料層か、終端点検出信号によりエッチングを停止させる材料の変化を指示する材料層のいずれかとして形成される。
【００１４】
次に、図３に示すように、クラッド層３０を深溝２８内に形成することができる。クラッド層３０を、プラズマ蒸着（ＰＶＤ）、イオンビーム堆積（ＩＢＤ）、原子層堆積（ＡＬＤ）、電気めっき又は無電解めっきなどの、任意の適切な堆積プロセスを使用して形成することができる。クラッド層３０は、クラッド層２０を形成するものと同じ材料でできていてもよく、又は、異なる材料でできていてもよい。本発明の１つの例示的な実施形態では、クラッド層３０は磁束集中層３４を含む。磁束集中層３４は、伝導ライン２２内を流れる電流によって生成される磁束を、ビットライン１０の下に配置される磁気電子素子の方へ誘導する特性を有する。磁束集中層１６と同様に、磁束集中層３４は、ニッケル鉄（ＮｉＦｅ）などの透磁性が高い導電性磁性材料か、又は、磁束を所望の領域に集中させると共に材料構造に対して金属学的に適合するように十分高い透磁性を有する任意の適切な材料であるべきである。本発明の別の例示的な実施形態では、クラッド層３０はまた、磁束集中層３４の下側で、かつ、深溝２８の表面に接触して形成される、即ち、第１及び第２材料層２４、２６を覆う第１バリア層３２を含んでもよい。第１バリア層３２は、磁束集中層１６の材料と伝導ライン２２の間の拡散バリアの役を果たす。第１バリア層３２は、コバルト（Ｃｏ）、コバルト鉄（ＣｏＦｅ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、又は、他の適切な材料を含んでもよい。本発明のさらなる例示的な実施形態では、クラッド層３０はまた、磁束集中層３４を覆って堆積される第２バリア層３６を含んでもよい。第２バリア層３４は、磁束集中層１６の材料の拡散を防止するか、又は、減らす。第２バリア層３６は、Ｔａ、ＴａＮ、ＴａＳＮ、又は他の同様な材料でできていてもよい。
【００１５】
図４を参照すると、次に、バッファ材料層３８をクラッド層３０を覆って形成することができる。バッファ材料層３８は、ＰＥＮ、ＴＥＯＳ、ＳｉＯ２、ＳｉＮ、ＡｌＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯＨ、ＳｉＯＮ、及び同様なものなどの任意の適切な低温材料でできていてもよい。本発明の好ましい実施形態では、バッファ材料層３８は、ＴＥＯＳから
形成される。
【００１６】
図５に示すように、第２材料層２６の上部表面を覆って形成されたクラッド層材料などの、クラッド層３０の任意の過剰な部分、及び、任意の過剰なバッファ材料層３８は、次に、たとえば、化学機械的平坦化、又は、化学電気機械的平坦化などの、半導体業界で知られている任意の適切な平坦化プロセス、或いは、エッチングなどの任意の他の適切な除去プロセスによって除去されることができる。クラッド層３０及びバッファ材料層３８の適切な部分が一旦除去されると、クラッド層３０の一部は、ビットライン１０の上に上部クラッド層４０を形成するために残される。実施される平坦化の量に応じて、上部クラッド層４０は、ほぼ平坦であってもよいし、平坦でなくてもよい。したがって、理解されるように、第１材料層２４を覆う上部クラッド層４０を含む磁束集中系路４２を、本発明の上述した例示的な実施形態を使用して形成することができる。さらに、磁束集中系路４２はまた、ビットライン１０のクラッド層２０を含んでもよい。
【００１７】
図６〜図１０は、本発明の別の例示的な実施形態を示す。図１〜図５と同じ参照数字を有する図６〜図１０の要素は、対応する図１〜図５の同じ要素である。方法は、ビットライン１０を設けることによって始まることができ、ビットライン１０は、絶縁材料基板１２内に形成される。第１材料層２４がビットライン１０及び基板１２を覆って形成され、第２材料層５０が第１材料層２４を覆って形成される。第１材料層２４及び第２材料層５０は、第２材料層５０がドライプラズマエッチングを受ける時に、第１材料層２４がエッチング停止の役を果たすように選択されることができる。たとえば、第１材料層２４は、ドライプラズマエッチングに対して選択性を有する材料でできていてもよく、又は、第１材料層２４は、エッチプロセスを停止するか又は減速させる、終端点信号を提供する材料でできていてもよい。さらに、第１材料層２４及び第２材料層５０は、好ましくは、特定のウェットエッチプロセスを受ける時に、ウェットエッチ化学薬品が、第２材料層５０より著しく速く第１材料層２４をエッチングするように選択される。本明細書で使用される、「 著しく速く」 エッチングすることは、少なくとも約２倍速くエッチングすることを意味する。そのため、ウェットエッチ化学薬品は、第２材料層５０より少なくとも約２倍速く第１材料層２４をエッチングする。本発明の好ましい実施形態では、ウェットエッチ化学薬品は、第２材料層５０より約１０倍速く第１材料層２４をエッチングする。第１材料層２４を形成するのに適切な低温材料の例は、限定はしないが、プラズマエンハンスト窒化物（ＰＥＮ）、ＴＥＯＳ、窒化ケイ素（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）、炭化ケイ素（ＳｉＣ）、炭窒化ケイ素（ＳｉＣＮ）、ケイ素酸水素化炭素（ＳｉＣＯＨ）、及び酸窒化ケイ素（ＳｉＯＮ）などを含む。第１材料層２４が、ドライプラズマにおいて、第２材料層５０に対するエッチング停止の役を果たし、第１材料層２４のウェットエッチが第２材料層５０より著しく速い限り、第２材料層５０もまた、これらの材料でできていてもよい。本発明の別の好ましい実施形態では、第１材料層２４は低温ＰＥＮから形成され、第２材料層５０はＴＥＯＳから形成される。
【００１８】
図７を参照すると、第２材料層５０及び第１材料層２４の一部は、従来技法を使用してパターン形成し、エッチングすることによって除去されて、第２材料層５０及び第１材料層２４内に深溝５２を形成することができる。以下で詳細に述べる、その後堆積するクラッド層が、ビットライン１０の磁束を下側の磁気電子素子（図示せず）に向けて焦点合わせできるように、深溝５０は、少なくともビットライン１０と同じ広さでなければならないことが理解されるであろう。第２材料層５０は、好ましくは、半導体業界でよく知られているプラズマのドライエッチによってエッチングされる。本発明の１つの例示的な実施形態では、第２材料層５０を、第１材料層２４によってエッチングが停止するようにエッチングすることができ、第１材料層２４は、先に述べたように、ドライエッチングプロセスになじまない材料層か、終端点検出信号によりエッチングを停止させる材料の変化を指示する材料層のいずれかとして形成される。本発明の別の実施形態では、第２材料層５０
のエッチが実施され、次に、第１材料層２４のオーバエッチが引き続き実施され、そのオーバエッチは、ビットライン１０を露出させない。第１材料層２４は、次に、第２材料層５０より著しく速く第１材料層２４をエッチングするウェットエッチ化学薬品によってエッチングされる。第１材料層２４は、ビットライン１０が露出するか、又は、第１材料層２４の少なくともかなりの量が除去されるまでエッチングされる。任意選択の実施形態では、ビットライン１０からの第１材料層２４の適切な除去を確保するために、第１材料層２４を、深溝５２が第１材料層２４のアンダーカット５４を含むまでオーバエッチングすることができる。第１材料層２４の適切な除去を確保するために、任意の適切な量のオーバエッチを実施することができる。オーバエッチのパーセンテ−ジは、第１材料層２４の厚みをエッチングするのにかかる時間のパーセンテージとして規定される。たとえば、厚み「ｙ」を有する第１材料層２４の層をエッチングするのに「ｘ」秒かかる場合、１００％オーバエッチは、さらにｘ秒を要する、即ち、全体で２ｘ秒のエッチ時間のオーバエッチである。同様に、５０％オーバエッチは、さらに０．５ｘ秒を要する、即ち、全体で１．５ｘ秒のエッチ時間のオーバエッチである。１つの例示的な実施形態では、オーバエッチングは約１００％であってよい。本発明のより好ましい実施形態では、オーバエッチングは約０％〜約５０％であってよい。
【００１９】
本発明の別の例示的な実施形態では、深溝５２の事前の堆積・スパッタ・エッチングを実施して、ビットライン１０の表面６４から固有の酸化物を除去し、ビットライン１０の表面６４を平滑化することができる。事前の堆積・スパッタ・エッチングを、半導体業界で知られている任意の従来技法を使用して実施することができる。
【００２０】
図８を参照すると、ＰＶＤ、ＩＢＤ、ＡＬＤ、電気めっき、又は無電解めっきなどの任意の適切な堆積プロセスを使用して、次に、クラッド層５６を深溝５２内に形成することができる。クラッド層５６は、図３を参照して述べたクラッド層３０を構成する材料及び層の全てでできていてもよい。
【００２１】
本発明の代替の実施形態では、一時的に図１７を参照すると、絶縁バリア層６６を、クラッド層５６の堆積前に、深溝５２内に形成することができる。絶縁バリア層６６を使用して、以下で述べる、後で形成される上部クラッド層とクラッド層２０の間の有害な相互作用を減らすか、又は、なくすことができる。絶縁バリア層６６は、第１及び第２材料層２４、５０を形成するのに使用することができる材料の任意の材料を含む、任意の適切な低温材料でできていてもよい。好ましくは、絶縁バリア層６６はＰＥＮでできている。
【００２２】
図９を参照すると、次に、バッファ材料層５８を、深溝５２内で、かつ、クラッド層５６を覆って形成することができる。バッファ材料層５８は、図４を参照して述べたバッファ材料層３８を構成する材料の任意の材料から形成されてもよい。
【００２３】
図１０に示すように、次に、クラッド層５６及びバッファ材料層５８の任意の過剰な部分は、たとえば、化学機械的平坦化、又は、化学電気機械的平坦化などの、半導体業界で知られている任意の適切な平坦化プロセス、或いは、エッチングなどの任意の他の適切な除去プロセスによって除去されることができる。クラッド層５６及びバッファ材料層５８の適切な部分が一旦除去されると、クラッド層３０の一部は、ビットライン１０の上に上部クラッド層６０を形成するために残される。再び、実施される平坦化の量に応じて、上部クラッド層６０は、ほぼ平坦であってもよいし、平坦でなくてもよい。したがって、理解されるように、上部クラッド層６０を備える磁束集中系路６２を、本発明の上述した例示的な実施形態を使用して形成することができる。上部クラッド層６０に加えて、磁束集中系路６２はまた、ビットライン１０のクラッド層２０を含んでもよい。
【００２４】
図１１〜図１５は、本発明のさらに別の例示的な実施形態を示す。図１〜図１０と同じ
参照数字を有する図１１〜図１５の要素は、対応する図１〜図１０の同じ要素である。方法は、ビットライン１０を設けることによって始まることができ、ビットライン１０は、絶縁材料基板１２内に形成される。第１材料層２４がビットライン１０及び基板１２を覆って形成され、第２材料層５０が第１材料層２４を覆って形成される。
【００２５】
図１２を参照すると、第２材料層５０及び第１材料層２４の一部は、従来技法を使用してパターン形成し、エッチングすることによって除去されて、第２材料層５０及び第１材料層２４内に深溝７０を形成することができる。以下で詳細に述べる、その後堆積するクラッド層が、ビットライン１０の磁束を下側の磁気電子素子（図示せず）に向けて焦点合わせできるように、深溝７０は、少なくともビットライン１０と同じ広さでなければならないことが理解されるであろう。第２材料層５０は、好ましくは、半導体業界でよく知られているプラズマのドライエッチによってエッチングされる。本発明の一実施形態では、第２材料層５０を、第１材料層２４によってエッチングが停止するようにエッチングすることができ、第１材料層２４は、先に述べたように、ドライエッチングプロセスになじまない材料層か、終端点検出信号によりエッチングを停止させる材料の変化を指示する材料層のいずれかとして形成される。本発明の別の実施形態では、第２材料層５０のエッチが実施され、次に、第１材料層２４のオーバエッチが引き続き実施され、そのオーバエッチは、ビットライン１０を露出させない。第１材料層２４は、次に、第２材料層５０より著しく速く第１材料層２４をエッチングするウェットエッチ化学薬品によってエッチングされる。第１材料層２４は、ビットライン１０が露出するまでエッチングされ、深溝７０が、第１材料層２４のアンダーカット７２を含むまでオーバエッチングされる。この例示的な実施形態では、以下で述べる、クラッド層の引き続きの堆積が実施されると、不連続なクラッド層が得られるように、十分なアンダーカット７２を生成するオーバエッチが行われる。
【００２６】
図１３に示すように、ＰＶＤ、ＩＢＤ、ＡＬＤ、電気めっきなどの堆積プロセスを使用して、次に、クラッド層７４を深溝７０内に形成することができる。クラッド層７４は、図３を参照して述べたクラッド層３０を構成する材料及び層の全てでできていてもよい。上述したように、少なくとも部分的に、第１材料層２４のかなりのアンダーカット７２のために、クラッド層７４は、好適には不連続であり、ビットライン１０を覆う上部クラッド層７６、及び、第２材料層５０を覆う補助クラッド層７８が形成される。
【００２７】
図１４を参照すると、次に、バッファ材料層８０を、深溝７０内で、かつ、上部クラッド層７６及び補助クラッド層７８を覆って形成することができる。バッファ材料層８０は、図４を参照して述べたバッファ材料層３８を構成する材料の任意の材料でできていてもよい。
【００２８】
図１５に示すように、次に、第２材料層５０及び補助クラッド層７８は、たとえば、化学機械的平坦化、化学電気機械的平坦化などの、半導体業界で知られている任意の適切な平坦化プロセスによって除去されることができる。したがって、上部クラッド層７６を含む磁束集中系路８２がビットライン１０を覆って形成される。磁束集中系路８２はまた、ビットライン１０のクラッド層２０を含むことができる。
【００２９】
図１６は、本発明の別の例示的な実施形態に従って形成されたランダムアクセスメモリデバイス９０の一部の拡大斜視図である。図１〜図１０と同一の符号を有する図１６の要素は、対応する図１０の要素と同じである。ランダムアクセスメモリデバイス９０は、複数の磁気メモリユニット９２を含む。磁気メモリユニット９２は、巨大磁気抵抗性（ＧＭＲ）素子、又は、磁気トンネル接合（ＭＴＪ）素子であってよい。磁気メモリユニット９２を、任意の適切な半導体基板９４上に、又は、基板９４内に形成することができ、半導体基板９４は、たとえば、トランジスタ、データライン、入力／出力回路、データ／アド
レスデコーダ、及び同様なものなどの、任意の適切な半導体デバイス（図示せず）を含んでもよい。
【００３０】
磁気メモリユニット９２はそれぞれ、ビットライン１０によって生成される磁界を使用して、複数の磁気メモリユニット９２をプログラムすることができるように、ビットライン１０に磁気的に結合する。ビットライン１０によって生成される磁界を、磁束集中系路９６によって、メモリユニット９２に対して焦点合わせすることができる。１つの例示的な実施形態では、図１６に示すように、磁束集中系路９６は、クラッド層２０及び上部クラッド層６０を含む。しかしながら、磁束集中系路９６は、本明細書で述べる上部クラッド層の他の例示的な実施形態の中の任意の実施形態を含むことができ、上部クラッド層のみを含むことができることが理解されるであろう。
【００３１】
そのため、本発明によれば、磁気電子デバイスに使用される磁束集中系路を作製するための方法が提供されたことが明らかである。本発明の種々の実施形態が、本発明の特定の実施形態を参照して述べられ、示されたが、本発明がこうした示した実施形態に限定されることは意図されない。たとえば、本発明の方法の上述の実施形態は、ビットラインを覆う２つの層を形成することを含むが、本方法は、ビットラインを覆う単一層を形成すること、深溝を形成するように単一層をエッチングすること、及び、深溝内でクラッド層を堆積させることも含むことができることが理解されるであろう。次に、バッファ材料層を、深溝内で、かつ、クラッド層を覆って形成し、次に、クラッド層及びバッファ材料層の任意の過剰な部分を、先に述べたように除去することができる。本発明のこの例示的な実施形態によって、図１０に示すものと同じような磁束集中系路がもたらされる場合がある。それに応じて、本発明の方法は、ビットラインを覆う３つ以上の層を形成することからなってもよい。さらに、クラッド層は、１つの磁束集中層に制限されるのではなく、追加の磁束集中層を含んでもよい。さらに、クラッド層は、第１及び第２バリア層以外にバリア層を含んでもよい。こうした実施形態の多くの変形及び変更が、本発明の精神から逸脱することなく可能であることを、当業者は認識するであろう。したがって、添付特許請求項の範囲内に入るこうした全ての変更及び変形を、本発明内に包含することが意図される。
【００３２】
利益、他の利点、及び、問題に対する解決策が、特定の実施形態に関して上述されてきた。しかしながら、利益、利点、問題に対する解決策、並びに、任意の利益、利点、又は、解決策を生じさせるか、又は、顕著にすることができる任意の要素（複数可）は、任意の特許請求項又は全ての特許請求項の、重要で、必要とされる、又は、不可欠な特徴又は要素であると解釈されるべきではない。本明細書で使用する、「からなる」「からなっている」という用語、又は、その任意の他の変形は、要素の一覧を含むプロセス、方法、製品、又は装置が、こうした要素を含むだけでなく、特に挙げられていないか、又は、こうしたプロセス、方法、製品、又は装置に固有の他の要素を含むことができるように、非排他的な包含を網羅することが意図される。
【図面の簡単な説明】
【００３３】
【図１】本発明の１つの例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図２】本発明の１つの例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図３】本発明の１つの例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図４】本発明の１つの例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図５】本発明の１つの例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図６】本発明の別の例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図７】本発明の別の例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図８】本発明の別の例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図９】本発明の別の例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図１０】本発明の別の例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図１１】本発明のさらなる例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図１２】本発明のさらなる例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図１３】本発明のさらなる例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図１４】本発明のさらなる例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図１５】本発明のさらなる例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図１６】本発明の１つの例示的な実施形態による形成されたランダムアクセスメモリデバイスの一部の拡大斜視図。
【図１７】本発明のさらに別の例示的な実施形態による磁束集中系路を作製する方法を示す断面図。
【図１】
0004759268.tif 000002
【図２】
0004759268.tif 000003
【図３】
0004759268.tif 000004
【図４】
0004759268.tif 000005
【図５】
0004759268.tif 000006
【図６】
0004759268.tif 000007
【図７】
0004759268.tif 000008
【図８】
0004759268.tif 000009
【図９】
0004759268.tif 000010
【図１０】
0004759268.tif 000011
【図１１】
0004759268.tif 000012
【図１２】
0004759268.tif 000013
【図１３】
0004759268.tif 000014
【図１４】
0004759268.tif 000015
【図１５】
0004759268.tif 000016
【図１６】
0004759268.tif 000017
【図１７】
0004759268.tif 000018