(57)【特許請求の範囲】
【請求項１】
回路形成された基板と、
前記基板の回路形成された面上に二次元方向に平面的に配置されて実装される複数の受動素子と、
前記受動素子の表面に積層される半導体素子と、を含み、
前記受動素子が片面のみに機能面を有し該機能面が前記基板と正対しており、
前記複数の受動素子は実装後に、各受動素子の機能面の裏面が研削により薄化されて同じ高さまで平坦化されており、
前記受動素子と前記半導体素子とが絶縁されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記受動素子が表面実装型の抵抗素子または薄膜コンデンサーであることを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記抵抗素子の抵抗回路形成面または前記薄膜コンデンサーの薄膜コンデンサー形成面が回路形成された基板と正対するように構成される半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記受動素子と受動素子との間には樹脂が充填されていることを特徴とする半導体装置。
【請求項５】
回路形成された基板上に片面にのみ機能面を有する複数の受動素子を二次元方向に平面的に、かつ、該機能面と前記基板の回路形成面とが正対するように配置して実装する実装工程と、
前記実装された複数の受動素子の機能面の裏面を研削によって薄化して同じ高さまで平坦化する薄化工程と、
前記薄化された受動素子の表面に半導体素子を前記受動素子と絶縁して積層する積層工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記実装工程と前記薄化工程との間に、前記受動素子間に樹脂層を形成する樹脂層形成工程をさらに含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項５に記載の半導体装置の製造方法において、
前記実装工程では、複数の受動素子を基板上に実装し、
前記薄化工程と前記積層工程との間に、前記受動素子間に充填する樹脂充填工程をさらに含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップと受動部品をひとつのパッケージに搭載した半導体装置に関するものであり、特に、小型・軽量化及び高機能・大容量化を目的とする半導体チップの3次元積層技術に係わるものである。  
【背景技術】
【０００２】
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体パッケージは、小型化かつ多ピン化してきており、また、半導体パッケージを含めた電子部品を実装する、実装用基板も小型化してきている。さらには電子機器への収納性を高めるため、リジット基板とフレキシブル基板を積層し一体化して、折り曲げを可能としたリジットフレックス基板が、実装用基板として使われるようになってきている。
【０００３】
半導体パッケージはその小型化に伴って、従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきているため、最近では回路基板上にチップを実装したものとして、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）や、ＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）と言った、エリア実装型の新しいパッケージ方式が提案されている。これらの半導体パッケージにおいて、半導体チップの電極と従来型半導体パッケージのリードフレームの機能を有する、半導体パッケージ用基板と呼ばれる、プラスチックやセラミックス等各種材料を使って構成される、サブストレートの端子との電気的接続方法として、ワイヤーボンディング方式やＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式、さらにはＦＣ（Ｆｒｉｐ  Ｃｈｉｐ）方式などが知られているが、最近では、半導体パッケージの小型化に有利なＦＣ接続方式を用いた、ＢＧＡやＣＳＰの構造が盛んに提案されている。
【０００４】
しかしながら、上記工法では一つの半導体パッケージに対し半導体素子を一つしか収納できないため、半導体パッケージの小型化には自ずと限界がある。
加えて半導体素子が動作するために必要な受動素子を半導体パッケージの外部に配置するため、電子機器の小型化に限界が生じると共に、配線長が長くなるため高速信号を扱う場合には設計上の制約が大きくなってきている。
【０００５】
このため、半導体パッケージに受動素子を内蔵する検討が種々行われており、半導体パッケージ内部の半導体素子の周辺に受動素子を配置する方法（特許文献１）や半導体素子上に受動素子を形成する方法（特許文献２）が提案されているが、搭載できる小型化や受動素子数に限界があった。
【特許文献１】特公２０００−１２７６９号公報
【特許文献２】特公平８−１６２６０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、従来のこのような問題点を解決するためになされたもので、その目的とするところは、半導体パッケージの容積を抑えたまま受動態素子を多数内蔵した半導体パッケージを効率よく製造する方法を提供することにある。
【課題を解決するための手段】
【０００７】
発明者らは種々検討の結果、回路形成した基板の上に機能面が基板と正対する向きで受動素子を実装した後、研磨することにより、半導体パッケージに内蔵された際の受動素子の高さを抑制すると共に、実装ばらつきにより生じる基板上での受動素子同士の高さばらつきを均一にすることにより、複数の受動素子の上に半導体素子を搭載する技術を発明した。
【０００８】
すなわち本発明は、
［１］回路形成された基板と、前記基板の回路形成された面上に二次元方向に平面的に配置されて実装される複数の受動素子と、前記受動素子の表面に積層される半導体素子と、を含み、前記受動素子が片面のみに機能面を有し該機能面が前記基板と正対しており、前記複数の受動素子は実装後に、各受動素子の機能面の裏面が研削により薄化されて同じ高さまで平坦化されており、前記受動素子と前記半導体素子とが絶縁されていることを特徴とする半導体装置、
［２］前記受動素子が表面実装型の抵抗素子または薄膜コンデンサーである［１］項記載の半導体装置、
［３］前記抵抗素子の抵抗回路形成面または前記薄膜コンデンサーの薄膜コンデンサー形成面が回路形成された基板と正対している［２］項記載の半導体装置、
［４］前記受動素子と受動素子との間には樹脂が充填されていることを特徴とする請求項１記載の半導体装置。
［５］回路形成された基板上に片面にのみ機能面を有する複数の受動素子を二次元方向に平面的に、かつ、該機能面と前記基板の回路形成面とが正対するように配置して実装する実装工程と、
前記実装された複数の受動素子の機能面の裏面を研削によって薄化して同じ高さまで平坦化する薄化工程と、
前記薄化された受動素子の表面に半導体素子を前記受動素子と絶縁して積層する積層工程と、を含むことを特徴とする半導体装置の製造方法、
［６］前記実装工程と前記薄化工程との間に、前記受動素子間に樹脂層を形成する樹脂層形成工程をさらに含むことを特徴とする［５］項記載の半導体装置の製造方法。
［７］前記実装工程では、複数の受動素子を基板上に実装し、前記薄化工程と前記積層工程との間に、前記受動素子間に充填する樹脂充填工程をさらに含むことを特徴とする［５］項記載の半導体装置の製造方法を提供する。
【０００９】
具体的には、本発明に係る半導体装置は、基板と、前記基板上に実装される複数の受動素子と、前記受動素子の表面（上面）に積層される半導体素子と、を含む。
【００１０】
また、この半導体装置は、前記受動素子が、複数設けられていることが好ましい。
【００１１】
また、この半導体装置において、前記複数の受動素子は、前記基板上に二次元方向に平面的に配列されることが好ましい。
【００１２】
また、この半導体装置において、前記複数の受動素子は、薄化されて同じ高さまで平坦化されることが好ましい。
【００１３】
また、この半導体装置において、前記受動素子が表面実装型の抵抗素子または薄膜コンデンサーであることが好ましい。
【００１４】
また、この半導体装置において、前記抵抗素子の抵抗回路形成面または前記薄膜コンデンサーの薄膜コンデンサー形成面が回路形成された基板と正対するように構成されることが好ましい。
【００１５】
また、この半導体装置において、前記受動素子と受動素子との間には樹脂が充填されていることが好ましい。
【００１６】
このような半導体装置によれば、容積を抑えたまま抵抗素子、薄膜コンデンサーなどの受動素子を多数内臓した半導体装置、すなわち半導体パッケージが得られる。
【００１７】
また、本発明に係る半導体装置の製造方法は、回路形成された基板上に受動素子を実装する実装工程と、前記実装された受動素子を薄化する薄化工程と、前記平坦化された受動素子の表面に半導体素子を積層する積層工程と、を含む。
【００１８】
この半導体装置の製造方法において、前記実装工程では、複数の受動素子を基板上に実装し、前記薄化工程では、前記複数の受動素子を薄化して同じ高さまで平坦化することが好ましい。
【００１９】
また、この半導体装置の製造方法において、前記薄化工程では、当該受動素子の表面を研磨することが好ましい。
【００２０】
また、この半導体装置の製造方法において、前記実装工程と前記薄化工程との間に、前記受動素子間に樹脂層を形成する樹脂層形成工程をさらに含むことが好ましい。
【００２１】
また、この半導体装置の製造方法において、前記実装工程では、複数の受動素子を基板上に実装し、前記薄化工程と前記積層工程との間に、前記受動素子間に充填する樹脂充填工程をさらに含むことが好ましい。
【００２２】
このような半導体装置の製造方法によれば、薄化処理により受動素子の高さを抑えるようにして、容積を抑えたままで容積を抑えたまま抵抗素子、薄膜コンデンサーなどの受動素子を多数内臓した半導体装置、すなわち半導体パッケージが得られる。
【００２３】
特に受動素子を複数設けた場合、薄化工程で受動素子の高さを揃える平坦化処理を行って実装ばらつきを補正する形になるため、受動素子と半導体素子とを積層して強固に接着させることが可能になる。また、薄化工程を行う前に受動素子同士の間に樹脂層を設けることで、研磨などの薄化の際に受動素子の端部の欠けなどの不具合が生じることが少ない。また、平坦化処理後に受動素子同士の間に樹脂層を設けることで、樹脂層がない状態では半導体素子を積層した後に生じる空間が埋められることになり、半導体素子の積層の際にさらに強固な接着を可能にして、半導体装置の信頼性が向上する。
【発明の効果】
【００２４】
本発明によれば、受動素子が内蔵された半導体装置を効率よく製造することが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明に係る半導体装置およびその製造方法の実施形態について、図面を参照しながら詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００２６】
（半導体装置）
図１は、実施の形態に係る半導体装置の断面図を示す図であり、図２は、当該半導体装置を上面からみた透視図である。
図１に示したように、半導体装置１０は、基板２０と、基板２０上に実装される複数の受動素子２４と、受動素子２４の表面に積層される半導体素子２２とを含む。
【００２７】
図２に示したように、受動素子２４は基板２０上で二次元的に平面的に配列されるように設けられている。
【００２８】
基板２０としては、プリント回路基板（ＰＣＢ）などを用いることができる。また、受動素子２４としては、素子の片面のみに機能面を有する受動素子であって、例えば裏面が研削可能な表面実装型の抵抗素子、薄層化が可能な薄膜コンデンサーが挙げられる。
【００２９】
また、受動素子２４の形成面３２、例えば抵抗素子の抵抗回路形成面、薄膜コンデンサーの薄膜コンデンサー形成面が、基板２０の回路形成面３０と正対するように構成されることが好ましい。
【００３０】
通常、受動素子２４を実装すると、実装された受動素子の高さに差が出るなどの実装ばらつきが生じ、この実装ばらつきに起因して複数の受動素子の表面に安定した半導体素子の積層が困難であることが多い。そこで、受動素子２４の表面に半導体素子２２を積層するために、平坦化されていることが好ましい。すなわち、受動素子２４の形成面３２の裏面、すなわち半導体素子積層側の表面を研削するなどして薄化して、全部の受動素子２４の高さを揃えるように構成することが好ましい。
【００３１】
また、基板２０と半導体素子２２との間であって、受動素子２４の間には間隙２６が形成されている。この空隙には、樹脂が充填されていることが好ましい。このように間隙２６を樹脂で充填するように構成することで、基板２０と半導体素子２２との間には空間が生じなくなるため、半導体素子２２の積層の際に強固な接着を可能にして、半導体装置１０の信頼性が向上する。
【００３２】
（半導体装置の製造方法）
半導体装置の製造方法の実施形態は、図３（ａ）に示したように、回路形成された基板２０上に受動素子２４を実装する実装工程と、図３（ｃ）に示したように、実装された受動素子２４を薄化して同じ高さまで平坦化する平坦化工程と、図３（ｄ）に示したように、平坦化された受動素子２４の表面に半導体素子２２を積層する積層工程とを含んでいる。
【００３３】
本実施形態では、まず第一のステップとして、図３（ａ）に示したように、回路形成された基板２０の上に所定の受動素子２４を実装する。これに適用可能な受動素子は、表面実装型受動素子であり素子の片面のみに機能面を有する、抵抗素子及び薄膜コンデンサー素子である。セラミック積層コンデンサーについては容量が小さく電極を片側面に局所的に配置させた構造のものならば適用が可能である。
【００３４】
また実装の方法としては、半田を用いた従来の表面実装技術を用いることが可能であり、そのほかには、導電ペーストを用いる方法、スタッドバンプを用いる方法などいかなる既存の方法も適用可能である。
【００３５】
次のステップでは、図３（ｂ），（ｃ）に示したように、実装された受動素子２４が薄化処理され平坦化される。
薄化処理の態様としては、研磨処理が挙げられるが、研磨処理の際には基板２０の受動素子非実装面（裏面）３１に基板保持用のテープ３０を貼り、ディスク状の砥石３２を用いて研磨するようにしてもよい。
【００３６】
また、薄化した受動素子の実装する態様としては、予め薄い支持体上に受動素子を形成して基板上に実装する方法、基板に実装する前に予め研削して薄化した受動素子を基板上に実装する方法などが挙げられる。
【００３７】
また、実装方法によっては基板の受動素子保持力が十分でなく、受動素子の脱落が発生する場合がある。このため、前記実装工程と前記平坦化工程との間に受動素子２４間に樹脂層（図示さず）を形成する樹脂層形成工程を設けることが好ましい。これにより、研磨する前に実装された受動素子２４間に樹脂を流し込むことにより回避することができる。
【００３８】
なお、このとき用いることのできる樹脂としては、エポキシ樹脂、ビスマレイミド・トリアジンレジン（ＢＴレジン）などが挙げられる。
【００３９】
次のステップでは、図３（ｄ）に示したように、半導体素子２２を半導体搭載用接着剤を用いて、研磨された受動素子２４上に搭載するが、フィルム状接着剤・ペースト状接着剤のどちらも用いることができる。
【００４０】
また、受動素子２４の薄化処理を行う前に前記樹脂層を設けない場合には、前記平坦化工程と前記積層工程との間に、前記受動素子間に充填する樹脂充填工程を設けることが好ましい。これにより、半導体素子を積層するときに、受動素子２４間に樹脂が充填されていない場合は、前述したようにペースト状接着剤を用いて半導体素子を研磨処理済み受動素子２４に接着固定すると共に、受動素子２４の間を樹脂で充填することが望ましい。このように受動素子２４の間に生じる間隙２６を樹脂で充填するように構成することで、基板２０と半導体素子２２との間には空間が生じなくなるため、半導体素子２２の積層の際に強固な接着を可能にして、半導体装置１０の耐久性が向上する。なお、ここで用いることのできる樹脂としても、上述したものが挙げられる。
【００４１】
次のステップでは、図３（ｅ）に示したように、ワイヤーボンディング方式、ＴＡＢ（tape automated bonding）方式などの手法により半導体素子２２がボンディングワイヤ３６を介して基板２０と接続される。その後に、図３（ｆ）に示したように、封止樹脂３８により封止されることにより半導体装置となる。
【００４２】
また、半導体素子の上にさらに半導体素子を搭載しワイヤーボンディングなどの手法で基板と接続した後、封止樹脂で封止することも可能である。具体的には、図４に示したように、基板２０の回路形成面上に受動素子２４を実装し、さらに当該受動素子２４の表面に半導体素子２２を積層させて、さらに第２半導体素子４２を積層させて、基板２０と半導体素子２２との間をボンディングワイヤ４４で接続し、さらに半導体素子２２と第２半導体素子４２との間をボンディングワイヤ４６で接続し、さらに受動素子２４間の間隙を樹脂にて封止してなる半導体装置４０の構成をとることもできる。
【００４３】
上記の発明を用いて、半導体素子と受動素子を積層すれば、半導体パッケージの容積を抑制したまま受動素子を内蔵した半導体パッケージを効率よく製造することができる。
【００４４】
以上、本発明に係る半導体装置およびその製造方法の実施形態について説明したが、本発明の目的の範囲内で適宜変更可能である。
例えば、複数の受動素子を基板上に配置した例を示したが、これに限定されることはなく、少なくともひとつの受動素子および能動素子を混在させても差し支えない。
【００４５】
また、受動素子と受動素子との間の間隙の全てを樹脂で充填する例を説明したが、これに限定されることはなく、当該間隙に例えば能動素子を配置して、その能動素子が占める空間以外の空間を樹脂で充填するようにしてもよい。これにより、受動素子間に生じるデッドスペースの有効利用を図ることができるようになる。
【実施例１】
【００４６】
以下に、本発明の実施形態の一例を詳細に説明する。なお、本発明は、これにより限定されるものではない。
【００４７】
ＦＲ５基板を用いて作成されたプリント配線板の上の所定の端子に半田ペーストを印刷し、半田ペースト印刷済み端子に対応する部位に長辺６００μｍ、短辺３００μｍの抵抗素子（以後０６０３抵抗と呼称）３０個をＳＭＴペーストにより仮固定した後、リフロー炉に投入し０６０３抵抗とプリント配線板を電気的に接続した。この際、機能面がプリント配線板と正対するよう０６０３抵抗が搭載された。
【００４８】
次に、固定用テープ（Ｄ―２０３，リンテック社製）に基板を貼り付け、グラインディングマシン（株式会社ディスコ製：ＤＡＧ８１０）により、６００番の砥石で０６０３抵抗３０個の厚みの平均が１００μｍになるまで研磨した。このときの各０６０３抵抗の研磨面の高さばらつきは２μｍ以下であった。
【００４９】
次に、予め半導体素子機能面裏側にフィルム状接着剤（住友ベークライト(株)製ＩＢＦ−Ｘ８５２０）を貼り付けた４ｍｍ角の半導体素子を０６０３抵抗の研磨面に貼り付け、１８０℃１時間加熱することにより接着剤を硬化させた。
【００５０】
次にワイヤーボンディングの手法により、半導体素子とプリント配線板を接続した後、半導体素子と０６０３抵抗をトランスファーモールドの手法により封止樹脂で封止した。
【００５１】
このようにして得られた、０６０３抵抗内蔵半導体装置は動作確認試験に供せられ半導体装置としての動作に何の問題のないことが確認された。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態に係る半導体装置の断面図である。
【図２】前記半導体装置を上面からみた透視図である。
【図３】本発明の半導体装置の製造方法の一例を示す工程概略図である。
【図４】前記実施形態の変形例を示す断面図である。
【符号の説明】
【００５３】
１０  半導体装置
２０  （プリント配線（回路））基板      
２２  半導体素子
２４  受動素子
３８  封止樹脂
４０  半導体装置
４２  半導体素子
【図１】
0004740555.tif 000002
【図２】
0004740555.tif 000003
【図３】
0004740555.tif 000004
【図４】
0004740555.tif 000005