(57)【特許請求の範囲】
【請求項１】
維持放電を行うための第１及び第２の電極が互いに隣接して複数配置されたプラズマディスプレイパネルを有するプラズマディスプレイ装置であって、
基準電圧Ｖ３を供給する基準電源と、
前記基準電圧Ｖ３に対して高レベルの第１の電圧Ｖ１を生成する電源と、
前記第１の電極を駆動する第１電極駆動回路と、
前記第２の電極を駆動する第２電極駆動回路とを備え、
前記第１電極駆動回路は、
前記電源と第１の電圧供給部との間に配する第１のスイッチ手段と、
一方の端子が前記第１の電圧供給部に接続され、他方の端子が第２の電圧供給部に接続された第１の容量性素子と、
前記第１の容量性素子の前記一方の端子と前記基準電源との導通／非導通を切り替える第２のスイッチ手段と、
前記第１の容量性素子の前記他方の端子と前記基準電源との導通／非導通を切り替える第３のスイッチ手段と、
前記第１の電極に、前記第１の電圧Ｖ１を前記第１の電圧供給部を介して供給する第４のスイッチ手段と、
前記第１の電極に、前記基準電圧Ｖ３に対して低レベルの第２の電圧Ｖ２を、前記第２の電圧供給部を介して供給する第５のスイッチ手段とを有し、
前記第２電極駆動回路は、
前記電源と第３の電圧供給部との間に配する第６のスイッチ手段と、
一方の端子が前記第３の電圧供給部に接続され、他方の端子が第４の電圧供給部に接続された第２の容量性素子と、
前記第２の容量性素子の前記一方の端子と前記基準電源との導通／非導通を切り替える第７のスイッチ手段と、
前記第２の容量性素子の前記他方の端子と前記基準電源との導通／非導通を切り替える第８のスイッチ手段と、
前記第２の電極に、前記第１の電圧Ｖ１を前記第３の電圧供給部を介して供給する第９のスイッチ手段と、
前記第２の電極に、前記第２の電圧Ｖ２を前記第４の電圧供給部を介して供給する第１０のスイッチ手段とを有し、
前記第１のスイッチ手段を導通させて且つ前記第２のスイッチ手段を非導通として前記第１の電圧Ｖ１を前記第１の電圧供給部及び前記第４のスイッチ手段を介して前記第１の電極に供給すると共に、前記第１の容量性素子の前記一方の端子に前記第１の電圧Ｖ１を供給し、前記第３のスイッチ手段を導通させて前記第１の容量性素子の前記他方の端子を前記基準電圧Ｖ３として前記第１の電圧Ｖ１を前記第１の容量性素子に充電し、前記第６のスイッチ手段を非導通として且つ前記第７のスイッチ手段を導通させて前記第２の容量性素子の前記一方の端子への前記第１の電圧Ｖ１の供給を遮断して前記第２の容量性素子の前記一方の端子を前記基準電圧Ｖ３とすると共に、前記第８のスイッチ手段を非導通として前記第２の容量性素子の前記他方の端子と前記基準電圧Ｖ３との接続を遮断して、前記第２の電圧Ｖ２を前記第４の電圧供給部及び前記第１０のスイッチ手段を介して前記第２の電極に供給する第１の状態と、
前記第１のスイッチ手段を非導通として且つ前記第２のスイッチ手段を導通させて前記第１の容量性素子の前記一方の端子への前記第１の電圧Ｖ１の供給を遮断して前記第１の容量性素子の前記一方の端子を前記基準電圧Ｖ３とすると共に、前記第３のスイッチ手段を非導通として前記第１の容量性素子の前記他方の端子と前記基準電圧Ｖ３との接続を遮断して、前記第２の電圧Ｖ２を前記第２の電圧供給部及び前記第５のスイッチ手段を介して前記第１の電極に供給し、前記第６のスイッチ手段を導通させて且つ前記第７のスイッチ手段を非導通として前記第１の電圧Ｖ１を前記第３の電圧供給部及び前記第９のスイッチ手段を介して前記第２の電極に供給すると共に、前記第２の容量性素子の前記一方の端子に前記第１の電圧Ｖ１を供給し、前記第８のスイッチ手段を導通させて前記第２の容量性素子の前記他方の端子を前記基準電圧Ｖ３として前記第１の電圧Ｖ１を前記第２の容量性素子に充電する第２の状態と、
を交互に実施することにより維持放電を行うと共に、
前記第１電極駆動回路は、一方の端子が前記第２の電圧供給部に接続された第３の容量性素子と、前記第３の容量性素子の他方の端子と前記第１の電極との間にコイルとスイッチング素子とダイオードとを、前記第１の電極からの電荷を回収する経路と前記第１の電極に電荷を供給する経路の２つの経路にそれぞれ配した第１の電力回収回路を有し、
前記第２電極駆動回路は、一方の端子が前記第４の電圧供給部に接続された第４の容量性素子と、前記第４の容量性素子の他方の端子と前記第２の電極との間にコイルとスイッチング素子とダイオードとを、前記第２の電極からの電荷を回収する経路と前記第２の電極に電荷を供給する経路の２つの経路にそれぞれ配した第２の電力回収回路を有することを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はプラズマディスプレイ装置及びその駆動方法に関し、例えば、交流駆動型プラズマディスプレイに用いて好適なものである。
【０００２】
【従来の技術】
近年、薄型の利点から、ＣＲＴに代わってプラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ）、液晶ディスプレイ（Liquid Crystal Display：ＬＣＤ）、エレクトロルミネッセンスディスプレイ（Electro Luminescence Display：ＥＬＤ）等の平面マトリクス型の表示装置の要求が増大している。特に、交流駆動型ＰＤＰは、自己発光型の表示装置であるため視認性が良く、薄型で大画面表示が可能であることから、ＣＲＴを凌ぐ高画質化が可能な次世代の表示装置として注目されている。
【０００３】
従来から良く知られている交流駆動型ＰＤＰには、２本の電極で選択放電（アドレス放電）および維持放電を行う２電極型と、第３の電極を利用してアドレス放電を行う３電極型とがある。さらに、この３電極型においても、維持放電を行う第１の電極と第２の電極とが配置されている基板に第３の電極を形成する場合と、対向するもう１つの基板に当該第３の電極を形成する場合とがある。
【０００４】
上記した各タイプのＰＤＰ装置は、何れも原理は同一であるので、以下では、維持放電を行う第１および第２の電極を第１の基板に設けるとともに、これとは別に、当該第１の基板と対向する第２の基板に第３の電極を設けたＰＤＰ装置についてその構成例を説明する。
【０００５】
図９９は、交流駆動型ＰＤＰ装置の全体構成を示す図である。図９９において、交流駆動型ＰＤＰ１には、その一方の面に互いに平行な走査電極Ｙ１〜Ｙｎおよび共通電極Ｘが設けられるとともに、対向面にこれらの電極Ｙ１〜Ｙｎ，Ｘと直交する方向にアドレス電極Ａ１〜Ａｍが設けられている。共通電極Ｘは、各走査電極Ｙ１〜Ｙｎに対応してこれに接近して設けられ、一端が互いに共通に接続されている。
【０００６】
上記共通電極Ｘの共通端はＸ側回路２の出力端に接続され、各走査電極Ｙ１〜ＹｎはＹ側回路３の出力端に接続されている。また、アドレス電極Ａ１〜Ａｍはアドレス側回路４の出力端に接続されている。Ｘ側回路２は放電を繰り返す回路から成り、Ｙ側回路３は線順次走査する回路と放電を繰り返す回路とから成る。また、アドレス側回路４は、表示すべき列を選択する回路から成る。これらのＸ側回路２、Ｙ側回路３およびアドレス側回路４は、制御回路５からの制御信号により制御される。すなわち、アドレス側回路４とＹ側回路３内の線順次走査する回路によりどこのセルを点灯させるかを決め、Ｘ側回路２およびＹ側回路３の放電を繰り返すことによって、ＰＤＰの表示動作を行う。
【０００７】
制御回路５は、外部からの表示データＤ、表示データＤの読み込みタイミングを示すクロックＣＬＫ、水平同期信号ＨＳおよび垂直同期信号ＶＳに基づいて上記制御信号を生成し、Ｘ側回路２、Ｙ側回路３およびアドレス側回路４に供給する。
【０００８】
図１００（ａ）は、１画素である第ｉ行第ｊ列のセルＣijの断面構成を示す図である。図１００（ａ）において、共通電極Ｘおよび走査電極Ｙｉは、前面ガラス基板１１上に形成されている。その上には、放電空間１７に対し絶縁するための誘電体層１２が被着されるとともに、更にその上にＭｇＯ（酸化マグネシウム）保護膜１３が被着されている。
【０００９】
一方、アドレス電極Ａｊは、前面ガラス基板１１と対向して配置された背面ガラス基板１４上に形成され、その上には誘電体層１５が被着され、更にその上に蛍光体が被着されている。ＭｇＯ保護膜１３と誘電体層１５との間の放電空間１７には、Ｎｅ＋Ｘｅペニングガス等が封入されている。
【００１０】
図１００（ｂ）は、交流駆動型ＰＤＰの容量Ｃｐについて説明するための図である。図１００（ｂ）に示すように、交流駆動型ＰＤＰには、放電空間１７、共通電極Ｘと走査電極Ｙとの間、および前面ガラス基板１１にそれぞれ容量成分Ｃａ，Ｃｂ，Ｃｃが存在し、これらの合計によってセル１つ当りの容量Ｃｐcellが決まる（Ｃｐcell＝Ｃａ＋Ｃｂ＋Ｃｃ）。全てのセルの容量Ｃｐcellの合計がパネル容量Ｃｐである。
【００１１】
また、図１００（ｃ）は、交流駆動型ＰＤＰの発光について説明するための図である。図１００（ｃ）に示すように、リブ１６の内面には、赤、青、黄色の蛍光体１８がストライプ状に各色毎に配列、塗付されており、共通電極Ｘおよび走査電極Ｙの間の放電によって蛍光体１８を励起して発光するようになっている。
【００１２】
図１０１は、交流駆動型ＰＤＰの駆動方法の一例を示す電圧波形図であり、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示している。１つのサブフィールドは、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間とに区分される。
【００１３】
リセット期間においては、まず全ての走査電極Ｙ１〜Ｙｎがグランドレベル（０Ｖ）にされ、これと同時に共通電極Ｘに電圧Ｖｓ＋Ｖｗ（約４００Ｖ）から成る全面書き込みパルスが印加される。このときのアドレス電極Ａ１〜Ａｍの電位は、全てＶａｗ（約１００Ｖ）である。この結果、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される。
【００１４】
次に、共通電極Ｘとアドレス電極Ａ１〜Ａｍの電位が０Ｖとなることにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。この放電では、電極間の電位差がないため、壁電荷が形成されることはなく、空間電荷は自己中和して放電が終息する。いわゆる自己消去放電である。この自己消去放電によって、パネル内の全セルの状態が壁電荷のない均一な状態となる。このリセット期間は、前のサブフィールドにおける各セルの点灯状態に関わらず全てのセルを同じ状態にする作用があり、これによって次のアドレス（書き込み）放電を安定して行うことができるようになる。
【００１５】
次に、アドレス期間において、表示データに応じて各セルのＯＮ／ＯＦＦを行うために、線順次でアドレス放電が行われる。すなわち、まず第１表示ラインに相当する走査電極Ｙ１に−Ｖｙレベル（約−１５０Ｖ）、他の表示ラインに相当する走査電極Ｙ２〜Ｙｎに−Ｖscレベル（約−５０Ｖ）の電圧が印加されるとともに、各アドレス電極Ａ１〜Ａｍ中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ａｊに、電圧Ｖａ（約５０Ｖ）のアドレスパルスが選択的に印加される。
【００１６】
この結果、点灯させるセルのアドレス電極Ａｊと走査電極Ｙ１との間で放電が起こり、これをプライミング（種火）として、電圧Ｖｘ（約５０Ｖ）の共通電極Ｘと走査電極Ｙ１との放電に即移行する。これにより、選択セルの共通電極Ｘおよび走査電極Ｙ１の上のＭｇＯ保護膜１３面に、次の維持放電が可能な量の壁電荷が蓄積される。以下、他の表示ラインに相当する走査電極Ｙ２〜Ｙｎについても同様に、選択セルの走査電極には−Ｖｙレベルの電圧が順次印加され、非選択セルの残りの走査電極には−Ｖｓｃレベルの電圧が印加されることにより、全表示ラインにおいて新たな表示データの書き込みが行われる。
【００１７】
その後、維持放電期間になると、走査電極Ｙ１〜Ｙｎと共通電極Ｘとに電圧Ｖｓ（約２００Ｖ）から成る維持パルスが交互に印加されて維持放電が行われ、１サブフィールドの映像表示が行われる。なお、この維持放電期間の長短、つまり維持パルスの回数あるいは周波数によって、映像の輝度が決定される。
【００１８】
なお、交流駆動型ＰＤＰにおいて、共通電極Ｘ、走査電極Ｙ間の面にてガス放電を開始する電圧Ｖｆは、一般的に２２０Ｖ〜２６０Ｖである。アドレス期間に、例えば表示させたいセルにおいてアドレス電極Ａと走査電極Ｙとの間に電圧を印加してガス放電させ、これをトリガとして共通電極Ｘと走査電極Ｙの間で放電させ、そのセル内の共通電極Ｘと走査電極Ｙ上に壁電荷を残す。
【００１９】
次に、維持放電期間において、アドレス期間にて生成された壁電荷Ｖwallと共通電極Ｘおよび走査電極Ｙ間に印加する維持パルス電圧Ｖｓにより、｜Ｖｓ＋Ｖwall｜をＶｆ以上にすることにより、ガス放電を行うことができる。電圧Ｖｓの値は放電開始電圧Ｖｆを超えないものとし、｜Ｖｓ｜＜｜Ｖｆ｜＜｜Ｖｓ＋Ｖwall｜となる電圧値をＶｓとする。
【００２０】
なお、共通電極Ｘと走査電極Ｙとの間でガス放電が行われると、そのセル内の共通電極Ｘと走査電極Ｙ上の壁電荷は、それまでとは逆の極性の壁電荷となり、ガス放電を収束させる。次に、共通電極Ｘと走査電極Ｙとの間にそれまでとは逆極性の維持パルス電圧Ｖｓを印加することにより、共通電極Ｘと走査電極Ｙ上に形成された壁電荷を利用して、再びガス放電が行われる。以上の動作を繰り返し行うことにより、ガス放電を繰り返し行うことができる。
【００２１】
交流駆動型ＰＤＰの駆動方法の例としては、以上のようにリセット期間においてパネル内の全セルの壁電荷を消去し、次のアドレス期間において表示セルを選択的に放電させて壁電荷を蓄積させる「書き込みアドレス方式」の他に、これとは逆に、リセット期間においてパネル内の全セルに壁電荷を蓄積し、次のアドレス期間において非表示セルを選択的に放電させて壁電荷を消去することによって表示セルの壁電荷のみを残す「消去アドレス方式」がある。
【００２２】
図１０２は、従来のＰＤＰ装置における駆動装置の一部構成例を示す図である。図１０２において、負荷２０は、１つの共通電極Ｘと１つの走査電極Ｙとの間に形成されているセルの合計の容量である。負荷２０には、共通電極Ｘおよび走査電極Ｙが形成されており、Ｘ側回路２およびＹ側回路３により図１０１で説明したような各パルス電圧が印加される。
【００２３】
Ｘ側回路２は、電源回路２１と、電力回収回路２２と、サステナ回路２３とを備える。上記電源回路２１は、維持パルス電圧Ｖｓの電源ラインに接続されたダイオードＤ１と、書き込み電圧Ｖｗの電源ラインとグランド（ＧＮＤ）との間に直列に接続されたトランジスタＴｒ１，Ｔｒ２と、上記２つのトランジスタＴｒ１，Ｔｒ２の共通ドレインと上記ダイオードＤ１の出力との間に接続されたコンデンサＣ１とを備えて構成される。
【００２４】
リセット期間において全面書き込みパルスを共通電極Ｘに印加するときは、トランジスタＴｒ１がＯＮ、トランジスタＴｒ２がＯＦＦとなることにより、ダイオードＤ１を通過した維持パルス電圧Ｖｓと書き込み電圧Ｖｗとが加算されてサステナ回路２３に供給される。また、維持放電期間において維持パルスを共通電極Ｘに印加するときは、トランジスタＴｒ１がＯＦＦ、トランジスタＴｒ２がＯＮとなることにより、ダイオードＤ１を通過した維持パルス電圧Ｖｓがそのままサステナ回路２３に供給される。
【００２５】
サステナ回路２３は、トランジスタＴｒ５およびダイオードＤ５が並列接続されたスイッチ回路と、これに直列に接続される２つのダイオードＤ７，Ｄ８と、更にこれに直列に接続される、トランジスタＴｒ６およびダイオードＤ６が並列接続されたスイッチ回路とを備える。そして、上記２つのダイオードＤ７，Ｄ８の間から負荷２０の共通電極Ｘへの接続がなされている。
【００２６】
上記トランジスタＴｒ５がＯＮ、トランジスタＴｒ６がＯＦＦの状態では、上記電源回路２１より供給された維持パルス電圧Ｖｓもしくは全面書き込みパルス電圧Ｖｓ＋Ｖｗが共通電極Ｘに印加される。逆に、上記トランジスタＴｒ５がＯＦＦ、トランジスタＴｒ６がＯＮの状態では、共通電極Ｘの印加電圧はグランドレベル（０Ｖ）となる。
【００２７】
また、電力回収回路２２は、ＰＤＰの容量負荷２０から上記２つのダイオードＤ７，Ｄ８を介して接続される２つのコイルＬ１，Ｌ２と、一方のコイルＬ１に直列に接続されるダイオードＤ３およびトランジスタＴｒ３と、もう一方のコイルＬ２に直列に接続されるダイオードＤ４およびトランジスタＴｒ４と、上記２つのトランジスタＴｒ３，Ｔｒ４の共通端子とグランドとの間に接続されるコンデンサＣ２とを備える。
【００２８】
上記容量負荷２０と、２つのダイオードＤ７，Ｄ８を介して接続される２つのコイルＬ１，Ｌ２とにより、２系統の直列共振回路が構成される。すなわち、この電力回収回路２２は、２系統のＬ−Ｃ共振回路を持つものであり、コイルＬ１と容量負荷２０との共振によってパネルに供給した電荷を、コイルＬ２と容量負荷２０との共振によって回収するものである。
【００２９】
一方、Ｙ側回路３は、スキャンドライバ３１と、サステナ回路及び電源回路３２と、電力回収回路３３とを備える。スキャンドライバ３１は、直列接続された２つのトランジスタＴｒ７，Ｔｒ８を備える。これら２つのトランジスタＴｒ７，Ｔｒ８の間から負荷２０の走査電極Ｙへの接続がなされ、後述する電源回路３２より供給されるスキャンパルス電圧−Ｖｙ、非選択パルス電圧−Ｖscもしくは維持パルス電圧Ｖｓが走査電極Ｙに印加される。
【００３０】
上記サステナ回路及び電源回路３２は、スキャンパルス電圧−Ｖｙの電源ラインに接続されたトランジスタＴｒ９，Ｔｒ１０と、非選択パルス電圧−Ｖscの電源ラインに接続されたトランジスタＴｒ１１およびダイオードＤ９と、維持パルス電圧Ｖｓの電源ラインに接続されたトランジスタＴｒ１２と、グランドに接続されたリーク制御用のトランジスタＴｒ１３と、上記スキャンパルス電圧−Ｖｙおよび非選択パルス電圧−Ｖscの電源ラインとＧＮＤラインを切り離すためのトランジスタＴｒ１４およびダイオードＤ１４とを備えて構成される。
【００３１】
このサステナ回路及び電源回路３２およびスキャンドライバ３１が備えるそれぞれのトランジスタＴｒ７〜Ｔｒ１４のＯＮ／ＯＦＦを適当に制御することにより、図１０１に示したようにスキャンパルス電圧−Ｖｙ、非選択パルス電圧−Ｖscもしくは維持パルス電圧Ｖｓが走査電極Ｙに印加される。
【００３２】
また、電力回収回路３３は、容量負荷２０から上記２つのトランジスタＴｒ７，Ｔｒ８等を介して接続される２つのコイルＬ３，Ｌ４と、一方のコイルＬ３に直列に接続されるダイオードＤ１２およびトランジスタＴｒ１５と、もう一方のコイルＬ４に直列に接続されるダイオードＤ１３およびトランジスタＴｒ１６と、上記２つのトランジスタＴｒ１５，Ｔｒ１６の共通端子とグランドとの間に接続されるコンデンサＣ３とを備える。
【００３３】
この電力回収回路３３も、２系統のＬ−Ｃ共振回路を持ち、コイルＬ４と容量負荷２０との共振によって容量負荷２０に供給した電荷を、コイルＬ３と容量負荷２０との共振によって回収するものである。
【００３４】
図１０３は、従来のＹ側回路３内の線順次走査回路およびＸ側回路２およびＹ側回路３内の放電の繰り返し用回路の構成例を示す図である。
図１０３に示すように、共通電極Ｘ側のスイッチＳＷ１，ＳＷ２は、並列に複数のＦＥＴが接続されて構成されている。スイッチＳＷ１は電源Ｖｓに接続されている。また、共通電極Ｘ側には、コイルＬ１，Ｌ２、スイッチＳＷ３，ＳＷ５，ＳＷ６およびコンデンサＣ１を含む電力回収回路を備えている。さらに、電源Ｖａｘと共通電極Ｘとの間にスイッチＳＷ７が接続されている。
【００３５】
一方、走査電極Ｙ側では、スイッチＳＷ２０，ＳＷ２１を含むスキャンドライバが走査電極Ｙに接続され、当該スキャンドライバのスイッチＳＷ２０側に、スイッチＳＷ１８を介して電源Ｖｓｃが接続されるとともに、スイッチＳＷ１１が接続されている。また、スキャンドライバのスイッチＳＷ２１側には、スイッチＳＷ１６，ＳＷ１７を介して電源（−Ｖｙ）が接続されるとともに、スイッチＳＷ１９を介してグランドに接続されている。さらに、スイッチＳＷ２１側には、電源Ｖｓとの間にダイオードＤ１およびスイッチＳＷ１０，ＳＷ１５が図に示すように接続されている。
【００３６】
また、当該スキャンドライバのスイッチＳＷ２０側に設けられたダイオードＤ２と、スキャンドライバのスイッチＳＷ２１側に設けられたスイッチＳＷ１５によって、線順次走査用（アドレス用）の回路と、放電の繰り返し用（サステナ用）の回路とを分離するためのＡ／Ｓ分離回路が構成されている。また、走査電極Ｙ側にも、コイルＬ３，Ｌ４、スイッチＳＷ１２，ＳＷ１３，ＳＷ１４およびコンデンサＣ２から成る電力回収回路が備えられている。
【００３７】
図１０４は、上記図１０３に示す回路で必要な高電圧の電源の構成例を示す図である。図１０４に示すように、電圧Ｖｓ，Ｖａｘ，Ｖｙ，Ｖｓｃの値として、それぞれ１８０Ｖ、５０Ｖ、−１８０Ｖ、−８０Ｖの高電圧が用いられる。
【００３８】
図１０５は、上記図１０３に示す回路の動作を示すタイミングチャートである。走査期間において、走査電極Ｙ側のスイッチＳＷ１６，ＳＷ１７，ＳＷ１８をＯＮとすることにより、スキャンドライバの両端に電圧Ｖｓｃ（＝１００Ｖ）を印加する。また、スイッチＳＷ２１をＯＮとすることにより、走査対象の１本の走査電極Ｙに電圧（−Ｖｙ＝−１８０Ｖ）を印加し、その他の走査電極ＹにはスイッチＳＷ２０をＯＮとすることにより、電圧（Ｖｓｃ−Ｖｙ＝−８０Ｖ）を印加する。
【００３９】
走査対象の１本の走査電極Ｙに対する−１８０Ｖのスキャンパルスと、複数のアドレス電極Ａとの交点において、例えば表示する場合、アドレス電極Ａに印加された電圧Ｖａ（＝６０Ｖ）によってガス放電を行う。このアドレス電極Ａおよび走査電極Ｙとの間のガス放電をトリガにして、共通電極Ｘ（スイッチＳＷ７をＯＮにして電圧Ｖａｘを印加）と、走査電極Ｙ（電圧−１８０Ｖを印加）との間で更に放電を起こし、図１００に示した共通電極Ｘおよび走査電極Ｙ上の誘電体層１２（ＭｇＯ保護面１３を含む）上に、印加電圧と極性の異なる壁電荷を形成する。この動作を全ての走査電極Ｙに対して行う。
【００４０】
Ａ／Ｓ分離回路は、電圧（−Ｖｙ）がグランドレベルよりも低いので、ダイオードＤ１とスイッチＳＷ１６がＯＮによる短絡を防ぐため、および電圧Ｖｓｃがグランドレベルより低いので、スイッチＳＷ１８とスイッチＳＷ１１に寄生するダイオードとの短絡を防ぐために設けている。上記動作中はスイッチＳＷ１５をＯＦＦにしている。スイッチＳＷ１５の両端には１８０Ｖの電圧が印加される。
【００４１】
維持放電期間において、走査電極Ｙ側のスイッチＳＷ１２，ＳＷ１５をＯＮにし、共通電極Ｘ側のスイッチＳＷ２をＯＮにする。これにより、片側が常にグランドに接地されたコンデンサＣ２を電源として、コイルＬ３とＰＤＰパネルの容量ＣｐとのＬ−Ｃ共振が行われ、走査電極Ｙ側の電圧がＶｓ付近まで持ち上げられる。次に、電圧をＶｓまで持ち上げるためにスイッチＳＷ１０をＯＮにし、走査電極Ｙの印加電圧をＶｓとする。この際、ＯＦＦとなっているスイッチＳＷ１１の両端には電圧Ｖｓ（＝１８０Ｖ）が印加される。
【００４２】
これにより、共通電極Ｘおよび走査電極Ｙの間に印加された電圧Ｖｓと、上述の走査期間によって生成された壁電荷による電圧とがプラスされ、ガス放電を開始する。そのときの電流は、スイッチＳＷ１０，ＳＷ１５，ＳＷ２に流れる。このとき、上述のごとく壁電荷が再度形成される。
【００４３】
次に、走査電極Ｙ側のスイッチＳＷ１０，ＳＷ１２をＯＦＦ、スイッチＳＷ１３をＯＮにすることにより、片側が常にグランドに接地されたコンデンサＣ２を電源として、コイルＬ４とＰＤＰパネルの容量ＣｐとのＬ−Ｃ共振を行い、走査電極Ｙ側の電圧をグランドレベル付近まで立ち下げる。次に、電圧をグランドレベルまで立ち下げるためにスイッチＳＷ１１をＯＮにし、走査電極Ｙの印加電圧をグランドレベルとする。この際、ＯＦＦとなっているスイッチＳＷ１０の両端には電圧Ｖｓ（＝１８０Ｖ）が印加される。
【００４４】
次に、共通電極ＸのスイッチＳＷ３をＯＮにすることにより、片側が常にグランドに接地されたコンデンサＣ１を電源として、コイルＬ１とＰＤＰパネルの容量ＣｐとのＬ−Ｃ共振を行い、共通電極Ｘ側の電圧をＶｓ付近まで持ち上げる。次に、電圧をＶｓまで持ち上げるためにスイッチＳＷ１をＯＮにし、共通電極Ｘの印加電圧をＶｓとする。この際、ＯＦＦとなっているスイッチＳＷ２の両端には電圧Ｖｓ（＝１８０Ｖ）が印加される。
【００４５】
これにより、共通電極Ｘおよび走査電極Ｙの間に印加された電圧Ｖｓと、先ほど生成された壁電荷による電圧とがプラスされ、ガス放電を開始する。そのときの電流は、スイッチＳＷ１，ＳＷ１１に流れる。このとき、上述のごとく壁電荷が再度形成される。
【００４６】
次に、共通電極Ｘ側のスイッチＳＷ１，ＳＷ３をＯＦＦ、スイッチＳＷ６をＯＮにすることにより、片側が常にグランドに接地されたコンデンサＣ１を電源として、コイルＬ２とＰＤＰパネルの容量ＣｐとのＬ−Ｃ共振を行い、共通電極Ｘ側の電圧をグランドレベル付近まで立ち下げる。次に、電圧をグランドレベルまで立ち下げるためにスイッチＳＷ２をＯＮにし、共通電極Ｘの印加電圧をグランドレベルとする。この際、ＯＦＦとなっている共通電極Ｘ側のスイッチＳＷ１および走査電極Ｙ側のスイッチＳＷ１０の両端には、電圧Ｖｓ（＝１８０Ｖ）が印加される。
【００４７】
【発明が解決しようとする課題】
駆動装置が備える種々の素子の耐圧は、素子に印加されるパルスの最大電圧により決定される。この場合、上記従来の駆動装置は、各電源ラインから供給される固定された電圧を負荷に対して印加するように構成されており、例えばＸ，Ｙ電極の一方をグランドレベルに落とし、他方に固定電圧を印加するようになっていた。そのため、駆動装置内の各素子には固定電圧分の大きな耐圧を備えることが必要とされていた。
【００４８】
特に、図１０２に示した構成の場合、Ｘ側回路２内のサステナ回路２３を構成する各素子は、全面書き込みパルス電圧Ｖｓ＋Ｖｗ（約４００Ｖ）分もの非常に大きな耐圧が必要となる。そのため、十分な耐圧を確保するために高価で大きいＦＥＴ等のスイッチ素子を使用する必要があり、回路構成が複雑になるとともに、製造コストが非常に高くなるという問題があった。
【００４９】
また、図１０３に示した構成の場合、スイッチＳＷ１，ＳＷ２，ＳＷ１０，ＳＷ１１，ＳＷ１５を構成するＦＥＴの耐圧は、Ｖｓ以上の大きな電圧が必要になる。また、これらのスイッチのＦＥＴは、ガス放電電流を扱うスイッチであり、ガス放電を安定的に行うために、低いＯＮ電圧が要求される。ところが、一般的にＦＥＴは、耐圧が高いとＯＮ電圧が大きくなってしまう（例えば耐圧２倍の場合、２の３乗〜４乗に比例）。そのため、ＰＤＰを安定的に駆動するためには、ガス放電電流を扱うスイッチＳＷ１，ＳＷ２，ＳＷ１０，ＳＷ１１，ＳＷ１５では、ＦＥＴをそれぞれ並列に設置し、ＯＮ電圧を小さくする必要がある。したがって、耐圧が高いと、ＦＥＴのコストが高くなるとともに、それを更に複数設けることにより、更にコストが高くなってしまうという問題が生じる。また、図１０３の回路にて図１０５のような駆動波形を実現するためには、４種類の高圧電源が必要となり、コストが高くなるという問題があった。
【００５０】
また、負荷に対して印加される固定電圧は非常に大きなものであり、そのため、負荷の容量に充放電を行う際に非常に大きな電力ロスを生じてしまうという問題もあった。
【００５１】
本発明は、このような問題を解決するために成されたものであり、駆動装置が備える各素子の耐圧を低く抑えることができるようにし、それによって回路構成の簡素化および製造コストの低減化を実現できるようにすることを目的とする。
また、本発明は、負荷の容量に充放電を行う際の消費電力を小さくすることができるようにすることをも目的としている。
【００５２】
【課題を解決するための手段】
本発明のプラズマディスプレイ装置は、維持放電を行うための第１及び第２の電極が互いに隣接して複数配置されたプラズマディスプレイパネルを有するプラズマディスプレイ装置であって、基準電圧Ｖ３を供給する基準電源と、前記基準電圧Ｖ３に対して高レベルの第１の電圧Ｖ１を生成する電源と、前記第１の電極を駆動する第１電極駆動回路と、前記第２の電極を駆動する第２電極駆動回路とを備え、前記第１電極駆動回路は、前記電源と第１の電圧供給部との間に配する第１のスイッチ手段と、一方の端子が前記第１の電圧供給部に接続され、他方の端子が第２の電圧供給部に接続された第１の容量性素子と、前記第１の容量性素子の前記一方の端子と前記基準電源との導通／非導通を切り替える第２のスイッチ手段と、前記第１の容量性素子の前記他方の端子と前記基準電源との導通／非導通を切り替える第３のスイッチ手段と、前記第１の電極に、前記第１の電圧Ｖ１を前記第１の電圧供給部を介して供給する第４のスイッチ手段と、前記第１の電極に、前記基準電圧Ｖ３に対して低レベルの第２の電圧Ｖ２を、前記第２の電圧供給部を介して供給する第５のスイッチ手段とを有し、前記第２電極駆動回路は、前記電源と第３の電圧供給部との間に配する第６のスイッチ手段と、一方の端子が前記第３の電圧供給部に接続され、他方の端子が第４の電圧供給部に接続された第２の容量性素子と、前記第２の容量性素子の前記一方の端子と前記基準電源との導通／非導通を切り替える第７のスイッチ手段と、前記第２の容量性素子の前記他方の端子と前記基準電源との導通／非導通を切り替える第８のスイッチ手段と、前記第２の電極に、前記第１の電圧Ｖ１を前記第３の電圧供給部を介して供給する第９のスイッチ手段と、前記第２の電極に、前記第２の電圧Ｖ２を前記第４の電圧供給部を介して供給する第１０のスイッチ手段とを有し、前記第１のスイッチ手段を導通させて且つ前記第２のスイッチ手段を非導通として前記第１の電圧Ｖ１を前記第１の電圧供給部及び前記第４のスイッチ手段を介して前記第１の電極に供給すると共に、前記第１の容量性素子の前記一方の端子に前記第１の電圧Ｖ１を供給し、前記第３のスイッチ手段を導通させて前記第１の容量性素子の前記他方の端子を前記基準電圧Ｖ３として前記第１の電圧Ｖ１を前記第１の容量性素子に充電し、前記第６のスイッチ手段を非導通として且つ前記第７のスイッチ手段を導通させて前記第２の容量性素子の前記一方の端子への前記第１の電圧Ｖ１の供給を遮断して前記第２の容量性素子の前記一方の端子を前記基準電圧Ｖ３とすると共に、前記第８のスイッチ手段を非導通として前記第２の容量性素子の前記他方の端子と前記基準電圧Ｖ３との接続を遮断して、前記第２の電圧Ｖ２を前記第４の電圧供給部及び前記第１０のスイッチ手段を介して前記第２の電極に供給する第１の状態と、前記第１のスイッチ手段を非導通として且つ前記第２のスイッチ手段を導通させて前記第１の容量性素子の前記一方の端子への前記第１の電圧Ｖ１の供給を遮断して前記第１の容量性素子の前記一方の端子を前記基準電圧Ｖ３とすると共に、前記第３のスイッチ手段を非導通として前記第１の容量性素子の前記他方の端子と前記基準電圧Ｖ３との接続を遮断して、前記第２の電圧Ｖ２を前記第２の電圧供給部及び前記第５のスイッチ手段を介して前記第１の電極に供給し、前記第６のスイッチ手段を導通させて且つ前記第７のスイッチ手段を非導通として前記第１の電圧Ｖ１を前記第３の電圧供給部及び前記第９のスイッチ手段を介して前記第２の電極に供給すると共に、前記第２の容量性素子の前記一方の端子に前記第１の電圧Ｖ１を供給し、前記第８のスイッチ手段を導通させて前記第２の容量性素子の前記他方の端子を前記基準電圧Ｖ３として前記第１の電圧Ｖ１を前記第２の容量性素子に充電する第２の状態と、を交互に実施することにより維持放電を行うと共に、前記第１電極駆動回路は、一方の端子が前記第２の電圧供給部に接続された第３の容量性素子と、前記第３の容量性素子の他方の端子と前記第１の電極との間にコイルとスイッチング素子とダイオードとを、前記第１の電極からの電荷を回収する経路と前記第１の電極に電荷を供給する経路の２つの経路にそれぞれ配した第１の電力回収回路を有し、前記第２電極駆動回路は、一方の端子が前記第４の電圧供給部に接続された第４の容量性素子と、前記第４の容量性素子の他方の端子と前記第２の電極との間にコイルとスイッチング素子とダイオードとを、前記第２の電極からの電荷を回収する経路と前記第２の電極に電荷を供給する経路の２つの経路にそれぞれ配した第２の電力回収回路を有することを特徴とする。
【００５５】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
図１は、本実施形態による駆動装置の構成例を示す図であり、ここでは本発明の要素的特徴のみを示している。
この図１に示す本実施形態の駆動装置は、例えば交流駆動型ＰＤＰ装置等の平面表示装置に適用することが可能であり、その場合の全体構成および１つのセルの断面構成は、図９９および図１００に示したようになっている。
【００５６】
図１において、４２はＡ／Ｄ変換器であり、ＡＣ電源４１から供給される交流の電源電圧をＡ／Ｄ変換して直流の電源電圧を発生する。このとき、Ａ／Ｄ変換器４２は、例えば、維持パルス電圧Ｖｓの半分の電圧（Ｖｓ／２）を発生する。
【００５７】
４３は電源回路であり、上記Ａ／Ｄ変換器４２から供給される電圧（Ｖｓ／２）を用いて、正負の電圧（＋Ｖｓ／２，−Ｖｓ／２）を切り替えて出力する。また、４４はドライバ回路であり、上記電源回路４３から供給される電源電圧（±Ｖｓ／２）を負荷２０に印加する。
【００５８】
上記電源回路４３およびドライバ回路４４との間は、第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとにより接続されている。上記電源回路４３およびドライバ回路４４は、ＰＤＰのパネルに相当する負荷２０の共通電極Ｘ側に接続されるものであり、図９９のＸ側回路２を構成するものである。
【００５９】
また、４３'は電源回路、４４'はドライバ回路であり、上記電源回路４３およびドライバ回路４４と同様の構成を含む。これらの電源回路４３'およびドライバ回路４４'との間は、第３の信号ラインＯＵＴＡ'と第４の信号ラインＯＵＴＢ'とにより接続されている。これらの電源回路４３'およびドライバ回路４４'は、負荷２０の走査電極Ｙ側に接続されるものであり、図９９のＹ側回路３を構成するものである。
【００６０】
本実施形態では、上記Ａ／Ｄ変換器４２より出力される電源電圧（Ｖｓ／２）および接地電圧を、共通電極Ｘ用の電源回路４３と走査電極Ｙ用の電源回路４３'との両方に供給するようにしている。すなわち、２つの電源回路４３，４３'で１つのＡ／Ｄ変換器４２を共有している。
【００６１】
上記のように構成した駆動装置の動作は、以下の通りである。例えば、維持放電期間において、共通電極Ｘ用の電源回路４３は、第１の信号ラインＯＵＴＡに対して電圧（＋Ｖｓ／２，０）を、第２の信号ラインＯＵＴＢに対して電圧（０，−Ｖｓ／２）をそれぞれ交互に出力する。このとき走査電極Ｙ用の電源回路４３'は、第３の信号ラインＯＵＴＡ'に対して電圧（０，＋Ｖｓ／２）を、第４の信号ラインＯＵＴＢ'に対して電圧（−Ｖｓ／２，０）を共通電極Ｘ用の電源回路４３とは逆相で、それぞれ交互に出力する。
【００６２】
そして、共通電極Ｘ用のドライバ回路４４は、第１の信号ラインＯＵＴＡ、第２の信号ラインＯＵＴＢに出力された上記電圧を出力ラインＯＵＴＣに出力し、負荷２０に印加する。また、走査電極Ｙ用のドライバ回路４４'は、第３の信号ラインＯＵＴＡ'、第４の信号ラインＯＵＴＢ'に出力された上記電圧を、出力ラインＯＵＴＣ'を介して負荷２０に印加する。
【００６３】
これにより、負荷２０の共通電極Ｘに第１の信号ラインＯＵＴＡの電圧（＋Ｖｓ／２）が出力ラインＯＵＴＣを介して印加されるときには、走査電極Ｙには、第４の信号ラインＯＵＴＢ'の電圧（−Ｖｓ／２）が出力ラインＯＵＴＣ'を介して印加される。逆に、負荷２０の共通電極Ｘに第２の信号ラインＯＵＴＢの電圧（−Ｖｓ／２）が出力ラインＯＵＴＣを介して印加されるときには、走査電極Ｙには、第３の信号ラインＯＵＴＡ'の電圧（＋Ｖｓ／２）が出力ラインＯＵＴＣ'を介して印加される。
【００６４】
つまり、本実施形態では、共通電極Ｘおよび走査電極Ｙのそれぞれに印加する電圧（±Ｖｓ／２）は、互いに位相が反転するように印加する。このようにすることにより、共通電極Ｘと走査電極Ｙ間の電位差を、維持パルスと同じ電圧Ｖｓとすることができ、図１０１の維持放電期間に示した状態（共通電極Ｘと走査電極Ｙに維持パルス電圧Ｖｓを交互に印加する状態）と同様の状態を作りだすことができる。
【００６５】
この場合、電源回路４３，４３'およびドライバ回路４４，４４'に印加されている電圧の絶対値は、最大でもＶｓ／２である。したがって、これらの回路内に備えられる各素子の耐圧はＶｓ／２とすれば良く、耐圧を従来の半分に抑えることができる。これにより、構成が小さく安価な素子を用いることができ、回路構成の簡素化と製造コストの低減を実現することができる。
【００６６】
また、本実施形態の駆動装置によれば、負荷に印加すべき電圧は最大でもＶｓ／２であり、Ｖｓの半分の電圧で良いため、負荷に電圧を印加する周期が従来の２倍となることによる消費電力の増加分を考慮しても、Ｖｓそのものを負荷２０に印加していた従来に比べて全体として電力のロスを小さくすることができる。
【００６７】
また、本実施形態の駆動装置によれば、１つのＡ／Ｄ電源からの出力電圧に基づいて正負の電源電圧（±Ｖｓ／２）を発生させることができる。単純に正負の電源電圧を発生させようとすると、正電圧用の電源および負電圧用の電源をそれぞれ用意する必要があるが、本実施形態では１つのＡ／Ｄ電源を設けるだけで済む。さらに、本実施形態では、共通電極Ｘ側と走査電極Ｙ側とで１つのＡ／Ｄ電源を共有しているので、回路規模を更に小さくすることができる。
【００６８】
なお、この図１の例では、共通電極Ｘに印加する電圧の絶対値と走査電極Ｙに印加する電圧の絶対値とが同じ（共にＶｓ／２）である場合について説明したが、負荷２０の両端に電圧Ｖｓを印加するのであれば、共通電極Ｘに印加する電圧の絶対値と走査電極Ｙに印加する電圧の絶対値とは必ずしも同じでなくても良い。また、Ａ／Ｄ変換器４２から電源回路４３，４３'に供給する電源電圧は、必ずしも正の電圧である必要もない。
【００６９】
以下に、上記図１に示した電源回路４３，４３'およびドライバ回路４４，４４'の具体的な構成例について説明する。
【００７０】
（第１の実施形態）
図２は、第１の実施形態による駆動装置の構成例を示す図であり、図１と同じ機能ブロックには同じ符号を付している。なお、上述したように、共通電極Ｘ用の電源回路４３と走査電極Ｙ用の電源回路４３'、および共通電極Ｘ用のドライバ回路４４と走査電極Ｙ用のドライバ回路４４'はそれぞれ同様の構成を含むので、ここでは共通電極Ｘ側の構成のみを代表として示している。
【００７１】
図２に示すように、電源回路４３は、コンデンサＣ１と、３つのスイッチＳＷ１，ＳＷ２，ＳＷ３とを備える。また、上記ドライバ回路４４は、２つのスイッチＳＷ４，ＳＷ５を備える。
【００７２】
上記電源回路４３内の２つのスイッチＳＷ１，ＳＷ２は、図１のＡ／Ｄ変換器４２より発生される電圧（Ｖｓ／２）の電源ラインとグランド（ＧＮＤ）との間に直列に接続される。上記２つのスイッチＳＷ１，ＳＷ２の中間からはコンデンサＣ１の一方の端子が接続され、このコンデンサＣ１のもう一方の端子とＧＮＤとの間には、残りのスイッチＳＷ３が接続される。
【００７３】
さらに、上記ドライバ回路４４内の２つのスイッチＳＷ４，ＳＷ５は、上記電源回路４３内のコンデンサＣ１の両端に直列に接続される。そして、負荷２０は、上記スイッチＳＷ４，ＳＷ５の中間から接続される。
【００７４】
以下に、上記図２のように構成した駆動装置の動作例を、図３を用いて説明する。図３は、本実施形態の駆動装置による維持放電期間における駆動波形の詳細例を示すタイムチャートである。
図３に示すように、共通電極Ｘ側では、最初に２つのスイッチＳＷ１，ＳＷ３がＯＮとなり、残りのスイッチＳＷ２，ＳＷ４，ＳＷ５はＯＦＦとなる。このとき、第１の信号ラインＯＵＴＡの電圧は、Ａ／Ｄ変換器４２よりスイッチＳＷ１を介して与えられる電圧レベル（＋Ｖｓ／２）となり、第２の信号ラインＯＵＴＢの電圧はグランドレベルのままとなる。そして、これから少し遅れて次のタイミングでスイッチＳＷ４がＯＮとなるとともに、走査電極Ｙ側のスイッチＳＷ４'，ＳＷ２'がＯＮとなることにより、第１の信号ラインＯＵＴＡの電圧（＋Ｖｓ／２）が出力ラインＯＵＴＣを介して負荷２０に印加される。なお、走査電極Ｙ側のスイッチＳＷ４'，ＳＷ２'がＯＮとなるのは、共通電極Ｘと走査電極Ｙとの間に（Ｖｓ／２）の電圧を印加するためである。
【００７５】
また、この段階では、スイッチＳＷ１，ＳＷ３がＯＮとなってコンデンサＣ１が電源に接続されることとなるので、当該コンデンサＣ１には、Ａ／Ｄ変換器４２からスイッチＳＷ１，ＳＷ３によって与えられる電圧（Ｖｓ／２）に応じた電荷が蓄積される。
【００７６】
次のタイミングでは、スイッチＳＷ４がＯＦＦとなって、電圧を印可する際の電流経路が遮断された後、スイッチＳＷ５がパルス的にＯＮとなることにより、り、出力ラインＯＵＴＣの電圧がグランドレベルまで下げられる。次に、スイッチＳＷ２がＯＮ、残り４つのスイッチＳＷ１，ＳＷ３，ＳＷ４，ＳＷ５がＯＦＦとされた後、スイッチＳＷ４がパルス的にＯＮとなる。このスイッチＳＷ４がＯＮとなることにより、共通電極Ｘ（グランド）に対し、走査電極Ｙ側に電圧を印加するときの電流経路となる。
【００７７】
次に、スイッチＳＷ２をＯＮに維持したまま、スイッチＳＷ５がＯＮとなる。このとき、第１の信号ラインＯＵＴＡにはＡ／Ｄ変換器４２からスイッチＳＷ１を介して電源電圧が供給されないので、その電圧はグランドレベルとなる。一方、第２の信号ラインＯＵＴＢに関しては、スイッチＳＷ２がＯＮとなって第１の信号ラインＯＵＴＡが接地されることにより、第２の信号ラインＯＵＴＢの電圧は、コンデンサＣ１に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけグランドレベルから下がった電位（−Ｖｓ／２）となる。このとき、スイッチＳＷ５がＯＮとなっているので、第２の信号ラインＯＵＴＢの電圧（−Ｖｓ／２）が出力ラインＯＵＴＣを介して負荷２０に印加される。その際、走査電極Ｙ側のスイッチＳＷ３'，ＳＷ４'をＯＮとし、走査電極Ｙ（Ｖｓ／２）に対し、共通電極Ｘ側に電圧（−Ｖｓ／２）を印加することとなる。
【００７８】
次のタイミングでは、スイッチＳＷ２，ＳＷ４がＯＮとなり、残りのスイッチＳＷ１，ＳＷ３，ＳＷ５はＯＦＦとなる。これにより、出力ラインＯＵＴＣの電圧がグランドレベルに持ち上げられる。その後、最初の段階と同様に３つのスイッチＳＷ１，ＳＷ３，ＳＷ４がＯＮ、残り２つのスイッチＳＷ２，ＳＷ５がＯＦＦとなり、以降同様に繰り返されていく。
【００７９】
このような構成の駆動装置を用いて、図３の出力ラインＯＵＴＣに示すように、負荷２０の共通電極Ｘに対して正の電圧（＋Ｖｓ／２）と負の電圧（−Ｖｓ／２）とを交互に印加していく。一方、負荷２０の走査電極Ｙに対しても、共通電極Ｘ側と同様のスイッチング制御を行うことにより、正の電圧（＋Ｖｓ／２）と負の電圧（−Ｖｓ／２）とを交互に印加していく。
【００８０】
このとき、共通電極Ｘおよび走査電極Ｙのそれぞれに印加する電圧（±Ｖｓ／２）は、互いに位相が反転するように印加する。つまり、共通電極Ｘに正の電圧（＋Ｖｓ／２）が印加されているときには、走査電極Ｙには負の電圧（−Ｖｓ／２）を印加するようにする。このようにすることにより、共通電極Ｘと走査電極Ｙ間の電位差を、維持パルスと同じ電圧Ｖｓとすることができ、図１０１の維持放電期間に示した状態（共通電極Ｘと走査電極Ｙに維持パルス電圧Ｖｓを交互に印加する状態）と同様の状態を作りだすことができる。
【００８１】
図４は、本実施形態の駆動装置による維持放電期間における駆動波形の他の例を示すタイムチャートである。
図４に示すように、最初に３つのスイッチＳＷ１，ＳＷ３，ＳＷ４がＯＮとなり、残りのスイッチＳＷ２，ＳＷ５はＯＦＦとなる。このとき、第１の信号ラインＯＵＴＡの電圧は、Ａ／Ｄ変換器４２よりスイッチＳＷ１を介して与えられる電圧レベル（＋Ｖｓ／２）となり、第２の信号ラインＯＵＴＢの電圧はグランドレベルのままとなる。そして、スイッチＳＷ４がＯＮとなっているので、第１の信号ラインＯＵＴＡの電圧（＋Ｖｓ／２）が出力ラインＯＵＴＣを介して負荷２０に印加される。
【００８２】
また、この段階では、スイッチＳＷ１，ＳＷ３がＯＮとなってコンデンサＣ１が電源に接続されることとなるので、当該コンデンサＣ１には、Ａ／Ｄ変換器４２からスイッチＳＷ１を介して与えられる電圧（Ｖｓ／２）に応じた電荷が蓄積される。
【００８３】
次のタイミングでは、５つのスイッチＳＷ１〜ＳＷ５がすべてＯＦＦとなる。このとき、第１の信号ラインＯＵＴＡはハイインピーダンスとなって電圧（Ｖｓ／２）を維持し、出力ラインＯＵＴＣも電圧（Ｖｓ／２）を維持する。
【００８４】
次に、２つのスイッチＳＷ２，ＳＷ５がＯＮとなり、残り３つのスイッチＳＷ１，ＳＷ３，ＳＷ４はＯＦＦのまま維持される。このとき、第１の信号ラインＯＵＴＡにはＡ／Ｄ変換器４２からスイッチＳＷ１を介して電源電圧が供給されないので、その電圧はグランドレベルとなる。
【００８５】
一方、第２の信号ラインＯＵＴＢに関しては、スイッチＳＷ２がＯＮとなって第１の信号ラインＯＵＴＡが接地されることにより、第２の信号ラインＯＵＴＢの電圧は、コンデンサＣ１に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけグランドレベルから下がった電位（−Ｖｓ／２）となる。このとき、スイッチＳＷ５がＯＮとなっているので、第２の信号ラインＯＵＴＢの電圧（−Ｖｓ／２）が出力ラインＯＵＴＣを介して負荷２０に印加される。
【００８６】
次のタイミングでは、５つのスイッチＳＷ１〜ＳＷ５が再びすべてＯＦＦとなる。これにより、第２の信号ラインＯＵＴＢはハイインピーダンスとなって電圧（−Ｖｓ／２）を維持し、出力ラインＯＵＴＣも電圧（−Ｖｓ／２）を維持する。その後、最初の段階と同様に３つのスイッチＳＷ１，ＳＷ３，ＳＷ４がＯＮ、残り２つのスイッチＳＷ２，ＳＷ５がＯＦＦとなり、以降同様に繰り返されていく。
【００８７】
以上のように、図２に示す第１の実施形態による駆動装置は、コンデンサＣ１とスイッチＳＷ１〜ＳＷ３のＯＮ／ＯＦＦによって、Ｖｓ／２レベルとグランドレベルとの間で電圧が変動する第１の信号ラインＯＵＴＡと、グランドレベルと−Ｖｓ／２レベルとの間で電圧が変動する第２の信号ラインＯＵＴＢとを備え、それら第１、第２の信号ラインの間に負荷２０のドライバ回路を設けたことに特徴がある。
【００８８】
このような構成の駆動装置を用いて、上記ドライバ回路内のスイッチＳＷ４，ＳＷ５をＯＮ／ＯＦＦすることによって、図４の出力ラインＯＵＴＣに示すように、負荷２０の共通電極Ｘに対して正の電圧（＋Ｖｓ／２）と負の電圧（−Ｖｓ／２）とを交互に印加していく。一方、負荷２０の走査電極Ｙに対しても、電源回路４３'およびドライバ回路４４'で同様の駆動を行うことにより、正の電圧（＋Ｖｓ／２）と負の電圧（−Ｖｓ／２）とを交互に印加していく。
【００８９】
このとき、共通電極Ｘおよび走査電極Ｙのそれぞれに印加する電圧（±Ｖｓ／２）は、互いに位相が反転するように印加する。つまり、共通電極Ｘに正の電圧（＋Ｖｓ／２）が印加されているときには、走査電極Ｙには負の電圧（−Ｖｓ／２）を印加するようにする。このようにすることにより、共通電極Ｘと走査電極Ｙ間の電位差を、維持パルスと同じ電圧Ｖｓとすることができ、図１０１の維持放電期間に示した状態（共通電極Ｘと走査電極Ｙに維持パルス電圧Ｖｓを交互に印加する状態）と同様の状態を作りだすことができる。
【００９０】
この場合、電源回路４３，４３'およびドライバ回路４４，４４'に印加されている電圧の絶対値は、最大でもＶｓ／２である。したがって、これらの回路内に備えられる各素子の耐圧はＶｓ／２とすれば良く、耐圧を従来の半分に抑えることができる。これにより、構成が小さく安価な素子を用いることができ、回路構成の簡素化と製造コストの低減を実現することができる。
【００９１】
また、本実施形態の駆動装置によれば、負荷に印加すべき電圧は最大でもＶｓ／２であり、Ｖｓの半分の電圧で良いため、負荷に電圧を印加する周期が従来の２倍となることによる消費電力の増加分を考慮しても、Ｖｓそのものを負荷２０に印加していた従来に比べて全体として電力のロスを小さくすることができる。
【００９２】
図５は、上記図２に示した第１の実施形態の特徴を応用した駆動装置の具体的構成例を示す図である。なお、図５において、図２および図１０２に示した符号と同一の符号を付したものは、同一の機能を有するものである。
【００９３】
図５において、共通電極Ｘ側では、スイッチＳＷ１，ＳＷ２は、図５では図示していない図１のＡ／Ｄ変換器４２より発生される電圧（Ｖｓ／２）の電源ラインとグランド（ＧＮＤ）との間に直列に接続される。上記２つのスイッチＳＷ１，ＳＷ２の中間からはコンデンサＣ１の一方の端子が接続され、このコンデンサＣ１のもう一方の端子とＧＮＤとの間には、スイッチＳＷ３が接続される。
【００９４】
また、スイッチＳＷ４，ＳＷ５は、上記コンデンサＣ１の両端に直列に接続される。そして、これら２つのスイッチＳＷ４，ＳＷ５の中間から負荷２０の共通電極Ｘが接続されている。
【００９５】
一方、走査電極Ｙ側では、スイッチＳＷ１'，ＳＷ２'は、図１のＡ／Ｄ変換器４２より発生される電圧（Ｖｓ／２）の電源ラインとＧＮＤとの間に直列に接続される。これら２つのスイッチＳＷ１'，ＳＷ２'の中間からはコンデンサＣ４の一方の端子が接続され、このコンデンサＣ４のもう一方の端子とＧＮＤとの間には、スイッチＳＷ３'が接続される。
【００９６】
また、コンデンサＣ４の一方の端子に接続されたスイッチＳＷ４'は、ダイオードＤ１４のカソードと接続され、ダイオードＤ１４のアノードとコンデンサＣ４のもう一方の端子が接続される。コンデンサＣ４のもう一方の端子に接続されたスイッチＳＷ５'は、ダイオードＤ１５のアノードと接続され、ダイオードＤ１５のカソードとコンデンサＣ４の一方の端子が接続される。そして、ダイオードＤ１４のカソードと接続されるスイッチＳＷ４'、ダイオードＤ１５のアノードと接続されるスイッチＳＷ５'のそれぞれの一端からスキャンドライバ３１'を介して負荷２０が接続されている。なお、図５ではスキャンドライバ３１'を１つのみ示しているが、これは実際には、ＰＤＰが備える複数の表示ラインに対してそれぞれ備えられている。その他の回路は、複数の表示ラインに共通に設けられる共通回路である。
【００９７】
ここで、上記図５中に示した各スイッチＳＷ１〜ＳＷ５，ＳＷ１'〜ＳＷ５'は、例えば、ＭＯＳＦＥＴと、必要に応じて当該ＭＯＳＦＥＴに接続したダイオードとにより構成する。
【００９８】
例えば、スイッチＳＷ１，ＳＷ１'は、Ｖｓ／２の電源ラインに接続されるｐチャネルもしくはｎチャネルのＭＯＳＦＥＴと、当該ｐチャネルＭＯＳＦＥＴのドレインもしくはｎチャネルＭＯＳＦＥＴのソースがアノードに接続されたダイオードとにより構成される。
【００９９】
また、スイッチＳＷ２，ＳＷ２'は、ＧＮＤ電源ラインに接続されるｎチャネルのＭＯＳＦＥＴと、当該ｎチャネルＭＯＳＦＥＴのドレインがカソードに接続されたダイオードとを含んで構成される。
【０１００】
また、スイッチＳＷ３，ＳＷ３'は、上記スイッチＳＷ２，ＳＷ２'と同様に構成することも可能であるが、図５中に示すように、上述したＭＯＳＦＥＴとダイオードとを直列に接続したものを２組、グランドに対して並列に接続することによって構成される。もしくは、例えば図６（ａ）に示すように、２つのＭＯＳＦＥＴのソースどうしを共通に接続するとともに、当該ＭＯＳＦＥＴの共通ソースを２つのダイオードのアノードに接続するようにしても良い。これらの図５あるいは図６（ａ）のようにスイッチＳＷ３，ＳＷ３'を構成すれば、スイッチＳＷ３，ＳＷ３'がＯＮのときには電流を双方向に流すことができるとともに、ＯＦＦのときには完全に遮断することができ、より安定的な動作を実現することができる。
【０１０１】
また、これらのスイッチＳＷ１〜ＳＷ２，ＳＷ１'〜ＳＷ２'は、図６（ｂ）に示すようなＩＧＢＴ（Insulated Gate Bipolar Transistor）素子により構成しても良い。また、スイッチＳＷ３，ＳＷ３'については、図６（ｃ）に示すように、ＭＯＳＦＥＴとダイオードとから成る２組のスイッチング素子のうちの一方の組をＩＧＢＴ素子により構成しても良い。このＩＧＢＴ素子は、３端子のバイポーラ−ＭＯＳ複合素子であり、ＭＯＳＦＥＴよりも動作抵抗が小さく、ロスが少なくて済む。また、電流が逆方向に流れないので、ダイオードを設ける必要がないというメリットも有する。
【０１０２】
以上のような構成の駆動装置において、共通電極Ｘ側のスイッチＳＷ１〜ＳＷ５、走査電極Ｙ側のスイッチＳＷ１'〜ＳＷ５'を上述のようにスイッチング制御することにより、共通電極Ｘおよび走査電極Ｙに対して互いに逆相の正負の電圧（±Ｖｓ／２）を印加する。
【０１０３】
なお、維持放電期間において、共通電極Ｘに電圧（＋Ｖｓ／２，−Ｖｓ／２）を印加するタイミングと、走査電極Ｙに逆位相の電圧（−Ｖｓ／２，＋Ｖｓ／２）を印加するタイミングは、必ずしも同タイミングでなくても良く、両電圧の印加タイミングを多少ずらすようにしても良い。例えば、一方の電極に印加された電圧が定常状態に達した後に他方の電極に逆位相の電圧を印加するようにすれば、維持放電をより安定的に動作させることができる。
【０１０４】
また、電極Ｘ，Ｙにパルス電圧を印加している時間も、必ずしも両者が同じである必要はない。共通電極Ｘ、走査電極Ｙに対する電圧印加のタイミングや印加時間は、例えば、スイッチＳＷ４，ＳＷ４'、ＳＷ５，ＳＷ５'のＯＮ／ＯＦＦのタイミングを制御することによって調整することが可能である。
【０１０５】
なお、上記スイッチＳＷ１〜ＳＷ５，ＳＷ１'〜ＳＷ５'のＯＮ／ＯＦＦ制御等は、ＲＯＭ等の記録媒体に記録されたプログラムに従って行うようにすることが可能である。このようにすれば、ＲＯＭを取り替えることによって、印加電圧の波形を自由に変えることができる。
【０１０６】
図７〜図１３は、維持放電期間において電極Ｘ，Ｙに印加するパルス電圧の駆動波形の様々な例を示す図である。
図７に示す駆動波形は、正の電圧（＋Ｖｓ／２）を印加するタイミングを、負の電圧（−Ｖｓ／２）を印加するタイミングよりも常に早くするとともに、印加した正の電圧（＋Ｖｓ／２）をグランドレベルに戻すタイミングを、印加した負の電圧（−Ｖｓ／２）をグランドレベルに戻すタイミングよりも常に遅くするようにした例である。つまり、共通電極Ｘまたは走査電極Ｙの一方の電極に印加された正の電圧（＋Ｖｓ／２）が定常状態に達した後に、他方の電極に負の電圧（−Ｖｓ／２）を印加する。また、一方の電極で負の電圧（−Ｖｓ／２）から戻されたグランドレベルの電圧が定常状態に達した後に、他方の電極の電圧を正の電圧（＋Ｖｓ／２）からグランドレベルに戻す。
【０１０７】
さらに、この図７の例では、負の電圧（−Ｖｓ／２）のパルス幅を、正の電圧（＋Ｖｓ／２）のパルス幅よりも狭くし、正の電圧が印加されている間に負の電圧をグランドレベルに戻すようにしている。このようにすることにより、維持放電をより安定的に動作させることができる。
【０１０８】
図８に示す駆動波形は、図７に示した例と正負が逆の例である。すなわち、これは、負の電圧（−Ｖｓ／２）を印加するタイミングを、正の電圧（＋Ｖｓ／２）を印加するタイミングよりも常に早くするとともに、印加した負の電圧（−Ｖｓ／２）をグランドレベルに戻すタイミングを、印加した正の電圧（＋Ｖｓ／２）をグランドレベルに戻すタイミングよりも常に遅くするようにした例である。つまり、一方の電極に印加された負の電圧（−Ｖｓ／２）が定常状態に達した後に他方の電極に正の電圧（＋Ｖｓ／２）を印加する。また、一方の電極で正の電圧（＋Ｖｓ／２）から戻されたグランドレベルの電圧が定常状態に達した後に、他方の電極の電圧を負の電圧（−Ｖｓ／２）からグランドレベルに戻す。
【０１０９】
さらに、この図８の例では、正の電圧（＋Ｖｓ／２）のパルス幅を、負の電圧（−Ｖｓ／２）のパルス幅よりも狭くし、負の電圧が印加されている間に正の電圧をグランドレベルに戻すようにしている。このようにすることにより、維持放電をより安定的に動作させることができる。
【０１１０】
図９に示す駆動波形は、負の電圧（−Ｖｓ／２）を基準電圧とした場合の例である。つまり、維持放電期間において維持パルスを印加しないタイミングでは電極Ｘ，Ｙの電圧を共に（−Ｖｓ／２）にしておき、実際に維持パルスを印加して放電を行うタイミングで、一方の電極の電圧を（＋Ｖｓ／２）まで上げるようにしている。この図９の例でも、図８の例と同様に、負の電圧（−Ｖｓ／２）のパルス幅が正の電圧（＋Ｖｓ／２）のパルス幅よりも広くなっている。
【０１１１】
この図９に示す駆動波形のように、一方の電極の電圧を変動させる際、他方の電極の電圧を固定することにより、維持放電をより安定的に動作させることができる。また、一方の電極の電圧を変化させるだけで、両電極間に所定電圧を印加することができる。
【０１１２】
図１０に示す駆動波形は、図９に示した例と正負が逆の例であり、正の電圧（＋Ｖｓ／２）を基準電圧とした場合の例である。つまり、維持放電期間において維持パルスを印加しないタイミングでは電極Ｘ，Ｙの電圧を共に（＋Ｖｓ／２）にしておき、実際に維持パルスを印加して放電を行うタイミングで、一方の電極の電圧を（−Ｖｓ／２）まで下げるようにしている。この図１０の例では、図７の例と同様に、正の電圧（＋Ｖｓ／２）のパルス幅が負の電圧（−Ｖｓ／２）のパルス幅よりも広くなっている。
【０１１３】
この図１０に示す駆動波形のように、一方の電極の電圧を変動させる際、他方の電極の電圧を固定することにより、維持放電をより安定的に動作させることができる。また、一方の電極の電圧を変化させるだけで、両電極間に所定電圧を印加することができる。
【０１１４】
図１１に示す駆動波形は、図９に示した駆動波形と同様に、負の電圧（−Ｖｓ／２）を基準電圧とし、実際に放電を行うタイミングで一方の電極の電圧を（＋Ｖｓ／２）まで上げるようにしている。この図１１の例では更に、放電を行った後で上記一方の電極の電圧を負の電圧（−Ｖｓ／２）に戻す前に、他方の電極を正の電圧（＋Ｖｓ／２）まで持ち上げてその後負の電圧（−Ｖｓ／２）に戻すようにしている。
【０１１５】
例えば、走査電極Ｙの電圧を負の電圧（−Ｖｓ／２）に維持したままで、共通電極Ｘの電圧を負の電圧（−Ｖｓ／２）から正の電圧（＋Ｖｓ／２）まで上げることにより、両電極間に（Ｖｓ）の差電圧が印加され、放電が行われる。このとき、負荷２０には印加された電圧に応じて電荷が蓄積される。
【０１１６】
その後、共通電極Ｘの電圧を正の電圧（＋Ｖｓ／２）から元の負の電圧（−Ｖｓ／２）に戻す前に、走査電極Ｙの電圧も（＋Ｖｓ／２）まで持ち上げることにより、負荷２０に蓄積された電荷を共通電極Ｘ側のコンデンサＣ１に戻してやる。このように、放電によって負荷２０に蓄積された電荷を単純に捨ててしまうのではなく、コンデンサＣ１に戻してやることにより、省電力化を図ることができる。
【０１１７】
共通電極Ｘの電圧を正の電圧（＋Ｖｓ／２）に維持したまま走査電極Ｙの電圧も正の電圧（＋Ｖｓ／２）まで持ち上げることにより、共通電極Ｘおよび走査電極Ｙの双方に正の電圧（＋Ｖｓ／２）が印加された状態となり、両電極Ｘ，Ｙが同電位となる。
【０１１８】
このとき、共通電極Ｘ側のスイッチＳＷ１〜ＳＷ５を全てＯＦＦにして共通電極Ｘ側をハイインピーダンスの状態に保つとともに、走査電極Ｙ側の印加電圧を負の電圧（−Ｖｓ／２）に下げる。すると、負荷２０の容量の作用によって共通電極Ｘ側の電圧も走査電極Ｙ側の電圧に追従して負の電圧（−Ｖｓ／２）に下がってくる。このとき、負荷２０に対する充電は行われず、負荷２０への充電電力はゼロなので、電力ロスがなく、省電力化を図ることができる。
【０１１９】
図１２に示す駆動波形は、正の電圧（＋Ｖｓ／２）のパルス幅と負の電圧（−Ｖｓ／２）のパルス幅とが同じではあるが、共通電極Ｘと走査電極Ｙに電圧を印加するタイミングを同時にはしないようにした例である。この図１２の例では、共通電極Ｘに電圧を印加するタイミングを、走査電極Ｙに電圧を印加するタイミングよりも常に早くするようにしているが、その逆でも良い。一方の電極に印加された正または負の電圧が定常状態に達した後に他方の電極に負または正の電圧を印加することにより、回路に流れる瞬間的な電流が多くならないように抑制し、維持放電をより安定的に動作させることができる。
【０１２０】
図１３に示す駆動波形では、基準の電圧はグランドレベルであり、放電を行うときに、共通電極Ｘおよび走査電極Ｙの双方に正負の電圧（±Ｖｓ／２）を印加している。このとき、負の電圧（−Ｖｓ／２）を印加するタイミングを、正の電圧（＋Ｖｓ／２）を印加するタイミングよりも常に早くとともに、印加した負の電圧（−Ｖｓ／２）をグランドレベルに戻すタイミングを、印加した正の電圧（＋Ｖｓ／２）をグランドレベルに戻すタイミングよりも常に早くするするようにしている。
【０１２１】
さらに、この図１３に示す駆動波形においては、図１１に示した駆動波形と同様に、放電を行った後に双方の電極に正の電圧（＋Ｖｓ／２）を印加して同電位にする。その後、一方の電極側をハイインピーダンスに保って他方の電極の電圧をグランドレベルに戻すことにより、当該他方の電極の電圧降下に追従して一方の電極の電圧をグランドレベルに戻すようにしている。このとき、負荷２０に対する充電は行われず、負荷２０への充電電力はゼロなので、電力ロスがなく、省電力化を図ることができる。
【０１２２】
図１４は、上記図７に示した電極Ｘ，Ｙに対する駆動波形を生成するための各スイッチＳＷ１〜ＳＷ５，ＳＷ１'〜ＳＷ５'の制御例を示すタイムチャートである。なお、この図１４は、直前のサブフィールドの処理において、共通電極Ｘ側のコンデンサＣ１、走査電極Ｙ側のコンデンサＣ４に電圧（Ｖｓ／２）分の電荷が蓄積されているものとして説明している。
【０１２３】
維持放電期間において、共通電極Ｘ側では、まず、３つのスイッチＳＷ１，ＳＷ３，ＳＷ４がＯＮとなり、残りのスイッチＳＷ２，ＳＷ５はＯＦＦとなる。このとき、第１の信号ラインＯＵＴＡの電圧は、スイッチＳＷ１を介して与えられる電圧レベル（＋Ｖｓ／２）となる。そして、この第１の信号ラインＯＵＴＡの電圧（＋Ｖｓ／２）が、スイッチＳＷ４を介して出力ラインＯＵＴＣに出力され、負荷２０に印加される。
【０１２４】
また、この段階では、スイッチＳＷ１，ＳＷ３がＯＮとなってコンデンサＣ１が電源に接続されることとなるので、当該コンデンサＣ１には、スイッチＳＷ１を介して与えられる電圧（Ｖｓ／２）に応じた電荷が蓄積される。
【０１２５】
一方、走査電極Ｙ側では、共通電極Ｘ側のスイッチＳＷ１，ＳＷ３，ＳＷ４がＯＮになるのと同時にスイッチＳＷ２'がＯＮとなる。そして、共通電極Ｘ側に正の電圧（＋Ｖｓ／２）が印加された後、適当なタイミングでスイッチＳＷ５'もＯＮとなる。この状態で、残り３つのスイッチＳＷ１'，ＳＷ３'，ＳＷ４'はＯＦＦのまま維持される。
【０１２６】
スイッチＳＷ２'がＯＮとなって第１の信号ラインＯＵＴＡ'が接地されることにより、第４の信号ラインＯＵＴＢ'の電圧は、コンデンサＣ４に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけグランドレベルから下がった電位（−Ｖｓ／２）となる。そして、適当なタイミングでスイッチＳＷ５'がＯＮとなることにより、第４の信号ラインＯＵＴＢ'の電圧（−Ｖｓ／２）が出力ラインＯＵＴＣ'を介して負荷２０に印加される。これにより、負荷２０の電極Ｘ，Ｙの間に差電圧（Ｖｓ）が印加されることになり、維持放電が行われる。
【０１２７】
負荷２０に差電圧（Ｖｓ）を印加して維持放電を行った後は、共通電極Ｘ側では、スイッチＳＷ４をＯＦＦにして電圧（＋Ｖｓ／２）の供給を遮断した後、スイッチＳＷ５をＯＮとすることにより、共通電極Ｘに対する印加電圧をグランドレベルに戻す。
【０１２８】
また、走査電極Ｙ側では、上記共通電極Ｘ側でスイッチＳＷ４をＯＦＦとするよりも前の時点で、スイッチＳＷ５'をＯＦＦにして電圧（−Ｖｓ／２）の供給を遮断した後、スイッチＳＷ４'をＯＮとする。これにより、共通電極Ｘに対する印加電圧をグランドレベルに戻すよりも先に、走査電極Ｙに対する印加電圧をグランドレベルに戻す。
【０１２９】
次のタイミングでは、共通電極Ｘ側の５つのスイッチＳＷ１〜ＳＷ５、走査電極Ｙ側の５つのスイッチＳＷ１'〜ＳＷ５'がすべてＯＦＦとなる。次に、共通電極Ｘ側と走査電極Ｙ側とで以上と全く逆のスイッチング制御を行うことにより、パルス幅の広い正の電圧（＋Ｖｓ／２）を走査電極Ｙ側に印加するとともに、当該走査電極Ｙ側よりもパルス幅の狭い負の電圧（−Ｖｓ／２）を共通電極Ｘ側に印加する。以降同様の制御が交互に繰り返されていく。
【０１３０】
図１５は、上記図８に示した電極Ｘ，Ｙに対する駆動波形を生成するための各スイッチＳＷ１〜ＳＷ５，ＳＷ１'〜ＳＷ５'の制御例を示すタイムチャートである。なお、この図１５は、直前のサブフィールドの処理において、共通電極Ｘ側のコンデンサＣ１、走査電極Ｙ側のコンデンサＣ４に電圧（Ｖｓ／２）分の電荷が蓄積されているものとして説明している。
【０１３１】
維持放電期間において、走査電極Ｙ側では、まず、２つのスイッチＳＷ２'，ＳＷ５'がＯＮとなり、残りのスイッチＳＷ１'，ＳＷ３'，ＳＷ４'がＯＦＦとなる。このようにスイッチＳＷ２'がＯＮとなって第１の信号ラインＯＵＴＡ'が接地されることにより、第４の信号ラインＯＵＴＢ'の電圧は、コンデンサＣ４に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけグランドレベルから下がった電位（−Ｖｓ／２）となる。このとき、スイッチＳＷ５'はスイッチＳＷ２'と同時にＯＮとなっているので、第４の信号ラインＯＵＴＢ'の電圧（−Ｖｓ／２）が出力ラインＯＵＴＣ'を介して負荷２０に印加される。
【０１３２】
一方、共通電極Ｘ側では、走査電極Ｙ側のスイッチＳＷ２'，ＳＷ５'がＯＮになるのと同時にスイッチＳＷ１，ＳＷ３がＯＮとなる。そして、走査電極Ｙ側に負の電圧（−Ｖｓ／２）が印加された後、適当なタイミングでスイッチＳＷ４もＯＮとなる。この状態で、残り２つのスイッチＳＷ２，ＳＷ５はＯＦＦのまま維持される。
【０１３３】
これにより、第１の信号ラインＯＵＴＡの電圧は、スイッチＳＷ１がＯＮとなったタイミングで電圧レベル（＋Ｖｓ／２）となる。そして、この第１の信号ラインＯＵＴＡの電圧（＋Ｖｓ／２）が、適当なタイミングでＯＮとなったスイッチＳＷ４を介して出力ラインＯＵＴＣに出力され、負荷２０に印加される。これにより、負荷２０の電極Ｘ，Ｙの間に差電圧（Ｖｓ）が印加されることになる。
【０１３４】
また、この段階では、スイッチＳＷ１，ＳＷ３がＯＮとなってコンデンサＣ１が電源に接続されることとなるので、当該コンデンサＣ１には、スイッチＳＷ１を介して与えられる電圧（Ｖｓ／２）に応じた電荷が蓄積される。
【０１３５】
負荷２０に差電圧（Ｖｓ）を印加して維持放電を行った後は、走査電極Ｙ側では、スイッチＳＷ５'をＯＦＦにして電圧（−Ｖｓ／２）の供給を遮断した後、スイッチＳＷ４'をＯＮとすることにより、走査電極Ｙに対する印加電圧をグランドレベルに戻す。
【０１３６】
また、共通電極Ｘ側では、上記走査電極Ｙ側でスイッチＳＷ５'をＯＦＦとするよりも前の時点で、スイッチＳＷ４をＯＦＦにして電圧（＋Ｖｓ／２）の供給を遮断した後、スイッチＳＷ５をＯＮとする。これにより、走査電極Ｙに対する印加電圧をグランドレベルに戻すよりも先に、共通電極Ｘに対する印加電圧をグランドレベルに戻す。
【０１３７】
次のタイミングでは、共通電極Ｘ側の５つのスイッチＳＷ１〜ＳＷ５、走査電極Ｙ側の５つのスイッチＳＷ１'〜ＳＷ５'がすべてＯＦＦとなる。次に、共通電極Ｘ側と走査電極Ｙ側とで以上と全く逆のスイッチング制御を行うことにより、パルス幅の広い負の電圧（−Ｖｓ／２）を共通電極Ｘ側に印加するとともに、当該共通電極Ｘ側よりもパルス幅の狭い正の電圧（＋Ｖｓ／２）を走査電極Ｙ側に印加する。以降同様の制御が交互に繰り返されていく。
【０１３８】
図１６は、上記図９に示した電極Ｘ，Ｙに対する駆動波形を生成するための各スイッチＳＷ１〜ＳＷ５，ＳＷ１'〜ＳＷ５'の制御例を示すタイムチャートである。なお、この図１６は、直前のサブフィールドの処理において、共通電極Ｘ側および走査電極Ｙ側のコンデンサＣ１，Ｃ４に電圧（Ｖｓ／２）分の電荷が蓄積されているものとして説明している。
【０１３９】
維持放電期間において、共通電極Ｘ側では、最初はスイッチＳＷ１，ＳＷ３，ＳＷ４がＯＦＦ、残りのスイッチＳＷ２，ＳＷ５がＯＮとなっている。これにより、共通電極Ｘに負の電圧（−Ｖｓ／２）が印加された状態となっている。また、走査電極Ｙにおいても、最初はスイッチＳＷ１'，ＳＷ３'，ＳＷ４'がＯＦＦ、残りのスイッチＳＷ２'，ＳＷ５'がＯＮとなっている。これにより、走査電極Ｙに負の電圧（−Ｖｓ／２）が印加された状態となっている。
【０１４０】
次のタイミングで、共通電極Ｘ側では、スイッチＳＷ５をＯＦＦにして電圧（−Ｖｓ／２）の供給を遮断した後、スイッチＳＷ４をＯＮとする。これにより、共通電極Ｘに対する印加電圧をグランドレベルに戻す。さらに、スイッチＳＷ２，ＳＷ４をＯＦＦにした後、スイッチＳＷ１，ＳＷ３，ＳＷ４をＯＮにする。このとき、残りのスイッチＳＷ２，ＳＷ５はＯＦＦに維持したままである。
【０１４１】
これにより、共通電極Ｘ側では、第１の信号ラインＯＵＴＡの電圧が、スイッチＳＷ１を介して与えられる電圧レベル（＋Ｖｓ／２）となる。そして、この第１の信号ラインＯＵＴＡの電圧（＋Ｖｓ／２）が、スイッチＳＷ４を介して出力ラインＯＵＴＣに出力され、負荷２０に印加される。このとき、走査電極Ｙ側には負の電圧（−Ｖｓ／２）が印加されたままなので、負荷２０の両電極Ｘ，Ｙには差電圧（Ｖｓ）が印加されて維持放電が行われる。
【０１４２】
また、この段階では、スイッチＳＷ１，ＳＷ３がＯＮとなってコンデンサＣ１が電源に接続されることとなるので、当該コンデンサＣ１には、スイッチＳＷ１を介して与えられる電圧（Ｖｓ／２）に応じた電荷が蓄積される。
【０１４３】
負荷２０に差電圧（Ｖｓ）を印加して維持放電を行った後は、共通電極Ｘ側では、スイッチＳＷ４をＯＦＦにして電圧（＋Ｖｓ／２）の供給を遮断した後、スイッチＳＷ５をＯＮとすることにより、共通電極Ｘに対する印加電圧をグランドレベルに戻す。さらに、全てのスイッチＳＷ１〜ＳＷ５を一旦ＯＦＦにした後、スイッチＳＷ２，ＳＷ５をＯＮにする。
【０１４４】
スイッチＳＷ２がＯＮとなって第１の信号ラインＯＵＴＡが接地されることにより、第２の信号ラインＯＵＴＢの電圧は、コンデンサＣ１に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけグランドレベルから下がった電位（−Ｖｓ／２）となる。このときスイッチＳＷ５がＯＮとなっているので、第２の信号ラインＯＵＴＢの電圧（−Ｖｓ／２）が出力ラインＯＵＴＣを介して負荷２０に印加される。
【０１４５】
このようにして共通電極Ｘ側に正の電圧（＋Ｖｓ／２）を印加して再び負の電圧（−Ｖｓ／２）に戻した後は、同様のスイッチング制御を走査電極Ｙ側でも行う。これにより、走査電極Ｙ側においても、正の電圧（＋Ｖｓ／２）を印加した後、再び負の電圧（−Ｖｓ／２）を印加する状態に戻す動作が行われる。以降同様の制御が交互に繰り返されていく。
【０１４６】
図１７は、上記図１０に示した電極Ｘ，Ｙに対する駆動波形を生成するための各スイッチＳＷ１〜ＳＷ５，ＳＷ１'〜ＳＷ５'の制御例を示すタイムチャートである。なお、この図１７は、直前のサブフィールドの処理において、共通電極Ｘ側のコンデンサＣ１、走査電極Ｙ側のコンデンサＣ４に電圧（Ｖｓ／２）分の電荷が蓄積されているものとして説明している。
【０１４７】
維持放電期間において、共通電極Ｘ側では、最初はスイッチＳＷ１，ＳＷ３，ＳＷ４がＯＮ、残りのスイッチＳＷ２，ＳＷ５がＯＦＦとなっている。これにより、共通電極Ｘ側に正の電圧（＋Ｖｓ／２）が印加された状態となっている。また、走査電極Ｙ側でも、最初はスイッチＳＷ１'，ＳＷ３'，ＳＷ４'がＯＮ、残りのスイッチＳＷ２'，ＳＷ５'がＯＦＦとなっている。これにより、走査電極Ｙ側に正の電圧（＋Ｖｓ／２）印加された状態となっている。
【０１４８】
また、この段階では、共通電極Ｘ側のスイッチＳＷ１，ＳＷ３がＯＮとなってコンデンサＣ１が電源に接続されることとなるので、当該コンデンサＣ１には、スイッチＳＷ１を介して与えられる電圧（Ｖｓ／２）に応じた電荷が蓄積される。同様に、走査電極Ｙ側のスイッチＳＷ１'，ＳＷ３'がＯＮとなってコンデンサＣ４が電源に接続されることとなるので、当該コンデンサＣ４には、スイッチＳＷ１'を介して与えられる電圧（Ｖｓ／２）に応じた電荷が蓄積される。
【０１４９】
次のタイミングで、共通電極Ｘ側では、スイッチＳＷ４をＯＦＦにして電圧（＋Ｖｓ／２）の供給を遮断した後、スイッチＳＷ５をＯＮとすることにより、共通電極Ｘに対する印加電圧をグランドレベルに戻す。さらに、全てのスイッチＳＷ１〜ＳＷ５を一旦ＯＦＦにした後、スイッチＳＷ２，ＳＷ５をＯＮにする。
【０１５０】
スイッチＳＷ２がＯＮとなって第１の信号ラインＯＵＴＡが接地されることにより、第２の信号ラインＯＵＴＢの電圧は、コンデンサＣ１に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけグランドレベルから下がった電位（−Ｖｓ／２）となる。このときスイッチＳＷ５がＯＮとなっているので、第２の信号ラインＯＵＴＢの電圧（−Ｖｓ／２）が出力ラインＯＵＴＣを介して負荷２０に印加される。
【０１５１】
このとき、走査電極Ｙ側には正の電圧（＋Ｖｓ／２）が印加されたままなので、負荷２０の両電極Ｘ，Ｙには差電圧（Ｖｓ）が印加されて維持放電が行われる。負荷２０に差電圧（Ｖｓ）を印加して維持放電を行った後は、共通電極Ｘ側では、スイッチＳＷ５をＯＦＦにして電圧（−Ｖｓ／２）の供給を遮断した後、スイッチＳＷ４をＯＮとする。これにより、共通電極Ｘに対する印加電圧をグランドレベルに戻す。
【０１５２】
さらに、全てのスイッチＳＷ１〜ＳＷ５をＯＦＦにした後、スイッチＳＷ１，ＳＷ３，ＳＷ４をＯＮにする。このとき、残りのスイッチＳＷ２，ＳＷ５はＯＦＦに維持したままである。これにより、共通電極Ｘ側に対して再び正の電圧（＋Ｖｓ／２）が印加される。
【０１５３】
このようにして共通電極Ｘ側に負の電圧（−Ｖｓ／２）を印加して再び正の電圧（＋Ｖｓ／２）に戻した後は、同様のスイッチング制御を走査電極Ｙでも行う。これにより、走査電極Ｙ側においても、負の電圧（−Ｖｓ／２）を印加した後、再び正の電圧（＋Ｖｓ／２）を印加する状態に戻す動作が行われる。以降同様の制御が交互に繰り返されていく。
【０１５４】
図１８は、上記図１１に示した電極Ｘ，Ｙに対する駆動波形を生成するための各スイッチＳＷ１〜ＳＷ５，ＳＷ１'〜ＳＷ５'の制御例を示すタイムチャートである。なお、この図１８は、直前のサブフィールドの処理において、共通電極Ｘ側および走査電極Ｙ側のコンデンサＣ１，Ｃ４に電圧（Ｖｓ／２）分の電荷が蓄積されているものとして説明している。
【０１５５】
維持放電期間において、共通電極Ｘ側では、最初はスイッチＳＷ１，ＳＷ３，ＳＷ４がＯＦＦ、残りのスイッチＳＷ２，ＳＷ５がＯＮとなっている。これにより、共通電極Ｘに負の電圧（−Ｖｓ／２）が印加された状態となっている。また、走査電極Ｙにおいても、最初はスイッチＳＷ１'，ＳＷ３'，ＳＷ４'がＯＦＦ、残りのスイッチＳＷ２'，ＳＷ５'がＯＮとなっている。これにより、走査電極Ｙに負の電圧（−Ｖｓ／２）が印加された状態となっている。
【０１５６】
次のタイミングで、共通電極Ｘ側では、スイッチＳＷ５をＯＦＦにして電圧（−Ｖｓ／２）の供給を遮断した後、スイッチＳＷ４をＯＮとする。これにより、共通電極Ｘに対する印加電圧をグランドレベルに戻す。さらに、スイッチＳＷ２をＯＦＦにした後、スイッチＳＷ１，ＳＷ３をＯＮにする。このとき、スイッチＳＷ４はＯＮ、スイッチＳＷ５はＯＦＦに維持したままである。
【０１５７】
これにより、共通電極Ｘ側では、第１の信号ラインＯＵＴＡの電圧が、スイッチＳＷ１を介して与えられる電圧レベル（＋Ｖｓ／２）となる。そして、この第１の信号ラインＯＵＴＡの電圧（＋Ｖｓ／２）が、スイッチＳＷ４を介して出力ラインＯＵＴＣに出力され、負荷２０に印加される。このとき、走査電極Ｙ側には負の電圧（−Ｖｓ／２）が印加されたままなので、負荷２０の両電極Ｘ，Ｙには差電圧（Ｖｓ）が印加されて維持放電が行われる。
【０１５８】
また、この段階では、スイッチＳＷ１，ＳＷ３がＯＮとなってコンデンサＣ１が電源に接続されることとなるので、当該コンデンサＣ１には、スイッチＳＷ１を介して与えられる電圧（Ｖｓ／２）に応じた電荷が蓄積される。
【０１５９】
負荷２０に差電圧（Ｖｓ）を印加して維持放電を行った後は、走査電極Ｙ側において、スイッチＳＷ５'をＯＦＦにして電圧（−Ｖｓ／２）の供給を遮断した後、スイッチＳＷ４'をＯＮとする。これにより、走査電極Ｙに対する印加電圧をグランドレベルに戻す。さらに、スイッチＳＷ２'をＯＦＦにした後、スイッチＳＷ１'，ＳＷ３'をＯＮにする。このとき、スイッチＳＷ４'はＯＮ、スイッチＳＷ５'はＯＦＦに維持したままである。
【０１６０】
これにより、走査電極Ｙ側では、第３の信号ラインＯＵＴＡ'の電圧が、スイッチＳＷ１'を介して与えられる電圧レベル（＋Ｖｓ／２）となる。そして、この第３の信号ラインＯＵＴＡ'の電圧（＋Ｖｓ／２）が、スイッチＳＷ４'を介して出力ラインＯＵＴＣ'に出力され、負荷２０に印加される。このとき、共通電極Ｘ側には正の電圧（＋Ｖｓ／２）が印加されたままなので、負荷２０の両電極Ｘ，Ｙは同電位となる。
【０１６１】
次に、走査電極Ｙ側において、スイッチＳＷ４'をＯＦＦにして電圧（＋Ｖｓ／２）の供給を遮断した後、スイッチＳＷ５'をＯＮとすることにより、走査電極Ｙに対する印加電圧をグランドレベルに戻す。さらに、スイッチＳＷ１'，ＳＷ３'をＯＦＦにした後、スイッチＳＷ２'をＯＮとする。このとき、スイッチＳＷ４'はＯＦＦ、スイッチＳＷ５'はＯＮに維持したままである。
【０１６２】
スイッチＳＷ２'がＯＮとなって第１の信号ラインＯＵＴＡ'が接地されることにより、第４の信号ラインＯＵＴＢ'の電圧は、コンデンサＣ４に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけグランドレベルから下がった電位（−Ｖｓ／２）となる。このときスイッチＳＷ５'がＯＮとなっているので、第４の信号ラインＯＵＴＢ'の電圧（−Ｖｓ／２）が出力ラインＯＵＴＣ'を介して負荷２０に印加される。
【０１６３】
一方、共通電極Ｘ側では、走査電極Ｙ側でスイッチＳＷ４'がＯＦＦになるのと同期してスイッチＳＷ４をＯＦＦとすることにより、電圧（＋Ｖｓ／２）の供給を遮断し、共通電極Ｘをハイインピーダンスにし、走査電極ＹのスイッチＳＷ５'をＯＮにして、走査電極Ｙ側の電圧（＋Ｖｓ／２）がグランドレベルに下がるタイミングに同期して共通電極Ｘの電圧を負荷２０の容量の作用によってグランドレベルに戻す。その後、走査電極Ｙ側でスイッチＳＷ１'，ＳＷ３'がＯＦＦになるのと同期してスイッチＳＷ１，ＳＷ３をＯＦＦとする。
【０１６４】
その後、走査電極Ｙ側のスイッチＳＷ５'をＯＮにした状態でスイッチＳＷ２'がＯＮになるのと同期して、スイッチＳＷ２をＯＮにする。このようにすることにより、共通電極Ｘ側の電圧は、負荷２０の容量の作用によって、走査電極Ｙ側の電圧に追従して負の電圧（−Ｖｓ／２）まで下がってくる。
【０１６５】
このようにして共通電極Ｘ側に正の電圧（＋Ｖｓ／２）を印加して再び負の電圧（−Ｖｓ／２）に戻した後は、同様のスイッチング制御を走査電極Ｙでも行う。これにより、走査電極Ｙ側においても、正の電圧（＋Ｖｓ／２）を印加した後、再び負の電圧（−Ｖｓ／２）を印加する状態に戻す動作が行われる。以降同様の制御が交互に繰り返されていく。
【０１６６】
図１９は、上記図１１に示した電極Ｘ，Ｙに対する駆動波形を生成するための各スイッチＳＷ１〜ＳＷ５，ＳＷ１'〜ＳＷ５'の制御に関する他の例を示すタイムチャートである。なお、この図１９に示す例は、上記図１８に示した例とほぼ同様である。違いは、スイッチＳＷ５，ＳＷ５'をＯＮにするタイミングのみである。
【０１６７】
すなわち、図１８の例では、電極Ｘ，Ｙに差電圧（Ｖｓ）を印加して維持放電を行い、両電極Ｘ，Ｙの電圧をＶｓレベルにした後、共通電極Ｘ側のスイッチをＯＦＦにして共通電極Ｘをハイインピーダンスとし、走査電極Ｙ側の電圧降下に追従して共通電極Ｘ側の印加電圧を（＋Ｖｓ／２）からグランドレベル、グランドレベルから（−Ｖｓ／２）に下げるようにしていた。これに対して、図１９の例では、走査電極Ｙ側のスイッチをＯＦＦにして走査電極Ｙをハイインピーダンスとし、共通電極Ｘ側の電圧降下に追従して走査電極Ｙ側の印加電圧を（＋Ｖｓ／２）からグランドレベル、グランドレベルから（−Ｖｓ／２）に下げるようにする。
【０１６８】
図２０は、上記図１２に示した電極Ｘ，Ｙに対する駆動波形を生成するための各スイッチＳＷ１〜ＳＷ５，ＳＷ１'〜ＳＷ５'の制御例を示すタイムチャートである。なお、この図２０は、直前のサブフィールドの処理において、共通電極Ｘ側のコンデンサＣ１、走査電極Ｙ側のコンデンサＣ４に電圧（Ｖｓ／２）分の電荷が蓄積されているものとして説明している。
【０１６９】
維持放電期間において、共通電極Ｘ側では、まず、スイッチＳＷ１，ＳＷ３，ＳＷ４がＯＮ、スイッチＳＷ２，ＳＷ５がＯＦＦとなる。これにより、第１の信号ラインＯＵＴＡの電圧は、スイッチＳＷ１を介して与えられる電圧レベル（＋Ｖｓ／２）となる。そして、この第１の信号ラインＯＵＴＡの電圧（＋Ｖｓ／２）がスイッチＳＷ４を介して出力ラインＯＵＴＣに出力され、負荷２０に印加される。
【０１７０】
また、この段階では、スイッチＳＷ１，ＳＷ３がＯＮとなってコンデンサＣ１が電源に接続されることとなるので、当該コンデンサＣ１には、スイッチＳＷ１を介して与えられる電圧（Ｖｓ／２）に応じた電荷が蓄積される。
【０１７１】
一方、走査電極Ｙ側では、共通電極Ｘ側のスイッチＳＷ１，ＳＷ３，ＳＷ４がＯＮになるのと同時にスイッチＳＷ２'がＯＮになり、それから少し遅れてスイッチＳＷ５'もＯＮとなる。このとき、残りのスイッチＳＷ１'，ＳＷ３'，ＳＷ４'はＯＦＦのまま維持される。
【０１７２】
このようにスイッチＳＷ２'がＯＮとなって第１の信号ラインＯＵＴＡ'が接地されることにより、第４の信号ラインＯＵＴＢ'の電圧は、コンデンサＣ４に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけグランドレベルから下がった電位（−Ｖｓ／２）となる。そして、スイッチＳＷ５'がスイッチＳＷ２'から少し遅れてＯＮとなることにより、第４の信号ラインＯＵＴＢ'の電圧（−Ｖｓ／２）が出力ラインＯＵＴＣ'を介して負荷２０に印加される。これにより、負荷２０の電極Ｘ，Ｙの間に差電圧（Ｖｓ）が印加される。
【０１７３】
負荷２０に差電圧（Ｖｓ）を印加して維持放電を行った後は、共通電極Ｘ側では、スイッチＳＷ４をＯＦＦにして電圧（＋Ｖｓ／２）の供給を遮断し、スイッチＳＷ５をＯＮとする。これにより、共通電極Ｘに対する印加電圧をグランドレベルに戻す。次のタイミングでは、共通電極Ｘ側の５つのスイッチＳＷ１〜ＳＷ５がすべてＯＦＦとなる。次に、スイッチＳＷ２がＯＮになり、それから少し遅れてスイッチＳＷ５もＯＮとなる。このとき、残りのスイッチＳＷ１，ＳＷ３，ＳＷ４はＯＦＦのまま維持される。
【０１７４】
このようにスイッチＳＷ２がＯＮとなって第１の信号ラインＯＵＴＡが接地されることにより、第２の信号ラインＯＵＴＢの電圧は、コンデンサＣ１に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけグランドレベルから下がった電位（−Ｖｓ／２）となる。そして、スイッチＳＷ５がＯＮとなることにより、第２の信号ラインＯＵＴＢの電圧（−Ｖｓ／２）が出力ラインＯＵＴＣを介して負荷２０に印加される。
【０１７５】
一方、査電極Ｙ側では、上記共通電極Ｘ側でスイッチＳＷ５をＯＮとするよりも前の時点で、スイッチＳＷ５'をＯＦＦにして電圧（−Ｖｓ／２）の供給を遮断した後、スイッチＳＷ４'をＯＮとすることにより、走査電極Ｙに対する印加電圧をグランドレベルに戻す。
【０１７６】
また、上記共通電極Ｘ側でスイッチＳＷ５をＯＮとしてから少し遅れて、スイッチＳＷ１'，ＳＷ３'、ＳＷ４'をＯＮにすることにより、走査電極Ｙに対する印加電圧を正の電圧（＋Ｖｓ／２）に上げる。以上により、共通電極Ｘに正負の電圧（±Ｖｓ／２）を印加するタイミングを、走査電極Ｙに正負の電圧（±Ｖｓ／２）を印加するタイミングよりも常に早くするようにすることができる。
【０１７７】
図２１は、上記図１３に示した電極Ｘ，Ｙに対する駆動波形を生成するための各スイッチＳＷ１〜ＳＷ５，ＳＷ１'〜ＳＷ５'の制御例を示すタイムチャートである。なお、この図２１は、直前のサブフィールドの処理において、共通電極Ｘ側のコンデンサＣ１、走査電極Ｙ側のコンデンサＣ４に電圧（Ｖｓ／２）分の電荷が蓄積されているものとして説明している。
【０１７８】
維持放電期間において、走査電極Ｙ側では、まず、２つのスイッチＳＷ２'，ＳＷ５'がＯＮとなり、残りのスイッチＳＷ１'，ＳＷ３'，ＳＷ４'がＯＦＦとなる。このようにスイッチＳＷ２'がＯＮとなって第１の信号ラインＯＵＴＡ'が接地されることにより、第４の信号ラインＯＵＴＢ'の電圧は、コンデンサＣ４に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけグランドレベルから下がった電位（−Ｖｓ／２）となる。このとき、スイッチＳＷ５'はスイッチＳＷ２'と同時にＯＮとなっているので、第４の信号ラインＯＵＴＢ'の電圧（−Ｖｓ／２）が出力ラインＯＵＴＣ'を介して負荷２０に印加される。
【０１７９】
一方、共通電極Ｘ側では、最初はスイッチＳＷ１，ＳＷ３，ＳＷ５がＯＮ、スイッチＳＷ２，ＳＷ４がＯＦＦとなっている。そして、走査電極Ｙ側のスイッチＳＷ２'，ＳＷ５'をＯＮにした後で、スイッチＳＷ５をＯＦＦにしてスイッチＳＷ４をＯＮとする。すなわち、スイッチＳＷ１，ＳＷ３，ＳＷ４をＯＮ、スイッチＳＷ２，ＳＷ５をＯＦＦの状態にする。
【０１８０】
これにより、第１の信号ラインＯＵＴＡの電圧は、スイッチＳＷ１を介して与えられる電圧レベル（＋Ｖｓ／２）となる。そして、この第１の信号ラインＯＵＴＡの電圧（＋Ｖｓ／２）が、適当なタイミングでＯＮとなったスイッチＳＷ４を介して出力ラインＯＵＴＣに出力され、負荷２０に印加される。これにより、負荷２０の電極Ｘ，Ｙの間に差電圧（Ｖｓ）が印加され、維持放電が行われる。
【０１８１】
また、この段階では、スイッチＳＷ１，ＳＷ３がＯＮとなってコンデンサＣ１が電源に接続されることとなるので、当該コンデンサＣ１には、スイッチＳＷ１を介して与えられる電圧（Ｖｓ／２）に応じた電荷が蓄積される。
【０１８２】
負荷２０に差電圧（Ｖｓ）を印加して維持放電を行った後は、走査電極Ｙ側において、スイッチＳＷ５'をＯＦＦにして電圧（−Ｖｓ／２）の供給を遮断した後、スイッチＳＷ４'をＯＮとする。これにより、走査電極Ｙに対する印加電圧をグランドレベルに戻す。さらに、スイッチＳＷ２'をＯＦＦにした後、スイッチＳＷ１'，ＳＷ３'をＯＮにする。このとき、スイッチＳＷ４'はＯＮ、スイッチＳＷ５'はＯＦＦに維持したままである。
【０１８３】
これにより、走査電極Ｙ側では、第３の信号ラインＯＵＴＡ'の電圧が、スイッチＳＷ１'を介して与えられる電圧レベル（＋Ｖｓ／２）となる。そして、この第３の信号ラインＯＵＴＡ'の電圧（＋Ｖｓ／２）が、スイッチＳＷ４'を介して出力ラインＯＵＴＣ'に出力され、負荷２０に印加される。このとき、共通電極Ｘ側には正の電圧（＋Ｖｓ／２）が印加されたままなので、負荷２０の両電極Ｘ，Ｙは同電位となる。
【０１８４】
次に、走査電極Ｙ側において、スイッチＳＷ４'をＯＦＦにして電圧（＋Ｖｓ／２）の供給を遮断した後、スイッチＳＷ５'をＯＮとすることにより、走査電極Ｙに対する印加電圧をグランドレベルに戻す。
【０１８５】
一方、共通電極Ｘ側では、走査電極Ｙ側でスイッチＳＷ４'がＯＦＦになるのと同期して、スイッチＳＷ４をＯＦＦとする。このとき、スイッチＳＷ５もＯＦＦとなっているので、共通電極Ｘはハイインピーダンスの状態となる。このようにすることにより、共通電極Ｘ側の電圧は、負荷２０の容量の作用によって、走査電極Ｙ側の電圧に追従してグランドレベルまで下がってくる。
【０１８６】
このようにして走査電極Ｙ側に負の電圧（−Ｖｓ／２）を印加するとともに、共通電極Ｘ側に正の電圧（＋Ｖｓ／２）を印加し、両電極Ｘ，Ｙの電圧をグランドレベルに戻した後は、これと逆のスイッチング制御を引き続いて行う。これにより、走査電極Ｙ側に正の電圧（＋Ｖｓ／２）を印加するとともに、共通電極Ｘ側に負の電圧（−Ｖｓ／２）を印加する。以降同様の制御が交互に繰り返されていく。
【０１８７】
図２２は、上記図１３に示した電極Ｘ，Ｙに対する駆動波形を生成するための各スイッチＳＷ１〜ＳＷ５，ＳＷ１'〜ＳＷ５'の制御に関する他の例を示すタイムチャートである。なお、この図２２に示す例は、上記図２１に示した例とほぼ同様である。違いは、スイッチＳＷ５，ＳＷ５'をＯＮにするタイミングのみである。
【０１８８】
すなわち、図２１の例では、電極Ｘ，Ｙに差電圧（Ｖｓ）を印加して維持放電を行った後、共通電極ＸのスイッチＳＷ４，ＳＷ５をＯＦＦにして共通電極Ｘ側をハイインピーダンスとし、走査電極Ｙ側の電圧降下に追従して共通電極Ｘ側の印加電圧を（−Ｖｓ／２）に下げるようにしていた。これに対して、図２２の例では、走査電極Ｙ側のスイッチＳＷ４'，ＳＷ５'をＯＦＦにして走査電極Ｙ側をハイインピーダンスとし、共通電極Ｘ側の電圧降下に追従して走査電極Ｙ側の印加電圧を（−Ｖｓ／２）に下げるようにする。
【０１８９】
図２３は、第１の実施形態による駆動装置の他の構成例を示す図である。この図２３において、図２あるいは図５に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。なお、図２３では、代表として走査電極Ｙ側の構成のみを詳細に示しているが、共通電極Ｘ側の電源回路４３およびドライバ回路４４にも、走査電極Ｙ側の電源回路４３'およびドライバ回路４４'とほぼ同様の構成が備えられている。
【０１９０】
本実施形態では、電荷蓄積用のコンデンサとして、走査電極Ｙ側にＣ４，Ｃ５の２つのコンデンサを用いている点で、１つのコンデンサＣ４のみを用いている図５の例と異なっている。例えば、一方のコンデンサＣ４には電解コンデンサを用い、他方のコンデンサＣ５にはフィルムコンデンサを用いる。このように、電解コンデンサＣ４の他にフィルムコンデンサＣ５も用いることにより、高周波領域においても安定的な動作を実現することができる。また、電解コンデンサＣ４が容量として機能しにくい低温状態のときにも、フィルムコンデンサＣ５によって動作を補完することができる。なお、１つのコンデンサＣ４のみを用いる図５の例の場合、当該コンデンサＣ４はフィルムコンデンサと電解コンデンサの何れを用いても良い。
【０１９１】
図２４は、上記図２３のように構成した駆動装置による維持放電期間における駆動波形の詳細例を示すタイムチャートである。なお、この図２４において、第３の信号ラインＯＵＴＡ'、第４の信号ラインＯＵＴＢ'、出力ラインＯＵＴＣ'の駆動波形中で二重線によって示した部分は、ローインピーダンスの期間、すなわち、スイッチＳＷ１'〜ＳＷ５'の何れかがＯＮとなっている期間である。
【０１９２】
３つのスイッチＳＷ１'〜ＳＷ３'のスイッチング動作によって、第３の信号ラインＯＵＴＡ'の電圧を正の電圧（＋Ｖｓ／２）とグランドレベルとの間でスイングさせるとともに、第４の信号ラインＯＵＴＢ'の電圧をグランドレベルと負の電圧（−Ｖｓ／２）との間でスイングさせること、更に第１、第２の信号ラインＯＵＴＡ'，ＯＵＴＢ'に印加された上記電圧を２つのスイッチＳＷ４'，ＳＷ５'のスイッチング動作によって出力ラインＯＵＴＣ'に選択的に出力することは、上述した通りである。よって、ここではその詳しい説明は省略する。
【０１９３】
この図２４で注目したいのは、３つのスイッチＳＷ１'〜ＳＷ３'のスイッチング動作によって第１および第２の信号ラインＯＵＴＡ'，ＯＵＴＢ'の電圧を固定した後に、スイッチＳＷ４'またはスイッチＳＷ５'をＯＮとしている点である。すなわち、この図２４に示すタイムチャートでは、負荷２０に対して実際に電圧を印加するタイミングは、スイッチＳＷ４'，ＳＷ５'をＯＮにするタイミングによって決めている。
【０１９４】
図２５は、上記図２３のように構成した駆動装置による維持放電期間における駆動波形の他の例を示すタイムチャートである。この図２５で注目したいのは、３つのスイッチＳＷ１'〜ＳＷ３'のスイッチング動作によって第１および第２の信号ラインＯＵＴＡ'，ＯＵＴＢ'の電圧を固定する前に、あらかじめスイッチＳＷ４'またはスイッチＳＷ５'をＯＮとしている点である。
【０１９５】
このようにすることにより、３つのスイッチＳＷ１'〜ＳＷ３'のスイッチング動作によって第１および第２の信号ラインＯＵＴＡ'，ＯＵＴＢ'に上記電圧を出力した瞬間に、その何れかの電圧を負荷２０に対して直ちに印加することができる。よって、スイッチＳＷ１'〜ＳＷ５'の何れもＯＦＦとなっている無駄な期間を少なくすることができ、図２４が示す動作より動作の高速化を図ることができる。
【０１９６】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図２６は、第２の実施形態による駆動装置の構成例を示す図である。なお、この図２６において、図２に示した駆動装置と同様の機能を有する部分には同一の符号を付し、重複する説明は省略する。
【０１９７】
上記図２に示した駆動装置では、スイッチＳＷ４はドライバ回路４４内に備えられ、電源回路４３内のコンデンサＣ１の両端にスイッチＳＷ５と共に直列に接続されていた。これに対して、図２６に示す第２の実施形態では、スイッチＳＷ４は電源回路４３内に備えられ、コンデンサＣ１の一方の端子と第１の信号ラインＯＵＴＡとの間に接続される。その他の構成は図２と同じである。
【０１９８】
この図２６に示す構成において、出力ラインＯＵＴＣを介して負荷２０に正の電圧（＋Ｖｓ／２）を印加しながらコンデンサＣ１に電荷を蓄積するときに、スイッチＳＷ１，ＳＷ３，ＳＷ４をＯＮにすることは第１の実施形態と同様である。また、コンデンサＣ１に蓄積された電荷を利用して出力ラインＯＵＴＣを介して負荷２０に負の電圧（−Ｖｓ／２）を印加するときに、スイッチＳＷ２，ＳＷ５をＯＮにすることも第１の実施形態と同様である。その際の共通電極Ｘおよび走査電極Ｙに対する印加電圧の駆動波形は、第１の実施形態で説明したのと同様に様々なパターンを適用することが可能である。
【０１９９】
このように構成した第２の実施形態によれば、負荷２０に電圧を印加するときに電流がスイッチを経由することによる電圧ドロップの総計を少なくすることができ、電力ロスを抑制することができる。すなわち、負荷２０に正の電圧（＋Ｖｓ／２）を印加するときに、第１の実施形態の場合はスイッチＳＷ１，ＳＷ４の２つのスイッチを電流が経由するのに対して、第２の実施形態では、１つのスイッチＳＷ１を経由するだけで出力ラインＯＵＴＣを介して正の電圧（＋Ｖｓ／２）が負荷２０に印加される。したがって、スイッチ１個分だけ電圧ドロップを少なくすることができる。
【０２００】
また、上記図２６では、電源回路４３、ドライバ回路４４は共に、ＰＤＰが備える全ての表示ラインに共通な回路として構成する場合を示しているが、ドライバ回路４４については、後述する第８および第９の実施形態のように、これを各表示ライン毎にそれぞれ備えたＬＳＩ構成とすることも可能である。このようにドライバ回路４４をＬＳＩ構成とした場合、第１の実施形態では各表示ライン毎に２つのスイッチＳＷ４，ＳＷ５が必要になるが、第２の実施形態では、各表示ラインに必要なスイッチはスイッチＳＷ５の１個だけで良く、スイッチ総数を大幅に少なくすることができる。これにより、回路規模を小さくすることができるとともに、コストを抑えることができるようになる。
【０２０１】
図２７は、第２の実施形態による駆動装置の他の構成例を示す図である。この図２７において、図２３に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０２０２】
この図２７の例では、スイッチＳＷ４'は電源回路４３'内に備えられ、コンデンサＣ４，Ｃ５の各一方の端子と第３の信号ラインＯＵＴＡ'との間に接続されている。これにより、３つのスイッチＳＷ１'，ＳＷ４'，ＳＷ２'が電圧（Ｖｓ／２）の電源ラインとグランドとの間に直列に接続される。その他の構成は図２３と同じである。
【０２０３】
図２８は、上記図２７のように構成した駆動装置による維持放電期間における駆動波形の詳細例を示すタイムチャートである。
５つのスイッチＳＷ１'〜ＳＷ５'のスイッチング制御によって正または負の電圧（±Ｖｓ／２）を出力ラインＯＵＴＣ'に交互に印加する基本的な動作は、上述した第１の実施形態と同様である。よって、ここでは詳しい説明は省略する。
【０２０４】
この図２８で注目したいのは、正の電圧（＋Ｖｓ／２）を出力ラインＯＵＴＣ'に出力する際に３つのスイッチＳＷ１'，ＳＷ３'，ＳＷ４'をＯＮにするのであるが、スイッチＳＷ３'をＯＮにするタイミングを、スイッチＳＷ１'，ＳＷ４'をＯＮにするタイミングよりも明示的に早くしている点である。
【０２０５】
複数のスイッチを同時に切り替えるように制御した場合、素子の製造バラツキなどを含む様々な要因によって当該複数のスイッチが常に同時にスイッチングされるとは限らず、多少の時間差を生じることがある。この場合、スイッチＳＷ３'のＯＮになるタイミングが、スイッチＳＷ１'，ＳＷ４'のＯＮになるタイミングよりも早い方にずれるのであれば良いが、逆にスイッチＳＷ３'がＯＮになるタイミングが遅れると、回路がうまく動作しないことがある。そのため、この図２８の例では、スイッチＳＷ３'をＯＮにするタイミングを明示的に早くし、回路が安定的に動作すること保証している。
【０２０６】
なお、この図２８の例では、負の電圧（−Ｖｓ／２）を出力ラインＯＵＴＣ'に出力するために２つのスイッチＳＷ２'，ＳＷ５'をＯＮにする際にも、スイッチＳＷ２'をＯＮにするタイミングをスイッチＳＷ５'をＯＮにするタイミングよりも明示的に早くしている。
【０２０７】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
図２９は、第３の実施形態による駆動装置の構成例を示す図である。なお、この図２９において、図２に示した駆動装置と同様の機能を有する部分には同一の符号を付し、重複する説明は省略する。
【０２０８】
上記図２に示した駆動装置では、スイッチＳＷ５はドライバ回路４４内に備えられ、電源回路４３内のコンデンサＣ１の両端にスイッチＳＷ４と共に直列に接続されていた。これに対して、図２９に示す第３の実施形態では、スイッチＳＷ５は電源回路４３内に備えられ、コンデンサＣ１の他方の端子と第２の信号ラインＯＵＴＢとの間に接続される。その他の構成は図２と同じである。
【０２０９】
この図２９に示す構成において、出力ラインＯＵＴＣを介して負荷２０に正の電圧（＋Ｖｓ／２）を印加するときには、例えば、スイッチＳＷ１，ＳＷ４をＯＮにする。また、コンデンサＣ１に蓄積された電荷を利用して出力ラインＯＵＴＣを介して負荷２０に負の電圧（−Ｖｓ／２）を印加するときには、スイッチＳＷ２，ＳＷ５をＯＮにする。その際の共通電極Ｘおよび走査電極Ｙに対する印加電圧の駆動波形は、第１の実施形態で説明したのと同様に様々なパターンを適用することが可能である。
【０２１０】
このように構成した第３の実施形態によれば、負荷２０の容量に蓄積された電荷を放電するタイミングにおいて、電流がスイッチを経由することによる電圧ドロップの総計を少なくすることができ、電力ロスを抑制することができる。すなわち、負荷２０に印加された正の電圧（＋Ｖｓ／２）をグランドレベルに戻すために、負荷２０に蓄積された電荷をグランドに流す際、第１の実施形態の場合はスイッチＳＷ５，ＳＷ３の２つのスイッチを電流が経由する。これに対し、第３の実施形態では、１つのスイッチＳＷ３を経由するだけで放電を行うことができる。したがって、第１の実施形態と比べてスイッチ１個分だけ電圧ドロップを少なくすることができる。
【０２１１】
また、後述する第８および第９の実施形態のように、ドライバ回路４４をＬＳＩ構成とした場合、第１の実施形態では各表示ライン毎に２つのスイッチＳＷ４，ＳＷ５が必要になるが、第３の実施形態では、各表示ラインに必要なスイッチはスイッチＳＷ４の１個だけで良く、スイッチ総数を大幅に少なくすることができる。これにより、回路規模を小さくすることができるとともに、コストを抑えることができるようになる。
【０２１２】
図３０は、第３の実施形態による駆動装置の他の構成例を示す図である。この図３０において、図２３に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０２１３】
この図３０の例では、スイッチＳＷ５'は電源回路４３'内に備えられ、コンデンサＣ４，Ｃ５の各他方の端子と第４の信号ラインＯＵＴＢ'との間に接続されている。その他の構成は図２３と同じである。
【０２１４】
図３１は、上記図３０のように構成した駆動装置による維持放電期間における駆動波形の詳細例を示すタイムチャートである。
５つのスイッチＳＷ１'〜ＳＷ５'のスイッチング制御によって正または負の電圧（±Ｖｓ／２）を出力ラインＯＵＴＣ'に交互に印加する基本的な動作は、上述した第１の実施形態と同様である。よって、ここでは詳しい説明は省略する。
【０２１５】
この図３１で注目したいのは、スイッチＳＷ１'，ＳＷ４'をＯＮにして正の電圧（＋Ｖｓ／２）を負荷２０に印加する際に、スイッチＳＷ３'，ＳＷ５'はＯＮとせず、正の電圧（＋Ｖｓ／２）の印加によって負荷２０に蓄積された電荷を放電して印加電圧をグランドレベルに戻す際に、当該スイッチＳＷ３'，ＳＷ５'をＯＮにしている点である。この図３１の例では、スイッチＳＷ３'がＯＮとされるまでスイッチＳＷ１'をＯＮの状態に維持することにより、負荷２０の電荷を放電するタイミングでコンデンサＣ４，Ｃ５に電荷を蓄積するようにしている。このようにすることにより、各スイッチＳＷ１'〜ＳＷ５'の切り替えを無駄なくより効率的に行うことができる。
【０２１６】
また、この図３１の例では、スイッチＳＷ１'をＯＮにするタイミングを、スイッチＳＷ４'をＯＮにするタイミングよりも明示的に早くしている。これは、図２８で説明した第２の実施形態と同様に、スイッチＳＷ１'，ＳＷ４'の切り替えタイミングを同時とはせず、スイッチＳＷ１'をＯＮにするタイミングを明示的に早くすることで、回路が安定的に動作できるようにしているものである。
【０２１７】
なお、この図３１の例でも、負の電圧（−１Ｖｓ／２）を出力ラインＯＵＴＣ'に出力するために２つのスイッチＳＷ２'，ＳＷ５'をＯＮにする際にも、スイッチＳＷ２'をＯＮにするタイミングをスイッチＳＷ５'をＯＮにするタイミングよりも明示的に早くしている。
【０２１８】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。
図３２は、第４の実施形態による駆動装置の構成例を示す図である。なお、この図３２において、図２に示した駆動装置と同様の機能を有する部分には同一の符号を付し、重複する説明は省略する。
【０２１９】
図３２に示す第４の実施形態では、図２に示した構成に加え、オフセット回路４５を更に備えている。オフセット回路４５は、グランドからオフセット電圧Ｖｂｐの電源およびスイッチＳＷ６を介して第１の信号ラインＯＵＴＡに接続される構成と、グランドからオフセット電圧Ｖｂｎの電源およびスイッチＳＷ７を介して第１の信号ラインＯＵＴＡに接続される構成とを備えている。
【０２２０】
このような構成により、スイッチＳＷ６がＯＮのときは、オフセット回路４５から正の電圧（＋Ｖｂｐ）が第１の信号ラインＯＵＴＡに出力される。また、スイッチＳＷ７がＯＮのときは、オフセット回路４５から負の電圧（−Ｖｂｎ）が第１の信号ラインＯＵＴＡに出力される。したがって、このオフセット電圧（＋Ｖｂｐまたは−Ｖｂｎ）を利用した電圧を第１の信号ラインＯＵＴＡから出力ラインＯＵＴＣを介して負荷２０に印加することができる。また、このオフセット電圧を利用してコンデンサＣ１に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけオフセット電圧レベル（＋Ｖｂｐあるいは−Ｖｂｎ）から下がった電位を第２の信号ラインＯＵＴＢに設定し出力ラインＯＵＴＣを介して負荷２０に電圧を印加することもできる。
【０２２１】
このように第４の実施形態によれば、オフセット回路４５を設けることにより、第１の信号ラインＯＵＴＡや第２の信号ラインＯＵＴＢに（±Ｖｓ／２）以外の電圧をも出力することができ、負荷２０に印加する電圧の自由度を高めることができる。例えば、維持放電期間以外で使用する電圧をこのオフセット回路４５によって作ることも可能である。
【０２２２】
図３３は、第４の実施形態による駆動装置の他の構成例を示す図である。この図３３において、図２３および図３２に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
この図３３の例では、上述した共通電極Ｘ側のオフセット回路４５と同様に構成されたオフセット回路４５'を走査電極Ｙ側に備えている。
【０２２３】
図３４は、上記図３３のように構成した駆動装置による維持放電期間における駆動波形の詳細例を示すタイムチャートである。
ここでは特に、オフセット回路４５'のスイッチＳＷ６'，ＳＷ７'をＯＮとしたときに第１および第２の信号ラインＯＵＴＡ'，ＯＵＴＢ'に出力される電圧の様子を示している。
【０２２４】
図３４に示すように、第３の信号ラインＯＵＴＡ'の電圧がグランドレベル、第４の信号ラインＯＵＴＢ'の電圧が（−Ｖｓ／２）のときに、オフセット回路４５'のスイッチＳＷ６'をＯＮにすると、第３の信号ラインＯＵＴＡ'の電圧は（＋Ｖｂｐ）、第４の信号ラインＯＵＴＢ'の電圧は（−Ｖｓ／２＋Ｖｂｐ）に遷移する。また、その後スイッチＳＷ６'をＯＦＦにしてスイッチＳＷ７'をＯＮにすると、第３の信号ラインＯＵＴＡ'の電圧は（−Ｖｂｎ）、第４の信号ラインＯＵＴＢ'の電圧は（−Ｖｓ／２−Ｖｂｎ）に遷移する。
【０２２５】
何れにしても、第３の信号ラインＯＵＴＡ'と第４の信号ラインＯＵＴＢ'との間の電位差は、常に（−Ｖｓ／２）に保たれている。
なお、図３２あるいは図３３に示す構成において、共通電極Ｘおよび走査電極Ｙに対する印加電圧の駆動波形は、第１の実施形態で説明したのと同様に様々なパターンを適用することが可能である。
【０２２６】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。
第５の実施形態は、上述の第１〜第４の実施形態で示した回路に対して、リセット期間中に走査電極Ｙに書き込み電圧Ｖｗ'（＝Ｖｓ／２＋Ｖｗ）を印加する回路と、アドレス期間中に走査電極Ｙに電圧（−Ｖｓ／２）を印加する回路とを更に設けたものである。
【０２２７】
図３５は、第５の実施形態による駆動装置の具体的構成例を示す図である。この図３５は、第１の実施形態で示した回路を更に応用したものであり、図５に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。また、ここでは便宜上、電荷蓄積用の電解コンデンサとフィルムコンデンサとを合わせたものをＣ１，Ｃ４と記している。
【０２２８】
この図３５に示す例では、走査電極Ｙ側に、書き込み電圧Ｖｗ'（＝Ｖｓ／２＋Ｖｗ）を印加する回路を設けている。すなわち、書き込み電圧を生成するためのＶｗの電源ラインと第４の信号ラインＯＵＴＢ'との間にスイッチＳＷ９'を設けている。このスイッチＳＷ９'は、抵抗Ｒ１を含んでいる。
【０２２９】
さらに、走査電極Ｙ側には、以上の構成の他に、３つのトランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２３と、２つのダイオードＤ１６，Ｄ１７とを更に備えている。トランジスタＴｒ２１は、これがＯＮとなることにより、これに接続された抵抗Ｒ２の作用によって、走査電極Ｙに印加するパルス電圧の波形を鈍らせるためのものである。このトランジスタＴｒ２１と抵抗Ｒ２は、スイッチＳＷ５'と並列に接続されている。
【０２３０】
また、トランジスタＴｒ２２，Ｔｒ２３は、アドレス期間中にスキャンドライバ３１'の両端に（Ｖｓ／２）の電位差を与えるためのものである。すなわち、維持放電期間中にはスイッチＳＷ２'，ＳＷ５'がＯＮとなることにより、コンデンサＣ４に蓄積されていた電荷に応じてスキャンドライバ３１'の上側の電圧が（−Ｖｓ／２）となるが、スキャンドライバ３１'内のダイオードの作用によってスキャンドライバ３１'の下側の電圧も（−Ｖｓ／２）となり、スキャンドライバ３１'の両端に（Ｖｓ／２）の電位差を与えることができない故である。
【０２３１】
これに対し、アドレス期間中には、スイッチＳＷ２'およびトランジスタＴｒ２２がＯＮとなることによってスキャンドライバ３１'の上側の電圧がグランドレベルとされる。また、このときトランジスタＴｒ２３がＯＮとなることによって、コンデンサＣ４に蓄積されていた電荷に応じて第４の信号ラインＯＵＴＢ'に出力された負の電圧（−Ｖｓ／２）がスキャンドライバ３１'の下側に印加され、スキャンドライバ３１'によってスキャンパルス出力時には、走査電極Ｙに負の電圧（−Ｖｓ／２）を印加することが可能となる。
【０２３２】
また、一方のダイオードＤ１６は、共通電極Ｘに正の電圧（＋Ｖｓ／２）を印加するタイミングでスキャンドライバ３１'からグランドに電流を流すときに利用される。スキャンドライバ３１'からグランドに電流を流す経路としては、スイッチＳＷ２'をＯＮにして流す経路と、スイッチＳＷ３'，ＳＷ５'をＯＮにして流す経路とが存在するが、スイッチＳＷ２'側の経路の途中にダイオードＤ１６を設けることにより、スイッチＳＷ２'を介してグランドに電流を流すようにしている。このように構成することにより、スイッチを経由することによる電圧ドロップの総計を少なくすることができ、電力ロスを抑制することができる。
【０２３３】
また、もう一方のダイオードＤ１７は、共通電極Ｘに印加されている正の電圧（＋Ｖｓ／２）をグランドレベルに戻すタイミングでグランドからスキャンドライバ３１'に電流を流すときに利用される。グランドからスキャンドライバ３１'に電流を流す経路としては、スイッチＳＷ３'、第４の信号ラインＯＵＴＢ'およびダイオードＤ１７を経由する経路と、スイッチＳＷ２'、第３の信号ラインＯＵＴＡ'およびスイッチＳＷ４'を経由する経路とがあるが、ダイオードＤ１７を設けてこの経路で電流を流すようにすることにより、経由するスイッチの段数を少なくして電圧ドロップの総計を少なくすることができる。
【０２３４】
図３６は、上記図３５のように構成した駆動装置による走査電極Ｙ側の駆動波形を示すタイムチャートであり、１サブフィールドのうちリセット期間と維持放電期間のみを示している。
【０２３５】
この図３６に示すように、リセット期間においては、スイッチＳＷ１'，ＳＷ３'をＯＮにしてコンデンサＣ４に電圧（Ｖｓ／２）に応じた電荷を蓄積した後、スイッチＳＷ１'，ＳＷ３'をＯＦＦにし、スイッチＳＷ４'と共にスイッチＳＷ９'をＯＮとすることにより、第３の信号ラインＯＵＴＡ'の電圧が、コンデンサＣ４の電圧（Ｖｓ／２）と第４の信号ラインＯＵＴＢ'の電圧Ｖｗとを加算した電圧レベルまで引き上げられる。そして、その電圧（Ｖｓ／２＋Ｖｗ）が負荷２０の走査電極Ｙに印加される。このとき、スイッチＳＷ９'内に設けられた抵抗Ｒ１の作用により、図３６のように電圧は徐々に上昇していく。
【０２３６】
また、このとき共通電極Ｘに負の電圧（−Ｖｓ／２）を印加することにより、共通電極Ｘと走査電極Ｙとの電位差が（Ｖｓ＋Ｖｗ）となり、図１０１のリセット期間に示した全面書き込みパルスと同じ電位差を共通電極Ｘと走査電極Ｙとの間にかけることができる。この場合、スイッチＳＷ９'の素子に印加される電圧は最大でもＶｗである。したがって、この素子の耐圧はＶｗとすれば良く、従来の耐圧に比べて格段に低く抑えることができる。
【０２３７】
また、第３の信号ラインＯＵＴＡ'と第４の信号ラインＯＵＴＢ'との間の電圧および第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとの間の電圧は、常にＶｓ／２以下であるため、スイッチＳＷ４'，ＳＷ５'，ＳＷ４，ＳＷ５、スキャンドライバ３１'の耐圧はＶｓ／２以上であれば良い。したがって、低耐圧回路にて全面書き込みパルスの電圧（Ｖｓ＋Ｖｗ）を共通電極Ｘおよび走査電極Ｙ間に印加することが可能となり、製造コストの低減を実現することができる。
【０２３８】
一方、維持放電期間においては、スイッチＳＷ９'はＯＮとせず、その他のスイッチＳＷ１'〜ＳＷ５'をこれまでの実施形態と同様に制御することにより、正負の電圧（±Ｖｓ／２）を負荷２０の走査電極Ｙに交互に印加する。
【０２３９】
図３７は、第５の実施形態による駆動装置の他の具体的構成例を示す図である。なお、この図３７において、図３５に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０２４０】
この図３７に示す例では、走査電極Ｙ側に、電圧Ｖｗ'を印加する回路を設けている。すなわち、電圧Ｖｗ'の電源ラインと第４の信号ラインＯＵＴＢ'との間にスイッチＳＷ９'を設けている。この電源電圧Ｖｗ'は、電圧（Ｖｓ／２）よりも大きな電圧である。例えば、リセット期間において負荷２０に印加する全面書き込みパルスの電圧（Ｖｓ／２＋Ｖｗ）と同じ電圧値とする。
このように構成した場合において、負荷２０に電圧Ｖｗ'を印加する場合は、スイッチＳＷ９'をＯＮとすることにより、トランジスタＴｒ２３と並列に設けられたダイオードＤ１７およびスキャンドライバ３１'内のダイオードの経路を通して電圧Ｖｗ'を印加する。この電圧Ｖｗ'の印加時は、走査電極Ｙでは、スイッチＳＷ９'以外のスイッチは全てＯＦＦとする。
【０２４１】
図３８は、上記図３７のように構成した駆動装置によるＰＤＰの駆動波形を示すタイムチャートであり、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示している。なお、この図３８は、直前のサブフィールドの処理において、共通電極Ｘ側のコンデンサＣ１、走査電極Ｙ側のコンデンサＣ４に電圧（Ｖｓ／２）分の電荷が蓄積されているものとして説明している。
【０２４２】
リセット期間においては、まず、共通電極Ｘ側のスイッチＳＷ２，ＳＷ５がＯＮとなり、スイッチＳＷ１，ＳＷ３，ＳＷ４がＯＦＦとなる。これにより、第２の信号ラインＯＵＴＢの電圧が、コンデンサＣ１に蓄積されている電荷に応じて（−Ｖｓ／２）に引き下げられる。そして、その電圧（−Ｖｓ／２）がスイッチＳＷ５を介して出力ラインＯＵＴＣに出力され、負荷２０の共通電極Ｘに印加される。
【０２４３】
一方、走査電極Ｙ側では、スイッチＳＷ９'がＯＮとなり、スイッチＳＷ１'〜ＳＷ４'はＯＦＦとなる。これにより、第４の信号ラインＯＵＴＢ'の電圧が、スイッチＳＷ９'を介して与えられる電圧Ｖｗ'（＝Ｖｓ／２＋Ｖｗ）のレベルまで引き上げられる。そして、その電圧Ｖｗ'がダイオードＤ１７とスキャンドライバ３１'内のダイオードを介して出力ラインＯＵＴＣ'に出力され、負荷２０の走査電極Ｙに印加される。
【０２４４】
これにより、共通電極Ｘと走査電極Ｙとの電位差が（Ｖｓ＋Ｖｗ）となり、図１０１のリセット期間に示した全面書き込みパルスと同じ電位差を共通電極Ｘと走査電極Ｙとの間にかけることができる。この場合、スイッチＳＷ９'の素子に印加される電圧は最大でもＶｗ'＝（Ｖｓ／２＋Ｖｗ）である。したがって、この素子の耐圧は（Ｖｓ／２＋Ｖｗ）とすれば良く、従来の耐圧に比べて低く抑えることができる。
【０２４５】
また、第３の信号ラインＯＵＴＡ'と第４の信号ラインＯＵＴＢ'との間の電圧および第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとの間の電圧は、常にＶｓ／２以下であるため、スイッチＳＷ４'，ＳＷ５'，ＳＷ４，ＳＷ５、スキャンドライバ３１'の耐圧はＶｓ／２以上であれば良い。したがって、低耐圧回路にて全面書き込みパルスの電圧Ｖｗ'＝（Ｖｓ＋Ｖｗ）を共通電極Ｘおよび走査電極Ｙ間に印加することが可能となり、製造コストの低減を実現することができる。
【０２４６】
このリセット期間では、スイッチＳＷ９'をＯＮにして走査電極Ｙに対して印加する電圧は、抵抗Ｒ１の作用によって、印加電圧が時間経過と共に連続的に変化するような波形（これを鈍波と呼ぶ）としている。このような鈍波を印加すると、鈍波の立ち上がり中のパルス電圧が放電電圧に達したセルから順次放電が行われるため、実質的に各セルには、最適電圧（放電開始電圧にほぼ等しい電圧）が印加されたことになる。
【０２４７】
なお、時間経過に対して印加電圧が徐々に変化するパルスとして、単位時間当たりの変化率が徐々に変化する鈍波を印加するようにしても良いし、単位時間当たりの変化率が一定の三角波等を印加するようにしても良い。
【０２４８】
次に、共通電極Ｘ側のスイッチＳＷ５をＯＦＦにし、スイッチＳＷ４をＯＮにして、共通電極Ｘの電圧をグランドレベルにする。一方では、走査電極Ｙ側のスイッチＳＷ９'をＯＦＦにし、スイッチＳＷ１'，ＳＷ３'，ＳＷ５'をＯＮにして、走査電極Ｙの電圧をグランドレベルに戻す。その後、共通電極Ｘ側のスイッチＳＷ２，ＳＷ５をＯＦＦ、スイッチＳＷ１，ＳＷ３，ＳＷ４をＯＮとするとともに、走査電極Ｙ側のスイッチＳＷ１'，ＳＷ３'，ＳＷ４'，ＳＷ５'，ＳＷ９'をＯＦＦ、スイッチＳＷ２'、トランジスタＴｒ２１をＯＮとする。
【０２４９】
これにより、共通電極Ｘに対する印加電圧がグランドレベルから（Ｖｓ／２）まで引き上げられるとともに、走査電極Ｙに対する印加電圧が（−Ｖｓ／２）に下げられる。このとき、トランジスタＴｒ２１をＯＮにすることによって、図３８のように電圧は徐々に下降していく。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このときも鈍波の印加によって微弱放電が行われ、蓄積されていた壁電荷が一部を除いて消去される。
【０２５０】
なお、共通電極Ｘに対する印加電圧についても、共通電極Ｘ側のスイッチＳＷ５と並列に上記トランジスタＴｒ２１および抵抗Ｒと同様の構成を設ければ、グランドレベルから（−Ｖｓ／２）レベルまで電圧が連続的に下降していくようにすることが可能である。
【０２５１】
次に、アドレス期間においては、表示データに応じて各セルのＯＮ／ＯＦＦを行うために、線順次でアドレス放電が行われる。このとき、共通電極Ｘ側では、スイッチＳＷ１，ＳＷ３，ＳＷ４がＯＮとなり、スイッチＳＷ２，ＳＷ５がＯＦＦとなることにより、第１の信号ラインＯＵＴＡの電圧が、スイッチＳＷ１を介して与えられる電圧（Ｖｓ／２）まで引き上げられる。そして、その電圧（Ｖｓ／２）がスイッチＳＷ４を介して出力ラインＯＵＴＣに出力され、負荷２０の共通電極Ｘに印加される。
【０２５２】
また、ある表示ラインに相当する走査電極Ｙに電圧を印加するときは、スイッチＳＷ２'およびトランジスタＴｒ２２がＯＮとなることによってスキャンドライバ３１'の上側の電圧がグランドレベルとされる。また、このときトランジスタＴｒ２３がＯＮとなることによって、コンデンサＣ４に蓄積されていた電荷に応じて第４の信号ラインＯＵＴＢ'に出力された負の電圧（−Ｖｓ／２）がスキャンドライバ３１'の下側に印加され、これによって線順次により選択された走査電極Ｙには（−Ｖｓ／２）レベル、非選択の走査電極Ｙにはグランドレベルの電圧が負荷２０の走査電極Ｙに印加される。
【０２５３】
このとき、各アドレス電極Ａ１〜Ａｍ中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ａｊには、電圧Ｖａのアドレスパルスが選択的に印加される。この結果、点灯させるセルのアドレス電極Ａｊと線順次で選択された走査電極Ｙとの間で放電が起こり、これをプライミング（種火）として共通電極Ｘと走査電極Ｙとの放電に即移行する。これにより、選択セルの共通電極Ｘおよび走査電極Ｙの上のＭｇＯ保護膜面に、次の維持放電が可能な量の壁電荷が蓄積される。
【０２５４】
ここで、アドレス電極Ａｊと走査電極Ｙとの間での放電は、その電極間の電位差（Ｖａ＋Ｖｓ／２）によって起動し、従来の電位差（Ｖａ＋Ｖｙ）よりも低い電圧によって放電を開始させることが可能である。これは、リセット期間において上述のように鈍波を印加し、微弱放電を行うことによって、走査電極Ｙ上の壁電荷を完全には消去せず、壁電荷をある程度残しておくことによって調整している。つまり、この残留壁電荷分と実際の印加電圧とで放電開始電圧に達すると、放電を開始させることができる。
【０２５５】
そのため、本実施形態の駆動装置によれば、従来のようにアドレス期間中に電圧−Ｖｙを発生させるための電源が不要となる。よって、図１０２に示したような電圧−Ｖｙの電源ラインを切り離すためのトランジスタＴｒ１４等のスイッチ回路も不要となる。さらに、図３８と図１０１を比べれば明らかなように、本実施形態の駆動装置においては、アドレス期間中に非選択パルスの電圧−Ｖscを発生させるための電源も不要であり、その分回路構成を単純化することができる。
【０２５６】
その後、維持放電期間になると、共通電極Ｘと各表示ラインの走査電極Ｙとに互いに位相の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）が交互に印加されて維持放電が行われ、１サブフィールドの映像表示が行われる。
【０２５７】
この維持放電期間中において、アドレス電極Ａ１〜Ａｍの電位は、グランドレベルに維持される。通常、維持放電期間中にアドレス電極Ａ１〜Ａｍは、共通電極Ｘと走査電極Ｙとの中間電位に設定するのが望ましい。そのため、従来の駆動装置では、図１０１に示すように、両電極Ｘ，Ｙへの印加電圧Ｖｓの中間電位である（Ｖｓ／２）にアドレス電極Ａ１〜Ａｍの電位を設定する必要があった。これに対して、本実施形態では、両電極Ｘ，Ｙの中間電位はグランドレベルであるため、アドレス電極Ａ１〜Ａｍの電位を（Ｖｓ／２）に持ち上げる必要がなく、そのための回路も設けなくて済むようになる。
【０２５８】
図３９は、第５の実施形態による駆動装置の他の具体的構成例を示す図である。なお、この図３９において、図３７に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０２５９】
上記図３７の例では、電圧Ｖｗ'を印加する回路を走査電極Ｙ側に設けていた。これに対して図３９に示す例では、共通電極Ｘ側において、第１の信号ラインＯＵＴＡと出力ラインＯＵＴＣとの間に抵抗Ｒ３付きのスイッチＳＷ１０を設けるとともに、第１の信号ラインＯＵＴＡとグランドとの間に抵抗Ｒ４付きのスイッチＳＷ１１および電圧Ｖｗｎの電源を設けている。
【０２６０】
スイッチＳＷ１０をＯＮとすることにより、負荷２０の共通電極Ｘには正の電圧（＋Ｖｓ／２）が抵抗Ｒ３の作用によって徐々に印加されていく。また、スイッチＳＷ１１をＯＮとすることにより、負荷２０の共通電極Ｘには負の電圧（−Ｖｗｎ）が抵抗Ｒ４の作用によって徐々に印加されていく。
【０２６１】
図４０は、上記図３９のように構成した駆動装置による共通電極Ｘ側の駆動波形を示すタイムチャートであり、１サブフィールドのうちリセット期間と維持放電期間のみを示している。
【０２６２】
この図４０に示すように、リセット期間においては、まずスイッチＳＷ１１をＯＮとすることにより、負荷２０の共通電極Ｘに負の電圧（−Ｖｗｎ）を徐々に印加していく。なお、このときスイッチＳＷ２，ＳＷ５もＯＮとすることにより、コンデンサＣ１に蓄積されている電荷を利用して電圧（−Ｖｓ／２）を足し込んで−（Ｖｗｎ＋Ｖｓ／２）の電圧を印加することも可能である。次に、スイッチＳＷ１１，ＳＷ５をＯＦＦ、スイッチＳＷ２，ＳＷ４をＯＮにして、共通電極Ｘの電圧をグランドレベルにする。次に、スイッチＳＷ２，ＳＷ４，ＳＷ５，ＳＷ１１をＯＦＦ、スイッチＳＷ１，ＳＷ３，ＳＷ１０をＯＮとすることにより、負荷２０の共通電極Ｘに正の電圧（＋Ｖｓ／２）を徐々に印加していく。
【０２６３】
一方、維持放電期間においては、スイッチＳＷ１０，ＳＷ１１はＯＮとせず、その他のスイッチＳＷ１〜ＳＷ５をこれまでの実施形態と同様に制御することにより、正負の電圧（±Ｖｓ／２）を共通電極Ｘに交互に印加する。
【０２６４】
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。
第６の実施形態は、上述の第１〜第５の実施形態で示した回路に対して電力回収回路を更に設けたものである。
【０２６５】
図４１は、第６の実施形態による駆動装置の具体的構成例を示す図である。なお、この図４１では、第５の実施形態と同様に、電圧（Ｖｓ／２）以外の電圧Ｖｗを印加するための回路を共通電極Ｘ側および走査電極Ｙ側に備えており、維持放電期間だけでなく、リセット期間およびアドレス期間に関する駆動を行うための構成も表している。なお、図４１において、図１０２に示した符号と同一の符号を付したものは、同一の機能を有するものである。
【０２６６】
図４１において、共通電極Ｘ側では、スイッチＳＷ１，ＳＷ２は、電圧（Ｖｓ／２）の電源ラインとグランド（ＧＮＤ）との間に直列に接続される。上記２つのスイッチＳＷ１，ＳＷ２の中間からはコンデンサＣ１の一方の端子が接続され、このコンデンサＣ１のもう一方の端子とＧＮＤとの間には、スイッチＳＷ３が接続される。
【０２６７】
また、スイッチＳＷ４，ＳＷ５は、上記コンデンサＣ１の両端に直列に接続される。そして、これら２つのスイッチＳＷ４，ＳＷ５の中間から負荷２０の共通電極Ｘが接続されるとともに、電力回収回路２２が接続されている。さらに、第２の信号ラインＯＵＴＢと、書き込み電圧Ｖｗを発生する電源ラインとの間には、抵抗Ｒ１付きのスイッチＳＷ９が接続される。
【０２６８】
図１０２に示した電力回収回路２２は、負荷２０に接続されたダイオードＤ７，Ｄ８によってコイルＬ１，Ｌ２と負荷２０の共通電極Ｘ（出力ラインＯＵＴＣ）とが分離されていたが、図４１に示す例では、ダイオードＤ７，Ｄ８は設けていない。また、図１０２に示した電力回収回路２２では、コンデンサＣ２はグランドに接続されていたが、図４１に示す例では第２の信号ラインＯＵＴＢに接続されている。
【０２６９】
一方、走査電極Ｙ側では、スイッチＳＷ１'，ＳＷ２'は、図１のＡ／Ｄ変換器４２より発生される電圧（Ｖｓ／２）の電源ラインとＧＮＤとの間に直列に接続される。これら２つのスイッチＳＷ１'，ＳＷ２'の中間からはコンデンサＣ４の一方の端子が接続され、このコンデンサＣ４のもう一方の端子とＧＮＤとの間には、スイッチＳＷ３'が接続される。
【０２７０】
また、コンデンサＣ４の一方の端子に接続されたスイッチＳＷ４'は、ダイオードＤ１７のカソードと接続され、ダイオードＤ１７のアノードとコンデンサＣ４のもう一方の端子が接続される。コンデンサＣ４のもう一方の端子に接続されたスイッチＳＷ５'は、ダイオードＤ１６のアノードと接続され、ダイオードＤ１６のカソードとコンデンサＣ４の一方の端子が接続される。そして、ダイオードＤ１７のカソードと接続されるスイッチＳＷ４'、ダイオードＤ１６のアノードと接続されるスイッチＳＷ５'のそれぞれの一端からスキャンドライバ３１'を介して負荷２０が接続されるとともに、電力回収回路３３が接続されている。さらに、第４の信号ラインＯＵＴＢ'と、書き込み電圧Ｖｗを発生する電源ラインとの間には、抵抗Ｒ１'付きのスイッチＳＷ９'が接続される。
【０２７１】
図１０２に示した電力回収回路３３では、コンデンサＣ３はグランドに接続されていたが、図４１に示す例では第４の信号ラインＯＵＴＢ'に接続されている。
【０２７２】
さらに、走査電極Ｙ側においては、以上の構成の他に、３つのトランジスタＴｒ２１〜Ｔｒ２３と、２つのダイオードＤ１６，Ｄ１７とを更に備える。これらのトランジスタＴｒ２１〜Ｔｒ２３およびダイオードＤ１６，Ｄ１７の役割については第５の実施形態で既に説明したので、ここでは重複する説明を省略する。
【０２７３】
図４２は、上記図４１のように構成した駆動装置によるＰＤＰの駆動波形を示すタイムチャートであり、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示している。この図４２に示す駆動波形は、上記図３８に示した駆動波形とほぼ同様であり、その違いはリセット期間および維持放電期間における波形のみである。したがって、ここではリセット期間および維持放電期間について説明する。
【０２７４】
なお、維持放電期間における共通電極Ｘ、走査電極Ｙに対する印加電圧の波形が図３８と図４２で異なっているのは、電力回収回路の有無による違いである。すなわち、図３７の回路は電力回収回路を備えていないため、Ｌ−Ｃ共振は行われず、図３８に示すような波形となる。
【０２７５】
ここで、負荷２０の容量をＣｐ、負荷２０に印加する電圧の絶対値をＶ、負荷２０に電圧を印加する際の周波数をｆとおくと、図１０２に示した従来例では、負荷２０に充放電する際の電力ロスは、２Ｃｐ・Ｖ2・ｆで表される。これに対して、本実施形態おいては、負荷２０に印加する電圧の絶対値は従来の１／２で良く、その代わりに負荷２０に電圧を印加する際の周波数が２倍となるので、負荷２０に充放電する際の電力ロスは、２Ｃｐ・（Ｖ／２）2・（２ｆ）で表され、従来の半分に抑制することができる。したがって、特に電力回収回路を設けなくても、従来と比べて省電力化を実現することができるが、第６の実施形態のように電力回収回路を設ければ、更に省電力化を実現することができる。
【０２７６】
図４２において、リセット期間においては、まず、共通電極Ｘ側のスイッチＳＷ２，ＳＷ５がＯＮとなり、スイッチＳＷ１，ＳＷ３，ＳＷ４，ＳＷ９がＯＦＦとなる。これにより、第２の信号ラインＯＵＴＢの電圧が、コンデンサＣ１に蓄積されている電荷に応じて（−Ｖｓ／２）に引き下げられる。そして、その電圧（−Ｖｓ／２）がスイッチＳＷ５を介して出力ラインＯＵＴＣに出力され、負荷２０の共通電極Ｘに印加される。
【０２７７】
一方、走査電極Ｙ側では、スイッチＳＷ１'，ＳＷ４'，ＳＷ９'がＯＮとなり、スイッチＳＷ２'，ＳＷ３'，ＳＷ５'はＯＦＦとなる。これにより、出力ラインＯＵＴＣ'に電圧ＶｗとコンデンサＣ４に蓄積された電荷による電圧（Ｖｓ／２）とを加算した電圧を印加する。そして、その電圧（Ｖｓ／２＋Ｖｗ）が負荷２０の走査電極Ｙに印加される。このとき、スイッチＳＷ９'内の抵抗Ｒ１'の作用により、電圧は徐々に上昇していく。
【０２７８】
これにより、共通電極Ｘと走査電極Ｙとの電位差が（Ｖｓ＋Ｖｗ）となり、図１０１のリセット期間に示した全面書き込みパルスと同じ電位差を共通電極Ｘと走査電極Ｙとの間にかけることができる。
【０２７９】
次に、各スイッチを適宜制御することにより、共通電極Ｘおよび走査電極Ｙの電圧をグランドレベルに戻した後、共通電極Ｘ側と走査電極Ｙ側とで上述した状態とは逆の状態を作り出す。すなわち、共通電極Ｘ側のスイッチＳＷ１，ＳＷ４，ＳＷ９をＯＮ、スイッチＳＷ２，ＳＷ３，ＳＷ５をＯＦＦとするとともに、走査電極Ｙ側のスイッチＳＷ２'，ＳＷ５'をＯＮ、スイッチＳＷ１'，ＳＷ３'，ＳＷ４'，ＳＷ９'をＯＦＦとする。
【０２８０】
これにより、共通電極Ｘに対する印加電圧がグランドレベルから（Ｖｓ／２＋Ｖｗ）まで連続的に上昇していくとともに、走査電極Ｙに対する印加電圧が（−Ｖｓ／２）に落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、鈍波の印加によって微弱放電が行われ、蓄積されていた壁電荷が一部を除いて消去される。
【０２８１】
なお、このリセット期間において、走査電極Ｙに対する印加電圧は、トランジスタＴｒ２１をＯＮにすることによって、点線で示すようにグランドレベルから（−Ｖｓ／２）レベルまで連続的に下降していくようにしても良い。また、共通電極Ｘに対する印加電圧についても、共通電極Ｘ側のスイッチＳＷ５と並列に上記トランジスタＴｒ２１および抵抗Ｒ２と同様の構成を設ければ、点線で示すようにグランドレベルから（−Ｖｓ／２）レベルまで連続的に下降していくようにすることが可能である。
【０２８２】
図４３は、上記図４１に示した電力回収回路２２，３３における電力回収の様子を示すタイミングチャートである。共通電極Ｘ側では、スイッチＳＷ１，ＳＷ３がＯＮになって第１の信号ラインＯＵＴＡに正の電圧（＋Ｖｓ／２）が印加され、第２の信号ラインＯＵＴＢの電圧がグランドレベルとなっているとき、電力回収回路２２内のトランジスタＴｒ３をＯＮにすると、上記コンデンサＣ２とグランドレベルの共通電極Ｘとの電位差でコイルＬ１と負荷２０の容量によりＬ−Ｃ共振が行われ、コンデンサＣ２に回収されていた電荷がトランジスタＴｒ３、ダイオードＤ３、コイルＬ１を通って負荷２０に供給される。
【０２８３】
このとき、走査電極Ｙ側では、スイッチＳＷ２'がＯＮとなっていることにより、共通電極Ｘ側のスイッチＳＷ３を介してコンデンサＣ２から共通電極Ｘに供給された電流は、走査電極Ｙ側のスキャンドライバ３１'内のダイオードおよびダイオードＤ１６を通り、第３の信号ラインＯＵＴＡ'、スイッチＳＷ２'を介してグランドへと供給される。このような電流の流れによって、共通電極Ｘの電圧は図４３のように徐々に上昇していく。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ４をＯＮとすることにより、共通電極Ｘの電圧を（Ｖｓ／２）にクランプする。
【０２８４】
次に、走査電極Ｙ側において、電力回収回路３３内のトランジスタＴｒ１５が更にＯＮとされる。これにより、コンデンサＣ３の電圧とグランドレベルの走査電極Ｙの電圧との電位差により、コイルＬ３と負荷２０の容量にてＬ−Ｃ共振が行われ、共通電極Ｘ側のスイッチＳＷ３、コンデンサＣ１から第１の信号ラインＯＵＴＡを介してスイッチＳＷ４を通して共通電極Ｘに供給された電流が、走査電極Ｙ側のスキャンドライバ３１'内のダイオードおよび電力回収回路３３内のダイオードＤ１２を通り、更にトランジスタＴｒ１５、コンデンサＣ３、コンデンサＣ４，スイッチＳＷ２'を介してグランドへと供給される。このような電流の流れによって、走査電極Ｙの電圧は図４３のように徐々に下降していく。このとき、その一部の電荷をコンデンサＣ３に回収することができる。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ５'を更にＯＮとすることにより、走査電極Ｙの電圧を（−Ｖｓ／２）にクランプする。
【０２８５】
次に、この状態で、走査電極Ｙ側においてスイッチＳＷ２'および電力回収回路３３内のトランジスタＴｒ１６をＯＮの状態にする。これにより、コンデンサＣ３の電圧と走査電極Ｙの電圧（−Ｖｓ／２）との電位差にてコイルＬ４と負荷２０の容量によってＬ−Ｃ共振が行われ、コンデンサＣ３に回収されていた電荷がトランジスタＴｒ１６、ダイオードＤ１３、コイルＬ４およびスキャンドライバ３１'内のダイオードを通り、負荷２０に供給される。
【０２８６】
このとき、共通電極Ｘ側では、スイッチＳＷ１，ＳＷ３，ＳＷ４がＯＮとなっていることにより、走査電極Ｙ側のスイッチＳＷ２'、コンデンサＣ４を介してコンデンサＣ３から走査電極Ｙに供給された電流は、共通電極Ｘ側のスイッチＳＷ４を通り、第１の信号ラインＯＵＴＡ、コンデンサＣ１、スイッチＳＷ３を介してグランドへと供給される。このような電流の流れによって、走査電極Ｙの電圧は図４３のように徐々に上昇していく。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ４'をＯＮとすることにより、走査電極Ｙの電圧をグランドレベルにクランプする。
【０２８７】
次に、共通電極Ｘ側において、スイッチＳＷ１，ＳＷ３および電力回収回路２２内のトランジスタＴｒ４をＯＮの状態にする。これにより、コンデンサＣ２の電圧と共通電極Ｘの電圧（Ｖｓ／２）との電位差にてコイルＬ２と負荷２０の容量によってＬ−Ｃ共振が行われ、負荷２０に蓄積された電荷は走査電極Ｙ側のスイッチＳＷ２'，ＳＷ４'、スキャンドライバ３１'内のダイオードを介して、共通電極Ｘ側における電力回収回路２２内のコイルＬ２、ダイオードＤ４を通り、更にトランジスタＴｒ４、コンデンサＣ２、スイッチＳＷ３を介してグランドへと供給される。このような電流の流れによって、共通電極Ｘの電圧は図４３のように徐々に下降していく。このとき、その一部の電荷をコンデンサＣ２に回収することができる。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ５をＯＮとすることにより、共通電極Ｘの電圧をグランドレベルにクランプする。
【０２８８】
次に、共通電極Ｘ側のスイッチＳＷ２，ＳＷ４をＯＮとすることにより、第１の信号ラインＯＵＴＡの電圧はグランドレベルに、第２の信号ラインＯＵＴＢの電圧は負の電圧（−Ｖｓ／２）にされる。また、走査電極Ｙ側のスイッチＳＷ１'，ＳＷ３'，ＳＷ５'をＯＮとすることにより、第３の信号ラインＯＵＴＡ'の電圧は（＋Ｖｓ／２）に、第４の信号ラインＯＵＴＢ'の電圧はグランドレベルにスイングされる。
【０２８９】
この状態で、走査電極Ｙ側において、電力回収回路３３内のトランジスタＴｒ１６をＯＮにすると、上記コンデンサＣ３の電圧と走査電極Ｙの電圧（＋Ｖｓ／２）との電位差にてコイルＬ４と負荷２０の容量によってＬ−Ｃ共振が行われ、コンデンサＣ３に回収されていた電荷がトランジスタＴｒ１６、ダイオードＤ１３、コイルＬ４、スキャンドライバ３１'内のダイオードを介して負荷２０に供給される。
【０２９０】
このとき、共通電極Ｘ側では、スイッチＳＷ２，ＳＷ４がＯＮとなっていることにより、走査電極Ｙ側のスイッチＳＷ３'を介してコンデンサＣ３から走査電極Ｙに供給された電流は、共通電極Ｘ側のスイッチＳＷ４を通り、第１の信号ラインＯＵＴＡ、スイッチＳＷ２を介してグランドへと供給される。このような電流の流れによって、走査電極Ｙの電圧は図４３のように徐々に上昇していく。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ４'を更にＯＮとすることにより、走査電極Ｙの電圧を（Ｖｓ／２）にクランプする。
【０２９１】
次に、共通電極Ｘ側において、スイッチＳＷ２および電力回収回路２２内のトランジスタＴｒ４がＯＮの状態とされる。これにより、コンデンサＣ２の電圧と共通電極Ｘの電圧との電位差にてコイルＬ２と負荷２０の容量によってＬ−Ｃ共振が行われ、走査電極Ｙ側のスイッチＳＷ３'、コンデンサＣ４から第３の信号ラインＯＵＴＡ'、スイッチＳＷ４'、スキャンドライバ３１'内のダイオードを介して走査電極Ｙに供給された電流が、共通電極Ｘ側の電力回収回路２２内のコイルＬ２、ダイオードＤ４を通り、更にトランジスタＴｒ４、コンデンサＣ２、コンデンサＣ１，スイッチＳＷ２を介してグランドへと供給される。このような電流の流れによって、共通電極Ｘの電圧は図４３のように徐々に下降していく。このとき、その一部の電荷をコンデンサＣ２に回収することができる。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ５を更にＯＮとすることにより、共通電極Ｘの電圧を（−Ｖｓ／２）にクランプする。
【０２９２】
次に、この状態で、共通電極Ｘ側においてスイッチＳＷ２および電力回収回路２２内のトランジスタＴｒ３をＯＮの状態にする。これにより、コンデンサＣ２の電圧と共通電極Ｘの電圧（−Ｖｓ／２）との電位差にてコイルＬ１と負荷２０の容量によってＬ−Ｃ共振が行われ、コンデンサＣ２に回収されていた電荷がトランジスタＴｒ３、ダイオードＤ３、コイルＬ１を通り、負荷２０に供給される。
【０２９３】
このとき、走査電極Ｙ側では、スイッチＳＷ１'，ＳＷ３'，ＳＷ４'がＯＮとなっていることにより、共通電極Ｘ側のスイッチＳＷ２とコンデンサＣ１を介してコンデンサＣ２から共通電極Ｘに供給された電流は、走査電極Ｙ側のスキャンドライバ３１'内のダイオードおよびダイオードＤ１６を通り、第３の信号ラインＯＵＴＡ'、コンデンサＣ４、スイッチＳＷ３'を介してグランドへと供給される。このような電流の流れによって、共通電極Ｘの電圧は図４３のように徐々に上昇していく。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ４をＯＮとすることにより、共通電極Ｘの電圧をグランドレベルにクランプする。
【０２９４】
次に、走査電極Ｙ側において、スイッチＳＷ１'，ＳＷ３'および電力回収回路３３内のトランジスタＴｒ１５をＯＮの状態にする。これにより、コンデンサＣ３の電圧と走査電極Ｙの電圧（Ｖｓ／２）との電位差にてコイルＬ３と負荷２０の容量によってＬ−Ｃ共振が行われ、負荷２０に蓄積された電荷は共通電極Ｘ側のスイッチＳＷ２，ＳＷ４を介して、走査電極Ｙ側におけるスキャンドライバ３１'内のダイオードを通り、更に電力回収回路３３内のコイルＬ３、ダイオードＤ１２、トランジスタＴｒ１５、コンデンサＣ３、スイッチＳＷ３'を介してグランドへと供給される。このような電流の流れによって、走査電極Ｙの電圧は図４３のように徐々に下降していく。このとき、その一部の電圧をコンデンサＣ３に回収することができる。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ５'をＯＮとすることにより、走査電極Ｙの電圧をグランドレベルにクランプする。
【０２９５】
図４４は、第６の実施形態による駆動装置の他の具体的構成例を示す図である。なお、この図４４おいて、図４１に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０２９６】
共通電極Ｘ側について説明すると、図４４に示す駆動装置では、図４１に示した駆動装置と同様、電力回収回路２２はコイルＬ１，Ｌ２の２系統で構成されている。また、コイルＬ１，Ｌ２と負荷２０の共通電極Ｘ（出力ラインＯＵＴＣ）とは、複数のダイオードＤ７，Ｄ８によって分離されている。電力回収回路２２のコイルＬ１と第２の信号ラインＯＵＴＢとの間、およびコイルＬ２と第１の信号ラインＯＵＴＡとの間にそれぞれ接続されたダイオードＤ１８，Ｄ１９は、走査電極Ｙ側のダイオードＤ１６，Ｄ１７と同様の役割を持つものである。
【０２９７】
さらに、電力回収回路２２は、クランプ用のダイオードとして４つのダイオードＤ２０〜Ｄ２３を備えている。ダイオードＤ２０，Ｄ２１は、第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとの間に直列に接続され、その中間ノードがダイオードＤ３のカソードとコイルＬ１との間に接続される。また、ダイオードＤ２２，Ｄ２３は、第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとの間に直列に接続され、その中間ノードがダイオードＤ４のアノードとコイルＬ２との間に接続される。
【０２９８】
また、図４４に示す電力回収回路２２は、電力回収用のコンデンサとして２つのコンデンサＣ２，Ｃ１２を備えている。この図４４で新たに設けたコンデンサＣ１２は、２つのトランジスタＴｒ３，Ｔｒ４の共通接続端子と第１の信号ラインＯＵＴＡとの間に接続される。
【０２９９】
このコンデンサＣ１２を設け、スイッチＳＷ２をＯＮにして第１の信号ラインＯＵＴＡの電圧をグランドレベルとした際に、第１の信号ラインＯＵＴＡからコンデンサＣ１，Ｃ２を介さずそのままコンデンサＣ１２を使用し、負荷２０の容量に対して電力を回収および供給することができ、ロスを低減することができる。
【０３００】
すなわち、図４１に示したように電力回収回路２２がコンデンサＣ２のみを備えている場合は、電力の回収はコンデンサＣ２、コンデンサＣ１、スイッチＳＷ２の経路を電流が流れることによって行われ、２つのコンデンサを経由する。これに対して、図４４のようにコンデンサＣ１２も設けた場合には、電力の回収はコンデンサＣ１２、スイッチＳＷ２の経路を電流が流れることによって行われ、経由するコンデンサは１つのみである。したがって、図４４の場合は、コンデンサで生じるインピーダンス成分による電力ロスが少なくて済み、電力回収効率を向上させることができる。
【０３０１】
図４５は、上記図４４に示した電力回収回路２２における電力回収の様子を示すタイミングチャートである。スイッチＳＷ１，ＳＷ３がＯＮになって第１の信号ラインＯＵＴＡに正の電圧（＋Ｖｓ／２）が印加され、第２の信号ラインＯＵＴＢの電圧がグランドレベルとなっているとき、コンデンサＣ２，Ｃ１２の接続ノードの電圧はＶｓ／４となる。
【０３０２】
この状態で、電力回収回路２２内のトランジスタＴｒ３をＯＮにすると、上記コンデンサＣ２，Ｃ１２の接続ノードとグランドレベルの共通電極Ｘとの電位差（Ｖｓ／４）にてコイルＬ１と負荷２０の容量によってＬ−Ｃ共振が行われ、コンデンサＣ２，Ｃ１２に回収されていた電荷を利用して共通電極Ｘの電圧は図４５のように徐々に上昇していく。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ４をＯＮとすることにより、共通電極Ｘの電圧を（Ｖｓ／２）にクランプする。
【０３０３】
更にこの状態で、トランジスタＴｒ３とスイッチＳＷ４をＯＦＦ、電力回収回路２２内のトランジスタＴｒ４をＯＮにすると、上記コンデンサＣ２，Ｃ１２の接続ノードの電圧（Ｖｓ／４）と共通電極Ｘの電圧（Ｖｓ／２）との電位差（Ｖｓ／４）にてコイルＬ２と負荷２０の容量によってＬ−Ｃ共振が行われ、共通電極Ｘの電圧は図４５のように徐々に下降していく。このとき、その一部の電荷をコンデンサＣ２，Ｃ１２に回収することができる。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ５をＯＮとすることにより、共通電極Ｘの電圧をグランドレベルにクランプする。
【０３０４】
次に、スイッチＳＷ２をＯＮとすることにより、第１の信号ラインＯＵＴＡの電圧はグランドレベルに、第２の信号ラインＯＵＴＢの電圧は負の電圧（−Ｖｓ／２）にされる。これにより、コンデンサＣ２，Ｃ１２の接続ノードの電圧は（−Ｖｓ／４）となる。
【０３０５】
この状態で、電力回収回路２２内のトランジスタＴｒ４をＯＮにすると、上記コンデンサＣ２，Ｃ１２の接続ノードとグランドレベルの共通電極Ｘとの電位差（Ｖｓ／４）にてコイルＬ２と負荷２０の容量によってＬ−Ｃ共振が行われ、共通電極Ｘの電圧は図４５のように徐々に下降していく。このとき、その一部の電荷をコンデンサＣ２，Ｃ１２に回収することができる。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ５をＯＮとすることにより、共通電極Ｘの電圧を（−Ｖｓ／２）にクランプする。
【０３０６】
更にこの状態で、トランジスタＴｒ４、スイッチＳＷ５をＯＦＦ、電力回収回路２２内のトランジスタＴｒ３をＯＮにすると、上記コンデンサＣ２，Ｃ１２の接続ノードの電圧（−Ｖｓ／４）と共通電極Ｘの電圧（−Ｖｓ／２）との電位差（Ｖｓ／４）にてコイルＬ１と負荷２０の容量によってＬ−Ｃ共振が行われ、コンデンサＣ２，Ｃ１２に回収されていた電荷を利用して共通電極Ｘの電圧は図４５のように徐々に上昇していく。そして、この共振時に発生するピーク電圧の近傍においてスイッチＳＷ４をＯＮとすることにより、共通電極Ｘの電圧をグランドレベルにクランプする。
【０３０７】
このように、図４４の構成例によれば、電力回収用として２つのコンデンサＣ２，Ｃ１２を第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとの間に設けることにより、少ない回路構成で２段階の電力回収を行うことができる。また、電力回収時の１回当りに流す電流のＱが小さくなるので、電力の回収効率を大幅に向上させることができる。また、この２つのコンデンサＣ２，Ｃ１２によって、コンデンサＣ１の機能も実現することができ、コンデンサＣ１を不要とすることもできる。
【０３０８】
以上は共通電極Ｘ側の構成であるが、走査電極Ｙ側も同様に構成される。すなわち、走査電極Ｙ側の電力回収回路３３は、クランプ用のダイオードとして４つのダイオードＤ２０'〜Ｄ２３'を備える。ダイオードＤ２０'，Ｄ２１'は、第３の信号ラインＯＵＴＡ'と第４の信号ラインＯＵＴＢ'との間に直列に接続され、その中間ノードがダイオードＤ１２のアノードとコイルＬ３との間に接続される。また、ダイオードＤ２２'，Ｄ２３'は、第３の信号ラインＯＵＴＡ'と第４の信号ラインＯＵＴＢ'との間に直列に接続され、その中間ノードがダイオードＤ１３のカソードとコイルＬ４との間に接続される。
【０３０９】
また、図４４に示す電力回収回路３３は、電力回収用のコンデンサとして２つのコンデンサＣ３，Ｃ１３を備えている。この図４４で新たに設けたコンデンサＣ１３は、２つのトランジスタＴｒ１５，Ｔｒ１６の共通接続端子と第３の信号ラインＯＵＴＡ'との間に接続される。
【０３１０】
このコンデンサＣ１３を設け、スイッチＳＷ２'をＯＮにして第３の信号ラインＯＵＴＡ'の電圧をグランドレベルとした際、第３の信号ラインＯＵＴＡ'からコンデンサＣ４，Ｃ３を介さずそのままコンデンサＣ１３を使用し、負荷２０の容量に対して電力を回収および供給することができ、ロスを低減することができる。
【０３１１】
すなわち、図４１に示したように電力回収回路３３がコンデンサＣ３のみを備えている場合は、電力の回収はコンデンサＣ３、コンデンサＣ４、スイッチＳＷ２'の経路を電流が流れることによって行われ、２つのコンデンサを経由する。これに対して、図４４のようにコンデンサＣ１３も設けた場合には、電力の回収はコンデンサＣ１３、スイッチＳＷ２'の経路を電流が流れることによって行われ、経由するコンデンサは１つのみである。したがって、図４４の場合は、コンデンサで生じるインピーダンス成分による電力ロスが少なくて済み、電力回収効率を向上させることができる。
【０３１２】
なお、この図４４に示す駆動装置において、コンデンサＣ１２，Ｃ１３を削除（オープン）した構成としても良い。また、コンデンサＣ２，Ｃ３を削除（オープン）した構成としても良い。また、コンデンサＣ１，Ｃ４を削除（オープン）した構成としても良い。また、コンデンサＣ２とＣ１２の容量比、コンデンサＣ３とＣ１３の容量比はそれぞれ同じとしても良いし、異なるものとしても良い。また、コイルＬ１，Ｌ２の値、コイルＬ３，Ｌ４の値はそれぞれ同じとしても良いし、異なるものとしても良い。
【０３１３】
例えば、コイルＬ１，Ｌ２の値、コイルＬ３，Ｌ４の値をそれぞれ異なる値とした場合は、Ｌ−Ｃ共振時における電圧の立ち上がりの時間と立ち下がりの時間とを異ならせることができる。すなわち、コイルの値を小さくするほど、電圧の立ち上がり／立ち下がりの傾きは大きくなる。例えば、回収した電力の供給時に使用するコイルＬ１，Ｌ３の値を小さくし、電力の回収時に使用するコイルＬ２，Ｌ４の値を大きくすることにより、電力供給時における電圧の立ち上がりを早くしてプラズマディスプレイパネルにおいては、輝度を向上させるとともに、電力回収時における電圧の立ち下がりを比較的遅くしてノイズの発生を抑制することができる。
【０３１４】
図４６は、第６の実施形態による駆動装置の他の具体的構成例を示す図である。なお、この図４６において、図４４に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
図４６の構成で図４４と異なるところは、コンデンサＣ１２，Ｃ１３が存在しない点と、クランプ用のダイオードＤ２０〜Ｄ２３，Ｄ２０'〜Ｄ２３'の配線の部分だけである。
【０３１５】
すなわち、図４６の構成において、共通電極Ｘ側の電力回収回路２２では、ダイオードＤ２０，Ｄ２１は、第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとの間に直列に接続され、その中間ノードがダイオードＤ４のカソードとトランジスタＴｒ４との間に接続される。また、ダイオードＤ２２，Ｄ２３は、第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとの間に直列に接続され、その中間ノードがダイオードＤ３のアノードとトランジスタＴｒ３との間に接続される。
【０３１６】
また、走査電極Ｙ側の電力回収回路３３では、ダイオードＤ２０'，Ｄ２１'は、第３の信号ラインＯＵＴＡ'と第４の信号ラインＯＵＴＢ'との間に直列に接続され、その中間ノードがダイオードＤ１３のアノードとトランジスタＴｒ１６との間に接続される。また、ダイオードＤ２２'，Ｄ２３'は、第３の信号ラインＯＵＴＡ'と第４の信号ラインＯＵＴＢ'との間に直列に接続され、その中間ノードがダイオードＤ１２のカソードとトランジスタＴｒ１５との間に接続される。
【０３１７】
図４７は、第６の実施形態による駆動装置の他の具体的構成例を示す図である。なお、この図４７において、図４４に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
図４７の構成で図４４と異なるところは、コンデンサＣ１２，Ｃ１３が存在しない点と、コイルＬ１，Ｌ２と負荷２０の共通電極Ｘ（出力ラインＯＵＴＣ）との間を複数のダイオードＤ７，Ｄ８，Ｄ１８，Ｄ１９で分離していない点だけである。
【０３１８】
すなわち、図４７の構成において、共通電極Ｘ側では、図４４では用いていたダイオードＤ７，Ｄ８，Ｄ１８，Ｄ１９は存在せず、共通電極Ｘ側からコイルＬ１，Ｌ２を直接見える形に構成している。また、共通電極Ｘおよび走査電極Ｙの双方において、図４４では用いていたコンデンサＣ１２，Ｃ１３を用いても良い。
【０３１９】
図４８は、第６の実施形態による駆動装置の他の具体的構成例を示す図である。なお、この図４８において、図４４に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０３２０】
図４８の構成で図４４と異なるところは、コンデンサＣ１２，Ｃ１３が存在しない点と、クランプ用のダイオードＤ２０〜Ｄ２３，Ｄ２０'〜Ｄ２３'の配線の部分と、コイルＬ１，Ｌ２と負荷２０の共通電極Ｘ（出力ラインＯＵＴＣ）との間を複数のダイオードＤ７，Ｄ８で分離していない点だけである。
【０３２１】
すなわち、図４８の構成において、共通電極Ｘ側の電力回収回路２２では、ダイオードＤ２０，Ｄ２１は、第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとの間に直列に接続され、その中間ノードがダイオードＤ４のカソードとトランジスタＴｒ４との間に接続される。また、ダイオードＤ２２，Ｄ２３は、第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとの間に直列に接続され、その中間ノードがダイオードＤ３のアノードとトランジスタＴｒ３との間に接続される。
【０３２２】
また、走査電極Ｙ側の電力回収回路３３では、ダイオードＤ２０'，Ｄ２１'は、第３の信号ラインＯＵＴＡ'と第４の信号ラインＯＵＴＢ'との間に直列に接続され、その中間ノードがダイオードＤ１３のアノードとトランジスタＴｒ１６との間に接続される。また、ダイオードＤ２２'，Ｄ２３'は、第３の信号ラインＯＵＴＡ'と第４の信号ラインＯＵＴＢ'との間に直列に接続され、その中間ノードがダイオードＤ１２のカソードとトランジスタＴｒ１５との間に接続される。
【０３２３】
また、共通電極Ｘ側では、図４４では用いていたダイオードＤ７，Ｄ８，Ｄ１８，Ｄ１９は存在せず、共通電極Ｘ側からコイルＬ１，Ｌ２を直接見える形に構成している。また、共通電極Ｘおよび走査電極Ｙの双方において、図４４では用いていたコンデンサＣ１２，Ｃ１３を用いても良い。
【０３２４】
図４９は、第６の実施形態による駆動装置の他の具体的構成例を示す図である。なお、この図４９において、図４４に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０３２５】
図４９の構成で図４４と異なるところは、コンデンサＣ１２，Ｃ１３が存在しない点と、共通電極Ｘ側の電力回収回路２２がコイルＬ１のみの１系統で構成されている点と、コイルＬ１と負荷２０の共通電極Ｘ（出力ラインＯＵＴＣ）との間を複数のダイオードＤ７，Ｄ８で分離していない点だけである。
【０３２６】
すなわち、図４９の構成において、共通電極Ｘ側の電力回収回路２２では、ダイオードＤ２０，Ｄ２１は、第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとの間に直列に接続され、その中間ノードがダイオードＤ３のカソードとコイルＬ１との間に接続される。図４４で用いていたコイルＬ２およびダイオードＤ２２，Ｄ２３は、この図４９の構成では用いていない。
【０３２７】
また、共通電極Ｘ側では、図４４で用いていたダイオードＤ７，Ｄ８，Ｄ１８，Ｄ１９は存在せず、共通電極Ｘ側からコイルＬ１，Ｌ２を直接見える形に構成している。また、共通電極Ｘおよび走査電極Ｙの双方において、図４４では用いていたコンデンサＣ１２，Ｃ１３を用いても良い。
このようにコイルＬ１の１系統だけで電力回収回路２２を構成することにより、回路構成を簡略化することができる。
【０３２８】
図５０は、第６の実施形態による駆動装置の他の具体的構成例を示す図である。なお、この図５０において、図４９に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
図５０の構成で図４９と異なるところは、共通電極Ｘ側の電力回収回路２２において、クランプ用のダイオードとして４つのダイオードＤ２０〜Ｄ２３を用いている点とその配線の部分、走査電極Ｙ側のダイオードＤ２０'〜Ｄ２３'の配線部分だけである。
【０３２９】
すなわち、図５０の構成において、共通電極Ｘ側の電力回収回路２２では、ダイオードＤ２０，Ｄ２１は、第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとの間に直列に接続され、その中間ノードがダイオードＤ４のカソードとトランジスタＴｒ４との間に接続される。また、ダイオードＤ２２，Ｄ２３は、第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとの間に直列に接続され、その中間ノードがダイオードＤ３のアノードとトランジスタＴｒ３との間に接続される。走査電極Ｙ側の構成は、図４６と全く同じである。
【０３３０】
図５１は、第６の実施形態による駆動装置の他の具体的構成例を示す図である。この図５１において、図４４に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。なお、この図５１では特に、走査電極Ｙ側の構成を代表として示している。
【０３３１】
図５１において、スイッチＳＷ４"は、図４４のスイッチＳＷ４'とトランジスタＴｒ２２とを兼用するものである。また、スイッチＳＷ５"は、図４４のスイッチＳＷ５'とトランジスタＴｒ２３とを兼用するものである。さらに、スキャンドライバ３１'を構成する２つのスイッチＳＷ１２，ＳＷ１３は、それぞれ図４４のトランジスタＴｒ１６，Ｔｒ１５を兼用している。
【０３３２】
走査電極Ｙ側においてこれらのスイッチＳＷ４"，ＳＷ５"，ＳＷ１２，ＳＷ１３を含む各スイッチを適当なタイミングで切り替え制御することで、図４２に示したアドレス期間における負の電圧（−Ｖｓ／２）や、維持放電期間における交互に繰り返す正負の電圧（±Ｖｓ／２）を作り出すことができる。
【０３３３】
例えば、アドレス期間における走査電極Ｙの負の電圧（−Ｖｓ／２）は、スイッチＳＷ４"（トランジスタＴｒ２２）とスイッチＳＷ５"（トランジスタＴｒ２３）とをＯＮにすることによって印加することができる。すなわち、トランジスタＴｒ２２がＯＮとなることによって第３の信号ラインＯＵＴＡ'がグランドレベルとなり、トランジスタＴｒ２３がＯＮとなることによって第４の信号ラインＯＵＴＢ'が（−Ｖｓ／２）レベルとなり、その結果出力ラインＯＵＴＣ'を介して負荷２０に負の電圧（−Ｖｓ／２）が印加される。
【０３３４】
また、維持放電期間における走査電極Ｙの正負の電圧（±Ｖｓ／２）は、次の図５２に示すスイッチング動作によって作り出すことができる。
図５２は、上記図５１に示した駆動装置において、維持放電期間に走査電極Ｙに対する駆動波形を生成するための各スイッチの制御例を示すタイムチャートである。
【０３３５】
まず、スイッチＳＷ１'，ＳＷ３'，ＳＷ１２（トランジスタＴｒ１６）がＯＮとなる。これにより、負荷２０の容量とコイルＬ３との間でＬ−Ｃ共振が行われ、このとき徐々に上昇した電圧が出力ラインＯＵＴＣ'を介して走査電極Ｙに印加される。次に、共振時に発生するピーク電圧の近傍においてスイッチＳＷ４"（スイッチＳＷ４'）が更にＯＮとなり、走査電極Ｙに対する印加電圧が（＋Ｖｓ／２）にクランプされる。
【０３３６】
次に、スイッチＳＷ１'，ＳＷ３'はＯＮに維持したまま、スイッチＳＷ４"，ＳＷ１２をＯＦＦにしてスイッチＳＷ１３（トランジスタＴｒ１５）をＯＮにする。これにより、負荷２０の容量に蓄積された電荷がスイッチＳＷ１３を介して引かれ、負荷２０の容量とコイルＬ３との間のＬ−Ｃ共振によって走査電極Ｙの電圧が徐々に下げられる。そして、共振時に発生するピーク電圧の近傍においてスイッチＳＷ５"（スイッチＳＷ５'）が更にＯＮとなり、走査電極Ｙに対する印加電圧がグランドレベルにクランプされる。
【０３３７】
次に、全てのスイッチを一旦ＯＦＦにした後、スイッチＳＷ２'をＯＮにすることにより、第３の信号ラインＯＵＴＡ'の電圧を（＋Ｖｓ／２）からグランドレベルに、第４の信号ラインＯＵＴＢ'の電圧をグランドレベルから（−Ｖｓ／２）にスイングする。
【０３３８】
上記スイッチＳＷ２'をＯＮにするのと同時にスイッチＳＷ１３（トランジスタＴｒ１５）をＯＮにすることにより、負荷２０の容量とコイルＬ３とのＬ−Ｃ共振によって、走査電極Ｙの電圧を負の電圧（−Ｖｓ／２）に向かって徐々に下げていく。その後、共振時に発生するピーク電圧の近傍においてスイッチＳＷ５"（スイッチＳＷ５'）を更にＯＮにすることにより、走査電極Ｙに対する印加電圧を（−Ｖｓ／２）にクランプする。
【０３３９】
次に、スイッチＳＷ２'はＯＮに維持したまま、スイッチＳＷ５"，ＳＷ１３をＯＦＦにしてスイッチＳＷ１２（トランジスタＴｒ１６）をＯＮにする。これにより、負荷２０の容量とコイルＬ３との間のＬ−Ｃ共振によって走査電極Ｙの電圧が徐々に上げられる。そして、共振時に発生するピーク電圧の近傍においてスイッチＳＷ４"（スイッチＳＷ４'）が更にＯＮとなり、走査電極Ｙに対する印加電圧がグランドレベルにクランプされる。
【０３４０】
以上のように、図５１に示した構成の駆動装置によれば、アドレス期間の駆動で必要なスイッチング素子と維持放電期間の駆動で必要なスイッチング素子とを兼用して構成しているので、素子数を少なくすることができ、回路を簡略化することができる。
【０３４１】
図５３は、第６の実施形態による駆動装置の他の具体的構成例を示す図である。この図５３において、図４１に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。また、図５４は、図５３に示した駆動装置において、走査期間および維持放電期間に走査電極Ｙに対する駆動波形を生成するための各スイッチの制御例を示すタイムチャートである。なお、この図５３および図５４は、図１０３および図１０５に示した従来例に対する本案の比較例として示したものである。
【０３４２】
走査期間においては、走査電極Ｙ側のスイッチＳＷ２'をＯＮにして第３の信号ラインＯＵＴＡ'の電圧をグランドレベルにし、コンデンサＣ４にあらかじめ蓄えられている（Ｃ４×Ｖｓ／２）の電荷によって第４の信号ラインＯＵＴＢ'の電圧を（−Ｖｓ／２）に設定する。そして、トランジスタＴｒ２２，Ｔｒ２３をＯＮとすることにより、スキャンドライバ３１'の両端に電圧（Ｖｓ／２）を印加し、図１０５と同様に（−９０Ｖ）のスキャンパルスを１本の走査電極Ｙに印加する。
【０３４３】
一方、共通電極Ｘでは、あらかじめスイッチＳＷ９をＯＮにすることにより、第２の信号ラインＯＵＴＢの電圧をＶｘ（５０Ｖ）にし、コンデンサＣ１に蓄えられている（Ｃ１×Ｖｓ／２）の電荷によって第１の信号ラインＯＵＴＡの電圧を（Ｖｘ＋Ｖｓ／２＝１４０Ｖ）とする。そして、スイッチＳＷ４をＯＮとすることにより、スキャンパルス時における共通電極Ｘおよび走査電極Ｙの間の電位差は、（Ｖｘ＋Ｖｓ／２）＋Ｖｓ／２＝２３０Ｖとなる。
【０３４４】
この際、上述の放電電流を扱うＦＥＴ（スイッチＳＷ４，ＳＷ５）には、第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢの電圧差（Ｖｓ／２）が印加されるため、このＦＥＴの耐圧はＶｓ／２以上であれば良い。すなわち、上記図１０５に示したスキャンパルス時における両電極Ｘ，Ｙ間の電位差２３０Ｖを本実施形態の低電圧回路により実現できることを示している。
【０３４５】
アドレス期間時におけるアドレス電極Ａおよび走査電極Ｙの間の電位差は、アドレス電極Ａの電圧Ｖａは６０Ｖ、走査電極Ｙのスキャンパルス電圧は（−Ｖｓ／２＝−９０Ｖ）であるため、１５０Ｖである。この電位差は、上記図１０５に示した同じアドレス電極Ａおよび走査電極Ｙ間の電位差２４０Ｖより小さいが、これに関しては、リセット期間時において、アドレス電極Ａ上の誘電体層に壁電荷を簡単に蓄積できる。リセット期間において、２４０Ｖ−１５０Ｖ＝９０Ｖの壁電荷を蓄積している。以上により、図１０５と同様な走査期間の動作を行う。
【０３４６】
また、維持放電期間における動作は、図４２に示したものと同様であり、第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢとの電位差は常にＶｓ／２である。図５３に示したガス放電電流をやり取りするスイッチＳＷ４，ＳＷ５，ＳＷ４'，ＳＷ５'は、第１の信号ラインＯＵＴＡと第２の信号ラインＯＵＴＢ、あるいは第３の信号ラインＯＵＴＡ'と第４の信号ラインＯＵＴＢ'内に設置されているため、これらのスイッチを構成するＦＥＴの耐圧は、Ｖｓ／２以上であれば良い。
【０３４７】
このように、ＦＥＴの耐圧が従来の１／２に下がったため、ＦＥＴのＯＮ抵抗を大幅に下げることができ、従来はガス放電を安定的に行うために複数のＦＥＴを並列に設けることが必要であった素子数を大幅に削減することができる。また、耐圧の低下により、素子自身の単価も下げることができる。また、駆動に必要な高電圧の電源は、Ｖｓ／２（９０Ｖ）とＶｘ（５０Ｖ）の２種類で良く、電源回路を削減することができる。なお、図１０３の従来例で用いていたＡ／Ｓ分離回路と本実施形態による追加回路のコストは同等である。以上により、安価なＰＤＰを実現することができる。
【０３４８】
上記実施形態では電力回収回路を備えているが、電力回収回路がない場合の電力は、上述したようにＣｐ・Ｖ2・ｆに比例するため、電力ロスが従来の半分に抑えることができる。よって、電力回収回路を省くこともできる。電力回収回路なしで実現した回路図を図５５に示す。維持放電期間おける出力波形は、図１４に示したものと同様である。線順次走査期間における出力波形は、図５４と同様である。
【０３４９】
電力回収回路がある場合には、図５３で示したようにＬ−Ｃ共振電圧を出力後、電源にクランプする回路（図５３のスイッチＳＷ４'，ＳＷ５'）が必要であったが、電力回収回路を省くことができたので、図５５で示すスイッチＳＷ４'，ＳＷ５'のみから成るスキャンドライバのＦＥＴを通して負荷容量Ｃｐへの充放電流およびガス放電電流を流すことができる。維持放電期間において走査電極Ｙに第３の信号ラインＯＵＴＡ'の電圧を印加する場合はスイッチＳＷ４'をＯＮ、第４の信号ラインＯＵＴＢ'の電圧を印加する場合はスイッチＳＷ５'をＯＮにする。
【０３５０】
線順次走査期間における走査電極Ｙ側の動作は、スイッチＳＷ２'をＯＮとすることにより、第３の信号ラインＯＵＴＡ'の電圧をグランドレベル、第４の信号ラインＯＵＴＢ'の電圧を（−Ｖｓ／２）にして、スキャンドライバの両端の電圧をグランドレベル、（−Ｖｓ／２）にし、走査時にスキャンパルス電圧（−Ｖｓ／２）を走査電極Ｙに出力する。
【０３５１】
以上のように、電力回収回路を省くことにより、図５３の構成による上述した効果に加えて、更に回路数を削減することができ、より低コストなＰＤＰを実現することができる。
【０３５２】
（第７の実施形態）
次に、本発明の第７の実施形態について説明する。
第７の実施形態は、上述の第１〜第６の実施形態で示した回路に対して、アドレス期間、リセット期間、あるいはスキャン用の電圧を各々独立した電源からスイッチング素子を介して印加する回路を更に設けたものである。
【０３５３】
図５６は、第７の実施形態による駆動装置の具体的構成例を示す図である。この図５６では、維持放電期間だけでなく、リセット期間およびアドレス期間に関する駆動を行うための構成も表している。なお、図５６において、図５あるいは図３５等に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０３５４】
図５６において、共通電極Ｘ側では、電圧Ｖｘを発生する電源ラインと第２の信号ラインＯＵＴＢとの間にスイッチＳＷ８が設けられる。一方、走査電極Ｙ側では、電圧Ｖｗを発生する電源ラインと第４の信号ラインＯＵＴＢ'との間にスイッチＳＷ９'が設けられる。
【０３５５】
図５７は、上記図５６のように構成した駆動装置によるＰＤＰの駆動波形を示すタイムチャートであり、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示している。この図５７に示す駆動波形は、上記図３８に示した駆動波形とほぼ同様であり、その違いは、リセット期間およびアドレス期間に共通電極Ｘに印加する正の電圧の大きさのみである。
【０３５６】
図５７の場合、リセット期間において共通電極Ｘ側に正の電圧を印加するときは、スイッチＳＷ１，ＳＷ３，ＳＷ４，ＳＷ８をＯＮ、スイッチＳＷ２をＯＦＦとする。これにより、出力ラインＯＵＴＣの電圧が、スイッチＳＷ１を介して第１の信号ラインＯＵＴＡに与えられる電圧（Ｖｓ／２）と、スイッチＳＷ８を介して第２の信号ラインＯＵＴＢに与えられる電圧Ｖｘとを加算した電圧レベルまで引き上げられる。そして、その電圧（Ｖｓ／２＋Ｖｘ）が負荷２０の共通電極Ｘに印加される。
アドレス期間中に共通電極Ｘに電圧（Ｖｓ／２＋Ｖｘ）を印加するときも同様である。
【０３５７】
図５８は、第７の実施形態による駆動装置の他の構成例を示す図である。この図５８において、図５６あるいは図４４等に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０３５８】
図５８に示すように、共通電極Ｘ側では、上記図５６で示したスイッチＳＷ８と同様のスイッチが接続されている。ただし、図５６においてスイッチＳＷ８に接続される電源ラインの電圧は、図５６に示した電圧Ｖｘよりも大きな電圧Ｖｘ'である。この電源電圧Ｖｘ'は、例えば、リセット期間において負荷２０に印加する電圧（Ｖｓ／２＋Ｖｘ）と同じ電圧値とする。
【０３５９】
一方、走査電極Ｙ側では、第３の信号ラインＯＵＴＡ'とグランドとの間にスイッチＳＷ１８が接続され、第４の信号ラインＯＵＴＢ'と電圧（−Ｖｙ）を発生する電源ラインとの間にスイッチＳＷ１９が接続される。これらのスイッチＳＷ１８，ＳＷ１９は、それぞれトランジスタＴｒ２２，Ｔｒ２３を兼用するものである。また、トランジスタＴｒ２１は、抵抗Ｒ２を介して電圧（−Ｖｎ）の電源ラインに接続される。
【０３６０】
この図５８に示す構成例では、スイッチＳＷ１〜ＳＷ５，ＳＷ１'〜ＳＷ５'の他に上述の各スイッチＳＷ８，ＳＷ９'，ＳＷ１８，ＳＷ１９を適当なタイミングでスイッチング制御することにより、従来に比べて小さい耐圧の素子を用いてリセット期間、アドレス期間で必要な様々なパルスに関して細かい電圧の調整を行うことができ、より確かな表示性能を得ることができる。このことを図５９のタイミングチャートを用いて説明する。
【０３６１】
図５９は、上記図５８のように構成した駆動装置によるＰＤＰの駆動波形を示すタイムチャートであり、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示している。この図５９に示す駆動波形は、図５７に示した駆動波形とほぼ同様であり、その違いはリセット期間中に印加する電圧値と、維持放電期間におけるパルスの波形とスキャンパルスの電圧値のみである。なお、維持放電期間におけるパルス波形の違いは、電力回収回路の有無によるものであり、その詳細は既に説明したので、ここでは重複する説明を省略する。
【０３６２】
リセット期間においては、まず、負荷２０の共通電極Ｘ側に電圧（−Ｖｓ／２）が印加され、走査電極Ｙ側に電圧Ｖｗ'（＝Ｖｓ／２＋Ｖｗ）が徐々に印加される。これにより、共通電極Ｘと走査電極Ｙとの電位差が（Ｖｓ＋Ｖｗ）となり、リセット期間の全面書き込みパルスと同じ電位差を共通電極Ｘと走査電極Ｙとの間にかけることができる。ここまでは図５７の場合と同様である。
【０３６３】
その後、走査電極Ｙ側のスイッチＳＷ１'，ＳＷ３'，ＳＷ４'，ＳＷ５'，ＳＷ９'をＯＦＦ、スイッチＳＷ２'、トランジスタＴｒ２１をＯＮとする。
【０３６４】
一方、共通電極Ｘ側のスイッチＳＷ５をＯＦＦにし、スイッチＳＷ４をＯＮにして、共通電極Ｘの電圧をグランドレベルにする。このときスイッチＳＷ２はＯＮとなっている。その後、共通電極Ｘ側のスイッチＳＷ２をＯＦＦにし、スイッチＳＷ５，ＳＷ８をＯＮとすることにより、共通電極Ｘに対する印加電圧をグランドレベルからＶｘ'（＝Ｖｓ／２＋Ｖｘ）まで引き上げる。また、上記走査電極Ｙ側のトランジスタＴｒ２１のＯＮにより、走査電極Ｙに対する印加電圧を（−Ｖｎ）まで徐々に引き下げる。電圧（−Ｖｎ）の絶対値は、例えば（−Ｖｓ／２）の絶対値よりもわずかに小さい値であり、鈍波の印加による微弱放電によってセルに残す壁電荷の量をこの電圧値によって調整することが可能である。その後、共通電極Ｘ、走査電極Ｙを、適当なスイッチ制御によりグランドレベルとする。また、アドレス期間のスキャンパルスの電圧を（−Ｖｙ）電源にて独立に設定できるスイッチＳＷ１９を持ち、より確かな表示性能を得ることを可能としている。
【０３６５】
（第８の実施形態）
次に、本発明の第８の実施形態について説明する。
第８の実施形態は、上述した第１〜第７の実施形態において、負荷２０に対して電圧を印加するドライバ回路の片側を、スキャンドライバ回路等のＬＳＩにより構成したものである。
【０３６６】
図６０は、第８の実施形態による駆動装置の具体的構成例を示す図である。なお、図６０において、図２に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０３６７】
図６０において、走査電極Ｙ側におけるドライバ回路５１'は、スキャンドライバ回路等のＬＳＩにより構成される。すなわち、ドライバ回路５１'は、ＰＤＰが備える全ての表示ライン毎にそれぞれ備えられる。つまり、スイッチＳＷ４'とスイッチＳＷ５'は表示ラインの数だけ備えられる。
一方、共通電極Ｘ側におけるドライバ回路４４は、電源回路４３と同様、ＰＤＰが備える全ての表示ラインに共通な回路として構成される。
【０３６８】
このように構成することにより、少なくとも走査電極Ｙ側において、それぞれの表示ライン毎に設けられたスイッチＳＷ４'，ＳＷ５'を維持放電期間中にスイッチング制御することによって、各表示ラインに対する印加電圧を個々に制御することができる。また、アドレス期間に電圧（−Ｖｓ／２）を印加するためのスイッチング素子である上述の各実施形態におけるトランジスタＴｒ２２，Ｔｒ２３を不要とすることができる。
【０３６９】
図６１は、第８の実施形態による駆動装置の他の構成例を示す図である。この図６１において、図６０に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０３７０】
この図６１に示す構成では、走査電極Ｙ側におけるドライバ回路５１'をスキャンドライバ回路等のＬＳＩにより構成している。また、電圧Ｖｘ'の電源ラインに接続されたスイッチＳＷ８を共通電極Ｘ側に備えるとともに、電圧Ｖｗの電源ラインに接続されたスイッチＳＷ９'を走査電極Ｙ側に備えている。走査電極Ｙ側においてトランジスタＴｒ２２，Ｔｒ２３は不要である。
【０３７１】
図６２は、上記図６１のように構成した駆動装置によるＰＤＰの駆動波形を示すタイムチャートであり、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示している。この図６２に示す駆動波形は、上記図５７に示した駆動波形とほぼ同じである。この駆動波形は、各表示ラインに共通に設けられたスイッチＳＷ１〜ＳＷ５，ＳＷ８，ＳＷ１'〜ＳＷ３'，ＳＷ９'と、ある表示ラインｉにおけるスキャンドライバ５１'内のスイッチＳＷ４'，ＳＷ５'とを適当なタイミングでＯＮ／ＯＦＦ制御することにより作られる。
【０３７２】
図６０および図６１の形態にすることにより、回路部品の実装面積を大幅に縮小できるため、装置の小型化や製造コストの低減化を実現することができる。
【０３７３】
なお、図６０および図６１では、スイッチＳＷ４'，ＳＷ５'が共に第１の実施形態で示したような位置、つまりドライバ回路内にある場合について示したが、スイッチＳＷ４'が第２の実施形態で示したような位置、つまり電源回路内にある場合、またはスイッチＳＷ５'が第３の実施形態で示したような位置、つまり電源回路内にある場合にも同様に適用することができる。第２の実施形態ではスイッチＳＷ５'を、第３の実施形態ではスイッチＳＷ４'をスキャンドライバ回路等のＬＳＩによって構成することができる。
【０３７４】
この場合には、ドライバ回路をスキャンドライバによりＬＳＩ構成としても、各表示ライン毎に必要なスイッチはスイッチＳＷ４'またはスイッチＳＷ５'の何れか１個だけで良く、スイッチ総数を大幅に少なくすることができる。これにより、回路規模を小さくすることができるとともに、コストを抑えることができるようになる。
【０３７５】
（第９の実施形態）
次に、本発明の第９の実施形態について説明する。第９の実施形態は、負荷２０に対して電圧を印加するドライバ回路の両側、すなわち、共通電極Ｘ側および走査電極Ｙ側のドライバ回路を、スキャンドライバ回路等のＬＳＩにより構成したものである。
【０３７６】
図６３は、第９の実施形態による駆動装置の構成例を示す図である。なお、図６３において、図２または図６０に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０３７７】
図６３において、共通電極Ｘ側におけるドライバ回路５１は、スキャンドライバ回路等のＬＳＩにより構成される。すなわち、ＰＤＰが備える全ての表示ラインに共通な回路として構成される電源回路４３と異なり、ドライバ回路５１は、各表示ライン毎にそれぞれ備えられる。つまり、スイッチＳＷ４とスイッチＳＷ５は表示ラインの数だけ備えられる。
【０３７８】
また、走査電極Ｙ側におけるドライバ回路５１'も、スキャンドライバ回路等のＬＳＩにより構成される。すなわち、ＰＤＰが備える全ての表示ラインに共通な回路として構成される電源回路４３'と異なり、ドライバ回路５１'は、各表示ライン毎にそれぞれ備えられる。つまり、スイッチＳＷ４'とスイッチＳＷ５'は表示ラインの数だけ備えられる。
【０３７９】
このように構成することにより、共通電極Ｘ側および走査電極Ｙ側の双方において、それぞれの表示ライン毎に設けられたスイッチＳＷ４，ＳＷ５，ＳＷ４'，ＳＷ５'を維持放電期間中にスイッチング制御することによって、各表示ラインに対する印加電圧を個々に制御することができる。また、走査電極Ｙ側では、アドレス期間に電圧（−Ｖｓ／２）を印加するためのスイッチング素子である上述の各実施形態におけるトランジスタＴｒ２２，Ｔｒ２３を不要とすることができる。
【０３８０】
図６４は、第９の実施形態による駆動装置の他の構成例を示す図である。この図６４において、図６３あるいは図５６に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０３８１】
この図６４に示す構成では、共通電極Ｘ側におけるドライバ回路５１および走査電極Ｙ側におけるドライバ回路５１'をスキャンドライバ回路等のＬＳＩにより構成している。また、電圧Ｖｘ'の電源ラインに接続されたスイッチＳＷ８を共通電極Ｘ側に備えるとともに、電圧Ｖｗの電源ラインに接続されたスイッチＳＷ９'を走査電極Ｙ側に備えている。走査電極Ｙ側においてトランジスタＴｒ２２，Ｔｒ２３は不要である。
【０３８２】
図６５は、上記図６４のように構成した駆動装置によるＰＤＰの駆動波形を示すタイムチャートであり、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示している。この図６５に示す駆動波形は、上記図６２に示した駆動波形とほぼ同じである。この駆動波形は、各表示ラインに共通に設けられたスイッチＳＷ１〜ＳＷ３，ＳＷ８，ＳＷ１'〜ＳＷ３'，ＳＷ９'と、ある表示ラインｉにおけるスキャンドライバ５１，５１'内のスイッチＳＷ４，ＳＷ５，ＳＷ４'，ＳＷ５'とを適当なタイミングでＯＮ／ＯＦＦ制御することにより作られる。
【０３８３】
図６３および図６４の形態にすることにより、共通回路部で消費電力により発生していた熱の集中を分散させ、回路動作の安定化を実現することができる。また、各表示ラインに対する制御の自由度を向上させることができる。
【０３８４】
なお、図６３および図６４では、スイッチＳＷ４，ＳＷ５，ＳＷ４'，ＳＷ５'が共に第１の実施形態で示したような位置、つまりドライバ回路内にある場合について示したが、スイッチＳＷ４，ＳＷ４'が第２の実施形態で示したような位置、つまり電源回路内にある場合、またはスイッチＳＷ５，ＳＷ５'が第３の実施形態で示したような位置、つまり電源回路内にある場合にも同様に適用することができる。
【０３８５】
この場合には、ドライバ回路をスキャンドライバによりＬＳＩ構成としても、共通電極Ｘ側および走査電極Ｙ側で各表示ライン毎に必要なスイッチは、スイッチＳＷ４，ＳＷ４'またはスイッチＳＷ５，ＳＷ５'の何れか１個だけで良く、スイッチ総数を大幅に少なくすることができる。これにより、回路規模を小さくすることができるとともに、コストを抑えることができるようになる。
【０３８６】
（第１０の実施形態）
次に、本発明の第１０の実施形態について説明する。
以上の各実施形態では、共通電極Ｘ側および走査電極Ｙの電源電圧を共に（＋Ｖｓ／２）とし、両電極Ｘ，Ｙに逆相の電圧を印加することにより、負荷２０の両端に差電圧Ｖｓを印加するようにしていた。すなわち、共通電極Ｘ側の電源電圧をＶ１、走査電極Ｙ側の電源電圧をＶ２とすると、Ｖ１＝Ｖ２であった。これに対して、第１０の実施形態は、Ｖ１＜Ｖ２またはＶ１＞Ｖ２なる電圧を共通電極Ｘ側および走査電極Ｙ側の電源電圧として用いるものである。
【０３８７】
図６６は、第１０の実施形態による駆動装置の構成例を示す図である。なお、図６６において、図２３に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０３８８】
図６６において、図２３に示した第１の実施形態と違いは、第１の実施形態では共通電極Ｘ側の電源回路４３に電圧（Ｖｓ／２）、走査電極Ｙ側の電源回路４３'に電圧（Ｖｓ／２）を供給していたのに対し（Ｖ１＝Ｖ２＝Ｖｓ／２）、第１０の実施形態では、共通電極Ｘ側の電源回路４３に電圧（Ｖｓ／３）、走査電極Ｙ側の電源回路４３'に電圧（２Ｖｓ／３）を供給している点である（Ｖ１＝Ｖｓ／３、Ｖ２＝２Ｖｓ／３）。その他は第１の実施形態と同じである。
【０３８９】
このように構成した第１０の実施形態によれば、共通電極Ｘ側の電源回路４３およびドライバ回路４４に印加されている電圧の絶対値は、最大でもＶｓ／３である。したがって、これらの回路内に備えられる各素子の耐圧はＶｓ／３とすれば良く、耐圧を従来の１／３に抑えることができる。
【０３９０】
また、走査電極Ｙ側の電源回路４３'およびドライバ回路４４'に印加されている電圧の絶対値は、最大でも２Ｖｓ／３である。したがって、これらの回路内に備えられる各素子の耐圧は２Ｖｓ／３とすれば良く、耐圧を従来の２／３に抑えることができる。これにより、構成が小さく安価な素子を用いることができ、回路構成の簡素化と製造コストの低減を実現することができる。
【０３９１】
また、例えば、共通電極Ｘ側のドライバ回路をＰＤＰの各表示ラインに共通な回路として構成し、走査電極Ｙ側のドライバ回路をＰＤＰの各表示ライン毎にそれぞれ備えたＬＳＩ構成とした場合、電力消費に伴う発熱は、走査電極Ｙ側では各表示ラインに分散されるが、共通電極Ｘ側では一箇所に集中して大きな発熱を生じてしまう。そこで、Ｖ１＜Ｖ２の関係で共通電極Ｘおよび走査電極Ｙに電圧を印加することにより、共通電極Ｘ側において発熱が集中してしまう不都合を緩和することができる。
【０３９２】
また、先に説明したように、負荷２０に充放電する際の電力ロスは、２Ｃｐ・Ｖ2・ｆで表され、印加電圧Ｖの大きさの２乗に比例する。したがって、共通電極Ｘ側および走査電極Ｙ側のうち、印加電圧Ｖの小さい方は電力ロスを十分に小さく抑えることができるので、特に電力回収回路を設けなくても良い。これにより、共通電極Ｘ側および走査電極Ｙ側の何れか一方にのみ電力回収回路を備える構成にもすることができる。
【０３９３】
また、共通電極Ｘ側および走査電極Ｙ側の印加電圧を異ならせることにより、リセット期間における印加電圧を共通電極Ｘ側および走査電極Ｙ側の双方で適当に調整することができる。
【０３９４】
図６７は、上記図６６のように構成した駆動装置によるＰＤＰの駆動波形を示すタイムチャートであり、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示している。ここでは、図６６では図示していない電圧Ｖｗをそれ固有のスイッチの制御によって印加している様子も示している。この図６７に示す駆動波形の基本的な形は既に述べた図４２と同様であるが、その振幅が異なっている。
【０３９５】
この図６７のタイムチャートによれば、共通電極Ｘ側の電源回路４３およびドライバ回路４４内に備えられる各素子の耐圧はそれぞれＶｓ／３＋Ｖｗ、Ｖｓ／３とすれば良く、従来と比べて耐圧を低く抑えることができる。また、走査電極Ｙ側の電源回路４３'およびドライバ回路４４'内に備えられる各素子の耐圧はそれぞれ２Ｖｓ／３＋Ｖｗ、２Ｖｓ／３とすれば良く、こちらも耐圧を低く抑えることができる。
【０３９６】
図６８は、第１０の実施形態による駆動装置の他の構成例を示す図である。この図６８において、図６６に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０３９７】
この図６８に示す構成では、走査電極Ｙ側の電源回路４３'に印加する電圧Ｖ２をｋＶｓ、共通電極Ｘ側の電源回路４３に印加する電圧Ｖ１をｌＶｓ（Ｖ１＋Ｖ２＝ｎＶｓ）としている。その他の点は上記図６６と全く同じである。例えば、ガス放電の発光効率を向上させるために共通電極Ｘおよび走査電極Ｙの間に高い電圧をかけたい場合があり、Ｖ１＝Ｖ２＝Ｖｓ（Ｖ１＋Ｖ２＝２Ｖｓ）とすることも可能である。この場合、駆動装置に備えられる各素子は従来と同じ耐圧のままで、より大きな差電圧を両電極Ｘ，Ｙ間に印加することができる。
【０３９８】
ＰＤＰにおいて、維持放電期間に共通電極Ｘおよび走査電極Ｙ間に印加する電圧Ｖｓは、一般的に１５０Ｖ〜１９０Ｖである。この電圧は、ＰＤＰの内部に封入するガスの種類、電極の材料、Ｘ，Ｙ電極間のギャップ等により決まる。また、ＰＤＰの表示輝度は、維持放電期間に共通電極Ｘおよび走査電極Ｙ間に電圧Ｖｓを何回印加し、ガス放電させるかによって決定される。また、１回の電圧Ｖｓの印加時のガス放電に必要な電力は、上記ガスの種類、電極材料、電極間ギャップ等により決定される。単位電力に対する輝度の比率を発光効率と呼ぶ。
【０３９９】
ＰＤＰにおいて、少ない電力で高い輝度を出したいという要求がある。この要求を満足するべく、発光効率を高くするためにガスの種類、電極材料、電極間ギャップ等を選択すると、電圧Ｖｓが高くなり、回路の耐圧が上昇してコストが高くなってしまう。これに対して、本実施形態によれば、耐圧を上げることなく、従来と同じ耐圧にて高電圧を印加することができ、発光効率を高めることができる。
【０４００】
（第１１の実施形態）
次に、本発明の第１１の実施形態について説明する。第１１の実施形態は、上述した第１０の実施形態の一態様を示すものであり、Ｖ１＝０，Ｖ２＝ＶｓまたはＶ１＝Ｖｓ，Ｖ２＝０とし、維持放電期間における駆動波形を共通電極Ｘまたは走査電極Ｙの片側から印加するようにしたものである。
【０４０１】
図６９は、第１１の実施形態による駆動装置の具体的構成例を示す図である。なお、図６９において、図４１に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。図６９と図４１との主な違いは、スイッチＳＷ１，ＳＷ１'が接続される電源電圧が、図４１の場合はＶｓ／２であったのが、図６９ではＶｓとなっている点である。
【０４０２】
図７０は、上記図６９に示した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。この図７０において、共通電極Ｘ側の駆動波形は、スイングされる電圧のレベルがＶｓである点を除いて、図４３に示した例と同じであるので、ここでは重複する説明は省略する。
【０４０３】
一方、走査電極Ｙ側においては、共通電極Ｘ側において一連のスイッチング動作を行っている間ずっと、スイッチＳＷ１'，ＳＷ３'，ＳＷ５'をＯＮ、スイッチＳＷ２'，ＳＷ４'および電力回収回路３３内のトランジスタＴｒ１５，Ｔｒ１６をＯＦＦに維持しておく。これにより、スイッチＳＷ３'を通じて走査電極Ｙの印加電圧は常にゼロ（グランドレベル）に保たれる。なお、これとは逆に、スイッチＳＷ２'，ＳＷ４'をＯＮ、スイッチＳＷ１'，ＳＷ３'，ＳＷ５'をＯＦＦに維持することによって走査電極Ｙの印加電圧をゼロに保つようにしても良い。
【０４０４】
このように走査電極Ｙ側の電圧をグランドレベルに固定し、共通電極Ｘ側の電源電圧としてＶｓを用いた場合、電源電圧として（Ｖｓ／２）を用いていた上述の各実施形態と比べて、共通電極Ｘ側における電力ロスが大きくなる。よって、少なくとも共通電極Ｘ側には電力回収回路２２を設けることが望ましい。
【０４０５】
以上のように、一方の電極（共通電極Ｘ）の電圧を変動させる際、他方の電極（走査電極Ｙ）の電圧を固定することにより、回路動作、維持放電をより安定的に行うことができる。また、維持放電期間以外の期間にて走査電極Ｙ側から正負の電圧（±Ｖｓ）を印加することができる。
【０４０６】
図７１は、第１１の実施形態による駆動装置の他の構成例を示す図である。この図７１において、図６６に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。上記図６９に示した構成では、走査電極Ｙ側の電圧はグランドレベルに固定していため、走査電極Ｙ側の構成に冗長があった。そこで、図７１の例では、一方の電極側の構成は省略し、単にグランドに接続するようにしている。
【０４０７】
図７１に示す構成では、電圧Ｖｗの電源ラインに接続されたスイッチＳＷ９'を走査電極Ｙ側に備えている。また、スイッチＳＷ２０および抵抗Ｒ５から成るリセット回路を走査電極Ｙ側のスイッチＳＷ５'の両端に備えている。さらに、この図７１に示す構成では、負荷２０の共通電極Ｘ側は接地されている。このように共通電極Ｘ側を接地し、走査電極Ｙ側の電源電圧としてＶｓを用いた場合、電源電圧として（Ｖｓ／２）を用いていた上述の各実施形態と比べて、走査電極Ｙ側における電力ロスが大きくなる。よって、走査電極Ｙ側には電力回収回路３３を設けることが望ましい。この電力回収回路３３の構成は、図４１に示したものと同様である。
【０４０８】
図７２は、上記図７１のように構成した駆動装置によるＰＤＰの駆動波形を示すタイムチャートであり、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示している。この図７２の例において、走査電極Ｙ側の駆動波形は、既に述べた実施形態と同様である（ただし、印加する電圧の絶対値はＶｓまたはＶｗ'）。一方、共通電極Ｘの電圧は、グランドレベルに固定している。
【０４０９】
なお、アドレス電極Ａについては、アドレス期間に電圧Ｖａを印加することを除いて、グランドレベルに固定されている。維持放電期間においては、アドレス電極Ａをハイインピーダンスの状態に保つようにしても良い。
【０４１０】
図７３は、第１１の実施形態による駆動装置の更に他の構成例を示す図である。この図７３において、図７１に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０４１１】
上記図７１の場合は負荷２０の共通電極Ｘ側が接地されていたのに対し、図７３に示す構成では、負荷２０の共通電極Ｘ側は電圧Ｖａｘの電源ラインに接続されている。また、共通電極Ｘ側の電圧をＶａｘに固定した場合、維持放電期間において共通電極Ｘと走査電極Ｙとの間の電位差がＶｓとなるように、走査電極Ｙにオフセット電圧Ｖａｘを選択的に印加できるようにする構成が必要となる。
【０４１２】
そのための構成が、グランドに接続された電圧Ｖａｘの電源５５と、この電源５５と第３の信号ラインＯＵＴＡ'との間に接続されたスイッチＳＷ２９と、電源５５と第４の信号ラインＯＵＴＢ'との間に接続されたスイッチＳＷ３０である。このような構成により、スイッチＳＷ２９がＯＮのときは、正の電圧（＋Ｖａｘ）が第３の信号ラインＯＵＴＡ'に出力される。また、スイッチＳＷ３０がＯＮのときは、正の電圧（＋Ｖａｘ）が第４の信号ラインＯＵＴＢ'に出力される。したがって、このオフセット電圧（＋Ｖａｘ）を利用した電圧を、第３の信号ラインＯＵＴＡ'および第４の信号ラインＯＵＴＢ'から出力ラインＯＵＴＣ'を介して負荷２０に印加することができる。
【０４１３】
図７４は、上記図７３のように構成した駆動装置によるＰＤＰの駆動波形を示すタイムチャートであり、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示している。この図７４の例において、走査電極Ｙ側の駆動波形は、リセット期間およびアドレス期間については既に述べた実施形態と同様である（ただし、印加する電圧の絶対値はＶｓまたはＶｗ'）。
【０４１４】
また、維持放電期間においては、図７３のスイッチＳＷ２９，ＳＷ３０が交互にＯＮとなることにより、走査電極Ｙに印加される正の電圧（＋Ｖｓ）および負の電圧（−Ｖｓ）のそれぞれに対して、電圧Ｖａｘがオフセット電圧として付加されている。一方、共通電極Ｘの電圧は、Ｖａｘに固定している。これにより、維持放電期間において共通電極Ｘと走査電極Ｙとの間の電位差が常にＶｓとなる。
【０４１５】
なお、アドレス電極Ａについては、アドレス期間に電圧Ｖａを印加することを除いて、グランドレベルに固定されている。維持放電期間においては、アドレス電極Ａをハイインピーダンスの状態に保つようにしても良い。
【０４１６】
上記図７１または図７３のように構成した駆動装置によれば、共通電極Ｘ側には電源回路およびドライバ回路が不要となり、共通電極Ｘ側の構成を大幅に簡略化することができる。
【０４１７】
図７５は、第１１の実施形態による駆動装置の更に他の構成例を示す図である。この図７５において、図７１および図７３に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。
【０４１８】
この図７５に示す駆動装置では、負荷２０の共通電極Ｘ側は、スイッチＳＷ２１を介して電圧Ｖａｘの電源ラインに接続されるとともに、スイッチＳＷ２２を介して接地されている。スイッチＳＷ２１またはスイッチＳＷ２２の何れかをＯＮとすることにより、共通電極Ｘの印加電圧をグランドレベルまたはＶａｘの何れかに切り替えて使用することができる。
【０４１９】
図７６は、上記図７５のように構成した駆動装置によるＰＤＰの駆動波形を示すタイムチャートである。この図７６において、走査電極Ｙおよびアドレス電極Ａの駆動波形は、図７２および図７４と全く同じである。また、共通電極Ｘには、グランドレベルまたはＶａｘの何れかに切り替えて印加している。すなわち、リセット期間および維持放電期間においては共通電極Ｘの印加電圧をグランドレベルに固定し、アドレス期間においては共通電極Ｘの印加電圧をＶａｘに固定している。
【０４２０】
図７７は、第１１の実施形態による駆動装置の更に他の構成例を示す図である。上記図７１、図７３、図７５では、共通電極Ｘ側の印加電圧をグランドレベルまたはＶａｘに固定したが、図７７に示す駆動装置では、共通電極Ｘ側は固定せず、必要に応じて様々な電圧を印加するようにしている。そのために、共通電極Ｘ側では、電圧Ｖｗ'の電源ラインに対してスイッチングを行うスイッチＳＷ９と、電圧Ｖａｘの電源ラインに対してスイッチングを行うスイッチＳＷ１４とが並列に第２の信号ラインＯＵＴＢに接続される。
【０４２１】
一方、走査電極Ｙ側は、スキャンドライバ３１'と電圧Ｖscの電源ラインとの間にスイッチＳＷ１８が接続されるとともに、スキャンドライバ３１'と電圧（−Ｖｙ）の電源ラインとの間にスイッチＳＷ１９が接続される。さらに、スキャンドライバ３１'の両端はそれぞれスイッチＳＷ２３，ＳＷ２４に接続され、これらスイッチＳＷ２３，ＳＷ２４の共通接続点が接地されている。
【０４２２】
図７８は、上記図７７のように構成した駆動装置によるＰＤＰの駆動波形を示すタイムチャートであり、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示している。この図７８に示すように、共通電極Ｘ側では、スイッチＳＷ１〜ＳＷ５，ＳＷ９，ＳＷ１４を適当なタイミングでＯＮ／ＯＦＦ制御することにより、維持放電期間における電圧（±Ｖｓ）以外にも、リセット期間、アドレス期間で必要な様々な電圧Ｖｗ'，Ｖａｘのパルスを負荷２０に印加するようにしている。
【０４２３】
一方、走査電極Ｙ側では、リセット期間、維持放電期間においてはスイッチＳＷ１８，ＳＷ１９を共にＯＦＦ、スイッチＳＷ２３，ＳＷ２４を共にＯＮとすることにより、印加電圧をグランドレベルに固定している。また、アドレス期間においては、スイッチＳＷ２３，ＳＷ２４をＯＦＦに維持し、スイッチＳＷ１８，ＳＷ１９をＯＮにすることにより、スキャンドライバ３１'の両端の電源端子にＶsc−（−Ｖｙ）の電圧を印加し、スキャンドライバ３１'をそれぞれ適当なタイミングでＯＮ／ＯＦＦ制御することにより、スキャンに必要なパルス電圧を走査電極Ｙに印加するようにしている。これにより、走査電極Ｙ側の回路を更に簡略化できるため、従来に比べて製造コストの低減化を実現することができる。
【０４２４】
なお、アドレス電極Ａは、アドレス期間に電圧Ｖａを印加することを除いて、グランドレベルに固定されている。維持放電期間においては、アドレス電極Ａをハイインピーダンスの状態に保つようにしても良い。
【０４２５】
図７９は、第１１の実施形態による駆動装置の更に他の構成例を示す図である。この図７９において、図７７に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。上記図７７では、走査電極Ｙの印加電圧をグランドレベルにするためのスイッチＳＷ２３，ＳＷ２４を、ＰＤＰの各表示ラインに共通な回路として構成していた。
【０４２６】
これに対して、図７９に示す構成では、走査電極Ｙの印加電圧をグランドレベルにするためのスイッチＳＷ２５をスキャンドライバ３１'の一部として組み込み、各表示ライン毎にスイッチＳＷ２５を設けている。これにより、各表示ライン毎に個別にスイッチング制御を行うことができる。また、走査電極Ｙ側の回路を更に簡略化できるため、従来に比べて製造コストの低減化を実現することができる。なお、この図７９のように構成した駆動波形も、図７８と同様である。
【０４２７】
（第１２の実施形態）
次に、本発明の第１２の実施形態について説明する。
以上に説明した第１〜第１１の実施形態では、電源回路に印加する電圧を正の電圧とし、この正の電圧から第１の信号ラインＯＵＴＡおよび第２の信号ラインＯＵＴＢに正負の電圧を作り出していた。これに対して、第１２の実施形態は、電源回路に印加する電圧を負の電圧とし、この負の電圧から第１の信号ラインＯＵＴＡおよび第２の信号ラインＯＵＴＢを通して出力ラインＯＵＴＣに正負の電圧を作り出すものである。
【０４２８】
図８０は、第１２の実施形態による駆動装置の構成例を示す図である。なお、図８０において、図２に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。図８０と図２との違いは、電源回路４３，４３'に印加する電圧が、図２の場合は正の電圧（＋Ｖｓ／２）であったのが、図８０では負の電圧（−Ｖｓ／２）となっている点である。
【０４２９】
このように電源回路４３，４３'に印加する電圧の極性が反対となっていることにより、コンデンサＣ１の接続される位置が図８０と図２とで異なっている。すなわち、図２の場合は、スイッチＳＷ２とスイッチＳＷ３との間にコンデンサＣ１が接続されていたが、図８０の場合は、スイッチＳＷ１とスイッチＳＷ２との間に接続される。
【０４３０】
図８１は、上記図８０のように構成した駆動装置によるＰＤＰの維持放電期間における駆動波形を示すタイムチャートである。電源回路４３，４３'に正の電圧を印加するようにした上述の第１〜第１１の実施形態では、コンデンサＣ１に電荷を蓄積するまでの期間では、主にスイッチＳＷ１，ＳＷ３，ＳＷ４をスイッチング制御して負荷２０に正の電圧を印加し、その後スイッチＳＷ２，ＳＷ５をスイッチング制御することによって負荷２０に負の電圧を印加するようにしていた。
【０４３１】
これに対して、電源回路４３，４３'に負の電圧を印加するようにした第１２の実施形態では、コンデンサＣ１に電荷を蓄積するまでの期間では、主にスイッチＳＷ１，ＳＷ３，ＳＷ５をスイッチング制御して負荷２０に負の電圧を印加し、その後スイッチＳＷ２，ＳＷ４をスイッチング制御することによって負荷２０に正の電圧を印加するようにしている。その他の駆動波形の基本的な部分は既に述べたものと同様なので、ここでは詳しい説明は省略する。
【０４３２】
このように、電源回路４３，４３'に負の電圧を印加するようにした第１２の実施形態においても、電源回路４３，４３'やドライバ回路４４，４４'に内に備えられる各素子の耐圧を従来と比べて低く抑えることができる。これにより、構成が小さく安価な素子を用いることができ、回路構成の簡素化と製造コストの低減を実現することができる。また、第１２の実施形態の図８０が示す電源回路４３，４３'に正の電圧を印加し、図８１が示す出力ラインＯＵＴＣの電圧をＧＮＤ，Ｖｓ間にて振幅させる動かし方もある。
【０４３３】
図８２は、第１２の実施形態による駆動装置の他の構成例を示す図であり、図８０および図７７、図７９と同様の構成には同じ符号を付している。すなわち、この図８２に示す駆動装置は、図７７、図７９に示した回路に図８０のアイデアを組み合わせたものである。このようにすれば、図７７および図７９に示した走査電極Ｙ側の回路を削減することができる。さらに、場合によってはＶsc＝Ｖｓとし、Ｖsc電源を削減することも可能である。
【０４３４】
（第１３の実施形態）
次に、本発明の第１３の実施形態について説明する。
図８３は、第１３の実施形態による駆動装置の構成例を示す図である。この図８３に示す構成は、図２に示した構成を更に応用したものであり、互いに対応する構成には同一の符号を付し、重複する説明を省略する。
【０４３５】
図８３において、共通電極Ｘ側のスイッチＳＷ１，ＳＷ２は、図示しないＡ／Ｄ電源より発生される電圧（Ｖｓ／４）の電源ラインとグランドとの間に直列に接続される。上記２つのスイッチＳＷ１，ＳＷ２の中間からはコンデンサＣ１の一方の端子が接続され、このコンデンサＣ１の他方の端子とグランドとの間には、スイッチＳＷ３が接続される。
【０４３６】
また、上記電圧（Ｖｓ／４）の電源ラインとグランドとの間に接続されたスイッチＳＷ１，ＳＷ２と並列に、スイッチＳＷ２７、コンデンサＣ７およびスイッチＳＷ２８が直列に接続される。さらに、スイッチＳＷ２６は、上記コンデンサＣ１の他方の端子と、コンデンサＣ７のスイッチＳＷ２７に接続される一方の端子との間に接続される。そして、上記コンデンサＣ１の一方の端子とコンデンサＣ７の他方の端子との間にドライバ回路４４が接続される。このドライバ回路４４は、２つのスイッチＳＷ４，ＳＷ５を備えている。
【０４３７】
また、走査電極Ｙ側のスイッチＳＷ１'，ＳＷ２'は、図示しないＡ／Ｄ電源より発生される電圧（Ｖｓ／４）の電源ラインとグランドとの間に直列に接続される。上記２つのスイッチＳＷ１'，ＳＷ２'の中間からはコンデンサＣ４の一方の端子が接続され、このコンデンサＣ４の他方の端子とグランドとの間には、スイッチＳＷ３'が接続される。
【０４３８】
また、上記電圧（Ｖｓ／４）の電源ラインとグランドとの間に接続されたスイッチＳＷ１'，ＳＷ２'と並列に、スイッチＳＷ２７'、コンデンサＣ８およびスイッチＳＷ２８'が直列に接続される。さらに、スイッチＳＷ２６'は、上記コンデンサＣ４の他方の端子と、コンデンサＣ８のスイッチＳＷ２７'に接続される一方の端子との間に接続される。そして、上記コンデンサＣ４の一方の端子とコンデンサＣ８の他方の端子との間にドライバ回路４４'が接続される。このドライバ回路４４'は、２つのスイッチＳＷ４'，ＳＷ５'を備えている。
【０４３９】
図８４は、本実施形態の駆動装置による維持放電期間における駆動波形の詳細例を示すタイムチャートである。
図８４に示すように、共通電極Ｘ側では、最初に５つのスイッチＳＷ１，ＳＷ３，ＳＷ２７，ＳＷ２８，ＳＷ５がＯＮとなり、残りのスイッチＳＷ２，ＳＷ２６，ＳＷ４はＯＦＦとなる。これにより、第１の信号ラインＯＵＴＡの電圧は、スイッチＳＷ１を介して与えられる電圧レベル（Ｖｓ／４）となり、第２の信号ラインＯＵＴＢの電圧はグランドレベルのままとなる。このとき、コンデンサＣ１とコンデンサＣ７には、それぞれ電圧（Ｖｓ／４）に相当する電荷が蓄積される。さらに、スイッチＳＷ５がＯＦＦとなってスイッチＳＷ４がＯＮとなることにより、第１の信号ラインＯＵＴＡの電圧（Ｖｓ／４）が出力ラインＯＵＴＣに出力され、負荷２０の共通電極Ｘに印加される。
【０４４０】
次に、スイッチＳＷ２６，ＳＷ２７，ＳＷ２８，ＳＷ４がＯＮとなり、残りのスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ５はＯＦＦとなる。これにより、電圧（Ｖｓ／４）の電源ラインとグランドとの間にコンデンサＣ１，Ｃ７が直列接続される状態となる。このとき、コンデンサＣ１，Ｃ７には電圧（Ｖｓ／４）分の電荷が蓄積されているため、第１の信号ラインＯＵＴＡの電圧は、２つのコンデンサＣ１，Ｃ７の電荷が足し込まれた結果として（Ｖｓ／２）となる。この状態でも、第２の信号ラインＯＵＴＢの電圧はグランドレベルのままである。このとき、スイッチＳＷ５がＯＦＦ、スイッチＳＷ４がＯＮとなっていることにより、第１の信号ラインＯＵＴＡの電圧（Ｖｓ／２）が出力ラインＯＵＴＣに出力され、負荷２０の共通電極Ｘに印加される。
【０４４１】
次のタイミングでは、スイッチＳＷ１，ＳＷ３，ＳＷ２７，ＳＷ２８，ＳＷ４がＯＮ、残りのスイッチＳＷ２，ＳＷ２６，ＳＷ５がＯＦＦとなる。これにより、第１の信号ラインＯＵＴＡにはスイッチＳＷ１を介して電圧（Ｖｓ／４）が供給される。この状態でも、第２の信号ラインＯＵＴＢの電圧はグランドレベルのままである。このとき、スイッチＳＷ５がＯＦＦ、スイッチＳＷ４がＯＮとなっていることにより、第１の信号ラインＯＵＴＡの電圧（Ｖｓ／４）が出力ラインＯＵＴＣに出力され、負荷２０の共通電極Ｘに印加される。
【０４４２】
次に、ＳＷ４をＯＦＦ、スイッチＳＷ５をＯＮに切り替える。これにより、第２の信号ラインＯＵＴＢの電圧が出力ラインＯＵＴＣに出力され、負荷２０の共通電極Ｘに対する印加電圧がグランドレベルとされる。
【０４４３】
その後、スイッチＳＷ３，ＳＷ２６，ＳＷ５がＯＮ、残りのスイッチＳＷ１，ＳＷ２，ＳＷ２７，ＳＷ２８，ＳＷ４がＯＦＦとなることにより、第２の信号ラインＯＵＴＢの電圧が、コンデンサＣ７に蓄積されていた電荷に応じて（−Ｖｓ／４）に引き下げられる。このとき、スイッチＳＷ５がＯＮとなっていることにより、第２の信号ラインＯＵＴＢの電圧（−Ｖｓ／４）が出力ラインＯＵＴＣに出力され、負荷２０の共通電極Ｘに印加される。
【０４４４】
次に、スイッチＳＷ３がＯＦＦ、スイッチＳＷ２がＯＮに切り替えられる。これにより、共通電極Ｘとグランドとの間にコンデンサＣ１，Ｃ７が直列接続される状態となる。このとき、コンデンサＣ１，Ｃ７には電圧（Ｖｓ／４）分の電荷が蓄積されているため、これら２つのコンデンサＣ１，Ｃ７の電荷が足し込まれた結果として、第２の信号ラインＯＵＴＢの電圧が（−Ｖｓ／２）に引き下げられる。また、第１の信号ラインＯＵＴＡの電圧は、グランドレベルのままである。このとき、スイッチＳＷ５がＯＮとなっているので、第２の信号ラインＯＵＴＢの電圧（−Ｖｓ／２）が出力ラインＯＵＴＣに出力され、負荷２０の共通電極Ｘに印加される。
【０４４５】
その後、スイッチＳＷ２がＯＦＦ、スイッチＳＷ３がＯＮに再び切り替えられる。これにより、第１の信号ラインＯＵＴＡの電圧が（＋Ｖｓ／４）に引き上げられるとともに、第２の信号ラインＯＵＴＢの電圧が（−Ｖｓ／４）に引き上げられる。このとき、スイッチＳＷ５がＯＮとなっていることにより、第２の信号ラインＯＵＴＢの電圧（−Ｖｓ／４）が出力ラインＯＵＴＣに出力され、負荷２０の共通電極Ｘに印加される。
【０４４６】
次に、最初の状態と同様に、５つのスイッチＳＷ１，ＳＷ３，ＳＷ２７，ＳＷ２８，ＳＷ５がＯＮ、残りのスイッチＳＷ２，ＳＷ２６，ＳＷ４はＯＦＦとなる。これにより、第１の信号ラインＯＵＴＡの電圧が（Ｖｓ／４）となり、第２の信号ラインＯＵＴＢの電圧がグランドレベルとなる。このとき、第２の信号ラインＯＵＴＢの電圧が出力ラインＯＵＴＣに出力され、負荷２０の共通電極Ｘに対する印加電圧がグランドレベルとされる。以降同様に繰り返されていく。
【０４４７】
なお、この図８４では図示していないが、走査電極Ｙ側の各スイッチＳＷ１'，ＳＷ２'，ＳＷ３'，ＳＷ２６'，ＳＷ２７'，ＳＷ２８'，ＳＷ４'，ＳＷ５'についても共通電極Ｘ側と同様のスイッチング制御が行われる。ただし、図８４に示すように、共通電極Ｘ側の出力ラインＯＵＴＣの出力電圧と走査電極Ｙ側の出力ラインＯＵＴＣ'の出力電圧とが互いに逆相となるようにスイッチング制御が行われる。
【０４４８】
以上のように、本実施形態によれば、電圧（Ｖｓ／４）を発生する１つの電源から、正負の電圧（±Ｖｓ／２）を交互に繰り返す駆動波形を出力ラインＯＵＴＣ，ＯＵＴＣ'上に作りだすことができる。そして、このようにして作り出した正負の電圧（±Ｖｓ／２）を共通電極Ｘ側の出力ラインＯＵＴＣおよび走査電極Ｙ側の出力ラインＯＵＴＣ'に逆相にて印加することにより、負荷２０の両電極Ｘ，Ｙ間に差電圧（Ｖｓ）を印加することができる。
【０４４９】
上述したように、容量性の負荷２０を駆動する際、その電力は、負荷２０の容量Ｃｐ、負荷２０の駆動電圧Ｖ、負荷２０に電圧を印加する際の周波数ｆを用いて、２Ｃｐ・Ｖ2・ｆで表される。本実施形態おいては、負荷２０に印加する電圧の絶対値は従来の１／４で良く、その代わりに負荷２０に電圧を印加する際の周波数が４倍となるので、負荷２０を駆動する際の電力ロスは、２Ｃｐ・（Ｖ／４）2・（４ｆ）で表され、従来の１／４に抑制することができる。したがって、特に電力回収回路を設けなくても、従来と比べて電力利用効率を向上させることができる。
【０４５０】
なお、ここでは、共通電極Ｘおよび走査電極Ｙの両側から正負の電圧（±Ｖｓ／２）を逆相にて印加するようにしたが、第１１の実施形態と同様に、例えば走査電極Ｙ側をグランドに接続し、共通電極Ｘに正負の電圧（±Ｖｓ）を印加するようにしても良い。この場合の構成は図８５のようになる。この図８５の構成において、共通電極Ｘ側の構成は、図８３に示した構成とほぼ同様であり、電源ラインが（Ｖｓ／４）ではなく（Ｖｓ／２）となるのみが相違する。また、図８５の構成では、走査電極Ｙ側はグランドに接続されている。この場合の駆動波形は図８６のようになる。
【０４５１】
このように、図８５の例によれば、電圧（Ｖｓ／２）を発生する１つの電源から、正負の電圧（±Ｖｓ）を交互に繰り返す駆動波形を出力ラインＯＵＴＣ上に作りだすことができる。
【０４５２】
また、図８３の例では電圧（Ｖｓ／４）のＡ／Ｄ電源を用いて駆動波形を発生させる例を示したが、図８３に示したスイッチＳＷ２６〜ＳＷ２８およびコンデンサＣ７と同様の構成を有する低電圧低電力回路部を更に直列に追加していくことにより、更に小さい電圧（例えば、１／８Ｖｓ，１／１６Ｖｓ，…）のＡ／Ｄ電源を用いて同様の駆動波形を発生させることが可能である。よって、負荷２０を駆動する際の電力ロスを更に低減することができる。例えば、上述の低電圧低電力回路部をｎ段直列に入れた場合、負荷２０を駆動する際の電力ロスは、２Ｃｐ・（Ｖ／ｎ）2・（ｎｆ）で表され、従来の１／ｎに抑制することができる。
【０４５３】
図８７は、第１３の実施形態による駆動装置の他の構成例を示す図であり、図８３に示した駆動装置と同一の構成部分には同一の符号を付し、重複する説明を省略する。
【０４５４】
図８７に示す駆動装置では、図８３に示した構成に加えて、共通電極Ｘ側にスイッチＳＷ３０、走査電極Ｙ側にスイッチＳＷ３０'を備えている。スイッチＳＷ３０は、コンデンサＣ１の一方の端子と、コンデンサＣ７の他方の端子との間に接続される。また、スイッチＳＷ３０'は、コンデンサＣ４の一方の端子と、コンデンサＣ８の他方の端子との間に接続される。スイッチＳＷ１は、Ｖｓ／４電源ラインとコンデンサＣ１の一方の端子との間に接続される。スイッチＳＷ１'は、Ｖｓ／４電源ラインとコンデンサＣ４の一方の端子との間に接続される。また、コンデンサＣ７の一方の端子は第１の信号ラインＯＵＴＡに接続され、コンデンサＣ８の一方の端子は第３の信号ラインＯＵＴＡ'に接続される。
【０４５５】
また、図８３ではスイッチＳＷ２８が第２の信号ラインＯＵＴＢとグランドとの間に接続され、スイッチＳＷ２８'が第４の信号ラインＯＵＴＢ'とグランドとの間に接続されていたのに対し、図８７では、スイッチＳＷ２８が第２の信号ラインＯＵＴＢとスイッチＳＷ３との間に接続され、スイッチＳＷ２８'が第４の信号ラインＯＵＴＢ'とスイッチＳＷ３'との間に接続されている。
【０４５６】
図８８は、図８７に示した駆動装置による維持放電期間における駆動波形の詳細例を示すタイムチャートである。
図８８に示すように、共通電極Ｘ側の第１の信号ラインＯＵＴＡの駆動波形は、以下に述べる２点を除いて図８４に示したものと同様である。第１点目の相違は、上記図８４の例では、第１の信号ラインＯＵＴＡの電圧に正の電圧が印加されているとき、第２の信号ラインＯＵＴＢの電圧はグランドレベルに固定していたが、図８８の例では、第１の信号ラインＯＵＴＡの電圧を（＋Ｖｓ／２）としている間に第２の信号ラインＯＵＴＢの電圧を（＋Ｖｓ／４）に上げている点である。
【０４５７】
２点目の相違は、上記図８４の例では、第２の信号ラインＯＵＴＢの電圧を（−Ｖｓ／２）としている間に第１の信号ラインＯＵＴＡの電圧はグランドレベルとしていたが、図８８の例では（−Ｖｓ／４）レベルまで下げるようにしている点である。以下、この２点目の相違について詳しく説明する。
【０４５８】
すなわち、スイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ２７，ＳＷ２８をＯＦＦ、スイッチＳＷ３，ＳＷ５，ＳＷ２６をＯＮにして第２の信号ラインＯＵＴＢの電圧をグランドレベルから（−Ｖｓ／４）に下げるときに、スイッチＳＷ３０はＯＦＦとしておくことにより、第１の信号ラインＯＵＴＡの電圧を（Ｖｓ／４）からグランドレベルに下げる。なお、ここではスイッチＳＷ３とスイッチＳＷ２６とをＯＮとしているが、スイッチＳＷ３，ＳＷ２６はＯＦＦとし、スイッチＳＷ２，ＳＷ２７をＯＮとする方法でも良い。更に、スイッチＳＷ２８もＯＮとすれば、コンデンサＣ７とコンデンサＣ１とを並列に接続できるため、コンデンサＣ１に充電されている電荷をより有効に使うことができる。
【０４５９】
次に、このように第１の信号ラインＯＵＴＡの電圧をグランドレベル、第２の信号ラインＯＵＴＢの電圧を（−Ｖｓ／４）とした状態で、スイッチＳＷ２をＯＮ、スイッチＳＷ３をＯＦＦに切り替えることにより、第１の信号ラインＯＵＴＡの電圧をグランドレベルから（−Ｖｓ／４）、第２の信号ラインＯＵＴＢの電圧を（−Ｖｓ／４）から（−Ｖｓ／２）に下げる。
【０４６０】
その後、スイッチＳＷ２がＯＦＦ、スイッチＳＷ３がＯＮに再び切り替えられる。これにより、第１の信号ラインＯＵＴＡの電圧がグランドレベルに引き上げられるとともに、第２の信号ラインＯＵＴＢの電圧が（−Ｖｓ／４）に引き上げられる。次に、最初の状態と同様に、スイッチＳＷ１，ＳＷ３，ＳＷ２７，ＳＷ２８，ＳＷ５がＯＮ、残りのスイッチＳＷ２，ＳＷ２６，ＳＷ４，ＳＷ３０はＯＦＦとなる。これにより、第１の信号ラインＯＵＴＡの電圧が（Ｖｓ／４）となり、第２の信号ラインＯＵＴＢの電圧がグランドレベルとなる。
【０４６１】
走査電極Ｙ側の各スイッチＳＷ１'，ＳＷ２'，ＳＷ３'，ＳＷ２６'，ＳＷ２７'，ＳＷ２８'，ＳＷ４'，ＳＷ５'，ＳＷ３０'についても共通電極Ｘ側と同様のスイッチング制御が行われる。ただし、図８７に示すように、共通電極Ｘ側の出力ラインＯＵＴＣの出力電圧と走査電極Ｙ側の出力ラインＯＵＴＣ'の出力電圧とが互いに逆相となるようにスイッチング制御が行われる。
【０４６２】
以上のように、図８７の構成例においても、電圧（Ｖｓ／４）を発生する１つの電源から、正負の電圧（±Ｖｓ／２）を交互に繰り返す駆動波形を出力ラインＯＵＴＣ，ＯＵＴＣ'上に作りだすことができる。そして、このようにして作り出した正負の電圧（±Ｖｓ／２）を共通電極Ｘ側の出力ラインＯＵＴＣおよび走査電極Ｙ側の出力ラインＯＵＴＣ'に逆相にて印加することにより、負荷２０の両電極Ｘ，Ｙ間に差電圧（Ｖｓ）を印加することができる。このように、負荷２０に印加する電圧の絶対値は従来の１／４で良ことから、負荷２０を駆動する際の電力ロスは、従来の１／４に抑制することができる。したがって、特に電力回収回路を設けなくても、従来と比べて電力利用効率を向上させることができる。
【０４６３】
また、出力ラインＯＵＴＣ（ＯＵＴＣ'）の電圧をグランドレベルにする方法は、第１の信号ラインＯＵＴＡ（ＯＵＴＡ'）の電圧をグランドレベル、第２の信号ラインＯＵＴＢ（ＯＵＴＢ'）の電圧を（−Ｖｓ／４）にしてスイッチＳＷ４（ＳＷ４'）をＯＮにする方法もあるが、コンデンサＣ１，Ｃ７，Ｃ４，Ｃ８を充電する期間を長くするためには、図８７に示した例の方が好ましい。
【０４６４】
なお、ここでは、共通電極Ｘおよび走査電極Ｙの両側から正負の電圧（±Ｖｓ／２）を逆相にて印加するようにしたが、第１１の実施形態と同様に、例えば走査電極Ｙ側をグランドに接続し、共通電極Ｘに正負の電圧（±Ｖｓ）を印加するようにしても良い。この場合の構成は図８９のようになる。この図８９の構成において、共通電極Ｘ側の構成は、図８７に示した構成とほぼ同様であり、電源ラインが（Ｖｓ／４）ではなく（Ｖｓ／２）となるのみが相違する。また、図８９の構成では、走査電極Ｙ側はグランドに接続されている。この場合の駆動波形は図９０のようになる。
【０４６５】
このように、図８９の例によれば、電圧（Ｖｓ／２）を発生する１つの電源から、正負の電圧（±Ｖｓ）を交互に繰り返す駆動波形を出力ラインＯＵＴＣ上に作りだすことができる。
【０４６６】
また、図８７の例では電圧（Ｖｓ／４）のＡ／Ｄ電源を用いて駆動波形を発生させる例を示したが、図８７に示したスイッチＳＷ２６〜ＳＷ２８，ＳＷ３０およびコンデンサＣ７と同様の構成を有する低電圧低電力回路部を更に直列に追加していくことにより、更に小さい電圧（例えば、１／８Ｖｓ，１／１６Ｖｓ，…）のＡ／Ｄ電源を用いて同様の駆動波形を発生させることが可能である。よって、負荷２０を駆動する際の電力ロスを更に低減することができる。例えば、上述の低電圧低電力回路部をｎ段直列に入れた場合、負荷２０を駆動する際の電力ロスは、２Ｃｐ・（Ｖ／ｎ）2・（ｎｆ）で表され、従来の１／ｎに抑制することができる。
【０４６７】
図９１は、第１３の実施形態による駆動装置の他の構成例を示す図であり、図８９および図７７に示した駆動装置と同一の構成部分には同一の符号を付し、重複する説明を省略する。
【０４６８】
図９１に示す駆動装置は、図８９の例のように共通電極Ｘ側に低電圧低電力回路部を２段直列に入れることと、図８０に示したように電源として負の電圧（−Ｖｓ／２）を用いることと、図７７に示したように走査電極Ｙ側をスキャンドライバ３１'および電圧Ｖscの電源ラインにより構成し、負荷２０の片側にて電圧（±Ｖｓ）を印加することを組み合わせたものである。
【０４６９】
このように構成することにより、共通電極Ｘ側から負荷２０に電圧（±Ｖｓ）を印加し、走査電極Ｙ側の回路の簡略化が可能となる。また、外部電源電圧が（−Ｖｓ／２）であり、負荷２０に対する消費電力は従来の１／２になる。また、ドライバ回路４４とスキャンドライバ３１'の耐圧はＶｓ／２（Ｖsc＝Ｖｓ／２の場合）以上であれば良く、耐圧を従来の１／２に抑えることができる。
【０４７０】
図９２は、図９１に示した駆動装置による維持放電期間における駆動波形の詳細例を示すタイムチャートである。
図９２に示すように、共通電極Ｘ側の出力ラインＯＵＴＣおよび走査電極Ｙ側の出力ラインＯＵＴＣ'の駆動波形は、図９０に示したものと全く同様である。また、共通電極Ｘ側の第１の信号ラインＯＵＴＡおよび第２の信号ラインＯＵＴＢの駆動波形は、図９０の例ではグランドレベルの期間よりも（Ｖｓ／２）レベルの期間の方が長かったのに対して、図９２の例ではこれとは逆に（Ｖｓ／２）レベルの期間よりグランドレベルの期間の方が長い点を除き、両図の駆動波形はほぼ同様である。
【０４７１】
なお、出力ラインＯＵＴＣの電圧をグランドレベルにする方法は、第１の信号ラインＯＵＴＡの電圧を（Ｖｓ／２）、第２の信号ラインＯＵＴＢの電圧をグランドレベルにしてスイッチＳＷ５をＯＮにする方法もあるが、コンデンサＣ１，Ｃ７を充電する期間を長くするためには、図９２に示した例のように、第１の信号ラインＯＵＴＡの電圧をグランドレベル、第２の信号ラインＯＵＴＢの電圧を（−Ｖｓ／２）グランドレベルにしてスイッチＳＷ４をＯＮにする方が好ましい。
【０４７２】
また、タイムチャートの最初の部分で第１の信号ラインＯＵＴＡの電圧を（Ｖｓ／２）、第２の信号ラインＯＵＴＢの電圧をグランドレベルにする方法として、図９２の例では、スイッチＳＷ１とスイッチＳＷ３０とをＯＮとしているが、スイッチＳＷ２とスイッチＳＷ２８とをＯＮにする方法もある。更に、スイッチＳＷ２７もＯＮとすれば、コンデンサＣ１に充電されている電荷をより有効に使うことができる。
【０４７３】
以上第１〜第１３の実施形態について説明してきたが、これらの駆動装置は、プラズマディスプレイ装置に適用することが可能である。プラズマディスプレイ装置の構成は、上記図９９〜図１０１に示した通りである。
【０４７４】
（第１４の実施形態）
次に、本発明の第１４の実施形態について説明する。
第１４の実施形態は、以上各実施形態に示した駆動方法を、本出願人が既に取得済みの特許２８０１８９３号に記載の駆動方法に適用したものである。
図９３および図９４は、上記特許２８０１８９３号に記載されたＰＤＰの概略構成およびプラズマディスプレイ装置の概略構成を抜粋して示した図である。また、図９５は、この特許２８０１８９３号に記載の駆動方法を実現する駆動装置の構成を概略的にまとめて示した図である。
【０４７５】
以下に、上記特許２８０１８９３号に記載の駆動方法を図９５に従って簡単に説明する。図９５において、負荷２０（ＰＤＰ）の一面に設けられた互いに平行な複数の共通電極Ｘのうち、奇数番目の共通電極Ｘｏは奇数用のＸｏドライバ６１に接続され、偶数番目の共通電極Ｘｅは偶数用のＸｅドライバ６２に接続される。
【０４７６】
また、負荷２０（ＰＤＰ）の一面に設けられた互いに平行な複数の走査電極Ｙ１〜Ｙｎは、それぞれ各表示ライン毎に設けられたスキャンドライバ３１'-1〜３１'-nに接続される。そして、これら複数のスキャンドライバ３１'-1〜３１'-nのうち、奇数番目のスキャンドライバ３１'-1，３１'-3…は奇数用のＹｏ共通回路６３に接続され、偶数番目のスキャンドライバ３１'-2，３１'-4…は偶数用のＹｅ共通回路６４に接続される。
【０４７７】
そして、あるタイミングｔ１では、Ｘｏドライバ６１とＹｏ共通回路６３およびＸｅドライバ６２とＹｅ共通回路６４の組合せで共通電極Ｘおよび走査電極Ｙを駆動する。また、次のタイミングｔ２では、Ｘｏドライバ６１とＹｅ共通回路６４およびＸｅドライバ６２とＹｏ共通回路６３の組合せで共通電極Ｘおよび走査電極Ｙを駆動する。
【０４７８】
以上の動作を、奇数の表示ラインと偶数の表示ラインとを別々のフィールドに分けて表示し、これを交互に繰り返すことで全画面を表示する。図９９に示した従来のプラズマディスプレイ装置では、上述のタイミングｔ１における駆動に相当する駆動しか行わないのに対し、図９５の例では、タイミングｔ１における表示ラインの駆動を補間する駆動をタイミングｔ２で行うことにより、ＰＤＰの表示ラインを擬似的に２倍に増やし、表示の解像度および輝度を向上できるようにしている。
【０４７９】
第１４の実施形態では、この図９５に示すＸｏドライバ６１、Ｘｅドライバ６２、Ｙｏ共通回路６３、Ｙｅ共通回路６４のそれぞれに上記第１〜第１３で説明した構成を適用するものである。
すなわち、図９５に示す負荷２０はプラズマディスプレイパネルであり、例えば図５６〜図６０で説明した動作をＸｏドライバ６１、Ｘｅドライバ６２、Ｙｏ共通回路６３、Ｙｅ共通回路６４に当てはめることにより説明できる。図５６のスキャンドライバ３１'は図９５の３１'-1，３１'-3…に当てはめることにより説明できる。
【０４８０】
このようにすれば、素子の耐圧を低く抑え、低電圧化による省電力化と、低電圧化および低耐圧化によるコストダウンを実現しながら、ＰＤＰの表示解像度の向上および輝度向上を実現することができる。
【０４８１】
（第１５の実施形態）
次に、本発明の第１５の実施形態について説明する。
図９６は、図２に示した構成を更に応用したものであり、互いに対応する構成には同一の符号を付している。図２との違いは、電源回路の入力電圧のみである故、出力ラインＯＵＴＣ，ＯＵＴＣ'の出力波形は図９７のようになる。動作の詳細については、図２と同じ故、省略する。
【０４８２】
（その他の実施形態）
図９８は、その他の実施形態を説明するための図である。この図９８は、コンデンサＣ１に電圧を印加する他の方法を示したものである。すなわち、ＶINなる電源を一次側に設置し、２次側において、コイルＬ１，Ｌ２を使って入力電圧ＶINに対して任意のｎ倍の電圧ｎＶINを生成し、コンデンサＣ１に印加する。そして、スイッチＳＷ２，ＳＷ３を用いて上記各実施形態の動作を実現する。このように構成すると、スイッチＳＷ１を省略することができるとともに、電源を簡易化することができる。
【０４８３】
なお、以上の各実施形態では、平面表示装置、特に交流駆動型ＰＤＰ装置の負荷に対して駆動電圧を印加する例について説明してきたが、本発明で対象とする負荷はこの例に限定されるものではなく、ＥＬ表示装置あるいは平面表示装置以外にも適用することも可能である。
【０４８４】
【発明の効果】
以上詳しく説明したように、本発明によれば、駆動回路内の各素子にかかる最大の電圧を、プラズマディスプレイパネルに印加すべき所定電圧よりも低い電圧とすることができ、各素子の耐圧を従来に比べて低く抑えることができる。これにより、構成が小さく安価な素子を用いることができ、回路構成の簡素化と製造コストの低減を実現することができる。
また、本発明によれば、プラズマディスプレイパネルに印加する電圧は所定電圧より絶対値が小さい電圧で良いため、プラズマディスプレイパネルに電圧を印加する周期が従来の２倍となることを考慮しても、所定電圧そのものをプラズマディスプレイパネルに印加していた従来に比べて全体として電力のロスを小さくすることができる。
【図面の簡単な説明】
【図１】本実施形態による駆動装置の要素的特徴を示す構成図である。
【図２】第１の実施形態による駆動装置の構成例を示す図である。
【図３】図２に示した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図４】図２に示した駆動装置による維持放電期間における駆動波形の他の例を示すタイムチャートである。
【図５】第１の実施形態による駆動装置の具体的構成例を示す図である。
【図６】スイッチの構成例を示す図であり、（ａ）はスイッチＳＷ３の構成例を示し、（ｂ）はスイッチＳＷ１，ＳＷ２の構成例を示し、（ｃ）はスイッチＳＷ３の構成例を示す図である。
【図７】維持放電期間において電極Ｘ，Ｙに印加するパルス電圧の駆動波形の例を示す図である。
【図８】維持放電期間において電極Ｘ，Ｙに印加するパルス電圧の駆動波形の例を示す図である。
【図９】維持放電期間において電極Ｘ，Ｙに印加するパルス電圧の駆動波形の例を示す図である。
【図１０】維持放電期間において電極Ｘ，Ｙに印加するパルス電圧の駆動波形の例を示す図である。
【図１１】維持放電期間において電極Ｘ，Ｙに印加するパルス電圧の駆動波形の例を示す図である。
【図１２】維持放電期間において電極Ｘ，Ｙに印加するパルス電圧の駆動波形の例を示す図である。
【図１３】維持放電期間において電極Ｘ，Ｙに印加するパルス電圧の駆動波形の例を示す図である。
【図１４】図７に示した駆動波形を生成するためのスイッチング制御の例を示すタイムチャートである。
【図１５】図８に示した駆動波形を生成するためのスイッチング制御の例を示すタイムチャートである。
【図１６】図９に示した駆動波形を生成するためのスイッチング制御の例を示すタイムチャートである。
【図１７】図１０に示した駆動波形を生成するためのスイッチング制御の例を示すタイムチャートである。
【図１８】図１１に示した駆動波形を生成するためのスイッチング制御の例を示すタイムチャートである。
【図１９】図１１に示した駆動波形を生成するためのスイッチング制御の他の例を示すタイムチャートである。
【図２０】図１２に示した駆動波形を生成するためのスイッチング制御の例を示すタイムチャートである。
【図２１】図１３に示した駆動波形を生成するためのスイッチング制御の例を示すタイムチャートである。
【図２２】図１３に示した駆動波形を生成するためのスイッチング制御の他の例を示すタイムチャートである。
【図２３】第１の実施形態による駆動装置の他の構成例を示す図である。
【図２４】図２３のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図２５】図２３のように構成した駆動装置による維持放電期間における駆動波形の他の例を示すタイムチャートである。
【図２６】第２の実施形態による駆動装置の構成例を示す図である。
【図２７】第２の実施形態による駆動装置の他の構成例を示す図である。
【図２８】図２７のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図２９】第３の実施形態による駆動装置の構成例を示す図である。
【図３０】第３の実施形態による駆動装置の他の構成例を示す図である。
【図３１】図３０のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図３２】第４の実施形態による駆動装置の構成例を示す図である。
【図３３】第４の実施形態による駆動装置の他の構成例を示す図である。
【図３４】図３３のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図３５】第５の実施形態による駆動装置の構成例を示す図である。
【図３６】図３５のように構成した駆動装置によるリセット期間および維持放電期間における駆動波形の例を示すタイムチャートである。
【図３７】第５の実施形態による駆動装置の他の構成例を示す図である。
【図３８】図３７のように構成した駆動装置による駆動波形の例を示すタイムチャートである。
【図３９】第５の実施形態による駆動装置の他の構成例を示す図である。
【図４０】図３９のように構成した駆動装置によるリセット期間および維持放電期間における駆動波形の例を示すタイムチャートである。
【図４１】第６の実施形態による駆動装置の構成例を示す図である。
【図４２】図４１のように構成した駆動装置による駆動波形の例を示すタイムチャートである。
【図４３】図４１に示した電力回収回路における電力回収の様子を示すタイミングチャートである。
【図４４】第６の実施形態による駆動装置の他の構成例を示す図である。
【図４５】図４４に示した電力回収回路における電力回収の様子を示すタイミングチャートである。
【図４６】第６の実施形態による駆動装置の他の構成例を示す図である。
【図４７】第６の実施形態による駆動装置の他の構成例を示す図である。
【図４８】第６の実施形態による駆動装置の他の構成例を示す図である。
【図４９】第６の実施形態による駆動装置の他の構成例を示す図である。
【図５０】第６の実施形態による駆動装置の他の構成例を示す図である。
【図５１】第６の実施形態による駆動装置の他の構成例を示す図である。
【図５２】図５１のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図５３】第６の実施形態による駆動装置の他の構成例を示す図である。
【図５４】図５１のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図５５】第６の実施形態による駆動装置の他の構成例を示す図である。
【図５６】第７の実施形態による駆動装置の構成例を示す図である。
【図５７】図５６のように構成した駆動装置による駆動波形の例を示すタイムチャートである。
【図５８】第７の実施形態による駆動装置の他の構成例を示す図である。
【図５９】図５８のように構成した駆動装置による駆動波形の例を示すタイムチャートである。
【図６０】第８の実施形態による駆動装置の構成例を示す図である。
【図６１】第８の実施形態による駆動装置の他の構成例を示す図である。
【図６２】図６１のように構成した駆動装置による駆動波形の例を示すタイムチャートである。
【図６３】第９の実施形態による駆動装置の構成例を示す図である。
【図６４】第９の実施形態による駆動装置の他の構成例を示す図である。
【図６５】図６４のように構成した駆動装置による駆動波形の例を示すタイムチャートである。
【図６６】第１０の実施形態による駆動装置の構成例を示す図である。
【図６７】図６６のように構成した駆動装置による駆動波形の例を示すタイムチャートである。
【図６８】第１０の実施形態による駆動装置の他の構成例を示す図である。
【図６９】第１１の実施形態による駆動装置の構成例を示す図である。
【図７０】図６９のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図７１】第１１の実施形態による駆動装置の他の構成例を示す図である。
【図７２】図７１のように構成した駆動装置による駆動波形の例を示すタイムチャートである。
【図７３】第１１の実施形態による駆動装置の他の構成例を示す図である。
【図７４】図７３のように構成した駆動装置による駆動波形の例を示すタイムチャートである。
【図７５】第１１の実施形態による駆動装置の他の構成例を示す図である。
【図７６】図７５のように構成した駆動装置による駆動波形の例を示すタイムチャートである。
【図７７】第１１の実施形態による駆動装置の他の構成例を示す図である。
【図７８】図７７のように構成した駆動装置による駆動波形の例を示すタイムチャートである。
【図７９】第１１の実施形態による駆動装置の他の構成例を示す図である。
【図８０】第１２の実施形態による駆動装置の構成例を示す図である。
【図８１】図８０のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図８２】第１２の実施形態による駆動装置の他の構成例を示す図である。
【図８３】第１３の実施形態による駆動装置の構成例を示す図である。
【図８４】図８３のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図８５】第１３の実施形態による駆動装置の他の構成例を示す図である。
【図８６】図８５のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図８７】第１３の実施形態による駆動装置の他の構成例を示す図である。
【図８８】図８７のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図８９】第１３の実施形態による駆動装置の他の構成例を示す図である。
【図９０】図８９のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図９１】第１３の実施形態による駆動装置の他の構成例を示す図である。
【図９２】図９１のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図９３】第１４の実施形態によるＰＤＰの概略構成を示す図である。
【図９４】第１４の実施形態によるプラズマディスプレイ装置の概略構成例を示す図である。
【図９５】第１４の実施形態による駆動装置の構成例を示す図である。
【図９６】第１５の実施形態による駆動装置の構成例を示す図である。
【図９７】図９６のように構成した駆動装置による維持放電期間における駆動波形の例を示すタイムチャートである。
【図９８】その他の実施形態の構成例を示す図である。
【図９９】交流駆動型プラズマディスプレイ装置の全体構成を示す図である。
【図１００】１画素である第ｉ行第ｊ列のセルＣijの断面構成を示す図である。
【図１０１】従来の交流駆動型ＰＤＰの駆動方法の例を示す波形図である。
【図１０２】従来の駆動装置の構成例を示す図である。
【図１０３】従来の駆動装置の他の構成例を示す図である。
【図１０４】図１０３の駆動装置に必要な高電圧電源の構成を示す図である。
【図１０５】図１０３のように構成した駆動装置によるアドレス期間および維持放電期間における駆動波形の例を示すタイムチャートである。
【符号の説明】
１  交流駆動型ＰＤＰ
２  Ｘ側回路
３  Ｙ側回路
２０  負荷
２２，３３  電力回収回路
３１'  スキャンドライバ
４１  ＡＣ電源
４２  Ａ／Ｄ変換器
４３  電源回路
４４  ドライバ回路
ＳＷ１〜ＳＷ５  スイッチ
ＯＵＴＡ  第１の信号ライン
ＯＵＴＢ  第２の信号ライン
Ｃ１，Ｃ４  コンデンサ
【図１】
0004827040.tif 000002
【図２】
0004827040.tif 000003
【図３】
0004827040.tif 000004
【図４】
0004827040.tif 000005
【図５】
0004827040.tif 000006
【図６】
0004827040.tif 000007
【図７】
0004827040.tif 000008
【図８】
0004827040.tif 000009
【図９】
0004827040.tif 000010
【図１０】
0004827040.tif 000011
【図１１】
0004827040.tif 000012
【図１２】
0004827040.tif 000013
【図１３】
0004827040.tif 000014
【図１４】
0004827040.tif 000015
【図１５】
0004827040.tif 000016
【図１６】
0004827040.tif 000017
【図１７】
0004827040.tif 000018
【図１８】
0004827040.tif 000019
【図１９】
0004827040.tif 000020
【図２０】
0004827040.tif 000021
【図２１】
0004827040.tif 000022
【図２２】
0004827040.tif 000023
【図２３】
0004827040.tif 000024
【図２４】
0004827040.tif 000025
【図２５】
0004827040.tif 000026
【図２６】
0004827040.tif 000027
【図２７】
0004827040.tif 000028
【図２８】
0004827040.tif 000029
【図２９】
0004827040.tif 000030
【図３０】
0004827040.tif 000031
【図３１】
0004827040.tif 000032
【図３２】
0004827040.tif 000033
【図３３】
0004827040.tif 000034
【図３４】
0004827040.tif 000035
【図３５】
0004827040.tif 000036
【図３６】
0004827040.tif 000037
【図３７】
0004827040.tif 000038
【図３８】
0004827040.tif 000039
【図３９】
0004827040.tif 000040
【図４０】
0004827040.tif 000041
【図４１】
0004827040.tif 000042
【図４２】
0004827040.tif 000043
【図４３】
0004827040.tif 000044
【図４４】
0004827040.tif 000045
【図４５】
0004827040.tif 000046
【図４６】
0004827040.tif 000047
【図４７】
0004827040.tif 000048
【図４８】
0004827040.tif 000049
【図４９】
0004827040.tif 000050
【図５０】
0004827040.tif 000051
【図５１】
0004827040.tif 000052
【図５２】
0004827040.tif 000053
【図５３】
0004827040.tif 000054
【図５４】
0004827040.tif 000055
【図５５】
0004827040.tif 000056
【図５６】
0004827040.tif 000057
【図５７】
0004827040.tif 000058
【図５８】
0004827040.tif 000059
【図５９】
0004827040.tif 000060
【図６０】
0004827040.tif 000061
【図６１】
0004827040.tif 000062
【図６２】
0004827040.tif 000063
【図６３】
0004827040.tif 000064
【図６４】
0004827040.tif 000065
【図６５】
0004827040.tif 000066
【図６６】
0004827040.tif 000067
【図６７】
0004827040.tif 000068
【図６８】
0004827040.tif 000069
【図６９】
0004827040.tif 000070
【図７０】
0004827040.tif 000071
【図７１】
0004827040.tif 000072
【図７２】
0004827040.tif 000073
【図７３】
0004827040.tif 000074
【図７４】
0004827040.tif 000075
【図７５】
0004827040.tif 000076
【図７６】
0004827040.tif 000077
【図７７】
0004827040.tif 000078
【図７８】
0004827040.tif 000079
【図７９】
0004827040.tif 000080
【図８０】
0004827040.tif 000081
【図８１】
0004827040.tif 000082
【図８２】
0004827040.tif 000083
【図８３】
0004827040.tif 000084
【図８４】
0004827040.tif 000085
【図８５】
0004827040.tif 000086
【図８６】
0004827040.tif 000087
【図８７】
0004827040.tif 000088
【図８８】
0004827040.tif 000089
【図８９】
0004827040.tif 000090
【図９０】
0004827040.tif 000091
【図９１】
0004827040.tif 000092
【図９２】
0004827040.tif 000093
【図９３】
0004827040.tif 000094
【図９４】
0004827040.tif 000095
【図９５】
0004827040.tif 000096
【図９６】
0004827040.tif 000097
【図９７】
0004827040.tif 000098
【図９８】
0004827040.tif 000099
【図９９】
0004827040.tif 000100
【図１００】
0004827040.tif 000101
【図１０１】
0004827040.tif 000102
【図１０２】
0004827040.tif 000103
【図１０３】
0004827040.tif 000104
【図１０４】
0004827040.tif 000105
【図１０５】
0004827040.tif 000106