(57)【特許請求の範囲】
【請求項１】
半導体基板の表層部において、複数個に分割され隣接して配置される第１導電型の第１不純物拡散領域と第２導電型の第２不純物拡散領域とを備えるダイオードであって、
前記半導体基板の表層部において、前記第１不純物拡散領域と第２不純物拡散領域の隣接する端部が、前記半導体基板の表層部における半導体層を挟んで、一定の間隔Ｌにあり、
前記第１不純物拡散領域と第２不純物拡散領域の平面形状が、短冊形状であり、
前記第１不純物拡散領域と第２不純物拡散領域が、前記短冊形状の長軸方向を平行にして、前記半導体基板の表層部に、等間隔に交互に配置されてなり、
前記第１不純物拡散領域と第２不純物拡散領域の短冊形状の長軸方向における長さが、略同一であり、
前記第１不純物拡散領域と第２不純物拡散領域の隣接する端部が、前記短冊形状の長軸方向の長さをＹとし、前記短冊形状の長軸と直交する方向の長さをＸとする略矩形形状を形成してなり、
前記等間隔に交互に配置された第１不純物拡散領域と第２不純物拡散領域の前記短冊形状の長軸と直交する方向における一方の端に隣接して、前記分割された第１不純物拡散領域同士および第２不純物拡散領域同士をそれぞれ電気的に接続して集電するための電極が配置され、
前記電極から前記第１不純物拡散領域と第２不純物拡散領域へのコンタクトの数が、前記短冊形状の長軸と直交する方向における一方の端から他方の端に向かって、順次、多く設定されてなり、
前記分割された第１不純物拡散領域同士および第２不純物拡散領域同士が、それぞれ、電気的に接続されてなることを特徴とするダイオード。
【請求項２】
前記長さの比Ｘ／Ｙが、０．５以上、２．０以下であることを特徴とする請求項１に記載のダイオード。
【請求項３】
半導体基板の表層部において、複数個に分割され隣接して配置される第１導電型の第１不純物拡散領域と第２導電型の第２不純物拡散領域とを備えるダイオードであって、
前記半導体基板の表層部において、前記第１不純物拡散領域と第２不純物拡散領域の隣接する端部が、前記半導体基板の表層部における半導体層を挟んで、一定の間隔Ｌにあり、
前記第１不純物拡散領域と第２不純物拡散領域の平面形状が、短冊形状であり、
前記第１不純物拡散領域と第２不純物拡散領域が、前記短冊形状の長軸方向を平行にして、前記半導体基板の表層部に、等間隔に交互に配置されてなり、
前記第１不純物拡散領域と第２不純物拡散領域の短冊形状の長軸方向における長さが、前記短冊形状の長軸と直交する方向における両端から中央に向かって、順次、長く設定されてなり、
前記等間隔に交互に配置された第１不純物拡散領域と第２不純物拡散領域の前記短冊形状の長軸と直交する方向における両端に隣接して、前記分割された第１不純物拡散領域同士および第２不純物拡散領域同士をそれぞれ電気的に接続して集電するための電極が配置され、
前記電極に、前記分割された第１不純物拡散領域同士および第２不純物拡散領域同士が、それぞれ、電気的に接続されてなることを特徴とするダイオード。
【請求項４】
前記ダイオードが、同じ前記半導体基板の別位置に形成される、半導体装置の入出力保護に用いられることを特徴とする請求項１乃至３のいずれか一項に記載のダイオード。
【請求項５】
前記ダイオードが、前記半導体装置の入力端子とグランド間、または出力端子とグランド間において、１段のダイオードとして構成されることを特徴とする請求項４に記載のダイオード。
【請求項６】
前記半導体基板がシリコンからなり、内部に埋め込み絶縁層を有さないことを特徴とする請求項１乃至５のいずれか一項に記載のダイオード。
【請求項７】
前記間隔Ｌが、３．０μｍ以上、４．５μｍ以下であり、
前記間隔Ｌにある第１不純物拡散領域と第２不純物拡散領域の隣接する端部の全長（接合幅）Ｗが、２００００μｍ以上であることを特徴とする請求項１乃至６のいずれか一項に記載のダイオード。
【請求項８】
前記間隔Ｌにある第１不純物拡散領域と第２不純物拡散領域の隣接する端部の全長（接合幅）Ｗが、３００００μｍ以上であることを特徴とする請求項７に記載のダイオード。
【請求項９】
前記ダイオードが、車載用のダイオードであることを特徴とする請求項７または８に記載のダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の入出力保護に用いられる保護用ダイオードに関するものである。
【背景技術】
【０００２】
半導体装置においては、静電気放電（Electro Static Discharge、ＥＳＤ）やサージ電圧・電流による破壊を防止するため、入出力保護素子として保護用ダイオードが用いられている。このような保護用ダイオードが、例えば、特開平２−５８２６２号公報（特許文献１）に開示されている。
【０００３】
図１６（ａ）〜（ｃ）は、保護用ダイオードが形成された半導体装置と、従来の保護用ダイオードの構成を示す図である。図１６（ａ）は、従来の保護用ダイオードが形成された半導体装置の模式的な断面図であり、図１６（ｂ）は、図１６（ａ）に示す保護用ダイオードの等価回路図である。
【０００４】
図１６（ａ）に示す半導体装置９０は、内部に埋め込み絶縁層９３を有するＳＯＩ（Silicon On Insulator）構造の半導体基板９２に形成されている。図１６（ａ）において、ｐ型拡散領域９７とｎ型拡散領域９８が交互に並んだ左側の領域は、保護用ダイオード９１ａ〜９１ｃが形成された領域である。また、その右側の領域は、ＣＭＯＳ回路を例とした、半導体装置９０の本体回路９０ａが形成された領域である。保護用ダイオード９１ａ〜９１ｃの形成領域は、絶縁分離トレンチ９６によって３つの区画に分離されている。各区画内においては、ｐ型拡散領域９７同士およびｎ型拡散領域９８同士が接続され、それぞれの区画内において、１個のダイオードが形成されている。また、３個の各区画に形成された保護用ダイオード９１ａ〜９１ｃは、それぞれ、直列に接続されている。従って、半導体装置９０の保護用ダイオード９１ａ〜９１ｃに関する等価回路は図１６（ｂ）になり、３段のダイオード構成となっている。尚、図１６（ａ），（ｂ）において四角で示した部分は、半導体装置９０の入力端子または出力端子である。保護用ダイオード９１ａ〜９１ｃは、図のように、入力／出力端子とグランド間で逆方向に接続され、ＥＳＤやサージ電圧・電流が発生すると、保護用ダイオード９１ａ〜９１ｃを通ってグランドに電流が流れて、本体回路９０ａが保護される。
【特許文献１】特開平２−５８２６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１６（ｃ）は、図１６（ａ），（ｂ）の保護用ダイオード９１ａ〜９１ｃについて、個々のダイオードの構成要素を拡大して示した模式的な断面図である。尚、符号９５は、ＳＯＩ構造の半導体基板９２における埋め込み絶縁層９３上の半導体層であり、符号９５ｗは、半導体層９５に形成されたｐ型ウェルである。また、符号９７ｃ，９８ｃは、それぞれ、ｐ型拡散領域９７とｎ型拡散領域９８にコンタクトをとるためのｐ型高濃度拡散領域とｎ型高濃度拡散領域である。
【０００６】
図１６（ｃ）に示すように、一般的に、従来の保護用ダイオード９１ａ〜９１ｃにおいては、ｐ型拡散領域９７とｎ型拡散領域９８をオーバーラップ（矢印で示した領域ｓ）させている。このようにｐ型拡散領域９７とｎ型拡散領域９８をオーバーラップさせることで、ＰＮ接合部を安定的に形成することができる反面、ＤＣ耐圧が数Ｖと低くなる。このため、図１６（ａ），（ｂ）に示すように、複数個のダイオードを直列に接続して、必要なＤＣ耐圧を確保している。
【０００７】
しかしながら、複数個のダイオードを直列接続する場合には、ダイオードの全体面積が大きくなってしまう問題点がある。また、埋め込み絶縁層が形成されていない通常の半導体基板を用いる場合には、複数個のダイオードを直列接続すると、寄生トランジスタが形成されてラッチアップが発生し易くなる。
【０００８】
そこで本発明は、必要なＤＣ耐圧とＥＳＤ耐量が確保され、小型で、且つＳＯＩ構造でない通常の半導体基板を用いてもラッチアップが発生し難いダイオードを提供することを目的としている。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明は、半導体基板の表層部において、複数個に分割され隣接して配置される第１導電型の第１不純物拡散領域と第２導電型の第２不純物拡散領域とを備えるダイオードであって、前記半導体基板の表層部において、前記第１不純物拡散領域と第２不純物拡散領域の隣接する端部が、前記半導体基板の表層部における半導体層を挟んで、一定の間隔Ｌにあり、前記第１不純物拡散領域と第２不純物拡散領域の平面形状が、短冊形状であり、前記第１不純物拡散領域と第２不純物拡散領域が、前記短冊形状の長軸方向を平行にして、前記半導体基板の表層部に、等間隔に交互に配置されてなり、前記第１不純物拡散領域と第２不純物拡散領域の短冊形状の長軸方向における長さが、略同一であり、前記第１不純物拡散領域と第２不純物拡散領域の隣接する端部が、前記短冊形状の長軸方向の長さをＹとし、前記短冊形状の長軸と直交する方向の長さをＸとする略矩形形状を形成してなり、前記等間隔に交互に配置された第１不純物拡散領域と第２不純物拡散領域の前記短冊形状の長軸と直交する方向における一方の端に隣接して、前記分割された第１不純物拡散領域同士および第２不純物拡散領域同士をそれぞれ電気的に接続して集電するための電極が配置され、前記電極から前記第１不純物拡散領域と第２不純物拡散領域へのコンタクトの数が、前記短冊形状の長軸と直交する方向における一方の端から他方の端に向かって、順次、多く設定されてなり、前記分割された第１不純物拡散領域同士および第２不純物拡散領域同士が、それぞれ、電気的に接続されてなることを特徴としている。
【００１０】
これによれば、上記のダイオードにおいては、第１不純物拡散領域と第２不純物拡散領域がオーバーラップすることなく、一定の間隔Ｌにある。このため、間隔Ｌを適宜設定することで、必要なＤＣ耐圧を確保することができる。また、前記間隔Ｌにある第１不純物拡散領域と第２不純物拡散領域の隣接する端部の全長（接合幅）Ｗを適宜設定することで、必要なＥＳＤ耐量を確保することができる。従って、上記ダイオードは、必要なＤＣ耐圧とＥＳＤ耐量が確保されたダイオードとすることができる。
【００１１】
また、上記のダイオードは、前記第１不純物拡散領域および第２不純物拡散領域が複数個に分割され、前記分割された第１不純物拡散領域同士および第２不純物拡散領域同士が、それぞれ電気的に接続されてなるダイオードである。
【００１２】
これによっても、上記と同様に、必要なＤＣ耐圧とＥＳＤ耐量が確保されたダイオードとすることができる。また、第１不純物拡散領域と第２不純物拡散領域の配置の自由度が増すため、小型のダイオードとすることができる。
また、上記のダイオードは、前記第１不純物拡散領域と第２不純物拡散領域の平面形状が、短冊形状である。前記第１不純物拡散領域と第２不純物拡散領域は、前記短冊形状の長軸方向を平行にして、前記半導体基板の表層部に、等間隔に交互に配置されている。これにより、第１不純物拡散領域と第２不純物拡散領域がコンパクトに配置されるため、当該ダイオードの占有面積を低減して小型化することができる。
さらに、上記のダイオードは、前記第１不純物拡散領域と第２不純物拡散領域の短冊形状の長軸方向における長さが略同一であり、当該ダイオードを、前記第１不純物拡散領域と第２不純物拡散領域の隣接する端部が、前記短冊形状の長軸方向の長さをＹとし、前記短冊形状の長軸と直交する方向の長さをＸとする略矩形形状を形成してなるように構成している。また、前記第１不純物拡散領域と第２不純物拡散領域へのコンタクトの数を、前記短冊形状の長軸と直交する方向における一方の端から他方の端に向かって、順次、多く設定されている。すなわち、前記一方の端に隣接して集電のための電極を配置しても、遠くにある他方の端に向かってサージ電流が多く供給される構造となっているため、ＥＳＤサージによるブレイクダウンを当該ダイオード内で均一に起こさせることができる。これにより、ＥＳＤサージ吸収効率（単位面積あたりのＥＳＤ耐量）を向上させることができる。
この場合には、請求項２に記載のように、前記長さの比Ｘ／Ｙが、０．５以上、２．０以下であることが好ましい。これにより、１５ｋＶ以上のＥＳＤ耐量を確保することができる。
請求項３に記載の発明は、半導体基板の表層部において、複数個に分割され隣接して配置される第１導電型の第１不純物拡散領域と第２導電型の第２不純物拡散領域とを備えるダイオードであって、前記半導体基板の表層部において、前記第１不純物拡散領域と第２不純物拡散領域の隣接する端部が、前記半導体基板の表層部における半導体層を挟んで、一定の間隔Ｌにあり、前記第１不純物拡散領域と第２不純物拡散領域の平面形状が、短冊形状であり、前記第１不純物拡散領域と第２不純物拡散領域が、前記短冊形状の長軸方向を平行にして、前記半導体基板の表層部に、等間隔に交互に配置されてなり、前記第１不純物拡散領域と第２不純物拡散領域の短冊形状の長軸方向における長さが、前記短冊形状の長軸と直交する方向における両端から中央に向かって、順次、長く設定されてなり、前記等間隔に交互に配置された第１不純物拡散領域と第２不純物拡散領域の前記短冊形状の長軸と直交する方向における両端に隣接して、前記分割された第１不純物拡散領域同士および第２不純物拡散領域同士をそれぞれ電気的に接続して集電するための電極が配置され、前記電極に、前記分割された第１不純物拡散領域同士および第２不純物拡散領域同士が、それぞれ、電気的に接続されてなることを特徴としている。
上記ダイオードについても、請求項１に記載のダイオードと同様に、必要なＤＣ耐圧とＥＳＤ耐量が確保された、小型のダイオードとすることができる。
また、上記ダイオードは、前記第１不純物拡散領域と第２不純物拡散領域の短冊形状の長軸方向における長さが、前記短冊形状の長軸と直交する方向における両端から中央に向かって、順次、長く設定されてなるように、当該ダイオードを構成している。この場合には、前記短冊形状の長軸と直交する方向における両端に隣接して集電のための各電極を配置しても、遠くにある中央に向かってサージ電流が多く供給される構造となっているため、ＥＳＤサージによるブレイクダウンを当該ダイオード内で均一に起こさせることができる。これにより、ＥＳＤサージ吸収効率（単位面積あたりのＥＳＤ耐量）を向上させることができる。
【００１３】
請求項４に記載のように、前記ダイオードは、同じ前記半導体基板の別位置に形成される、半導体装置の入出力保護に用いられて好適である。
【００１４】
これにより、前記半導体装置をＥＳＤやサージ電圧・電流から保護すると共に、前記半導体装置とダイオードを合わせた面積を低減して、全体を小型化することができる。
【００１５】
請求項５に記載の発明は、前記ダイオードが、前記半導体装置の入力端子とグランド間、または出力端子とグランド間において、１段のダイオードとして構成されることを特徴としている。
【００１６】
当該ダイオードでは、前記第１不純物拡散領域と第２不純物拡散領域の間隔Ｌで必要なＤＣ耐圧を確保するため、前記半導体装置の入力端子とグランド間、または出力端子とグランド間において、１段のダイオードとして構成することができる。このように１段のダイオードとして構成した場合には、寄生トランジスタが形成され難いため、ラッチアップの発生を抑制することができる。
【００１７】
従って、請求項６に記載のように、前記半導体基板がシリコンからなり、内部に埋め込み絶縁層を有さない半導体基板を用いる場合に好適である。
【００１８】
上記のダイオードは、ＳＯＩ構造でない通常のシリコン基板を用いた場合であっても、必要なＤＣ耐圧とＥＳＤ耐量が確保され、小型でラッチアップが発生し難いダイオードとすることができる。
【００１９】
請求項７に記載の発明は、前記間隔Ｌが、３．０μｍ以上、４．５μｍ以下であり、前記間隔Ｌにある第１不純物拡散領域と第２不純物拡散領域の隣接する端部の全長（接合幅）Ｗが、２００００μｍ以上であることを特徴としている。
【００２０】
これによれば、ＤＣ耐圧が１６．５Ｖ以上で、ＥＳＤ耐量が１５ｋＶ以上のダイオードとすることができる。
【００２１】
請求項８に記載の発明は、前記間隔Ｌにある第１不純物拡散領域と第２不純物拡散領域の隣接する端部の全長（接合幅）Ｗが、３００００μｍ以上であることを特徴としている。
【００２２】
これによれば、ＤＣ耐圧が１６．５Ｖ以上で、ＥＳＤ耐量が２５ｋＶ以上のダイオードとすることができる。
【００２３】
請求項９に記載のように、上記ダイオードは、車載用のダイオードに好適である。
【００２４】
車載用のダイオードは、自動車用バッテリー電圧である１６．５Ｖに対応するため、ＤＣ耐圧として、１６．５Ｖ以上が必要である。また、人から発せられる静電気がキーを通して入力されることを想定して、ＥＳＤ耐量として、一般的に、１５ｋＶ以上が必要である。さらに、事故等により配線被服が破れる等の最悪の場合を想定した時には、ＥＳＤ耐量として、２５ｋＶ以上が必要である。上記のように、当該ダイオードはこれらの厳しい規定をクリアすることができる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００３８】
図１（ａ），（ｂ）は、本発明の基本とするダイオードの構成を示す模式図で、図１（ａ）は、ダイオード１１の断面図であり、図１（ｂ）は、ダイオード１１の斜視図である。
【００３９】
図１（ａ），（ｂ）に示すダイオード１１は、半導体基板１５に形成されている。半導体基板１５は、図１６（ａ）に示したようなＳＯＩ（Silicon On Insulator）構造の半導体基板ではなく、シリコン（Ｓｉ）からなり、内部に埋め込み絶縁層を有さない半導体基板である。図１（ａ），（ｂ）のダイオード１１では、半導体基板１５の表層部にｐ型ウェル１５ｗが形成されており、ｐ型ウェル１５ｗ内に、ｐ導電型の第１不純物拡散領域であるｐ型拡散領域１７とｎ導電型の第２不純物拡散領域であるｎ型拡散領域１８とが、隣接して配置されている。尚、図１（ａ）における符号１７ｃ，１８ｃは、それぞれ、ｐ型拡散領域１７とｎ型拡散領域１８にコンタクトをとるためのｐ型高濃度拡散領域とｎ型高濃度拡散領域である。また、図１（ｂ）においては、簡単化のためにｐ型高濃度拡散領域１７ｃとｎ型高濃度拡散領域１８ｃの図示は省略している。
【００４０】
図１（ａ），（ｂ）に示すダイオード１１では、図１６（ｃ）に示した従来のダイオード９１ａ，９１ｂ，９１ｃと異なり、ｐ型拡散領域１７とｎ型拡散領域１８をオーバーラップさせないようにして形成している。ｐ型拡散領域１７とｎ型拡散領域１８の隣接する端部は、半導体基板１５の表層部における半導体層であるｐ型ウェル１５ｗを挟んで、一定の間隔Ｌにある。ｐ型拡散領域１７とｎ型拡散領域１８がオーバーラップしないダイオード１１では、後述するように、図の間隔Ｌを適宜設定することで、必要なＤＣ耐圧を確保することができる。また、間隔Ｌにあるｐ型拡散領域１７とｎ型拡散領域の隣接する端部の全長（接合幅）Ｗを適宜設定することで、必要なＥＳＤ耐量を確保することができる。
【００４１】
ダイオード１１も、図１６（ａ）と同様にして、同じ半導体基板１５の別位置に形成される半導体装置（図示省略）の入出力保護に用いられる。これにより、半導体装置をＥＳＤやサージ電圧・電流から保護すると共に、半導体装置とダイオード１１を合わせた面積を低減して、全体を小型化することができる。
【００４２】
図１（ｂ）において四角で示した部分は、半導体装置（図示省略）の入力端子または出力端子である。半導体装置の保護用ダイオード１１は、図のように、入力／出力端子とグランド間で逆方向に接続され、ＥＳＤやサージ電圧・電流が発生すると、保護用ダイオード１１を通ってグランドに電流が流れて、半導体装置の本体回路が保護される。
【００４３】
従来の図１６（ａ）のダイオード９１ａ，９１ｂ，９１ｃは、それぞれ直列に接続されて、３段のダイオード構成となっていた。しかしながら、図１（ｂ）に示すように、ダイオード１１は、半導体装置の入力端子とグランド間、または出力端子とグランド間において、１段のダイオードとして構成されている。ダイオード１１では、前述したように、ｐ型拡散領域１７とｎ型拡散領域１８の間隔Ｌで必要なＤＣ耐圧を確保するため、半導体装置の入力端子とグランド間、または出力端子とグランド間において、１段のダイオードとして構成することができる。このように１段のダイオードとして構成した場合には、寄生トランジスタが形成され難いため、ラッチアップの発生を抑制することができる。従って、図１（ａ），（ｂ）に示すダイオード１１は、ＳＯＩ構造でない通常のシリコン基板１５を用いているにも係わらず、必要なＤＣ耐圧とＥＳＤ耐量が確保され、ラッチアップが発生し難いダイオードとすることができる。
【００４４】
図２は、本発明の基本とする別のダイオード２１を示す模式的な断面図である。図２のダイオード２１において、図１（ａ），（ｂ）のダイオード１１と同様の部分については、同じ符号をつけた。また、簡単化のために、ｐ型拡散領域１７とｎ型拡散領域１８にコンタクトをとるためのｐ型高濃度拡散領域とｎ型高濃度拡散領域は、図示を省略した。
【００４５】
図２のダイオード２１では、ｐ型拡散領域１７およびｎ型拡散領域１８が、それぞれ４個と３個に分割され、それらが隣接して交互に並んで配置されている。ダイオード２１においても、図１（ａ），（ｂ）のダイオード１１と同様に、各ｐ型拡散領域１７とｎ型拡散領域１８を、オーバーラップさせないようにして形成している。ｐ型拡散領域１７とｎ型拡散領域１８の隣接する端部の各間隔Ｌ１〜Ｌ６は、全て同じ値Ｌに設定されており、分割されたｐ型拡散領域１７同士およびｎ型拡散領域１８同士が、それぞれ、電気的に接続されている。
【００４６】
図２のダイオード２１も、図１（ａ），（ｂ）のダイオード１１と同様に、半導体装置の入力端子とグランド間、または出力端子とグランド間において、１段のダイオードとして構成されている。ダイオード２１においても、間隔Ｌを適宜設定することで、必要なＤＣ耐圧を確保することができる。また、同じ間隔Ｌにあるｐ型拡散領域１７とｎ型拡散領域１８の隣接する端部の全長（接合幅）Ｗ、すなわち間隔Ｌ１〜Ｌ６部におけるｐ型拡散領域１７とｎ型拡散領域の隣接する端部の長さＷ１〜Ｗ６（図示省略）の和Ｗを適宜設定することで、必要なＥＳＤ耐量を確保することができる。これによって、図１（ａ），（ｂ）のダイオード１１と同様に、必要なＤＣ耐圧とＥＳＤ耐量が確保され、ラッチアップが発生し難いダイオードとすることができる。また、図１（ａ），（ｂ）のダイオード１１に較べて、ｐ型拡散領域１７とｎ型拡散領域１８の配置の自由度が増すため、小型のダイオードとすることができる。
【００４７】
図３は、図２のダイオード２１について、接合幅Ｗをパラメータとして、間隔Ｌに対してＤＣ耐圧とＥＳＤ耐量を評価した結果である。また、図４は、図２のダイオード２１について、間隔Ｌが３．６μｍの時、接合幅Ｗに対してＥＳＤ耐量をより広範囲に評価した結果である。尚、図３において、ＤＣ耐圧は接合幅Ｗに依存しないため、１つのグラフで示されている。
【００４８】
図２のダイオード２１を車載用のダイオードとして用いる場合には、電源入力部における自動車用バッテリー電圧の１６．５Ｖに対応するため、ＤＣ耐圧として、１６．５Ｖ以上が必要である。また、人から発せられる静電気がキーを通して入力されることを想定して、ＥＳＤ耐量として、一般的に１５ｋＶ以上が必要である。さらに、事故等により配線被服が破れる等の最悪の場合を想定した時には、ＥＳＤ耐量として、２５ｋＶ以上が必要である。
【００４９】
図３に示すように、間隔Ｌが３．０μｍ以上、４．５μｍ以下であり、接合幅Ｗが２００００μｍ以上であれば、ＤＣ耐圧が１６．５Ｖ以上で、ＥＳＤ耐量が１５ｋＶ以上のダイオードとすることができる。また、間隔Ｌが３．０μｍ以上、４．５μｍ以下であり、接合幅Ｗが、３００００μｍ以上であれば、ＤＣ耐圧が１６．５Ｖ以上で、ＥＳＤ耐量が２５ｋＶ以上のダイオードとすることができる。従って、間隔Ｌと接合幅Ｗが上記の範囲内にあるダイオードについては、前記の車載用のダイオードに必要なＤＣ耐圧とＥＳＤ耐量の厳しい規定をクリアすることができる。
【００５０】
次に、図２に示すダイオード２１の製造方法を説明する。
【００５１】
図５（ａ）〜（ｅ）は、ダイオード２１の製造方法を示す工程別断面図である。
【００５２】
最初に、図５（ａ）に示すように、表層部における半導体層としてｐ型ウェル１５ｗを形成した、シリコン（Ｓｉ）半導体基板１５を準備する。
【００５３】
次に、図５（ｂ）に示すように、半導体基板１５上にマスク材となるレジスト１６ａを形成し、パターニングして所定の開口部を形成した後、表面からボロン（Ｂ）をイオン注入してｐ型拡散領域１７を形成する。マスク材としては、レジストの替わりに酸化シリコン（ＳｉＯ２）膜を用いてもよい。
【００５４】
次に、図５（ｃ）に示すように、先のレジスト１６ａを除去した後、所定の開口部を設けた別のレジスト１６ｂをマスク材として半導体基板１５上に形成し、表面からリン（Ｐ）をイオン注入してｎ型拡散領域１８を形成する。
【００５５】
ｐ型拡散領域１７とｎ型拡散領域１８は離間して形成されるが、イオン注入時のｐ型拡散領域１７とｎ型拡散領域１８の間隔は、後述する熱処理工程後に所定の間隔Ｌとなるように、予め注入イオンの熱拡散を考慮して決められる。尚、ｐ型拡散領域１７とｎ型拡散領域１８の離間する部分の上方に、ＬＯＣＯＳ酸化膜が形成されていてもよい。また、図５（ｂ）に示すｐ型拡散領域１７の形成工程と図５（ｃ）に示すｎ型拡散領域１８の形成工程は、順序は逆になってもよい。
【００５６】
次に、図５（ｄ）に示すように、レジスト１６ｂを、酸素（Ｏ２）アッシングやキャロス等により剥離する。
【００５７】
最後に、図５（ｅ）に示すように、シリコン基板１５を熱処理して、ｐ型拡散領域１７のボロンイオンとｎ型拡散領域１８リンイオンともに、深さ方向ならびに横方向に拡散させることにより、図２に示すダイオード２１が製造される。
【００５８】
図６〜図１５に、ｐ型拡散領域１７とｎ型拡散領域１８の平面形状、もしくはそれらの配置の異なるダイオードを示す。尚、図６〜図１５において、図１（ａ）に示すダイオード１１と同様の部分については同じ符号を付けてあり、その説明は省略する。また、図中の破線で囲った部分は、ｐ型拡散領域１７もしくはｎ型拡散領域１８と金属電極のコンタクトを示している。
【００５９】
図６は、本発明の基本とする別のダイオード３１を示す模式的な上面図である。
【００６０】
図６のダイオード３１は、ｐ型拡散領域１７とｎ型拡散領域１８の平面形状が、短冊形状である。ダイオード３１では、図２のダイオード２１と同様に、ｐ型拡散領域１７およびｎ型拡散領域１８が、それぞれ２個ずつ隣接して交互に並んで配置されている。ダイオード３１においても、ｐ型拡散領域１７とｎ型拡散領域１８の隣接する端部の各間隔Ｌ１〜Ｌ３は全て同じ値Ｌに設定されており、ｐ型拡散領域１７同士およびｎ型拡散領域１８同士が、それぞれ、金属電極１９ａ，１９ｂにより電気的に接続されている。ダイオード３１においても、間隔Ｌを適宜設定することで、必要なＤＣ耐圧を確保することができる。また、同じ間隔Ｌにあるｐ型拡散領域１７とｎ型拡散領域１８の隣接する端部の全長（接合幅）Ｗ、すなわち間隔Ｌ１〜Ｌ３部におけるｐ型拡散領域１７とｎ型拡散領域の隣接する端部の長さＷ１〜Ｗ３の和Ｗを適宜設定することで、必要なＥＳＤ耐量を確保することができる。これによって、図２のダイオード２１と同様に、必要なＤＣ耐圧とＥＳＤ耐量が確保され、ラッチアップが発生し難いダイオードとすることができる。
【００６１】
図７（ａ）は、本発明の基本とする別のダイオード３２を示す模式的な上面図である。また、図７（ｂ）は、図７（ａ）における一点鎖線で囲ったＡ部の拡大図であり、図７（ｃ）は、図７（ｂ）のｐ型拡散領域１７およびｎ型拡散領域１８へのコンタクト（図中の黒四角）の配置を示した図である。
【００６２】
図７（ａ）のダイオード３２も、図６のダイオード３１と同様に、ｐ型拡散領域１７とｎ型拡散領域１８の平面形状が短冊形状である。ダイオード３２では、ｐ型拡散領域１７とｎ型拡散領域１８が、短冊形状の長軸方向を平行にして、半導体基板の表層部に、等間隔に交互に配置されている。ダイオード３２におけるｐ型拡散領域１７とｎ型拡散領域１８の隣接する端部の各間隔は、図７（ｂ）に示すように、全て同じ値Ｌに設定されている。このように、ダイオード３２ではｐ型拡散領域１７とｎ型拡散領域１８がコンパクトに配置されており、ダイオード３２は、占有面積が低減された小型化のダイオードとなっている。
【００６３】
また、図７（ａ）に示すようにダイオード３２では、ｐ型拡散領域１７同士およびｎ型拡散領域１８同士が、それぞれ、櫛歯状の金属電極１９ｇ，１９ｈにより電気的に接続されている。尚、図７（ｃ）に示すように、ダイオード３２では、ｐ型拡散領域１７およびｎ型拡散領域１８へのコンタクトは、全てのｐ型拡散領域１７とｎ型拡散領域１８に対して、均等に配置されている。
【００６４】
図７（ａ）に示すように、ダイオード３２では、ｐ型拡散領域１７とｎ型拡散領域１８の短冊形状の長軸方向における長さが略同一である。ｐ型拡散領域１７とｎ型拡散領域１８の隣接する端部は、図中に示した短冊形状の長軸方向の長さをＹとし、短冊形状の長軸と直交する方向の長さをＸとする略矩形形状を形成している。
【００６５】
図８は、図７（ａ）のダイオード３２において、前記長さの比Ｘ／ＹとＥＳＤ耐量の関係を調べた結果である。
【００６６】
図８の結果より、前記長さの比Ｘ／Ｙは、０．５以上、２．０以下であることが好ましく、これにより１５ｋＶ以上のＥＳＤ耐量を確保することができる。また、比Ｘ／Ｙが１．０（正方形）の時、最大のＥＳＤ耐量が得られる。
【００６７】
図９は、本発明に係るダイオード３３の一部を示す模式的な上面図で、ｐ型拡散領域１７およびｎ型拡散領域１８へのコンタクト（図中の黒四角）の配置を示した図である。
【００６８】
図９のダイオード３３も、図７（ａ）のダイオード３２と同様に、ｐ型拡散領域１７とｎ型拡散領域１８が、長さが略同一の短冊形状の長軸方向を平行にして、半導体基板の表層部に等間隔に交互に配置されている。一方、図７（ａ）のダイオード３２では、図７（ｃ）に示すように、コンタクト（図中の黒四角）が全てのｐ型拡散領域１７とｎ型拡散領域１８に対して均等に配置されていた。これに対して、図９のダイオード３３では、ｐ型拡散領域１７とｎ型拡散領域１８へのコンタクトの数が、短冊形状の長軸と直交する方向における一方の端から他方の端に向かって、順次、多く設定されている。これにより、次のような利点がある。すなわち、一方の端に隣接して集電のための電極１９ｉを配置しても、遠くにある他方の端に向かってサージ電流が多く供給される構造となっているため、ＥＳＤサージによるブレイクダウンを当該ダイオード内で均一に起こさせることができる。これにより、ＥＳＤサージ吸収効率（単位面積あたりのＥＳＤ耐量）を向上させることができる。
【００６９】
図１０は、本発明に係る別のダイオード３４を示す模式的な上面図である。
【００７０】
図１０のダイオード３４も、図７（ａ）のダイオード３２と同様に、ｐ型拡散領域１７とｎ型拡散領域１８が、短冊形状の長軸方向を平行にして半導体基板の表層部に等間隔に交互に配置されている。一方、図７（ａ）のダイオード３２では、全てのｐ型拡散領域１７とｎ型拡散領域１８の短冊形状の長軸方向における長さが略同一であった。これに対して、図１０のダイオード３４では、ｐ型拡散領域１７とｎ型拡散領域１８の短冊形状の長軸方向における長さが、短冊形状の長軸と直交する方向における両端から中央に向かって、順次、長く設定されている。この場合には、前記短冊形状の長軸と直交する方向における両端に隣接して集電のための各電極１９ｊ，１９ｋを配置しても、遠くにある中央に向かってサージ電流が多く供給される構造とすることができる。このため、ＥＳＤサージによるブレイクダウンを当該ダイオード内で均一に起こさせることができ、ＥＳＤサージ吸収効率（単位面積あたりのＥＳＤ耐量）を向上させることができる。
【００７１】
図１１は、本発明ではないが参考とするダイオード４１を示す模式的な上面図である。尚、図１１のダイオード４１においては、ｐ型拡散領域１７とｎ型拡散領域１８にコンタクトをとるためのｐ型高濃度拡散領域とｎ型高濃度拡散領域は、簡単化のために図示を省略した。
【００７２】
図１１のダイオード４１は、ｐ型拡散領域１７とｎ型拡散領域１８の平面形状が、櫛歯形状である。ダイオード４１においても、図６のダイオード３１と同様に、ｐ型拡散領域１７とｎ型拡散領域１８の隣接する端部の各間隔は全て同じ値に設定されている。図１１のダイオード４１では、金属電極１９ｃ，１９ｄによりｐ型拡散領域１７とｎ型拡散領域１８の櫛歯の根元部分でコンタクトがとられている点で図６のダイオード３１と異なるが、それ以外の部分は基本的に図６のダイオード３１と同じである。従って、図１１のダイオード４１についても、図６のダイオード３１と同様に、必要なＤＣ耐圧とＥＳＤ耐量が確保され、ラッチアップが発生し難いダイオードとすることができる。
【００７３】
図１２は、本発明ではないが参考とする別のダイオード４２を示す模式的な上面図である。
【００７４】
図１２に示すダイオード４２は、ｐ型拡散領域１７とｎ型拡散領域１８の平面形状が略正方形状であり、ｐ型拡散領域１７とｎ型拡散領域１８が、半導体基板の表層部に市松模様状に配置されている。これによれば、コンパクトな配置で、ｐ型拡散領域１７とｎ型拡散領域１８の隣接する端部の全長（接合幅）Ｗを最大にすることができる。従って、図１２のダイオード４２は、占有面積が低減された小型化のダイオードとなっている。
【００７５】
図１３は、本発明ではないが参考とする別のダイオード５０を示す模式的な上面図である。
【００７６】
図１３に示すダイオード５０は、ｐ型拡散領域１７とｎ型拡散領域１８の平面形状が同じ中心点を有する円弧形状であり、ｐ型拡散領域１７とｎ型拡散領域１８が、半導体基板の表層部に等間隔に交互に配置されている。ｐ型拡散領域１７とｎ型拡散領域１８の円弧形状における円弧の長さは、中心点Ｃから外側に向かって、順次、長く設定されている。また、図中の符号１９ｌは、集電のための一方の電極である。尚、図１３のダイオード５０の効果については、図１０のダイオード３４と同様であり、その説明は省略する。
【００７７】
図１４（ａ），（ｂ）は、本発明ではないが参考とする別のダイオード５１，６１を示す模式的な上面図である。図１４（ａ）のダイオード５１は、ｐ型拡散領域１７とｎ型拡散領域１８の平面形状が同じ中心点Ｃを有するリング形状であり、ｐ型拡散領域１７とｎ型拡散領域１８が、半導体基板の表層部に等間隔に交互に配置されている。図１４（ｂ）のダイオード６１は、ｐ型拡散領域１７とｎ型拡散領域１８の平面形状が、同じ２本の直交する中心軸Ｘ，Ｙを有する長円（レーストラック）形状であり、ｐ型拡散領域１７とｎ型拡散領域１８が、半導体基板の表層部に等間隔に交互に配置されている。尚、図１４（ａ），（ｂ）においては、コンタクトをとるためのｐ型高濃度拡散領域とｎ型高濃度拡散領域と金属電極は、簡単化のために図示を省略した。
【００７８】
図１４（ａ），（ｂ）のダイオード５１，６１においても、図６のダイオード３１と同様に、ｐ型拡散領域１７とｎ型拡散領域１８の隣接する端部の各間隔Ｌ１〜Ｌ３は全て同じ値Ｌに設定されている。図１４（ａ），（ｂ）のダイオード５１，６１では、間隔Ｌ１〜Ｌ３部におけるｐ型拡散領域１７とｎ型拡散領域の隣接する端部の長さＷ１〜Ｗ３（図示省略）がリングもしくは長円の周長さとなり、位置によってその長さが異なるが、基本的には図６のダイオード３１と同じである。従って、図１４（ａ），（ｂ）のダイオード５１，６１についても、図６のダイオード３１と同様に、必要なＤＣ耐圧とＥＳＤ耐量が確保され、ラッチアップが発生し難いダイオードとすることができる。
【００７９】
図１５は、本発明ではないが参考とする別のダイオード７１を示す模式的な上面図である。図１５のダイオード７１は、ｐ型拡散領域１７とｎ型拡散領域１８が、半導体基板から切り出される半導体チップ１４の外周部に沿って配置されている。図１５のダイオード７１においても、ｐ型拡散領域１７とｎ型拡散領域１８の隣接する端部の間隔は同じ値Ｌに設定されており、それぞれ、金属電極１９ｅ，１９ｆでコンタクトがとられている。図１５のダイオード７１では、ｐ型拡散領域１７とｎ型拡散領域の隣接する端部の長さＷ（図示省略）が半導体チップ１４の外周部に沿った長さとなるが、基本的には図６のダイオード３１と同じである。従って、図１５のダイオード７１についても、図６のダイオード３１と同様に、必要なＤＣ耐圧とＥＳＤ耐量が確保され、ラッチアップが発生し難いダイオードとすることができる。
【００８０】
以上のように、ｐ型拡散領域１７とｎ型拡散領域１８の平面形状、もしくはそれらの配置が異なる図６〜図１５のいずれのダイオード３１〜３４，４１，４２，５０，５１，６１，７１であっても、必要なＤＣ耐圧とＥＳＤ耐量が確保され、且つＳＯＩ構造でない通常の半導体基板を用いてもラッチアップが発生し難いダイオードとすることができる。従って、同じ半導体基板に形成される半導体装置の空いたスペースに合わせて、上記のｐ型拡散領域１７とｎ型拡散領域１８の平面形状もしくは配置を適宜選択することで、半導体装置とダイオードを合わせた全体を小型化することができる。
【００８１】
（他の実施形態）
図１（ａ），（ｂ）のダイオード１１と図２のダイオード２１は、いずれも、ＳＯＩ構造の半導体基板ではなく、シリコン（Ｓｉ）からなり、内部に埋め込み絶縁層を有さない半導体基板１５に形成されていた。図９と図１０に示す本発明のダイオードは、ラッチアップが発生し難いダイオードとなっているため、上記のような内部に埋め込み絶縁層を有さない半導体基板１５を用いる場合に好適である。しかしながらこれに限らず、図９と図１０に示す本発明のダイオードは、内部に埋め込み絶縁層を有するＳＯＩ構造の半導体基板に形成されていてもよい。
【図面の簡単な説明】
【００８２】
【図１】本発明の基本とするダイオードの構成を示す模式図で、（ａ）はダイオードの断面図であり、図１はダイオードの斜視図である。
【図２】本発明の基本とする別のダイオードを示す模式的な断面図である。
【図３】図２のダイオードについて、ＤＣ耐圧とＥＳＤ耐量を評価した結果である。
【図４】図２のダイオードについて、ＥＳＤ耐量をより広範囲に評価した結果である。
【図５】（ａ）〜（ｅ）は、図２のダイオードの製造方法を示す工程別断面図である。
【図６】本発明の本発明の基本とする別の別のダイオードを示す模式的な上面図である。
【図７】（ａ）は、本発明の基本とする別のダイオードを示す模式的な上面図である。（ｂ）は、（ａ）における一点鎖線で囲ったＡ部の拡大図であり、（ｃ）は、（ｂ）のｐ型拡散領域およびｎ型拡散領域へのコンタクトの配置を示した図である。
【図８】図７（ａ）のダイオードにおいて、長さの比Ｘ／ＹとＥＳＤ耐量の関係を調べた結果である。
【図９】本発明に係るダイオードの一部を示す模式的な上面図で、ｐ型拡散領域およびｎ型拡散領域へのコンタクトの配置を示した図である。
【図１０】本発明に係る別のダイオードを示す模式的な上面図である。
【図１１】本発明ではないが参考とするダイオードを示す模式的な上面図である。
【図１２】本発明ではないが参考とする別のダイオードを示す模式的な上面図である。
【図１３】本発明ではないが参考とする別のダイオードを示す模式的な上面図である。
【図１４】（ａ），（ｂ）は、本発明ではないが参考とする別のダイオードを示す模式的な上面図である。
【図１５】本発明ではないが参考とする別のダイオードを示す模式的な上面図である。
【図１６】保護用ダイオードが形成された半導体装置と、従来の保護用ダイオードの構成を示す図である。（ａ）は従来の保護用ダイオードが形成された半導体装置の模式的な断面図であり、（ｂ）は（ａ）に示す保護用ダイオードの等価回路図であり、（ｃ）は（ａ），（ｂ）の保護用ダイオードについて、個々のダイオードの構成要素を拡大して示した模式的な断面図である。
【符号の説明】
【００８３】
１１，２１，３１〜３４，４１，４２，５０，５１，６１，７１，９１ａ〜９１ｃ  ダイオード
１５  半導体基板
１５ｗ  ｐ型ウェル
１７  ｐ型拡散領域（第１不純物拡散領域）
１７ｃ  ｐ型高濃度拡散領域
１８  ｎ型拡散領域（第２不純物拡散領域）
１８ｃ  ｎ型高濃度拡散領域
１４  半導体チップ
【図１】
0004759982.tif 000002
【図２】
0004759982.tif 000003
【図３】
0004759982.tif 000004
【図４】
0004759982.tif 000005
【図５】
0004759982.tif 000006
【図６】
0004759982.tif 000007
【図７】
0004759982.tif 000008
【図８】
0004759982.tif 000009
【図９】
0004759982.tif 000010
【図１０】
0004759982.tif 000011
【図１１】
0004759982.tif 000012
【図１２】
0004759982.tif 000013
【図１３】
0004759982.tif 000014
【図１４】
0004759982.tif 000015
【図１５】
0004759982.tif 000016
【図１６】
0004759982.tif 000017