(57)【特許請求の範囲】
【請求項１】
画素回路をマトリックス状に配置して形成された表示部に対して、前記表示部の信号線及び走査線を介して信号線駆動回路及び走査線駆動回路により前記画素回路を駆動することにより、前記表示部で入力画像データを表示する画像表示装置において、
前記画素回路は、
少なくとも発光素子と、
ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
前記信号線の電圧により前記保持容量の端子間電圧を設定する書込トランジスタとを有し、
前記信号線駆動回路は、
前記入力画像データを前記信号線に振り分け、各信号線に接続された前記画素回路の階調を順次指示する階調設定用電圧を前記信号線毎に生成した後、複数の信号線毎に、前記階調設定用電圧を時分割多重化して出力するデータドライバと、
前記データドライバの出力信号を前記複数の信号線に振り分ける階調設定用電圧用のスイッチ回路と、
前記信号線の電圧を前記階調設定用電圧に設定する際に、事前に、前記複数の信号線の電位を同時にプリチャージ電圧に設定するプリチャージ用のスイッチ回路と、
前記信号線の電圧を前記プリチャージ電圧に設定する際に、事前に、前記複数の信号線の電圧を同時に前記駆動トランジスタのしきい値電圧補正用の固定電圧に設定する固定電圧用のスイッチ回路とを有し、
前記画素回路は、
前記書込トランジスタを介して前記保持容量の一端の電圧を前記しきい値電圧補正用の固定電圧に設定して、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上に立ち上げた後、前記駆動トランジスタのドレイン電圧を立ち上げて、前記駆動トランジスタを介して前記端子間電圧を放電させて前記端子間電圧を前記駆動トランジスタのしきい値電圧に依存する電圧に設定し、
その後、前記書込トランジスタを介して、前記プリチャージ電圧により前記保持容量の端子間電圧を設定し、
その後、前記書込トランジスタを介して、前記階調設定用電圧により前記保持容量の端子間電圧を設定する、
画像表示装置。
【請求項２】
前記プリチャージ電圧が、
前記階調設定用電圧の最大値及び最小値の中間の電圧である
請求項１に記載の画像表示装置。
【請求項３】
画素回路をマトリックス状に配置して形成された表示部に対して、前記表示部の信号線及び走査線を介して信号線駆動回路及び走査線駆動回路により前記画素回路を駆動することにより、前記表示部で入力画像データを表示する画像表示装置の駆動方法において、
前記画素回路は、
少なくとも発光素子と、
ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
前記信号線の電圧により前記保持容量の端子間電圧を設定する書込トランジスタとを有し、
画像表示装置の駆動方法は、
前記入力画像データを前記信号線に振り分け、各信号線に接続された前記画素回路の階調を順次指示する階調設定用電圧を前記信号線毎に生成した後、複数の信号線毎に、前記階調設定用電圧を時分割多重化してデータドライバから出力するデータドライバの処理ステップと、
前記データドライバの出力信号を前記複数の信号線に振り分けて出力する階調設定用電圧用の振り分けステップと、
前記階調設定用電圧用の振り分けステップにより前記信号線の電圧を前記階調設定用電圧に設定する際に、事前に、前記複数の信号線の電位を同時にプリチャージ電圧に設定するプリチャージステップと、
前記プリチャージステップにより前記信号線の電圧を前記プリチャージ電圧に設定する際に、事前に、前記複数の信号線の電圧を同時に前記駆動トランジスタのしきい値電圧補正用の固定電圧に設定する固定電圧設定ステップとを有し、
前記画素回路は、
前記書込トランジスタを介して前記保持容量の一端の電圧を前記しきい値電圧補正用の固定電圧に設定して、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上に立ち上げた後、前記駆動トランジスタのドレイン電圧を立ち上げて、前記駆動トランジスタを介して前記端子間電圧を放電させて前記端子間電圧を前記駆動トランジスタのしきい値電圧に依存する電圧に設定し、
その後、前記書込トランジスタを介して、前記プリチャージ電圧により前記保持容量の端子間電圧を設定し、
その後、前記書込トランジスタを介して、前記階調設定用電圧により前記保持容量の端子間電圧を設定する、
画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置及び画像表示装置の駆動方法に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、事前に、少なくとも信号線の電位をプリチャージ電圧に設定することにより、駆動トランジスタで自発光素子を駆動する画像表示装置に関して、複数の信号線を時分割で駆動する場合でも、駆動トランジスタのゲート電圧を精度良く設定することができるようにする。
【背景技術】
【０００２】
従来、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部が形成される。この種の画像表示装置は、この表示部の周囲に配置した信号線駆動回路及び走査線駆動回路により各画素回路を駆動して所望の画像を表示する。
【０００３】
この有機ＥＬ素子を用いた画像表示装置に関して、特開２００７−３１０３１１号公報には、２つのトランジスタを用いて１つの画素回路を構成する方法が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の方法によれば、画像表示装置の構成を簡略化することができる。
【０００４】
またこの特開２００７−３１０３１１号公報には、有機ＥＬ素子を駆動する駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきを補正する構成が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の構成によれば、駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきによる画質劣化を防止することができる。
【０００５】
また特開２００７−１３３２８４号公報には、このしきい値電圧のばらつきを補正する処理を複数回に分割して実行する構成が提案されている。
【０００６】
ここで有機ＥＬ素子を用いた画像表示装置は、ＴＦＴ（Thin Film Transistor）による駆動トランジスタを用いて有機ＥＬ素子を電流駆動する。ここでＴＦＴは、特性のばらつきが大きい欠点がある。有機ＥＬ素子の画像表示装置は、この駆動トランジスタの特性のばらつきの１つであるしきい値電圧のばらつきにより画質が著しく劣化する。なおこの画質の劣化は、すじ、輝度ムラ等により知覚される。
【０００７】
より具体的に、駆動トランジスタによって有機ＥＬ素子に流れる駆動電流Ｉｄｓは、次式で表される。なおここでＶｇｓは、駆動トランジスタのゲートソース間電圧である。またＶｔｈは、駆動トランジスタのしきい値電圧である。またμは、駆動トランジスタの移動度である。Ｗは、駆動トランジスタのチャンネル幅である。Ｌは、駆動トランジスタのチャンネル長である。Ｃｏｘは、駆動トランジスタの単位面積当りのゲート絶縁膜の容量である。
【０００８】
【数１】
0004826598.tif 000002
【０００９】
従って有機ＥＬ素子に流れる電流Ｉｄｓは、駆動トランジスタのしきい値電圧Ｖｔｈのばらつきによって変化する。その結果、有機ＥＬ素子の画像表示装置は、発光輝度が画素毎にばらつくことになる。ここで（１）式を変形すれば、次式を求めることができる。
【００１０】
【数２】
0004826598.tif 000003
【００１１】
従って有機ＥＬ素子を駆動電流Ｉｒｅｆで駆動する場合、ゲートソース間電圧Ｖｒｅｆは、次式で表すことができる。
【００１２】
【数３】
0004826598.tif 000004
【００１３】
従ってこの電圧Ｖｒｅｆからの差分電圧Ｖｄａｔａで駆動トランジスタのゲートソース間電圧Ｖｇｓを設定するように画素回路を構成すれば、次式の関係式を得ることができる。従って、この場合、駆動トランジスタのしきい値電圧Ｖｔｈの影響を回避することができる。従ってしきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきを防止することができる。
【００１４】
【数４】
0004826598.tif 000005
【００１５】
なおＩｒｅｆ＝０の場合には、次式の関係式を得ることができる。従ってＩｒｅｆ＝０としても駆動トランジスタのしきい値電圧Ｖｔｈの影響を回避して画質劣化を防止することができる。なおＩｒｅｆ＝０の場合には、このＩｒｅｆの電流源を設ける必要がないことにより、構成を簡略化することができる。
【００１６】
【数５】
0004826598.tif 000006
【００１７】
特開２００７−３１０３１１号公報に開示の構成は、この補正原理に基づいて駆動トランジスタのしきい値電圧のばらつきを補正する。ここで図２２は、この特開２００７−３１０３１１号公報に開示の手法を適用した画像表示装置を示すブロック図である。この画像表示装置１は、ガラス等の透明絶縁基板に表示部２が作成される。画像表示装置１は、この表示部２の周囲に信号線駆動回路３及び走査線駆動回路４が作成される。
【００１８】
ここで表示部２は、赤色、緑色、青色の画素回路５Ｒ、５Ｇ、５Ｂをマトリックス状に配置して形成される。信号線駆動回路３は、表示部２に設けられた信号線ｓｉｇＲ、ｓｉｇＧ、ｓｉｇＢに発光輝度を指示する駆動信号Ｓｓｉｇを出力する。より具体的に、信号線駆動回路３は、例えばラスタ走査順に入力される画像データＤ１を順次ラッチして信号線ｓｉｇＲ、ｓｉｇＧ、ｓｉｇＢに振り分けた後、それぞれディジタルアナログ変換処理して駆動信号Ｓｓｉｇを生成する。これにより画像表示装置１は、例えばいわゆる線順次により各画素回路５Ｒ、５Ｇ、５Ｂの階調を設定する。
【００１９】
走査線駆動回路４は、表示部２に設けられた走査線ＶＳＣＡＮ１及びＶＳＣＡＮ２にそれぞれ書込信号ＷＳ及び駆動信号ＤＳを出力する。ここで書込信号ＷＳは、画素回路５Ｒ、５Ｇ、５Ｂに設けられた書込トランジスタをオンオフ制御する信号である。また駆動信号ＤＳは、画素回路５Ｒ、５Ｇ、５Ｂに設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路４は、図示しないタイミングジェネレータから出力されるタイミング信号をそれぞれスキャナー６Ａ及び６Ｂで処理して書込信号ＷＳ及び駆動信号ＤＳを生成する。なお以下において、信号線ｓｉｇ及び信号線ｓｉｇの駆動信号Ｓｓｉｇの符号には、適宜、符号Ｒ、Ｇ、Ｂを設定して赤色、緑色、青色の画素回路５Ｒ、５Ｇ、５Ｂとの対応関係を示す。また信号線ｓｉｇ及び信号線ｓｉｇの駆動信号Ｓｓｉｇの符号、走査線ＶＳＣＡＮ１及びＶＳＣＡＮ２の符号等には、適宜、括弧書きの数字、符号によりラスタ走査開始端側からの順番を示す。
【００２０】
図２３は、赤色の画素回路５Ｒの構成を詳細に示す接続図である。なお緑色、青色の画素回路５Ｇ、５Ｂは、有機ＥＬ素子による発光色が異なる点を除いて、赤色の画素回路５Ｒと同一に構成される。従って、以下においては、適宜、赤色の画素回路５Ｒについてのみ構成を説明し、重複した説明は省略する。
【００２１】
画素回路５Ｒは、有機ＥＬ素子８のカソードが所定の固定電圧Ｖｓｓ１に接続される。また画素回路５Ｒは、有機ＥＬ素子８のアノードが駆動トランジスタＴｒ３のソースに接続される。なお駆動トランジスタＴｒ３は、例えばＴＦＴによるＮチャンネル型トランジスタである。画素回路５Ｒは、この駆動トランジスタＴｒ３のドレインが走査線ＶＳＣＡＮ２に接続される。これらにより画素回路５Ｒは、ソースフォロワ回路構成の駆動トランジスタＴｒ３を用いて有機ＥＬ素子８を電流駆動する。
【００２２】
画素回路５Ｒは、この駆動トランジスタＴｒ３のゲート及びソース間に、保持容量Ｃｓが設けられる。画素回路５Ｒは、書込信号ＷＳによりこの保持容量Ｃｓのゲート側端電圧が駆動信号Ｓｓｉｇに応じた電圧に設定される。その結果、画素回路５Ｒは、駆動信号Ｓｓｉｇに応じたゲートソース間電圧Ｖｇｓにより駆動トランジスタＴｒ３で有機ＥＬ素子８を電流駆動する。なおここでこの図２３において、容量Ｃｏｌｅｄは、有機ＥＬ素子８の浮遊容量である。以下において、容量Ｃｏｌｅｄは、保持容量Ｃｓに比して十分に容量が大きいものとする。また駆動トランジスタＴｒ３のゲートノードの寄生容量は、保持容量Ｃｓに対して十分に小さいものとする。
【００２３】
すなわち画素回路５Ｒは、書込信号ＷＳに応じてオンオフ動作する書込トランジスタＴｒ１を介して、駆動トランジスタＴｒ３のゲートが信号線ｓｉｇに接続される。ここで信号線駆動回路３は、所定の制御信号ＳＥＬｓｉｇ及びＳＥＬｏｆｓによりオン動作するスイッチ回路９及び１０をそれぞれ介して、階調設定用電圧Ｖｓｉｇ及びしきい値電圧の補正用電圧Ｖｏｆｓを所定のタイミングで切り換えて駆動信号Ｓｓｉｇを出力する。
【００２４】
なおここでしきい値電圧補正用の固定電圧Ｖｏｆｓは、駆動トランジスタＴｒ３のしきい値電圧のばらつき補正に使用する所定の固定電圧である。また階調設定用電圧Ｖｓｉｇは、各画素の発光輝度を指示する電圧であり、階調電圧Ｖｄａｔａに補正用電圧Ｖｏｆｓを加算した電圧である。階調電圧Ｖｄａｔａは、画像データをディジタルアナログ変換処理して生成される電圧であり、各信号線ｓｉｇに接続された画素回路５Ｒ、５Ｇ、５Ｂの発光輝度に対応する電圧である。
【００２５】
画素回路５Ｒは、駆動状態（図２４（Ｇ））で「発光」により示すように、有機ＥＬ素子８を発光させる期間（以下、発光期間と呼ぶ）の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定される。また画素回路５Ｒは、発光期間の間、電源用の駆動信号ＤＳによって駆動トランジスタＴｒ３に電源電圧ＶＤＤＶ２が供給される。これにより画素回路５Ｒは、発光期間の間、保持容量Ｃｓの両端電圧である駆動トランジスタＴｒ３のゲート電圧Ｖｇ及びソース電圧Ｖｓ（図２４（Ｅ）及び（Ｆ））によって決まるゲートソース間電圧Ｖｇｓに応じた駆動電流Ｉｄｓで有機ＥＬ素子８を発光させる（（１）式参照）。
【００２６】
画素回路５Ｒは、発光期間が終了する時点ｔ０で、電源用の駆動信号ＤＳが所定の固定電圧ＶＳＳＶ２に立ち下げられる。ここでこの固定電圧ＶＳＳＶ２は、駆動トランジスタＴｒ３のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機ＥＬ素子８のカソード電圧Ｖｓｓ１より低い電圧である。これにより画素回路５Ｒは、駆動トランジスタＴｒ３を介して、保持容量Ｃｓの有機ＥＬ素子８側端の蓄積電荷が走査線ＶＳＣＡＮ２に放電する。その結果、画素回路５Ｒは、駆動トランジスタＴｒ３のソース電圧Ｖｓが電圧ＶＳＳＶ２に立ち下がって有機ＥＬ素子８の発光が停止する。
【００２７】
画素回路５Ｒは、続く所定の時点ｔ１で、固定電圧Ｖｏｆｓ側のスイッチ回路１０がオン状態に設定される。その結果、画素回路５Ｒは、信号線ｓｉｇが固定電圧Ｖｏｆｓに設定される（図２４（Ｃ））。その後、画素回路５Ｒは、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換わる（図２４（Ａ））。これにより画素回路５Ｒは、駆動トランジスタＴｒ３のゲート電圧Ｖｇが固定電圧Ｖｏｆｓに設定される。なおここで固定電圧Ｖｏｆｓは、後述するしきい値補正後に駆動トランジスタＴｒ３がオンしない電圧である。具体的に、有機ＥＬ素子８のしきい値電圧をＶｔｈｏｌｅｄとすると、固定電圧Ｖｏｆｓは、次式の関係式を満足する必要がある。
【００２８】
【数６】
0004826598.tif 000007
【００２９】
これにより画素回路５Ｒは、駆動トランジスタＴｒ３のゲートソース間電圧ＶｇｓがＶｏｆｓ−ＶＳＳＶ２に設定される。ここで画素回路５Ｒは、固定電圧Ｖｏｆｓ、ＶＳＳＶ２の設定により、このＶｏｆｓ−ＶＳＳＶ２が、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈより大きな電圧となるように設定される。
【００３０】
その後、画素回路５Ｒは、時点ｔ２で駆動信号ＤＳにより駆動トランジスタＴｒ３のドレイン電圧が電源電圧ＶＤＤＶ２に立ち上げられる（図２４（Ａ）〜（Ｃ））。これにより画素回路５Ｒは、駆動トランジスタＴｒ３を介して保持容量Ｃｓの有機ＥＬ素子８側端に電源ＶＤＤＶ２から充電電流が流入する。その結果、画素回路５Ｒは、この有機ＥＬ素子８側端の電圧Ｖｓが徐々に上昇する。なおこの場合、画素回路５Ｒでは、（６）式を満足するように固定電圧Ｖｏｆｓが設定されていることにより、駆動トランジスタＴｒ３を介して有機ＥＬ素子８に流入する電流は、有機ＥＬ素子８の容量Ｃｏｌｅｄと保持容量Ｃｓの充電にのみ使用されることになる。その結果、画素回路５Ｒは、有機ＥＬ素子８が発光することなく、単に駆動トランジスタＴｒ３のソース電圧Ｖｓのみが上昇することになる。
【００３１】
ここで画素回路５Ｒは、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈとなると、駆動トランジスタＴｒ３を介した電流の流入が停止することになる。従ってこの場合、この駆動トランジスタＴｒ３のソース電圧Ｖｓの上昇は、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈとなると、停止することになる。これにより画素回路５Ｒは、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定される。
【００３２】
画素回路５Ｒは、保持容量Ｃｓの両端電位差を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定するのに十分な時間が経過して時点ｔ３になると、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に切り換えられる（図２４（Ａ））。これにより画素回路５Ｒは、時点ｔ２から時点ｔ３までの期間で、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定される。
【００３３】
画素回路５Ｒは、続いて固定電圧Ｖｏｆｓ側のスイッチ回路１０がオフ状態に切り換えられた後、階調設定用電圧Ｖｓｉｇ側のスイッチ回路９がオン状態に設定される（図２４（Ｃ）及び（Ｄ））。これにより画素回路５Ｒは、信号線ｓｉｇの電圧が階調設定用電圧Ｖｓｉｇに設定される。また画素回路５Ｒは、続く時点ｔ４で書込トランジスタＴｒ１がオン状態に設定される。これにより画素回路５Ｒは、保持容量Ｃｓの両端電位差を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定した状態から、徐々に駆動トランジスタＴｒ３のゲート電圧Ｖｇが上昇して階調設定用電圧Ｖｓｉｇに設定される。その結果、画素回路５Ｒは、（６）式について上述したように、駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓが電圧Ｖｒｅｆからの差分電圧Ｖｄａｔａに設定される。その結果、画素回路５Ｒは、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈのばらつきによる駆動電流Ｉｄｓのばらつきを防止し、発光輝度のばらつきを防止することができる。
【００３４】
画素回路５Ｒは、駆動トランジスタＴｒ３のドレイン電圧を電源電圧ＶＤＤＶ２に保持した状態で、一定期間Ｔμの間、駆動トランジスタＴｒ３のゲートが信号線ｓｉｇに接続されて駆動トランジスタＴｒ３のゲート電圧が階調設定用電圧Ｖｓｉｇに設定される。これにより画素回路５Ｒは、併せて駆動トランジスタＴｒ３の移動度μのばらつきが補正される。
【００３５】
ここで書込トランジスタＴｒ１を介して実行される駆動トランジスタＴｒ３のゲート電圧Ｖｇの立ち上がりに要する書込時定数は、駆動トランジスタＴｒ３によるソース電圧Ｖｓの立ち上がりに要する時定数より短くなるように設定される。以下の説明では、この書込時定数は、このソース電圧Ｖｓの立ち上がりに要する時定数に比して無視できる程度に短いものと仮定する。
【００３６】
この場合、書込トランジスタＴｒ１がオン動作すると、駆動トランジスタＴｒ３のゲート電圧Ｖｇは、速やかに階調設定用電圧Ｖｓｉｇ（Ｖｏｆｓ＋Ｖｄａｔａ）に立ち上がることになる。このゲート電圧Ｖｇの立ち上がり時、有機ＥＬ素子８の容量Ｃｏｌｅｄが保持容量Ｃｓに比して十分に大きければ、駆動トランジスタＴｒ３のソース電圧Ｖｓは変動しないことになる。
【００３７】
しかしながら駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈより増大すると、駆動トランジスタＴｒ３を介して電源ＶＤＤＶ２から電流Ｉｄｓが流入し、駆動トランジスタＴｒ３のソース電圧Ｖｓが徐々に上昇することになる。その結果、画素回路５Ｒは、保持容量Ｃｓの両端の電圧が駆動トランジスタＴｒ３により放電し、ゲートソース間電圧Ｖｇｓの上昇速度が低下することになる。
【００３８】
このときこの放電速度は、駆動トランジスタＴｒ３の能力に応じて変化する。より具体的には、駆動トランジスタＴｒ３の移動度μが大きい場合程、この放電速度は、早くなる。すなわちこの放電速度を決定する駆動トランジスタＴｒ３の駆動電流Ｉｄｓは、次式で表すことができる。
【００３９】
【数７】
0004826598.tif 000008
【００４０】
その結果、画素回路５Ｒは、移動度μが大きい駆動トランジスタＴｒ３程、保持容量Ｃｓの端子電位差が低下するように設定され、移動度のばらつきによる発光輝度のばらつきが防止される。画素回路５Ｒは、期間Ｔμが経過すると、書込信号ＷＳが立ち下げられると共に、階調設定用電圧Ｖｓｉｇ側のスイッチ回路９がオフ状態に切り換えられる。その結果、画素回路５Ｒは、発光期間が開始し、保持容量Ｃｓの端子間電圧に応じた駆動電流により有機ＥＬ素子８を発光させる。なおこのとき駆動トランジスタＴｒ３が飽和動作するように電源電圧ＶＤＤＶ２を設定する必要がある。より具体的に、電源電圧ＶＤＤＶ２は、ＶＤＤＶ２＞ＶＥＬ＋（Ｖｇｓ−Ｖｔｈ）に設定することが必要になる。
【００４１】
従来、液晶画像表示装置では、信号線駆動回路において、上述の階調電圧Ｖｄａｔａを生成する集積回路であるデータドライバの接続箇所を低減することを目的に、時分割で信号線を駆動してデータドライバの出力端子数を低減する方法が提案されている。
【００４２】
従って図２３について上述した画像表示装置についても、この方式を採用して構成を簡略化することができると考えられる。このためには、図２５に示すように信号線駆動回路１３の出力段を構成することが考えられる。すなわちこの図２５において、信号線駆動回路１３は、それぞれスイッチ回路１０Ｒ、１０Ｇ、１０Ｂを介して、しきい値電圧補正用の固定電圧Ｖｏｆｓが信号線ｓｉｇＲ、ｓｉｇＧ及びｓｉｇＢに入力される。ここで信号線駆動回路１３は、これら３つのスイッチ回路１０Ｒ、１０Ｇ、１０Ｂを制御信号ＳＥＬｏｆｓにより同時にオン動作させる。これにより信号線駆動回路１３は、画素回路５Ｒ、５Ｇ、５Ｂに接続された信号線の電位を同時に固定電位Ｖｏｆｓに設定する。また各画素回路５Ｒ、５Ｇ、５Ｂは、固定電位Ｖｏｆｓの設定に同期して、書込トランジスタＴｒ１をオンオフ動作させると共に、駆動信号ＤＳを一時的に立ち上げる。これにより画素回路５Ｒ、５Ｇ、５Ｂは、同時に、保持容量Ｃｓの端子間電位差を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する（図２６（Ｄ））。
【００４３】
また信号線駆動回路１３は、それぞれスイッチ回路９Ｒ、９Ｇ、９Ｂを介して、データドライバ１２の出力信号ｓｉｇｉｎが赤色、緑色及び青色の画素回路５Ｒ、５Ｇ及び５Ｂの信号線ｓｉｇＲ、ｓｉｇＧ及びｓｉｇＢに入力される。ここで図２６（Ｅ）に示すように、データドライバ１２の出力信号ｓｉｇｉｎは、これら３つの画素回路５Ｒ、５Ｇ、５Ｂに出力する階調設定用電圧Ｖｓｉｇを時分割多重化して作成される。信号線駆動回路１３は、制御信号ＳＥＬｓｉｇＲ、ＳＥＬｓｉｇＧ、ＳＥＬｓｉｇＢによりスイッチ回路９Ｒ、９Ｇ、９Ｂが順次オン動作させる（図２６（Ａ）〜（Ｃ））。これにより信号線駆動回路１３は、出力信号ｓｉｇｉｎを対応する信号線ｓｉｇＲ、ｓｉｇＧ、ｓｉｇＢに振り分けて出力する（図２６（Ｆ）〜（Ｈ））。
【００４４】
この信号線ｓｉｇＲ、ｓｉｇＧ、ｓｉｇＢの駆動に対応して、画素回路５Ｒ、５Ｇ及び５Ｂは、順次、書込トランジスタＴｒ１をオン動作させて駆動トランジスタＴｒ３のゲート電圧を階調設定用電圧Ｖｓｉｇに設定する。この図２５の構成によれば、データドライバ１２の出力端子数を表示部に設けられた信号線数の１／３に低減することができる。従って、構成を簡略化することができる。
【００４５】
しかしながら有機ＥＬ素子の画像表示装置では、書込トランジスタＴｒ１をオン動作させて、駆動トランジスタＴｒ３のゲート電圧Ｖｇを固定電圧Ｖｏｆｓから階調設定用電圧ＶｓｉｇＲ、ＶｓｉｇＧ、ＶｓｉｇＢに大きく立ち上げることが必要になる。なおこの図２６では、この電圧の立ち上げを符号ΔＶｗｒにより示す。その結果、画像表示装置では、駆動トランジスタＴｒ３のゲート電圧Ｖｇを精度良く階調設定用電圧ＶｓｉｇＲ、ＶｓｉｇＧ、ＶｓｉｇＢに設定するためには、書込トランジスタＴｒ１をオン動作させた後、一定の時間を要することになる。
【００４６】
このため図２５の信号線駆動回路１３により時分割で３つの信号線を駆動する場合には、高精度化により表示部のライン数が増大すると、駆動トランジスタＴｒ３のゲート電圧Ｖｇを精度良く階調設定用電圧ＶｓｉｇＲ、ＶｓｉｇＧ、ＶｓｉｇＢに設定することが困難になる問題があった。なおこのように保持容量Ｃｓの端子電圧を精度良く階調設定用電圧ＶｓｉｇＲ、ＶｓｉｇＧ、ＶｓｉｇＢに設定できない場合、正しく階調を表現することが困難になり、画質が劣化する原因となる。
【００４７】
また解像度が低い場合でも、時分割により駆動する信号線の数を多くした場合には、同様に、駆動トランジスタＴｒ３のゲート電圧Ｖｇを精度良く階調設定用電圧ＶｓｉｇＲ、ＶｓｉｇＧ、ＶｓｉｇＢに設定することが困難になる。従ってこの場合は、データドライバの端子数を少なくすることが困難になり、構成を簡略化することが困難になる。
【特許文献１】特開２００７−３１０３１１号公報
【特許文献２】特開２００７−１３３２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００４８】
本発明は以上の点を考慮してなされたもので、駆動トランジスタで自発光素子を駆動する画像表示装置に関して、複数の信号線を時分割で駆動する場合でも、駆動トランジスタのゲート電圧を精度良く設定することができる画像表示装置及び画像表示装置の駆動方法を提案しようとするものである。
【課題を解決するための手段】
【００４９】
上記の課題を解決するため請求項１の発明は、画素回路をマトリックス状に配置して形成された表示部に対して、前記表示部の信号線及び走査線を介して信号線駆動回路及び走査線駆動回路により前記画素回路を駆動することにより、前記表示部で入力画像データを表示する画像表示装置において、前記画素回路は、少なくとも発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、前記信号線の電圧により前記保持容量の端子間電圧を設定する書込トランジスタとを有し、前記信号線駆動回路は、前記入力画像データを前記信号線に振り分け、各信号線に接続された前記画素回路の階調を順次指示する階調設定用電圧を前記信号線毎に生成した後、複数の信号線毎に、前記階調設定用電圧を時分割多重化して出力するデータドライバと、前記データドライバの出力信号を前記複数の信号線に振り分ける階調設定用電圧用のスイッチ回路と、前記信号線の電圧を前記階調設定用電圧に設定する際に、事前に、前記複数の信号線の電位を同時にプリチャージ電圧に設定するプリチャージ用のスイッチ回路と、前記信号線の電圧を前記プリチャージ電圧に設定する際に、事前に、前記複数の信号線の電圧を同時に前記駆動トランジスタのしきい値電圧補正用の固定電圧に設定する固定電圧用のスイッチ回路とを有し、前記画素回路は、前記書込トランジスタを介して前記保持容量の一端の電圧を前記しきい値電圧補正用の固定電圧に設定して、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上に立ち上げた後、前記駆動トランジスタのドレイン電圧を立ち上げて、前記駆動トランジスタを介して前記端子間電圧を放電させて前記端子間電圧を前記駆動トランジスタのしきい値電圧に依存する電圧に設定し、その後、前記書込トランジスタを介して、前記プリチャージ電圧により前記保持容量の端子間電圧を設定し、その後、前記書込トランジスタを介して、前記階調設定用電圧により前記保持容量の端子間電圧を設定する。
【００５０】
また請求項３の発明は、画素回路をマトリックス状に配置して形成された表示部に対して、前記表示部の信号線及び走査線を介して信号線駆動回路及び走査線駆動回路により前記画素回路を駆動することにより、前記表示部で入力画像データを表示する画像表示装置の駆動方法において、前記画素回路は、少なくとも発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、前記信号線の電圧により前記保持容量の端子間電圧を設定する書込トランジスタとを有し、画像表示装置の駆動方法は、前記入力画像データを前記信号線に振り分け、各信号線に接続された前記画素回路の階調を順次指示する階調設定用電圧を前記信号線毎に生成した後、複数の信号線毎に、前記階調設定用電圧を時分割多重化してデータドライバから出力するデータドライバの処理ステップと、前記データドライバの出力信号を前記複数の信号線に振り分けて出力する階調設定用電圧用の振り分けステップと、前記階調設定用電圧用の振り分けステップにより前記信号線の電圧を前記階調設定用電圧に設定する際に、事前に、前記複数の信号線の電位を同時にプリチャージ電圧に設定するプリチャージステップと、前記プリチャージステップにより前記信号線の電圧を前記プリチャージ電圧に設定する際に、事前に、前記複数の信号線の電圧を同時に前記駆動トランジスタのしきい値電圧補正用の固定電圧に設定する固定電圧設定ステップとを有し、前記画素回路は、前記書込トランジスタを介して前記保持容量の一端の電圧を前記しきい値電圧補正用の固定電圧に設定して、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上に立ち上げた後、前記駆動トランジスタのドレイン電圧を立ち上げて、前記駆動トランジスタを介して前記端子間電圧を放電させて前記端子間電圧を前記駆動トランジスタのしきい値電圧に依存する電圧に設定し、その後、前記書込トランジスタを介して、前記プリチャージ電圧により前記保持容量の端子間電圧を設定し、その後、前記書込トランジスタを介して、前記階調設定用電圧により前記保持容量の端子間電圧を設定する。
【００５１】
請求項１又は請求項３の構成によれば、事前に、信号線の電位をプリチャージ電圧に設定した後、階調設定用電圧を設定することにより、直接、階調設定用電圧を設定する場合に比して、階調設定用電圧の設定に要する時間を短くすることができる。従って複数の信号線を時分割で駆動する場合でも、駆動トランジスタのゲート電圧を精度良く設定することができる。
【発明の効果】
【００５２】
本発明によれば、駆動トランジスタで自発光素子を駆動する画像表示装置に関して、複数の信号線を時分割で駆動する場合でも、駆動トランジスタのゲート電圧を精度良く設定することができる。
【発明を実施するための最良の形態】
【００５３】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００５４】
（１）実施例１の構成
図１は、図２３との対比により本発明の実施例１の画像表示装置を示す図である。この実施例の画像表示装置２１は、信号線駆動回路３に代えて信号線駆動回路２３が設けられる点を除いて、上述の画像表示装置１と同一に構成される。
【００５５】
ここで信号線駆動回路２３は、それぞれスイッチ回路９、１０、２４を介して、階調設定用電圧Ｖｓｉｇ、しきい値電圧補正用の固定電圧Ｖｏｆｓ、プリチャージ電圧Ｖｐｃｇを選択的に信号線ｓｉｇに出力可能に構成される。ここでプリチャージ電圧Ｖｐｃｇは、駆動トランジスタＴｒ３のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する前に、事前に、信号線ｓｉｇの電位を立ち上げるための電圧である。プリチャージ電圧Ｖｐｃｇは、階調設定用電圧Ｖｓｉｇの最大値と最小値の間の電圧に設定される。なおプリチャージ電圧Ｖｐｃｇは、この階調設定用電圧Ｖｓｉｇの最大値、最小値に対して、中間値（（最大値＋最小値）／２）であることが好ましい。従ってこの実施例において、プリチャージ電圧Ｖｐｃｇは、階調設定用電圧Ｖｓｉｇの最大値、最小値の中間値に設定される。
【００５６】
図２４との対比により図２に示すように、画素回路５Ｒは、書込信号ＷＳにより保持容量Ｃｓの両端電位差を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定した後（図２（Ａ）〜（Ｃ）、（Ｆ）〜（Ｇ））、所定のタイミングで駆動信号ＳＥＬｐｃｇ（図２（Ｄ））によりスイッチ回路２４がオン状態に切り換えられる。これにより画像表示装置２１は、駆動トランジスタＴｒ３のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する前に、事前に、信号線ｓｉｇをプリチャージして信号線ｓｉｇの電位がプリチャージ電圧Ｖｐｃｇに立ち上げられる。
【００５７】
その後、画素回路５Ｒは、書込信号ＷＳにより駆動トランジスタＴｒ３のゲート電圧Ｖｇが階調設定用電圧Ｖｓｉｇに設定される（図２（Ｅ）〜（Ｈ））。
【００５８】
画像表示装置２１では、この階調設定用電圧Ｖｓｉｇの設定が複数の信号線ｓｉｇで時分割で実行される。画像表示装置２１では、この階調設定用電圧Ｖｓｉｇへの設定を時分割で実行する複数の信号線ｓｉｇについて、信号線ｓｉｇの電位を同時並列的にプリチャージ電圧Ｖｐｃｇに立ち上げる。
【００５９】
すなわち図３は、図２５との対比により信号線駆動回路２３の構成を示す図である。この信号線駆動回路２３は、スイッチ回路２４（２４Ｒ、２４Ｇ、２４Ｂ）に関する構成が異なる点を除いて、図２５の信号線駆動回路１３と同一に構成される。この信号線駆動回路２３は、時分割により駆動する赤色、緑色、青色の画素回路５Ｒ、５Ｇ、５Ｂの信号線ｓｉｇＲ、ｓｉｇＧ、ｓｉｇＢに対して、それぞれ共通にスイッチ回路２４（２４Ｒ、２４Ｇ、２４Ｂ）を制御可能に、これらスイッチ回路２４（２４Ｒ、２４Ｇ、２４Ｂ）に共通に制御信号ＳＥＬｐｃｇが供給される。
【００６０】
ここで図４に示すように、信号線駆動回路２３は、所定の時点で制御信号ＳＥＬｏｆｓによりスイッチ回路１０Ｒ、１０Ｇ、１０Ｂを同時にオン動作させる（図４（Ｅ））。これにより信号線駆動回路２３は、画素回路５Ｒ、５Ｇ、５Ｂに接続された信号線ｓｉｇＲ、ｓｉｇＧ、ｓｉｇＢの電位を、しきい値電圧補正用の固定電圧Ｖｏｆｓに設定する（図４（Ｇ）〜（Ｉ））。各画素回路５Ｒ、５Ｇ、５Ｂは、この固定電圧Ｖｏｆｓの設定により、保持容量Ｃｓの端子間電位差を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する。より具体的に、各画素回路５Ｒ、５Ｇ、５Ｂは、固定電圧Ｖｏｆｓの設定に同期して、書込トランジスタＴｒ１をオンオフ動作させると共に、駆動信号ＤＳを一時的に立ち上げる。これにより画素回路５Ｒ、５Ｇ、５Ｂは、同時に、保持容量Ｃｓの端子間電位差を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する。
【００６１】
続いて信号線駆動回路２３は、制御信号ＳＥＬｐｃｇを一時的に立ち上げてスイッチ回路２４Ｒ、２４Ｇ、２４Ｂを一時的にオン動作させる（図４（Ｄ））。これにより信号線駆動回路２３は、画素回路５Ｒ、５Ｇ、５Ｂに接続された信号線ｓｉｇＲ、ｓｉｇＧ、ｓｉｇＢの電位を、プリチャージ電圧Ｖｐｃｇに設定する（図４（Ｇ）〜（Ｉ））。
【００６２】
また続いて信号線駆動回路２３は、順次、制御信号ＳＥＬｓｉｇＲ、ＳＥＬｓｉｇＧ、ＳＥＬｓｉｇＢをオン動作させる（図４（Ａ）〜（Ｃ）））。またこれに連動して各画素回路５Ｒ、５Ｇ、５Ｂは、書込トランジスタＴｒ１を順次オン動作させる。これにより画像表示装置２１は、信号線ｓｉｇの電位をまとめてプリチャージ電圧Ｖｐｃｇに設定した後、順次、各画素回路５Ｒ、５Ｇ、５Ｂの階調を設定する。
【００６３】
（２）実施例１の動作
以上の構成において、この画像表示装置２１では、信号線駆動回路２３において、順次入力される画像データＤ１が表示部２の信号線ｓｉｇに振り分けられた後（図２２参照）、ディジタルアナログ変換処理される。これにより画像表示装置２１では、信号線ｓｉｇに接続された各画素の階調を指示する階調電圧Ｖｄａｔａが信号線ｓｉｇ毎に作成される。画像表示装置２１では、走査線駆動回路４による表示部２の駆動により、表示部２を構成する各画素回路５Ｒ、（５Ｇ、５Ｂ）に例えば線順次によりこの階調電圧Ｖｄａｔａが設定される。また各画素回路５Ｒ、（５Ｇ、５Ｂ）では、この階調電圧Ｖｄａｔａに応じた発光輝度によりそれぞれ有機ＥＬ素子８が発光する（図１）。これにより画像表示装置２１では、画像データＤ１に応じた画像を表示部２で表示することができる。
【００６４】
より具体的に、画素回路５Ｒ、（５Ｇ、５Ｂ）においては、ソースフォロワ回路構成の駆動トランジスタＴｒ３により有機ＥＬ素子８が電流駆動される。画素回路５Ｒ、（５Ｇ、５Ｂ）においては、この駆動トランジスタＴｒ３のゲート、ソース間に設けられた保持容量Ｃｓのゲート側端の電圧が階調電圧Ｖｄａｔａに応じた電圧Ｖｓｉｇに設定される。これにより画像表示装置２１では、画像データＤ１に応じた発光輝度により有機ＥＬ素子８を発光させて所望の画像を表示する。
【００６５】
しかしながらこれら画素回路５Ｒ、（５Ｇ、５Ｂ）に適用される駆動トランジスタＴｒ３は、しきい値電圧Ｖｔｈのばらつきが大きい欠点がある。その結果、画像表示装置２１では、単に保持容量Ｃｓのゲート側端の電圧を階調電圧Ｖｄａｔａに応じた電圧Ｖｓｉｇに設定したのでは、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈのばらつきにより有機ＥＬ素子８の発光輝度がばらつき、画質が劣化する。
【００６６】
そこで画像表示装置２１では、事前に、保持容量Ｃｓの有機ＥＬ素子８側端の電圧を立ち下げた後、書込トランジスタＴｒ１を介して駆動トランジスタＴｒ３のゲート電圧が所定の固定電圧Ｖｏｆｓに設定される（図２、図２３参照）。これにより画像表示装置２１では、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈ以上に設定される。またその後、駆動トランジスタＴｒ３を介して、この保持容量Ｃｓの端子間電圧が放電される。これらの一連の処理により、画像表示装置２１では、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定される。
【００６７】
その後、画像表示装置２１では、階調電圧Ｖｄａｔａに固定電圧Ｖｏｆｓを加算した階調設定用電圧Ｖｓｉｇが駆動トランジスタＴｒ３のゲート電圧に設定される。これにより画像表示装置２１では、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる（（６）式参照）。
【００６８】
また一定時間Ｔμの間、駆動トランジスタＴｒ３に電源を供給した状態で、駆動トランジスタＴｒ３のゲート電圧を階調設定用電圧Ｖｓｉｇに設定することにより、駆動トランジスタＴｒ３の移動度のばらつきによる画質劣化を防止することができる。
【００６９】
画像表示装置２１では、この階調電圧Ｖｄａｔａが、信号線駆動回路２３に設けられたデータドライバ１２により作成される。ここで信号線ｓｉｇ毎に、データドライバ１２から階調設定用電圧Ｖｓｉｇを出力していたのでは、画像表示装置２１では、データドライバ１２を実装する際の接続箇所が著しく増大することになる。その結果、画像表示装置２１では、製造が著しく煩雑になる。また構成も複雑になる。
【００７０】
そこでこの実施例では、水平方向に隣接する赤色、緑色及び青色の３つの画素回路５Ｒ、５Ｇ及び５Ｂに対して時分割によりデータドライバ１２から階調設定用電圧Ｖｓｉｇ（ｓｉｇｉｎ）が出力される。また信号線駆動回路２３から階調設定用電圧Ｖｓｉｇを出力する際に、この時分割の出力（ｓｉｇｉｎ）が各信号線ｓｉｇＲ、ｓｉｇＧ、ｓｉｇＢに振り分けられると共に（図３及び図４）、各画素回路５Ｒ、５Ｇ、５Ｂにおいて、順次、時分割で駆動トランジスタＴｒ３のゲート電圧が設定される。これにより画像表示装置２１では、データドライバ１２の出力端子数を信号線ｓｉｇの数の１／３に低減することができる。その結果、画像表示装置２１では、製造及び構成を簡略化することができる。
【００７１】
しかしながらこのようにして時分割により駆動トランジスタＴｒ３のゲート電圧を階調設定用電圧Ｖｓｉｇに設定する場合には、ライン数の増大により、各画素回路５Ｒ、５Ｇ、５Ｂにおいて、駆動トランジスタＴｒ３のゲート電圧を階調設定用電圧Ｖｓｉｇに設定するのに十分な時間を確保できないことになる。その結果、画像表示装置２１を高解像度化した場合には、各画素の階調を正しく設定できないことになる。またデータドライバ１２の出力端子数を十分に低減できないことになる。特に（６）式について上述した、駆動トランジスタＴｒ３のしきい値電圧のばらつき補正に、十分な時間を確保できないことになり、さらには駆動トランジスタＴｒ３の移動度のばらつき補正にも、十分な時間を確保することができないことになる。その結果、画像表示装置２１を高解像度化した場合には、各種のばらつき補正による画質劣化の防止を十分に図れないことになる。
【００７２】
そこでこの実施例では、時分割による駆動トランジスタＴｒ３のゲート電圧を階調設定用電圧Ｖｓｉｇに設定する処理に対応して、事前に、各信号線ｓｉｇの電位がプリチャージ電圧Ｖｐｃｇに設定される。すなわち信号線駆動回路２３は、それぞれスイッチ回路２４Ｒ、２４Ｇ、２４Ｂを介して、各信号線ｓｉｇにそれぞれプリチャージ電圧Ｖｐｃｇを選択出力可能に構成される。また各画素回路５Ｒ、５Ｇ、５Ｂでは、同時に、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する。その後、同時に、信号線ｓｉｇの電位をプリチャージ電圧Ｖｐｃｇに設定した後、順次、駆動トランジスタＴｒ３のゲート電圧が階調設定用電圧Ｖｓｉｇに設定される。またこのプリチャージ電圧Ｖｐｃｇが、階調設定用電圧Ｖｓｉｇの最大値及び最小値の間の電圧に設定される。
【００７３】
これにより画像表示装置２１では、事前に信号線ｓｉｇの電位をプリチャージ電圧Ｖｐｃｇに設定した後、駆動トランジスタＴｒ３のゲート電圧を階調設定用電圧Ｖｓｉｇに設定する。従って画像表示装置２１では、駆動トランジスタＴｒ３のゲート電圧を固定電圧Ｖｏｆｓから直接、階調設定用電圧Ｖｓｉｇに設定する場合に比して、格段的に短い時間で正確に駆動トランジスタＴｒ３のゲート電圧を階調設定用電圧Ｖｓｉｇに設定することができる。従って、複数の信号線を時分割で駆動する場合でも、駆動トランジスタのゲート電圧を精度良く設定することができる。また、駆動トランジスタＴｒ３のしきい値電圧のばらつき補正、駆動トランジスタＴｒ３の移動度のばらつき補正に十分な時間を確保するいことができ、精度よくこれらのばらつきを補正することが可能となり、画質劣化を防止できる。
【００７４】
特にこの実施例では、このプリチャージ電圧Ｖｐｃｇが、階調設定用電圧Ｖｓｉｇの最大値及び最小値に対して（最大値＋最小値）／２で表される中間の電圧であることにより、階調設定用電圧Ｖｓｉｇを種々の電圧に設定する場合に、階調設定用電圧Ｖｓｉｇの設定に要する時間を最も効率良く短縮することができる。これによりこの実施例では、複数の信号線を時分割で駆動する場合でも、駆動トランジスタのゲート電圧を精度良く設定することができる。また、駆動トランジスタＴｒ３のしきい値電圧のばらつき補正、駆動トランジスタＴｒ３の移動度のばらつき補正にも十分に時間を確保することができ、精度よくこれらのばらつきを補正して画質劣化を防止することができる。
【００７５】
（３）実施例１の効果
以上の構成によれば、複数の信号線を時分割により駆動して各画素回路の階調設定用電圧を設定するようにして、事前に、信号線の電位を所定電位に立ち上げることにより、複数の信号線を時分割で駆動する場合でも、駆動トランジスタのゲート電圧を精度良く設定することができる。また、駆動トランジスタＴｒ３のしきい値電圧のばらつき補正、駆動トランジスタＴｒ３の移動度のばらつき補正に十分な時間を確保することができ、精度よくこれらのばらつきを補正して画質劣化を防止することができる
またこの事前の電位の設定を時分割により駆動する複数の信号線で同時に実行することにより、この電位の設定に係る構成を簡略化することができる。
【００７６】
またこの所定電位が、階調設定用電圧の最大値及び最小値の中間の電圧であることにより、階調設定用電圧Ｖｓｉｇの設定に要する時間を最も効率良く短くすることができる。
【００７７】
また保持容量の端子間電圧を駆動トランジスタのしきい値電圧に設定した後、信号線の電位をプリチャージ電圧に設定し、その後、階調設定用電圧を設定することにより、駆動トランジスタのしきい値電圧のばらつきによる画質劣化を有効に回避することができる。
【実施例２】
【００７８】
図５は、図１との対比により、本発明の実施例２の画像表示装置３１を示す図である。また図６は、図２との対比により、この画像表示装置３１における画素回路の動作の説明に供するタイムチャートである。この実施例の画像表示装置は、上述の信号線駆動回路２３に代えて、この図１に示す信号線駆動回路３３が適用される点を除いて、実施例１の画像表示装置２１と同一に構成される。
【００７９】
この信号線駆動回路３３は、固定電圧Ｖｏｆｓとプリチャージ電圧Ｖｐｃｇとを時分割多重化してスイッチ回路１０に入力する。また固定電圧Ｖｏｆｓの出力を制御する制御信号ＳＥＬｏｆｓと、プリチャージ電圧Ｖｐｃｇの出力を制御する制御信号ＳＥＬｐｃｇとの演算信号ＳＥＬｏｆｓ／ｐｃｇによりこのスイッチ回路１０をオンオフ制御する。この実施例では、この演算信号ＳＥＬｏｆｓ／ｐｃｇにオア回路の出力信号が用いられる。従って制御信号ＳＥＬｐｃｇは、制御信号ＳＥＬｏｆｓが立ち上がっている期間と、制御信号ＳＥＬｐｃｇが立ち上がっている期間とで信号レベルが立ち上がる。この実施例では、この２つの期間が連続するように設定される。この信号線駆動回路３３は、これらの構成が異なる点を除いて、図１の信号線駆動回路２３と同一に構成される（図６（Ａ）〜（Ｈ））。
【００８０】
すなわち図７及び図８に示すように、信号線駆動回路４３は、固定電圧Ｖｏｆｓに代えて、固定電圧Ｖｏｆｓとプリチャージ電圧Ｖｐｃｇとの時分割多重化信号Ｖｏｆｓ／Ｖｐｃｇがスイッチ回路１０Ｒ、１０Ｇ、１０Ｂに入力される（図８（Ｆ））。またスイッチ回路１０Ｒ、１０Ｇ、１０Ｂに共通の制御信号ＳＥＬｏｆｓ／ｐｃｇが入力される（図８（Ｄ））。
【００８１】
この画像表示装置３１では、これによりこれらの画素回路５Ｒ、５Ｇ、５Ｂにおいて、同時に、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧に設定した後、同時に、信号線ｓｉｇＲ、ｓｉｇＧ、ｓｉｇＢの電位をプリチャージ電圧Ｖｐｃｇに設定する。その後、順次、各画素回路に階調設定用電圧を設定する。
【００８２】
この実施例によれば、しきい値電圧補正用の固定電圧とプリチャージ電圧とを時分割多重化してスイッチ回路に入力して処理することにより、信号線駆動回路の出力段の構成を一段と簡略化して、上述の実施例と同様の効果を得ることができる。
【実施例３】
【００８３】
図９は、図３との対比により、本発明の実施例３の画像表示装置に適用される信号線駆動回路を示す図である。この実施例の画像表示装置は、この信号線駆動回路４３に関する構成が異なる点を除いて、上述の実施例１の画像表示装置２１と同一に構成される。
【００８４】
この信号線駆動回路４３は、階調設定用電圧Ｖｓｉｇの設定が複数の信号線ｓｉｇで時分割で実行される。この実施例の画像表示装置では、信号線ｓｉｇの電位をプリチャージ電圧Ｖｐｃｇに立ち上げる処理にあっても、階調設定用電圧Ｖｓｉｇの時分割の設定に対応して、これら複数の信号線ｓｉｇで時分割で実行される。この信号線駆動回路４３は、このプリチャージ電圧Ｖｐｃｇの設定に関する構成が異なる点を除いて、実施例１の信号線駆動回路２３と同一に構成される。
【００８５】
すなわち信号線駆動回路２３は、時分割により駆動する赤色、緑色、青色の画素回路５Ｒ、５Ｇ、５Ｂの信号線ｓｉｇＲ、ｓｉｇＧ、ｓｉｇＢに対して、それぞれ個別にスイッチ回路２４（２４Ｒ、２４Ｇ、２４Ｂ）を制御可能に、スイッチ回路２４（２４Ｒ、２４Ｇ、２４Ｂ）にそれぞれ制御信号ＳＥＬｐｃｇＲ、ＳＥＬｐｃｇＧ、ＳＥＬｐｃｇＢが供給される。
【００８６】
ここで図１０に示すように、信号線駆動回路４３は、所定の時点で制御信号ＳＥＬｏｆｓによりスイッチ回路１０Ｒ、１０Ｇ、１０Ｂを同時にオン動作させる（図４（Ｇ））。これにより信号線駆動回路４３は、画素回路５Ｒ、５Ｇ、５Ｂに接続された信号線ｓｉｇＲ、ｓｉｇＧ、ｓｉｇＢの電位を、しきい値電圧補正用の固定電位Ｖｏｆｓに設定する（図１０（Ｉ）〜（Ｋ））。各画素回路５Ｒ、５Ｇ、５Ｂは、この固定電圧Ｖｏｆｓの設定により、保持容量Ｃｓの端子間電位差を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する。
【００８７】
続いて信号線駆動回路４３は、赤色の画素回路５Ｒについて、制御信号ＳＥＬｐｃｇＲを一時的に立ち上げてスイッチ回路２４Ｒを一時的にオン動作させる（図１０（Ａ））。これにより信号線駆動回路４３は、赤色の画素回路５Ｒに接続された信号線ｓｉｇＲの電位を、プリチャージ電圧Ｖｐｃｇに設定する（図１０（Ｉ））。
【００８８】
また続いて信号線駆動回路４３は、赤色の画素回路５Ｒについて、制御信号ＳＥＬｓｉｇＲを一時的に立ち上げてスイッチ回路９Ｒを一時的にオン動作させる（図１０（Ｂ））。これにより信号線駆動回路４３は、画素回路５Ｒに接続された信号線ｓｉｇＲの電位を、階調設定用電圧Ｖｓｉｇに設定する（図１０（Ｉ））。画素回路５Ｒは、この階調設定用電圧Ｖｓｉｇの設定に対応して、書込トランジスタＴｒ１をオン動作させる。これにより画像表示装置２１は、赤色の画素回路５Ｒについて、駆動トランジスタＴｒ３のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する。赤色の画素回路５Ｒは、この階調設定用電圧Ｖｓｉｇの設定により発光期間を開始して有機ＥＬ素子を発光させる。
【００８９】
この赤色の信号線ｓｉｇに対する階調設定用電圧Ｖｓｉｇと同時に、信号線駆動回路４３は、続く緑色の画素回路５Ｇについて、制御信号ＳＥＬｐｃｇＧを一時的に立ち上げてスイッチ回路２４Ｇを一時的にオン動作させる（図１０（Ｃ））。これにより信号線駆動回路４３は、緑色の画素回路５Ｇに接続された信号線ｓｉｇＧの電位を、プリチャージ電圧Ｖｐｃｇに設定する（図１０（Ｊ））。
【００９０】
また続いて信号線駆動回路４３は、緑色の画素回路５Ｇについて、制御信号ＳＥＬｓｉｇＧを一時的に立ち上げてスイッチ回路９Ｇを一時的にオン動作させる（図１０（Ｄ））。これにより信号線駆動回路４３は、画素回路５Ｇに接続された信号線ｓｉｇＧの電位を、階調設定用電圧Ｖｓｉｇに設定する（図１０（Ｊ））。画素回路５Ｇは、この階調設定用電圧Ｖｓｉｇの設定に対応して、書込トランジスタＴｒ１をオン動作させる。これにより画像表示装置２１は、緑色の画素回路５Ｇについて、駆動トランジスタＴｒ３のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する。緑色の画素回路５Ｇは、この階調設定用電圧Ｖｓｉｇの設定により発光期間を開始して有機ＥＬ素子を発光させる。
【００９１】
この緑色の信号線ｓｉｇに対する階調設定用電圧Ｖｓｉｇと同時に、信号線駆動回路４３は、続く青色の画素回路５Ｂについて、制御信号ＳＥＬｐｃｇＢを一時的に立ち上げてスイッチ回路２４Ｂを一時的にオン動作させる（図１０（Ｅ））。これにより信号線駆動回路４３は、青色の画素回路５Ｂに接続された信号線ｓｉｇＢの電位を、プリチャージ電圧Ｖｐｃｇに設定する（図１０（Ｋ））。
【００９２】
また続いて信号線駆動回路４３は、青色の画素回路５Ｂについて、制御信号ＳＥＬｓｉｇＢを一時的に立ち上げてスイッチ回路９Ｂを一時的にオン動作させる（図１０（Ｆ））。これにより信号線駆動回路４３は、画素回路５Ｂに接続された信号線ｓｉｇＢの電位を、階調設定用電圧Ｖｓｉｇに設定する（図１０（Ｋ））。画素回路５Ｂは、この階調設定用電圧Ｖｓｉｇの設定に対応して、書込トランジスタＴｒ１をオン動作させる。これにより画像表示装置２１は、青色の画素回路５Ｂについて、駆動トランジスタＴｒ３のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する。青色の画素回路５Ｂは、この階調設定用電圧Ｖｓｉｇの設定により発光期間を開始して有機ＥＬ素子を発光させる。
【００９３】
これによりこの実施例では、順次、信号線ｓｉｇの電位をプリチャージ電圧Ｖｐｃｇに設定しながら、プリチャージ電圧Ｖｐｃｇの設定の完了した画素回路から、順次、駆動トランジスタＴｒ３のゲート電圧を階調設定用電圧Ｖｓｉｇに設定する。
【００９４】
従ってこの実施例では、実施例１、２の構成に比して、信号線ｓｉｇによる負荷の容量を１／３に低減してプリチャージ電圧Ｖｐｃｇを順次設定することができる。
【００９５】
従ってこの実施例では、階調設定用電圧の設定に割り当て可能な時間を、実施例１、２の構成に比して増大させることができ、その結果、一段と精度良く各画素回路の階調を設定することができる。
【００９６】
この実施例によれば、信号線の時分割の駆動に対応して、所定電位の立ち上げを時分割により実行することにより、一段と精度良く各画素回路の階調を設定することができる。
【実施例４】
【００９７】
図１１は、図９との対比により、本発明の実施例４の画像表示装置に適用される信号線駆動回路の構成を示す接続図である。また図１２は、図１０との対比により、この信号線駆動回路５３の動作を示すタイムチャートである。この実施例の画像表示装置は、上述の信号線駆動回路４３に代えて、この図１１に示す信号線駆動回路５３が適用される点を除いて、実施例３の画像表示装置と同一に構成される。
【００９８】
ここでこの信号線駆動回路５３は、階調電圧設定用のスイッチ回路９をオンオフ制御する制御信号ＳＥＬｓｉｇを使用して、プリチャージ電圧用のスイッチ回路２４をオンオフ制御する。この信号線駆動回路５３は、このプリチャージ電圧用のスイッチ回路２４をオンオフ制御の構成が異なる点を除いて、実施例３の信号線駆動回路４３と同一に構成される。
【００９９】
すなわちこの信号線駆動回路５３は、赤色の信号線ｓｉｇＲに階調電圧設定用ＶｓｉｇＲを出力するスイッチ回路９Ｒの制御信号ＳＥＬｓｉｇＲを用いて、続く緑色の信号線ｓｉｇＧにプリチャージ電圧Ｖｐｃｇを出力するスイッチ回路２４Ｇがオンオフ制御される。またこの緑色の信号線ｓｉｇＧに階調電圧設定用ＶｓｉｇＧを出力するスイッチ回路９Ｇの制御信号ＳＥＬｓｉｇＧを用いて、続く青色の信号線ｓｉｇＢにプリチャージ電圧Ｖｐｃｇを出力するスイッチ回路２４Ｂがオンオフ制御される。
【０１００】
これによりこの実施例の画像表示装置では、実施例４の画像表示装置と同様に、信号線の時分割の駆動に対応して、プリチャージ電圧Ｖｐｃｇの立ち上げを時分割により実行する。またプリチャージ電圧Ｖｐｃｇの設定の完了した画素回路から、順次、駆動トランジスタＴｒ３のゲート電圧を階調設定用電圧Ｖｓｉｇに設定する。
【０１０１】
この実施例によれば、階調電圧設定用のスイッチ回路をオンオフ制御する制御信号を、プリチャージ電圧用のスイッチ回路の制御に利用することにより、信号線駆動回路の構成を簡略化して、実施例３と同一の効果を得ることができる。
【実施例５】
【０１０２】
図１３は、図５との対比により、本発明の実施例５の画像表示装置を示す図である。また図１４は、図６との対比によりこの画像表示装置６１における各画素回路の動作を示すタイムチャートである。この実施例の画像表示装置６１は、信号線駆動回路３３に代えて信号線駆動回路６３が適用される。この画像表示装置６１は、この信号線駆動回路６３に関する構成が異なる点を除いて、実施例２の画像表示装置３１と同一に構成される。
【０１０３】
また信号線駆動回路６３は、スイッチ回路１０の制御が異なる点を除いて、信号線駆動回路３３と同一に構成される。この信号線駆動回路６３は、固定電圧Ｖｏｆｓとプリチャージ電圧Ｖｐｃｇとを時分割多重化してスイッチ回路１０に入力する。信号線駆動回路６３は、固定電圧Ｖｏｆｓの出力を制御する制御信号ＳＥＬｏｆｓと、プリチャージ電圧Ｖｐｃｇの出力を制御する制御信号ＳＥＬｐｃｇとの演算信号によりこのスイッチ回路１０をオンオフ制御する（図１４（Ａ）〜（Ｈ））。
【０１０４】
すなわち図１５に示すように、信号線駆動回路６３は、それぞれスイッチ回路１０Ｒ、１０Ｇ、１０Ｂをオンオフ制御するオア回路４４Ｒ、４４Ｇ、４４Ｂが設けられる。また各オア回路４４Ｒ、４４Ｇ、４４Ｂは、それぞれ固定電圧Ｖｏｆｓの出力を制御する制御信号ＳＥＬｏｆｓと、プリチャージ電圧Ｖｐｃｇの出力を制御する制御信号ＳＥＬｐｃｇとが入力される。
【０１０５】
図１２との対比により図１６に示すように、信号線駆動回路６３は、固定電圧Ｖｏｆｓとプリチャージ電圧Ｖｐｃｇとを時分割多重化してスイッチ回路１０に入力すると共に（図１６（Ｆ））、固定電圧Ｖｏｆｓ及びプリチャージ電圧Ｖｐｃｇの出力に連動して制御信号ＳＥＬｏｆｓ、制御信号ＳＥＬｐｃｇＲ、ＳＥＬｐｃｇＧ、ＳＥＬｐｃｇＢを順次立ち上げる（図１６（Ａ）〜（Ｅ））。
【０１０６】
信号線駆動回路６３は、これら制御信号ＳＥＬｏｆｓ、制御信号ＳＥＬｐｃｇＲ、ＳＥＬｐｃｇＧ、ＳＥＬｐｃｇＢの立ち上げを、実施例３と同様に実行する。これによりこの画像表示装置６１は、信号線の時分割の駆動に対応して、プリチャージ電圧Ｖｐｃｇへの立ち上げを時分割により実行する構成において、固定電圧Ｖｏｆｓ及びプリチャージ電圧Ｖｐｃｇの時分割による駆動信号を信号線駆動回路で処理する。
【０１０７】
この実施例のようにしきい値電圧補正用の固定電圧とプリチャージ電圧とを時分割多重化してスイッチ回路で処理するようにして、順次、信号線をプリチャージ電圧に設定するようにしても、上述の実施例と同様の効果を得ることができる。
【実施例６】
【０１０８】
図１７は、図１との対比により本発明の実施例６の画像表示装置を示す図である。また図１８は、図２の対比によりこの画像表示装置に適用される画素回路７５Ｒ、７５Ｇ、７５Ｂの動作の説明に供するタイムチャートである。この実施例の画像表示装置７１は、上述した画素回路５Ｒ、５Ｇ、５Ｂに代えて、この図１７に示す画素回路７５Ｒ、７５Ｇ、７５Ｂが適用される。また画像表示装置７１は、この画素回路７５Ｒ、７５Ｇ、７５Ｂの構成に対応して走査線駆動回路４に代えて走査線駆動回路７４が適用される。この実施例の画像表示装置７１は、この画素回路７５Ｒ、７５Ｇ、７５Ｂに関する構成が異なる点を除いて、上述の各実施例の画像表示装置と同一に構成される。従ってこの図１７及び図１８においては、実施例１の画像表示装置３１について上述した信号線駆動回路２３を使用した場合を示すものの、信号線駆動回路は、上述の各実施例の画像表示装置に使用した各種信号線駆動回路を広く適用することができる。
【０１０９】
この画像表示装置７１において、画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、駆動トランジスタＴｒ３のドレイン及び電源ＶＤＤ１の間に電源制御用のトランジスタＴｒ２が設けられる。画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、このトランジスタＴｒ２のオンオフ制御により駆動トランジスタＴｒ３の電源が制御される。
【０１１０】
また画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、さらに駆動トランジスタＴｒ３のソースに、この駆動トランジスタＴｒ３のソース電圧Ｖｓを所定の固定電圧Ｖｉｎｉに設定するトランジスタＴｒ４が設けられる。画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する際に、このトランジスタＴｒ４のオンオフ制御により、この保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈ以上に設定される。
【０１１１】
すなわち画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、発光期間が時点ｔ０で終了すると（図１８（Ｉ））、トランジスタＴｒ２がオフ状態に設定される（図１８（Ｂ））。これにより画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、保持容量Ｃｓの蓄積電荷が徐々に有機ＥＬ素子８を介して放電する。その結果、画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、駆動トランジスタＴｒ３のソース電圧Ｖｓが徐々に低下する。また有機ＥＬ素子８の端子間電圧が有機ＥＬ素子８のしきい値電圧Ｖｔｈｏｌｅｄとなると、有機ＥＬ素子８を介した放電が停止してソース電圧Ｖｓの低下が停止する（図１８（Ｈ））。なお駆動トランジスタＴｒ３のゲート電圧Ｖｇは、このソース電圧Ｖｓの低下に追従して低下することになる（図１８（Ｇ））。これにより画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、有機ＥＬ素子８の発光が停止する。
【０１１２】
続いて画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、時点ｔ１で書込信号ＷＳが立ち上げられて書込トランジスタＴｒ１がオン状態に設定される。これにより画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、駆動トランジスタＴｒ３のゲート電圧Ｖｇが固定電圧Ｖｏｆｓに設定される。また画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、続いて駆動信号ＤＳ２によりトランジスタＴｒ４が一時的にオン状態に設定される。これにより画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、駆動トランジスタＴｒ３のソース電圧Ｖｓが電圧Ｖｉｎｉに設定される。これにより画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、保持容量Ｃｓの端子間電圧Ｖｇｓが駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈ以上の電圧（Ｖｏｆｓ−Ｖｉｎｉ）に設定される。
【０１１３】
画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、続く時点ｔ２で駆動信号ＤＳ１によりトランジスタＴｒ２がオン状態に設定されて駆動トランジスタＴｒ３への電源ＶＤＤ１の供給が開始される。これにより画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、保持容量Ｃｓの端子間電圧Ｖｇｓが駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定される。
【０１１４】
画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、続く時点ｔ３で駆動信号ＤＳ１によりトランジスタＴｒ２がオフ状態に設定され、駆動トランジスタＴｒ３への電源ＶＤＤ１の供給が停止される。その後、画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、固定電圧Ｖｏｆｓの信号線ｓｉｇへの供給が停止されると共に、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定される。
【０１１５】
画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、続く時点ｔ４で、スイッチ回路２４がオン状態に設定されて信号線ｓｉｇの電位がプリチャージ電圧Ｖｐｃｇに設定される。画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、このプリチャージ電圧Ｖｐｃｇの設定が、上述の各実施例の信号線駆動回路の何れを適用するかによって、時分割で信号線を駆動する複数の画素回路で同時に実行され、又は順次時分割により実行される。
【０１１６】
画素回路７５Ｒ、（７５Ｇ、７５Ｂ）は、その後、スイッチ回路２４、９のオンオフ制御により、信号線ｓｉｇの電位が階調設定用電圧Ｖｓｉｇに設定された後、時点ｔ５で書込トランジスタＴｒ１がオン状態に設定されて駆動トランジスタＴｒ３のゲート電圧Ｖｇが階調設定用電圧Ｖｓｉｇに設定される。また時点ｔ６で駆動トランジスタＴｒ３への電源ＶＤＤ１の供給が開始される。
【０１１７】
この実施例のように、各画素回路に設けられた駆動トランジスタの電源及びソース電圧を個別のトランジスタにより制御する場合でも、上述の各実施例と同様の効果を得ることができる。
【実施例７】
【０１１８】
図１９は、図１７との対比により本発明の実施例７の画像表示装置に適用される画素回路８５Ｒ、８５Ｇ、８５Ｂを示す図である。また図２０は、図１８との対比によりこの画素回路８５Ｒ、８５Ｇ、８５Ｂの動作の説明に供するタイムチャートである。この実施例の画像表示装置８１は、上述した画素回路７５Ｒ、７５Ｇ、７５Ｂに代えて、この図１９に示す画素回路８５Ｒ、８５Ｇ、８５Ｂが適用される。また画像表示装置８１は、この画素回路８５Ｒ、８５Ｇ、８５Ｂの構成に対応して走査線駆動回路７４に代えて走査線駆動回路８４が適用される。この実施例の画像表示装置８１は、この画素回路８５Ｒ、８５Ｇ、８５Ｂに関する構成が異なる点を除いて、上述の実施例６の画像表示装置７１と同一に構成される。
【０１１９】
この画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、駆動トランジスタＴｒ３がＰチャンネル型のトランジスタで構成される。画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、駆動トランジスタＴｒ３のドレインと有機ＥＬ素子８のアノードとの間に、駆動信号ＤＳ１によりオンオフ動作するトランジスタＴｒ２が設けられる。これにより画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、駆動トランジスタＴｒ３の電源の制御に代えて、このトランジスタＴｒ１のオンオフ制御により有機ＥＬ素子８の発光、非発光が制御される。
【０１２０】
すなわち画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、発光期間が終了する時点ｔ０で、駆動信号ＤＳ１によりトランジスタＴｒ２がオフ状態に設定される。これにより画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、有機ＥＬ素子８への電流の供給が停止して有機ＥＬ素子８が発光を停止する。
【０１２１】
また画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、駆動トランジスタＴｒ３のゲート及びドレイン間に、駆動信号ＤＳ２によりオンオフ動作するトランジスタＴｒ４が設けられる。また画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、第２の保持容量Ｃｃを介して駆動トランジスタＴｒ３のゲートが書込トランジスタＴｒ１に接続される。また第２の保持容量Ｃｃの書込トランジスタＴｒ１側端と電源ＶＤＤ１との間に第１の保持容量Ｃｓが設けられる。画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、信号線ｓｉｇを介してこの第１の保持容量Ｃｓの端子電圧が階調設定用電圧Ｖｓｉｇに設定される。その結果、画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、この第１の保持容量Ｃｓの端子間電圧に応じた駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓにより有機ＥＬ素子８が電流駆動される。なおこれによりしきい値電圧補正用の固定電圧Ｖｏｆｓ等は、この画素回路８５Ｒ、（８５Ｇ、８５Ｂ）の構成に対応した電圧に設定される（図２０）。また階調設定用電圧Ｖｓｉｇ等は、駆動トランジスタＴｒ３のソース電圧ＶＤＤ１を基準にして設定される。
【０１２２】
ここで画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、発光期間が停止した後の所定の時点ｔ１で駆動信号ＤＳ１が立ち上げられた後、スイッチ回路１０の制御により信号線ｓｉｇの電位が固定電圧Ｖｏｆｓに設定される。
【０１２３】
また画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、続く時点ｔ２で、駆動信号ＤＳ２によりトランジスタＴｒ４がオン状態に設定されて駆動トランジスタＴｒ３のゲートドレイン間が短絡される。これにより画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、有機ＥＬ素子８の蓄積電荷が徐々に放電して有機ＥＬ素子８のアノード電圧が徐々に低下する。またこのアノード電圧の低下に追従して駆動トランジスタＴｒ３のゲート電圧Ｖｇも徐々に低下する。また有機ＥＬ素子８の端子間電圧が有機ＥＬ素子８のしきい値電圧Ｖｔｈｏｌｅｄとなると、有機ＥＬ素子８のカソード電圧の低下が停止する。これにより画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、駆動トランジスタＴｒ３のゲート電圧Ｖｇが十分に低い電圧に設定される。
【０１２４】
また画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、この時点ｔ２で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に設定される。これにより画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、第１の保持容量Ｃｓの第２の保持容量Ｃｃ側電圧が、固定電圧Ｖｏｆｓに設定される。これにより画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、第１の保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに比して十分に大きな電圧に設定される。
【０１２５】
画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、続いて駆動信号ＤＳ１によりトランジスタＴｒ２がオフ状態に設定される。これにより駆動トランジスタＴｒ３は、ダイオード接続に保持され、ドレイン電圧が徐々に上昇する。またこのドレイン電圧の上昇に追従してゲート電圧Ｖｇが上昇する。画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、このゲート電圧Ｖｇの上昇により駆動トランジスタＴｒ３のゲートソース間電圧が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈとなると、駆動トランジスタＴｒ３を介した電流の流入が停止してゲート電圧Ｖｇの上昇が停止する。
【０１２６】
これにより画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、固定電圧Ｖｏｆｓを駆動トランジスタＴｒ３のソース電圧ＶＤＤ１と等しい電圧に設定していることを条件に、第２の保持容量Ｃｃの端子間電圧が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定される。
【０１２７】
その後、画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、駆動信号ＤＳ２によりトランジスタＴｒ４がオフ状態に切り換えられた後、スイッチ回路１０がオフ状態に設定される。また書込トランジスタＴｒ１がオフ状態に切り換えられる。
【０１２８】
その後、画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、時点ｔ４において、スイッチ回路２４がオン制御される。これにより画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、信号線ｓｉｇの電位がプリチャージ電圧Ｖｐｃｇに設定される。画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、続いてスイッチ回路２４がオフ状態に設定される。
【０１２９】
画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、続く時点ｔ５で書込トランジスタＴｒ１がオン状態に設定される。また同時に、スイッチ回路９がオン状態に設定される。これにより画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、第２の保持容量Ｃｃの書込トランジスタＴｒ１側端の電圧が階調設定用電圧Ｖｓｉｇに設定される。また駆動トランジスタＴｒ３のゲート電圧Ｖｇは、第２の保持容量Ｃｃに設定された駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈの分だけ、階調設定用電圧Ｖｓｉｇがバイアスされた電圧に設定される。これにより画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈにより補正して階調設定用電圧Ｖｓｉｇが第１及び第２の保持容量Ｃｓに設定される。
【０１３０】
その後、画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、スイッチ回路９がオフ状態に設定された後、書込トランジスタＴｒ１がオフ状態に設定される。また駆動信号ＤＳ１によりトランジスタＴｒ２がオン状態に設定され、発光期間が開始する。ここで駆動トランジスタＴｒ３は、第１の保持容量Ｃｓ及び第２の保持容量Ｃｃにより決まるゲートソース間電圧Ｖｇｓによる駆動電流により有機ＥＬ素子８を駆動する。またこのゲートソース間電圧Ｖｇｓにあっては、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに階調設定用電圧Ｖｓｉｇを加算した電圧に設定されることになる。これにより画素回路８５Ｒ、（８５Ｇ、８５Ｂ）は、駆動トランジスタＴｒ３のしきい値電圧のばらつきを補正して、駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓが設定され、駆動トランジスタＴｒ３のしきい値電圧のばらつきによる画質劣化を防止することができる。
【０１３１】
なお図２０との対比により図２１に示すように、階調設定用電圧Ｖｓｉｇを設定する際に、駆動トランジスタＴｒ３の移動度のばらつきを補正するようにしてもよい。なおこの移動度のばらつき補正は、一定期間Ｔμの間、トランジスタＴｒ４をオン状態に設定し、駆動トランジスタＴｒ３のゲート側端を駆動トランジスタＴｒ３の電流により充電して実行される。
【０１３２】
この実施例のように、Ｐチャンネル型のトランジスタにより有機ＥＬ素子８を駆動する場合でも、上述の各実施例と同様の効果を得ることができる。
【実施例８】
【０１３３】
なお上述の実施例においては、信号線のみを事前にプリチャージ電圧に設定する場合について述べたが、本発明はこれに限らず、併せて保持容量の端子電圧をプリチャージ電圧に事前に設定するようにしてもよい。具体的に、例えば図２０（Ａ）、（Ｇ）及び（Ｈ）、図２１（Ａ）、（Ｇ）及び（Ｈ）において破線により示すように、実施例７の構成では、信号線ｓｉｇの電位をプリチャージ電圧Ｖｐｃｇに設定する際に、書込信号ＷＳを一時的に立ち上げることにより、保持容量Ｃｓの端子電圧をプリチャージ電圧Ｖｐｃｇに設定することができる。
【０１３４】
また上述の実施例においては、保持容量の端子間電圧を駆動トランジスタのしきい値電圧に設定する処理を、１回で実行する場合について述べたが、本発明はこれに限らず、特開２００７−１３３２８４号公報に開示の手法を適用して複数回に分割して実行してもよい。
【０１３５】
また上述の実施例においては、水平方向に連続する３つの画素回路について、時分割により信号線を駆動する場合に、これらの信号線の電位を同時に、又は順次プリチャージ電圧に設定する場合について述べたが、本発明はこれに限らず、水平方向に連続する複数の画素回路について、時分割により信号線を駆動する場合に広く適用することができる。
【０１３６】
また上述の実施例においては、本発明を有機ＥＬ素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。
【産業上の利用可能性】
【０１３７】
本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用することができる。
【図面の簡単な説明】
【０１３８】
【図１】本発明の実施例１の画像表示装置を示す図である。
【図２】図１の画像表示装置における画素回路の動作の説明に供するタイムチャートである。
【図３】図１の画像表示装置の信号線駆動回路の出力段を示す接続図である。
【図４】図３の信号線駆動回路の動作に説明に供するタイムチャートである。
【図５】本発明の実施例２の画像表示装置を示す図である。
【図６】図５の画像表示装置における画素回路の動作の説明に供するタイムチャートである。
【図７】図５の画像表示装置の信号線駆動回路の出力段を示す接続図である。
【図８】図７の信号線駆動回路の動作に説明に供するタイムチャートである。
【図９】本発明の実施例３の画像表示装置に適用される信号線駆動回路の出力段を示す接続図である。
【図１０】図９の信号線駆動回路の動作に説明に供するタイムチャートである。
【図１１】本発明の実施例４の画像表示装置に適用される信号線駆動回路の出力段を示す接続図である。
【図１２】図１１の信号線駆動回路の動作に説明に供するタイムチャートである。
【図１３】本発明の実施例５の画像表示装置を示す図である。
【図１４】図１３の画像表示装置における画素回路の動作の説明に供するタイムチャートである。
【図１５】図１３の画像表示装置の信号線駆動回路の出力段を示す接続図である。
【図１６】図１５の信号線駆動回路の動作に説明に供するタイムチャートである。
【図１７】本発明の実施例６の画像表示装置を示す図である。
【図１８】図１７の画像表示装置における画素回路の動作の説明に供するタイムチャートである。
【図１９】本発明の実施例７の画像表示装置を示す図である。
【図２０】図１９の画像表示装置における画素回路の動作の説明に供するタイムチャートである。
【図２１】図１９の画像表示装置において移動度のばらつき補正を実行する場合のタイムチャートである。
【図２２】従来の画像表示装置を示すブロック図である。
【図２３】図２２の画像表示装置における画素回路を詳細に示す図である。
【図２４】図２３の画素回路の動作の説明に供するタイムチャートである。
【図２５】複数の信号線を時分割で駆動する場合の構成を示す図である。
【図２６】図２５の構成の動作の説明に供するタイムチャートである。
【符号の説明】
【０１３９】
１、２１、３１、６１、７１、８１……画像表示装置、２……表示部、３、１３、２３、３３、４３、５３、６３……信号線駆動回路、４……走査線駆動回路、５Ｒ、５Ｇ、５Ｂ、７５Ｒ、７５Ｇ、７５Ｂ、８５Ｒ、８５Ｇ、８５Ｂ……画素回路、８……有機ＥＬ素子、９、９Ｒ、９Ｇ、９Ｂ、１０、１０Ｒ、１０Ｇ、１０Ｂ、２４、２４Ｒ、２４Ｇ、２４Ｂ……スイッチ回路、４４Ｒ、４４Ｇ、４４Ｂ……オア回路、Ｔｒ１〜Ｔｒ４……トランジスタ、Ｃｓ、Ｃｃ……保持容量
【図１】
0004826598.tif 000009
【図２】
0004826598.tif 000010
【図３】
0004826598.tif 000011
【図４】
0004826598.tif 000012
【図５】
0004826598.tif 000013
【図６】
0004826598.tif 000014
【図７】
0004826598.tif 000015
【図８】
0004826598.tif 000016
【図９】
0004826598.tif 000017
【図１０】
0004826598.tif 000018
【図１１】
0004826598.tif 000019
【図１２】
0004826598.tif 000020
【図１３】
0004826598.tif 000021
【図１４】
0004826598.tif 000022
【図１５】
0004826598.tif 000023
【図１６】
0004826598.tif 000024
【図１７】
0004826598.tif 000025
【図１８】
0004826598.tif 000026
【図１９】
0004826598.tif 000027
【図２０】
0004826598.tif 000028
【図２１】
0004826598.tif 000029
【図２２】
0004826598.tif 000030
【図２３】
0004826598.tif 000031
【図２４】
0004826598.tif 000032
【図２５】
0004826598.tif 000033
【図２６】
0004826598.tif 000034