(57)【特許請求の範囲】
【請求項１】
半導体基板を載置する基板ステージと、
前記半導体基板の表面を区分する複数の区域のいくつかを、前記基板ステージを通して選択的に予備加熱する複数の加熱部を有する加熱源と、
前記基板ステージに対向して配置され、前記表面全体に０．１ｍ秒〜１００ｍ秒のパルス幅の光を照射する光源
とを備えることを特徴とする熱処理装置。
【請求項２】
前記加熱源が、前記半導体基板の中央の第１区域を予備加熱する第１加熱部、及び前記第１区域の外側で前記半導体基板の外縁を含む第２区域を予備加熱する第２加熱部を含むことを特徴とする請求項１に記載の熱処理装置。
【請求項３】
半導体基板の表面を区分する複数の区域のいくつかを選択的に予備加熱し、
前記複数の区域のいくつかを選択的に予備加熱するたびに、前記表面全体に０．１ｍ秒〜１００ｍ秒のパルス幅の光を照射する
ことを含むことを特徴とする熱処理方法。
【請求項４】
前記複数の区域が、前記半導体基板の中央の第１区域、及び前記第１区域の外側で前記半導体基板の外縁を含む第２区域を含むことを特徴とする請求項３に記載の熱処理方法。
【請求項５】
第１の工程で処理された半導体基板の表面を複数の区域に区分し、
前記複数の区域のいくつかを選択的に予備加熱し、
前記複数の区域のいくつかを選択的に予備加熱するたびに、前記表面全体に０．１ｍ秒〜１００ｍ秒のパルス幅の光を照射し、
前記半導体基板を第２の工程で処理する
ことを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の熱処理方法に関し、特に高輝度光源を用いる熱処理装置、熱処理方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
大規模集積回路（ＬＳＩ）等の半導体装置の性能向上は、集積度を高めること、即ち半導体装置を構成する素子の微細化により実現できる。このため、ＬＳＩはますます大規模化し、金属・酸化膜・半導体（ＭＯＳ）トランジスタ等の素子の微細化もさらに勢いを増して進んできている。素子が微細化されるに伴い、ＭＯＳトランジスタ等の寄生抵抗及びショートチャネル効果は大きくなる。そのため、低抵抗層及び浅いｐｎ接合の形成はその重要性を増してきている。
【０００３】
例えば、２０ｎｍ以下の浅いｐｎ接合を形成するためには、まず、浅い不純物添加領域を形成する。浅い不純物添加領域の形成には、低加速エネルギで不純物を半導体基板にイオン注入する方法がある。半導体基板に添加された不純物を熱処理により活性化して、浅い不純物拡散領域が形成される。不純物拡散領域の拡散層抵抗を下げるためには、不純物の活性化熱処理を高温で行うことが必要である。
【０００４】
しかし、不純物としてイオン注入されたボロン（Ｂ）等のｐ型不純物、及びリン（Ｐ）や砒素（Ａｓ）等のｎ型不純物は、半導体基板のシリコン（Ｓｉ）結晶中での拡散係数が大きい。現行のハロゲンランプを用いた急速熱処理（ＲＴＡ）で要する処理時間では、不純物が半導体基板の内方及び外方へ拡散してしまう。その結果、高濃度の不純物を有する浅い不純物拡散領域を半導体基板に形成することができない。また、不純物の拡散を抑制するために、ＲＴＡの熱処理温度を下げると、高濃度の不純物の活性化は望めない。このように、高濃度の不純物が活性化した低抵抗の浅い不純物拡散領域を半導体基板に形成することは困難である。
【０００５】
近年、ＲＴＡの問題を解決するために、不純物の活性化に必要な熱エネルギを瞬時に供給することができる、フラッシュランプやヤグ（ＹＡＧ）レーザ等のパルス光源を用いたパルス光アニール法が検討されている（例えば、特許文献１参照。）。キセノン（Ｘｅ）フラッシュランプは、Ｘｅガスを封入した石英管を有し、コンデンサ等に蓄えられた電荷を管内で瞬時に放電させる。その結果、例えば数１００μｓ〜数１００ｍｓの時間の範囲で高輝度の白色光を発光させることが可能である。フラッシュランプ光を吸収した半導体基板は瞬時に発熱し、不純物の活性化に必要な熱エネルギを瞬時に得ることができる。したがって、フラッシュランプアニール法では、半導体基板に注入された不純物の濃度プロファイルをほとんど変化させずに、高濃度の不純物を活性化することができる。
【０００６】
しかし、フラッシュランプアニール法により不純物を均一性良く高濃度に活性化させるためには、２０Ｊ／ｃｍ2以上の大きな照射エネルギが必要となる。そして、半導体基板表面には急激な温度上昇が生じる。その結果、半導体基板の表面側と裏面側との間に温度差が発生し、半導体基板内部では熱応力が増加する。特に、大面積を有する半導体基板に対しては、発生する熱応力の総量が増加する。熱応力により誘起されたスリップ等のダメージにより半導体基板の破損が生じ易く、生産歩留りの低下を招く。このように、現状のフラッシュランプアニール法では、半導体基板に発生するダメージを抑制して熱処理を行うことは困難である。
【特許文献１】米国特許第４１５１００８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、半導体基板に発生するダメージを抑制して熱処理を行うことが可能な熱処理装置、熱処理方法及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様によれば、（イ）半導体基板を載置する基板ステージと、（ロ）半導体基板の表面を区分する複数の区域のいくつかを、基板ステージを通して選択的に予備加熱する複数の加熱部を有する加熱源と、（ハ）基板ステージに対向して配置され、表面全体に０．１ｍ秒〜１００ｍ秒のパルス幅の光を照射する光源とを備える熱処理装置が提供される。
【０００９】
本発明の第２の態様によれば、（イ）半導体基板の表面を区分する複数の区域のいくつかを選択的に予備加熱し、（ロ）複数の区域のいくつかを選択的に予備加熱するたびに、表面全体に０．１ｍ秒〜１００ｍ秒のパルス幅の光を照射することを含む熱処理方法が提供される。
【００１０】
本発明の第３の態様によれば、（イ）第１の工程で処理された半導体基板の表面を複数の区域に区分し、（ロ）複数の区域のいくつかを選択的に予備加熱し、（ハ）複数の区域のいくつかを選択的に予備加熱するたびに、表面全体に０．１ｍ秒〜１００ｍ秒のパルス幅の光を照射し、（ニ）半導体基板を第２の工程で処理することを含む半導体装置の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、半導体基板に発生する結晶欠陥を抑制して熱処理を行うことが可能な熱処理装置、熱処理方法及び半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１３】
また、本発明の実施の形態では、イオン注入された不純物の活性化熱処理工程を用いて説明する。注入する不純物は、例えばｎ型不純物としてはＰあるいはＡｓが、ｐ型不純物としてはＢが用いられる。しかし、本発明の第１〜第３の実施の形態に係る熱処理工程は、不純物活性化熱処理工程に限定されない。例えば、酸化膜、窒化膜等の絶縁膜形成や損傷層等の再結晶化等の熱処理工程に適用できることは勿論である。
【００１４】
本発明の実施の形態に係る熱処理装置は、図１に示すように、処理室３０と、ガス供給系３４と、光源４０と、制御システム４４とを備えている。処理室３０には、ガス供給系３４に接続された導入配管３６、及び排気配管３７が設けられている。処理室３０の上部には、透明窓３８が光源４０に対向して配置されている。処理室３０内の底部には、半導体基板１０を載置する基板ステージ３２が配置されている。
【００１５】
基板ステージ３２の内部には、基板ステージ３２を通して半導体基板１０を予備加熱する加熱源４３が設けられている。加熱源４３は、第１加熱部４２ａ及び第２加熱部４２ｂを有する。光源４０、加熱源４３の第１及び第２加熱部４２ａ、４２ｂはそれぞれ、電源３９、４１を介して制御システム４４に接続されている。
【００１６】
Ｓｉ等の半導体基板１０に注入された不純物を活性化するための熱処理を行う処理室３０は、例えばステンレススチール等の金属製である。基板ステージ３２には、ステンレススチール、アルミニウムナイトライド（ＡｌＮ）、セラミックスあるいは石英等が用いられる。加熱源４３としては、ニクロム線等の埋め込み金属ヒータや加熱ランプ等が用いられる。予備加熱は、制御システム４４により温度制御される。
【００１７】
加熱源４３の第１加熱部４２ａは、図２に示すように、基板ステージ３２上の半導体基板１０の中央部に対向して設けられる。第２加熱部４２ｂは、第１加熱部４２ａの外側で半導体基板１０の外縁を含む区域に対向して設けられる。第１及び第２加熱部４２ａ、４２ｂにより、図３に示すように、半導体基板１０の表面において、中央の第１区域１００ａ及び第１区域１００ａの外側で半導体基板１０の外縁を含む第２区域１００ｂのそれぞれが、基板ステージ３２を通して選択的に予備加熱される。
【００１８】
半導体基板１０の熱処理時には、ガス供給系３４から導入配管３６を通して、窒素（Ｎ2）、アルゴン（Ａｒ）等の不活性ガス等が処理室３０に導入される。処理室３０に導入された不活性ガスは、排気配管３７から排気される。
【００１９】
フラッシュランプ等の光源４０は、合成石英等の透明窓３８を介して、半導体基板１０表面をパルス状に光照射して加熱する。パルス電源等の電源３９は、光源４０を約０．１ｍ秒〜１００ｍ秒の極短パルス幅で駆動する。電源３９は、制御システム４４により、光源４０の出射光のパルス幅及び照射エネルギを制御する。光源４０の照射エネルギ密度は、例えば１５Ｊ／ｃｍ2から４０Ｊ／ｃｍ2の範囲、望ましくは２０Ｊ／ｃｍ2から３４Ｊ／ｃｍ2の範囲である。なお、透明窓３８は、半導体基板１０を照射する光源４０の出射光を透過させると共に、処理室３０を光源４０から隔離して気密保持の働きもする。
【００２０】
光源４０に用いられるＸｅフラッシュランプによる加熱では、図４に示すように、例えば最高到達温度が約１３００℃で、半値幅が約１ｍ秒の温度プロファイルが得られる。Ｘｅフラッシュランプでは、ＲＴＡで使用されるハロゲンランプ等の赤外線ランプに比べて急峻な温度上昇と温度降下が実現できる。例えば、ハロゲンランプ光では、４５０℃〜１３００℃間の昇降温時間は１０秒以上、例えば約１５秒である。その上、９００℃〜１３００℃の１００℃間の昇／降温時間が２〜３秒必要である。一方、フラッシュランプ光では、４５０℃〜１３００℃間の昇降温時間は、０．１ｍ秒〜１００ｍ秒、望ましくは０．５ｍ秒〜５０ｍ秒の間である。なお、半導体基板１０の表面温度は、高速パイロメータにより測定している。
【００２１】
イオン注入された不純物の活性化熱処理において、昇／降温時間が０．１ｍ秒未満では、最高到達温度が９００℃未満となり、半導体基板１０に注入された不純物の活性化が不十分となる。また、昇／降温時間が１００ｍ秒を越えると、到達温度が１４００℃を越えてしまう。半導体基板１０が１４００℃を越えて加熱されると、注入された不純物の拡散が顕著となる。その結果、半導体基板１０に注入された不純物の拡散のために、半導体基板１０の表面近傍に浅いｐｎ接合を形成することが困難となる。
【００２２】
また、活性化熱処理では、基板ステージ３２に載置された半導体基板１０は、加熱源４３により、例えば３００〜６００℃、望ましくは４００〜５００℃の範囲で予備加熱されている。予備加熱時間は、例えば１０秒〜１２０秒程度が望ましい。予備加熱は、半導体基板１０にダメージが誘起されない温度と時間に設定されている。予備加熱温度が３００℃より低いと、最高到達温度が９００℃未満となる場合がある。また、予備加熱温度が６００℃を越えると、到達温度が１４００℃より高くなる場合がある。
【００２３】
本発明の実施の形態に係る熱処理装置では、図４に示したように、４５０℃〜１３００℃間の昇降温時間は、約３ｍ秒である。また、９００℃〜１３００℃の間の昇／降温時間は、例えば約１ｍ秒である。本発明の実施の形態によれば、半導体基板１０に注入された不純物の活性化熱処理を、例えば９００℃以上の高温で極短時間で実施することができる。したがって、活性化熱処理による不純物の拡散長を５ｎｍ以下に抑制して、浅いｐｎ接合の形成が可能になる。
【００２４】
しかし、９００℃以上の高温で極短時間の昇／降温サイクルでは、半導体基板１０に熱応力によるスリップや転位等の結晶欠陥が発生し易い。更に、光源４０のＸｅフラッシュランプの発光スペクトルは白色光に近く、図５に示すように、主な強度ピーク波長は、４００ｎｍ〜５００ｎｍである。フラッシュランプ光の強度ピークを含む波長の範囲、例えば１μｍ以下の範囲の光は、半導体基板１０表面から約０．１μｍの深さの範囲の領域で吸収される。半導体基板１０表面から数１０μｍの深さの範囲の領域では局所的に急激な温度上昇が生じる。その結果、半導体基板１０の表面側と裏面側との間に約３００℃から１０００℃の温度差が発生し、半導体基板１０内部では熱応力が増加する。その結果、熱応力に起因する結晶欠陥により半導体基板１０にダメージが発生し、半導体基板１０が破損してしまう。このように、光源４０による極短時間の加熱処理では、熱応力で発生するダメージのため半導体基板１０の割れ耐性が不十分である。
【００２５】
本発明の実施の形態に係る熱処理装置には、図１に示したように、半導体基板１０の面に区分された第１及び第２区域１００ａ、１００ｂのそれぞれを、基板ステージ３２を通して選択的に予備加熱する第１及び第２加熱部４２ａ、４２ｂを有する加熱源４３が設けられている。第１及び第２加熱部４２ａ、４２ｂにより、第１及び第２区域１００ａ、１００ｂのそれぞれを選択的に予備加熱するたびに、半導体基板１０の表面全体に光源４０から放射されるフラッシュランプ光が照射される。
【００２６】
例えば、第１加熱部４２ａにより半導体基板１０の第１区域１００ａが選択的に予備加熱される時には、第２区域１００ｂは予備加熱されない。したがって、半導体基板１０の表面にフラッシュランプ光を照射して第１区域１００ａを活性化熱処理しても、予備加熱されていない第２区域１００ｂでは活性化熱処理に必要な高温まで加熱されることはない。同様に、第２加熱部４２ｂにより第２区域１００ｂが選択的に予備加熱されるときには、第１区域１００ａは予備加熱されない。したがって、フラッシュランプ光を照射して第２区域１００ｂを活性化熱処理しても、第１区域１００ａでは活性加熱処理に必要な高温まで加熱されることはない。このように、本発明の実施の形態に係る熱処理装置では、半導体基板１０の第１及び第２区域１００ａ、１００ｂを選択的に予備加熱しながら活性化熱処理を実施することができる。その結果、半導体基板１０内部の熱応力の総量を低減することができ、半導体基板１０に発生するダメージを抑制して活性化熱処理を行うことが可能となる。
【００２７】
本発明の実施の形態に係る処理装置によるイオン注入不純物の活性化熱処理では、図６に示すように、ダメージの発生を抑制し所望の活性化率を達成するために、半導体基板１０の予備加熱温度に依存するフラッシュランプ光の照射エネルギ密度の熱処理条件領域が与えられる。予備加熱温度は、第１又は第２加熱部４２ａ、４２ｂにより加熱された第１又は第２区域１００ａ、１００ｂで測定される。即ち、フラッシュランプ光の照射エネルギ密度が熱処理条件領域の下限以下では不純物の活性化が不十分となり、低抵抗層を形成することができない。照射エネルギ密度が熱処理条件領域の上限以上では半導体基板１０にダメージが発生してしまう。例えば、フラッシュランプ光の照射エネルギ密度の熱処理条件領域は、半導体基板１０の６００℃及び３００℃の予備加熱温度に対し、それぞれ約１８Ｊ／ｃｍ2から２７Ｊ／ｃｍ2及び約２６Ｊ／ｃｍ2から３６Ｊ／ｃｍ2で与えられる。また、予備加熱温度が４５０℃の近傍では、照射エネルギ密度の熱処理条件領域が約２０Ｊ／ｃｍ2から３４Ｊ／ｃｍ2で与えられる。
【００２８】
比較例として、図１に示した熱処理装置の加熱源４３により半導体基板１０全体を予備加熱して通常の活性化熱処理が実施されている。比較例においては、半導体基板１０の全領域が一括してフラッシュランプ光で活性化熱処理温度まで加熱される。例えば、直径が約２００ｍｍのＳｉ半導体基板１０を全面予備加熱して、フラッシュランプ光により半導体基板１０の表面層を１３００℃に加熱する。Ｓｉ結晶の熱膨張率は、約３．５×１０−６Ｋ−１であるため、加熱された表面層のＳｉ結晶は表面に平行な方向に約１ｍｍ膨張する。このように、半導体基板１０の加熱区域を限定せずに半導体基板１０全面を予備加熱する場合は、半導体基板１０の熱膨張量が大きくなるため、熱応力がＳｉ結晶の脆性破壊臨界点を超えて増加する。その結果、半導体基板１０が破損してしまう。比較例では、図７に示すように、熱処理条件領域の下限は、本発明の実施の形態に係る熱処理条件領域の下限とほぼ同様である。しかし、比較例の熱処理条件領域の上限は第１の実施の形態に係る熱処理条件領域の上限と比べ照射エネルギ密度が約７Ｊ／ｃｍ2以上減少している。このように、熱処理条件領域が約１／２以下に縮小している。
【００２９】
本発明の実施の形態では、図２に示したように、第１及び第２加熱部４２ａ、４２ｂにより半導体基板１０の予備加熱区域が限定される。例えば、半導体基板１０の第１区域１００ａの直径を約１００ｍｍとする。第１又は第２区域１００ａ、１００ｂの活性化熱処理において、Ｓｉ結晶の熱膨張を約０．５ｍｍまで抑制することができる。その結果、半導体基板１０の内部の熱応力は減少する。したがって、半導体基板１０に生じるダメージが抑制され、半導体基板１０の割れ耐性が向上する。このように、本発明の実施の形態に係る熱処理装置では、図６に示したように、熱処理条件領域が拡大し、半導体基板１０の破損を防止することができ、低抵抗層を安定して形成することが可能となる。
【００３０】
なお、本発明の実施の形態に係る熱処理装置では、図２に示したように、円状の第１加熱部４２ａ及び環状の第２加熱部４２ｂを有する加熱源４３が用いられている。しかし、加熱源４３は限定されない。例えば、図８に示すように、半円状に分割された第１及び第２加熱部４２ｃ、４２ｄを有する加熱源４３ａであってもよい。図９に示すように、第１及び第２加熱部４２ｃ、４２ｄにより、直径方向に区分された半導体基板１０の第１及び第２区域１００ｃ、１００ｄがそれぞれ選択的に予備加熱される。したがって、活性化熱処理による半導体基板１０の内部の熱応力を低減することができる。
【００３１】
また、本発明の実施の形態に係る熱処理装置では、２分割された加熱源４３が用いられている。しかし、３以上の複数の加熱部を有する加熱源を用いてもよい。例えば、図１０に示すように、第１及び第２加熱部４２ａ、４２ｂの間に第３加熱部４２ｅを有する加熱源４３ｂであってもよい。第３加熱部４２ｅは、図１１に示すように、半導体基板１０の第１及び第２区域１００ａ、１００ｂの間の第３区域１００ｅを選択的に予備加熱する。
【００３２】
加熱源４３では、第１及び第２加熱部４２ａ、４２ｂのそれぞれで選択的に予備加熱する場合、熱の拡散等により半導体基板１０の第１及び第２区域１００ａ、１００ｂの境界を越えた領域も予備加熱される。その結果、第１及び第２区域１００ａ、１００ｂのそれぞれの活性化熱処理において、第１及び第２区域１００ａ、１００ｂの境界近傍で活性化不純物濃度が高くなる場合がある。例えば、加熱源４３ｂを用いて、第１及び第２加熱部４２ａ、４２ｂのそれぞれにより予備加熱するときに、第３加熱部４２ｅによる予備加熱を同時に行う。第１及び第２区域１００ａ、１００ｂのそれぞれニ比べ、第３区域１００ｅの予備加熱温度を少し低く調整することにより、均一な活性化不純物濃度分布を実現することができる。
【００３３】
次に、本発明の実施の形態に係る熱処理方法及び半導体装置の製造方法を、相補型ＭＯＳ（ＣＭＯＳ）トランジスタの製造工程を例にして説明する。なお、半導体装置としては、ＣＭＯＳトランジスタに限定されない。例えば、ｎＭＯＳトランジスタやｐＭＯＳトランジスタ等であってもよい。また、酸化（ＳｉＯ2）膜に代えて、酸窒化シリコン（ＳｉＯＮ）膜、窒化シリコン（Ｓｉ3Ｎ4）膜等の絶縁膜や、ＳｉＯ2膜と、ＳｉＯＮ膜、Ｓｉ3Ｎ4膜、及び各種の金属酸化膜等との複合絶縁膜を用いた金属・絶縁膜・半導体（ＭＩＳ）トランジスタであってもよいことは勿論である。
【００３４】
（イ）図１２に示すように、半導体基板１０のｎＭＯＳ領域にｐウェル１２を形成する。また、ｐＭＯＳ領域にｎウェル１３を形成する。フォトリソグラフィ、反応性イオンエッチング（ＲＩＥ）、化学気相成長（ＣＶＤ）等により、ｐウェル１２の周囲とｎウェル１３の周囲に素子分離領域１４を形成する。素子領域として、ｎＭＯＳ領域及びｐＭＯＳ領域が素子分離領域１４により分離される。
【００３５】
（ロ）半導体基板１０の素子領域表面に、例えば熱酸化膜等の絶縁膜が形成される。絶縁膜上に、低圧（ＬＰ）ＣＶＤ等により、多結晶Ｓｉ（ｐｏｌｙ−Ｓｉ）膜が堆積される。図１３に示すように、ｐｏｌｙ−Ｓｉ膜及び絶縁膜をパターニングしてｐウェル１２及びｎウェル１３それぞれに、ゲート電極１６ａ及び１６ｂと、ゲート絶縁膜１５ａ及び１５ｂとが形成される。
【００３６】
（ハ）イオン注入工程（第１の工程）で、フォトリソグラフィ等により、ｐＭＯＳ領域をレジスト膜で被覆する。レジスト膜及びゲート電極１６ａをマスクとして、ｎＭＯＳ領域にｎ型不純物となるＶ族原子、例えばＡｓイオンを選択的に注入する。剥離液等により、ｐＭＯＳ領域のレジスト膜を剥離する。フォトリソグラフィ等により、ｎＭＯＳ領域をレジスト膜で被覆する。レジスト膜及びゲート電極１６ｂをマスクとして、ｐＭＯＳ領域にｐ型不純物となるIII族原子、例えばＢイオンを選択的に注入する。剥離液等により、ｎＭＯＳ領域のレジスト膜を剥離する。その結果、図１４に示すように、ゲート絶縁膜１５ａの両端部及び素子分離領域１４の間に不純物注入層１８、及びゲート絶縁膜１５ｂの両端部及び素子分離領域１４の間に不純物注入層１９が形成される。イオン注入条件は、Ａｓについて、加速エネルギが約２ｋｅＶ、ドーズ量が約１×１０15ｃｍ-2である。Ｂについては、加速エネルギが約０．５ｋｅＶ、ドーズ量が約１×１０15ｃｍ-2である。不純物注入層１８、１９の深さは、ｐウェル１２及びｎウェル１３の表面からそれぞれ約１５ｎｍである。
【００３７】
（ニ）半導体基板１０を、図１に示した熱処理装置の基板ステージ３２に載置する。基板ステージ３２を通して、加熱源４３の第１加熱部４２ａにより半導体基板１０が裏面側から、例えば約４５０℃で予備加熱される。図３に示した第１区域１００ａを約４５０℃の予備加熱温度で維持しながら、光源４０のフラッシュランプ光を半導体基板１０の表面側から、例えばパルス幅が約１ｍｓ及び照射エネルギが約３０Ｊ／ｃｍ2の条件で照射して活性化熱処理が行われる。次いで、第２加熱部４２ｂにより半導体基板１０が裏面側から、例えば約４５０℃で予備加熱される。第２区域１００ｂを約４５０℃の予備加熱温度で維持しながら、光源４０のフラッシュランプ光を半導体基板１０の表面側から、例えばパルス幅が約１ｍｓ及び照射エネルギが約３０Ｊ／ｃｍ2の条件で照射して活性化熱処理が行われる。活性化熱処理により、イオン注入により不純物注入層１８、１９に注入されたＡｓ及びＢが格子位置に置換して取り込まれ、活性化する。その結果、図１５に示すように、ゲート絶縁膜１５ａ、１５ｂのそれぞれの両端及び素子分離領域１４の間にｎ型のエクステンション領域２０及びｐ型のエクステンション領域２１が形成される。
【００３８】
（ホ）側壁スペーサ形成工程（第２の工程）で、半導体基板１０上に、ＳｉＯ2膜及びＳｉ3Ｎ4膜等の絶縁膜をＬＰＣＶＤ等により順次堆積する。ＲＩＥ等の指向性エッチングにより、ＳｉＯ2膜及びＳｉ3Ｎ4膜等の絶縁膜をエッチバックする。その結果、絶縁膜が、ゲート電極１６ａ、１６ｂ及びゲート絶縁膜１５ａ、１５ｂの側面にそれぞれ選択的に残る。図１６に示すように、Ｓｉ3Ｎ4膜及びＳｉＯ2膜の多層構造の側壁スペーサ２３ａ及び２３ｂがそれぞれ形成される。
【００３９】
（ヘ）イオン注入工程（第１の工程）で、フォトリソグラフィ等により、ｐＭＯＳ領域をレジスト膜で被覆する。レジスト膜、ゲート電極１６ａ及び側壁スペーサ２３ａをマスクとして、ｎＭＯＳ領域にｎ型不純物となるＶ族原子、例えばＰイオンを選択的に注入する。剥離液等により、ｐＭＯＳ領域のレジスト膜を剥離する。フォトリソグラフィ等により、ｎＭＯＳ領域をレジスト膜で被覆する。レジスト膜、ゲート電極１６ｂ及び側壁スペーサ２３ｂをマスクとして、ｐＭＯＳ領域にｐ型不純物となるIII族原子、例えばＢイオンを選択的に注入する。剥離液等により、ｎＭＯＳ領域のレジスト膜を剥離する。イオン注入条件は、Ｐについて、加速エネルギが約１０ｋｅＶ、ドーズ量が約３×１０15ｃｍ-2である。Ｂについては、加速エネルギが約４ｋｅＶ、ドーズ量が３×１０15ｃｍ-2である。その結果、図１７に示すように、側壁スペーサ２３ａ、２３ｂの端部及び素子分離領域１４の間に、エクステンション領域２０、２１より深く、不純物注入層２４及び２５が、ｐウェル１２及びｎウェル１３それぞれに形成される。また、イオン注入により、ゲート電極１６ａ、１６ｂ中にも、Ｐイオン及びＢイオンがそれぞれ注入される。
【００４０】
（ト）半導体基板１０を、図１に示した熱処理装置の基板ステージ３２に載置する。活性化熱処理では、基板ステージ３２を通して加熱源４３の第１加熱部４２ａにより半導体基板１０が裏面側から、例えば約４５０℃に予備加熱される。図３に示した第１区域１００ａを約４５０℃の予備加熱温度で維持しながら、光源４０のフラッシュランプ光が半導体基板１０の表面側から、例えばパルス幅が約１ｍｓ及び照射エネルギが約３０Ｊ／ｃｍ2の条件で照射されて活性化熱処理が行われる。次いで、第２加熱部４２ｂにより半導体基板１０が裏面側から、例えば約４５０℃で予備加熱される。第２区域１００ｂを約４５０℃の予備加熱温度で維持しながら、光源４０のフラッシュランプ光を半導体基板１０の表面側から、例えばパルス幅が約１ｍｓ及び照射エネルギが約３０Ｊ／ｃｍ2の条件で照射して活性化熱処理が行われる。その結果、図１８に示すように、側壁スペーサ２３ａの端部及び素子分離領域１４の間に、エクステンション領域２０に接してｎ+型のソース／ドレイン領域２６が形成される。また、側壁スペーサ２３ｂの端部及び素子分離領域１４の間に、エクステンション領域２１に接してｐ+型のソース／ドレイン領域２７が形成される。
【００４１】
その後、層間絶縁膜形成工程（第２の工程）で、例えば、ＣＶＤ等により、成膜温度４００℃で、半導体基板１０にＳｉＯ2膜等の層間絶縁膜を形成する。層間絶縁膜にコンタクトホールを開口し、ソース／ドレイン領域２６、２７及びゲート電極１６ａ、１６ｂに配線等を形成する。このようにして、半導体装置が製造される。
【００４２】
本発明の実施の形態に係る熱処理方法では、イオン注入の過程で形成された不純物注入層７に注入された不純物は、所望の活性化率を達成するのに十分な照射エネルギ密度で活性化熱処理される。また、活性化熱処理では、第１及び第２加熱部４２ａ、４２ｂにより半導体基板１０の予備加熱が第１及び第２区域１００ａ、１００ｂにそれぞれ限定される。例えば、半導体基板１０の第１区域１００ａの直径を約１００ｍｍとする。第１又は第２区域１００ａ、１００ｂの活性化熱処理において、半導体基板１０の内部の熱応力は減少する。したがって、半導体基板１０に発生するダメージを抑制して、浅いｐｎ接合を形成することが可能となる。このように、本発明の実施の形態によれば、半導体基板１０の割れ耐性を向上させ、半導体装置の製造を高歩留りで行うことが可能となる。
【００４３】
上記の説明では、第１及び第２区域１００ａ、１００ｂの予備加熱温度は、約４５０℃としている。しかし、予備加熱温度は、第１及び第２区域１００ａ、１００ｂで異なっていてもよい。例えば、予め測定されたシート抵抗の面内分布の傾向に基づいて、予備加熱条件を調整しても良い。
【００４４】
一般に、半導体基板１０の外縁側では熱が逃げやすく、加熱効率が低下してしまう。例えば、半導体基板１の中央側の第１区域１００ａに対して、外縁側の第２区域１００ｂの予備加熱温度を、約２０℃高くする。その結果、シート抵抗の半導体基板１０の面内分布の標準偏差σが約１％未満まで低減している。このように、本発明の実施の形態では、必要に応じて第１及び第２加熱部４２ａ、４２ｂ毎に予備加熱温度を調整することができるため、熱処理温度の面内均一性の向上が可能となる。したがって、半導体装置の電気的特性のばらつきを抑制して、熱処理工程の歩留まりを向上させることが可能となる。
【００４５】
（その他の実施の形態）
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４６】
本発明の実施の形態においては、図１の光源４０としてＸｅフラッシュランプをもちいている。しかし、光源４０はＸｅフラッシュランプに限定されるものではなく、例えば、他の希ガス、水銀、及び水素等を用いたフラッシュランプ、エキシマレーザ、ＹＡＧレーザ、一酸化炭素ガス（ＣＯ）レーザ、及び二酸化炭素（ＣＯ2）レーザ等のレーザ、あるいはＸｅアーク放電ランプ等のような高輝度発光が可能な光源であってもよいことは勿論である。
【００４７】
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態に係る熱処理装置の一例を示す概略図である。
【図２】本発明の実施の形態に係る熱処理装置の加熱源の一例を示す図である。
【図３】本発明の実施の形態に係る熱処理装置の加熱源による予備加熱区域の一例を示す図である。
【図４】本発明の実施の形態に係る熱処理装置の光源の加熱特性の一例を示す図である。
【図５】本発明の実施の形態に係る熱処理装置の光源の発光スペクトルの一例を示す図である。
【図６】本発明の実施の形態に係る熱処理装置の予備加熱温度及び照射エネルギ密度の熱処理条件領域の一例を示す図である。
【図７】比較例による予備加熱温度及び照射エネルギ密度の熱処理条件領域の一例を示す図である。
【図８】本発明の実施の形態に係る熱処理装置の加熱源の他の例を示す図である。
【図９】本発明の実施の形態に係る熱処理装置の加熱源による予備加熱区域の他の例を示す図である。
【図１０】本発明の実施の形態に係る熱処理装置の加熱源の他の例を示す図である。
【図１１】本発明の実施の形態に係る熱処理装置の加熱源による予備加熱区域の他の例を示す図である。
【図１２】本発明の実施の形態に係る熱処理方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図（その１）である。
【図１３】本発明の実施の形態に係る熱処理方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図（その２）である。
【図１４】本発明の実施の形態に係る熱処理方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図（その３）である。
【図１５】本発明の実施の形態に係る熱処理方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図（その４）である。
【図１６】本発明の実施の形態に係る熱処理方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図（その５）である。
【図１７】本発明の実施の形態に係る熱処理方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図（その６）である。
【図１８】本発明の実施の形態に係る熱処理方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図（その７）である。
【符号の説明】
【００４９】
１０…半導体基板
３０…処理室
３２…基板ステージ
４０…光源
４２ａ…第１加熱部
４２ｂ…第２加熱部
４３…加熱源
１００ａ…第１区域
１００ｂ…第２区域
【図１】
0004825459.tif 000002
【図２】
0004825459.tif 000003
【図３】
0004825459.tif 000004
【図４】
0004825459.tif 000005
【図５】
0004825459.tif 000006
【図６】
0004825459.tif 000007
【図７】
0004825459.tif 000008
【図８】
0004825459.tif 000009
【図９】
0004825459.tif 000010
【図１０】
0004825459.tif 000011
【図１１】
0004825459.tif 000012
【図１２】
0004825459.tif 000013
【図１３】
0004825459.tif 000014
【図１４】
0004825459.tif 000015
【図１５】
0004825459.tif 000016
【図１６】
0004825459.tif 000017
【図１７】
0004825459.tif 000018
【図１８】
0004825459.tif 000019