(57)【特許請求の範囲】
【請求項１】
決められた値の基準電流を生成する基準電流生成回路と、
前記基準電流生成回路によって生成された基準電流と、複数色の各々について指定され
た基準電流の出力レベルとに基づいて、各色の画素を駆動する際の基準となる基準電流を
各色別に生成する色別基準電流生成回路と、
前記色別基準電流生成回路によって生成された各色別の基準電流と、各色の画素におけ
る階調を表す階調データとに基づいて、各画素に供給すべき電流または各画素に印加すべ
き電圧を出力するＤ／Ａ変換回路と
を備え、
前記基準電流生成回路は、複数のトランジスタと、各々の前記トランジスタを流れる電
流の経路上にそれぞれ設けられた複数のヒューズと、各々の前記トランジスタを流れる電
流を加算して前記基準電流として出力するように形成された経路とを備えており、決めら
れた値の基準電流が出力されるように前記複数のヒューズのいずれかが切断されるか或い
は前記複数のヒューズのいずれもが切断されないで形成されていることを特徴とする半導体集積回路。
【請求項２】
決められた値の基準電流を生成する基準電流生成回路と、
前記基準電流生成回路によって生成された基準電流と、複数色の各々について指定され
た基準電流の出力レベルとに基づいて、各色の画素を駆動する際の基準となる基準電流を
各色別に生成する色別基準電流生成回路と、
前記色別基準電流生成回路によって生成された各色別の基準電流と、各色の画素におけ
る階調を表す階調データとに基づいて、各画素に供給すべき電流または各画素に印加すべ
き電圧を出力するＤ／Ａ変換回路と
を備え、
前記基準電流生成回路は、主トランジスタと、１又は複数の調整用トランジスタと、各
々の前記調整用トランジスタを流れる電流の経路上にそれぞれ設けられた１又は複数のヒ
ューズと、前記主トランジスタ及び前記調整用トランジスタを流れる電流を加算して前記
基準電流として出力するように形成された経路とを備えており、決められた値の基準電流
が出力されるように前記１又は複数のヒューズのいずれかが切断されるか或いは前記１又
は複数のヒューズのいずれもが切断されないで形成されていることを特徴とする半導体集積回路。
【請求項３】
前記基準電流生成回路は、前記トランジスタの閾値電圧の値に関わらず一定値の電流を
前記基準電流として生成し出力する閾値電圧補償回路を備えたことを特徴とする請求項１または２に記載の半導体集積回路。
【請求項４】
決められた値の基準電流を生成する基準電流生成回路と、
前記基準電流生成回路によって生成された基準電流と、各画素における階調を表す階調
データとに基づいて、各画素に供給すべき電流または各画素に印加すべき電圧を出力する
Ｄ／Ａ変換回路とを備え、
前記基準電流生成回路は、複数のトランジスタと、トランジスタの閾値電圧の値に関わ
らず一定値の電流を生成し出力する閾値電圧補償回路と、各々の前記トランジスタを流れ
る電流の経路上にそれぞれ設けられた複数のヒューズと、各々の前記トランジスタを流れ
る電流を加算して前記基準電流として出力するように形成された経路とを備えており、決
められた値の基準電流が出力されるように前記複数のヒューズのいずれかが切断されるか
或いは前記複数のヒューズのいずれもが切断されないで形成されていることを特徴とする
半導体集積回路。
【請求項５】
決められた値の基準電流を生成する基準電流生成回路と、
前記基準電流生成回路によって生成された基準電流と、各画素における階調を表す階調
データとに基づいて、各画素に供給すべき電流または各画素に印加すべき電圧を出力する
Ｄ／Ａ変換回路とを備え、
前記基準電流生成回路は、主トランジスタと、１又は複数の調整用トランジスタと、ト
ランジスタの閾値電圧の値に関わらず一定値の電流を生成し出力する閾値電圧補償回路と
、前記１又は複数の調整用トランジスタを流れる電流の経路上にそれぞれ設けられた１又
は複数のヒューズと、前記主トランジスタ及び調整用トランジスタを流れる電流を加算し
て前記基準電流として出力するように形成された経路とを備えており、決められた値の基
準電流が出力されるように前記１又は複数のヒューズのいずれかが切断されるか或いは前
記１又は複数のヒューズのいずれもが切断されないで形成されていることを特徴とする半
導体集積回路。
【請求項６】
前記基準電流生成回路は、
駆動能力比が異なる少なくとも２つのトランジスタを有し、入力端から入力された入力
電流が一方のトランジスタに流れると、他方のトランジスタにおいて前記入力電流に対し
て前記駆動能力比に比例した大きさの電流が流れるカレントミラー回路を備えており、
前記カレントミラー回路の入力端には前記生成された基準電流が入力されることを特徴
とする請求項１乃至５のいずれか１項に記載の半導体集積回路。
【請求項７】
前記基準電流生成回路は、前記ヒューズが設けられた電流の経路上に、オンオフ可能な
スイッチを備えていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体集積回路。
【請求項８】
決められた値の基準電流を生成する基準電流生成回路と、
前記基準電流生成回路によって生成された基準電流と、各画素における階調を表す階調
データとに基づいて、各画素に供給すべき電流または各画素に印加すべき電圧を出力する
Ｄ／Ａ変換回路とを備え、
前記基準電流生成回路は、複数のトランジスタと、各々の前記トランジスタを流れる電
流の経路上にそれぞれ設けられた複数のヒューズと、各々の前記トランジスタを流れる電
流を加算して前記基準電流として出力するように形成された経路と、駆動能力比が異なる
少なくとも２つのトランジスタを有し、入力端から入力された前記基準電流が一方のトラ
ンジスタに流れると、他方のトランジスタにおいて前記基準電流に対して前記駆動能力比
に比例した大きさの電流が流れるカレントミラー回路とを備え、決められた値の基準電流
が出力されるように前記複数のヒューズのいずれかが切断されるか或いは前記複数のヒュ
ーズのいずれもが切断されないで形成されていることを特徴とする半導体集積回路。
【請求項９】
決められた値の基準電流を生成する基準電流生成回路と、
前記基準電流生成回路によって生成された基準電流と、各画素における階調を表す階調
データとに基づいて、各画素に供給すべき電流または各画素に印加すべき電圧を出力する
Ｄ／Ａ変換回路とを備え、
前記基準電流生成回路は、主トランジスタと、１又は複数の調整用トランジスタと、前
記１又は複数の調整用トランジスタを流れる電流の経路上にそれぞれ設けられた１又は複
数のヒューズと、前記主トランジスタ及び調整用トランジスタを流れる電流を加算して前
記基準電流として出力するように形成された経路と、駆動能力比が異なる少なくとも２つ
のトランジスタを有し、入力端から入力された前記基準電流が一方のトランジスタに流れ
ると、他方のトランジスタにおいて前記基準電流に対して前記駆動能力比に比例した大き
さの電流が流れるカレントミラー回路とを備え、決められた値の基準電流が出力されるよ
うに前記１又は複数のヒューズのいずれかが切断されるか或いは前記１又は複数のヒュー
ズのいずれもが切断されないで形成されていることを特徴とする半導体集積回路。
【請求項１０】
決められた値の基準電流を生成する基準電流生成回路と、
前記基準電流生成回路によって生成された基準電流と、各画素における階調を表す階調
データとに基づいて、各画素に供給すべき電流または各画素に印加すべき電圧を出力する
Ｄ／Ａ変換回路とを備え、
前記基準電流生成回路は、複数のトランジスタと、各々の前記トランジスタを流れる電
流の経路上にそれぞれ設けられた複数のヒューズ及びオンオフ可能なスイッチと、各々の
前記トランジスタを流れる電流を加算して前記基準電流として出力するように形成された
経路とを備え、決められた値の基準電流が出力されるように前記複数のヒューズのいずれ
かが切断されるか或いは前記複数のヒューズのいずれもが切断されないで形成されている
ことを特徴とする半導体集積回路。
【請求項１１】
決められた値の基準電流を生成する基準電流生成回路と、
前記基準電流生成回路によって生成された基準電流と、各画素における階調を表す階調
データとに基づいて、各画素に供給すべき電流または各画素に印加すべき電圧を出力する
Ｄ／Ａ変換回路とを備え、
前記基準電流生成回路は、主トランジスタと、１又は複数の調整用トランジスタと、前
記１又は複数の調整用トランジスタを流れる電流の経路上にそれぞれ設けられた１又は複
数のヒューズと、前記主トランジスタ及び調整用トランジスタを流れる電流を加算して前
記基準電流として出力するように形成された経路とを備え、決められた値の基準電流が出
力されるように前記１又は複数のヒューズのいずれかが切断されるか或いは前記１又は複
数のヒューズのいずれもが切断されないで形成されていることを特徴とする半導体集積回
路。
【請求項１２】
データ線と走査線との各交差に設けられた複数の画素と、
請求項１乃至１１のいずれか１項に記載の半導体集積回路によって構成され、前記デー
タ線を介して各画素に供給すべき電流または各画素に印加すべき電圧を画素に供給するデ
ータ線駆動回路と、
前記走査線に走査線信号を供給する走査線駆動回路と
を備えたことを特徴とする電気光学装置。
【請求項１３】
前記データ線駆動回路は、１つの前記半導体集積回路によって構成されていることを特
徴とする請求項１２に記載の電気光学装置。
【請求項１４】
前記データ線駆動回路は、複数の前記半導体集積回路によって構成されていることを特
徴とする請求項１２に記載の電気光学装置。
【請求項１５】
請求項１２乃至１４のいずれか１項に記載の電気光学装置を表示装置として備えたこと
を特徴とする電子機器。
【請求項１６】
複数のトランジスタを有する基準電流生成回路によって電流を生成させる過程と、
生成された電流の値をトランジスタの駆動能力比に比例した大きさの電流の値にして計
測する過程と、
計測した電流値に基づいて、前記基準電流生成回路によって生成された電流の値が決め
られた値となるように、前記複数のトランジスタを流れる電流の経路上に設けられた複数
のヒューズのいずれかを切断する過程と
を備えることを特徴とする半導体集積回路の製造方法。
【請求項１７】
複数のトランジスタを有する基準電流生成回路によって電流を生成させる過程と、
生成された電流の値を計測する過程と、
計測した電流値に基づいて、前記基準電流生成回路によって生成される電流の値が決め
られた値となるように、前記複数のトランジスタを流れる電流の経路上にそれぞれ設けら
れた複数のスイッチのいずれかをオンオフする過程と、
前記スイッチのいずれかをオンオフした状態で前記基準電流生成回路によって生成され
る電流の値を計測し、その計測結果に基づいて、前記複数のトランジスタを流れる電流の
経路上に設けられた複数のヒューズのいずれかを切断する過程と
を備えることを特徴とする半導体集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の駆動回路において所望する大きさの基準電流を生成するため
の技術に関する。
【背景技術】
【０００２】
薄型で低消費電力のディスプレイ装置を実現するための素子として、有機エレクトロル
ミネッセンスを用いた自発光素子(以下、有機ＥＬ素子という)が注目されており、この有
機ＥＬ素子を用いたディスプレイ装置が既に実用化レベルにまで至っている。最近はこの
種のディスプレイ装置をさらに大画面化することが望まれているが、そのためには、ディ
スプレイパネルに設けられたデータ線や走査線の本数を増やして、表示画像をできる限り
高精細化させる必要がある。ただし、画素を駆動するためのデータ線駆動回路や走査線駆
動回路は、一般的にはＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Tr
anfer）によって構成されたＩＣ（Integrated  Circuit）であるため、上記のようにデー
タ線や走査線の本数を増加させると、これに伴ってＩＣの実装面積が大きくなってしまい
、歩留まり率が悪化する虞がある。そこで、通常は、これらデータ線駆動回路や走査線駆
動回路をそれぞれ複数のＩＣによって構成するようにしている。
【０００３】
ところが、ＩＣの製造過程においては各々のＩＣの特性にバラツキが生じてしまうから
、例えばデータ線駆動回路を複数のＩＣによって構成すると、それらのＩＣ毎にデータ線
に対して供給する駆動電流の値が異なってしまうことがある。このように駆動電流が異な
ると、当然のことながら、ディスプレイパネル上で発光輝度が異なる領域が発生してしま
う。そこで、この問題を解決するべく、特許文献１では、カレントミラー回路を用いて複
数のＩＣの間で同一値の基準電流を次々と使い回すことによって、各ＩＣからデータ線に
供給される駆動電流をほぼ同じ値に揃えることが提案されている。
【０００４】
しかしながら、特許文献１に記載された技術（以下、従来技術という）では次のような
問題がある。まず、第１に、従来技術に用いられているカレントミラー回路は、回路を構
成するトランジスタを流れる電流がドレイン−ソース電圧Ｖdsに全く依存していない場合
であれば、一方のトランジスタに流れる電流と同値の電流を他方のトランジスタに流すこ
とができる。しかし、現実には、このドレイン−ソース電圧Ｖdsに対する依存性が多少な
りとも存在するため、カレントミラー回路内において電流の値が微妙にずれてしまう虞が
ある。第２に、従来技術では、あるＩＣから次のＩＣへ基準電流を供給するための専用配
線を各ＩＣの間に設けなければならない。よって、この配線のための実装コストが嵩んで
しまうという問題がある。また、第３に、各々のＩＣの間で基準電流を次々と使い回す際
には、他の電子回路からの影響で基準電流にノイズが混入してしまう虞がある。このよう
なノイズが混入すると、基準電流の値がずれてしまい、同じ値の基準電流を各ＩＣ間で使
い回すことができなくなる。そして、第４に、従来技術はデータ線駆動回路内の複数のＩ
Ｃ間で基準電流をほぼ同じ値に揃えることのみを目的としたものであるから、基準電流の
絶対値そのものを適切な大きさに調節することに関しては何ら工夫されていない。よって
、このような構成のデータ線駆動回路を実際に使用する際には、まず、このデータ線駆動
回路を構成する複数のＩＣ群に対して最初に与える基準電流そのものの値を厳密に調整し
ておく必要がある。このように４つの問題点が従来技術には含まれており、これらを解決
するための何らかの工夫が必要である。
【０００５】
ところで、製造業者がディスプレイ装置を販売する際には、その装置のスペックや性能
を公開し、他の製品に比べて有利な部分を宣伝するなどの手法が一般的に採られている。
そのようなスペックの１つに、ディスプレイパネルの発光輝度（cd/m2）がある。ところ
が、上述したように各ＩＣの特性にはバラツキがあるから、例え１つのＩＣによってデー
タ線駆動回路を構成したとしても、同時期に製造される同品種のディスプレイ装置どうし
で比較すると、ＩＣの特性バラツキに起因した発光輝度のバラツキが発生してしまうこと
になる。もちろん、同一のディスプレイパネル上においては発光輝度の差異は発生しない
から視覚的に見づらいといった類の問題は生じないが、その発光輝度が公開されているス
ペックの内容に合致しないような場合には、ディスプレイ装置の性能を保証している製造
業者の責任が問われる虞がある。
【０００６】
【特許文献１】特開２００１−４２８２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明はこれらの事情に鑑みてなされたものであり、その目的は、データ線駆動回路を
複数のＩＣで構成した場合であってもディスプレイパネル上での発光輝度を均一にするこ
とを可能とし、また、データ線駆動回路を１つのＩＣで構成した場合であっても各ディス
プレイパネル間で発光輝度に差が生じないようにすることにある。
【課題を解決するための手段】
【０００８】
この課題を解決するため、本発明は、決められた値の基準電流を生成する基準電流生成
回路と、前記基準電流生成回路によって生成された基準電流と、複数色の各々について指
定された基準電流の出力レベルとに基づいて、各色の画素を駆動する際の基準となる基準
電流を各色別に生成する色別基準電流生成回路と、前記色別基準電流生成回路によって生
成された各色別の基準電流と、各色の画素における階調を表す階調データとに基づいて、
各画素に供給すべき電流または各画素に印加すべき電圧を出力するＤ／Ａ変換回路とを備
えた半導体集積回路を提供する。
【０００９】
この半導体集積回路によれば、基準電流生成回路によって生成された基準電流を基にし
て、色別出力比信号によって出力レベルを指示するだけで、例えばＲ，Ｇ，Ｂといった複
数の色別の基準電流を生成することができる。よって、複数色の各々で別個独立に基準電
流を生成する必要がない。また、例えば上記構成の半導体集積回路を含むデータ線駆動回
路の駆動対象となるディスプレイパネルの特性が変更されたような場合であっても色合い
を簡便に調整することができる。
【００１０】
本発明の好ましい態様においては、前記基準電流生成回路は、複数のトランジスタと、
各々の前記トランジスタを流れる電流の経路上にそれぞれ設けられた複数のヒューズと、
各々の前記トランジスタを流れる電流を加算して前記基準電流として出力するように形成
された経路とを備えており、決められた値の基準電流が出力されるように前記複数のヒュ
ーズのいずれかが切断されるか或いは前記複数のヒューズのいずれもが切断されないで形
成されている。この態様によれば、基準電流生成回路内に幾つか用意されているヒューズ
のうち適切なものを切断することによって、基準電流の大きさを正確に調整することがで
きる。もちろん、いずれのヒューズをも切断していない状態で既に基準電流が所望の大き
さになっている場合には、これらヒューズを切断する必要はない。
【００１１】
また、別の好ましい態様においては、前記基準電流生成回路は、主トランジスタと、１
又は複数の調整用トランジスタと、各々の前記調整用トランジスタを流れる電流の経路上
にそれぞれ設けられた１又は複数のヒューズと、前記主トランジスタ及び前記調整用トラ
ンジスタを流れる電流を加算して前記基準電流として出力するように形成された経路とを
備えており、決められた値の基準電流が出力されるように前記１又は複数のヒューズのい
ずれかが切断されるか或いは前記１又は複数のヒューズのいずれもが切断されないで形成
されている。この態様によれば、主トランジスタの駆動能力によって基準電流の大きさを
ある程度決定しておき、調整用トランジスタの電流経路上に用意されているヒューズのう
ち適切なものを切断することによって、基準電流の大きさをより正確に調整することがで
きる。もちろん、いずれのヒューズをも切断していない状態で既に基準電流が所望の大き
さになっている場合には、これらヒューズを切断する必要はない。
【００１２】
また、別の好ましい態様においては、前記基準電流生成回路は、トランジスタの閾値電
圧の値に関わらず一定値の電流を前記基準電流として生成し出力する閾値電圧補償回路を
備えている。この態様によれば、トランジスタの閾値電圧のバラツキに依存しない基準電
流を生成するので、基準電流の値そのもののバラツキを抑えることができる。
【００１３】
また、本発明は、決められた値の基準電流を生成する基準電流生成回路と、前記基準電
流生成回路によって生成された基準電流と、各画素における階調を表す階調データとに基
づいて、各画素に供給すべき電流または各画素に印加すべき電圧を出力するＤ／Ａ変換回
路とを備え、前記基準電流生成回路は、複数のトランジスタと、トランジスタの閾値電圧
の値に関わらず一定値の電流を生成し出力する閾値電圧補償回路と、各々の前記トランジ
スタを流れる電流の経路上にそれぞれ設けられた複数のヒューズと、各々の前記トランジ
スタを流れる電流を加算して前記基準電流として出力するように形成された経路とを備え
ており、決められた値の基準電流が出力されるように前記複数のヒューズのいずれかが切
断されるか或いは前記複数のヒューズのいずれもが切断されないで形成されていることを
特徴とする半導体集積回路を提供する。
【００１４】
この半導体集積回路によれば、トランジスタの閾値電圧のバラツキに依存しない電流を
生成し、この電流をヒューズ切断によって調整することで基準電流を生成する。即ち、ヒ
ューズを切断する前の基準電流のバラツキを抑えることができるから、予め用意しておく
ヒューズの数を少なくすることも可能となる。
【００１５】
また、本発明は、決められた値の基準電流を生成する基準電流生成回路と、前記基準電
流生成回路によって生成された基準電流と、各画素における階調を表す階調データとに基
づいて、各画素に供給すべき電流または各画素に印加すべき電圧を出力するＤ／Ａ変換回
路とを備え、前記基準電流生成回路は、主トランジスタと、１又は複数の調整用トランジ
スタと、トランジスタの閾値電圧の値に関わらず一定値の電流を生成し出力する閾値電圧
補償回路と、前記１又は複数の調整用トランジスタを流れる電流の経路上にそれぞれ設け
られた１又は複数のヒューズと、前記主トランジスタ及び調整用トランジスタを流れる電
流を加算して前記基準電流として出力するように形成された経路とを備えており、決めら
れた値の基準電流が出力されるように前記１又は複数のヒューズのいずれかが切断される
か或いは前記１又は複数のヒューズのいずれもが切断されないで形成されていることを特
徴とする半導体集積回路を提供する。
【００１６】
この半導体集積回路によれば、トランジスタの閾値電圧のバラツキに依存しない電流を
生成し、この電流をヒューズ切断によって調整することで基準電流を生成する。即ち、ヒ
ューズを切断する前の基準電流のバラツキを抑えることができるから、予め用意しておく
ヒューズの数を少なくすることも可能となる。
【００１７】
また、本発明の好ましい態様においては、前記基準電流生成回路は、駆動能力比が異な
る少なくとも２つのトランジスタを有し、入力端から入力された入力電流が一方のトラン
ジスタに流れると、他方のトランジスタにおいて前記入力電流に対して前記駆動能力比に
比例した大きさの電流が流れるカレントミラー回路を備えており、前記カレントミラー回
路の入力端には前記生成された基準電流が入力される。この態様によれば、基準電流の値
を駆動能力比に応じた、より大きい電流の値として計測可能となるので、基準電流の微少
なずれまでをも計測できるようになる。
【００１８】
また、別の好ましい態様においては、前記基準電流生成回路は、前記ヒューズが設けら
れた電流の経路上に設けられた、オンオフ可能なスイッチを備えている。この態様によれ
ば、切断すべきヒューズを選定する前に、そのヒューズと同一経路上のスイッチをオンオ
フすることにより、そのヒューズを切断した後の基準電流の値を事前に確認することがで
きる。
【００１９】
また、本発明は、決められた値の基準電流を生成する基準電流生成回路と、前記基準電
流生成回路によって生成された基準電流と、各画素における階調を表す階調データとに基
づいて、各画素に供給すべき電流または各画素に印加すべき電圧を出力するＤ／Ａ変換回
路とを備え、前記基準電流生成回路は、複数のトランジスタと、各々の前記トランジスタ
を流れる電流の経路上にそれぞれ設けられた複数のヒューズと、各々の前記トランジスタ
を流れる電流を加算して前記基準電流として出力するように形成された経路と、駆動能力
比が異なる少なくとも２つのトランジスタを有し、入力端から入力された前記基準電流が
一方のトランジスタに流れると、他方のトランジスタにおいて前記基準電流に対して前記
駆動能力比に比例した大きさの電流が流れるカレントミラー回路とを備え、決められた値
の基準電流が出力されるように前記複数のヒューズのいずれかが切断されるか或いは前記
複数のヒューズのいずれもが切断されないで形成されていることを特徴とする半導体集積
回路を提供する。
【００２０】
これらの半導体集積回路によれば、基準電流の値を駆動能力比に応じた、より大きい電
流の値として計測可能となるので、基準電流の微少なずれまでをも計測できるようになる
。また、基準電流生成回路内に幾つか用意されているヒューズのうち適切なものを切断す
ることによって、基準電流の大きさを正確に調整することができる。
【００２１】
また、本発明は、決められた値の基準電流を生成する基準電流生成回路と、前記基準電
流生成回路によって生成された基準電流と、各画素における階調を表す階調データとに基
づいて、各画素に供給すべき電流または各画素に印加すべき電圧を出力するＤ／Ａ変換回
路とを備え、前記基準電流生成回路は、主トランジスタと、１又は複数の調整用トランジ
スタと、前記１又は複数の調整用トランジスタを流れる電流の経路上にそれぞれ設けられ
た１又は複数のヒューズと、前記主トランジスタ及び調整用トランジスタを流れる電流を
加算して前記基準電流として出力するように形成された経路と、駆動能力比が異なる少な
くとも２つのトランジスタを有し、入力端から入力された前記基準電流が一方のトランジ
スタに流れると、他方のトランジスタにおいて前記基準電流に対して前記駆動能力比に比
例した大きさの電流が流れるカレントミラー回路とを備え、決められた値の基準電流が出
力されるように前記１又は複数のヒューズのいずれかが切断されるか或いは前記１又は複
数のヒューズのいずれもが切断されないで形成されていることを特徴とする半導体集積回
路を提供する。
【００２２】
これらの半導体集積回路によれば、基準電流の値を駆動能力比に応じた、より大きい電
流の値として計測可能となるので、基準電流の微少なずれまでをも計測できるようになる
。また、基準電流生成回路内に幾つか用意されているヒューズのうち適切なものを切断す
ることによって、基準電流の大きさを正確に調整することができる。
【００２３】
また、本発明は、決められた値の基準電流を生成する基準電流生成回路と、前記基準電
流生成回路によって生成された基準電流と、各画素における階調を表す階調データとに基
づいて、各画素に供給すべき電流または各画素に印加すべき電圧を出力するＤ／Ａ変換回
路とを備え、前記基準電流生成回路は、複数のトランジスタと、各々の前記トランジスタ
を流れる電流の経路上にそれぞれ設けられた複数のヒューズ及びオンオフ可能なスイッチ
と、各々の前記トランジスタを流れる電流を加算して前記基準電流として出力するように
形成された経路とを備え、決められた値の基準電流が出力されるように前記複数のヒュー
ズのいずれかが切断されて形成されている半導体集積回路を提供する。
【００２４】
この半導体集積回路によれば、基準電流生成回路内に幾つか用意されているヒューズの
うち適切なものを切断することによって、基準電流の大きさを正確に調整することができ
る。また、切断すべきヒューズを選定する前に、そのヒューズと同一経路上のスイッチを
オンオフすることにより、そのヒューズを切断した後の基準電流の値を事前に確認するこ
とができる。
【００２５】
また、本発明は、決められた値の基準電流を生成する基準電流生成回路と、前記基準電
流生成回路によって生成された基準電流と、各画素における階調を表す階調データとに基
づいて、各画素に供給すべき電流または各画素に印加すべき電圧を出力するＤ／Ａ変換回
路とを備え、前記基準電流生成回路は、主トランジスタと、１又は複数の調整用トランジ
スタと、前記１又は複数の調整用トランジスタを流れる電流の経路上にそれぞれ設けられ
た１又は複数のヒューズと、前記主トランジスタ及び調整用トランジスタを流れる電流を
加算して前記基準電流として出力するように形成された経路とを備え、決められた値の基
準電流が出力されるように前記１又は複数のヒューズのいずれかが切断されるか或いは前
記１又は複数のヒューズのいずれもが切断されないで形成されていることを特徴とする半
導体集積回路を提供する。
【００２６】
この半導体集積回路によれば、基準電流生成回路内に用意されているヒューズのうち適
切なものを切断することによって、基準電流の大きさを正確に調整することができる。ま
た、切断すべきヒューズを選定する前に、そのヒューズと同一経路上のスイッチをオンオ
フすることにより、そのヒューズを切断した後の基準電流の値を事前に確認することがで
きる。
【００２７】
また、本発明は、データ線と走査線との各交差に設けられた複数の画素と、上記のよう
な半導体集積回路によって構成されて前記データ線にデータ信号を供給するデータ線駆動
回路と、前記走査線に走査信号を供給する走査線駆動回路とを備えた電気光学装置を提供
する。なお、前記データ線駆動回路は、１つの前記半導体集積回路によって構成されてい
てもよいし、複数の前記半導体集積回路によって構成されていてもよい。前者の場合には
、各電気光学装置間で発光輝度がほぼ同一に保たれ、公開しているスペック・性能を保証
することができる。また、後者の場合には、複数の半導体集積回路を含むデータ線駆動回
路内で基準電流を精度よくほぼ同一の値に揃えることができ、その結果、全ての画素にお
いて発光輝度をほぼ均一に保つことができる。
【００２８】
なお、電子機器一般は、上記の電気光学装置を表示装置として備えることができる。
【００２９】
また、本発明は、複数のトランジスタを有する基準電流生成回路によって電流を生成さ
せる過程と、生成された電流の値をトランジスタの駆動能力比に比例した大きさの電流の
値にして計測する過程と、計測した電流値に基づいて、前記基準電流生成回路によって生
成された電流の値が決められた値となるように、前記複数のトランジスタを流れる電流の
経路上に設けられた複数のヒューズのいずれかを切断する過程とを備える半導体集積回路
の製造方法を提供する。
【００３０】
また、本発明は、複数のトランジスタを有する基準電流生成回路によって電流を生成さ
せる過程と、生成された電流の値を計測する過程と、計測した電流値に基づいて前記基準
電流生成回路によって生成される電流の値が決められた値となるように、前記複数のトラ
ンジスタを流れる電流の経路上にそれぞれ設けられた複数のスイッチのいずれかをオンオ
フする過程と、前記スイッチのいずれかをオンオフした状態で前記基準電流生成回路によ
って生成される電流の値を計測し、その計測結果に基づいて、前記複数のトランジスタを
流れる電流の経路上に設けられた複数のヒューズのいずれかを切断する過程とを備える半
導体集積回路の製造方法を提供する。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態について説明する。
（１）第１実施形態
図１は、第１実施形態に係る電気光学装置１０の構成を示す図である。表示パネル部１
１には、図中Ｙ方向に延びる複数のデータ線１１１と、図中Ｘ方向に延びる複数の走査線
１１２とが互いに交差するように設けられている。この各交差には、赤（Ｒ）、緑（Ｇ）
、青（Ｂ）の発光層を含んで形成された有機ＥＬ素子１１３がＸ方向に所定の順番（ここ
ではＲ，Ｇ，Ｂの順番）で繰り返し形成されている。１つ１つの有機ＥＬ素子１１３はサ
ブ画素に相当し、Ｘ方向に隣接する３個のＲ，Ｇ，Ｂの有機ＥＬ素子１１３によって略正
方形状の１画素が構成されている。本実施形態において、１つの有機ＥＬ素子１１３は２
進数・６ビットの階調データにしたがって６４（＝２6）階調で発光を行うものとする。
したがって、この電気光学装置１０においては、１画素についてみれば、２６万色（＝２
6×3）のカラー表示が行われることになる。
【００３２】
データ線駆動回路１２と走査線駆動回路１３とは、それぞれデータ線１１１と走査線１
１２の一端に接続されるようにして設けられている。制御部１４は、表示パネル部１１に
表示すべき画像を表す画像データを、各有機ＥＬ素子１１３における発光階調を表す階調
データに変換し、タイミング制御を行いながら走査線駆動回路１３に走査線信号を供給す
るとともに、各々の有機ＥＬ素子１１３に対する階調データをデータ線駆動回路１２に供
給する。走査線駆動回路１３は、供給されてくる走査線信号に基づいて走査線１１２を駆
動し、データ線駆動回路１２は、供給されてくる階調データに基づいてデータ線１１１を
駆動する。
【００３３】
ここで、図２はデータ線駆動回路１２の構成を示すブロック図である。このデータ線駆
動回路１２は１つのＩＣによって構成されており、基準電流生成回路１２１と、Ｄ／Ａコ
ンバータ１２２（以下、ＤＡＣＲＧＢ１２２という）と、Ｄ／Ａコンバータ１２３Ｒ１，
１２３Ｇ１，１２３Ｂ１，１２３Ｒ２，１２３Ｇ２，１２３Ｂ２，・・・，１２３Ｒｎ，
１２３Ｇｎ，１２３Ｂｎ（以下、ＤＡＣという）とを備えている。基準電流生成回路１２
１は、画素を駆動する際の基準となる基準電流Ｉrefを生成し出力する。ＤＡＣＲＧＢ１
２２は、基準電流Ｉrefと、Ｒ，Ｇ，Ｂ各色について指定された基準電流の出力レベルに
基づいて、Ｒ，Ｇ，Ｂの各色の有機ＥＬ素子１１３をそれぞれ駆動するために用いられる
色別基準電流Ｉref-R，Ｉref-G，Ｉref-Bを生成し出力する。ＤＡＣ１２３Ｒ１，１２３
Ｇ１，１２３Ｂ１〜１２３Ｒｎ，１２３Ｇｎ，１２３Ｂｎが、各々のデータ線１１１毎に
設けられており、色別基準電流Ｉref-R，Ｉref-G，Ｉref-Bと、制御部１４から供給され
る階調データとに基づいて、各データ線１１１を介して各々の有機ＥＬ素子１１３に供給
すべきデータ信号（電流）ＩoutR1，ＩoutG1，ＩoutB1，ＩoutＲ2，ＩoutG2，ＩoutB2，
・・・，ＩoutRn，ＩoutGn，ＩoutBnを生成し出力する。以下、これらの回路構成につい
て詳細に説明する。
【００３４】
図３は、基準電流生成回路１２１の構成を示す回路図である。基準電流生成回路１２１
は、入力端Ｔ１を介して基準電圧Ｖrefにゲートが接続された６つのｎチャネル型トラン
ジスタ１３１〜１３６を備えている。各トランジスタ１３１〜１３６のソースは低位側電
位（接地電位Ｇｎｄ）に接続されており、各トランジスタ１３１〜１３６のドレインと出
力端Ｔ２とは、それぞれヒューズｆ１〜ｆ６を介して接続されている。即ち、これらのヒ
ューズｆ１〜ｆ６は、各トランジスタ１３１〜１３６のドレイン−ソース間を流れる電流
の経路上に設けられている。このヒューズｆ１〜ｆ６は、例えば、ＩＣ基板の比較的上層
に形成されたアルミニウムやポリシリコンからなる配線であり、レーザ光が照射されるこ
とによって切断可能となるように形成されている。
【００３５】
ここで、トランジスタのソース・ドレイン間に流れる電流Ｉとトランジスタの利得係数
βと（ここでは駆動能力）の関係は、Ｉ＝（１/２）β（Ｖｇｓ−Ｖｔｈ）2  という数式
によって表される。なお、Ｖｇｓはトランジスタのゲート電圧を意味しており、Ｖｔｈは
トランジスタの閾値電圧を意味しており、トランジスタの利得係数βは、β＝μＣＷ/Ｌ
（μ：キャリアの移動度、Ｃ：ゲート容量、Ｗ：チャネル幅、Ｌ：チャネル長）によって
表される。従って、β比が変わると、それに比例して電流比も変わる。例えば図３の各ト
ランジスタ１３１，１３２，１３３，１３４，１３５，１３６のβ比が、β１：β２：β
３：β４：β５：β６＝１：２：４：８：１６：３２である場合、これらのトランジスタ
１３１〜１３６に対して同一の基準電圧Ｖrefがゲート電圧として印加されると、トラン
ジスタ１３１〜１３６に流れる電流の比は１：２：４：８：１６：３２となる。そして、
これらの電流が加算されて出力端Ｔ２から出力される。従って、ヒューズｆ１〜ｆ６のい
ずれかを切断することで、出力端Ｔ２から出力される基準電流Ｉrefの値を、０レベル〜
６３レベルの６４段階で調整することが可能である。なお、基準電流Ｉrefは０より大き
いから、実際には「０レベル」に調整することはない。
【００３６】
基準電流Ｉrefの具体的な調整方法は以下の通りである。
上記のように構成される基準電流生成回路１２１を含むＩＣがウェハ上に形成された後
、まず図示せぬ測定用テスト回路を用いて、入力端Ｔ１に基準電圧Ｖrefを印加するとと
もに、トランジスタ１３１〜１３６のソースを低位側電位（接地電位Ｇｎｄ）にそれぞれ
接続する。そして、ヒューズｆ１〜ｆ６のいずれをも切断していない状態で出力端Ｔ２か
ら出力される電流の値を測定し、測定された電流値と目標とすべき基準電流Ｉrefの値と
を比較しながら、測定された電流値が基準電流Ｉrefの値と等しくなるように、レーザ光
によってヒューズｆ１〜ｆ６のいずれかを切断する。例えば、全てのヒューズｆ１〜ｆ６
を切断していないときに測定された電流値と、目標となる基準電流Ｉrefの値との比が６
３：４８であった場合には、β比がそれぞれ「１」、「２」、「４」、「８」に相当する
ヒューズｆ１、ｆ２，ｆ３，ｆ４を切断すれば、切断後の電流の値が切断前の４８／６３
倍となるので、これによって所望する値の基準電流Ｉrefを得ることができる。なお、ヒ
ューズｆ１〜ｆ６を切断していないときに測定された電流値と、目標となる基準電流Ｉre
fの値とが一致している場合には、いずれのヒューズｆ１〜ｆ６をも切断する必要はない
。
【００３７】
次に、図４の回路図を参照しながら、ＤＡＣＲＧＢ１２２の構成について説明する。
ＤＡＣＲＧＢ１２２は、pチャネル型トランジスタ１４１と、Ｒ，Ｇ，Ｂの各色に対応し
た３つのＤ／Ａ変換回路１４２〜１４４とを備えている。トランジスタ１４１のソースは
高位側電位（電源電位ＶＤＤ）に接続されるとともに、ゲート−ドレイン間が短絡されて
ダイオード接続が形成されている。各Ｄ／Ａ変換回路１４２〜１４４は同一の構成であり
、いずれも駆動能力が異なる３つのｐチャネル型トランジスタを備えている。セレクタ１
４５は、トランジスタ１４１のドレインと、パッド１４６とのいずれかに入力端Ｔ３を接
続するために設けられており、このセレクタ１４５によって図４に示すようにトランジス
タ１４１のドレインと入力端Ｔ３とが接続されると、基準電流生成回路１２１によって出
力される基準電流ＩrefがＤＡＣＲＧＢ１２２に入力される。パッド１４６は、測定用テ
スト回路に接続されており、この測定用テスト回路によって基準電流Ｉrefが所望の値と
なっているかどうかを確認される。
【００３８】
例えばＲに対応したＤ／Ａ変換回路１４２においては、各トランジスタ１４３Ｒ−１，
１４３Ｒ−２，１４３Ｒ−３のソースは高位側電位（電源電位ＶＤＤ）に接続されており
、ゲートはトランジスタ１４１のゲートに接続されており、ドレインはスイッチ１４４Ｒ
−１，１４４Ｒ−２，１４４Ｒ−３を介して出力端Ｔ４に接続されている。Ｇに対応した
Ｄ／Ａ変換回路１４３やＢに対応したＤ／Ａ変換回路１４４もこれと同様の構成である。
【００３９】
例えばＲに対応したＤ／Ａ変換回路１４２においては、各スイッチ１４４Ｒ−１〜１４
４Ｒ−３は、制御部１４によって供給されてくる色別出力比信号DataRGB(r)に応じてオン
オフされる。仮にＲ，Ｇ，Ｂの有機ＥＬ素子に対して同じ値の電流を供給したとしても、
有機ＥＬ材料の特性や人間の視覚的性質が要因となって、人間の目には同じような輝度で
発光しているようには見えないために、各色についての基準電流を適切な値に調整する必
要がある。色別出力比信号DataRGB(r)，DataRGB(g)，DataRGB(b)は、それぞれＲ，Ｇ，Ｂ
について定められた基準電流Ｉref-R，Ｉref-G，Ｉref-Bの出力レベルを指示するための
信号である。ここでは、基準電流Ｉref-R，Ｉref-G，Ｉref-Bの出力レベルを８段階で調
整するべく、例えばＲについて言えばトランジスタ１４４Ｒ−１，１４４Ｒ−２．１４４
Ｒ−３のβ比を１：２：４に設定しており、色別出力比信号DataRGB(r)を２進数・３ビッ
トで表すようにしている。この３ビットのビット列のうち最下位のビットはスイッチ１４
４Ｒ−１に対応し、中位のビットはスイッチ１４４Ｒ−２に対応し、最上位のビットはス
イッチ１４４Ｒ−３に対応しており、ビット値「１」はスイッチオンを意味し、ビット値
「０」はスイッチオフを意味する。なお、Ｇに対応したＤ／Ａ変換回路１４３やＢに対応
したＤ／Ａ変換回路１４４もこれと同様の構成である。
【００４０】
前述したように基準電流生成回路１２１によって各色で共通の基準電流Ｉrefが生成さ
れるが、この基準電流Ｉrefに対して例えばＲ，Ｇ，Ｂの各基準電流の出力レベルの比を
７：３：４としたい場合には、制御部１４は、DataRGB(r)として「１１１」のビット列デ
ータを、Ｒに対応したＤ／Ａ変換回路１４２に供給することで、そのスイッチ１４４Ｒ−
１〜１４４Ｒ−３を全てオンとさせる。また、制御部１４は、DataRGB(g)として「０１１
」のビット列データを、Ｇに対応したＤ／Ａ変換回路１４３に供給することで、スイッチ
１４４Ｇ−１，１４４Ｇ−２をオンとし、スイッチ１４４Ｇ−３をオフとさせる。また、
制御部１４は、DataRGB(b)として「１００」のビット列データを、Ｂに対応したＤ／Ａ変
換回路１４４に供給することで、スイッチ１４４Ｂ−３をオンとし、スイッチ１４４Ｂ−
１，１４４Ｂ−２をオフとさせる。各々のトランジスタ１４３Ｒ−１〜１４３Ｒ−３，１
４３Ｇ−１〜１４３Ｇ−３，１４３Ｂ−１〜１４３Ｂ−３には、そのβ比に応じた電流が
流れるから、上記のような色別出力比信号をＤ／Ａ変換回路１４２〜１４４に供給するこ
とによって、Ｒの基準電流Ｉref-R：Ｇの基準電流Ｉref-G：Ｂの基準電流Ｉref-B＝７：
３：４というように調整されることになる。このようにして調整された色別の基準電流Ｉ
ref-R，Ｉref-G，Ｉref-Bはそれぞれ出力端Ｔ４，Ｔ５，Ｔ６から出力され、ＤＡＣ１２
３Ｒ１，１２３Ｇ１，１２３Ｂ１〜１２３Ｒｎ，１２３Ｇｎ，１２３Ｂｎに入力される。
【００４１】
次に、ＤＡＣ１２３Ｒ１，１２３Ｇ１，１２３Ｂ１〜１２３Ｒｎ，１２３Ｇｎ，１２３
Ｂｎの構成について、図５に示したＤＡＣ１２３Ｒ１の構成を例に挙げて説明する。
ＤＡＣ１２３Ｒ１は、スイッチング素子として機能する６つのｎチャネル型トランジスタ
１５１〜１５６と、駆動素子として機能する６つのｎチャネル型トランジスタ１６１〜１
６６と、ｎチャネル型トランジスタ１７０とを備えている。入力端Ｔ７には、ＤＡＣＲＧ
Ｂ１２２によって出力される基準電流Ｉref-Rが入力される。
【００４２】
各トランジスタ１５１〜１５６のゲートには制御部１４から供給される階調データData
R1が入力される。また、各トランジスタ１５１〜１５６のドレインは出力端Ｔ８に接続さ
れ、ソースはトランジスタ１６１〜１６６のドレインに接続されている。トランジスタ１
６１〜１６６のゲートは入力端Ｔ７に接続されており、ソースは低位側電位（接地電位Gn
d）に接続されている。トランジスタ１７０のドレインは入力端Ｔ７に接続され、ソース
が低位側電位（接地電位Gnd）に接続されるとともに、ゲート−ソース間が短絡されてダ
イオード接続が形成されている。このような構成を採ることで、トランジスタ１７０と、
トランジスタ１６１〜１６６とはカレントミラー回路を形成している。
【００４３】
制御部１４からトランジスタ１５１〜１５６に供給される階調データDataR1は、２進数
・６ビットで表される階調に応じたＨレベルもしくはＬレベルの電圧信号である。ここで
は、トランジスタ１５１〜１５６のβ比が１：２：４：８：１６：３２となっており、６
ビットの階調データのビット列のうち最上位のビットはトランジスタ１５６に対応し、最
上位から２番目のビットはトランジスタ１５５に対応し、３番目のビットはトランジスタ
１５４に対応し、４番目のビットはトランジスタ１５３に対応し、５番目のビットはトラ
ンジスタ１５２に対応し、最下位のビットはトランジスタ１５１に対応している。また、
ビット値「１」はＨレベルの電圧信号を意味しており、ビット値「０」はＬレベルの電圧
信号を意味している。例えば階調データが８階調レベルを表す場合（つまりビット列「０
００１００」の場合）、制御部１４からは、トランジスタ１５３に対してのみＨレベルの
電圧信号が入力され、他のトランジスタ１５１，１５２，１５４〜１５６に対してはＬレ
ベルの電圧信号が入力される。この結果、トランジスタ１５３のドレイン−ソース間のみ
が導通し、有機ＥＬ素子１１３が８階調レベルで発光するような値の電流ＩoutR1がデー
タ信号として出力端Ｔ８から出力され、データ線１１１に供給されることになる。このよ
うにして各々の有機ＥＬ素子１１３が駆動され、その結果、表示パネル部１１に画像が表
示される。
【００４４】
以上述べた第１実施形態によれば、基準電流生成回路１２１内に幾つか用意されている
ヒューズのうち適切なものを切断することによって、この基準電流生成回路１２１を含む
半導体集積回路（ＩＣ）において利用される基準電流Ｉrefの値をその目標値に近づくよ
うに調整することができる。よって、１つのＩＣによってデータ線駆動回路１２を構成す
る場合、各ディスプレイ装置間で発光輝度がほぼ同一に保たれるから、製造業者は公開し
ているスペック・性能を保証することができる。なお、前述したように、いずれのヒュー
ズをも切断していない状態で既に基準電流Ｉrefが目標値と一致している場合には、これ
らヒューズを切断する必要はない。
また、上記のようにして生成された１つの基準電流Ｉrefを基にして、色別出力比信号
というひとまとまりの信号によって各色の出力比を指示するだけで、Ｒ，Ｇ，Ｂの色別の
基準電流Ｉref-R，Ｉref-G，Ｉref-Bを生成することができる。従って、例えばデータ線
駆動回路１２は同一で、その駆動対象となる表示パネル部１１の特性が変更されたような
場合であっても、所望の色合いとなるような調整をより簡便に行うことができる。
【００４５】
（２）第２実施形態
第２実施形態では、トランジスタの閾値電圧にバラツキがあることに鑑み、このバラツ
キに依存しないで基準電流Ｉrefを生成するようにしたものである。この第２実施形態が
前述した第１実施形態と異なるのは、図３に示した基準電流生成回路１２１に代えて図６
に示すような基準電流生成回路１８１を用いる点であり、その他の構成・動作は同一であ
る。
【００４６】
図６に示す基準電流生成回路１８１は、図３に示す構成に加えて、閾値電圧を補償する
ための回路１８２（以下、閾値電圧補償回路１８２という）を備えている。閾値電圧補償
回路１８２は、容量素子１８３と、ｎチャネル型の第１のトランジスタ１８４と、ｎチャ
ネル型の第２のトランジスタ１８５と、３つのスイッチ１８６，１８７，１８８とを備え
ている。容量素子１８３の一端は第１のトランジスタ１８４のゲートに接続されており、
その他端は入力端Ｔ９に接続されるとともに、スイッチ１８７を介して第１のトランジス
タ１８４のソースに接続されている。第１のトランジスタ１８４のドレインは所定の電位
Ｖ１に接続されており、ソースはスイッチ１８８を介して第２のトランジスタ１８５のド
レインに接続されている。第２のトランジスタのソースは低位側電位（接地電位Gnd）に
接続されており、ゲートは各トランジスタ１３１〜１３６のゲートに接続されており、さ
らにゲート−ドレイン間は短絡されている。このような構成を採ることで、トランジスタ
１８５と、トランジスタ１３１〜１３６とはカレントミラー回路を形成している。
【００４７】
この閾値電圧補償回路１８２の動作は以下の通りである。なお、容量素子１８３から第
１のトランジスタ１８４のゲートに至る配線部分の電位を「Ｖｇ」とする。
まず、閾値電圧補償回路１８２において、スイッチ１８６，１８７をオンとし、スイッチ
１８８をオフとした状態で、所定の電位Ｖ１よりも低く、かつ、トランジスタ１８４の閾
値電圧Ｖthよりも低い電位である電位Ｖ０が入力端Ｔ９に入力される。次に、スイッチ１
８７がオフとされると、電位Ｖｇ＝Ｖ１−Ｖthとなる。続いて、スイッチ１８６をオフと
した後に、スイッチ１８８をオンとし、さらに、入力端Ｔ９にＶ０よりも更に低い電位Ｖ
０’を入力すると、Ｖ０−Ｖ０’＝ΔＶに応じた電流が基準電流Ｉrefとして出力端Ｔ２
から出力される。この基準電流Ｉrefの値は、閾値電圧Ｖthには全く依存せず、ΔＶにの
み依存する。よって、基準電流Ｉrefの値は閾値電圧Ｖthのバラツキに左右されず、ほぼ
一定の値となる。
【００４８】
この第２実施形態によれば、ヒューズｆ１〜ｆ６を切断する前の基準電流Ｉrefがトラ
ンジスタの閾値電圧によってばらつくことを抑えることができるから、第１実施形態と比
較してヒューズの数を少なくすることも可能となるし、ひいては、基準電流Ｉrefを精度
よく調整することが可能となる。
【００４９】
（３）第３実施形態
第１実施形態では、ヒューズｆ１〜ｆ６を切断する際に、出力端Ｔ２から出力される基
準電流Ｉrefの値を正確に計測する必要がある。そこで、第３実施形態では、基準電流Ｉr
efの値に比例した、より大きい電流の値を計測することで、基準電流Ｉrefの微少なずれ
までをも計測できるようにした。この第３実施形態が前述した第１実施形態と異なるのは
、図３に示した基準電流生成回路１２１に代えて図７に示すような基準電流生成回路１９
１を用いる点であり、その他の構成・動作は同一である。
【００５０】
図７に示す基準電流生成回路１９１は、図３に示す構成に加えて、基準電流Ｉrefの値
に比例した大電流を生成するためのカレントミラー回路１９２を備えている。このカレン
トミラー回路１９２は、２つのｐチャネル型トランジスタ１９３，１９４とを備えている
。トランジスタ１９３のドレインはヒューズｆ１〜ｆ６に接続されており、ソースは高位
側電位（電源電位ＶＤＤ）に接続されており、ゲートはトランジスタ１９４のゲートに接
続されるとともにドレインに短絡されている。一方、トランジスタ１９４のソースは高位
側電位（電源電位ＶＤＤ）に接続されており、ドレインはパッド１９５に接続されている
。
【００５１】
これらのトランジスタ１９３，１９４のβ比はトランジスタ１９４の方が大きくなって
いる。例えばトランジスタ１９３，１９４のβ比が１：４の場合、トランジスタ１９３の
ドレインに入力される基準電流Ｉrefの４倍に相当する電流がトランジスタ１９４のドレ
イン−ソース間を流れることになる。そこで、ヒューズｆ１〜ｆ６の切断時（つまり基準
電流Ｉrefの測定時）には、パッド１９５に外部の測定用テスト回路を接続してパッド１
９５にある電位を入力し、そのときにパッド１９５から出力されてくる電流の値を測定用
テスト回路で測定する。そして、その電流の値が基準電流Ｉrefの４倍に相当することを
考慮しながら、切断すべきヒューズｆ１〜ｆ６を選定すればよい。このように４倍に大き
くした値で基準電流Ｉrefを測定するのだから、その電流値の微少なずれをも検知するこ
とができ、より正確に基準電流Ｉrefを調整することができる。なお、パッド１９５に入
力する電位はトランジスタ１９３，１９４の動作点がずれないような電位であることが望
ましい。また、ヒューズ切断後の通常の使用時においては、パッド１９５に対して電気的
接続を一切行わずにオープンな電位にするか、或いは、パッド１９５に高位側電位（電源
電位ＶＤＤ）を入力するなどして、トランジスタ１９４に電流が流れないようにすれば消
費電力を抑えることができる。
【００５２】
（４）第４実施形態
第１実施形態では、ヒューズｆ１〜ｆ６を切断して基準電流Ｉrefを調整しているが、
切断すべきヒューズを選定する際には、ヒューズを切断した後の実際の基準電流Ｉrefの
値を予め確認することができれば便利である。このような要請に応えるべく、第４実施形
態では、図３に示した基準電流生成回路１２１に代えて図８に示すような基準電流生成回
路２０１を用いている。なお、その他の構成・動作は同一である。
【００５３】
図８に示す基準電流生成回路２０１は、図３に示す構成に加えて、各ヒューズｆ１〜ｆ
６とトランジスタ１３１〜１３６のドレインとの間に介挿されたスイッチｓ１〜ｓ６を備
えている。ヒューズ切断時においては、図示せぬ測定用テスト回路などからドライバＩＣ
コマンドによってスイッチｓ１〜ｓ６のオンオフを指示し、その状態で基準電流生成回路
１２１によって生成される電流の値を計測し、所望の値の基準電流Ｉrefに調整されるこ
とを確認してからヒューズｆ１〜ｆ６のいずれかを切断するようにすればよい。
【００５４】
（５）第５実施形態
上述した第１〜第４実施形態においては、データ線駆動回路１２が１つのＩＣによって
構成される場合を例に挙げて説明したが、これに限らず、データ線駆動回路１２が複数の
ＩＣによって構成されてもよいことはいうまでもない。例えば、図９は、データ線駆動回
路が２つのＩＣによって構成される例を示しており、この例では、それぞれ１つのＩＣに
よって構成された２つのデータ線駆動回路１２ａ、１２ｂによって全体として１つのデー
タ線駆動回路が構成されている。このような場合であっても、各々のデータ線駆動回路１
２ａ、１２ｂが備える基準電流生成回路１２１内に幾つか用意されているヒューズのうち
適切なものを切断することによって、この基準電流生成回路１２１を含むＩＣ（データ線
駆動回路）において利用される基準電流Ｉrefの大きさをその目標値に近づくように調整
することができる。よって、データ線駆動回路１２ａとデータ線駆動回路１２ｂとで基準
電流Ｉrefを精度よくほぼ同一の値に揃えることができ、その結果、表示パネル部１１の
全面において発光輝度をほぼ均一に保つことができる。
【００５５】
（６）応用例
以上説明した電気光学装置を電子機器に適用することも可能である。ここでいう電子機
器は、特に限定されるものではないが、本発明に係る電気光学装置を表示装置として含ん
で構成される装置一般をいう。図１０は、本発明を適用した電気光学装置を有する携帯電
話機３００の構成を示す斜視図である。図１０に示されるように、携帯電話機３００は、
利用者により操作される複数の操作ボタン３０１、他の端末装置から受信した音声を出力
する受話口３０２、および他の端末装置に送信される音声を入力する送話口３０３のほか
に、各種の画像を表示する電気光学装置１０を有する。なお、本発明に係る電気光学装置
が利用され得る電子機器としては、上記のような携帯電話機のほかにも、ノートパソコン
や、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナ
ビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション
、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。
【００５６】
（７）変形例
なお、上述した第１〜第５実施形態については、例えば第２実施形態の内容と第３実施
形態の内容とを組み合わせるなど、実施形態どうしを適宜組み合わせて実施してもよい。
また、各々の実施形態において次のような変形も可能である。
第１〜第５実施形態において、基準電流Ｉrefや色別の基準電流Ｉref-R，Ｉref-G，Ｉref
-Bを調整するためのトランジスタのβ比は、実施形態で例示したものに限らない。例えば
、基準電流Ｉrefについて１００レベルを下限として最高１３１レベルまで調整する場合
には、β１：β２：β３：β４：β５：β６＝１００：１：２：４：８：１６とすればよ
い。また、例えばＲの基準電流Ｉref-Rについて１０レベルを下限として最高１３レベル
まで調整する場合にはトランジスタ１４４Ｒ−１，１４４Ｒ−２．１４４Ｒ−３のβ比を
１０：１：２とすればよい。
【００５７】
また、第１〜第５実施形態においては、ＤＡＣＲＧＢ１２２やＤＡＣ１２３Ｒ１，１２
３Ｇ１，１２３Ｂ１〜１２３Ｒｎ，１２３Ｇｎ，１２３Ｂｎなどの電流加算方式の電流出
力型ＤＡコンバータを例に挙げて説明したが、これに限らず、本発明は電圧出力型のＤＡ
コンバータに適用することも可能である。例えばＤＡＣ１２３Ｒ１，１２３Ｇ１，１２３
Ｂ１〜１２３Ｒｎ，１２３Ｇｎ，１２３Ｂｎを電圧出力型のＤＡコンバータとした場合、
これらのＤＡコンバータからは各有機ＥＬ素子に印加すべき電圧を出力することになる。
また、第１〜第５実施形態において、基準電圧Ｖrefは一定値であってもよいし、ＩＣの
温度特性を補償するべく、温度によって変化するような基準電圧Ｖrefを用いてもよい。
具体的には温度が高くなると基準電圧Ｖrefを大きくし、温度が低くなると基準電圧Ｖref
を小さくする。また、第１〜第５実施形態において、外部の測定用テスト回路を用いて電
流値を測定していたが、例えば、ＩＣ内に電流測定回路を設けておき、ＩＣ自身で電流値
を測定してその測定結果をＡ／Ｄ変換して外部のテスト回路に出力するようにしてもよい
。また、第１〜第５実施形態においては、各々のＤＡＣＤＡＣ１２３Ｒ１，１２３Ｇ１，
１２３Ｂ１〜１２３Ｒｎ，１２３Ｇｎ，１２３Ｂｎがダイオード接続されたトランジスタ
１７０を含むように構成されていたが、これに限らず、Ｒ，Ｇ，Ｂ各色に対応した３つの
ダイオード接続トランジスタを、ＤＡＣＲＧＢ１２２の出力端Ｔ４，Ｔ５，Ｔ６に設けて
おき、これらのトランジスタから出力される電圧を各ＤＡＣＤＡＣ１２３Ｒ１，１２３Ｇ
１，１２３Ｂ１〜１２３Ｒｎ，１２３Ｇｎ，１２３Ｂｎにゲート電圧として入力するよう
にしてもよい。
【００５８】
また、第３実施形態で説明したカレントミラー回路は、図７に例示した単純カレントミ
ラー回路に限らず、例えばカスコード型やウィルソン型或いは広振幅型などのトランジス
タのドレイン−ソース電圧Ｖdsに依存しないようなカレントミラー回路を用いてもよい。
また、現在普及している有機ＥＬ素子を用いた電気光学装置はＲ，Ｇ，Ｂの３色に発光す
る有機材料を用いているが、本発明は必ずしもこのようなＲ，Ｇ，Ｂに限定されるわけで
はなく、どのような色であってもよい。また、第１〜第５実施形態では、データ線駆動回
路がデータ線の一端側にのみ設けられている例を説明したが、このデータ線駆動回路はデ
ータ線の両端側に設けられていてもよい。
【００５９】
また、第１〜第５実施形態においては、基準電流生成回路のトランジスタ１３１〜１３
６を流れる電流の経路上にそれぞれヒューズｆ１〜ｆ６を設けておき、これらのトランジ
スタ１３１〜１３６の駆動能力比に応じて基準電流の大きさを調整していた。しかし、こ
のように全てのトランジスタ１３１〜１３６に対応するようにヒューズを設けるのではな
く、例えばトランジスタ１３１〜１３６のうち最も駆動能力比（β比）が大きいトランジ
スタ１３６（主トランジスタという）には、対応するヒューズｆ６を設けず、それ以外の
トランジスタ１３１〜１３５（調整用トランジスタという）には、対応するヒューズｆ１
〜ｆ５を設けるようにしても良い。このようにすれば、主トランジスタ１３６を流れる電
流の大きさを下限として、調整用トランジスタ１３１〜１３５に対応するヒューズの切断
／非切断に応じて基準電流Ｉrefの値を調整することができる。なお、この場合であって
も、いずれのヒューズをも切断していない状態で既に基準電流Ｉrefが目標値と一致して
いる場合には、これらヒューズを切断する必要はない。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示す平面図である。
【図２】同電気光学装置のデータ線駆動回路の構成を示すブロック図である。
【図３】同データ線駆動回路を構成する基準電流生成回路を示す回路図である。
【図４】同データ線駆動回路を構成するＤＡＣＲＧＢを示す回路図である。
【図５】同データ線駆動回路を構成するＤＡＣを示す回路図である。
【図６】第２実施形態における基準電流生成回路を示す回路図である。
【図７】第３実施形態における基準電流生成回路を示す回路図である。
【図８】第４実施形態における基準電流生成回路を示す回路図である。
【図９】第５実施形態に係る電気光学装置の構成を示す平面図である。
【図１０】本発明に係る電子機器の外観を示す斜視図である。
【符号の説明】
【００６１】
１０，１００……電気光学装置、１２，１２ａ，１２ｂ……データ線駆動回路、１４…
…制御部、１２１，１８１，１９１，２０１……基準電流生成回路、１２２……ＤＡＣＲ
ＧＢ（色別基準電流生成回路）、１２３Ｒ１，１２３Ｂ１，１２３Ｇ１〜１２３Ｒｎ，１
２３Ｇｎ，１２３Ｂｎ……ＤＡＣ（Ｄ／Ａ変換回路）、１１３……有機ＥＬ素子（画素）
、１８２……閾値電圧補償回路、１９２……カレントミラー回路、ｆ１〜ｆ６……ヒュー
ズ、Ｓ１〜Ｓ６……スイッチ。
【図１】
0004639593.tif 000002
【図２】
0004639593.tif 000003
【図３】
0004639593.tif 000004
【図４】
0004639593.tif 000005
【図５】
0004639593.tif 000006
【図６】
0004639593.tif 000007
【図７】
0004639593.tif 000008
【図８】
0004639593.tif 000009
【図９】
0004639593.tif 000010
【図１０】
0004639593.tif 000011