(57)【特許請求の範囲】
【請求項１】
ホストシステムのクロック生成出力制御手段により出力されるバスクロックで動作するバスを介して前記ホストシステムと接続され、入出力デバイスと前記ホストシステムの間での入出力処理を行う入出力処理装置において、
前記入出力デバイスと前記バスとの間での入出力を行う入出力制御手段と、
プロセッサクロックによって動作して、プログラムに従う命令実行動作により前記入出力制御手段の操作を行う入出力プロセッサであって、命令実行動作を停止すると当該入出力プロセッサが停止状態にあることを示すアクティブな停止状態信号を出力し、前記停止状態においてアクティブな起動要求信号によって起動が要求されると前記命令実行動作を再開して前記停止状態信号を非アクティブにする入出力プロセッサと、
前記バスクロックを入力し、当該バスクロックに基づいて前記プロセッサクロックを生成して当該プロセッサクロックを前記入出力プロセッサに出力するプロセッサクロック制御手段であって、前記入出力プロセッサによって前記アクティブな停止状態信号が出力されると前記プロセッサクロックの出力を停止し、前記プロセッサクロックの出力の停止状態において前記起動要求信号によって起動が要求されると前記入出力プロセッサへの前記プロセッサクロックの出力を再開するプロセッサクロック制御手段と、
前記入出力プロセッサ及び前記クロック生成出力制御手段の状態に応じて前記クロック生成出力制御手段による前記バスクロックの出力動作が有効な有効出力状態を要求するバスクロック制御要求手段であって、前記バスクロックの出力動作が有効な有効出力状態にある前記クロック生成出力制御手段によって前記バスが一定時間を超えて使用されないことが検出された結果、当該クロック生成出力制御手段によって出力される前記バスクロックの出力動作を無効とすることを予告するための無効予告を検出する無効予告検出手段と、前記無効予告が検出された場合、前記起動要求信号によって起動が要求されているか、或いは前記入出力プロセッサによって前記非アクティブな停止状態信号が出力されているならば、前記クロック生成出力制御手段による無効予告時点から前記クロック生成出力制御手段の前記バスクロックの出力動作が無効な無効出力状態への遷移が前記クロック生成出力制御手段によって決定されるまでの一定時間が経過する前に、前記クロック生成出力制御手段に対して前記有効出力状態の継続を要求する有効要求応答手段とを含むバスクロック制御要求手段と、
前記ホストシステムによる前記バスを介してのアクセスによって前記無効予告に対応するか否かを指定する対応設定情報が設定される設定レジスタとを具備し、
前記有効要求応答手段は、前記設定レジスタに設定された前記対応設定情報によって前記無効予告に対応しないことが指定されている場合、前記クロック生成出力制御手段に対して前記有効出力状態の継続を要求することを抑止する
ことを特徴とする入出力処理装置。
【請求項２】
ホストシステムのクロック生成出力制御手段により出力されるバスクロックで動作するバスを介して前記ホストシステムと接続され、入出力デバイスと前記ホストシステムの間での入出力処理を行う入出力処理装置において、
前記入出力デバイスと前記バスとの間での入出力を行う入出力制御手段と、
プロセッサクロックによって動作して、プログラムに従う命令実行動作により前記入出力制御手段の操作を行う入出力プロセッサであって、命令実行動作を停止すると当該入出力プロセッサが停止状態にあることを示すアクティブな停止状態信号を出力し、前記停止状態においてアクティブな起動要求信号によって起動が要求されると前記命令実行動作を再開して前記停止状態信号を非アクティブにする入出力プロセッサと、
前記バスクロックを入力し、当該バスクロックに基づいて前記プロセッサクロックを生成して当該プロセッサクロックを前記入出力プロセッサに出力するプロセッサクロック制御手段であって、前記入出力プロセッサによって前記アクティブな停止状態信号が出力されると前記プロセッサクロックの出力を停止し、前記プロセッサクロックの出力の停止状態において前記起動要求信号によって起動が要求されると前記入出力プロセッサへの前記プロセッサクロックの出力を再開するプロセッサクロック制御手段と、
前記入出力プロセッサ及び前記クロック生成出力制御手段の状態に応じて前記クロック生成出力制御手段による前記バスクロックの出力動作が有効な有効出力状態を要求するバスクロック制御要求手段であって、前記バスクロックの出力動作が有効な有効出力状態にある前記クロック生成出力制御手段によって前記バスが一定時間を超えて使用されないことが検出された結果、当該クロック生成出力制御手段によって出力される前記バスクロックの出力動作を無効とすることを予告するための無効予告を検出する無効予告検出手段と、前記無効予告が検出された場合、前記起動要求信号によって起動が要求されているか、或いは前記入出力プロセッサによって前記非アクティブな停止状態信号が出力されているならば、前記クロック生成出力制御手段による無効予告時点から前記クロック生成出力制御手段の前記バスクロックの出力動作が無効な無効出力状態への遷移が前記クロック生成出力制御手段によって決定されるまでの一定時間が経過する前に、前記クロック生成出力制御手段に対して前記有効出力状態の継続を要求する有効要求応答手段とを含むバスクロック制御要求手段とを具備し、
前記バスクロック制御要求手段は、当該バスクロック制御要求手段及び前記クロック生成出力制御手段の双方により入出力可能なバスクロック制御信号の転送に用いられるバスクロック制御信号ラインであって、前記バスクロック制御要求手段及び前記クロック生成出力制御手段の双方が非アクティブなバスクロック制御信号を出力している場合だけ非アクティブなバスクロック制御信号が転送されるバスクロック制御信号ラインを介して前記クロック生成出力制御手段と接続されており、
前記無効予告検出手段は、前記バスクロック制御要求手段によって前記バスクロック制御信号ラインから入力される前記バスクロック制御信号が前記クロック生成出力制御手段によってアクティブな状態から非アクティブな状態に切り替えられた場合に無効予告を検出し、
前記有効要求応答手段は、前記バスクロック制御信号ラインにアクティブなバスクロック制御信号を出力することにより前記クロック生成出力制御手段に対して前記有効出力状態の継続を要求する
ことを特徴とする入出力処理装置。
【請求項３】
前記有効要求応答手段は、前記バスクロック制御信号ラインに非アクティブなバスクロック制御信号を出力することにより前記クロック生成出力制御手段に対して前記有効出力状態の継続を要求することを抑止して、当該クロック生成出力制御手段に対して前記有効出力状態の継続が不要であることを通知することを特徴とする請求項２記載の入出力処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バスクロックで動作するバスを介してホストシステムと接続され、入出力デバイスとホストシステムの間での入出力処理を行う入出力処理装置に関する。
【背景技術】
【０００２】
パーソナルコンピュータに代表されるコンピュータシステムは、ＰＣＩ（Peripheral Component Interconnect）バスのようなバスクロックで動作するバスを有するのが一般的である。このバスには、各種の入出力デバイス（ＩＯデバイス）を利用するホストシステムが接続される。このバスにはまた、プロセッサを内蔵した入出力処理装置（ＩＯ処理装置）も接続される。ＩＯ処理装置はバスクロックにより動作して、ＩＯデバイスとホストシステムとの間の入出力処理を行う。
【０００３】
通常、ホストシステムは、バスクロックの生成及び出力を制御するクロック生成出力御部を有する。このクロック生成出力制御部は、ホストシステムがＩＯ処理装置を介してＩＯデバイスにアクセスする必要がある場合だけバスクロックを生成する。生成されたバスクロックはバスに送出される。ＩＯ処理装置は、このバス上のバスクロックにより動作する。また、クロック生成出力制御部は、コンピュータの省電力化のために、バスが一定時間利用されていない状態では、バスクロックの出力を停止する。
【０００４】
ところが、ＩＯ処理装置では、処理の都合で一定時間を超えてバスを利用しない状態が発生することがある。このような場合、クロック生成出力制御部によりバスクロックの出力が停止されることから、ＩＯ処理装置（ＩＯ処理装置に内蔵のプロセッサ等）は動作を継続することができなくなる。
【０００５】
そこで従来のＩＯ処理装置は、当該ＩＯ処理装置独自のクロック生成制御部を有している。このクロック生成制御部は、例えばプロセッサの動作状態に応じて当該プロセッサ等の動作に必要なクロック（動作クロック）を生成する。この動作クロックにより、ＩＯ処理装置に内蔵のプロセッサ等は動作を継続することができる。しかし、このような従来技術においては、複数のＩＯ処理装置がバスを介してホストシステムと接続される場合、当該複数のＩＯ処理装置の各々にクロック生成制御部を設ける必要がある。
【０００６】
そこで、特許文献１は、バスクロック制御回路を有するホストシステム（コンピュータシステム）を開示している。このバスクロック制御回路は、バス上のトランザクションと各ＩＯ処理装置からのバス要求信号及び割り込み信号とを監視し、その監視結果に基づいてバスクロックの生成及び出力を制御する。具体的には、バスクロック制御回路は、バスがアイドル状態（バスアイドル状態）で、且つバス要求信号及び割り込み信号がアサートされていない場合に、バスクロックを停止する。換言するならば、たとえバスアイドル状態であっても、バス要求信号または割り込み信号がアサートされている限り、バスクロックは停止されない。この場合、バス要求信号または割り込み信号をアサートしているＩＯ処理装置は動作を継続できる。
【特許文献１】特開平１１−５３０４９号公報（段落０００９−００１０）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記したように、特許文献１に記載されたバスクロック制御回路は、各ＩＯ処理装置の動作に必要なバスクロックの生成及び出力を制御することができる。このため、各ＩＯ処理装置は、動作用の特別のクロックを生成する仕組み（クロック生成制御部）を必要としない。
【０００８】
その代わり、バスクロック制御回路（クロック生成出力制御手段）は、バス上のトランザクションと各ＩＯ（入出力）処理装置からのバス要求信号及び割り込み信号とを監視するための特別の仕組み（つまり、バス監視のための特別の仕組み）を必要とする。
【０００９】
本発明は上記事情を考慮してなされたものでその目的は、動作用の特別のクロックを生成する仕組みを必要とせずに、また、ホストシステムのクロック生成出力制御手段にバス監視のための特別の仕組みを持たせることなく、当該クロック生成出力制御手段からのバスクロックに従う効率的な動作が可能となる入出力処理装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の１つの観点によれば、ホストシステムのクロック生成出力制御手段により出力されるバスクロックで動作するバスを介して前記ホストシステムと接続され、入出力デバイスと前記ホストシステムの間での入出力処理を行う入出力処理装置が提供される。この入出力処理装置は、前記入出力デバイスと前記バスとの間での入出力を行う入出力制御手段と、プロセッサクロックによって動作して、プログラムに従う命令実行動作により前記入出力制御手段の操作を行う入出力プロセッサであって、命令実行動作を停止すると当該入出力プロセッサが停止状態にあることを示すアクティブな停止状態信号を出力し、前記停止状態においてアクティブな起動要求信号によって起動が要求されると前記命令実行動作を再開して前記停止状態信号を非アクティブにする入出力プロセッサと、前記バスクロックを入力し、当該バスクロックに基づいて前記プロセッサクロックを生成して当該プロセッサクロックを前記入出力プロセッサに出力するプロセッサクロック制御手段であって、前記入出力プロセッサによって前記アクティブな停止状態信号が出力されると前記プロセッサクロックの出力を停止し、前記プロセッサクロックの出力の停止状態において前記起動要求信号によって起動が要求されると前記入出力プロセッサへの前記プロセッサクロックの出力を再開するプロセッサクロック制御手段と、前記入出力プロセッサ及び前記クロック生成出力制御手段の状態に応じて前記クロック生成出力制御手段による前記バスクロックの出力動作が有効な有効出力状態の継続を要求するバスクロック制御要求手段とを具備する。前記バスクロック制御要求手段は、前記バスクロックの出力動作が有効な有効出力状態にある前記クロック生成出力制御手段によって前記バスが一定時間を超えて使用されないことが検出された結果、当該クロック生成出力制御手段によって出力される前記バスクロックの出力動作を無効とすることを予告するための無効予告を検出する無効予告検出手段と、前記無効予告が検出された場合、前記起動要求信号によって起動が要求されているか、或いは前記入出力プロセッサによって前記非アクティブな停止状態信号が出力されているならば、一定時間内に前記クロック生成出力制御手段に対して前記有効出力状態の継続を要求する有効要求応答手段とを含む。
【発明の効果】
【００１１】
本発明によれば、入出力処理装置は、当該処理装置独自の動作用クロックの生成を生成する仕組みを必要とせずに、バスクロックのみによる動作が可能であり、またホストシステムのクロック生成出力制御手段にバス監視のための特別の仕組みを持たせることなく、当該クロック生成出力制御手段からのバスクロックに従う効率的な動作が可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態につき図面を参照して説明する。  
図１は本発明の一実施形態に係るＩＯ処理装置を含むコンピュータシステムの構成を示すブロック図である。このコンピュータシステムは、例えば、ノートブック型パーソナルコンピュータとして実現されている。
【００１３】
図１において、ＩＯ処理装置１０は、ＰＣＩバスのような、バスクロックＢＣＬＫで動作するバス２０によりホストシステム３０と接続されている。このホストシステム３０はＩＯ処理装置１０を介してＩＯデバイス４０を利用する。ＩＯ処理装置１０は、バスクロックＢＣＬＫにより動作して、ＩＯデバイス４０とホストシステム３０の間での入出力処理を行う。
【００１４】
ＩＯ処理装置１０は、ＩＯ制御部１１と、ＩＯプロセッサ１２と、プロセッサクロック制御部１３と、クロック／プロセッサ制御部１４とから構成される。ＩＯ制御部１１は、ＩＯデバイス４０とバス２０との間でのデータ入出力を行う。ＩＯプロセッサ１２はプロセッサクロック１３０により動作して、プログラムに従って命令を実行する。ＩＯプロセッサ１２は、この命令実行動作により、ＩＯ制御部１１による入出力のための操作を行う。ＩＯプロセッサ１２は、命令実行動作を停止／再開する機能を有する。ＩＯプロセッサ１２は、命令実行動作を停止すると、当該ＩＯプロセッサ１２が命令実行動作の停止状態にあることを示す例えば論理“１”のアクティブな停止状態信号１２０を出力する。ＩＯプロセッサ１２は、命令実行動作の停止状態で例えば論理“１”のアクティブな起動要求信号１４０を入力すると当該命令実行動作を再開する。なお、停止状態信号１２０が論理“０”（非アクティブ）である場合、ＩＯプロセッサ１２が動作中であることを示す。本実施形態では、２値信号の論理値は、当該信号が正論理または負論理のいずれを適用するかに無関係に、当該信号が高レベルであるか或いは低レベルであるかにより一意に定めている。ここでは２値信号の論理値は、高レベルの場合に“１”、低レベルの場合に“０”と定められる。
【００１５】
プロセッサクロック制御部１３は、バスクロックＢＣＬＫを入力し、当該バスクロックＢＣＬＫに基づいて上記プロセッサクロック１３０を生成する。このプロセッサクロック１３０は、ＩＯプロセッサ１２の動作用のクロック（動作クロック）としてプロセッサクロック制御部１３により当該ＩＯプロセッサ１２に出力される。プロセッサクロック制御部１３は、ＩＯプロセッサ１２から論理“１”の停止状態信号１２０が出力された場合、ＩＯプロセッサ１２へのプロセッサクロック１３０の出力を停止する。これによりＩＯ処理装置１０における省電力化が図られる。プロセッサクロック制御部１３は、プロセッサクロック１３０の出力の停止状態で論理“１”の起動要求信号１４０を入力するとＩＯプロセッサ１２への当該プロセッサクロック１３０の出力を再開する。
【００１６】
ホストシステム３０はクロック生成出力制御部３１を有する。クロック生成出力制御部３１はバスクロックＢＣＬＫを生成する。クロック生成出力制御部３１は、バスクロック制御信号ライン２１によりＩＯ処理装置１０のクロック／プロセッサ制御部１４と接続される。更に具体的に述べるならば、クロック生成出力制御部３１はバスクロック制御信号ライン２１により、クロック／プロセッサ制御部１４の後述するバスクロック制御信号出力制御部１４１と接続される。
【００１７】
バスクロック制御信号ライン２１は双方向の単線である。バスクロック制御信号ライン２１は、クロック生成出力制御部３１及びバスクロック制御信号出力制御部１４１の双方により入出力可能なバスクロック制御信号の転送に用いられる。制御部３１及び１４１の両出力は、バスクロック制御信号ライン２１により例えば負論理でワイヤードオアされる。ここでは、制御部３１及び１４１の双方が論理“１”の非アクティブなバスクロック制御信号を出力している場合だけバスクロック制御信号ライン２１上を論理“１”の非アクティブなバスクロック制御信号が転送される。また制御部３１及び１４１の少なくとも一方が論理“０”のアクティブなバスクロック制御信号を出力している場合には、バスクロック制御信号ライン２１上を論理“０”のアクティブなバスクロック制御信号が転送される。この信号ライン２１上のバスクロック制御信号は、クロック生成出力制御部３１及びバスクロック制御信号出力制御部１４１の両方で入力可能である。
【００１８】
本実施形態において制御部３１及び１４１は、当該制御部３１及び１４１の出力の値に対するバスクロック制御信号ライン２１によるワイヤードオアの値を入力する。制御部３１及び１４１が入力するワイヤードオアの値は、制御部３１及び１４１がバスクロック制御信号ライン２１から入力するバスクロック制御信号（入力バスクロック制御信号）の値（入力値）に他ならない。また、制御部３１及び１４１の出力の値は、当該制御部３１及び１４１からバスクロック制御信号ライン２１に出力されるバスクロック制御信号（出力バスクロック制御信号）の値（出力値）と見なすことができる。このバスクロック制御信号は、その値（入出力値）により、後述するように、バスクロックＢＣＬＫの出力動作が有効（有効出力状態）、バスクロックＢＣＬＫの出力動作が無効（無効出力状態）、バスクロックＢＣＬＫの出力動作が無効になる予告（無効予告）、当該無効予告に対する応答としてのバスクロックＢＣＬＫの出力動作を継続する要求（有効出力状態の継続要求）及び当該無効予告に対する応答としてのバスクロックＢＣＬＫの出力動作を継続しない要求のいずれかを示す。
【００１９】
クロック生成出力制御部３１は、バス２０の使用状態とバスクロック制御信号の入出力値とに基づき、バスクロックＢＣＬＫを生成出力するための出力動作を含むバスクロック生成出力制御を行う機能を有する。このクロック生成出力制御部３１の機能の詳細について、図２の状態遷移図を参照して説明する。
【００２０】
クロック生成出力制御部３１は、有効出力状態（バスクロック有効出力状態）ＳＴ１、無効予告出力状態（バスクロック無効予告出力状態）ＳＴ２及びバスクロック無効出力状態（バスクロック有効出力状態）ＳＴ３の３つの状態を取り得る。
【００２１】
まず、有効出力状態ＳＴ１は、クロック生成出力制御部３１がバスクロックＢＣＬＫを出力してバス２０を使用可能とするための状態にあることを示す。この状態ＳＴ１においてクロック生成出力制御部３１は、当該制御部３１の出力を低レベル（論理“０”）に設定することでバスクロック制御信号ライン２１上のバスクロック制御信号を低レベル（論理“０”）に設定する。この論理“０”のアクティブなバスクロック制御信号は、クロック生成出力制御部３１によるバスクロックＢＣＬＫの出力動作が有効であること（つまり有効出力状態）を示す。このようにクロック生成出力制御部３１は、有効出力状態ＳＴ１において有効出力状態をバスクロック制御信号出力制御部１４１に通知するための有効出力通知手段として機能する。
【００２２】
有効出力状態ＳＴ１では、一般にバス２０は使用されている状態（バス使用中の状態）にある。有効出力状態ＳＴ１においてクロック生成出力制御部３１はバス不使用状態検出手段としても機能して、バス２０が一定時間を超えて使用されないこと（バス不使用状態）を検出する。有効出力状態ＳＴ１においてバス不使用状態が検出された場合、クロック生成出力制御部３１は当該有効出力状態ＳＴ１から無効予告出力状態ＳＴ２に遷移する。
【００２３】
無効予告出力状態ＳＴ２においてクロック生成出力制御部３１は無効予告手段として機能して、当該制御部３１の出力（出力値）を論理“０”から論理“１”に切り替える。すると、バスクロック制御信号ライン２１上のバスクロック制御信号は、論理“０”（低レベル）から論理“１”（高レベル）に、つまりアクティブから非アクティブに切り替えられる。これにより、バスクロックＢＣＬＫの出力動作が近い将来無効となること（つまりバスクロック無効）がバスクロック制御信号出力制御部１４１に通知される。この通知を無効予告（バスクロック無効予告）と呼ぶ。この無効予告状態ＳＴ２では、クロック生成出力制御部３１はバスクロックＢＣＬＫを出力する動作を継続する。つまりバスクロックＢＣＬＫの出力動作は依然として有効である。
【００２４】
バスクロック制御信号ライン２１が論理“１”になると、バスクロック制御信号出力制御部１４１は当該制御部１４１の出力値を論理“０”に設定することにより、バスクロック制御信号ライン２１上のバスクロック制御信号を論理“０”（アクティブ）にすることができる。無効予告状態ＳＴ２におけるバスクロック制御信号ライン２１上の論理“０”のアクティブなバスクロック制御信号は、クロック生成出力制御部３１に対してバスクロックＢＣＬＫの出力動作の継続（有効出力状態の継続）を要求することを示す。この要求を、有効要求（バスクロック有効要求）と呼ぶ。一方、無効予告状態ＳＴ２におけるバスクロック制御信号ライン２１上の論理“１”の非アクティブなバスクロック制御信号は、バスクロックＢＣＬＫの出力動作の継続を要求しないこと、つまり有効要求（バスクロック有効要求）なしを示す。
【００２５】
クロック生成出力制御部３１は、無効予告状態ＳＴ２に遷移してバスクロック制御信号出力制御部１４１に対して無効予告を通知すると、有効要求検出手段として機能する。クロック生成出力制御部３１は、無効予告状態ＳＴ２に遷移した後一定時間内に有効要求ありを示す低レベル（論理“０”）のバスクロック制御信号を入力して当該有効要求ありを検出した場合、有効出力状態ＳＴ１に戻る。するとクロック生成出力制御部３１は当該制御部３１の出力値を論理“０”に切り替えることにより、バスクロック制御信号出力制御部１４１に代わって、バスクロック制御信号ライン２１上のバスクロック制御信号を論理“０”に維持する。この状態における論理“０”のアクティブなバスクロック制御信号はバスクロック有効を示す。クロック生成出力制御部３１は、当該制御部３１の出力値を論理“０”に切り替えた場合、バスクロックＢＣＬＫの出力動作（有効出力状態）を継続する。
【００２６】
一方、無効予告状態ＳＴ２に遷移した後一定時間内に有効要求ありを示す論理“０”のバスクロック制御信号を入力しないならば、クロック生成出力制御部３１は当該無効予告状態ＳＴ２から無効出力状態ＳＴ３に遷移する。つまりクロック生成出力制御部３１は、無効予告状態ＳＴ２に遷移した後、一定時間を超えても論理“１”のバスクロック制御信号を入力し続けているならば、有効要求なしを検出して、当該バスクロック制御信号を論理“１”に維持したままで無効出力状態ＳＴ３に遷移する。この状態ＳＴ３では、クロック生成出力制御部３１は、バスクロック制御信号を論理“１”に維持したままでバスクロックＢＣＬＫを出力する動作を停止する。これにより図１のコンピュータシステムの省電力化が実現される。無効出力状態ＳＴ３における論理“１”のバスクロック制御信号は、バスクロックＢＣＬＫの出力動作が無効であること（バスクロック出力無効）を示す。
【００２７】
クロック生成出力制御部３１は、無効出力状態ＳＴ３においてバス使用開始検出手段として機能して、ホストシステム３０がバス２０の使用を開始しようとしていること（つまりバス使用開始要求）を検出する。クロック生成出力制御部３１はホストシステム３０のバス使用開始要求を検出すると、無効出力状態ＳＴ３から上記有効出力状態ＳＴ１に遷移する。するとクロック生成出力制御部３１は再び有効出力通知手段として機能する。即ちクロック生成出力制御部３１は、当該制御部３１の出力値を論理“０”に切り替えることにより、バスクロック制御信号ライン２１上のバスクロック制御信号を、バスクロック有効を示す論理“０”に再び設定して、バスクロックＢＣＬＫの出力動作を再開する。これによりホストシステム３０は、バス２０を利用することができる。
【００２８】
上述の、クロック生成出力制御部３１の出力値、バスクロック制御信号出力制御部１４１の出力値及びバスクロック制御信号ライン２１上のバスクロック制御信号の論理値と、バスクロックＢＣＬＫの状態（バスクロック出力状態）及びクロック生成出力制御部３１の状態との対応関係を図３に示す。バスクロック制御信号ライン２１上のバスクロック制御信号は、つまり制御部３１及び１４１の出力値に対するワイヤードオアの結果は当該制御部３１及び１４１に入力される。そこでバスクロック制御信号ライン２１上のバスクロック制御信号の論理値を、バスクロック制御信号の入力値またはワイヤードオア結果の入力値と呼ぶ。
【００２９】
再び図１を参照すると、クロック／プロセッサ制御部１４は、バスクロック制御信号出力制御部１４１、設定レジスタ１４２及び制御レジスタ１４３を含む。レジスタ１４２及び１４３は、いずれもホストシステム３０によりバス２０を介して操作される。
【００３０】
設定レジスタ１４２は、バスクロック制御信号の入出力に関する対応をバスクロック制御信号出力制御部１４１に対して指定する対応設定情報を保持するのに用いられる。本実施形態において、対応設定情報は１ビットの情報であり、設定レジスタ１４２は１ビットレジスタである。
【００３１】
設定レジスタ１４２の設定値（対応設定情報の値）は、論理“０”（第１の値）の場合に「対応無効」を、論理“１”（第２の値）の場合に「対応有効」を示す。  
「対応無効」とは、バスクロック制御信号に関して、クロック生成出力制御部３１に何も影響を及ぼさないことをバスクロック制御信号出力制御部１４１に対して指定することを意味する。具体的には、「対応無効」は、バスクロック制御信号出力制御部１４１の出力（つまりバスクロック制御信号の出力）に関して、その値（出力値）を常にバスクロック有効要求なしを示す値に設定することを示す。一方、バスクロック制御信号の入力に関しては、「対応無効」は、バスクロック制御信号出力制御部１４１が関知しないことを示す。したがって「対応無効」は、クロック生成出力制御部３１からの無効予告に対して有効出力状態の継続を要求することを常に抑止することをも意味する。
【００３２】
これに対して「対応有効」とは、バスクロック制御信号の入出力に関して、制御レジスタ１４３の設定値及び停止状態信号１２０の値（入力値）との組み合わせで決まる動作をバスクロック制御信号出力制御部１４１が行うことを示す。このバスクロック制御信号出力制御部１４１の動作については後述する。
【００３３】
制御レジスタ１４３は、ホストシステム３０からＩＯ処理装置１０のＩＯプロセッサ１２の起動を制御するための起動要求制御情報を保持するのに用いられる。本実施形態において、起動要求制御情報は１ビットの情報であり、制御レジスタ１４３は１ビットレジスタである。
【００３４】
制御レジスタ１４３の設定値（起動要求制御情報の値）は、論理“０”（第１の値）の場合に「起動要求なし」を、論理“１”（第２の値）の場合に「起動要求あり」を示す。「起動要求なし」は、ＩＯプロセッサ１２の起動を要求する起動要求信号１４０を非アクティブ（論理“０”）にすることを示す。これに対して「起動要求あり」は、起動要求信号１４０をアクティブ（論理“１”）にすることを示す。本実施形態では、制御レジスタ１４３の出力（１ビット出力）が起動要求信号１４０として用いられる。つまり制御レジスタ１４３は起動要求信号出力手段として用いられる。
【００３５】
バスクロック制御信号出力制御部１４１は、ＩＯプロセッサ１２及びクロック生成出力制御部３１の状態に応じて当該クロック生成出力制御部３１によるバスクロックＢＣＬＫの出力動作の有効／無効を要求するためのバスクロック制御要求手段として機能する。バスクロック制御信号出力制御部１４１は、設定レジスタ１４２によって「対応無効」に設定されている場合に、当該制御部１４１の出力値を常にバスクロック有効要求なしを示す論理“１”に設定する機能を有する。またバスクロック制御信号出力制御部１４１は、設定レジスタ１４２によって「対応有効」に設定されている状態で無効予告検出手段として機能する。またバスクロック制御信号出力制御部１４１は「対応有効」に設定されている状態でクロック生成出力制御部３１からの無効予告を入力して当該無効予告を検出した場合、有効要求応答手段として機能する。この場合、バスクロック制御信号出力制御部１４１は停止状態信号１２０の状態に応じて、一定時間内に、当該制御部１４１の出力値をバスクロック有効要求ありを示す論理“０”またはバスクロック有効要求なしを示す論理“１”に設定する。
【００３６】
次に、バスクロック制御信号出力制御部１４１の機能の詳細について、図４の状態遷移図を参照して説明する。  
まず、第１の有効要求なし状態ＳＴ１１は、バスクロック制御信号出力制御部１４１が当該制御部１４１の出力の値をバスクロック有効要求なしを示す論理“１”に設定している状態を示す。この第１の有効要求なし状態ＳＴ１１は、３つの状態に分類される。
【００３７】
第１は、バスクロック制御信号出力制御部１４１が設定レジスタ１４２によって「対応無効」に設定されている状態である。この第１の状態では、バスクロック制御信号出力制御部１４１は、バスクロック制御信号に関して何も対応しない。即ちバスクロック制御信号出力制御部１４１は、バスクロック制御信号ライン２１上のバスクロック制御信号を何ら関知しない。またバスクロック制御信号出力制御部１４１は、当該制御部１４１の出力値を常にバスクロック有効要求なしを示す論理“０”に設定する。したがって第１の状態では、クロック生成出力制御部３１からバスクロック制御信号出力制御部１４１に無効予告が通知されても、当該バスクロック制御信号出力制御部１４１からクロック生成出力制御部３１に有効出力状態の継続が要求されることはない。
【００３８】
第２は、バス２０が通常に使用可能な状態である。この第２の状態は、クロック生成出力制御部３１の有効出力状態ＳＴ１に対応する。この第２の状態では、バスクロック制御信号出力制御部１４１は設定レジスタ１４２によって「対応有効」に設定されている。第２の状態では、バスクロック制御信号出力制御部１４１はバスクロック制御信号ライン２１から論理“０”（低レベル）のアクティブなバスクロック制御信号を入力する有効入力（有効バスクロック制御信号入力）状態にある。この第２の状態では、クロック生成出力制御部３１によるバスクロックＢＣＬＫの出力は有効である。
【００３９】
第３は、バス２０が停止中の状態である。この第３の状態は、クロック生成出力制御部３１の無効出力状態ＳＴ３に対応する。この第３の状態では、バスクロック制御信号出力制御部１４１は第２の状態と同様に、設定レジスタ１４２によって「対応有効」に設定されている。第３の状態では、バスクロック制御信号出力制御部１４１はバスクロック制御信号ライン２１から論理“１”（高レベル）の非アクティブなバスクロック制御信号を入力する無効入力（無効バスクロック制御信号入力）状態にある。
【００４０】
今、バスクロック制御信号出力制御部１４１が、第１の有効要求なし状態ＳＴ１１のうちの第１の状態にあるものとする。この第１の状態では、設定レジスタ１４２に「対応無効」を示す論理“０”の１ビットの対応設定情報が設定されている。このような状態において、クロック生成出力制御部３１はバス２０を使用可能状態とするために、バスクロックＢＣＬＫの出力動作を行うものとする。またクロック生成出力制御部３１はバスクロックＢＣＬＫの出力動作が有効であることを示すために、当該制御部の出力値を論理“０”に設定するものとする。この場合、バスクロック制御信号ライン２１上のバスクロック制御信号は論理“０”に設定され、クロック生成出力制御部３１は有効出力状態ＳＴ１に入る。この状態において、ホストシステム３０はバス２０を使用することができる。
【００４１】
ここでは、ホストシステム３０が、バス２０を介してＩＯ処理装置１０のクロック／プロセッサ制御部１４に含まれている設定レジスタ１４２にアクセスすることにより、当該設定レジスタ１４２に「対応有効」を示す論理“１”の１ビットの対応設定情報を設定したものとする。するとバスクロック制御信号出力制御部１４１は、第１の有効要求なし状態ＳＴ１１のうちの第２の状態に入る。ここではバスクロック制御信号出力制御部１４１は、クロック生成出力制御部３１からの無効予告を検出する無効予告検出手段として機能する。
【００４２】
クロック生成出力制御部３１は、バス２０が使用された後、一定時間を経過しても当該バス２０が新たに使用されなかった場合、有効出力状態ＳＴ１から無効予告状態ＳＴ２に遷移する。この無効予告状態ＳＴ２においてクロック生成出力制御部３１は、バスクロック制御信号ライン２１上のバスクロック制御信号の値（ワイヤードオアの結果の値）を論理“０”から論理“１に切り替えることにより、バスクロック制御信号出力制御部１４１に対して無効予告を行う。
【００４３】
今、設定レジスタ１４２に設定された対応設定情報によって「対応有効」が指定されているバスクロック制御信号出力制御部１４１が、第１の有効要求なし状態ＳＴ１１においてバスクロック制御信号ライン２１から論理“１”のバスクロック制御信号を入力したものとする。つまり、バスクロック制御信号出力制御部１４１がクロック生成出力制御部３１からの無効予告を入力したものとする。
【００４４】
するとバスクロック制御信号出力制御部１４１は無効予告を検出して、有効要求なし状態ＳＴ１１から有効要求あり状態ＳＴ１２及び第２の有効要求なし状態ＳＴ１３のいずれか一方に遷移する。
【００４５】
ここでは、制御レジスタ１４３によって起動要求ありが指定されているか、或いは起動要求なしが指定されていてもＩＯプロセッサ１２が動作中（停止状態信号１２０が論理“０”）であるならば、バスクロック制御信号出力制御部１４１は有効要求あり状態ＳＴ１２に遷移する。これに対し、制御レジスタ１４３によって起動要求なしが指定されていて、且つＩＯプロセッサ１２が停止中（停止状態信号１２０が論理“１”）であるならば、バスクロック制御信号出力制御部１４１は有効要求なし状態ＳＴ１３に遷移する。
【００４６】
バスクロック制御信号出力制御部１４１は、有効要求あり状態ＳＴ１２または有効要求なし状態ＳＴ１３に遷移すると、クロック生成出力制御部３１に対して有効要求ありまたは有効要求なしを応答する有効要求応答手段として機能する。
【００４７】
バスクロック制御信号出力制御部１４１は、有効要求あり状態ＳＴ１２に遷移した場合、無効予告入力時点から一定時間内に、当該制御部１４１の出力の値（バスクロック制御信号の出力値）を有効要求ありを示す値（論理“０”）に設定する。つまり、バスクロック制御信号出力制御部１４１は、クロック生成出力制御部３１からの無効予告に対して、有効要求ありの応答を出力する。そしてバスクロック制御信号出力制御部１４１は、有効要求あり状態ＳＴ１２に遷移してから一定時間が経過すると、第１の有効要求なし状態ＳＴ１１に戻る。
【００４８】
一方、第２の有効要求なし状態ＳＴ１３に遷移した場合、バスクロック制御信号出力制御部１４１は当該制御部１４１の出力の値（バスクロック制御信号の出力値）を有効要求なしを示す値（論理“１”）に維持する。つまりバスクロック制御信号出力制御部１４１は、クロック生成出力制御部３１からの無効予告に対して有効要求なしの応答を出力する。バスクロック制御信号出力制御部１４１は、第２の有効要求なし状態ＳＴ１３に遷移してから一定時間が経過すると第１の有効要求なし状態ＳＴ１１に戻る。
【００４９】
上述の、バスクロック制御信号出力制御部１４１がクロック生成出力制御部３１からの無効予告を入力した場合の、設定レジスタ１４２の設定値、制御レジスタ１４３の設定値及び停止状態信号１２０の入力値と、当該バスクロック制御信号出力制御部１４１の状態（バスクロック制御信号の出力値）との対応関係を図５に示す。
【００５０】
次に、図１のシステムにおける動作について、図６乃至図８を参照して説明する。ここでは、特に断らない限り、ＩＯ処理装置１０のクロック／プロセッサ制御部１４が有する設定レジスタ１４２には、対応有効を示す論理“１”の１ビット対応設定情報が設定されているものとする。
【００５１】
図６は、バスクロックＢＣＬＫの出力動作が有効（バスクロック出力有効）で、且つＩＯ処理装置１０のＩＯプロセッサ１２が動作中の状態で、バス２０が一定時間を超えて使用されていない状態がホストシステム３０のクロック生成出力制御部３１によって検出された場合の動作を説明するためのタイミングチャートである。
【００５２】
今、ホストシステム３０のクロック生成出力制御部３１が図２中の有効出力状態ＳＴ１にあり、ＩＯ処理装置１０のバスクロック制御信号出力制御部１４１が図４中の第１の有効要求なし状態ＳＴ１１にあるものとする。ここでは、ＩＯプロセッサ１２は動作中であるものとする。つまりバスクロック制御信号出力制御部１４１は、第１の有効要求なし状態ＳＴ１１における第２の状態にあるものとする。
【００５３】
この状態では、クロック生成出力制御部３１はバス２０を使用可能状態とするために、バスクロックＢＣＬＫの出力動作を行う。またクロック生成出力制御部３１は、バスクロックＢＣＬＫの出力動作が有効（バスクロック出力有効）であることを示すために、当該制御部の出力値を論理“０”に設定する。これによりバスクロック制御信号ライン２１上のバスクロック制御信号の論理値、つまりバスクロック制御信号ライン２１によるクロック生成出力制御部３１及びバスクロック制御信号出力制御部１４１の出力値に対するワイヤードオアの結果の値は論理“０”となる。以下の説明では表現の簡略化のために、単に「ワイヤードオアの結果の値」と称する。
【００５４】
バスクロック制御信号出力制御部１４１は、このバスクロック制御信号ライン２１上のバスクロック制御信号（ワイヤードオアの結果）を入力する。本実施形態のように、この入力値が論理“０”の場合、つまりバスクロックＢＣＬＫが有効であることを示す場合、バスクロック制御信号出力制御部１４１は当該制御部１４１の出力値を論理“１”に維持して有効要求なしを示す。
【００５５】
バスクロックＢＣＬＫの出力動作が有効な場合、プロセッサクロック制御部１３は当該バスクロックＢＣＬＫに基づいてプロセッサクロック１３０を生成して、当該プロセッサクロック１３０をＩＯプロセッサ１２に出力する。ＩＯプロセッサ１２は、ホストシステム３０によりＩＯデバイス４０へのアクセスが要求された場合、プロセッサクロック１３０により動作して、プログラムに従う命令を実行する。ＩＯプロセッサ１２は、この命令実行動作により、ＩＯデバイス４０へのアクセスに必要なＩＯ制御部１１による入出力のための操作を行う。これによりＩＯ制御部１１は、バスクロックＢＣＬＫに従い、バス２０を介して、ＩＯデバイス４０とバス２０との間のデータの入出力を実行する。
【００５６】
ＩＯプロセッサ１２は動作中、論理“０”の停止状態信号１２０を出力する。但し、ＩＯプロセッサ１２が動作中の期間、ＩＯ制御部１１が常時バス２０を利用しているとは限らない。ここで、バス２０が使用されていない状態が一定時間を超えて続いたものとする。この結果、クロック生成出力制御部３１が、有効出力状態ＳＴ１においてバス２０が一定時間を超えて使用されていない状態（つまりバストランザクションがアイドルの状態）を、図６に示す時刻ｔ１で検出したものとする。するとクロック生成出力制御部３１は、図２に示すように無効予告状態ＳＴ２に遷移する。
【００５７】
クロック生成出力制御部３１は無効予告状態ＳＴ２に遷移すると、バスクロックＢＣＬＫの出力動作を無効とする予告（無効予告）のために、当該制御部３１の出力値を論理“０”から論理“１”に切り替える。するとバスクロック制御信号ライン２１上のバスクロック制御信号の値（ワイヤードオアの結果の値）は論理“０”から論理“１に切り替えられる。
【００５８】
バスクロック制御信号出力制御部１４１は、バスクロック制御信号ライン２１上のバスクロック制御信号の値（ワイヤードオアの結果の値）を入力することにより、クロック生成出力制御部３１により無効予告が通知されたことを検出する。このとき、バスクロック制御信号出力制御部１４１は有効要求なし状態ＳＴ１１における第２の状態にある。またＩＯプロセッサ１２は動作中（停止状態信号１２０が論理“０”）で、起動要求信号１４０は起動要求なしを示す論理“０”である。
【００５９】
バスクロック制御信号出力制御部１４１は、このような状態において無効予告を検出した場合、ＩＯプロセッサ１２が動作中であることから、ＩＯ制御部１１によってバス２０が使用されるものと判定する。この場合、バスクロック制御信号出力制御部１４１は有効要求あり状態ＳＴ１２に遷移して、当該制御部１４１の出力の値（バスクロック制御信号の出力値）をバスクロック有効要求ありを示す論理“０”に設定する。するとバスクロック制御信号ライン２１上のバスクロック制御信号の値（ワイヤードオアの結果の値）は論理“１”から論理“０”に切り替えられる。
【００６０】
クロック生成出力制御部３１は、バスクロック制御信号ライン２１上のバスクロック制御信号の値（ワイヤードオアの結果の値）“０”を入力することで、バスクロック制御信号出力制御部１４１によって有効要求ありが示されていることを検出する。クロック生成出力制御部３１は、無効予告状態ＳＴ２に遷移した時点ｔ１から一定時間内に有効要求ありを検出すると、有効出力状態ＳＴ１に戻る。
【００６１】
クロック生成出力制御部３１は有効出力状態ＳＴ１に戻ると、バスクロックＢＣＬＫの出力動作を継続した状態で、当該制御部３１の出力の値（バスクロック制御信号の出力値）を再びバスクロック有効を示す値（論理“０”）に設定する。一方、バスクロック制御信号出力制御部１４１は、有効要求あり状態ＳＴ１２に遷移して一定時間が経過すると有効要求なし状態ＳＴ１１に戻り、当該制御部１４１の出力の値（バスクロック制御信号の出力値）を再びバスクロック有効要求なしを示す値（論理“１”）に設定する。
【００６２】
図７は、バスクロックＢＣＬＫの出力動作が有効（バスクロック出力有効）で、且つＩＯ処理装置１０のＩＯプロセッサ１２が停止中の状態で、バス２０が一定時間を超えて使用されていない状態がクロック生成出力制御部３１によって検出された場合の動作を説明するためのタイミングチャートである。
【００６３】
今、クロック生成出力制御部３１が図２中の有効出力状態ＳＴ１にあり、ＩＯ処理装置１０のバスクロック制御信号出力制御部１４１が図４中の第１の有効要求なし状態ＳＴ１１にあるものとする。この状態において、ＩＯプロセッサ１２が停止状態となって、当該ＩＯプロセッサ１２から出力される停止状態信号１２０が論理“０”から論理“１”に遷移したものとする。
【００６４】
このような状態においてクロック生成出力制御部３１が、バス２０が一定時間を超えて使用されていない状態（バストランザクションがアイドルの状態）を、図７に示す時刻ｔ２で検出したものとする。するとクロック生成出力制御部３１は、図２に示すように無効予告状態ＳＴ２に遷移する。この状態では、図６のタイミングチャートの場合と異なってＩＯプロセッサ１２が停止中の状態にあることから、クロック生成出力制御部３１及びバスクロック制御信号出力制御部１４１によって以下に述べる動作が実行される。
【００６５】
まず、クロック生成出力制御部３１は無効予告状態ＳＴ２に遷移すると、無効予告（バスクロック無効予告）のために、当該制御部３１の出力値を論理“０”から論理“１”に切り替える。するとバスクロック制御信号ライン２１上のバスクロック制御信号の値（ワイヤードオアの結果の値）は論理“０”から論理“１に切り替えられる。
【００６６】
バスクロック制御信号出力制御部１４１は、バスクロック制御信号ライン２１上のバスクロック制御信号の値（ワイヤードオアの結果の値）を入力することにより、クロック生成出力制御部３１により無効予告が通知されたことを検出する。このとき、バスクロック制御信号出力制御部１４１は有効要求なし状態ＳＴ１１における第２の状態にある。また、ＩＯプロセッサ１２は停止中（停止状態信号１２０が論理“１”）で、起動要求信号１４０は起動要求なしを示す論理“０”である。
【００６７】
バスクロック制御信号出力制御部１４１は、このような状態において無効予告を検出した場合、ＩＯプロセッサ１２が停止中であり、起動要求信号１４０は起動要求なしを示していることから、省電力化のために第２の有効要求なし状態ＳＴ１３に遷移する。第２の有効要求なし状態ＳＴ１３においてバスクロック制御信号出力制御部１４１は、当該制御部１４１の出力の値（バスクロック制御信号の出力値）を有効要求なしを示す値（論理“１”）に維持する。そしてバスクロック制御信号出力制御部１４１は、第２の有効要求なし状態ＳＴ１３に遷移してから一定時間が経過すると第１の有効要求なし状態ＳＴ１１に戻る。
【００６８】
一方、クロック生成出力制御部３１は無効予告時点ｔ２から一定時間を経過しても、バスクロック制御信号ライン２１から入力されるバスクロック制御信号の値（ワイヤードオアの結果の値）が論理“１”の場合、バスクロック制御信号出力制御部１４１からの有効要求がないものと判定する。つまりバスクロック制御信号出力制御部１４１は、無効予告時点ｔ２から一定時間、有効要求なしのみを入力している場合、バスクロック制御信号出力制御部１４１からの有効要求がないものと判定する。この場合、クロック生成出力制御部３１は省電力化のために無効出力状態ＳＴ３に遷移する。ここでは、時刻ｔ３で無効出力状態ＳＴ３に遷移したものとする。
【００６９】
無効出力状態ＳＴ３においてクロック生成出力制御部３１は、当該制御部３１の出力値を論理“１”に維持したままで、即ちバスクロック制御信号ライン２１上のバスクロック制御信号（ワイヤードオアの結果の値）を論理“１”に維持したままで、バスクロックＢＣＬＫを出力する動作を停止する。これにより図１のコンピュータシステムの省電力化が図られる。このときバスクロック制御信号ライン２１上のバスクロック信号は、クロック生成出力制御部３１によるバスクロックＢＣＬＫの出力動作が無効であることを示す。
【００７０】
ＩＯ処理装置１０のプロセッサクロック制御部１３は、クロック生成出力制御部３１によるバスクロックＢＣＬＫの出力動作が無効になる（停止される）と動作を停止する。これによりプロセッサクロック１３０の生成が停止される。バスクロック制御信号出力制御部１４１は、当該制御部１４１の出力の値を有効要求なしの状態に維持する。
【００７１】
図８は、起動要求信号１４０が起動要求ありを示す状態において、バス２０が一定時間を超えて使用されていない状態がホストシステム３０のクロック生成出力制御部３１によって検出された場合を始めとする動作を説明するためのタイミングチャートである。
【００７２】
今、クロック生成出力制御部３１が図２中の無効出力状態ＳＴ３にあり、バスクロック制御信号出力制御部１４１が図４中の第１の有効要求なし状態ＳＴ１１における第３の状態にあるものとする。無効出力状態ＳＴ３では、前記したようにクロック生成出力制御部３１によるバスクロックＢＣＬＫの出力動作は無効となっている。またＩＯプロセッサ１２は停止しており、停止状態信号１２０は論理“１”であるものとする。
【００７３】
このような状態において、ホストシステム３０内でバス２０を使用する要求（バス使用開始要求）が発生したものとする。クロック生成出力制御部３１は、無効出力状態ＳＴ３においてホストシステム３０内でのバス使用開始要求を検出すると、有効出力状態ＳＴ１に遷移する。すると、クロック生成出力制御部３１はバス２０を使用可能状態とするために、バスクロックＢＣＬＫの出力動作を行う。またクロック生成出力制御部３１は、バスクロックＢＣＬＫの出力動作が有効であることを示すために、当該制御部の出力値を論理“０”に設定する。これによりバスクロック制御信号ライン２１上のバスクロック制御信号の論理値（ワイヤードオアの結果の値）は論理“０”となる。この状態において、ホストシステム３０はバス２０を使用することができる。一方、バスクロック制御信号出力制御部１４１は、第１の有効要求なし状態ＳＴ１１における第３の状態から当該状態ＳＴ１１における第２の状態に切り替わる。
【００７４】
そこでホストシステム３０が、バス２０を介してＩＯ処理装置１０のクロック／プロセッサ制御部１４が有する制御レジスタ１４３にアクセスして、当該レジスタ１４３に起動要求ありを示す論理“１”（第２の値）の１ビット起動要求制御情報を設定したものとする。すると、制御レジスタ１４３から起動要求ありを示す論理“１”の起動要求信号１４０が出力される。なお、制御レジスタ１４３の設定値をデコードするデコーダを設け、当該データにより起動要求ありまたは起動要求なしを示す起動要求信号１４０が出力されるようにしても良い。この場合、制御レジスタ１４３及びデコーダにより起動要求信号出力手段が構成される。
【００７５】
さて、ホストシステム３０による制御レジスタ１４３へのアクセスでバス２０が使用された後、一定時間を経過しても当該バス２０が使用されなかったものとする。この結果、クロック生成出力制御部３１が、有効出力状態ＳＴ１においてバス２０が一定時間を超えて使用されていない状態を、図８に示す時刻ｔ４で検出したものとする。するとクロック生成出力制御部３１は、無効予告状態ＳＴ２に遷移する。
【００７６】
クロック生成出力制御部３１は無効予告状態ＳＴ２に遷移すると、無効予告（バスクロック無効予告）のために、当該制御部３１の出力値を論理“０”から論理“１”に切り替える。するとバスクロック制御信号ライン２１上のバスクロック制御信号の値（ワイヤードオアの結果の値）は論理“０”から論理“１に切り替えられる。
【００７７】
バスクロック制御信号出力制御部１４１は、バスクロック制御信号ライン２１上のバスクロック制御信号の値（ワイヤードオアの結果の値）を入力することにより、クロック生成出力制御部３１により無効予告が通知されたことを検出する。このとき、バスクロック制御信号出力制御部１４１は有効要求なし状態ＳＴ１１における第２の状態にある。また、設定レジスタ１４２には、対応有効を示す対応設定情報が設定され、起動要求信号１４０は起動要求ありを示す。
【００７８】
設定レジスタ１４２に設定された対応設定情報によって「対応有効」が指定されているバスクロック制御信号出力制御部１４１は、有効要求なし状態ＳＴ１１で且つ起動要求信号１４０が起動要求ありを示す状態で無効予告を検出すると、有効要求あり状態ＳＴ１２に遷移する。するとバスクロック制御信号出力制御部１４１は、当該制御部１４１の出力の値をバスクロック有効要求ありを示す値（論理“０”）に設定する。これにより、バスクロック制御信号ライン２１上のバスクロック制御信号の値（ワイヤードオアの結果の値）は有効要求ありを示す論理“０”となる。
【００７９】
クロック生成出力制御部３１は、無効予告の通知時点から一定時間内に有効要求ありを示す論理“０”のバスクロック制御信号を入力すると、有効出力状態ＳＴ１に戻る。するとクロック生成出力制御部３１は、バスクロックＢＣＬＫの出力動作を継続した状態で、当該制御部３１の出力の値を再びバスクロック有効を示す値（論理“０”）に設定する。
【００８０】
一方、バスクロック制御信号出力制御部１４１は、有効要求あり状態ＳＴ１２に遷移してから一定時間が経過すると有効要求なし状態ＳＴ１１に戻る。するとバスクロック制御信号出力制御部１４１は、当該制御部１４１の出力の値を再び有効要求なしを示す値（論理“１”）に設定する。
【００８１】
さて、有効出力状態ＳＴ１において、ホストシステム３０が制御レジスタ１４３にアクセスして、当該レジスタ１４３に起動要求なしを示す論理“０”の１ビット起動要求制御情報を設定したものとする。すると、制御レジスタ１４３から起動要求なしを示す論理“０”の起動要求信号１４０が出力される。その後、バス２０が一定時間を超えて使用されない場合、クロック生成出力制御部３１は無効予告状態ＳＴ２に遷移する。するとクロック生成出力制御部３１はバスクロック制御信号出力制御部１４１に無効予告を通知する。このときＩＯプロセッサ１２は動作中であるものとする。バスクロック制御信号出力制御部１４１は、クロック生成出力制御部３１によって無効予告が通知されると、起動要求信号１４０が起動要求なしを示し、ＩＯプロセッサ１２がが動作中であることから、有効要求あり状態ＳＴ１２に遷移する。
【００８２】
上記実施形態では、１つのＩＯ処理装置１０がホストシステム３０とバス２０により接続されている。しかし、ＩＯ処理装置１０と同様の構成を有する複数のＩＯ処理装置がホストシステム３０とバス２０により接続されていても構わない。
【００８３】
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【図面の簡単な説明】
【００８４】
【図１】本発明の一実施形態に係るＩＯ処理装置を含むコンピュータシステムの構成を示すブロック図。
【図２】図１中のクロック生成出力制御部３１の機能の詳細を説明するための状態遷移図。
【図３】クロック生成出力制御部３１の出力値、バスクロック制御信号出力制御部１４１の出力値及びバスクロック制御信号ライン２１上のバスクロック制御信号の論理値と、バスクロックＢＣＬＫの状態（バスクロック出力状態）及びクロック生成出力制御部３１の状態との対応関係を示す図。
【図４】図１中のバスクロック制御信号出力制御部１４１の機能の詳細を説明するための状態遷移図。
【図５】バスクロック制御信号出力制御部１４１がクロック生成出力制御部３１からの無効予告を入力した場合の、設定レジスタ１４２の設定値、制御レジスタ１４３の設定値及び停止状態信号１２０の入力値と、当該バスクロック制御信号出力制御部１４１の状態（バスクロック制御信号の出力値）との対応関係を示す図。
【図６】バスクロックＢＣＬＫの出力動作が有効で、且つＩＯ処理装置１０のＩＯプロセッサ１２が動作中の状態で、バス２０が一定時間を超えて使用されていない状態が検出された場合の動作を説明するためのタイミングチャート
【図７】バスクロックＢＣＬＫの出力動作が有効で、且つＩＯ処理装置１０のＩＯプロセッサ１２が停止中の状態で、バス２０が一定時間を超えて使用されていない状態が検出された場合の動作を説明するためのタイミングチャート。
【図８】起動要求信号１４０が起動要求ありを示す状態において、バス２０が一定時間を超えて使用されていない状態が検出された場合を始めとする動作を説明するためのタイミングチャート。
【符号の説明】
【００８５】
１０…ＩＯ処理装置、１１…ＩＯ制御部、１２…ＩＯプロセッサ、１３…プロセッサクロック制御部１、１４…クロック／プロセッサ制御部、２０…バス、２１…バスクロック制御信号ライン、３０…ホストシステム、３１…クロック生成出力制御部、４０…ＩＯデバイス、１２０…停止状態信号、１４０…起動要求信号、１４１…バスクロック制御信号出力制御部（バスクロック制御要求手段）、１４２…設定レジスタ、１４３…制御レジスタ。
【図１】
0004761950.tif 000002
【図２】
0004761950.tif 000003
【図３】
0004761950.tif 000004
【図４】
0004761950.tif 000005
【図５】
0004761950.tif 000006
【図６】
0004761950.tif 000007
【図７】
0004761950.tif 000008
【図８】
0004761950.tif 000009