(57)【特許請求の範囲】
【請求項１】
可変長パケットの転送先判定を含むパケット処理を実施するパケット処理モジュールの複数個を並列に配置するパケット処理装置において、
入力されるパケット流の転送過程で前記各可変長パケットから前記パケット処理を実施するために必要とされるパケット情報を抽出するパケット情報抽出手段と、
前記パケット情報抽出手段にて抽出された前記パケット情報にオーバーヘッドを付加して固定長セルを生成する固定長セル化手段と、
前記固定長セル化手段にて生成された固定長セルを並列に配置される前記パケット処理モジュールの複数個に順番にそれぞれの入力速度に調整して分配する分配手段と、
前記パケット情報抽出手段から入力されるパケット流に、前記固定長セル化手段から前記パケット処理モジュールまでの処理時間を考慮した遅延処理を施す固定遅延手段と、
前記パケット処理モジュールの複数個にて判定された転送先の情報を前記固定遅延手段から入力する対応するパケットに挿入するパケット情報挿入手段と、
を備え、
各パケット処理モジュールは、パケット処理の結果である前記転送先の情報を前記固定長セルに含まれるオーバーヘッドに設定し、前記転送先の情報がオーバーヘッドに設定された固定長セルを前記パケット情報挿入手段に出力する、
ことを特徴とするパケット処理装置。
【請求項２】
可変長パケットの転送先判定を含むパケット処理を実施するパケット処理モジュールの複数個を並列に配置するパケット処理装置において、
入力されるパケット流の転送過程で前記各可変長パケットから前記パケット処理を実施するために必要とされるパケット情報を抽出するとともに、パケット廃棄指示を受けて対応するパケットを転送せずに廃棄するパケット情報抽出手段と、
前記パケット情報抽出手段にて抽出された前記パケット情報にオーバーヘッドを付加して固定長セルを生成する固定長セル化手段と、
前記固定長セル化手段にて生成された固定長セルを並列に配置される前記パケット処理モジュールの複数個と１対１の関係で配置されるバッファに順番に分配し、前記バッファから対応する前記パケット処理モジュールにそれぞれの入力速度に調整して出力するとともに、当該パケット処理モジュールでの前記固定長セルの処理で生ずる一時的輻輳に対する待ち合わせ制御を行い、バッファ溢れが生じたとき前記パケット廃棄指示を発行する分配手段と、
前記パケット情報抽出手段から入力される各パケットを読み出しがあるまで入力順に保持する可変遅延手段と、
前記パケット処理モジュールの複数個から判定された転送先の情報の入力を受けて前記可変遅延手段から対応するパケットを読み出して前記転送先の情報を挿入するパケット情報挿入手段と、
を備え、
各パケット処理モジュールは、パケット処理の結果である前記転送先の情報を前記固定長セルに含まれるオーバーヘッドに設定し、前記転送先の情報がオーバーヘッドに設定された固定長セルを前記パケット情報挿入手段に出力する、
ことを特徴とするパケット処理装置。
【請求項３】
前記分配手段は、前記固定長セルに含まれる前記パケット情報における所定の表示から優先度を判定する手段と、前記各バッファに定めた閾値と蓄積量との関係を監視する手段とを備え、蓄積量が閾値を超えるときは低優先度のパケットを選択して前記パケット廃棄指示を発行することを特徴とする請求項２に記載のパケット処理装置。
【請求項４】
並列に配置される前記パケット処理モジュールの複数個は、それぞれ、処理する固定長セルから当該パケットの優先度を判定し、それを当該固定長セルと関連付けて出力する手段を備え、
前記分配手段は、前記パケット処理モジュールの複数個が出力する優先度と固定長セルとを関連付けて記憶する記憶手段と、前記各バッファに定めた閾値と蓄積量との関係を監視する手段とを備え、蓄積量が閾値を超えるときは前記固定長セル化手段にて生成された固定長セルに基づき前記記憶手段を検索し、低優先度のパケットを選択して前記パケット廃棄指示を発行することを特徴とする請求項２に記載のパケット処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パケットの宛先、発信元等の情報を解析するパケット処理装置に関するものである。
【背景技術】
【０００２】
ＩＰ等のパケットを処理するルータ装置等では、パケット処理装置の主構成要素であるパケット処理モジュールを装備し、そのパケット処理モジュールが解析したパケットの宛先、発信元等の情報に従ってパケットの転送処理を行っている。
【０００３】
近年、データの高速化に伴い、ルータ装置等では、転送速度が上昇する傾向にあるが、パケット処理モジュールでの処理速度に限界があることから、高速入力されるパケットを処理する手法として、高速なパケット流をディストリビュータにて複数の低速パケット流に分散し、それを並列配置した複数のパケット処理モジュールにて並列処理する方法を採用することになる。その際、ＩＰ等のパケットが可変長であること等に起因し、並列に配置されたパケット処理モジュールでの処理時間にばらつきが発生するので、従来では、並列処理後にパケットの順序補正を行うようにしている（例えば、特許文献１）。
【０００４】
すなわち、特許文献１では、パケットの順序補正を実現する方法として、ディストリビュータにてパケット流を分散する際に一連番号を付与し、並列処理後に、順序補正手段にてディストリビュータが付与した一連番号に従って並べ替えて出力する方法が提案されている。
【０００５】
【特許文献１】特開２００４−１５８９０３号公報（パケット処理装置）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以上のように、従来のパケット処理装置では、並列にパケット処理を行う場合に、ＩＰ等のパケットが可変長であること等に起因して並列に配置した各パケット処理モジュールでの処理時間が固定時間でないために、並列処理後のパケット順序補正が必要となり、一連番号付与手段や順序補正手段等の特別な回路が必要であった。
【０００７】
この発明は、上記に鑑みてなされたものであり、並列に配置した各パケット処理モジュールでの処理時間を固定時間化する手段を設けることで、一連番号付与手段や順序補正手段等の特別な手段を設けることなく並列パケット処理を実現するパケット処理装置を得ることを目的とする。
【０００８】
また、この発明は、一連番号付与手段や順序補正手段等の特別な手段を設けることなく並列パケット処理を実現するともに、並列に配置するパケット処理モジュール数の低減を可能にするパケット処理装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
上述した目的を達成するために、この発明は、可変長パケットの転送先判定を含むパケット処理を実施するパケット処理モジュールの複数個を並列に配置するパケット処理装置において、入力されるパケット流の転送過程で前記各可変長パケットから前記パケット処理を実施するために必要とされるパケット情報を抽出するパケット情報抽出手段と、前記パケット情報抽出手段にて抽出された前記パケット情報にオーバーヘッドを付加して固定長セルを生成する固定長セル化手段と、前記固定長セル化手段にて生成された固定長セルを並列に配置される前記パケット処理モジュールの複数個に順番にそれぞれの入力速度に調整して分配する分配手段と、前記パケット情報抽出手段から入力されるパケット流に、前記固定長セル化手段から前記パケット処理モジュールまでの処理時間を考慮した遅延処理を施す固定遅延手段と、前記パケット処理モジュールの複数個にて判定された転送先の情報を前記固定遅延手段から入力する対応するパケットに挿入するパケット情報挿入手段と、を備え、各パケット処理モジュールは、パケット処理の結果である前記転送先の情報を前記固定長セルに含まれるオーバーヘッドに設定し、前記転送先の情報がオーバーヘッドに設定された固定長セルを前記パケット情報挿入手段に出力する、ことを特徴とする。
【００１０】
この発明によれば、入力される可変長パケットから転送先判定等のパケット処理に必要なヘッダ等の情報のみを固定長セル化し、それを並列に配置したパケット処理モジュールの複数個に分配するので、各パケット処理モジュールでの処理時間を固定時間化することができる。つまり、並列処理後のパケット順序補正が不要となる。
【発明の効果】
【００１１】
この発明によれば、一連番号付与手段や順序補正手段等の特別な手段を設けることなく並列パケット処理を実現するパケット処理装置が得られるという効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下に図面を参照して、この発明にかかるパケット処理装置の好適な実施の形態を詳細に説明する。
【００１３】
実施の形態１．
図１は、この発明の実施の形態１によるパケット処理装置の構成を示すブロック図である。図１に示すように、実施の形態１によるパケット処理装置１は、パケット情報抽出部２と、パケット遅延回路３ａと、パケット情報挿入部４ａと、固定長セル化部５と、分配手段であるディストリビュータ６と、並列に配置されたパケット処理モジュール７−１〜７−ｘとを備えている。ディストリビュータ６は、分配回路６ａと、パケット処理モジュール７（１〜ｘ）と１対１の関係で配置される速度変換回路６ｂ（１〜ｘ）とを備えている。
【００１４】
パケット情報抽出部２は、外部から入力される可変長の各パケットをパケット遅延回路３ａに送出する過程で、各入力パケットから転送先判定等のパケット処理を実施するのに必要なヘッダ等の情報（以降「パケット情報」と記す）を抽出し、それを固定長セル化部５に出力する。
【００１５】
パケット遅延回路３ａは、例えばメモリを備え、パケット情報抽出部２から送られてくる各パケットに、固定長セル化部５、ディストリビュータ６及びパケット処理モジュール７（７−１〜７−ｘ）での合計処理時間（固定遅延時間）だけの遅延処理を施し、順にパケット情報挿入部４ａに出力する。
【００１６】
パケット情報挿入部４ａは、パケット遅延回路３ａにて遅延処理が施された各パケットにパケット処理モジュール７（１〜ｘ）にて処理された当該パケットの転送先等の情報を挿入して各出力パケットを生成し、外部に送出する。
【００１７】
さて、固定長セル化部５は、パケット情報抽出部２から入力する各パケット情報にオーバーヘッドを付加して固定長のセルに変成し、それをディストリビュータ６に与える。
【００１８】
ディストリビュータ６では、まず、分配回路６ａにて、固定長セル化部５が生成した固定長セルを速度変換回路６ｂ（１〜ｘ）に順番に分配する。速度変換回路６ｂ（１〜ｘ）では、入力する固定長セルを対応するパケット処理モジュール７（１〜ｘ）の入力速度に変換して出力する。
【００１９】
パケット処理モジュール７−１〜７−ｘは、それぞれ、いわゆる連想メモリ（ＣＡＭ）を備え、固定長セルに含まれるパケット情報からパケットの転送先判定等を行い、その転送先等の判定結果を固定長セルに含まれるオーバーヘッドに設定してパケット情報挿入部４に与える。
【００２０】
次に、図１を参照しつつ図２に沿って、以上のように構成されるパケット処理装置１の動作について説明する。なお、図２は、図１に示すパケット処理装置の動作を説明するタイムチャートである。ここでは、理解を容易にするため、パケット処理モジュール７−１〜７−ｘのうち、パケット処理モジュール７−１，７−２の２つを取り上げて説明する。
【００２１】
パケット情報抽出部２への入力パケットは、図２（１）に示すように、例えばパケット（イ）とパケット（ロ）の２つであり、それぞれ長さが異なる。パケット（イ）のパケット情報はＰｈ１であり、パケット（ロ）のパケット情報はＰｈ２であるとしている。
【００２２】
パケット情報抽出部２は、パケット（イ）のパケット情報Ｐｈ１と、パケット（ロ）のパケット情報Ｐｈ２とをそれぞれ抽出し、固定長セル化部５に与える（図２（２））。
【００２３】
固定長セル化部５は、パケット情報Ｐｈ１にオーバーヘッドａ１を付加して固定長セル化し、パケット情報Ｐｈ２にオーバーヘッドａ２を付加して固定長セル化する（図２（３））。これらは、速度変換回路６ｂ１，６ｂ２にて速度変換処理を受ける。
【００２４】
したがって、パケット処理モジュール７−１には、長さが変更されたパケット情報Ｐｈ１及びオーバーヘッドｂ１からなる固定長セルが入力され（図２（４））、パケット処理モジュール７−２には、長さが変更されたパケット情報Ｐｈ２及びオーバーヘッドｂ２からなる固定長セルが入力される（図２（５））。
【００２５】
パケット処理モジュール７−１，７−２では、固定長セルにおけるパケット情報Ｐｈ１，Ｐｈ２を元に転送先判定等のパケット処理を固定時間内で実施し、符号を違えたオーバーヘッドｃ１，ｃ２に処理結果である転送先情報等を設定してパケット情報挿入部４ａに出力する（図２（６）（７））。
【００２６】
パケット遅延回路３ａでは、パケット処理モジュール７−１，７−２が処理結果を出力するタイミングに合わせて、入力パケット（イ）（ロ）がパケット情報挿入部４ａに到達するように遅延処理を施すので、パケット情報挿入部４ａでは、入力パケット（イ）内のパケット情報Ｐｈ１に転送先情報等を挿入したオーバーヘッドｄ１を付加して入力パケット（イ）に対する出力パケット（ハ）を生成し、引き続いて入力パケット（ロ）内のパケット情報Ｐｈ２に転送先情報等を挿入したオーバーヘッドｄ２を付加して入力パケット（ロ）に対する出力パケット（ニ）を生成し、それぞれを連続して出力することができる（図２（８））。なお、パケット情報挿入部４ａでは、オーバーヘッドｄ１，ｄ２を付加する場合には、速度調整等も実施する。
【００２７】
以上のように、実施の形態１によれば、可変長のパケットに対して、パケット処理で必要となるヘッダ情報等のみを固定長セル化し、それを並列に配置したパケット処理モジュールに分配してパケット処理時間を固定時間化し、パケットの入力順固定遅延後にパケット処理結果が出力されるようにしたので、特別なパケット順序補正回路を用意することなく、パケットの並列処理が可能となる。
【００２８】
ここで、入力パケット速度をＺ、パケット処理モジュールの処理速度をＹ、パケット処理モジュール並列配置数をＸ、固定長セル化するセルサイズを６４バイトとした場合、Ｚ＝Ｙ×Ｘとなるようにすれば、最短パケット（６４バイト）のみが連続して入力された場合でも、ディストリビュータでは、特別なバッファを用意することなく、固定長セルを順番に分配しパケット処理モジュールの入力速度に速度変換を実施するのみで、パケット処理モジュールの処理速度Ｙに対するＸ倍のパケット処理（ワイヤレート処理）が可能となるので、簡易に装置全体としてのパケット処理能力を向上することができる。
【００２９】
実施の形態２．
図３は、この発明の実施の形態２によるパケット処理装置の構成を示すブロック図である。なお、図３では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、実施の形態２に関わる部分を中心に説明する。
【００３０】
実施の形態１では、ワイヤーレート処理を実現するために、Ｚ＝Ｙ×Ｘとなるようにパケット処理モジュールの所定数を並列配置する場合を示したが、この実施の形態２では、Ｚ＞Ｙ×Ｘとなるようにパケット処理モジュールの所定数を並列配置する場合の構成例を示す。この場合には、パケット処理モジュールの並列配置数は、実施の形態１よりも少なくすることができる。
【００３１】
図３に示すように、実施の形態２によるパケット処理装置１０では、図１（実施の形態１）に示した構成において、符号を代えたパケット情報抽出部１１、パケット遅延回路３ｂ、パケット情報挿入部４ｂ及びディストリビュータ１２が設けられている。
【００３２】
ディストリビュータ１２では、分配回路６ａと速度変換回路６ｂ（１〜ｘ）との間に、バッファ１２ａ（１〜ｘ）が設けられ、バッファ１２ａ（１〜ｘ）にセルの廃棄が発生した場合にパケット情報抽出部１１に対してパケット廃棄指示信号１３を出力するようになっている。パケット情報抽出部１１は、パケット情報抽出部２の機能に加えて、パケット廃棄指示信号１３を受けて、入力パケットのうち指定されたパケットの廃棄処理を行うようになっている。
【００３３】
パケット遅延回路３ｂは、固定遅延型ではなく、遅延時間を可変操作できるＦＩＦＯ型の遅延回路である。パケット情報挿入部４ｂは、パケット処理モジュール７（１〜ｘ）から処理結果が入力すると、それに応答してパケット遅延回路３ｂのＦＩＦＯからパケットを読み出して出力パケットを生成する。
【００３４】
パケット処理モジュールの並列配置数を削減する場合、削減する数は、平均パケット長等を考慮して算出する。例えば、平均パケット長を１２８バイトとすると、並列配置されたパケット処理モジュールでは、平均すると、入力パケットの１２８バイト内の時間で、固定長セル（今の例では６４バイト）を１つ処理すればよいので、並列配置数を実施の形態１の最大半分程度まで削減することが可能である。
【００３５】
但し、一時的に平均パケット長以下のパケットが連続する場合には、パケット処理モジュールで輻輳することが考えられる。そのため、図３に示すように、ディストリビュータ１２に、パケット処理モジュール７（１〜ｘ）と１対１の関係でバッファ１２ａ（１〜ｘ）を用意し、パケット処理モジュール７（１〜ｘ）で固定長セル処理が輻輳した場合、このバッファにて待ち合わせを行い、バッファ溢れを生じた場合にはパケットの廃棄処理を行って対応するようにしている。
【００３６】
次に、以上のように構成される実施の形態２によるパケット処理装置１０の動作について説明する。
【００３７】
パケット情報抽出部１１は、外部から入力される各パケットをパケット遅延回路３ｂのＦＩＦＯに書き込む過程で、各入力パケットから転送先判定等のパケット処理を実施するのに必要なパケット情報を抽出し、それを固定長セル化部５に出力する。なお、パケット情報抽出部１１は、入力されたパケットに対応する固定長セルのバッファ１２ａ（１〜ｘ）への書き込みが可能であることを判断した後、つまり、ディストリビュータ１２から廃棄指示信号１３の入力が無い場合に、その入力パケットをパケット遅延回路３ｂのＦＩＦＯ型に書き込むようにしている。
【００３８】
固定長セル化部５は、パケット情報抽出部１１から入力する各パケット情報にオーバーヘッドを付加して固定長のセル（今の例では６４バイト）に変成し、ディストリビュータ１２に与える。
【００３９】
ディストリビュータ１２では、分配回路６ａが、固定長セル化部５が生成した固定長セルをパケット処理モジュール７（１〜ｘ）と１対１の関係で配置されるバッファ１２ａ（１〜ｘ）に順に分配する。バッファ１２ａ（１〜ｘ）に分配された固定長セルは、対応する速度変換回路６ｂ（１〜ｘ）を介してパケット処理モジュール７（１〜ｘ）に転送される。
【００４０】
ここで、並列配置されたパケット処理モジュール７（１〜ｘ）のトータルの固定長セル処理速度よりも、ディストリビュータ１２に入力される固定長セル速度が大きい場合は、バッファ１２ａ（１〜ｘ）にて待ち合わせが実施され、パケット処理モジュール７（１〜ｘ）での輻輳に対応する。
【００４１】
しかし、バッファ１２ａ（１〜ｘ）は有限サイズであるので、バッファ１２ａ（１〜ｘ）にてバッファ溢れが発生する場合がある。その場合には、溢れた固定長セルは廃棄するとともに、対応するパケットを廃棄するため、パケット情報抽出部１１に対してパケット廃棄指示信号１３を発行する。パケット情報抽出部１１では、パケット廃棄指示信号１３で指定されたパケットをパケット遅延回路３ｂに送出せずに廃棄する。
【００４２】
パケット情報挿入部４は、パケット処理モジュール７（１〜ｘ）からの処理結果出力をトリガとして、パケット遅延回路３ｂのＦＩＦＯからパケットを読み出し、それにパケット処理モジュール７（１〜ｘ）からの処理結果を挿入する。その際に、パケットに対してオーバーヘッドを付与する場合は、速度調整等も実施する。
【００４３】
以上のように、実施の形態２によれば、ディストリビュータにパケット処理モジュール対応にバッファを用意し、パケット処理モジュールでの固定長セル処理の一時的輻輳を待ち合わせるようにし、バッファ溢れが生じた場合は対応するパケットの廃棄を行うようにしたので、実施の形態１に比べてパケット処理モジュールの並列配置数を削減できる。
【００４４】
実施の形態３．
図４は、この発明の実施の形態３によるパケット処理装置の構成を示すブロック図である。なお、図４では、図３（実施の形態２）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、実施の形態３に関わる部分を中心に説明する。
【００４５】
実施の形態２では、固定長セル処理が輻輳した場合に、ディストリビュータ内のバッファにて待ち合わせを行い、そのバッファも溢れた場合は、溢れた固定長セルを廃棄するとともに、対応するパケットを廃棄する方法を説明した。この方法では、廃棄されるパケットは、パケットの優先度等に関わらず廃棄されることになる。そこで、この実施の形態３では、パケット廃棄が起きた場合に取捨選択して廃棄できるようにし、高優先パケットの廃棄数を削減する構成例を示す。
【００４６】
すなわち、図４に示す実施の形態３によるパケット処理装置２０は、図３（実施の形態２）に示した構成において、ディストリビュータ１２に代えてディストリビュータ２１が設けられている。ディストリビュータ２１では、優先度判定回路２１ａが追加され、符号を代えたバッファ２１ｂ（１〜ｘ）には閾値２２が設けられている。
【００４７】
優先度判定回路２１ａは、パケットの優先度を固定長セル内のパケット情報（サービスタイプフィールド等）から判断する。パケットの廃棄処理では、優先度判定回路２１ａにて判断された優先度を参照して廃棄対象パケットを決定する。
【００４８】
次に、以上のように構成される実施の形態３によるパケット処理装置２０で実施されるパケットの廃棄処理について説明する。
【００４９】
実施の形態２にて説明したように、並列配置されたパケット処理モジュール７（１〜ｘ）のトータルの固定長セル処理速度よりも、ディストリビュータ２１に入力される固定長セル速度が大きい場合は、バッファ２１ｂ（１〜ｘ）にて待ち合わせが実施され、パケット処理モジュール７（１〜ｘ）の輻輳に対応する。
【００５０】
この実施の形態３では、ディストリビュータ２１は、バッファ２１ｂ（１〜ｘ）にて待ち合わせを実施する際に、バッファ２１ｂ（１〜ｘ）の蓄積量が、閾値２２を超えた場合は、優先度判定回路２１ａにて低優先と判断された固定長セルはバッファ２１ｂ（１〜ｘ）への分配を行わずに廃棄する。
【００５１】
そして、ディストリビュータ２１は、対応する入力パケットを廃棄するため、パケット情報抽出部１１に対しパケット廃棄指示信号１３を発行する。パケット情報抽出部１１では、パケット廃棄指示信号１３にて指定された入力パケットを、ハケット遅延回路３ｂのＦＩＦＯに書き込まず廃棄する。
【００５２】
このとき、低優先の廃棄を実施してもさらに、バッファ２１ｂ（１〜ｘ）にてバッファ溢れが発生する場合は、溢れた固定長セルは廃棄するとともに、対応するパケットを廃棄するため、パケット情報抽出部１１に対してパケット廃棄指示信号１３を発行し、同様に対応したパケットはハケット遅延回路３ｂのＦＩＦＯに書き込まず廃棄する。
【００５３】
なお、バッファ２１ｂ（１〜ｘ）に設ける閾値は、図４では、１つのみとしているが、閾値を複数用意し、優先度判定回路２１ａにて複数優先度を判定し、優先度毎に廃棄制御を実施してもよい。
【００５４】
以上のように、実施の形態３によれば、ディストリビュータ内のバッファに閾値を用意し、優先度判定回路にてパケットの優先度を判断し、低優先のパケットから優先的に廃棄するようにしたので、高優先パケットの廃棄数を削減することができる。
【００５５】
実施の形態４．
図５は、この発明の実施の形態４によるパケット処理装置の構成を示すブロック図である。なお、図５では、図４（実施の形態３）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、実施の形態４に関わる部分を中心に説明する。
【００５６】
実施の形態３では、パケットヘッダのサービスタイプフィールド等に、明示的に優先度が表示されていることを前提として、優先度判定をディストリビュータ内で実施する場合を説明したが、この実施の形態４では、それらの表示がない場合に、パケット処理モジュールでのパケット処理結果による優先度判定を利用して同様のパケット廃棄処理を実施する構成例を示す。
【００５７】
すなわち、図５に示す実施の形態４によるパケット処理装置３０は、図４（実施の形態３）に示した構成において、ディストリビュータ１２に代えてディストリビュータ３１が設けられ、また、パケット処理モジュール７（１〜ｘ）に代えてパケット処理モジュール３２（１〜ｘ）が設けられている。
【００５８】
ディストリビュータ３１では、ディストリビュータ１２において、圧縮コード挿入回路３１ａと優先度判定テーブル３１ｂとが追加されている。
【００５９】
圧縮コード挿入回路３１ａは、固定長セル化されたセルに格納されているパケット情報をハッシュ等によって圧縮コード化し、それを固定長セルのオーバーヘッド領域に挿入する。
【００６０】
したがって、パケット処理モジュール３２（１〜ｘ）は、圧縮コード化されたパケット情報を元に転送先判定等を行ってパケット情報挿入部４ｂに出力するが、この実施の形態４では、転送先判定等に加えて、パケットの優先度判定も実施し、その判定した優先度を圧縮コードと対応する形で固定長セルのオーバーヘッド領域に格納し、それをディストリビュータ３１に設けた優先度判定テーブル３１ｂに出力する。
【００６１】
優先度判定テーブル３１ｂは、パケット処理モジュール３２（１〜ｘ）から送られてくる圧縮コードと優先度とを対応付けて格納し、圧縮コード挿入回路３１ａから受け取る圧縮コードをキーとして検索を実施し、優先度判定を行うようになっている。
【００６２】
すなわち、ディストリビュータ３１では、バッファ２１ｂ（１〜ｘ）の蓄積量が、閾値２２を超えた場合は、優先度判定テーブル３１ｂでの判定の結果、低優先と判断された固定長セルは、実施の形態３と同様に、バッファ２１ｂ（１〜ｘ）への分配を行わずに廃棄し、パケット情報抽出部１１にも対応する入力パケットをパケット遅延回路３ｂのＦＩＦＯに書き込まずに廃棄させる。
【００６３】
そして、ディストリビュータ３１では、低優先の廃棄を実施してもさらに、バッファ２１ｂ（１〜ｘ）にてバッファ溢れが発生する場合も、実施の形態３と同様に、溢れた固定長セルは廃棄するとともに、対応するパケットをパケット情報抽出部１１に廃棄させる。
【００６４】
なお、バッファ２１ｂ（１〜ｘ）に設ける閾値は、図５では、１つのみとしているが、閾値を複数用意し、優先度判定テーブル３１ｂにて複数優先度を判定し、優先度毎に廃棄制御を実施してもよい。
【００６５】
以上のように、実施の形態４によれば、パケット処理モジュールにて実施したパケットの優先度判定結果をディストリビュータ内の優先度判定テーブルに格納するようにしたので、パケットヘッダのサービスタイプフィールド等に明示的に優先度が表示されていない場合でも、優先度判定が実施可能となり、低優先のパケットから優先的に廃棄することができ、高優先パケットの廃棄数を削減することができる。
【産業上の利用可能性】
【００６６】
以上のように、この発明にかかるパケット処理装置は、可変長パケットの転送先判定等のパケット処理を並列の実施する場合に、一連番号付与手段や順序補正手段等の特別な手段を設けることなく並列パケット処理を実現するのに有用である。
【００６７】
また、この発明にかかるパケット処理装置は、可変長パケットの転送先判定等のパケット処理を並列の実施する場合に、一連番号付与手段や順序補正手段等の特別な設けることなく並列パケット処理を実現するとともに、パケット処理モジュールの並列配置数を削減するのに有用である。
【図面の簡単な説明】
【００６８】
【図１】この発明の実施の形態１によるパケット処理装置の構成を示すブロック図である。
【図２】図１に示すパケット処理装置の動作を説明するタイムチャートである。
【図３】この発明の実施の形態２によるパケット処理装置の構成を示すブロック図である。
【図４】この発明の実施の形態３によるパケット処理装置の構成を示すブロック図である。
【図５】この発明の実施の形態４によるパケット処理装置の構成を示すブロック図である。
【符号の説明】
【００６９】
１，１０，２０，３０  パケット処理装置
２，１１  パケット情報抽出部
３ａ  パケット遅延回路（固定遅延型）
３ｂ  パケット遅延回路（可変遅延型）
４ａ，４ｂ  パケット情報挿入部
５  固定長セル化部
６，１２，２１，３１  ディストリビュータ（分配手段）
６ａ  分配回路
６ｂ１〜６ｂｘ  速度変換回路
７−１〜７−ｘ，３２−１〜３２−ｘ  パケット処理モジュール
１２ａ１〜１２ａｘ  バッファ
１３  パケット廃棄指示信号
２１ａ  優先度判定回路
２１ｂ１〜２１ｂｘ  バッファ
２２  閾値
３１ａ  圧縮コード挿入部
３１ｂ  優先度判定テーブル
【図１】
0004607003.tif 000002
【図２】
0004607003.tif 000003
【図３】
0004607003.tif 000004
【図４】
0004607003.tif 000005
【図５】
0004607003.tif 000006