(57)【特許請求の範囲】
【請求項１】
論理演算を行なう論理ブロックを有する複数の基本セルが行列状に配列され、前記基本セルどうしの間を接続する配線トラックを有しており、前記複数の基本セルの全てまたは一部が、自身以外の基本セルとの接続関係を与えられた接続情報に応じて決定するスイッチブロックを有するプログラマブル論理回路において、
前記配線トラックが、前記行列状に配列された複数の基本セル間を結ぶネットワークとしてスモールワールドネットワークを構成するように配線してなるものである
ことを特徴とするプログラマブル論理回路。
【請求項２】
論理演算を行なう論理ブロックを有する複数の基本セルが行列状に配列され、前記各基本セルの一つ一つが、自身以外の基本セルに対して規則的な接続関係で接続された配線トラックを有しており、自身以外の基本セルとの接続関係を与えられた接続情報に応じて決定するスイッチブロックを備えた基本セルを有するプログラマブル論理回路において、
前記規則的に接続された配線トラックからなるネットワークの一部を、所定の確率でランダムに選択された基本セル同士を直結する配線に置換してなるショートカット配線トラックを備えた
ことを特徴とするプログラマブル論理回路。
【請求項３】
前記スイッチブロックを備えた基本セルの個数をＭ個、前記基本セルの１つ当りに前記規則的な接続関係のために設けられた配線トラックの本数をＮ本、前記所定の確率をｐとすると、前記Ｍ個の基本セルのうちからランダムに２個を選択し、前記選択された２個の基本セルどうしの間の最短マンハッタン経路に沿って前記ショートカット配線トラックを設けることを、ｐ×Ｎ回に亘って行って、前記ショートカット配線トラックを備えたネットワークを構築してなる
ことを特徴とする請求項２記載のプログラマブル論理回路。
【請求項４】
論理演算を行なう論理ブロックを有する複数の基本セルが行列状に配列され、前記基本セルどうしの間を接続する配線トラックを有しており、前記複数の基本セルの全部または一部が、自身以外の基本セルとの接続関係を与えられた接続情報に応じて決定するスイッチブロックを有するプログラマブル論理回路の配線構造において、
前記配線トラックを、前記行列状に配列された複数の基本セル間を結ぶネットワークとしてスモールワールドネットワークを構成するように配線する
ことを特徴とするプログラマブル論理回路の配線構造。
【請求項５】
論理演算を行なう論理ブロックを有する複数の基本セルが行列状に配列され、前記各基本セルの一つ一つが、自身以外の基本セルに対して規則的な接続関係で接続された配線トラックを有しており、自身以外の基本セルとの接続関係を与えられた接続情報に応じて決定するスイッチブロックを備えた基本セルを有するプログラマブル論理回路の配線構造において、
前記規則的に接続された配線トラックからなるネットワークの一部を、所定の確率でランダムに選択された基本セル同士を直結する配線に置換して、ショートカット配線トラックを設ける
ことを特徴とするプログラマブル論理回路の配線構造。
【請求項６】
前記スイッチブロックを備えた基本セルの個数をＭ個、前記基本セルの１つ当りに前記規則的な接続関係のために設けられた配線トラックの本数をＮ本、前記所定の確率をｐとすると、前記Ｍ個の基本セルのうちからランダムに２個を選択し、前記選択された２個の基本セルどうしの間の最短マンハッタン経路に沿って前記ショートカット配線トラックを設けることを、ｐ×Ｎ回に亘って行って、前記ショートカット配線トラックを備えたネットワークを構築する
ことを特徴とする請求項５記載のプログラマブル論理回路の配線構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ユーザがプログラムを変更することによって多様な機能の論理回路素子を実現することができるプログラマブル論理回路およびプログラマブル論理回路の配線構造に関する。
【背景技術】
【０００２】
プログラマブルロジックデバイス（ＰＬＤ）や、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などのプログラマブル論理回路は、ユーザがプログラムによって多様な機能を実現できるため、近年、急速に普及している。プログラマブル論理回路は一般に、接続の変更が可能な複数のスイッチブロックを有する相互接続回線網、及び相互接続回線網を介して接続することが可能な複数の論理ブロックから構成される。
【０００３】
相互接続回路網については、フリーマンによるＦＰＧＡ相互接続回路網の技術が提案されている（特許文献１）。この技術は、要約すると、短い配線セグメントと柔軟性のあるスイッチからなる接続部とを用いてＦＰＧＡ相互接続回路網を構築する、というものである。
【０００４】
また、カーターは、フリーマンの相互接続回路網に加えて、隣接する論理ブロック間の直接接続経路を付加することで、その隣接する論理ブロック間のスイッチブロックを排除するという技術を提案している（特許文献２）。これにより、隣接する論理ブロックの遅延は、幾分かは減少することができる。
【０００５】
また、レオンらは、隣接する４方向の論理ブロック間に直接経路を設け、それらと広域の相互接続回路網を接続するスイッチブロックを用いるという技術を提案している（特許文献３）。
【０００６】
他方、グリーンらは、上記のフリーマンによる提案およびカーターによる提案に加えて、隣り合う基本セル同士の間を結ぶシングルズよりも長い、２つ以上の論理ブロックを跨いで配線を行う、ダブルズ、クワッズ等の長い水平方向の配線セグメントおよび垂直方向の配線セグメントを有する相互接続回路網を提案している（特許文献４）。これにより、長い経路を持つ配線を少ないスイッチブロック数で接続することができ、延いては信号系路上の遅延を減少することができるとしている。これらの提案に基づいたプログラマブル論理回路は、米国ザイリンクス社からＦＰＧＡ  ＸＣ４０００シリーズなどとして製品化されている。
【０００７】
また、レディらは、相互接続回路網を階層化することによって任意の２つの論理ブロック間の信号経路の遅延を減少させるという技術を提案している（特許文献５）。これは、要約すると、論理ブロックのグループ内の相互接続回線網とグループ間の相互接続回路網とを複数段組み合わせることで、グループ間を跨ぐ論理ブロック間に介在するスイッチブロック数を削減するというものである。この提案に基づいたプログラマブル論理回路は、米国アルテラ社のＣＰＬＤ  ＦＬＥＸシリーズなどとして製品化されている。
【特許文献１】米国再発行特許第３４３６３号
【特許文献２】米国特許４６４２４８７号
【特許文献３】米国特許５５３７０５７号
【特許文献４】米国特許５０７７７２９号
【特許文献５】米国特許５８８３５２６号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のような従来から提案されている技術（発明）では、水平方向または垂直方向で、必ずスイッチブロック（接続関係を選択的に切り替えるためのスイッチ）を介して接続されるため、同一配線トラック上には存在していない２つの基本セル間（あるいはスイッチブロック間）の接続は、少なくとも１つのスイッチブロックを介さなければ接続することができない。また、配線種も限られていることから、同じ方向であっても複数の配線種を組み合わせる必要がある。これらに起因して、信号経路におけるスイッチ数が多くなる。
【０００９】
他方、水平方向（行方向）または垂直方向（列方向）の端部まで配線長を延長してなるロングラインを用いるという技術が提案されている。このロングラインは、シングルズ、ダブルズ、クワッズ等の配線トラックとは異なり、同一方向（行方向のみ、または列方向のみ）に限り、スイッチブロックを介さないで接続可能である。ところが、この配線を用いた場合、端部に使用できない配線トラックが生じるという致命的な問題点があった。
【００１０】
上記のように、従来提案されている接続変更可能な相互接続回路網を有するプログラマブル論理回路では、スイッチブロックの数が信号経路における遅延を左右するため、その数を減少させる試みがなされているが、未だ充分な効果を達成できる技術は提案されていなかった。また、従来の規則的な配線構造を持つプログラマブル論理回路は、チップ面積の80乃至90％が配線領区になり、配線使用率が低いという問題があつた。
【００１１】
本発明はかかる問題点に鑑みてなされたもので、その目的は、相互接続回路網の信号経路で使用するスイッチブロック数を削減して、信号伝送や演算の遅延を減少させることができ、また配線使用率を向上してチップ面積の縮小化を達成することのできるプログラマブル論理回路およびプログラマブル論理回路の配線構造を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の第１のプログラマブル論理回路は、論理演算を行なう論理ブロックを有する複数の基本セルが行列状に配列され、前記基本セルどうしの間を接続する配線トラックを有しており、前記複数の基本セルの全部または一部が、自身以外の基本セルとの接続関係を与えられた接続情報に応じて決定するスイッチブロックを有するプログラマブル論理回路において、前記配線トラックが、前記行列状に配列された複数の基本セル間を結ぶネットワークとしてスモールワールドネットワークを構成するように配線してなるものである。
【００１３】
また、本発明の第１のプログラマブル論理回路の配線構造は、論理演算を行なう論理ブロックを有する複数の基本セルが行列状に配列され、前記基本セルどうしの間を接続する配線トラックを有しており、前記複数の基本セルの全部または一部が、自身以外の基本セルとの接続関係を与えられた接続情報に応じて決定するスイッチブロックを有するプログラマブル論理回路の配線構造において、前記配線トラックを、前記行列状に配列された複数の基本セル間を結ぶネットワークとしてスモールワールドネットワークを構成するように配線する、というものである。
【００１４】
すなわち、本発明の第１のプログラマブル論理回路またはその配線構造では、配線トラックが、行列状に配列された複数の基本セル間を結ぶネットワークとしてスモールワールドネットワークを構成するように配線されているので、少ない個数のスイッチブロックを経由するだけで、任意の２つの基本セル間を接続することができる。
【００１５】
本発明の第２のプログラマブル論理回路は、論理演算を行なう論理ブロックを有する複数の基本セルが行列状に配列され、前記各基本セルの一つ一つが、自身以外の基本セルに対して規則的な接続関係で接続された配線トラックを有しており、自身以外の基本セルとの接続関係を与えられた接続情報に応じて決定するスイッチブロックを備えた基本セルを有するプログラマブル論理回路において、前記規則的に接続された配線トラックからなるネットワークの一部を、所定の確率でランダムに選択された基本セル同士を直結する配線に置換してなるショートカット配線トラックを備えている。
【００１６】
また、本発明の第２のプログラマブル論理回路の配線構造は、論理演算を行なう論理ブロックを有する複数の基本セルが行列状に配列され、前記基本セルどうしの間を接続する配線トラックを有しており、自身以外の基本セルとの接続関係を与えられた接続情報に応じて決定するスイッチブロックを備えた基本セルを有するプログラマブル論理回路の配線構造において、前記配線トラックを、前記行列状に配列された複数の基本セル間を結ぶネットワークとしてスモールワールドネットワークを構成するように配線する、というものである。
【００１７】
すなわち、本発明の第２のプログラマブル論理回路またはその配線構造では、規則的に接続された配線トラックからなるネットワークの一部を所定の確率でランダムに選択された基本セル同士を直結する配線に置換してなるショートカット配線トラックを備えているので、そのショートカット配線トラックを経由した接続を行うことにより、少ない個数のスイッチブロックを経由するだけで、任意の２つの基本セル間を接続することができる。
【００１８】
なお、本発明の第２のプログラマブル論理回路またはその配線構造は、さらに詳細には、前記スイッチブロックを備えた基本セルの個数をＭ個、前記基本セルの１つ当りに前記規則的な接続関係のために設けられた配線トラックの本数をＮ本、前記所定の確率をｐとすると、前記Ｍ個の基本セルのうちからランダムに２個を選択し、前記選択された２個の基本セルどうしの間の最短マンハッタン経路に沿って前記ショートカット配線トラックを設けることを、ｐ×Ｎ回に亘って行って、前記ショートカット配線トラックを備えたネットワークを構築するようにすることで、上記のようなスモールワールドネットワークを構成することが可能となる。
【発明の効果】
【００２１】
本発明のプログラマブル論理回路またはプログラマブル論理回路の配線構造によれば、第１に、配線トラックを、行列状に配列された複数の基本セル間を結ぶネットワークとしてスモールワールドネットワークを構成するように配線したことにより、少ない個数のスイッチブロックを経由するだけで、任意の２つの基本セル間を接続することができ、延いては信号伝送や演算の遅延を減少させることができる。また第２に、規則的に接続された配線トラックからなるネットワークの一部を所定の確率でランダムに選択された基本セル同士を直結する配線に置換してなるショートカット配線トラックを備えるようにしたので、そのショートカット配線トラックを経由した接続を行うことにより、少ない個数のスイッチブロックを経由するだけで、任意の２つの基本セル間を接続することができ、延いては信号伝送や演算の遅延を減少させることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２３】
図１は、本発明の一実施の形態に係るプログラマブル論理回路の主要部の構成を模式的に表したものである。また図２は、基本セルの主要部の構成を模式的に表したものである。なお、繁雑化を避けるために、スイッチブロックの接続制御を行うためのコントローラ等の図示および詳述については省略した。
【００２４】
このプログラマブル論理回路は、基本セル１と、配線ネットワークを構成する隣設した基本セル１同士を結ぶ規則的な配線トラック２および不規則的なショートカット配線トラック３とを、その主要部として備えている。
【００２５】
基本セル１は、このプログラマブル論理回路における１つの半導体基板上に行列状（マトリックスアレイ状）に配置される基本セル群１１１〜１７７を構成する個々の論理セルである。この基本セル１は、Ｎビット入力の論理演算を行なう論理ブロック１１と、配線トラック２またはショートカット配線トラック３を選択的に基本セル１内の論理ブロック１１と接続するためのスイッチブロック１２と、論理ブロック１１とスイッチブロック１２との接続を仲介するためのコネクションブロック１３と、スイッチブロック１２の接続制御を行なうコントローラ（図示省略）とを含んでいる。
【００２６】
（論理ブロック）
基本セル１の論理セルとしての最も主要な部分である論理ブロック１１は、入力された信号に基づいて論理処理をするブロックであり、論理回路を実装するＬＵＴ（ルックアップテーブル）やＦＦ（フリップ−フロップ）などからなるものである。この論理ブロック１１の入出力信号端子はコネクションブロック１３に接合されている。
【００２７】
（スイッチブロック）
スイッチブロック１２は、例えば水平方向（行方向）の配線トラック２１１と垂直方向（列方向）の配線トラック２１２とが交差する位置ごとに設けられており、制御信号に対応して水平配線間または垂直配線間あるいは水平配線と垂直配線との組み合わせの接続を切り替えてその接続状態を保持することができるように設定されているものである。
【００２８】
このスイッチブロック１２が論理ブロック１１と配線トラック２やショートカット配線３を介して、どのような接続関係に設定されるかについて、その接続関係の制御についての情報は、図示しないコンフィギュレーションメモリ等に格納されたコンフィギュレーションデータに基づいてプログラムすることが可能である。この接続関係は、図示しないコントローラからスイッチブロック１２に接続情報を供給することで制御される。
【００２９】
（コネクションブロック）
コネクションブロック１３は、一方の接続端子が自身の基本セル１内のスイッチブロック１２と接続され、他方の接続端子が配線トラック２およびショートカット配線トラック３のうち少なくともいずれか一つを介して他の基本セル１（自身の基本セル１の外部の少なくともいずれか１個の基本セル１）のスイッチブロック１２と接続されており、さらに他の端子が自身の基本セル１内の論理ブロック１１とも接続されている。そしてこのコネクションブロック１３を経由して、図２では図示しない外部の基本セル１から伝送されて来た入力信号がこの図２で着目している基本セル１内の論理ブロック１１へと入力され、また逆に、この基本セル１からの出力信号が、外部の基本セル１へと伝送されて行く。従って、このコネクションブロック１３は、言うなれば自身の基本セル１と外部の基本セル１との間での信号のやりとりのコネクションを行うためのものである。
【００３０】
（配線トラック）
配線トラック２およびショートカット配線トラック３は、基本セル１同士の間を接続して所望の回路を形成するための配線である。一般に、規則的な配線トラック２としては、規定の長さの複数種類の配線（シングルズ，ダブルズ，クワッズ，ロングライン）が水平方向（２１１）および垂直方向（２１２）にそれぞれ配設されている。
【００３１】
より詳細には、規則的な配線トラック２としては、図４に一例を示したように、隣接する基本セル１同士の間（例えば図１で基本セル１１１と基本セル１１２との間や基本セル１１１と基本セル１２１との間のように、最も基本的で小さな単位である１スイッチブロック間）を接続する配線（シングルズ２０１）、１つ隔った基本セル１同士の間（例えば基本セル１１１と基本セル１１３との間や基本セル１１１と基本セル１３１との間のような、２スイッチブロック間）を、スイッチブロック１２を介することなく直接に接続する配線（ダブルズ２０２）、３つ隔った基本セル１同士の間（例えば基本セル１１１と基本セル１１５との間や基本セル１１１と基本セル１５１との間のような、４スイッチブロック間）を、スイッチブロック１２を介することなく直接に接続する配線（クワッズ２０３）、長距離に亘って隔たった位置にある基本セル１同士の間を接続する配線（ロングライン２０４）等がある。ロングライン２０４は、水平方向（行方向またはｘ方向とも呼ぶ）または垂直方向（列方向またはｙ方向とも呼ぶ）のいずれかのライン上にある２つの基本セル１同士の間を接続するものである。これらの配線トラック２（２０１，２０２，２０３，２０４）は、従来の一般的なプログラマブル論理回路では、各基本セルごとに等しく規則的に設けられていた。
【００３２】
本実施の形態に係るプログラマブル論理回路では、上記のような規則的な配線トラック２以外に、スモールワールドネットワークを構成するように敢えて規則性を破って配線設定されたショートカット配線トラック３を、全配線ネットワーク中に所定の割合で（後述する確率で）備えている。このショートカット配線トラック３によって、離れた位置にある２つの基本セル１間をｘ方向とｙ方向との両方に亘ってバイパス的に直結して（ｘ方向とｙ方向との交点のスイッチブロック１２を含めてその間の全てのスイッチブロック１２を経由することなく）、スモールワールドネットワークによる接続関係を構成することができる。
【００３３】
（スモールワールドネットワーク）
ここで、スモールワールドネットワークの基本的原理について説明する。図３に模式的に示したように、全てのノード３３０間の結合に規則性がないランダムネットワーク（Ｂ）、全てのノード３３０間が規則的に連結されているレギュラーネットワーク（Ａ）、その中間の、ノード３３０間の接続のみが部分的に規則的な連結になっていない（変則的な）スモールワールドネットワ−ク（Ｃ）の、３種類のネットワークが存在する。レギュラーネットワーク（Ａ）では、完全に規則的な接続構造のため、接続コスト(接続の量や密度)は低いが、例えば遠くのノード３３０同士を結ぼうとすると、その間に多数のリンク(接続)を経由しなければならないので、任意のノード３３０間の平均距離(全てのノード３３０同士の接続の距離の合計をその接続本数で除した平均値)が大きい。また、ランダムネットワーク（Ｂ）では、全てのノード３３０についてレギュラーネットワーク（Ａ）における完全な配線の規則性を破って遠距離のノード３３０同士が直結されているので、任意のノード３３０間の平均距離は小さいが、ランダムに多量のリンクを有する構造であるために、接続コストが高い。しかし、スモールドワールドネットワ−ク（Ｃ）は、上述の２つのタイプのネットワーク（Ａ；レギュラー），（Ｂ；ランダム）とは異なり、レギュラーネットワーク（Ａ）におけるような完全な規則性を破って敢えて部分的に変則的な接続構造としており、従ってまた、ランダムネットワーク（Ｂ）におけるような完全にランダムな接続構造とも異なったものとなっている。これによって、スモールドワールドネットワ−ク（Ｃ）では、遠距離のノード同士が変則的なリンク(接続)によって直結されて、接続コスト(接続に要するリンクを張るコスト)を低減化することができ、かつ任意のノード間の距離を小さくすることができる。さらには、このスモールドワールドネットワ−ク（Ｃ）では、上記のような接続構造を最適化することで、任意の２ノード間の平均距離をランダムネットワークに近似した短いものとすることができる。
【００３４】
すなわち、ここで上記をまとめると、ランダムネットワークを構築しようとすると、リンク（接続）の量(距離や密度)がレギュラーネットワークの場合と比べて増大してしまう。他方、レギュラーネットワークでは、接続の平均距離が大きくなってしまう。しかし、スモールワールドネットワークによれば、少量のショートカットリンクを設けたことで、任意の２ノード間の接続の平均距離をランダムネットワーク並みに減少させることができる。そしてまた、少量のリンクで済むので、レギュラーネットワークと比較して接続コストの増大が無いかまたは少量で済み、ひいては接続コストをランダムネットワークとほぼ同等にまで低減化することができる。このような極めて有効な利点を、スモールワールドネットワークは有している。そこで、このようなスモールワールドネットワークによる利点を、プログラマブル論理回路に利用する。すなわち、上記のような離散数学的モデルによる説明における「ノード」を基本セル１(より詳しくは、その内部のスイッチブロック１２)とし、「リンク（または接続）」を配線トラック２とする。基本原理として、このようなモデルで模式的に説明したようなスモールドワールドネットワ−クに基づいた配線構造とすることより、完全に規則的な配線構造を有する従来のプログラマブル論理回路の場合よりも配線コストを低くすることができ、従ってチップの面積中における配線面積の占有比率を小さくすることができ、かつ任意の２つの基本セル同士の間の平均配線距離をランダムネットワーク的な配線構造のプログラマブル論理回路の場合よりも短くすることができ、従って信号伝送や演算の遅延を減少させることができるという、優れたプログラマブル論理回路が実現されるのである。
【００３５】
（スモールワールドネットワークの数値化）
スモールワールドネットワークは、最短平均経路長Ｌ、クラスター係数Ｃ、ノード数ｎによって数値的に特徴付けることができる。すなわち、スモールワールドネットワークでは、ｎが大きく、Ｌがランダムネットワークに近く、かつＣがランダムネットワークに比べて極めて大きい。従って、多数の基本セル１を有するプログラマブル論理回路においてスモールワールドネットワークに則したショートカット配線トラック３を備えた配線ネットワークを構築することで、最短平均経路長Ｌがランダムネットワークに近くなって、規則的な配線トラック２のみの場合よりも平均配線長を短くすることができ、規則的な配線トラック２のみの場合よりも配線コストパフォーマンスを極めて高いものとすることが可能となるのである。
【００３６】
（平均経路長Ｌ）
本実施の形態に係るプログラマブル論理回路における最短平均経路長Ｌとは、任意の基本セル１間の距離Ｌijの平均である。ここに、Ｌijとは、基本セル１ｉと基本セル１ｊとを最短に繋ぐために必要な配線長である。それらの平均を計算することによって、基本セル１ｉについての最短平均経路長Ｌiを求めることができる。従って、全ての基本セル１に対してＬを求め、それらを平均することによって、ネットワークの最短平均経路長Ｌを算出することができる。
【００３７】
（スモールワールドネットワーク接続方法）
次に、スモールワールドネットワークに則した配線ネットワークを構築する方法について説明する。まず、個々の基本セル１のスイッチブロック１２の全ての配線が規則的な配線トラック２であるレギュラーネットワークについて考える。図５は、全ての配線が規則的な配線トラックである従来の一般的なレギュラーネトワーク論理回路の主要部の構成を表したものである。
【００３８】
基本セル１（１１１〜１７７）は、いわゆるマトリックス状に配置されている。各基本セル１は、内部配線を利用して、隣接する基本セル１との接続を行なうことができる。ここで、「隣接」とは、基本セル１同士が他の基本セル１を介在することなく隣り合って存在している配置関係を言うものとする。
【００３９】
例えば、図５において、基本セル１６２は、基本セル１６１，１６３，１５２，１７２の、合計４つの基本セル１と隣接している。この場合、基本セル１６２は、配線トラック２（２６１，２６３，２５２，２７２）をそれぞれ介して、隣接する基本セル１６１，１６３，１５２，１７２と接続されている。
【００４０】
上記のような規則的な配線トラック２のみを有している配線ネットワークの一部をショートカット配線トラック３に置換することで、スモールワールドネットワークを構築する。ここで、上記のような従来の規則的な配線トラック２を有する配線ネットワークにおいて、各基本セル１のスイッチブロック１２は、自身以外のスイッチブロック１２とＮ本のシングルズ２０１によって接続されているものとする。また、その配線ネットワークが有するスイッチブロック１２の個数をＭ、繋ぎ替えの確率をｐとする。
【００４１】
まず、第１のステップとして、前述の規則的な配線トラック２を有する配線ネットワーク内のＭ個のスイッチブロック１２（換言すれば基本セル１）から、ランダムに２つのスイッチブロック１２を選択する。
【００４２】
次に、第２のステップとして、選ばれた２個のスイッチブロック１２同士の間の最短マンハッタン距離となる経路（最短マンハッタン経路）に沿って、シングルズ２０１の配線を繋ぎ合わせて、その途中のスイッチブロック１２を実質的に経由しない直結の１本のショートカット配線トラック３とする。
【００４３】
この第１のステップおよび第２のステップの操作をｐ×Ｎ回に亘って行って、規則的な配線トラック２と不規則的なショートカット配線トラック３とが混在する配線ネットワークを構築することができる。
【００４４】
（最短マンハッタン経路）
ここで、上記の最短マンハッタン距離とは、ある基本セル１ａ（そのマトリックス中における位置を（ｘ1、ｙ1）とする）と基本セル１ｂ（そのマトリックス中における位置を（ｘ2、ｙ2）とする）の２点間の距離が｜ｘ1―ｘ2｜＋｜ｙ1−ｙ2｜で表される距離を言う。また、そのような距離を取る経路を、最短マンハッタン経路と呼ぶ。
【００４５】
（プログラム記憶方法）
ＦＰＧＡ（Field Programable Gate Array；フィールド・プログラマブル・ゲート・アレイ）は、一般に、その機能をプログラムすることのできる複数の論理セルと、それら論理セル間の接続をプログラムすることのできる配線とから、その主要部が構成されている（図示省略）。そのようなＦＰＧＡの各基本セルにおける、論理セルや配線のプログラム情報は、ＦＰＧＡに内蔵されたスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ；Static Random Access Memory）などのメモリやヒューズの状態などによって記憶される。そして論理セルによる回路機能は、接続されたメモリの内容やヒューズの状態に応じて決定される。また、配線ネットワークのスイッチの状態を、メモリの内容やヒューズの状態によって決定して配線のプログラムが実行される。
【００４６】
なお、プログラム情報をＳＲＡＭなどの書き換え可能なメモリ素子等に記憶する場合は、そのメモリ内容を書き換えることによって再プログラム（プログラムの書き換え）することが可能である。他方、ヒューズの状態によってプログラム情報を記憶する場合には、一度プログラムを行った後には再プログラムをすることはできない。
【００４７】
本実施の形態に係るプログラマブル論理回路においても、このようなプログラムの記憶方法を用いることが可能であることは言うまでもない。
【００４８】
次に、本実施の形態に係るプログラマブル論理回路の作用について、特にそのショートカット配線トラック３を含んだスモールワールドネットワークの作用を中心として説明する。
【００４９】
（スモールワールドネットワークの作用）
図１に一例を示したように、基本セル１７２から基本セル１３７までの信号経路をプログラムによって形成する場合には、まず、基本セル１７２からショートカット配線トラック３０１を介して基本セル１３６に接続する。このショートカット配線トラック３０１を経由することで、その経路途中の７個の基本セル１７３，１７４，１７５，１７６，１６６，１５６，１４６については、いずれもスイッチブロック１２を経由することなく、言うなればこの間はスイッチブロック１２については「バイパス」あるいは「ショートカット」して、基本セル１７２と基本セル１３６とが直結される。このとき、ｘ方向の経路とｙ方向の経路との交点に位置している基本セル１７６のスイッチブロック１２が使用されないことが、本実施の形態に係るプログラマブル論理回路の作用上、重要である。そして、基本セル１３６は、自身のスイッチブロック１２によってシングルズの配線トラック２３６による接続を選択して、基本セル１３７に接続される。
【００５０】
このようにして、本実施の形態に係るプログラマブル論理回路では、基本セル１７２から基本セル１３７までの信号経路をプログラムによって形成する場合、ショートカット配線トラック３０１を経由することで（用いることで）、使用するスイッチブロック１２の個数を、基本セル１３６におけるスイッチブロック１２の１個のみと極めて少数なものとすることができる。
【００５１】
また、基本セル１５１と基本セル１３５との間を直結するショートカット配線トラック３０２や、基本セル１１３と基本セル１４５との間を直結するショートカット配線トラック３０３についても、上記のショートカット配線トラック３０１と同様の作用によって、その経路中で使用するスイッチブロック１２を極めて少数なものとすることができる。
【００５２】
他方、比較例として、図５に示したような従来の一般的な規則的な配線トラック２のみを有するプログラマブル論理回路において、上記と同様に基本セル１７２から基本セル１３７までの信号経路をプログラムによって形成する場合について考える。ダブルズ等を有しておらず、シングルズの配線トラック２のみから配線ネットワークが構成されている場合には、基本セル１７２から基本セル１３７までの信号経路は、基本セル１７３，１７４，１７５，１７６，１６６，１５６，１４６の合計７個のスイッチブロック１２を経由（使用）することになり、その個数は極めて多くなってしまう。
【００５３】
基本セル１７２から基本セル１７６までをクワッズの配線トラック２７０によって接続可能である場合でも、その間の３個のスイッチブロック１２については使用しないで（「バイパス」することで）、基本セル１７２を基本セル１７６に一旦直結することができるが、基本セル１７６で接続経路を水平方向（ｘ方向）から垂直方向（ｙ方向）に方向転換する際に、その基本セル１７６のスイッチブロック１２を使用して、垂直方向への（ｙ方向，換言すれば基本セル１７６から基本セル１３６に向かう方向への）接続を選択しなければならない。そして基本セル１７６では、クワッズの配線トラック２７１を経由して基本セル１３６に直結されるが、このとき基本セル１７６のスイッチブロック１２を使用してクワッズの配線トラック２７１を選択すると共に、基本セル１３６のスイッチブロック１２を使用して基本セル１３７への接続を選択しなければならない。従って、この場合には、少なくとも合計２個のスイッチブロック１２を使用することになる。
【００５４】
また、別の一例として、基本セル１６２と基本セル１３７とを接続する場合について考える。本実施の形態に係るプログラマブル論理回路では、基本セル１６２から隣接した基本セル１７２に一旦接続し、この基本セル１７２のスイッチブロック１２を使用して、ショートカット配線トラック３０１を経由して基本セル１３６に接続する。基本セル１３６では、自身のスイッチブロック１２を使用してシングルズの配線トラック２３６を選択して、基本セル１３７に接続する。このようにして、経路途中で基本セル１７２と基本セル１３６との合計２個のスイッチブロック１２を使用して、基本セル１６２と基本セル１３７とを接続することができる。
【００５５】
他方、シングルズ、ダブルズ、クワッズ、グローバルという規則的な配線トラック２のみを有する図５に示した従来の一般的なプログラマブル論理回路の場合には、基本セル１６２からクワッズの配線トラック２７２を経由して基本セル１６６に接続し、基本セル１６６は、自身のスイッチブロック１２を使用して、シングルズの配線トラック２０１を介して隣設する基本セル１５６に接続する。このとき基本セル１５６のスイッチブロック１２が使用される。基本セル１５６では、自身のスイッチブロック１２を使用して、ダブルズの配線トラック２０２を選択して、基本セル１３６に接続する。基本セル１３６では、自身のスイッチブロック１２を使用して、シングルズの配線トラック２３６を選択して、基本セル１３７に接続する。このようにして、経路途中で合計３個のスイッチブロック１２を使用して、基本セル１６２と基本セル１３７とを接続することができるが、この場合のスイッチブロック１２の個数は３個であるから、本実施の形態に係るプログラマブル論理回路のそれよりも１個多いものとなっている。
【００５６】
このように、本実施の形態に係るプログラマブル論理回路によれば、プログラマブル論理回路における配線ネットワークを、スモールワールドネットワークに則した最適なものにすることで、信号経路で使用するスイッチブロック数を削減することができ、延いては信号伝送や演算の遅延を減少させることが可能となる。
【００５７】
なお、Ｌがランダムネットワークに近く、かつＣがランダムネットワークに比べて極めて大きいネットワークとなるような配線ネットワークを構築することが可能なショートカット配線トラック３を備えるようにする配線方法であれば、上記のようなスモールワールドネットワークに厳密に則した配線方法以外でも、本発明のプログラマブル論理回路またはその配線構造として適用可能である。
【００５８】
すなわち、ショートカット配線トラック３として、行方向と列方向との両方向に亘って離れた位置に存在している２つの基本セル１同士の間をスイッチブロック１２を経由することなく直結する配線を備えることにより、例えば確率ｐを平均距離の最適化が実現できるような数値にオプティマイズしなくとも、あるいは、基本セル１を必ずしも完全にランダムに選択しなくとも、例えば基本セル１２２と基本セル１６６との間の接続のような、行方向と列方向との両方向に亘って離れた位置に存在している２つの基本セル１同士を繋ぐ、適宜な本数のショートカット配線トラック３を、配線ネットワーク中に混在させるようにしてもよい。このようにすることによっても、上記のようなスモールワールドネットワークに厳密に則した配線方法と比較すればそれよりも効果は小さくなる確率は高いが、それでも従来の配線構造と比較して十分に効果的にスイッチブロックの使用個数の削減化を達成することができると共に平均配線距離の低減化および配線効率の向上を達成することが可能である。
【００５９】
また、規則的な配線トラック２をショートカット配線トラック３に置き換えられた基本セル１のスイッチブロック１２は、その置き換えられた配線トラック２に関するスイッチについては省略してもよいことは言うまでもない。これは、ショートカット配線トラック３に置き換えられた配線のスイッチについては、ショートカット配線トラック３によってバイパス（またはショートカット）されて使用されないのであるから、省略することが可能だからである。
【００６０】
また、ショートカット配線トラック３を含んだ配線ネットワークは、いわゆるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の上地工程で、カスタマー（ユーザ）の要求に応じて形成する（配線構造をハードウエア的に構築する）ことなども可能である。すなわち、いわゆる下地ウェハとして汎用ゲートアレイを作り込んだものを予め用意しておき、その上地に、カスタマーの要求機能に対応して、上記のようなスモールワールドネットワークに則した配線構造の形成方法によって、ショートカット配線トラック３を含んだ配線ネットワークを形成するようにしてもよい。
【００６１】
その他、本発明は上記実施の形態のみには限定されず、種々の変形等が可能であることは言うまでもない。
【産業上の利用可能性】
【００６２】
例えばＦＰＧＡのような、ユーザがプログラムを変更することによって多様な機能の論理回路素子を実現することができるプログラマブル論理回路およびプログラマブル論理回路の配線構造に適用可能である。
【図面の簡単な説明】
【００６３】
【図１】本発明の一実施の形態に係るプログラマブル論理回路の主要部の構成を模式的に表した図である。
【図２】図１に示したプログラマブル論理回路における基本セルの主要部の構成を模式的に表した図である。
【図３】スモールワールドネットワークの基本的概念を表した図である。
【図４】規則的な配線トラックの種類の一例を表した図である。
【図５】従来の一般的なプログラマブル論理回路の主要部の構成および配線ネットワークを模式的に表した図である。
【符号の説明】
【００６４】
１…基本セル、２…配線トラック、３…ショートカット配線トラック、１１…論理ブロック、１２…スイッチブロック、１３…コネクションブロック
【図１】
0004621424.tif 000002
【図２】
0004621424.tif 000003
【図３】
0004621424.tif 000004
【図４】
0004621424.tif 000005
【図５】
0004621424.tif 000006