(57)【特許請求の範囲】
【請求項１】
回路基板の導電パターンを検査するために、該導電パターンに検査信号が供給されることによる電位変化を非接触で検出するセンサ要素を備えたセンサであって、
前記センサ要素は、
半導体の単結晶上に構成され前記導電パターンに対し静電容量結合の対向電極として動作し、前記導電パターンの電圧変化を検出する金属電極で形成された受動素子と、
前記受動素子によって出力された検出信号を、選択信号の入力に応じて出力するトランジスタとを含むことを特徴とするセンサ。
【請求項２】
前記トランジスタは電流読出し用のＭＯＳＦＥＴであって、前記選択信号をゲートに入力することによって、ドレインから検出信号を得ることを特徴とする請求項１に記載のセンサ。
【請求項３】
前記トランジスタは電流読出し用の薄膜トランジスタであって、前記受動素子と前記薄膜トランジスタのソースが接続されており、前記選択信号をゲートに入力することによって、ドレインから検出信号を得ることを特徴とする請求項１に記載のセンサ。
【請求項４】
前記トランジスタは、直列に配置された第１、第２ＭＯＳＦＥＴであって、前記受動素子を前記第１ＭＯＳＦＥＴのゲートに接続し、前記選択信号を前記第２ＭＯＳＦＥＴのゲートに接続し、前記第１ＭＯＳＦＥＴのゲートに印加された前記受動素子の電位に応じて変化する前記第１ＭＯＳＦＥＴのソース電位を前記第２ＭＯＳＦＥＴのドレインで受けて、ソースから検出信号として出力することを特徴とする請求項１に記載のセンサ。
【請求項５】
前記センサ要素は、センサチップ上にマトリクス状に配置されていることを特徴とする請求項１乃至４のいずれか一つに記載のセンサ。
【請求項６】
回路基板の導電パターンを検査するために、該導電パターンに検査信号が供給されることによる前記導電パターン各部の電位変化をセンサ要素を用いて検出する検出手段と、前記センサ要素を選択するための選択信号を出力する選択手段とを備える検査装置であって、
前記センサ要素は、
半導体の単結晶上、または、平板上に構成され、
前記導電パターンに対し静電容量結合の対向電極として動作し、前記導電パターンの電位変化を検出する金属電極構造の受動素子と、
前記受動素子によって出力された検出信号を、前記選択信号の入力に応じて出力するトランジスタとを含むことを特徴とする検査装置。
【請求項７】
前記トランジスタは電流読出し用のＭＯＳＦＥＴであって、前記選択信号をゲートに入力することによって、ドレインから検出信号を得ることを特徴とする請求項６に記載の検査装置。
【請求項８】
前記トランジスタは電流読出し用の薄膜トランジスタであって、前記受動素子と前記薄膜トランジスタのソースが接続されており、前記選択信号をゲートに入力することによって、ドレインから検出信号を得ることを特徴とする請求項６に記載の検査装置。
【請求項９】
前記トランジスタは、直列に配置された第１、第２ＭＯＳＦＥＴであって、前記受動素子を前記第１ＭＯＳＦＥＴのゲートに接続し、前記選択信号を前記第２ＭＯＳＦＥＴのゲートに接続し、前記第１ＭＯＳＦＥＴのゲートに印加された前記受動素子の電位に応じて変化する前記第１ＭＯＳＦＥＴのソース電位を前記第２ＭＯＳＦＥＴのドレインで受けて、ソースから検出信号として出力することを特徴とする請求項６に記載の検査装置。
【請求項１０】
前記センサ要素は、センサチップ上にマトリクス状に配置されていることを特徴とする請求項６乃至９のいずれか一つに記載の検査装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路基板の導電パターンを検査する検査装置用センサ及び検査装置に関するものである。
【０００２】
【従来の技術】
回路基板を製造する際には、回路基板上に導電パターンを形成して、形成した導電パターンに断線や、短絡がないかを検査する必要があった。
【０００３】
従来から、導電パターンの検査手法としては、導電パターンの両端にピンを接触させて一端側のピンから導電パターンに電気信号を給電し、他端側のピンからその電気信号を受電することにより、導電パターンの導通テスト等を行う接触式の検査手法が知られている。
【０００４】
しかし、近年では、導電パターンの高密度化により、各導電パターンに、ピンを同時に配置し接触させる十分な間隔がない状況となってきたため、ピンを用いずに、導電パターンと接触することなく電気信号を受信する非接触式の検査手法が提案されている（特開平９−２６４９１９号）。
【０００５】
この非接触式の検査手法は、図８のように、検査の対象となる導電パターンの回路配線の一端側にピンを接触させると共に、他端側にて導電パターンに非接触にセンサ導体を配置し、ピンに検査信号を供給することによる導電パターンの電位変化を、センサ導体が検出して導電パターンの断線等を検査するものである。即ち、その等価回路で示せば図９のようになり、センサ導体側に発生した電流を増幅回路で増幅した後、その電流の大きさから、導体パターンのセンサ導体と対向する位置の断線及び短絡を検知していた。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の非接触検査手法では、通常のプリント基板上の複数のパターン線を覆う程度の大きさの電極により、導電パターンからの電磁波を受信していた。このため、５０μｍレベルの回路パターンを分解能高く検査することは不可能であり、また、比較的大きな導電パターンであっても、その欠けまでは検知することができなかった。
【０００７】
【課題を解決するための手段】
本発明は上記従来技術の課題を解決することを目的としてなされたもので、導体パターンの形状を精細に検査可能な検査装置用センサ及び該センサを用いた検査装置を提供することにある。係る目的を達成する一手段として、例えば本発明に係る一発明の実施の形態例は以下の構成を備える。
【０００８】
即ち、回路基板の導電パターンを検査するために、該導電パターンに検査信号が供給されることによる電位変化を非接触で検出するセンサ要素を備えたセンサであって、前記センサ要素は、半導体の単結晶上に構成され前記導電パターンに対し静電容量結合の対向電極として動作し、前記導電パターンの電圧変化を検出する金属電極で形成された受動素子と、前記受動素子によって出力された検出信号を、選択信号の入力に応じて出力するトランジスタとを含むことを特徴とする。
または、回路基板の導電パターンを検査するために、該導電パターンに検査信号が供給されることによる前記導電パターン各部の電位変化をセンサ要素を用いて検出する検出手段と、前記センサ要素を選択するための選択信号を出力する選択手段とを備える検査装置であって、前記センサ要素は、半導体の単結晶上、または、平板上に構成され、前記導電パターンに対し静電容量結合の対向電極として動作し、前記導電パターンの電位変化を検出する金属電極構造の受動素子と、前記受動素子によって出力された検出信号を、前記選択信号の入力に応じて出力するトランジスタとを含むことを特徴とする。
【０００９】
そして例えば、前記トランジスタは電流読出し用のＭＯＳＦＥＴであって、前記選択信号をゲートに入力することによって、ドレインから検出信号を得ることを特徴とする。
【００１０】
また例えば、前記トランジスタは電流読出し用の薄膜トランジスタであって、前記受動素子と前記薄膜トランジスタのソースが接続されており、前記選択信号をゲートに入力することによって、ドレインから検出信号を得ることを特徴とする。
【００１１】
更に例えば、前記トランジスタは、直列に配置された第１、第２ＭＯＳＦＥＴであって、前記受動素子を前記第１ＭＯＳＦＥＴのゲートに接続し、前記選択信号を前記第２ＭＯＳＦＥＴのゲートに接続し、前記第１ＭＯＳＦＥＴのゲートに印加された前記受動素子の電位に応じて変化する前記第１ＭＯＳＦＥＴのソース電位を前記第２ＭＯＳＦＥＴのドレインで受けて、ソースから検出信号として出力することを特徴とする。
【００１２】
また例えば、前記センサ要素は、センサチップ上にマトリクス状に配置されていることを特徴とする。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明に係る一発明の実施の形態例を詳細に説明する。
なお、本発明は以下に説明する構成要素の相対配置、数値等に何ら限定されるものではなく、特に特定的な記載がない限り本発明の範囲を以下の記載の限定する趣旨ではない。
【００１４】
本発明に係る一実施の形態例として、ＭＯＳＦＥＴをセンサ要素として用いた検査装置について説明する。
【００１５】
まず、図１を参照して本実施の形態例の導電パターンの検査システムを説明する。図１は本発明に係る一発明の実施の形態例の検査システムの概略構成を示す図である。
【００１６】
図１において２０は本実施の形態例の検査システムであり、検査システム２０は回路基板１００に形成された導電パターン１０１の良否を検査する。検査システム２０は、検査装置１と、コンピュータ２１と、導電パターン１０１に検査信号を供給するためのプローブ２２と、いずれのプローブ２２へ検査信号を供給するかをを切替えるセレクタ２３などから構成されている。
【００１７】
なお、セレクタ２３は、例えば、マルチプレクサ、デプレクサ等から構成することができる。
【００１８】
コンピュータ２１は、少なくともセレクタ２３に対していずれのプローブ２２を選択するかを制御する制御信号と、プローブ２２を介して導体パターン１０１に供給する検査信号を出力する。
【００１９】
またコンピュータ２１は、検査装置１に対してセレクタ２３に供給した制御信号に同期して検査装置を動作させるための同期信号を供給する。また、コンピュータ２１は、検査装置１からの検出信号を受信して導体パターン１０１の形状に対応した画像データを生成する。そして生成した画像データに基づいて、導電パターン１０１の断線、短絡、欠け等を検出する。
【００２０】
更に、コンピュータ２１は、各センサ要素１２ａからの検出信号に基づいて、検査対象である導電パターンの画像をディスプレイ２１ａに表示する機能を有する。
【００２１】
プローブ２２は、検査時にはそれぞれの先端部分が回路基板１００上の導電パターン１０１の一端、例えば入出力端部に当接するように位置決め制御される。そしてセレクタ２３で選択されたプローブ２２に検査信号が供給され、所望も導電パターン１０１に対して検査信号を供給する。
【００２２】
セレクタ２３は、コンピュータ２１から供給された制御信号に基づいて検査信号を出力する、あるいは接地レベルに制御するプローブ２２を選択してコンピュータ２１と接続する。これにより、コンピュータ２１よりの検査信号が回路基板１００上の複数の独立した導電パターン１０１の選択されたパターンに検査信号を供給する。
【００２３】
本実施の形態例に特有の構成を備える検査装置１は、回路基板１００の検査対象の導電パターン１０１に対向する位置に非接触に位置決め配置されており、プローブ２２から供給された検査信号によって導電パターン１０１上に生じた電位変化を検出し、検出結果を検出信号としてコンピュータ２１へ出力する。
【００２４】
検査装置１と検査態様導電パターン１０１との間隔は、０．５ｍｍ以下に制御することが望ましく、０．０５ｍｍ以下に制御することにより最適の検出結果が得られる。
【００２５】
なお、図１に示す回路基板１００では、片面側にのみ導電パターン１０１が設けられている場合を想定しているが、両面に導電パターン１０１が設けられている回路基板についても検査可能であることは勿論であり、両面に導電パターン１０１が設けられている場合は、検査装置１を回路基板の表面と裏面にそれぞれ位置決め配置し、回路基板をサンドイッチするように配置すれば一度での検査が可能であり、また、回路基板を反転させて検査装置１対応位置に回路基板の両面を位置させても、検査装置１を半回転させて回路基板の反対面に位置させて検査しても良いことは勿論である。
【００２６】
次に図２を参照して本実施の形態例の検査装置１の電気的構成を説明する。図２は本実施の形態例の検査装置１の電気的構成を示すブロック図である。検査装置１は、図２に示す電気的構成を持つセンサチップが不図示のパッケージに取り付けられ表面に配設された構成となっている。
【００２７】
検査装置１は、制御部１１と、複数のセンサ要素１２ａからなるセンサ要素群１２と、センサ要素１２ａの行の選択をするための縦選択部１４と、センサ要素１２ａの列の選択及び信号の取り出しを行う横選択部１３と、各センサ要素１２ａを選択するための選択信号を発生するタイミング生成部１５と、横選択部１３からの信号を処理する信号処理部１６と、信号処理部１６からの信号をＡ／Ｄ変換するためのＡ／Ｄコンバータ１７と、検査装置１を駆動するための電力を供給するための電源回路部１８を備える。
【００２８】
制御部１１は、コンピュータ２１からの制御信号に従って検査装置１の動作を制御する。センサ要素１２ａはマトリックス状（縦４８０×横６４０個）に配置され、プローブ２２から導体パターン１０１に供給された検査信号に応じた導体パターン１０１上の電位変化を非接触で検出する。
【００２９】
タイミング生成部１５はコンピュータ２１から垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）及び基準信号（Ｄｃｌｋ）を供給され、縦選択部１４及び横選択部１３に、センサ要素１２ａを選択するためのタイミング信号を供給する。
【００３０】
縦選択部１４は、タイミング生成部１５からのタイミング信号に従って、センサ要素群１２の少なくともいずれか一つの行を順次選択する。縦選択部１４により選択された行のセンサ要素１２ａからは、検出信号が一度に出力され、横選択部１３に入力される。横選択部１３は６４０個の端子から出力されたアナログの検出信号を増幅してホールドし、マルチプレクサ等の選択回路によりタイミング生成部１５からのタイミング信号に従って、順番に信号処理部１６に出力する。
【００３１】
信号処理部１６は横選択部１３からの信号に対してアナログ信号処理を行い、Ａ／Ｄコンバータ１７へ送出する。Ａ／Ｄコンバータ１７は、信号処理部１６からアナログ形式で送出された各センサ要素１２ａの検査信号を例えば８ビットのデジタル信号に変換して出力する。
【００３２】
なお、図２に示す本実施の形態例では検査装置１にＡ／Ｄコンバータが内蔵されているが、信号処理部でアナログ処理されたアナログ信号をそのままコンピュータ２１に出力してもよい。
【００３３】
次に、本実施の形態例のセンサ要素１２ａの動作について図３を参照して説明する。図３は本実施の形態例のセンサ要素１２ａの構成を説明するための図である。
【００３４】
本実施の形態に係るセンサ要素１２ａは、受動素子８０として、金属電極、例えばアルミニウム電極（ＡＬ）が配設されており、例えば半導体を電極として使用した場合に比し導電パターン１０１との間の静電容量が大きくなる。
【００３５】
即ち、半導体で電極を形成した場合には電極部分に一定以上の厚み（表面から一定以上の深さ）が必要であり、また、一定値以上の抵抗値があるため、回路配線と当該電極間の静電容量が小さくなるのに比し、金属電極を使用した場合には抵抗値もほとんどなく、また平板状で厚みも無いため、回路配線と当該電極間の静電容量が大きく取れ、感度が向上する。
【００３６】
この金属電極としては、アルミニウム電極のほか、クロム電極、銅電極のほか、ポリシリコン電極などを適用することができる。
【００３７】
受動素子８０である金属電極８０は、ＭＯＳＦＥＴ８１のゲート及び、ＭＯＳＦＥＴ８２のソースに接続されている。また、ＭＯＳＦＥＴ８１のドレインには電源回路部１８から電圧ＶＤＤが印加されており、ＭＯＳＦＥＴ８１のソースは、ＭＯＳＦＥＴ８３のドレインに接続されている。ＭＯＳＦＥＴ８２のゲートには、縦選択部１４からのリセット信号が入力され、ＭＯＳＦＥＴ８２のドレインには、電源回路部１８から電圧ＶＤＤが印加されている。ＭＯＳＦＥＴ８３のゲートには、縦選択部１４から選択信号が入力され、ＭＯＳＦＥＴ８３のソースからの出力は、横選択部１３に入力される。
【００３８】
ここで、受動素子８０が検出した導体パターン１０１の電位変化が、ＭＯＳＦＥＴ８３のソースからの出力電圧に変換される原理について、更に詳しく説明する。図４及び図５は、本実施の形態例の原理を分かりやすく説明するためのモデル図であり、図４は、導体パターンの回路配線に電圧が印加されていない状態、図５は印加された状態を示す。これらの図は共に、選択信号がＭＯＳＦＥＴ８３のゲートに入力され、ゲートがＯＮになっている状態を示している。
【００３９】
図５に示すように、回路配線に電圧が印加されていなければ、受動素子８０内の電子は、拡散層のポテンシャルに閉じ込められており、ＭＯＳＦＥＴ８１のゲートには、Ｌｏの電圧が印加される。従って、ソースフォロワ動作するＭＯＳＦＥＴ８１のソース側は、ＭＯＳＦＥＴのしきい値電圧だけゲートより低い電位が出力される。
【００４０】
次に、図５に示すように、回路配線に電圧Ｖが印加されると、対向する受動素子８０は、回路配線の電位変化の影響を受け、その表面に電子が集まろうとするが、流入する電子が無いため、もともと存在した電子が表面近くに密集し、表面ポテンシャルを下げる。つまり電位が上昇する。ＭＯＳＦＥＴ８１のゲートは、受動素子８０で金属電極の表面と接続されているため、Ｈｉの電圧が印加されることになり、ソースフォロワ動作するＭＯＳＦＥＴ８１のソース側は、ＭＯＳＦＥＴのしきい値電圧だけゲートより低い電位が出力されるものの前述の回路配線に電圧を印加しない場合よりも高い電圧が出力される。
【００４１】
回路配線が再びグランドに接続されると、受動素子８０内の電子は、再び分散されＭＯＳＦＥＴ８１のゲートの電位はＬｏとなる。
【００４２】
このように、回路配線に対する電圧のＯＮ／ＯＦＦの切替えだけでは、理論上は、受動素子８０内の全電荷量は変化しない。しかし、実際には、受動素子８０の周囲から電子が侵入することがあり、これを放置しておけば、回路配線に電圧が印加されていない状況での受動素子のポテンシャルが上昇し、電位が下がる。つまり、その雑音電子によって発生する雑音電位が、オフセット電位として受信信号に重なり経時変化する。そこで、図６に示すように、ＭＯＳＦＥＴ８２のゲートにリセット信号を入力し、電源と、受動素子８０とを導通させて、受動素子８０内の余分な電子を逃がしてやり、電位を一定に保っている。
【００４３】
図７は、図３に示す金属電極による受動素子８０とＭＯＳＦＥＴ回路を用いた本実施の形態例のセンサ素子構造における入出力タイミングを示すタイミングチャートである。
【００４４】
図７に示すように、選択信号をＯＮにした後、リセット信号を一定時間ＯＮにして、受動素子８０の電位の経時変化を抑える。このとき、ＭＯＳＦＥＴ８１のゲートの電位が上昇し、ＭＯＳＦＥＴ８３のドレインからの出力電圧も少し大きくなる。これをリセット信号のカップリングノイズと呼ぶ。リセット信号をＯＦＦにした後、今度は回路配線に電圧Ｖを印加する。回路配線に電圧Ｖが印加されると、ＭＯＳＦＥＴ８３のドレインからの出力電圧はハイレベルとなり、そのセンサ要素１２ａに対向する位置に回路配線が存在することがわかる。
【００４５】
ただし、カップリングノイズを出力電圧と誤って検出しないように、出力電圧の検出タイミングを調整し、又は、ハイパスフィルタを通している。
【００４６】
以上に説明したように、本実施の形態例によれば、例えば半導体で電極を形成した場合には電極部分に一定以上の厚み（表面から一定以上の深さ）が必要であり、一定値以上の抵抗値を有しているため、対向する検査対象回路配線と当該電極間の静電容量が小さくなるのに比し、金属電極を使用した場合には抵抗値もほとんどなく静電容量の減衰を低く抑えることができ、また平板状で厚みも無いため、回路配線と当該電極間の静電容量が大きく取れ、感度が大幅に（例えば５倍程度）向上する。
【００４７】
なお、リセット信号の入力タイミングは、図７に示したタイミングに限定されるわけではなく、他のタイミングであってもよい。
【００４８】
【発明の効果】
本発明によれば、導体パターンの形状を精細に検査可能なセンサ並びに検査装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る一発明の実施の形態例の検査システムの概略構成を示す図である。
【図２】本実施の形態例の検査装置の電気的構成を示すブロック図である。
【図３】本実施の形態例に係るセンサ要素の構成を説明する図である。
【図４】本実施の形態例のセンサ要素において、導体パターンの電位変化に応じて電圧が出力される原理を説明するためのモデル図である。
【図５】本実施の形態例のセンサ要素において、導体パターンの電位変化に応じて電圧が出力される原理を説明するためのモデル図である。
【図６】本実施の形態例のセンサ要素において、リセット信号入力時の動作を説明するためのモデル図である。
【図７】本発明の第１の実施の形態に係るセンサ要素の入出力タイミングを示すタイミングチャートである。
【図８】従来の回路基板検査装置を説明する図である。
【図９】従来の回路基板検査装置を説明する図である。
【図１】
0004623887.tif 000002
【図２】
0004623887.tif 000003
【図３】
0004623887.tif 000004
【図４】
0004623887.tif 000005
【図５】
0004623887.tif 000006
【図６】
0004623887.tif 000007
【図７】
0004623887.tif 000008
【図８】
0004623887.tif 000009
【図９】
0004623887.tif 000010