(57)【特許請求の範囲】
【請求項１】
一フレームが複数の選択的書き込みサブフィールド及び選択的消去サブフィールドを含むプラズマ ディスプレイパネルの駆動方法において、
前記複数の選択的書き込みサブフィールドのうち放電により生成された壁電荷を消去させるための少なくとも一つ以上の選択的書き込みサブフィールドの消去期間の間スキャン電極ラインに第1消去ランプ波形を印加する段階と、
前記消去期間の間前記第1消去ランプ波形と交番的にサステイン電極ラインに 第2消去ランプ波形を印加する段階と
を含むことを特徴とするプラズマディスプレイパネルの駆動方法。 
【請求項２】
前記少なくとも一つ以上の選択的書き込みサブフィールドは、前記選択的消去サブフィールド移る前に位置する最後の選択的書き込みサブフィールド直ぐ直前に位置するサブフィールドであることを特徴とする請求項１に記載のプラズマ ディスプレイパネルの駆動方法。
【請求項３】
前記少なくとも一つ以上の選択的書き込みサブフィールドは、16の輝度重み付け値を有するサブフィールドであることを特徴とする請求項１又は２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第1消去ランプ波形は、第1電圧まで漸進的に上昇した後一定期間の間前記第1電圧を維持するランプ波形であることを特徴とする請求項１乃至３の何れかに記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第1電圧は、200V以上300V以下に設定されることを特徴とする請求項４に記載のプラズマディスプレイパネルの駆動方法。 
【請求項６】
前記第1消去ランプ波形が供給される期間は、80μｓ以上150μｓ以下に設定されることを特徴とする請求項１乃至4の何れかに記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記第2消去ランプ波形は、所定の電圧まで漸進的に上昇するランプ波形であることを特徴とする請求項1乃至６の何れかに記載のプラズマディスプレイパネルの駆動方法。 
【請求項８】
前記第1消去ランプ波形が供給される期間は、前記第2消去ランプ波形が供給される期間よりさらに長く設定されることを特徴とする請求項1乃至７の何れかに記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記消去期間の間スキャン電極ラインに第1消去ランプ波形を印加する段階は、パネルが４０℃以上９０℃以下の温度で駆動される時適用されることを特徴とする請求項1乃至８の何れかに記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プラズマディスプレイパネルに関し、さらに詳細には、プラズマ ディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル(Plasma Display Panel:以下「PDP」という）は、He+Xe、Ne+XeまたはHe+Xe+Neなどの不活性混合ガスの放電時発生する147nmの紫外線により蛍光体を発光させることによって文字またはグラフィックを含む画像を表示する。このようなPDPは、薄膜化と大型化が容易であるのみでなく、近年の技術開発により大きく向上した画質を提供する。特に、3電極交流面放電型PDPは、放電時表面に壁電荷が蓄積されて放電により発生するスパッタリングから電極を保護するために低電圧駆動と長寿命という長所を有する。
【０００３】
図1を参照すると、3電極交流面放電型PDPの放電セルは、上部基板10上に形成されたスキャン電極30Y及びサステイン電極30Zと、下部基板18上に形成されたアドレス電極20Xとを備える。
【０００４】
スキャン電極30Yとサステイン電極30Z各々は、透明電極12Y、12Zと、透明電極12Y、12Zの線間幅より小さい線間幅を有し透明電極の片側縁に形成される金属バス電極13Y、13Zとを含む。透明電極12Y、12Zは、通常酸化インジウムスズ(Indium-Tin-Oxide:ITO）で上部基板10上に形成される。金属バス電極13Y、13Zは、通常クロム(Cr)などの金属で透明電極12Y、12Z上に形成されて抵抗の高い透明電極12Y、12Zによる電圧降下を減らす役割をする。スキャン電極30Yとサステイン電極30Zが形成された上部基板10には、上部誘電体層14と保護膜16が積層される。上部誘電体層14にはプラズマ放電時発生した壁電荷が蓄積される。保護膜16は、プラズマ放電時発生したスパッタリングから上部誘電体層14を保護し、２次電子の放出効率を向上させることになる。保護膜16には、通常酸化マグネシウム(MgO）が利用される。アドレス電極20Xは、スキャン電極30Y及びサステイン電極30Zと交差する方向に形成される。アドレス電極20Xが形成された下部基板18上には下部誘電体層22と隔壁24が形成される。下部誘電体層22と隔壁24の表面には、蛍光体層26が形成される。隔壁24は、アドレス電極20Xと並列して形成されて放電セルを物理的に区分し、放電により生成された紫外線と可視光が隣接した放電セルに漏洩することを防止する。蛍光体層26は、プラズマ放電時発生した紫外線により励起・発光して赤色、緑色または青色のうちいずれか一つの可視光線を発生することになる。上/下部基板10、18と隔壁24間に設けられた放電セルの放電空間には放電のためのHe+Xe、Ne+XeまたはHe+Ne+Xeなどの不活性混合ガスが注入される。
【０００５】
このような3電極交流面放電型PDPは、画像の階調(Gray Level)を具現するために一フレームを発光回数の異なる複数のサブフィールドに分けて駆動している。 各サブフィールドは、また放電を均一に起こすためのリセット期間、放電セルを選択するためのアドレス期間及び放電回数に応じて階調を具現するサステイン期間に分けられる。256階調で画像を表示しようとする場合に、1/60秒に該当するフレーム期間(16.67ms）は、図2のように、8個のサブフィールドSF1ないしF8に分けられることになる。8個のサブフィールドSF1ないしSF8各々は、リセット期間、アドレス期間及びサステイン期間にまた分けられることになる。各サブフィールドのリセット期間及びアドレス期間は、各サブフィールドごとに同じであるのに対し、サステイン期間及びその放電回数は、各サブフィールドで2n(但し、n=0,1,2,3,4,5,6,7）の割合で増加する。このように各サブフィールドでサステイン期間が変わることになるので、画像の階調を具現できるようになる。
【０００６】
このようなPDPの駆動方法は、アドレス放電により選択される放電セルが発光するか否かによって、選択的書き込み(Selective writing)方式と選択的消去(Selective erasing)方式とに大別される。
【０００７】
選択的書き込み方式は、リセット期間の間全セルをオフしてアドレス期間の間 オンさせるべきオンセル(on-cells）を選択することになる。そして選択的書き込み方式は、サステイン期間の間アドレス放電により選択されたオンセルの放電を維持させることによって画像を表示することになる。
【０００８】
選択的消去方式は、リセット期間の間全セルをオンしてアドレス期間の間オフさせるべきオフセル(off-cells）を選択することになる。そして選択的消去方式は、サステイン期間の間アドレス放電により選択されたオフセルを除いたオンセルの放電を維持させることによって画像を表示することになる。 
【０００９】
選択的書き込み方式は、一般的に選択的消去方式に比べて階調表現範囲がさらに広い長所があるが、選択的消去方式に比べてアドレス期間が長いという短所がある。これに比べて、選択的消去方式は、高速駆動に有利であるが、非表示期間であるリセット期間の間全セルがオンになるので、選択的書き込み方式に比べてコントラスト特性が悪いという短所がある。
【００１０】
このような選択的書き込み方式と選択的消去方式それぞれの長所よりさらに優れた長所を有する、いわゆる「SWSE方式」の駆動方法については既に出願したことがある。(従来「SWSE方式」の駆動方法について言及した出願番号は省略した。)このようなSWSE方式は、オンセルを選択して画像を表示する複数の選択的書き込みサブフィールドとオフセルを選択して画像を表示する複数の選択的消去サブフィールドが一フレーム期間内に含まれる。  
【００１１】
図3は、SWSE方式で駆動するPDPの駆動波形を示す図である。
【００１２】
図3を参照すると、通常的なSWSE方式で一フレームは、少なくとも一つ以上のサブフィールドを含む選択的書き込みサブフィールドWSFと、少なくとも一つ以上のサブフィールドを含む選択的消去サブフィールドESFを含む。 
【００１３】
選択的書き込みサブフィールドWSFは、m(但し、mは0より大きい正の整数) 個のサブフィールドSF1ないしSFmを含む。m番目サブフィールドSFmを除いた第1ないし第m-1サブフィールドSF1ないしSFm-1各々は、全画面のセルに一定の量の壁電荷を均一に形成するためのリセット期間、書き込み放電を利用してオンセル(on-cells）を選択する選択的書き込みアドレス期間(以下、書き込みアドレス期間)、選択されたオンセルに対してサステイン放電を起こすサステイン期間、及びサステイン放電後セル内の壁電荷を消去させるための消去期間に分けられる。選択的書き込みサブフィールドWSFの最後のサブフィールドである第mサブフィールドSFmは、リセット期間、書き込みアドレス期間及びサステイン期間に分けられる。  
【００１４】
選択的書き込みサブフィールドWSFのリセット期間には、全てのスキャン電極ラインYにセットアップ電圧(Vsetup)まで上昇する上昇傾きのランプ波形(RPSU）が同時に印加される。これと同時に、サステイン電極ラインZとアドレス電極ラインXには0Vや基底電圧(GND）が印加される。上昇ランプ波形(RPSU)により全画面のセル内でスキャン電極ラインYとアドレス電極ラインXとの間並びにスキャン電極ラインYとサステイン電極ラインZとの間には光がほとんど発生しない暗放電(Dark discharge）が起きる。このセットアップ放電によりアドレス電極ラインXとサステイン電極ラインZ上には、正極性(+）の壁電荷が積層されることになって、スキャン電極ラインY上には、負極性(-）の壁電荷が積層されるようになる。上昇ランプ波形(RPSU)に続いて、スキャン電極ラインYには、セットアップ電圧(Vsetup)より低い正極性電圧から落ちる下降傾きの下降ランプ波形(RPSD）が印加されると同時にサステイン電極ラインZには直流バイアス電圧(DCbias）が印加される。この下降ランプ波形(RPSD）と直流バイアス電圧(DCbias）の電圧差によりスキャン電極ラインYとサステイン電極ラインZ間には、光がほとんど発生しない暗放電がおきる。また、スキャン電極ラインYと アドレス電極ラインXとの間では、下降ランプ波形(RPSD）が落ちる区間の間暗放電がおきる。下降ランプ波形(RPSD)によるセットダウン放電は、上昇ランプ波形(RPSU)により発生した電荷の中からアドレス放電に寄与しない過度壁電荷を消去させることになる。すなわち、下降ランプ波形(RPSD）は、安定した書き込みアドレスの初期条件を設定する役割をする。
【００１５】
選択的書き込みサブフィールドWSFの書き込みアドレス期間には、負極性の書き込みスキャン電圧(-Vyw)まで落ちる書き込みスキャンパルス(SWSCN)がスキャン電極ラインYに順次的に印加されると同時に書き込みスキャンパルス(SWSCN)に同期されるように書き込みデータパルス(SWD)がアドレス電極ラインXに印加される。書き込みスキャンパルス(SWSCN)と書き込みデータパルス(SWD）の電圧差と以前に蓄積されたセル内の壁電圧が加えながら書き込みデータパルス(SWD)が印加されるオンセル内には書き込み放電が発生する。この書き込み放電によりスキャン電極ラインY上には正極性壁電荷が積層されるようになってサステイン電極ラインZとアドレス電極ラインX上には負極性の壁電荷が積層されることになる。このように形成された壁電荷は、サステイン期間の間サステイン放電を起こすための外部印加電圧、すなわち、サステイン電圧を下げることになる。
【００１６】
選択的書き込みサブフィールドWSFのサステイン期間にはスキャン電極ラインYとサステイン電極ラインZに交番的にサステインパルス(SUSPy、SUSPz)が供給される。このようにサステインパルス(SUSPy、SUSPz)が印加される都度に書き込みアドレス期間の間書き込み放電が起きたオンセルはサステイン放電が起きる。 
【００１７】
最後のサステイン放電が起きた後、選択的書き込みサブフィールドWSFの最後のサブフィールドSFmを除いた第1ないし第m-1サブフィールドSF1ないしSFm-1の消去期間の間サステイン電極ラインZにはサステイン電圧(Vs)まで漸進的に上昇する消去ランプ波形(ERS）が印加される。この消去ランプ波形(ERS)によりオンセル内では微弱な消去放電が起きながらサステイン放電により生成された壁電荷が消去される。これと異なって、選択的書き込みサブフィールドWSFの最後のサブフィールドSFmで最後のサステイン放電が起きた後にはいかなる消去信号なしに選択的消去サブフィールドESFの最初のサブフィールドSFm+1に転移する。 結果的に、消去ランプ波形(ERS）やこのような消去機能を有する消去電圧(または波形）は次のサブフィールドが選択的書き込みサブフィールドである場合のみに該当サブフィールドに配置される。
【００１８】
選択的消去サブフィールドESFは、n-m(但し、nはm より大きい正の整数)個のサブフィールドSFm+1ないしSFnを含む。第m+1ないし第nサブフィールドSFm+1ないしSFn各々は、消去放電を利用してオフセル(off-cell）を選択するための選択的消去アドレス期間(以下、「消去アドレス期間」という)及びオンセルに対してサステイン放電を起こすためのサステイン期間に分けられる。
【００１９】
選択的消去サブフィールドESFのアドレス期間には、負極性の消去スキャン電圧(-Vye)まで落ちる消去書き込みスキャンパルス(SESCN)がスキャン電極ラインYに順次的に印加されると同時に消去スキャンパルス(SESCN)に同期される消去データパルス(SED)がアドレス電極ラインXに印加される。負極性の選択的消去スキャンパルス(SESCN)と選択的消去データパルス(SED）の電圧差と以前サブフィールドから維持されたオンセル内の壁電圧が足されながら選択的消去データパルス(SED)が印加されるオンセル内には消去放電が発生する。この消去放電によりオンセル内の壁電荷は、サステイン電圧が印加されても放電が起きない程度に 消去される。
【００２０】
選択的消去サブフィールドESFの消去アドレス期間の間サステイン電極ラインZには0Vや基底電圧(GND）が印加される。 
【００２１】
選択的消去サブフィールドSEFのサステイン期間にはスキャン電極ラインYとサステイン電極ラインZに交番的にサステインパルス(SUSPy、SUSPz)が印加される。このようにサステインパルス(SUSPy、SUSPz)が印加される都度に消去アドレス期間に消去放電が起きないオンセルはサステイン放電が起きる。 
【００２２】
一方、このようなSWSE方式で駆動するPDPで最後のサステイン放電が起きた後、選択的書き込みサブフィールドWSFの最後のサブフィールドSFmを除いた第1ないし第m-1サブフィールドSF1ないしSFm-1の消去期間の間サステイン電極ラインZにはサステイン電圧(Vs)まで漸進的に上昇する消去ランプ波形(ERS）が印加される。この消去ランプ波形(ERS)によりオンセル内では微弱な消去放電が起きながらサステイン放電により生成された壁電荷が消去される。しかし、このような消去ランプ波形(ERS）のみでは壁電荷が十分に消去されないため次のサブフィールドで不安定な放電が発生し得る。
【００２３】
これを詳細に説明すると、第m-1サブフィールドSFm-1のスキャン電極ラインYに最後のサステインパルス(SUSPy)が供給されると、図4aのようにスキャン電極ラインYに負極性(-）の壁電荷が形成され、サステイン電極ラインZに正極性(+）の壁電荷が形成される。以後、サステイン電極ラインZにサステイン電圧(Vs)まで漸進的に上昇する消去ランプ波形(ERS）が印加される。これによって、サステイン電極ラインZ及びスキャン電極ラインY間には微弱な消去放電が発生することになる。このような微弱な消去放電により、図4bのように、スキャン電極ラインYには負極性(-）の壁電荷が微弱に消去され、サステイン電極ラインZにも正極性(+）の壁電荷が微弱に消去される。以後、第mサブフィールドSFm(最後のSWサブフィールド）のリセット期間には全てのスキャン電極ラインYにセットアップ電圧(Vsetup)まで上昇する上昇傾きのランプ波形(RPSU）が同時に印加される。これと同時に、サステイン電極ラインZとアドレス電極ラインXには0Vや基底電圧(GND）が印加される。上昇ランプ波形(RPSU)により全画面のセル内でスキャン電極ラインYとアドレス電極ラインX間とスキャン電極ラインYとサステイン電極ラインZ間にはリセット放電が起きる。この場合、以前サブフィールドSFm-1の消去期間に充分な消去が起きなかったので、スキャン電極ラインYには過度な負極性(-）の壁電荷が形成され、サステイン電極ラインZにも過度な正極性(+）の壁電荷が形成される。このような過度な壁電荷によりリセット放電が不安定となって以後続くサブフィールドで不安定な放電が発生し得る。 特に、このような問題は、パネルが高温(略40℃ないし90℃)で駆動される時より一層大きく現れる。
【発明の開示】
【発明が解決しようとする課題】
【００２４】
したがって、本発明は、前記のような従来技術の問題点に鑑みてなされたものであって、目的とするところは、安定した放電ができるようにしたプラズマディスプレイパネルの駆動方法を提供することである。
【課題を解決するための手段】
【００２５】
この発明の第1実施の形態に係るプラズマディスプレイパネルの駆動方法は、 一フレームが複数の選択的書き込みサブフィールド及び選択的消去サブフィールドを含むプラズマ ディスプレイパネルの駆動方法において、前記複数の選択的書き込みサブフィールドのうち放電により生成された壁電荷を消去させるための少なくとも一つ以上の選択的書き込みサブフィールドの消去期間の間スキャン電極ラインに第1消去ランプ波形を印加する段階と、前記消去期間の間前記第1消去ランプ波形と交番的にサステイン電極ラインに 第2消去ランプ波形を印加する段階とを含むことを特徴とする。
【００２６】
前記少なくとも一つ以上の選択的書き込みサブフィールドは、前記選択的消去 サブフィールドに移る前に位置する最後の選択的書き込みサブフィールド直ぐ 直前に位置するサブフィールドであることを特徴とする。
【００２７】
前記少なくとも一つ以上の選択的書き込みサブフィールドは、16の輝度重み付け値を有するサブフィールドであることを特徴とする。
【００２８】
前記第1消去ランプ波形は、第1電圧まで漸進的に上昇した後一定期間の間 前記第1電圧を維持するランプ波形であることを特徴とする
前記第1電圧は、略200V以上300V以下に設定されることを特徴とする。
【００２９】
前記第1消去ランプ波形が供給される期間は、略80μｓ以上150μｓ以下に設定されることを特徴とする。
【００３０】
前記第2消去ランプ波形は、所定の電圧まで漸進的に上昇するランプ波形であることを特徴とする。
【００３１】
前記第1消去ランプ波形が供給される期間は、前記第2消去ランプ波形が供給される期間よりさらに長く設定されることを特徴とする。
【００３２】
前記消去期間の間スキャン電極ラインに第1消去ランプ波形を印加する段階は、パネルが高温で駆動される時適用されることを特徴とする。
【００３３】
前記高温は、略40℃以上90℃以下の温度であることを特徴とする。
【００３４】
この発明の第２実施の形態に係るプラズマディスプレイパネルの駆動方法は、放電により生成された壁電荷を消去させるための消去期間の間スキャン電極ラインに第1消去ランプ波形を印加する段階と、前記消去期間の間サステイン電極ラインに前記第1消去ランプ波形と交番的に第2消去ランプ波形を印加する段階とを含むことを特徴とする。
【００３５】
前記第1消去ランプ波形は、第1電圧まで漸進的に上昇した後一定期間の間前記第1電圧を維持するランプ波形であることを特徴とする。 
【００３６】
前記第1電圧は、略200V以上300V以下に設定されることを特徴とする。 
【００３７】
前記第1消去ランプ波形が供給される期間は、略80μｓ以上150μｓ以下に設定されることを特徴とする。
【００３８】
前記第2消去ランプ波形は、所定の電圧まで漸進的に上昇するランプ波形であることを特徴とする。
【００３９】
前記第1消去ランプ波形が供給される期間は、前記第2消去ランプ波形が供給される期間よりさらに長く設定されることを特徴とする。
【００４０】
前記消去期間の間スキャン電極ラインに第1消去ランプ波形を印加する段階は、パネルが高温で駆動される時適用されることを特徴とする。
【００４１】
前記高温は、略40℃以上90℃以下の温度であることを特徴とする。
【発明の効果】
【００４２】
この発明に係るプラズマディスプレイパネルの駆動方法によると、選択的書き込みサブフィールドの消去期間の間壁電荷を十分に消去させることができるので、以後続くサブフィールドは安定的に放電ができるようになり、特に、高温環境に適用時に安定的な放電ができるようになる。
【発明を実施するための最良の形態】
【００４３】
以下添付図を参照して本発明の実施形態を詳細に説明する。
【００４４】
<第1実施の形態>
以下には、添付する図面を参照しながらこの発明の第1実施の形態に係るプラズマディスプレイパネルの駆動方法を具体的に説明する。
【００４５】
図5は、この発明の第1実施の形態に係るプラズマディスプレイパネルの駆動波形を示す図である。
【００４６】
図5を参照すると、この発明の実施の形態に係るPDPの駆動波形で一フレームは、少なくとも一つ以上のサブフィールドを含む選択的書き込みサブフィールドWSFと、少なくとも一つ以上のサブフィールドを含む選択的消去サブフィールドESFを含む。
【００４７】
選択的書き込みサブフィールドWSFは、m(但し、mは 0より大きい正の整数)個のサブフィールドSF1ないしSFmを含む。m 番目サブフィールドSFmを除いた第1 ないし第m-1サブフィールドSF1ないしSFm-1各々は、全画面のセルに一定の量の壁電荷を均一に形成するためのリセット期間、書き込み放電を利用してオンセル(on-cells）を選択する書き込みアドレス期間、選択されたオンセルに対してサステイン放電を起こすサステイン期間及びサステイン放電後セル内の壁電荷を消去させるためのポスト消去期間に分けられる。選択的書き込みサブフィールドWSFの最後のサブフィールドである第mサブフィールドSFmは、リセット期間、書き込みアドレス期間及びサステイン期間に分けられる。
【００４８】
選択的書き込みサブフィールドWSFのリセット期間には、全てのスキャン電極ラインYにセットアップ電圧(Vsetup)まで上昇する上昇傾きのランプ波形(RPSU）が同時に印加される。これと同時に、サステイン電極ラインZとアドレス電極ラインXには、0Vや基底電圧(GND）が印加される。上昇ランプ波形(RPSU)により全画面のセル内でスキャン電極ラインYとアドレス電極ラインXとの間、並びに、スキャン電極ラインYとサステイン電極ラインZとの間には光がほとんど発生しない暗放電(Dark discharge）が起きる。このセットアップ放電によりアドレス電極ラインXとサステイン電極ラインZ上には正極性(+）の壁電荷が積層されることになり、スキャン電極ラインY上には負極性(-）の壁電荷が積層されることになる。 上昇ランプ波形(RPSU)に続いて、スキャン電極ラインYにはセットアップ電圧(Vsetup)より低い正極性電圧から落ちる下降傾きの下降ランプ波形(RPSD）が印加されと同時にサステイン電極ラインZには直流バイアス電圧(DCbias）が印加される。この下降ランプ波形(RPSD）と直流バイアス電圧(DCbias）の電圧差によりスキャン電極ラインYとサステイン電極ラインZ間には光がほとんど発生しない暗放電が起きる。また、スキャン電極ラインYとアドレス電極ラインZ間では下降ランプ波形(RPSD）が落ちる区間の間暗放電が起きる。下降ランプ波形(RPSD)によるセットダウン放電は、上昇ランプ波形(RPSU)により発生した電荷 の中からアドレス放電に寄与しない過度の壁電荷を消去させることになる。すなわち、下降ランプ波形(RPSD）は、安定した書き込みアドレスの初期条件を設定する役割をする。 
【００４９】
選択的書き込みサブフィールドWSFの書き込みアドレス期間には、負極性の書き込みスキャン電圧(-Vyw) まで落ちる書き込みスキャンパルス(SWSCN)がスキャン電極ラインYに順次的に印加されると同時に書き込みスキャンパルス(SWSCN)に同期されるように、書き込みデータパルス(SWD)がアドレス電極ラインXに印加される。書き込みスキャンパルス(SWSCN)と書き込みデータパルス(SWD）の電圧差と以前に蓄積されたセル内の壁電圧が足されながら書き込みデータパルス(SWD)が印加されるオンセル内には書き込み放電が発生する。この書き込み放電によりスキャン電極ラインY上には正極性壁電荷が積層されることになりサステイン電極ラインZとアドレス電極ラインX上には負極性の壁電荷が積層されることになる。このように形成された壁電荷は、サステイン期間の間サステイン放電を起こすための外部印加電圧、すなわち、サステイン電圧を下げることになる。
【００５０】
選択的書き込みサブフィールドSWFのサステイン期間には、スキャン電極ラインYとサステイン電極ラインZに交番的にサステインパルス(SUSPy、SUSPz)が供給される。このようにサステインパルス(SUSPy、SUSPz)が印加される都度に書き込みアドレス期間の間書き込み放電が起きたオンセルは、サステイン放電が起きる。 
【００５１】
最後のサステイン放電が起きた後、選択的書き込みサブフィールドWSFの最後の二つのサブフィールドSFm-1、SFmを除いた第1ないし第m-2サブフィールドSF1ないしSFm-2の消去期間の間サステイン電極ラインZにはサステイン電圧(Vs)まで漸進的に上昇する消去ランプ波形(ERS）が印加される。この消去ランプ波形(ERS)によりオンセル内では微弱な消去放電が起きながらサステイン放電により生成された壁電荷が消去される。これと異なって、選択的書き込みサブフィールドWSFの最後のサブフィールドSFmで最後のサステイン放電が起きた後にはいかなる消去信号なしに選択的消去サブフィールドESFの最初のサブフィールドSFm+1に転移される。結果的に、消去ランプ波形(ERS）やこのような消去機能を有する消去電圧(または波形）は次のサブフィールドが選択的書き込みサブフィールドである場合のみに該当サブフィールドに配置される。
【００５２】
一方、第m-1サブフィールドSFm-1では、図6に示されているように、最後のサステイン放電が起きた後、消去期間の間スキャン電極ラインYには所定の電圧が印加されて第1電圧(V1)まで漸進的に上昇した後、一定期間、例えば、約20μｓ間第1電圧(V1）を維持する第1消去ランプ波形(ERS1）が供給される。この場合、第1電圧(V1）の範囲は、200V〜300Vにあることが好ましい。これは消去放電が正しく発生するようにするためであるが、第1電圧200V未満であると、ある程度消去放電は起きるが、所望のほどの消去放電がまともに発生せず、第1電圧が300V超過すると、あまりに多くの消去放電によってむしろスキャン電極ラインYに転電荷が積層されるようになって、以後サブフィールドで安定した放電を起こされないためである。
【００５３】
また、この場合、第1消去ランプ波形(ERS1）が供給される期間(△t）は、略80 〜150μｓに設定されることが好ましい。これは充分な消去放電とPDP駆動によるタイミングマージン(timing margin）を確保するためある。つまり、第1消去ランプ波形(ERS1）が供給される期間が80μｓ未満では供給期間があまりに短くて充分な電圧が供給されないため消去放電が不充分に起き、第1消去ランプ波形(ERS1）が供給される期間が50μｓ超過すると、これはPDP駆動によるタイミングマージン(timing margin）が減少するためである。 
【００５４】
このような第1消去ランプ波形(ERS1)によりオンセル内では、微弱な消去放電が起きながらサステイン放電により生成された壁電荷が消去される。また、消去期間の間これと交番的にサステイン電極ラインZにはサステイン電圧(Vs)まで漸進的に上昇する第2消去ランプ波形(ERS2）が供給される。この場合、第2消去ランプ波形(ERS2）の供給期間は、第1消去ランプ波形(ERS1）が供給される期間よりさらに短く設定されることが好ましい。これは既に第1消去ランプ波形(ERS1)によってサステイン放電により生成された壁電荷を十分に消去させ、PDP駆動によるタイミングマージン(timing margin）を考慮 して第2消去ランプ波形(ERS2）を第1消去ランプ波形(ERS1）の供給期間より短い期間の間供給しても残りの壁電荷を消去させることができるためである。すなわち、第2消去ランプ波形(ERS2)により オンセル内では微弱な消去放電が起きながら第1消去パルス(ERS1)により消去されて残りの壁電荷がされに消去される。これによって、以後続くサブフィールドは安定的に放電を起こすようになる。 
【００５５】
これを詳細に説明すると、第m-1サブフィールドSFm-1のサステイン電極ラインZに最後のサステインパルス(SUSPz)が供給されると、図7aのように、スキャン電極ラインYに正極性(+）の壁電荷が形成され、サステイン電極ラインZに負極性(-）の壁電荷が形成される。以後、第m-1サブフィールドSFm-1の消去期間の間スキャン電極ラインYに、所定の電圧まで漸進的に上昇した後、一定期間の間 所定の電圧を維持する第1消去ランプ波形(ERS1）が印加される。このような第1消去ランプ波形(ERS1)によりオンセル内では、微弱な消去放電が起きながらサステイン放電により図7aのように生成された壁電荷は消去され、図7bのように壁電荷が減ることになる。また、消去期間の間これと交番的にサステイン電極ラインZにはサステイン電圧(Vs)まで漸進的に上昇する第2消去ランプ波形(ERS2）が印加される。このような第2消去ランプ波形(ERS2)によりオンセル内では、微弱な消去放電が起きながら第1消去ランプ波形(ERS1)に消去された壁電荷はまた再び消去されて、図7cのように壁電荷が十分に消去される。これにより、以後続くサブフィールドでは安定した放電ができるようになる。 
【００５６】
選択的消去サブフィールドESFは、n-m(但し、nは mより大きい正の整数)個のサブフィールドSFm+1ないしSFnを含む。第m+1ないし第nサブフィールドSFm+1ないしSFn各々は、消去放電を利用してオフセル(off-cell）を選択するための消去アドレス期間及びオンセルに対してサステイン放電を起こすためのサステイン期間に分けられる。
【００５７】
選択的消去サブフィールドESFのアドレス期間には、負極性の消去スキャン電圧(-Vye)まで落ちる消去書き込みスキャンパルス(SESCN)がスキャン電極ラインYに順次的に印加されと同時に消去スキャンパルス(SESCN)に同期される消去データパルス(SED)がアドレス電極ラインXに印加される。負極性の選択的消去スキャンパルス(SESCN)と選択的消去データパルス(SWD）の 電圧差と以前サブフィールドから維持されたオンセル内の壁電圧が足されながら選択的消去データパルス(SED)が印加されるオンセル内には消去放電が発生する。この消去放電によりオンセル内の壁電荷は、サステイン電圧が印加されても放電が起きない程度に消去される。
【００５８】
選択的消去サブフィールドSEFのアドレス期間の間サステイン電極ラインZに 0Vや基底電圧(GND）が印加される。
【００５９】
選択的消去サブフィールドSEFのサステイン期間には、スキャン電極ラインYとサステイン電極ラインZに交番的にサステインパルス(SUSPy、SUSPz)が印加される。このようにサステインパルス(SUSPy、SUSPz)が印加される都度に消去アドレス期間に消去放電が起きないオンセルではサステイン放電が起きる。 
【００６０】
以下ではこのようなSWSE方式で駆動されるPDPの駆動方法においてアドレスのためのデータコーディング方法について説明する。 輝度相対比が'20、 21、22、23、24、25'で各々違うように設定された6個の選択的書き込みサブフィールドSF1ないしSF6と輝度相対比が'25'で同一に設定された6個の選択的消去 サブフィールドSF7ないしSF12を一フレームで構成すると仮定する場合、サブフィールドSF1ないしSFnの組合せにより表現される階調レベルとコーディング方法は次の表1と同様である。
【００６１】
【表１】
0004646601.tif 000002
【００６２】
表 1から分かるように、フレームの前方に配置された第1ないし第5サブフィールドSF1ないしSF5は、バイナリコーディング(Binary coding)でセルの階調値を表現する。そして第6ないし第12サブフィールドSF6ないしSF12は、所定の階調値以上でリニアコーディング(Linear coding)でセルの輝度を決定して階調値を表現することになる。ここで、この発明の実施の形態に係るSWSE方式で駆動されるPDPの駆動波形は、最後の選択的書き込みサブフィールドである第6サブフィールドSF6直ぐ前のサブフィールドである第5 サブフィールドSF5が16輝度重み付け値を有する時よりよく適用されることを実験的に確認した。 
【００６３】
このようなこの発明の第1実施の形態に係るプラズマディスプレイパネルの駆動方法は、選択的書き込みサブフィールドWSFから選択的消去サブフィールドESFに移る前のサブフィールドである選択的書き込みサブフィールドSFm直ぐ前の選択的書き込みサブフィールドSFm-1の消去期間の間スキャン電極ラインYに第1消去ランプ波形(ERS1）を印加する。また、これと交番的にサステイン電極ラインZに第2 消去ランプ波形(ERS2）を印加する。これによって、この発明の第1実施の形態に係る駆動波形は、特に高温環境に適用時に第m-1選択的書き込みサブフィールドSFm-1の消去期間の間、壁電荷を十分に消去させることができるので、以後続くサブフィールドは安定的に放電ができるようになる。  
【００６４】
<第２実施の形態>
以下にはこの発明の第２実施の形態に係るプラズマディスプレイパネルの駆動方法を説明する。
【００６５】
この発明の第２実施の形態に係るプラズマディスプレイパネルの駆動方法は、この発明の第1実施の形態に係るプラズマディスプレイパネルの駆動方法と同様に、一フレームが複数の選択的書き込みサブフィールドと選択的消去サブフィールドに分けられて駆動されず、一フレームが選択的書き込みサブフィールドのみで駆動されたり選択的消去サブフィールドのみで駆動されてそれぞれの選択的書き込みサブフィールドや選択的消去サブフィールドの消去期間の間はこの発明の第1実施の形態に係るプラズマ ディスプレイパネルの駆動方法と同様に同一に駆動される。
【００６６】
このようなこの発明の第２実施の形態によるプラズマディスプレイパネルの駆動方法は、この発明の第１実施の形態に係る駆動方法と同様に、それぞれのサブフィールドの消去期間の間壁電荷を十分に消去させることができるので、以後続くサブフィールドで安定的に放電ができるようになる。
【００６７】
本発明は、周囲温度が高温でプラズマディスプレイパネルの駆動される時、特に効果がある。ここで、高温とは、略40℃以上90℃以下の温度範囲とする。
【００６８】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これらの実施例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【００６９】
【図１】従来の3電極交流面放電型プラズマディスプレイパネルの放電セル構造を示す斜視図である。
【図２】従来のプラズマディスプレイパネルの駆動方法においてフレーム期間のサブフィールドパターンを示す図である。
【図３】従来の選択的書き込み及び消去方式で駆動されるプラズマディスプレイパネルの駆動波形を示す図である。
【図４ａ】図3に示されている駆動波形図において、スキャン電極ラインに印加される最後のサステインパルスにより形成された壁電荷を示す図である。
【図４ｂ】図3に示されている駆動波形図において消去期間にサステイン電極ラインに印加される消去パルスにより消去された後残っている壁電荷を示す図である。
【図５】この発明の実施の形態に係るプラズマディスプレイパネルの駆動波形を示す図である。
【図６】図5に示されている駆動波形図において、"A"部分を詳細に示す図である。
【図７ａ】図5に示されている駆動波形図においてサステイン電極ラインに印加される最後のサステインパルスにより形成された壁電荷を示す図である。
【図７ｂ】図5に示されている駆動波形図において消去期間 スキャン電極ラインに印加される第1消去パルスにより消去された後残っている壁電荷を示す図である。
【図７ｃ】図5に示されている駆動波形図において消去期間にサステイン電極ラインに印加される第2消去パルスにより消去された後残っている壁電荷を示す図である。
【図１】
0004646601.tif 000003
【図２】
0004646601.tif 000004
【図３】
0004646601.tif 000005
【図４ａ】
0004646601.tif 000006
【図４ｂ】
0004646601.tif 000007
【図５】
0004646601.tif 000008
【図６】
0004646601.tif 000009
【図７ａ】
0004646601.tif 000010
【図７ｂ】
0004646601.tif 000011
【図７ｃ】
0004646601.tif 000012