(57)【特許請求の範囲】
【請求項１】
電圧ＶＤＤ０，ＶＤＤ１，ＶＤＤ２（ＶＤＤ０＜ＶＤＤ１＜ＶＤＤ２）のいずれかの値をもつ３値の信号を入力端子に入力し、電圧ＶＤＤ０又はＶＤＤ２（ＶＤＤ０＜ＶＤＤ２）のいずれかの値をもつ２値の２つの信号に変換して第１および第２の出力端子に出力する３値／２値変換回路において、
前記電圧ＶＤＤ２の端子と第１のノードとの間に接続された第１のＰＭＯＳトランジスタと、前記電圧ＶＤＤ０の端子と前記第１のノードとの間に直列接続された第１および第２のＮＭＯＳトランジスタと、前記第１のノードと前記第１の出力端子との間に接続された第１の転送ゲートと、
前記電圧ＶＤＤ２の端子と第２のノードとの間に直列接続された第２および第３のＰＭＯＳトランジスタと、前記電圧ＶＤＤ０の端子と前記第２のノードとの間に接続された第３のＮＭＯＳトランジスタと、前記第２のノードと前記第２の出力端子との間に接続された第２の転送ゲートと、
前記電圧ＶＤＤ０又はＶＤＤ２のいずれかが印加するプリチャージ端子とを備え、
前記入力端子が前記第１のＮＭＯＳトランジスタのゲートと前記第３のＰＭＯＳトランジスタのゲートに接続され、
前記プリチャージ端子が電圧ＶＤＤ０のとき、前記第１のＰＭＯＳトランジスタと前記第３のＮＭＯＳトランジスタが導通し、前記第２のＮＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタが不導通となり、且つ前記第１および第２の転送ゲートが不導通となり、
前記プリチャージ端子が電圧ＶＤＤ２のとき、前記第１のＰＭＯＳトランジスタと前記第３のＮＭＯＳトランジスタが不導通となり、前記第２のＮＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタが導通し、且つ前記第１および第２の転送ゲートが導通となるようにした、
ことを特徴とする３値／２値変換回路。
【請求項２】
請求項１に記載の３値／２値変換回路において、
前記第２の転送ゲートと前記第２の出力端子との間に、前記第１の転送ゲートの出力電圧を反転した電圧を一方の入力とする２入力のナンド回路を接続したことを特徴とする３値／２値変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３値のサインデジット数の信号を入力して、対応する２値のバイナリ数の２個の信号を出力する３値／２値変換回路に関するものである。
【背景技術】
【０００２】
多値の信号を扱うＣＭＯＳ回路として、それぞれ２つ以上の多値しきい値電圧を有するＮＭＯＳトランジスタやＰＭＯＳトランジスタを用いて構成した例、あるいは電流モード回路の構成例が知られている（非特許文献１、２）。
【非特許文献１】松本外２名著、「ＭＯＳトランジスタとキャパシタ・メモリを使った４値論理回路の設計」、電子情報通信学会論文誌、第Ｊ７０−Ｄ巻、第１号、５０−５９頁、１９８７年１月
【非特許文献２】亀山外２名著、「Signed-Digit数系に基づく双方向電流モード多値基本演算回路とその評価」、電子情報通信学会論文誌、第Ｊ７１−Ｄ巻、第７号、１１８９−１１９８頁、１９８８年７月
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、多値しきい値電圧を有するＮＭＯＳトランジスタやＰＭＯＳトランジスタを用いた構成では、通常のＣＭＯＳプロセスでは製造できないため、製品コストが高価となる問題点があった。また、電流モード回路の構成では、スタティックな動作電流が発生し、ＬＳＩに多数搭載しようとすると消費電力が増大する問題点があった。
【０００４】
本発明の目的は上記問題点を解消し、廉価な通常のＣＭＯＳプロセスで製造でき且つ低消費電力性を実現可能とした３値／２値の変換を行う３値／２値変換回路を提供することである。
【課題を解決するための手段】
【０００５】
請求項１にかかる発明は、電圧ＶＤＤ０，ＶＤＤ１，ＶＤＤ２（ＶＤＤ０＜ＶＤＤ１＜ＶＤＤ２）のいずれかの値をもつ３値の信号を入力端子に入力し、電圧ＶＤＤ０又はＶＤＤ２（ＶＤＤ０＜ＶＤＤ２）のいずれかの値をもつ２値の２つの信号に変換して第１および第２の出力端子に出力する３値／２値変換回路において、前記電圧ＶＤＤ２の端子と第１のノードとの間に接続された第１のＰＭＯＳトランジスタと、前記電圧ＶＤＤ０の端子と前記第１のノードとの間に直列接続された第１および第２のＮＭＯＳトランジスタと、前記第１のノードと前記第１の出力端子との間に接続された第１の転送ゲートと、前記電圧ＶＤＤ２の端子と第２のノードとの間に直列接続された第２および第３のＰＭＯＳトランジスタと、前記電圧ＶＤＤ０の端子と前記第２のノードとの間に接続された第３のＮＭＯＳトランジスタと、前記第２のノードと前記第２の出力端子との間に接続された第２の転送ゲートと、前記電圧ＶＤＤ０又はＶＤＤ２のいずれかが印加するプリチャージ端子とを備え、前記入力端子が前記第１のＮＭＯＳトランジスタのゲートと前記第３のＰＭＯＳトランジスタのゲートに接続され、前記プリチャージ端子が電圧ＶＤＤ０のとき、前記第１のＰＭＯＳトランジスタと前記第３のＮＭＯＳトランジスタが導通し、前記第２のＮＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタが不導通となり、且つ前記第１および第２の転送ゲートが不導通となり、前記プリチャージ端子が電圧ＶＤＤ２のとき、前記第１のＰＭＯＳトランジスタと前記第３のＮＭＯＳトランジスタが不導通となり、前記第２のＮＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタが導通し、且つ前記第１および第２の転送ゲートが導通となるようにした、ことを特徴とする。
【０００６】
請求項２にかかる発明は、請求項１に記載の３値／２値変換回路において、前記第２の転送ゲートと前記第２の出力端子との間に、前記第１の転送ゲートの出力電圧を反転した電圧を一方の入力とする２入力のナンド回路を接続したことを特徴とする。
【発明の効果】
【０００７】
本発明の３値／２値変換回路によれば、これを実現する回路構成は各トランジスタが１つのしきい値をもつＭＯＳトランジスタですむので、廉価な通常のプロセスで製造できる。またスタティックな動作電流を零にできるので消費電力が少なくて済み、しかも構成するＭＯＳトランジスタ数を少なくできるので、ＬＳＩに多数搭載する場合にそのＬＳＩのチップ面積、消費電力を増加させることがない。
【発明を実施するための最良の形態】
【０００８】
本発明の３値／２値変換回路では、１つのしきい値を持つＭＯＳトランジスタを使用して、サインデジット数「＋１」，「０」，「−１」に対応する電圧レベルＶＤＤ２、ＶＤＤ１、ＶＤＤ０（ＶＤＤ２＞ＶＤＤ１＞ＶＤＤ０）の信号を入力し、バイナリ数「１」，「０」に対応する電圧レベルＶＤＤ２，ＶＤＤ０（ＶＤＤ２＞ＶＤＤ０）の信号を出力する。ＶＤＤ１＝（ＶＤＤ２＋ＶＤＤ０）／２である。以下、詳しく説明する。なお、以下では、「ＭＰ」はＰＭＯＳトランジスタを表し、「ＭＮ」はＮＭＯＳトランジスタを表すものとする。
【実施例】
【０００９】
図１は１つの実施例の３値／２値変換回路の構成を示す回路図、図２はその動作の真理値の説明図である。本実施例ではサインデジット数「＋１」，「０」，「−１」のいずれかの値をもつ信号を入力端子ＩＮに入力し、２値のバイナリ数「１」，「０」のいずれかの値をもつ２個の信号を出力端子ＯＵＴ１，ＯＵＴ２から出力する。３値のサインデジット数「＋１」，「０」，「−１」に対応する電源電圧ＶＤＤ２，ＶＤＤ１，ＶＤＤ０は、例えばＶＤＤ２＝１．８Ｖ、ＶＤＤ１＝０．９Ｖ、ＶＤＤ０＝０Ｖである。
【００１０】
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３は電源電圧をＶＤＤ２とＶＤＤ０とするインバータ、ＮＡＮＤも電源電圧をＶＤＤ２とＶＤＤ０とするナンド回路である。ノードＮＤ１と電源端子ＶＤＤ２との間にはトランジスタＭＰ１が接続され、ノードＮＤ１と電源端子ＶＤＤ０との間にはトランジスタＭＮ１，ＭＮ２が直列接続され、ノードＮＤ１とＮＤ３との間にはトランジスタＭＰ４，ＭＮ４からなる転送ゲートＧ１が接続されている。また、ノードＮＤ３とＮＤ４の間にはインバータＩＮＶ２が接続され、ノードＮＤ４と出力端子ＯＵＴ１との間にはインバータＩＮＶ３が接続されている。
【００１１】
また、ノードＮＤ２と電源端子ＶＤＤ２との間には、トランジスタＭＰ２，ＭＰ３が直列接続され、ノードＮＤ２と電源端子ＶＤＤ０との間にはトランジスタＭＮ３が接続され、ノードＮＤ２とＮＤ５との間にはトランジスタＭＰ５，ＭＮ５からなる転送ゲートＧ２が接続され、ノードＮＤ４，ＮＤ５と出力端子ＯＵＴ２との間にはナンド回路ＮＡＮＤが接続されている。
【００１２】
そして、インバータＩＮＶ１の入力端子とトランジスタＭＰ１，ＭＮ２，ＭＮ４，ＭＮ５のゲートにはプリチャージ端子ＰＣＫが接続され、トランジスタＭＰ２，ＭＰ４，ＭＰ５，ＭＮ３のゲートにはインバータＩＮＶ１の出力端子が接続されている。さらに、トランジスタＭＮ１，ＭＰ３のゲートには入力端子ＩＮが接続されている。
【００１３】
さて、ノードＮＤ１については、プリチャージ信号ＰＣＫが「０」（＝ＶＤＤ０）の電圧レベルのとき、トランジスタＭＰ１が導通し、ノードＮＤ１をＶＤＤ２の電圧レベルにプリチャージする。このとき、トランジスタＭＮ２は非導通になっており、ノードＮＤ１と電源端子ＶＤＤ０の間は遮断されている。また、転送ゲートＧ１を構成する上記第トランジスタＭＰ４，ＭＮ４はいずれも非導通である。
【００１４】
プリチャージ信号ＰＣＫが「１」（＝電圧ＶＤＤ２）のレベルに変化すると、トランジスタＭＰ１が非導通となり、トランジスタＭＮ２が導通する。このため、入力端子ＩＮが「０」（＝ＶＤＤ１）あるいは「＋１」（＝ＶＤＤ２）であれば、トランジスタＭＮ１が導通して、ノードＮＤ１を「０」（＝ＶＤＤ０）にする。もし、入力端子ＩＮが「−１」（＝ＶＤＤ０）であれば、トランジスタＭＮ１は非導通を継続し、ノードＮＤ１に直前にプリチャージされたＶＤＤ２の電圧レベルが保持される。
【００１５】
このプリチャージ信号ＰＣＫが「１」（＝ＶＤＤ２）の電圧レベルのときは、転送ゲートＧ１は導通しており、ノードＮＤ１の信号レベルが、ノードＮＤ３、インバータＩＮＶ２、ノードＮＤ４、インバータＩＮＶ３を経由して、出力端子ＯＵＴ１にそのまま出力される。
【００１６】
したがって、出力端子ＯＵＴ１には、入力信号ＩＮが「−１」（＝ＶＤＤ０）の時のみ「１」（＝ＶＤＤ２）の電圧レベルが出力され、それ以外の「＋１」，「０」の時は「０」（＝ＶＤＤ０）の電圧レベルが出力される。
【００１７】
一方、ノードＮＤ２については、プリチャージ信号ＰＣＫが「０」（＝ＶＤＤ０）の電圧レベルの時、トランジスタＭＮ３が導通し、そのノードＮＤ２がＶＤＤ０の電圧レベルにプリチャージされる。このとき、トランジスタＭＰ２は非導通になっており、ノードＮＤ２と電源端子ＶＤＤ２の間は遮断されている。また、転送ゲートＧ２を構成するトランジスタＭＰ５，ＭＮ５はいずれも非導通である。
【００１８】
プリチャージ信号ＰＣＫが「１」（＝ＶＤＤ２）のレベルに変化すると、トランジスタＭＮ３が非導通となり、逆にトランジスタＭＰ２が導通する。このため、入力端子ＩＮが「０」（＝ＶＤＤ１）あるいは「−１」（＝ＶＤＤ０）であれば、トランジスタＭＰ３が導通して、ノードＮＤ２を「１」（＝ＶＤＤ２）にする。もし、入力端子ＩＮが「＋１」（＝ＶＤＤ２）であれば、トランジスタＭＰ３は非導通を継続し、ノードＮＤ２に直前にプリチャージされたＶＤＤ０の電圧レベルが保持される。
【００１９】
このプリチャージ信号ＰＣＫが１（＝ＶＤＤ２）のレベルのときは、転送ゲートＧ２は導通しており、ノードＮＤ５の信号レベルが、ナンド回路ＮＡＮＤに入力する。
【００２０】
したがって、出力端子ＯＵＴ２には、入力信号ＩＮが「０」（＝ＶＤＤ１）の時のみ「０」（＝ＶＤＤ０）の電圧レベルが出力され、それ以外の「−１」，「＋１」の時は「１」（＝ＶＤＤ２）の電圧レベルが出力される。
【００２１】
なお、以上では３値の「−１」を２値の「１」と「１」の組み合わせに、「０」を「０」と「０」の組み合わせに、「＋１」を「０」と「１」の組み合わせにそれぞれ３値／２値変換する実施例について説明したが、これに限られるものではない。例えば、３値の「−１」を２値の「１」と「１」の組み合わせに、「０」を「０」と「１」の組み合わせに、「＋１」を「０」と「０」の組み合わせに３値／２値変換することもでき、この場合は、インバータＩＮＶ２，ＩＮＶ３とナンド回路ＮＡＮＤは不要であり、ノードＮＤ３を出力端子ＯＵＴ１に直接接続し、ノードＮＤ５を出力端子ＯＵＴ２に直接接続すればよい。
【図面の簡単な説明】
【００２２】
【図１】本実施例の３値／２値変換回路の回路図である。
【図２】図１の回路の真理値の説明図である。
【図１】
0004663449.tif 000002
【図２】
0004663449.tif 000003