(57)【特許請求の範囲】
【請求項１】
シリコン基板上に形成され、入力端子と出力端子との間の抵抗値が変化する可変抵抗器において、
それぞれの一端が前記入力端子に接続される複数の第１の抵抗と、
それぞれの抵抗値が前記複数の第１の抵抗のうちの最小の抵抗値よりも小さく、それぞれの一端が前記複数の第１の抵抗のうち対応する１つの他端に接続される、複数の第２の抵抗と、
それぞれが前記複数の第２の抵抗のうち対応する１つの他端と前記出力端子との間に挿入される複数のスイッチと
を具備し、
前記複数の第１の抵抗の各々は、他の全ての第１の抵抗と抵抗値において異なり、
前記複数の第１の抵抗の各々の他端は、前記複数の第２の抵抗のうちの２つ以上の一端に接続され、
前記複数の第２の抵抗の各々は、同一の第１の抵抗の他端に接続される他の全ての第２の抵抗と抵抗値において異なり、
前記複数のスイッチの少なくとも１つがオンであるときに前記複数の第２の抵抗からオンである少なくとも１つのスイッチに対応する少なくとも１つの第２の抵抗が選択され、選択された第２の抵抗に接続される第１の抵抗が選択される、
可変抵抗器。
【請求項２】
前記複数のスイッチによって選択される第１の抵抗の抵抗値が増加するように前記複数の第１の抵抗の選択状態を前記複数のスイッチが切り替えた場合、前記複数のスイッチによる前記複数の第２の抵抗の選択状態によらず前記複数のスイッチが前記複数の第１の抵抗から選択した抵抗及び前記複数の第２の抵抗から選択した抵抗の抵抗値の和は増大するように前記複数の第１の抵抗及び複数の第２の抵抗の抵抗値が設定されていることを特徴とする請求項１記載の可変抵抗器。
【請求項３】
シリコン基板上に形成され、入力端子と出力端子との間の抵抗値が変化する可変抵抗器において、
前記入力端子に一端が接続される第１の抵抗と、
それぞれの一端が前記第１の抵抗の他端に接続される複数の第２の抵抗と、
それぞれの抵抗値が前記複数の第２の抵抗のうちの最小の抵抗値よりも小さく、それぞれの一端が前記複数の第２の抵抗のうち対応する１つの他端に接続される複数の第３の抵抗と、
それぞれが前記複数の第３の抵抗のうち対応する１つの他端と前記出力端子との間に挿入される複数のスイッチと
を具備し、
前記複数の第２の抵抗の各々は、他の全ての第２の抵抗と抵抗値において異なり、
前記複数の第２の抵抗の各々の他端は、前記複数の第３の抵抗のうちの２つ以上の一端に接続され、
前記複数の第３の抵抗の各々は、同一の第２の抵抗の他端に接続される他の全ての第３の抵抗と抵抗値において異なり、
前記複数のスイッチの少なくとも１つがオンであるときに前記複数の第３の抵抗からオンである少なくとも１つのスイッチに対応する少なくとも１つの第３の抵抗が選択され、選択された第３の抵抗に接続される第２の抵抗が選択される、
可変抵抗器。
【請求項４】
前記複数のスイッチによって選択される第２の抵抗の抵抗値が増加するように前記複数の第２の抵抗の選択状態を前記複数のスイッチが切り替えた場合、前記複数のスイッチによる前記複数の第３の抵抗の選択状態によらず前記複数のスイッチが前記複数の第２の抵抗から選択した抵抗及び前記複数の第３の抵抗から選択した抵抗の抵抗値の和は増大するように前記複数の第２の抵抗及び複数の第３の抵抗の抵抗値が設定されていることを特徴とする請求項３記載の可変抵抗器。
【請求項５】
演算増幅器と、
前記演算増幅器に接続された請求項１乃至４のいずれか１項記載の可変抵抗器と、
前記演算増幅器に接続されたキャパシタと、を含むアクティブ・フィルタ。
【請求項６】
演算増幅器と、
前記演算増幅器に接続された請求項１乃至４のいずれか１項記載の可変抵抗器と、を含む可変利得増幅器。
【請求項７】
請求項１乃至４のいずれか１項記載の可変抵抗器を含む集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板上に形成される可変抵抗器及びこれを用いたフィルタ、可変利得増幅器及び集積回路に関する。
【背景技術】
【０００２】
従来、共通の抵抗、複数の調整用の抵抗及びスイッチで構成され、上記スイッチを用いて共通の抵抗に接続される調整用の抵抗を切り替えることにより、所望の抵抗値を得る可変抵抗器が知られている。
【０００３】
可変抵抗器をシリコン基板上に形成すると、基板との間に寄生容量が生じる。可変抵抗器と基板間の寄生容量は、信号の位相遅れを引き起こす。また、調整用の抵抗を切り替えると共通の抵抗と調整用の抵抗の分圧比も変化するため、共通の抵抗及び調整用の抵抗の間の節点における電圧振幅は一定でない。従って、上記節点と基板との間の寄生容量の影響は一定でなく、信号の位相遅れにばらつきが生じる。例えば、上記可変抵抗器を用いてフィルタを構成した場合に、上記位相遅れのばらつきによってフィルタ特性が劣化する。
【０００４】
非特許文献１には、上記位相遅れのばらつきを調整するためのＱチューニング（Quality-factor tuning）回路が記載されている。
【非特許文献１】S. Kousai et al, "A 19.7MHz, 5th Order Active-RC Chebyshev LPF for IEEE802.11n with Automatic Quality Factor Tuning Scheme," A-SSCC 2006.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の可変抵抗器をシリコン基板上に形成すると寄生容量による信号の位相遅れ及び当該位相遅れのばらつきが生じるという問題がある。位相遅れが一定量であれば回路技術により、位相遅れをキャンセルすることができるが、位相遅れのばらつきを調整するにはＱチューニング回路などの複雑なチューニング回路が必要となり、全体の回路規模が増大してしまう。
【０００６】
従って、本発明はチューニング回路を必要とせずに位相遅れのばらつきを抑制可能な可変抵抗器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る可変抵抗器は、シリコン基板上に形成され、入力端子と出力端子との間の抵抗値が変化する可変抵抗器において、前記入力端子にそれぞれの一端が共通に接続される複数の第１の抵抗と；前記第１の抵抗よりも抵抗値が小さく、前記第１の抵抗の他端にそれぞれの一端が共通に接続される複数の第２の抵抗と；前記入力端子と前記出力端子との間に挿入され、前記第１の抵抗から１つの抵抗を選択し、選択した第１の抵抗の他端に接続されている第２の抵抗から少なくとも１つの抵抗を選択するスイッチ部と；を具備する。
【０００８】
本発明の他の態様に係る可変抵抗器は、シリコン基板上に形成され、入力端子と出力端子との間の抵抗値が変化する可変抵抗器において、入力端子に一端が接続される第１の抵抗と；前記第１の抵抗の他端にそれぞれの一端が共通に接続される複数の第２の抵抗と；前記第２の抵抗よりも抵抗値が小さく、前記複数の第２の抵抗の他端にそれぞれの一端が共通に接続される複数の第３の抵抗と；前記第１の抵抗の他端と前記出力端子との間に挿入され、前記第２の抵抗から１つの抵抗を選択し、選択した第２の抵抗の他端に接続されている第３の抵抗から少なくとも１つの抵抗を選択するスイッチ部と；を具備する。
【発明の効果】
【０００９】
本発明によれば、チューニング回路を必要とせずに位相遅れのばらつきを抑制可能な可変抵抗器を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して、本発明の実施形態について説明する。  
（第１の実施形態）  
図１に示すように、本発明の第１の実施形態に係る可変抵抗器は、電圧入力端子ＩＮ、粗調用抵抗Ｒ、粗調用スイッチＳＷ、微調用抵抗ｒ、微調用スイッチＳＷ及び電流出力端子ＯＵＴを有する。図１の可変抵抗器では粗調用スイッチＳＷによってｎ（ｎは２以上の任意の整数）個の粗調用抵抗Ｒから１つが選択され、微調用スイッチＳＷによって当該粗調用抵抗Ｒに接続されるｍ（ｍは２以上の任意の整数）個の微調用抵抗ｒから１つが選択される。尚、粗調用抵抗Ｒの各々に接続される微調用抵抗ｒの数は一致させなくてもよいが、以下の説明では粗調用抵抗Ｒの各々に接続される微調用抵抗の数はｍとしている。図１に示す可変抵抗器では、粗調用スイッチＳＷ及び微調用スイッチＳＷによって選択される粗調用抵抗Ｒ及び微調用抵抗ｒを切り替えることによってｍ×ｎ種類の抵抗値が実現できる。
【００１１】
ｎ個の粗調用抵抗Ｒ1、Ｒ2、・・・、Ｒnの一端は、電圧入力端子ＩＮから並列に接続される。尚、説明を簡単にするため、粗調用抵抗Ｒ1、Ｒ2、・・・、Ｒnは抵抗値の小さいものから昇順に並んでいるものとする。即ち、Ｒ1＜Ｒ2＜・・・＜Ｒnである。
【００１２】
微調用抵抗ｒは、上記粗調用抵抗Ｒ1、Ｒ2、・・・、Ｒnの他端から並列にｍ個ずつ接続される。尚、説明を簡単にするため、同一の粗調用抵抗Ｒi（ｉは１以上ｎ以下の任意の整数）に接続される微調用抵抗ｒi,1、ｒi,2、・・・、ｒi,mは昇順に並んでいるものとする。即ち、ｒi,1＜ｒi,2＜・・・＜ｒi,mである。また、全ての微調用抵抗ｒは上記粗調用抵抗Ｒの最小値Ｒ1よりも小さな抵抗値を持つ。
【００１３】
微調用スイッチＳＷi,j（ｊは１以上ｍ以下の任意の整数）の一端は、上記微調用抵抗ｒi,jの各々の他端に直列に接続される。微調用スイッチＳＷは、制御信号によってオンオフを制御される。具体的には、微調整スイッチｒは例えば図２に示すように、制御信号Ｖｃと当該制御信号Ｖｃの反転信号をゲート端子で受けるＭＯＳトランジスタ対で構成され、入力端子ｉｎ及び出力端子ｏｕｔを接続または開放する。また、上記微調用抵抗ＳＷi,1、ＳＷi,2、・・・、ＳＷｉ,mの他端は互いに接続されている。
【００１４】
粗調用スイッチＳＷiは、上記微調用スイッチＳＷi,1、ＳＷi,2、・・・、ＳＷｉ,mの他端と電流出力端子ＯＵＴとの間に夫々挿入され、上記制御信号によってオンオフ制御される。
【００１５】
粗調整スイッチＳＷ及び微調用スイッチＳＷは電流出力端子ＯＵＴ側でなく、電圧入力端子ＩＮ側に設けられてもよいが、電圧出力端子ＯＵＴ側に設けたほうがスイッチの非線形性による信号歪を抑えられる。
【００１６】
図１の可変抵抗器では、制御信号によって粗調用スイッチＳＷ及び微調用スイッチＳＷを夫々１つオンにすることにより、粗調用抵抗Ｒi及び当該粗調用抵抗Ｒiに接続される微調用抵抗ｒi,jを選択し、抵抗値Ｒi＋ｒi,jを実現する。即ち、図１の可変抵抗器では、制御信号によって離散的に抵抗値を変化させている。
【００１７】
ここで、粗調用抵抗Ｒ及び微調用抵抗ｒは以下の関係式を満たすことが望ましい。
【数１】
0004818224.tif 000002
【００１８】
即ち、粗調用抵抗Ｒのより大きなものを選択すれば、微調用信号ｒのいずれを選択するかに係わらず可変抵抗器の抵抗値Ｒ＋ｒは必ず大きくなるようにする。以下、関係式（１）を満たすことの技術的な意義について具体例を用いて説明する。
【００１９】
例えば、４つの抵抗値２２、２４、２６、２８ｋΩを２つの粗調用抵抗Ｒ1及びＲ2、４つの微調整用抵抗ｒ1,1、ｒ1,2、ｒ2,1、ｒ2,2で実現する場合について説明する。まず、第１の例では、抵抗値Ｒ1＝２１ｋΩ、Ｒ2＝２５ｋΩ、ｒ1,1＝ｒ2,1＝１ｋΩ、ｒ1,2＝ｒ2,2＝３ｋΩを与える。第１の例は関係式（１）を満たす。一方、第２の例では、抵抗値Ｒ1＝２１ｋΩ、Ｒ2＝２３ｋΩ、ｒ1,1＝ｒ2,1＝１ｋΩ、ｒ1,2＝ｒ2,2＝５ｋΩを与える。第２の例はＲ2＋ｒ2,1＞Ｒ1＋ｒ1,2となり、関係式（１）を満たさない。
【００２０】
ここで、粗調用抵抗Ｒと微調用抵抗ｒの間の節点における寄生容量の影響を考慮すると、当該節点における電圧振幅は小さいほうがよい。この電圧振幅は、粗調用抵抗Ｒと微調用抵抗ｒの分圧比（ｒ／（Ｒ＋ｒ）、ただしＲは粗調用抵抗の抵抗値、ｒは微調用抵抗の抵抗値）に依存し、分圧比が小さいほど電圧振幅が小さくなる。
【００２１】
上記第１の例において、分圧比が最も大きくなるのは、抵抗値が２４ｋΩを実現（Ｒ1＝２１ｋΩ、ｒ1,2＝３ｋΩを選択）する場合である。この場合、接点における分圧比は３／（２１＋３）＝１／８である。一方、第２の例で分圧比が最も大きくなるのは、抵抗値が２６ｋΩを実現（Ｒ１＝２１ｋΩ、ｒ1,2＝５ｋΩを選択）する場合である。この場合、分圧比は５／（２１＋５）≒１／５となる。
【００２２】
また、上記第１の例において、分圧比が最も小さくなるのは、抵抗値が２６ｋΩを実現（Ｒ2＝２５ｋΩ、ｒ2,1＝１ｋΩを選択）する場合である。この場合、接点における分圧比は１／（２５＋１）＝１／２６である。一方、第２の例で分圧比が最も小さくなるのは、抵抗値が２４ｋΩを実現（Ｒ2＝２３ｋΩ、ｒ2,1＝１ｋΩを選択）する場合である。この場合、分圧比は１／（２３＋１）＝１／２４となる。
【００２３】
このように、最大、最小の分圧比を比較すると、いずれも第１の例の方が小さくなることがわかる。また分圧比の最大値と最小値の差を比較すると、第１の例は、（１／８）÷（１／２６）＝３．２５、第２の例は、（１／５）÷（１／２４）＝４．８となる。これより、第１の例は、抵抗の選択による分圧比の変化が第２の例に比べて小さいことがわかる。
【００２４】
従って、関係式（１）を満たす第１の例は、第２の例に比べて分圧比が小さく、接点における電圧振幅も小さくなる。また、第１の例では、第２の例に比べて、分圧比の変化、すなわち電圧振幅の変化も小さいため、信号の位相遅れのばらつきを抑制することができる。
【００２５】
以下、本実施形態に係る可変抵抗器の一例として、１６の抵抗値を切り替え可能な可変抵抗器について図３を用いて説明する。図３に示す可変抵抗器では、４個の粗調用抵抗Ｒ1、Ｒ2、Ｒ3及びＲ4及び１６個の微調用抵抗ｒ1,1、ｒ1,2、ｒ1,3、ｒ1,4、ｒ2,1、・・・、ｒ4,4を用いて１６の抵抗値を切り替え可能としている。尚、図３では粗調用抵抗Ｒ及び当該粗調用抵抗Ｒに接続する微調用抵抗ｒの割り振りを４×４としているが、これに限らず２×８、８×２あるいは粗調用抵抗Ｒ毎に異なる数の微調用抵抗ｒを割り振ってもよい。粗調用抵抗Ｒを多く設けたほうが、微調用抵抗ｒによる微調幅が小さくなり粗調用抵抗Ｒと微調用抵抗ｒの間のノードの電圧振幅を小さく抑えやすく、寄生容量による位相遅れの影響を受けにくい。しかしながら、粗調用抵抗Ｒを多く設けると、回路規模が増大するため、粗調用抵抗Ｒの数は単純に増やすのではなく可変抵抗器に要求される仕様に従って適宜定める必要がある。
【００２６】
図３に示す可変抵抗器の粗調用スイッチＳＷ及び微調用スイッチＳＷの各々は、例えば４ビットの制御コードで表される制御信号によってオンオフが制御される。各制御コードと粗調用スイッチ及び微調用スイッチのオンオフの関係は特に限定しないが、以下の説明では図４に示すテーブルに従ってオンオフが制御されるものとする。図４に示すように、制御コードの上位２ビットは粗調用スイッチＳＷのオンオフを制御しており、「００」であれば粗調用スイッチＳＷ1、「０１」であれば粗調用スイッチＳＷ2、「１０」であれば粗調用スイッチＳＷ3、「１１」であれば粗調用スイッチＳＷ4が夫々オンとなる。一方、制御コードの下位２ビットは微調用スイッチＳＷのオンオフを制御しており、「００」であれば微調用スイッチＳＷi,1、「０１」であれば微調用スイッチＳＷi,2、「１０」であれば微調用スイッチＳＷi,3、「１１」であれば微調用スイッチＳＷi,4が夫々オンとなる。
【００２７】
より具体的には、制御コードのビット値が「００００」から「１１１１」まで増大するに従って、図３に示す可変抵抗器の抵抗値も単調に増加する。即ち、図３に示す可変抵抗は、制御コード「００００」のときに最小の抵抗値Ｒ1＋ｒ1,1を持ち、「１１１１」のときに最大の抵抗値Ｒ4＋ｒ4,4を持つ。
【００２８】
図３の可変抵抗器と基板との間の寄生容量を図５に示す。図５において、粗調用抵抗Ｒ及び微調用抵抗ｒは抵抗値に応じて長さを変えて示してある。以下、図６及び図７を用いて、図３の可変抵抗器が最小の抵抗値Ｒ1＋ｒ1,1を持つ場合と最大の抵抗値Ｒ4＋ｒ4,4を持つ場合の寄生容量の影響について定性的に説明する。
【００２９】
図６には、図３の可変抵抗器が最小の抵抗値Ｒ1＋ｒ1,1を持つ場合の等価回路について、図５と同様に抵抗値に応じて抵抗の長さを変えて示してある。図６において、オフの粗調用スイッチＳＷ2、ＳＷ3及びＳＷ4に接続される粗調用抵抗Ｒ2、Ｒ3及びＲ4、微調用抵抗ｒ2,1、ｒ2,2、ｒ2,3、ｒ2,4、ｒ3,1、・・・、ｒ4,4及びこれらの寄生容量は、電流出力端子ＯＵＴから切り離され、電圧入力端子ＩＮとグラウンドとの間の寄生抵抗Ｒp11及び当該寄生抵抗Ｒp11に直列接続される容量Ｃp11として等価的に接続される。
【００３０】
寄生抵抗Ｒp11は使用されていない粗調用抵抗Ｒ2、Ｒ3及びＲ4を含むため抵抗値が比較的大きく、寄生容量Ｃp11による位相遅れの影響は見えにくい。また、電圧入力端子ＩＮは電圧源で駆動されるため、寄生容量Ｃp11から出力される位相の遅れた電流のほとんどは電圧源に流れ込み、出力電流に影響を与えない。
【００３１】
また、オフの微調用スイッチＳＷ1,2、ＳＷ1,3及びＳＷ1,4に接続される微調用抵抗ｒ1,2、ｒ1,3及びｒ1,4及びこれらの寄生容量は、粗調用抵抗と微調用抵抗との間の節点Ａとグラウンドとの間の寄生抵抗Ｒp12及び当該寄生抵抗Ｒp12に直列接続される寄生容量Ｃp12として等価的に接続される。本実施形態に係る可変抵抗器では、節点Ａにおける電圧振幅は抵抗分圧によって十分小さく抑えられ、また、寄生容量Ｃp12の容量値も小さいため、当該寄生容量Ｃp12から出力される位相の遅れた電流の振幅も小さく、出力電流にほとんど影響を与えない。また、電流出力端子ＯＵＴに接続される寄生容量Ｃp13についても、電流出力端子ＯＵＴにおける電圧振幅が非常に小さいため影響をほとんど与えない。
【００３２】
図７には、図３の可変抵抗器が最大の抵抗値Ｒ4＋ｒ4,4を持つ場合の等価回路について、図６と同様に示してある。図７において、オフの粗調用スイッチＳＷ1、ＳＷ2及びＳＷ3に接続される粗調用抵抗Ｒ1、Ｒ2及びＲ3、微調用抵抗ｒ1,1、ｒ1,2、ｒ1,3、ｒ1,4、ｒ2,1、・・・、ｒ3,4及びこれらの寄生容量は、電流出力端子ＯＵＴから切り離され、電圧入力端子ＩＮとグラウンドとの間の寄生抵抗Ｒp21及び当該寄生抵抗Ｒp21に直列接続される容量Ｃp21として等価的に接続される。
【００３３】
寄生抵抗Ｒp21は使用されていない粗調用抵抗Ｒ1、Ｒ2及びＲ3を含むため抵抗値が比較的大きく、寄生容量Ｃp21による位相遅れの影響は見えにくい。また、電圧入力端子ＩＮは電圧源で駆動されるため、寄生容量Ｃp21から出力される位相の遅れた電流のほとんどは電圧源に流れ込み、出力電流に影響を与えない。
【００３４】
また、オフの微調用スイッチＳＷ4,1、ＳＷ4,2及びＳＷ4,3に接続される微調用抵抗ｒ4,1、ｒ4,2及びｒ4,3及びこれらの寄生容量は、粗調用抵抗と微調用抵抗との間の節点Ａとグラウンドとの間の寄生抵抗Ｒp22及び当該寄生抵抗Ｒp22に直列接続される寄生容量Ｃp22として等価的に接続される。本実施形態に係る可変抵抗器では、節点Ａにおける電圧振幅は抵抗分圧によって十分小さく抑えられ、また、寄生容量Ｃp22の容量値も小さいため、当該寄生容量Ｃp22から出力される位相の遅れた電流の振幅も小さく、出力電流にほとんど影響を与えない。また、電流出力端子ＯＵＴに接続される寄生容量Ｃp23についても、電流出力端子ＯＵＴにおける電圧振幅が非常に小さいため影響をほとんど与えない。
【００３５】
以下、図８を用いて、図３の可変抵抗器における寄生容量の影響について従来例と比較し、定量的に説明する。まず、図９に示すように、比較対象となる従来例の可変抵抗器は、共通の抵抗ＲI−８ＲU、１６個の調整用の抵抗ＲU、２ＲU、・・・、１６ＲU及びスイッチＳＷU1、ＳＷU2、・・・・、ＳＷU16で構成される。図９の可変抵抗器では、上記スイッチＳＷU1、ＳＷU2、・・・・、ＳＷU16を用いて共通の抵抗ＲI−８ＲUに接続される調整用の抵抗ＲU、２ＲU、・・・、１６ＲUを切り替え、ＲI−７ＲUからＲI−８ＲUまで１６値の切り替えが可能である。図３及び図９の可変抵抗器は可変幅として数十％程度を想定しているため、可変幅を２５％とし、２５ｋΩをセンター値とした場合の群遅延特性の比較結果を図８に示す。尚、群遅延量は、位相の周波数微分値に−１を乗じて得られる値で、各信号周波数における遅延時間を表す。
【００３６】
図８において、横軸が信号周波数［Ｈｚ］、縦軸が群遅延量［ｓ］を夫々表し、各信号周波数における図３の可変抵抗器の群遅延量を実線、図９の可変抵抗器の群遅延量を破線で夫々示している。抵抗値を最小値から最大値まで変化させた場合の群遅延量のばらつきは、図３の可変抵抗器では０．４ｎ［ｓ］程度で安定しており、図９の可変抵抗器に比べて、１／５以下に抑えられることがわかる。また、図３の可変抵抗器は群遅延量そのものも１ｎ［ｓ］を下回っており、図９の可変抵抗器に比べて小さいことがわかる。
【００３７】
以上説明したように、本実施形態に係る可変抵抗器では粗調用抵抗とこれに比べて抵抗値の小さい微調用抵抗を用いており、抵抗値を変化させても両抵抗の間の節点に接続される寄生容量及び当該節点における電圧振幅を安定して小さく抑えられる。従って、本実施形態に係る可変抵抗器によれば、チューニング回路を必要とせずに寄生容量による位相遅れのばらつきを小さくし、かつ、位相遅れそのものも低減させることができる。
【００３８】
（第２の実施形態）  
図１０に示すように、本発明の第２の実施形態に係る可変抵抗器の一例は、図３の可変抵抗器から粗調用スイッチＳＷ1、ＳＷ2、ＳＷ3及びＳＷ4を取り除き、微調用スイッチＳＷ1,1、ＳＷ1,2、ＳＷ1,3、ＳＷ1,4、ＳＷ2,1、・・・、ＳＷ4,4の他端に電流出力端子ＯＵＴを直接接続している。
【００３９】
図３の可変抵抗器と同様、図１０の可変抵抗器では４ビットの制御コードで表現される制御信号によって微調用スイッチＳＷ1,1、ＳＷ1,2、ＳＷ1,3、ＳＷ1,4、ＳＷ2,1、・・・、ＳＷ4,4のオンオフを制御する。即ち、図１０の可変抵抗器は、例えば図１１に示すように制御コードと当該制御コードによってオンとなる微調用スイッチを一対一で対応付けることにより、１６の抵抗値を切り替えることができる。
【００４０】
以上説明したように、本実施形態に係る可変抵抗器では粗調用スイッチを取り除き、微調用スイッチの他端と電流出力端子ＯＵＴを直接接続している。従って、本実施形態に係る可変抵抗器によれば、スイッチの数を減らし、粗調用スイッチによる寄生抵抗の影響を緩和することができる。
【００４１】
（第３の実施形態）  
前述した第２の実施形態では、微調用スイッチは排他的に動作し、同時に複数の微調用スイッチがオンとなることはない。しかしながら、本発明の第３の実施形態に係る可変抵抗器では同時に複数の微調用スイッチがオンとなってもよい。
【００４２】
以下、図１２を用いて本実施形態に係る可変抵抗器の一例について説明する。図１２の可変抵抗器は、電圧入力端子ＩＮ、４個の粗調用抵抗Ｒ、８個の微調用抵抗ｒ、１２個の微調用スイッチＳＷ及び電流出力端子ＯＵＴを有し、１６の抵抗値を切り替え可能である。
【００４３】
４個の粗調用抵抗Ｒ11、Ｒ12、Ｒ13及びＲ14の一端は、電圧入力端子ＩＮから並列に接続される。上記粗調用抵抗Ｒk（ｋは１１以上１４以下の任意の整数）の他端には微調用スイッチＳＷk,0の一端が接続されると共に、微調用抵抗ｒk,1及びｒk,2の一端が並列に接続される。尚、説明を簡単にするため、粗調用抵抗の抵抗値は、Ｒ11＜Ｒ12＜Ｒ13＜Ｒ14とし、粗調用抵抗Ｒkに接続される微調用抵抗の抵抗値は、ｒk,1＜ｒk,2とする。また、全ての微調用抵抗ｒは上記粗調用抵抗Ｒの最小値Ｒ11よりも小さな抵抗値を持つ。上記微調用抵抗ｒk,1及びｒk,2の他端には、微調用スイッチＳＷk,1及びＳＷk,2の一端が接続される。各微調用スイッチＳＷの他端は共に電流出力端子ＯＵＴに接続される。
【００４４】
図３及び図１０の可変抵抗器と同様、図１２の可変抵抗器では４ビットの制御コードで表現される制御信号によって微調用スイッチＳＷ11,1、ＳＷ11,2、ＳＷ12,1、・・・、ＳＷ14,2のオンオフを制御する。即ち、図１２の可変抵抗器は、例えば図１３に示すように制御コードと当該制御コードによってオンとなる微調用スイッチを制御することにより、１６の抵抗値を切り替えることができる。
【００４５】
まず、前述した第２の実施形態と同様に同時に１つの微調用スイッチのみがオンとなる場合の抵抗値について説明する。制御コードの下位２ビットが「００」のときに微調用スイッチＳＷk,0がオンとなり、図１２の可変抵抗器の抵抗値はＲkとなる。また、制御コードの下位２ビットが「１０」のときに微調用スイッチＳＷk,1がオンとなり、図１２の可変抵抗器の抵抗値はＲk＋ｒk,1となる。また、制御コードの下位２ビットが「１１」のときに微調用スイッチＳＷk,2オンとなり、図１２の可変抵抗器の抵抗値はＲk＋ｒk,2なる。
【００４６】
次に、同時に複数の微調用スイッチがオンとなる場合の抵抗値について説明する。制御コードの下位２ビットが「０１」のときに微調用スイッチＳＷk,1及びＳＷk,2がオンとなる。このとき、粗調用抵抗Ｒkの他端には微調用抵抗ｒk,1及びｒk,2の一端が並列に接続され、図１２の可変抵抗器の抵抗値はＲk＋ｒk,1//ｒk,2となる。ここで、「//」は抵抗の並列接続を表す。従って、微調用スイッチＳＷk,1及びＳＷk,2がオンのとき、抵抗値ｒk,1//ｒk,2の微調用抵抗を粗調用抵抗Ｒkに接続するのと同様の効果が得られる。尚、抵抗値ｒk,1//ｒk,2は、ｒk,1よりも小さいので、粗調用抵抗Ｒkに接続される微調用抵抗の抵抗値は、０＜ｒk,1//ｒk,2＜ｒk,1＜ｒk,2となる。
【００４７】
以上説明したように、本実施形態に係る可変抵抗器では同時に複数の微調用抵抗が選択されることを許容し、切り替え可能な抵抗値を増大させている。従って、本実施形態に係る可変抵抗器によれば、微調用抵抗及び微調用スイッチの数を減らすことができる。尚、図１２では、微調用抵抗として０Ω（ショート）を設けたが、０Ωを設けなくてもよい。また、同時に３本以上の微調用抵抗が選択されてもよい。
【００４８】
（第４の実施形態）  
本発明の第４の実施形態に係る可変抵抗器では、前述した第１乃至第３の実施形態における粗調用抵抗Ｒと電圧入力端子ＩＮとの間に共通の抵抗Ｒcを設ける。  
例えば図１４に示すように、図１２の可変抵抗器において共通の抵抗Ｒcを設けることにより、各粗調用抵抗ＲkをＲk−Ｒcに置き換えることができる。抵抗をシリコン基板上で形成する場合、面積は抵抗値に対して単調に増加するため、粗調用抵抗に共通部分を設けることにより回路面積を削減できる。
【００４９】
以上説明したように、本実施形態に係る可変抵抗器では粗調用抵抗と電圧入力端子との間に共通の抵抗を設けている。従って、本実施形態に係る可変抵抗器によれば各粗調用抵抗の抵抗値を低減させて回路面積を削減することができる。
【００５０】
（第５の実施形態）  
前述した第１乃至第４の実施形態に係る可変抵抗器はアクティブ・フィルタに応用可能である。本発明の第５の実施形態では第１乃至第４のいずれかの実施形態に係る可変抵抗器と、演算増幅器と、容量とを用いてアクティブ・フィルタを構成する。
【００５１】
第１乃至第４のいずれかの実施形態に係る可変抵抗器を用いて、例えば図１５Ａに示す５次抵抗両終端型ＬＣフィルタから図１５Ｂに示すアクティブ・フィルタを構成することができる。図１５Ｂのアクティブ・フィルタでは、演算増幅器の入力端子に第１乃至第４のいずれかの実施形態に係る可変抵抗器の電流出力端子ＯＵＴを接続し、信号歪を低く保つと共に位相回転量を抑えている。また、可変抵抗器の抵抗値を切り替えることにより、カットオフ周波数をスケーリングして帯域幅を切り替えることができる。また、可変抵抗器の抵抗値を変えることにより、容量及び抵抗の製造ばらつきを補償することもできる。
【００５２】
以上説明したように、本実施形態に係るアクティブ・フィルタでは、第１乃至第４のいずれかの実施形態に係る可変抵抗器を用いて構成している。従って、本実施形態に係るフィルタによれば可変抵抗器の抵抗値を切り替えて帯域幅を可変にしたり、他の構成素子の製造ばらつきを補償したりすることができる。
【００５３】
（第６の実施形態）  
前述した第１乃至第４の実施形態に係る可変抵抗器は可変利得増幅器に応用可能である。本発明の第６の実施形態では第１乃至第４のいずれかの実施形態に係る可変抵抗器と、演算増幅器とを用いて可変利得増幅器を構成する。
【００５４】
図１６に示すように、本実施形態に係る可変利得増幅器は演算増幅器の入力端子に第１乃至第４のいずれかの実施形態に係る可変抵抗器ＶＲ１１及びＶＲ１２の電流出力端子ＯＵＴを接続し、信号歪を低く保つと共に位相回転量を抑えている。また、演算増幅器の出力は第１乃至第４のいずれかの実施形態に係る可変抵抗器ＶＲ２１及びＶＲ２２によって帰還をかけられている。本実施形態に係る可変利得増幅器の利得は、可変抵抗器ＶＲ１１、ＶＲ１２、ＶＲ２１及びＶＲ２２の抵抗値を変化させることによって切り替えることができる。
【００５５】
以上説明したように、本実施形態に係る可変利得増幅器では、第１乃至第４のいずれかの実施形態に係る可変抵抗器を用いて構成している。従って、本実施形態に係るフィルタによれば可変抵抗器による信号の位相遅れが減少するため可変利得増幅器を広帯域で動作させることができる。
【００５６】
（第７の実施形態）  
前述した第５の実施形態に係るフィルタ及び第６の実施形態に係る可変利得増幅器は、無線通信機の送受信システムに応用可能である。本発明の第７の実施形態では第５の実施形態に係るフィルタ及び第６の実施形態に係る可変利得増幅器を用いて受信機を構成する。
【００５７】
図１７に示すように、本実施形態に係る受信機はアンテナ１０１、低雑音増幅器１０２、周波数変換器１０３、フィルタ１０４、可変利得増幅器１０５及びアナログ−デジタル変換器１０６を有する。
【００５８】
アンテナ１０１は電波を受信し、受信信号を低雑音増幅器１０２に渡す。低雑音増幅器１０２は、上記受信信号を増幅する。周波数変換器１０３は、上記低雑音増幅器１０２によって増幅された受信信号をダウンコンバートして、受信ベースバンド信号をフィルタ１０４に渡す。
【００５９】
フィルタ１０４は、前述した第５の実施形態に係るフィルタであって、受信ベースバンド信号から妨害波を除去する。可変利得増幅器１０５は、前述した第６の実施形態に係る可変利得増幅器であって、フィルタ１０４で妨害波除去された受信ベースバンド信号を所望の信号レベルまで増幅し、アナログ−デジタル変換器１０６に渡す。
【００６０】
アナログ−デジタル変換器１０６は、可変利得増幅器１０５で増幅された受信ベースバンド信号をデジタル受信信号に変換する。上記デジタル受信信号は、図示しないデジタル処理部によって復調される。
【００６１】
以上説明したように、本実施形態に係る受信機では、第５の実施形態に係るフィルタ及び第６の実施形態に係る可変利得増幅器を用いて構成している。従って、本実施形態に係る受信機によれば、フィルタ及び可変利得増幅器の位相遅れが低減し、高い復調精度を得られる。
【００６２】
なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００６３】
【図１】第１の実施形態に係る可変抵抗器を示す回路図。
【図２】図１に示すスイッチの一例を示す回路図。
【図３】図１の可変抵抗器の一例を示す回路図。
【図４】図３の可変抵抗器における制御コードとスイッチのオンオフの対応を示すテーブル。
【図５】図３の可変抵抗器における寄生容量を概念的に示す図。
【図６】図３の可変抵抗器が最小値を持つ場合の寄生素子を概念的に示す図。
【図７】図３の可変抵抗器が最大値を持つ場合の寄生素子を概念的に示す図。
【図８】図３の可変抵抗器及び従来例の群遅延特性を示すグラフ図。
【図９】図８における従来例の可変抵抗器を示す回路図。
【図１０】第２の実施形態に係る可変抵抗器の一例を示す回路図。
【図１１】図１０の可変抵抗器における制御コードとスイッチのオンオフの対応を示すテーブル。
【図１２】第３の実施形態に係る可変抵抗器の一例を示す回路図。
【図１３】図１２の可変抵抗器における制御コードとスイッチのオンオフの対応を示すテーブル。
【図１４】第４の実施形態に係る可変抵抗器の一例を示す回路図。
【図１５Ａ】５次抵抗両終端型ＬＣフィルタの一例を示す回路図。
【図１５Ｂ】第１乃至第４のいずれかの実施形態に係る可変抵抗器を用いて構成した、図１５ＡのＬＣフィルタに相当するアクティブ・フィルタを示す回路図。
【図１６】第１乃至第３のいずれかの実施形態に係る可変抵抗器を用いて構成した可変利得増幅器を示す回路図。
【図１７】図１５Ｂのアクティブ・フィルタ及び図１６に示す可変利得増幅器を用いて構成した受信機を示すブロック図。
【符号の説明】
【００６４】
１０１・・・アンテナ
１０２・・・周波数変換器
１０３・・・低雑音増幅器
１０４・・・フィルタ
１０５・・・可変利得増幅器
１０６・・・アナログ−デジタル変換器
【図１】
0004818224.tif 000003
【図２】
0004818224.tif 000004
【図３】
0004818224.tif 000005
【図４】
0004818224.tif 000006
【図５】
0004818224.tif 000007
【図６】
0004818224.tif 000008
【図７】
0004818224.tif 000009
【図８】
0004818224.tif 000010
【図９】
0004818224.tif 000011
【図１０】
0004818224.tif 000012
【図１１】
0004818224.tif 000013
【図１２】
0004818224.tif 000014
【図１３】
0004818224.tif 000015
【図１４】
0004818224.tif 000016
【図１５Ａ】
0004818224.tif 000017
【図１５Ｂ】
0004818224.tif 000018
【図１６】
0004818224.tif 000019
【図１７】
0004818224.tif 000020