(57)【特許請求の範囲】
【請求項１】
計算資源が論理的に分割されて割り当てられた複数の論理区画を有し、各論理区画においてオペレーティングシステムが独立に動作可能に構成された情報処理装置であって、
それぞれ個別の物理アドレスを割り当てられた各論理区画から通信要求を受け取り、データの送受信制御を行うネットワークドライバを含み、
前記ネットワークドライバは、一の論理区画から受け取るフレームを、当該情報処理装置内の他の論理区画に送信されるフレームであるか、当該情報処理装置以外の外部装置に送信されるフレームであるかを区別することなく、当該情報処理装置に接続された通信中継装置にＤＭＡを用いて送信し、
前記通信中継装置は前記フレームの宛先を前記フレームの宛先アドレスにもとづいて判定し、前記フレームが他の論理区画に送信されるものであるなら、前記フレームを前記ネットワークドライバにループバックすることにより、前記ネットワークドライバに割り込みがかかり、前記フレームがＤＭＡを用いて前記ネットワークドライバに転送され、
前記ネットワークドライバが、前記通信中継装置からループバックにより受け取るフレームを当該フレームの宛先アドレスに応じて他の論理区画に渡すことを特徴とする情報処理装置。
【請求項２】
前記ネットワークドライバは、一の論理区画から他の論理区画に渡されるべきデータを、前記他の論理区画の物理アドレスを宛先とする送信フレームとして前記一の論理区画から受け取って前記通信中継装置に送信し、前記通信中継装置からループバックされる当該データを受信フレームとして受信することにより、当該データを前記他の論理区画に渡すことを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記ネットワークドライバは、前記一の論理区画から受け取る前記フレームを前記一の論理区画により参照されるメモリ空間から前記通信中継装置にＤＭＡ転送し、前記通信中継装置からループバックされる前記フレームを前記他の論理区画により参照されるメモリ空間にＤＭＡ転送することを特徴とする請求項１または２に記載の情報処理装置。
【請求項４】
計算資源が論理的に分割されて割り当てられた複数の論理区画を有し、各論理区画においてオペレーティングシステムが独立に動作可能に構成された情報処理装置におけるネットワークドライバのプログラムであって、
それぞれ個別の物理アドレスを割り当てられた各論理区画から通信要求を受け取り、データの送受信制御を行う機能と、
一の論理区画から受け取るフレームを、当該情報処理装置内の他の論理区画に送信されるフレームであるか、当該情報処理装置以外の外部装置に送信されるフレームであるかを区別することなく、当該情報処理装置に接続された通信中継装置にＤＭＡを用いて送信する機能と、
前記通信中継装置において前記フレームの宛先アドレスにもとづいて前記フレームが他の論理区画に送信されるものであると判定され、前記フレームが前記通信中継装置から前記ネットワークドライバにループバックされることにより、前記ネットワークドライバに割り込みがかかり、前記フレームがＤＭＡを用いて前記ネットワークドライバに転送された場合に、前記通信中継装置からループバックにより受け取るフレームを当該フレームの宛先アドレスに応じて他の論理区画に渡す機能とを前記情報処理装置に実現させることを特徴とするプログラム。
【請求項５】
計算資源が論理的に分割されて割り当てられた複数の論理区画を有し、各論理区画においてオペレーティングシステムが独立に動作可能に構成された情報処理装置と、前記情報処理装置が接続された通信中継装置とを含む情報処理システムであって、
前記情報処理装置は、それぞれ個別の物理アドレスを割り当てられた各論理区画から通信要求を受け取り、データの送受信制御を行うネットワークドライバを含み、
前記通信中継装置は、前記情報処理装置から通信ポートに入力されるフレームを前記情報処理装置にループバックするポート制御部を含み、
前記ネットワークドライバは、一の論理区画から受け取るフレームを、当該情報処理装置内の他の論理区画に送信されるフレームであるか、当該情報処理装置以外の外部装置に送信されるフレームであるかを区別することなく、当該情報処理装置に接続された通信中継装置にＤＭＡを用いて送信し、
前記通信中継装置は前記フレームの宛先を前記フレームの宛先アドレスにもとづいて判定し、前記フレームが他の論理区画に送信されるものであるなら、前記フレームを前記ネットワークドライバにループバックすることにより、前記ネットワークドライバに割り込みがかかり、前記フレームがＤＭＡを用いて前記ネットワークドライバに転送され、
前記ネットワークドライバが、前記通信中継装置からループバックにより受け取るフレームを当該フレームの宛先アドレスに応じて他の論理区画に渡すことを特徴とする情報処理システム。
【請求項６】
前記通信中継装置は、
前記情報処理装置に接続された通信ポートに対応づけてループバックの対象となる物理アドレスをあらかじめ記憶したアドレステーブルと、
前記情報処理装置から前記通信ポートに入力されたフレームの宛先物理アドレスが前記アドレステーブルに格納されたループバックの対象となる物理アドレスに一致する場合に、その入力フレームを前記情報処理装置にループバックするポート制御部とを含むことを特徴とする請求項１に記載の情報処理装置。
【請求項７】
前記情報処理装置は、計算資源が論理的に分割されて割り当てられ、それぞれ個別の物理アドレスが割り当てられた複数の論理区画を有し、
前記アドレステーブルは、前記情報処理装置内の各論理区画の物理アドレスを前記ループバックの対象となる物理アドレスとして格納し、
前記ポート制御部は、前記通信ポートに、一の論理区画から他の論理区画の物理アドレスを宛先とするフレームパケットが入力された場合に、その入力フレームの宛先アドレスが前記アドレステーブルに格納されたループバックの対象となる物理アドレスに一致することから、その入力フレームを前記他の論理区画にループバックすることを特徴とする請求項６に記載の情報処理装置。
【請求項８】
前記ポート制御部は、前記情報処理装置から前記通信ポートに入力されたフレームがブロードキャストまたはマルチキャストされるべきフレームである場合には、その入力フレームを当該通信ポート以外のポートに出力するとともに、当該通信ポートに接続された前記情報処理装置にループバックすることを特徴とする請求項７に記載の情報処理装置。
【請求項９】
計算資源が論理的に分割されて割り当てられ、それぞれ個別の物理アドレスが割り当てられた複数の論理区画を有する情報処理装置におけるネットワークドライバによって行われる前記複数の論理区画の間の通信制御方法であって、
一の論理区画から受け取るフレームを、当該情報処理装置内の他の論理区画に送信されるフレームであるか、当該情報処理装置以外の外部装置に送信されるフレームであるかを区別することなく、前記一の論理区画のメモリ空間から当該情報処理装置に接続された通信中継装置にＤＭＡを用いて転送するステップと、
前記通信中継装置において前記フレームの宛先アドレスにもとづいて前記フレームが他の論理区画に送信されるものであると判定され、前記フレームが前記通信中継装置から前記ネットワークドライバにループバックされることにより、前記ネットワークドライバに割り込みがかかり、前記フレームがＤＭＡを用いて前記ネットワークドライバに転送された場合に、前記通信中継装置からループバックにより受け取るフレームを当該フレームの宛先アドレスに応じて他の論理区画のメモリ空間に転送するステップとを含むことを特徴とする通信制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の論理区画の間でデータをやりとりするための情報処理装置、情報処理システム、通信中継装置および通信制御方法に関する。
【背景技術】
【０００２】
一つの計算機システムのＣＰＵ、メモリ、Ｉ／Ｏデバイスなどの計算資源を複数の論理区画（ロジカルパーティション）に分割し、各論理区画上にオペレーティングシステムを独立に動作させる技術が知られている。このように論理区画化された計算機システムでは、通常、論理区画の制御を行うハイパーバイザと呼ばれる基本プログラムが動作する。ハイパーバイザは、各論理区画に計算資源の割り当て制御を行い、各論理区画を一つの仮想的な計算機として動作させる。
【０００３】
この論理区画化（ロジカルパーティショニング）技術は、一台の計算機で複数の異なるオペレーティングシステムを動作させるマルチオペレーティングシステムを実現する目的や、一台の計算機を仮想的な並列計算機に見立て、並列処理のアプリケーションを実行する目的などに利用される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような複数の論理区画を有するシステムにおいて、論理区画間でデータのやりとりをするためには、論理区画間の通信機能を独自に設計し、実装する必要があり、開発コストがかかる。また、独自に設計された通信機能を用いてオペレーティングシステムやドライバなどの基本ソフトウエアや並列処理アプリケーションを開発することになるため、ソフトウエア開発者の負担も増える。
【０００５】
また、論理区画間でデータをやりとりするためには、ある論理区画が参照するメモリ空間から他の論理区画が参照するメモリ空間へデータをコピーする必要があるため、コピーによるオーバーヘッドが大きいという問題もある。
【０００６】
本発明はこうした課題に鑑みてなされたものであり、その目的は、複数の論理区画間で効率良くデータをやりとりすることのできる論理区画間の通信技術を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある態様の情報処理装置は、計算資源が論理的に分割されて割り当てられた複数の論理区画を有し、各論理区画においてオペレーティングシステムが独立に動作可能に構成された情報処理装置であって、それぞれ個別の物理アドレスを割り当てられた各論理区画から通信要求を受け取り、データの送受信制御を行うネットワークドライバを含む。前記ネットワークドライバは、一の論理区画から入力されるフレームを宛先アドレスを参照することなく通信中継装置に送信し、前記通信中継装置からループバックにより受け取るフレームを当該フレームの宛先アドレスに応じて他の論理区画に渡す。
【０００８】
ここで、前記一の論理区画から前記ネットワークドライバに入力されるフレームは、他の論理区画に渡されるべきデータであってもよく、当該情報装置以外の外部装置に送信されるべきデータであってもよく、前記ネットワークドライバは、両者のデータを区別することなく、通信中継装置に送出する。これによれば、前記一の論理区画から前記ネットワークドライバに入力されるフレームが、他の論理区画に渡されるべきデータである場合、前記ネットワークドライバは、前記通信中継装置からループバックされる当該データを受信フレームとして受信することにより、当該データを前記他の論理区画に渡すことができ、また、前記一の論理区画から前記ネットワークドライバに入力されるフレームが、当該情報装置以外の外部装置に送信されるべきデータである場合、前記ネットワークドライバは、前記通信中継装置を介して当該データを前記外部装置に送信することができる。
【０００９】
本発明の別の態様は、情報処理システムである。この情報処理システムは、計算資源が論理的に分割されて割り当てられた複数の論理区画を有し、各論理区画においてオペレーティングシステムが独立に動作可能に構成された情報処理装置と、前記情報処理装置が接続された通信中継装置とを含む情報処理システムである。前記情報処理装置は、それぞれ個別の物理アドレスを割り当てられた各論理区画から通信要求を受け取り、データの送受信制御を行うネットワークドライバを含む。前記通信中継装置は、前記情報処理装置から通信ポートに入力されるフレームを前記情報処理装置にループバックするポート制御部を含む。前記ネットワークドライバは、一の論理区画から受け取るフレームを宛先アドレスを参照することなく通信中継装置に送信し、前記通信中継装置からループバックにより受け取るフレームを当該フレームの宛先アドレスに応じて他の論理区画に渡す。
【００１０】
本発明のさらに別の態様は、通信中継装置である。この装置は、通信ポートに情報処理装置が接続された通信中継装置であって、前記通信ポートに対応づけてループバックの対象となる物理アドレスをあらかじめ記憶したアドレステーブルと、前記情報処理装置から前記通信ポートに入力されたフレームの宛先物理アドレスが前記アドレステーブルに格納されたループバックの対象となる物理アドレスに一致する場合に、その入力フレームを前記情報処理装置にループバックするポート制御部とを含む。
【００１１】
本発明のさらに別の態様は、通信制御方法である。この方法は、計算資源が論理的に分割されて割り当てられ、それぞれ個別の物理アドレスが割り当てられた複数の論理区画の間の通信制御方法であって、一の論理区画から受け取るフレームを宛先アドレスを参照することなく前記一の論理区画のメモリ空間から通信中継装置に転送するステップと、前記通信中継装置からループバックにより受け取るフレームを当該フレームの宛先アドレスに応じて他の論理区画のメモリ空間に転送するステップとを含む。
【００１２】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、コンピュータプログラム、データ構造、記録媒体などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１３】
本発明によれば、複数の論理区画間の通信を高速に行うことができる。
【発明を実施するための最良の形態】
【００１４】
図１は、実施の形態に係る情報処理システムの構成図である。情報処理システムは、情報処理装置１００と、情報処理装置１００が接続されたレイヤ２スイッチ２００とを含む。
【００１５】
情報処理装置１００は、プロセッサ、メモリ、Ｉ／Ｏデバイスなどの計算資源を有する一台の計算機である。情報処理装置１００は、複数の論理区画（以下、「ＬＰＡＲ（logical partition）」という）１０ａ、１０ｂ、…、１０ｎに分割され、各ＬＰＡＲ１０ａ〜１０ｎに計算資源が割り当てられる。各ＬＰＡＲ上では割り当てられた計算資源を利用してオペレーティングシステムが互いに独立に動作する。
【００１６】
各ＬＰＡＲ１０ａ〜１０ｎには、ネットワークを介した通信に必要なＭＡＣ（Media Access Control）アドレス、ＩＰ（Internet Protocol）アドレスなど、各ＬＰＡＲ１０ａ〜１０ｎを一意に識別するためのアドレス情報が個別に割り当てられている。
【００１７】
各ＬＰＡＲ１０ａ〜１０ｎはネットワークプロトコルスタックをもち、ネットワークプロトコルにしたがってＭＡＣアドレスやＩＰアドレスを宛先アドレスに指定したフレームを生成し、ネットワークドライバ（以下、単に「ドライバ」と呼ぶ）４０に渡す。
【００１８】
ここでは、ＩＰアドレスからイーサネット（登録商標）の物理アドレスであるＭＡＣアドレスを求めるためのＡＲＰ（Address Resolution Protocol）などの手順は省略し、簡単のため、ネットワークプロトコルスタックによってＭＡＣアドレス宛のイーサネットフレームが生成されるとして説明する。
【００１９】
ドライバ４０は、複数のＬＰＡＲ１０ａ〜１０ｎからの通信要求を調停し、各ＬＰＡＲ１０ａ〜１０ｎから渡されたフレームをレイヤ２スイッチ２００にＤＭＡ（Direct Memory Access）転送により送信する。レイヤ２スイッチ２００は、ドライバ４０から入力されたフレームを宛先アドレスにしたがって転送する。また、ドライバ４０は、レイヤ２スイッチ２００から割り込みを受けて、各ＬＰＡＲ１０ａ〜１０ｎ宛のフレームをレイヤ２スイッチ２００からＤＭＡ転送により受信し、受信フレームを宛先のＬＰＡＲのネットワークプロトコルスタックに渡す。
【００２０】
ドライバ４０は、複数のＬＰＡＲ１０ａ〜１０ｎに計算資源を割り当てる制御を行うハイパーバイザと呼ばれる基本システム内に設けられ、常時動作するものであってもよく、あるいは、ドライバ４０は、１つのＬＰＡＲとして計算資源を割り当てられてもよい。後者の場合、ドライバ４０は、他のＬＰＡＲ１０ａ〜１０ｎにおけるオペレーティングシステムと同様に、時分割で動作する１つのプロセスとなる。
【００２１】
レイヤ２スイッチ２００は、通信中継装置の一例であり、ＯＳＩ参照モデルの第２レイヤであるデータリンク層において、データの送受信単位であるフレームの宛先アドレスを判定してフレームを転送する。データリンク層のプロトコルとしてＭＡＣ（メディアアクセス制御）があり、ＭＡＣアドレスによりフレームの宛先アドレスを判定する通信中継装置は、一般にスイッチングハブと呼ばれている。スイッチングハブは、ブリッジとして動作し、端末から通信ポートに入力されたフレームのヘッダを解析して宛先アドレスを検出し、宛先の端末が接続された通信ポートにフレームを転送し、その転送先の通信ポートからフレームを出力する。スイッチングハブには、フレームの宛先アドレスを解析するために入力されたフレームを一時的に蓄積するバッファが設けられる。
【００２２】
レイヤ２スイッチ２００には、複数の情報処理装置が接続され、それらの情報処理装置は、レイヤ２スイッチ２００を介して互いに通信することができる。レイヤ２スイッチ２００に接続される各情報処理装置は、上述のように論理区画化されていてもよく、論理区画化されていない通常の計算機であってもよい。また、レイヤ２スイッチ２００は、さらに他のレイヤ２スイッチとカスケード接続され、他のレイヤ２スイッチに接続された情報処理装置との通信を中継することができる。
【００２３】
本実施の形態の情報処理システムでは、情報処理装置１００内の各ＬＰＡＲ１０ａ〜１０ｎが外部の他の情報処理装置との間でデータのやりとりをする場合に、レイヤ２スイッチ２００を介して通信することはもちろんのこと、情報処理装置１００内の複数のＬＰＡＲ１０ａ〜１０ｎの間で内部的にデータをやりとりする場合でも、レイヤ２スイッチ２００を介して通信する。その目的のために、本実施の形態のレイヤ２スイッチ２００には、通常のスイッチング機能と併用されるループバック機能が備えられる。
【００２４】
まず、比較のために、図２（ａ）を参照して、レイヤ２スイッチ２００を介さずに、情報処理装置１００の複数のＬＰＡＲ１０ａ〜１０ｎが互いに通信する方法を説明する。ここでは、２つのＬＰＡＲ１０ａ、１０ｂ（「ＬＰＡＲ１」、「ＬＰＡＲ２」と呼ぶ）の間で内部的な通信を行う場合を説明する。
【００２５】
ＬＰＡＲ１のネットワークプロトコルスタック（以下、単に「プロトコルスタック」と呼ぶ）２０ａは、ドライバ４０内に設けられたＬＰＡＲ１により参照されるメモリ空間にフレーム５２ａを生成する。ドライバ４０は、ＬＰＡＲ１により生成されたフレーム５２ａをＬＰＡＲ２のプロトコルスタック２０ｂに渡すために、ＬＰＡＲ２から参照することのできるメモリ空間５０ｂに当該フレーム５２ａをコピーする。コピーされたフレームを符号５４ｂで示す。
【００２６】
ＬＰＡＲ２のプロトコルスタック２０ｂは、ドライバ４０からの通知を受けて、ＬＰＡＲ２が参照可能なメモリ空間５０ｂから、コピーされたフレーム５４ｂを読み出し、プロトコル処理する。
【００２７】
このように、２つのＬＰＡＲ１、ＬＰＡＲ２の間でデータをやりとりする際、ドライバ４０は、送信元のＬＰＡＲ１が参照するメモリ空間５０ａから送信先のＬＰＡＲ２が参照するメモリ空間５０ｂへのメモリ間コピーを行う必要があり、コピー処理のオーバーヘッドが大きい。
【００２８】
また、送信元のＬＰＡＲ１は、当該情報処理装置１００以外の外部の装置と通信する場合もあるため、ドライバ４０は、ＬＰＡＲ１のプロトコルスタック２０ａが生成するフレームの宛先ＭＡＣアドレスを調べて、当該情報処理装置１００内の他のＬＰＡＲ宛のフレームであるか、当該情報処理装置１００以外の外部の装置宛のフレームであるかを判別する必要がある。ドライバ４０は、宛先ＭＡＣアドレスの判別結果に応じて、内部のＬＰＡＲ宛のフレームであれば、メモリ間コピーを行い、外部の装置宛のフレームであれば、レイヤ２スイッチ２００にＤＭＡ転送することになる。
【００２９】
このように、ドライバ４０は、情報処理装置１００内の各ＬＰＡＲから受け取ったフレームの宛先ＭＡＣアドレスを逐一調べ、内部の通信であるか、外部の通信であるかを判別することになるため、処理コストが非常に大きく、情報処理装置１００のプロセッサ資源がこの判別処理のために消費されてしまう。
【００３０】
そこで、本実施の形態では、メモリ間コピーを使用せずに、レイヤ２スイッチ２００のループバック機能を利用して、ＬＰＡＲ１のフレームをＬＰＡＲ２にＤＭＡ転送により受信させる。
【００３１】
図２（ｂ）は、レイヤ２スイッチ２００のループバック機能を利用して、２つのＬＰＡＲ１、ＬＰＡＲ２間でデータのやりとりをする方法を説明する図である。
【００３２】
ドライバ４０は、ＬＰＡＲ１のプロトコルスタック２０ａがメモリ空間５０ａに生成したフレーム５２ａをレイヤ２スイッチ２００の通信ポートに宛先ＭＡＣアドレスを参照することなくＤＭＡ転送する。レイヤ２スイッチ２００の通信ポートは、ドライバ４０から入力されたフレームをドライバ４０にループバックする。このとき、ドライバ４０に対して割り込みがかかり、レイヤ２スイッチ２００の通信ポートからドライバ４０に当該フレームがＤＭＡ転送され、ＬＰＡＲ２から参照可能なメモリ空間５０ｂにフレーム５４ｂが受信される。
【００３３】
本実施の形態のレイヤ２スイッチ２００は、情報処理装置１００内の各ＬＰＡＲ１０ａ〜１０ｎのＭＡＣアドレスをループバック対象のアドレスとしてあらかじめテーブルに記憶しており、情報処理装置１００が接続される通信ポートにフレームが入力されると、その入力フレームの宛先ＭＡＣアドレスがループバック対象のアドレスであるかどうかを判定し、ループバック対象のアドレスである場合に、入力されたフレームをそのまま情報処理装置１００にループバックする。
【００３４】
なお、ここでいうループバックとは、入力されたすべてのフレームを反射させることではなく、宛先ＭＡＣアドレスがあらかじめ登録されたアドレスである場合に限り、入力フレームを反射させることを意味しており、通常のループバックとは異なる意味で用いられていることに留意する。
【００３５】
レイヤ２スイッチ２００のループバック機能を利用すれば、メモリ間コピーが発生せず、ハードウエアのＤＭＡ転送によって、入力されたフレームが送信元のＬＰＡＲ１のメモリ空間５０ａから送信先のＬＰＡＲ２のメモリ空間５０ｂに転送されるため、情報処理装置１００のプロセッサ資源を消費することがない。
【００３６】
また、ドライバ４０は、情報処理装置１００内の複数のＬＰＡＲ間で内部的に送信されるフレームであるか、あるＬＰＡＲから当該情報処理装置１００以外の外部装置に送信されるフレームであるかを区別することなく、すべての生成されたフレームを単にレイヤ２スイッチ２００に送信し、レイヤ２スイッチ２００から割り込みがかかった場合に情報処理装置１００内のいずれかのＬＰＡＲ宛のフレームを受信すればよい。このように、ドライバ４０は、内部通信か、外部通信かを区別することなく、レイヤ２スイッチ２００に対してフレームの送受信を行うだけでよく、ドライバ４０においてフレームの宛先ＭＡＣアドレスを判定する処理は一切必要とされない。
【００３７】
図２（ｂ）で説明したＬＰＡＲ間通信を実現するために、本実施の形態のレイヤ２スイッチ２００には、通常のスイッチング機能にループバック機能が追加されて、スイッチング機能が拡張されている。
【００３８】
図３は、ドライバ４０の構成を示す図である。ドライバ４０内には、複数のＬＰＡＲ１０ａ〜１０ｎのそれぞれに対応するメモリ空間５０ａ〜５０ｎが設けられる。各メモリ空間５０ａ〜５０ｎには、各ＬＰＡＲ１０ａ〜１０ｎのプロトコルスタック２０ａ〜２０ｎにより送信フレーム５２ａ〜５２ｎが生成される。
【００３９】
情報処理装置１００とレイヤ２スイッチ２００との間に物理的には１つの通信ポートしか存在しないため、ドライバ４０に設けられた調停部６０は、複数のＬＰＡＲ１０ａ〜１０ｎからの通信要求を調停する。具体的には、調停部６０は、各メモリ空間５０ａ〜５０ｎに生成された送信フレーム５２ａ〜５２ｎの送出要求を調停し、いずれか１つの送信フレームを物理層インタフェース７０に与える。たとえば、調停部６０は、送信フレーム５２ａ〜５２ｎを到着順もしくは優先度順に物理層インタフェース７０に与える。
【００４０】
物理層インタフェース７０は、レイヤ２スイッチ２００の通信ポートに対してフレームを入出力するためのインタフェースである。物理層インタフェース７０は、調停部６０から与えられたフレームをレイヤ２スイッチ２００の通信ポートに対して送出する。また、物理層インタフェース７０は、レイヤ２スイッチ２００の通信ポートから入力されるフレームを宛先ＭＡＣアドレスにもとづいて対応するメモリ空間（符号５０ａ〜５０ｎのいずれか）にＤＭＡ転送する。受信時のＤＭＡ転送により、各メモリ空間５０ａ〜５０ｎに受信フレーム５４ａ〜５４ｎが形成され、対応するＬＰＡＲ１０ａ〜１０ｎのプロトコルスタック２０ａ〜２０ｎに渡される。
【００４１】
ここで、調停部６０は、ＬＰＡＲ１０ａ〜１０ｎから入力されるフレームが、情報処理装置１００内の他のＬＰＡＲ宛のフレームであるか、情報処理装置１００以外の外部装置宛に送信されるフレームであるかを区別することなく、入力されたフレームをすべて物理層インタフェース７０に与え、物理層インタフェース７０からレイヤ２スイッチ２００に送出させる。言い換えれば、調停部６０は、ＬＰＡＲ１０ａ〜１０ｎから入力される送信フレームの宛先ＭＡＣアドレスを調べることなく、送信フレームを物理層インタフェース７０に与える。また、フレームをレイヤ２スイッチ２００から受信した際は、物理層インタフェース７０が宛先ＭＡＣアドレスによってＤＭＡ転送先を決め、宛先ＭＡＣアドレスに対応するメモリ空間に受信フレームを直接ＤＭＡ転送するため、ドライバ４０がソフトウエア処理によって宛先ＭＡＣアドレスを調べる必要はない。
【００４２】
次に、レイヤ２スイッチ２００の機能構成を説明する。まず、図４を参照して、レイヤ２スイッチ２００の通常のスイッチング機能を説明し、次に、図５を参照して、レイヤ２スイッチ２００のスイッチング機能にループバック機能が追加されて機能拡張されることを説明する。
【００４３】
図４は、比較のために、レイヤ２スイッチをカスケード接続した通常の構成を示す。第１のレイヤ２スイッチ２０１のポートＡ（符号２１１）には、第２のレイヤ２スイッチ２０２がカスケード接続されている。第２のレイヤ２スイッチ２０２のポートＡ、ポートＢ、ポートＣには、それぞれ計算機１０１、１０２、１０３（以下、それぞれ「ＰＣ１」、「ＰＣ２」、「ＰＣ３」と呼ぶ）が接続されている。ＰＣ１、ＰＣ２、ＰＣ３のＭＡＣアドレスは、それぞれＭＡＣ１、ＭＡＣ２、ＭＡＣ３であるとする。
【００４４】
第１のレイヤ２スイッチ２０１のポートＢ（符号２１２）には、計算機１０４（「ＰＣ４」）が接続され、ポートＣ（符号２１３）には、計算機１０５（「ＰＣ５」）が接続されている。ＰＣ４、ＰＣ５のＭＡＣアドレスは、それぞれＭＡＣ４、ＭＡＣ５であるとする。
【００４５】
第１のレイヤ２スイッチ２０１は、ポート毎にそのポートに接続されている計算機のＭＡＣアドレスをＭＡＣアドレステーブルに記憶している。第１のレイヤ２スイッチ２０１のポートＡには、第２のレイヤ２スイッチ２０２を経由してＰＣ１、ＰＣ２およびＰＣ３が接続されているため、ＭＡＣアドレステーブルには、ポートＡに対応づけてＭＡＣ１、ＭＡＣ２およびＭＡＣ３が格納される（符号２２１）。
【００４６】
第１のレイヤ２スイッチ２０１のポートＢにはＰＣ４が接続されているため、ＭＡＣアドレステーブルには、ポートＢに対応づけてＭＡＣ４が格納される（符号２２２）。また、ポートＣにはＰＣ５が接続されているため、ＭＡＣアドレステーブルには、ポートＣに対応づけてＭＡＣ５が格納される（符号２２３）。
【００４７】
ＭＡＣアドレステーブルは、各ポートに計算機が接続されたときに自動的に生成される。計算機が最初にポートに接続されたときにフレームをポートに送信することにより、計算機のＭＡＣアドレスが取得される。異なる計算機が新たにポートに接続されたときは、その計算機のＭＡＣアドレスが取得され、ＭＡＣアドレステーブルが更新される。ポートに他のレイヤ２スイッチがカスケード接続されているときは、そのカスケード接続されたレイヤ２スイッチの各ポートに接続された計算機のＭＡＣアドレスがすべて取得されて、ＭＡＣアドレステーブルに格納される。
【００４８】
第１のレイヤ２スイッチ２０１は、あるポートにフレームが入力されると、入力フレームの宛先ＭＡＣアドレスを検出し、ＭＡＣアドレステーブルを参照して、宛先ＭＡＣアドレスに対応するポートにフレームを転送し、転送先の出力ポートからフレームを出力する。
【００４９】
たとえば、第１のレイヤ２スイッチ２０１は、入力フレームの宛先ＭＡＣアドレスがＭＡＣ１〜ＭＡＣ３のいずれかであるときは、ポートＡに入力フレームを転送してポートＡから出力し、入力フレームの宛先ＭＡＣアドレスがＭＡＣ４またはＭＡＣ５であれば、ポートＢまたはポートＣにフレームを転送し出力する。
【００５０】
図５は、本実施の形態のレイヤ２スイッチ２００に情報処理装置１００を接続した構成を示す。
【００５１】
図４と異なる点は、レイヤ２スイッチ２００のポートＡには、複数のＬＰＡＲを内部に含む情報処理装置１００が接続されていることである。ここでは、情報処理装置１００は、３つのＬＰＡＲ１０ａ〜１０ｃ（「ＬＰＡＲ１」、「ＬＰＡＲ２」、「ＬＰＡＲ３」）を含み、それぞれのＭＡＣアドレスはＭＡＣ１〜ＭＡＣ３であるとする。
【００５２】
レイヤ２スイッチ２００のＭＡＣアドレステーブルには、ポートＡに対応づけてＬＰＡＲ１〜ＬＰＡＲ３のＭＡＣアドレスであるＭＡＣ１〜ＭＡＣ３があらかじめ登録される（符号２２１）。これは、情報処理装置１００のドライバ４０からレイヤ２スイッチ２００を操作することにより、ユーザが手動で登録してもよい。あるいは、ＬＰＡＲ１〜ＬＰＡＲ３がフレームをポートＡに送信することにより、各ＬＰＡＲのＭＡＣアドレスがポートＡにおいて取得され、ＭＡＣアドレステーブルに自動登録されてもよい。
【００５３】
レイヤ２スイッチ２００のポートＡに設けられるポート制御部は、情報処理装置１００からポートＡにフレームが入力されると、入力フレームの宛先ＭＡＣアドレスを取得し、ＭＡＣアドレステーブルを参照して、その宛先ＭＡＣアドレスが対応づけられたポート番号（「宛先ポート」という）を取得する。ポートＡにはＬＰＡＲ１〜ＬＰＡＲ３が接続されているため、入力フレームの宛先ＭＡＣアドレスがポートＡに対応づけられたＭＡＣ１〜ＭＡＣ３のいずれかに一致する場合があり、そのときは、ポートＡのポート制御部は、入力フレームをそのまま情報処理装置１００にループバックする。ＭＡＣアドレステーブルにおいて入力フレームの宛先ＭＡＣアドレスが、ポートＡ以外のポートに対応づけられている場合、ポートＡのポート制御部は、入力フレームをその宛先ポートに転送する。
【００５４】
また、ポートＡに設けられたポート制御部は、他のポートから当該ポートＡに転送されたフレームについても、その転送フレームの宛先アドレスはＭＡＣ１〜ＭＡＣ３のいずれかであることから、情報処理装置１００に送信する。
【００５５】
通常の計算機が接続されているポートＢおよびポートＣに入力されるフレームの宛先ＭＡＣアドレスは、自ポートを指さしていることはないので、ポートＢおよびポートＣにそれぞれ設けられるポート制御部は、通常のスイッチング機能にしたがって、ＭＡＣアドレステーブルを参照して、入力フレームの宛先ＭＡＣアドレスに対応するポート番号、すなわち宛先ポートを取得し、入力フレームをその宛先ポートに転送する。
【００５６】
各ポートに設けられるポート制御部の詳しい構成と動作については後述する。
【００５７】
これにより、情報処理装置１００の各ＬＰＡＲ１〜３が当該情報処理装置１００内の他のＬＰＡＲと内部的に通信するために、レイヤ２スイッチ２００のポートＡに入力したフレームは、レイヤ２スイッチ２００のポートＡにおいてそのままループバックされ、情報処理装置１００の宛先のＬＰＡＲにＤＭＡ転送により受信される。また、外部装置から当該情報処理装置１００内のいずれかのＬＰＡＲに送信されたフレームについても、通常通り、ポートＡから情報処理装置１００の宛先のＬＰＡＲにＤＭＡ転送により受信される。
【００５８】
また、情報処理装置１００の各ＬＰＡＲ１〜３が外部装置に送信するフレームは、ポートＡに入力され、レイヤ２スイッチ２００において宛先ＭＡＣアドレスに対応するポートに転送され、転送先のポートから出力される。これにより、情報処理装置１００の各ＬＰＡＲ１〜３は、通常通り、外部装置とも通信を行うことができる。
【００５９】
図４の通常のレイヤ２スイッチ２０１と、図５の本実施の形態のレイヤ２スイッチ２００の構成を比較すれば、どちらも各ポートに対応づけてＭＡＣアドレスを登録するためのＭＡＣアドレステーブルを有するから、通常のレイヤ２スイッチのＭＡＣアドレステーブルの構成をそのまま利用して、図５のループバック機能を実現することができる。
【００６０】
図５のレイヤ２スイッチ２００は、図４で説明した通常のスイッチング機能の他に、ループバック機能をもつように機能拡張されており、ループバック機能がオンに設定されたポートにおいては、そのポートに入力されたフレームの宛先ＭＡＣアドレスが、ＭＡＣアドレステーブルにおいて当該ポートに対応づけられている場合に、そのフレームをループバックする機能を有する。
【００６１】
通常のレイヤ２スイッチでは、ＭＡＣアドレステーブルは転送先を決めるために参照されるだけであり、入力ポートに自ポート宛のフレームが入力されることは想定されていない。ＭＡＣアドレステーブルにおいて各ポートに対応づけて登録されているのは、各ポートに接続されている端末のＭＡＣアドレスであり、その端末は自身を宛先とするフレームをポートに入力することは、テスト目的以外ではありえないからである。
【００６２】
それに対して、本実施の形態のレイヤ２スイッチ２００では、ポートには、複数のＬＰＡＲを有する情報処理装置１００が接続されることがあり、ＭＡＣアドレステーブルにおいてそのポートに対応づけて複数のＬＰＡＲのＭＡＣアドレスが登録される。情報処理装置１００が接続されたポートには、いずれかのＬＰＡＲのＭＡＣアドレスを宛先ＭＡＣアドレスとするフレームが入力されることが想定され、その場合は、入力フレームを単にループバックすればよい。したがって、本実施の形態のレイヤ２スイッチ２００は、通常のレイヤ２スイッチのスイッチング機能にループバック機能を付加することで容易に実装することができる。
【００６３】
なお、通常のネットワークデバイスで構成される物理層（ＰＨＹ）には、テスト目的でループバック機能を有するものが存在するが、これはあくまでもテスト目的で提供されており、ループバックモードに設定すると、外部と通信することができず、本実施の形態のレイヤ２スイッチ２００のように外部との通信も行い、かつ、ＬＰＡＲ間の内部通信の場合にはループバックを行うという機能は提供されていない。
【００６４】
次に、情報処理装置１００の各ＬＰＡＲから送信されるフレームがブロードキャストまたはマルチキャストである場合について説明する。情報処理装置１００のいずれかのＬＰＡＲがブロードキャストまたはマルチキャストのフレームを送信する場合、そのフレームは、ブロードキャストまたはマルチキャストの定義からすれば、レイヤ２スイッチ２００に接続された他の外部装置に送信されるのは当然のこと、当該情報処理装置１００内の他のＬＰＡＲにも送信されるべきである。ブロードキャストのフレームは、ネットワーク内のすべての端末に送信され、マルチキャストのフレームも、一定の範囲に制限されるものの、ネットワーク内の指定されたすべての端末に送信されるからである。
【００６５】
そこで、レイヤ２スイッチ２００の各ポートに設けられたポート制御部は、ループバック機能がオンに設定されたポートについては、ポートに入力されたフレームがブロードキャストまたはマルチキャストである場合には、入力フレームを外部に送信するとともにループバックも行うように制御する。なお、ループバック機能がオフに設定されたポートについては、ポート制御部は、通常通り、入力フレームを外部に送信するだけでよく、ループバックは不要である。
【００６６】
図６は、図５のレイヤ２スイッチ２００の各ポートに設けられるポート制御部３００の構成を示す。ポート制御部３００は、ＭＡＣアドレステーブル２２０、入出力部２３０、宛先判定部２４０、中継部２５０、およびループバック部２６０を有し、当該ポートにおいてループバック機能がオンに設定されている場合は、ループバック部２６０が動作するが、ループバック機能がオンに設定されている場合は、ループバック部２６０は動作しない。
【００６７】
入出力部２３０は、自ポートに入力されるフレームおよび自ポートから出力されるフレームをバッファリングし、自ポートに対するフレームの入出力を制御する。
【００６８】
宛先判定部２４０は、入力されたフレームのヘッダから宛先ＭＡＣアドレスを取得し、ＭＡＣアドレステーブル２２０を参照して、その宛先ＭＡＣアドレスに対応するポート番号、すなわち宛先ポートを取得する。
【００６９】
ＭＡＣアドレステーブル２２０は、各ポートに対応づけられたＭＡＣアドレスを記憶したテーブルであり、各ポートのポート制御部３００により参照される。図６では、機能説明の便宜上、ＭＡＣアドレステーブル２２０をポート制御部３００の内部に描いているが、ＭＡＣアドレステーブル２２０は、実装上は、レイヤ２スイッチ２００内に１つ設けられ、各ポートのポート制御部３００により共有されて参照される。
【００７０】
ＭＡＣアドレステーブル２２０の例を図７に示す。各ポートのポート制御部３００は、自ポートに入力されるフレームのヘッダから送信元のＭＡＣアドレスを取得し、自ポートに接続された端末のＭＡＣアドレスを自ポートに対応づけてＭＡＣアドレステーブル２２０に登録していく。ここでは、図５の構成例にしたがって、ポートＡに対応づけてＭＡＣ１、ＭＡＣ２およびＭＡＣ３が、ポートＢに対応づけてＭＡＣ４が、ポートＣに対応づけてＭＡＣ５が記憶される。
【００７１】
また、このＭＡＣアドレステーブル２２０には、各ポートのループバック機能をオンまたはオフに設定するための情報が各ポートに対応づけて記憶される。この例では、ポートＡのループバック機能はオン、ポートＢおよびポートＣのループバック機能はオフに設定されている。ポートのループバック機能は、そのポートに接続された情報処理装置１００のドライバ４０からレイヤ２スイッチ２００を操作することにより、ユーザが手動でオンに設定することができる。レイヤ２スイッチ２００は、ＭＡＣアドレステーブル２２０においてループバック機能がオンに設定されているポートについてのみ、ループバック部２６０によるループバック機能を動作させる。
【００７２】
宛先判定部２４０により、入力フレームの宛先ＭＡＣアドレスがＭＡＣアドレステーブル２２０に登録されていないことが判定された場合、ＭＡＣアドレステーブル２２０が未設定もしくは未学習であることが考えられるため、中継部２５０が、入力フレームを他のすべてのポートに転送し、さらに、当該ポートのループバック機能がオンの場合は、ループバック部２６０が、入力フレームを自ポートからループバックさせる。
【００７３】
入力フレームの宛先ＭＡＣアドレスがＭＡＣアドレステーブル２２０に登録されている場合、宛先判定部２４０は、宛先ＭＡＣアドレスが対応づけられたポート番号、すなわち宛先ポートを取得する。宛先ポートが自ポート以外のポートである場合、宛先判定部２４０は、宛先ポートを中継部２５０に通知し、中継部２５０は、宛先判定部２４０から通知された宛先ポートに入力フレームを転送する。
【００７４】
また、中継部２５０は、他ポートから自ポート宛に転送されたフレームを入出力部２３０に与え、入出力部２３０は、他ポートから転送されたフレームを自ポートから出力する。
【００７５】
当該ポートのループバック機能がオンの場合は、ＭＡＣアドレステーブル２２０において、入力フレームの宛先ＭＡＣアドレスが自ポートに対応づけられていることがある。その場合、宛先ＭＡＣアドレスはループバックすべきＭＡＣアドレスであるから、宛先判定部２４０は、ループバック部２６０に入力フレームのループバックを指示する信号を与える。ループバック部２６０は、入出力部２３０を制御して、自ポートに入力されてバッファリングされているフレームを自ポートから出力させる。
【００７６】
入力フレームがマルチキャストまたはブロードキャストの場合は、次のように動作する。宛先判定部２４０により、入力フレームの宛先ＭＡＣアドレスがマルチキャストまたはブロードキャストであることを示していると判定されると、当該ポートのループバック機能がオフの場合は、中継部２５０により入力フレームが他のすべてのポートに転送され、当該ポートのループバック機能がオンの場合は、中継部２５０により入力フレームが他のすべてのポートに転送されるとともに、ループバック部２６０により入力フレームが自ポートからループバックされて出力される。
【００７７】
図８は、レイヤ２スイッチ２００の各ポートのポート制御部３００によるフレームの転送制御手順を示すフローチャートである。
【００７８】
レイヤ２スイッチ２００の各ポートのポート制御部３００において、宛先判定部２４０は、自ポートに入力されたフレームの宛先アドレスを調べることにより、ブロードキャストまたはマルチキャストであるかどうかを判定する（Ｓ１０）。ブロードキャストまたはマルチキャストの通信を行う場合、ＭＡＣアドレスとして特定のアドレスを指定するため、フレームのヘッダに格納された宛先アドレスからブロードキャストまたはマルチキャストであるかどうかを判定することができる。
【００７９】
入力フレームがブロードキャストまたはマルチキャストである場合（Ｓ１０のＹ）、中継部２５０が入力フレームを他のすべてのポートに転送することにより、そのフレームを外部に送信するとともに、ループバック部２６０が当該ポートにおいてそのフレームをループバックさせる（Ｓ１２）。ただし、このループバックは、当該ポートのループバック機能がオンに設定されている場合に限って行われる。ループバック機能がオンに設定されたポートにおいては、ＭＡＣアドレステーブル２２０においてそのポートに対応づけて登録されたすべてのＭＡＣアドレスと、ブロードキャストアドレスまたはマルチキャストアドレスとがフレームの転送先となる。
【００８０】
入力フレームがブロードキャストでもマルチキャストでもない場合（Ｓ１０のＮ）、宛先判定部２４０は、ＭＡＣアドレステーブル２２０を参照して、入力フレームの宛先ＭＡＣアドレスが対応づけられたポート番号、すなわち宛先ポートを取得し、宛先ポートが自ポートであるかどうかにより、宛先ＭＡＣアドレスがループバック対象のアドレスであるかどうかを判定する（Ｓ１４）。
【００８１】
宛先ＭＡＣアドレスがループバック対象のアドレスである場合（Ｓ１４のＹ）、ループバック部２６０が、入力フレームをそのままループバックする（Ｓ１６）。宛先ＭＡＣアドレスがループバック対象のアドレスでない場合（Ｓ１４のＮ）、中継部２５０が、宛先ポートに入力フレームを送信する（Ｓ１８）。なお、レイヤ２スイッチ２００の初期化時のように、対象となるＭＡＣアドレスがＭＡＣアドレステーブル２２０に登録されていないときは、入力フレームをどのポートに送信すべきか判別できないため、Ｓ１２の処理のごとく、入力フレームを他のすべてのポートに転送するとともに、ループバック機能がオンであれば、さらに当該ポートにおいてループバックさせる。
【００８２】
以上述べたように、本実施の形態の情報処理システムによれば、既存のネットワーク機能を利用して、情報処理装置１００内のＬＰＡＲ間通信を行うため、ＬＰＡＲ間通信のために独自の通信機能を設計する必要がなく、実装面で有利である。また、ＬＰＡＲ間通信のためにネットワークドライバにおいてメモリ間コピーが発生せず、ＤＭＡ転送によりデータの送受信がなされるため、情報処理装置１００のプロセッサ資源を消費することなく、しかも、ハードウエアにより高速に通信を行うことができる。
【００８３】
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。そのような変形例を説明する。
【００８４】
上記の実施の形態では、一つの計算機システムを複数の論理区画に分割して、各論理区画においてオペレーティングシステムを独立に動作させたが、この論理区画化技術は、マルチプロセッサシステムにおいても適用可能である。いずれかのプロセッサにおいて動作するハイパーバイザがマルチプロセッサシステムのプロセッサ、メモリ、Ｉ／Ｏデバイスなどの計算資源を各論理区画に割り当て制御することで、同様に複数の論理区画を仮想的な計算機に見立てることができる。この場合、マルチプロセッサシステムにおける各プロセッサを各論理区画に１対１に割り当ててもよく、一つのプロセッサの資源を時分割で切り替えながら複数の論理区画に割り当ててもよい。後者の場合、マルチプロセッサシステムの物理的なプロセッサ数よりも多い論理区画を生成して実行することができる。また、複数のプロセッサユニットを一つのチップ内に集積してパッケージ化したマルチコアプロセッサを搭載した情報処理装置において、この論理区画化技術を適用してもよい。
【００８５】
上記の実施の形態では、情報処理装置１００内の各ＬＰＡＲが外部と通信することができる場合を説明したが、情報処理装置１００内のいずれか１つのＬＰＡＲが代表して外部と通信し、代表ＬＰＡＲ以外のＬＰＡＲが外部と通信する場合は、代表ＬＰＡＲがデータを中継して外部との間で送受信するように構成してもよい。このような構成の場合、代表ＬＰＡＲと他のＬＰＡＲの間で通信データのフォワーディングが行われるが、この通信データのフォワーディングのために、レイヤ２スイッチ２００のループバック機能を利用して、上記の実施の形態と同様の通信制御を行ってもよい。
【００８６】
また、上記の説明では、通常のスイッチング機能の他にループバック機能を併用することのできるレイヤ２スイッチ２００を前提として、情報処理装置１００内のＬＰＡＲ間の内部通信をレイヤ２スイッチ２００を経由して行う通信制御方法を説明したが、イーサネットＭＡＣにループバック機能を付加したり、ネットワークの物理層にループバック機能を付加すれば、同様の通信制御がイーサネットＭＡＣや物理層において可能となる。イーサネットＭＡＣや物理層にもテスト目的ではループバック機能があるが、あくまでもテストモードとしてループバック機能が用意されているだけであり、ループバックを行いつつ、通常の外部との通信ができるようには構成されていない。そのため、本発明を実施するためには、イーサネットＭＡＣや物理層の仕様の変更が必要であり、現状では、あまり現実的な手段ではない。したがって、実施の形態のように、レイヤ２スイッチ２００の通常のスイッチング機能を拡張して、ループバックも可能とする構成が、実装上は現実的であり、より好適である。
【００８７】
上記の説明では、レイヤ２スイッチ２００のポート制御部３００は、ポートに入力されたフレームの宛先ＭＡＣアドレスを検出して、ループバックさせるかどうかを判定したが、用途によっては、入力されたフレームの送信元ＭＡＣアドレスを検出して、ループバックさせるかどうかを判定するように構成してもよい。
【図面の簡単な説明】
【００８８】
【図１】実施の形態に係る情報処理システムの構成図である。
【図２】図２（ａ）は、レイヤ２スイッチを介さずに、情報処理装置の複数の論理区画が互いに通信する方法を説明する図であり、図２（ｂ）は、レイヤ２スイッチのループバック機能を利用して、情報処理装置の複数の論理区画が互いに通信する方法を説明する図である。
【図３】図１のドライバの構成を示す図である。
【図４】レイヤ２スイッチをカスケード接続した通常の構成を示す図である。
【図５】本実施の形態のレイヤ２スイッチに情報処理装置を接続した構成を示す図である。
【図６】図５のレイヤ２スイッチの各ポートに設けられるポート制御部の構成を示す図である。
【図７】図６のＭＡＣアドレステーブルの例を示す図である。
【図８】レイヤ２スイッチのポート制御部によるフレームの転送制御手順を示すフローチャートである。
【符号の説明】
【００８９】
１０  ＬＰＡＲ、  ２０  プロトコルスタック、  ４０  ドライバ、  ５０  メモリ空間、  ５２  フレーム、  ６０  調停部、  ７０  物理層インタフェース、  １００  情報処理装置、  ２００  レイヤ２スイッチ、  ２１０  ポート、  ２２０  ＭＡＣアドレステーブル、  ２３０  入出力部、  ２４０  宛先判定部、  ２５０  中継部、  ２６０  ループバック部、  ３００  ポート制御部。
【図１】
0004799118.tif 000002
【図２】
0004799118.tif 000003
【図３】
0004799118.tif 000004
【図４】
0004799118.tif 000005
【図５】
0004799118.tif 000006
【図６】
0004799118.tif 000007
【図７】
0004799118.tif 000008
【図８】
0004799118.tif 000009