(57)【特許請求の範囲】
【請求項１】
複数の原画素から成るデジタルビデオ画像をサイズ変更する方法において、
前記原画素が、サイズ変更ファクタによって、複数の標的画素へとサイズ変更され、
前記複数の原画素は、時系列の連続した原画素として受け取られ、
２つの原画素間隔にまたがるエリアとして、各原画素と結び付けられた点輝度エネルギーを表現する段階と、この各々のエリアスパンが、経時的な原画素のエネルギー分布に比例し、かつ２つの隣接する原画素の各々と結び付けられるエリアスパンを部分的に重ねた形を有しており、
各標的画素について、サイズ変更ファクタの関数である持続時間をもつサンプルアパーチャを作成する段階、
各標的画素について、サンプルアパーチャ内にあるエリアスパンの割合を各々表す複数の係数のセットを１つずつ提供すべく、前記サンプルアパーチャでエリアスパンをサンプリングする段階、
その付随する係数を用いて、任意の与えられたサンプルアパーチャ内にそのエリアスパンが現れる各原画素の点輝度エネルギー量をスケールして、そのアパーチャの標的画素に割り当てられるべきその原画素からの点輝度エネルギー量を提供する段階、及び
前記スケールされた結果を合算する段階、
を含んでなることを特徴とする方法。
【請求項２】
前記スケールの段階には、任意の与えられたサンプルアパーチャ内にエリアスパンが現れる各原画素について、点輝度値をその付随する係数値で乗ずる段階が含まれている
請求項１に記載の方法。
【請求項３】
前記サンプリングの段階には、３つの連続する隣接エリアスパンを同時にサンプリングする段階が含まれている
請求項１または２に記載の方法。
【請求項４】
前記サンプルアパーチャが、３つ以上のエリアスパンを含むようなサイズのものである場合、前記サンプリングを同時に一回以上行い、３つの係数のセットを複数提供し、３つの点輝度エネルギー量の各々の対応するセットをスケールした後、その結果を累積するための段階を含む
請求項３に記載の方法。
【請求項５】
各エリアスパンが三角形の形状を有する
請求項１〜４のいずれか１項に記載の方法。
【請求項６】
各三角形エリアが、その底辺が時間を表し、その高さが輝度エネルギーを表す二等辺三角形であり、三角形の第１及び第２の頂点は基線上にあり、２つの画素間隔によって分離され、第３の頂点は、画素の最大輝度を表す位置において基線から離れた状態で、第１及び第２の頂点の間の中間に配置されている
請求項５に記載の方法。
【請求項７】
前記サンプリングの段階には、面積の差に基づいて、サンプルアパーチャ内のエリアスパンの割合を計算する段階が含まれている
請求項１〜６のいずれか１項に記載の方法。
【請求項８】
原画素が、中間のアップサンプリングなしに、標的画素へと直接変換させられる
請求項１〜７のいずれか１項に記載の方法。
【請求項９】
複数の原画素から成るデジタルビデオ画像をサイズ変更する装置において、
前記原画素が、サイズ変更ファクタによって、複数の標的画素へとサイズ変更され、
前記複数の原画素を、時系列の連続した原画素として受け取る手段、
２つの原画素間隔にまたがるエリアとして、各原画素に付随する点輝度エネルギーを表現するための手段と、この各エリアスパンが、経時的な原画素のエネルギー分布に比例し、かつ２つの隣接する原画素の各々に付随するエリアスパンを部分的に重ねた形状を有しており、
各標的画素について、サイズ変更ファクタの関数である持続時間を持つサンプルアパーチャを作成するための手段、
各標的画素について、サンプルアパーチャ内にあるエリアスパンの割合を各々表す複数の係数のセットを１つずつ提供すべく、前記サンプルアパーチャでエリアスパンをサンプリングするための手段、
その付随する係数を用いて、任意の与えられたサンプルアパーチャ内にそのエリアスパンが現れる各原画素の点輝度エネルギー量をスケールして、そのアパーチャの標的画素に割り当てられるべきその原画素からの点輝度エネルギー量を提供するための手段、及び
前記スケールされた結果を合算するための手段
を備えることを特徴とする装置。
【請求項１０】
前記スケーリングを行う手段は、任意の与えられたサンプルアパーチャ内にそのエリアスパンが現れる各原画素について、点輝度値をその付随する係数値で乗じる手段を備えている
請求項９に記載の装置。
【請求項１１】
前記サンプリングの手段は、３つの連続する隣接エリアエリアスパンを同時にサンプリングするための手段を備えている
請求項９または１０に記載の装置。
【請求項１２】
前記サンプリングの手段は、前記サンプルアパーチャが３つ以上のエリアスパンを含むようなサイズのものである場合に、前記サンプリングを同時に１回以上行い、３つの係数のセットを複数提供するための手段、そして３つの点輝度エネルギー量の各々の対応するセットをスケールした後、その結果を累積するための手段、を備えている
請求項１１に記載の装置。
【請求項１３】
前記表現手段は、各エリアスパンが三角形の形状を有することを表現する手段を備えている
請求項９〜１２のいずれか１項に記載の装置。
【請求項１４】
各三角形エリアが、その底辺が時間を表し、その高さが輝度エネルギーを表す二等辺三角形であり、三角形の第１及び第２の頂点は基線上にあり、２つの画素間隔によって分離され、第３の頂点は、画素の最大輝度を表す位置において基線から離れた状態で、第１及び第２の頂点の間の中間に配置されている
請求項１３に記載の装置。
【請求項１５】
前記サンプリングの手段は、面積の差に基づいて、サンプルアパーチャ内のエリアスパンの割合を計算する手段を備えている
請求項９〜１４のいずれか１項に記載の装置。
【請求項１６】
原画素が、中間のアップサンプリングなしに、標的画素へと直接変換させられる
請求項９〜１５のいずれか１項に記載の装置。
【請求項１７】
各々一連の画素を含む複数の原ラインから成るデジタルビデオ画像をサイズ変更する方法において、
前記原ラインが、一連の画素を各々含む異なる複数の標的ラインへとサイズ変更され、
個々の原画素の代わりに原ラインを置換することによって、請求項１〜８のいずれか１項に記載の方法を操作すること
を含んでなる方法。
【請求項１８】
ライン状に配置された複数の原画素から成るデジタルビデオ画像をサイズ変更する方法において、
前記原画素が、複数の標的画素へとサイズ変更され、
請求項１〜８のいずれか１項に記載の方法によって、個々の原画素を、標的画素にサイズ変更すること、及び
それと直交した形で独立して、原ラインを、一連の画素を各々含む異なる複数の標的ラインへとサイズ変更すること、及び
個々の原画素の代わりに原ラインを置換することによって、請求項１〜８のいずれか１項に記載の方法を操作すること
を含んでなる方法。
【請求項１９】
各々一連の画素を含む複数の原ラインからなるデジタルビデオ画像をサイズ変更する装置において、
前記原ラインが、一連の画素を各々含む異なる複数の標的ラインへとサイズ変更され、
各手段が、個々の原画素に代わって、原ラインについて動作するようにされている、請求項９〜１６のいずれか１項に記載の装置
を含んでなる装置。
【請求項２０】
ライン状に配置された複数の原画素からなるデジタルビデオ画像をサイズ変更するための装置において、
前記原画素が、複数の標的画素へとサイズ変更され、
原ラインを一連の画素を各々含む異なる複数の標的ラインへとサイズ変更するための装置と組合せた形で、個々の原画素を標的画素へとサイズ変更するための、及び原ラインを一連の画素を各々含む異なる複数の標的ラインへとサイズ変更するための装置を、それと直交した形で独立して動作させるための、請求項９〜１６のいずれか１項に記載の装置、及び
各手段が、個々の原画素に代わって原ラインについて動作するようにされている、請求項９〜１６のいずれか１項に記載の装置、
を含んでなる装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像処理、特に画像が入（ｉｎｃｏｍｉｎｇ）表示信号の原サイズとは異なるサイズで表示されうるように、ディジタルビデオ表示信号のサイズ変更（ｒｅｓｉｚｅ）をするための方法および装置に関する。
【０００２】
【従来の技術】
ディジタルビデオ表示信号のサイズ変更は、周知のことであり、数多くの環境内で利用されている。例えば、８００×６００画素のＳ−ＶＧＡ表示装置上での表示のためには、１０２４×７６８画素のＸＧＡ画像を収縮（ｓｈｒｉｎｋ）または縮小（ｍｉｎｉｆｙ）することが望まれるであろう。また、マルチスクリーンのビデオウォール上での表示のためには（例えばビデオカセットまたはディスク上などに記憶されたビデオ信号またはＴＶ信号として存在する）ディジタルビデオ信号を大幅に拡張または拡大またはズームすることが望まれるであろう。
【０００３】
【発明が解決しようとする課題】
サイズ変更の初期の試みでは、縮小中に画素およびラインを削除することおよび拡大中に画素およびラインを増大（繰返し）することを含む単なる補間アルゴリズムが含まれていた。これは往々にして、画像解像度を損なわせそして画像を別異のもの（ａｌｉａｓｉｎｇ）にすることになった。さらに最近の技術では、通常、２段階プロセス（ｔｗｏ  ｓｔｅｐ  ｐｒｏｃｅｓｓ）を含むようになってきた。元の原画素はまず最初に、補間器を用いて、中間画素を生成するためアップサンプリング（オーバーサンプリング）される。第２に、一般にＦＩＲフィルタを用いるデシメータを使用して、アップサンプリングされた画素から標的画素（ｔａｒｇｅｔ  ｐｉｘｅｌ）が生成される。残念なことに、後者では、大量の集積回路が必要となる。ＦＩＲフィルタを用いた２段階プロセスがもつ他の欠点は、解像度の限界、制限された処理速度そして、縮小および拡大を同一チップ回路を用いて行えないという事実にある。
【０００４】
【課題を解決するための手段】
本発明は、中間アップサンプリングなしに原画素が直接標的画素に変換されるような形で、単一サンプリング技術を用いた、画像サイズ変更の新たなアプローチを提供している。このアプローチは、実時間での高速なサイズ変更を可能にし、縮小および拡大の両方を同一のファームウェアを用いて行うことを可能にする。原画像の周波数内容を、サイズ変更されたピクチャに正比例するものとなるように維持し、かくして画像忠実度を保ちながら、別異のものになることを最小限におさえることによって、より優れた画像解像度が達成される。
【０００５】
本発明は、持続時間が２サンプルのエリアにまたがる（ｓｐａｎ）ようサンプリングされた各原画素と結びつけられたエネルギー（輝度）の量を表現することに基づいている。このエリアスパン（ａｒｅａ  ｓｐａｎ）は、原画素の線形エネルギー分布に対し比例するように設計されている三角形エリアを有する。サンプリングされた離散的なドメイン内でのこの線形エネルギー表現によって、あらゆるサイズ変更ファクタ（ｆａｃｔｏｒ）について標的画素を導出するのに従来の中間アップサンプリング段階の必要性が回避される。この原理に基づくアルゴリズムから、サイズ変更ファクタの関数として原画素を標的画素にマッピングする一組の係数が決定される。
【０００６】
本発明は、特許請求の範囲に規定されているような画像処理の方法および装置を提供する。
本発明について以下に添付図面を参照しながらさらに詳しく記述する。
【０００７】
【発明の実施の形態】
図１を参照すると、入（ｉｎｃｏｍｉｎｇ）ピクチャ信号の各原画素がサンプリングされ、２つのサンプル周期（ｓａｍｐｌｅ  ｐｅｒｉｏｄ）にまたがりその線形エネルギー分布を規定する三角形エリア（ｔｒｉａｎｇｕｌａｒ  ａｒｅａ）によって表されている。三角形エリアによって表されるエネルギーは、原画素（ｓｏｕｒｃｅ  ｐｉｘｅｌ）Ｐｎについて（エネルギーがゼロである）点Ａにおいて始まり、頂点Ｐｎで最大になるまで輝度が増大し、点Ｂでゼロまで減少する垂直方向に延びる線形サンプル（ｌｉｎｅａｒ  ｓａｍｐｌｅｓ）の無限の組によって表されるものとして考えることができる。連続画素Ｐｎ−１，Ｐｎ，Ｐｎ＋１が示されており、点Ａは垂直方向にＰｎ−１の下方にあり、点Ｂが垂直方向にＰｎ＋１の下方にあることに留意すべきである。輝度（max)＝１であるとすると、Ｐｎエリア（ａｒｅａ）は、
【０００８】
【数１】
0004643781.tif 000002
【０００９】
である（ａｒｅａ：エリア、ｐｉｘｅｌ  ｉｎｔｅｒｖａｌ：画素間隔、Ｂｒｉｇｈｔｎｅｓｓ：輝度）。
標的画素として知られている出力画素サンプルは、標的サンプルの境界の間に描かれた原画素の面積寄与（ａｒｅａ  ｃｏｎｔｒｉｂｕｔｉｏｎ）を考慮に入れることによって、計算することができる。なおこれらの境界は、非同期（ａｓｙｎｃｈｒｏｎｏｕｓ）であって部分的原エリアの合計を生成することになる、という点に留意されたい。拡大（ｍａｇｎｉｆｉｃａｔｉｏｎ）のプロセスは、原サンプル（ｓｏｕｒｃｅ  ｓａｍｐｌｅ）よりも多くの出力画素サンプルを生成し、縮小（ｍｉｎｉｆｉｃａｔｉｏｎ）はその反対であるということがわかるだろう。
〔原／標的画素の一般的表現〕
三角形エリアの関係をさらに明確に理解するため、ここでは、隣接する画素を垂直方向において分離し、かくして奇数番号の画素が１本の水平ライン上にあり、偶数番号の画素がもう１本の水平ライン上にくるようにするという取決めを採用した。この取決めは、図２に示されており、以下で採用されることになる。三角形エリアスパンを描く以下の図では、分かり易いように、各三角形は、各々同一点の輝度エネルギーを有するものとして示されている。換言すると、輝度は、不変で非変調のパラメータとして描かれている。実際には、輝度は画素間で変動することから、各三角形の高さはそれに応じて変動することになる。
【００１０】
図２を参照しながら、３つの連続原画素，Ｐｎ−１，Ｐｎ，Ｐｎ＋１について考える。それぞれの原画素分布は、図示されているような三角形エリアをもとにしてなる。標的画素を得るためには、入力画素は、必要とされる拡大／縮小に釣り合ったレート（ｒａｔｅ）でサンプリングされなくてはならない。図２では、画素Ｐｎ−１の到着の後Ｓｎ−１の時点で始まり画素Ｐｎの到着の後Ｓｎの時点で終わる標準的サンプル間隔が（各画素はその輝度が最大になった時点で到着とする）、２つの垂直な破線の間に示されている。
【００１１】
図示されているサンプリング間隔について標的画素の輝度は、Ｐｎ−１の合計エリアに対するエリア１の割合（ｐｒｏｐｏｒｔｉｏｎ）に、Ｐ（ｎ）の合計エリアに対するエリア２の割合とＰｎ＋１の合計エリアに対するエリア３の割合とを加えたものによって表されるものと考えることができる。
【００１２】
【数２】
0004643781.tif 000003
【００１３】
すると、標的画素Ｔ（ｎ）の輝度は、原画素Ｐ（ｎ−１），Ｐ（ｎ），Ｐ（ｎ−１）および係数（ｃｏｅｆｆｉｃｉｅｎｔ）Ｐｃｏｅｆｆ（ｎ−１），Ｐｃｏｅｆｆ（ｎ），Ｐｃｏｅｆｆ（ｎ＋１）によって次のように表現することができる。
【００１４】
【数３】
0004643781.tif 000004
【００１５】
なお式中、Ｐ（ｎ−１），Ｐ（ｎ），Ｐ（ｎ＋１）は、原画素の輝度値であり、Ｔ（ｎ）は標的画素の輝度値である。
これにより、いくつかの原画素および、対応する係数であってサイズ変更要因と、原及び標的サンプルのフェージング（ｐｈａｓｉｎｇ）の関数となる係数、からの情報のもとで動作するアルゴリズムを通して、各標的画素の輝度を計算する。
〔原画素間隔（ｐｉｘｅｌ  ｉｎｔｅｒｖａｌ）とサンプル間隔（ｓａｍｐｌｅｉｎｔｅｒｖａｌ）との関係（Ｍａｇｎｉｆｉｃａｔｉｏｎ：倍率）〕
【００１６】
【数４】
0004643781.tif 000005
【００１７】
ただしＰn −Ｐn-1 ＝一定＝１
したがって
サンプル間隔（ｓａｍｐｌｅ  ｉｎｔｅｒｖａｌ）＝１／倍率（ｍａｇｎｉｆｉｃａｔｉｏｎ）
例えば
倍率＝１、    サンプル間隔＝１
倍率＝２、    サンプル間隔＝０．５
倍率＝０．５、サンプル間隔＝２
倍率＝１．５、サンプル間隔＝０．６６７
従って、
スケール（ｓｃａｌｅ）＝１／サンプル間隔（ｓａｍｐｌｅ  ｉｎｔｅｒｖａｌ）
である。
〔画素エリアの計算を単純化するための一般化された式〕
画素エリア計算の複雑性は、差の原理（ｐｒｉｎｃｉｐｌｅ  ｏｆ  ｄｉｆｆｅｒｅｎｃｅｓ）に基づく一連の一般式によって単純化されうる。
【００１８】
図３は、１つの画素の標準的な一連のサンプル（この場合、１〜５という番号を付した５つのサンプル）を示している。
【００１９】
【数５】
0004643781.tif 000006
【００２０】
これらのサンプルには便宜上、サンプルが交差する三角形の傾斜部を参考にして、名前が与えられた。
【００２１】
【数６】
0004643781.tif 000007
【００２２】
あらゆる拡大／縮小が、サンプルすなわち上述の５つのエリアのうちの１つまたは複数のものによってエリアを規定することができるサンプルを生成することになる、ということがわかるだろう。
上記式（１）〜（５）では、原画素間隔が１つであるものとして仮定してきた。これは、２進算術演算（これは浮動小数点演算を必要とする）にとっては非実用的であり、これに代わって、２〜ある整数の累乗である大きい数字を選択する方が好ましい。好ましい実施例において、原画素間隔を１０２４単位にセット（正規化：ｎｏｒｍａｌｉｚｅ）した。より大きい数字を選べば、解像度はさらに良くなるであろうが、実用目的では１０２４で充分であると考えられる。
【００２３】
標的（ｔａｒｇｅｔ）計算のプロセスを正則化（ｒｅｇｕｌａｒｉｚｅ）し、９つの一般式によって定義される１つのアルゴリズムが開発された。このアルゴリズムは、「ｎｏｒｍ」をスケーラブル（ｓｃａｌａｂｌｅ）定数として、解像度に関しスケーラブルである。
【００２４】
【数７】
0004643781.tif 000008
【００２５】
残りの下記の５つの式は、式３，４および５のある関数であり、三角形エリアの５つのケースをもとに選択される。
【００２６】
【数８】
0004643781.tif 000009
【００２７】
〔Ｓｎの計算〕
原画素間隔（ｓｏｕｒｃｅ  ｐｉｘｅｌ  ｉｎｔｅｒｖａｌ）およびサンプル画素間隔（ｓａｍｐｌｅ  ｐｉｘｅｌ  ｉｎｔｅｒｖａｌ）は一般に非同期で移動する。値Ｓｎは、先行する原画素についての最大輝度の点の後に来る次の標的画素境界（ｔａｒｇｅｔ  ｐｉｘｅｌ  ｂｏｕｎｄａｒｙ）の到着時間である。例えば、図２において、点Ｘは、Ｐｎ−１の到着後Ｓｎ−１の時点にあり、点Ｙは、Ｐｎの到着後Ｓｎの時点にある、等々である。原画素間隔とサンプル画素間隔が互いの整数倍であるという特別な条件を除き、一般化された値Ｓｎは、標的画素間で変動し、該Ｓｎは標的画素輝度を与えるアルゴリズムの中で毎回計算される必要がある。
【００２８】
ここで次の３つの別々の条件を考慮する：すなわち、
１．標的画素のためのサンプルが、同一の原画素間隔内で開始し終了する場合、終端サンプル境界（ｔｅｒｍｉｎａｔｉｎｇ  ｓａｍｐｌｅ  ｂｏｕｎｄａｒｙ）は、次の原画素境界（ｓｏｕｒｃｅ  ｐｉｘｅｌ  ｂｏｕｎｄａｒｙ）を横切らないと言われる（図４（ａ）参照）。原画素Ｐｎは０の時点で開始し、次の原画素Ｐｎ＋１は１０２４の時点で開始する。標的画素サンプルＴｎは全体的にＰｎ原画素間隔内に存在する。輝度アルゴリズム（ｂｒｉｇｈｔｎｅｓｓ  ａｌｇｏｒｉｔｈｍ）は、３つの連続する原画素、この場合Ｐｎ、Ｐｎ＋１、Ｐｎ＋２からの情報を使用するが、図示された状況下では、ＰｎおよびＰｎ＋１のみが意味のある「エリア」情報を提供することになる。Ｐｎ＋２からの寄与はゼロとなる。ここではこれを「ｎｏｔ  ｎｅｘｔ」条件と呼ぶ。
【００２９】
２．サンプル境界が次の原画素間隔内へと横切る場合、アルゴリズムにおいて第３の連続原画素についての情報が必要とされる。このことは図４（ｂ）に示されている。ここではこれを「ｎｅｘｔ」条件と呼ぶ。
３．サンプル境界が、１より多い原画素間隔上を横切る場合、標的画素輝度は、３より多い原画素のエリアから計算する必要があり、標的画素輝度は原画素Ｐｎ〜Ｐｎ＋３からの情報を必要とする（図４（ｃ）を参照）。ここではこれを「ｓｈｒｉｎｋ」条件と呼ぶ。アルゴリズムは、任意の一時点でちょうど３つの連続する原画素からの情報を使用できることから、この条件は、アルゴリズムが一連の回数（またはパス数）実行されなくてはならず（図４（ｃ）の場合２回）、結果が累積されなくてはならないことを示している。必然的に、「ｓｈｒｉｎｋ」条件は同時に「ｎｅｘｔ」条件である。
【００３０】
幾何学的に「ｎｏｔ  ｎｅｘｔ」条件が存在するとき、輝度エリア計算が、「ｄｏｗｎ  ｄｉｆｆ」サンプルおよび「ｕｐ  ｄｉｆｆ」サンプルだけで構成されていることを示すことができる。図４（ａ）では、「ｄｏｗｎ  ｄｉｆｆ」サンプルはエリアＣであり、「ｕｐ  ｄｉｆｆ」サンプルはエリアＤである。
「ｎｅｘｔ」条件が存在する場合、輝度エリア計算が「ｄｏｗｎ」サンプル、「ｕｐ  ｄｏｗｎ」サンプルおよび「ｕｐ」サンプルで構成されていることを示すことができる。図４（ｂ）では「ｄｏｗｎ  ｓａｍｐｌｅ」はエリアＥであり、「ｕｐ  ｄｏｗｎ」サンプルはエリアＦであり、「ｕｐ」サンプルはエリアＧである。
【００３１】
「ｓｈｒｉｎｋ」条件が存在するとき、「ｎｅｘｔ」アルゴリズムが適当な回数繰り返され、その結果は累積される。これについては、以下でさらに詳細に説明する。
アルゴリズムは、以上で定義づけしたサイズ信号（ｓｉｚｅ  ｓｉｇｎａｌ）（１１）（図１０）から、Ｓｎの値と、「ｎｏｔ  ｎｅｘｔ」，「ｎｅｘｔ」または「ｓｈｒｉｎｋ」条件が存在するか否かと、を決定する。好ましい実施例についての計算は以下の通りである。標的画素が計算されるべく降下する毎にサイズ信号を、それ自体の値で、累積させる。この値が４０９５を超え８１９１より小である場合、これは「ｎｅｘｔ」条件を実証する。この値が４０９５を上回ると、最後の数字４０９５はロールオーバー（ｒｏｌｌ  ｏｖｅｒ）し、剰余部分を放置する。後続する標的画素については、その剰余部分からサイズ値を再度累積させる。これを繰り返す。いずれかの時点で、累積された値が８１９１を上回った場合には、それは「ｓｈｒｉｎｋ」条件を実証する。値が８１９１を上回る場合、最後の数字８１９１はロールオーバーし、剰余部分を放置する。そして、その剰余部分からサイズ値を再度累積させる。
【００３２】
任意の一時点で、累積されたサイズ値は、かくして、次のように表現することができる。
【００３３】
【表１】
0004643781.tif 000010
【００３４】
累積されたサイズ値は、以下の真理値表の形で表現することができる。
【００３５】
【表２】
0004643781.tif 000011
【００３６】
*   Ｓｈｒｉｎｋがアクティブ（ａｃｔｉｖｅ）であるとき、Ｎｅｘｔはつねにアクティブである。
実際に、ビット１２〜１５内の数字の値は、ｓｈｒｉｎｋ条件において、アルゴリズムを繰り返す（かつ結果を累積させる）べき回数を決定するものであること、を示すことができる。
【００３７】
Ｓｎの値は、何らかのリセットが発生した後に、ビット０〜１１の値から得られる。ビット１１をビット９に、ビット１０をビット８に．．．ビット２をビット０にマッピングしそしてビット０およびビット１を捨てることによって、１２ビットの数字を１０ビットにデシメート（ｄｅｃｉｍａｔｅ）する。これは実際に４での割り算である。これは解像度を損なうという結果をもたらすものの、処理速度は増大し、裸眼では知覚できない。
〔色およびｙ方向のサイズ変更〕
これまで色についてはいかなる言及もなされておらず、ｘ走査方向でのサイズ変更のみについて記述してきた。
【００３８】
色は、各色画素（ｃｏｌｏｕｒ  ｐｉｘｅｌ）に対し、標準的には赤、緑および青に対し、上述の技術を並行して実施することによって、単純に取り扱われる。かくしてＲＧＢ画素は、上述のアルゴリズムを用いて、別途、サイズ変更（ｒｅｓｉｚｅ）される。
ｙ方向でのサイズ変更に関しては、三角形エリアが、画素の行または列について運用される、同一のアルゴリズムが利用される。従ってこのアルゴリズムは、真に直交形（ｏｒｔｈｏｇｏｎａｌ）である。個々の画素間隔が操作される代わりに、ライン間隔が操作されて、Ｐｃｏｅｆｆ（ｎ−１），（Ｐｎ）Ｐｃｏｅｆｆ（ｎ）およびＰｃｏｅｆｆ（ｎ＋１）と等価なＬｃｏｅｆｆ（ｎ−１），Ｌｃｏｅｆｆ（ｎ），およびＬｃｏｅｆｆ（ｎ＋１）が提供される。各々の「Ｌｃｏｅｆｆ」は、任意の１ライン内の全ての画素について１つの乗数として用いられる。
【００３９】
【実施例】
以下の具体例では、各々の標的画素について、
合算された係数（ｃｏｅｆｆｉｃｉｅｎｔ）が、約２５６にのぼることがわかるだろう（近似値となるのは、丸め誤差に起因するものである）。上記の合算された係数は、一まとめの輝度値を表すことから、つねにこの一定値になる。換言すると、標的画素を形成する画素エネルギーを表すエリアは、元ピクチャ輝度（ｏｒｉｇｉｎａｌ  ｐｉｃｔｕｒｅ  ｂｒｉｇｈｔｎｅｓｓ）を維持している。
（１）１. ５の倍率（ｍａｇｎｉｆｉｃａｔｉｏｎ）
１. ５の倍率（ｍａｇ）へのアルゴリズムの適用について、図５および一般式１〜１０を参照しながら以下記述する。
【００４０】
【数９】
0004643781.tif 000012
【００４１】
上述のアルゴリズムのための規則を用いて、最初の５つの標的画素のための計算は以下のとおりである。
（ａ）「Ｎｏｔ  ｎｅｘｔ」，「Ｎｅｘｔ」，「Ｓｈｒｉｎｋ」条件およびＳｎの計算
【００４２】
【表３】
0004643781.tif 000013
【００４３】
*   効果的には、「ｎｅｘｔ」の後４０９６を、「ｓｈｒｉｎｋ」の後８１９２をそれぞれ減算する。
**  Ｓｎ  ＝剰余部分／４
（ｂ）標的係数（ｔａｒｇｅｔ  ｃｏｅｆｆｉｃｉｅｎｔ）の計算
各標的画素について、まずＳｎおよびＳｎ＋１を用いて式４および５を計算し、標的条件が「ｎｏｔ  ｎｅｘｔ」，「ｎｅｘｔ」または「ｓｈｒｉｎｋ」のいずれであるかに応じて、式６〜１０にこれらの結果をあてはめる。
【００４４】
Ｔ１
Ｔ１は、「ｎｏｔ  ｎｅｘｔ」条件であり、Ｐ（１）ｃｏｅｆｆｓは、式７および９から求められる。
【００４５】
【数１０】
0004643781.tif 000014
【００４６】
Ｔ２
Ｔ２は、ｎｅｘｔ条件であり、Ｐ（２）ｃｏｅｆｆｓは、式６，８および１０から求められる。
【００４７】
【数１１】
0004643781.tif 000015
【００４８】
Ｔ３
Ｔ３は、ｎｏｔ  ｎｅｘｔ条件であり、計算はＴ１と同一である。
【００４９】
【数１２】
0004643781.tif 000016
【００５０】
Ｔ４
Ｔ４は、「ｎｅｘｔ」条件であり、計算はＴ２と同一である。
【００５１】
【数１３】
0004643781.tif 000017
【００５２】
Ｔ５
Ｔ５はｎｅｘｔ条件であり、計算はＴ２と同一である。
【００５３】
【数１４】
0004643781.tif 000018
【００５４】
（２）０. ７５の倍率（ｍａｇｎｉｆｉｃａｔｉｏｎ）
ここで、図６を参照して、０. ７５の倍率へのアルゴリズムの適用について記述する。
【００５５】
【数１５】
0004643781.tif 000019
【００５６】
（ａ）「Ｎｏｔ  ｎｅｘｔ」，「Ｎｅｘｔ」，「Ｓｈｒｉｎｋ」条件およびＳｎの計算
【００５７】
【表４】
0004643781.tif 000020
【００５８】
*   効果的には、８１９２を減算すること。
**  Ｓｎ  ＝剰余部分／４
（ｂ）標的係数の計算
Ｔ１
Ｔ１は、ｎｅｘｔ条件であり、計算は、上述の倍率＝１. ５の例中のＴ２のものと同一であり、値は以下のとおりである：
【００５９】
【数１６】
0004643781.tif 000021
【００６０】
Ｔ２
同様に、ｎｅｘｔ条件。
【００６１】
【数１７】
0004643781.tif 000022
【００６２】
Ｔ３
同様にｎｅｘｔ条件。
【００６３】
【数１８】
0004643781.tif 000023
【００６４】
Ｔ４
原画素Ｐ４，Ｐ５，Ｐ６，Ｐ７からの画素エリア情報を必要とするｓｈｉｎｋ条件。このことは、アルゴリズムが一度繰り返され（すなわち２回のパス（ｐａｓｓ））、その結果が累積されることを意味している。
第１のパスは、Ｐ６の時間間隔（ｔｉｍｅ  ｉｎｔｅｒｖａｌ）の開始点までもっていかれる。これは、Ｐ５が終了した境界を通過してしまっているため、ｎｅｘｔ条件である。
【００６５】
２回目のパスは、アルゴリズムを、第２のｎｅｘｔ条件としてのＴ４の終了境界までもっていく（注：前述の通りｓｈｒｉｎｋ条件が存在する場合、各パスは、ｎｅｘｔとして処理される）。
１回目のパス（ｐａｓｓ）
１回目のパスについては、アルゴリズムは、エリア計算をもっていくための限界として、Ｐ５が終了する境界を用いて、Ｐ４，Ｐ５，Ｐ６についてのｎｅｘｔ条件として動作する。このことは、Ｓ１が、１回目のパスについて、１０２３であることを意味している。
【００６６】
【数１９】
0004643781.tif 000024
【００６７】
２回目のパス（ｐａｓｓ）
２回目のパスについては、アルゴリズムは、Ｐ５，Ｐ６，Ｐ７についてのｎｅｘｔ条件として動作する。
【００６８】
【数２０】
0004643781.tif 000025
【００６９】
Ｔ５
もう１つのｎｅｘｔ条件。
【００７０】
【数２１】
0004643781.tif 000026
【００７１】
さまざまな（Ｐｎ）ｃｏｅｆｆエリア、Ｓｎ値は図６に示されている。
連続するラインのラスター走査内の原画素をコンボルバ（ｃｏｎｖｏｌｖｅｒ）が受入れ、そこから本発明に従って標的ライン内の標的画素が計算される該コンボルバについて、以下に例を用いて図７〜１６を参照しながら記述する。本明細書においては、簡単のために、様々なクロックおよびリセット信号は省略されている。当業者であれば、このような信号を用いる方法を容易に認識するであろう。
様々な基本的な入力および出力を示す完全なコンボルバは、図７に示されている。各々の個別原画素のための輝度値は、８ビットの信号Ｐ（ｎ）として到着する。サイズ変更は、アナモルフィック（ａｎａｍｏｒｐｈｉｃ）であり、ｘ方向およびｙ方向で異なる倍率を使用することができるため、上述のサイズ信号式（１１）のための別々の入力すなわちラインサイズ決定のためのＳＺ（Ｌ）および画素サイズ決定のためのＳＺ（Ｐ）が、別々の対応するスケール値ＳＣ（Ｌ）およびＳＣ（Ｐ）と共に、存在する。出力は、８ビット幅の標的画素輝度信号Ｔ（ｎ）である。
【００７２】
コンボルバは、図８に示されているように２つの区分に分割することができる。これら２つの区分は、印刷制御区分２および（コンボルバがＲ，ＧおよびＢの色画素を扱っている場合には）３つの並列のスケーラ（ｓｃａｌｅｒ）で構成されており、ここでは簡単のため、そのうちの１つ（４）のみが示されている。１つのスケーラはＲ画素について動作し、第２のスケーラはＧ画素上で、第３のスケーラはＢ画素上で、動作する。これらは、同様に並行して動作することから、そのうち１つのみを記述しておく。
【００７３】
印刷制御区分２は、図９（ａ），（ｂ）にさらに詳細に示されている。これは、画素の完全なライン（すなわちｙ方向）をスケーリングするためのパラメータを提供するためのラインチャネル６および各々の個別画素（すなわちｘ方向）をスケーリングするためのパラメータを提供するための画素チャネル８で構成されている。各チャネルは、サンプル番号、Ｓｎ，ジェネレータ回路１０を含む。これは、標的ラインおよび画素のためのサンプル間隔を生成する。この後段にはＳｎ−ｓｑｄ回路１２が続き、この回路は、式４および５の値を生成し、これらの値はそれ自体上述の式（６）〜（１０）を生成するのに使用される。回路１２は、各チャネルにおいて、次の３つの信号を生成する係数スイッチ（ｃｏｅｆｆｉｃｉｅｎｔ  ｓｗｉｔｃｈ）回路１４に至る：
Coeff-up,
Coeff-up-down,
Coeff-down−１。
【００７４】
Ｓｎジェネレータ回路１０は、図１０に図解的に示されている。これは、サイズ増分ブロック１６，ｓｈｒｉｎｋ保持ブロック１８およびＳｎ出力ブロック２０からなる。これらのブロックを動作させる方法について、以下に記述する。
Ｓｎ−ｓｑｄ回路１２は、図１１により詳細に示されている。これは、Ｓｎ入力信号を２乗して式４の信号のための（Ｓｎ) 2 を生成する乗算器２２，本例では減算器に対し定数Ｃとして１０２４が入力される状態で（１０２４−Ｓｎ）を生成する減算器２４、そして式５の信号のための（１０２４−Ｓｎ) 2 を生成するためのさらにもう１つの乗算器２６で構成されている。１０２４による除算（divide-by-１０２４）がまた乗算器２２，２６によって提供される。
【００７５】
係数スイッチ回路１４については、図１２に詳述されている。これは、サンプル遅延２８，加算器３０，減算器３２，スイッチ３４および乗算器３６で構成されている。上述のとおり、回路１４は、３つの出力を生成し、これらは、以下の真理値表に従って提供される：
【００７６】
【表５】
0004643781.tif 000027
【００７７】
かくして、上述の一般化式（６）〜（１０）を用いて、係数スイッチ回路は、Ｎｅｘｔがアクティブ（ａｃｔｉｖｅ）であるか否か（すなわち、ｎｅｘｔ条件が存在するか否か）に応じて、これらの式のうちの選択されたものを生成する。
【００７８】
【表６】
0004643781.tif 000028
【００７９】
かくして、１６ビットの累積サイズ値の中の次のビット（１２番目のビット）がアクティブである（２進の１）か否かに応じて、式（６）〜（１０）のうちの種々のものが、スイッチ１４の３つの出力へと導かれる。ｎｅｘｔ信号は、スイッチ３４のためのセレクタとして作用し、適切な信号を出力させる。かくしてＮｅｘｔがアクティブであるとき、スイッチ３４は、チャネルＢを選択し、ＳＣスケール値による乗算のために、乗算器に式（６），（８）および（１０）のための値を転送する。また該乗算器は、（式（６）〜（１０）の分母の中に現れる）２による除算（divide-by-２）機能をも提供する。Ｎｅｘｔがアクティブでない場合、式（７）および（９）のための値は、送られる。Ｎｅｘｔはまた、ｓｈｒｉｎｋ条件が存在するとき強制的にアクティブにされる。
【００８０】
スケーラ４が示されている図８に目を向けると、スケーラの詳細については、図１３に示されている。（３つの）スケーラの各々は、画素スケーラ４０と直列のラインスケーラ３８で構成されている。ライン（ｌｉｎｅ）および画素スケーラ（ｐｉｘｅｌ  ｓｃａｌｅｒ）は互いに独立して動作する。ラインスケーラはｙ方向にスケール（ｓｃａｌｅ）し、ブロック内の完全な画素ラインに作用し、同一ライン内の個々の画素の各々に対し、同一のスケールファクタが適用される。
【００８１】
ラインスケールされた画素は次に、画素スケーラによる作用を受ける。画素スケーラはｘ方向にスケールし、連続する個々の画素を１つずつスケールする。ラインおよび画素スケーラの各々は、遅延４２，合算器４４および累積器４６で構成されている。
ライン遅延は図１４に示されている。これはスイッチ４８およびライン遅延５０からなる。ライン遅延は、Ｌ，Ｌ−１，Ｌ−２として示される３つの連続したライン内の全ての画素についての輝度データからなる出力を提供する。これは、連続する３つのラインからのラインデータを同時に処理する本発明において使用されるアルゴリズムについての必要条件を提供する。各ライン遅延は、１ライン長の一連の記憶された画素で構成されている。
【００８２】
画素遅延（図１３に示されている）は、それが完全な画素ラインではなく、むしろ個々の連続画素を遅延させるという点を除いて、ライン遅延と同一である。これは、３つの連続画素Ｐｎ，Ｐｎ−１，Ｐｎ−２のための出力を提供する。これはまた、上記アルゴリズムの必要条件を満たしている。各画素遅延は、１画素についてのものである。
【００８３】
ライン合算器は、図１５に示されている。これは、３つの乗算器５２と２つの加算器５４とからなる。合算器は、まず最初に１ライン内の各画素についての画素輝度値を、係数スイッチ回路１４によって提供された係数値すなわち式（６）〜（１０）のうちの適切な式の計算結果により、乗算する。どの１ライン内の各画素も同一の係数で乗算される。これら３つの乗算の結果は次に合算されて、標的画素の各ラインについての適切な輝度情報を提供する。
【００８４】
画素合算器（図１３に示されている）は、それが、通常は連続する画素間で異なるものとなる係数値に対する個々の画素の輝度値を乗算する、という点を除いて、ライン合算器と同一である。各画素は独立に演算される。
ライン累積器は、図１６に詳細に示されている。これは、加算器５６，スイッチ５８およびライン遅延６０からなる。これは、合算器（図１５）の合算された出力を受信し、ｓｈｒｉｎｋ信号により制御される。累積器は、ｓｈｒｉｎｋ条件が存在する場合のみ、すなわち１６ビット累積サイズ信号の最上位の３ビットのうちのいずれか１つまたは複数のものがアクティブである（０ではない）ときにのみ、アクティブとなる。ｓｈｒｉｎｋ条件が存在しない場合、累積器は非機能的となり、合算入力は、一連の８ビット画素からなる８ビット標的ラインとして、その中をそのまま通って外へ通過（ｐａｓｓ）させられる。ｓｈｒｉｎｋ条件が存在する場合、加算器５６は、有力なｓｈｒｉｎｋ条件を満たすのに必要とされるだけの回数、３本のラインの連続セットからの合算値を累積させる。累積器がアクティブであるとき、ｓｈｒｉｎｋ信号は第２のスイッチの出力を強制的にゼロにする。ｓｈｒｉｎｋを満足するのに十分なだけパス（ｐａｓｓ）が発生するまでは、標的ラインデータは出力において利用可能ではない。加算器５６における累積合算値はこのとき出力として解放される。
【００８５】
画素累積器は、それが、３つの連続した画素ラインから結果として得られた合算値ではなく、むしろ３つの連続した画素から結果として得られた合算値について動作する、という点を除き、ライン累積器と同一である。画素累積器の出力は、かくして、ｙ方向のライン毎にそしてｘ方向の画素毎にスケールされた一連の画素である。かくして、画素累積器の出力は、最終的に再スケール（ｒｅｓｃａｌｅ）された標的画素となる。
【００８６】
コンボルバは、アルゴリズムを実現するように以下のとおりに動作する。
図１０を参照すると、Ｓｎジェネレータ回路１０は、サイズ（Ｓｚ) 値（これは各倍率についての定数である）を受信する。サイズ増分ブロック１６がこの値を各標的間隔について自ら増分し、１つの出力としての１２ビット（ビット０〜１１）の増分値（ｉｎｃｒｅｍｅｎｔｅｄ  ｖａｌｕｅ）と、ｎｅｘｔ条件出力（ビット１２＝１である場合にアクティブ）と、４ビット（ビット２〜１５）値を提供する。
【００８７】
ｓｈｒｉｎｋ保持ブロック１８は４ビット出力を受信し、サイズ増分（ｓｉｚｅ  ｉｎｃｒｅｍｅｎｔ）ブロック１６を制御するように戻るｓｈｒｉｎｋ−ｃｎｔｒｌ出力を提供する。ｓｈｒｉｎｋ−ｃｎｔｒｌがアクティブである場合、サイズ増分ブロックは適当なｓｈｒｉｎｋサイクル（パス）数の間、アクティブに保持される。以下の真理値表は、Ｓｚ−ｉｎｃ（１５−１２），Ｎｅｘｔおよびｓｈｒｉｎｋ−ｈｏｌｄの対応を詳しく示している。
【００８８】
【表７】
0004643781.tif 000029
【００８９】
Ｓｎ出力ブロック２０は、Ｓｚ−ｉｎｃ（１１−０）とｓｈｒｉｎｋ−ｉｎｓｅｒｔとＮｅｘｔの関数として、制御出力を提供する。ｓｈｒｉｎｋ−ｉｎｓｅｒｔがアクティブ（＝１）であるとき、Ｓｎ（９−０）値（Ｓｚ−ｉｎｃからデシメート（ｄｅｃｉｍａｔｅ）されたもの）は１０２３に保持される（上述の０. ７５の倍率についての例でのＴ４を参照のこと）。
【００９０】
Ｓｎ−ｓｑｄ回路１２（図９）は１０ビットのＳｎ値を受信し、連続する画素またはラインについて、式４および５の値を生成する。これらから、係数スイッチ回路１４は、Ｎｅｘｔがアクティブであるか否かに応じて種々の式（６）〜（１０）から、値を生成する。
スケーラ４は、画素毎の画素輝度情報および３つのｃｏｅｆｆ値を受信する。ラインスケーラ３８では、前述のとおり、完全な画素ラインが同一の係数値で乗算され、これは合算器４４内の３つの連続ラインの各々について生成される。ｓｈｒｉｎｋがアクティブである場合、これらの合算値は、ライン累積器４６において適当なサイクル（パス）数の間累積される。上述した最後の真理値表を参照のこと。
【００９１】
このとき、各画素Ｔ（ｎ）について最終の標的輝度値を得るため、画素スケーラ４０内の各画素に対して、演算が繰り返される。
【図面の簡単な説明】
【図１】一連の三角形エリアにより、連続する原画素のエネルギー分布をどのように描くことができるかを表す図である。
【図２】一連の三角形エリアから標的画素輝度をいかに計算できるかを示す図である。
【図３】サブエリアを生成するために、単一の原画素三角形エリアをいかにしてサブサンプリングできるかを示す図である。
【図４】（ａ），（ｂ）および（ｃ）は原画素間隔が標的画素間隔に関係づけされる３つの異なる条件を示す図である。
【図５】１. ５の倍率を示す一例である。
【図６】０. ７５の倍率（すなわち縮小）を示す一例である。
【図７】一例として示されている本発明の好ましい実施例を形成する装置に対する完全な入出力を示すブロック図である。
【図８】装置がどのように、２つのブロックをなす印刷制御区分およびスケーラに分割されるかを示すさらに詳細なブロック図である。
【図９】（ａ）および（ｂ）は図８の印刷制御区分を詳しく示す概略的回路図である。
【図１０】図９のサンプル番号、Ｓｎ，ジェネレータブロックの回路図である。
【図１１】図９のＳｎ−ｓｑｄブロックの回路図である。
【図１２】図９の係数スイッチブロックの回路図である。
【図１３】図８のスケーラブロックの回路図である。
【図１４】図１３に示すライン遅延ブロックの回路図である。
【図１５】図１３に示すライン合算器ブロックの回路図である。
【図１６】図１３に示すライン累積器ブロックの回路図である。
【符号の説明】
１０…Ｓｎジェネレータ回路
１１…サイズ信号
１２…Ｓｎ−ｓｑｄ回路
１４…係数スイッチ回路
１６…サイズ増分ブロック
１８…ｓｈｒｉｎｋ保持ブロック
２０…Ｓｎ出力ブロック
２２，２６…乗算器
２４…減算器
２８…サンプル遅延
３０…加算器
３２…減算器
３４…スイッチ
３６…乗算器
３８…ラインスケーラ
４０…画素スケーラ
４２…遅延
４４…合算器
４６…累積器
５０…ライン遅延
５２…乗算器
５４，５６…加算器
５８…スイッチ
６０…ライン遅延
【図１】
0004643781.tif 000030
【図２】
0004643781.tif 000031
【図３】
0004643781.tif 000032
【図４】
0004643781.tif 000033
【図５】
0004643781.tif 000034
【図６】
0004643781.tif 000035
【図７】
0004643781.tif 000036
【図８】
0004643781.tif 000037
【図９】
0004643781.tif 000038
【図１０】
0004643781.tif 000039
【図１１】
0004643781.tif 000040
【図１２】
0004643781.tif 000041
【図１３】
0004643781.tif 000042
【図１４】
0004643781.tif 000043
【図１５】
0004643781.tif 000044
【図１６】
0004643781.tif 000045