(57)【特許請求の範囲】
【請求項１】
固定された支持体と、この支持体を囲うように配置される重り部と、この重り部を可動自在に前記支持体に支持させる梁とを備え、応力による前記梁のたわみを利用して加速度を検出する加速度センサであって、
前記支持体は四角形からなるとともに各辺の中央部に前記梁が接続される部分を有し、前記重り部は四角形の枠からなるとともに内周部の各角部に前記梁が接続される部分を有し、前記梁は、その長さ方向が前記支持体の各辺に沿うようにその各辺に２つずつ配置され、前記各梁の一端は前記支持体の辺の中央部に共通のひとつの支点で接続され、前記各梁の他端は前記重り部の内周部の角部に接続され、前記各梁の両端には応力検出素子が配置されていることを特徴とする加速度センサ。
【請求項２】
中央に中空部を有して固定された支持体と、この支持体の中空部内に配置される重り部と、この重り部を可動自在に前記支持体に支持する梁とを備え、応力による前記梁のたわみを利用して加速度を検出する加速度センサであって、
前記支持体は四角形の枠からなるとともに内周部の各角部に前記梁が接続される部分を有し、前記重り部は四角形からなるとともに各辺の中央部に前記梁が接続される部分を有し、前記梁は、その長さ方向が前記重り部の各辺に沿うようにその各辺に２つずつ配置され、前記各梁の一端は前記重り部の辺の中央部に共通のひとつの支点で接続され、前記各梁の他端は前記支持体の内周部の角部の近傍に接続され、前記各梁の両端には応力検出素子が配置されていることを特徴とする加速度センサ。
【請求項３】
前記支持体、前記重り部、および前記各梁は、シリコン基板により形成されていることを特徴とする請求項１または請求項２に記載の加速度センサ。
【請求項４】
前記各梁は、その両端の応力集中部にピエゾ抵抗素子を備え、前記支持体の各辺または前記重り部の各辺に配置される２つの梁に配置された４つのピエゾ抵抗素子からなるホイートストンブリッジを、各辺ごとに構成するようにし、これら４組のホイートストンブリッジの出力信号について所定の演算処理をして任意の方向の加速度を求める演算回路を備えたことを特徴とする請求項１乃至請求項３のいずれかに記載の加速度センサ。
【請求項５】
前記各梁は、その両端の応力集中部にＭＯＳＦＥＴからなる応力検出素子を備え、前記支持体の各辺にまたは前記重り部の各辺に配置される２つの梁に配置された４つのＭＯＳＦＥＴを含む差動増幅回路を構成し、これら４組の差動増幅回路の出力信号について所定の演算処理をして任意の方向の加速度を求める演算回路を備えたことを特徴とする請求項１乃至請求項３のいずれかに記載の加速度センサ。
【請求項６】
前記ＭＯＳＦＥＴはＰ型ＭＯＳＦＥＴであり、差動増幅回路はＣＭＯＳ差動増幅回路であることを特徴とする請求項５に記載の加速度センサ。
【請求項７】
前記任意の方向とは、Ｘ軸、Ｙ軸、およびＺ軸の３方向であり、前記Ｘ軸  方向とＹ軸方向は前記梁の長さ方向に対して４５°回転した方向とし、前記Ｚ軸方向は前記梁の厚み方向であることを特徴とする請求項５または請求項６に記載の加速度センサ。
【発明の詳細な説明】
【０００１】
［技術分野］
本発明は、重りとこの重りを可動自在に支える梁などからなり、梁のたわみを利用して加速度を検出する加速度センサに係り、特に、マイクロマシンで構成された構造体に信号処理回路を混載し、多軸方向の加速度成分を検出可能な加速度センサに関するものである。
【０００２】
［背景技術］
従来、この種の半導体加速度センサとしては、例えば、図１５に示すような第１の加速度センサと、後述の第２の加速度センサとが知られている。
第１の加速度センサは、図１５に示すように、ガラス基板５に固定されるシリコン基板からなる支持体１と、この支持体１の周囲に配置されるシリコン基板からなる方形枠状の重り部２と、支持体１と重り部２とを接続し重り部２を揺動自在に支持する薄肉のシリコン基板からなる４つの梁３とを備え、この各梁３上の両端部に上述の応力検出部４が配置されるとともに、支持体１の上部には集積回路部６が形成されている。
【０００３】
第２の加速度センサは、図１６に示すように、ガラス基板５に固定される方形枠状の支持体１０と、この支持体１０の内周部に配置される重り部９と、支持体１０と重り部９とを接続し重り部９を揺動自在に支持する薄肉の４つの梁３とを備えたものである。
このように構成される従来の両加速度センサでは、各応力検出部４からの検出信号を集積回路部６で処理することにより、Ｘ軸、Ｙ軸、およびＺ軸の方向の加速度成分を出力できるようになっている。
【０００４】
ところで、従来の両加速度センサでは、検出感度を増大させるには各梁３の長さを長くする必要がある。この各梁３を長くするには、従来のような加速度センサの構造では、支持体１の大きさを小さくするか、またはセンサ全体を大きくしなければならない。
しかし、支持体１がシリコン基板の場合には、この上にＣＭＯＳ等の信号処理回路を搭載（形成）可能であり、支持体１の大きさを小さくすると、信号処理回路の搭載が不可能になるという不都合が生じる。また、センサ全体の大型化は検出感度を増大できる点では好ましいが、全体としてみると必ずしも好適な解決方法とはいえない。
【０００５】
一方、従来の第２の加速度センサでは、梁３が支持体１０により囲まれているため、センサをケース１０Ａでパッケージングした状態で、支持体１０が材料の熱膨張係数差により応力を受けた場合に、その応力が各梁３に対してその長手方向に加わり、各梁３の座屈や出力信号のシフトなどの不都合が生じる。さらに、梁３を内側に延ばした場合に重り部９の質量が減少するため、検出感度が低下するという不都合がある。
【０００６】
このため、センサ全体を大きくすることなく検出感度を向上させ、小型であっても検出感度の優れた新たな加速度センサの出現が望まれる。
そこで、本発明の第１の目的は、上記の点に鑑み、高感度かつ小型化が可能な新たな加速度センサを提供することにある。
また、本発明の第２の目的は、高感度かつ小型化が可能な上に、さらに、加速度センサが本来の機能である外部から加わる加速度により生じる応力以外の応力が、検出素子に伝わることのない信頼性の高い加速度センサを提供することにある。
さらに、本発明の第3 の目的は、第1 および第2 の目的に適合するような検出回路を含む加速度センサを提供することにある。
【０００７】
［発明の開示］
本発明は、固定された支持体と、この支持体を囲うように配置される重り部と、この重り部を可動自在に前記支持体に支持させる梁とを備え、応力による前記梁のたわみを利用して加速度を検出する加速度センサであって、前記支持体は四角形からなるとともに各辺の中央部に前記梁が接続される部分を有し、前記重り部は四角形の枠からなるとともに内周部の各角部に前記梁が接続される部分を有し、前記梁は、その長さ方向が前記支持体の各辺に沿うようにその各辺に２つずつ配置され、前記各梁の一端は前記支持体の辺の中央部に共通のひとつの支点で接続され、前記各梁の他端は前記重り部の内周部の角部に接続され、前記各梁の両端には応力検出素子が配置されていることを特徴とする加速度センサを提供する。
【０００８】
このような構成からなる本発明の加速度センサによれば、従来のセンサに比べて梁を長くできるので、高感度かつ小型化が可能となる。
本発明は、また、中央に中空部を有して固定された支持体と、この支持体の中空部内に配置される重り部と、この重り部を可動自在に前記支持体に支持する梁とを備え、応力による前記梁のたわみを利用して加速度を検出する加速度センサであって、
前記支持体は四角形の枠からなるとともに内周部の各角部に前記梁が接続される部分を有し、前記重り部は四角形からなるとともに各辺の中央部に前記梁が接続される部分を有し、前記梁は、その長さ方向が前記重り部の各辺に沿うようにその各辺に２つずつ配置され、前記各梁の一端は前記重り部の辺の中央部に共通のひとつの支点で接続され、前記各梁の他端は前記支持体の内周部の角部の近傍に接続され、前記各梁の両端には応力検出素子が配置されていることを特徴とする加速度センサを提供する。
【０００９】
このような構成からなる本発明の加速度センサによれば、従来のセンサに比べて梁を長くできるので、高感度かつ小型化が可能となる。
さらに、このような構成からなる本発明の加速度センサによれば、重り部が中央で支持体がその重り部を囲う形態であって、その支持体がパッケージと一体になるような場合でも、パッケージなどから受ける応力が梁の長さ方向に直接作用しないので、応力検出素子への影響を抑制してセンサの信頼性を高めることができる。
【００１０】
本発明の加速度センサの実施態様としては、前記支持体、前記重り部、および前記各梁は、シリコン基板により形成されていることを特徴とする加速度センサが挙げられる。
本発明の加速度センサの実施態様としては、前記各梁は、その両端の応力集中部にピエゾ抵抗素子を備え、前記支持体の各辺または前記重り部の各辺に配置される2 つの梁に配置された4 つのピエゾ抵抗素子からなるホイートストンブリッジを、各辺ごとに構成するようにし、これら4 組のホイートストンブリッジの出力信号について所定の演算処理をして任意の方向の加速度を求める演算回路を備えたことを特徴とする加速度センサが挙げられる。
【００１１】
本発明の加速度センサの実施態様としては、前記各梁は、その両端の応力集中部にＭＯＳＦＥＴからなる応力検出素子を備え、前記支持体の各辺にまたは前記重り部の各辺に配置される2 つの梁に配置された4 つのＭＯＳＦＥＴを含む差動増幅回路を構成し、これら4 組の差動増幅回路の出力信号について所定の演算処理をして任意の方向の加速度を求める演算回路を備えたことを特徴とする加速度センサが挙げられる。
本発明の加速度センサの実施態様としては、前記ＭＯＳＦＥＴはＰ型ＭＯＳＦＥＴであり、差動増幅回路はＣＭＯＳ差動増幅回路であることを特徴とする加速度センサが挙げられる。
【００１２】
本発明の加速度センサの実施態様としては、前記任意の方向とは、Ｘ軸、Ｙ軸、およびＺ軸の３方向であり、前記Ｘ軸方向とＹ軸方向は前記梁の長さ方向に対して４５°回転した方向とし、前記Ｚ軸方向は前記梁の厚み方向であることを特徴とする加速度センサが挙げられる。
このような構成からなる各実施態様によれば、４組の回路の出力信号について所定の演算処理をして任意の方向の加速度を求める演算回路を備えるようにしたので、３軸の加速度センサとして利用できる。
【００１３】
［発明を実施するための最良の形態］
以下、本発明の好適な実施の形態について、図面を参照して説明する。
本発明の加速度センサの第１実施形態について、図１〜図４を参照して説明する。図１は、この第１実施形態の外観構造を示し、その一部を破断した斜視図である。図２はその平面図、図３は図２のａ−ａ線の断面図、図４は図２のｂ−ｂ線の断面図である。
【００１４】
この第１実施形態に係る加速度センサは、図１〜図４に示すようにガラス基板５上に形成され、そのガラス基板５上の中央に四角錐台からなりその上下を逆にした支持体１が固定されている。この支持体１の周囲には、所定の間隔をおいて四角形の枠からなる重り部２がその支持体１を囲うように配置されている。重り部２は、肉厚の薄い梁１１〜１８により支持体１に可動自在に支持されるとともに、その各梁１１〜１８は、その長さ方向が支持体１の各辺に沿うように配置されている。支持体１、重り部２、および梁１１〜１８は、シリコンの基板を素材にして形成されている。
【００１５】
梁１１、１２は、図示のように、その長さ方向が支持体１の上辺に沿うように配置され、その各一端は支持体１の上辺の中央部に共通に接続され、その各他端は重り部２の内周部の角部（隅の部分）にそれぞれ接続されている。
同様に、梁１３、１４、梁１５、１６、および梁１７、１８は、図示のように、その長さ方向が支持体１の左辺、下辺、および右辺にそれぞれ沿うように配置され、その各梁の一端は支持体１の対応する辺の中央部に共通に接続され、その各他端は重り部２の内周部の対応する角部にそれぞれ接続されている。
【００１６】
梁１１、１２の応力集中部である両端には、応力検出素子２１、２２、２３、２４が配置されている。同様に、梁１３、１４、梁１５、１６、および梁１７、１８の各両端には、応力検出素子２１〜２４がそれぞれ配置されている。
なお、図示の例では、梁１１、１２は、その各一端が支持体１の上辺の中央部に共通に接続され、その各他端が重り部２の内周部の角部にそれぞれ接続されている。しかし、梁１１、１２は、その各一端が重り部２の内周辺の中央部に共通に接続され、その各他端が支持体１の上辺の両端部にそれぞれ接続されるようにしても良い。これは、梁１３、１４、梁１５、１６、および梁１７、１８の各両端の接続についても同様である。
【００１７】
次に、このような構成からなる第１実施形態に係る加速度センサの動作について説明する。
いま、この加速度センサに加速度が加わると、可動自在な重り部２が加速度に応じて移動し、この重り部２の移動に伴い梁１１〜１８に応力が加わる。このとき、梁の両端で応力が最大となるので、この応力を応力検出素子２１〜２４で検出し、この検出に基づいて加速度を検出できる。
【００１８】
ここで、加速度を受けたときに梁１１〜１８に生ずる応力の大きさは、梁の長さに比例するので、従来の構成に比べて梁１１〜１８の長さが長くなった分、同一の加速度であっても発生する応力が大きくなり応力検出素子２１〜２４の検出感度が向上する。
次に、本発明の加速度センサの第２実施形態について、図５〜図８を参照して説明する。図５は、この第２実施形態の外観構造を示し、その一部を破断した斜視図である。図６はその平面図、図７は図５のｃ−ｃ線の断面図、図８は図５のｄ−ｄ線の断面図である。
【００１９】
この第２実施形態に係る加速度センサは、図５〜図８に示すようにガラス基板５上に形成され、そのガラス基板５上の中央に四角錐台からなりその上下を逆にした重り部７が可動自在に配置されている。この重り部７の周囲には、所定の間隔をおいて四角形の枠からなり支持体８がその重り部７を囲うように配置されるとともに、その支持体８はガラス基板５に固定されている。重り部７は、肉厚の薄い梁３１〜３８により支持体８に可動自在に支持されるとともに、その各梁３１〜３８は、その長さ方向が重り部７の各辺に沿うように配置されている。支持体８、重り部７、および梁３１〜３８は、シリコン基板を素材にして形成されている。
【００２０】
梁３１、３２は、図示のように、その長さ方向が重り部７の上辺に沿うように配置され、その各一端は重り部７の上辺の中央部に共通に接続され、その各他端が支持体８の内周部の角部の近傍にそれぞれ接続されている。
同様に、梁３３、３４、梁３５、３６、および梁３７、３８は、図示のように、その長さ方向が重り部７の左辺、下辺、および右辺にそれぞれ沿うように配置され、その各梁の一端は重り部７の対応する辺の中央部に共通に接続され、その各他端は支持体８の内周部の対応する角部の近傍にそれぞれ接続されている。
【００２１】
従って、支持体８の内周部の４つの各角部には、図５および図６に示すような４つの空間３９が形成されることになる。
梁３１、３２の応力集中部である両端には、応力検出素子２１、２２、２３、２４が配置されている。同様に、梁３３、３４、梁３５、３６、および梁３７、３８の各両端には、応力検出素子２１〜２４がそれぞれ配置されている。
【００２２】
なお、図示の例では、梁３１、３２は、その各一端が重り部７の上辺の中央部に共通に接続され、その各他端が支持体８の内周部の角部にそれぞれ接続されている。しかし、梁３１、３２は、その各一端が支持体８の内周辺の中央部に共通に接続され、その各他端が重り部７の上辺の両端部にそれぞれ接続されるようにしても良い。これは、梁３３、３４、梁３５、３６、および梁３７、３８の各両端の接続についても同様である。
次に、このような構成からなる第２実施形態に係る加速度センサの動作について説明する。
【００２３】
いま、図９（Ａ）に示すように、この加速度センサに水平方向の加速度が作用すると、重り部７にはこの加速度の方向とは反対方向に慣性力が働き、梁３５、３６の応力検出素子２１〜２４の部分に、図示のように圧縮応力（−）と引張応力（＋）とが発生する。また、図図９（Ｂ）に示すように、この加速度センサに垂直方向の加速度が作用すると、重り部７にはこの加速度の方向とは反対方向に慣性力が働き、梁３５、３６の応力検出素子２１〜２４の部分に、図示のように圧縮応力（−）と引張応力（＋）とが発生する。
【００２４】
このように、加速度センサに加速度が加わると、可動自在な重り部７が加速度に応じて移動し、この重り部７の移動に伴い梁３１〜３８に応力が加わる。このとき、梁の両端で応力が最大となるので、この応力を応力検出素子２１〜２４で検出し、この検出に基づいて加速度を検出できる。
ここで、加速度を受けたときに梁３１〜３８に生ずる応力の大きさは、梁の長さに比例するので、従来の構成に比べて梁３１〜３８の長さが長くなった分、同一の加速度であっても発生する応力が大きくなり応力検出素子２１〜２４の検出感度が向上する。
【００２５】
また、この第２の実施形態にかかる速度センサは、重り部７が中央で支持体８がその重り部７を囲う形態であって、その支持体８がパッケージと一体になるものであるが、梁３１〜３８は、重り部７の各辺に対して平行であって、その両端の接続が、上記のように支持体８の内周部の角部を除いた部分を利用している。このため、加速度センサの全体を囲むパッケージから支持体８に応力が加わった場合に、梁３１〜３８の長手方向に直接応力が作用することなく、梁の座屈や出力信号のシフトなどが発生しない。
【００２６】
次に、上述の第１実施形態に係る加速度センサに適用される加速度検出回路の構成例について、図１、図２、図１１、および図１２を参照して説明する。
図１および図２に示すように、支持体１の各辺の各応力検出素子２１〜２４として、ピエゾ抵抗素子を使用する場合には、その応力検出素子２１〜２４の各位置にＰ型の拡散層によるピエゾ抵抗素子２１ａ〜２４ａをそれぞれ配置する。これらの４つのピエゾ抵抗素子２１ａ〜２４ａは、図１１に示すようなホイートストンブリッジを構成するものとする。
【００２７】
そして、梁１１、１２の応力検出素子２１〜２４の位置に配置されるピエゾ抵抗素子２１ａ〜２４ａにより図１２に示すような第１のホイーストンブリッジ４１を構成する。同様に、梁１３、１４、梁１５、１６、および梁１７、１８の応力検出位置２１〜２４の位置に配置される抵抗素子２１ａ〜２４ａにより、図１２に示すように、第２、第３および第４のホイーストンブリッジ４２、４３、４４をそれぞれ構成する。
【００２８】
ホイートストンブリッジ４１〜４４の各出力Ｓ１〜Ｓ４は、梁の長手方向の加速度に対しては、応力検出素子２１と応力検出素子２３が同一の変形をし、応力検出素子２２と応力検出素子２４が同一の変形をするので、その出力端子には信号が出力されない。
次に、ホイートストンブリッジ４１〜４４の出力信号により、Ｘ軸、Ｙ軸、およびＺ軸の各方向の加速度信号Ｘｓ、Ｙｓ、Ｚｓを求める演算回路について図１２を参照して説明する。なお、Ｘ軸、Ｙ軸、およびＺ軸は、図２に示すようにとるものとし、Ｘ軸とＹ軸とは梁の長手方向に対して４５°回転した位置になっている。
【００２９】
この演算回路は、ホイートストンブリッジ４１〜４４の出力信号Ｓ１〜Ｓ４について、（１）式の演算を行ってＸ軸方向の加速度信号Ｘｓを求める加算器４５と、その出力信号Ｓ１〜Ｓ４について、（２）式の演算を行ってＹ軸方向の加速度信号Ｙｓを求める加算器４６と、その出力信号Ｓ１〜Ｓ４について、（３）式の演算を行ってＺ軸方向の加速度信号Ｚｓを求める加算器４７とから構成されている。
【００３０】
Ｘｓ＝（Ｓ２＋Ｓ３）−（Ｓ１＋Ｓ４）…（１）
Ｙｓ＝（Ｓ３＋Ｓ４）−（Ｓ１＋Ｓ２）…（２）
Ｚｓ＝Ｓ１＋Ｓ２＋Ｓ３＋Ｓ４…（３）
次に、加算器４５〜４７が（１）〜（３）式を用いて各加速度信号Ｘｓ、Ｙｓ、Ｚｓを求めることができる理由について説明する。
【００３１】
いま、図２のＸ軸方向に加速度が作用したとすると、梁１３、１４と梁１５、１６とは同一の変化をし、梁１１、１２と梁１７、１８は同一の変化をし、前者と後者とではその変化が逆方向となる。このため、ホイートストンブリッジ４２と４３の出力信号Ｓ２、Ｓ３は正となり、ホイートストンブリッジ４１と４４の出力信号Ｓ１、Ｓ４は負となる。そこで、その出力Ｓ１〜Ｓ４について、加算器４５で（１）式の演算を行うと、Ｘ軸方向の加速度信号Ｘｓが求まる。
【００３２】
このとき、加算器４６は、（２）式による演算を行うが、出力信号Ｓ３と出力信号Ｓ４は符号が逆となり打ち消しあい、同様に出力信号Ｓ１と出力信号Ｓ２は符号が逆となり打ち消しあうので、その加速度信号Ｙｓは「零」となる。また、このとき、加算器４７は（３）式による演算を行うが、同様にその加速度信号Ｚｓは「零」となる。
次に、図２のＹ軸方向に加速度が作用したとすると、梁１５、１６と梁１７、１８とは同一の変化をし、梁１１、１２と梁１３、１４は同一の変化をし、前者と後者とではその変化が逆方向となる。このため、ホイートストンブリッジ４３と４４の出力信号Ｓ３、Ｓ４は正となり、ホイートストンブリッジ４１と４２の出力信号Ｓ１、Ｓ２は負となる。そこで、その出力Ｓ１〜Ｓ４について、加算器４６で（２）式の演算を行うと、Ｙ軸方向の加速度信号Ｙｓが求まる。
【００３３】
このとき、加算器４５は、（１）式による演算を行うが、出力信号Ｓ２と出力信号Ｓ３は符号が逆となり打ち消しあい、同様に出力信号Ｓ１と出力信号Ｓ４は符号が逆となり打ち消しあうので、その加速度信号Ｘｓは「零」となる。また、このとき、加算器４７は（３）式による演算を行うが、同様にその加速度信号Ｚｓは「零」となる。
さらに、図２のＺ軸方向に加速度が作用したとすると、梁１１、１２、梁１３、１４、梁１５、１６、梁１７、１８は同一の変化をする。このため、ホイートストンブリッジ４１〜４４の出力信号Ｓ１〜Ｓ４は正となり、その出力Ｓ１〜Ｓ４について、加算器４７で（３）式の演算を行うと、Ｚ軸方向の加速度信号Ｚｓが求まる。
【００３４】
このとき、加算器４５は、（１）式による演算を行うが、その加速度信号Ｘｓは「零」となり、加算器４６は（２）式による演算を行うが、その加速度信号Ｙｓは「零」となる。
以上の説明から明らかなように、加算器４５〜４７は、（１）式〜（３）式のような演算を行うことにより、Ｘ軸、Ｙ軸、およびＺ軸方向の各加速度に応じた加速度信号Ｘｓ、Ｙｓ、Ｚｓを同時に生成することができる。
【００３５】
次に、加速度検出回路の他の構成例について、図１、図２、図１３、および図１４を参照して説明する。
この加速度検出回路は、図１および図２に示すように、支持体１の各辺の各応力検出素子２１〜２４として、Ｐ型ＭＯＳＦＥＴを用いたものであり、その応力検出素子２１〜２４の各位置にＰ型ＭＯＳＦＥＴ２１ｂ〜２４ｂを配置する。これらの４つのＭＯＳＦＥＴ２１ｂ〜２４ｂは、入力トランジスタとして図１３に示すようなＣＭＯＳ差動増幅回路を構成するものとする。
【００３６】
そして、梁１１、１２の応力検出部２１〜２４の位置に配置されるＭＯＳＦＥＴ２１ｂ、２４ｂより図１４に示すような第１の差動増幅回路５１を構成する。同様に、梁１３、１４、梁１５、１６、および梁１７、１８の応力検出部２１〜２４の位置に配置されるＭＯＳＦＥＴ２１ｂ〜２４ｂにより、図１４に示すように、第２、第３および第４の差動増幅回路５２〜５４をそれぞれ構成する。
【００３７】
次に、差動増幅回路５１〜５４の具体的な構成について、図１３を参照して説明する。
この差動増幅回路は、図１３に示すように、応力検出部２１〜２４に配置される入力用の４つのＰ型ＭＯＳＦＥＴ２１ｂ〜２４ｂと、電流源となるＰ型ＭＯＳＦＥＴ６１と、カレントミラーを構成する２つのＮ型ＭＯＳＦＥＴ６２、６３から構成され、出力端子６４から出力信号が出力されるようになっている。
【００３８】
ＭＯＳＦＥＴ２１ｂとＭＯＳＦＥＴ２４ｂとは並列に接続され、その共通接続されたソースがＭＯＳＦＥＴ６１を介して電源Ｖｄｄに接続されるとともに、その共通接続されたドレインがダイオード接続されたＭＯＳＦＥＴ６２を介して電源Ｖｓｓに接続されるとともに、その両ゲートにはゲートバイアス電圧が印加されている。
同様に、ＭＯＳＦＥＴ２２ｂとＭＯＳＦＥＴ２３ｂとは並列に接続され、その共通接続されたソースがＭＯＳＦＥＴ６２を介して電源Ｖｄｄに接続されるとともに、その共通接続されたドレインがＭＯＳＦＥＴ６３を介して電源Ｖｓｓに接続されるとともに、その両ゲートにはゲートバイアス電圧が印加されている。
【００３９】
このような構成からなる差動増幅回路５１〜５４の各出力Ｓ１〜Ｓ４は、梁の長手方向の加速度に対しては、ＭＯＳＦＥＴ５１とＭＯＳＦＥＴ５３が同一の変形をし、ＭＯＳＦＥＴ５２とＭＯＳＦＥＴ５４が同一の変形をするので、その出力端子には信号が出力されない。
次に、差動増幅回路５１〜５４の出力信号により、Ｘ軸、Ｙ軸、およびＺ軸の各方向の加速度信号Ｘｓ、Ｙｓ、Ｚｓを求める演算回路について図１４を参照して説明する。なお、Ｘ軸、Ｙ軸、およびＺ軸は、図２に示すようにとるものとし、Ｘ軸とＹ軸とは梁の長手方向に対して４５°回転した位置になっている。
【００４０】
この演算回路は、差動増幅回路５１〜５４の出力信号Ｓ５〜Ｓ８について、（４）式の演算を行ってＸ軸方向の加速度信号Ｘｓを求める加算器５５と、その出力信号Ｓ５〜Ｓ８について、（５）式の演算を行ってＹ軸方向の加速度信号Ｙｓを求める加算器５６と、その出力信号Ｓ５〜Ｓ８について、（６）式の演算を行ってＺ軸方向の加速度信号Ｚｓを求める加算器５７とから構成されている。
【００４１】
Ｘｓ＝（Ｓ６＋Ｓ７）−（Ｓ５＋Ｓ８）…（４）
Ｙｓ＝（Ｓ７＋Ｓ８）−（Ｓ５＋Ｓ６）…（５）
Ｚｓ＝Ｓ５＋Ｓ６＋Ｓ７＋Ｓ８…（６）
次に、加算器５５〜５７が（４）〜（６）式を用いて各加速度信号Ｘｓ、Ｙｓ、Ｚｓを求めることができる理由について説明する。
【００４２】
いま、図２のＸ軸方向に加速度が作用したとすると、梁１３、１４と梁１５、１６とは同一の変化をし、梁１１、１２と梁１７、１８は同一の変化をし、前者と後者とではその変化が逆方向となる。このため、差動増幅回路５２と５３の出力信号Ｓ６、Ｓ７は正となり、差動増幅回路５１と５４の出力信号Ｓ５、Ｓ８は負となる。そこで、その出力Ｓ５〜Ｓ８について、加算器５５で（４）式の演算を行うと、Ｘ軸方向の加速度信号Ｘｓが求まる。
【００４３】
このとき、加算器５６は、（５）式による演算を行うが、出力信号Ｓ７と出力信号Ｓ８は符号が逆となり打ち消しあい、同様に出力信号Ｓ５と出力信号Ｓ６は符号が逆となり打ち消しあうので、その加速度信号Ｙｓは「零」となる。また、このとき、加算器５７は（６）式による演算を行うが、同様に打ち消しあってその加速度信号Ｚｓは「零」となる。
【００４４】
次に、図２のＹ軸方向に加速度が作用したとすると、梁１５、１６と梁１７、１８とは同一の変化をし、梁１１、１２と梁１３、１４は同一の変化をし、前者と後者とではその変化が逆方向となる。このため、差動増幅回路５３と５４の出力信号Ｓ７、Ｓ８は正となり、差動増幅回路５１と５２の出力信号Ｓ５、Ｓ６は負となる。そこで、その出力Ｓ５〜Ｓ８について、加算器５６で（５）式の演算を行うと、Ｙ軸方向の加速度信号Ｙｓが求まる。
【００４５】
このとき、加算器５５は、（４）式による演算を行うが、出力信号Ｓ６と出力信号Ｓ７は符号が逆となり打ち消しあい、同様に出力信号Ｓ５と出力信号Ｓ８は符号が逆となり打ち消しあうので、その加速度信号Ｘｓは「零」となる。また、このとき、加算器５７は（６）式による演算を行うが、同様に打ち消しあってその加速度信号Ｚｓは「零」となる。
【００４６】
さらに、図２のＺ軸方向に加速度が作用したとすると、梁１１、１２、梁１３、１４、梁１５、１６、梁１７、１８はいずれも同一の変化をする。このため、差動増幅回路５１〜５４の出力信号Ｓ５〜Ｓ８は正となり、その出力Ｓ５〜Ｓ８について、加算器５７で（６）式の演算を行うと、Ｚ軸方向の加速度信号Ｚｓが求まる。
このとき、加算器５５は、（４）式による演算を行うが、その加速度信号Ｘｓは「零」となり、加算器５６は（５）式による演算を行うが、その加速度信号Ｙｓは「零」となる。
【００４７】
以上の説明から明らかなように、加算器５５〜５７は、（４）式〜（６）式のような演算を行うことにより、Ｘ軸、Ｙ軸、およびＺ軸方向の各加速度に応じた加速度信号Ｘｓ、Ｙｓ、Ｚｓを同時に生成することができる。
なお、以上の説明は、図１〜図４に示す第１実施形態に２つの加速度検出回路を適用した場合について説明した。しかし、上述の２つの加速度検出回路は、図５〜図８に示す第２実施形態にも適用できること勿論であり、その説明は重複記載になるので省略する。
【００４８】
［産業上の利用可能性］
以上述べたように、本発明によれば、従来のセンサに比べて梁を長くできるので、高感度かつ小型化が可能となる。
また、本発明によれば、高感度かつ小型化が可能な上に、さらに、加速度センサが本来の機能である外部から加わる加速度により生じる応力以外の応力が、検出素子に伝わることのない信頼性の高い加速度センサを得ることができる。
さらに、本発明によれば、４組の回路の出力信号について所定の演算処理をして任意の方向の加速度を求める演算回路を備えるようにしたので、３軸の加速度センサとして利用できる。
【図面の簡単な説明】
【図１】本発明の加速度センサの第１実施形態の外観構造を示し、その一部を破断した斜視図である。
【図２】その第１実施形態の平面図である。
【図３】図２のａ−ａ線の断面図である。
【図４】図２のｂ−ｂ線の断面図である。
【図５】本発明の加速度センサの第２実施形態の外観構造を示し、その一部を破断した斜視図である。
【図６】その第２実施形態の平面図である。
【図７】図６のｃ−ｃ線の断面図である。
【図８】図６のｄ−ｄ線の断面図である。
【図９】加速度が作用したときの梁の状態を説明する図である。
【図１１】検出部のブリッジの構成例を示す図である。
【図１２】加速度検出回路の構成例を示す図である。
【図１３】差動増幅回路の構成例を示す図である。
【図１４】加速度検出回路の他の構成例を示す図である。
【図１５】従来の加速度センサの斜視図である。
【図１６】従来の他の加速度センサの断面図である。
【図１】
0004633982.tif 000002
【図２】
0004633982.tif 000003
【図３】
0004633982.tif 000004
【図４】
0004633982.tif 000005
【図５】
0004633982.tif 000006
【図６】
0004633982.tif 000007
【図７】
0004633982.tif 000008
【図８】
0004633982.tif 000009
【図９】
0004633982.tif 000010
【図１０】
0004633982.tif 000011
【図１１】
0004633982.tif 000012
【図１２】
0004633982.tif 000013
【図１３】
0004633982.tif 000014
【図１４】
0004633982.tif 000015
【図１５】
0004633982.tif 000016
【図１６】
0004633982.tif 000017