(57)【特許請求の範囲】
【請求項１】
ゲート電極に供給されるゲート電圧に基づいてオン・オフを切換えるＦＥＴと、前記ＦＥＴのオン・オフに基づいて２次側回路に電源を供給するとともに、ドライブ電圧を発生させるドライブ巻線を備えるトランスと、前記ドライブ電圧の極性に応じて前記ＦＥＴのゲート電極へのゲート電圧の供給を制御し、同ＦＥＴのオン・オフを切替えるＦＥＴ制御回路とを有するフライバック方式の電源回路において、
前記ドライブ巻線における接地を開放状態とする開放ピンと、
前記開放ピンにより前記ドライブ巻線の接地が開放状態とされた際に、前記ドライブ巻線から出力される前記ドライブ電圧に基づいて、前記ゲート電圧をグランドに引き込む開放時駆動停止回路とを具備し、
前記開放時駆動停止回路は、
カソードで、前記ゲート電圧を前記ＦＥＴの前記ゲート電極へ供給する配線に接続されたツェナーダイオードと、
カソードで、前記ドライブ巻線及びグランドと接続されるとともに、アノードが前記ツェナーダイオードのアノードに接続されたダイオードを有することを特徴とする電源回路。
【請求項２】
前記開放時駆動停止回路は、前記ドライブ巻線の接地が開放状態とされた際に前記ドライブ巻線から出力されるマイナス側に偏ったドライブ電圧に基づいて、前記ゲート電圧を前記ＦＥＴの前記ゲート電極に供給する配線をグランドに接地させることを特徴とする請求項１に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源回路に関し、特に、オープン試験時に使用される電源回路に関するものである。
【背景技術】
【０００２】
従来、トランスを用いて入力電圧を変圧する電源回路が広く利用されている。また、電源回路の安全性を試験するために、トランスにおけるグランドとの接地を開放して電源回路を駆動させるオープン試験が知られている。
【０００３】
オープン試験ではグランドの接地の開放という異常状態を意図的に引き起こすことで、製品が安全に駆動するかを調べる。具体的には、トランスの接地を開放しても、トランスの２次側に接続された２次側回路が異常発熱により破損しないよう回路が駆動することが望ましい。
【０００４】
特許文献１及び２には、２次側回路の状態をフィードバックしてトランスに供給される電力を制御するループ型の電源回路において、帰還巻線から供給される電圧を制御して２次側回路を過電圧状態から保護する技術が開示されている。（例えば、特許文献１，２参照。）。
【特許文献１】特開昭５６−１０１３７５号公報
【特許文献２】特開２００５−００５０５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した特許文献１，２の発明は、電源回路の通常の起動時による２次側回路の保護を目的としたものであり、接地を意図的に開放するオープン試験を意図したものではない。
【０００６】
本発明は、上記課題に鑑みてなされたもので、ドライブ巻線の接地を開放して回路を駆動させるオープン試験時において、トランスの２次側に接続された回路を保護する電源回路を提供する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の一局面として、ゲート電極に供給されるゲート電圧に基づいてオン・オフを切換えるＦＥＴと、前記ＦＥＴのオン・オフに基づいて２次側回路に電源を供給するトランスと、前記ＦＥＴのゲート電極におけるしきい値電圧より高いゲート電圧の供給を制御することで、該ＦＥＴのオン・オフを切替えるＦＥＴ制御回路とを有する電源回路において、前記トランスは前記ＦＥＴ制御回路を制御するためのドライブ電圧を供給するドライブ巻線を備える構成とされ、前記ドライブ巻線における接地を開放状態とする開放ピンと、前記開放ピンにより前記ドライブ巻線の接地が開放状態とされた際に、前記ドライブ巻線から出力される前記ドライブ電圧に基づいて、前記ゲート電圧をグランドに引き込む開放時駆動停止回路とを具備する。
【０００８】
上記のように構成された発明では、ゲート電極に供給されるゲート電圧に基づいてオン・オフを切換えるＦＥＴと、前記ＦＥＴのオン・オフに基づいて２次側回路に電源を供給するトランスと、前記ＦＥＴのゲート電極に供給するゲート電圧を制御することで該ＦＥＴのオン・オフを切替えるＦＥＴ制御回路とを有する電源回路において、ドライブ巻線における接地を開放状態とする開放ピンと、開放ピンにより前記接地点が開放状態とされた際に、ドライブ巻線から出力されるドライブ電圧に基づいて、ゲート電圧をグランドに引き込む異常駆動停止回路とを具備するため、オープン試験時に２次側回路が異常発熱しても、ゲート電圧をグランドに引き込むことでＦＥＴの駆動を停止し、異常発熱による２次側回路の破損を防止することができる。
【０００９】
好ましくは、前記開放時駆動停止回路は、前記ドライブ巻線の接地が開放状態とされた際に前記ドライブ巻線から出力されるマイナス側に偏ったドライブ電圧に基づいて、前記ゲート電圧を前記ＦＥＴの前記ゲート電極に供給する配線をグランドに接地させる。
上記のように構成された発明では、開放時駆動停止回路はドライブ巻線の接地が開放された際、マイナス側に偏るドライブ電圧によりゲート電圧をグランドに引き込むことでＦＥＴの駆動を停止するため、オープン試験時以外の通常時はゲート電圧をＦＥＴに供給することができる。
【００１０】
好ましくは、前記開放時駆動停止回路は、ツェナーダイオードとダイオードとのアノード同士を接続して直列回路を形成し、前記ツェナーダイオードのカソードは、前記ゲート電圧を前記ゲート電極へ供給する配線に接続され、前記ダイオードのカソードは、前記ドライブ巻線と接続されるとともに、前記ダイオードのカソードと前記ドライブ巻線との間をグランドに接地されている。
上記のように構成した発明では、開放時駆動停止回路をツェナーダイオードとダイオードとを用いたシンプルな回路により構成するため、電源回路の回路構成をコンパクトにできる。
【００１１】
好ましくは、前記トランスは、フライバックトランスであって、本電源回路は、フライバック方式の電源回路である。
上記のように構成された発明では、本電源回路の具体的な構成としてフライバック方式の電源回路を使用する。
【００１２】
本発明の他の局面として、本電源回路は、前記トランスをフライバックトランスとする、フライバック方式の電源回路であって、前記開放時駆動停止回路は、ツェナーダイオードとダイオードとのアノード同士を接続して直列回路を形成し、前記ツェナーダイオードのカソードは、前記ゲート電圧を前記ゲート電極へ供給する配線に接続され、前記ダイオードのカソードは、前記ドライブ巻線と接続されるとともに前記ダイオードのカソードと前記ドライブ巻線との間をグランドに接地された構成とされ、前記ドライブ巻線の接地が開放状態とされた際、該ドライブ巻線から出力されるマイナス側に偏った前記ドライブ電圧により前記ツェナーダイオードを降伏させることで、前記ゲート電圧を供給する配線と前記ドライブ巻線との間を導通させて前記ゲート電圧を前記グランドに引き込む。
【発明の効果】
【００１３】
以上説明したように本発明によれば、オープン試験時に２次側回路が異常発熱しても、ゲート電圧をグランドに引き込むことでＦＥＴの駆動を停止し、異常発熱による２次側回路の破損を防止することができる。
また本発明によれば、ドライブ巻線の接地が開放された場合のみＦＥＴの駆動を停止するため、オープン試験時以外の通常時はゲート電圧をＦＥＴを正常に駆動させることができる。
そして本発明によれば、電源回路の回路構成をコンパクトにできる。
【発明を実施するための最良の形態】
【００１４】
以下、下記の順序に従って本発明の実施形態を説明する。なお、図中、同一及び相当する部分は同じ符号を付しその説明は繰返さない。
１．実施の形態：
２．実施例：
３．まとめ：
【００１５】
１．実施の形態：
図１は、本発明に係る電源回路を説明する図である。電源回路１０は、入力端子１１を介してトランス２０の１次巻線２１に供給された電力を、ＦＥＴ（Field-Effect Transistor）１３のオン・オフに基づいて２次巻線２２から出力端子５４に出力するフライバック方式の電源回路である。また、電源回路１０は開放ピン１４を介してトランス２０のドライブ巻線２３とグランド４０とが接続されている。そのため、ドライブ巻線２３のオープン試験時には、この開放ピン１４を取外すことでドライブ巻線２３の接地を開放状態とする。
【００１６】
電源回路１０は、入力電圧を変圧するトランス２０と、トランス２０の１次巻線２１の導通状態を制御するＦＥＴ１３と、ＦＥＴ１３をオンするためのゲート電圧をＦＥＴ１３のゲート電極に供給する起動抵抗１２と、ＦＥＴ１３のオン・オフを制御するＦＥＴ制御回路３０と、グランド４０と、トランス２０の２次巻線２２と接続した２次側回路５０とを有する構成である。
【００１７】
トランス２０は、ＦＥＴ１３のオン・オフと、入力端子１１を通じて供給される入力電圧Ｖｉｎとに基づく相互誘導作用により２次巻線２２に出力電圧Ｖｏｕｔを発生させる。トランス２０は入力端子１１に接続された１次巻線２１と、２次側回路５０に接続された２次巻線２２と、ＦＥＴ制御回路３０に接続されたドライブ巻線２３とで構成される。２次巻線２２は２次側回路５０とダイオード５１を介して接続されるとともに、他端をグランド５５に接地されている。また、トランス２０は一次側の巻線と二次側の巻線との極性が異なるフライバックトランスである。
【００１８】
ＦＥＴ制御回路３０は、ＦＥＴ１３のオン・オフを制御するための回路である。ＦＥＴ制御回路３０は、起動抵抗１２を通じて供給されるゲート電圧Ｖｇを制御するトランジスタ３１と、ドライブ巻線２３の接地が開放された際、ゲート電圧Ｖｇをグランド４０に引き込む開放時駆動停止回路３２とを有している。
【００１９】
トランジスタ３１は、ドライブ電圧Ｖｄに基づいて、ＦＥＴ１３へのゲート電圧Ｖｇの供給を制御する。トランジスタ３１のコレクタ電極は、ドライブ巻線２３とＦＥＴ１３のゲート電極とを繋ぐ回路であって、コンデンサ３３と抵抗３４とで構成された直列回路に接続されている。また、トランジスタ３１のベース電極は、ドライブ巻線２３とコンデンサ３３とが接続された配線間に接続されている。さらに、トランジスタ３１のエミッタ電極はグランド４０に接地されている。なお、トランジスタ３１のベース電極はコンデンサ３５を介してグランド４０に接地され、ドライブ巻線２３から供給されるドライブ電圧Ｖｄに基づいて安定的にオン・オフを切換える。
【００２０】
開放時駆動停止回路３２は、起動抵抗１２とドライブ巻線２３との間に、前記したコンデンサ３３と抵抗３４とで形成された直列回路と並列回路を形成するよう接続されている。また、開放時駆動停止回路３２は、ツェナーダイオード３２ａと、ダイオード３２ｂとを、アノード同士で直列に接続した回路である。つまり、ツェナーダイオード３２ａのカソードは起動抵抗１２とＦＥＴ１３のゲート電極とを接続する配線間に接続され、ダイオード３２ｂのカソードはドライブ巻線２３とコンデンサ３３とを接続する配線間に接続されている。
【００２１】
開放ピン１４は、ドライブ巻線２３の接地を開放状態にするものである。開放ピン１４はドライブ巻線２３とグランド４０との間に抜き差し可能に接続されている。そのため、オープン試験時にはこの開放ピン１４を引き抜くことでドライブ巻線２３を接地状態から開放状態に変化させる。
【００２２】
２次側回路５０は、整流用のダイオード５１と、コンデンサ５２と、過電圧保護用のツェナーダイオード５３，５３とを備えている。
【００２３】
開放ピン１４が接続された状態（通常状態）での、電源回路１０の動作を説明する。図２は、一例としての通常状態でのトランスの１次巻線と２次巻線とに流れる電流波形を示す図である。なお、図中では、１次巻線２１に流れる電流（１次巻線電流）を実線で示し、２次巻線２２に流れる電流（２次巻線電流）を一点鎖線で示す。
【００２４】
入力端子１１に入力電圧Ｖｉｎが印加されると、起動抵抗１２を通じてＦＥＴ１３のゲート電極にゲート電圧Ｖｇが印加され、ＦＥＴ１３が導通状態となる。その結果、トランス２０の１次巻線２１に１次巻線電流が流れる。同時にドライブ巻線２３にドライブ電圧Ｖｄが発生する。ドライブ電圧Ｖｄは、コンデンサ３３及び抵抗３４を介してＦＥＴ１３のゲート電極に印加され、ＦＥＴ１３を急速にオンする。このとき、トランス２０の２次巻線２２の電圧はダイオード５１に対して逆方向に加わるため、２次巻線２２には電流が流れず、トランス２０にエネルギーが蓄積される。
【００２５】
さらに、ドライブ巻線２３と接続したコンデンサ３５には、抵抗を介して充電電流が流れトランジスタ３１のベース電位を徐々に増加させる。やがて、トランジスタ３１が導通し始めると、ＦＥＴ１３のゲート電圧Ｖｇが低下してＦＥＴ１３がオン状態を保てなくなり、１次巻線２１に流れる１次巻線電流、及びドライブ巻線２３のドライブ電圧Ｖｄも低下する。これにより、ＦＥＴ１３が急速にオフし、トランス２０の蓄電エネルギーにより２次巻線２２に２次巻線電流が流れる。そのため、２次巻線２２からダイオード５１を通じて流れる電流によりコンデンサ５２を充電し、出力端子５４へ電力が供給される。その後、ドライブ巻線２３のドライブ電圧Ｖｄが０となれば、起動抵抗１２からの電圧により再度ＦＥＴ１３がオン状態となり、上記のような動作が繰返される。
【００２６】
次に、開放ピン１４が引き抜かれた状態（オープン試験状態）での、電源回路１０の動作を説明する。オープン試験状態ではドライブ巻線２３は接地されておらず、ドライブ電圧Ｖｄが変動するため、トランジスタ３１のベース電極にベース電流を安定的に供給できなくなる。この場合、起動抵抗１２を介してゲート電圧ＶｇがＦＥＴ１３に供給され続け、トランス２０の１次巻線２１にエネルギーが蓄電され続ける場合が発生する。なお、この状態で開放時駆動停止回路３２が実装されていない場合、２次巻線２２に２次巻線電流が流れ、ダイオード５１及びツェナーダイオード５３を異常発熱させたり、場合によっては破損させたりする。ツェナーダイオード５３が破壊されると、出力端子５４から出力される出力電圧Ｖｏｕｔが過電圧状態で出力されるため、後段の回路に定格以上の電圧が供給されることとなる。
【００２７】
前記した状態で、ドライブ巻線２３のドライブ電圧Ｖｄの状態は以下の３パターンに分けられる。
１）ドライブ電圧Ｖｄがプラス側に偏る場合
２）ドライブ電圧Ｖｄがマイナス側に偏る場合
３）ドライブ電圧Ｖｄがプラス側とマイナス側とに変動する場合
ドライブ電圧Ｖｄがプラス側に偏った場合、ドライブ電圧Ｖｄはトランジスタ３１をオンさせるため、ＦＥＴ１３にベース電圧Ｖｂを供給せず、ＦＥＴ１３は駆動しない。そのため、以下、２）ドライブ電圧Ｖｄがマイナス側に偏った場合、及び３）ドライブ電圧Ｖｄがプラス側とマイナス側とに変動する場合の２つの場合において開放時駆動停止回路３２の動作を説明する。
【００２８】
ドライブ電圧Ｖｄがマイナス側に偏った場合、開放時駆動停止回路３２の両端にツェナーダイオード３２ａのカソードをプラスとする過電圧が印加される。そのため、この過電圧によりツェナーダイオード３２ａが降伏し、開放時駆動停止回路３２とグランド４０との間を導通させ、起動抵抗１２に印加されたゲート電圧Ｖｇをグランド４０に引き込む。これにより、ＦＥＴ１３にゲート電圧Ｖｇが供給されず、ＦＥＴ１３の駆動を停止させる。その結果、トランス２０の異常蓄電を停止させて２次側回路５０を保護する。
【００２９】
また、ドライブ電圧Ｖｄがプラス側とマイナス側とに変動する場合、ＦＥＴ１３は定格通りにオン・オフせず、場合によってはＦＥＴ１３を破壊させる。そのため、トランス２０の異常蓄電を停止させて２次側回路５０を保護する。
【００３０】
２．実施例：
図３は、実施例としてのテレビジョン受信機に実装される本電源回路を示す図である。本電源回路１０は、コンバータ回路（図示しない）の出力端子と入力端子１１で接続され、テレビジョン受信機を構成するハードウェアと出力端子５４で接続されている。本電源回路１０は、コンバータ回路から供給された入力電圧Ｖｉｎを、トランス２０で変圧して、出力端子５４からハードウェアに出力電圧を供給する。なお、図中同一の符号は、図１における各回路を示すものである。
【００３１】
３．まとめ：
ゲート電極に供給されるゲート電圧に基づいてオン・オフを切換えるＦＥＴと、前記ＦＥＴのオン・オフに基づいて２次側回路に電源を供給するトランスと、前記ＦＥＴのゲート電極におけるしきい値電圧より高いゲート電圧の供給を制御することで、該ＦＥＴのオン・オフを切替えるＦＥＴＦＥＴ制御回路とを有する電源回路において、前記ドライブ巻線における接地を開放状態とする開放ピンと、前記開放ピンにより前記接地点が開放状態とされた際に、前記ドライブ巻線から出力される前記ドライブ電圧に基づいて、前記ゲート電圧をグランドに引き込む開放時駆動停止回路とを具備する。
【００３２】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【図面の簡単な説明】
【００３３】
【図１】本発明に係る電源回路を説明する図である。
【図２】一例としての通常状態でのトランスの１次巻線と２次巻線とに流れる電流波形を示す図である。
【図３】実施例としてのテレビジョン受信機に実装される本電源回路を示す図である。
【符号の説明】
【００３４】
１０…電源回路、１１…入力端子、１２…起動抵抗、１３…ＦＥＴ、１４…開放ピン、２０…トランス、２１…１次巻線、２２…２次巻線、２３…ドライブ巻線、３０…ＦＥＴ制御回路、３１…トランジスタ、３２…開放時駆動停止回路、３２ａ…ツェナーダイオード、３２ｂ…ダイオード、３３…コンデンサ、３４…抵抗、３５…コンデンサ、４０…グランド、５０…２次側回路、５１…ダイオード、５２…コンデンサ、５３…ツェナーダイオード、５４…出力端子、５５…グランド
【図１】
0004683051.tif 000002
【図２】
0004683051.tif 000003
【図３】
0004683051.tif 000004