(57)【特許請求の範囲】
【請求項１】
ＲＦ信号またはＩＦ信号にて受信信号をサンプリングして得たデジタル信号をＩＦ入力信号として、第１のローカル発振器を用いて第２のＩＦ信号に変換する第１のミキサーと、該第１のミキサー出力の目的帯域外信号抑圧のために帯域制限を行うデジタルフィルタ出力を入力として、第２のローカル発振器を用いて前記デジタルフィルタ出力を検波器処理周波数に変換する第２のミキサーとを備えたデジタルダウンコンバータであって、
前記第１のローカル発振器の発振可能な周波数ステップを、前記第２のローカル発振器の発振可能な周波数ステップより大きい設定とするとともに、
前記第１のローカル発振器のスプリアスは前記第２のローカル発振器のスプリアスよりも少ない
ことを特徴とするデジタルダウンコンバータ。
【請求項２】
前記第１のローカル発振器および第２のローカル発振器が正弦波／余弦波を出力するダイレクトデジタルシンセサイザである
ことを特徴とする請求項１に記載のデジタルダウンコンバータ。
【請求項３】
前記第１のローカル発振器としてのダイレクトデジタルシンセサイザの位相演算語長が、位相データを正弦波／余弦波に変換する正弦波／余弦波テーブルの入力語長に一致する
ことを特徴とする請求項２に記載のデジタルダウンコンバータ。
【請求項４】
前記第１のローカル発振器が位相を正弦波／余弦波に変換するための正弦波／余弦波テーブルを順次読み出す
ことを特徴とする請求項１に記載のデジタルダウンコンバータ。
【請求項５】
正弦波／余弦波テーブル長が可変長である
ことを特徴とする請求項４に記載のデジタルダウンコンバータ。
【請求項６】
複数周期のデータを持つ正弦波／余弦波テーブルを用いる
ことを特徴とする請求項４または請求項５に記載のデジタルダウンコンバータ。
【請求項７】
前記第１のミキサー出力のフィルタがデシメーションフィルタであり、第２のミキサー以降のサンプリング周波数を下げる
ことを特徴とする請求項１乃至請求項６のいずれか一項に記載のデジタルダウンコンバータ。
【請求項８】
前記デジタルフィルタの帯域幅が、通信チャンネル帯域幅＋第１のローカル発振器の出力周波数ステップとする
ことを特徴とする請求項１乃至請求項７のいずれか一項に記載のデジタルダウンコンバータ。
【請求項９】
前記デジタルフィルタが複素ＦＩＲフィルタであり、デジタルダウンコンバータ周波数設定時に、通信チャンネル帯域幅の半分の帯域を持つ基準ＬＰＦ係数にｅのｊ（ｎω）乗（ωはフィルタのあるＩＦ周波数）の値を乗じて複素係数フィルタ用ＢＰＦ係数とした
ことを特徴とする請求項１乃至請求項８のいずれか一項に記載のデジタルダウンコンバータ。
【請求項１０】
前記ＬＰＦ係数に乗算する前記ｅのｊ（ｎω）乗の値を得るために、ローカル発振器を用いる
ことを特徴とする請求項９に記載のデジタルダウンコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線受信信号をＲＦ（無線周波数）信号またはＩＦ（中間周波数）信号でサンプリングしてデジタル信号処理するデジタルダウンコンバータに関する。
【０００２】
【従来の技術】
従来のデータ通信受信機におけるデジタル信号処理回路の周波数変換部の一例を、すなわち、デジタルダウンコンバータ（ＤＤＣ）を、図４を参照して説明する。このＤＤＣに入力する信号１００は、ＲＦ帯あるいはＩＦ帯の変調波であって、周波数Ｆｓ１でサンプリングされた周波数Ｆｉｆ１のＩＦ信号である。この入力されたＩＦ信号は、ミキサー１０１ａおよびミキサー１０１ｂにおいて、ローカル発振器（ＤＤＳ）１０２から出力される周波数Ｆｃのｃｏｓ波とｓｉｎ波と混合、または、混合、直交検波される。このＤＤＳ１０２から出力されるｃｏｓ波とｓｉｎ波の周波数ＦｃがＦｃ＝Ｆｉｆ１の関係を満たすように設定されていると、前記ＩＦ信号は一気に検波処理周波数の信号に変換される。さらに、この変換されたＩＦ信号は、サンプリングレート変換器１０３ａ、および１０３ｂにより１／ｎにダウンサンプルされ（Ｆｓ２＝Ｆｓ１／ｎ）、周波数Ｆｂのベースバンド信号が再生される。このベースバンド信号の波形はロールオフ・フィルタ１０４ａ、および１０４ｂによりロールオフ整形され、さらに図示しない自動利得増幅器（ＡＧＣ）において可変増幅されて出力される。これによりＩＦ信号は、同相成分Ｉ信号と直交成分Ｑ信号とからなる複素ベースバンド信号として出力される。
【０００３】
このように、ＲＦ信号、ＩＦ信号にて受信信号をサンプリングし、このサンプリングしたデジタル信号をデジタル信号処理によって複素ベースバンド信号に変換するデジタルダウンコンバータ（ＤＤＣ）においては、ミキサー１０１ａ、１０１ｂに用いるローカル発振器１０２の演算処理によって発生するスプリアスは、隣接チャンネル妨害特性やバンド外からの妨害特性を悪化させる。この妨害特性の悪化は、隣接チャンネルやバンド外とスプリアスとの乗算により目的外信号が帯域内に発生することによるものである。
このため、（１）ローカル発振器１０２のスプリアスを問題ないレベルまで下げるために演算精度の向上を図ったり、（２）ローカル発振器１０２において発生するスプリアスを拡散してスプリアスのピークレベルを軽減するＤｉｔｈｅｒ法を採用したり、（３）ローカル発振器１０２のスプリアス発生がローカル発振器１０２の発振周波数に依存することを利用してスプリアスが発生しない周波数で使用したりするなどの対応策が取られていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、このようなスプリアス対策にあっても、それぞれ（１）回路規模と消費電力の増大を招いたり、（２）スプリアスレベルを下げる方法を採用した場合よりは少ないが、前記同様に回路規模と消費電力の増大とＣ／Ｎの悪化とを招き、さらに（３）利用可能な周波数が制限されるといった問題があった。
特に、消費電力の増大は、受信信号サンプリング周波数で動作するために、ＤＤＣにおいて最も高速な処理が要求されるローカル発振器１０２において、ＤＤＣ全体における消費電力のウェイトが大きいために大きな問題となっていた。
【０００５】
本発明は、前記のような問題を解決するものであり、ローカル発振器の消費電力を増大させることなく、低いスプリアスレベルと高い周波数精度を得ることができるデジタルダウンコンバータを得ることを目的とする。
【０００６】
【課題を解決するための手段】
前記目的達成のため、請求項１に記載のデジタルダウンコンバータは、ＲＦ信号またはＩＦ信号にて受信信号をサンプリングして得たデジタル信号をＩＦ入力信号として、第１のローカル発振器を用いて第２のＩＦ信号に変換する第１のミキサーと、該第１のミキサー出力の目的帯域外信号抑圧のために帯域制限を行うデジタルフィルタ出力を入力として、第２のローカル発振器を用いて前記デジタルフィルタ出力を検波器処理周波数に変換する第２のミキサーとを備えたデジタルダウンコンバータであって、前記第１のローカル発振器の発振可能な周波数ステップを前記第２のローカル発振器の発振可能な周波数ステップより大きい設定としたものである。
【０００７】
また、請求項２に記載のデジタルダウンコンバータは、請求項１に記載のデジタルダウンコンバータにおいて、前記第１のローカル発振器および第２のローカル発振器を正弦波／余弦波を出力するダイレクトデジタルシンセサイザとしたものである。
【０００８】
また、請求項３に記載のデジタルダウンコンバータは、請求項２に記載のデジタルダウンコンバータにおいて、前記第１のローカル発振器としてのダイレクトデジタルシンセサイザの位相演算語長を、位相データを正弦波／余弦波に変換する正弦波／余弦波テーブルの入力語長に一致させるようにしたものである。
【０００９】
また、請求項４に記載のデジタルダウンコンバータは、請求項１に記載のデジタルダウンコンバータにおいて、前記第１のローカル発振器においてはテーブル読み出し方式（テーブルルックアップ方式）を用いて、位相を正弦波／余弦波に変換するための正弦波／余弦波テーブルを順次読み出すようにしたものである。
【００１０】
また、請求項５に記載のデジタルダウンコンバータは、請求項４に記載のデジタルダウンコンバータにおいて、正弦波／余弦波テーブル長を可変長としたものである。
【００１１】
また、請求項６に記載のデジタルダウンコンバータは、請求項４または請求項５に記載のデジタルダウンコンバータにおいて、複数周期のデータを持つ正弦波／余弦波テーブルを用いるようにしたものである。
【００１２】
また、請求項７に記載のデジタルダウンコンバータは、請求項１乃至請求項６のいずれかに記載のデジタルダウンコンバータにおいて、前記第１のミキサー出力のフィルタをデシメーションフィルタとして第２のミキサー以降のサンプリング周波数を下げるようにしたものである。
【００１３】
また、請求項８に記載のデジタルダウンコンバータは、請求項１乃至請求項７のいずれかに記載のデジタルダウンコンバータにおいて、前記デジタルフィルタの帯域幅を、通信チャンネル帯域幅＋第１のローカル発振器の出力周波数ステップとしたものである。
【００１４】
また、請求項９に記載のデジタルダウンコンバータは、請求項１乃至請求項８のいずれかに記載のデジタルダウンコンバータにおいて、前記デジタルフィルタを複素ＦＩＲフィルタとして、デジタルダウンコンバータ周波数設定時に、通信チャンネル帯域幅の半分の帯域を持つ基準ＬＰＦ係数にｅのｊ（ｎω）乗（ωはフィルタのあるＩＦ周波数）の値を乗じて、複素係数フィルタ用ＢＰＦ係数としたものである。
ここでいう基準ＬＰＦ係数に、ｅのｉ（ｎω）乗の値を乗じた複素係数フィルタ用ＢＰＦ係数とは、複素係数実／複素ＢＰＦの係数のことを指す。この実／複素ＢＰＦとは、係数が実数または複素数であることと、信号パスが実数または複素数であることとを含むＢＰＦである。
【００１５】
また、請求項１０に記載のデジタルダウンコンバータは、請求項９に記載のデジタルダウンコンバータにおいて、前記ＬＰＦ係数に乗算する前記ｅのｊ（ｎω）乗の値を得るためにローカル発振器を用いたものである。
【００１６】
【発明の実施の形態】
以下、本発明の実施の一形態を図について説明する。図２は本発明のデジタルダウンコンバータを有する受信機の構成を示すブロック図である。この受信機においては、アンテナ２０１により受信された受信信号ｆａ（ｔ）が、ＲＦ部２０２、ミキサー２０３、ローカル発振器（Ｌｏ）２０４においてＩＦ信号に変換され、このＩＦ信号は、帯域通過形フィルタ（ＢＰＦ）２０５により受信バンド以外の信号を抑圧すべく帯域制限される。アナログ／デジタル（ＡＤＣ）変換器２０６は、ＢＰＦフィルタ２０５の出力を入力し、サンプリング後、受信信号周波数Ｆｄ１のデジタル信号に変換されたデジタルＩＦ信号ｆ１（ｔ）をＤＤＣ２０７に入力する。ここで、ｆ１（ｔ）はＲｅａｌ信号であり、±にスペクトルを持つ。符号２０９はローカル発振器、符号２０９はベースバンド回路（ＢＢ）、符号２１０はＢＢ回路２０９で用いるクロックを生成する分周回路（１／ｋ）である。
【００１７】
また、前記ｆ１（ｔ）は、ＤＤＣ２０７を構成する、図１中の第１のミキサー３０３に入力される。この第１のミキサー３０３は乗算器３０１、３０２により構成された直交変換器であり、これらの乗算器３０１、３０２に入力されたｆ１（ｔ）と、第１のローカル発振器３０４であるダイレクトデジタルシンセサイザ（ＤＤＳ）１が出力する周波数Ｆｃ１のローカル信号ｃ１（ｔ）、−ｓ１（ｔ）とが乗算されて、Ｆｄ２の複素ＩＦ信号ｆ２（ｔ）に変換される。さらに、このｆ２（ｔ）は４個のＦＩＲフィルタにより構成される、通過帯域幅Ｆｂｗのバンドパスフィルタ特性を持つ複素係数−複素ＦＩＲフィルタ３０５〜３０８により、ｆ１（ｔ）のイメージ周波数、隣接チャンネル信号、ダウンサンプル時のエイリアシング発生の目的外信号を抑圧した後、１／ｎのサンプリング周波数Ｆｓ２にダウンサンプルされる。
【００１８】
サンプリング周波数Ｆｓ２にダウンサンプルされたｆ２（ｔ）は、続いて、乗算器３０９〜３１２によって構成される第２のミキサー３１３によって、第２のＤＤＳ３１４であるＤＤＳ２からの周波数Ｆｃ２のローカル信号ｃ２（ｔ）、ｓ２（ｔ）とそれぞれ乗算されて、ベースバンド周波数Ｆｂのｆ３（ｔ）に変換され、さらにロールオフフィルタ３１５、３１６を通過して、図２に示すベースバンド処理部（ＢＢ）２０９へ出力される。複素係数−複素ＦＩＲフィルタ３０５〜３０８の係数は、ＤＤＣスタートアップ時、またはＤＤＳ１の周波数設定時（チャンネル設定時）に、基準ローパスフィルタ３１７の実係数と、第２のローカル発振器３１４であるＤＤＳ２の複素信号ｃ２（ｔ）、ｓ２（ｔ）とをそれぞれ乗じて得る。なお、複素係数−複素ＦＩＲフィルタ３０５〜３０８は演算量低減のために、ポリフェーズフィルタとすることもできる。
【００１９】
また、前記ＤＤＳ１、ＤＤＳ２におけるスプリアスの発生とそのレベルは、以下の理論式で説明される。すなわち、位相誤差によるスプリアスの最悪値（Ｃ／Ｓ）は、下式のようになる。
【００２０】
【数１】
0004633902.tif 000002
【００２１】
さらに、振幅誤差によるスプリアスの最悪値（Ｃ／Ｓ）は下式のようになる。
【００２２】
【数２】
0004633902.tif 000003
【００２３】
なお、これらの理論式については、「Spur reduction techniques in sine output direct digital synthesis, Proceedings of the IEEE International Frequency Control Symposium, 1996」に記載されている。
本発明は、前記のように周波数ステップは粗いがスプリアスは少ない第１のローカル発振器３０４と、周波数ステップは細かいがスプリアス特性は必ずしも良くない第２のローカル発振器３１４を用いて、２段階で周波数変換を行うものであり、第１のローカル発振器３０４および第２のローカル発振器３１４を正弦波／余弦波を出力する発振器とすることで、ローカル発振器の発生方式として、特性が良く解析され、使用例も多いＤＤＳを使用できる。また、他の例としてＣＯＲＤＩＣでは、演算量を減らすとスプリアスが増大するため、本発明に単純には適用できない。しかし、第１のローカル発振器３０４を前記正弦波／余弦波を出力するＤＤＳとし、第２のローカル発振器３１４にＣＯＲＤＩＣを用いることは可能であり、本発明の趣旨にも適っている。
なお、上記ＣＯＲＤＩＣとは、「COordinate Rotation DIgital Computer」のことであり、三角関数の演算を行うためのデジタル回路として知られている。
【００２４】
また、第１のローカル発振器により正弦波／余弦波テーブルを順次読み出すことで、第１のローカル発振器３０４を、位相誤差を原因とするスプリアス発生のない条件にて使用することができる。ここで、正弦波／余弦波テーブルにはテーブルデータを書き込んだＲＯＭ（リードオンリメモリ）を使用するが、ＲＡＭ（ランダムアクセスメモリ）を使用して、電源投入時にテーブルデータを書き込むようにしてもよい。
ＤＤＳにおいて、位相誤差を原因とするスプリアス特性は、位相演算部とＲＯＭの位相語長（アドレス長＝ＲＯＭサイズ）の差を（＝再量子化ｅｒｒｏｒ）１ｂｉｔ減じる毎に６．０２ｄＢ改善される。位相演算語長を固定としたとき、スプリアス改善のために１ｂｉｔＲＯＭのアドレス語長を増す毎に回路規模（ＲＯＭ）サイズが２倍となり、消費電力もほぼ２倍となる。
ＤＤＳの出力語長（＝ＲＯＭデータ長）を原因とするスプリアス特性はＤＤＳの出力語長により決まり、１ｂｉｔ長くする毎に６．０２ｄＢ改善される。ＲＯＭデータ長は１ｂｉｔ増しても、回路規模／消費電力ともに語長の比で変化する１１ｂｉｔ出力を１２ｂｉｔ出力としても回路規模／消費電力増大は１２／１１＝１．０９１（＝１．０＋１．０／ＬＳＢ）倍に過ぎず、２倍の変化がある位相スプリアス改善と大きな差がある。
ＤＤＳの出力ステップを粗くすることで位相演算語長とＲＯＭの位相語長を一致させても短いＲＯＭアドレス長で済む。また、回路規模増大に対するスプリアス改善効果に優れたＤＤＳ出力語長を決定することによりスプリアスレベルが決定できるために、低いスプリアスレベルが実現できる。
【００２５】
ところで、ＤＤＳの位相演算語長とＲＯＭの入力語長が一致するときに、スプリアスレベルはＤＤＳ出力語長のみに依存する。また、ＤＤＳの位相演算語長がＲＯＭの入力語長より大きい場合であっても、発振周波数の設定によりＲＯＭの入力語長への丸め誤差が発生しなければ、スプリアスレベルはＤＤＳ出力語長のみに依存する。この知見に基づき第１のローカル発振器３０４において、回路簡略化の手段としてのテーブル読み出し方式（テーブルルックアップ方式）を用いるようにすれば、スプリアスレベルは位相誤差の無いＤＤＳと同様に、テーブルに用いるＲＯＭの出力語長（データビット長）のみに依存する。ここでのテーブル読み出し方式とは、正弦波／余弦波テーブルを順次読み出していくことによって、ＤＤＳのもつ位相誤差によるスプリアス発生のない正弦波／余弦波を出力する方式のことである。
さらに、正弦波／余弦波テーブル長を可変長とすることで、ｆｏｕｔ＝ｆｓ／３、ｆｓ／４、ｆｓ／５、…といったステップでの可変が可能となるほか、長さＮのテーブルにＭ周期分のデータを書きこむことで、出力周波数はｆｏｕｔ＝ｆｓ＊（Ｍ／Ｎ）となり、ｆｏｕｔ＝ｆｓ＊７／１６、ｆｓ＊６／１６、ｆｓ＊５／１６、ｆｓ＊４／１６といったステップでの可変が可能になる。Ｎを固定としたとき、ＤＤＳのように等間隔なステップでの出力周波数設定が可能となる。
【００２６】
また、第１のミキサー３０３出力のフィルタをデシメーションフィルタとして第２のミキサー３１３以降のサンプリング周波数を下げるようにしたので、次段のミキサーとローカル発振器のサンプリング周波数（動作周波数）が下がり、サンプリング周波数が下がることで、第１のローカル発振器と同じ演算を行ってもサンプリング周波数の低下に比例して、消費電力が下がる。また、出力周波数ステップもサンプリング周波数低下に比例して細かくなる。よって、第１のローカル発振器と同一構成の発振器を用いても周波数誤差を縮小できる。
さらに、デジタルフィルタの帯域幅を、通信チャンネル帯域幅＋第１のローカル発振器３０４の出力周波数ステップとしたことで、そのローカル発振器３０４のスプリアスが大きな問題となる、近接チャンネルやバンド外とスプリアスとの乗算により目的外信号が帯域内に発生することによる妨害を回避できる。デシメーションフィルタの帯域幅をチャンネル帯域幅とすることで目的チャンネルのみを通過させ、第２のローカル発振器出力にスプリアスを許容したとしてもＣ／Ｎやコンスタレーションの悪化にとどまり、目的外信号による妨害という大きな影響を回避できる。
【００２７】
また、フィルタの通過帯域幅はチャンネル帯域幅である事が理想であるが、第１のローカル発振器の出力周波数ステップが粗いために、受信するチャンネル毎にＩＦ信号の中心周波数にずれ（誤差）が生じる。チャンネル帯域の上下に其々、第１のローカル発振器の出力周波数ステップの１／２を広げてフィルタ通過帯域幅とする。
このフィルタの阻止帯域特性は、スプリアスによる目的外信号による妨害度がスプリアスレベルに比例することから、スプリアスが高いレベルでなければ本来の目的であるダウンサンプリングによるエイリアシング防止を主目的とできる。
これは、スプリアスレベルが高い場合には、フィルタの阻止帯域をできる限り通過帯域の近傍まで広げてスプリアスを抑圧するが、スプリアスレベルが低い場合には、フィルタの阻止帯域をエイリアシングの発生帯域に制限することができるので、スプリアスレベルが高い場合のフィルタと同一次数のフィルタでより高い阻止帯域減衰量を得ることが可能となり、この結果、エイリアシング抑圧度が高くなるからである。
なお、デジタルフィルタにおいては、目的チャンネルより第１のデジタルローカル発振器２０６によるオフセット分中心周波数をずらすようにすれば、第１のローカル発振器の出力周波数ステップが粗いために生じたＩＦ信号の中心周波数のずれを吸収するために、デジタルフィルタの通信チャネル帯域幅を広げる必要はない。
【００２８】
また、チャネル帯域幅の半分の帯域幅をもつＬＰＦ（実係数）特性のＦＩＲフィルタ係数にｅｊ（ｎω）を乗じると、係数が複素化されると共にフィルタ帯域がωシフトされてＬＰＦ通過帯域の２倍＝チャネル帯域幅の通過帯域を持つ複素ＢＰＦを得る。これをダウンサンプリングフィルタとして利用することで目的チャンネル信号のみの通過とダウンサンプルのエイリアシング発生抑圧をかねることを開示している。なお、ＬＰＦ特性のＦＩＲフィルタ係数（基準ＬＰＦ係数）に、ｅのｉ（ｎω）乗の値を乗じて得られたフィルタ用ＢＰＦ係数は、複素係数実／複素ＢＰＦの係数となる。この実／複素ＢＰＦとは、係数が実数または複素数であることと、信号パスが実数または複素数であることとを含むＢＰＦである。
なお、基準ＬＰＦ３１７を複素ＢＰＦとして構成するようにしてもよいが、この場合にはフィルタ帯域シフトのための乗算が複素演算になるので、新たに乗算器が４個加えて加算器が２個必要になる。
また、周波数シフトステップは周波数シフトのために用いる複素信号発生器の発生可能ステップによって決まり、目的チャンネルより第１のローカル発振器によるオフセット分中心周波数をずらしたフィルタをチャンネル毎に得ることも可能であるので、このときは複素ＦＩＲフィルタの帯域幅に第１のローカル発振器の周波数誤差を加算する必要がない。
【００２９】
このフィルタの阻止帯域減衰量がダウンサンプルによるエイリアシング防止には不足するとき、ダウンサンプル時のエイリアシング発生ポイントに大きな減衰量を持つ（実係数）フィルタを組み合わせたフィルタをデシメーションフィルタとすると効果的である。
さらに、基準ＬＰＦ係数に乗算するｅのｊ（ｎω）乗の値にローカル発振器を用いることによっても、複素係数ＦＩＲフィルタのためのＢＰＦ用複素係数を得ることができる。
【００３０】
【発明の効果】
以上のように、本発明は周波数ステップは粗いものの、スプリアスが少ない第１のローカル発振器と周波数ステップが細いものの、スプリアスが必ずしも良くない第２のローカル発振器とを用いて、２段階で周波数変換を行うようにしたので、回路規模および消費電力、とりわけローカル発振器での消費電力を抑制し、低いスプリアスレベルと高い周波数変換精度、さらにはＣ／Ｎの劣化の少ないデジタルダウンコンバータを提供できるという効果が得られる。
【図面の簡単な説明】
【図１】  本発明の実施の一形態によるデジタルダウンコンバータを示すブロック図である。
【図２】  本発明のデジタルダウンコンバータを備えた受信機の構成を示すブロック図である。
【図３】  本発明におけるローカル発振器の基本原理を説明するブロック図である。
【図４】  従来のデジタルダウンコンバータを示すブロック図である。
【符号の説明】
２０７  デジタルダウンコンバータ（ＤＤＣ）
３０３  第１のミキサー
３０４  第１のローカル発振器（ＤＤＳ１）
３０５〜３０８  複素ＦＩＲフィルタ
３１３  第２のミキサー
３１４  第２のローカル発振器（ＤＤＳ２）
【図１】
0004633902.tif 000004
【図２】
0004633902.tif 000005
【図３】
0004633902.tif 000006
【図４】
0004633902.tif 000007