(57)【特許請求の範囲】
【請求項１】
アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングで前記アナログ信号を順次変換する複数のＡＤ変換部が出力するデジタルデータを補正するアナログデジタル変換装置であって、
前記複数のＡＤ変換部が出力するそれぞれの前記デジタルデータを、それぞれの前記デジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、
前記複数のＡＤ変換部の周波数特性の誤差により生じる前記データシーケンスのデータ値の誤差を、それぞれの前記ＡＤ変換部の周波数特性に基づいて補正する補正演算部と
を備え、
前記補正演算部は、
前記データシーケンスを、所定の分割データ数毎に分割した、複数の分割データを生成するデータ分割部と、
それぞれの前記分割データの先頭又は末尾に、データ値がゼロのデータを、所定の挿入データ数だけ挿入して順次出力するデータ挿入部と、
前記データ挿入部が順次出力する前記分割データを順次取り込み、取り込んだ前記分割データに対して、それぞれの前記ＡＤ変換部の前記周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、
前記演算部がそれぞれの前記分割データに応じて順次出力するそれぞれの前記補正後データの末尾における前記挿入データ数のデータと、当該補正後データの次の前記補正後データの先頭における前記挿入データ数のデータとを加算して、当該補正後データと当該補正後データの次の前記補正後データとを順次連結するデータ連結部と
を有するアナログデジタル変換装置。
【請求項２】
前記データ分割部は、前記演算部が順次取り込むことのできる処理データ数から前記挿入データ数を減じた値を、前記分割データ数として前記複数の分割データを生成する
請求項１に記載のアナログデジタル変換装置。
【請求項３】
前記演算部は、
前記分割データのデータを、それぞれ対応する前記ＡＤ変換部ごとに分配した分配データを生成するデータ分配部と、
前記分配データに対して、周波数帯域を複数の帯域に区分けして、それぞれの帯域毎に、前記ＡＤ変換部の前記周波数特性に応じた補正係数を用いて補正バタフライ演算を行うことにより、前記補正演算を行うバタフライ演算部と
を備える請求項１に記載のアナログデジタル変換装置。
【請求項４】
アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングで前記アナログ信号を順次変換する複数のＡＤ変換部が出力するデジタルデータを補正するアナログデジタル変換装置であって、
前記複数のＡＤ変換部が出力するそれぞれの前記デジタルデータを、それぞれの前記デジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、
前記複数のＡＤ変換部の周波数特性の誤差により生じる前記データシーケンスのデータ値の誤差を、それぞれの前記ＡＤ変換部の周波数特性に基づいて補正する補正演算部と
を備え、
前記補正演算部は、
前記データシーケンスを、所定の分割データ数のデータを有する複数の分割データに分割し、それぞれの前記分割データの先頭における所定の重複データ数のデータが、当該分割データの前の前記分割データの末尾における前記重複データ数のデータと重複するように、それぞれの前記分割データを生成するデータ分割部と、
前記データ分割部が生成するそれぞれの前記分割データを順次取り込み、取り込んだ前記分割データに対して、それぞれの前記ＡＤ変換部の前記周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、
前記演算部がそれぞれの前記分割データに応じて順次出力するそれぞれの前記補正後データの末尾における前記重複データ数のデータ、又は当該補正後データの先頭における前記重複データ数のデータのいずれかを削除し、当該補正後データの末尾と、当該補正後データの次の前記補正後データの先頭を順次連結するデータ連結部と
を有するアナログデジタル変換装置。
【請求項５】
前記データ分割部は、前記演算部が順次取り込むことのできる処理データ数を、前記分割データ数として前記複数の分割データを生成する
請求項４に記載のアナログデジタル変換装置。
【請求項６】
前記演算部は、
前記分割データのデータを、それぞれ対応する前記ＡＤ変換部ごとに分配した分配データを生成するデータ分配部と、
前記分配データに対して、周波数帯域を複数の帯域に区分けして、それぞれの帯域毎に、前記ＡＤ変換部の前記周波数特性に応じた位相補正係数を用いて補正バタフライ演算を行うことにより、前記補正演算を行うバタフライ演算部と
を備える請求項４に記載のアナログデジタル変換装置。
【請求項７】
前記補正演算部は、
前記ＡＤ変換部の周波数特性を予め格納する特性格納部と、
前記ＡＤ変換部の前記周波数特性を時間軸の離散信号に変換し、前記データ分割部に入力するフーリエ逆変換部と、
前記フーリエ逆変換部が前記離散信号を前記データ分割部に入力した場合に、前記データ連結部が出力する信号を、周波数軸の信号に変換するフーリエ変換部と、
前記フーリエ変換部が出力する信号と、前記特性格納部が格納した前記周波数特性とを比較し、誤差を算出する誤差算出部と、
前記誤差算出部が算出する誤差が、所定の範囲内となるように、前記挿入データ数を制御するデータ数調整部と
を更に有する請求項２に記載のアナログデジタル変換装置。
【請求項８】
前記データ数調整部は、前記挿入データ数を順次変化させて、それぞれの前記挿入データ数毎に、前記誤差算出部に前記誤差を算出させる
請求項７に記載のアナログデジタル変換装置。
【請求項９】
前記演算部は、前記誤差が前記所定の範囲内となったときに、前記フーリエ変換部が出力する信号を、前記ＡＤ変換部の前記周波数特性として、前記補正演算を行う
請求項８に記載のアナログデジタル変換装置。
【請求項１０】
前記補正演算部は、
前記ＡＤ変換部の周波数特性を予め格納する特性格納部と、
前記ＡＤ変換部の前記周波数特性を時間軸の離散信号に変換し、前記データ分割部に入力するフーリエ逆変換部と、
前記フーリエ逆変換部が前記離散信号を前記データ分割部に入力した場合に、前記データ連結部が出力する信号を、周波数軸の信号に変換するフーリエ変換部と、
前記フーリエ変換部が出力する信号と、前記特性格納部が格納した前記周波数特性とを比較し、誤差を算出する誤差算出部と、
前記誤差算出部が算出する誤差が、所定の範囲内となるように、前記重複データ数を制御するデータ数調整部と
を更に有する請求項５に記載のアナログデジタル変換装置。
【請求項１１】
アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングで前記アナログ信号を順次変換する複数のＡＤ変換部が出力するデジタルデータを補正するアナログデジタル変換装置を機能させるプログラムであって、
前記アナログデジタル変換装置を、
前記複数のＡＤ変換部が出力するそれぞれの前記デジタルデータを、それぞれの前記デジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、
前記複数のＡＤ変換部の周波数特性の誤差により生じる前記データシーケンスのデータ値の誤差を、それぞれの前記ＡＤ変換部の周波数特性に基づいて補正する補正演算部と
して機能させ、
前記補正演算部を、
前記データシーケンスを、所定の分割データ数毎に分割した、複数の分割データを生成するデータ分割部と、
それぞれの前記分割データの先頭又は末尾に、データ値がゼロのデータを、所定の挿入データ数だけ挿入して順次出力するデータ挿入部と、
前記データ挿入部が順次出力する前記分割データを順次取り込み、取り込んだ前記分割データに対して、それぞれの前記ＡＤ変換部の前記周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、
前記演算部がそれぞれの前記分割データに応じて順次出力するそれぞれの前記補正後データの末尾における前記重複データ数のデータと、当該補正後データの次の前記補正後データの先頭における前記重複データ数のデータとを加算して、当該補正後データと当該補正後データの次の前記補正後データとを順次連結するデータ連結部と
して機能させるプログラム。
【請求項１２】
アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングで前記アナログ信号を順次変換する複数のＡＤ変換部が出力するデジタルデータを補正するアナログデジタル変換装置を機能させるプログラムであって、
前記アナログデジタル変換装置を、
前記複数のＡＤ変換部が出力するそれぞれの前記デジタルデータを、それぞれの前記デジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、
前記複数のＡＤ変換部の周波数特性の誤差により生じる前記データシーケンスのデータ値の誤差を、それぞれの前記ＡＤ変換部の周波数特性に基づいて補正する補正演算部と
して機能させ、
前記補正演算部を、
前記データシーケンスを、所定の分割データ数のデータを有する複数の分割データに分割し、それぞれの前記分割データの先頭における所定の重複データ数のデータが、当該分割データの前の前記分割データの末尾における前記重複データ数のデータと重複するように、それぞれの前記分割データを生成するデータ分割部と、
前記データ分割部が生成するそれぞれの前記分割データを順次取り込み、取り込んだ前記分割データに対して、それぞれの前記ＡＤ変換部の前記周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、
前記演算部がそれぞれの前記分割データに応じて順次出力するそれぞれの前記補正後データの末尾における前記重複データ数のデータ、又は当該補正後データの先頭における前記重複データ数のデータのいずれかを削除し、当該補正後データの末尾と、当該補正後データの次の前記補正後データの先頭を順次連結するデータ連結部と
して機能させるプログラム。
【請求項１３】
アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングで前記アナログ信号を順次変換する複数のＡＤ変換部が出力するデジタルデータを補正するアナログデジタル変換装置を機能させるプログラムを格納した記録媒体であって、
前記アナログデジタル変換装置を、
前記複数のＡＤ変換部が出力するそれぞれの前記デジタルデータを、それぞれの前記デジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、
前記複数のＡＤ変換部の周波数特性の誤差により生じる前記データシーケンスのデータ値の誤差を、それぞれの前記ＡＤ変換部の周波数特性に基づいて補正する補正演算部と
して機能させ、
前記補正演算部を、
前記データシーケンスを、所定の分割データ数毎に分割した、複数の分割データを生成するデータ分割部と、
それぞれの前記分割データの先頭又は末尾に、データ値がゼロのデータを、所定の挿入データ数だけ挿入して順次出力するデータ挿入部と、
前記データ挿入部が順次出力する前記分割データを順次取り込み、取り込んだ前記分割データに対して、それぞれの前記ＡＤ変換部の前記周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、
前記演算部がそれぞれの前記分割データに応じて順次出力するそれぞれの前記補正後データの末尾における前記重複データ数のデータと、当該補正後データの次の前記補正後データの先頭における前記重複データ数のデータとを加算して、当該補正後データと当該補正後データの次の前記補正後データとを順次連結するデータ連結部と
して機能させるプログラムを格納した記録媒体。
【請求項１４】
アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングで前記アナログ信号を順次変換する複数のＡＤ変換部が出力するデジタルデータを補正するアナログデジタル変換装置を機能させるプログラムを格納した記録媒体であって、
前記アナログデジタル変換装置を、
前記複数のＡＤ変換部が出力するそれぞれの前記デジタルデータを、それぞれの前記デジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、
前記複数のＡＤ変換部の周波数特性の誤差により生じる前記データシーケンスのデータ値の誤差を、それぞれの前記ＡＤ変換部の周波数特性に基づいて補正する補正演算部と
して機能させ、
前記補正演算部を、
前記データシーケンスを、所定の分割データ数のデータを有する複数の分割データに分割し、それぞれの前記分割データの先頭における所定の重複データ数のデータが、当該分割データの前の前記分割データの末尾における前記重複データ数のデータと重複するように、それぞれの前記分割データを生成するデータ分割部と、
前記データ分割部が生成するそれぞれの前記分割データを順次取り込み、取り込んだ前記分割データに対して、それぞれの前記ＡＤ変換部の前記周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、
前記演算部がそれぞれの前記分割データに応じて順次出力するそれぞれの前記補正後データの末尾における前記重複データ数のデータ、又は当該補正後データの先頭における前記重複データ数のデータのいずれかを削除し、当該補正後データの末尾と、当該補正後データの次の前記補正後データの先頭を順次連結するデータ連結部と
して機能させるプログラムを格納した記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＡＤ変換部が出力するデジタルデータを補正するアナログデジタル変換装置、プログラム、及び記録媒体に関する。本出願は、下記の米国出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
出願番号１１／１３８，６５１      出願日  ２００５年５月２６日
【背景技術】
【０００２】
従来、アナログ信号をデジタル信号に変換する場合に、見かけ上のサンプリングレートを高くするために、Ｎ個のアナログデジタルコンバータ（以下ＡＤＣ）を用いるＮ相（ｗａｙ）のインターリーブ・アナログデジタル変換方式が知られている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上述したようなインターリーブ・アナログデジタル変換方式において、それぞれのＡＤＣに与えられるサンプリングクロックの位相や、それぞれのＡＤＣの周波数特性に誤差が生じている場合、精度よくデジタル信号の周波数スペクトルを算出することができない。【０００４】
例えば、それぞれのＡＤＣに与えられるサンプリングクロックの位相は、所定位相ずつ異なる必要があるが、それぞれのサンプリングクロックの位相を正確に所定位相ずつずらすことは困難である。また、正確な位相でサンプリングクロックをそれぞれのＡＤＣに与えた場合であっても、ＡＤＣの周波数特性が理想的でなければ、それぞれのＡＤＣにおけるサンプリングタイミングやゲインにバラツキが生じ、デジタル信号の周波数スペクトルを精度よく算出することが困難である。【０００５】
このため、サンプリングしたデジタル信号を、各ＡＤＣの周波数特性に応じて補正する必要がある。例えば、デジタル信号を離散フーリエ変換したスペクトルを、各ＡＤＣの周波数特性に応じて補正する方法が考えられる。【０００６】
この場合、離散フーリエ変換及び補正演算を行う演算装置は、デジタル信号のデータを所定のデータ数ずつ順次取り込み、演算処理を行う。しかし、デジタル信号のデータを分割して処理することになるため、デジタル信号の波形の連続性を維持することができないという問題が生じてしまう。【０００７】
そこで本発明は、上記の課題を解決することのできるアナログデジタル変換装置、プログラム、及び記録媒体を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の第１の形態においては、アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングでアナログ信号を順次変換する複数のＡＤ変換部が出力するデジタルデータを補正するアナログデジタル変換装置であって、複数のＡＤ変換部が出力するそれぞれのデジタルデータを、それぞれのデジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、複数のＡＤ変換部の周波数特性の誤差により生じるデータシーケンスのデータ値の誤差を、それぞれのＡＤ変換部の周波数特性に基づいて補正する補正演算部とを備え、補正演算部は、データシーケンスを、所定の分割データ数毎に分割した、複数の分割データを生成するデータ分割部と、それぞれの分割データの先頭又は末尾に、データ値がゼロのデータを、所定の挿入データ数だけ挿入して順次出力するデータ挿入部と、データ挿入部が順次出力する分割データを順次取り込み、取り込んだ分割データに対して、それぞれのＡＤ変換部の周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、演算部がそれぞれの分割データに応じて順次出力するそれぞれの補正後データの末尾における挿入データ数のデータと、当該補正後データの次の補正後データの先頭における挿入データ数のデータとを加算して、当該補正後データと当該補正後データの次の補正後データとを順次連結するデータ連結部とを有するアナログデジタル変換装置を提供する。【０００９】
データ分割部は、演算部が順次取り込むことのできる処理データ数から挿入データ数を減じた値を、分割データ数として複数の分割データを生成してよい。補正演算部は、ＡＤ変換部の周波数特性を予め格納する特性格納部と、ＡＤ変換部の周波数特性を時間軸の離散信号に変換し、データ分割部に入力するフーリエ逆変換部と、フーリエ逆変換部が離散信号をデータ分割部に入力した場合に、データ連結部が出力する信号を、周波数軸の信号に変換するフーリエ変換部と、フーリエ変換部が出力する信号と、特性格納部が格納した周波数特性とを比較し、誤差を算出する誤差算出部と、誤差算出部が算出する誤差が、所定の範囲内となるように、挿入データ数を制御するデータ数調整部とを更に有してよい。【００１０】
データ数調整部は、挿入データ数を順次変化させて、それぞれの挿入データ数毎に、誤差算出部に誤差を算出させてよい。演算部は、誤差が所定の範囲内となったときに、フーリエ変換部が出力する信号を、ＡＤ変換部の周波数特性として、補正演算を行ってよい。演算部は、分割データのデータを、それぞれ対応するＡＤ変換部ごとに分配した分配データを生成するデータ分配部と、分配データに対して、周波数帯域を複数の帯域に区分けして、それぞれの帯域毎に、前記ＡＤ変換部の前記周波数特性に応じた補正係数を用いて補正バタフライ演算を行うことにより、補正演算を行うバタフライ演算部とを備えてよい。【００１１】
本発明の第２の形態においては、アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングでアナログ信号を順次変換する複数のＡＤ変換部が出力するデジタルデータを補正するアナログデジタル変換装置であって、複数のＡＤ変換部が出力するそれぞれのデジタルデータを、それぞれのデジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、複数のＡＤ変換部の周波数特性の誤差により生じるデータシーケンスのデータ値の誤差を、それぞれのＡＤ変換部の周波数特性に基づいて補正する補正演算部とを備え、補正演算部は、データシーケンスを、所定の分割データ数のデータを有する複数の分割データに分割し、それぞれの分割データの先頭における所定の重複データ数のデータが、当該分割データの前の分割データの末尾における重複データ数のデータと重複するように、それぞれの分割データを生成するデータ分割部と、データ分割部が生成するそれぞれの分割データを順次取り込み、取り込んだ分割データに対して、それぞれのＡＤ変換部の周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、演算部がそれぞれの分割データに応じて順次出力するそれぞれの補正後データの末尾における重複データ数のデータ、又は当該補正後データの先頭における重複データ数のデータのいずれかを削除し、当該補正後データの末尾と、当該補正後データの次の補正後データの先頭を順次連結するデータ連結部とを有するアナログデジタル変換装置を提供する。【００１２】
データ分割部は、演算部が順次取り込むことのできる処理データ数を、分割データ数として複数の分割データを生成してよい。補正演算部は、ＡＤ変換部の周波数特性を予め格納する特性格納部と、ＡＤ変換部の周波数特性を時間軸の離散信号に変換し、データ分割部に入力するフーリエ逆変換部と、フーリエ逆変換部が離散信号をデータ分割部に入力した場合に、データ連結部が出力する信号を、周波数軸の信号に変換するフーリエ変換部と、フーリエ変換部が出力する信号と、特性格納部が格納した周波数特性とを比較し、誤差を算出する誤差算出部と、誤差算出部が算出する誤差が、所定の範囲内となるように、重複データ数を制御するデータ数調整部とを更に有してよい。【００１３】
本発明の第３の形態においては、アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングでアナログ信号を順次変換する複数のＡＤ変換部が出力するデジタルデータを補正するアナログデジタル変換装置を機能させるプログラムであって、アナログデジタル変換装置を、複数のＡＤ変換部が出力するそれぞれのデジタルデータを、それぞれのデジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、複数のＡＤ変換部の周波数特性の誤差により生じるデータシーケンスのデータ値の誤差を、それぞれのＡＤ変換部の周波数特性に基づいて補正する補正演算部として機能させ、補正演算部を、データシーケンスを、所定の分割データ数毎に分割した、複数の分割データを生成するデータ分割部と、それぞれの分割データの先頭又は末尾に、データ値がゼロのデータを、所定の挿入データ数だけ挿入して順次出力するデータ挿入部と、データ挿入部が順次出力する分割データを順次取り込み、取り込んだ分割データに対して、それぞれのＡＤ変換部の周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、演算部がそれぞれの分割データに応じて順次出力するそれぞれの補正後データの末尾における重複データ数のデータと、当該補正後データの次の補正後データの先頭における重複データ数のデータとを加算して、当該補正後データと当該補正後データの次の補正後データとを順次連結するデータ連結部として機能させるプログラムを提供する。【００１４】
本発明の第４に形態においては、アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングでアナログ信号を順次変換する複数のＡＤ変換部が出力するデジタルデータを補正するアナログデジタル変換装置を機能させるプログラムであって、アナログデジタル変換装置を、複数のＡＤ変換部が出力するそれぞれのデジタルデータを、それぞれのデジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、複数のＡＤ変換部の周波数特性の誤差により生じるデータシーケンスのデータ値の誤差を、それぞれのＡＤ変換部の周波数特性に基づいて補正する補正演算部として機能させ、補正演算部を、データシーケンスを、所定の分割データ数のデータを有する複数の分割データに分割し、それぞれの分割データの先頭における所定の重複データ数のデータが、当該分割データの前の分割データの末尾における重複データ数のデータと重複するように、それぞれの分割データを生成するデータ分割部と、データ分割部が生成するそれぞれの分割データを順次取り込み、取り込んだ分割データに対して、それぞれのＡＤ変換部の周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、演算部がそれぞれの分割データに応じて順次出力するそれぞれの補正後データの末尾における重複データ数のデータ、又は当該補正後データの先頭における重複データ数のデータのいずれかを削除し、当該補正後データの末尾と、当該補正後データの次の補正後データの先頭を順次連結するデータ連結部として機能させるプログラムを提供する。【００１５】
本発明の第５の形態においては、アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングでアナログ信号を順次変換する複数のＡＤ変換部が出力するデジタルデータを補正するアナログデジタル変換装置を機能させるプログラムを格納した記録媒体であって、アナログデジタル変換装置を、複数のＡＤ変換部が出力するそれぞれのデジタルデータを、それぞれのデジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、複数のＡＤ変換部の周波数特性の誤差により生じるデータシーケンスのデータ値の誤差を、それぞれのＡＤ変換部の周波数特性に基づいて補正する補正演算部として機能させ、補正演算部を、データシーケンスを、所定の分割データ数毎に分割した、複数の分割データを生成するデータ分割部と、それぞれの分割データの先頭又は末尾に、データ値がゼロのデータを、所定の挿入データ数だけ挿入して順次出力するデータ挿入部と、データ挿入部が順次出力する分割データを順次取り込み、取り込んだ分割データに対して、それぞれのＡＤ変換部の周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、演算部がそれぞれの分割データに応じて順次出力するそれぞれの補正後データの末尾における重複データ数のデータと、当該補正後データの次の補正後データの先頭における重複データ数のデータとを加算して、当該補正後データと当該補正後データの次の補正後データとを順次連結するデータ連結部として機能させるプログラムを格納した記録媒体を提供する。【００１６】
本発明の第６の形態においては、アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングでアナログ信号を順次変換する複数のＡＤ変換部が出力するデジタルデータを補正するアナログデジタル変換装置を機能させるプログラムを格納した記録媒体であって、アナログデジタル変換装置を、複数のＡＤ変換部が出力するそれぞれのデジタルデータを、それぞれのデジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、複数のＡＤ変換部の周波数特性の誤差により生じるデータシーケンスのデータ値の誤差を、それぞれのＡＤ変換部の周波数特性に基づいて補正する補正演算部として機能させ、補正演算部を、データシーケンスを、所定の分割データ数のデータを有する複数の分割データに分割し、それぞれの分割データの先頭における所定の重複データ数のデータが、当該分割データの前の分割データの末尾における重複データ数のデータと重複するように、それぞれの分割データを生成するデータ分割部と、データ分割部が生成するそれぞれの分割データを順次取り込み、取り込んだ分割データに対して、それぞれのＡＤ変換部の周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、演算部がそれぞれの分割データに応じて順次出力するそれぞれの補正後データの末尾における重複データ数のデータ、又は当該補正後データの先頭における重複データ数のデータのいずれかを削除し、当該補正後データの末尾と、当該補正後データの次の補正後データの先頭を順次連結するデータ連結部として機能させるプログラムを格納した記録媒体を提供する。【００１７】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１８】
本発明によれば、並列に設けられた複数のＡＤＣを用いてサンプリングしたデジタルデータを分割し、周波数領域で補正演算を行う場合において、デジタルデータの波形の連続性を維持して補正演算を行うことができる。
【図面の簡単な説明】
【００１９】
【図１】アナログデジタル変換装置１００の構成の一例を示す図である。
【図２】それぞれのＡＤＣ１０に与えられるサンプリングクロックを説明する図である。
【図３】それぞれのフーリエ変換部１２が出力する周波数特性の一例を示す図である。
【図４】フーリエ変換部１２−１が出力する周波数特性の一部の一例を示す図である。
【図５】それぞれの周波数特性を複素空間で表示した一例を示す図である。
【図６】フーリエ変換部１２−１が出力する周波数特性の一部の他の例を示す図である。
【図７】アナログデジタル変換装置１００の動作の一例を示すフローチャートである。
【図８】アナログデジタル変換装置１００の構成の他の例を示す図である。
【図９】補正演算部４２の構成の一例を示す図である。
【図１０】補正演算部４２の動作の一例を説明する図である。
【図１１】補正演算部４２の構成の他の例を示す図である。
【図１２】図１１に示した補正演算部４２の動作の一例を説明する図である。
【図１３】補正演算部４２の構成の他の例を示す図である。
【図１４】補正演算部４２の構成の他の例を示す図である。
【図１５】演算部４８の構成の一例を示す図である。
【図１６】図１５に示した演算部４８の動作を説明する図である。
【図１７】アナログデジタル変換装置１００を機能させるプログラムを格納したコンピュータ４００の構成の一例を示す図である。
【符号の説明】
【００２０】
１０・・・ＡＤＣ、１２・・・フーリエ変換部、１４・・・測定部、１６・・・補正部、１８・・・インターリーブ部、４０・・・インターリーブ部、４２・・・補正演算部、４４・・・データ分割部、４６・・・データ挿入部、４８・・・演算部、５０・・・データ連結部、５２・・・ＡＤＣ、６２・・・特性格納部、６４・・・フーリエ逆変換部、６６・・・データ数調整部、６８・・・フーリエ変換部、７０・・・誤差算出部、８０・・・データ分配部、８２・・・フーリエ変換部、８４・・・バタフライ演算部、１００・・・アナログデジタル変換装置、４００・・・コンピュータ、７００・・・ＣＰＵ、７０２・・・ＲＯＭ、７０４・・・ＲＡＭ、７０６・・・通信インターフェース、７１０・・・ハードディスクドライブ、７１２・・・ＦＤドライブ、７１４・・・ＣＤ−ＲＯＭドライブ、７２０・・・ＦＤディスク、７２２・・・ＣＤ−ＲＯＭ
【発明を実施するための最良の形態】
【００２１】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００２２】
図１は、アナログデジタル変換装置１００の構成の一例を示す図である。アナログデジタル変換装置１００は、入力信号として与えられるアナログ信号を、デジタル信号に変換する装置であって、複数のＡＤＣ（１０−０〜１０−３、以下ＡＤＣ１０と総称する）、複数のフーリエ変換部（１２−０〜１２−３、以下フーリエ変換部１２と総称する）、複数の補正部（１６−０〜１６−３、以下補正部１６と総称する）、測定部１４、及びインターリーブ部１８を備える。また、本例においてアナログデジタル変換装置１００は、４個のＡＤＣ１０を用いてアナログ信号をデジタル信号に変換するが、ＡＤＣ１０の個数を４個に限定されない。例えばアナログデジタル変換装置１００は、２ｎ個（但しｎは１以上の整数）のＡＤＣ１０を用いて、アナログ信号をデジタル信号に変換してよい。このような場合であっても、本例におけるアナログデジタル変換装置１００と同様の動作により、精度よくデジタル信号の周波数スペクトルを算出することができる。【００２３】
それぞれのＡＤＣ１０には、位相がそれぞれ所定位相ずつ異なるサンプリングクロックが与えられる。与えられるサンプリングクロックについては、図２において後述する。そして、ＡＤＣ１０には入力信号としてアナログ信号が与えられ、サンプリングクロックに応じてアナログ信号をサンプリングする。【００２４】
それぞれのフーリエ変換部１２は、ＡＤＣ１０に対応して設けられ、複数のＡＤＣ１０がアナログ信号をサンプリングしたデータをそれぞれフーリエ変換し、複数のＡＤＣ１０に対応する複数の周波数領域信号を生成する。フーリエ変換部１２は、例えば離散フーリエ変換によりフーリエ変換を行う。【００２５】
測定部１４は、それぞれのＡＤＣ１０の周波数特性を予め測定する。例えば測定部１４は、既知のアナログ信号をそれぞれのＡＤＣ１０に入力させ、ＡＤＣ１０が出力するデータに基づいて、それぞれのＡＤＣ１０の周波数特性を測定する。このとき測定部１４は、アナログ信号をデジタル信号に変換するときに与えられるサンプリングクロックを用いて、それぞれの周波数特性を測定してよい。これにより、与えられるサンプリングクロックの位相誤差を含んだ、それぞれのＡＤＣ１０におけるサンプリングの周波数特性を測定することができる。【００２６】
補正部１６は、それぞれの周波数領域信号に、全てのＡＤＣ１０の周波数特性に基づく補正係数を乗ずることにより、対応するＡＤＣ１０の周波数特性が理想的である場合に得られる理想周波数領域信号に変換する。このとき、ＡＤＣ１０のいずれか一の周波数特性を当該理想的な周波数特性としてよく、理想的な周波数特性として所定の周波数特性を与えてもよい。これにより、それぞれのＡＤＣ１０の周波数特性の誤差により生じるスプリアス成分を除去した理想周波数領域信号を生成することができる。【００２７】
また、インターリーブ部１８は、それぞれの理想周波数領域信号を合成し、デジタル信号の周波数スペクトルを生成する。このような構成により、ＡＤＣ１０におけるサンプリングの周波数特性によって生じるスプリアス成分を除去した周波数スペクトルを得ることができる。【００２８】
図２は、それぞれのＡＤＣ１０に与えられるサンプリングクロックを説明する図である。例えば、帯域［−１／（２Ｔｓ）、１／（２Ｔｓ）］のアナログ信号をデジタル信号に変換する場合、それぞれのＡＤＣ１０には、周波数が１／（４Ｔｓ）であるサンプリングクロックが、位相Ｔｓずつずれて与えられる。このようなサンプリングクロックを用いてアナログ信号をサンプリングすることにより、それぞれのＡＤＣ１０のサンプリング周波数の４倍のレートでアナログ信号をサンプリングすることができる。【００２９】
図３は、それぞれのフーリエ変換部１２が出力する周波数特性の一例を示す図である。帯域［−１／（２Ｔｓ）、１／（２Ｔｓ）］のアナログ信号を周波数１／（４Ｔｓ）でサンプリングした周波数領域信号には、図３において実線で示す信号成分（ｋ＝０）に加え、スプリアス成分（ｋ＝−１、１、２、３、４、５）が生じる。全ての周波数特性は、図３に示したような信号成分及びスプリアス成分を有するが、それぞれのＡＤＣ１０のサンプリングクロックはＴｓずつずれているため、複素空間で考えるとそれぞれの周波数特性の成分の向きは異なる。【００３０】
図４は、フーリエ変換部１２−１が出力する周波数特性の一部の一例を示す。フーリエ変換部１２−０が出力する周波数特性のそれぞれの成分（ｋ＝−１〜５）が、図３に示したように複素空間において全て同一の方向とすると、フーリエ変換部１２−１が出力する周波数特性の信号成分（ｋ＝０）は、フーリエ変換部１２−０が出力する周波数成分の信号成分（図３参照）と同一の方向である。しかし、ＡＤＣ１０−１のサンプリングクロックの位相は、ＡＤＣ１０−０のサンプリングクロックの位相に比べＴｓ進んでいるため、フーリエ変換部１２−１が出力する周波数特性のスプリアス成分（ｋ＝１）は、信号成分（ｋ＝０）に対して９０度回転する。同様に、他のスプリアス成分（ｋ＝２、３、４、５、図示せず）は順次９０度回転する。【００３１】
図５は、それぞれの周波数特性を複素空間で表示した一例を示す図である。図５においては、信号成分及びスプリアス成分を離散的に示しているが、図３において示した周波数特性のように、信号成分及びスプリアス成分の帯域が重なっていても同様である。
前述したように、フーリエ変換部１２−１が出力する周波数特性の成分は順次９０度ずつ回転する。また、ＡＤＣ１０−２のサンプリングクロックの位相は、ＡＤＣ１０−０のサンプリングクロックの位相に比べ２Ｔｓ進んでいるため、フーリエ変換部１２−２が出力する周波数特性の成分は、図５に示すように１８０度ずつ回転する。同様に、ＡＤＣ１０−３のサンプリングクロックの位相は、ＡＤＣ１０−０のサンプリングクロックの位相に比べ３Ｔｓ進んでいるため、フーリエ変換部１２−３が出力する周波数特性の成分は、図５に示すように２７０度ずつ回転する。【００３２】
これらの周波数特性を合成することにより、それぞれの周波数特性のスプリアス成分（ｋ＝−１、１、２、３、５）が打ち消し合い、信号成分（ｋ＝０）、及びエイリアシング成分（ｋ＝４）のみが残る。しかし、それぞれのサンプリングクロックの位相誤差や、ＡＤＣ１０の周波数特性誤差により、ＡＤＣ１０のサンプリングタイミングにバラツキが生じた場合、スプリアス成分の角度にバラツキが生じて打ち消し合うことができない。【００３３】
図６は、フーリエ変換部１２−１が出力する周波数特性の一部の他の例を示す。前述したように、ＡＤＣ１０−１に与えられるサンプリングクロックに位相誤差がある場合や、ＡＤＣ１０−１の周波数特性が理想的でない場合、図６に示すようにスプリアス成分（一例としてｋ＝１）の角度にバラツキが生じ、他の周波数特性のスプリアス成分（ｋ＝１）と打ち消し合うことができず、それぞれの周波数特性を合成した場合にスプリアス成分が残留してしまう。【００３４】
図１において説明したアナログデジタル変換装置１００は、ＡＤＣ１０の周波数特性やサンプリングクロックの位相誤差により生じる、このようなスプリアス成分の角度のバラツキを補正してインターリーブを行うことにより、スプリアス成分を除去する。次に、アナログデジタル変換装置１００の動作の詳細について説明する。【００３５】
図７は、アナログデジタル変換装置１００の動作の一例を示すフローチャートである。まず、測定段階Ｓ２００において、測定部１０がそれぞれのＡＤＣ１０の周波数特性を予め測定する。ここで、それぞれのＡＤＣ１０の周波数特性を下式で与える。
【数１】
0004813474.tif 000002
但し、ｌは対応するＡＤＣ１０を示し、ｌ＝０、１、２、３である。【００３６】
次に、サンプリング段階Ｓ２０２において、複数のＡＤＣ１０を用いて、入力信号として与えられるアナログ信号をサンプリングする。このとき、それぞれのＡＤＣ１０に与えられるサンプリングクロックｐ0（ｔ）、ｐ1（ｔ）、ｐ2（ｔ）、ｐ3（ｔ）は下式で与えられる。
【数２】
0004813474.tif 000003
・・・式（１）【００３７】
次に、フーリエ変換段階Ｓ２０４において、フーリエ変換部１２を用いて、複数のＡＤＣ１０がサンプリングしたデータをそれぞれフーリエ変換し、複数のＡＤＣ１０に対応する複数の周波数領域信号を生成する。このとき、式（１）に示したサンプリングクロックのフーリエ変換は下式で与えられる。
【数３】
0004813474.tif 000004
・・・式（２）【００３８】
式（２）を用いて、それぞれのフーリエ変換部１２が出力する周波数領域信号Ｘl（ｆ）は、下式で与えられる。
【数４】
0004813474.tif 000005
・・・式（３）【００３９】
また、
【数５】
0004813474.tif 000006
とすると、それぞれの周波数領域信号は次のように表せる。但し、本例においてはＡＤＣ１０−０の周波数特性を理想周波数特性として説明する。すなわち、ａ0（ｋ）＝１として説明する。
【数６】
0004813474.tif 000007
・・・式（４）
但しｆｓは、それぞれのアナログデジタルコンバータのサンプリング周波数を示し、上式におけるｋ＝−１から５までの項は、Ｘ（ｆ）の帯域を［−２ｆｓ、２ｆｓ］とした場合に、帯域［０、４ｆｓ］に含まれる成分を示し、ａj（ｋ）は、ｊ番目のアナログデジタルコンバータの周波数特性のうちの、
【数２１】
0004813474.tif 000008
に対応する成分を示す。【００４０】
次に、補正段階Ｓ２０６において、補正部１６を用いて、それぞれの周波数領域信号に、全てのＡＤＣ１０の周波数特性に基づく補正係数を乗ずることにより、対応するＡＤＣ１０の周波数特性が理想的である場合に得られる周波数領域信号に変換する。本例において、補正部１６は、式（４）に示したそれぞれの周波数成分Ｘ0（ｆ）〜Ｘ3（ｆ）の線形和を算出したときに、ｋ＝−１、１、２、３、５のスプリアス成分が除去され、ｋ＝０の信号成分及び当該信号成分のエイリアシング成分のみが残留する補正係数を、それぞれの周波数特性に乗算する。つまり、
【数７】
0004813474.tif 000009
・・・式（５）
となる補正係数Ｌ1、Ｌ2、Ｌ3を算出し、それぞれの周波数特性に乗算する。但し上式において、α、βは任意の実数。【００４１】
このとき、補正部１６は、算出するべきデジタル信号の周波数帯域［−２ｆｓ、２ｆｓ］を、ＡＤＣ１０の個数に応じて分割する。本例において補正部１６は、算出するべきデジタル信号の周波数帯域を、帯域が［０、ｆｓ］である第１領域、帯域が［ｆｓ、２ｆｓ］である第２領域、帯域が［２ｆｓ、３ｆｓ］である第３領域、及び帯域が［３ｆｓ、４ｆｓ］である第４領域に分割する。【００４２】
式（４）からわかるように、デジタル信号の周波数帯域［−２ｆｓ、２ｆｓ］に含まれるスプリアス成分は、ｋ＝−１、１、２、３の４個であるが、式（５）から明らかなように、同時に４個のスプリアス成分を消去する補正係数Ｌ1、Ｌ2、Ｌ3は存在しない。しかし、本例のようにデジタル信号の周波数帯域を分割することにより、分割したそれぞれの領域においては、図３に示すようにスプリアス成分を３個にすることができる。このため、補正部１６は、下式に示すように、それぞれの周波数帯域毎に、それぞれの補正係数を算出することができる。【００４３】
第1領域
【数８】
0004813474.tif 000010
・・・式（６）【００４４】
第２領域及び第３領域
【数９】
0004813474.tif 000011
・・・式（７）【００４５】
第４領域
【数１０】
0004813474.tif 000012
・・・式（８）【００４６】
そして、合成段階Ｓ２０８において、インターリーブ部１８を用いて、補正段階Ｓ２０６において得られたそれぞれの周波数領域信号を合成し、デジタル信号の周波数スペクトルを生成する。このとき、補正段階Ｓ２０６において、算出した補正係数Ｌ1、Ｌ2、Ｌ3をそれぞれの周波数領域信号に乗算したため、信号成分（ｋ＝０）及びエイリアシング成分（ｋ＝４）の位相が変化してしまう。このため補正段階Ｓ２０６においては、当該変化を補正する補正係数を更に算出する。【００４７】
本例において補正段階Ｓ２０６は、第１補正係数を算出する第１算出段階と、第２補正係数を算出する第２算出段階とを有する。第１算出段階は、それぞれのＡＤＣ１０の周波数特性により生じる、それぞれの周波数領域信号のスプリアス成分がうち消し合うように、それぞれの周波数領域信号に乗ずるそれぞれの第１補正係数Ｌ1、Ｌ2、Ｌ3を、全てのＡＤＣ１０の周波数特性に基づいて算出する。また第１算出段階は、それぞれの周波数信号のスプリアス成分のうち、前述した周波数帯域を分割したそれぞれの領域に存在するスプリアス成分がうち消し合う第１補正係数Ｌ1、Ｌ2、Ｌ3を、分割されたそれぞれの領域毎に算出する。【００４８】
また、第２算出段階は、第１補正係数を乗じたことにより生じる、周波数領域信号の信号成分及びエイリアシング成分の位相の誤差を補正するための第２補正係数を、それぞれの第１補正係数及びそれぞれの周波数特性に基づいて、分割されたそれぞれの領域毎に算出する。第１領域及び第２領域では、信号成分（ｋ＝０）のみが残留するため、第１領域及び第２領域においては、第２補正係数として１／（１＋ａ1（０）Ｌ１＋ａ2（０）Ｌ2＋ａ3（０）Ｌ3）を算出する。また、第３領域及び第４領域では、エイリアシング成分（ｋ＝４）のみが残留するため、第２補正係数として１／（１＋ａ1（４）Ｌ１＋ａ2（４）Ｌ2＋ａ3（４）Ｌ3）を算出する。【００４９】
そして、合成段階Ｓ２０８では、補正段階Ｓ２０６において得られたそれぞれの周波数領域信号を合成したものに、前述した第２補正係数を乗ずる。また、本例においては第２補正係数を合成段階Ｓ２０８において乗算したが、他の例においては、補正段階Ｓ２０６において乗算してもよい。つまり、補正段階Ｓ２０６では、それぞれの周波数領域信号に、対応する第１補正係数及び対応する第２補正係数を乗じてもよい。【００５０】
上述したように、合成段階Ｓ２０８では、それぞれの領域毎に、下式に基づいてデジタル信号の周波数スペクトルを算出する。
第１領域及び第２領域
【数１１】
0004813474.tif 000013
・・・式（９）【００５１】
第３領域及び第４領域
【数１２】
0004813474.tif 000014
・・・式（１０）
つまり、合成段階Ｓ２０８では、第１領域における周波数スペクトルを、式（６）に基づいて算出される補正係数Ｌ1、Ｌ2、Ｌ3を式（９）に用いることにより算出する。また、第２領域における周波数スペクトルを、式（７）に基づいて算出される補正係数Ｌ1、Ｌ2、Ｌ3を式（９）に用いることにより算出し、第３領域における周波数スペクトルを、式（７）に基づいて算出される補正係数Ｌ1、Ｌ2、Ｌ3を式（１０）に用いることにより算出し、第４領域における周波数スペクトルを、式（８）に基づいて算出される補正係数Ｌ1、Ｌ2、Ｌ3を式（１０）に用いることにより算出する。このような動作により、スプリアス成分を除去した周波数スペクトルを得ることができる。【００５２】
また本例においては、ＡＤＣ１０−０の周波数特性を理想周波数特性として説明したが、ＡＤＣ１０−０の周波数特性が理想的でなく、ある周波数特性を有している場合であっても、同様に当該周波数特性に基づいて補正を行い、スプリアス成分を除去することができる。【００５３】
この場合、他のＡＤＣ１０の周波数特性をＡＤＣ１０−０の周波数特性で除算したものを、当該他のＡＤＣ１０の周波数特性ａl（ｋ）とすることにより、補正を行うことができる。すなわち、予め測定したＡＤＣ１０−ｌ（ｌ＝０、１、２、３）の周波数特性をそれぞれＦａｄ（ｌ）とすると、補正に用いるそれぞれの周波数特性ａl（ｋ）は下式で表される。
【数１３】
0004813474.tif 000015
・・・式（１１）【００５４】
また、式（１１）に示した周波数特性を用いて、式（９）及び式（１０）は以下のように表される。
【数１４】
0004813474.tif 000016
・・・式（９）
【数１５】
0004813474.tif 000017
・・・式（１０）【００５５】
以上については、与えられるアナログ信号を複素信号として説明したが、与えられるアナログ信号が実信号である場合には、上述した補正方法のうち、第１領域及び第２領域に対応する動作のみを適用する。例えば合成段階Ｓ２０８では、第１領域及び第２領域における周波数スペクトルを、式（６）又は式（７）に基づいて算出される補正係数を式（９）に用いることにより算出し、第１領域及び第２領域における周波数スペクトルの複素共役を第３領域及び第４領域における周波数スペクトルとして算出する。【００５６】
また、本例においては算出する周波数スペクトルの帯域を［０、４ｆｓ］として説明したが、当該帯域を［−２ｆｓ、２ｆｓ］としても同様の動作を行うことができる。例えば、第３領域の帯域を［−ｆｓ、０］、第４領域の帯域を［−２ｆｓ、−ｆｓ］とすることにより、同様の動作でスプリアス成分を除去することができる。【００５７】
また、それぞれの周波数特性は、ｋ＝０の周波数特性ａ（０）を基に、以下のように算出してもよい。
ａ（−１）・・・ａ（０）を−ｆｓ／４シフト
ａ（１）・・・ａ（０）をｆｓ／４シフト
ａ（２）・・・ａ（０）を２ｆｓ／４シフト
ａ（３）・・・ａ（０）を３ｆｓ／４シフト
ａ（５）・・・ａ（０）を５ｆｓ／４シフト【００５８】
また、フーリエ変換部１２が離散フーリエ変換によってフーリエ変換を行う場合、ＡＤＣ１０のそれぞれの出力信号の離散フーリエ変換は下式で与えられる。
【数１６】
0004813474.tif 000018
・・・式（１２）【００５９】
そして、離散フーリエ変換された周波数領域信号は下式で与えられる。
【数１７】
0004813474.tif 000019
【００６０】
このため、式（９）及び式（１０）は以下のように表される。
【数１８】
0004813474.tif 000020
・・・式（９）'
【数１９】
0004813474.tif 000021
・・・式（１０）'【００６１】
また、本例においてはＡＤＣ１０の個数を４として説明したが、ＡＤＣ１０の個数がＮ（但しＮは２以上の整数）であっても、同様にスプリアス成分を除去した周波数スペクトルを算出することができる。例えば、式（４）、式（５）、式（９）、及び式（１０）は下式にように表される。
【数２０】
0004813474.tif 000022
・・・式（４）'【００６２】
（但し上式において、−ｌからｍまでの項は、Ｘ（ｆ）の帯域を［−Ｎｆｓ／２、Ｎｆｓ／２］（但しｆｓは、それぞれのアナログデジタルコンバータのサンプリング周波数）とした場合に、帯域［０、Ｎｆｓ］に含まれる成分であり、ａj（ｋ）は、ｊ番目のアナログデジタルコンバータの周波数特性のうちの、
【数２１】
0004813474.tif 000023
に対応する成分を示す。）
【数２２】
0004813474.tif 000024
・・・式（５）'【００６３】
（但し上式において、α、βは任意の実数、ｘ（ｕ）はｘ（０）のエイリアシング成分）
【数２３】
0004813474.tif 000025
・・・式（９）''
【数２４】
0004813474.tif 000026
・・・式（１０）''【００６４】
図８は、アナログデジタル変換装置１００の構成の他の例を示す図である。本例におけるアナログデジタル変換装置１００は、複数のＡＤＣ１０が出力するデジタルデータの波形の連続性を維持して、離散フーリエ変換及び補正演算を行う。アナログデジタル変換装置１００は、複数のＡＤＣ１０、インターリーブ部４０、及び補正演算部４２を備える。【００６５】
本例においては、４個のＡＤＣ１０を備えるアナログデジタル変換装置１００について説明するが、Ｎ個のＡＤＣ１０を備えるアナログデジタル変換装置１００であっても、同様の補正を行うことができる。【００６６】
また、アナログデジタル変換装置１００は、ＡＤＣ１０を備えず、外部のＡＤＣ１０が出力するデジタルデータを受け取ってもよい。この場合、アナログデジタル変換装置１００は、例えばＦＰＧＡ（Field Programmable Gate Array）を用いてよい。【００６７】
複数のＡＤＣ１０は、図１から図７において説明したＡＤＣ１０と同一の機能を有し、それぞれ入力信号（アナログ信号）を分岐して与えられ、所定位相ずつ異なるタイミングで、アナログ信号をデジタルデータに変換する。【００６８】
インターリーブ部４０は、複数のＡＤＣ１０が出力するそれぞれのデジタルデータを、それぞれのデジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成する。例えば、インターリーブ部４０は、複数のＡＤＣ１０から受け取るデータを順次格納して出力するＦＩＦＯメモリであってよい。【００６９】
補正演算部４２は、複数のＡＤＣ１０がアナログ信号をサンプリングするタイミングの位相誤差により生じるデータシーケンスのデータ値の誤差を、それぞれのＡＤＣ１０の周波数特性に基づいて補正する。補正演算部４２は、図１から図７において説明した、フーリエ変換部１２、及び補正部１６と同様の演算処理を、データシーケンスの波形の連続性を維持して行う。【００７０】
図９は、補正演算部４２の構成の一例を示す図である。補正演算部４２は、データ分割部４４、データ挿入部４６、演算部４８、及びデータ連結部５０を有する。各部の動作を、図１０を用いて説明する。【００７１】
図１０は、補正演算部４２の動作の一例を説明する図である。データ分割部４４は、データシーケンスを受け取り、受け取ったデータシーケンスを、所定の分割データ数（Ｎ−Ｌ、但しＮ、Ｌは自然数）毎に分割した、複数の分割データを生成する。ここで、Ｎは、演算部４８が順次取り込むことのできる処理データ数を示す。例えば、演算部４８が高速フーリエ変換を行う場合、Ｎは２のべき乗の数である。また、Ｌは、予め定められた値である。【００７２】
データ挿入部４６は、それぞれの分割データの先頭又は末尾に、データ値がゼロのデータを、予め定められた挿入データ数Ｌだけ挿入したゼロ挿入データを順次出力する。即ち、ゼロ挿入データのデータ数は、演算部４８が取り込むことのできる処理データ数Ｎと等しい。図１０においては、データ値がゼロのデータを、分割データの末尾に挿入する場合を示す。【００７３】
演算部４８は、データ挿入部４６が順次出力するゼロ挿入データを順次取り込み、取り込んだゼロ挿入データに対して、それぞれのＡＤＣ１０の周波数特性に応じた補正演算を順次行った補正後データを順次出力する。演算部４８は、図１に関連して説明した複数のフーリエ変換部１２、複数の補正部１６、及びインターリーブ部１８を有し、それぞれのＡＤＣ１０に対応するデータに対して、図１から図７において説明した補正を行った補正後データを出力する。演算部４８は、それぞれのＡＤＣ１０に対応するデータに対して補正演算を行うべく、ゼロ挿入データを、それぞれのＡＤＣ１０に対応するデータに分割する手段を有してよい。分割されたデータは、対応するフーリエ変換部１２に入力される。【００７４】
データ連結部５０は、演算部４８が順次出力するそれぞれの補正後データの末尾における挿入データ数Ｌのデータと、当該補正後データの次に演算部４８が出力する補正後データの先頭における挿入データ数Ｌのデータとを加算して、それぞれの補正後データと、次の補正後データとを順次連結する。例えば、補正後データ１と補正後データ２とを連結する場合、補正後データ１の先頭データＲ０から、データＲＮ−Ｌ−１までのデータを保持する。そして、補正後データ１の末尾における挿入データ数Ｌのデータと、補正後データ２の先頭における挿入データ数Ｌのデータとを加算してデータＲＮ−Ｌ−１に連結する。そして、補正後データ２の先頭からＬ＋１番目のデータ以降を更に連結する。このような構成により、補正演算における波形の連続性を向上させることができる。【００７５】
図１１は、補正演算部４２の構成の他の例を示す図である。補正演算部４２は、データ分割部４４、演算部４８、及びデータ連結部５０を有する。各部の動作を、図１２を用いて説明する。【００７６】
図１２は、図１１に示した補正演算部４２の動作の一例を説明する図である。データ分割部４４は、データシーケンスを受け取り、受け取ったデータシーケンスを、それぞれ所定のデータ数Ｎのデータを有する複数の分割データに分割する。ここで、分割データのデータ数Ｎは、演算部４８が順次取り込むことのできる処理データ数と等しい。【００７７】
このとき、データ分割部４４は、それぞれの分割データの先頭における所定の重複データ数Ｌのデータが、当該分割データの前の分割データの末尾における重複データ数Ｌのデータと重複するように、それぞれの分割データを生成する。また、先頭の分割データについては、当該分割データの前の分割データが存在しないため、データ値がゼロのデータをＬ個、当該分割データの先頭に挿入してよい。例えば、データ分割部４４は、データシーケンスの先頭からＮ−Ｌ個のデータを有するデータ列を抜き出し、当該データ列の先頭に、Ｌ個のゼロ値データを挿入したものを、分割データ１として生成する。また、データ分割部４４は、分割データ２の先頭におけるＬ個のデータが、分割データ１の末尾におけるＬ個のデータと重複するように、データシーケンスからＮ個のデータを有するデータ列を抜き出し、分割データ２として生成する。【００７８】
演算部４８は、データ分割部４４が順次出力する分割データを順次取り込み、取り込んだ分割データに対して、それぞれのＡＤＣ１０の周波数特性に応じた補正演算を順次行った補正後データを順次出力する。演算部４８は、図９及び図１０において説明した演算部４８と同一の構成及び機能を有する。【００７９】
データ連結部５０は、演算部４８がそれぞれの分割データに応じて順次出力するそれぞれの補正後データの末尾における重複データ数のデータ、又は当該補正後データの先頭における重複データ数のデータのいずれかを削除し、当該補正後データの末尾と、当該補正後データの次の補正後データの先頭を順次連結する。例えば、補正後データ１と補正後データ２とを連結する場合、補正後データ１及び補正後データ２のそれぞれの先頭におけるＬ個のデータを削除してよい。そして、データを削除した補正後データ１の末尾と、データを削除した補正後データ２の先頭とを連結する。このような構成によっても、補正演算における波形の連続性を向上させることができる。【００８０】
図１３は、補正演算部４２の構成の他の例を示す。本例における補正演算部４２は、図９に示した補正演算部４２の構成に加え、特性格納部６２、フーリエ逆変換部６４、データ数調整部６６、フーリエ変換部６８、及び誤差算出部７０を更に有する。本例における補正演算部４２は、図９に関連して説明した補正演算部４２において、挿入データ数を調整することにより、演算部４８の演算における波形の連続性を維持させる。【００８１】
特性格納部６２は、ＡＤＣ１０の周波数特性を予め格納する。ここで、ＡＤＣ１０の周波数特性は、図１において説明した測定部１４を用いて測定してよい。また、特性格納部６２は、複数のＡＤＣ１０のうちのいずれかの周波数特性を格納してよい。【００８２】
フーリエ逆変換部６４は、特性格納部６２が格納したＡＤＣ１０の周波数特性を、時間軸の離散信号に変換する。フーリエ逆変換部６４は、データ分割部４４に、当該離散信号を入力する。このとき、インターリーブ部４０は、データ分割部４４にシーケンスデータを入力しない。【００８３】
データ分割部４４、データ挿入部４６、演算部４８、及びデータ連結部５０は、当該離散信号に対して、図１０において説明した処理と同一の処理を行う。また、演算部４８は、当該離散信号に対しては、補正演算を行わなくともよい。【００８４】
フーリエ変換部６８は、当該離散信号に応じてデータ連結部５０が出力する信号を、周波数領域の信号に変換する。誤差算出部７０は、フーリエ変換部６８が変換した周波数領域の信号と、特性格納部６２が格納した周波数特性とを比較し、誤差を算出する。誤差算出部７０は、これらの信号の二乗誤差を算出してよい。【００８５】
データ数調整部６６は、誤差算出部７０が算出した誤差が、所定の範囲内となるように、データ分割部４４及びデータ挿入部４６における挿入データ数を調整する。例えば、データ数調整部６６は、挿入データ数を順次変更して、それぞれの挿入データ数に対して誤算算出部７０に誤差を算出させる。そして、当該誤差が予め与えられた範囲内となる挿入データ数のうち、最も小さい挿入データ数を検出する。データ数調整部６６は、データ分割部４４及びデータ挿入部４６に、検出した当該挿入データ数を用いて、インターリーブ部４０から与えられるデータシーケンスを処理させる。【００８６】
このような構成により、演算部４８の演算処理において、データシーケンスの波形の連続性を維持できるような、挿入データ数を設定することができる。また、演算部４８は、設定される当該挿入データ数に対応して、フーリエ変換部６８が出力する周波数特性を用いて、補正演算を行ってもよい。この場合、特性格納部６２は、各ＡＤＣ１０の周波数特性を格納する。また、誤差算出部７０は、各ＡＤＣ１０の周波数特性毎に誤差を算出し、データ数調整部６６は、各ＡＤＣ１０の周波数特性毎の誤差が、全て所定の範囲内となる挿入データ数を検出する。【００８７】
図１４は、補正演算部４２の構成の他の例を示す。本例における補正演算部４２は、図１１に示した補正演算部４２の構成に加え、特性格納部６２、フーリエ逆変換部６４、データ数調整部６６、フーリエ変換部６８、及び誤差算出部７０を更に有する。本例における補正演算部４２は、図１１に関連して説明した補正演算部４２において、重複データ数を調整することにより、演算部４８の演算における波形の連続性を維持させる。【００８８】
本例において、特性格納部６２、フーリエ逆変換部６４、データ数調整部６６、フーリエ変換部６８、及び誤差算出部７０の動作は、図１３において説明したものと同様である。但し、データ数調整部６６は、データ分割部４４における重複データ数を調整する。このような構成により、演算部４８の演算処理において、データシーケンスの波形の連続性を維持できるような、挿入データ数を設定することができる。【００８９】
図１５は、演算部４８の構成の一例を示す図である。本例における演算部４８は、図１０において説明した、それぞれのＡＤＣ１０の周波数特性に応じた補正演算を、バタフライ演算を用いて行う。演算部４８は、データ分配部８０、複数のフーリエ変換部（８２−１〜８２−４、以下８２と総称する）、及び複数のバタフライ演算部（８４−１〜８４−３、以下８４と総称する）を有する。【００９０】
本例において演算部４８は、複数のＡＤＣ１０と同数のフーリエ変換部８２を有する。フーリエ変換部８２は、ＡＤＣ１０と一対一に対応して設けられる。また演算部４８は、フーリエ変換部８２の個数に応じたバタフライ演算部８４を有する。例えば、フーリエ変換部８２が２＾ｋ個設けられている場合、バタフライ演算部８４は、２＾０＋２＾１＋・・・＋２＾（ｋ−１）個設けられる（但し、ｍは０からｋ−１）。【００９１】
図１６は、図１５に示した演算部４８の動作を説明する図である。データ分配部８０は、データ挿入部４６が順次出力するゼロ挿入データを受け取り、それぞれのゼロ挿入データの各データを、ＡＤＣ１０に対応するデータ毎に分配する。本例では、４個のＡＤＣ１０が設けられているので、データ分配部８０は、それぞれのゼロ挿入データを４つの分配データに分配する。【００９２】
例えばデータ分配部８０は、ＡＤＣ１０−ｋに対応する分配データとして、ゼロ挿入データのｋ＋１＋４ｎ番目のデータを抜き出す（但し、ｎ＝０、１、２、・・・）。例えばデータ分配部８０は、ＡＤＣ１０−０に対応する分配データ１として（Ｄ０、Ｄ４、Ｄ８、・・・）のデータを抜き出す。【００９３】
データ分配部８０は、それぞれの分配データを、対応するフーリエ変換部８２に入力する。フーリエ変換部８２は、入力された分配データをフーリエ変換し、周波数領域の信号に変換する。【００９４】
バタフライ演算部８４は、複数のフーリエ変換部８２が出力する信号をバタフライ演算する。本例では、バタフライ演算部８４−１は、ＡＤＣ１０−０に対応するフーリエ変換部８２が出力する信号と、ＡＤＣ１０−２に対応するフーリエ変換部８２が出力する信号とをバタフライ演算する。また、バタフライ演算部８４−２は、ＡＤＣ１０−１に対応するフーリエ変換部８２が出力する信号と、ＡＤＣ１０−３に対応するフーリエ変換部８２が出力する信号とをバタフライ演算する。また、バタフライ演算部８４−３は、バタフライ演算部８４−１が出力する信号と、バタフライ演算部８４−２が出力する信号とをバタフライ演算する。【００９５】
ここで、複数のバタフライ演算部８４は、図１から図７に関連して説明した補正演算を行う。一つのバタフライ演算部８４の入力と出力の関係は、バタフライ演算部８４への入力をＤＦＴｅｖｅｎ（ｎ）及びＤＦＴｏｄｄ（ｎ）とし、バタフライ演算部８４からの出力をＤＦＴ（ｎ）とすると、下式で与えられる。
ＤＦＴ（ｎ）＝ＤＦＴｅｖｅｎ（ｎ）＋Ｐ×ＷＮ（ｎ）×ＤＦＴｏｄｄ（ｎ）
・・・式（１３）
但し、ＷＮ（ｎ）は、Ａ／Ｄコンバータ５２のサンプリングタイミングの、理想的なサンプリングタイミングに対する位相誤差τを補正する回転演算子であり、Ｎは演算後のデータ数、Ｔｓは演算後のデータのサンプリング間隔、ｒは図３で説明した信号成分を示す。
また、
ＷＮ（ｎ）＝ｅ＾（−ｊ２π（１＋τ／Ｔｓ）ｎ／Ｎ）
Ｐ＝ｅ＾（ｊπｒτ／Ｔｓ）
である。【００９６】
フーリエ変換部８２−１の出力をＤＦＴ０（ｎ）、フーリエ変換部８２−３の出力をＤＦＴ１（ｎ）、フーリエ変換部８２−２の出力をＤＦＴ２（ｎ）、フーリエ変換部８２−４の出力をＤＦＴ３（ｎ）とし、式（１３）を式（９'）に適用すると、
ＤＦＴｅｖｅｎ（ｎ）＝ＤＦＴ０（ｎ）＋Ｐ２×ＷＮ（ｎ）×ＤＦＴ２（ｎ）
・・・式（１４）
ＤＦＴｏｄｄ（ｎ）＝ＤＦＴ１（ｎ）＋Ｐ３×ＷＮ（ｎ）×ＤＦＴ３（ｎ）
・・・式（１５）
ＤＦＴ（ｎ）＝ＤＦＴｅｖｅｎ（ｎ）＋Ｐ１×ＷＮ（ｎ）×ＤＦＴｏｄｄ（ｎ）
・・・式（１６）
となる。ここで、式（１４）は、バタフライ演算部８４−１の入出力の関係を示し、式（１５）は、バタフライ演算部８４−２の入出力の関係を示し、式（１６）は、バタフライ演算部８４−３の入出力の関係を示す。また、Ｐ１＝Ｌ１、Ｐ２＝Ｌ２、Ｐ３＝Ｌ３／Ｌ１である。また、バタフライ演算部８４−３は、式（１６）に示す出力ＤＦＴ（ｎ）に対し、
１／（ａ０（０）＋ａ１（０）Ｌ１＋ａ２（０）Ｌ２＋ａ３（０）Ｌ３）を乗じて出力する。また、バタフライ演算部８４−３は、当該出力を時間領域のデータ列に変換して出力してよい。【００９７】
それぞれのバタフライ演算部８４は、図１から図７において説明したように、周波数帯域を複数の帯域に区分けして、それぞれの帯域において、異なる位相補正係数Ｌ１、Ｌ２、Ｌ３を用いて位相補正バタフライ演算を行う。このような処理により、バタフライ演算部８４−３がそれぞれのゼロ挿入データに対して出力する信号は、図１０において説明したそれぞれの補正後データと等価なデータとなる。【００９８】
また、以上においては、図９及び図１０に示した演算部４８における処理を説明したが、図１１及び図１２に示した演算部４８においても同様の処理を行うことができる。この場合、データ分配部８０は、図１２に示した分割データを、それぞれのＡＤＣ１０に対応する分配データに分配する。また、図１３又は図１４において説明した演算部４８においても同様である。【００９９】
図１７は、アナログデジタル変換装置１００を機能させるプログラムを格納したコンピュータ４００の構成の一例を示す図である。本例において、コンピュータ４００は、アナログデジタル変換装置１００を、図１から図１６において説明したように機能させるプログラムを格納する。コンピュータ４００は、アナログデジタル変換装置１００を制御するワークステーションであってよく、また補正演算部４２として機能してもよい。【０１００】
コンピュータ４００は、ＣＰＵ７００と、ＲＯＭ７０２と、ＲＡＭ７０４と、通信インターフェース７０６と、ハードディスクドライブ７１０と、ＦＤドライブ７１２と、ＣＤ−ＲＯＭドライブ７１４とを備える。ＣＰＵ７００は、ＲＯＭ７０２、ＲＡＭ７０４、ハードディスク７１０、ＦＤディスク７２０、及び／又はＣＤ−ＲＯＭ７２２に格納されたプログラムに基づいて動作する。【０１０１】
通信インターフェース７０６は、例えばアナログデジタル変換装置１００と通信し、データの授受を行う。格納装置の一例としてのハードディスクドライブ７１０は、設定情報、ＣＰＵ７００を動作させるプログラムを格納する。ＲＯＭ７０２、ＲＡＭ７０４、及び／又はハードディスクドライブ７１０は、アナログデジタル変換装置１００を図１から図１６に関連して説明したアナログデジタル変換装置１００として機能させるためのプログラムを格納する。また、当該プログラムは、フレキシブルディスク７２０、ＣＤ−ＲＯＭ７２２、ハードディスクドライブ７１０等に格納されていてもよい。【０１０２】
ＦＤドライブ７１２はフレキシブルディスク７２０からプログラムを読み取りＣＰＵ７００に提供する。ＣＤ−ＲＯＭドライブ７１４はＣＤ−ＲＯＭ７２２からプログラムを読み取りＣＰＵ７００に提供する。【０１０３】
また、プログラムは記録媒体から直接ＲＡＭに読み出されて実行されても、一旦ハードディスクドライブにインストールされた後にＲＡＭに読み出されて実行されても良い。更に、上記プログラムは単一の記録媒体に格納されても複数の記録媒体に格納されても良い。また記録媒体に格納されるプログラムは、オペレーティングシステムとの共同によってそれぞれの機能を提供してもよい。例えば、プログラムは、機能の一部または全部を行うことをオペレーティングシステムに依頼し、オペレーティングシステムからの応答に基づいて機能を提供するものであってもよい。【０１０４】
プログラムを格納する記録媒体としては、フレキシブルディスク、ＣＤ−ＲＯＭの他にも、ＤＶＤ、ＰＤ等の光学記録媒体、ＭＤ等の光磁気記録媒体、テープ媒体、磁気記録媒体、ＩＣカード、ミニチュアーカード等の半導体メモリー等を用いることができる。又、専用通信ネットワーク、インターネット等に接続されたサーバシステムに設けたハードディスクまたはＲＡＭ等の格納装置を記録媒体として使用してもよい。【０１０５】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【産業上の利用可能性】
【０１０６】
以上から明らかなように、本発明によれば、並列に設けられた複数のＡＤＣを用いてサンプリングしたデジタルデータを分割し、周波数領域で補正演算を行う場合において、デジタルデータの波形の連続性を維持して補正演算を行うことができる。
【図１】
0004813474.tif 000027
【図２】
0004813474.tif 000028
【図３】
0004813474.tif 000029
【図４】
0004813474.tif 000030
【図５】
0004813474.tif 000031
【図６】
0004813474.tif 000032
【図７】
0004813474.tif 000033
【図８】
0004813474.tif 000034
【図９】
0004813474.tif 000035
【図１０】
0004813474.tif 000036
【図１１】
0004813474.tif 000037
【図１２】
0004813474.tif 000038
【図１３】
0004813474.tif 000039
【図１４】
0004813474.tif 000040
【図１５】
0004813474.tif 000041
【図１６】
0004813474.tif 000042
【図１７】
0004813474.tif 000043