(57)【特許請求の範囲】
【請求項１】
ＩｎＰ基板上に、ＩｎＡｌＡｓバッファ層、ＩｎＧａＡｓチャネル層、少なくとも一部にｎ型ドーピングを施されたキャリア供給層、ＩｎＡｌＡｓバリア層、ｎ型ドーピングを施されたＩｎＧａＡｓキャップ層を、この順序で順次エピタキシャル成長してなる半導体ヘテロ構造を有する電界効果トランジスタにおいて、前記キャリア供給層が、０.６≦ｘ＜１、０＜ｙ＜１としたときにＩｎ１−ｘＡｌｘＡｓ１−ｙＳｂｙで表される組成を持ち、ＩｎＰの格子定数に等しい格子定数を持つ化合物半導体からなることを特徴とする電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界効果トランジスタに関する。
【背景技術】
【０００２】
従来の、ＩｎＰ基板上に形成された電界効果トランジスタであるＨＥＭＴ（高電子移動度トランジスタ）の構造（例えば、下記非特許文献１参照）を図５に示す。図において、半絶縁性ＩｎＰの基板１上に、ｉ−ＩｎＡｌＡｓのバッファ層２、ｉ−ＩｎＧａＡｓのチャネル層３、少なくとも一部にｎ型のドーピングを施されたキャリア供給層４、ｉ−ＩｎＡｌＡｓのバリア層５、ｎ型ドーピングを施されたＩｎＧａＡｓのキャップ層６を順次エピタキシャル成長してなる半導体ヘテロ構造が形成されている。通常、キャリア供給層４へのｎ型のドーピングは、選択ドーピング、例えば、Ｓｉの平面(planar)ドーピングの形で施される。その結果、キャリア供給層４には、図中の点線で示されたように、極めて薄いドープ層が形成されている。
【０００３】
キャリア供給層４にはＩｎＡｌＡｓがもっとも一般的に用いられ、その他の材料としてはＩｎＰ、ＩｎＡｌＰ、ＡｌＧａＡｓなどが用いられている。
【０００４】
【非特許文献１】T.  Suemitsu,  et  al.,  "Bias-stress-induced  increase  in  parasitic  resistance  of  InP-based  InAlAs/InGaAs  HEMTs,"  Microelectronics  Reliability  42  (2002)  47-52.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の一般的な、ＩｎＰ基板上に形成した電界効果トランジスタでは、キャリア供給層にＩｎＡｌＡｓを用いている。このとき、ＩｎＰに格子整合するためには、ＩｎＡｌＡｓにおけるＩｎとＡｌの組成比は５２：４８でほぼ１：１に等しい。しかし、キャリア供給層にＩｎＡｌＡｓを用いた場合、ｎ型のドーパント（通常はＳｉ）がフッ素汚染により不活性化され、電界効果トランジスタのしきい値電圧変化、飽和電流、相互コンダクタンスの減少等の劣化現象の原因となる問題がある。この問題は、キャリア供給層がＩｎＡｌＡｓであり、かつ、ＩｎとＡｌの組成比が１：１に近いほど顕著に現れることが報告されている。
【０００６】
このフッ素関連劣化を抑制する目的で、幾つかの材料が、ＩｎＡｌＡｓの代わりとして、キャリア供給層４に用いられている。このうち、ＩｎＰでは、伝導帯エネルギー値がＩｎＡｌＡｓより小さく、ＩｎＰ層中にキャリアが蓄積して、ゲート漏れ電流の増加等、デバイス特性悪化の要因となりうる。一方、ＩｎＡｌＰやＡｌＧａＡｓでは、格子定数がＩｎＰからずれるため、格子歪みが生じ、デバイスの長期信頼性への影響が懸念される。
【０００７】
本発明は上記の問題に鑑みてなされたものであり、本発明が解決しようとする課題は、高速、高周波動作に優れ、長期信頼性にも優れたＩｎＰ基板上電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明においては、請求項１に記載のように、
ＩｎＰ基板上に、ＩｎＡｌＡｓバッファ層、ＩｎＧａＡｓチャネル層、少なくとも一部にｎ型ドーピングを施されたキャリア供給層、ＩｎＡｌＡｓバリア層、ｎ型ドーピングを施されたＩｎＧａＡｓキャップ層を、この順序で順次エピタキシャル成長してなる半導体ヘテロ構造を有する電界効果トランジスタにおいて、前記キャリア供給層が、０.６≦ｘ＜１、０＜ｙ＜１としたときにＩｎ１−ｘＡｌｘＡｓ１−ｙＳｂｙで表される組成を持ち、ＩｎＰの格子定数に等しい格子定数を持つ化合物半導体からなることを特徴とする電界効果トランジスタを構成する。
【発明の効果】
【０００９】
本発明の実施によって、ｎ型のドーパントがフッ素汚染により不活性化されて引き起こされる、しきい値電圧変化、飽和電流および相互コンダクタンスの減少等を抑制し、高速、高周波動作に優れ、長期信頼性にも優れたＩｎＰ基板上電界効果トランジスタを提供することが可能となる。
【発明を実施するための最良の形態】
【００１０】
本発明においては、ＩｎＰ基板上に、ＩｎＡｌＡｓバッファ層、ＩｎＧａＡｓチャネル層、少なくとも一部にｎ型ドーピングを施されたキャリア供給層、ＩｎＡｌＡｓバリア層、ｎ型ドーピングを施されたＩｎＧａＡｓキャップ層を、この順序で順次エピタキシャル成長してなる半導体ヘテロ構造を有する電界効果トランジスタにおいて、キャリア供給層にＩｎ、Ａｌ、Ａｓ、Ｓｂの４元化合物半導体Ｉｎ１−ｘＡｌｘＡｓ１−ｙＳｂｙを用いる。
【００１１】
Ｉｎ、Ａｌ、Ａｓの３元だけを用いた場合には、ｙ＝０であり、ＩｎＰに格子整合させようとすると、ＩｎとＡｌの組成比はｘ＝０.４８の１点に限定されるが、図２に示すように、ＩｎＰより格子定数の大きいＩｎＳｂ、ＡｌＳｂを加えることにより自由度が増す。
【００１２】
例えば、ｘ＝０.６、ｙ＝０.１という組成のＩｎＡｌＡｓＳｂはＩｎＰに格子整合し、かつ図３に示すように、ＩｎＡｌＡｓよりも高い伝導帯エネルギー値をもつため、格子歪みの問題も、キャリアが供給層に蓄積する問題もない。その上、ＩｎとＡｌの組成比が２：３となって、１：１から遠ざかることが出来るので、フッ素関連劣化も抑制されることが期待できる。
【００１３】
０.６≦ｘ＜１、０＜ｙ＜１としたときにＩｎ１−ｘＡｌｘＡｓ１−ｙＳｂｙで表される組成を持ち、ＩｎＰの格子定数に等しい格子定数を持つ化合物半導体は、上記のＩｎ０．４Ａｌ０．６Ａｓ０．９Ｓｂ０．１に限られるものではない。化合物半導体の各成分元素の格子定数への寄与が線形（１次関数的）であるとすれば、そのような化合物半導体の組成を表す、ｘ-ｙ座標系での点（ｘ，ｙ）は、図４において、点（０.４８，０）と点（０.６，０.１）とを結ぶ線分の延長線（図中、右上がりの実線で示される）の上にあることになる。その理由は、上記の線分が、ＩｎＰの格子定数に等しい格子定数を持つ化合物半導体の組成を表す２点間を結んでいるからである。この場合に、０.６＜ｘであるから、ＩｎとＡｌの組成比が１：１からさらに遠ざかるので、フッ素関連劣化もさらに抑制されることが期待できる。格子定数の厳密な一致が必要な場合には、この延長線上の点を出発点として、試行錯誤法によって、最適組成を求めればよい。
【００１４】
（実施の形態例）
本発明に係る電界効果トランジスタであるＩｎＰ基板上ＨＥＭＴの半導体ヘテロ構造を図１に示す。図において、半絶縁性ＩｎＰの基板１上に、ｉ−ＩｎＡｌＡｓのバッファ層２、ｉ−ＩｎＧａＡｓのチャネル層３、ｉ−ＩｎＡｌＡｓＳｂのキャリア供給層７、ｉ−ＩｎＡｌＡｓのバリア層５、ｎ−ＩｎＧａＡｓのキャップ層６が順次エピタキシャル成長されている。ＩｎＡｌＡｓにおけるＩｎとＡｌの組成比は５２：４８、ＩｎＧａＡｓにおけるＩｎとＧａの組成比は５３：４７、ＩｎＡｌＡｓＳｂにおけるＩｎとＡｌの組成比は２：３、ＡｓとＳｂの組成比は９：１とすることで全ての層がＩｎＰに格子整合している。
【００１５】
この場合にも、キャリア供給層７へのｎ型のドーピングは、選択ドーピング、例えば、Ｓｉの平面(planar)ドーピングの形で施される。その結果、キャリア供給層４には、図中の点線で示されたように、極めて薄いドープ層が形成されている。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るＩｎＰ基板上ＨＥＭＴの半導体ヘテロ構造を示す図である。
【図２】ＩｎＰ、ＡｌＡｓ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂ各材料の格予定数とバンドギャップエネルギーの関係を示す図である。
【図３】ＩｎＡｌＡｓ、ＩｎＰ、ＩｎＡｌＡｓＳｂの各材料をキャリア供給層に用いた場合のＨＥＭＴの伝導帯エネルギー（実線）とキャリア分布（破線）とを示す図である。
【図４】化合物半導体の各成分元素の格子定数への寄与が線形（１次関数的）であるとし、０.６≦ｘ＜１、０＜ｙ＜１としたときに、Ｉｎ１−ｘＡｌｘＡｓ１−ｙＳｂｙで表される組成を持ち、ＩｎＰの格子定数に等しい格子定数を持つ化合物半導体の組成を表す点（ｘ，ｙ）の位置（図中、右上がりの実線で示される）を示す図である。
【図５】従来のＩｎＰ基板上ＨＥＭＴの半導体ヘテロ構造を示す図である。
【符号の説明】
【００１７】
１：基板、２：バッファ層、３：チャネル層、４：キャリア供給層、５：ＩｎＡｌＡｓバリア層、６：キャップ層、７：キャリア供給層。
【図１】
0004799966.tif 000002
【図２】
0004799966.tif 000003
【図３】
0004799966.tif 000004
【図４】
0004799966.tif 000005
【図５】
0004799966.tif 000006