(57)【特許請求の範囲】
【請求項１】
コンピュータ本体に接続される規格化されたメモリモジュールに搭載された読み書き可能な半導体メモリへのアクセス状況を複数の表示素子にて表示する表示回路を備えるメモリモジュール用表示装置であって、
上記表示回路は、
上記アクセスの回数をカウントするためのカウンタ回路と、
所定のクロック信号を分周して上記半導体メモリへのアクセスの回数をカウントする所定期間よりも長い周期のカウント用分周信号を生成するカウント用分周回路とを備え、
上記カウント用分周信号に同期した上記所定期間毎に、同所定期間中、上記半導体メモリへのアクセスの回数を上記カウンタ回路でカウントし、同所定期間終了時、同所定期間中のカウントされた回数と表示させる上記表示素子の数との所定の対応関係に従って同カウントした回数に対応する数の上記表示素子を表示させ、
さらに、上記表示回路は、
上記クロック信号を分周して上記カウント用分周信号の周期よりも長い所定間隔毎に上記所定期間毎のカウントした回数に対応する数の最大を表す表示の保持の解除状態を表す信号を生成する解除用分周回路を備え、
上記所定間隔毎に、上記解除状態を表す信号が生成されるまでは同所定間隔中の上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記表示素子の表示を保持し、上記解除状態を表す信号が生成されたときに上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記表示素子の表示の保持を解除することを特徴とするメモリモジュール用表示装置。
【請求項２】
上記メモリモジュールは、上記コンピュータ本体から入力される上記クロック信号に同期して上記半導体メモリへのアクセスを行うとともに、上記半導体メモリについて選択状態を表すセレクト信号を上記コンピュータ本体から入力すると、同半導体メモリに対してアクセスを行うモジュールとされ、
上記表示回路は、上記所定期間毎に、同所定期間中、上記コンピュータ本体から上記選択状態を表すセレクト信号が入力された回数を上記カウンタ回路でカウントし、同所定期間終了時、上記所定の対応関係に従って同カウントした回数に対応する数の上記表示素子を表示させることを特徴とする請求項１に記載のメモリモジュール用表示装置。
【請求項３】
上記複数の表示素子は、複数の読み出し表示用表示素子と複数の書き込み表示用表示素子とを含み、
上記カウント用分周回路は、上記所定期間よりも長い期間の読み出しカウント状態と、上記所定期間よりも長い期間の書き込みカウント状態と、が交互に切り替わる上記カウント用分周信号を生成し、
上記表示回路は、
上記所定期間毎に、同所定期間中、
（Ａ）上記カウント用分周信号が上記読み出しカウント状態である場合には、上記半導体メモリからの読み出しの回数を上記カウンタ回路でカウントし、同所定期間終了時、同所定期間中のカウントされた回数と表示させる上記読み出し表示用表示素子の数との所定の読み出し表示用の対応関係に従って同カウントした回数に対応する数の上記読み出し表示用表示素子を表示させ、
（Ｂ）上記カウント用分周信号が上記書き込みカウント状態である場合には、上記半導体メモリへの書き込みの回数を上記カウンタ回路でカウントし、同所定期間終了時、同所定期間中のカウントされた回数と表示させる上記書き込み表示用表示素子の数との所定の書き込み表示用の対応関係に従って同カウントした回数に対応する数の上記書き込み表示用表示素子を表示させ、
さらに、上記所定間隔毎に、上記解除状態を表す信号が生成されるまでは同所定間隔中の上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記読み出し表示用表示素子及び上記書き込み表示用表示素子の表示を保持し、上記解除状態を表す信号が生成されたときに上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記読み出し表示用表示素子及び上記書き込み表示用表示素子の表示の保持を解除することを特徴とする請求項１または請求項２に記載のメモリモジュール用表示装置。
【請求項４】
上記メモリモジュールは、上記半導体メモリについて選択状態を表すセレクト信号を上記コンピュータ本体から入力すると、当該コンピュータ本体から入力される書き込みの可否を表すライトイネーブル信号が書き込み不可を表す信号とされている場合に同半導体メモリからの読み出しを行う一方、当該コンピュータ本体から入力される同ライトイネーブル信号が書き込み許可を表す信号とされている場合に同半導体メモリへの書き込みを行うモジュールとされ、
上記表示回路は、
上記所定期間毎に、同所定期間中、
（Ａ）上記カウント用分周信号が上記読み出しカウント状態である場合には、上記ライトイネーブル信号が上記書き込み不可を表す信号とされているときに上記コンピュータ本体から上記選択状態を表すセレクト信号が入力された回数を上記カウンタ回路でカウントし、同所定期間終了時、上記所定の読み出し表示用の対応関係に従って同カウントした回数に対応する数の上記読み出し表示用表示素子を表示させ、
（Ｂ）上記カウント用分周信号が上記書き込みカウント状態である場合には、上記ライトイネーブル信号が上記書き込み許可を表す信号とされているときに上記コンピュータ本体から上記選択状態を表すセレクト信号が入力された回数を上記カウンタ回路でカウントし、同所定期間終了時、上記所定の書き込み表示用の対応関係に従って同カウントした回数に対応する数の上記書き込み表示用表示素子を表示させることを特徴とする請求項３に記載のメモリモジュール用表示装置。
【請求項５】
上記コンピュータ本体には汎用の本体コネクタが設けられるとともに、上記メモリモジュールには同本体コネクタに接続可能なメモリモジュール接続端子が設けられ、
本メモリモジュール用表示装置は、上記メモリモジュール接続端子と同形状の接続端子と、上記本体コネクタと同形状のコネクタとが設けられ、
上記表示回路は、上記本体コネクタに上記接続端子が接続され、上記コネクタに上記メモリモジュール接続端子が接続されたとき、上記カウントした回数に対応する数の上記表示素子を表示させ、さらに、上記所定間隔毎に、上記解除状態を表す信号が生成されるまでは同所定間隔中の上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記表示素子の表示を保持し、上記解除状態を表す信号が生成されたときに上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記表示素子の表示の保持を解除することを特徴とする請求項１〜請求項４のいずれか一項に記載のメモリモジュール用表示装置。
【請求項６】
コンピュータ本体に接続される規格化されたメモリモジュールに搭載された読み書き可能な半導体メモリからの読み出し状況を複数の読み出し表示用表示素子にて表示するとともに同半導体メモリへの書き込み状況を複数の書き込み表示用表示素子にて表示する表示回路を備えるメモリモジュール用表示装置であって、
上記表示回路は、
上記半導体メモリへのアクセスの回数をカウントするための共通のカウンタ回路と、
所定のクロック信号を分周して上記半導体メモリへのアクセスの回数をカウントする所定期間よりも長い期間の読み出しカウント状態と、上記所定期間よりも長い期間の書き込みカウント状態と、が交互に切り替わるカウント用分周信号を生成するカウント用分周回路とを備え、
上記カウント用分周信号が上記読み出しカウント状態となる毎に、上記読み出しカウント状態に同期した上記所定期間中、上記半導体メモリからの読み出しの回数を上記共通のカウンタ回路でカウントし、同所定期間終了時、同所定期間中のカウントされた回数と表示させる上記読み出し表示用表示素子の数との所定の読み出し表示用の対応関係に従って同カウントした回数に対応する数の上記読み出し表示用表示素子を表示させ、
上記カウント用分周信号が上記書き込みカウント状態となる毎に、上記書き込みカウント状態に同期した上記所定期間中、上記半導体メモリへの書き込みの回数を上記共通のカウンタ回路でカウントし、同所定期間終了時、同所定期間中のカウントされた回数と表示させる上記書き込み表示用表示素子の数との所定の書き込み表示用の対応関係に従って同カウントした回数に対応する数の上記書き込み表示用表示素子を表示させ、
さらに、上記表示回路は、
上記クロック信号を分周して上記カウント用分周信号の周期よりも長い所定間隔毎に上記所定期間毎のカウントした回数に対応する数の最大を表す表示の保持の解除状態を表す信号を生成する解除用分周回路を備え、
上記所定間隔毎に、上記解除状態を表す信号が生成されるまでは同所定間隔中の上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記読み出し表示用表示素子及び上記書き込み表示用表示素子の表示を保持し、上記解除状態を表す信号が生成されたときに上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記読み出し表示用表示素子及び上記書き込み表示用表示素子の表示の保持を解除することを特徴とするメモリモジュール用表示装置。
【請求項７】
上記メモリモジュールは、上記半導体メモリについて選択状態を表すセレクト信号を上記コンピュータ本体から入力すると、当該コンピュータ本体から入力される書き込みの可否を表すライトイネーブル信号が書き込み不可を表す信号とされている場合に同半導体メモリからの読み出しを行う一方、当該コンピュータ本体から入力される同ライトイネーブル信号が書き込み許可を表す信号とされている場合に同半導体メモリへの書き込みを行うモジュールとされ、
上記表示回路は、
上記カウント用分周信号が上記読み出しカウント状態となる毎に、上記読み出しカウント状態に同期した上記所定期間中、上記ライトイネーブル信号が上記書き込み不可を表す信号とされているときに上記コンピュータ本体から上記選択状態を表すセレクト信号が入力された回数を上記共通のカウンタ回路でカウントし、同所定期間終了時、上記所定の読み出し表示用の対応関係に従って同カウントした回数に対応する数の上記読み出し表示用表示素子を表示させ、
上記カウント用分周信号が上記書き込みカウント状態となる毎に、上記書き込みカウント状態に同期した上記所定期間中、上記ライトイネーブル信号が上記書き込み許可を表す信号とされているときに上記コンピュータ本体から上記選択状態を表すセレクト信号が入力された回数を上記共通のカウンタ回路でカウントし、同所定期間終了時、上記所定の書き込み表示用の対応関係に従って同カウントした回数に対応する数の上記書き込み表示用表示素子を表示させることを特徴とする請求項６に記載のメモリモジュール用表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリモジュール用表示装置に関する。
【背景技術】
【０００２】
従来より、コンピュータ本体の汎用スロット（ソケット）に規格化されたメモリモジュールを接続することにより、コンピュータのメモリを増設することが行われている。メモリモジュールとしては、２５６Ｍ（メガ）ビットＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）を８個実装した２５６ＭバイトのＤＩＭＭ（Dual Inline Memory Module）等が用いられている。通常、２５６ＭビットＳＤＲＡＭのアドレス信号端子はＡ０〜Ａ１２の１３個設けられており、行アドレス（Row Address）の信号線１３本および列アドレス（Column Address）の信号線１０本を接続可能となっている。そして、コンピュータ本体からＡ０〜Ａ１２のアドレス信号が入力されると、全ＳＤＲＡＭの２５６Ｍビット全領域について、対応するアドレスのデータを読み書きすることができる。
【０００３】
また、特許文献１に開示されたアクセスランプ付メモリカードも知られている。このメモリカードは、ＬＥＤを内蔵しており、Ｒ／Ｗ制御信号がアクティブ状態となると、タイマ部が起動し、メモリカードに実装されているＬＥＤが０．１秒間点灯するようにされている。ここで、Ｒ／Ｗ制御信号はメモリカードへの読み書きを行う場合にアクティブ状態となる信号であるため、読み書きの種類に関係なく一律にＬＥＤが点灯される。
さらに、特許文献２に開示されたＩＣカードも知られている。このＩＣカードも、ＬＥＤを内蔵しており、特許文献２の段落００３９に記載されるように、ホスト装置からアクセス要求があると、消去、書込み、リード、又はベリファイなどの動作が指示される度に、赤色ＬＥＤと緑色ＬＥＤとが交互点滅するようにされている。同ＩＣカードも、アクセスの種類に関係なく一律にＬＥＤが点滅する。
【特許文献１】特開平９−１２８５１１号公報
【特許文献２】特開２００１−２６６０９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のメモリモジュールにおいては、搭載された半導体メモリが動作しているのかどうかを知るのは容易ではなかった。
特許文献１，２に開示された技術では、メモリカードやＩＣカードに対してアクセスが行われているのかどうかを知ることはできるものの、どのようなアクセスが行われているかが分からず、不便と感じることがあった。また、ＬＥＤ表示が分かりにくいので、半導体メモリへのアクセス状況が把握しにくく、便利とは言えなかった。さらに、表示素子の無いメモリカードやＩＣカードについて内蔵された半導体メモリが動作しているのかどうかを知るのは容易ではなく、不便と感じることがあった。
【０００５】
本発明は、上記課題にかんがみてなされたもので、メモリモジュールを使用する際の利便性を向上させることが可能なメモリモジュール用表示装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明は、コンピュータ本体に接続される規格化されたメモリモジュールに搭載された読み書き可能な半導体メモリへのアクセス状況を複数の表示素子にて表示する表示回路を備えるメモリモジュール用表示装置であって、
上記表示回路は、
上記アクセスの回数をカウントするためのカウンタ回路と、
所定のクロック信号を分周して上記半導体メモリへのアクセスの回数をカウントする所定期間よりも長い周期のカウント用分周信号を生成するカウント用分周回路とを備え、
上記カウント用分周信号に同期した上記所定期間毎に、同所定期間中、上記半導体メモリへのアクセスの回数を上記カウンタ回路でカウントし、同所定期間終了時、同所定期間中のカウントされた回数と表示させる上記表示素子の数との所定の対応関係に従って同カウントした回数に対応する数の上記表示素子を表示させ、
さらに、上記表示回路は、
上記クロック信号を分周して上記カウント用分周信号の周期よりも長い所定間隔毎に上記所定期間毎のカウントした回数に対応する数の最大を表す表示の保持の解除状態を表す信号を生成する解除用分周回路を備え、
上記所定間隔毎に、上記解除状態を表す信号が生成されるまでは同所定間隔中の上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記表示素子の表示を保持し、上記解除状態を表す信号が生成されたときに上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記表示素子の表示の保持を解除することを特徴とする。
すなわち、上記所定期間中のカウントされた回数に対応する数の上記表示素子が表示されるとともに、上記カウント用分周信号の周期よりも長い所定間隔毎に、上記解除状態を表す信号が生成されるまでは同所定間隔中の上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記表示素子の表示が保持され、上記解除状態を表す信号が生成されたときに上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記表示素子の表示の保持が解除される。これにより、半導体メモリへのアクセス状況の表示が分かりやすくなるので、半導体メモリへのアクセス状況が把握しやすくなり、メモリモジュールを使用する際の利便性が良好となる。
【０００７】
ここで、半導体メモリに対するアクセスは、ハードディスク等のような磁気記録媒体に対するアクセスより遙かに速い。そこで、アクセスの頻度を表示する表示素子の数に対応させることにより、非常に速いアクセスが行われる半導体メモリであっても一目でアクセスの頻度を把握することが可能となる。
【０００８】
上記表示素子がＬＥＤ（Light Emitting Diode）や蛍光表示管等のような発光素子とされていると、暗い場所でもアクセスの頻度に対応する表示を容易に確認することが可能となる。むろん、上記表示素子がＬＣＤ（Liquid Crystal Display）等のような非発光素子とされても、明るい場所では表示を確認可能であるし、バックライトが設けられていると、暗い場所でも表示を容易に確認することが可能となる。
上記半導体メモリは、ＤＲＡＭやＳＲＡＭといったＲＡＭ等とすることができる。
【０００９】
上記メモリモジュールは、上記コンピュータ本体から入力される上記クロック信号に同期して上記半導体メモリへのアクセスを行うとともに、上記半導体メモリについて選択状態を表すセレクト信号を上記コンピュータ本体から入力すると、同半導体メモリに対してアクセスを行うモジュールとされてもよい。
上記表示回路は、上記所定期間毎に、同所定期間中、上記コンピュータ本体から上記選択状態を表すセレクト信号が入力された回数を上記カウンタ回路でカウントし、同所定期間終了時、上記所定の対応関係に従って同カウントした回数に対応する数の上記表示素子を表示させてもよい。
【００１０】
上記複数の表示素子が複数の読み出し表示用表示素子と複数の書き込み表示用表示素子とを含む場合、
上記カウント用分周回路は、上記所定期間よりも長い期間の読み出しカウント状態と、上記所定期間よりも長い期間の書き込みカウント状態と、が交互に切り替わる上記カウント用分周信号を生成し、
上記表示回路は、
上記所定期間毎に、同所定期間中、
（Ａ）上記カウント用分周信号が上記読み出しカウント状態である場合には、上記半導体メモリからの読み出しの回数を上記カウンタ回路でカウントし、同所定期間終了時、同所定期間中のカウントされた回数と表示させる上記読み出し表示用表示素子の数との所定の読み出し表示用の対応関係に従って同カウントした回数に対応する数の上記読み出し表示用表示素子を表示させ、
（Ｂ）上記カウント用分周信号が上記書き込みカウント状態である場合には、上記半導体メモリへの書き込みの回数を上記カウンタ回路でカウントし、同所定期間終了時、同所定期間中のカウントされた回数と表示させる上記書き込み表示用表示素子の数との所定の書き込み表示用の対応関係に従って同カウントした回数に対応する数の上記書き込み表示用表示素子を表示させ、
さらに、上記所定間隔毎に、上記解除状態を表す信号が生成されるまでは同所定間隔中の上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記読み出し表示用表示素子及び上記書き込み表示用表示素子の表示を保持し、上記解除状態を表す信号が生成されたときに上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記読み出し表示用表示素子及び上記書き込み表示用表示素子の表示の保持を解除してもよい。
【００１１】
上記コンピュータ本体に汎用の本体コネクタが設けられるとともに、上記メモリモジュールに同本体コネクタに接続可能なメモリモジュール接続端子が設けられる場合、
本メモリモジュール用表示装置は、上記メモリモジュール接続端子と同形状の接続端子と、上記本体コネクタと同形状のコネクタとが設けられ、
上記表示回路は、上記本体コネクタに上記接続端子が接続され、上記コネクタに上記メモリモジュール接続端子が接続されたとき、上記カウントした回数に対応する数の上記表示素子を表示させ、さらに、上記所定間隔毎に、上記解除状態を表す信号が生成されるまでは同所定間隔中の上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記表示素子の表示を保持し、上記解除状態を表す信号が生成されたときに上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記表示素子の表示の保持を解除してもよい。
すなわち、表示素子が設けられていないメモリモジュールでも、本メモリモジュール用表示装置を介してコンピュータ本体に接続することができ、半導体メモリへのアクセス状況を複数の表示素子にて表示することができる。これにより、種々のメモリモジュールについてアクセス状況が複数の表示素子にて表示されるので、メモリモジュールを使用する際の利便性が良好となる。
【００１２】
ここで、上記接続端子が形成されるとともに上記コネクタが取り付けられた基板と、この基板に接続されて引き出された信号ケーブルと、この引き出された信号ケーブルが接続されて上記表示素子を実装した表示ユニットとをさらに備える構成としてもよい。
【００１３】
また、本発明は、コンピュータ本体に接続される規格化されたメモリモジュールに搭載された読み書き可能な半導体メモリからの読み出し状況を複数の読み出し表示用表示素子にて表示するとともに同半導体メモリへの書き込み状況を複数の書き込み表示用表示素子にて表示する表示回路を備えるメモリモジュール用表示装置であって、
上記表示回路は、
上記半導体メモリへのアクセスの回数をカウントするための共通のカウンタ回路と、
所定のクロック信号を分周して上記半導体メモリへのアクセスの回数をカウントする所定期間よりも長い期間の読み出しカウント状態と、上記所定期間よりも長い期間の書き込みカウント状態と、が交互に切り替わるカウント用分周信号を生成するカウント用分周回路とを備え、
上記カウント用分周信号が上記読み出しカウント状態となる毎に、上記読み出しカウント状態に同期した上記所定期間中、上記半導体メモリからの読み出しの回数を上記共通のカウンタ回路でカウントし、同所定期間終了時、同所定期間中のカウントされた回数と表示させる上記読み出し表示用表示素子の数との所定の読み出し表示用の対応関係に従って同カウントした回数に対応する数の上記読み出し表示用表示素子を表示させ、
上記カウント用分周信号が上記書き込みカウント状態となる毎に、上記書き込みカウント状態に同期した上記所定期間中、上記半導体メモリへの書き込みの回数を上記共通のカウンタ回路でカウントし、同所定期間終了時、同所定期間中のカウントされた回数と表示させる上記書き込み表示用表示素子の数との所定の書き込み表示用の対応関係に従って同カウントした回数に対応する数の上記書き込み表示用表示素子を表示させ、
さらに、上記表示回路は、
上記クロック信号を分周して上記カウント用分周信号の周期よりも長い所定間隔毎に上記所定期間毎のカウントした回数に対応する数の最大を表す表示の保持の解除状態を表す信号を生成する解除用分周回路を備え、
上記所定間隔毎に、上記解除状態を表す信号が生成されるまでは同所定間隔中の上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記読み出し表示用表示素子及び上記書き込み表示用表示素子の表示を保持し、上記解除状態を表す信号が生成されたときに上記所定期間毎のカウントした回数に対応する数の最大を表す位置の上記読み出し表示用表示素子及び上記書き込み表示用表示素子の表示の保持を解除することを特徴とする。
【００１４】
なお、本発明を構成する各種回路は、プログラマブル論理デバイス（ＰＬＤ、Programmable Logic Device）により実現されるものも含まれる。
【発明の効果】
【００１５】
以上説明したように、本発明によれば、半導体メモリへのアクセス状況を分かりやすくさせ、メモリモジュールを使用する際の利便性を向上させることが可能となる。
【００１６】
請求項３、請求項４にかかる発明では、メモリモジュールに搭載された半導体メモリに対して読み出しが行われているのか書き込みが行われているのかが分かり、メモリモジュールを使用する際の利便性を向上させることが可能となる。
【００１７】
請求項５にかかる発明では、表示素子が設けられていないメモリモジュールでも半導体メモリへのアクセス状況が複数の表示素子にて表示され、メモリモジュールを使用する際の利便性を向上させることが可能となる。
【００１８】
請求項６、請求項７にかかる発明では、アクセスの種類に関係なく同じカウンタ回路でアクセスの回数がカウントされるので、カウンタ回路を簡素化させることができる。
【発明を実施するための最良の形態】
【００１９】
以下、下記の順序に従って本発明の実施形態を説明する。
（１）メモリモジュール用表示装置の構成の概略：
（２）メモリモジュール用表示装置の構成の詳細、作用：
（３）変形例：
【００２０】
（１）メモリモジュール用表示装置の構成の概略：
図１は、本発明のメモリモジュール用表示装置の一例であるアクセス表示モジュール１０の外観を、コンピュータ本体のマザーボード９０とメモリモジュール８０とともに示している。なお、上下左右の位置関係を説明するときには、同図を基準として説明する。
【００２１】
メモリモジュール８０は、汎用品であり、規格化された形状のプリント基板８１に、複数の２５６ＭビットＳＤＲＡＭ（読み書き可能な半導体メモリ）８３が搭載されているとともに、ＥＥＰＲＯＭ８４等も実装されている。また、基板８１の下側縁部には、正面側と背面側とに各９２ピンとされた１８４ピンＤＩＭＭ仕様のメモリモジュール接続端子８２が形成されている。同メモリモジュール８０は、デスクトップ型パーソナルコンピュータ（ＰＣ）用の増設メモリカードであり、デスクトップ型ＰＣ（コンピュータ本体）のマザーボード９０に設けられた本体コネクタ（スロット）９１に端子８２を挿入して接続可能である。本体コネクタ９１は、端子８２の配置に対応して１８４箇所の導通部を形成した汎用のコネクタであり、規格化された１８４ピンのＤＩＭＭを装着可能な形状とされている。メモリモジュール８０を上方からコネクタ９１に挿入すると、マザーボード９０に対して略垂直に取り付けることができ、デスクトップ型ＰＣに接続することができる。
【００２２】
本アクセス表示モジュール１０は、アダプタ部２０と、信号ケーブル３０と、表示ユニット部４０とを備えている。アダプタ部２０では、プリント基板２１に、接続端子２２が形成され、コネクタ２３が取り付けられ、信号ケーブル３０が接続されて引き出されているとともに、バッファ回路を有するドライバＩＣ２４が実装されている。接続端子２２は、正面側と背面側とに各９２ピンとされた１８４ピンＤＩＭＭ仕様の端子とされ、メモリモジュール接続端子８２と同形状の端子とされている。コネクタ２３は、本体コネクタ９１と同形状とされ、規格化された１８４ピンのＤＩＭＭを装着可能である。基板２１には、接続端子２２の各ピンとコネクタ２３の対応する各導通部とを電気的に接続する回路がプリントされている。
アダプタ部２０を上方から本体コネクタ９１に挿入すると、マザーボード９０に対して略垂直に取り付けることができる。この状態でメモリモジュール８０を上方からコネクタ２３に挿入すると、基板２１と平行に取り付けることができ、メモリモジュール８０はアダプタ部２０を介してコンピュータ本体に接続され、通常通りに動作する。
【００２３】
信号ケーブル３０は、例えば１０芯のフラットケーブルを用いることができ、一端３１が基板２１に接続され、他端３２が表示ユニット部４０に接続されている。
表示ユニット部４０では、表示ユニット４０ａに図示しない基板が収容されるとともにメモリモジュールの半導体メモリ８３へのアクセス状況を表示するための複数のＬＥＤ（表示素子）５１，５２が実装されている。複数のＬＥＤ５１，５２は、半導体メモリへのアクセスの種類別に対応してそれぞれ複数設けられている。具体的には、半導体メモリ８３からの読み出しの頻度に対応する表示を行うための８個の読み出し表示用ＬＥＤ５１と、半導体メモリ８３への書き込みの頻度に対応する表示を行うための８個の書き込み表示用ＬＥＤ５２とが、それぞれ直線状に配置されている。そして、表示ユニット部４０は、ＰＣのフロントパネル等に取り付けられるようになっている。
本発明の表示回路は、表示ユニット部４０に収容された回路とドライバＩＣ２４とを備えていることになる。そして、本体コネクタ９１に接続端子２２が接続され、コネクタ２３にメモリモジュール接続端子８２が接続されたとき、本表示回路は、アクセスの種類に対応したＬＥＤにて半導体メモリ８３に対する当該種類のアクセスの頻度に対応する表示を行う。また、本表示回路は、アクセスの最大頻度の表示を保持するピークホールド機能も有している。
【００２４】
アクセス表示モジュール１０をアダプタのようにコンピュータ本体とメモリモジュールとの間に接続可能とすることによって、表示素子が実装されていないメモリモジュールでも本アクセス表示モジュール１０を介してコンピュータ本体に接続することができる。すなわち、表示素子が実装されていないメモリモジュールでも半導体メモリに対するアクセスの頻度に対応する表示が行われ、メモリモジュールを使用する際の利便性をさらに向上させることが可能となる。
また、表示素子を実装した表示ユニットをアダプタ部から引き出した構造とすることによって、表示素子を自由に配置することができ、メモリモジュールを使用する際の利便性がさらに向上する。
【００２５】
図２は、２バンク構成に対応したメモリモジュールに実装される２５６ＭビットＳＤＲＡＭ（半導体メモリ）の端子と同端子に接続される信号線の要部を示している。なお、ＳＤＲＡＭ内に端子名を記載するとともにＳＤＲＡＭ外に信号線名を記載している。
【００２６】
同ＳＤＲＡＭは、図示しない電源ラインに接続されて電圧を供給され、クロック信号ＣＬＫ、セレクト信号（ＣＳ０またはＣＳ１）、クロックイネーブル信号（ＣＫＥ０またはＣＫＥ１）、行アドレス信号ＲＡＳ、列アドレス信号ＣＡＳ、ライトイネーブル信号ＷＥ、アドレス信号Ａ０〜Ａ１２、図示しない拡張アドレス信号ＢＡ０、ＢＡ１等を入力し、データ信号（図ではＤ０〜Ｄ７）を入出力する。ＲＡＳ（Row Address Strobe）信号はＳＤＲＡＭに対して行アドレスを与えるタイミングを伝える信号を意味しており、ＣＡＳ（Column Address Strobe）信号はＳＤＲＡＭに対して列アドレスを与えるタイミングを伝える信号を意味している。ＷＥ信号は、半導体メモリへの書き込みの可否を表す信号であり、半導体メモリへの書き込み許可がＬ（ロー）、書き込み不可がＨ（ハイ）で表されている。ＰＣは、図示しないメモリコントローラを備えており、所定周波数のパルス状のＣＬＫ信号を生成してメモリモジュールに供給するとともに、ＣＳ０、ＣＳ１、ＣＫＥ０、ＣＫＥ１、ＲＡＳ、ＣＡＳ、ＷＥ、Ａ０〜Ａ１２、ＢＡ０、ＢＡ１信号等を生成し、ＣＬＫ信号に同期させて信号線に供給する。また、ＰＣは、６４種類のデータ信号Ｄ０〜Ｄ６３をＣＬＫ信号のタイミングに合わせて信号線に供給したり信号線から入力したりする。６４本のデータ信号線は８本ずつ８組に分けられ、メモリモジュール中の各ＳＤＲＡＭに８本ずつ接続されている。
【００２７】
ＣＳ０、ＣＳ１信号は、アクセスするバンクを選択するチップセレクト信号（セレクト信号）であり、各バンクについて選択状態または非選択状態を表す信号である。同信号は、バンクの選択状態がＬ（ロー）、非選択状態がＨ（ハイ）で表された負論理の信号である。ＳＤＲＡＭは、ＣＳ０信号またはＣＳ１信号をＣＳ端子にて入力し、ＣＳ端子がＬ（選択状態）であるときにＷＥ信号の状態に対応するアクセスが可能となっている。ＣＫＥ１、ＣＫＥ２信号は、ＣＬＫ信号入力の有効状態がＨ、無効状態がＬの正論理の信号である。ＣＳ０、ＣＫＥ０信号はＢＡＮＫ１に供給され、ＣＳ１、ＣＫＥ１信号はＢＡＮＫ２に供給され、残りの信号が両ＢＡＮＫ１，２に供給されている。
以上の構成により、メモリモジュール８０は、ＰＣから入力されるパルス状のＣＬＫ信号に同期してＳＤＲＡＭへのアクセスを行うとともに、ＳＤＲＡＭについて選択状態を表すＣＳ０、ＣＳ１信号をＰＣから入力すると、当該ＰＣから入力される書き込みの可否を表すＷＥ信号の状態に対応するアクセスをＳＤＲＡＭに対して行う。
【００２８】
図３は、上記ＳＤＲＡＭに対してアクセスを行うためにＰＣが生成する信号のタイミングを示している。
バンク１内のＳＤＲＡＭからデータを読み出す場合、タイミングt1のように、ＣＬＫ信号の立ち上がり時点（Ｌ→Ｈ）でＣＳ０信号をＬ、ＲＡＳ信号をＨ、ＣＡＳ信号をＬ、ＷＥ信号をＨ（書き込み不可）とする。同バンク１内のＳＤＲＡＭにデータを書き込む場合、ＣＬＫ信号の立ち上がり時点でＣＳ０信号をＬ、ＲＡＳ信号をＨ、ＣＡＳ信号をＬ、ＷＥ信号をＬ（書き込み許可）とする。バンク２内のＳＤＲＡＭに対してアクセスする場合には、ＣＳ０信号の代わりにＣＳ１信号をＬとする（タイミングt3，t4）。
本アクセス表示モジュール１０は、上記ＣＬＫ、ＣＳ０、ＣＳ１、ＲＡＳ、ＣＡＳ、ＷＥ信号を利用して、アクセスの種類別にアクセスの頻度に対応する表示を行う。
【００２９】
（２）メモリモジュール用表示装置の構成の詳細、作用：
図４は、アクセス表示モジュール１０の構成の概略を示している。アダプタ部２０では、接続端子２２を介してＰＣからＣＳ０、ＣＳ１、ＲＡＳ、ＣＡＳ、ＷＥ、ＣＬＫ信号を入力してドライバＩＣの各バッファゲートに導き、信号ケーブル３０を介してバッファ後のこれらの信号を表示ユニット部４０に対して出力している。バッファ回路を介してこれらの信号を用いるようにしたことにより、メモリモジュールの動作に影響を与えずにＳＤＲＡＭへのアクセスの頻度を表示することが可能となる。接続端子２２は電源ラインＶｃｃ、接地ラインＧＮＤにも接続されており、ＰＣからの電源電圧をドライバＩＣに供給するとともに、信号ケーブル３０を介して表示ユニット部４０に供給している。
本発明の表示回路の主要部を表示ユニット４０ａ内に設けたことにより、各ＬＥＤを別々に点灯駆動するための信号を信号ケーブルで伝達する必要がないので、信号ケーブルの本数を少なくさせることができる。
【００３０】
表示ユニット部４０には、プリント基板上に、二つのプログラマブル論理デバイスＰＬＤ１，ＰＬＤ２、読み出し表示用表示部４１、書き込み表示用表示部４２が実装されている。ＰＬＤ１，ＰＬＤ２には、例えばAltera社のEPM7032のようなMAX7000シリーズのＰＬＤを用いることができる。所定フォーマットのハードウェア記述言語を使うことにより、ＰＬＤ１，ＰＬＤ２内に各種回路６１〜６３，７１〜７３を構築している。
【００３１】
図５は、シーケンサ６１の動作タイミングを示している。図６は、シーケンサ６１に設けられた１６ビットカウンタと各種信号の出力タイミングとを対応させたデータテーブルＴ１を示している。シーケンサ６１は、メモリモジュール８０に供給されるＣＬＫ信号（例えば２００ＭＨｚ）を入力し、ＲＥＡＤＬ＿ＷＲＩＴＨ信号を生成してコマンドデコーダ６２とＬＥＤデコーダ７２，７３に対して出力し、負論理のＭＡＳＫ信号および負論理のＣＬＲ信号を生成してアクセスカウンタ６３に対して出力し、負論理のＬＥＤＣＬＫ信号を生成して分周回路７１とＬＥＤデコーダ７２，７３に対して出力する。ここで、ＲＥＡＤＬ＿ＷＲＩＴＨ信号がＬであるときにはＳＤＲＡＭからの読み出しの頻度をカウントする期間とされ、ＨであるときにはＳＤＲＡＭへの書き込みの頻度をカウントする期間とされる。
【００３２】
シーケンサ６１に設けられたカウンタは、ＣＬＫ信号の立ち上がりを検出すると１ずつカウントアップし、１６進数で”ＦＦＦＦ”の次に”００００”に戻るようになっている。初期状態の”００００”では、シーケンサ６１は、テーブルＴ１に従って、ＭＡＳＫ信号出力をＬ、ＬＥＤＣＬＫ信号出力をＨ、ＣＬＲ信号出力をＨ、ＲＥＡＤＬ＿ＷＲＩＴＨ信号出力をＬにする。次に、シーケンサ６１は、ＬＥＤＣＬＫ信号を”０００１”でＬにして”０００２”でＨにし、ＣＬＲ信号を”０００２”でＬにして”０００３”でＨにし、ＭＡＳＫ信号を”０００３”でＨにして”８０００”でＬにし、ＲＥＡＤＬ＿ＷＲＩＴＨ信号を”８０００”でＨにし、ＬＥＤＣＬＫ信号を”８００１”でＬにして”８００２”でＨにし、ＣＬＲ信号を”８００２”でＬにして”８００３”でＨにし、ＭＡＳＫ信号を”８００３”でＨにする。
以下、カウンタが”００００”に戻ると、以上のシーケンスを繰り返す。
なお、カウンタの最上位ビットをそのままＲＥＡＤＬ＿ＷＲＩＴＨ信号にすることができる。
【００３３】
以上により、ＲＥＡＤＬ＿ＷＲＩＴＨ信号の状態は”８０００”カウント毎（例えば１６４μsec毎）にＬとＨとの間で切り替わり、ＭＡＳＫ信号はＲＥＡＤＬ＿ＷＲＩＴＨ信号の切り替わり時点から”３”カウント分のみＬとなり、ＬＥＤＣＬＫ信号はＭＡＳＫ信号がＬの状態でＭＡＳＫ信号から”１”カウント遅れて”１”カウント分のみＬとなり、ＣＬＲ信号はＭＡＳＫ信号がＬの状態でＬＥＤＣＬＫ信号から”１”カウント遅れて”１”カウント分のみＬとなる。
ここで、ＳＤＲＡＭへのアクセスの回数をカウントする期間は、ＭＡＳＫ信号がＨである所定期間とされる。
また、ＲＥＡＤＬ＿ＷＲＩＴＨ信号は、ＣＬＫ信号を分周して上記所定期間に対応した期間毎にＨ（書き込みカウント状態）とＬ（読み出しカウント状態）との間で状態が交互に変化するカウント用分周信号（カウント用信号）となる。
そして、シーケンサ６１は、ＣＬＫ信号を入力して上記所定期間に対応した期間毎にアクセスの種類に対応して状態が順次変化するカウント用分周信号を生成するカウント用分周回路を備えていることになる。
【００３４】
図７は、コマンドデコーダ６２の回路構成を示している。なお、図中の白丸は反転入力または反転出力を意味している。以下も、同様である。
コマンドデコーダ６２は、各種ゲート回路６２ａ〜ｅを備えている。同コマンドデコーダ６２は、メモリモジュール８０に供給されるＣＳ０、ＣＳ１、ＲＡＳ、ＣＡＳ、ＷＥ信号を入力するとともに上記ＲＥＡＤＬ＿ＷＲＩＴＨ信号を入力し、正論理のＣＭＤ＿ＥＮ信号を生成してアクセスカウンタ６３に対して出力する。ここで、ＣＭＤ＿ＥＮ信号がＨになるとＳＤＲＡＭへのアクセスの頻度がカウントされる。
【００３５】
ＣＳ０信号とＣＳ１信号とは、反転されてＯＲゲート６２ａ，ｂに入力され、両者の論理和が反転されてそれぞれＡＮＤゲート６２ｃ，ｄに対して出力される。すなわち、バンク１，２のいずれかが選択されていればＣＳ０、ＣＳ１信号のいずれかがＬとなり、この場合にはＯＲゲート６２ａ，ｂはともにＬのＣＳ信号を出力する。一方、バンク１，２の両方とも選択されていなければＣＳ０、ＣＳ１信号の両方がＨとなり、この場合にはＯＲゲート６２ａ，ｂはともにＨのＣＳ信号を出力する。
【００３６】
図８は、上記コマンドデコーダ６２がＣＭＤ＿ＥＮ信号を生成するときの入力側のＣＳ、ＲＡＳ、ＣＡＳ、ＷＥ、ＲＥＡＤＬ＿ＷＲＩＴＨ信号と出力側のＣＭＤ＿ＥＮ信号との状態を機能テーブルにより示している。なお、”Ｘ”は信号がどのような状態でもよいことを示している。以下も、同様である。図に示すように、ＣＳ信号がＨ（非選択状態）の場合、ＲＡＳ信号がＬの場合、または、ＣＡＳ信号がＨの場合、ＣＭＤ＿ＥＮ信号はＬとなる。また、ＣＳ信号がＬ、ＲＡＳ信号がＨ、かつ、ＣＡＳ信号がＬの場合、ＷＥ信号とＲＥＡＤＬ＿ＷＲＩＴＨ信号とが異なる電圧レベルであればＣＭＤ＿ＥＮ信号はＨとなり、同じ電圧レベルであればＣＭＤ＿ＥＮ信号はＬとなる。
【００３７】
以上の構成により、図３に示すように、ＣＳ０信号またはＣＳ１信号がＬ、ＲＡＳ信号がＨ、かつ、ＣＡＳ信号がＬの場合、ＲＥＡＤＬ＿ＷＲＩＴＨ信号がＬかつＷＥ信号がＨであればＣＭＤ＿ＥＮ信号はＨとなり、ＲＥＡＤＬ＿ＷＲＩＴＨ信号がＨかつＷＥ信号がＬであればＣＭＤ＿ＥＮ信号はＨとなる。
【００３８】
図９は、アクセスカウンタ（共通のカウンタ回路）６３の回路構成を示している。アクセスカウンタ６３は、１０ビットカウンタ６３ａとＡＮＤゲート６３ｂを備えている。同アクセスカウンタ６３は、メモリモジュール８０に供給されるＣＬＫ信号、シーケンサ６１からのＭＡＳＫ信号とＣＬＲ信号、コマンドデコーダ６２からのＣＭＤ＿ＥＮ信号を入力し、１０ビットのカウント信号ＣＭＤ＿Ｄ０〜９信号を生成してＬＥＤデコーダ７２，７３に対して出力する。ここで、ＣＭＤ＿Ｄ０信号が最下位ビットの信号であり、ＣＭＤ＿Ｄ９信号が最上位ビットの信号である。ＣＬＲ信号は、Ｌになると１０ビットカウンタを０にリセットする信号となる。
ＣＭＤ＿ＥＮ信号とＭＡＳＫ信号とはＡＮＤゲート６３ｂに入力され、両者の論理積がＣＮＴＥＮＢ信号とされてカウンタ６３ａに入力される。
なお、カウンタ６３ａには、種々の汎用的なカウンタＩＣやカウンタ回路を用いてもよい。
【００３９】
図１０は、上記アクセスカウンタ６３がＣＭＤ＿Ｄ０〜９信号を生成するときの入力側のＣＭＤ＿ＥＮ、ＭＡＳＫ、ＣＬＲ、ＣＬＫ信号と出力側のＣＭＤ＿Ｄ０〜９信号との状態を機能テーブルにより示している。図に示すように、ＣＬＲ信号がＬ（リセットオン状態）の場合、１０ビットカウンタの全ビットは”０”となる。ＣＬＲ信号がＨ（リセットオフ状態）、ＣＭＤ＿ＥＮ信号がＨ、ＭＡＳＫ信号がＨ（マスクオフ状態）であり、かつ、ＣＬＫ信号が立ち上がった場合、１０ビットカウンタは１カウントアップする。なお、カウンタの上限を超えるとカウンタは０に戻るようになっているが、カウンタの上限を超えないようにＭＡＳＫ信号で表される所定期間を設定している。ＣＬＲ信号がＨ、かつ、ＣＭＤ＿ＥＮ信号またはＭＡＳＫ信号がＬの場合、１０ビットカウンタはカウントを停止する。
【００４０】
ＲＥＡＤＬ＿ＷＲＩＴＨ信号がＨ（書き込みカウント状態）である場合、ＣＭＤ＿ＥＮ信号がＨになるのはＣＳ０信号またはＣＳ１信号がＬ（選択状態）かつＭＡＳＫ信号がＨ（マスクオフ状態）である所定期間中であって、ＷＥ信号がＬ（書き込み許可）の場合のみである。この場合に、ＲＡＳ信号がＨ、ＣＡＳ信号がＬ、ＣＬＲ信号がＨ（リセットオフ状態）であり、かつ、メモリモジュール８０に供給されるＣＬＫ信号が立ち上がったとき、１０ビットカウンタがカウントアップされる。ここで、ＣＬＫ信号が立ち上がった瞬間にＣＳ０信号またはＣＳ１信号がＬであれば本モジュール１０は選択状態を表すセレクト信号を入力したことになる。
これにより、データ書き込みの頻度の計測期間中にデータ書き込みの回数をカウントすることができる。
【００４１】
一方、ＲＥＡＤＬ＿ＷＲＩＴＨ信号がＬ（読み出しカウント状態）である場合、ＣＭＤ＿ＥＮ信号がＨになるのはＣＳ０信号またはＣＳ１信号がＬ（選択状態）かつＭＡＳＫ信号がＨ（マスクオフ状態）である所定期間中であって、ＷＥ信号がＨ（書き込み不可）の場合のみである。この場合に、ＲＡＳ信号がＨ、ＣＡＳ信号がＬ、ＣＬＲ信号がＨ（リセットオフ状態）であり、かつ、メモリモジュール８０に供給されるＣＬＫ信号が立ち上がったとき、１０ビットカウンタがカウントアップされる。
これにより、データ読み出しの頻度の計測期間中にデータ読み出しの回数をカウントすることができる。
【００４２】
以上説明したように、アクセスカウンタ６３は、ＲＥＡＤＬ＿ＷＲＩＴＨ信号が書き込みカウント状態である場合の所定期間中では、ＷＥ信号が書き込み許可を表すＬとされているときにＰＣから選択状態を表すセレクト信号が入力された回数を１０ビットカウンタにてカウントし、ＲＥＡＤＬ＿ＷＲＩＴＨ信号が読み出しカウント状態である場合の所定期間中では、ＷＥ信号が書き込み不可を表すＨとされているときにＰＣから選択状態を表すセレクト信号が入力された回数を１０ビットカウンタにてカウントする。このように、本アクセスカウンタ６３は、アクセスの種類に関係なくＳＤＲＡＭへのアクセスの回数をカウントする。
【００４３】
半導体メモリへのアクセスの回数をカウントするカウンタ回路をアクセスの種類に関係なく同じにすることにより、アクセスの種類別にカウンタ回路を設ける必要がなくなるので、カウンタ回路を簡素化させることができる。本実施形態のようにＰＬＤを用いる場合には、カウンタ回路用のロジック数を削減することが可能となる。
【００４４】
図１１は、解除用分周回路７１の回路構成を示している。解除用分周回路７１は、Ｔ−フリップフロップ（Ｔ−ＦＦ）７１ａ〜ｄ、ＯＲゲート７１ｅを備えている。同解除用分周回路７１は、シーケンサ６１からのＬＥＤＣＬＫ信号を入力し、アクセスの最大頻度に対応する表示の保持の解除状態を表す負論理のＫＥＥＰ信号を生成してＬＥＤデコーダ７２，７３に対して出力する。
【００４５】
図１２に示すように、ＦＦ７１ａ〜ＦＦ７１ｄは４ビットのカウンタとして用いられ、ＬＥＤＣＬＫ信号が立ち上がったときに１カウントアップし、１６進数で”Ｆ”のときにＬＥＤＣＬＫ信号が立ち上がると”０”に戻る。ＦＦ７１ａ〜ＦＦ７１ｄの各Ｑ出力は、ＯＲゲート７１ｅに入力され、論理和がＫＥＥＰ信号とされる。
以上により、解除用分周回路７１は、ＣＬＫ信号を分周してＲＥＡＤＬ＿ＷＲＩＴＨ信号の周期よりも長い所定間隔毎にアクセスの最大頻度に対応する表示の保持の解除状態を表す信号を生成する。
なお、Ｔ−ＦＦの数を増減させてビット数を変えることによって、ＫＥＥＰ信号をＬにする間隔を容易に変えることができる。
【００４６】
ここで、図１３に示すように、ＫＥＥＰ信号がＬである期間を短くしてＬＥＤ表示がなるべく途切れないようにして見た目を良好にさせるために、ＯＲゲート７１ｅから出力される信号をＫＥＥＰ＿Ｈ信号として、当該ＫＥＥＰ＿Ｈ信号とＣＬＲ信号とを別のＯＲゲートに入力し、両者の論理和をＫＥＥＰ信号としてもよい。
また、上記ＫＥＥＰ＿Ｈ信号とＬＥＤＣＬＫ信号とを別のＯＲゲートに入力し、両者の論理和をＫＥＥＰ信号としてもよい。
なお、解除用分周回路７１には、種々の汎用的なカウンタＩＣやカウンタ回路を用いてもよい。４ビットカウンタを用いる場合、ＬＥＤＣＬＫ信号を４ビットカウンタに入力すると、４ビットの出力の論理和をＫＥＥＰ信号またはＫＥＥＰ＿Ｈ信号とすることができる。
【００４７】
図１４は、８個の読み出し表示用ＬＥＤ５１を点灯駆動するＬＥＤデコーダ７２と、同ＬＥＤ５１を有する読み出し表示用表示部４１と、からなる回路構成を示している。図１５は、８個の書き込み表示用ＬＥＤ５２を点灯駆動するＬＥＤデコーダ７３と、同ＬＥＤ５２を有する書き込み表示用表示部４２と、からなる回路構成を示している。なお、両表示部４１，４２は同じ構成とされており、ＬＥＤデコーダ７３にＮＯＴゲート７３ａが設けられてＲＥＡＤＬ＿ＷＲＩＴＨ信号を反転して使用する点を除いて両ＬＥＤデコーダ７２，７３は同じ構成とされている。
【００４８】
図１６にも示すように、読み出し表示用ＬＥＤ５１は最下位から最上位に向かってＤＲ０〜ＤＲ７が設けられ、書き込み表示用ＬＥＤ５２は最下位から最上位に向かってＤＷ０〜ＤＷ７が設けられている。そして、アクセスの種類別にアクセスの頻度に対応する数のＬＥＤがより下位のＬＥＤから点灯するようにされている。
読み出し表示用表示部４１では、ＬＥＤデコーダ７２からのＲＬＥＤ０〜７信号（負論理）を各ＤＲ０〜７のカソード側に入力するようになっている。各ＤＲ０〜７のアノード側と電源ラインＶｃｃとの間には、それぞれプルアップ抵抗ＲＲ０〜ＲＲ７が接続されている。従って、負論理のＲＬＥＤ０〜７信号がＬであるときに対応するＤＲ０〜７が点灯し、Ｈであるときに対応するＤＲ０〜７は消灯状態となる。また、書き込み表示用表示部４２でも、負論理のＷＬＥＤ０〜７信号がＬであるときに対応するＤＷ０〜７が点灯状態となり、Ｈであるときに対応するＤＷ０〜７は点灯していない状態となる。
【００４９】
ＬＥＤデコーダ７２は、各発光ダイオードＤＲ０〜７に対応して、デコーダＤＥＲ０〜ＤＥＲ７、ゲート回路ＧＲ１０〜１７，ＧＲ２０〜２７，ＧＲ３０〜３７，ＧＲ４０〜４７、フリップフロップＦＦＲ０〜ＦＦＲ７を備えている。同ＬＥＤデコーダ７２は、シーケンサ６１からのＲＥＡＤＬ＿ＷＲＩＴＨ信号とＬＥＤＣＬＫ信号を入力し、アクセスカウンタ６３からのＣＭＤ＿Ｄ０〜９信号を入力するとともに、解除用分周回路７１からのＫＥＥＰ信号を入力し、上述した負論理のＲＬＥＤ０〜７信号を生成して表示部４１に対して出力する。これにより、ＳＤＲＡＭからのデータ読み出しというアクセスの種類に対応した表示素子にて当該ＳＤＲＡＭに対する当該種類のアクセスの頻度に対応する表示が表示部４１にて行われる。
【００５０】
各デコーダＤＥＲ０〜ＤＥＲ７は、上記１０ビットカウンタの値と対比するための閾値ｍ０〜ｍ７を記憶したメモリを備えている。ここで、ｍ０〜ｍ７は、１０進数で０≦ｍ０＜ｍ１＜・・・＜ｍ７≦１０２２の整数としている。各デコーダＤＥＲ０〜ＤＥＲ７は、ＣＭＤ＿Ｄ０〜９信号を入力し、当該信号で表されるカウント値と閾値ｍ０〜ｍ７とを対比し、当該カウント値が閾値ｍ０〜ｍ７よりも大きい場合にＨの比較信号を生成してＯＲゲートＧＲ３０〜３７に対して出力し、閾値ｍ０〜ｍ７以下の場合にＬの比較信号を生成してＯＲゲートＧＲ３０〜３７に対して出力する。むろん、当該カウント値が閾値以上の場合にＨの比較信号を生成し、閾値よりも小さい場合にＬの比較信号を生成してもよい。
【００５１】
図１７は、上記デコーダＤＥＲ０〜ＤＥＲ７が比較信号（ＤＥＲ０〜ＤＥＲ７とする）を出力するときの入力側のＣＭＤ＿Ｄ信号で表されるカウント値（ＣＭＤ＿Ｄとする）と出力側の比較信号ＤＥＲ０〜ＤＥＲ７との状態を機能テーブルにより示している。図に示すように、ＣＭＤ＿Ｄ≦ｍ０のときには全ての比較信号ＤＥＲ０〜ＤＥＲ７がＬとなり、ｍ０＜ＣＭＤ＿Ｄ≦ｍ１のときには最下位の比較信号ＤＥＲ０のみがＨとなり、ｍ１＜ＣＭＤ＿Ｄ≦ｍ２のときには下位から順に比較信号ＤＥＲ０，ＤＥＲ１がＨとなり、以下同様にして、ｍ７＜ＣＭＤ＿Ｄのときには最下位から最上位まで全ての比較信号ＤＥＲ０〜ＤＥＲ７がＨとなる。
【００５２】
ＦＦＲ０〜ＦＦＲ７は、ＫＥＥＰ信号の入力がＬであるときにＱ出力をＬにリセットするとともにＲＥＡＤＬ＿ＷＲＩＴＨ信号の入力がＨであるときのみＬＥＤＣＬＫ信号が立ち上がるとＯＲゲートＧＲ３０〜３７からの出力状態を保持する条件分け機能付きＤ−フリップフロップである。ＬＥＤＣＬＫ信号が立ち上がらなければＱ出力であるＲＬＥＤ０〜７信号の状態は保持されるし、ＲＥＡＤＬ＿ＷＲＩＴＨ信号の状態がＬであってもＱ出力の状態は保持される。例えばTEXAS INSTRUMENTS社のSN74107のように負論理のＣＬＲ入力端子を有するＪ−Ｋ−フリップフロップを利用する場合、ＣＬＲ入力端子がＨであってＪ端子とＫ端子とがともにＬのときにＱ端子からの出力を保持し続けるフリップフロップであれば、ＣＬＲ入力端子にＫＥＥＰ信号を入力し、クロック入力端子にＬＥＤＣＬＫ信号を入力し、ＲＥＡＤＬ＿ＷＲＩＴＨ信号をＫ端子に入力するとともに、ＯＲゲートＧＲ３０〜３７からの出力とＲＥＡＤＬ＿ＷＲＩＴＨ信号との論理積をＡＮＤゲートで生成してＪ端子に入力すればよい。
【００５３】
ＰＬＤのハードウェア言語で記述する場合、if文を用いてＦＦＲ０〜ＦＦＲ７の機能を記述することができる。
すなわち、ＦＦＲ０〜ＦＦＲ７は、ＫＥＥＰ信号の入力がＬである場合にＱ出力であるＲＬＥＤ０〜７をＬにする。同ＦＦＲ０〜ＦＦＲ７は、ＫＥＥＰ信号の入力がＨである場合、ＲＥＡＤＬ＿ＷＲＩＴＨ信号の入力がＨであるときにＬＥＤＣＬＫ信号がＬ→ＨとあるとＤ入力であるＯＲゲートＧＲ３０〜３７出力をラッチし、ＲＥＡＤＬ＿ＷＲＩＴＨ信号の入力がＬであるときにはＬＥＤＣＬＫ信号がＬ→ＨとなってもＱ出力であるＲＬＥＤ０〜７の状態を保持する。
ＦＦＲ０〜ＦＦＲ７からのＱ出力は、正論理のＲＬＥＤ０〜ＲＬＥＤ７信号とされて各ＮＯＴゲートＧＲ４０〜ＧＲ４７に入力され、反転信号が負論理のＲＬＥＤ０〜ＲＬＥＤ７信号とされてＤＲ０〜７のカソード側に入力される。
【００５４】
シーケンサ６１からのＲＥＡＤＬ＿ＷＲＩＴＨ信号は反転されて各ＡＮＤゲートＧＲ１０〜１７に入力されるとともに、各ＦＦＲ０〜ＦＦＲ７のＱ出力がそのまま各ＡＮＤゲートＧＲ１０〜１７に入力され、ＲＥＡＤＬ＿ＷＲＩＴＨ信号の反転信号と各ＦＦＲ０〜ＦＦＲ７のＱ出力との論理積が各ＯＲゲートＧＲ３０〜３７に入力される。各ＦＦＲ０〜ＦＦＲ７のＱ出力であるＲＬＥＤ０〜ＲＬＥＤ７信号（正論理）は、別の各ＡＮＤゲートＧＲ２０〜２７にも入力される。各ＡＮＤゲートＧＲ２０〜２７には、解除用分周回路７１からのＫＥＥＰ信号も入力される。
ここで、上位から２番目のＡＮＤゲートＧＲ２６には、正論理のＲＬＥＤ６とＫＥＥＰ信号の他、より上位となる負論理のＲＬＥＤ７信号も入力され、これらの信号の論理積がＯＲゲートＧＲ３６に入力される。図示を省略しているが、上位から３番目のＡＮＤゲートＧＲ２５には、正論理のＲＬＥＤ５とＫＥＥＰ信号の他、より上位となる負論理のＲＬＥＤ６〜ＲＬＥＤ７信号も入力され、これらの信号の論理積がＯＲゲートＧＲ３５に入力される。以下、同様である。従って、最下位のＡＮＤゲートＧＲ２０には、正論理のＲＬＥＤ０とＫＥＥＰ信号の他、より上位となる負論理のＲＬＥＤ１〜ＲＬＥＤ７信号も入力され、これらの信号の論理積がＯＲゲートＧＲ３０に入力される。
【００５５】
各デコーダＤＥＲ０〜ＤＥＲ７の出力信号と、各ＡＮＤゲートＧＲ１０〜１７の出力信号と、各ＡＮＤゲートＧＲ２０〜２７の出力信号とは、各ＯＲゲートＧＲ３０〜３７に入力され、これらの信号の論理和が各ＦＦＲ０〜ＦＦＲ７のＤ入力とされる。
【００５６】
図１８は、上記ＬＥＤデコーダ７２が正論理のＲＬＥＤ０〜ＲＬＥＤ７信号を生成するときの入力側のＲＥＡＤＬ＿ＷＲＩＴＨ、ＤＥＲｉ、正論理のＲＬＥＤｉ、ＫＥＥＰ、負論理のＲＬＥＤｊ、ＬＥＤＣＬＫ信号と出力側のＲＬＥＤｉ信号（正論理）との状態を機能テーブルにより示している。ここで、ｉは０〜７の整数のいずれかであり、ｊはｉが６以下であるときにｉ＋１〜７の整数の全てを表している。また、負論理のＲＬＥＤｊ信号の欄に記した”（Ｌ）”は、ＲＬＥＤｊ信号のいずれかがＬであることを示している。
図に示すように、ＫＥＥＰ信号がＬ（解除状態）の場合、ＦＦＲ０〜ＦＦＲ７信号は他の信号の状態に関係なくＱ出力をＬにするので、ＲＬＥＤ０〜７信号はＬとなる。その結果、全ての読み出し表示用ＬＥＤは消灯状態となる。
【００５７】
以下、ＫＥＥＰ信号がＨである場合について説明する。
ＲＥＡＤＬ＿ＷＲＩＴＨ信号がＬ（読み出しカウント状態）の場合、ＦＦＲ０〜ＦＦＲ７はＫＥＥＰ信号を除いた他の信号の状態に関係なくＱ出力を保持するので、ＬＥＤＣＬＫ信号がＬ→ＨとなってもＱ出力であるＲＬＥＤ０〜７信号の状態を保持する。その結果、全ての読み出し表示用ＬＥＤの点灯状態は変化しない。なお、ＲＥＡＤＬ＿ＷＲＩＴＨ信号がＬの場合にＬＥＤＣＬＫ信号が立ち上がるタイミングでは、図５に示すようにＭＡＳＫ信号がＬ（マスク状態）であってＣＬＲ信号が立ち下がる時点であるため、アクセスカウンタ６３からはＳＤＲＡＭからの書き込みの回数がリセットされずに出力されている。従って、ＦＦＲ０〜ＦＦＲ７はＤＥＲｉ信号の状態を保持する必要がない。
【００５８】
以下、ＲＥＡＤＬ＿ＷＲＩＴＨ信号がＨ（書き込みカウント状態）である場合について説明する。なお、ＲＥＡＤＬ＿ＷＲＩＴＨ信号がＨの場合にＬＥＤＣＬＫ信号が立ち上がるタイミングでは、図５に示すようにＭＡＳＫ信号がＬ（マスク状態）であってＣＬＲ信号が立ち下がる時点であるため、アクセスカウンタ６３からはＳＤＲＡＭからの読み出しの回数がリセットされずに出力されている。
【００５９】
アクセスカウンタのカウント数が少なくてＤＥＲｉ信号の状態がＬであり、かつ、正論理のＲＬＥＤｉ信号の状態もＬ（消灯状態）である場合、ＡＮＤゲートＧＲ１０〜１７，ＧＲ２０〜２７の出力はともにＬであるため、より上位である負論理のＲＬＥＤｊ信号の状態に関係なくＯＲゲートＧＲ３０〜３７の出力はＬとなる。この場合、ＬＥＤＣＬＫ信号が立ち上がると、ＦＦＲ０〜ＦＦＲ７はＬのＤ入力をラッチするので、Ｑ出力であるＲＬＥＤ０〜７信号の状態はＬ（消灯状態）となる。
【００６０】
アクセスカウンタのカウント数が増えてＤＥＲｉ信号の状態がＨになると、正論理のＲＬＥＤｉ信号や負論理のＲＬＥＤｊの状態に関係なく、ＯＲゲートＧＲ３０〜３７の出力はＨになる。この場合、ＬＥＤＣＬＫ信号が立ち上がると、ＦＦＲ０〜ＦＦＲ７はＨのＤ入力をラッチするので、Ｑ出力であるＲＬＥＤ０〜７信号の状態はＨ（点灯状態）となる。図１６の例では、ＤＲ２，４，５がタイミングt11→t12で消灯状態から点灯状態に変化している様子が示されている。
【００６１】
アクセスカウンタのカウント数が減ってＤＥＲｉ信号の状態がＬになっても、ＲＬＥＤｉ信号の状態がＨであり、かつ、より上位である負論理のＲＬＥＤｊ信号の状態が全てＨ（消灯状態）あれば、ＡＮＤゲートＧＲ２０〜２７の出力がＨになるため、ＯＲゲートＧＲ３０〜３７の出力はＨのままとなる。なお、最上位のＡＮＤゲートＧＲ２７には負論理のＲＬＥＤｊ信号が入力されないが、正論理のＲＬＥＤｉ信号の出力は負論理のＲＬＥＤｊ信号がＨであるとしたときの状態となる。この場合、ＬＥＤＣＬＫ信号が立ち上がると、ＦＦＲ０〜ＦＦＲ７はＨのＤ入力をラッチするので、Ｑ出力であるＲＬＥＤ０〜７の状態はＨ（点灯状態）のままとなる。図１６の例では、より上位のＤＲ６〜７が消灯状態であるＤＲ５がタイミングt12→t13で点灯状態が保持されている様子が示されている。
これにより、読み出しの頻度についてのピークホールド機能が実現され、ＳＤＲＡＭからの読み出しの最大頻度に対応するＬＥＤ表示を保持することができる。これにより、半導体メモリからのデータ読み出しの頻度に対応する表示が分かりやすくなるので、データ読み出し状況が把握しやすくなり、メモリモジュールを使用する際の利便性が向上する。
【００６２】
一方、ＤＥＲｉ信号の状態がＬ、ＲＬＥＤｉ信号の状態がＨであり、かつ、より上位である負論理のＲＬＥＤｊ信号の状態のいずれかがＬ（点灯状態）であれば、ＡＮＤゲートＧＲ１０〜１７，ＧＲ２０〜２７の出力はともにＬになるため、ＯＲゲートＧＲ３０〜３７の出力はＬに変化する。この場合、ＬＥＤＣＬＫ信号が立ち上がると、ＦＦＲ０〜ＦＦＲ７はＬのＤ入力をラッチするので、Ｑ出力であるＲＬＥＤ０〜７の状態はＬ（消灯状態）に変化する。図１６の例では、より上位のＤＲ５が点灯状態であるＤＲ３〜４がタイミングt12→t13で点灯状態から消灯状態に変化している様子が示されている。
なお、アクセスの頻度が前回のアクセスの最大頻度を超えた場合、アクセスの最大頻度に対応する表示は更新される。図１６の例では、最大頻度に対応して表示されていたＬＥＤは、タイミングt11→t13でＤＲ３からＤＲ５に変化していることが示されている。
【００６３】
その後、ＳＤＲＡＭからの読み出しの最大頻度に対応する表示は、ＫＥＥＰ信号がＬ（解除状態）になるタイミングでリセットされる。従って、図１６のＤＲ５は、ＫＥＥＰ信号がＬになった時点で消灯状態になる。このように、半導体メモリからの読み出しの最大頻度に対応する表示の保持が定期的に解除されるので、データ読み出しの頻度を容易に把握可能である。
【００６４】
以上の構成により、本アクセス表示モジュール１０は、読み出しカウント状態の所定期間中、ＳＤＲＡＭからの読み出しの回数を共通のアクセスカウンタでカウントし、同所定期間終了時、カウントした回数に対応する数の読み出し表示用ＬＥＤを表示する。
【００６５】
一方、表示部４２にてＳＤＲＡＭへの書き込みというアクセスの種類に対応した表示素子にて当該ＳＤＲＡＭに対する当該種類のアクセスの頻度に対応する表示を行う場合にも、同様の作用により当該表示を行うことができる。
【００６６】
図１９は、上記ＬＥＤデコーダ７３が正論理のＷＬＥＤ０〜ＷＬＥＤ７信号を生成するときの入力側のＲＥＡＤＬ＿ＷＲＩＴＨ、ＤＥＷｉ、正論理のＷＬＥＤｉ、ＫＥＥＰ、負論理のＷＬＥＤｊ、ＬＥＤＣＬＫ信号と出力側のＷＬＥＤｉ信号（正論理）との状態を機能テーブルにより示している。図１５で示したように、ＲＥＡＤＬ＿ＷＲＩＴＨ信号をＮＯＴゲート７３ａで反転させているため、図１８の機能テーブルとはＲＥＡＤＬ＿ＷＲＩＴＨ信号の状態が反対になっている。ＮＯＴゲート７３ａ以外のＬＥＤデコーダ７３の構成は読み出し表示用のＬＥＤデコーダ７２の構成と同じであるため、ＲＥＡＤＬ＿ＷＲＩＴＨ信号以外の状態は図１８の機能テーブルと同じになっている。
【００６７】
以上の構成により、本アクセス表示モジュール１０は、書き込みカウント状態の所定期間中、ＳＤＲＡＭからの書き込みの回数を共通のアクセスカウンタでカウントし、同所定期間終了時、カウントした回数に対応する数の書き込み表示用ＬＥＤを表示する。また、書き込みの頻度についてのピークホールド機能が実現され、ＳＤＲＡＭからの書き込みの最大頻度に対応するＬＥＤ表示を保持することができる。これにより、半導体メモリへのデータ書き込みの頻度に対応する表示が分かりやすくなるので、メモリモジュールを使用する際の利便性が向上する。
【００６８】
なお、図２０に示すように、読み出し表示用のＬＥＤデコーダ７２の各ＤＥＲ０〜ＤＥＲ７出力を、書き込み表示用のＬＥＤデコーダ７３の各ＯＲゲートＧＷ３０〜３７に入力しても、同様の作用、効果が得られる。アクセスカウンタのみならずデコーダも共通にすることができるので、表示回路を構成するＬＥＤデコーダも簡素化させることができ、ＰＬＤを用いる場合にはロジック数を削減することが可能となる。
【００６９】
以上説明したように、本アクセス表示モジュールは、本体コネクタ９１に接続端子２２が接続され、コネクタ２３にメモリモジュール接続端子８２が接続されたとき、メモリモジュールへ供給されるＣＬＫ信号を利用して、ＳＤＲＡＭからのデータ読み出しの頻度を計測する期間とＳＤＲＡＭへのデータ書き込みの頻度を計測する期間とを分け、アクセスの頻度をアクセスの種類別に計測し、アクセスの種類に対応した表示素子にてアクセスの頻度に対応する表示を行う。これにより、メモリモジュールに搭載された半導体メモリに対してどのようなアクセスが行われているのかを容易に把握することが可能となり、メモリモジュールを使用する際の利便性を良好にさせることが可能となる。半導体メモリは磁気ディスクのような磁気記録媒体と比べて非常に速いアクセスが行われるが、このような半導体メモリに対するアクセスの頻度を容易に把握することができるので、この点でも利便性が良好である。
【００７０】
また、本アクセス表示モジュールは、アクセスの種類に対応した表示素子にて、半導体メモリに対する当該種類のアクセスの頻度に対応する表示を行うとともに当該アクセスの最大頻度に対応する表示を保持する。これにより、半導体メモリに対するアクセスの頻度に対応する表示が分かりやすくなるので、半導体メモリへのアクセス状況をさらに容易に把握することが可能となり、この点でもメモリモジュールを使用する際の利便性を良好にさせることが可能となる。
さらに、本アクセス表示モジュールは、メモリモジュール用のＣＬＫ信号に同期して動作するため、ＣＬＫ信号の周波数に関係なく動作する。
【００７１】
上述したように、本アクセス表示モジュールはアダプタ形式とされているので、表示手段が設けられていないメモリモジュールでも本モジュールを介してコンピュータ本体に接続することにより、メモリモジュールを通常通り動作させながらアクセスの頻度に対応した表示を行うことができる。
【００７２】
（３）変形例：
本発明は、様々な変形例が考えられる。
アクセスの頻度を表示する半導体メモリを搭載したメモリモジュールは、ＥＣＣ（Error Correction Code）無しでも、ＥＣＣ付きでもよい。また、メモリモジュールは様々なメモリ容量とすることができるし、ＤＩＭＭ以外にも、ＳＩＭＭ等であってもよい。１バンクのみからなるメモリモジュールでは、ＣＳ０信号またはＣＳ１信号をそのまま上記ＣＳ信号にすれば、本発明を適用することができる。また、３バンク以上からなるメモリモジュールでは、複数のセレクト信号から上記ＣＳ信号を生成することによって、本発明を適用することができる。
【００７３】
上記各部６１〜６３，７１〜７３は、表示ユニット内に設けられる以外にも、一部あるいは全部をアダプタ部に設けられる構成としてもよい。例えばシーケンサとコマンドデコーダをアダプタ部に設けると、信号ケーブルを介してＣＬＫ、ＣＭＤ＿ＥＮ、ＲＥＡＤＬ＿ＷＲＩＴＨ、ＭＡＳＫ、ＣＬＲ、ＬＥＤＣＬＫ信号を伝達すればよいので、各ＬＥＤを別々に点灯駆動するための信号を信号ケーブルで伝達する必要がなく、信号ケーブルの本数を少なくさせることができる。
【００７４】
また、アクセスカウンタが読み出し表示用と書き込み表示用とで別々に設けられる構成としてもよい。この場合、回路が多くなるもののより正確にアクセスの種類別にアクセスの頻度に対応する表示を行うことが可能となる。
なお、アクセスの種類として、半導体メモリのデータの消去や、データのベリファイに対応する表示素子を設け、これらのアクセスの種類に対応するアクセスの頻度を対応する表示素子にて表示してもよい。すると、データの消去やベリファイが予期された動作であるか否かを容易に把握することができるので、さらに利便性が向上する。
【００７５】
さらに、全アクセスをまとめた頻度を表示するとともに全アクセスの最大頻度の表示を保持してもよい。この場合も、本発明に含まれる。
以上説明したように、本発明によると、種々の態様により、メモリモジュールを使用する際の利便性を向上させることが可能となる。
【図面の簡単な説明】
【００７６】
【図１】アクセス表示モジュールの外観を示す正面図。
【図２】２５６ＭビットＳＤＲＡＭの端子と同端子に接続される信号線の要部を示す図。
【図３】ＰＣが生成する信号、ＲＥＡＤＬ＿ＷＲＩＴＨ信号、および、ＣＭＤ＿ＥＮ信号のタイミングを示すタイミングチャート。
【図４】アクセス表示モジュール１０の構成の概略を示す図。
【図５】シーケンサの動作タイミングを示すタイミングチャート。
【図６】データテーブルＴ１を示す図。
【図７】コマンドデコーダの回路構成を示す回路図。
【図８】コマンドデコーダの機能テーブルを示す図。
【図９】アクセスカウンタの回路構成を示す回路図。
【図１０】アクセスカウンタの機能テーブルを示す図。
【図１１】解除用分周回路の回路構成を示す回路図。
【図１２】解除用分周回路の動作タイミングを示すタイミングチャート。
【図１３】変形例において解除用分周回路の動作タイミングを示すタイミングチャート。
【図１４】ＬＥＤデコーダと読み出し表示用表示部とからなる回路構成を示す回路図。
【図１５】ＬＥＤデコーダと書き込み表示用表示部とからなる回路構成を示す回路図。
【図１６】ＬＥＤの点灯状態を示す図。
【図１７】デコーダＤＥＲ０〜ＤＥＲ７の機能テーブルを示す図。
【図１８】読み出し表示用のＬＥＤデコーダの機能テーブルを示す図。
【図１９】書き込み表示用のＬＥＤデコーダの機能テーブルを示す図。
【図２０】変形例においてＬＥＤデコーダと書き込み表示用表示部とからなる回路構成を示す回路図。
【符号の説明】
【００７７】
１０…アクセス表示モジュール
２０…アダプタ部
２１…プリント基板
２２…接続端子
２３…コネクタ
２４…ドライバＩＣ
３０…信号ケーブル
４０…表示ユニット部
４０ａ…表示ユニット
４１，４２…表示部
５１，ＤＲ０〜ＤＲ７…読み出し表示用ＬＥＤ（表示素子）
５２，ＤＷ０〜ＤＷ７…書き込み表示用ＬＥＤ（表示素子）
６１…シーケンサ
６２…コマンドデコーダ
６３…アクセスカウンタ（共通のカウンタ回路）
７１…解除用分周回路
７２…読み出し表示用ＬＥＤデコーダ
７３…書き込み表示用ＬＥＤデコーダ
８０…メモリモジュール
８１…プリント基板
８２…メモリモジュール接続端子
８３…２５６ＭビットＳＤＲＡＭ（半導体メモリ）
８４…ＥＥＰＲＯＭ
９０…マザーボード
９１…本体コネクタ
【図１】
0004646510.tif 000002
【図２】
0004646510.tif 000003
【図３】
0004646510.tif 000004
【図４】
0004646510.tif 000005
【図５】
0004646510.tif 000006
【図６】
0004646510.tif 000007
【図７】
0004646510.tif 000008
【図８】
0004646510.tif 000009
【図９】
0004646510.tif 000010
【図１０】
0004646510.tif 000011
【図１１】
0004646510.tif 000012
【図１２】
0004646510.tif 000013
【図１３】
0004646510.tif 000014
【図１４】
0004646510.tif 000015
【図１５】
0004646510.tif 000016
【図１６】
0004646510.tif 000017
【図１７】
0004646510.tif 000018
【図１８】
0004646510.tif 000019
【図１９】
0004646510.tif 000020
【図２０】
0004646510.tif 000021