(57)【特許請求の範囲】
【請求項１】
所定の波長の光を発生するためのＶＣＳＥＬであって、
第１の導電型の半導体によるエピタキシャル層を含む下部リフレクタと、
発光領域と、
第２の導電型の半導体を含み、絶縁体としての注入領域を部分的に表面部に形成した上部リフレクタと、
前記注入領域の一部上に形成され、溝を介して前記下部リフレクタに電気的に接続された下部電極と、
前記上部リフレクタの表面上に形成され、前記注入領域が形成されておらず且つ前記注入領域よりも高くなっている非形成領域で前記上部リフレクタに電気的に接続されると共に該非形成領域に光出射用のウィンドウを有する上部電極と、
所定の値より導電率が低く、上方に前記下部リフレクタをエピタキシャル成長させるバッファ層とを備え、
前記注入領域により、前記発光領域を通過する電流が前記ウィンドウの下に位置する領域に制限され、
前記下部リフレクタが前記バッファ層に接触し、前記所定の値が前記第１の導電型の半導体の導電率の１０パーセント未満であることを特徴とする、
ＶＣＳＥＬ。
【請求項２】
前記上部電極及び下部電極に、前記バッファ層より同じ距離だけ高い平面表面が含まれていることを特徴とする、請求項１に記載のＶＣＳＥＬ。
【請求項３】
前記バッファ層が前記所定の波長の光に対して透明であることを特徴とする、請求項１に記載のＶＣＳＥＬ。
【請求項４】
所定の波長の光を発生するための第１と第２のＶＣＳＥＬを含むＶＣＳＥＬアレイであって、各ＶＣＳＥＬは、
請求項１〜３のいずれかにおける特徴を備え、前記第１と第２のＶＣＳＥＬが、前記バッファ層内まで延びる溝によって互いに電気的に分離され、前記所定の値が、前記第１と第２のＶＣＳＥＬ間におけるクロストークを阻止するのに十分な低さであることを特徴とする、ＶＣＳＥＬアレイ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、第ＭＤＡ９７２−９４−３−００１７号の協定に基づく米国政府の支援によりなされたものである。本発明については、米国政府が一定の権利を有している。
本発明は、レーザに関するものであり、とりわけ、改良された垂直空洞面発光レーザに関するものである。
【０００２】
【従来の技術】
垂直空洞面発光レーザ（ＶＣＳＥＬ）は、現在のところ、多くの高速通信システムにおいて利用が検討されている。ＶＣＳＥＬは、屈折率の異なる材料の交互層から構成されたミラーを備えるレーザとみなすことができる。これらのレーザは、ディスプレイ、光源、光学スキャナ、及び、光ファイバ・データ・リンク用のレーザ・アレイの製作により適している。
【０００３】
光通信ネットワークの帯域幅を拡大するため、複数の光ファイバを用いて、情報の並列伝送が行われる。各光ファイバは、独立したレーザによって駆動しなければならない。複数の光ファイバを駆動するための方法の１つが、ＶＣＳＥＬアレイと光ファイバ・リボン・ケーブルの結合である。
【０００４】
各ＶＣＳＥＬは、半導体ドライバによって駆動される発光ダイオードと電気的に同等である。光ファイバに可能性のある最大の帯域幅で利用するには、レーザをできるだけ速く駆動しなければならない。従って、Ｎ型駆動回路が必要になる。しかし、Ｎ型駆動回路を得るには、従来のＶＣＳＥＬ設計の場合、ｐドープした化合物半導体基板上にＶＣＳＥＬを製作することが必要になる。
【０００５】
ＶＣＳＥＬアレイは、下敷き基板に接続されたフォトダイオード・アレイと電気的に同等である。基板は半導体であるため、これらダイオードは共通接続される。これによって、個々の駆動回路に対する接続にはダイオードの上部層だけが残される。従って、Ｎ型駆動回路を利用するには、ダイオードの上部にｎドープしなければならない。従って、下部ミラー層は、ｐドープ半導体層から製作される。
【０００６】
ｐドープ基板上にＶＣＳＥＬを製作すると、本質的に、ｎドープ基板上に製作されたデバイスに比べて性能の劣るデバイスが得られる。この性能の差は、ｐ型ドーパントのほうが拡散率が高いためである。また、上部ｎ型ミラー層に電流を有効に閉じ込めるのも、いっそう困難である。
【０００７】
ＶＣＳＥＬは、基板上に一連の半導体材料の層を堆積させることによって製作される。各堆積ステップ毎に、デバイスは高温にさらされる。下部ミラー層がｐ型材料から製作される場合、既に堆積して、下部ミラーを形成している層からドーパントが上方に拡散して、発光層の上部に製作され上部ミラーを形成しているｎ型ドープ領域内に入り込む。
【０００８】
従って、ｎ型ドーパントは、より低い拡散率を示し、従って、発光層上に製作されたｐ型層を汚染しないので、ｎドープ基板上にデバイスを製作することが望ましい。しかし、これは、ｎ型駆動の要求に反する。
【０００９】
【発明が解決しようとする課題】
一般に、本発明の目的は、改良されたＶＣＳＥＬを提供することにある。
【００１０】
本発明のもう１つの目的は、ｐ駆動法あるいはｎ駆動法で個別ＶＣＳＥＬを駆動することが可能なＶＣＳＥＬアレイを提供することにある。
【００１１】
本発明の以上の及びその他の目的については、当該技術者であれば、本発明に関する下記の詳細な説明及び添付の図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本発明は、ＶＣＳＥＬアレイの製作に適合したＶＣＳＥＬである。本発明によるＶＣＳＥＬアレイには、所定の波長の光を発生するための第１と第２のＶＣＳＥＬが含まれている。各ＶＣＳＥＬには、第１の導電型の半導体によるエピタキシャル層を含む下部リフレクタと、発光領域と、第２の導電型の半導体を含み、絶縁体としての注入領域を部分的に表面部に形成した上部リフレクタが含まれている。下部電極は、前記注入領域の一部上に形成され、溝を介して下部リフレクタに電気的に接続されており、上部電極は、前記上部リフレクタの表面上に形成され、前記注入領域が形成されておらず且つ前記注入領域よりも高くなっている非形成領域で前記上部リフレクタに電気的に接続されると共に該非形成領域に光出射用のウィンドウを有する。バッファ層は、所定の値より低い導電率とし、その上方に下部リフレクタをエピタキシャル成長させることのできる層とする。前記注入領域により、前記発光領域を通過する電流が前記ウィンドウの下に位置する領域に制限される。ＶＣＳＥＬのそれぞれの下部リフレクタが、バッファ層に接触している。第１と第２のＶＣＳＥＬは、バッファ層内に延びる溝によって互いに電気的に分離されている。バッファ層は、抵抗率が第１と第２のＶＣＳＥＬ間におけるクロストークを阻止するのに十分なほど低い材料から製作される。
【００１３】
【発明の実施の形態】
従来の自然酸化物上面発光ＶＣＳＥＬ１０の断面図である図１を参照することによって、本発明をより容易に理解することができるであろう。ＶＣＳＥＬの構成は当該技術者にとって周知のところであるため、ここでは詳述しない。本発明の理解のためには、ＶＣＳＥＬ１０が、上部ミラー領域１８、発光領域１４、及び、下部ミラー領域１９を備えたｐ−ｉ−ｎダイオードとみなすことが可能であるという点に言及すれば十分である。これらの領域は、基板１２上に形成される。電極２２と電極２７の間に電力が加えられる。エピタキシャル成長によって、さまざまな層が形成される。上述のように、基板１２は、ｎ型半導体が望ましい。
【００１４】
活性領域は、一般に、それぞれ、スペーサ１５及びスペーサ１６によってミラー領域１８及びミラー領域１９から分離された、ＩｎＧａＡｓ、ＧａＡｓ、ＡｌＧａＡｓ、さらには、（Ａｌ）ＧａＩｎｐ、または、ＩｎＡｌＧａＡｓの１つ以上の量子井戸から構成される。材料の選択は、ＶＣＳＥＬによって放射される光の所望の波長によって決まる。さらに、バルク活性領域を基礎にしたデバイスも当該技術において既知のところである。この層１４は発光層とみなすことが可能で、ｐ−ｉ−ｎダイオードに順バイアスをかけることによって生じる、電子と正孔の再結合による自然放出及び誘導放出に起因した光を発生する。
【００１５】
電流は、出力される光ビームに寄与する発光層の一部に、絶縁領域２５によって閉じ込められる。図１に示す実施態様の場合、絶縁領域２５は、ミラー層の１つを酸化させることによって形成される。しかし、当該技術では、この機能のために注入が利用される実施態様も周知のところである。
【００１６】
ミラー領域は、層２０及び層２１が典型的な、交互層から構成される。これらの層の屈折率は互いに異なる。各層の厚さは、発光波長の１／４になるように選択される。この積層体は、ブラッグ・ミラーを形成する。前記積層体は、一般に、ＡｌＡｓ及びＧａＡｓまたはＡｌＧａＡｓの交互層から構成される。所望の反射率を得るには、一般に、２０〜３０対の積層が必要になる。上部ミラー領域１８の層は、一般に、ｐ型半導体になるようにドープされ、下部ミラー領域１９の層は、ｎ型半導体になるようにドープされる。
【００１７】
ＶＣＳＥＬ１０は、一般に、電極２２と２７の間に電圧を印加することによって駆動される。これらＶＣＳＥＬのアレイの場合、基板１２及び電極２７は、アレイ内におけるＶＣＳＥＬの全てに対して共通である。個別ＶＣＳＥＬは、発光層１４の下方に延びる溝を形成し、メサ４０として各ＶＣＳＥＬの上部を残すことによって、互いに電気的に分離される。上述のように、この共通接続、及び、望ましい基板がｎ型であるという事実によって、設計者は、デバイスの性能と駆動回路の性能の間で選択を強いられることになる。
【００１８】
本発明は、さまざまな層のエピタキシャル成長を支持する基板は存在するが、それらが、絶縁体または半絶縁体、すなわち、非電気的導体であるという観測結果に基づくものである。これらの基板は、ｐ−ｉ−ｎダイオードの両方の端子をアレイ内における他のＶＣＳＥＬの対応する端子から分離させる、分離層として利用することが可能である。本発明の望ましい実施例の場合、ダイの上部から両方の端子にアクセスできるので、ｐ型駆動回路またはｎ型駆動回路によってデバイスを駆動することが可能である。従って、最初にｎ型層を堆積させることによって形成されるＶＣＳＥＬを製作し、さらに、ｎ型駆動回路によって駆動することが可能である。
【００１９】
本発明によるＶＣＳＥＬアレイの製作方法については、図２及び図３を参照してさらに詳細に述べることにする。図２は、基板１２０に堆積させた、アレイをなすＶＣＳＥＬのミラー領域及び発光領域を形成する積層体の断面図である。まず、バッファ層１２２が基板１２０上に堆積させられる。バッファ層はエピタキシャル成長れ、アレイにおける隣接ＶＣＳＥＬ間のクロストークを阻止するのに十分な低い導電率を有する任意の材料から構成できる。ドーピング・レベルがほぼ１０15ｃｍ-3以下程度のＧａＡｓをバッファ層として利用できる。こうした層の厚さは、該層の両端にかかる有効電圧バイアスによって決まる。ＶＣＳＥＬにおいて一般に利用されるバイアス値の場合には、厚さが１〜２μｍのバッファ層で十分である。
【００２０】
バッファ層は、基板の酸素注入または基板の酸化によって形成することも可能である。例えば、酸化物をベースにしたバッファ層は、ＡｌＧａＡｓ層を酸化させて、ＶＣＳＥＬデバイスの下に半導体絶縁層を形成することによって生成することが可能である。酸素の注入量は、導電率を低下させるべき層のドーピング・レベルによって決まる。
【００２１】
次に、層基板に化学的エッチングを施して、個々のＶＣＳＥＬが形成される。次に、アレイにおける２つの隣接ＶＣＳＥＬ１６０及び１６１の断面図である図３を参照する。図３に示すアレイは、上部表面から光を放射するものであり、ｐ−ｉ−ｎダイオードのｐ端子とｎ端子に接続するパッドを介して基板に結合することによって、取り付けられるように意図されている。ＶＣＳＥＬ１６０の取り付けパッドが、１４１及び１４２で示されている。本実施例の説明のため、パッド１４２はｎ端子に接続されている、すなわち、ブラッグ・リフレクタ１２４がｎ型半導体層から構成されているものと仮定する。しかし、当該技術者には明らかなように、下部リフレクタがｐ型層から構成されるデバイスは、本発明の教示から逸脱することなく、製作することが可能である。ｐ端子とｎ端子が、両方とも、基板から分離されるので、ｐ端子とｎ端子のそれぞれを適合する駆動回路に接続することによって、スイッチングが実施可能になる。
【００２２】
ＶＣＳＥＬは、１５０〜１５２で示す溝によって互いに分離されている。これらの溝は、バッファ層１２２内にまで延びている。溝は、下敷き基板内にも延ばしてもよいが、これは必須ではない。また留意すべきは、バッファ層１２２は完全な絶縁体である必要はないという点である。必要とされるのは、バッファ１２２によって、アレイ内の隣接ＶＣＳＥＬ間にかなりの量の電流が流れるのを阻止するのに十分な絶縁が施されることだけである。実際、バッファ層１２２を通って漏れる電流が、ｐ端子とｎ端子間に流れる電流の１０パーセント程度までならあ、有効なデバイスが得られる。
【００２３】
上述のように、発光領域１２８を通過する電流を、光がデバイスから出射する電極１３４のウィンドウの下に位置する領域だけに制限することが有効である。本発明の望ましい実施例では、上部ミラーのブラッグ・リフレクタ１２５の一部を絶縁体に変換した注入領域１３１及び１３２にこの制限がおこなわれる。このために、水素または酸素注入を利用することが可能である。
【００２４】
本発明の望ましい実施例の場合、１３３で示す第３の注入領域も利用される。注入領域１３３は、電流が電極１３５の下の発光領域１２８を通って流れるのを阻止するのに役立つ。ブラッグ・リフレクタ１２４に対する実際の接続は、１３６で示す溝領域において行われるのが望ましい。
【００２５】
上述のように、図３に示す本発明の実施例では、ハンダ・パッド１４１及び１４２を介した上載せ基板への取り付けにもできる。従って、電極１３４及び電極１３５は、取り付け作業を容易にするため、同じ高さになるように構成することが可能である。ｎ端子に対する接続とｐ端子に対する接続を同じ高さにするという制限のない実施態様の場合、溝１５５の底部における接続で十分であり、溝のフロアより高い構造、すなわち、ブラッグ・リフレクタ１２５の一部及び導体１３５の下の発光層は、省略することが可能である。
【００２６】
本発明による底面発光ＶＣＳＥＬアレイを製作することも可能である。この場合、バッファ層は、光がバッファ層を通って出射できるように、発光波長において透明でなければならない。また、光の一部が下部リフレクタから脱出できるようにするため、ブラッグ・リフレクタにおける層の数を減らさなければならない。さらに、ほぼ全ての光が反射によってバッファ層に戻されることを保証するため、図３に示す電極１３４のウィンドウに反射材料を充填するか、あるいは、上部ブラッグ・リフレクタの層数を十分に増やすことが必要になる。
【００２７】
本発明の上述の実施態様では、基板の上部に成長させた分離層が利用された。しかし、当該技術者には明らかなように、基板の導電率が十分に低ければ、基板が両方の機能を果たすことも可能である。上述のように、バッファ層として、非ドープＧａＡｓを利用することも可能である。さらに、ドーピングの追加によって、ＧａＡｓの導電率を許容可能なレベルまで低下させることも可能である。例えば、ドーパントとしてクロムを利用すれば、ドープされたＧａＡｓの導電率を許容可能な層にすることが可能である。従って、基板の導電率が十分に低ければ、ＶＣＳＥＬをＧａＡｓ基板上に直接製作することが可能である。
【００２８】
当該技術者には、以上の説明及び添付の図面から本発明に対するさまざまな修正が明らかになるであろう。いかに、本発明の実施態様の一部を例示して広範な実施の参考に供する。
【００２９】
（実施態様 １）
所定の波長の光を発生するためのＶＣＳＥＬ［１６０、１６１］であって、
第１の導電型の半導体によるエピタキシャル層を含む下部リフレクタ［１２４］と、
発光領域［１２８］と、
第２の導電型の半導体を含む上部リフレクタ［１２５］と、
前記下部リフレクタ［１２４］に電気的に接続された下部電極［１３５］と、前記上部リフレクタ［１２５］に電気的に接続された上部電極［１３４］と、所定の値より導電率が低く、前記下部リフレクタ［１２４］をバッファ層［１２２］にエピタキシャル成長させる結晶構造を有している前記バッファ層［１２２］とを備え、
前記下部リフレクタ［１２４］が前記バッファ層［１２２］に接触し、前記所定の値が前記第１の導電型の半導体の導電率の１０パーセント未満であることを特徴とする、
ＶＣＳＥＬ。
【００３０】
（実施態様 ２）
前記上部電極及び下部電極に、前記バッファ層［１２２］より同じ距離だけ高い平面表面が含まれていることを特徴とする、実施態様 １に記載のＶＣＳＥＬ［１６０、１６１］。
（実施態様 ３）
前記バッファ層［１２２］が前記所定の波長の光に対して透明であることを特徴とする、実施態様 １に記載のＶＣＳＥＬ［１６０、１６１］。
【００３１】
（実施態様 ４）
所定の波長の光を発生するための第１と第２のＶＣＳＥＬ［１６０、１６１］を含むＶＣＳＥＬ［１６０、１６１］アレイであって、各ＶＣＳＥＬ［１６０、１６１］は、
第１の導電型の半導体によるエピタキシャル層を含む下部リフレクタ［１２４］と、
発光領域［１２８］と、
第２の導電型の半導体を含む上部リフレクタ［１２５］と、
前記下部リフレクタ［１２４］に電気的に接続された下部電極［１３５］と、前記上部リフレクタ［１２５］に電気的に接続された上部電極［１３４］と、所定の値より導電率が低く、前記下部リフレクタ［１２４］をバッファ層［１２２］にエピタキシャル成長させる結晶構造を有している前記バッファ層［１２２］とを備え、
前記ＶＣＳＥＬ［１６０、１６１］のそれぞれの前記下部リフレクタ［１２４］が前記バッファ層［１２２］に接触し、前記第１と第２のＶＣＳＥＬ［１６０、１６１］が、前記バッファ層［１２２］内まで延びる溝［１５１］によって互いに電気的に分離され、前記所定の値が、前記第１と第２のＶＣＳＥＬ［１６０、１６１］間におけるクロストークを阻止するのに十分な低さであることを特徴とする、
ＶＣＳＥＬアレイ。
【００３２】
（実施態様 ５）
前記上部及び下部電極［１３５、１３４］に、前記バッファ層［１２２］より同じ距離だけ高い平面をなす表面が含まれていることを特徴とする、実施態様 ４に記載のＶＣＳＥＬ［１６０、１６１］アレイ。
（実施態様 ６）
前記バッファ層［１２２］が前記所定の波長の光に対して透明であることを特徴とする、実施態様 ４に記載のＶＣＳＥＬアレイ［１６０、１６１］。
【図面の簡単な説明】
【図１】  従来の自然酸化物による上面発光ＶＣＳＥＬの断面図である。
【図２】  本発明によるアレイをなすＶＣＳＥＬにミラー領域及び発光領域を設けるため、基板に堆積させられたさまざまな層の断面図である。
【図３】  本発明によるアレイ内における２つの隣接ＶＣＳＥＬの断面図である。
【符号の説明】
１０  垂直空洞面発光レーザ（ＶＣＳＥＬ）
１２、１２０  基板
１４  発光領域
１５、１６  スペーサ
１８  上部ミラー領域
１９  下部ミラー領域
２０，２１  交互層
２２、２７  電極
２５    絶縁領域
４０  メサ
１２２  バッファ層
１２４  下部リフレクタ
１２５  上部リフレクタ
１２８  発光領域
１３１、１３２，１３３  注入領域
１３４、１３５  電極
１３６  溝領域
１４１、１４２  パッド
１５０、１５１、１５２、１５５  溝
１６０、１６１  ＶＣＳＥＬ
【図１】
0004643776.tif 000002
【図２】
0004643776.tif 000003
【図３】
0004643776.tif 000004