(57)【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルのセルの持続電極及びアドレス持続電極に同時に電圧立ち上がり若しくは立ち下がりエッジを生成するように設計されたプラズマディスプレイパネル用の制御装置であって、前記生成される電圧は、前記立ち上がり若しくは立ち下がり期間中、初期電圧値から最終電圧値まで達するものであり、電力回収手段は、前記ディスプレイのセルにおける放電の持続フェーズ期間中の電力を回収するため、前記持続電極とアドレス持続電極との間に接続されるものである、前記制御装置において、
当該制御装置が、前記持続電極及びアドレス持続電極の一方の電圧を前記初期電圧値から前記最終電圧値にする第１の手段を含み、該第１の手段が、同時に、前記電力回収手段と協働して、前記持続電極及びアドレス持続電極の他方を前記最終電圧値にすることを特徴とする制御装置。
【請求項２】
前記電圧が立ち上がりエッジの場合、前記第１の手段は、前記最終電圧値を供給する電源とアースとの間に直列に接続されたスイッチ及びダイオードを含み、該ダイオードのアノードはアース側にあり、前記第１の手段は、第１の端部が前記スイッチとダイオードとの間の点に接続され且つ第２の端部が前記持続電極及びアドレス持続電極の一方に接続されるインダクターを更に含む、請求項１に記載の制御装置。
【請求項３】
前記電圧が立ち下がりエッジの場合、前記第１の手段は、前記最終電圧値を供給する電源とアースとの間に直列に接続されたスイッチ及びダイオードを含み、該ダイオードのカソードはアース側にあり、前記第１の手段は、第１の端部が前記スイッチとダイオードとの間の点に接続され且つ第２の端部が前記持続電極及びアドレス持続電極の一方に接続されるインダクターを更に含む、請求項１に記載の制御装置。
【請求項４】
前記電力回収手段は、前記持続電極及びアドレス持続電極の間に接続された一若しくはそれ以上のスイッチと直列にインダクターを含み、
前記第１の手段が、前記持続電極及びアドレス持続電極の一方の電圧を初期電圧値から前記最終電圧値にするとき、同時に前記持続電極及びアドレス持続電極の他方を該同一の最終電圧値にするため、前記電力回収手段の少なくとも１つのスイッチが閉じられる、請求項１〜３の何れか１項に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイのセルの持続電極及びアドレス持続電極での立ち上がりエッジ若しくは立ち下がりエッジの生成に関する。
【背景技術】
【０００２】
プラズマディスプレイのセルの以下Ｙｓと称する持続電極及び以下Ｙａｓと称するアドレス持続電極に同一の電圧の立ち上がりエッジ若しくは立ち下がりエッジを印加することは、公知の技術である。この場合が図１に示されており、図１は、ディスプレイセルの電荷が均等化されるフェーズ中におけるディスプレイセルの電極Ｙｓ，Ｙａｓに印加される電圧信号の一例を示す。この均等化フェーズは、リセットフェーズとして知られており、従来的には、プリズミングとして知られる電荷形成処理と、それに後続して、これらの電荷の“消去”として知られる電荷調整処理とを含み、その後、理想的には、セル内の内部電圧がほぼ同一である。電荷は、共面放電領域と称される共面電極間の放電領域、及び、非共面放電領域と称される非共面電極間の放電領域においてリセットされる。
【０００３】
図１に示すように、このリセット処理は、一般的に、共面放電領域において先ず実行され(フェーズ１)、次いで、非共面放電領域において実行される(フェーズ２)。フェーズ１中、プリズミング処理及び消去処理は、電極Ｙａｓに電圧傾斜(ramp)を印加することによって実行され、PDP(プラズマディスプレイパネル)のコラム電極（column  electrodes）が一定に保たれる。より正確には、放電領域における電荷の形成は、電極Ｙａｓに立ち上がり電圧傾斜を印加することによって得られ、後者の調整は、次いで、これらの同一の電極に立ち下がり電圧傾斜を印加することによって得られる。同様に、共面放電領域において電荷をリセットする処理(フェーズ２)は、セルの電極Ｙｓ，Ｙａｓに立ち上がり電圧傾斜及び次いで立ち下がり電圧傾斜を印加することからなる。
【０００４】
この図から分かるように、ゼロボルトと電圧Ｖｓの間の電圧立ち上がりエッジは、時刻ｔ１で２つの電極Ｙｓ，Ｙａｓに同時に印加される。
【０００５】
現在、この立ち上がりエッジは、２つの電極Ｙｓ，Ｙａｓに別々に生成及び印加されており、これにより、このエッジを生成するために２つの個別回路の使用が必要とされている。これらの各回路は電力損失をもたらす。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、ＰＤＰセルの電極Ｙｓ，Ｙａｓへの立ち上がり若しくは立ち下がりエッジ印加中におけるＰＤＰ制御装置内の電力損失を低減することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記目的の達成のため、制御装置内に既存の電力回収回路を用いることによって、ＰＤＰセルの電極Ｙｓ，Ｙａｓへの立ち上がり若しくは立ち下がりエッジ印加中におけるＰＤＰ制御装置内の電力損失を低減することを提案する。
【０００８】
本発明は、また、プラズマディスプレイパネルのセルの持続電極及びアドレス持続電極に同時に電圧立ち上がり若しくは立ち下がりエッジを生成するように設計されたプラズマディスプレイパネル用の制御装置であって、前記生成される電圧は、前記立ち上がり若しくは立ち下がり期間中、初期電圧値から最終電圧値まで達するものであり、電力回収手段は、前記ディスプレイのセルにおける放電の持続フェーズ期間中の電力を回収するため、前記持続電極とアドレス持続電極との間に接続されるものである、前記制御装置において、
当該制御装置が、前記持続電極及びアドレス持続電極の一方の電圧を前記初期電圧値から前記最終電圧値にする第１の手段を含み、該第１の手段が、同時に、前記電力回収手段と協働して、前記持続電極及びアドレス持続電極の他方を前記最終電圧値にすることを特徴とする制御装置に関する。
【０００９】
制御装置の電力回収手段の使用は、前記持続電極及びアドレス持続電極の他方に前記最終電圧値を印加する第２の専用回路の使用を無くすることを可能とし、同時に、装置における追加の電力消費を防止することを可能とする。
【００１０】
効果的には、前記第１の手段は、立ち上がりエッジの場合、前記最終電圧値を供給する電源とアースとの間に直列に接続されたスイッチ及びダイオードを含み、該ダイオードのアノードはアース側にあり、前記第１の手段は、第１の端部が前記スイッチとダイオードとの間の点に接続され且つ第２の端部が前記持続電極及びアドレス持続電極の一方に接続されるインダクターを更に含む。これらの手段は、非常に少ない電力の消費という効果を有する。
【００１１】
本発明は、添付図面を参照して、非限定的な例として示される後続の説明を読むことでより良く理解されるだろう。
【発明を実施するための最良の形態】
【００１２】
図２を参照するに、本発明の制御装置は、電極Ｙｓ，Ｙａｓに印加される電圧をロックする回路１と、電力回収回路２と、電極Ｙｓに電圧Ｖｓを印加する手段３とを含む。本発明によると、手段３は、電力回収回路２と協働して、同時に、手段３からの電圧をプラズマディスプレイの２つのセル電極Ｙｓ，Ｙａｓに印加する。パネルの電極Ｙｓ，Ｙａｓ間のキャパシタンスは、図中キャパシタＣ１により示される。同様に、一方側が電極Ｙｓ，Ｙａｓで、他方側がパネルのコラム電極（column  electrodes）Ｘの間のキャパシタンスが、図中キャパシタＣ２、Ｃ３により示される。これらのキャパシタンスは、点線にて図示されている。
【００１３】
ロッキング回路１は、４つのスイッチＩ１，Ｉ２，Ｉ３，Ｉ４からなる。２つのスイッチＩ１，Ｉ２は、電源Ｖｓを受ける電源端子とアースとの間に直列に接続される。これら２つのスイッチ間の中点は、ディスプレイのセル電極Ｙｓに接続される。２つの他のスイッチＩ３，Ｉ４は、また、電源Ｖｓを受ける電源端子とアースとの間に直列に接続される。これら２つのスイッチ間の中点は、ディスプレイのセル電極Ｙａｓに接続される。
【００１４】
手段３は、電源Ｖｓを受ける電源端子とアースとの間のダイオードＤ３に直列に接続されるスイッチＩ７を含む。ダイオードＤ３は、スイッチＩ７を通る電流がアースに流れるのを防止するような向きにされる。インダクターＬ２は、また、スイッチＩ７とダイオードＤ３の間の点と、電極Ｙｓとの間に接続される。当然に、手段３は、アドレス持続電極Ｙａｓに同様に接続されてもよい。
【００１５】
電力回収回路２は、ディスプレイセルの電極Ｙｓ，Ｙａｓ間に接続される。この回路は、例えば、欧州特許出願ＥＰ０  ７０４  ８３４に記載されたものであってよい。それは、電極Ｙｓ，Ｙａｓ間の２方向スイッチと直列に接続されたインダクターＬ１を含む。２方向スイッチは、スイッチＩ５が閉じた時に一方向の電流の流れを許容するダイオードＤ１に直列のスイッチＩ５と、それに並列に接続され、スイッチＩ６が閉じた時に反対方向の電流の流れを許容するダイオードＤ２に直列のスイッチＩ６とにより形成される。従って、スイッチＩ５及びスイッチＩ６の一方が閉じた時、インダクターＬ１は、図２でキャパシタＣ１，Ｃ２，Ｃ３により示されるディスプレイキャパシタンスに並列に接続され、後者と共振回路を形成する。ロッキング回路１と共にこの電力回収回路２の完全な動作は、欧州特許出願ＥＰ０  ７０４  ８３４に詳細に開示されている。この電力回収回路２は、一般的に、セルの放電の持続フェーズ期間中に使用される。このフェーズ外では、スイッチＩ５、Ｉ６は一般的に開いている。
【００１６】
本発明によると、電極Ｙｓ，Ｙａｓに電圧Ｖｓを同時に印加することが望まれるとき、スイッチＩ５は、電極Ｙｓに印加された電圧Ｖｓが電極Ｙａｓに伝わるように閉じられる。
【００１７】
本発明の制御装置の動作におけるこのフェーズが、図３に示される。電圧Ｖｓが電極Ｙｓ，Ｙａｓに印加されるべきとき、スイッチＩ７，Ｉ５が閉じられる。スイッチＩ５に対する閉状態の持続時間は、スイッチＩ７に対する閉状態の持続時間の約２倍に等しい。
【００１８】
より詳細には、時刻ｔ２では、スイッチＩ５，Ｉ７が閉じられる。効果的には、スイッチＩ５は、スイッチＩ５におけるスイッチイング損失を抑えるため、スイッチＩ７より少し前に閉じられてよい。電圧Ｖｓの電源から来る電流は、インダクターＬ２に送られる。電流は、インダクターＬ２において徐々に上昇し、電極Ｙｓに再度送られ、スイッチＩ５を介して電極Ｙａｓに送られる。電極Ｙｓ，Ｙａｓでの電圧は、それ故に徐々に上昇する。電極Ｙｓでの電圧上昇は、インダクターＬ１の存在に起因して電極Ｙａｓよりも少し前に生ずる。
【００１９】
可変時間ｔ３では、スイッチＩ７が開けられる。インダクターＬ２の両端間の電圧は、反転し、後者における電流が減少し始める。インダクターＬ２における電流の連続性は、ダイオードＤ３により確保される。この電流は、電極Ｙｓ，Ｙａｓに送られ続ける。インダクターＬ２における電流のキャンセルに対応する時刻ｔ４では、スイッチＩ５が開けられる。スイッチＩ１，Ｉ３は、この際に閉じられ、電源Ｖｓを供給する手段３を引き継ぐ。このスイッチＩ１，Ｉ３の閉成は、無関係に、スイッチＩ５よりも少し早く、同時に、若しくは少し後であってよい。
【００２０】
より簡易な態様では、手段３が省略されうり、スイッチＩ１は、電極Ｙｓの電圧を増加させるために使用される。しかし、この実施例は、図２の装置に比して大きな電力損失を生むだろう。それにも拘らず、これらの損失は、電極Ｙｓ，Ｙａｓの電圧を上昇させる専用回路を含む装置に比して小さくなる。
【００２１】
勿論、立ち上がりエッジ及びディスプレイセルの電極Ｙｓ，Ｙａｓへの負の電圧Ｖｓの印加の場合、ダイオードＤ３の向きが反転するだろう、即ちそのカソードがアースに接続されるだろう。この場合、スイッチＩ５の代わって閉じられるのは電力回収回路のスイッチ１６であろう。
【００２２】
この制御装置の効果は多岐にわたる。即ち、
−電極Ｙａｓの電圧を上昇させるのに第２の回路を必要としないこと。
−手段３及び電力回収回路２が、２つの電極Ｙｓ，Ｙａｓへの電圧Ｖｓの印加期間中において殆ど電力損失をもたらさないこと。
−手段３が、ＰＤＰセルの放電の持続フェーズ期間中に電力回収回路２の動作と干渉しないこと。
【図面の簡単な説明】
【００２３】
【図１】電圧立ち上がりエッジがセルの２電極Ｙｓ，Ｙａｓに同時に印加される場合の、セルの電極Ｙｓ，Ｙａｓに印加される電圧信号の一例を示す図である。
【図２】本発明の制御装置の回路図である。
【図３】電極Ｙｓ，Ｙａｓを電位Ｖｓに同時にする図２の装置の処理を示す。
【符号の説明】
【００２４】
Ｙｓ，Ｙａｓ    電極
１    ロッキング回路
２    電力回収回路
３    手段
【図１】
0004666973.tif 000002
【図２】
0004666973.tif 000003
【図３】
0004666973.tif 000004