(57)【特許請求の範囲】
【請求項１】
第１の導電タイプを呈するようにドープ処理されたシリコン本体領域と、
第２の導電タイプを呈するようにドープ処理されたシリコン・ゲート領域であって、前記シリコン本体領域と前記シリコン・ゲート領域との間の隣接領域を規定すべく、前記シリコン本体領域に部分的に重なるように配置されたシリコン・ゲート領域と、
前記シリコン本体領域と前記シリコン・ゲート領域との間の前記隣接領域内に配置された誘電層であって、前記隣接領域として前記誘電層を具える前記シリコン本体領域と前記シリコン・ゲート領域との組合せがシリコン・ベース電気光学装置の動的領域を規定している誘電層と、
前記シリコン・ゲート領域に結合された第１の電気接触子と、
前記シリコン本体領域に結合された第２の電気接触子と、
を具え、前記第１の電気接触子および前記第２の電気接触子に電気信号を加える際に、自由キャリヤが、前記誘電層の両側の前記シリコン本体領域および前記シリコン・ゲート領域内で同時に蓄積、除去、または反転し、それによって前記光信号の光電界が、前記シリコン・ベース電気光学装置の動的領域内の前記自由キャリヤ濃度変調領域と実質的に一致する、シリコン・ベース電気光学装置。
【請求項２】
前記シリコン本体領域に対する前記シリコン・ゲート領域の相対配置が、前記シリコン・ゲート領域および前記シリコン本体領域のドープ処理濃度および厚さと、前記誘電層の厚さの組合せで制御され、それによって前記第１の電気接触子および前記第２の電気接触子に電気信号を加える際に、前記誘電層に近い前記自由キャリヤ濃度変調ピークの位置が、前記光電界のピークの位置と実質的に一致する、請求項１に記載のシリコン・ベース電気光学装置。
【請求項３】
前記隣接領域における前記シリコン・ゲート領域内の前記光電界のサイズは、前記隣接領域における前記シリコン本体領域内の前記光電界のサイズに実質的に等しい、請求項１に記載のシリコン・ベース電気光学装置。
【請求項４】
前記シリコン・ゲート領域は、前記動的領域に関連する部分、および前記第１の電気接触子の位置に関連する外側部分を具えるものとして規定される、請求項１に記載のシリコン・ベース電気光学装置。
【請求項５】
前記シリコン・ゲート領域の厚さは、実質的に前記誘電層の位置に前記光電界のピークを維持するように選択される、請求項１に記載のシリコン・ベース電気光学装置。
【請求項６】
前記シリコン・ゲート領域は、ポリシリコン、アモルファス・シリコン、粒子サイズの強化ポリシリコン、粒子領域受動ポリシリコン、粒子整列ポリシリコン、歪みシリコン、実質的に単晶のシリコン、ＳｉｘＧｅ１−ｘ、および単晶シリコンからなる群から選択したシリコンの１つまたは複数の形を含み、ここで、ｘ＜１である、請求項１に記載のシリコン・ベース電気光学装置。
【請求項７】
前記シリコン・ゲート領域は、ポリシリコン、アモルファス・シリコン、粒子サイズの強化ポリシリコン、粒子領域受動ポリシリコン、粒子整列ポリシリコン、歪みシリコン、実質的に単晶のシリコン、ＳｉｘＧｅ１−ｘ、および単晶シリコンからなる群から選択されたシリコンの１つの形の単一層を含み、ここで、ｘ＜１である、請求項６に記載のシリコン・ベース電気光学装置。
【請求項８】
前記シリコン・ゲート領域は、ポリシリコン、アモルファス・シリコン、粒子サイズの強化ポリシリコン、粒子領域受動ポリシリコン、粒子整列ポリシリコン、歪みシリコン、実質的に単晶のシリコン、ＳｉｘＧｅ１−ｘ、および単晶シリコンからなる群内の１つまたは複数のシリコンの形から選択した、多層シリコンを含み、ここで、ｘ＜１である、請求項６に記載のシリコン・ベース電気光学装置。
【請求項９】
前記第１の電気接触子は、低い直列抵抗を与えながら、光信号損失を小さくするように、前記シリコン・ゲート領域の前記外側部分に沿って異なる位置に配置された複数の別個の接触領域を含む、請求項４に記載のシリコン・ベース電気光学装置。
【請求項１０】
前記シリコン・ゲート領域は、光学信号損失を少なくするように、前記動的領域内に１つまたは複数の角が丸い縁部を呈する、請求項１に記載のシリコン・ベース電気光学装置。
【請求項１１】
前記シリコン本体領域は、前記動的領域に関連する部分と、前記第２の電気接触子の位置に関連する外側部分とを具えるものとして規定された、請求項１に記載のシリコン・ベース電気光学装置。
【請求項１２】
前記シリコン本体領域の厚さは、実質的に前記誘電層の位置に前記光電界のピークを維持するように選択される、請求項１に記載のシリコン・ベース電気光学装置。
【請求項１３】
前記シリコン本体領域は、部分空乏シリコン、完全空乏シリコン、歪みシリコン、実質的に単晶のシリコン、ＳｉｘＧｅ１−ｘ、および単晶シリコンからなる群から選択したシリコンの１つまたは複数の形を含み、ここで、ｘ＜１である、請求項１に記載のシリコン・ベース電気光学装置。
【請求項１４】
前記第２の電気接触子は、低い直列抵抗を与えながら、光信号損失を小さくするように、前記シリコン本体領域の前記外側部分に沿って異なる位置に配置された複数の別個の接触領域を含む、請求項１１に記載のシリコン・ベース電気光学装置。
【請求項１５】
前記シリコン本体領域は、光学信号損失を少なくするように、前記動的領域内に１つまたは複数の角が丸い縁部を呈する、請求項１に記載のシリコン・ベース電気光学装置。
【請求項１６】
前記シリコン本体領域はｐタイプ導電性を呈し、前記シリコン・ゲート領域はｎタイプ導電性を呈する、請求項１に記載のシリコン・ベース電気光学装置。
【請求項１７】
前記シリコン本体領域はｎタイプ導電性を呈し、前記シリコン・ゲート領域はｐタイプ導電性を呈する、請求項１に記載のシリコン・ベース電気光学装置。
【請求項１８】
さらに、前記動的領域より有効屈折率が低く、前記シリコン・ベース電気光学装置の動的領域内に実質的に垂直および水平の光信号制限を与えるべく前記シリコン本体領域、前記誘電層領域、及びシリコン・ゲート領域の組合せを囲むように配置された周囲領域を具える、請求項１に記載のシリコン・ベース電気光学装置。
【請求項１９】
前記装置が電気光学変調器を具え、前記第１の電気接触子および前記第２の電気接触子に電気変調信号が加えられる、請求項１に記載のシリコン・ベース電気光学装置。
【請求項２０】
光学「１」および光学「０」位相状態の間の転移中にのみ交流電力を消費する、低電力装置である、請求項１９に記載のシリコン・ベース電気光学装置。
【請求項２１】
前記装置が集積型ＣＭＯＳトランジスタ技術に合った供給電圧より少ない、またはこれに等しい値の電気変調信号入力電圧で動作する、低電圧装置として規定される、請求項１９に記載のシリコン・ベース電気光学装置。
【請求項２２】
少なくとも１つの電気変調信号が前記第１の電気接触子および前記第２の電気接触子の少なくとも１つに入力として加えられる、複数の電気光学変調器を具える、請求項１に記載のシリコン・ベース電気光学装置。
【請求項２３】
シリコン基板、埋込誘電層、および表面シリコン層を含む、絶縁体上シリコン（ＳＯＩ）配置の一部として形成された装置であって、前記シリコン・ベース電気光学装置の前記シリコン本体領域が前記表面シリコン層内に形成されている、請求項１に記載のシリコン・ベース電気光学装置。
【請求項２４】
前記埋込誘電層は、シリコンより屈折率が低い材料を含む、請求項２３に記載のシリコン・ベース電気光学装置。
【請求項２５】
前記シリコン・ゲート領域が、前記シリコン・ベース電気光学装置の入力端での光信号反射を最小限に抑えるように、光信号が前記動的領域内に結合された場合に、装置の一部に沿って入力増加テーパを含む形状を具える、請求項１に記載のシリコン・ベース電気光学装置。
【請求項２６】
前記シリコン・ゲート領域が、前記シリコン・ベース電気光学装置の出力端での光信号反射を最小限に抑えるように、光信号が前記動的領域から結合された場合に、装置の一部に沿って出力減少テーパを含む形状を具える、請求項１に記載のシリコン・ベース電気光学装置。
【請求項２７】
前記シリコン本体領域が、前記シリコン・ベース電気光学装置内に一致する光モードを提供するように、光信号が前記動的領域内に結合された場合に、装置の一部に沿って入力減少テーパを含む形状を具える、請求項１に記載のシリコン・ベース電気光学装置。
【請求項２８】
前記シリコン本体領域が、前記シリコン・ベース電気光学装置から一致する光モードを提供するように、光信号が前記動的領域から結合された場合に、装置の一部に沿って出力増加テーパを含む形状を具える、請求項１に記載のシリコン・ベース電気光学装置。
【請求項２９】
それぞれ平行に配置された第１のアームおよび第２のアームの両方に光結合された入力導波路を具えるように規定された、入力光導波路スプリッタと、
前記入力光導波路スプリッタの第１および第２のアームに光結合された出力導波路部を具えるように規定された出力光導波路コンバイナと、
を具え、前記第１のアームは第１の電気光学変調器を具え、当該第１の電気光学変調器が、
第１の導電性タイプを呈するようにドープ処理されたシリコン本体領域と、
第２の導電タイプを呈するようにドープ処理されたシリコン・ゲート領域であって、前記シリコン本体領域と前記シリコン・ゲート領域との間の隣接領域を規定すべく、前記シリコン本体領域に部分的に重なるように配置されたシリコン・ゲート領域と、
前記シリコン本体領域と前記シリコン・ゲート領域との間の前記隣接領域内に配置された誘電層であって、前記隣接領域として前記誘電層を具える前記シリコン本体領域と前記シリコン・ゲート領域との組合せがシリコン・ベースの前記電気光学変調器の動的領域を規定している誘電層と、
前記シリコン・ゲート領域に結合された第１の電気接触子と、
前記シリコン本体領域に結合された第２の電気接触子と、
を具え、前記第１の電気接触子および前記第２の電気接触子に電気信号を加える際に、自由キャリヤが、前記誘電層の両側の前記シリコン本体領域および前記シリコン・ゲート領域内で同時に蓄積、除去、または反転し、それによって前記光信号の光電界が、前記第１の電気光学変調器の動的領域内で前記自由キャリヤ濃度変調領域に実質的に一致する、マッハ−ツェンダー干渉計。
【請求項３０】
前記干渉計がさらに、前記第２のアームに沿って配置された第２の電気光学変調器を具え、当該第２の電気光学変調器が、
第１の導電性タイプを呈するようにドープ処理されたシリコン本体領域と、
第２の導電タイプを呈するようにドープ処理されたシリコン・ゲート領域であって、前記シリコン本体領域と前記シリコン・ゲート領域との間に隣接領域を規定すべく、前記シリコン本体領域に部分的に重なるように配置されたシリコン・ゲート領域と、
前記シリコン本体領域と前記シリコン・ゲート領域との間の前記隣接領域内に配置された誘電層であって、当該誘電層を具える前記シリコン本体領域と前記シリコン・ゲート領域との組合せが前記第２の電気光学変調器の動的領域を規定している誘電層と、
前記シリコン・ゲート領域に結合された第１の電気接触子と、
前記シリコン本体領域に結合された第２の電気接触子と、
を具え、前記第１の電気接触子および前記第２の電気接触子に電気信号を加える際に、自由キャリヤが、前記誘電層の両側の前記シリコン本体領域および前記シリコン・ゲート領域内で同時に蓄積、除去、または反転し、それによって前記光信号の光電界が、前記第２の電気光学変調器の動的領域内で前記自由キャリヤ濃度変調領域に実質的に一致する、請求項２９に記載のマッハ−ツェンダー干渉計。
【請求項３１】
前記入力および出力光導波路は、前記シリコン本体領域に形成される、請求項２９に記載のマッハ−ツェンダー干渉計。
【請求項３２】
前記シリコン・ゲート領域は、光伝送を支持することが可能なシリコンの形を具え、前記入力および出力光導波路は前記シリコン・ゲート領域内に少なくとも部分的に形成された、請求項２９に記載のマッハ−ツェンダー干渉計。
【請求項３３】
前記入力および出力光導波路は、前記第１の電気光学変調器の前記動的領域によって規定された、前記シリコン・ゲート領域、前記誘電層、および前記シリコン本体領域の組合せによって形成される、請求項２９に記載のマッハ−ツェンダー干渉計。
【請求項３４】
同じ長さではない前記第１のアームと前記第２のアームとを具える、請求項３０に記載のマッハ−ツェンダー干渉計。
【請求項３５】
前記入力光導波路スプリッタは、前記第１のアームおよび前記第２のアームに対して、５０対５０以外の入力光信号電力比を呈する、請求項３４に記載のマッハ−ツェンダー干渉計。
【請求項３６】
複数の別個の干渉計を具える、請求項２９に記載のマッハ−ツェンダー干渉計。
【請求項３７】
前記複数のマッハ−ツェンダー干渉計は、並列構造で配置される、請求項３６に記載のマッハ−ツェンダー干渉計。
【請求項３８】
前記複数のマッハ−ツェンダー干渉計は、直列構造で配置される、請求項３６に記載のマッハ−ツェンダー干渉計。
【請求項３９】
前記第１のアームに沿って配置された前記第１の電気光学変調器は、前記シリコン・ゲート領域が前記第１のアームの光導波路外部に配置され、前記シリコン本体領域が前記第１のアームの光導波路内部に配置されるように形成され、
前記第２のアームに沿って配置された前記第２の電気光学変調器は、前記シリコン本体領域が前記第２のアームの光導波路外部に配置され、前記シリコン・ゲート領域が前記第２のアームの光導波路内部に配置されるように形成される、請求項３０に記載のマッハ−ツェンダー干渉計。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン・ベース電気光学変調器に関し、より詳細には、十分な高速動作を行うように、ＳＯＩ技術に基づき、シリコン・絶縁体・シリコンキャパシタ（ＳＩＳＣＡＰ）ガイド幾何形状を利用した電気光学変調器に関する。
【背景技術】
【０００２】
家庭用光ファイバおよびローカル・エリア・ネットワーク（ＬＡＮ）などの様々なシステム用の１３３０および１５００ｎｍの光ファイバ通信波長で昨日するシリコン・ベース光通信構成要素は、ＣＭＯＳ技術の良く知られている技術を使用したシリコン基板と共に、光要素および高度電子工学を一体化させることができた結果の徹底的な調査の対象である。
【０００３】
導波路、結合器、およびフィルタなどの受動シリコン構造は、徹底的に研究された。このような通信システム用の光ビームを操作する手段としての重要性にも関わらず、変調器およびスイッチなどの動的シリコン装置（すなわち、旋回可能装置）に関する研究はあまり報告されていない。シリコンの温度を変化させることによってシリコンの屈折率を変調する場合に、いくつかのシリコン・ベース熱光学動的装置が設計され、それによってその後装置の出力で輝度変調を作り出すのに使用される位相変調および吸収を誘発する。それにも関わらず、熱光学効果はむしろ低速であり、１Ｍｂ／秒の変調周波数までの装置速度にしか使用できない。したがって、（通信システムを含む多くのシステムにおいてより多くの利益がある）より高い変調周波数には、電気光学動的装置が必要である。
【０００４】
提案された電子光学装置の多くは、屈折率の実際と想像部分の両方を変えるように、自由キャリヤ分配効果を利用している。元のままの純結晶シリコンが直線電気光学（Ｐｏｃｋｅｌｓ）効果を示さず、Ｆｒａｎｚ−Ｋｅｌｄｙｓｈ効果およびＫｅｒｒ効果による屈折率の変化が非常に弱いので、この利用が使用されている。自由キャリヤ吸収変調器では、以下に詳細に論じるように、構造の光吸収の変化が、出力輝度変調に直接変換される。マッハ−ツェンダー変調器、全反射（ＴＩＲ）ベース構造、クロス・スイッチ、Ｙスイッチ、リング共振器、およびＦａｂｒｙ−Ｐｅｒｏｔ共振器などの、光学装置の特定領域内の位相変調はまた、出力強度を変調するのに使用される。
【０００５】
電子光学装置の自由キャリヤ集中は、キャリヤの射出、蓄積、除去、または逆転によって変えることができる。現在までに調査されたこのような装置の多くは、いくつかの共通の特徴を呈する。すなわち、これらの装置は、かなりの変調長さを得るためには、長い相互作用長さ（例えば、５〜１０ｍｍ）および１ｋＡ／ｃｍ３より高い射出電流密度が必要である。低コストの小型装置配置を作るための高レベルの一体化および小型化を達成するため、相互作用長さが長いのは望ましくない。高電流濃度は、構造を加熱した結果による望ましくない熱光学効果を含むこともあり、実際、自由なキャリヤ動作に関連するものに対する実際の屈折率変化への反対の効果を引き起こし、それによってその効果が小さくなる。
【０００６】
図１は、ＳＯＩ構造上の持ち上げられたリブ導波路を使用して形成された、例示的な従来技術のシリコン・ベース電子光学位相変調器１を示している。電子光学位相変調器１は、光信号伝播方向がまたインサート内に示されている場合に、変調器１の光導波路を形成するため（インサート内に示すように）横方向に延びるリブ構造３を含むように加工された真性（単晶）シリコン２の層を含んでいる。真性シリコン層２は、従来の絶縁体上シリコン（ＳＯＩ）ウェーハ構造の上層として図示されており、さらに埋込酸化物（ＢＯＸ）層４およびシリコン基板５を備えている。示された構造は、ＰＩＮダイオード・変調器を形成し、上に説明するように、自由キャリヤ分配効果を使用することによって、シリコン・リブ導波路３内の屈折率を変化させるように配置されている。この特定の例では、シリコン層２は、第１の電気接触子７と接触する濃密にドープ処理されたｐタイプ領域６を含むように形成されている。図では、層２はさらに、濃密にドープ処理された領域８および関連する第２の電気接触子９を含む。一実施例では、領域６、８は、ｃｍ３毎に約１０２０のキャリヤ上に添加濃度を呈するようにドープ処理することもできる。このＰＩＮ構造では、ｐタイプ領域６およびｎタイプ領域８は、リブ３の両側に間隔を置いて配置されており、それによって真性シリコンがリブ３とシリコン層２の両方の濃密にドープ処理された領域間にある。
【０００７】
動作中、第１および第２の電気接触子は、ダイオードを前方向に偏倚させ、それによって導波路３内に自由キャリヤを射出するように、電圧供給部に接続されている。自由キャリヤの増加により、（以下に、Ｄｒｕｄｅモデルを使用して論じるように）シリコンの屈折率が変化し、それによって導波路を通して伝達される光の位相変調が得られるように使用することができる。しかし、光学変調器として働くように、電気光学変調器１の動作速度は、リブ３内の自由キャリヤの寿命と、前方向偏倚が取り除かれた場合のキャリヤ拡散率によって制限される。このような従来技術のＰＩＮダイオード位相変調器は普通、前方向偏倚動作用に１０〜５０Ｍｂ／秒の範囲内の動作速度を有する。キャリヤ寿命「キラー」として働く、シリコン内に不純物を導入することによって、切換速度を増加させることができるが、導入された不純物は光伝送に悪影響を及ぼす。しかし、速度への重要な影響はＲＣ時間一定製品によるものであり、この場合前方偏倚の静電容量（Ｃ）が、前方偏倚のＰＮ接合部の除去層幅の減少により非常に大きくなる。理論的には、ＰＮ接合部の高速動作は逆偏倚で達成することができるが、これはＣＭＯＳ過程と互換性がない、大きな駆動電圧および長い装置長さを必要とする。
【特許文献１】同時係属仮特許出願第６０／４５８，５０１号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、低コスト、低電流密度、低電力消費、高変調深度、低電圧要求、および高速変調を与えながら、サブミクロン領域内で実行できる電気光学効果に基づく光学変調器構造に対する切迫した要求がある。
【課題を解決するための手段】
【０００９】
従来技術に残っている必要は、シリコン・ベース電気光学変調器、より詳細には、低光損失、および高速動作を提供する光案内制限幾何形状を備えた新規のＳＩＳＣＡＰ設計を利用する、ＳＯＩウェーハ上に電気光学変調器の形成に関する、本発明によって取り扱われている。
【００１０】
本発明によると、補完的にドープ処理されたシリコン領域（これ以下、「本体」領域および「ゲート」領域と定義する）が、間に配置された比較的薄い「ゲート」誘電層で一部過度に互いに形成されており（したがって、ＳＩＳＣＡＰ構造を形成する）、ドープ処理されたゲート領域／誘電体／ドープ処理された本体領域の層状配置に関連する領域はその後、変調中の各ドープ処理された領域内外への自由キャリヤ移動の位置を規定する。本体および／またはゲート領域を説明する内容で使用される場合、「比較的薄い」という用語は、２分の１ミクロン未満の厚さを規定することを意図している。第１のドープ処理された領域は、ＳＯＩ構造の薄い（すなわち、サブミクロン）表面シリコン層に形成され、重畳誘電体および補完的ドープ処理シリコン層を形成するのに従来のＣＭＯＳ加工が使用され、この加工は各領域内に所望のドープ処理濃度プロファイルを提供することが可能である。下にある本体（または表面）シリコン層は、一部除去されたまたは完全に除去されたＣＭＯＳ要素、歪みシリコン、ＳｉｘＧｅ１−ｘ、単晶シリコン、またはそのあらゆる組合せを含んでいてもよい。誘電層は、装置が偏倚された場合に、本体領域とゲート領域の間のキャリヤ伝送に対するバリアとして働く本体およびゲート領域内外へのキャリヤの十分な伝送を行う、材料（または、複数の材料の超薄層）でできている。例えば、酸化ハフニウム、オキシニトライド、酸化ビスマス、窒化ケイ素、二酸化ケイ素、またはこれらの材料の多層組合せを使用することができる。下にあるシリコン・ゲート層は例えば、ポリシリコン、アモルファス・シリコン、粒子サイズの強化または粒子境界受動シリコン、歪みシリコン、ＳｉｘＧｅ１−ｘ、ほぼ単晶または単晶シリコン、またはこれらの形のシリコンの組合せを含んでいてもよい（これらの形のシリコンの様々なものは、以下に論じるように、改良したキャリヤ移動度および／または少ない光損失に関連している）。ケイ素化合物領域に対する接触の形の電気接続がその後、各ドープ処理ゲートおよび本体領域になされる。変調する光信号は、比較的薄い（ドープ処理された）表面光導波路層内に結合され、電気変調信号が電気接続に加えられ、その結果、導波路層を出るときに光信号が位相変調する。
【００１１】
本発明の利点は、動的自由キャリヤ移動領域内の軽くドープ処理された領域および接触領域内のより濃密にドープ処理された領域を提供するように、シリコン層のドープ処理を制御できることである。したがって、直列抵抗が最小化され、同時により小さい光学損失になる。直列抵抗は、ゲート領域および本体領域の両方に第２の接触子を追加することによって、さらに小さくすることができる。さらに、本発明のＳＩＳＣＡＰ設計により、自由キャリヤ分配がピークの（またはピークに近い）光電界にほぼ重なって、同時にゲート誘電体の各側のキャリヤを蓄積、除去、または反転させる。有利には、横および縦のドープ処理プロファイルは、これらおよび他の装置属性を与えるようにＣＭＯＳ加工によって制御することができる。例えば、本体およびゲート領域内の横ドープ処理変更は、多数のマスク定義およびインプラントを使用することによって行うことができる。ゲートおよび本体領域内の縦ドープ処理プロファイルは、単一の動的制御埋込み過程、異なる添加物濃度および／またはインプラント・エネルギーの多数のインプラント、および／または各層が異なる添加物濃度を有する多層シリコン被着により（ランク付けされた１つの形で）制御することができる。
【００１２】
本発明によると、従来のＣＭＯＳ加工および装置要素は、サブミクロン寸法を有する電気光学変調器を形成するのに使用される。変調器は静電容量構造に基づいているので、静的モードでは電力を引かず（すなわち、論理状態を保持するのに電力が必要なく）、それによって従来技術の装置配置と比較すると、電力消費の明らかな減少が示される。
【００１３】
本発明のサブミクロン電気光学変調器を提供するのに使用できる、様々なＳＩＳＣＡＰ構造と、ドープ処理配置、ポリシリコン粒子寸法増大、および粒子境界受動技術が存在する。本発明は、最新技術のＣＭＯＳ加工分野において行われる進展を利用することが期待される。例えば、本発明の教示は、ナノメートル寸法のＣＭＯＳ装置に使用される材料などの、代替誘電ゲート材料に対応する。
【００１４】
次に図面を参照すると、同様の数字はいくつかの図で同様の部分を示している。
【発明を実施するための最良の形態】
【００１５】
本発明のシリコン・ベース電気光学装置の特定の例示的な構造を説明する前に、以下の説明は、本発明の動作がこれに基づくシリコン内の変調機構の概要を説明するものである。図示した実施形態のいくつかのものが変調構造に関連しているが、本発明のＳＩＳＣＡＰベース幾何形状は、以下に説明する電気光学効果（キャリヤ移動）を利用するあらゆるシリコン・ベース装置で利用できることを理解されたい。
【００１６】
上に説明したように、純粋な電気光学効果はシリコン内には存在しない、または非常に弱いので、自由キャリヤ拡散および熱光学効果だけが変調用の潜在的な機構を提供する。目下の関心事の速度（Ｇｂ／秒以上）には、自由キャリヤ拡散だけが効果的であり、それによって本発明の配置は、良く知られているＤｒｕｄｅ式に関連した以下の関係式によって、一次近似値で説明される自由キャリヤ拡散に基づいている。
【００１７】
【数１】
0004820649.tif 000002
【００１８】
式中、ΔｎおよびΔｋは実際の屈折率の変化および想像屈折率の変化をそれぞれ決め、ｅは電荷であり、λは光波長であり、ε０は自由空間の誘電率であり、ｎは真性シリコンの屈折率であり、ｍは有効質量であり、μは自由キャリヤ移動度であり、ΔＮは自由キャリヤ濃度変化である。下付き文字のｅおよびｈは、それぞれ電子および空孔による寄与のことをそれぞれ言う。シリコン中の電気光学効果の実験的評価が行われ、ほとんどの光通信システム（１３３０および１５５０ｎｍ）での関心事の波長に対する自由電子および空孔濃度の関数としての屈折率変化は、Ｄｒｕｄｅ式と良く一致していることが分かった。電気光学変調器などの装置の動作を理解する目的で、屈折率の変化のこれらの値はその後、以下の式で定義される自由キャリヤ誘導位相シフト（Δφ）および吸収係数（Δα）の変化に関して分析される。
【００１９】
【数２】
0004820649.tif 000003
【００２０】
式中、Ｌは電気光学変調器の光伝播方向に沿った動的長さである。本議論の目的で、位相シフトはより大きな効果であり、以下に論じる電子光学変調器は基本的に位相変調器としての特徴を示すことができる。
【００２１】
添付の図面に関連して以下に説明するように、絶縁体上シリコン（ＳＯＩ）材料および技術は、自由キャリヤベース電気光学位相変調装置を実現するように、本発明のシリコン・絶縁体・シリコンキャパシタ（ＳＩＳＣＡＰ）構造により利用される。実際、本発明の装置は、現時点で使用されている様々なＳＯＩＣＭＯＳ過程の層厚さに対応するＳＩＳＣＡＰ設計を使用して作り出される。図１の従来技術のＰＩＮ構造などの、従来技術で実現された比較的大きな装置と対照的に、本発明の変調器装置の寸法は、独自のＳＩＳＣＡＰ構造を利用することによって小さくなり、その結果、光学ガイド内で光電界と変調されたキャリヤ濃度の間の重畳が大きくなる。実際、本発明のＳＩＳＣＡＰガイド設計を使用することによって、装置の光挿入損失が、ガイド芯とクラッドの間の固有の有効指数対照を使用することにより少なくなり、それによって装置電極に関連する損失が少なくなる。さらに、以下に説明するように、ＳＩＳＣＡＰ配置により、小さな装置幾何形状を使用することによって、シリコン内の超高速変調が可能になり、ＲＣ時間定数が所要のデータ伝送速度と一致することが可能になる（例えば、１Ｇｂ／秒以上、少なくとも１０Ｇｂ／秒に近づく）。
【００２２】
次に図面を参照すると、図２〜５は、本発明による電気光学変調器を形成するのに利用できる１式の例示的ＳＩＳＣＡＰ幾何形状を示している。これらの様々な幾何形状は例示することを意図しただけであり、本発明の様々な特徴を示すことを理解されたい。最も一般的な形では、各領域の内外への自由キャリヤ（電子および空孔）を同時に移動させるように、比較的薄い誘電体の何れか側に配置された相補的にドープ処理されたシリコン領域を含む、ＳＩＳＣＡＰの形のあらゆる装置構造が、本発明の範囲内に含まれると考えられる。さらに、各幾何形状に基づく特定の電気光学装置の詳細を以下に詳しく論じるが、これらの図は単に本発明の意図を読者に親しみのあるものにするために利用されている。さらに、図示した領域の隅部の様々なものが「丸みを帯びて」おり、この丸みを縁部影響に関連する光損失を少なくするのに使用することもできる。２００３年３月２８日出願の本出願人の同時係属仮特許出願第６０／４５８，５０１号に開示されたようなＣＭＯＳ隅部丸み技術を使用して達成することができる。
【００２３】
図２は、単晶シリコン領域１０を含み、以下に説明するように、ＳＯＩ構造の比較的薄い（サブミクロン）光導波シリコン表面層からできている、本発明の第１の例示的構造を示す。適当なドープ処理（この場合、ｐタイプ）が、層１０内に変調装置の第１の（本体）領域を形成するのに使用されている。本体領域１０は例えば、一部除去されたまたは完全に除去された構造、歪みシリコン、ＳｉｘＧｅ１−ｘ、ほぼ単晶シリコン、単晶シリコン、またはこれらの形のシリコンの１つまたは複数の多層組合せを含むことができる。本発明によると、反対にドープ処理された（この場合、ｎタイプ）比較的薄い（すなわち、サブミクロン）シリコン領域１２が、単晶シリコン領域１０の一部に重なるように配置されており、この領域は「動的」装置領域と考えられ、図２〜５の参照番号１６によって定義されている。シリコン領域１２は、ポリシリコン、アモルファス・シリコン、歪み層シリコン、粒子サイズの強化シリコン、粒子境界受動シリコン、粒子整列シリコン、ＳｉｘＧｅ１−ｘ、ほぼ単晶シリコン、単晶シリコン、またはそのあらゆる組合せなどのあらゆる適切な形のシリコンを備えることができる。いくつかの場合では、ポリシリコンは、アモルファス・シリコンより高い電子／空孔移動度および低い光損失を示すという点において、装置性能の観点から好ましいことがある。一方、アモルファス・シリコンは、ポリシリコン被着より均一で平面的な表面を作り出すという点において、加工の観点から好ましいことがある。焼鈍の後にアモルファス・シリコン内にシリコンを埋め込むことにより、アモルファス・フィルムの粒子寸法が大きくなる。粒子寸法に対するさらなる改善は、粒子寸法を単晶構造に近づける種触媒を使用することによって達成することができる。実際、エピタキシャル横過成長（ＥＬＯ）および金属誘導横結晶化（ＭＩＬＣ）を含む、いくつかの種子技術が存在する。実際、ＥＬＯは単晶構造を実現し、各単晶層間にゲート酸化物を備える多数の単晶シリコン層を形成することが可能である。ＥＬＯ技術は、約９７０℃の温度で行われるが、いくつかの応用例ではこの温度は高すぎることがある。長さおよび幅の両方が約数十ミクロンのポリシリコン粒子を形成するのに、ＭＩＬＣ技術を使用することができる。ＭＩＬＣ技術は、過程を開始、または「種まき」するのに、アモルファス・シリコン層上の誘電被膜を通して形成された開口を使用する。ニッケルなどの金属がその後、種まき窓の上に被着され、窒素環境で２０時間約５６０℃の温度でその後に焼鈍することによって横結晶化が行われる。ＭＩＬＣ過程の結晶化速度は、約４．３μｍ／時間である。追加の焼鈍を、所望の場合、粒子寸法をさらに大きくするように、ニッケル種子領域の除去後に、行うこともできる。最後に、ポリシリコン対アモルファス・シリコン対上記形のシリコンの他のものの使用は、設計上の選択であり、本発明の目的で何れを選択してもよい。便利にするため、以下の説明では時々、ゲート領域を「ポリシリコン・ゲート」と言うことがあり、これは単に例示的なものであって、本発明の範囲を制限するものと考えるものではない。
【００２４】
図２に戻って、誘電領域１４が領域１０、１２を囲むように配置されており、「ゲート」誘電体１８がシリコン領域１０と１２の間の動的装置領域１６内に形成されている。以下に論じるように、周辺誘電領域１４は導波路クラッド領域として働き、動的領域より低い有効屈折率を示し、周囲誘電領域１４は、有効屈折率が電気光学装置内にほぼ縦および横の光信号制限を与えるように、動的領域から離れて小さくなるように配置されている。比較的薄いゲート誘電体１８は、本発明の容量性構造の本体とゲート「板」の間に配置された誘電材料を備えている。したがって、誘電体１８は、高速性能用の構造物を比較的速く充電／放電可能な材料を含んでいるべきである。酸化ハフニウム、オキシニトライド、酸化ビスマス、窒化ケイ素、酸化ケイ素、およびこれらの材料の組合せなどの材料を使用することもであきる。明確にするため、図２（および以下の図３〜５）ではゲート誘電体１８だけに陰影を付けている。
【００２５】
以下に論じるように、間隙部１８は、本発明のＳＩＳＣＡＰ構造の変調性状により、ｐドープ処理本体１０およびｎドープ処理ゲート１２内外への動的領域１６内の自由キャリヤの移動を容易にするように使用される「ゲート誘電」領域として考えることができる。重要なことに、ＣＭＯＳ技術加工の良く知られている要素により、（Ｗａｃｔｉｖｅと規定される）動的領域の幅と（ｔ０ｘと規定される）ゲート誘電領域１８の厚さの両方を十分制御することが可能になり、それによって本発明の変調器に関連する高速切換機能（例えば、１Ｇｂ／秒を超える切換速度）が提供される。以下に論じる様々な点の中で、領域１８は「ゲート誘電体」または「ゲート酸化物」と言うことがあるが、「酸化物」は本発明の変調器装置に使用できる誘電体の例示的形態に過ぎず、代替ゲート誘電材料が当業界では知られており、例えばナノメートル寸法のＣＭＯＳ加工で使用されている。
【００２６】
本発明により使用できる第２のＳＩＳＣＡＰ幾何形状が、図３に示されている。この場合、ｎドープ処理シリコン領域２０（上に論じたシリコンの形の１つまたは複数を備えるシリコン領域２０）が、ｐドープ処理された単晶シリコン層１０と同一平面上になるように形成されており、領域２０の段差延長領域が層１０の端部を覆うように配置されており、それによって上記のように動的領域１６が形成される。好ましい製造過程ではしたがって、ＳＯＩウェーハの上側シリコン層をマスキングし、その後ドープ処理して、領域１０と２０の両方を形成することができる。図３のＳＩＳＣＡＰ幾何形状はまた、層１０と領域２０の隣接部の間に配置された「ゲート酸化物」１８を含む。図４は、本発明により使用できるさらに別のＳＩＳＣＡＰ幾何形状を示しており、追加の誘電層化をガイド性能を妥協することなく、追加のゲートおよび本体接触を追加するのに使用できる。この場合、ｎドープ処理シリコン領域２２が単晶層１０の上に形成され、動的領域１６を形成するのに使用される下向きに延びる端部領域を含む。また図では、ゲート酸化物１８は、層１０および領域２２の隣接部の間の動的領域１６内に含まれている。図５の配置は、図４のＳＩＳＣＡＰ構造の変形形態であると考えられ、図５の実施形態のゲート領域２４は対称的な幾何形状を示すように形成され、装置（図示されている）のゲートおよび／または本体領域に対して追加の接触領域を利用することが可能である。図２〜５の実施形態それぞれでは、層１０は変調器装置の「本体」領域として考えることができ、領域１２、２０、２２、または２４は変調器装置の「ゲート」領域として考えることができる。
【００２７】
上に説明するように、本発明のＳＩＳＣＡＰ幾何形状の重要な態様と、従来技術を凌ぐ主な進歩は、装置に関連する光学界および自由キャリヤ移動領域の最適な重畳が可能になるという点である。図６は、装置内の照明または光案内中に存在するような光電界の大きさの輪郭を示す、図２の幾何形状を使用して形成される単純化した変調器配置を含んでおり、これらの輪郭は参照記号「ＯＥ」で示されている。図６に斜線で示した、この光電界と自由キャリヤ移動領域の間の重畳は明らかであり、図１のＰＩＮ構造などの従来技術の配置を凌いでより改善されていると考えられる。実際、光電界と自由キャリヤ移動領域の重畳は、以下の図面の様々なもので示すように、本発明の各実施形態で重要である。
【００２８】
図７（ａ）〜（ｄ）のグラフ状の図は、上に論じた例示的ＳＩＳＣＡＰ幾何形状それぞれの光学モード／自由キャリヤ重畳領域を示しており、図７（ａ）の図は図２の構造に、図７（ｂ）は図３の構造に、図７（ｃ）は図４の構造に、また図７（ｄ）は図５の構造に関連している。図に示すように、各構造は特定のＳＩＳＣＡＰ変調器設計の幾何形状にも関わらず、同じ制限領域を示している。実際、各装置では、ｎＨ２＞ｎＨ１、ｎＨ２＞ｎＨ３、ｎＶ２＞ｎＶ１、およびｎＶ２＞ｎＶ３であり、それによって縦横両方の光学制限が提供される。したがって、本発明のＳＩＳＣＡＰ幾何形状により、制限境界は一致したままになる。上に説明し、また以下に論じるように、本発明のＳＩＳＣＡＰ構造の別な利点は、ＳＩＳＣＡＰ構造は直流電力を消費しない（すなわち、装置は論理「０」または論理「１」を維持し、遷移中のみに電力を引き出す）ということである。従来技術（図１などの）のＰＩＮ接合配置は、静止状態で電力を引き出し続け、光通信システム内で低電力消費を維持しようとする場合に問題である。連続して電力を引き出すことにより、装置温度も上昇し、所望の自由キャリヤ効果が小さくなる。
【００２９】
本発明の様々な態様のこのような基本的な理解で、図８は本発明により形成された電気光学変調器装置３０の第１の実施形態を示している。示すような装置を形成するのに使用できる様々な加工技術が存在することを理解されたい。本発明は、固有の有効指数案内を示す、ＳＩＳＣＡＰ構造により、光電界および自由キャリヤ領域の独自の重畳の利用を対象としている。したがって、本発明の構造は、適用可能な動作に必要な様々な装置要素、要素位置、および関連するドープ処理レベルを生じるあらゆる適用可能な加工順序を使用して形成することができる。それぞれの場合、本発明の基本は、ＳＩＳＣＡＰ構造を形成するように、比較的薄いサブミクロン表面シリコン層内および上に変調器要素を組み込む、ＳＯＩウェーハの利用であり、また有利にはキャリヤおよび光学資源を維持するようにＳＯＩ構造の埋込酸化（または誘電）層を利用する。図８を参照すると、変調器３０の基本的ＳＯＩ構造は、シリコン基板３２と、埋込酸化物（ＢＯＸ）層３４と、比較的薄いサブミクロン表面シリコン層１０と、ゲート誘電層１８と、比較的薄いポリシリコン・ゲート層１２と、重畳誘電体１４とを含み、ＢＯＸ層３４および誘電体１４の存在により、ｘおよびｙ方向の両方に光学制限を備えるシリコン光導波路を形成するように組み合わされる。図８に示すように、層３６は、ＢＯＸ層３４の唯一の表面部３８に沿って配置されるように加工されている。本発明の目的で、ＢＯＸ層３４は、伝播信号路に沿って光損失を少なくするように、０．２μｍ未満の厚さを備えていることが望ましい。
【００３０】
図８の変調器３０の構造は、図２に関連して上に論じた特定のＳＩＳＣＡＰ幾何形状を反映しているように思われる。したがって、参照番号１０、１２、１４、１６、１８は、上に論じたのと同じ装置領域に関連して図８でも示されている。特に、本体領域１０およびゲート領域１２に関連したドープ処理レベルが図８に示されている。ＳＯＩ構造の比較的薄いサブミクロン・シリコン表面層１０は、動作要件を満たして電気光学変調器３０の本体領域を形成するように、適当な領域内で適切にドープ処理されている。特に、本体領域１０の端部４０はいくらか濃密にドープ処理されており（例えば、約１０１９ｃｍ−３、および図８でｐ＋として示す）、第１の変調器／本体接触子４２を含むようにその後加工されている。接触子４２は、タンタル、コバルト、ニッケル、モリブデン、タングステン、またはチタンなどの金属をｐ＋領域４０内で反応させることによって形成されるケイ化物領域を備えていることが好ましい。光学モードが支持され、キャリヤ変調が中で起こる動的領域に関連する、本体領域１０の部分４４は、約１０１７ｃｍ−３でより軽くドープ処理されている。上に説明するように、ｐ＋部分４０およびｐタイプ部分４４を両方形成する従来のＣＭＯＳ加工技術を利用する能力は、低抵抗接触領域（すなわち、ケイ化物接触子４２に対するおよびこれを含む動的領域１６からの直列抵抗、および接触抵抗を含む）と比較的低い噴射電流用の十分なキャリヤ移動領域（軽くドープ処理された結果）の両方を提供するように働く。光学モードが中で支持される動的領域に関連する本体領域１０の残りの部分３６は、光損失を少なくするように、ｐタイプ部分４４よりもさらに軽くドープ処理される。
【００３１】
同様の方法で、比較的薄いシリコン・ゲート領域１２は、比較的濃密にドープ処理された外側部分４８（ｎ＋接触部分４８）を備えるようにドープ処理されている。本体接触子４２と同様に、ゲート接触子５０の好ましい形態は、ｎ＋接触部分４８の適当な領域に形成されたケイ化物領域である。シリコン・ゲート領域１２の内側部分はその後、ｎタイプ・ゲート部分５２を形成するように軽くドープ処理され、本発明によると、ｎタイプ・ゲート部分５２はゲート誘電体１８によって離されるように、本体領域１０の軽くドープ処理されたｐタイプ本体部分４４に重なるように位置決めされている（それによって、ＳＩＳＣＡＰ構造が形成される）。光学モードが中で支持される動的領域に関連するゲート領域１２の残りの部分５３は、光損失を少なくするように、ｎタイプ部分５２よりさらに軽くドープ処理されている。領域１０、１２より低い屈折率を示す、埋込酸化物層３４および周囲誘電体１４は、案内構造内に光学制限を提供するように働く。様々な層のこのような位置決めはその後、変調器３０の動的領域１６として図８に点線で示すように、キャリヤ一体化窓を画定する。本発明の変調器の動作、および比較的小さい装置長さで１Ｇｂ／秒以上の動作を提供する能力の重要な態様は、上に論じるように光学モードでのこのキャリヤ一体化窓と、動的領域１６内で領域Ａとして示すキャリヤ変調領域との重畳である。
【００３２】
本発明の別の重要な態様は、ゲート構造を形成するのに使用されるポリシリコンの粒子寸法は、最適な性能、特に１０Ｇｂ／秒に近いより高速に必要とされる所望のキャリヤ移動度および添加物濃度プロファイルを与えるように理解され、制御される必要があるという認識である。例えば、粒子寸法を大きくするように添加物の埋め込み、および最終シリコン層内での添加物分配後にアモルファス・シリコンを再結晶化することが望ましいことがある。このような増大は、有利であると考えられる移動度および添加物濃度の両方を達成するのに必要である。粒子寸法を大きくし、装置性能を良くするのに使用される特定の過程は、初期アモルファス・シリコン厚さ、増加埋込種「Ｓｉ」、焼鈍状態などを含む、いくつかの異なる変数に左右されることを理解すべきである。加えて、シリコン・ゲート層は、単晶構造に近づくように、結晶種触媒技術を使用して形成することができる。これらのパラメータは全て、当業者には良く知られており、本発明による所望の高速性能を達成するため変更することができる。
【００３３】
上に論じたドープ処理提案は単に例示的なものであり、本発明のＳＩＳＣＡＰ電気光学変調器構造に利用できる多くの変形形態が存在することをさらに理解すべきである。実際、図９はいくつかのこのような変形形態を図示している。特に図９（ａ）、（ｂ）は、以下に詳細に論じるように、ゲートおよび本体領域（例えば、図９（ａ）では軽くｐドープ処理された本体領域で、図９（ｂ）では軽くｎドープ処理された本体領域）用の反対にドープ処理された構造を図示している。図９（ｃ）に示す代替実施形態はまた、本発明による変調機能を提供し、この例では、ｎドープ処理されたシリコン表面層／本体領域およびｐドープ処理されたゲート領域を備えている。図９（ｄ）、（ｅ）に示すように、ｎおよびｐタイプ添加物の組合せを、示すように添加物濃度の違いが維持される限りは、本体領域１０およびゲート領域１２の両方に埋め込むことができる。これらの実施形態では、図９（ａ）〜（ｃ）の実施形態に必要であるより低い電圧で反転層を作り出すことができ、経路が反転するのにより少ない時間しか必要なく、反転モードのシステム応用例で使用される装置に対する利点がある。しかし、この補償されたドープ処理は、完全に除去したモードで動作される除去モード装置には有利ではない。というのは、反転経路により除去幅が小さくなるまたは制限されるからである。何れの場合でも、図９（ａ）〜（ｅ）の各実施形態は、単一のポリシリコン層または多層ポリシリコン構造の何れかを利用して実施することができる。
【００３４】
図１０、１１、１２は、図８に示す本発明の特定の実施形態の所望の変調器性状の得られる重畳を、標準化したパラメータに関して示している。重要なことに、ピーク（またはピーク近く）の光電界でのピーク自由キャリヤ濃度の重畳により、装置内での全π（１８０度）位相シフトを達成するのに必要な（光伝播方向に沿った）動的長さが小さくなり、本発明のいくつかの実施形態では、この減少により２ｍｍ未満の動的長さが生じる。このように重畳を提供することができることにより、シリコン電気光学変調器に対して最新技術の重要な進展が示される。特に、図１０の１式のプロットは、図１０（ａ）〜（ｃ）にプロットＯＥとして示される、縦光電界と、３つの動作モードの自由キャリヤ濃度の間の重畳を示している。図１０（ａ）は、「蓄積」動作モード（ｎタイプに対するｐタイプに加えられる負電圧）に関連しており、自由空孔濃度（プロットＨとして示される）は、ゲート誘電境界の位置での最大値として示され、ｐタイプ部分４４（グラフ上部の矢印によって示される）の範囲に沿って減少する。同様に、蓄積モードでは、自由電子濃度（プロットＥとして示される）は、ゲート誘電体１８境界部の位置で最大であり、ｎタイプ部分５２の範囲に沿って減少する。図１０（ｂ）は、「除去」動作モード（ｎタイプに対するｐタイプに加えられる負電圧）に関連しており、キャリヤの濃度の得られる変化が示されている。反転ケース（除去動作モードより、ｎタイプに対するｐタイプに加えられる負電圧が大きい）が、図１０（ｃ）に示されており、誘電体１８との境界に近づくまでｎタイプ部分５２を通って存在しないものとして自由空孔キャリヤ濃度を示しており、空孔反転層は、ｎタイプ部分５２内の電子のさらなる除去を防ぐように形成される。ｐタイプ部分４４内の自由電子濃度で、同様の挙動が見られる。
【００３５】
図１１（ａ）、（ｂ）、（ｃ）は、ｎタイプ部分５２で見られるような、「横」光電界（ＯＥ）と自由空孔濃度（Ｈ）と自由電子濃度（Ｅ）の間の重畳を示している。上記のとおり、プロット（ａ）は蓄積モード用であり、プロット（ｂ）は除去モード用であり、プロット（ｃ）は反転モード動作用である。各プロットの中心は、横方向でＷａｃｔｉｖｅ領域（領域１６）の中間点として規定されている。領域１６内のキャリヤ濃度の違いは明らかであり、蓄積と反転の間のキャリヤタイプのシフトが明らかに示されている。図１２（ａ）、（ｂ）、（ｃ）は、ｐタイプ部分４４の区分に沿って「横方向に」測定された同様の１式の重畳グラフを含んでいる。
【００３６】
蓄積、除去、または反転モードのドープ処理濃度および性能の上記の違いは全て、当業者には自明であるように、本発明による電気光学装置を形成するのに利用できる特定のＳＩＳＣＡＰ幾何形状に等しく適用可能であることを理解されたい。
【００３７】
図１３は、本発明により形成される電気光学変調器の第２の実施形態を示す。図１３に示す電気光学変調器６０は、図３に関連して上に論じるようにゲート領域幾何形状を利用している。特に、変調器６０は比較的薄いｎタイプ・ゲート領域２０および比較的薄いｐタイプ・ゲート領域１０を備えており、ｐタイプ領域１０は領域３６、４０、４４を形成するように、ホウ素などの添加物を埋め込むことによって形成されている。領域４２は、タンタル、コバルト、ニッケル、モリブデン、タングステン、またはチタンなどのケイ化物であることが好ましい。領域１０を適当にエッチングした後、ゲート誘電体１８が形成され、領域２０が、部分４８、５２、５３を形成するように、リン、ヒ素、またはアンチモンなどの添加物の埋め込みを利用して、１つまたは多数の層に被着される。接触子４２と同様に、接触子５０はまた、ケイ化物でできていることが好ましい。図８の変調器３０と同様、図１３の変調器６０は、それぞれ対応するｐタイプ部分４４およびｎタイプ部分５２より軽くドープ処理された（または、ドープ処理されていない）部分３６、５３を含んでおり、これらのあまりドープ処理されていない領域の使用により光損失が少なくなることが分かった。前と同様に、ＢＯＸ層３４および誘電体１４は、ＳＩＳＣＡＰ構造で案内を制限するように、所要の光境界を提供する。この構造の光学モードと、動的領域キャリヤ変調領域がまた、図１３に示されている。
【００３８】
図１４、１５は、図１３の変調器６０の特定のＳＩＳＣＡＰ幾何形状の変形形態を示し、これらの変形形態は添加物特徴に関連する光損失を最小限に抑えた結果、改善された性能が得られるように、添加物濃度プロファイルの配置および縦制限を制御するように使用される。図１４の実施形態では、ＳＯＩ構造の単晶シリコン表面層３６のドープ処理は、比較的薄いｐドープ処理されたキャリヤ制限部分４４’（上の部分４４を参照）を形成するように制御されている。添加物埋込エネルギー、分量、キャップ層厚さ、温度などの点に関する良く知られている加工技術は、このようなｐタイプ制限部分４４’用の薄い層を形成するように使用することができる。前と同様に、Ｐ＋部分４０は濃密にドープ処理されて、ケイ化物４２に低抵抗接触子を与える。図１４の実施形態では、ゲート領域２０は、濃密にドープ処理された接触部分４８、および軽くドープ処理されたｎタイプ部分５２を備える単一ポリシリコン層を含んでいる。図１５は、図１４の実施形態に関する変形形態を示しており、２工程ポリシリコン過程がｎタイプ・ゲート部分５２を形成するのに知られている。図示するように、第１の比較的薄いポリシリコン５２−１が被着され、ドープ処理されている。あまりドープ処理されていない（または、勾配ドープ処理された）第２の全体的に厚いポリシリコン層５２−２はその後、ｎドープ処理されたポリシリコン層５２−１を覆うように形成されている。２工程ポリシリコン過程により、ポリシリコン層内のより良い添加物制限が可能になり、ゲート誘電インターフェイス近くでの添加物濃度が大きくなり、ゲート誘電体を貫通し、それによって本体領域をドープ処理するｎタイプ添加物の量が少なくなる。２工程過程により、より高い添加物濃度がピーク光電界の近くに置かれ、キャリヤ変調領域の外側の添加物量が少なくなる。その後これによって、変調大きさが大きくなり、光損失が少なくなる。大きい変調大きさを、駆動電圧、または装置光路長さ、または両方を小さくするのに使用できる。ゲート誘電体を通る添加物貫通を少なくすることにより、寄生ＰＮ接合形成がなくなり、除去モード装置内の反転層を形成するのに利用可能な電子源が少なくなる。
【００３９】
図１６は、ゲート領域２２を含む、図４のＳＩＳＣＡＰ構造を使用して形成された、本発明の例示的電気光学変調器７０を示している。この特定の実施形態に関連する光モードは示すとおりであり、キャリヤ変調領域も図示されている。この配置の変形形態が図１７に示されており、図５のＳＩＳＣＡＰ構造、特に対称的なゲート領域２４を利用している。ゲート構造２４の利用は、図１３の実施形態に示すのと同様に、光モードを対称的に変更するように示されている。図１７を参照すると、対称的ゲート領域２４の使用により、１対のゲート電気接触子５０−１、５０−２を、ゲート領域２４の何れかの端部で使用し、配置することが可能になる。同様の方法で、１対の本体電気接触子４２−１、４２−２を形成することができる。上にさらに論じ、図９に概略を説明するように、本発明のＳＩＳＣＡＰ構造は、ゲートおよび本体用の相補シリコン領域が必要である。図１７に示すような特定の実施形態では、ｎタイプ本体領域４４−Ｎ、およびｐタイプ・ゲート５２−Ｐが利用されている。図１８は、図１７の構造の変形形態を示し、ゲート接触子５０−１、５０−２は、ｐ＋の濃密にドープ処理された部分４８−Ｐへの隣接接触子を除いて、誘電体１４によって囲まれている。前に論じた実施形態の全てと同様に、キャリヤ変調が中で光学モードに重なる領域内の動的装置領域１６、ｐタイプ部分５２−Ｐ、およびｎタイプ本体部分４４−Ｎは両方ともより軽くドープ処理されている。要するに、これらの実施形態それぞれから分かるように、キャリヤ変調領域との光学モードの重畳は重要であり、本発明のＳＩＳＣＡＰガイド配置を利用する能力を実現した結果である。
【００４０】
図１９および２０は、本発明の例示的ＳＩＳＣＡＰ電気光学変調器構造の遷移端子特徴を示しており、図１９は蓄積ケースに関連しており、図２０は除去ケースに関連している。図１９を参照すると、（例えば、ケイ化物接触子４２を介して）本体領域１０に加えられる電圧は、約１．７Ｖで一定に保持されている。この特定の例では、０．３Ｖから０．７Ｖまでのゲート電圧は１Ｇｂ／秒の周波数で変調され、ＳＩＳＣＡＰ装置を充電および放電する自由キャリヤ移動の結果として示されたゲート電流Ｉを提供する。ゲート電流中のパルス遷移電流は、−１０ｍＡから＋１０ｍＡの間を（ゲート電圧遷移で）行き来している。等価の本体遷移電流も存在するが、単純化する目的でこれらのグラフには含めないことを理解されたい。さらに、ゲート電圧は、所要および／または所望の場合、利用可能な電源全体にわたっており、特定のＣＭＯＳ技術制約に一致すると考えられる。実際、他の加えられる電圧および対応する電流を加えることができ、例示的構造の設計の詳細に基づき達成することができ、上記で与えられた値は単に議論する目的の例として考えられる。上記のとおり、本発明のＳＩＳＣＡＰ配置は、所与の光学状態（各パルス電流遷移後の減少によって明らかなように）ほぼゼロの直流電力、低い駆動電圧、およびほんの少しの電力しか必要としない。図２０の除去ケースは同様であるが、ゲート接触子上ではより大きい電圧の揺れ（０．７Ｖから１．３Ｖ）が必要であり、パルス電流遷移は＋２５ｍＡから−２５ｍＡの間を行ったり来たりしている。実際、除去の際の修正時間はかなり少なく、除去モードでのより高速動作を示していることが明らかである。これは、ＳＩＳＣＡＰ除去静電容量がゲート誘電容量と直列である結果であり、それによって設計静電容量全体が少なくなる。さらに、図１９、２０に示すように、本体電圧は固定値である。しかし、これも時間依存付加電圧である可能性があることを理解されたい。
【００４１】
本発明のＳＩＳＣＡＰ構造の重要な利点は、ＳＯＩベース設計に十分な電気光学変調器を提供することが可能であることであり、それによって多くの異なるシステム応用例につながる。例えば、図２１に単純化した形で示した、マッハ−ツェンダー干渉計は、ＳＯＩ構造の表面シリコン層内に入力光信号スプリッタ８１および出力光信号スプリッタ８３を含む、所望の導波構造８０を形成する良く知られている加工技術を使用することによって、形成することができる。別の方法では、ゲート領域、ゲート誘電体、および本体領域の組合せを利用してＭＺＩ構造を形成することができ、単晶（または、ほぼ単晶）シリコン・ゲート材料が使用される場合に、光導波がこの組合せで支持される。図２１を参照すると、本発明により形成された例示的なＭＺＩは、干渉計の第１のアーム８４（「除去アーム」と示す）に沿って配置された第１の変調器８２、および変調器の第２のアーム８８（「蓄積アーム」と示す）に沿って配置された第２の変調器８６を利用している。１対の変調器８２、８６の十分な設計レイアウトが、それぞれの導波路アームの内側に本体およびゲート接触子１０−Ａ（蓄積用）および１２−Ｄ（除去用）を形成し、それぞれの導波路アームの外側にゲートおよび本体接点１２−Ａおよび１０−Ｄがある。このように、第１の変調器８２はその後、（図２０に関連して上に論じた自由キャリヤ移動終端特徴の後に）除去モードで機能し、第２の変調器８６は（同様に、図１９に関連して上に論じた自由キャリヤ移動終端特徴の後に）蓄積モードで機能する。したがって、この対の装置を形成することにより、高速動作が可能なマッハ−ツェンダー干渉計を形成することができる。
【００４２】
単一のマッハ−ツェンダー干渉計だけが図２１に図示されているが、本発明のＣＭＯＳベースＳＩＳＣＡＰ電気光学変調器構成の重要な利点は、複数のこのような干渉計をウェーハ上の単一の金型上に同時に形成することができ、このような干渉計の列を直列、並列、またはあらゆる他の所望の構成で接続することができる点であることを理解されたい。さらに、本発明のＭＺＩは、蓄積、除去、および反転モード装置の組合せを利用することができ、対称の装置（同じ長さのアーム）、または非対称の装置（同じ長さではないアーム）の何れかとして形成することもできる。実際、各アームの変調器内の異なる添加物濃度、または入力光信号に対する不均一な分割比を、対称動作用の非対称構成、および大きな減衰率（すなわち、変調深度）を提供するのに使用することができる。さらに、ＭＺＩの各アームは、複数の別個の変調器を備えることができ（非対称装置は例えば、一方のアーム内に１対の変調器、およびもう一方のアーム内に単一の変調器を利用することができる）、変調器は直列に接続されている。多変調器配置のこのような一実施形態では、異なる電気駆動信号を装置の別々のものに加えることができる。非対称構成はまた、各アーム内の入力光信号または不均一添加物濃度の不均一な分割率を利用することによって提供することができる。これらの構成の何れも別個に、または組み合わせて使用することができ、全て本発明の精神および範囲内に含まれると考えられる。
【００４３】
図２２は、図２１のマッハ−ツェンダー干渉計に対する１式の例示的光切換特徴を示しており、図２２（ａ）の特徴は蓄積アーム８８に対する「光学０」および「光学１」特徴を示しており、図２２（ｂ）は除去アーム８４に対する「光学０」および「光学１」を示している。図示されていないが、以下に論じるように、これらの切換特徴を得るため何れかのアーム上の電気接触子に加えられる交流および直流電圧は必ずしも同じである必要はない。それぞれの場合において、ドナー（ｄ）、アクセプタ（ａ）、電子（ｅ）、および空孔（ｈ）濃度が、シリコン本体１０、ゲート誘電体１８、およびゲート領域１２を通して測定されるように示されている。
【００４４】
図２３は、図２１の構造に加えられる１０Ｇｂ／秒電気駆動信号用のＭＺＩ差動電子および空孔自由キャリヤ濃度の変調のグラフである。ＭＺＩ差動キャリヤ濃度は、プロット内でＡ−Ｄと示される、蓄積アーム（「Ａ」濃度）から除去アーム（「Ｄ」濃度）をひくことによって計算された。図２３を参照すると、「Ｅ」という文字は電子を示し、「Ｈ」は空孔を示す。示される割合は、単晶バルク値に対するゲート内の電子移動度を示す。研究中の特定のＭＺＩ装置は、ｎタイプ・ゲートおよびｐタイプ本体を有していた。もちろん、他の構成を使用することもできるが、ポリシリコン中の空孔移動度が重要な関心事である。図示するように、ピーク空孔自由キャリヤ濃度は、ピーク電子自由キャリヤ濃度より小さい。したがって、空孔濃度は、ｐタイプ・ドープ処理濃度をシリコン本体／ゲート誘電体インターフェイス（ｐタイプ本体用）近くまで増加させることによって、増やすことができる。ｎタイプ・ドープ処理が一定に保持される場合、空孔濃度はｐタイプ添加物内のこのような増加で、電子濃度に対して大きくなる可能性がある。このようにｐタイプ・ドープ処理が変化するので、空孔濃度は電子自由キャリヤ濃度と同じ、またはそれより大きくすることができる。同様に、ｐタイプ添加物は、ｎタイプ・ドープ処理をポリシリコン・ゲート／ゲート誘電体インターフェイス近くに減らしながら、一定に保持することができる。これにより、ピーク空孔濃度に対するパスルのピーク自由電子濃度が少なくなる。ドープ処理濃度の調節は、埋込エネルギー、または分量、または両方を変更することによって達成できる。各キャリヤタイプに対する光学位相シフトまたは減衰が異なるので、相対的電子空孔自由キャリヤ濃度を調節できることは重要である。したがって、光パルス性能は、相対電子および空孔濃度を適当に調節することによって最適化することができる。
【００４５】
さらに、上に論じるように、１０Ｇｂ／秒に近い速度に必要な自由キャリヤ移動度を提供するため、ゲート・シリコン層の物理的特性を取り上げる必要がある。図２４はＧｂ／秒のデバイス性能のゲート領域におけるキャリヤ移動度の影響を示すグラフを含む。曲線は、１９％から１００％の範囲で（上に記載の）移動度割合に対して計算した。装置性能はゲート・シリコン移動度の増加と共に増加することが明らかである。したがって、ゲート・ポリシリコン層の再結晶化などの技術を使用して、ポリシリコンの粒子寸法を大きくし、キャリヤの移動度を改善することができる。加えて、キャリヤ移動度をほぼ単晶値に増加させる結晶種触媒過程技術を使用して、シリコン・ゲート領域を形成することができる。上に述べたように、焼鈍後の、アモルファス・シリコン・フィルム内のＳｉ埋込みはまた、粒子形成を良くするのに使用することもでき、それによって自由キャリヤ移動度が改善することができる。水素焼鈍などの粒子境界を保護する過程は、残りの粒子境界による光損失を改善するのに使用することもできる。一般に、高速動作を行う能力は、上に論じた添加物制限技術と合わせて、ゲート・シリコンの注意深い制御を必要とすることが認識されている。
【００４６】
本発明のＳＩＳＣＡＰ電気光学変調器の高速性能に関連する別の問題は、変調器で「見られる」被駆動出力インピーダンスである。図２５は、１Ｇｂ／秒動作での入力インピーダンスの影響を示すグラフである（各曲線は、６２％の同様のキャリヤ移動度値で生成された）。３つの曲線は、０．１、２５、および５０Ωの入力インピーダンス値に関連しており、最初のインピーダンス値は、入力信号ドライバが変調器として同じプラットフォーム上に一体化された場合に、変調器によって見られる「オン・チップ」値に関連している。後の２つの値は、入力電気駆動信号を変調器に与えるのに使用される「オフ・チップ」信号源の使用に関連している。５０Ω源出力のピーク値の降下、および大きな上下回数を考えると、上に論じたようなＳＩＳＣＡＰ変調器の様々な他の特徴（直列抵抗、添加物濃度、移動度、接触レイアウト、Ｗａｃｔｉｖｅ幅など）をこの降下を克服するのに考慮する必要があることが明らかである。実際、本発明の配置の利点は、ＣＭＯＳ回路技術を、高速動作に対するこれらの様々な制限を克服するのに利用できるということである。例えば、出力インピーダンスが非常に低いオン・チップ・ドライバを使用して、２５Ωまたは５０Ω出力インピーダンスでの動作に対する必要をなくすことができる。というのは、ミクロ波伝送線が変調器とドライバの間で取り除かれるからである。したがって、オン・チップ・ドライバは、駆動インピーダンスを２５Ωまたは５０Ωからはるかに低い値、例えば１０Ω未満に変化させるのに使用することができる。
【００４７】
図２６は、本発明により形成された電気光学変調器の性能に対するゲート誘電体の厚さ（様々な図において「ｔ０ｘ」と称する）の影響を示すグラフを含む。また、測定した特徴は例示的ＭＺＩの「蓄積」アームと「除去」アームの間のキャリヤ濃度の違いであり、これらの測定により２５Ωの入力インピーダンスおよび１００％の移動度因数を推測する。図２６に示されたプロットは、３つの異なるゲート誘電厚さ、３０Å、８０Å、および２００Åで計算した。本発明の目的で、これらの値は、文章全体を通して使用されているように、それぞれ「比較的薄い」と定義されている。図示するように、ゲート誘電体厚さの増加によりキャリヤ濃度がかなり減少するが、同時に光学「１」と「０」の間の遷移時間が短くなる。上に論じた様々な他の変更形態と合わせて、所与の状況で利用されるゲート誘電体の厚さ（および、以下に論じるように、誘電体を形成するのに使用される材料）を、特定のシステム要件およびＣＭＯＳ過程技術適合性に合うように変更することができる。
【００４８】
本発明のＳＩＳＣＡＰ電気光学変調器を形成するのに必要な装置領域の様々なレイアウトを利用することができ、十分であると考えられ、所望の高速動作につながる１式の例示的レイアウトが示されている。図２７は、例示的構造の領域の様々なマスク・レイアウト層相互関係を示す上面図であり、図２７の線２８−２８に沿った最終構造の側面図が図２８に示されている。（１つまたは複数の別個の金属接触子を備える）一連の金属接触子９０が、ｐタイプ本体ケイ化物接触子４２と第１の金属層９２の間の接続を行うように使用される（図２８に示す）。複数のバイア９４をその後、この第１の金属層９２と重畳金属層９６の間に接触子を提供するように使用することができる。同様の１式の接触子１００を、ｎタイプ・ゲート・ケイ化物接触子５０と第１の金属層９２の間の接続を行うように使用することができ、１式のバイア１０４は第１の金属層９２と第２の金属層９６の間の接続を行う。図示するように、光信号λＩＮは図２７の「底部」で入り、ここでこの信号は動的領域１６に結合される（図２８参照）。第２の金属層９６および第１の金属層９２を通して電気変調信号を加えることにより、上に論じるように、動的領域１６内へ自由キャリヤが移動することにつながり、λＯＵＴは位相変調され、より少ない範囲で、振幅変調されることになる。有利には、図２７および２８に示される特定のレイアウトを形成するのに、良く知られたＣＭＯＳ加工技術が使用されて、ＳおよびＷなどの様々な寸法が可能になる。実際、動的領域１６の幅（Ｗ）が選択され、比較的小さいＷによりＳＩＳＣＡＰ構造のＲＣ時間定数の静電容量値が小さくなり、光損失を少なくするには比較的大きいＷが望まれる（すなわち、より大きいモード寸法）。値が小さくなることにより直列装置抵抗が小さくなるが、光損失は大きくなるという点において、同様の状況がパラメータＳにも存在する。明らかに、各１式の中で、光学および電気制約の両方は同時に満たすことができず、これらの性能パラメータ間の交換が特定の実施形態の自由裁量である。
【００４９】
本発明のＳＩＳＣＡＰ電気光学変調器を形成するのに従来のＣＭＯＳ加工を使用する別の利点は、様々な層の位相および形状を調整して装置性能を良くすることができるということが分かった。例えば、図２９、３０に示すように、変調器自体の内外への光結合を改善するため、ゲート・シリコン層およびシリコン本体層の位相および形状を変更することができる。上に論じた図２７に戻って、ゲート・ポリシリコン２０の側部２０−Ｌは図では、本体領域１０に沿って伝播する入力光信号が変調器構造に最初に当たる位置に突然の段差がある。幾何形状のこのような突然の変化は、光信号の重要な部分が反射されることにつながり、それによって変調器構造内に結合されない。この問題は、ゲート・ポリシリコンの位相および形状が入力テーパ２３および出力テーパ２５（これらのテーパは、１次元または２次元である）を含むように変更された、図２９に示されるポリシリコン層２１などのテーパ状ゲート・ポリシリコン層を使用することによって克服することができる。
【００５０】
ポリシリコン層の存在を光導波路の上に次第に案内することによって、光遷移領域（ＯＴＲと示す）内の指数変化もまた、ポリシリコン層の寸法が動的領域１６の幅に一致するまで、次第に増加する。入ってくる光信号に見られる有効指数の変化の注意深い制御により、変調器の入力で反射した光信号の一部がかなり少なくなる。装置から出る際に、同様の減少出力テーパにより、光出力信号によって見られる屈折指数変化を次第に小さくすることによって、動的装置内に反射される光信号の量が少なくなる。下にあるテーパ状シリコン層２７は、入ってくる光信号と動的領域内の断面導波領域の間で一致する光学モードを提供するのに利用される。図示するように、テーパ状シリコン層２７は内向きテーパ状の入力部２９を含み、それによって入ってくる光信号は変調器に近づくに従って、モード寸法が変調器の動的領域（すなわち、領域１６）に一致するまで、モード寸法が次第に小さくなる。同様の方法で、出力シリコン・テーパ３１は、出力導波路（図示せず）内に改善した出力結合効率を提供するように、変調器の出力でモード寸法を大きくするように働く。ＯＴＲは基本的にはドープ処理されず、したがって装置速度には大きな影響は与えない。
【００５１】
図２９に、入力テーパおよび出力テーパ両方を含むように示したが、ゲートおよびシリコン構造は両方とも、このようなテーパを１つだけしか含んでいなくとも良く、実際に、（例えば）入力テーパだけしか必要でない応用例もあることを理解されたい。さらに、ゲート領域だけがテーパ状である、またはシリコン領域だけがテーパ状である応用例もある。
【００５２】
図３０は、例示的ゲート・ポリシリコン層３３が光信号の制御導入を行うのに形成されたこのテーパ状配置の変形形態を示し、隅部はシステム内に反射を導入するものとして知られているが、ポリシリコン層のレイアウト内のあらゆる「隅部」がなくなる。下にあるシリコン層３５は同様に、隅部の存在を最小限に抑えるように形成されており、図３０に示す配置では、シリコン層３５は重畳ポリシリコン層３３と反対方向の角度にパターン化されている。したがって、追加の利点として、この特定のレイアウト配置により、それぞれ層３５、３３、ＳＯＩ、およびポリシリコンからなる動的領域１６（Ｗａｃｔｉｖｅと規定される）の個別の層最小線幅罫線への制約が少なくなる。この場合の動的領域は、シリコン層３５の最も内側の縁部３７とポリシリコン層３３の最も外側の縁部３９の間の距離として規定されている。実際、図３０の設計を使用して、０．３５μｍの幅Ｗａｃｔｉｖｅを有する動的領域を、約１．０μｍの設計罫線を使用して形成することができる。さらに、下にあるシリコン層３５をテーパ状にすることなく、図３０の特定のレイアウト内で光学モード一致が起こる。実際、光学モードは図示するように、隅部４１、４３で寸法変更が行われ始め、光信号モードの一方側はシリコン層３５（隅部４１）の「上部」側によって制限され、もう一方はポリシリコン層３３（隅部４３）の「下部」側によって制限されている。
【００５３】
図３１、３２は、代替（低速）レイアウト配置の、それぞれ上面図および切取り図を示す。この場合、ゲート・ポリシリコン層は、ゲート１２のケイ化物５０と電気変調入力信号の間で電気接続を行うのに使用される、１対のポリシリコン・タブ接触子１２０、１２２を含む、図示したような「横木」構造を呈するようにパターン化された。図３２（ａ）の断面Ｃ−Ｃは、この「ゲート」接触子を図示しており、特に、ゲート・ケイ化物５０とポリシリコン・タブ接触子１２０の間の接触子を示している。本体ケイ化物４２に対する接触は、上面図（図３１）および断面Ｂ−Ｂ図（図３２（ｂ））に示すように、複数の別個の金属接触子１２４によって行われる。代替の「幅の広いゲート」レイアウトが図３３、３４に図示されており、このレイアウトは、ビーム直径が動的領域１６の幅Ｗより小さく、横方向に案内が必要ない配置で使用できる。この場合、ゲート・ポリシリコン層は、図示するようにパターン化されて、ゲート・ケイ化物５０に対する複数の接触子１２６と、本体ケイ化物４２に対する複数の別個の接触子１２８を提供する。
【００５４】
実際、本発明の別の実施として、本発明のＳＩＳＣＡＰ電気光学装置構造を形成するために比較的単純なＣＭＯＳ加工技術およびレイアウトを使用することにより、このような装置の様々な組合せをウェーハ上の単一の金型上に同時に製造することが可能であり、性能がほとんどまたは全く違いなく形成される列および他の構成が提供される。というのは、各装置は被着、添加物拡散特徴などに関して同じ加工条件にさらされるからである。図３５は、本発明の複数のＳＩＳＣＡＰ電気光学変調器を使用して、この場合、図３１のタブ・レイアウトを利用して形成できる例示的並列変調器列構造１４０を図示している。並列列１３０は、１式の別個の変調器１４２−１、１４２−２、・・・、１４２−Ｎを備え、各変調器は図３５で異なる波長（λＩＮ１、λＩＮ２、・・・、λＩＮｎ）で動作する別個の光信号を受けることができる。別の方法では、各変調器は異なる電気変調信号入力を使用して、同じ波長で動作でき、両方の配置の変形形態として、選択した１式の波長（ｎ未満）を使用することもでき、異なる電気信号が各１式で使用される。加えて、同じ電気信号を変調器全てに加えることができ、それぞれ異なる波長で動作している。代替直列列構成１５０が図３６に示されており、変調器１５２−１からの光出力はその後変調器１５２−２などへの出力として加えられ、変調器１５２−（Ｎ−１）からの出力は変調器１５２−Ｎへの入力として加えられる。このような列の製造条件をしっかり制御することができることが、本発明のＳＩＳＣＡＰ電気光学装置の重要な利点であると考えられる。
【図面の簡単な説明】
【００５５】
【図１】例示的な従来技術のシリコン・ベース電気光学位相変調器を示す図である。
【図２】基本的な形で、本発明による電気光学変調器を形成するのに使用できる様々な重畳幾何形状を示す図である。
【図３】基本的な形で、本発明による電気光学変調器を形成するのに使用できる様々な重畳幾何形状を示す図である。
【図４】基本的な形で、本発明による電気光学変調器を形成するのに使用できる様々な重畳幾何形状を示す図である。
【図５】基本的な形で、本発明による電気光学変調器を形成するのに使用できる様々な重畳幾何形状を示す図である。
【図６】図２に示された幾何形状を使用して形成された、本発明の電気光学変調器の簡略図であり、特に構造内の光電界の位置を示す図である。
【図７】それぞれ、図２〜５の幾何形状に対する光モード／自由キャリヤ重畳領域を示す図である。
【図８】図２に示すＳＩＳＣＡＰ幾何形状を利用する、本発明により形成された電気光学変調器の第１の実施形態を示す図である。
【図９】本発明の電気光学変調器の「ゲート」および「本体」部分内に使用できるいくつかの様々なドープ処理変更形態を示す図である。
【図１０】それぞれ蓄積、除去、および反転中の重畳を示し、図８電気光学変調器のゲート誘電位置での縦光電界と自由キャリヤ濃度の間の重畳を示す標準図である。
【図１１】それぞれ蓄積、除去、および反転中の重畳を示し、図８の電気光学変調器のゲート領域内での横光電界と自由キャリヤ濃度の間の重畳を示す標準図である。
【図１２】それぞれ蓄積、除去、および反転中の重畳を示し、図８の電気光学変調器の本体領域内での横光電界と自由キャリヤ濃度の間の重畳を示す標準図である。
【図１３】図３に示すＳＩＳＣＡＰ幾何形状を利用する、本発明により形成された電気光学変調器の第２の実施形態を示す図である。
【図１４】比較的薄いｐタイプおよびｎタイプキャリヤ制限領域を形成するように、インプラント・ドープ処理制御で単一のポリシリコン・ゲート層を利用する、図１３の第２の実施形態の変形形態を示す図である。
【図１５】図１４に示すような比較的薄いｐタイプ制限領域と、ゲート領域用の２層ポリシリコン構造を利用し、第１の層は別の薄い制限領域を形成するように比較的薄いｎドープ処理層である、図１３の第２の実施形態の別の変形形態を示す図である。
【図１６】図４に示すＳＩＳＣＡＰ幾何形状を利用する、本発明により形成された電気光学変調器の第３の実施形態を示す図である。
【図１７】図５に示すＳＩＳＣＡＰ幾何形状を利用する、本発明により形成された電気光学変調器の第４の実施形態の代替配置を示す図である。
【図１８】図５に示すＳＩＳＣＡＰ幾何形状を利用する、本発明により形成された電気光学変調器の第４の実施形態の代替配置を示す図である。
【図１９】本発明の変調器構造の切換能力を示すグラフであり、図１９は蓄積ケースに関連し、図２０は除去ケースに関連する図である。
【図２０】本発明の変調器構造の切換能力を示すグラフであり、図１９は蓄積ケースに関連し、図２０は除去ケースに関連する図である。
【図２１】本発明により形成された１対のシリコン・ベース電気光学変調器を使用して形成できるマッハ−ツェンダー干渉計の簡略上面図である。
【図２２】図２１の干渉計の蓄積および除去アームにそれぞれ関連する、光学「０」および「１」のグラフである。
【図２３】電子および空孔濃度の相違を示す、本発明の電気光学変調器の１０Ｇｂ／秒性能を示すグラフである。
【図２４】１０Ｇｂ／秒のデータ転送速度で動作する、本発明の電気光学変調器の性能へのキャリヤ移動度の影響を示すグラフである。
【図２５】１Ｇｂ／秒のデータ転送速度で動作する、本発明の電気光学変調器の性能への入力インピーダンスの影響を示すグラフである。
【図２６】１Ｇｂ／秒のデータ転送速度で動作する、本発明の電気光学変調器の性能へのゲート誘電体厚さの影響を示すグラフである。
【図２７】本発明により形成されたＳＩＳＣＡＰ電気光学変調器用の例示的レイアウト配置の上面図である。
【図２８】図２７の線２８−２８に沿った、図２７のレイアウトに関連する最終装置構造の切取り側面図である。
【図２９】改善された光結合効率にテーパ状のポリシリコン層を利用する、代替レイアウト設計の簡略上面図である。
【図３０】本発明のＳＩＳＣＡＰ電気光学変調器に有用である、さらに別のテーパ状ポリシリコン配置の簡略上面図である。
【図３１】タブ幾何形状を利用する、本発明のＳＩＳＣＡＰ変調器用の代替レイアウトのそれぞれ上面図および側面図である。
【図３２】タブ幾何形状を利用する、本発明のＳＩＳＣＡＰ変調器用の代替レイアウトのそれぞれ上面図および側面図である。
【図３３】光信号の横制限が重要でない場合に有用である、「広いゲート」幾何形状を利用する、本発明のＳＩＳＣＡＰ変調器用のさらに別のレイアウトのそれぞれ上面図および側面図である。
【図３４】光信号の横制限が重要でない場合に有用である、「広いゲート」幾何形状を利用する、本発明のＳＩＳＣＡＰ変調器用のさらに別のレイアウトのそれぞれ上面図および側面図である。
【図３５】本発明により形成された電気光学変調器の例示的並列列を示す図である。
【図３６】本発明により形成された電気光学変調器の例示的直列列を示す図である。
【図１】
0004820649.tif 000004
【図２】
0004820649.tif 000005
【図３】
0004820649.tif 000006
【図４】
0004820649.tif 000007
【図５】
0004820649.tif 000008
【図６】
0004820649.tif 000009
【図７】
0004820649.tif 000010
【図８】
0004820649.tif 000011
【図９】
0004820649.tif 000012
【図１０】
0004820649.tif 000013
【図１１】
0004820649.tif 000014
【図１２】
0004820649.tif 000015
【図１３】
0004820649.tif 000016
【図１４】
0004820649.tif 000017
【図１５】
0004820649.tif 000018
【図１６】
0004820649.tif 000019
【図１７】
0004820649.tif 000020
【図１８】
0004820649.tif 000021
【図１９】
0004820649.tif 000022
【図２０】
0004820649.tif 000023
【図２１】
0004820649.tif 000024
【図２２】
0004820649.tif 000025
【図２３】
0004820649.tif 000026
【図２４】
0004820649.tif 000027
【図２５】
0004820649.tif 000028
【図２６】
0004820649.tif 000029
【図２７】
0004820649.tif 000030
【図２８】
0004820649.tif 000031
【図２９】
0004820649.tif 000032
【図３０】
0004820649.tif 000033
【図３１】
0004820649.tif 000034
【図３２】
0004820649.tif 000035
【図３３】
0004820649.tif 000036
【図３４】
0004820649.tif 000037
【図３５】
0004820649.tif 000038
【図３６】
0004820649.tif 000039