(57)【特許請求の範囲】
【請求項１】
半導体基板と該半導体基板上に形成された内部回路とを備えた半導体装置において、
前記内部回路に接続されず、層間絶縁膜によって前記半導体基板から絶縁されて配置されたダミーパッドが、前記半導体基板に電気的に接続されたシールリングに、電気的に接続されていることを特徴とする半導体装置。
【請求項２】
半導体基板上に内部回路を配し、
かつ該内部回路に接続されず、層間絶縁膜によって前記半導体基板から絶縁されて配置されたダミーパッドを、前記半導体基板に電気的に接続されたシールリングへ、電気的に接続することを特徴とする半導体装置の絶縁破壊防止方法。
【請求項３】
前記電気的な接続は、前記層間絶縁膜上のメタル層に形成された配線を介してなされていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記電気的な接続は、前記層間絶縁膜上のメタル層に形成された配線を介してなされていることを特徴とする請求項２に記載の半導体装置の絶縁破壊防止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置において、製造プロセスにおける静電気やプラズマダメージ等によるダミーパッドの帯電が原因の絶縁破壊が引き起こす不良を防止する技術に関する。
【背景技術】
【０００２】
半導体素子を利用したメモリ、ロジック、マイクロコンピュータおよび液晶ディスプレイ（以下、省略してLCDとも記す。）等の半導体装置の内部回路は、通常パッド（あるいは電極パッド）と呼ばれる接続用端子を介して、外部にある他装置（電源、液晶表示装置、他の半導体装置または各種制御信号発生装置等）と接続される。パッドには、ボンディングワイヤーを圧着するためのボンディングパッド、もしくは、チップ状態でChip On Film（以下、省略してCOFとも記す。）やChip on Glass（以下、省略してCOGとも記す。）に接続するためのバンプパッドがあり、通常、半導体装置の外周部に配置される。
【０００３】
上述したパッド（ボンディングパッドやバンプパッドを含む。）は、配置された全数が、当該内部回路と外部の他装置とを接続するために使用される訳ではない。即ち、半導体装置のレイアウト上の均一性を保つ為に、内部回路に電気的に接続されないままのパッド（以降、ダミーパッドと記す。）を設けることがある。特にバンプパッドの場合、上面視においてほぼ均等に配置しておかないと、COFやCOGに実装する際の圧着による接続工程において、半導体装置に対し加重が不均一にかかり、接続不良が発生しやすくなる原因となる。一方、ボンディングパッドの場合は、均等配置にする必要はないが、ウェハプロセスでの加工を均一にする目的でダミーパッドが配置されることが多い。これらダミーパッドは、内部回路に繋がる下地配線や他の信号線等へは接続されず、最上層および／またはその一層下の層のメタル層を利用して作成される。
【０００４】
通常、パッドと内部回路との間には、静電破壊等を防ぐ目的でESD等の保護回路が設けられているが、ダミーパッドの場合は、レイアウト上の余裕代が少ないため、保護回路が設けられていないことが多い。そこで特許文献１には、入力端子（パッド）の配列に近接させて、抵抗部を介して静電気吸収線に接続されたダミー端子（ダミーパッド）を設け、この抵抗部によって、静電気を減衰し静電破壊を防ぐ半導体装置に関する技術が開示されている。
【特許文献１】特開平１１−２３３７７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
レイアウトや内部回路の規模によっては、ダミーパッドを多数配置する必要があり、結果として、ダミーパッド同士を連続して配置せざるを得なくなる。多数のダミーパッドが連続して配置されると、パッド形成後のウェハプロセス、バンプ加工プロセス、もしくは組み立てるためのダイシング等のプロセスにおいて、静電気やプラズマによる帯電が原因の絶縁破壊が発生しやすくなる。この為、ダミーパッド近傍の層間絶縁膜が破壊され、ダミーパッドが意図しない配線とショートしてしまう場合があった。特に、内部回路の微細化に伴い、内部回路部分で絶縁膜厚が薄くなるのに対し、パッド作成後の工程では、静電気発生やプラズマダメージへの対策が十分でないため、絶縁破壊の問題が顕著となる。
【０００６】
しかしながら、特許文献１のように、ダミーパッドを抵抗を介してGNDや電源等の共通端子および内部の内部回路に接続すると、電気的ノイズが発生しやすくなると共に浮遊容量が増えるため、好ましくない。ダミーパッドと内部回路に接続されているパッド（以下、このパッドを能動パッドと記す。）、もしくはダミーパッドと内部回路との接続は、避けることが望ましい。
【０００７】
本発明に係る半導体装置と半導体装置の絶縁破壊防止方法は、上記問題を解決し、保護回路を設け、又は、内部回路に電気的ノイズを伝達すること無く、ダミーパッドの帯電による絶縁破壊が発生しない半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
（１）本発明に係る半導体装置は、半導体基板と該半導体基板上に形成された内部回路とを備えた半導体装置において、前記内部回路に接続されず、層間絶縁膜によって前記半導体基板から絶縁されて配置されたダミーパッドが、前記半導体基板に電気的に接続されたシールリングに、電気的に接続されていることを特徴とする。
（２）また、本発明に係る半導体装置の絶縁破壊防止方法は、半導体基板上に内部回路を配し、かつ該内部回路に接続されず、層間絶縁膜によって前記半導体基板から絶縁されて配置されたダミーパッドを、前記半導体基板に電気的に接続されたシールリングへ、電気的に接続することを特徴とする。
（１）および（２）において、前記電気的な接続は、前記層間絶縁膜上のメタル層に形成された配線を介してなされていることが好ましい。
【発明の効果】
【０００９】
本発明によれば、ダミーパッドを半導体基板に電気的に接続されたシールリングと接続する為、プラズマや静電気によるダミーパッドの帯電を、シールリングを介して半導体基板に流すことができる。これにより、ウェハプロセス、バンプ工程、ダイシング工程又はボンディング工程で発生する帯電によって、半導体装置が絶縁破壊することを防止することができる。
【発明を実施するための最良の形態】
【００１０】
本発明は、ダミーパッドの帯電による絶縁破壊を防止するため、ダミーパッドをシールリングに接続するようにしたものである。以下、図１に示した実施の形態の一例を用いて、本発明について、詳細に説明する。
【００１１】
図１は、ドライバ用の半導体装置１（チップ形状）1個を模式的に示した上面図である。Siウェハに同じ半導体装置１が複数作りこまれている中から、1個を拡大した様子を示している。半導体装置１には、外周から内周に向かって順に３のシールリング、２のパッド、および４の内部回路が配置されている。パッド２は、内部回路に接続している能動パッド２２と、内部回路に接続していないダミーパッド２１とに分けられる。
【００１２】
能動パッド２２と内部回路４との電気的な接続は、配線５ａによって行われる。なお、図１中のパッド２の数は、本発明を説明する一例として記載しており、通常は数百個配置される。また、半導体装置１同士が隣接する境には、６のスクライブラインが配置されており、ダイシング工程ではこのスクライブライン６を切断して独立したチップ状に加工する。
【００１３】
半導体素子で構成されている内部回路４は、半導体装置１のほぼ中心部に配置されている。内部回路４は、外部から能動パット２２を介して電源、制御信号又は入力信号等を受け取り、必要な処理を行って、能動パッド２２から外部へ出力する。
【００１４】
シールリング３は、半導体装置の外周部に設けられることの多い、リング状態の領域であり、ガードリングとも呼ばれている。図２にその構造の一例を断面図にて示す。構造としては、Si基板２００を最下層として下から順に、拡散層２０１と絶縁膜２０２、第１層間絶縁膜２０３、第１メタル２１１、第２層間絶縁膜２２１、第２メタル２１２、第３層間絶縁膜２２２、第３メタル２１３、第４層間絶縁膜２２３、第４メタル２１４、第５層間絶縁膜２２４、第５メタル２１５およびパッシベーション膜２２５を、積み重ねて配置する。そして、第１メタル２１１と拡散層２０１、および各メタル層間は、メタルビア２１１ａ〜２１５ａにて接続されており、結果として、第５メタル２１５からSi基板２００までが、電気的に接続されている。
【００１５】
シールリング３は、スクライブライン６をダイシングする際の、防護壁の機能を有している。すなわち、ダイサーからの機械的応力によって、半導体装置１の端が欠けたりヒビが入っても、この部分で食い止め、パッド２や内部回路４の領域まで到達しないようにする機能を有する。この為、半導体装置１のデザインルールによらず、10μm程度の幅を持つことが多い。
【００１６】
本発明において、ダミーパッド２１は、配線５ｂにて近接したシールリング３に接続されている。シールリング３は、Si基板２００に接続されている為、GND電位となり、よってここに接続されたダミーパッド２１もGND電位となる。
【００１７】
連続して配置されたダミーパッドは、特に帯電しやすく絶縁破壊を起こす確率が高くなるが、近接するシールリング３に接続しておけば、ダミーパッド２１に貯まった電荷は、抵抗の低いシールリング３側へと流れ込み、さらにGND電位であるSi基板２００へと抜けることになる。シールリング３は、通常10μm程度の幅を持っているため、十分な電荷容量を有している。この為、ダミーパッドが帯電しても、瞬間的にシールリング３へ電荷が蓄えられ、その後電荷はSi基板２００に放出されるので、第１から第５層間絶縁膜（２０３、及び、２２１から２２４）が絶縁破壊を起こすことは無い。
【００１８】
シールリング３は、ダイシング加工の際の機械的損傷を食い止めるために配置されているので、内部回路４の動作には関係しない。この為、ダミーパッド２１をシールリング３に接続しても、内部回路４の動作に問題が発生することは無い。また、シールリングそのものが十分な容量を持ち、かつSi基板に直接接続されている為、GND電位への影響は少なく、内部回路４へノイズが回り込む可能性は非常に低い。
【００１９】
配線５ｂの幅は、ダミーパッドの幅以下であれば特に制限は無く、数十μm程度が望ましい。またその材質も、電荷の移動を妨げない抵抗率を有する物なら何でも良い。半導体装置に一般的に用いられる導電性材料であれば、製造プロセス上望ましい。
【００２０】
ダミーパッド２１をシールリング３に接続するには、既存品に対し、最上層またはその１層下のメタル層（図２中の第５メタル２１５の層または第４メタル２１４の層）のマスクを変更することで実現できる。通常、パッド２の下層には、層間絶縁膜を挟んで、電源用、GND用もしくは各種信号伝達用等の配線を配置している場合が多い。故に、パッド２は、最上層またはその１層下のメタル層で形成されていることが多い。図２には、第５メタル２１５の層にてダミーパッド２１と配線５ｂを形成した例を示している。この図２の場合は、第５メタル２１５の層のマスクのみを変更することで、本実施の形態を実現できる。即ち、マスク１枚分のコストで実現できるため、非常に安価に行うことができる。
【００２１】
以上説明したように、ダミーパッド２１を、内部回路４が形成されているSi基板２００と電気的に接続されたシールリング３に接続することで、ダミーパッド２１の帯電を、シールリング３を介してSi基板２００に流し込むようにする。この構成により、パッド形成後のウェハプロセス、バンプ工程、ダイシング工程もしくはボンディング工程で発生する、プラズマや静電気によって、半導体装置１が絶縁破壊されることを防止することができる。なお、ダミーパッド２１の帯電により、大きな絶縁破壊が発生するのは、ボンディング工程までであり、パッケージ後もしくは半導体装置を使用する環境では、通常、別途の対策がとられている為、発生することは無い。また、既存のダミーパッド２１とシールリング３を利用することから、最上層もしくはその1層下のメタル層のマスクを変更することによって、本発明の構成が実現可能である。よって、製造プロセスの追加や素子領域の追加を必要とせず、ダミーパッド２１がある層のマスク数枚分の変更で対応することができ、既存品に対して大きなコストを発生させること無く、本発明を適用することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明に係る半導体装置の一例を模式的に示した上面図である。
【図２】本発明に係るシールリングの一例を模式的に示した断面図である。
【符号の説明】
【００２３】
１    半導体装置
２    パッド（電極パッド）
２１  ダミーパッド
２２  能動パッド
３    シールリング
４    内部回路
５ａ  配線（能動パッド２２と内部回路４との接続用）
５ｂ  配線（ダミーパッド２１とシールリング３との接続用）
６    スクライブライン
２００  Si基板
２０１  拡散層
２０２  絶縁膜
２０３  第１層間絶縁膜
２１１  第１メタル
２１２  第２メタル
２１３  第３メタル
２１４  第４メタル
２１５  第５メタル
２１１ａ、２１２ａ、２１３ａ、２１４ａ、２１５ａ  メタルビア
２２１  第２層間絶縁膜
２２２  第３層間絶縁膜
２２３  第４層間絶縁膜
２２４  第５層間絶縁膜
２２５  パッシベーション膜
【図１】
0004820683.tif 000002
【図２】
0004820683.tif 000003