(57)【特許請求の範囲】
【請求項１】
再構成回路パターンに対応する光パターンの照射により各種の論理演算回路を再構成する論理演算セルをアレイ状に配列されてなる光再構成型ゲートアレイに対して照射する光パターンの記録情報を光学的メモリを複数格納する光学的メモリの記録方法において、
前記再構成される複数の再構成回路パターン中で共通する論理演算セルが同じ配設領域となるように前記複数の光パターンの記録情報を光学的メモリに格納することを
特徴とする光学的メモリの記録方法。
【請求項２】
前記請求項１に記載の光学的メモリの記録方法において、
前記光再構成型ゲートアレイに対して光パターンがビット単位で照射され、当該光パターンの照射による任意部分の再構成がより少ないビット数となるように複数の光パターンの記録情報を光学的メモリに格納することを
特徴とする光学的メモリの記録方法。
【請求項３】
前記請求項１又は２に記載の光学的メモリの記録方法において、
前記光パターンを照射する領域の照射面積及び／又は光パターンで再構成される再構成回路パターンの配線遅延時間がより小さくなるように複数の光パターン記録情報を光学的メモリに格納することを
特徴とする光学的メモリの記録方法。
【請求項４】
前記請求項１ないし３のいずれかに記載の光学的メモリの記録方法において、
前記照射面積、配線遅延時間及び光パターンのビット数により各々任意の重み付けを付与し、当該重み付けに基づく評価関数により複数の光パターンの記録情報を光学的メモリに格納することを
特徴とする光学的メモリの記録方法。
【請求項５】
前記請求項１ないし４のいずれかに記載の光学的メモリの記録方法において、
前記再構成される複数の再構成回路パターン中で論理演算回路の回路構成が近似する論理演算セルが同じ配設領域となるように複数の光パターンの記録情報を光学的メモリに格納することを
特徴とする光学的メモリの記録方法。
【請求項６】
前記請求項１ないし５のいずれかに記載の光学的メモリの記録方法において、
前記論理演算回路を一の論理演算セルと他の論理演算セルとを配線で接続するように複数の光パターンの記録情報を光学的メモリに格納することを
特徴とする光学的メモリの記録方法。
【請求項７】
再構成回路パターンに対応する光パターンの照射により各種の論理演算回路を再構成する論理演算セルをアレイ状に配列されてなる光再構成型ゲートアレイに対して照射する光パターンの記録情報を複数格納する光学的メモリにおいて、
前記再構成される複数の再構成回路パターン中で共通する論理演算セルが同じ配設領域となる前記複数の光パターンの記録情報を格納することを
特徴とする光学的メモリ。
【請求項８】
前記請求項７に記載の光学的メモリにおいて、
前記光再構成型ゲートアレイに対して光パターンをビット単位で照射し、当該光パターンの照射による任意部分の再構成がより少ないビット数となる複数の光パターンの記録情報を格納することを
特徴とする光学的メモリ。
【請求項９】
前記請求項７又は８に記載の光学的メモリにおいて、
前記光パターンを照射する領域の照射面積、光パターンで再構成される再構成回路パターンの配線遅延時間、及び前記光パターンのビット数により各々任意の重み付けを付与し、当該重み付けに基づく評価関数により複数の光パターンを格納することを
特徴とする光学的メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光再構成型ゲートアレイに各種の論理演算回路を再構成するための光パターンを光学的メモリに格納する光学的メモリの記録方法に関し、特に光再構成速度を飛躍的に向上させる光学的メモリの記録方法及び光学的メモリに関する。
【背景技術】
【０００２】
従来、この種の光学的メモリ及びその記録方法として図６ないし図８に示すものがあり、この図６は光再構成型ゲートアレイ及び再構成照射手段と一体化した光学的メモリの組合わせ構成図、図７は図６における光再構成型ゲートアレイの光再構成論理ブロックの回路構成図、図８は図６に記載の光学的メモリに格納する光パターンの記録情報の生成及び格納動作フローチャートを示す。
【０００３】
前記各図において背景技術に係る光学的メモリ１は、再生光照射手段２及び光再構成型ゲートアレイ３の間に所定間隔を隔てて対向状態で介装され、ホログラムメモリで構成される。この再生光照射手段２は、光学的メモリ１で再生照射光２ａを発振して照射する面発光レーザで構成され、再生光照射制御手段４により再生照明光２ａの発振及び照射が制御される。この再生照射光２ａが光学的メモリ１に照射されると、この光学的メモリ１はホログラムとして記録されるマスクパターンを再生して再生光１ａの光パターンを光再構成型ゲートアレイ３に照射する。
【０００４】
前記光再構成型ゲートアレイ３は、光学的メモリ１から照射される光パターンの記録情報に基づいて各種の論理演算回路を再構成する論理演算セル３１をアレイ状に配列してＶＬＳＩとして構成される。この論理演算セル３１は、８本の回線からなる配線路３２により接続されると共に、この配線路３２に介装されるスイッチング・マトリクス３３により任意に接続を切替えられる構成である。また、スイッチング・マトリクス３３は、外部からの入力データＳ１を入力すると共に論理演算セル３１の演算結果を外部へ出力データＳ２として出力する入出力ポート３４が入出力ブロックパット３５と共に接続される構成である。
【０００５】
次に、前記構成に基づく従来の光学的メモリにおける複数の光パターンの記録情報を格納する動作について説明する。前記光学的メモリを構成するＶＬＳＩの配置配線に用いられる評価関数を用いて再構成回路パターンに対応する光パターンを光学的メモリ１へ格納する。
【０００６】
まず、再構成回路パターンの各種論理演算回路又は回路素子を乱数を利用して初期配置する（ステップ２１）。この初期配置された各種論理演算回路又は回路素子を乱数を利用して初期配線する（ステップ２２）。このように初期配置及び初期配線された遅延時間の総和を代入して遅延に関する評価値Ｄを算出する（ステップ２３）と共に、前記配置及び配線された再構成回路パターンが占有する実装面積の総和を代入して面積に関する評価値Ｓを算出し、この各評価値Ｓ、Ｄに各重み付け値ＫS、ＫDを乗算する次式（１）の評価式により評価関数値Ｈ（Ｈの値は小さい値ほど最適値と判断）をＨ１（１回目）として求める（ステップ２４）。
【０００７】
Ｈ＝ＫS・Ｓ＋ＫD・Ｄ      ・・・（１）
ＫS；実装面積の評価に対する重み付け値
ＫD；遅延時間の評価に対する重み付け値
この各重み付け値は、実装面積を重視した設計又は遅延時間（＝演算速度）を重視した設計のいずれかを重要視するかにより、各値が決定されることとなる。
【０００８】
次に、前記ステップ２１の場合と同様に、再構成回路パターンの各種論理演算回路又は回路素子を乱数を利用して２回目を再配置する（ステップ２５）。この２回目の再配置された各種論理演算回路又は回路素子を乱数利用して２回目を再配線する（ステップ２６）。このように２回目の再配置及び２回目再配線された再構成回路パターンについて回路遅延の遅延時間を算出する（ステップ２７）。
【０００９】
前記ステップ２４の初期配置・配線の場合と同様に２回目の再配置及び再配線の算出値を前記式（１）の評価式により２回目の評価関数値Ｈ２を求め（ステップ２８−１）、２回目の評価関数値Ｈ２が前記の評価関数値Ｈ１と比較して下がっているか否かを判断する（ステップ２８−２）。
前記評価関数値Ｈ２が下がっていると判断された場合には、そのレイアウトを採用し（ステップ２９−１）、他方下がっていないと判断された場合には、当該レイアウトを破棄して他の乱数値を元にする（ステップ２９−２）。
【００１０】
前記ステップ２９−１で採用されたレイアウトにおける評価関数値が目標値に達しているか否かを判断し（ステップ３０）、目標値に達していれば終了する。他方、目標値に達していないと判断された場合、及び前記ステップ２９−２で他の乱数値を元にすると決定した場合には、前記ステップ２５に戻り再度評価関数値を求めて評価関数値が目標値に達したか否かを繰り返して判断されることとなる（ステップ２５ないしステップ３０）。
【特許文献１】特開２００５−５１０５９号公報
【特許文献２】特開２００５−４５１３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
前記背景技術に係る光学的メモリの記録方法は以上のように構成され、実行されていたことから、光学的メモリ１へ光パターンを書き込む際に、光再構成型ゲートアレイ３をＶＬＳＩとして形成される多数の論理演算セル３１及びスイッチング・マトリクス３３に対して全面に照射する再生光１ａとしての光パターンに対応する光パターンの記録情報をホログラムとして記録されることとなり、光再構成速度を高めることができないという課題を有していた。
【００１２】
即ち、光学的メモリ１に記録されたホログラムの複数の記録情報は、これらの記録情報相互間で何ら関連を考慮されることなく格納動作が実行されていたことから、光再構成される論理演算セル３１又はスイッチング・マトリクス３３が同一の論理演算回路又は同一の接続関係であるにも拘わらず同一の光パターンの再生光１ａを光学的メモリ１に記録される。このように記録された光学的メモリ１から射出される光パターンは、光再構成型ゲートアレイ３の全領域に対応するビット数となり、より多くのビット数で全領域に均一に拡散照射されていることから特定領域に集中した高いエネルギーによる論理演算セル３１の再構成を高速化できない。
【００１３】
本発明は、前記課題を解消するためになされたもので、光学的メモリに格納する動的再構成の光パターン相互間に関連付けて記録して光パターンを集中照射することにより光再構成速度を飛躍的に向上させることができる光学的メモリの記録方法及び光学的メモリを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る光学的メモリの記録方法は、再構成回路パターンに対応する光パターンの照射により各種の論理演算回路を再構成する論理演算セルをアレイ状に配列されてなる光再構成型ゲートアレイに対して照射する光パターンの記録情報を光学的メモリに複数格納する光学的メモリの記録方法において、前記再構成される複数の再構成回路パターン中で共通する論理演算セルが同じ配設領域となるように前記複数の光パターンの記録情報を光学的メモリに格納するものである。
【００１５】
本発明に係る光学的メモリの記録方法は必要に応じて、光再構成型ゲートアレイに対して光パターンがビット数で照射され、当該光パターンの照射による任意部分の再構成がより少ないビット単位となるように複数の光パターンの記録情報を光学的メモリに格納するものである。
【００１６】
本発明に係る光学的メモリの記録方法は必要に応じて、光パターンを照射する領域の照射面積及び／又は光パターンで再構成される再構成回路パターンの配線遅延時間がより小さくなるように複数の光パターン記録情報を光学的メモリに格納するものである。
【００１７】
本発明に係る光学的メモリの記録方法は必要に応じて、照射面積、配線遅延時間及び光パターンのビット数により各々任意の重み付けを付与し、当該重み付けに基づく評価関数により複数の光パターンの記録情報を光学的メモリに格納するものである。
【００１８】
本発明に係る光学的メモリの記録方法は必要に応じて、再構成される複数の再構成回路パターン中で論理演算回路の回路構成が近似する論理演算セルが同じ配設領域となるように複数の光パターンの記録情報を光学的メモリに格納するものである。
【００１９】
本発明に係る光学的メモリの記録方法は必要に応じて、論理演算回路を一の論理演算セルと他の論理演算セルとを配線で接続するように複数の光パターンの記録情報を光学的メモリに格納するものである。
【００２０】
本発明に係る光学的メモリは、再構成回路パターンに対応する光パターンの照射により各種の論理演算回路を再構成する論理演算セルをアレイ状に配列されてなる光再構成型ゲートアレイに対して照射する光パターンの記録情報を複数格納する光学的メモリにおいて、前記再構成される複数の再構成回路パターン中で共通する論理演算セルが同じ配設領域となる前記複数の光パターンの記録情報を格納するものである。
【００２１】
本発明に係る光学的メモリは必要に応じて、光再構成型ゲートアレイに対して光パターンをビット単位で照射し、当該光パターンの照射による任意部分の再構成がより少ないビット数となる複数の光パターンの記録情報を格納するものである。
【００２２】
本発明に係る光学的メモリは必要に応じて、光パターンを照射する領域の照射面積、光パターンで再構成される再構成回路パターンの配線遅延時間、及び前記光パターンのビット数により各々任意の重み付けを付与し、当該重み付けに基づく評価関数により複数の光パターンを格納するものである。
【発明の効果】
【００２３】
このように本発明においては、再構成回路パターンに対応する光パターンの照射により各種の論理演算回路を再構成する論理演算セルをアレイ状に配列されてなる光再構成型ゲートアレイに対して照射する光パターンの記録情報を複数格納する光学的メモリの記録方法において、前記再構成される複数の再構成回路パターン中で共通する論理演算セルが同じ配設領域となるように前記複数の光パターンの記録情報を光学的メモリに格納することにより、複数の再構成回路パターン相互間の関連を付けて共通しない論理演算セルの差分についてのみ光再構成を行うこととなり、光再構成の速度を飛躍的に向上させることができるという効果を有する。特に、光学的メモリをホログラムメモリで形成して論理演算セルにビット単位で部分的な光再構成を行う場合には、より少ないビット数に光パターンの再生光を集光してより高い光エネルギーで光再構成できることから、より高速な光再構成が可能となる。
【００２４】
本発明に係る光学的メモリは、再構成回路パターンに対応する光パターンの照射により各種の論理演算回路を再構成する論理演算セルをアレイ状に配列されてなる光再構成型ゲートアレイに対して照射する光パターンの記録情報を複数格納する光学的メモリにおいて、前記再構成される複数の再構成回路パターン中で共通する論理演算セルが同じ配設領域となる前記複数の光パターンの記録情報を格納することにより、複数の再構成回路パターン相互間の関連を付けて共通しない論理演算セルの差分についてのみ光再構成を行うこととなり、光再構成の速度を飛躍的に向上させることができるという効果を有する。
【発明を実施するための最良の形態】
【００２５】
（本発明の第１の実施形態）
以下、本発明の第１の実施形態に係る光学的メモリを図１に基づいて図６、図７を参照して説明する。この図１は本実施形態に係る光学的メモリの記録方法の動作フローチャートを示す。
前記各図において本発明の第１の実施形態に係る光学的メモリは、光学的メモリ１へ光再構成回路パターンに対応する光パターンの記録情報を格納する場合に、再構成される複数の再構成回路パターン中で光再構成型ゲートアレイ３における共通する論理演算セル３１、又は近似する論理演算セル３１が存在するか否か、また論理演算セル３１を接続する他の論理演算セル３１が存在するか否かにより、光パターンのうちの共通する部分、又は近似する部分を同じ配設領域となるように複数の光パターンを格納する構成である。
【００２６】
前記光学的メモリ１は、前記背景技術の場合と同様にホログラムメモリ等の光学的な記録・再生が可能なメモリで形成され、再生光照射手段２及び光再構成型ゲートアレイ３の間の対向状態で介装される構成である。このホログラムメモリ等からなる光学的メモリ１は、レーザをアレイ状に配列した面発光レーザで形成される再生光照射手段２から照射される再生照射光２ａの照射角度により、複数格納される光パターンの記録情報を選択して再生光１ａの光パターンを光再構成型ゲートアレイ３に照射する構成である。また、前記再生照射光２ａの照射角度は、再生光照射制御手段４によって制御される。
【００２７】
次に前記構成に基づく本実施形態に係る光学的メモリの記録方法において複数の光パターンの記録情報を格納する動作について説明する。まず、書込み装置（図示を省略）が予め作成された再構成回路パターンを複数読込み（ステップ１）、この読込まれた装置の再構成回路パターン相互間で光再構成型ゲートアレイ３の論理演算セル３１に相当する部分の論理演算回路の部分を抽出する（ステップ２）。
【００２８】
この抽出された各論理演算回路が各再構成回路パターン相互間の共通部分があるか否かを判断する（ステップ３）。共通部分が存在すると判断された場合には、この共通部分の論理演算回路に対応する光パターンの共通位置に配置するように格納する（ステップ４）。
この共通部分以外に各再構成回路パターン相互間で非共通部分が存在すると判断された場合、及び前記ステップ３で共通部分がないと判断された場合には、さらに各再構成回路パターン相互間で論理演算回路について近似する部分が存在するか否かを判断される（ステップ６）。
【００２９】
前記ステップ６において近似する論理演算回路に対応する光パターンの共通位置に配置するように光学的メモリ１に格納する（ステップ７）。前記配置された共通部分及び近似する部分の論理演算回路（任意の論理演算セル３１に相当）が他の論理演算セル３１との接続が必要か否かを判断する。他の論理演算セル３１との接続が必要であると判断された場合には、接続する論理演算セル３１相互間の配線路３２中に設けられたスイッチング・マトリクス３３を選択的に接続する再生光１ａが照射されるように光パターンを光学的メモリ１に格納する。
【００３０】
前記ステップ６で論理演算回路の近似する部分が存在しないと判断された場合、及びステップ８で他の論理演算セル３１との接続がないと判断された場合には、ＬＳＩ、ＶＬＳＩ等の一般的設計に用いられる配置・配線の最適化手法により再構成回路パターンの全体について光パターンを特定して光学的メモリ１に格納する（ステップ１０）。
【００３１】
以上のように本実施形態においては、ホログラムメモリで形成される光学的メモリに複数の再構成回路パターン相互間の共通する論理演算セル３１を関連付けて共通位置に格納し、光再構成において共通しない論理演算セル３１の差分についてのみ光再構成を行うこととなり、光再構成の速度を飛躍的に向上させることができる。
【００３２】
（本発明の第２の実施形態）
本発明の第２の実施形態に係る光学的メモリの記録方法を図２ないし図５に基づき図６及び図７を参照して説明する。この図２は本実施形態に係る光学的メモリの記録方法の動作フローチャート、図３は前記図７における論理演算セルの詳細回路ブロック図、図４は前記図７におけるスイッチング・マトリクスの詳細回路図、図５は本実施形態に係る光学的メモリの記録方法により再構成された再生回路パターン構成図を示す。
【００３３】
前記各図において本実施形態に係る光学的メモリの記録方法は、光学的メモリ１に対向配設される光再構成型ゲートアレイ３に対して光学的メモリ１からビット単位で照射される複数の光パターンの記録情報を、この光パターンの照射による任意部分の光再構成がより少ないビット数、回路遅延及び小さな回路占有面積となるように格納する構成である。この光パターンが照射される任意部分は、順次光再構成される相前後する二つの光パターン相互間において、光再構成型ゲートアレイ３の論理演算セル３１により光再構成される光パターンによる再構成回路パターンとの各論理演算セル３１が異なる論理演算回路（異なる機能部分；差分）について、その光パターンの照射による光再構成がより少ないビット数（差分ビット数）となるように複数の光パターンの記録情報が光学的メモリ１に格納される。
【００３４】
前記光パターンの各ビット毎の照射は光再構成型ゲートアレイ３の論理演算セル３１、スイッチング・マトリクス３３に配設されるフォトダイオードＰに対して照射される構成である。このフォトダイオードＰの配設機構を図３及び図４に示す。同図において論理演算セル３１は、入力部に配設された４つのマルチプレクサ（ＭＵＸ）３１１、４入力１出力のルックアップ・テーブル（ＬＵＴ）３２０、Ｄフリップ・フロップ３３０、Ｄフリップ・フロップ３３０の出力の切換えを行うマルチプレクサ３４０、マルチプレクサ３４０の出力ノードと８本の配線１８との間に設けられた８つのスリーステート・バッファ３５０及びＤフリップ・フロップ３３０のクリア（ＣＬＲ）信号の切り替えを行うマルチプレクサ３６０を有し、前記Ｄフリップ・フロップ３３０以外の各素子にフォトダイオードＰを備える構成である。また、前記スイッチング・マトリクス３３は、縦横に格子状に配設された各８本の配線路３２の組の交点に設けられたクロスバスイッチであり、それぞれ垂直に交差する配線同士を結合する役割を有する。１つのスイッチング・マトリックス３３には、８本の配線路３２の交点に設けられた８個の４方向スイッチ３３３が接続され、この各４方向スイッチ３３３に各々フォトダイオードＰを備える構成である。
【００３５】
次に前記構成に本実施形態に係る光学的メモリの記録方法における複数の光パターンの記録情報を格納する動作について説明する。前提として光学的メモリ１に複数格納される光パターンの記録情報に対応する再構成回路パターンに関して算出される各種算出値は図示を省略する書込み装置の記録部に順次格納され、当該再構成回路パターンのレイアウトを決定するに際して、前回の各種算出値が前記記録部から読み出される。
【００３６】
まず、前記背景技術に係る光学的メモリの場合と同様に、再構成回路パターンの各種論理演算回路又は回路素子を乱数を利用して初期配置する（ステップ１１）。この初期配置された各種論理演算回路又は回路素子を乱数を利用して初期配線する（ステップ１２）。
【００３７】
このように初期配置及び初期配線された遅延時間の総和を代入して遅延に関する評価値Ｄを算出すると共に、前記配置及び配線された再構成回路パターンが占有する実装面積の総和を代入して面積に関する評価値Ｓを算出し、さらに前回の再構成回路パターンとの差分に対応するビット数を評価値Ｎとして抽出する（ステップ１３）。前記、各評価値Ｓ、Ｄ、Ｎに各重み付け値ＫS、ＫD、ＫNを乗算する次式（２）の評価式により評価関数値Ｈ値（Ｈの値は小さいほど最適値と判断）をＨ１（１回目）として求める（ステップ２４）。
【００３８】
Ｈ＝ＫS・Ｓ＋ＫD・Ｄ＋ＫNＮ      ・・・（２）
ＫS；実装面積の評価に対する重み付け値
ＫD；遅延時間の評価に対する重み付け値
ＫN；差分ビット数の評価に対する重み付け値
この各重み付け値は、実装面積を重視した設計又は遅延時間（＝演算速度）を重視した設計のいずれかを重要視するかにより、各値が決定されることとなる。
【００３９】
次に、前記ステップ１１の場合と同様に、再構成回路パターンの各種論理演算回路又は回路素子を乱数を利用して２回目を再配置する（ステップ１５）。この２回目の再配置された各種論理演算回路又は回路素子を乱数利用して２回目を再配線する（ステップ１６）。このように次回の再配置及び次回に再配線された再構成回路パターンについて回路遅延の遅延時間、再構成回路パターンが占有する実装面積及び差分ビット数を算出する（ステップ１７）。
【００４０】
前記ステップ１４の初期配置・配線の場合と同様に次回の再配置及び再配線の算出値を前記式（２）の評価式により次回の評価関数値Ｈ２を求め（ステップ１８−１）、次回の評価関数値Ｈ２が前回の評価関数値Ｈ１と比較して下がっているか否かを判断する（ステップ１８−２）。
前記評価関数値Ｈ２が下がっていると判断された場合には、そのレイアウトを採用し（ステップ１９−１）、他方下がっていないと判断された場合には、当該レイアウトを破棄して他の乱数値を元にする（ステップ１９−２）。
【００４１】
前記ステップ２９−１で採用されたレイアウトにおける評価関数値が目標値に達しているか否かを判断し（ステップ２０）、目標値に達していれば終了する。他方、目標値に達していないと判断された場合、及び前記ステップ１９−２で他の乱数値を元にすると決定した場合には、前記ステップ１５に戻り再度評価関数値を求めて評価関数値が目標値に達したか否かを繰り返して判断されることとなる（ステップ１５ないしステップ２０）。
【００４２】
このステップ１５ないしステップ２０における評価関数値を下げる具体例を図５（Ａ）、（Ｂ）、（Ｃ）に基づいて説明する。同図（Ａ）において相前後で光再構成する二つの再構成回路パターンにおける論理演算セル３１が同じ論理演算回路であれば、ノット回路ＮＯＴ１、ＮＯＴ２、アンド回路ＡＮＤ１、ＡＮＤ２、ＡＮＤ３及びオア回路ＯＲ１が各々同一の回路構成であることから、この論理演算セル３１に対する再生光１ａの照射を必要としない光パターンの記録情報を光学的メモリ１に格納することとなる。
【００４３】
また、同図（Ｂ）に示すような再構成回路パターンにおいて、前回の再構成回路パターンが同図（Ａ）に示す再構成回路パターンである場合には、アンド回路ＡＮＤ３とノット回路ＮＯＴ３との相違に基づく差分ビット数の再生光１ａを論理演算セル３１へ照射するような光パターンの記録情報を光学的メモリ１に格納することとなる。特に、このアンド回路ＡＮＤ３とノット回路ＮＯＴ３とが近似する回路構成である場合には、より少ない差分ビット数の再生光１ａとすることができる。
【００４４】
さらに、同図（Ｃ）に示すような再構成回路パターンにおいて、前回の再構成回路パターンが同図（Ａ）に示す再構成回路パターンである場合に、アンド回路ＡＮＤ３とノット回路ＮＯＴ３とが全く異なる回路構成であるときには、前回の再構成回路パターンにおける他の論理演算セル３１におけるノット回路ＮＯＴ４を接続して回路構成する光パターンの記録情報を光学的メモリ１に格納することとなる。この任意の論理演算セル３１における論理演算回路と他の論理演算セル３１における論理演算回路との接続は、配線路３２中に配設される任意のスイッチング・マトリクス３３の４方向スイッチ３３３を選択駆動させることにより実行される。このように論理演算回路を論理演算セル３１で新たに光再構成することなく、前回再構成回路パターンを極めて少ないビット数の光パターンで集光照射することにより再構成を飛躍的に高速化できることとなる。
【００４５】
（本発明の他の実施形態）
なお、前記第１の各実施形態に係る光学的メモリの記録方法においては、光学的メモリ１へ光再構成回路パターンに対応する光パターンの記録情報を格納する場合に、再構成される複数の再構成回路パターン中で光再構成型ゲートアレイ３における共通する論理演算セル３１、又は近似する論理演算セル３１が存在するか否か、また論理演算セル３１を接続する他の論理演算セル３１が存在するか否かをいずれも判断する対象としたが、いずれか一方のみを対象とする構成とすることもできる。
【００４６】
また、前記第２の実施形態に係る光学的メモリの記録方法においては、回路遅延、回路占有面積を差分ビット数と併せて評価関数値を算出する構成としたが、回路遅延又は回路占有面積のいずれか一方のみを差分ビット数と併せて評価関数値を算出する構成とすることもできる。
【００４７】
また、第１の実施形態に係る光学的メモリの記録方法の動作フローチャートに引き続いて第２の実施形態に係る光学的メモリの記録方法の動作フローチャートを実行する構成とすることもできる。このように各々を連続して光学的メモリ１への光パターンの記録情報を格納するようにしているので、より少ない差分ビット数でより高速な光再構成が可能となる。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施形態に係る光学的メモリの記録方法の動作フローチャート図である。
【図２】本発明の第２の実施形態に係る光学的メモリの記録方法の動作フローチャートである。
【図３】本発明の第２の実施形態に係る光学的メモリの記録方法の図７における論理演算セルの詳細回路ブロック図である。
【図４】本発明の第２の実施形態に係る光学的メモリの記録方法の図７におけるスイッチング・マトリクスの詳細回路図である。
【図５】本発明の第２の実施形態に係る光学的メモリの記録方法により再構成された再生回路パターン構成図である。
【図６】背景技術に係る光再構成ゲートアレイ及び再構成照射手段と一体化した光学的メモリの組合わせ構成図である。
【図７】図６における光再構成ゲートアレイの光再構成論理ブロックの回路構成図である。
【図８】図６に記載の光学的メモリに格納する光パターンの記録情報の生成及び格納動作フローチャートである。
【符号の説明】
【００４９】
１      光学的メモリ
１６
２      再生光照射手段
３      光再構成型ゲートアレイ
３１    論理演算セル
３２    配線路
３３    スイッチング・マトリクス
３４    入出力ポート
３５    入出力ブロックパット
３１１、３２２、３４０、３６０  マルチプレクサ
３３３  ４方向スイッチ
３２０  ルックアップ・テーブル
３３０  Ｄフリップフロップ
３５０  スリーステート・バッファ０
４      再生光照射制御手段
【図１】
0004734641.tif 000002
【図２】
0004734641.tif 000003
【図３】
0004734641.tif 000004
【図４】
0004734641.tif 000005
【図５】
0004734641.tif 000006
【図６】
0004734641.tif 000007
【図７】
0004734641.tif 000008
【図８】
0004734641.tif 000009