(57)【特許請求の範囲】
【請求項１】
複数のデータ線と、前記複数のデータ線に交差する複数の走査選択線と、複数の電源線と、前記データ線と前記走査選択線と前記電源線に接続された複数の自発光型の画素とを備えた表示パネルと、
前記データ線に駆動信号を与えるためのデータ線駆動回路と、
前記走査選択線に駆動すべき前記画素を選択するための選択信号を与えるための走査線駆動回路と、
入力される表示データとタイミング信号から、前記データ線駆動回路と前記走査線駆動回路を制御するための制御信号を生成する表示制御回路と、
前記電源線に印加するための駆動電圧を生成するための駆動電圧生成回路と、
前記電源線ごとの電流を基準値と比較し、電流比較結果を出力するための駆動電流検出回路と、
前記表示データと前記電流比較結果を格納するための格納回路とを備えた自発光型表示装置において、
前記表示制御回路は、前記表示データと、前記表示パネル上の表示位置に対応した前記駆動電流検出回路による前記電流比較結果とをそれぞれのタイミングで、上位ビットに前記表示データを、下位ビットに前記電流比較結果を前記格納回路に格納し、前記表示データと前記表示パネル上の表示位置に対応した前記電流比較結果とをまとめて前記格納回路から読み出し、
前記データ線駆動回路は、前記格納回路からまとめて読み出された前記表示データと前記表示パネル上の表示位置に対応した前記電流比較結果に基づいて、前記駆動信号を決定することを特徴とする自発光型表示装置。
【請求項２】
前記駆動電流検出回路によって検出されるべき前記表示パネル上の表示位置は、前記表示パネル上の全部の領域であることを特徴とする請求項１記載の自発光型表示装置。
【請求項３】
前記駆動電流検出回路によって検出されるべき前記表示パネル上の表示位置は、前記表示パネル上の予め定められた一部の領域であることを特徴とする請求項１記載の自発光型表示装置。
【請求項４】
複数のデータ線と、前記複数のデータ線に交差する複数の走査選択線と、複数の電源線と、前記データ線と前記走査選択線と前記電源線に接続された複数の自発光型の画素とを備えた表示パネルと、
前記データ線に駆動信号を与えるためのデータ線駆動回路と、
前記走査選択線に駆動すべき前記画素を選択するための選択信号を与えるための走査線駆動回路と、
入力される表示データとタイミング信号から、前記データ線駆動回路と前記走査線駆動回路を制御するための制御信号を生成する表示制御回路と、
前記電源線に印加するための駆動電圧を生成するための駆動電圧生成回路と、
前記電源線ごとの電流を基準値と比較するための駆動電流検出回路と、
格納回路とを備えた自発光型表示装置において、
前記表示制御回路は、前記表示データと、前記表示パネル上の表示位置に対応した前記駆動電流検出回路による電流比較結果とをそれぞれのタイミングで前記格納回路に格納し、前記表示データと前記表示パネル上の表示位置に対応した前記電流比較結果とをまとめて前記格納回路から読み出し、
前記データ線駆動回路は、前記格納回路からまとめて読み出された前記表示データと前記表示パネル上の表示位置に対応した前記電流比較結果に基づいて、前記駆動信号を決定し、
前記データ線駆動回路は、前記表示データをアナログ値へ変換する第１のアナログ変換回路と、前記電流比較結果をアナログ値へ変換する第２のアナログ変換回路と、アナログの前記表示データとアナログの前記電流比較結果を加算する加算回路とを備えたことを特徴とする自発光型表示装置。
【請求項５】
複数のデータ線と、前記複数のデータ線に交差する複数の走査選択線と、複数の電源線と、前記データ線と前記走査選択線と前記電源線に接続された複数の自発光型の画素とを備えた表示パネルと、
前記データ線に駆動信号を与えるためのデータ線駆動回路と、
前記走査選択線に駆動すべき前記画素を選択するための選択信号を与えるための走査線駆動回路と、
入力される表示データとタイミング信号から、前記データ線駆動回路と前記走査線駆動回路を制御するための制御信号を生成する表示制御回路と、
前記電源線に印加するための駆動電圧を生成するための駆動電圧生成回路と、
前記電源線ごとの電流を基準値と比較するための駆動電流検出回路と、
格納回路とを備えた自発光型表示装置において、
前記表示制御回路は、前記表示データと、前記表示パネル上の表示位置に対応した前記駆動電流検出回路による電流比較結果とをそれぞれのタイミングで前記格納回路に格納し、前記表示データと前記表示パネル上の表示位置に対応した前記電流比較結果とをまとめて前記格納回路から読み出し、
前記データ線駆動回路は、前記格納回路からまとめて読み出された前記表示データと前記表示パネル上の表示位置に対応した前記電流比較結果に基づいて、前記駆動信号を決定し、
前記表示パネル上の表示位置に対応した前記電流比較結果は、前記表示制御回路による検出回数に応じたビット数で構成されるデータであることを特徴とする自発光型表示装置。
【請求項６】
前記表示パネル上の表示位置に対応した前記電流比較結果は、前記電源線ごとの電流が前記基準値より小さいか否かを示す１ビットで構成されるデータであることを特徴とする請求項５記載の自発光型表示装置。
【請求項７】
複数のデータ線と、前記複数のデータ線に交差する複数の走査選択線と、複数の電源線と、前記データ線と前記走査選択線と前記電源線に接続された複数の自発光型の画素とを備えた表示パネルと、
前記データ線に表示データに応じた駆動信号を与えるためのデータ線駆動回路と、
前記走査選択線に駆動すべき前記画素を選択するための選択信号を与えるための走査線駆動回路と、
前記電源線に印加するための駆動電圧を生成するための駆動電圧生成回路とを備えた自発光型表示装置において、
前記画素の電流を検出し、前記画素の電流が基準値よりも小さいか否かを示す１ビットデータを出力する駆動電流検出回路と、
前記１ビットデータを、前記表示データの下位に付加することによりビット幅が拡張された補償後表示データとする補正回路を備えることを特徴とする自発光型表示装置。
【請求項８】
前記補正回路は、前フレーム期間の前記１ビットデータを、次フレーム期間以降の前記表示データの下位に付加することにより、前記補償後表示データとすることを特徴とする請求項７記載の自発光型表示装置。
【請求項９】
前記駆動電流検出回路は、前記走査線駆動回路による走査ごとに前記電源線ごとの電流を検出して前記画素ごとの電流を検出し、
前記電流比較結果は、前記画素ごとの電流が前記基準値よりも小さいか否かを示すデータであることを特徴とする請求項１記載の自発光型表示装置。
【請求項１０】
前記駆動電流検出回路は、前記電源線ごとに設けられ、前記電源線ごとの電流を検出する検出回路と、前記電源線ごとに設けられ、前記走査線駆動回路による走査ごとに前記電源線ごとの電流を前記基準値と比較し、その比較結果を前記電流比較結果として出力する比較回路とを備えたことを特徴とする請求項１記載の自発光型表示装置。
【請求項１１】
前記駆動電流検出回路は、前記各比較回路からパラレルに出力された前記電流比較結果をシリアルに変換する変換回路を備えたことを特徴とする請求項１０記載の自発光型表示装置。
【請求項１２】
前記検出回路は、前記電源線ごとの電流を電圧値に変換し、
前記比較回路は、前記電源線ごとの電圧値を前記基準値と比較し、その比較結果を前記電流比較結果として出力することを特徴とする請求項１０記載の自発光型表示装置。
【請求項１３】
複数のデータ線と、前記複数のデータ線に交差する複数の走査選択線と、複数の電源線と、前記データ線と前記走査選択線と前記電源線に接続された複数の自発光型の画素とを備えた表示パネルと、
前記データ線に表示データに応じた駆動信号を与えるためのデータ線駆動回路と、
前記走査選択線に駆動すべき前記画素を選択するための選択信号を与えるための走査線駆動回路と、
前記電源線に印加するための駆動電圧を生成するための駆動電圧生成回路とを備えた自発光型表示装置において、
前記画素の電流を検出し、前記画素の電流が基準値よりも小さいか否かを示す１ビットデータを出力する駆動電流検出回路と、
前記１ビットデータを、前記表示データに付加する補正回路とを備え、
前記駆動電流検出回路は、検出ごとに、前記画素ごとの電流が基準値よりも小さいか否かを示す１ビットデータを出力し、
前記補正回路は、前記駆動電流検出回路による検出回数に応じたビット数のビットデータを前記表示データの下位に付加することにより、ビット幅が拡張された補償後表示データとすることを特徴とする自発光型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＬ（エレクトロルミネッセンス）素子や有機ＥＬ素子その他の自発光タイプの表示素子である自発光素子を搭載した表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
ＥＬ（エレクトロルミネッセンス）素子や有機ＥＬ素子等に代表される自発光素子において、その発光輝度は自発光素子を流れる電流に比例するという性質があり、自発光素子を流れる電流を制御することで階調表示が可能になる。以上のような自発光素子を複数配置して表示装置を作成することができる。
【０００３】
しかし、自発光素子を長時間使用した場合、経時的に自発光素子の劣化が進行し、その発光輝度は低下するという特徴を有しており、その劣化の度合いは発光時間に依存する。したがって、個々の画素の発行状態（表示パターン）に応じて、焼付き状のパターンが生じてしまう。
【０００４】
自発光素子の経時的な劣化によって生じる焼付きパターンを解消する技術として、各画素列（縦方向１列）の駆動電流を測定し、電流から劣化の度合いを検出、この結果を信号電圧にフィードバックすることにより上記焼付きパターンを解消する技術が、特許文献１に開示されている。
【０００５】
【特許文献１】特開２００４−２８７３４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１等の技術は、画素列毎に電流検出回路であるＡＤＣ（Analog-to-Digital Converter）と、その結果を格納する記憶容量を設けるとの記載はあるが、具体的構成は記載されておらず、特に補正の精度に大きく依存する回路規模に関しては考慮されていない。また、上記電流検出結果に基づいて補正されるデータ補正についても、具体的には記載されていない。
【０００７】
本発明は、上記ＡＤＣ、および記憶容量、データ補正回路の回路規模を小さくし、かつ焼付き補正効果を得ることができる自発光型表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、自発光型の画素の劣化による電流値の基準値との大小比較結果のみを検出し、基準値を下回ったことをビットデータとして表示データに付加して格納し、この格納回路から読み出される表示データに応じた書込み信号電圧を生成し、画素を駆動する。  第１の態様としては、付加するビット数を最小限の１ビットとすることにより、一回の劣化補正を行うことが可能となり、第２の態様としては、このビット数を増やすことにより、劣化補正の回数を増やすことも可能である。
【０００９】
また、劣化検出のための白表示を表示パネル上の任意の領域に制御することにより、任意の領域のみの焼付き状態を検出することも可能であり、この場合、記憶回路の容量をさらに削減することも可能である。さらに、電流検出回路を任意の領域分の電流を検出することにより、電流検出回路の負荷容量も軽減し、電流検出精度を向上することも可能である。
【発明の効果】
【００１０】
本発明によれば、画素の劣化検出を、小さい回路規模で実現できる。
【００１１】
本発明によれば、画素の劣化検出結果をビットデータとして、入力表示データに付加して格納するため、格納容量を抑制することができる。
【００１２】
本発明の第１の態様によれば、画素間で安定した発光輝度を有し、経時劣化による焼付きを抑制できる。
【００１３】
本発明の第２の態様によれば、劣化の検出及び補正の回数を増やすことにより、第１の態様に比べ、さらに長時間焼付きを抑制できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施例１、２を説明する。
【実施例１】
【００１５】
以下、本発明の第１の実施形態を、図面を用いて詳細に説明する。
【００１６】
図１は本発明の一実施形態である自発光素子表示装置の例である。図１において、１は表示信号、２は電流変動補償機能内蔵データ線駆動回路、３はデータ線駆動信号、４は発光電源電圧、５は走査線制御信号であり、電流変動補償機能内蔵データ線駆動回路２は、表示信号１に従って、自発光素子ディスプレイ（後述）に階調電圧を供給するデータ線駆動信号３と、自発光素子が発光するための電源電圧を供給する発光電源電圧４を生成、自発光素子ディスプレイ（後述）に出力し、上記階調電圧を印加する垂直方向走査線を選択するため制御を行う走査線制御信号５を生成、走査線駆動回路（後述）に出力する。また、上記通常表示動作に加え、焼付き検出期間（後述）において、焼付き検出のための表示パターンの生成、焼付き箇所の検出、結果の格納、結果に応じた表示信号の補正を行う。焼付き検出期間は、１フレーム期間（１画面表示期間）単位で任意に決めてもよいし、１水平走査期間単位で任意で決めてもよい。焼付き検出期間は、自発光素子表示装置への電源投入直後（起動直後）、又は電源投入後（起動後）に回路が安定した後であってもよい。
【００１７】
本実施形態では、焼付き検出のための表示パターンは全面白表示（最大輝度表示）とし、以下説明する。６は発光電圧生成回路、７は発光制御電圧であり、発光電圧生成回路６は、自発光素子ディスプレイ（後述）が発光するための電圧、および、焼付き検出用の基準電圧（後述）となる発光制御電圧を生成し、電流変動補償機能内蔵データ線駆動回路２へ出力する。８は走査線駆動回路、９は走査線駆動信号、１０は自発光素子ディスプレイであり、自発光素子ディスプレイ１０とは、表示素子として発光ダイオードや有機ＥＬ等を用いたディスプレイ（表示パネル）をいう。自発光素子ディスプレイ１０は、マトリクス状に配置された複数の自発光素子（画素）を有する。自発光素子ディスプレイ１０への表示動作は、走査線駆動回路８から出力される走査線駆動信号９によって選択、書込み制御された画素に、電流変動補償機能内蔵データ線駆動回路２から出力されるデータ線駆動信号３に従った信号電圧のデータ書込みによって動作する。自発光素子を駆動する電圧は発光電源電圧４として供給する。なお、電流変動補償機能内蔵データ線駆動回路２、走査線駆動回路８は、別のＬＳＩで実現してもよいし、一つのＬＳＩで実現してもよいし、画素部と同一のガラス基板上に形成されてもよい。また、電流変動補償機能は、データ線駆動回路２とは別のＬＳＩによって実現されてもよい。本実施形態では、自発光素子ディスプレイ２３は２４０×３２０ドットの解像度を持ち、１ドットが左からＲ（Ｒｅｄ）Ｇ（Ｇｒｅｅｎ）Ｂ（Ｂｌｕｅ）の３画素で構成されるもの、つまりディスプレイの水平方向は７２０画素で構成されるものとして以下説明する。自発光素子ディスプレイ１０は、自発光素子に流れる電流と、自発光素子の点燈時間によって、自発光素子が発光する輝度を調整することが可能である。自発光素子に流れる電流が大きいほど自発光素子の輝度が高くなる。自発光素子の点燈時間が長くなるほど自発光素子の輝度が高くなる。
【００１８】
図２は図１記載の自発光素子ディスプレイ１０の内部構成の一実施形態である。自発光素子として、有機ＥＬ素子を用いた自発光素子ディスプレイ１０の例を示す。図２において、１１は第１ドットＲデータ線、１２は第１ドットＧデータ線、１３は第１列Ｒ発光電源線、１４は第１列Ｇ発光電源線、１５は第１ライン選択線、１６は第２ライン選択線、１７は第１行第１列画素、１８は第１行第２列画素、１９は第２行第１列画素、２０は第２行第２列画素であり、第１ドットＲデータ線１１、第１ドットＧデータ線１２は、各々第１ドットＲ信号、第１ドットＧ信号（後述）を画素へ入力するための信号線、第１ライン選択線１５、第２ライン選択線１６は、各々第１走査線選択信号、第２走査線選択信号（後述）を画素へ入力するための信号線である。各々のライン選択線によって選択されるライン上の画素に、各々のデータ線を介して信号電圧を書込み、信号電圧に従って各々の列の発光電源線から供給される発光電源電圧によって点燈して画素の輝度を制御する。ここでは、画素の内部の構成を第１行第１列画素１７にのみ示しているが、第１行第２列画素１８、第２行第１列画素１９、第２行第２列画素２０についても同様の構成である。
【００１９】
２１はデータ書込みスイッチ、２２は書込み容量、２３は駆動トランジスタ、２４は有機ＥＬであり、データ書込みスイッチ２１は、第１ライン選択線１５によってオン状態となり、第１ドットＲデータ線１１からの信号電圧を、書込み容量２２に蓄積する。駆動トランジスタ２３は、書込み容量２２に蓄積された信号電圧に従った駆動電流を、有機ＥＬ２４に供給する。したがって、有機ＥＬ２４の発光輝度は、書込み容量２２に書き込む信号電圧、および、第１列Ｒ発光電源線から供給される発光電源電圧によって決まることを示している。また、先に説明したとおり、自発光素子ディスプレイ１０の画素数は、解像度が２４０×３２０となっているため、ライン選択線は、水平方向の線が、垂直方向に第１ラインから第３２０ラインまで３２０本並び、データ線、電源線は、Ｒ、Ｇ、Ｂ、各々垂直方向の線が、水平方向に第１ドットから第２４０ドットまで２４０本、合計７２０本並んでいるものとして、以下説明する。
【００２０】
図３は図１記載の電流変動補償機能内蔵データ線駆動回路２の内部構成の一実施形態である。図３において、２５はデータバス信号、２６は表示制御信号、２７はインタフェース制御回路、２８は書込みデータ（デジタルの表示データ）、２９はアドレス制御信号であり、インタフェース制御回路２７は、従来のメモリ内蔵ドライバと同様に、システム側のＭＰＵから入力される表示データとなるデータバス信号２５、システムからのデータ書込みを制御するとともにディスプレイへの表示データの読出し制御を行う表示制御信号２６に従って、書込みデータ２８、アドレス制御信号２９を出力する。３０は格納回路、３１は第1列Ｒ読出しデータ、３２は第１列Ｇ読出しデータ、３３は第２４０列Ｂ読出しデータであり、格納回路３０は、従来のメモリ内蔵ドライバと同様に、アドレス制御信号２９の書込み動作に従って書込みデータ２８を格納するとともに、ディスプレイの表示タイミングに合わせたアドレス制御信号２９の読出し動作に従って格納データを読出し、第１列Ｒ読出しデータ３１、第１列Ｇ読出しデータ３２から第２４０列Ｂ読出しデータ３３までの７２０列分として出力する。格納回路３０は、例えば、１画面分の表示データのデータ容量以上の格納容量を有するＲＡＭ（random access memory）である。さらに、焼付き検出期間においては、電流変動格納アドレス信号、電流変動格納データ（ともに後述）に従った書込み動作を合わせて行う。
【００２１】
３４はタイミング制御回路、３５は一水平ラッチタイミング信号、３６は焼付き検出タイミング信号、３７はラッチ回路、３８は第1列Ｒラッチデータ、３９は第１列Ｇラッチデータ、４０は第２４０列Ｂラッチデータであり、タイミング制御回路３４は、格納回路３０からの読出しデータを一水平ライン分ラッチし、まとめて出力するための一水平ラッチタイミング信号３５を生成するとともに、焼付き検出期間には焼付き検出パターン（後述）を一水平分ラッチし、まとめて出力するための焼付き検出タイミング信号３６を生成する。ラッチ回路３７は、従来の動作と同様に、一水平ラッチタイミング信号３５に従って、第１列Ｒ読出しデータ３１、第１列Ｇ読出しデータ３２から第２４０列Ｂ読出しデータ３３までを一水平ライン分ラッチし、第１列Ｒラッチデータ３８、第１列Ｇラッチデータ３９から第２４０列Ｂラッチデータ４０として出力するとともに、焼付き検出タイミング信号３６に従って、焼付き検出期間においては、全面白表示データを生成し、第１列Ｒラッチデータ３８、第１列Ｇラッチデータ３９から第２４０列Ｂラッチデータ４０として出力する。尚、全面白表示データは、外部からインタフェース制御回路２７へ入力してもよい。４１はＤ／Ａ変換回路、４２は第１列Ｒデータ線駆動信号、４３は第１列Ｇデータ線駆動信号、４４は第２４０列Ｂデータ線駆動信号であり、Ｄ／Ａ変換回路４１は、従来の動作と同様に、デジタルデータである第１列Ｒラッチデータ３８、第１列Ｇラッチデータ３９、第２４０列Ｂラッチデータ４０をアナログデータに変換し、第１列Ｒデータ線駆動信号４２、第１列Ｇデータ線駆動信号４３から、第２４０列Ｂデータ線駆動信号４４として出力する。
【００２２】
４５は発光電源（アナログ電流）、４６は電流比較基準（アナログ電流）、４７は電流比較回路、４８は電流比較結果、４９は第１列Ｒ発光電源、５０は第１列Ｇ発光電源、５１は第２４０列Ｂ発光電源であり、電流比較回路４７は、発光電源４５を図２記載の有機ＥＬ素子の各列に、第１列Ｒ発光電源４９、第１列Ｇ発光電源５０、第２４０列Ｂ発光電源５１として電圧を供給するとともに、焼付き検出時においては、各列に流れる電流を電流比較基準４６と比較し、電流比較結果４８を出力する。電流比較結果４８は、例えば、一水平ライン分の検出結果がシリアルに変換出力された１ビットのデータである。本実施形態においては、検出した電流値が比較基準値を下回った場合に“１”を出力するものとして、以下説明する。但し、“１”の代わりに“０”を出力してもよい。５２は電流変動格納制御回路、５３は電流変動格納アドレス制御信号、５４は電流変動格納データであり、電流変動格納制御回路５２は、焼付き検出タイミング信号３６に従って、電流比較結果４８を格納回路３０に検出された表示位置に格納するための制御信号、データを生成し、電流変動格納アドレス制御信号５３、電流変動格納データ５４として出力する。格納回路３０、タイミング制御回路３４、電流比較回路４７、電流電流変動格納制御回路５２は、表示輝度を補償するための書込みデータの補正回路を構成する。
【００２３】
図４は図３記載の格納回路３０のメモリビット構成の一実施形態を、（ａ）書込み動作、と（ｂ）読出し動作に分けて記載したものである。図４において、５５は一画素分情報、５６は水平方向配列、５７は垂直方向配列、５８は焼付き情報、５９は入力階調情報であり、一画素分情報５５は、ディスプレイ一画素分の出力階調情報にあたり、本実施形態では７ビットとして以下説明する。水平方向配列５６はディスプレイの水平方向ドット数にあたり、本実施形態では７２０ドット、垂直方向配列５７は垂直方向ドット数にあたり、本実施形態では３２０ドットとして以下説明する。また、一画素分情報５５は、１ビットの焼付き情報５８と６ビットの入力階調情報５９に分けられ、書込み時に、入力階調情報５９には書込みデータ２８が、焼付き情報５８には電流変動格納データ５４が各々のタイミングで書き込まれるのに対し、読出し時には、７ビットまとめて第１列Ｒ読出しデータ３１として読み出されることを示している。入力階調情報５９の後に焼付き情報５８を付加してもよいし、入力階調情報５９の前に焼付き情報５８を付加してもよい。
【００２４】
図５は図３記載の電流比較回路４７の内部構成の一実施形態である。図５において、６０は第１列Ｒ電流−電圧変換回路、６１は第１列Ｇ電流−電圧変換回路、６２は第２４０列Ｂ電流−電圧変換回路、６３は第１列Ｒ電流−電圧変換値、６４は第１列Ｇ電流−電圧変換値、６５は第２４０列Ｂ電流−電圧変換値であり、第１列Ｒ電流−電圧変換回路６０、第１列Ｇ電流−電圧変換回路６１、第２４０列Ｂ電流−電圧変換回路６２は各々、発光電源４５から、第１列Ｒ発光電源４９、第１列Ｇ発光電源５０、第２４０列Ｂ発光電源５１に流れる電流を電圧に変換し、第１列Ｒ電流−電圧変換値６３、第１列Ｇ電流−電圧変換値６４、第２４０列Ｂ電流−電圧変換値６５として出力する。つまり、各電流−電圧変換回路は、各列各色発光電源に流れる電流を検出する検出回路である。
【００２５】
６６は第１列Ｒ電流ＡＤＣ、６７は第１列Ｇ電流ＡＤＣ、６８は第２４０列Ｂ電流ＡＤＣ、６９は第１列Ｒ電流比較結果、７０は第１列Ｇ電流比較結果、７１は第２４０列Ｂ電流比較結果、７２はパラレル／シリアル変換回路であり、第１列Ｒ電流ＡＤＣ６６、第１列Ｇ電流ＡＤＣ６７、第２４０列Ｂ電流ＡＤＣ６８は各々、第１列Ｒ電流−電圧変換値６３、第１列Ｇ電流−電圧変換値６４、第２４０列Ｂ電流−電圧変換値６５を、電流比較基準４６との大小比較を行い、大きい場合に“１”を出力するＡＤＣとして動作し、第１列Ｒ電流比較結果６９、第１列Ｇ電流比較結果７０、第２４０列Ｂ電流比較結果７１として出力する。つまり、各ＡＤＣは、各電流値（電圧値）と各基準とを比較する比較回路である。各ＡＤＣは、１水平走査期間ごと、つまり走査線駆動回路８の走査ごとに、電流比較結果を出力するのが好ましい。パラレル／シリアル変換回路７２は、パラレルに出力される第１列Ｒ電流比較結果６９、第１列Ｇ電流比較結果７０、第２４０列Ｂ電流比較結果７１をシリアル変換し、電流比較結果４８として出力する。
【００２６】
図６は図５記載の第１列Ｒ電流−電圧変換値６３の内部構成の一実施形態である。第１列Ｇ電流−電圧変換値６４、第２４０列Ｂ電流−電圧変換値６５も同様の構成である。図６において、７３は電流電圧変換抵抗、７４は検出高電圧、７５は検出低電圧であり、電流電圧変換抵抗７３は発光電源４５から第１列Ｒ発光電源に流れる電流を電圧に変換し、検出高電圧７４と検出低電圧７５の電位差として出力する。７６は差動増幅回路であり、検出高電圧７４と検出低電圧７５の電位差を増幅し、第１列Ｒ電流−電圧変換値６３として出力する。
【００２７】
図７は図１記載の電流変動補償機能内蔵データ線駆動回路の、焼付き検出期間における振動生成動作の一実施例を示す図である。図７において、７７は焼付き検出前表示期間、７８は焼付き検出期間、７９は焼付き検出後表示期間、８０は格納回路出力波形であり、格納回路出力波形８０は、各期間において、１ライン目からＮライン目までのデータを順次出力することを示している。本実施形態では、Ｎは３２０ラインとして説明している。８１は未焼付き時格納回路上位６ビット出力波形、８２は未焼付き時格納回路最下位ビット（１ビット）出力波形、８３は未焼付き時電流−電圧変換出力波形、８４は電流比較基準レベル、８５は未焼付き時１ビットＡＤＣ出力波形であり、未焼付き時格納回路上位６ビット出力波形８１は、１ライン目から３２０ライン目まで、システムから入力される６ビットデータが出力され、未焼付き時電流−電圧変換出力波形８３は、焼付きが発生しない場合は電流の変化がなく、焼付きが発生したと判断するレベルとなる電流比較基準レベル８４より上となっており、未焼付き時１ビットＡＤＣ出力波形８５は“０”のままであるため、未焼付き時格納回路最下位ビット８２は、常に“０”を出力していることを示している。８６は焼付き時格納回路上位６ビット出力波形、８７は焼付き時格納回路最下位ビット出力波形、８８は焼付き時電流−電圧変換出力波形、８９は焼付き時１ビットＡＤＣ出力波形であり、焼付き時格納回路上位６ビット出力波形８６は、焼付きに関係なく１ライン目から３２０ライン目まで、システムから入力される６ビットデータが出力されるため、未焼付き時格納回路上位６ビット出力波形８１と同様の波形となる。焼付き時電流−電圧変換出力波形８７は、焼付きが発生した場合は電流が減少し、焼付きが発生したと判断する電流比較基準レベル８４より下となる。ここでは、２ライン目３ライン目に焼付きが発生しているものとしている。このとき焼付き時１ビットＡＤＣ出力波形８９は“１”となるため、焼付き時格納回路最下位ビット８７は、焼付きが発生している２ライン目、３ライン目において“１”を出力していることを示している。１１７は電流比較結果出力波形、１１８は垂直格納アドレス波形であり、検出された１ビットＡＤＣ出力波形８９は、次のラインでパラレル／シリアル変換し、格納するよう、電流比較結果出力波形１１７は、格納回路出力波形の３ライン目、４ライン目において“１”となり、垂直格納アドレス波形１１８は１ライン分遅れたアドレスとなることを示している。
【００２８】
図８は図１記載の自発光ディスプレイ１０の表示において固定パターンの焼付きが生じやすい表示例である。図８において、９０は動作モードアイコン、９１は動作状態アイコンであり、動作モードアイコン９０は、ＤＳＣや携帯電話等で、動画表示を行う状態になっていることを示し、動作状態アイコン９１は、実際の動画撮影、一時停止といった動作状態を示すアイコンである。いずれも、決まった位置に、長時間表示されるものであり、固定パターンの焼付きとなりやすい。
【００２９】
以下、図１〜９を用いて、本実施形態における焼付き検出時の制御について説明する。
【００３０】
まず、図１を用いて、表示データの流れを説明する。図１で、電流変動補償機能内蔵データ線駆動回路２は、表示信号１のうちの表示データを一旦格納し、自発光素子ディスプレイ１０の表示タイミングに合わせて、通常表示時は、表示データに応じたデータ線駆動信号３、走査線制御信号５を生成するとともに、発光電圧生成回路６が出力する発光制御電圧７から、自発光素子の発光のための電圧を発光電源電圧４として出力する。焼付き検出時は、データ線駆動信号３を検出用の全面白表示となるよう出力し、発光制御電圧７のなかの基準電圧との比較により焼付きを検出する。なお、本実施形態では焼付き検出用の表示を全面白表示としているが、本発明はこれに限定するものではない。焼付き検出時には、焼付きによる輝度の低下を補償し、データ線駆動信号３を生成し、出力する。詳細は後で説明する。走査線駆動回路８は、自発光素子ディスプレイ１０の走査選択線を制御するよう、走査線駆動信号９を出力する。最後に、自発光素子ディスプレイ１０において。走査線駆動信号９によって選択された走査線上の画素が、データ線駆動信号３の信号電圧、および発光電源電圧４に従って発光する。詳細は後で説明する。
【００３１】
図２〜８を用いて、図１記載の電流変動補償機能内蔵データ線駆動回路２、走査線駆動回路２１の、焼付き検出、補償動作の詳細について説明する。
【００３２】
図３で、インタフェース制御回路２７は従来と同様の動作であり、格納回路３０は従来と同様にアドレス制御信号２９に従って書込みデータ２８を格納するとともに、焼付き検出期間において焼付きによって生じる電流変動検出結果である電流変動格納データ５４を格納する。読出しは自発光素子ディスプレイ１０の表示タイミングに従って行い、第１列Ｒ読出しデータ３１、第１列Ｇ読出しデータ３２から第２４０列Ｂ読出しデータ３３までの７２０列分として出力する。
【００３３】
図４で、書込みデータ２８は、入力階調情報５９の領域に、電流変動格納データ５４は焼付き情報５８の領域に各々、水平方向配列５６×垂直方向配列５７のドット数分格納され、読出し時には一画素分情報５５としてまとめて読み出すため、この段階で、焼付き発生時には電流変動格納データ５４が付加されたデータとなり、焼付き補償データとなる。
【００３４】
図３で、タイミング制御回路３４、ラッチ回路３７は、通常表示時は従来と同様に、格納回路３０からの読出しデータを１ライン分ラッチするとともに、焼付き検出期間において全面白表示となるよう、焼付き検出タイミング信号３６に従って、白表示データを１ライン分ラッチし、第１列Ｒラッチデータ３８、第１列Ｇラッチデータ３９から第２４０列Ｂラッチデータ４０として出力する。Ｄ／Ａ変換回路４１は、従来と同様に、デジタルデータである第１列Ｒラッチデータ３８、第１列Ｇラッチデータ３９、第２４０列Ｂラッチデータ４０をアナログデータに変換し、第１列Ｒデータ線駆動信号４２、第１列Ｇデータ線駆動信号４３から、第２４０列Ｂデータ線駆動信号４４として出力する。入力されるデジタルデータが焼付き補償されたデータであるため、Ｄ／Ａ変換回路としては従来とまったく同様であるが、焼付き補償されたアナログデータが出力されることとなる。このとき、焼付き補償前のデータの最下位ビットは必ず“０”であり、焼付き補償後に“１”となることから、アナログデータは７ビットの分解能分、つまり、１２８階調表示の１階調分の補正が可能となる。これは、白表示を１００％とした場合、０．８％の輝度を補償することとなり、一般的に１％の輝度低下で認識される焼付きを０．８％低下の段階で補償できる効果を得る。電流比較回路４７は、焼付き検出期間において全面白表示となったとき、発光電源４５を各列の自発光素子に供給する際に電流値を検出し、電流比較基準４６と比較する。電流値が電流比較基準４６を下回った場合は、焼付きが発生しているものと判断し、“１”を電流比較結果４８として出力する。電流変動格納制御回路５２は、電流比較結果４８を検出された表示位置に格納するために、焼付き検出タイミング信号３６から、格納回路３０に格納するための電流変動格納アドレス制御信号を生成する。
【００３５】
図５で、第１列Ｒ電流−電圧変換回路６０、第１列Ｇ電流−電圧変換回路６１、第２４０列Ｂ電流−電圧変換回路６２は各々、発光電源４５から、第１列Ｒ発光電源４９、第１列Ｇ発光電源５０、第２４０列Ｂ発光電源５１に流れる電流を電圧に変換し、第１列Ｒ電流−電圧変換値６３、第１列Ｇ電流−電圧変換値６４、第２４０列Ｂ電流−電圧変換値６５として出力する。自発光素子において、電流と発光輝度は比例関係にあるため、変換された電流は発光輝度、つまり焼付き状態を表すこととなる。電流が小さいほどつまり発光輝度が低いほど、焼き付け度合いが大きくなる。
【００３６】
図６で、差動増幅回路７６は、発光電源４５の各列に流れる電流を、電流−電圧変換抵抗７３によって電圧に変換した結果を増幅する。本実施形態のように、１画素ずつ順次電流を検出する場合、電流が小さいため増幅回路が必要となるが、広い領域つまり複数の画素をまとめて検出する場合で電流が大きくなる場合、増幅回路を省略することも可能である。
【００３７】
図５で、第１列Ｒ電流ＡＤＣ６６、第１列Ｇ電流ＡＤＣ６７、第２４０列Ｂ電流ＡＤＣ６８は各々、第１列Ｒ電流−電圧変換値６３、第１列Ｇ電流−電圧変換値６４、第２４０列Ｂ電流−電圧変換値６５を、焼付きが発生するレベルを示す電流比較基準４６との大小比較を行い、大きい場合に“１”を出力し、第１列Ｒ電流比較結果６９、第１列Ｇ電流比較結果７０、第２４０列Ｂ電流比較結果７１として出力する。パラレル／シリアル変換回路７２は、パラレルに出力される第１列Ｒ電流比較結果６９、第１列Ｇ電流比較結果７０、第２４０列Ｂ電流比較結果７１をシリアル変換し、電流比較結果４８として出力する。ここで、本発明では電流−電圧変換回路、および電流ＡＤＣを各列ごとに設けているが、発光電源４５の供給元に一つずつ設け、画素１個ずつを点灯し電流を基準値と比較することにより、電流電圧変換回路、電流ＡＤＣの数の削減、また、パラレル／シリアル変換回路７２の省略も可能である。
【００３８】
図７で、格納回路出力波形８０は、各期間において、１ライン目から３２０ライン目までのデータを順次出力する。焼付き検出期間７８において焼付きが検出されない場合、未焼付き時格納回路上位６ビット出力波形８１は、１ライン目から３２０ライン目まで、システムから入力される６ビットデータが出力され、未焼付き時電流−電圧変換出力波形８３は電流の変化がなく、焼付きが発生したと判断するレベルとなる電流比較基準レベル８４より上となっており、未焼付き時１ビットＡＤＣ出力波形８５は“０”のままであるため、未焼付き時格納回路最下位ビット８２は、常に“０”を出力する。焼付きが検出された場合、焼付き時格納回路上位６ビット出力波形８６は、焼付きに関係なく１ライン目から３２０ライン目まで、システムから入力される６ビットデータが出力されるため、未焼付き時格納回路上位６ビット出力波形８１と同様の波形となる。焼付き時電流−電圧変換出力波形８７は、焼付きが発生している２ライン目、３ライン目において、焼付きが発生したと判断する電流比較基準レベル８４より下となり、このとき焼付き時１ビットＡＤＣ出力波形８９は“１”となるため、焼付き時格納回路最下位ビット８７は、２ライン目、３ライン目において“１”を出力する。２ライン目、３ライン目において出力された“１”は、各々３ライン目、４ライン目で図５のパラレル／シリアル変換回路７２においてシリアル変換され、それに応じて図３の電流変動格納制御回路５２で生成される電流変動格納アドレス制御信号５３（垂直格納アドレス１１７、水平格納アドレスは省略）に対応したアドレスの格納回路３０に格納される。本実施形態では、垂直方向の２ライン目、３ライン目に焼付きが発生しているものとして、水平方向の動作説明は省略しているが、図５で説明したとおり、電流比較回路が各列に設けられているため、同一ライン上で焼付きが発生している画素、例えば、２ライン目上の第Ｎ列目といった、水平方向を特定することも、もちろん可能である。
【００３９】
図２で、第１ライン選択線１５を介してデータ書込みスイッチ２１をオン状態とすると、第１ドットＲデータ線１１を介してデータの信号電圧を、書込み容量２２に蓄積し、駆動トランジスタ２３が書込み容量に蓄積された電圧に従った電流を有機ＥＬ２４に供給する。このときの電流供給電源が、第1列Ｒ発光電源線１３を介して供給される発光電源４５である。
【００４０】
また、本実施形態における電流検出表示パターンは、全面白表示を行い、一画素ずつ全画面分を行うものと限定するものではなく、図８記載のように、焼付きが生じやすい部分に限定して表示を行い、電流を検出することも可能である。この場合、電流検出回路や格納回路の容量を削減することも可能となる。
【００４１】
上記本発明の第１の実施形態によれば、任意の表示パターンに対する電流比較を可能とし、画素ごと、領域ごと等、様々な劣化検出を、小さい回路規模で可能とする。この結果を入力表示データにビットを付加する形で格納、表示データを補正することにより、格納容量を抑制し、従来のＤ／Ａコンバータを用いて、固定焼付きパターンを解消するという効果を奏する。
【実施例２】
【００４２】
以下、本発明の第２の実施形態を、図面を用いて詳細に説明する。
【００４３】
図９は本発明の一実施形態である自発光素子表示装置の例である。図９において、図１と同様の符号を付した部分は、第１の実施形態と同様のもので、同様の動作をするものである。９２は電流変動繰返し補償機能内蔵データ線駆動回路、９３は電流変動繰返し補償データ線駆動信号であり、電流変動繰返し補償機能内蔵データ線駆動回路９２は、第１の実施形態とほぼ同様の動作であるが、焼付き補償の回数が、第１の実施形態では１回であったものに対し、複数回行うことを特徴とする。その他の表示動作に関しては、第１の実施形態と同様である。
【００４４】
図１０は図９記載の電流変動繰返し補償機能内蔵データ線駆動回路９２の内部構成の一実施形態である。図１０において、図３と同様の符号を付した部分は、第１の実施形態と同様のもので、同様の動作をするものである。９４は複数ビット焼付き情報格納回路、９５は繰返し補償第1列Ｒ読出しデータ、９６は繰返し補償第１列Ｇ読出しデータ、９７は繰返し補償第２４０列Ｂ読出しデータであり、複数ビット焼付き情報格納回路９４は、第１の実施形態では１ビットであった焼付き情報部分を複数ビット設けた格納回路である。繰返し補償第１列Ｒ読出しデータ９５、繰返し補償第１列Ｇ読出しデータ９６、繰返し補償第２４０列Ｂ読出しデータ９７も、第１の実施形態では１ビットであった焼付き情報部分を複数ビット設けた読出しデータである。９８は繰返し補償データラッチ回路、９９は繰返し補償第1列Ｒラッチデータ、１００は繰返し補償第１列Ｇラッチデータ、１０１は繰返し補償第２４０列Ｂラッチデータであり、繰返し補償データラッチ回路９８の動作は第１の実施形態と同様であり、データのビット数のみ異なるものである。１０２は焼付き情報独立Ｄ／Ａ変換回路、１０３は繰返し補償第１列Ｒデータ線駆動信号、１０４は繰返し補償第１列Ｇデータ線駆動信号、１０５は繰返し補償第２４０列Ｂデータ線駆動信号であり、焼付き情報独立Ｄ／Ａ変換回路１０２は、第１の実施形態では従来と同様であったＤ／Ａ変換回路を、入力データ部分のＤ／Ａと焼付き情報部分のＤ／Ａを分離した形のＤ／Ａ変換回路である。繰返し補償第１列Ｒデータ線駆動信号１０３、繰返し補償第１列Ｇデータ線駆動信号１０４、繰返し補償第２４０列Ｂデータ線駆動信号１０５は、上記分離したＤ／Ａ変換結果を加算したアナログデータとなる。１０６は電流変動繰返し格納制御回路、１０７は電流変動繰返し格納アドレス制御信号であり、電流変動繰返し格納制御回路１０６は、第１の実施形態では、電流変動が検出されたアドレスを生成し、１回だけ格納する制御を行っていたのに対し、アドレス生成と同時に、電流変動を補償した後に再度焼付きが生じ電流が変動した場合に、異なる焼付き情報ビットに検出結果を格納するよう、電流変動繰返し格納アドレス制御信号１０７を生成する。
【００４５】
図１１は図１０記載の電流変動繰返し格納回路９４のメモリビット構成の一実施形態を、（ａ）書込み動作、と（ｂ）読出し動作に分けて記載したものである。図１１において、図４と同様の符号を付した部分は、第１の実施形態と同様のものである。１０８は繰返し格納一画素分情報、１０９は１回目焼付き情報、１１０は２回目焼付き情報であり、繰返し格納一画素分情報１０８は、ディスプレイ一画素分の出力階調情報にあたり、本実施形態では８ビットとして以下説明する。第１の実施形態と同様に、水平方向配列５６はディスプレイの水平方向ドット数にあたり、本実施形態では７２０ドット、垂直方向配列５７は垂直方向ドット数にあたり、本実施形態では３２０ドットとして以下説明する。また、繰返し格納一画素分情報１０８は、１回目焼付き情報１０９、２回目焼付き情報１１０、入力階調情報５９に分けられ、書込み時に、第１の実施形態と同様に入力階調情報５９には書込みデータ２８が格納され、１回目に電流変動格納データ５４が検出された場合には、１回目焼付き情報１０９に、２回目に電流変動格納データ５４が検出された場合には、２回目焼付き情報１１０に、各々書き込まれるのに対し、読出し時には、８ビットまとめて繰返し補償第１列Ｒ読出しデータ９５として読み出されることを示している。したがって、本実施形態では、焼付きによる電流変動を２回補償できるものとして以下説明する。
【００４６】
図１２は図１０記載の焼付き情報独立Ｄ／Ａ変換回路１０２の内部構成の一実施形態である。図１２において、１１１は繰返し補償第1列Ｒラッチデータ９９のなかの入力データ情報、１１２は入力データＤ／Ａ変換回路、１１３は入力アナログ変換データであり、入力データＤ／Ａ変換回路１１２は、従来のＡ／Ｄ変換回路と同様に、入力データ情報１１１をアナログ変換し、入力アナログ変換データ１１３として出力する。１１４は焼付き補償情報、１１５は焼付き情報Ｄ／Ａ変換回路、１１６は焼付き補償アナログデータであり、焼付き情報Ｄ／Ａ変換回路１１５は、２ビットの焼付き補償情報１１４のうち、“１”となっているビット数に比例してアナログ変換値を決定し、焼付き補償アナログデータ１１として出力する。以上３つの回路が１セットで１列分のＤ／Ａ変換を構成するため、本実施形態では、７２０列分のＤ／Ａ変換を設ける。また、２ビットの焼付き補償情報１１４は１回目の焼付き補償では“０１”、２回目の焼付き補償では“１１”となり、焼付き情報Ｄ／Ａ変換回路１１５は、入力“０１”に対しては１％の輝度補償、“１１”に対しては２％の輝度補償を得られるような焼付き補償アナログデータ１１６を生成するものとして以下説明する。
【００４７】
以下、図９〜１２を用いて、本実施形態における焼付き検出時の制御について説明する。
【００４８】
まず、図９を用いて、表示データの流れを説明する。図９で、図１と同一の符号を付した回路に関しては、第１の実施形態と同様の構成、動作となる。電流変動繰返し補償機能内蔵データ線駆動回路９２は、第１の実施形態と同様に、表示信号１のうちの表示データを一旦格納し、自発光素子ディスプレイ１０の表示タイミングに合わせて、通常表示時は、表示データに応じた電流変動繰返し補償データ線駆動信号９３、走査線制御信号５を生成するとともに、発光電圧生成回路６が出力する発光制御電圧７から、自発光素子の発光のための電圧を発光電源電圧４として出力する。焼付き検出時は、電流変動繰返し補償データ線駆動信号９３を検出用の全面白表示となるよう出力し、発光制御電圧７のなかの基準電圧との比較により焼付きを検出する。なお、本実施形態でも、第１の実施形態と同様に焼付き検出用の表示を全面白表示としているが、本発明はこれに限定するものではない。第１の実施形態と異なり、焼付き検出時には、焼付きによる輝度の低下を補償し、補償後に再度焼付きを検出した場合、さらに補償を行い、電流変動繰返し補償データ線駆動信号３を生成し、出力する。本実施形態では、この補償を２回まで行うこととしているが、本発明はこれに限定するものではない。詳細は後で説明する。以下、走査線駆動回路８、自発光素子ディスプレイ１０の発光動作は第１の実施形態と同様である。
【００４９】
図１０〜１２を用いて、図１記載の電流変動繰返し補償機能内蔵データ線駆動回路９２の、複数回の焼付き検出、補償動作の詳細について説明する。
【００５０】
図１０で、図３と同一の符号を付した回路に関しては、第１の実施形態と同様の構成、動作となる。複数ビット焼付き情報格納回路９４は第１の実施形態と同様にアドレス制御信号２９に従って書込みデータ２８を格納するとともに、焼付き検出期間において焼付きによって生じる電流変動検出結果である電流変動格納データ５４を複数回格納できるビットを持つ。
【００５１】
図１１で、図４と同一の符号を付した回路に関しては、第１の実施形態と同様の構成となる。電流変動格納データ５４は、１回目の検出結果を１回目焼付き情報１０９の領域に、データ補償後、再び焼付きが検出された場合は2回目の検出結果を２回目焼付き情報１１０の領域に各々、水平方向配列５６×垂直方向配列５７のドット数分格納され、読出し時には繰返し格納一画素分情報１０８としてまとめて読み出すため、この段階で、焼付き発生時には電流変動格納データ５４が付加されたデータとなり、焼付き補償データとなる。したがって、２回分の焼付き補償が可能となる。
【００５２】
図１０で、繰返し補償データラッチ回路９８は、ラッチするタイミング制御は第１の実施形態と同様であるが、入力データである繰返し補償第1列Ｒ読出しデータ９５、繰返し補償第１列Ｇ読出しデータ９６、繰返し補償第２４０列Ｂ読出しデータ９７、および出力データである繰返し補償第1列Ｒラッチデータ９９、繰返し補償第１列Ｇラッチデータ１００、繰返し補償第２４０列Ｂラッチデータ１０１のビット数が異なるだけである。焼付き情報独立Ｄ／Ａ変換回路１０２は、複数ビット焼付き情報格納回路９４で分けられた入力データ部分用のＤ／Ａ変換回路と、焼付き情報部分用のＤ／Ａ変換回路を分離した形となる。
【００５３】
図１２で、入力データＤ／Ａ変換回路１１２は、第１の実施形態のＤ／Ａ変換回路と同様であり、焼付き情報Ｄ／Ａ変換回路１１５は、繰返し補償第１列Ｒラッチデータ９９のうちの焼付き補償情報１１４を入力データＤ／Ａ変換回路１１２とは異なるアナログ変換を行う。例えば、入力Ｄ／Ａ変換回路１１２は６ビットのデータをアナログ変換するため、最下位ビットが“１”変化するごとに、約１．６％の輝度変化とするのに対し、焼付き情報Ｄ／Ａ変換回路１１５は、１回目の焼付き補償の場合、２ビットの“０１”、２回目の焼付き補償の場合、２ビットの“１１”をアナログ変換するため、焼付きが人の目に見える輝度低下レベルが１％であるとすると、“０１”のときに１％の輝度変化、“１１”のときに２％の輝度変化とする。本実施形態では、入力ビットを６ビット、焼付き情報を２ビット、焼付き補償１回で１％の輝度補償として説明したが、本発明はこれらのビット数や焼付き補償回数、輝度補償の％を限定するものではなく、入力データは８ビットでも実現可能であり、また、焼付き補償の回数も、焼付き情報のビット数を増やすことにより対応可能であり、輝度補償の％をさらに細かくして焼付きをより厳密に補償することも可能である。
【００５４】
図１０で、電流比較回路４７は、第１の実施形態と同様の構成であり、焼付き検出期間において全面白表示となったとき、発光電源４５を各列の自発光素子に供給する際に電流値を検出し、電流比較基準４６と比較する。電流値が電流比較基準４６を下回った場合は、焼付きが発生しているものと判断し、“１”を電流比較結果４８として出力する。本実施形態では、さらにその後、電流値が電流比較基準４６を下回った場合は、焼付きが発生しているものと判断し、“１”を電流比較結果４８として出力し、電流変動繰返し格納制御回路１０６が、電流比較結果４８を先に説明したとおり、１回目と２回目に各々の格納ビットに格納するための制御を行う。ここでも、本発明は格納の回数を限定するものではなく、アドレス制御を増やすことによって回数を増やすことは可能である。
【００５５】
また、第１、第２の実施形態はともに、入力データを一旦格納する回路を有しているが、システムの表示データを直接表示する場合は、格納回路の入力データ格納部分を削除し、焼き津情報格納部分のみで構成することも可能である。
【００５６】
上記本発明の第２の実施形態によれば、任意の表示パターンに対する電流比較を可能とし、画素ごと、領域ごと等、様々な劣化検出を、小さい回路規模で可能とする。この結果を入力表示データにビットを付加する形で格納、表示データを補正することを複数回行うことにより、より長時間の焼付きを解消するという効果を奏する。
【産業上の利用可能性】
【００５７】
本発明は、固定パターンの焼付きを解消するため、アイコン表示を必須とするＤＶＣ（デジタルビデオカメラ）や、ＤＳＣ（デジタルスチルカメラ）等の表示装置に適する。
【図面の簡単な説明】
【００５８】
【図１】本発明の一実施形態である自発光素子表示装置の例
【図２】図１記載の自発光素子ディスプレイ１０の内部構成の一実施形態
【図３】図１記載の電流変動補償機能内蔵データ線駆動回路２の内部構成の一実施形態
【図４】図３記載の格納回路３０のメモリビット構成の一実施形態
【図５】図３記載の電流比較回路４７の内部構成の一実施形態
【図６】図５記載の第１列Ｒ電流−電圧変換値６３の内部構成の一実施形態
【図７】図１記載の電流変動補償機能内蔵データ線駆動回路の、焼付き検出期間における振動生成動作の一実施例
【図８】図１記載の自発光ディスプレイ１０の表示において固定パターンの焼付きが生じやすい表示例
【図９】本発明の一実施形態である自発光素子表示装置の例
【図１０】図９記載の電流変動繰返し補償機能内蔵データ線駆動回路９２の内部構成の一実施形態
【図１１】図１０記載の電流変動繰返し格納回路９４のメモリビット構成の一実施形態
【図１２】図１０記載の焼付き情報独立Ｄ／Ａ変換回路１０２の内部構成の一実施形態
【符号の説明】
【００５９】
１…表示信号、２…電流変動補償機能内蔵データ線駆動回路、３…データ線駆動信号、４…発光電源電圧、５…走査線制御信号、６…発光電圧生成回路、７…発光制御電圧、８…走査線駆動回路、９…走査線駆動信号、１０…自発光素子ディスプレイ、１１…第１ドットＲデータ線、１２…第１ドットＧデータ線、１３…第１列Ｒ発光電源線、１４…第１列Ｇ発光電源線、１５…第１ライン選択線、１６…第２ライン選択線、１７…第１行第１列画素、１８…第１行第２列画素、１９…第２行第１列画素、２０…第２行第２列画素、２１…データ書込みスイッチ、２２…書込み容量、２３…駆動トランジスタ、２４…有機ＥＬ、２５…データバス信号、２６…表示制御信号、２７…インタフェース制御回路、２８…書込みデータ、２９…アドレス制御信号、３０…格納回路、３１…第1列Ｒ読出しデータ、３２…第１列Ｇ読出しデータ、３３…第２４０列Ｂ読出しデータ、３４…タイミング制御回路、３５…一水平ラッチタイミング信号、３６…焼付き検出タイミング信号、３７…ラッチ回路、３８…第1列Ｒラッチデータ、３９…第１列Ｇラッチデータ、４０…第２４０列Ｂラッチデータ、４１…Ｄ／Ａ変換回路、４２…第１列Ｒデータ線駆動信号、４３…第１列Ｇデータ線駆動信号、４４…第２４０列Ｂデータ線駆動信号、４５…発光電源、４６…電流比較基準、４７…電流比較回路、４８…電流比較結果、４９…第１列Ｒ発光電源、５０…第１列Ｇ発光電源、５１…第２４０列Ｂ発光電源、５２…電流変動格納制御回路、５３…電流変動格納アドレス制御信号、５４…電流変動格納データ、５５…一画素分情報、５６…水平方向配列、５７…垂直方向配列、５８…焼付き情報、５９…入力階調情報、６０…第１列Ｒ電流−電圧変換回路、６１…第１列Ｇ電流−電圧変換回路、６２…第２４０列Ｂ電流−電圧変換回路、６３…第１列Ｒ電流−電圧変換値、６４…第１列Ｇ電流−電圧変換値、６５…第２４０列Ｂ電流−電圧変換値、６６…第１列Ｒ電流ＡＤＣ、６７…第１列Ｇ電流ＡＤＣ、６８…第２４０列Ｂ電流ＡＤＣ、６９…第１列Ｒ電流比較結果、７０…第１列Ｇ電流比較結果、７１…第２４０列Ｂ電流比較結果、７２…パラレル／シリアル変換回路、７３…電流電圧変換抵抗、７４…検出高電圧、７５…検出低電圧、７６…差動増幅回路、７７…焼付き検出前表示期間、７８…焼付き検出期間、７９…焼付き検出後表示期間、８０…格納回路出力波形、８１…未焼付き時格納回路上位６ビット出力波形、８２…未焼付き時格納回路最下位ビット出力波形、８３…未焼付き時電流−電圧変換出力波形、８４…電流比較基準レベル、８５…未焼付き時１ビットＡＤＣ出力波形、８６…焼付き時格納回路上位６ビット出力波形、８７…焼付き時格納回路最下位ビット出力波形、８８…焼付き時電流−電圧変換出力波形、８９…焼付き時１ビットＡＤＣ出力波形、１１７…電流比較結果出力波形、１１８…垂直格納アドレス波形、９０…動作モードアイコン、９１…動作状態アイコン、９２…電流変動繰返し補償機能内蔵データ線駆動回路、９３…電流変動繰返し補償データ線駆動信号、９４…複数ビット焼付き情報格納回路、９５…繰返し補償第1列Ｒ読出しデータ、９６…繰返し補償第１列Ｇ読出しデータ、９７…繰返し補償第２４０列Ｂ読出しデータ、９８…繰返し補償データラッチ回路、９９…繰返し補償第1列Ｒラッチデータ、１００…繰返し補償第１列Ｇラッチデータ、１０１…繰返し補償第２４０列Ｂラッチデータ、１０２…焼付き情報独立Ｄ／Ａ変換回路、１０３…繰返し補償第１列Ｒデータ線駆動信号、１０４…繰返し補償第１列Ｇデータ線駆動信号、１０５…繰返し補償第２４０列Ｂデータ線駆動信号、１０６…電流変動繰返し格納制御回路、１０７…電流変動繰返し格納アドレス制御信号、１０８…繰返し格納一画素分情報、１０９…１回目焼付き情報、１１０…２回目焼付き情報、１１１…繰返し補償第1列Ｒラッチデータ９９のなかの入力データ情報、１１２…入力データＤ／Ａ変換回路、１１３…入力アナログ変換データ、１１４…焼付き補償情報、１１５…焼付き情報Ｄ／Ａ変換回路、１１６…焼付き補償アナログデータ
【図１】
0004814676.tif 000002
【図２】
0004814676.tif 000003
【図３】
0004814676.tif 000004
【図４】
0004814676.tif 000005
【図５】
0004814676.tif 000006
【図６】
0004814676.tif 000007
【図７】
0004814676.tif 000008
【図８】
0004814676.tif 000009
【図９】
0004814676.tif 000010
【図１０】
0004814676.tif 000011
【図１１】
0004814676.tif 000012
【図１２】
0004814676.tif 000013