(57)【特許請求の範囲】
【請求項１】
複数のＤＳＰ（ディジタルシグナルプロセッサ）、データバス、これらのＤＳＰから出力されるメッセージをこのデータバスを介して受信してそれぞれのメッセージのシリアルデータを出力するメッセージ出力デバイス、及び前記データバスに接続されたバスプロトコル変換部をそれぞれが有する複数のＤＳＰカードと、
メッセージを表示する表示装置に接続されて、この表示装置がこれらのＤＳＰカードの各ＤＳＰから出力されるメッセージを表示するためのデータを生成するホストＣＰＵと、
前記複数のＤＳＰカードのバスプロトコル変換部及び前記ホストＣＰＵの間を接続するＶＭＥ（Versa Modular Eurocard）バスを有するバックプレーンと、を備え、
前記ホストＣＰＵが、前記複数のＤＳＰカードの各ＤＳＰから出力されるメッセージを、前記メッセージ出力デバイスに出力させるか、又は前記ＶＭＥバス経由で前記表示装置へ転送するかのいずれかに切り替え可能であることを特徴とするＤＳＰカード試験装置。
【請求項２】
前記ホストＣＰＵは、前記複数のＤＳＰカードの各ＤＳＰから出力されるメッセージを、これらのＤＳＰカードのＤＳＰ毎に記憶するバッファを有し、前記表示装置は、このバッファのデータから、各ＤＳＰの動作又は状態を表す情報を含むメッセージを表示することを特徴とする請求項１記載のＤＳＰカード試験装置。
【請求項３】
前記ホストＣＰＵは、当該ＤＳＰカード試験装置の起動後においては前記メッセージ出力デバイスによるメッセージの出力処理と前記表示装置によるメッセージの出力処理との切り替えをすべてのＤＳＰ毎に行うことを特徴とする請求項１記載のＤＳＰカード試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多数枚のＤＳＰカードの動作試験を一度に行う試験に用いられるＤＳＰカード試験装置に関する。
【背景技術】
【０００２】
レーダ装置などに用いられる信号処理装置には、複数個のＤＳＰを設けたＤＳＰカードが実装されている。それぞれのＤＳＰは様々な信号処理に特化した機能を有する。１つの信号処理は、入力されたデータに対して各ＤＳＰが順番にパラメータを付加し、所定の計算式にしたがった演算を行うことによって実行される。近年、ＤＳＰの高集積化や高速化に伴って、従来ハードウェアを用いて行われていた多くの信号処理機能がソフトウェアにより処理されるようになってきている。ＤＳＰを用いて特定の機能を実現することはＤＳＰソフトウェアとも呼ばれており、このＤＳＰソフトウェアは複数個のＤＳＰによって行われる。例えばノイズの除去や目標の存在方向の計算といった信号処理機能がこれらのＤＳＰによって実現される。ＤＳＰの使用可能なメモリ資源はＣＰＵ（中央演算装置）のそれと比べて乏しいため、ＤＳＰはＣＰＵのように基本ソフトウェア（以下、ＯＳと呼ぶ）を利用し、このＯＳを用いて複雑な処理を行うことができない。
【０００３】
図１４は２枚のＤＳＰカードを使用した場合のＤＳＰ構成の一例を示す図である。ＤＳＰカード５０は、それぞれが内部メモリを有する２つのＤＳＰ５１−１、５１−２と、これらのＤＳＰ５１−１、５１−２にデータバス５２を介して接続されて、計算命令を記述したプログラムを記憶するフラッシュＲＯＭ５３と、このデータバス５２に接続されて、２つのＤＳＰ５１−１、５１−２における各命令の実行結果を一時的に記憶する外部メモリ５４とを備えている。ＤＳＰカード５５もＤＳＰカード５０の構成と同じ構成を有する。ＤＳＰカード５０の２つのＤＳＰ５１−１、５１−２の間と、ＤＳＰカード５０及びＤＳＰカード５５の間と、ＤＳＰカード５５の２つのＤＳＰ５１−１、５１−２の間とはいずれもデータが高速に伝送可能なデータバス５６を介して接続されている。
【０００４】
このような構成のＤＳＰカード５０、５５がレーダ装置の信号処理に用いられる場合、ある時点における受信電波についてＡ／Ｄ変換されたデータが、１基本処理時間帯分のデータとして入力装置５７よりデータバス５８を介してＤＳＰカード５０へ入力される。この基本処理時間帯では、最初の１／４時間において第１のＤＳＰ５１−１が演算を行い、次の１／４時間においては第２のＤＳＰ５１−２がデータバス５６を介して演算結果を読み込み、この演算結果を用いた演算を行う。ＤＳＰカード５５では第１のＤＳＰ５１−１がその次の１／４時間の演算を行い、この演算結果を第２のＤＳＰ５１−２が次の１／４時間演算する。この第２のＤＳＰ５１−２にて得られた最終的な計算の結果はデータバス５８を介して出力装置５９へ出力される。レーダ装置のアンテナが水平面内で回転すると、ＤＳＰカード５０には所定角度ずれた方位からの電波についてのデータが入力装置５７より入力される。次の基本処理時間帯では、このデータについての計算結果が出力装置５９に出力される。このように、ＤＳＰカード５０、５５が行う信号処理は、ディジタルフィルタ処理やＦＦＴ処理などの固定した信号処理を各DSP５１−１、５１−２に割り付け、これらのＤＳＰ５１−１、５１−２の間は高速通信可能な専用のデータバス５６によって接続されている。図１４のＤＳＰ構成は分散処理方式を取っている。この信号処理は別のＤＳＰ構成によっても実現可能である。
【０００５】
図１５は１枚のＤＳＰカードを使用した場合のＤＳＰ構成の一例を示す図である。ＤＳＰカード６０は、Ｎ個のＤＳＰ６１、フラッシュＲＯＭ６２、外部メモリ６３、出力インターフェース部６４を備えている。これらのＤＳＰ６１の間はデータバス６５により接続されている。各ＤＳＰ６１が時分割で外部メモリ６３のデータを参照することにより、外部メモリ６３のデータはこれらのＤＳＰ６１によって共有される。図１４では、データがＤＳＰ５１−１に直接入力されるが、図１５では、外部メモリ６３の容量がＤＳＰ５５−１の内部メモリの容量よりも格段に大きいため、図１４のＤＳＰ構成において入力されるデータよりも長い時間分のデータが外部メモリ６３に一旦蓄積される。
【０００６】
ＤＳＰカード６０では、図１４の例と同様にディジタルフィルタ処理やＦＦＴ処理などの固定した信号処理が各DSP６１に割り付けられている。図１５のＤＳＰ構成では、各ＤＳＰ６１が互いに外部メモリ６３へアクセスする時間をずらすことにより、データバス６５におけるデータの衝突が回避されている。図１５のＤＳＰ構成は、巡回的並列処理又はラウンドロビン方式を取っている。
【０００７】
ＤＳＰカードを用いたＤＳＰソフトウェアを開発する場合には、ＤＳＰカードにおける信号処理の結果得られたデータを開発者がモニタする。ＤＳＰソフトウェアを開発する場合には、例えばｐｒｉｎｔｆ文の出力文字列や出力結果などのメッセージを表示装置あるいはコンソールに出力する必要がある。ＯＳが実装されたパソコンではディスプレイがこの文字列を表示することが可能であるが、ＤＳＰ５１−１、５１−２及びＤＳＰ６１自体はメッセージの表示機能を持っていない。ＤＳＰカード５０、５５やＤＳＰカード６０が実機に組み込まれて、実機が運用されている場合には、演算結果のモニタは不要であるため、いずれのＤＳＰカード５０、５５及び６０にも表示装置が設けられていない。
【０００８】
図１６は従来のＤＳＰソフトウェアの開発環境の一例を示す図である。この開発環境では、ＤＳＰカード６６が、ＤＳＰ開発環境用ＰＣ（Personal Computer）６７と、ＪＴＡＧ（IEEE Std. 1149.1-1990 IEEE Standard Test Access Port and Boundary-Scan Architecture）ケーブル６８により、デイジーチェーン接続されている。ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）７０は、データバス７１を介して複数のＤＳＰ６９−１、６９−２からのパラレルデータをシリアルデータに変換して出力する。プログラムの編集や実行ファイルの作成は、ＤＳＰ開発環境用ＰＣ６７において行われる。この実行ファイルのＤＳＰカード６６へのダウンロード、この実行ファイルの実行指令、及び実行ファイルを用いたデバッグは、ＤＳＰ開発環境用ＰＣ６７からＤＳＰカード６６に対してＪＴＡＧケーブル６８経由で行われる。ＤＳＰソフトウェアの開発におけるデバッグや、ＤＳＰソフトウェアを実装した製品においては、ＣＰＵ等を用いてデバッグを行うときに広く使われているプログラムからメッセージを出力する方法が非常に有効である。しかし、ＤＳＰ６９−１、６９−２は使用可能な内部メモリのメモリ容量が少ないため、ＯＳを使用しない場合があり得る。メッセージの出力のためにはＤＳＰソフトウェアの開発は特別なハードウェアによる支援を必要とする。具体的には、ＤＳＰ開発環境用ＰＣ６７及びＤＳＰカード６６の間がＪＴＡＧ接続された開発環境下である場合においてのみ、メッセージ出力が可能となる。
【０００９】
一方、開発された製品はＤＳＰ開発環境用ＰＣ６７を含まないため、製品が運用されているときは、ＤＳＰ内部の動作や状態を示すメッセージを利用者が見ることができない。従って、製品の動作状況を利用者が把握する際に支障が出ないように、ＵＡＲＴ７０と端末７２とをEIA-232-D/E準拠のケーブル（以下、シリアルケーブルと呼ぶ）７３を用いて接続することにより、端末７２上にメッセージを出力する方法がよく用いられる。各ＤＳＰ６９−１、６９−２が正常に動作するものであるかどうかについての製造試験の結果として、ＵＡＲＴ７０は、ＯＫ又はＮＧといった情報を表すメッセージデータを端末７２へ出力する。多数枚のＤＳＰカードの製造試験を行う場合、これらのＤＳＰカードは、予め決められた試験項目にしたがって試験される。
【００１０】
図１７は複数枚のＤＳＰカードの試験環境の一例を示す図である。この試験環境では、試験可能な最大枚数のＤＳＰカード６６が図示しないシャーシの背面側に設けられたバックプレーン（又はバックプレーンボード）上に設けられたコネクタに差し込まれている。ＤＳＰカード６６には、ＤＳＰソフトウェアによるメッセージ出力に用いられるシリアルケーブル７３を接続するための挿抜口７５が設けられている。試験用のプログラムはフラッシュＲＯＭ７４（図１６）に書き込まれる。それぞれのＤＳＰカード６６についての試験結果を、これらのＤＳＰカード６６に接続された端末７６は、”ＯＫ”や”ＮＧ”により表示する。ＤＳＰカード６６はＵＡＲＴ７０を用いてメッセージを出力するため、この試験環境では、ＤＳＰカード６６の枚数とシリアルケーブル７３の本数とが１対１である。複数枚のＤＳＰカード６６の試験のためには、ＤＳＰカード６６の枚数と同じ台数の端末７６が備え付けられる。
【００１１】
これによって、試験員は、複数枚のＤＳＰカード６６について数十分間試験用のプログラムを実行する。いずれかのＤＳＰカード６６に設けられた部品が異常である場合には、故障が生じた部品名などの故障情報が、そのＤＳＰカード６６に接続された端末７６に表示される。製造試験の段階では、ＤＳＰソフトウェアの開発時に用いられるＵＡＲＴ７０を取り付けた状態でそれぞれのＤＳＰカード６６が試験される。ＤＳＰカード６６について動作試験が行われて、試験に合格した複数枚のＤＳＰカード６６を用いてＤＳＰソフトウェアが開発される。
【００１２】
内部メモリに記憶可能なプログラムコードの数が少ないので、信号処理の規模が小さく、従来、高度な信号処理機能は実現されていなかった。使用されるＤＳＰカードの数も少なかったことから、ＤＳＰソフトウェアの開発段階と、ＤＳＰカードの製造試験の段階とのそれぞれにおいて、ＤＳＰカードは１枚単位で取り扱われていた。製造された数枚のＤＳＰカードを試験する場合には、１枚のＤＳＰカードに端末７６をシリアルに接続した試験環境下において、１枚ずつＤＳＰカードを試験員が試験していた。
【００１３】
ＯＳの利用を前提としたデバッグ技術に関しては、ソフトウェアの開発効率の向上と品質の向上がみこまれるデバック支援環境付オペレーティング・システムの実装されたコンピュータ・システムが提案されている（特許文献１参照）。また、文字列出力時に機能の高い複数のレコード出力関数を呼び出して文字列をバッファ管理に出力し、高速出力を可能にする出力関数方式が提案されている（特許文献２参照）。
【特許文献１】特開２０００−２５９４４６号公報
【特許文献２】特開平５−５３８８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、現在は、半導体技術の進歩により、ＤＳＰに設けることが可能な内部メモリの容量が増えて、より複雑な処理をＤＳＰが外部メモリを用いずに実行できるようになった。ＣＰＵによって行われる処理を実行可能なＤＳＰが出てきており、このＤＳＰによってＣＰＵが行う処理が置き換えられるようになってきている。それに伴い、１つの信号処理機能が拡張し、この拡張された機能を実現するために使用されるＤＳＰカードの枚数も増加し、ＤＳＰカードの製造試験も、適切かつ迅速な対応が要求されるようになった。
【００１５】
また、１つの機能を実現するために、数十〜数百枚のＤＳＰカードが用いられることもある。ところが、ＤＳＰカードは、半田の接合不良など製造上の不具合によって動作不良が生じることがある。ＤＳＰカードの枚数が１００枚を超えると、すべてのＤＳＰカードの製造試験に膨大な手間がかかり、製造試験のチェックに多大な労力が費やされる。一組のＤＳＰ開発環境用ＰＣ６７及びＪＴＡＧケーブル６８の価格は極めて高い。ＤＳＰ開発環境用ＰＣ６７とＤＳＰカード６６とが直結した状態でＤＳＰソフトウェアが開発されるため、これらを引き続きＤＳＰカード６６の製造試験時の不良チェックのためだけに用いるとすると、巨額の製造コストがかかるという問題がある。
【００１６】
一方、ＵＡＲＴ７０と端末７２との組み合わせは安価であるが、端末７２はＤＳＰカード６６と１対１の関係になるため、複数枚のＤＳＰカード６６を試験する場合、全ての端末７２に対して試験員が操作しなければならず、作業効率が良くなかった。
【００１７】
本発明は、上記の課題に鑑み、ＤＳＰカードの製造試験時において、複数枚のＤＳＰカードのそれぞれのＤＳＰから出力されるメッセージを一元的に管理することができ、作業効率が良いＤＳＰカード試験装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
このため、本発明の一態様によれば、複数のＤＳＰ、データバス、これらのＤＳＰから出力されるメッセージをこのデータバスを介して受信してそれぞれのメッセージのシリアルデータを出力するメッセージ出力デバイス、及び前記データバスに接続されたバスプロトコル変換部をそれぞれが有する複数のＤＳＰカードと、メッセージを表示する表示装置に接続されて、この表示装置がこれらのＤＳＰカードの各ＤＳＰから出力されるメッセージを表示するためのデータを生成するホストＣＰＵと、前記複数のＤＳＰカードのバスプロトコル変換部及び前記ホストＣＰＵの間を接続するＶＭＥバスを有するバックプレーンと、を備え、前記ホストＣＰＵが、前記複数のＤＳＰカードの各ＤＳＰから出力されるメッセージを、前記メッセージ出力デバイスに出力させるか、又は前記ＶＭＥバス経由で前記表示装置へ転送するかのいずれかに切り替え可能であることを特徴とするＤＳＰカード試験装置が提供される。
【発明の効果】
【００１９】
本発明によれば、複数のＤＳＰから出力されるメッセージを表示する機能をホストＣＰＵに持たせることができ、複数のＤＳＰカードの動作試験を効率的に行うことができるようになる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態に係るＤＳＰカード試験装置について、図面を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
【００２１】
（１）試験環境
本発明の実施の形態に係るＤＳＰカード試験装置は、前面が開口した箱形を有するシャーシの内部に収納される。このシャーシの背面側にはＶＭＥバスを面上に布線したバックプレーンが設けられている。このバックプレーン上には、ＤＩＮ４１６１２／ＩＥＣ６０３−２などの規格を有する複数個のコネクタが取り付けられており、これらのコネクタはバックプレーン上に等間隔に配置されている。複数個のコネクタのうちの最端側にある１個のコネクタにはＣＰＵボードが差し込まれており、他のコネクタにはそれぞれ試験対象である複数枚のＤＳＰカードが差し込まれている。シャーシの内側には、複数本のガイドが設けられている。１つのコネクタ部と、天井面に取り付けられた隣接する２本のガイドと、底面に取り付けられた隣接する２本のガイドとによってスロットと呼ばれる空間が形成されている。ＣＰＵボード及び各ＤＳＰカードの外縁部には電極端子が形成されており、シャーシには給電回路が設けられている。ＣＰＵボードと各ＤＳＰカードとがそれぞれのスロットに装着されることによって、給電回路からこれらのボード及びカードに対して電源が供給されて、ＤＳＰカード試験装置は、複数枚のＤＳＰカードを試験可能になっている。
【００２２】
図１は本発明の実施の形態に係るＤＳＰカード試験装置の構成図である。ＤＳＰカード試験装置１は、それぞれが試験対象であるＭ枚のＤＳＰカード２と、これらのＤＳＰカード２にコネクタ３を介して接続されたＶＭＥバス４と、このＶＭＥバス４にコネクタ３を介して接続されたＣＰＵボード５とを備えている。このＣＰＵボード５は、ＬＡＮ６を介して、遠隔端末７に接続されている。遠隔端末７はメッセージを表示する表示装置であり、例えばパソコンが用いられる。ＣＰＵボード５は、遠隔装置７に接続されてアプリケーションを制御するホストＣＰＵ８と、ＬＡＮ６のインターフェースを行ってこのホストＣＰＵ８の制御によって遠隔装置７との間でデータを送受信するインターフェース回路９とを備えている。ホストＣＰＵ８は、遠隔装置７がＭ枚のＤＳＰカード２に設けられる複数個のすべてのＤＳＰから出力されるそれぞれのメッセージを表示するためのデータを生成する。操作者が遠隔端末７を操作することによって、処理の指令が遠隔端末７からホストＣＰＵ８へ通知される。このホストＣＰＵ８は、すべてのＤＳＰから出力されるメッセージをこれらのＤＳＰ毎に記憶するメモリ１０を有する。このメモリ１０にＯＳが保持されており、このＯＳはホストＣＰＵ８によって実行される。メッセージとは、各ＤＳＰカード２のすべてのＤＳＰから出力されるこれらのＤＳＰの動作や状態を示すデータである。このデータは、各ＤＳＰカード２に設けられる試験対象である部品の番号とこれらの部品のＯＫ又はＮＧを表す情報とからなる試験結果、あるいは、文字列及び試験結果を組み合わせた内容などを指す。遠隔端末７を用いた操作によってホストＣＰＵ８においてアプリケーションが実行されると、ホストＣＰＵ８からＶＭＥバス４を介してすべてのＤＳＰに対して、出力関数ｐｒｉｎｔｆを用いたメッセージの出力の要求が通知される。
【００２３】
１枚目のＤＳＰカード２は、Ｎ個のＤＳＰ１１と、内部バスであるデータバス１２と、ＶＭＥバス４及びデータバス１２に接続されたバスプロトコル変換部１３と、計算命令が記述されたプログラムを保持するフラッシュＲＯＭ１４と、ページメモリのような大容量の記憶領域を有する揮発性の外部記憶装置（外部メモリ）１５と、メッセージ出力デバイスであるＵＡＲＴ１６とを備えている。バスプロトコル変換部１３はバスブリッジであり、このバスプロトコル変換部１３はＶＭＥバス４とデータバス１２との間のバス幅の整合や転送単位の整合などの処理を行う。ＵＡＲＴ１６は、各ＤＳＰ１１から出力されるパラレルのメッセージをデータバス１２を介して受信してそれぞれのメッセージのシリアルデータを出力する。本実施形態に係るＤＳＰカード試験装置１では、ホストＣＰＵ８が、これらのＤＳＰカード２の各ＤＳＰ１１から出力されるメッセージを、ＵＡＲＴ１６に出力させるか、又はＶＭＥバス４経由で遠隔端末７へ転送するかのいずれかに切り替え可能である。
【００２４】
Ｎ個のＤＳＰ１１は、いずれも、小容量の記憶領域を有する内部メモリ１７と、データバス１２に接続されてＤＭＡ（ダイレクトメモリアクセス）転送を行うＤＭＡコントローラ１８とを有する。このＤＳＰカード２は、Ｎ個のＤＳＰ１１から構成されていることから、ブート対象のＤＳＰ１１は１個又は複数個存在する。フラッシュＲＯＭ１４に保持されるプログラムはＮ個のＤＳＰ１１用のプログラムであり、これらのプログラムはＤＳＰカード試験装置１の起動後に、それぞれのＤＭＡコントローラ１８によってそれぞれの内部メモリ１７に転送される。起動後、Ｎ個のＤＳＰ１１は、内部メモリ１７に記憶されたプログラムの計算命令にしたがって計算処理を行う。また、ＤＳＰカード２がコネクタ３を介してＤＳＰカード試験装置１に接続されることによって、ＶＭＥバス４は、ＤＳＰカード２とホストＣＰＵ８とに共有される。２〜Ｍ枚目のＤＳＰカード２も１枚目のＤＳＰカード２と同じ構成を有する。従って、すべてのＤＳＰカード２は同一のＶＭＥバックプレーンを共有する。
【００２５】
（２）メモリ領域の割り当て、及びメモリ領域へのアクセス
図２（ａ）はメモリ１０のアドレス空間の一例を示す図である。メモリ１０のアドレスバスのバス幅が３２である場合には、図２（ａ）に示すように、メモリ１０は４Ｇバイトのアドレス空間を有する。メモリ１０の領域のうちのＯＳが管理する領域とは別の領域にはＤＳＰ用メッセージバッファとして使用される領域がＯＳによってＶＭＥメモリ領域１９として割り当てられる。このＶＭＥメモリ領域１９には、Ｍ枚のＤＳＰカード２に設けられるＮ個のすべてのＤＳＰ１１毎に例えば８０文字分のメッセージがＤＳＰ１１によって書き込まれる。ＯＳがＤＳＰ用メッセージバッファを割り当てる旨の宣言を行うと、この宣言は各ＤＳＰカード２のすべてのＤＳＰ１１へ通知される。この宣言が通知された後は、これらのＤＳＰ１１とホストＣＰＵ８との双方向からのメモリ１０のデータへのアクセスが可能にされる。ＶＭＥメモリ領域１９はＭ×Ｎ個のすべてのＤＳＰ１１によって共用される。
【００２６】
図２（ｂ）はＶＭＥメモリ領域１９を詳細に示す図である。ＶＭＥメモリ領域１９は更にメモリ領域２０〜２３に分割されている。メモリ領域２０はメッセージ制御バッファとしての領域である。図２（ｃ）はこのメッセージ制御バッファを詳細に示す図である。メッセージ制御バッファには各ＤＳＰカード２のすべてのＤＳＰ１１によってメモリ領域２１〜２３に書き込まれたメッセージデータのバイト数が書き込まれる。メモリ領域２１〜２３はそれぞれ１〜Ｍ枚目のＤＳＰカード２に設けられた各ＤＳＰ１１用のメッセージバッファとしての領域である。例えば１つのＤＳＰ１１は、ＶＭＥバス４を介して１０文字の文字データをメッセージバッファに書き込み、続いて、文字数「１０」をメッセージ制御バッファに書き込む。ホストＣＰＵ８は、メッセージ制御バッファを周期的に調べ、０以外のデータを検出した場合、該当するメッセージバッファを用いてｐｒｉｎｔｆ文の実行により、メッセージを出力する。ホストＣＰＵ８はメッセージ出力が完了した後、メッセージ制御バッファを０にクリアする。すなわち、ホストＣＰＵ８は、Ｍ枚のＤＳＰカード２の各ＤＳＰ１１から出力されるメッセージを、これらのＤＳＰカード２のＤＳＰ１１毎に記憶するバッファとしてのメモリ１０を有し、遠隔端末７に対して、メモリ１０のデータから、各ＤＳＰ１１の動作又は状態を表す情報を含むメッセージを表示する。従って、メッセージを出力する為に、コンソール種別に依存しない。
【００２７】
割り付けられるアドレスの範囲の一例を述べる。ＶＭＥメモリ領域１９のベースアドレスはアドレスｃｏｎｔｒｏｌ  ｂａｓｅに割り付けられる。１枚目のＤＳＰカード２（第１のＤＳＰカード）用のメッセージバッファとして割り付けられるベースアドレスｂｕｆｆｅｒ  ｂａｓｅ  １は、ｂｕｆｆｅｒ  ｂａｓｅ  １＝ｃｏｎｔｒｏｌ  ｂａｓｅ＋バッファサイズ×［（ＤＳＰカード番号−１）＋（ＤＳＰＩＤ−１）］によって計算される。２枚目のＤＳＰカード２（第２のＤＳＰカード）用のメッセージバッファとして割り付けられるベースアドレスｂｕｆｆｅｒ  ｂａｓｅ  ２は、ｂｕｆｆｅｒ  ｂａｓｅ  ２＝ｃｏｎｔｒｏｌ  ｂａｓｅ＋バッファサイズ×［（ＤＳＰカード番号−１）＋（ＤＳＰＩＤ−１）］によって計算される。ＤＳＰカード番号は、ＤＳＰカード２がバックプレーンのどのスロットに装着されているかを表す番号であり、ＶＭＥバス４の規格に基づいて、ホストＣＰＵ８及び各ＤＳＰカード２によって取得される。ＤＳＰＩＤはＤＳＰ１１が有するハードウェアＩＤであり、各ＤＳＰ１１によって取得される。
【００２８】
すべてのＤＳＰ１１からのアクセスの順番の制御を行うために、ホストＣＰＵ８は、ＯＳによる読み書きのためのデータの転送単位を例えば４バイトに決めている。アクセス制御を４バイトずつ行う場合、８０バイトのデータを書き込むためには２０回のアクセスが行われる。本実施形態に係るＤＳＰカード試験装置１では、Ｍ枚のＤＳＰカード２のうちのいずれかのＤＳＰカード２のいずれかのＤＳＰ１１がＶＭＥメモリ領域１９にアクセスしているときは、そのＤＳＰカード２とは別の他のＤＳＰカード２に設けられたＤＳＰ１１がＶＭＥメモリ領域１９にアクセスすることをＶＭＥバス４の規格及びホストＣＰＵ８は禁止している。これにより、他のＤＳＰカード２は同時にはＶＭＥメモリ領域１９へアクセスできないようにされている。
【００２９】
Ｍ×Ｎ個のすべてのＤＳＰ１１についてのメッセージは、ホストＣＰＵ８によって表示用のデータなどに変換されて、変換されたすべてのメッセージの表示データがまとめて遠隔端末７へ送られる。ＤＳＰカード試験装置１は、遠隔端末７が、試験対象のＤＳＰカード２に設けられるすべてのＤＳＰ１１についての動作試験の結果情報が、試験終了と同じ時間に表示可能にされている。
【００３０】
（３）１個のＤＳＰ１１が行うメッセージ出力制御処理の説明
本実施形態に係るＤＳＰカード試験装置１では、起動時において、ＤＳＰ１１からのメッセージをＵＡＲＴ１６から出力させること、及びＤＳＰ１１からのメッセージをＶＭＥバス４に出力させることのどちらか一方を選択する処理をホストＣＰＵ８がそれぞれのＤＳＰ１１に対して行う。ＤＳＰ１１がメッセージをＵＡＲＴ１６又はＶＭＥバス４に出力する場合、メッセージを出力するための処理の手順がこれらのメッセージの出力先のデバイスの間で異なるため、ＤＳＰカード試験装置１はこれらのデバイスに適合したメッセージの出力処理をＤＳＰ１１に試験の開始前に登録しておく。ＤＳＰカード試験装置１の起動後においては、これらのメッセージ出力用デバイスのうちの一方を選択して切り替えるデバイス切り替えを、ホストＣＰＵ８がそれぞれのＤＳＰ１１に対して行う。
【００３１】
図３は、１個のＤＳＰ１１内部におけるメッセージ出力用のデバイスの登録機能と、メッセージの出力先のデバイスの切り替え機能とを説明するための図である。２４〜２９及び３５〜３８を付した丸形が処理を表す。これらの処理２４〜２９は、ＤＳＰ１１が内部メモリ１７の命令コードを実行することによって実現する。処理３５〜３８は、ＤＳＰ１１が内部メモリ１７の命令コードを実行すること、及びＤＭＡコントローラ１８が内部メモリ１７のデータをデータバス１２に出力することによって実現する。３０〜３４を付した四角形はテーブルやバッファを表し、テーブルにデータが記憶され、又はバッファに実行先のアドレスが記憶される。具体的には、１個のＤＳＰ１１は、ＷｒｉｔｅＢｕｆｆｅｒ、ＡｄｄＳｔａｒｔｕｐ、ＡｄｄＨａｎｄｌｅｒ、ＳｅｌｅｃｔＤｅｖｉｃｅ及びＲｅａｄＢｕｆｆｅｒの５つの処理２４〜２８のうちのいずれかを行う。ＷｒｉｔｅＢｕｆｆｅｒはメッセージ出力バッファ３０へｐｒｉｎｔｆ処理が作成したメッセージのデータを書き込む処理である。ＡｄｄＳｔａｒｔｕｐはＵＡＲＴ１６及びＶＭＥバス４のそれぞれに対してメッセージの出力を開始するスタートアップ処理のプログラムの先頭アドレスをスタートアップ管理テーブル３３に登録する処理である。ＡｄｄＨａｎｄｌｅｒはＵＡＲＴ１６及びＶＭＥバス４のそれぞれに対してデバイス完了割り込みを受けた後、メッセージを出力する割り込みハンドラの先頭アドレスをハンドラ管理テーブル３４に登録する処理である。ＳｅｌｅｃｔＤｅｖｉｃｅはＵＡＲＴ１６及びＶＭＥバス４のいずれかを出力スタートバッファ３１及び出力ハンドラバッファ３２に登録する処理である。ＲｅａｄＢｕｆｆｅｒはメッセージ出力バッファ３０からメッセージのデータを読み出す処理である。
【００３２】
本実施形態に係るＤＳＰカード試験装置１では、ホストＣＰＵ８が、１個のＤＳＰ１１に対して、処理２７を行うように依頼する。換言すれば、ＤＳＰ１１に対してＤＳＰ１１の外部から依頼可能な処理は１種類だけである。処理２４〜２８に対応するそれぞれの命令コードを、ＤＳＰ１１が内部メモリ１７から読み出してそれぞれの命令コードを実行することによって５つの処理２４〜２８は行われる。これらの処理２４〜２８のうちの１つ以上の処理が協働することによって、いずれかの出力デバイスを用いてメッセージの出力を制御する処理であるメッセージ出力制御処理２９が実行される。この依頼をＤＳＰ１１が実行することによって、フラッシュＲＯＭ１４に保持されるソフトウェアを更新することなく、あるいは、ＤＳＰ１１の動作状態に依存せず、ホストＣＰＵ８によって、ＤＳＰ１１からメッセージ出力先のデバイスを動的に変更可能になる。
【００３３】
また、内部メモリ１７には、printfの８０文字分の文字列といったメッセージを記憶するメッセージ出力バッファ３０と、このメッセージ出力バッファ３０からメッセージを読み出して、対象デバイスに対してメッセージの出力を開始するスタートアップ処理のプログラムの先頭アドレスを記憶する出力スタートアップバッファ３１と、メッセージの出力が終了したときに生成される送信完了割り込み信号を受けて、メッセージ出力バッファ３０からデータを読み出し、対象デバイスに対してメッセージを出力する処理プログラムである割り込みハンドラの先頭アドレスを記憶する出力ハンドラバッファ３２とが確保されている。内部メモリ１７には、デバイス別のスタートアップ処理のプログラムの先頭アドレスを記憶するスタートアップ管理テーブル３３、及びデバイス別の割り込みハンドラのプログラムの先頭アドレスを記憶するハンドラ管理テーブル３４も確保されている。
【００３４】
また、処理３５はＵＡＲＴ用の送信完了割り込みハンドラによる処理であり、ＵＡＲＴ１６に対してメッセージを出力する。処理３６はＶＭＥバス用の送信完了割り込みハンドラによる処理であり、ＶＭＥバス４に対してメッセージを出力する。処理３７はＵＡＲＴ用のスタートアップ処理であり、ＵＡＲＴ１６に対してメッセージの出力を開始する。処理３８はＶＭＥバス用のスタートアップ処理であり、ＶＭＥバス４に対してメッセージの出力を開始する。内部メモリ１７には、これらの割り込みハンドラの先頭アドレスを記憶するテーブルである割り込みベクタも確保されている。
【００３５】
従って、各ＤＳＰ１１は、ＤＳＰカード試験装置１の試験の開始前においてはＵＡＲＴ１６によるメッセージの出力処理と、ＶＭＥバス４を介した遠隔端末７によるメッセージの出力処理とをメッセージ出力制御処理２９に登録する処理を行う。又、ホストＣＰＵ８は、ＤＳＰカード試験装置１の起動後においてはＵＡＲＴ１６によるメッセージの出力処理と遠隔端末７によるメッセージの出力処理との切り替えをすべてのＤＳＰ１１毎に行う。
【００３６】
（４）動作の説明
（４−１）各ＤＳＰ１１の初期設定方法
図４はＮ個のＤＳＰ１１のうちの第１のＤＳＰ１１の初期設定手順を説明するためのフローチャートである。ステップＡ１において、第１のＤＳＰ１１は、図１のａに示すように、フラッシュROM１４から試験用のプログラムを内部メモリ１７にロードしてこのプログラムを起動する。ステップＡ２において、メッセージ出力制御処理２９を含むアプリケーションは、デバイス別のスタートアップ処理の登録処理を行う。アプリケーションは、図３のａに示すように、ＵＡＲＴ１６用スタートアップ処理の先頭アドレスをスタートアップ管理テーブル３３に登録する。ステップＡ３において、アプリケーションは、このスタートアップ管理テーブル３３にＶＭＥバス用スタートアップ処理の先頭アドレスをも登録する。引き続き、アプリケーションはデバイス別の割り込みハンドラの登録処理を行う。ステップＡ４において、アプリケーションは、図３のｂに示すように、ＵＡＲＴ１６用の送信完了割り込みハンドラの先頭アドレスをハンドラ管理テーブル３４に登録する。ステップＡ５において、アプリケーションは、このハンドラ管理テーブル３４に、ＶＭＥバス４用の送信完了割り込みハンドラの先頭アドレスをも登録する。
【００３７】
ステップＡ６において、アプリケーションはデフォルトのメッセージ出力デバイスの選択処理を行う。アプリケーションは、図３のｃに示すように、そのデフォルトのメッセージ出力デバイスを指定する。具体的には、アプリケーションは、初期設定において、ＵＡＲＴ１６及びＶＭＥバス４のうちＵＡＲＴ１６の指定デバイスに対応するスタートアップ処理の先頭アドレスを、スタートアップ管理テーブル３３から読み出して、この先頭アドレスを、出力スタートアップバッファ３１に設定する。アプリケーションは、ＵＡＲＴ１６の送信完了割り込みハンドラの先頭アドレスを、ハンドラ管理テーブル３４から読み出して、この読み出した先頭アドレスを、出力ハンドラバッファ３２に設定する。
【００３８】
また、割り込みベクタには、それぞれがデバイス毎に異なるベクタ値を与えられた割り込みハンドラのアドレスが記憶されている。ステップＡ７において、最後に、アプリケーションは、後述する図１２のａの処理に使用されるデバイス変更（又はデバイス切り替え）処理用の割り込みベクタへデバイス変更処理のアドレスを登録する。ホストＣＰＵ８により、割り込みによるデバイス変更処理の要求が出されたときに、ＤＳＰ１１は割り込みベクタを参照し、メッセージを出力するデバイスを変更する。このため、ＤＳＰ１１が複数のメッセージ出力デバイスを登録した場合でも、ＤＳＰ１１はこれらのデバイスのうち、１つを用いてメッセージを出力できる。
【００３９】
ＤＳＰカード２上の他のＤＳＰ１１（第２のＤＳＰ１１〜第ＮのＤＳＰ１１）の初期設定手順も、第１のＤＳＰ１１の初期設定手順と同じである。２〜Ｍ枚目の他のＤＳＰカード２上のＮ個のＤＳＰ１１についての初期設定手順も１枚目のＤＳＰカード２上のＮ個のＤＳＰ１１についての初期設定手順と同じである。
【００４０】
（４−２）各ＤＳＰ１１のＵＡＲＴ１６へのメッセージの出力方法
図５から図９を参照してＤＳＰカード２上の各ＤＳＰ１１のＵＡＲＴ１６へのメッセージ出力手順について述べる。図５は第１のＤＳＰ１１のメッセージ出力を実行するメインプログラムの手順を説明するためのフローチャートである。このＤＳＰ１１は、フラッシュＲＯＭ１４から試験用のプログラムを読み込み、決められた試験項目に沿った処理を行う（ステップＢ１）。ＤＳＰ１１がこのプログラムを実行することによってメッセージ出力制御処理２９を含むアプリケーションが起動する。このアプリケーションはｐｒｉｎｔｆ処理を実行する（ステップＢ２）。１つの試験項目についてのステップＢ２の処理が行われた後、別の試験項目についての試験とその結果出力とが行われる。
【００４１】
図６はｐｒｉｎｔｆ処理を実行するサブプログラムの手順を説明するためのフローチャートである。図７は第１のＤＳＰ１１内部におけるメッセージの出力機能を説明するための図である。アプリケーションがprintf処理を用いたメッセージの出力要求を実行すると、ステップＣ１において、このprintf処理を実行するプログラムは出力対象のメッセージを作成する。このメッセージの作成後、ステップＣ２において、図７のａに示すように、アプリケーションは処理２４であるWrite Bufferを呼び出す。
【００４２】
図８はＷｒｉｔｅ  Ｂｕｆｆｅｒの処理プログラムの手順を説明するためのフローチャートである。ステップＤ１において、Write Bufferは、図７のｂに示すように、出力対象のメッセージをメッセージ出力バッファ３０に書き込む。ステップＤ２において、図７のｃに示すように、Write Bufferは出力スタートアップバッファ３１にその先頭アドレスが書き込まれたスタートアップ処理を実行する。これにより、ＵＡＲＴ用スタートアッププログラムが起動する。
【００４３】
図９はＵＡＲＴ用のスタートアップ処理のプログラムの手順を説明するためのフローチャートである。このＵＡＲＴ用スタートアッププログラムは、ステップＥ１において、処理２８であるRead Bufferを呼び出す。このRead Bufferは、図７のｄに示すように、メッセージ出力バッファ３０から、ＵＡＲＴ１６の出力処理の容量に応じたサイズのメッセージを読み出す。ステップＥ２において、Read Bufferは、ＵＡＲＴ１６にメッセージを出力する（図７のｅ及び図１のｂ参照）。
【００４４】
この出力以降は、ＵＡＲＴ１６が送信完了割り込みを発生させるたびに、出力ハンドラバッファ３２に設定された割り込みハンドラ（ここではＵＡＲＴ  ｈａｎｄｌｅｒ）が起動して、メッセージ出力バッファ３０のデータが空になるまでＵＡＲＴ用スタートアップと同じ処理であるRead Buffer、及び読み出したメッセージをＵＡＲＴ１６に出力する処理を繰り返す（図７のｆ及びｇ参照）。一例として、信号処理の過程において、５文字や１０文字など最大８０文字までのメッセージがメッセージ出力バッファ３０に溜められる。メッセージ出力の処理のときに、このメッセージ出力バッファ３０にあるデータをＤＳＰ１１は取得して、文字データをＵＡＲＴ１６へ出力する。一文字ずつのデータをＤＳＰ１１は取得してメッセージ出力バッファ３０のデータが空になると処理を終える。
【００４５】
全ての試験処理が終了すると、ＤＳＰ１１は、終了処理を行い（図５のステップＢ３）、プログラムの処理を完了する。また、ＤＳＰカード２上の他のＤＳＰ１１（第２のＤＳＰ１１〜第ＮのＤＳＰ１１）のメッセージ出力手順も、第１のＤＳＰ１１のメッセージ出力手順と同じである。２〜Ｍ枚目のＤＳＰカード２上のＮ個のＤＳＰ１１についてのメッセージ出力手順も１枚目のＤＳＰカード２上のＮ個のＤＳＰ１１についてのメッセージ出力手順と同じである。
【００４６】
（４−３）ホストＣＰＵ８による各ＤＳＰ１１の出力デバイス変更方法
ホストＣＰＵ８は、各ＤＳＰカード２のすべてのＤＳＰ１１に対して、メッセージを出力するデバイスをＵＡＲＴ１６からＶＭＥバス４、すなわち遠隔端末７側に切り替えるように変更指令することもできる。試験を行う者が、遠隔端末７を操作することによって、遠隔端末７は、メッセージの出力先のデバイスを含む指令を、ホストＣＰＵ８に対して通知する。ホストＣＰＵ８はＤＳＰ１１に対して、個別にメッセージの出力デバイスを切り替えるように指令する。
【００４７】
図１０はホストＣＰＵ８によるメッセージ出力先の変更手順を説明するためのフローチャートである。ステップＦ１において、ホストＣＰＵ８は、メッセージを出力するデバイスがＶＭＥバス４であるかどうかを遠隔端末７からの指令に基づいて判定する。ホストＣＰＵ８が遠隔端末７によってＶＭＥバス４へメッセージを出力するように指令された場合には、ＹＥＳルートを通り、ステップＦ２において、ホストＣＰＵ８は割り込みベクタをＭに設定する。ステップＦ３において、ホストＣＰＵ８はこの計算した指定ベクタ（割り込みベクタＭ）と、変更対象のＤＳＰカードのスロット位置とに基づいて、図１のｃに示すように、ＶＭＥバス４を経由した割り込みを出力する。
【００４８】
変更対象のＤＳＰカードは、受けた割り込みベクタがデバイス種別に対応しているため、この割り込みベクタに応じた割り込みハンドラを起動する。ここではＶＭＥバス４を例として説明する。図１１（ａ）はＤＳＰカード２の第１のＤＳＰ１１によるメッセージ出力デバイスの変更手順を説明するためのフローチャートである。図１２はこのＤＳＰ１１内部におけるデバイス切り替え機能を説明するための図である。起動した割り込みハンドラは、ステップＦ６において、図１２のａに示すように、処理２７であるSelect Deviceを呼び出す。図１１（ｂ）はこのSelect Device処理を実行するサブプログラムの手順を説明するためのフローチャートである。ステップＦ７において、Select Deviceは指定デバイスを選択する。具体的には、Select Deviceは図１２のｂに示すように、指定されたデバイスとして例えばＶＭＥバス４に対応したスタートアップ処理の先頭アドレスを、スタートアップ管理テーブル３３から読み出し、この読み出した先頭アドレスを図１２のｃに示すように、出力スタートアップバッファ３１に設定する。続いて、Select Deviceは、図１２のｄに示すように、指定されたデバイスに対応した送信完了割り込みハンドラの先頭アドレスを、ハンドラ管理テーブル３４から読み出し、この読み出した先頭アドレスを、図１２のｅに示すように、出力ハンドラバッファ３２に設定する。このように、ホストＣＰＵ８は、ＵＡＲＴ１６及びＶＭＥバス４のいずれかを選択する処理を各ＤＳＰ１１について個別に行う。
【００４９】
また、ＤＳＰカード２の他のＤＳＰ１１（第２のＤＳＰ１１〜第ＮのＤＳＰ１１）によるメッセージ出力デバイスの変更手順も第１のＤＳＰ１１によるメッセージ出力デバイスの変更手順と同じである。２〜Ｍ枚目のＤＳＰカード２のすべてのＤＳＰ１１によるメッセージ出力デバイスの変更手順も１枚目のＤＳＰカード２の各ＤＳＰ１１によるメッセージ出力デバイスの変更手順と同じである。
【００５０】
なお、図１０のステップＦ１において、メッセージをＶＭＥバス４とは別のデバイスに出力する場合には、ＮＯルートを通り、ステップＦ４において、ホストＣＰＵ８は遠隔端末７からの指令に基づいて、メッセージを出力するデバイスを、ＵＡＲＴ１６にするかどうかを判定し、メッセージをＵＡＲＴ１６に出力する場合には、ＹＥＳルートを通り、ステップＦ５において、ホストＣＰＵ８は、割り込みベクタをＮに設定する。ホストＣＰＵ８はこの割り込みベクタＮを用いて、ＶＭＥバス４を経由した割り込みを出力する。ステップＦ４において、ホストＣＰＵ８がメッセージ出力デバイスをＵＡＲＴ１６にしない場合には、ＮＯルートを通り変更処理を終える。ホストＣＰＵ８が他のＤＳＰ１１（第２のＤＳＰ１１〜第ＮのＤＳＰ１１）に対して出力デバイスを変更するときの変更手順も、ホストＣＰＵ８が第１のＤＳＰ１１に対して出力デバイスを変更するときの変更手順と同じである。
【００５１】
（４−４）各ＤＳＰ１１のＶＭＥバスメッセージ出力方法
図１３は第１のＤＳＰ１１のＶＭＥバス４へのメッセージ出力の手順を説明するためのフローチャートである。メッセージ出力制御処理２９を含むアプリケーションがprintf処理を用いたメッセージの出力要求を実行すると、このprintf処理を実行するプログラムは出力対象のメッセージを作成する。printf処理は、図７のｂに示したＵＡＲＴスタートアップが起動される直前までの処理と同一である。
【００５２】
このメッセージを作成した後、図７のａに示すように、アプリケーションはWrite Bufferを呼び出す。このWrite Bufferは、図７のｂに示すように、メッセージをメッセージ出力バッファ３０に書き込み、図７のｃに示すように、出力スタートアップバッファ３１にその先頭アドレスが書き込まれたスタートアップ処理を実行する。これにより、ＶＭＥバス用スタートアップが起動する。ＶＭＥバス用スタートアッププログラムは、処理２８であるRead Bufferを呼び出す。Read Bufferは、メッセージ出力バッファ３０からＶＭＥアドレス空間の２１や２２の容量に応じたサイズのメッセージを読み出し、この読み出したメッセージを、ＶＭＥメモリ領域１９に割り当てられたＶＭＥアドレス空間の２１や２２によって表されるメモリ領域のアドレスへ宛てて出力する。この宛先となるＶＭＥアドレスは、ＤＳＰＩＤ、自ＤＳＰカードのスロット位置、及びcontrol Baseアドレスを用いてＤＳＰ１１によって算出される。
【００５３】
なお、ＶＭＥアドレス空間のメモリ領域２１や２２は、メッセージ出力バッファ３０のサイズと等しいか、それ以上の容量とするため、ＶＭＥバス用スタートアッププログラム内にて全メッセージを一度にＶＭＥバス４へ出力する。このため、ＵＡＲＴ１６の例と異なり、ＶＭＥバス用の送信完了割込みは不要となる。
【００５４】
そして、ＤＳＰ１１は、ＶＭＥアドレス空間の２０によって表されるメモリ領域のＶＭＥアドレスへ宛てて、出力メッセージのバイトサイズを出力する。この宛先となるＶＭＥアドレスは、ＤＳＰＩＤ、自ＤＳＰカードのスロット位置、及びｃｏｎｔｒｏｌ  ｂａｓｅアドレスを用いてＤＳＰ１１が算出する。ホストＣＰＵ８は、定期的にメモリ領域２０を検索して、０以外の数値がメモリ領域２０に存在する場合は、その数値が記憶されている領域に対応するメモリ領域２１〜２３に記憶されているメッセージを出力する。このメッセージの出力が完了した後、ホストＣＰＵ８は、メッセージサイズが記憶された当該領域を０クリアする。ＵＡＲＴ１６の処理速度はＬＡＮ６の通信速度に比べて遅いため、ホストＣＰＵ８は、これらのＤＳＰカード２から出力されるシリアルのメッセージデータをまとめてＬＡＮ６に出力することができる。ＬＡＮ６は高速のデータを伝送可能であるため、各ＤＳＰカード２のＵＡＲＴ１６から出力される低速のシリアルデータはまとめてＬＡＮ６を伝送可能である。
【００５５】
以上説明したように、本発明によれば、Ｍ枚のＤＳＰカード２との間で同一のＶＭＥバックプレーンを共有するホストＣＰＵ８により、対象となるＤＳＰカード２のメッセージを出力するデバイスに対して、動的な切り替えを任意のタイミングで実現することができる。
【００５６】
また、ＤＳＰカード２のメッセージ出力先のデバイスをホストＣＰＵ８が切り替えることにより、従来のＤＳＰカード６６の試験環境において必要とされた２台以上の端末７６が不要となる。さらに遠隔端末７はＬＡＮ６といった汎用的なネットワークインターフェースを用いる事により、統一的にすべてのＤＳＰカード２上の出力メッセージを集中的に管理できるようになる。これにより、ＤＳＰカード２の製造試験時において、ＤＳＰ開発環境用ＰＣ６７とＪＴＡＧケーブル６８とからなる高額な試験装置を準備する必要がなくなる。換言すれば、メッセージの表示機能であるコンソール機能をホストＣＰＵ８が持つことができ、ホストＣＰＵ８はこのコンソール機能を一元管理することができる。このようにして、本発明によれば、コスト低減や作業効率の向上に寄与することができる。
【００５７】
ＵＡＲＴ１６がデータバス１２に接続されたままの状態で、遠隔端末７からホストＣＰＵ８に対して、メッセージの出力先のデバイスが切り替えられるように指令されるので、それぞれのＤＳＰカード２の試験結果がＵＡＲＴ１６とＶＭＥバス４とに切り替え出力されるようになる。
【００５８】
また、本実施形態に係るＤＳＰカード試験装置１は、ホストＣＰＵ８によって実行されるプログラムやＤＳＰカード２に設けられるＤＳＰ１１のプログラムを改修することなく、メッセージをＵＡＲＴ１６及びＶＭＥバス４に出力することもできる。従って、このＤＳＰカード試験装置１によれば、試験用のソフトウェアと、出荷用のソフトウェアとを分けずに、複数枚の同じＤＳＰカード２を試験することが可能になる。ＤＳＰカード試験装置１の起動後においても、ｐｒｉｎｔｆ文の実行によって出力されるメッセージをＶＭＥバス４に出力するようにホストＣＰＵ８を介して操作者が指示できるようになる。
【００５９】
例えば２０枚のＤＳＰカード２をシャーシに装着した状態で試験を行う場合において、試験対象の２０枚のＤＳＰカード２のうちの１枚のＤＳＰカード２において、外部記憶装置１５が壊れているものとする。試験員は、遠隔端末７を介して２０枚のＤＳＰカード２から出力されるメッセージを確認することによって、正常動作している１９枚のＤＳＰカード２の試験を完了させる。異常のある１枚のＤＳＰカード２を試験員は知ることができる。技術者は遠隔端末７のみ注目すれば良いため、２０台の端末７６を操作する場合に比べて、業務効率の大幅な改善が図れる。
【００６０】
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。上記の実施形態では、各ＤＳＰ１１はｐｒｉｎｔｆ文の実行による文字列をメッセージとして出力していたが、本発明のＤＳＰカード試験装置１はこれらのＤＳＰ１１からｐｒｉｎｔｆ以外の出力関数を用いてメッセージを出力してもよい。
【００６１】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態に係るＤＳＰカード試験装置の構成図である。
【図２】メモリ領域の割り当てを説明するための図であり、（ａ）はホストＣＰＵ内部におけるメモリのアドレス空間の一例を示す図、（ｂ）はＶＭＥメモリ領域を詳細に示す図、（ｃ）はこのメッセージ制御バッファを詳細に示す図である。
【図３】１個のＤＳＰ内部におけるメッセージ出力用のデバイスの登録機能と、メッセージの出力先のデバイスの切り替え機能とを説明するための図である。
【図４】１個のＤＳＰの初期設定手順を説明するためのフローチャートである。
【図５】１個のＤＳＰのメッセージ出力を実行するメインプログラムの手順を説明するためのフローチャートである。
【図６】ｐｒｉｎｔｆ処理を実行するサブプログラムの手順を説明するためのフローチャートである。
【図７】１個のＤＳＰ内部におけるメッセージの出力機能を説明するための図である。
【図８】Ｗｒｉｔｅ  Ｂｕｆｆｅｒの処理プログラムの手順を説明するためのフローチャートである。
【図９】メッセージ出力デバイス用のスタートアップ処理のプログラムの手順を説明するためのフローチャートである。
【図１０】ホストＣＰＵによるメッセージ出力先の変更手順を説明するためのフローチャートである。
【図１１】（ａ）はＤＳＰカードの１個のＤＳＰによるメッセージ出力デバイスの変更手順を説明するためのフローチャートであり、（ｂ）はこのＤＳＰによって行われる処理を実行するサブプログラムの手順を説明するためのフローチャートである。
【図１２】１個のＤＳＰ内部におけるデバイス切り替え機能を説明するための図である。
【図１３】１個のＤＳＰのＶＭＥバスへのメッセージ出力の手順を説明するためのフローチャートである。
【図１４】従来のＤＳＰ構成を示す図である。
【図１５】従来の他のＤＳＰ構成を示す図である。
【図１６】従来のＤＳＰソフトウェアの開発環境を示す図である。
【図１７】従来の試験環境を示す図である。
【符号の説明】
【００６３】
１…ＤＳＰカード試験装置、２…ＤＳＰカード、３…コネクタ、４…ＶＭＥバス、５…ＣＰＵボード、６…ＬＡＮ、７…遠隔端末（表示装置）、８…ホストＣＰＵ、９…インターフェース回路、１０…メモリ（バッファ）、１１…ＤＳＰ（ディジタルシグナルプロセッサ）、１２…データバス、１３…バスプロトコル変換部、１４…フラッシュＲＯＭ、１５…外部記憶装置、１６…ＵＡＲＴ（メッセージ出力デバイス）、１７…内部メモリ、１８…ＤＭＡコントローラ、１９…ＶＭＥメモリ領域、２０〜２３…メモリ領域、２４〜２９，３５〜３８…処理、３０…メッセージ出力バッファ、３１…出力スタートアップバッファ、３２…出力ハンドラバッファ、３３…スタートアップ管理テーブル、３４…ハンドラ管理テーブル。
【図１】
0004762207.tif 000002
【図２】
0004762207.tif 000003
【図３】
0004762207.tif 000004
【図４】
0004762207.tif 000005
【図５】
0004762207.tif 000006
【図６】
0004762207.tif 000007
【図７】
0004762207.tif 000008
【図８】
0004762207.tif 000009
【図９】
0004762207.tif 000010
【図１０】
0004762207.tif 000011
【図１１】
0004762207.tif 000012
【図１２】
0004762207.tif 000013
【図１３】
0004762207.tif 000014
【図１４】
0004762207.tif 000015
【図１５】
0004762207.tif 000016
【図１６】
0004762207.tif 000017
【図１７】
0004762207.tif 000018