(57)【特許請求の範囲】
【請求項１】
直流入力電圧をスイッチング素子により矩形波パルス電圧に変換して出力トランスの一次巻線に印加し、前記出力トランスの二次側巻線側の出力を、同期整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデンサを有する出力側同期整流回路により整流、平滑して直流電圧を出力する同期整流型フォワードコンバータにおいて、前記同期整流型フォワードコンバータを複数台有し、前記各コンバータは入力端子と出力端子を夫々共通にして並列接続されており、各コンバータに、出力側と前記スイッチング素子との間に接続された制御回路と、前記転流ＦＥＴのゲート−ソース間と並列にスイッチと、前記出力側同期整流回路の自己発振検出回路と、を設け、前記巻線の電圧上昇、または回生が始まると、前記制御回路は前記スイッチング素子のデューティを絞るとともに、前記自己発振検出回路の検出信号により前記スイッチを制御し該転流ＦＥＴのゲート−ソース間を短絡又は開放せしめるようにしたことを特徴とする同期整流型フォワードコンバータ。
【請求項２】
直流入力電圧をスイッチング素子により矩形波パルス電圧に変換して出力トランスの一次巻線に印加し、前記出力トランスの二次側巻線側の出力を、同期整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデンサを有する出力側同期整流回路により整流、平滑して直流電圧を出力する同期整流型フォワードコンバータにおいて、前記同期整流型フォワードコンバータを複数台有し、前記各コンバータは入力端子と出力端子を夫々共通にして並列接続されており、各コンバータに、出力側と前記スイッチング素子との間に接続された制御回路と、前記同期整流ＦＥＴのゲート−ソース間と並列にスイッチと、前記出力側同期整流回路の自己発振検出回路と、を設け、前記巻線の電圧上昇、または回生が始まると、前記制御回路は前記スイッチング素子のデューティを絞るとともに、前記自己発振検出回路の検出信号により前記スイッチを制御し該同期整流ＦＥＴのゲート−ソース間を短絡又は開放せしめるようにしたことを特徴とする同期整流型フォワードコンバータ。
【請求項３】
自己発振検出回路はスイッチング素子の制御用ＰＷＭ信号が無くなったことを検出し、これを自己発振検出信号としたことを特徴とする請求項１又は請求項２の同期整流型フォワードコンバータ。
【請求項４】
自己発振検出回路は出力トランスの巻線電圧の上昇を検出し、これを自己発振検出信号としたことを特徴とする請求項１又は請求項２又は請求項３の同期整流型フォワードコンバータ。
【請求項５】
自己発振検出回路は自己発振周波数を検出し、これを自己発振検出信号としたことを特徴とする請求項１又は請求項２又は請求項３の同期整流型フォワードコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は同期整流型フォワードコンバータに係り、特に並列接続運転に適した同期整流型フォワードコンバータに関する。
【０００２】
【従来の技術】
従来、この種の同期整流回路を用いたＤＣーＤＣコンバータとしては、図８に示すように、直流入力電源の直流電圧を、半導体スイッチ２のスイッチング動作によって矩形波パルス電圧に変換し、この矩形波パルス電圧をトランス３によって所望の電圧に変換した後、双方向性スイッチ素子（同期整流ＦＥＴ）４及び（転流ＦＥＴ）５の整流回路と、チョークコイル１０およびコンデンサ１１による平滑回路により整流・平滑して、その平均電圧として取り出すようにしている。
なお、前記した半導体スイッチ２のスイッチング動作の制御は、この同期整流コンバータの出力電圧を検出する電圧検出制御回路１２により、その検出状況に基づいてＰＷＭ制御される。
【０００３】
一般に同期整流回路の場合は、前述した図９のようにスイッチ素子４，５を用いて同期動作させる場合と、スイッチ素子４のみにＦＥＴを用いて同期動作させる場合とがあるが、本発明は変換効率の向上を重視した前者の回路、即ち、スイッチ素子４，５を共に半導体スイッチ（ＦＥＴ）を用いた回路を対象としている。
そこで前記双方向性スイッチ素子４を同期整流ＦＥＴ、素子５を転流ＦＥＴと表現する。
そして、このような同期整流コンバータは、小容量から大容量のものまで取り揃え、負荷容量に応じた同期整流コンバータを選択して用いられるようにしている。
【０００４】
【発明が解決しようとする課題】
しかし負荷容量に応じた同期整流コンバータを用意するということは、その機種数を多くする事であり、各機種毎に在庫を必要とする事になるため、設計、生産および物品管理の上から機種数の削減が望まれており、同一機種のコンバータモジュール（ＣＯＮＶ１〜ＣＯＮＶ３）の並列接続運転による大容量負荷への対応がなされている。この並列運転の場合には以下の問題がある。
【０００５】
即ち、このようなモジュールを並列運転しているとき、出力電圧に差があると、出力電圧の高いモジュールからもう一方の低いモジュールに電流が流れ込み、出力電圧が低いモジュールにおいて、スイッチング素子２のゲート信号が絞られているにも関わらず出力側の同期整流回路が自己発振を始める。
自己発振を始めることで、２次巻線側より１次巻線側に電力が回生され、出力電圧の差が大きくなると、回生される電力も多くなり、電力の損失が発生し、電源の破損にも至る。
【０００６】
そこで従来の回路では、同期整流回路の自己発振を停止させずに、１次側に回生する最大電力を制御する方法を行ってきた。その方法は、回生電力が大きくなと、自己発振周波数が低くなる事を利用し、ある一定の周波数より低くならない様発振周波数を制御していた。
しかし自己発振を停止させないため、ある程度の電力が１次側に回生されてしまい、電力の無駄となってしまう欠点がある。
そこで本発明は、同期整流方式のスイッチング電源を、並列運転したときに起こる同期整流回路の自己発振現象を停止させ、電源の出力側より入力側に回生される電力を無くす事により、効率の良い電源システムを提案する。
【０００７】
【課題を解決する為の手段】
上記課題を解決するため請求項１の発明は、直流入力電圧をスイッチング素子により矩形波パルス電圧に変換して出力トランスの一次巻線に印加し、前記出力トランスの二次側巻線側の出力を、同期整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデンサを有する出力側同期整流回路により整流、平滑して直流電圧を出力する同期整流型フォワードコンバータにおいて、前記同期整流型フォワードコンバータを複数台有し、前記各コンバータは入力端子と出力端子を夫々共通にして並列接続されており、各コンバータに、出力側と前記スイッチング素子との間に接続された制御回路と、前記転流ＦＥＴのゲート−ソース間と並列にスイッチと、前記出力側同期整流回路の自己発振検出回路と、を設け、前記巻線の電圧上昇、または回生が始まると、前記制御回路は前記スイッチング素子のデューティを絞るとともに、前記自己発振検出回路の検出信号により前記スイッチを制御し該転流ＦＥＴのゲート−ソース間を短絡又は開放せしめるようにしたことを特徴とする。
【０００８】
又、上記課題を解決するため請求項２の発明は、直流入力電圧をスイッチング素子により矩形波パルス電圧に変換して出力トランスの一次巻線に印加し、前記出力トランスの二次側巻線側の出力を、同期整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデンサを有する出力側同期整流回路により整流、平滑して直流電圧を出力する同期整流型フォワードコンバータにおいて、前記同期整流型フォワードコンバータを複数台有し、前記各コンバータは入力端子と出力端子を夫々共通にして並列接続されており、各コンバータに、出力側と前記スイッチング素子との間に接続された制御回路と、前記同期整流ＦＥＴのゲート−ソース間と並列にスイッチと、前記出力側同期整流回路の自己発振検出回路と、を設け、前記巻線の電圧上昇、または回生が始まると、前記制御回路は前記スイッチング素子のデューティを絞るとともに、前記自己発振検出回路の検出信号により前記スイッチを制御し該同期整流ＦＥＴのゲート−ソース間を短絡又は開放せしめるようにしたことを特徴とする。
【０００９】
【実施の概要】
図１、図２は本発明の実施例回路図であって、１は入力コンデンサ、２はスイッチング素子、３は電力変換用出力トランス、４は整流用双方向性スイッチング素子（同期整流ＦＥＴ）、５は回生用双方向性スイッチング素子（転流ＦＥＴ）、６はスイッチング素子４の駆動コンデンサ、７はスイッチング素子４の駆動抵抗、８はスイッチング素子５の駆動コンデンサ、９はスイッチング素子５の駆動抵抗、１０は出力チョーク、１１は平滑コンデンサ、１４はスイッチ素子である。
【００１０】
この回路はモジュールを並列運転したときに、相手の出力電圧が自分の出力電圧よりも高いと、出力側より入力側に電力の回生が始まり、自己発振に至る。その自己発振を、巻き線の電圧上昇、また回生が始まると、制御回路２８により、自分のスイッチング素子２のデューティを絞り、デューティが零になる事を、また自己発振が始まり電力の回生が増加すると発振周波数が変化する事を利用し、自己発振検出回路（２９）により、スイッチ１４をオンさせることで、同期整流ＦＥＴ又は、転流用ＦＥＴのゲート−ソース間を短絡し、自己発振を停止させるものである。
【００１１】
図１において、出力より高い電圧が出力に印加され、制御回路２８によるパルスのデューティがゼロと成った時、回生用双方向性スイッチング素子５がＯＮしていたとする。回生用双方向性スイッチング素子５は、内蔵のゲート−ソース間コンデンサ電圧が放電し、スレッシュホールド電圧まで下がる間ＯＮし続け、出力チョーク１０にエネルギーを蓄える。素子５がＯＦＦすると、出力チョーク１０のエネルギーが放出され、整流用双方向性スイッチング素子４がＯＮし、電力変換用トランス３により１次側にエネルギーが伝わる、１次側に伝達されてエネルギーは、スイッチング素子２の内蔵ダイオードを通り入力に回生される。
【００１２】
出力チョーク１０のエネルギーが入力側に回生終わると、電力変換用トランス３より逆キック電圧が発生し、回生用双方向性スイッチング素子５がまたＯＮする。この繰り返しにより自己発振を続ける。
このように自己発振を停止させるには、同期整流ＦＥＴ又は、転流用ＦＥＴの動作を停止させれば良く、１サイクル以上前記ＦＥＴのゲート−ソース短絡し続ければ、自己発振が停止する事が分かる。
【００１３】
図２は本発明の他の実施例であり、モジュールを並列運転したときに、相手の出力電圧が自分の出力電圧よりも高いと、制御回路２８の作用により、自分のデューティを絞ることを利用し、デューティが零になると、スイッチ１４をオンさせること転流ＦＥＴのゲート−ソース間をし、転流ＦＥＴを停止し自己発振を防ぐものである。
簡単に動作を説明すると、スイッチング素子２のドライブ波形を抵抗１８とコンデンサ１９にて積分し、デューティが零となりドライブ波形が無くなるとホトカプラのトランジスタ３０がＯＦＦし、スイッチ１４がＯＮし自己発振を停止する。
図３も停止させるＦＥＴが同期整流ＦＥＴである点のみの違いである。
【００１４】
図４は本発明の第３の実施例であり、２次側より電力の回生が始まると、入力巻き線、及びその他の巻き線電圧が上昇するので、その電圧があらかじめ設定した電圧値を越えると、スイッチ１４をオンさせることによって転流ＦＥＴを停止し、自己発振を停止するものである。簡単に動作を説明すると、ＩＣ２５により、補助巻線１２の電圧がある値より大きくなると、ＩＣ２５がＯＮし、トランジスタ２２もＯＮ、そしてスイッチ１４もＯＮし転流用ＦＥＴのゲート−ソース間を短絡し、転流用ＦＥＴを停止し、自己発振を停止するものである。図５も同様であり、停止させるＦＥＴが同期整流ＦＥＴである点のみの違いである。
【００１５】
図６は本発明の第５の実施例で、並列運転される他のモジュールの出力電圧が高く、回生される電力が多いほど、自己発振の発振周波数が低くなるということを利用し、スイッチング周波数の変化を周波数監視回路で読みとり、一定値より低くなるとスイッチ１４をオンさせ、自己発振を防ぐものである。
簡単に説明すると、自己発振が継続し周波数が低くなると抵抗３０、３３、コンデンサ３１にて構成される時定数回路に於いて、周波数が低くなるとのコンデンサ３１の電圧が高くなり、スイッチ１４をＯＮし転流用ＦＥＴのゲート−ソース間を短絡し、転流用ＦＥＴを停止し、自己発振を停止するものである。
図７も同様であり、停止させるＦＥＴが同期整流ＦＥＴである点のみの違いである。
【００１６】
【発明の効果】
以上の説明から明らかなように、本発明によれば同期整流方式のスイッチング電源において並列接続を行い、並列運転時の同期整流回路の自己発振を止めることができる。
因みに、出力１０ｗの電源において、従来の回路においては、出力側より入力側への回生電力が約８ｗあったが、本発明の回路では、１ｗ以下となり１ｗを越えると発振停止となり回生電力はゼロとなる。
【図面の簡単な説明】
【図１】本発明の基本実施例回路
【図２】本発明の実施例
【図３】本発明の実施例
【図４】本発明の実施例
【図５】本発明の実施例
【図６】本発明の実施例
【図７】本発明の実施例
【図８】従来の回路
【符号の説明】
１：      入力コンデンサ
２：      スイッチング素子
３：      電力変換用トランス
４：      整流用双方向性スイッチング素子（同期整流ＦＥＴ）
５：      回生用双方向性スイッチング素子（転流ＦＥＴ）
１０：    出力チョーク
１１：    平滑コンデンサ
１２：    補助巻線
１４：    スイッチ
２８：    制御回路
２９：    自己発振検出回路
【図１】
0004618881.tif 000002
【図２】
0004618881.tif 000003
【図３】
0004618881.tif 000004
【図４】
0004618881.tif 000005
【図５】
0004618881.tif 000006
【図６】
0004618881.tif 000007
【図７】
0004618881.tif 000008
【図８】
0004618881.tif 000009