(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された表示画素により構成される表示部に画像を表示するための表示データを複数の信号線を介して送信するとともに、上記複数の信号線を介して送信される表示データのデータ値を上記信号線毎に反転したか否かを示すデータ反転信号を送信する送信回路と、
上記送信回路から送信された表示データおよびデータ反転信号を受信し、上記受信したデータ反転信号に応じて、上記受信した表示データのデータ値を信号線毎に反転する受信回路とを備え、
上記送信回路は、送信する上記表示データのデータ値が、少なくとも３クロックの期間、連続して切り替わる信号線数が、上記複数の信号線数の１／４より多い場合には、モード切替信号を送信するとともに、供給される表示データに応じて、１つ前に供給された表示データのデータ値を信号線毎に反転して送信することを特徴とする表示装置。
【請求項２】
上記送信回路は、送信する上記表示データのデータ値が、少なくとも３クロックの期間、連続して切り替わる信号線数が、上記複数の信号線数の１／４より多いか否かの判定を行う前に、供給される表示データのデータ値が１つ前に供給された表示データのデータ値に対して反転するデータ数が、上記複数の信号線数の１／２より多い場合には、上記データ反転信号を反転するとともに、反転処理後の上記データ反転信号に応じて、上記供給される表示データのデータ値を信号線毎に反転し、反転処理後の上記表示データのデータ値を用いて上記判定を行うことを特徴とする請求項１に記載の表示装置。
【請求項３】
表示部に画像を表示するための表示データを複数の信号線を介して送信するとともに、上記複数の信号線を介して送信される表示データのデータ値を上記信号線毎に反転したか否かを示すデータ反転信号を送信する送信回路を備え、
上記送信回路は、上記送信する表示データのデータ値が、少なくとも３クロックの期間、連続して切り替わる信号線数を検出する検出回路と、
上記検出回路により検出された信号線数が、所定の信号線数より多いか否か判定し、上記判定の結果、上記検出された信号線数が上記所定の信号線数より多い場合に、モード切替信号を送信する判定回路とを備えることを特徴とする表示装置の駆動回路。
【請求項４】
上記送信回路は、供給される上記表示データのデータ値が１つ前に供給された表示データのデータ値に対して反転するデータ数を検出し、検出結果に応じて、上記データ反転信号を反転する反転信号数検出回路と、
上記反転信号数検出回路から出力されるデータ反転信号に応じて、上記供給される表示データのデータ値を信号線毎に反転する出力信号処理回路とを備え、
上記検出回路は、上記出力信号処理回路から出力される反転処理後の表示データのデータ値を用いて上記検出を行うことを特徴とする請求項３に記載の表示装置の駆動回路。
【請求項５】
上記反転信号数検出回路は、上記検出した信号線数が上記複数の信号線数の１／２より多いときに、上記データ反転信号を反転することを特徴とする請求項４に記載の表示装置の駆動回路。
【請求項６】
複数の信号線を介して送信された表示部に画像を表示するための表示データと、上記表示データのデータ値を上記信号線毎に反転したか否かを示すデータ反転信号とを受信し、上記受信したデータ反転信号に応じて、上記受信した表示データのデータ値を信号線毎に反転する受信回路を備え、
上記受信回路は、送信前の上記表示データのデータ値が、少なくとも３クロックの期間、連続して切り替わる信号線数が所定の信号線数より多いか否かを示すモード切替信号を受信し、上記受信したモード切替信号に応じて、上記受信した表示データまたは１つ前に受信回路から表示部に対して出力した表示データに基づいて、上記表示部に対して出力する表示データを生成することを特徴とする表示装置の駆動回路。
【請求項７】
マトリクス状に配置された表示画素により構成される表示部に画像を表示するための表示データを複数の信号線を介して送信するとともに、上記複数の信号線を介して送信される表示データのデータ値を上記信号線毎に反転したか否かを示すデータ反転信号を送信し、
上記送信する表示データのデータ値が、少なくとも３クロックの期間、連続して切り替わる信号線数を検出し、
上記検出された信号線数が、所定の信号線数より多いか否か判定し、
上記判定の結果、上記検出された信号線数が上記所定の信号線数より多い場合に、モード切替信号を送信し、
上記送信された表示データおよびデータ反転信号を受信し、
上記受信したデータ反転信号に応じて、上記受信した表示データのデータ値を信号線毎に反転することを特徴とする表示装置の信号伝送方法。
【請求項８】
上記受信回路は、上記送信回路から送信されたモード切替信号に応じて、受信した表示データまたは１つ前に受信回路から表示部に対して出力した表示データに基づいて、上記表示部に対して出力する表示データを生成することを特徴とする請求項１に記載の表示装置。
【請求項９】
上記送信されたモード切替信号を受信し、上記受信したモード切替信号に応じて、上記受信した表示データまたは１つ前に受信回路から表示部に対して出力した表示データに基づいて、上記表示部に対して出力する表示データを生成することを特徴とする請求項７に記載の表示装置の信号伝送方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置、表示装置の駆動回路および表示装置の信号伝送方法に関する。
【０００２】
【従来の技術】
近年、集積回路等の回路素子の動作周波数が高くなるのにともない、回路素子間や当該回路素子等により構成された装置間等での信号の転送速度の高速化、および信号を転送するための信号線数が増加してきた。
例えば、液晶表示装置では、液晶表示装置の高精細化、高表示品位化、および液晶表示装置が有する液晶パネルの大型化等にともない、表示データの転送速度の高速化、表示データを転送するための信号線数の増加により、表示データを処理したり転送したりする駆動回路等が高性能化してきた。
【０００３】
図３７は、従来の液晶表示装置の構成例を示すブロック図である。
図３７において、３３１はビデオ信号発生器であり、液晶表示装置３３２にて表示する画像の画像信号ＶＳＩＧを生成し、液晶表示装置３３２に供給する。
【０００４】
液晶表示装置３３２は、ビデオ信号発生器３３１から供給される画像信号ＶＳＩＧをＬＣＤモジュール３３４にて処理可能な表示データＴＤＡＴ、クロック信号ＣＬＫおよびイネーブル信号ＥＮＡＢに変換してＬＣＤモジュール３３４に供給するビデオ信号変換回路３３３と、ビデオ信号変換回路３３３から供給される表示データＴＤＡＴ、クロック信号ＣＬＫおよびイネーブル信号ＥＮＡＢに基づいて、画像信号ＶＳＩＧ（表示データＴＤＡＴ）に係る画像を表示するＬＣＤモジュール３３４とにより構成される。
【０００５】
そして、図３７に示すような液晶表示装置においても、液晶表示装置の高精細化、大型化等により、表示データＴＤＡＴの転送速度の高速化を図るために、クロック信号ＣＬＫの周波数が高くなったり、表示データＴＤＡＴを転送するための信号線数が増加したりしてきた。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の液晶表示装置においては、クロック信号ＣＬＫの周波数を高くしたり、表示データＴＤＡＴを転送するための信号線数を増加したりして、表示データＴＤＡＴの転送速度を高速化すると、クロック信号ＣＬＫや表示データＴＤＡＴが反転する単位時間当たりの頻度が増加することにより、クロック信号ＣＬＫや表示データＴＤＡＴを転送する信号線からの放射電波（電磁波ノイズ）が増加してしまうという問題があった。
【０００７】
上記問題を解決するための１つの方法として、図３８に示すようにクロック信号にスペクトラム拡散処理（ＳＳ処理）を施し、ＳＳ処理を施したクロック信号に表示データを同期させて転送させることにより、クロック信号や表示データを転送する信号線からの放射電波（電磁波ノイズ）を低減する方法がある。
【０００８】
図３８は、従来の液晶表示装置の他の構成例を示すブロック図である。
図３８において、３５１は信号発生器であり、制御信号ＣＴＬ、クロック信号ＣＬＫおよびクロック信号ＣＬＫに同期したデータ信号ＤＴ１をインタフェース３５３を介して表示装置３５２に供給する。
表示装置３５２は、スペクトラム拡散処理回路（ＳＳ回路）３５４、制御回路３５５、ドライバ回路３５８および表示部３５９により構成され、さらに制御回路３５５は、駆動制御回路３５６およびメモリ部３５７により構成される。
【０００９】
インタフェース３５３を介して供給されたクロック信号ＣＬＫは、ＳＳ回路３５４によりＳＳ処理され、ＳＳクロック信号ＳＳＣＬＫとしてメモリ部３５７およびドライバ回路３５８にそれぞれ供給される。また、インタフェース３５３を介して供給されたクロック信号ＣＬＫおよびデータ信号ＤＴ１は駆動制御回路３５６に入力され、制御信号ＣＴＬに従って駆動制御回路３５６により所定の制御処理等が行われ、データ信号ＤＴ２およびクロック信号ＣＬＫとしてメモリ部３５７に供給される。
【００１０】
メモリ部３５７に供給されたデータ信号ＤＴ２は、クロック信号ＣＬＫに同期してメモリ部３５７に書き込まれ、書き込まれたデータ信号は、ＳＳ回路から供給されたＳＳクロック信号ＳＳＣＬＫに同期してデータ信号ＤＴ３として読み出され、ドライバ回路３５８に供給される。
そして、ドライバ回路３５８は、供給されたデータ信号ＤＴ３およびＳＳクロック信号ＳＳＣＬＫに基づいて、表示部３５９を駆動制御して所望の画像を表示部３５９に表示させる。
【００１１】
上述したようにして、クロック信号ＣＬＫにＳＳ処理を施し、ＳＳ処理したＳＳクロック信号ＳＳＣＬＫにデータ信号ＤＴ３を同期させて転送することで、信号線からの放射電波（電磁波ノイズ）のノイズピークを分散させ、信号線からの放射電波（電磁波ノイズ）を低減することができた。
【００１２】
しかしながら、上述したようにしてクロック信号ＣＬＫにＳＳ処理を施し、ＳＳ処理したＳＳクロック信号ＳＳＣＬＫにデータ信号ＤＴ３を同期させて転送するようにした場合には、外部から供給されるクロック信号ＣＬＫに既にＳＳ処理が施されていると、ＳＳクロック信号ＳＳＣＬＫは２度のＳＳ処理が施されたものになってしまう。その結果、例えば、外部でのＳＳ処理とＳＳ回路でのＳＳ処理とが互いに相殺されたりして、ＳＳ処理が全く施されていないクロック信号となってしまったり、外部でのＳＳ処理により周波数が高くなったクロック信号に対するＳＳ回路でのＳＳ処理によりクロック信号の周波数がさらに高くなると、ＳＳ処理を施していないクロック信号よりも周波数が高くなり、メモリ部３５７内のデータ量が不足したりするなど、予期しない新たな問題が生じてしまう可能性があった。
【００１３】
本発明は、このような問題を解決するためになされたものであり、新たな問題を生じさせたりすることなく、信号の伝送路において、信号を転送する信号線から放射される電波量（電磁波ノイズ）を低減することができるようにすることを目的とする。
【００１４】
【課題を解決するための手段】
本発明の表示装置は、表示部に画像を表示するための表示データを複数の信号線を介して送信するとともに、上記複数の信号線を介して送信される表示データのデータ値を信号線毎に反転したか否かを示すデータ反転信号を送信する送信回路と、送信回路から送信された表示データおよびデータ反転信号を受信し、受信したデータ反転信号に応じて、受信した表示データのデータ値をビット毎に反転する受信回路とを備える。送信回路は、送信する表示データのデータ値が、少なくとも３クロックの期間、連続して切り替わる信号線数が複数の信号線数の１／４より多い場合には、モード切替信号を送信するとともに、供給される表示データに応じて１つ前に供給された表示データのデータ値を信号線毎に反転して送信する。
【００１５】
上記のように構成した本発明によれば、送信回路から表示データを送信する際に、データ値が変化（反転）する信号線数を複数の信号線数の半分以下にすることができるようになる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
なお、以下の説明では、信号の信号レベルがハイレベル（以下、「“Ｈ”」と称す。）の場合にはロウレベル（以下、「“Ｌ”」と称す。）に、“Ｌ”の場合には“Ｈ”に変化することを「レベル反転する」と称す。
【００２０】
（第１の実施形態）
図１は、第１の実施形態による表示装置を適用した液晶表示装置の一構成例を示すブロック図である。
図１において、１１はビデオ信号発生器であり、液晶表示装置１２にて表示する画像の画像信号ＶＳＩＧを生成し、上記液晶表示装置１２に供給する。
【００２１】
液晶表示装置１２は、ビデオ信号変換回路１３とＬＣＤモジュール１４により構成される。
ビデオ信号変換回路１３は、ビデオ信号発生器１１から供給される画像信号ＶＳＩＧをＬＣＤモジュール１４にて処理可能な信号に変換し、ＬＣＤモジュール１４に供給する。ＬＣＤモジュール１４は、液晶パネルを有しており、上記ビデオ信号変換回路１３から供給される信号に基づいて、画像信号ＶＳＩＧに係る画像を表示する。
【００２２】
ここで、ビデオ信号変換回路１３からＬＣＤモジュール１４に供給される信号には、表示データＴＤＡＴ、データ反転信号ＩＮＶ、クロック信号ＣＬＫおよびイネーブル信号ＥＮＡＢがある。上記表示データＴＤＡＴは、それぞれ複数ビット（例えば、８ビットあるいは６ビット）からなる赤、緑および青色データＲＤＡＴＡ、ＧＤＡＴＡおよびＢＤＡＴＡにより構成される。なお、表示データＴＤＡＴを構成する全ビットは、ＬＣＤモジュール１４にパラレル伝送され、例えば、表示データＴＤＡＴを構成するデータＲＤＡＴＡ、ＧＤＡＴＡおよびＢＤＡＴＡがそれぞれ８ビットからなる場合には、表示データＴＤＡＴは２４本の信号線を介してＬＣＤモジュール１４に供給される。
【００２３】
上記データ反転信号ＩＮＶは、上記表示データＴＤＡＴがビット毎にデータ値を反転したデータであるか否かを示す信号である。上記データ反転信号ＩＮＶが“Ｈ”の場合には、上記表示データＴＤＡＴはビット毎にデータ値を反転したデータであり、上記データ反転信号ＩＮＶが “Ｌ”の場合には、上記表示データＴＤＡＴはビット毎にデータ値を反転していないデータ、つまり何ら処理を施していない表示データＴＤＡＴである。
【００２４】
また、上記クロック信号ＣＬＫは、ＬＣＤモジュール１４にて表示データを取り込むためのクロック信号である。また、イネーブル信号ＥＮＡＢは、表示データに係る画像をＬＣＤモジュール１４内の後述する液晶パネルに表示する表示期間を指定する信号であり、イネーブル信号ＥＮＡＢが“Ｈ”の期間は、表示データに従い画像を液晶パネルに表示する期間であり、“Ｌ”の期間はブランキング期間である。
【００２５】
図２は、図１に示したビデオ信号変換回路１３の構成例を示すブロック図である。ビデオ信号変換回路１３は、ビデオ信号変換部２１、反転信号数検出部２２および出力信号処理部２３により構成される。
【００２６】
ビデオ信号変換部２１は、ビデオ信号発生器１１から供給される画像信号ＶＳＩＧに所定の処理を施して、複数ビットからなる表示データＶＤＡＴを生成し、反転信号数検出部２２および出力信号処理部２３に供給する。また、ビデオ信号変換部２１は、画像信号ＶＳＩＧに基づいて、上述したクロック信号ＣＬＫおよびイネーブル信号ＥＮＡＢを生成し出力する。
【００２７】
反転信号数検出部２２は、ビデオ信号変換部２１から供給された表示データＶＤＡＴにおいて、前データ値に対しデータ値が反転したビット数（信号線数）を検出し、上記検出結果に応じて、データ反転信号ＩＮＶを出力する。
出力信号処理部２３は、反転信号数検出部２２から供給されるデータ反転信号ＩＮＶに応じて、表示データＶＤＡＴのデータ値をビット毎に反転し、表示データＴＤＡＴとして出力する。
【００２８】
図３は、図１に示したＬＣＤモジュール１４の構成例を示すブロック図である。
図３において、３１は制御信号作成部であり、入力信号処理部３２を含み構成される。制御信号作成部３１は、ビデオ信号変換回路１３から供給される表示データＴＤＡＴ、データ反転信号ＩＮＶ、クロック信号ＣＬＫおよびイネーブル信号ＥＮＡＢに基づいて、液晶パネル３５を駆動し所望の画像を表示するための表示データＤＡＴＡおよび制御信号を生成する。上記制御信号には、クロック信号ＣＬＫ、スタート信号ＳＴＡＲＴ、ラッチ信号ＬＰ、ゲートクロック信号ＧＣＬＫおよびフレーム信号ＦＲＭがある。
【００２９】
クロック信号ＣＬＫは、データ駆動部３４にて表示データＤＡＴＡの読み込み動作を行うための信号であり、スタート信号ＳＴＡＲＴは、上記読み込み動作を開始するための信号である。ラッチ信号ＬＰは、上記読み込み動作により読み込んだ表示データＤＡＴＡ（表示データＤＡＴＡに応じた印加電圧）を液晶パネル３５に出力するための信号である。
【００３０】
また、ゲートクロック信号ＧＣＬＫは、ゲート駆動部３３にて後述する液晶パネル３５内のスキャンラインを順次駆動するための信号であり、フレーム信号ＦＲＭは、液晶パネル３５に表示する１フレームの画像の走査（垂直走査）を開始するための信号である。
【００３１】
入力信号処理部３２は、上述した図２に示す出力信号処理部２３と同様に、ビデオ信号変換回路１３から供給されたデータ反転信号ＩＮＶに応じて、表示データＴＤＡＴのデータ値をビット毎に反転し、表示データＤＡＴＡとして出力する。
ゲート駆動部３３は、制御信号作成部３１から供給されるゲートクロック信号ＧＣＬＫに基づいて、液晶パネル３５が有する複数のスキャンラインを順次駆動する。
【００３２】
データ駆動部３４は、後述する基準電圧作成部３７から供給される、例えば１６階調の電圧値を有する第１の階調電圧Ｖｎから２５６階調の電圧値を有する第２の階調電圧を生成する。また、データ駆動部３４は、制御信号作成部３１から供給される表示データＤＡＴＡに応じた階調値の電圧を第２の階調電圧の中から選択し、液晶パネル３５の各データラインに印加する。
【００３３】
液晶パネル３５は、複数のスキャンラインと複数のデータラインとがマトリクス状に配列され、上記スキャンラインとデータラインとの交差部に画像を表示するための画素が配設されている。
【００３４】
３６は電源作成部であり、外部から供給される入力電源を用いて、ゲート駆動部３３を動作させるための電圧ＶGを生成し、ゲート駆動部３３に供給するとともに、データ駆動部３４を動作させるための電圧ＶDD（アナログ電圧およびロジック電圧）を生成し、データ駆動部３４に供給する。また、電源作成部３６は、上記入力電源から第１の階調電圧を生成するための所定の電圧を生成し、基準電圧作成部３７に供給する。基準電圧作成部３７は、電源作成部３６から供給される電圧に基づいて、例えば１６階調の電圧値を有する第１の階調電圧Ｖｎを生成し、データ駆動部３４に供給する。
【００３５】
図４は、本実施形態におけるデータ反転駆動の原理を説明するための回路図である。なお、この図４において、図１〜図３に示したブロックと同一の機能を有するブロックには同一の符号を付し、重複する説明は省略する。また、この図４においては、説明の便宜上、表示データＶＤＡＴ、ＴＤＡＴおよびＤＡＴＡについては、それぞれ５ビットとしているが、５ビットのデータに限らず、任意のビット数のデータに適用できるものである。
【００３６】
図４において、４１〜４５はデータの送信側であるビデオ信号変換回路１３の出力信号処理部２３が有する排他的論理和演算回路（以下、「ＸＯＲ回路」と称す。）である。各ＸＯＲ回路４１〜４５には、データ反転信号ＩＮＶが入力されるとともに、表示データＶＤＡＴ１〜ＶＤＡＴ５がそれぞれ入力され、各ＸＯＲ回路４１〜４５は、演算結果を表示データＴＤＡＴ１〜ＴＤＡＴ５としてそれぞれ出力する。
【００３７】
同様に、４６〜５０はデータの受信側であるＬＣＤモジュール１４の入力信号処理部３２が有するＸＯＲ回路である。各ＸＯＲ回路４６〜５０には、データ反転信号ＩＮＶが入力されるとともに、ビデオ信号変換回路１３が有するＸＯＲ回路４１〜４５から出力された表示データＴＤＡＴ１〜ＴＤＡＴ５がそれぞれ入力され、各ＸＯＲ回路４６〜５０は、演算結果を表示データＤＡＴＡ１〜ＤＡＴＡ５としてそれぞれ出力する。
【００３８】
上記図４に示す回路において、データ反転信号ＩＮＶが“Ｌ”の場合には、図５に示す真理値表に従い、ＸＯＲ回路４１〜５０における入力データと出力データの論理値は同じである。したがって、入力された表示データＶＤＡＴ１〜ＶＤＡＴ５のデータ値は、ＸＯＲ回路４１〜５０によりそれぞれビット毎に反転されることなく、そのまま表示データＤＡＴＡ１〜ＤＡＴＡ５として出力される。
【００３９】
一方、データ反転信号ＩＮＶが“Ｈ”の場合には、図５に示す真理値表に従い、ＸＯＲ回路４１〜５０において入力データはそれぞれ反転され出力される。したがって、入力された表示データＶＤＡＴ１〜ＶＤＡＴ５は、ＸＯＲ回路４１〜４５により、データ値がビット毎にそれぞれ反転されて表示データＴＤＡＴ１〜ＴＤＡＴ５として出力される。さらに、ＸＯＲ回路４１〜４５から出力された表示データＴＤＡＴ１〜ＴＤＡＴ５は、ＸＯＲ回路４６〜５０により、ビット毎にデータ値が反転され表示データＤＡＴＡ１〜ＤＡＴＡ５として出力される。
【００４０】
つまり、上記図４に示す回路を用いることにより、データ反転信号ＩＮＶが“Ｈ”の場合には、出力信号処理部２３と入力信号処理部３２との間での表示データＴＤＡＴ１〜ＴＤＡＴ５はビット毎にデータ値が反転されたデータとなるが、データ反転信号ＩＮＶの信号レベルにはかかわらず、出力信号処理部２３に入力される表示データＶＤＡＴ１〜ＶＤＡＴ５と、入力信号処理部３２から出力される表示データＤＡＴＡ１〜ＴＤＡＴ５とは常に同じになる。
【００４１】
図６は、本実施形態におけるデータ反転駆動の原理を説明するためのタイミングチャートである。なお、図６においては、タイミングチャートの一例として、上述した図４と同様に、表示データＶＤＡＴおよびＴＤＡＴをそれぞれ５ビットとしている。
【００４２】
図６において、入力される表示データＶＤＡＴ１〜ＶＤＡＴ５のうち、２ビット（ＶＤＡＴ１、ＶＤＡＴ２）のデータ値が反転する時刻Ｔ１において、データ値が反転したビット数（信号線数）は、表示データＶＤＡＴ１〜ＶＤＡＴ５の全ビット数（５ビット）の１／２以下であるので、上記反転信号数検出部２２はデータ反転信号ＩＮＶをレベル反転せず、“Ｌ”を維持する。したがって、出力信号処理部２３が出力する表示データＴＤＡＴ１〜ＴＤＡＴ５のデータ値は、入力された表示データＶＤＡＴ１〜ＶＤＡＴ５のデータ値と同じになる。
【００４３】
その後、時刻Ｔ２において、表示データＶＤＡＴ１〜ＶＤＡＴ５の全ビット数の１／２より大きい、３ビット（ＶＤＡＴ１〜ＶＤＡＴ３）のデータ値が反転すると、反転信号数検出部２２はデータ反転信号ＩＮＶをレベル反転し、“Ｌ”→“Ｈ”に変化させる。これにより、入力される表示データＶＤＡＴ１〜ＶＤＡＴ５は、出力信号処理部２３によりビット毎にデータ値が反転されるので、時刻Ｔ２において、出力する表示データＴＤＡＴは、２ビット（ＴＤＡＴ４、ＴＤＡＴ５）のみ反転し出力される。
【００４４】
そして、再び、データ値が反転するビット数が表示データＶＤＡＴ１〜ＶＤＡＴ５の全ビット数の１／２より大きくなる時刻Ｔ３まで、データ反転信号ＩＮＶは“Ｈ”を維持し、出力信号処理部２３は、表示データＶＤＡＴ１〜ＶＤＡＴ５をビット反転した後、表示データＴＤＡＴとして出力する。
【００４５】
時刻Ｔ３において、表示データＶＤＡＴ１〜ＶＤＡＴ５の全ビット数の１／２より大きい、４ビット（ＶＤＡＴ１〜ＶＤＡＴ４）のデータ値が反転すると、反転信号数検出部２２はデータ反転信号ＩＮＶをレベル反転し、“Ｈ”→“Ｌ”に変化させる。これにより、出力信号処理部２３は、入力される表示データＶＤＡＴ１〜５をビット毎にデータ値を反転せずそのまま出力するようになり、時刻Ｔ３においては、出力する表示データＴＤＡＴは、１ビット（ＴＤＡＴ５）のみ反転し出力される。
【００４６】
再び、データ値が反転するビット数が表示データＶＤＡＴ１〜ＶＤＡＴ５の全ビット数の１／２より大きくなる時刻Ｔ４まで、データ反転信号ＩＮＶは“Ｌ”を維持し、出力信号処理部２３は、入力される表示データＶＤＡＴ１〜ＶＤＡＴ５をそのままのデータ値で表示データＴＤＡＴとして出力する。
【００４７】
その後、上述した時刻Ｔ２、Ｔ３と同様にして、表示データＶＤＡＴ１〜ＶＤＡＴ５の全ビット数の１／２より大きいビット数のデータ値が反転する時刻Ｔ４および時刻Ｔ５において、反転信号数検出部２２はデータ反転信号ＩＮＶをレベル反転する。これにより、時刻Ｔ４、Ｔ５においても、出力信号処理部２３が出力する表示データＴＤＡＴは、全ビット数の１／２以下のビット数のデータ値のみが反転され出力される。
【００４８】
上述のようにして、表示データＶＤＡＴ１〜ＶＤＡＴ５において、データ値が反転するビット数が表示データＶＤＡＴ１〜ＶＤＡＴ５の全ビット数（５ビット）の１／２より大きい場合には、１つ前の時刻のデータ反転信号ＩＮＶに対してデータ反転信号ＩＮＶをレベル反転し、データ値が反転するビット数が表示データＶＤＡＴ１〜ＶＤＡＴ５の全ビット数（５ビット）の１／２以下の場合には、データ反転信号の信号レベルを維持する。
【００４９】
これにより、データ値が反転するビット数が表示データＶＤＡＴ１〜ＶＤＡＴ５の全ビット数（５ビット）の１／２より大きい場合でも、１つ前の時刻のデータ反転信号ＩＮＶに対してデータ反転信号ＩＮＶをレベル反転することで、出力する表示データＴＤＡＴにおいてデータ値が反転するビット数を、全ビット数の１／２以下にすることができる。したがって、表示データＴＤＡＴが反転する頻度を減少させることができ、表示データＴＤＡＴを転送する信号線から放射される電波量（電磁波ノイズ）を低減することができる。
【００５０】
図７は、入力されるＮビット（Ｎは偶数）の表示データＶＤＡＴを表示データＴＤＡＴとして出力する場合のデータ反転駆動の一例を示す図である。
図７（Ａ）は、入力される表示データＶＤＡＴの１ビット目から（Ｎ／２）ビット目までのデータ値が“Ｌ”を維持し、（Ｎ／２＋１）ビット目からＮビット目までのデータ値が“Ｌ”から“Ｈ”に変化する場合のデータ反転駆動例を示している。すなわち、表示データＶＤＡＴにおいてデータ値が反転したビット数が、表示データＶＤＡＴの全ビット数の１／２以下の場合のデータ反転駆動例を示している。
【００５１】
このとき、上記図２に示した反転信号数検出部２２は、表示データＶＤＡＴにおいてデータ値が反転したビット数が全ビット数の１／２以下であるので、データ反転信号ＩＮＶのレベル反転は行わず“Ｌ”を維持する。また、上記出力信号処理部２３は、データ反転信号ＩＮＶが“Ｌ”を維持するので、図５の真理値表に従い、入力される表示データＶＤＡＴを表示データＴＤＡＴとしてそのまま出力する。したがって、表示データＴＤＡＴにおいても、データ値が反転するビット数は、表示データＴＤＡＴの全ビット数の１／２以下となる。
【００５２】
図７（Ｂ）は、入力される表示データＶＤＡＴの１ビット目から（Ｎ／２−１）ビット目までのデータ値が“Ｌ”を維持し、（Ｎ／２）ビット目からＮビット目までのデータ値が“Ｌ”から“Ｈ”に変化する場合のデータ反転駆動例を示している。すなわち、表示データＶＤＡＴにおいてデータ値が反転したビット数が、表示データＶＤＡＴの全ビット数の１／２より大きい場合のデータ反転駆動例を示している。
【００５３】
このとき、反転信号数検出部２２は、表示データＶＤＡＴにおいてデータ値が反転したビット数が全ビット数の１／２より大きいので、データ反転信号ＩＮＶをレベル反転し“Ｌ”から“Ｈ”に変化させる。また、上記出力信号処理部２３は、データ反転信号ＩＮＶがレベル反転して“Ｈ”となるので、図５の真理値表に従い、入力された表示データＶＤＡＴのデータ値をビット毎に反転して出力する。その結果、出力する表示データＴＤＡＴの１ビット目から（Ｎ／２−１）ビット目までのデータ値が反転し、表示データＴＤＡＴの（Ｎ／２）ビット目からＮビット目までが“Ｌ”を維持する。したがって、出力する表示データＴＤＡＴにおいてデータ値が反転するビット数は、全ビット数の１／２以下となる。
【００５４】
次に、上述した本実施形態による液晶表示装置の動作について説明する。
まず、ビデオ信号発生器１１から表示画像の画像信号ＶＳＩＧが液晶表示装置１２に入力されると、上記画像信号ＶＳＩＧはビデオ信号変換回路１３内のビデオ信号変換部２１に供給される。ビデオ信号変換部２１では、供給された画像信号ＶＳＩＧに所定の処理を施し、複数ビットの表示データＶＤＡＴ、クロック信号ＣＬＫおよびイネーブル信号ＥＮＡＢを生成する。上記生成された表示データＶＤＡＴは、反転信号数検出部２２および出力信号処理部２３に供給され、クロック信号ＣＬＫおよびイネーブル信号ＥＮＡＢは、ＬＣＤモジュール１４に供給される。
【００５５】
上記表示データＶＤＡＴが供給された反転信号数検出部２２は、供給された表示データＶＤＡＴのデータ値と、一つ前のデータ入力タイミング（１クロック前）にて供給された表示データＶＤＡＴのデータ値とをビット毎に比較し、データ値が反転したビット数を検出する。その結果、データ値が反転したビット数が表示データＶＤＡＴの全ビット数の１／２より大きい場合には、反転信号数検出部２２はデータ反転信号ＩＮＶをレベル反転する。
【００５６】
次に、出力信号処理部２３は、反転信号数検出部２２から供給されるデータ反転信号ＩＮＶに応じて、ビデオ信号変換部２１から供給された表示データＶＤＡＴのデータ値に対しビット毎に反転処理を施す。上記反転処理は、例えば、図４に示すような回路を用いて、データ反転信号ＩＮＶと表示データＶＤＡＴとの論理演算を行うことにより、データ反転信号ＩＮＶが“Ｈ”の場合には、供給された表示データＶＤＡＴをビット毎にデータ値を反転して表示データＴＡＤＴとして出力し、データ反転信号ＩＮＶが“Ｌ”の場合には、供給された表示データＶＤＡＴをそのまま表示データＴＡＤＴとして出力する。
【００５７】
上述のようにして、ビデオ信号変換回路１３にて生成された表示データＴＤＡＴ、データ反転信号ＩＮＶ、クロック信号ＣＬＫおよびイネーブル信号ＥＮＡＢは、ＬＣＤモジュール１４内の制御信号作成部３１に供給される。制御信号作成部３１は、供給された表示データＴＤＡＴ、データ反転信号ＩＮＶ、クロック信号ＣＬＫおよびイネーブル信号ＥＮＡＢに基づいて、液晶パネル３５に所望の画像を表示するための表示データＤＡＴＡおよび制御信号を生成する。
【００５８】
このとき、制御信号作成部３１内の入力信号処理部３２は、ビデオ信号変換回路１３から供給されるデータ反転信号ＩＮＶに応じて、例えば、図４に示すような回路により上述した出力信号処理部２３と同様にして、表示データＴＤＡＴのデータ値をビット毎に反転処理し表示データＤＡＴＡとして出力する。これにより、入力信号処理部３２から出力する表示データＤＡＴＡのデータ値は、ビデオ信号変換部２１にて生成された表示データＶＤＡＴのデータ値と常に等しくなる。
【００５９】
そして、ゲート駆動部３３およびデータ駆動部３４は、上記制御信号作成部３１から供給される表示データＤＡＴＡと制御信号等に基づいて、液晶パネル３５のスキャンラインおよびデータラインをそれぞれ駆動制御し、画像信号ＶＳＩＧに係る画像を液晶パネル３５に表示させる。
【００６０】
具体的には、ゲート駆動部３３は、上記制御信号作成部３１からパルス状のフレーム信号ＦＲＭが供給されると、１ライン目のスキャンラインを選択し駆動する。その後、供給されるゲートクロック信号ＧＣＬＫに従って、駆動するスキャンラインを１ライン毎にシフトして、液晶パネル３５が有する複数のスキャンラインを最後まで走査する。そして、再び、パルス状のフレーム信号ＦＲＭが供給されると、ゲート駆動部３３は、１ライン目のスキャンラインから駆動動作を開始する。
【００６１】
また、データ駆動部３４は、上記制御信号作成部３１からパルス状のスタート信号ＳＴＡＲＴが供給されると、クロック信号ＣＬＫに従って表示データＤＡＴＡを取り込み、図示しない内部に備えたレジスタに保持する。その後、パルス状のラッチ信号ＬＰが供給されると、上記レジスタに保持した表示データＤＡＴＡを出力し、上記表示データＤＡＴＡのデータ値に応じた階調値の電圧を各データラインに印加する。
【００６２】
以上、詳しく説明したように第１の実施形態によれば、ＬＣＤモジュール１４内の液晶パネル３５に画像を表示するための表示データＴＤＡＴを複数の信号線を介してビデオ信号変換回路１３からＬＣＤモジュールに送信する際、表示データＴＤＡＴとともに、表示データＴＤＡＴがビット毎にデータ値を反転したデータであるか否かを示すデータ反転信号ＩＮＶを送信し、ＬＣＤモジュール１４内の入力信号処理部３２にて、受信したデータ反転信号ＩＮＶに応じて、上記受信した表示データＴＤＡＴのデータ値をビット毎に反転する。
【００６３】
これにより、表示データＶＤＡＴにおいてデータ値が変化（反転）するビット数が増加したとしても、データ反転信号ＩＮＶにより表示データＶＤＡＴのデータ値をビット毎に反転することにより表示データＴＤＡＴのデータ値が変化（反転）するビット数を表示データＴＤＡＴを構成する全ビット数の半分以下にすることができる。したがって、表示データＴＤＡＴが単位時間当たりに反転する頻度を減少させることができ、表示データＴＤＡＴを転送する信号線から放射される電波量（電磁波ノイズ）を低減することができる。特に、本実施形態では、ビデオ信号変換回路１３とＬＣＤモジュール１４間のモジュール外部で信号を転送する信号線から放射される電波量（電磁波ノイズ）を低減することができる。
【００６４】
また、クロック信号ＣＬＫや表示データＴＤＡＴが単位時間当たりに反転する頻度を減少させることで、送信側であるビデオ変換回路１３の消費電力を低減することができる。
【００６５】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
上述した第１の実施形態においては、ＬＣＤモジュール１４が備える制御信号作成部３１内に入力信号処理部３２を設け、上記入力信号処理部３２にて、データ反転信号ＩＮＶに応じて入力された表示データＴＤＡＴに処理を施した後、表示データＤＡＴＡとしてデータ駆動部３４に供給するようにしていた。図８に示す第２の実施形態では、制御信号作成部３１’内に上述した第１の実施形態における入力信号処理部を設けずに、データ駆動部３４’に上述した第１の実施形態における入力信号処理部３２と同じ機能を持たせ、入力された表示データＴＤＡＴおよびデータ反転信号ＩＮＶを、制御信号作成部３１’を介してデータ駆動部３４’に供給するようにしたものである。
【００６６】
なお、第２の実施形態による表示装置を適用した液晶表示装置の構成は、上述した図１に示す液晶表示装置と同じ構成であり、また、ビデオ信号変換回路についても、上述した図２に示すビデオ信号変換回路１３と同じ構成であるので、重複する説明は省略する。
【００６７】
図８は、第２の実施形態におけるＬＣＤモジュール１４’の構成例を示すブロック図である。なお、この図８において、図３に示したブロックと同一の機能を有するブロックには同一の符号を付し、重複する説明は省略する。また、図３に示したブロックと同一ではないが対応する機能を有するブロックには、同じ符号に’を付している。
【００６８】
図８において、１４’はＬＣＤモジュールである。３１’は制御信号作成部であり、ビデオ信号変換回路から供給される表示データＴＤＡＴ、データ反転信号ＩＮＶ、クロック信号ＣＬＫおよびイネーブル信号ＥＮＡＢに基づいて、液晶パネル３５を駆動し所望の画像を表示するための表示データＤＡＴＡ’、データ反転信号ＩＮＶおよび制御信号（ＣＬＫ、ＳＴＡＲＴ、ＬＰ、ＧＣＬＫおよびＦＲＭ）を生成し、出力する。
【００６９】
３４’はデータ駆動部であり、第１〜第ｎのデータドライバ８１−１〜８１−ｎにより構成される。上記第１〜第ｎのデータドライバ８１−１〜８１−ｎは、上述した第１の実施形態における入力信号処理部３２と同じ機能をそれぞれ備えている。
【００７０】
すなわち、上記第１〜第ｎのデータドライバ８１−１〜８１−ｎは、供給されたデータ反転信号ＩＮＶが“Ｈ”の場合には、表示データＤＡＴＡ’のデータ値をビット毎に反転し、液晶パネル３５に表示する画像の表示データとする。一方、データ反転信号ＩＮＶが“Ｌ”の場合には、第１〜第ｎのデータドライバ８１−１〜８１−ｎは、入力される表示データＤＡＴＡ’をそのまま液晶パネル３５に表示する画像の表示データとする。
【００７１】
また、第１〜第ｎのデータドライバ８１−１〜８１−ｎは、カスケード接続されており、第１のデータドライバ８１−１に入力されたスタート信号ＳＴＡＲＴが、第２のデータドライバ８１−２→第３のデータドライバ８１−３→…→第ｎのデータドライバ８１−ｎと順次供給される。
【００７２】
つまり、制御信号作成部３１’からパルス状のスタート信号ＳＴＡＲＴが、第１のデータドライバ８１−１に入力されると、第１のデータドライバ８１−１は表示データＤＡＴＡ’の取り込みを開始する。第１のデータドライバ８１−１は、表示データＤＡＴＡ’の取り込みが完了すると、パルス状のスタート信号ＳＴＡＲＴを第２のデータドライバ８１−２に出力する。上記第１のデータドライバ８１−１から出力されたスタート信号ＳＴＡＲＴが第２のデータドライバ８１−２に入力されると、第２のデータドライバ８１−２は表示データＤＡＴＡ’の取り込みを開始する。その後、第２のデータドライバ８１−２は、表示データＤＡＴＡ’の取り込みが完了すると、パルス状のスタート信号ＳＴＡＲＴを第３のデータドライバ８１−３に出力する。
【００７３】
各データドライバ８１−１〜８１−ｎが、上述した動作を行うことで、第１〜第ｎのデータドライバ８１−１〜８１−ｎは表示データＤＡＴＡ’を順次取り込む。そして、全てのデータドライバ８１−１〜８１−ｎによる表示データＤＡＴＡ’の取り込みが完了すると、制御信号作成部３１’から各データドライバ８１−１〜８１−ｎにパルス状のラッチ信号ＬＰが供給される。これにより、表示データＤＡＴＡ’に応じた電圧が、各データドライバ８１−１〜８１−ｎから液晶パネル３５のデータラインに供給されるとともに、第１の実施形態と同様にしてゲート駆動部３３によりスキャンラインが駆動制御され、画像信号ＶＳＩＧに係る画像が液晶パネル３５に表示される。
【００７４】
以上、説明したように第２の実施形態によれば、液晶パネル３５を駆動するためのデータ駆動部３４’内のデータドライバ８１−１〜８１−ｎに、受信したデータ反転信号ＩＮＶに応じて、供給される表示データのデータ値をビット毎に反転する機能を備えるようにしたので、第１の実施形態により得られる効果に加え、制御信号作成部３１’内に上記機能を備える入力信号処理部３２を設ける必要がなくなり、回路構成が容易になる。また、制御信号作成部３１’を介して、データ駆動部３４’にデータ反転信号および表示データを送信するようにしたので、ビデオ変換回路１３からデータドライバ８１−１〜８１−ｎまでの間で、クロック信号ＣＬＫや表示データＴＤＡＴを転送する信号線からの放射電波（電磁波ノイズ）を低減することができる。
【００７５】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
図９は、第３の実施形態による表示装置を適用した液晶表示装置のＬＣＤモジュールの構成例を示すブロック図である。第３の実施形態における液晶表示装置は、外部から供給される画像信号を図示しないビデオ信号変換回路によりＬＣＤモジュールにて処理可能な信号（表示データ、クロック信号およびイネーブル信号）に変換して液晶パネルに表示する液晶表示装置である。
【００７６】
図９において、９１はＬＣＤモジュールであり、図示しないビデオ信号変換回路から供給される表示データＩ００〜ＩＮＭ（ＮおよびＭは添え字であり、ＮおよびＭは整数）、図示しないクロック信号およびイネーブル信号に基づいて、液晶パネル１０１に所望の画像を表示するためのものである。
【００７７】
９２は制御回路であり、データ反転検出回路９３、反転選択回路９４、９５、９６を含み構成され、上記表示データＩ００〜ＩＮＭ、クロック信号およびイネーブル信号に基づいて、液晶パネル１０１を駆動するための制御信号を生成し出力したり、表示画像の表示データを出力したりする。データ反転検出回路９３は、供給される表示データＩ００〜ＩＮＭにおいて所定の規則に従い変化するデータ数を検出し、検出結果に応じてモード切替信号ＲＣを出力する。上記モード切替信号ＲＣは、送信側の反転選択回路９４〜９６および受信側の反転選択回路９８〜１００において、供給された表示データを出力する通常モードか、１クロック前に出力した表示データを反転または非反転して出力する前データ駆動モードかを切り替える信号である。
【００７８】
反転選択回路９４〜９６は、それぞれ供給される表示データＩ００〜ＩＮＭおよび上記モード切替信号ＲＣに応じて、図１０に示す送信側の真理値表に従い、表示データＤ００〜ＤＮＭを出力する。
【００７９】
ここで、図１０は、送信側の反転選択回路９４〜９６の真理値表を示す図である。図１０において、ＲＣはモード切替信号、Ｉは入力データ、Ｄは出力データである。また、Ｉ0は１クロック前の入力データである。
【００８０】
図１０に示すように、モード切替信号ＲＣが“Ｌ”のときには、反転選択回路９４〜９６は、入力データＩと同じデータ値を出力する。一方、モード切替信号ＲＣが“Ｈ”のときには、反転選択回路９４〜９６は、入力データＩが“Ｌ”であれば、１クロック前に入力されたデータ値を出力し、入力データＩが“Ｈ”であれば、１クロック前に入力されたデータ値を反転して出力する。
【００８１】
図９に戻り、９７はデータドライバであり、反転選択回路９８〜１００を含み構成され、制御回路９２から供給される表示データＤ００〜ＤＮＭおよび図示しない制御信号に基づいて、液晶パネル１０１のデータラインを駆動するためのものである。反転選択回路９８〜１００は、上述した反転選択回路９４〜９６と同様に、それぞれ供給される表示データＤ００〜ＤＮＭおよびモード切替信号ＲＣに応じて、図１１に示す受信側の真理値表に従い、表示データＱ００〜ＱＮＭを出力する。
【００８２】
図１１は、受信側の反転選択回路９８〜１００の真理値表を示す図である。図１１において、ＲＣはモード切替信号、Ｄは入力データ、Ｑは出力データである。また、Ｑ0は１クロック前の出力データである。
【００８３】
図１１に示すように、モード切替信号ＲＣが“Ｌ”のときには、反転選択回路９８〜１００は、入力データＤと同じデータ値を出力する。一方、モード切替信号ＲＣが“Ｈ”のときには、反転選択回路９８〜１００は、入力データＤが“Ｌ”であれば、１クロック前に出力したデータ値を出力し、入力データＤが“Ｈ”であれば、１クロック前に出力したデータ値を反転して出力する。
【００８４】
液晶パネル１０１は、複数のスキャンラインと複数のデータラインとがマトリクス状に配列され、上記スキャンラインとデータラインとの交差部に画像を表示するための画素が配設されている。上記液晶パネル１０１は、図示しないゲートドライバおよびデータドライバ９７により上記スキャンラインおよびデータラインがそれぞれ駆動されることで表示データＱ００〜ＱＮＭに係る画像を表示する。
【００８５】
次に、図１２〜図１７に基づいて、上記図９に示したデータ反転検出回路９３、反転選択回路９４〜９６および反転選択回路９８〜１００の構成について説明する。なお、以下の説明では、表示データＩ００を用いて説明するが、図１３〜図１５に示すデータ反転検出回路９３内の判定部分を除き、表示データＩ００〜ＩＮＭのそれぞれが図１２〜図１７に示す回路により処理される。
【００８６】
図１２および図１３は、データ反転検出回路９３の構成例を示す図である。なお、図１２には、上記データ反転検出回路９３において、所定の規則に従って変化する表示データ数を検出する部分について示し、図１３には、検出結果に応じて、モード切替信号を出力するか否か判定を行う部分について示している。
【００８７】
図１２に示す回路は、上記所定の規則として、供給される表示データＩ００〜ＩＮＭが、３クロックの期間のデータ値が、“Ｈ”→“Ｌ”→“Ｈ”、あるいは“Ｌ”→“Ｈ”→“Ｌ”と変化するようにデータ値が１クロック毎に連続して反転する規則Ａや、３クロックの期間のデータ値が、“Ｈ”→“Ｌ”→“Ｌ”、あるいは“Ｌ”→“Ｈ”→“Ｈ”と変化するように、データ値が反転した後、次のクロックでデータ値が反転しない規則Ｂに従って変化するデータ数を検出するものである。
【００８８】
図１２において、１１０〜１１２はフリップフロップであり、フリップフロップ１１０には表示データＩ００が入力されている。また、フリップフロップ１１１にはフリップフロップ１１０の出力データＳ１が入力され、フリップフロップ１１２にはフリップフロップ１１１の出力データＳ２が入力され、フリップフロップ１１２は出力データＳ３を出力する。したがって、出力データＳ１を基準の表示データとすると、出力データＳ２は１クロック前の表示データであり、出力データＳ３は２クロック前の表示データである。
【００８９】
１１３は、表示データのデータ値が上述した規則Ａに従って変化するか否か判別するための第１の判別回路であり、１１７は、表示データのデータ値が規則Ｂに従って変化するか否か判別するための第２の判別回路である。
【００９０】
第１の判別回路１１３は、２つのＸＯＲ回路１１４、１１５および１つのＡＮＤ回路１１６により構成され、ＸＯＲ回路１１４には、出力データＳ１およびＳ２が入力され、ＸＯＲ回路１１５には、出力データＳ２およびＳ３が入力される。また、ＡＮＤ回路１１６には、上記ＸＯＲ回路１１４、１１５による演算結果であるＸＯＲ回路１１４、１１５の出力が入力され、ＡＮＤ回路１１６はその演算結果を出力信号ＲＡ００として出力する。
つまり、上記第１の判別回路１１３は、出力データＳ１と出力データＳ２とのデータ値が異なり、かつ出力データＳ２と出力データＳ３とのデータ値が異なる場合（規則Ａに従ってデータ値が変化する場合）のみ、“Ｈ”の出力信号ＲＡ００を出力する。
【００９１】
第２の判別回路１１７は、ＸＮＯＲ回路１１８、ＸＯＲ回路１１９およびＡＮＤ回路１２０により構成される。ここで、ＸＮＯＲ回路とは、演算結果として排他的論理和演算の否定を出力するものである。ＸＮＯＲ回路１１８には、出力データＳ１およびＳ２が入力され、ＸＯＲ回路１１９には、出力データＳ２およびＳ３が入力される。また、ＡＮＤ回路１２０には、上記ＸＮＯＲ回路１１８およびＸＯＲ回路１１９のそれぞれの出力が入力され、ＡＮＤ回路１２０は、その演算結果を出力信号ＲＢ００として出力する。
つまり、上記第２の判別回路１１７は、出力データＳ１と出力データＳ２とのデータ値が等しく、かつ出力データＳ２と出力データＳ３とのデータ値が異なる場合（規則Ｂに従ってデータ値が変化する場合）のみ、“Ｈ”の出力信号ＲＢ００を出力する。
【００９２】
図１３に示す回路は、上記図１２に示す回路により検出された規則Ａ、規則Ｂに従い変化する表示データ数を用いて、所定の判定条件によりデータ出力モードを切り替えるか否か判定し、その判定結果に従いモード切替信号を出力するものである。上記判定条件には、規則Ａに従い変化するデータ数が、規則Ｂに従い変化するデータ数よりも多いとする判定条件Ｉや、規則Ａに従い変化するデータ数が全データ数の１／４以上とする判定条件ＩＩがある。
【００９３】
図１３において、１０６は第１のカウンタ回路、１０７は第２のカウンタ回路である。上記第１および第２のカウンタ回路１０６、１０７には、表示データＩ００〜ＩＮＭに対して、データ反転検出回路９３内にそれぞれ設けられた第１および第２の判別回路１１３、１１７から供給される出力信号ＲＡ００〜ＲＡＮＭおよびＲＢ００〜ＲＢＮＭがそれぞれ入力される。
【００９４】
そして、第１および第２のカウンタ回路１０６、１０７は、入力される出力信号ＲＡ００〜ＲＡＮＭおよびＲＢ００〜ＲＢＮＭのうち、“Ｈ”で入力された信号数をカウントすることにより、規則Ａおよび規則Ｂに従い変化するデータ数をカウントし、その結果をモード切替判定回路１０８にそれぞれ供給する。
【００９５】
モード切替判定回路１０８は、第１および第２のカウンタ回路１０６、１０７からそれぞれ供給されたカウント値に基づいて、モード切替信号ＲＣを出力するか否か判定する。上記判定の結果、上記判定条件Ｉを満足し（規則Ａに従い変化するデータ数が、規則Ｂに従い変化するデータ数よりも多い）、かつ判定条件ＩＩを満足する（規則Ａに従い変化するデータ数が全データ数の１／４以上）場合には、モード切替信号ＲＣを“Ｈ”にする。
【００９６】
図１４は、図１３に示した第１のカウンタ回路１０６の構成例を示す図である。
なお、図１３においては、供給される出力信号ＲＡ００〜ＲＡＮＭが１８ビット（ＲＡ００〜ＲＡ０５、ＲＡ１０〜ＲＡ１５、ＲＡ２０〜ＲＡ２５）の場合を一例として示すが、本実施形態においては、出力信号ＲＡ００〜ＲＡＮＭのビット数は任意である。
【００９７】
図１４において、１４１〜１４６、１５０〜１５２および１５５は、３つの入力端子を有し、上記入力端子を介してそれぞれ入力されたデータ値を加算演算する３入力加算器である。また、１４７〜１４９は、５つの入力端子を有し、入力端子Ａ１、Ｂ１、ＣＩを介して入力されたデータ値を加算演算するとともに、入力端子Ａ２、Ｂ２を介して入力されたデータ値と、上記加算演算の結果によるキャリー（桁上げ）とを加算演算する５入力加算器である。１５３および１５６はＸＯＲ回路であり、１５４および１５７はＡＮＤ回路である。
【００９８】
上記３入力加算器１４１〜１４６には、供給される出力信号ＲＡ００〜ＲＡ０５、ＲＡ１０〜ＲＡ１５、ＲＡ２０〜ＲＡ２５が、３つの出力信号（例えば、出力信号ＲＡ００〜ＲＡ０２、ＲＡ０３〜ＲＡ０５、…）毎に入力端子を介してそれぞれ入力される。上記３入力加算器１４１〜１４６は、入力された３つの出力信号のデータ値を加算演算し、その演算結果であるキャリーおよび和を出力端子ＣＯおよびＳを介して出力する。
【００９９】
上記３入力加算器１４１〜１４６の出力端子ＣＯおよびＳを介してそれぞれ出力されたキャリーおよび和は、５入力加算器１４７〜１４９に入力される。ここで、上記３入力加算器１４１〜１４６の出力端子ＣＯを介して出力されたキャリーは、上記５入力加算器１４７〜１４９の入力端子Ａ２、Ｂ２を介して入力され、上記３入力加算器１４１〜１４６の出力端子Ｓを介して出力された和は、上記５入力加算器１４７〜１４９の入力端子Ａ１、Ｂ１を介して入力される。なお、上記５入力加算器１４７〜１４９の入力端子ＣＩはグランド（データ値＝“０”）に接続されている。
【０１００】
上記５入力加算器１４７〜１４９は、入力端子Ａ１、Ｂ１を介して入力されたデータ値を加算演算し、その演算結果である和を出力端子Ｓ１を介して出力する。また、５入力加算器１４７〜１４９は、入力端子Ａ２、Ｂ２を介して入力されたデータ値と、入力端子Ａ１、Ｂ１を介して入力されたデータ値の加算演算により得られるキャリーとを加算演算し、その演算結果であるキャリーおよび和を出力端子ＣＯ、Ｓ２を介して出力する。すなわち、上記５入力加算器１４７〜１４９は、出力端子ＣＯ、Ｓ２、Ｓ１を介して、加算演算結果の３ビット目（２進数の４の位）、２ビット目（２進数の２の位）、１ビット目（２進数の１の位）をそれぞれ出力する。
【０１０１】
上記５入力加算器１４７〜１４９の出力端子ＣＯを介して出力される加算演算結果の３ビット目は、３入力加算器１５０に入力される。同様に、５入力加算器１４７〜１４９の出力端子Ｓ２およびＳ１を介してそれぞれ出力される加算演算結果の２ビット目および１ビット目は、３入力加算器１５１および１５２にそれぞれ入力される。そして、３入力加算器１５０〜１５２にて、入力された５入力加算器１４７〜１４９による加算演算結果の３ビット目、２ビット目、１ビット目について、それぞれ加算演算が行われる。
【０１０２】
そして、上記３入力加算器１５２は、出力端子Ｓを介して演算結果である和を出力信号ＲＡＣ１として出力する。
上記３入力加算器１５２の出力端子ＣＯを介して出力されるキャリーと上記３入力加算器１５１の出力端子Ｓを介して出力される和とが、ＸＯＲ回路１５３およびＡＮＤ回路１５４にそれぞれ入力される。上記ＸＯＲ回路１５３は演算結果を出力信号ＲＡＣ２として出力する。
【０１０３】
上記ＡＮＤ回路１５３から出力される演算結果と、上記３入力加算器１５１の出力端子ＣＯを介して出力されるキャリーと、上記３入力加算器１５２の出力端子Ｓを介して出力される和とが、３入力加算器１５５に入力され加算演算が行われる。上記３入力加算器１５５は、演算結果である和を出力端子Ｓを介して出力信号ＲＡＣ３として出力する。
【０１０４】
上記３入力加算器１５０および１５５の出力端子ＣＯを介してそれぞれ出力されるキャリーが、ＸＯＲ回路１５６およびＡＮＤ回路１５７に入力される。そして、上記ＸＯＲ回路１５６は演算結果を出力信号ＲＡＣ４として出力し、上記ＡＮＤ回路１５７は演算結果を出力信号ＲＡＣ５として出力する。
上述のようにして、第１のカウンタ回路１０６は、出力信号ＲＡ００〜ＲＡＮＭに基づいて規則Ａに従い変化するデータ数をカウントし、データ数を５ビット（ＲＡＣ１〜ＲＡＣ５）の信号として出力する。
【０１０５】
なお、第２のカウンタ回路１０７についても、上記図１４に示した第１のカウンタ回路と同じ構成であるため、説明は省略する。
【０１０６】
図１５は、図１３に示したモード切替判定回路１０８の構成例を示す図である。
図１５において、１６１は、表示データＩ００〜ＩＮＭが上述した判定条件Ｉを満足する（規則Ａに従い変化するデータ数が、規則Ｂに従い変化するデータ数よりも多い）か否か判定する判定回路であり、１６６は、表示データＩ００〜ＩＮＭが判定条件ＩＩを満足する（規則Ａに従い変化するデータ数が全データ数の１／４以上）か否か判定する判定回路である。なお、図１５において、ＲＡＣ１〜ＲＡＣ５、ＲＢＣ１〜ＲＢＣ５は、上記第１および第２のカウンタ回路１０６、１０７から出力される規則Ａ、規則Ｂに従い変化するデータ数をそれぞれ示す５ビットの出力信号であり、それぞれの添え字が下位から何ビット目であるかを示している。
【０１０７】
判定回路１６１は、４つのＸＮＯＲ回路１６２−１〜１６２−４、５つのインバータ１６３−１〜１６３−５、５つのＡＮＤ回路１６４−１〜１６４−５およびＯＲ回路１６５により構成される。上記ＸＮＯＲ回路１６２−１には、出力信号ＲＡＣ５、ＲＢＣ５が入力され、ＸＮＯＲ回路１６２−２には、出力信号ＲＡＣ４、ＲＢＣ４が入力される。同様に、ＸＮＯＲ回路１６２−３には、出力信号ＲＡＣ３、ＲＢＣ３が入力され、ＸＮＯＲ回路１６２−４には、出力信号ＲＡＣ２、ＲＢＣ２が入力される。
【０１０８】
また、上記ＡＮＤ回路１６４−１には、出力信号ＲＡＣ５とインバータ１６３−１により反転された出力信号ＲＢＣ５とが入力され、ＡＮＤ回路１６４−２には、出力信号ＲＡＣ４とインバータ１６３−２により反転された出力信号ＲＢＣ４と、ＸＮＯＲ回路１６２−１の出力とが入力される。同様に、ＡＮＤ回路１６４−３には、出力信号ＲＡＣ３とインバータ１６３−３により反転された出力信号ＲＢＣ３と、ＸＮＯＲ回路１６２−１および１６２−２の出力とが入力され、ＡＮＤ回路１６４−４には、出力信号ＲＡＣ２とインバータ１６３−４により反転された出力信号ＲＢＣ２と、ＸＮＯＲ回路１６２−１〜１６２−３の出力とが入力される。上記ＡＮＤ回路１６４−５には、出力信号ＲＡＣ１とインバータ１６３−５により反転された出力信号ＲＢＣ１と、ＸＮＯＲ回路１６２−１〜１６２−４の出力とが入力される。
【０１０９】
すなわち、ＡＮＤ回路１６４−１は、出力信号ＲＡＣ５が“１”、出力信号ＲＢＣ５が“０”のとき、“Ｈ”を出力し、ＡＮＤ回路１６４−２は、出力信号ＲＡＣ５と出力信号ＲＢＣ５とが等しく、かつ出力信号ＲＡＣ４が“１”、出力信号ＲＢＣ４が“０”のとき、“Ｈ”を出力する。
【０１１０】
同様に、ＡＮＤ回路１６４−３は、出力信号ＲＡＣ５と出力信号ＲＢＣ５、および出力信号ＲＡＣ４と出力信号ＲＢＣ４とがそれぞれ等しく、かつ出力信号ＲＡＣ３が“１”、出力信号ＲＢＣ３が“０”のとき、“Ｈ”を出力し、ＡＮＤ回路１６４−４は、出力信号ＲＡＣ５と出力信号ＲＢＣ５、出力信号ＲＡＣ４と出力信号ＲＢＣ４、および出力信号ＲＡＣ３と出力信号ＲＢＣ３とがそれぞれ等しく、かつ出力信号ＲＡＣ２が“１”、出力信号ＲＢＣ２が“０”のとき、“Ｈ”を出力する。また、同様に、ＡＮＤ回路１６４−５は、出力信号ＲＡＣ５〜ＲＡＣ２と出力信号ＲＢＣ５〜ＲＢＣ２とがそれぞれ等しく、かつ出力信号ＲＡＣ１が“１”、出力信号ＲＢＣ１が“０”のとき、“Ｈ”を出力する。
【０１１１】
上記ＯＲ回路１６５には、上記ＡＮＤ回路１６４−１〜１６４−５の出力が入力され、演算結果をＡＮＤ回路１６０に出力する。
以上のような構成により、判定回路１６１は、表示データＩ００〜ＩＮＭが上述した判定条件Ｉを満足する（規則Ａに従い変化するデータ数が、規則Ｂに従い変化するデータ数よりも多い）か否か判定し、判定条件Ｉを満足する場合には、ＡＮＤ回路１６０に“Ｈ”を出力する。
【０１１２】
判定回路１６６は、３つのＯＲ回路１６７、１６８、１７０および１つのＡＮＤ回路１６９により構成される。上記ＯＲ回路１６７には、出力信号ＲＡＣ５、ＲＡＣ４が入力され、ＯＲ回路１６８には、出力信号ＲＡＣ２、ＲＡＣ１が入力される。また、ＡＮＤ回路１６９には、出力信号ＲＡＣ３と、ＯＲ回路１６８の出力とが入力され、ＯＲ回路１７０には、ＯＲ回路１６７の出力とＡＮＤ回路１６９の出力とが入力され、演算結果をＡＮＤ回路１６０に出力する。
【０１１３】
これにより、判定回路１６６は、出力信号ＲＡＣ１〜ＲＡＣ５により示される規則Ａに従い変化するデータ数が５以上であるか否か、すなわち表示データＩ００〜ＩＮＭが判定条件ＩＩを満足する（規則Ａに従い変化するデータ数が全データ数の１／４以上）か否か判定し、判定条件ＩＩを満足する場合には、ＡＮＤ回路１６０に“Ｈ”を出力する。
【０１１４】
上記ＡＮＤ回路１６０には、判定回路１６１、１６６の出力信号が入力されており、判定回路１６１、１６６の出力信号がともに“Ｈ”、すなわち、表示データＩ００〜ＩＮＭが判定条件ＩおよびＩＩを満足するとき、“Ｈ”のモード切替信号ＲＣを出力する。
【０１１５】
図１６は、送信側（制御回路９２）の反転選択回路９４の構成例を示す図である。
図１６において、１２１はフリップフロップであり、入力された表示データＩ００をクロックＣＬＫに同期させＸＯＲ回路１２２およびセレクタ１２３に出力する。ＸＯＲ回路１２２には、上記フリップフロップ１２１の出力信号と表示データＩ００とが入力され、その演算結果がフリップフロップ１２４に入力される。フリップフロップ１２４は、上記ＸＯＲ回路１２２の出力信号をクロックＣＬＫに同期させセレクタ１２３に出力する。なお、フリップフロップ１２１、１２４には、クリア信号として外部から供給されるスタート信号ＳＴＡＲＴが入力される。
【０１１６】
セレクタ１２３には、上記フリップフロップ１２１の出力信号、フリップフロップ１２４の出力信号、およびデータ反転検出回路９３から供給されるモード切替信号ＲＣが入力されている。なお、上記モード切替信号ＲＣは、図示しないフリップフロップ等を介して、上記フリップフロップ１２１の出力信号およびフリップフロップ１２４の出力信号に同期して入力される。セレクタ１２３は、モード切替信号ＲＣが“Ｈ”の場合には、フリップフロップ１２１の出力信号を選択し、モード切替信号ＲＣが“Ｌ”の場合には、フリップフロップ１２４の出力信号を選択する。そして、セレクタ１２３は、選択した出力信号を表示データＤ００として出力する。
なお、反転選択回路９５、９６は、上記図１６に示した反転選択回路９４と入力される表示データ（図１６においては、表示データＩ００）が異なるのみで同じ構成であるため、説明は省略する。
【０１１７】
図１７は、受信側（データドライバ９７）の反転選択回路９８の構成例を示す図である。
図１７において、１３１はフリップフロップであり、入力された表示データＤ００をクロックＣＬＫに同期させ、セレクタ１３３に出力する。ＸＯＲ回路１３２には、上記表示データＤ００とセレクタ１３３の出力信号である表示データＱ００とが入力され、その演算結果がフリップフロップ１３４に入力される。フリップフロップ１３４は、上記ＸＯＲ回路１３２の出力信号をクロックＣＬＫに同期させセレクタ１３３に出力する。なお、フリップフロップ１３１、１３４には、クリア信号として外部から供給されるスタート信号ＳＴＡＲＴが入力される。
【０１１８】
セレクタ１３３には、上記フリップフロップ１３１、１３４の出力信号、およびデータ反転検出回路９３から供給されるモード切替信号ＲＣが入力されており、モード切替信号ＲＣが“Ｈ”の場合には、フリップフロップ１３４の出力信号を選択し、モード切替信号ＲＣが“Ｌ”の場合には、フリップフロップ１３１の出力信号を選択する。そして、セレクタ１３３は、選択した出力信号を表示データＱ００として出力する。なお、セレクタ１３３に入力される上記モード切替信号ＲＣは、図示しないフリップフロップ等を介して、上記フリップフロップ１３１、１３４の出力信号に同期して入力される。
なお、反転選択回路９９、１００は、上記図１７に示した反転選択回路９８と入力される表示データ（図１７においては、表示データＤ００）が異なるのみで同じ構成であるため、説明は省略する。
【０１１９】
次に、第３の実施形態による液晶表示装置の動作について説明する。
まず、外部から画像信号が供給されると、上記画像信号は図示しないビデオ信号変換回路によりＬＣＤモジュールにて処理可能な信号（表示データＩ００〜ＩＮＭ、クロック信号およびイネーブル信号）に変換され、図９に示すＬＣＤモジュール９１内の制御回路９２に供給される。
【０１２０】
制御回路９２は、供給された表示データＩ００〜ＩＮＭ、図示しないクロック信号およびイネーブル信号に基づいて、図示しないゲートドライバおよびデータドライバ９７により液晶パネル１０１を駆動するための制御信号を生成し、ゲートドライバおよびデータドライバ９７に供給する。また、供給された表示データＩ００〜ＩＮＭは、制御回路９２内の反転選択回路９４〜９６にそれぞれ供給されるとともに、データ反転検出回路９３に供給される。
【０１２１】
表示データＩ００〜ＩＮＭが供給されたデータ反転検出回路９３は、上述した規則Ａ、Ｂ等の所定の規則に従って変化する表示データを検出する。さらに、データ反転検出回路９３は、上記検出した表示データ数を用いて、上述した判定条件ＩおよびＩＩを満足するか否か判定し、上記判定条件ＩおよびＩＩを満足する場合には、モード切替信号ＲＣを“Ｈ”にして出力する。
次に、表示データＩ００〜ＩＮＭがそれぞれ供給された反転選択回路９４〜９６は、上記表示データＩ００〜ＩＮＭと上記データ反転検出回路９３から供給されるモード切替信号ＲＣとに基づいて、図１０に示す送信側の真理値表に従い、表示データＤ００〜ＤＮＭをそれぞれ出力する。
【０１２２】
上記制御回路９２内の反転選択回路９４〜９６から出力された表示データＤ００〜ＤＮＭは、データドライバ９７内の反転選択回路９８〜１００にそれぞれ入力される。また、上記反転選択回路９８〜１００には、上記データ反転検出回路９３からモード切替信号ＲＣが供給されており、表示データＤ００〜ＤＮＭおよびモード切替信号ＲＣに基づいて、図１１に示す受信側の真理値表に従い、表示データＱ００〜ＱＮＭをそれぞれ出力する。これにより、外部から供給される表示データＩ００〜ＩＮＭとデータドライバ９７から出力される表示データＱ００〜ＱＮＭは同じデータ値となる。
【０１２３】
そして、データドライバ９７は、反転選択回路９８〜１００から出力された表示データＱ００〜ＱＮＭに応じた電圧を液晶パネル１０１のデータラインに印加して各データラインを駆動し、さらに図示しないゲートドライバにより液晶パネル１０１の各スキャンラインを駆動することで外部から供給された画像信号に係る画像を液晶パネル１０１に表示する。
【０１２４】
図１８は、上述した液晶表示装置の動作の一例を示す図である。なお、図１８においては、表示期間において外部から入力される全ての表示データＩ００〜ＩＮＭが、１クロック毎に反転する縦縞の画像を液晶パネル１０１に表示する場合を一例として示している。また、図１８においては、外部から入力される表示データＩ００〜ＩＮＭ、および制御回路９２からデータドライバ９７に送信される表示データＤ００〜ＤＮＭについて示している。
【０１２５】
まず、ブランキング期間（非表示期間）Ｂn-1、Ｂnにおいては、ＬＣＤモジュール９１には全て“Ｌ”の表示データＩ００〜ＩＮＭが入力され、制御回路９２からも全て“Ｌ”の表示データＤ００〜ＤＮＭが出力される。
次に、表示期間Ｐ1において、全てのデータが“Ｈ”に反転した表示データＩ００〜ＩＮＭが入力され、表示期間Ｐ2において、さらに全てのデータが“Ｌ”に反転した表示データＩ００〜ＩＮＭが入力される。
【０１２６】
このとき、制御回路９２内のデータ反転検出回路９３は、期間Ｂn、Ｐ1およびＰ2における表示データＩ００〜ＩＮＭに基づいて、表示期間Ｐ1にてデータ出力モードを切り替えるか否か判定する。図１８に示す例では、期間Ｂn、Ｐ1、Ｐ2において、表示データＩ００〜ＩＮＭの全てが“Ｌ”→“Ｈ”→“Ｌ”と上述した規則Ａに従い変化しているので、上述した判定条件Ｉ、ＩＩをともに満たす。したがって、データ反転検出回路９３は、表示期間Ｐ1において、データ出力モードを切り替えると判定し、モード切替信号ＲＣを“Ｈ”にする。
【０１２７】
また、表示期間Ｐ1における表示データＩ００〜ＩＮＭは、全て“Ｈ”であるので、反転選択回路９４〜９６は、図１０に示す送信側の真理値表に従い、１つ前のクロック（ブランキング期間Ｂn）において入力された表示データＩ００〜ＩＮＭを反転して、表示期間Ｐ1における表示データＤ００〜ＤＮＭとして出力する。
【０１２８】
次に、表示期間Ｐ3において、全てのデータが“Ｈ”に反転した表示データＩ００〜ＩＮＭが入力される。
このとき、データ反転検出回路９３は、期間Ｐ1、Ｐ2およびＰ3における表示データＩ００〜ＩＮＭに基づいて、表示期間Ｐ2にてデータ出力モードを切り替えるか否か判定する。表示期間Ｐ1、Ｐ2、Ｐ3において、全ての表示データＩ００〜ＩＮＭは“Ｈ”→“Ｌ”→“Ｈ”と上述した規則Ａに従い変化しているので、上述した表示期間Ｐ1と同様に、データ反転検出回路９３は、表示期間Ｐ2において、データ出力モードを切り替えると判定し、モード切替信号ＲＣを“Ｈ”に維持する。
【０１２９】
また、表示期間Ｐ2における表示データＩ００〜ＩＮＭは、全て“Ｌ”であるので、反転選択回路９４〜９６は、図１０に示す送信側の真理値表に従い、１つ前のクロック（表示期間Ｐ1）において入力された表示データＩ００〜ＩＮＭと同じデータを表示期間Ｐ2における表示データＤ００〜ＤＮＭとして出力する。
【０１３０】
次に、表示期間Ｐ4において、全てのデータが“Ｌ”に反転した表示データＩ００〜ＩＮＭが入力される。
このとき、データ反転検出回路９３は、期間Ｐ2、Ｐ3およびＰ4における表示データＩ００〜ＩＮＭに基づいて、表示期間Ｐ3にてデータ出力モードを切り替えるか否か判定する。表示期間Ｐ2、Ｐ3、Ｐ4において、全ての表示データＩ００〜ＩＮＭは“Ｌ”→“Ｈ”→“Ｌ”と上述した規則Ａに従い変化しているので、上述した表示期間Ｐ1、Ｐ2と同様に、データ反転検出回路９３は、表示期間Ｐ3において、データ出力モードを切り替えると判定し、モード切替信号ＲＣを“Ｈ”に維持する。
【０１３１】
また、表示期間Ｐ3における表示データＩ００〜ＩＮＭは、全て“Ｈ”であるので、反転選択回路９４〜９６は、図１０に示す送信側の真理値表に従い、１つ前のクロック（表示期間Ｐ2）において入力された“Ｌ”の表示データＩ００〜ＩＮＭを反転して、表示期間Ｐ3における表示データＤ００〜ＤＮＭを“Ｈ”として出力する。
【０１３２】
表示期間Ｐ4以降の表示期間においても、上述した動作を行うことで、図１８に示すように、外部から入力される全ての表示データＩ００〜ＩＮＭが、１クロック毎に反転しても、制御回路９２からデータドライバ９７に供給する表示データＤ００〜ＤＮＭは反転せず、“Ｈ”のままである。
【０１３３】
なお、上述した第３の実施形態においては、説明の便宜上、表示データのみについて示したが、本発明は表示データに限らず、上述したデータ反転信号についても適用することができる。なお、データ反転信号を用いる場合には、図９に示した表示データＩ００〜ＩＮＭおよび表示データＤ００〜ＤＮＭとデータ反転信号とを制御回路９２およびデータドライバ９７内でそれぞれＸＯＲ演算した演算結果を表示データとして反転選択回路等に入力すれば良い。
【０１３４】
図１９は、データ反転駆動を行う表示装置に第３の実施形態を適用した場合の具体的な動作の一例を示す図である。
図１９においては、Ｒ、Ｇ、Ｂ各６ビットからなる表示データＩＲＸ、ＩＧＸ、ＩＢＸ（Ｘは０〜５の整数）が入力され、（Ａ）に示すように液晶パネル１０１の一部（あるスキャンラインにおけるデータラインＸＲ、ＸＧ、ＸＢ：Ｘは０〜５の整数）に、紫→黒→紫→黒→白→白を順次表示する場合を一例として示す。なお、ブランキング期間中は表示データＩＲＸ、ＩＧＸ、ＩＢＸとして黒データが入力されるとする。
【０１３５】
図１９（Ｂ）に示すように、黒データが入力されるブランキング期間（非表示期間）Ｂn-1、Ｂnおよび表示期間Ｐ2、Ｐ4においては、表示データＩＲＸ、ＩＧＸ、ＩＢＸは全て“Ｌ”であり、紫データが入力される表示期間Ｐ1、Ｐ3においては、表示データＩＧＸは“Ｌ”、表示データＩＲＸおよびＩＢＸは“Ｈ”である。また、白データが入力される表示期間Ｐ5、Ｐ6においては、表示データＩＲＸ、ＩＧＸ、ＩＢＸは全て“Ｈ”である。
【０１３６】
上述のようにして、各期間に入力される表示データＩＲＸ、ＩＧＸ、ＩＢＸは、上述した第１および第２の実施形態と同様にして、まず、制御回路９２内にて１クロック前に入力された表示データＩＲＸ、ＩＧＸ、ＩＢＸとの比較結果に基づいてレベル反転されるデータ反転信号ＡＩＮＶに応じて、適宜ビット毎にデータ値の反転処理を施した表示データＡＲＸ、ＡＧＸ、ＡＢＸ（Ｘは０〜５の整数）に変換される。これにより、図１９（Ｂ）に示すように、データ反転信号ＡＩＮＶは、表示期間Ｐ1〜Ｐ5においてそれぞれレベル反転し、表示データＡＲＸ、ＡＧＸ、ＡＢＸは、表示データＡＧＸが表示期間Ｐ1、Ｐ3で“Ｈ”となる以外は、全て“Ｌ”となる。
【０１３７】
次に、データ反転検出回路９３は、データ反転信号ＡＩＮＶおよび表示データＡＲＸ、ＡＧＸ、ＡＢＸについて、上述した規則Ａまたは規則Ｂに従って変化するデータ数（データ反転信号ＡＩＮＶも１つのデータとして含める。）を検出する。図１９に示す例では、表示期間Ｐ1、Ｐ2、Ｐ3、Ｐ4（判定に用いるデータはそれぞれ表示期間Ｂn〜Ｐ2、Ｐ1〜Ｐ3、Ｐ2〜Ｐ4、Ｐ3〜Ｐ5）におけるデータ反転信号ＡＩＮＶ、および表示期間Ｐ1、Ｐ2、Ｐ3（判定に用いるデータはそれぞれ表示期間Ｂn〜Ｐ2、Ｐ1〜Ｐ3、Ｐ2〜Ｐ4）における表示データＡＧＸが、規則Ａに従って変化するデータに該当する。また、表示期間Ｐ5（判定に用いるデータは表示期間Ｐ4〜Ｐ6）におけるデータ反転信号ＡＩＮＶおよび表示期間Ｐ4（判定に用いるデータは表示期間Ｐ3〜Ｐ5）における表示データＡＧＸが、規則Ｂに従って変化するデータに該当する。
【０１３８】
したがって、表示期間Ｐ1〜Ｐ3においては、規則Ａに従って変化するデータ数は７、規則Ｂに従って変化するデータ数は０であり、全データ数は１９であるから、上述した判定条件ＩおよびＩＩを満たし、データ反転検出回路９３はモード切替信号ＲＣを“Ｈ”にする。また、表示期間Ｐ4においては、規則Ａに従って変化するデータ数は１、規則Ｂに従って変化するデータ数は６であり、上述した判定条件Ｉ、ＩＩを満足しないので、データ反転検出回路９３はモード切替信号ＲＣを“Ｌ”にする。
【０１３９】
そして、反転選択回路９４〜９６は、データ反転検出回路９３から供給される,モード切替信号ＲＣと、表示データＡＲＸ、ＡＧＸ、ＡＢＸおよびデータ反転信号ＡＩＮＶとに基づいて、上記図１０に示した送信側の真理値表に従って、表示データＤＲＸ、ＤＧＸ、ＤＢＸ（Ｘは０〜５の整数）およびデータ反転信号ＤＩＮＶをそれぞれ出力する。これにより、図１９に示すように、表示期間Ｐ1、Ｐ4において、モード切替信号ＲＣ、データ反転信号ＩＮＶおよび表示データＤＧＸの６ビットのデータがビット毎にそれぞれ反転し、表示期間Ｐ5において、データ反転信号ＩＮＶのみが反転する。したがって、ブランキング期間Ｂn-1から表示期間Ｐ6において、表示データＡＲＸ、ＡＧＸ、ＡＢＸおよびデータ反転信号ＡＩＮＶのみを用いた場合には、データ反転数の合計が２９となるのに対して、さらに表示データＤＲＸ、ＤＧＸ、ＤＢＸおよびデータ反転信号ＤＩＮＶを用いた場合には、データ反転数の合計は１７となり、少ないデータ反転数で入力された表示データＩＲＸ、ＩＧＸ、ＩＢＸに係る画像を液晶パネル１０１に表示することができる。
【０１４０】
以上、説明したように第３の実施形態によれば、データ反転検出回路９３にて、３クロックの期間における表示データＩ００〜ＩＮＭ、または表示データＩ００〜ＩＮＭおよびデータ反転信号ＩＮＶの変化を検出し、検出した結果が所定の条件を満たす場合には、モード切替信号ＲＣを出力して、受信側であるデータドライバ９７に１クロック前に出力した表示データＱ００〜ＱＮＭを反転または非反転して出力するように指示する。
【０１４１】
これにより、特に、表示データＩ００〜ＩＮＭ、または表示データＩ００〜ＩＮＭおよびデータ反転信号ＩＮＶが１クロック毎に切り替わる場合には、制御回路９２からデータドライバ９７に送信する表示データＤ００〜ＤＮＭにおいてデータ値が反転するデータ数を非常に少なくすることができ、表示データＤ００〜ＤＮＭが単位時間当たりに反転する頻度を減少させ、表示データＤ００〜ＤＮＭを送信する信号線から放射される電波量（電磁波ノイズ）を低減することができる。
【０１４２】
なお、上述した第３の実施形態においては、データ反転検出回路９３は判定条件Ｉ、ＩＩをともに満足する場合に、モード切替信号ＲＣを出力するものとしたが、判定条件Ｉのみを満足した場合に、モード切替信号ＲＣを出力するようにしても良い。
【０１４３】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。
上述した第３の実施形態において、全く変化しない表示データ、連続して反転する表示データおよび反転と非反転とを繰り返す表示データが混在して入力され、入力された表示データが所定のパターンで変化するときには、モード切替信号ＲＣを“Ｈ”にしてデータ出力モードを切り替えると、制御回路９２から出力する表示データにおいてデータ値を反転して出力するデータ数が多くなる場合がある。例えば、図２０に示すようなパターンで表示データＩ００〜Ｉ０２が変化すると、入力された表示データＩ００〜Ｉ０２に対して、データ出力モードの切り替えのみを行い出力する第１の出力では、表示期間Ｐ2から表示期間Ｐ3へ移る際、モード切替信号ＲＣおよび出力する表示データＤ００〜Ｄ０２のすべてが反転してしまう。
【０１４４】
そこで、第４の実施形態は、上述した第３の実施形態において示したデータ出力モードの切り替えに加え、さらに表示データをデータ反転駆動し、制御回路９２からデータドライバ９７に出力する表示データの反転数を常に全表示データ数の１／２以下になるようにしたものである。
【０１４５】
なお、第４の実施形態による表示装置を適用した液晶表示装置のＬＣＤモジュール９１は、上記図９に示したＬＣＤモジュールと同様に制御回路９２（データ反転検出回路９３、反転選択回路９４〜９６を含む）、データドライバ９７（反転選択回路９８〜１００を含む）および液晶パネル１０１により構成される。
【０１４６】
第４の実施形態におけるＬＣＤモジュール９１内のデータ反転検出回路９３は、第３の実施形態において上述したように、供給される表示データＩ００〜ＩＮＭにおいて所定の規則に従い変化するデータ数を検出し、検出結果に応じてモード切替信号ＲＣを出力する。データ反転検出回路９３は、表示データＩ００〜ＩＮＭおよびモード切替信号ＲＣに応じて、制御回路９２からデータドライバ９７に表示データを出力する際に、データ値を反転して出力するための反転信号ＲＣＩＶを出力する。
【０１４７】
具体的には、データ反転検出回路９３は、上記図１０に示す送信側の真理値表に従い、制御回路９２からデータドライバ９７に表示データＤ００〜ＤＮＭを出力するとした場合に、上記表示データＤ００〜ＤＮＭの反転数が全表示データ数の１／２より多いか否か判断する。上記判断の結果、表示データＤ００〜ＤＮＭの反転数が全表示データ数の１／２より多いと判断した場合には、反転信号ＲＣＩＶをレベル反転し、そうでないと判断した場合には反転信号ＲＣＩＶの信号レベルを維持する。
【０１４８】
上記判断について、以下の（ｉ）〜（ｉｖ）に示す。なお、データ反転検出回路９３は、所定の条件を満たす表示データ数をカウントするときは、上述した第１のカウンタ回路１０６と同様のカウンタ回路により表示データ数をカウントする。
【０１４９】
（ｉ）モード切替信号ＲＣが、“Ｌ”→“Ｈ”に変化するとき
データ反転検出回路９３は、供給された表示データＩ００〜ＩＮＭにおいてデータ値が“Ｈ”である表示データ数をカウントし、データ値が“Ｈ”である表示データ数が全データ数の１／２より多い場合には、表示データＤ００〜ＤＮＭの反転数が全表示データ数の１／２より多いと判断し、反転信号ＲＣＩＶをレベル反転する。
【０１５０】
（ｉｉ）モード切替信号ＲＣが、“Ｈ”→“Ｌ”に変化するとき
データ反転検出回路９３は、供給された表示データＩ００〜ＩＮＭと２クロック前に供給された表示データＩ００〜ＩＮＭとを比較して、同じデータ値の表示データ数をカウントし、同じデータ値の表示データ数が全データ数の１／２より多い場合には、表示データＤ００〜ＤＮＭの反転数が全表示データ数の１／２より多いと判断し、反転信号ＲＣＩＶをレベル反転する。
【０１５１】
（ｉｉｉ）モード切替信号ＲＣが、“Ｌ”を維持するとき
データ反転検出回路９３は、供給された表示データＩ００〜ＩＮＭと１クロック前に供給された表示データＩ００〜ＩＮＭとを比較して、データ値が反転した表示データ数をカウントし、データ値が反転した表示データ数が全データ数の１／２より多い場合には、表示データＤ００〜ＤＮＭの反転数が全表示データ数の１／２より多いと判断し、反転信号ＲＣＩＶをレベル反転する。
【０１５２】
（ｉｖ）モード切替信号ＲＣが、“Ｈ”を維持するとき
データ反転検出回路９３は、１クロック前に供給された表示データＩ００〜ＩＮＭと２クロック前に供給された表示データＩ００〜ＩＮＭとを比較して、データ値が反転した表示データ数をカウントし、データ値が反転した表示データ数が全データ数の１／２より多い場合には、表示データＤ００〜ＤＮＭの反転数が全表示データ数の１／２より多いと判断し、反転信号ＲＣＩＶをレベル反転する。
【０１５３】
図２１は、第４の実施形態における送信側（制御回路９２）の反転選択回路９４の構成例を示す図である。
図２１において、１７１はフリップフロップであり、入力された表示データＩ００をクロックＣＬＫに同期させＸＯＲ回路１７２に出力する。ＸＯＲ回路１７２には、上記フリップフロップ１７１の出力信号、表示データＩ００およびデータ反転検出回路９３から供給される反転信号ＲＣＩＶが入力され、その演算結果がフリップフロップ１７４に入力される。フリップフロップ１７４は、上記ＸＯＲ回路１７２の出力信号をクロックＣＬＫに同期させセレクタ１７６に出力する。
【０１５４】
また、ＸＯＲ回路１７３には、表示データＩ００および上記反転信号ＲＣＩＶが入力され、その演算結果がフリップフロップ１７５に入力される。フリップフロップ１７５は、上記ＸＯＲ回路１７３の出力信号をクロックＣＬＫに同期させセレクタ１７６に出力する。
なお、フリップフロップ１７１、１７４、１７５には、クリア信号として外部から供給されるスタート信号ＳＴＡＲＴが入力される。
【０１５５】
セレクタ１７６には、上記フリップフロップ１７４、１７５の出力信号、およびデータ反転検出回路９３から供給されるモード切替信号ＲＣが入力されている。なお、上記モード切替信号ＲＣは、図示しないフリップフロップ等を介して、上記フリップフロップ１７４、１７５の出力信号に同期して入力される。セレクタ１７６は、モード切替信号ＲＣが“Ｈ”の場合には、フリップフロップ１７５の出力信号を選択し、モード切替信号ＲＣが“Ｌ”の場合には、フリップフロップ１７４の出力信号を選択する。そして、セレクタ１７６は、選択した出力信号を表示データＤ００として出力する。
なお、反転選択回路９５、９６は、上記図２１に示した反転選択回路９４と入力される表示データが異なるのみで同じ構成であるため、説明は省略する。
【０１５６】
図２２は、受信側（データドライバ９７）の反転選択回路９８の構成例を示す図である。
図２２において、１８１はＸＯＲ回路であり、入力された表示データＤ００とデータ反転検出回路９３から供給される反転信号ＲＣＩＶとが入力され、その演算結果がフリップフロップ１８２に入力される。フリップフロップ１８２は、上記ＸＯＲ回路１８１の出力信号をクロックＣＬＫに同期させセレクタ１８５に出力する。また、１８３はＸＯＲ回路であり、上記表示データＤ００、セレクタ８５の出力信号である表示データＱ００、および上記反転信号ＲＣＩＶが入力され、その演算結果がフリップフロップ１８４に入力される。フリップフロップ１８４は、上記ＸＯＲ回路１８３の出力信号をクロックＣＬＫに同期させセレクタ１８５に出力する。なお、フリップフロップ１８２、１８４には、クリア信号として外部から供給されるスタート信号ＳＴＡＲＴが入力される。
【０１５７】
セレクタ１８５には、上記フリップフロップ１８２、１８４の出力信号、およびデータ反転検出回路９３から供給されるモード切替信号ＲＣが入力されており、モード切替信号ＲＣが“Ｈ”の場合には、フリップフロップ１８４の出力信号を選択し、モード切替信号ＲＣが“Ｌ”の場合には、フリップフロップ１８２の出力信号を選択する。そして、セレクタ１８５は、選択した出力信号を表示データＱ００として出力する。なお、セレクタ１８５に入力される上記モード切替信号ＲＣは、図示しないフリップフロップ等を介して、上記フリップフロップ１８２、１８４の出力信号に同期して入力される。
なお、反転選択回路９９、１００は、上記図２２に示した反転選択回路９８と入力される表示データが異なるのみで同じ構成であるため、説明は省略する。
【０１５８】
以上、説明したように第４の実施形態によれば、供給される表示データＩ００〜ＩＮＭに応じてモード切替信号ＲＣを出力してデータ出力モードを切り替えるとともに、制御回路９２からデータドライバ９７に表示データを出力する際に、反転して出力しようとする表示データ数に応じて、反転信号ＲＣＩＶを出力して表示データＤ００〜ＤＮＭを反転駆動することにより、図２０の第２の出力に示すように、表示データＩ００〜ＩＮＭとして、全く変化しない表示データ、連続して反転する表示データおよび反転と非反転とを繰り返す表示データが混在して入力されたとしても、反転して出力する表示データＤ００〜ＤＮＭの数が常に全表示データ数の１／２以下にすることができる。したがって、表示データＤ００〜ＤＮＭを送信する信号線から放射される電波量（電磁波ノイズ）を低減することができる。
【０１５９】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。
図２３は、第５の実施形態による表示装置の構成例を示す図である。
図２３において、２０１は信号発生器であり、スペクトラム拡散処理禁止信号（以下、「ＳＳ処理禁止信号」と称す。）ＳＳＯＦＦ、制御信号ＣＴＬ、クロック信号ＣＬＫおよび上記クロック信号ＣＬＫに同期したデータ信号ＤＴ１をインタフェース２０３を介して表示装置２０２に供給する。
【０１６０】
表示装置２０２は、上記インタフェース２０３を有し、スペクトラム拡散処理回路（以下、「ＳＳ回路」と称す。）２０４、制御回路２０５、ドライバ回路２１０、表示部２１１により構成される。
上記ＳＳ回路２０４は、供給されるクロック信号ＣＬＫにスペクトラム拡散処理（以下、「ＳＳ処理」と称す。）を施して、上記クロック信号ＣＬＫの周波数を分散させて（周波数を高くしたり、低くしたりして）、スペクトラム拡散クロック信号（以下、「ＳＳクロック信号」と称す。）ＳＳＣＬＫとして制御回路２０５に供給する。
【０１６１】
制御回路２０５は、駆動制御回路２０６、メモリ部２０７、第１のセレクタ２０８および第２のセレクタ２０９により構成される。駆動制御回路２０６は、供給される制御信号ＣＴＬ、クロック信号ＣＬＫおよびデータ信号ＤＴ１が入力され、上記制御信号ＣＴＬに従って所定の制御処理等を行い、データ信号ＤＴ２およびクロック信号ＣＬＫを出力する。
【０１６２】
メモリ部２０７は、上記駆動制御回路２０６から供給されるデータ信号ＤＴ２をＳＳクロック信号ＳＳＣＬＫに同期させて出力するためのものであり、メモリ部２０７には、上記データ信号ＤＴ２を書き込むためのライトクロック（ＷＣＬＫ）としてクロック信号ＣＬＫが供給される。また、メモリ部２０７には、書き込んだデータを読み出すためのリードクロック（ＲＣＬＫ）としてＳＳクロック信号ＳＳＣＬＫが供給され、ＳＳクロック信号ＳＳＣＬＫに同期して読み出したＳＳデータ信号ＤＴ３を第１のセレクタ２０８に供給する。
【０１６３】
第１のセレクタ２０８は、供給されるＳＳ処理禁止信号ＳＳＯＦＦに応じて、駆動制御回路２０６から供給されるデータ信号ＤＴ２またはメモリ部２０７から供給されるＳＳデータ信号ＤＴ３を選択的に駆動データ信号ＤＴ４としてドライバ回路２１０に供給する。同様に、第２のセレクタ２０９は、供給されるＳＳ処理禁止信号ＳＳＯＦＦに応じて、インタフェース２０３を介して供給されるクロック信号ＣＬＫまたはＳＳ回路２０４から供給されるＳＳクロック信号ＳＳＣＬＫを選択的に駆動クロック信号ＤＣＬＫとしてドライバ回路２１０に供給する。
【０１６４】
ドライバ回路２１０は、制御回路２０５内の第１および第２のセレクタ２０８、２０９からそれぞれ供給された駆動データ信号ＤＴ４および駆動クロック信号ＤＣＬＫに基づいて、表示部２１１を駆動制御して表示部２１１に所望の画像を表示させる。
【０１６５】
次に、上述した本実施形態による表示装置の動作について説明する。
まず、信号発生器２０１からＳＳ処理禁止信号ＳＳＯＦＦ、制御信号ＣＴＬ、クロック信号ＣＬＫおよびクロック信号ＣＬＫに同期したデータ信号ＤＴ１がインタフェース２０３を介して表示装置２０２に供給される。
なお、信号発生器２０１から供給されるクロック信号ＣＬＫが既にＳＳ処理を施したクロック信号である場合には、信号発生器２０１は、表示装置２０２でのＳＳ処理を禁止するアクティブな（ＳＳ処理禁止信号が、正論理ならば“Ｈ”、負論理ならば“Ｌ”の）ＳＳ処理禁止信号ＳＳＯＦＦを表示装置２０２に供給する。一方、そうでない（ＳＳ処理を施していない）場合には、信号発生器２０１は、表示装置２０２でのＳＳ処理を許可するインアクティブなＳＳ処理禁止信号ＳＳＯＦＦを表示装置２０２に供給する。
【０１６６】
供給されたＳＳ処理禁止信号ＳＳＯＦＦは、第１および第２のセレクタ２０８、２０９に入力され、制御信号ＣＴＬおよびデータ信号ＤＴ１は、制御回路２０５内の駆動制御回路２０６に入力される。また、クロック信号ＣＬＫは、駆動制御回路２０６、ＳＳ回路２０４および第２のセレクタ２０９に入力される。
【０１６７】
クロック信号ＣＬＫが入力されたＳＳ回路２０４では、クロック信号ＣＬＫにＳＳ処理を施し、ＳＳ処理により得られたＳＳクロック信号ＳＳＣＬＫがメモリ部２０７および第２のセレクタ２０９にそれぞれ供給される。
【０１６８】
また、制御信号ＣＴＬ、クロック信号ＣＬＫおよびデータ信号ＤＴ１が入力された駆動制御回路２０６では、クロック信号ＣＬＫを用いて制御信号ＣＴＬに基づいた所定の制御処理等が行われ、データ信号ＤＴ２およびクロック信号ＣＬＫが出力される。上記駆動制御回路２０６から出力されたデータ信号ＤＴ２は、メモリ部２０７および第１のセレクタ２０８に供給される。
駆動制御回路２０６からメモリ部２０７に供給されたデータ信号ＤＴ２は、クロック信号ＣＬＫに同期してメモリ部２０７に書き込まれた後、ＳＳクロック信号ＳＳＣＬＫに同期して読み出され第１のセレクタ２０８に供給される。
【０１６９】
上述したようにして、第１のセレクタ２０８には、クロック信号ＣＬＫに同期したデータ信号ＤＴ２、およびＳＳクロック信号ＳＳＣＬＫに同期したデータ信号ＤＴ３が入力される。また、第２のセレクタ２０９には、クロック信号ＣＬＫおよびＳＳクロック信号ＳＳＣＬＫが入力される。
【０１７０】
そして、第１および第２のセレクタ２０８、２０９は、ＳＳ処理禁止信号ＳＳＯＦＦがアクティブ（ＳＳ処理禁止）のときには、データ信号ＤＴ２およびクロック信号ＣＬＫを選択し、駆動データＤＴ４、駆動クロック信号ＤＣＬＫとしてドライバ回路２１０にそれぞれ出力する。一方、ＳＳ処理禁止信号ＳＳＯＦＦがインアクティブ（ＳＳ処理許可）のときには、第１および第２のセレクタ２０８、２０９は、データ信号ＤＴ３およびＳＳクロック信号ＳＣＬＫを選択し、駆動データＤＴ４、駆動クロック信号ＤＣＬＫとしてドライバ回路２１０にそれぞれ出力する。
【０１７１】
第１および第２のセレクタ２０８、２０９から駆動データＤＴ４および駆動クロック信号ＤＣＬＫがそれぞれ供給されたドライバ回路２１０は、上記駆動データＤＴ４および駆動クロック信号ＤＣＬＫに基づいて、表示部２１１を駆動制御し、表示部２１１に所望の画像を表示させる。
【０１７２】
以上、説明したように第５の実施形態によれば、表示装置２０２内部でのＳＳ処理を禁止するためのＳＳ処理禁止信号ＳＳＯＦＦを表示装置２０２に供給し、供給されたＳＳ処理禁止信号ＳＳＯＦＦに応じて、クロック信号ＣＬＫとそれに同期したデータ信号ＤＴ２、または表示装置２０２内でＳＳ処理を施したＳＳクロック信号ＳＳＣＬＫとそれに同期したデータ信号ＤＴ３の何れかを選択し、ドライバ回路２１０に供給する。
【０１７３】
これにより、外部から供給されるクロック信号ＣＬＫにＳＳ処理が既に施されていたとしても、アクティブなＳＳ処理禁止信号ＳＳＯＦＦにより、表示装置２０２の内部にてＳＳ処理が施されていないクロック信号ＣＬＫとそれに同期したデータ信号ＤＴ２を選択することで、表示装置２０２内でのＳＳ処理機能を無効にし、２度以上のＳＳ処理が施されることを防止することができる。したがって、供給されたクロック信号ＣＬＫに既に施されているＳＳ処理を有効に作用させることができ、クロック信号やデータ信号を送信する信号線からの放射電波（電磁波ノイズ）のノイズピークを分散させ、信号線から放射される電波量（電磁波ノイズ）を低減することができる。
【０１７４】
また、２度以上のＳＳ処理が施されることを防止することができるので、表示装置２０２の外部でのＳＳ処理と表示装置２０２内でのＳＳ処理とが互いに相殺され、ＳＳクロック信号ＳＳＣＬＫがＳＳ処理を全く施されていないものとなってしまったり、表示装置２０２の外部でのＳＳ処理により周波数が高くなったクロック信号ＣＬＫに対して表示装置２０２内でＳＳ処理を施すことによりＳＳクロック信号ＳＳＣＬＫの周波数がさらに高くなり、メモリ部２０７内のデータ量が不足したりするなど予期しない新たな問題が生じてしまうことを防止することができる。
【０１７５】
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。
上述した第５の実施形態では、ＳＳ処理を禁止するためのＳＳ処理禁止信号ＳＳＯＦＦは外部から供給されていたが、第６の実施形態では、図２４に示すように構成することにより、外部から供給されるクロック信号の周波数や位相等に基づいて、当該クロック信号にＳＳ処理が施されているか否か検出することにより、表示装置２０２’内でＳＳ処理禁止信号ＳＳＯＦＦを生成するものである。
【０１７６】
図２４は、第６の実施形態による表示装置の構成例を示す図である。
なお、この図２４において、図２３に示したブロックと同一の機能を有するブロックには同一の符号を付し、重複する説明は省略する。また、図２３に示したブロックと同一ではないが対応する機能を有するブロックには、同じ符号に’を付している。
【０１７７】
図２４において、２０１’は信号発生器であり、制御信号ＣＴＬ、クロック信号ＣＬＫおよび上記クロック信号ＣＬＫに同期したデータ信号ＤＴ１をインタフェース２０３’を介して表示装置２０２’に供給する。
また、２０５’は制御回路であり、駆動制御回路２０６、メモリ部２０７、第１のセレクタ２０８および第２のセレクタ２０９に加え、さらに位相比較回路２１２および位相変化検出カウント回路２１３を備えている。
【０１７８】
位相比較回路２１２は、インタフェース２０３を介して信号発生器２０１’から供給されるクロック信号ＣＬＫと、上記クロック信号ＣＬＫに基づいて生成される出力クロック信号との位相差を比較する。また、位相比較回路２１２は、比較結果に基づいて、クロック信号ＣＬＫと出力クロック信号との位相差に応じた信号を位相変化検出カウント回路２１３に供給する。上記位相比較回路２１２は、例えば、ＰＬＬ回路等により構成される。
【０１７９】
位相変化検出カウント回路２１３は、位相比較回路２１２から供給されるクロック信号ＣＬＫと出力クロック信号との位相差に応じた信号に基づいて、ＳＳ処理禁止信号ＳＳＯＦＦ’を制御し、第１および第２のセレクタ２０８、２０９に出力する。
【０１８０】
次に、上述した本実施形態による表示装置の動作について説明する。
なお、本実施形態による表示装置の動作においては、上述した第５の実施形態による表示装置の動作とは、ＳＳ処理禁止信号ＳＳＯＦＦ’を信号発生器２０１’から入力するか、表示装置２０２’内部で生成するかが異なるのみで他の動作は同じであるので、重複する説明は省略し、以下では、ＳＳ処理禁止信号ＳＳＯＦＦ’の生成動作について説明する。
【０１８１】
インタフェース２０３を介して信号発生器２０１から供給されたクロック信号ＣＬＫは、上述した第５の実施形態による表示装置と同様に、駆動制御回路２０６、ＳＳ回路２０４および第２のセレクタ２０９に入力されるとともに、さらに位相比較回路２１２に入力される。位相比較回路２１２では、供給されたクロック信号ＣＬＫと当該位相比較回路２１２を介して出力する出力クロック信号との位相差を検出し、検出した位相差に応じた信号を位相変化検出カウント回路２１３に供給する。
【０１８２】
すなわち、供給されるクロック信号ＣＬＫの周波数が一定の場合（ＳＳ処理が施されていない場合）には、クロック信号ＣＬＫと出力クロック信号との位相差に変動がなく、一定の信号が位相変化検出カウント回路２１３に供給される。一方、供給されるクロック信号ＣＬＫの周波数が絶えず変動している場合（ＳＳ処理が施されている場合）には、クロック信号ＣＬＫと出力クロック信号との位相差に変動が生じ、位相差に応じて変化した信号が位相変化検出カウント回路２１３に供給される。
【０１８３】
そして、位相変化検出カウント回路２１３は、位相比較回路２１２から供給される位相差に応じた信号の変化に基づいてカウンタを動作させ、カウント値が予め設定した設定値以上となった場合には、ＳＳ処理禁止信号ＳＳＯＦＦ’をアクティブにして、第１および第２のセレクタ２０８、２０９に出力する。一方、カウント値が予め設定した設定値より小さい場合には、インアクティブのＳＳ処理禁止信号ＳＳＯＦＦ’を第１および第２のセレクタ２０８、２０９に出力する。
【０１８４】
したがって、第１および第２のセレクタ２０８、２０９により、ＳＳ処理禁止信号ＳＳＯＦＦ’に応じて、データ信号ＤＴ２またはデータ信号ＤＴ３、およびクロック信号ＣＬＫまたはＳＳクロック信号ＳＳＣＬＫがそれぞれ選択され、駆動データＤＴ４、駆動クロック信号ＤＣＬＫとしてドライバ回路２１０に出力される。
【０１８５】
以上、説明したように第６の実施形態によれば、第５の実施形態による表示装置に、さらに、供給されたクロック信号に基づいて生成したクロック信号と、供給されたクロック信号との位相差に応じた信号を出力する位相比較回路２１２、および上記位相差に応じた信号の変化をカウントする位相変化検出カウント回路２１３を設け、供給されたクロック信号に基づいて生成したクロック信号と、供給されたクロック信号との位相差に応じた信号の変化から、供給されたクロック信号にＳＳ処理が既に施されているか否か判定する。
【０１８６】
これにより、表示装置２０２’内で供給されたクロック信号にＳＳ処理が施されているか否か判定することにより、ＳＳ処理禁止信号ＳＳＯＦＦ’を生成し出力することができる。したがって、外部からＳＳ処理禁止信号ＳＳＯＦＦが供給されなくとも、クロック信号ＣＬＫに２度以上のＳＳ処理が施されることを防止することができるとともに、クロック信号やデータ信号を送信する信号線からの放射電波（電磁波ノイズ）のノイズピークを分散させ、信号線から放射される電波量（電磁波ノイズ）を低減することができる。
【０１８７】
（第７の実施形態）
次に、本発明の第７の実施形態について説明する。
第７の実施形態は、クロック信号やデータ信号を装置間あるいは回路間で伝送する際、通常、矩形波のクロック信号やデータ信号を伝送していたものを、矩形波から正弦波に変換したクロック信号やデータ信号を伝送することにより、高調波成分を減少させ、信号の伝送により放出される電波量（電磁波ノイズ）の低減を図るものである。
【０１８８】
まず、本実施形態の原理について説明する。
本実施形態では、送信側にフーリエ変換機能、受信側に逆フーリエ変換機能を備えるようにして、送信側は矩形波の信号にフーリエ変換を施すことにより正弦波の信号に変換して送信し、受信側は受信した正弦波の信号に逆フーリエ変換を施すことにより矩形波の信号に復元して出力する。
【０１８９】
例えば、図２５（Ａ）に示すような振幅Ａ、周期Ｔの矩形波のクロック信号が入力され、当該クロック信号を送信しようとする際、送信側では上記クロック信号にフーリエ変換を施し、式（１）で示される信号ｆ（ｔ）に変換する。
【０１９０】
【数１】
0004618954.tif 000002
【０１９１】
なお、式（１）において、ω＝２π／Ｔである。
さらに、送信側は、式（１）に示す信号ｆ（ｔ）の高周波成分（高周波項）を除去し、式（２）で示される基本波からなる正弦波の信号ｆ’（ｔ）を受信側に送信する。
【０１９２】
【数２】
0004618954.tif 000003
【０１９３】
受信側は、上記式（２）で示される正弦波の信号ｆ’（ｔ）を受信し、正弦波の信号ｆ’（ｔ）に含まれる正弦波ｓｉｎ（ωｔ）を抽出し、ＰＬＬ（Phase Locked Loop）回路等により、正弦波ｓｉｎ（３ωｔ）、ｓｉｎ（５ωｔ）、…を生成する。受信側は、抽出した正弦波ｓｉｎ（ωｔ）および生成した正弦波ｓｉｎ（３ωｔ）、ｓｉｎ（５ωｔ）、…に、位相係数の逆数１／１、１／３、１／５、…をそれぞれ乗算するとともに、係数２Ａ／πを乗算する。
【０１９４】
さらに、受信側は、２／Ａを含めて上記乗算により得られた結果の総和を求めることにより、上記式（１）に示される信号ｆ（ｔ）の右辺を復元して、それに逆フーリエ変換を施す。これにより、受信側は、上記式（２）に示される正弦波の信号ｆ’（ｔ）から、送信側に入力された図２５（Ａ）に示す矩形波のクロック信号を復元し生成する。
【０１９５】
図２６および図２７は、矩形波のクロック信号を送信した場合と、上述のように処理したと仮定して正弦波のクロック信号を送信した場合において、クロック信号を送信する際に放射される電波量（電磁波ノイズ）を比較するための図である。図２６は、矩形波のクロック信号を送信した場合に放射される電波量（電磁波ノイズ）を説明するための図であり、図２７は、正弦波のクロック信号を送信した場合に放射される電波量（電磁波ノイズ）を説明するための図である。
【０１９６】
図２６（Ａ）および図２７（Ａ）において、上段には送信する矩形波のクロック信号および正弦波のクロック信号をそれぞれ示し、下段には上段に示したクロック信号に高速フーリエ変換（以下、「ＦＦＴ」と称す。）を施すことにより得られるスペクトルを示す。また、図２６（Ｂ）および図２７（Ｂ）は、クロック信号にＦＦＴを施すことにより得られるスペクトルにおいて、クロック信号の周波数の奇数倍の周波数域での放射される電波量（電磁波ノイズ）を表形式でそれぞれ示した図である。
なお、図２６および図２７において、矩形波のクロック信号および正弦波のクロック信号は、振幅が５Ｖ（１０Ｖpeak to peak）、周波数が５０ｋＨｚであり、図２６に示す矩形波のクロック信号は、デューティ比が５０％である。
【０１９７】
図２６および図２７にそれぞれ示したＦＦＴを施すことにより得られたスペクトルからわかるように、正弦波のクロック信号を送信すると、矩形波のクロック信号を送信する場合に比べてクロック信号の高調波成分が削減される。特に、図２７に示すように正弦波のクロック信号を送信した場合には、図２６に示す矩形波のクロック信号を送信した場合に比べて、クロック信号の周波数の奇数倍の周波数域での電磁波ノイズのピーク値が大きく低減される。
【０１９８】
また、ここで信号を送信する際に、電波（電磁波ノイズ）を放出するのはクロック信号に限らず、データ信号等の他の信号を送信する際にも電波（電磁波ノイズ）が放出される。例えば、図２５（Ｂ）に示す「Ｈ」パターンを表示装置に表示させるデータを送信する場合と、表示装置の表示領域を全て黒く表示するデータを送信する場合とでは、上記「Ｈ」パターンを表示装置に表示させるデータを送信する場合の方が放出される電波量（電磁波ノイズ）が増加するので、本実施形態では、データ信号も矩形波の信号から正弦波の信号に変換して送信する。
【０１９９】
第７の実施形態による信号伝送システムは、例えば、図２８に示すような液晶表示装置に適用することができる。
図２８において、２４１は信号源であり、表示部２５５に画像を表示させるためのクロック信号および表示信号等を制御回路２４２に供給する。信号源２４１は、例えば、パーソナル・コンピュータ等により構成される。
【０２００】
制御回路２４２は、ゲート駆動部２４４、データ駆動部２４９等を制御するためのものであり、タイミングコントローラ２４３を含み構成される。タイミングコントローラ２４３は、上記信号源２４１から供給されるクロック信号および表示信号等に基づいて、所定の処理を行い、表示データ等の表示制御信号ＳＩＧ１、フレーム信号等の表示制御信号ＳＩＧ２、クロック信号ＣＬＫ１およびゲートクロック信号ＣＬＫ２を生成し出力する。
【０２０１】
ゲート駆動部２４４は、複数のゲートドライバ２４５〜２４８により構成される。ゲートドライバ２４５〜２４８は、タイミングコントローラ２４３から供給される表示制御信号ＳＩＧ２およびゲートクロック信号ＣＬＫ２に基づいて、表示部２５５の各スキャンラインをそれぞれ駆動することにより、表示部２５５が有する複数のスキャンラインを順次駆動する。
【０２０２】
データ駆動部２４９は、複数のデータドライバ２５０〜２５４により構成される。データドライバ２５０〜２５４は、タイミングコントローラ２４３から供給される表示制御信号ＳＩＧ１およびクロック信号ＣＬＫ１に基づいて、表示部２５５の各データラインに表示制御信号ＳＩＧ１に応じた電圧を印加する。
【０２０３】
表示部２５５は、複数のスキャンラインと複数のデータラインとがマトリクス状に配列され、上記スキャンラインとデータラインとの交差部に画像を表示するための画素が配設されている。上記スキャンラインおよびデータラインが、上述した複数のゲートドライバ２４５〜２４８および複数のデータドライバ２５０〜２５４によりそれぞれ駆動制御され、信号源２４１から供給された表示信号に係る画像が表示部２５５に表示される。
【０２０４】
図２９は、本実施形態による送信部および受信部の構成例を示すブロック図であり、（Ａ）は送信部２６１を示し、（Ｂ）は受信部２６４を示している。図２９に示す送信部２６１および受信部２６４は、例えば、図２８に示す信号源２４１から制御回路２４２内のタイミングコントローラ２４３に矩形波の信号を正弦波の信号に変換して送信する場合には、信号源２４１に送信部２６１を設け、タイミングコントローラ２４３に受信部２６４を設けるようにする。また、例えば、図２８に示すタイミングコントローラ２４３からゲートドライバ２４５〜２４８およびデータドライバ２５０〜２５４の少なくとも一方に矩形波の信号を正弦波の信号に変換して送信する場合には、タイミングコントローラ２４３に送信部２６１を設け、正弦波の信号を受信するゲートドライバ２４５〜２４８およびデータドライバ２５０〜２５４の少なくとも一方に受信部２６４を設けるようにする。
【０２０５】
なお、以下の説明では、上述した図２５（Ａ）に示す矩形波のクロック信号を正弦波のクロック信号に変換して送信する場合を一例として説明する。
まず、送信部２６１について説明する。
送信部２６１は、高速フーリエ変換（ＦＦＴ）演算部２６２および周波数成分解析部２６３により構成される。ＦＦＴ演算部２６２は、入力された矩形波のクロック信号にフーリエ変換を施し、得られた基本波（ｓｉｎ［ωｔ］）、およびその高調波成分（ｓｉｎ［（２Ｎ−１）ωｔ］：Ｎ＝２、３、…）をそれぞれ周波数成分解析部２６３に供給する。
【０２０６】
周波数成分解析部２６３は、ＦＦＴ演算部２６２から供給された基本波（ｓｉｎ［ωｔ］）、およびその高調波成分（ｓｉｎ［（２Ｎ−１）ωｔ］）の周波数をそれぞれ解析することにより基本波のみを抽出し、上述した式（２）に示す基本波からなる正弦波の信号ｆ’（ｔ）を出力する。これにより、送信部２６１に入力された矩形波のクロック信号が、基本波からなる正弦波のクロック信号に変換され、送信部２６１から送信される。
【０２０７】
次に、受信部２６４について説明する。
受信部２６４は、受信した信号（受信信号）から直流成分を除去する減算回路２６５と、詳細は後述するＰＬＬ回路２６６と、ＰＬＬ回路２６６から出力された信号の周波数を１／ｎ（ｎは奇数）倍してＰＬＬ回路２６６に供給する、カウンタ等により構成された周波数分割回路２７０と、ＰＬＬ回路２６６から出力される信号と周波数分割回路２７０から出力される倍率１／ｎとを乗算処理する乗算部２７１とを備えている。また、受信部２６４は、メモリ２７３と、乗算部２７１からの出力とメモリ２７３からの出力とを加算処理して、演算結果をメモリ２７３に供給する加算部２７２と、メモリ２７３から出力される信号に直流成分を加算する加算回路２７４と、加算回路２７４から出力される信号に逆フーリエ変換を施し出力する逆ＦＦＴ演算部２７５とを備えている。
【０２０８】
ＰＬＬ回路２６６は、同期整流回路（位相比較回路）２６７、低域通過フィルタ２６８および電圧制御発振回路２６９により構成される。同期整流回路（位相比較回路）２６７は、減算回路２６５により直流成分が除去された受信信号と、電圧制御発振回路２６９から出力され、周波数分割回路２７０により周波数が１／ｎ倍された信号との位相を比較して位相差に応じた信号を出力する。低域通過フィルタ２６８は、同期整流回路（位相比較回路）２６７から出力された信号の低周波数域の成分を通過させるフィルタであり、電圧制御発振回路２６９は、低域通過フィルタ２６８を通過した信号に応じた発振出力を出力する。
【０２０９】
次に、受信部２６４の動作について説明する。
受信部２６４は、送信部２６１から送信された基本波からなる正弦波のクロック信号を受信すると、まず、減算回路２６５にて受信した正弦波のクロック信号から直流成分Ａ／２を除去する。これにより、式（３）で示される信号ｇ（ｔ）が生成される。
【０２１０】
【数３】
0004618954.tif 000004
【０２１１】
減算回路２６５にて生成された信号ｇ（ｔ）は、ＰＬＬ回路２６６内の同期整流回路（位相比較回路）２６７に入力される。また、同期整流回路（位相比較回路）２６７には、ＰＬＬ回路２６６の出力信号の周波数を１／ｎ倍した信号が周波数分割回路２７０から供給されている。これにより、ＰＬＬ回路２６６（同期整流回路２６７、低域通過フィルタ２６８および電圧制御発振回路２６９）は、安定した際に、減算回路２６５から供給される信号ｇ（ｔ）（周波数ω／（２π））と、ＰＬＬ回路２６６の出力信号の周波数を１／ｎ倍して周波数分割回路２７０から供給される信号との位相差が一定となる信号を出力する。すなわち、ＰＬＬ回路２６６は、減算回路２６５から供給される信号ｇ（ｔ）の周波数をｎ倍した信号を周波数分割回路２７０および乗算部２７１にそれぞれ出力する。
【０２１２】
次に、乗算部２７１は、ＰＬＬ回路２６６から出力される信号ｇ（ｔ）の周波数をｎ倍した信号と、周波数分割回路２７０から出力される倍率１／ｎとの乗算処理を行う。これにより、式（４）で示される信号ｈn（ｔ）が生成される。
【０２１３】
【数４】
0004618954.tif 000005
【０２１４】
乗算部２７１により生成された信号ｈn（ｔ）は、加算部２７２に供給され、加算部２７２にてメモリ２７３からの出力と加算演算され、演算結果がメモリ２７３に格納される。
上述した動作をｎ＝１、３、５、…と繰り返すことにより、メモリ２７３には、信号ｈ1（ｔ）＋ｈ3（ｔ）＋ｈ5（ｔ）＋…が格納されるとともに、メモリ２７３から加算回路２７４に供給される。
【０２１５】
加算回路２７４では、メモリ２７３から供給される信号ｈ1（ｔ）＋ｈ3（ｔ）＋ｈ5（ｔ）＋…に、直流成分（Ａ／２）を加算し、逆ＦＦＴ演算部２７５に供給する。これにより、上述した式（１）に示される信号ｆ（ｔ）の右辺が復元され、逆ＦＦＴ演算部２７５に供給される。そして、逆ＦＦＴ演算部２７５にて、加算回路２７４から供給される信号に逆フーリエ変換が施され、送信部２６１に入力された矩形波のクロック信号と同一の矩形波のクロック信号が出力される。
【０２１６】
図３０および図３１は、上記図２９に示すような送信部２６１および受信部２６４により、矩形波の信号を正弦波の信号に変換して伝送した際に放射される電波量のシミュレーション結果を説明するための図である。
図３０は、シミュレーションモデルを示す図であり、（Ａ）はシミュレーションモデル全体を示しており、２８１および２８４はシールドボックスであり、一方が送信部２６１となって信号を送信し、他方が受信部２６４となって上記一方のシールドボックスから送信された信号を受信する。２８２はシールドボックスの開口部であり、シールドボックス２８１、２８４の外部に同軸ケーブル２８３を引き出すためのものである。
【０２１７】
また、図３０（Ｂ）は、シールドボックス２８１内を上部から見た図であり、信号を送信または受信する信号入出力部２８６が基板２８５上に設置され、送受信する信号を伝播させるために基板２８５上に形成されたパターン２８７により、同軸ケーブル２８３と電気的に接続されている。なお、シールドボックス２８４については、上記シールドボックス２８１と同じ構成であるので、説明は省略する。
【０２１８】
図３１は、図３０に示したシミュレーションモデルを用いて、周波数がそれぞれ５０ＭＨｚである矩形波の信号および正弦波の信号を、同軸ケーブル２８３を介してそれぞれ伝送した場合に放射された電波量を示す図である。なお、図３１は、１０ｍ法により測定した結果を示している。
図３１に示すグラフにおいて、横軸は周波数［ＭＨｚ］、縦軸は放射電波量［ｄＢ（μＶ／ｍ）］であり、周波数が５０〜１０００ＭＨｚの範囲にて、５０ＭＨｚの整数倍の周波数における放射電波量を示している。また、それに対応する値を表形式で示している。
【０２１９】
図３１からわかるように、同軸ケーブル２８３を介して、矩形波の信号を伝送した場合には、５０〜１０００ＭＨｚの範囲で、５０ＭＨｚの整数倍の周波数において強い強度の放射電波が観測されているのに対して、正弦波の信号を伝送した場合には、周波数が５０ＭＨｚの放射電波のみが観測されている。これにより、矩形波の信号を正弦波の信号に変換して送受信することにより、信号に含まれる高調波成分を削減し、高周波数域での放射電波量を大きく削減できることがわかる。
【０２２０】
以上、説明したように第７の実施形態によれば、送信部２６１は、ＦＦＴ演算部２６２および周波数成分解析部２６３により、入力された矩形波の信号（クロック信号等）にフーリエ変換を施して基本波のみを抽出することにより入力された矩形波の信号を正弦波の信号に変換して送信する。また、送信部２６１から送信された正弦波の信号を受信する受信部２６４は、受信した正弦波の信号に基づいて、ＰＬＬ回路２６６により受信した正弦波の高調波の信号を順次生成し、乗算部２７１および加算部２７２等により、生成した高調波の信号に所定の係数を乗算して総和を求め、求めた総和の信号に逆ＦＦＴ演算部２７５にて逆フーリエ変換を施すことにより入力された矩形波の信号と同一の信号を復元する。
【０２２１】
これにより、送信部２６１と受信部２６４との間では、基本波からなる正弦波の信号を送受信することとなり、矩形波の信号を送受信するときと比べて、送受信する信号に含まれる高調波成分を大きく減少させることができ、送受信の際に信号線から放射される電波量（電磁波ノイズ）を大きく低減することができる。
【０２２２】
なお、上述した第７の実施形態では、矩形波の信号を正弦波の信号に変換して送信する際、矩形波の信号の振幅と変換された正弦波の信号の振幅とは同じとしていたが、図３２に示すように、送信部２６１’にて正弦波の信号の振幅を圧縮（小さく）し、受信部２６４’にて送信部２６１’により圧縮された正弦波の振幅を復元するようにしても良い。
【０２２３】
図３２は、送信部および受信部の他の構成例を示すブロック図である。
なお、この図３２において、図２９に示したブロックと同一の機能を有するブロックには同一の符号を付し、重複する説明は省略する。また、図２９に示したブロックと同一ではないが対応する機能を有するブロックには、同じ符号に’を付している。
【０２２４】
図３２において、送信部２６１’は、上記図２９に示した送信部２６１が備える機能ブロックに加え、送信する正弦波の信号の振幅を圧縮するためのオペアンプ２９１、およびオペアンプ２９１による正弦波の信号の振幅の圧縮率を制御する圧縮率制御部２９２をさらに備えている。また、同様に、受信部２６４’は、上記図２９に示した受信部２６４が備える機能ブロックに加え、受信した正弦波の信号の振幅を復元するためのオペアンプ２９３、およびオペアンプ２９３による正弦波の信号の振幅の復元率を制御する復元率制御部２９４をさらに備えている。
【０２２５】
図３３は、上記図３２に示すオペアンプ２９１、２９３の周辺回路の構成の一例を示す図である。
図３３において、Ｖｉｎは正弦波の信号の入力端子、Ｖｏｕｔは正弦波の信号の出力端子である。オペアンプの一方の入力端子は可変抵抗Ｒ1（抵抗値ｒ1）を介して入力端子Ｖｉｎと接続され、他方の入力端子は抵抗Ｒsを介して接地されている。また、オペアンプの出力端子は出力端子Ｖｏｕｔに接続されるとともに、抵抗Ｒf（抵抗値ｒf）を介してオペアンプの上記一方の入力端子に接続されている。これにより、図３３に示す回路による利得ＧはＧ＝−（ｒf／ｒ1）となる。
【０２２６】
上述のように構成した送信部２６１’および受信部２６４’において、送信部２６１’では、可変抵抗Ｒ1の抵抗値を圧縮率制御部２９２により制御し、抵抗比（ｒf／ｒ1）を変化させることで、ＦＦＴ演算部２６２および周波数成分解析部２６３にて所定の処理を施すことにより得られた正弦波の信号の振幅をＧ（＝ｒf／ｒ1）倍して送信する。
【０２２７】
また、受信部２６４’では、可変抵抗Ｒ1の抵抗値をｒ1’とすると、送信部２６１’の可変抵抗Ｒ1の抵抗値ｒ1に応じて、抵抗値ｒ1’をｒ1’＝（ｒf2／ｒ1）となるように復元率制御部２９４により制御する。したがって、抵抗比（ｒf／ｒ1’）は、（ｒ1／ｒf）となり、受信部２６４’では、受信した正弦波の信号の振幅を（１／Ｇ）倍する。これにより、送信部２６１’にて送信する正弦波の信号の振幅を圧縮し、受信部２６４’にて受信した正弦波の信号の振幅を復元することができ、伝送路では振幅を小さくした正弦波の信号を伝送することができる。
これにより、送受信の際に信号線から放射される電波量（電磁波ノイズ）をさらに低減することができる。
【０２２８】
（第８の実施形態）
次に、本発明の第８の実施形態について説明する。
第８の実施形態は、第７の実施形態と同様に、信号を送受信する際には正弦波の信号に変換して送受信するとともに、送受信する正弦波の信号において、同位相の信号と逆位相の信号とが略同数になるように、正弦波の信号の位相を制御するようにしたものである。
第８の実施形態による信号伝送システムも、図２８に示すような液晶表示装置に適用することができる。
【０２２９】
図３４は、第８の実施形態による送信側の構成例を示すブロック図である。
図３４において、３６１は信号出力部であり、複数の矩形波のクロック信号ＳＣＬＫＮ（Ｎ＝０、１、２、３、…）、および複数の矩形波のデータ信号ＳＤＴＮ（Ｎ＝０、１、２、３、…）を出力する。
３６２は第１の位相情報制御部であり、信号出力部３６１から供給されるクロック信号ＳＣＬＫＮ（Ｎ＝０、１、２、３、…）に基づいて、クロック位相反転情報ＣＩＮＦおよび複数のクロック位相選択信号ＣＳＥＬＭ（Ｍ＝１、２、３、…）を生成する。
【０２３０】
３６４−Ｎ（Ｎ＝０、１、２、３、…）は送信部であり、送信部３６４−０には信号出力部３６１から出力されたクロック信号ＳＣＬＫ０が供給され、送信部３６４−１にはクロック信号ＳＣＬＫ１およびクロック位相選択信号ＣＳＥＬ１が供給される。同様に、送信部３６４−２にはクロック信号ＳＣＬＫ２およびクロック位相選択信号ＣＳＥＬ２が供給され、送信部３６４−３にはクロック信号ＳＣＬＫ３およびクロック位相選択信号ＣＳＥＬ３が供給される。
【０２３１】
送信部３６４−Ｎ（Ｎ＝０、１、２、３、…）の構成について、送信部３６４−１を用いて説明する。
送信部３６４−１において、３６５はＦＦＴ演算部、３６６は周波数成分解析部であり、上記図２９に示したＦＦＴ演算部２６２、周波数成分解析部２６３とそれぞれ同じものであるので、重複する説明は省略する。
【０２３２】
また、３６７はオペアンプであり、一方の入力端子を介して周波数成分解析部３６６から出力された基本波からなる正弦波の信号が供給されるとともに、他方の入力端子を介して基準電圧（図３４においては（Ａ／２）Ｖ）が供給される。そして、オペアンプ３６７は、供給される基準電圧に対して、上記正弦波の信号を反転させた（位相をπだけずらした）信号（以下、「位相反転信号」と称す。
）を選択回路３６８に出力する。
【０２３３】
選択回路３６８には、周波数成分解析部３６６から出力された基本波からなる正弦波の信号と、オペアンプ３６７から出力された位相反転信号とが入力され、第１の位相情報制御部３６２から供給されるクロック位相選択信号ＣＳＥＬ１に応じて、正弦波の信号または位相反転信号の何れかをクロック信号ＴＣＬＫ１として選択的に出力する。この選択回路３６８は、例えば、ＪＫフリップフロップ回路等により構成される。
【０２３４】
ここで、送信部３６４−Ｎ（Ｎ＝０、１、２、３、…）は、送信部３６４−０を除き、入力されるクロック信号およびクロック位相選択信号、出力するクロック信号が異なるのみで全く同じ構成である。ただし、送信部３６４−０は、上述したオペアンプ３６７および選択回路３６８は備えず、ＦＦＴ演算部および周波数成分解析部３６６にて所定の処理を施して変換した正弦波のクロック信号をそのままクロック信号ＴＣＬＫ０として出力する。
【０２３５】
３６３は第２の位相情報制御部であり、信号出力部３６１から供給されるデータ信号ＳＤＴＮ（Ｎ＝０、１、２、３、…）に基づいて、データ位相反転情報ＤＩＮＦおよび複数のデータ位相選択信号ＤＳＥＬＭ（Ｍ＝１、２、３、…）を生成する。
【０２３６】
３６９−Ｎ（Ｎ＝０、１、２、３、…）は送信部であり、送信部３６９−０には信号出力部３６１から出力されたデータ信号ＳＤＴ０が供給され、送信部３６９−１にはデータ信号ＳＤＴ１およびデータ位相選択信号ＤＳＥＬ１が供給される。同様に、送信部３６９−２にはデータ信号ＳＤＴ２およびデータ位相選択信号ＤＳＥＬ２が供給され、送信部３６９−３にはデータ信号ＳＤＴ３およびデータ位相選択信号ＤＳＥＬ３が供給される。
なお、送信部３６９−Ｎ（Ｎ＝０、１、２、３、…）については、上述したクロック信号が入力される送信部３６４−Ｎ（Ｎ＝０、１、２、３、…）にそれぞれ対応したものであり、同様の構成であるので説明は省略する。
【０２３７】
図３５は、図３４に示した第１の位相情報制御回路３６２の構成を示すブロック図である。
なお、図３５に示す第１の位相情報制御回路３６２は、クロック信号ＳＣＬＫ０を基準クロック信号として、当該ＳＣＬＫ０を除くクロック信号ＳＣＬＫＮ（Ｎ＝１、２、３、…）を反転するか否か決定するものである。
【０２３８】
図３５において、３８７−Ｍ（Ｍ＝１、２、３、…）は位相比較器であり、クロック信号ＳＣＬＫＮ（Ｎ＝１、２、３、…）がそれぞれ入力されるとともに、基準クロック信号としたクロック信号ＳＣＬＫ０が入力される。各位相比較器３８７−Ｍ（Ｍ＝１、２、３、…）は、入力されたクロック信号ＳＣＬＫＮの位相とクロック信号ＳＬＣＫ０の位相とを比較し、比較結果を位相比較情報（同位相の場合“１”、逆位相の場合“０”）として出力する。
【０２３９】
３８８はカウンタ回路であり、各位相比較器３８７−Ｍ（Ｍ＝１、２、３、…）から供給される位相比較情報に基づいて、クロック信号ＳＣＬＫ０の位相と同位相のクロック信号および逆位相のクロック信号の数をカウントする。カウンタ回路３８８は、カウント結果を位相比較情報と同じ極性の信号（同位相が多い場合“１”、逆位相が多い場合“０”）として出力端子ＰからＸＮＯＲ回路３８９−Ｍ（Ｍ＝１、２、３、…）にそれぞれ出力する。
【０２４０】
また、カウンタ回路３８８は、供給される位相比較情報に基づいて、送信する際に反転する信号数Ｋ（＝｜（（同位相の信号数）−（逆位相の信号数））／２｜（ただし、小数点以下切り捨て））を計算する。そして、カウンタ回路３８８は、出力端子ＯＬ（Ｌ＝２、３、…）からＡＮＤ回路３９０−Ｍ（Ｍ＝１、２、３、…）に上記信号数Ｋに応じて“１”を順次出力する。なお、カウンタ回路３８８の出力端子Ｏ２はＡＮＤ回路３９０−１に接続され、出力端子Ｏ３はＡＮＤ回路３９０−２に接続されており、同様に出力端子Ｏ（ｎ＋１）はＡＮＤ回路３９０−ｎに接続されている。
【０２４１】
ここで、上記カウンタ回路３８８は、出力端子ＯＬ（Ｌ＝２、３、…）からＡＮＤ回路３９０−Ｍ（Ｍ＝１、２、３、…）に“１”を出力する際、ＡＮＤ回路３９０−Ｍ（Ｍ＝１、２、３、…）の出力であるクロック位相選択信号ＣＳＥＬＭ（Ｍ＝１、２、３、…）に基づいて、実際に信号反転が行われるクロック信号数を判断して“１”を出力する。
【０２４２】
ＸＮＯＲ回路３８９−Ｍ（Ｍ＝１、２、３、…）は、位相比較器３８７−Ｍ（Ｍ＝１、２、３、…）からの位相比較情報と、カウンタ回路３８８の出力端子Ｐから出力されるカウント結果とがそれぞれ入力され、その演算をＡＮＤ回路３９０−Ｍ（Ｍ＝１、２、３、…）に出力する。ＡＮＤ回路３９０−Ｍ（Ｍ＝１、２、３、…）は、ＸＮＯＲ回路３８９−Ｍ（Ｍ＝１、２、３、…）の演算結果、およびカウンタ回路３８８の出力端子ＯＬからの出力がそれぞれ入力され、その演算結果をクロック位相選択信号ＣＳＥＬＭ（Ｍ＝１、２、３、…）としてそれぞれ出力する。
【０２４３】
また、３８１はＦＦＴ演算部、３８２は周波数成分解析部であり、入力されるクロック信号ＳＣＬＫ０に所定の処理を施して基本波からなる正弦波の信号を生成し同期整流回路（位相比較回路）３８３に出力する。
同期整流回路（位相比較回路）３８３、低域通過フィルタ３８４、電圧制御発振回路３８５および周波数分割回路３８６は、上述した図２９の受信部２６４に示す同期整流回路（位相比較回路）２６７、低域通過フィルタ２６８、電圧制御発振回路２６９および周波数分割回路２７０と同じ機能を有するものであり、電圧制御発振回路３８５から出力され周波数分割回路３８６にて周波数を１／ｍ倍された正弦波の信号に基づいて、電圧制御発振回路３８５から周波数をｍ倍した正弦波の信号をクロック位相反転情報ＣＩＮＦとして出力する。
【０２４４】
なお、本実施形態では、上記周波数分割回路３８６にて周波数を１／ｍ倍するときのｍは、ＡＮＤ回路３９０−Ｍ（Ｍ＝１、２、３、…）の出力であるクロック位相選択信号ＣＳＥＬＭ（Ｍ＝１、２、３、…）が“１”となるものの添え字Ｍに１を加えた数である。また、上記クロック位相選択信号ＣＳＥＬＭ（Ｍ＝１、２、３、…）が複数ある場合には、電圧制御発振回路３８５から出力される周波数をｍ倍した正弦波の信号を全て加算する加算部等を設けて、全ての正弦波の信号を重ね合わせたものをクロック位相反転情報ＣＩＮＦとして出力する。
【０２４５】
なお、第２の位相情報制御部３６３は、上述した第１の位相情報制御部３６２と同じ構成であるので説明は省略する。
【０２４６】
図３６は、第８の実施形態による受信側の構成例を示すブロック図である。
図３６において、４０１は第１の周波数分析回路であり、受信した正弦波のクロック信号ＴＣＬＫ０、およびクロック位相反転情報ＣＩＮＦに基づいて、クロック位相選択信号ＲＣＳＭ（Ｍ＝１、２、３、…）を生成する。
【０２４７】
４０３−Ｎ（Ｎ＝０、１、２、３、…）は受信部であり、受信部４０３−０には受信したクロック信号ＴＣＬＫ０が供給され、受信部４０３−１にはクロック信号ＴＣＬＫ１およびクロック位相選択信号ＲＣＳ１が供給される。同様に、受信部４０３−２にはクロック信号ＴＣＬＫ２およびクロック位相選択信号ＲＣＳ２が供給され、受信部４０３−３にはクロック信号ＴＣＬＫ３およびクロック位相選択信号ＲＣＳ３が供給される。
【０２４８】
受信部４０３−Ｎ（Ｎ＝０、１、２、３、…）の構成について、受信部４０３−１を用いて説明する。
受信部４０３−１において、減算回路４０４、同期整流回路４０６、低域通過フィルタ４０７、電圧制御発振回路４０８、周波数分割回路４０９、乗算部４１０、加算部４１１、メモリ４１２、加算回路４１３および逆ＦＦＴ演算部４１４は、上述した図２９に示す受信部２６４の機能ブロックと同じものであるので説明は省略する。
【０２４９】
４１７はオペアンプであり、一方の入力端子を介して減算回路４０４から出力された基本波からなる正弦波の信号が供給されるとともに、他方の入力端子を介して基準電圧（図３６においてはＧＮＤ）が供給される。そして、オペアンプ４１７は、ＧＮＤに対して、上記正弦波の信号を反転させた位相反転信号を選択回路４０５に出力する。
【０２５０】
選択回路４０５には、減算回路４０４から出力された基本波からなる正弦波の信号と、オペアンプ４１７から出力された信号とが入力され、第１の周波数分析回路４０１から供給されるクロック位相選択信号ＲＣＳ１に応じて、正弦波の信号または位相反転信号の何れかを選択的に出力する。この選択回路４０５は、例えば、ＪＫフリップフロップ回路等により構成される。
【０２５１】
ここで、受信部４０３−Ｎ（Ｎ＝０、１、２、３、…）は、受信部４０３−０を除き、入力されるクロック信号およびクロック位相選択信号が異なるのみで全く同じ構成である。ただし、受信部４０３−０は、上述したオペアンプ４１７および選択回路４０５は備えず、上述した図２９に示す受信部２６４と同様の構成である。
４０２は第２の周波数分析回路であり、受信した正弦波のデータ信号ＴＤＴ０、およびデータ位相反転情報ＤＩＮＦに基づいて、データ位相選択信号ＲＤＳＭ（Ｍ＝１、２、３、…）を生成する。
【０２５２】
４１６−Ｎ（Ｎ＝０、１、２、３、…）は受信部であり、受信部４１６−０には受信したデータ信号ＴＤＴ０が供給され、受信部４１６にはデータ信号ＴＤＴ１およびデータ位相選択信号ＲＤＳ１が供給される。同様に、受信部４１６−２にはデータ信号ＴＤＴ２およびデータ位相選択信号ＲＤＳ２が供給され、受信部４１６−３にはデータ信号ＴＤＴ３およびデータ位相選択信号ＲＤＳ３が供給される。
なお、受信部４１６−Ｎ（Ｎ＝０、１、２、３、…）については、上述したクロック信号が入力される受信部４０３−Ｎ（Ｎ＝０、１、２、３、…）にそれぞれ対応したものであり、同様の構成であるので説明は省略する。
【０２５３】
次に、動作について説明する。
なお、本実施形態では、クロック信号ＳＣＬＫＮ（Ｎ＝０、１、２、３、…）およびデータ信号ＳＤＴＮ（Ｎ＝０、１、２、３、…）について、同様の動作をそれぞれ行うので、以下の説明では、クロック信号ＳＣＬＫＮ（Ｎ＝０、１、２、３、…）についてのみ説明する。
【０２５４】
まず、信号出力部３６１から出力されたクロック信号ＳＣＬＫＮ（Ｎ＝０、１、２、３、…）は、位相情報制御部３６２に供給されるとともに、送信部３６４−Ｎ（Ｎ＝０、１、２、３、…）にそれぞれ供給される。
位相情報制御部３６２に供給されたクロック信号ＳＣＬＫＮ（Ｎ＝０、１、２、３、…）は、クロック信号ＳＣＬＫ０が位相比較器３８７−Ｍ（Ｍ＝１、２、３、…）の全てに供給され、クロック信号ＳＣＬＫＮ（Ｎ＝１、２、３、…）が位相比較器３８７−Ｍ（Ｍ＝１、２、３、…）にそれぞれ供給される。各位相比較器３８７−Ｍ（Ｍ＝１、２、３、…）は、供給されたクロック信号ＳＣＬＫ０の位相とクロック信号ＳＣＬＫＮ（Ｎ＝１、２、３、…）の位相とを比較し、その結果、同位相であれば“１”の、逆位相であれば“０”の位相比較情報をカウンタ回路３８８に供給する。また、各位相比較器３８７−Ｍ（Ｍ＝１、２、３、…）は、それぞれ接続されたＸＮＯＲ回路３８９−Ｍ（Ｍ＝１、２、３、…）に上記位相比較情報を供給する。
【０２５５】
各位相比較器３８７−Ｍ（Ｍ＝１、２、３、…）から位相比較情報が供給されたカウンタ回路３８８は、上記位相比較情報に基づいて、クロック信号ＳＣＬＫＮ（Ｎ＝１、２、３、…）において、クロック信号ＳＣＬＫ０の位相と同位相の信号数および逆位相の信号数をそれぞれカウントする。カウンタ回路３８８は、上記カウント結果、同位相の信号数が逆位相の信号数以上の場合には“１”の、同位相の信号数が逆位相の信号数よりも少ない場合には“０”の信号を出力端子ＰからＸＮＯＲ回路３８９−Ｍ（Ｍ＝１、２、３、…）にそれぞれ供給する。
【０２５６】
これにより、反転すべきクロック信号、すなわち、クロック信号ＳＣＬＫＮ（Ｎ＝１、２、３、…）において、同位相の信号が過半数以上あるクロック信号に対応するＸＮＯＲ回路３８９−Ｍ（Ｍ＝１、２、３、…）からは“１”が出力される。なお、上述した説明においては、位相比較情報はクロック信号ＳＣＬＫ０と同位相であれば“１”、逆位相であれば“０”としたが、位相比較情報と、カウンタ回路３８８の出力端子Ｐから出力される過半数を示す信号が同位相および逆位相の際に出力される信号との極性が同じであれば良い。
【０２５７】
さらに、カウンタ回路３８８は、供給される位相比較情報に基づいて、送信する際に反転する信号数Ｋを計算し、出力端子ＯＬ（Ｌ＝２、３、…）からＡＮＤ回路３９０−Ｎ（Ｎ＝１、２、３、…）に上記信号数Ｋに応じて“１”を順次出力する。例えば、Ｋ＝２の場合には、まず、出力端子Ｏ２からＡＮＤ回路３９０−１に“１”を出力する。そして、ＡＮＤ回路３９０−１にて、ＸＮＯＲ回路３８９−１からの出力とのＡＮＤ演算が行われ、クロック信号ＳＣＬＫ１が反転すべき信号（同位相のクロック信号が過半数以上ある信号）の場合には、クロック位相選択信号ＣＳＥＬ１が“１”となり送信部３６４−１に出力される。一方、クロック信号ＳＣＬＫ１が反転すべき信号でない場合には、クロック位相選択信号ＣＳＥＬ１が“０”となり送信部３６４−１に出力される。
【０２５８】
なお、上記クロック位相選択信号ＣＳＥＬ１は、カウンタ回路３８８にも供給され、クロック位相選択信号ＣＳＥＬ１が“１”の場合には、カウンタ回路３８８は上記信号数Ｋから１を減算する。一方、クロック位相選択信号ＣＳＥＬ１が“０”の場合には、カウンタ回路３８８は上記信号数Ｋを維持する。
上述した処理を信号数Ｋが“０”となるまで、出力端子Ｏ３、Ｏ４、…から“１”を順次出力することにより反転する信号を決定していく。
【０２５９】
また、送信する信号を反転したか否かを示す情報を生成するため、クロック位相選択信号ＣＳＥＬＭ（Ｍ＝１、２、３、…）が周波数分割回路３８６に供給される。周波数分割回路３８６は、クロック位相選択信号ＣＳＥＬＭ（Ｍ＝１、２、３、…）が“１”であるものの添え字Ｎに１を加えた数ｍを算出し、電圧制御発振回路３８５から出力される正弦波の信号の周波数を１／ｍ倍して同期整流回路３８３に供給する。なお、同期整流回路３８３には、ＦＦＴ演算部３８１および周波数成分解析部３８２によりクロック信号ＳＣＬＫ０に所定の処理を施して生成した基本波からなる正弦波のクロック信号が供給されているので、電圧制御発振回路３８５からはクロック信号ＳＣＬＫ０の基本波の周波数をｍ倍した正弦波の信号がクロック位相反転情報ＣＩＮＦとして出力され、外部に送信される。
【０２６０】
また、各送信部３６４−Ｎ（Ｎ＝０、１、２、３、…）にそれぞれ供給されたクロック信号ＳＣＬＫＮ（Ｎ＝０、１、２、３、…）は、ＦＦＴ演算部３６５および周波数成分解析部３６６により所定の処理が施され、基本波からなる正弦波のクロック信号に変換される。そして、クロック信号ＳＣＬＫ０を変換した基本波からなる正弦波のクロック信号は、クロック信号ＴＣＬＫとしてそのまま送信される。
【０２６１】
また、クロック信号ＳＣＬＫＮ（Ｎ＝１、２、３、…）を変換した基本波からなる正弦波のクロック信号は、選択回路３６８に入力されるとともに、オペアンプ３６７にて反転された後、選択回路３６８に入力される。そして、選択回路３６８は、第１の位相情報制御部３６２から出力されるクロック位相選択信号ＣＳＥＬＭ（Ｍ＝１、２、３、…）が“１”の場合には、オペアンプ３６７を介して入力された正弦波のクロック信号をクロック信号ＴＣＬＫＮ（Ｎ＝１、２、３、…）として出力し、クロック位相選択信号ＣＳＥＬＭ（Ｍ＝１、２、３、…）が“０”の場合には、周波数成分解析部３６６から入力された正弦波のクロック信号をクロック信号ＴＣＬＫＮ（Ｎ＝１、２、３、…）として出力する。
これにより、クロック信号ＴＣＬＫ０と同位相のクロック信号と逆位相のクロック信号とを略同数にして送信する。
【０２６２】
また、上記クロック信号ＴＣＬＫＮ（Ｎ＝０、１、２、３、…）およびクロック位相反転情報ＣＩＮＦを受信した側では、まず、受信したクロック信号ＴＣＬＫ０とクロック位相反転情報ＣＩＮＦとを用いて、周波数分析回路４０１により上記クロック位相反転情報ＣＩＮＦに含まれるクロック信号ＴＣＬＫ０の高調波となる周波数成分を検出する。また、周波数分析回路４０１は、検出された周波数成分がクロック信号ＴＣＬＫ０の周波数の何倍の信号であるか算出し、その算出した値から１を減算した添え字Ｍのクロック位相選択信号ＲＣＳＭ（Ｍ＝１、２、３、…）を“１”にして、受信部４０３−Ｎ（Ｎ＝０、１、２、３、…）にそれぞれ出力する。
【０２６３】
また、受信したクロック信号ＴＣＬＫＮ（Ｎ＝０、１、２、３、…）は、各受信部４０３−Ｎ（Ｎ＝０、１、２、３、…）にそれぞれ供給され、受信部４０３−Ｎ（Ｎ＝０、１、２、３、…）にて逆フーリエ変換を含む復元処理が行われ、クロック信号ＲＣＬＫＮ（Ｎ＝０、１、２、３、…）として信号入力部４１５に供給される。このとき、受信部４０３−Ｎ（Ｎ＝１、２、３、…）では、それぞれ供給されたクロック信号ＴＣＬＫＮ（Ｎ＝１、２、３、…）をオペアンプ４１７により反転し、周波数分析回路４０１から供給されるクロック位相選択信号ＲＣＳＮ（Ｎ＝１、２、３、…）に応じて、受信したクロック信号ＴＣＬＫＮ（Ｎ＝１、２、３、…）またはそれを反転したクロック信号の何れかを選択して逆フーリエ変換を含む復元処理を行う。
【０２６４】
これにより、受信側では、受信した正弦波のクロック信号ＴＣＬＫＮ（Ｎ＝０、１、２、３、…）に基づいて、信号出力部３６１から出力された矩形波のクロック信号ＳＣＬＫＮ（Ｎ＝０、１、２、３、…）と同等の矩形波のクロック信号ＲＣＬＫＮ（Ｎ＝０、１、２、３、…）を復元して信号入力部４１５に供給する。
【０２６５】
以上、説明したように第８の実施形態によれば、複数の矩形波のクロック信号および複数の矩形波のデータ信号の少なくとも一方を正弦波の信号に変換して送受信する際、送信側では、位相情報制御部３６２、３６３により基準信号に対して同位相の信号数と逆位相の信号数とをそれぞれ検出し、上記検出結果に応じて、基準信号に対して同位相の信号数と逆位相の信号数とが略同数になるように送信する正弦波の信号を反転して送信するとともに、反転した正弦波の信号を識別するための情報を受信側に送信する。受信側では、送信側から送信された反転した正弦波の信号を識別するための情報を周波数分析回路４０１、４０２により解析し、解析結果に応じて反転して送信された正弦波の信号を再び反転し復元する。
【０２６６】
これにより、図３４に示す送信側と図３６に示す受信側との間では、同位相の信号と逆位相の信号とが略同数の基本波からなる正弦波の信号が送受信されるので、信号線から放射される電波が互いに位相が異なる正弦波の信号により相殺されることにより、送受信の際に信号線から放射される電波量（電磁波ノイズ）を低減することができる。
【０２６７】
なお、上述した第７および第８の実施形態において、基本波からなる正弦波の信号から直流成分を除去する減算回路は受信側に設けていたが、送信側に設けても良いことは言うまでもない。また、上述した第７および第８の実施形態においては、本発明の信号伝送システムを液晶表示装置に適用した場合について示したが、液晶表示装置に限られるものではなく、内部処理は矩形波の信号を用いて行う任意の信号伝送システムに適用することができる。
【０２６８】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【０２６９】
（付記１）マトリクス状に配置された表示画素により構成される表示部に画像を表示するための表示データを複数の信号線を介して送信するとともに、上記複数の信号線を介して送信される表示データのデータ値を上記信号線毎に反転したか否かを示すデータ反転信号を送信する送信回路と、
上記送信回路から送信された表示データおよびデータ反転信号を受信し、上記受信したデータ反転信号に応じて、上記受信した表示データのデータ値を信号線毎に反転する受信回路とを備えることを特徴とする表示装置。
【０２７０】
（付記２）上記送信回路は、送信する上記表示データのデータ値が１つ前に送信した表示データのデータ値に対して反転する信号線数が、上記複数の信号線数の１／２より多い場合には、１つ前に送信したデータ反転信号に対して上記データ反転信号を反転して送信するとともに、上記送信するデータ反転信号に応じて、上記送信する表示データのデータ値を信号線毎に反転して送信することを特徴とする付記１に記載の表示装置。
【０２７１】
（付記３）上記送信回路は、上記送信する表示データのデータ値が、少なくとも３クロックの期間、連続して切り替わる信号線数が、上記複数の信号線数の１／４より多い場合には、モード切替信号を送信するとともに、供給される表示データに応じて、１つ前に供給された表示データのデータ値を信号線毎に反転して送信することを特徴とする付記２に記載の表示装置。
（付記４）上記受信回路は、上記送信回路から送信されたモード切替信号に応じて、受信した表示データまたは１つ前に受信回路から表示部に出力した表示データを用いて、上記表示部に対して出力する表示データを生成することを特徴とする付記３に記載の表示装置。
【０２７２】
（付記５）表示部に画像を表示するための表示データを複数の信号線を介して送信するとともに、上記複数の信号線を介して送信される表示データのデータ値を上記信号線毎に反転したか否かを示すデータ反転信号を送信する送信回路を備えることを特徴とする表示装置の駆動回路。
【０２７３】
（付記６）上記送信回路は、送信する上記表示データのデータ値が１つ前に送信した表示データのデータ値に対して反転する信号線数を検出し、検出結果に応じて、１つ前に送信したデータ反転信号に対して上記データ反転信号を反転して送信する反転信号数検出回路と、
上記反転信号数検出回路から送信するデータ反転信号に応じて、上記送信する表示データのデータ値を信号線毎に反転して送信する出力信号処理回路とを備えることを特徴とする付記５に記載の表示装置の駆動回路。
（付記７）上記反転信号数検出回路は、上記検出した信号線数が上記複数の信号線数の１／２より多いときに、上記データ反転信号を反転することを特徴とする付記６に記載の表示装置の駆動回路。
【０２７４】
（付記８）上記送信回路は、上記送信する表示データのデータ値が、少なくとも３クロックの期間、連続して切り替わる信号線数を検出する検出回路と、
上記検出回路により検出された信号線数が、所定の信号線数より多いか否か判定し、上記判定の結果、上記検出された信号線数が上記所定の信号線数より多い場合に、モード切替信号を送信する判定回路とを備えることを特徴とする付記５に記載の表示装置の駆動回路。
（付記９）上記判定回路は、上記検出回路により検出された信号線数が、上記複数の信号線数の１／４以上であるか否かを判定することを特徴とする付記８に記載の表示装置の駆動回路。
【０２７５】
（付記１０）上記検出回路は、さらに上記送信する表示データのデータ値が切り替わった後、少なくとも２クロックの期間、データ値が同じ値である信号線数を検出し、
上記判定回路は、上記検出回路により検出された表示データのデータ値が、少なくとも３クロックの期間、連続して切り替わる信号線数が、所定の信号線数より多いか否か判定するとともに、表示データのデータ値が切り替わったのち、少なくとも２クロックの期間、データ値が同じ値である信号線数よりも多いか否か判定し、上記判定結果に応じて上記モード切替信号を送信することを特徴とする付記８に記載の表示装置の駆動回路。
【０２７６】
（付記１１）上記送信回路は、上記モード切替信号を送信する際に、送信する上記表示データのデータ値が１つ前に送信した表示データのデータ値に対して反転する信号線数が、上記複数の信号線数の１／２より多い場合には、さらにモード切替データ反転信号を送信することを特徴とする付記８に記載の表示装置の駆動回路。
【０２７７】
（付記１２）複数の信号線を介して送信された表示部に画像を表示するための表示データと、上記表示データのデータ値を上記信号線毎に反転したか否かを示すデータ反転信号とを受信し、上記受信したデータ反転信号に応じて、上記受信した表示データのデータ値を信号線毎に反転する受信回路を備えることを特徴とする表示装置の駆動回路。
【０２７８】
（付記１３）上記受信回路は、上記受信した表示データに基づいて、上記表示部を制御するための制御信号を生成する制御回路を備え、
上記制御回路は、上記データ反転信号に応じて、上記受信した表示データのデータ値を信号線毎に反転して上記表示部に対して出力する入力信号処理回路を備えることを特徴とする付記１２に記載の表示装置の駆動回路。
（付記１４）上記受信回路は、上記受信した表示データに基づいて、上記表示部を駆動する表示部駆動回路であることを特徴とする付記１２に記載の表示装置の駆動回路。
【０２７９】
（付記１５）上記受信回路は、モード切替信号を受信し、上記受信したモード切替信号に応じて、上記受信した表示データ、または１つ前に受信回路から表示部に対して出力した表示データに基づいて、上記表示部に対して出力する表示データを生成することを特徴とする付記１２に記載の表示装置の駆動回路。
【０２８０】
（付記１６）入力されるクロック信号にスペクトラム拡散処理を施す機能を有し、上記スペクトラム拡散処理を施したクロック信号に同期した表示データを表示部に対して供給可能な表示装置であって、
入力されるスペクトラム拡散処理制御信号に応じて、上記スペクトラム拡散処理を施す機能を有効にするか否か選択するようにしたことを特徴とする表示装置。
（付記１７）上記スペクトラム拡散処理制御信号に応じて、上記入力されるクロック信号および上記入力されるクロック信号に同期した表示データの組、または上記スペクトラム拡散処理を施したクロック信号および上記スペクトラム拡散処理を施したクロック信号に同期した表示データの組を選択し、選択したクロック信号に基づいて、選択した表示データを上記表示部に対して供給することを特徴とする付記１６に記載の表示装置。
【０２８１】
（付記１８）上記入力されるクロック信号に同期した表示データと、スペクトラム拡散処理を施したクロック信号に同期した表示データとがそれぞれ入力される第１のセレクタと、
上記入力されるクロック信号と、上記スペクトラム拡散処理を施したクロック信号とがそれぞれ入力される第２のセレクタとを備え、
上記第１および第２のセレクタは、上記スペクトラム拡散処理制御信号に応じて、上記入力されるクロック信号および入力されるクロック信号に同期した表示データの組、または上記スペクトラム拡散処理を施したクロック信号およびスペクトラム拡散処理を施したクロック信号に同期した表示データの組を選択し、選択したクロック信号に基づいて、選択した表示データを上記表示部に対して供給することを特徴とする付記１６に記載の表示装置。
【０２８２】
（付記１９）入力されるクロック信号にスペクトラム拡散処理を施す機能を有し、上記スペクトラム拡散処理を施したクロック信号に同期した表示データを表示部に対して供給可能な表示装置であって、
上記入力されるクロック信号にスペクトラム拡散処理が施されているか否か検出し、上記検出結果に応じて、上記スペクトラム拡散処理を施す機能を有効にするか否か選択するようにしたことを特徴とする表示装置。
（付記２０）上記入力されるクロック信号にスペクトラム拡散処理が施されているか否か検出した検出結果に応じて、上記入力されるクロック信号および上記入力されるクロック信号に同期した表示データの組、または上記スペクトラム拡散処理を施したクロック信号および上記スペクトラム拡散処理を施したクロック信号に同期した表示データの組を選択し、選択したクロック信号に基づいて、選択した表示データを上記表示部に対して供給することを特徴とする付記１９に記載の表示装置。
【０２８３】
（付記２１）上記入力されるクロック信号に基づいて生成されたクロック信号の周波数と、上記入力されるクロック信号の周波数とを比較する比較回路と、
上記比較回路による比較結果に基づいて、上記入力されるクロック信号にスペクトラム拡散処理が施されているか否か検出するスペクトラム拡散処理検出回路とを備えることを特徴とする付記１９に記載の表示装置。
（付記２２）上記入力されるクロック信号に基づいて生成されたクロック信号と上記入力されるクロック信号との位相差に応じた信号を出力する位相比較回路と、
上記位相比較回路から出力される位相差に応じた信号に基づいて、上記入力されるクロック信号にスペクトラム拡散処理が施されているか否か検出するスペクトラム拡散処理検出回路とを備えることを特徴とする付記１９に記載の表示装置。
【０２８４】
（付記２３）矩形波のクロック信号に所定の処理を施し、正弦波の信号に変換して送信する送信回路と、
上記送信回路から送信された上記正弦波の信号を受信して、上記受信した正弦波の信号に上記所定の処理とは逆の処理を施して、上記矩形波のクロック信号を復元する受信回路とを備えることを特徴とする信号伝送システム。
【０２８５】
（付記２４）矩形波のクロック信号に所定の処理を施し、正弦波の信号に変換して送信することを特徴とする信号伝送装置。
（付記２５）上記矩形波のクロック信号にフーリエ変換を施すフーリエ変換回路と、
上記フーリエ変換回路より出力される信号から基本周波数成分を抽出して基本周波数成分からなる正弦波の信号を送信する周波数成分抽出回路とを備えることを特徴とする付記２４に記載の信号伝送装置。
【０２８６】
（付記２６）上記周波数成分抽出回路から出力される正弦波の信号の電圧振幅を圧縮する圧縮回路をさらに備えることを特徴とする付記２５に記載の信号伝送装置。
【０２８７】
（付記２７）複数の上記矩形波のクロック信号をそれぞれ変換した複数の正弦波の信号の１つを基準信号として、上記基準信号の位相と上記複数の正弦波の信号の位相と比較する位相比較回路と、
上記位相比較回路による比較結果に基づいて、上記基準信号と同位相の正弦波の信号の数と、上記基準信号と逆位相の正弦波の信号の数とが、略同数となるように上記複数の正弦波の信号の位相を反転させるための位相制御回路とを備えることを特徴とする付記２４に記載の信号伝送装置。
【０２８８】
（付記２８）送信された正弦波の信号を受信して、上記受信した正弦波の信号に所定の処理を施して、矩形波の信号を復元することを特徴とする信号伝送装置。
（付記２９）上記受信した正弦波の信号は、基本周波数成分からなる正弦波の信号であり、
上記基本周波数成分からなる正弦波の信号に基づいて、上記基本周波数の整数倍の周波数の正弦波の信号を複数生成する正弦波生成回路と、
上記正弦波生成回路により生成された複数の正弦波の信号を互いに加算する加算回路と、
上記加算回路により加算された信号に逆フーリエ変換を施す逆フーリエ変換回路とを備えることを特徴とする付記２８に記載の信号伝送装置。
【０２８９】
（付記３０）上記正弦波生成回路は、上記受信した基本周波数成分からなる正弦波の信号に基づいて、上記基本周波数の奇数倍の周波数の正弦波の信号を複数生成することを特徴とする付記２９に記載の信号伝送装置。
（付記３１）上記受信した基本周波数成分からなる正弦波の信号の電圧振幅を増幅する復元回路をさらに備えることを特徴とする付記２９に記載の信号伝送装置。
【０２９０】
（付記３２）矩形波のクロック信号およびデータ信号に所定の処理を施し、正弦波の信号に変換してそれぞれ送信する送信回路と、
上記送信回路からそれぞれ送信された上記正弦波の信号を受信して、上記受信した正弦波の信号に上記所定の処理とは逆の処理を施して、上記矩形波のクロック信号およびデータ信号をそれぞれ復元する受信回路とを備えることを特徴とする信号伝送システム。
【０２９１】
（付記３３）マトリクス状に配置された表示画素により構成される表示部に画像を表示するための表示データを複数の信号線を介して送信するとともに、上記複数の信号線を介して送信される表示データのデータ値を上記信号線毎に反転したか否かを示すデータ反転信号を送信し、
上記送信された表示データおよびデータ反転信号を受信し、
上記受信したデータ反転信号に応じて、上記受信した表示データのデータ値を信号線毎に反転することを特徴とする表示装置の信号伝送方法。
【０２９２】
（付記３４）マトリクス状に配置された表示画素により構成される表示部に画像を表示するための複数の信号線を介して送信する表示データのデータ値が１つ前に送信した表示データのデータ値に対して反転する信号線数を検出し、
上記検出した反転する信号線数が、上記複数の信号線数の１／２より多い場合には、１つ前に送信したデータ反転信号に対して上記データ反転信号を反転し、
上記反転したデータ反転信号に応じて、上記送信する表示データのデータ値を信号線毎に反転して送信するとともに、上記反転したデータ反転信号を送信し、
上記送信された表示データおよび反転したデータ反転信号を受信し、
上記受信したデータ反転信号に応じて、上記受信した表示データのデータ値を信号線毎に反転することを特徴とする表示装置の信号伝送方法。
【０２９３】
（付記３５）マトリクス状に配置された表示画素により構成される表示部に画像を表示するための複数の信号線を介して送信する表示データのデータ値が、少なくとも３クロックの期間、連続して切り替わる信号線数を検出し、
上記検出した連続して切り替わる信号線数が、上記複数の信号線数の１／４より多い場合には、モード切替信号を送信するとともに、供給される表示データに応じて、１つ前に供給された表示データのデータ値を信号線毎に反転して送信することを特徴とする表示装置の信号伝送方法。
【０２９４】
（付記３６）表示部に画像を表示するための表示データを複数の信号線を介して送信するとともに、上記複数の信号線を介して送信される表示データのデータ値を上記信号線毎に反転したか否かを示すデータ反転信号を送信することを特徴とする表示装置の信号伝送方法。
（付記３７）送信する上記表示データのデータ値が１つ前に送信した表示データのデータ値に対して反転する信号線数を検出し、
上記検出結果に応じて、１つ前に送信したデータ反転信号に対して上記データ反転信号を反転し、
上記反転したデータ反転信号に応じて、上記送信する表示データのデータ値を信号線毎に反転して送信するとともに、上記反転したデータ反転信号を送信することを特徴とする付記３６に記載の表示装置の信号伝送方法。
【０２９５】
（付記３８）上記送信する表示データのデータ値が、少なくとも３クロックの期間、連続して切り替わる信号線数を検出し、
上記検出された信号線数が、所定の信号線数より多いか否か判定し、
上記判定の結果、上記検出された信号線数が上記所定の信号線数より多い場合に、モード切替信号を送信することを特徴とする付記３６に記載の表示装置の信号伝送方法。
（付記３９）複数の信号線を介して送信された表示部に画像を表示するための表示データと、上記表示データのデータ値を上記信号線毎に反転したか否かを示すデータ反転信号とを受信し、
上記受信したデータ反転信号に応じて、上記受信した表示データのデータ値を信号線毎に反転することを特徴とする表示装置の信号伝送方法。
【０２９６】
（付記４０）入力されるクロック信号にスペクトラム拡散処理を施す機能を有し、上記スペクトラム拡散処理を施したクロック信号に同期した表示データを表示部に対して供給可能な表示装置の信号伝送方法であって、
入力されるスペクトラム拡散処理制御信号に応じて、上記スペクトラム拡散処理を施す機能を有効にするか否か選択するようにしたことを特徴とする表示装置の信号伝送方法。
（付記４１）上記スペクトラム拡散処理制御信号に応じて、上記入力されるクロック信号および上記入力されるクロック信号に同期した表示データの組、または上記スペクトラム拡散処理を施したクロック信号および上記スペクトラム拡散処理を施したクロック信号に同期した表示データの組を選択し、
上記選択したクロック信号に基づいて、上記選択した表示データを上記表示部に対して供給することを特徴とする付記４０に記載の表示装置の信号伝送方法。
【０２９７】
（付記４２）入力されるクロック信号にスペクトラム拡散処理を施す機能を有し、上記スペクトラム拡散処理を施したクロック信号に同期した表示データを表示部に対して供給可能な表示装置の信号伝送方法であって、
上記入力されるクロック信号にスペクトラム拡散処理が施されているか否か検出し、
上記検出結果に応じて、上記スペクトラム拡散処理を施す機能を有効にするか否か選択するようにしたことを特徴とする表示装置の信号伝送方法。
（付記４３）上記入力されるクロック信号に基づいて生成されたクロック信号と上記入力されるクロック信号との位相差に応じた信号を出力し、
上記出力される位相差に応じた信号に基づいて、上記入力されるクロック信号にスペクトラム拡散処理が施されているか否か検出することを特徴とする付記４２に記載の表示装置の信号伝送方法。
【０２９８】
（付記４４）矩形波のクロック信号に所定の処理を施し、正弦波の信号に変換して送信し、
上記送信された上記正弦波の信号を受信し、
上記受信した正弦波の信号に上記所定の処理とは逆の処理を施して、上記矩形波のクロック信号を復元することを特徴とする信号伝送方法。
【０２９９】
（付記４５）矩形波のクロック信号に所定の処理を施し、正弦波の信号に変換して送信することを特徴とする信号伝送方法。
（付記４６）上記矩形波のクロック信号にフーリエ変換を施し、
上記フーリエ変換により得られた信号から基本周波数成分を抽出し、
上記抽出した基本周波数成分からなる正弦波の信号を送信することを特徴とする付記４５に記載の信号伝送方法。
【０３００】
（付記４７）正弦波の信号を受信して、上記受信した正弦波の信号に所定の処理を施して、矩形波の信号を復元することを特徴とする信号伝送方法。
（付記４８）上記受信した正弦波の信号は、基本周波数成分からなる正弦波の信号であり、
上記基本周波数成分からなる正弦波の信号に基づいて、上記基本周波数の整数倍の周波数の正弦波の信号を複数生成し、
上記生成された複数の正弦波の信号を互いに加算し、
上記加算された信号に逆フーリエ変換を施すことを特徴とする付記４７に記載の信号伝送方法。
【０３０１】
（付記４９）矩形波のクロック信号およびデータ信号に所定の処理を施して正弦波の信号に変換してそれぞれ送信し、
上記送信された上記正弦波の信号を受信し、
上記受信した正弦波の信号に上記所定の処理とは逆の処理を施して、上記矩形波のクロック信号およびデータ信号をそれぞれ復元することを特徴とする信号伝送方法。
【０３０２】
【発明の効果】
以上説明したように、本発明によれば、表示部に供給する表示データを複数の信号線を介して送信するとともに、上記複数の信号線を介して送信する表示データを反転したか否かを示すデータ反転信号を送信する送信回路と、受信したデータ反転信号に応じて、受信した表示データを反転する受信回路とを備え、送信回路は、送信する表示データが少なくとも３クロックの期間、連続して切り替わる信号線数が複数の信号線数の１／４より多い場合に、モード切替信号を送信するとともに、供給する表示データに応じて１つ前に供給した表示データを反転して送信する。これにより、データを送受信する際にデータが反転する信号線数を複数の信号線数の半分以下にし、単位時間当たりに信号線のデータが反転する頻度を減少させることができ、信号を転送する信号線から放射される電波量を低減することができる。
【図面の簡単な説明】
【図１】第１の実施形態による表示装置を適用した液晶表示装置の一構成例を示すブロック図である。
【図２】第１の実施形態におけるビデオ信号変換回路の構成例を示すブロック図である。
【図３】第１の実施形態におけるＬＣＤモジュールの構成例を示すブロック図である。
【図４】第１の実施形態におけるデータ反転駆動の原理を説明するための回路図である。
【図５】図４に示す回路の真理値表を示す図である。
【図６】第１の実施形態におけるデータ反転駆動の原理を説明するためのタイミングチャートである。
【図７】第１の実施形態におけるデータ反転駆動の一例を示す図である。
【図８】第２の実施形態におけるＬＣＤモジュールの構成例を示すブロック図である。
【図９】第３の実施形態による表示装置を適用した液晶表示装置のＬＣＤモジュールの構成例を示すブロック図である。
【図１０】送信側の反転選択回路の真理値表を示す図である。
【図１１】受信側の反転選択回路の真理値表を示す図である。
【図１２】第３の実施形態におけるデータ反転検出回路（検出部）の構成例を示す図である。
【図１３】第３の実施形態におけるデータ反転検出回路（判定部）の構成例を示す図である。
【図１４】第３の実施形態におけるカウンタ回路の構成例を示す図である。
【図１５】第３の実施形態におけるモード切替判定回路の構成例を示す図である。
【図１６】第３の実施形態における送信側の反転選択回路の構成例を示す図である。
【図１７】第３の実施形態における受信側の反転選択回路の構成例を示す図である。
【図１８】第３の実施形態における液晶表示装置の動作の一例を示す図である。
【図１９】第３の実施形態における具体的な動作の一例を示す図である。
【図２０】第４の実施形態における液晶表示装置の動作の一例を示す図である。
【図２１】第４の実施形態における送信側の反転選択回路の構成例を示す図である。
【図２２】第４の実施形態における受信側の反転選択回路の構成例を示す図である。
【図２３】第５の実施形態による表示装置の構成例を示す図である。
【図２４】第６の実施形態による表示装置の構成例を示す図である。
【図２５】入力信号の一例を示す図である。
【図２６】矩形波のクロック信号を送信したときの放出電波量を示す図である。
【図２７】正弦波のクロック信号を送信したときの放出電波量を示す図である。
【図２８】第７の実施形態による信号伝送システムを適用する液晶表示装置の構成を示すブロック図である。
【図２９】第７の実施形態における送信部および受信部の構成例を示すブロック図である。
【図３０】第７の実施形態におけるシミュレーションモデルを示す図である。
【図３１】図３０に示すシミュレーションモデルにて矩形波の信号および正弦波の信号をそれぞれ送信したときの放出電波量を示す図である。
【図３２】第７の実施形態における送信部および受信部の他の構成例を示すブロック図である。
【図３３】図３２に示すオペアンプの周辺回路の構成の一例を示す図である。
【図３４】第８の実施形態による送信側の構成例を示すブロック図である。
【図３５】図３４に示した位相情報制御回路の構成を示すブロック図である。
【図３６】第８の実施形態による受信側の構成例を示すブロック図である。
【図３７】従来の液晶表示装置の構成例を示すブロック図である。
【図３８】従来の液晶表示装置の他の構成例を示すブロック図である。
【符号の説明】
１１  ビデオ信号発生器
１２  液晶表示装置
１３  ビデオ信号変換回路
１４  ＬＣＤモジュール
２１  ビデオ信号変換部
２２  反転信号数検出部
２３  出力信号処理部
３１  制御信号作成部
３２  入力信号処理部
３３  ゲート駆動部
３４  データ駆動部
３５  液晶パネル
３６  電源作成部
３７  基準電圧作成部
【図１】
0004618954.tif 000006
【図２】
0004618954.tif 000007
【図３】
0004618954.tif 000008
【図４】
0004618954.tif 000009
【図５】
0004618954.tif 000010
【図６】
0004618954.tif 000011
【図７】
0004618954.tif 000012
【図８】
0004618954.tif 000013
【図９】
0004618954.tif 000014
【図１０】
0004618954.tif 000015
【図１１】
0004618954.tif 000016
【図１２】
0004618954.tif 000017
【図１３】
0004618954.tif 000018
【図１４】
0004618954.tif 000019
【図１５】
0004618954.tif 000020
【図１６】
0004618954.tif 000021
【図１７】
0004618954.tif 000022
【図１８】
0004618954.tif 000023
【図１９】
0004618954.tif 000024
【図２０】
0004618954.tif 000025
【図２１】
0004618954.tif 000026
【図２２】
0004618954.tif 000027
【図２３】
0004618954.tif 000028
【図２４】
0004618954.tif 000029
【図２５】
0004618954.tif 000030
【図２６】
0004618954.tif 000031
【図２７】
0004618954.tif 000032
【図２８】
0004618954.tif 000033
【図２９】
0004618954.tif 000034
【図３０】
0004618954.tif 000035
【図３１】
0004618954.tif 000036
【図３２】
0004618954.tif 000037
【図３３】
0004618954.tif 000038
【図３４】
0004618954.tif 000039
【図３５】
0004618954.tif 000040
【図３６】
0004618954.tif 000041
【図３７】
0004618954.tif 000042
【図３８】
0004618954.tif 000043