(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された絶縁層と、
前記絶縁層上に、エピタキシャル成長により形成されたＰ型のシリコン層からなる低濃度層と、
前記低濃度層に形成されていて前記絶縁層に達する素子分離領域と、
前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の前記絶縁層側に形成されていて前記低濃度層よりも高濃度のＰ型の埋め込み層と、
前記絶縁層と前記素子分離領域で囲まれた前記低濃度層に形成されていて前記埋め込み層に達するアノード取り出し領域と、
イオン注入法により、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の上部にＮ型不純物を導入し、それぞれが分離されて形成された複数のＮ型シリコン層からなるカソードと、を備え、
前記アノード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のカソードを挟んで対向するように配置し、
前記複数のカソードと前記低濃度層によって複数のフォトダイオードを構成し、
前記埋め込み層、前記低濃度層および前記アノード取り出し領域によってアノードを構成する半導体装置。
【請求項２】
半導体基板上に形成された絶縁層と、
前記絶縁層上に、エピタキシャル成長により形成されたＮ型のシリコン層からなる低濃度層と、
前記低濃度層に形成されていて前記絶縁層に達する素子分離領域と、
前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の前記絶縁層側に形成されていて前記低濃度層よりも高濃度のＮ型の埋め込み層と、
前記絶縁層と前記素子分離領域で囲まれた前記低濃度層に形成されていて前記埋め込み層に達するカソード取り出し領域と、
イオン注入法により、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の上部にＰ型不純物を導入し、それぞれが分離されて形成されたＰ型シリコン層からなる複数のアノードと、を備え、
前記カソード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のアノードを挟んで対向するように配置し、
前記複数のアノードと前記低濃度層によって複数のフォトダイオードを構成し、
前記埋め込み層、前記低濃度層および前記カソード取り出し領域によってカソードを構成する半導体装置。
【請求項３】
前記埋め込み層および前記低濃度層の厚さは光の吸収長よりも長いことを特徴とする請求項１又は請求項２記載の半導体装置。
【請求項４】
半導体基板に形成された絶縁層上にアノードを形成するＰ型の埋め込み層を形成する工程と、
前記埋め込み層上に、前記埋め込み層よりも低濃度のＰ型のシリコン層からなる低濃度層を、エピタキシャル成長により形成する工程と、
前記埋め込み層に前記絶縁層に達するアノード取り出し領域を形成する工程と、
前記低濃度層および前記埋め込み層を分離して独立したアノード領域を区画するもので、前記絶縁層に達する素子分離領域を形成する工程と、
イオン注入法により、前記低濃度層にＮ型不純物を導入し、フォトダイオードのカソードとなるＮ型シリコン層を形成する工程と、を有し、
前記複数のカソードと前記低濃度層で複数のフォトダイオードを形成し、
前記埋め込み層、前記低濃度層および前記アノード取り出し領域によってアノードを形成し、
前記アノード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のカソードを挟んで対向するように配置する半導体装置の製造方法。
【請求項５】
半導体基板に形成された絶縁層上にカソードを形成するＮ型の埋め込み層を形成する工程と、
前記埋め込み層上に、前記埋め込み層よりも低濃度のＮ型のシリコン層からなる低濃度層を、エピタキシャル成長により形成する工程と、
前記埋め込み層に前記絶縁層に達するカソード取り出し領域を形成する工程と、
前記低濃度層および前記埋め込み層を分離して独立したカソード領域を区画するもので、前記絶縁層に達する素子分離領域を形成する工程と、
イオン注入法により、前記低濃度層にＰ型不純物を導入し、フォトダイオードのアノードとなるＰ型シリコン層を形成する工程と、を有し、
前記複数のアノードと前記低濃度層で複数のフォトダイオードを形成し、
前記埋め込み層、前記低濃度層および前記カソード取り出し領域によってカソードを形成し、
前記カソード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のアノードを挟んで対向するように配置する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、フォトディテクター素子としてのフォトダイオードと、バイポーラ集積回路またはＭＯＳ集積回路等の半導体集積回路とが同一半導体基板上に形成された、いわゆるフォトディテクター集積回路を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
フォトディテクター集積回路（フォトディテクターＩＣ）を有する半導体装置は、フォトディテクター素子としてのフォトダイオードが光を電流に変え、ＩＶ（電流→電圧）変換、マトリックス回路等の信号処理を行う半導体装置である。
【０００３】
以下、従来のフォトディテクターＩＣ半導体装置を、図２４を用いて説明する。
【０００４】
図２４に示すように、フォトダイオード２０１〜２０４は、Ｐ型シリコン基板２１０とＰ型埋め込み層２１１と、前記Ｐ型シリコン基板２１０とＰ型埋め込み層２１１上に形成された低濃度のＰ型エピタキシャル層２１２によりアノードを形成し、Ｎ型カソード領域２１４により、複数のカソード（図２４では２個）が形成されている（例えば、特許文献１、２参照。）。またアノードの取り出しは、Ｐ型アノード取り出し領域２１３を用いて行っている。また、アノード取り出し領域２１３の外部は、信号処理を行う半導体集積回路を構成する素子（図示せず）が設けられている。
【０００５】
また、図２５に示すように、従来のフォトダイオード集積回路の回路機能は、個々のフォトダイオード２０１〜２０４からの出力を電流・電圧（ＩＶ）変換したのち、演算することによって、光ディスクのフォーカス・トラッキング信号を引き出し、加算アンプＡaddにて加算した出力を、光ディスクのデータ信号であるＲＦ（ＷＲＦ、ＲＲＦ）信号として取り出している。
【０００６】
【特許文献１】特開平１１−２６６０３３号公報
【特許文献２】特開２００１−６０７１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
解決しようとする問題点は、従来のフォトダイオード集積回路の回路機能が、個々のフォトダイオードからの出力を電流・電圧（ＩＶ）変換したのち、演算することによって、光ディスクのフォーカス・トラッキング信号を引き出し、加算した出力を、光ディスクのデータ信号であるＲＦ信号として取り出しているため、ＲＦ信号は、個々のフォトダイオードからの出力を電流・電圧変換してから加算、あるいは加算してから電流・電圧変換するという行為によって、ノイズが増大し、Ｓ／Ｎ比が厳しくなるという点である。また、Ｐ型基板は、個々のフォトダイオードの共通アノードとなっているが、Ｐ型基板からＲＦ信号を取り出そうとしても、Ｐ型基板が信号処理を行うバイポーラデバイスまたはＣＭＯＳデバイスから構成される回路のＧＮＤとして機能しているため、フォトダイオードの共通アノード出力を単独で取り出すことが困難な点である。また、前記図２４に示した従来構造のフォトダイオードでは、フォトダイオード２０１,２０２と、フォトダイオード２０３,２０４のアノードが共通であるためにフォトダイオード２０１,２０２と、フォトダイオード２０３,２０４の間のクロストークが生じる点である。これは、図２６に示すように、光スポットが３本当たるフォトダイオードパターンの事例では、４分割されたフォトダイオード３０１，３０２，３０３の間にクロストークが生じることが問題である。
【０００８】
本発明は、複数のフォトダイオードのカソードとアノードとを半導体基板と電気的に独立して形成し、複数のフォトダイオードが共通のアノード（カソード）を有するとともに複数の分離されたカソード（アノード）を有し、この共通のアノード（カソード）からの出力を複数に分割されたフォトダイオードの加算出力と等価に扱うことで、ＲＦ信号を個々のフォトダイオードからの出力を加算することなく取り出せるようにすることを課題とする。またクロストークを低減することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の第１の半導体装置は、半導体基板上に形成された絶縁層と、前記絶縁層上に、エピタキシャル成長により形成されたＰ型のシリコン層からなる低濃度層と、前記低濃度層に形成されていて前記絶縁層に達する素子分離領域と、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の前記絶縁層側に形成されていて前記低濃度層よりも高濃度のＰ型の埋め込み層と、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層に形成されていて前記埋め込み層に達するアノード取り出し領域と、イオン注入法により、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の上部にＮ型不純物を導入し、それぞれが分離されて形成された複数のＮ型シリコン層からなるカソードと、を備え、前記アノード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のカソードを挟んで対向するように配置し、前記複数のカソードと前記低濃度層によって複数のフォトダイオードを構成し、前記埋め込み層、前記低濃度層および前記アノード取り出し領域によってアノードを構成している。
また、本発明の第２の半導体装置は、半導体基板上に形成された絶縁層と、前記絶縁層上に、エピタキシャル成長により形成されたＮ型のシリコン層からなる低濃度層と、前記低濃度層に形成されていて前記絶縁層に達する素子分離領域と、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の前記絶縁層側に形成されていて前記低濃度層よりも高濃度のＮ型の埋め込み層と、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層に形成されていて前記埋め込み層に達するカソード取り出し領域と、イオン注入法により、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の上部にＰ型不純物を導入し、それぞれが分離されて形成されたＰ型シリコン層からなる複数のアノードと、を備え、前記カソード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のアノードを挟んで対向するように配置し、前記複数のアノードと前記低濃度層によって複数のフォトダイオードを構成し、前記埋め込み層、前記低濃度層および前記カソード取り出し領域によってカソードを構成している。
【００１０】
上記各半導体装置では、複数のフォトダイオードのカソードとアノードとが半導体基板と電気的に独立して形成されているので、アノード（またはカソード）からＲＦ信号を取り出せる。また、このアノード（カソード）からの出力を複数に分割されたフォトダイオードの加算出力と等価に扱うことで、ＲＦ信号を個々のフォトダイオードからの出力を加算することなく取り出せるようになっている。
【００１１】
本発明の半導体装置の第１の製造方法は、半導体基板に形成された絶縁層上にアノードを形成するＰ型の埋め込み層を形成する工程と、前記埋め込み層上に、前記埋め込み層よりも低濃度のＰ型のシリコン層からなる低濃度層を、エピタキシャル成長により形成する工程と、前記埋め込み層に前記絶縁層に達するアノード取り出し領域を形成する工程と、前記低濃度層および前記埋め込み層を分離して独立したアノード領域を区画するもので、前記絶縁層に達する素子分離領域を形成する工程と、イオン注入法により、前記低濃度層にＮ型不純物を導入し、フォトダイオードのカソードとなるＮ型シリコン層を形成する工程と、を有し、前記複数のカソードと前記低濃度層で複数のフォトダイオードを形成し、前記埋め込み層、前記低濃度層および前記アノード取り出し領域によってアノードを形成し、前記アノード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のカソードを挟んで対向するように配置することを特徴とする。
【００１２】
本発明の半導体装置の第２の製造方法は、半導体基板に形成された絶縁層上にカソードを形成するＮ型の埋め込み層を形成する工程と、前記埋め込み層上に、前記埋め込み層よりも低濃度のＮ型のシリコン層からなる低濃度層を、エピタキシャル成長により形成する工程と、前記埋め込み層に前記絶縁層に達するカソード取り出し領域を形成する工程と、前記低濃度層および前記埋め込み層を分離して独立したカソード領域を区画するもので、前記絶縁層に達する素子分離領域を形成する工程と、イオン注入法により、前記低濃度層にＰ型不純物を導入し、フォトダイオードのアノードとなるＰ型シリコン層を形成する工程と、を有し、前記複数のアノードと前記低濃度層で複数のフォトダイオードを形成し、前記埋め込み層、前記低濃度層および前記カソード取り出し領域によってカソードを形成し、前記カソード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のアノードを挟んで対向するように配置することを特徴とする。
【００１３】
上記半導体装置の第１、第２の製造方法では、半導体基板上に形成した絶縁層上にアノードもしくはカソードとなる埋め込み層と低濃度層とを形成し、絶縁層に達するように素子分離領域を形成するので、絶縁層および素子分離領域によって半導体基板と電気的に独立させた埋め込み層および低濃度層が形成され、その埋め込み層および低濃度層でアノードもしくはカソードが形成される。
【発明の効果】
【００１４】
本発明の半導体装置は、複数のフォトダイオードのカソードとアノードとが半導体基板と電気的に独立して形成されているため、分割されたカソード（またはアノード）からの出力は例えばフォーカス・トラッキング等の演算を行うための信号として用い、アノード（カソード）からの出力は加算アンプを経ずに直接ＲＦ信号として用いることができるので、ノイズを低減し、Ｓ／Ｎ比を向上させることができるという利点がある。またフォトダイオードを基板と独立した構造に構成できるので、フォトダイオード間のクロストークのない構造を提供できる。
【００１５】
本発明の半導体装置の製造方法は、複数のフォトダイオードのカソードとアノードとを半導体基板と電気的に独立して形成することができるため、分割されたカソード（またはアノード）からの出力は例えばフォーカス・トラッキング等の演算を行うための信号として用い、アノード（カソード）からの出力は加算アンプを経ずに直接ＲＦ信号として用いることができるような構成とすることができる。これによって、ノイズを低減し、Ｓ／Ｎ比を向上させることができたフォトダイオードを有する半導体装置を製造することができる。またフォトダイオードを基板と電気的に独立した構造に製造することができるので、フォトダイオード間のクロストークのない構造を提供できる。
【発明を実施するための最良の形態】
【００１６】
本発明の半導体装置に係る一実施の形態の第１例を、図１の概略構成断面図によって説明する。図１では、ＳＯＩ（Silicon on insulator）基板を用いて半導体基板との電気的分離を行ったもので、複数のフォトダイオードを有する半導体装置の一例を示す。
【００１７】
図１に示すように、半導体基板１１上に絶縁層１２が形成され、その絶縁層１２上にシリコン層が形成されたＳＯＩ（Silicon on insulator）基板を用いる。上記絶縁層１２には酸化シリコン膜が用いられている。上記シリコン層はＰ+型不純物が導入されている。このシリコン層をＰ+型の埋め込み層１３とする。この埋め込み層１３は、例えば１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下に不純物濃度が設定されている。上記埋め込み層１３上には埋め込み層１３よりも低濃度のＰ-型の低濃度層１４が形成されている。この低濃度層１４は例えばエピタキシャル成長により形成されたＰ-シリコン層で形成されていて、その不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定されている。上記埋め込み層１３および低濃度層１４からなる半導体領域の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。
【００１８】
このように、高濃度領域である埋め込み層１３の不純物濃度を設定することによって、埋め込み層１３の電気抵抗を低くし、周波数特性を伸ばすことができ、また低濃度層１４の不純物濃度を設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。
【００１９】
上記低濃度層１４には上記埋め込み層１３に達するアノード取り出し領域１５が形成されている。このアノード取り出し領域１５は、例えば低濃度層１３よりも高濃度のＰ+不純物層で形成されている。このＰ+不純物層の濃度は、例えば上記埋め込み層１３と同等に設定することができる。上記埋め込み層１３、低濃度層１４、アノード取り出し領域１５によって共通のアノード２１が構成されている。この共通のアノード２１は、上記低濃度層１４、埋め込み層１３に上記絶縁層１２に達する素子分離領域１６によって素子分離されている。この素子分離領域１６は、例えば深いトレンチ絶縁層（Deep Trench Isolation）によって形成されている。したがって、一つに共通のアノード２１は、素子分離領域１６および絶縁層１２によって隣接する共通のアノード２１および上記半導体基板１１と電気的に分離されている。
【００２０】
上記共通のアノード２１の低濃度層１４の上部には複数のカソード２２が形成されている。このカソード２２は、例えばＮ型層で形成されている。したがって、二つのフォトダイオード２０（２０ａ）、２０（２０ｂ）が形成されている。なお、図面では、一つの共通のアノード２１に二つのカソード２２ａ、２２ｂを形成したが、三つもしくは四つもしくはそれ以上のカソード２２（図示せず）を形成することもできる。
【００２１】
このように、ＳＯＩ基板を用いて、酸化シリコン膜からなる絶縁層１２に到達するDeep Trench Isolation構造の素子分離領域１６で素子分離することにより、フォトダイオード２０を半導体基板１１から完全に絶縁分離でき、フォトダイオード２０の共通のアノード２１からの出力は、カソード２２が分割された個々のフォトダイオードの加算信号として取り出すことが可能となる。
【００２２】
例えば、フォトダイオード２０は、光ディスク（図示せず）からの反射光（図示せず）を受け、共通のアノード２１からの出力は加算アンプを経ずに直接ＲＦ信号として扱うことができる。また複数に分割されたカソード２２からの出力は、フォーカス・トラッキング等の信号処理を行うことができる。
【００２３】
本発明の半導体装置１は、複数のフォトダイオード２０のカソード２２と共通のアノード２１とが半導体基板と電気的に独立して形成されているため、例えば図２の等価回路に示すように、共通のアノード２１からの出力は、加算アンプを経ずに直接ＲＦ信号として扱うことができる。すなわち共通のアノード２１からの出力を複数に分割されたフォトダイオード２０の加算出力と等価に扱うことで、個々のフォトダイオード２０からの出力を加算することなくＲＦ信号を取り出せるようになっている。また、複数の分割されたカソード２２からの出力はフォーカス・トラッキング等の演算を行うための信号として用いることができる。これによって、ノイズを低減し、Ｓ／Ｎ比、および周波数帯域を向上させることができるという利点がある。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード２０を半導体基板１１と独立した構造に構成できるので、フォトダイオード２０間のクロストークのない構造を提供できる。
【００２４】
次に、本発明の半導体装置に係る一実施の形態の第２例を、図３の概略構成断面図によって説明する。図３では、前記図１によって説明した半導体装置の変形例の一例を示す。
【００２５】
図３に示すように、半導体基板３１上に絶縁層３２が形成され、その絶縁層３２上にシリコン層が形成されたＳＯＩ（Silicon on insulator）基板を用いる。上記絶縁層３２には酸化シリコン膜が用いられている。上記シリコン層はＮ+型不純物が導入されている。このシリコン層をＮ+型の埋め込み層３３とする。この埋め込み層３３は、例えば１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下に不純物濃度が設定されている。上記埋め込み層３３上には埋め込み層３３よりも低濃度のＮ-型の低濃度層３４が形成されている。この低濃度層３４は例えばエピタキシャル成長により形成されたＮ-シリコン層で形成されていて、その不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定されている。上記埋め込み層３３および低濃度層３４からなる半導体領域の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。
【００２６】
このように、高濃度領域である埋め込み層３３の不純物濃度を設定することによって、埋め込み層３３の電気抵抗を低くし、周波数特性を伸ばすことができ、また低濃度層３４の不純物濃度を設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。
【００２７】
上記低濃度層３４には上記埋め込み層３３に達するカソード取り出し領域３５が形成されている。このカソード取り出し領域３５は、例えば低濃度層３３よりも高濃度のＮ+不純物層で形成されている。このＮ+不純物層の濃度は、例えば上記埋め込み層３３と同等に設定することができる。上記埋め込み層３３、低濃度層３４、カソード取り出し領域３５によって共通のカソード４１が構成されている。この共通のカソード４１は、上記低濃度層３４、埋め込み層３３に上記絶縁層３２に達する素子分離領域３６によって素子分離されている。この素子分離領域３６は、例えば深いトレンチ絶縁層（Deep Trench Isolation）によって形成されている。したがって、一つに共通のカソード４１は、素子分離領域３６および絶縁層３２によって隣接する共通のカソード４１および上記半導体基板３１と電気的に分離されている。
【００２８】
上記共通のカソード４１の低濃度層３４の上部には複数のアノード４２が形成されている。このアノード４２は、例えばＰ型層で形成されている。したがって、二つのフォトダイオード４０（４０ａ）、４０（４０ｂ）が形成されている。なお、図面では、一つの共通のカソード４１に二つのアノード４２ａ、４２ｂを形成したが、三つもしくは四つもしくはそれ以上のアノード４２（図示せず）を形成することもできる。
【００２９】
このように、ＳＯＩ基板を用いて、酸化シリコン膜からなる絶縁層３２に到達するDeep Trench Isolation構造の素子分離領域３６で素子分離することにより、フォトダイオード４０を半導体基板３１から完全に絶縁分離でき、フォトダイオード４０の共通のカソード４１からの出力は、アノード４２が分割された個々のフォトダイオード４０の加算信号として取り出すことが可能となる。
【００３０】
例えば、フォトダイオード４０は、光ディスク（図示せず）からの反射光（図示せず）を受け、共通のカソード４１からの出力は加算アンプを経ずに直接ＲＦ信号として扱うことができる。また複数に分割されたアノード４２からの出力は、フォーカス・トラッキング等の信号処理を行うことができる。
【００３１】
本発明の半導体装置２は、複数のフォトダイオード４０のアノード４２と共通のカソード４１とが半導体基板と電気的に独立して形成されているため、共通のカソード４１からの出力は、加算アンプを経ずに直接ＲＦ信号として扱うことができる。すなわち共通のカソード４１からの出力を複数に分割されたフォトダイオード４０の加算出力と等価に扱うことで、個々のフォトダイオード４０からの出力を加算することなくＲＦ信号を取り出せるようになっている。また、複数の分割されたアノード４２からの出力はフォーカス・トラッキング等の演算を行うための信号として用いることができる。これによって、ノイズを低減し、Ｓ／Ｎ比、および周波数帯域を向上させることができるという利点がある。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード４０を半導体基板３１と独立した構造に構成できるので、フォトダイオード４０間のクロストークのない構造を提供できる。
【００３２】
次に、半導体装置の一例を、図４の概略構成断面図によって説明する。図４では、埋め込み層と低濃度層からなるアノード（カソード）領域を半導体基板とＰＮ接合を利用した素子分離領域により分離した複数のフォトダイオードを有する半導体装置の一例を示す。
【００３３】
図４に示すように、Ｎ-型の半導体基板５１の上部にＮ+型の素子分離領域の下層５２が形成されているとともにＰ+型の埋め込み領域５３が形成されている。上記半導体基板５１には、例えばＮ-型のシリコン基板を用いる。また、上記素子分離領域の下層５２はＮ+型の不純物層で形成されている。上記埋め込み領域５３は、Ｎ+型の不純物層で形成されていて、その不純物濃度は１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下に設定されている。さらに、上記半導体基板５１上には上記埋め込み領域５３よりも低濃度のＰ-型の低濃度層５４が形成されていて、その不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定されている。また上記埋め込み領域５３の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。この埋め込み領域５３の厚さが光の吸収長よりも短いと、埋め込み領域５３と半導体基板５１との間に寄生フォトダイオードが生じ、その出力を検出することになる。この寄生フォトダイオードの出力を積極的に活用することもできる。
【００３４】
このように、高濃度領域である埋め込み領域５３の不純物濃度を設定することによって、埋め込み領域５３の電気抵抗を低くし、周波数特性を伸ばすことができ、また低濃度層５４の不純物濃度を設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。
【００３５】
上記低濃度層５４には上記埋め込み領域５３に達するアノード取り出し領域５５が形成されている。このアノード取り出し領域５５は、例えば低濃度層５４よりも高濃度のＰ+不純物層で形成されている。このＰ+不純物層の濃度は、例えば上記埋め込み領域５３と同等に設定することができる。上記埋め込み領域５３、低濃度層５４、アノード取り出し領域５５によって共通のアノード６１が構成されている。また、上記低濃度層５４には上記素子分離領域の下層５２に達する素子分離領域の上層５６が形成されている。この素子分離領域の上層５６は、例えば上記素子分離領域の下層５２と同等な高濃度のＮ+型の不純物層で形成されている。以下、素子分離領域の下層５２、上層５６を合わせて素子分離領域５７とする。
【００３６】
上記共通のアノード６１は、上記半導体基板５１、上記素子分離領域５７によって素子分離されている。すなわち、ＰＮ接合を利用した素子分離となっている。
【００３７】
上記共通のアノード６１の低濃度層５４の上部には複数のカソード６２が形成されている。このカソード６２は、例えばＮ型層で形成されている。したがって、二つのフォトダイオード６０（６０ａ）、６０（６０ｂ）が形成されている。なお、図面では、一つの共通のアノード６１に二つのカソード６２ａ、６２ｂを形成したが、三つもしくは四つもしくはそれ以上のカソード６２（図示せず）を形成することもできる。
【００３８】
このように、ＰＮ接合を用いた素子分離領域５７によって共通のアノード６１を素子分離することにより、フォトダイオード６０を半導体基板５１から完全に電気的に絶縁分離でき、フォトダイオード６０の共通のアノード６１からの出力は、カソード６２が分割された個々のフォトダイオードの加算信号として取り出すことが可能となる。
【００３９】
例えば、フォトダイオード６０は、光ディスク（図示せず）からの反射光（図示せず）を受け、共通のアノード６１からの出力は加算アンプを経ずに直接ＲＦ信号として扱うことができる。また複数に分割されたカソード６２からの出力は、フォーカス・トラッキング等の信号処理を行うことができる。
【００４０】
半導体装置３は、複数のフォトダイオード６０のカソード６２と共通のアノード６１とが半導体基板と電気的に独立して形成されているため、共通のアノード６１からの出力は、加算アンプを経ずに直接ＲＦ信号として扱うことができる。すなわち共通のアノード６１からの出力を複数に分割されたフォトダイオード６０の加算出力と等価に扱うことで、個々のフォトダイオード６０からの出力を加算することなくＲＦ信号を取り出せるようになっている。また、複数の分割されたカソード６２からの出力はフォーカス・トラッキング等の演算を行うための信号として用いることができる。これによって、ノイズを低減し、Ｓ／Ｎ比を向上させることができるという利点がある。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード６０を半導体基板５１と独立した構造に構成できるので、フォトダイオード６０間のクロストークのない構造を提供できる。
【００４１】
次に、半導体装置の一例を、図５の概略構成断面図によって説明する。図５では、前記図４によって説明した半導体装置の変形例の一例を示す。
【００４２】
図５に示すように、Ｐ-型の半導体基板７１の上部にＰ+型の素子分離領域の下層７２が形成されているとともにＮ+型の埋め込み領域７３が形成されている。上記半導体基板７１には、例えばＰ-型のシリコン基板を用いる。また、上記素子分離領域の下層７２はＰ+型の不純物層で形成されている。上記埋め込み層７３は、Ｐ+型の不純物層で形成されていて、その不純物濃度は１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下に設定されている。さらに、上記半導体基板７１上には上記埋め込み層７３よりも低濃度のＮ-型の低濃度層７４が形成されていて、その不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定されている。また上記埋め込み領域７３の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。この埋め込み領域７３の厚さが光の吸収長よりも短いと、埋め込み領域７３と半導体基板７１との間に寄生フォトダイオードが生じ、その出力を検出することになる。この寄生フォトダイオードの出力を積極的に活用することもできる。
【００４３】
このように、高濃度領域である埋め込み領域７３の不純物濃度を設定することによって、埋め込み領域７３の電気抵抗を低くし、周波数特性を伸ばすことができ、また低濃度層７４の不純物濃度を設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。
【００４４】
上記低濃度層７４には上記埋め込み領域７３に達するアノード取り出し領域７５が形成されている。このアノード取り出し領域７５は、例えば低濃度層７３よりも高濃度のＮ+不純物層で形成されている。このＮ+不純物層の濃度は、例えば上記埋め込み領域７３と同等に設定することができる。上記埋め込み領域７３、低濃度層７４、アノード取り出し領域７５によって共通のカソード８１が構成されている。また、上記低濃度層７４には上記素子分離領域の下層７２に達する素子分離領域の上層７６が形成されている。この素子分離領域の上層７６は、例えば上記素子分離領域の下層７２と同等な高濃度のＰ+型の不純物層で形成されている。以下、素子分離領域の下層７２、上層７６を合わせて素子分離領域７７とする。
【００４５】
上記共通のカソード８１は、上記半導体基板７１、上記素子分離領域７７によって素子分離されている。すなわち、ＰＮ接合を利用した素子分離となっている。
【００４６】
上記共通のカソード８１の低濃度層７４の上部には複数のアノード８２が形成されている。このアノード８２は、例えばＰ型層で形成されている。したがって、二つのフォトダイオード８０（８０ａ）、８０（８０ｂ）が形成されている。なお、図面では、一つの共通のカソード８１に二つのアノード８２ａ、８２ｂを形成したが、三つもしくは四つもしくはそれ以上のアノード８２（図示せず）を形成することもできる。
【００４７】
このように、ＰＮ接合を用いた素子分離領域７７によって共通のカソード８１を素子分離することにより、フォトダイオード８０を半導体基板７１から完全に電気的に絶縁分離でき、フォトダイオード８０の共通のカソード８１からの出力は、アノード８２が分割された個々のフォトダイオードの加算信号として取り出すことが可能となる。
【００４８】
例えば、フォトダイオード８０は、光ディスク（図示せず）からの反射光（図示せず）を受け、共通のカソード８１からの出力は加算アンプを経ずに直接ＲＦ信号として扱うことができる。また複数に分割されたアノード８２からの出力は、フォーカス・トラッキング等の信号処理を行うことができる。
【００４９】
半導体装置４は、複数のフォトダイオード８０のアノード８２と共通のカソード８１とが半導体基板と電気的に独立して形成されているため、共通のカソード８１からの出力は、加算アンプを経ずに直接ＲＦ信号として扱うことができる。すなわち共通のカソード８１からの出力を複数に分割されたフォトダイオード８０の加算出力と等価に扱うことで、個々のフォトダイオード８０からの出力を加算することなくＲＦ信号を取り出せるようになっている。また、複数の分割されたアノード８２からの出力はフォーカス・トラッキング等の演算を行うための信号として用いることができる。これによって、ノイズを低減し、Ｓ／Ｎ比、および周波数帯域を向上させることができるという利点がある。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード８０を半導体基板７１と独立した構造に構成できるので、フォトダイオード８０間のクロストークのない構造を提供できる。
【００５０】
次に、本発明の半導体装置の第１の製造方法に係る一実施の形態の一例を、図６〜図１０の製造工程断面図によって説明する。図６〜図１０では、ＳＯＩ（Silicon on insulator）基板を用いて半導体基板との電気的分離を行ったもので、複数のフォトダイオードを有する半導体装置の製造方法の一例を示す。すなわち、前記図１によって説明した半導体装置の製造方法を示す。
【００５１】
図６に示すように、半導体基板１１上に絶縁層１２が形成され、その絶縁層１２上にシリコン層が形成されたＳＯＩ（Silicon on insulator）基板を用いる。上記絶縁層１２には酸化シリコン膜が用いられている。上記シリコン層はＰ型不純物が導入されている。このシリコン層をＰ+型の埋め込み層１３とする。この埋め込み層１３は、例えば１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下の不純物濃度となるように、例えばＰ型不純物を導入して形成されている。例えば、１×１０19／ｃｍ3程度の濃度となるように、Ｐ型不純物を導入する。このように、高濃度領域である埋め込み層１３の不純物濃度を設定することによって、埋め込み層１３の電気抵抗を低くし、周波数特性を伸ばすことができる。
【００５２】
次に、図７に示すように、エピタキシャル成長法によって、上記埋め込み層１３上に埋め込み層１３よりも低濃度のＰ-型シリコン層からなる低濃度層１４を形成する。この低濃度層１４の不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定される。例えば、低濃度層１４は、Ｐ型のエピタキシャル層を２０μｍの厚さに７００Ω・ｃｍ程度となるように堆積することで形成される。また低濃度層１４の不純物濃度をこのように設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。さらに、上記埋め込み層１３および低濃度層１４からなる半導体領域の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。
【００５３】
次に、図８に示すように、上記低濃度層１４に上記埋め込み層１３に達するアノード取り出し領域１５を形成する。このアノード取り出し領域１５は、例えば低濃度層１３よりも高濃度のＰ不純物層で形成されている。このアノード取り出し領域１５の濃度は、例えば上記埋め込み層１３と同等に設定することができる。上記埋め込み層１３、低濃度層１４、アノード取り出し領域１５によって共通のアノード２１が構成される。
【００５４】
次に、図９に示すように、上記共通のアノード２１を分離するために、上記低濃度層１４、埋め込み層１３に上記絶縁層１２に達する素子分離領域１６を形成する。この素子分離領域１６は、例えば深いトレンチ絶縁層（Deep Trench Isolation）によって形成されている。例えば、リソグラフィー技術によりトレンチを形成するためのエッチングマスクを形成した後、そのエッチングマスクを用いたエッチングにより上記低濃度層１４、埋め込み層１３に上記絶縁層１２に達するトレンチを形成する。その後、トレンチ内部に絶縁層を形成し、低濃度層１４上に形成された余剰な絶縁層は、例えば化学的機械研磨（ＣＭＰ）によって除去する。上記絶縁層には、例えば酸化シリコンを用いることができる。例えば、酸化シリコンを用いる場合、トレンチ内壁を酸化して酸化層を形成し、その後、トレンチ内部をノンドープポリシリコンもしくは酸化シリコンで埋め込めばよい。このようにして、トレンチ内部に形成した絶縁層によって素子分離領域１６が形成される。したがって、一つに共通のアノード２１は、素子分離領域１６および絶縁層１２によって隣接する共通のアノード２１および上記半導体基板１１と電気的に分離されることになる。
【００５５】
次に、図１０に示すように、上記共通のアノード２１の低濃度層１４の上部に複数のカソード２２を形成する。このカソード２２は、例えばイオン注入法によりＮ型不純物を低濃度層１４の上層に導入してＮ型層を形成することにより形成される。なお、イオン注入の際には、前もって、低濃度層１４上にカソード２２を形成する領域上を開口したイオン注入マスクを形成し、このイオン注入マスクはイオン注入後に除去される。また、図面では、一つの共通のアノード２１に二つのカソード２２ａ、２２ｂを形成したが、三つもしくは四つもしくはそれ以上のカソード２２（図示せず）を形成することもできる。このようにして、共通のアノード２１に複数のカソード２２を形成することで複数のフォトダイオード２０（２０ａ）、２０（２０ｂ）を備えたもので、前記図１によって説明した半導体装置１が形成される。
【００５６】
上記半導体装置の第１の製造方法では、半導体基板１１上に形成した絶縁層１２上に共通のアノード２１となる埋め込み層１３と低濃度層１４とを形成し、絶縁層１２に達するように素子分離領域１６を形成するので、絶縁層１２および素子分離領域１６によって半導体基板１１と電気的に独立させた埋め込み層１３および低濃度層１４が形成され、その埋め込み層１３および低濃度層１４で共通のアノード２１が形成される。したがって、複数のフォトダイオードのカソード２２と共通のアノード２１とを半導体基板１１と電気的に独立して形成することができるため、分割されたカソード２２からの出力は例えばフォーカス・トラッキング等の演算を行うための信号として用い、共通のアノード２１からの出力は加算アンプを経ずに直接ＲＦ信号として用いることができるような構成とすることができる。これによって、ノイズを低減し、Ｓ／Ｎ比、および周波数帯域を向上させることができたフォトダイオードを有する半導体装置１を製造することができる。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード２０を半導体基板１１と独立した構造に製造することができるので、素子分離領域１６等により分離されたフォトダイオード間のクロストークのない構造を提供できる。
【００５７】
次に、本発明の半導体装置の第２の製造方法に係る一実施の形態の一例を、図１１〜図１５の製造工程断面図によって説明する。図１１〜図１５では、ＳＯＩ（Silicon on insulator）基板を用いて半導体基板との電気的分離を行ったもので、複数のフォトダイオードを有する半導体装置の製造方法の一例を示す。すなわち、前記図３によって説明した半導体装置の製造方法を示す。
【００５８】
図１１に示すように、半導体基板３１上に絶縁層３２が形成され、その絶縁層３２上にシリコン層が形成されたＳＯＩ（Silicon on insulator）基板を用いる。上記絶縁層３２には酸化シリコン膜が用いられている。上記シリコン層はＮ型不純物が導入されている。このシリコン層をＮ+型の埋め込み層３３とする。この埋め込み層３３は、例えば１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下の不純物濃度となるように、例えばＮ型不純物を導入して形成されている。例えば、１×１０19／ｃｍ3程度の濃度となるように、Ｎ型不純物を導入する。このように、高濃度領域である埋め込み層３３の不純物濃度を設定することによって、埋め込み層３３の電気抵抗を低くし、周波数特性を伸ばすことができる。
【００５９】
次に、図１２に示すように、エピタキシャル成長法によって、上記埋め込み層３３上に埋め込み層３３よりも低濃度のＮ-型シリコン層からなる低濃度層３４を形成する。この低濃度層３４の不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定される。例えば、低濃度層３４は、Ｎ型のエピタキシャル層を２０μｍの厚さに７００Ω・ｃｍ程度となるように堆積することで形成される。また低濃度層３４の不純物濃度をこのように設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。さらに、上記埋め込み層３３および低濃度層３４からなる半導体領域の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。
【００６０】
次に、図１３に示すように、上記低濃度層３４に上記埋め込み層３３に達するカソード取り出し領域３５を形成する。このカソード取り出し領域３５は、例えば低濃度層３３よりも高濃度のＮ不純物層で形成されている。このカソード取り出し領域３５の濃度は、例えば上記埋め込み層３３と同等に設定することができる。上記埋め込み層３３、低濃度層３４、カソード取り出し領域３５によって共通のカソード４１が構成される。
【００６１】
次に、図１４に示すように、上記共通のカソード４１を分離するために、上記低濃度層３４、埋め込み層３３に上記絶縁層３２に達する素子分離領域３６を形成する。この素子分離領域３６は、例えば深いトレンチ絶縁層（Deep Trench Isolation）によって形成されている。例えば、リソグラフィー技術によりトレンチを形成するためのエッチングマスクを形成した後、そのエッチングマスクを用いたエッチングにより上記低濃度層３４、埋め込み層３３に上記絶縁層３２に達するトレンチを形成する。その後、トレンチ内部に絶縁層を形成し、低濃度層３４上に形成された余剰な絶縁層は、例えば化学的機械研磨（ＣＭＰ）によって除去する。上記絶縁層には、例えば酸化シリコンを用いることができる。例えば、酸化シリコンを用いる場合、トレンチ内壁を酸化して酸化層を形成し、その後、トレンチ内部をノンドープポリシリコンもしくは酸化シリコンで埋め込めばよい。このようにして、トレンチ内部に形成した絶縁層によって素子分離領域３６が形成される。したがって、一つに共通のカソード４１は、素子分離領域３６および絶縁層３２によって隣接する共通のカソード４１および上記半導体基板３１と電気的に分離されることになる。
【００６２】
次に、図１５に示すように、上記共通のカソード４１の低濃度層３４の上部に複数のアノード４２を形成する。このアノード４２は、例えばイオン注入法によりＰ型不純物を低濃度層３４の上層に導入してＰ型層を形成することにより形成される。なお、イオン注入の際には、前もって、低濃度層３４上にアノード４２を形成する領域上を開口したイオン注入マスクを形成し、このイオン注入マスクはイオン注入後に除去される。また、図面では、一つの共通のカソード４１に二つのアノード４２（４２ａ）、４２（４２ｂ）を形成したが、三つもしくは四つもしくはそれ以上のアノード４２（図示せず）を形成することもできる。このようにして、このようにして、共通のカソード４１に複数のアノード４２を形成することで複数のフォトダイオード４０ａ、４０ｂを備えたもので、前記図３によって説明した半導体装置２が形成される。
【００６３】
上記半導体装置の第２の製造方法では、半導体基板３１上に形成した絶縁層３２上に共通のカソード４１となる埋め込み層３３と低濃度層３４とを形成し、絶縁層３２に達するように素子分離領域３６を形成するので、絶縁層３２および素子分離領域３６によって半導体基板３１と電気的に独立させた埋め込み層３３および低濃度層３４が形成され、その埋め込み層３３および低濃度層３４で共通のカソード４１が形成される。したがって、複数のフォトダイオードのアノード４２と共通のカソード４１とを半導体基板３１と電気的に独立して形成することができるため、分割されたアノード４２からの出力は例えばフォーカス・トラッキング等の演算を行うための信号として用い、共通のカソード４１からの出力は加算アンプを経ずに直接ＲＦ信号として用いることができるような構成とすることができる。これによって、ノイズを低減し、Ｓ／Ｎ比を向上させることができたフォトダイオードを有する半導体装置２を製造することができる。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード４０を半導体基板３１と独立した構造に製造することができるので、素子分離領域３６等により分離されたフォトダイオード間のクロストークのない構造を提供できる。
【００６４】
次に、半導体装置の第３の製造方法に係る一実施の形態の一例を、図１６〜図１９の製造工程断面図によって説明する。図１６〜図１９では、ＰＮ接合を用いて半導体基板との電気的分離を行ったもので、複数のフォトダイオードを有する半導体装置の製造方法の一例を示す。すなわち、前記図４によって説明した半導体装置の製造方法を示す。
【００６５】
図１６に示すように、Ｎ-型の半導体基板５１の上部にＮ+型の不純物層からなる素子分離領域の下層５２を形成する。この素子分離領域の下層５２は、例えばイオン注入法によって形成することができる。また上記素子分離領域の下層５２で区画分離される半導体基板５１の上部内にＰ+型の埋め込み領域５３を形成する。このＰ+型の埋め込み領域５３は例えば不純物拡散法、イオン注入法等の不純物ドーピング技術により形成することができる。上記埋め込み領域５３の不純物濃度は１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下に設定される。このように、高濃度領域である埋め込み領域５３の不純物濃度を設定することによって、埋め込み領域５３の電気抵抗を低くし、周波数特性を伸ばすことができる。
【００６６】
次に、図１７に示すように、上記半導体基板５１上には上記埋め込み領域５３よりも低濃度のＰ-型の低濃度層５４を形成する。この低濃度層５４は、例えばエピタキシャル成長法によって形成され、その不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定される。このように、低濃度層５４の不純物濃度を設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。また上記埋め込み領域５３の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。また、上記エピタキシャル成長では、先に形成されていた素子分離領域の下層５２および埋め込み領域５３の不純物が低濃度層５４中に拡散して、低濃度層５４中に延長形成される。
【００６７】
次に、図１８に示すように、上記低濃度層５４に上記埋め込み領域５３に達するアノード取り出し領域５５を形成する。このアノード取り出し領域５５は、例えば、イオン注入法により形成することができ、低濃度層５３よりも高濃度のＰ型不純物層とする。このＰ型不純物層の濃度は、例えば上記埋め込み領域５３と同等に設定することができる。これによって、上記埋め込み領域５３、低濃度層５４、アノード取り出し領域５５からなる共通のアノード６１が構成される。また、上記低濃度層５４に上記素子分離領域の下層５２に達する素子分離領域の上層５６を形成する。この素子分離領域の上層５６は、例えば、イオン注入法により形成することができ、上記素子分離領域の下層５２と同等な高濃度のＮ+型の不純物層で形成される。このようにして、素子分離領域の下層５２および上層５６からなる、ＰＮ接合型の素子分離領域５７が構成される。
【００６８】
したがって、上記共通のアノード６１は、上記半導体基板５１、上記素子分離領域５７によって、ＰＮ接合を利用して素子分離される。
【００６９】
次に、図１９に示すように、上記共通のアノード６１の低濃度層５４の上部に複数のカソード６２を形成する。このカソード６２は、例えばイオン注入法によりＮ型不純物を低濃度層５４の上層に導入してＮ型層を形成することにより形成される。なお、イオン注入の際には、前もって、低濃度層５４上にカソード６２を形成する領域上を開口したイオン注入マスクを形成し、このイオン注入マスクはイオン注入後に除去される。また、図面では、一つの共通のアノード６１に二つのカソード６２ａ、６２ｂを形成したが、三つもしくは四つもしくはそれ以上のカソード６２（図示せず）を形成することもできる。このようにして、共通のアノード６１に複数のカソード６２を形成することで複数のフォトダイオード６０（６０ａ）、６０（６０ｂ）を備えたもので、前記図４によって説明した半導体装置３が形成される。
【００７０】
このように、ＰＮ接合を用いた素子分離領域５７によって共通のアノード６１を素子分離することにより、フォトダイオード６０を半導体基板５１から完全に電気的に絶縁分離でき、フォトダイオード６０の共通のアノード６１からの出力は、カソード６２が分割された個々のフォトダイオードの加算信号として取り出すことが可能となる。
【００７１】
上記半導体装置の第３の製造方法では、半導体基板５１上に形成した低濃度層５４に半導体基板５１に達するＰＮ接合型の素子分離領域５７を形成するので、複数のフォトダイオード６０のカソード６２と共通のアノード６１とが半導体基板と電気的に独立して形成される。このため、分割されたカソード６２からの出力は例えばフォーカス・トラッキング等の演算を行うための信号として用い、共通のアノード６１からの出力は加算アンプを経ずに直接ＲＦ信号として用いることができるような構成とすることができる。これによって、ノイズを低減し、Ｓ／Ｎ比を向上させることができたフォトダイオードを有する半導体装置３を製造することができる。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード６０を半導体基板５１と独立した構造に製造することができるので、素子分離領域５７等により分離されたフォトダイオード間のクロストークのない構造を提供できる。
【００７２】
次に、半導体装置の第４の製造方法に係る一実施の形態の一例を、図２０〜図２３の製造工程断面図によって説明する。図２０〜図２３では、ＰＮ接合を用いて半導体基板との電気的分離を行ったもので、複数のフォトダイオードを有する半導体装置の製造方法の一例を示す。すなわち、前記図５によって説明した半導体装置の製造方法を示す。
【００７３】
図２０に示すように、Ｐ-型の半導体基板７１の上部にＰ+型の不純物層からなる素子分離領域の下層７２を形成する。この素子分離領域の下層７２は、例えばイオン注入法によって形成することができる。また上記素子分離領域の下層７２で区画分離される半導体基板７１の上部内にＮ+型の埋め込み領域７３を形成する。このＮ+型の埋め込み領域７３は例えば不純物拡散法、イオン注入法等の不純物ドーピング技術により形成することができる。上記埋め込み領域７３の不純物濃度は１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下に設定される。このように、高濃度領域である埋め込み領域７３の不純物濃度を設定することによって、埋め込み領域７３の電気抵抗を低くし、周波数特性を伸ばすことができる。
【００７４】
次に、図２１に示すように、上記半導体基板７１上には上記埋め込み領域７３よりも低濃度のＮ-型の低濃度層７４を形成する。この低濃度層７４は、例えばエピタキシャル成長法によって形成され、その不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定される。このように、低濃度層７４の不純物濃度を設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。また上記埋め込み領域７３の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。また、上記エピタキシャル成長では、先に形成されていた素子分離領域の下層７２および埋め込み領域７３の不純物が低濃度層７４中に拡散して、低濃度層７４中に延長形成される。
【００７５】
次に、図２２に示すように、上記低濃度層７４に上記埋め込み領域７３に達するカソード取り出し領域７５を形成する。このカソード取り出し領域７５は、例えば、イオン注入法により形成することができ、低濃度層７３よりも高濃度のＮ型不純物層とする。このＮ型不純物層の濃度は、例えば上記埋め込み領域７３と同等に設定することができる。これによって、上記埋め込み領域７３、低濃度層７４、カソード取り出し領域７５からなる共通のアノード８１が構成される。また、上記低濃度層７４に上記素子分離領域の下層７２に達する素子分離領域の上層７６を形成する。この素子分離領域の上層７６は、例えば、イオン注入法により形成することができ、上記素子分離領域の下層７２と同等な高濃度のＰ+型の不純物層で形成される。このようにして、素子分離領域の下層７２および上層７６からなる、ＰＮ接合型の素子分離領域７７が構成される。
【００７６】
したがって、上記共通のアノード８１は、上記半導体基板７１、上記素子分離領域７７によって、ＰＮ接合を利用して素子分離される。
【００７７】
次に、図２３に示すように、上記共通のカソード８１の低濃度層７４の上部に複数のアノード８２を形成する。このアノード８２は、例えばイオン注入法によりＮ型不純物を低濃度層７４の上層に導入してＰ型層を形成することにより形成される。なお、イオン注入の際には、前もって、低濃度層７４上にカソード８２を形成する領域上を開口したイオン注入マスクを形成し、このイオン注入マスクはイオン注入後に除去される。また、図面では、一つの共通のカソード８１に二つのアノード８２ａ、８２ｂを形成したが、三つもしくは四つもしくはそれ以上のアノード８２（図示せず）を形成することもできる。このようにして、共通のカソード８１に複数のアノード８２を形成することで複数のフォトダイオード８０ａ、８０ｂを備えたもので、前記図５によって説明した半導体装置４が形成される。
【００７８】
このように、ＰＮ接合を用いた素子分離領域７７によって共通のカソード８１を素子分離することにより、フォトダイオード８０を半導体基板７１から完全に電気的に絶縁分離でき、フォトダイオード８０の共通のカソード８１からの出力は、アノード８２が分割された個々のフォトダイオードの加算信号として取り出すことが可能となる。
【００７９】
上記半導体装置の第４の製造方法では、半導体基板７１上に形成した低濃度層７４に半導体基板７１に達するＰＮ接合型の素子分離領域７７を形成するので、複数のフォトダイオード８０のアノード８２と共通のカソード８１とが半導体基板と電気的に独立して形成される。このため、分割されたアノード８２からの出力は例えばフォーカス・トラッキング等の演算を行うための信号として用い、共通のカソード８１からの出力は加算アンプを経ずに直接ＲＦ信号として用いることができるような構成とすることができる。これによって、ノイズを低減し、Ｓ／Ｎ比を向上させることができたフォトダイオードを有する半導体装置４を製造することができる。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード８０を半導体基板７１と独立した構造に製造することができるので、素子分離領域７７等により分離されたフォトダイオード間のクロストークのない構造を提供できる。
【００８０】
上記各第１〜第４の製造方法において、同一の半導体基板１１、３１、５１、７１にフォトダイオード２０、４０、６０、８０と共に混載するバイポーラ素子（図示せず）またはＣＭＯＳ素子（図示せず）は、一般的な製造方法に従って素子形成を行うことができる。その素子形成は、フォトダイオード２０、４０、６０、８０を形成した後に行ってもよく、また、素子形成を行う際に、フォトダイオード２０、４０、６０、８０の構成部品と共通化できる構成部品は、フォトダイオード２０、４０、６０、８０のプロセス時に行うこともできる。
【図面の簡単な説明】
【００８１】
【図１】本発明の半導体装置に係る一実施の形態の第１例を示した概略構成断面図である。
【図２】本発明の半導体装置に係る一実施の形態の第１例を示した等価回路図である。
【図３】本発明の半導体装置に係る一実施の形態の第１２例を示した概略構成断面図である。
【図４】半導体装置の一例を示した概略構成断面図である。
【図５】半導体装置の一例を示した概略構成断面図である。
【図６】本発明の半導体装置の第１の製造方法に係る一実施の形態の一例を示した製造工程断面図である。
【図７】本発明の半導体装置の第１の製造方法に係る一実施の形態の一例を示した製造工程断面図である。
【図８】本発明の半導体装置の第１の製造方法に係る一実施の形態の一例を示した製造工程断面図である。
【図９】本発明の半導体装置の第１の製造方法に係る一実施の形態の一例を示した製造工程断面図である。
【図１０】本発明の半導体装置の第１の製造方法に係る一実施の形態の一例を示した製造工程断面図である。
【図１１】本発明の半導体装置の第２の製造方法に係る一実施の形態の一例を示した製造工程断面図である。
【図１２】本発明の半導体装置の第２の製造方法に係る一実施の形態の一例を示した製造工程断面図である。
【図１３】本発明の半導体装置の第２の製造方法に係る一実施の形態の一例を示した製造工程断面図である。
【図１４】本発明の半導体装置の第２の製造方法に係る一実施の形態の一例を示した製造工程断面図である。
【図１５】本発明の半導体装置の第２の製造方法に係る一実施の形態の一例を示した製造工程断面図である。
【図１６】本発明の半導体装置の第３の製造方法に係る一実施の形態の一例を示した製造工程断面図である。
【図１７】半導体装置の製造方法に係る一例を示した製造工程断面図である。
【図１８】半導体装置の製造方法に係る一例を示した製造工程断面図である。
【図１９】半導体装置の製造方法に係る一例を示した製造工程断面図である。
【図２０】半導体装置の製造方法に係る一例を示した製造工程断面図である。
【図２１】半導体装置の製造方法に係る一例を示した製造工程断面図である。
【図２２】半導体装置の製造方法に係る一例を示した製造工程断面図である。
【図２３】半導体装置の製造方法に係る一例を示した製造工程断面図である。
【図２４】従来のフォトディテクターＩＣ半導体装置の一例を示した概略構成断面図である。
【図２５】従来のフォトダイオード集積回路の一例を示した回路図である。
【図２６】クロストークを説明するためのフォトダイオードのレイアウト図である。
【符号の説明】
【００８２】
１…半導体装置、１１…半導体基板、２０…フォトダイオード、２１…共通のアノード、２２…カソード
【図１】
0004618064.tif 000002
【図２】
0004618064.tif 000003
【図３】
0004618064.tif 000004
【図４】
0004618064.tif 000005
【図５】
0004618064.tif 000006
【図６】
0004618064.tif 000007
【図７】
0004618064.tif 000008
【図８】
0004618064.tif 000009
【図９】
0004618064.tif 000010
【図１０】
0004618064.tif 000011
【図１１】
0004618064.tif 000012
【図１２】
0004618064.tif 000013
【図１３】
0004618064.tif 000014
【図１４】
0004618064.tif 000015
【図１５】
0004618064.tif 000016
【図１６】
0004618064.tif 000017
【図１７】
0004618064.tif 000018
【図１８】
0004618064.tif 000019
【図１９】
0004618064.tif 000020
【図２０】
0004618064.tif 000021
【図２１】
0004618064.tif 000022
【図２２】
0004618064.tif 000023
【図２３】
0004618064.tif 000024
【図２４】
0004618064.tif 000025
【図２５】
0004618064.tif 000026
【図２６】
0004618064.tif 000027