(57)【特許請求の範囲】
【請求項１】
スイッチング制御されたバイアス電圧を伝達するスキャンラインと、
第１電極と制御電極とが共通接続され、第２電極が前記スキャンラインに接続され、外部光の入射に応じて、前記バイアス電圧の印加の下で光感知信号を出力する光感知素子と、
前記光感知素子の前記第１電極に接続され、前記光感知信号を伝達する読み出しラインと、
を含むことを特徴とする光感知パネル。
【請求項２】
前記バイアス電圧を伝達するバイアスラインと、
スイッチング信号に応答して前記バイアス電圧の出力を制御するスイッチング素子と、
をさらに含むことを特徴とする請求項１記載の光感知パネル。
【請求項３】
前記スイッチング信号を順次に出力するシフトレジスタをさらに含むことを特徴とする請求項２記載の光感知パネル。
【請求項４】
スキャン信号を出力するスキャン駆動部と、
前記スキャン信号に対応するバイアス電圧を伝達する複数の光感知用スキャンラインと、
前記光感知用スキャンラインに交差する複数の読み出しラインと、第１電極と制御電極とが共通接続され、第２電極が前記光感知用スキャンラインに接続され、前記第１電極が前記読み出しラインに接続された光感知素子とを含み、外部光の入射に応じて、前記バイアス電圧の印加の下で光感知信号を出力する光感知パネルと、
前記読み出しラインを通じて伝達される光感知信号を抽出する読み出し駆動部と、
を含むことを特徴とする光感知装置。
【請求項５】
前記光感知パネルは、
ゲート信号を伝達する表示用スキャンラインと、
前記表示用スキャンラインと交差するデータラインと、
前記表示用スキャンラインとデータラインによって画定される領域に形成されたスイッチング素子と、
前記スイッチング素子に接続された液晶キャパシタと、
をさらに含むことを特徴とする請求項４記載の光感知装置。
【請求項６】
前記ゲート信号は、前記スキャン信号と同一であることを特徴とする請求項５記載の光感知装置。
【請求項７】
前記ゲート信号は前記スキャン信号とは相違し、
前記ゲート信号を順次に出力するゲート駆動部をさらに含む
ことを特徴とする請求項５記載の光感知装置。
【請求項８】
前記ゲート駆動部は前記光感知パネル上に形成されることを特徴とする請求項７記載の光感知装置。
【請求項９】
前記ゲート駆動部は、印刷回路基板上に形成され、前記印刷回路基板は軟性印刷回路基板を通じて前記光感知パネルと電気的に接続されることを特徴とする請求項７記載の光感知装置。
【請求項１０】
前記光感知素子は複数個形成されて有効領域を画定し、前記有効領域の周囲に周辺領域が形成され、
前記周辺領域に形成され、前記バイアス電圧を伝達するバイアスラインと、
前記周辺領域に形成され、前記スキャン信号に応答して前記バイアス電圧の出力を制御するスイッチング素子と、
をさらに含むことを特徴とする請求項４記載の光感知装置。
【請求項１１】
前記スキャン駆動部は、前記光感知パネル上に形成されることを特徴とする請求項４記載の光感知装置。
【請求項１２】
前記スキャン駆動部は、印刷回路基板上に形成され、前記印刷回路基板は軟性印刷回路基板を通じて前記光感知パネルと電気的に接続されることを特徴とする請求項４記載の光感知装置。
【請求項１３】
前記読み出し駆動部は前記読み出しラインに充電される電荷量を検出することを特徴とする請求項４記載の光感知装置。
【請求項１４】
前記読み出し駆動部は、
前記読み出しラインを通じて伝達される光感知信号を積分して出力する積分部と、
前記積分された光感知信号をサンプリング及びホールドするサンプル/ホールド部と、
前記サンプリング及びホールドされた光感知信号を出力するバッファ部と、
を含むことを特徴とする請求項４記載の光感知装置。
【請求項１５】
前記積分部は、
前記第１演算増幅器と、
前記第１演算増幅器の反転入力端と出力端との間に接続された可変キャパシタと、
を含む請求項１４記載の光感知装置。
【請求項１６】
前記積分部は、前記第１演算増幅器の反転入力端に接続され、前記積分部の開始タイミングを設定する第１スイッチング素子をさらに含むことを特徴とする請求項１５記載の光感知素子。
【請求項１７】
前記サンプル/ホールド部は、
一端が前記積分部の出力端に接続された抵抗と、
第１電極が前記抵抗の他端に接続され、制御電極を通じて提供されるスイッチング信号に応答してオン／オフされる第２スイッチング素子と、
一端が接地され、他端が前記第２スイッチング素子の第２電極に接続されたホールドキャパシタと、
を含むことを特徴とする請求項１４記載の光感知装置。
【請求項１８】
複数の光感知用スキャンラインと、前記光感知用スキャンラインに交差する複数の読み出しラインと、第１電極と制御電極とが共通接続され、第２電極が前記光感知用スキャンラインに接続され、前記第１電極が前記読み出しラインに接続された光感知素子とを含む光感知装置の駆動方法において、
複数のスキャン信号を順次に出力するステップ（ａ）と、
前記スキャン信号が印加されることによって、バイアス電圧を前記光感知用スキャンラインに出力するステップ（ｂ）と、
前記光感知素子に外部光に入射されることによって、前記バイアス電圧の印加の下で光感知信号を前記読み出しラインに出力するステップ（ｃ）と、
前記読み出しラインに出力される光感知信号を検出するステップ（ｄ）と、
を含むことを特徴とする光感知装置の駆動方法。
【請求項１９】
前記ステップ（ｄ）は、
前記読み出しラインに出力される光感知信号を積分して出力するステップ（ｄ−１）と、
前記積分された光感知信号をサンプリング及びホールドするステップ（ｄ−２）と、
前記サンプリング及びホールドされた光感知信号を出力するステップ（ｄ−３）ステップと、
を含むことを特徴とする請求項１８記載の光感知装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光感知パネル、該パネルを有する光感知装置及び該装置の駆動方法に関し、より詳細には、減少された配線数によって単純化された光感知素子を有する光感知パネルと、該パネルを有する光感知装置及び該装置の駆動方法に関する。
【背景技術】
【０００２】
一般に、光感知素子は、外部から入力される光に応答して該当位置を感知する機能を遂行する。特に、前記した光感知素子を採用する液晶表示パネルはＷｉｌｌｅｍ  ｄｅｎ  Ｂｏｅｒなどによって２００３年ＳＩＤ学会論文に“Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  ＬＣＤ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｏｐｔｉｃａｌ  Ｔｏｕｃｈ  Ｓｃｒｅｅｎ”発表されたように、複数の光感知素子がマトリックス状に配列され、外部光の位置に対応する位置情報の生成を通じて指紋認識機能やタッチパネル機能などの動作に用いられる。
【０００３】
図１は、一般的な液晶表示パネルに採用される光感知素子の等価回路図である。特に、液晶表示パネルの単位画素領域に形成された光感知素子を示す。
図１に示すように、一般的な光感知素子を有する液晶表示パネルは、複数のゲートラインＧＬ、複数のデータラインＤＬ、ゲートラインＧＬとデータラインＤＬとの間に接続された第１スイッチング素子Ｑ１、第１スイッチング素子Ｑ１に接続された液晶キャパシタＣＬＣ及び第１ストレージキャパシタＣＳＴ１を含む。また、第１電源ラインＶＬ１、第２電源ラインＶＬ２、外部光の強度を検出して電荷に変換させる第２スイッチング素子ＴＳ１、第２スイッチング素子ＴＳ１から提供された電荷を保持する第２ストレージキャパシタＣＳ２、第２ストレージキャパシタに保持された電荷を出力する第３スイッチング素子ＴＳ２及び読み出しラインＲＯＬを含む。前記第２スイッチング素子ＴＳ１、第２ストレージキャパシタＣＳＴ２及び第３スイッチング素子ＴＳ２は、一種の光感知部として動作する。
【０００４】
前記光感知部の動作は以下の通りである。
まず、第２スイッチング素子ＴＳ１に外部光が入射されると、前記第２スイッチング素子ＴＳ１のゲート電極に接続された第２電源ラインＶＬ２に負の電圧を印加し、第２スイッチング素子ＴＳ１のドレイン電極に接続された第１電源ラインＶＬ１に正の電圧を印加して前記第２スイッチング素子ＴＳ１をターンオフ状態にする。それにより、外部光が入射された第２スイッチング素子ＴＳ１では、外部光が入射されていない第３スイッチング素子に比べて、相当の大きさの光漏洩電流が生成される。
このように生成された光漏洩電流は、第３スイッチング素子ＴＳ２がターンオンされていない状態で第２ストレージキャパシタＣＴＳ２を充電させ、前記第２ストレージキャパシタＣＳＴ２に充電された電荷は第３スイッチング素子ＴＳ２がターンオンされるまで保持される。
【０００５】
前記第３スイッチング素子ＴＳ２のゲート電極に接続されたゲートラインＧＱ＋１に高レベルのゲート信号を印加することによって、前記第２ストレージキャパシタに充電された電荷は、前記第３スイッチング素子ＴＳ２を経由して読み出しラインＲＯＬに沿って、読み出し回路部（図示せず）に出力される。
このように、光感知素子は、表示機能を遂行する液晶表示パネル、特にアレイ基板に採用されて、光感知機能を遂行する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、前記光感知素子は、液晶表示パネル、特に、アレイ基板の単位画素を画定する領域に位置する空間確保が十分ではないので、設計位置に制約を受ける。即ち、透過型液晶表示装置や反射−透過型液晶表示装置に前記した光感知素子を採用すると、開口率を減少させるという問題点がある。
また、前記アレイ基板に２つの薄膜トランジスタと一つのキャパシタが形成されるので不良が発生する確率が高く、これによって生産性が低減するという問題点がある。
また、一つの画素領域内に設計される複数の素子同士に信号干渉を誘発するという問題点がある。
【０００７】
本発明の技術的課題は、このような従来の問題点を解決するためのもので、本発明の目的は、開口率を向上させ、不良率を減少させるための光感知パネルを提供することにある。
また、本発明の他の目的は、前記した光感知パネルを有する光感知装置を提供することにある。
また、本発明のさらにまたの目的は、前記した光感知装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
前述した本発明の目的を達成するための光感知パネルは、スイッチング制御されたバイアス電圧を伝達するスキャンラインと、第１電極と制御電極とが共通接続され、第２電極が前記スキャンラインに接続され、外部光の入射に応じて、前記バイアス電圧の印加の下で光感知信号を出力する光感知素子と、前記光感知素子の前記第１電極に接続され、前記光感知信号を伝達する読み出しラインと、を含むことを特徴とする。
【０００９】
また、前述した本発明の目的を達成するための光感知装置は、スキャン信号を出力するスキャン駆動部と、前記スキャン信号に対応するバイアス電圧を伝達する複数の光感知用スキャンラインと、前記光感知用スキャンラインに交差する複数の読み出しライン及び第１電極と制御電極とが共通接続され、第２電極が前記光感知用スキャンラインに接続され、前記第１電極が前記読み出しラインに接続された光感知素子を含み、外部光の入射に応じて、前記バイアス電圧の印加の下で光感知信号を出力する光感知パネルと、前記読み出しラインを通じて伝達される光感知信号を検出する読み出し駆動部と、を含むことを特徴とする。
【００１０】
また、前述した本発明の目的を達成するための光感知装置の駆動方法は、複数の光感知用スキャンラインと、前記光感知用スキャンラインに交差する複数の読み出しラインと、第１電極と制御電極とが共通接続され、第２電極が前記光感知用スキャンラインに接続され、前記第１電極が前記読み出しラインに接続された光感知素子を含む光感知装置の駆動方法において、複数のスキャン信号を順次に出力するステップ（ａ）と、前記スキャン信号が印加されることによって、バイアス電圧を前記光感知用スキャンラインに出力するステップ（ｂ）と、前記光感知素子に外部光に入射されることによって、前記バイアス電圧の印加の下で光感知信号を前記読み出しラインに出力するステップ（ｃ）と、
前記読み出しラインに出力される光感知信号を抽出するステップ（ｄ）と、を含むことを特徴とする。
【発明の効果】
【００１１】
このような光感知パネルと、これを有する光感知装置及びこれの駆動方法によると、ａ−ＳｉＴＦＴ制御電極と第１電極または第２電極を接続することで、一つのＴＦＴのみでも光感知機能を遂行することができる。また、一つの画素内に存在するＴＦＴの個数を一つに減少させることで、開口率を向上させて輝度を増加させ、しかも不良率を減少させることができる。
また、本発明は、ゲートスキャンラインを画素に存在するそれぞれのａ−ＳｉＴＦＴに別途に接続する必要なしに共通ゲートスキャン電圧を印加するようにして、開口率及び輝度をさらに向上させることができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
図２は本発明の一実施例による光感知装置を説明するための図面である。
図２に示すように、本発明の一実施例による光感知装置は、制御部１１０、スキャン駆動部１２０、光感知パネル１３０及び読み出し駆動部１４０を含む。
制御部１１０は第１タイミング信号ＴＳ１をスキャン駆動部１２０に提供し、光感知のための第２タイミング信号ＴＳ２を読み出し駆動部１４０に提供する。前記第１タイミング信号ＴＳ１はスキャン駆動部１２０の動作始めを制御する信号であり、第２タイミング信号ＴＳ２は読み出し駆動部１４０の動作始めを制御する信号である。
スキャン駆動部１２０は、第１タイミング信号ＴＳ１が提供されることによって、ｎ個の表示用スキャン信号Ｓ１、．．．．．、Ｓｑ、．．．．．．、Ｓｎを光感知パネル１３０に順次に出力する。前記ｎ個の表示用スキャン信号Ｓ１、．．．．．、Ｓｑ、．．．．．．、Ｓｎは、一定の時点には互いに重畳されないことが望ましい。
【００１３】
光感知パネル１３０は、透明基板上に縦方向に伸長され、バイアス電圧ＶＤＤを伝達する電源ラインＶＬと、前記バイアス電圧ＶＤＤの出力を制御するスイッチング部１３２、スイッチング制御されたバイアス電圧ＶＤＤが印加されている状態で光を感知する光感知部１３４を含む。
光感知部１３４は、透明基板上に横方向に伸長され縦方向に配列された複数のスキャンラインＳＬと、縦方向に伸長され横方向に配列された複数の読み出しラインＲＯＬと、前記スキャンラインＳＬと読み出しラインＲＯＬによって画定される領域に形成された光感知素子ＱＯＳを含む。
具体的に、スキャンラインＳＬは、スイッチング部１３２によってスイッチング制御されたバイアス電圧ＶＤＤを伝達する。
【００１４】
光感知素子ＱＯＳはドレインとゲートとが共通接続され、ソースが前記スキャンラインＳＬに接続され、前記バイアス電圧ＶＤＤが印加されることによって、ターンオンされて光感知信号を読み出しラインＲＯＬに出力する。ここで、相対的に高い電圧が印加される電極をドレインと称し、相対的に低い電圧が印加される電極をソース電極と称するが、その逆も可能である。光感知素子はａ−Ｓｉ薄膜トランジスタ、特に下部−ゲート型非晶質シリコン薄膜ａ−Ｓｉ薄膜トランジスタである。
読み出しラインＲＯＬは、前記光感知素子のソースに接続され、前記光感知信号を読み出し駆動部１４０に出力する。
読み出し駆動部１４０は、光感知パネル１３０の読み出しラインＲＯＬを通じて伝達される光感知信号をデータ変換し、変換されたデータを光感知データにして制御部に提供する。
【００１５】
図３は前記した図２の光感知素子の動作を示すための図面である。
図３に示されたように、スキャンラインＳＬを通じて低レベルのスキャン信号が印加されると、スイッチング部１３２に具備されるスイッチング素子ＱＳはターンオフされ、これによりスキャンラインＳＬにはゼロレベルの電圧が印加される。前記ゼロレベルの電圧が印加されることによって、光感知素子ＱＯＳに光に入射されても読み出しラインＲＯＬにはいかなる電位差も発生しなくなる。
即ち、低レベルのスキャン信号が印加された状態の光感知素子ＱＯＳの電圧条件は次のようである。ゲート/ソース電圧は０ボルトであり、ドレイン／ソース電圧０ボルトであるので、外部光が入射されてもされなくても光電流は流れない。
【００１６】
一方、スキャンラインＳＬを通じて高レベルのスキャン信号が印加されると、スイッチング部１３２に具備されるスイッチング素子ＱＳはターンオンされ、これによって、該当スキャンラインＳＬにはバイアス電圧ＶＤＤが印加される。前記バイアス電圧ＶＤＤが印加されることによって、光感知素子ＱＯＳに光が入射されると、読み出しラインＲＯＬには入射される光による光電流が発生されて読み出しラインには前記光電流に対応する電圧が発生される。
即ち、高レベルのスキャン信号が印加された状態の光感知素子ＱＯＳの電圧条件は次のようである。ゲート/ソース電圧は０ボルトで、ドレイン／ソース電圧はバイアス電圧ＶＤＤであるので、外部光に入射されると光電流は流れ、外部光に入射されないと光電流は流れない。
【００１７】
このような方式でスキャンラインに順次にスキャン信号を印加し、各読み出しラインに沿って読み出し動作を遂行すると、光が入る部分と入らない部分との位置を正確に把握することができる。
このとき、一つのａ−Ｓｉ薄膜トランジスタからなる光感知素子に光が入る時と入らない時で、該当光感知素子に流れる光電流を図４及び図５を参照して説明する。
図４及び図５は、前記光感知素子ＱＯＳの動作を説明するための回路図及び電流グラフである。図５において、四角（塗つぶし）は外部光がないときの光電流を示し、○（塗つぶし）は外部光が入射したときの光電流を示す。
図４及び図５に示すように、光感知用薄膜トランジスタのゲートＧとソースＳを互いに接続して前記光感知用薄膜トランジスタＱＯＳのゲート電圧を０Ｖにする。
【００１８】
感知しようとする外部光の強度に対して読み出しラインＲＯＬが飽和されないように、前記バイアス電圧ＶＤＤの大きさを適当な値に可変させる。可変される直流信号は、ほぼ２Ｖ〜１０Ｖの範囲内であることが望ましい。
外部光が感知用薄膜トランジスタＱＯＳのチャンネルに入射されると、図３に示されたように、光感知用薄膜トランジスタの両端間に光電流Ｉが流れるようになる。
このように、読み出し駆動部と接続された読み出しラインＲＯＬに光電流の流れが可変されることによって、読み出し駆動部では該当位置に対応する光感知信号を抽出する。
【００１９】
図６は前記した図２の読み出し駆動部を説明するための図面であり、図７は前記単位読み出し駆動部に印加される信号波形を説明するための図面である。
図６に示すように、本発明による読み出し駆動部１４０は、積分部１４２、サンプル/ホールド部１４４及びバッファ部１４６を一つのユニットとする複数のユニットを含み、読み出しラインに流れる光電流を検出する。
積分部１４２は、第１演算増幅器ＯＰ−ＡＭＰ１と、前記第１演算増幅器ＯＰ−ＡＭＰ１の反転入力端と出力端に接続された可変キャパシタＣｖと、前記第１演算増幅器ＯＰ−ＡＭＰ１の反転入力端と出力端に接続された第１スイッチング素子ＱＳ１を含む。
【００２０】
第１演算増幅器ＯＰ−ＡＭＰ１と可変キャパシタＣｖは一種の積分器の動作を遂行し、第１スイッチング素子ＱＳ１は前記した積分動作の始めを制御するスイッチング動作を遂行する。即ち、可変キャパシタの両端を第１スイッチング素子によりショートして可変キャパシタの電荷をゼロにし、該スイッチング素子をオフにした時点を、前記した積分動作の始めタイミングとして設定することができる。前記した第１スイッチング素子は可変キャパシタの電荷を急速に放電させることにより発生される可変キャパシタＣＶの寿命が短くなることを防止することができ、第１スイッチング素子の接点寿命も延長させることができる。
【００２１】
サンプル/ホールド部１４４は、一端が積分部１４２の出力端に接続された抵抗Ｒ１と、ゲートがＳＭＰ１に接続され、ドレインが前記抵抗の他端に接続された第２スイッチング素子と、一端が接地され、他端が前記第２スイッチング素子ＱＳ２のソースに接続されたホールドキャパシタＣｈを含む。
前記した第２スイッチング素子ＱＳ２及びホールドキャパシタによりサンプル/ホールド回路が構成される。即ち、アナログ−デジタル変換中、サンプリング値に変動があってはいけないので、次のサンプルが得られるまで前記サンプリング値を保持しなければならない。前記第２スイッチング素子ＱＳ２のよってサンプリング動作が行われ、出力端に接続されたホールドキャパシタＣｈによってホールド動作が行われる。
【００２２】
バッファ部１４６は、入力端がホールドキャパシタＣｈの他端に接続され、出力端がアナログ−デジタル変換器に接続された第２演算増幅器ＯＰ−ＡＭＰ２からなり、電圧フォロワの動作を遂行する。具体的には、第２演算増幅器ＯＰ−ＡＭＰ２の非反転（＋）入力端はホールドキャパシタの他端に接続され、出力端はアナログ−デジタル変換器に接続されると同時に反転（−）入力端にフィードバックされる。
前記電圧フォロワは、インピーダンスを変換する機能と、回路を分離する機能を遂行する。即ち、光感知信号を計測するとき、前記光感知信号は微弱であるので、読み出し駆動部の入力インピーダンスに注意すべきである。前記読み出し駆動部の入力インピーダンスが十分に大きくないと、読み出しラインから読み出し駆動部に流れる電流によって測定したい電圧が変わることもあり得る。例えば、読み出しラインの出力インピーダンス１００ｋΩのとき読み出し駆動部の入力インピーダンスが１００ｋΩであるとすると、測定される信号は１/２に減少される。
【００２３】
このような読み出しラインの信号を正しく計測するためには、読み出しラインの出力インピーダンスより読み出し駆動部の入力インピーダンスが十分に高い必要があるが、このような場合に前記電圧フォロワは有用である。
前記電圧フォロワの入力インピーダンスは演算増幅器の入力インピーダンスと同一であるので、普通は１ＭΩ程度の非常に大きい値である。そして、電圧フォロワの出力インピーダンスは演算増幅器の出力インピーダンスである数１００Ω程度であるので、弱い信号を強い信号に変換して出力する。
一方、前記電圧フォロワは読み出し駆動部に影響を与えないで、信号の流れを単一の方向にする回路の分離機能を遂行する。
【００２４】
図７を参照して、前記した単位読み出し駆動部の動作を説明する。
まず、リセット信号が低レベルから高レベルに変換された後、ＳＭＰ１が低レベルから高レベルに変換される。前記リセット信号が高レベルから低レベルに変換される時点から積分動作を始め、前記ＳＭＰ１が高レベルから低レベルに変換されると前記積分動作を終了する。
【００２５】
続いて、前記ＳＭＰ１が高レベルから低レベルに変換された時点から前記リセット信号が高レベルから低レベルに変換される時点まで、リードアウト動作と増幅器のリセット動作を遂行する。
以上、透明基板上に光感知素子をマトリックス状に配列して光感知パネルを画定し、前記光感知パネルを液晶表示パネル上に配置させて指紋認識や、タッチスクリーンなどのパターン認識装置として活用することを説明した。しかし、下記に説明する図８のように、前記液晶表示パネルのアレイ基板形成時に前記した光感知素子を形成して前記パターン認識装置を具現することもできる。
【００２６】
図８は本発明の他の光感知装置を説明するための図面である。
図８に示すように、本発明の他の実施例による光感知装置は、制御部２１０、データ駆動部２２０、スキャン駆動部２３０、光感知パネル２４０及び読み出し駆動部２５０を含む。
制御部２１０は、画像信号ＲＧＢと第３タイミング信号ＴＳ３をデータ駆動部２２０に出力し、第４タイミング信号ＴＳ４をスキャン駆動部２３０に出力し、第５タイミング信号ＴＳ５を読み出し駆動部２５０に出力する。
【００２７】
データ駆動部２２０は、第３タイミング信号ＴＳ３が印加されるとｍ個のデータ信号Ｄ１、．．．、Ｄｐ、．．．．．、Ｄｍを光感知パネル１４０に出力する。
スキャン駆動部２３０は、第４タイミング信号ＴＳ４が提供されることによって、ｎ個の表示用スキャン信号Ｓ１、．．．．、Ｓｑ、．．．、Ｓｎを光感知パネル２４０に順次に出力する。前記ｎ個の表示用スキャン信号Ｓ１、．．．．、Ｓｑ、．．．、Ｓｎは、一定の時点には互いに重畳されないことが望ましい。
光感知パネル２４０は、透明基板上に形成された周辺領域２４２及び有効領域２４４を含む。
前記周辺領域２４４には、縦方向に伸長され、バイアス電圧ＶＤＤを伝達する電源ラインＶＬと、前記バイアス電圧ＶＤＤの出力を制御するスイッチング１３２が形成される。
【００２８】
前記有効領域２４２には、表示用スキャンラインＧＬと、データラインＤＬと、前記表示用スキャンラインＧＬとデータラインＤＬによって画定される領域に形成されたスイッチング素子Ｑ１と、前記スイッチング素子Ｑ１にそれぞれ接続された液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴが形成される。前記液晶キャパシタＣＬＣはスイッチング素子Ｑ１の第２電極、即ち、ドレイン電極と共通電極電圧によって画定され、ストレージキャパシタは前記スイッチング素子Ｑ１のドレイン電極とストレージ電極によって画定される。
【００２９】
また、前記有効領域２４２には、前記表示用スキャンラインＧＬの形成方向と平行に形成された光感知用スキャンラインＳＬと、前記データラインＤＬの形成方向と平行に形成された読み出しラインＲＯＬと、前記光感知用スキャンラインＳＬと読み出しラインによって画定される領域に形成され、スイッチング制御された制御バイアス電圧ＶＤＤの印加の下で光を感知する光感知素子ＱＯＳが形成される。前記光感知素子ＱＯＳは一つのａ−ＳｉＴＦＴからなり、前記ＴＦＴのドレインは光感知用スキャンラインＳＬに接続され、ゲートとソースは共通接続されて読み出しラインＲＯＬに接続される。
【００３０】
読み出し駆動部２５０は、光感知パネル２４０の読み出しラインＲＯＬを通じて伝達される光感知信号をデータ変換し、変換されたデータを光感知データとしてアナログ−デジタル変換器（図示せず）に提供する。
図面上では、光感知パネル２４０とは別にスキャン駆動部２３０が具備されることを示すが、前記光感知パネル２４０上にスキャン駆動部２３０を具備することもできる。
【００３１】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００３２】
【図１】一般の液晶表示パネルに採用される光感知素子の等価回路図である。
【図２】本発明の一実施例による光感知装置を説明するための図面である。
【図３】前記した図２の光感知素子の動作を示すための図面である。
【図４】前記光感知部の動作を示すための回路図である。
【図５】前記光感知部の動作を示すための電流グラフである。
【図６】本発明による読み出し駆動部を示すための図面である。
【図７】前記読み出し駆動部に印加される信号波形を示すための図面である。
【図８】本発明の他の実施例による光感知装置を示すための図面である。
【符号の説明】
【００３３】
１１０、２１０      制御部
１２０、２３０      スキャン駆動部
１３０、２４０      光感知パネル
１４０、２５０      読み出し駆動部
１４２      積分部
１４４      サンプル/ホールド部
１４６      バッファ部
２２０      データ駆動部
【図１】
0004666303.tif 000002
【図２】
0004666303.tif 000003
【図３】
0004666303.tif 000004
【図４】
0004666303.tif 000005
【図５】
0004666303.tif 000006
【図６】
0004666303.tif 000007
【図７】
0004666303.tif 000008
【図８】
0004666303.tif 000009