(57)【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配置された複数の画素部と、一方向に配置された複数本の走査線と、前記走査線と交差する方向に配置された複数本のデータ線と、前記画素部を選択状態にする選択電圧を前記走査線へ出力するゲートドライバと、表示データに対応する階調電圧を前記データ線へ出力するデータドライバとを具備する表示装置において、
前記データドライバは、前記表示データに対応した階調電圧を出力するＤＡ変換回路と、前記ＤＡ変換回路の出力側と並列に入力側が接続されたＡＤ変換回路であって前記データ線上の電圧をデジタルデータへ変換して出力する前記ＡＤ変換回路と、前記ＤＡ変換回路の出力側と前記データ線の接続と前記ＡＤ変換回路の入力側と前記データ線の接続を所定期間毎に交互に切り替える切替回路と、前記ＡＤ変換回路からの前記デジタルデータと前記表示データのどちらかを選択し前記ＤＡ変換回路へ送る選択回路と、を備えたことを特徴とする表示装置。
【請求項２】
請求項１の表示装置において、
前記切替回路は、１水平期間中の第１の期間に前記ＡＤ変換回路の入力側と前記データ線を接続し、前記１水平期間の第２の期間に前記ＤＡ変換回路の出力側と前記データ線を
接続することを特徴とする表示装置。
【請求項３】
請求項１の表示装置において、
前記ＡＤ変換回路からの前記デジタルデータと前記表示データとの差分に応じた補正量を、前記表示データに加える補正回路を備えたことを特徴とする表示装置。
【請求項４】
請求項１の表示装置において、
前記表示データは、インタレース信号であり、
前記データドライバは、インタレース信号の表示データをプログレッシブ信号の表示データへ変換して前記ＤＡ変換回路へ出力するＩＰ変換回路を備え、
前記ＩＰ変換回路は、前記表示データが動画である場合に、インタレース信号の表示データを用いてインタレース信号の表示データを補間することによりプログレッシブ信号の表示データを出力し、前記表示データが静止画である場合に、前記ＡＤ変換回路からの前記デジタルデータをプログレッシブ信号の表示データとして出力することを特徴とする表示装置。
【請求項５】
請求項１の表示装置において、
前記ＡＤ変換回路からの前記デジタルデータにより前記表示データの画質を補正する補正回路を備えたことを特徴とする表示装置。
【請求項６】
前記補正回路は、前記ＡＤ変換回路からの前記デジタルデータの正極性のデータと負極性のデータを用いて、前記画素部と対向する共通電極の電圧を調整することにより、前記表示データの画質を補正することを特徴とする請求項５の表示装置。
【請求項７】
前記補正回路は、前記ＡＤ変換回路からの前記デジタルデータを用いて、輝度特性を補正する手段を備えた請求項５の表示装置。
【請求項８】
請求項１の表示装置において、
１画面分の前記表示データを記憶するメモリと、
前記ＡＤ変換回路からの前記デジタルデータと前記メモリ内の前記表示データを比較することで、前記画素部に対して外部刺激が与えられた位置を検出する検出回路を備えたことを特徴とする表示装置。
【請求項９】
請求項８の表示装置において、
前記切替回路は、１水平期間中の第１の期間に前記ＡＤ変換回路の入力側を前記データ線へ接続し、前記１水平期間の第２の期間に前記ＤＡ変換回路の出力側を前記データ線に接続し、
前記検出回路は、１フレーム期間の中で前記外部刺激により画素部に蓄えられている電荷量を変化させるための期間の後に、前記ＡＤ変換回路からの前記デジタルデータと前記メモリ内の前記表示データを比較し、前記外部刺激が与えられた位置を検出することを特徴とする表示装置。
【請求項１０】
マトリックス状に配置された複数の画素部を有する表示パネルと、前記画素部に接続される複数の走査線と、前記画素部に接続される複数本のデータ線と、１又は複数のラインごとに前記画素部を選択状態にする選択電圧を前記走査線を介して前記画素部へ出力するゲートドライバと、表示データに対応する階調電圧を前記データ線を介して前記画素部へ出力するデータドライバとを備えた表示装置において、
前記データドライバは、複数の階調電圧を生成する生成回路と、前記画素部に接続される前記データ線の電圧をデジタルデータへ変換する変換回路と、前記表示データ又は前記デジタルデータのいずれかを選択しそれに対応する階調電圧を前記複数の階調電圧の中から選択する選択回路と、を備えた表示装置。
【請求項１１】
請求項１０の表示装置において、
前記選択回路は、１水平期間中の第１の期間に前記デジタルデータを入力し、前記１水
平期間の第２の期間に前記表示データを入力することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶ディスプレイ、有機ＥＬディスプレイ、プラズマディスプレイなどの画像表示装置に係わり、特に薄膜トランジスタ等のスイッチ素子を用い、保持容量を有するアクティブマトリクス型表示装置に関するものである。
【背景技術】
【０００２】
特開平８−１９４２０５号公報には、各表示画素にスタティック型のメモリ素子を備えることで、表示信号の変化がない場合に外部から周期的に情報の書き換える必要がなくなるので、データ転送による電力の消費を削減し、システムを低消費電力化することが記載されている。
【０００３】
特開平７−６４５１４号公報には、液晶のデータドライバ内に１画面分の情報を記憶するメモリセルを内蔵することで、表示信号の変化がない場合に外部から周期的に情報の書き換える必要がなくなるので、データ転送による電力の消費を削減し、システムを低消費電力化することが記載されている。
【０００４】
特開２００２−２３６４７７号公報には、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路がアンプ出力転送機能を備え、そのアンプ出力転送機能の出力をＡ／Ｄ変換して全ビットについて検出し、その検出結果に基づいて画素毎にアンプ出力転送機能の出力補正を行うことによって、保持期間中の画素電圧変動を抑制することが記載されている。具体的には、補正回路部の読み出し回路が、出力転送部のスイッチ、アンプモニタ線または信号線を通じてアナログアンプ回路の出力を読み出し、検出回路が読み出し回路からの出力と基準電圧との差分を検出し、Ａ／Ｄコンバータが検出回路からの出力をＡ／Ｄ変換し、メモリがＡ／Ｄコンバータの出力を記憶し、電圧出力手段がメモリの記憶内容に応じた電圧をデータ信号に印加することが記載されている。
【０００５】
【特許文献１】特開平８−１９４２０５号公報
【特許文献２】特開平７−６４５１４号公報
【特許文献３】特開２００２−２３６４７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に記載された技術では、表示画素毎にメモリ素子を設けるため、パネル構造が複雑になり製造歩留まりが悪化し、また、開口率が低下する恐れがある。また、１画面分の情報を各画素が記憶しているため、その情報を他に応用するためには画素ごとに処理回路を追加する必要がある。
【０００７】
また、特許文献２に記載された技術では、画面解像度が大きくなるにつれ、メモリサイズも増大し、データドライバが大型化してしまう。
【０００８】
また、特許文献３に記載された技術では、Ａ／Ｄコンバータがアナログアンプ回路の出力と基準電圧との差分を入力してＡ／Ｄ変換しているため、保持期間中の画素電圧変動を抑制することができるが、消費電力を低減することまでは困難である。
【０００９】
本発明の目的は、構造が複雑化、大型化することなく、消費電力を低減する表示装置を提供することである。
【００１０】
本発明の他の目的は、構造が複雑化、大型化することなく、画質を向上する表示装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明は、データドライバが、表示データに対応した階調電圧を出力するＤＡ変換回路と、ＤＡ変換回路と並列に接続され、データ線上の電圧をデジタルデータへ変換するＡＤ変換回路と、ＤＡ変換回路とデータ線の接続とＡＤ変換回路のデータ線の接続を所定期間毎に交互に切り替える切替回路とを備える。
【００１２】
そして、本発明では、表示のために各画素の保持容量に蓄えられている電荷量をデータドライバが検知することで表示されている画素情報を取得し、その画素情報を再びパネルに書き込むことで前画面と同じ画素情報を表示する。これにより外部から周期的に情報の書き換えを行わなくても静止画を表示することが可能であるため、システムの低消費電力化を図ることができる。
【発明の効果】
【００１３】
本発明によれば、各画素の保持容量を検知するＡＤ変換回路を搭載することにより、複雑化、大型化することなく、消費電力を低減することができる。
【００１４】
また、本発明によれば、ＡＤ変換回路からのデジタルデータを用いてオーバードライブ駆動や３次元ＩＰ変換を行うことができるため、メモリなどを設ける必要がなく、構造を複雑化、大型化することなく、画質を向上することができる。
【００１５】
また、本発明によれば、ＡＤ変換回路からのデジタルデータに基づいて保持容量に書き込まれている実際の電荷量を検知できるため、ゲート線とＴＦＴ間の寄生容量による電圧降下を考慮した共通電極電圧の自動設定やパネルの画素位置における輝度傾斜の自動補正を行うことができるため、構造を複雑化、大型化することなく、画質を向上することができる。
【００１６】
また、本発明によれば、ＡＤ変換回路からのデジタルデータに基づいてＴＦＴの外部刺激による保持容量の変化も検知できるため、別途センサ装置を設ける必要がなく、構造を複雑化、大型化することなく、画質を向上することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施例の特徴は、データドライバに、アナログデータである保持容量の電荷量をデジタルの階調データに変換するアナログ−デジタル変換回路を設けた点である。パネルの各データ線からのアナログデータをデジタルデータへ変換するように各データ線へ接続される従来のデータドライバの出力端子に、切り替えスイッチを介してアナログ−デジタル変換回路を備える。この切り替えスイッチは、データ線と表示のための従来のデジタル−アナログ変換回路の接続、または、データ線と検知のためのアナログ−デジタル変換回路の接続を切り替えることができる。保持容量の電荷量を検知するには、画素のＴＦＴをＯＮにして、保持容量に蓄えられていた電荷量をデータ線の容量へ移動させて、データ線の電圧をアナログ−デジタル変換回路によりデジタルの階調データへ変換する。また、検知前のデータ線容量に蓄えられている電荷量に左右されないために、保持容量の電荷量を検知するためＴＦＴをＯＮ状態にする前に、一旦データ線を基準電圧（接地、共通電極電圧など）に設定できるようにする。検知した階調データを、表示のためのデジタル−アナログ変換回路によってアナログデータに変換してデータ線に送り、検知した画素のＴＦＴを再度ＯＮにして保持容量にデータを書き込む。上記の検知と表示の処理を１水平期間で１ライン分行い、走査していくことで、外部からデータを送ることなく静止画の表示ができる。
【実施例１】
【００１８】
本発明の実施例１によるアクティブマトリクス型表示装置及び駆動方法について、図１を用いて説明する。アクティブマトリクス型表示装置の例として液晶表示装置を挙げることとする。
【００１９】
図１（ａ）は本発明の液晶表示装置の構成図である。１００は一般的なアクティブマトリクス型の液晶パネルの簡略図で、１０１は１つの液晶素子１０２に対する画素を示し、任意の解像度分（図では３×４の例を示している）備えている。画素１０１には、データドライバ回路１０３より階調データを送られるデータ線１０４とゲートドライバ回路１０５により制御信号が送られる走査線１０６の交点にＴＦＴ（１０７）を有し、ゲートドライバ回路１０５による制御信号によってＴＦＴのゲートのＯＮ／ＯＦＦ制御を行い、ＯＮ時にデータドライバ回路１０３からの階調データを液晶素子１０２へ書き込む。また、液晶素子１０２への電荷を保持するために保持容量素子１０８を有している。液晶素子１０２及び保持容量素子１０８はＴＦＴ（１０７）と共通電極１０９の電位差より透過率を変化させ、表示階調を表現する。
【００２０】
データドライバ回路１０３が本発明のポイントで、表示のためのデジタル−アナログ変換回路１１０と、検知のためのアナログ−デジタル変換回路１１１を備え、データ線との接続を切り替えスイッチ１１２によって制御できる。デジタル−アナログ変換回路１１０及びこのアナログ−デジタル変換回路１１１は、フレーム毎に液晶素子１０２に印加する電界の方向を反転する交流駆動、液晶の印加電圧と透過率（輝度）の関係を考慮した増幅器などを含む回路とする。デジタル−アナログ変換回路１１０は、生成回路（図示なし）で生成された複数の階調電圧から、階調データに対応する階調電圧を選択し、出力する。さらに、アナログ−デジタル変換回路１１１においては、データ線容量と保持容量の関係より、検知する電圧は微小電圧の変化となるため、画素位置によるデータ線の負荷を考慮し、ノイズの少ない高精度な回路を用いる。また、データ線１０４を検知前に基準電圧（接地や共通電極電圧など）に設定するため、データ線の接続先が基準電圧（例えば、グランド）かデータドライバ１０３かを制御する切り替えスイッチ１１３を設ける。また、外部からの表示データを水平方向の1ライン同時に処理を行うため、シフトレジスタ回路１１４と１ライン分のラッチ回路１１５を設ける。アナログ−デジタル変換回路１１１からの検知したデジタルデータ１１６と、外部表示データからラッチ回路１１５後の外部表示データ１１７を受け取り、デジタル−アナログ変換回路１１０へ出力する処理部１１８を設ける。
【００２１】
低消費電力化を図るための処理部１１８−１の構成図を図１（ｂ）に示す。また、上記データドライバ回路１０３内の各回路１１０〜１１５を動作させるタイミング信号及び制御信号を外部表示データの同期信号から生成するタイミングコントローラ回路１１９を内蔵する。このタイミングコントローラ回路は、システムにデータドライバとデータの同期を取るための請求信号も生成する機能を持つ。
【００２２】
処理部１１８−１は、外部表示データ１１７とアナログ−デジタル変換回路１１１からのデータ１１６のタイミングを調整するためのラッチ回路１２０と、アナログ−デジタル変換回路１１１からのデータ１１６のラッチ回路１２０後のデータ１２１と外部表示データ１１７の２つのうち一方を選択するセレクタ回路１２２で構成される。セレクタ回路１２２は選択信号１２３を受けて出力の制御を行う。動画の時は外部表示データ１１７を選択する。一方、静止画の時は保持容量から検知したデータ１２１を選択することで、外部から周期的にデータを受けなくても表示可能となる。動画か静止画かは、外部のＣＰＵからの信号やレジスタの設定値も基づいて判定回路によって判定してもよい。また、動画か静止画かは、外部表示データ１１７の変化に基づいて判定回路によって判定してもよい。つまり、連続するフレーム間で外部表示データ１１７が変化した場合（両データが異なる）は動画と判定し、変化しない場合（両データが同一）は静止画と判定する。但し、１フレーム前のデータとして、デジタルデータＡＤｄを利用してもよい。
【００２３】
また、選択信号１２３として、外部から画素毎に対応し表示データのタイミングと同期した信号によって、画素毎に外部データ表示、保持データ表示と利用するデータを選択することが可能となり、部分的な動画についてもデータ転送を軽減することができ、低消費電力での表示が可能となる。
【００２４】
図１（ｃ）は本発明の低消費電力化を図った液晶表示装置においてのタイミングチャートの例である。Ｖｇ１〜Ｖｇ４はゲートドライバ回路１０５から各走査線１０６−１〜１０６−４に出力される走査信号である。ｗｒｔｅｎは切り替えスイッチ１１２の制御信号である。ｃｌｒは基準電圧にデータ線１０４を設定する切り替えスイッチ１１３の制御信号である。ＩＮｄは外部表示データ１１７でｉｎｓｅｌはそのデータに同期した表示書き換えの選択信号１２３である。ＡＤｄはアナログ−デジタル変換回路１１１からのデジタルデータ１２１である。Ｖｄはデータ線１０４のアナログデータ（アナログ電圧）を示す。
【００２５】
まず、スイッチ１１３を基準電圧側へ切り替えて、ｃｌｒを有効（ハイレベル）にしてアナログデータＶｄを基準電圧にする。この時、すべての走査信号Ｖｇを無効（ローレベル）にすることによりすべてのＴＦＴのゲートをＯＦＦにし、画素の保持容量素子１０８に影響を与えないようにする。ｗｒｔｅｎがローレベルである場合に。スイッチ１１２によって、データ線と検知のためのアナログ−デジタル変換回路１１１を接続する。スイッチ１１３をデジタル−アナログ変換回路１１０側へ切り替えて、ｃｌｒを無効（ローレベル）にした後に走査信号Ｖｇを有効（ハイレベル）にし、１ライン分のＴＦＴのゲートをＯＮにする。これにより、保持容量素子１０８に保持されていた電荷によって各データ線Ｖｄに電圧が印加される。各データ線Ｖｄに印加された電圧を、アナログ−デジタル変換回路１１１によって、デジタルデータＡＤｄとして取り込む。アナログ−デジタル変換回路１１１からのデジタルデータＡＤｄは、理想的には、１フレーム期間（１画面分の表示データを表示する期間）前の外部表示データとなる。その後、走査信号Ｖｇを無効（ローレベル）にする。また、ｃｌｒを有効にしてアナログデータＶｄを標準電圧にする。ｗｒｔｅｎがハイレベルである場合に、スイッチ１１２によって、データ線と表示のためのデジタル−アナログ変換回路１１０を接続する。ｃｌｒを無効にした後に走査信号Ｖｇを有効にすることによって先ほどと同じラインのＴＦＴのゲートがＯＮとなる。ｉｎｓｅｌが表示の書き換えを行わないとした場合、ＡＤｄをデジタル−アナログ変換回路１１０に入力し、データ線ＶｄにＡＤｄのアナログデータが送られて保持容量素子１０８へ電圧を印加する。ｉｎｓｅｌが表示の書き換えを行うとした場合、外部表示データＩＮｄをデジタル−アナログ変換回路１１０に入力し、データ線ＶｄにＩＮｄのアナログデータが送られて保持容量素子１０８へ電圧を印加する。１水平期間（１ライン分の表示を書き換える期間）毎に上記の処理を順次行い、映像を表示する。図１（ｃ）では、１水平期間を略２分割し、前半期間でｗｒｔｅｎをローレベルにし、後半期間でｗｒｔｅｎをハイレベルにしている。しかし、前半期間と後半期間とは同一の長さであってもよいし、同一の長さでなくてもよい。
【００２６】
本発明の実施例１によって静止画の時は保持されたデータを再度表示することができるため、外部から表示データを周期的に送る必要がなく、そのために必要であった消費電力を削減できる。
【００２７】
尚、アナログ−デジタル変換回路１１１をデータ線Ｖｄに接続する代わりに、保持容量素子１０８に接続された他の転送線に接続してもよい。つまり、保持容量素子１０８の電荷をデータ線Ｖｄ及びアナログ−デジタル変換回路１１１を介してデジタル−アナログ変換回路１１０へフィードバックする代わりに、保持容量素子１０８の電荷を転送線及びアナログ−デジタル変換回路１１１を介してデジタル−アナログ変換回路１１０へフィードバックしてもよい。また、アナログ−デジタル変換回路１１１は、データドライバ回路１０３内に配置される代わりに、データドライバ回路１０３外の基板上や、液晶パネル１００の基板上に配置されてもよい。
【実施例２】
【００２８】
本発明の実施例２によるアクティブマトリクス型表示装置及び駆動方法について、図１（ａ）、図２及び図３を用いて説明する。
【００２９】
図１（ａ）は本発明の液晶表示装置の構成図で、実施例１と同様であるが、処理部１１８が実施例１とは異なる。液晶の応答を高速化するための処理部１１８−２の構成図を図２（ａ）に示す。
【００３０】
処理部１１８−２は、外部表示データ１１７とアナログ−デジタル変換回路１１１からのデータ１１６のタイミングを調整するためのラッチ回路２００と、アナログ−デジタル変換回路１１１からのデータ１１６のラッチ回路２００後のデータ２０１と外部表示データ１１７の２つのデータを入力するオーバードライブ補正値生成回路２０２と、オーバードライブ補正値生成回路２０２で生成された補正値２０３を外部表示データ１１７に加算する加算器２０４で構成される。
【００３１】
次に図３は、液晶の応答を高速化するオーバードライブ駆動について説明する。階調の変化する際に、液晶素子に印加する電圧を変化後の電圧に対し、最適な補正値を加えた電圧を印加することで本来の輝度変化を超える輝度変化を実行しようとして、本来の輝度への応答が高速になる。この最適な補正値は変化の変化前と変化後の階調により決定される。
【００３２】
ここで、図２（ａ）のオーバードライブ補正値生成回路２０２では、アナログ−デジタル変換回路１１１からのデータ２０１が変化前のデータとして、外部表示データ１１７を変化後のデータとして入力し、変化前のデータと変化後のデータとの差分に応じた補正値を決定する。その差分を基に演算式によって補正値を決定する演算方式やその差分に応じた補正値をルックアップテーブルから抽出するテーブル方式がある。決定された補正値２０３を変化後のデータ（外部表示データ１１７）に加えたデータ２０５を表示することで、液晶の応答が高速化されたオーバードライブ駆動が実現する。
【００３３】
図２（ｂ）は本発明のオーバードライブ駆動を搭載した液晶表示装置においてのタイミングチャートの例である。Ｖｇ１〜Ｖｇ４はゲートドライバ回路１０５から各走査線１０６−１〜１０６−４に出力される走査信号である。ｗｒｔｅｎは切り替えスイッチ１１２の制御信号である。ｃｌｒは基準電圧にデータ線１０４を設定する切り替えスイッチ１１３の制御信号である。ＩＮｄは外部表示データ１１７で、ＡＤｄはアナログ−デジタル変換回路１１１からのデジタルデータ２０１で、ＯＤｄはオーバードライブ駆動を行ったデータ２０５である。Ｖｄはデータ線１０４のアナログデータを示す。
【００３４】
まず、ｃｌｒを有効にしてＶｄを標準電圧にする。この時、すべての走査信号Ｖｇを無効にすることによりすべてのＴＦＴのゲートをＯＦＦにし、画素の保持容量素子１０８に影響を与えないようにする。ｗｒｔｅｎによってデータ線と検知のためのアナログ−デジタル変換回路１１１を接続する設定とする。ｃｌｒを無効にした後に走査信号Ｖｇを有効にし、１ライン分のＴＦＴのゲートをＯＮにすることで、保持容量素子１０８に保持されていた電荷によって各データ線Ｖｄに電圧が印加される。各データ線Ｖｄに印加された電圧をアナログ−デジタル変換回路１１１によって、デジタルデータＡＤｄとして取り込み、その後、走査信号Ｖｇを無効にする。また、ｃｌｒを有効にしてＶｄを標準電圧にする。ｗｒｔｅｎによってデータ線と表示のためのデジタル−アナログ変換回路１１０を接続する設定とし、ｃｌｒを無効にした後に走査信号Ｖｇを有効にすることによって先ほどと同じラインのＴＦＴのゲートがＯＮとなる。ＡＤｄは前フレームの変化前データとして、ＩＮｄは現フレームの変化後データとしてオーバードライブ駆動を行ってＯＤｄを求め、そのオーバードライブ駆動後のデータＯＤｄをデジタル−アナログ変換回路１１０に入力し、データ線ＶｄにＯＤｄのアナログデータが送られて保持容量素子１０８へ電圧を印加する。１水平期間毎に上記の処理を順次行い、映像を表示する。
【００３５】
本発明の実施例２によって、別途フレームメモリを利用せずに、液晶の応答が高速化できる機能の搭載が実現可能となる。
【実施例３】
【００３６】
本発明の実施例３によるアクティブマトリクス型表示装置及び駆動方法について、図１（ａ）、図４及び図５を用いて説明する。
【００３７】
図１（ａ）は本発明の液晶表示装置の構成図で、実施例１と同様であるが、処理部１１８が実施例１とは異なる。インタレース映像信号を動画においても良好な画質でプログレッシブへ変換するための処理部１１８−３の構成図を図４（ａ）に示す。インタレース信号からプログレッシブ信号への変換を、Ｉ-Ｐ変換という。
【００３８】
処理部１１８−３は、外部表示データ（インタレース映像信号）１１７とアナログ−デジタル変換回路１１１からのデータ１１６のタイミングを調整するためのラッチ回路４００と、アナログ−デジタル変換回路１１１からのデータ１１６のラッチ回路４００後のデータ４０１と外部表示データ１１７の２つのデータより動き検知を行う動き検知回路４０２と、アナログ−デジタル変換回路１１１からのデータ４０１を１水平期間遅延させる遅延回路４０３と、外部表示データ１１７を１水平期間遅延させる遅延回路４０４と、外部表示データ１１７（例えば、奇数フィールドデータ）とその１水平期間遅延したデータ４０５（例えば、偶数フィールドデータ）よりその間の補間データを生成する補間演算回路４０６と、外部表示データ１１７とアナログ−デジタル変換回路１１１からの遅延データ４０７と補間演算回路４０６より生成された補間データ４０８の３つデータより１つデータを選択するセレクタ回路４０９を設ける。このセレクタ回路４０９は、インタレース映像信号の奇数フィールドか偶数フィールドであるかを示すフィールド信号４１０と、動き検知回路４０２より出力された動き検知信号４１１の２つの信号を制御信号として用いる。
【００３９】
次に図５は、インタレース映像信号を動画においても良好な画質でプログレッシブへ変換する３次元インタレース−プログレッシブ変換（以下、３Ｄ−ＩＰ変換と呼ぶ）の方式について説明する。インタレース映像信号は元画像の奇数ラインのみ送る奇数フィールドと偶数ラインのみ送る偶数フィールドを交互に送る垂直解像度が半分に間引かれた映像信号である。この間引かれたラインを補間し元の解像度に変換する時、静止画の場合、奇数フィールドの奇数ラインと偶数フィールドの偶数ラインをそのまま組み合わせることで元の映像になる。しかし動画像の場合、奇数フィールドと偶数フィールドでは元の映像が異なるため、そのまま組み合わせても異なった映像を組み合わせた劣化した映像となってしまうため３Ｄ−ＩＰ変換が必要となる。３Ｄ−ＩＰ変換では、奇数フィールドの時、奇数ラインはそのまま出力し、偶数ラインはその上下の奇数ラインのデータと前フィールドの同位置（奇数ライン）のデータから動き検知を行い、静止と検知した時は前フィールドの偶数ラインのデータを、動画と検知したときは現フィールドの上下のライン（奇数ライン）から補間ラインを生成し出力する。偶数フィールドの時、偶数ラインはそのまま出力し、奇数ラインはその上下の偶数ラインのデータと前フィールドの同位置（偶数ライン）のデータから動き検知を行い、静止画と検知した時は前フィールドの奇数ラインのデータを、動画と検知したときは現フィールドの上下のライン（偶数ライン）から補間ラインを生成し出力する。
【００４０】
図４（ｂ）は本発明の３Ｄ−ＩＰ変換機能を搭載した液晶表示装置においてのタイミングチャートの例である。Ｖｇ１〜Ｖｇ４はゲートドライバ回路１０５から各走査線１０６−１〜１０６−４に出力される走査信号である。ｗｒｔｅｎは切り替えスイッチ１１２の制御信号である。ｃｌｒは基準電圧にデータ線１０４を設定する切り替えスイッチ１１３の制御信号である。ＩＮｄは外部表示データ１１７で、ＲｉｎｄはＩＮｄの１水平期間遅延したデータ４０５である。ＡＤｄはアナログ−デジタル変換回路１１１からのデジタルデータ４０１で、ＲａｄｄはＡＤｄの１水平期間遅延したデータ４０７である。ｍｏｖｅは、動き検知信号４１１で、Ｖｄはデータ線１０４のアナログデータを示す。
【００４１】
まず、ｃｌｒを有効にしてＶｄを標準電圧にする。この時、すべての走査信号Ｖｇは無効にすることによりすべてのＴＦＴのゲートをＯＦＦにし、画素の保持容量素子１０８に影響を与えないようにする。ｗｒｔｅｎによってデータ線と検知のためのアナログ−デジタル変換回路１１１を接続する設定とする。ｃｌｒを無効にした後に表示するラインの１つ下のラインの走査信号Ｖｇを有効にし、表示するラインの１つ下のラインのＴＦＴのゲートをＯＮにすることで、各データ線Ｖｄに表示するラインの１つ下のラインの保持容量素子１０８に保持されていた電荷によって各データ線Ｖｄに電圧が印加される。各データ線Ｖｄに印加された電圧をアナログ−デジタル変換回路１１１よって、デジタルデータＡＤｄとして取り込み、その後、表示する１ライン下の走査信号Ｖｇを無効にする。また、ｃｌｒを有効にしてＶｄを標準電圧にする。ｗｒｔｅｎによってデータ線と表示のためのデジタル−アナログ変換回路１１０を接続する設定とし、ｃｌｒを無効にした後に次は表示するラインの走査信号Ｖｇを有効にすることで表示するラインのＴＦＴのゲートがＯＮとなる。表示するラインが奇数フィールドの奇数ラインまたは、偶数フィールドの偶数ラインであれば、外部からの表示データＩＮｄをデジタル−アナログ変換回路１１０に入力し、各データ線ＶｄにＩＮｄのアナログデータが送られて保持容量素子１０８へ電圧を印加する。表示するラインが奇数フィールドの偶数ラインまたは、偶数フィールドの奇数ラインであれば、ＩＮｄとＡＤｄより動き検知を行いｍｏｖｅを生成して、静止画と判断した時はＲａｄｄを、動画と判断した時は、ＩＮｄとＲｉｎｄの中間値を補間データとするなどの方法で、ＩＮｄとＲｉｎｄによって生成した補間データをデジタル−アナログ変換回路１１０に入力し、各データ線Ｖｄに送られて保持容量素子１０８へ電圧を印加する。１水平期間毎に上記の処理を順次行い、映像を表示する。本発明の実施例３によって、別途フレームメモリを利用せずに、インタレース映像信号を動画においても良好な画質のプログレッシブへ変換する機能の搭載が実現可能となる。
【実施例４】
【００４２】
本発明の実施例４によるアクティブマトリクス型表示装置及び駆動方法について、図６、図７及び図８を用いて説明する。
【００４３】
図６（ａ）は本発明の液晶表示装置の構成図で、実施例１の図１（ａ）に類似しているが、水平の画素分あった処理部１１８を１水平期間に１ライン分のデータをすべて参照できる１ライン分のアナログ−デジタル変換部１１１からのデータ１１６−１、１１６−２、…と、１ライン分の外部表示データ１１７−１、１１７−２、…すべてを入力する処理部６００に変更した構成である。その処理部６００で集計した結果を各画素データに反映させる、また表示装置の前段のシステム６０１などにフィードバックさせて、画質の向上を図る。
【００４４】
まず、共通電極電圧を自動調整し画質の向上を図るための処理部６００−１の構成図を図６（ｂ）に示す。
【００４５】
処理部６００−１は、アナログ−デジタル変換回路１１１からの１ライン分の保持容量を検知したデータ１１６−１、１１６−２、…を入力し、画面中の１点以上任意のデータを抽出する抽出回路６０２と、抽出されたデータを正極性と負極性に分けて一旦格納するための、正極性データ用のレジスタ回路６０３及び負極性データ用のレジスタ回路６０４と、格納されたデータから共通電極電圧の最適値設定を制御する信号を生成する共通電極電圧演算回路６０５で構成される。
【００４６】
図７（ａ）に共通電極電圧のずれについての一例について説明する。通常ＴＦＴのようなトランジスタでは端子間に寄生容量が発生して、信号の変化によってＯＦＦ時にリーク電流が流れてしまう問題がある。アクティブマトリクス型の表示装置において走査線と保持容量（液晶素子）の間に発生する寄生容量により、保持容量に書き込まれていた電荷がゲートを閉じるときにその変化によって保持容量の電圧がゲートのＯＦＦ電圧の方向へ降下する現象が起こる（飛び込みと呼ぶ）。同じ階調を示す正極性と負極性の電圧を書き込む時に、飛び込みによって書き込んだ電圧よりも低い電圧値になり、本来想定していた共通電極電圧からの正極性と負極性に保持されている電圧は階調の異なる表示となり、フリッカや焼きつきの原因となる。実際に保持容量に保持されている同じ階調を示す正極性と負極性の電圧を検出することで、その中間値を共通電極電圧に設定することが可能となり、フリッカや焼きつきを抑えることができる。
【００４７】
図７（ｂ）に共通電極電圧の自動調整システム例のフローチャートを示す。電源がＯＮで共通電極電圧自動調整モードがＯＦＦであれば、通常表示を行い、共通電極電圧自動調整モードがＯＮになれば、共通電極電圧自動調整モード（７００）を実行する。共通電極電圧自動調整モードでは、まず静止画を表示し（７０１）、任意のフレームにおいて、実施例１から実施例３と同じ方法によって保持容量に書き込まれているデータを検知する（７０２）。画面の任意の１点以上の数画素についてのデータを抽出回路６０２にて抽出しレジスタ（６０３又は６０４）に記憶する（７０３）。次に７０１と同じ映像を表示（７０４）、７０２と逆極性のフレームにおいて再度保持容量に書き込まれたデータを取得する（７０５）。７０３で記憶したデータと同じ画素のデータを抽出回路６０２にて抽出しレジスタ（６０３又は６０４）に記憶する（７０６）。７０３と７０６のデータより共通電極電圧演算回路６０５を用い最適な共通電極電圧を算出する（７０７）。７０７で求めた結果をもとに共通電極電圧を調整する制御信号によって共通電極駆動回路を制御して、最適な共通電極電圧を設定することでフリッカや焼きつきを抑え、画質向上を図ることが可能となる（７０８）。
【００４８】
次に、輝度傾斜を補正し画質の向上を図る機能について説明する。図６（ａ）は共通電極電圧自動調整と同じであるが、処理部６００を、輝度傾斜を補正し画質の向上を図るための処理部６００−２にする。図８は、処理部６００−２の構成図を示す。処理部６００−２は、アナログ−デジタル変換回路１１１からの１ライン分の保持容量を検知したデータ１１６−１、１１６−２、…を入力して輝度傾斜の補正を演算する輝度傾斜補正演算回路８００と、その結果から画素毎への補正制御信号を記憶するレジスタ回路８０１と、レジスタ回路８０１に記憶された補正制御信号より外部表示データ１１７に補正をかける補正回路８０２を備える。
【００４９】
輝度傾斜の要因はいくつもあるが、そのうちの一つについて以下に説明する。輝度傾斜はＴＦＴがマトリクス状に配置されているパネルにおいて、画素毎に負荷が加わってドライバ回路から遠くなる毎に信号波形が鈍り、その結果、保持容量に書き込まれる電圧にばらつきが生じ、同じデータを表示した時でも表示される輝度にばらつきが発生する。共通電極電圧自動調整モードと同じように、静止画（全画面同一階調データ表示）を表示して、輝度傾斜の分布を保持容量に書き込まれているデータを検知し、そのデータを元に自動的に検出することで、入力データに最適な補正を行うことが可能となり、輝度傾斜を軽減し画質の向上を図ることが可能となる。
【実施例５】
【００５０】
本発明の実施例５によるアクティブマトリクス型表示装置及び駆動方法について、図６（ａ）、図９及び図１０を用いて説明する。
【００５１】
図６（ａ）は実施例４と同様であるが、処理部６００が実施例４とは異なり、または、システムにも処理を任せることで一般的なアクティブマトリクス型表示装置にて表示しながらタッチパネルやデジタイザのような入力機能を実現することが可能になる。そのための処理部６００−３及びシステム６０１−１の構成図を図９（ａ）に示す。
【００５２】
処理部６００−３は、アナログ−デジタル変換回路１１１からの１ライン分の保持容量を検知したデータ１１６−１、１１６−２、…を一旦保持するラッチ回路９００と、１ライン分の検知データをシステム部へシリアル転送するためのパラレル−シリアル変換回路９０２と、パラレル−シリアル変換のための同期信号を生成するタイミング生成回路９０２で構成される。システム部６０１−１は、処理部６００−３からの検知データと検知したデータの元データ（前フレームのデータ）の相違点を検出する比較回路９０３と、前フレームのデータを記憶するフレームメモリ部９０４と、比較回路９０３によって検出された結果から座標値を求める座標検出回路９０５と、検出した座標より、表示データに画像処理を行う画像処理回路９０６で構成される。
【００５３】
図１０に、入力機能の原理について説明する。ＴＦＴ等のトランジスタは、素子部に光を当てると微量のリーク電流が流れる。光の強さによってリーク電流の量も変化し、強い光ほどリーク電流も多くなる。液晶表示装置において、この原理により、光を当てた画素の保持容量の電荷が変化し、その保持容量の変化を検出することで、光が当たっていた位置を認識することができる。つまり、外光よりも強い光（ペンライトなど）によって、マトリクス状に配列された画素を有する液晶パネル上の任意の位置に入力した時、各画素の保持容量の値を順次検知し、元データ（光を当てる前のデータ）と比較することで、その変化が最も顕著である位置を認識することができ、入力装置としての機能を実現可能となる。また、光の強さによってリーク電流の量も変化するため、光の強さも入力パラメータとすることが可能となる。
【００５４】
図９（ｂ）は本発明の入力機能を搭載した液晶表示装置においてのタイミングチャートの例である。Ｖｇ１〜Ｖｇ４はゲートドライバ回路１０５から各走査線１０６−１〜１０６−４に出力される走査信号である。ｗｒｔｅｎは切り替えスイッチ１１２の制御信号である。ｃｌｒは基準電圧にデータ線１０４を設定する切り替えスイッチ１１３の制御信号である。ＩＮｄは外部表示データ１１７で、ＡＤｄはアナログ−デジタル変換回路１１１からのデジタルデータ１２１で、ＭＦｄはフレームメモリ９０４によって記憶されていた前フレームのデータである。Ｖｄはデータ線１０４のアナログデータを示す。
【００５５】
保持容量の値の検知やデータの表示は、実施例１などと同様な方法で行うが、本実施例５おいては、１フレーム期間中にＴＦＴが光を受けるための期間を設け、その期間はすべてのＴＦＴのゲートをＯＦＦとして、データ線１０４には保持容量値が光によるリーク電流の影響を受けやすいような電圧（高電圧など）を印加する。保持容量の値を検知することで、フレームメモリに記憶してある元データと比べて、変化している位置、変化量を随時認識できるため、表示しながら、入力機能が別途センサ装置を利用せずに実現可能となる。
【産業上の利用可能性】
【００５６】
本発明の表示装置は、テレビやＰＣ（パーソナルコンピュータ）のディスプレイ、携帯電話のディスプレイに利用できる。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１形態における表示装置の構成図およびタイミングチャート。
【図２】本発明の第２形態における処理部の構成図およびタイミングチャート。
【図３】オーバードライブ駆動における応答特性図。
【図４】本発明の第３形態における処理部の構成図およびタイミングチャート。
【図５】３次元ＩＰ変換方式の説明図。
【図６】本発明の第４形態の共通電極電圧自動調整機能における表示装置の構成図。
【図７】共通電極電圧調整についての説明図及び共通電極電圧自動調整についてのフローチャート。
【図８】本発明の第４形態の輝度傾斜自動補正機能における処理部の構成図。
【図９】本発明の第５形態における処理部の構成図およびタイミングチャート。
【図１０】入力機能の原理についての説明図。
【符号の説明】
【００５８】
１００…液晶パネルの
１０１…画素
１０２…液晶素子
１０３…データドライバ回路
１０４…データ線
１０５…ゲートドライバ回路
１０６…走査線
１０７…ＴＦＴ
１０８…保持容量素子
１０９…共通電極
１１０…デジタル−アナログ変換回路
１１１…アナログ−デジタル変換回路
１１２、１１３…スイッチ
１１４…シフトレジスタ回路
１１５…外部データ用ラッチ回路
１１６…デジタルデータ
１１７…外部表示データ
１１８…処理部（実施例１〜３）
１１８−１…低消費電力用処理部（実施例１）
１１８−２…オーバードライブ駆動用処理部（実施例２）
１１８−３…３Ｄ−ＩＰ用処理部（実施例３）
１１９…タイミングコントローラ回路
１２０…検知データ用ラッチ回路（実施例１）
１２１…デジタルデータ（実施例１）
１２２…セレクタ回路（実施例１）
１２３…選択信号
２００…ラッチ回路（実施例２）
２０１…デジタルデータ（実施例２）
２０２…オーバードライブ補正値生成回路
２０３…オーバードライブ補正値
２０４…加算器
２０５…オーバードライブデータ
４００…ラッチ回路（実施例３）
４０１…デジタルデータ（実施例３）
４０２…動き検知回路
４０３…検知データ１ライン遅延回路
４０４…外部データ１ライン遅延回路
４０５…１ライン遅延外部データ
４０６…補間演算回路
４０７…１ライン遅延検知データ
４０８…補間データ
４０９…セレクタ回路（実施例３）
４１０…フィールド信号
４１１…動き検知信号
６００…処理部（実施例４〜５）
６００−１…共通電極電圧自動調整機能用処理部（実施例４）
６００−２…輝度傾斜自動補正用処理部（実施例４）
６００−３…入力機能用処理部（実施例５）
６０１…システム部
６０２…抽出回路
６０３…正極性データ用レジスタ回路
６０４…負極性データ用レジスタ回路
６０５…共通電極電圧演算回路
７００…共通電極電圧自動調整モード
７０１…静止画を表示
７０２…保持容量検知
７０３…データ抽出
７０４…静止画を表示
７０５…保持容量検知
７０６…データ抽出
７０７…最適共通電極電圧算出
７０８…最適共通電極電圧設定
８００…輝度傾斜補正演算回路
８０１…補正制御信号用レジスタ回路
８０２…輝度傾斜補正回路
９００…検知データ用ラッチ回路（実施例５）
９０１…パラレル−シリアル変換回路
９０２…タイミング生成回路
９０３…比較回路
９０４…フレームメモリ部
９０５…座標検出回路
９０６…画像処理回路
【図１】
0004621439.tif 000002
【図２】
0004621439.tif 000003
【図３】
0004621439.tif 000004
【図４】
0004621439.tif 000005
【図５】
0004621439.tif 000006
【図６】
0004621439.tif 000007
【図７】
0004621439.tif 000008
【図８】
0004621439.tif 000009
【図９】
0004621439.tif 000010
【図１０】
0004621439.tif 000011