(57)【特許請求の範囲】
【請求項１】
半導体素子の感光膜パターンの形成方法において、
露光装置により半導体基板上に形成された感光膜パターンを大気圧下で、且つ１３０〜２００℃の低温条件で酸素ラジカル成分を用いてアッシングする工程を含むことを特徴とする半導体素子の感光膜パターンの形成方法。
【請求項２】
上記酸素ラジカル成分は、オゾンアッシャー装置を介して供給されるオゾンを熱分解して生成することを特徴とする請求項１に記載の半導体素子の感光膜パターンの形成方法。
【請求項３】
上記酸素ラジカル成分は、オゾンアッシャー装置を介して供給されるオゾンに紫外線照射して生成することを特徴とする請求項１又は２に記載の半導体素子の感光膜パターンの形成方法。
【請求項４】
上記感光膜パターンは、上記半導体基板を保持するヒーターブロックにより加熱することを特徴とする請求項１〜３のいずれか１つに記載の半導体素子の感光膜パターンの形成方法。
【請求項５】
上記感光膜には、ポジティブ型感光膜及びネガティブ型感光膜のいずれかを用いることを特徴とする請求項１〜４のいずれか１つに記載の半導体素子の感光膜パターンの形成方法。
【請求項６】
上記露光装置における光源には、ＫｒＦ−エキシマレーザー、ＡｒＦ−エキシマレーザー、ｇ線及びｉ線のいずれか１つを用いることを特徴とする請求項１〜５のいずれか１つに記載の半導体素子の感光膜パターンの形成方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、半導体素子の製造方法に関し、特に０．１μｍ級以下の微細線幅を具現化する半導体素子の感光膜パターンの形成方法に関する。
【０００２】
【従来の技術】
最近、半導体素子の集積度が増加するにつれて、半導体素子の最小線幅が急激に小さくなっており、このような最小線幅は露光装置の能力に依存する。
【０００３】
現在の露光装置のパターン形成能力は、ｉ線の３６５ｎｍ波長の光源を用いる場合には、０．２８μｍの線幅を形成し得、ＤＵＶ（Deep Ultra Violet）の２７５ｎｍ波長の光源を用いる場合には、０．１８μｍの線幅を形成し得る。
【０００４】
最近は、２４８ｎｍ波長の光源を発生するＫｒＦ−エキシマレーザーを用いたＤＵＶ光源を用いるステッパー方式や走査方式の露光装置を使用している。
【０００５】
このようなＤＵＶ光源を用いた露光装置によるリソグラフィにおいて、解像力を高めるための種々の技術を組み合わせても、０．１μｍ以下のパターンニングは不可能であるため、最近は、新しい光源、例えば、電子ビームや、Ｘ線とＥＵＶ（Extreme Ultra Violet）とによるリソグラフィ等の開発が活発に進められている。
【０００６】
しかし、電子ビームを用いた露光の場合には、製品の生産性が低いため、量産には不適合であり、Ｘ線を用いた露光の場合には、マスク、整列、レジスト及び製品生産性などが、未だ問題点として残っている。
【０００７】
また、感光膜をエッチングする方法としては、ＲＦやマイクロウエーブを用いてプラズマを発生させて、このプラズマで感光膜を除去する方法が実用化されてきた。すなわち、このエッチング方法では、プラズマのイオンやラジカル成分が感光膜と化学的な反応を起こすと共に、そのイオンが感光膜上に衝突しながら感光膜をエッチングすることとなる。
【０００８】
しかし、このようなエッチング方法、すなわち、化学的な反応に加えて、プラズマイオンやラジカル成分が感光膜に衝突する物理的な反応によっても感光膜をエッチングする方法では、所定のパターンに形成された感光膜の間に、半導体層の領域が露出された状態であるため、プラズマのイオンやラジカル成分は、感光膜だけでなく、露出された半導体層内に侵入して損失を誘発する問題点がある。
また、感光膜がエッチングされるときに発生する重金属イオン、例えば、Ｎａ+イオンなどがプラズマ成分と共に半導体層内に侵入して、半導体層に深刻な損失、すなわち、半導体層を廃棄しなければならない程度の損失を誘発する問題点がある。
【０００９】
以下、添付した図４及び図５を参照して、従来の半導体素子の感光膜パターンの形成方法について説明する。
【００１０】
図４（Ａ）に示したように、半導体基板１１上に電導層１２を形成した後、感光膜パターニングを円滑にするために、上記電導層１２上に反射防止膜１３を形成する。
次いで、上記反射防止膜１３上に感光膜を塗布して露光を行う。ここで、露光装置では、ＫｒＦ−エキシマレーザーを用いたステッパー方式により露光を実施する。上記ステッパー方式を用いて形成した感光膜パターン１４は、一定の間隔Ｓを置いて、一定の高さＨと一定の幅Ｗに形成される。ここで、上記感光膜パターン１４の幅Ｗは、１７０ｎｍまで形成可能である。
この後、上記露光工程が完了した感光膜パターン１４を現像して微細化する。
【００１１】
【発明が解決しようとする課題】
上述したような従来の半導体素子の感光膜パターンの形成方法において、感光膜パターン１４の幅Ｗに対する高さＨの比率Ｈ／Ｗの値が４とならない場合には、図４（Ｂ）に示したように、微細化された感光膜パターン１４ａは崩れることとなる。
【００１２】
また、図５に示したように、現像工程における湿式処理後、感光膜パターン１４が崩れることにより、後続するプラズマアッシャー装置によるエッチング処理時には、微細化された感光膜パターン１４ａの深さが減り、大きさの変動が発生する。
【００１３】
本発明は、上記従来の技術の問題点を解決するため案出されたものであって、微細な感光膜パターンの崩れや大きさの変動を防止して、通常の露光装置の限界解像力以上の微細な線幅の感光膜パターンを形成し得る半導体素子の感光膜パターン形成方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記の目的を達成するため、本発明にかかる半導体素子の感光膜パターンの形成方法は、露光装置により半導体基板上に形成された感光膜パターンを大気圧下で、且つ１３０〜２００℃の低温条件で酸素ラジカル成分を用いてアッシングする工程を含むものである。
そして、上記酸素ラジカル成分は、オゾンアッシャー装置を介して供給されるオゾンを熱分解して生成したり、紫外線照射により生成したりするものである。
また、上記感光膜パターンは、上記半導体基板を保持するヒーターブロックにより加熱するものである。
なお、上記感光膜には、ポジティブ型感光膜及びネガティブ型感光膜のいずれかを用いることとする。
また、上記露光装置における光源には、ＫｒＦ−エキシマレーザー、ＡｒＦ−エキシマレーザー、ｇ線及びｉ線のいずれか１つを用いることとする。
【００１５】
【発明の実施の形態】
以下、本発明の最も好ましい実施形態を添付図面を参照して、本発明が属する技術分野における通常の知識を有する者がその実施をすることができる程度に詳細に説明する。
【００１６】
【００１７】
図１は、本発明の実施形態にかかる半導体素子の感光膜パターンの形成方法の各工程を示す断面図である。
【００１８】
図１（Ａ）に示したように、半導体基板２１上に電導層２２として、例えば、ポリシリコン又はメタルを蒸着した後、感光膜パターニング工程を円滑にするために、上記電導層２２上に反射防止膜２３を形成し、ＫｒＦ−エキシマレーザーを用いたステッパー方式で露光して、感光膜パターン２４を形成する。上記形成した感光膜パターン２４は、一定の間隔Ｓを置いて、一定の高さＨと一定の幅Ｗに形成される。この場合、上記感光膜パターン２４の幅Ｗは、１７０ｎｍまで形成可能である。
【００１９】
次いで、図１（Ｂ）に示したように、オゾンアッシャー装置（図示省略）から供給されるオゾン（Ｏ3）から酸素ラジカル成分（Ｏ*）を生成し、この酸素ラジカル成分を用いて、上記感光膜パターン２４を大気圧下、かつ、低温で、時間に応じて、均一でパターン崩れ無しにスリム化させて、微細化された感光膜パターン２４ａを形成する。
【００２０】
上記感光膜パターン２４と酸素ラジカル成分との反応温度は、約１３０〜２００℃の低温とする。アッシング率の調節は可能であり、温度が低いほどアッシング率が低くなり、感光膜パターン２４ａを微細に形成し得る。
また、酸素ラジカル成分を用いたアッシングでは、イオンによる衝撃及び荷電された粒子によるアッシング損失が発生しないので、少数キャリアの寿命に影響を及ぼさず、かつ、大気圧下で行うので、真空装置が不要である。
【００２１】
さらに、酸素ラジカル成分を用いたアッシングにより、マイクロローディング効果が発生しない。ここで、上記マイクロローディング効果とは、低圧及び微細領域（マイクロスペース）でイオン自体を分散させることで、感光膜パターン２４に対して垂直に移動するイオンによってエッチング率が減少する現象をいう。酸素ラジカル成分を用いたアッシングを実施することで、マイクロローディング効果による感光膜パターン２４のエッチング率の減少を防止し得る。
【００２２】
図２は、オゾンアッシャー装置を用いて、図１（Ａ）に示した感光膜パターン２４を微細化する方法を説明するための図である。
【００２３】
上記オゾンアッシャー装置は公知のエッチング装置である。このオゾンアッシャー装置からのオゾン（Ｏ3）による酸素ラジカル成分（Ｏ*）が、図２の感光膜パターン２４と化学的な反応のみを起こして、感光膜パターン２４を除去する。
【００２４】
詳しく説明すれば、感光膜パターン２４は、Ｃ−Ｈ−Ｏの基本構造からなり、その各々を連結する鎖は、酸素ラジカル成分と化学的な反応を生じることで、容易に切断される。
【００２５】
本発明は、既存のオゾンアッシャー装置からのオゾンを用いて酸素ラジカル成分を生成し、この酸素ラジカル成分を、感光膜パターンを微細化するのに使用することとなる。
すなわち、オゾンは、一定の温度に到達すれば容易に酸素ラジカル成分に変わるため、エッチングチャンバー装置内を完全に密封した状態で、半導体基板２１上にオゾンを注入し、半導体基板２１が装着されたヒーターブロック２５に熱を加えれば、オゾンが酸素ラジカル成分に変換される。この酸素ラジカル成分が、感光膜パターン２４に物理的な衝撃を加えないで、もっぱら感光膜パターン２４の連結鎖を切断する化学的な反応のみを起こして、感光膜パターン２４を除去することとなる。
【００２６】
上記オゾンアッシャー装置を用いて感光膜パターン２４を微細化する方法を具体的に説明する。
まず、上記感光膜パターン２４が形成された半導体基板２１を、温度調節の可能なヒーターブロック２５上に装着した後、ノズル（図示省略）を介してオゾン（Ｏ3）ガスを供給する。この場合、上記オゾンガスは、酸素比５〜７ｖｏｌ％の高濃度にする。
【００２７】
次いで、上記ヒーターブロック２５により上記半導体基板２１を加熱すれば、上記供給されるオゾンガス（Ｏ3）は熱分解されて、酸素ラジカル成分（Ｏ*）が生成される。また、紫外線照射により、上記供給されるオゾンガス（Ｏ3）から酸素ラジカル成分（Ｏ*）が生成される。
【００２８】
このような酸素ラジカル成分が感光膜パターン２４を除去し、上記酸素ラジカル成分の直進性により、感光膜パターン２４の微細化が可能となる。
【００２９】
また、上記感光膜パターン２４に含まれている炭素イオンや水素イオンは、酸素ラジカル成分と反応して、感光膜パターン２４の表面から、ＣＯ、ＣＯ2又はＨ2Ｏの状態で放出された後、オゾンアッシャー装置の外部に排出させることで、半導体基板２１の微粒子による汚染を防止する。
【００３０】
図３は、アッシング時間に応じた感光膜パターンの大きさの変化を示した図である。
オゾンアッシングを実施する前の感光膜パターン２４の線幅を１９０ｎｍに形成した場合には、オゾンアッシングを１分間実施すれば、感光膜パターン２４の線幅は１４０ｎｍに成り、オゾンアッシングを２分間実施すれば、感光膜パターン２４の線幅は１００ｎｍに成ることを示している。
このように、１００ｎｍの線幅を有する感光膜パターン２４を形成したときにも、感光膜パターン２４の崩れや大きさの変動は全く発生しなかった。
【００３１】
なお、上記感光膜パターン２４は、ポジティブ型感光膜又はネガティブ型感光膜のいずれかを用いて形成する。
また、露光装置の光源として、ｇ線（４３６ｎｍ）、ｉ線（３６５ｎｍ）、ＡｒＦ−エキシマレーザー（１９３ｎｍ）なども適用し得る。
【００３２】
本発明の技術的思想は、上記好ましい実施形態によって具体的に記述されたが、上記実施形態はその説明のためのものであって、その制限のためのものでないことに留意されるべきである。また、本発明の技術分野における通常の専門家であるならば、本発明の技術的思想の範囲内で種々の実施形態が実施可能であることを理解されるべきである。
【００３３】
【発明の効果】
以上説明したように、本発明は、大気圧下、かつ、低温で酸素ラジカル成分を用いて、半導体基板上の感光膜パターンをアッシングすることにより、感光膜パターンのアッシング率を調節し得るので、微細な感光膜パターンの崩れや大きさの変動を防止して、通常の露光装置の限界解像力以上の０．１μｍ程度の微細な線幅を有する感光膜パターンを形成し得る。
また、迅速に微細下された感光膜パターンを生成できるので、製品生成量を確保することができる。
【図面の簡単な説明】
【図１】  本発明にかかる半導体素子の感光膜パターンの形成方法の各工程を示す断面図である。
【図２】  本発明にかかる半導体素子の感光膜パターンの形成方法を用いた感光膜パターンの微細化を説明するための図である。
【図３】  本発明によりアッシング時間を変化させたときの感光膜パターンの線幅を示す図である。
【図４】  従来の技術にかかる半導体素子の感光膜パターンの形成方法の各工程を示す断面図である。
【図５】  従来の技術によって形成された感光膜パターンの崩れと大きさの変動を示す図である。
【符号の説明】
２１      半導体基板
２２      電導層
２３      反射防止膜
２４、２４ａ      感光膜パターン
２５      ヒーターブロック
【図１】
0004818524.tif 000002
【図２】
0004818524.tif 000003
【図３】
0004818524.tif 000004
【図４】
0004818524.tif 000005
【図５】
0004818524.tif 000006