(57)【特許請求の範囲】
【請求項１】
セラミックグリーンシートを複数積層し、裁断する工程を含む積層電子部品の製造方法であって、
前記セラミックグリーンシートは、一面上に、内部電極パターンと、複数の第１の段差吸収層とを含み、
前記内部電極パターンは、長さ方向及び幅方向を有する長方形状となっており、複数が前記長さ方向及び前記幅方向に沿って行列状に配置され、前記長さ方向に沿った行は、前記幅方向に隣り合う前記行と、前記長さ方向でみた位置が揃えられており、
前記第１の段差吸収層のそれぞれは、前記長さ方向に沿った前記行に含まれる２つの前記内部電極パターンと、前記２つの内部電極パターンと前記幅方向に隣り合う２つの前記内部電極パターンとでみて、最も近接する４つの角部によって囲まれた領域毎に形成されており、
前記複数の前記第１の段差吸収層は、互いに独立している、
製造方法。
【請求項２】
請求項１に記載された積層電子部品の製造方法であって、さらに前記セラミックグリーンシートは、切断予定線を含み、
前記切断予定線は、前記領域内を複数の区画に画定しており、
前記第１の段差吸収層は、前記複数の区画のそれぞれに存在している、
製造方法。
【請求項３】
請求項１又は２に記載された積層電子部品の製造方法であって、さらに、前記セラミックグリーンシートは、第２の段差吸収層を含み、
前記第２の段差吸収層は、隣接する前記内部電極パターンの長辺が向かい合う領域において、前記第１の段差吸収層から独立して形成されている、
製造方法。
【請求項４】
請求項３に記載された積層電子部品の製造方法であって、
前記セラミックグリーンシートは、第１の切断予定線と、第２の切断予定線と、第３の切断予定線とを有し、
前記第１の切断予定線は、隣接する前記内部電極パターンの長辺間を通って延び、
前記第２の切断予定線は、隣接する前記内部電極パターンの短辺間を通って延び、前記４つの角部によって囲まれた前記領域内において、前記第１の切断予定線と交差しており、
前記第３の切断予定線は、前記第２の切断予定線に平行し、前記内部電極パターンの前記長辺の中間部に跨って延び、
前記第１の段差吸収層は、前記第１の切断予定線と、前記第２の切断予定線との交点上に形成されており、
前記第２の段差吸収層は、前記第１の切断予定線と、前記第３の切断予定線との交点上に形成されている、
製造方法。
【請求項５】
請求項３に記載された積層電子部品の製造方法であって、
前記セラミックグリーンシートは、第１の切断予定線と、第２の切断予定線と、第３の切断予定線とを有し、
前記第１の切断予定線は、隣接する前記内部電極パターンの長辺間を通って延び、
前記第２の切断予定線は、隣接する前記内部電極パターンの短辺間を通って延び、前記４つの角部によって囲まれた前記領域内において、前記第１の切断予定線と交差しており、
前記第３の切断予定線は、前記第２の切断予定線に平行し、前記内部電極パターンの前記長辺の中間部に跨って延び、
前記第１の段差吸収層は、前記第１の切断予定線の切り代幅に重ならない領域であって、且、前記第２の切断予定線の切り代幅に重ならない領域に形成されており、
前記第２の段差吸収層は、前記第１の切断予定線の切り代幅に重ならない領域であって、且、前記第３の切断予定線の切り代幅に重ならない領域に形成されている、
製造方法。
【請求項６】
請求項１乃至５の何れかに記載された積層電子部品の製造方法であって、
前記第１の段差吸収層は、セラミックペーストで構成されている、
製造方法。
【請求項７】
請求項１乃至６に記載された積層電子部品の製造方法であって、
前記第１の段差吸収層は、前記内部電極パターンを構成する一対の長辺を延長した線の外側であって、かつ、前記内部電極パターンを構成する一対の短辺を延長した線の外側に形成されている、
製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層電子部品の製造方法に関する。
【背景技術】
【０００２】
一般に、積層セラミックコンデンサなどの積層電子部品は、次のような工程によって製造される。まず、セラミックグリーンシートに、導体ペーストでなる内部電極パターンを形成する。次に、内部電極パターンを有するセラミックグリーンシートを複数枚積層し、シート積層体を作る。そして、シート積層体を加圧した後、複数の一チップ領域に切断して積層チップを得る。更に、その積層チップに対して、脱バインダ、焼成及び端子電極形成などの周知の工程を行い、積層電子部品を得る。
【０００３】
このような積層電子部品の製造工程では、内部電極パターンの層厚による段差に起因して、積層チップが変形する問題を無視することができない。変形した積層チップは、回路基板に積層電子部品を実装する際の装着不良を招く原因となる。
【０００４】
そこで、セラミックグリーンシート上で内部電極パターンの周囲にセラミックペーストを塗布して段差吸収層を形成し、上述した積層チップの変形を防止しようとする技術が知られている。
【０００５】
段差吸収層の態様としては、特許文献１の図１５に開示されているように、内部電極パターンの周囲全面に段差吸収層を形成する態様がある。しかし、この態様では、段差吸収層の形成領域が大きくなる。段差吸収層の形成領域が大きいと、次のような問題点が生じる。
（１）段差吸収層用のセラミックペーストを塗布する面積も大きくなり、段差吸収層を形成するためのコストが上昇する恐れがある。
（２）後にシート積層体を切断する際、切断刃で段差吸収層を切断する距離が大きくなる。このため、切断刃の負荷が増大し、切断刃の寿命が短くなる恐れがある。
（３）段差吸収層の面積が大きいので、後にシート積層体を加圧する際、段差吸収層に、単位面積でみて高い圧力をかけることが難しい。デラミネーションを防止する観点からは、段差吸収層に高い圧力をかけることが好ましい。
（４）後に積層チップを脱バインダする際、脱バイガスを排気させるための経路を確保するのが難しい。
【特許文献１】特開平６−９６９９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、段差吸収層の形成領域を極力少なくしながら、積層チップの変形を防止することができる積層電子部品の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上述した課題を解決するため、本発明は、セラミックグリーンシート上の一チップ領域に内部電極パターン及び段差吸収層を形成し、前記内部電極パターン及び段差吸収層が形成された前記セラミックグリーンシートを少なくとも一層含むシート積層体を作製する積層電子部品の製造方法であって、前記セラミックグリーンシート上の前記一チップ領域のうち、少なくとも、前記内部電極パターンの引き出し部と反対側の隅部に前記段差吸収層を形成する積層電子部品の製造方法を提供する。
【０００８】
上述した積層電子部品の製造方法では、セラミックグリーンシート上の一チップ領域に内部電極パターン及び段差吸収層を形成する。そして、内部電極パターン及び段差吸収層が形成されたセラミックグリーンシートを少なくとも一層含むシート積層体を作製する。このシート積層体を加圧した後、複数の一チップ領域に切断すると、積層チップが得られる。
【０００９】
本発明の重要な特徴は、セラミックグリーンシート上の一チップ領域のうち、少なくとも、内部電極パターンの引き出し部と反対側の隅部に段差吸収層を形成することにある。発明者が検討したところ、一チップ領域のうち、内部電極パターンの引き出し部と反対側の隅部に形成された段差吸収層は、積層チップの変形を防止するための領域として効果的に働くことがわかった。よって、セラミックグリーンシート上における段差吸収層の形成領域を極力少なくしながら、積層チップの変形を防止することができる。
【００１０】
一つの実施態様では、セラミックグリーンシート上において、一チップ領域に基づいて定められる切断予定線の交差部分に段差吸収層を形成する。
【００１１】
もう一つの実施態様では、セラミックグリーンシート上の一チップ領域のうち、４つの隅部に段差吸収層を形成する。
【００１２】
更にもう一つの実施態様では、セラミックグリーンシート上において、一チップ領域に基づいて定められる切断予定線の切り代幅を除いた領域に段差吸収層を形成する。
【発明の効果】
【００１３】
以上述べたように、本発明によれば、段差吸収層の形成領域を極力少なくしながら、積層チップの変形を防止し得る積層電子部品の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る積層電子部品の製造方法の実施形態について説明する。まず、積層電子部品について説明する。
【００１５】
図１は、本発明に係る積層電子部品の製造方法を適用し得る積層電子部品の一例を示す模式的断面図である。図示の積層電子部品は、セラミック基体１と、ｎ層の内部電極２１〜２ｎとを備える。図示実施形態において、本発明に係る製造方法は、積層セラミックコンデンサに適用されているが、他の積層電子部品、例えばインダクタなどに適用することもできる。
【００１６】
セラミック基体１は、例えばチタン酸バリウムを主成分とする誘電体材料などで構成される。セラミック基体１は、長さ方向Ｘ、幅方向Ｙ及び厚さ方向Ｚを有する略直方体形状となっている。セラミック基体１の、長さ方向Ｘでみた両端面１６０、１７０には、端子電極４１、４２が設けられている。
【００１７】
内部電極２１〜２ｎは、Ｃｕ、Ｎｉなどの導電材料で構成され、セラミック基体１の内部において厚さ方向Ｚに間隔を隔てて積層されている。詳しくは、内部電極２１〜２ｎは、長さ方向Ｘでみた位置を交互にずらして配置され、セラミック基体１の両端面１６０、１７０に交互に引き出されている。
【００１８】
具体的に説明すると、内部電極２１は、平面で見て長さ方向Ｘ及び幅方向Ｙを有する長方形状となっており、長さ方向Ｘでみた一辺が、セラミック基体１の端面１６０に引き出され、端子電極４１に接続されている。長さ方向Ｘでみた他辺は、セラミック基体１のもう一つの端面１７０から長さ方向Ｘに間隔を隔てている。
【００１９】
次の内部電極２２も、平面で見て長さ方向Ｘ及び幅方向Ｙを有する長方形状となっており、長さ方向Ｘでみた一辺が、セラミック基体１の端面１６０から長さ方向Ｘに間隔を隔てており、長さ方向Ｌでみた他辺が、セラミック基体１の端面１７０に引き出され、端子電極４２に接続されている。残りの内部電極２３〜２ｎについても同様である。
【００２０】
次に、このような積層電子部品の製造方法について説明する。
図２は、本発明に係る積層電子部品の製造方法の一実施形態を説明する図である。図２を参照すると、セラミックグリーンシート（未焼成セラミックシート）１１が示されている。セラミックグリーンシート１１は、セラミック粉末、溶剤及びバインダなどを混合したセラミックペーストで構成され、一定の厚さとなっている。セラミックグリーンシート１１は、可撓性プラスチックフィルムなどの支持体（図示せず）に付着される。
【００２１】
次に、図２に示すように、セラミックグリーンシート１１上に設定された複数の一チップ領域Ｑ１に、内部電極パターン２０を形成する。図示実施形態では、内部電極パターン２０は、それぞれ、長さ方向Ｘ及び幅方向Ｙを有する長方形状となっており、長さ方向Ｘに隣り合う２つの一チップ領域Ｑ１ごとに、それぞれ、一つの内部電極パターン２０を形成する。更に、図示実施形態では、内部電極パターン２０を長さ方向Ｘに整列させた内部電極パターンの行を、複数設けるとともに、幅方向Ｙに隣り合う内部電極パターン行を、長さ方向Ｘでみた位置を揃えた態様で配置する。すなわち、内部電極パターン２０を、長さ方向Ｘ及び幅方向Ｙに沿って行列状に配置する。
【００２２】
一チップ領域Ｑ１は、それぞれ、図１に示した積層部品を形成するための領域であり、長さ方向Ｘに沿った切断予定線Ｃ１、Ｃ２、及び、幅方向Ｙに沿った切断予定線Ｃ３、Ｃ４によって画定することができる。切断予定線Ｃ１は、幅方向Ｙに隣り合う内部電極パターン行の間を通る。同様に、切断予定線Ｃ２も、幅方向Ｙに隣り合う内部電極パターン行の間を通る。切断予定線Ｃ３は、内部電極パターン２０を跨って延びる。切断予定線Ｃ４は、長さ方向Ｘに隣り合う内部電極パターン２０の間を通って延びる。
【００２３】
図３は、図２に示された一チップ領域Ｑ１を拡大して示す図である。図３を参照すると、一チップ領域Ｑ１は、切断予定線Ｃ１、Ｃ２で与えられる長さ方向Ｘの二辺６１、６２と、切断予定線Ｃ３、Ｃ４で与えられる幅方向Ｙの二辺６３、６４とを有する。更に、一チップ領域Ｑ１は、辺６１、６３が合する位置に在る隅部５１と、辺６２、６３が合する位置に在る隅部５２と、辺６１、６４が合する位置に在る隅部５３と、辺６２、６４が合する位置に在る隅部５４とを有する。
【００２４】
内部電極パターン２０は、幅方向Ｙでみた両側の辺２０１、２０２が一チップ領域Ｑ１の辺６１、６２から間隔を隔て、かつ、長さ方向Ｘでみた一方側の辺２０４が一チップ領域Ｑ１の辺６４から間隔を隔てた態様で配置される。内部電極パターン２０の引き出し部２０５は、一チップ領域Ｑ１の辺６３に接する。
【００２５】
内部電極パターン２０は、導体粉末、溶剤及びバインダなどを混合した導体ペーストを、所定のパターンで印刷することにより形成することができる。印刷手法としては、スクリーン印刷法、グラビア印刷法またはオフセット印刷法などが挙げられる。内部電極パターン２０の層厚は、例えば１μｍに設定される。
【００２６】
次に、図２に示すように、セラミックグリーンシート上に段差吸収層３１を、切断予定線Ｃ１、Ｃ２と切断予定線Ｃ４との交差部分に跨った態様で形成する。
【００２７】
図３を参照し、一チップ領域Ｑ１でみると、段差吸収層３１は、内部電極パターン２０の引き出し部２０５と反対側の隅部５３、５４に形成される。例えば、隅部５３について代表的に説明すると、段差吸収層３１は、幅方向Ｙでみて、内部電極パターン２０の辺２０１を延長した線Ｌ１よりも切断予定線Ｃ１の側に、かつ、長さ方向Ｘでみて、内部電極パターン２０の辺２０４を延長した線Ｌ４よりも切断予定線Ｃ４の側に形成される。段差吸収層３１は、長さ方向Ｘの二辺が切断予定線Ｃ４に跨り、かつ、幅方向Ｙの二辺が切断予定線Ｃ１に跨る四辺形の形状である。
【００２８】
段差吸収層３１は、セラミックペーストを所定のパターンで印刷することにより形成することができる。印刷手法としては、スクリーン印刷法、グラビア印刷法またはオフセット印刷法などが挙げられる。段差吸収層３１は、基本的には、セラミックグリーンシート１１と同様な構成のセラミックペーストで構成される。また、段差吸収層３１の層厚については、内部電極パターン２０の層厚と実質的に同じ値に設定されることが好ましいが、異なる値に設定することも可能である。
【００２９】
本実施形態では、内部電極パターン２０の形成の後に、段差吸収層３１の形成を行っているが、内部電極パターン２０の形成及び段差吸収層３１の形成について時間的な順序関係は任意である。例えば、段差吸収層の形成の後に内部電極パターンの形成を行ってもよいし、内部電極パターンの形成と、段差吸収層の形成とを同時に行ってもよい。
【００３０】
次に、内部電極パターン２０及び段差吸収層３１が形成されたセラミックグリーンシート１１を少なくとも一層備えたシート積層体を作製する。詳しくは、内部電極パターン２０及び段差吸収層３１が形成されたセラミックグリーンシート１１を複数積層した態様のシート積層体を作製する。更に詳しくは、複数のセラミックグリーンシート１１を、長さ方向Ｘでみた内部電極パターン２０の位置を交互にずらし、かつ、幅方向Ｙでみた内部電極パターン２０の位置を揃えて積層した態様である。
【００３１】
シート積層体を作製するための手法としては、内部電極パターン２０及び段差吸収層３１を備えたセラミックグリーンシート１１を複数用意し、これらのセラミックグリーンシート１１を順次に積層する手法を採用することができる。このほか、セラミックグリーンシートの形成工程や、内部電極パターン及び段差吸収層の印刷工程などを、必要な回数だけ可撓性支持体上で繰り返すことによりシート積層体を作製する手法を採用することもできる。
【００３２】
また、本実施形態では、シート積層体の態様として、内部電極パターン２０及び段差吸収層３１が形成されたセラミックグリーンシート１１を複数積層した態様が採用されているが、かようなシート積層体の態様に限定されることはない。例えば、シート積層体の態様として、内部電極パターン２０及び段差吸収層３１が形成されたセラミックグリーンシート１１のほかに、内部電極パターンがあっても段差吸収層がないセラミックグリーンシートを含んで積層した態様を採用することもできる。
【００３３】
次に、このようにして得られたシート積層体に加圧処理を施す。詳しくは、シート積層体を、少なくとも、その積層方向に加圧する。このような加圧処理の例としては、金型プレス、等方静水圧による加圧などが挙げられる。
【００３４】
次に、シート積層体を、複数の一チップ領域Ｑ１に裁断する。具体的には、長さ方向Ｘに沿った裁断については、切断予定線Ｃ１、Ｃ２に従い、幅方向Ｙに沿った裁断については、切断予定線Ｃ３、Ｃ４に従って行えばよい。
【００３５】
このようにしてシート積層体を裁断すると、積層チップが得られる。この積層チップに対して、バインダを除去する脱バインダ処理を行い、所定条件で焼成する。そして、焼成された積層チップに端子電極を形成すると、図１に示した積層電子部品が得られる。
【００３６】
既に述べたように、積層電子部品の製造工程では、内部電極パターンの層厚による段差に起因して、積層チップが例えば丸みを帯びた形状になるなど、変形する問題を無視することができない。
【００３７】
本発明では、図３を参照して説明したように、セラミックグリーンシート１１上の一チップ領域Ｑ１のうち、内部電極パターン２０の引き出し部２０５と反対側の隅部５３、５４に段差吸収層３１を形成する。隅部５３、５４に形成された段差吸収層３１は、上述した積層チップの変形を防止するための領域として効果的に働く。よって、セラミックグリーンシート１１上における段差吸収層の形成領域を極力少なくしながら、積層チップの変形を防止することができる。
【００３８】
更に、段差吸収層の形成領域を少なくすることにより、次のような効果を得ることができる。
（１）段差吸収層用のセラミックペーストを塗布する面積が小さくなるので、段差吸収層を形成するためのコストを削減することができる。
（２）シート積層体を切断する際、切断刃で段差吸収層を切断する距離が小さくなる。これにより、切断刃の負荷を軽減し、切断刃の寿命を延ばすことができる。
（３）段差吸収層の面積が小さいので、後にシート積層体を加圧する際、段差吸収層に、単位面積でみて高い圧力をかけることが容易となる。デラミネーションを防止する観点からは、段差吸収層に高い圧力をかけることが好ましい。
（４）積層チップに脱バインダ処理を施す際、脱バイガスを排気させるための経路を確保するのが容易となる。
【００３９】
更に、図３では、段差吸収層３１を、切断予定線Ｃ１、Ｃ２と切断予定線Ｃ４との交差部分に形成している。かかる段差吸収層３１の形成態様によれば、積層チップの変形を防止する効果を高めることができる。
【００４０】
図４は、本発明に係る積層電子部品の製造方法の別の実施形態を説明する図、図５は、図４に示された一チップ領域Ｑ１を拡大して示す図である。この実施形態において、先の図２及び図３に示した実施形態と重複する点については説明を省略する。
【００４１】
図４を参照すると、この実施形態では、切断予定線Ｃ１、Ｃ２と切断予定線Ｃ４との交差部分に段差吸収層３１を形成するほかに、切断予定線Ｃ１、Ｃ２と切断予定線Ｃ３との交差部分にも段差吸収層３２を形成する。詳しくは、段差吸収層３２は、切断予定線Ｃ１、Ｃ２と切断予定線Ｃ３との交差部分に跨った態様で形成される。
【００４２】
図５を参照し、一チップ領域Ｑ１でみると、段差吸収層３２は、内部電極パターン２０の引き出し部２０５と同じ側の隅部５１、５２に形成される。段差吸収層３２の形状、形成手法、材料、層厚などについては、先に説明した段差吸収層３１と基本的に同じである。
【００４３】
この実施形態では、図５に示すように、一チップ領域Ｑ１のうち、内部電極パターン２０の引き出し部２０５と反対側の隅部５３、５４に段差吸収層３１を形成するほかに、引き出し部２０５と同じ側の隅部５１、５２に段差吸収層３２を形成する。すなわち、一チップ領域Ｑ１の４つの隅部５１〜５４に段差吸収層３１、３２を形成するので、積層チップの変形を防止する効果を高めることができる。
【００４４】
図６は、本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。この実施形態において、先の図４及び図５に示した実施形態と重複する点については説明を省略する。
【００４５】
図６に示した実施形態では、段差吸収層３１、３２を、一チップ領域Ｑ１の隅部５１〜５４で扇形状の領域を占めるような態様で形成する。切断予定線の交差部分でみると、段差吸収層３１、３２を、切断予定線の交点上に中心を有する円形の形状で形成する。例えば、切断予定線Ｃ１、Ｃ４の交差部分について代表的に説明すると、段差吸収層３１を、切断予定線Ｃ１、Ｃ４の交点上に中心を有する円形の形状で形成する。
【００４６】
図７は、本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。この実施形態において、先の図４及び図５に示した実施形態と重複する点については説明を省略する。
【００４７】
図７に示した実施形態では、一チップ領域Ｑ１の４つの隅部５１〜５４に段差吸収層３１、３２を形成するほかに、一チップ領域Ｑ１の辺の中央部にも段差吸収層３３を形成する。詳しくは、一チップ領域Ｑ１の、隅部５１、５３を結ぶ辺６１の中央部、隅部５２、５４を結ぶ辺６２の中央部、及び、隅部５３、５４を結ぶ辺６４の中央部に段差吸収層３３を形成する。かかる態様によれば、積層チップの変形を防止する効果を更に高めることができる。
【００４８】
図８は、本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。この実施形態において、先の図７に示した実施形態と重複する点については説明を省略する。
【００４９】
図８に示した実施形態では、段差吸収層３１、３２を、一チップ領域Ｑ１の隅部５１〜５４で三角形状の領域を占めるような態様で形成する。切断予定線の交差部分でみると、段差吸収層３１、３２を、長さ方向Ｘに対向する二頂点が一方の切断予定線上にあり、幅方向Ｙに対向する二頂点が他方の切断予定線上にある四角形の形状で形成する。例えば、切断予定線Ｃ１、Ｃ４の交差部分について代表的に説明すると、段差吸収層３１を、長さ方向Ｘに対向する二頂点が切断予定線Ｃ１上にあり、幅方向Ｙに対向する二頂点が切断予定線Ｃ４上にある四角形の形状で形成する。また、残りの段差吸収層３３についても、四角形の形状で形成する。
【００５０】
図９は、本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。この実施形態において、先の図４及び図５に示した実施形態と重複する点については説明を省略する。
【００５１】
図９に示した実施形態の場合、セラミックグリーンシート１１上でみて切断予定線Ｃ１〜Ｃ４の切り代幅を除いた領域に段差吸収層３１、３２を形成する。例えば、切断予定線Ｃ１、Ｃ４の交差部分でみて、段差吸収層３１を、切断予定線Ｃ１の切り代幅Ｗ１及び切断予定線Ｃ４の切り代幅Ｗ４を除いた態様で形成する。切断予定線の他の交差部分についても同様である。
【００５２】
図９に示すように、セラミックグリーンシート１１上でみて切断予定線Ｃ１〜Ｃ４の切り代幅を除いた領域に段差吸収層３１、３２を形成する態様によれば、この後のシート積層体の切断工程で段差吸収層３１、３２が切断される箇所を減らすことができる。従って、切断刃の負荷を軽減し、切断刃の寿命を延ばすことができる。
【００５３】
図１０は、本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。この実施形態において、先の図４及び図５に示した実施形態と重複する点については説明を省略する。
【００５４】
図１０に示すように、段差吸収層３１、３２を、一チップ領域Ｑ１の隅部５１〜５４において長さ方向Ｘの辺から間隔を隔てた態様で形成してもよい。必ずしも、段差吸収層３１、３２が長さ方向Ｘの辺に接している必要はない。例えば、隅部５３に形成される段差吸収層３１について代表的に説明すると、段差吸収層３１を、長さ方向Ｘの辺６１から幅方向Ｙの間隔ｄ１を隔てた態様で形成する。また、図示の態様と異なり、段差吸収層を、隅部において幅方向Ｙの辺から長さ方向Ｘの間隔を隔てた態様で形成することもできる。
【００５５】
図１１は、本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。この実施形態において、先の図４及び図５に示した実施形態と重複する点については説明を省略する。
【００５６】
図１１に示すように、段差吸収層３１、３２を、一チップ領域Ｑ１の隅部５１〜５４において長さ方向Ｘの辺及び幅方向Ｙの辺から間隔を隔てた態様で形成してもよい。例えば、隅部５３に形成される段差吸収層３１について代表的に説明すると、段差吸収層３１を、辺６１から幅方向Ｙの間隔ｄ１を隔て、かつ、辺６４から長さ方向Ｘの間隔ｄ４を隔てた態様で形成する。
【００５７】
図１２は、本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。この実施形態において、先の図４及び図５に示した実施形態と重複する点については説明を省略する。
【００５８】
図１２に示すように、セラミックグリーンシート１１上に設定された複数の一チップ領域Ｑ１に、内部電極パターン２０を形成する。本実施形態では、内部電極パターン２０を長さ方向Ｘに整列させた内部電極パターンの行を、複数設けるとともに、複数の内部電極パターン行を、長さ方向Ｘでみた位置を互いにずらした態様で配置する。
【００５９】
一チップ領域Ｑ１は、長さ方向Ｘに沿った切断予定線Ｃ１、Ｃ２、及び、幅方向Ｙに沿った切断予定線Ｃ３、Ｃ４によって画定される。本実施形態では、切断予定線Ｃ３は、一つの内部電極パターン行については内部電極パターン２０の間を通るとともに、その内部電極パターン行に隣り合う別の内部電極パターン行については内部電極２０を跨って延び、切断予定線Ｃ４も、切断予定線Ｃ３と同じである。
【００６０】
本実施形態における一チップ領域Ｑ１の拡大図については、先の図５と同様であり、図示を省略する。
【００６１】
その後、段差吸収層３１、３２を形成する工程については、図４及び図５に示した実施形態と同様である。その他の点、例えば、シート積層体の作製、加圧及び裁断については、図２及び図３に示した実施形態と同様である。
【００６２】
なお、図１２の実施形態で示された内部電極パターンの配置に、他の実施形態で示された段差吸収層の態様を組み合わせることもできる。例えば、図１２の実施形態で示された内部電極パターンの配置に、図９の実施形態で示された段差吸収層の態様を組み合わせた実施形態が存在する。
【００６３】
また、以上説明した各実施形態の間にも、任意の組み合わせが存在することは言うまでもない。
【図面の簡単な説明】
【００６４】
【図１】本発明に係る積層電子部品の製造方法を適用し得る積層電子部品の一例を示す模式的断面図である。
【図２】本発明に係る積層電子部品の製造方法の一実施形態を説明する図である。
【図３】図２に示された一チップ領域Ｑ１を拡大して示す図である。
【図４】本発明に係る積層電子部品の製造方法の別の実施形態を説明する図である。
【図５】図４に示された一チップ領域Ｑ１を拡大して示す図である。
【図６】本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。
【図７】本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。
【図８】本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。
【図９】本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。
【図１０】本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。
【図１１】本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。
【図１２】本発明に係る積層電子部品の製造方法の更に別の実施形態を説明する図である。
【符号の説明】
【００６５】
１１              セラミックグリーンシート
Ｑ１              一チップ領域
２０              内部電極パターン
３１〜３３        段差吸収層
【図１】
0004623305.tif 000002
【図２】
0004623305.tif 000003
【図３】
0004623305.tif 000004
【図４】
0004623305.tif 000005
【図５】
0004623305.tif 000006
【図６】
0004623305.tif 000007
【図７】
0004623305.tif 000008
【図８】
0004623305.tif 000009
【図９】
0004623305.tif 000010
【図１０】
0004623305.tif 000011
【図１１】
0004623305.tif 000012
【図１２】
0004623305.tif 000013