(57)【特許請求の範囲】
【請求項１】
平坦な第１の主面と第２の主面を有する第１の導電箔と、前記第１の導電箔の前記第１の主面に熱硬化性樹脂層で貼着された第２の導電箔をエッチングして形成された導電パターンと、前記導電パターンを被覆したオーバーコート樹脂層とを備えた板状体またはリードフレームを用意し、
前記板状体またはリードフレームの前記オーバーコート樹脂層上に半導体素子を搭載するとともに、前記導電パターンで形成されたリードと前記半導体素子を電気的に接続し、
前記板状体またはリードフレームを前記熱硬化性樹脂層と絶縁性樹脂とを結合してモールドし、
前記第１の導電箔を除去して、前記リードをそれぞれ分離することを特徴とした半導体装置の製造方法。
【請求項２】
前記第１の導電箔は、Ｃｕを主材料とした導電箔で、前記第２の導電箔は、前記第１の導電箔と同様の材料でなり、
前記熱硬化性樹脂は、フィラーが混入されている請求項１に記載の半導体装置の製造方法。
【請求項３】
前記フィラーが混入された熱硬化性樹脂は、エポキシ樹脂であり、熱膨張係数が１５〜３０ｐｐｍ／°Ｃである請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２の導電箔は、Ｃｕ箔が用いられ、厚みは、２０〜３０μｍである請求項１、請求項２または請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、板状体、リードフレームおよび半導体装置の製造方法に関するものであり、特に極めて小型、薄型で従来のリードフレームにない様々な特徴を出した板状体、リードフレームおよび半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、トランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置１は、図２５のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置１は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード４が導出されたものである。
【０００５】
図２６に、前記パッケージ型半導体装置１に用いられるリードフレーム５を示す。このリードフレーム５は、Ｃｕ等の薄型金属板から成り、一般的に外形は、矩形である。中央の符号６は、半導体チップ２を実装するアイランドであり、符号７は、吊りリードである。またこのアイランド６，リード４は、樹脂層３を形成する絶縁性樹脂の注入圧力により簡単に変形するため、吊りリード７やタイバー８が設けられている。そしてリード４、アイランド６、吊りリード７およびタイバー８は、プレス等の打ち抜きやエッチングにより形成されている。
【０００６】
これらの技術は、例えば特開平９−１８１２４１号公報、特開平７−１３５２３０号公報に示され、ＤＩＰ、ＱＩＰ用のリードフレームとして説明されている。
【０００７】
しかしこのパッケージ型半導体装置１は、リード４、アイランド６、吊りリード７およびタイバー８をファインパターンで形成することが難しく、リードフレーム自体のサイズを小さくすることが難しかった。更には、リード４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００８】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００９】
図２７は、支持基板としてフレキシブルシート３０を採用した、チップサイズよりも若干大きいＣＳＰ３１を示すものである。
【００１０】
このフレキシブルシート３０の表面には、複数のリード３２…が配置され、リード３２の一端は、半導体チップ３３の配置領域に近接され、他端は樹脂層３４から外部に露出している。そして前記配置領域に設けられた半導体チップ３３の電極とリード３２は、金属細線３５を介して接続されている。また図面では、半導体チップ３３の裏面をパッケージから露出させるために、フレキシブルシート３０に開口部３６が形成されている。
【００１１】
続いて、前記リードフレーム５を用いたモールド方法について、図２６を用いて簡単に説明する。まず図２６Ａに示すように所望の形状に打ち抜かれたリードフレーム５を用意し、アイランド６に半導体チップ２０を固着する。そして半導体チップ２０上にあるボンディングパッドとリード４の一端を金属細線２１で電気的に接続する。
【００１２】
続いて図２６Ｂに示すように、金型２２に前記リードフレーム５を装着する。そして前記リードフレーム５を下金型２２Ａと上金型２２Ｂで挟み、下金型２２Ａと上金型２２Ｂで形成されたキャビティ内に絶縁性樹脂を注入し、所望のパッケージが形成される。尚、図２６Ａに示された点線は、絶縁性樹脂で形成されたモールド部２３を示すものである。
【００１３】
【発明が解決しようとする課題】
まずリードフレーム５を用いたパッケージの問題点について説明する。このリードフレーム５は、プレスやエッチングにより表から裏へ抜かれて形成されている。そのため、リードやアイランドは、バラバラにならない様に対策を施している。つまり、リード４には、タイバー８が設けられ、またアイランド６は、吊りリード７が設けられている。このタイバー８や吊りリード７は、本来、必要とされるものではなく、モールドの後に取り除かれる。
【００１４】
またリードフレーム５は、エッチングやプレスにより表から裏に渡り抜かれるため、リードパターンの微細化に限界がある問題もあった。例えばプレスでリードフレーム５を形成する場合、打ち抜かれるリードの間は、リードフレームの厚みとほぼ同じ長さが限界値であると言われている。またエッチングによって形成されるリードフレームも、厚さの分だけ縦方向にエッチングされる分、横方向にもエッチングが進むので、リードフレームの厚みがリードの間隔の限界であると言われている。
【００１５】
よってリードフレームのパターンを微細化しようとすると、リードフレームの厚みを薄くする必要がある。しかしリードフレーム５自体の厚みが薄くなれば、その強度は低下し、リードフレーム５に反りが発生したり、リード４が変形したり、位置ずれを起こしたりする問題があった。特に、金属細線２１と接続されるリード４の端部は、支持されていないため、変形、反り等が発生する問題があった。
【００１６】
しかも図２６Ａの矢印で示す部分は、リード４がパッケージの側面から出るため、バリが発生する問題もあった。
【００１７】
以上のように、リードフレームは、微細加工に限界があり、パッケージ全体のサイズをより小さくすることができず、しかもプロセスを考えると、リードフレームの反りを防止する方法が必要となったり、バリを取り除く工程が必要であったり、吊りリード７やタイバー８を切除する必要があったりするため、プロセスが複雑になってしまう問題があった。
【００１８】
一方、フレキシブルシートを用いてリードフレームを形成する場合、リードフレームは主にエッチングにより形成されるため、比較的微細加工に適している。
【００１９】
例えば所望のパターンに表から裏に抜かれたリードフレームをフレキシブルシートに貼り合わせる場合、リードがバラバラになるのを防止するため、タイバーや吊りリードが必要となる不都合があった。
【００２０】
またフレキシブルシートの上にＣｕ箔を貼り合わせ、この後にエッチングによりパターン化する方法では、フレキシブルシートに貼り合わされているため、エッチャントによりリードの接着強度が劣化し、剥がれたり、リードが位置ずれを起こしたりする問題があった。またリードは、パッケージから外に出るため、やはりリードとリードの間に樹脂バリが発生する問題があった。また支持基板となるフレキシブルシート３０は、本来不要なものである。しかし製造方法上、リードを貼り合わせるため、支持基板として採用しており、このフレキシブルシート３０無くすことができなかった。そのため、このフレキシブルシート３０を採用することによって、コストが上昇し、更にはフレキシブルシートの厚みにより回路装置として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２１】
また場合によっては、フレキシブルシートの両面に電極を形成し、これを接続するスルーホールが必要となる場合もあった。この場合、この形成工程が付加されることにより、製造工程も長くなる問題もあった。
【００２２】
【課題を解決するための手段】
本発明は、平坦な第１の主面と第２の主面を有する第１の導電箔と、前記第１の導電箔の前記第１の主面に熱硬化性樹脂層で貼着された第２の導電箔をエッチングして形成された導電パターンと、前記導電パターンを被覆したオーバーコート樹脂層とを備えた板状体またはリードフレームを用意し、
前記板状体またはリードフレームの前記オーバーコート樹脂層上に半導体素子を搭載するとともに、前記導電パターンで形成されたリードと前記半導体素子を電気的に接続し、
前記板状体またはリードフレームを前記熱硬化性樹脂層と絶縁性樹脂とを結合してモールドし、
前記第１の導電箔を除去して、前記リードをそれぞれ分離することで解決するものである。
【００３０】
【発明の実施の形態】
板状体を説明する第１の実施の形態
本発明の板状体について図１を参照して説明する。
【００３１】
本発明に依る板状体は、平坦な第１の主面４１と第２の主面４２を有する第１の導電箔６０と、前記第１の導電箔６０の前記第１の主面４１に熱硬化性樹脂層５０Ａで貼着された第２の導電箔６１と、前記第２の導電箔６１をエッチングして形成された導電パターン５１と、前記導電パターン５１を被覆するオーバーコート樹脂層４４とから構成されている。
【００３２】
第１の導電箔６０としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。第１の導電箔６０は平板状あるいはシート状であり、平坦な第１の主面４１および第２の主面４２を有し、支持できる機械的な強度があればよい。具体的には、厚さ１２５μｍ程度のＣｕ箔を用いる。
【００３３】
第２の導電箔６１としては、第１の導電箔６０と同様の材料で形成され、片面に半硬化の熱硬化性樹脂を塗布したＣｕ箔を用いる。厚みは２０〜３０μｍ程度と極めて薄い方が導電パターンのファインパターン化に寄与できる。第２の導電箔６１は第１の導電箔６０に圧着して貼り付けられる。
【００３４】
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、第１の導電箔６０の第１の主面４１を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして第２の導電箔６１の裏面に塗布し、半硬化して有機溶剤を飛ばした状態で維持され、その後第１の導電箔６０に加熱圧着されて本硬化して形成される。また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【００３５】
更に熱硬化性樹脂層５０Ａは予め半硬化したシート状のフィルムを第２の導電箔６１に貼り付けても良い。
【００３６】
導電パターン５１は第２の導電箔６１をエッチングして形成され、半導体素子搭載領域に近接して設けられる複数のリードＬで形成されている。必要に応じて内部の引き回し配線も形成できる。導電パターン５１のボンディング領域には導電被膜５４が採用され、ボンディングワイヤーを固着するために用いられる。この導電被膜５４として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。また、導電被膜５４は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電パターン５１の上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【００３７】
オーバーコート樹脂層４４はボンディング領域を除く導電パターン５１を被覆する。この上に装着される半導体素子と導電パターン５１の電気的な絶縁を得るためである。オーバーコート樹脂層４４は有機溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着されるか、ロールコーターで塗布されて形成される。電気的絶縁が得られれば、薄いほど放熱性が良くなる。
【００３８】
板状体の周端にはガイド孔４３を設けて製造時の位置決め等に用いると良い。
【００３９】
本発明の板状体では、第１の導電箔６０を機械的な支持材料として用い、この上に熱硬化性樹脂層５０Ａ、第２の導電箔６１で形成された導電パターン５１からなるリードＬ、これを被覆するオーバーコート樹脂層４４のみで最終的にリードフレームとして機能させることができる。従って、板状体は従来のリードフレーム異なり、極めて省資源のリードフレームを実現できる。
【００４０】
また、従来構造のリードフレームでは、タイバーに支持されたリードは最終形状に完全に抜かれてパターニングされているため、リードが変形する問題が多発する。しかし、この板状体では、リードＬは第１の導電箔６０に一体で支持されるため、第１の導電箔６０が変形しない限り、リードが変形することは無くなる。従って、リードＬへのボンディングも変形が無いために安定してできる特徴を有する。
リードフレームを説明する第２の実施の形態
本発明に依るリードフレームは、図３Ｂに示す如く、平坦な第１の主面４１と第２の主面４２を有する第１の導電箔６０と、前記第１の導電箔６０の前記第１の主面４１に熱硬化性樹脂層５０Ａで貼着された第２の導電箔６１をエッチングして形成された導電パターン５１と、前記導電パターン５１を被覆したオーバーコート樹脂層４４とを備え、前記導電パターン５１で形成される半導体素子搭載領域６５を多数個配列し、前記第１の導電箔６０で一体に支持されて構成される。
【００４１】
各構成要素は前述した板状体と同じであるので、ここでは説明を省略する。リードフレームは長尺の平坦な第１の主面４１と第２の主面４２を有する第１の導電箔６０上にブロック６２毎に、第２の導電箔６１で形成された導電パターン５１が多数の半導体素子搭載領域６５を形成して行列状に配置され、第１の導電箔６０にはこのブロック６２が複数個並べられている。従来のリードフレームと異なり、各半導体素子搭載領域６５間は約５０μｍと極めて近接して配置される。
【００４２】
各ブロック６２に配列されたユニットは複数のリードＬが設けられている。リードＬは組み込む半導体素子により最適のパターンに形成される。
【００４３】
このリードフレームは第２の導電箔６１から導電パターン５１がエッチングで作られるので、任意のパターンを実現でき、第２の導電箔６１も薄いので極めてファインパターン適したものとなる。
【００４４】
このリードフレームの製造方法を図２から図５を参照して説明する。
【００４５】
本発明のリードフレームは、第１の導電箔６０の第１の主面４１に熱硬化性樹脂層５０Ａで貼着した第２の導電箔６１からなるシートを用意し、第２の導電箔６１をエッチングして少なくとも半導体素子搭載領域６５を多数個形成する導電パターン５１を形成する工程と、オーバーコート樹脂層で導電パターン５１を被覆する工程と、所定の導電パターン５１表面をレーザーエッチングで露出する工程と、露出された導電パターン５１に選択的に導電被膜５４を形成する工程から形成される。
【００４６】
第１の工程では、図２に示すように、第１の導電箔６０の第１の主面４１に熱硬化性樹脂層５０Ａで貼着した第２の導電箔６１からなるシートを用意することにある。
【００４７】
本工程では、まず図２Ａの如く、平坦な第１の主面４１と第２の主面４２を有するシート状の第１の導電箔６０を用意する。この第１の導電箔６０は、機械的な支持強度を得られるＣｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００４８】
第１の導電箔６０の厚さは、１０μｍ〜３００μｍの範囲で選ばれ、ここでは７０μｍの銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、第１の導電箔６０は後で除去されるので製造中の機械的強度が保証できれば良い。
【００４９】
第２の導電箔６１は導電パターン５１を形成するので、ファインパターン化が求められ、２０〜３０μｍの銅箔が好ましいが、第１の導電箔と同様にエッチング可能なＣｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００５０】
尚、第１の導電箔６０と第２の導電箔６１のシートは、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状のシートが用意され、後述する各工程に搬送されても良い。
【００５１】
熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして第２の導電箔６１の裏面に塗布し、８０℃から１００℃の加熱をして半硬化させ有機溶剤を飛ばす。従って、半硬化の状態では熱硬化性樹脂はＢステージの状態であり、熱硬化されていない。その後に、第１の導電箔６０の第１の主面４１に１５０℃から１７０℃で１．５時間程度加熱圧着して本硬化される。
【００５２】
また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【００５３】
また本工程では、他の実施例として熱硬化性樹脂の代わりにUV硬化樹脂を用いることもできる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後に、ＵＶ照射して本硬化すると熱硬化性樹脂層５０Ａの代わりにUV硬化樹脂層を形成することができる。
【００５４】
シートは、図２Ｂに示す如く、短冊状のシートに多数の半導体素子搭載領域６５が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する第１の導電箔６０および第２の導電箔６１の応力を吸収する。またシートの上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【００５５】
第２の工程は、図３に示す如く、第２の導電箔６１をエッチングして少なくとも半導体素子搭載領域６５を多数個形成する導電パターン５１を形成することにある。
【００５６】
まず、図３Ａに示す如く、第２の導電箔６１上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた第２の導電箔６１が露出するようにホトレジストＰＲをパターニングする。そして、ホトレジストＰＲを介して第２の導電箔６１を選択的にエッチングする。
【００５７】
図３Ｂに具体的な導電パターン５１を示す。本図は図２Ｂで示したブロック６２の１個を拡大したものに対応する。黒く塗られたユニットの１個が１つの半導体素子搭載領域６５であり、導電パターン５１を構成し、１つのブロック６２には５行５列のマトリックス状に多数の半導体素子搭載領域６５が配列され、各半導体素子搭載領域６５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン６６が設けられ、それと少し離間してその内側にダイシング時の位置合わせマーク６７が設けられている。枠状のパターン６６はモールド金型との嵌合に使用される。なお、導電パターン５１の一部を利用して内部の配線として利用できる。
【００５８】
第３の工程では、図４に示す如く、オーバーコート樹脂層４４で導電パターン５１を被覆することにある。
【００５９】
オーバーコート樹脂層４４は導電パターン５１全面あるいは選択的に被覆する。オーバーコート樹脂層４４は有機溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着されるか、ロールコーターで塗布されて熱硬化して形成される。電気的絶縁が得られれば、薄いほど放熱性が良くなる。
【００６０】
なお、オーバーコート樹脂層４４はフォトソルダーレジストを用いても良い。この場合は露光現像して選択的に残す方法もある。
【００６１】
第３の工程では、図４に示す如く、所望の導電パターン５１表面のオーバーコート樹脂層４４をレーザーエッチングで除去して露出することにある。
【００６２】
本工程では、直接描画でレーザーエッチングによりオーバーコート樹脂層４４を選択的に取り除き、導電パターン５１を露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングするかエキシマレーザー等でドライエッチングし、この残査を取り除く。
【００６３】
なお、オーバーコート樹脂層４４をスクリーン印刷で選択的に付着する場合はこの工程は省略できる。
【００６４】
第４の工程は、図５に示す如く、露出された導電パターン５１に導電被膜５４を形成する。
【００６５】
この導電被膜５４は残されたオーバーコート樹脂層４４をマスクとして用い、金、銀あるいはパラジュームを電界あるいは無電界メッキで付着され、ボンディングパッドとして活用される。
【００６６】
例えば銀の導電被膜５４にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜５４をそのままボンディングパッドとして活用できるメリットを有する。
【００６７】
次に、上述した板状体またはリードフレームにより発生する効果を説明する。
【００６８】
第１に、板状体またはリードフレームは、薄い第２の導電箔６１をエッチングして形成した導電パターン５１でリードＬが形成されるため、リードの微細パターンが可能となる。従ってリードの幅、リード間隔を狭くすることができ、より平面サイズの小さいパッケージが形成できる。
【００６９】
第２に、第１および第２の導電箔６０、６１および熱硬化性樹脂層５０Ａで構成されるため、必要最小限で構成でき、極力無駄な材料を無くすことができ、コストを大幅に抑えた薄型の板状体またはリードフレームが実現できる。
【００７０】
第３に、リードＬは、エッチングされた導電パターン５１から形成され、個別分離は封止の後に行われるため、従来のリード間に形成されるタイバーは不要となり、第１の導電箔６０で一体に支持される。よって、タイバーの形成、タイバーのカットは、本発明では全く不要となる。
半導体装置の製造方法を説明する第３の実施の形態
前述した板状体またはリードフレームを採用し、半導体装置が製造されるまでを図６〜図１２を参照して説明する。
【００７１】
第１の工程は、図６に示す如く、オーバーコート樹脂層４４上の各半導体素子搭載領域６５に半導体素子５２を固着し、各半導体素子搭載領域６５の半導体素子５２の電極と所望の導電パターン５１とを電気的に接続する接続手段を形成することにある。
【００７２】
半導体素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００７３】
ここでは、ベアのＩＣチップ５２がオーバーコート樹脂層４４上に絶縁性接着剤５８でダイボンディングされ、ＩＣチップ５２の各電極はリードＬ上の導電被膜５４に熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着されたボンディングワイヤー５５を介して接続される。
【００７４】
本工程では、各ブロック６２に多数の導電パターン５１が集積されているので、半導体素子５２の固着およびワイヤーボンディングが極めて効率的に行える利点がある。
【００７５】
第２の工程は、図７に示す如く、各半導体素子搭載領域６５の半導体素子５２を一括して被覆する封止用絶縁性樹脂５０Ｂで共通モールドすることにある。
【００７６】
本工程では、図７Ａに示す如く、既に前の工程で複数の導電パターン５１はオーバーコート樹脂層４４で被覆されているので、封止用絶縁性樹脂５０Ｂは半導体素子５２を被覆し、オーバーコート樹脂層４４と結合される。特に、熱硬化性樹脂層５０Ａ、オーバーコート樹脂層４４および封止用絶縁性樹脂５０Ｂとは同種のエポキシ樹脂等の熱硬化性樹脂を用いればお互いに馴染みが良いのでより強力な接着強度を得られる。更に強い接着強度を実現するには封止用絶縁性樹脂５０Ｂでモールドする前に、オーバーコート樹脂層４４の表面をＵＶ照射もしくはプラズマ照射してオーバーコート樹脂層４４表面の樹脂の極性基を活性化すると良い。そして熱硬化性樹脂層５０Ａ、オーバーコート樹脂層４４および封止用絶縁性樹脂５０Ｂとで一体となりより導電パターン５１を両面からモールドするので極めて良好な封止構造が得られる。
【００７７】
また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００７８】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図７Ｂに示すように各ブロック６２は１つの共通のモールド金型に半導体素子搭載領域６５を納め、各ブロック毎に１つの封止用絶縁性樹脂５０Ｂで共通にモールドを行う。このために従来のトランスファーモールド等の様に各半導体素子搭載領域を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れ、モールド金型の共通化も図れる。
【００７９】
オーバーコート樹脂層４４表面に被覆された封止用絶縁性樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００８０】
本工程の特徴は、封止用絶縁性樹脂５０Ｂを被覆するまでは、第１の導電箔６０が支持基板となり、モールド後は封止用絶縁性樹脂５０Ｂが支持基板となるので、従来のリードの絶縁支持基板は不要となる。
【００８１】
また第１の導電箔６０が導電パターン５１を一体に支持し、個々に分離されないので、シート状として一体で取り扱え、封止用絶縁性樹脂５０Ｂをモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００８２】
第３の工程は、図８に示す如く、第１の導電箔６０をすべて除去することにある。
【００８３】
本工程は、第１の導電箔６０を化学的および／または物理的に除く。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００８４】
熱硬化性樹脂層５０Ａが露出するまで、第１の導電箔６０を全面ウェトエッチングするのが一番簡便な方法である。本工程では熱硬化性樹脂層５０Ａが存在するためにオーバーエッチングの心配が無く、自動化に適した工程となる。
【００８５】
本工程では、第１の導電箔６０は半導体素子搭載領域６５のある中央部分がエッチングされ、周辺部は残され封止用絶縁性樹脂５０Ｂとオーバーラップするので、各ブロック６２がバラバラになることは無い。
【００８６】
第４の工程は、導電パターン５１の裏面処理を行い、図９に示す最終構造を得る。すなわち、裏面に露出した熱硬化性樹脂層５０Ａに電極を形成する導電パターン５１を選択的に露出するように貫通孔７３を形成し、半田等の導電材５９を被着して裏面電極５６を形成し、半導体装置として完成する。
【００８７】
この貫通孔７３の形成には、前述したレーザーエッチングを用いると良い。
【００８８】
第５の工程は、図１０に示す如く、複数個のブロック６２を封止用絶縁性樹脂５０Ｂを当接させて粘着シート８０に貼り付けることにある。
【００８９】
前の工程で第１の導電箔６０をエッチング除去し裏面処理した後に、第１の導電箔６０から各ブロック６２が切り離される。このブロック６２は熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂで第１の導電箔６０の残余部と連結されているので、切断金型を用いず機械的に導電箔６０の残余部から剥がすことで達成できる。
【００９０】
本工程では、ステンレス製のリング状の金属枠８１に粘着シート８０の周辺を貼り付け、粘着シート８０の中央部分には４個のブロック６２をダイシング時のブレードが当たらないような間隔を設けて絶縁性樹脂５０Ｂを当接させて貼り付けられる。粘着シート８０としてはＵＶシート（リンテック社製）が用いられるが、各ブロック６２は封止用絶縁性樹脂５０Ｂで機械的強度があるので、安価なダイシングシートでも使用できる。
【００９１】
第６の工程は、図１１に示す如く、粘着シート８０に貼り付けられた状態で熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂで一括してモールドされた各ブロック６２の各半導体素子搭載領域６５の半導体素子５２の特性の測定を行うことにある。
【００９２】
各ブロック６２の裏面には図１１に示すように、裏面電極５６が露出されており、各半導体素子搭載領域６５が導電パターン５１形成時と全く同一にマトリックス状に配列されている。この導電パターン５１の封止用絶縁性樹脂５０Ｂから露出した裏面電極５６にプローブ６８を当てて、各半導体素子搭載領域６５の半導体素子５２の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
【００９３】
本工程では、各半導体素子搭載領域６５の半導体装置５３は封止用絶縁性樹脂５０Ｂでブロック６２毎に一体で支持されているので、個別にバラバラに分離されていない。従って、粘着シート８０に貼り付けられた複数個のブロック６２をテスターの載置台に真空で吸着させ、ブロック６２毎に半導体素子搭載領域６５のサイズ分だけ矢印のように縦方向および横方向にピッチ送りをすることで、極めて早く大量にブロック６２の各半導体素子搭載領域６５の半導体装置５３の測定を行える。すなわち、従来必要であった半導体装置の表裏の判別、電極の位置の認識等が不要にでき、更に複数個のブロック６２を同時に処理するので、測定時間の大幅な短縮を図れる。
【００９４】
第７の工程は、図１２に示す如く、粘着シート８０に貼り付けられた状態でブロック６２の熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂを各半導体素子搭載領域６５毎にダイシングにより分離することにある。
【００９５】
本工程では、粘着シート８０に貼り付けられた複数個のブロック６２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード６９で各半導体素子搭載領域６５間のダイシングライン７０に沿って熱硬化性樹脂層５０Ａと封止用封止用絶縁性樹脂５０Ｂをダイシングし、個別の半導体装置５３に分離する。
【００９６】
本工程で、ダイシングブレード６９は完全に熱硬化性樹脂層５０Ａと封止用絶縁性樹脂５０Ｂを切断し粘着シートの表面に達する切削深さでダイシングを行い、完全に各半導体素子搭載領域６５毎に分離する。ダイシング時は予め前述したリードフレーム形成時に設けた各ブロックの周辺の枠状のパターン６６の内側に設けた位置合わせマーク６７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン７０をダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【００９７】
また本工程では、ダイシングライン７０には熱硬化性樹脂層５０Ａとその上に結合された封止用絶縁性樹脂５０Ｂしか存在しないので、ダイシングブレード６９の摩耗は少なく、金属バリも発生せず極めて正確な外形にダイシングできる特徴がある。
【００９８】
更に本工程後でも、ダイシング後も粘着シート８０の働きで個別の半導体装置にバラバラにならず、その後のテーピング工程でも効率よく作業できる。すなわち、粘着シート８０に一体に支持された半導体装置は良品のみを識別してキャリアテープの収納孔に吸着コレットで粘着シート８０から離脱させて収納できる。このために微小な半導体装置であっても、テーピングまで一度もバラバラに分離されない特徴がある。
【００９９】
以上に本発明の製造方法を詳述したが、測定工程とダイシング工程を逆にしても粘着シート８０で一体に支持されているので、問題なく測定をテスターで行えることは言うまでもない。ただダイシング後は粘着シート８０での支持のために測定時に粘着シート８０が撓むことを配慮すれば足りる。
板状体またはリードフレームを説明する第４の実施の形態
図１３は、図１に示した板状体または図３Ｂに示したリードフレームの改良であり、第１の導電箔６０を裏面電極５６として用い、第１の導電箔６０と第２の導電メッキ層７４で２層配線も実現できるものである。従って、変更点を主に説明する。なお、同一構成要素には同一符号を用いた。
【０１００】
本発明の板状体は、平坦な第１の主面４１と第２の主面４２を有する第１の導電箔６０と、前記第１の導電箔６０の前記第１の主面４１を覆う熱硬化性樹脂層５０Ａと、前記熱硬化性樹脂層５０Ａ上に設け、前記第１の導電箔６０と所望の個所で接触する第２の導電メッキ層７４と、前記第２の導電メッキ層７４をエッチングして形成される導電パターン５１と、前記導電パターン５１を被覆するオーバーコート樹脂層４４とから構成される。
【０１０１】
また本発明のリードフレームは、平坦な第１の主面４１と第２の主面４２を有する第１の導電箔６０と、前記第１の導電箔６０の前記第１の主面４１を覆う熱硬化性樹脂層５０Ａと、前記熱硬化性樹脂層５０Ａ上に設け、前記第１の導電箔６０と所望の個所で接触する第２の導電メッキ層７４と、前記第２の導電メッキ層７４をエッチングして形成される導電パターン５１と、前記導電パターン５１を被覆するオーバーコート樹脂層４４とを備え、前記導電パターン５１で形成される半導体素子搭載領域６５を多数個配列し、前記第１の導電箔６０で一体に支持して構成される。
【０１０２】
本発明の板状体またはリードフレームでは、前述した実施の形態と同様に第１の導電箔６０を導電パターン５１の支持手段として用い、更にこの第１の導電箔６０を裏面電極５６として用いるので第２の導電メッキ層７４を用いる点が異なる。
【０１０３】
この板状体は、図１３に示すように、第１の導電箔６０としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。第１の導電箔６０は平板状あるいはシート状であり、平坦な第１の主面４１および第２の主面４２を有し、支持できる機械的な強度があればよい。具体的には、厚さ７０μｍ程度のＣｕ箔を用いる。この厚さは要求される裏面電極の厚さにより適宜選択され、ファインパターンが求められるとより薄くされ、ヒートシンクを兼ねた突起電極が求められると１００μｍ以上に厚く形成されると良い。
【０１０４】
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、第１の導電箔６０の第１の主面４１を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして第１の導電箔６０の第１の主面４１に塗布し、半硬化して有機溶剤を飛ばした後に本硬化して形成される。また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して導電パターン５１との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、導電パターン５１を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【０１０５】
更に熱硬化性樹脂層５０Ａは予め半硬化したシート状のフィルムを第１の導電箔６０の第１の主面４１に貼り付けて、加熱して本硬化しても良い。
【０１０６】
第２の導電メッキ層７４としては、Ｃｕを無電界および電界メッキして熱硬化性樹脂層５０Ａ表面に付着して形成される。厚みは２０〜３０μｍ程度と極めて薄い方が導電パターンのファインパターン化に寄与できる。第１の導電箔６０と電気的に接続される個所の熱硬化性樹脂層５０Ａは選択的に除去されており、第２の導電メッキ層７４を形成時に同時に接続をされるので、スルーホール処理は不要となる。
【０１０７】
導電パターン５１は第２の導電メッキ層７４をエッチングして形成され、半導体素子搭載領域６５に近接して設けられる複数のリードＬで形成されている。なお、導電パターン５１は必要に応じて内部配線も形成できる。導電パターン５１のボンディング領域には導電被膜５４が採用され、ボンディングワイヤーを固着するために用いられる。この導電被膜５４として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。また、導電被膜５４は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電パターン５１の上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【０１０８】
オーバーコート樹脂層４４はボンディング領域を除く導電パターン５１を被覆する。この上に装着される半導体素子と導電パターン５１の電気的な絶縁を得るためである。オーバーコート樹脂層４４は有機溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着されるか、ロールコーターで塗布されて形成される。電気的絶縁が得られれば、薄いほど放熱性が良くなる。
【０１０９】
板状体の周端にはガイド孔４３を設けて製造時の位置決め等に用いると良い。
【０１１０】
本発明の板状体では、第１の導電箔６０を機械的な支持材料および裏面電極５６として用い、この上に熱硬化性樹脂層５０Ａ、第２の導電メッキ層７４で形成された導電パターン５１からなるリードＬ、これを被覆するオーバーコート樹脂層４４のみで最終的にリードフレームとして機能させることができる。従って、板状体は従来のリードフレーム異なり、極めて省資源のリードフレームを実現でき且つ多層配線も実現できる。
【０１１１】
また、従来構造のリードフレームでは、タイバーに支持されたリードは最終形状に完全に抜かれてパターニングされているため、リードが変形する問題が多発する。しかし、この板状体では、リードＬは第１の導電箔６０に一体で支持されるため、第１の導電箔６０が変形しない限り、リードが変形することは無くなる。従って、リードＬへのボンディングも変形が無いために安定してできる特徴を有する。
【０１１２】
本発明のリードフレームは、図１７Ｂに示すように、多数の導電パターン５１のユニットを行列状に配置したもので、構造上は板状体と同じである。
【０１１３】
次に図１４から図１９を参照して、このリードフレームの製造方法を説明する。
【０１１４】
このリードフレームは、第１の導電箔６０を用意する工程と、第１の導電箔６０の第１の主面４１に熱硬化性樹脂層５０Ａを付着し、第１の導電箔６０と電気的な接続をする個所の熱硬化性樹脂層５０Ａを除去する工程と、第２の導電メッキ層７４を付着する工程と、第２の導電メッキ層７４をエッチングして導電パターン５１を形成する工程と、導電パターン５１をオーバーコート樹脂層４４で被覆する工程と、ボンデイング領域となる導電パターン５１上のオーバーコート樹脂層４４を除去して導電被膜５４を形成する工程から構成されている。
【０１１５】
第１の工程は、図１４に示す如く、第１の導電箔６０を用意することにある。
【０１１６】
本工程では、まず図１４Ａの如く、平坦な第１の主面４１と第２の主面４２を有するシート状の第１の導電箔６０を用意する。この第１の導電箔６０は、機械的な支持強度を得られるＣｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【０１１７】
第１の導電箔６０の厚さは、１０μｍ〜３００μｍの範囲で選ばれ、ここでは７０μｍの銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、第１の導電箔６０は後で裏面電極となるので製造中の機械的強度が保証と裏面電極の厚さが確保できれば良い。
【０１１８】
尚、第１の導電箔６０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状のシートが用意され、後述する各工程に搬送されても良い。
【０１１９】
また第１の導電箔６０は、図１４Ｂに示す如く、短冊状のシートに多数の半導体素子搭載領域６５が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する第１の導電箔６０の応力を吸収する。またシートの上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【０１２０】
第２の工程は、図１５に示す如く、第１の導電箔６０の第１の主面４１に熱硬化性樹脂層５０Ａを付着し、第１の導電箔６０と電気的な接続をする個所の熱硬化性樹脂層５０Ａを除去することにある。
【０１２１】
本工程では、熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬化性樹脂が用いられ、第１の導電箔６０の第１の主面４１全面を被覆するように設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かした液状の材料をキャスティングして第１の導電箔６０表面に塗布し、８０℃から１００℃の加熱をして半硬化させ有機溶剤を飛ばした後に、１５０℃から１７０℃で１．５時間程度加熱して本硬化して形成される。従って、半硬化の状態では熱硬化性樹脂はＢステージの状態であり、熱硬化されていない。
【０１２２】
また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフィラーを混入して第１の導電箔６０との熱膨張係数を緩和すると良い。一般的にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐｍ／℃であり、第１の導電箔６０を形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、エポキシ樹脂と銅との熱膨張係数のミスマッチを改善できる。
【０１２３】
他の方法として、熱硬化性樹脂層５０Ａは予め半硬化したシート状の熱硬化性樹脂フィルムを加熱圧着して本硬化して、溶融したエポキシ樹脂で第１の導電箔６０の第１の主面４１に付着する方法も採用できる。熱硬化性樹脂フィルムをその表面をクッション紙で覆い、１ｃｍ2当たり１００ｋｇで圧着して１５０℃から１７０℃で加熱して溶融したエポキシ樹脂で第１の導電箔６０表面を被覆した状態で本硬化させる。
【０１２４】
また本工程では、他の実施例として熱硬化性樹脂層５０Ａの代わりにＵＶ硬化樹脂を用いることもできる。すなわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後に、ＵＶ照射、現像して本硬化すると、第１の導電箔６０表面を被覆するようにＵＶ硬化樹脂を形成することができる。この場合は、次の第１の導電箔６０とのビアホール形成が一緒に行えるので、工程が簡単になる。
【０１２５】
続いて、第１の導電箔６０と電気的な接続をする個所の熱硬化性樹脂層５０Ａを除去することにある。ここでは、直接描画でレーザーエッチングにより熱硬化性樹脂層５０Ａを選択的に取り除き、第１の導電箔６０までビアホール７３を設けて選択的に露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングもしくはエキシマレーザー等でドライエッチングし、この残査を取り除く。
【０１２６】
第３の工程は、図１６に示す如く、第２の導電メッキ層７４を付着することにある。
【０１２７】
ビアホール７３を含む熱硬化性樹脂層５０Ａ全面に第２の導電メッキ層７４をマスクなしで形成する。この第２の導電メッキ層７４は無電解メッキと電解メッキの両方で形成され、ここでは、無電解メッキにより約２μｍのＣｕを少なくともビアホール７３を含む熱硬化性樹脂層５０Ａ全面に形成する。これにより第２の導電メッキ層７４と第１の導電箔６０が電気的に導通するため、第１の導電箔６０を電極にして電解メッキを行い、約２０μｍのＣｕをメッキする。これによりビアホール７３はＣｕの第２の導電メッキ層７４で埋め込まれる。また第２の導電メッキ層７４は、ここではＣｕを採用したが、Ａｕ、Ａｇ、Ｐｄ等を採用しても良い。またマスクを使用して部分メッキをしても良い。
【０１２８】
第４の工程は、図１７に示す如く、第２の導電メッキ層７４をエッチングして導電パターン５１を形成する。
【０１２９】
第２の導電メッキ層７４上に所望のパターンのホトレジスト層で被覆し、図１７Ｂに示すように周辺に設けたボンディング領域およびボンディング領域から中央に延在される導電パターン５１をケミカルエッチングにより形成する。第２の導電メッキ層７４はＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いれば良い。具体的なパターンは後で図２４を参照して説明する。
【０１３０】
第２の導電メッキ層７４は厚さが５〜２０μｍ程度に形成されているので、導電パターン５１は２０μｍ以下のファインパターンに形成できる利点がある。従って、導電パターン５１の一部を利用して内部の配線として利用できる。
【０１３１】
第５の工程は、図１８に示す如く、導電パターン５１をオーバーコート樹脂層４４で被覆することにある。
【０１３２】
オーバーコート樹脂層４４は導電パターン５１全面あるいは選択的に被覆する。オーバーコート樹脂層４４は有機溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着されるか、ロールコーターで塗布されて熱硬化して形成される。電気的絶縁が得られれば、薄いほど放熱性が良くなる。
【０１３３】
なお、オーバーコート樹脂層４４はフォトソルダーレジストを用いても良い。
この場合は露光現像して選択的に残す方法もある。
【０１３４】
第６の工程は、図１９に示す如く、ボンデイング領域となる導電パターン５１上のオーバーコート樹脂層４４を除去して導電被膜５４を形成することにある。
【０１３５】
最初に、所望の導電パターン５１表面のオーバーコート樹脂層４４をレーザーエッチングで除去して露出する。
【０１３６】
ここでは、直接描画でレーザーエッチングによりオーバーコート樹脂層４４を選択的に取り除き、導電パターン５１を露出させる。レーザーとしては、炭酸ガスレーザーが好ましいが、エキシマレーザーやＹＡＧレ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングするかエキシマレーザー等でドライエッチングし、この残査を取り除く。
【０１３７】
なお、オーバーコート樹脂層４４をスクリーン印刷で選択的に付着する場合はこの工程は省略できる。
【０１３８】
続いて、露出された導電パターン５１に導電被膜５４を形成する。この導電被膜５４は残されたオーバーコート樹脂層４４をマスクとして用い、金、銀あるいはパラジュームを電界あるいは無電界メッキで付着され、ボンディングパッドとして活用される。
【０１３９】
例えば銀の導電被膜５４にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜５４をそのままボンディングパッドとして活用できるメリットを有する。
【０１４０】
図２４を参照して、具体化された本発明のリードフレームを説明する。まず、実線で示すパターンは導電パターン５１であり、点線で示すパターンは第１の導電箔６０で形成された裏面電極５６である。導電パターン５１は半導体ベアチップ５２を取り巻くようにボンディングパッドとして働く導電被膜５４が周辺に設けられ、一部では２段に配置されて多パッドを有する半導体ベアチップ５２に対応している。ボンディングパッドは半導体ベアチップ５２の対応する電極パッド７５とボンディングワイヤー５５で接続され、ボンディングパッドからファインパターンの導電パターン５１が半導体ベアチップ５２の下に多数延在されて、黒丸で示すビアホール７３で裏面電極５６と接続されている。
【０１４１】
斯かる構造であれば、２００以上のパッドを有する半導体回路素子でも、導電パターン５１のファインパターンを利用して所望の裏面電極５６まで多層配線構造で延在でき、裏面電極５６から外部回路への接続が行える。なお、図２４では熱硬化性樹脂層５０Ａ、封止用絶縁性樹脂５０Ｂおよびオーバーコート樹脂層４４等は説明のために省略している。
【０１４２】
上述した板状体またはリードフレームは、導電パターンと多層導電パターンで多層配線を実現できるので、極めてパッド数の多い半導体チップでも実装可能となり、高価なリードフレームを用いない実装構造を実現できる。
【０１４３】
次に、上述した板状体またはリードフレームにより発生する効果を説明する。
【０１４４】
第１に、板状体またはリードフレームは、薄い第２の導電メッキ層７４をエッチングして形成した導電パターン５１でリードＬが形成されるため、リードの微細パターンが可能となる。従ってリードの幅、リード間隔を狭くすることができ、より平面サイズの小さいパッケージが形成できる。
【０１４５】
第２に、第１の導電箔６０、第２の導電メッキ層６１および熱硬化性樹脂層５０Ａで構成されるため、必要最小限で構成でき、極力無駄な材料を無くすことができ、コストを大幅に抑えた薄型で多層の板状体またはリードフレームが実現できる。
【０１４６】
第３に、リードＬは、エッチングされた導電パターン５１から形成され、個別分離は封止の後に行われるため、従来のリード間に形成されるタイバーは不要となり、第１の導電箔６０で一体に支持される。よって、タイバーの形成、タイバーのカットは、本発明では全く不要となる。
半導体装置の製造方法を説明する第５の実施の形態
前述した第４の実施の形態の板状体またはリードフレームを採用し、半導体装置が製造されるまでを図２０〜図２３を参照して説明する。
【０１４７】
第１の工程は、図２０に示す如く、オーバーコート樹脂層４４上の各半導体素子搭載領域６５に半導体素子５２を固着し、各半導体素子搭載領域６５の半導体素子５２の電極と所望の導電パターン５１とを電気的に接続する接続手段を形成することにある。
【０１４８】
半導体素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【０１４９】
ここでは、ベアのＩＣチップ５２がオーバーコート樹脂層４４上に絶縁性接着剤でダイボンディングされ、ＩＣチップ５２の各電極はリードＬ上の導電被膜５４に熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着されたボンディングワイヤー５５を介して接続される。
【０１５０】
本工程では、各ブロック６２に多数の導電パターン５１が集積されているので、半導体素子５２の固着およびワイヤーボンディングが極めて効率的に行える利点がある。
【０１５１】
第２の工程は、図２１に示す如く、各半導体素子搭載領域６５の半導体素子５２を一括して被覆する封止用絶縁性樹脂５０Ｂで共通モールドすることにある。
【０１５２】
本工程では、図２１Ａに示す如く、既に前の工程で複数の導電パターン５１はオーバーコート樹脂層４４で被覆されているので、封止用絶縁性樹脂５０Ｂは半導体素子５２を被覆し、オーバーコート樹脂層４４と結合される。特に、熱硬化性樹脂層５０Ａ、オーバーコート樹脂層４４および封止用絶縁性樹脂５０Ｂとは同種のエポキシ樹脂等の熱硬化性樹脂を用いればお互いに馴染みが良いのでより強力な接着強度を得られる。更に強い接着強度を実現するには封止用絶縁性樹脂５０Ｂでモールドする前に、オーバーコート樹脂層４４の表面をＵＶ照射もしくはプラズマ照射してオーバーコート樹脂層４４表面の樹脂の極性基を活性化すると良い。そして熱硬化性樹脂層５０Ａ、オーバーコート樹脂層４４および封止用絶縁性樹脂５０Ｂとで一体となりより導電パターン５１を両面からモールドするので極めて良好な封止構造が得られる。
【０１５３】
また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【０１５４】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図２１Ｂに示すように各ブロック６２は１つの共通のモールド金型に半導体素子搭載領域６５を納め、各ブロック毎に１つの封止用絶縁性樹脂５０Ｂで共通にモールドを行う。このために従来のトランスファーモールド等の様に各半導体素子搭載領域を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れ、モールド金型の共通化も図れる。
【０１５５】
オーバーコート樹脂層４４表面に被覆された封止用絶縁性樹脂５０Ｂの厚さは、半導体素子５２の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【０１５６】
本工程の特徴は、封止用絶縁性樹脂５０Ｂを被覆するまでは、第１の導電箔６０が支持基板となり、モールド後は封止用絶縁性樹脂５０Ｂが支持基板となるので、従来のリードの絶縁支持基板は不要となる。
【０１５７】
また第１の導電箔６０が導電パターン５１を一体に支持し、個々に分離されないので、シート状として一体で取り扱え、封止用絶縁性樹脂５０Ｂをモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【０１５８】
第３の工程は、図２２に示す如く、第１の導電箔６０を裏面電極５６となる部分を除いて除去することにある。
【０１５９】
本工程では第１の導電箔６０の第２の主面４２にレジスト層５９を裏面電極５６に対応する部分に付着し、このレジスト層５９をマスクとして第１の導電箔６０の塩化第二鉄等の溶液で化学的なエッチングを行う。この結果、裏面電極５６部分の第１の導電箔６０が選択的に残され、他の部分は熱硬化性樹脂層５０Ａの底面が露出される。この結果、第１の導電箔６０が裏面電極５６となってそれぞれが電気的に分離される。
【０１６０】
この結果、熱硬化性樹脂層５０Ａの裏面から約７０μｍほど突出した裏面電極５６が突起電極として形成される。
【０１６１】
更に、第４の工程は裏面電極５６の裏面処理を行う。すなわち、その表面に半田等の導電材を被着した裏面電極５６を形成し、半導体装置として完成する。この場合半田等の導電材は裏面電極５６の側面まで回り、プリント基板の導電路と裏面電極５６の表面及び側面で固着でき、固着強度が増加する。
【０１６２】
更にまた、裏面電極５６に薄い金メッキ層を設けると、ランドグリッドアレイ（ＬＧＡ）構造を実現できる。
【０１６３】
この裏面処理では、裏面電極５６のみが熱硬化性樹脂層５０Ａおよび絶縁性樹脂５０Ｂから露出されているので、マスクを用いる必要が無く極めて簡単にできる利点がある。
【０１６４】
以降の測定およびダイシング工程は前述した第３の実施の形態で説明した図１０から図１２と同じであるので、ここでは説明を省略する。
【０１６５】
【発明の効果】
以上の説明から明らかなように、本発明の板状体またはリードフレームは、第１の導電箔を支持材料として用い、第２の導電箔または第２の導電メッキ層をエッチングして形成した導電パターンをリードやアイランドとして用いることを特徴とする。この結果、導電パターンはエッチングで形成されるので、リードをファインパターン化でき、より微細な板状体またはリードフレームが可能となる。
【０１６６】
また、リードは導電パターンとして第１の導電箔と一体で構成されるため、変形や反り等が抑制でき、リードのタイバー、吊りリードを不要とすることができる。
【０１６７】
更には、封止用絶縁性樹脂で封止した後に第１の導電箔を除去するので、リードの位置ずれも無く所定の位置にリードを配置することができる。
【０１６８】
また封止用絶縁性樹脂内に、リード全域が配置されるので、個別分離した後もリードの変形も無くすることができる。
【０１６９】
また板状体あるいはリードフレームは主にＣｕを主材料で構成するので、極めて安価で、薄く、小型の半導体装置を可能にできる。
【０１７０】
また、薄い第２の導電箔または第２の導電メッキ層で導電パターンを形成するので、導電パターンを微細化でき同時に導電パターンと封止用絶縁性樹脂との接着強度が強くなり、薄型でありながら良好な封止構造を実現できる。
【０１７１】
また、各ブロックに極めて近接して多数の半導体素子搭載領域を形成できるので、極めて小さい面積で多数の半導体素子を組み立てられるリードフレームを実現できる。更に導電パターンと裏面電極を用いると多層配線が可能となり、極めて多ピンの半導体素子の組立に使用できるリードフレームを実現できる。
【０１７２】
また板状体またはリードフレームで製造される半導体装置は、半導体素子、リードの導電パターンおよび絶縁性樹脂の必要最小限で構成され、資源に無駄のない半導体装置となる。よってコストを大幅に低減できる半導体装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された半導体装置を実現できる。
【０１７３】
また導電パターンの裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、従来構造のフレキシブルシートの如くスルーホール等の加工を不要にできる利点を有する。
【０１７４】
しかも半導体素子が直接あるいは極めて近接してアイランドや熱硬化性樹脂層上に固着されているので、半導体素子から発生する熱をアイランド等の導電パターンまたは裏面電極を介して直接実装基板に熱を伝えることができる。特にこの放熱により、パワー素子の実装も可能となる。
【図面の簡単な説明】
【図１】本発明の板状体の第１の実施の形態を説明する図である。
【図２】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図３】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図４】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図５】本発明のリードフレームの製造方法の第２の実施の形態を説明する図である。
【図６】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図７】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図８】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図９】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１０】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１１】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１２】本発明の板状体またはリードフレームを採用した半導体装置の製造方法の第３の実施の形態を説明する図である。
【図１３】本発明の板状体またはリードフレームの第４の実施の形態を説明する図である。
【図１４】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図１５】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図１６】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図１７】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図１８】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図１９】本発明のリードフレームの製造方法の第４の実施の形態を説明する図である。
【図２０】本発明のリードフレームを採用した半導体装置の製造方法の第５の実施の形態を説明する図である。
【図２１】本発明のリードフレームを採用した半導体装置の製造方法の第５の実施の形態を説明する図である。
【図２２】本発明のリードフレームを採用した半導体装置の製造方法の第５の実施の形態を説明する図である。
【図２３】本発明のリードフレームを採用した半導体装置の製造方法の第５の実施の形態を説明する図である。
【図２４】本発明の具体化されたリードフレームの第４の実施の形態を説明する図である。
【図２５】従来のプリント基板への実装構造を説明する図である。
【図２６】従来のリードフレームを説明する図である。
【図２７】支持基板としてフレキシブルシートを採用した半導体装置を説明する図である。
【符号の説明】
４１            第１の主面
４２            第２の主面
５０Ａ          熱硬化性樹脂層
５０Ｂ          封止用絶縁性樹脂
５１            導電パターン
５４            導電被膜
５６            裏面電極
６０            第１の導電箔
６１            第２の導電箔
７４            第２の導電メッキ層
【図１】
0004663172.tif 000002
【図２】
0004663172.tif 000003
【図３】
0004663172.tif 000004
【図４】
0004663172.tif 000005
【図５】
0004663172.tif 000006
【図６】
0004663172.tif 000007
【図７】
0004663172.tif 000008
【図８】
0004663172.tif 000009
【図９】
0004663172.tif 000010
【図１０】
0004663172.tif 000011
【図１１】
0004663172.tif 000012
【図１２】
0004663172.tif 000013
【図１３】
0004663172.tif 000014
【図１４】
0004663172.tif 000015
【図１５】
0004663172.tif 000016
【図１６】
0004663172.tif 000017
【図１７】
0004663172.tif 000018
【図１８】
0004663172.tif 000019
【図１９】
0004663172.tif 000020
【図２０】
0004663172.tif 000021
【図２１】
0004663172.tif 000022
【図２２】
0004663172.tif 000023
【図２３】
0004663172.tif 000024
【図２４】
0004663172.tif 000025
【図２５】
0004663172.tif 000026
【図２６】
0004663172.tif 000027
【図２７】
0004663172.tif 000028