(57)【特許請求の範囲】
【請求項１】
第１の基板と、第２の基板及び電子部品のいずれかとを備え、前記第１の基板と、前記第２の基板及び前記電子部品のいずれかとが、導電性粒子を含む異方性導電膜を介して、電気的に接合されてなる接合体において、前記第１の基板における配線に圧着された導電性粒子が前記配線から前記配線の両幅方向に突出し、前記配線の間隔が、前記配線に圧着されていない導電性粒子の平均粒径の３．５倍以上であることを特徴とする接合体。
【請求項２】
第１の基板と、第２の基板及び電子部品のいずれかとを備え、前記第１の基板と、前記第２の基板及び前記電子部品のいずれかとが、導電性粒子を含む異方性導電膜を介して、電気的に接合されてなる接合体において、前記第１の基板における配線に圧着されていない導電性粒子の平均粒径が、前記配線の幅よりも大きく、前記配線の間隔が、前記配線に圧着されていない導電性粒子の平均粒径の３．５倍以上であることを特徴とする接合体。
【請求項３】
異方性導電膜がバインダー樹脂を含有してなり、該バインダー樹脂がエポキシ樹脂及びアクリル樹脂から選択される少なくとも１種を含む請求項１から２のいずれかに記載の接合体。
【請求項４】
請求項１から３のいずれかに記載の接合体を製造する製造方法であって、被処理面上に導電性粒子を含む異方性導電膜を形成する異方性導電膜形成工程と、前記異方性導電膜を介して、第１の基板と、第２の基板及び電子部品のいずれかとを接合する接合工程とを含むことを特徴とする接合体の製造方法。
【請求項５】
請求項１から３のいずれかに記載の接合体に用いられることを特徴とする異方性導電膜。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣチップ、液晶ディスプレイ（ＬＣＤ）における液晶パネル（ＬＣＤパネル）等の電子部品と基板とが、又は、基板同士が電気的に接続された接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜に関する。
【背景技術】
【０００２】
従来より、電子部品と回路基板等とを接続する手段として、異方導電性接着フィルム（ＡＣＦ；Anisotropic  Conductive  Film）が用いられている。この異方導電性接着フィルムは、例えば、フレキシブルプリント基板（ＦＰＣ）やＩＣチップの端子と、ＬＣＤパネルのガラス基板上に形成されたＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）電極とを接続する場合を始めとして、種々の端子同士を接着すると共に電気的に接続する場合に用いられている。
【０００３】
前記異方導電性接着フィルムとしては、一般に、エポキシ樹脂系の絶縁性接着剤層中に導電性粒子を分散させたものが使用されており、例えば、ＩＣチップの端子とガラス基板におけるＩＴＯ電極との間に、導電性粒子が挟まれて潰されることにより、前記ＩＣチップの端子と前記ＩＴＯ電極との電気的接続が実現されている。
近年、電子機器の小型化及び高機能化により、接合端子のファインピッチ化に伴う接合端子の面積が減少しているが、端子面積が狭くなっても、高い粒子捕捉性や導通信頼性の確保が求められている。
【０００４】
ここで、異方導電性接着フィルムに含まれる導電性微粒子の粒子径は、通常、バンプ及び配線等の接合端子の幅よりも小さい（例えば、特許文献１）（図６）。よって、バンプ及び配線等の接合端子のファインピッチ化がなされた場合には、導電性微粒子の粒子径をより小さくすることにより、接合端子上において導電性微粒子が平均的に分散されている状態にして（図７）、高い粒子捕捉性を確保して優れた導通信頼性を得ると共にショートを防止する検討がなされてきた。
【０００５】
しかしながら、接合端子のファインピッチ化に伴って導電性微粒子の粒子径をより小さくすると、十分な粒子潰れを確保するために接合（圧着）時の圧力を上げる必要があり、電子部品又は基板の材料としてガラス等の強度の低い材料が用いられている場合などでは、接合（圧着）時において電子部品又は基板に割れが生じる恐れがある。さらに、近年では、電子部品又は基板の薄型化が進んでいるため、より低圧で接合（圧着）することが望まれている。
【０００６】
【特許文献１】特開２００６−３３９３２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、ファインピッチの基板と電子部品等との接合を行った場合であっても、十分な粒子潰れを確保して、優れた導通信頼性を得ることができると共に、ショートの発生を防止することができる接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するための手段としては、以下の通りである。即ち、
＜１＞  第１の基板と、第２の基板及び電子部品のいずれかとを備え、前記第１の基板と、前記第２の基板及び前記電子部品のいずれかとが、導電性粒子を含む異方性導電膜を介して、電気的に接合されてなる接合体において、前記第１の基板における配線に圧着された導電性粒子が前記配線から前記配線の両幅方向に突出し、前記配線の間隔が、前記配線に圧着されていない導電性粒子の平均粒径の３．５倍以上であることを特徴とする接合体である。
該接合体においては、前記第１の基板における配線に圧着された導電性粒子が前記配線から前記配線の両幅方向に突出するように、平均粒径が大きい導電性粒子を用いているので、ファインピッチの基板と電子部品等との接合を行った場合であっても、十分な粒子潰れを確保して、優れた導通信頼性を得ることができる。また、前記第１の基板における配線の間隔（スペース幅）が、前記配線に圧着されていない導電性粒子の平均粒径の３．５倍以上であるので、配線の間隔（スペース幅）を十分大きいものとし、配線間におけるスペースに導電性粒子が連なって、同一基板内の配線同士をショートすることを防止することができる。
＜２＞  第１の基板と、第２の基板及び電子部品のいずれかとを備え、前記第１の基板と、前記第２の基板及び前記電子部品のいずれかとが、導電性粒子を含む異方性導電膜を介して、電気的に接合されてなる接合体において、前記第１の基板における配線に圧着されていない導電性粒子の平均粒径が、前記配線の幅よりも大きく、前記配線の間隔が、前記配線に圧着されていない導電性粒子の平均粒径の３．５倍以上であることを特徴とする接合体である。
該接合体においては、前記第１の基板における配線に圧着されていない導電性粒子の平均粒径が前記配線の幅よりも大きいので、ファインピッチの基板と電子部品等との接合を行った場合であっても、十分な粒子潰れを確保して、優れた導通信頼性を得ることができる。また、前記第１の基板における配線の間隔（スペース幅）が、前記配線に圧着されていない導電性粒子の平均粒径の３．５倍以上であるので、配線の間隔（スペース幅）を十分大きいものとし、配線間におけるスペースに導電性粒子が連なって、同一基板内の配線同士をショートすることを防止することができる。
＜３＞  異方性導電膜がバインダー樹脂を含有してなり、該バインダー樹脂がエポキシ樹脂及びアクリル樹脂から選択される少なくとも１種を含む前記＜１＞から＜２＞に記載の接合体である。
＜４＞  前記＜１＞から＜３＞のいずれかに記載の接合体を製造する製造方法であって、被処理面上に導電性粒子を含む異方性導電膜を形成する異方性導電膜形成工程と、前記異方性導電膜を介して、第１の基板と、第２の基板及び電子部品のいずれかとを接合する接合工程とを含むことを特徴とする接合体の製造方法である。
＜５＞  前記＜１＞から＜３＞のいずれかに記載の接合体に用いられることを特徴とする異方性導電膜である。
【発明の効果】
【０００９】
本発明によると、従来における前記諸問題を解決でき、ファインピッチの基板と電子部品等との接合を行った場合であっても、十分な粒子潰れを確保して、優れた導通信頼性を得ることができると共に、ショートの発生を防止することができる接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜を提供することができる。
【発明を実施するための最良の形態】
【００１０】
（接合体）
本発明の接合体は、第１の基板と、第２の基板及び電子部品のいずれかとを備え、前記第１の基板と、前記第２の基板及び前記電子部品のいずれかとが、導電性粒子を含む異方性導電膜を介して、電気的に接合されてなる。即ち、前記第１の基板における端子（配線）と、前記電子部品における端子との間、或いは前記第１及び第２の基板同士における端子（配線）間に、前記導電性粒子が挟まれて潰されることにより、前記端子間の導通が図られている。
【００１１】
前記接合体において、前記第１の基板における配線に圧着された導電性粒子（前記第１の基板における端子と前記電子部品における端子との間、或いは前記第１及び第２の基板同士における端子間に、挟まれて潰された導電性粒子）が、前記配線から前記配線の両幅方向に突出し、前記配線の間隔が、前記配線に圧着されていない導電性粒子（前記第１の基板における端子と前記電子部品における端子との間、或いは前記第１及び第２の基板同士における端子間に、挟まれて潰されていない導電性粒子）の平均粒径の３．５倍以上、好ましくは４倍以上である。
【００１２】
ここで、「前記第１の基板における配線に圧着された導電性粒子」は、形状がほぼ球状（図１）であってもよいし、不定形（図２）であってもよい。
【００１３】
また、「前記配線から前記配線の両幅方向に突出する」とは、図１及び図２に示すように、１つの導電性粒子（一次粒子）が配線から配線の両幅方向に突出した場合だけでなく、図３に示すように、複数の導電性粒子（二次粒子（凝集粒子））が配線の両幅方向に配線から突出した場合も含む。
【００１４】
また、「前記配線の間隔」とは、図４におけるスペース幅（配線間隔）Ｓを示し、顕微鏡で測定された測定値１０点の平均値を示す。なお、図４において、Ｌは、ライン幅（配線幅）を示し、顕微鏡で測定された測定値１０点の平均値を示す。
【００１５】
また、「前記配線に圧着されていない導電性粒子の平均粒径」とは、配線に圧着されていない（接合（圧着）により変形されていない）導電性粒子を顕微鏡（ＳＴＭ−ＵＭ；オリンパス製）で１０個観察し、該観察された導電性粒子の粒径をそれぞれ測定し、その測定値１０点の平均値を示す。
【００１６】
ここで、前記接合体においては、前記第１の基板におけるスペース幅（配線間隔）Ｓが、前記第１の基板におけるライン幅（配線幅）Ｌの３．５倍以上、好ましくは４倍以上であり、かつ、第１の基板における配線に圧着された導電性粒子（一次粒子のみならず、二次粒子（凝集粒子）も含む）の平均粒径が、ライン幅（配線幅）Ｌよりも大きいことが必須となる。
【００１７】
本発明の前記接合体は、第１の基板における配線に圧着された導電性粒子が、前記配線から前記配線の両幅方向に突出し、前記配線の間隔（スペース幅Ｓ）が、前記配線に圧着されていない導電性粒子の平均粒径の３．５倍以上、好ましくは４倍以上であるので、ファインピッチの基板と電子部品等との接合を行った場合であっても、十分な粒子潰れを確保して、優れた導通信頼性を得ることができると共に、ショートの発生を防止することができる。
【００１８】
−基板−
基板の種類としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＩＴＯガラス基板、フレキシブル基板、リジッド基板、フレキシブルプリント基板などが挙げられる。
【００１９】
−電子部品−
電子部品としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＩＣチップ、例えば、フラットパネルディスプレイ（ＦＰＤ）における液晶画面制御用ＩＣチップ、液晶パネルなどが挙げられる。
【００２０】
−異方性導電膜−
異方性導電膜は、導電性粒子を少なくとも含有してなり、好ましくは、バインダー樹脂をさらに含有してなり、更に必要に応じて適宜選択した、その他の成分を含有してなる。また、前記異方性導電膜の厚さとしては、１０〜５０μｍが好ましい。
【００２１】
−−導電性粒子−−
導電性粒子としては、特に制限はなく、従来の異方性導電接着剤において用いられているものと同じ構成のものを使用することができる。例えば、半田、ニッケル等の金属粒子；金属（ニッケル、金、アルミニウム、銅等）メッキで被覆された、樹脂粒子、ガラス粒子あるいはセラミック粒子；更にこれらを絶縁被覆した粒子；などが挙げられる。これらの導電性粒子を用いると、接合する端子及び基板配線の平滑性のばらつきを吸収し、製造時のプロセスマージンを確保することができるほか、応力により接続点が離れた場合でも、導通を確保することができ、高い信頼性が得られる。
前記導電性粒子の中でも、金属被覆樹脂粒子、例えば、ニッケル金メッキ被覆樹脂粒子が好ましく、端子間に前記導電性粒子が入り込むことにより生じるショートを防止可能な点で、前記金属被覆樹脂粒子が、絶縁樹脂により被覆されてなる絶縁粒子がより好ましい。
【００２２】
−バインダー樹脂−
バインダー樹脂は、エポキシ樹脂及びアクリル樹脂から選択される少なくとも１種の樹脂からなるのが好ましい。
【００２３】
前記エポキシ樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００２４】
前記アクリル樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、メチルアクリレート、エチルアクリレート、イソプロピルアクリレート、イソブチルアクリレート、エポキシアクリレート、エチレングリコールジアクリレート、ジエチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、ジメチロールトリシクロデカンジアクリレート、テトラメチレングリコールテトラアクリレート、２−ヒドロキシ−１，３−ジアクリロキシプロパン、２，２−ビス[４−（アクリロキシメトキシ）フェニル]プロパン、２，２−ビス[４−（アクリロキシエトキシ）フェニル]プロパン、ジシクロペンテニルアクリレート、トリシクロデカニルアクリレート、トリス（アクリロキシエチル）イソシアヌレート、ウレタンアクリレートなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
また、前記アクリレートをメタクリレートにしたものが挙げられ、これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００２５】
−−その他の成分−−
その他の成分としては、本発明の効果を害さない限り特に制限はなく、目的に応じて公知の添加剤の中から適宜選択することができ、例えば、充填剤、軟化剤、促進剤、老化防止剤、着色剤、難燃剤、シランカップリング剤などが挙げられる。
前記その他の成分の添加量としては、特に制限はなく、前記導電性粒子、前記バインダー樹脂などの添加量との関係で、適宜選択することができる。
【００２６】
（接合体の製造方法）
本発明の接合体の製造方法は、異方性導電膜形成工程と、接合工程とを少なくとも含み、更に必要に応じて適宜選択した、その他の工程を含む。
【００２７】
＜異方性導電膜形成工程＞
異方性導電膜形成工程は、被処理面上に導電性粒子を含む異方性導電膜を形成する工程である。前記異方性導電膜形成工程としては、バインダー樹脂中に導電性粒子が分散されてなる樹脂組成物を含む塗布液を被処理面上に塗布する方法（塗布法）や、一の噴霧手段を用いて噴出され、静電電位付与手段により静電電位が付与された導電性粒子と、他の噴霧手段を用いて噴出された樹脂粒子とを、被処理面上に同時に噴霧する方法（噴霧法）などが挙げられる。
。
【００２８】
＜接合工程＞
接合工程は、異方性導電膜を介して、第１の基板と、第２の基板及び電子部品のいずれかとを接合する工程である。
【００２９】
前記接合工程としては、異方性導電膜を介して、第１の基板と、第２の基板及び電子部品のいずれかとを接合するものであれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、異方性導電膜を介して、第１の基板と、第２の基板及び電子部品のいずれかとを１００〜３００℃、０．１〜２００ＭＰａ、１〜５０秒間の条件で圧着すること等が挙げられる。
【実施例】
【００３０】
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
【００３１】
（実施例１）
−異方性導電膜（ＡＣＦ１）の作製−
前記バインダー樹脂としてのビスフェノール型液状エポキシ樹脂（「Ｅ８２８」；ジャパンエポキシレジン製）２０質量部、フェノキシ樹脂（「ＰＫＨＨ」；インケム（株）製）２０質量部、アミン系潜在性硬化剤（「ＨＸ３９４１」；旭化成ケミカルズ製）２０質量部、及び前記導電性粒子としてのＮｉ−Ａｕメッキ樹脂粒子（日本化学工業製、平均粒径１０μｍ、以下、「金粒子」と称する。）を１，０００個／ｍｍ２となるように調整して加え、前記溶剤としてのトルエンを加えて、バインダー樹脂中に導電性粒子が分散された樹脂組成物を含む塗布液を調製した。
なお、前記金粒子の平均粒径は、顕微鏡による測定により得られた測定値の１０点平均値である。
【００３２】
バインダー樹脂中に導電性粒子が分散された樹脂組成物を含む塗布液を塗布する対象（前記被処理面）として、ポリエチレンテレフタレート（ＰＥＴ）からなるフィルム（ＰＥＴ層）を用意した。
次いで、前記調製した塗布液を下記塗布条件でフィルム（ＰＥＴ層）にバーコーターを用いて塗布した。
【００３３】
その結果、ＰＥＴ層の表面上に、エポキシ樹脂中に金粒子が分散されたエポキシ樹脂塗布膜（前記異方性導電膜）が形成された。
得られたエポキシ樹脂塗布膜を、７０℃、５分間の条件にて、オーブン中で加熱し、トルエンを蒸発させ、金粒子を１，０００個／ｍｍ２を含むエポキシ樹脂膜（厚み１８μｍ）を得た。
【００３４】
−接合体の作製−
前記作製した異方性導電膜（ＡＣＦ１）を用いて、以下に示すＦＰＣ（フレキシブルプリント基板）Ａと、ＩＴＯガラスとの接合体を作製した。
【００３５】
〔ＦＰＣ（フレキシブルプリント基板）Ａ〕
材質：ポリイミド、外寸：４６ｍｍ×３６ｍｍ、厚み：０．０２０ｍｍ
配線種類：金メッキ銅配線（図５）、ライン幅（配線幅）Ｌ（図４）：８μｍ（顕微鏡による測定により得られた測定値の１０点平均）、スペース幅（配線間隔）Ｓ（図４）：４２μｍ（顕微鏡による測定により得られた測定値の１０点平均）、配線高さ：１２μｍ
〔ＩＴＯガラス〕
厚み：０．７ｍｍ
ＩＴＯ（１０Ω□）
【００３６】
ＦＰＣ（フレキシブルプリント基板）Ａの配線と、ＩＴＯガラスの導体パターンとが対向するように、異方性導電膜を介して、ＦＰＣ（フレキシブルプリント基板）Ａと、ＩＴＯガラスとを重ね、１８０℃の加熱条件にて、１ＭＰａ又は３ＭＰａ、２０秒間、圧着幅２ｍｍの条件でそれぞれ加圧することにより圧着し、接合体を得た。
【００３７】
得られた実施例１（圧着条件：１ＭＰａ）及び比較例１（圧着条件：１ＭＰａ）の接合体について、下記方法によりショート及び導通抵抗を測定した。結果を表１に示す。
【００３８】
＜導通ショート試験＞
次いで、各接合体について、４端子法によって導通抵抗値（Ω）を測定し、２端子間のショート（個）を評価した。結果を表１に示す。なお、圧着直後の導通抵抗値（Ω）が５Ω以下であり、ショートの発生が無いことが好ましい。
【００３９】
（比較例１）
実施例１の異方性導電膜の作製において、導電性粒子として、平均粒径１０μｍのＮｉ−Ａｕメッキ樹脂粒子の代わりに、平均粒径５μｍのＮｉ−Ａｕメッキ樹脂粒子を用いた以外は、実施例１と同様にして、異方性導電膜を作製し、接合体を作製した。なお、比較例１で作製された異方性導電膜をＡＣＦ２とする。
【００４０】
（比較例２）
実施例１の接合体の作製において、ＦＰＣ（フレキシブルプリント基板）Ａの代わりに下記ＦＰＣ（フレキシブルプリント基板）Ｂを用いた以外は、実施例１と同様にして、異方性導電膜を作製し、接合体を作製した。
【００４１】
〔ＦＰＣ（フレキシブルプリント基板）Ｂ〕
材質：ポリイミド、外寸：４３ｍｍ×３６ｍｍ、厚み：０．０２０ｍｍ
配線種類：金メッキ銅配線（図５）、ライン幅（配線幅）Ｌ（図４）：２３μｍ（顕微鏡による測定により得られた測定値の１０点平均）、スペース幅（配線間隔）Ｓ（図４）：２７μｍ（顕微鏡による測定により得られた測定値の１０点平均）、配線高さ：１２μｍ
【００４２】
（比較例３）
比較例２の異方性導電膜の作製において、導電性粒子として、平均粒径１０μｍのＮｉ−Ａｕメッキ樹脂粒子の代わりに、平均粒径５μｍのＮｉ−Ａｕメッキ樹脂粒子を用いた以外は、比較例２と同様にして、異方性導電膜を作製し、接合体を作製した。なお、比較例３で作製された異方性導電膜をＡＣＦ２とする。
【表１】
0004814277.tif 000002
【００４３】
表１より、実施例１では、ＦＰＣ基板Ａのライン幅（配線幅）Ｌ（８μｍ）よりも導電性粒子の平均粒径（１０μｍ）が大きく、ＦＰＣ基板Ａおける配線に圧着された導電性粒子が前記配線から前記配線の両幅方向に突出していると考えられ、また、スペース幅（配線間隔）Ｓ（４２μｍ）が、導電性粒子の平均粒径（１０μｍ）の４．２倍（３．５倍以上）であるので、ＦＰＣ基板ＡとＩＴＯガラスとの接合を低圧（１ＭＰａ）で行った場合であっても、十分な粒子潰れを確保して、優れた導通信頼性（導通抵抗２．０Ω）を得ることができると共に、回路間のショートの発生を抑制する（ショート０個）ことができることが判った。
【００４４】
これに対し、比較例１では、ＦＰＣ基板Ａのライン幅（配線幅）Ｌ（８μｍ）よりも導電性粒子の平均粒径（５μｍ）が小さいため、ＦＰＣ基板ＡとＩＴＯガラスとの接合を低圧（１ＭＰａ）で行った場合、十分な粒子潰れを確保することができず、優れた導通信頼性を得ることができない（導通抵抗８．４Ω）ことが判った。
【００４５】
また、比較例２では、ＦＰＣ基板Ｂのスペース幅（配線間隔）Ｓ（２７μｍ）が、導電性粒子の平均粒径（１０μｍ）の２．７倍（３．５倍未満）であるので、回路間のショートが発生する（ショート５個（１ＭＰａ）、７個（３ＭＰａ））ことが判った。
【００４６】
また、比較例３では、ＦＰＣ基板Ｂのライン幅（配線幅）Ｌ（２３μｍ）よりも導電性粒子の平均粒径（５μｍ）が小さいため、ＦＰＣ基板ＡとＩＴＯガラスとの接合を低圧（１ＭＰａ）で行った場合、十分な粒子潰れを確保することができず、優れた導通信頼性を得ることができない（導通抵抗８．６Ω）ことが判った。
【産業上の利用可能性】
【００４７】
本発明の接合体は、ファインピッチの基板と電子部品等との接合を行った場合であっても、十分な粒子潰れを確保して、優れた導通信頼性を得ることができると共に、ショートの発生を抑制することができる。
本発明の接合体の製造方法は、接合体を効率よく製造することができる。
本発明の異方性導電膜は、各種電子部品等と基板、基板同士などの接合に好適に使用することができ、例えば、ＩＣタグ、ＩＣカード、メモリーカード、フラットパネルディスプレイなどの製造に好適に使用することができる。
【図面の簡単な説明】
【００４８】
【図１】図１は、本発明の接合体における第１の基板の配線上に圧着された導電性粒子（ほぼ球状）を示す概略説明図である。
【図２】図２は、本発明の接合体における第１の基板の配線上に圧着された導電性粒子（不定形）を示す概略説明図である。
【図３】図３は、本発明の接合体における第１の基板の配線上に圧着された導電性粒子（二次粒子（凝集粒子））を示す概略説明図である。
【図４】図４は、第１の基板のライン幅（配線幅）Ｌ及びスペース幅（配線間隔）Ｓを示す概略説明図である。
【図５】図５は、第１の基板における配線の構造を示す概略説明図である。
【図６】図６は、従来の接合体を示す概略説明図である。
【図７】図７は、従来の接合体における第１の基板の配線上に圧着された導電性粒子を示す概略説明図である。
【図１】
0004814277.tif 000003
【図２】
0004814277.tif 000004
【図３】
0004814277.tif 000005
【図４】
0004814277.tif 000006
【図５】
0004814277.tif 000007
【図６】
0004814277.tif 000008
【図７】
0004814277.tif 000009