(57)【特許請求の範囲】
【請求項１】
基板に設けられた接続端子と電子部品に設けられた接続部とを電気的に接続する接続構造であって、
導電性材料の粒子を含む第１の異方性導電ペーストにより形成される第１部材と、前記第１部材とは導電性が異なる第２部材とによって前記接続端子と前記接続部との間に形成されたバンプを介して前記接続端子と前記接続部とが接続され、
前記第２部材が導電性材料からなり、
前記第２部材が前記基板と前記電子部品の積層方向からみて前記接続端子および前記接続部の中心位置に対応する位置に配され、前記第１部材が前記第２部材の周囲を囲んでおり、
前記第２部材が前記第１部材を前記基板と前記電子部品の積層方向に貫通している、接続構造。
【請求項２】
前記バンプが、導電性材料により形成された導体膜を備え、この導体膜が前記第１部材において少なくとも前記接続端子または前記接続部との接続面を覆い、かつ前記第２部材と接続されるものである、請求項１に記載の接続構造。
【請求項３】
前記導体膜が前記第１部材の露出面全体を覆うものである、請求項２に記載の接続構造。
【請求項４】
請求項１〜請求項３のいずれか１項に記載の接続構造を備える部品搭載基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に設けられた接続端子と電子部品に設けられた接続部とを異方性導電ペーストにより形成されたバンプにより電気的に接続する接続構造、および異方性導電ペーストにより形成されたバンプによって基板と電子部品とを接合する部品搭載基板に関する。
【背景技術】
【０００２】
例えば、ＬＳＩチップを基板に実装する技術としては、半田ボールを介してＬＳＩチップ側の接続端子と基板側の接続端子とを接続することが最も一般的である。しかし、半田は硬い材料であるため、表面の凹凸の大きな基板、接続端子の位置精度が悪い基板、セラミック基板等の硬い基板に対して上記の技術を適用した場合には、接続部に応力集中による歪みが生じるおそれがある。また、長期的には残留応力により、半田にストレスクラックが生じることが懸念される。
【０００３】
このような問題を解決するため、低コストで応力緩和を実現できる技術として、異方性導電フィルム（Anisotropic Conductive Film：ＡＣＦ）を用いた接続構造が提案されている（例えば特許文献１、特許文献２）。この異方性導電フィルムは導電性材料の粒子を樹脂材からなるバインダに分散してフィルム状としたもので、一定の荷重を加えて圧縮することにより導電性材料の粒子同士が接触して圧縮方向への導電性を示すようになる。このような異方性導電性フィルムを用いた接続構造では、柔らかい材料である樹脂材が応力を緩和するため、従来のように接続部が半田のみで構成されている場合に比べるとクラックが生じにくい。
【特許文献１】特開２００２−４３３６３公報
【特許文献２】特開２００２−２６１４１６公報
【発明の開示】
【発明が解決しようとする課題及び発明の効果】
【０００４】
ところで、異方性導電フィルムを用いた接続構造では、隣り合う端子の中間領域にも導電性粒子が存在することとなる。この中間領域に存在する導電性粒子は、端子間の導通に寄与しないばかりか、何らかの原因でこの中間領域に加圧力が加えられることなどにより、隣り合う端子間の絶縁を阻害したり短絡を発生させたりするおそれがある。特に、電子機器の小型化、高機能化の要請に伴って、端子の間隔が狭くなる傾向にあるため、導通したい場所のみで確実な接続が可能な技術の開発が強く求められている。
【０００５】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、基板と電子部品との間の接続信頼性を確保できる接続構造を提供することにある。
【課題を解決するための手段及び発明の効果】
【０００６】
なお、以下に示す各要素に付した括弧付き符号は、その要素の例示に過ぎず、各要素を限定するものではない。
【０００７】
本発明の第１の態様に従えば、基板（１０）に設けられた接続端子（１４）と電子部品（２０）に設けられた接続部（２１）とを電気的に接続する接続構造であって、導電性材料の粒子（Ｍ）を含む第１の異方性導電ペースト（Ｐ１）により形成される第１部材（１６）と、第１部材とは導電性が異なる第２部材（１７）とによって形成されたバンプ（１５）を介して前記接続端子と前記接続部とが接続されている接続構造が提供される。
【０００８】
ここで、「異方性導電ペースト」とは、熱硬化性樹脂等からなるバインダに金属等の導電性材料からなる粒子を分散してペースト状としたものである。異方性導電ペーストは、接続端子と接続部との間で一定の荷重を加えてに圧縮されることにより、導電性材料の粒子同士が接触して導電パスが形成され、圧縮方向の導電性を示す。本発明の接続構造によれば、バンプは異方性導電ペーストにより形成される第１部材と、第１部材とは導電性が異なる第２部材とにより形成されている。このため、バンプにおける第１部材と第２部材との配置関係に依存して、導電性がより高い部分とより低い部分を形成することができる。この場合、導電性が高い部分においては、より弱い加圧力で、基板の接続端子と電子部品の接続部との導通を確保することができる。したがって、接続端子と接続部との間の距離が大きく、十分な圧縮力が与えられない場合であっても、第１部材及び第２部材からなるバンプによって、接続端子と接続部との電気的接続を確保することができる。また、第１部材は異方性導電ペーストにより形成されるので、異方性導電ペーストに含まれる熱硬化性樹脂により、バンプと接続端子との界面にかかる応力を緩和することができる。したがって、表面凹凸や反りが大きく、接続部分にストレスが比較的発生しやすい基板を用いた場合であっても、接続信頼性を確保できる。さらに、異方性導電フィルムを用いた場合と異なり、接続端子および接続部が設けられた場所以外の領域には導電性物質が存在しない。このため、短絡などが発生せず、隣接する接続端子間、及び接続部間の絶縁性も保たれる。
【０００９】
本発明の接続構造において、第２部材（１７）は、導電性材料からなり、第１部材（１６）における前記接続端子（１４）との接続面（１６Ｂ）から前記接続部（２１）との接続面（１６Ａ）に至るまで貫通形成され得る。この場合、導電性材料からなる第２部材によって基板の接続端子と電子部品の接続部との導通を確保できるので、バンプへの加圧力の強弱にかかわらず、両者の電気的接続を確実なものとすることができる。
【００１０】
本発明の接続構造において、前記バンプ（３１）が、導電性材料により形成された導体膜（３４）を備えてもよく、この導体膜が第１部材（３２）において少なくとも前記接続端子（１４）または前記接続部（２１）との接続面（３２Ａまたは３２Ｃ）を覆い、かつ第２部材（３３）と接続されてもよい。この場合、第２部材と接続する導体膜が、接続端子または接続部に対して面として接触する。したがって、基板の接続端子と電子部品の接続部との位置精度が低い場合であっても、接続部と接続端子とは、第２部材と導体膜を介して確実に導通する。なお、異方性導電ペースト中の粒子を構成する導電性材料と、第２部材および導体膜を構成する導電性材料とは同一でも異なっていても良い。また、第２部材と導体膜とを同一の導電性材料により形成しても良く、異なる導電性材料により形成しても構わない。
【００１１】
本発明の接続構造において、前記導体膜（３４）が第１部材（３２）の露出面全体（３２Ａ及び３２Ｂ）を覆うものであり得る。この場合、第１部材の露出面（基板とも電子部品とも接触していない面）全体を導体膜で覆うことで、バンプの耐久性を向上することができる。
【００１２】
本発明の接続構造において、第２部材（４３）は、第１の異方性導電ペースト（Ｐ１）とは導電性材料（Ｍ）の密度が異なる第２の異方性導電ペースト（Ｐ２）からなってもよく、第１部材（４２）における前記接続端子（１４）との接続面（４２Ｂ）から前記接続部（２１）との接続面（４２Ａ）に至るまで貫通形成されていてもよい。この場合、第１部材と第２部材のうち、導電性がより高い部材においては、より弱い加圧力でも基板の接続端子と電子部品の接続部との導通を確保することができる。したがって、接続端子と接続部との間の距離が大きく、十分な圧縮力が与えられない場合であっても、第１部材及び第２部材からなるバンプによって、接続端子と接続部との電気的接続を確保することができる。さらに第１部材と第２部材のいずれも、異方性導電ペーストからなるため、導電性材料のみからなるバンプと比べて柔軟性があり、バンプにはたらく応力を緩和することができる。なお、「導電性材料の密度が異なる」とは、単位体積あたりの導電性材料の重量が異なることを意味する。例えば、分散する導電性材料の粒子の単位体積当たりの個数を多くすること、あるいは、平均粒径の大きい粒子を使用することにより、導電性材料の密度が高い異方性導電ペーストを調整できる。
【００１３】
本発明の接続構造において、複数の前記接続端子（１４）とこれらの接続端子と対となる複数の前記接続部（２１）との間をそれぞれ接続する複数の前記バンプ（４１）からなるバンプ群を備えてもよく、バンプ群が、互いに第２部材（４３）の径が異なる複数種のバンプで構成されていてもよい。ここで、第２部材は第１部材とは導電性材料の密度が異なる異方性導電ペーストからなっており、導電性材料のみからなっている場合と比較して柔軟性が高いから、ある程度径を太くしてもバンプ全体としての柔軟性が損なわれることがない。したがって、基板の反り具合や凹凸の位置等を考慮して、接続端子と接続部の離間距離に応じて第２部材の径を調整することにより、接続信頼性を確保することができる。
【００１４】
本発明の接続構造において、第１部材（６２）は接続端子（１４）上に円盤状に形成されてもよく、第２部材（６３）は、第１の異方性導電ペースト（Ｐ１）よりも導電性材料（Ｍ）の密度が低い第２の異方性導電ペースト（Ｐ２）からなり、第１部材の上面（６２Ａ）及び側面（６２Ｂ）を覆うように形成されてもよい。この場合、バンプは、第１部材と第２部材が重なる部分と、第２部材のみからなる部分とから形成される。ここで、第１部材は第１の異方性導電ペーストからなり、第２部材は第２の異方性導電ペーストからなる。第１の異方性導電ペーストは第２の異方性導電ペーストよりも導電性材料の密度が高いので、第１部材のほうが第２部材よりも導電性が高くなる。したがって、第１部材と第２部材とが重なる部分は、第２部材のみからなる部分と比べて、導電性が高くなる。したがって、第１部材と第２部材とが重なる部分においては、第２部材のみからなる部分と比べて、より弱い加圧力でも基板の接続端子と電子部品の接続部との導通を確保することができる。したがって、接続端子と接続部との間の距離が大きく、十分な圧縮力が与えられない場合であっても、第１部材及び第２部材からなるバンプによって、接続端子と接続部との電気的接続を確保することができる。さらに第１部材と第２部材のいずれも、異方性導電ペーストからなるため、導電性材料のみからなるバンプと比べて柔軟性があり、バンプにはたらく応力を緩和することができる。
【００１５】
本発明によれば、本発明の接続構造を備える部品搭載基板（１）が提供される。この場合、部品搭載基板において、基板の反りや凹凸に影響されず、基板の接続端子と電子部品の接続部との電気的な接続を確保することができる。
【００１６】
本発明の第２の態様に従えば、基板（１０）に設けられた接続端子（１４）と電子部品（２０）に設けられた接続部（２１）とを電気的に接続する接続構造であって、複数の接続端子とこれらの接続端子と対となる複数の接続部との間をそれぞれ接続する複数のバンプ（５１Ａ，５１Ｂ，５１Ｃ，５１Ｄ）からなるバンプ群を備え、バンプ群が、導電性材料（Ｍ）の密度が異なる複数種の異方性導電ペースト（ＰＡ，ＰＢ，ＰＣ，ＰＤ）により形成された複数種のバンプで構成される接続構造が提供される。
【００１７】
この接続構造によれば、基板の反り具合や凹凸の位置等を考慮して、接続端子と接続部の離間距離が大きい箇所に導電性材料の密度が高い異方性導電ペーストを用いたバンプを配することにより、接続信頼性を確保することができる。
【００１８】
本発明によれば、本発明の接続構造を備える部品搭載基板（１）が提供される。この場合、部品搭載基板において、基板の反りや凹凸に影響されず、基板の接続端子と電子部品の接続部との電気的な接続を確保することができる。
【００１９】
本発明の第３の態様に従えば、基板（１０）の表面に設けられた接続端子（１４）上に、前記基板上に搭載される電子部品（２０）の表面に設けられた接続部（２１）と接続端子とを電気的に接続するためのバンプ（１５）を形成する方法であって、接続端子上に導電性材料の粒子（Ｍ）を含む異方性導電ペースト（Ｐ１）をスクリーン印刷する印刷工程（Ｓ１０１）と、印刷後の異方性導電ペーストを硬化する硬化工程（Ｓ１０２）とを備えるバンプ形成方法が提供される。このような方法によれば、異方性導電ペーストにより形成されるバンプを簡易に形成できる。
【００２０】
本発明のバンプ形成方法において、硬化後の前記異方性導電ペースト（Ｐ１）を貫通して前記接続端子（１４）に到達する貫通孔（１８）を形成する貫通孔形成工程（Ｓ１０３）と、接続端子を一方の電極として利用して貫通孔に電気メッキにより導電性金属を充填することにより導体部（１７）を形成するメッキ工程（Ｓ１０４）とをさらに備えてもよい。この方法は、接続端子または接続部が電気メッキの電極として利用可能な場合に有効である。なお、バンプに導体膜を設ける場合には、メッキ工程において導体膜を同時に形成してもよく、このメッキ工程の後に、さらに基体の表面に導体膜を付与する第２のメッキ工程を行っても構わない。
【００２１】
本発明のバンプ形成方法において、硬化後の前記異方性導電ペースト（Ｐ１）を貫通して前記接続端子（１４）に到達する貫通孔（３５）を形成する貫通孔形成工程（Ｓ１０３）と、無電解メッキにより貫通孔に導電性金属を充填して導体部（３３）を形成するとともに異方性導電ペーストの表面（３２Ａ，３２Ｂ）に導電性金属からなる導体膜（３４）を形成する無電解メッキ工程（Ｓ１１４）とをさらに備えてもよい。この方法は、接続端子または接続部を電気メッキに必要な電極として利用できない場合に有効である。なお、バンプに導体膜を設ける場合には、無電解メッキ工程において導体膜を同時に形成してもよく、この無電解メッキ工程の後に、さらに基体の表面に導体膜を付与する第２のメッキ工程を行っても構わない。
【００２２】
本発明のバンプ形成方法においては、前記印刷工程（Ｓ１２１）において、前記異方性導電ペースト（Ｐ１）からなり、前記接続端子（１４）に到達する貫通孔（４４）を備えた基体（４２）がさらに形成されてもよく、前記異方性導電ペーストとは導電性材料（Ｍ）の密度が異なる第２の異方性導電ペースト（Ｐ２）をスクリーン印刷により前記貫通孔に充填して貫通部（４３）を形成する充填工程（Ｓ１２３）と、充填後の第２の異方性導電ペーストを硬化する第２の硬化工程（Ｓ１２４）とをさらに備えてもよい。このような方法によれば、基体と貫通部をともにスクリーン印刷という簡易かつ安価な方法によって形成するので、バンプを低コストで形成できる。
【００２３】
本発明のバンプ形成方法において、前記基板（１０）の表面に複数の前記接続端子（１４）が設けられてもよく、前記電子部品（２０）の表面に複数の前記接続部（２１）が設けられてもよく、前記印刷工程（Ｓ１３１）において、それぞれの接続端子に印刷される異方性導電ペースト（ＰＡ，ＰＢ，ＰＣ，ＰＤ）に含まれる導電性材料の密度が互いに異なってもよい。このような方法によれば、導電性が異なる複数種のバンプを容易に形成することができるから、製造工程の簡素化およびコストの低減が図れる。
【００２４】
本発明のバンプ形成方法において、前記印刷工程（Ｓ１４１）で印刷される異方性導電ペースト（Ｐ１）とは導電性材料（Ｍ）の密度が異なる第２の異方性導電ペースト（Ｐ２）をスクリーン印刷する第２の印刷工程（Ｓ１４３）と、第２の異方性導電ペーストを硬化する第２の硬化工程（Ｓ１４４）とをさらに備えてもよい。この場合、スクリーン印刷と硬化という簡易かつ安価な方法により、バンプを形成することができる。
【００２５】
本発明によれば、基板（１０）上に電子部品（２０）を搭載した部品搭載基板（１）の製造方法であって、本発明のバンプ形成方法で形成されたバンプ（１５）を備える前記基板を提供する基板提供工程（Ｓ１０１〜Ｓ１０４）と、前記接続端子（１４）と前記接続部（２１）とがバンプを挟んで対向するように電子部品を基板上に位置合わせする位置合わせ工程（Ｓ２０１）と、前記基板に前記電子部品を押圧して接合する接合工程（Ｓ２０２）とを備える部品搭載基板の製造方法が提供される。この方法によれば、基板の反りや凹凸に影響されず、基板の接続端子と電子部品の接続部との電気的な接続が確保された、部品搭載基板を製造することができる。
【発明を実施するための最良の形態】
【００２６】
＜第１実施形態＞
以下、本発明を具体化した第１実施形態について、図１〜図５を参照しつつ詳細に説明する。図１には、本実施形態の回路基板１（部品搭載基板）の部分拡大断面図を示した。回路基板１は、セラミックス配線板１０（基板）にＬＳＩパッケージ２０（電子部品）を搭載したものである。
【００２７】
セラミックス配線板１０は、セラミックスからなる絶縁層１１と所定のパターンをなす導体層１２とが交互に積層され、導体層間がビアホール１３により接続された周知の構造の多層板である。図２Ａにはセラミックス配線板１０の上面図を、図２Ｂにはセラミックス配線板１０の断面図を示す。このセラミックス配線板１０の上面（ＬＳＩパッケージ２０が搭載される側の面）に形成された導体層１２の一部は、基板側パッド１４（接続端子）とされている。基板側パッド１４は、後述するＬＳＩパッケージ２０（もしくは、ＬＳＩチップ、半導体デバイス）のバンプパッド２１に対応して複数個が縦横に並んでいる。
【００２８】
一方、このセラミックス配線板１０に搭載されるＬＳＩパッケージ２０の下面側には、縦横に並ぶ複数個のバンプパッド２１（接続部）が形成されている。図１に示すように、ＬＳＩパッケージ２０のバンプパッド２１と、これに対応するセラミックス配線板１０の基板側パッド１４とは、それぞれパンプ１５を介して接続されている。
【００２９】
このバンプ１５は、異方性導電ペースト(Anisotropic Conductive Paste:ＡＣＰ)Ｐ１により略円盤状に形成された基体１６（第１部材）と、この基体１６を上下方向（セラミックス配線板１０とＬＳＩパッケージ２０との積層方向に沿う方向）に貫通する導体部１７（第２部材）とで構成されている。基体１６を構成する異方性導電ペーストＰ１は、例えば低温硬化型の樹脂等の熱硬化性樹脂からなるバインダに、ニッケル等の導電性材料の粒子Ｍを分散したものである。この異方性導電ペーストＰ１は、バンプパッド２１と基板側パッド１４との間で適度に圧縮されることで、導電性材料の粒子Ｍ同士が接触して導電パスが形成され、加圧方向に導電性が付与されるものである。
【００３０】
一方、導体部１７は、例えば金属等の導電性材料により上下方向に細長い細線状に形成されたものであって、基体１６の上面側からみて円の中心位置に配されている。そして、その一端（上端）は基体１６においてバンプパッド２１との接続面１６Ａに露出してバンプパッド２１と接触し、他端（下端）は基体１６において基板側パッド１４との接続面１６Ｂに露出して基板側パッド１４と接触している。この導体部１７によっても、バンプパッド２１と基板側パッド１４との電気的な接続がなされる。
【００３１】
なお、導体部１７は、バンプパッド２１と基板側パッド１４との間でのバンプ１５の圧縮性を損なわないよう、できるだけ柔らかい導電性材料（例えば金）を使用することが好ましい。また、同様の観点から、導通が確保できる範囲でできるだけ細いことが好ましい。例えば導電性材料として金を用いた場合には径を７．５μｍ以下とすることが好ましい。
【００３２】
次に、バンプ１５の形成方法、およびこのバンプ１５によるバンプパッド２１とこれに対応する基板側パッド１４との接続方法について図２２のフローチャートを参照しつつ説明する。
【００３３】
まず、セラミックス配線板１０の各基板側パッド１４上に、スクリーン印刷法によって異方性導電ペーストＰ１を印刷し、バンプ１５の基体１６を形成する（ステップＳ１０１：印刷工程）。図３Ａには、基板側パッド１４上にスクリーン印刷法によって異方性導電ペーストＰ１を印刷した様子を示す上面図を、図３Ｂには、その断面図を示す（なお、図３ＡにおいてはスクリーンＳを省略して示している）。印刷が終了したら、異方性導電ペーストＰ１を加熱硬化させる（ステップＳ１０２：硬化工程）。
【００３４】
次に、基体１６の上面側（バンプパッド２１と接続する側）からレーザ照射を行うことにより、基体１６の上面から見て円の中心位置に、基板側パッド１４の表面に至る貫通孔１８を形成する（ステップＳ１０３：貫通孔形成工程；図４Ａおよび図４Ｂ参照）。
【００３５】
次いで、基板側パッド１４を一方の電極として利用した電気メッキを行うことにより、貫通孔１８内に金属を充填して、導体部１７を形成する（ステップＳ１０４：メッキ工程；図５Ａおよび図５Ｂ参照）。本実施形態では、全ての基板側パッド１４がビアホール１３および内層の導体層１２を介してセラミックス配線板１０の下面側まで導通している（図５Ｂ参照）から、電気メッキに際して基板側パッド１４を一方の電極として使用することができる。なお、金属の充填量は、その上面が基体１６の表面とほぼ面一となる程度とするのが好ましい。
【００３６】
形成された導体部１７は、一端側（下端側）が基板側バッド１４に接触し、他端側（上端側）がバンプパッド２１との接続面１６Ａに露出している。なお、メッキ金属として銅を使用する場合には、酸化を防ぐため、充填終了後、導体部１７の上端面にＮｉ／Ａｕ等の保護膜を付けておくことが好ましい。このような保護膜は例えば無電解メッキにより形成することができる。このようにして、セラミックス配線板１０の基板側パッド１４上にバンプ１５が形成される（ステップＳ１０１〜Ｓ１０４：基板提供工程）。
【００３７】
続いて、バンプ１５を形成したセラミックス配線板１０にＬＳＩパッケージ２０を実装する手順について説明する。
【００３８】
まず、接着剤１９をセラミックス配線板１０の上面に塗布する。次に、基板側パッド１４上に形成されたバンプ１５と、それに対応するバンプバッド２１とが整合するように位置合わせしつつＬＳＩパッケージ２０をセラミックス配線板１０上に載置する（ステップＳ２０１：位置合わせ工程）。次いで、熱プレス等により、ＬＳＩパッケージ２０をセラミックス配線板１０側に押圧しつつ加熱し、接着剤１９を硬化させてセラミックス配線板１０とＬＳＩパッケージ２０とを接合する（ステップＳ２０２：接合工程）。つまり、ＬＳＩパッケージ２０は、セラミックス配線板１０側に押圧されたときの位置でセラミックス配線板１０に固定される。このとき、バンプ１５の基体１６を構成する異方性導電ペーストＰ１は、バンプパッド２１と基板側パッド１４との間で圧縮され、加圧方向に導電性が付与される。これにより、基板側パッド１４とバンプバッド２１とが電気的に接続される（図１参照）。同時に、導体部１７の上端部がバンプパッド２１に接触し、この導体部１７によっても基板側パッド１４とバンプバッド２１とが電気的に接続される。
【００３９】
以上のように本実施形態によれば、セラミックス配線板１０に設けられた基板側パッド１４とＬＳＩパッケージ２０に設けられたバンプパッド２１とが、異方性導電ペーストＰ１により形成されたバンプ１５により接続されている。このような構成によれば、半田バンプと比べて異方性導電ペーストＰ１により形成されたバンプ１５は柔軟性に優れるため、バンプ１５と基板側パッド１４との界面にかかる応力が緩和される。このため、表面凹凸や反りが大きく、バンプ１５と基板側パッド１４との接続部分にストレスが比較的発生しやすいセラミックス配線板１０を用いた場合であっても、接続信頼性を確保できる。
【００４０】
また、異方性導電フィルムを用いた場合と異なり、基板側パッド１４およびバンプバッド２１が設けられた場所以外の領域には導電性物質が存在していない。したがって、短絡などが発生することがなく、隣接する基板側パッド１４間、およびバンプバッド２１間の絶縁性が保たれる。
【００４１】
また、セラミックス配線板１０の反りや表面の凹凸が大きい場合、基板側パッド１４−バンプパッド２１間の距離のばらつきによってバンプ１５への加圧力のばらつきが生じる。特に基板側パッド１４−バンプパッド２１間の距離が大きくなっている位置に存在しているバンプ１５（図１において左側のバンプ１５参照）には充分な圧縮力が付与されず、導通が充分に確保されなくなる事態が生じ得る。しかし、本実施形態では、バンプ１５に導体部１７を設けてあるから、この導体部１７によって、バンプ１５への加圧力の強弱にかかわらず、基板側パッド１４とバンプバッド２１との電気的な接続が確保される。これにより、基板側パッド１４とバンプバッド２１との電気的接続を確実なものとすることができる。
【００４２】
さらに、導体部１７は、柔らかい導電性材料によって形成され、導通が確保できる範囲でできるだけ細くされている。このような構成によれば、異方性導電ペーストＰ１の圧縮が妨げられることに起因する導通不良を回避できる。さらに、応力緩和効果が損なわれてクラックが生じやすくなる、バンプ１５の圧縮により導体部１７が折れて導通が確保できなくなる、といった事態を回避できる。
【００４３】
＜第２実施形態＞
以下、本発明の第２実施形態について、図６〜図８を参照しつつ説明する。本実施形態の第１実施形態との主たる相違点は、バンプ３１に導体膜３４が設けられている点にある。なお、第１実施形態と同様の構成には同一の符号を付して説明を省略する。
【００４４】
本実施形態の回路基板３０においても、ＬＳＩパッケージ２０のバンプパッド２１と、これに対応するセラミックス配線板１０の基板側パッド１４とは、それぞれパンプ３１を介して接続されている（図６参照）。このバンプ３１は、異方性導電ペーストＰ１により形成された基体３２（第１部材）と、この基体３２を上下方向に貫通する導体部３３（第２部材）と、この基体３２の表面を覆う導体膜３４とで構成されている。基体３２および導体部３３の構成は、第１実施形態と同様である。
【００４５】
導体膜３４は、例えば金属等の導電性材料により形成されたものであって、基体３２において上面３２Ａと側面３２Ｂの全体に形成されている。つまり、バンプパッド２１に対する接続面３２Ａ、および、セラミックス配線板１０ともＬＳＩパッケージ２０とも接触していない露出面３２Ｂを覆う薄膜状に形成されている。また、この導体膜３４には下面側から導体部３３が接触しており、これにより導体部３３と導体膜と３４とが電気的に接続している。この導体膜３４は、バンプ３１の圧縮性を損なわないよう、柔らかい導電性材料を使用し、薄く形成されていることが好ましい。但し、基体３２の露出面を覆うことでバンプ３１の耐久性を向上させる効果をあわせて期待する場合には、バンプ３１の圧縮性を損なわない程度の硬さと厚さを有していることが好ましい。
【００４６】
次に、バンプ３１の形成方法、およびこのバンプ３１によるバンプパッド２１とこれに対応する基板側パッド１４との接続方法について、図２３のフローチャートを参照しつつ説明する。
【００４７】
まず、印刷工程（ステップＳ１０１）、硬化工程（ステップＳ１０２）、貫通孔形成工程（ステップＳ１０３）を行って、セラミックス配線板１０の基板側パッド１４上に、貫通孔３５を備える基体３２を形成する（図７Ａ、図７Ｂ参照）。印刷工程、硬化工程、貫通孔形成工程は第１実施形態と同様であるので詳細な説明を省略する。
【００４８】
次いで、無電解メッキにより、貫通孔３５内に金属を充填して導体部３３を形成するとともに、基体３２の上面および側面全体に導体膜３４を形成する（ステップＳ１１４：無電解メッキ工程；図８Ａ、図８Ｂ参照）。本実施形態では、第１実施形態と異なり、全ての基板側パッド１４がビアホール１３および内層のセラミックス配線板１０の下面側まで導通しているわけではなく（図８Ｂ参照）、メッキに際して基板側パッド１４を一方の電極として使用することが容易ではないから、導体部３３および導体膜３４の形成方法として無電解メッキが適する。
【００４９】
このようにして基板側パッド１４上にバンプ３１が形成されたら、第１実施形態と同様にしてセラミックス配線板１０にＬＳＩパッケージ２０を実装する（ステップＳ２０１：位置合せ工程，ステップＳ２０２：接合工程）。このとき、第１実施形態と同様に、バンプ３１の基体３２を構成する異方性導電ペーストＰ１がバンプパッド２１と基板側パッド１４との間で圧縮され、加圧方向に導電性が付与される。これにより、基板側パッド１４とバンプバッド２１とが電気的に接続される。同時に、導体部３３の上端部が導体膜３４を介してバンプパッド２１に接触し、この導体部３３および導体膜３４によっても基板側パッド１４とバンプバッド２１とが電気的に接続される。
【００５０】
ここで、本実施形態のように基板側パッド１４上にバンプ３１を形成しておき、その後にＬＳＩパッケージ２０を実装する場合において、セラミックス配線板１０の基板側パッド１４とＬＳＩパッケージ２０のバンプバッド２１との位置精度があまり高くない場合には、導体部３３がバンプパッド２１から外れてしまい、基板側パッド１４とバンプバッド２１との電気的接続が確保できなくなることが懸念される。しかし、本実施形態ではバンプ３１に導体膜３４が設けられているから、この導体膜３４がバンプバッド２１に対して面的に接触することとなる。これにより、導体膜３４を介してバンプバッド２１と導体部３３とが導通し、ひいては、基板側パッド１４とバンプバッド２１との導通が確実なものとなる。
【００５１】
さらに、導体膜３４は、基体３２においてバンプバッド２１との接続面３２Ａのみならず、露出面３２Ｂの全体をも覆うものである。このように基体３２の露出面３２Ｂを導体膜３４で覆って保護することで、バンプ３１に耐摩耗性を付与し、耐久性を向上させることができる。
【００５２】
以上のように本実施形態によっても、異方性導電ペーストＰ１によって形成されたバンプ３１によって基板側パッド１４とバンプバッド２１とが接続され、さらに、バンプ３１には導体部３３が設けられているから、第１実施形態と同様の作用効果を奏する。さらに、バンプ３１には導体膜３４が設けられており、この導体膜３４がバンプバッド２１に対して面的に接触することとなるから、基板側パッド１４およびバンプバッド２１の位置精度が高くない場合でも、両者の間での導通を確実なものとすることができる。
【００５３】
＜第３参考例＞
以下、本発明の第３参考例について、図９〜図１１を参照しつつ説明する。本参考例の第１実施形態との主たる相違点は、バンプ４１が、第１の異方性導電ペーストＰ１により形成された基体４２（第１部材）と、この第１の異方性導電ペーストＰ１よりも導電性材料の密度が高い第２の異方性導電ペーストＰ２により形成された高密度部４３（第２部材、貫通部）とで構成されている点にある。なお、第１実施形態と同様の構成には同一の符号を付して説明を省略する。
【００５４】
本参考例の回路基板４０においても、ＬＳＩパッケージ２０のバンプパッド２１と、これに対応するセラミックス配線板１０の基板側パッド１４とは、それぞれパンプ４１を介して接続されている（図９参照）。
【００５５】
このバンプ４１は、基体４２（第１部材）と、この基体４２を上下方向（セラミックス配線板１０とＬＳＩパッケージ２０との積層方向）に貫通する高密度部４３（第２部材）とを備えている。基体４２は、第１の異方性導電ペーストＰ１により略円環状に形成されている。
【００５６】
一方、高密度部４３は、第２の異方性導電ペーストＰ２により、基体４２における円環の内径に等しい径の円盤状に形成され、基体４２の円環の内側に収容されている。そして、その一端（上端）は基体４２においてバンプパッド２１との接続面４２Ａに露出してバンプパッド２１と接触し、他端（下端）は基体４２において基板側パッド１４との接続面４２Ｂに露出して基板側パッド１４と接触している。
【００５７】
この高密度部４３を形成する第２の異方性導電ペーストＰ２は、基体４２を構成する第１の異方性導電ペーストＰ１よりも導電性材料の密度が高いものである。ここで、「導電性材料の密度が高い」とは、単位体積あたりの導電性材料の重量が多いことを意味する。導電性材料の密度が高い異方性導電ペーストを調整するためには、例えば樹脂に分散する導電性材料の粒子Ｍの単位体積当たりの個数を多くするか、あるいは、平均粒径の大きい粒子Ｍを使用することが考えられる。２種の異方性導電ペーストＰ１、Ｐ２を構成する樹脂および導電性材料の材質は、互いに同一であっても良く、異なっていても構わない。
【００５８】
基体４２および高密度部４３は、ともに、バンプパッド２１と基板側パッド１４との間で適度に圧縮されることで加圧方向に導電性が付与され、これにより、バンプパッド２１と基板側パッド１４とが電気的に接続される。なお、高密度部４３は基体４２と比較して導電性材料の密度が高い異方性導電ペーストＰ２により構成されているため、より弱い加圧力で導通が確保される。
【００５９】
次に、バンプ４１の形成方法、およびこのバンプ４１によるバンプパッド２１とこれに対応する基板側パッド１４との接続方法について、図２４のフローチャートを参照しつつ説明する。
【００６０】
まず、セラミックス配線板１０の基板側パッド１４上に、スクリーン印刷法によって第１の異方性導電ペーストＰ１を印刷し、基体４２を形成する（ステップＳ１２１：印刷工程；図１０Ａ、図１０Ｂ参照）。このとき、一部の基板側パッド１４上には、上下方向に貫通する貫通孔４４を有する基体４２を形成する。本参考例では、セラミックス配線板１０の上面（ＬＳＩパッケージ２０の搭載面）から見て周縁部に位置する一部の基板側パッド１４上には異方性導電ペーストＰ１を円盤形に印刷し、貫通孔４４を有しない基体４２を形成している。一方、それらよりも内側に位置する他の基板側パッド１４上には、異方性導電ペーストＰ１を円環形に印刷し、貫通孔４４を有する基体４２を形成している。なお、より中心に近い位置に位置する基板側パッド１４上に形成される基体４２ほど、貫通孔４４の径が大きくなるようにしている。印刷が終了したら、異方性導電ペーストＰ１を加熱硬化させる（ステップＳ１２２：硬化工程）。
【００６１】
次いで、貫通孔４４の内部に、第２の異方性導電ペーストＰ２をスクリーン印刷により充填して高密度部４３（貫通部）を形成する（ステップＳ１２３：充填工程；図１１Ａ、図１１Ｂ参照）。充填が終了したら、第２の異方性導電ペーストＰ２を加熱硬化させる。（ステップＳ１２４：第２の硬化工程）。
【００６２】
このようにして基板側パッド１４上にバンプ４１が形成されたら、第１実施形態と同様にしてセラミックス配線板１０にＬＳＩパッケージ２０を実装する（ステップＳ２０１：位置合せ工程，ステップＳ２０２：接合工程）。このとき、バンプ４１の基体４２を構成する第１の異方性導電ペーストＰ１、および高密度部４３を構成する第２の異方性導電ペーストＰ２が、ともにバンプパッド２１と基板側パッド１４との間で圧縮され、加圧方向に導電性が付与される。これにより、基板側パッド１４とバンプバッド２１とが電気的に接続される。
【００６３】
ここで、セラミックス配線板１０の反りや表面の凹凸が大きい場合、基板側パッド１４−バンプパッド２１間の距離によってバンプ４１への加圧力のばらつきが生じる。特に基板側パッド１４−バンプパッド２１間の離間距離が大きくなっている位置に存在しているバンプ４１（図９において左側のバンプ４１参照）には充分な圧縮力が付与されず、導通が充分に確保されなくなる事態が生じ得る。しかし、本参考例では、バンプ４１に高密度部４３が設けられている。そして、この高密度部４３においては、導電性材料の密度が相対的に高い第２の異方性導電ペーストＰ２により構成されているために、より弱い加圧力でも導通が確保される。これにより、基板側パッド１４とバンプバッド２１との電気的接続を確実なものとすることができる。
【００６４】
特に、本参考例では、セラミックス配線板１０の上面から見て中心側に位置するバンプ４１に高密度部４３を設け、しかも、より中心に近い位置に配されるバンプ４１ほど高密度部４３の径が大きくなるようにしている。これは、一般にセラミックス配線板１０は上面が凹となるように反る傾向があり、セラミックス配線板１０の中心に近い領域ほど基板側パッド１４−バンプパッド２１間の距離が大きくなる傾向があることを考慮したものである。
【００６５】
すなわち、高密度部４３は異方性導電ペーストＰ２からなっており、導電性材料のみからなっている場合と比較して柔軟性が高いから、ある程度径を太くしてもバンプ４１全体としての柔軟性を損なうことがない。このことを利用して、基板側パッド１４−バンプパッド２１間の離間距離が大きい位置に形成されるバンプ４１においては高密度部４３の径を太くすることによって、接続信頼性をより確実なものとすることができる。
【００６６】
以上のように本参考例によっても、異方性導電ペーストＰ１、Ｐ２によって形成されたバンプ４１によって基板側パッド１４とバンプバッド２１とが接続されているから、第１実施形態と同様の作用効果を奏する。さらに、バンプ４１には、導電性材料の密度が相対的に高い第２の異方性導電ペーストＰ２により形成された高密度部４３が設けられているから、バンプ４１への加圧力の強弱に関わらず、基板側パッド１４とバンプバッド２１との電気的接続を確実なものとすることができる。
【００６７】
＜第４参考例＞
以下、本発明の第４参考例について、図１２〜図１４を参照しつつ説明する。本参考例の第１実施形態との主たる相違点は、導電性材料の密度が異なる複数種の異方性導電ペーストＰＡ、ＰＢ、ＰＣ、ＰＤにより形成された複数種のバンプ５１が設けられている点にある。なお、第１実施形態と同様の構成には同一の符号を付して説明を省略する。
【００６８】
本参考例の回路基板５０においても、ＬＳＩパッケージ２０のバンプパッド２１と、これに対応するセラミックス配線板１０の基板側パッド１４とは、それぞれパンプ５１を介して接続されている（図１２参照）。
【００６９】
本参考例のバンプ５１は、異方性導電ペーストＰＡ、ＰＢ、ＰＣ、ＰＤにより、略円盤状に形成されている。複数対の基板側パッド１４とバンプパッド２１とをそれぞれ接続する複数のバンプ５１は、互いに導電性材料の密度が異なる異方性導電ペーストＰＡ、ＰＢ、ＰＣ、ＰＤにより形成された複数種のバンプ５１Ａ、５１Ｂ、５１Ｃ、５１Ｄを含む。なお以下では複数種のバンプを区別する場合には、「バンプ５１Ａ、５１Ｂ、５１Ｃ、５１Ｄ」のように符号に添え字を付し、区別せずに総称する場合には、「バンプ５１」のように符号に添え字を付さないで記すものとする。
【００７０】
「導電性材料の密度が異なる」とは、単位体積あたりの導電性材料の重量が異なることを意味する。導電性材料の密度が異なる異方性導電ペーストを調整するためには、例えば樹脂に分散する導電性材料の粒子Ｍの単位体積当たりの個数を異ならせる、あるいは、粒子Ｍの平均粒径を異ならせることが考えられる。複数種の異方性導電ペーストを構成する樹脂および導電性材料の材質は、互いに同一であっても良く、異なっていても構わない。
【００７１】
バンプ５１は、バンプパッド２１と基板側パッド１４との間で適度に圧縮されることで加圧方向に導電性が付与され、これにより、バンプパッド２１と基板側パッド１４とが電気的に接続される。なお、導電性材料の密度が高い異方性導電ペーストにより形成されているバンプ５１は、より弱い加圧力で接続が確保される。
【００７２】
次に、バンプ５１の形成方法、およびこのバンプ５１によるバンプパッド２１とこれに対応する基板側パッド１４との接続方法について、図２５のフローチャートを参照しつつ説明する。
【００７３】
まず、セラミックス配線板１０の基板側パッド１４上に、スクリーン印刷法によって異方性導電ペーストＰＡ、ＰＢ、ＰＣ、ＰＤを印刷し、バンプ５１を形成する（ステップＳ１３１：印刷工程）。このとき、互いに導電性材料の密度が異なる複数種の異方性導電ペーストＰＡ、ＰＢ、ＰＣ、ＰＤを基板側パッド１４上に順次スクリーン印刷していく。本参考例では、まず、セラミックス配線板１０の周縁付近に位置する一群の基板側パッド１４上に、導電性材料の密度が最も低い異方性導電ペーストＰＡを印刷して、バンプ５１Ａを形成する（図１３Ａ、図１３Ｂ）。次いで、それよりも中心側に位置する一群の基板側パッド１４上に、最初の印刷に使用したものよりも導電性材料の密度が高い異方性導電ペーストＰＢを印刷して、バンプ５１Ｂを形成する。さらに、それよりも中心側に位置する一群の基板側パッド１４上に、より導電性材料の密度が高い異方性導電ペーストＰＣ、ＰＤを順次印刷して、バンプ５１Ｃ、５１Ｄを形成する。このようにして、複数種の異方性導電ペーストＰＡ、ＰＢ、ＰＣ、ＰＤを順次印刷して行き、セラミックス配線板１０の上面（ＬＳＩパッケージ２０の搭載面）から見てより中心に近い位置に配される基板側パッド１４上に形成されるバンプ５１ほど、導電性材料の密度が高くなるようにしている（図１４Ａ、図１４Ｂを併せて参照）。
【００７４】
印刷が終了したら、異方性導電ペーストＰＡ、ＰＢ、ＰＣ、ＰＤを加熱硬化させる（ステップＳ１３２：硬化工程）。
【００７５】
このようにして基板側パッド１４上にバンプ５１が形成されたら、第１実施形態と同様にしてセラミックス配線板１０にＬＳＩパッケージ２０を実装する（ステップＳ２０１：位置合せ工程，ステップＳ２０２：接合工程）。このとき、バンプ５１を構成する異方性導電ペーストＰＡ、ＰＢ、ＰＣ、ＰＤが、バンプパッド２１と基板側パッド１４との間で圧縮され、加圧方向に導電性が付与される。これにより、基板側パッド１４とバンプバッド２１とが電気的に接続される。
【００７６】
ここで、セラミックス配線板１０の反りや表面の凹凸が大きい場合、基板側パッド１４−バンプパッド２１間の距離によってバンプ５１への加圧力のばらつきが生じる。特に基板側パッド１４−バンプパッド２１間の距離が大きくなっている位置に存在しているバンプ５１（図１２において左側のバンプ５１参照）には充分な圧縮力が付与されず、導通が充分に確保されなくなる事態が生じ得る。しかし、本参考例では、バンプ５１として、互いに導電性材料の密度が異なる異方性導電ペーストＰＡ、ＰＢ、ＰＣ、ＰＤにより形成された複数種を設けている。したがって、基板側パッド１４とバンプパッド２１との間の離間距離がより大きい箇所に、導電性材料の密度がより高い異方性導電ペーストを用いたバンプ５１を配することにより、接続信頼性を確保することができる。一般に、セラミックス配線板１０は上面が凹となるように反る傾向があり、セラミックス配線板１０の中心に近いほど基板側パッド１４とバンプパッド２１との間の距離が大きくなる傾向があるから、本参考例では、中心に近い位置ほど、より導電性材料の密度の高い異方性導電ペーストにより形成したバンプ５１を配して、接続信頼性を確保している。
【００７７】
以上のように本参考例によっても、異方性導電ペーストＰＡ、ＰＢ、ＰＣ、ＰＤによって形成されたバンプ５１によって基板側パッド１４とバンプバッド２１とが接続されているから、第１実施形態と同様の作用効果を奏する。さらに、バンプ５１として、互いに導電性材料の密度が異なる異方性導電ペーストＰＡ、ＰＢ、ＰＣ、ＰＤにより形成された複数種を設けているから、セラミックス配線板１０の反り具合や凹凸の位置等を考慮して、基板側パッド１４とバンプパッド２１との間の離間距離がより大きい領域に導電性材料の密度がより高い異方性導電ペーストを用いたバンプ５１を配することにより、接続信頼性を確保することができる。
【００７８】
＜第５参考例＞
以下、本発明の第５参考例について、図１５Ａ〜図１５Ｅを参照しつつ説明する。本参考例の第１実施形態との主たる相違点は、バンプ６１が、第１の異方性導電ペーストＰ１により形成された高密度部６２（第１部材）と、第１の異方性導電ペーストよりも導電性材料の密度が低い第２の異方性導電ペーストＰ２により形成された基体６３（第２部材）とで構成される点にある。さらに、高密度部６２がバンプ６１を貫通するように形成されていない点、つまり、高密度部６２は基体６３に覆われており、ＬＳＩパッケージ２０のバンプパッド２１に接触していない点が異なる。なお、第１実施形態と同様の構成には同一の符号を付して説明を省略する。
【００７９】
本参考例の回路基板６０においても、ＬＳＩパッケージ２０のバンプパッド２１と、これに対応するセラミックス配線板１０の基板側パッド１４とは、それぞれパンプ６１を介して接続されている（図１５Ａ参照）。
【００８０】
このバンプ６１は、第１の異方性導電ペーストＰ１により形成される高密度部６２（第１部材）と、第１の異方性導電ペーストＰ１よりも導電性材料の密度が低い第２の異方性導電ペーストＰ２により形成された基体６３（第２部材）とを備えている。高密度部６２は、基板側パッド１４上に円盤状に形成されている。
【００８１】
一方、基体６３は、高密度部６２の上面６２Ａ及び側面６２Ｂを覆うように形成されている。そして、基体６３は上面６３Ａにおいてバンプパッド２１に接触し、下面６３Ｂにおいて基板側パッド１４と接触している。
【００８２】
この基体６３を形成する第２の異方性導電ペーストＰ２は、高密度部６２を構成する第１の異方性導電ペーストＰ１よりも導電性材料の密度が低いものである。ここで、「導電性材料の密度が低い」とは、単位体積あたりの導電性材料の重量が少ないことを意味する。導電性材料の密度が低い異方性導電ペーストを調整するためには、例えば樹脂に分散する導電性材料の粒子Ｍの単位体積当たりの個数を少なくするか、あるいは、平均粒径の小さい粒子Ｍを使用することが考えられる。２種の異方性導電ペーストＰ１、Ｐ２を構成する樹脂および導電性材料の材質は、互いに同一であっても良く、異なっていても構わない。
【００８３】
高密度部６２および基体６３は、ともに、バンプパッド２１と基板側パッド１４との間で適度に圧縮されることで加圧方向に導電性が付与され、これにより、バンプパッド２１と基板側パッド１４とが電気的に接続される。バンプ６１において、高密度部６２と基体６３とがＬＳＩパッケージ２０とセラミックス配線板１０の積層方向に重なる部分は、高密度部６２が存在することにより、バンプ６１の基体６３のみからなる部分と比較して、より弱い加圧力で導通が確保される。
【００８４】
次に、バンプ６１の形成方法、およびこのバンプ６１によるバンプパッド２１とこれに対応する基板側パッド１４との接続方法について、図２６のフローチャートを参照しつつ説明する。
【００８５】
まず、セラミックス配線板１０の基板側パッド１４上に、スクリーン印刷法によって第１の異方性導電ペーストＰ１を印刷し、円盤状の高密度部６２を形成する（ステップＳ１４１：印刷工程；図１５Ｂ、図１５Ｃ参照）。印刷が終了したら、異方性導電ペーストＰ１を加熱硬化させる（ステップＳ１４２：硬化工程）。
【００８６】
次いで、高密度部６２を覆うように、第２の異方性導電ペーストＰ２をスクリーン印刷により印刷して基体６３を形成する（ステップＳ１４３：第２の印刷工程；図１５Ｅ、図１５Ｄ参照）。印刷が終了したら、第２の異方性導電ペーストＰ２を加熱硬化させる。（ステップＳ１４４：第２の硬化工程）。
【００８７】
このようにして基板側パッド１４上にバンプ６１が形成されたら、第１実施形態と同様にしてセラミックス配線板１０にＬＳＩパッケージ２０を実装する（ステップＳ２０１：位置合せ工程，ステップＳ２０２：接合工程）。このとき、バンプ６１の高密度部６２を構成する第１の異方性導電ペーストＰ１、および基体６３を構成する第２の異方性導電ペーストＰ２が、ともにバンプパッド２１と基板側パッド１４との間で圧縮され、加圧方向に導電性が付与される。これにより、基板側パッド１４とバンプバッド２１とが電気的に接続される。
【００８８】
ここで、セラミックス配線板１０の反りや表面の凹凸が大きい場合、基板側パッド１４−バンプパッド２１間の距離によってバンプ６１への加圧力のばらつきが生じる。特に基板側パッド１４−バンプパッド２１間の離間距離が大きくなっている位置に存在しているバンプ６１（図１５Ａにおいて左側のバンプ４１参照）には充分な圧縮力が付与されず、導通が充分に確保されなくなる事態が生じ得る。しかし、本参考例では、バンプ６１に高密度部６２が設けられている。そして、バンプ６１において、高密度部６２と基体６３とが重なる部分においては、導電性材料の密度が相対的に高い第１の異方性導電ペーストＰ１により構成される高密度部６２が存在することにより、より弱い加圧力でも導通が確保される。これにより、基板側パッド１４とバンプバッド２１との電気的接続を確実なものとすることができる。
【００８９】
以上のように本参考例によっても、異方性導電ペーストＰ１、Ｐ２によって形成されたバンプ６１によって基板側パッド１４とバンプバッド２１とが接続されているから、第１実施形態と同様の作用効果を奏する。さらに、バンプ６１には、導電性材料の密度が相対的に高い第１の異方性導電ペーストＰ１により形成された高密度部６２が設けられているから、バンプ６１への加圧力の強弱に関わらず、基板側パッド１４とバンプバッド２１との電気的接続を確実なものとすることができる。また、貫通孔形成工程が不要となるため、バンプ６１の形成工程を簡易化することができる。
【００９０】
なお、本参考例においても、第３参考例で説明したように、セラミックス配線板１０の上面から見て中心側に位置するバンプ６１に高密度部６２を設け、しかも、より中心に近い位置に配されるバンプ６１ほど高密度部６２の径が大きくなるようにしてもよい。これは、一般にセラミックス配線板１０は上面が凹となるように反る傾向があり、セラミックス配線板１０の中心に近い領域ほど基板側パッド１４とバンプパッド２１との間の距離が大きくなる傾向があるからである。
【００９１】
すなわち、高密度部６２は異方性導電ペーストＰ２からなっており、導電性材料のみからなっている場合と比較して柔軟性が高いから、ある程度径を太くしてもバンプ６１全体としての柔軟性を損なうことがない。したがって、基板側パッド１４とバンプパッド２１との間の離間距離が大きい位置に形成されるバンプ６１においては高密度部６２の径を太くすることによって、接続信頼性をより確実なものとすることができる。
【実施例】
【００９２】
以下、実施例を挙げて本発明をさらに詳細に説明する。材料としては、セラミックス配線板と、異方性導電ペーストを使用した。
【００９３】
１．材料
（１）セラミックス配線板
セラミックス配線板としては、セラミックスからなる複数の絶縁層と所定のパターンをなす導体層とが交互に積層され、層間がビアホールにより接続された周知の構造の多層セラミックス配線板を使用した。なお、このセラミックス配線板の表面には複数個の基板側パッドが形成され、各基板側パッドはビアホールおよび内層の導体層を介してセラミックス配線板の裏面側まで導通している。
【００９４】
（２）異方性導電ペースト
異方性導電ペーストとしては、以下に示す６種類を調整した。
【００９５】
基剤として三井化学（株）のＡＣシリーズを用いた。これは低温硬化型のエポキシ樹脂にアクリル／シリコン系の応力緩和剤が添加されたものである。この基剤に導電性フィラーとして平均粒子径５μｍのニッケル粒子を混合したものを更に添加した。添加重量を調整しつつレーザ散乱型の粒子径測定装置を用いて測定することで、導電性フィラーの粒子密度を２５００ｐｃｓ／ｍｍ３に設定した。このような方法により、導電性フィラーの粒子密度が２５００ｐｃｓ／ｍｍ３である異方性導電ペーストＡを調整した。
【００９６】
導電性フィラーとして平均粒子径が１０μｍのニッケル粒子を使用し、異方性導電ペーストＡと同様な方法で、導電性フィラーの粒子密度が２５００ｐｃｓ／ｍｍ３である異方性導電ペーストＢを調整した。
【００９７】
導電性フィラーとして平均粒子径が１３μｍのニッケル粒子を使用し、異方性導電ペーストＡと同様な方法で、導電性フィラーの粒子密度が４４００ｐｃｓ／ｍｍ３である異方性導電ペーストＣを調整した。
【００９８】
導電性フィラーとして平均粒子径が１０μｍのニッケル粒子を使用し、異方性導電ペーストＡと同様な方法で、導電性フィラーの粒子密度が３３００ｐｃｓ／ｍｍ３である異方性導電ペーストＤを調整した。
【００９９】
導電性フィラーとして平均粒子径が１０μｍのニッケル粒子を使用し、異方性導電ペーストＡと同様な方法で、導電性フィラーの粒子密度が４４００ｐｃｓ／ｍｍ３である異方性導電ペーストＥを調整した。
【０１００】
導電性フィラーとして平均粒子径が１０μｍのニッケル粒子を使用し、異方性導電ペーストＡと同様な方法で、導電性フィラーの粒子密度が６４００ｐｃｓ／ｍｍ３である異方性導電ペーストＦを調整した。
【０１０１】
２．方法
＜予備実験＞
セラミックス配線板の表面に研磨、洗浄等の表面処理を施した。このセラミックス配線板の基板側パッド上に、４０℃でスクリーン印刷法により異方性導電ペーストＡを印刷し、直径４０〜６５０μｍの円盤形のパターンを形成した。なお、パターンの高さは３０μｍとした、このパターンを１５０℃で４０秒加熱し、次いで１８０℃で１５秒加熱して異方性導電ペーストを硬化させ、バンプを形成した。
【０１０２】
引張圧縮試験機を用いて、バンプに対する荷重を０〜４００ｇ／ｍｍ２まで変化させながら接触抵抗を測定した。なお、引張圧縮試験機は、被測定物がセットされるテーブルと、被測定物に所望の荷重を与えながら接触する測定端子とを備えたものであり、所望の荷重を付与したときに被測定物に対して所定の電流を通電し、そのときの電圧値を測定することで接触抵抗値を算出するものである。本実施例においては、バンプを形成したセラミックス配線板をテーブルにセットし、所望の荷重を与えながら測定端子をバンプに接触させて接触抵抗値を測定した。
【０１０３】
＜参考例１−１＞
セラミックス配線板の表面に研磨、洗浄等の表面処理を施した。このセラミックス配線板の基板側パッド上に、４０℃でスクリーン印刷法により異方性導電ペーストＡを印刷し、直径３００μｍ、高さ３０μｍの円盤形のパターンを形成した。このパターンを１５０℃で４０秒加熱し、次いで１８０℃で１５秒加熱して硬化させ、バンプを形成した。
【０１０４】
形成したバンプについて、引張圧縮試験機を用いて、バンプに対する荷重を０〜４００ｇ／ｍｍ２まで変化させながら接触抵抗を測定した。
【０１０５】
＜参考例１−２＞
異方性導電ペーストＢを用いて、参考例１−１と同様にしてバンプを形成し、接触抵抗を測定した。
【０１０６】
＜実施例２−１＞
セラミックス配線板の表面に研磨、洗浄等の表面処理を施した。このセラミックス配線板の基板側パッド上に、４０℃でスクリーン印刷法により異方性導電ペーストＡを印刷し、直径３００μｍ、高さ３０μｍの円盤形のパターンを形成した。このパターンを１５０℃で４０秒加熱し、次いで１８０℃で１５秒加熱して硬化させ、バンプの基体を形成した。次に、基体の上面側からレーザ照射を行うことにより、直径５μｍの貫通孔を形成した。次いで、基板側パッドを一方の電極として電気メッキを行うことにより、貫通孔内に銅を充填して、導体部を形成した。さらに、導体部の上端面に無電解メッキによりＮｉ／Ａｕの保護膜を付けた。形成したバンプについて、参考例１−１と同様にして接触抵抗を測定した。
【０１０７】
＜実施例２−２＞
異方性導電ペーストＢを用いて、実施例２−１と同様にしてバンプを形成し、接触抵抗を測定した。
【０１０８】
＜参考例３＞
セラミックス配線板の表面に研磨、洗浄等の表面処理を施した。このセラミックス配線板の基板側パッド上に、４０℃でスクリーン印刷法により異方性導電ペーストＢを印刷し、外径３００μｍ、高さ３０μｍであって内径が異なる複数種の円環形のパターンを形成した。形成したパターンを１５０℃で４０秒加熱し、次いで１８０℃で１５秒加熱して硬化させ、バンプの基体を形成した。次いで、貫通孔の内部にスクリーン印刷法により異方性導電ペーストＣを充填した。充填後のペーストを１５０℃で４０秒加熱し、次いで１８０℃で１５秒加熱して硬化させ、高密度部を形成した。形成したバンプについて、参考例１−１と同様にして接触抵抗を測定した。
【０１０９】
＜参考例４＞
セラミックス配線板の表面に研磨、洗浄等の表面処理を施した。このセラミックス配線板の基板側パッド上に、４０℃でスクリーン印刷法により異方性導電ペーストＢ、Ｄ、Ｅ、Ｆをそれぞれ印刷し、外径３００μｍ、内径３０μｍ、高さ３０μｍの円盤形のパターンを形成した。このパターンを１５０℃で４０秒加熱し、次いで１８０℃で１５秒加熱して硬化させ、バンプを形成した。形成された各バンプについて、参考例１−１と同様にして接触抵抗を測定した。
【０１１０】
３．結果と考察
（１）予備実験
図１６には、予備実験におけるバンプの荷重と接触抵抗値との関係を表すグラフを示した。なお、相対値は、接触抵抗の飽和値に対する測定値の値の比とする。接触抵抗値は荷重４００ｇ／ｍｍ２で飽和し、安定した電気的接続性を示すようになった。図１７には、予備実験におけるバンプサイズと接触抵抗の飽和値との関係を表すグラフを示した。なお、横軸のバンプサイズはバンプの断面積の逆数で示した。バンプの断面積が減少するにつれて接触抵抗の飽和値が増大することが分かる。これより、微細なバンプほど荷重のばらつきによる接触抵抗の増大を抑制しなければならないといえる。
【０１１１】
（２）参考例１
図１８には、参考例１−１（ペーストＡ）および参考例１−２（ペーストＢ）における、バンプの荷重と接触抵抗値との関係を表すグラフを示した。導電性材料の密度が高い（使用する導電性材料の粒子径が大きい）ペーストＢを用いたバンプの方が、接触抵抗が小さく導通性が良いことが分かる。
【０１１２】
（３）実施例２
図１９には、実施例２−１（ペーストＡ）および実施例２−２（ペーストＢ）における、バンプの荷重と接触抵抗値との関係を表すグラフを示した。接触抵抗の許容値を２００ｍΩとすると、実施例２−１では約２．９ｇ／ｍｍ２、実施例２−２では約２．６ｇ／ｍｍ２以上の荷重をかければ足りる。図１８との比較より、導体部を設けることによって接触抵抗が大きく低下し、導通性を著しく向上できることが分かる。
【０１１３】
（４）参考例３
図２０には、参考例３において、高密度部の径を５０μｍ、１００μｍ、１５０μｍ、２００μｍとした場合の、各バンプの荷重と接触抵抗値との関係を表すグラフを示した。なお、比較のため、高密度部を設けないバンプについての実験結果を併せて示した。高密度部を設けないバンプと比較して、高密度部を設けたバンプでは同じ荷重での接触抵抗値が低下しており、導通性が向上していることが分かる。また、高密度部の径が大きいほど接触抵抗値が低下していることが分かる。
【０１１４】
ここで、基板の反り具合や凹凸に起因するバンプへの荷重のばらつきが約１００〜２５０ｇ／ｍｍ２であると仮定すると、高密度部を設けない場合には接触抵抗値のばらつきが約１３０ｍΩとなる。これに対し、バンプへの荷重が小さくなる領域には高密度部の径が大きなバンプが配されるようにバンプを適切に配置すれば、接触抵抗のばらつきを低減することができる。例えば荷重が最小の１００ｇ／ｍｍ２となる領域には高密度部の径が２００μｍのバンプを配し、荷重が最大の２５０ｇ／ｍｍ２となる領域には高密度部を設けないバンプを配するようにすれば、接触抵抗のばらつきを約３０ｍΩまで低減することができる。
【０１１５】
（５）参考例４
図２１には、参考例４において、異方性導電ペーストＢ、Ｄ、Ｅ、Ｆを用いて形成したバンプについての、各バンプの荷重と接触抵抗値との関係を表すグラフを示した。導電性材料の密度が高いペーストを用いたバンプほど、接触抵抗が小さくなることがわかる。
【０１１６】
ここで、基板の反り具合や凹凸に起因するバンプへの荷重のばらつきが約１００〜２５０ｇ／ｍｍ２であると仮定すると、１種のバンプを単体で使用する場合には接触抵抗値の大きなばらつきが生じ、例えば異方性導電ペーストＢを用いたバンプでは約１３０ｍΩとなる。これに対し、バンプへの荷重が小さくなる領域には導電性材料の密度が高い異方性導電ペーストが配されるようにバンプを適切に配置すれば、接触抵抗のばらつきを低減することができる。例えば荷重が最小の１００ｇ／ｍｍ２となる領域には異方性導電ペーストＦを用いたバンプを配し、荷重が最大の２５０ｇ／ｍｍ２となる領域には異方性導電ペーストＢを用いたバンプを配するようにすれば、接触抵抗のばらつきを３０ｍΩまで低減することができる。
【０１１７】
＜他の実施形態＞
本発明の技術的範囲は、上記した実施形態によって限定されるものではなく、例えば、次に記載するようなものも本発明の技術的範囲に含まれる。
【０１１８】
（１）上記実施形態では、電子部品の例としてＬＳＩパッケージ２０を示したが、電子部品の種類は上記実施形態の限りではなく、バンプを介して基板に接続されるものであれば適用可能である。
【０１１９】
（２）第１実施形態および第２実施形態では、導体部１７、３３または導体膜３４を形成するためのメッキ金属として銅を使用したが、例えばスズ、銀、はんだ、銅／スズ、銅／銀等、めっき可能な金属であれば使用可能である。
【０１２０】
（３）第２実施形態では、導体膜３４を、基体３２においてバンプパッド２１と対応する領域である接続面３２Ａ、および、セラミックス配線板１０ともＬＳＩパッケージ２０とも接触していない露出面３２Ｂを覆う薄膜状に形成したが、導体膜は接続部との接続面のみに形成されていても構わない。
【０１２１】
（４）第２実施形態では、導体部３３と導体膜３４を一のメッキ工程により形成したが、例えばメッキ工程を２段階で行い、導体部と導体膜を異なる導電性材料により形成しても構わない。
【０１２２】
（５）第１実施形態では、導体部１７を電気メッキにより形成したが、無電解メッキにより形成しても構わない。また、第２実施形態のようにメッキ工程で導体部と導体膜を形成する場合においても、例えば基板側パッドがビアホールを介して基板の下側面（基板側パッド側とは逆側の面）まで導通している場合には、電気メッキにより導体部と導体膜を形成しても構わない。
【０１２３】
【０１２４】
【０１２５】
【０１２６】
（９）上記各実施形態では、ＬＳＩパッケージ２０とセラミックス配線板１０との物理的な接合を接着剤１９を用いて行ったが、他の接合手段を用いて行っても良い。他の接合手段の例としては、ＬＳＩパッケージ２０とセラミックス配線板１０が搭載されるトレイと荷重用ブレードを用いた機械的な接合機構が挙げられる。以下、この接合機構について簡単に説明する。トレイには、ＬＳＩパッケージ２０を位置決めする凹部とセラミックス配線板１０を位置決めする凹部と荷重用ブレードとの締結に用いられるボルトの貫通孔が形成される。また、荷重用ブレードには、ボルトの貫通孔と、セラミックス配線板１０の下面（基板側パッド１４が形成される側と反対の面）に形成された接続端子（導体層１２を介して基板側パッド１４と接続される端子）を露出する開口が形成される。次に接合工程について説明する。まず、トレイ上にバンプパッド２１を上に向けてＬＳＩパッケージ２０を載置する。次に、ＬＳＩパッケージ２０に重ねてセラミックス配線板１０を基板側パッド１４を下に向けて載置する。このとき、ＬＳＩパッケージ２０とセラミックス配線板１０は凹部により位置決めされ、これにより、バンプパッド２１とこれに対応する基板側パッド１４が接触する。さらに、トレイ上に荷重用ブレードをセットする。これにより、ＬＳＩパッケージ２０とセラミックス配線板１０とは、トレイと荷重用ブレードに挟まれた状態となる。最後に、貫通孔にボルトを挿入し所望の荷重がかかるように締結する。以上の接合機構によれば、回路基板はトレイと荷重用ブレードを含んだモジュールとして取り扱われることとなる。このような構成であれば、ＬＳＩパッケージ２０とセラミックス配線板１０とが互いに再分離可能に接合されているから、ＬＳＩパッケージ２０に不具合が存在していた場合に交換が容易である。
【０１２７】
（１０）上記実施形態では、バンプの形状、構造、材料を特定のものを例に挙げて説明してきたが、それらに限定されず、本発明の作用を生じるものであれば任意のものを使用できる。以上説明した実施形態は、ＬＳＩパッケージ２０とセラミックス配線板１０との接続に本発明を適用した一例であるが、任意の電子部品と基板との接続に本発明を適用することができる。
【図面の簡単な説明】
【０１２８】
【図１】第１実施形態の回路基板の部分拡大断面図である。
【図２Ａ】セラミックス配線板の上面図である。
【図２Ｂ】図２ＡのIIＢ−IIＢ線断面図である。
【図３Ａ】セラミックス配線板の基板側パッド上にスクリーン印刷法によって異方性導電ペーストを印刷した様子を示す上面図である。
【図３Ｂ】図３ＡのIIIＢ−IIIＢ線断面図である。
【図４Ａ】基体の上面側から基板側パッドの表面に至る貫通孔を形成した様子を示す上面図である。
【図４Ｂ】図４ＡのIVＢ−IVＢ線断面図である。
【図５Ａ】貫通孔内に金属を充填して導体部を形成した様子を示す上面図である。
【図５Ｂ】図５ＡのＶＢ−ＶＢ線断面図である。
【図６】第２実施形態の回路基板の部分拡大断面図である。
【図７Ａ】セラミックス配線板の基板側パッド上にスクリーン印刷法によって異方性導電ペーストを印刷するとともに、基体の上面側から基板側パッドの表面に至る貫通孔を形成した様子を示す上面図である。
【図７Ｂ】図７ＡのVIIＢ−VIIＢ線断面図である。
【図８Ａ】貫通孔内に金属を充填して導体部を形成するとともに、基体の表面に導体膜を形成した様子を示す上面図である。
【図８Ｂ】図８ＡのVIIIＢ−VIIIＢ線断面図である。
【図９】第３参考例の回路基板の部分拡大断面図である。
【図１０Ａ】セラミックス配線板の基板側パッド上にスクリーン印刷法によって第１の異方性導電ペーストを印刷して基体を形成した様子を示す上面図である。
【図１０Ｂ】図１０ＡのＸＢ−ＸＢ線断面図である。
【図１１Ａ】貫通孔内にスクリーン印刷法によって第２の異方性導電ペーストを充填して高密度部を形成した様子を示す上面図である。
【図１１Ｂ】図１１ＡのＸＩＢ−ＸＩＢ線断面図である。
【図１２】第４参考例の回路基板の部分拡大断面図である。
【図１３Ａ】セラミックス配線板の一部の基板側パッド上にスクリーン印刷法によって異方性導電ペーストを印刷してバンプを形成した様子を示す上面図である。
【図１３Ｂ】図１３ＡのＸIIIＢ−ＸIIIＢ線断面図である。
【図１４Ａ】セラミックス配線板の他の基板側パッド上にスクリーン印刷法によって異方性導電ペーストを印刷してバンプを形成した様子を示す上面図である。
【図１４Ｂ】図１４ＡのＸIVＢ−ＸIVＢ線断面図である。
【図１５Ａ】第５参考例の回路基板の部分拡大断面図である。
【図１５Ｂ】セラミックス配線板の基板側パッド上にスクリーン印刷法によって第１の異方性導電ペーストを印刷した様子を示す上面図である。
【図１５Ｃ】図１５ＢのＸＶＣ−ＸＶＣ線断面図である。
【図１５Ｄ】第１の異方性導電ペーストの上にさらにスクリーン印刷法によって第２の異方性導電ペーストを印刷した様子を示す上面図である。
【図１５Ｅ】図１５ＤのＸＶＥ−ＸＶＥ線断面図である。
【図１６】予備実験におけるバンプ荷重と接触抵抗の相対値との関係を表すグラフである。
【図１７】予備実験におけるバンプサイズと接触抵抗の飽和値との関係を表すグラフである。
【図１８】参考例１−１および参考例１−２における、バンプ荷重と接触抵抗値との関係を表すグラフである。
【図１９】実施例２−１および実施例２−２における、バンプ荷重と接触抵抗値との関係を表すグラフである。
【図２０】参考例３において、高密度部の径を５０μｍ、１００μｍ、１５０μｍ、２００μｍとした場合および高密度部を設けない場合の、バンプ荷重と接触抵抗値との関係を表すグラフである。
【図２１】参考例４において、異方性導電ペーストＢ、Ｃ、Ｄ、Ｅを用いて形成したバンプについての、各バンプの荷重と接触抵抗値との関係を表すグラフである。
【図２２】第１実施形態におけるバンプの形成方法、およびＬＳＩパッケージとセラミックス配線板との接続方法の手順を示すフローチャートである。
【図２３】第２実施形態におけるバンプの形成方法、およびＬＳＩパッケージとセラミックス配線板との接続方法の手順を示すフローチャートである。
【図２４】第３参考例におけるバンプの形成方法、およびＬＳＩパッケージとセラミックス配線板との接続方法の手順を示すフローチャートである。
【図２５】第４参考例におけるバンプの形成方法、およびＬＳＩパッケージとセラミックス配線板との接続方法の手順を示すフローチャートである。
【図２６】第５参考例におけるバンプの形成方法、およびＬＳＩパッケージとセラミックス配線板との接続方法の手順を示すフローチャートである。
【符号の説明】
【０１２９】
１、３０、４０、５０...回路基板（部品搭載基板）
１０...セラミックス配線板（基板）
１４...基板側パッド（接続端子）
１５、３１、４１、５１...バンプ
１６、３２、４２...基体部
１６Ａ、３２Ａ、４２Ａ...接続面
１６Ｂ、４２Ｂ...接続面
１７、３３...導体部
１８、３５、４４...貫通孔
２０...ＬＳＩパッケージ（電子部品）
２１...バンプパッド（接続部）
３４...導体膜
３２Ｂ...露出面
４３...高密度部（貫通部）
【図１】
0004761164.tif 000002
【図２Ａ】
0004761164.tif 000003
【図２Ｂ】
0004761164.tif 000004
【図３Ａ】
0004761164.tif 000005
【図３Ｂ】
0004761164.tif 000006
【図４Ａ】
0004761164.tif 000007
【図４Ｂ】
0004761164.tif 000008
【図５Ａ】
0004761164.tif 000009
【図５Ｂ】
0004761164.tif 000010
【図６】
0004761164.tif 000011
【図７Ａ】
0004761164.tif 000012
【図７Ｂ】
0004761164.tif 000013
【図８Ａ】
0004761164.tif 000014
【図８Ｂ】
0004761164.tif 000015
【図９】
0004761164.tif 000016
【図１０Ａ】
0004761164.tif 000017
【図１０Ｂ】
0004761164.tif 000018
【図１１Ａ】
0004761164.tif 000019
【図１１Ｂ】
0004761164.tif 000020
【図１２】
0004761164.tif 000021
【図１３Ａ】
0004761164.tif 000022
【図１３Ｂ】
0004761164.tif 000023
【図１４Ａ】
0004761164.tif 000024
【図１４Ｂ】
0004761164.tif 000025
【図１５Ａ】
0004761164.tif 000026
【図１５Ｂ】
0004761164.tif 000027
【図１５Ｃ】
0004761164.tif 000028
【図１５Ｄ】
0004761164.tif 000029
【図１５Ｅ】
0004761164.tif 000030
【図１６】
0004761164.tif 000031
【図１７】
0004761164.tif 000032
【図１８】
0004761164.tif 000033
【図１９】
0004761164.tif 000034
【図２０】
0004761164.tif 000035
【図２１】
0004761164.tif 000036
【図２２】
0004761164.tif 000037
【図２３】
0004761164.tif 000038
【図２４】
0004761164.tif 000039
【図２５】
0004761164.tif 000040
【図２６】
0004761164.tif 000041