(57)【特許請求の範囲】
【請求項１】
高周波クロックを生成する高周波クロック生成手段と、
上記高周波クロック生成手段で生成される上記高周波クロックの第一変化点を基準として、位相データに応じて周期が変化した第一クロックを生成する第一クロック生成手段と、
上記高周波クロック生成手段で生成される上記高周波クロックの第二変化点を基準として、位相データに応じて周期が変化した第二クロックを生成する第二クロック生成手段と、
上記位相データに基づく画素クロックの遷移タイミングで、上記第一クロックまたは上記第二クロックのいずれかを選択して画素クロックとして出力する選択手段とを有する画素クロック生成装置であって、
上記選択手段から出力され複数の連続した画素クロックから構成される有効走査期間全体である第一データ領域と、上記第一データ領域を主走査方向に複数に分割してなり連続した画素クロックから構成される第二データ領域とを有し、上記各第二データ領域の画素クロック数を、補正対象の位置ずれが小さい領域では多くなるように位置ずれが大きい領域では少なくなるように位置ずれ特性に応じて異ならせ、
上記各第二データ領域における特定の画素クロックのみに対して該画素クロックの位相を上記位相データに基づきシフトさせる補正を行い、且つ、上記各第二データ領域における補正を開始する画素クロックの位置を副走査方向に時系列の異なる上記第一データ領域毎に異ならせるデータオフセット手段を有していることを特徴とする画素クロック生成装置。
【請求項２】
請求項１記載の画素クロック生成装置において、
上記各第二データ領域で略一定数の画素クロック毎に補正を行う補正タイミング信号を生成する位相シフトデータカウンタを有していることを特徴とする画素クロック生成装置。
【請求項３】
請求項１記載の画素クロック生成装置において、
上記補正を開始する画素クロックの位置を予め設定されたカウンタ値に基づいて異ならせるデータオフセットカウンタを有していることを特徴とする画素クロック生成装置。
【請求項４】
請求項１記載の画素クロック生成装置において、
上記補正を開始する画素クロックの位置を、上記第二データ領域内における各画素クロック毎にランダムに変える位相シフトデータタイミング補正手段を有していることを特徴とする画素クロック生成装置。
【請求項５】
請求項４記載の画素クロック生成装置において、
位相補正を行う最初の画素クロックを乱数信号に基づいて決定することを特徴とする画素クロック生成装置。
【請求項６】
請求項１記載の画素クロック生成装置において、
上記補正を開始する画素クロックの位置をランダムに異ならせるデータオフセットランダム化手段を有していることを特徴とする画素クロック生成装置。
【請求項７】
請求項２記載の画素クロック生成装置において、
上記第二データ領域内の画素クロックの数を素数とし、次の第二データ領域に進む場合には上記位相シフトデータカウンタは該第二データ領域の最初の画素クロックからカウンタ値をカウントすることを特徴とする画素クロック生成装置。
【請求項８】
画素クロック生成装置を有し、画像情報に基づいて像担持体上に静電潜像を形成する光書き込み装置において、
上記画素クロック生成装置が請求項１乃至７の何れかに記載のものであることを特徴とする光書き込み装置。
【請求項９】
画素クロック生成装置を有し、画像情報に基づいて複数の走査ビームにより像担持体上に静電潜像を形成する光書き込み装置において、
上記画素クロック生成装置が請求項１乃至７の何れかに記載のものであることを特徴とする光書き込み装置。
【請求項１０】
光書き込み装置により画像情報に基づいて像担持体上に静電潜像を形成する画像形成装置において、
上記光書き込み装置が請求項８又は９記載のものであることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相シフトデータに基づいて画素クロックの位相を補正する画素クロック生成装置、該画素クロック生成装置を有する光書き込み装置、該光書き込み装置を有する複写機、プリンタ、ファクシミリ等の画像形成装置に関する。
【背景技術】
【０００２】
この種の画像形成装置で用いられる光書き込み装置は、例えば図２２に示すような構成となっている。光源としての半導体レーザユニット６１から発光されたレーザは、ポリゴンミラー６２が回転することにより一方向に走査され、走査レンズ６３を介して被走査媒体としての感光体６４上に光スポットを形成し、静電潜像を形成する。
半導体レーザユニット６１では、画像処理ユニット６６により生成された画像データと、画素クロック生成装置としての画像クロック生成回路６８により生成され位相同期回路６９により位相が設定された画像クロックに従い、レーザ駆動回路６７により半導体レーザの発光時間がコントロールされ、これによって感光体６４上の静電潜像を制御することができる。図２２において、符号６５はフォトディテクタを示す。
【０００３】
特許文献１には、カラーレーザプリンタ等の各色の画像形成位置の書き出し位置を、位相シフト量を設定して１クロックの誤差以内で補正する手段が開示されている。
特許文献２には、画像形成装置において主走査方向の書き出し位置と書き終わり位置とを調整する技術が記載されている。
【０００４】
【特許文献１】特開２０００−２３８３１９号公報
【特許文献２】特開２０００−２８９２５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この種の光書き込み装置（光学系）において、ポリゴンスキャナ等の偏向器の反射面の回転軸からの距離のバラツキは、被走査面上を走査する光スポット（走査ビーム）の走査速度ムラを発生させる。この走査速度ムラは主走査方向のドット位置ずれを招き、画像の揺らぎとなって画像品質の劣化を来たす。
マルチビーム光学系の場合、各光源の発振波長に差があるときに走査レンズの色収差が補正されていない場合には露光ずれが発生し、これによって主走査方向のドット位置ずれが生じる。
光学系における走査速度ムラの発生は、光学系の固有の特性により走査線上で異なる。特許文献１や特許文献２に記載の技術では、主走査方向のドット位置ずれを高精度に補正することはできなかった。
また、走査速度ムラを補正する場合、全画像データについて補正を行った場合、補正データ容量が膨大となって回路規模等が大きくなり、制御系のコスト上昇を招くという問題もあった。
さらに、位相シフトデータに基づいて画素クロックの位相を画一的に補正した場合、副走査方向に位相シフト補正箇所が連続してしまい、縦筋画像を発生してしまうという問題があった。
【０００６】
そこで、本発明は、ポリゴンスキャナ等の偏向器により発生する走査速度ムラや、マルチビーム光学系における光源同士の発振波長差により生じる露光ずれなどによる主走査方向のドット位置ずれを制御コストの上昇を来たすことなく且つ縦筋画像を生じることなく高精度に補正することができ、高品質の画像を得ることができる画素クロック生成装置、光書き込み装置、画像形成装置の提供を、その目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１記載の発明では、高周波クロックを生成する高周波クロック生成手段と、上記高周波クロック生成手段で生成される上記高周波クロックの第一変化点を基準として、位相データに応じて周期が変化した第一クロックを生成する第一クロック生成手段と、上記高周波クロック生成手段で生成される上記高周波クロックの第二変化点を基準として、位相データに応じて周期が変化した第二クロックを生成する第二クロック生成手段と、上記位相データに基づく画素クロックの遷移タイミングで、上記第一クロックまたは上記第二クロックのいずれかを選択して画素クロックとして出力する選択手段とを有する画素クロック生成装置であって、上記選択手段から出力され複数の連続した画素クロックから構成される有効走査期間全体である第一データ領域と、上記第一データ領域を主走査方向に複数に分割してなり連続した画素クロックから構成される第二データ領域とを有し、上記各第二データ領域の画素クロック数を、補正対象の位置ずれが小さい領域では多くなるように位置ずれが大きい領域では少なくなるように位置ずれ特性に応じて異ならせ、上記各第二データ領域における特定の画素クロックのみに対して該画素クロックの位相を上記位相データに基づきシフトさせる補正を行い、且つ、上記各第二データ領域における補正を開始する画素クロックの位置を副走査方向に時系列の異なる上記第一データ領域毎に異ならせるデータオフセット手段を有している、という構成を採っている。
【０００８】
請求項２記載の発明では、請求項１記載の画素クロック生成装置において、上記各第二データ領域で略一定数の画素クロック毎に補正を行う補正タイミング信号を生成する位相シフトデータカウンタを有していることを特徴とする。
【０００９】
請求項３記載の発明では、請求項１記載の画素クロック生成装置において、上記補正を開始する画素クロックの位置を予め設定されたカウンタ値に基づいて異ならせるデータオフセットカウンタを有していることを特徴とする。
【００１０】
請求項４記載の発明では、請求項１記載の画素クロック生成装置において、上記補正を開始する画素クロックの位置を、上記第二データ領域内における各画素クロック毎にランダムに変える位相シフトデータタイミング補正手段を有していることを特徴とする。
【００１１】
請求項５記載の発明では、請求項４記載の画素クロック生成装置において、位相補正を行う最初の画素クロックを乱数信号に基づいて決定することを特徴とする。
【００１２】
請求項６記載の発明では、請求項１記載の画素クロック生成装置において、上記補正を開始する画素クロックの位置をランダムに異ならせるデータオフセットランダム化手段を有していることを特徴とする。
【００１３】
請求項７記載の発明では、請求項２記載の画素クロック生成装置において、上記第二データ領域内の画素クロックの数を素数とし、次の第二データ領域に進む場合には上記位相シフトデータカウンタは該第二データ領域の最初の画素クロックからカウンタ値をカウントすることを特徴とする。
【００１４】
請求項８記載の発明では、画素クロック生成装置を有し、画像情報に基づいて像担持体上に静電潜像を形成する光書き込み装置において、上記画素クロック生成装置が請求項１乃至７の何れかに記載のものであることを特徴とする。
【００１５】
請求項９記載の発明では、画素クロック生成装置を有し、画像情報に基づいて複数の走査ビームにより像担持体上に静電潜像を形成する光書き込み装置において、上記画素クロック生成装置が請求項１乃至７の何れかに記載のものであることを特徴とする。
【００１６】
請求項１０記載の発明では、光書き込み装置により画像情報に基づいて像担持体上に静電潜像を形成する画像形成装置において、上記光書き込み装置が請求項８又は９記載のものであることを特徴とする。
【発明の効果】
【００３７】
本発明によれば、主走査方向のドット位置ずれの小さい高品質な画像を得ることができるとともに、画素クロックの位相補正における縦筋画像の発生を抑制することができる。
【００３８】
本発明よれば、位相シフトクロックが偏在することがなく、高品質な画像を得ることができる。
【００４０】
本発明によれば、高精度な位相補正を行うことができる。
【００４２】
本発明によれば、副走査方向における位相シフトデータの周期性を低減でき、縦筋画像の発生を抑制できる。
【００６３】
本発明によれば、位相データへの対応機能を向上させることができる。
【発明を実施するための最良の形態】
【００６４】
以下、本発明の第１の実施形態を図１乃至図７に基づいて説明する。
まず、図１に基づいて本実施形態における画像形成装置としてのプリンタ２の概要構成を説明する。プリンタ２は、給紙装置４と、レジストローラ対６と、像担持体としての感光体ドラム８と、転写手段１０と、定着装置５０等を有している。
給紙装置４は、記録材としての用紙３６が積載状態で収容される給紙トレイ１４と、給紙トレイ１４に収容された用紙３６を最上のものから順に給送する給紙コロ１６及び分離部材１７等を有している。
給紙コロ１６によって送り出された用紙３６はレジストローラ対６で一旦停止され、斜めずれを修正された後、感光体ドラム８の回転に同期するタイミングで、すなわち、感光体ドラム8上に形成されたトナー像の先端と用紙３６の搬送方向先端部の所定位置とが一致するタイミングでレジストローラ対６により転写部位Ｎへ送られる。
【００６５】
感光体ドラム８の周りには、矢印で示す回転方向順に、帯電手段としての帯電ローラ１８と、光書き込み装置１５と、ミラー２０と、現像剤担持体としての現像スリーブ２７等を備えた非磁性一成分現像方式の現像装置２２と、転写手段１０と、クリーニングブレード２４ａを備えたクリーニング手段２４等が配置されている。
帯電ローラ１８と現像装置２２の間において、ミラー２０を介して感光体ドラム８上の露光部２６にレーザ光Ｌｂが照射され、走査されるようになっている。
【００６６】
プリンタ２における画像形成動作は従来と同様に行われる。すなわち、感光体ドラム８が回転を始めると、感光体ドラム８の表面が帯電ローラ１８により均一に帯電され、画像情報に基づいてレーザ光Ｌｂが露光部２６に照射、走査されて作成すべき画像に対応した静電潜像が形成される。この静電潜像は感光体ドラム８の回転により現像装置２２へ移動し、ここで現像スリーブ２７によりトナーが供給されて可視像化され、トナー像が形成される。
感光体ドラム８上に形成されたトナー像は、所定のタイミングで転写部位Ｎに進入してきた用紙３６上に転写手段１０による転写バイアス印加により転写される。
【００６７】
トナー像を担持した用紙３６は定着ローラ５２と加圧ローラ５４を有する定着装置５０へ向けて搬送され、定着装置５０で熱と圧力により定着された後、図示しない排紙トレイへ排出・スタックされる。転写部位Ｎで転写されずに感光体ドラム８上に残った残留トナーは、感光体ドラム８の回転に伴ってクリーニング手段２４に至り、このクリーニング手段２４を通過する間にクリーニングブレード２４ａにより掻き落とされて清掃される。
その後、感光体ドラム８上の残留電位が図示しない除電手段により除去され、次の作像工程に備えられる。
光書き込み装置１５は、図２２で示した構成と概観上は同様であるので図示を省略する。
【００６８】
図２２で示した光書き込み装置１５における画素クロック生成装置６８を、図２に基づいて説明する。
画素クロック生成装置６８は、連続した複数の画素クロックＰＣＬＫ（以下、単にＰＣＬＫ又はクロックともいう）により構成されるデータ領域中のＰＣＬＫ信号の数を決定するデータ領域設定値に基づいてデータ領域設定周期信号を生成するデータ領域設定周期信号生成回路７０と、複数のＰＣＬＫ信号をカウントしてデータ領域を決定するタイミング信号であるデータ領域設定信号を生成するデータ領域設定信号生成回路７１と、予め外部位相データから位相データ記憶装置にデータを保存しておき、上記データ領域設定信号のタイミングによりあるデータ領域での位相シフトデータを読み出す位相データ記憶回路７２と、上記データ領域設定信号、ＰＣＬＫのタイミングによりデータ領域内の上記データ領域設定値のＰＣＬＫをカウントする間に上記位相シフトデータに基づいた回数だけ位相を正又は負の方向に例えば１／８ＰＣＬＫだけシフトさせるタイミング信号である位相データを生成する位相シフト信号生成回路７３と、画素クロック生成回路７４を有している。
データ領域設定周期信号生成回路７０、データ領域設定信号生成回路７１、位相データ記憶回路７２、位相シフト信号生成回路７３により、後述するデータオフセット手段としてのデータオフセット回路が構成されている。
【００６９】
次に、図３に基づいて画素クロック生成回路７４を説明する。画素クロック生成回路７４において、高周波クロック生成手段としての高周波クロック生成回路１は、画素クロックＰＣＬＫの基準となる高周波クロックＶＣＬＫ（以下、単にＶＣＬＫともいう）を生成する。
第一係数手段としてのカウンタ１は、ＶＣＬＫのクロックの第一変化点としての立ち上がりで動作するカウンタである。第一比較手段としての比較回路１は、カウンタ１の値と予め設定された値及び比較生成回路９が出力する比較値１とを比較し、その結果に基づいて制御信号１を出力する。
第一クロック生成手段としてのクロック１生成回路４は、制御信号１に基づき第一クロックとしてのクロック１を生成する。第二係数手段としてのカウンタ２は、ＶＣＬＫのクロックの第二変化点としての立ち下がりで動作するカウンタである。第二比較手段としての比較回路２は、カウンタ２の値と予め設定された値及び比較生成回路９が出力する比較値２とを比較し、その結果に基づいて制御信号２を出力する。
第二クロック生成手段としてのクロック２生成回路７は、制御信号２に基づき第二クロックとしてのクロック２を生成する。選択手段としてのマルチプレクサ８は、セレクト信号に基づきクロック１、クロック２を選択肢ＰＣＬＫとして出力する。
比較生成回路９は、外部から入力された位相データとステータス信号生成回路１０が出力するステータス信号に基づき比較値１、比較値２を出力する。ステータス信号生成回路１０は位相データのｂｉｔ０が１のときにＰＣＬＫの立ち上がりのタイミングで信号をトグルさせてステータス信号として出力する。
セレクト信号生成回路１１は、位相データのｂｉｔ０が１のときにＰＣＬＫの立下りのタイミングで信号をトグルさせてセレクト信号として出力する。
【００７０】
画素クロック生成装置６８の動作を、図４及び表１に基づいて説明する。ここでは、ＶＣＬＫの４分周に相当する画素クロックＰＣＬＫを生成し、位相シフトとして＋１／８ＰＣＬＫ又は−１／８ＰＣＬＫシフトさせる場合について説明する。表１に位相シフト量と外部から与える位相データの対応関係を示す。
【００７１】
【表１】
0004633080.tif 000002
【００７２】
初めに、マルチプレクサ８でクロック１が選択された状態からスタートする。
ＰＣＬＫに同期して位相データ００を与える（１）。位相データｂｉｔ０が０なので、セレクト信号は０のままでクロック１を選択したままＰＣＬＫとして出力する（２）。
これによりＰＣＬＫは位相シフト量０のクロックとなる。次に位相データとして０１を与える（３）。この場合は、位相データｂｉｔ０が１なので、ＰＣＬＫの立下りでセレクト信号をトグルさせ、１としてクロック２を選択するようにしてＰＣＬＫとして出力させる（４）。このときのクロック２は図４に示すように１ＶＣＬＫ分周期が長くなったクロックとなっている。
これにより、＋１／８ＰＣＬＫだけ位相シフトしたＰＣＬＫが得られる。次に、再び位相データとして０１を与えると（５）、位相データｂｉｔ０が１なのでＰＣＬＫの立下りでセレクト信号をトグルさせ、０としてクロック１を選択するようにしてＰＣＬＫとして出力させる（６）。このときのクロック１は図４に示すように１ＶＣＬＫ分周期が長くなったクロックとなっている。これにより、＋１／８ＰＣＬＫだけ位相シフトしたＰＣＬＫが得られる。
【００７３】
次に、位相データとして１１を与える（７）。位相データｂｉｔ０が１なのでＰＣＬＫの立下りでセレクト信号をトグルさせ、１としてクロック２を選択するようにしてＰＣＬＫとして出力させる（８）。このときはクロック１は図４に示すように１ＶＣＬＫ分周期が短くなったクロックとなっている。これにより−１／８ＰＣＬＫだけ位相シフトしたＰＣＬＫが得られる。
以上のようにして、位相データに応じてクロック１、クロック２の周期を変えてやり、クロック１、クロック２を切り替えてＰＣＬＫとして出力させていくことにより、１／８ＰＣＬＫステップで位相シフトされた画素クロックＰＣＬＫを得ることができる。
【００７４】
次に、画素クロック生成装置６８による位相シフトの補正方法を図５に基づいて簡単に説明する。
上述のように、画素クロックＰＣＬＫに同期して位相データを与えることにより、画素クロックＰＣＬＫの位相を、＋１／８ＰＣＬＫ又は−１／８ＰＣＬＫシフトさせることが可能である。
また、光書き込み装置１５で説明したように、半導体レーザユニットでは画像処理ユニットより生成された画像データと位相同期回路により位相が設定された画素クロックに従い、半導体レーザの発光時間をコントロールすることにより被走査媒体上の静電潜像を制御するものである。
従って、画像データの基準クロックとなる画素クロックの位相をシフトすることにより、ポリゴンスキャナ等の偏向器により発生する走査速度ムラや、マルチビーム光学系における光源同士の発振波長差により生じる露光ずれなどによる主走査方向のドット位置ずれを、位相シフト（例えば１／８ＰＣＬＫ）の精度で補正することが可能となる。
【００７５】
図５における理想状態は、上記のような走査速度ムラや露光ずれが全く発生しない場合のドット位置を示しており、１２００ｄｐｉ（ドット径約２１．２μｍ）のとき連続した６ドットを走査した結果である。
「補正前」は、最初の１ドット目のドット位置精度は一致しているが、上記走査速度ムラや露光ずれによるドット位置ずれが生じた状態であり、６ドット目には理想状態に対して１２００ｄｐｉの１／２ドット相当である１０．６μｍのドット位置ずれが生じている。
本状態において、１ドットの書き込みに要する時間は１画素クロック相当＝１ＰＣＬＫであるので、位相シフトの分解能が１／８ＰＣＬＫの場合は、ドット位置を１／８ドット精度で補正できるのと同義である。
「補正後」は、位相シフト（補正）された状態を示している。位相シフトの分解能が１／８ドット、すなわち１／８ＰＣＬＫのとき、理想状態から１／２ドットの位置ずれを生じた補正前の状態から−１／８ＰＣＬＫの位相シフト（補正）をデータ領域内で４回行うことにより、理論上は６ドット目のドット位置を−１／８ＰＣＬＫ×４＝−１／２ＰＣＬＫシフトすることができ、理想状態に対して１／８ＰＣＬＫの精度でドット位置を補正することができる。
【００７６】
次に、図６に基づいて画素クロックの位相を補正する実施例を説明する。
複数の画素クロックから構成されるデータ領域単位で位相データを与える構成において、メモリに予め位相データを保存して順次出力し、各位相データの補正開始タイミングを上述したデータオフセット回路により異ならせるものである。
初期状態の画素クロックについて、連続した３０クロック（３０ＰＣＬＫ）をデータ領域とする。画素クロック１、２、３、４は、画素クロックラインを示しており、繰り返しクロック発振時においてそれぞれ異なる時系列のデータ領域を形成する。画素クロックライン１に対して画素クロックライン２は補正対象画素クロックの位置が右に１クロックずれており、画素クロックライン３では左に１クロックずれ、画素クロックライン４では右に３クロックずれている。この補正開始タイミングのずれは、データオフセット回路によって位相シフトデータのオフセット値（ＰＣＬＫ単位のずらし量）を変更することによってなされる。
図６は、データ領域に対して１クロックの３／８周期分周期を短くする実施例であり、位相シフトデータを−３とすると、データ領域内で３つのクロックが通常のクロック１周期＝ＰＣＬＫに対して、−１／８ＰＣＬＫ分周期が短くなり、７／８ＰＣＬＫのクロックとなる。図６に示すように、データ領域３０ＰＣＬＫに対して３クロックが７／８ＰＣＬＫとなり、トータルでデータ領域内で−３／８ＰＣＬＫとなる。
図７は、データ領域に対して３／８周期分周期を長くする実施例を示している。
基本構成は周期を短くする上記実施例と同様であるので説明は省略する。但し、補正タイミングのずらし方は異なっている。
【００７７】
図６、７の実施例において、１つのデータ領域におけるシフト回数（補正回数）は全て同じであるので、時系列の異なる各データ領域における位相シフト値は図６の場合には３／８ＰＣＬＫ、図７の場合には−３／８ＰＣＬＫと変わらない。
上記各実施例では、データオフセット回路により時系列の異なる各データ領域における補正開始タイミングを異ならせているので、隣り合うライン同士で副走査方向に補正箇所が連続することがなく、縦筋画像の発生が防止される。
補正開始タイミングを異ならせないとした場合、すなわち、図６又は７における画素クロックライン１の補正をそのまま繰り返した場合、図１１の（ａ）に示すように、補正対象の画素クロックの周期が１／８短く又は１／８長くなるだけで、副走査方向に補正箇所が連続してしまい、画像としては縦筋画像を生じる。
【００７８】
次に、図８に基づいて第２の実施形態を説明する。なお、装置の概要構成は第１の実施形態と同様であるので説明は省略し、要部のみ説明する（以下の実施形態において同じ）。
本実施形態では、各データ領域で略一定数の画素クロック毎に補正を行うことを特徴としており、略一定数の画素クロック毎に補正を行う補正タイミング信号を生成する位相シフトデータカウンタ（不図示）を有していることを特徴とする。
図８は、３０ＰＣＬＫのデータ領域において、位相シフト間隔＝１０ＰＣＬＫで３回の補正を行う例を示している。また、表１より２ビットの位相データが１となるタイミングのＰＣＬＫ信号の位相を−１／８ＰＣＬＫ又は１／８ＰＣＬＫに補正するものである。これを基本として上記データオフセット回路により各データ領域で補正開始タイミングをずらすものである。
【００７９】
補正は位相シフトデータカウンタによるカウント値（設定値）に基づいて略均一間隔で行われる。これによって、位相補正された画素クロックが偏在することによる縦筋画像の発生を防止できる。図８において、画素クロックライン（ａ）と画素クロックライン（ｂ）は隣り合うデータ領域を示すものではなく、３／８ＰＣＬＫ、−３／８ＰＣＬＫの補正量の違いを示している。図８の位相シフトデータは、図３の位相データを示している。
位相シフトデータの生成方法としては、外部信号からシリアルデータとして直接入力する方法や、カウンタを設けて一定間隔で位相シフトを行う方法がある。前者はデータ領域の所望の位置に位相シフトを発生させることが可能であり、位相シフトのパターンが画像に影響を及ぼさないように設定変更することが容易である。
後者の場合はカウンタの初期値をずらすことで、連続したラインを書き込む場合に位相シフトした部分が縦筋画像となって現れることを防止することができる。
本実施形態におけるＰＣＬＫ信号は、位相同期信号のタイミングによりクロックが出力された各信号生成回路に入力しているが、実際の画像領域は位相同期信号のタイミングからある一定数のＰＣＬＫ発振後になるため、各入力部には一定数のＰＣＬＫをカウントした後に初めてＰＣＬＫ信号を入力させるカウンタが設けられている。
【００８０】
データ領域を複数のブロックに分割し、各ブロック毎に補正を行うようにすることもできる。この場合、各ブロックの画素クロック数を、補正対象の位置ずれ特性（例えばｆ／θレンズの製品特性）に応じて変化させるようにすれば、高精度の補正を実施することができ、高品位な画質を得ることができる。その理由を図９及び図１０に基づいて説明する。
図９及び図１０は、主走査ドット位置ずれと像高比との関係を示すグラフである。書き込み開始タイミングを設定する位相同期信号の立下りからある一定期間後に画素クロックを生成する機能を有する画素クロック生成装置において、実画像領域となる有効走査期間内において画素クロック信号に基づき半導体レーザを変調させ、半導体レーザの出射光が光学系を経て感光体上に静電潜像を形成するとき、感光体上での画素クロックは偏向器や光学系による主走査方向のドット位置ずれが生じる。
このとき、主走査方向を示す有効走査期間は光学系により長さが異なるが、図９及び図１０では像高中央を０とした場合、像高の最大値、最小値をそれぞれ像高比１、−１と定義している。
【００８１】
図９（Ａ）〜（Ｄ）、図１０（Ａ）〜（Ｄ）は、縦軸に主走査位置ずれ量を、横軸に像高比を示している。図９（Ａ）、図１０（Ａ）に示す光学系特性は、像高の高い場所で変化量が大きく、像高が０近傍では変化量が小さい特性がある。
画素クロックの位相を各クロック毎にクロックの数分の１ドット刻みでシフト可能な位相シフト機能を有する画素クロック生成回路により、感光体ドラム１ク画素の主走査位置を±数分の１ドット単位でシフトできるため、原理的には±１／８ドットシフトの場合には、リニアリティの補正量は０％から１２．５％まで調整可能となる。
１２００ｄｐｉ書き込みの場合、有効書き込み幅内の主走査位置ずれは、２．６μｍ（２１，２μｍ／８）にまで低減できる。
位相シフトを行う位相シフトデータを与えるために、連続した複数の画素クロックをデータ領域として、有効走査期間内のデータを複数の領域（ブロック）に分割し、各領域毎に位相シフトデータを設定することにより、各画素毎に位相シフトデータを与えて主走査位置ずれを補正する場合に比べ、データ量を減らすことができる。
【００８２】
図９（Ｂ）、図１０（Ｂ）は、有効走査期間を１５のブロックに分割した場合の本発明実施による位相シフト後の主走査ドット位置ずれ量を示している。図９、図１０のグラフでは、各データ領域の中央の像高における主走査ドット位置ずれ量が０になるように、各データ領域に位相データを与えた例を示している。
図９、図１０において、位相シフト後の主走査ドット位置ずれの振幅幅を主走査位置ずれ量Ｘ、データ領域間のずれ量をデータ領域間ずれ量Ｙとしたとき、Ｘは走査ライン上での位相補正後のドット位置ずれの絶対値を示しており、値が小さいほど良好な補正がかけられたといえる。
Ｙはデータ領域間のドット位置ずれ量を示しており、この値が大きい場合データ領域間でのドット位置が疎又は密のいずれかの状態となるため、できうる限りＹは小さい値をとる方が良好な補正であるといえる。
図９（Ｃ）、図１０（Ｃ）に示すように、ＰＣＬＫ数を一定数とした場合と比較して、データ領域内のＰＣＬＫ数を像高により、すなわち補正対象の位置ずれ特性に応じて変更するようにすれば、主走査ドット位置ずれ量を小さくすることができる。
【００８３】
次に、図１１（ｂ）に基づいて第３の実施形態を説明する。図１１（ａ）は既に述べたように補正開始タイミングを変えない場合を示している。
本実施形態では、補正開始タイミングを予め設定されたカウンタ値に基づいて異ならせるデータオフセットカウンタ（不図示）を有していることを特徴とする。換言すれば、データ領域内にて位相シフトを行う時間間隔、タイミングを決める位相シフト間隔をカウンタ出力により決定することを特徴とするものである。
データオフセットカウンタは、各データ領域における位相シフトデータを、走査ライン毎に位相シフト設定開始タイミングをカウンタ値に基づいて異ならせる機能を有している。
図はライン毎にカウント設定値１を増やすことにより、走査ライン毎に位相シフト設定開始タイミングを１クロック毎にずらした例を示している。これにより、データ領域内の位相シフトクロックが副走査方向に同じクロックタイミングで発生することにより現れる縦筋画像を防止することができる。
【００８４】
次に、図１２（ｂ）に基づいて第４の実施形態を説明する。図１２（ａ）は補正開始タイミングを変えない場合を示している。
本実施形態では、上記データオフセットカウンタのカウンタ値をデータ領域の数毎に、すなわち幾つかの走査ライン毎にリセットする機能を有していることを特徴とする。設定された走査ライン数の補正が終わると、図示しないリセット信号出力手段によりリセット信号が出力され、データオフセットカウンタのカウンタ値がリセットされる。
図１２（ｂ）は、ライン１〜３までカウントした後リセットを行い、新たにライン４〜８をカウントした後リセットする例を示している。すなわち、リセットするデータ領域の間隔数を不均一としている。
所定ライン数（例えば３ライン）毎にリセットするようにしても、副走査方向に位相補正されたクロックが密に連続する訳ではないので、補正開始タイミングを全く変えない場合に比べて縦筋画像を抑制することができる。
データ領域の間隔数を不均一とした場合、補正周期による影響を低減できる利点を有する。
【００８５】
次に、図１３（ｂ）に基づいて第５の実施形態を説明する。図１３（ａ）は補正開始タイミングを変えない場合を示している。
本実施形態では、上記データオフセットカウンタが予め設定されたカウント設定値までカウントしたときにカウント値を自動的にリセットする機能を有していることを特徴とする。
図１３（ｂ）は、データオフセットカウンタのカウンタ値（クロック単位のずらし量）が１、カウント設定値（ライン数）が３の場合の例を示している。従って、ライン番数３、６、９でリセットが自動的にかかり、同じ補正パターンが繰り返される。
【００８６】
次に、図１４（ｂ）に基づいて第６の実施形態を説明する。図１４（ａ）は補正開始タイミングを変えない場合を示している。
本実施形態では、補正開始タイミングを、データ領域内における位相補正対象である各画素クロック毎にランダムに変える位相シフトデータタイミング補正手段としての位相シフトデータタイミング補正回路（不図示）を有していることを特徴とする。
図１４（ａ）に示す位相シフトデータに対して、位相シフトを行うクロックをランダムに変更するものである。副走査方向において一致するクロックもあるが、位相シフトデータの周期性を低減することができ、縦筋画像の影響を抑制することができる。
【００８７】
図１４（ｂ）で示した実施形態において、位相補正を行う最初の画素クロックを乱数信号に基づいて決定するようにしてもよい。換言すれば、位相シフトを行う最初の画素クロックを決める位相シフト初期値を、図示しない乱数発生回路の出力信号に基づいて生成する。
乱数の値に基づいてデータ領域内における位相シフトデータの各クロックの入力タイミングを変更することにより、副走査方向における位相シフトデータの周期性を低減することができる。
【００８８】
次に、図１５（ｂ）に基づいて第７の実施形態を説明する。図１５（ａ）は補正開始タイミングを変えない場合を示している。
本実施形態では、補正開始タイミングをランダムに異ならせるデータオフセットランダム化手段としてのデータオフセットランダム回路（不図示）を有していることを特徴とする。
図１５（ｂ）は、データ領域内にて位相シフト回数＝３、位相シフト間隔＝１０ＰＣＬＫのときに、位相シフト初期値を乱数発生回路の出力信号をもとに制御した例を示しており、ライン１〜６では、−１、＋１、０、−１、０、＋１の補正値を乱数発生回路により出力し、位相シフトの補正開始タイミングをずらしている。
乱数の値により初期値を基準とした位相シフト初期値をとることにより副走査方向における位相シフトデータの周期性を低減することができる。補正パターンは固定されているが、位相シフトデータの周期性を低減できる。
【００８９】
次に、図１６（ｂ）に基づいて第８の実施形態を説明する。図１６（ａ）は補正開始タイミングを変えない場合を示している。
本実施形態では、データ領域内の画素クロックの数を素数とし、次のデータ領域に進む場合には、位相シフトデータカウンタは該データ領域の最初の画素クロックからカウンタ値をカウントすることを特徴とする。
換言すれば、データ領域内の位相シフトデータの補正タイミングを略一定数クロック毎に補正を行う機能を有する位相シフトデータカウンタを有し、データ領域内の画素クロック数を素数とするものである。
図１６（ｂ）は、データ領域を３１ＰＣＬＫと素数の値に設定した場合に、位相シフト回数＝３、位相シフト間隔＝１０ＰＣＬＫ、位相シフトデータカウンタ値＝２の条件における例を示している。
【００９０】
カウンタ値が増えていき、データ領域数より大きくなる場合にはデータ領域の最初のクロックからカウントするようにしている。このようにすれば、データ領域内のクロック数が素数であるため、カウント時に位相シフトを行うデータすなわちクロックの位置が一致しないように制御される。
【００９１】
図１７に示すように、図２で示した画素クロック生成装置６８の構成において、データ領域設定周期信号生成回路７０の代わりに、データ領域設定値記憶回路７５を設ける構成としてもよい。符号６８Ａは、本実施形態における画素クロック生成装置を示す。
データ領域設定値記憶回路７５は、外部から設定するデータ領域設定値とＰＣＬＫ信号のタイミングでデータ領域設定値を呼び出す機能を有している。予め主走査ドット位置ずれ特性をデータを取得し、そのデータに基づいて各像高におけるデータ領域のＰＣＬＫ数をデータ領域設定値記憶回路７５に記憶させておくことにより、同じ数のデータ領域（１５）で構成する場合、図９、図１０の（Ｃ）に示すようにＰＣＬＫ数を一定数とした場合と比較して図９、図１０の（Ｄ）に示すように、データ領域内のデータ数を像高により変更する構成により、主走査ドット位置ずれ量を小さくすることが可能となる。
また、一定数の場合に比べて少ないデータ領域数で同等の主走査ドット位置ずれ量に補正することが可能となり、位相シフトデータに用いるデータ数やデータの保存に必要なメモリの削減が可能となる。
【００９２】
図１８に示すように、図３で示した画素クロック生成回路７４において、位相データ入力部に複数の位相データを記憶するための位相データ記憶回路１２を付加する構成としてもよい。
位相データ記憶回路１２には外部からのデータ設定を行い、画素クロックPCLKに同期して順次位相データを出力していく構成により、例えば走査レンズの特性により生じる走査ムラを補正するための位相データのような毎ライン同じ位相データが必要となるデータの場合において、予め位相データ記憶回路１２に位相データを記憶しておき、ラインを走査するたびに位相データ記憶回路１２の最初の位相データから出力するようにすれば、外部からライン毎に同じデータを出力する必要がない。
また、外部から与えられる外部位相データと位相データ記憶回路１２から出力される内部記憶データを合成して合成位相データを出力することにより、走査レンズ特性などの静特性による位相データに加えて、ポリゴンミラーの回転ムラや光学系の温度特性、経時変化などの動特性による位相データの補正にも対応できる。
【００９３】
上記各実施形態では光源が１つの光書き込み装置１５における画素クロック生成装置について説明したが、複数の光源を有するマルチビーム方式の光書き込み装置においても同様に実施することができる。
図１９及び図２０に基づいてマルチビーム方式の光書き込み装置の構成を説明する。本実施形態における光書き込み装置は、図１９に示すように、２つの半導体レーザ４０３、４０４を有しており、これらはコリメートレンズ４０８、４０９の光軸に対称に副走査方向に配置されている。半導体レーザ４０３、４０４はコリメートレンズ４０８、４０９との光軸を一致させ、主走査方向に対称に射出角度を持たせ、ポリゴンミラー３０７の反射点で射出軸が交差するようにレイアウトされている。
各半導体レーザ４０３、４０４より射出された複数のビームはシリンダレンズ３０８を介してポリゴンミラー３０７で一括して走査され、ｆθレンズ３１０、トロイダルレンズ３１１、反射ミラー３１２により感光体３１２上に結像される。
バッファメモリには各光源毎に１ライン分の印字データが蓄えられ、ポリゴンミラー３０７の１面毎に読み出されて２ラインずつ同時に記録が行われる。
【００９４】
図２０に光源ユニットの構成を示す。半導体レーザ４０３、４０４は各々主走査方向に所定角度、本実施形態では約１．５°微小に傾斜したベース部材４０５の裏側に形成した図示しない嵌合穴に個別に円筒状ヒートシンク部４０３−１、４０４０−１を嵌合し、押え部材部材４０６、４０７の突起４０６−１、４０７−１をヒートシンク部の切り欠き部に合わせて光源の配列方向を合わせ、背面側からネジ４１２で固定されている。
コリメートレンズ４０８、４０９は各々その外周をベース部材４０５の半円状の取付ガイド面４０５−４、４０５−５に沿わせて光軸方向の調整を行い、発光点から射出した発散ビームが平行光束となるよう位置決めされ、接着される。
なお、本実施形態では上記したように各々の半導体レーザからの光線が主走査面内で交差するように設定するため、光線に沿って嵌合穴及び半円状の取付ガイド面４０５−４、４０５−５を傾けて形成している。
ベース部材４０５はホルダ部材４１０に円筒状係合部４０５−３を係合し、ネジ４１３を貫通穴４１０−２を介してネジ穴４０５−６、４０５−７に螺合固定され、光源ユニットを構成する。
【００９５】
上記した光源ユニットは、光学ハウジングの取付壁４１１に設けた基準穴４１１−１にホルダ部材４１０の円筒部４１０−１を嵌合し、表側よりスプリング６１１を挿入してストッパ部材６１２を円筒状突起４１０−３に係合することでホルダ部材４１０は取付壁４１１裏側に密着して保持される。このとき、スプリング６１１の一端を突起４１１−２に引っ掛けることで円筒部４１０−１の中心を回転軸とした回転力を発生し、回転力を係止するように設けた調節ネジ６１３により、光軸の周りθにユニット全体を回転し、ピッチを調節する。
アパーチャ４１５は各半導体レーザ毎にスリットが設けられ、光学ハウジングに取り付けられて光ビームの射出径を規定する。
【００９６】
上記実施形態では光書き込み装置が２つの光源を有する構成としたが、図２１に示すように、４個の光源を一体に有する半導体レーザアレイ８０１からの光ビームを合成手段８０２を用いて合成する構成としてもよい。
図１９乃至図２１で示した実施形態において、複数光源におけるデータ領域毎の位相シフト値を、隣り合う光源同士のデータ領域の相対的位置及びデータ領域内の位相シフトを行うクロックとが副走査方向に一致しないように、位相シフトデータの補正開始タイミングを設定することにより、複数光源間の位相シフトデータによる画像の偏り、すなわち位相シフトによる縦筋画像の発生を防止することが可能となる。また、位相シフトによる主走査方向の高画質化だけでなく、副走査方向においても高品質な画像を得ることが可能となる。
【図面の簡単な説明】
【００９７】
【図１】本発明の第１の実施形態における画像形成装置としてのプリンタの概要正面図である。
【図２】データオフセット回路のブロック図である。
【図３】画素クロック生成回路のブロック図である。
【図４】高周波クロックと画素クロック間のタイミングチャートである。
【図５】画素クロックの位相補正を示す模式図である。
【図６】第１の実施形態における画素クロックの位相補正を示すタイミングチャートである。
【図７】第１の実施形態における画素クロックの位相補正を示すタイミングチャートである。
【図８】第２の実施形態における画素クロックの位相補正を示すタイミングチャートである。
【図９】主走査ドット位置ずれと位相補正の関係を示すタイミングチャートである。
【図１０】主走査ドット位置ずれと位相補正の関係を示すタイミングチャートである。
【図１１】第３の実施形態における画素クロックの位相補正を示すタイミングチャートである。
【図１２】第４の実施形態における画素クロックの位相補正を示すタイミングチャートである。
【図１３】第５の実施形態における画素クロックの位相補正を示すタイミングチャートである。
【図１４】第６の実施形態における画素クロックの位相補正を示すタイミングチャートである。
【図１５】第７の実施形態における画素クロックの位相補正を示すタイミングチャートである。
【図１６】第８の実施形態における画素クロックの位相補正を示すタイミングチャートである。
【図１７】データオフセット回路の他の実施形態におけるブロック図である。
【図１８】画素クロック生成回路の他の実施形態におけるブロック図である。
【図１９】マルチビーム方式の光書き込み装置の概要斜視図である。
【図２０】光源ユニットの分解斜視図である。
【図２１】他の実施形態における光源の斜視図である。
【図２２】従来における光書き込み装置の概要図である。
【符号の説明】
【００９８】
１５  光書き込み装置
６８  画素クロック生成装置
７４  画素クロック生成回路
ＰＣＬＫ  画素クロック
ＶＣＬＫ  高周波クロック
【図１】
0004633080.tif 000003
【図２】
0004633080.tif 000004
【図３】
0004633080.tif 000005
【図４】
0004633080.tif 000006
【図５】
0004633080.tif 000007
【図６】
0004633080.tif 000008
【図７】
0004633080.tif 000009
【図８】
0004633080.tif 000010
【図９】
0004633080.tif 000011
【図１０】
0004633080.tif 000012
【図１１】
0004633080.tif 000013
【図１２】
0004633080.tif 000014
【図１３】
0004633080.tif 000015
【図１４】
0004633080.tif 000016
【図１５】
0004633080.tif 000017
【図１６】
0004633080.tif 000018
【図１７】
0004633080.tif 000019
【図１８】
0004633080.tif 000020
【図１９】
0004633080.tif 000021
【図２０】
0004633080.tif 000022
【図２１】
0004633080.tif 000023
【図２２】
0004633080.tif 000024