(57)【特許請求の範囲】
【請求項１】
複数のプロセッサを１又は複数の接続機構により相互に接続したデータ処理システムの試験方法に於いて、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
前記接続特性判定ステップにより前記接続機構の接続特性に相違がないと判定された場合に、全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで負荷プログラムを実行すると同時に残りの複数のプロセッサで試験プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長くなる前記試験プログラムと前記負荷プログラムとの組合せとなる負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、少なくとも１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサのうち、前記負荷プログラムを実行させるプロセッサ台数を変化させて前記試験プログラムの実行時間を測定し、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を用いて前記負荷試験組合せプログラムのプロセッサへの割付条件をチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムのプロセッサへの割付条件に従って複数のプロセッサに試験プログラムと負荷プログラムを割り付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。
【請求項２】
請求項１記載の試験方法に於いて、
前記負荷試験組合せステップは、複数種類の試験プログラムと複数種類の負荷プログラムとを各々組み合わせて負荷状態の実行時間を測定し、負荷状態の実行時間が長い測定結果に係る試験プログラムと負荷プログラムとの組合せを優先的に選択して決定することを特徴とする試験方法。
【請求項３】
複数のプロセッサを１又は複数の接続機構により相互に接続したデータ処理システムの試験方法に於いて、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
前記接続特性判定ステップによる判定で前記接続特性機構の接続特性の相違が不明であると判定された場合に、全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで負荷プログラムを実行すると同時に残りの複数のプロセッサで試験プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、前記試験プログラムを実行するプロセッサにおける無負荷状態の実行時間に対し負荷状態の実行時間が長くなる、前記試験プログラムと前記負荷プログラムとの組合せとなる負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せ決定ステップにおいて測定した各プロセッサにおける負荷状態の実行時間に基づいて、実行時間が各々異なる特性の範囲に含まれるプロセッサ毎にまとめて複数のプロセッサ群に分類する接続分類ステップと、
前記負荷試験組合せプログラムについて、前記プロセッサ群毎に、少なくとも１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサのうち、前記負荷プログラムを実行させるプロセッサ台数を変化させて前記試験プログラムの実行時間を測定し、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記プロセッサ群毎の最小プロセッサ台数を用いて前記負荷試験組合せプログラムのプロセッサへの割付条件をチューニングするチューニングステップと、
前記プロセッサ群毎にチューニングされた前記負荷試験組合せプログラムのプロセッサへの割付条件に従って複数のプロセッサに試験プログラムと負荷プログラムを割り付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。
【請求項４】
複数のプロセッサを１又は複数の接続機構により相互に接続したデータ処理システムを管理するコンピュータに、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
前記接続特性判定ステップにより前記接続機構の接続特性に相違がないと判定された場合に、全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで負荷プログラムを実行すると同時に残りの複数のプロセッサで試験プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長くなる、前記試験プログラムと前記負荷プログラムとの組合せとなる第１の負荷試験組合せプログラムを決定する第１の負荷試験組合せ決定ステップと、
前記第１の負荷試験組合せプログラムについて、少なくとも１台のプロセッサに前記試験プログラムを実行させ、残りのプログラムのうち、前記負荷プログラムを実行させるプロセッサ台数を変化させて前記試験プログラムの実行時間を測定し、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を用いて前記第１の負荷試験組合せプログラムのプロセッサへの割付条件をチューニングする第１のチューニングステップと、
チューニングされた前記第１の負荷試験組合せプログラムのプロセッサへの割付条件に従って複数のプロセッサに試験プログラムと負荷プログラムを割り付けて長時間の負荷試験を実行させる第１の負荷試験割付ステップと、
を実行させることを特徴とする試験プログラム。
【請求項５】
請求項４記載の試験プログラムに於いて、
前記接続特性判定ステップにより前記接続機構の接続特性に相違があると判定された場合に、全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで負荷プログラムを実行すると同時に残りの複数のプロセッサで試験プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、前記試験プログラムを実行するプロセッサにおける無負荷状態の実行時間に対し負荷状態の実行時間が長くなる、前記試験プログラムと前記負荷プログラムとの組合せとなる第２の負荷試験組合せプログラムを決定する第２の負荷試験組合せ決定ステップと、
前記第２の負荷試験組合せ決定ステップにおいて測定した各プロセッサにおける負荷状態の実行時間に基づいて、実行時間が各々異なる特性の範囲に含まれるプロセッサ毎にまとめて複数のプロセッサ群に分類する接続特性分類ステップと、
前記第２の負荷試験組合せプログラムについて、前記プロセッサ群毎に、少なくとも１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサのうち、前記負荷プログラムを実行させるプロセッサ台数を変化させて前記試験プログラムの実行時間を測定し、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記プロセッサ群毎の最小プロセッサ台数を用いて前記第２の負荷試験組合せプログラムのプロセッサへの割付条件をチューニングする第２のチューニングステップと、
前記プロセッサ群毎にチューニングされた前記第２の負荷試験組合せプログラムのプロセッサへの割付条件に従って複数のプロセッサに試験プログラムと負荷プログラムを割り付けて長時間の負荷試験を実行させる第２の負荷試験割付ステップと、
を前記データ処理システムを管理するコンピュータに実行させることを特徴とする試験プログラム。
【請求項６】
複数のプロセッサを１又は複数の接続機構により相互に接続したデータ処理システムの試験装置に於いて、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定部と、
前記接続特性判定部により前記接続機構の接続特性に相違がないと判定された場合に、全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで負荷プログラムを実行すると同時に残りの複数のプロセッサで試験プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長くなる、前記試験プログラムと前記負荷プログラムとの組合せとなる第１の負荷試験組合せプログラムを決定する第１の負荷試験組合せ決定部と、
前記第１の負荷試験組合せプログラムについて、少なくとも１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサのうち、前記負荷プログラムを実行させるプロセッサ台数を変化させて前記試験プログラムの実行時間を測定し、
負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を用いて前記第１の負荷試験組合せプログラムのプロセッサへの割付条件をチューニングする第１のチューニング部と、
チューニングされた前記第１の負荷試験組合せプログラムのプロセッサへの割付条件に従って複数のプロセッサに試験プログラムと負荷プログラムを割り付けて長時間の負荷試験を実行させる第１の負荷試験割付部と、
を備えることを特徴とする試験装置。
【請求項７】
請求項６記載の試験装置であって、
前記接続特性判定部により前記接続機構の接続特性に相違があると判定された場合に、全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサデ負荷プログラムを実行すると同時に残りの複数のプロセッサで試験プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、前記試験プログラムを実行するプロセッサにおける無負荷状態の実行時間に対し負荷状態の実行時間が長くなる、前記試験プログラムと前記負荷プログラムとの組合せとなる第２の負荷試験組合せプログラムを決定する第２の負荷試験組合せ決定部と、
前記第２の負荷試験組合せ決定部において測定した各プロセッサにおける負荷状態の実行時間に基づいて、実行時間が各々異なる特定の範囲に含まれるプロセッサ毎にまとめて複数のプロセッサ群に分類する接続特性分類部と、
前記第２の負荷試験組合せプログラムについて、前記プロセッサ群毎に、少なくとも１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサのうち前記負荷プログラムを実行させるプロセッサ台数を変化させて前記試験プログラムの実行時間を測定し、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記プロセッサ群毎の前記最小プロセッサ台数を用いて前記第２の負荷試験組合せプログラムのプロセッサへの割付条件をチューニングする第２のチューニング部と、
前記プロセッサ群毎にチューニングされた前記第２の負荷試験組合せプログラムのプロセッサへの割付条件に従って複数のプロセッサに試験プログラムと負荷プログラムを割り付けて長時間の負荷試験を実行させる第２の負荷試験割付部と、
を備えることを特徴とする試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のプロセッサでメモリ等の共用装置に対し論理的に対等にアクセスする対称マルチプロセッサとして構成されたデータ処理システムの試験方法、試験プログラム及び試験装置に関し、特に、接続機構の動作を検証するために負荷効果の高い試験プログラムと負荷プログラムの組合せを決定して長時間負荷試験を行うデータ処理システムの試験方法、試験プログラム及び試験装置に関する。
【背景技術】
【０００２】
従来、対称マルチプロセッサとして知られたデータ処理システムにあっては、キャッシュ装置を搭載した複数のプロセッサを１又は複数の接続機構により相互に接続し、共用装置として配置したメモリ装置及びプロセッサに設けたキャッシュ装置間で論理的に対称に接続機構を介してアクセス可能としている。
【０００３】
このようなデータ処理システムにあっては、あるプロセッサがメモリ装置に対するデータの参照動作、データ書込み動作、及び他のプロセッサのキャシュ装置上に存在するデータを参照する動作等は、同時に複数発生し得る。この場合、接続機構に備わっている同時処理能力以上に、各プロセッサからの動作要求が発生すると、動作要求を一時的に実行待ち状態にして順次処理する。
【０００４】
このようなデータ処理システムについては、システム構築時などに必要に応じて接続機構の動作を検証するために長時間の負荷試験が行われる。この接続機構を対象とした動作検証のための負荷試験は、プロセッサが参照するデータの妥当性を確認する試験プログラムと、試験プログラムの実行に伴なう接続機構に同時処理能力以上の動作要求を出して負荷状態を作り出す負荷プログラムを組み合わせて実行する。
【０００５】
このためプロセッサの論理仕様書に従ってデータ参照や書き込み動作を検証する試験プログラムを設計すると共に、接続機構のハード実装仕様書に従って負荷プログラムを設計し、この設計時に試験プログラムと負荷効果のありそうな試験プログラムの組合わせを勘と経験によって決めて負荷試験を実行している。
【特許文献１】特開２００５−１３５１３０号公報
【特許文献２】特開２００４−３０２８４７号公報
【特許文献３】特開平８−０１６５３１号公報
【特許文献４】特許第２７９２３９９号公報
【特許文献５】特開平７−２６２０３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような従来のデータ処理システムの試験方法にあっては、試験プログラムと負荷プログラムを、設計時に勘と経験によって組み合わせを決めていたため、決定した組み合わせが接続機構の動作検証のために最良の組み合わせであることが保証されておらず、接続機構の動作検証につき十分な信頼性が得られない恐れがあった。
【０００７】
本発明は、負荷効果の高い試験プログラムと負荷プログラムを最良な組み合わせを自動的に決定して高負荷による長時間負荷試験を行って短時間で信頼性の高い接続機構の動作検証を可能とするデータ処理システムの試験方法,試験プログラム及び試験装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
（方法）
本発明はデータ処理装置の試験方法を提供する。本発明は、複数のプロセッサを１又は複数の接続機構により相互に接続したデータ処理システムの試験方法に於いて、
接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
接続機構の接続特性に相違がない場合、全プロセッサを対象に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第１負荷試験実行ステップと、
接続機構の接続特性に相違がある場合、接続特性の相違に応じて分類された複数のプロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第２負荷試験実行ステップと、
を備えたことを特徴とする。
【０００９】
ここで、接続機構の接続特性に相違がない場合の第１負荷試験実行ステップは、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、負荷プログラムに負荷効果があると判断して、試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
負荷試験組合せプログラムについて、１台のプロセッサに試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、最小プロセッサ台数を判定結果を負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とする。
【００１０】
負荷試験割付ステップは、
チューニングされた負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切る場合、又は全プロセッサを使い切らずに且つ試験プログラムが１つしかない場合、試験プログラムを１台のプロセッサに割付けると共に残りの全プロセッサに負荷プログラムを割付けて長時間の負荷試験を実行する第１負荷試験割付ステップと、
チューニングされた負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切らず且つ同一構成の負荷試験組合せプログラムに属する試験プログラムが複数存在する場合、複数の試験プログラムを複数のプロセッサに割付けると共に残りの全プロセッサに負荷プログラムを割付けて長時間の負荷試験を実行する第２負荷試験割付ステップと、
を備える。
【００１１】
また接続機構の接続特性に相違がある場合の第２負荷試験実行ステップは、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、負荷プログラムに負荷効果があると判断して、試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
負荷試験組合せプログラムについて、負荷プログラムを実行するプロセッサを変化させて試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをまとめて複数のプロセッサ群に分類する接続特性分類ステップと、
負荷試験組合せプログラムについて、プロセッサ群毎に、１台のプロセッサに試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、最小プロセッサ台数を負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備える。
【００１２】
負荷試験割付ステップは、
試験プログラムが存在するプロセッサ群のチューニングされた負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切る場合、又は全プロセッサを使い切らずに且つ試験プログラムが１つしかない場合、試験プログラムをプロセッサ群の１台のプロセッサに割付けると共に残りの全プロセッサに負荷プログラムを割付け、残りのプロセッサ群については、チューニングされたそれぞれの負荷試験組合せプログラムの負荷プログラムを全プロセッサに割付けて長時間の負荷試験を実行する第１負荷試験割付ステップと、
試験プログラムが存在するプロセッサ群のチューニングされた負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切らず且つ同一構成の負荷試験組合せプログラムに属する試験プログラムが複数存在する場合、複数の試験プログラムを複数のプロセッサに割付けると共に残りの全プロセッサに負荷プログラムを割付け、残りのプロセッサ群については、チューニングされたそれぞれの負荷試験組合せプログラムの負荷プログラムを全プロセッサに割付けて長時間の負荷試験を実行する第２負荷試験割付ステップと、
を備えたことを特徴とする。
【００１３】
接続特性分類ステップは、特定の範囲の実行時間に応じて分類された複数のプロセッサ群のプロセッサ数から、最小の２nの整数倍数Ｅを導出し、整数倍数Ｅの整数倍となるように各プロセッサ群のプロセッサ数を補正する。
【００１４】
接続特性分類ステップは、特定の範囲の実行時間に応じて分類された複数のプロセッサ群のプロセッサ数が整数倍数Ｅの整数倍とならない場合、時間軸上で隣接するプロセッサ群の間で実行時間の近いプロセッサを移動してプロセッサ数を補正する。
【００１５】
負荷プログラムは負荷効果の異なる少なくとも２つの負荷プログラムを含むようにして負荷効果を高めても良い。
【００１６】
試験プログラムは、プロセッサによるデータ参照及びデータ書込みを検証する試験命令を実行して実行時間を測定するプログラムであり、負荷プログラムは、プロセッサから接続機構にメモリ排他制御、メモリインタリーブ制御、バスアビトレーション制御、外部入出力制御を含む動作要求を出してハードウェア動作上の影響を与える負荷命令を実行するプログラムである。
【００１７】
本発明の別の形態として、ハードウェア実装上の接続特性に相違がない１又は複数の接続機構により複数のプロセッサを相互に接続したデータ処理システムの試験方法に於いて、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、負荷プログラムに負荷効果があると判断して、試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
負荷試験組合せプログラムについて、１台のプロセッサに試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、最小プロセッサ台数を負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とする。
【００１８】
また本発明の別の形態にあっては、ハードウェア実装上の接続特性に相違をもつ複数の接続機構により複数のプロセッサを相互に接続したデータ処理システムの試験方法に於いて、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、負荷プログラムに負荷効果があると判断して、試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
負荷試験組合せプログラムについて、負荷プログラムを実行するプロセッサを変化させて試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをグループ化して複数のプロセッサ群に分類する接続特性分類ステップと、
負荷試験組合せプログラムについて、プロセッサ群毎に、１台のプロセッサに試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、最小プロセッサ台数を負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とする。
【００１９】
（プログラム）
本発明は、複数のプロセッサを１又は複数の接続機構により相互に接続したデータ処理システムを管理するコンピュータにより実行される試験プログラムを提供する。
【００２０】
このような本発明の試験プログラムは、データ処理システムを管理するコンピュータに、
接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
接続機構の接続特性に相違がない場合、全プロセッサを対象に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第１負荷試験実行ステップと、
接続機構の接続特性に相違がある場合、接続特性の相違に応じて分類された複数のプロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第２負荷試験実行ステップと、
を実行させることを特徴とする。
【００２１】
ここで第１負荷試験実行ステップは、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
負荷試験組合せプログラムについて、１台のプロセッサに試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、最小プロセッサ台数を負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備える。
【００２２】
また第２負荷試験実行ステップは、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、負荷プログラムに負荷効果があると判断して、試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
負荷試験組合せプログラムについて、負荷プログラムを実行するプロセッサを変化させて試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをグループ化して複数のプロセッサ群に分類する接続特性分類ステップと、
負荷試験組合せプログラムについて、前記プロセッサ群毎に、１台のプロセッサに試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、最小プロセッサ台数を負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備える。
【００２３】
（装置）
本発明は、複数のプロセッサを１又は複数の接続機構により相互に接続したデータ処理システムの試験装置を提供する。このような試験装置につき本発明は、、
接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定部と、
接続機構の接続特性に相違がない場合、全プロセッサを対象に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第１負荷試験実行部と、
接続機構の接続特性に相違がある場合、接続特性の相違に応じて分類された複数のプロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第２負荷試験実行部と、
を備える。
【発明の効果】
【００２４】
本発明によれば、予め準備された複数の試験プログラムと負荷プログラムを対象に、全プロセッサで試験プログラムのみを実行した無負荷状態の実行時間に対し、試験プログラムと負荷プログラムを組合わせてプロセッサで実行した際の試験プログラムの実行時間を比較して長い場合に負荷効果が有ると判定して負荷試験組合せプログラムに決定しているため、負荷効果のないか或いは低い試験プログラムと負荷プログラムの組合せを排除でき、負荷試験のための最適な組合せを決定できる。
【００２５】
また接続機構の機能は、負荷プログラムの設計レベルである論理仕様とは異なるハードウェア仕様レベルで設計されていることから、負荷効果が判定された負荷試験組合せプログラムについて、負荷プログラムを実行するプロセッサ数を変えながら実行し、試験プログラムの実行時間が飽和する負荷プログラムを実行する最小プロセッサ数を求めて負荷試験組合せプログラムに付加するチューニングを行うことで、長時間負荷試験を実行する際に高負荷が得られるように試験プログラムと負荷プログラムのプロセッサ割付けを最適化できる。
【００２６】
また接続機構がハードウェア実装上の接続特性に相違がないことが不明な場合は、負荷効果が判定された負荷試験組合せプログラムについて、負荷プログラムを実行するプロセッサを変化させて試験プログラムの実行時間を求め、実行時間から接続特性が近似したプロセッサをまとめてプロセッサ群に分類し、プロセッサ群毎に負荷試験組合せプログラムのチューニング及び長時間負荷試験のための試験プログラムと負荷プログラムの割付けを行うことで、接続機構のハードウェア実装上の接続特性に相違があるデータ処理システムについて高負荷な長時間負荷試験を効率的に実行し、接続機構の動作検証の信頼性を向上し、更に人為的な負担を低減できる。
【発明を実施するための最良の形態】
【００２７】
図１は本発明の負荷試験が適用されるデータ処理システムの実施形態を示した機能構成のブロック図である。図１において、負荷試験の対象となるデータ処理システム１０に対し負荷試験を実行する本実施形態の管理装置１２が設けられ、管理装置１２の処理機能によりデータ処理システム１０の負荷試験が行われる。
【００２８】
データ処理システム１０は、負荷試験の制御管理を行う管理装置１２から見ると、例えば１６台のプロセッサ１４−１〜１４−１６、プロセッサ１４−１〜１４−１６上に搭載されたキャッシュ装置１５−１〜１５−１６、共用装置として機能するメモリ１８−１〜１８−４、更にプロセッサ１４−１〜１４−１６及びメモリ１８−１〜１８−４間を相互に接続する接続機構１６−１〜１６−４が設けられている。
【００２９】
管理装置１２には、接続特性判定部２０、第１負荷試験実行部２２及び第２負荷試験実行部２４が設けられる。また管理装置１２に対しては試験プログラムファイル２６と負荷プログラムファイル２８が設けられ、試験プログラムファイル２６には例えば試験プログラム２６−１，２６−２，２６−３が予め格納され、負荷プログラムファイル２８には例えば負荷プログラム２８−１，２８−２，２８−３が格納されている。なお、予め準備する試験プログラム及び負荷プログラムの数は任意である。
【００３０】
試験プログラム２６−１〜２６−３は、プロセッサのメモリに対するデータの参照と書込み、及び他のプロセッサ上にあるキャッシュ装置に対するデータの参照，書込みにおける妥当性を確認するプログラムである。負荷プログラム２８−１〜２８−３は、あるプロセッサによる試験プログラムの実行状態で他のプロセッサにより実行し、接続機構に同時処理能力以上の動作要求を出すことを目的に動作させるプログラムである。
【００３１】
即ちデータ処理システム１０の負荷試験にあっては、あるプロセッサで試験プログラムを実行している状態で、他のプロセッサにより負荷プログラムを実行し、接続機構に備わっている同時処理能力以上にプロセッサからの動作要求を出すことで、試験プログラムを実行しているプロセッサに一時的に実行待ちの状態を作り出させ、順次処理する負荷状態を作り出している。
【００３２】
このように、管理装置１２の指示の下にデータ処理システム１０における、あるプロセッサに試験プログラムを実行させ、他のプロセッサに負荷プログラムを実行させる負荷試験を行うことで、データ処理システム１０に設けている接続機構の動作を検証することができる。
【００３３】
なお、負荷試験の際にプロセッサ１４−１〜１４−１６で実行する試験プログラム及び負荷プログラムは、管理装置１２から負荷試験に先立って全てのプロセッサにダウンロードしておき、負荷試験の際に管理装置１２が各プロセッサに実行すべき試験プログラム又は負荷プログラムを指示する。
【００３４】
ここで管理装置１２が試験対象とするデータ処理システム１０は、プロセッサ１４−１〜１４−１６の間で共用するメモリ１８−１〜１８−４及びそれぞれのキャッシュ装置１５−１〜１５−１６に対し、論理仕様的には対等なアクセスを行うように接続された対象マルチプロセッサシステムを構成している。
【００３５】
しかしながら、データ処理システム１０の接続機構１６−１〜１６−４は、ハードウェア実装的には全プロセッサに対し対等に接続される場合と対等に接続されない場合がある。即ち接続機構１６−１〜１６−４は、プロセッサ１４−１〜１４−１６に対し接続特性に相違がない場合と、接続特性に相違がある場合との２つのケースに分けることができる。本実施形態の管理装置１２による負荷試験にあっては、接続機構の接続特性に相違がない場合と接続特性に相違がある場合とに分けて試験処理を実行することになる。
【００３６】
このため管理装置１２には接続特性判定部２０が設けられ、試験対象とするデータ処理システム１０の接続機構１６−１〜１６−４がハードウェア実装上の接続特性に相違がないことが明らかか、又は相違があるか（相違の有無が不明な場合を含む）を判定する。
【００３７】
第１負荷試験実行部２２は、接続機構の接続特性に相違がないことが明らかな場合、全プロセッサ１４−１〜１４−１６を対象に負荷効果のある試験プログラムと負荷プログラムを組み合わせた負荷試験組合せプログラムを決定して、プロセッサ１４−１〜１４−１６の一部に試験プログラムを割り付け、残りに負荷プログラムを割り付け、長時間の負荷試験を実行する。
【００３８】
一方、第２負荷試験実行部２４は、接続機構の接続特性に相違がある場合（相違の有無が不明な場合を含む）、試験プログラムと負荷プログラムの組合せによる負荷効果の測定を通じて求めた接続特性の相違に応じて複数のプロセッサ群に分類し、プロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムを組み合わせた負荷試験組合せプログラムを決定し、決定した試験プログラムと負荷プログラムをプロセッサ群毎に割り付けて、長時間の負荷試験を実行する。
【００３９】
このように接続特性に相違がない場合の負荷試験を実行する第１負荷試験実行部２２には、その処理機能として、負荷試験組合せ決定部３０−１、チューニング部３４−１、負荷試験割付部３６−１が設けられ、更に、負荷試験割付部３６−１は第１負荷試験割付部３８−１及び第２負荷試験割付部４０−１で構成されている。
【００４０】
また接続機構の接続特性に相違がある場合の負荷試験を行う第２負荷試験実行部２４には、負荷試験組合せ決定部３０−２、接続特性分類部３２、チューニング部３４−２、負荷試験割付部３６−２が設けられ、更に、負荷試験割付部３６−２は第１負荷試験割付部３８−２及び第２負荷試験割付部４０−２で構成されている。
【００４１】
ここで、データ処理システム１０における接続機能の接続特性に相違がない場合と接続機能の接続特性に相違がある場合の具体例を説明すると次のようになる。
【００４２】
図２は接続機構がハードウェア実装上の接続特性に相違がない場合のデータ処理システム１０−１を管理装置１２と共に示している。データ処理システム１０−１は、８台のプロセッサ１４−１〜１４−８を備えており、それぞれ専用のキャッシュ装置１５−１〜１５−８と接続機構６２−１〜６２−８を備えており、接続機構６２−１〜６２−８を介して共用装置としてのメモリ１８−１，１８−２に接続している。
【００４３】
このようなデータ処理システム１０−１は、プロセッサ１４−１〜１４−８で共用するメモリ１８−１，１８−２及びキャッシュ装置１５−１〜１５−８に対し、論理仕様的に対等なアクセスを行う対象マルチプロセッサシステムを構築すると同時に、プロセッサ１４−１〜１４−８はそれぞれ個別の接続機構６２−１〜６２−８を備えているため、ハードウェア実装的にも全プロセッサが対等に接続されており、したがって接続機構の接続特性に相違がないことが明らかである。
【００４４】
図３はハードウェア実装上の接続特性に相違がないことが明らかな他の実施形態としてのデータ処理システム１０−２を管理装置１２と共に示している。データ処理システム１０−２は、８台のプロセッサ１４−１〜１４−８にそれぞれキャッシュ装置１５−１〜１５−８を設けると共に、共用の接続機構１６に接続されている。
【００４５】
このためプロセッサ１４−１〜１４−８の間で共用するメモリ１８−１，１８−２及びキャッシュ装置１５−１〜１５−８に対し論理仕様的に対等なアクセスを行う対象マルチプロセッサシステムを構成すると同時に、ハードウェア実装的にも全プロセッサ１４−１〜１４−８が単一の接続機構１６による接続で対等に接続され、接続機構１６の接続特性に相違がないことが明らかである。
【００４６】
図４は接続特性に相違がある実施形態としてのデータ処理システム１０−３を管理装置１２と共に示している。データ処理システム１０−３は、１６台のプロセッサ１４−１〜１４−１６とそれぞれに設けた同じく１６台のキャッシュ装置１５−１〜１５−１６を備え、共用装置として４台のメモリ１８−１〜１８−４を備えている。
【００４７】
プロセッサ１４−１〜１４−１６とメモリ１８−１〜１８−４の接続は、４台の接続機構１６−１〜１６−４を介して行われている。この接続機構１６−１〜１６−４による接続は、接続機構１６−１にプロセッサ１４−１〜１４−４を接続し、接続機構１６−２にプロセッサ１４−５〜１４−８を接続し、接続機構１６−３にプロセッサ１４−９〜１４−１２を接続し、更に接続機構１６−４にプロセッサ１４−１３〜１４−１６を接続し、この状態で４つの接続機構１６−１〜１６−４のそれぞれに個別にメモリ１８−１〜１８−４を接続し、更に４つの接続機構１６−１〜１６−４の間を相互に接続している。
【００４８】
データ処理システム１０−３は、プロセッサ１４−１〜１４−１６の間で共用するメモリ１８−１〜１８−４及びそれぞれのキャッシュ装置１５−１〜１５−１６については、論理仕様的に対等なアクセスを行う対象マルチプロセッサシステムを構成しているが、ハードウェア実装上は全てのプロセッサが対等に接続されておらず、プロセッサ１４−１〜１４−１６は接続機構１６−１〜１６−４による接続特性にそれぞれ相違を持っている。
【００４９】
例えばプロセッサ１４−１がメモリ１８−１にアクセスする場合は接続機構１６−１を経由するだけであるが、メモリ１８−４にアクセスする場合には例えば接続機構１６−１，１６−４を経由する必要があり、ハードウェア実装的には明らかに接続特性に相違を持つことになる。
【００５０】
図５は図１の管理装置１２の接続特性判定部２０、第１負荷試験実行部２２及び第２負荷試験実行部２４の機能を実現する試験プログラムが実行されるコンピュータのハードウェア環境のブロック図である。
【００５１】
図５において、ＣＰＵ４２のバス４４に対しては、ＲＡＭ４６、ＲＯＭ４８、ハードディスクドライブ５０、キーボード５４，マウス５６，ディスプレイ５８を接続するデバイスインタフェース５２、更にデータ処理システム１０に対するネットワークパス２５を接続するネットワークアダプタ６０が接続されている。
【００５２】
ハードディスクドライブ５０には本実施形態の試験プログラムが格納されており、コンピュータを起動すると、ブートアップによるＯＳの起動後に試験プログラムがハードディスクドライブ５０からＲＡＭ４６に読み出され、ＣＰＵ４２により実行されることになる。
【００５３】
図６は本実施形態の負荷試験を実現する試験プログラムの処理手順を示したフローチャートである。図６の処理を図１に示した管理装置１２の機能構成に対応して説明すると次のようになる。
【００５４】
管理装置１２において、データ処理システム１０に対する負荷試験を起動すると、まずステップＳ１で接続特性判定部２０が試験対象とするデータ処理システム１０が接続機構の接続特性に相違がないことが明らかか否か判定する。この場合、試験対象となるデータ処理システムが図２のデータ処理システム１０−１または図３のデータ処理システム１０−２のような場合には、接続機構の接続特性に相違がないことが明らかであることから、ステップＳ２〜Ｓ４の処理を行う。
【００５５】
ステップＳ２の処理は第１負荷試験実行部２２の負荷試験組合せ決定部３０−１で実行され、ステップＳ３の処理はチューニング部３４−１で実行され、更にステップＳ４の処理は負荷試験割付部３６−１で実行される。
【００５６】
一方、ステップＳ１で接続機構の接続特性に相違がないことが不明な場合、例えば図４のデータ処理システム１０−３のような場合には、ステップＳ５〜Ｓ８の処理を実行する。ステップＳ５〜Ｓ８の処理は図１に示した管理装置１２の第２負荷試験実行部２４に対応しており、ステップＳ５の処理を負荷試験組合せ決定部３０−２が実行し、ステップＳ６の処理を接続特性分類部３２が実行し、ステップＳ７の処理をチューニング部３４−２が実行し、ステップＳ８の処理を負荷試験割付部３６−２が実行する。
【００５７】
そこで本実施形態における管理装置１２による負荷試験処理を、第１負荷試験実行部２２による接続機構の接続特性に相違がない場合の処理と、第２負荷試験実行部２４による接続機構の接続特性に相違がある場合に分けて詳細に説明する。
【００５８】
第１負荷試験実行部２２の負荷試験組合せ決定部３０−１は、例えば図２の接続機構の接続特性に相違がないことが明らかなデータ処理システム１０−１を対象に、試験プログラムと負荷プログラムの負荷効果の測定による組合せ決定処理を実行する。
【００５９】
即ち負荷試験組合せ決定部３０−１は、試験プログラム２６−１と負荷プログラム２８−１の組合せを例にとると、まずプロセッサ１４−１〜１４−８の全てに試験プログラム２６−１を貼り付けた状態で実行し、無負荷状態の実行時間Ｔ１を測定する。この実行時間Ｔ１は試験プログラムの開始時刻と終了時刻の差として求める。
【００６０】
図７（Ａ）はプロセッサ１４−１〜１４−８による試験プログラムの実行による実行時間の測定処理の説明図であり、全てのプロセッサ１４−１〜１４−８に同じ試験プログラム２６−１を割り付けて実行し、試験プログラムの実行時間Ｔ１を求める。ここで試験時間は８台のプロセッサ１４−１〜１４−８につき８つ測定できるが、いずれか１つのプロセッサ例えばプロセッサ１４−１を代表して測定時間Ｔ１を求めてもよいし、全ての測定時間の平均値から実行時間Ｔ１を求めてもよい。
【００６１】
次に図７（Ｂ）に示すように、プロセッサ１４−１〜１４−７に同じ試験プログラム２６−１を割り付けると同時に、プロセッサ１４−８に負荷プログラム２８−１を割り付けて同時に実行し、試験プログラム２６−１と負荷プログラム２８−１を組み合わせた負荷状態での試験プログラムの実行時間Ｔ１１を測定する。
【００６２】
そして無負荷状態の実行時間Ｔ１に対し負荷状態の実行時間Ｔ１１が長い場合、負荷プログラム２８−１に負荷効果があると判断し、試験プログラム２６−１と負荷プログラム２８−１を組み合わせた負荷試験組合せプログラムを決定する。
【００６３】
図８は、図１の試験プログラムファイル２６と負荷プログラムファイル２８に設けている３つの試験プログラム２６−１〜２６−３と負荷プログラム２８−１〜２８−３の全ての組合せにつき、負荷試験組合せ決定部３０−１で負荷効果の測定試験を行って得られた測定結果一覧を示している。
【００６４】
この測定結果一覧において、試験プログラム２６−１〜２６−３については単独実行時間、即ち無負荷状態の実行時間としてＴ１，Ｔ２，Ｔ３が得られている。また試験プログラム２６−１〜２６−３のそれぞれに負荷プログラム２８−１〜２８−３を組み合わせた負荷状態の組合せ実行時間としてＴ１１〜Ｔ３３が得られている。
【００６５】
このような測定結果一覧が得られたならば、試験プログラムの単独実行時間と負荷プログラムとの組合せ実行時間を比較し、組合せ実行時間が大きければ負荷効果ありと判定し、有効の組合せとして決定する。
【００６６】
この測定結果一覧にあっては、試験プログラム２６−１と負荷プログラム２８−２の組合せにつき、組合せ実行時間Ｔ１２が単独実行時間Ｔ１より短いことから効果なしとして除外されているが、それ以外は全て負荷効果ありとして有効な組合せに決定されている。
【００６７】
また試験プログラムと負荷プログラムの組合せにつき、組合せ実行時間の長い順に優先度１〜８を設定している。このように負荷効果のある試験プログラムと負荷プログラムの組合せにつき負荷効果の度合を示す優先度を設定しておくことで、実際にプロセッサに試験プログラムと負荷プログラムを割り付けて長時間の負荷試験を行う場合、負荷効果の高い順、即ち優先度の高い順に試験プログラムと負荷プログラムの組合せを選択して、高負荷による負荷試験を行うことができる。
【００６８】
次に図６のステップＳ３における図１のチューニング部３４−１によるチューニング処理を説明する。チューニング処理は、ステップＳ２で決定された負荷試験組合せプログラムにつき、試験対象とする図２のデータ処理システム１０−１における８台のプロセッサ１４−１〜１４−８につき、例えば試験プログラム２６−１と負荷プログラム２８−１の組合せを例にとると、１台のプロセッサに試験プログラム２６−１を実行させ、残りの７台のプロセッサについては負荷プログラム２８−１を実行するプロセッサ台数を変化させて実行し、負荷プログラムの実行プロセッサ数を増加しても試験プログラム２６−１の実行時間が変化せずに飽和する最小プロセッサ数を求め、最小プロセッサ数を、既に決定した負荷試験組合せプログラムに付加してチューニングする。
【００６９】
この負荷試験組合せプログラムのチューニングは、単に負荷効果のある試験プログラムと負荷プログラムの組合せを決めただけでは負荷試験の対象となる複数のプロセッサに高負荷試験を実現するためにどのような試験プログラムと負荷プログラムの割付けをしたらよいかが不明であることから、負荷効果を試験しながら最適な試験プログラムと負荷プログラムのプロセッサに対する割付け台数を決めている。
【００７０】
図９は負荷プログラム２８−１と試験プログラムの組合せのチューニング処理の説明図である。この処理にあっては、負荷プログラムを実行するプロセッサの数を順次増加させるよりは、最初に全てのプロセッサに負荷プログラムを割り付け、この状態から試験プログラムを実行するプロセッサの数を順次増加させることにより、処理の効率化を図っている。
【００７１】
即ち図９（Ａ）のように、チューニング処理は、まず８台のプロセッサ１４−１〜１４−８の全てに負荷プログラム２８−１を割り付け、次に図９（Ｂ）のように、１台のプロセッサ例えばプロセッサ１４−１に試験プログラム２６−１を割り付けた状態で、プロセッサ１４−１〜１４−８により試験プログラムと負荷プログラムを実行し、試験プログラム２６−１の実行時間を測定する。以下、図９（Ｃ）（Ｄ）に示すように、試験プログラム２６−１を実行するプロセッサの数を順次増加させて、それぞれにつき試験プログラムの実行時間を求める。
【００７２】
図１０は図９のチューニング処理による測定結果を示している。図１０（Ａ）は横軸に負荷プログラムを実行するプロセッサ数をとり、縦軸に試験プログラム実行時間をとっている。負荷プログラムを実行する最大プロセッサ数は、試験対象とするプロセッサ数をｎ台とすると１つ少ない（ｎ−１）台である。図９の場合にはｎ＝８台であるから、（ｎ−１）＝７台となる。
【００７３】
図１０（Ａ）にあっては、例えば図９のように、最初、負荷プログラムを実行する全てのプロセッサに負荷プログラムを割り付け、続いて順次、試験プログラムを実行するプロセッサを増加させて負荷プログラムを実行するプロセッサを減らしながら実行時間を求めると、負荷プログラム実行プロセッサ数が大きい状態では実行時間は直線６８のように一定で飽和状態となっているが、負荷割付プロセッサ数がｋ台に低下したときから、直線６６に示すように実行時間が減少を始めている。
【００７４】
このときのプロセッサ数であるｋ台が、それ以上負荷プログラムを実行するプロセッサ数を増加しても試験プログラムの実行時間が変化しなくなる飽和点７０を与える。したがって、この場合のチューニング処理にあっては、飽和点７０を与える負荷プログラム実行プロセッサ数ｋをチューニングパラメータとして、試験プログラム２６−１と負荷プログラム２８−１の組合せに負荷する。
【００７５】
このようなチューニングを図８の一覧に示した負荷効果のある試験プログラムと負荷プログラムの組合せにつき実行し、
チューニング済み試験組合せプログラム
＝（試験プログラム、負荷プログラム、負荷飽和の最小プロセッサ数）
のフォーマットを持つ負荷試験組合せプログラム情報を生成する。
【００７６】
図１０（Ｂ）は、負荷プログラム実行プロセッサ数を順次減少させた場合、直線７２に示すように途中で飽和点が発生しなかった場合である。即ち図１０（Ｂ）の場合には、負荷プログラムを実行する（ｎ−１）台のプロセッサの全てを使い切っても、試験プログラムの実行時間がそれ以上増加しなくなる負荷飽和が得られない場合である。
【００７７】
この場合のチューニングパラメータとして付加する負荷飽和の最小プロセッサ数としては、負荷プログラムを実行させる全プロセッサ数（ｎ−１）を付加する。
【００７８】
この図１０（Ａ）のように負荷割当用のプロセッサを負荷プログラムの実行に全て使い切らない場合と、図１０（Ｂ）のように全て使い切る場合とで、チューニング済みの負荷試験組合せプログラムで指定される試験プログラムと負荷プログラム、更に最小プロセッサ数に基づく長時間負荷試験におけるプログラム割付けにつき、それぞれの条件の下に、最高負荷となるプロセッサに対する試験プログラムと負荷プログラムの割付けが行われることになる。
【００７９】
次に図６のステップＳ３のチューニング済みの負荷試験組合せプログラムに基づく全プロセッサを対象とした高負荷試験の長時間実行を行う図１の負荷試験割付部３６−１の処理を説明する。
【００８０】
負荷試験割付部３６−１の処理は、チューニングされた負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる。ここで負荷試験割付部３６−１の処理は、第１負荷試験割付部３８−１による処理と、第２負荷試験割付部４０−１による処理に分けられる。
【００８１】
図１１は、第１負荷試験割付部３８−１による処理であり、
（１）チューニングされた負荷試験組合せプログラムの最小プロセッサ数が負荷プログラムを実行可能な（ｎ−１）台の全プロセッサを使い切る場合、又は
（２）全プロセッサを使い切らずに試験プログラムが１つしかない場合、
のいずれかの条件が成立した場合、図１１（Ａ）のように、試験プログラム２６−１を１台のプロセッサ１４−１に割り付けると共に、残りの全プロセッサ１４−２〜１４−８に負荷プログラム２８−１を割り付けて、長時間の負荷試験を実行する。
【００８２】
図１１（Ｂ）は図１１（Ａ）と同じ条件であるが、負荷プログラムとして２つの負荷プログラム２８−１，２８−２を同時に実行して負荷効果を高めるようにした場合である。この場合にも、１台のプロセッサ１４−１に試験プログラム２６−１を割り付け、残りの全プロセッサ１４−２〜１４−８には負荷プログラム２８−１，２８−２を割り付けて、長時間の負荷試験を実行させる。
【００８３】
一方、第１負荷試験割付部３８−１は
（１）チューニングされた負荷試験組合せプログラムの最小プロセッサ数が、負荷プログラムを実行可能な（ｎ−１）台の全プロセッサを使い切らず、且つ
（２）同一構成の負荷試験組合せプログラムに属する試験プログラムが複数存在する、
という２つの条件が成立した場合に、図１２（Ａ）のように、例えば２つの試験プログラム２６−１，２６−２をプロセッサ１４−１，１４−２に割り付けると共に、残りの全プロセッサ１４−３〜１４−８に負荷プログラム２８−１を割り付けて、長時間負荷試験を実行させる。
【００８４】
また図１２（Ｂ）は負荷効果を更に高めるために負荷プログラムとして２つの負荷プログラム２８−１，２８−２を用いた場合であり、図１２（Ａ）の条件と同様にプロセッサ１４−１，１４−２に試験プログラム２６−１，２６−２を割り付け、残りの全てのプロセッサ１４−３〜１４−８にそれぞれ負荷プログラム２８−１，２８−２を割り付けて、長時間負荷試験を実行する。
【００８５】
本実施形態の負荷試験割付部３６−１は、負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させることから、図１１（Ａ）と図１１（Ｂ）の割付けが可能な場合、負荷効果の高い図１１（Ｂ）の割付けを優先的に選択して長時間負荷試験を実行させる。
【００８６】
なお図１２（Ａ）（Ｂ）は同一構成の負荷試験組合せプログラムに属する試験プログラムが２つ存在する場合を例に取るものであったが、それ以上存在する場合には試験プログラムの数に対応したプロセッサをそれぞれの試験プログラムの実行に割り付けることになる。
【００８７】
次に図４の接続機構の接続特性に相違を持つデータ処理システム１０−３を例にとって図６のステップＳ５〜Ｓ８の処理を実行する図１の管理装置１２に設けた第２負荷試験実行部２４の処理機能を説明する。
【００８８】
第２負荷試験実行部２４の負荷試験組合せ決定部３０−２は試験プログラムファイル２６の試験プログラム２６−１〜２６−３、負荷プログラムファイル２８の負荷プログラム２８−１〜２８−３との間で負荷効果のある組合せを決定する処理を実行する。
【００８９】
この負荷試験組合せ決定処理は、まず図１３のように、図４のデータ処理システム１０−３における１６台の全てのプロセッサ１４−１〜１４−１６に例えば試験プログラム２６−１を割付けた状態で同時に実行し、負荷状態の試験プログラム２６−１の実行時間を測定する。
【００９０】
図１４は図１３の試験プログラムのみの実行により得られた単独実行時間の測定結果一覧を示している。この測定結果一覧にあっては、プロセッサ１４−１〜１４−１６のそれぞれにつき試験プログラム２６−１を実行することにより測定された単独実行時間Ｔ１〜Ｔ１６が格納されている。
【００９１】
次に１６台の全てのプロセッサ１４−１〜１４−１６を対象に負荷プログラムを実行するプロセッサを１台ずつ順次変えながら残りのプロセッサは全て試験プログラムを実行する処理を繰り返し、それぞれの試験プログラムの実行時間を測定する。即ち図１５（Ａ）〜（Ｅ）に示すように、負荷プログラムと試験プログラムを割り付けて実行する。
【００９２】
図１５（Ａ）は先頭のプロセッサ１４−１に負荷プログラム２８−１を割り付けて実行させ、残り全てのプロセッサ１４−２〜１４−１６に試験プログラム２６−１を割り付けて実行させ、プロセッサ１４−２〜１４−１６の試験プログラム２６−１の実行時間Ｔ２〜Ｔ１６を測定する。
【００９３】
図１５（Ｂ）はプロセッサ１４−２で負荷プログラム２８−１を実行させた場合であり、図１５（Ｃ）はプロセッサ１４−３で負荷プログラム２８−１を実行させた場合であり、以下同様にして１６台のプロセッサにつき順次負荷プログラムを実行させ、最後は図１５（Ｅ）のようにプロセッサ１４−１６に負荷プログラム２８−１を実行させ、それぞれにおいて試験プログラムの実行時間を測定する。
【００９４】
図１６は図１５の試験プログラムと負荷プログラムを組み合わせた負荷効果の処理で測定された試験プログラムの実行時間の測定結果一覧である。図１６の測定結果の一覧は、縦方向となる行方向に試験プログラム実行プロセッサ１４−１〜１４−１６を配置し、列方向となる横方向に負荷プログラム実行プロセッサ１４−１〜１４−１６を配置している。
【００９５】
例えば図１５（Ａ）の負荷効果の確認処理にあっては、負荷プログラム実行プロセッサ１４−１であり、一方，試験プログラム実行プロセッサはプロセッサ１４−２〜１４−１６であり、両者の交差する位置にプロセッサ１４−２〜１４−１６で実行された試験プログラムの実行時間Ｔ１−２〜Ｔ１−１６が格納されている。
【００９６】
この図１３の試験プログラムの実行により図１４の試験結果が得られ、及び図１５の組合せプログラムの実行により図１６の実行時間の測定結果が得られたならば、試験プログラムのみの実行による単独実行時間に対し、試験プログラムや負荷プログラムを組み合わせた組合せ実行時間の方が長ければ負荷効果ありと判定し、そのときの試験プログラムと負荷プログラムの組合せを有効な組合せとして決定する。
【００９７】
例えば図１４の試験プログラムのみの単独実行時間Ｔ１〜Ｔ１６と、図１６の負荷プログラムをプロセッサ１４−１にのみ実行させ、他のプロセッサは試験プログラムを実行した場合の組合せ実行時間Ｔ１−２〜Ｔ１−１６を同じプロセッサ同士で比較し、全ての組合せ実行時間Ｔ１−２〜Ｔ１−１６が単独実行時間Ｔ１〜Ｔ１６より長ければ、この組合せは負荷効果ありと決定する。
【００９８】
尚、このとき負荷プログラムを実行しているプロセッサ１４−１については組合せ実行時間は得られていないことから、単独実行時間Ｔ１との比較は行わない。
【００９９】
またプロセッサ単位に単独実行時間と組合せ実行時間を比較する以外に、単独実行時間の平均時間と組合せ実行時間の平均時間を比較して負荷効果のある組合せを決定するようにしてもよい。
【０１００】
このようにして図６のステップＳ５に対応した管理装置１２における第２負荷試験実行部２４の負荷試験組合せ決定部３０−２による負荷効果のある試験プログラムと負荷プログラムの組合せを持つ負荷試験組合せプログラムが決定できたならば、続いて接続特性分類部３２により試験対象とするプロセッサ１４−１〜１４−１６を対象に接続特性の近似したプロセッサをまとめて複数のプロセッサ群に分類する接続特性分類処理を実行する。
【０１０１】
図１７は図１６に示した試験プログラムと負荷プログラムの測定結果一覧に基づき、１６台のプロセッサ１４−１〜１４−１６毎に試験プログラム実行時間を取得し、横軸に試験プログラム時間をとり、縦軸にプロセッサ番号をとった２次元空間の配置を示している。
【０１０２】
図１６の測定結果一覧から求めるプロセッサ１４−１〜１４−１６ごとの試験プログラム実行時間は、図１６における試験プログラム実行時間の平均値を各プロセッサごとに求めて図１７のようにプロットする。
【０１０３】
ここで第２負荷試験実行部２４が試験対象とする図４のデータ処理システム１０−３の接続機構１６−１〜１６−４に対するプロセッサ１４−１〜１４−１６のハードウェア８上の接続特性は、接続機構１６−１〜１６−４のそれぞれに接続しているプロセッサ単位に接続特性が近似している事から、負荷試験における試験プログラム実行時間は接続機構１６−１〜１６−４の接続単位に時間的にまとまることが予想される。
【０１０４】
図１７の例にあっては、試験プログラム実行時間とプロセッサ番号で配置したプロセッサ１４−１〜１４−１６は、ある特定の時間範囲でまとめると、プロセッサ群６４−１〜６４−４に分けることができる。そしてプロセッサ群６４−１〜６４−４に含まれるプロセッサは、この場合には図４の接続機構１６−１〜１６−４のそれぞれに接続しているプロセッサのグループに対応している。
【０１０５】
このようなプロセッサのハードウェア配置上の接続特性から図１の管理装置１２にあって、試験対象とするデータ処理システム１０の接続機構のハードウェア配置上の接続特性に相違があるかどうかが不明であったとしても、試験プログラムと負荷プログラムを組み合わせた負荷効果処理で得られた図１７のような試験プログラム実行時間の分布から、接続機構の接続特性に相違があるかないかを推定することができる。
【０１０６】
図１７の分布は複数のプロセッサ群６４−１〜６４−４に分かれることから接続機構の接続特性に相違を持っていることが判定できる。これに対し例えば特定の時間範囲に全てのプロセッサの実行時間が含まれる場合には、プロセッサ群は１つしか分類することができず、このような場合には接続機構は図２又は図３のデータ処理システム１０−１，１０−２のように、接続機構の接続特性に相違がないことが推定できる。
【０１０７】
図１８は図１７に示した試験プログラム実行時間のプロセッサ番号に対する分布から求めたプロセッサ群６４−１〜６４−４を仮想的に接続機構１６に対し配置した説明図であり、接続機構１６のハードウェア構成は管理装置１２から見て不明であるが、接続機構１６に対する接続特性が同等又は近似した集合であるプロセッサ群６４−１〜６４−４とそこに含まれるプロセッサとの接続関係は特定することができる。
【０１０８】
このように接続特性分類処理によりプロセッサ１６−１〜１６−１６をプロセッサ群６４−１〜６４−４に分類できたならば、それ以降におけるチューニング部３４−２によるチューニング処理及び負荷試験割付部３６−２による負荷試験割付処理はプロセッサ群単位に実行することになる。
【０１０９】
図１９は本実施形態の接続特性分類処理で求められたプロセッサ群に含まれるプロセッサの数を補正する補正処理の説明図である。
【０１１０】
本実施形態による試験プログラムと負荷プログラムを組み合わせた負荷効果を判定する試験で得られた図１６のような測定結果一覧に基づく図１７のプロセッサ群を特定するための分類処理にあっては、例えば実際の接続機構に対応して１６台のプロセッサが４台ずつプロセッサ群６４−１〜６４−４に分類されず、図１９（Ａ）のように例えばプロセッサ群６４−１に５台のプロセッサが分類され、プロセッサ群６４−３には３台のプロセッサが分類される場合がある。
【０１１１】
ここで図４のようなデータ処理システム１０−３における接続機構１６−１〜１６−４に対するハードウェア配置上のプロセッサの実装数は通常２nの整数倍数プロセッサ数を単位に行われる。そこで図１９（Ａ）のように試験プログラム実行時間の特定の範囲に従って分類されてプロセッサ群６４−１〜６４−４から最小の２nの整数倍数Ｅを導出し、整数倍数Ｅの整数倍となるようにプロセッサ群６４−１〜６４−４のプロセッサ数を補正する。
【０１１２】
図１９（Ａ）の場合にはプロセッサ６４−２，６４−４におけるプロセッサ数は４台であり、最小の２nの整数倍数Ｅは
Ｅ＝２n＝４
であることから整数倍数Ｅ＝４の整数倍となるようにプロセッサ群を補正する。
【０１１３】
例えばプロセッサ群６４−１のプロセッサ数は５であり、整数倍数Ｅの整数倍、すなわち１倍に対し余り１を生ずる事から、この余り１を同じく整数倍数Ｅ＝４の倍となっていないプロセッサ群６４−３に、図１９（Ｂ）のように移動する補正を行い、補正後のプロセッサ群６４−１〜６４−４のプロセッサ数が全て整数倍数Ｅ＝４の整数倍、すなわち１倍となるように補正する。
【０１１４】
尚、図１９の場合には最初の整数倍数Ｅ＝４の１倍となるように補正しているが、例えばあるプロセッサ群のプロセッサ数が７で他のプロセッサ群のプロセッサ数が９であったような場合には、最初の整数倍数Ｅ＝４の２倍となるようにプロセッサ数を補正する。
【０１１５】
また図１９（Ｂ）のようにプロセッサ群６４−１からプロセッサ群６４−３に移動するプロセッサは、移動先のプロセッサ群６０−３に含まれるプロセッサ１４−９，１４−１０，１４−１２の実行時間との差がもっとも小さいプロセッサ１４−ｘを選択して、例えばプロセッサ１４−１１として移動する方法を行う。
【０１１６】
また図１７におけるプロセッサ群の分類は試験プログラム実行時間に対し、ある時間の範囲を設定して分類する手法をとっているが、プロセッサの試験プログラム実行時間を時間上でソートし、最小の２nの整数倍数Ｅを見出したならば、その整数倍となるようにソート済みのプロセッサを順番に取り出すことで、プロセッサ群に分類するようにしてもよい。
【０１１７】
このようにして全プロセッサを試験プログラム実行時間から接続特性が同等又は近似したプロセッサ群に分類する分類処理が終了したならば、図６のステップＳ７に対応した図１の第２負荷試験実行部２４に設けているチューニング部３４−２によりチューニング処理を実行する。
【０１１８】
このチューニング処理は第１負荷試験実行部２２に設けたチューニング部３４−１の処理と基本的に同じであるが、相違点はチューニング処理をプロセッサ群ごとに行うことである。
【０１１９】
第２負荷試験実行部２４のチューニング部３４−２にあっては、プロセッサ群を対象に１台のプロセッサに試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて負荷プログラムを実行させ、負荷プログラムを実行するプロセッサ数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ数を求め、これをチューニングパラメータとしてプロセッサ群の負荷試験プログラムの負荷試験組合せプログラムに付加する。
【０１２０】
実際にはプロセッサ群の負荷対象となるプロセッサの負荷プログラムの実行数を順番に増加させていくよりは全てのプロセッサに負荷プログラムをつけ、この状態から負荷プログラムを実行するプロセッサをひとつずつ減らしながら試験プログラムの実行時間が飽和する最小プロセッサ数を求める。
【０１２１】
例えば図２０（Ａ）のように、まずプロセッサ群６４−１の全てのプロセッサ１４−１〜１４−４に負荷プログラム２８−１を取り付け、次に図２０（Ｂ）のようにプロセッサ１４−１に試験プログラム２６−１を割り付けることで負荷プログラムをひとつ減らして実行し、更に図２０（Ｃ），（Ｄ）のように試験プログラムを実行するプロセッサを順次増やしながらプログラムを実行し、この状態での試験プログラムと負荷プログラムの組合せ実行に伴う試験プログラムの実行時間を取得する。
【０１２２】
このようなプロセッサ群単位に負荷プログラムを実行するプロセッサ数を変化させながら負荷効果を確認する処理を実行すると、例えば図１０（Ａ）のように負荷プログラム実行プロセッサ数の最大数ｎ−１台から１台まで低下させる途中のｋ台で試験プログラム実行時間がそれ以上プロセッサと同化しても変化しない飽和点７０が得られ、この飽和点７０のプロセッサ数を最小プロセッサ数として負荷試験プログラムに付加するチューニングを実行する。
【０１２３】
また図１０（Ｂ）に示すように、あるプロセッサ群において、負荷プログラムを実行するプロセッサ数を変化させても試験プログラム実行時間が変化しなくなる飽和点が得られない場合には、負荷プログラムを実行可能な全プロセッサを使い切ることとなり、プロセッサ群における負荷割当可能な最大プロセッサ数、例えば図２０のプロセッサ群６４−１にあっては３台を最小プロセッサ数として負荷試験組合せプログラムに付加する。
【０１２４】
そして図２０に示すようなチューニング処理を残りのプロセッサ群６４−１〜６４−４に同様に繰り返し、それぞれの負荷試験プログラムに最小プロセッサ数を負荷してチューニングを行う。
【０１２５】
図２１はプロセッサ群を対象に行う他のチューニング処理の説明図であり、この実施形態にあっては、負荷効果のある負荷プログラムとして２つの負荷プログラム２８−１，２８−２を使用して試験プログラムとの組合せ負荷試験組合せプログラムをチューニングする処理を示している。
【０１２６】
この場合についても図２１（Ａ）のように，例えばプロセッサ群６４−１の全プロセッサ１４−１〜１４−４に負荷プログラム２８−１，２８−２を割り付けた状態で図２１（Ｂ）のようにまず１台のプロセッサ１４−１に試験プログラム２６−１を実行させ、残り全てのプロセッサについては負荷プログラム２８−１，２８−２を実行させ、以下図２１（Ｃ）（Ｄ）のように試験プログラムを実行するプロセッサを増やしながら、即ち負荷プログラム２８−１，２８−２を実行するプロセッサをひとつずつ減らしながら試験プログラムの実行時間を測定し、最小プロセッサ数を求めて付加することで負荷試験組合せプログラムをチューニングする。
【０１２７】
次に負荷試験組合せプログラムのチューニングがすんだならば、図６のステップＳ８に対応した図１の負荷試験割付部３６−２により、チューニングされた負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる。
【０１２８】
この負荷試験割付処理部３６−２による処理は、第１負荷試験割付部３８−２の処理と第２負荷試験割付部４０−２の処理に分けられる。
【０１２９】
まず第１負荷試験割付部３８−２は、
（１）試験プログラムが存在するプロセッサ群についてチューニングされた組合せプログラムによる負荷飽和の最小プロセッサ台数が負荷プログラムを実行可能なプロセッサ群における全プロセッサを使い切る場合、又は
（２）全プロセッサを使い切らずに試験プログラムが１つしかない場合、
のいずれかの条件が成立する場合である。
【０１３０】
この場合には、図２２に示すように、試験プログラムを配置するプロセッサ群６４−１とすると、プロセッサ群６４−１のプロセッサ１４−１の１台に試験プログラム２６−１を割付け、残りのプロセッサ１４−２〜１４−４には負荷プログラムを割り付けて長時間負荷試験を実行させる。
【０１３１】
同時に、試験プログラムを配置しないプロセッサ群６４−２〜６４−４については、それぞれのプロセッサ群でチューニングされた負荷試験組合せプログラムの負荷プログラム２８−２，２８−３，２８−４を各プロセッサ群における全てのプロセッサに割り付けて長時間の負荷試験を実行させる。
【０１３２】
ここで図２２は図２０のチューニングで得られた負荷試験組合せプログラムに基づく長時間負荷試験を例にとっており、これに対し図２１に示した２つの負荷プログラム２８−１，２８−２を用いたチューニングにより得られた負荷試験組合せプログラムの場合には図２３に示すようになる。
【０１３３】
図２３の第１負荷試験処理にあっては、試験プログラムを配置するプロセッサをプロセッサ群６４−１とすると、プロセッサ群６４−１からのプロセッサ１４−１に試験プログラム２６−１を割付け、残りのプロセッサ１４−２〜１４−４には全て負荷プログラム２８−１を割り付ける。
【０１３４】
同時に試験プログラムを配置しないプロセッサ群６４−２〜６４−４については、それぞれのプロセッサ群について図２１のチューニング処理で得られた各プロセッサ群ごとの２つの負荷プログラム２８−２１，２８−２２、負荷プログラム２８−３１，２８−３２及び負荷プログラム２８−４１，２８−４２を割付け、この試験プログラムと負荷プログラムの割付状態で長時間の負荷試験を実行させる。
【０１３５】
本実施形態の試験負荷割当処理にあっては、負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させるため、図２２と図２３の負荷試験が可能な場合は，負荷効果の高い図２３の負荷試験を優先的に実行することになる。
【０１３６】
次に、図１の第２負荷試験割付部４０−２による処理は
（１）試験プログラムが存在するプロセッサ群についてチューニングされた組合せプログラムによる最小プロセッサ数が負荷プログラムを実行可能な全プロセッサを使いきらず、且つ
（２）同一構成の負荷試験組合せプログラムに属する試験プログラムが複数存在する、
という２つの条件が成立する場合である。
【０１３７】
この場合には、図２４に示すように、試験プログラムが存在するプロセッサ群をプロセッサ群６４−１について、同一構成の負荷試験組合せプログラムで得られた試験プログラムを試験プログラム２６−１〜２６−４の４つとすると、プロセッサ１４−１〜１４−４に試験プログラム２６−１〜２６−４をそれぞれ割り付ける。
【０１３８】
また試験プログラムが存在しない他のプロセッサ群６４−２〜６４−４については、それぞれチューニングされた負荷プログラム２８−１〜２８−４のそれぞれをプロセッサ群内の全てのプロセッサに割り当てることして、この試験プログラムと負荷プログラムの割付状態で長時間の負荷試験を実行する。
【０１３９】
図２５は第２負荷試験割付部４０−２による他の処理説明であり、この処理にあっては試験プログラムを配置するプロセッサ群６４−１のプロセッサ１４−１に試験プログラム２６−１を割付けると同時に、プロセッサ１４−２〜１４−４については２つずつの試験プログラム２６−２１，２６−２２、試験プログラム２６−３１，２６−３２及び試験プログラム２６−４１，２６−４２を割付けて実行させ、同時に、試験プログラムを配置しないプロセッサ群６４−２〜６４−４についても、それぞれ２つの負荷プログラム２８−２１，２８−２２、負荷プログラム２８−３１，２８−３２及び負荷プログラム２８−４１，２８−４２を割付けて実行させている。
【０１４０】
ここで図２４と図２５の負荷試験を対比した場合、図２５の方が負荷効果が大きいことから、こちらを優先して長時間負荷試験を実行させる。
【０１４１】
なお、図２２乃至図２５におけるプロセッサ群ごとの試験プログラム及び負荷プログラムの割付けによる長時間の負荷試験は一例であり、負荷効果が最大となるように実行可能なチューニングされた負荷試験組合せプログラムを選択して長時間負荷試験を行うことになる。
【０１４２】
図２６乃至図２９は本実施形態の試験プログラムによる処理手順の詳細を示したフローチャートであり、図１を参照して説明すると次のようになる。
【０１４３】
図２６において、まずステップＳ１で試験対象とするデータ処理システム１０の接続機構にハードウェア実装上の接続特性に相違のないことが明らかか否か判別する。この処理は図６のステップＳ１の処理と同じである。
【０１４４】
ハードウェア実装上の接続特性に相違のないことが明らかな場合は、ステップＳ２から図２７のステップＳ１４に示す第１負荷試験実行部２２による処理を実行する。このステップＳ２〜Ｓ１４の処理は、図６のステップＳ２〜Ｓ４の処理を詳細に示したものである。
【０１４５】
第１負荷試験実行部２２による処理にあっては、ステップＳ２で、例えば図７（Ａ）に示したように、全プロセッサ１４−１〜１４−８で試験プログラム２６−１を実行して実行時間を測定する。次にステップＳ３で、例えば図７（Ｂ）に示すように、１台のプロセッサ１４−８で負荷プログラム２８−１を実行し、残りの全プロセッサ１４−１〜１４−７で試験プログラム２６−１を実行して実行時間を測定する。
【０１４６】
続いてステップＳ５で負荷プログラムと組み合わせた試験プログラムの実行時間が試験プログラムのみの実行時間より長いか否か比較判定し、長ければ、ステップＳ６で負荷効果ありと判定して試験プログラムと負荷プログラムの負荷試験組合せプログラムを決定する。
【０１４７】
ステップＳ５で負荷効果が得られなかった場合には、ステップＳ４で別の負荷プログラムを選択して、ステップＳ３からの処理を繰り返す。このステップＳ２〜Ｓ５の処理が、図１の負荷試験組合せ決定部３０−１による処理となる。
【０１４８】
次にステップＳ７で、チューニング部３４−１により例えば図９に示したように全プロセッサ１４−１〜１４−８を対象に負荷プログラムを実行するプロセッサ数を順次増加して実行時間を測定する。ステップＳ８で実行時間が飽和した場合には、ステップＳ９で、飽和時の最小プロセッサ台数をステップＳ６で決定した試験プログラムと負荷プログラムの組合せからなる負荷試験組合せプログラムに付加してチューニングする。
【０１４９】
一方、ステップＳ８で実行時間が飽和しなかった場合には、ステップＳ１０で負荷割付用の全プロセッサ数を試験プログラムと負荷プログラムを組み合わせた負荷試験組合せプログラムに付加してチューニングする。
【０１５０】
続いて図２７のステップＳ１１に進み、負荷試験組合せプログラムの最小プロセッサ数が負荷割付用の全プロセッサを使い切るか否か判定し、使い切る場合にはステップＳ１３に進み、例えば図１１（Ａ）に示したように１台のプロセッサ１４−１で試験プログラム２６−１を実行し、残りの全プロセッサ１４−２〜１４−８で負荷プログラム２８−１を実行するプログラム割付けを行って、高負荷試験を長時間実行する。
【０１５１】
一方、ステップＳ１１で負荷試験組合せプログラムの最小プロセッサ数が負荷割付用の全プロセッサを使い切らない場合には、ステップＳ１２で同一構成の負荷試験組合せプログラムで実行可能な試験プログラムが複数存在するか否かチェックし、複数存在する場合にはステップＳ１４に進み、例えば図１２（Ａ）に示すように複数のプロセッサ１４−１，１４−２に試験プログラム２６−１，２６−２を割り付け、残りの全プロセッサ１４−３〜１４−８に負荷プログラム２８−１を割り付けて、高負荷試験を長時間実行する。
【０１５２】
一方、ステップＳ１２で同一構成の負荷試験組合せプログラムで実行可能な試験プログラムが複数存在せずに１つしかない場合には、ステップＳ１３に進み、図１１（Ａ）に示したように１台のプロセッサで試験プログラムを実行し、残りの全てのプロセッサで負荷プログラムを実行する高負荷試験を長時間実行する。
【０１５３】
再び図２６を参照するに、ステップＳ１で試験対象とするデータ処理システムの接続機構のハードウェア構成上の接続特性に相違がないことが不明な場合には、図２８のステップＳ１５から図２９のステップＳ２９の処理を実行する。このステップＳ１５〜Ｓ２９の処理は図１の管理装置１２に設けた第２負荷試験実行部２４の処理であり、図６のステップＳ５〜Ｓ８の処理手順の詳細を示すことになる。
【０１５４】
図２８のステップＳ１５にあっては、図１３のように、全プロセッサ１４−１〜１４−１６で試験プログラム２６−１を実行して実行時間を測定し、次にステップＳ１６で図１５のようにプロセッサを変えながら１台のプロセッサで負荷プログラムを実行し、残りの全プロセッサで試験プログラムを実行して実行時間を測定する。
【０１５５】
続いてステップＳ１７で負荷プログラムと組み合わせた試験プログラムの実行時間が試験プログラムのみの実行時間より長いか否か判定し、長ければ負荷効果ありとして、ステップＳ１９で、この試験プログラムと負荷プログラムの組合せを有効として負荷試験組合せプログラムを決定する。
【０１５６】
ステップＳ１７で負荷効果がなかった場合には、ステップＳ１８で別の負荷プログラムを選択してステップＳ１６からの処理を繰り返す。このステップＳ１５〜Ｓ１８の処理が、図１の第２負荷試験実行部２４に設けた負荷試験組合せ決定部３０−２による処理となる。
【０１５７】
次にステップＳ２０で、試験プログラムと負荷プログラムの組合せ実行による実行時間が特定の範囲にあるプロセッサを集めて、例えば図１７のようにプロセッサ群６４−１〜６４−４にまとめる接続特性分類処理を行い、プロセッサ群を構成する。
【０１５８】
続いてステップＳ２１で、図１９に示したように、構成したプロセッサ群におけるプロセッサの台数が最小の２nの整数倍数Ｅの整数倍となるように補正する。このステップＳ２０，Ｓ２１の処理が、図１の接続特性分類部３２による処理となる。
【０１５９】
次にステップＳ２２で、分類されたプロセッサ群を対象に負荷プログラムを実行するプロセッサ数を順次増加して試験プログラムの実行時間を測定する。この処理は、実際には例えば図２０または図２１に示したように、プロセッサ群の全プロセッサに負荷プログラムを割付けた状態で負荷プログラムの実行するプロセッサ数を順次減らしながら、試験プログラムの実行時間を測定する。
【０１６０】
続いてステップＳ２３で実行時間が飽和したか否か判別し、飽和した場合には、ステップＳ２４で負荷試験組合せプログラムに飽和時の最小プロセッサ数を付加してチューニングする。一方、実行時間が飽和しなかった場合には、ステップＳ２５で負荷試験組合せプログラムに負荷割付用の全プロセッサ数を最小プロセッサ数として付加してチューニングする。このステップＳ２２〜Ｓ２５の処理は、図１のチューニング部３４−２の処理となる。
【０１６１】
次に図２９のステップＳ２６に進み、試験プログラムが存在するプロセッサ群についてチューニングされた負荷試験組合せプログラムの最小プロセッサ数が負荷割付用の全プロセッサを使い切るか否か判定する。使い切る場合にはステップＳ２８に進み、例えば図２２のように、試験プログラムが存在するプロセッサ群６４−１は１台のプロセッサ１４−１に試験プログラム２６−１を割り付け、残りの全プロセッサ１４−２〜１４−４については負荷プログラム２８−１を割り付ける。
【０１６２】
更に、その他のプロセッサ群６４−２〜６４−４については、それぞれの負荷試験組合せプログラムから得られた負荷プログラム２８−２，２８−３，２８−４を割り付け、この状態で高負荷試験を長時間実行させる。
【０１６３】
一方、ステップＳ２６で試験プログラムが存在するプロセッサ群について負荷試験組合せプログラムの最小プロセッサ数が負荷割付用の全プロセッサを使い切らない場合には、ステップＳ２７に進み、同一構成の負荷試験組合せプログラムで実行可能な試験プログラムが複数存在するか否か判別し、複数存在する場合にはステップＳ２９に進む。
【０１６４】
ステップＳ２９にあっては、例えば図２４に示したように試験プログラムが存在するプロセッサ群６４−１については、例えば４つの試験プログラム２６−１〜２６−４があったとすると、複数のプロセッサ１４−１〜１４−４のそれぞれに試験プログラム２６−１〜２６−４を割り付け、この場合、試験プログラムの数がプロセッサ群６４−１の全プロセッサ分ない場合には、残りのプロセッサについては負荷プログラムを割り付ける。
【０１６５】
その他のプロセッサ群６４−２〜６４−４については、それぞれの負荷試験組合せプログラムを全プロセッサに割り付け、この割付状態で高負荷試験を長時間実行することになる。このステップＳ２６〜Ｓ２９の処理は図１の第１負荷試験割付部３８−２及び第２負荷試験割付部４０−２により行われることになる。
【０１６６】
なお、上記の実施形態にあっては、負荷試験を開始する際に、例えば図６のステップＳ１に示すように、試験対象とするデータ処理システムの接続機構について接続機構のハードウェア配置上の接続特性に相違がないことが明らかか不明かを判定し、明らかな場合と不明な場合に分けて処理を行うようにしているが、このような接続機構における接続特性の相違の有無の判定処理を行わず、全て接続機構における接続特性は不明とし、ステップＳ４〜Ｓ８の処理、即ち図１の第２負荷試験実行部２４のみによる処理を行うようにしてもよい。
【０１６７】
この第２負荷試験実行部２４のみによる処理にあっては、接続特性分類部３２による負荷効果を確認する試験で得られた試験プログラム実行時間の分布から、実行時間のある範囲で分けることで、プロセッサ群にまとめる処理を行うことができ、このプロセッサ群にまとめる処理を行った際にプロセッサ群が1つしかできなかった場合は、第１負荷試験実行部２２が対象とする図２のデータ処理システム１０−１や図３のデータ処理システム１０−２の接続特性に相違のない接続機構を対象とした処理となり、全プロセッサを１つのプロセッサ群とした処理を実行することで、実質的に第１負荷試験実行部２２と同じ処理を行うことができる。
【０１６８】
もちろん図２または図３のように接続機構に接続特性の相違がないことが予め明らかな場合には、これを接続特性判定部２０の処理として例えばオペレータに対する質問要求に対する回答として取り込んで判定することで、第２負荷試験実行部２４における接続特性分類部３２による処理を必要としない分だけ処理が簡単にできるメリットはある。
【０１６９】
なお本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【０１７０】
ここで本発明の特徴をまとめて列挙すると次の付記のようになる。
（付記）
（付記１）
複数のプロセッサを１又は複数の接続機構により相互に接続したデータ処理システムの試験方法に於いて、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
前記接続機構の接続特性に相違がない場合、全プロセッサを対象に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第１負荷試験実行ステップと、
前記接続機構の接続特性に相違がある場合、接続特性の相違に応じて分類された複数のプロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第２負荷試験実行ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。（１）
【０１７１】
（付記２）
付記１記載のデータ処理システムの試験方法に於いて、前記第１負荷試験実行ステップは、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ数を求め、前記最小プロセッサ数を前記判定結果を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。（２）
【０１７２】
（付記３）
付記２記載のデータ処理システムの試験方法に於いて、前記負荷試験割付ステップは、
チューニングされた前記負荷試験組合せプログラムの前記最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切る場合、又は全プロセッサを使い切らずに且つ前記試験プログラムが１つしかない場合、前記試験プログラムを１台のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付けて長時間の負荷試験を実行する第１負荷試験割付ステップと、
チューニングされた前記負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切らず且つ同一構成の前記負荷試験組合せプログラムに属する前記試験プログラムが複数存在する場合、前記複数の試験プログラムを複数のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付けて長時間の負荷試験を実行する第２負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。
【０１７３】
（付記４）
付記１記載のデータ処理システムの試験方法に於いて、前記第２負荷試験実行ステップは、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、前記負荷プログラムを実行するプロセッサを変化させて前記試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをまとめて複数のプロセッサ群に分類する接続特性分類ステップと、
前記負荷試験組合せプログラムについて、前記プロセッサ群毎に、１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。（３）
【０１７４】
（付記５）
付記４記載のデータ処理システムの試験方法に於いて、前記負荷試験割付ステップは、
試験プログラムが存在するプロセッサ群のチューニングされた前記負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切る場合、又は全プロセッサを使い切らずに且つ前記試験プログラムが１つしかない場合、前記試験プログラムをプロセッサ群の１台のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付け、残りのプロセッサ群については、チューニングされたそれぞれの前記負荷試験組合せプログラムの負荷プログラムを全プロセッサに割付けて長時間の負荷試験を実行する第１負荷試験割付ステップと、
試験プログラムが存在するプロセッサ群のチューニングされた前記負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切らず且つ同一構成の前記負荷試験組合せプログラムに属する前記試験プログラムが複数存在する場合、前記複数の試験プログラムを複数のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付け、残りのプロセッサ群については、チューニングされたそれぞれの前記負荷試験組合せプログラムの負荷プログラムを全プロセッサに割付けて長時間の負荷試験を実行する第２負荷試験割付ステップと、
を備えたことを特徴とするデータ伝送システムの試験方法。
【０１７５】
（付記６）
付記４記載のデータ処理システムの試験方法に於いて、前記接続特性分類ステップは、
特定の範囲の実行時間に応じて分類された複数のプロセッサ群のプロセッサ数から、最小の２nの整数倍数Ｅを導出し、前記整数倍数Ｅの整数倍となるように各プロセッサ群のプロセッサ数を補正することを特徴とするデータ処理システムの試験方法。
【０１７６】
（付記７）
付記６記載のデータ処理システムの試験方法に於いて、前記接続特性分類ステップは、特定の範囲の実行時間に応じて分類された複数のプロセッサ群のプロセッサ数が前記整数倍数Ｅの整数倍とならない場合、時間軸上で隣接するプロセッサ群の間で実行時間の近いプロセッサを移動してプロセッサ数を補正することを特徴とするデータ処理システムの試験方法。
【０１７７】
（付記８）
付記２又は４記載のデータ処理システムの試験方法に於いて、前記負荷プログラムは負荷効果の異なる少なくとも２つの負荷プログラムを含むことを特徴とするデータ処理システムの試験方法。
【０１７８】
（付記９）
付記１記載のデータ処理システムの試験方法に於いて、
前記試験プログラムは、前記プロセッサによるデータ参照及びデータ書込みを検証する試験命令を実行して実行時間を測定するプログラムであり、
前記負荷プログラムは、前記プロセッサから前記接続機構にメモリ排他制御、メモリインタリーブ制御、バスアビトレーション制御、外部入出力制御を含む動作要求を出してハードウェア動作上の影響を与える負荷命令を実行するプログラムであることを特徴とするデータ処理システムの試験方法。
【０１７９】
（付記１０）
ハードウェア実装上の接続特性に相違がない１又は複数の接続機構により複数のプロセッサを相互に接続したデータ処理システムの試験方法に於いて、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記判定結果を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。
【０１８０】
（付記１１）
ハードウェア実装上の接続特性に相違をもつ複数の接続機構により複数のプロセッサを相互に接続したデータ処理システムの試験方法に於いて、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、前記負荷プログラムを実行するプロセッサを変化させて前記試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをまとめて複数のプロセッサ群に分類する接続特性分類ステップと、
前記負荷試験組合せプログラムについて、前記プロセッサ群毎に、１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。
【０１８１】
（付記１２）
複数のプロセッサを１又は複数の接続機構により相互に接続したデータ処理システムを管理するコンピュータに、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
前記接続機構の接続特性に相違がない場合、全プロセッサを対象に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第１負荷試験実行ステップと、
前記接続機構の接続特性に相違がある場合、接続特性の相違に応じて分類された複数のプロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第２負荷試験実行ステップと、
を実行させることを特徴とする試験プログラム。（４）
【０１８２】
（付記１３）
付記１２記載の試験プログラムに於いて、前記第１負荷試験実行ステップは、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記判定結果を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とする試験プログラム。
【０１８３】
（付記１４）
付記１３記載の試験プログラムに於いて、前記負荷試験割付ステップは、
チューニングされた前記負荷試験組合せプログラムの前記最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切る場合、又は全プロセッサを使い切らずに且つ前記試験プログラムが１つしかない場合、前記試験プログラムを１台のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付けて長時間の負荷試験を実行する第１負荷試験割付ステップと、
チューニングされた前記負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切らず且つ同一構成の前記負荷試験組合せプログラムに属する前記試験プログラムが複数存在する場合、前記複数の試験プログラムを複数のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付けて長時間の負荷試験を実行する第２負荷試験割付ステップと、
を備えたことを特徴とする試験プログラム。
【０１８４】
（付記１５）
付記１２記載の試験プログラムに於いて、前記第２負荷試験実行ステップは、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、前記負荷プログラムを実行するプロセッサを変化させて前記試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをまとめて複数のプロセッサ群に分類する接続特性分類ステップと、
前記負荷試験組合せプログラムについて、前記プロセッサ群毎に、１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とする試験プログラム。
【０１８５】
（付記１６）
付記１４記載の試験プログラムに於いて、前記負荷試験割付ステップは、
試験プログラムが存在するプロセッサ群のチューニングされた前記負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切る場合、又は全プロセッサを使い切らずに且つ前記試験プログラムが１つしかない場合、前記試験プログラムをプロセッサ群の１台のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付け、残りのプロセッサ群については、チューニングされたそれぞれの前記負荷試験組合せプログラムの負荷プログラムを全プロセッサに割付けて長時間の負荷試験を実行する第１負荷試験割付ステップと、
試験プログラムが存在するプロセッサ群のチューニングされた前記負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切らず且つ同一構成の前記負荷試験組合せプログラムに属する前記試験プログラムが複数存在する場合、前記複数の試験プログラムを複数のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付け、残りのプロセッサ群については、チューニングされたそれぞれの前記負荷試験組合せプログラムの負荷プログラムを全プロセッサに割付けて長時間の負荷試験を実行する第２負荷試験割付ステップと、
を備えたことを特徴とする試験プログラム。
【０１８６】
（付記１７）
付記１５記載の試験プログラムに於いて、前記接続特性分類ステップは、
特定の範囲の実行時間に応じて分類された複数のプロセッサ群のプロセッサ数から、最小の２nの整数倍数Ｅを導出し、前記整数倍数Ｅの整数倍となるように各プロセッサ群のプロセッサ数を補正することを特徴とする試験プログラム。
【０１８７】
（付記１８）
付記１７記載の試験プログラムに於いて、前記接続特性分類ステップは、特定の範囲の実行時間に応じて分類された複数のプロセッサ群のプロセッサ数が前記整数倍数Ｅの整数倍とならない場合、時間軸上で隣接するプロセッサ群の間で実行時間の近いプロセッサを移動してプロセッサ数を補正することを特徴とする試験プログラム。
【０１８８】
（付記１９）
付記１３又は１５記載の試験プログラムに於いて、前記負荷プログラムは負荷効果の異なる少なくとも２つの負荷プログラムを含むことを特徴とする試験プログラム。
【０１８９】
（付記２０）
付記１２記載の試験プログラムに於いて、
前記試験プログラムは、前記プロセッサによるデータ参照及びデータ書込みを検証する試験命令を実行して実行時間を測定するプログラムであり、
前記負荷プログラムは、前記プロセッサから前記接続機構にメモリ排他制御、メモリインタリーブ制御、バスアビトレーション制御、外部入出力制御を含む動作要求を出してハードウェア動作上の影響を与える負荷命令を実行するプログラムであることを特徴とする試験プログラム。
【０１９０】
（付記２１）
ハードウェア実装上の接続特性に相違がない１又は複数の接続機構により複数のプロセッサを相互に接続したデータ処理システムを管理するコンピュータに、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記判定結果を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を実行させることを特徴とする試験プログラム。
【０１９１】
（付記２２）
ハードウェア実装上の接続特性に相違をもつ複数の接続機構により複数のプロセッサを相互に接続したデータ処理システムを管理するコンピュータに、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、前記負荷プログラムを実行するプロセッサを変化させて前記試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをまとめて複数のプロセッサ群に分類する接続特性分類ステップと、
前記負荷試験組合せプログラムについて、前記プロセッサ群毎に、１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を実行させることを特徴とする試験プログラム。
【０１９２】
（付記２３）
複数のプロセッサを１又は複数の接続機構により相互に接続したデータ処理システムの試験装置に於いて、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定部と、
前記接続機構の接続特性に相違がない場合、全プロセッサを対象に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第１負荷試験実行部と、
前記接続機構の接続特性に相違がある場合、接続特性の相違に応じて分類された複数のプロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第２負荷試験実行部と、
を実行させることを特徴とする試験装置。（５）
【０１９３】
（付記２４）
付記２３記載の試験装置に於いて、前記第１負荷試験実行部は、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定部と、
前記負荷試験組合せプログラムについて、１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記判定結果を前記負荷試験組合せプログラムに付加してチューニングするチューニング部と、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付部と、
を備えたことを特徴とする試験装置。
【０１９４】
（付記２５）
付記２３記載の試験装置に於いて、前記第２負荷試験実行部は、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、１台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定部と、
前記負荷試験組合せプログラムについて、前記負荷プログラムを実行するプロセッサを変化させて前記試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをまとめて複数のプロセッサ群に分類する接続特性分類部と、
前記負荷試験組合せプログラムについて、前記プロセッサ群毎に、１台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記負荷試験組合せプログラムに付加してチューニングするチューニング部と、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付部と、
を備えたことを特徴とする試験装置。
【図面の簡単な説明】
【０１９５】
【図１】本発明によるデータ処理システム試験方法の実施形態を示した機能構成のブロック図
【図２】接続機構の接続特性に相違がないことが明らかなデータ処理システムの説明図
【図３】接続機構の接続特性に相違がないことが明らかな他のデータ処理システムの説明図
【図４】接続機構の接続特性に相違があるデータ処理システムの説明図
【図５】本実施形態の試験プログラムが実行されるコンピュータのハードウェア環境のブロック図
【図６】本実施形態の試験方法による処理手順を示したフローチャート
【図７】接続特性に相違がない場合の試験プログラムと負荷プログラムの組合せを決定する処理の説明図
【図８】試験プログラムと負荷プログラムの組合せ処理の測定結果一覧の説明図
【図９】接続特性に相違がない場合の負荷試験組合せプログラムのチューニング処理の説明図
【図１０】チューニング処理における負荷プログラム実行プロセッサ数と試験プログラムの実行時間の関係の説明図
【図１１】接続特性に相違がない場合のチューニング処理で求めた最小プロセッサ数が負荷割当用の全プロセッサを使い切った場合の負荷試験実行時のプログラム割付け処理の説明図
【図１２】接続特性に相違がない場合のチューニング処理で求めた最小プロセッサ数が負荷割当用の全プロセッサを使い切らない場合の負荷試験実行時のプログラム割付け処理の説明図
【図１３】接続特性に相違がある場合の試験プログラム実行時間を測定する処理の説明図
【図１４】試験プログラムの実行時間の測定結果一覧の説明図
【図１５】接続特性に相違がない場合の試験プログラムと負荷プログラムの組合せを決定する処理の説明図
【図１６】図１５による試験プログラムと負荷プログラムの組合せ処理の測定結果一覧の説明図
【図１７】図１６の試験プログラムの実行時間からプロセッサ群を求める接続特性分類処理の説明図
【図１８】図１７の接続特性分類処理で生成されたプロセッサ群の説明図
【図１９】分類されたプロセッサ群の補正処理の説明図
【図２０】接続特性に相違がある場合のプロセッサ群毎に行う負荷試験組合せプログラムのチューニング処理の説明図
【図２１】接続特性に相違がある場合のプロセッサ群毎に行う負荷試験組合せプログラムの他のチューニング処理の説明図
【図２２】図２０のチューニング処理で求めた最小プロセッサ数が負荷割当用の全プロセッサを使い切った場合のプロセッサ群に対する負荷試験実行時のプログラム割付け処理の説明図
【図２３】図２１のチューニング処理で求めた最小プロセッサ数が負荷割当用の全プロセッサを使い切った場合の負荷試験実行時のプログラム割付け処理の説明図
【図２４】チューニング処理で求めた最小プロセッサ数が負荷割当用の全プロセッサを使い切らない場合の負荷試験実行時のプログラム割付け処理の説明図
【図２５】チューニング処理で求めた最小プロセッサ数が負荷割当用の全プロセッサを使い切らない場合の負荷試験実行時のプログラム割付け処理の説明図
【図２６】本実施形態の試験方法による処理手順の詳細を示したフローチャート
【図２７】図２６に続く処理手順の詳細を示したフローチャート
【図２８】図２７に続く処理手順の詳細を示したフローチャート
【図２９】図２８に続く処理手順の詳細を示したフローチャート
【符号の説明】
【０１９６】
１０，１０−１〜１０−３：データ処理システム
１２：管理装置
１４−１〜１４−１６：プロセッサ
１５−１〜１５−１６：キャッシュ装置
１６，１６−１〜１６−４：接続機構
１８−１〜１８−４：メモリ
２０：接続特性判定部
２２：第１負荷試験実行部
２４：第２負荷試験実行部
２５：ネットワークパス
２６：試験プログラムファイル
２６−１〜２６−４，２６−２１〜２６−４２：試験プログラム
２８：負荷プログラムファイル
２８−１〜２８−４，２８−２１，２８−２２，２８−３１，２８−３２，２８−４１，２８−４２：負荷プログラム
３０−１，３０−２：負荷試験組合せ決定部
３２：接続特性分類部
３４−１，３４−２：チューニング部
３６−１，３６−２：負荷試験割付部
３８−１，３８−２：第１負荷試験割付部
４０−１，４０−２：第２負荷試験割付部
４２：ＣＰＵ
４４：バス
４６：ＲＡＭ
４８：ＲＯＭ
５０：ハードディスクドライブ
５２：デバイスインタフェース
５４：キーボード
５６：マウス
５８：ディスプレイ
６０：ネットワークアダプタ
６４−１〜６４−４：プロセッサ群
【図１】
0004623592.tif 000002
【図２】
0004623592.tif 000003
【図３】
0004623592.tif 000004
【図４】
0004623592.tif 000005
【図５】
0004623592.tif 000006
【図６】
0004623592.tif 000007
【図７】
0004623592.tif 000008
【図８】
0004623592.tif 000009
【図９】
0004623592.tif 000010
【図１０】
0004623592.tif 000011
【図１１】
0004623592.tif 000012
【図１２】
0004623592.tif 000013
【図１３】
0004623592.tif 000014
【図１４】
0004623592.tif 000015
【図１５】
0004623592.tif 000016
【図１６】
0004623592.tif 000017
【図１７】
0004623592.tif 000018
【図１８】
0004623592.tif 000019
【図１９】
0004623592.tif 000020
【図２０】
0004623592.tif 000021
【図２１】
0004623592.tif 000022
【図２２】
0004623592.tif 000023
【図２３】
0004623592.tif 000024
【図２４】
0004623592.tif 000025
【図２５】
0004623592.tif 000026
【図２６】
0004623592.tif 000027
【図２７】
0004623592.tif 000028
【図２８】
0004623592.tif 000029
【図２９】
0004623592.tif 000030