(57)【特許請求の範囲】
【請求項１】
半導体基材のケミカルメカニカルプラナリゼーションに有用な水性スラリーであって、酸化剤０．１〜１０重量％、５〜１５０nmの平均粒度を有するシリカ粒子０．１〜１５重量％、ポリビニルピロリドン（ＰＶＰ）０．０５〜０．８重量％、少なくとも１種の非鉄金属の除去速度を下げるためのベンゾトリアゾール０．０１〜５重量％、前記非鉄金属のための錯化剤としてのクエン酸０．００１〜５重量％及び残余としての水ならびに不可避的な不純物を含み、前記ＰＶＰで前記シリカ粒子を被覆し、７．５〜１２のｐＨを有する水性スラリー（但し、式（１）：
【化１】
0004814784.tif 000007
（式中、ｍは１〜３の整数を表し、ｎは０〜２の整数を表し、この時（３−ｎ−ｍ）は０〜２の整数である。Ａは直鎖又は枝付きの炭素数１〜５のアルキレン基、フェニレン基又は置換フェニレン基を示し、Ｒ１、Ｒ２はそれぞれ独立に水素原子、置換基を有していてもよい炭素数１〜５の炭化水素基を示し、Ｒ３は置換基を有していてもよい炭素数１〜２０の炭化水素基を示す。また、Ｒ１とＲ３で環状構造を形成してもよく、Ｒ２とＲ３で環状構造を形成してもよく、ＡとＲ３で環状構造を形成してもよく、さらにＲ１、Ｒ２、Ｒ３、Ａはそれぞれ独立に環状構造を有していてもよい。）で表わされるアミンを含む水性スラリーを除く）。
【請求項２】
前記ＰＶＰの濃度が０．０５〜０．４重量％である、請求項１記載の水性スラリー。
【請求項３】
前記ＰＶＰの濃度が０．４〜０．８重量％である、請求項１記載の水性スラリー。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の背景
チップ製造への新たなlow-ｋ及び超low-ｋ絶縁材の導入は、ケミカルメカニカルプラナリゼーション（ＣＭＰ）にとって新たな挑戦を呈する。low-ｋ及び超low-ｋ材料の機械的強度は比較的低いため、ＣＭＰ中に加わる機械的な力がlow-ｋ膜を破断又はウェーハ基材から離層させるおそれがある。そのため、ＣＭＰは、その研磨装置を低めのダウンフォース、すなわち３psi（２０．７kPa）以下の力で使用する方向に移行している。低めのダウンフォースでの研磨装置の運転は、許容しうるウェーハ処理速度を容易にするために、研磨スラリーが増大した除去速度を有することを要する。
【０００２】
スラリー製造者が直面するもう一つの挑戦は、現在のlow-ｋ／超low-ｋ集積アーキテクチャがきわめて多様であり、ユーザ固有の目標に大きく依存するということである。いくつかの比較的簡単な集積スキームは、絶縁材料に対する低い選択比を有する従来のＣＭＰスラリーを使用する。これらのスラリーは、良好なトポグラフィー修正能力を有するが、過度な絶縁材及び金属の損失を誘発する傾向にある。この問題に加えて、金属トレンチ／ヴィア構造の高めのアスペクト比のために、いくつかの集積スキームでは、バリヤＣＭＰ中の金属損失を減らすために、より高い選択性のスラリーを要する。さらには、種々の膜のキャップ層を集積スキームに含める可能性が、余分なレベルの複雑さを与えている。
【０００３】
複雑な集積スキームから生じる困難に加えて、大部分の超low-ｋ材料は多孔質であり、スラリー汚染を受けやすい。多孔質絶縁材上への多孔質キャップ層の付着は、スラリーがlow-ｋ膜を汚染することを防ぐ。これに加えて、現在の超low-ｋ集積スキームは複数のキャップ層を含むことがある。たとえば、多くの超low-ｋ集積スキームは、二つのキャップ層、すなわち、犠牲的な上層と、絶縁材を保護する下層の下キャップとを用いる。これらの２キャップ層スキームの場合、バリヤlow-ｋスラリーは、バリヤを除去し、前の工程からのトポグラフィーを維持又は修正し、下にある超low-ｋに達する「パンチスルー」を生じさせることなく、犠牲的なキャップの上層を除去し、キャップの下層を維持しなければならない。これには、いくつかの異なる膜、すなわちバリヤ層、１種、おそらくは２種のキャップ材料、銅のような配線金属及びlow-ｋ絶縁膜の間での選択比制御が必要である。したがって、バリヤ、絶縁材、Ｃｕ膜及びキャップ層の間の選択比を制御する能力を有するスラリーが要望されている。
【０００４】
発明の記述
本発明は、半導体基材のケミカルメカニカルプラナリゼーションに有用な水性スラリーであって、酸化剤０．１〜２５重量％、２００nm未満の平均粒度を有するシリカ粒子０．１〜２０重量％、シリカ粒子を被覆するためのポリビニルピロリドン０．００５〜０．８重量％、少なくとも１種の非鉄金属の除去速度を下げるためのインヒビター０．０１〜１０重量％、非鉄金属のための錯化剤０．００１〜１０重量％及び残余としての水ならびに不可避的な不純物を含み、少なくとも７のｐＨを有する水性スラリーを提供する。
【０００５】
半導体基材を研磨する方法は、ａ）請求項１のスラリーを半導体基材に適用する工程、ｂ）２１kPa以下の、半導体基材に対する下向きの力を研磨パッドに加える工程、及びｃ）研磨パッドを用いて半導体基材を平坦化して、半導体基材からバリヤ材料を除去する工程を含む。
【０００６】
詳細な説明
シリカ含有スラリーへの制御された量のポリビニルピロリドン、すなわちＰＶＰの添加が、low-ｋ絶縁膜の選択的な除去速度の優れた制御を提供するということが見出された。具体的には、シリカＣＭＰスラリーへのＰＶＰの添加は、low-ｋ絶縁膜（通常は疎水性）及びハードマスクキャップ層膜の両方を研磨する能力を提供する。
【０００７】
研磨スラリーは酸化剤を０．１〜２５重量％含有する。酸化剤は、銅のようなウェーハの金属成分を酸化させるための剤である。本明細書では、すべての濃度を重量％で表す。有利には、スラリーは酸化剤を０．１〜１０重量％含有する。もっとも有利には、スラリーは酸化剤を０．５〜７．５重量％含有する。酸化剤は、多数の酸化性化合物、たとえば過酸化水素（Ｈ2Ｏ2）、一過硫酸塩、ヨウ素酸塩、過フタル酸マグネシウム、過酢酸及び他の過酸、過硫酸塩、臭素酸塩、過ヨウ素酸塩、硝酸塩、鉄塩、セリウム塩、Ｍｎ（III）、Ｍｎ（IV）及びＭｎ（VI）塩、銀塩、Ｃｕ塩、クロム塩、コバルト塩、ハロゲンならびに次亜塩素酸塩の少なくとも一種であることができる。さらには、酸化剤化合物の混合物を使用することがしばしば有利である。好ましいバリヤ金属研磨スラリーは過酸化水素酸化剤を含む。研磨スラリーが過酸化水素のような不安定な酸化剤を含有する場合、多くの場合、使用の時点で酸化剤を組成物に混入することが非常に有利である。
【０００８】
スラリーは、バリヤ金属を除去するためのコロイダルシリカ砥粒を０．１〜２０重量％含有する。有利には、スラリーはコロイダルシリカ砥粒を０．１〜１５重量％含有する。コロイダルシリカは２００nm未満の平均粒度を有する。有利には、コロイダルシリカは、水性スラリー中で５〜１５０nmの平均粒度を有する。もっとも有利には、コロイダルシリカは６〜１２０nmの平均粒度を有する。通常、粒度の増大がバリヤ除去速度を高める。しかし、コロイダルシリカ粒度の増大はまた、スラリーによる半導体ウェーハのスクラッチ発生を増加させる傾向がある。シリカ粒子の粒度に加えて、粒子の形状及びモホロジーがスクラッチ発生に影響を及ぼすこともある。
【０００９】
スラリーはまた、シリカ粒子を被覆するためのポリビニルピロリドン（ＰＶＰ）を０．００５〜０．８重量％含有する。本明細書に関して、シリカ粒子を被覆することは、ＰＶＰがスラリーのゼータ電位に計測可能な影響を及ぼすものと定義する。たとえば、ゼータ電位に対する計測可能な影響は、ＰＶＰを有するスラリーとＰＶＰを有しないスラリーとでゼータ電位に検出可能な差がある場合に生じる。ゼータ電位を計測するのに許容しうる具体的な装置は、Dispersion TechnologyのDT-1200である。有利には、スラリーはＰＶＰを０．０５〜０．８重量％含有する。適度なlow-ｋ除去速度でのバリヤ除去が要求される用途の場合、スラリーは、有利には、ＰＶＰを０．０５〜４重量％含有する。低いlow-ｋ除去速度でのバリヤ除去が要求される用途の場合、スラリーは、有利には、ＰＶＰを０．４〜０．８重量％含有する。
【００１０】
有利には、ＰＶＰは、ゼータ電位における少なくとも２ミリボルトの増大をスラリーに与える。ゼータ電位の増大はスラリーの安定性を下げるが、それはまた、スラリーのlow-ｋ除去速度を下げる。もっとも有利には、スラリーのＰＶＰは、ゼータ電位における少なくとも５ミリボルトの増大を与える。しかし、過度なＰＶＰは、コロイダルシリカの不可逆性の沈殿を結果的に生じさせることがある。本明細書に関して、不可逆性の沈殿とは、水溶液中で２分間攪拌した後でも沈殿状態のままのシリカのことである。有利には、ＰＶＰは、スラリーを室温で少なくとも３０日間貯蔵する間にシリカの１０％未満に不可逆性の沈殿を生じさせる。もっとも有利には、ＰＶＰは、スラリーを室温で少なくとも３０日間貯蔵する間に、シリカの２％未満しか不可逆性の沈殿を生じさせない。通常、不可逆性のシリカ沈殿の減少はスラリーのスクラッチ発生傾向を減らす。
【００１１】
合計０．０１〜１０重量％のインヒビターの添加が、非鉄金属、たとえば銅、銀、銅ベース合金及び銀ベース合金の除去速度を下げる。もっとも有利には、半導体ウェーハは銅を含む。有利には、インヒビターとしてはアゾールがある。アゾールインヒビターとしては、ベンゾトリアゾール（ＢＴＡ）、トリトリアゾール、イミダゾール及び他のアゾール化合物がある。もっとも有利には、スラリーはアゾールインヒビターを合計０．０１〜５重量％含有する。
【００１２】
水性スラリーは、バリヤ材料を除去するために少なくとも７のｐＨを有する。スラリーは、タンタル、窒化タンタル、チタン、窒化チタン及び他のバリヤ材料を除去するのに特に効果的である。もっとも有利には、スラリーは７．５〜１２のｐＨを有する。ヒドロキシイオンの供給源、たとえばアンモニア、水酸化ナトリウム又は水酸化カリウムがｐＨを塩基性領域に調節する。もっとも有利には、ヒドロキシイオンの供給源は水酸化カリウムである。
【００１３】
インヒビターに加えて、０．００１〜１０重量％の錯化剤が非鉄金属の沈殿を防止する。もっとも有利には、スラリーは錯化剤を０．００１〜５重量％含有する。典型的な錯化剤としては、酢酸、クエン酸、アセト酢酸エチル、グリコール酸、乳酸、リンゴ酸、シュウ酸、サリチル酸、ジエチルジチオカルバミド酸ナトリウム、コハク酸、酒石酸、チオグリコール酸、グリシン、アラニン、アスパラギン酸、エチレンジアミン、トリメチルジアミン、マロン酸、グルタル酸、３−ヒドロキシ酪酸、プロピオン酸、フタル酸、イソフタル酸、３−ヒドロキシサリチル酸、３，５−ジヒドロキシサリチル酸、没食子酸、グルコン酸、ピロカテコール、ピロガロール、タンニン酸及びこれらの塩がある。有利には、錯化剤は、酢酸、クエン酸、アセト酢酸エチル、グリコール酸、乳酸、リンゴ酸、シュウ酸からなる群より選択される。もっとも有利には、錯化剤はクエン酸である。
【００１４】
場合によっては、スラリーは、レベリング剤、たとえば塩化物、特に塩化アンモニウム、緩衝剤、分散剤及び界面活性剤を含有することができる。塩化アンモニウムは表面外観の改善を提供する。
【００１５】
有利には、スラリーは、２１kPa以下の下向きの力を研磨パッドに加えることによってスラリーを半導体基材に適用することにより、半導体基材を研磨する。下向きの力は、半導体基材に対する研磨パッドの力を表す。研磨パッドは、円形、ベルト形又はウェブ形態を有することができる。この低い下向きの力は、半導体基材を平坦化して半導体基材からバリヤ材料を除去するのに特に有用である。もっとも有利には、研磨は、１５kPa未満の下向きの力で実施する。
【００１６】
平坦化は、半導体基材からのlow-ｋ絶縁材料の除去速度の少なくとも５倍の除去速度で半導体基材からＴＥＯＳを除去することができる。配合によっては、平坦化は、半導体基材からのlow-ｋ絶縁材料の除去速度の少なくとも１０倍の除去速度で半導体基材からＴＥＯＳを除去することができる。これに加えて、平坦化は、半導体基材からのlow-ｋ絶縁材料の除去速度よりも高い除去速度で半導体基材からＳｉＣバリヤを除去することができる。
【００１７】
実施例
すべての試験で２００mmウェーハを使用した。これらのウェーハは、シートウェーハ除去速度を測定するため、ＴＥＯＳ二酸化ケイ素、窒化ケイ素、炭化ケイ素、炭素ドープ酸化物（ＣＤＯ）、窒化タンタル、タンタル及び電気めっき銅シートウェーハを含むものであった。low-ｋ絶縁材は、Novellusによって供給されるCORALCDOであった。加えて、トポグラフィーデータ収集データは、マイクロポーラス構造を含むRodel（登録商標）標準IC1010（商標）ポリウレタン研磨パッド又はPolitex（登録商標）Hi エンボスパッドのいずれかを使用して、International SematechのMIT 854-AZパターン付きウェーハを試験することから得たものであった。Applied MaterialsのMIRRA（登録商標）ＣＭＰ装置が研磨プラットフォームを提供した。
【００１８】
第一工程研磨は、すべてのパターン付きウェーハに関して、プラテン１上でのEternalのEPL2360研磨スラリーとIC1010パッド及びプラテン２上でのRodelのRLS3126反応性液（酸性無砥粒溶液）とIC1010パッドからなるものであった。プラテン３上での第二工程バリヤ層研磨は、RodelのPolitex Hi エンボス研磨パッド又はIC1010研磨パッドのいずれかを用いた。そして、プロセスは、２psi（１３．８kPa）又は３psi（２０．７kPa）のダウンフォースのいずれかを有し、それぞれ１２０及び１１４rpmを示したプラテン速度及びキャリヤ速度であった。スラリー流量は１８０ml/minにセットした。
【００１９】
研磨前及び研磨後の膜厚さの計測が、除去速度を計算するための基礎を提供した。KLA-Tencor SM300又はThermaWave Optiprobe 2600で、可視電磁法で光学的に透明な絶縁膜、たとえばＰＥＣＶＤ  ＴＥＯＳ  ＳｉＯ2、炭化ケイ素及び窒化ケイ素の厚さを測定した。４点探針ＣＤＥ  Resmap Thicknessで導電膜、たとえば窒化タンタル、タンタル及び銅の厚さを計測した。最後に、Dektak Vecco V200SLでパターン付きウェーハトポグラフィーデータを収集した。ゼータ電位計測は、Dispersion TechnologyのDT-1200装置で得られた値を反映する。本明細書は、すべての除去速度をÅ/minの単位で表す。
【００２０】
以下の表は、試験した研磨スラリーの化学組成を重量％で提供する。文字で示されたスラリーは比較スラリーを表し、数字で示されたスラリーは本発明のスラリーを表す。
【００２１】
【表１】
0004814784.tif 000002
【００２２】
実施例１
以下の表は、種々の半導体成分に関する３psi（２０．７kPa）のダウンフォースでの除去速度に対する影響を示す。
【００２３】
【表２】
0004814784.tif 000003
【００２４】
図１にグラフで示すＰＶＰの添加量は、ＰＶＰを欠くスラリーの場合、ＣＭＰ研磨加工がＴＥＯＳ（キャップ材料）及びlow-ｋ材料（ＣＤＯ）の両方を除去するということを示す。しかし、スラリーへのＰＶＰの添加は、スラリーがlow-ｋ膜に対してＴＥＯＳ膜を選択的に除去することを可能にする。したがって、この配合は、チップ製造者がケミカルメカニカルプラナリゼーションを提供し、かつlow-ｋ膜上で止めることを可能にする。たとえば、一部のデュアルハードマスク／キャップ集積スキームは、ＴＥＯＳキャップを除去する一方で、ＳｉＣ又はＣＤＯ層上で止めることを要する。これらの集積スキームの場合、高いＴＥＯＳ除去速度を有し、ＳｉＣ上で止めるスラリー４が優れた溶液を提供する。
【００２５】
実施例２
以下の表は、ＳｉＣウェーハの場合のＰＶＰの効果を確認し、ダウンフォースを２psi（１３．８kPa）に減らすことから生じる効果を示す。
【００２６】
【表３】
0004814784.tif 000004
【００２７】
実施例１で認められたように、ＣＤＯ除去速度はスラリー中のＰＶＰの増加とともに低下した。これに加えて、図２に示すように、ＰＶＰ添加はまた、ＳｉＣ除去速度を下げた。大部分の研磨スラリーの場合、ＣＤＯに対するＳｉＣの相対的硬さのせいで、ＳｉＣ除去速度は通常、ＣＤＯ除去速度よりもずっと低い。しかし、ＰＶＰ含有溶液は、ＣＤＯ除去速度よりも一般に高いＳｉＣ除去速度を示した。
【００２８】
実施例３
以下のシリーズは、シリカ８．５重量％を有するスラリーに関して、２psi（１３．８kPa）ダウンフォースでのＳｉＣ及びＣＤＯウェーハに対する一定の濃度の効果を評価する。
【００２９】
【表４】
0004814784.tif 000005
【００３０】
先の実施例で認められたように、ＰＶＰはＣＤＯ及びＳｉＣ除去速度を下げた。図３は、表４のスラリーの場合に達成されたlow-ｋ除去速度に対する劇的な効果を示す。
【００３１】
実施例４
表面の性質は、low-ｋ膜研磨に影響するもう一つの重要な特性である。具体的には、疎水面を形成するlow-ｋ絶縁材は浄化しにくい。しかし、スラリー中のＰＶＰはまた、改善された浄化のために、疎水性low-ｋ面を疎水性から親水性に変化させると思われる。これはまた、表面改質する界面活性剤の必要性を除くことにより、スラリーの性能に対して有意な利点を提供する。ＰＶＰの添加は、そのような表面改質剤をスラリーに添加する必要性を減らす又は除くと思われ、スラリーの界面活性剤の必要性の軽減はスラリーの安定性を改善する。表５は、ＰＶＰを用いる場合及びＰＶＰを用いない場合でのスラリーのぬれ方試験結果を提供する。
【００３２】
【表５】
0004814784.tif 000006
【００３３】
図４は、ＰＶＰなしでは、ＣＤＯウェーハの表面が、ＰＶＰ含有スラリーを用いて達成されるほど平滑ではないことを示す。図５は、ＰＶＰ添加がまた、ＴＥＯＳウェーハの表面品質を改善したことを示す。これに加えて、ＴＥＯＳを０．１重量％超まで増すことで、ＴＥＯＳウェーハの表面仕上げにおけるさらなる改善が提供された。しかし、銅ウェーハの表面品質に対するＰＶＰ含有スラリーの影響は一貫性を欠き、ほとんど利点がなかった。
【００３４】
実施例５
この実施例では、シリカを８．５重量％含有するスラリー（Ｂ、Ｄ及び８〜１２）、シリカを１２重量％含有するスラリー（Ａ、Ｃ及び１〜７）及びシリカを３０重量％含有する純粋なシリカスラリー（Klebosol 1498、Ｅ〜Ｋ）に関して、ゼータ電位に対するＰＶＰの影響を比較する。図６は、最小限の濃度のＰＶＰを用いて達成されたゼータ電位における劇的な増大をグラフにしたものである。加えて、この図は、スラリー組成に関連するゼータ電位のシフトを示す。
【００３５】
モジュラー式のバリヤ除去スラリーは、最終的なウェーハトポグラフィーを最適化するための、銅、キャップ層及び絶縁膜の相対除去速度の調節を容易にする。これは、バリヤ、銅、low-ｋ及びハードマスク／キャップ絶縁膜をはじめとするいくつかの異なる膜の間での選択的除去の制御を可能にする効能を提供する。その結果、これらの膜の間での選択比制御は、多数の集積スキーム及び要件を満たすことができる。たとえば、データは、バリヤ除去スラリーが１０：１以上のＴＥＯＳ：ＣＤＯの選択比を有することができることを示す。
【００３６】
ＰＶＰ含有スラリーは、low-ｋウェーハに効果的であり、キャップ膜（ＴＥＯＳ）を除去しなければならないが、ＳｉＣ又はＣＤＯ膜上で止めなければならない集積スキームの場合に特に効果的である。たとえば、スラリーは、バリヤ除去ののちウェーハのトポグラフィーを維持するように設計された高選択比スラリーを提供し、最小限のＩＬＤ損失で長いオーバーポリッシング時間を可能にする。スラリーは、ポリマー研磨パッド、特にマイクロポーラスなポリウレタンパッドと一緒に最小限のlow-ｋ又はキャップ除去を容易にする。スラリーは、デュアルトップハードマスク集積スキームに推奨される中庸の選択性のスラリーを提供する。これらの集積スキームは、トップハードマスクの完全な除去及びボトムハードマスクの最小限の除去を要する。低選択比スラリーは、Politex研磨パッド又はIC1010研磨パッドのいずれかを使用するトポグラフィーの修正及びlow-ｋ材料の平坦化を要するアーキテクチャと一緒に作用する。残念ながら、この低選択比スラリーの使用は、より高いＩＬＤ損失を結果的に生じさせるおそれがある。
【００３７】
要するに、モジュラー式のバリヤ除去スラリーは、銅又は銀、絶縁材料及びキャップの相対除去速度の調節の自在性を与えて、特定の集積スキームの場合にウェーハの最終的なトポグラフィー及び絶縁材／金属損失を最適化する。加えて、高いバリヤ除去速度は高いウェーハ処理を容易にする。さらには、ウェーハは、バリヤ除去工程中、絶縁材損失で譲歩することなくトポグラフィーの有意な減少を達成することができ、配合物は、低い欠陥率及び優れた表面品質を提供する。そして最後に、モジュラー式のバリヤ除去スラリーは、集積スキームを満たし、ＴＥＯＳ／ＳｉＣ及びＴＥＯＳ／ＣＤＯに関する十分な選択比でlow-ｋキャップ付き及びキャップなしの両パターン付きウェーハを平坦化するのに最良のスラリーを予測するためのモデル化を容易にする。
【図面の簡単な説明】
【００３８】
【図１】ＴＥＯＳ及びＣＳＯ（low-ｋ）の除去速度対ポリビニルピロリドン（ＰＶＰ）のグラフである。
【図２】ＴＥＯＳ及び炭化ケイ素の除去速度対ポリビニルピロリドン（ＰＶＰ）のグラフである。
【図３】ＴＥＯＳ、炭化ケイ素及びＣＤＯ（low-ｋ）除去速度対ポリビニルピロリドン（ＰＶＰ）のグラフである。
【図４】ＣＤＯ（low-ｋ）の粗さ対ポリビニルピロリドン（ＰＶＰ）のグラフである。
【図５】ＴＥＯＳの粗さ対ポリビニルピロリドン（ＰＶＰ）のグラフである。
【図６】３種の異なるスラリーに関するゼータ電位対ポリビニルピロリドン（ＰＶＰ）のグラフである。
【図１】
0004814784.tif 000008
【図２】
0004814784.tif 000009
【図３】
0004814784.tif 000010
【図４】
0004814784.tif 000011
【図５】
0004814784.tif 000012
【図６】
0004814784.tif 000013