(57)【特許請求の範囲】
【請求項１】
第１の絶縁膜と、
前記第１の絶縁膜上に設けられた第１の電極と、
前記第１の電極上に設けられた第２の絶縁膜と、
前記第２の絶縁膜に設けられた第１の開口部と、
前記第２の絶縁膜上に設けられ、且つ前記第１の開口部内において前記第１の電極上に設けられた発光層と、
前記発光層上に設けられた第２の電極と、を有し、
前記第１の絶縁膜には、第２の開口部が設けられており、
前記第２の絶縁膜には、第３の開口部が設けられており、
前記第２の開口部内であって前記第３の開口部内である位置に補助配線が設けられており、
前記補助配線の上面には前記発光層が設けられているとともに、前記補助配線の側面において前記補助配線と前記第２の電極とが電気的に接続している
ことを特徴とする発光装置。
【請求項２】
配線と、
前記配線上に設けられた第１の絶縁膜と、
前記第１の絶縁膜に設けられた第１の開口部と、
前記第１の絶縁膜上に設けられ、前記第１の開口部内において前記配線と電気的に接続する第１の電極と、
前記第１の電極上に設けられた第２の絶縁膜と、
前記第２の絶縁膜に設けられた第２の開口部と、
前記第２の絶縁膜上に設けられ、且つ前記第２の開口部内において前記第１の電極上に設けられた発光層と、
前記発光層上に設けられた第２の電極と、を有し、
前記第１の絶縁膜には、第３の開口部が設けられており、
前記第２の絶縁膜には、第４の開口部が設けられており、
前記第３の開口部内であって前記第４の開口部内である位置に補助配線が設けられており、
前記補助配線の上面には前記発光層が設けられているとともに、前記補助配線の側面において前記補助配線と前記第２の電極とが電気的に接続している
ことを特徴とする発光装置。
【請求項３】
請求項２において、前記補助配線は、前記配線と同一材料、且つ同一層に設けられていることを特徴とする発光装置。
【請求項４】
請求項１において、前記第３の開口部は、前記補助配線の前記側面が前記第２の絶縁膜の端部に接しないような径を有することを特徴とする発光装置。
【請求項５】
請求項２において、前記第３の開口部は、前記補助配線の前記側面が前記第１の絶縁膜の端部に接しないような径を有し、前記第４の開口部は、前記補助配線の前記側面が前記第２の絶縁膜の端部に接しないような径を有することを特徴とする発光装置。
【請求項６】
配線及び補助配線を形成し、
前記配線及び前記補助配線上に第１の絶縁膜を形成し、
前記第１の絶縁膜に第１の開口部及び第２の開口部を形成して、前記第１の開口部から前記配線を露出させ、且つ前記第２の開口部から前記補助配線を露出させ、
前記第１の開口部内において前記配線と電気的に接続する第１の電極を形成し、
前記第１の絶縁膜、前記第１の電極及び前記補助配線上に第２の絶縁膜を形成し、
前記第２の絶縁膜に第３の開口部及び第４の開口部を形成して、前記第３の開口部から前記第１の電極を露出させ、且つ前記第４の開口部から前記補助配線を露出させ、
前記第２の絶縁膜、前記第１の電極及び前記補助配線上に発光層を形成し、
前記発光層上に第２の電極を形成する発光装置の作製方法であって、
前記発光層は前記補助配線の上面に形成され、前記補助配線の側面と前記第２の電極とが電気的に接続することを特徴とする発光装置の作製方法。
【請求項７】
配線及び補助配線を形成し、
前記配線及び前記補助配線上に有機材料を有する溶液を塗布し、前記有機材料を加熱して焼成し、前記焼成された前記有機材料を露光して、第１の開口部及び第２の開口部を有する第１の絶縁膜を形成して、前記第１の開口部から前記配線を露出させ、且つ前記第２の開口部から前記補助配線を露出させ、
前記第１の開口部内において前記配線と電気的に接続する第１の電極を形成し、
前記第１の絶縁膜、前記第１の電極及び前記補助配線上に第２の絶縁膜を形成し、
前記第２の絶縁膜に第３の開口部及び第４の開口部を形成して、前記第３の開口部から前記第１の電極を露出させ、且つ前記第４の開口部から前記補助配線を露出させ、
前記第２の絶縁膜、前記第１の電極及び前記補助配線上に発光層を形成し、
前記発光層上に第２の電極を形成する発光装置の作製方法であって、
前記発光層は前記補助配線の上面に形成され、前記補助配線の側面と前記第２の電極とが電気的に接続することを特徴とする発光装置の作製方法。
【請求項８】
請求項６又は請求項７において、前記第２の開口部は、前記補助配線の前記側面が前記第１の絶縁膜の端部に接しないような径を有し、前記第４の開口部は、前記補助配線の前記側面が前記第２の絶縁膜の端部に接しないような径を有することを特徴とする発光装置の作製方法。
【請求項９】
請求項６乃至８のいずれか一において、前記補助配線は、前記配線と同時に形成されることを特徴とする発光装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を備えた表示装置及びその作製方法に関する。
【背景技術】
【０００２】
近年、発光素子や液晶素子を有する表示装置において、画面の大型化、高精細化が進み、信号線や走査線等の配線の数及び配線の長さが増大する傾向にある。そのため、配線抵抗による電圧降下の防止や、信号の書き込み不良や階調不良などを防止する必要がある。
【０００３】
そこで、発光素子が有する透明電極に、異方導電体を介して透明導電膜からなる補助配線を接続する構成がある（特許文献１参照）。特許文献１によると、透明電極の実効的な抵抗値を下げることができ、さらに発光素子に対して均一な電圧を加えることが可能となるため、表示ムラなどの表示不良を防ぐことができることが記載されている。
【特許文献１】特開２００２−３３１９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、特許文献１と異なる方法により、透明電極等の電極や配線の実効的な抵抗値を下げ、さらに発光素子に対して均一な電圧を加えることが可能となる表示装置を提供することを課題とする。
【０００５】
表示装置が有する発光素子は、発光層へ電圧を加えるために第１の電極及び第２の電極を有する。第２の電極は各発光素子、つまり各画素で共有することができるため、発光層上にパターニングすることなく成膜することができる。このような第２の電極は、発光層に対して均一な電圧を印加する必要がある。
【０００６】
また、ＴＦＴを代表とする半導体素子が設けられた基板と、対向する側に発光層からの光を射出する（以下、上面出射という）場合、第２の電極は透光性を有する必要がある。そのため、第２の電極は透明導電膜、例えばＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）を有する構成となる。しかし、透明導電膜の抵抗値は高かった。また第２の電極は、薄膜の金属膜を用いてもよいが、その薄さのため抵抗値は高くなってしまった。その結果、表示装置の低消費電力化を妨げとなることが懸念された。
【０００７】
特に表示装置が大型化するにつれ、発光層に均一な電圧を加えることが重要となってくるが、上述したように第２の電極の抵抗が高いため均一な電圧を加えることが難しくなる。さらに、表示装置の消費電力が増加することが懸念された。
【０００８】
そこで本発明は、第２の電極の実質的な抵抗値を下げ、発光素子へ均一な電圧を加えることが可能となる新たな構成を有する表示装置を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を鑑み本発明は、上記第２の電極を代表とする電極や配線に、導電膜（以下、補助配線と表記する）を接続することを特徴とする。
【００１０】
補助配線は、低抵抗材料を含むよう導電膜に形成すると好ましく、特に低抵抗化を図る必要のある電極や配線の抵抗より低い材料を含むように形成すると好ましい。具体的には、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、前記元素を主成分とする合金材料若しくは化合物材料、又はＩＴＯ、ＳｎＯ2等の透明導電膜を含むように形成することができる。また補助配線として、抵抗値の高さが懸念されるＩＴＯを用いる場合であっても、補助配線を設けることにより、第２の電極の実質的な抵抗値を下げることができる。
【００１１】
上述の補助配線は、スパッタリング法、プラズマＣＶＤ法、蒸着法、印刷法、又はスピンコート法により形成することができる。補助配線はマスクを用いて所定の形状とし、さらにドライエッチング法、ウェットエッチング法によりエッチングして所定の形状としてもよい。
【００１２】
特に本発明は、透明電極に接続する補助配線を新たに形成する特許文献１と異なり、半導体素子の電極や配線、信号線、走査線、又は電源線等の導電膜と同一層（同一レイヤ）に補助配線を形成することを特徴とする。又は半導体素子の電極や配線、信号線、走査線、又は電源線等の導電膜が設けられた絶縁膜上に補助配線を形成することを特徴とする。より好ましくは、半導体素子の電極や配線、信号線、走査線、又は電源線等の導電膜と同一材料を用いて補助配線を形成する。その結果、補助配線のための工程を設ける必要がなく、補助配線のためのマスクを増やすことがない。
【００１３】
半導体素子は、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。
【００１４】
例えば半導体素子としてＴＦＴを用いる場合、少なくとも半導体膜上に設けられたゲート電極を覆って設けられる第１の絶縁膜と、第１の絶縁膜上に設けられた第２の絶縁膜とを有する。絶縁膜を積層するにつれ、補助配線を設ける面積を広くすることができ、より低抵抗とすることができる。
【００１５】
第１の絶縁膜、及び第２の絶縁膜は、酸化珪素、窒化珪素若しくは窒化酸化珪素等の珪素を含む無機材料、又はポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）、若しくはレジスト等を含む有機材料から形成することができる。さらに平坦化を達成するため、ＣＭＰ（ケミカルメカニカルポリッシング）法等の物理的手段により第１の絶縁膜、第２の絶縁膜等を研磨してもよい。
【００１６】
外部回路と接続するための引き回される配線（以下、引き回し配線）に、補助配線を用いるとよい。引き回し配線は、外部回路との接続部分までパネルの外周に沿って設けられるため、抵抗がより低い補助配線で形成すると好ましい。
【００１７】
本発明は低抵抗化が要求される配線に対して、補助配線を接続すればよく、第２の電極（透明導電膜）に補助配線が接続される構成に限定されるものではない。
【００１８】
本発明は、発光素子を有する表示装置に対して補助配線を設けることに限定されず、液晶素子を有する表示層に対しても補助配線を設け、電極や配線の低抵抗化をはかってもよい。
【００１９】
本発明の補助配線により、第２の電極を代表とする電極や配線の実質的な抵抗値を下げることができる。実質的な抵抗値とは、電極や配線の合成抵抗を指す。その結果、表示装置における消費電力の低減、電極や配線による電圧降下の防止を達成することができる。
【００２０】
また配線抵抗による信号の書き込み不良や階調不良などを防止することができる。さらに第２の電極の場合、補助配線と接続することにより、電圧降下の発生が抑えられ、発光素子へ均一な所定電圧を加えることが可能となる。その結果、表示品質の向上を達成することができる。
【００２１】
特に大型表示装置において、電極や配線の実質的な抵抗値を下げる効果は顕著である。
【発明の効果】
【００２２】
表示装置における電極又は配線に補助配線を接続することにより、実質的な抵抗値を低減することができる。その結果、表示装置における消費電力の低減を達成することができる。
【００２３】
また配線抵抗による信号の書き込み不良や階調不良などを防止することができる。さらに、電圧降下の発生が抑えられ、発光素子へ均一な所定電圧を加えることが可能となる。その結果、表示品質の向上を達成することができる。
【００２４】
特に大型表示装置において、電極や配線の実質的な抵抗値を下げる効果は顕著である。
【発明を実施するための最良の形態】
【００２５】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２６】
（実施の形態１）
本実施の形態では、補助配線を有する表示装置の画素部の構成について説明する。
【００２７】
図１には、半導体素子の一例として多結晶シリコンを用いたｐチャネル型のＴＦＴ（多結晶ＴＦＴ）、第２の電極の一例として透明導電膜を採用し、第２の電極である透明導電膜が補助配線と接続する表示装置の画素部の構成を示す。
【００２８】
図１（Ａ）には、第２の電極が補助配線と接続し、補助配線は第１の電極と同一レイヤに形成される構成を示す。なお補助配線は、第１の電極と同一材料から形成しても、異なる材料から形成してもよい。
【００２９】
表示装置の画素部は、絶縁表面１０上に順次形成された、下地絶縁膜１１、半導体膜１２、ゲート絶縁膜１４、ゲート電極１５、保護膜２３、第１乃至第３の絶縁膜１６〜１８、発光層に電圧を加えるための第１の電極１９、発光層２０、及び第２の電極２１を有し、第１の電極１９と同一レイヤに補助配線２５を有する。
【００３０】
下地絶縁膜１１上に、非晶質半導体膜、例えば非晶質珪素膜を形成する。非晶質半導体膜を所定の形状にパターニングし、島状の半導体膜１２を形成する。下地絶縁膜１１は、珪素を有する絶縁膜を積層した構成、例えば酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜を積層した構成であってもよい。
【００３１】
半導体膜１２はレーザ、又は加熱により結晶化が施される。結晶化が施された半導体膜（結晶性半導体膜）上に、ゲート電極１５を形成する。ゲート電極１５は導電膜を積層した構成、例えばＴａＮ膜上にＷ膜を積層した構成であってもよい。ゲート電極１５をマスクとして自己整合的に不純物領域１３が形成されている。第１の絶縁膜１６は、例えば無機材料を有し、ゲート電極、及び半導体膜を覆うように形成されている。
【００３２】
その後ゲート電極１５を覆うように保護膜２３を形成した状態で加熱し、半導体膜の再結晶化を施すとよい。特にＣＶＤ法により保護膜２３を形成する場合、水素を多く含むように原料ガスを制御するとよい。
【００３３】
第１の絶縁膜１６に設けられたコンタクトホール（開口部）を介して、不純物領域１３に接続される配線（ソース配線、又はドレイン配線）２２が形成されている。また、配線と同一レイヤには信号線や電源線等が形成されている。第２の絶縁膜１７は、例えば無機材料を有し、配線、信号線、及び電源線等を覆うように形成されている。
【００３４】
第２の絶縁膜１７に設けられたコンタクトホールを介して、配線２２と接続するように、第１の電極１９を形成する。このとき、同一レイヤに補助配線２５を形成する。補助配線２５は上述した材料を用いて形成すればよい。第１の電極１９、及び補助配線２５を覆うように土手に相当する第３の絶縁膜１８を形成する。第３の絶縁膜１８は、例えば無機材料を有するように形成する。第３の絶縁膜１８に設けられた第１のコンタクトホールを介して、第１の電極１９上に発光層２０を形成する。
【００３５】
ＲＧＢの各色の発光層を塗り分けて形成しフルカラー表示としても、白色発光の発光層を全体に形成してもよい。白色発光の発光層を用いる場合、対向基板側にカラーフィルタや色変換層を用いることによりフルカラー表示としてもよい。また単色表示を行う場合、所定の色の発光層を形成したエリアカラー表示としてもよい。
【００３６】
そして、発光層２０を覆うように第２の電極２１を形成する。このとき、補助配線２５上方の第３の絶縁膜１８には、同時に第２のコンタクトホールが設けられており、第２のコンタクトホールを介して第２の電極２１と補助配線２５とが接続する。第２のコンタクトホールの形状は、ライン状、若しくはドット状、又はそれらの組み合わせとなるように形成することができる。
【００３７】
第１の電極１９、及び第２の電極２１は光の出射方向、及び半導体素子の極性に基づき陽極、又は陰極となりえる。本実施の形態では、第１の電極を陽極、第２の電極を陰極とし、第２の電極側に光が出射する場合で説明する。
【００３８】
この場合、陽極材料としては、仕事関数の大きい（仕事関数４．０ｅＶ以上）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陽極材料の具体例としては、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）の他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（ＴｉＮ）等を用いることができる。
【００３９】
一方、陰極材料としては、仕事関数の小さい（仕事関数３．８ｅＶ以下）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期律の１族または２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ2）の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、又はこれら金属を含む合金は、非常に薄く形成し、ＩＴＯ等の透明導電膜と積層して形成する。
【００４０】
これら陽極、及び陰極は蒸着法、スパッタリング法等により形成することができる。
【００４１】
第２の電極上には、スパッタ法（ＤＣ方式やＲＦ方式）により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または水素を含むＤＬＣ膜（Diamond Like Carbon）を有するパッシベーション膜２９を形成する。
【００４２】
このようにして表示装置の画素部を形成することができる。
【００４３】
図１（Ｂ）には、図１（Ａ）と異なり、補助配線２５が第２の絶縁膜１７上に設けられ、第４の絶縁膜を設ける表示装置の画素部の構成を示す。その他の構成は、図１（Ａ）と同様であるため、説明を省略する。
【００４４】
配線２２を覆うように第２の絶縁膜１７を形成し、コンタクトホールを形成する。第２の絶縁膜１７上に補助配線２５が設けられ、コンタクトホールにも補助配線２５が形成される。補助配線２５を覆うように第３の絶縁膜１８を形成し、コンタクトホールを形成する。第３の絶縁膜上、及びコンタクトホールに第１の電極１９が形成され、補助配線２５を介して配線２２と、第１の電極１９とが接続される。さらに第１の電極１９を覆うように土手に相当する第４の絶縁膜２６が形成される。
【００４５】
第１の電極１９上に発光層２０が形成され、発光層２０を覆うように第２の電極２１が形成される。このとき、第２の電極２１は、第２の絶縁膜１７、及び第３の絶縁膜１８に形成されたコンタクトホールを介して、補助配線２５と接続される。
【００４６】
第１乃至第３の絶縁膜の積層構成は図１（Ｂ）に限定されず、さらに絶縁膜を積層してもよい。図１（Ｂ）のように絶縁膜を積層する構成は、電極や配線等を形成するためのレイアウトの制限が少なく好ましい。特に、発光層を設ける面積の制限が少ないため、発光領域の大面積化が可能である。さらに補助配線を設ける面積の制限が少ないため、より大きな面積に補助配線を形成することができる。その結果、より低抵抗な電極や配線を提供することができ、消費電力を低減することができる。
【００４７】
以上、絶縁膜に無機材料を有する構成を説明したが、絶縁膜に有機材料を用いることもできる。有機材料は、無機材料と比較して平坦性が高い。またコンタクトホールを形成するためのエッチングを不要とすることができる場合もある。その結果、工程の削減、ゴミの削減ができる。なおアクリルやポリイミドといった有機材料は吸湿性の問題があるため、ＳｉＮ膜等の保護膜を設けると好ましい。またレジストは、アクリルやポリイミドといった有機材料と比べて吸湿性が低いためＳｉＮ膜等の保護膜を不要とすることができ好ましい。さらにアクリルやポリイミドと比べて低コストであり、露光して形成されるコンタクトホールの径が小さくなり好ましい。但しレジストは、有色性を有することが多いため、ＴＦＴを代表とする半導体素子が設けられた基板からの光を射出する下面出射型の表示装置に用いると好適である。
【００４８】
以下、有機材料としてレジストを用いて絶縁膜を形成する場合を図１（Ｃ）を用いて説明する。その他の構成は、図１（Ａ）と同様であるため、説明を省略する。
【００４９】
まず図１（Ａ）と同様に、配線２２まで形成し、同時に補助配線２５を形成する。補助配線２５は、配線２２と同一の材料から形成しても、異なる材料から形成してもよい。
【００５０】
その後、図１（Ｃ）では、ポジ型のレジストとして、クレゾール樹脂等を溶媒（プロピレングリコールモノメチルエーテルアセテート；ＰＧＭＥＡ）に溶かした溶液をスピンコート法により塗布する。レジストが塗布された後、過熱器（オーブン、ホットプレート）等を用いて８０〜１５０度でレジストを加熱し、焼成する（これをプリベークと表記する）。
【００５１】
焼成後に、第２の絶縁膜１７に所定のコンタクトホールが形成されるようなマスクパターンを配置し、露光する。するとマスクパターンがレジストへ転写される。本実施の形態ではポジ型のレジスト材料を用いるため、光が照射される位置にコンタクトホールが形成される。その後、現像液を滴下、又はスプレーすると、光が当たった部分のレジストが溶け、所定のコンタクトホールが第２の絶縁膜１７に形成される。ポジ型のレジスト材料に替えて、ネガ型のレジスト材料を用いる場合、光があたらなかった位置のレジストが現像液に溶け、コンタクトホールが形成される。
【００５２】
有機材料を用いて絶縁膜を形成する場合、所定の厚さに達しないときは、溶液を重ねて塗布したり、プリベークと塗布を繰り返すとよい。
【００５３】
コンタクトホールが形成された後、レジスト中に残っている水分等を飛ばし、同時により安定化させるため過熱器（オーブン、ホットプレート）等を用いて１２０〜２５０度で加熱処理を施す（これをポストベークと表記する）。
【００５４】
第２の絶縁膜１７に形成された複数のコンタクトホールのうち、第１のコンタクトホールに第１の電極１９を形成し、配線２２と接続する。第２の絶縁膜１７の第２のコンタクトホールには、補助配線２５が露出する。すなわち、補助配線２５の側面が、第２の絶縁膜１７の端部と接しないように第２のコンタクトホールを形成する。第２の絶縁膜１７を形成した後に、補助配線２５を形成してもよい。
【００５５】
第２の絶縁膜１７と同様なレジスト材料及び方法を用いて、土手に相当する第３の絶縁膜１８を形成する。補助配線２５全体が露出するように、第３の絶縁膜１８のコンタクトホールを形成する。すなわち、補助配線２５の側面が、第３の絶縁膜１８の端部と接しないような径を有するコンタクトホールを形成する。
【００５６】
第３の絶縁膜１８を覆うように、発光層２０を形成する。このとき、補助配線２５の側面では、発光層２０の膜厚が薄いため、途切れて形成される。すなわち、発光層２０は、補助配線２５の表面の一部、具体的には補助配線２５の側面の一部を除いて形成される。
【００５７】
発光層２０を覆うように、第２の電極２１を形成する。第２の電極２１は、補助配線２５の側面にまで形成されるように成膜するため、電気的な接続を取ることができる。例えば、元素周期律の１族または２族に属する元素を含む金属膜を薄く形成し、金属膜上に透明導電膜を積層して第２の電極２１を形成する場合、金属膜、又は透明導電膜が補助配線２５と電気的に接続していればよい。
【００５８】
すなわち、図１（Ｃ）に示す構成では、補助配線２５と第２の電極２１とが電気的に接続するためのコンタクトホール形成を不要とすることができる。
【００５９】
図１（Ｃ）に示す構成において、さらに第１の絶縁膜１６に有機材料を用いてもよい。複数の絶縁膜を、同一の材料で形成すると作製工程が簡便となり好ましい。
【００６０】
なお図１（Ａ）（Ｂ）に示した構成であっても、補助配線２５の端部に絶縁膜が設けられないようにコンタクトホールを形成し、発光層２０を画素領域全面に形成する場合、補助配線２５上に、発光層２０を途切れるように形成することが可能である。
【００６１】
図１（Ａ）〜（Ｃ）に示すように、補助配線２５を設けることにより第２の電極２１の実質的な抵抗値を低減することができる。その結果、表示装置における消費電力の低減を達成することができる。
【００６２】
また配線抵抗による信号の書き込み不良や階調不良などを防止することができる。さらに第２の電極２１の場合、補助配線２５と接続することにより、電圧降下の発生が抑えられ、発光素子へ均一な所定電圧を加えることが可能となる。その結果、表示品質の向上を達成することができる。
【００６３】
特に大型表示装置において、電極や配線の実質的な抵抗値を下げる効果は顕著である。
【００６４】
なお補助配線を設けるレイヤは、本実施の形態に示す構成に限定されない。例えば補助配線を、ゲート電極と同一レイヤに設けてもよい。また複数のレイヤに形成された複数の補助配線を、コンタクトホールを介して接続してもよい。
【００６５】
本実施の形態に示したＴＦＴの構造に限定されず、低濃度不純物領域を有する構成、不純物領域、又は低濃度不純物領域がゲート電極と重なる構成、半導体膜に対して複数のゲート電極が設けられた構成、半導体膜に対して上下にゲート電極が設けられた構成、等を用いることも可能である。
【００６６】
本実施の形態は、ＴＦＴを代表とする半導体素子が設けられた基板と、対向する側に発光層からの光を射出する上面出射型の表示装置、下面出射型の表示装置、両側に光が射出する両面出射型の表示装置に適用することができる。
【００６７】
（実施の形態２）
本実施の形態では、表示装置の全体、特に外部回路へ接続するための引き回し配線について説明する。特に高電位電圧ＶＤＤと同電位である引き回し配線（以下アノード線と表記）と、低電位電圧ＶＳＳと同電位である引き回し配線（以下カソード線と表記）について、図２を用いて説明する。なお、図２では、画素部１０４において列方向に配置される配線のみを図示する。
【００６８】
図２（Ａ）はパネルの上面図を示したものであり、基板１００上にマトリクス状に複数の画素１０５が配置された画素部１０４、該画素部１０４の周辺に信号線駆動回路１０１、走査線駆動回路１０２、１０３が配置される。これらの駆動回路の個数は図２（Ａ）に限定されず、画素１０５の構成に応じて複数の信号線駆動回路を配置したり、単数の走査線駆動回路を配置してもよい。
【００６９】
画素部１０４内において列方向に配置された信号線１１１は、信号線駆動回路１０１と接続する。列方向に配置された電源線１１２〜１１４は、アノード線１０７〜１０９のいずれかと接続される。列方向に配置された補助配線１１０は、 カソード線１０６と接続される。アノード線１０７〜１０９及びカソード線１０６は、 画素部１０４とその周辺に配置された駆動回路の周りを囲むように引き回され、外部回路に接続する異方導電性フィルム（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）の端子と接続される。
【００７０】
アノード線１０７〜１０９は、ＲＧＢのいずれかの色に対応して形成されていると好ましい。これは、各アノード線１０７〜１０９の電位を変えることで、各色間で生じる輝度バラツキを補正することができるためである。つまり、発光素子の電界発光層の電流密度が各色で異なるために、同じ電流値を流しても各色で輝度が異なってしまう問題を改善することができる。
【００７１】
本実施の形態では、ＲＧＢの発光層を塗り分ける場合を想定しているが、カラー化の方法として、白色を発光する発光層とカラーフィルタを用いる方法など、各色での電流密度の相違が問題とならない方法を採用した場合には、アノード線を複数本設ける必要はない。
【００７２】
図２（Ｂ）はマスクレイアウト図を示したものであり、信号線駆動回路１０１の周囲にアノード線１０７〜１０９、カソード線１０６が配置され、アノード線１０７〜１０９は、画素部１０４内において列方向に配置された電源線１１２〜１１４とコンタクトホールを介して接続している。
【００７３】
本実施の形態では、カソード線１０６、アノード線１０７〜１０９は、補助配線１１０と同一レイヤの導電膜により形成される。補助配線は、より低抵抗な材料により形成されるため、駆動回路の周りを囲むように引き回されるカソード線やアノード線を同一レイヤの導電膜とすると好ましい。
【００７４】
カソード線１０６、アノード線１０７〜１０９、及び補助配線１１０を形成後、発光素子の第１の電極が形成され、土手に相当する絶縁膜が形成される。カソード線１０６が形成された領域、発光層を形成する領域、及び補助配線が形成された領域の上方に位置する絶縁膜にはコンタクトホールが形成される。コンタクトホールの形成により、カソード線１０６、第１の電極、及び補助配線１１０は露出した状態となる。図１（Ａ）〜（Ｃ）に示したように、第１の電極上のコンタクトホールには、発光層を形成する。このとき、各ＲＧＢの発光層をメタルマスクにより塗り分けて蒸着、白色の発光層を全体に蒸着してもよい。
【００７５】
次に発光層を覆う第２の電極が形成される。このとき、発光層上に形成される第２の電極は、カソード線１０６だけでなく、画素部１０４内に列方向に配置される補助配線１１０と接続される。この第２の電極と補助配線が画素部内で接続する構成により、第２の電極の実質的な抵抗値を低減することができる。そのため、第２の電極の抵抗に起因した画質不良、消費電力問題を改善することができる。
【００７６】
なお、補助配線１１０を形成するレイヤは、図２（Ｂ）に示すように信号線と同じレイヤの導電膜に限らず、走査線と同じレイヤの導電膜を用いてもよい。また、補助配線１１０と第２の電極とのコンタクトホールの形状は図２（Ｂ）に限定されず、列方向に線状に設けてもよいし、点状に設けてもよい。また行方向に線状に設けてもよいし、点状に設けてもよい。以下には、いくつかの場合を例に挙げて、補助配線１１０と第２の電極とのコンタクトホールのレイアウトについて、図３〜図６を用いて説明する。なお図３〜図６には、画素部１０４中の信号線１１１と、補助配線１１０、カソード線１０６、走査線１２０を記載する。
【００７７】
図３には、補助配線１１０とカソード線１０６とのコンタクト領域１２１が形成され、各画素１０５における補助配線１１０と第２の電極とが円状（ドット状）のコンタクトホール１２２を介して接続されている。
【００７８】
図４には、補助配線１１０とカソード線１０６とのコンタクト領域１２１が形成され、各画素１０５における補助配線１１０と第２の電極とが線状（ライン状）のコンタクトホール１２２を介して接続されている。つまりコンタクト領域１２１と線状のコンタクトホール１２２は同時に形成され、接続されている。
【００７９】
図４に示すコンタクトホール１２２は、補助配線１１０より大きく形成されている。図１（Ｃ）に示す構成の場合、コンタクトホール１２２は、補助配線１１０より大きくなり、図１（Ａ）（Ｂ）に示す構成の場合、コンタクトホール１２２は、補助配線１１０より小さくなる。
【００８０】
図５には、補助配線１１０とカソード線１０６とのコンタクト領域１２１が形成され、各画素１０５において２本の補助配線１１０が設けられ、これら補助配線１１０と第２の電極とが円状（ドット状）のコンタクトホール１２２を介して接続されている。円状のコンタクトホール１２２は、各画素の４角に形成されている。
【００８１】
このように、各画素に補助配線１１０を複数本設けてもよい。さらに、複数の補助配線を積層して設けてもよい。
【００８２】
図６には、ゲート配線と同一レイヤで補助配線１１０が形成されており、補助配線１１０とカソード線１０６とのコンタクト領域１２１が形成され、各画素１０５における補助配線１１０と第２の電極とがある程度の面積を有する形状（エリア状）のコンタクトホール１２２を介して接続されている。
【００８３】
図３〜図６に示すように、補助配線１１０と第２の電極とのコンタクトホールのレイアウトは多様なものとすることができる。円状、線状、又はエリア状といったコンタクトホールの形状は、図３〜図６に示した構成のいずれも組み合わせることが可能である。
【００８４】
なお画素部におけるコンタクトホール１２２を介して、補助配線１１０と第２の電極との接続が十分取れている場合、カソード線１０６とのコンタクト領域１２１、コンタクト領域１２１下のカソード線１０６を不要とすることができる。この場合、第２の電極をFPCへ接続するための引き回し配線は、補助配線、ゲート配線、又はソース・ドレイン配線と同一レイヤを用いると好ましい。
【００８５】
（実施の形態３）
本実施の形態では、表示装置の画素部の等価回路について説明する。
【００８６】
図７（Ａ）に、に示す画素回路は、発光素子３９と、ビデオ信号が入力される信号線３０、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ（スイッチング用トランジスタ）３５、発光素子３９へ流れる電流値を制御するためのトランジスタ（駆動用トランジスタ）３６、発光素子３９への電流の供給を制御するためのトランジスタ（電流制御用トランジスタ）３７、発光素子３９の第２の電極と接続する補助配線３４を有する。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子３８を設けても良い。
【００８７】
駆動用トランジスタ３６及び電流制御用トランジスタ３７は同じ極性となるように形成するとよい。本実施の形態ではｐチャネル型とする場合で説明する。
【００８８】
本実施の形態では、駆動用トランジスタ３６を飽和領域で、電流制御用トランジスタ３７を線形領域で動作させる。そのため、駆動用トランジスタ３６のチャネル長Ｌをチャネル幅Ｗより長く、電流制御用トランジスタ３７のＬをＷと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ３６のＷに対するＬの比が５以上にするとよい。
【００８９】
駆動用トランジスタ３６にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。本実施の形態では、ディプリーション型トランジスタを用いた場合で説明する。
【００９０】
スイッチング用トランジスタ３５のゲートは、走査線３１に接続されている。スイッチング用トランジスタ３５のソースとドレインは、一方が信号線３０に、もう一方が電流制御用トランジスタ３７のゲートに接続されている。駆動用トランジスタ３６のゲートは第２の電源線３３に接続されている。そして駆動用トランジスタ３６及び電流制御用トランジスタ３７は、第１の電源線３２から供給される電流が、駆動用トランジスタ３６及び電流制御用トランジスタ３７のドレイン電流として発光素子３９に供給されるように、第１の電源線３２、発光素子３９と接続されている。本実施の形態では、電流制御用トランジスタ３７のソースが第１の電源線３２に接続され、駆動用トランジスタ３６のドレインが発光素子３９の第１の電極に接続されている。
【００９１】
なお駆動用トランジスタ３６のソースを第１の電源線３２に接続し、電流制御用トランジスタ３７のドレインを発光素子３９の第１の電極に接続してもよい。
【００９２】
第２の電極と、第１の電源線３２のそれぞれには、発光素子３９に順バイアス方向の電流が供給されるように、電位差が与えられる。
【００９３】
さらに第２の電極は、補助配線３４と接続され、第２の電極の実質的な抵抗値の低減を図っている。補助配線３４は信号線３０、第１の電源線３２、第２の電源線３３と同一レイヤの導電膜を用いて形成すると好ましく、また図１（Ａ）に示すように第１の電極と同一のレイヤで形成してもよい。
【００９４】
容量素子３８が有する２つの電極の一方は、第１の電源線３２に接続されており、他方は電流制御用トランジスタ３７のゲートに接続されている。容量素子３８はスイッチング用トランジスタ３５が非選択状態（オフ状態）にある時、容量素子３８の電極間の電位差を保持するために設けられている。但しスイッチング用トランジスタ３５、駆動用トランジスタ３６、又は電流制御用トランジスタ３７のゲート容量が大きく、各トランジスタからのリーク電流が許容範囲である場合、容量素子３８は設ける必要はない。
【００９５】
図１では駆動用トランジスタ３６および電流制御用トランジスタ３７をｐチャネル型トランジスタとし、駆動用トランジスタ３６のソースと発光素子３９との陽極を接続した。逆に駆動用トランジスタ３６および電流制御用トランジスタ３７をｎチャネル型トランジスタとする場合、駆動用トランジスタ３６のソースと発光素子３９の陰極とを接続する。
【００９６】
次に、図７（Ａ）に示す画素の駆動方法について、書き込み期間、保持期間とに分けて説明する。まず書き込み期間において走査線３１が選択されると、走査線３１に接続されているスイッチング用トランジスタ３５がオンとなる。そして、信号線３０に入力されたビデオ信号が、スイッチング用トランジスタ３５を介して電流制御用トランジスタ３７のゲートに入力される。なお、駆動用トランジスタ３６はゲートが第１の電源線３２に接続されているため、常にオンとなっている。
【００９７】
ビデオ信号によって電流制御用トランジスタ３７がオンとなる場合は、第１の電源線３２を介して電流が発光素子３９に供給される。このとき電流制御用トランジスタ３７は線形領域で動作しているため、発光素子３９に流れる電流は、飽和領域で動作する駆動用トランジスタ３６と発光素子３９の電圧電流特性によって決まる。そして発光素子３９は、供給される電流に見合った輝度で発光する。
【００９８】
またビデオ信号によって電流制御用トランジスタ３７がオフとなる場合、発光素子３９への電流の供給は行なわれない。
【００９９】
保持期間では、走査線３１の電位を制御することでスイッチング用トランジスタ３５をオフとし、書き込み期間において書き込まれたビデオ信号の電位を保持する。書き込み期間において電流制御用トランジスタ３７をオンとする場合、ビデオ信号の電位は容量素子３８によって保持されているので、発光素子３９への電流の供給は維持されている。逆に、書き込み期間において電流制御用トランジスタ３７をオフとする場合、ビデオ信号の電位は容量素子３８によって保持されているので、発光素子３９への電流の供給は行なわれない。
【０１００】
図７（Ｂ）に示す画素回路は、書き込まれたビデオ信号の電位を消去するためのトランジスタ（消去用トランジスタ）４０が設けられている構成が、図７（Ａ）と異なる。消去用トランジスタ４０のゲートは、第２の走査線４１に接続され、ソースとドレインは、一方が第１の電源線３２に、他方が電流制御用トランジスタ３７のゲートに接続されている。
【０１０１】
その他の構成は図７（Ａ）と同様であり、発光素子３９の第２の電極は補助配線３４と接続され、第２の電極の実質的な抵抗値の低減を図っている。
【０１０２】
次に、図７（Ｂ）に示す画素の駆動方法は、書き込み期間、保持期間に加えて消去期間に分けて説明する。
【０１０３】
消去期間では、第２走査線４１が選択されて消去用トランジスタ４０がオンとなり、電源線３２の電位が消去用トランジスタ４０を介して電流制御用トランジスタ３７のゲートに与えられる。よって、電流制御用トランジスタ３７がオフとなるため、発光素子３９に強制的に電流が供給されない状態を作り出すことができる。
【０１０４】
図７（Ｃ）に示す画素回路は、駆動用トランジスタ３６のゲートが第３の走査線４５に接続されている構成が、図７（Ａ）と異なる。駆動用トランジスタ３６のゲート線は一定の固定電位が供給される配線に接続していればよい。補助配線３４は第１の走査線３１、第３の走査線４５と同一レイヤの導電膜を用いて、形成すると好ましい。
【０１０５】
その他の構成は図７（Ａ）と同様であり、発光素子３９の第２の電極は補助配線３４と接続され、第２の電極の実質的な抵抗値の低減を図っている。
【０１０６】
図７（Ｃ）に示す画素の駆動方法は、図７（Ａ）で説明した駆動方法と同様であるため、説明を省略する。
【０１０７】
図７（Ｄ）に示す画素回路は、図７（Ｂ）と同様に、図７（Ｃ）に示す画素回路に消去用トランジスタ４０を設ける構成である。
【０１０８】
その他の構成は図７（Ｃ）と同様であり、発光素子３９の第２の電極は補助配線３４と接続され、第２の電極の実質的な抵抗値の低減を図っている。
【０１０９】
図７（Ｃ）に示す画素の駆動方法は、図７（Ｂ）で説明した駆動方法と同様であるため、説明を省略する。
【０１１０】
図７（Ｅ）に示す画素回路は、ゲート電極を固定電位とした駆動用トランジスタ３６を設けず、電流制御用トランジスタ３７により、発光素子３９を制御している構成が図７（Ｂ）と異なる。
【０１１１】
図７（Ｅ）において、電流制御用トランジスタ３７は、発光素子の劣化の影響を受けないように飽和領域で動作させると好ましい。飽和領域で動作する場合、第２の電極の電圧降下のマージンと、発光素子の劣化マージンとを合わせた分の電圧を考慮する必要があるが、補助配線により、第２の電極の電圧降下のマージンを不要とすることができるため、表示装置の低消費電力化につながる。
【０１１２】
その他の構成は図７（Ｂ）と同様であり、発光素子３９の第２の電極は補助配線３４と接続され、第２の電極の実質的な抵抗値の低減を図っている。
【０１１３】
図７（Ｅ）に示す画素の駆動方法は、図７（Ｂ）で説明した駆動方法と同様であるため、説明を省略する。
【０１１４】
なお、図７（Ａ）（Ｃ）と同様に、図７（Ｅ）の画素回路の消去用トランジスタを設けなくともよいことは言うまでもない。
【０１１５】
図７（Ａ）〜（Ｅ）では、信号線３０にビデオ信号として電圧信号が入力される画素タイプの場合を説明したが、ビデオ信号として電流信号が入力される画素タイプでもよい。但し、配線や電極の実質的な抵抗値を低減し、それに伴う電圧降下を防止することができるため、補助配線を有する構成は電圧信号が入力される画素タイプに適応すると、顕著な効果を奏する。
【０１１６】
また発光素子を有する画素回路を説明したが、液晶素子を有する画素回路において補助配線を有する構成としてもよい。
【０１１７】
（実施の形態４）
本実施の形態では、図７（Ｂ）に示す等価回路に相当する画素部の上面図の一例を説明する。
【０１１８】
図８には、信号線８０１、第１の電源線８０２、第２の走査線８０３、第１の走査線８０４、スイッチング用トランジスタ８０５、消去用トランジスタ８０６、駆動用トランジスタ８０７、電流制御用トランジスタ８０８、第１の電極８０９、補助配線８１０、第２の電源線８１１、容量素子８１２が設けられている。
【０１１９】
本実施の形態では、信号線８０１、第１の電源線８０２、第２の電源線８１１は同一導電膜をパターニングして形成している。またこの同一導電膜から、トランジスタのソース配線、及びドレイン配線を形成する。第１の走査線８０４、第２の走査線８０３は同一導電膜をパターニングして形成している。また第１の走査線８０４、第２の走査線８０３の一部が半導体膜と重なり、ゲート電極として機能している。
【０１２０】
補助配線８１０は、第１の電源線８０２、第２の電源線８１１上に絶縁膜を介して形成されている。そのため、面積の広い補助配線８１０を形成することができる。補助配線と、第１の電源線、及び第２の電源線との間に容量が発生する場合、容量素子として使用してもよい。また、絶縁膜にＬｏｗ−Ｋ材料を用いることにより、不要な容量を低減することができる。補助配線８１０は、第１の電源線８０２、第２の電源線８１１と同一レイヤに形成することも可能である。この場合、所定の抵抗値を得るために、補助配線の膜厚を決定する。
【０１２１】
駆動用トランジスタ８０７を飽和領域で動作させるため、そのＬ／Ｗは、電流制御用トランジスタ８０８よりも大きくなるように設計する。例えば駆動用トランジスタのＬ／Ｗ：電流制御用トランジスタのＬ／Ｗ＝５〜６０００：１となるようにする。そのため本実施の形態では、駆動用トランジスタ８０７の半導体膜は矩形状に形成されている。
【０１２２】
容量素子８１２は第２の電源線８１１と、駆動用トランジスタ８０７の半導体膜と、に挟まれたＳｉＮを有する保護膜、及び第２の絶縁膜から構成される。
【０１２３】
次に、図９（Ａ）〜（Ｃ）に補助配線８１０が形成された状態の断面図を示す。
【０１２４】
図９（Ａ）は、図８のＡ−Ａ’に相当し、スイッチング用トランジスタ８０５、消去用トランジスタ８０６が形成され、消去用トランジスタ８０６の上方に形成された補助配線８１０の断面図を示す。
【０１２５】
図９（Ｂ）は、図８のＢ−Ｂ’ に相当し、駆動用トランジスタ８０７、第２の電源線８１１と、駆動用トランジスタ８０７の半導体膜と、に挟まれて形成された容量素子８１２、電流制御用トランジスタ８０８の半導体膜の一部、第１の電極８０９、補助配線８１０の断面図を示す。駆動用トランジスタ８０７、及び電流制御用トランジスタは低濃度不純物領域を有するＬＤＤ（Ｌｉｇｈｔ  doped  ｄｒａｉｎ）構造、低濃度不純物領域とゲート電極が重なるＧＯＬＤ（Ｇａｔｅ―ｄｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造を有してもよい。
【０１２６】
図９（Ｃ）は、図８のＣ−Ｃ’に相当し、第２の電源線８１１、第１の電極８０９、補助配線８１０の断面図を示す。
【０１２７】
図１０（Ａ）〜（Ｃ）は、補助配線８１０上に土手に相当する第３の絶縁膜が形成され、第３絶縁膜の開口部に発光層８１５、発光層を覆って第２の電極８１６が形成された断面図を示す。
【０１２８】
図１０（Ａ）（Ｃ）は、図８のＡ−Ａ’、及びＣ−Ｃ’に相当し、補助配線８１０上に第３の絶縁膜を形成した場合の断面図を示す。また図１０（Ｂ）は、図８のＢ−Ｂ’ に相当し、第１の電極８０９上、及び補助配線８１０上の第３の絶縁膜にそれぞれ第１のコンタクトホール、及び第２のコンタクトホールを形成し、第１のコンタクトホールに発光層８１５を形成し、発光層８１５を覆って、且つ第２のコンタクトホールに第２の電極８１６を形成した場合の断面図を示す。
【０１２９】
図８〜図１０に示す構成は、図１（Ａ）の構成に相当するが、本実施の形態では、図１（Ｂ）（Ｃ）で示した構成を用いることも可能である。
【０１３０】
このように第２の電極８１６と補助配線８１０を接続することにより、実質的な抵抗値を低減することができる。その結果、表示装置における消費電力の低減を達成することができる。
【０１３１】
また配線抵抗による信号の書き込み不良や階調不良などを防止することができる。さらに第２の電極の場合、補助配線と接続することにより、電圧降下の発生が抑えられ、発光素子へ均一な所定電圧を加えることが可能となる。その結果、表示品質の向上を達成することができる。
【０１３２】
特に大型表示装置において、電極や配線の実質的な抵抗値を下げる効果は顕著である。
【０１３３】
（実施の形態５）
本発明の表示装置、及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、大型画面を有する大型テレビ等に本発明の補助配線を用いることが望ましい。それら電子機器の具体例を図１３（Ａ）〜（Ｃ）に示す。
【０１３４】
図１３（Ａ）は大型の表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の補助配線は表示部２００３に設けられる配線や電極と接続し、配線や電極の実質的な抵抗を下げることができる。その結果、配線長が長い大型の表示装置において、電圧降下や信号なまりの低下を図ることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１３５】
図１３（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の補助配線は表示部２２０３に設けられる配線や電極と接続し、配線や電極の実質的な抵抗を下げることができる。
【０１３６】
図１３（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の補助配線はこれら表示部Ａ、Ｂ２４０３、２４０４に設けられる配線や電極と接続し、配線や電極の実質的な抵抗を下げることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１３７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態に示した電子機器は、実施の形態１から４に示したいずれの構成を用いることができる。
【実施例】
【０１３８】
（実施例１）
本実施例では、補助配線の材料にＡｌ−Ｓｉ、及びＡｌ−Ｔｉを用い、補助配線の線幅を２μｍから８２μｍの範囲で変更したとき、抵抗値０．０１Ω、０．１Ω、１Ω、５Ωを得るために必要な膜厚を計算した。Ａｌ−Ｓｉを用いた結果を図１１、Ａｌ−Ｔｉを用いた結果を図１２に示す。
【０１３９】
なお、計算式：Ｒ＝Ｒreal×（ｄs/ｄ）×（Ｗs/Ｗ）を用い、補助配線の幅、及び膜厚を変更することによって達成できる見かけ上の抵抗値をＲとし、Ｗ：補助配線の実際の幅、d：補助配線の実際の膜厚、Ｗs：設計上の補助配線の幅、ｄs：設計上の補助配線の膜厚、Ｒreal：各材料の実際の抵抗率とする。Ａｌ−Ｓｉ及びＡｌ−Ｔｉの実際の抵抗率：Ｒrealはそれぞれ、４．１×１０-6Ω・ｃｍ、８．５×１０-6Ω・ｃｍとする。
【０１４０】
補助配線の所望の抵抗値は、表示装置のパネルサイズにも起因する。パネルサイズが大きくなるにつれ、配線が長くなるため、補助配線の抵抗値は小さくなることが望まれる。ここでは、抵抗値０．１Ωに着目する。図１１、図１２より、抵抗値０．１Ωを得るためには、Ａｌ−Ｓｉを用いると補助配線の幅が３０μｍ程度、膜厚４０００Å（４００ｎｍ）が必要であり、Ａｌ−Ｔｉを用いると補助配線の幅が６０μｍ程度、膜厚４０００Å（４００ｎｍ）が必要であることがわかる。
【０１４１】
補助配線の幅や膜厚には限度があるが、膜厚４０００Å（４００ｎｍ）は実現的な値である。また下面出射型の表示装置の場合、開口率を考慮すると、補助配線の幅は、土手に相当する絶縁膜の幅を越えることは望ましくない。そのため、補助配線の幅が土手の幅以上必要な場合は、補助配線を積層するとよい。
【０１４２】
また上面出射型の表示装置とし、図１（Ｂ）に示すように補助配線を陽極と異なるレイヤで形成する場合、補助配線の幅の限度が土手の幅となる必要がなくなる。その結果、より低いシート抵抗値を達成することができうる。
【図面の簡単な説明】
【０１４３】
【図１】本発明の表示装置の画素部の断面を示す図。
【図２】本発明の表示装置の全体を示す図。
【図３】本発明の表示装置における補助配線を示す図。
【図４】本発明の表示装置における補助配線を示す図。
【図５】本発明の表示装置における補助配線を示す図。
【図６】本発明の表示装置における補助配線を示す図。
【図７】本発明の表示装置の画素回路を示す図。
【図８】本発明の表示装置の画素部の上面を示す図。
【図９】本発明の表示装置の画素部の断面を示す図。
【図１０】本発明の表示装置の画素部の断面を示す図。
【図１１】本発明の補助配線の膜厚と幅に関する実験結果を示す図。
【図１２】本発明の補助配線の膜厚と幅に関する実験結果を示す図。
【図１３】本発明の表示装置、及び電子機器を示す図。
【図１】
0004663257.tif 000002
【図２】
0004663257.tif 000003
【図３】
0004663257.tif 000004
【図４】
0004663257.tif 000005
【図５】
0004663257.tif 000006
【図６】
0004663257.tif 000007
【図７】
0004663257.tif 000008
【図８】
0004663257.tif 000009
【図９】
0004663257.tif 000010
【図１０】
0004663257.tif 000011
【図１１】
0004663257.tif 000012
【図１２】
0004663257.tif 000013
【図１３】
0004663257.tif 000014