(57)【特許請求の範囲】
【請求項１】
カレントミラー回路、又は２つのＭＯＳＦＥＴを備え、前記各ＭＯＳＦＥＴのゲート同士を接続し、前記各ＭＯＳＦＥＴのソースを共通の電源に接続するとともに、前記各ＭＯＳＦＥＴのドレインを差動アンプの２つの入力端子にそれぞれ接続し、該差動アンプの出力端子を前記各ＭＯＳＦＥＴのゲートに接続した構成の電流供給回路と、
ＭＯＳピーキング電流源と、を備えたリファレンス回路において、
前記ＭＯＳピーキング電流源の電流出力側のＭＯＳＦＥＴ（Ｍ１）のバックゲートを当該ＭＯＳＦＥＴ（Ｍ１）のゲート側に接続し、当該ＭＯＳピーキング電流源のその他のＭＯＳＦＥＴ（Ｍ２）のバックゲートを当該ＭＯＳＦＥＴ（Ｍ２）のソース側に接続したことを特徴とするリファレンス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧又は基準電流を生成するリファレンス回路技術に関し、特に、定電圧・低消費電力で動作し、且つ温度による基準電圧又は基準電流の変化を殆ど抑えることが可能なリファレンス回路技術に関する。
【背景技術】
【０００２】
マイクロ・エレクトロニクスにおける有望な研究分野の一つに、サブスレッショルドＭＯＳＦＥＴ（subthreshold MOSFET）からなる超低消費電力アナログＬＳＩの開発がある。このようなＬＳＩを構成するためには、まず、超低電力損失で動作する電圧・電流リファレンス回路を開発する必要がある。
【０００３】
一方、近い将来において、「ユビキタス」ネットワークシステム（ubiquitous network system）が開発されると考えられている。このようなシステムにおいては、多くのセンシングLSI（sensing LSI）やスマート・センサ（smart sensor）が必要とされる。これらのセンサは、日光，弱い電波，振動ベースのエネルギーなどの環境エネルギーから必要なエネルギーを得なければならないため、極めて低電力の電源で動作させる必要がある。
【０００４】
また、近年のCMOSプロセスの微細化・低消費電力化に伴い、CMOS回路の電源電圧は、ここ数年以内におよそ1.0Vまで低くなると予想されている。
【０００５】
ところで、従来広く用いられているバンドギャップ・リファレンス回路は1.2V以上の電圧を生成する。そのため、電源電圧が1V未満となると、従来のバンドギャップ・リファレンスの性能は低下するという問題がある。そのため、上記のような低電圧・低消費電力で動作する電源回路を実現するためには、新たな電圧・電流リファレンス回路技術が必要とされている。
【０００６】
低電圧・低消費電力で動作する電圧・電流リファレンス回路技術としては、非特許文献１〜４及び特許文献１〜３に記載のものが公知である。
【０００７】
非特許文献１においては、強反転領域(strong inversion)で動作する多くの電流リファレンス回路が報告されている。ここでは、ベータ乗数自己バイアス回路(beta-multiplier self biasing circuit)が、MOSFETに用いる電流リファレンス回路として広く使用されている。
【０００８】
また、特許文献１〜３には、低電圧・低消費電力で動作するバンドギャップ基準電圧源が記載されている。図９に、そのバンドギャップ基準電圧源の回路構成を示す。
【０００９】
この回路は、ＭＯＳＦＥＴ Ｔ１，Ｔ２が、バックゲート・ゲート間接続されている点を除き、通常のバンドギャップ基準電圧源と同様の構成を採る。従って、この回路においては、出力参照電圧Ｖｏｕｔは、端子１０７と端子１０５の間の電圧として得られる。
【００１０】
出力参照電圧Ｖｏｕｔは、抵抗ＲＳ間の電圧及びＭＯＳＦＥＴ Ｔ１のソース・ゲート間電圧、又は抵抗ＲＳ間の電圧，抵抗ＲＲＦ間の電圧，及びＭＯＳＦＥＴ Ｔ２のソース・ゲート間電圧からなる。従って、出力参照電圧Ｖｏｕｔは次式によって表される。
【００１１】
【数１】
0004761361.tif 000002
【００１２】
従来のバンドギャップ・リファレンス回路の出力参照電圧Ｖｏｕｔは、１．２Ｖかそれ以上である。それに対して、図９の回路においては、ＭＯＳＦＥＴ Ｔ１，Ｔ２のソース・ゲート間電圧を下げるため、各ＭＯＳＦＥＴ Ｔ１，Ｔ２が、バックゲート・ゲート間接続されている。その結果として、出力参照電圧Ｖｏｕｔは低下して、低電圧・低消費電力で動作させることができる。
【００１３】
尚、この回路の主要な動作原理に関しては、従来のバンドギャップ・リファレンス回路の動作原理と同等である。
【特許文献１】米国特許第５９４２８８７号明細書
【特許文献２】国際公開第９８／２１６３５号パンフレット
【特許文献３】特開２０００−５０３４４３号公報
【非特許文献１】D.A. Johns and K. Martin, "Analog Integrated Circuits Design," John Wiley & Sons, 1997.
【非特許文献２】H.J. Oguey and D. Aebischer, "CMOS current reference without resistance," IEEE J. Solid-State Circuits, vol.32, no.7, pp.1132-1135, July 1997.
【非特許文献３】A.E. Buck, C.L. Mcdonald, S.H. Lewis, and T.R. Viswanathan, "A CMOS bandgap reference without resistors," IEEE J. Solid-State Circuits, vol.37, no.1, pp.81-83, Jan. 2002.
【非特許文献４】T. Hirose, T. Matsuoka, K. Taniguchi, T. Asai, and Y. Amemiya, "Ultralow-power current reference circuit with low temperature dependence," IEICE TRANS. ELECTRON., vol.e88-c, no.6, June 2005.
【発明の開示】
【発明が解決しようとする課題】
【００１４】
非特許文献１に記載の電流リファレンス回路では、温度上昇とともに参照電流も増大するという問題がある。また、１９９７年にもOgueyとAebischerにより報告された電流リファレンス回路（非特許文献２参照）でも同様に、温度上昇とともに参照電流も増大するという問題がある。
【００１５】
２００２年にBuck, Mcdonald, Lewis, Viswanathanによって提案された回路（非特許文献３参照）は、低電圧・低消費電力における動作領域では使用できないという問題がある。
【００１６】
また、２００５年に広瀬らにより提案された回路（非特許文献４参照）も、Buckらの回路と同様である。また、0.25μｍテクノロジにおいて最小電源電圧が1.5V dc の条件において、温度特性はあまり良好ではない(±４％)。
【００１７】
また、特許文献１〜３に記載のバンドギャップ・リファレンス回路（図９参照）では、抵抗ＲＲＦとＲＳを流れる電流は、温度上昇に比例して増加する。すなわち、正の温度係数を有する。一方、ＭＯＳＦＥＴ Ｔ１，Ｔ２のソース・ゲート間電圧Ｖｓｇの温度係数は負である。従って、Ｖｏｕｔの温度係数を相殺するには、各ＭＯＳＦＥＴ Ｔ１，Ｔ２に対応して２つの抵抗が必要であるが、図９の回路ではそれがない。従って、図９のバンドギャップ・リファレンス回路においても、温度上昇とともに参照電流が変化するという問題がある。
【００１８】
そこで、本発明の目的は、低電圧・低消費電力で動作し、且つ温度に対する参照電圧・参照電流の変動を極めて小さく抑えることが可能な定電流・定電圧リファレンス回路を提供することにある。
【課題を解決するための手段】
【００１９】
本発明に係るリファレンス回路は、カレントミラー回路と、ＭＯＳピーキング電流源とを備えたリファレンス回路において、前記ＭＯＳピーキング電流源の出力側のＭＯＳＦＥＴのバックゲートを当該ＭＯＳＦＥＴのゲート側に接続したことを特徴とする。
【００２０】
この構成によれば、ＭＯＳピーキング電流源の出力側のＭＯＳＦＥＴのみが、その閾値電圧を変更するためにバックゲート・ゲート間接続がされている。このＭＯＳＦＥＴは、広範な温度レンジに渡ってサブスレッショルド領域で動作する。
【００２１】
そして、ＭＯＳピーキング電流源におけるバックゲート・ゲート間接続がされていないもう一方のＭＯＳＦＥＴのソース・ゲート間電圧と、バックゲート・ゲート間接続がされたＭＯＳＦＥＴのソース・ゲート間電圧との差は、極めて温度係数が小さい電圧リファレンスと電流リファレンスを発生させるために使用される。ピーキング電流源回路においては、このソース・ゲート間電圧の差は、バックゲート・ゲート間接続がされていないＭＯＳＦＥＴのため、温度の上昇に伴って増加することが知られている。従って、この回路では、バックゲート・ゲート間接続がされていないＭＯＳＦＥＴに直列に接続した１つの抵抗のみを用いることによって、出力参照電圧の温度依存性を相殺させることができる。
【発明の効果】
【００２２】
以上のように本発明によれば、標準のCMOS0.35μmデジタル技術において、最小0.8Vの電源電圧で動作するリファレンス回路が提供できる。また、回路全体の電力損失は、1μW以下とすることができる。また、回路構成に当たり、アナログ・プロセス・オプションは全く必要としない。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【実施例１】
【００２４】
まず、比較のため、従来のピーキング電流源回路を図１に示す。ＭＯＳＦＥＴ  Ｍ１，Ｍ２及び抵抗Ｒｂがピーキング電流源を構成している。ＭＯＳＦＥＴ  Ｍ１，Ｍ２は、低電源電圧で要求されるようなサブスレッショルド領域において動作するように設計されており、低消費電力を達成することができる。しかしながら、この回路では、温度上昇に比例して出力参照電流Ｉｒｅｆ１，Ｉｒｅｆ２も増加する。
【００２５】
図２は、本発明の実施例１に係るリファレンス回路の構成を表す図である。この回路の動作原理は次の通りである。
【００２６】
図２において、リファレンス回路は、カレントミラー回路１とピーキング電流源２の２つの部分から構成される。カレントミラー回路１は、通常のものであり、ＭＯＳＦＥＴ  ＭＣ１，ＭＣ２，ＭＣ３を備えている。ピーキング電流源２は、ＭＯＳＦＥＴ  Ｍ１，Ｍ２を備えている。
【００２７】
ＭＯＳＦＥＴ  Ｍ１，Ｍ２は、サブスレッショルド領域において動作する。ＭＯＳＦＥＴ  Ｍ２のバックゲート端子（substrate terminal）は、通常通り電源Ｖｄｄに接続されている。しかしながら、ＭＯＳＦＥＴ  Ｍ１のバックゲート端子は、そのゲート端子と接続されている。そして、電圧リファレンス及び電流リファレンスは、抵抗Ｒｂに生成される。また、リファレンス電流Ｉｒｅｆと同等のリファレンス電流Ｉｒｅｆ１，Ｉｒｅｆ２は、ＭＯＳＦＥＴ  Ｍ１と並列に接続され、バックゲート・ゲート間接続されたＭＯＳＦＥＴ  Ｍ３のドレイン端子、及び、カレントミラー回路のＭＯＳＦＥＴ  ＭＣ１と並列に接続されたＭＯＳＦＥＴ  ＭＣ３のドレイン端子に生成される。
【００２８】
よく知られている通り、ＭＯＳＦＥＴデバイスの閾値電圧ＶＴＨは次式のように表される。
【００２９】
【数２】
0004761361.tif 000003
ここで、Φｍｓはゲート・基板間の接合電位差；
Φは関連するバンドの曲がり（band bending）（フラットバンド電圧）；
ＶＴ（Ｎｉ）は深さｄｉのチャネル・インプラント（channel implant）Ｎｉに起因する閾値シフト；
γ（Ｎｓ，ｔｏｘ，Ｌ，Ｗ）は、基板ドーピングＮｓ，ゲート絶縁膜厚ｔｏｘ，チャネル長Ｌ，及びチャネル幅Ｗに依存する基板バックバイアス係数（substrate backbias factor）；
ＶＳＢはソース・基板間バイアス；
Ｖｏは打ち込み閾値シフトに起因する修正項である。
【００３０】
ここで、
【００３１】
【数３】
0004761361.tif 000004
【００３２】
従って、Ｖｒｅｆは次のように表される。
【００３３】
【数４】
0004761361.tif 000005
【００３４】
Ｖｓｂ１＝Ｖｇｓ１，Ｖｓｂ２＝０とし、
【００３５】
【数５】
0004761361.tif 000006
とおくと、
【００３６】
【数６】
0004761361.tif 000007
【００３７】
上式（６）より、電圧リファレンスＶｒｅｆの温度依存性を生じさせる可能性のある因子はＶｇｓ１，Φ，ＶＴである。そこで、異なるサイズ比のＭＯＳＦＥＴ  Ｍ１，Ｍ２を使用することによって、Ｖｒｅｆの温度依存性を殆ど０とすることができる。
【００３８】
尚、図２の回路において、抵抗Ｒｂの接続位置は、電源ＶｄｄとＭＯＳＦＥＴ  Ｍ１のソース端子の間としてもよい。
【００３９】
〔シミュレーション結果〕
図３は、図２の回路の電圧リファレンスの温度依存性に関するシミュレーション結果を示す。横軸は温度を表し、縦軸は電圧リファレンスＶｒｅｆを表す。横軸のスケールは、−４０℃〜１００℃、縦軸のスケールは２２５．８〜２２７．６ｍＶである。
【００４０】
図４は、図２の回路の電流リファレンスの温度依存性に関するシミュレーション結果を示す。横軸は温度を表し、縦軸は電流リファレンスＩｒｅｆを表す。横軸のスケールは、−４０℃〜１００℃、縦軸のスケールは４５１．４〜４５５．４ｎＡである。
【００４１】
このシミュレーション結果から分かるように、本実施例のリファレンス回路によれば、電圧リファレンスＶｒｅｆ及び電流リファレンスＩｒｅｆの温度依存性を殆ど０とすることができる。
【実施例２】
【００４２】
図５は、本発明の実施例２に係るリファレンス回路の構成を表す図である。このようなリファレンス回路によっても、出力電流・電圧リファレンスＩｒｅｆ，Ｖｒｅｆの温度依存性を殆ど０とすることが可能である。
【００４３】
〔シミュレーション結果〕
図６は、図５の回路の電圧リファレンスの温度依存性に関するシミュレーション結果を示す。横軸は温度を表し、縦軸は電圧リファレンスＶｒｅｆを表す。横軸のスケールは、−４０℃〜１００℃、縦軸のスケールは２４５．８〜２４７．１ｍＶである。
【００４４】
図７は、図５の回路の電流リファレンスの温度依存性に関するシミュレーション結果を示す。横軸は温度を表し、縦軸は電流リファレンスＩｒｅｆを表す。横軸のスケールは、−４０℃〜１００℃、縦軸のスケールは２２．８３〜２２．７ｎＡである。
【００４５】
このシミュレーション結果から分かるように、本実施例のリファレンス回路によっても、電圧リファレンスＶｒｅｆ及び電流リファレンスＩｒｅｆの温度依存性を殆ど０とすることができる。
【００４６】
また、図８は、図５の回路の電流リファレンスの動作電圧に関するシミュレーション結果を示す。横軸は電源電圧Ｖｄｄを表し、縦軸は電圧リファレンスＶｒｅｆを表す。横軸のスケールは、−０．８〜３．３Ｖｄｃ、縦軸のスケールは２４５〜２４６ｍＶである。
【００４７】
このシミュレーション結果から分かるように、本実施例のリファレンス回路は、電源電圧Ｖｄｄが約８００ｍＶ付近では正常に動作し、極めて低い電源電圧において動作させることが可能であることが分かる。
【図面の簡単な説明】
【００４８】
【図１】従来のピーキング電流源回路を示す回路図である。
【図２】本発明の実施例１に係るリファレンス回路の構成を表す図である。
【図３】図２の回路の電圧リファレンスの温度依存性に関するシミュレーション結果を示す図である。
【図４】図２の回路の電流リファレンスの温度依存性に関するシミュレーション結果を示す図である。
【図５】本発明の実施例２に係るリファレンス回路の構成を表す図である。
【図６】図５の回路の電圧リファレンスの温度依存性に関するシミュレーション結果を示す図である。
【図７】図５の回路の電流リファレンスの温度依存性に関するシミュレーション結果を示す図である。
【図８】図５の回路の電流リファレンスの動作電圧に関するシミュレーション結果を示す図である。
【図９】特許文献１〜３に記載のバンドギャップ基準電圧源の回路構成を示す回路図である。
【符号の説明】
【００４９】
１  カレントミラー回路
２  ピーキング電流源
Ｍ１，Ｍ２，Ｍ３  ＭＯＳＦＥＴ
ＭＣ１，ＭＣ２，ＭＣ３  ＭＯＳＦＥＴ
Ｒｂ  抵抗
【図１】
0004761361.tif 000008
【図２】
0004761361.tif 000009
【図３】
0004761361.tif 000010
【図４】
0004761361.tif 000011
【図５】
0004761361.tif 000012
【図６】
0004761361.tif 000013
【図７】
0004761361.tif 000014
【図８】
0004761361.tif 000015
【図９】
0004761361.tif 000016