(57)【特許請求の範囲】
【請求項１】
Ｎ個（Ｎ：２以上の自然数）のデータ電極に対応し、画像信号に応じて複数の階調電圧の中から１つの階調電圧を選択するＮ個の階調選択回路と、
前記階調選択回路で選択した階調電圧をインピーダンス変換して前記データ電極を駆動する増幅回路と、
一端が第Ｋ（Ｋ＝１〜Ｎ）の階調選択回路の出力に接続され、他端が前記増幅回路の入力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第１のスイッチ群と、
一端が第Ｋ（Ｋ＝１〜Ｎ）のデータ電極に接続され、他端が前記増幅回路の出力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第２のスイッチ群と、
一端が前記第Ｋの階調選択回路に接続され、他端が前記第Ｋのデータ電極に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第３のスイッチ群と、
１水平期間を少なくとも（Ｎ＋１）個の期間に分割し、第Ｋ（Ｋ＝１〜Ｎ）の期間では、前記第Ｋの階調選択回路の出力のみを前記増幅回路に入力して前記増幅回路の出力によって前記第Ｋのデータ電極を駆動し、第Ｋ以外の少なくとも一部の期間では、前記第Ｋの階調選択回路の出力によって前記第Ｋのデータ電極を駆動するように前記第１、第２、第３のスイッチ群のオンオフを制御する切換制御回路と、
を備え、
第（Ｎ＋１）の期間は、第１の期間から第Ｎの期間の各期間より長くなるように制御されることを特徴とする表示装置の駆動回路。
【請求項２】
Ｎ個（Ｎ：２以上の自然数）のデータ電極に対応し、画像信号に応じて複数の階調電圧の中から１つの階調電圧を選択するＮ個の階調選択回路と、
前記階調選択回路で選択した階調電圧をインピーダンス変換して前記データ電極を駆動する増幅回路と、
一端が第Ｋ（Ｋ＝１〜Ｎ）の階調選択回路の出力に接続され、他端が前記増幅回路の入力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第１のスイッチ群と、
一端が第Ｋ（Ｋ＝１〜Ｎ）のデータ電極に接続され、他端が前記増幅回路の出力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第２のスイッチ群と、
一端が前記第Ｋの階調選択回路に接続され、他端が前記第Ｋのデータ電極に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第３のスイッチ群と、
１水平期間を少なくとも（Ｎ＋１）個の期間に分割し、第Ｋ（Ｋ＝１〜Ｎ）の期間では、前記第Ｋの階調選択回路の出力のみを前記増幅回路に入力して前記増幅回路の出力によって前記第Ｋのデータ電極を駆動し、第Ｋ以外の少なくとも一部の期間では、前記第Ｋの階調選択回路の出力によって前記第Ｋのデータ電極を駆動するように前記第１、第２、第３のスイッチ群のオンオフを制御する切換制御回路と、
を備え、
あるフレームにおける前記データ電極の駆動順序が前記フレームの前のフレームにおける前記データ電極の駆動順序と異なるように制御されることを特徴とする表示装置の駆動回路。
【請求項３】
Ｎ個（Ｎ：２以上の自然数）のデータ電極に対応し、画像信号に応じて複数の階調電圧の中から１つの階調電圧を選択するＮ個の階調選択回路と、
前記階調選択回路で選択した階調電圧をインピーダンス変換して前記データ電極を駆動する増幅回路と、
一端が第Ｋ（Ｋ＝１〜Ｎ）の階調選択回路の出力に接続され、他端が前記増幅回路の入力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第１のスイッチ群と、
一端が第Ｋ（Ｋ＝１〜Ｎ）のデータ電極に接続され、他端が前記増幅回路の出力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第２のスイッチ群と、
一端が前記第Ｋの階調選択回路に接続され、他端が前記第Ｋのデータ電極に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第３のスイッチ群と、
を備える表示装置が、
前記第１、第２、第３のスイッチ群のオンオフを制御し、１水平期間を少なくとも（Ｎ＋１）個の期間に分割し、第Ｋ（Ｋ＝１〜Ｎ）の期間では、前記第Ｋの階調選択回路の出力のみを前記増幅回路に入力して前記増幅回路によって前記第Ｋのデータ電極を駆動し、第Ｋ以外の少なくとも一部の期間では、前記第Ｋの階調選択回路によって前記第Ｋのデータ電極を駆動し、
第（Ｎ＋１）の期間は、第１の期間から第Ｎの期間の各期間より長いことを特徴とする表示装置の駆動方法。
【請求項４】
Ｎ個（Ｎ：２以上の自然数）のデータ電極に対応し、画像信号に応じて複数の階調電圧の中から１つの階調電圧を選択するＮ個の階調選択回路と、
前記階調選択回路で選択した階調電圧をインピーダンス変換して前記データ電極を駆動する増幅回路と、
一端が第Ｋ（Ｋ＝１〜Ｎ）の階調選択回路の出力に接続され、他端が前記増幅回路の入力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第１のスイッチ群と、
一端が第Ｋ（Ｋ＝１〜Ｎ）のデータ電極に接続され、他端が前記増幅回路の出力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第２のスイッチ群と、
一端が前記第Ｋの階調選択回路に接続され、他端が前記第Ｋのデータ電極に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第３のスイッチ群と、
を備える表示装置が、
前記第１、第２、第３のスイッチ群のオンオフを制御し、１水平期間を少なくとも（Ｎ＋１）個の期間に分割し、第Ｋ（Ｋ＝１〜Ｎ）の期間では、前記第Ｋの階調選択回路の出力のみを前記増幅回路に入力して前記増幅回路によって前記第Ｋのデータ電極を駆動し、第Ｋ以外の少なくとも一部の期間では、前記第Ｋの階調選択回路によって前記第Ｋのデータ電極を駆動し、
あるフレームにおける前記データ電極の駆動順序が前記フレームの前のフレームにおける前記データ電極の駆動順序と異なることを特徴とする表示装置の駆動方法。
【請求項５】
請求項１または２に記載の駆動回路を備える表示装置。
【請求項６】
請求項３または４に記載の駆動方法を用いる表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動回路および表示装置の駆動方法に関し、特にマトリクス状に配置される画素回路を有する表示装置におけるデータ電極の駆動回路および駆動方法に関する。
【背景技術】
【０００２】
携帯電話など携帯型電子機器の表示装置には、低消費電力、高画質化が要求されている。したがって、表示装置の駆動回路は、低消費電力であると共に回路規模が小さいことが望まれることとなる。
【０００３】
特許文献１には、携帯電話などの携帯型電子機器の表示装置を低消費電力に駆動する回路が示されている。
【０００４】
従来のデジタル６ビット（６４階調）データ電極駆動回路のブロック図を図１６に示し、駆動部の主要部の詳細回路図を図１７に示す。
【０００５】
図１６において、駆動回路は、クロック信号ＣＬＫに同期してシリアルに入力する画像信号(Ｄ００〜Ｄｘｘ)を所定の期間保持しデータバスを駆動するデータバッファ回路１３６と、水平スタート信号ＳＴＨを入力してクロック信号に同期したサンプリング信号を生成する双方向シフトレジスタ回路１３２と、シフトレジスタ回路１３２の出力するサンプリング信号に応じてシリアルに入力するデジタル画像信号を展開して保持するデータレジスタ回路１３４と、ラッチ信号ＳＴＢに応じて一斉にデジタル画像信号を保持するデータラッチ回路１７０と、画像信号をデコードするデコーダ回路１６０と、液晶のガンマ特性に合うように予め設定した６４値の階調電圧を生成する階調電圧発生回路１８０と、画像信号に応じて６４値の階調電圧から１値を選択する階調選択回路１１０と、階調選択回路１１０で選択した電圧を入力してデータ電極を高速に駆動するボルテージフォロア回路１２０と、ボルテージフォロア回路１２０とデータ電極１５０との間と、階調選択回路１１０とデータ電極１５０との間とを切り換える切換回路１４０と、切換回路１４０などを制御する制御回路１３８とで構成される。
【０００６】
図１６において、データレジスタ回路１３４、データラッチ回路１７０、デコーダ回路１６０、階調選択回路１１０、ボルテージフォロア回路１２０および切換回路１４０は、データ電極１５０の数に対応して個々の回路が存在する。例えば、データ電極１５０が３個の場合について駆動部の主要を詳細に表わしたのが図１７である。図１７において、電極１５１、１５２、１５３に対応して、それぞれデコーダ回路１６Ｒ、１６Ｇ、１６Ｂが存在し、階調選択回路１１Ｒ、１１Ｇ、１１Ｂが存在し、ボルテージフォロア回路１２１、１２２、１２３が存在する。また、階調選択回路１１Ｒ、１１Ｇ、１１Ｂのそれぞれの出力を電極１５１、１５２、１５３に接続するスイッチ１４１、１４２、１４３が存在し、階調選択回路１１Ｒ、１１Ｇ、１１Ｂをそれぞれ入力するボルテージフォロア回路１２１、１２２、１２３のそれぞれの出力を電極１５１、１５２、１５３に接続するスイッチ１３１、１３２、１３３が存在する。スイッチ１４１、１４２、１４３、１３１、１３２、１３３が切換回路１４０に相当する。
【０００７】
階調選択回路１１Ｒ、１１Ｇ、１１Ｂは、それぞれ図１９に示すような６４個のアナログスイッチＳＷ０〜ＳＷ６３（ＰｃｈトランジスタとＮｃｈトランジスタを用いたトランスファスイッチなど）で構成され、それぞれのスイッチの入力にＶ０〜Ｖ６３の階調電圧を印加し、画像信号に応じてＶ０〜Ｖ６３の６４値の電圧のなかから１値を選択し、ボルテージフォロア回路１２０および切換回路１４０に出力する。
【０００８】
図２０（ａ）に画像信号が２ビット（Ｄ２、Ｄ１）の時のデコーダ回路１６０および階調選択回路１１０の個々の回路の例を示す。デコーダ回路１６０には、ＮＡＮＤ回路やインバータ回路を用いる。ここでは、図を簡略化するために画像信号は２ビットで、階調選択回路１１０には、Ｐｃｈトランジスタを省略してＮｃｈトランジスタを用いる場合を例として示す。図２０（ｂ）には、図２０（ａ）における２ビット（Ｄ２、Ｄ１）の論理によってＶ０〜Ｖ３のどの階調電圧が選択されて出力されるかを示す。
【０００９】
また、図２１に示すように階調選択回路１１０をエンハンスメント型とディプレッション型の２つのトランジスタで構成し、デコーダ機能を持たせることもできる。その場合、デコーダ回路１６０は必要ない。図２０の構成にすると、スイッチの出力インピーダンスが低くなる。図２１の構成にすると複数個のトランジスタが直列に並ぶので出力インピーダンスが高くなるというデメリットがあるが、デコーダ回路が必要ないので素子面積を小さくできるメリットがある。
【００１０】
図１６において階調電圧発生回路１８０は、複数の抵抗を直列に接続し、極性信号ＰＯＬに応じて正極および負極のそれぞれ６４値の階調電圧を発生している。
【００１１】
また、データラッチ回路１７０より手前の回路（データレジスタ回路１３４など）の電源電圧に比べ、階調選択回路１１０やボルテージフォロア回路１２０など駆動系の電源電圧は、高いので、レベルシフト回路（不図示）をデータラッチ回路１７０の入力側あるいは出力側に挿入している。
【００１２】
ボルテージフォロア回路１２０の特性として、高駆動能力、広ダイナミックレンジが要求される。そのため、差動入力段はＲａｉｌ−ｔｏ−ｒａｉｌ型、出力段はプッシュプル型の増幅器で構成される場合が多い。
【００１３】
次に、切換回路１４０（スイッチ１４１、１４２、１４３、１３１、１３２、１３３）の動作について、図１８のタイミングチャートを用いて説明する。
【００１４】
まず、ラッチ信号ＳＴＢを“Ｈ”入力とすると、データレジスタ回路１３４で保持した画像信号は、一斉にデータラッチ回路１７０に転送保持され、階調選択回路１１０で画像信号に応じて６４階調のなかから１値が選択される。その時、切換回路１４０はオフして電極１５０には何も接続されない。
【００１５】
次に、ラッチ信号ＳＴＢを“Ｌ”にし、制御回路１３８で切換回路１４０を切り換え（スイッチ１３１、１３２、１３３をオンし）、各データ電極１５０（１５１、１５２、１５３）をボルテージフォロア回路１２０（１２１、１２２、１２３）で高速に駆動する。次に、切換回路１４０を切り換える（スイッチ１３１、１３２、１３３をオフし、スイッチ１４１、１４２、１４３をオンする）と、階調選択回路１１０で選択した電圧でデータ電極１５０（１５１、１５２、１５３）が直接駆動され、走査電極の駆動が終わると、切換回路１４０をオフ（スイッチ１４１、１４２、１４３をオフ）する。階調選択回路１１０で駆動している期間は、ボルテージフォロア回路１２０（１２１、１２２、１２３）のバイアス電流を遮断し、ボルテージフォロア回路１２０（１２１、１２２、１２３）を非活性状態にして消費電力を低減することができる。ＡＰ信号は、ボルテージフォロア回路の定電流源を制御する信号で、図１７のバイアス電流値を制御する信号である。
【００１６】
一方、特許文献２には、１つの階調電圧選択回路で複数のデータ電極を駆動する例が示されている。
【００１７】
また、特許文献３には、時分割スイッチで３のｎ乗個の電極を駆動すると共に、出力信号の極性を時分割に反転するドット反転駆動による装置が開示されている。
【００１８】
【特許文献１】特開２００２−２１５１０８号公報  （図１３）
【特許文献２】特開平８−１２９３６２号公報  （図２）
【特許文献３】特開平１１−３２７５１８号公報  （図１、図５）
【発明の開示】
【発明が解決しようとする課題】
【００１９】
データ電極駆動回路においてボルテージフォロア回路が一般的に用いられる。ボルテージフォロア回路に使われるＲａｉｌ−ｔｏ−ｒａｉｌ型の増幅器は、ＰｃｈとＮｃｈのトランジスタにより２つの差動入力段を持ち、また、出力段は、プッシュプル型で構成され、回路が複雑なため回路素子数が多い。また、内部の定電流源に１０μＡ程度の電流を流さないと発振してしまうため、位相補償容量を設けるなどの対策を施す必要があり、位相補償容量の回路面積が大きくなるために、ボルテージフォロア回路の回路規模が大きくなっている。
【００２０】
一方、データ電極を時分割駆動すると、データ電極にはハイ・インピーダンスとなる期間が生じるため、データ電極に微少リークがあると、電圧が変動してしまい、表示むらが発生してしまう。
【００２１】
したがって、ボルテージフォロア回路を時分割に使用して実効的な回路規模を小さくすると共に表示むらの発生を少なく保つ技術が望まれるが、これを実現する技術は、従来において開示されていなかった。
【００２２】
本発明の目的は、データ電極駆動回路の大半を占める増幅器の回路面積を低減し、かつ高画質な表示を得ることにある。
【課題を解決するための手段】
【００２３】
前記目的を達成するために、本発明に係る表示装置の駆動回路は、第１の視点によれば、Ｎ個（Ｎ：２以上の自然数）のデータ電極に対応し、画像信号に応じて複数の階調電圧の中から１つの階調電圧を選択するＮ個の階調選択回路と、階調選択回路で選択した階調電圧をインピーダンス変換してデータ電極を駆動する増幅回路と、一端が第Ｋ（Ｋ＝１〜Ｎ）の階調選択回路の出力に接続され、他端が増幅回路の入力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第１のスイッチ群と、一端が第Ｋ（Ｋ＝１〜Ｎ）のデータ電極に接続され、他端が増幅回路の出力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第２のスイッチ群と、一端が第Ｋの階調選択回路に接続され、他端が第Ｋのデータ電極に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第３のスイッチ群と、１水平期間を少なくとも（Ｎ＋１）個の期間に分割し、第Ｋ（Ｋ＝１〜Ｎ）の期間では、第Ｋの階調選択回路の出力のみを増幅回路に入力して増幅回路の出力によって第Ｋのデータ電極を駆動し、第Ｋ以外の少なくとも一部の期間では、第Ｋの階調選択回路の出力によって第Ｋのデータ電極を駆動するように第１、第２、第３のスイッチ群のオンオフを制御する切換制御回路と、を備える。そして、第（Ｎ＋１）の期間は、第１の期間から第Ｎの期間の各期間より長くなるように制御される。
また、本発明に係る表示装置の駆動回路は、第２の視点によれば、Ｎ個（Ｎ：２以上の自然数）のデータ電極に対応し、画像信号に応じて複数の階調電圧の中から１つの階調電圧を選択するＮ個の階調選択回路と、階調選択回路で選択した階調電圧をインピーダンス変換してデータ電極を駆動する増幅回路と、一端が第Ｋ（Ｋ＝１〜Ｎ）の階調選択回路の出力に接続され、他端が増幅回路の入力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第１のスイッチ群と、一端が第Ｋ（Ｋ＝１〜Ｎ）のデータ電極に接続され、他端が増幅回路の出力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第２のスイッチ群と、一端が第Ｋの階調選択回路に接続され、他端が第Ｋのデータ電極に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第３のスイッチ群と、１水平期間を少なくとも（Ｎ＋１）個の期間に分割し、第Ｋ（Ｋ＝１〜Ｎ）の期間では、第Ｋの階調選択回路の出力のみを増幅回路に入力して増幅回路の出力によって第Ｋのデータ電極を駆動し、第Ｋ以外の少なくとも一部の期間では、第Ｋの階調選択回路の出力によって第Ｋのデータ電極を駆動するように第１、第２、第３のスイッチ群のオンオフを制御する切換制御回路と、を備える。そして、あるフレームにおける前記データ電極の駆動順序がフレームの前のフレームにおけるデータ電極の駆動順序と異なるように制御される。
【００２４】
切換制御回路は、第Ｋの期間では、第１および第２のスイッチ群のＫ番目のスイッチをオンとしてＫ番目以外のスイッチをオフとすると共に、第３のスイッチ群のＫ番目のスイッチをオフとし、第Ｋ以外の少なくとも一部の期間では、第１および第２のスイッチ群のＫ番目のスイッチをオフとすると共に、第３のスイッチ群のＫ番目のスイッチをオンとするように動作させてもよい。
【００２５】
また、一端が第Ｋ（Ｋ＝１〜Ｎ）のデータ電極に接続され、他端同士が互いに接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第４のスイッチ群を備え、１水平期間の所定の期間だけ第４のスイッチ群に含まれるスイッチを全てオンにしてデータ電極を全てショートするようにしてもよい。
【００２６】
さらに、所定の電圧を発生する短絡電圧発生回路と、一端が第Ｋ（Ｋ＝１〜Ｎ）のデータ電極に接続され、他端同士が短絡電圧発生回路の出力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第４のスイッチ群とを備え、１水平期間の所定の期間だけ第４のスイッチ群に含まれるスイッチを全てオンにしてデータ電極に所定の電圧を与えるようにしてもよい。
【００２７】
階調選択回路と第１のスイッチ群および第３のスイッチ群との間に極性信号に応じて階調選択回路の出力を入れ換える第５のスイッチ群を備え、入れ換えに対応し、画像信号を極性信号に応じて入れ換える入れ換え手段を階調選択回路より前の画像信号の供給側に備えてもよい。
【００２８】
また、データ電極と第２のスイッチ群および第３のスイッチ群との間に極性信号に応じてデータ電極の入力を入れ換える第５のスイッチ群を備え、入れ換えに対応し、画像信号を極性信号に応じて入れ換える入れ換え手段を階調選択回路より前の画像信号の供給側に備えてもよい。
【００２９】
さらに、入れ換え手段を、１水平期間だけ画像信号を保持するデータラッチ回路の入力側または出力側に備えてもよい。
【００３０】
また、入れ換え手段を、１水平期間のスタート信号を入力して画像信号のサンプリング信号を生成するシフトレジスタ回路の出力に接続し、サンプリング信号を入れ換えることで画像信号を入れ換えてもよい。
【００３１】
またさらに、入れ換え手段を、クロック信号の周期の期間だけ画像信号を保持して画像信号が供給される配線を駆動するデータバッファ回路の出力側に備えてもよい。
【００３２】
増幅回路は、ボルテージフォロア回路であってもよい。
【００３３】
また、ボルテージフォロア回路は、データ電極を駆動する期間には少なくともバイアス電流が供給されてもよい。
【００３４】
また、本発明に係る表示装置の駆動方法は、第３の視点によれば、Ｎ個（Ｎ：２以上の自然数）のデータ電極に対応し、画像信号に応じて複数の階調電圧の中から１つの階調電圧を選択するＮ個の階調選択回路と、階調選択回路で選択した階調電圧をインピーダンス変換してデータ電極を駆動する増幅回路と、一端が第Ｋ（Ｋ＝１〜Ｎ）の階調選択回路の出力に接続され、他端が増幅回路の入力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第１のスイッチ群と、一端が第Ｋ（Ｋ＝１〜Ｎ）のデータ電極に接続され、他端が増幅回路の出力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第２のスイッチ群と、一端が第Ｋの階調選択回路に接続され、他端が第Ｋのデータ電極に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第３のスイッチ群と、を備える表示装置が、第１、第２、第３のスイッチ群のオンオフを制御し、１水平期間を少なくとも（Ｎ＋１）個の期間に分割し、第Ｋ（Ｋ＝１〜Ｎ）の期間では、第Ｋの階調選択回路の出力のみを増幅回路に入力して増幅回路によって第Ｋのデータ電極を駆動し、第Ｋ以外の少なくとも一部の期間では、第Ｋの階調選択回路によって第Ｋのデータ電極を駆動する。そして、第（Ｎ＋１）の期間は、第１の期間から第Ｎの期間の各期間より長い。
さらに、本発明に係る表示装置の駆動方法は、第４の視点によれば、Ｎ個（Ｎ：２以上の自然数）のデータ電極に対応し、画像信号に応じて複数の階調電圧の中から１つの階調電圧を選択するＮ個の階調選択回路と、階調選択回路で選択した階調電圧をインピーダンス変換してデータ電極を駆動する増幅回路と、一端が第Ｋ（Ｋ＝１〜Ｎ）の階調選択回路の出力に接続され、他端が増幅回路の入力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第１のスイッチ群と、一端が第Ｋ（Ｋ＝１〜Ｎ）のデータ電極に接続され、他端が増幅回路の出力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第２のスイッチ群と、一端が第Ｋの階調選択回路に接続され、他端が第Ｋのデータ電極に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第３のスイッチ群と、を備える表示装置が、第１、第２、第３のスイッチ群のオンオフを制御し、１水平期間を少なくとも（Ｎ＋１）個の期間に分割し、第Ｋ（Ｋ＝１〜Ｎ）の期間では、第Ｋの階調選択回路の出力のみを増幅回路に入力して増幅回路によって第Ｋのデータ電極を駆動し、第Ｋ以外の少なくとも一部の期間では、第Ｋの階調選択回路によって第Ｋのデータ電極を駆動する。そして、あるフレームにおけるデータ電極の駆動順序がフレームの前のフレームにおけるデータ電極の駆動順序と異なる。
【００３５】
第１の期間から第Ｎの期間の各期間は、同じであってもよい。
【００３６】
また、第１の期間から第Ｎの期間の各期間のうち、少なくとも１つの期間が他の期間と異なっていてもよい。さらに、第（Ｎ＋１）の期間は、第１の期間から第Ｎの期間の各期間より長くともよい。また、あるフレームにおけるデータ電極の駆動順序が前のフレームにおけるデータ電極の駆動順序と異なっていてもよい。
【００３７】
本発明に係る表示装置の駆動方法は、第３の視点によれば、所定の間隔で設けられた複数の走査電極と、所定の間隔で設けられた複数のデータ電極との各交点に画素回路を配置する表示装置の駆動方法において、１水平期間を少なくともＮ個以上（Ｎ：２以上の自然数）の駆動期間に分割し、第１〜第Ｎのデータ電極を時分割に駆動する増幅回路を備え、増幅回路による第１、第２、・・・、第Ｎ−１、第Ｎのデータ電極の駆動期間をｔ１、ｔ２、・・・、ｔ（Ｎ−１）、ｔＮとするとき、少なくとも１つの駆動期間が他の駆動期間と異なる。
【００３８】
本発明に係る半導体集積回路装置は、第４の視点によれば、表示装置のデータ電極を駆動する半導体集積回路装置において、Ｎ個（Ｎ：２以上の自然数）の電極と、画像信号に応じて複数の階調電圧のなかから１つの階調電圧を選択するＮ個の階調選択回路と、選択された１つの階調電圧をインピーダンス変換して電極に出力する少なくとも１つの増幅回路と、一端が第Ｋ（Ｋ＝１〜Ｎ）の階調選択回路の出力に接続され、他端が増幅回路の入力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第１のスイッチ群と、一端が第Ｋ（Ｋ＝１〜Ｎ）の電極に接続され、他端が増幅回路の出力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第２のスイッチ群と、一端が第Ｋの階調選択回路に接続され、他端が第Ｋの電極に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第３のスイッチ群と、１水平期間を少なくとも（Ｎ＋１）個の期間に分割し、第Ｋ（Ｋ＝１〜Ｎ）の期間では、第Ｋの階調選択回路の出力のみを増幅回路に入力して増幅回路から第Ｋの電極に出力し、第Ｋ以外の少なくとも一部の期間では、第Ｋの階調選択回路で選択した階調信号を直接に電極に出力するように第１、第２、第３のスイッチ群のオンオフを制御する切換制御回路と、を備える。
【発明の効果】
【００３９】
本発明では、１つのボルテージフォロア回路で複数のデータ電極を時分割に駆動し、ボルテージフォロア回路で所望の電圧に達した後も、階調選択回路でデータ電極を駆動するため、データ電極の電圧値のずれを極めて小さく保つことができる。さらに、ボルテージフォロア回路のオフセット電圧によるばらつきを補正することができる。したがって、データ電極駆動回路の回路面積を低減すると共に表示むらなども解消して高画質な表示を得ることができる。
【発明を実施するための最良の形態】
【００４０】
次に、本発明の実施形態について図面を参照して説明する。図１は、本発明の実施形態に係る表示装置の駆動回路のブロック図である。図１において、駆動回路は、所定の間隔で設けられた複数の走査電極と、所定の間隔で設けられた複数のデータ電極５１、５２、・・５Ｎとの各交点に画素回路を配置する表示装置の駆動回路において、Ｎ個（Ｎ：自然数）のデータ電極５１、５２、・・５Ｎに対し、画像信号に応じて複数の階調電圧の中から１つの階調電圧を選択する階調選択回路１１、１２、・・１Ｎを備える。また、階調選択回路１１、１２、・・１Ｎで選択した階調電圧をインピーダンス変換してデータ電極５１、５２、・・５Ｎをそれぞれ駆動する増幅回路３０を備える。
【００４１】
さらに、１水平期間を少なくとも（Ｎ＋１）個の期間に分割し、第Ｋ（Ｋ＝１〜Ｎ）の期間では、第Ｋの階調選択回路１Ｋの出力のみを増幅回路３０に入力して増幅回路３０によって第Ｋのデータ電極５Ｋを駆動し、第Ｋ以外の少なくとも一部の期間では、第Ｋの階調選択回路１Ｋによって第Ｋのデータ電極５Ｋを駆動するように制御する切換制御回路２０を備える。
【００４２】
切換制御回路２０は、一端が第Ｋ（Ｋ＝１〜Ｎ）の階調選択回路１Ｋの出力に接続され、他端が増幅回路３０の入力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第１のスイッチ群２１と、一端が第Ｋ（Ｋ＝１〜Ｎ）のデータ電極５Ｋに接続され、他端が増幅回路３０の出力に接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第２のスイッチ群２２と、一端が第Ｋの階調選択回路１Ｋに接続され、他端が第Ｋのデータ電極５Ｋに接続されるスイッチをＫ＝１〜Ｎに対応させてＮ個含む第３のスイッチ群２３とを備える。
【００４３】
次に、図１のような構成の駆動回路における動作タイミングチャートについて説明する。図２は、本発明の実施形態に係る表示装置の駆動回路の動作タイミングチャートである。図２において、１水平期間を少なくとも（Ｎ＋１）個の期間に分割し、第Ｋの期間では、第１のスイッチ群２１および第２のスイッチ群２２のＫ番目のスイッチ（ＳＷ１、ＳＷ２）をオンとしてＫ番目以外のスイッチをオフとすると共に、第３のスイッチ群２３のＫ番目のスイッチ（ＳＷ３）をオフとする。第Ｋ以外の少なくとも一部の期間では、第１のスイッチ群２１および第２のスイッチ群２２のＫ番目のスイッチ（ＳＷ１、ＳＷ２）をオフとすると共に、第３のスイッチ群２３のＫ番目のスイッチ（ＳＷ３）をオンとするように動作する。
【００４４】
以上説明したように、本発明の実施形態に係る表示装置の駆動回路は、第Ｋのデータ電極５Ｋは、第Ｋの期間では増幅回路３０により駆動され、第Ｋ以外の少なくとも一部の期間では、階調選択回路１Ｋにより直接駆動される。したがって、第１〜第Ｎの期間において増幅回路３０がＮ個の階調選択回路とＮ個のデータ電極とに時分割で接続されるので、増幅回路３０の個数がデータ電極の個数に対して１／Ｎとなり、駆動回路の回路面積を低減することができる。また、データ電極が増幅回路３０により駆動されない区間にあっては、一部区間でデータ電極５Ｋが階調選択回路１Ｋにより直接駆動される。したがって、増幅回路３０による駆動後のデータ電極５Ｋがハイ・インピーダンスとなる期間を極めて短くすることができ、データ電極５Ｋの電圧値のずれを極めて小さくすることができる。また、増幅回路３０によるオフセット電圧の発生を補正することができる。その結果、表示むらなども低減することができ、高画質な表示を得ることができる。
【実施例１】
【００４５】
本発明の第１の実施例について図を参照して詳細に説明する。図３は、本発明の第１の実施例に係るデータ電極駆動回路のブロック図である。データ電極駆動回路は、クロック信号ＣＬＫに同期してシリアルに入力する画像信号（Ｄ００〜Ｄｘｘ）を所定の期間だけ保持しデータバスを駆動するデータバッファ回路３６と、水平スタート信号ＳＴＨを入力してサンプリング信号を生成する双方向のシフトレジスタ回路３２と、サンプリング信号に応じてシリアルに入力するデジタル画像信号を展開して保持するデータレジスタ回路３４と、ラッチ信号ＳＴＢに応じて一斉にデジタル画像信号を保持するデータラッチ回路７と、画像信号をデコードするデコーダ回路６と、液晶のガンマ特性に合うように予め設定した例えば正負各々６４値の階調電圧を生成する階調電圧発生回路８と、画像信号に応じて正負各々６４値の階調電圧から１値を選択する階調選択回路１０と、階調選択回路１０で選択した電圧を入力してデータ電極を高速に駆動するボルテージフォロア回路３１と、階調選択回路１０とボルテージフォロア回路３１との間に切換回路２６と、ボルテージフォロア回路３１と階調選択回路１０との出力を切り換えてデータ電極５に接続する切換回路２７と、切換回路２６、切換回路２７およびデータラッチ回路７などを制御する制御回路３８とを備える。
【００４６】
階調選択回路１０は、例えば図１９で説明したような６４個のスイッチ（ＰｃｈトランジスタとＮｃｈトランジスタを用いたトランスファスイッチなど）で構成し、それぞれのスイッチの入力にＶ０〜Ｖ６３の階調電圧を印加し、画像信号に応じてＶ０〜Ｖ６３の６４値の電圧のなかから１値を選択する。また、図２０あるいは図２１で説明したような階調選択回路を用いてもよい。時分割に駆動する場合は、階調選択回路の出力インピーダンスは低い方がよいので、図２０で説明したような階調選択回路を用いることが望ましい。
【００４７】
階調電圧発生回路８は、複数の抵抗を直列に接続し、各接続電極から予めガンマ特性に合うように設定した正極、あるいは負極のそれぞれ６４値の階調電圧を発生し、階調選択回路１０に供給する。
【００４８】
制御回路３８は、分周したクロック信号ＣＬＫ等に基づいて切換回路２６、２７などの各種回路のタイミングを制御する。
【００４９】
また、データラッチ回路７より手前の回路（データレジスタ回路３４、シフトレジスタ回路３２など）の電源電圧に比べて、階調選択回路１０やボルテージフォロア回路３１など駆動系の電源電圧は高いので、レベルシフト回路（不図示）をデータラッチ回路７の入力側あるいは出力側に挿入してもよい。
【００５０】
次にデータ電極駆動回路の主要部の回路について説明する。図４は、本発明の第１の実施例に係るデータ電極駆動回路の主要部の回路図である。図４では、データ電極が３個（５Ｒ、５Ｇ、５Ｂ）の場合を示し、それぞれに対しデコーダ回路６Ｒ、６Ｇ、６Ｂ、階調選択回路１Ｒ、１Ｇ、１Ｂ、スイッチ２Ｒ、２Ｇ、２Ｂ、スイッチ３Ｒ、３Ｇ、３Ｂおよびスイッチ４Ｒ、４Ｇ、４Ｂがそれぞれ対応して存在する。したがって、データ電極５Ｒについてのみ説明し、データ電極５Ｇ、５Ｂについては、データ電極５Ｒと同様なので説明を省略する。なお、他に階調電圧発生回路８およびバイアス電流を遮断して非活性状態にすることのできるボルテージフォロア回路３１が主要部の回路に備えられている。
【００５１】
デコーダ回路６Ｒの出力は、階調選択回路１Ｒに入力される。階調選択回路１Ｒは、階調電圧発生回路８が出力する階調電圧の中からデコーダ回路６Ｒの出力に応じて所定の値を選択してスイッチ２Ｒおよびスイッチ４Ｒの一端に出力する。スイッチ２Ｒの他端は、スイッチ２Ｇの他端およびスイッチ２Ｂの他端と接続されボルテージフォロア回路３１に入力される。ボルテージフォロア回路３１の出力は、スイッチ３Ｒの一端、スイッチ３Ｇの一端およびスイッチ３Ｂの一端に接続される。スイッチ４Ｒの他端およびスイッチ３Ｒの他端は、データ電極５Ｒに接続される。
【００５２】
次に、図４の回路の動作タイミングチャートについて図５を参照して説明する。図５は、本発明の第１の実施例に係る駆動回路の主要部の動作タイミングチャートである。図５において、１水平期間を少なくとも４以上の駆動期間に分割する。
【００５３】
まず、ラッチ信号ＳＴＢを“Ｈ”入力すると、データレジスタ回路３４で保持した画像信号は、一斉にデータラッチ回路７で転送保持され、画像信号に応じて階調選択回路１０（１Ｒ、１Ｇ、１Ｂ）で所定数の階調のなかから１値が選択される。また、その際、スイッチ２Ｒ、２Ｇ、２Ｂ、３Ｒ、３Ｇ、３Ｂ、４Ｒ、４Ｇ、４Ｂはオフしている。
【００５４】
第１の駆動期間は、データ電極５Ｒをボルテージフォロア回路３１で駆動する。制御回路３８でスイッチ２Ｒ、スイッチ３Ｒの順にオンし、ボルテージフォロア回路３１でデータ電極５Ｒを高速に駆動する。次に、スイッチ３Ｒ、スイッチ２Ｒの順にオフし、スイッチ４Ｒをオンすると、階調選択回路１Ｒで選択した電圧がデータ電極５Ｒに直接印加される。ボルテージフォロア回路３１と階調選択回路１Ｒとの出力の電圧差は、約±１０ｍＶ以内とほぼ同じ値であるので、駆動するというよりは電圧を保持する動作に近い。
【００５５】
第２の駆動期間は、データ電極５Ｇをボルテージフォロア回路３１で駆動する。スイッチ２Ｇ、スイッチ３Ｇの順にオンし、ボルテージフォロア回路３１でデータ電極５Ｇを高速に駆動する。次に、スイッチ３Ｇ、スイッチ２Ｇの順にオフし、スイッチ４Ｇをオンすると階調選択回路１Ｇで選択した電圧がデータ電極５Ｇに直接印加される。
【００５６】
第３の駆動期間は、データ電極５Ｂをボルテージフォロア回路３１で駆動する。スイッチ２Ｂ、スイッチ３Ｂの順にオンし、ボルテージフォロア回路３１でデータ電極５Ｂを高速に駆動する。次に、スイッチ３Ｂ、スイッチ２Ｂの順にオフし、スイッチ４Ｂをオンすると階調選択回路１Ｂで選択した電圧がデータ電極５Ｂに直接印加される。
【００５７】
スイッチ４Ｒ、４Ｇ、４Ｂのオンするタイミングは、図５に示すようなタイミング以外に、図６に示すようなボルテージフォロア回路３１の駆動が終了してから一斉にオンしてもよい。
【００５８】
ボルテージフォロア回路３１で各データ電極の駆動が終わると、ボルテージフォロア回路３１は、活性状態のままでもよいが、ボルテージフォロア回路３１のバイアス電流を遮断し、ボルテージフォロア回路３１を非活性状態にして消費電力を低減するのが好ましい。なお、ＡＰ信号は、ボルテージフォロア回路３１のバイアス電流値を制御する信号である。
【００５９】
また、ボルテージフォロア回路３１は、利得が１の増幅器であるが、一般に増幅器は、製造等のばらつきによりオフセット電圧（入力電圧と出力電圧の差）を有し、その値は、約±１０ｍＶ程度である。階調選択回路１Ｒ、１Ｇ、１Ｂで直接駆動することで、ボルテージフォロア回路３１のオフセット電圧を補正することができる。
【００６０】
図４では、１つのボルテージフォロア回路３１で３個のデータ電極を駆動しているが、４個以上のデータ電極を駆動してもよい。次に、ボルテージフォロア回路３１で何回書き込めるかの例を試算する。
【００６１】
パラメータとして、ボルテージフォロア回路３１で１つのデータ電極を駆動するのに必要な時間を５μｓｅｃ、ボルテージフォロア回路３１のオフセット電圧を±１０ｍＶ、データ電極の寄生容量を３０ｐＦ、階調選択回路１Ｒ（１Ｇ、１Ｂ）およびスイッチ４Ｒ（４Ｇ、４Ｂ）の出力インピーダンスを５００ＫΩとする。また、液晶表示において人間の目で認識できる電圧差を約±５ｍＶとする。
【００６２】
階調選択回路１Ｒ（１Ｇ、１Ｂ）で駆動する時の時定数τは、τ＝ＲＣ＝５００ＫΩ×３０ｐＦ＝１５μｓｅｃである。ボルテージフォロア回路３１の電圧誤差が±１０ｍＶで、人間の目で認識できない電圧差±５ｍＶまで補正するには、約５０％の電圧補正をすればよい。５０％は、約０．６９τに相当し、１５μｓｅｃ×０．６９＝約１０．４μｓｅｃの駆動時間があればよい。
【００６３】
画面がＱＶＧＡ（２４０画素×ＲＧＢ×３２０画素）の場合、フレーム周波数が６０Ｈｚでは、１水平期間は約５０μｓｅｃ程度なので、（５０−１０．４）μｓｅｃ／５μｓｅｃ＝７．９２回まで駆動が可能となる。
【００６４】
実際には、ＲＧＢの３色単位ごとに駆動するのが表示品質上好ましいので、ＲＧＢを１画素とすれば２画素分をボルテージフォロア回路３１で６回駆動するのが望ましい。
【００６５】
６回駆動の場合、データ電極をＲ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２とすると、各データ電極を駆動する順番は、Ｊフレーム目は、Ｒ１−Ｇ１−Ｂ１−Ｒ２−Ｇ２−Ｂ２の順に駆動し、Ｊ＋１フレーム目は、Ｂ２−Ｇ２−Ｒ２−Ｂ１−Ｇ１−Ｒ１の順に駆動するなどして、駆動する順番を変え、駆動時間を平均化することで色むらをさらに減らして良好な画質を得ることができる。なお、この順番は例えばランダムでもよい。
【００６６】
一般には、第１の駆動期間から第６の駆動期間の各駆動期間を同じとする。しかし、これに必ずしもこだわる必要はない。例えば、第１から第５の駆動期間の各駆動期間＝３μｓｅｃ、第６の駆動期間＝５μｓｅｃなどに設定してよい。また、第１の駆動期間＝２．５μｓｅｃ、第２の駆動期間＝３μｓｅｃ、第３の駆動期間＝３．５μｓｅｃ、第４の駆動期間＝４μｓｅｃ、第５の駆動期間＝４．５μｓｅｃ、第６の駆動期間＝５μｓｅｃのように第１から第６の各駆動期間をすべて変えてもよい。このように階調選択回路で十分補正するだけの時間が確保できれば、最初の方の駆動期間を短くしても問題ない。
【００６７】
この様子を図７に示す。スイッチ２Ｒ、３Ｒのオンの時間τを図５に比べ短くする。すると、電極５Ｒに表示するような立上がりの不充分な波形が生じてしまう。しかし、スイッチ４Ｒのオンの時間Ｔが必要に足るだけあれば、目標とする電圧に達することになる。例えば、１水平期間を５０μｓｅｃとする。６回駆動で、第１の駆動期間の駆動時間が２．５μｓｅｃで、目標電圧に対して数十ｍＶ書き込めなかった場合であっても、残りの４７．５μｓｅｃの時間があれば、階調選択回路で駆動することで残りの数十ｍＶの電圧を十分に補正することが可能である。
【００６８】
次に、ラッチ信号ＳＴＢが“Ｈ”である期間に近い期間において電極の駆動時間を短くすることで、１水平期間中の駆動回数を増す方法について説明する。先の説明と同様に１水平期間を５０μｓｅｃとする。先の例（第１から第５の駆動期間がそれぞれ、２．５、３、３．５、４、４．５μｓｅｃ）では、第６の駆動期間（５μｓｅｃ）の駆動開始までに１７．５μｓｅｃの時間が経過しているので、第６の駆動の残りの時間は、３２．５μｓｅｃが残されている。したがって、最初の駆動期間に比べ残りの時間が短い時間でも数十ｍＶの補正が階調選択回路によって十分に行えるように、最後の方の駆動期間での書き込みは、ボルテージフォロア回路によって目標電圧近くまで達するようにボルテージフォロア回路での駆動時間を長くする。
【００６９】
さらに、ボルテージフォロア回路での駆動時間を一律に５μｓｅｃとすると、６回駆動では、総計３０μｓｅｃの時間を必要とする。先の例で説明したような時間配分だと、６回駆動で２２．５μｓｅｃなので、７．５μｓｅｃの時間があれば最初の方に３回分の駆動期間（２．５×３μｓｅｃ）を加えて、９回（各駆動期間がそれぞれ、２．５、２．５、２．５、２．５、３、３．５、４、４．５、５μｓｅｃ、総計３０μｓｅｃ）の書き込みも可能とすることができる。このようにすることで、一つのボルテージフォロア回路を共有する回路がさらに増えるので、回路規模をさらに縮小することができる。
【００７０】
以上説明したように、１つのボルテージフォロア回路で複数のデータ電極を時分割に駆動し、その後切換回路２６、２７により階調選択回路１０で画像信号に応じた電圧を直接データ電極に印加する。従来、データ電極ごとに設けていたボルテージフォロア回路の個数を、本発明では１／Ｎ（Ｎ：２以上の自然数）に減らすことができ、回路規模を縮小することができる。
【００７１】
また、データ電極の時分割駆動においてデータ電極に微少リークがあると、データ電極がハイ・インピーダンス（Ｈｉ−ｚ）のために電荷が抜けてしまい所望の電圧から変動するので表示むらを生じる。しかし、本発明では、ボルテージフォロア回路で駆動した後も、直ちに階調選択回路１０で駆動するため表示むらの発生を極めて少なくすることができる。さらに、ボルテージフォロア回路のオフセット電圧のばらつきを補正することになるのでさらに良好な表示を得ることができる。
【実施例２】
【００７２】
第２の実施例について図８を参照して説明する。図８は、本発明の第２の実施例に係るデータ電極駆動回路の主要部の回路図である。図４と同じ符号は、同一物あるいは相当物を示し、説明を省略する。
【００７３】
図８が図４と異なる点は、スイッチ７Ｒ、７Ｇ、７Ｂおよび配線７０を付加し、各データ電極５Ｒ、５Ｇ、５Ｂに対してそれぞれスイッチ７Ｒ、７Ｇ、７Ｂの一端を接続し、他端を配線７０に接続し、各データ電極５Ｒ、５Ｇ、５Ｂをショートして初期化できる点である。
【００７４】
次に動作について説明する。図５のタイミングチャートでラッチ信号ＳＴＢが“Ｈ”期間は、切換回路２１および切換回路２４はオフ状態になっている。この期間にスイッチ７Ｒ、７Ｇ、７Ｂを一斉にオンすると各データ電極５Ｒ、５Ｇ、５Ｂの電圧が平均化される。
【００７５】
この初期化動作により、駆動電圧範囲が０〜５Ｖで、例えば平均化した電圧が２Ｖであれば、次に駆動する際の電圧差は、２〜３Ｖ以下となり、駆動電流が減り消費電力を低減することができる。
【実施例３】
【００７６】
実施例２においては、ラッチ信号ＳＴＢが“Ｈ”期間に各データ電極５Ｒ、５Ｇ、５Ｂを単にショートして初期化している。しかし、各データ電極５Ｒ、５Ｇ、５Ｂに駆動電圧の上位電圧と下位電圧との間の任意の電圧を与えてもよい。図９は、本発明の第３の実施例に係るデータ電極駆動回路の主要部の回路図である。図９において図８と同じ符号は、同一物あるいは相当物を示し、説明を省略する。
【００７７】
図９が図８と異なる点は、配線７０を短絡電圧発生回路７１の出力に接続している点である。ラッチ信号ＳＴＢが“Ｈ”期間に各データ電極５Ｒ、５Ｇ、５Ｂをショートして短絡電圧発生回路７１の出力電圧を与えて初期化している。この出力電圧を、特に上位電圧と下位電圧の１／２の電圧とすることで、最も消費電力削減効果を高めることが期待できる。
【実施例４】
【００７８】
第４の実施例について、図１０〜図１５を用いて説明する。図１０は、本発明の第４の実施例に係るドット反転駆動の原理を説明する図である。液晶を駆動するには液晶が劣化しないように交流駆動するのが望ましい。一般に、１水平ラインの画素ごとに極性を反転するライン反転駆動、隣り合う画素同士で極性を反転するドット反転駆動などが知られている。第４の実施例ではドット反転駆動する時の駆動回路および駆動方法について説明する。
【００７９】
液晶の共通電極の電圧を基準にして正側の電圧を、「正極側の電圧」、液晶の共通電極の電圧を基準にして負側の電圧を、「負極側の電圧」と略すことにする。
【００８０】
第４の実施例では図１０に示すように隣り合うデータ電極を正極側の電圧「＋」と負極側の電圧「−」とによって交互に駆動するものとする。したがって、ドット反転では、隣り合うデータ電極の極性が異なるため（例えば、Ｒ１とＧ１、Ｇ１とＢ１）、正極および負極それぞれ６４階調を同時に出力するので１２８階調の階調電圧が必要になる。
【００８１】
図１１は、本発明の第４の実施例に係るデータ電極駆動回路の主要部の回路図である。図１１において、実施例１における図４と構成上異なる主要な点を説明する。階調電圧発生回路８Ａは、正極側の階調電圧信号８Ｐと負極側の階調電圧信号８Ｎとを発生する。デコーダ回路６Ａには、正極側用のデコーダ回路６ＲＰ、６ＧＰ、６ＢＰと、負極側用のデコーダ回路６ＲＮ、６ＧＮ、６ＢＮとが含まれる。階調選択回路１０Ａには、正極側の階調電圧信号８Ｐを選択する階調選択回路１ＲＰ、１ＧＰ、１ＢＰと、負極側の階調電圧信号８Ｎを選択する階調選択回路１ＲＮ、１ＧＮ、１ＢＮとが備えられる。また、正極側の電圧を出力するボルテージフォロア回路３１Ｐと、負極側の電圧を出力するボルテージフォロア回路３１Ｎとが存在する。さらに、スイッチ群２５には、極性信号ＰＯＬに応じて動作する６つのスイッチ２５Ａおよび６つのスイッチ２５Ｂとが含まれる。また、実施例２で説明したと同様に各データ電極間をショートするスイッチ７ＲＰ、７ＧＰ、７ＢＰ、７ＲＮ、７ＧＮ、７ＢＮが存在し、配線７０に各スイッチの一端が接続される。
【００８２】
次に動作について説明する。まず、極性信号ＰＯＬが“Ｈ”の時、図１０に示すようにＲ１（＋）、Ｇ１（−）、Ｂ１（＋）、Ｒ２（−）、Ｇ２（＋）、Ｂ２（−）となるように駆動するには、ラッチ信号ＳＴＢが“Ｈ”期間でスイッチ２ＲＰ、２ＧＰ、２ＢＰ、２ＲＮ、２ＧＮ、２ＢＮ、３ＲＰ、３ＧＰ、３ＢＰ、３ＲＮ、３ＧＮ、３ＢＮ、４ＲＰ、４ＧＰ、４ＢＰ、４ＲＮ、４ＧＮ、４ＢＮをオフにし、スイッチ７ＲＰ、７ＧＰ、７ＢＰ、７ＲＮ、７ＧＮ、７ＢＮをオンにして各データ電極５ＲＰ、５ＧＰ、５ＢＰ、５ＲＮ、５ＧＮ、５ＢＮを初期化する。
【００８３】
次に、ラッチ信号ＳＴＢが“Ｌ”に切り換わるとスイッチ７ＲＰ、７ＧＰ、７ＢＰ、７ＲＮ、７ＧＮ、７ＢＮをオフし、６個のスイッチ２５Ａをオン、６個のスイッチ２５Ｂをオフとする（図１１に示すスイッチの状態）。その後は、実施例１と同様に、スイッチ群２１Ａとスイッチ群２４Ａの各スイッチを切り換え、ボルテージフォロア回路３１Ｐ、階調選択回路１ＲＰ、１ＧＰ、１ＢＰによって時分割的にデータ電極５ＲＰ、５ＢＰ、５ＧＮを正極側の電圧に駆動し、ボルテージフォロア回路３１Ｎ、階調選択回路１ＲＮ、１ＧＮ、１ＢＮによって時分割的にデータ電極５ＧＰ、５ＲＮ、５ＢＮを負極側の電圧に駆動する。
【００８４】
次に、極性信号ＰＯＬが“Ｌ”の時、Ｒ１（−）、Ｇ１（＋）、Ｂ１（−）、Ｒ２（＋）、Ｇ２（−）、Ｂ２（＋）となるように駆動するには、ラッチ信号ＳＴＢが“Ｈ”期間でスイッチ２ＲＰ、２ＧＰ、２ＢＰ、２ＲＮ、２ＧＮ、２ＢＮ、３ＲＰ、３ＧＰ、３ＢＰ、３ＲＮ、３ＧＮ、３ＢＮ、４ＲＰ、４ＧＰ、４ＢＰ、４ＲＮ、４ＧＮ、４ＢＮをオフにし、スイッチ７ＲＰ、７ＧＰ、７ＢＰ、７ＲＮ、７ＧＮ、７ＢＮをオンして各データ電極５ＲＰ、５ＧＰ、５ＢＰ、５ＲＮ、５ＧＮ、５ＢＮを初期化する。
【００８５】
次に、ラッチ信号ＳＴＢが“Ｌ”に切り換わるとスイッチ７ＲＰ、７ＧＰ、７ＢＰ、７ＲＮ、７ＧＮ、７ＢＮをオフし、６個のスイッチ２５Ｂをオン、６個のスイッチ２５Ａをオフとする。その後は、実施例１と同様に、スイッチ群２１Ａとスイッチ群２４Ａの各スイッチを切り換え、ボルテージフォロア回路３１Ｐ、階調選択回路１ＲＰ、１ＧＰ、１ＢＰによって時分割的にデータ電極５ＧＰ、５ＲＮ、５ＢＮを正極側の電圧に駆動し、ボルテージフォロア回路３１Ｎ、階調選択回路１ＲＮ、１ＧＮ、１ＢＮによって時分割的にデータ電極５ＲＰ、５ＢＰ、５ＧＮを負極側の電圧に駆動する。
【００８６】
このように、電極５ＲＰと電極５ＲＮ同士、電極５ＧＰと電極５ＧＮ同士および電極５ＢＰと電極５ＢＮ同士が、同時に互いに異なる極性で駆動されることにより、液晶共通電極での電荷の移動を最小限に抑えることで高画質な表示を得ることができる。
【００８７】
ところで、データ電極を正極および負極の専用の駆動回路で駆動するために、画像信号の入れ換えを行う必要がある。図１２は、本発明の第４の実施例に係るデータ入換の一例を示す回路図である。図１２ではデータラッチ回路７の出力に極性信号ＰＯＬで切り換わるスイッチＳＷ１Ｐ、ＳＷ１Ｎを設けてデータラッチ回路７から出力される画像信号を入れ換え、デコーダ回路６に入力する。
【００８８】
また、図１３は、本発明の第４の実施例に係るデータ入換の他の例を示す回路図である。図１３では、データバスを駆動するデータバッファ回路部３６の出力に極性信号ＰＯＬで切り換わるスイッチＳＷ１Ｐ、ＳＷ１Ｎを設けてデータバッファ回路部３６から出力される画像信号を入れ換え、データレジスタ回路３４に入力する。ただし、この場合、データバスは偶数本である必要がある。他の入れ換え方法として、サンプリング信号ＳＰｎ、ＳＰｎ＋１を入れ換える方法もある。図３でデータラッチ回路７をシフトレジスタ回路に置き換え、サンプリング信号をスイッチで入れ換えればよい。さらに、データを転送してくるＣＰＵ側等において画像データの入れ換えを行ってもよい。
【００８９】
データ電極を異なるボルテージフォロア回路で駆動すると正極および負極のボルテージフォロア回路のオフセット電圧が一般に異なるためにオフセット電圧の差が影響するが、階調選択回路１０Ａでデータ電極を直接駆動するのでオフセット電圧を補正することができる。
【００９０】
なお、図１１では、スイッチ群２４Ａおよびスイッチ群２５に含まれる２個のスイッチが直列に接続されているが、１個とする構成も可能である。図１４は、本発明の第４の実施例に係る出力段のスイッチの構成例を示す回路図である。図１４では、データ電極が５ＲＰの部分のみを取り出して示している。他の電極についても同様に構成される。
【００９１】
正極側駆動時は、スイッチ２５Ｄをオンしてボルテージフォロア回路３１Ｐでデータ電極５ＲＰを駆動し、所定の時間経過後にスイッチ２５Ｄをオフし、スイッチ２５Ｃをオンして直接に階調選択回路１ＲＰでデータ電極５ＲＰを駆動する。
【００９２】
負極側駆動時は、スイッチ２５Ｆをオンしてボルテージフォロア回路３１Ｎでデータ電極５ＲＰを駆動し、所定の時間経過後にスイッチ２５Ｆをオフし、スイッチ２５Ｅをオンして直接に階調選択回路１ＲＮでデータ電極５ＲＰを駆動する。
【００９３】
以上のようにボルテージフォロア回路後のスイッチを１段とすることで、出力インピーダンスを下げて駆動時間を早めることができる。
【００９４】
なお、図１１の構成において、階調選択回路１ＲＰ、１ＧＰ、１ＢＰは、正極側の電圧なのでＰｃｈトランジスタを用いたアナログスイッチをスイッチ２ＲＰ、２ＧＰ、２ＢＰ、３ＲＰ、３ＧＰ、３ＢＰ、４ＲＰ、４ＧＰ、４ＢＰに用いることができる。また、階調選択回路１ＲＮ、１ＧＮ、１ＢＮは、負極側の電圧なのでＮｃｈトランジスタを用いたアナログスイッチをスイッチ２ＲＮ、２ＧＮ、２ＢＮ、３ＲＮ、３ＧＮ、３ＢＮ、４ＲＮ、４ＧＮ、４ＢＮに用いることができる。このように構成することで、ＰｃｈトランジスタとＮｃｈトランジスタの両方を用いるトランスファスイッチより回路規模を縮小することができる。
【００９５】
また、同様にスイッチ群２５の中でスイッチ３ＲＰ、３ＧＰ、３ＢＰに接続されるスイッチにはＰｃｈトランジスタを用いたアナログスイッチを用い、スイッチ３ＲＮ、３ＧＮ、３ＢＮに接続されるスイッチにはＮｃｈトランジスタを用いたアナログスイッチを用いるように構成してもよい。
【００９６】
さらに、ボルテージフォロア回路の差動段をＲａｉｌ−ｔｏ−ｒａｉｌ型ではなく、ボルテージフォロア回路３１Ｐは、Ｎｃｈトランジスタの差動入力、ボルテージフォロア回路３１Ｎは、Ｐｃｈトランジスタの差動入力にすることで回路規模を縮小することができる。
【００９７】
図１１では、極性信号ＰＯＬに応じて切り換えるスイッチ群２５がデータ電極とスイッチ群２４Ａとの間に設けられている。他の構成として、図１５に示すように、極性信号ＰＯＬに応じて切り換えるスイッチ群２５を階調選択回路１０Ａとスイッチ群２１Ａとの間に設けることもできる。
【００９８】
以上説明した実施例において、画像信号は、デジタルの６ビット（６４階調）に限定されず、５ビット以下でも７ビット以上でもよい。また、画像信号のデータバス数は、ＲＧＢの３グループや６グループなど３ｍ（ｍ：自然数）グループでも、３線シリアル入力などでもよい。さらに、Ｒ電極、Ｇ電極、Ｂ電極などは表示装置の電圧駆動のデータ電極として説明したが、他の回路（例えば、有機ＥＬ表示の駆動において電流を発生する回路など）の入力電極であってもよい。
【００９９】
また、フレームメモリや電源回路などをデータ電極駆動回路に備えてもよい。フレームメモリを内蔵する場合は、ＣＰＵからの画像信号は、駆動系のクロック信号と非同期なので発振回路を備え、クロック信号を生成する。また、階調電圧発生回路の入力電源（Ｖｘ0〜Ｖｘｎ）は、低位電源と高位電源からガンマ特性に合うような階調電圧を内部で生成することもできる。
【０１００】
これらの回路は、半導体集積回路上に製造してもよいし、一部またはすべての回路をガラス基板上に製造してもよく、表示装置に適用することができる。
【産業上の利用可能性】
【０１０１】
小型化され、省電力で高画質の表示装置を提供することができる。
【図面の簡単な説明】
【０１０２】
【図１】本発明の実施形態に係る表示装置の駆動回路のブロック図である。
【図２】本発明の実施形態に係る表示装置の駆動回路の動作タイミングチャートである。
【図３】本発明の第１の実施例に係るデータ電極駆動回路のブロック図である。
【図４】本発明の第１の実施例に係るデータ電極駆動回路の主要部の回路図である。
【図５】本発明の第１の実施例に係る駆動回路の主要部の動作タイミングチャートである。
【図６】本発明の第１の実施例に係る駆動回路の主要部の他の動作タイミングチャートである。
【図７】本発明の第１の実施例に係る駆動回路の主要部のさらに他の動作タイミングチャートである。
【図８】本発明の第２の実施例に係るデータ電極駆動回路の主要部の回路図である。
【図９】本発明の第３の実施例に係るデータ電極駆動回路の主要部の回路図である。
【図１０】本発明の第４の実施例に係るドット反転駆動の原理を説明する図である。
【図１１】本発明の第４の実施例に係るデータ電極駆動回路の主要部の回路図である。
【図１２】本発明の第４の実施例に係るデータ入換の一例を示す回路図である。
【図１３】本発明の第４の実施例に係るデータ入換の他の例を示す回路図である。
【図１４】本発明の第４の実施例に係る出力段のスイッチの構成例を示す回路図である。
【図１５】本発明の第４の実施例に係るデータ電極駆動回路の主要部の他の回路図である。
【図１６】従来のデータ電極駆動回路のブロック図である。
【図１７】従来の駆動部の主要部の詳細回路図である。
【図１８】従来の駆動部の主要部のタイミングチャートである。
【図１９】従来の階調選択回路の構成例である。
【図２０】従来のデコーダ回路および階調選択回路の構成例である。
【図２１】従来の他のデコーダ回路および階調選択回路の構成例である。
【符号の説明】
【０１０３】
２Ｒ、２Ｇ、２Ｂ、３Ｒ、３Ｇ、３Ｂ、４Ｒ、４Ｇ、４Ｂ、７Ｒ、７Ｇ、７Ｂ、２ＲＰ、２ＧＰ、２ＢＰ、２ＲＮ、２ＧＮ、２ＢＮ、３ＲＰ、３ＧＰ、３ＢＰ、３ＲＮ、３ＧＮ、３ＢＮ、４ＲＰ、４ＧＰ、４ＢＰ、４ＲＮ、４ＧＮ、４ＢＮ、２５Ａ、２５Ｂ、２５Ｃ、２５Ｄ、２５Ｅ、２５Ｆ、７ＲＰ、７ＧＰ、７ＢＰ、７ＲＮ、７ＧＮ、７ＢＮ  スイッチ
５、５１、５２、・・５Ｎ、５Ｒ、５Ｇ、５Ｂ、５ＲＰ、５ＧＰ、５ＢＰ、５ＲＮ、５ＧＮ、５ＢＮ  データ電極
６、６Ｒ、６Ｇ、６Ｂ、６Ａ、６ＲＰ、６ＧＰ、６ＢＰ、６ＲＮ、６ＧＮ、６ＢＮ  デコーダ回路
７  データラッチ回路
８、８Ａ  階調電圧発生回路
８Ｐ、８Ｎ  階調電圧信号
１０、１１，１２、・・１Ｎ、１Ｒ、１Ｇ、１Ｂ、１０Ａ、１ＲＰ、１ＧＰ、１ＢＰ、１ＲＮ、１ＧＮ、１ＢＮ  階調選択回路
２０  切換制御回路
２１、２１Ａ  第１のスイッチ群
２２  第２のスイッチ群
２３  第３のスイッチ群
２４、２４Ａ、２５  スイッチ群
２６、２７  切換回路
３０  増幅回路
３１、３１Ｐ、３１Ｎ  ボルテージフォロア回路
３２  シフトレジスタ回路
３４  データレジスタ回路
３６  データバッファ回路
３８  制御回路
７０  配線
７１  短絡電圧発生回路
【図１】
0004744075.tif 000002
【図２】
0004744075.tif 000003
【図３】
0004744075.tif 000004
【図４】
0004744075.tif 000005
【図５】
0004744075.tif 000006
【図６】
0004744075.tif 000007
【図７】
0004744075.tif 000008
【図８】
0004744075.tif 000009
【図９】
0004744075.tif 000010
【図１０】
0004744075.tif 000011
【図１１】
0004744075.tif 000012
【図１２】
0004744075.tif 000013
【図１３】
0004744075.tif 000014
【図１４】
0004744075.tif 000015
【図１５】
0004744075.tif 000016
【図１６】
0004744075.tif 000017
【図１７】
0004744075.tif 000018
【図１８】
0004744075.tif 000019
【図１９】
0004744075.tif 000020
【図２０】
0004744075.tif 000021
【図２１】
0004744075.tif 000022