(57)【特許請求の範囲】
【請求項１】
スイッチングドライバと、
入力ＤＣ電圧供給端子に一端が接続されるコイルの他端に一端が接続される第１スイッチと、
前記コイルの前記他端と基底電位点との間に接続される第２スイッチと、
前記コイルの前記一端と前記他端との間に接続される第３スイッチとを含み、
前記第１スイッチの他端であるＤＣ出力端子には、平滑コンデンサと負荷とが並列に接続可能とされ、
ＤＣ／ＤＣコンバータの動作として、第１と第２の動作モードとを有し、
前記第１の動作モードでは、前記スイッチングドライバは前記第２スイッチをオフ状態に維持する一方、前記第１スイッチと前記第３スイッチとを交互にオン・オフ制御することにより、前記入力ＤＣ電圧供給端子から供給された入力ＤＣ電圧よりも低い出力ＤＣ電圧を前記ＤＣ出力端子より出力可能とされ、
前記第２の動作モードでは、前記スイッチングドライバは前記第３スイッチをオフ状態に維持する一方、前記第１スイッチと前記第２スイッチとを交互にオン・オフ制御することにより、前記入力ＤＣ電圧供給端子から供給された入力ＤＣ電圧よりも高い出力ＤＣ電圧を前記ＤＣ出力端子より出力可能とされるＤＣ／ＤＣコンバータ。
【請求項２】
前記第１スイッチはＰチャンネルＭＯＳトランジスタであり、前記ＰチャンネルＭＯＳトランジスタのＮウェルとＰ型ソースとの間に第１制御スイッチが接続され、前記ＰチャンネルＭＯＳトランジスタのＮウェルとＰ型ドレインとの間に第２制御スイッチが接続され、前記第１の動作モードと前記第２の動作モードとのいずれも任意に指定する指示信号のレベルに応答して前記第１制御スイッチと前記第２制御スイッチの一方がオン状態に制御され、他方がオフ状態に制御される請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
システム起動時には前記第１の動作モードによる降圧動作で動作を開始して、その後に前記第２の動作モードによる昇圧動作での動作に移行する請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記システム起動時の所定時間までのパワーオンリセット信号のひとつのレベルに応答して前記第１の動作モードによる前記降圧動作での動作が開始され、前記システム起動時の所定時間後の前記パワーオンリセット信号の他のレベルに応答して前記第２の動作モードによる前記昇圧動作での動作に移行する請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記負荷の電流の変動を検出する負荷変動検出回路を更に含み、前記第２の動作モードにおいて前記負荷変動検出回路からの帰還信号により前記スイッチングドライバを制御することにより、前記負荷の電流の変動があっても、前記第２の動作モードでの前記出力ＤＣ電圧は略安定化されるものである請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧のレベルを変換するＤＣ／ＤＣコンバータに関し、降圧も昇圧も可能で、特に高効率動作を可能とするのに有益な技術に関する。
【背景技術】
【０００２】
バッテリー電圧より高い、もしくは低いもしくは等しい出力電圧を発生するＤＣ／ＤＣコンバータとして、米国カリフォルニア州Ｌｉｎｅａｒ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｒｐｏｒａｔｉｏｎから発売されている製品名ＬＴＣ３４４０（Ｍｉｃｒｏｐｏｗｅｒ  Ｓｙｎｃｈｒｏｎｏｕｓ  Ｂｕｃｋ−Ｂｏｏｓｔ  ＤＣ／ＤＣ  Ｃｏｎｖｅｒｔｅｒ）が知られている。
【０００３】
この製品の概要は、下記の非特許文献１に記載されている。この製品では、入力ＤＣ電圧供給側のコイルの一端には入力ＤＣ電圧に接続される第１スイッチＳＷＡと接地に接続される第２スイッチＳＷＢとを含む。このコイルの他端のＤＣ出力電圧側には接地に接続される第３スイッチＳＷＣとコイルの他端とＤＣ電圧出力端子との間に接続された第４スイッチＳＷＤとを含む。第１期間に、第１スイッチＳＷＡと第３スイッチＳＷＣとをオンとし、第２スイッチＳＷＢと４スイッチＳＷＤとをオフとして、コイルを介して入力ＤＣ電圧から接地に電流が流れる。第２期間に、第１スイッチＳＷＡと第３スイッチＳＷＣとをオフとし、第２スイッチＳＷＢと４スイッチＳＷＤとをオンとして、コイルを介して接地からＤＣ出力電圧端子へコイルの回生電流が流れる。入力ＤＣ電圧とＤＣ出力電圧との比は、第１期間と第２期間との比となる。このようにして、バッテリー電圧より高い、もしくは低いもしくは等しい出力電圧を発生することが可能となる。
【０００４】
【非特許文献１】製品名ＬＴＣ３４４０  データ・シート  “ＬＴＣ３４４０  Ｍｉｃｒｏｐｏｗｅｒ  Ｓｙｎｃｈｒｏｎｏｕｓ  Ｂｕｃｋ−Ｂｏｏｓｔ  ＤＣ／ＤＣ  Ｃｏｎｖｅｒｔｅｒ”ｐｐ．１〜２０，米国カリフォルニア州Ｌｉｎｅａｒ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｒｐｏｒａｔｉｏｎｈｔｔｐ：／／ｗｗｗ．ｌｉｎｅａｒ．ｃｏｍ−ＬＴＣ３４４０−Ｍｉｃｒｏｐｏｗｅｒ  Ｓｙｎｃｈｒｏｎｏｕｓ  Ｂｕｃｋ−Ｂｏｏｓｔ  ＤＣ／ＤＣ  Ｃｏｎｖｅｒｔｅｒ  ＤＣ４２５Ａ  ＬＴＣ３[平成１７年１１月２３日検索]
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記非特許文献１に記載された技術を、本発明者らが、更に検討を行ったところ、下記のような結論に到達した。
【０００６】
第１期間と第２期間のいずれにおいても、コイルの両端には二つのスイッチが存在している。半導体集積回路ではスイッチは低オン抵抗のパワーＭＯＳトランジスタで構成されることが多いが、パワーＭＯＳトランジスタのオン抵抗ＲＯＮは数１００ｍΩとなることが多い。ＤＣ／ＤＣコンバータのコイルにはアンペアオーダーの大電流が流れるので、コイルの両端での二つのスイッチの消費電力は数１００ｍＷとなる。従って、バッテリーで動作するモバイル電子機器では、バッテリー電圧１．５〜４．２ボルトを昇圧するＤＣ／ＤＣコンバータが良く使用される。このようなバッテリー電圧昇圧動作モードでの大きな消費電力は、バッテリー寿命を短くしてしまう。モバイル電子機器としては、携帯電話、ＰＤＡ(Personal Digital Assist)機器、ＨＤＤ使用の携帯型ミュージックプレイヤー等色々の機器がある。しかし、殆ど全ての場合に、搭載バッテリーの使用可能時間をできるだけ長くすることが要求される。
【０００７】
本発明は上記のような本発明者による検討を基にしてなされたものであり、本発明の目的は、バッテリー電圧のような入力ＤＣ電圧より高い、もしくは低いもしくは等しい出力電圧を発生するＤＣ／ＤＣコンバータにおいて、電圧変換に際する電力損失を低減することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴とは、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
【００１０】
すなわち、本発明のひとつの形態によるＤＣ／ＤＣコンバータは、スイッチングドライバ（ＤＲＶ）と、入力ＤＣ電圧供給端子（ＴＩＮ）に一端が接続されるコイル（Ｌ）の他端に一端が接続される第１スイッチ（Ｓ１）と、前記コイル（Ｌ）の前記他端と基底電位点との間に接続される第２スイッチ（Ｓ２）と、前記コイル（Ｌ）の前記一端と前記他端との間に接続される第３スイッチ（Ｓ３）とを含む。
【００１１】
前記第１スイッチ（Ｓ１）の他端であるＤＣ出力端子（ＴＯＵＴ）には、平滑コンデンサ（Ｃ）と負荷（ＺＬ）とが並列に接続可能とされる。
【００１２】
前記ＤＣ／ＤＣコンバータは、第１と第２の動作モードとを有する。
【００１３】
前記第１の動作モードでは、前記スイッチングドライバ（ＤＲＶ）は前記第２スイッチ（Ｓ２）をオフ状態に維持する一方、前記第１スイッチ（Ｓ１）と前記第３スイッチ（Ｓ３）とを交互にオン・オフ制御することにより、前記入力ＤＣ電圧供給端子（ＴＩＮ）から供給された入力ＤＣ電圧（ＶＩＮ）よりも低い出力ＤＣ電圧（ＶＯＵＴ）を前記ＤＣ出力端子（ＴＯＵＴ）より出力可能とされる。
【００１４】
前記第２の動作モードでは、前記スイッチングドライバ（ＤＲＶ）は前記第３スイッチ（Ｓ３）をオフ状態に維持する一方、前記第１スイッチ（Ｓ１）と前記第２スイッチ（Ｓ２）とを交互にオン・オフ制御することにより、前記入力ＤＣ電圧供給端子（ＴＩＮ）から供給された入力ＤＣ電圧（ＶＩＮ）よりも高い出力ＤＣ電圧（ＶＯＵＴ）を前記ＤＣ出力端子（ＴＯＵＴ）より出力可能とされる。
【００１５】
上記した手段によれば、前記入力ＤＣ電圧供給端子（ＴＩＮ）から前記ＤＣ出力端子（ＴＯＵＴ）への電流経路には前記コイル（Ｌ）と直列なスイッチは前記第１スイッチ（Ｓ１）のみの１個となるので、前記ＤＣ／ＤＣコンバータを構成するスイッチでの消費電力を削減することが可能となる。
【００１６】
本発明の具体的な形態では、前記第１スイッチ（Ｓ１）はＰチャンネルＭＯＳトランジスタであり、前記ＰチャンネルＭＯＳトランジスタのＮウェルとＰ型ソースとの間に第１制御スイッチ（ＳＰ１）が接続され、前記ＰチャンネルＭＯＳトランジスタのＮウェルとＰ型ドレインとの間に第２制御スイッチ（ＳＰ２）が接続される。前記第１の動作モードと前記第２の動作モードとのいずれも任意に指定する指示信号（ＰＷＲＯＮ＿Ｒｅｓｅｔ）のレベルに応答して、前記第１制御スイッチ（ＳＰ１）と前記第２制御スイッチ（ＳＰ２）の一方がオン状態に制御され、他方がオフ状態に制御される。
【００１７】
本発明の他の具体的な形態では、前記ＤＣ／ＤＣコンバータはシステム起動時には前記第１の動作モードによる降圧動作で動作を開始して、その後に前記第２の動作モードによる昇圧動作での動作に移行するものである。より具体的には、前記システム起動時の所定時間までのパワーオンリセット信号のひとつのレベルに応答して前記第１の動作モードによる前記降圧動作での動作が開始され、前記システム起動時の所定時間後の前記パワーオンリセット信号の他のレベルに応答して前記第２の動作モードによる前記昇圧動作での動作に移行するものである。
【００１８】
本発明の他の具体的な形態では、前記ＤＣ／ＤＣコンバータは前記負荷（ＺＬ）の電流の変動を検出する負荷変動検出回路を更に含み、前記第２の動作モードにおいて前記負荷変動検出回路からの帰還信号（Ｖｆｂ）により前記スイッチングドライバ（ＤＲＶ）を制御する。その結果、負荷（ＺＬ）の電流の変動があっても、前記第２の動作モードでの前記出力ＤＣ電圧（ＶＯＵＴ）は略安定化される。
【発明の効果】
【００１９】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００２０】
すなわち、入力ＤＣ電圧より高い、もしくは低い出力電圧を発生するＤＣ／ＤＣコンバータにおいて、電圧変換に際する電力損失を低減することができる。
【発明を実施するための最良の形態】
【００２１】
≪ＤＣ／ＤＣコンバータの回路構成≫
図１は、本発明の一つの実施形態によるＤＣ／ＤＣコンバータの第１の動作モード（降圧出力モード）における回路構成と回路動作を示す波形図とである。
【００２２】
同図に示すように、ＤＣ／ＤＣコンバータは、スイッチングドライバＤＲＶと、入力ＤＣ電圧供給端子ＴＩＮに一端が接続されるコイルＬの他端に一端が接続される第１スイッチＳ１と、前記コイルＬの前記他端と接地電位のような基底電位点との間に接続される第２スイッチＳ２と、前記コイルＬの前記一端と前記他端との間に接続される第３スイッチＳ３とを含む。前記第１スイッチＳ１の他端であるＤＣ出力端子ＴＯＵＴには、平滑コンデンサＣと負荷ＺＬとが並列に接続可能とされる。
【００２３】
前記第１の動作モード（降圧出力モード）では、例えばハイレベルのモード指示信号ＭＤに応答して前記スイッチングドライバＤＲＶは前記第２スイッチＳ２をオフ状態に維持する一方、前記第１スイッチＳ１と前記第３スイッチＳ３とを交互にオン・オフ制御する。
【００２４】
より厳密に説明すると、この第１の動作モード（降圧出力モード）では、第１期間にはスイッチングドライバＤＲＶは前記第１スイッチＳ１をオン状態に、第３スイッチＳ３をオフ状態にそれぞれ制御する。従って、下記で与えられるコイル電流が流れ、前記第１期間にコイルＬにエネルギーが蓄積される。
【００２５】
ＩＯＮ＝（ＶＩＮ−ＶＯＵＴ）・ｔ／Ｌ                            …（１）式
尚、ＶＩＮは入力ＤＣ電圧供給端子ＴＩＮから供給された入力ＤＣ電圧、ＶＯＵＴはＤＣ出力端子ＴＯＵＴよりの出力ＤＣ電圧、ｔは時間、Ｌはコイルのインダクタンスである。
【００２６】
この第１期間の後の第２期間では、スイッチングドライバＤＲＶは前記第１スイッチＳ１をオフ状態に、第３スイッチＳ３をオン状態にそれぞれ制御する。従って、下記で与えられるエネルギー放出電流としてのコイル電流（回生電流）がコイルから第３スイッチＳ３に流れる。
【００２７】
ＩＯＦＦ＝ＶＯＮ・ｔ／Ｌ                                    …（２）式
尚、ＶＯＮはオン状態の第３スイッチＳ３の端子間オン電圧、ｔは時間である。
【００２８】
第１期間の時間ｔの長さをＴＯＮ、第２期間の時間ｔの長さをＴＯＦＦとする。すると、第１期間と第２期間との境界で（１）式で与えられる電流と（２）式で与えられる電流とは、等しくならなければならない。従って、次式が得られる。
【００２９】
（ＶＩＮ−ＶＯＵＴ）・ＴＯＮ／Ｌ＝ＶＯＮ・ＴＯＦＦ／Ｌ          …（３）式
（３）式を展開すると、次式の関係が得られる。
【００３０】
ＶＯＵＴ＝ＶＩＮ−（ＴＯＦＦ／ＴＯＮ）・  ＶＯＮ                 …（４）式
従って、この第１の動作モード（降圧出力モード）では、（４）式に従って、前記入力ＤＣ電圧供給端子ＴＩＮから供給された入力ＤＣ電圧ＶＩＮよりも低い出力ＤＣ電圧ＶＯＵＴをＤＣ出力端子ＴＯＵＴより出力可能となることが理解できる。このように、前記第２期間ＴＯＦＦと前記第１期間ＴＯＮとの比に依存する電圧降下が発生して、図１に示したＤＣ／ＤＣコンバータは降圧動作を行う。尚、入力ＤＣ電圧供給端子ＴＩＮからＤＣ出力端子ＴＯＵＴへの電流経路にはコイルＬと直列なスイッチは第１スイッチＳ１のみの１個となるので、ＤＣ／ＤＣコンバータを構成するスイッチでの消費電力を削減することが可能となる。
【００３１】
図２は、本発明の一つの実施形態によるＤＣ／ＤＣコンバータの第２の動作モード（昇圧出力モード）における回路構成と回路動作を示す波形図とである。
【００３２】
前記第２の動作モード（昇圧出力モード）では、例えばローレベルのモード指示信号ＭＤに応答して前記スイッチングドライバＤＲＶは前記第３スイッチＳ３をオフ状態に維持する一方、前記第１スイッチＳ１と前記第２スイッチＳ２とを交互にオン・オフ制御する。
【００３３】
より厳密に説明すると、この第２の動作モード（昇圧出力モード）では、第１期間にはスイッチングドライバＤＲＶは前記第１スイッチＳ１をオフ状態に、第２スイッチＳ２をオン状態にそれぞれ制御する。従って、下記で与えられるコイル電流がコイルを介して接地電位へ流れ、前記第１期間にコイルＬにエネルギーが蓄積される。
【００３４】
ＩＯＮ＝ＶＩＮ・ｔ／Ｌ                                    …（５）式
この第１期間の後の第２期間では、スイッチングドライバＤＲＶは前記第１スイッチＳ１をオン状態に、第２スイッチＳ２をオフ状態にそれぞれ制御する。従って、下記で与えられるコイル電流がコイルと第２スイッチＳ２とを介してＤＣ出力端子ＴＯＵＴに流れ、エネルギー放出電流としての回生電流が流れる。
【００３５】
ＩＯＦＦ＝（ＶＩＮ−ＶＯＵＴ）・ｔ／Ｌ                        …（６）式
第１期間の時間ｔの長さをＴＯＮ、第２期間の時間ｔの長さをＴＯＦＦとする。すると、第１期間と第２期間との境界で（５）式で与えられる電流と（６）式で与えられる電流とは、等しくならなければならない。従って、次式が得られる。
【００３６】
ＶＩＮ・ＴＯＮ／Ｌ＝（ＶＩＮ−ＶＯＵＴ）・ＴＯＦＦ／Ｌ            …（７）式
（７）式を展開すると、次式の関係が得られる。
【００３７】
ＶＯＵＴ＝（１＋（ＴＯＮ／ＴＯＦＦ））・  ＶＩＮ                 …（８）式
従って、この第２の動作モード（昇圧出力モード）では、（８）式に従って、前記入力ＤＣ電圧供給端子ＴＩＮから供給された入力ＤＣ電圧ＶＩＮよりも高い出力ＤＣ電圧ＶＯＵＴをＤＣ出力端子ＴＯＵＴより出力可能となることが理解できる。このように、前記第２期間には、入力ＤＣ電圧ＶＩＮに放出エネルギーを重畳した電圧が出力される。すなわち、前記第２期間ＴＯＦＦと前記第１期間ＴＯＮとの比に依存する電圧増加が発生して、図１に示したＤＣ／ＤＣコンバータは昇圧動作を行う。尚、入力ＤＣ電圧供給端子ＴＩＮからＤＣ出力端子ＴＯＵＴへの電流経路にはコイルＬと直列なスイッチは第１スイッチＳ１のみの１個となるので、ＤＣ／ＤＣコンバータを構成するスイッチでの消費電力を削減することが可能となる。
【００３８】
図３は、本発明のより具体的な実施形態によるＤＣ／ＤＣコンバータを示す回路図である。図３のＤＣ／ＤＣコンバータは大きな特徴は、システム起動時（電源電圧投入時）には、ＤＣ／ＤＣコンバータは第１の動作モード（降圧出力モード）で動作を開始することである。これにより、システム起動時にラッシュ電流を低減する。その後、ＤＣ／ＤＣコンバータは第２の動作モード（昇圧出力モード）の定常動作を開始して、バッテリーからの入力ＤＣ電圧ＶＩＮよりも高い出力ＤＣ電圧ＶＯＵＴを生成して、モバイル電子機器の内部装置に供給する。また、図３で、図１と図２の第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３はそれぞれＰチャンネルＭＯＳトランジスタＭ１、ＮチャンネルＭＯＳトランジスタＭ２、トランスミッションゲートＴＧで構成されている。尚、トランスミッションゲートＴＧは図３にも示してあるように、ＰチャンネルＭＯＳトランジスタＭＰ１とＮチャンネルＭＯＳトランジスタＭＮ１との並列接続のＣＭＯＳアナログスイッチとすることで、そのオン抵抗ＲＯＮを低減している。
【００３９】
システム起動直後は、ＤＣ出力端子ＴＯＵＴの出力ＤＣ電圧ＶＯＵＴは略ゼロボルトのため入力ＤＣ電圧供給端子ＴＩＮの入力ＤＣ電圧ＶＩＮからコイルＬを介して大きなラッシュ電流が流れる可能性がある。特に、システム起動直後にＤＣ／ＤＣコンバータが第２の動作モード（昇圧出力モード）で動作すると、第１期間にはスイッチングドライバＤＲＶは第２スイッチＳ２をオン状態に制御するのでコイル電流がコイルから直接に接地電位へ流れる。一方、システム起動直後にＤＣ／ＤＣコンバータが第１の動作モード（降圧出力モード）で動作すると、第１期間にはスイッチングドライバＤＲＶは第１スイッチＳ１をオン状態に制御するがコイル電流がコイルから平滑コンデンサＣと負荷ＺＬの並列接続を介して接地電位へ流れる。従って、システム起動直後にＤＣ／ＤＣコンバータを第１の動作モード（降圧出力モード）で動作させることによって、ラッシュ電流を低減することができる。このシステム起動時のラッシュ電流の低減は、バッテリーで動作するモバイル電子機器では重要である。
【００４０】
このように、図３の実施形態によるＤＣ／ＤＣコンバータは、システム起動時には第１の動作モード（降圧出力モード）で動作を開始する。システム起動時には図示しないパワーオンリセット発生回路より、図４のＰＷＲＯＮ＿Ｒｅｓｅｔに示すようなシステム起動から所定期間ハイレベルのパワーオンリセット信号が、このＤＣ／ＤＣコンバータ内部で発生する。この所定期間ハイレベルのパワーオンリセット信号ＰＷＲＯＮ＿Ｒｅｓｅｔによって、スイッチングドライバＤＲＶ、第１スイッチＳ１としてのＰチャンネルＭＯＳトランジスタＭ１のソース・Ｎウェル間に接続されたスイッチＳＷＰ１、Ｎウェル・ドレイン間に接続されたスイッチＳＷＰ２を制御する。この所定期間にオン状態のスイッチＳＷＰ１は第１スイッチＳ１としてのＰチャンネルＭＯＳトランジスタＭ１のソース寄生ダイオードＤｐｓを短絡し、オフ状態のスイッチＳＷＰ２は第１スイッチＳ１としてのＰチャンネルＭＯＳトランジスタＭ１のドレイン寄生ダイオードＤｐｄを整流素子として動作させる。図３の実施形態によるＤＣ／ＤＣコンバータが第１の動作モード（降圧出力モード）のみで動作するならば、ＰチャンネルＭＯＳトランジスタＭ１のＮウェルは、当業者の通常の知識によればスイッチＳＷＰ１を介することなく、直接に高電位側のＰチャンネルＭＯＳトランジスタＭ１のソース（ＮチャンネルＭＯＳトランジスタＭ２のドレイン）に接続される。しかし、この直接接続の場合に、図３の実施形態によるＤＣ／ＤＣコンバータが第２の動作モード（昇圧出力モード）でも動作するならば、高電位側の負荷ＺＬよりＰチャンネルＭＯＳトランジスタＭ１のドレイン寄生ダイオードＤｐｄとＰチャンネルＭＯＳトランジスタＭ１のＮウェルとＰチャンネルＭＯＳトランジスタＭ１のソースとを介して逆流電流が流れてしまう。この逆流電流は、昇圧出力の動作に妨害となる。従って、図３の実施形態によるＤＣ／ＤＣコンバータではこの逆流電流を防止するため、第１の動作モード（降圧出力モード）では上述のようにオン状態のスイッチＳＷＰ１は第１スイッチＳ１としてのＰチャンネルＭＯＳトランジスタＭ１のソース寄生ダイオードＤｐｓを短絡し、オフ状態のスイッチＳＷＰ２は第１スイッチＳ１としてのＰチャンネルＭＯＳトランジスタＭ１のドレイン寄生ダイオードＤｐｄを整流素子として動作させている。従って、入力ＤＣ電圧供給端子ＴＩＮとＤＣ出力端子ＴＯＵＴとの間の電気的導通は、第１スイッチＳ１としてのＰチャンネルＭＯＳトランジスタＭ１のゲート電圧に応答するソース・ドレイン間のオン・オフ動作にのみ依存する。ＤＣ出力端子ＴＯＵＴには平滑コンデンサＣ１と負荷ＺＬとが並列に接続されるともに、抵抗Ｒ１、Ｒ２による分圧回路が接続されている。従って、抵抗Ｒ１、Ｒ２による分圧電圧がエラーアンプＥＡの反転入力端子に供給され、エラーアンプＥＡの非反転入力端子には基準電圧Ｖｒｅｆが供給されている。尚、分圧抵抗Ｒ１と並列に負荷ＺＬのＡＣ変動を検出するための容量Ｃ２が接続されている。また、エラーアンプＥＡの出力端子と反転入力端子との間には発振防止容量Ｃ３が接続されている。エラーアンプＥＡの出力は第１比較器ＣＭＰ１の非反転入力端子に供給されて、第１比較器ＣＭＰ１の反転入力端子には三角波発生器Ｔｒｉ＿Ｇｅｎから生成された三角波が供給されている。第１比較器ＣＭＰ１の出力とインバータＩＮＶの出力はモードスイッチＭＳＷにより一方が選択されて、選択された出力がスイッチングドライバＤＲＶの入力端子ＩＮに供給される。入力ＤＣ電圧供給端子ＴＩＮからの入力ＤＣ電圧ＶＩＮが反転入力端子に印加され、ＤＣ出力端子ＴＯＵＴの出力ＤＣ電圧ＶＯＵＴが非反転入力端子に印加された第２比較器ＣＭＰ２は二つの電圧を比較する。この第２比較器ＣＭＰ２にも所定期間ハイレベルのパワーオンリセット信号ＰＷＲＯＮ＿Ｒｅｓｅｔが供給される。従って、この所定期間に第２比較器ＣＭＰ２が動作して、第２比較器ＣＭＰ２のローレベル出力により、モードスイッチＭＳＷが制御される。モードスイッチＭＳＷはインバータＩＮＶの出力を選択して、スイッチングドライバＤＲＶに供給する。
【００４１】
図５は、パワーオンリセット信号ＰＷＲＯＮ＿Ｒｅｓｅｔがハイレベルの所定期間での図３のＤＣ／ＤＣコンバータがシステム起動時で第１の動作モード（降圧出力モード）で動作を行っている際の回路各部の波形を示す図である。同図で上部の三角波は、三角波発生器Ｔｒｉ＿Ｇｅｎからの三角波の波形である。ＤＣ出力端子ＴＯＵＴの出力ＤＣ電圧ＶＯＵＴが上昇すると、エラーアンプＥＡの出力電圧ＥＡは破線から実線のように低下する。三角波発生器Ｔｒｉ＿Ｇｅｎからの三角波の信号レベルがエラーアンプＥＡの出力電圧ＥＡよりも低くなると第１比較器ＣＭＰ１の出力はハイレベルとなり、その逆になると、第１比較器ＣＭＰ１の出力はローレベルとなる。インバータＩＮＶの出力は、第１比較器ＣＭＰ１の出力と逆位相となる。図１の降圧出力モードでも既に説明したように、図３のＤＣ／ＤＣコンバータが第１の動作モード（降圧出力モード）を行うには第１期間ＴＯＮに第１スイッチＳ１をオン状態に制御する一方、第２期間ＴＯＦＦに第３スイッチＳ３をオン状態に制御する必要がある。第１スイッチＳ１をＰチャンネルＭＯＳトランジスタＭ１で構成して、第３スイッチＳ３をＣＭＯＳのトランスミッションゲートで構成しているので、第１スイッチＳ１と第３スイッチＳ３のゲートの駆動波形は図５の下部に示すようにする必要がある。まず、第１スイッチＳ１と第３スイッチＳ３のゲートの駆動波形と同位相であるインバータＩＮＶの出力が、モードスイッチＭＳＷにより選択され、スイッチングドライバＤＲＶの入力端子ＩＮに供給される。ＤＣ出力端子ＴＯＵＴの出力ＤＣ電圧ＶＯＵＴが上昇した場合、ＤＣ／ＤＣコンバータの負帰還によって出力ＤＣ電圧ＶＯＵＴを低下させるには、前記（４）式に従って第２期間の時間ｔの長さＴＯＦＦを第１期間の時間ｔの長さＴＯＮよりも大とする必要がある。この意味からも、インバータＩＮＶの出力がモードスイッチＭＳＷにより選択されて、スイッチングドライバＤＲＶに供給される。するとスイッチングドライバＤＲＶは、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３を図５の下部の波形図のように制御してシステム起動時での第１の動作モード（降圧出力モード）が実行される。
【００４２】
図６は、パワーオンリセット信号ＰＷＲＯＮ＿Ｒｅｓｅｔがハイレベルの所定期間が経過した後、図３のＤＣ／ＤＣコンバータが定常動作時の第２の動作モード（昇圧出力モード）で動作を行っている際の回路各部の波形を示す図である。定常動作時の第２の動作モード（昇圧出力モード）になると、図３ではＰチャンネルＭＯＳトランジスタＭ１のソース・Ｎウェル間に接続されたスイッチＳＷＰ１はオフ状態に、Ｎウェル・ドレイン間に接続されたスイッチＳＷＰ２はオン状態に制御される。図３の実施形態によるＤＣ／ＤＣコンバータが第２の動作モード（昇圧出力モード）のみで動作するならば、ＰチャンネルＭＯＳトランジスタＭ１のＮウェルは、当業者の通常の知識によればスイッチＳＷＰ２を介することなく、負荷ＺＬの側の高電位側のＰチャンネルＭＯＳトランジスタＭ１のドレイン（機能的にはソースとして動作する電極）に直接に接続される。しかし、この直接接続の場合に、図３の実施形態によるＤＣ／ＤＣコンバータが第１の動作モード（降圧出力モード）でも動作するならば、高電位側の負荷ＺＬよりＰチャンネルＭＯＳトランジスタＭ１のソース寄生ダイオードＤｐｓとＰチャンネルＭＯＳトランジスタＭ１のＮウェルとＰチャンネルＭＯＳトランジスタＭ１のドレインとを介して定常電流が流れてしまう。図３のＤＣ／ＤＣコンバータによる第１の動作モード（降圧出力モード）では負荷ＺＬの側への電流供給は第１スイッチとしてのＰチャンネルＭＯＳトランジスタＭ１のスイッチング動作によるオン動作にのみ支配されるべきである。従って、ソース寄生ダイオードＤｐｓによる定常電流は電圧変換の効率低下を引き起こす。従って、図３の実施形態によるＤＣ／ＤＣコンバータではこの逆流電流を防止するため、第２の動作モード（昇圧出力モード）では上述のようにオン状態のスイッチＳＷＰ２は第１スイッチＳ１としてのＰチャンネルＭＯＳトランジスタＭ１のドレイン寄生ダイオードＤｐｄを短絡し、オフ状態のスイッチＳＷＰ１は第１スイッチＳ１としてのＰチャンネルＭＯＳトランジスタＭ１のソース寄生ダイオードＤｐｓを整流素子として動作させている。
【００４３】
図６で上部の三角波は、三角波発生器Ｔｒｉ＿Ｇｅｎからの三角波の波形である。ＤＣ出力端子ＴＯＵＴの出力ＤＣ電圧ＶＯＵＴが上昇すると、エラーアンプＥＡの出力電圧ＥＡは破線から実線のように低下する。三角波発生器Ｔｒｉ＿Ｇｅｎからの三角波の信号レベルがエラーアンプＥＡの出力電圧ＥＡよりも低くなると第１比較器ＣＭＰ１の出力はハイレベルとなり、その逆になると。第１比較器ＣＭＰ１の出力はローレベルとなる。インバータＩＮＶの出力は、第１比較器ＣＭＰ１の出力と逆位相となる。図２の昇圧出力モードでも既に説明したように、図３のＤＣ／ＤＣコンバータが第２の動作モード（昇圧出力モード）を行うには第１期間ＴＯＮに第２スイッチＳ２をオン状態に制御する一方、第２期間ＴＯＦＦに第１スイッチＳ１をオン状態に制御する必要がある。第１スイッチＳ１をＰチャンネルＭＯＳトランジスタＭ１で構成して、第２スイッチＳ２をＮチャンネルＭＯＳトランジスタＭ２で構成しているので、第１スイッチＳ１と第２スイッチＳ２のゲートの駆動波形は図６の下部に示すようにする必要がある。まず、第１スイッチＳ１と第２スイッチＳ２のゲートの駆動波形と同位相である第１比較器ＣＭＰ１の出力が、モードスイッチＭＳＷにより選択され、スイッチングドライバＤＲＶの入力ＩＮに供給される。
【００４４】
ＤＣ出力端子ＴＯＵＴの出力ＤＣ電圧ＶＯＵＴが上昇した場合、ＤＣ／ＤＣコンバータの負帰還によって出力ＤＣ電圧ＶＯＵＴを低下させるには、前記（７）式に従って第１期間の時間ｔの長さＴＯＮよりも第２期間の時間ｔの長さＴＯＦＦを大とする必要がある。この意味からも、インバータＩＮＶの出力ではなく、第１比較器ＣＭＰ１の出力がモードスイッチＭＳＷにより選択されて、スイッチングドライバＤＲＶに供給される。するとスイッチングドライバＤＲＶは、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３を図６の下部の波形図のように制御して定常動作時の第２の動作モード（昇圧出力モード）が実行される。尚、定常動作時にはパワーオンリセット信号ＰＷＲＯＮ＿Ｒｅｓｅｔがローレベルなので、第２比較器ＣＭＰ２は非動作状態となっている。この非動作状態の第２比較器ＣＭＰ２の出力で、モードスイッチＭＳＷは、インバータＩＮＶの出力ではなく、第１比較器ＣＭＰ１の出力を選択するように構成されている。例えば、第２比較器ＣＭＰ２の出力を高抵抗によって適切な高電位点にプルアップすることにより、モードスイッチＭＳＷは第１比較器ＣＭＰ１の出力を選択することが可能となる。
【００４５】
以上説明したように、図４に示すようにパワーオンリセット信号ＰＷＲＯＮ＿Ｒｅｓｅｔがハイレベルの間に図３のＤＣ／ＤＣコンバータは降圧動作を行うことにより、システム起動時のラッシュ電流を低減する。所定期間経過後にはパワーオンリセット信号ＰＷＲＯＮ＿Ｒｅｓｅｔはローレベルとなり、図３のＤＣ／ＤＣコンバータは定常動作としての昇圧動作を開始する。その結果、図４に示すようにＤＣ出力電圧ＶＯＵＴが本格的に上昇する。このようなＤＣ／ＤＣコンバータによる定常動作としての昇圧動作は、バッテリーで動作するモバイル電子機器では有益である。
【００４６】
図７は本発明の他の実施形態によるＤＣ／ＤＣコンバータを示す回路図である。図７では、図３の三角波発生器Ｔｒｉ＿Ｇｅｎが削除されている。その代わり、第１比較器ＣＭＰ１の反転入力にはエラーアンプＥＡの出力Ｖｅが印加され、第１比較器ＣＭＰ１の非反転入力には帰還容量Ｃｆと第１帰還抵抗Ｒｆ１、第２帰還抵抗Ｒｆ２で構成された負荷変動検出回路からの帰還信号Ｖｆｂが印加されている。図７のＤＣ／ＤＣコンバータが定常動作としての昇圧動作を行っている間に、負荷変動によって負荷ＺＬに流れる電流が急増したとする。すると、エラーアンプＥＡの出力Ｖｅよりも負荷変動検出回路からの帰還信号Ｖｆｂのレベルが低下して、第１比較器ＣＭＰ１の出力はローレベルとなる。従って、スイッチングドライバＤＲＶは第１スイッチＳ１をオン状態に、第２スイッチＳ２をオフ状態にそれぞれ制御するので、ＤＣ出力電圧ＶＯＵＴを上昇しようとする。このようにして負荷電流が急増しても、ＤＣ出力電圧ＶＯＵＴが略安定に維持されることができる。
【００４７】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００４８】
例えば、図３の実施形態でパワーオンリセット信号ＰＷＲＯＮ＿Ｒｅｓｅｔをモード切替信号ＭＤに置換して、このモード切替信号ＭＤをハイレベルとローレベルで切り換えても良い。モード切替信号ＭＤをハイレベルとするとＤＣ／ＤＣコンバータは降圧動作を行い、モード切替信号ＭＤをローレベルとするとＤＣ／ＤＣコンバータは昇圧動作を行う。
【００４９】
また、図３の実施形態で、ＰチャンネルＭＯＳトランジスタＭ１は、ＰＮＰ型バイポーラトランジスタに置換されることができる。またＮチャンネルＭＯＳトランジスタＭ２は、ＮＰＮ型バイポーラトランジスタに置換されることができる。同様にトランスミッションゲートＴＧのＰチャンネルＭＯＳトランジスタＭＰ１とＮチャンネルＭＯＳトランジスタＭＮ１は、それぞれＰＮＰ型バイポーラトランジスタとＮＰＮ型バイポーラトランジスタに置換されることができる。
【００５０】
ＤＣ／ＤＣコンバータの平滑コイルＬはチップ外部のインダクタ素子以外に半導体チップ上に半導体プロセスで形成されるスパイラルコイルでも良く、半導体チップを封止するパッケージ内部のリードフレームの一部を利用するパッケージ内部のコイルでも良い。
【図面の簡単な説明】
【００５１】
【図１】図１は、本発明の一つの実施形態によるＤＣ／ＤＣコンバータの第１の動作モード（降圧出力モード）における回路構成と回路動作を示す波形図とである
【図２】図２は、本発明の一つの実施形態によるＤＣ／ＤＣコンバータの第２の動作モード（昇圧出力モード）における回路構成と回路動作を示す波形図とである。
【図３】図３は、本発明のより具体的な実施形態によるＤＣ／ＤＣコンバータを示す回路図である。
【図４】図４は図３の本発明のより具体的な実施形態で使用されるパワーオンリセット信号ＰＷＲＯＮ＿Ｒｅｓｅｔを説明する波形図である。
【図５】図５は、パワーオンリセット信号ＰＷＲＯＮ＿Ｒｅｓｅｔがハイレベルの所定期間での図３のＤＣ／ＤＣコンバータがシステム起動時で第１の動作モード（降圧出力モード）で動作を行っている際の回路各部の波形を示す図である。
【図６】図６は、パワーオンリセット信号ＰＷＲＯＮ＿Ｒｅｓｅｔがハイレベルの所定期間が経過した後、図３のＤＣ／ＤＣコンバータが定常動作時の第２の動作モード（昇圧出力モード）で動作を行っている際の回路各部の波形を示す図である。
【図７】図７は本発明の他の実施形態によるＤＣ／ＤＣコンバータを示す回路図である。
【符号の説明】
【００５２】
ＤＲＶ  スイッチングドライバ
ＴＩＮ  入力ＤＣ電圧供給端子
Ｌ  コイル
Ｓ１  第１スイッチ
Ｓ２  第２スイッチ
Ｓ３  第１スイッチ
ＴＯＵＴ  ＤＣ出力端子
Ｃ  平滑コンデンサ
ＺＬ  負荷
【図１】
0004683477.tif 000002
【図２】
0004683477.tif 000003
【図３】
0004683477.tif 000004
【図４】
0004683477.tif 000005
【図５】
0004683477.tif 000006
【図６】
0004683477.tif 000007
【図７】
0004683477.tif 000008