(57)【特許請求の範囲】
【請求項１】
基板の上部に設けられたソース電極およびドレイン電極と、
前記基板の上部に設けられ、前記ソース電極または前記ドレイン電極に接する透過表示用の画素電極と、
前記基板の上部に設けられ、前記ソース電極と前記ドレイン電極との間を含む領域に対向し前記ソース電極および前記ドレイン電極に達する第１開口を有すると共に、前記画素電極に達して前記画素電極の光透過領域となる第２開口を有する絶縁性の隔壁層と、
前記ソース電極と前記ドレイン電極との間の領域および前記第１開口内の前記ソース電極および前記ドレイン電極上に設けられた、有機材料からなるチャネル部半導体層と、
前記隔壁層の上に設けられた、前記チャネル部半導体層と同一材料からなる半導体層と、
前記チャネル部半導体層および前記半導体層の上に設けられた絶縁膜と
を有する表示装置。
【請求項２】
前記基板に対向するように設けられた対向基板を有すると共に、
前記絶縁膜および前記第２開口内の前記画素電極上に設けられた配向膜を有し、
前記基板と、当該対向基板との間に、液晶層が挟持されている
請求項1記載の表示装置。
【請求項３】
前記薄膜トランジスタはボトムゲート型であり、
前記基板と前記チャネル部半導体層との間には、当該基板側から順にゲート電極および
ゲート絶縁膜が設けられている
請求項１記載の表示装置。
【請求項４】
前記絶縁膜の上層に、反射画素電極を有し、
前記反射画素電極は、前記ソース電極または前記ドレイン電極を介して前記透過表示用の画素電極に電気的に接続されている
請求項１記載の表示装置。
【請求項５】
前記隔壁層には、前記ソース電極または前記ドレイン電極に達する第３開口が設けられ、
少なくとも前記絶縁膜には前記第３開口の内側において前記ソース電極または前記ドレ
イン電極に達する接続孔が設けられ、
前記反射画素電極は、前記接続孔の底部に露出する前記ソース電極または前記ドレイン
電極を介して前記透過表示用の画素電極に接続されている
請求項４記載の表示装置。
【請求項６】
前記隔壁層には、前記ソース電極または前記ドレイン電極に達する第３開口が設けられ、
前記第３開口の底部には前記チャネル部半導体層と同一材料からなる半導体層を有し、
前記絶縁膜、および前記第３開口の底部に設けられた半導体層には、前記隔壁層上の半導体層に対して絶縁性を保った状態で、当該第３開口の内側において前記ソース電極または前記ドレイン電極に達する接続孔が設けられ、
前記反射画素電極は、前記接続孔の底部に露出する前記ソース電極または前記ドレイン電極を介して前記透過表示用の画素電極に接続されている
請求項４記載の表示装置。
【請求項７】
前記透過表示用の画素電極の高さ位置に対する前記反射画素電極の高さ位置が、前記隔壁層の高さによって調整されている
請求項４記載の表示装置。
【請求項８】
前記薄膜トランジスタはトップゲート型であり、
前記チャネル部半導体層上には、ゲート絶縁膜を介してゲート電極が設けられている
請求項１記載の表示装置。
【請求項９】
基板上に薄膜トランジスタのソース電極およびドレイン電極を形成すると共に、前記ソース電極または前記ドレイン電極に接続された透過表示用の画素電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間を含む領域に対向し前記ソース電極および前記ドレイン電極に達する第１開口を有すると共に、前記画素電極に達して前記画素電極の光透過領域となる第２開口を有する絶縁性の隔壁層を前記基板上に形成する工程と、
有機材料からなる半導体層を前記隔壁層の上部から成膜することより、前記隔壁層上に半導体層を形成すると共に、前記隔壁層の上部とは分断した状態で前記ソース電極と前記ドレイン電極との間の領域および前記第１開口内の前記ソース電極および前記ドレイン電極上に当該半導体層からなるチャネル部半導体層を形成する工程と、
を行う表示装置の製造方法。
【請求項１０】
前記隔壁層の上部からの半導体層の成膜により、前記第２開口内の前記画素電極上に前記チャネル部半導体層と同一材料からなる半導体層を形成し、
前記チャネル部半導体層を形成する工程の後に前記第２の開口内の前記画素電極上に形成された前記半導体層を除去する工程を行う
請求項９記載の表示装置の製造方法。
【請求項１１】
前記チャネル部半導体層を形成する工程は、半導体材料が含まれた溶液を前記ソース電極と前記ドレイン電極との間の領域および前記第１開口内の前記ソース電極および前記ドレイン電極上のみに選択的に形成する方法によりチャネル部半導体層を形成する
請求項９記載の表示装置の製造方法。
【請求項１２】
基板の上部に設けられたソース電極およびドレイン電極と、
前記基板の上部に設けられ、前記ソース電極または前記ドレイン電極に接する透過表示用の画素電極と、
前記基板の上部に設けられ、前記ソース電極と前記ドレイン電極との間を含む領域に対向し前記ソース電極および前記ドレイン電極に達する第１開口を有すると共に、前記画素電極に達して前記画素電極の光透過領域となる第２開口を有する絶縁性の隔壁層と、
前記ソース電極と前記ドレイン電極との間の領域および前記第１開口内の前記ソース電極および前記ドレイン電極上に設けられた、有機材料からなるチャネル部半導体層と、
前記隔壁層の上に設けられた、前記チャネル部半導体層と同一材料からなる半導体層と、
前記チャネル部半導体層および前記半導体層の上に設けられた絶縁膜と
を有する半導体装置。
【請求項１３】
基板上に薄膜トランジスタのソース電極およびドレイン電極を形成すると共に、前記ソース電極または前記ドレイン電極に接続された透過表示用の画素電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間を含む領域に対向し前記ソース電極および前記ドレイン電極に達する第１開口を有すると共に、前記画素電極に達して前記画素電極の光透過領域となる第２開口を有する絶縁性の隔壁層を前記基板上に形成する工程と、
有機材料からなる半導体層を前記隔壁層の上部から成膜することより、前記隔壁層上に半導体層を形成すると共に、前記隔壁層の上部とは分断した状態で前記ソース電極と前記ドレイン電極との間の領域および前記第１開口内の前記ソース電極および前記ドレイン電極上に当該半導体層からなるチャネル部半導体層を形成する工程と、
を行う半導体装置の製造方法。
【請求項１４】
前記第２開口内の前記画素電極上に前記チャネル部半導体層と同一材料からなる半導体層を形成し、
前記チャネル部半導体層を形成する工程の後に前記第２の開口内の前記画素電極上に形成された前記半導体層を除去する工程を行う
請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記チャネル部半導体層を形成する工程は、半導体材料が含まれた溶液を前記ソース電極と前記ドレイン電極との間の領域および前記第１開口内の前記ソース電極および前記ドレイン電極上のみに選択的に形成する方法によりチャネル部半導体層を形成する
請求項１３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特には微細にパターニングされた薄膜の半導体層を備えた表示装置とその製造方法、さらにはこの半導体装置を用いた表示装置およびその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（thin film transistor）は、電子回路、特にはアクティブマトリックス駆動のフラット型表示装置における画素トランジスタとして広く用いられている。近年、このような薄型の半導体装置に用いる半導体層として、有機材料を用いることが注目されている。有機材料を半導体層に用いた半導体装置は、無機材料を半導体層に用いた構成と比較して、半導体層を低温で成膜することが可能である。このため、大面積化に有利であると共に、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能であり、多機能化と共に低コスト化も期待されている。
【０００３】
有機材料からなる半導体層をパターン形成するには、例えば印刷法やメタルマスクを用いた蒸着法が行われる。またこの他にも、レジストパターン上から有機材料層を形成した後にレジストパターンと共にその上部の有機半導体層部分を選択的にリフトオフ除去する方法、レジストパターンをマスクに用いて半導体層をパターンエッチングする方法などが行われる。
【０００４】
しかしながら、印刷法やメタルマスクを用いた蒸着方法では、パターンの精細度に限界があった。また特にメタルマスクを用いた蒸着法では、大面積の基板上に位置精度良好にパターン形成を行うことも困難であった。さらに、レジストパターンを用いる方法では、レジストパターンの除去に用いるレジスト剥離液が、有機半導体層にもダメージを与えるため、有機半導体層中のリーク電流の増加や移動度の低下や閾値のシフトが生じてしまう問題があった。
【０００５】
そこで、半導体層を形成する基板上に段差の大きな隔壁（パターン化絶縁層）を形成し、この隔壁上から半導体層を成膜することにより、隔壁の下部と上部とで分断されたパターン形状の半導体層を形成する方法が提案されている。この場合、例えばゲート電極を覆うゲート絶縁膜上にソース／ドレイン電極をパターン形成し、この上部に隔壁を形成する。そしてこの隔壁上からの半導体層の成膜により、隔壁の上部の半導体層に対して分断された状態で、下部におけるソース／ドレイン電極間にチャネル部となる半導体層を形成する（下記特許文献１および非特許文献１参照）。
【０００６】
また上記半導体層を備えた薄膜トランジスタを画素トランジスタとした液晶表示装置においては、ゲート絶縁膜上に、ソース／ドレイン電極に接続させた状態で、ソース／ドレイン電極と同一層または別の層で画素電極を設けておく。その後上述したと同様に、これらのソース／ドレイン電極および画素電極上に隔壁を形成し、この隔壁上からの半導体層の成膜により、ソース／ドレイン電極間にチャネル部となる半導体層を形成する。そして、これらを覆う状態で絶縁性の保護膜を介して配向膜を形成し、対向側の基板との間に液晶層を狭持させる（同様に下記特許文献１参照)。
【０００７】
【特許文献１】特開２０００−２６９５０４号公報（特に図１，図６および関連の記載を参照）
【非特許文献１】Stijn De Vusser et al，“Integrated shodow mask method for patterning small molecule organic semiconductor”，「Applied Physics Letters 88」，2006 American Institute of physics，2006年，103501-1〜103501-3
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、以上のように特許文献１に開示された構成の液晶表示装置においては、画素電極に対して隔壁および半導体層が重ねられた状態となる。このため、表示光は、半導体層および隔壁を透過して表示されことになり、半導体層および隔壁の存在により透過光が着色し、画質の色合いに影響を及ぼす。
【０００９】
また、薄膜トランジスタに接続された画素電極を保護膜上に引き出した場合であっても、保護膜下の全面に半導体層が設けられているため、画素電極間の絶縁性を確保することは困難である。
【００１０】
そこで本発明は、隔壁上からの成膜によって分断されパターニングされたことで微細化された半導体層を備えながらも、半導体層に影響されることなく画素電極をパターン形成することができ、これにより画質の良好な表示装置およびその製造方法を提供すること、およびこのような表示装置の駆動基板（背面板であり、いわゆるバックプレーン）として好適に用いられる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
このような目的を達するための本発明の表示装置は、基板の上部に設けられたソース電極およびドレイン電極と、基板の上部に設けられ、ソース電極またはドレイン電極に接する透過表示用の画素電極と、基板の上部に設けられ、ソース電極とドレイン電極との間を含む領域に対向しソース電極およびドレイン電極に達する第１開口を有すると共に、画素電極に達して画素電極の光透過領域となる第２開口を有する絶縁性の隔壁層と、ソース電極とドレイン電極との間の領域および第１開口内のソース電極およびドレイン電極上に設けられた、有機材料からなるチャネル部半導体層と、隔壁層の上に設けられた、チャネル部半導体層と同一材料からなる半導体層と、チャネル部半導体層および半導体層の上に設けられた絶縁膜とを有することを特徴とする。
【００１２】
このような構成の表示装置は、隔壁層に設けた第１開口底部にチャネル部半導体層が設けられているため、このチャネル部半導体層は、隔壁層上からの半導体層の成膜によって微細に分断されてパターニングされたものとなる。しかも、この隔壁層には、第１開口と共に画素電極の形成領域を露出する第２開口が設けられ、第２開口内の半導体層が除去されているため、画素電極で反射する光または画素電極を透過する光が、半導体層や隔壁層に影響されることなく取り出される。
【００１３】
また本発明は、上述した表示装置の製造方法でもあり、基板上に薄膜トランジスタのソース電極およびドレイン電極を形成すると共に、ソース電極またはドレイン電極に接続された透過表示用の画素電極を形成する工程と、ソース電極とドレイン電極との間を含む領域に対向しソース電極およびドレイン電極に達する第１開口を有すると共に、画素電極に達して画素電極の光透過領域となる第２開口を有する絶縁性の隔壁層を基板上に形成する工程と、有機材料からなる半導体層を隔壁層の上部から成膜することより、隔壁層上に半導体層を形成すると共に、隔壁層の上部とは分断した状態でソース電極とドレイン電極との間の領域および第１開口内のソース電極およびドレイン電極上に半導体層からなるチャネル部半導体層を形成する工程とを行う。
【００１４】
さらに本発明は、このような構成の表示装置の駆動基板（背面板）として好適に用いられる半導体装置およびその製造方法であって、例えば上記画素電極として導電性パターンを設ける。
【発明の効果】
【００１５】
以上説明したように本発明によれば、隔壁層上からの成膜により微細に分断されてパターニングされたチャネル部半導体層を備えながらも、隔壁層やこの上部に残される半導体層に影響されることのない画素電極を得ることができ、これにより画素電極を有する表示装置の画質の向上を図ることが可能になる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。ここでは、本発明をアクティブマトリックス方式の液晶表示装置に適用した各実施形態を説明する。
【００１７】
＜第１実施形態＞
図１は、本発明を適用した表示装置１ａにおける駆動側基板の1画素分の概略平面図であり、画素駆動用の薄膜トランジスタＴｒとしてボトムゲート型の薄膜トランジスタを用いたものである。また図２は、第１実施形態の表示装置１-1の概略断面図であり、図１におけるＡ−Ａ’断面に対応する。
【００１８】
これらの図に示す表示装置１-1は、可視光に対する透過性(以下、光透過性と記す）を有する基板３上の第１層目に、走査線５と共通配線７と（平面図のみに図示）が水平方向に配線されている。各走査線５からは薄膜トランジスタＴｒのゲート電極５ｇが共通配線７側に向かって垂直方向に延設されている。また、各共通配線７の中間部は、容量素子Ｃｓの下部電極７ｃとしてパターニングされている。
【００１９】
以上のような走査線５および共通配線７を覆う状態で、光透過性のゲート絶縁膜９（断面図のみに図示）が設けられている。
【００２０】
このゲート絶縁膜９上の第２層目には、透明導電性材料からなる光透過性の透過表示用電極１１が画素電極として設けられている。この透過表示用電極１１は、各画素の広い範囲に設けられていることとする。
【００２１】
また、ゲート絶縁膜９上には、複数の信号線１３（平面図のみに図示）が、走査線５および共通配線７に対して垂直に配置されている。そして、走査線５および信号線１３の各交差部に各画素が設定されており、この各画素内に透過表示用電極１１が設けられる。
【００２２】
各信号線１３からは、薄膜トランジスタＴｒの一方のソース／ドレイン電極１３ｓｄが、ゲート電極５ｇ側に向かって水平方向に延設されている。ゲート電極５ｇを挟んで配置されるもう一方のソース／ドレイン電極１３ｓｄは、容量素子Ｃｓの上部電極を兼ねており、ゲート絶縁膜９を介して下部電極７ｃ上重なるように延設して配置され、これらの積層部分が容量素子Ｃｓとして構成されている。また、容量素子Ｃｓの上部電極を兼ねたソース／ドレイン電極１３ｓｄの端部は、透過表示用電極１１の端部に重ねて配置されることにより、透過表示用電極１１と直接接続されている。尚、透過表示用電極１１とソース／ドレイン電極１３ｓｄとの積層状態は、図示したように透過表示用電極１１上にソース／ドレイン電極１３ｓｄが配置されても良く、この逆であっても良い。
【００２３】
そして、透過表示用電極１１、信号線１３、およびソース／ドレイン電極１３ｓｄが形成された基板３の上部には、絶縁性の隔壁層１５が設けられている。この隔壁層１５は、薄膜トランジスタＴｒのチャネル部に対応する位置、すなわちソース／ドレイン電極１３ｓｄ−１３ｓｄ間であってゲート電極５ｇ上に対応する位置に、第１開口１５ａを有している。また隔壁層１５には、この第１開口１５ａと共に、透過表示用電極１１上を広く開口する第２開口１５ｂが設けられている。この第２開口１５ｂは、第１開口１５ａと分離できていれば、透過表示用電極１１上からはみ出す大きさおよび形状であっても良い。
【００２４】
また、この隔壁層１５は、次に説明する半導体層１７が、隔壁層１５の上部と下部とで分断されるように構成されていることが重要である。このような隔壁層１５は、半導体層１７よりも充分に厚い膜厚を備えており、かつ第１開口１５ａおよび第２開口１５ｂの側壁が、垂直か、より好ましくは開口上部に向かって開口径が狭くなるように傾斜した逆テーパ形状であることとする。
【００２５】
このような隔壁層１５の側壁形状(断面形状）は、図示したように傾斜角度が略均一に保たれた逆テーパ形状であっても良い。また、積層膜で構成された隔壁層１５において、下層膜ほど開口幅を広くした構成であっても良い。さらに、次に説明する半導体層１７が隔壁層１５の上部と下部とで分断されるのであれば、上部のみが逆テーパ形状であっても良い。
【００２６】
このような隔壁層１５の第１開口１５ａ底部には、薄膜トランジスタＴｒの活性層を構成するチャネル部半導体層１７ｃｈが設けられている。そして、ゲート電極５ｇと、ゲート絶縁膜９を介してゲート電極５ｇの両脇上に配置されたソース／ドレイン電極１３ｓｄと、これらのソース／ドレイン電極１３ｓｄに接してゲート電極５ｇ上に積層されたチャネル部半導体層１７ｃとで薄膜トランジスＴｒが構成されている。
【００２７】
このチャネル部半導体層１７ｃｈは、隔壁層１５の上部から成膜された半導体層１７(断面図のみに図示）からなり、隔壁層１５上における半導体層１７とは分断された状態で第１開口１５ａの底部にパターン形成されている。また第２開口１５ｂ底部における透過表示用電極１１上には、半導体層１７がもともと形成されていないかまたは広い範囲で除去され、透過表示用電極１１ができるだけ広い範囲で半導体層１７から露出していることとする。
【００２８】
そして以上のようなチャネル部半導体層１７ｃｈ、および隔壁層１５、および透過表示用電極１１が設けられた基板３上に、断面図のみに図示した絶縁膜１９を介して配向膜２１が設けられ、駆動側の基板３の上部が構成されている。絶縁膜１９は、チャネル部半導体層１７ｃｈの保護膜となるものであり、透過表示用電極１１上は除去されていていることが好ましい。ただし、この絶縁膜１９が透明材料からなる場合には、透過表示用電極１１上も絶縁膜１９で覆われていて良い。つまり、絶縁膜１９は、チャネル部半導体層１７ｃｈを含む第１開口１５ａを覆うように隔壁層１５上に形成されている。そして、配向膜２１も、保護膜として絶縁膜１９の上から第１開口１５ａを覆い、かつ透過表示用電極１１の上から第２開口１５ｂを覆う状態で形成されている。
【００２９】
尚、上述した構成において、透過表示用電極１１に積層形成される層、および基板３は、可能な限り可視光透過率が良好であるものが用いられていることとする。
【００３０】
一方、以上のような駆動側の基板３における透過表示用電極１１の形成面側には、断面図のみに図示した対向基板３１が設けられている。この対向基板３１は、光透過性材料からなり透過表示用電極１１に向かう面上には、全画素に共通の透明導電性材料からなる光透過性の共通電極３３が設けられ、この共通電極３３を覆う状態で配向膜３５が設けられている。そして、二つの基板の配向膜２１−３５間に、スペーサ（図示省略）と共に液晶層ＬＣが挟持されている。
【００３１】
そして、ここでの図示を省略した偏向板を、基板３の外側と対向基板３１の外側に配置することにより、表示装置１-1が構成されている。
【００３２】
このような表示装置１-1では、偏向板を通過して基板３側から入射した光は、透過表示用電極１１を透過して液晶層ＬＣに達する。そして、透過表示用電極１１および共通電極３３への電圧の印加状態によって所定に配向した液晶層ＬＣを通過することで所定の偏向状態となった光のみが、対向基板３１側の偏向板を通過して表示光として取り出される。
【００３３】
次にこのような表示装置１-1の製造方法を図３の断面工程図に基づいて説明する。
【００３４】
先ず、図３（１）に示すように、光透過性の基板３を用意する。この基板３は、プラスチック、ガラス等、材質が限定されることはなく、ガラス基板またはプラスチック基板上に絶縁性の保護膜などが形成されているものであっても良い。ただし、可視光透過率が良好（８０〜９０％以上）であるものが好ましい。また、ここで作製する表示装置がフレキシブル・ディスプレイである場合には、プラスチック基板を用いることが好ましい。
【００３５】
この基板３上に、第１層目のゲート電極５ｇおよび下部電極７ｃと共に、ここでの図示を省略した走査線および共通配線を配線形成する。これらの電極および配線の形成は、公知の技術および材料を適用することができ、これらが限定されることはない。例えば、より微細な電極および配線を形成するには、リソグラフィー法を適用することが好ましい。この場合、成膜した電極材料層をリソグラフィー法によって形成したレジストパターンをマスクに用いテーパターンエッチングする。電極材料層としては、例えばアルミニウム（Ａｌ）、金（Ａｕ）、金（Ａｕ）とクロム（Ｃｒ）との積層膜、銀(Ａｇ）、パラジウム（Ｐｄ）、さらにはこれらの積層膜などが用いられる。
【００３６】
次に、ゲート電極５ｇおよび下部電極７ｃなどを覆う状態で、基板３上に光透過性のゲート絶縁膜９を成膜する。ゲート絶縁膜９の形成は、公知の技術および材料を適用することができ、酸化シリコンや窒化シリコンなどの無機材料膜、さらにはポリビニルフェノールやポリメタクリル酸メチル（ＰＭＭＡ）などの有機材料膜が用いられるが、これらが限定されることはない。
【００３７】
次いで、ゲート絶縁膜９上の第２層目に、透明導電性材料からなる光透過性の透過表示用電極１１をパターン形成する。このような透過表示用電極１１の形成は、公知の技術および材料を適用することができる。例えば、透明導電性材料としては、例えばＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）などの酸化物薄膜が用いられる。またこれ以外にも、ＰＥＤＯＴ：ポリ(3,4-エチレンジオキシチオフェン)、ＰＳＳ：ポリ(4-スチレンスルホナート)などの有機物を用いても良い。ただし、有機物を用いる場合には、好ましくは有機物上面が薄い無機物（バリア層）で覆われていることが望ましい。これは、後のエッチング工程での有機物の損傷を防ぐためである。
【００３８】
その後さらに、ゲート絶縁膜９上の第２層目として、ソース／ドレイン電極１３ｓｄおよび信号線を配線形成する。これらの電極および配線の形成は、公知の技術および材料を適用することができ、例えば第１層目のゲート電極５ｇおよび下部電極７ｃと同様に形成される。これにより、下部電極７ｃと一方のソース／ドレイン電極１３ｓｄ間にゲート絶縁膜９を狭持してなる容量素子Ｃｓを得る。
【００３９】
次に、図３（２）に示すように、透過表示用電極１１およびソース／ドレイン電極１３ｓｄが形成されたゲート絶縁膜９上に、側壁逆テーパ形状の第１開口１５ａおよび第２開口１５ｂを備えた隔壁層１５を形成する。尚、各開口１５ａ，１５ｂの形成位置は、図１,２を用いて説明した通りであり、第１開口１５ａをゲート電極５ｇ上に、第２開口部１５ｂを透過表示用電極１１上の広い範囲に形成する。
【００４０】
このような隔壁層１５の作製方法としては、例えば感光性樹脂を用い光パターニングによって作製する方法や、絶縁性薄膜の形成とエッチングとを併用して作製する方法などが挙げられる。絶縁性薄膜としては、ＰＭＭＡなどの樹脂、窒化シリコン（ＳｉＮｘ）や酸化シリコン（ＳｉＯｘ）などの無機絶縁膜が用いられる。
【００４１】
そして、例えば開口１５ａ，１５ｂの側壁の傾斜角度が略均一に保たれた逆テーパ形状の隔壁層１５であれば、感光性樹脂を用いて露光条件を調整したリソグラフィーを行う。これにより、側壁を逆テーパ形状とした開口１５ａ，１５ｂを有する隔壁層１５が形成される。また、多層構造を持つ隔壁層１５も同様の方法で作製できる。例えば、光感光性樹脂を用いてこれを実現する場合には、第１層目の下層膜とその上層の第２層目の膜とに感光性の違いを持たせれば良い。また、第１層目に光感光性樹脂を用い、第２層目には第１層目の感光性樹脂に対して選択的にパターニングできる材料を用いても良い。さらに、絶縁性薄膜の形成とエッチングを併用する場合には、第１層目と第２層目にエッチング選択性を持たせれば良い。
【００４２】
以上のような隔壁層１５を形成した後には、図３（３）に示すように、隔壁層１５の上方から半導体層１７を成膜することにより、隔壁層１５上とは分断された状態で第１開口１５ａの底部に半導体層１７からなるチャネル部半導体層１７ｃｈを形成する。ここでは例えば、真空蒸着法により、基板３上の全面に半導体層１７を成膜する。尚これにより、第２開口１５ｂの底部にも、隔壁層１５上の半導体層１７とは分断された形状の半導体層１７が設けられることになる。
【００４３】
この半導体層１７は、例えばペンタセン、ゼキシチオフェンなどのチオフェンオリゴマー、ポリチオフェンなどの有機半導体からなる。尚、インクジェット法などパターニングと成膜が同時に可能な方法を用いる場合には、隔壁層１５における第１開口１５ａの底面のみに選択的に半導体層１７を形成し、これをチャネル部半導体層１７ｃｈとしても良い。
【００４４】
以上のようにして、ゲート電極５ｇを覆うゲート絶縁膜９上に、ソース／ドレイン電極１３ｓｄが設けられ、これらのソース／ドレイン電極１３ｓｄ上からゲート電極５ｇの上方に重ねてチャネル部半導体層１７ｃｈが設けられたボトムゲート・ボトムコンタクト型の薄膜トランジスタＴｒを得る。この薄膜トランジスタＴｒは、一方のソース／ドレイン電極１３ｓｄが、容量素子Ｃｓの上部電極として用いられると共に透過表示用電極１１に接続されたものとなる。
【００４５】
次に、図３（４）に示すように、隔壁層１５および半導体層１７を覆う状態で、絶縁膜１９を形成する。この絶縁膜１９は、図示したように隔壁層１５による段差を埋め込むことなく形成されても良いし、表面平坦な平坦化膜として形成されても良い。尚、絶縁膜１９の表面が凹凸表面である場合には、開口１５ａ，１５ｂの側壁の逆テーパ形状を順テーパ形状に変換した側壁で構成されていることが好ましい。またこの絶縁膜１９は、単層構造であっても積層構造であっても良い。
【００４６】
このような絶縁膜１９は、窒化シリコン、酸化シリコン、ポリパラキシリレン、ポリビニルアルコール、ポリビニルフェノール、ＰＭＭＡなどのアクリル系樹脂などで構成されることとする。
【００４７】
次に、隔壁層１５の第２開口１５ｂの底部において、透過表示用電極１１上の絶縁膜１９をパターン除去して半導体層１７を露出させる。
【００４８】
尚ここでは、印刷法などにより、予め透過表示用電極１１上を広く開口する形状で絶縁膜１９を形成しても良い。
【００４９】
次に、絶縁膜１９のパターン除去に用いたレジストパターンまたは、絶縁膜１９自体をマスクに用いたエッチングにより、第２開口１５ｂの底部における透過表示用電極１１上の半導体層１７を除去し、透過表示用電極１１を露出させる。
【００５０】
以上の後には、図３（５）に示すように、透過表示用電極１１を覆う状態で基板３の上方に配向膜２１を形成することにより、駆動側の基板３（すなわち表示装置のバックプレーン）を完成させる。
【００５１】
その後は、図２に示したように、透明材料からなる対向基板３１上に、透明導電性材料からなる共通電極３３および配向膜３５を順次形成する。そして、配向膜２１，３５を向かい合わせる状態で基板３と対向基板３１とを対向配置し、これらの基板３−３１間にスペーサ（図示省略）を挟持させて液晶層ＬＣを注入封止することにより、透過型の液晶表示装置１-1を完成させる。
【００５２】
以上説明した第１実施形態では、隔壁層１５上からの成膜によって、隔壁層１５上とは分断された状態で第１開口１５ａ底部にチャネル部半導体層１７ｃｈを設けた構成である。このため、チャネル部半導体層１７ｃｈを微細に分断されてパターニングしたものとすることができる。しかも、この隔壁層１５には、第１開口１５ａと共に、透過表示用電極１１の形成領域を露出する第２開口１５ｂが設けられ、第２開口１５ｂの底部に形成された半導体層１７が除去されているため、透過表示用電極１１を透過する光を、半導体層１７や隔壁層１５に影響されることなく取り出すことができる。
【００５３】
この結果、隔壁層１５上からの成膜により微細に分断されてパターニングされたチャネル部半導体層１７ｃｈを備えながらも、隔壁層１５やこの上部に残される半導体層１７に影響されることなく表示光を得ることができ、これにより透過表示用電極１１を有する表示装置１-1の画質の向上を図ることが可能になる。
【００５４】
＜第２実施形態＞
図４は、第２実施形態の表示装置１-2の概略断面図であり、図１におけるＡ−Ａ’断面に対応する。この図に示す表示装置１-2が、図２を用いて説明した第1実施形態の表示装置と異なるところは、絶縁膜を２層構造としたところにあり、他の構成は同様であることとする。
【００５５】
すなわち、チャネル部半導体層１７ｃｈの保護膜として設けた絶縁膜１９を保護絶縁膜１９-1とし、この絶縁膜１９-1を覆い透過表示用電極１１上を開口する形状の平坦化絶縁膜１９-2が設けられており、この平坦化絶縁膜１９-2上に配向膜２１が設けられている。
【００５６】
このような構成の表示装置１-2の製造方法は、第１実施形態において図３（１）〜図３（４）を用いて説明したと同様の手順で透過表示用電極１１上の半導体層１７を除去するまでを行った後、基板３上に平坦化絶縁膜１９-2を形成し、この平坦化絶縁膜１９-2に対して透過表示用電極１１を露出させる開口をパターン形成し、その後この上部に配向膜２１を形成すれば良い。平坦化絶縁膜１９-2の形成方法が特に限定されることはなく、予め透過表示用電極１１を露出させる開口がパターン形成されるように、例えば印刷法などによって平坦化絶縁膜１９-2を形成しても良い。
【００５７】
以上説明した第２実施形態であっても、隔壁層１５に形成した第１開口１５ａ底部にチャネル部半導体層１７ｃｈを設けた構成であり、また隔壁層１５に透過表示用電極１１の形成領域を露出する第２開口１５ｂが設けられていて当該第２開口１５ｂの底部に形成された半導体層１７が除去されているため、第１実施形態と同様に、微細なチャネル部半導体層１７ｃｈを備えながらも、半導体層１７に影響されることなく表示光を得ることができる。
【００５８】
＜第３実施形態＞
図５は、第３実施形態の表示装置１-3の概略断面図であり、図１におけるＡ−Ａ’断面に対応する。この図に示す表示装置１-3が、図２を用いて説明した第1実施形態の表示装置と異なるところは、透過表示用電極１１が、ゲート電極５ｇおよび下部電極７ｃと同一の第１層目に設けられているところにあり、他の構成は同様であることとする。
【００５９】
すなわち、基板３上の第１層目には、ゲート電極５ｇおよび下部電極７ｃと共に、透過表示用電極１１が設けられている。そして、ゲート電極５ｇの上層に設けられたゲート絶縁膜９には、透過表示用電極１１を広く開口する開口部９ａが設けられており、この開口部９ａにおいてゲート絶縁膜９上のソース／ドレイン電極１３ｓｄと透明画電極１１とが接続されている。
【００６０】
このような構成の表示装置１-3の製造方法は、先ず基板３上に、ゲート電極５ｇおよび下部電極７ｃを形成し、さらに透明導電性材料からなる透過表示用電極１１を形成する。この際、ゲート電極５ｇおよび下部電極７ｃが透明導電性材料で構成されても良い場合には、ゲート電極５ｇ、下部電極７ｃ、および透過表示用電極１１を同一工程でパターン形成する。
【００６１】
その後、ゲート絶縁膜９を成膜し、このゲート絶縁膜９に透過表示用電極１１を広く開口する開口部９ａを形成する。次いで、ゲート絶縁膜９上に、透過表示用電極１１に接続されたソース／ドレイン電極１３ｓｄを形成する。
【００６２】
以上の後には、第１実施形態において図３（２）〜図３（５）を用いて説明したと同様の手順で配向膜２１を形成するまでを行えば良い。
【００６３】
以上説明した第３実施形態であっても、隔壁層１５に形成した第１開口１５ａ底部にチャネル部半導体層１７ｃｈを設けた構成であり、また隔壁層１５に透過表示用電極１１の形成領域を露出する第２開口１５ｂが設けられていて当該第２開口１５ｂの底部に形成された半導体層１７が除去されているため、第１実施形態と同様に、微細なチャネル部半導体層１７ｃｈを備えながらも、半導体層１７に影響されることなく表示光を得ることができる。
【００６４】
＜第４実施形態＞
図６は、第４実施形態の表示装置１-4の概略断面図であり、図１におけるＡ−Ａ’断面に対応する。この図に示す表示装置１-4は、第２実施形態と第３実施形態とを組み合わせたものであり、図５を用いて説明した第３実施形態の表示装置と異なるところは、絶縁膜を２層構造としたところにあり、他の構成は同様であることとする。
【００６５】
すなわち、チャネル部半導体層１７ｃｈの保護膜として設けた絶縁膜１９を保護絶縁膜１９-1とし、この絶縁膜１９-1を覆い透過表示用電極１１上を開口する形状の平坦化絶縁膜１９-2が設けられており、この平坦化絶縁膜１９-2上に配向膜２１が設けられている。
【００６６】
以上説明した第４実施形態であっても、隔壁層１５に形成した第１開口１５ａ底部にチャネル部半導体層１７ｃｈを設けた構成であり、また隔壁層１５に透過表示用電極１１の形成領域を露出する第２開口１５ｂが設けられていて当該第２開口１５ｂの底部に形成された半導体層１７が除去されているため、第１実施形態と同様に、微細なチャネル部半導体層１７ｃｈを備えながらも、半導体層１７に影響されることなく表示光を得ることができる。
【００６７】
＜第５実施形態＞
図７は、本発明を適用した表示装置１ｂにおける駆動側基板の1画素分の概略平面図であり、半透過半反射型の液晶表示装置である。また図８は、第５実施形態の表示装置１-5の概略断面図であり、図７におけるＡ−Ａ’断面に対応する。
【００６８】
これらの図に示す表示装置１-5が、図２を用いて説明した第1実施形態の表示装置と異なるところは、透過表示用電極１１と共に反射画素電極２３を設けた構成、およびこの反射画素電極２３を設けるための構成にあり、他の構成は同様であることとする。
【００６９】
すなわち本第５実施形態においては、隔壁層１５に、薄膜トランジスタＴｒのチャネル部に対応する第１開口１５ａ、透過表示用電極１１を露出させる第２開口１５ｂが設けられ、さらに容量素子Ｃｓを構成するソース／ドレイン電極１３ｓｄに達する第３開口１５ｃが設けられている。３つの開口１５ａ，１５ｂ，１５ｃを有する隔壁層１５は、先の実施形態と同様にチャネル部半導体層１７ｃｈの保護膜となる絶縁膜１９で覆われている。この絶縁膜１９は、例えば平坦化膜として構成されていることが好ましい。
【００７０】
そして、この第３開口１５ｃ内において、隔壁層１５を覆う絶縁膜１９および半導体層１７に、容量素子Ｃｓの上部電極を構成するソース／ドレイン電極１３ｓｄに達する接続孔１９ａが設けられている。この接続孔１９ａは、隔壁１５上の半導体層１７に対して絶縁性を保って設けられることとする。
【００７１】
反射画素電極２３は、第２開口１５ｂを避けた絶縁膜１９上設けられており、第３開口１５ｃ内の接続孔１９ａの底部においてソース／ドレイン電極１３ｓｄに接続されている。これにより、反射画素電極２３は、ソース／ドレイン電極１３ｓｄを介して透過表示用電極１１に接続され、透過表示用電極１１と同一の電位が印加される構成となっている。
【００７２】
また、反射画素電極２３は、隔壁層１５とこれを覆う絶縁膜１９上に配置されており、透過表示用電極１１とは異なる高さに設けられている。この高さは、透過表示用電極１１が設けられた透過表示部と、反射画素電極２３が設けられた反射表示部とにおいの液晶層ＬＣのセルギャップに合わせた値であり、隔壁層１５とこれを覆う絶縁膜１９とによって調整されていることとする。またこの絶縁膜１９は、図示したように隔壁層１５による段差を埋め込むことなく形成されても良いし、表面平坦な平坦化膜として形成されていても良い。
【００７３】
そして、以上の透過表示用電極１１および反射画素電極２３を覆う状態で、配向膜２１が設けられている。
【００７４】
このような表示装置１-5では、透過表示用電極１１が配置されている透過表示部では、第１実施形態と同様に、偏向板を通過して基板３側から入射した光は、透過表示用電極１１を透過して液晶層ＬＣに達する。そして、透過表示用電極１１および共通電極３３への電圧の印加状態によって所定に配向した液晶層ＬＣを通過することで所定の偏向状態となった光のみが、対向基板３１側の偏向板を通過して表示光として取り出される。
【００７５】
一方、反射画素電極２３が配置されている反射表示部では、偏向板を通過して対向基板３１側から入射した光は、液晶層ＬＣを通過して反射画素電極２３で反射し、再び液晶層ＬＣを通過する。この際、反射画素電極２３および共通電極３３への電圧の印加状態によって所定に配向した液晶層ＬＣを往復で通過することで所定の偏向状態となった光のみが、対向基板３１側の偏向板を再び通過して表示光として取り出される。
【００７６】
次にこのような表示装置１-5の製造方法を図９の断面工程図に基づいて説明する。
【００７７】
先ず、図９（１）に示すように、基板３上にゲート電極５ｇおよび下部電極７ｃ等を形成し、これをゲート絶縁膜９で覆い、さらにこの上部に透過表示用電極１１を形成し、ソース／ドレイン電極１３ｓｄを形成するまでを、第１実施形態と同様に行う。
【００７８】
次に、図９（２）に示すように、透過表示用電極１１およびソース／ドレイン電極１３ｓｄが形成されたゲート絶縁膜９上に、側壁逆テーパ形状の第１開口１５ａ、第２開口１５ｂ、および第３開口１５ｃを備えた隔壁層１５を形成する。尚、各開口１５ａ，１５ｂ，１５ｃの形成位置は、図７，８を用いて説明した通りであり、第１開口１５ａをゲート電極５ｇ上に、第２開口部１５ｂを透過表示用電極１１上の広い範囲に、第３開口１５ｃを容量素子Ｃｓを構成するソース／ドレイン電極１３ｓｄ上に形成する。また、このような隔壁層１５の作製方法は、第１実施形態と同様である。
【００７９】
以上のような隔壁層１５を形成した後には、図９（３）に示すように、隔壁層１５の上方から半導体層１７を成膜することにより、隔壁層１５上とは分断された状態で第１開口１５ａの底部に半導体層１７からなるチャネル部半導体層１７ｃｈを形成する。半導体層１７の成膜は、第１実施形態と同様である。
【００８０】
次に、図９（４）に示すように、隔壁層１５および半導体層１７を覆う状態で絶縁膜１９を形成する。この絶縁膜１９は、平坦化膜として形成することが好ましい。次いで、隔壁層１５の第２開口１５ｂの底部において、透過表示用電極１１上の絶縁膜１９をパターン除去して半導体層１７を露出させる。またこの際、隔壁層１５の第３開口１５ｃの底部の絶縁膜１９を除去して接続孔１９ａを形成し、接続孔１９ａの底部に半導体層１７を露出させる。
【００８１】
このような絶縁膜１９の形成は、第１実施形態と同様である。また、印刷法などにより、予め透過表示用電極１１上を広く開口すると共に、接続孔１９ａを有する形状で絶縁膜１９を形成しても良いことも同様である。尚、この絶縁膜１９は、リフロー膜で構成されていても良く、この場合、接続孔１９ａが形成された状態でリフロー処理されることにより、接続孔１９ａの開口肩部１９ａをラウンド状にして次に形成される反射画素電極の段切れを防止できる。またこの絶縁膜１９は、図示したように隔壁層１５による段差を埋め込むことなく形成されても良いし、表面平坦な平坦化膜として形成されていても良い。
【００８２】
次に、絶縁膜１９のパターン除去に用いたレジストパターンまたは、絶縁膜１９自体をマスクに用いたエッチングにより、第２開口１５ｂの底部における透過表示用電極１１上の半導体層１７を除去して透過表示用電極１１を露出させると共に、接続孔１９ａ底部の半導体層１７を除去してソース／ドレイン電極１３ｓｄを露出させる。
【００８３】
以上の後には、図９（５）に示すように、接続孔１９ａを介してソース／ドレイン電極１３ｓｄに接続された反射画素電極２３を、絶縁膜１９上に形成する。次に、透過表示用電極１１および反射画素電極２３を覆う状態で基板３の上方に配向膜２１を形成することにより、駆動側の基板３（すなわち表示装置のバックプレーン）を完成させる。
【００８４】
その後は、図８に示したように、透明材料からなる対向基板３１上に、透明導電性材料からなる共通電極３３および配向膜３５を順次形成する。そして、配向膜２１，３５を向かい合わせる状態で基板３と対向基板３１とを対向配置し、これらの基板３−３１間にスペーサ（図示省略）を挟持させて液晶層ＬＣを注入封止することにより、半透過半反射型の液晶表示装置１-5を完成させる。
【００８５】
以上説明した第５実施形態の半透過半反射型の表示装置１-5であっても、隔壁層１５に形成した第１開口１５ａ底部にチャネル部半導体層１７ｃｈを設けた構成であり、また隔壁層１５に透過表示用電極１１の形成領域を露出する第２開口１５ｂが設けられていて当該第２開口１５ｂの底部に形成された半導体層１７が除去されているため、第１実施形態と同様に、透過表示部では、微細なチャネル部半導体層１７ｃｈを備えながらも、半導体層１７に影響されることなく表示光を得ることができる。また、反射画素電極２３は、半導体層１７よりも上部に引き出されているため、反射表示においても半導体層１７に影響されることなく表示光を得ることができる。
【００８６】
尚、反射画素電極２３と透過表示用電極１１とは、第２絶縁膜１９-2が除去された部分で直接接続されていても良い。この場合には、隔壁層１５に第３開口１５ｃを設ける必要はなく、また絶縁膜１９に接続孔１９ａを設ける必要はない。
【００８７】
＜第６実施形態＞
図１０は、第６実施形態の表示装置１-6の概略断面図であり、図７におけるＡ−Ａ’断面に対応する。この図に示す表示装置１-6が、図８を用いて説明した第５実施形態の表示装置と異なるところは、絶縁膜を２層構造としたところにあり、他の構成は同様であることとする。
【００８８】
すなわち、チャネル部半導体層１７ｃｈの保護膜として設けた絶縁膜１９を第１絶縁膜１９-1とし、この絶縁膜１９-1を覆い透過表示用電極１１上を開口する形状の絶縁膜１９-2が設けられている。この第２絶縁膜１９-2は、第１絶縁膜１９-1に設けた開口の内壁を覆うように設けられている。この絶縁膜１９−１、１９−２は、図示したように隔壁層１５による段差を埋め込むことなく形成されても良いし、表面平坦な平坦化膜として形成されていても良い。また、この第２絶縁膜１９-2には、第１絶縁膜１９-1に設けた接続孔１９ａ内においてソース／ドレイン電極１３ｓｄに達する第２接続孔１９-2ａが形成されている。
【００８９】
そして、この第２絶縁膜１９-2上に、第２接続孔１９-2ａを介してソース／ドレイン電極１３ｓｄに接続された反射画素電極２３が設けられている。
【００９０】
このような構成の表示装置１-6であっても、第５実施形態の半透過半反射型の表示装置１-5と同様に、微細なチャネル部半導体層１７ｃｈを備えながらも、透過表示部および反射表示部の両方において、半導体層１７に影響されることなく表示光を得ることができる。
【００９１】
さらに、絶縁膜１９-1，１９-2が積層構造であるため、チャネル部半導体層１７ｃｈをパターニングするための隔壁層１５に由来する段差を緩和したり、第１絶縁膜１９-1の接続孔１９ａの開口上部の角を、第２絶縁膜１９-2によってラウンド状に覆うことができるため、この上部に形成される反射画素電極２３の段切れを防止できる。
【００９２】
尚、第２絶縁膜１９-2は、透過表示用電極１１上において除去されていて良い。この場合には、第２絶縁膜１９-2は光透過性を備えている必要はない。またこの場合であれば、反射画素電極２３と透過表示用電極１１とは、第２絶縁膜１９-2が除去された部分で直接接続されていても良い。反射画素電極２３と透過表示用電極１１とが直接接続されている構成であれば、隔壁層１５に第３開口１５ｃを設ける必要はなく、また絶縁膜１９に接続孔１９ａを設ける必要はない。
【００９３】
＜第７実施形態＞
図１１は、第７実施形態の表示装置１-7の概略断面図である。この図に示す表示装置１-7が、図１０を用いて説明した第６実施形態の表示装置と異なるところは、第１絶縁膜１９-1と第２絶縁膜１９-2との間にシールド層２５が配置されているところにあり、他の構成は同様であることとする。
【００９４】
すなわちシールド層２５は、導電性材料からなり、チャネル部半導体層１７ｃｈに積層される位置において、第１絶縁膜１９-1と第２絶縁膜１９-2との間に挟まれた状態で設けられている。
【００９５】
このようなシールド層２５を備えた表示装置の製造方法は、第１絶縁膜１９-1を成膜した後で、かつ第２絶縁膜１９-2を成膜する前に、第１絶縁膜１９-1上にシールド層２５を形成するための工程を行う。シールド層２５の形成方法が特に限定されることはなく、例えばゲート電極５ｇや下部電極７ｃの形成と同様に行われる。
【００９６】
以上説明した第７実施形態では、第６実施形態の効果に加え、反射画素電極２３とチャネル部半導体層１７ｃｈとの間にシールド層２５を設けたことにより、反射画素電極２３の電位がチャネル部半導体層１７ｃｈに影響を及ぼす、いわゆるバックチャネル効果を抑制することが可能になる。これにより、薄膜トランジスタＴｒの動作電圧低減などの効果が得られる。
【００９７】
＜第８実施形態＞
図１２は、本発明を適用した第８実施形態の表示装置１-8における駆動側基板の1画素分の概略平面図であり、画素駆動用の薄膜トランジスタとしてトップゲート型の薄膜トランジスタＴｒ’を用いたものである。また図１３は、第８実施形態の表示装置１-8の概略断面図であり、図１２におけるＡ−Ａ’断面に対応する。尚、先の実施形態と同一の構成要素には同一の符号を付して説明を行う。
【００９８】
これらの図に示す表示装置１-8は、駆動側の基板３上の第１層目に、透過表示用電極１１が設けられ、さらに複数の信号線１３が垂直方向に配線されている。各信号線１３からは、薄膜トランジスタＴｒ’の一方のソース／ドレイン電極１３ｓｄが、水平方向に向かって延設されている。また、第１層目には、ソース／ドレイン電極１３ｓｄに対向させて、容量素子Ｃｓの下部電極を兼ねたもう一方のソース／ドレイン電極１３ｓｄが設けられており、このソース／ドレイン電極１３ｓｄの端部は、透過表示用電極１１の端部に重ねて配置されることにより、透過表示用電極１１と直接接続されている。尚、透過表示用電極１１とソース／ドレイン電極１３ｓｄとの積層状態は、図示したように透過表示用電極１１上にソース／ドレイン電極１３ｓｄが配置されても良く、この逆であっても良い。
【００９９】
以上のような透過表示用電極１１、信号線１３およびソース／ドレイン電極１３ｓｄが形成された基板３の上部には、第１実施形態と同様の隔壁層１５が設けられている。この隔壁層１５には、第１実施形態と同様の第１開口１５ａおよび第２開口１５ｂと共に、容量素子Ｃｓを構成するソース／ドレイン電極１３ｃ上を開口する第３開口１５ｃが設けられている。
【０１００】
すなわち、第１開口１５ａは、薄膜トランジスタＴｒ’のチャネル部に対応する位置、すなわちソース／ドレイン電極１３ｓｄ−１３ｓｄ間に対応する位置に設けられている。第２開口１ｂは、透過表示用電極１１上を広く開口するように設けられている。第３開口１５ｃは、薄膜トランジスタＴｒ’のソース／ドレイン電極１３ｓｄのうち、容量素子Ｃｓの下部電極を構成する側のソース／ドレイン電極１３ｓｄに達する位置に設けられている。
【０１０１】
さらに、この隔壁層１５は、第１実施形態と同様に、次に説明する半導体層１７が隔壁層１５の上部と下部とで分断されるような膜厚を備えていること、さらには開口１５ａ，１５ｂ，１５ｃの側壁が、垂直か、より好ましくは開口上部に向かって開口径が狭くなるように傾斜した逆テーパ形状であることとする。
【０１０２】
このような隔壁層１５の第１開口１５ａ底部には、薄膜トランジスタＴｒ’の活性層を構成するチャネル部半導体層１７ｃｈが設けられている。このチャネル部半導体層１７ｃｈは、隔壁層１５の上部から成膜された半導体層１７(断面図のみに図示）からなり、隔壁層１５上における半導体層１７とは分断された状態で第１開口１５ａの底部に設けられている。また第２開口１５ｂ底部におけるゲート電極１３上の半導体層１７は広い範囲で除去され、ゲート電極１３が広い範囲で半導体層１７から露出していることとする。さらに、第３開口１５ｃ底部におけるソース／ドレイン電極１３ｓｄ上には、半導体層１７が設けられている。
【０１０３】
そして、以上のようなチャネル部半導体層１７ｃｈおよび第３開口１５ｃの半導体層１７上を覆う状態で、ゲート絶縁膜９（断面図のみに図示）が設けられている。このゲート絶縁膜９は、透過表示用電極１１上においては除去されていることとする。
【０１０４】
このようなゲート絶縁膜９上には、平面図のみに図示した走査線５および共通配線７が、信号線１３に対して垂直となる水平方向に配線されている。そして、走査線５および信号線１３の各交差部に各画素が設定されて透過表示用電極１１が設けられた構成となっている。
【０１０５】
各走査線５からは、薄膜トランジスタＴｒ’のゲート電極５ｇが、ソース／ドレイン電極１３ｓｄ間のチャネル部半導体層１７ｃｈを覆う位置に延設されている。そして、一対のソース／ドレイン電極１３ｓｄと、これらのソース／ドレイン電極１３ｓｄ間にわたって設けられたチャネル部半導体層１７ｃと、ゲート絶縁膜９を介してチャネル部半導体層１７ｃｈ上に設けられたゲート電極５ｇとで、トップゲート型の薄膜トランジスＴｒ’が構成されている。
【０１０６】
また、各共通配線７の中間部は、容量素子Ｃｓの上部電極７ｃ’としてパターニングされている。この上部電極７ｃ’は、ゲート絶縁膜９を介して、下部電極を兼ねたソース／ドレイン電極１３ｓｄ上に重なるように配置されている。そして、第３開口１５ｃの底部において、下部電極を兼ねたソース／ドレイン電極１３ｓｄと上部電極７ｃ’との間に、ゲート絶縁膜９と半導体層１７とを狭持してなる容量素子Ｃｓが構成されている。
【０１０７】
そして、これらのゲート電極５ｇおよび上部電極７ｃ’が設けられた基板３上に、断面図のみに図示した絶縁膜１９を介して配向膜２１が設けられ、駆動側の基板３の上部が構成されている。絶縁膜１９は、チャネル部半導体層１７ｃｈの保護膜となるものであり、透過表示用電極１１上は除去されていていることが好ましい。ただし、この絶縁膜１９が透明材料からなる場合には、透過表示用電極１１上も絶縁膜１９で覆われていて良い。つまり、絶縁膜１９は、チャネル部半導体層１７ｃｈを含む第１開口１５ａを覆うように隔壁層１５上に形成されている。またこの絶縁膜１９は、図示したように表面平坦な平坦化膜として形成されていても良いし、隔壁層１５による段差を埋め込むことなく形成されても良い。そして、配向膜２１も、保護膜として絶縁膜１９の上から第１開口１５ａを覆い、かつ透過表示用電極１１の上から第２開口１５ｂを覆う状態で形成されている。
【０１０８】
一方、以上のような駆動側の基板３における透過表示用電極１１の形成面側には、第１実施形態と同様の対向基板３１（断面図のみに図示）が設けられている。すなわち、対向基板３１は透明材料からなり、透過表示用電極１１に向かう面上には、全画素に共通の透明導電性材料からなる共通電極３３が設けられ、この共通電極３３を覆う状態で配向膜３５が設けられている。そして、二つの基板の配向膜２１−３５間に、スペーサ（図示省略）と共に液晶層ＬＣが挟持されている。
【０１０９】
以上により、表示装置１-8が構成されている。この表示装置１-8においては、第１実施形態と同様の透過表示が行われる。
【０１１０】
次にこのような表示装置１-8の製造方法を、図１４の断面工程図に基づいて説明する。
【０１１１】
先ず、図１４（１）に示すように、光透過性の基板３を用意し、この上部に透過表示用電極１１を形成し、さらにソース／ドレイン電極１３ｓｄと共に、信号線を配線形成する。これらの電極および配線の形成は、第１実施形態と同様であり、公知の技術および材料を適用することができ、これらが限定されることはない。
【０１１２】
次に、図１４（２）に示すように、透過表示用電極１１およびソース／ドレイン電極１３ｓｄが形成された基板３上に、側壁逆テーパ形状の第１開口１５ａおよび第２開口１５ｂさらには第３開口１５ｃを備えた隔壁層１５を形成する。尚、各開口１５ａ，１５ｂ，１５ｃの形成位置は、図１２，１３を用いて説明した通りであり、形成方法は第１実施形態と同様で有って良い。
【０１１３】
その後、図１４（３）に示すように、隔壁層１５の上方から半導体層１７を成膜することにより、隔壁層１５上とは分断された状態で第１開口１５ａの底部に半導体層１７からなるチャネル部半導体層１７ｃｈを形成する。半導体層１７の成膜方法は、第１実施形態で同様であって良い。
【０１１４】
次に、図１４（４）に示すように、隔壁層１５および半導体層１７を覆う状態で、ゲート絶縁膜９を形成する。このゲート絶縁膜９は、第１実施形態と同様に形成される。次に、隔壁層１５の第２開口１５ｂの底部において、透過表示用電極１１上のゲート絶縁膜９をパターン除去して半導体層１７を露出させる。
【０１１５】
尚ここでは、印刷法などにより、予め透過表示用電極１１上を広く開口する形状でゲート絶縁膜９を形成しても良い。
【０１１６】
次に、ゲート絶縁膜９のパターン除去に用いたレジストパターンまたは、ゲート絶縁膜９自体をマスクに用いたエッチングにより、第２開口１５ｂの底部における透過表示用電極１１上の半導体層１７を除去し、透過表示用電極１１を露出させる。
【０１１７】
以上の後には、図１４（５）に示すように、ゲート絶縁膜９上にゲート電極５ｇおよび上部電極７ｃ’と共に走査線や共通配線を配線形成する。これらの電極および配線の形成は、公知の技術および材料を適用することができる。
【０１１８】
以上のようにして、一対のソース／ドレイン電極１３ｓｄ間にわたって設けられたチャネル部半導体層１７ｃ上に、ゲート絶縁膜９を介してゲート電極５ｇを設けてなるトップゲート・ボトムコンタクト型の薄膜トランジスタＴｒ’を得る。また、隔壁層１５における第３開口１５ｃの底部において、下部電極を兼ねたソース／ドレイン電極１３ｓｄと上部電極７ｃ’との間に、ゲート絶縁膜９と半導体層１７とを狭持してなる容量素子Ｃｓを得る。
【０１１９】
その後は、ゲート電極５ｇおよび上部電極７ｃを覆う状態で基板３の上方に、絶縁膜１９を形成する。この絶縁膜１９は、透過表示用電極１１を広く露出する形状に形成されることとする。このような絶縁膜１９の形成は、基板３上の全面に絶縁膜１９を成膜し、隔壁層１５の第２開口１５ｂの底部において透過表示用電極１１上の絶縁膜１９をパターン除去するか、または印刷法などにより、予め透過表示用電極１１上を広く開口する形状で形成しても良い。またこの絶縁膜１９は、図示したように表面平坦な平坦化膜として形成されていても良いし、隔壁層１５による段差を埋め込むことなく形成されても良い。尚、絶縁膜１９の表面が凹凸表面である場合には、開口１５ａ，１５ｂの側壁の逆テーパ形状を順テーパ形状に変換した側壁で構成されていることが好ましい。またこの絶縁膜１９は、単層構造であっても積層構造であっても良い。このような絶縁膜１９は、窒化シリコン、酸化シリコン、ポリパラキシリレン、ポリビニルアルコール、ポリビニルフェノール、ＰＭＭＡなどのアクリル系樹脂などで構成されることとする。
【０１２０】
以上の後には、配向膜２１を形成することにより、駆動側の基板３（すなわち表示装置のバックプレーン）を完成させる。
【０１２１】
その後は、図１３に示したように、透明材料からなる対向基板３１上に、透明導電性材料からなる共通電極３３および配向膜３５を順次形成する。そして、配向膜２１，３５を向かい合わせる状態で基板３と対向基板３１とを対向配置し、これらの基板３−３１間にスペーサ（図示省略）を挟持させて液晶層ＬＣを注入封止することにより、トップゲート型の薄膜トランジスタを用いた透過型の液晶表示装置１-8を完成させる。
【０１２２】
以上説明した第８実施形態であっても、隔壁層１５に形成した第１開口１５ａ底部にチャネル部半導体層１７ｃｈを設けた構成であり、また隔壁層１５に透過表示用電極１１の形成領域を露出する第２開口１５ｂが設けられていて当該第２開口１５ｂの底部に形成された半導体層１７が除去されているため、第１実施形態と同様に微細なチャネル部半導体層１７ｃｈを備えながらも、半導体層１７に影響されることなく表示光を得ることができる。
【０１２３】
＜第９実施形態＞
図１５は、本発明を適用した第９実施形態の表示装置１-9における駆動側基板の1画素分の概略平面図であり、画素駆動用の薄膜トランジスタとしてボトムゲート型の薄膜トランジスタＴｒを用いたＩＰＳ（In-Plane-Switching）モードの液晶表示装置である。また図１６は、第９実施形態の表示装置１-9の概略断面図であり、図１５におけるＡ−Ａ’断面に対応する。尚、先の実施形態と同一の構成要素には同一の符号を付して説明を行う。
【０１２４】
これらの図に示す表示装置１-9が、第１実施形態の表示装置１-1と異なるところは、透過表示用電極１１と同一層に共通電極３３が設けられており、対向基板３１側には共通電極３３が設けられていないところにあり、他の構成は同様であることとする。尚、基板３上には、この共通電極３３に接続される共通配線７ａは、容量素子Ｃｓの下部電極７ｃを兼ねた共通配線７と別に設けられていても良く、この場合、例えば共通配線７ａは、ゲート電極５および、容量素子Ｃｓの下部電極７ｃを兼ねた共通配線７と同一層で形成されている。
【０１２５】
すなわち本第９実施形態においては、ゲート電極５ｇおよび容量素子の下部電極７ｃを覆うゲート絶縁膜９上に、透過表示用電極１１と共通電極３３とが、交互に並列配置されたいわゆる櫛歯状に配線されている。尚、共通電極３３は、ゲート絶縁膜９に設けた接続孔９ａ（平面図のみに図示）を介して、ゲート電極５および、容量素子Ｃｓの下部電極７ｃを兼ねた共通配線７と同一層で形成された共通配線７ａに接続されている。
【０１２６】
そして、隔壁層１５に設けられた第２開口１５ｂは、透過表示用電極１１上および共通電極３３上を広く開口する形状で設けられている。
【０１２７】
このような構成の表示装置では、透過表示用電極１１−共通電極３３間に印加される横電界によって液晶層ＬＣの配向が所定状態となった場合に、偏向板を介して基板３側から入射して液晶層ＬＣを通過した光が、対向基板３１側の偏向板を通過して表示光として取り出される。
【０１２８】
以上のような構成の表示装置の製造方法は、第１実施形態で図３を用いて説明した手順において、透過表示用電極１１を形成する前に、ゲート絶縁膜９に共通配線７に達する接続孔９ａを形成する工程を追加する。また、透過表示用電極１１のパターン形成と同一工程で、共通電極３３をパターン形成すれば良い。
【０１２９】
このようなＩＰＳモードの表示装置１-9であっても、隔壁層１５に形成した第１開口１５ａ底部にチャネル部半導体層１７ｃｈを設けた構成であり、また隔壁層１５に透過表示用電極１１の形成領域を露出する第２開口１５ｂが設けられていて当該第２開口１５ｂの底部に形成された半導体層１７が除去されているため、第１実施形態と同様に微細なチャネル部半導体層１７ｃｈを備えながらも、半導体層１７に影響されることなく表示光を得ることができる。
【０１３０】
尚、本第９実施形態は、第５、第６実施形態と組み合わせて半透過半反射型としても良い。さらに本第９実施形態は、第８実施形態と組み合わせ、薄膜トランジスタをトップゲート型としても良い。
【０１３１】
またさらに、第９実施形態の構成において、櫛歯状の透過表示用電極１１よりも下層のゲート絶縁膜９下に共通電極３３を設けることで、ＦＦＳ（Field Fringe Switching）モードの液晶表示装置を構成することができる。この場合、共通電極３３は、第２開口１５ｂに対応する全面に設けて良い。このような構成であっても、同様の効果を得ることができる。
【０１３２】
また以上の第１実施形態〜第９実施形態においては、透過表示用電極１１を反射画素電極として設けても良い。このような場合であっても反射画素電極上の隔壁層１５や半導体層１７が除去されているため、これらに影響されることなく対向基板３１側からの入射光を反射画素電極で反射させて表示光として取り出すことが可能である。
【図面の簡単な説明】
【０１３３】
【図１】ボトムゲート型の薄膜トランジスタを用いた第１〜第４実施形態の表示装置における1画素分の要部平面図である。
【図２】第１実施形態の表示装置における1画素分の断面図である。
【図３】第１実施形態の表示装置の製造工程図である。
【図４】第２実施形態の表示装置における1画素分の断面図である。
【図５】第３実施形態の表示装置における1画素分の断面図である。
【図６】第４実施形態の表示装置における1画素分の断面図である。
【図７】半透過半反射型に適用した第５〜第７実施形態の表示装置における1画素分の要部平面図である。
【図８】第５実施形態の表示装置における1画素分の断面図である。
【図９】第５実施形態の表示装置の製造工程図である。
【図１０】第６実施形態の表示装置における1画素分の断面図である。
【図１１】第７実施形態の表示装置における1画素分の断面図である。
【図１２】トップゲート型の薄膜トランジスタを用いた第８実施形態の表示装置における1画素分の要部平面図である。
【図１３】第８実施形態の表示装置における1画素分の断面図である。
【図１４】第８実施形態の表示装置の製造工程図である。
【図１５】ＩＰＳモードを適用した第９実施形態の表示装置における1画素分の要部平面図である。
【図１６】第９実施形態の表示装置における１画素分の断面図である。
【符号の説明】
【０１３４】
１-1，１-2，１-3，１-4，１-5，１-6，１-7，１-8，１-9…表示装置（半導体装置）、３…基板、５ｇ…ゲート電極、９…ゲート絶縁膜、１１…透過表示用電極（画素電極）、１３ｓｄ…ソース／ドレイン電極、１５…隔壁層、１５ａ…第１開口、１５ｂ…第２開口、１５ｃ…第３開口、１７…半導体層、１７ｃｈ…チャネル部半導体層、１９…絶縁膜、１９ａ…接続孔、２１…配向膜（保護膜）、２３…反射画素電極、３１…対向基板、ＬＣ…液晶層、Ｔｒ…薄膜トランジスタ（ボトムゲート型）、Ｔｒ’…薄膜トランジスタ（トップゲート型）
【図１】
0004618337.tif 000002
【図２】
0004618337.tif 000003
【図３】
0004618337.tif 000004
【図４】
0004618337.tif 000005
【図５】
0004618337.tif 000006
【図６】
0004618337.tif 000007
【図７】
0004618337.tif 000008
【図８】
0004618337.tif 000009
【図９】
0004618337.tif 000010
【図１０】
0004618337.tif 000011
【図１１】
0004618337.tif 000012
【図１２】
0004618337.tif 000013
【図１３】
0004618337.tif 000014
【図１４】
0004618337.tif 000015
【図１５】
0004618337.tif 000016
【図１６】
0004618337.tif 000017