(57)【特許請求の範囲】
【請求項１】
非接触で交差して、マトリックスを構成する複数のビット線および複数のワード線、
前記複数のビット線と前記複数のワード線との交差部にそれぞれ配設され、少なくとも１つの磁気トンネル接合を含む複数のメモリセル、
前記複数のビット線の両端部に接続される第１および第２の列読み出し／書き込み制御回路および、
前記複数のワード線の両端部に接続される第１および第２の行読み出し／書き込み制御回路、
で構成される複数のメモリセルアレイと、
前記複数のメモリセルアレイに渡る複数のメインワード線と、
前記複数のメモリセルアレイの個々に対応して配設された複数のメモリセルアレイ選択線と、を有した、少なくとも１のメモリセルアレイ群を備え、
前記複数のワード線は、前記複数のメインワード線と前記複数のメモリセルアレイ選択線との交差部にそれぞれ設けられた第１の組み合わせ論理ゲートの出力に、前記第１の行読み出し／書き込み制御回路を介してそれぞれ接続され、
前記第１の組み合わせ論理ゲートの入力は、交差状態にある前記複数のメインワード線の１本と前記複数のメモリセルアレイ選択線の１本とに接続され、
前記第１の列読み出し／書き込み制御回路は、前記複数のビット線の第１の端部にそれぞれ接続され、前記第１の端部と第１の電源あるいは第２の電源との電気的な接続を切り替え可能な複数の第１の切り替え手段を含み、
前記第２の列読み出し／書き込み制御回路は、前記複数のビット線の第２の端部にそれぞれ接続され、前記第２の端部と前記第１の電源あるいは前記第２の電源との電気的な接続を切り替え可能な複数の第２の切り替え手段を含み、
前記第１の切り替え手段は、
前記複数のビット線の第１の端部にそれぞれの第１の主電極が接続され、それぞれの第２の主電極が、前記第１の電源および前記第２の電源に接続された同一導電型の第１および第２のＭＯＳトランジスタを有し、
前記第２の切り替え手段は、
前記複数のビット線の第２の端部にそれぞれの第１の主電極が接続され、それぞれの第２の主電極が、前記第１の電源および前記第２の電源に接続された同一導電型の第３および第４のＭＯＳトランジスタを有する、磁気記憶装置。
【請求項２】
非接触で交差して、マトリックスを構成する複数のビット線および複数のワード線、
前記複数のビット線と前記複数のワード線との交差部にそれぞれ配設され、少なくとも１つの磁気トンネル接合を含む複数のメモリセル、
前記複数のビット線の両端部に接続される第１および第２の列読み出し／書き込み制御回路および、
前記複数のワード線の両端部に接続される第１および第２の行読み出し／書き込み制御回路、
で構成される複数のメモリセルアレイと、
前記複数のメモリセルアレイに渡る複数のメインビット線と、
前記複数のメモリセルアレイの個々に対応して配設された複数のメモリセルアレイ選択線とを有した、少なくとも１のメモリセルアレイ群とを備え、
前記複数のビット線は、前記複数のメインビット線と前記複数のメモリセルアレイ選択線との交差部にそれぞれ設けられた第１の組み合わせ論理ゲートの出力に、前記第１の列読み出し／書き込み制御回路を介してそれぞれ接続され、
前記第１の組み合わせ論理ゲートの入力は、交差状態にある前記複数のメインビット線の１本と前記複数のメモリセルアレイ選択線の１本とに接続され、
前記第１の列読み出し／書き込み制御回路は、前記複数のビット線の第１の端部にそれぞれ接続され、前記第１の端部と第１の電源あるいは第２の電源との電気的な接続を切り替え可能な複数の第１の切り替え手段を含み、
前記第２の列読み出し／書き込み制御回路は、前記複数のビット線の第２の端部にそれぞれ接続され、前記第２の端部と前記第１の電源あるいは前記第２の電源との電気的な接続を切り替え可能な複数の第２の切り替え手段を含み、
前記第１の切り替え手段は、
前記複数のビット線の第１の端部にそれぞれの第１の主電極が接続され、それぞれの第２の主電極が、前記第１の電源および前記第２の電源に接続された同一導電型の第１および第２のＭＯＳトランジスタを有し、
前記第２の切り替え手段は、
前記複数のビット線の第２の端部にそれぞれの第１の主電極が接続され、それぞれの第２の主電極が、前記第１の電源および前記第２の電源に接続された同一導電型の第３および第４のＭＯＳトランジスタを有する、磁気記憶装置。
【請求項３】
非接触で交差して、マトリックスを構成する複数のビット線および複数のワード線、
前記複数のビット線と前記複数のワード線との交差部にそれぞれ配設され、少なくとも１つの磁気トンネル接合を含む複数のメモリセル、
前記複数のビット線の両端部に接続される第１および第２の列読み出し／書き込み制御回路および、
前記複数のワード線の両端部に接続される第１および第２の行読み出し／書き込み制御回路、
で構成される複数のメモリセルアレイと、
前記複数のメモリセルアレイに渡る複数のメインワード線と、
前記複数のメモリセルアレイの個々に対応して配設された複数のメモリセルアレイ選択線と、を有した、少なくとも１のメモリセルアレイ群を備え、
前記複数のワード線は、前記複数のメインワード線と前記複数のメモリセルアレイ選択線との交差部にそれぞれ設けられた第１の組み合わせ論理ゲートの出力に、前記第１の行読み出し／書き込み制御回路を介してそれぞれ接続され、
前記第１の組み合わせ論理ゲートの入力は、交差状態にある前記複数のメインワード線の１本と前記複数のメモリセルアレイ選択線の１本とに接続され、
前記第１の列読み出し／書き込み制御回路は、前記複数のビット線の第１の端部にそれぞれ接続され、前記第１の端部と第１の電源あるいは第２の電源との電気的な接続を切り替え可能な複数の第１の切り替え手段を含み、
前記第２の列読み出し／書き込み制御回路は、前記複数のビット線の第２の端部にそれぞれ接続され、前記第２の端部と前記第１の電源あるいは前記第２の電源との電気的な接続を切り替え可能な複数の第２の切り替え手段を含み、
前記第１の切り替え手段は、
前記複数のビット線の第１の端部にそれぞれの第１の主電極が接続され、それぞれの第２の主電極が、前記第１の電源および前記第２の電源に接続された導電型の異なる第１および第２のＭＯＳトランジスタを有し、
前記第２の切り替え手段は、
前記複数のビット線の第２の端部にそれぞれの第１の主電極が接続され、それぞれの第２の主電極が、前記第１の電源および前記第２の電源に接続された導電型の異なる第３および第４のＭＯＳトランジスタを有する、磁気記憶装置。
【請求項４】
非接触で交差して、マトリックスを構成する複数のビット線および複数のワード線、
前記複数のビット線と前記複数のワード線との交差部にそれぞれ配設され、少なくとも１つの磁気トンネル接合を含む複数のメモリセル、
前記複数のビット線の両端部に接続される第１および第２の列読み出し／書き込み制御回路および、
前記複数のワード線の両端部に接続される第１および第２の行読み出し／書き込み制御回路、
で構成される複数のメモリセルアレイと、
前記複数のメモリセルアレイに渡る複数のメインビット線と、
前記複数のメモリセルアレイの個々に対応して配設された複数のメモリセルアレイ選択線とを有した、少なくとも１のメモリセルアレイ群とを備え、
前記複数のビット線は、前記複数のメインビット線と前記複数のメモリセルアレイ選択線との交差部にそれぞれ設けられた第１の組み合わせ論理ゲートの出力に、前記第１の列読み出し／書き込み制御回路を介してそれぞれ接続され、
前記第１の組み合わせ論理ゲートの入力は、交差状態にある前記複数のメインビット線の１本と前記複数のメモリセルアレイ選択線の１本とに接続され、
前記第１の列読み出し／書き込み制御回路は、前記複数のビット線の第１の端部にそれぞれ接続され、前記第１の端部と第１の電源あるいは第２の電源との電気的な接続を切り替え可能な複数の第１の切り替え手段を含み、
前記第２の列読み出し／書き込み制御回路は、前記複数のビット線の第２の端部にそれぞれ接続され、前記第２の端部と前記第１の電源あるいは前記第２の電源との電気的な接続を切り替え可能な複数の第２の切り替え手段を含み、
前記第１の切り替え手段は、
前記複数のビット線の第１の端部にそれぞれの第１の主電極が接続され、それぞれの第２の主電極が、前記第１の電源および前記第２の電源に接続された導電型の異なる第１および第２のＭＯＳトランジスタを有し、
前記第２の切り替え手段は、
前記複数のビット線の第２の端部にそれぞれの第１の主電極が接続され、それぞれの第２の主電極が、前記第１の電源および前記第２の電源に接続された導電型の異なる第３および第４のＭＯＳトランジスタを有する、磁気記憶装置。
【請求項５】
前記少なくとも１のメモリセルアレイ群を複数有し、
前記複数のメモリセルアレイ群に渡る複数のグローバルワード線と、
前記複数のメモリセルアレイ群の個々に対応して配設された複数のメモリセルアレイ群選択線とをさらに有し、
前記複数のメインワード線は、前記複数のグローバルワード線と前記複数のメモリセルアレイ群選択線との交差部にそれぞれ設けられた第２の組み合わせ論理ゲートの出力にそれぞれ接続され、
前記第２の組み合わせ論理ゲートの入力は、交差状態にある前記複数のグローバルワード線の１本と前記複数のメモリセルアレイ群選択線の１本とに接続される、請求項１または請求項３記載の磁気記憶装置。
【請求項６】
前記少なくとも１のメモリセルアレイ群を複数有し、
前記複数のメモリセルアレイ群に渡る複数のグローバルビット線と、
前記複数のメモリセルアレイ群の個々に対応して配設された複数のメモリセルアレイ群選択線とをさらに有し、
前記複数のメインビット線は、前記複数のグローバルビット線と前記複数のメモリセルアレイ群選択線との交差部にそれぞれ設けられた第２の組み合わせ論理ゲートの出力にそれぞれ接続され、
前記第２の組み合わせ論理ゲートの入力は、交差状態にある前記複数のグローバルビット線の１本と前記複数のメモリセルアレイ群選択線の１本とに接続される、請求項２または請求項４記載の磁気記憶装置。
【請求項７】
前記第１および第２のＭＯＳトランジスタのそれぞれ前記第１の主電極間に接続された、前記第２のＭＯＳトランジスタと同一導電型の第５のＭＯＳトランジスタと、
記第３および第４のＭＯＳトランジスタのそれぞれ前記第１の主電極間に接続された、前記第４のＭＯＳトランジスタと同一導電型の第６のＭＯＳトランジスタと、をさらに備え、
前記第５および第６のＭＯＳトランジスタの制御電極は、常時オン状態となる所定電圧を与える第３の電源に接続される、請求項３または請求項４記載の磁気記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は磁気記憶装置に関し、特に、磁気トンネル接合を個々のメモリセルとして利用する不揮発性メモリアレイを有した磁気記憶装置に関する。
【０００２】
【従来の技術】
＜トンネル磁気抵抗効果＞
絶縁体を２つの強磁性体で挟んだ構造を磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）と呼称する。
【０００３】
図６７にＭＴＪの概念図を示す。図６７において、強磁性体層ＦＭ２１およびＦＭ２２によって絶縁層ＴＢが挟まれるように配設され、強磁性体層ＦＭ２１およびＦＭ２２には電圧が印加される構成となっている。
【０００４】
この構造において、絶縁層ＴＢをトンネルする電流を測定すると、２つの強磁性体層の磁化の向きによって電流値が異なる現象が観測される。
【０００５】
この現象はトンネル磁気抵抗（Tunnel Magnetic Resistance:ＴＭＲ）効果と呼称される。ＴＭＲ効果について図６８〜図７０を用いて説明する。
【０００６】
図６８は遷移金属の状態密度Ｎ（Ｅ）の模式図を示している。図６８においては、横軸に状態密度を、縦軸にエネルギーＥを示し、原子が有する電子をスピンの向きで分類して示している。すなわち、図６８に向かって左側にスピンの向きが下向きの電子を有する原子の状態密度を示し、向かって右側にスピンの向きが上向きの電子を有する原子の状態密度を示す。
【０００７】
また、図６８においては、３ｄ軌道と４ｓ軌道のうち、フェルミ準位まで電子が充填されている原子を模式的に示すため、フェルミ準位を境界として、フェルミ準位まで電子が充填されている原子をハッチングで示している。
【０００８】
遷移金属が強磁性体になるのは、フェルミ準位まで電子が充填されている原子のうち、３ｄ軌道の電子において、上向きのスピンの数と下向きのスピンの数が異なるためである。
【０００９】
すなわち、４ｓ軌道の電子は上向きのスピンの数と下向きのスピンの数が同じであるので磁性の発生には寄与しない。
【００１０】
図６９および図７０はＴＭＲ効果を模式的に示す図である。図６９では、絶縁層ＴＢの左側の強磁性体層ＦＭ２１を構成する原子の３ｄ軌道のうち、下向きのスピンの電子を有する原子の状態密度が上向きのスピンの電子を有する原子の状態密度より多いので、全体として磁化の向きは下向きになる。
【００１１】
絶縁層ＴＢの右側の強磁性体層ＦＭ２２も同じく全体として磁化の向きが下向きになる。
【００１２】
電子のトンネリングは、主に始状態と終状態のスピンの向きを保存するように起こる。図６９の場合、始状態（強磁性体層ＦＭ２１内）と終状態（強磁性体層ＦＭ２２内）の下向きのスピン状態密度がともに大きいので、トンネル確率は大きくなり、トンネル電流も大きくなる。すなわち、トンネル磁気抵抗は小さくなる。
【００１３】
一方、図７０では始状態（強磁性体層ＦＭ２１内）の上向きのスピンの電子を有する原子の状態密度が大きいが、終状態（強磁性体層ＦＭ２２内）の上向きのスピンの電子を有する原子の状態密度が小さいため、トンネル確率は小さくなり、トンネル電流も小さくなる。すなわち、トンネル磁気抵抗は大きくなる。
【００１４】
ここで、２つの強磁性体層の磁化の向きが互いに同じである場合の抵抗をＲF、反対方向を向いている場合の抵抗をＲAFとすると、トンネル磁気抵抗変化率（Tunnel Magnetic Resistance Rate：ＴＭＲＲ）は次式で表される。
【００１５】
【数１】
0004818519.tif 000002
【００１６】
なお、上記数式（１）において、Ｐ1、Ｐ2は、それぞれ強磁性体層ＦＭ２１およびＦＭ２２のスピン分極率である。
【００１７】
そして、σスピンバンドのフェルミ面での状態密度をＤσ（ＥF）とするとスピン分極率は次に式で表される。
【００１８】
【数２】
0004818519.tif 000003
【００１９】
すなわち、スピン分極率はフェルミ面での上向きスピンと下向きスピンの状態密度差が大きいほど大きくなる。また、スピン分極率が１に近づくほど、ＴＭＲＲは大きくなる。また、スピン分極と磁化は比例することが知られている。ここで、表１に各種磁性体のスピン分極率をまとめて示す。
【００２０】
【表１】
0004818519.tif 000004
【００２１】
以上説明したＴＭＲ効果を利用して、２つの強磁性体層の磁化方向を、０あるいは１に対応させてデータを記憶する装置がＭＲＡＭ（Magnetic Random Access Memory）である。
【００２２】
従って、ＭＴＪの２つの強磁性体層の一方のみ磁化方向を変えたいが、図６７の構造では磁界をかけると両方の強磁性体層とも磁化の方向が変わってしまう場合がある。そこで、一方の強磁性体層の磁化方向を固定する目的で、図７１に示すように、一方の強磁性体層の上に反強磁性体層が形成された構造が提案されている。
【００２３】
図７１において、絶縁層ＴＢを強磁性体層ＦＭ２１およびＦＭ２２で挟み、強磁性体層ＦＭ２１の上部には反強磁性体層ＡＦが配設されている。なお、反強磁性体層ＡＦには直流電源の正電極を、強磁性体層ＦＭ２２には負電極を接続している。
【００２４】
強磁性体と反強磁性体を隣接して形成すると、両者を貫く磁束が閉じることにより磁化の方向が固定される。この構造をスピンバルブ型強磁性トンネル接合素子と呼称する。
【００２５】
また、図７２にスピンバルブ型強磁性トンネル接合素子の変形例の構成を示す。図７２において、絶縁層ＴＢを強磁性体層ＦＭ２１およびＦＭ２２で挟み、強磁性体層ＦＭ２１の上部には反強磁性体層ＡＦを配設し、強磁性体層ＦＭ２２の下部には強磁性体層ＦＭ２３を配設している。
【００２６】
ここで、反強磁性体層ＡＦは、例えばＩｒ（イリジウム）を２０〜３０atom.％含むＩｒＭｎで構成され、強磁性体層ＦＭ２１の磁化の方向を固定するが、磁化の方向は外部磁界に対して反転しにくい方が良いので、強磁性体層ＦＭ２１としては保磁力が大きなＣｏＦｅが用いられている。
【００２７】
また、数式（１）を用いて説明したように、トンネル磁気抵抗変化率（ＴＭＲＲ）はスピン分極率が大きい方が大きくなるので、スピン分極率が大きい材料としてＣｏＦｅが用いられている。
【００２８】
一方、強磁性体層ＦＭ２２にも同じＣｏＦｅが用いられているが、強磁性体層ＦＭ２２はなるべく小さな外部磁界により磁化の方向が制御できるように、保磁力が小さな材料の方が望ましい。
【００２９】
図７２の構成においては、強磁性体層ＦＭ２２の磁化の向きを反転しやすくする目的で、強磁性体層ＦＭ２３として保磁力とスピン分極率が小さなＮｉ80Ｆｅ20（パーマロイ）を使用する。これにより、強磁性体層ＦＭ２２は小さな外部磁界で磁化の向きを反転させることができる。
【００３０】
図７３は図７２に示すスピンバルブ型強磁性トンネル接合素子の実際的な構造を示し、図７４は当該構造におけるＴＭＲの実測特性を示している。
【００３１】
図７３において、基板ＢＤ上に平面的に配設された反強磁性体層ＡＦおよび強磁性体層ＦＭ２１の積層体上部に絶縁層ＴＢが配設され、絶縁層ＴＢの上部に強磁性体層ＦＭ２３が配設されている。このような構成において、外部磁界を印加して、磁気抵抗ＭＲの変化を測定した結果が図７４である。
【００３２】
図７４においては、横軸に磁界（１エルステッド＝約７９Ａ／ｍで換算）、縦軸にトンネル磁気抵抗率（ＴＭＲＲ）を示している。図７４からは、ＴＭＲＲが３６％の値を実現していること、磁化の方向の反転に必要な磁界が約３０（×７９Ａ／ｍ）程度と低いこと、磁界の方向に対して対称なヒステリシスが得られていることが判る。
【００３３】
＜ＭＲＡＭの構造と動作原理＞
ＭＲＡＭではメモリセルを構成する磁気トンネル接合素子の２つの強磁性体の磁化の方向が同じ、あるいは、相反する方向になるように外部磁界で制御し、磁化の方向が同じ、あるいは、相反する方向の状態を０、あるいは１に対応させてデータを記憶する。
【００３４】
記憶されたデータは、メモリセルに所定の電流を流してトンネル磁気抵抗の両端電圧をセンスすることにより読み出すことができる。そして、トンネル磁気抵抗値の変化率（ＴＭＲＲ）が大きいほどセンスしやすいので、スピン分極率が大きな強磁性体材料がＭＲＡＭには有利である。
【００３５】
また、データの書き込みは、配線（ワード線およびビット線）に所定電流を流して発生した磁界を用いて、一方の強磁性体の磁化の方向を変えれば良い。
【００３６】
＜ＭＲＡＭセルの構造＞
以下、ＭＲＡＭの従来例として、米国特許ＵＳＰ５,７９３,６９７で公開されているＭＲＡＭについて構造および動作を説明する。
【００３７】
図７５はＭＲＡＭセルアレイとセルを示す斜視図である。図７５において、互いに平行に配設されたワード線１、２および３の上部において交差するように、ビット線４、５および６が互いに平行に配設されている。
【００３８】
そして、ワード線およびビット線で挟まれる各交点にＭＲＡＭセル（以後、単にセルと呼称する場合も有り）９が形成されている。図７５において拡大図として示すように、ＭＲＡＭセル９はワード線の上にシリコンｐｎ接合ダイオード７と磁気トンネル接合素子（ＭＴＪ）８が積層された構造である。
【００３９】
図７６はＭＲＡＭセル９の断面構造を示す模式図である。なお、図７６においてはワード線３上のＭＲＡＭセル９を例示しており、シリコン基板８０の上にワード線３が配設され、その上にｎ+シリコン層１０とｐ+シリコン層１１が積層され、ｐｎ接合ダイオード７が形成されている。ｐｎ接合ダイオード７はシリコン酸化膜１３等の絶縁膜で被覆される。
【００４０】
そして、ｐｎ接合ダイオード７の上部にはタングステンスタッド１２が配設され、ｐｎ接合ダイオード７はタングステンスタッド１２を介してＭＴＪ８に電気的に接続されている。なお、シリコン酸化膜１３はタングステンスタッド１２も覆うように配設され、タングステンスタッド１２とシリコン酸化膜１３の表面はＣＭＰ（Chemical Mechanical Polishing）で平坦化されている。
【００４１】
ＭＴＪ８は積層構造であり、下から順に、白金（Ｐｔ）で構成されるテンプレート層１５（膜厚１０ｎｍ）、Ｎｉ81Ｆｅ19のパーマロイで構成される初期強磁性体層１６（膜厚４ｎｍ）、Ｍｎ54Ｆｅ46で構成される反磁性体層１８（膜厚１０ｎｍ）、ＣｏＦｅあるいはＮｉ81Ｆｅ19のパーマロイで構成され、磁化方向が固定された強磁性体層２０（膜厚８ｎｍ）、Ａｌ2Ｏ3で構成されるトンネルバリア層２２、膜厚２ｎｍのＣｏＦｅと膜厚２０ｎｍのＮｉ81Ｆｅ19の多層膜で構成されるソフト強磁性体層２４、Ｐｔで構成されるコンタクト層２５を備えている。
【００４２】
なお、トンネルバリア層２２は、膜厚１〜２ｎｍのＡｌを堆積後、プラズマ酸化法により１００ｍＴｏｒｒの酸素圧力下で２５Ｗ／ｃｍ2のパワー密度で６０〜２４０秒間処理して形成される。
【００４３】
また、図７６には示さないが、実際には基板８０上のシリコン酸化膜１３の全面に１つの大きなＭＴＪを形成し、これをフォトレジストマスクを用いてアルゴンイオンミリングでパターニングして、図７６に示す小さなＭＴＪ８を複数の形成する。個々のＭＴＪ８はシリコン酸化膜２６で被覆されている。また、図７６には示されていないが、コンタクト層２５はビット線に接続する。
【００４４】
ＭＴＪ８の磁気トンネル抵抗は、先に説明したようにソフト強磁性体層２４の磁化の方向が、強磁性体層２０の磁化の方向と同じである場合と、反対方向を向いている場合とで異なる。ソフト強磁性体層２４の磁化の方向は、ビット線とワード線を流れる電流により生成された磁界で変化させることができる。
【００４５】
また、ＭＴＪ８の磁気トンネル抵抗は、トンネルバリア層２２の膜厚、および、そのバリアハイトと、接合の下の界面のラフネス等の膜の材質特性にも大きく依存する。
【００４６】
ソフト強磁性体層２４は、イージーアクシス（easy axis）と呼称される磁化の容易な方向を持つように形成される。このイージーアクシスに沿う磁化の方向は２方向となり、それぞれメモリセルの０および１の２つのデータに対応させることができる。
【００４７】
一方、強磁性体層２０は、磁化の方向がソフト強磁性体層２４のイージーアクシスと同じで、かつ、ＭＲＡＭの動作状態によらず方向を変えないように形成される。
【００４８】
この磁化の方向を固定磁化の方向（unidirectional anisotropy directionの便宜的な訳語）と言う。ソフト強磁性体層２４のイージーアクシスは、ＭＴＪ８の真性異方性（intrinsic anisotropy）、応力誘起異方性（stress induced anisotropy）、形状に起因する異方性を組み合わせて定められる。
【００４９】
ここで、真性異方性とは、強磁性体が有する物性本来の磁化の異方性を意味し、応力誘起異方性とは、強磁性体に応力を加えた場合に生じる磁化の異方性を意味する。
【００５０】
また、図７５に示すように、ＭＴＪ８は平面視形状が、長辺長さＬ、短辺長さＷの長方形状をしている。これは、ＭＴＪ８の形状に起因する異方性を利用して、ソフト強磁性体層２４のイージーアクシスを定めているためである。
【００５１】
次に、強磁性体層２０の固定磁化の方向の設定方法を説明する。テンプレート層１５上に堆積形成される初期強磁性体層１６は、結晶方位が｛１１１｝方位となる面（｛１１１｝面）を上にして成長する。また、ＭｎＦｅで構成される反磁性体層１８は、初期強磁性体層１６の上に堆積される。
【００５２】
これらの磁性体層は、後に堆積されるソフト強磁性体層２４のイージーアクシスの方向と同じ方向に向いた磁界の下で堆積され、これにより、ソフト強磁性体層２４の固定磁化の方向が定められる。
【００５３】
また、強磁性体層２０と反磁性体層１８との間で磁束が閉じるために、強磁性体層２０の磁化の方向は、ソフト強磁性体層２４のそれよりも、外部磁界によって方向を変えにくくなり、ワード線とビット線を流れる電流により発生する磁界の大きさの範囲では、強磁性体層２０の磁化の方向は固定される。さらに、ＭＴＪ８の平面視形状を長方形にしているため、強磁性体層２０の形状に起因する磁化異方性が発生し、このことも強磁性体層２０の磁化の方向の安定に貢献している。
【００５４】
＜ＭＲＡＭの書き込み／読み出し動作の概要＞
以下、ＭＲＡＭの書き込みおよび読み出し動作について説明する。
アドレス選択を行うためのワード線およびビット線（選択ワード線および選択ビット線と呼称）に所定の電流を流すと、各線の周りに磁界が発生し、両線の交差部（選択アドレス）では各磁界が結合した結合磁界が発生する。この磁界が印加されると両線の交差部に設置されているＭＴＪ８のソフト強磁性体層２４の磁化の方向が層の面内で回転し、データの書き込みが行われる。
【００５５】
この磁界の大きさはソフト強磁性体層２４のスイッチング磁界（磁化の方向が反転し始める磁界）よりも大きくなるように設計され、主にソフト強磁性体層２４の保磁力と磁化異方性で決まる。
【００５６】
また、選択ワード線および選択ビット線の周囲に発生する磁界は、強磁性体層２０の固定磁化の方向を回転させないように、十分小さく設計しなければならない。なぜならば、半選択（Half select）セルの磁化の方向を変えないためである。なお、半選択セルとは、その上下に位置するワード線およびビット線の一方にしか電流が流れていないセルである。
【００５７】
このように、メモリセルアレイのアーキテクチャは、書き込み時の消費電力を低減するため、書き込み電流がＭＴＪ８に直接に流れないように設計される。
【００５８】
また、ＭＲＡＭセル９に書き込まれたデータは、ｐｎ接合ダイオード７とＭＴＪ８とを垂直に流れる電流をセンスすることにより読み出される。なお、動作時にはＭＲＡＭセル９中をトンネル電流が縦に流れるので、ＭＲＡＭセル９の占有面積を小さくすることができる。
【００５９】
ＭＴＪ８のＡｌ2Ｏ3で構成されるトンネルバリア層２２の抵抗は、膜厚に対してほぼ指数関数的に変化する。すなわち、トンネルバリアを流れる電流は膜厚が厚くなると低減し、接合をトンネルする電流だけが接合に対して垂直に流れる。
【００６０】
そして、ＭＲＡＭセル９のデータは、書き込み電流よりもはるかに小さいセンス電流がＭＴＪ８を垂直に流れるときに発生するＭＲＡＭセル９の電圧をモニタすることで読み出される。
【００６１】
先に説明したように、ＭＴＪ８のトンネル確率は、始状態におけるソフト強磁性体層２４中のスピンの極性と同じ極性のスピンの状態密度が、終状態における強磁性体層２０中において多く存在するほど増加する。
【００６２】
従って、ＭＴＪ８の磁気トンネル抵抗は、ソフト強磁性体層２４と強磁性体層２０のスピンの状態が同じである場合、すなわち、磁化の方向が両層で同じである場合には低く、磁化の方向が反対である場合には高くなる。それゆえ、ＭＴＪ８の抵抗を微小電流でモニタすればＭＲＡＭセル９のデータを読み出すことができる。
【００６３】
なお、センス電流が発生する磁界は無視でき、ＭＲＡＭセル９の磁化の状態に影響を与えない。また、ＭＲＡＭセル９の読み出し／書き込みに必要な配線は、図７５に示したビット線とワード線のアレイのみであるので、効率の良いメモリセルアレイを構成することができる。
【００６４】
＜書き込み動作＞
以下、ＭＲＡＭの書き込み動作について図７７および図７８を用いてさらに説明する。
【００６５】
図７７は、図７５に示すメモリセルアレイの等価回路図であり、ワード線１〜３の両端は、それぞれワード線制御回路２５３に接続され、ビット線４〜６の両端は、それぞれビット線制御回路２５１に接続されている。なお、図７８の説明の便宜を図るため、ワード線１〜３をワード線ＷＬ１〜ＷＬ３、ビット線４〜６をビット線ＢＬ４〜ＢＬ６として示す場合もある。
【００６６】
そして、ワード線１〜３およびビット線４〜６の交点には、抵抗記号で表されるＭＴＪ８およびダイオード記号で表されるｐｎ接合ダイオード７が配設されている。
【００６７】
ここで、ワード線１およびビット線４を選択する場合を想定すると、両者の交点に位置するＭＲＡＭセル９ａが選択される。
【００６８】
選択されたＭＲＡＭセルセル９ａは、ビット線４を流れる電流ＩBと、ワード線１を流れる電流ＩWにより発生した結合磁界で書き込まれる。
【００６９】
電流ＩBおよびＩWのどちらか一方がセル領域内で単独に発生する磁界は、ＭＴＪ８のソフト強磁性体層２４セルの磁化の方向を変えるのに必要な磁界よりも小さい。
【００７０】
それゆえ、半選択セルであるＭＲＡＭセル９ｂ〜９ｅ（ワード線およびビット線に、電流ＩBかＩWのどちらか一方しか流れないセル）には書き込みは行われない。
【００７１】
しかしながら、電流ＩBおよびＩWによる磁界が結合されると、選択されたメモリセル９ａのソフト強磁性体層２４の磁化の方向を変えるのに十分な大きさとなる。
【００７２】
なお、セル９ａのソフト強磁性体層２４の磁化方向を、相反する２つの異なる磁化方向にできるように、電流ＩBおよびＩWの少なくとも一方は、双方向に流れるように設計される。なお、図７７においては、ビット線制御回路２５１もワード線制御回路２５３も２つペアで構成されているので、電流ＩBおよびＩWは両方とも、電流の向きを変えることができる。
【００７３】
図７８はビット線４〜６（ビット線ＢＬ４〜ＢＬ６）およびワード線１〜３（ワード線ＷＬ１〜ＷＬ３）の電圧および電流のタイミングチャートを示している。
【００７４】
図７８に示すように、書き込み時のビット線ＢＬ４〜ＢＬ６の電圧は、電流を双方向に流すのに都合が良い電圧Ｖbに設定される。また、ワード線ＷＬ１〜ＷＬ３の電圧は電圧Ｖbより大きく、かつ、正の電圧Ｖwに設定される。
【００７５】
スタンバイ時には、これらの電圧はすべてのセル９のｐｎ接合ダイオード７に逆バイアスがかかるように設定される。従って、スタンバイ時に電流ＩBおよびＩWがメモリセル内を流れることはない。
【００７６】
＜読み出し動作＞
次に、ＭＲＡＭの読み出し動作について図７７および図７８を用いてさらに説明する。図７８に示すようにワード線ＷＬ１の電圧をＶwからＶbに下げ、ビット線ＢＬ４の電圧をＶbからＶwに上げて、選択されたセル９ａのｐｎ接合ダイオード７に順バイアスを印加する。
【００７７】
読み出し中は、非選択ビット線５および６はスタンバイ電圧Ｖbのままであり、非選択ワード線ＷＬ２および３はスタンバイ電圧Ｖwのままである。
【００７８】
なお、半選択セル９ｂ〜９ｅにおいてはワード線からビット線への電圧降下がない（すなわち、ｐｎ接合ダイオード７に０Ｖが印加される）ので、セル内を電流が流れることはない。
【００７９】
選択セル９ａの磁気トンネル抵抗により、ビット線ＢＬ４からセル９ａを通ってワード線ＷＬ１へ流れるセンス電流３０（図７７参照）の大きさが決定される。ビット線制御回路５１の一部を構成するセンス回路において、セルの２つの状態に対応して予測される２つの電流値の平均値を参照電流とし、センス電流と比較する。そして、両電流の差を増幅して、選択セル９ａに蓄えられているデータを読み出す。
【００８０】
なお、図７７のセンス電流３０の波形に示すように、センス電流３０は、ＭＴＪ８の２つの磁化状態に相当する２種類の電流波形を呈する。
【００８１】
データ読み出し後、ビット線ＢＬ４とワード線ＷＬ１の電圧は、それぞれのスタンバイ値に戻されるが、メモリセル９ａの磁化状態は、読み出し動作後も維持される。
【００８２】
【発明が解決しようとする課題】
以上説明したように、ＭＲＡＭセルへの書き込み時には、ビット線とワード線に電流を流して磁界を発生させる。そして、選択アドレスのメモリセルには、セルを構成するソフト強磁性体層のスイッチング磁界より大きな磁界を与える必要があるため、比較的大きな電流を流す必要があった。そのため、書き込み時の消費電力が大きくなるという問題点があった。
【００８３】
本発明は上記のような問題点を解消するためになされたもので、書き込み時の消費電力を低減したＭＲＡＭを提供することを第１の目的とする。
【００８４】
また、従来のＭＲＡＭセルアレイでは、少なくとも１つのメモリセルアレイで構成されるメモリブロック単位で一括してデータを消去、あるいは、書き込みするには時間がかかるという問題点があった。
【００８５】
本発明は、消去および書き込みに費やす時間を低減したＭＲＡＭを提供することを第２の目的とする。
【００８６】
【課題を解決するための手段】
本発明に係る請求項１記載の磁気記憶装置は、非接触で交差して、マトリックスを構成する複数のビット線および複数のワード線、前記複数のビット線と前記複数のワード線との交差部にそれぞれ配設され、少なくとも１つの磁気トンネル接合を含む複数のメモリセル、前記複数のビット線の両端部に接続される第１および第２の列読み出し／書き込み制御回路および、前記複数のワード線の両端部に接続される第１および第２の行読み出し／書き込み制御回路、で構成される複数のメモリセルアレイと、前記複数のメモリセルアレイに渡る複数のメインワード線と、前記複数のメモリセルアレイの個々に対応して配設された複数のメモリセルアレイ選択線と、を有した、少なくとも１のメモリセルアレイ群を備え、前記複数のワード線は、前記複数のメインワード線と前記複数のメモリセルアレイ選択線との交差部にそれぞれ設けられた第１の組み合わせ論理ゲートの出力に、前記第１の行読み出し／書き込み制御回路を介してそれぞれ接続され、前記第１の組み合わせ論理ゲートの入力は、交差状態にある前記複数のメインワード線の１本と前記複数のメモリセルアレイ選択線の１本とに接続され、前記第１の列読み出し／書き込み制御回路は、前記複数のビット線の第１の端部にそれぞれ接続され、前記第１の端部と第１の電源あるいは第２の電源との電気的な接続を切り替え可能な複数の第１の切り替え手段を含み、前記第２の列読み出し／書き込み制御回路は、前記複数のビット線の第２の端部にそれぞれ接続され、前記第２の端部と前記第１の電源あるいは前記第２の電源との電気的な接続を切り替え可能な複数の第２の切り替え手段を含み、前記第１の切り替え手段は、前記複数のビット線の第１の端部にそれぞれの第１の主電極が接続され、それぞれの第２の主電極が、前記第１の電源および前記第２の電源に接続された同一導電型の第１および第２のＭＯＳトランジスタを有し、前記第２の切り替え手段は、前記複数のビット線の第２の端部にそれぞれの第１の主電極が接続され、それぞれの第２の主電極が、前記第１の電源および前記第２の電源に接続された同一導電型の第３および第４のＭＯＳトランジスタを有する。
【００９３】
本発明に係る請求項５記載の磁気記憶装置は、前記少なくとも１のメモリセルアレイ群を複数有し、前記複数のメモリセルアレイ群に渡る複数のグローバルワード線と、前記複数のメモリセルアレイ群の個々に対応して配設された複数のメモリセルアレイ群選択線とをさらに有し、前記複数のメインワード線は、前記複数のグローバルワード線と前記複数のメモリセルアレイ群選択線との交差部にそれぞれ設けられた第２の組み合わせ論理ゲートの出力にそれぞれ接続され、前記第２の組み合わせ論理ゲートの入力は、交差状態にある前記複数のグローバルワード線の１本と前記複数のメモリセルアレイ群選択線の１本とに接続される。
【００９４】
本発明に係る請求項２記載の磁気記憶装置は、非接触で交差して、マトリックスを構成する複数のビット線および複数のワード線、前記複数のビット線と前記複数のワード線との交差部にそれぞれ配設され、少なくとも１つの磁気トンネル接合を含む複数のメモリセル、前記複数のビット線の両端部に接続される第１および第２の列読み出し／書き込み制御回路および、前記複数のワード線の両端部に接続される第１および第２の行読み出し／書き込み制御回路、で構成される複数のメモリセルアレイと、前記複数のメモリセルアレイに渡る複数のメインビット線と、前記複数のメモリセルアレイの個々に対応して配設された複数のメモリセルアレイ選択線とを有した、少なくとも１のメモリセルアレイ群とを備え、前記複数のビット線は、前記複数のメインビット線と前記複数のメモリセルアレイ選択線との交差部にそれぞれ設けられた第１の組み合わせ論理ゲートの出力に、前記第１の列読み出し／書き込み制御回路を介してそれぞれ接続され、前記第１の組み合わせ論理ゲートの入力は、交差状態にある前記複数のメインビット線の１本と前記複数のメモリセルアレイ選択線の１本とに接続され、前記第１の列読み出し／書き込み制御回路は、前記複数のビット線の第１の端部にそれぞれ接続され、前記第１の端部と第１の電源あるいは第２の電源との電気的な接続を切り替え可能な複数の第１の切り替え手段を含み、前記第２の列読み出し／書き込み制御回路は、前記複数のビット線の第２の端部にそれぞれ接続され、前記第２の端部と前記第１の電源あるいは前記第２の電源との電気的な接続を切り替え可能な複数の第２の切り替え手段を含み、前記第１の切り替え手段は、前記複数のビット線の第１の端部にそれぞれの第１の主電極が接続され、それぞれの第２の主電極が、前記第１の電源および前記第２の電源に接続された同一導電型の第１および第２のＭＯＳトランジスタを有し、前記第２の切り替え手段は、前記複数のビット線の第２の端部にそれぞれの第１の主電極が接続され、それぞれの第２の主電極が、前記第１の電源および前記第２の電源に接続された同一導電型の第３および第４のＭＯＳトランジスタを有する。
【００９５】
本発明に係る請求項６記載の磁気記憶装置は、前記少なくとも１のメモリセルアレイ群を複数有し、前記複数のメモリセルアレイ群に渡る複数のグローバルビット線と、前記複数のメモリセルアレイ群の個々に対応して配設された複数のメモリセルアレイ群選択線とをさらに有し、前記複数のメインビット線は、前記複数のグローバルビット線と前記複数のメモリセルアレイ群選択線との交差部にそれぞれ設けられた第２の組み合わせ論理ゲートの出力にそれぞれ接続され、前記第２の組み合わせ論理ゲートの入力は、交差状態にある前記複数のグローバルビット線の１本と前記複数のメモリセルアレイ群選択線の１本とに接続される。
【０１１３】
【発明の実施の形態】
＜Ａ．実施の形態１＞
＜本実施の形態の特徴＞
本発明の実施の形態１に係るＭＲＡＭは、ＭＲＡＭセルを構成するソフト強磁性体層のイージーアクシスがビット線およびワード線と非平行であり、より具体的には、ビット線およびワード線と４０〜５０度の角度をなすようにＭＲＡＭセルを配設することを特徴とする。
【０１１４】
＜Ａ−１．装置構成＞
＜Ａ−１−１．ＭＲＡＭセルの構成＞
まず、ＭＲＡＭセルの代表的な構成について図１を用いて説明する。図１に示すＭＲＡＭセルＭＣは、ｎ+シリコン層１０およびｐ+シリコン層１１が積層されて構成されるｐｎ接合ダイオード７を有している。
【０１１５】
そして、ｐｎ接合ダイオード７の上部にはタングステンスタッド１２が配設され、ｐｎ接合ダイオード７はタングステンスタッド１２を介して磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）８に電気的に接続されている。
【０１１６】
ＭＴＪ８は積層構造であり、下から順に、白金（Ｐｔ）で構成されるテンプレート層１５（膜厚１０ｎｍ）、Ｎｉ81Ｆｅ19のパーマロイで構成される初期強磁性体層１６（膜厚４ｎｍ）、Ｍｎ54Ｆｅ46で構成される反磁性体層１８（膜厚１０ｎｍ）、ＣｏＦｅあるいはＮｉ81Ｆｅ19のパーマロイで構成され、磁化方向が固定された強磁性体層２０（膜厚８ｎｍ）、Ａｌ2Ｏ3で構成されるトンネルバリア層２２、膜厚２ｎｍのＣｏＦｅと膜厚２０ｎｍのＮｉ81Ｆｅ19の多層膜で構成されるソフト強磁性体層２４、Ｐｔで構成されるコンタクト層２５を備えている。
【０１１７】
ＭＴＪ８を含めてＭＲＡＭセルＭＣの平面視形状は長方形であり、その長辺に平行な方向が、ソフト強磁性体層２４の電子のスピンの方向におけるイージーアクシスとなるように設定されている。なお、短辺に平行な方向が、磁化の困難な方向であるハードアクシス（hard axis）となる。
【０１１８】
＜Ａ−１−２．従来のＭＲＡＭセルアレイの詳細な検討＞
図２に、従来のＭＲＡＭセルアレイの平面構成を示す。なお、ＭＲＡＭセルＭＣ１は便宜的に斜視図として示している。
【０１１９】
図２に示すように、互いに平行に配設された複数のワード線ＷＬ１の上部において交差するように、互いに平行に配設された複数のビット線ＢＬ１が配設されている。
【０１２０】
そして、ワード線およびビット線で挟まれる各交点にＭＲＡＭセル（以後、単にセルと呼称する場合も有り）ＭＣ１が形成されている。なお、各ＭＲＡＭセルＭＣ１に模式的に示す矢印は、ＭＲＡＭセルＭＣ１のソフト強磁性体層２４のスピンの方向を示しており、図２に示すスタンバイ状態では全てのＭＲＡＭセルＭＣ１のスピン方向が右向きになっている。なお、ＭＲＡＭセルＭＣ１の構成は、例えば図１に示すメモリセルＭＣと同様とするが、この構成に限定されるわけではない。
【０１２１】
図３は従来のＭＲＡＭセルアレイにおいて、書き込みの状態を模式的に示す平面図である。なお、以下においては、ＭＲＡＭセルＭＣ１に便宜的にＭＣ１ａ、ＭＣ１ｂ、ＭＣ１ｃの符号を付して区別する場合もある。
【０１２２】
書き込み時に、アドレス選択を行うためのワード線およびビット線（選択ワード線および選択ビット線と呼称）に所定の電流を流すと、ビオ・サバール（Biot-Savart）の法則により、電流の周りには磁界が発生する。
【０１２３】
ここで、ビット線の周りに発生する磁界をＨｘ、ワード線の周りに発生する磁界をＨｙとする。そして、便宜的に、選択ワード線および選択ビット線を、それぞれＷＬ１aおよびＢＬ１ａとして表記する。
【０１２４】
なお、図３における電流の流れる方向は、選択ビット線ＢＬ１ｂにおいては下から上に、選択ワード線ＷＬ１ａにおいては左から右である。
【０１２５】
選択ワード線ＷＬ１ａおよび選択ビット線ＢＬ１ｂに所定の電流を流すと、両線の交差部（選択アドレス）では磁界ＨｘおよびＨｙが結合する。この結合磁界が印加されると、選択ワード線ＷＬ１ａおよび選択ビット線ＢＬ１ｂの交差部に設置されているＭＲＡＭセルＭＣ１ａのソフト強磁性体層２４の磁化の方向が層の面内で回転し、データの書き込みが行われる。図３においては、ＭＲＡＭセルＭＣ１ａのスピン方向が９０度以上回転して示されている。
【０１２６】
そして、セル形状による磁化異方性により、イージーアクシスの方へスピンが回転するため、最終的にはスピンは反転（１８０度回転）することになる。
【０１２７】
一方、その上下に位置するワード線およびビット線の一方にしか電流が流れていない半選択（half-select）９セルであるＭＲＡＭセル、すなわち図３に示す、複数のＭＲＡＭセルＭＣ１ｂにおいても、ソフト強磁性体層２４のスピンが回転するが、反転には至らないように、各電流が設定されている。
【０１２８】
なお、選択ビット線ＢＬ１ａによる複数の半選択セルＭＣ１ｃは、選択ビット線ＢＬ１ａの周りに発生する磁界Ｈｘが、イージーアクシスの方向と同じであるので、磁界Ｈｘだけでは図３上に表示するほどの大きな回転は起こせない。
【０１２９】
図４に、スピンを反転させるのに必要な磁界Ｈｋを、磁界ＨｘとＨｙとの結合磁界で形成する場合の上記３磁界の関係を示す。図４において横軸に磁界Ｈｘを、縦軸に磁界Ｈｙを示している。また、当該関係を以下に数式で表す。
【０１３０】
【数３】
0004818519.tif 000005
【０１３１】
図４における曲線はアステロイド曲線と呼称される。そして、磁界Ｈｋが下記数式（４）で表される場合、ソフト強磁性体層２４のスピンは反転する。
【０１３２】
【数４】
0004818519.tif 000006
【０１３３】
また、磁界Ｈｋが下記数式（５）で表される場合、ソフト強磁性体層２４のスピンの方向は維持される。
【０１３４】
【数５】
0004818519.tif 000007
【０１３５】
定常電流Ｉの周りに発生する磁束密度Ｂは、ビオ・サバールの法則から次に式（６）で表される。
【０１３６】
【数６】
0004818519.tif 000008
【０１３７】
ここで、μは透磁率、Ｒは電流Ｉからの距離である。
また、磁界Ｈと磁束密度Ｂとは、次に式（７）で表される関係にある。
【０１３８】
【数７】
0004818519.tif 000009
【０１３９】
従って、以下の数式（８）が成り立つ。
【０１４０】
【数８】
0004818519.tif 000010
【０１４１】
上記数式（８）から、磁界Ｈは定常電流Ｉに比例することが判る。従って、書き込み時の消費電力を下げるには、スピンを反転させるのに必要な磁界Ｈｋを下げること、すなわち、Ｈｘ＋Ｈｙをなるべく小さくすることが望ましい。
【０１４２】
発明者らは上述した従来技術の検討に基づいて、磁界Ｈｋを低減することができるＭＲＡＭセルアレイの構成に到達した。
【０１４３】
＜Ａ−１−３．ＭＲＡＭセルアレイの構成および動作＞
図５に、本発明の実施の形態１に係るＭＲＡＭセルアレイＭＡ１０の平面構成を示す。図５に示すように、互いに平行に配設された複数のワード線ＷＬ１の上部において交差するように、互いに平行に配設された複数のビット線ＢＬ１が配設されている。
【０１４４】
そして、ワード線およびビット線で挟まれる各交点にＭＲＡＭセルＭＣ２が形成されている。なお、ＭＲＡＭセルＭＣ２の構成は、例えば図１に示すメモリセルＭＣと同様とするが、この構成に限定されるわけではない。
【０１４５】
図５に示すように、イージーアクシスが、ビット線およびワード線に対して４５度傾くように各ＭＲＡＭセルＭＣ３が配設されている。なお、本例においては、ワード線ＷＬ１に対しては右斜め上に４５度傾けて配設されているので、図５に示すスタンバイ状態では全てのＭＲＡＭセルＭＣ２のスピン方向が右斜め上の向きになっている。
【０１４６】
図６はＭＲＡＭセルアレイＭＡ１０の書き込みの状態を模式的に示す平面図である。なお、以下においては、ＭＲＡＭセルＭＣ２に便宜的にＭＣ２ａ、ＭＣ２ｂ、ＭＣ２ｃの符号を付して区別する場合もある。
【０１４７】
選択ワード線ＷＬ１ａおよび選択ビット線ＢＬ１ｂに所定の電流を流すと、両線の交差部（選択アドレス）では磁界ＨｘおよびＨｙが結合する。なお、図６における電流の流れる方向は、選択ビット線ＢＬ１ｂにおいては下から上に、選択ワード線ＷＬ１ａにおいては左から右である。
【０１４８】
この結合磁界が印加されると、選択ワード線ＷＬ１ａおよび選択ビット線ＢＬ１ｂの交差部に設置されているＭＲＡＭセルＭＣ１ａのソフト強磁性体層２４の磁化の方向が層の面内で回転し、データの書き込みが行われる。図６においては、ＭＲＡＭセルＭＣ２ａのスピン方向が９０度以上回転して示されている。
【０１４９】
そして、セル形状による磁化異方性により、イージーアクシスの方へスピンが回転するため、最終的にはスピンは反転（１８０度回転）することになる。
【０１５０】
一方、その上下に位置するワード線およびビット線の一方にしか電流が流れていない半選択セルであるＭＲＡＭセル、すなわち図６に示す、複数のＭＲＡＭセルＭＣ２ｂおよびＭＣ２ｃにおいても、ソフト強磁性体層２４のスピンが回転するが反転には至らないように、各電流が設定されている。
【０１５１】
ここで、選択ビット線ＢＬ１ａによる複数の半選択セルＭＣ２ｃは、選択ビット線ＢＬ１ａの周りに発生する磁界Ｈｘが、イージーアクシスの方向に対して約４５度の角度で交差するので、図６に表示するようにソフト強磁性体層２４のスピンが回転するが、各電流の大きさを調節することで、スピンを反転させることもできるし、反転させないこともできる。これは、選択ワード線ＷＬ１ａによる複数の半選択セルＭＣ２ｂについても同様である。
【０１５２】
＜Ａ−１−４．その他の構成例＞
図７に、実施の形態１のその他の構成例として、ＭＲＡＭセルアレイＭＡ２０の平面構成を示す。図７に示すように、互いに平行に配設された複数のワード線ＷＬ１の上部において交差するように、互いに平行に配設された複数のビット線ＢＬ１が配設されている。
【０１５３】
そして、ワード線およびビット線で挟まれる各交点にＭＲＡＭセルＭＣ３が形成されている。なお、ＭＲＡＭセルＭＣ３の構成は、例えば図１に示すメモリセルＭＣと同様とするが、この構成に限定されるわけではない。
【０１５４】
図７に示すように、イージーアクシスが、ビット線およびワード線に対して４５度傾くように各ＭＲＡＭセルＭＣ３が配設されている。なお、本例においては、ワード線ＷＬ１に対しては右斜め下に４５度傾けて配設されているので、図７に示すスタンバイ状態では全てのＭＲＡＭセルＭＣ３のスピン方向が右斜め下の向きになっている。
【０１５５】
図８はＭＲＡＭセルアレイＭＡ２０の書き込みの状態を模式的に示す平面図である。なお、以下においては、ＭＲＡＭセルＭＣ３に便宜的にＭＣ３ａ、ＭＣ３ｂ、ＭＣ３ｃの符号を付して区別する場合もある。
【０１５６】
選択ワード線ＷＬ１ａおよび選択ビット線ＢＬ１ａに所定の電流を流すと、両線の交差部（選択アドレス）では磁界ＨｘおよびＨｙが結合する。
【０１５７】
なお、図８における電流の流れる方向は、選択ビット線ＢＬ１ａにおいては下から上に、選択ワード線ＷＬ１ａにおいては左から右である。
【０１５８】
この結合磁界が印加されると、選択ワード線ＷＬ１ａおよび選択ビット線ＢＬ１ａの交差部に設置されているＭＲＡＭセルＭＣ３ａのソフト強磁性体層２４の磁化の方向が層の面内で回転し、データの書き込みが行われる。図８においては、ＭＲＡＭセルＭＣ３ａのスピン方向が９０度以上回転して示されている。
【０１５９】
そして、セル形状による磁化異方性により、イージーアクシスの方へスピンが回転するため、最終的にはスピンは反転（１８０度回転）することになる。
【０１６０】
一方、図８に示す半選択セルである複数のＭＲＡＭセルＭＣ２ｂおよびＭＣ２ｃにおいても、ソフト強磁性体層２４のスピンが回転するが、反転には至らないように各電流が設定されている。
【０１６１】
＜Ａ−１−５．ＭＲＡＭセルの配設方向の最適化＞
次に、図９〜図２５を用いて、ＭＲＡＭセルの配設方向の最適化について説明する。
【０１６２】
まず、結合磁界Ｈｋによりスピンの方向を反転させる場合について説明する。
【０１６３】
図９および図１０に、図２に示す従来のＭＲＡＭセルアレイにおける書き込み時の選択アドレスのＭＲＡＭセルＭＣ１ａのスピンの方向と、それを反転させる結合磁界Ｈｋの方向の関係を模式的に示す。
【０１６４】
図９および図１０において、磁界ＨｘおよびＨｙの大きさが同じ場合を想定すると、スピンと結合磁界Ｈｋがなす角度はθ1＝１３５度となる。
【０１６５】
また、図１１および図１２に、図５に示すＭＲＡＭセルアレイＭＡ１０における書き込み時の選択アドレスのＭＲＡＭセルＭＣ２ａのスピンの方向と、それを反転させる結合磁界Ｈｋの方向の関係を模式的に示す。
【０１６６】
図１１および図１２において、磁界ＨｘおよびＨｙの大きさが同じ場合を想定すると、スピンと結合磁界Ｈｋがなす角度はθ2＝９０度となる。
【０１６７】
また、図１３および図１４に、図７に示すＭＲＡＭセルアレイＭＡ２０における書き込み時の選択アドレスのＭＲＡＭセルＭＣ３ａのスピンの方向と、それを反転させる結合磁界Ｈｋの方向の関係を模式的に示す。
【０１６８】
図１３および図１４において、磁界ＨｘおよびＨｙの大きさが同じ場合を想定すると、スピンと結合磁界Ｈｋがなす角度はθ3＝１８０度となる。
【０１６９】
次に、図１５に、結合磁界Ｈｋと、磁界ＨｘおよびＨｙとの関係を示す。この関係は図４においてアステロイド曲線として示したものと同じであるが、｜Ｈｘ｜＋｜Ｈｙ｜＝一定という条件下で、すなわち、一定の書き込み電流という条件下で、アステロイド曲線上の磁界ＨｘおよびＨｙを求めると、Ｈｘ＝Ｈｙ＝Ｈｋ／２√２の関係が得られる。
【０１７０】
これに基づけば、図９および図１０に示す従来のＭＲＡＭセルアレイにおいては、結合磁界Ｈｋによりスピンを約１３５度回転させ、そこから１８０度までは形状による磁化異方性を利用してスピンを回転させている。
【０１７１】
一方、図１１および図１２に示すＭＲＡＭセルアレイＭＡ１０においては、同じ結合磁界の大きさでスピンが約９０度回転する。従って、形状による磁化異方性を利用しても、スピンが反転するかどうか臨界の状態である。それゆえ、ＭＲＡＭセルアレイＭＡ１０の構成を採る場合には、磁界Ｈｘを磁界Ｈｙよりも若干大きくして、スピンの回転角θ2を９０度以上にすることが望ましい。
【０１７２】
なお、図１３および図１４に示すＭＲＡＭセルアレイＭＡ２０においては、同じ結合磁界の大きさでスピンが約１８０度回転するので、確実にスピンを反転することができる。
【０１７３】
次に、結合磁界Ｈｋが加わってもスピンの方向を維持させる場合について、スピンの方向と、それを維持する結合磁界Ｈｋの方向の関係を図１６〜図２１に模式的に示す。なお、図１６〜図２１は図９〜図１４に対応しているので、重複する説明は省略する。
【０１７４】
図１６および図１７において、磁界ＨｘおよびＨｙの大きさが同じ場合を想定すると、スピンと結合磁界Ｈｋがなす角度はθ11＝４５度となる。
【０１７５】
図１８および図１９において、磁界ＨｘおよびＨｙの大きさが同じ場合を想定すると、スピンと結合磁界Ｈｋがなす角度はθ12＝０度となる。
【０１７６】
図２０および図２１において、磁界ＨｘおよびＨｙの大きさが同じ場合を想定すると、スピンと結合磁界Ｈｋがなす角度はθ13＝９０度となる。
【０１７７】
従って、図１６に示す従来のＭＲＡＭセルアレイにおいては、スピンの方向はほぼ維持され、また、図１８に示すＭＲＡＭセルアレイＭＡ１０においては、スピンの方向は完全に維持されるように書き込みが行われるが、図２０に示すＭＲＡＭセルアレイＭＡ２０においては、スピンが反転するかどうか臨界の状態であり、望ましくない。
【０１７８】
以上の考察から、図１３および図２０に示すＭＲＡＭセルアレイＭＡ２０の構成を採用し、ビット線およびワード線に流す電流の向きを考慮することが望ましい。当該構成について図２２〜図２５を用いて説明する。
【０１７９】
図２２および図２３は、ＭＲＡＭセルアレイＭＡ２０の構成において、図８と同様に電流の流れる方向が、選択ビット線ＢＬ１ａにおいては下から上に、選択ワード線ＷＬ１ａにおいては左から右である場合の書き込み時の選択アドレスのＭＲＡＭセルＭＣ３ａのスピンの方向と、それを反転させる結合磁界Ｈｋの方向の関係を模式的に示している。
【０１８０】
図２２および図２３において、磁界ＨｘおよびＨｙの大きさが同じ場合を想定すると、スピンと結合磁界Ｈｋがなす角度はθ4＝１８０度となり、スピンの方向を反転させることでデータを書き込む場合に適した構成であると言える。
【０１８１】
また、図２４および図２５は、ＭＲＡＭセルアレイＭＡ２０の構成において、電流の流れる方向が、選択ビット線ＢＬ１ａにおいては上から下に、選択ワード線ＷＬ１ａにおいては右から左となっている場合の書き込み時の選択アドレスのＭＲＡＭセルＭＣ３ａのスピンの方向と、それを維持する結合磁界Ｈｋの方向の関係を模式的に示している。
【０１８２】
なお、図２２の場合と比べて、ビット線およびワード線に流す電流の向きを変更している。
【０１８３】
図２４および図２５において、磁界ＨｘおよびＨｙの大きさが同じ場合を想定すると、スピンと結合磁界Ｈｋがなす角度はθ5＝０度となり、スピンの方向を維持することでデータを書き込む場合に適した構成であると言える。
【０１８４】
また、図２２および図２４の何れの構成においても、結合磁界の方向とイージーアクシスとが一致しているため、書き込みの誤差が従来よりも小さくなるという利点をさらに有している。
【０１８５】
＜Ａ−２．作用効果＞
以上説明したように、本発明に係る実施の形態１のＭＲＡＭによれば、ＭＲＡＭセルを構成するソフト強磁性体層２４のイージーアクシスを、ビット線およびワード線に対して斜めに４０〜５０度、望ましくは４５度の角度をなすよう傾けて配設することで、少ない書き込み電流で、選択アドレスにおけるＭＲＡＭセルのスピンの方向を確実に反転でき、書き込み時の消費電力を低減することができる。
【０１８６】
また、選択アドレスにおけるＭＲＡＭセルのスピンの方向を反転させる場合と、スピンの方向を維持する場合とでビット線およびワード線に流す電流の向きを変更することで、結合磁界の方向とイージーアクシスとを一致させ、書き込みの誤差を低減することもできる。
【０１８７】
＜Ｂ．実施の形態２＞
＜本実施の形態の特徴＞
本発明の実施の形態２に係るＭＲＡＭは、ＭＲＡＭセルアレイのビット線およびワード線の両端に一対の読み出し／書き込み制御回路を備え、当該回路の構成として、ビット線と電源電圧ＶDDとを接続する第１のＭＯＳトランジスタと、ビット線と接地電圧ＶSSとを接続する第２のトランジスタを含み、書き込み時にビット線の双方向に書き込み電線を流す機能と、読み出し時にセンス電流に起因する電圧をセンスアンプに出力する機能を有する。
【０１８８】
＜Ｂ−１．装置構成＞
＜Ｂ−１−１．ＭＲＡＭの全体構成＞
図２６は本発明の実施の形態２に係るＭＲＡＭの構成を示すブロック図であり、ＭＲＡＭセルアレイＭＣＡと、その周辺回路を示している。
【０１８９】
図２６において、列アドレスバッファ（column address buffer）ＣＡＢは、列アドレス信号を受信し、信号を反転、あるいは、増幅して列デコーダＣＤに出力する。
【０１９０】
列デコーダＣＤは、列アドレス信号をデコードし、デコードした信号をマルチプレクサＭＵＸに出力する。
【０１９１】
マルチプレクサＭＵＸは、デコードされた列アドレス信号に従ってビット線を選択する。同時にビット線の一方端に接続される列読み出し／書き込み第１制御回路ＣＲＷ１に信号を出力し、列読み出し／書き込み第１制御回路ＣＲＷ１からは、読み出し、あるいは、書き込みに応じて選択ビット線に電圧、電流が印加される。
【０１９２】
行アドレスバッファ（row address buffer）ＲＡＢは、行アドレス信号を受信し、信号を反転、あるいは、増幅して行デコーダＲＤに出力する。
【０１９３】
行デコーダＲＤは行アドレス信号をデコードし、デコードされた行アドレス信号に従ってワード線を選択する。同時にワード線の一方端に接続される行読み出し／書き込み第１制御回路ＲＲＷ１に信号を出力し、行読み出し／書き込み第１制御回路ＲＲＷ１からは、読み出し、あるいは、書き込みに応じて選択ワード線に電圧、電流が印加される。
【０１９４】
また、ＭＲＡＭセルアレイＭＣＡから読み出したデータ、あるいは、ＭＲＡＭセルアレイＭＣＡに書き込むデータは入出力バッファＩＯＢを介して、外部との間でデータの入出力が行われる。
【０１９５】
なお、ビット線の他方端には列読み出し／書き込み第２制御回路ＣＲＷ２が接続され、ワード線の他方端には行読み出し／書き込み第２制御回路ＲＲＷ２が接続されている。
【０１９６】
＜Ｂ−１−２．ＭＲＡＭの詳細構成＞
図２７は、図２６に示すＭＲＡＭのうち、マルチプレクサＭＵＸ、列デコーダＣＤ、行デコーダＲＤ、入出力バッファＩＯＢを除いた構成についての回路図を示している。また、列アドレスバッファＣＡＢおよび行アドレスバッファＲＡＢについては便宜的に図示を省略している。なお、図２７に示す構成のＭＲＡＭはＭＲＡＭ１００と呼称する。
【０１９７】
図２７において、ＭＲＡＭセルアレイＭＣＡは、ＭＲＡＭセルＭＣ１１、ＭＣ２１、ＭＣ１２およびＭＣ２２を有している。何れのＭＲＡＭセルも、磁気トンネル接合（ＭＴＪ）とｐｎ接合ダイオードが直列に接続された構造を有し、図２７においては、ＭＴＪを可変抵抗で表し、ダイオードとの直列接続回路が等価回路として表されている。
【０１９８】
ＭＴＪを可変抵抗で表すのは、ＭＴＪを構成するソフト強磁性体層（電子スピンの方向が変更可能、すなわち磁化の方向が変更可能）と、強磁性体層（電子スピンの方向が固定、すなわち磁化の方向が固定）において、両者のスピンが同一方向を向いている場合にはトンネル抵抗が小さくなり、互いに反対方向を向いている場合にはトンネル抵抗が大きくなるためである。従って、この可変抵抗は２つの抵抗値を有することになる。
【０１９９】
ＭＲＡＭセルＭＣ１１は、ビット線ＢＬ１とワード線ＷＬ１との間に直列接続された可変抵抗Ｒ１１およびダイオードＤ１１を有し、ＭＲＡＭセルＭＣ２１は、ビット線ＢＬ１とワード線ＷＬ２との間に直列接続された可変抵抗Ｒ２１およびダイオードＤ２１を有し、ＭＲＡＭセルＭＣ１２は、ビット線ＢＬ２とワード線ＷＬ１との間に直列接続された可変抵抗Ｒ１２およびダイオードＤ１２を有し、ＭＲＡＭセルＭＣ２２は、ビット線ＢＬ２とワード線ＷＬ２との間に直列接続された可変抵抗Ｒ２２およびダイオードＤ２２を有している。
【０２００】
ビット線ＢＬ１およびＢＬ２は、列読み出し／書き込み第２制御回路ＣＲＷ２において、それぞれＮＭＯＳトランジスタＭＮ１１およびＭＮ２１を介してドレイン電圧ＶDDが与えられる構成となっている。そして、ＮＭＯＳトランジスタＭＮ１１およびＭＮ２１のドレイン電極には、それぞれＮＭＯＳトランジスタＭＮ１２およびＭＮ２２のドレイン電極が接続され、ＮＭＯＳトランジスタＭＮ１２およびＭＮ２２のソース電極にはソース電圧ＶSSが与えられる構成となっている。
【０２０１】
また、ＮＭＯＳトランジスタＭＮ１１、ＭＮ１２、ＭＮ２１およびＭＮ２２のゲート電極には、それぞれ、ＮＡＮＤゲートＮＤ１、ＮＤ２、ＮＤ３およびＮＤ４の出力が与えられ、ＮＡＮＤゲートＮＤ１〜ＮＤ４のそれぞれの３つの入力はマルチプレクサＭＵＸに接続されている。
【０２０２】
ビット線ＢＬ１およびＢＬ２は、列読み出し／書き込み第１制御回路ＣＲＷ１において、それぞれＮＭＯＳトランジスタＭＮ１３、可変抵抗Ｒ３１およびＭＮ２３、可変抵抗Ｒ３２を介してドレイン電圧ＶDDが与えられる構成となっている。そして、ＮＭＯＳトランジスタＭＮ１３およびＭＮ２３のドレイン電極には、それぞれＮＭＯＳトランジスタＭＮ１４およびＭＮ２４のドレイン電極が接続され、ＮＭＯＳトランジスタＭＮ１４およびＭＮ２４のソース電極にはソース電圧ＶSSが与えられる構成となっている。
【０２０３】
なお、ＮＭＯＳトランジスタＭＮ１３およびＭＮ２３のソース電極は、センス電流の検出のため、センスアンプを含むマルチプレクサＭＵＸにも接続されている。
【０２０４】
また、ＮＭＯＳトランジスタＭＮ１３、ＭＮ１４、ＭＮ２３およびＭＮ２４のゲート電極には、それぞれ、ＮＡＮＤゲートＮＤ５、ＮＤ６、ＮＤ７およびＮＤ８の出力が与えられ、ＮＡＮＤゲートＮＤ１〜ＮＤ４のそれぞれの３つの入力はマルチプレクサＭＵＸに接続されている。
【０２０５】
ワード線ＷＬ１およびＷＬ２は、行読み出し／書き込み第１制御回路ＲＲＷ１において、それぞれＮＭＯＳトランジスタＱＮ１１およびＱＮ２１を介してドレイン電圧ＶDDが与えられる構成となっている。そして、ＮＭＯＳトランジスタＱＮ１１およびＱＮ２１のドレイン電極には、それぞれＮＭＯＳトランジスタＱＮ１２およびＱＮ２２のドレイン電極が接続され、ＮＭＯＳトランジスタＱＮ１２およびＱＮ２２のソース電極にはソース電圧ＶSSが与えられる構成となっている。
【０２０６】
また、ＮＭＯＳトランジスタＱＮ１１、ＱＮ１２、ＱＮ２１およびＱＮ２２のゲート電極は行デコーダＲＤに接続されている。
【０２０７】
ワード線ＷＬ１およびＷＬ２は、行読み出し／書き込み第２制御回路ＲＲＷ２において、それぞれＮＭＯＳトランジスタＱＮ１３およびＱＮ１４を介してソース電圧ＶSSが与えられる構成となっている。
【０２０８】
なお、図２７では、ＭＲＡＭセルアレイＭＣＡを２行２列のセルアレイとしているが、行と列のサイズは、これに限定されるものではない。
【０２０９】
＜Ｂ−２．装置動作＞
以下、図２７〜図２９を用いてＭＲＡＭ１００の動作について説明する。
図２８は、読み出しおよび書き込み時の、ＭＲＡＭ１００における各種電流および電圧のタイミングチャートである。
【０２１０】
図２８においては、センス電流のタイミングチャート、ＭＲＡＭセルＭＣ１１、ＭＣ２１、ＭＣ１２の書き込みおよび読み出しに際しての、ワード線およびビット線に与えられる電圧のタイミングチャートを示すとともに、ＮＭＯＳトランジスタＭＮ１１、ＭＮ１２、ＭＮ１３およびＭＮ１４の各々のゲート電極に与えられるゲート電圧Ｖ11、Ｖ12、Ｖ13およびＶ14のタイミングチャート、ＮＭＯＳトランジスタＱＮ１１、ＱＮ１２およびＱＮ１３のゲート電極に与えられるゲート電圧ＶW1、ＶW2およびＶW3のタイミングチャート、およびＮＭＯＳトランジスタＭＮ１３のソース電圧ＶS1のタイミングチャートを示している。
【０２１１】
また、図２８において、ワード線およびビット線のスタンバイ時の電圧は電圧ＶWおよびＶbとなっている。
【０２１２】
各ＭＲＡＭセルにはｐｎ接合ダイオードが含まれているので、スタンバイ時には当該ダイオードのｐｎ接合に逆バイアスが印加されるように、ワード線およびビット線には電圧ＶWおよびＶbが印加される。なお、図２７に示すように、各ダイオードはワード線にカソードが接続されるように構成されているので、ＶW＞Ｖbの関係となるように設定される。
【０２１３】
以下においては、電圧Ｖb＝ソース電圧ＶSSと想定して、ビット線ＢＬ１の制御について説明する。
【０２１４】
＜Ｂ−２−１．スタンバイ状態＞
図２８に示すように、スタンバイ状態では、全てのワード線は電圧ＶW、全てのビット線は電圧Ｖbが印加される。これを実現するために、図２８に示す４つのＮＭＯＳトランジスタＭＮ１１、ＭＮ１２、ＭＮ１３およびＭＮ１４が配置されている。
【０２１５】
すなわち、スタンバイ時には、ＮＭＯＳトランジスタＭＮ１１およびＭＮ１３がオフ状態となるようにゲート電圧Ｖ11およびＶ13にソース電圧ＶSSが与えられ、ＮＭＯＳトランジスタＭＮ１２およびＭＮ１４がオン状態となるようにゲート電圧Ｖ12およびＶ14にドレイン電圧ＶDDが与えられる。
【０２１６】
また、ＮＭＯＳトランジスタＱＮ１１がオン状態となるようにゲート電圧ＶW1を印加し、ＮＭＯＳトランジスタＱＮ１２がオフ状態となるようにゲート電圧ＶW2を印加し、ＮＭＯＳトランジスタＱＮ１３がオフ状態となるようにゲート電圧ＶW3を印加する。
【０２１７】
なお、ＮＭＯＳトランジスタＱＮ１１はソース電極がドレイン電圧ＶDDに接続されているので、ゲート電圧ＶW1としてはＶDD＋ΔＶDDの電圧を印加する。これはトランジスタのしきい値電圧による電圧降下を補うためである。
【０２１８】
この結果、ビット線ＢＬ１にはソース電圧ＶSSが与えられ、ワード線ＷＬ１にはドレイン電圧ＶDDが与えられる。
【０２１９】
＜Ｂ−２−２．書き込み状態１（ライト１）＞
ＭＲＡＭセルＭＣ１１にデータ「１」を書き込む（スピンの方向を反転させる）場合、選択ワード線ＷＬ１と選択ビット線ＢＬ１に電流を流す必要がある。図２７に示すＭＲＡＭ１００では、ビット線のみに双方向に電流が流れることを想定している。
【０２２０】
この場合、ＮＭＯＳトランジスタＭＮ１１およびＭＮ１４をオン状態とし、ＮＭＯＳトランジスタＭＮ１２およびＭＮ１３をオフ状態とする。ただし、ＮＭＯＳトランジスタＭＮ１１はソース電極がドレイン電圧ＶDDに接続されているので、ゲート電圧Ｖ11としてはＶDD＋ΔＶDDの電圧を印加する。
【０２２１】
この結果、ビット線ＢＬ１を流れる電流ＩBTは図２７の上から下へ向かって流れることになる。
【０２２２】
一方、ＮＭＯＳトランジスタＱＮ１１およびＱＮ１３をオン状態とし、ＮＭＯＳトランジスタＱＮ１２をオフ状態とすることで、選択ワード線ＷＬ１には図２７の左から右へ向かって電流ＩWDが流れることになる。ＮＭＯＳトランジスタＱＮ１１はソース電極がドレイン電圧ＶDDに接続されているので、ゲート電圧Ｖw1としてはＶDD＋ΔＶDDの電圧を印加する。
【０２２３】
このようにして、選択ワード線ＷＬ１および選択ビット線ＢＬ１を流れる電流ＩWDおよびＩBTに起因する磁界により、ＭＲＡＭセルＭＣ１１のＭＴＪのソフト強磁性体層のスピンが回転して、データが書き込まれる。
【０２２４】
＜Ｂ−２−３．読み出し状態１（リード１）＞
ＭＲＡＭセルＭＣ１１に書き込まれたデータ「１」を読み出す場合、ＭＲＡＭセルＭＣ１１のダイオードＤ１１にのみ順バイアスを印加し、センス電流ＩSCを流す。このセンス電流ＩSCがＭＲＡＭセルＭＣ１１を流れるとビット線ＢＬ１が電圧降下を起こす。この電圧降下の大きさでデータが「０」か「１」を判断する。
【０２２５】
ダイオードＤ１１に順バイアスを印加するために、選択ワード線ＷＬ１に電圧Ｖbを、選択ビット線ＢＬ１に電圧Ｖwを印加する。この状態を実現するために、ＮＭＯＳトランジスタＭＮ１１およびＭＮ１３をオン状態とし、ＮＭＯＳトランジスタＭＮ１２およびＭＮ１４をオフ状態とする。
【０２２６】
ただし、ＮＭＯＳトランジスタＭＮ１１およびＭＮ１３はソース線がＶDDであるので、ゲート電圧Ｖ11およびＶ13としてＶDD＋ΔＶDDの電圧が印加される。
【０２２７】
このとき、非選択アドレスのＭＲＡＭセルＭＣ２２のｐｎ接合ダイオードＤ２２には、逆バイアス（ワード線ＷＬ２に電圧ＶW、ビット線ＢＬ２に電圧Ｖb）が印加されたままであり、半選択アドレスのＭＲＡＭセルＭＣ１２およびＭＣ２１のダイオードＤ１２およびＤ２１には電位差が与えられず（０バイアス）、ＭＲＡＭセルＭＣ１２、ＭＣ２１およびＭＣ２２に電流は流れない。
【０２２８】
ここで、可変抵抗Ｒ１１（すなわちＭＴＪ）の２つの抵抗値のうち、高い方の値をＲH、低い方の値をＲLとする。
【０２２９】
ＭＲＡＭセルＭＣ１１のメモリセルを流れるセンス電流ＩSCは、ＭＴＪの抵抗値（すなわち可変抵抗Ｒ１１の値）により大きさが変わる。ＭＴＪの抵抗がＲHおよびＲLのときのセンス電流の値をＩLおよびＩHとすると、ＲH＞ＲLであるので、ＩL＞ＩHが成り立つ。
【０２３０】
ＭＲＡＭセルＭＣ１１にはセンス電流が流れるため、ＮＭＯＳトランジスタＭＮ１３のソース電極（マルチプレクサＭＵＸに接続）の電圧ＶS1は、ドレイン電圧ＶDDよりも低下する。
【０２３１】
この電圧降下は磁気トンネル抵抗値に依存し、この降下電圧をマルチプレクサＭＵＸに含まれるセンスアンプで参照電圧と比較して、データ「１」を検出する。
【０２３２】
＜Ｂ−２−４．書き込み状態０（ライト０）＞
ＭＲＡＭセルＭＣ１１にデータ「０」を書き込む（スピンの方向を維持する）場合、書き込み状態１の場合と異なるのは、選択ビット線ＢＬ１を流れる電流の方向が逆となる点である。これを実現するため、ＮＭＯＳトランジスタＭＮ１１およびＭＮ１４をオフ状態とし、ＮＭＯＳトランジスタＭＮ１２およびＭＮ１３をオン状態とする。
【０２３３】
この結果、ビット線ＢＬ１を流れる電流ＩBTは図２７の下から上へ向かって流れることになる。
【０２３４】
＜Ｂ−２−５．読み出し状態０（リード０）＞
ＭＲＡＭセルＭＣ１１に書き込まれたデータ「０」を読み出す場合、ＮＭＯＳトランジスタＭＮ１１、ＭＮ１２、ＭＮ１３およびＭＮ１４の動作は、読み出し状態１（リード１）と同じである。ただし、読み出すデータが「０」の場合のＮＭＯＳトランジスタＭＮ１３のソース電極の電圧ＶS1と、読み出すデータが「１」の場合の電圧ＶS1との電圧差ΔＶは、磁気トンネル抵抗の変化率（ＲH−ＲL）／ＲLの値が大きいほど大きくなる。電圧差ΔＶが大きいほどセンスアンプで検出できる参照電圧に対するマージンが大きくなるので、検出が容易になる。
【０２３５】
ここで、図２９に磁気トンネル抵抗の変化率の印加電圧依存性を示す。図２９において、横軸にＭＴＪに印加するバイアス電圧を、縦軸に磁気トンネル抵抗の変化率｛（ＲH−ＲL）／ＲL｝を示す。なお、図２９には、これまでに説明したＭＴＪであるトンネルバリア層を１層有する単磁気トンネル接合についての特性とともに、トンネルバリア層を２層有する２重磁気トンネル接合についての特性を併せて示している。
【０２３６】
図２９から判るように、（単および２重）磁気トンネル接合に印加する電圧が０．１Ｖ程度のとき、磁気トンネル抵抗の変化率が最大になる。従って、読み出し時に選択ビット線ＢＬ１に印加する電圧ＶWは、ｐｎ接合ダイオードに印加される電圧より０．１Ｖだけ高い電圧が望ましい。この電圧は、ＮＭＯＳトランジスタＭＮ１１とＭＮ１３のゲート電圧ＶDD＋ΔＶDDの値を調節することにより実現できる。
【０２３７】
ここで、２重磁気トンネル接合の構成について図３０を用いて説明する。図３０に示すように、２重磁気トンネル接合は、第１反強磁性体層ＡＦ１、強磁性体層ＦＭ１、第１トンネルバリア層ＴＢ１、ソフト強磁性体層ＦＭＳ、第２トンネルバリア層ＴＢ２、第２反強磁性体層ＡＦ２が積層された構成を有している。
【０２３８】
このような構成において、第１および第２反強磁性体層ＡＦ１およびＡＦ２の端子ＴＡおよびＴＢ間に電圧ＶXを印加した場合、第１および第２のトンネルバリア層ＴＢ１およびＴＢ２にはＶX／２ずつの電圧がかかることになる。
【０２３９】
一方、単磁気トンネル接合の場合には電圧ＶXがトンネルバリア薄膜にかかることになるが、磁気トンネル抵抗の変化率は、印加電圧が大きいほど小さくなるので、２重磁気トンネル接合の方が磁気トンネル抵抗の変化率が大きくなり、図２９に示すように、単磁気トンネル接合と２重磁気トンネル接合とで特性に差が生じることになる。
【０２４０】
＜Ｂ−３．作用効果＞
以上説明したように、本発明に係る実施の形態２のＭＲＡＭによれば、ＭＲＡＭセルアレイＭＣＡのビット線およびワード線の両端に、列読み出し／書き込み第１制御回路ＣＲＷ１および列読み出し／書き込み第２制御回路ＣＲＷ２を備え、それぞれにおいて、ビット線と電圧ＶDDとを接続する第１のＭＯＳトランジスタ（ＭＮ１１、ＭＮ２１、ＭＮ１３、ＭＮ２３）、ビット線と電圧ＶSSとを接続する第２のＭＯＳトランジスタ（ＭＮ１２、ＭＮ２２、ＭＮ１４、ＭＮ２４）とを有しているので、ＮＭＯＳトランジスタを切り替えることで選択ビット線に流れる電流の向きを変更することができ、ＭＴＪを構成するソフト強磁性体層のスピンの方向を任意に変更できる。なお、ＮＭＯＳトランジスタＭＮ１１およびＭＮ１２、ＭＮ２１およびＭＮ２２、ＭＮ１３およびＭＮ１４、ＭＮ２３およびＭＮ２４は、ビット線の両端部の接続先を、電圧ＶDDあるいは電圧ＶSSに切り替えることができるので、切り替え手段と呼称することができる。
【０２４１】
また、列読み出し／書き込み第１制御回路ＣＲＷ１の上記第１のＭＯＳトランジスタはセンスアンプを含むマルチプレクサＭＵＸに接続されているので、データの読み出し時にセンス電流に起因する電圧をマルチプレクサＭＵＸに出力することができる。
【０２４２】
＜Ｂ−４．変形例１＞
本発明に係る実施の形態２の変形例１として、図３１にＭＲＡＭ２００を示す。なお、ＭＲＡＭ２００は図２７を用いて説明したＭＲＡＭ１００とほぼ同様の構成を有しており、異なるのはＭＲＡＭ１００におけるＮＭＯＳトランジスタＭＮ１１、ＭＮ１３、ＭＮ２１、ＭＮ２３、ＱＮ１１およびＱＮ２１、の代わりに、ＰＭＯＳトランジスタＭＰ１１，ＭＰ１３、ＭＰ２１、ＭＰ２３、ＱＰ１１およびＱＰ２１を設け、かつ、ＰＭＯＳトランジスタＭＰ１１およびＮＭＯＳトランジスタＭＮ１２のゲート電極にＮＡＮＤゲートＮＤ１１の出力を与え、ＰＭＯＳトランジスタＭＰ２１およびＮＭＯＳトランジスタＭＮ２２のゲート電極にＮＡＮＤゲートＮＤ１２の出力を与え、入力、ＰＭＯＳトランジスタＭＰ１３およびＮＭＯＳトランジスタＭＮ１４のゲート電極にＮＡＮＤゲートＮＤ１３の出力を与え、ＰＭＯＳトランジスタＭＰ２３およびＮＭＯＳトランジスタＭＮ２４のゲート電極にＮＡＮＤゲートＮＤ１４の出力を与えて、ゲート入力を共通化している点である。
【０２４３】
図２７に示すＭＲＡＭ１００においては、ＮＭＯＳトランジスタＭＮ１１、ＭＮ１３の、ＭＮ２１およびＭＮ２３のゲートには、オン状態においてＶDD＋ΔＶDDの電圧が印加されるので、ゲート電圧にＶDDしかかからないＮＭＯＳトランジスタＭＮ１２、ＭＮ１４、ＭＮ２２およびＭＮ２４に比べて、ゲート絶縁膜にかかる負担が大きくなる可能性があった。
【０２４４】
しかしながら、図３１に示すＭＲＡＭ２００においては、ＰＭＯＳトランジスタＭＰ１１，ＭＰ１３、ＭＰ２１およびＭＰ２３を採用することで、ゲートにＶDD以上の電圧を印加せずに済むので、ゲート絶縁膜にかかる負担は小さくなる。
【０２４５】
また、ＰＭＯＳトランジスタＭＰ１１，ＭＰ１３、ＭＰ２１およびＭＰ２３を採用することで、ＮＭＯＳトランジスタＭＮ１２、ＭＮ１４、ＭＮ２２およびＭＮ２４とゲート入力の共通化を図ることができ、ＰＭＯＳトランジスタＭＰ１１およびＮＭＯＳトランジスタＭＮ１２、ＰＭＯＳトランジスタＭＰ２１およびＮＭＯＳトランジスタＭＮ２２、ＰＭＯＳトランジスタＭＰ１３およびＮＭＯＳトランジスタＭＮ１４、ＰＭＯＳトランジスタＭＰ２３およびＮＭＯＳトランジスタＭＮ２４はインバータ（ドライバ、バッファ）を形成し、ＭＲＡＭ１００に比べて消費電力を低減できる。
【０２４６】
図３２は、読み出しおよび書き込み時の、ＭＲＡＭ２００における各種電流および電圧のタイミングチャートである。
【０２４７】
ＭＲＡＭ２００においては、ＰＭＯＳトランジスタＭＰ１１，ＭＰ１３と、ＮＭＯＳトランジスタＭＮ１２、ＭＮ１４のそれぞれのゲート入力を共通化しているので、ゲート電圧Ｖ11およびＶ12のタイミングチャートが同じとなり、またゲート電圧Ｖ13およびＶ14のタイミングチャートが同じとなる。
【０２４８】
また、ＰＭＯＳトランジスタＱＰ１１とＮＭＯＳトランジスタＱＮ１２のゲート入力を共通化（ＰＭＯＳトランジスタＱＰ２１とＮＭＯＳトランジスタＱＮ２２のゲート入力も同様）しているので、ゲート電圧ＶW1およびＶW2のタイミングチャートが同じとなるが、基本的な動作はＭＲＡＭ１００と同じである。
【０２４９】
なお、本例においては、電圧Ｖb＝ソース電圧ＶSS、電圧ＶW＝ドレイン電圧ＶDDと想定している。すなわち、ＭＪＴの特性が図２９に示したものと同じである場合には、ドレイン電圧ＶDDは各ＭＲＡＭセルのｐｎ接合ダイオードに印加される電圧に０．１Ｖを足した値に、ほぼ等しく設定される。
【０２５０】
また、図には示さないが、ＭＲＡＭ１００および２００の読み出し／書き込み制御回路は、隣接するＭＲＡＭセルアレイと共有しても良い。この場合、共有した分だけ装置面積を縮小する効果を奏する。
【０２５１】
＜Ｂ−５．変形例２＞
本発明に係る実施の形態２の変形例２として、図３３にＭＲＡＭ３００を示す。なお、ＭＲＡＭ３００は図３１を用いて説明したＭＲＡＭ２００とほぼ同様の構成を有しており、異なるのはＰＭＯＳトランジスタＭＰ１１およびＮＭＯＳトランジスタＭＮ１２、ＰＭＯＳトランジスタＭＰ１３およびＮＭＯＳトランジスタＭＮ１４、ＰＭＯＳトランジスタＭＰ２１およびＮＭＯＳトランジスタＭＮ２２、ＰＭＯＳトランジスタＭＰ２３およびＮＭＯＳトランジスタＭＮ２４のそれぞれのドレイン電極間に、ＮＭＯＳトランジスタＭＮ１５、ＭＮ１６、ＭＮ２５、ＭＮ２６を挿入した点と、ＰＭＯＳトランジスタＱＰ１１およびＮＭＯＳトランジスタＱＮ１２、ＰＭＯＳトランジスタＱＰ２１およびＮＭＯＳトランジスタＱＮ２２のそれぞれのドレイン電極間に、ＮＭＯＳトランジスタＱＮ１およびＱＮ２を挿入した点である。
【０２５２】
なお、ＮＭＯＳトランジスタＭＮ１５、ＭＮ１６、ＭＮ２５、ＭＮ２６、ＱＮ１およびＱＮ２のゲート電圧は、直流電圧ＶGGに固定される。
【０２５３】
これらのＮＭＯＳトランジスタの目的は、リーク電流の低減である。すなわち、ＭＯＳＦＥＴのリーク電流は、ドレイン端での高電界に起因するＢＴＢＴ（Band to band tunneling）ＴＡＴ（Trap Assisted Tunneling）、インパクトイオン化（Impact Ionization）やＳＲＨ（Schockley-Read-hall process）が、その原因である。
【０２５４】
リーク電流を低減するには、ドレイン端の電界を低減すれば良く、例えばＰＭＯＳトランジスタＭＰ１１およびＮＭＯＳトランジスタＭＮ１２のドレイン電極間にＮＭＯＳトランジスタＭＮ１５を挿入し、ＮＭＯＳトランジスタＭＮ１５のゲート電圧を所定の直流電圧（ここでは電圧ＶGG）に設定することにより、ＮＭＯＳトランジスタＭＮ１２およびＭＮ１５に与えられるドレイン電圧を低減することができる。
【０２５５】
例えば、電圧ＶGGをＶDD／２＋Ｖthn（ＮＭＯＳトランジスタＭＮ１５のしきい値電圧）に設定し、ＮＭＯＳトランジスタＭＮ１５を常時オン状態にするように与える。すると、ＮＭＯＳトランジスタＭＮ１２がオン状態になった場合、ＮＭＯＳトランジスタＭＮ１５と合わせて、２つの抵抗が直列に接続された状態となり、抵抗分割によりＮＭＯＳトランジスタＭＮ１２およびＭＮ１５に加わるストレス電圧（ドレイン電圧ＶDD）が等しくなるため、ＭＮ１２およびＭＮ１５のトータルのリーク電流は、ＮＭＯＳトランジスタＭＮ１５を挿入しない場合、すなわちＮＭＯＳトランジスタＭＮ１２だけの場合のリーク電流に比べて、大幅に低減することができ、消費電力を低減することができる。
【０２５６】
なお、電圧ＶGGをＶDD／２＋Ｖthnとしたのは、この設定によりＮＭＯＳトランジスタＭＮ１２およびＭＮ１５に加わるストレス電圧が等しく最小になるとの知見に基づくものであるが、実施にあたっては、消費電力が低減されるのであれば、この電圧に限定されるものではない。
【０２５７】
以上の効果は、ＮＭＯＳトランジスタＭＮ１６、ＭＮ２５およびＭＮ２６においても同様である。
【０２５８】
また、ＰＭＯＳトランジスタＱＰ１１およびＮＭＯＳトランジスタＱＮ１２、ＰＭＯＳトランジスタＱＰ２１およびＮＭＯＳトランジスタＱＮ２２のそれぞれのドレイン電極間に挿入したＮＭＯＳトランジスタＱＮ１およびＱＮ２によってもリーク電流を大幅に低減でき、消費電力を低減することができる。
【０２５９】
また、以上の説明においては、データの書き込み時にＭＲＡＭセルアレイのビット線には双方向の電流が流れ、ワード線には一方向の電流が流れると想定したが、ビット線に一方向の電流が流れ、ワード線に双方向の電流が流れるようにしても良い。
【０２６０】
また、ＭＲＡＭセルのｐｎ接合ダイオードの代わりに、ＭＯＳＦＥＴやＴＦＴ（Thin Film Transistor）やバイポーラトランジスタ等のオン／オフ特性を持つ素子を用いても良い。
【０２６１】
＜Ｃ．実施の形態３＞
＜本実施の形態の特徴＞
本発明の実施の形態３に係るＭＲＡＭは、ＭＲＡＭセルアレイのワード線あるいはビット線を、複数のサブワード線あるいはサブビット線に分割することを特徴としている。
【０２６２】
すなわち、配線の抵抗率をρ、配線の長さをｌ、配線の断面積をＳとすると、配線抵抗Ｒは、次に式（９）で与えられる。
【０２６３】
【数９】
0004818519.tif 000011
【０２６４】
また、配線に流れる電流をＩとすると、消費電力Ｐは次式（１０）で与えられる。
【０２６５】
【数１０】
0004818519.tif 000012
【０２６６】
従って、配線の長さｌを短くすれば、消費電力が低減することが判る。例えば、配線を２分割すると、消費電力は２分の１になり、ｎ分割（ただし、ｎは２以上の整数）すると、消費電力はｎ分の１になり、ＭＲＡＭにおいて書き込み時の消費電力を低減することができる。
【０２６７】
また、同じワード線に接続しているメモリセルの個数が増加すると、負荷容量が増加する。その結果、ワード線を伝送する信号の遅延時間が増加し、高速アクセスができないという欠点が生じる。
【０２６８】
しかしながら、ワード線を複数のサブワード線に分割して配線の長さを短くすることにより、同一の配線に接続されるメモリセルの個数が減少するため、負荷容量が低減される。その結果、ワード線を分割しないメモリ装置に比べて遅延時間を短くすることができ、高速アクセスを実現することができる。これはビット線においても同様である。以下、本発明の実施の形態３に係るＭＲＡＭの具体的な構成について説明する。
【０２６９】
＜Ｃ−１．ワード線の分割＞
＜Ｃ−１−１．装置構成＞
図３４に、ワード線を分割したＭＲＡＭ４００の構成をブロック図で示す。図３４に示すようにＭＲＡＭ４００は、複数のＭＲＡＭセルアレイ６６を有している。
【０２７０】
各ＭＲＡＭセルアレイ６６は、複数のワード線６４の第１の端部に接続された行読み出し／書き込み第１制御回路ＲＲＷ１および第２の端部に接続された行読み出し／書き込み第２制御回路ＲＲＷ２と、複数のビット線６９の第１の端部に接続された列読み出し／書き込み第１制御回路ＣＲＷ１および第２の端部に接続された列読み出し／書き込み第２制御回路ＣＲＷ２とを有している。
【０２７１】
なお、上記各制御回路は実施の形態２において説明したＭＲＡＭ１００〜３００と同様とし、同じ符号を付しているが、これらに限定されるものではない。
【０２７２】
そして、各ＭＲＡＭセルアレイ６６に対応して、図示しない列デコーダに接続されるメモリセルアレイ選択線７０が複数配設されている。
【０２７３】
また、行デコーダを構成する複数のＡＮＤゲート６２の出力に、それぞれメインワード線６７が接続されている。なお、メインワード線６７の本数は各ＭＲＡＭセルアレイ６６のワード線の本数に一致する。
【０２７４】
複数のメモリセルアレイ選択線７０と複数のメインワード線６７との交差部には、メモリセルアレイ選択線７０およびメインワード線６７を入力とする２入力のＡＮＤゲート６１がそれぞれ接続され、その出力が、行読み出し／書き込み第１制御回路ＲＲＷ１を介してサブワード線６４に接続されている。このサブワード線６４が各ＭＲＡＭセルアレイ６６のワード線となる。
【０２７５】
＜Ｃ−１−２．装置動作＞
以下、ＭＲＡＭ４００の動作について説明する。
例えば、メモリセルアレイ選択線７０の１つとメインワード線６７の１つが活性化すると、活性化したメモリセルアレイ選択線７０およびメインワード線６７に接続されるＡＮＤゲート６１が、その出力に接続されたサブワード線６４を活性化する。
【０２７６】
この場合、活性化したメインワード線６７はＭＲＡＭセルには直接に接続されないため、その容量には、ＭＲＡＭセルアレイ６６を構成するＭＲＡＭセルの容量が含まれない。従って、複数のＭＲＡＭセルアレイに渡る１本のワード線によりＭＲＡＭセルを選択する構成に比べて、ワード線に含まれる容量が大幅に低減する。
【０２７７】
さらに、１つのＭＲＡＭセルアレイ６６を横切るだけのサブワード線６４は、容量および抵抗に起因する遅延（ＣＲ遅延）が無視できるほど短く構成することで、ＭＲＡＭ４００は、特定のＭＲＡＭセルを選択する時間を本質的に低減することができ、ＭＲＡＭの動作速度を向上させることができる。
【０２７８】
ここでＭＲＡＭセルの容量について説明する。一例として、ＭＲＡＭセルがＭＴＪ（磁気トンネル接合）とｐｎ接合ダイオードとの直列接続で構成される場合を想定する。
【０２７９】
この場合、ＭＲＡＭセル容量ＣMは以下の数式（１１）に示すように、ＭＴＪの容量ＣTMRとｐｎ接合ダイオードの接合容量ＣDとを直列に接続した容量となる。
【０２８０】
【数１１】
0004818519.tif 000013
【０２８１】
図３４に示すＭＲＡＭ４００においては、選択されたＭＲＡＭセルアレイ６６中のサブワード線６４に接続しているＭＲＡＭセルのみアクセスされるので、サブワード線６４とビット線６９との間を流れる電流は、ワード線を分割しない構成に比べて、ＭＲＡＭセルアレイの個数の逆数に比例して減少し、消費電力を低減することができる。
【０２８２】
なお、ＭＲＡＭ４００においてはサブワード線６４を制御する論理ゲートとして、ＡＮＤゲートを用いているが、ＡＮＤゲートに限定されるものではなく、例えば、ＮＡＮＤゲート、ＮＯＲゲート、ＸＯＲゲート等の他の論理ゲートを用いても、メモリセルアレイ選択線７０およびメインワード線６７の「High」あるいは「Low」を表す論理と、その逆の論理（「Low」あるいは「High」）を組み合わせて上記論理ゲートに入力することで、ＭＲＡＭ４００と同様の効果を奏する。ここで、論理の「High」および「Low」とは、各信号電圧の高値あるいは低値の何れかに相当する。
【０２８３】
＜Ｃ−２．ワード線の階層化＞
＜Ｃ−２−１．装置構成＞
図３５に、ワード線を階層化したＭＲＡＭ５００の構成をブロック図で示す。図３５に示すようにＭＲＡＭ５００は、ｍ個のＭＲＡＭセルアレイ８５を有して構成されるｎ個のメモリセルアレイ群８６１〜８６ｎを備えている。
【０２８４】
メモリセルアレイ群８６１を例に採れば、各ＭＲＡＭセルアレイ８５は、複数のワード線８３の第１の端部に接続された行読み出し／書き込み第１制御回路ＲＲＷ１および第２の端部に接続された行読み出し／書き込み第２制御回路ＲＲＷ２と、複数のビット線８９の第１の端部に接続された列読み出し／書き込み第１制御回路ＣＲＷ１および第２の端部に接続された列読み出し／書き込み第２制御回路ＣＲＷ２とを有している。
【０２８５】
そして、各ＭＲＡＭセルアレイ８５に対応して、図示しない列デコーダに接続されるｍ本のメモリセルアレイ選択線９１１〜９１ｍが配設されている。
【０２８６】
また、複数のＡＮＤゲート（サブグローバルデコーダ）８１の出力に、それぞれメインワード線８４が接続されている。なお、メインワード線８４の本数は各ＭＲＡＭセルアレイ８５のワード線の本数に一致する。
【０２８７】
メモリセルアレイ選択線９１１〜９１ｍと複数のメインワード線８４との交差部には、メモリセルアレイ選択線９１１〜９１ｍの何れかとメインワード線８４の１つとを入力とする２入力のＡＮＤゲート（ローカル行デコーダ）８２がそれぞれ接続され、その出力が、行読み出し／書き込み第１制御回路ＲＲＷ１を介して、サブワード線８３に接続されている。このサブワード線８３が各ＭＲＡＭセルアレイ８５のワード線となる。
【０２８８】
また、複数のサブグローバルデコーダ８１の第１の入力の全ては、メモリセルアレイ群８６１に対応して配設されたメモリセルアレイ群選択線９０１に共通に接続されている。
【０２８９】
そして、複数のサブグローバルデコーダ８１の第２の入力のそれぞれは、複数のＡＮＤゲート（メイングローバルデコーダ）８０の出力に接続されるグローバルワード線８７を介して、メイングローバルデコーダ８０の出力に接続されている。
【０２９０】
メモリセルアレイ群選択線９０１〜９０ｎは、グローバルワード線８７とは異なる配線であり、両者は交差するように配設されている。
【０２９１】
なお、他のメモリセルアレイ群もメモリセルアレイ群８６１と同じ構成を有し、それぞれ複数のサブグローバルデコーダ８１に接続され、それぞれの複数のサブグローバルデコーダ８１もメモリセルアレイ群選択線に接続されている。
【０２９２】
すなわち、メモリセルアレイ群８６１〜８６ｎのそれぞれに対応して、メモリセルアレイ群選択線９０１〜９０ｎが配設され、メモリセルアレイ群８６１〜８６ｎにそれぞれ接続される複数のサブグローバルデコーダ８１の第２の入力は、それぞれグローバルワード線８７を介して、複数のメイングローバルデコーダ８０の出力に接続されている。
【０２９３】
なお、複数のメイングローバルデコーダ８０は、アドレス信号線群８８に接続されている。
【０２９４】
＜Ｃ−２−２．装置動作＞
以下、ＭＲＡＭ５００の動作について説明する。
メモリセルアレイ群８６１〜８６ｎは、メモリセルアレイ群選択線９０１〜９０ｎにより何れかが選択され、メモリセルアレイ群８６１〜８６ｎ内の複数のＭＲＡＭセルアレイ８５は、メモリセルアレイ選択線９１１〜９１ｍにより選択される。
【０２９５】
メモリセルアレイ群８６１〜８６ｎの動作は、図３４を用いて説明したＭＲＡＭ４００と同様であり、例えば、メモリセルアレイ選択線９１１とメインワード線８４の１つが活性化すると、活性化したメモリセルアレイ選択線９１１とメインワード線８４に接続されるＡＮＤゲート８２が、その出力に接続されたサブワード線８３を活性化する。
【０２９６】
この場合、活性化したメインワード線８４の容量には、ＭＲＡＭセルアレイ８５を構成するＭＲＡＭセルの容量が含まれないため、複数のＭＲＡＭセルアレイに渡る１本のワード線によりＭＲＡＭセルを選択していた従来のＭＲＡＭに比べて、ワード線に含まれる容量が大幅に低減する。
【０２９７】
また、例えば、メモリセルアレイ群選択線９０１とグローバルワード線８７の１つが活性化すると、活性化したメモリセルアレイ群選択線９０１とグローバルワード線８７に接続されるＡＮＤゲート８１が、その出力に接続されたメインワード線８４を活性化する。
【０２９８】
この場合、活性化したグローバルワード線８７の容量には、メモリセルアレイ群８６１〜８６ｎを構成するＭＲＡＭセルアレイ８５の容量が含まれないため、複数のメモリセルアレイ群に渡る１本のワード線によりＭＲＡＭセルを選択する構成に比べて、ワード線に含まれる容量が大幅に低減する。
【０２９９】
従って、ワード線８３とビット線８９との間を流れる電流は、ワード線を階層化しない従来のＭＲＡＭに比べて、ＭＲＡＭセルアレイの個数の逆数に比例して減少するだけでなく、メモリセルアレイ群の個数の逆数に比例して減少し、消費電力を低減することができる。
【０３００】
＜Ｃ−２−３．ワード線が階層化されたＭＲＡＭの全体構成＞
図３６にワード線が階層化されたＭＲＡＭの全体構成の一例を示す。図３６においては、４個のＭＲＡＭセルアレイ８５１〜８５４を有して構成される、４個のメモリセルアレイ群８６１〜８６４を備えたＭＲＡＭを示しており、４個のメモリセルアレイ群８６１〜８６４のそれぞれに対応して、４本のメモリセルアレイ群選択線９０１〜９０４が配設されている。また、各メモリセルアレイ群においては、４個のＭＲＡＭセルアレイ８５１〜８５４に対応して、４本のメモリセルアレイ選択線９１１〜９１４が配設されている。
【０３０１】
なお、図３６においてはＭＲＡＭセルアレイ８５等の各構成は単純なブロックで表し、グローバルワード線８７等の各配線経路を矢印で模式的に示している。図３６から、いわゆるワード線が階層化されていることが判る。
【０３０２】
＜Ｃ−３．ビット線の分割＞
＜Ｃ−３−１．装置構成＞
図３７に、ビット線を分割したＭＲＡＭ６００の構成をブロック図で示す。図３７に示すようにＭＲＡＭ６００は、複数のＭＲＡＭセルアレイ１６６を有している。
【０３０３】
各ＭＲＡＭセルアレイ１６６は、複数のワード線１６０の第１の端部に接続された行読み出し／書き込み第１制御回路ＲＲＷ１および第２の端部に接続された行読み出し／書き込み第２制御回路ＲＲＷ２と、複数のビット線１６４の第１の端部に接続された列読み出し／書き込み第１制御回路ＣＲＷ１および第２の端部に接続された列読み出し／書き込み第２制御回路ＣＲＷ２とを有している。
【０３０４】
なお、上記制御回路は実施の形態２において説明したＭＲＡＭ１００〜３００と同様とし、同じ符号を付しているが、これらに限定されるものではない。
【０３０５】
そして、各ＭＲＡＭセルアレイ１６６に対応して、図示しない行デコーダに接続されるメモリセルアレイ選択線１７０が複数配設されている。
【０３０６】
また、列デコーダを構成する複数のＡＮＤゲート１６２の出力に、それぞれメインビット線１６７が接続されている。なお、メインビット線１６７の本数は各ＭＲＡＭセルアレイ１６６のビット線の本数に一致する。
【０３０７】
複数のメモリセルアレイ選択線１７０と複数のメインビット線１６７との交差部には、メモリセルアレイ選択線１７０およびメインビット線１６７を入力とする２入力のＮＡＮＤゲート１６１がそれぞれ接続され、その出力が、列読み出し／書き込み第１制御回路ＣＲＷ１を介してサブビット線１６４に接続されている。こサブビット線１６４が各ＭＲＡＭセルアレイ１６６のビット線となる。
【０３０８】
＜Ｃ−３−２．装置動作＞
以下、ＭＲＡＭ６００の動作について説明する。
例えば、メモリセルアレイ選択線１７０の１つとメインビット線１６７の１つが活性化すると、活性化したメモリセルアレイ選択線１７０およびメインビット線１６７に接続されるＮＡＮＤゲート１６１が、その出力に接続されたサブビット線１６４を活性化する。
【０３０９】
この場合、活性化したメインビット線１６７は、ＭＲＡＭセルには直接に接続されないので、その容量にはＭＲＡＭセルアレイ１６６を構成するＭＲＡＭセルの容量が含まれない。従って、複数のＭＲＡＭセルアレイに渡る１本のビット線によりＭＲＡＭセルを選択する構成に比べて、ビット線に含まれる容量が大幅に低減する。
【０３１０】
さらに、１つのＭＲＡＭセルアレイ１６６を横切るだけのサブビット線１６４は、容量および抵抗に起因する遅延（ＣＲ遅延）が無視できるほど短くできるので、ＭＲＡＭ６００は、特定のＭＲＡＭセルを選択する時間を本質的に低減することができ、ＭＲＡＭの動作速度を向上させることができる。
【０３１１】
ＭＲＡＭセルの容量については、数式（１１）を用いて説明しているので重複する説明は省略するが、図３７に示すＭＲＡＭ６００においては、選択されたＭＲＡＭセルアレイ１６６中のサブビット線１６４に接続しているＭＲＡＭセルのみアクセスされるので、サブビット線１６４とワード線１６９との間を流れる電流は、ビット線を分割しない構成に比べて、ＭＲＡＭセルアレイの個数の逆数に比例して減少し、消費電力を低減することができる。
【０３１２】
なお、ＭＲＡＭ６００においてはサブビット線１６４を制御する論理ゲートとして、ＮＡＮＤゲートを用いているが、ＮＡＮＤゲートに限定されるものではなく、例えばＡＮＤゲート、ＮＯＲゲート、ＸＯＲゲート等の他の論理ゲートを用いても、メモリセルアレイ選択線１７０およびメインビット線１６７の「High」あるいは「Low」を表す論理と、その逆の論理（「Low」あるいは「High」）を組み合わせて上記論理ゲートに入力することで、ＭＲＡＭ６００と同様の効果を奏する。ここで、論理の「High」および「Low」とは、各信号電圧の高値あるいは低値の何れかに相当する。
【０３１３】
＜Ｃ−４．ビット線の階層化＞
＜Ｃ−４−１．装置構成＞
図３８に、ビット線を階層化したＭＲＡＭ７００の構成をブロック図で示す。図３８に示すようにＭＲＡＭ７００は、ｍ個のＭＲＡＭセルアレイ１８５を有して構成されるｎ個のメモリセルアレイ群１８６１〜１８６ｎを備えている。
【０３１４】
メモリセルアレイ群１８６１を例に採れば、各ＭＲＡＭセルアレイ１８５は、複数のワード線１８９の第１の端部に接続された行読み出し／書き込み第１制御回路ＲＲＷ１および第２の端部に接続された行読み出し／書き込み第２制御回路ＲＲＷ２と、複数のビット線１８３の第１の端部に接続された列読み出し／書き込み第１制御回路ＣＲＷ１および第２の端部に接続された列読み出し／書き込み第２制御回路ＣＲＷ２とを有している。
【０３１５】
そして、各ＭＲＡＭセルアレイ１８５に対応して、図示しない行デコーダに接続されるｍ本のメモリセルアレイ選択線１９１１〜１９１ｍが配設されている。
【０３１６】
また、複数のＡＮＤゲート（サブグローバルデコーダ）１８１の出力に、それぞれメインビット線１８４が接続されている。なお、メインビット線１８４の本数は各ＭＲＡＭセルアレイ１８５のビット線の本数に一致する。
【０３１７】
メモリセルアレイ選択線１９１１〜１９１ｍと複数のメインビット線１８４との交差部には、メモリセルアレイ選択線１９１１〜１９１ｍの何れかとメインビット線１８４の１つとを入力とする２入力のＡＮＤゲート（ローカル列デコーダ）１８２がそれぞれ接続され、その出力が、列読み出し／書き込み第１制御回路ＣＲＷ１を介して、サブビット線１８３に接続されている。このサブビット線１８３が各ＭＲＡＭセルアレイ１８５のワード線となる。
【０３１８】
また、複数のサブグローバルデコーダ１８１の第１の入力の全ては、メモリセルアレイ群１８６１に対応して配設されたメモリセルアレイ群選択線１９０１に共通に接続されている。
【０３１９】
そして、複数のサブグローバルデコーダ１８１の第２の入力のそれぞれは、複数のＡＮＤゲート（メイングローバルデコーダ）１８０の出力に接続されるグローバルビット線１８７を介して、メイングローバルデコーダ１８０の出力に接続されている。
【０３２０】
メモリセルアレイ群選択線１９０１〜１９０ｎは、グローバルビット線１８７とは異なる配線であり、両者は交差するように配設されている。
【０３２１】
なお、他のメモリセルアレイ群もメモリセルアレイ群１８６１と同じ構成を有し、それぞれ複数のサブグローバルデコーダ１８１に接続され、それぞれの複数のサブグローバルデコーダ１８１もメモリセルアレイ群選択線に接続されている。
【０３２２】
すなわち、メモリセルアレイ群１８６１〜１８６ｎのそれぞれに対応して、メモリセルアレイ群選択線１９０１〜１９０ｎが配設され、メモリセルアレイ群１８６１〜１８６ｎにそれぞれ接続される複数のサブグローバルデコーダ１８１の第２の入力は、それぞれグローバルビット線１８７を介して、複数のメイングローバルデコーダ１８０の出力に接続されている。
【０３２３】
なお、複数のメイングローバルデコーダ１８０は、アドレス信号線群１８８に接続されている。
【０３２４】
＜Ｃ−４−２．装置動作＞
以下、ＭＲＡＭ７００の動作について説明する。
メモリセルアレイ群１８６１〜１８６ｎは、メモリセルアレイ群選択線１９０１〜１９０ｎにより何れかが選択され、メモリセルアレイ群１８６１〜１８６ｎ内の複数のＭＲＡＭセルアレイ１８５は、メモリセルアレイ選択線１９１１〜１９１ｍにより選択される。
【０３２５】
メモリセルアレイ群１８６１〜１８６ｎの動作は、図３７を用いて説明したＭＲＡＭ６００と同様であり、例えば、メモリセルアレイ選択線１９１１とメインビット線１８４の１つが活性化すると、活性化したメモリセルアレイ選択線１９１１とメインビット線１８４に接続されるＡＮＤゲート１８２が、その出力に接続されたサブビット線１８３を活性化する。
【０３２６】
この場合、活性化したメインビット線１８４の容量には、ＭＲＡＭセルアレイ１８５を構成するＭＲＡＭセルの容量が含まれないため、複数のＭＲＡＭセルアレイに渡る１本のビット線によりＭＲＡＭセルを選択していた従来のＭＲＡＭに比べて、ビット線に含まれる容量が大幅に低減する。
【０３２７】
また、例えば、メモリセルアレイ群選択線１９０１とグローバルビット線１８７の１つが活性化すると、活性化したメモリセルアレイ群選択線１９０１とグローバルビット線１８７に接続されるＡＮＤゲート１８１が、その出力に接続されたメインビット線１８４を活性化する。
【０３２８】
この場合、活性化したグローバルビット線１８７の容量には、メモリセルアレイ群１８６１〜１８６ｎを構成するＭＲＡＭセルアレイ１８５の容量が含まれないため、複数のメモリセルアレイ群に渡る１本のビット線によりＭＲＡＭセルを選択する構成に比べて、ビット線に含まれる容量が大幅に低減する。
【０３２９】
従って、ビット線１８３とワード線１８９との間を流れる電流は、ビット線を階層化しない従来のＭＲＡＭに比べて、ＭＲＡＭセルアレイの個数の逆数に比例して減少するだけでなく、メモリセルアレイ群の個数の逆数に比例して減少し、消費電力を低減することができる。
【０３３０】
なお、以上説明した実施の形態３においては、ワード線およびビット線のそれぞれについて、分割および階層化した例について説明したが、これらを組み合わせ、ワード線およびビット線の両方を分割した構成、あるいはワード線およびビット線の両方を階層化した構成としても良い。このような構成を採ることで、さらなる消費電力の低減およびＭＲＡＭの動作速度をさらに向上させることができる。
【０３３１】
＜Ｄ．実施の形態４＞
＜本実施の形態の特徴＞
本発明の実施の形態４に係るＭＲＡＭは、インダクタで発生した磁界を用いて、複数のＭＲＡＭセルの記憶データを一括消去あるいは一括書き込みすることを特徴とする。
【０３３２】
＜Ｄ−１．装置構成＞
図３９は本発明の実施の形態４に係るＭＲＡＭ８００の構成を示す斜視図である。図３９において、互いに平行に配設されたワード線１、２および３の上部において交差するように、ビット線４、５および６が互いに平行に配設され、ワード線およびビット線で挟まれる各交点にＭＲＡＭセルＭＣが形成されてＭＲＡＭセルアレイＭＣＡ１を構成している。
【０３３３】
ＭＲＡＭセルＭＣの構成は図１を用いて説明しており、重複する説明は省略するが、ＭＲＡＭセルＭＣを構成するソフト強磁性体層のイージーアクシスの方向は矢示するように各ワード線の延在方向である。
【０３３４】
そして、ＭＲＡＭセルアレイＭＣＡ１を取り巻くようにコイル状のインダクタＩＤが配設されている。
【０３３５】
インダクタＩＤは、金属配線をコイル状に接続して構成され、ワード線１〜３が延在する方向に沿って巻き回されている。
【０３３６】
そして、インダクタＩＤの両端部は、電流を双方向に流すことができるインダクタ駆動回路（図示せず）に接続されており、インダクタＩＤに流す電流の向きを変えることで、インダクタＩＤで囲まれる領域に発生する磁界の方向を変更することができる構成となっている。なお、インダクタＩＤにより発生する磁界は、ワード線１〜３が延在する方向、すなわち、ＭＲＡＭセルＭＣを構成するソフト強磁性体層のイージーアクシスの方向にほぼ一致している。
【０３３７】
従って、ＭＲＡＭセルアレイＭＣＡ１の複数のＭＲＡＭセルＭＣに対して、データの一括消去、あるいは、一括書き込みを行う場合には、インダクタ駆動回路からインダクタＩＤに所定方向に電流を流し、発生する磁界によってソフト強磁性体層のスピンの方向を一斉に変更することができる。
【０３３８】
なお、図３９においては説明の便宜上、３行３列のメモリセルアレイが示されているが、行と列のサイズは、これに限定されるものではないない。
【０３３９】
また、インダクタＩＤ、ワード線１〜３、ビット線４〜６等の各導体線間は、気体、あるいは、固体の絶縁体が配設されているが、図３９では便宜的に表示を省略している。
【０３４０】
また、図３９では、説明の便宜上、インダクタＩＤの巻き線のピッチは、ＭＲＡＭセルアレイＭＣＡ１のピッチより大きく示しているが、これに限定されるものではない。
【０３４１】
また、ＭＲＡＭセルＭＣの構成に特に限定はなく、例えば図３０を用いて説明した２重磁気トンネル接合を有する構成であっても良く、少なくとも１つの磁気トンネル接合を有していれば良い。例えば、少なくとも１つの磁気トンネル接合と静磁気結合で磁束をループし、磁性体／非磁性体／磁性体構造を備えたメモリセルでも良い。
【０３４２】
また、インダクタは、ソフト強磁性体層のイージーアクシスの方向に一致する磁界を発生できるのであればコイル状でなくとも良い。
【０３４３】
ここで、図３９におけるＡ−Ａ線での断面図である図４０〜図４２を用いて、ＭＲＡＭ８００の動作ついて説明する。なお、インダクタＩＤの巻き線ピッチは、説明の便宜上、図３９とは異なるピッチで示している。
【０３４４】
図４０は、一括消去前の状態の一例を示している。図４０に示すようにＭＲＡＭセルＭＣはｐｎ接合ダイオードＰＮの上部に、磁気トンネル接合（ＭＴＪ）が配設された構成を有している。そしてビット線５の下部のＭＲＡＭセルＭＣを構成するソフト強磁性体層２２のスピンの方向は図に向かって左を向いており、他のＭＲＡＭセルＭＣのスピンの方向は右を向いている。そして、一括消去動作および一括書き込み動作をしない状態、すなわち、インダクタＩＤがスタンバイの状態では、インダクタＩＤは接地されている。これにより、外部のノイズを遮断してＭＲＡＭセルアレイＭＣＡ１を保護する効果を奏する。
【０３４５】
図４１は一括消去の状態の一例を示している。一括消去の信号がインダクタ駆動回路に入力されると、インダクタＩＤに第１の方向の電流が流れ、矢示するように右方向の磁界が発生する。このとき、インダクタＩＤのピッチが狭いほど、インダクタ内部の磁界が外部へ漏れることが少なくなり、効率よく磁界を発生することができる。
【０３４６】
ここで、消去を表すスピンの方向を図中の右向きとすると、インダクタ内部に発生した右方向の磁界により、全てのＭＲＡＭセルＭＣのソフト強磁性体層２２のスピンが同時に右側を向き、データが一括消去される。
【０３４７】
図４２は一括書き込みの状態の一例を示している。一括書き込みの信号がインダクタ駆動回路に入力されると、インダクタＩＤに第１の方向とは反対の第２の方向に電流が流れ、矢示するように左方向の磁界が発生する。
【０３４８】
ここで、書き込みを表すスピンの方向を図中の左向きとすると、インダクタ内部に発生した左方向の磁界により、全てのＭＲＡＭセルＭＣのソフト強磁性体層２２のスピンが同時に左を向き、データが一括して書き込まれる。
【０３４９】
＜Ｄ−２．作用効果＞
複数のＭＲＡＭセルの記憶データを一括消去あるいは同じデータを一括して書き込む場合、ワード線とビット線で逐一アドレスを選択して記憶データを消去あるいは書き込む方法では、時間がかかり、かつ、消費電力も大きい。
【０３５０】
一方、本実施の形態によるＭＲＡＭでは、複数のＭＲＡＭセルのデータを一括消去あるいは一括書き込みできるため、短時間で処理でき、かつ、インダクタＩＤにより効率よく磁界を発生させるので、消費電力も少なくて済む。
【０３５１】
＜Ｄ−３．変形例＞
複数のＭＲＡＭセルの記憶データを一括消去あるいは一括書き込みするためには、インダクタ以外の構成を採ることもできる。
【０３５２】
図４３に、本実施の形態４の変形例としてＭＲＡＭ９００の平面構成を示す。なお、図４３においては、説明の便宜上、４行４列のＭＲＡＭセルアレイＭＣＡ２を示しているが、行と列のサイズは、これに限定されるものではない。
【０３５３】
図４３に示すように、ＭＲＡＭセルアレイＭＣＡ２の上下に、データの一括処理のためのフラッシュビット線ＦＢＬおよびフラッシュワード線ＦＷＬを配設している。
【０３５４】
フラッシュビット線ＦＢＬおよびフラッシュワード線ＦＷＬは、それぞれ複数のビット線ＢＬ１およびワード線ＷＬ１が配列された領域全域に対応して設けられ、図４３においては何れも平面視形状が矩形状となっている。
【０３５５】
図４３においてはワード線ＷＬ１の上部においてビット線ＢＬ１が交差する構成となっており、ワード線ＷＬ１およびビット線ＢＬ１の交差部の両線の間にＭＲＡＭセルＭＣが配設されている。
【０３５６】
そして、フラッシュワード線ＦＷＬはワード線ＷＬ１の下部に、フラッシュビット線ＦＢＬはビット線ＢＬ１の上部に配設されている。なお、図４３においては最上部のフラッシュビット線ＦＢＬを便宜的に、部分的に削除して示している。
【０３５７】
図４３におけＡ−Ａ線およびＢ−Ｂ線での断面構成を、図４４および図４５にそれぞれ示す。
【０３５８】
図４５に示すようにＭＲＡＭセルＭＣはｐｎ接合ダイオードＰＮの上部に、磁気トンネル接合（ＭＴＪ）が配設された構成を有している。
【０３５９】
このように、ＭＲＡＭセルアレイＭＣＡ２の上下に、フラッシュビット線ＦＢＬおよびフラッシュワード線ＦＷＬを配設し、一括消去あるいは一括書き込みに際しては、フラッシュビット線ＦＢＬおよびフラッシュワード線ＦＷＬに所定方向の電流を流すことで、全てのＭＲＡＭセルＭＣのソフト強磁性体層のスピンを同時に同じ方向に向けることで一括消去あるいは一括書き込みが実現できる。
【０３６０】
なお、フラッシュビット線ＦＢＬおよびフラッシュワード線ＦＷＬにおいて、一括消去あるいは一括書き込みのために流す電流の方向は、ＭＲＡＭセルＭＣに、個々にデータの消去あるいは書き込みを行う際にビット線ＢＬおよびワード線ＷＬ流す電流の方向と同じにすれば良い。
【０３６１】
なお、フラッシュビット線ＦＢＬおよびフラッシュワード線ＦＷＬは、両方備えても良いし、片方のみでも良い。すなわち、発生する磁界は電流の大きさに比例するので、電流を多く流せば、一方だけでもスピンの反転は可能である。
【０３６２】
なお、フラッシュビット線ＦＢＬおよびフラッシュワード線ＦＷＬの両方を用い、両線により同じ大きさの磁界を発生させる方が、スピンを反転させるのに必要な電流の総和は小さくできる。
【０３６３】
また、一括消去動作および一括書き込み動作をしない状態、すなわちフラッシュビット線ＦＢＬおよびフラッシュワード線ＦＷＬのスタンバイ時には、フラッシュビット線ＦＢＬおよびフラッシュワード線ＦＷＬを接地することで、外部の磁界や電界に起因するノイズを遮蔽して、ＭＲＡＭセルアレイＭＣＡ２を保護する効果を奏する。
【０３６４】
なお、以上説明したＭＲＡＭ９００においては、ＭＲＡＭセルアレイＭＣＡ２を１つ有する構成を示したが、ＭＲＡＭセルアレイを複数有する構成においても適用可能である。当該構成をＭＲＡＭ９００Ａとして図４６に示す。
【０３６５】
図４６に示すように、ＭＲＡＭ９００Ａにおいては複数のＭＲＡＭセルアレイＭＣＡ２がマトリックス状に配設されており、ＭＲＡＭセルアレイＭＣＡ２の配列に対応するように、ＭＲＡＭセルアレイＭＣＡ２の配列の上下に、データの一括処理のためのグローバルフラッシュビット線ＧＢＬおよびグローバルフラッシュワード線ＧＷＬをマトリックス状に配設している。
【０３６６】
グローバルフラッシュビット線ＧＢＬおよびグローバルフラッシュワード線ＧＷＬは、図４３に示すフラッシュビット線ＦＢＬおよびフラッシュワード線ＦＷＬと同じ機能を有し、説明は省略するが、複数のＭＲＡＭセルアレイＭＣＡ２に共通に使用されるので名称を変更している。
【０３６７】
なお、以上説明したフラッシュビット線ＦＢＬおよびフラッシュワード線ＦＷＬ、グローバルフラッシュビット線ＧＢＬおよびグローバルフラッシュワード線ＧＷＬの制御回路は、図２７、図３１，図３３において説明した、行読み出し／書き込み第１制御回路ＲＲＷ１、行読み出し／書き込み第２制御回路ＲＲＷ２、および列読み出し／書き込み第１制御回路ＣＲＷ１、列読み出し／書き込み第２制御回路ＣＲＷ２を使用しても良い。
【０３６８】
また、図４６に示すＭＲＡＭ９００Ａのように、複数のＭＲＡＭセルアレイＭＣＡ２を有する構成においては、一括消去あるいは一括書き込みの対象となるＭＲＡＭセルアレイＭＣＡ２と同じ列および同じ行における非選択のＭＲＡＭセルアレイＭＣＡ２においても電流が流れる可能性があるので、消費電流を低減する目的で、図３４〜図３８を用いて説明した、分割されたワード線、分割されたビット線、階層化されたワード線、階層化されたビット線の技術的思想を、グローバルフラッシュビット線ＧＢＬおよびグローバルフラッシュワード線ＧＷＬに適用しても良い。
【０３６９】
＜Ｅ．実施の形態５＞
＜本実施の形態の特徴＞
本発明の実施の形態５に係るＭＲＡＭは、インダクタとキャパシタのＬＣ共振を利用して、電流をリサイクルし、少なくとも１回以上の記憶データの書き換えに利用することを特徴とする。
【０３７０】
＜Ｅ−１．装置構成＞
図４７は本発明の実施の形態５に係るＭＲＡＭ１０００の平面構成を示す図である。図４７においてＭＲＡＭセルアレイＭＣＡ３の複数のビット線ＢＬ１の第１の端部にマルチプレクサＭＵＸ１が接続され、第２の端部にマルチプレクサＭＵＸ２が接続されている。また、複数のワード線ＷＬ１の第１の端部にはドレイン電圧ＶDDが与えられ、複数のワード線ＷＬ１のそれぞれの第２の端部にはＮＭＯＳトランジスタＱＮ１が接続されている。
【０３７１】
また、マルチプレクサＭＵＸ１には複数のビット線ＢＬ１の本数に対応して設けられた複数のＮＭＯＳトランジスタＱＭ１が接続され、各ＮＭＯＳトランジスタＱＭ１のソース電極にはキャパシタＣＰ１が接続されている。
【０３７２】
また、マルチプレクサＭＵＸ２は、２本のビット線ＢＬ１に対して１つのインダクタＩＤ１が接続されるように構成されており、結果的にマルチプレクサＭＵＸ２には、複数のビット線ＢＬ１の総数の半分に相当する個数のインダクタＩＤ１が接続されている。
【０３７３】
なお、ビット線ＢＬ１およびワード線ＷＬ１には、図２６を用いて説明した列デコーダや行デコーダ、および制御回路が接続されているが、それらは本実施の形態との関連が薄く、また説明の簡略化のため図示および説明は省略する。
【０３７４】
＜Ｅ−２．装置動作＞
次に、ＭＲＡＭ１０００の動作について説明する。なお、以下においては便宜的に、ビット線ＢＬ１にＢＬ１ａおよびＢＬ１ｂの符号を付して区別する場合もある。
【０３７５】
まず、選択アドレスを含むワード線ＷＬ１が選択され、当該選択ワード線ＷＬ１に直流電流ＩDCが流れる。
【０３７６】
次に、選択アドレスを含むビット線ＢＬ１がマルチプレクサＭＵＸ１により選択され、当該選択ビット線ＢＬ１ａを経由して書き込み電流Ｉ1がマルチプレクサＭＵＸ２に流れ込む。この場合、マルチプレクサＭＵＸ２によって、選択ビット線ＢＬ１ａに接続されるインダクタＩＤ１が選択され、書き込み電流Ｉ1のエネルギーがインダクタＩＤ１中に磁場として保存される。
【０３７７】
上記インダクタＩＤ１に接続される、もう一方のビット線ＢＬ１をマルチプレクサＭＵＸ２によって選択しておくと、インダクタＩＤ１を流れた書き込み電流Ｉ1が当該選択ビット線ＢＬ１ｂに流れ、電流Ｉ2として再利用することができる。
【０３７８】
この電流Ｉ2は、マルチプレクサＭＵＸ１を経由して、空いてるキャパシタＣＰ１に電荷として蓄えられ、再びマルチプレクサＭＵＸ１およびＭＵＸ２を適宜接続することで原理的に何度でも書き込みをすることができる。
【０３７９】
なお、複数のＮＭＯＳトランジスタＱＭ１はキャパシタＣＰ１への電荷の蓄積および、キャパシタＣＰ１からの電荷の放出のタイミングに合わせてオン・オフ制御され、また、複数のＮＭＯＳトランジスタＱＮ１は、ワード線ＷＬ１に直流電流ＩDCを流すタイミングに合わせてオン・オフ制御される。
【０３８０】
＜Ｅ−３．作用効果＞
以上説明したように、ビット線ＢＬ１における書き込み電流をインダクタＩＤ１およびキャパシタＣＰ１のＬＣ共振を利用してリサイクルすることで、書き込み時の消費電力を低減することができる。
【０３８１】
＜Ｅ−４．変形例＞
本実施の形態の変形例として、図４８にＭＲＡＭ１１００の平面構成を示す。
ＭＲＡＭ１１００においては、図４７に示したＭＲＡＭ１０００の構成に加えて、ＭＲＡＭセルアレイＭＣＡ３の複数のワード線ＷＬ１の第１の端部にマルチプレクサＭＵＸ３が接続され、第２の端部にマルチプレクサＭＵＸ４が接続されている。
【０３８２】
また、マルチプレクサＭＵＸ３には複数のワード線ＷＬ１の本数に対応して設けられた複数のＮＭＯＳトランジスタＱＮ１が接続され、各ＮＭＯＳトランジスタＱＮ１のソース電極にはキャパシタＣＰ２が接続されている。
【０３８３】
また、マルチプレクサＭＵＸ４は、２本のワード線ＷＬ１に対して１つのインダクタＩＤ２が接続されるように構成されており、結果的にマルチプレクサＭＵＸ４には、複数のビット線ＷＬ１の総数の半分に相当する個数のインダクタＩＤ２が接続されている。
【０３８４】
このような構成のＭＲＡＭ１１００においては、ビット線ＢＬ１における書き込み電流だけでなく、ワード線ＷＬ１における書き込み電流をインダクタＩＤ２およびキャパシタＣＰ２のＬＣ共振を利用してリサイクルすることができ、書き込み電流の消費に起因する消費電力をさらに低減することができる。
【０３８５】
なお、インダクタＩＤ２およびキャパシタＣＰ２のＬＣ共振による書き込み電流のリサイクル動作は、インダクタＩＤ１およびキャパシタＣＰ１のＬＣ共振によるそれと同様であるので説明は省略する。
【０３８６】
また、インダクタＩＤ１およびキャパシタＣＰ１、インダクタＩＤ２およびキャパシタＣＰ２において消費される電流については、マルチプレクサＭＵＸ１〜ＭＵＸ４に設けられた、一般的な電流検出型補償回路によって補償される。
【０３８７】
なお、インダクタＩＤ１およびＩＤ２としては、例えば、配線を渦巻き状に巻き回して形成されたスパイラルインダクタを用いれば良い。
【０３８８】
図４７および図４８に示す構成は一例であり、ＬＣ共振を利用して書き込み電流のリサイクルを図ることができるのであれば上記構成に限定されるものではない。
【０３８９】
＜Ｆ．実施の形態６＞
＜本実施の形態の特徴＞
本発明の実施の形態５に係る磁性体基板は、予め主面上に磁気トンネル接合（ＭＴＪ）となる多層膜が形成されていることを特徴としている。
【０３９０】
＜Ｆ−１．基板構成＞
図４９に本発明の実施の形態５に係る磁性体基板の断面構成を示す。図４９において、シリコン基板ＳＢの主面全面に、シリコン酸化膜あるいはシリコン窒化膜等の絶縁膜ＩＬ１が配設され、その上に、後にワード線あるいはビット線となる導体層ＭＬ１が配設されている。
【０３９１】
導体層ＭＬ１の上部には、比較的高濃度のｎ型不純物を有するｎ型シリコン層ＳＦ１および比較的高濃度のｐ型不純物を有するｐ型シリコン層ＳＦ２が積層されている。この２層は後にｐｎ接合ダイオードとなる。
【０３９２】
そして、ｐ型シリコン層ＳＦ２の上部には、後にタングステンスタッドとなるタングステン層ＳＴＤが形成され、タングステン層ＳＴＤ上には後にＭＴＪとなる多層膜が配設されている。
【０３９３】
すなわち、下から順に、白金（Ｐｔ）で構成されるテンプレート層ＴＰＬ、Ｎｉ81Ｆｅ19のパーマロイで構成される初期強磁性体層ＩＦＬ（膜厚４ｎｍ）、Ｍｎ54Ｆｅ46で構成される反磁性体層ＡＦＬ（膜厚１０ｎｍ）、ＣｏＦｅあるいはＮｉ81Ｆｅ19のパーマロイで構成される強磁性体層ＦＦＬ（膜厚８ｎｍ）、Ａｌ2Ｏ3で構成されるトンネルバリア層ＴＢＬ、膜厚２ｎｍのＣｏＦｅと膜厚２０ｎｍのＮｉ81Ｆｅ19の多層膜で構成されるソフト強磁性体層ＦＭＬ、Ｐｔで構成されるコンタクト層ＣＬを備えている。
【０３９４】
また、コンタクト層ＣＬの上部には、後にワード線あるいはビット線となる導体層ＭＬ２が配設され、最上部には金属層の酸化防止膜として絶縁膜ＩＬ２が配設されている。
【０３９５】
このような磁性体基板を販売すれば、ユーザーはフォトレジストマスクを用いて、例えばアルゴンイオンミリングでパターニングすることで、例えば図３９に示すようなＭＲＡＭセルアレイＭＣＡ１を形成することができる。
【０３９６】
＜Ｆ−２．作用効果＞
このように、主面上に予めｐｎ接合ダイオードおよびＭＴＪとなる多層膜が形成された磁性体基板を基板メーカーが販売し、ユーザーは当該磁性体基板を用いることで、単なるシリコン基板を準備し、その主面上に多層膜を形成する場合に比べて製造工程を省略でき、製造コストを削減できる。
【０３９７】
＜Ｆ−３．変形例＞
図５０に、ＳＯＩ（Silicon On Insulator）基板の主面上に、予め、ｐｎ接合ダイオードおよびＭＴＪとなる多層膜が形成された磁性体基板を示す。
【０３９８】
図５０においては、シリコン基板ＳＢ上に埋め込み酸化膜ＢＸが配設され、埋め込み酸化膜ＢＸ上にＳＯＩ層ＳＩが配設されている。そして、ＳＯＩ層ＳＩ上には図４９示すのと同じ多層膜が配設されている。
【０３９９】
図３１および図３３を用いて説明したように、ＭＲＡＭにはＭＯＳＦＥＴが必要である。そして、ＳＯＩ層上にＭＯＳＦＥＴを形成すると寄生容量を低減できるので、ＭＯＳＦＥＴの動作速度を速くして、結果的にはＭＲＡＭの動作速度も速くすることができる。
【０４００】
なお、以上説明した実施の形態６においては、磁気トンネル接合となる多層膜がバルクシリコン基板やＳＯＩ基板上に堆積された構成を示し、それを磁性体基板と呼称したが、磁気トンネル接合となる多層膜（薄膜磁性体の多層膜）は、ガラス基板や樹脂基板上に堆積しても良く、土台となる基板の種類は半導体基板に限定されない。
【０４０１】
従って、本発明においては、何らかの基板を土台として薄膜磁性体の多層膜を堆積した構成を薄膜磁性体基板と呼称している。
【０４０２】
＜Ｇ．実施の形態７＞
＜本実施の形態の特徴＞
本発明の実施の形態７に係るＭＲＡＭは、基板の主面上に形成された各種機能ブロックの上に形成されていることを特徴とする。
【０４０３】
＜Ｇ−１．装置構成＞
まず、本実施の形態との差異を説明するため、図５１に、従来の一般的な半導体記憶装置の構成をブロック図で示す。
【０４０４】
図５１において、メモリセルアレイ３１の周辺回路として、列アドレスバッファ３１、列デコーダ３２、列読み出し／書き込み制御回路３３、行アドレスバッファ３４、行デコーダ３５および行読み出し／書き込み制御回路３６が、メモリセルアレイ３１の周囲に配設されている。
【０４０５】
また、その他の機能ブロックとして、装置外部との信号の送受信を行う入出力バッファ（Ｉ／Ｏバッファ）、および上記信号が規格値よりも大きかったり（overshoot）、小さかったり（undershoot）した場合に、規格値に戻すＥＳＤ（Electric Static Discharge）回路４４、変調されている信号を復調したり、信号を変調する機能を有する変調／復調回路（Modulator／Demodulator）４３、デジタル信号を処理する機能を有するＤＳＰ（Digital Signal Processing）４２、メモリセルアレイ３１と周辺回路間のデータの授受の仲介（一時的にデータを保持したり、周辺回路とメモリセルアレイ３１間のデータの送受信の同期を取るなど）を行う、ファーストキャッシュ５１およびセカンドキャッシュ５２、メモリセルアレイ３１のデータの入出力を制御する入出力コントローラ（Ｉ／Ｏコントローラ５３）、データの演算処理を行うＣＰＵ（Micro processor）４１を備えている。
【０４０６】
従来の半導体記憶装置、例えばＤＲＡＭ、ＳＲＡＭおよびＥＥＰＲＯＭ等では、メモリセルアレイにＭＯＳＦＥＴを含むため、半導体基板の主面上に形成する必要があり、結果的に、メモリセルアレイが各機能ブロックと同一の半導体基板の主面表面上に形成されていた。
【０４０７】
ここで、図５２に本発明の実施の形態７に係るＭＲＡＭ１２００の構成をブロック図で示す。
【０４０８】
図５２において、ＭＲＡＭセルアレイＭＣＡは、ＭＲＡＭセルアレイＭＣＡの周辺回路、すなわち、列アドレスバッファＣＡＢ、列デコーダＣＤ、列読み出し／書き込み制御回路ＣＲＷ、行アドレスバッファＲＡＢ、行デコーダＲＤおよび行読み出し／書き込み制御回路ＲＲＷの配設領域の上部にオーバーラップして配設されている。
【０４０９】
なお、周辺回路の構成は、例えば図２６を用いて説明した構成と同様であり、またその他の機能ブロックについては従来からの半導体記憶装置と同様であるので説明は省略する。
【０４１０】
＜Ｇ−２．作用効果＞
ＭＲＡＭセルアレイＭＣＡは、図２８、図３１および図３３を用いて説明したように、その内部にＭＯＳＦＥＴを含まず、半導体素子としてはｐｎ接合ダイオードのみを含むので、形成領域が基板の主面表面に限定されることはない。
【０４１１】
従って、ＭＲＡＭセルアレイＭＣＡ以外の構成、すなわちＭＲＡＭセルアレイＭＣＡの周辺回路を含め、各種機能ブロックは基板の主面表面上に形成し、ＭＲＡＭセルアレイＭＣＡはその上層に形成することで装置面積を削減できる。
【０４１２】
＜Ｇ−３．変形例＞
図５３に本実施の形態の変形例としてＭＲＡＭ１３００の構成をブロック図で示す。
【０４１３】
図５３に示すようにＭＲＡＭ１３００においては、ＭＲＡＭセルアレイＭＣＡが、周辺回路および各種機能ブロックが形成された領域の上部全体にオーバーラップして配設されている。
【０４１４】
このように、ＭＲＡＭセルアレイＭＣＡと、周辺回路および各種機能ブロックとを別個の層に形成することで、ＭＲＡＭセルアレイＭＣＡの配設位置や大きさの選択の自由度が増すことになり、装置面積を削減できるとともに、装置レイアウトの選択性も高めることができる。
【０４１５】
＜Ｈ．実施の形態８＞
＜本実施の形態の特徴＞
本発明の実施の形態８に係るＭＲＡＭは、ＭＲＡＭセルアレイと、ＭＲＡＭセルアレイの周辺回路および各種機能ブロックとを別個の半導体チップとし、両チップをモジュールとして１つのパッケージに収納したＭＣＰ（Multi Chip Package）の形態を採ることを特徴とする。
【０４１６】
＜序論＞
ＭＲＡＭセルアレイの周辺回路および各種機能ブロックの製造時の最大形成温度は１０００〜１２００℃程度であり、一方、ＭＲＡＭセルアレイの製造時の最大形成温度はキュリー温度で決まり４００〜７００℃程度である。
【０４１７】
両者を同一の半導体基板上に形成する場合、形成温度の違いによる不具合を防止するため、最大形成温度が４００〜７００℃程度である配線工程においてＭＲＡＭセルアレイを形成している。
【０４１８】
そのため、ＭＲＡＭの製造工程においては工程がシーケンシャルになり、製造コストがかかる問題があった。
【０４１９】
一方、昨今では１つのパッケージに複数の半導体チップを収納したＭＣＰ構造が使用されつつある。このような現状に鑑み、発明者等は、ＭＲＡＭセルアレイと、ＭＲＡＭセルアレイの周辺回路および各種機能ブロックとを別個の半導体チップとし、両チップをモジュールとして１つのパッケージに収納した構成のＭＲＡＭであれば上記問題は解決との結論に達したが、現実にＭＣＰ構造のＭＲＡＭを得るには、従来のパッケージ構造ではＭＲＡＭに対応できないという認識に至った。
【０４２０】
以下、ＭＣＰ構造のＭＲＡＭを実現するための課題を説明した上で、実施の形態８に係るＭＲＡＭ２０００の構成について説明する。
【０４２１】
＜Ｈ−１．従来のＭＣＰ構造について＞
半導体装置を含む半導体チップの実装方法として、従来、ＱＦＰ（Quad Flat Package）が用いられていたが、実装面積が大きいという問題点があった。そこで、チップ面積とほとんど同じ大きさの実装面積で済むＣＳＰ（Chip Size Package）が近年、使われ始めている。この実装方法は、ＱＦＰに比べてはるかに小さな実装面積で済むので、携帯電話用ＬＳＩやＰＣ（Personal Computer）用ＤＲＡＭ等に用いられている。
【０４２２】
図５４に、従来のＣＳＰの構成の一例を断面図で示す。図５４において、半導体チップ１２２は、箱形のパッケージ１２９の内部に収納され、半導体チップ１２２の下主面はパッシベーション膜１２３によって覆われて外部環境から保護されている。
【０４２３】
パッシベーション膜１２３は窒化シリコン膜や酸窒化シリコン膜等の絶縁膜で構成され、パッシベーション膜１２３には複数の開口部が設けられ、半導体チップ１２２の入出力端子となるチップ電極１３２が、パッシベーション膜１２３を貫通する構成となっている。
【０４２４】
パッケージ１２９は有底無蓋の箱状をなし、その開口部から半導体チップ１２２が挿入される。ここで、パッケージ１２９の開口部は最終的には底面基板１３４によって覆われる。当該底面基板１３４の本体はポリイミド樹脂等の絶縁材で構成され、その外側に面した主面には、複数の遮蔽用半田バンプ１２５および信号伝送用半田バンプ１２７が配設されている。
【０４２５】
底面基板１３４は、遮蔽用半田バンプ１２５および信号伝送用半田バンプ１２７を内部の構成に電気的に接続する複数の内部配線１３０および１３１を有している。
【０４２６】
内部配線１３０および１３１は、何れも底面基板１３４の内側に向いた主面上に配設されたキャリアフィルム１２４に接続されている。後に説明するように、キャリアフィルム１２４は絶縁フィルム上に配設された電気配線（パッドを含む）と接着層１３３とを有している。信号伝送用半田バンプ１２７からの電気信号は、内部配線１３０およびキャリアフィルム１２４のパッドに接続しているチップ電極１３２を介して半導体チップ１２２に伝達される。また、接着層１３３は、キャリアフィルム１２４と半導体チップ１２２とを接着する。なお、図５４には示されていないが、キャリアフィルム１２４は底面基板１３４とも別の接着層により接着されている。
【０４２７】
また、底面基板１３４の内部には導体で構成される遮蔽電極１２６が埋め込まれている。遮蔽電極１２６の平面視形状は矩形環状をなし、内部配線１３０が遮蔽電極１２６に接触せずに通過できる開口部を有した構造となっている。図５４は遮蔽電極１２６の開口部を切断する位置での断面図であり、当該開口部は破線で示している。
【０４２８】
遮蔽電極１２６は、遮蔽用半田バンプ１２５および内部配線１３１を介して電源電位あるいは接地電位に固定され、内部配線１３０が外部の電気ノイズを拾うことを防止することができる。
【０４２９】
また、半導体チップ１２２を囲むようにキャリアフィルム１２４の上主面上に遮蔽電極１２６ｂが配設されている。遮蔽電極１２６ｂは平面視形状が矩形環状の平板であり、キャリアフィルム１２４上の電気配線を介して内部配線１３１に電気的に接続され、電源電位あるいは接地電位に固定される。
【０４３０】
遮蔽電極１２６ｂを覆うように応力緩和膜１３５が配設されている。応力緩和膜１３５は、半導体チップ１２２と底面基板１３４との間の応力を緩和する働きをする。
【０４３１】
応力緩和膜１３５の断面形状は本来は矩形であるが、半導体チップ１２２の端縁部とキャリアフィルム１２４との間に挟まれ、変形するとともに部分的に厚さが薄くなる。すなわち、半導体チップ１２２の端縁部とキャリアフィルム１２４とに挟まれた部分に応力が集中するが、厚さが薄くなることで応力が緩和される。
【０４３２】
応力緩和膜１３５には、例えば熱可塑性エラストマーが用いられる。熱可塑性エラストマーは、常温ではゴム弾性を示すが、高温では可塑化され、各種成形加工ができる高分子材料である。
【０４３３】
また、半導体チップ１２２と応力緩和膜１３５との接着材にはエポキシ樹脂等が使用される。熱可塑性エラストマーの体積膨張率は約２．７×１０-6であるのに対し、シリコンの体積膨張率は約３．１×１０-6であり、体積膨張率の差が小さいので、熱応力を緩和できる。
【０４３４】
半導体パッケージにおいて、端子数の増大とパッケージの小型化を両立させるためには、内部配線が長く、かつ、細くなり、ノイズを拾いやすくなるという問題点があるので、遮蔽電極１２６と遮蔽用半田バンプ１２５が配設されている。また、半導体チップ１２２と底面基板１３４との間の熱応力が大きくなり、電気的接続の信頼性が低下することを防止するために応力緩和膜１３５が配設されている。
【０４３５】
遮蔽電極１２６の機能は上述した通りであり、遮蔽電極１２６は内部配線１３１を介して遮蔽用半田バンプ１２５に接続されている。そして、遮蔽用半田バンプ１２５は信号伝送用半田バンプ１２７の周囲を囲むように配設され、信号伝送用半田バンプ１２７を介して内部配線１３０が外部の電気的ノイズを拾うことを防止する機能を有している。なお、図示は省略するが、遮蔽用半田バンプ１２５および信号伝送用半田バンプ１２７は、配線がプリントされたマザーボードに接続される。
【０４３６】
また、従来においてＭＣＰ構造はＱＦＰにおいてのみ実現されていた。図５５にＱＦＰを用いたＭＣＰ構造の断面構成を示す。図５５においては、１つのパッケージ１０７内に３つの半導体チップ１０２ａ、１０２ｂおよび１０２ｃが積み重ねられて配設され、樹脂１０６で封止されている。
【０４３７】
一例として、半導体チップ１０２ａ、１０２ｃがＳＲＡＭ、半導体チップ１０２ｂがフラッシュＥＥＰＲＯＭである。
【０４３８】
各半導体チップ間は内部配線１０９によって接続され、外部との電気的接続は、ボンディングワイヤ１１２を介して外部リード線１１３によりなされる。
【０４３９】
このような構成とすることで、１つのパッケージに１つの半導体チップしか有さないものよりも、同一占有面積に対して、より多くのメモリ容量を得ることができる。それゆえ、携帯情報端末に対して需要が多い。
【０４４０】
しかしながら、ＱＦＰはチップ面積に比べて実装面積が大きくなり、かつ、外部リード線がノイズを拾いやすいという問題点があった。
【０４４１】
このように、ＣＳＰにしてもＱＦＰにしても一長一短があり、さらに、ＭＲＡＭにおいては、外部磁界の影響でソフト強磁性体層のスピンが反転することを防止する必要が生じるので、従来のパッケージの構成をそのまま採用することはできなかった。
【０４４２】
＜Ｈ−２．装置構成＞
以下、図５６〜図６５を用いて実施の形態８に係るＭＲＡＭ２０００の構成について説明する。
【０４４３】
図５６にＭＲＡＭ２０００の断面構成を、また図５７にＭＲＡＭ２０００を下部側から見た平面構成を示す。なお、図５６は、図５７におけるＡ−Ａ線での断面を示している。
【０４４４】
図５６に示すように、ＭＲＡＭセルアレイの周辺回路および各種機能ブロックを含む半導体チップ１２２は、パーマロイ（Ｎｉ80Ｆｅ20）等の高透磁率の導体で構成される箱形の遮蔽体ＳＨＢに収納されている。
【０４４５】
遮蔽体ＳＨＢの材料として、例えばＭＲＡＭメモリセルに用いられるソフト強磁性体と同等か、それよりも大きな透磁率を有する強磁性体として、パーマロイの他にスーパマロイ（Ｍｏ5Ｎｉ79Ｆｅ16）を用いても良い。保磁力が大きい強磁性体は永久磁石として働き、周辺の電気機器に影響を与える可能性もあるので、保磁力の小さい強磁性体が望ましい。パーマロイやスーパマロイ、Ｍｎ50Ｚｎ50等のフェライトはこの条件を満たす材料である。
【０４４６】
遮蔽体ＳＨＢの内壁面には、熱可塑性エラストマーで構成される応力緩和膜２３５が配設されている。応力緩和膜２３５は半導体チップ１２２と遮蔽体ＳＨＢとの応力を緩和する働きをする。
【０４４７】
遮蔽体ＳＨＢは、その本体部となる筒状の外枠部２３７と、外枠部２３７の一方端を覆う上部板２３８と、外枠部２３７の他方端を覆う下部板２３６とを有して構成され、応力緩和膜２３５は上部板２３８および外枠部２３７の内面に配設されている。
【０４４８】
また、下部板２３６には開口部が設けられ、当該開口部を半導体チップ１２２に接続された内部配線１３０が貫通する構成となっている。
【０４４９】
パッケージ１２９は有底無蓋の箱状をなし、その開口部から半導体チップ１２２を有した遮蔽体ＳＨＢが挿入される。
【０４５０】
パッケージ１２９は遮蔽体ＳＨＢを収納してさらに空間的な余裕を有する大きさであり、遮蔽体ＳＨＢとパッケージ１２９の内壁との間には、エポキシ樹脂等の樹脂で構成される樹脂材１２８が配設されている。
【０４５１】
パッケージ１２９の開口部は最終的には底面基板１３４によって覆われる。当該底面基板１３４の本体はポリイミド樹脂等の絶縁材で構成され、その外側に面した主面には、複数の遮蔽用半田バンプ１２５および信号伝送用半田バンプ１２７が配設されている。なお、底面基板１３４はキャリアフィルム１２４や下部板２３６等に塗布された接着剤により固定される。
【０４５２】
底面基板１３４は、遮蔽用半田バンプ１２５および信号伝送用半田バンプ１２７を内部の構成に電気的に接続する複数の内部配線１３０および１３１を有している。
【０４５３】
内部配線１３０および１３１は、何れも底面基板１３４の内側に向いた主面上に配設されたキャリアフィルム１２４に接続されるように配設され、内部配線１３１はキャリアフィルム１２４上に配設されているパッドおよび電気配線を介して遮蔽体ＳＨＢの下部板２３６に電気的に接続されている。
【０４５４】
また、内部配線１３１は、底面基板１３４の内部に埋め込まれた導体で構成される遮蔽電極１２６に電気的に接続されている。なお、遮蔽電極１２６の一部は、必ずしも内部配線１３０および１３１と同一断面内に存在するわけではないので、図５６においては破線で示している。
【０４５５】
なお、遮蔽電極１２６は電源電位あるいは接地電位に固定され、内部配線１３０が外部の電気ノイズを拾うことを防止する働きをする。
【０４５６】
半導体チップ１２２の入出力端子となるチップ電極１３２は、キャリアフィルム１２４上に設けられているパッド（フィルム電極）に直接に接続され、当該キャリアフィルム１２４上にパターニングされているフィルム電極および電気配線を介して内部配線１３０に電気的に接続されている。なお、内部配線１３０は信号伝送用半田バンプ１２７に接続されている。
【０４５７】
信号伝送用半田バンプ１２７は、外部と内部の半導体チップとの電気信号の授受を行うための端子であり、遮蔽用半田バンプ１２５は遮蔽体ＳＨＢの電位を接地電位に固定する端子である。
【０４５８】
また、図５７に示すように遮蔽用半田バンプ１２５は信号伝送用半田バンプ１２７を囲むように配設されている。
【０４５９】
なお、信号伝送用半田バンプ１２７および遮蔽用半田バンプ１２５は、底面基板１３４に加わる応力を、取り付け基板（マザーボード）に分散する機能を有しており、遮蔽用半田バンプ１２５を設けることで、半田バンプ１個あたりに加わる応力を低減することができる。
【０４６０】
＜Ｈ−３．実装方法＞
次に、図５８〜図６２を用いてＭＲＡＭ２０００の実装方法の概略について説明する。なお、図５８〜図６２はＭＲＡＭ２０００の実装方法を模式的に示すものであり、図５６に示す構成を正確に表すものではない。
【０４６１】
図５８において、底面基板１３４の上部にキャリアフィルム１２４が接着されて、キャリアフィルム１２４上に応力緩和膜２２３が接着されている。
【０４６２】
応力緩和膜２２３は矩形環状をなし、キャリアフィルム１２４に設けられたフィルム電極２１９の配設領域を囲むように配設されている。また、応力緩和膜２２３には矩形環状の溝２２４が形成されており、溝２２４内には遮蔽体ＳＨＢの下部板２３６（図５６）が配設されている。なお、溝２２４内に下部板２３６が配設された構成は図６４（ａ）、図６４（ｂ）に示す。
【０４６３】
また、図示は省略するが、後の工程で、溝２２４に沿って遮蔽体ＳＨＢの外枠部２３７（図４６）が配設され、下部板２３６に接続される。
【０４６４】
なお、応力緩和膜２２３が矩形環状をなしているので、図５８に示すＸ方向およびＹ方向において同様に応力を緩和することができる。
【０４６５】
絶縁体であるキャリアフィルム１２４上に配設されたフィルム電極２１９は、内部配線１３０を介して信号伝送用半田バンプ１２７に接続される。
【０４６６】
なお、キャリアフィルム１２４上のフィルム電極２１９および内部配線１３０を適宜パターニングすることで、各バンプと各チップ電極との接続を任意に設定できる。
【０４６７】
キャリアフィルム１２４には、フィルム電極２１９の他に接着層１３３が選択的に配設されている。接着層１３３は、半導体チップ１２２をキャリアフィルム１２４と接着するためのものである。
【０４６８】
次に、図５９に示す工程において、半導体チップ１２２の各チップ電極が、キャリアフィルム１２４の各フィルム電極に接触するように半導体チップ１２２を搭載し、接着層１３３により半導体チップ１２２を固定する。
【０４６９】
図６０は、図５９に示す状態の底面基板１３４を逆転させた状態を示しており、底面基板１３４には半球形の半田バンプ形成孔２１１が配設されている。内部配線１３０および１３１（図５６参照）は半田バンプ形成孔２１１の内壁面に達しており、後の工程で半田バンプ形成孔２１１内を半田バンプが埋めると、半田バンプと内部配線１３０および１３１とが電気的に接続されることになる。なお、半田バンプの代わりに導電性ポリマーを用いても良い。
【０４７０】
図６１は、半田バンプ形成孔２１１上に信号伝送用半田バンプ１２７および遮蔽用半田バンプ１２５を配設した状態を示している。
【０４７１】
そして、応力緩和膜２３５（図５６）を内部に有した遮蔽体ＳＨＢで半導体チップ１２２を覆った後、有底無蓋のパッケージ１２９に挿入し、隙間に樹脂等の封止剤を注入することで、図６２に示すように裏面に、信号伝送用半田バンプ１２７および遮蔽用半田バンプ１２５を有した構成を得る。
【０４７２】
ここで、図６３、図６４（ａ）および図６４（ｂ）を用いて、遮蔽体ＳＨＢを構成する下部板２３６と、応力緩和膜２２３の平面視形状を説明する。なお、図６３は、図５６におけるＢ−Ｂ線での概略の断面構成を示し、図６４（ａ）および図６４（ｂ）は、図６３におけるＣ−Ｃ線およびＤ−Ｄ線での断面構成を示している。
【０４７３】
図６３に示すように、下部板２３６は中央に矩形の開口部ＯＰを有する矩形の平板で構成され、底面基板１３４側には、遮蔽用半田バンプ１２５に電気的に接続する矩形環状の遮蔽電極１２６（図５６）が配設される。なお、遮蔽電極１２６の外形寸法は下部板２３６の外形寸法と略同じである。
【０４７４】
なお、応力緩和膜２２３は遮蔽体ＳＨＢの開口部端縁の内側および外側に配設され、また応力緩和膜２３５（図５６参照）が遮蔽体ＳＨＢの内側全体に配設されているので、半導体チップ２３１と半導体チップ２３２に加わる外部からの応力を低減できる。
【０４７５】
＜Ｈ−４．作用効果＞
以上説明した実施の形態８に係るＭＲＡＭ２０００によれば、ＭＲＡＭセルアレイを含む半導体チップ１２２を外部磁界から遮蔽する遮蔽体ＳＨＢで囲むようにしたので、外部磁界によりＭＲＡＭセルのスピンが反転して磁化の方向、すなわちデータが書き換えられることを防止できる。
【０４７６】
また、応力緩和膜２２３が遮蔽体ＳＨＢの開口部端縁の内側および外側に配設され、遮蔽体ＳＨＢの内側には応力緩和膜２３５が配設されているので、ＭＲＡＭ２０００を取り付ける取り付け基板（マザーボード）の曲がり、温度サイクルに起因する外部からの応力が半導体チップ１２２に加わることを低減できる。
【０４７７】
＜Ｈ−５．変形例１＞
なお、以上説明したＭＲＡＭ２０００では、実装する半導体チップは１つとして示したが、図６５に示すＭＲＡＭ２１００のように、ＭＲＡＭセルアレイの周辺回路および各種機能ブロックが含まれた半導体チップ１２２ａ（回路チップ）の上に、ＭＲＡＭセルアレイを含む半導体チップ１２２ｂ（磁気記憶チップ）を載置する構成としても良い。
【０４７８】
半導体チップ１２２ａは両主面にチップ電極を備え、半導体チップ１２２ａと半導体チップ１２２ｂとは、両者の間に配設されたキャリアフィルム１２４ｂ上のフィルム電極および電気配線により接続される。また、半導体チップ１２２ａと半導体チップ１２２ｂとは接着層１３３により接着固定される。
【０４７９】
なお、半導体チップ１２２ａと信号伝送用半田バンプ１２７との電気的な接続は、図６５に示す半導体チップ１２２と信号伝送用半田バンプ１２７との接続と同じであり、キャリアフィルム１２４がキャリアフィルム１２４ａとなっている点以外はＭＲＡＭ２０００と基本的には同じであるので説明は省略する。
【０４８０】
また、半導体チップ１２２ａと半導体チップ１２２ｂとは、上下関係を逆に配設しても良い。その場合には、半導体チップ１２２ｂの両面にチップ電極を配設すれば良い。
【０４８１】
また、半導体チップ１２２ａと半導体チップ１２２ｂとの組み合わせは、少なくとも１方のチップにＭＲＡＭセルアレイが配設されていれば良く、公知の半導体チップの任意の組み合わせが可能である。
【０４８２】
図６５に示すＭＲＡＭ２１００では、ＭＲＡＭセルアレイの周辺回路および各種機能ブロックが含まれた半導体チップ１２２ａとＭＲＡＭセルアレイを含む半導体チップ１２２ｂとを別々に製造し、組み合わせるため、形成温度の違いを考慮する必要がなく、個々の形成温度を最適化できる。そして、半導体チップ１２２ａおよび１２２ｂを別々に製造するため、製造工程がパラレルに進行し、製造時間が短縮できる。
【０４８３】
＜Ｈ−６．変形例２＞
図５６に示すＭＲＡＭ２０００では、遮蔽体ＳＨＢの材料に、強磁性体を用いたが、その代わりにＩｒ（イリジウム）を２０〜３０atom.％含むＩｒＭｎ等の反強磁性体を用いても同様の効果を奏する。
【０４８４】
また、図６６に示すＭＲＡＭ２２００のように、遮蔽体ＳＨＢを、強磁性体１３６ａと反強磁性体１３６ｂとの多層膜で構成しても良い。その場合、底面基板１３４中の遮蔽電極１２６も同様に強磁性体１２６ａと反強磁性体１２６ｂの多層膜とする。なお、多層膜の上下関係は上記に限定されない。
【０４８５】
【発明の効果】
本発明に係る請求項１記載の磁気記憶装置によれば、複数のメモリセルアレイを有する磁気記憶装置において、複数のメモリセルアレイに渡る複数のメインワード線と、単一のメモリセルアレイだけに渡るワード線とを用いることで、同一の配線に直接に接続されるメモリセルの個数が減少するので、負荷容量が低減される。その結果、負荷容量に起因する遅延時間を短くして、高速アクセスを実現することができる。
【０４９２】
本発明に係る請求項５記載の磁気記憶装置によれば、複数のメモリセルアレイを有するメモリセルアレイ群を複数備える磁気記憶装置において、単一のメモリセルアレイだけに渡るワード線と、複数のメモリセルアレイに渡る複数のメインワード線と、複数のメモリセルアレイ群に渡る複数のグローバルワード線とを用いることで、同一の配線に直接に接続されるメモリセルの個数が減少するので、負荷容量が低減される。その結果、負荷容量に起因する遅延時間を短くして、高速アクセスを実現することができる。
【０４９３】
本発明に係る請求項２記載の磁気記憶装置によれば、複数のメモリセルアレイを有する磁気記憶装置において、複数のメモリセルアレイに渡る複数のメインビット線と、単一のメモリセルアレイだけに渡るビット線とを用いることで、同一の配線に直接に接続されるメモリセルの個数が減少するので、負荷容量が低減される。その結果、負荷容量に起因する遅延時間を短くして、高速アクセスを実現することができる。
【０４９４】
本発明に係る請求項６記載の磁気記憶装置によれば、複数のメモリセルアレイを有するメモリセルアレイ群を複数備える磁気記憶装置において、単一のメモリセルアレイだけに渡るビット線と、複数のメモリセルアレイに渡る複数のメインビット線と、複数のメモリセルアレイ群に渡る複数のグローバルビット線とを用いることで、同一の配線に直接に接続されるメモリセルの個数が減少するので、負荷容量が低減される。その結果、負荷容量に起因する遅延時間を短くして、高速アクセスを実現することができる。
【図面の簡単な説明】
【図１】  ＭＲＡＭセルの構成を示す斜視図である。
【図２】  一般的なＭＲＡＭセルアレイの構成を示す図である。
【図３】  一般的なＭＲＡＭセルアレイの動作を説明する図である。
【図４】  スピンを反転させるのに必要な磁界の関係を示す図である。
【図５】  本発明に係る実施の形態１のＭＲＡＭセルアレイの構成を示す図である。
【図６】  本発明に係る実施の形態１のＭＲＡＭセルアレイの動作を説明する図である。
【図７】  本発明に係る実施の形態１のＭＲＡＭセルアレイの構成を示す図である。
【図８】  本発明に係る実施の形態１のＭＲＡＭセルアレイの動作を説明する図である。
【図９】  一般的なＭＲＡＭセルの動作を説明する図である。
【図１０】  一般的なＭＲＡＭセルの動作を説明する図である。
【図１１】  本発明に係る実施の形態１のＭＲＡＭセルの動作を説明する図である。
【図１２】  本発明に係る実施の形態１のＭＲＡＭセルの動作を説明する図である。
【図１３】  本発明に係る実施の形態１のＭＲＡＭセルの動作を説明する図である。
【図１４】  本発明に係る実施の形態１のＭＲＡＭセルの動作を説明する図である。
【図１５】  スピンを反転させるのに必要な磁界の関係を示す図である。
【図１６】  一般的なＭＲＡＭセルの動作を説明する図である。
【図１７】  一般的なＭＲＡＭセルの動作を説明する図である。
【図１８】  本発明に係る実施の形態１のＭＲＡＭセルの動作を説明する図である。
【図１９】  本発明に係る実施の形態１のＭＲＡＭセルの動作を説明する図である。
【図２０】  本発明に係る実施の形態１のＭＲＡＭセルの動作を説明する図である。
【図２１】  本発明に係る実施の形態１のＭＲＡＭセルの動作を説明する図である。
【図２２】  本発明に係る実施の形態１のＭＲＡＭセルの動作を説明する図である。
【図２３】  本発明に係る実施の形態１のＭＲＡＭセルの動作を説明する図である。
【図２４】  本発明に係る実施の形態１のＭＲＡＭセルの動作を説明する図である。
【図２５】  本発明に係る実施の形態１のＭＲＡＭセルの動作を説明する図である。
【図２６】  本発明の実施の形態２に係るＭＲＡＭの構成を示すブロック図である。
【図２７】  本発明の実施の形態２に係るＭＲＡＭの構成を示す回路図である。
【図２８】  本発明の実施の形態２に係るＭＲＡＭの動作を示すタイミングチャートである。
【図２９】  磁気トンネル抵抗の変化率の印加電圧依存性を示す図である。
【図３０】  ２重磁気トンネル接合の構成を示す図である。
【図３１】  本発明の実施の形態２に係るＭＲＡＭの構成を示す回路図である。
【図３２】  本発明の実施の形態２に係るＭＲＡＭの動作を示すタイミングチャートである。
【図３３】  本発明の実施の形態２に係るＭＲＡＭの構成を示す回路図である。
【図３４】  本発明の実施の形態３に係るＭＲＡＭのワード線を分割した構成示すブロック図である。
【図３５】  本発明の実施の形態３に係るＭＲＡＭのワード線を階層化した構成示すブロック図である。
【図３６】  本発明の実施の形態３に係るＭＲＡＭのワード線を階層化した構成示す概念図である。
【図３７】  本発明の実施の形態３に係るＭＲＡＭのビット線を分割した構成示すブロック図である。
【図３８】  本発明の実施の形態３に係るＭＲＡＭのビット線を階層化した構成示すブロック図である。
【図３９】  本発明の実施の形態４に係るＭＲＡＭの構成を示す斜視図である。
【図４０】  本発明の実施の形態４に係るＭＲＡＭの動作を説明する断面図である。
【図４１】  本発明の実施の形態４に係るＭＲＡＭの動作を説明する断面図である。
【図４２】  本発明の実施の形態４に係るＭＲＡＭの動作を説明する断面図である。
【図４３】  本発明の実施の形態４に係るＭＲＡＭの変形例の構成を示す平面図である。
【図４４】  本発明の実施の形態４に係るＭＲＡＭの変形例の構成を示す断面図である。
【図４５】  本発明の実施の形態４に係るＭＲＡＭの変形例の構成を示す断面図である。
【図４６】  本発明の実施の形態４に係るＭＲＡＭの変形例の構成を示す平面図である。
【図４７】  本発明の実施の形態５に係るＭＲＡＭの構成を示す平面図である。
【図４８】  本発明の実施の形態５に係るＭＲＡＭの構成を示す平面図である。
【図４９】  本発明の実施の形態６に係る半導体基板の構成を示す断面図である。
【図５０】  本発明の実施の形態６に係る半導体基板の構成を示す断面図である。
【図５１】  一般的なＭＲＡＭの構成を示すブロック図である。
【図５２】  本発明の実施の形態７に係るＭＲＡＭの構成を示すブロック図である。
【図５３】  本発明の実施の形態７に係るＭＲＡＭの構成を示すブロック図である。
【図５４】  一般的なパッケージ化されたＭＲＡＭの構成を示す断面図である。
【図５５】  一般的なパッケージ化されたＭＲＡＭの構成を示す断面図である。
【図５６】  本発明の実施の形態８に係るＭＲＡＭの構成を示す断面図である。
【図５７】  本発明の実施の形態８に係るＭＲＡＭの構成を示す平面図である。
【図５８】  本発明の実施の形態８に係るＭＲＡＭの製造工程を示す斜視図である。
【図５９】  本発明の実施の形態８に係るＭＲＡＭの製造工程を示す斜視図である。
【図６０】  本発明の実施の形態８に係るＭＲＡＭの製造工程を示す斜視図である。
【図６１】  本発明の実施の形態８に係るＭＲＡＭの製造工程を示す斜視図である。
【図６２】  本発明の実施の形態８に係るＭＲＡＭの製造工程を示す斜視図である。
【図６３】  本発明の実施の形態８に係るＭＲＡＭの部分構成を説明する平面図である。
【図６４】  本発明の実施の形態８に係るＭＲＡＭの部分構成を説明する断面図である。
【図６５】  本発明の実施の形態８に係るＭＲＡＭの構成を示す断面図である。
【図６６】  本発明の実施の形態８に係るＭＲＡＭの構成を示す断面図である。
【図６７】  磁気トンネル接合の概念を示す図である。
【図６８】  遷移金属の状態密度を模式的に示す図である。
【図６９】  トンネル磁気抵抗効果を説明する模式図である。
【図７０】  トンネル磁気抵抗効果を説明する模式図である。
【図７１】  磁気トンネル接合の構成例を示す図である。
【図７２】  磁気トンネル接合の構成例を示す図である。
【図７３】  スピンバルブ型強磁性トンネル接合素子の実例を示す図である。
【図７４】  スピンバルブ型強磁性トンネル接合素子の実測特性を示す図である。
【図７５】  従来のＭＲＡＭセルアレイの構成を示す斜視図である。
【図７６】  従来のＭＲＡＭセルアレイの構成を示す斜視図である。
【図７７】  従来のＭＲＡＭセルアレイの等価回路図である。
【図７８】  従来のＭＲＡＭセルアレイの動作を説明する図である。
【符号の説明】
ＭＣ２，ＭＣ３  ＭＲＡＭセル、６４，８３  サブワード線、６６，８５，１６６  ＭＲＡＭセルアレイ、６７，８４  メインワード線、８７  グローバルワード線、８６１，１８６１  メモリセルアレイ群、１６４，１８３  サブビット線、１６７，１８４  メインビット線、１８７  グローバルビット線、１２５  遮蔽用半田バンプ、２２３，２３５  応力緩和膜、１２７  信号伝送用半田バンプ、１２２  半導体チップ、ＩＤ  インダクタ、ＦＢＬ  フラッシュビット線、ＦＷＬ  フラッシュワード線、ＳＨＢ  遮蔽体。
【図１】
0004818519.tif 000014
【図２】
0004818519.tif 000015
【図３】
0004818519.tif 000016
【図４】
0004818519.tif 000017
【図５】
0004818519.tif 000018
【図６】
0004818519.tif 000019
【図７】
0004818519.tif 000020
【図８】
0004818519.tif 000021
【図９】
0004818519.tif 000022
【図１０】
0004818519.tif 000023
【図１１】
0004818519.tif 000024
【図１２】
0004818519.tif 000025
【図１３】
0004818519.tif 000026
【図１４】
0004818519.tif 000027
【図１５】
0004818519.tif 000028
【図１６】
0004818519.tif 000029
【図１７】
0004818519.tif 000030
【図１８】
0004818519.tif 000031
【図１９】
0004818519.tif 000032
【図２０】
0004818519.tif 000033
【図２１】
0004818519.tif 000034
【図２２】
0004818519.tif 000035
【図２３】
0004818519.tif 000036
【図２４】
0004818519.tif 000037
【図２５】
0004818519.tif 000038
【図２６】
0004818519.tif 000039
【図２７】
0004818519.tif 000040
【図２８】
0004818519.tif 000041
【図２９】
0004818519.tif 000042
【図３０】
0004818519.tif 000043
【図３１】
0004818519.tif 000044
【図３２】
0004818519.tif 000045
【図３３】
0004818519.tif 000046
【図３４】
0004818519.tif 000047
【図３５】
0004818519.tif 000048
【図３６】
0004818519.tif 000049
【図３７】
0004818519.tif 000050
【図３８】
0004818519.tif 000051
【図３９】
0004818519.tif 000052
【図４０】
0004818519.tif 000053
【図４１】
0004818519.tif 000054
【図４２】
0004818519.tif 000055
【図４３】
0004818519.tif 000056
【図４４】
0004818519.tif 000057
【図４５】
0004818519.tif 000058
【図４６】
0004818519.tif 000059
【図４７】
0004818519.tif 000060
【図４８】
0004818519.tif 000061
【図４９】
0004818519.tif 000062
【図５０】
0004818519.tif 000063
【図５１】
0004818519.tif 000064
【図５２】
0004818519.tif 000065
【図５３】
0004818519.tif 000066
【図５４】
0004818519.tif 000067
【図５５】
0004818519.tif 000068
【図５６】
0004818519.tif 000069
【図５７】
0004818519.tif 000070
【図５８】
0004818519.tif 000071
【図５９】
0004818519.tif 000072
【図６０】
0004818519.tif 000073
【図６１】
0004818519.tif 000074
【図６２】
0004818519.tif 000075
【図６３】
0004818519.tif 000076
【図６４】
0004818519.tif 000077
【図６５】
0004818519.tif 000078
【図６６】
0004818519.tif 000079
【図６７】
0004818519.tif 000080
【図６８】
0004818519.tif 000081
【図６９】
0004818519.tif 000082
【図７０】
0004818519.tif 000083
【図７１】
0004818519.tif 000084
【図７２】
0004818519.tif 000085
【図７３】
0004818519.tif 000086
【図７４】
0004818519.tif 000087
【図７５】
0004818519.tif 000088
【図７６】
0004818519.tif 000089
【図７７】
0004818519.tif 000090
【図７８】
0004818519.tif 000091