(57)【特許請求の範囲】
【請求項１】
ガラス、セラミックス、金属、透明導電膜又は金属若しくは合金を薄膜として表面に形成したガラス、透明導電膜又は金属若しくは合金を薄膜として表面に形成したセラミックス、および透明導電膜又は金属若しくは合金を薄膜として表面に形成した樹脂からなる群から選ばれた基板を化学蒸着、熱ＣＶＤ法、イオンプレーティング法、スパッタリング法などの製膜方法により金属、合金、金属酸化物およびシリコンのいずれかからなる結晶核下地層としての第１の層を前記基板上に積層形成する工程（ａ）と、
シリコンからなる結晶核層としての第２の層を前記第１の層の上に電子ビーム励起プラズマ法を用いて積層形成する工程（ｂ）と、
この第２の層の上にラダー状の放電電極を用いるプラズマＣＶＤ法により５００℃以下の製膜プロセスを用いて多結晶シリコンからなる第３の層を積層形成する工程（ｃ）と、を具備することを特徴とする薄膜多結晶シリコンの製造方法。
【請求項２】
上記工程（ｂ）では、電子ビームのエネルギーを２０ｅＶ以上２００ｅＶ以下の範囲とし、基板の温度を５００℃以下とし、水素に対するシラン系ガスの流量比を０．５％以上２０％以下の範囲とし、圧力を０．５ｍＴｏｒｒ以上５０ｍＴｏｒｒ以下とすることを特徴とする請求項１記載の薄膜多結晶シリコンの製造方法。
【請求項３】
上記工程（ｃ）では、水素に対するシランＳｉＨ4の流量比を０．５％以上２０％以下の範囲とし、ラダー状の放電電極の放電周波数を５０ＭＨｚ以上３００ＭＨｚ以下の範囲とし、圧力を０．１Ｔｏｒｒ以上５Ｔｏｒｒ以下の範囲とし、基板の温度を５００℃以下とすることを特徴とする請求項１記載の薄膜多結晶シリコンの製造方法。
【請求項４】
ガラス、セラミックス、金属、透明導電膜又は金属若しくは合金を薄膜として表面に形成したガラス、透明導電膜又は金属若しくは合金を薄膜として表面に形成したセラミックス、および透明導電膜又は金属若しくは合金を薄膜として表面に形成した樹脂からなる群から選ばれた基板を化学蒸着、熱ＣＶＤ法、イオンプレーティング法、スパッタリング法などの製膜方法により金属、合金、金属酸化物およびシリコンのいずれかからなる結晶核下地層としての第１の層を前記基板上に積層形成する工程（ａ）と、
シリコンからなる結晶核層としての第２の層を前記第１の層の上に電子ビーム励起プラズマ法を用いて積層形成する工程（ｂ）と、
この第２の層の上にラダー状の放電電極を用いるプラズマＣＶＤ法により５００℃以下の製膜プロセスを用いて積層形成された膜厚０．５μｍ以上１０μｍ以下の多結晶シリコンからなり、発電層として用いられる第３の層を積層形成する工程（ｃ）と、を具備することを特徴とするシリコン系光電変換素子の製造方法。
【請求項５】
上記工程（ｂ）では、電子ビームのエネルギーを２０ｅＶ以上２００ｅＶ以下の範囲とし、基板の温度を５００℃以下とし、水素に対するシラン系ガスの流量比を.０．５％以上２０％以下の範囲とし、圧力を０．５ｍＴｏｒｒ以上５０ｍＴｏｒｒ以下とすることを特徴とする請求項４記載のシリコン系光電変換素子の製造方法。
【請求項６】
上記工程（ｃ）では、水素に対するシランＳｉＨ4の流量比を０．５％以上２０％以下の範囲とし、ラダー状の放電電極の放電周波数を５０ＭＨｚ以上３００ＭＨｚ以下の範囲とし、圧力を０．１Ｔｏｒｒ以上５Ｔｏｒｒ以下の範囲とし、基板の温度を５００℃以下とすることを特徴とする請求項４記載のシリコン系光電変換素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜多結晶シリコン、シリコン系光電変換素子、及びその製造方法に関する。
【０００２】
【従来の技術】
薄膜太陽電池や薄膜トランジスタの製造プロセスを簡素化するため、製造コストを低減化するため、および性能及び信頼性向上のために、薄膜多結晶シリコンがこれらのデバイスに採用されている。
【０００３】
薄膜多結晶シリコンは、ＣＶＤ法やスパッタリング法を用いて基板上に直接堆積させるか、又は同様のプロセスで一旦アモルファス膜を基板上に堆積させた後に熱アニールやレーザーアニールを行なうことによって結晶化して形成される。
【０００４】
【発明が解決しようとする課題】
しかし、前者の方法で形成された薄膜多結晶シリコンは、結晶化率が低く、結晶粒子が小さいので、半導体物性の重要なパラメータである移動度が単結晶のそれに比べると小さい。
【０００５】
一方、後者の方法で形成された薄膜多結晶シリコンは、結晶化率をある程度高くはできるが、高温の熱処理にさらされるためにガラス、セラミックス、金属、樹脂などの安価な基板上に形成することができない。ガラス等の安価な基板上に薄膜多結晶シリコンを製膜する場合は、少なくとも５５０℃以下の低温プロセスとする必要がある。
【０００６】
本発明は上記の課題を解決するためになされたものであって、ガラス、セラミックス、金属、樹脂などの安価な基板上に低温プロセスで結晶化率の高い薄膜多結晶シリコンを形成することができる薄膜多結晶シリコン、シリコン系光電変換素子、及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の参考例に係る薄膜多結晶シリコンは、ガラス、セラミックス、金属、透明導電膜又は金属若しくは合金を薄膜として表面に形成したガラス、透明導電膜又は金属若しくは合金を薄膜として表面に形成したセラミックス、および透明導電膜又は金属若しくは合金を薄膜として表面に形成した樹脂からなる群から選ばれた基板上に積層形成され、金属、合金、金属酸化物およびシリコンのいずれかからなる結晶核下地層としての第１の層と、この第１の層の上に電子ビーム励起プラズマ法を用いて積層形成され、シリコンからなる結晶核層としての第２の層と、この第２の層の上にラダー状の放電電極を用いるプラズマＣＶＤ法により５００℃以下の製膜プロセスを用いて積層形成された多結晶シリコンからなる第３の層と、を具備することを特徴とする。
【０００８】
第１の層（結晶核下地層）は、例えばＩＴＯのような透明導電膜からなり、化学蒸着法、熱ＣＶＤ法、イオンプレーティング法、スパッタリング法などの製膜方法を用いて形成される。
【０００９】
第２の層（結晶核層）は、その膜厚が１０ｎｍ以上で１０００ｎｍ以下であり、かつ体積結晶化率が７０％以上であり、かつ（２２０）面に優先的に配向していることが好ましい。ここで「結晶核層」とは、一部に非晶質のアモルファスを含む結晶を主体とする層を意味するものとする。
【００１０】
第３の層（多結晶シリコン膜）は、その体積結晶化率が７０％以上であり、かつ（２２０）面に優先的に配向していることが好ましい。
【００１１】
本発明に係る薄膜多結晶シリコンの製造方法は、ガラス、セラミックス、金属、透明導電膜又は金属若しくは合金を薄膜として表面に形成したガラス、透明導電膜又は金属若しくは合金を薄膜として表面に形成したセラミックス、および透明導電膜又は金属若しくは合金を薄膜として表面に形成した樹脂からなる群から選ばれた基板を化学蒸着、熱CVD法、イオンプレーティング法、スパッタリング法などの製膜方法により金属、合金、金属酸化物およびシリコンのいずれかからなる結晶核下地層としての第１の層を前記基板上に積層形成する工程（ａ）と、シリコンからなる結晶核層としての第２の層を前記第１の層の上に積層形成する工程（ｂ）と、この第２の層の上に５００℃以下の製膜プロセスを用いて多結晶シリコンからなる第３の層を積層形成する工程（ｃ）と、を具備することを特徴とする。
【００１２】
上記工程（ｂ）では電子ビーム励起プラズマ法を用いて第２の層となる結晶核層を形成し、かつ上記工程（ｃ）ではラダー状の放電電極を用いるプラズマＣＶＤ法を用いて第３の層となる多結晶シリコン層を形成する。
【００１３】
上記工程（ｂ）では、電子ビームのエネルギーを２０ｅＶ以上２００ｅＶ以下の範囲とし、基板の温度を５００℃以下とし、水素に対するシラン系ガスの流量比を.０．５%以上２０%以下の範囲とし、圧力を0.5mTorr以上50mTorr以下とすることが好ましい。
【００１４】
上記工程（ｃ）では、水素に対するシランＳｉＨ4の流量比を０．５％以上２０％以下の範囲とし、ラダー状の放電電極の放電周波数を５０ＭＨｚ以上３００ＭＨｚ以下の範囲とし、圧力を０．１Ｔｏｒｒ以上５Ｔｏｒｒ以下の範囲とし、基板の温度を５００℃以下とすることが好ましい。
【００１５】
本発明の参考例に係るシリコン系光電変換素子は、ガラス、セラミックス、金属、透明導電膜又は金属若しくは合金を薄膜として表面に形成したガラス、透明導電膜又は金属若しくは合金を薄膜として表面に形成したセラミックス、および透明導電膜又は金属若しくは合金を薄膜として表面に形成した樹脂からなる群から選ばれた基板上に積層形成され、金属、合金、金属酸化物およびシリコンのいずれかからなる結晶核下地層としての第１の層と、この第１の層の上に電子ビーム励起プラズマ法を用いて積層形成され、シリコンからなる結晶核層としての第２の層と、この第２の層の上にラダー状の放電電極を用いるプラズマＣＶＤ法により５００℃以下の製膜プロセスを用いて積層形成された膜厚０．５μｍ以上１０μｍ以下の多結晶シリコンからなり、発電層として用いられる第３の層と、を具備することを特徴とする。
【００１６】
本発明に係るシリコン系光電変換素子の製造方法は、ガラス、セラミックス、金属、透明導電膜又は金属若しくは合金を薄膜として表面に形成したガラス、透明導電膜又は金属若しくは合金を薄膜として表面に形成したセラミックス、および透明導電膜又は金属若しくは合金を薄膜として表面に形成した樹脂からなる群から選ばれた基板を化学蒸着、熱CVD法、イオンプレーティング法、スパッタリング法などの製膜方法により金属、合金、金属酸化物およびシリコンのいずれかからなる結晶核下地層としての第１の層を前記基板上に積層形成する工程（ａ）と、
シリコンからなる結晶核層としての第２の層を前記第１の層の上に積層形成する工程（ｂ）と、
この第２の層の上に５００℃以下の製膜プロセスを用いて積層形成された膜厚０．５μｍ以上１０μｍ以下の多結晶シリコンからなり、発電層として用いられる第３の層を積層形成する工程（ｃ）と、を具備することを特徴とする。
【００１７】
上記工程（ｂ）では電子ビーム励起プラズマ法を用いて第２の層となる結晶核層を形成し、かつ上記工程（ｃ）ではラダー状の放電電極を用いるプラズマＣＶＤ法を用いて第３の層となる多結晶シリコン層を形成する。
【００１８】
上記工程（ｂ）では、電子ビームのエネルギーを２０ｅＶ以上２００ｅＶ以下の範囲とし、基板の温度を５００℃以下とし、水素に対するシラン系ガスの流量比を.０．５%以上２０%以下の範囲とし、圧力を0.5mTorr以上50mTorr以下とすることが好ましい。
【００１９】
上記工程（ｃ）では、水素に対するシランＳｉＨ4の流量比を０．５％以上２０％以下の範囲とし、ラダー状の放電電極の放電周波数を５０ＭＨｚ以上３００ＭＨｚ以下の範囲とし、圧力を０．１Ｔｏｒｒ以上５Ｔｏｒｒ以下の範囲とし、基板の温度を５００℃以下とすることが好ましい。
【００２０】
【発明の実施の形態】
以下、添付の図面を参照して本発明の種々の好ましい実施の形態について説明する。
【００２１】
図１０に示すように、本発明で製造される薄膜多結晶シリコンでは、基板２０上に結晶核下地層５１、結晶核層５２、多結晶シリコン層５３が順次積層されている。
【００２２】
第１の層５１（結晶核下地層）は、化学蒸着法、熱ＣＶＤ法、イオンプレーティング法、スパッタリング法などにより結晶核層５２の下地層として基板２０上に形成され、例えばＩＴＯのような透明導電膜からなる。
【００２３】
第２の層５２（結晶核層）は、電子ビーム励起プラズマ法により結晶核下地層５１の上に形成され、その膜厚が１０ｎｍ以上で１０００ｎｍ以下であり、かつ体積結晶化率が７０％以上であり、かつ（２２０）面に優先的に配向している。
【００２４】
第３の層５３（多結晶シリコン層）は、ラダー状電極を有するプラズマＣＶＤ法により形成され、その体積結晶化率が７０％以上であり、かつ（２２０）面に優先的に配向している。
【００２５】
（第２層の製造方法）
図１に第２層となる初期核層（結晶核層）の製膜に用いた電子ビーム励起プラズマ装置（以下、装置Ａという）の断面図を示す。装置Ａは電子ビームが水平方向に射出される方式であり、一方端側に放電室１を規定する放電チャンバ１ａを、他方端側に製膜室１７を規定するプロセスチャンバ２８Ａを、中間に中間室２を規定する中間チャンバ２ａおよび電子加速室３を規定する加速チャンバ３ａを備えている。
【００２６】
放電室１内には熱フィラメント４および熱電子放出板５が対向して設けられている。熱フィラメント４と熱電子放出板５とには電源１４の回路が接続されている。放電室１内にガス供給路１０を介して放電ガスを導入するとともに、熱フィラメント４と熱電子放出板５との間に電源１４から給電すると、両者間に放電プラズマ１３が生成されるようになっている。
【００２７】
放電室１と中間室２との間には絶縁体６で絶縁された電極７が挿入され、電極７の中央孔１２ａを介して両室１，２は連通している。電極７により放電プラズマ１３の中から電子が引き出され、電子は中央孔１２ａを通って中間室２に導かれるようになっている。中間室２と加速室３との間には絶縁体６で絶縁された電極８が挿入され、電極８の中央孔１２ｂを介して両室２，３は連通している。さらに、加速室３と製膜室１７との間には絶縁体６で絶縁された電極９が挿入され、電極９の中央孔１２ｃを介して両室３，１７は連通している。熱電子放出板５と電極７との間の回路には電源１５が設けられ、電極８と電極９との間の回路には電源１６が設けられている。
【００２８】
加速室３の側面部には差動排気路１１が開口し、加速室３の内圧が中間室２の内圧より低くなるように差動排気されるようになっている。加速室３の入口側電極８および出口側電極９はコイル２３によりそれぞれ取り囲まれ、加速された電子ビームを収束させるための磁場が形成されるようになっている。
【００２９】
製膜室１７内にはチャックヒータ２１および２つのカスプ磁場形成用コイル２４ａ，２４ｂが設けられている。チャックヒータ２１は基板２０を保持し加熱するためのものであり、このチャックヒータ２１に保持された基板２０を上方および下方から挟むように１対のコイル２４ａ，２４ｂが配置されている。
【００３０】
主排気路１８Ａおよび原料ガス供給路１９が製膜室１７にそれぞれ連通している。主排気路１８Ａは、チャンバ２８Ａの後面部にて開口し、図示しない真空排気ポンプの吸込口に連通している。原料ガス供給路１９は、チャンバ２８Ａの側面部にて開口し、図示しないガスドーザーおよびガス供給源にそれぞれ連通している。ガスドーザーは基板２０に向けて原料ガスを均一に供給するための整流板を備えている。なお、チャンバ２８Ａはアース２６に接続されている。
【００３１】
製膜室１７内に原料ガスを供給しながら図示しない電極に給電し、電子ビームを打ち込むと、プラズマ２２が生成され、コイル２４ａ，２４ｂに通電すると、図４に示すようにカスプ磁場が形成される。このカスプ磁場は、図４中に矢印で示すように生成プラズマ２２に作用してプラズマ２２を製膜室１７内に封じ込め、プラズマ２２中の活性種の基板２０に対するデポジットを促進させる。
【００３２】
次に、第２層となる結晶核層（初期核層）の製膜方法について述べる。
【００３３】
装置Ａの放電室１に設けた熱フィラメント４にフィラメント電源１４によって電力を供給し、熱電子放出板５から電子を放出させる。放電電極７に放電電源１５によって印加した電圧によってガス供給口１０から導入されたガスをプラズマ１３として放電させる。放電電極７に印加された放電電源１５によって中間室２に引き出された電子ビーム１２は中間電極８および加速電源１６によって電圧の印加された加速電極９によって加速されて製膜室１７に導入される。このとき、放電室１に供給されたガスは、差動排気路１１を介して製膜室１７での製膜に影響しない程度に真空排気される。製膜室１７に導入された電子ビーム１２は、高エネルギであるので原料ガス１９を励起して多数のラジカル水素Ｈ＊を発生させる。この結果、製膜室１７内に高密度のガスプラズマ２２が生成される。
【００３４】
製膜室１７内には基板ヒータ２１により加熱された基板２０が設置してあり、原料ガスプラズマ２２によって下地層５１（第１層）上に初期核層５２（第２層）が製膜される。原料ガス１９は主排気路１８Ａを介して製膜室１７から排気される。また、製膜室１７内あるいは製膜室１７の外側にはカスプ磁場２４を設置することにより、基板２０表面付近に原料ガスプラズマ２２を高密度に閉じ込めることができる。
【００３５】
図３に従来から用いられている汎用の電子ビーム励起プラズマ装置（以下、装置Ｃという）の断面図を示す。装置Ｃは電子ビームが垂直方向に射出される方式の装置であり、熱電子を上方から加速させて下方の処理室１７に打ち込むようになっている。この従来装置Ｃにおいて電子ビーム１２は製膜室１７内に設置された基板２０の表面に対して垂直方向に入射してもよいとされていた。しかしながら、従来装置Ｃにおいて電子ビーム１２を基板２０に垂直に入射させた場合には、基板２０の表面が負電位に帯電し、電子ビーム１２によって励起された原料ガスプラズマ２２内に発生した正イオンが基板２０表面に高いエネルギーで入射して膜質を劣化させることが判明した。
【００３６】
これに対して、本発明に用いる装置Ａでは製膜室１７内に入射した電子ビーム１２に対して基板２０を水平方向に設置することにより、基板２０表面が負電位に帯電することを防止し、原料ガスプラズマ２２内に発生した正イオンによる初期核層の膜質を向上させることができる。
【００３７】
また、装置Ｃを用いる従来法では基板２０の設置方向については規定されていなかったが、基板２０表面を上向きに設置した場合に原料ガスプラズマ２２内で発生するパーティクルが製膜中に基板２０表面に堆積してしまい膜質を劣化させる問題があった。これに対して、装置Ａのように基板２０表面を下向きになるように設置することにより製膜中にパーティクルが堆積することを抑制することができる。
【００３８】
本発明の効果は、図２に示す他の実施形態の電子ビーム励起プラズマ装置（以下、装置Ｂという）においても実現することができる。この装置Ｂは、電子ビーム１２の入射軸に対して垂直に取り付けられ、アース２６に接地された遮蔽板２５を備えている。このような遮蔽板２５により電子ビーム１２が基板２０表面へ直接入射しないようにし、基板２０を鉛直方向に設置して表面へのパーティクルの堆積を抑制することができる。
【００３９】
次に、上記の装置Ａおよび装置Ｂを用いて本発明の薄膜を形成するときの製膜条件についてそれぞれ説明する。
【００４０】
製膜室１７に導入する原料ガスとしてはＳｉＨ4、Ｓｉ2Ｈ6等のシラン系ガスあるいは、ＳｉＦ4、ＳｉＨ2Ｃｌ2等のハロシラン系ガスあるいはこれらのガスを水素もしくは水素と希ガスの混合ガスで希釈したものを用いることができる。また同時にＢ2Ｈ6、ＰＨ3、ＡｓＨ3等のガスを俳給することによりｐ型あるいはｎ型の膜を形成することも可能である。原料ガスは製膜室１７内に０．５〜５０ｍＴｏｒｒの圧力範囲で供給する。基板２０にはガラス、セラミックス、金属、透明導電膜又は金属若しくは合金を薄膜として表面に形成したガラス、透明導電膜又は金属若しくは合金を薄膜として表面に形成したセラミックス、および透明導電膜又は金属若しくは合金を薄膜として表面に形成した樹脂からなる群から選ばれた基板を用いることができる。
【００４１】
熱フィラメント４としてタングステンフィラメント等の高融点金属、熱電子放出板５としてはＬａＢ6板等を用いることができる。ガス供給口１０から供給するガスとしてＡｒガスを０．５〜１０ｓｃｃｍの流量で放電室１内の圧力が１×１０-3Ｔｏｒｒ以下となるように供給してプラズマ１３を発生させる。放電電極７に印可する放電電源１５としては放電電流値が５〜１００Ａとなるように設定する。加速電極９に印加する加速電源１６は３０〜２００Ｖである。これにより、電子ビーム１２を放電電流にほぼ等しい５〜１００Ａの範囲で製膜室１７に入射させることができる。このとき加速電源１６を５０Ｖ〜１５０Ｖとすると、原料ガスの励起効率が向上し、高密度プラズマを発生させることができるのでより好ましい。
【００４２】
ヒータ２１によって基板２０を１５０℃から５００℃までの範囲の温度域に加熱する。結晶化率７０％以上、（２２０）配向膜を得るためには、より好ましくは２００℃〜５００℃の範囲の温度域に加熱することが望ましい。
【００４３】
カスプ磁楊２４によって発生させる磁場はカスプ磁場とし、図４に示すような磁場を発生させるようにすることにより原料ガスプラズマ２２を空間的に閉じ込めることが可能である。
【００４４】
（実施例）
表１に実施例および比較例の製膜条件をそれぞれ示す。実施例１〜５は装置Ａ（図１）を用いた製膜条件に、実施例６〜１０は装置Ｂ（図２）を用いた製膜条件に、比較例１〜３は装置Ｃ（図３）を用いた製膜条件にそれぞれ該当する。チャンバ内圧を１６ｍＴｏｒｒに、シランガス流量を３ｓｃｃｍに、水素流量を８０ｓｃｃｍにそれぞれ設定し、基板温度を１８０℃，２７０℃，４０５℃に様々に変えるとともに、加速電圧を５０Ｖ，１００Ｖ，１５０Ｖに種々変えて実施した。
【００４５】
次に、図５〜図９及び表２をそれぞれ参照して上記の実施例１〜１０および比較例１〜３に対する膜質評価について述べる。
【００４６】
図５は、横軸に基板温度（℃）をとり、縦軸にラマン比（ｌｃ／ｌａ）をとって、各装置Ａ，Ｂ，Ｃにおける両者の相関について示す特性線図である。図中にて菱形は装置Ａにより製膜した薄膜の結果を、四角は装置Ｂにより製膜した薄膜の結果を、三角は装置Ｃにより製膜した薄膜の結果をそれぞれ示す。
【００４７】
ここで「ラマン比」とは、製膜した膜のラマン分光測定結果の５２０ｃｍ-1および４８０ｃｍ-1の分光強度の比を示し、膜の結晶化率の高さに対応する。図から明らかなように、装置Ｃで製膜した膜のラマン比は基板温度に拘わりなく低い値となるが、装置Ａ，Ｂで製膜した膜のラマン比は基板温度が１８０℃から２７０℃〜４０５℃の温度域に上昇するにともない急激に増大した。
【００４８】
図６は、横軸に基板温度（℃）をとり、縦軸に結晶粒径（ｎｍ）をとって、各装置Ａ，Ｂ，Ｃにおける両者の相関について示す特性線図である。図中の図形記号は図５と同様である。図から明らかなように、装置Ｃで製膜した膜の結晶粒径は基板温度に拘わりなく小さいが、装置Ａ，Ｂで製膜した膜の結晶粒径は基板温度が１８０℃から２７０℃〜４０５℃の温度域に上昇するにともない急激に増大した。
【００４９】
図７は、横軸に加速電圧（Ｖ）をとり、縦軸にラマン比（ｌｃ／ｌａ）をとって、各装置Ａ，Ｂ，Ｃにおける両者の相関について示す特性線図である。図中の図形記号は図５と同様である。図から明らかなように、装置Ｃで製膜した膜のラマン比は加速電圧に拘わりなく低い値となるが、装置Ａ，Ｂで製膜した膜のラマン比は加速電圧が５０Ｖから１００Ｖ〜１５０Ｖに上昇するにともない急激に増大した。
【００５０】
図８は、横軸に加速電圧（Ｖ）をとり、縦軸に結晶粒径（ｎｍ）をとって、各装置Ａ，Ｂ，Ｃにおける両者の相関について示す特性線図である。図中の図形記号は図５と同様である。図から明らかなように、装置Ｃで製膜した膜の結晶粒径は加速電圧に拘わりなく小さいが、装置Ａ，Ｂで製膜した膜の結晶粒径は加速電圧が５０Ｖから１００Ｖ〜１５０Ｖに上昇するにともない急激に増大した。
【００５１】
図９の（ａ）は装置Ｃを用いる従来方法により製膜された膜表面の電子顕微鏡写真を示す図、（ｂ）は装置Ａ，Ｂを用いる本発明方法により製膜された膜表面の電子顕微鏡写真を示す図である。両図を比較してみると、従来の膜は凹凸状の表面欠陥が多いのに対して、本発明の膜は欠陥の無い均一な表面となることが判明した。
【００５２】
【表１】
0004813637.tif 000002
【００５３】
【表２】
0004813637.tif 000003
【００５４】
（第３層の製膜方法）
次に、第３層となる薄膜多結晶シリコン５３の製膜方法について述べる。
【００５５】
図１１および図１２に第３層となる薄膜多結晶シリコンの製膜に用いた装置の構成図を示す。
【００５６】
図１１に示すように、装置Ｅは、真空容器３０、ガス混合箱３５、基板ヒータ３１、放電用電極３８、及び真空ポンプ３４等を備えている。基板２０は、製膜面を下にして基板ヒータ３１に密着して配置される構造となっている。放電用電極として後述のラダー電極を用いた。
【００５７】
図１２に示すように、ラダー電極３８は、基板ヒータ３１と対峙する位置に配置され、同軸ケーブル４１を介してインピーダンス整合器３９及び高周波電源４１が接続されている。ラダー電極３８は、直径４〜１２ｍｍ程度のステンレス製の線材をはしご状に組み合わせた構造である。ラダー電極３８は、容量結合型放電と誘導結合型放電の双方の特性を兼ね備えている点に特徴がある。また、従来から用いられている平行平板型電極と比べて、ラダー電極３８は開口部が広く、原料ガス流れの制御性に優れていることも特徴の１つである。
【００５８】
（実施例）
次に、実施例について説明する。本実施例では基板としてガラス基板を用いた。本発明の効果は、ガラス基板に限定されるものではなく、金属、セラミックス等からなる他の基板でも同様の効果を生じる。
【００５９】
ガラス基板２０上に第１の層５１（結晶核下地層）及び第２の層５２（結晶核層）を形成した基板を、図１１に示すように、製膜面を下にして基板ヒータ３１に密着するように設置した。その後、真空ポンプ３４により、ステンレス製の真空容器３０内を５×１０-7Ｔｏｒｒまで排気した。
【００６０】
製膜用の原料ガスとして、シランＳｉＨ4及び水素Ｈ2を用いた。シランＳｉＨ4及び水素Ｈ2を原料ガス導入管３６を介してガス混合箱３５に導入した。シランＳｉＨ4及び水素Ｈ2の流量は、図示しないマスフローコントローラにより制御されており、各々７ｓｃｃｍと３００ｓｃｃｍに設定した。シランＳｉＨ4及び水素Ｈ2の流量は、記述した値に限定されるものではなく、水素Ｈ2に対するＳｉＨ4の流量が０．５〜２０原子％の範囲において、本発明の効果が生じる。水素Ｈ2に対するＳｉＨ4の流量が０．５原子％以下の場合は、薄膜多結晶シリコンは成長するものの、製膜速度が小さく、生産性が向上しないという問題を生じる。また、水素Ｈ2に対するＳｉＨ4の流量が２０％以上の場合は、水素ラジカルの発生量が少ないため薄膜多結晶シリコンが成長せず、アモルファスシリコンが製膜されるという問題がある。
【００６１】
第３層製膜中の圧力（製膜室の内圧）は、図示しない圧力調整弁によって制御されており、本実施例ではこれが１．５Ｔｏｒｒになるように設定した。圧力調整と併行して、基板ヒータに所定量の電力を投入し、基板表面温度が４００℃になるように制御した。１．５Ｔｏｒｒに圧力を調整した後、基板ヒータに電力を投入した状態で、所定時間保持し、基板表面温度を安定させた。続いて、高周波電源から周波数１００ＭＨｚの高周波電力をラダー電極３８に供給した。次いで、インピーダンス整合器３９を調整し、反射電力を低減させ、ラダー電極３８と基板２０との間にプラズマを発生させ、基板２０上に薄膜多結晶シリコンを製膜した。所定時間製膜後、基板ヒータ３１の電力を下げ、基板２０を室温程度まで冷却した後に、容器３０内から基板２０を取り出した。
【００６２】
第３層製膜中の圧力は、１．５Ｔｏｒｒのみに限定されるものではなく、下記の範囲内で種々変更可能であり、同様の効果を得ることができる。また、他の製膜条件も上記のみに限定されるものではなく、下記の範囲内で種々変更可能であり、同様の効果を得ることができる。
【００６３】
製膜圧力（Ｔｏｒｒ）；０.１〜５.０
ＳｉＨ4／Ｈ2流量比（％）  ；０.５〜２０
基板温度（℃）      ；１００〜５００
電源周波数（ＭＨｚ）；５０〜３００
製膜条件を上記の範囲とした理由について説明する。
【００６４】
製膜圧力が０．１Ｔｏｒｒを下回ると、製膜速度が極めて小さくなり、生産性が向上しないので、圧力の下限値は０．１Ｔｏｒｒとする。一方、製膜圧力が５Ｔｏｒｒを上回ると、製膜中に気相中で微少なパーティクルを生じやすくなるとともに、局所的な異常放電が発生しやすくなり、膜の品質が低下するので、圧力の上限値は５Ｔｏｒｒとする。
【００６５】
製膜時の基板表面温度が１００℃を下回ると、成長表面に吸着した活性種の表面拡散が促進されないため、核形成が進まず、薄膜多結晶シリコンが成長しなくなるので、基板表面温度の下限値は１００℃とする。一方、基板表面温度が５００℃を上回ると、成長表面からの水素の脱離が活発となり、表面の未結合手が増加して、活性種の表面拡散が促進されなくなり、膜中の欠陥が増加するので、基板表面温度の上限値は５００℃とする。また、製膜時の温度を高く設定しすぎると、使用可能な基板が耐熱性の高い材料のみに限られてしまうことも温度の上限値の理由となる。
【００６６】
高周波電源の周波数が５０ＭＨｚを下回ると、周波数の２乗に比例してプラズマ密度は低下するためにプラズマ中で励起される水素ラジカルの数が不足し、薄膜多結晶シリコンの成長が促進されなくなるので、周波数の下限値は５０ＭＨｚとする。一方、電源の周波数が３００ＭＨｚを上回ると、放電電極内での電圧分布が不均一となり、膜厚及び膜質均一性が著しく低下するので、周波数の上限値は３００ＭＨｚとする。
【００６７】
上記の製膜条件で生成したプラズマは、極めて安定しており、入射電力及び反射電力の時間的変化はほとんど認められなかった。
【００６８】
【発明の効果】
本発明によれば、ガラス、セラミックス、金属、樹脂などの安価な基板上に低温プロセスで結晶化率の高い薄膜多結晶シリコンを形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る製造装置の内部透視断面図。
【図２】本発明の第２の実施形態に係る製造装置の内部透視断面図。
【図３】従来装置の内部透視断面図。
【図４】カスプ磁界を形成する一対のリング電極を切り欠いて示す斜視図。
【図５】各装置における基板温度とラマン比との相関を示す特性線図。
【図６】各装置における基板温度と結晶粒径（ｎｍ）との相関を示す特性線図。
【図７】各装置における加速電圧とラマン比との相関を示す特性線図。
【図８】各装置における加速電圧と結晶粒径（ｎｍ）との相関を示す特性線図。
【図９】（ａ）は従来方法により製膜された膜表面の電子顕微鏡写真、（ｂ）は本発明方法により製膜された膜表面の電子顕微鏡写真。
【図１０】本発明方法を用いて製造された薄膜多結晶シリコンの概要を示す縦断面図。
【図１１】薄膜多結晶シリコンの製膜に用いた装置を示す内部透視断面図。
【図１２】図１１の製膜装置の一部を示す平面模式図。
【符号の説明】
１…放電室、１ａ…放電チャンバ、
２…中間室、２ａ…中間チャンバ、
３…電子加速室、３ａ…加速チャンバ、
４…熱フィラメント、
５…熱電子放出板、
６…絶縁板、
７…放電電極、
８…中間電極、
９…加速電極、
１０…ガス供給路、
１１…差動排気路、
１２ａ，１２ｂ，１２ｃ…電子ビーム通路（電極の孔）、
１３…プラズマ、
１４，１５，１６…電源、
１７…製膜室、
１８Ａ，１８Ｂ，１８Ｃ…主排気路、
１９…原料ガス供給路、
２０…基板、
２１…ヒータ、
２２…プラズマ、
２３…電子ビーム収束磁場形成用コイル、
２４ａ，２４ｂ…カスプ磁場形成用コイル、
２５…遮蔽板、
２６…アース、
２７…カスプ磁場、
２８Ａ，２８Ｂ，２８Ｃ…プロセスチャンバ、
３０…真空容器、
３１…ヒータ、
３２…製膜室、
３３…排気路、
３４…真空ポンプ、
３５…ガス混合箱、
３６…ガスノズル、
３７…原料ガス供給源、
３８…ラダー電極、
３９…インピーダンス整合器、
５１…結晶核下地層、
５２…結晶核層、
５３…薄膜多結晶シリコン層。
【図１】
0004813637.tif 000004
【図２】
0004813637.tif 000005
【図３】
0004813637.tif 000006
【図４】
0004813637.tif 000007
【図５】
0004813637.tif 000008
【図６】
0004813637.tif 000009
【図７】
0004813637.tif 000010
【図８】
0004813637.tif 000011
【図９】
0004813637.tif 000012
【図１０】
0004813637.tif 000013
【図１１】
0004813637.tif 000014
【図１２】
0004813637.tif 000015