(57)【特許請求の範囲】
【請求項１】
複数のデータ線および走査線の交点にそれぞれ配置された画素回路を備える光検出装置であって、
第１モードにおいてアクティブとなり、各画素回路の光検出素子に流れる光電流によって容量を充放電し、得られた電圧をソースフォロアアンプによって増幅して出力する第１検出回路と、
第２モードにおいてアクティブとなり、前記光検出素子に流れる光電流によって所定の蓄積時間、容量を充放電し、前記容量に蓄えられた電荷を出力する第２検出回路と、
前記データ線ごとに設けられ、前記第１モードにおいて、前記第１検出回路から出力される電圧を所定の増幅率で増幅し、前記第２モードにおいて、前記第２検出回路から出力される電荷を、電圧に変換する出力アンプと、
を備え、
各画素回路に含まれる光検出素子の受光量に応じて、前記第１、第２モードを切り替え、前記第１モードにおいて、受光量に応じて前記増幅率を制御し、前記第２モードにおいて、蓄積時間を制御することを特徴とする光検出装置。
【請求項２】
前記第１、第２モードの切り替えならびに、前記第１モードにおける前記増幅率および前記第２モードにおける前記蓄積時間の制御を、画素ごとの光検出に先立って実行することを特徴とする請求項１に記載の光検出装置。
【請求項３】
前記受光量が、所定のしきい値より低いとき前記第１モードで、前記所定のしきい値より高いとき前記第２モードで動作することを特徴とする請求項１または２に記載の光検出装置。
【請求項４】
前記第１モードにおいて、前記受光量が小さくなるに従い、前記増幅率を高く設定することを特徴とする請求項１から３のいずれかに記載の光検出装置。
【請求項５】
前記第２モードにおいて、前記受光量が大きくなるに従い、前記蓄積時間を短く設定することを特徴とする請求項１から３のいずれかに記載の光検出装置。
【請求項６】
前記第１、第２モードの切り替えならびに、前記第１モードにおける前記増幅率および前記第２モードにおける前記蓄積時間の制御を、各画素が接続されるデータ線の電位に応じて実行することを特徴とする請求項１から５のいずれかに記載の光検出装置。
【請求項７】
前記第１、第２モードの切り替えならびに、前記増幅率および前記蓄積時間の制御を実行するモード制御回路を、前記データ線ごとに備え、当該モード制御回路は、前記データ線の電位に応じて、前記第１、第２モードの切り替えならびに前記増幅率および前記蓄積時間の制御を実行することを特徴とする請求項６に記載の光検出装置。
【請求項８】
前記モード制御回路は、
前記データ線の電位を、所定の第１しきい値電圧と比較する第１コンパレータと、
前記データ線の電位を、所定の第２しきい値電圧と比較する第２コンパレータと、
を含み、
前記第１コンパレータの出力に応じて前記第１、第２モードを切り換えるとともに、前記第２コンパレータの出力に応じて、前記増幅率を切り換えることを特徴とする請求項７に記載の光検出装置。
【請求項９】
前記出力アンプは、
一の入力端子に所定の基準電圧が入力され、他の入力端子に、前記第１検出回路または、前記第２検出回路の出力信号が入力された演算増幅器を含み、
画素ごとの光検出に先立って、前記所定の基準電圧を、前記第２検出回路を介して前記容量に印加することにより、前記容量を初期化することを特徴とする請求項１または２に記載の光検出装置。
【請求項１０】
前記第１モードと第２モードの切り替えに応じて、前記所定の基準電圧を切り換えることを特徴とする請求項９に記載の光検出装置。
【請求項１１】
複数のデータ線および走査線の交点にそれぞれ配置された画素回路を備える光検出装置であって、
各画素回路は、
光検出素子と、
前記光検出素子に流れる光電流によって容量を充放電し、得られた電圧をソースフォロアアンプによって増幅してデータ線に出力する第１検出回路と、
前記光検出素子に流れる光電流によって容量を充放電し、前記容量に蓄えられた電荷をデータ線を介して出力する第２検出回路と、
を含み、前記第１検出回路がアクティブとなる第１モードと、前記第２検出回路がアクティブとなる第２モードが切り替え可能に構成され、
本装置はさらに、
前記データ線ごとに設けられ、前記第１モードにおいて、前記第１検出回路から出力される電圧を増幅し、前記第２モードにおいて、前記第２検出回路から出力される電荷を、電圧に変換する出力アンプと、
前記データ線ごとに設けられ、接続される画素回路に含まれる光検出素子の受光量に応じて、前記画素回路および前記出力アンプの動作モードを切り換えるモード制御回路と、
を備えることを特徴とする光検出装置。
【請求項１２】
前記第１検出回路は、
前記光検出素子の一端がゲート端子に接続された増幅トランジスタと、
前記増幅トランジスタのソース端子と、画素回路が接続されるデータ線の間に設けられた第１スイッチトランジスタと、
を含み、
前記第２検出回路は、
前記光検出素子の一端から、画素回路が接続されるデータ線に至る経路上に設けられた第２スイッチトランジスタを含み、
前記第１スイッチトランジスタは、前記第１モードにおいてオンし、前記第２スイッチトランジスタは、前記第２モードにおいてオンすることを特徴とする請求項１１に記載の光検出装置。
【請求項１３】
前記出力アンプは、
第１、第２入力端子を備え、前記第２入力端子に所定の基準電圧が印加された演算増幅器と、
前記演算増幅器の前記第１入力端子と、前記データ線との間に直列に設けられた入力キャパシタおよび第３スイッチトランジスタと、
オン状態において、前記入力キャパシタおよび前記第３スイッチトランジスタをバイパスする第４スイッチトランジスタと、
前記演算増幅器の出力端子と、前記第１入力端子との間に設けられた帰還キャパシタと、
前記帰還キャパシタと並列な帰還経路に設けられた第５スイッチトランジスタと、
を含み、
前記第１モードにおいて、前記第１検出回路から出力される電圧を、前記入力キャパシタと前記帰還キャパシタの容量の比で定まる増幅率にて増幅し、
前記第２モードにおいて、前記第２検出回路から出力される電荷を、前記帰還キャパシタに転送して電圧に変換することを特徴とする請求項１１または１２に記載の光検出装置。
【請求項１４】
前記帰還キャパシタは、可変容量であって、前記モード制御回路は、前記光検出素子の受光量に応じて、帰還キャパシタの容量値を切り換えることを特徴とする請求項１３に記載の光検出装置。
【請求項１５】
前記モード制御回路は、前記第２モードにおいて、前記光電流によって前記容量を充放電する蓄積時間を、前記光検出素子の受光量に応じて変化させることを特徴とする請求項１１または１２に記載の光検出装置。
【請求項１６】
前記増幅トランジスタのソース端子に接続される負荷回路は、前記データ線ごとに前記画素回路の外部に設けられることを特徴とする請求項１２に記載の光検出装置。
【請求項１７】
前記負荷回路は、
前記データ線と、電位の固定された端子間に設けられ、前記第１モードにおいてオン、前記第２モードにおいてオフとされるトランジスタを含むことを特徴とする請求項１６に記載の光検出装置。
【請求項１８】
前記モード制御回路は、
接続されるデータ線の電位をモニタし、当該データ線の電位に応じて、前記第１、第２モードを切り換えることを特徴とする請求項１１から１７のいずれかに記載の光検出装置。
【請求項１９】
前記モード制御回路は、
前記データ線の電位を、所定のしきい値電圧と比較するコンパレータを含み、当該コンパレータの出力信号に応じて、前記第１、第２モードを切り換えることを特徴とする請求項１８に記載の光検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサをはじめとする光検出装置に関する。
【背景技術】
【０００２】
近年、デジタルスチルカメラや、デジタルビデオカメラなどをはじめとする多くの撮像装置に、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）や、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサが利用されている。
ＣＭＯＳイメージセンサを採用するメリットとしては、一般のチップと同じ製造ラインが使え、周辺機能と合わせたワンチップ化も可能である点、ＣＣＤよりも低電圧で駆動可能であって、消費電力がＣＣＤに比べて低い点が挙げられる。【０００３】
ＣＭＯＳセンサの各画素は、1つのフォトダイオードとＭＯＳＦＥＴを使ったスイッチを含んで構成される。すなわち、マトリクス状に並んだフォトダイオードそれぞれに、スイッチを取り付けた構造になっており、このスイッチを次々に切り替えて、１画素ずつ電荷を読み出していく。たとえば、非特許文献１には、このようなＣＭＯＳイメージセンサの画素回路が記載されている。【０００４】
図１は、従来のＣＭＯＳイメージセンサの画素回路２００の構成を示す回路図である。この画素回路２００は、フォトダイオードＰＤ、リセットトランジスタＭ１１、増幅トランジスタＭ１２、出力トランジスタＭ１３を備える。リセットトランジスタＭ１１、増幅トランジスタＭ１２、出力トランジスタＭ１３は、いずれもＮチャンネルＭＯＳＦＥＴである。電源電圧Ｖｄｄと接地電圧ＧＮＤ間には、リセットトランジスタＭ１１、フォトダイオードＰＤが直列に接続される。リセットトランジスタＭ１１は、ソース端子がフォトダイオードＰＤに接続され、ドレイン端子には電源電圧Ｖｄｄが印加されている。リセットトランジスタＭ１１のゲート端子には、リセット信号ＲＳＴが入力される。【０００５】
リセットトランジスタＭ１１と接続されるフォトダイオードＰＤのカソード端子は、増幅トランジスタＭ１２のゲート端子に接続される。増幅トランジスタＭ１２は、ドレイン端子に電源電圧Ｖｄｄが印加され、ソース端子は出力トランジスタＭ１３のドレイン端子と接続されたソースフォロアアンプとして機能する。出力トランジスタＭ１３のソース端子は、ＣＭＯＳイメージセンサの各列毎に設けられたデータ線ＬＤに接続される。【０００６】
このように構成された画素回路２００において、リセットトランジスタＭ１１のゲート端子に入力されたリセット信号ＲＳＴがハイレベルになると、リセットトランジスタＭ１１がオンし、フォトダイオードＰＤに電源電圧Ｖｄｄが印加され、カソード端子が電源電圧Ｖｄｄで充電される。つぎに、リセットトランジスタＭ１１をオフする。この状態において、フォトダイオードＰＤに光が当たると、光電流が流れ、フォトダイオードＰＤのカソード端子に蓄えられた電荷が放電する。このとき、フォトダイオードＰＤのカソード端子の電圧は、光強度および蓄積時間に応じて変化する。増幅トランジスタＭ１２は、フォトダイオードＰＤのカソード端子の電圧を出力する。【０００７】
所定の蓄積時間経過後、選択信号ＳＥＬをハイレベルとすることにより、出力トランジスタＭ１３がオンし、データ線ＬＤに、フォトダイオードＰＤの受光量に応じた電圧が出力され、外部回路で各画素回路における受光量を読み出すことができる。
【非特許文献１】池辺他，「ＣＭＯＳイメージセンサに適した機能的リセット方式の検討」，信学技報，社団法人電子情報通信学会，２００３年９月，第１０３巻，第２９８号，ｐ．１９−２４
【特許文献１】特開２００１−１９７３６２号公報
【特許文献２】特開２００４−３６３６６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ここで、図１に記載の従来のＣＭＯＳセンサの画素回路のダイナミックレンジについて検討する。上述のように、画素ごとの受光量を検出する際には、フォトダイオードＰＤを電源電圧Ｖｄｄで充電し、露光期間においてフォトダイオードＰＤのカソード端子に蓄えられた電荷を放電し、残存電荷量を電圧変換して受光量を測定している。したがって、フォトダイオードＰＤに強い光が入射し、蓄積時間内に残存電荷量が０となると、画素回路２００は、フォトダイオードＰＤに入射した光量を検出できなくなってしまう。【０００９】
逆に、蓄積時間を短くすると、残存電荷量が０とならないため、強い光は検出できるが、この状態で弱い光が入射した場合に、検出できなくなってしまう。このように、従来の画素回路２００においては、フォトダイオードＰＤのカソード端子にリセット状態で蓄えられる初期電荷量によってダイナミックレンジが制限される。従来においては、特許文献１、あるいは特許文献２に記載されるように、対数変換、あるいは蓄積時間および増幅率を変化させて、ダイナミックレンジを拡大する手法がとられていた。【００１０】
しかしながら、図１に示すような、いわゆるアクティブピクセルセンサとよばれる回路形式において、蓄積時間を変化させる場合、最短蓄積時間が短くなればなるほど、回路をより高速に動作させるため消費電力が増大するという問題がある。増幅率を変化させる場合、増幅率を高く設定するためには回路規模の増大は避けられない。【００１１】
本発明はこうした状況に鑑みてなされたものであり、その目的は、ダイナミックレンジを拡大した光検出装置の提供にある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明のある態様は、複数のデータ線および走査線の交点にそれぞれ配置された画素回路を備える光検出装置に関する。この光検出装置は、第１モードにおいてアクティブとなり、各画素回路の光検出素子に流れる光電流によって容量を充放電し、得られた電圧をソースフォロアアンプによって増幅して出力する第１検出回路と、第２モードにおいてアクティブとなり、光検出素子に流れる光電流によって所定の蓄積時間、容量を充放電し、容量に蓄えられた電荷を出力する第２検出回路と、データ線ごとに設けられ、第１モードにおいて、第１検出回路から出力される電圧を所定の増幅率で増幅し、第２モードにおいて、第２検出回路から出力される電荷を、電圧に変換する出力アンプと、を備える。各画素回路に含まれる光検出素子の受光量に応じて、第１、第２モードを切り替え、第１モードにおいて、受光量に応じて増幅率を制御し、第２モードにおいて、蓄積時間を制御する。【００１３】
この態様によると、比較的小さな光を検出可能な第１検出回路と、比較的大きな光を検出可能な第２検出回路とを設け、受光量に応じて切り換えることにより、ダイナミックレンジを拡大することができる。【００１４】
第１、第２モードの切り替えならびに、第１モードにおける増幅率および第２モードにおける蓄積時間の制御を、画素ごとの光検出に先立って実行してもよい。【００１５】
受光量が、所定のしきい値より低いとき第１モードで、所定のしきい値より高いとき第２モードで動作してもよい。しきい値に応じて、第１、第２モードを切り換えることにより、ダイナミックレンジを好適に拡大することができる。【００１６】
第１モードにおいて、受光量が小さくなるに従い、増幅率を高く設定してもよい。また、第２モードにおいて、受光量が大きくなるに従い、蓄積時間を短く設定してもよい。【００１７】
第１、第２モードの切り替えならびに、第１モードにおける増幅率および第２モードにおける蓄積時間の制御を、各画素が接続されるデータ線の電位に応じて実行してもよい。受光量をデータ線の電位に対応付けることにより、第１モードと第２モードを適切に切り換えることができる。【００１８】
第１、第２モードの切り替えならびに、増幅率および蓄積時間の制御を実行するモード制御回路を、データ線ごとに備え、当該モード制御回路は、データ線の電位に応じて、第１、第２モードの切り替えならびに増幅率および蓄積時間の制御を実行してもよい。【００１９】
モード制御回路は、データ線の電位を、所定の第１しきい値電圧と比較する第１コンパレータと、データ線の電位を、所定の第２しきい値電圧と比較する第２コンパレータと、を含んでもよい。第１コンパレータの出力に応じて第１、第２モードを切り換えるとともに、第２コンパレータの出力に応じて、増幅率を切り換えてもよい。【００２０】
出力アンプは、一の入力端子に所定の基準電圧が入力され、他の入力端子に、第１検出回路または、第２検出回路の出力信号が印加された演算増幅器を含んでもよい。画素ごとの光検出に先立って、所定の基準電圧を、前記第２検出回路を介して前記容量に印加することにより、前記容量を初期化してもよい。
第２検出回路をアクティブとすることにより、基準電圧が容量に印加され、容量を初期化することができる。この場合、リセット用の素子を別途設ける必要が無くなるため、回路を簡略化することができる。【００２１】
第１モードと第２モードの切り替えに応じて、所定の基準電圧を切り換えてもよい。第１モードと、第２モードそれぞれにおいて、出力アンプの出力の受光量依存性が逆となる場合、モードに応じて基準電圧を切り換えることにより、出力電圧の範囲を狭くすることができ、ダイナミックレンジを広げることができる。【００２２】
本発明の別の態様は、複数のデータ線および走査線の交点にそれぞれ配置された画素回路を備える光検出装置に関する。
この光検出装置において、各画素回路は、光検出素子と、光検出素子に流れる光電流によって容量を充放電し、得られた電圧をソースフォロアアンプによって増幅してデータ線に出力する第１検出回路と、光検出素子に流れる光電流によって容量を充放電し、容量に蓄えられた電荷をデータ線を介して出力する第２検出回路と、を含み、第１検出回路がアクティブとなる第１モードと、第２検出回路がアクティブとなる第２モードが切り替え可能に構成される。本装置はさらに、データ線ごとに設けられ、第１モードにおいて、第１検出回路から出力される電圧を増幅し、第２モードにおいて、第２検出回路から出力される電荷を、電圧に変換する出力アンプと、データ線ごとに設けられ、接続される画素回路に含まれる光検出素子の受光量に応じて、画素回路および出力アンプの動作モードを切り換えるモード制御回路と、を備える。【００２３】
この態様によると、比較的小さな光を検出可能な第１検出回路と、比較的大きな光を検出可能な第２検出回路とを、画素回路ごとに設け、受光量に応じて切り換えることにより、ダイナミックレンジを拡大することができる。【００２４】
第１検出回路は、光検出素子の一端がゲート端子に接続された増幅トランジスタと、増幅トランジスタのソース端子および画素回路が接続されるデータ線の間に設けられた第１スイッチトランジスタと、を含んでもよい。第２検出回路は、光検出素子の一端から、画素回路が接続されるデータ線に至る経路上に設けられた第２スイッチトランジスタ含んでもよい。第１スイッチトランジスタは、第１モードにおいてオン、第２スイッチトランジスタは、第２モードにおいてオンしてもよい。【００２５】
第１検出回路、第２検出回路それぞれの出力経路に、第１スイッチトランジスタおよび第２スイッチトランジスタを設け、いずれのスイッチをオンするかを制御することにより、第１、第２モードを選択することができる。【００２６】
出力アンプは、第１、第２入力端子を備え、第２入力端子に所定の基準電圧が印加された演算増幅器と、演算増幅器の第１入力端子と、データ線との間に直列に設けられた入力キャパシタおよび第３スイッチトランジスタと、オン状態において、入力キャパシタおよび第３スイッチトランジスタをバイパスする第４スイッチトランジスタと、演算増幅器の出力端子と、第１入力端子との間に設けられた帰還キャパシタと、帰還キャパシタと並列な帰還経路に設けられた第５スイッチトランジスタと、を含んでもよい。第１モードにおいて、第１検出回路から出力される電圧を、入力キャパシタと帰還キャパシタの容量の比で定まる増幅率にて増幅し、第２モードにおいて、第２検出回路から出力される電荷を、帰還キャパシタに転送して電圧に変換してもよい。【００２７】
帰還キャパシタは、可変容量であって、モード制御回路は、光検出素子の受光量に応じて、帰還キャパシタの容量値を切り換えてもよい。【００２８】
モード制御回路は、第２モードにおいて、光電流によって容量を充放電する蓄積時間を、光検出素子の受光量に応じて変化させてもよい。【００２９】
増幅トランジスタのソース端子に接続される負荷回路は、データ線ごとに画素回路の外部に設けられてもよい。また、負荷回路は、データ線と、電位の固定された端子間に設けられ、第１モードにおいてオン、第２モードにおいてオフとされるトランジスタを含んでもよい。
負荷回路を同一のデータ線上の画素回路で共有することにより、回路面積を削減することができる。【００３０】
モード制御回路は、接続されるデータ線の電位をモニタし、当該データ線の電位に応じて、第１、第２モードを切り換えてもよい。モード制御回路は、データ線の電位を、所定のしきい値電圧と比較するコンパレータを含み、当該コンパレータの出力信号に応じて、第１、第２モードを切り換えてもよい。
データ線の電位は、受光量に応じて変化するため、好適にモードを切り換えることができる。【００３１】
なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３２】
本発明によれば、ダイナミックレンジを拡大することができる。
【図面の簡単な説明】
【００３３】
【図１】従来のＣＭＯＳイメージセンサの画素回路の構成を示す回路図である。
【図２】実施の形態に係る光検出装置全体の構成を示す回路図である。
【図３】実施の形態に係る画素回路および出力アンプの構成を示す回路図である。
【図４】受光量（照度）に応じたモード設定ならびに増幅率および蓄積時間の設定例を示す図である。
【図５】モード制御回路の構成例を示す回路図である。
【図６】図６（ａ）〜（ｃ）は、第１モードにおける各トランジスタのオンオフ状態を示す回路図である。
【図７】第１モードにおける画素単位の動作シーケンス図である。
【図８】図８（ａ）〜（ｃ）は、第２モードにおける画素単位のオンオフ状態を示す回路図である。
【図９】第２モードにおける画素単位の動作シーケンス図である。
【図１０】変形例に係る画素回路の動作状態を示す図である。
【符号の説明】
【００３４】
２０  走査制御部、  ３０  信号処理部、  １００  画素回路、  １１０  出力アンプ、  １２０  モード制御回路、  ３００  光検出装置、  Ｍ１  リセットトランジスタ、  Ｍ２  オーバーフロートランジスタ、  Ｍ３  増幅トランジスタ、  Ｍ４  定電流トランジスタ、  Ｍｓｗ１  第１スイッチトランジスタ、  Ｍｓｗ２  第２スイッチトランジスタ、  Ｍｓｗ３  第３スイッチトランジスタ、  Ｍｓｗ４  第４スイッチトランジスタ、  Ｍｓｗ５  第５スイッチトランジスタ、  Ｍｓｗ６  第６スイッチトランジスタ、  Ｍｓｗ７  第７スイッチトランジスタ、  Ｃｏｖ  オーバーフローキャパシタ、  ＰＤ  フォトダイオード、  ４０  オーバーフロー回路、  ４２  第１検出回路、  ４４  第２検出回路、  ＯＰ１  演算増幅器、  Ｃｉｎ  入力キャパシタ、  Ｃｆｂ  帰還キャパシタ、  ＣＭＰ１  第１コンパレータ、  ＣＭＰ２  第２コンパレータ。
【発明を実施するための最良の形態】
【００３５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。【００３６】
本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。【００３７】
本発明の実施の形態に係る光検出装置は、ＣＭＯＳイメージセンサであって、ｍ行ｎ列に配置された複数の画素回路を備える。図２は、本実施の形態に係る光検出装置全体の構成を示す回路図である。光検出装置３００は、ｍ行ｎ列（ｍ、ｎは２以上の整数）の２次元に配置された複数の画素回路（以下単に、画素ともいう）ＰＩＸと、行ごとに設けられた走査線ＬＳと総称されるｍ本の走査線ＬＳ１〜ＬＳｍと、データ線ＬＤと総称される、列ごとに設けられたｎ本のデータ線ＬＤ１〜ＬＤｎと、出力アンプＡＭＰと総称されるｎ個の出力アンプＡＭＰ１〜ＡＭＰｎと、制御回路ＣＮＴと総称されるｎ個のモード制御回路ＣＮＴ１〜ＣＮＴｎと、走査制御部２０と、信号処理部３０と、を備える。【００３８】
画素回路ＰＩＸは、複数のデータ線ＬＤおよび走査線ＬＳの交点にそれぞれ配置される。画素回路ＰＩＸは、それぞれが光検出素子であるフォトダイオードを含んでいる。画素回路ＰＩＸは、フォトダイオードにより受光した光量を電気信号としてデータ線ＬＤに出力する。【００３９】
マトリクス状に配置された複数の画素回路ＰＩＸを区別するために、ｉ行ｊ列目の画素をＰＩＸｉｊと書く。各画素回路ＰＩＸは同一の構成を有しており、画素回路ＰＩＸは、フォトダイオードに印加する電圧を制御し、信号を増幅する能動素子を備えるアクティブピクセル構造を有する。【００４０】
ｎ本のデータ線ＬＤ１〜ＬＤｎは、列毎に設けられ、ｊ列目の画素ＰＩＸ１ｊ〜ＰＩＸｍｊは、ｊ列目のデータ線ＬＤｊに接続される。各画素において検出された光量は、各画素に接続されるデータ線ＬＤに出力される。また、ｍ本の走査線ＬＳ１〜ＬＳｍは、各行毎に設けられる。【００４１】
走査制御部２０は、走査線ＬＳを介して、画素回路ＰＩＸに含まれる能動素子のオンオフを制御する。図２において、各行の走査線ＬＳは一本で描かれているが、実際には制御される能動素子の本数を有している。走査制御部２０は、１行目からｍ行目を順次選択していき、選択した行の画素回路ＰＩＸをアクティブとして、その行上の画素回路ＰＩＸに入射した光量を順次読み出していく。また、各画素回路ＰＩＸには、図示しない電源ラインＬＶｄｄによって電源電圧Ｖｄｄが供給されている。詳しくは、後述するが、画素回路ＰＩＸは、アクティブピクセルセンサ（ＡＰＳ）として動作する第１モードと、パッシブピクセルセンサ（ＰＰＳ）として動作する第２モードが切り替え可能に構成される。【００４２】
出力アンプＡＭＰは、データ線ＬＤごとに設けられ、画素回路ＰＩＸからデータ線ＬＤに出力された信号を増幅し、あるいは電圧変換して、信号処理部３０へと出力する。出力アンプＡＭＰの動作モードは、画素回路ＰＩＸの動作モードと連動して切り換えられる。また、後述するように、出力アンプＡＭＰの増幅率ｇは、受光量に応じて画素ごとに切り換えられる。そこで、信号処理部３０は、各出力ＡＭＰに対して、増幅率ｇを切り換えるための信号を出力する。【００４３】
モード制御回路ＣＮＴは、データ線ＬＤごとに設けられ、接続された画素回路ＰＩＸの動作モードを制御する。出力アンプＡＭＰならびにモード制御回路ＣＮＴの構成および動作については、画素回路ＰＩＸの構成および動作と関連するため、まずはじめに、画素回路ＰＩＸの構成について説明する。【００４４】
図３は、本実施の形態に係る画素回路１００および出力アンプ１１０の構成を示す回路図である。画素回路１００は、光検出素子であるフォトダイオードＰＤに加えて、オーバーフロー回路４０、第１検出回路４２、第２検出回路４４を含む。本実施の形態に係る画素回路１００は、第１検出回路４２がアクティブとなる第１モードと、第２検出回路４４がアクティブとなる第２モードと、が切り替え可能に構成される。【００４５】
フォトダイオードＰＤは、アノード端子が接地されている。フォトダイオードＰＤのカソード端子には、フォトダイオードＰＤ自体の寄生容量や配線間容量など（以下、この容量をカソード容量Ｃｐｄという）が存在する。画素回路１００は、出力端子１０２からフォトダイオードＰＤに入射した光強度に応じた信号を出力する。出力端子１０２は、各画素回路１００が設けられる列のデータ線ＬＤｊに接続される。【００４６】
オーバーフロー回路４０は、フォトダイオードＰＤのカソード端子に接続され、カソード容量Ｃｐｄを初期化する。オーバーフロー回路４０は、リセットトランジスタＭ１、オーバーフロートランジスタＭ２、オーバーフローキャパシタＣｏｖを含む。リセットトランジスタＭ１、オーバーフロートランジスタＭ２は、いずれもＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。リセットトランジスタＭ１のドレイン端子は、電源ラインＬＶｄｄに接続され、電源電圧Ｖｄｄが印加される。リセットトランジスタＭ１のソース端子と接地間にはオーバーフローキャパシタＣｏｖが設けられる。オーバーフロートランジスタＭ２のドレイン端子は、それぞれリセットトランジスタＭ１のソース端子と接続され、オーバーフロートランジスタＭ２のソース端子は、フォトダイオードＰＤのカソード端子と接続される。【００４７】
ある態様において、第１リセットトランジスタＭ１は、カソード容量Ｃｐｄのリセットを行うために用いられる。別の構成例において、オーバーフローキャパシタＣｏｖを設けずに、オーバーフロー回路４０は、リセットトランジスタＭ１のみを含んで構成されていてもよい。また、別の態様において、第１リセットトランジスタＭ１をアンチブルーミングトランジスタとして機能させてもよい。この場合、カソード容量Ｃｐｄのリセットを、後述の変形例で説明する手法により行ってもよい。【００４８】
画素回路１００は、フォトダイオードＰＤに流れる光電流Ｉｐｈによってカソード容量Ｃｐｄに蓄えられた電荷を所定の蓄積時間の間、放電する。第１検出回路４２は、その結果、カソード容量Ｃｐｄに現れる電圧を、ソースフォロアアンプによって増幅してデータ線ＬＤに出力する。【００４９】
第１検出回路４２は、増幅トランジスタＭ３、第１スイッチトランジスタＭｓｗ１を含む。増幅トランジスタＭ３、第１スイッチトランジスタＭｓｗ１は、いずれもＮチャンネルＭＯＳＦＥＴである。増幅トランジスタＭ３のゲート端子は、フォトダイオードＰＤのカソード端子に接続され、そのドレイン端子は、電源ラインＬＶｄｄと接続され、電源電圧Ｖｄｄが印加される。【００５０】
第１スイッチトランジスタＭｓｗ１は、増幅トランジスタＭ３のソース端子と、画素回路１００が接続されるデータ線ＬＤｊの間に設けられる。すなわち、第１スイッチトランジスタＭｓｗ１の一端は、増幅トランジスタＭ３のソース端子に接続され、その他端は、出力端子１０２と接続される。【００５１】
第２検出回路４４は、フォトダイオードＰＤに光電流Ｉｐｈによってカソード容量Ｃｐｄを放電し、カソード容量Ｃｐｄに蓄えられた電荷をデータ線ＬＤｊを介して出力する。第２検出回路４４は、第２スイッチトランジスタＭｓｗ２を含んで構成される。第２スイッチトランジスタＭｓｗ２は、フォトダイオードＰＤのカソード端子から、画素回路１００が接続されるデータ線ＬＤｊに至る経路上に設けられる。【００５２】
第１スイッチトランジスタＭｓｗ１、第２スイッチトランジスタＭｓｗ２は、画素回路１００を、第１モード、第２モードのいずれで動作させるかを切り換えるために設けられたスイッチである。詳しくは後述するが、第１スイッチトランジスタＭｓｗ１は、少なくとも第１モードにおいてオンし、第２スイッチトランジスタＭｓｗ２は、少なくとも第２モードにおいてオンする。第２スイッチトランジスタＭｓｗ２は、第１モードのリセット動作時にもオンさせてもよい。【００５３】
ソースフォロアアンプとして機能する増幅トランジスタＭ３のソースに接続される負荷回路１３０（ＳＦｊ）は、データ線ＬＤごとに画素回路１００の外部に設けられ、第１検出回路４２の一部として機能する。負荷回路１３０は、データ線ＬＤと、電位の固定された接地端子間に設けられ、第１モードにおいてオン、第２モードにおいてオフとされるトランジスタを含んで構成するのが望ましい。より具体的には、負荷回路１３０は、ＮチャンネルＭＯＳＦＥＴである第６スイッチトランジスタＭｓｗ６、定電流トランジスタＭ４を含む。定電流トランジスタＭ４は、ゲート端子が所定の電位にバイアスされており、定電流源として動作する。第６スイッチトランジスタＭｓｗ６は、定電流トランジスタＭ４により生成される定電流の電流経路上に設けられる。第６スイッチトランジスタＭｓｗ６は、第１モードにおいてオン状態とされ、負荷回路１３０が定電流負荷として機能する。第６スイッチトランジスタＭｓｗ６は、第２モードにおいてオフ状態とされる。【００５４】
画素回路１００の各トランジスタのゲート端子は、図示しない走査線と接続されており、独立にオンオフが制御可能となっている。【００５５】
次に、出力アンプ１１０の構成について説明する。出力アンプ１１０は、画素回路１００の動作モードと連動して、その機能が切り換えられ、第１モードにおいて、第１検出回路４２から出力される電圧を所定の増幅率で増幅し、第２モードにおいて、第２検出回路４４から出力される電荷を、電圧に変換する。【００５６】
出力アンプ１１０の入力端子１１２は、データ線ＬＤｊを介して、画素回路１００の出力端子１０２と接続される。出力アンプ１１０は、演算増幅器ＯＰ１、第３スイッチトランジスタＭｓｗ３、第４スイッチトランジスタＭｓｗ４、第５スイッチトランジスタＭｓｗ５、入力キャパシタＣｉｎ、帰還キャパシタＣｆｂを含む。【００５７】
演算増幅器ＯＰ１は、第１、第２入力端子、すなわち反転入力端子および非反転入力端子を備える。第２入力端子には、所定の基準電圧Ｖｒｅｆが印加される。演算増幅器ＯＰ１の第１入力端子と、データ線ＬＤｊが接続される入力端子１１２との間には、入力キャパシタＣｉｎおよび第３スイッチトランジスタＭｓｗ３が直列に接続される。第４スイッチトランジスタＭｓｗ４は、入力端子１１２と、演算増幅器ＯＰ１の第１入力端子間に設けられ、オン状態において、入力キャパシタＣｉｎおよび第３スイッチトランジスタＭｓｗ３をバイパスする。【００５８】
帰還キャパシタＣｆｂは、演算増幅器ＯＰ１の出力端子と、第１入力端子との間に設けられる。本実施の形態において、帰還キャパシタＣｆｂは、可変容量キャパシタである。第５スイッチトランジスタＭｓｗ５は、帰還キャパシタＣｆｂと並列な帰還経路に設けられ、オン状態において、帰還キャパシタＣｆｂをバイパスし、あるいは蓄えられた電荷を初期化する。【００５９】
出力アンプ１１０は、第１モードにおいて、第１検出回路４２から出力される電圧を、入力キャパシタＣｉｎと帰還キャパシタＣｆｂの容量の比で定まる増幅率ｇ（＝Ｃｉｎ／Ｃｆｂ）にて増幅する。また、出力アンプ１１０は、第２モードにおいて、第２検出回路４４から出力される電荷を、帰還キャパシタＣｆｂに転送して電圧に変換する。【００６０】
図２に戻る。ダイナミックレンジを拡大するために、本実施の形態に係る光検出装置３００は、各画素回路１００に含まれるフォトダイオードＰＤの受光量、すなわち照度に応じて、第１、第２モードを切り替える。光検出装置３００は、まず第１モードでフォトダイオードＰＤの受光量を仮読みし、その値が所定のしきい値より低いとき第１モードで、所定のしきい値より高いとき第２モードで動作する。第１、第２モードを適切に切り換えるためにモード制御回路ＣＮＴが設けられる。データ線ＬＤごとに設けられたモード制御回路ＣＮＴは、接続される画素回路ＰＩＸに含まれるフォトダイオードの受光量に応じて、画素回路ＰＩＸおよび出力アンプＡＭＰの動作モードを切り換える。【００６１】
さらに、モード制御回路ＣＮＴは、第１モードにおいて、受光量に応じて増幅率を制御してもよい。増幅率の制御は、出力アンプ１１０の帰還キャパシタＣｆｂの容量値を変化させることにより実現することができる。また、モード制御回路ＣＮＴは、第２モードにおいて、受光量に応じて、蓄積時間を制御するのが望ましい。【００６２】
本実施の形態において、第１、第２モードの切り替えならびに、第１モードにおける増幅率および第２モードにおける蓄積時間の制御は、画素ごとの光検出に先立って実行される。図４は、受光量（照度）に応じたモード設定ならびに増幅率および蓄積時間の設定例を示す図である。受光量が、あるしきい値を超えると、第２モードに設定され、しきい値以下では、第１モードに設定される。また、第１モードにおいては、受光量が小さくなるほど増幅率は高く設定され、第２モードにおいては、受光量が大きくなるほど、蓄積時間が短く設定される。なお、ダイナミックレンジをさらに拡大するために、第１モードにおいても蓄積時間を変化させてもよい。【００６３】
モード制御回路ＣＮＴは、フォトダイオードＰＤの受光量に対応付けて、接続されるデータ線ＬＤの電位をモニタし、当該データ線の電位に応じて、第１、第２モードを切り換える。すなわち、図４における横軸の受光量は、データ線ＬＤの電位に対応付けられる。【００６４】
図５は、モード制御回路１２０の構成例を示す回路図である。モード制御回路１２０は、第１コンパレータＣＭＰ１、第２コンパレータＣＭＰ２を含む。【００６５】
第１コンパレータＣＭＰ１は、データ線ＬＤの電位を、所定の第１しきい値電圧Ｖｔｈ１と比較する。信号処理部３０は、第１コンパレータＣＭＰ１の出力に応じて第１、第２モードを切り換える。本実施の形態において、データ線ＬＤの電位は、受光量が大きいほど低くなり、受光量が小さいほど高くなる。たとえば、信号処理部３０は、データ線ＬＤの電位が、第１しきい値電圧Ｖｔｈより高いとき第１モードに設定し、低いとき第２モードに設定する。【００６６】
また、第２コンパレータＣＭＰ２は、データ線ＬＤの電位を、所定の第２しきい値電圧Ｖｔｈ２と比較する。信号処理部３０は、第２コンパレータＣＭＰ２の出力に応じて、出力アンプＡＭＰの増幅率を切り換える。また、第１モードにおいては、データ線ＬＤの電位が、第２しきい値電圧Ｖｔｈ２より低いとき、出力アンプＡＭＰの増幅率を低く設定し、第２しきい値電圧Ｖｔｈ２より高いとき、出力アンプＡＭＰの増幅率を高く設定してもよい。【００６７】
以上のように構成された本実施の形態に係る光検出装置３００の動作について説明する。はじめに、第１モードの動作について説明する。図６（ａ）〜（ｃ）は、第１モードにおける各トランジスタのオンオフ状態を示す回路図である。図７は、第１モードにおける画素単位の動作シーケンス図である。図７では、各信号のハイレベルが、各トランジスタのオンの状態に対応し、ローレベルがオフの状態に対応している。【００６８】
図７に示すように、各画素回路における受光量の検出に先立って、レベル判定期間φ１が設けられる。このレベル判定期間φ１においては、第１スイッチトランジスタＭｓｗ１、第６スイッチトランジスタＭｓｗ６が少なくともオンし、ソースフォロアアンプによって、データ線ＬＤの電位が設定される。モード制御回路ＣＮＴは、このときのデータ線の電位にもとづいて、第１、第２モードの設定を行い、さらに増幅率の設定を行う。【００６９】
レベル判定期間φ１において、第１モードに設定され、また出力アンプの増幅率が１倍に設定されたとする。
レベル判定期間φ１の後、電位検出期間φ２に移行する。電位検出期間φ２においては、まず、少なくとも第１スイッチトランジスタＭｓｗ１、第３スイッチトランジスタＭｓｗ３、第５スイッチトランジスタＭｓｗ５、第６スイッチトランジスタＭｓｗ６がオンする。図６（ａ）は、このときの状態を示している。第５スイッチトランジスタＭｓｗ５がオンすることにより、演算増幅器ＯＰ１は、ボルテージフォロアとして機能する。このとき、演算増幅器ＯＰ１の第１入力端子の電位は、第２入力端子に印加された基準電圧Ｖｒｅｆとなり、入力キャパシタＣｉｎの右側電極に印加される。【００７０】
また、第１スイッチトランジスタＭｓｗ１、第３スイッチトランジスタＭｓｗ３、第６スイッチトランジスタＭｓｗ６がオンすることにより、このときのフォトダイオードＰＤのカソード端子の電位をソースフォロアアンプを介して読み出す。フォトダイオードＰＤのカソード端子の電位は、入力キャパシタＣｉｎ（＝８Ｃ）の左側電極に記憶される。出力アンプＡＭＰの増幅率は１倍に設定されているため、第７スイッチトランジスタＭｓｗ７はオン状態とされ、帰還キャパシタＣｆｂの容量は８Ｃに設定される。仮に増幅率が８倍に設定される場合、第７スイッチトランジスタＭｓｗ７はオフ状態とされ、帰還キャパシタＣｆｂ＝Ｃとなる。【００７１】
続くリセット期間φ３において、オーバーフロートランジスタＭ２がオンに設定され、オーバーフローキャパシタＣｏｖとカソード容量Ｃｐｄ間が導通し、フォトダイオードＰＤがリセットされる。図６（ｂ）はこのときの状態を示している。また、この検出期間φ２において、第５スイッチトランジスタＭｓｗ５をオフ後、第３スイッチトランジスタＭｓｗ３をオフした状態で、再度第５スイッチトランジスタＭｓｗ５をオンすることにより、カソード端子の電位に依存する非線形性を低減することができる。さらに、ここでは出力アンプＡＭＰを用いて画素をリセットする場合を示したが、このリセット期間φ３において、リセットトランジスタＭ１、オーバーフロートランジスタＭ２をオンすることにより、オーバーフローキャパシタＣｏｖとカソード容量Ｃｐｄをリセットしてもよい。【００７２】
続く、読み出し期間φ４において、オーバーフロートランジスタＭ２のゲート電位をやや低く設定してオーバーフロー電圧を下げ、第１スイッチトランジスタＭｓｗ１、第３スイッチトランジスタＭｓｗ３をオン状態として、入力キャパシタＣｉｎに蓄えられた電荷を、帰還キャパシタＣｆｂに転送する。図６（ｃ）はこのときの状態を示している。第１モードにおいて、各画素回路は、以上のような一連の動作を経て、受光量に応じた電圧を出力する。【００７３】
次に、第２モードにおける動作について説明する。図８（ａ）〜（ｃ）は、第２モードにおける各トランジスタのオンオフ状態を示す回路図である。図９は、第２モードにおける画素単位の動作シーケンス図である。【００７４】
各画素回路における受光量の検出に先立って、レベル判定期間φ１が設けられ、第１、第２モードの設定を行い、さらに増幅率の設定を行う。レベル判定期間φ１において、第２モードに設定される。第２モードでは、ソースフォロアアンプは動作しないため、第１スイッチトランジスタＭｓｗ１、第３スイッチトランジスタＭｓｗ３はオフとなる。【００７５】
レベル判定期間φ１の後、仮想接地期間φ５に移行する。仮想接地期間φ５においては、第５スイッチトランジスタＭｓｗ５がオンし、出力アンプＡＭＰがボルテージフォロアに設定される。その結果、第１、第２入力端子が仮想接地され、また、帰還キャパシタＣｆｂに蓄えられた電荷がリセットされる。図８（ａ）は、このときの状態を示す。【００７６】
次に、リセット期間φ６において、オーバーフロートランジスタＭ２がオンに切り替わり、フォトダイオードＰＤのカソード容量Ｃｐｄの電荷が、オーバーフローキャパシタＣｏｖの電荷と合算される。図８（ｂ）は、このときの状態を示す。【００７７】
次に、読み出し期間φ７において、オーバーフロートランジスタＭ２をオンとしたまま、第２スイッチトランジスタＭｓｗ２をオンすることにより、カソード容量Ｃｐｄに蓄えられた電荷を、データ線を介して、帰還キャパシタＣｆｂに転送する。その結果、出力アンプＡＭＰにおいて、電荷が電圧に変換され、受光量に応じた出力電圧Ｖｏが出力される。図８（ｃ）は、このときの状態を示す。【００７８】
以上、実施の形態に係る光検出装置３００の構成および動作について説明した。本実施の形態に係る光検出装置３００の画素回路１００は、アクティブピクセルセンサとして機能する第１検出回路４２と、パッシブピクセルセンサとして機能する第２検出回路４４を備えている。その結果、受光量に応じて、画素ごとに第１モード、第２モードを切り替えることができ、ダイナミックレンジを拡大することが可能となる。【００７９】
さらに、受光量に応じて、第１モードにおける出力アンプＡＭＰの増幅率や、第２モードにおける蓄積時間を切り換えることによって、よりダイナミックレンジを広げることができる。【００８０】
従来の技術を用いて、アクティブピクセルセンサのみによって増幅率および蓄積時間を変化させてダイナミックレンジを拡大しようとした場合、受光量が大きな場合には、蓄積時間を非常に短くする必要があり、そのために回路規模や消費電力が大きくなるという問題があった。これに対して、本実施の形態に係る光検出装置３００では、画素回路１００は、高照度に対応したパッシブピクセルセンサとしても機能するため、それほど蓄積時間を短くする必要がないため、回路の複雑化、大規模化、消費電力の増大を抑えることができる。【００８１】
図７の第１モードにおいては、電位検出期間φ２とリセット期間φ３との間に、ブランク期間が存在し、図９の第２モードにおいて、レベル判定期間φ１と仮想接地期間φ５の間にブランク期間が存在する。これは、第１、第２モードにおいて第１スイッチトランジスタＭｓｗ１、第２スイッチトランジスタＭｓｗ２の制御信号を共通とするためである。第１、第２モードにおいて、制御信号を共通とすることにより、回路をさらに簡略化することができる。最も、本発明はこれに限定されることはなく、第１モードと第２モードにおいて、独立に制御シーケンスを設計してもよい。【００８２】
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。【００８３】
たとえば、ある変形例において、カソード容量Ｃｐｄの電荷、すなわちフォトダイオードＰＤのカソード端子の電位を、画素毎の受光に先立って、図３の出力アンプ１１０の演算増幅器ＯＰ１に印加する基準電圧Ｖｒｅｆを用いて初期化してもよい。図３に示すように、出力アンプＡＭＰは、一の入力端子に所定の基準電圧Ｖｒｅｆが入力され、他の入力端子に、第１検出回路４２または、第２検出回路４４の出力信号が入力された演算増幅器ＯＰ１を含んでいる。この変形例では、画素ごとの光検出に先立って、所定の基準電圧Ｖｒｅｆを、第２検出回路４４（すなわち第２スイッチトランジスタＭｓｗ２）を介してカソード容量Ｃｐｄに印加することにより初期化する。【００８４】
さらに、第１モードと第２モードとで、基準電圧Ｖｒｅｆを、異なる値に切り換えて設定してもよい。この変形例において、第２モードにおける基準電圧（以下、第２基準電圧Ｖｒｅｆ２という）は、第１モードにおける基準電圧（以下、第１基準電圧Ｖｒｅｆ１という）よりも低く設定される。【００８５】
本変形例の第１モードにおいては、カソード容量Ｃｐｄをリセットするため、第３スイッチトランジスタＭｓｗ３、第５スイッチトランジスタＭｓｗ５をオンし、さらに、第２スイッチトランジスタＭｓｗ２をオンする。その結果、フォトダイオードＰＤのカソード端子の電位は、第１基準電圧Ｖｒｅｆとほぼ等しく初期化される。【００８６】
一方、第２モードにおいては、カソード容量Ｃｐｄをリセットするため、第４スイッチトランジスタＭｓｗ４、第５スイッチトランジスタＭｓｗ５をオンし、さらに、第２スイッチトランジスタＭｓｗ２をオンする。その結果、フォトダイオードＰＤのカソード端子の電位は、第２基準電圧Ｖｒｅｆ２とほぼ等しく設定される。【００８７】
このようにして、本変形例においては、基準電圧Ｖｒｅｆによって、出力アンプ１１０が初期化されるとともに、フォトダイオードＰＤのカソード容量Ｃｐｄが初期化される。図１０は、本変形例に係る画素回路１００の動作状態を示す図である。【００８８】
図1０は、横軸が受光量を、縦軸が出力電圧Ｖｏを示している。第１モードで増幅率が８倍の場合、上述のプロセスを経て、フォトダイオードＰＤのカソード容量Ｃｐｄが第１基準電圧Ｖｒｅｆ１で初期化される。このとき、出力電圧Ｖｏは、第１基準電圧Ｖｒｅｆ１付近の値となる。受光量の増加にともない、出力電圧Ｖｏは、第１基準電圧Ｖｒｅｆ１付近から徐々に低下していく。【００８９】
第１モードで増幅率が１倍の場合、フォトダイオードＰＤのカソード容量Ｃｐｄは、増幅率が８倍のときと同様に、第１基準電圧Ｖｒｅｆ１で初期化される。受光量が増加するに従って、出力電圧Ｖｏは低下していく。このときの傾きは、出力アンプＡＭＰの増幅率に依存する。【００９０】
第２モードでは、フォトダイオードＰＤのカソード容量Ｃｐｄは、第２基準電圧Ｖｒｅｆ２で初期化される。出力電圧Ｖｏは、第２基準電圧Ｖｒｅｆ２付近の電圧を初期値とし、受光量に応じて増大する。このように、第１モードと第２モードでは、受光量に対する出力電圧Ｖｏの増減の方向が逆向きであり、出力アンプＡＭＰの出力電圧Ｖｏの受光量依存性が逆となっている。【００９１】
図１０に、第１モードと第２モードで、基準電圧Ｖｒｅｆを同じ値（＝Ｖｒｅｆ１）に設定した場合の動作図を、一点鎖線で示す。この場合、第２モードにおいて、出力電圧Ｖｏは、基準電圧Ｖｒｅｆ１に初期化され、受光量に応じて、出力電圧Ｖｏは増加していく。その結果、第１モードと第２モードを考慮すると、出力電圧Ｖｏの電圧範囲は、非常に広くなってしまう。このことは、電源電圧Ｖｄｄが制限される回路においては、受光量のダイナミックレンジが狭くなることを意味する。【００９２】
これに対して、本変形例では、第１モードと第２モードとで、出力アンプＡＭＰに与える基準電圧Ｖｒｅｆを切り換えることにより、出力電圧Ｖｏの電圧範囲を狭く設定することができ、受光量のダイナミックレンジを広げることができる。【００９３】
また、本変形例では、出力アンプＡＭＰおよび第２スイッチトランジスタＭｓｗ２によって、カソード容量Ｃｐｄを初期化するため、図３に示すオーバーフロー回路４０のリセットトランジスタを省略することも可能となる。もっとも、変形例に係るカソード容量Ｃｐｄの初期化を行う場合であっても、オーバーフロー回路４０を設けてもよい。【００９４】
また、この変形例のさらなる変形として、基準電圧を一定値に固定しておき、第１モードと第２モードにおいて、出力アンプＡＭＰの入力端子が入れ替わるように、スイッチを設け、反転増幅と非反転増幅を切り換えてもよい。この場合、第１モードと第２モードにおいて、受光量に応じた出力電圧Ｖｏの変化する方向が同一となるため、電圧範囲を狭くすることができる。【００９５】
ある実施の形態においては、図９に示すシーケンスによる１画素の検出に際し、時刻ｔ１〜ｔ２までの処理を蓄積時間を変えて複数回繰り返し、露光時間の異なるデータを取得してもよい。この場合、信号処理部３０は、複数個のデータから最適なデータを出力してもよい。【００９６】
実施の形態において、画素回路に用いたトランジスタは、いずれもＮチャンネルＭＯＳＦＥＴの場合について説明したが、これには限定されず、一部のトランジスタを、ＰチャンネルＭＯＳＦＥＴを用いて構成することも可能である。この場合、ゲートに与える信号のハイレベル、ローレベルを適宜反転すればよい。【００９７】
実施の形態において、各画素はフォトダイオードＰＤを備える場合について説明したが、フォトトランジスタなどであってもよく、入射光強度に応じて流れる光電流が変化する光検出素子であればよい。【００９８】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【産業上の利用可能性】
【００９９】
本発明は、光デバイスに利用できる。
【図１】
0004683436.tif 000002
【図２】
0004683436.tif 000003
【図３】
0004683436.tif 000004
【図４】
0004683436.tif 000005
【図５】
0004683436.tif 000006
【図６】
0004683436.tif 000007
【図７】
0004683436.tif 000008
【図８】
0004683436.tif 000009
【図９】
0004683436.tif 000010
【図１０】
0004683436.tif 000011