(57)【特許請求の範囲】
【請求項１】
アンテナと、
薄膜トランジスタを含む薄膜集積回路装置と、
前記アンテナと、前記薄膜集積回路装置とが設けられたラベル基体と、
接着剤層を介して、前記ラベル基体に貼り付けられたセパレータとを有するＩＤラベルであって、
前記薄膜トランジスタの島状の半導体膜にはソース、チャネル、及びドレインが形成され、前記ソース、チャネル、及びドレインが形成される方向と、前記ＩＤラベルの曲げ方向とが垂直であることを特徴とするＩＤラベル。
【請求項２】
ラベル基体と、
アンテナと、
薄膜トランジスタを含む薄膜集積回路装置と、
前記アンテナと、前記薄膜集積回路装置が設けられた内部基体と、
前記内部基体の側面に形成された接着剤層を介して、前記ラベル基体に貼り付けられたセパレータとを有するＩＤラベルであって、
前記薄膜トランジスタの島状の半導体膜にはソース、チャネル、及びドレインが形成され、前記ソース、チャネル、及びドレインが形成される方向と、前記ＩＤラベルの曲げ方向とが垂直であることを特徴とするＩＤラベル。
【請求項３】
請求項１又は請求項２において、
前記薄膜集積回路装置の上方及び下方に、酸化珪素、窒化珪素若しくは酸窒化珪素を含む単層又は積層からなる保護層が形成され、
前記薄膜集積回路装置及び前記上下の保護層全体の膜厚をｄとして、前記薄膜集積回路装置は、（ｄ／２）±３０μｍ以内の位置に設けられていることを特徴とするＩＤラベル。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記薄膜集積回路装置に含まれる前記薄膜トランジスタの半導体膜中には、０．０００５〜５原子％の水素又はハロゲンが含まれていることを特徴とするＩＤラベル。
【請求項５】
アンテナと、
薄膜トランジスタを含む薄膜集積回路装置と、
前記アンテナと、前記薄膜集積回路装置とが設けられたカード基体と、
前記カード基体のうち、少なくとも前記アンテナ及び前記薄膜集積回路装置が形成された側を覆うカバーとを有するＩＤカードであって、
前記薄膜トランジスタの島状の半導体膜にはソース、チャネル、及びドレインが形成され、前記ソース、チャネル、及びドレインが形成される方向と、前記ＩＤカードの曲げ方向とが垂直であることを特徴とするＩＤカード。
【請求項６】
アンテナと、
薄膜トランジスタを含む薄膜集積回路装置と、
前記アンテナと、前記薄膜集積回路装置が設けられた基体と、
前記基体のうち、少なくとも前記アンテナ及び前記薄膜集積回路装置が形成された側を覆うカバーとを有するＩＤタグであって、
前記薄膜トランジスタの島状の半導体膜にはソース、チャネル、及びドレインが形成され、前記ソース、チャネル、及びドレインが形成される方向と、前記ＩＤタグの曲げ方向とが垂直であることを特徴とするＩＤタグ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリやマイクロプロセッサ（中央演算部、ＣＰＵやＭＰＵ）などを有し、非常に薄型の薄膜集積回路を搭載し、主に人間、動植物、商品等を識別するためのＩＤラベル、ＩＤカード、ＩＤタグに関する。
【背景技術】
【０００２】
近年、食品業界、製造業界等のあらゆる産業界において、商品の安全性や管理体制の強化を求める声が高まっており、それに伴い商品に関する情報量が増加しつつある。しかし、現状の商品情報は、主にバーコードの十数桁の数字により提供される製造国、メーカー、商品番号等の情報程度であり、情報量が非常に少なかった。またバーコードを利用した場合、一つ一つを手作業で行うため読み取りに時間を要していた。そこで、バーコードシステムに代わり、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）と呼ばれる、電磁波を利用した非接触ＩＣタグによる自動認識技術が注目されている。
【０００３】
また、動植物の安全性（例えば、原産地、伝染病の感染の有無等）を確保するために、動植物の体内に直接ＩＣチップを埋め込み、体外の情報読み取り装置（リーダ）によって動植物に関する情報を取得、管理するという体制が普及しつつある。
【０００４】
また、近年、一人当たりが携帯するカード数が増加しており、中でも電磁界を利用して通信を行う非接触型のＩＣカードが、電子乗車券や電子マネーといった形態で普及しつつある。
【０００５】
また、紙幣、硬貨、有価証券、チケット等の偽造や盗難が行われた際に、複製や悪用を防止するために、それらの内部にＩＣチップを埋め込んでおくという技術が普及しつつある（以上、非特許文献１参照）。
【０００６】
【非特許文献１】日経エレクトロニクス  日経ＢＰ社  ２００２．１１．１８発行  ｐ．６７−７６
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、非接触型や接触型のＩＣチップが普及するにつれて、莫大な数の人間、動植物、商品、紙幣等に利用可能なＩＣチップを、大量に極めて低コストで製造する必要がある。例えば、商品や紙幣等に付されるＩＣチップは、１個当たり１円〜数円、望ましくは１円を切るコストで製造する必要があり、低コストで大量生産が可能なＩＣチップのごとき集積回路装置の構造、プロセスの実現が求められている。
【０００８】
現状では、ＩＣチップを製造するにあたり、シリコンウエハ上に複数の薄膜集積回路を形成し、該シリコンウエハを研磨除去（バックグラインドと呼ばれる。）することにより薄膜集積回路を分離する方法が用いられている。しかし、シリコンウエハは高価であるにも拘わらず、それをすべて研磨除去してしまうことから、製造コストの増加は回避できなかった。また、シリコンウエハからなる集積回路は厚いため、商品容器自体に搭載する場合、表面に凹凸が生じ、デザイン選択の幅に限界が生じていた。
【０００９】
本発明は、このような状況に鑑みて成されたものであり、低コストで大量生産が可能で、かつ、従来のシリコンウエハを用いて作成された集積回路と異なり、非常に膜厚の薄い集積回路装置（以後、薄膜集積回路装置という。）の構造、プロセス、及び該薄膜集積回路装置を用いたＩＤラベル、ＩＤカード、ＩＤタグ、紙幣、硬貨等の各種物品の構造、プロセスを提供することを目的としている。
【課題を解決するための手段】
【００１０】
（１）本発明に係るＩＤラベルは、アンテナが形成されたラベル基体に接して設けられた、薄膜トランジスタを含む薄膜集積回路装置と、接着剤層と、セパレータを有することを特徴としている。
【００１１】
（２）本発明に係るＩＤラベルは、ラベル基体と、アンテナが形成された内部基体に接して設けられた、薄膜トランジスタを含む薄膜集積回路装置と、接着剤層と、セパレータを有することを特徴としている。
【００１２】
（３）本発明に係るＩＤカードは、アンテナが形成されたカード基体に接して設けられた、薄膜トランジスタを含む薄膜集積回路装置と、前記カード基体のうち、少なくともアンテナ及び薄膜集積回路装置が形成された側を覆うカバーを有することを特徴としている。
【００１３】
（４）本発明に係るＩＤカードは、アンテナが形成された内部基体に接して設けられた、薄膜トランジスタを含む薄膜集積回路装置と、前記基体の周囲を覆うカバーを有することを特徴としている。
【００１４】
（５）本発明に係るＩＤタグは、アンテナが形成された基体に接して設けられた、薄膜トランジスタを含む薄膜集積回路装置と、前記基体のうち、少なくともアンテナ及び薄膜集積回路装置が形成された側を覆うカバーを有することを特徴としている。
【００１５】
（６）本発明に係るＩＤタグは、アンテナが形成された内部基体に接して設けられた、薄膜トランジスタを含む薄膜集積回路装置と、前記内部基体の周囲を覆うカバーを有することを特徴としている。
【００１６】
上記発明に係るＩＤラベル、ＩＤカード、ＩＤタグが有する薄膜集積回路装置は、いずれも薄膜トランジスタ（ＴＦＴ）のごとき薄膜能動素子を含んでいることを特徴としている。例えば、ＴＦＴを用いて薄膜集積回路装置を作製する場合、ＴＦＴを被剥離基板に形成した後、被剥離基板を剥離し、素子分離を行うことにより、ＴＦＴからなる薄膜集積回路装置を安価で大量生産できるという特徴がある。なお、ここで言う剥離方法には、エッチング等によって剥離層を除去する化学的剥離と、外部から圧力を与えることによって剥離層を分離する物理的剥離とに大別されるが、これらに限定されない。
【００１７】
また、薄膜集積回路装置とは、従来のシリコンウエハ上に形成された「ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ；集積回路）チップ」とは区別される概念であり、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）に代表される薄膜能動素子と、該薄膜能動素子同士を接続する配線や、該薄膜能動素子と外部機構（例えば、非接触型ＩＤラベルであればアンテナ、接触型ＩＤラベルであれば接続端子）とを接続する配線等によって構成される集積回路装置を指す。勿論、薄膜集積回路装置の構成要素は、これに限定されるものではなく、少なくとも一のＴＦＴに代表される薄膜能動素子を含んでいれば、薄膜集積回路というものとする。
【００１８】
なお、本発明に用いられる薄膜集積回路装置は、従来のＩＣチップと異なり、薄膜であることから、ＩＤＴチップ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  Ｔｈｉｎ  Ｃｈｉｐ）等と呼ばれる。また、本発明に用いられる薄膜集積回路装置は、後述するように、原則としてシリコンウエハを用いず、ガラス基板や石英基板等の絶縁基板を用い、また、薄膜集積回路装置をフレキシブル基板に転写することも可能であることから、ＩＤＧチップ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  Ｇｌａｓｓ  Ｃｈｉｐ）、ＩＤＦチップ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  Ｆｌｅｘｉｂｌｅ  Ｃｈｉｐ）、ソフトチップ（Ｓｏｆｔ  Ｃｈｉｐ）等とも呼ばれる。以下、薄膜集積回路装置の後に替えて、ＩＤＦチップ等と呼ぶことがある。
【００１９】
ここで、ＩＤラベル（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  Ｌａｂｅｌ）とは、主に市場に流通する商品の識別や、それらに関する情報を記憶させる機能を有するものであり、ＩＤシール、ＩＤステッカー等とも呼ばれる。基本的に、ＩＤラベルの一方の面は接着面となっており、商品等に任意に貼り付けることが可能であり、複数回再接着が可能な機能を有するものも含む。勿論、社会通念上、ラベル、シール、ステッカー、レッテル、標識等の部類に属するものであれば、これらに限定されるものではない。
【００２０】
また、ラベル基体とは、実際に商品等に貼り付けられる部分を指し、その表面又は裏面或いはその両方にアンテナ及び薄膜集積回路装置が形成される。なお、該ラベル基体とは、単層構造であっても積層構造であってもよい。
【００２１】
また、内部基体とは、ＩＤラベル、ＩＤカード、ＩＤタグのラベル基体とは別途形成され、基体の内側に形成される部分を指す。インレット基体等とも呼ばれる。基本的には、外部から視認できないが、基体が透明体で形成される場合等においては、外部から視認できるものも含む。なお、該内部基体についても、単層構造であっても積層構造であってもよい。
【００２２】
また、ＩＤカードとは、様々な情報を記憶することが可能な微小な集積回路装置を有するカードを指し、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類を意味する。
【００２３】
また、ＩＤタグとは、ＩＤラベルと同様、主に市場に流通する商品の識別や、それらに関する情報を記憶させる機能を有するものである。ＩＤラベルやＩＤタグを商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、ＩＤタグを備えることにより、所謂トレーサビリティ（Ｔｒａｃｅａｂｉｌｉｔｙ；複雑化した製造、流通の各段階で問題が生じた場合に、経路を遡ることによって、その原因を迅速に把握できる態勢を整えること。）に優れた商品を流通させることができる。また、凶悪犯罪や行方不明といった事件が増加する中、特に幼児、児童、老人や旅行者等の個々人の居場所を常時的確に把握し、事故に巻き込まれる可能性を減らすべく、個人を認識するために、ＩＤタグを利用することも可能である。
【００２４】
また、カバーとは、カードやタグの基体のうち、少なくともアンテナ及び薄膜集積回路装置が形成された側を覆うものであり、基体に対向して設けられるものである。勿論、薄膜集積回路装置が形成された基体とは別の基体であっても良く、その材質は、薄膜集積回路装置が形成された基体と同じでも異なっていても良い。また、コーティングの役割を果たすものであっても良い。
【００２５】
なお、本発明が適用される範囲は、上記ＩＤラベル、ＩＤカード、ＩＤタグ等に限定されるものではない。すなわち、アンテナが形成された基体に接して設けられた、薄膜トランジスタを含む薄膜集積回路装置と、前記基体のうち、少なくともアンテナ及び薄膜集積回路装置が形成された側を覆うカバーを有することを特徴とする、あらゆる物品が本発明の対象となりうる。
【００２６】
あるいは、本発明に係る物品は、アンテナが形成された内部基体に接して設けられた、薄膜トランジスタを含む薄膜集積回路装置と、前記内部基体の周囲を覆うカバーを有することを特徴とするものであってもよい。
【００２７】
また、これらの物品に含まれる薄膜集積回路装置の上方及び下方の少なくとも一方には、酸化珪素、窒化珪素又は酸窒化珪素を含む単層又は積層からなる保護層が形成されていることが望ましい。
【００２８】
本発明に係る物品に内蔵される集積回路装置は、ＴＦＴを含む薄膜集積回路装置であるため、約５μｍ以下の厚さ（より好ましくは、０．１μｍ〜３μｍ）とすることができるため、特に、紙状、フィルム状、板状の物品に対して、本発明の果たす役割は大きい。
【発明の効果】
【００２９】
本発明に係るＩＤラベル、ＩＤカード、ＩＤタグが有する薄膜集積回路装置は、いずれもＴＦＴのごとき薄膜能動素子を含んでいることを特徴としているため、ＴＦＴを被剥離基板に形成した後、被剥離基板を剥離し、素子分離を行う等の方法により、薄膜集積回路装置を安価で大量生産することができる。また、薄膜能動素子から構成されるため、従来に比べてより薄型のＩＤラベル、ＩＤカード、ＩＤタグを得ることができる。
【００３０】
また、従来のシリコン基板上に形成されたＩＣチップのように、裏面研磨を行う必要がなく、工程を大幅に簡略化でき、かつ製造コストを大幅に削減することができる。また、被剥離基板として、シリコン基板よりも安価なガラス基板、石英基板、太陽電池級シリコン基板（太陽電池グレードシリコン基板）等を用いることができ、さらに、被剥離基板を再利用することもできるため、大幅にコスト低減を図ることができる。
【００３１】
また、シリコンウエハで作製されたＩＣのように、クラックや研磨痕の原因となるバックグラインド処理を行う必要がなく、また、素子の厚さのバラツキも、ＩＣを構成する各膜の成膜時におけるばらつきに依存することになるので、大きくても数百ｎｍ程度であり、バックグラインド処理による数〜数十μｍのばらつきと比べて飛躍的に小さく抑えることができる。
【００３２】
したがって、本発明により、低コストで大量生産が可能で、より薄型で、機能性に優れたＩＤラベル、ＩＤカード、ＩＤタグ等の各種物品を提供することができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更することができる。例えば、本実施形態及び本実施例の各々を適宜組み合わせて本発明を実施することができる。したがって、本実施の形態の記載内容に限定して解釈されるものではない。
【００３４】
（実施形態１）
本発明に係るＩＤラベルの構造及び作製方法について、主に図１（Ａ）、図２、図３を参照して説明する。図１（Ａ）は、本発明に係るＩＤラベル２０の積層構造を示した斜視図である。ここでは、便宜上、商品等に貼り付けるラベル基体（一般に、「タック紙」などと呼ばれるが、紙素材に限定されない。）部分を下方に、ラベルの台紙となるセパレータを上方に示してある。
【００３５】
図１（Ａ）は、ラベル基体１０に、予めアンテナ１１と、該アンテナと薄膜集積回路装置との接続部である接続パッド１２を形成しておき、別途形成した薄膜集積回路装置１３をラベル基体に貼り付ける場合について示したものである。ラベル基体の表面（本図においては裏側）には、必要に応じて、文字、記号、絵図等のプリント１４が施されている。また、非接触型と接触型の機能を併有した所謂ハイブリッド型のＩＤラベルとしたい場合には、接続端子を構成する配線パターンを印刷法等によって形成しても良い。
【００３６】
アンテナ及び薄膜集積回路装置が形成されたラベル基体１０は、接着剤層１５を介して、セパレータ１６に貼り付けられる。なお、ラベル基体１０の表面には、コーティング層１７を形成しても良い。また、図示しないが、ラベル基体と接着剤層の間にもコーティング層を設けても構わない。
【００３７】
ここで、ラベル基体としては、代表的には、紙、合成紙、プラスチック、ＰＥＴ、ポリプロピレン、ポリエチレン、ポリスチレン、ナイロン等の樹脂材料、無機材料等を用いることができるが、これらに限定されるものではない。ＩＤラベルは、平坦形状を有する商品のみならず、様々な形状を有する商品にも貼付可能とするために、ラベル基体は、可撓性を有するフレキシブルな素材を用いることが望ましい。なお、樹脂材料としては、例えば、特開２００１−３０４０３に記載された高密度ポリエチレン（ＨＤＰＥ）等を用いることもできる。また、上記材料を２種類以上組み合わせて使用しても良い。
【００３８】
また、アンテナ及び接続パッドに用いられる導電材料としては、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ若しくはＴｉ、又はそれらを含む合金を用いることができる。勿論、これらに限定されるものではないが、加工容易性、コスト面から見て、Ａｌを用いるのがよい。また、膜厚は、５〜６０μｍとするのがよい。
【００３９】
また、アンテナと接続パッドで材料が異なっていても良い。アンテナ及び接続パッドは、導電材料をスパッタ法によって全面形成した後に、パターニング工程を行って形成しても良いし、インクジェット法、スクリーン印刷、オフセット印刷、グラビア印刷等（以後、これらを総称して「液滴吐出法」と呼ぶことがある。）によって、直接選択的に形成しても良い。また、上記導電材料を積層させて形成しても良い。また、これらの方法によって導電パターンを形成した後、メッキ法によって該導電パターンと同一又は異なる導電材料を形成しても良い。なお、本明細書を通じて、接続パッド部は、ＴＦＴ側に設けた構成としても良い。
【００４０】
なお、アンテナと接続パッドは、展性、延性に富む金属材料を有するように形成し、更に好ましくは膜厚を厚くして変形による応力に耐えるようにするのが望ましい。また、接続パッドは、薄膜集積回路装置との接続を確実に行うため、できるだけ形成しておくのが望ましい。
【００４１】
また、接着剤層としては、空気中の微量な水分と反応して硬化するシアノアクリレート系材料（主に瞬間接着剤として用いられるもの）、酢ビ樹脂系エマルジョン（乳濁液）、ゴム系材料、透明で速乾性、耐水性がある塩ビ樹脂系材料、酢ビ溶液系材料、エポキシ系材料、ホットメルト（熱溶融型）材料等、公知のものを採用することができる。勿論、接着機能を有するものであれば、これらに限定されるものではない。また、ＩＤラベルを商品等に貼付した後、再剥離・再貼付を行う場合には、３Ｍ社製のポストイット（Ｐｏｓｔ−ｉｔ）（登録商標）製品や、ムーア（Ｍｏｏｒｅ  Ｂｕｓｉｎｅｓｓ  Ｆｏｒｍｓ  Ｉｎｃｏｒｐｏｒａｔｅｄ）社製ノートスティックス（Ｎｏｔｅ  Ｓｔｉｃｋｓ）（登録商標）製品等に用いられる再剥離再接着可能な接着剤を用いても構わない。例えば、特開２００１−３０４０３、特許２９９２０９２、特開平６−２９９１２７に記載された、アクリル系粘着剤、合成ゴム系粘着剤、天然ゴム系粘着剤等を用いることができる。
【００４２】
また、セパレータとしては、紙、合成紙が用いられるが、プラスチック、ＰＥＴ、ポリプロピレン、ポリエチレン、ポリスチレン、ナイロン等の樹脂材料、無機材料等を用いることができるが、これらに限定されるものではない。また、コーティング層としては、プラスチック、ＰＥＴ、ポリプロピレン、ポリエチレン、ポリスチレン、ナイロン等の透明樹脂材料、ＤＬＣ（ダイヤモンドライクカーボン）等を用いることができる。また、プリントは、公知の印刷法等によってラベル基体に形成しておけばよい。また、薄膜集積回路装置１３としては、代表的には、ＴＦＴ等の薄膜能動素子を含むチップを用いることができる。具体的な構造、作製方法については、後述する。
【００４３】
ここで、図１（Ａ）のラベル基体のＸ−Ｙ方向の断面図を図２、図３に示す。薄膜集積回路装置１３には、複数のＴＦＴ２３が形成されており、さらに、アンテナと接続するための接続配線２１が形成されている。
【００４４】
また、導電材料としては、導電膜の機能に応じて種々の材料を選択することができるが、代表的なものとして、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、クロム（Ｃｒ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、モリブデン（Ｍｏ）、カドミウム（Ｃｄ、亜鉛（Ｚｎ）、鉄（Ｆｅ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、アンチモン鉛、酸化スズ・アンチモン、フッ素ドープ酸化亜鉛、炭素、グラファイト、グラッシーカーボン、リチウム、ベリリウム、ナトリウム、マグネシウム、カリウム、カルシウム、スカンジウム、マンガン、ジルコニウム、ガリウム、ニオブ、ナトリウム、ナトリウム−カリウム合金、マグネシウム／銅混合物、マグネシウム／銀混合物、マグネシウム／アルミニウム混合物、マグネシウム／インジウム混合物、アルミニウム／酸化アルミニウム混合物、リチウム／アルミニウム混合物等、ハロゲン化銀の微粒子等、又は分散性ナノ粒子、あるいは、透明導電膜として用いられる酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化亜鉛（ＺｎＯ：Ｚｉｎｃ  Ｏｘｉｄｅ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化インジウムに２〜２０％の酸化亜鉛を混合した酸化インジウム亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、有機インジウム、有機スズ、窒化チタン等を用いることができる。また、特に透明導電膜として用いられる材料に対しては、珪素（Ｓｉ）又は酸化珪素（ＳｉＯｘ）を、上記ペーストやスパッタ用のターゲットに含有させて用いてもよい。例えば、ＩＴＯに酸化珪素を含有させた導電材料（以下、便宜的に「ＩＴＳＯ」と呼ぶ。）を用いることができる。また、これらの材料からなる層を積層させて所望の導電膜を形成してもよい。
【００４５】
図２は、薄膜集積回路装置の接続配線２１と、ラベル基体の接続パッド１２とを、異方性導電膜（以下、単に「ＡＣＦ」（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）と呼ぶことがある。また、異方性導電ペースト（ＡＣＰ）と呼ぶこともある。）２２を介して接続した場合について示したものである。このように、薄膜集積回路装置を上下逆にして貼り付ける方法をフェースダウン方法と呼ぶ。
【００４６】
ここで、ＡＣＦは、バインダ層と呼ばれる接着剤を構成する主成分からなる層中に、導電粒子が分散した構造を有している。したがって、薄膜集積回路装置と接続パッドとを接着すると同時に、導通をも確保することができる。薄膜集積回路装置は、後述するように、複数の薄膜集積回路装置を作製した後、ダイシング等によって素子分離を行い、各々の薄膜集積回路装置を小型真空ピンセット２４又は図３（Ａ）に示す微少サイズのピン２５を用いて搬送することにより、ラベル基体の所望の位置に貼付することができる。
【００４７】
次に、アンテナの断面構造について説明する。本実施形態では、図１に示すように、コイル状のアンテナを利用した電磁誘導型の非接触型ＩＤラベルの場合について説明する。アンテナを流れる電流は、コイル状のアンテナにより、図示しないリーダ／ライタ（以後、単に「Ｒ／Ｗ」と呼ぶことがある。）から発生する磁界に近づくと、電磁誘導現象により、コイルの閉ループ内に電流が流れ、薄膜集積回路装置が起動する仕組みになっている。したがって、図１に示すように、薄膜集積回路装置は、アンテナの両端（例えば、外側と内側）と接続されている必要がある。
【００４８】
この際、アンテナ同士がショートしないように、図１（Ａ）及び図２に示すような交差配線１８を設けて、薄膜集積回路装置とアンテナの外側の端部とを、コンタクト部１９を介して接続した。コンタクト部は、ラベル基体に予め設けておくのが望ましい。なお、交差配線１８は、アンテナ１１と同一又は異なる導電材料を用いて形成すればよい。形成方法についても特に制限はなく、アンテナ形成時と同様に行うことができる。
【００４９】
図３は、薄膜集積回路装置とラベル基体とを、接着剤層２６を介して接着し、薄膜集積回路装置の接続配線２１と、ラベル基体の接続パッド１２とは、直接接続する場合について示したものである。接着剤層２６としては、上述した接着剤層１５と同様の材料を用いることができる。なお、素子分離した後の各々の薄膜集積回路装置は、微少サイズのピン２５又は図２に示す小型真空ピンセット２４を用いて搬送することにより、ラベル基体の所望の位置に貼付することができる。
【００５０】
薄膜集積回路装置とラベル基体とを接着する方法としては、図２、図３以外の方法を採用することも可能である。例えば、図示しないが、両面テープを用いたり、薄膜集積回路装置を覆うように樹脂等を形成したりする方法がある。
【００５１】
なお、本実施形態においては、ラベル基体の外部（コーティング層側）に交差配線１８が露出することになるため、図１（Ａ）に示すコーティング層１７を形成しておくのがよい。
【００５２】
また、本実施形態においては、電磁誘導型を用いたアンテナ構造を採用したが、交流磁界によるコイルの相互誘導を利用した電磁結合型、マイクロ波（２．４５ＧＨｚ）によりデータの送受信を行うマイクロ波型、近赤外線により、光による空間電送を利用してＩＤラベルとの交信を行う光通信型のいずれかを適宜採用することもできる。また、薄膜集積回路装置とアンテナとの接点は、本実施形態では２点としたが、この数に限定されるものではない。
【００５３】
（実施形態２）
本発明に係るＩＤラベルの構造及び作製方法について、主に図１（Ｂ）、図４を参照して説明する。図１（Ｂ）は、本発明に係るＩＤラベルの積層構造を示した斜視図である。ここでは、便宜上、商品等に貼り付けるラベル基体部分を下方に、ラベルの台紙となるセパレータを上方に示してある。
【００５４】
図１（Ｂ）は、ラベル基体１０に、予めアンテナ１１と、該アンテナと薄膜集積回路装置との接続部である接続パッド１２を形成しておき、別途形成した薄膜集積回路装置１３をラベル基体に貼り付ける場合について示したものである点では、図１（Ａ）と同様であるが、薄膜集積回路装置とアンテナとを接続する交差配線１８が、ラベル基体の内側に形成されている点に特徴がある。
【００５５】
この際、アンテナ１１と交差配線１８とがショートしないように、絶縁層２７を設けてある。さらに、絶縁層２７には、コンタクト部２８が形成されており、アンテナ１１の外側の端子と交差配線１８とが接続されている。図１（Ｂ）におけるＸ−Ｙ方向の断面図を図４（Ａ）に示す。
【００５６】
なお、絶縁層２７としては、ポリイミド、アクリル、ポリアミド、レジスト、シロキサン等の有機樹脂や、酸化珪素、窒化珪素、酸窒化珪素、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の無機材料を用いることができる。但し、ＩＤラベル全体の膜厚が不必要に厚くならないように、絶縁層２７と交差配線１８を含めた膜厚が、図４（Ａ）に示すように、薄膜集積回路装置１３の膜厚以下となるようにするのが望ましい。
【００５７】
なお、本実施の形態では、図２と同様に薄膜集積回路装置とラベル基体とを異方性導電膜２２によって接続したが、図３に示した方法を採用しても構わない。
【００５８】
なお、その余の構成については、実施形態１と同様とすることができる。
【００５９】
本実施形態においては、交差配線をラベル基体の内側に形成したため、図１（Ａ）のようにラベル基体表面にコーティング層を設ける必要がなく、ＩＤラベル全体を薄型にすることができる。
【００６０】
本実施形態においては、電磁誘導型を用いたアンテナ構造を採用したが、電磁結合型、マイクロ波型、光通信型のいずれかを適宜採用することもできる。また、非接触型と接触型の機能を併有した所謂ハイブリッド型のＩＤラベルとしたい場合には、接続端子を構成する配線パターンを印刷法等によって形成しても良い。また、薄膜集積回路装置とアンテナとの接点は、本実施形態では２点としたが、この数に限定されるものではない。
【００６１】
（実施形態３）
本発明に係るＩＤラベルの構造及び作製方法について、主に図１（Ｃ）、図４（Ｂ）を参照して説明する。図１（Ｃ）は、本発明に係るＩＤラベルの積層構造を示した斜視図である。ここでは、便宜上、商品等に貼り付けるラベル基体部分を下方に、ラベルの台紙となるセパレータを上方に示してある。
【００６２】
図１（Ｃ）は、ラベル基体１０に、予めアンテナ１１と、該アンテナと薄膜集積回路装置との接続部である接続パッド１２を形成しておき、別途形成した薄膜集積回路装置１３をラベル基体に貼り付ける場合について示したものである点では、図１（Ａ）と同様であるが、薄膜集積回路装置とアンテナとを接続する交差配線１８が、薄膜集積回路装置内に形成されている点に特徴がある。
【００６３】
図１（Ｃ）におけるＸ−Ｙ方向の断面図を図４（Ｂ）に示す。ＴＦＴ形成領域２９からは、アンテナの内側の端部と、外側の端部に接続するための接続配線２１ａ〜ｃが設けられている。そして、アンテナの外側の端部と接続する接続配線２１ａとＴＦＴ形成領域との間には、交差配線１８が設けられている。交差配線１８は、ＴＦＴ形成領域を作製後、第１層間膜３０ａを形成し、コンタクトホールを開孔した後、導電材料をスパッタ法によって成膜、又は液滴吐出法によって吐出することによって形成することができる。さらに、交差配線１８とアンテナ１１とがショートしないように、第２層間膜３０ｂを形成し、接続配線２１ｃを形成する。なお、接続配線２１ａ〜２１ｃ、交差配線１８としては、上記実施例で用いた導電材料を適宜採用することができる。さらに、第２層間膜３０ｂ上には、保護膜３１を形成しても良い。
【００６４】
層間膜の材料としては、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン（シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料）等の耐熱性有機樹脂、を用いることができる。形成方法としては、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。あるいは、塗布法により得られるＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を用いることもできる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、ＤＬＣ或いはＣＮ等の炭素を有する膜、ＰＳＧ、ＢＰＳＧ、アルミナ膜等を用いることができる。形成方法としては、プラズマＣＶＤ法、減圧ＣＶＤ（ＬＰＣＶＤ）法、大気圧プラズマ等を用いることができる。なお、層間膜３０ａ、３０ｂの材料は同じでも異なっていても良い。
【００６５】
また、保護膜の材料としては、酸化珪素（ＳｉＯｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）の他、窒化珪素（ＳｉＮｘ、Ｓｉ3Ｎ4、ＳｉＮＯｘ）、窒化酸化珪素（ＳｉＮｘＯｙ）等のＮａ元素等のアルカリ金属元素をブロッキングする機能を有するものを用いるのがよい。特に、ＩＤラベル、ＩＤカード、ＩＤタグ等は、直接素手で取り扱うことが多く、汗に含まれるＮａの侵入を防止することができる。さらに望ましくは、上記材料を積層させるのがよい。例えば、（Ａ）ＳｉＮ又はＳｉＮＯ、（Ｂ）ＳｉＯ2又はＳｉＯＮ、（Ｃ）ＴＦＴ、及び（Ｄ）ＳｉＮ又はＳｉＮＯの順に積層するとよい。なお、これらの積層構造は自由に組み合わせることができる。また、ＴＦＴの上下のみならず、外周辺部を上記材料で覆っても良い。なお、以後、酸化窒化珪素（ＳｉＯｘＮｙ）と窒化酸化珪素（ＳｉＮｘＯｙ）を総称して、酸窒化珪素ということがある。
【００６６】
また、上記材料を用いた保護層とすることで、有機樹脂材料からなる接着剤層が保護層に密着して設けられた場合、ＴＦＴを該接着剤層に含まれる不純物から保護することができる。また、保護層に接して、又は保護層の内部にアンテナを形成した場合、上記保護層とすることで、導電材料（特に、Ｃｕ、Ａｇ）の侵入を防止することができる。
【００６７】
なお、本実施の形態では、図２と同様に薄膜集積回路装置とラベル基体とを異方性導電膜２２によって接続したが、図３に示した方法を採用しても構わない。
【００６８】
なお、その余の構成については、実施形態１と同様とすることができる。
【００６９】
本実施形態においては、交差配線を薄膜集積回路装置内に形成したため、ラベル基体表面にコーティング層を設ける必要がなく、また、ラベル基体上にコンタクトホールを開孔する必要もなくなる。
【００７０】
本実施形態においては、電磁誘導型を用いたアンテナ構造を採用したが、電磁結合型、マイクロ波型、光通信型のいずれかを適宜採用することもできる。また、非接触型と接触型の機能を併有した所謂ハイブリッド型のＩＤラベルとしたい場合には、接続端子を構成する配線パターンを印刷法等によって形成しても良い。また、薄膜集積回路装置とアンテナとの接点は、本実施形態では２点としたが、この数に限定されるものではない。
【００７１】
（実施形態４）
本発明に係るＩＤラベルの構造及び作製方法について、主に図５を参照して説明する。図５（Ａ）は、本発明に係るＩＤラベルの積層構造を示した斜視図である。ここでは、商品等に貼り付けるラベル基体部分を上方に、ラベルの台紙となるセパレータを下方に示してある。
【００７２】
本実施形態は、内部基体（インレット基体）３２に予めアンテナ１１と、該アンテナと薄膜集積回路装置との接続部である接続パッド１２を形成しておき、別途形成した薄膜集積回路装置１３を内部基体３２に貼り付け、ラベル基体を貼り付ける点に特徴がある。
【００７３】
内部基体３２にアンテナ及び薄膜集積回路装置を設ける方法としては、上記実施形態においてラベル基体に設けた場合と同様に行うことができる（図２〜４参照）。但し、ＩＤラベル全体が不必要に厚くならないように、内部基体は薄型のフィルム状のものを用いるとよい。素材としては、紙、合成紙、プラスチック、ＰＥＴ、ポリプロピレン、ポリエチレン、ポリスチレン、ナイロン等の樹脂材料、無機材料等を用いることができるが、これらに限定されるものではない。また、ＩＤラベルは、平坦形状を有する商品のみならず、様々な形状を有する商品にも貼付可能とするために、内部基体も、可撓性を有するフレキシブルな素材を用いることが望ましい。これにより、ＩＤラベルの取り扱いが容易になる。なお、樹脂材料としては、例えば、特開２００１−３０４０３に記載された高密度ポリエチレン（ＨＤＰＥ）等を用いることもできる。
【００７４】
図５（Ｂ）は、本実施形態によって作製されたＩＤラベルの完成品の断面拡大図である。アンテナ及び薄膜集積回路装置が形成された内部基体の上下は、保護層３４、３５で覆われている。保護層としては、酸化珪素、窒化珪素、酸窒化珪素等のＮａ元素等の不純物をブロッキングする機能を有するものを用いるのがよく、さらに望ましくは、これらを積層させて形成するのがよい。勿論、他の有機樹脂系の材料を用いることもできる。
【００７５】
この別途形成された内部基体３２は、接着剤層３６を介してラベル基体１０に貼り付けられる。ラベル基体の表面（印刷面３３）には、必要に応じて、プリント１４が施されている。また、本実施形態においては、内部基体３２のサイズをラベル基体１０のサイズよりも小型としたため、接着剤層３６を内部基体の側面に形成することができ、それによって、セパレータ１６と、内部基体３２及びラベル基体１０とを保持することができる。
【００７６】
実際にＩＤラベルを商品等に貼り付ける場合には、セパレータを剥がし、接着剤層３６を介して貼り付ければよい。この際、内部基体の下部（商品との接着面）には、保護層３５が設けられているため、外部から薄膜集積回路装置内へ侵入するＮａ等の不純物をブロックすることができる。したがって、例えば、上部保護層３４は、薄型化のため単層とし、下部保護層３５は不純物ブロッキング性向上のために積層構造とすることは、有効である。
【００７７】
なお、内部基体３２を、ラベル基体１０とほぼ同じサイズとする場合には、内部基体３２の上下面両方に接着剤層を設け、ラベル基体１０及びセパレータ１６と接着させればよい。
【００７８】
本実施形態においては、電磁誘導型を用いたアンテナ構造を採用したが、電磁結合型、マイクロ波型、光通信型のいずれかを適宜採用することもできる。また、非接触型と接触型の機能を併有した所謂ハイブリッド型のＩＤラベルとしたい場合には、接続端子を構成する配線パターンを印刷法等によって形成しても良い。また、薄膜集積回路装置とアンテナとの接点は、本実施形態では２点としたが、この数に限定されるものではない。
【００７９】
（実施形態５）
本発明に係るＩＤカードの構造及び作製方法について、主に図６を参照して説明する。図６は、本発明に係るＩＤカードの積層構造を示した斜視図である。
【００８０】
図６（Ａ）は、ＩＤカードのカード下部基体３７ｂ上に、予めアンテナ１１と、該アンテナと薄膜集積回路装置１３との接続部である接続パッド１２を形成しておき、別途形成した薄膜集積回路装置１３をカード下部基体３７ｂに貼り付ける場合について示したものである。そしてさらに、カード下部基体３７ｂには、接着剤層３９を介して薄膜集積回路装置を覆うカバー（カード上部基体３７ａ）が接着される。カード上部基体３７ａ又はカード下部基体３７ｂには、必要に応じてプリント１４が施されている。また、接続パッド１２とアンテナ１１とを接続するための交差配線１８が、カード下部基体表面に露出する場合には、コーティング層４０を別途形成しても良い。
【００８１】
なお、カード基体としては、代表的には、プラスチック、ＰＥＴ、ポリプロピレン、ポリエチレン、ポリスチレン、ナイロン等の樹脂材料が用いられるが、紙、合成紙、無機材料等を用いてもよい。ＩＤカードは、一般的には、折り曲げて使用することはほとんどないが、折り曲げ可能なＩＤカードとしたい場合には、カード基体として可撓性を有するフレキシブルな素材を用いることが望ましい。なお、樹脂材料としては、例えば、特開２００１−３０４０３に記載されたＨＤＰＥ等を用いることもできる。また、上記材料を２種類以上組み合わせて使用しても良い。
【００８２】
なお、交差配線を含めたアンテナの構造、及び薄膜集積回路装置とアンテナの接続法法等は、実施形態１〜４と同様に行うことができる。かくして、ＩＤカード４１が完成する。
【００８３】
また、図６（Ｂ）は、アンテナ１１が形成され、かつ薄膜集積回路装置１３が貼り付けられた内部基体３２を、接着剤層３８及び３９を介して、カード下部基体３７ｂで封止したものである。なお、図示しないが、内部基体３２をカード下部基体３７ｂよりも小型サイズに作製しておけば、接着剤層３８又は接着剤層３９の一方が不要となり、ＩＤカードの薄膜化を図ることができる。
【００８４】
なお、本実施形態においては、電磁誘導型を用いたアンテナ構造を採用したが、電磁結合型、マイクロ波型、光通信型のいずれかを適宜採用することもできる。また、非接触型と接触型の機能を併有した所謂ハイブリッド型のＩＤカードとしたい場合には、接続端子を構成する配線パターンを印刷法等によって形成しても良い。また、薄膜集積回路装置とアンテナとの接点は、本実施形態では２点としたが、この数に限定されるものではない。
【００８５】
（実施形態６）
本発明に係る紙幣、硬貨等の構造及び作製方法について、主に図７を参照して説明する。図７は、本発明に係る紙幣、硬貨の積層構造を示した図である。
【００８６】
図７（Ａ）は、アンテナ１１が形成され、かつ薄膜集積回路装置１３が貼り付けられた内部基体３２を、接着剤層３６を介して、上部基体４２ａ及び下部基体４２ｂで封止したものである。上部基体４２ａ、下部基体４２ｂは、紙幣であれば、通常、紙、合成紙等のパルプ系材料が用いられるが、これらに限定されるものではない。また、当該構成は、紙幣に限定されるものではない。基体は、種々の用途に対して適宜変更することができ、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等の無記名債券類、証券、約束手形、小切手、株券、公社債券等の有価証券類、住民票、戸籍謄本、戸籍抄本、社員証、学生証、会員証、受験票、受講票、資格証明書、身分証明書等の証書類、物体の識別に利用される荷札、値札、名札、表札等のＩＤタグ、包装紙等、あらゆる物品に対応させて選択すればよい。
【００８７】
また、図７（Ｂ）は、アンテナ１１が形成され、かつ薄膜集積回路装置１３が貼り付けられた円形又は楕円形の内部基体４４を、接着剤層３６を介して、円形又は楕円形の上部基体４３ａ及び下部基体４３ｂで封止したものである。上部基体４３ａ、下部基体４３ｂは、主に硬貨に用いられることを主眼においているため、円形又は楕円形となっているが、必ずしもこの形状に限定されない。上記硬貨は、市場に流通する金銭を指すが、特定の地域で貨幣と同じように通用するもの（金券）も含まれるものとする。また、記念コイン、記念メダルなど、一時的に発行されるものも含むものとする。
【００８８】
なお、図７（Ａ）（Ｂ）において、交差配線を含めたアンテナの構造、及び薄膜集積回路装置とアンテナの接続法法等は、実施形態１〜４と同様に行うことができる。この際、内部基体３２、４４が占める面積を上部基体４２ａ、４３ａ、下部基体４２ｂ、４３ｂに比べてできるだけ小さくすることによって、接着剤層３６の占める接着面積が大きくなり、耐破壊性にすぐれた紙幣、証券類、有価証券類、無記名債券類、硬貨等の物品を得ることができる。
【００８９】
また、内部基体３２、４４及びアンテナ１１の形状は、図７（Ａ）（Ｂ）に示した形状に限定されない。
【００９０】
本発明に用いられる薄膜集積回路装置は、ＴＦＴ等の薄膜能動素子から構成されるため、約５μｍ以下の厚さ（上下に保護膜や形成される場合には、該保護膜の厚さを除く）とすることができる。好ましくは、０．１μｍ〜３μｍとするのがよい。また、ＩＤＦチップのサイズは、２５ｍｍ2以下、好ましくは、０．０９ｍｍ2〜１６ｍｍ2の面積とするのがよい。また、上下の保護層は、ＩＤＦチップサイズよりも大きくなるように形成するのがよい。
【００９１】
このように、本発明に用いられる薄膜集積回路装置は、従来のＩＣチップが約０．０６ｍｍ（６０μｍ）の厚さを有していたのに比べ非常に薄型であることから、特に紙やフィルム状の樹脂からなる薄型の物品中に、チップとして挿入するのに非常に適している。また、ＩＤＦチップは厚さが薄いため、周囲を有機樹脂材料で充填し、一体物とすることが可能である。これによって、曲げ応力によるＩＤＦチップへの影響を阻止することができる。
【００９２】
なお、本実施形態においては、電磁誘導型を用いたアンテナ構造を採用したが、電磁結合型、マイクロ波型、光通信型のいずれかを適宜採用することもできる。また、非接触型と接触型の機能を併有したハイブリッド型としたい場合には、接続端子を構成する配線パターンを印刷法等によって形成しても良い。また、薄膜集積回路装置とアンテナとの接点は、本実施形態では２点としたが、この数に限定されるものではない。
【００９３】
（実施形態７）
本発明に係るＩＤラベルの作製方法について、主に図８を参照して説明する。図８は、本発明に係るＩＤラベルの製造ラインを示した模式図である。
【００９４】
まず、図８（Ａ）に示すように、ＩＤラベルの基体となるラベル紙をラベル紙供給手段３００（ロール１）から供給し、ラベル紙の所望の位置にＩＤＦチップ（薄膜集積回路装置）を貼り付ける。この際、適宜、接着剤、ＡＣＦや、超音波接着法、ＵＶ接着法を用いる。ここでは、ラベル紙にアンテナが形成されているものとし、ＡＣＦ供給手段３０１、ＩＤＦチップ貼付手段３０２によって、ＡＣＦを介してラベル紙とＩＤＦチップとを接着した。勿論、ラベル紙に形成されたアンテナと、ＩＤＦチップは接続されている。次に、接着剤層供給手段３０３から、接着剤層を供給し、セパレート紙供給手段３０４（ロール２）から供給されるセパレート紙（セパレータ）を貼り付け、ＩＤラベルが完成する。最後にラベル巻き取り手段３０５（ロール３）で、ＩＤラベルを巻き取る。なお、ＩＤラベル基体は、予め個々のラベル毎に分離しておき、セパレート紙は帯状のものを供給すると良い。この場合には、図３４（Ａ）に示すような、一連のラベル台紙１１８（セパレータ）上に、個々に分離されたＩＤラベル２０を得ることができる。
【００９５】
また、ラベル紙の供給と、セパレート紙の供給の順序は、図８（Ｂ）に示すように逆にしても良い。また、同図では、ＩＤＦチップにアンテナが一体形成されているものとし、ＡＣＦ供給手段３０１は省略した。また、ＩＤラベルが帯状に複数形成された後、型抜き機等のラベル分離手段３０６によってラベル分離を行い、個々のラベルの状態にしてから、製品として回収手段３０７によって回収しても良い。勿論、図８（Ａ）と（Ｂ）は、交互に組み合わせることができる。
【００９６】
なお、本実施形態に係る方法は、本発明に係るＩＤカード、ＩＤタグ、紙幣、硬貨、証書類、無記名債券類、有価証券類等に、適宜採用することができる。例えば、ＩＤタグの場合には、ロール１に下部基体材料を保持しておき、ロール２には、上部基体材料を保持しておけばよい。
【００９７】
（実施形態８）
本発明に係るＩＤカードやＩＤタグの作製方法について、主に図９を参照して説明する。図９は、本発明に係るＩＤカード、ＩＤタグの製造ラインを示した模式図及び完成品の拡大図を示したものである。
【００９８】
まず、図９（Ａ）に示すように、ＩＤカード又はＩＤタグの基体となる材料を基体供給手段３０８（ロール１）から供給し、基体の所望の位置に、ＩＤＦ貼付手段３０２によって、ＩＤＦチップ（薄膜集積回路装置）を貼り付ける。この際、適宜、接着剤、ＡＣＦや、超音波接着法、ＵＶ接着法を用いる。次に、基体が帯状に連なっているときは、基体分離手段３０９によって、基体を個々のＩＤカード又はＩＤタグ毎に分離する。そして、ラミネート装置３１０によって、個々の基体の周囲をラミネート加工する。これにより、ＩＤカード又はＩＤタグが完成する。
【００９９】
なお、帯状の基体の所望の位置にＩＤＦチップを形成し、ラミネート加工を行った後に、個々のＩＤカード又はＩＤタグ毎に分離しても良い。ラミネート加工されたＩＤカード又はＩＤタグは、回収手段３０７によって回収される。
【０１００】
図９（Ｂ）は、本実施形態に係る方法を用いて作製されたＩＤカード又はＩＤタグの完成品の断面拡大図である。ラベル基体３２には、アンテナ１１と、該アンテナに接続された薄膜集積回路装置１３が接続パット１２を介して形成されており、保護層３４、３５を介して、フィルム層４５に覆われている。なお、ラミネート加工時の加熱処理等において、薄膜集積回路装置やアンテナを保護するために、保護層３４、３５を形成しておくのが望ましい。保護層としては、ＤＬＣ或いはＣＮ等の炭素を有する膜、又は窒化珪素膜或いは窒化酸化珪素膜等を用いることができるが、これに限定されるものではない。形成方法としては、プラズマＣＶＤ法や、大気圧プラズマ等を用いることができる。
【０１０１】
かくして、ラミネート加工されたＩＤカード又はＩＤタグを得ることができる。なお、ラミネート加工に適した商品であれば、ＩＤカード、ＩＤタグに限らず、本製造プロセスを採用することができる。
【０１０２】
（実施形態９）
本発明に係るＩＤラベル、ＩＤカードの構造及び作製方法について、主に図１０〜１２を参照して説明する。まず、図１０は、本発明に係るＩＤラベルの積層構造を示した斜視図である。ここでは、商品等に貼り付けるラベル基体部分を上方に、ラベルの台紙となるセパレータを下方に示してある。
【０１０３】
図１０は、ＩＤラベル４９において、アンテナ４７と薄膜集積回路装置４８とが一体形成されたアンテナ一体型薄膜集積回路装置４６（以下、「アンテナ一体型ＩＤＦチップ」と呼ぶことがある。）を、接着剤層１５を介してセパレータ１６又はラベル基体１０に貼り付ける方法を示したものである。なお、ラベル基体、接着剤層、セパレータの材質は、上記実施形態に準ずる。また、ＩＤＦチップ及びアンテナの形状は、図１０の形状に限定されない。
【０１０４】
また、図１１は、ＩＤカード５０において、アンテナ一体型薄膜集積回路装置４６を、接着剤層１５を介してカード下部基体３７ｂに貼り付ける方法を示したものである。なお、カード下部基体、接着剤層の材質は、上記実施形態に準ずる。また、ＩＤＦチップ及びアンテナの形状は、図１１の形状に限定されない。
【０１０５】
また、図１２は、図１１に示すＩＤラベル、ＩＤカードにおけるアンテナ一体型ＩＤＦチップのＸ−Ｙ方向の断面図を示したものである。
【０１０６】
図１２（Ａ）は、保護膜５５上に、島状半導体膜５７、ゲート絶縁膜５８を形成した後に、ゲート電極５６（ここでは、２層構造となっている）と交差配線５２とを同時に形成する場合を示している。さらに、層間膜５３を介して、アンテナ４７、ＴＦＴとアンテナを接続するための配線５１ａ、ＴＦＴ同士を接続するための配線５１ｂを形成した。ゲート電極５６と交差配線５２、及びアンテナ４７と配線５１ａ、５１ｂは同一工程で作製するのが望ましいが、段階的に形成しても良い。
【０１０７】
図１２（Ｂ）は、保護膜５５上に、島状半導体膜５７、ゲート絶縁膜５８を形成した後に、ゲート電極５６（ここでは、２層構造となっている）とアンテナ４７とを形成する場合を示している。さらに、層間膜５３を介して、ＴＦＴとアンテナを接続するための配線５１ａ、交差配線５２、ＴＦＴ同士を接続するための配線５１ｂを形成した。ゲート電極５６とアンテナ４７、交差配線５２と配線５１ａ、５１ｂは同一工程で作製するのが望ましいが、段階的に形成しても良い。
【０１０８】
なお、図１２（Ａ）（Ｂ）ともに、また、トップゲート構造のＴＦＴを用いているが、勿論、ボトムゲート構造を採用しても良い。ＴＦＴの具体的な作製方法については、後述する。また、半導体層５７への不純物拡散を防止するため、単層又は積層構造の保護膜５５を形成しておくのが望ましい。また、アンテナを形成した後にも、保護膜５４を形成しておくのが望ましい。なお、該保護層は、窒化珪素、酸化珪素、酸窒化珪素等を採用することができるが、Ｎａ等の不純物ブロッキング性を有する窒化珪素を含んでいることが望ましい。
【０１０９】
あるいは、層間膜や保護膜としては、弾性の高いポリイミド等の有機材料を用いてもよい。これにより、変形時の応力は、有機材料を有する層間膜や保護膜に集中し、主にこれらの膜が変形するので、薄膜トランジスタへかかる応力が低減される。また変形が生じる場合に、最も応力が負荷される箇所（エッジ、角）が、半導体膜のエッジではなく下地膜のエッジとなるため、半導体膜のエッジや界面で生じる応力集中を抑えることができる。
【０１１０】
なお、ＩＤＦチップ１１０は、図２５（Ａ）に示すように、上下の保護層５４ａ、５５ａ、５５ｂのほぼ中央部に配置せしめるのが望ましい。ここで、ＩＤＦチップは約５μｍ以下、好ましくは０．３〜３μｍの厚さに形成され、一方、アンテナは一般的に５〜４０μｍの厚さ、保護膜は、上下それぞれ１０〜２００μｍの厚さに形成される。したがって、上下保護膜、ＩＤＦチップ、アンテナ（アンテナが一体形成されている場合）の膜厚の総計をｄとして、ＩＤＦチップを、ｘ＝（ｄ／２）±３０μｍの位置、さらに好ましくは、ｘ＝（ｄ／２）±１０μｍの位置に配置するのが望ましい（図２５（Ｂ）、（Ｃ））。
【０１１１】
このように、ＩＤＦチップを保護膜の中心に配置せしめることで、ＩＤＦチップへの応力を緩和することができ、ＴＦＴを構成する各層でのクラックの発生を防止することができる。
【０１１２】
以上は、ＴＦＴとアンテナを一体形成した場合の構造の一例であり、必ずしもこれらに限定されるものではない。
【実施例１】
【０１１３】
本実施例では、図１３〜１６を参照して、薄膜集積回路装置の具体的な作製方法について説明する。ここでは、簡単のため、ｎ型ＴＦＴとｐ型ＴＦＴを用いたＣＰＵとメモリ部分の断面構造を示すことによって、その作製方法について説明する。
【０１１４】
まず、基板６０上に、剥離層６１を形成する（図１３（Ａ））。ここでは、ガラス基板（例えば、コーニング社製１７３７基板）上に、５０ｎｍ（５００Å）の膜厚のａ−Ｓｉ膜（非晶質シリコン膜）をＣＶＤ法により形成した。なお、基板としては、ガラス基板の他にも、石英基板、アルミナなど絶縁物質で形成される基板、シリコンウエハ基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。
【０１１５】
また、剥離層としては、非晶質シリコンの他に、多結晶シリコン、単結晶シリコン、ＳＡＳ（セミアモルファスシリコン（微結晶シリコンともいう。））等、シリコン（Ｓｉ）を主成分とする層を用いることができる。これらの剥離層は、ＣＶＤ法の他にも、スパッタ法等によって形成しても良い。また、剥離層は５０ｎｍよりも薄く形成しても良い。
【０１１６】
次に、剥離層６１上に、保護膜５５（下地膜、下地絶縁膜と呼ぶこともある。）を形成する（図１３（Ａ））。ここでは、１００ｎｍ（１０００Å）の膜厚の窒化珪素膜をＣＶＤ法によって形成したが、材料、製法はこれに限定されるものではなく、酸化珪素膜、酸窒化珪素膜等を用いることもできる。また、単層でなく、積層構造とすることもできる。例えば、酸化窒化珪素膜（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素膜（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）、酸化窒化珪素膜の３層構造とするのがよい。
【０１１７】
なお、剥離層６１及び島状半導体膜５７として、ａ−Ｓｉ等の珪素を主成分とする材料を用いる場合には、それらに接する保護膜としては、密着性確保の点から、ＳｉＯｘＮｙを用いるのが望ましい。
【０１１８】
次に、保護膜５５上に、薄膜集積回路装置のＣＰＵやメモリを構成する薄膜トランジスタ（ＴＦＴ）を形成する。なお、ＴＦＴ以外にも、有機ＴＦＴ、薄膜ダイオード等の薄膜能動素子を形成することもできる。
【０１１９】
ＴＦＴの作製方法として、まず、保護膜５５上に、島状半導体膜５７を形成する（図１３（Ｂ））。島状半導体膜５７は、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とする半導体膜を用いることができる。
【０１２０】
ここでは、７０ｎｍの膜厚のアモルファスシリコンを形成し、さらにその表面を、ニッケルを含む溶液で処理した後、５００〜７５０℃の熱結晶化工程によって結晶質シリコン半導体膜を得、さらにレーザー結晶化を行って結晶性の改善を施した。また、成膜方法としては、プラズマＣＶＤ法、スパッタ法、ＬＰＣＶＤ法などを用いても良いし、結晶化方法としては、レーザー結晶化法、熱結晶化法、他の触媒（Ｆｅ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃｕ，Ａｕ等）を用いた熱結晶化、あるいはそれらを交互に複数回行っても良い。
【０１２１】
また、非晶質構造を有する半導体膜の結晶化処理としては、連続発振のレーザーを用いても良く、結晶化に際し大粒径の結晶を得るためには、連続発振が可能な固体レーザーを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい（この場合の結晶化をＣＷＬＣという。）。代表的には、Ｎｄ：ＹＶＯ4レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ4レーザーから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶又はＧｄＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザー光に対して相対的に半導体膜を移動させて照射すればよい。
【０１２２】
また、パルス発振のレーザを用いる場合、通常、数十Ｈｚ〜数百Ｈｚの周波数帯を用いるが、それよりも著しく高い１０ＭＨｚ以上の発振周波数を有するパルス発振レーザを用いてもよい（この場合の結晶化をＭＨｚＬＣという。）。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われているため、上記高周波数帯を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。よって、従来のパルス発振のレーザを用いる場合と異なり、半導体膜
中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。
【０１２３】
上記の方法によって結晶性シリコン半導体膜を得る。なお、結晶は、ソース、チャネル、ドレイン方向にそろっていることが望ましい。また、結晶層の厚さは、２０〜２００ｎｍ（代表的には４０〜１７０ｎｍ、さらに好ましくは、５０〜１５０ｎｍ）となるようにするのがよい。その後、半導体膜上に酸化膜を介して、金属触媒をゲッタリングするためのアモルファスシリコン膜を成膜し、５００〜７５０℃の熱処理によってゲッタリング処理を行った。さらに、ＴＦＴ素子としての閾値を制御するために、結晶性シリコン半導体膜に対し、１０13／ｃｍ2オーダーのドーズ量のホウ素イオンを注入した。その後、レジストをマスクとしてエッチングを行うことにより、島状半導体膜５７を形成した。
【０１２４】
なお、結晶性半導体膜を形成するにあたっては、ジシラン（Ｓｉ2Ｈ6）とフッ化ゲルマニウム（ＧｅＦ4）の原料ガスとして、ＬＰＣＶＤ法によって、多結晶半導体膜を直接形成することによっても、結晶性半導体膜を得ることができる。ガス流量比は、Ｓｉ2Ｈ6／ＧｅＦ4＝２０／０．９、成膜温度は４００〜５００℃、キャリアガスとしてＨｅ又はＡｒを用いたが、これに限定されるものではない。
【０１２５】
なお、ＴＦＴ内の特にチャネル領域には、５×１０15〜２．５×１０21ｃｍ-3（０．００００１〜５原子％）、好ましくは、０．０００５〜５原子％の水素又はハロゲンが添加されているのがよい。いずれにしても、ＩＣチップに用いられる単結晶に含まれる水素又はハロゲンの含有量よりも多く含有させておくことが望ましい。これにより、ＴＦＴ部に局部クラックが生じても、水素又はハロゲンによってターミネート（終端）されうる。
【０１２６】
次に、島状半導体膜５７上にゲート絶縁膜５８を形成する（図１３（Ｂ））。ゲート絶縁膜はプラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することが好ましい。積層する場合には、例えば、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのがよい。
【０１２７】
次に、ゲート電極５６を形成する（図１３（Ｃ））。ここでは、３０ｎｍの膜厚のＴａＮ（窒化タンタル）と、３７０ｎｍの膜厚のＷ（タングステン）をスパッタ法により積層形成した後に、レジスト６２をマスクとしてエッチングを行うことにより、ゲート電極５６を形成した。ここで、レジストマスクの代わりに、ＳｉＯｘ等のマスクを用いてもよい。この場合、ＳｉＯｘ、ＳｉＯＮ等のマスク（ハードマスクと呼ばれる。）をパターニング形成工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅のゲート電極層を形成することができる。勿論、ゲート電極５６の材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、レジスト６２を用いずに、液滴吐出法を用いて選択的にゲート電極５６を形成しても良い。
【０１２８】
なお、導電材料としては、導電膜の機能に応じて種々の材料を選択することができるが、代表的なものとして、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、クロム（Ｃｒ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、モリブデン（Ｍｏ）、カドミウム（Ｃｄ、亜鉛（Ｚｎ）、鉄（Ｆｅ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、アンチモン鉛、酸化スズ・アンチモン、フッ素ドープ酸化亜鉛、炭素、グラファイト、グラッシーカーボン、リチウム、ベリリウム、ナトリウム、マグネシウム、カリウム、カルシウム、スカンジウム、マンガン、ジルコニウム、ガリウム、ニオブ、ナトリウム−カリウム合金、マグネシウム／銅混合物、マグネシウム／銀混合物、マグネシウム／アルミニウム混合物、マグネシウム／インジウム混合物、アルミニウム／酸化アルミニウム混合物、リチウム／アルミニウム混合物等、ハロゲン化銀の微粒子等、又は分散性ナノ粒子、あるいは、透明導電膜として用いられるＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ＩＴＳＯ、ＺｎＯ、ＧＺＯ、ＩＺＯ、有機インジウム、有機スズ、窒化チタン等を適宜採用することができる。
【０１２９】
なお、ゲート電極をエッチング形成する際のエッチングガスとしては、ＣＦ4、Ｃｌ2、Ｏ2の混合ガスやＣｌ2ガスを用いたが、これに限定されるものではない。
【０１３０】
次に、ｐ型ＴＦＴ７０、７２となる部分をレジスト６３で覆い、ゲート電極をマスクとして、ｎ型ＴＦＴ６９、７１の島状半導体膜中に、ｎ型を付与する不純物元素６４（代表的にはＰ（リン）又はＡｓ（砒素））を低濃度にドープする（第１のドーピング工程、図１３（Ｄ））。第１のドーピング工程の条件は、ドーズ量：１×１０13〜６×１０13／ｃｍ2、加速電圧：５０〜７０ｋｅＶとしたが、これに限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜５８を介してスルードープがなされ、一対の低濃度不純物領域６５が形成される。なお、第１のドーピング工程は、ｐ型ＴＦＴ領域をレジストで覆わずに、全面に行っても良い。
【０１３１】
次に、レジスト６３をアッシング等により除去した後、ｎ型ＴＦＴ領域を覆うレジスト６６を新たに形成し、ゲート電極をマスクとして、ｐ型ＴＦＴ７０、７２の島状半導体膜中に、ｐ型を付与する不純物元素６７（代表的にはＢ（ホウ素））を高濃度にドープする（第２のドーピング工程、図１３（Ｅ））。第２のドーピング工程の条件は、ドーズ量：１×１０16〜３×１０16／ｃｍ2、加速電圧：２０〜４０ｋｅＶとして行う。この第２のドーピング工程によって、ゲート絶縁膜５８を介してスルードープがなされ、一対のｐ型の高濃度不純物領域６８が形成される。
【０１３２】
次に、レジスト６６をアッシング等により除去した後、基板表面に、絶縁膜７５を形成した（図１４（Ａ））。ここでは、膜厚１００ｎｍのＳｉＯＮ（酸窒化珪素）膜と、膜厚２００ｎｍのＬＴＯ膜（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ、低温酸化膜）の２層構造とした。ここでは、ＳｉＯＮ膜は、プラズマＣＶＤ法で形成し、ＬＴＯ膜としは、ＳｉＯ2膜を減圧ＣＶＤ法で形成した。その後、図示しないが、基板のＴＦＴが形成された側をレジストで覆い、基板の裏面に形成された絶縁膜をエッチング除去した（裏面処理）。
【０１３３】
次に、基板のＴＦＴ側に形成されたレジストを残したまま、エッチバック法により、レジスト及び絶縁膜７５をエッチング除去し、サイドウォール（側壁）７６を自己整合的（セルフアライン）に形成した（図１４（Ｂ））。エッチングガスとしては、ＣＨＦ3とＨｅの混合ガスを用いた。なお、サイドウォールを形成する工程は、これらに限定されるものではない。
【０１３４】
次に、ｐ型ＴＦＴ領域を覆うレジスト７７を新たに形成し、ゲート電極５６及びサイドウォール７６をマスクとして、ｎ型を付与する不純物元素７８（代表的にはＰ又はＡｓ）を高濃度にドープする（第３のドーピング工程、図１４（Ｃ））。第３のドーピング工程の条件は、ドーズ量：１×１０13〜５×１０15／ｃｍ2、加速電圧：６０〜１００ｋｅＶとして行う。この第３のドーピング工程によって、ゲート絶縁膜５８を介してスルードープがなされ、一対のｎ型の高濃度不純物領域７９が形成される。
【０１３５】
なお、図示しないが、レジスト７７をアッシング等により除去した後、不純物領域の熱活性化を行っても良い。例えば、５０ｎｍのＳｉＯＮ膜を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行えばよい。また、水素を含むＳｉＮｘ膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行うことにより、結晶性半導体膜の欠陥を改善することができる。これは、例えば、結晶性シリコン中に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれる。さらに、この後、ＴＦＴを保護するキャップ絶縁膜として、膜厚６００ｎｍのＳｉＯＮ膜を形成する。なお、水素化処理工程は、該ＳｉＯＮ膜形成後に行っても良い。この場合、ＳｉＮｘ、ＳｉＯＮ膜は連続成膜することができる。このように、ＴＦＴ上には、ＳｉＯＮ、ＳｉＮｘ、ＳｉＯＮの３層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。また、これらの絶縁膜は、ＴＦＴを保護する機能をも有しているため、できるだけ形成しておくのが望ましい。
【０１３６】
次に、ＴＦＴ上に、層間膜５３を形成する（図１４（Ｄ））。層間膜５３としては、ポリイミド、アクリル、ポリアミドや、シロキサン等の耐熱性有機樹脂を用いることができる。形成方法としては、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、無機材料を用いてもよく、その際には、ＰＳＧ、ＢＰＳＧ、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、層間膜５３を形成しても良い。
【０１３７】
次に、レジストを形成した後、エッチングによりコンタクトホールを開孔し、ＴＦＴ同士を接続する配線５１及び外部アンテナと接続するための接続配線２１を形成する（図１４（Ｄ））。コンタクトホール開孔時のエッチングに用いられるガスは、ＣＨＦ3とＨｅの混合ガスを用いたが、これに限定されるものではない。また、配線５１と接続配線２１は同一材料を用いて同時に形成しても良いし、別々に形成しても良い。ここでは、ＴＦＴと接続される配線５１は、Ｔｉ、ＴｉＮ、Ａｌ−Ｓｉ、Ｔｉ及びＴｉＮの５層構造とし、スパッタ法によって形成した後、パターニング形成した。
【０１３８】
なお、Ａｌ層において、Ｓｉを混入させることにより、配線パターニング時のレジストベークにおけるヒロックの発生を防止することができる。また、Ｓｉの代わりに、０．５％程度のＣｕを混入させても良い。また、ＴｉやＴｉＮでＡｌ−Ｓｉ層をサンドイッチすることにより、耐ヒロック性がさらに向上する。なお、パターニング時には、ＳｉＯＮ等からなる上記ハードマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定されるものではなく、前述したゲート電極に用いられる材料を採用しても良い。
【０１３９】
なお、上記保護膜としては、ＤＬＣ或いはＣＮ等の炭素を有する膜、又は窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。形成方法としては、プラズマＣＶＤ法や、大気圧プラズマ等を用いることができる。
【０１４０】
あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン等の耐熱性有機樹脂、を用いることができる。形成方法としては、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。あるいは、塗布法により得られるＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を用いることもできる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、ＰＳＧ、ＢＰＳＧ、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、上記保護膜を形成しても良い。
【０１４１】
なお、本実施例では、ＣＰＵ７３、メモリ７４等を構成するＴＦＴ領域とアンテナと接続する端子部８０のみを一体形成する場合について示したが、ＴＦＴ領域とアンテナとを一体形成する場合にも、本実施例を適用できる。この場合には、層間膜５３又は保護膜５４上にアンテナを形成し、さらに、別の保護膜で覆うと良い。
【０１４２】
アンテナの導電材料としては、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ若しくはＴｉ、又はそれらを含む合金を用いることができるが、これらに限定されるものではない。また、配線とアンテナで材料が異なっていても良い。なお、配線及びアンテナは、展性、延性に富む金属材料を有するように形成し、更に好ましくは膜厚を厚くして変形による応力に耐えるようにするのが望ましい。
【０１４３】
また、形成方法としては、スパッタ法によって全面成膜した後、レジストマスクを用いてパターニングを行ってもよいし、液滴吐出法によってノズルから選択的に形成しても良い。なお、ここでいう液滴吐出法には、インクジェット法のみならず、オフセット印刷法やスクリーン印刷等も含まれる。配線とアンテナは、同時に形成しても良いし、一方を先に形成した後に、他方が乗り上げるように形成しても良い。
【０１４４】
また、薄膜集積回路装置を内蔵する商品が、導電材料を含む場合には、それと同様の導電材料を用いて、アンテナ又は配線を形成しても良い。例えば、硬貨の材料を用いて硬貨の内部にアンテナを形成することができる。この場合、例えば、１０円玉に薄膜集積回路装置を埋め込む場合には、銅、亜鉛、スズの合金からなるアンテナを形成すると良い。
【０１４５】
なお、本実施例では、トップゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。なお、ＴＦＴのような薄膜能動素子部（アクティブエレメント）の存在しない領域には、下地絶縁膜材料、層間絶縁膜材料、配線材料が主として設けられているが、該領域は、薄膜集積回路装置全体の５０％以上、好ましくは６０〜９５％を占めていることが望ましい。これにより、ＩＤＦチップを曲げやすくし、ＩＤラベル等の完成品の取り扱いが容易となる。この場合、ＴＦＴ部を含むアクティブエレメントの島状半導体領域（アイランド）は、薄膜集積回路装置全体の５〜５０％、好ましくは、５〜１５％を占めているのがよい。
【０１４６】
また、本実施例で作製したＴＦＴのＳ値（サブスレッシュホールド値）は、０．３５Ｖ／ｄｅｃ以下（好ましくは、０．０７〜０．２５Ｖ／ｄｅｃ）、移動度は、１０ｃｍ2Ｖ／ｓｅｃ以上を有している。また、リングオシレータレベルで、１ＭＨｚ以上、好ましくは１０ＭＨｚ以上の特性（３〜５Ｖにおいて）を有している、又は、ゲートあたりの周波数特性を１００ｋＨｚ以上、好ましくは１ＭＨｚ以上（３〜５Ｖにおいて）有している。
【０１４７】
基板６０上に、複数のＴＦＴ、保護膜、各種配線、アンテナ一体型の場合にはアンテナ（これらを総称して、「薄膜集積回路装置１３」という。）を形成したら（図１５（Ａ））、次に、薄膜集積回路装置１３の境界領域に、ダイシングによって溝８１を形成する（図１５（Ｂ））。この際、ダイシング装置（ダイサー；ｄｉｃｅｒ）を用いるブレードダイシング法を用いるのが一般的である。ブレード（ｂｌａｄｅ）とは、ダイヤモンド砥粒を埋め込んだ砥石で、その幅は約３０〜５０μｍであり、このブレードを高速回転させることにより、薄膜集積回路を分離する。また、ダイシングに必要なエリアをストリートと呼ぶが、この幅は、素子への損傷を考慮し、８０〜１５０μｍとしておくのが望ましい。
【０１４８】
なお、ダイシングの他にも、スクライビング又はマスクを利用したエッチング等によって行うことができる。スクライビングの場合には、ダイヤモンドスクライビング法とレーザースクライビング法等がある。レーザースクライビング法を採用する場合には、レーザー共振器から、パルス発振のパワーが２００〜３００Ｗの線状レーザー、例えばＮｄ：ＹＡＧレーザーであって、発振波長１０６４ｎｍの基本波又は発振波長５３２ｎｍの第２高調波等を用いることができる。
【０１４９】
また、エッチングの場合には、露光、現像工程によりマスクパターンを形成し、ドライエッチング、ウエットエッチング等により素子分離を行うことができる。ドライエッチングにおいては、大気圧プラズマ法を用いてもよい。
【０１５０】
なお、溝を形成する場合、溝の深さは、少なくとも剥離層の表面が露出する程度とすればよく、基板６０が繰り返し利用できるように、基板に傷が付かないように上記ダイシング等を適宜制御するのが望ましい。
【０１５１】
次に、突起部８２を有するジグ（支持基板）８３を、接着剤８４を介して、薄膜集積回路装置１３毎に取り付ける（図１５（Ｃ））。ここで、ジグ（治具）とは、剥離層を除去した後に薄膜集積回路がバラバラに分離しないように、一時的に薄膜集積回路を固定する役割を有する。ジグの形状としては、図１５（Ｃ）のように、後にハロゲン化フッ素を含む気体又は液体の導入を容易にするために、突起部を設けた櫛状の構造とするのが望ましいが、平坦なジグを用いても構わない。また、さらに好ましくは、後にハロゲン化フッ素を含む気体又は液体の導入を容易にするための、開口部８５を設けておいても良い。
【０１５２】
ジグとしては、ハロゲン化フッ素によって冒されない酸化珪素を主成分とするガラス基板、石英基板、ステンレス（ＳＵＳ）基板等を用いることができるが、ハロゲン化フッ素によって冒されない材料であれば、これらに限定されるものではない。
【０１５３】
ここで、接着剤としては、ＵＶ光照射によって接着力（粘着力）が低下又は喪失する材料を用いることができる。ここでは、日東電工社製ＵＶ照射剥離テープを用いた。これ以外にも、上述した再剥離再接着可能な接着剤を用いても構わない。例えば、特開２００１−３０４０３、特許２９９２０９２、特開平６−２９９１２７に記載された、アクリル系粘着剤、合成ゴム系粘着剤、天然ゴム系粘着剤等を用いることができる。勿論、ジグを簡単に取り外すことができる材料であれば、これらに限定されるものではない。
【０１５４】
次に、溝８１にハロゲン化フッ素ガスを導入することにより、剥離層であるａ−Ｓｉ膜をエッチング除去した（図１６（Ａ））。ここでは、図２１に示すような減圧ＣＶＤ装置を用い、ガス：ＣｌＦ3（三フッ化塩素）、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ、時間：３時間の条件で行ったが、この条件に限定されるものではない。また、ＣｌＦ3ガスに窒素を混ぜたガスを用いてもよい。両者の流量比は適宜設定することができる。なお、ＣｌＦ3以外にも、ＢｒＦ3、ＣｌＦ2等のガスを用いてもよい。
【０１５５】
ここで、図２１に示す減圧ＣＶＤ装置は、反応空間であるベルジャー１００内に、ＣｌＦ3ガス８６等のハロゲン化フッ素ガスが導入され、ガスが基板１０１に行き渡る仕組みになっている。ベルジャーの外部にはヒーター１０２が設けられている。また、残余ガスは、排気管１０３から排出される。
【０１５６】
ここで、ＣｌＦ3等のハロゲン化フッ素は、珪素を選択的にエッチングするという特性がある反面、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸窒化珪素はほとんどエッチングされない。したがって、時間の経過ととも剥離層６１はエッチングされ、最終的に基板６０を剥離することができる（図１６（Ｂ））。一方、酸化珪素、窒化珪素、酸窒化珪素等や、耐熱性樹脂からなる下地膜である保護膜や、層間膜、保護膜はほとんどエッチングされないため、薄膜集積回路への損傷を防止することができる。なお、剥離した基板６０は勿論再利用することができ、コスト削減に繋がる。
【０１５７】
なお、剥離層６１としては、ＣｌＦ3等のハロゲン化フッ素によって除去可能なものであれば、上記シリコン系材料に限定されるものではない。また、保護膜や層間膜も、ＣｌＦ3等のハロゲン化フッ素によって冒されないものであれば、上記材料に限定されない。
【０１５８】
次に、ＵＶ光照射を行うことにより、接着剤８４の粘着力を低下又は喪失させ、ジグと、薄膜集積回路装置とを分離することにより、大量に薄膜集積回路装置１３を得ることができる。なお、ジグは、コスト削減のため、再利用するのが望ましい。
【０１５９】
上記方法によって作製された薄膜集積回路装置１３は、図２に示すような小型真空ピンセット２４や、微少サイズのピン等により搬送し、ＩＤラベル、ＩＤカード等の物品の所望の位置に備え付けることができる。
【０１６０】
また、基板を剥離する方法として、複数の薄膜集積回路が形成された基板にストレスを与え、基板を物理的に剥離する方法を採用しても良い。この場合には、剥離層として、Ｗ、ＳｉＯ2、ＷＯ3等を用いることができる。ストレスを与えるには、ダイヤモンドペン等で衝撃を与えればよい。
【実施例２】
【０１６１】
本実施例では、図１５（Ｂ）における溝８１を形成するにあたり、ドライエッチング法を用いる場合について、図１７を用いて説明する。図１７（Ａ）において、図１５（Ａ）の状態までは、実施例１と同様である。その後、現像、露光工程を経て、基板上にレジスト８７を形成し、レジスト８７をマスクとして、ドライエッチングにより溝８１を形成し、素子分離を行う（図１７（Ａ））。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、ＣＦ4とＯ2の混合ガスを用いるのがよい。また、ガス種の異なるエッチングを複数回行うことによって溝８１を形成しても良い。
【０１６２】
次に、接着剤８４を介して、ジグ８３を薄膜集積回路装置に取り付け、開口８５から供給されたＣｌＦ3等のハロゲン化フッ素によって、剥離層を除去し、最終的に基板６０を剥離した（図１７（Ｂ））。具体的な方法は、実施例１と同様である。
【０１６３】
次に、ＵＶ光照射を行うことにより、接着剤８４の粘着力を低下又は喪失させ、ジグ８３と、薄膜集積回路装置とを分離することにより、薄膜集積回路装置を大量に作製することができる。上記方法によって作製された薄膜集積回路装置は、小型真空ピンセット等により、搬送し、所望の製品に備え付けることができる。
【実施例３】
【０１６４】
本実施例では、ダイシング等によって溝８１を形成する際に、基板６０に傷が付いた場合、その基板を再利用する場合について説明する。
【０１６５】
第１の方法として、図１８（Ａ）に示すように、使用済み基板８８上に平坦化膜８９を形成する。平坦化膜としては、ポリイミド、アクリル、ポリアミドや、シロキサン等の耐熱性樹脂を、スピンコート法、ディップ法、スプレー法、液滴吐出法等によって形成することができる。後工程の熱処理を考慮すれば、シロキサン等の耐熱性樹脂を用いることが望ましい。また、無機材料を用いてもよく、その際には、ＰＳＧ、ＢＰＳＧ、アルミナ膜等を用いることができる。その後の工程は、他の実施形態又は実施例と同様である。
【０１６６】
第２の方法として、図示しないが、ＣＭＰ（機械的化学的研磨）法を用いて、基板表面を平坦化する方法がある。使用済み基板８８の傷が微細である場合には特に有効である。ＣＭＰ法は、研磨用パッド内にスラリーと呼ばれる研磨溶剤を供給し、ウエハキャリアの回転とプラテンと呼ばれる回転台の回転による加圧と、研磨用パッドの研磨によって平坦化を行うものである。基板は、ガラス基板のように絶縁体であるので、スラリーとしては、アルカリ性のコロイド状シリカを混ぜたものが主に用いられる。その後の工程は、他の実施形態又は実施例と同様である。
【実施例４】
【０１６７】
本実施例では、被剥離基板として、ガラス基板や、石英基板以外の基板を用いた場合について説明する。
【０１６８】
第１に、シリコンウエハ９０を用意し、熱処理を行うことにより、シリコンウエハ９０の表面に酸化膜９１（酸化珪素膜）を形成し、熱酸化シリコン基板９２を得る（図１８（Ｂ））。熱処理方法としては、例えば、大気中（酸素、窒素雰囲気中）において、８００〜１２００度（好ましくは９００℃程度又は１１５０℃程度）の熱処理を行えばよいが、この温度に限定されない。
【０１６９】
なお、酸化されるのは、半導体基板の周囲全面であってもよいし、少なくとも一つの面の表面であってもよいが、後にＣｌＦ3等のハロゲン化フッ素を用いて基板から薄膜集積回路を分離する際に、該半導体基板がハロゲン化フッ素によって冒されないように、半導体基板の周囲全面が酸化され、酸化珪素が形成されていることが望ましい。なお、半導体基板を構成する半導体はシリコンに限定されない。
【０１７０】
また、表面が酸化された半導体基板に代えて、表面が窒化又は酸窒化された半導体基板を用いてもよい。例えば、単結晶シリコン基板又は熱酸化シリコン基板の表面に、窒素イオンを注入した基板を用いることができる。また、ステンレス基板（ＳＵＳ基板）等の金属からなる基板の表面に、酸化珪素や窒化珪素等の絶縁膜を形成した基板を用いることもできる。
【０１７１】
その後、酸化膜９１上に剥離層、下地保護膜、ＴＦＴを形成し、ハロゲン化フッ素ガス等によってＴＦＴの剥離を行う。なお、剥離層、下地保護膜を設けずに、直接、酸化膜９１上にＴＦＴを形成し、シリコンウエハ９０を除去することにより、剥離を行っても良い。
【０１７２】
第２に、シリコンウエハを用意し、酸素イオンをドーピング注入する。そして、９００〜１２００℃の加熱処理を行うことにより、埋め込み酸化膜９４を形成する（図１８（Ｃ））。この加熱処理温度はこれに限定されるものではないが、該加熱処理は、埋め込み酸化膜を形成すると同時に、ドーピングによりダメージを受けた単結晶シリコン（ｃ−Ｓｉ）層９５の結晶性を改善する役割もあることから、それらの役割を考慮して加熱温度を調整する必要がある。かくして、単結晶シリコン基板９３（下部単結晶シリコン層）、埋め込み酸化膜９４、単結晶シリコン層９５（上部単結晶シリコン層）からなるＳＩＭＯＸ基板９６を得る。
【０１７３】
なお、酸素イオンの代わりに窒素イオンをドーピング注入して、ＳＯＩ基板を得ても構わない。また、図示しないが、酸化膜が形成されたデバイスウエハ（Ｓｉ基板、デバイスが形成される側の基板）と、ハンドルウエハ（Ｓｉ基板）とを酸化膜が中央に配置されるように貼り合わせ、研磨した基板（所謂貼り合わせ基板）を用いてもよい。
【０１７４】
その後、ＴＦＴを作製するに当たっては、ｃ−Ｓｉ層９５をＴＦＴの半導体層（活性層）として用いればよい。また、ハロゲン化フッ素ガスによって剥離する場合には、ｃ−Ｓｉ基板９３の全部又は一部を除去することによって行うことができる。なお、埋め込み酸化膜９４は、保護膜（下地膜）として機能する。
【実施例５】
【０１７５】
本実施例では、図１９、図２０を参照して、本発明に係る薄膜集積回路装置及びその作製方法について、ジグ等を用いた接着を行わない方法について説明する。まず、図１５（Ｂ）の状態までは、上記実施例と同様に作製する。
【０１７６】
次に、図１５（Ｂ）の状態において、薄膜集積回路装置１３が形成された基板６０を下向きにした状態で（フェースダウン）、トレー９７が備え付けられた減圧ＣＶＤ装置の炉（ベルジャー、図２１参照）に、複数枚投入し、固定する。基板とトレーとを同時に投入してもよい。減圧ＣＶＤ法を用いない場合も同様である。そして、ＣｌＦ3ガス８６等のハロゲン化フッ素を溝８１へ供給して、剥離層をエッチングすると、素子分離した薄膜集積回路装置は、トレー９７に落下する仕組みとなっている（図１９（Ａ））。ただし、薄膜集積回路装置が形成されていた基板が落下しないように、基板を炉内に設置された枠などによって固定しておく必要がある。
【０１７７】
トレー９７と薄膜集積回路装置１３の間隔は、素子分離した薄膜集積回路装置がバラバラに分離するのを防ぐため、また、ＣｌＦ3ガス８６等のハロゲン化フッ素が供給しやすいように、０．５〜１ｍｍとするのがよい。また、素子分離した薄膜集積回路装置がバラバラに分離するのを防ぐため、トレー９７には、図１９（Ａ）のように、薄膜集積回路装置のサイズに応じて、突起部を形成しておくのが望ましい。
【０１７８】
素子分離後、トレーに積載した薄膜集積回路装置は、微細なピン９８又は小型真空ピンセットを用いて搬送され、所望の製品上に転写される（図１９（Ｂ））。
【０１７９】
図２０は、薄膜集積回路装置が素子分離される前に形成される基板として、前記トレーの機能を兼ねた基板９９を用いた方法を示したものである。例えば、減圧ＣＶＤ装置の炉（ベルジャー１００）に、複数枚の基板１０１を投入し、固定する（図２１参照）。減圧ＣＶＤ法を用いない場合も同様である。そして、ＣｌＦ3等のハロゲン化フッ素を用いて、剥離層をエッチングすると、図２０に示すように、上部の薄膜集積回路装置は、下部の薄膜集積回路装置が形成されていた基板の裏面（突起部が形成されているのが望ましい。）に落下する。
【０１８０】
なお、トレー９７及びトレー兼基板９９は、熱酸化シリコン基板や、ＳＩＭＯＸ基板等のＳＯＩ基板、ガラス基板、石英基板、ＳＵＳ基板、アルミナ基板、耐熱性を有する可撓性基板（プラスチック製基板等）等、種々の基板を用いることができるが、耐ハロゲン化フッ素性、耐熱性があることが望ましい。
【０１８１】
上記方法を用いることにより、ジグを用いることなく、薄膜集積回路装置を大量に生産することができる。なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。
【実施例６】
【０１８２】
本実施形態では、フレキシブル基板上に作製されたアンテナと、薄膜集積回路装置とを別々に作製し、その後両者を接続する方法について、図２２、図２３を参照して説明する。
【０１８３】
図２２は、折り曲げ可能なフレキシブル基板１０４上に、アンテナ１０５を形成し、別途形成したＩＤＦチップ１０７をアンテナ１０５と接続した後に、フレキシブル基板１０４を半分に折り畳み、封止してＩＤラベルやＩＤカード等を作製するというものである。ここで、アンテナ１０５は、スパッタ法等によって形成した後にパターニング形成しても良いし、液滴吐出法を用い、導電材料を含む組成物を選択的に吐出した後に、該組成物を乾燥、焼成することにより形成しても良い。なお、アンテナを形成した後に、ＣＭＰ法、プレス法等により、平坦化を向上させても良い。
【０１８４】
アンテナには、アンテナと集積回路を接続する接続パッド１０６を形成しておいても良い。接続パッドは、薄膜集積回路装置側に形成しておいても良い。なお、集積回路とアンテナとの接続は、異方性導電膜や、公知のボンディング法等を用いて行うことができる。また、アンテナの形状は、電磁誘導型の場合であれば、折り畳んだときに対称なコイル状であれば、図２２に示す形状に限定されない。勿論、他の通信方式である電磁結合型、マイクロ波型、光交信型も適宜採用することができる。
【０１８５】
なお、図２３（Ｄ）は、図２２のＸ−Ｙ方向における、アンテナ基板折り畳みの状態を示した断面図である。ここで、図２３を参照して、折り畳みアンテナ基板と、薄膜集積回路装置との接続方法について説明する。
【０１８６】
まず、基板６０に剥離層６１を形成し、保護膜５５を形成する。この際、アンテナ基板を折り畳んだ後に、下部アンテナ１０５ｂと接続される接続端子１０８を形成しておく（図２３（Ａ））。ここで、導電膜をパターニングして接続端子を形成した後に、保護膜を形成して、平坦化処理を行っても良いし、接続端子の部分を残して保護膜を選択的に形成しておき、導電材料を液滴吐出法等によって吐出し、埋め込むことにより、接続端子を形成しても良い。
【０１８７】
次に、上記実施例によってＣＰＵ７３、メモリ７４等を構成するＴＦＴを形成した後、第１層間膜３０ａを形成し、さらに、コンタクトホールを開孔し、上部アンテナ１０５ａと接続するための上部接続配線１０９ａ、上部アンテナ１０５ａ（接続端子１０８）とそれぞれ接続するための下部接続配線１０９ｂ、配線５１を形成する（図２３（Ｂ））。
【０１８８】
次に、第２層間膜３０ｂを形成した後、コンタクトホールを開孔し、上部アンテナ１０５ａと接続するための上部接続配線１０９ａを形成する（図２３（Ｃ））。
【０１８９】
次に、各種配線が形成されたＩＤＦチップを、アンテナが形成されたフレキシブル基板１０４の、接続パッド１０６上に貼り付ける（図２２参照）。この際、図２、図３に示した方法によって接続することができる。ここでは、異方性導電膜（ＡＣＦ）２２を介して、接続端子１０８と下部アンテナ１０５ｂの接続パッド１０６とを接続した。（図２３（Ｄ））なお、ＡＣＦ以外にも、公知のボンディング法や、超音波接着、ＵＶ接着等を用いてもよい。
【０１９０】
次に、フレキシブル基板１０４を折り畳み、上部アンテナの接続パッドと上部接続配線１０９ａとを、同じくＡＣＦ２２を介して接続した（図２３（Ｄ）参照）。なお、アンテナと薄膜集積回路装置との間は、エポキシ樹脂等でモールドしておくのが望ましい。
【０１９１】
本実施例のごとく、アンテナを折り畳んだ状態で、薄膜集積回路装置の上下と接続した構成とすることにより、薄膜集積回路装置の上下にアンテナを形成することができ、受信面積が増加し、受信精度の向上を図ることができる。なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。
【実施例７】
【０１９２】
本実施例では、図２４を参照して、ハロゲン化フッ素ガスによって素子分離を行った後に、ＩＤＦチップに接着されたジグ８３を取り外さずに、直接、ＩＤカード等の商品に接着する方法について説明する。
【０１９３】
まず、上記実施例の要領で、複数のＩＤＦチップ１１０を形成し、接着剤８４を介してジグ８３を取り付ける。ジグ８３としては、図１７に示すように、突起部８２を有するものを用いた。接着剤８４としては、ここでは、ＵＶ光照射によって粘着力が低下又は喪失する材料を用いる。また、素子への損傷を防ぐために、有機材料又は無機材料からなる保護膜５４を設けている。そして、ＣｌＦ3等のハロゲン化フッ素によるエッチングにより、素子分離を行う。
【０１９４】
次に、ジグ８３に素子が接着された状態で搬送し、ＩＤカード等の商品が設置されたステージとのアライメントを行う。この際、図２４（Ａ）に示すように、ジグや、ステージに設けられたアライメントマーカー１１１、１１２を利用することもできるし、図示しないが、商品に直接形成されたマーカーを利用することもできる。商品内の薄膜集積回路装置が形成される部分（ここでは、ＩＤカードのカード下部基体３７ｂ）には、予め接着剤１１３が形成されており、ジグの位置を制御することにより、所望の素子を商品の所望の箇所に貼り付ける（図２４（Ａ））。
【０１９５】
次に、カード下部基体３７ｂに貼り付けたい素子に対して、マスクを介してＵＶ光１１４を選択的に照射し、接着剤８４の粘着力を低下又は喪失させることにより、ジグと素子と分離する（図２４（Ｂ））。これにより、所望のＩＤＦチップ１１０を商品の所望の箇所に形成することができる。素子形成後、カード上部基体３７ａ等により、素子部をカバーする（図２４（Ｃ））。なお、ここでは、カード基体の内部にアンテナ１１が形成された場合を示したが、素子部にアンテナを形成しておいても良い。
【０１９６】
本実施形態に示した本発明を用いることにより、ＣｌＦ3等のハロゲン化フッ素によるエッチングにより素子分離を行った際、素子がバラバラに分離することなく、所望の素子を所望の箇所に形成することができる。
【０１９７】
なお、本実施例は、ＩＤカードのみならず、あらゆる商品に適用できることは言うまでもない。また、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。
【実施例８】
【０１９８】
本実施例では、一方向に折り曲げ可能なＩＤラベル等の商品に対して、ＩＤＦチップを設置する場合の、ＴＦＴの構成について説明する。
【０１９９】
図２６は、ＩＤＦラベル２０に形成されたＩＤＦチップ１１０におけるＴＦＴ内の、島状半導体膜５７の層の上面図を示したものである。
島状半導体膜５７には、ｎ型又はｐ型不純物が付与されたソース領域１１５、ドレイン領域１１７、及び該不純物が付与されていないチャネル領域１１６が形成されている。また、ＩＤＦチップにおける少なくとも一のＴＦＴの半導体領域は、アンテナ１１と接続されている。
【０２００】
ここで、ソース（Ｓ）、チャネル（Ｃ）、ドレイン（Ｄ）領域が形成される方向、或いは、半導体膜の結晶成長方向と、略垂直な方向にＩＤラベル等の曲げ方向を設定することにより、ＩＤラベル等を曲げた時に、島状半導体膜５７に対するクラックの発生を防止することができ、ＩＤラベルの取り扱いに拘わらず、安定したＴＦＴ動作を供給することができる。
【実施例９】
【０２０１】
本実施例では、実施例１のプロセスにおいて、高温ポリシリコン（ＨＰＳ）を採用した場合について説明する。一般に、ガラス基板の耐熱温度（約６００℃）以上の結晶化プロセスを含む半導体プロセスを、高温プロセスと呼ぶ。
【０２０２】
半導体膜を形成した後に、Ｎｉ等の上記触媒を添加し、ＬＰＣＶＤ炉において加熱処理を行う。約７００℃以上で、半導体膜中に結晶核が発生し、結晶化が進行する。
【０２０３】
その後、島状半導体膜を形成した後、ＬＰＣＶＤによって、ゲート絶縁膜を形成する。例えば、シラン系ガスにＮ2やＯ2を混合させたガスを用い、９００℃以上の高温で、ＨＴＯ（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜を形成する。
【０２０４】
次に、リン等のｎ型不純物を含むポリシリコン（ｐ−Ｓｉ）を１５０ｎｍの膜厚で成膜することにより、ゲート電極層を形成する。さらに、ＷＳｉ（タングステンシリサイド）を１５０ｎｍの膜厚で成膜してもよい。形成方法は、スパッタ法、ＣＶＤ法等を適宜採用することができる。その後のドーピング工程は、実施例１と同様に形成することができる。
【０２０５】
ドーピング工程の後、９５０℃、３０分の熱活性化を行い、不純物領域を活性化させる。さらに、ＢＰＳＧを用いてリフローを行い、レジストを用いたエッチバック法により、平坦化を行う。さらに、３５０℃の水素化アニールを行い、プラズマダメージを回復させる。
【０２０６】
その他の工程は、実施例１と同様に行うことができる。なお、本実施例では、トップゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。
【実施例１０】
【０２０７】
本実施例では、実施例１のプロセスにおいて、島状半導体膜５７として、ＳＡＳ（セミアモルファスシリコン）を採用した場合について説明する。ＳＡＳは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでＳＡＳの形成を容易なものとすることができる。希釈率は１０倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えば良い。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すれば良い。基板加熱温度は３００度以下が好ましく、１００〜２００度の基板加熱温度が推奨される。
【０２０８】
また、珪化物気体中に、ＣＨ4、Ｃ2Ｈ6などの炭化物気体、ＧｅＨ4、ＧｅＦ4などのゲルマニウム化気体を混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
【０２０９】
また、ＳＡＳは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示す。これは、アモルファス半導体を成膜するときよりも高い電力のグロー放電を行うため酸素が半導体膜中に混入しやすいためである。そこで、ＴＦＴのチャネル形成領域を設ける第１の半導体膜に対しては、ｐ型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、閾値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ2Ｈ6、ＢＦ3などの不純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で珪化物気体に混入させると良い。例えば、ｐ型を付与する不純物元素としてボロンを用いる場合、該ボロンの濃度を１×１０14〜６×１０16ａｔｏｍｓ／ｃｍ3とすると良い。なお、上記ＳＡＳでチャネル形成領域を構成することにより１〜１０ｃｍ2／Ｖ・ｓｅｃの電界効果移動度を得ることができる。
【０２１０】
なお、ＳＡＳを用いた場合には、半導体膜の結晶化工程（高温加熱処理工程）を省略することも可能であり、この場合には、チップをフレキシブル基板上に直接形成することも可能である。また、本発明においては、原則としてシリコンウエハ上にＴＦＴを形成することはないが、フレキシブル基板等へ転写する前の被剥離基板として、用いることは可能である。なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。
【実施例１１】
【０２１１】
本実施例では、図３４、図３５を参照して、本発明に係るＩＤラベル、ＩＤカード等の識別用製品、並びに、それらを付した商品の一例について説明する。
【０２１２】
図３４（Ａ）は、本発明に係るＩＤラベルの完成品の状態の一例である。ラベル台紙（セパレート紙）１１８上に、ＩＤＦチップ１１０を内蔵した複数のＩＤラベル２０が形成されている。ＩＤラベル２０は、ボックス１１９内に収納されている。また、ＩＤラベル上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されており、一方、内蔵されているＩＤＦチップには、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、ＩＤＦチップ内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。
【０２１３】
図３４（Ｂ）は、ＩＤＦチップを内蔵したＩＤタグ１２０を示している。ＩＤタグを商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、ＩＤタグを備えることにより、所謂トレーサビリティに優れた商品を流通させることができる。
【０２１４】
図３４（Ｃ）は、本発明に係るＩＤカード４１の完成品の状態の一例である。上記ＩＤカードとしては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。
【０２１５】
図３４（Ｄ）は、本発明に係る無記名債券１２２の完成品の状態の一例である。無記名債券１２２にＩＤＦチップ１１０を貼付している。上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。
【０２１６】
図３４（Ｅ）は、ＩＤＦチップ１１０を内蔵した商品を包装するための包装用フィルム類１２７を示している。包装用フィルム類１２７は、例えば、下層フィルム上に、ＩＤＦチップを任意にばらまき、上層フィルムで覆うことによって作製することができる。包装用フィルム類１２７は、ボックス１２９に収納されており、所望の量だけカッター１２８で切り離して利用することができる。なお、包装用フィルム類１２７としての素材は特に制限されない。例えば、薄膜樹脂、アルミ箔、紙等を用いることができる。
【０２１７】
図３５（Ａ）（Ｂ）は、本発明に係るＩＤラベル２０を貼付した書籍１２３、ペットボトル１２４を示している。ＩＤラベル２０はＩＤＦチップ１１０を内蔵している。本発明に用いられるＩＤＦチップは非常に薄いため、上記書籍等の物品に薄膜集積回路を搭載しても、機能、デザイン性を損ねることがない。更に、非接触型薄膜集積回路装置の場合、アンテナをチップとを一体形成でき、曲面を有する商品に直接転写することが容易になる。
【０２１８】
図３５（Ｃ）は、果物類１３１の生鮮食品に、直接ＩＤラベル２０を貼り付けた状態を示している。また、図３５（Ｄ）は、ＩＤＦチップ１１０を内蔵した商品を包装するための包装用フィルム類１２７によって、野菜類１３０の生鮮食品を包装した一例を示している。また、なお、ＩＤラベルを商品に貼り付けた場合、剥がされる可能性があるが、包装用フィルム類によって商品をくるんだ場合、包装用フィルム類を剥がすのは困難であるため、防犯対策上多少のメリットはある。
【０２１９】
上述した商品以外にも、あらゆる商品に、本発明に係るＩＤＦチップを利用することができる。
【実施例１２】
【０２２０】
本実施例では、図３０を参照して、本発明に係るＩＤラベル、ＩＤタグ等を搭載した商品に関する情報を読み取る方法について説明する。
【０２２１】
図３０（Ａ）に示すようなリーダ／ライタ本体１７０のセンサー部１７１に、ＩＤラベルやＩＤタグが搭載された商品１７２をかざす。そして表示部１７３には、商品の原材料や原産地、生産（製造）工程ごとの検査結果や流通過程の履歴等が表示され、更に商品の説明等の商品に関する情報を表示させる。もちろんリーダ／ライタに表示部を必ず設ける必要はなく、別に設けられてもよい。このようなリーダ／ライタは商品が陳列されている棚に設置しておけばよい。
【０２２２】
また図３０（Ｂ）に示すように、個人が所有する携帯情報端末、例えば携帯電話機本体１８０に、リーダ機能を搭載させ、本体の一部に設けられたセンサー部１８１にＩＤラベル又はＩＤタグが搭載された商品１７２をかざし、表示部１８３に情報を表示させる。すると同様に、商品に関する情報が表示される。もちろんリーダ／ライタに表示部を必ず設ける必要はなく、別に設けられてもよい。
【０２２３】
また図３０（Ｃ）に示すように、個人が所有する携帯可能なリーダ本体１９０のセンサー部１９１をＩＤラベル又はＩＤタグが搭載された商品１７２にかざし、表示部１９３に情報を掲載させる。すると同様に、商品に関する情報が表示される。もちろんリーダ／ライタに表示部を必ず設ける必要はなく、別に設けられてもよい。
【０２２４】
このように、従来の無線タグ等により提供される情報と比べて、消費者は商品に関する豊富な情報を自由に入手することができる。勿論、薄膜集積回路装置により商品管理を素早く正確に行うことができる。
【０２２５】
なお、本発明に係る商品に非接触型集積回路装置が内蔵される場合、カード等の商品とリーダ／ライタとの距離及び周波数によって、密着型、近接型、近傍型、遠隔型に分類される。密着型は、０〜２ｍｍの通信距離を有する電磁誘導方式で、通信周波数は４．９２ＧＨｚを使用する。また、近接型は、１０ｃｍ程度の通信距離を有する電磁誘導方式で、通信周波数は１３．５６ＭＨｚを使用する。また、近傍型は、７０ｃｍ程度の通信距離を有する電磁誘導方式で、通信周波数は１３．５６ＭＨｚを使用する。また、遠隔型は、数ｍ程度の通信距離を有するマイクロ波方式である。
【０２２６】
なお、非接触型の集積回路の特徴は、コイル状に巻かれたアンテナの電磁誘導作用（電磁誘導方式）、相互誘導作用（電磁結合方式）又は静電気による誘導作用（静電結合方式）により電力が供給される点である。このアンテナの巻き数を制御することにより、受信する周波数の高さを選ぶことができる。例えば、周波数を高め波長を短くすることによりアンテナの巻き数を小さくできる。
【０２２７】
また非接触型集積回路は接触型集積回路と比較すると、リーダ／ライタに接触せず、非接触で電源供給及び情報通信を行うため、破損せず、高い耐久性を有し、静電気等によるエラーの心配がない。更にはリーダ／ライタ自体の構成は複雑にならならず、集積回路をリーダ／ライタにかざせばよいので、取扱いが容易である。
【実施例１３】
【０２２８】
本実施例では、図３１〜３３を参照して、本発明に係るＩＤラベル、ＩＤタグを搭載した商品の管理方法及び情報や商品の流れについて説明する。
【０２２９】
まず、図３１を参照して、顧客が店内で商品を購入する場合について説明する。店内に陳列された商品１３２には、商品固有の情報、生産履歴等の情報を内蔵したＩＤラベル２０又はＩＤタグが付されている。顧客は、店内に用意された、又は顧客自らが所有する顧客用Ｒ／Ｗ１３３を、商品１３２にかざすことにより、Ｒ／Ｗ１３３のアンテナ部１３４を介して商品に付されたＩＤラベル等と通信を行うことで、ＩＤラベル等に内蔵された情報を読み出すことができる。
【０２３０】
情報の読み取りや、購入／非購入の選択は、操作キー１３６で顧客が自由に行えるようにしておくのが望ましい。また、読み出された情報は、Ｒ／Ｗ１３３に備え付けられた表示部１３５に表示されるようにしておく。情報としては、商品の価格、消費税、原産国、生産者、輸入元、生産時期、賞味期限、その商品の用途（食品であればレシピ等）等が挙げられる。また、買い物時の買い上げ総額も表示されるようにすると便利である。
【０２３１】
また、顧客用Ｒ／Ｗ１３３を、ＰＯＳシステム１３７（Ｐｏｉｎｔｓ  ｏｆ  Ｓａｌｅｓ  Ｓｙｓｔｅｍ；販売時点情報管理システム（商品に付けられているＩＤラベル、ＩＤタグ等を、その商品が売れた時点で自動読取装置に読み取らせ、コンピュータに直接入力して、販売管理、顧客管理、在庫管理、仕入管理などを行うシステム）に接続しておくことにより、従来のレジにおけるバーコード読み取り作業が不要となる。
【０２３２】
また、Ｒ／Ｗ１３３又はＰＯＳシステム１３７と、電子マネー等の個人口座１３８とを接続しておき、購入額、利用額が自動引き落としとなるようにしておけば、キャッシュレス、レジスターレスとなり、効率良く買い物等をすることができる。また、個人が有する電子マネーカードによって、その場で、Ｒ／Ｗとやりとりすることによって、精算を行うことも可能である。かかる電子マネーカードとしては、勿論、本発明に係るＩＤカードを採用することができる。また、店内の出入り口には、商品管理するためのゲートを設けておくことにより、Ｒ／Ｗ又はＰＯＳシステムに入力されていない（すなわち、購入していない）商品をチェックし、盗難を防止することができる。
【０２３３】
ここで、本発明に係るＩＤラベル、ＩＤタグ等を搭載した商品の流れについて簡単に説明する。
【０２３４】
図３２（Ａ）において、生産（製造）者は販売者（小売業者、卸業者等）又は消費者に薄膜集積回路装置搭載の商品を提供する。そして販売者は、例えば消費者の精算時に料金情報、商品の売れ個数や購入時間等の販売情報を生産（製造）者に提供することができる。一方消費者は、個人情報等の購入情報を提供することができる。例えば、薄膜集積回路装置搭載のクレジットカード、又は個人のリーダ等により購入情報を販売者や生産（製造）者へインターネット等を介して提供できる。また、販売者は、薄膜集積回路装置により、消費者に商品情報の提供し、販売者は消費者から購入情報を得ることができる。このような販売情報や購入情報等は、貴重な情報であり、今後の販売戦略に役立つ。
【０２３５】
各種情報を提供する手段としては、薄膜集積回路装置から販売者や消費者の有するリーダが読み取った情報をコンピュータやネットワークを介して、その情報を生産（製造）者、販売者又は消費者に開示する方法がある。以上のように、多種多様な情報が薄膜集積回路装置を介して必要な者へ提供することができるため、本発明に係るＩＤラベル、ＩＤタグは商品取引又は商品管理上でも有用である。
【０２３６】
一方、図３２（Ｂ）は、消費者から更に中古品販売業者に商品が流通する場合を示している。ここでも、消費者は、個人情報等の購入情報を提供することができる。例えば、集積回路装置搭載のクレジットカード、又は個人のリーダ等により購入情報を中古品販売者へインターネット等を介して提供できる。また、中古品販売者は、集積回路装置により、消費者に商品情報の提供し、販売者は消費者から購入情報を得ることができる。このような販売情報や購入情報等は、貴重な情報であり、特に中古品の過去の使用状況、使用年数等を知ることができ、価格設定や顧客選択等の販売戦略に役立てることができる。
【０２３７】
次に、図３３を参照して、空港における手荷物検査の場合について説明する。手荷物１３９には、ＩＤＦチップ１１０を内蔵したＩＤタグ１２０が備え付けられており、コンベア１４５上を移動し、リーダ／ライタ１４０を通過することにより、アンテナ１４１から発振される電磁波１４２によって、ＩＤＦチップ１１０を起動させ、メモリに含まれる情報を信号化して、リーダ／ライタ１４０に返信することにより、コンピュータ１４３によって情報を認識することができる。
【０２３８】
また、コンピュータ１４３は、ＩＤラベル又はＩＤタグが付され、又はＩＤＦチップが内蔵され、適正（適法）に市場に流通された商品（以後、「真正品」という。）のみについての情報が蓄積されたデータベース１４４と接続されており、手荷物１３９内に含まれている商品の情報と、データベース１４４と照合させることもできる。そして、手荷物１３９内に、真正品以外の物が含まれている場合には、検査を行い、必要に応じて、差押え、廃棄、処分等することができる。なお、真正品であっても、機内持ち込みが禁止されている危険物や銃刀類が含まれている場合には、コンピュータによって検出されるので、その場合には、手荷物がゲートを通過できないように、コンピュータ内のソフトをプログラミングしておけばよい。
【０２３９】
勿論、真正品以外の偽造品、模倣品、密売品、密輸品等の不法行為を組成する物品が含まれている場合には、手荷物はゲートを通過することができない。これによって、偽造品が国内に流入又は国外に流出することを水際で防ぐことができる。さらには、危険物や銃刀類を探知することができるため、テロ対策にも繋がる。
【実施例１４】
【０２４０】
本実施例では、図２７〜図２９を参照して、本発明に係るＩＤラベル、ＩＤタグ、ＩＤカード等の通信原理の一例について説明する。
【０２４１】
図２７は、ＩＤラベルのような非接触型集積回路４１１等の識別用製品とリーダ／ライタ４１４のブロック図である。４００は入力用アンテナであり、４０１は出力用アンテナである。また４０２は入力用インターフェースであり、４０３は出力用インターフェースである。なお各種アンテナの数は、図２７に示した数に限定されない。また、アンテナの形状も、コイル状に限定されない。入力用アンテナ４００によって、リーダ／ライタ４１４のアンテナ４１８から受信した電磁波４１２は、入力用インターフェース４０２において復調されたり直流化されたりした後、バス４０９を介して、ＣＰＵ４０４、コプロセッサ４０５、ＲＯＭ４０６、ＲＡＭ４０７、不揮発性メモリ４０８等の各種回路に供給される。
【０２４２】
ここで、コプロセッサとは、薄膜集積回路装置４１０の全ての処理を制御するにあたりメインとなるＣＰＵの働きを助ける副プロセッサの役割を担っている。通常、暗号処理専用の演算装置として機能し、決済等のアプリケーションを行う際に必要となる暗号処理を行うことができる。また、不揮発性メモリ４０８としては、情報を複数回書き換えることができるＥＰＲＯＭ、ＥＥＰＲＯＭ、ＵＶ−ＥＰＲＯＭ、フラッシュメモリ、ＦＲＡＭ（登録商標）等を用いるのがよい。
【０２４３】
なお、上記メモリは、その機能、性質により、プログラムメモリ（プログラムが格納されている領域）、作業メモリ（プログラム実行の過程で一時的にデータを保存しておく領域）、データメモリ（商品固有の情報のほか、プログラムが扱う固定的なデータを格納する領域）に分別される。通常、プログラムメモリとしてはＲＯＭを、作業メモリとしてはＲＡＭを用いる。また、ＲＡＭは、Ｒ／Ｗとの間の通信時のバッファとしても機能する。また、信号として入力されたデータを定められたアドレスに記憶するためには、通常ＥＥＰＲＯＭが用いられる。
【０２４４】
次に、メモリ内に記憶された商品固有の情報が、上記各種回路において信号に置換され、さらに、出力用インターフェース４０３において変調され、出力用アンテナ４０１によってＲ／Ｗ４１４に送られる。ここで、入力用インターフェース４０２は、整流回路４２０と、復調回路４２１とが設けられている。入力用アンテナ４００から入力された交流の電源電圧は、整流回路４２０において整流化され、直流の電源電圧として上記各種回路に供給される。また、入力用アンテナ４００から入力された交流の各種信号は、復調回路４２１において復調される。そして復調されることで波形整形された各種信号は、各種回路に供給される。
【０２４５】
また、出力用インターフェース４０３は、変調回路４２３と、アンプ４２４とが設けられている。各種回路から出力用インターフェース４０３に入力された各種信号は、変調回路４２３において変調され、アンプ４２４において増幅または緩衝増幅された後、出力用アンテナ４０１からＲ／Ｗ４１４のような端末装置に送られる。Ｒ／Ｗ４１４の入力用アンテナ４２５は、非接触型集積回路装置から発信された信号を受信し、入力用インターフェース４２６で、復調された後、コントローラ４２７を介してコンピュータ４１９に送られ、データベース４１５を介して、あるいは介さずにデータ処理が行われることにより、商品固有の情報を認識することができる。
【０２４６】
なお、上記コンピュータ４１９は、商品に関する情報を処理する機能を有するソフトを備えているが、勿論ハードで情報処理を行ってもよい。その結果、従来のようにバーコードを一つずつ読み取る作業と比較して、情報処理に費やす時間、労力やミスが低減され、商品管理への負担が軽減される。
【０２４７】
なお、図２７に示す各種回路は一形態を示したに過ぎず、非接触型集積回路装置４１１や、Ｒ／Ｗ４１４に搭載される各種回路は上記回路に限定されない。なお、図２７では、非接触型としてアンテナを用いた例を示したが、非接触型の場合にはこれに限定されず、発光素子や光センサ等を用いて光でデータの送受信を行うようにしても良い。
【０２４８】
また、図２７では、整流回路４２０、復調回路４２１、変調回路４２３などのアナログ回路を含む入力用インターフェース４０２及び出力用インターフェース４０３、ＣＰＵ４０４、各種メモリ等を、一の薄膜集積回路４１０で形成した。また、Ｒ／Ｗ４１４においては、出力用インターフェイス４１７、入力用インターフェイス４２６を集積回路４１６によって形成すればよい。ただし、本構成は一例であり、本発明はこの構成に限定されない。例えば、整流回路４２０、復調回路４２１、変調回路４２３などのアナログ回路を含む入力用インターフェース４０２及び出力用インターフェース４０３を、ＩＣチップに形成し、ＣＰＵ４０４、各種メモリ等を、ＴＦＴによって形成される薄膜集積回路で形成することができる。
【０２４９】
なお図２７では、端末装置であるリーダ／ライタから電源電圧が供給されている例について示したが、本発明はこれに限定されない。例えば、図示しないが、非接触型集積回路装置に太陽電池が設けられていても良い。また、リチウム電池等の超薄型の電池を内蔵していても良い。
【０２５０】
図２８は、入力用アンテナ４００と、出力用アンテナ４０１とが、別々に形成された場合のＩＤラベル２０を示す斜視図である。具体的な作製方法は、実施形態１と同様であるが、薄膜集積回路装置１３と、アンテナとの端子部が４箇所となる。なお、入力用アンテナ４００と、出力用アンテナ４０１とが、別々に形成された場合の構成は、これらに限定されるものではない。
【０２５１】
ここで、図２９を参照して、集積回路装置内のＣＰＵの構成について簡単に説明する。図２９は、ＣＰＵ９１９、メインメモリ９０５、入出力インターフェース９１４からなる集積回路のブロック図を示したものである。まず、ＣＰＵ９１９は、メインメモリ９０５内のプログラムメモリ９０６から命令を読み出す作業が不可欠であるため、その命令が存在するアドレスを、アドレスバス９１７を介して指定する必要がある。この際、アドレス管理部９１１は、このようなメインメモリ９０５に対してのアドレスの指定を行う。メインメモリ内の情報は、コントロールバス９１８を介して行われる。
【０２５２】
プログラムメモリ９０６に対して、アドレスを指定すると、そのアドレスに格納されている命令が出力され、この出力された命令は、データバス９１６及び内部バス９１５を介して、一旦命令レジスタ９１２に取り込まれる。ここで、各種レジスタ又はレジスタ群９１０は、ＣＰＵ内部でのデータや実行状態の保持に用いる作業用の記憶素子からなり、ＣＰＵ内部での各種処理は、これらを用いて行われる。
【０２５３】
命令レジスタに一旦取り込まれた命令は、命令デコーダ９１３に送られる。命令デコーダは、まず受け取った命令を翻訳し、制御部９００が理解できる制御情報に置き換え、制御部に何をすべきかを指示する。また、命令デコーダは、命令によって処理される情報の所在（レジスタ又はメモリ）を指示する。なお、ここでいう翻訳とは、複数の入力信号（ビット）からなるデータを、特定の一つの信号に置換することを指す。
【０２５４】
命令デコーダ９１３から制御部９００への指示は、信号によって行われる。制御部には、情報の種類に対応した各種の処理を行う回路を制御する信号線（制御信号線）が出ており、この制御信号線にはそれぞれスイッチ回路が付いている。このスイッチがオンの時に、回路に対して制御信号を出力することができる。
【０２５５】
また、命令の内容が演算に関するものの場合には、制御部は演算器９０１に対して演算処理の制御信号（データ読み込みのためのパルス信号）を出力する。演算の対象となる演算レジスタ９０２は、演算対象と被演算対象という２つのレジスタ（Ａレジスタ９０３、Ｂレジスタ９０４）に分かれる。なお、各種メモリの役割は、上述したとおりである。また、入出力インターフェース９１４は、ＣＰＵが外部装置（例えばＲ／Ｗ）とやりとりする際に、規格の異なる信号をＣＰＵで処理可能な信号に変換する役割を果たしている。
【０２５６】
また、作業メモリ９０７は、プログラム実行の過程で一時的にデータを保存しておく領域である。また、データメモリ９０８は、プログラムが扱う固定的なデータを格納する領域である。作業メモリとしては、通常ＲＡＭが用いられ、データ処理時の作業エリアとして機能する。また、ＲＡＭはＲ／Ｗとの間の通信時のバッファとしても機能する。また、信号として入力されたデータを定められたアドレスに記憶するためには、通常ＥＥＰＲＯＭが用いられる。
【実施例１５】
【０２５７】
本実施例では、図３６を参照して、本発明に係るＩＤＦチップの構成の一例について、さらに具体的に説明する。
【０２５８】
図３６（Ａ）は、ＩＤＦチップ２１７の概略図であり、電源回路２１４、入出力回路２１５、アンテナ回路２１６、論理回路２１０、増幅器２１１、クロック生成回路・デコーダ２１２、メモリ２１３等から構成される。アンテナ回路２１６は、アンテナ配線２０１と、アンテナ容量２０２とを有している。
【０２５９】
ＩＤＦチップは独自の電源を持たない代わりに、リーダ／ライタ２００から発せられる電磁波２１８を受け取ることで電力が供給され動作する。リーダ／ライタ２００からの電磁波２１８をアンテナ回路２１６が受け取ると、第１の容量手段２０３、第１のダイオード２０４及び第３のダイオード２０７、第３の容量手段２０８等によって構成される入出力回路２１５により、検波出力信号として検出される。この信号は増幅器２１１によって十分大きな振幅に増幅された後、クロック生成回路・デコーダ２１２によってクロックとデータ・命令に分離され、送られた命令を論理回路２１０で解読し、メモリ２１３内のデータの返答、必要事項のメモリへの書き込み等を行う。
【０２６０】
返答は論理回路２１０の出力によってスイッチング素子２０９をオン／オフすることによって行う。これによってアンテナ回路２１６のインピーダンスが変化して結果としてアンテナ回路２１６の反射率を変化させる。リーダ／ライタ２００はアンテナ回路２１６の反射率の変化をモニターすることで、ＩＤチップからの情報を読み取る。
【０２６１】
ＩＤチップ内の各回路で消費する電力は電源回路２１４により受信した電磁波２１８を検波、平滑することで生じる直流電源ＶＤＤによって供給される。電源回路２１４は、第１の容量手段２０３と第１のダイオード２０４と第２のダイオード２０５と第２の容量手段２０６によって構成されるが、第２の容量手段２０６は各回路に電力を供給するために十分大きな値を設定している。
【０２６２】
図３６（Ｂ）は、ＩＤＦチップ１３０９に使われる回路のうち、アンテナ回路１３０８と電源回路１３０７を抜き出したものである。アンテナ回路１３０８は、アンテナ配線１３０１と、アンテナ容量１３０２とを有している。また電源回路１３０７は、第１の容量手段１３０３と、第１のダイオード１３０４と、第２のダイオード１３０５と、第２の容量手段１３０６とを有している。
【０２６３】
ＩＤチップは無電池で動作することを特徴のひとつとして挙げられるが、前述したようにリーダ／ライタから発せられる電磁波をアンテナ回路１３０８で取りこみ、電源回路１３０７で整流することにより発生する直流電圧によって、ＩＤチップ内に組み込まれた回路が作動する仕組みになっている。
【産業上の利用可能性】
【０２６４】
上記実施形態又は実施例では、主に非接触型薄膜集積回路装置について説明したが、本発明に係る薄膜集積回路装置は、勿論、接触型薄膜集積回路装置にも採用することができる。例えば、磁気ストライプ型や、ＩＣモジュール接点型のチップとすることができる。接触型ＩＣの場合はアンテナを設けない構成とすればよい。また、これらの磁気ストライプ型又はＩＣモジュール接点型の薄膜集積回路装置と、非接触型薄膜集積回路装置とを組み合わせた構造としても良い。
【０２６５】
本発明に用いられるＩＤＦチップに代表される薄膜集積回路装置は、ＩＤラベル、ＩＤカード、ＩＤタグはもとより、様々な商品に搭載することができる。他にも、紙幣、硬貨、無記名債券類、証書類、有価証券類等に用いることができる。特に、紙状、板状、ラップ状の商品に適用する際に有効であり、上記実施形態、実施例を参照して、それらの商品を作製することができる。このように、本発明の利用範囲は極めて多岐に渡る。
【図面の簡単な説明】
【０２６６】
【図１】本発明に係るＩＤラベルの積層構造を示す斜視図
【図２】本発明に係るＩＤラベルの作製方法を示す図（異方性導電膜）
【図３】本発明に係るＩＤラベルの作製方法を示す図（接着剤層）
【図４】本発明に係るＩＤラベルの作製方法を示す図（内部交差配線）
【図５】本発明に係るＩＤラベルの積層構造を示す斜視図、断面図（内部基体）
【図６】本発明に係るＩＤカードの積層構造を示す斜視図
【図７】本発明に係る紙幣、硬貨の積層構造を示す斜視図
【図８】本発明に係るＩＤラベル等の製造ラインを示す模式図
【図９】本発明に係るＩＤカード、タグ等の製造ラインを示す模式図
【図１０】本発明に係るＩＤラベルの積層構造を示す斜視図（アンテナ一体型）
【図１１】本発明に係るＩＤカードの積層構造を示す斜視図（アンテナ一体型）
【図１２】ＩＤラベル等に用いられる薄膜集積回路装置の断面図（アンテナ一体型）
【図１３】本発明に用いられる薄膜集積回路装置内のＣＰＵ、メモリの作製工程図
【図１４】本発明に用いられる薄膜集積回路装置内のＣＰＵ、メモリの作製工程図
【図１５】本発明に用いられる薄膜集積回路装置内のＣＰＵ、メモリの作製工程図
【図１６】本発明に用いられる薄膜集積回路装置内のＣＰＵ、メモリの作製工程図
【図１７】薄膜集積回路装置の素子分離方法を示す図（ドライエッチング）
【図１８】種々の被剥離基板について説明する図
【図１９】薄膜集積回路装置の剥離方法を示す図（トレー利用）
【図２０】薄膜集積回路装置の剥離方法を示す図（トレー兼基板利用）
【図２１】減圧ＣＶＤ装置の概略図
【図２２】アンテナ基板を折り畳む場合について説明する図
【図２３】アンテナ基板を折り畳む場合における薄膜集積回路装置の作製工程図
【図２４】ＩＤＦチップを商品基体に貼り付ける方法を説明する図（選択的ＵＶ光照射）
【図２５】ＩＤＦチップと保護膜との位置関係を説明する図
【図２６】ＴＦＴのＳ／Ｃ／Ｄ領域形成方向と商品基体の曲げ方向との関係を示す図
【図２７】本発明に係るＩＤラベルＩＤカードの構成を示すブロック図
【図２８】本発明に係るＩＤラベルの積層構造を示す斜視図（入力用、出力用アンテナ）
【図２９】薄膜集積回路装置内のＣＰＵの構成を説明するブロック図
【図３０】リーダ／ライタの一例を説明する図
【図３１】店内における商品購入の一例を説明する図
【図３２】生産者（製造者）、販売者、消費者との関係を示す図
【図３３】手荷物検査時において本発明のＩＤタグを付した物品の検査方法を説明する図
【図３４】本発明に係る物品の一例を説明する図
【図３５】本発明に係るＩＤラベル等を付した商品の一例を説明する図
【図３６】本発明に用いられる薄膜集積回路装置の回路図
【符号の説明】
【０２６７】
１０    ラベル基体
１１    アンテナ
１２    接続パッド
１３    薄膜集積回路装置
１４    プリント
１５    接着剤層
１６    セパレータ
１７    コーティング層
１８    交差配線
１９    コンタクト部
２０    ＩＤラベル
２１    接続配線
２１ａ  接続配線
２１ｂ  接続配線
２１ｃ  接続配線
２２    異方性導電膜
２３    ＴＦＴ
２４    小型真空ピンセット
２５    ピン
２６    接着剤層
２７    絶縁層
２８    コンタクト部
２９    ＴＦＴ形成領域
３０ａ  層間膜
３０ｂ  層間膜
３１    保護膜
３２    内部基体
３３    表面
３４    保護層
３５    保護層
３６    接着剤層
３７ａ  カード上部基体
３７ｂ  カード下部基体
３８    接着剤層
３９    接着剤層
４０    コーティング層
４１    ＩＤカード
４２ａ  上部基体
４２ｂ  下部基体
４３ａ  上部基体
４３ｂ  下部基体
４４    内部基体
４５    フィルム層
４６    アンテナ一体型薄膜集積回路装置
４７    アンテナ
４８    薄膜集積回路装置
５１    配線
５１ａ    配線
５１ｂ    配線
５２    交差配線
５３    層間膜
５４    保護膜
５４ａ  保護層
５５    保護膜
５６    ゲート電極
５７    半導体層
５８    ゲート絶縁膜
６０    基板
６１    剥離層
６３    レジスト
６４    不純物元素
６５    低濃度不純物領域
６６    レジスト
６７    不純物元素
６８    高濃度不純物領域
６９    ｎ型ＴＦＴ
７０    ｐ型ＴＦＴ
７３    ＣＰＵ
７４    メモリ
７５    絶縁膜
７６    サイドウォール（側壁）
７７    レジスト
７８    不純物元素
７９    高濃度不純物領域
８０    端子部
８１    溝
８２    突起部
８３    ジグ
８４    接着剤
８５    開口部
８６    ガス
８７    レジスト
８８    基板
８９    平坦化膜
９０    シリコンウエハ
９１    酸化膜
９２    熱酸化シリコン基板
９３    単結晶シリコン基板
９４    酸化膜
９５    単結晶シリコン層
９６    ＳＩＭＯＸ基板
９７    トレー
９８    ピン
９９    トレー兼基板
１００    ベルジャー
１０１    基板
１０２    ヒーター
１０３    排気管
１０４    フレキシブル基板
１０５    アンテナ
１０５ａ    上部アンテナ
１０５ｂ    下部アンテナ
１０６    接続パッド
１０７    ＩＤＦチップ
１０８    接続端子
１０９ａ    上部接続配線
１０９ｂ    下部接続配線
１１０    ＩＤＦチップ
１１１    アライメントマーカー
１１３    接着剤
１１４    ＵＶ光
１１５    ソース領域
１１６    チャネル領域
１１７    ドレイン領域
１１８    ラベル台紙
１１９    ボックス
１２０    ＩＤタグ
１２２    無記名債券
１２３    書籍
１２４    ペットボトル
１２７    包装用フィルム類
１２８    カッター
１２９    ボックス
１３０    野菜類
１３１    果物類
１３２    商品
１３３    Ｒ／Ｗ
１３４    アンテナ部
１３５    表示部
１３６    操作キー
１３７    ＰＯＳシステム
１３８    個人口座
１３９    手荷物
１４０    リーダ／ライタ
１４１    アンテナ
１４２    電磁波
１４３    コンピュータ
１４４    データベース
１４５    コンベア
１７０    リーダ／ライタ本体
１７１    センサー部
１７２    商品
１８０    携帯電話機本体
１８１    センサー部
１８３    表示部
１９０    リーダ本体
１９１    センサー部
１９３    表示部
２００    リーダ／ライタ
２０１    アンテナ配線
２０２    アンテナ容量
２０３    容量手段
２０４    ダイオード
２０５    ダイオード
２０６    容量手段
２０７    ダイオード
２０８    容量手段
２０９    スイッチング素子
２１０    論理回路
２１１    増幅器
２１２    クロック生成回路・デコーダ
２１３    メモリ
２１４    電源回路
２１５    入出力回路
２１６    アンテナ回路
２１７    ＩＤＦチップ
２１８    電磁波
３００    ラベル紙供給手段
３０１    ＡＣＦ供給手段
３０２    ＩＤＦチップ貼付手段
３０３    接着剤層供給手段
３０４    セパレート紙供給手段
３０５    ラベル巻取り手段
３０６    ラベル分離手段
３０７    回収手段
３０８    基体供給手段
３０９    基体分離手段
３１０    ラミネート装置
４００    入力用アンテナ
４０１    出力用アンテナ
４０２    入力用インターフェース
４０３    出力用インターフェース
４０４    ＣＰＵ
４０５    コプロセッサ
４０６    ＲＯＭ
４０７    ＲＡＭ
４０８    不揮発性メモリ
４０９    バス
４１０    薄膜集積回路装置
４１１    非接触型集積回路装置
４１２    電磁波
４１４    リーダ／ライタ（Ｒ／Ｗ）
４１５    データベース
４１６    集積回路
４１７    出力用インターフェース
４１８    出力用アンテナ
４１９    コンピュータ
４２０    整流回路
４２１    復調回路
４２３    変調回路
４２４    アンプ
４２５    入力用アンテナ
４２６    入力用インターフェース
４２７    コントローラ
９００    制御部
９０１    演算器
９０２    演算レジスタ
９０３    Ａレジスタ
９０４    Ｂレジスタ
９０５    メインメモリ
９０６    プログラムメモリ
９０７    作業メモリ
９０８    データメモリ
９１０    レジスタ群
９１１    アドレス管理部
９１２    命令レジスタ
９１３    命令デコーダ
９１４    入出力インターフェース
９１５    内部バス
９１６    データバス
９１７    アドレスバス
９１８    コントロールバス
９１９    ＣＰＵ
１３０１  アンテナ配線
１３０２  アンテナ容量
１３０３  容量手段
１３０４  ダイオード
１３０５  ダイオード
１３０６  容量手段
１３０７  電源回路
１３０８  アンテナ回路
１３０９  ＩＤＦチップ
【図１】
0004761779.tif 000002
【図２】
0004761779.tif 000003
【図３】
0004761779.tif 000004
【図４】
0004761779.tif 000005
【図５】
0004761779.tif 000006
【図６】
0004761779.tif 000007
【図７】
0004761779.tif 000008
【図８】
0004761779.tif 000009
【図９】
0004761779.tif 000010
【図１０】
0004761779.tif 000011
【図１１】
0004761779.tif 000012
【図１２】
0004761779.tif 000013
【図１３】
0004761779.tif 000014
【図１４】
0004761779.tif 000015
【図１５】
0004761779.tif 000016
【図１６】
0004761779.tif 000017
【図１７】
0004761779.tif 000018
【図１８】
0004761779.tif 000019
【図１９】
0004761779.tif 000020
【図２０】
0004761779.tif 000021
【図２１】
0004761779.tif 000022
【図２２】
0004761779.tif 000023
【図２３】
0004761779.tif 000024
【図２４】
0004761779.tif 000025
【図２５】
0004761779.tif 000026
【図２６】
0004761779.tif 000027
【図２７】
0004761779.tif 000028
【図２８】
0004761779.tif 000029
【図２９】
0004761779.tif 000030
【図３０】
0004761779.tif 000031
【図３１】
0004761779.tif 000032
【図３２】
0004761779.tif 000033
【図３３】
0004761779.tif 000034
【図３４】
0004761779.tif 000035
【図３５】
0004761779.tif 000036
【図３６】
0004761779.tif 000037