(57)【特許請求の範囲】
【請求項１】
移動可能なステージに載置された基板上に複数配列されて形成された磁気抵抗効果素子と研磨加工用抵抗検知素子を順次撮像し、該撮像して得た画像信号を上記ステージの真直度プロファイルを用いて補正することにより上記磁気抵抗効果素子の寸法または上記磁気抵抗効果素子の各素子の配列誤差のうちの少なくとも一つを含む上記磁気抵抗効果素子の幾何学的情報、及び上記研磨加工用抵抗検知素子の寸法または上記研磨加工用抵抗検知素子の各素子の配列誤差のうちの少なくとも一つを含む上記研磨加工用抵抗検知素子の幾何学的情報を求めることを特徴とする薄膜磁気ヘッド寸法・配列測定方法。
【請求項２】
請求項１記載において、
上記ステージに蔵置された上記基板に波長３００ｎｍ台以下、好ましくは波長２００ｎｍ台の光を照射して上記基板上に形成された磁気抵抗効果素子を撮像することを特徴とする薄膜磁気ヘッド寸法・配列測定方法。
【請求項３】
請求項１記載において、
上記磁気抵抗効果素子と上記研磨加工用抵抗検知素子は、端面保護膜で覆われていることを特徴とする薄膜磁気ヘッド寸法・配列測定方法。
【請求項４】
磁気抵抗効果素子と研磨加工用抵抗検知素子が複数配列されて形成された基板を載置して移動可能なステージ手段と、
該ステージ手段の真直度プロファイルを計測するステージ変位計測手段と、
上記ステージ手段に載置された上記基板を撮像する撮像手段と、
該撮像手段で上記磁気抵抗効果素子と研磨加工用抵抗検知素子を順次撮像して得た画像信号を上記ステージ変位計測手段で計測して得た上記ステージ手段の真直度プロファイルを用いて補正することにより、上記磁気抵抗効果素子の寸法または上記磁気抵抗効果素子の配列誤差のうちの少なくとも一つを含む上記磁気抵抗効果素子の幾何学的情報、及び上記研磨加工用抵抗検知素子の寸法または上記研磨加工用抵抗検知素子の各素子の配列誤差のうちの少なくとも一つを含む幾何学的情報を求める幾何学的情報検出手段とを、
備えたことを特徴とする薄膜磁気ヘッド寸法・配列測定装置。
【請求項５】
請求項４記載において、
上記ステージ手段に載置した上記基板に波長３００ｎｍ台以下、好ましくは波長２００ｎｍ台の光を照射する手段によって、上記基板に光を照射することを特徴とする薄膜磁気ヘッド寸法・配列測定装置。
【請求項６】
請求項４記載において、
上記磁気抵抗効果素子と上記研磨加工用抵抗検知素子は、端面保護膜で覆われていることを特徴とする薄膜磁気ヘッド寸法・配列測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に誘導形磁気変換素子や磁気抵抗効果素子を積層した薄膜磁気ヘッドのための寸法・配列測定方法および寸法・配列測定装置に係り、特に、磁気抵抗効果素子の寸法、配列を高精度に測定するための測定方法とその装置に関するものである。
【０００２】
【従来の技術】
近年、磁気ディスク装置においては、小形・大容量化が進んでおり、現在３．５インチと２．５インチサイズのディスクを用いた小形磁気ディスク装置が主流になっている。このような小形磁気ディスク装置ではディスクの回転速度が低いため、再生出力がディスク速度に依存する磁気誘導型ヘッドにおいては、再生出力の低下が問題になる。これに対し、磁界の変化によって抵抗値が変化する磁気抵抗効果素子（以下、ＭＲ素子と呼ぶ、ＭＲ：Magneto-resistive ）を用いた磁気抵抗効果形ヘッド（以下、ＭＲヘッドと呼ぶ）では、再生出力がディスク速度に依存しないため、小形磁気ディスク装置においても高い再生出力を得ることができる。また、ＭＲヘッドでは、高密度化に伴う狭トラック化に対しても磁気誘導形磁気ヘッドと比べて高い再生出力を得られることから、小形化・大容量化に適した磁気ヘッドであると考えられている。
【０００３】
ところで、ＭＲヘッドでは、磁界の変化に起因するＭＲ素子の抵抗値変化を検出するため、磁気ヘッドスライダのディスクに対向する面（以下、これを浮上面と呼ぶ）にＭＲ素子を露出させて使用する構造が、最も再生効率が高い。このような浮上面にＭＲ素子が露出するＭＲヘッドでは、浮上面加工時にＭＲ素子の一部を加工（研磨加工）して、浮上面に露出させる。そして、ＭＲ素子の浮上面と直角方向の寸法をＭＲ素子高さ（ｈMR）と呼び、このＭＲ素子高さは研磨加工時に加工量を制御することで、規定値内に入るようにされている。ＭＲヘッドでは、このＭＲ素子高さによって、再生出力が変化するため、ＭＲ素子高さがばらつくと、再生出力が変動する、あるいは規定の再生出力が得られず、不良品となるという問題が生じる。
【０００４】
したがって、ＭＲヘッドの再生出力変動を抑制し、かつ高い歩留りを得るためには、研磨加工工程においてＭＲ素子高さを高精度に制御することが必要となる。例えば、面記録密度４Ｇｂｉｔ／ｉｎｃｈ2 の場合には、ＭＲ素子高さの精度は±０．２μｍ程度が要求されており、さらに高密度化が進み、１０Ｇｂｉｔ／ｉｎｃｈ2 の場合には、±０．１５μｍ程度が必要と予想されている。
【０００５】
研磨加工において、ＭＲ素子高さを高精度化するためには、加工中にＭＲ素子高さを高精度に測定することが重要になる。ＭＲ素子高さは現状０．５〜３μｍ程度の寸法であるが、ＭＲ素子の上部にはデータ書き込み用の誘導形ヘッドが形成されているため、ＭＲ素子高さを光学的に直接測ることは困難である。
【０００６】
このため、特開昭６３−３４７１３公報や特開平２−２９９１３公報に記載されているように、ＭＲ素子とは別に測定用のマーカーを素子の形成工程において形成し、このマーカーを光学的に測定することで、間接的にＭＲ素子高さ（研磨加工時の加工量）を求める方法が提案されている。しかし、この方法では、研磨加工中のインプロセス計測は困難である。
【０００７】
そこで、インプロセスでの計測が可能な方法として、ＭＲ素子の抵抗値を測定し、ＭＲ素子高さに換算する方法がある。この方法には、特開平５−４６９４５公報に記載されているように、ＭＲ素子の抵抗値を直接測定し、ＭＲ素子高さに換算する方法と、特開昭６３−１９１５７０公報に記載されているように、ＭＲ素子とは別に形成した素子（以下、抵抗検知素子（ＥＬＧ素子、ＥＬＧ：Electric Lapping Guide）と呼ぶ）の抵抗値を測定し、ＭＲ素子高さを算出する方法とがある。
【０００８】
このうち、前者のＭＲ素子の抵抗値を直接測定する方法については、以下の課題が指摘されている。
（１）ＭＲ素子は、スパッタリング、露光、イオンミリング等に代表される薄膜プロセスにより形成される。このプロセスによるＭＲ素子の寸法精度としては、±０．２μｍ程度である。これに対し、ＭＲ素子の幅（トラック幅）は、０．８〜２．０μｍと非常に狭いため、ＭＲ素子の抵抗値は、トラック幅のばらつきにより、抵抗値にばらつきが生じる。
（２）ＭＲ膜をスパッタリングにより成膜する際、ウエハの中央部と端部とで膜厚ムラが生じる。そして、ウエハ内のＭＲ素子の膜厚ムラは、個々のＭＲ素子の抵抗値のばらつき要因となる。特に、近年では、ＭＲ素子の膜厚が薄くなっているため、膜厚ムラが増大する傾向にあり、その結果、抵抗値のばらつきも増大している。
すなわち、実ＭＲ素子の抵抗値は、トラック幅ばらつきと膜厚ムラとにより、ばらつきが生じる。この抵抗値のばらつきは、ＭＲ素子高さ測定における誤差となるため、測定精度劣化要因となる。
【０００９】
これに対し、後者の抵抗検知素子の抵抗値を測定し、ＭＲ素子高さに換算する方法には、以下の利点がある。
（１）抵抗検知素子では、トラック幅を任意に大きく（１０〜５００μｍ）できるため、トラック幅が±０．２μｍ程度ばらついても、抵抗値はほとんど変化しない。従って、トラック幅ばらつきの影響が小さい。
（２）抵抗検知素子では、リファレンスパターン（基準抵抗）を用いることにより、抵抗検知素子の抵抗値からＭＲ素子高さを算出する際に、膜厚ムラをキャンセルすることが可能である。
【００１０】
【発明が解決しようとする課題】
以上説明したように、抵抗検知素子を用いてＭＲ素子高さを計測する方法においては、トラック幅ばらつきと膜厚ムラの影響を小さくすることができるため、高い精度でのＭＲ素子高さのインプロセス計測が可能になる。しかし、この方法には、以下のような課題がある。
【００１１】
抵抗検知素子及びＭＲ素子はスパッタリング、露光、イオンミリング等に代表される薄膜プロセスで形成されるが、例えば、露光プロセスにおいて、レジスト膜厚むらや照度むらがあると、露光ばらつきとなり寸法変動が生じ、また、露光装置の像歪みによって配列誤差等が生じてしまう場合もある。抵抗検知素子を用いた測定では、実際のＭＲ素子高さを直接測定しておらず、抵抗検知素子とＭＲ素子が設計寸法・設計配列通りに形成されていることを大前提としている。従って、上記のように抵抗検知素子とＭＲ素子の寸法がばらついた場合や位置ずれが生じた場合には、これらが総て測定誤差となり、最終的に研磨加工工程におけるＭＲ素子高さばらつきになる。
【００１２】
本発明の目的は、研磨加工中に抵抗検知素子の抵抗値を測定し、ＭＲ素子高さに換算するインプロセスＭＲ素子高さ計測法において、誤差要因となる抵抗検知素子とＭＲ素子の寸法ばらつきと位置ずれを測定する方法及びその装置、並びに、本方法及び装置を用いてＭＲ素子形成プロセスをモニタリングし、プロセスの不具合を早期に発見し、膜付け装置や露光装置のパラメータを修正する方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明による薄膜磁気ヘッド寸法・配列測定方法は、移動可能なステージに載置された基板上に複数配列て形成された磁気抵抗効果素子と研磨加工用抵抗検知素子を順次撮像し、該撮像して得た画像信号を上記ステージの真直度プロファイルを用いて補正することにより上記磁気抵抗効果素子の寸法または上記磁気抵抗効果素子の各素子の配列誤差のうちの少なくとも一つを含む上記磁気抵抗効果素子の幾何学的情報、及び上記研磨加工用抵抗検知素子の寸法または上記研磨加工用抵抗検知素子の各素子の配列誤差のうちの少なくとも一つを含む上記研磨加工用抵抗検知素子の幾何学的情報を求めるものである。
【００１４】
また、本発明においては、上記光は、波長２４８ｎｍ、または波長２６６ｎｍ、または波長２１３ｎｍとするものである。
また、本発明においては、上記幾何学的情報は、素子寸法、あるいは素子配列誤差を含むものとするものである。
また、本発明においては、上記磁気抵抗効果素子と上記研磨加工用抵抗検知素子は端面保護膜で覆われた構造とされるものである。
【００１５】
また、上記目的を達成するために、本発明による薄膜磁気ヘッド寸法・配列測定方法は、光源から発せられた波長３００台ｎｍ以下、好ましくは波長２００ｎｍ台の光で、基板上に形成された磁気抵抗効果素子と研磨加工用抵抗検知素子を照明し、該素子からの反射光を参照光と干渉させ、生じた干渉光を結像して画像を形成して、該画像を光電変換して画像信号に変換し、該画像信号から上記磁気抵抗効果素子と上記研磨加工用抵抗検知素子の幾何学的情報を求めるものである。
【００１６】
また、上記目的を達成するために、本発明による薄膜磁気ヘッド寸法・配列測定装置は、磁気抵抗効果素子と研磨加工用抵抗検知素子が複数配列されて形成された基板を載置して移動可能なステージ手段と、該ステージ手段の真直度プロファイルを計測するステージ変位計測手段と、上記ステージ手段に載置された上記基板を撮像する撮像手段と、該撮像手段で上記磁気抵抗効果素子と研磨加工用抵抗検知素子を順次撮像して得た画像信号を上記ステージ変位計測手段で計測して得た上記ステージ手段の真直度プロファイルを用いて補正することにより、上記磁気抵抗効果素子の寸法または上記磁気抵抗効果素子の配列誤差のうちの少なくとも一つを含む上記磁気抵抗効果素子の幾何学的情報、及び上記研磨加工用抵抗検知素子の寸法または上記研磨加工用抵抗検知素子の各素子の配列誤差のうちの少なくとも一つを含む幾何学的情報を求める幾何学的情報検出手段とを、具備している。
【００１７】
また、上記目的を達成するために、本発明による薄膜磁気ヘッド寸法・配列測定装置は、光源と、該光源からの波長３００ｎｍ台以下、好ましくは波長２００ｎｍ台の光で、基板上に形成された磁気抵抗効果素子と研磨加工用抵抗検知素子を照明する照明手段と、上記素子からの反射光を参照光と干渉させ干渉光を生じさせる干渉手段と、上記干渉光を結像する結像手段と、該結像手段で得られた画像を画像信号に光電変換する撮像手段と、上記画像信号から上記磁気抵抗効果素子と上記研磨加工用抵抗検知素子の幾何学的情報を求める幾何学的情報検出手段とを、具備している。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて詳細に説明する。
まず、本発明の実施形態の説明に先立ち、研磨加工工程でＭＲ素子の寸法ばらつきが生じる原因について説明する。
【００１９】
図１、図２は、ＭＲ素子及び抵抗検知素子形成工程、研磨加工工程を示す図である。図２の（ａ）に示すように、セラミックスのウェハ１上に、ＭＲ素子３とこれを挾み込むようにその両側に抵抗検知素子４が、スパッタリング、露光、イオンミリング等に代表される薄膜プロセスで、複数個帯状に形成される。形成された複数個の素子は帯状に切断され、ウェハ１から切り出される。これをローバー２と呼ぶ。１つのローバー２内には、例えば３０個のＭＲ素子３と３１個の抵抗検知素子４が形成される。図１に示す例では、４本のローバー２を１つの単位Ｕとして、一括露光により各素子がパターン形成される。
【００２０】
図２の（ａ）に示すように、切り出されたローバー２を矢印の方向から研磨加工することで、３０個のＭＲ素子３を一括研磨して、図２の（ｃ）に示すように、浮上面８０にＭＲ素子３を露出させると共に、総てのＭＲ素子高さｈMRを所望の寸法に制御し、かつ、浮上面８０を所定の形状と所定の表面粗さに加工する。
【００２１】
ここで、ＭＲヘッドでは、ＭＲ素子高さｈMRによって再生出力が変化するため、ＭＲ素子高さｈMRがばらつくと、再生出力が変動する、あるいは規定の再生出力が得られず、不良品となるという問題が生じる。したがって、ＭＲヘッドの再生出力変動を抑制し、かつ高い歩留りを得るためには、研磨加工中にＭＲ素子高さｈMRを測定し、研磨量を総てのＭＲ素子について高精度に制御することが必要となる。
【００２２】
これを実現するために、ＭＲ素子３の近傍に同一プロセスで形成した抵抗検知素子（ＥＬＧ）４を用いる。すなわち、図２の（ａ）において、各抵抗検知素子４の電極５から電流を供給し、研磨による抵抗値の変化を各抵抗検知素子４について測定し、この抵抗値からＭＲ素子高さｈMRを求め、抵抗値、すなわち、ＭＲ素子高さｈMRが均一になるように、図２の（ｂ）に示すように、ローバー２を曲げて研磨加重を制御し、抵抗検知素子４の各位置６の配列曲線７が直線になるようにする。
【００２３】
この方法は、ＭＲ素子３間での寸法、配列誤差、抵抗検知素子４間での寸法、配列誤差、あるいは両素子３、４間での寸法、配列誤差が、目標寸法精度、例えば±０．２〜０．１５μｍに比べ、その十分の一程度、すなわち２０〜１５ｎｍ程度であることが大前提となっている。抵抗検知素子４及びＭＲ素子３は、スパッタリング、露光、イオンミリング等の同一薄膜プロセスおよび同一露光マスクを用いて形成されるが、例えば、露光プロセスにおいて、露光装置に像歪や照度むらがあったり、あるいはレジスト塗布むら等があると、図２の（ａ）に示すように、抵抗検知素子４の配列曲線７に対し、ＭＲ素子３の配列がずれたものとなったり、あるいは、同図に示すように、ＭＲ素子３間あるいは抵抗検知素子４間で素子高さの寸法誤差が生じてしまう。この状態で、図２の（ｂ）に示すように、抵抗検知素子４の抵抗値が均一になるように、ローバーを曲げて（配列曲線７が直線になるように）研磨加重を制御して研磨加工を行うと、図２の（ｃ）に示すように、研磨後のＭＲ素子高さｈMRが大きくばらついてしまう。
【００２４】
そこで、本発明では、上記研磨加工法において誤差要因となるＭＲ素子及び抵抗検知素子の寸法ばらつきと、両者の配列誤差を、ウェハ１上にＭＲ素子３及び抵抗検知素子４が形成された直後に測定することにより、ＭＲ素子形成プロセスをモニタリングし、プロセスの不具合を早期に発見し、プロセスパラメータを修正することを目的とする。以下、本発明の実施形態の詳細を、図３〜図１６に基づいて説明する。
【００２５】
まず、本発明の第１実施形態を、図３〜図１１に基づいて説明する。
図５は、測定対象の１つであるＭＲ素子３とその両側の電極４９ａ及び４９ｂを示したものである。図６の（ａ）は、図５におけるａ−ａ部の断面構造を示し、図６の（ｂ）は同じくｂ−ｂ断面構造を示したものである。また、図７は、もう１つの測定対象である抵抗検知素子４と電極部５を示したものである。
【００２６】
面記録密度が１０Ｇｂｉｔ／ｉｎｃｈ2 を超えると、狭トラック化が一層進み、図５に示すＭＲ素子３のトラック幅Ｗt は０．５μｍ以下となり、また素子高さｈMRの精度は±０．１５μｍ程度が必要と予想されている。上記研磨加工法の原理より、この精度を確保するには、図５におけるＭＲ素子高さｈMRとトラック幅Ｗt 、図７における抵抗検知素子高さｈELG の各寸法と、ＭＲ素子間の配列誤差、抵抗検知素子間の配列誤差、及び両素子間の相対配列誤差を±０．１５μｍ程度に抑える必要がある。従って、本発明に要求される測定精度も、この±０．１５μｍ程度の寸法ばらつきと配列誤差を測定できうるものが要求される。
【００２７】
ここで、通常の可視光、例えば波長０．５μｍ程度の光を用いた場合、光学系のＮＡ（Numerical Aperture：開口数）を０．９とすると、理論解像度（０．６１×波長／ＮＡ）は約０．３４μｍとなり、上記トラック幅Ｗt ＝０．５μｍはほぼ解像限界となってしまう。このような解像限界付近で得られる画像から、トラック幅Ｗt を高精度に測定することはもちろんのこと、±０．１５μｍのばらつきをもつＭＲ素子高さｈMRや抵抗検知素子高さｈELG を高精度に測定することは、極めて困難である。±０．１５μｍの寸法ばらつきや配列誤差を測定するには、ほぼ同程度の解像度が必要である。
【００２８】
ところで、図６の（ａ）に示すように、ＭＲ素子３の電極方向の端面３ａ及び３ｂは、電極４９ａ及び４９ｂで覆われて、そのまま大気中に露出しない構造となっている。一方、図６の（ｂ）に示すように、素子高さｈMR方向の端面３ｃ及び３ｄは、そのままでは大気中に露出され腐食する可能性があるため、一般に、数十ｎｍ程度の透明セラミックス薄膜５１ａ及び５１ｂで覆い、これを端面保護膜としている。図５の５０ａ及び５０ｂは、この透明端面保護膜の境界を示している。上記０．１５μｍ程度の解像度を得るために、例えば、ＳＥＭ（Scanning Electron Microscope）やＡＦＭ（Atomic Force Microscope ）を使用した場合、得られる検出信号は端面保護膜の表面形状を捉えたものとなり、その下部の端面３ｃ及び３ｄを捉えることは不可能である。
【００２９】
本発明はこのような測定対象の制約を鑑みて創案されたものである。図３は、本発明の第１実施形態に係るＭＲ素子・抵抗検知素子の寸法・配列計測装置（以下、ＭＲ・ＥＬＧの寸法・配列計測装置と略す）の構成を示すものである。
【００３０】
本装置は、測定光学系１０１、自動焦点系２０１、画像信号処理・制御系３０１、ステージ系４０１からなる。
【００３１】
本装置の大きな特徴は、上記で述べた端面保護膜を通しての画像計測を実現し、かつ、±０．１５μｍ程度の寸法ばらつき及び配列誤差を測定可能とするため、素子パターンの検出に、波長２４８ｎｍのＤＵＶ（Deep Ultraviolet）光とＮＡ０．９のＤＵＶ対応対物レンズを用いていることにある。この場合の理論解像度は０．１７μｍとなり、上記０．５μｍ程度のトラック幅Ｗt の測定はもちろんのこと、±０．１５μｍ程度のＭＲ素子高さｈMRや抵抗検知素子高さｈELG の寸法ばらつきの測定、並びにＭＲ素子及び抵抗検知素子の配列誤差の計測も可能となる。
【００３２】
ステージ系４０１は、ローバーの長さ、例えば５０ｍｍの範囲内での真直度が１０ｎｍ程度の高精度Ｘステージ２８ｘとＹステージ２８ｙ、θステージ２９、及びストローク５０μｍの範囲での真直度が１０ｎｍ程度の高精度Ｚステージ３０からなり、Ｚステージ３０上の真空チャック（図示せず）上にウェハ１が載置される。載置後、ローバーの方向（紙面と平行）とＸステージ２８ｘの走査方向（紙面と平行）とが平行となるよう、θステージ２９を回転調整する。
【００３３】
測定光学系１０１では、ＤＵＶ光源２１から発した波長２４８ｎｍのＤＵＶ光２２で、ＤＵＶ対応リレーレンズ２３、及びＮＡ０．９のＤＵＶ対応対物レンズ２６により、ウェハ１上の素子部を落射照明する。なお、ビームスプリッタ２４は、照明・検出光分離用であり、ダイクロイックミラー２５は、ＤＵＶ光２２と波長７５０ｎｍの自動焦点用レーザ光３３を分離するためのものである。ウェハ１上の素子部からの反射光は、ＤＵＶ対物レンズ２６及びＤＵＶ結像レンズ３７により、ＣＣＤ固体撮像素子３８上に結像する。ＣＣＤ固体撮像素子３８の画素サイズは、±０．１５μｍ程度以下の寸法・配列を計測することを考慮し、ウェハ上で約２０ｎｍとした。
【００３４】
画像信号処理・制御系３０１では、ＣＣＤ固体撮像素子３８からの画像信号をＡＤ変換器３９でディジタル信号に変換した後、計算機４０に入力する。計算機４０では、予めメモリ４３に格納しておいたウェハ上のＭＲ素子、抵抗検知素子の設計配列データをもとに、ステージドライバ３１を介して、Ｘステージ２８ｘ及びＹステージ２８ｙをステップ・アンド・リピート走査制御する。そして、図２に示すようなローバー（ウェハ１上のローバーの領域）に沿って、Ｘステージ２８ｘの移動→停止→ＭＲ素子画像入力→移動→停止→抵抗検知素子画像入力→移動→停止→……、を繰り返す。１つのローバー内で全素子について画像入力が終了すると、Ｙステージ２８ｙを走査し、他のローバー位置に移動し、再びＸステージ２８ｘを移動しつつ測定を繰り返し行う。
【００３５】
測定光学系１０１の焦点深度は、波長２４８ｎｍ、ＤＵＶ対応対物レンズ２６のＮＡ０．９より、±０．１５μｍとなり、画像入力の際は高精度な焦点合せが不可欠である。そこで、本実施形態では、自動焦点系２０１によりこの焦点合せを行う。半導体レーザ３２から出射された波長７８０ｎｍの平行ビーム３３を、ダイクロイックミラー２５で反射させ、ＤＵＶ対応対物レンズ２６の瞳の周辺部に入射させ、ウェハ１上に斜め方向から集光して照射する。反射光は斜め方向から対物レンズ２６に入射し、平行ビーム４８として２分割ホトダイオードセンサ３４に入射する。２分割ホトダイオードセンサ３４は２つの受光部３４ａ、３４ｂからなり、各受光部からの出力信号を差分回路３５に入力し、差分信号を計算機４０に送る。ウェハ１上の被測定素子パターンがＣＣＤ固体撮像素子３８に対し合焦点状態にある時、この差分信号が０になるよう、センサ３４の位置を微調整しておく。図３に示すように、ステージ高さあるいは被測定素子パターンの高さが変化すると、ウェハ１からの反射ビーム４８の位置が変化するため、差分回路３５からの出力が増減する。この差分出力が常に０になるように、計算機４０からの制御信号に基づいてＺステージ３０を微動して、合焦点状態を維持する。
【００３６】
図４は、ダイクロイックミラー２５の分光透過率特性を示したものである。画像計測に用いる波長２４８ｎｍのＤＵＶ光は９０％以上透過し、自動焦点に用いる波長７８０ｎｍのレーザ光は９５％程度反射する。なお、本測定光学系１０１は両テレセントリック光学系で構成されており、焦点位置のわずかなずれに対し、倍率誤差が少ない構成となっている。なお、自動焦点合わせは、検出画像そのもののパターンのコントラストを算出し、これが最大となるようにＺステージ３０を微調する方式でもかまわない。
【００３７】
計算機４０では、素子画像入力後、隣接素子へのステージ移動時に、検出画像より各寸法の計測を行う。上記図５はＭＲ素子３の検出画像４７を示したものでもある。ｂ−ｂ部、すなわち素子高さｈMR方向の画像信号４５を、図８の（ａ）に示す。この信号に対し、例えば１次微分を施すと、図８の（ｂ）に示す微分波形４６が得られる。ゼロクロス位置ｈ1及びｈ2を求め、｜ｈ1−ｈ2｜よりＭＲ素子高さｈMRが得られる。図５におけるトラック幅Ｗt 、図７における抵抗検知素子高さｈELG も同様に求められる。
【００３８】
図９は、Ｘステージ２８ｘの真直度を基準として、すなわち走査方向の軌跡を基準として、ＭＲ素子と抵抗検知素子の相対配列誤差の計測例を示したものである。左の検出画像８１より、画像下端部８１ａから抵抗検知素子８５の上端部８５ａまでの距離ＳELG を測定した後、Ｘステージ２８ｘを移動し、ＭＲ素子９０の画像８２を検出する。同様に、画像下端部８２ａからＭＲ素子９０の上端部９０ａまでの距離ＳMRを測定した後、再びＸステージ２８ｘを移動し、抵抗検知素子８６の画像８３を検出する。同様に、画像下端部８３ａから抵抗検知素子８６の上端部８６ａまでの距離ＳELG を測定する。以上の測定を１ローバー分、繰り返し行う。つまり、この測定では検出画像の下端部を基準とし、下端部から各素子の上端部までの距離を配列測定値とする。
【００３９】
図１０は、図１に示すウェハ１上のローバー２ａについて、ＭＲ素子高さｈMRと抵抗検知素子高さｈELG を測定した結果である。黒丸プロット８ａがＭＲ素子高さｈMRを、黒正方形プロット９ａが抵抗検知素子高さｈELG を表す。破線１０ａは設計値４．７μｍを示しており、両素子の測定値はいずれも設計値を上回っていることが判る。また、ＭＲ素子高さｈMRに認められる２つの大きなうねりは、露光装置の照度むらに起因したものと思われる。
【００４０】
図１１は、同様に、図１に示すウェハ１上のローバー２ａについて、ＭＲ素子と抵抗検知素子の配列を測定した結果である。黒丸プロット８ｂがＭＲ素子の配列を、黒正方形プロット９ｂが抵抗検知素子の配列を表す。破線１０ｂで示す抵抗検知素子の配列平均値を０とし、それに対する相対値としてＭＲ素子の配列をプロットしている。両素子に認められるうねりは、露光装置の照度むらや像歪によるものと思われる。
【００４１】
本実施形態では、図１０や図１１に示す測定結果、あるいは、露光領域内やウェハ全面での寸法ばらつき、配列誤差の２次元分布を、ディスプレイ４１に表示し、寸法ばらつきや配列誤差が規定値を超える場合には、該当するローバー、ウェハを加工研磨工程に流さないようにする、あるいは、素子形成工程の露光装置、レジスト塗布装置、膜付け装置等のメンテナンス指示を出し、不具合を早期に発見し、照度むらを小さくする、膜厚を微調整する等のプロセスパラメータの修正といったプロセス管理・制御に適用することも十分可能である。また、測定データはメモリ４２に格納され、長期にわたっての寸法変動や配列誤差変動のモニタリング、解析に活用することも可能である。
【００４２】
ここで本実施形態では、ＤＵＶ光源は、水銀−キセノンランプと透過中心波長２４８ｎｍの干渉フィルタの組合せとしたが、半導体励起ＹＡＧレーザの第４高調波、すなわち波長２６６ｎｍ、あるいは第５高調波、すなわち波長２１３ｎｍ、あるいは第３高調波、すなわち波長３５５ｎｍの光を用いることも可能である。ＡｒＦエキシマレーザ（波長１９３ｎｍ）やＫｒＦエキシマレーザ（波長２４８ｎｍ）を用いることも可能である。また、水銀ランプのｉ線（波長３６５ｎｍ）を用いることも可能である。また、本実施形態では、素子配列の計測の基準はあくまでＸステージ２８ｘの走査軌跡（真直度プロファイル）としたが、さらに測定精度を向上させるために、温度管理されたレーザ測長器や静電容量センサ等によりステージ変位を常時測定し、その変位量で検出画像の基準位置を補正することも可能である。また、レーザ測長器を用いる際は、測定用ミラーを真空チャック上に、参照ミラーを対物レンズ２６に設置することにより、常に測定光学系１０１とウェハ１との相対変位を測定することが可能となり、より高精度な配列の計測が可能である。また、あらかじめＸステージ２８ｘの真直度のプロファイルを測定しておき、測定データに基づいて測定画像を補正することも可能である。
【００４３】
以上のように本実施形態によれば、トラック幅Ｗt が０．５μｍ以下の微細なＭＲ素子あるいは抵抗検知素子の各種寸法と配列誤差の計測が、端面保護膜が施された状態でも可能になり、素子形成工程の状況をインプロセスでモニタリングすることが可能になる。これにより、プロセスの不具合を早期に発見し、プロセスパラメータを修正することにより不良製品の発生を低減し、歩留りを向上させることが可能となる。また、研磨加工工程での研磨加重の制御の際に、寸法・配列測定データに基づいて加重量を補正するフィードフォワード制御研磨加工を実現することも可能である。
【００４４】
次に、本発明の第２実施形態を、図１２に基づいて説明する。図１２は、本発明の第２実施形態に係るＭＲ・ＥＬＧの寸法・配列計測装置の構成を示す図である。
【００４５】
本装置は、測定光学系１０２、自動焦点系２０１、画像信号処理・制御系３０１、ステージ系４０１からなる。第１実施形態との大きな違いは、本実施形態においては、第１実施形態における測定光学系１０１に、画像検出用斜方照明系６０ａ、６０ｂ（紙面に平行）、６０ｃ及び６０ｄ（紙面に垂直、図示せず）を搭載して、測定光学系１０２を構成した点にある。その他の自動焦点系２０１、画像信号処理・制御系３０１、ステージ系４０１の構成とその機能は、第１実施形態と同様であるので、説明を省略する。
【００４６】
斜方照明系６０ａ、６０ｂ、６０ｃ及び６０ｄは、半導体励起ＹＡＧレーザの第４高調波発生器とビーム整形光学系からなり、波長２６６ｎｍのビーム６１ａ、６１ｂ（紙面に平行）、６１ｃ及び６１ｄ（紙面に垂直、図示せず）を出射し、ウェハ１上の素子部を４方向から斜方照明する。例えば、図６の（ｂ）に示すウェハ１上のＭＲ素子３の素子高さｈMR方向の端面３ｃ及び３ｄは、斜方照明系６０ｃ及び６０ｄによって斜方照明され、段差部からの散乱光は、ＤＵＶ対物レンズ２６及びＤＵＶ結像レンズ３７により、ＣＣＤ固体撮像素子３８上に結像する。以降の処理は第１実施形態と同様である。
【００４７】
本実施形態によれば、第１実施形態と同様の効果が得られるだけでなく、ＭＲ素子や抵抗検知素子の薄膜化が進み、１０ｎｍオーダのパターン段差となった場合でも、斜方照明による段差部での散乱光を検出することにより、高精度な寸法・配列計測が可能になるという効果を有する。なお、落射照明系は、ウェハの回転調整用のアライメントパターン検出や、段差の比較的大きい素子パターンの計測に活用する。また、本実施形態では、素子配列の計測の基準はあくまでＸステージ２８ｘの走査軌跡としたが、さらに測定精度を向上させるために、温度管理されたレーザ測長器等によりステージ変位を測定し、その変位量で検出画像の基準位置を補正することも可能である。
【００４８】
次に、本発明の第３実施形態を、図１３〜図１５に基づいて説明する。図１３は、本発明の第３実施形態に係るＭＲ・ＥＬＧの寸法・配列計測装置の構成を示す図である。
【００４９】
本装置は、測定光学系１０３、自動焦点系２０１、画像信号処理・制御系３０１、ステージ系４０１からなる。第１実施形態との大きな違いは、本実施形態においては、検出光路に位相差検出用位相変調素子６２を付加して、位相差検出光学系として測定光学系１０３を構成した点にある。その他の自動焦点系２０１、画像信号処理・制御系３０１、ステージ系４０１の構成とその機能は、第１実施形態と同様であるので、説明を省略する。
【００５０】
測定光学系１０３の詳細を図１４に示す。ＤＵＶ光源２１から発した波長２４８ｎｍのＤＵＶ光６４を、ＤＵＶ対応リレーレンズ２３、及びＮＡ０．９のＤＵＶ対応対物レンズ２６により平行光にし、ウェハ１上の素子部を落射照明する。ビームスプリッタ２４は、照明・検出光分離用である。対物レンズ２６の像側焦点位置に位相変調素子６２が設置されている。
【００５１】
図１５に示すように、位相変調素子６２はＤＵＶ光を透過させる領域６８と、中心部の１／４波長板６３で構成されている。ウェハ１上の素子部からの反射光のうち、素子部全体からの直接反射光６９はＤＵＶ対応対物レンズ２６により、その像側焦点位置に集光し、この１／４波長板６３を通ることにより、位相が１／４波長遅れた光６７となる。一方、保護膜５１ａ及び５１ｂを透過した素子段差部３ｃ、３ｄからの回折光６５ａ及び６５ｂは、位相変調素子６２の透過領域６８を通過し、この通過光６６と、位相が１／４波長遅れた素子部全体からの直接反射光６７とが干渉し、この干渉効果により、素子検出画像のコントラストが増加する。つまり、素子部全体からの直接反射光６７を参照光として用い、これと素子段差部からの回折光６５ａ及び６５ｂとを干渉させるわけである。この干渉光はＣＣＤ固体撮像素子３８で撮像される。ＣＣＤ固体撮像素子３８以降の処理は第１実施形態と同様である。
【００５２】
本実施形態によれば、第１実施形態と同様の効果が得られるだけでなく、第２実施形態と同様、ＭＲ素子や抵抗検知素子の薄膜化が進み、１０ｎｍオーダのパターン段差となった場合でも、光干渉を利用することにより微小な段差での位相差を干渉光の強度変化として検出できるため、高いコントラストで画像検出ができ、高精度な寸法・配列計測が可能になるという効果を有する。なお、本記実施形態では、素子配列の計測の基準はあくまでＸステージ２８ｘの走査軌跡としたが、さらに測定精度を向上させるために、温度管理されたレーザ測長器等によりステージ変位を測定し、その変位量で検出画像の基準位置を補正することも可能である。
【００５３】
次に、本発明の第４実施形態を、図１６に基づいて説明する。図１６は、本発明の第４実施形態に係るＭＲ・ＥＬＧの寸法・配列計測装置の構成を示す図である。
【００５４】
本装置は、測定光学系１０４、自動焦点系２０１、画像信号処理・制御系３０１、ステージ系４０１からなる。第１実施形態との大きな違いは、測定光学系１０４をトワイマン・グリーン形干渉系として構成した点にある。その他の自動焦点系２０１、画像信号処理・制御系３０１、ステージ系４０１の構成とその機能は、第１実施形態と同様であるので、説明を省略する。
【００５５】
ＤＵＶ光源２１から発した波長２４８ｎｍのＤＵＶ光２２を、ＤＵＶ対応リレーレンズ２３、及びＮＡ０．９のＤＵＶ対応対物レンズ２６により平行光にし、ウェハ１上の素子部を落射照明する。一方、ビームスプリッタ２４を透過した光７０を、同様にＤＵＶ対応対物レンズ２６’により平行光にし、参照ミラー７１に照射する。ウェハ１上の素子部からの反射光と参照ミラー７１からの反射光は同一の光路をもどり、ビームスプリッタ２４で合成され、干渉する。この干渉光７３はＤＵＶ結像レンズ３７により、ＣＣＤ固体撮像素子３８上に結像する。以降の処理は第１実施形態と同様である。
【００５６】
本実施形態においても、素子段差部での位相差が干渉光の強度変化となり、第３実施形態と同様、高いコントラストで画像検出ができる。干渉効果を最適化し、高いコントラストの干渉像が得られるよう、計算機４０からの信号によりアクチュエータ７２を駆動し、参照ミラー７１のあおりと光軸方向の微調整を行う。
【００５７】
本実施形態では、ＤＵＶ光源は、水銀−キセノンランプと透過中心波長２４８ｎｍの干渉フィルタの組合せとしたが、半導体励起ＹＡＧレーザの第４高調波、すなわち波長２６６ｎｍの光を用いることも可能である。また、本実施形態では、素子配列の計測の基準はあくまでＸステージ２８ｘの走査軌跡としたが、さらに測定精度を向上させるために、温度管理されたレーザ測長器等によりステージ変位を測定し、その変位量で検出画像の基準位置を補正することも可能である。
【００５８】
本実施形態によれば、第１実施形態と同様の効果が得られるだけでなく、第２、第３実施形態と同様、ＭＲ素子や抵抗検知素子の薄膜化が進み、１０ｎｍオーダのパターン段差となった場合でも、光干渉を利用することにより微小な段差での位相差を干渉光の強度変化として検出できるため、高いコントラストで画像検出ができ、高精度な寸法・配列計測が可能になるという効果を有する。また、ＤＵＶ光は単色光である必要はなく、一定の波長幅を有する白色光であってもかまわない。その場合、ビームスプリッタ２４からウェハ１までの光路長と、参照ミラー７１までの光路長が一致するよう、参照ミラー７１を光軸方向に微動することで、鮮明な干渉縞が得られる。Ｚステージ３０を微動することで、パターンのトップ部とボトム部各々で鮮明な干渉縞が得られる。干渉縞の変化点からパターンの段差位置が得られる。
【００５９】
なおまた、上記４つの実施形態では、測定対象をＭＲ素子としたが、本発明はこれに限定されるものではなく、ＧＭＲ素子（巨大磁気抵抗効果素子  ＧＭＲ：Giant Magneto-resistive ）にも適用可能であることは言うまでもない。さらに、本発明は、その基本形態から、薄膜磁気ヘッドのみに適用が限定されるわけではなく、半導体素子パターンの寸法・配列、あるいは、露光の際の重ね合わせ精度の測定にも、十分適用可能である。
【００６０】
【発明の効果】
以上のように本発明によれば、トラック幅Ｗt が０．５μｍ以下の微細なＭＲ素子、あるいは抵抗検知素子の各種寸法と配列誤差の高精度な計測が、端面保護膜が施された状態でも可能になり、素子形成工程の状況をインプロセスでモニタリングすることが可能になるという効果が得られる。また、これにより、プロセスの不具合を早期に発見し、プロセスパラメータを修正することにより、不良製品の発生を低減し、歩留りを向上させることが可能となるという効果が生まれる。また、研磨加工工程での研磨加重の制御の際に、寸法・配列測定データに基づいて加重量を補正するフィードフォワード制御研磨加工を実現することも可能になるという効果を有している。
【図面の簡単な説明】
【図１】ウェハ上のローバーの形成状態を示す図である。
【図２】ローバー上でのＭＲ素子及び抵抗検知素子の形成状態、研磨加工工程を示す図である。
【図３】本発明の第１実施形態に係るＭＲ・ＥＬＧの寸法・配列計測装置（ＭＲ素子・抵抗検知素子の寸法・配列計測装置）の構成を示す図である。
【図４】ダイクロイックミラーの分光透過率特性を示す図である。
【図５】測定対象のＭＲ素子と電極部を示す図である。
【図６】ＭＲ素子の断面構造を示す図である。
【図７】測定対象の抵抗検知素子と電極部を示す図である。
【図８】ＭＲ素子高さ方向の画像信号と微分波形を示す図である。
【図９】ＭＲ素子と抵抗検知素子の相対配列誤差の計測例を示す図である。
【図１０】ウェハ上のローバーについて、ＭＲ素子高さと抵抗検知素子高さを測定した結果を示す図である。
【図１１】ウェハ上のローバーについて、ＭＲ素子と抵抗検知素子の配列を測定した結果を示す図である。
【図１２】本発明の第２実施形態に係るＭＲ・ＥＬＧの寸法・配列計測装置の構成を示す図である。
【図１３】本発明の第３実施形態に係るＭＲ・ＥＬＧの寸法・配列計測装置の構成を示す図である。
【図１４】本発明の第３実施形態における測定光学系の詳細を示す図である。
【図１５】本発明の第３実施形態における位相変調素子の構成を示す図である。
【図１６】本発明の第４実施形態に係るＭＲ・ＥＬＧの寸法・配列計測装置の構成を示す図である。
【符号の説明】
１  ウェハ
２  ローバー
３、９０  ＭＲ素子
４、８５、８６  抵抗検知素子
５、４９ａ、４９ｂ  電極
５１ａ、５１ｂ  端面保護膜
２１  ＤＵＶ光源
２４  ビームスプリッタ
２５  ダイクロイックミラー
２６、２６’  ＤＵＶ対応対物レンズ
２８ｘ  高精度Ｘステージ
２８ｙ  Ｙステージ
２９  θステージ
３０  高精度Ｚステージ
３２  半導体レーザ
３４  ２分割ホトダイオードセンサ
３５  差分回路
３７  ＤＵＶ結像レンズ
３８  ＣＣＤ固体撮像素子
４０  計算機
４１  ディスプレイ
４２、４３  メモリ
６０ａ、６０ｂ、６０ｃ、６０ｄ  斜方照明系
６２  位相変調素子
６３  １／４波長板
７１  参照ミラー
１０１、１０２、１０３、１０４  測定光学系
２０１  自動焦点系
３０１  画像信号処理・制御系
４０１  ステージ系
【図１】
0004646342.tif 000002
【図２】
0004646342.tif 000003
【図３】
0004646342.tif 000004
【図４】
0004646342.tif 000005
【図５】
0004646342.tif 000006
【図６】
0004646342.tif 000007
【図７】
0004646342.tif 000008
【図８】
0004646342.tif 000009
【図９】
0004646342.tif 000010
【図１０】
0004646342.tif 000011
【図１１】
0004646342.tif 000012
【図１２】
0004646342.tif 000013
【図１３】
0004646342.tif 000014
【図１４】
0004646342.tif 000015
【図１５】
0004646342.tif 000016
【図１６】
0004646342.tif 000017