(57)【特許請求の範囲】
【請求項１】
出発基板の第一主表面側に少なくとも発光層を含む半導体層を形成する工程と、
前記半導体層の第一主面側から前記出発基板の内部にかけて複数の溝を形成してエピタキシャル基板を形成する工程と、
前記エピタキシャルの前記半導体層の上面側に前記出発基板とは異なる材料で形成される永久基板を貼り合せて接合基板を形成する工程と、
前記接合基板から前記出発基板をエッチングにより除去する工程と
を有することを含むことを特徴とする半導体発光素子の製造方法。
【請求項２】
前記複数の溝を、当該溝の間隔が前記永久基板を後に切断して複数の半導体発光素子を得る際の切断間隔と同じになるよう形成することを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記複数の溝を、前記半導体層を複数の半導体発光素子として互いに分離するよう形成することを特徴とする請求項１または２に記載の半導体発光素子の製造方法。
【請求項４】
前記半導体層形成工程と前記エピタキシャル基板形成工程との間に、前記半導体層上に少なくとも一層以上の第一の金属膜を形成する工程を有し、
前記接合基板形成工程の前に、前記永久基板の第一主面側に少なくとも一層以上の第二の金属膜を形成する工程を有し、
前記接合基板形成工程は、前記エピタキシャル基板の第一の金属層側と、前記永久基板の第二の金属層側とを向い合せて貼り合せるようにしたことを特徴とする請求項１ないし３のいずれかに記載の半導体発光素子の製造方法。
【請求項５】
前記接合基板形成工程が、少なくとも１０５Ｐａ以上の圧力を、前記出発基板の第一主表面に対して垂直方向に印加した状態で行うことを特徴とする請求項１ないし４のいずれかに記載の半導体発光素子の製造方法。
【請求項６】
前記接合基板形成工程が、０．１Ｐａ以下の真空雰囲気中で行われることを特徴とする請求項１ないし４に記載の半導体発光素子の製造方法。
【請求項７】
前記接合基板形成工程が、２００℃以上の温度雰囲気中で行われることを特徴とする請求項１ないし６のいずれかに記載の半導体発光素子の製造方法。
【請求項８】
前記複数の溝を、直線状の互いに平行な少なくとも二本以上の第一の溝群と、前記第一の溝群と直交しかつ直線状の互いに平行な少なくとも二本以上の第二の溝群とから形成し、
前記第一の溝群及び前記第二の溝群の溝間隔が２００μｍ以上５０００μｍ以下、溝幅が１０μｍ以上、かつ溝深さが前記半導体層と前記第一の金属層とを加えた厚さ以上となるよう形成することを特徴とする請求項４ないし７のいずれかに記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子用接合基板、及び半導体発光素子、およびその製造方法に係り、特に、出発基板に形成される発光層を含む半導体層を、異なる永久基板に貼り替えて形成するものに関する。
【背景技術】
【０００２】
近年、半導体発光素子、例えば発光ダイオード（Light Emittiｎg Diode;ＬＥＤ）の応用分野の拡大に伴い、光出力の増大に対する要求が高まっている。また、ＬＥＤの発光量は印加電流に比例して増加するが、同時に発熱量も増加し、発光層あるいは素子全体を劣化させてしまうので、放熱性を向上させて印加電流を増大させたいという要求もある。
従来、光出力の増大要求に対しては、発光層を支持する基板を、発光波長に対して透明な材料に置き換えることにより、発光波長に対して不透明だった基板で吸収されていた光を外部へ取り出すことを可能とし、光取出効率を向上している（例えば、特許文献１参照）。
また、印加電流増大要求に対しては、発光層を支持する基板を、より熱伝導率が大きい材料に置き換えることにより、素子の放熱性を向上させ、より大電流の印加を可能としているものもある（例えば、特許文献２参照）。
【０００３】
【特許文献１】特開２００１−１４４３２２号公報
【特許文献２】特開２００４−０５５９２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の発明と特許文献２に記載の発明は考え方が異なるものの、発光層を支持する基板を貼り替えるという点では共通である。特許文献１では、一般的な赤色ＬＥＤの場合、発光層をガリウム・ヒ素（ＧａＡｓ）基板上にエピタキシャル成長させた後、赤色を透過するガリウム・リン（ＧａＰ）基板へ貼り替えている。特許文献２では、熱伝導率がより高いシリコン基板へ貼り替えている。
【０００５】
このような貼り替え工程が必要な理由は次の通りである。
赤色の発光層として広く用いられるアルミニウム・ガリウム・ヒ素（ＡｌＧａＡｓ）系化合物半導体またはアルミニウム・ガリウム・インジウム・リン（ＡｌＧａＩｎＰ）系化合物半導体は、前述のＧａＰ基板またはシリコン基板上へのエピタキシャル成長が困難である。そこで、エピタキシャル成長が容易なＧａＡｓ基板上に発光層を形成した後、機械的に基板の貼り替えを行うのである。
【０００６】
上述した従来技術では、この貼り替え工程において次のような課題を有している。発光層をエピタキシャル成長させた出発基板は、永久基板との貼合せ後に除去する必要がある。貼合せ後の接合基板は、出発基板と永久基板の熱膨張率の差のため大きく反ってしまい、機械的な研磨は困難である。そこで、出発基板の除去は主にウエットエッチングによって行われる。
【０００７】
しかしながら、ウエットエッチングは面内でのエッチング速度が不均一になりやすいという欠点を有する。特に、出発基板は２００μｍ以上と厚く、エッチング時間が長くなるため、エッチング速度不均一の影響がより顕著に現れる。さらに、エッチング時間が長くなるとスループットが低下し、コストの面でも問題となる。
【０００８】
本発明の目的は、上述したような従来の出発基板除去時のウエットエッチングの問題点を解消して、出発基板の除去時間の短縮とエッチング不均一を低減することが可能な半導体発光素子用接合基板、半導体発光素子、およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
第１の発明は、出発基板の第一主表面側に少なくとも発光層を含む半導体層を形成する工程と、前記半導体層の第一主表面側から前記出発基板の内部にかけて複数の溝を形成してエピタキシャル基板を形成する工程と、前記エピタキシャルの前記半導体層の上面側に前記出発基板とは異なる材料で形成される永久基板を貼り合せて接合基板を形成する工程と、前記接合基板から前記出発基板をエッチングにより除去する工程とを有することを含むことを特徴とする半導体発光素子の製造方法である。
【００１２】
これらの発明によれば、出発基板上の半導体層を形成した側の面、すなわち貼合せ面には、複数の溝が形成されていることになる。出発基板を除去するため、出発基板と永久基板を貼り合せた基板をエッチング液に含浸すると、エッチング液はこれらの溝へと侵入し、出発基板をエッチングする。すなわち、出発基板の半導体層を形成した側の面とその反対側の面の両側からエッチングを行うことになり、従来技術のように出発基板の半導体層を形成したのとは反対側の面からのみエッチングを行った場合に比べ、エッチングがより早く進行する。エッチングがより早く進行すればエッチング不均一の影響はより小さくて済む。
【００１３】
本発明は、これらエッチング用の溝をさらに素子分離へと用いることをも特徴とする。すなわち、溝の間隔をあらかじめ最終的に得られる発光素子の大きさと同じにしておけば、この溝に沿って永久基板を切断するだけで、容易に発光素子を得ることができる。
【００１４】
溝の深さが半導体層の厚さよりも十分に大きく、例えば半導体層の上面から出発基板の内部まで達するようにし、半導体層を複数の半導体発光素子として互いに分離するよう半導体層を完全に貫通させておくと、永久基板を貼り合せた後に出発基板を除去したとき、永久基板上に溝で物理的に分離された複数の半導体層が得られる。永久基板を切断する前に、分離された各半導体層のそれぞれと永久基板に電極を形成しておけば、半導体発光素子毎の通電特性検査を行うことも可能となる。
【００１５】
本発明に関する貼合せ条件に特に制限はないが、現在のところ常温かつ常圧下で十分な強度と通電能力を有する貼合せ界面を形成することは困難であることから、出発基板と永久基板のそれぞれの貼合せ面側に第一の金属膜と第二の金属膜を形成し、この金属膜同士を向い合せて接触させた状態で圧力と熱を印加して接合させることが好ましい。圧力に関しては、少なくとも１０５Ｐａ以上の圧力を、前記出発基板の第一主表面に対して垂直方向に印加した状態で行うことが好ましい。熱に関しては、２００℃以上の温度雰囲気中で行われることが好ましい。また、貼合せ界面への不純物残留を防止するため、貼合せ工程は０．１Ｐａ以下の真空雰囲気中で行われるのが好ましい。
【００１６】
本発明の溝は、直線状の互いに平行な少なくとも二本以上の第一の溝群と、前記第一の溝群と直交しかつ直線状の互いに平行な少なくとも二本以上の第二の溝群とから形成することが好ましい。第一の溝群、および第二の溝群の形成方法に特に制限はなく、ダイシング装置等による機械的な掘削、酸またはアルカリ等を用いたウエットエッチング、活性ガスプラズマを用いた反応性イオンエッチング等、さまざまな公知の手段を用いてよい。
【００１７】
上述したような素子化や検査工程まで考慮すると、溝の間隔は一般的なＬＥＤとして使われる２００μｍ程度から、大電流通電を考慮したＬＥＤの５０００μｍ程度までの範囲が好ましく、十分な素子分離が行えるように溝の幅は１０μｍ以上とすることが好ましい。
【発明の効果】
【００１８】
本発明によれば、出発基板の除去時間を短縮し、エッチング不均一を低減することができる。
【発明を実施するための最良の形態】
【００１９】
次に本発明を図示の実施の形態に基づいて説明する。
ここでは、実施例と比較例とを便宜上交互に説明した。その概要は次の通りである。出発基板であるｐ型ＧａＡｓ基板上に発光層を含む半導体層を形成して、同等の特性をもつ２つのエピタキシャル基板を作製した。実施例のエピタキシャル基板には本発明に係る複数の溝を形成し、比較例のエピタキシャル基板には溝を形成しないようにした。これらに永久基板であるシリコン基板をそれぞれ貼り合せて比較例と実施例との２つの接合基板を作製した。これらの接合基板からＧａＡｓ基板を除去し、電極を形成し、さらにダイシングを行って、発光ダイオードを作製した。これら比較例と実施例の２つのエピタキシャル基板、接合基板、及び発光ダイオードを作製する毎に特性を比較した。以下、詳述する。
【００２０】
図１に示すように、直径７６．２ｍｍ、厚さ３００μｍのＺｎドープｐ型ＧａＡｓ基板１の第一主表面上に、発光層を含む半導体層４０として、Ｚｎドープｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチングストップ層２、Ｚｎドープｐ型ＧａＡｓ保護層３、Ｚｎドープｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層４、アンドープ （Ａｌ0.1５Ｇａ０．８５）０．５Ｉｎ０．５Ｐ活性層５、Ｓｅドープｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層６と、Ｓｅドープｎ型ＧａＡｓ保護層７を、有機金属気相成長法で順次成長し、半導体エピタキシャル基板Ａを得た。
さらに、エピタキシャル基板Ａに用いたＧａＡｓ基板１と同一ロットのＧａＡｓ基板上にエピタキシャル基板Ａと全く同様のエピタキシャル成長を適用し、半導体エピタキシャル基板Ｂを得た。
【００２１】
エピタキシャル基板Ａとエピタキシャル基板Ｂがほぼ同等の特性を持つことを確認するため、それぞれにアルゴンレーザ（波長５１４．５ｎｍ）を照射し、ＰＬ（Photoluminescence）スペクトルの測定を行った。エピタキシャル基板Ａおよびエピタキシャル基板Ｂのスペクトルを図２に示す。図２からわかるように、ほぼ同等のスペクトル形状を示している。この結果から、エピタキシャル基板Ａとエピタキシャル基板Ｂは、ほぼ同一の特性を持つエピタキシャル基板であることが確認された。
【００２２】
ここまでの工程は、接合基板用のエピタキシャル基板形成工程を示す図３の（ｂ）に示した。すなわち、ＧａＡｓ基板（図３（ａ））上に上述したエピタキシャル成長を行って発光層を含む半導体層４０を形成したエピタキシャル基板Ａ及びＢを得た（図３（ｂ））。
さらに、エピタキシャル基板Ａおよびエピタキシャル基板Ｂのエピタキシャル成長を行った側（Ｓｅドープｎ型ＧａＡｓ保護層７側）に、厚さ５０ｎｍのＡｕＧｅ合金膜、厚さ１０ｎｍのＮｉ膜、及び厚さ３００ｎｍのＡｕ膜を順次蒸着して、引き続き水素雰囲気中で５００℃、５分間の熱処理を行い、合金化させたＡｕＧｅ／Ｎｉ／Ａｕ合金層１４を、接合膜としての第一の金属膜とした（図３（ｃ））。
【００２３】
ここで、実施例となるエピタキシャル基板Ｂのエピタキシャル成長を行った側（Ｓｅドープｎ型ＧａＡｓ保護層７側）の全面に、ダイサーを用いて幅２０μｍ、深さ３０μｍの溝３８を、５２０μｍ間隔でＯＦ（orientation flat）に平行な方向、および垂直な方向に複数本形成した（図３（ｄ））。これらの複数の溝３８が、エッチング促進用の溝であって、直線状の互いに平行な少なくとも二本以上の第一の溝群と、第一の溝群と直交しかつ直線状の互いに平行な少なくとも二本以上の第二の溝群となる。
さらに、エピタキシャル基板Ｂのエピタキシャル成長を行った側に厚さ１００ｎｍの酸化シリコン膜をプラズマＣＶＤ（chemical vapor deposition）で成長して酸化シリコン保護膜１５を形成した（図３（ｅ））。これをエピタキシャル基板Ｂｅとした。一方、比較例となるエピタキシャル基板には溝形成工程を適用しなかった。したがって、実施例における図３（ｃ）の段階でとどまり、これをエピタキシャル基板Ａｅとした。
【００２４】
次に、図４に示すように、同一ロットのＢドープｐ型シリコン基板１２を２枚準備した（図４（ａ））。各シリコン基板１２の直径は７６．２ｍｍ、厚さは３５０μｍである。
各シリコン基板１２の第一主面側となる片面には、厚さ５０ｎｍのＡｕＣｒ膜、厚さ３００ｎｍのＡｕ膜を順次蒸着して、引き続き水素雰囲気中で５００℃、５分間の熱処理を行い、合金化させたＡｕＣｒ／Ａｕ合金層１３を接合膜である第二の金属膜とした（図４（ｂ））。これらをシリコン基板Ａｓおよびシリコン基板Ｂｓとした。
【００２５】
比較例となるエピタキシャル基板Ａｅとシリコン基板Ａｓを、それぞれＡｕ膜を蒸着した面を向かい合せ、シリコン基板Ａｓが下側になるように重ねて設置した。エピタキシャル基板Ａｅ上には直径７６．２ｍｍ、厚さ５ｍｍのモリブデン製のおもりを設置した。これに０．０１Ｐａの真空中で３００℃、６０分の熱処理を行い、エピタキシャル基板Ａｅとシリコン基板Ａｓを接合させた。これにより得られた接合基板を接合基板Ａｊする。以上から明らかなように、比較例の接合基板Ａｊは従来方法で製造された基板である。
【００２６】
同様に、図５に示すように、実施例となるエピタキシャル基板Ｂｅとシリコン基板Ｂｓを、それぞれＡｕ膜を蒸着した面（エピタキシャル基板Ｂｅにあっては溝３８を形成した面）を向かい合せ、シリコン基板Ｂｓが下側になるように重ねて設置した（図５（ａ））。エピタキシャル基板Ｂｅ上には直径７６．２ｍｍ、厚さ５ｍｍのモリブデン製のおもり２５を設置した（図５（ｂ））。これに０．０１Ｐａの真空中で３００℃、６０分の熱処理を行い、エピタキシャル基板Ｂｅとシリコン基板Ｂｓを接合させた（図５（ｃ））。これにより得られた接合基板を接合基板Ｂｊとする。以上から明らかなように、接合基板Ｂｊは本発明に係る方法で製造された基板である。
【００２７】
これら接合基板Ａｊおよび接合基板Ｂｊに対し、まず目視で外観を確認したところ、図６に示すように、接合基板Ａｊはエピタキシャル基板Ａｅ側に多数のクラックが確認された。シリコン基板Ａｓ側にはクラックは確認されなかった。一方、図７に示すように、接合基板Ｂｊは、エピタキシャル基板Ｂｅ側、シリコン基板Ｂｓ側ともにクラックは確認されなかった。
【００２８】
超音波顕微鏡を用いて貼り合せの成否について検討を行ったところ、図８に示すように、接合基板Ａｊには、基板内部での未接合領域あるいは剥離１６が確認された。さらに、エピタキシャル基板Ａｅ内部に、目視で確認したよりも多数のクラックが入っていることが確認された。外周部において微小な接合領域が数箇所確認できたが、基板面積に対する接合部面積の割合は約２９％に留まった。
【００２９】
一方、接合基板Ｂｊは、溝３８部における未接合は確認できたものの、それ以外での未接合部はほとんど確認できなかった。ただし、接合基板Ｂｊの場合、超音波顕微鏡を用いると、本来接合すべきであるにもかかわらず接合しなかった未接合部と、溝３８が形成されているため、接合しなくて当然の未接合部とを分離して測定することが困難である。そこで、接合基板Ｂｊに関しては、ＧａＡｓ基板１除去後の通電試験の歩留で評価を行うことにした。その結果については後述する。
なお、エピタキシャル基板と永久基板としてのシリコン基板を貼り合せる場合に、圧力および熱を印加した状態で行う。エピタキシャル基板とシリコン基板との熱膨張率に差があるため、特に貼合せの歩留まりが問題となるが、本実施例によれば、接合基板Ｂｊの貼合せ面の複数の溝３８が応力に起因する歪を吸収するため、貼合せの歩留まりに優れる。
【００３０】
次に、図９に示すように、実施例の接合基板ＢｊのＧａＡｓ基板１（図９（ａ））を厚さ８０μｍまで機械的に研磨した（図９（ｂ））。エピタキシャル基板Ｂｅでは、溝３８を形成した面を貼合せ面としているので、出発基板であるＧａＡｓ基板１と永久基板であるシリコン基板Ｂｓの熱膨張率差に由来する歪を溝３８が緩和し、より高品質な貼合せが行える。このため貼合せ後の接合基板Ｂｊは大きく反ることがなく、機械的な研磨が可能となる。溝を形成していない比較例の接合基板Ａｊは、大きく反ってしまうので機械的な研磨は好ましくないが、ここでは比較の便宜上、実施例と同様に機械的に研磨した。
接合基板Ｂｊから、残ったＧａＡｓ基板１を除去するため、エッチング液に含浸した（図９（ｃ））。また、接合基板Ａｊも、残りのＧａＡｓ基板１を除去するため、エッチング液に含浸した。エッチング液はアンモニア水と過酸化水素水を体積比１：２０で混合したもので、恒温槽により常に３０℃に保持されている。
【００３１】
接合基板Ａｊは約９０分のエッチングでＧａＡｓ基板１をほぼ除去できたものの、エッチング不均一のため外周約２ｍｍのＧａＡｓ１基板を除去することができなかった。除去することができなかったのは、これを除去するまでエッチング液に含浸すると、Ａｌ０．７Ｇａ０．３Ａｓエッチングストップ層２がエッチングされてしまい、（Ａｌ0.1５Ｇａ０．８５）０．５Ｉｎ０．５Ｐ活性層５へのダメージが懸念されるからである。
【００３２】
これに対し、接合基板Ｂｊは約５５分のエッチングでＧａＡｓ基板１を除去できた。このとき、接合基板Ａｊのように、外周部にＧａＡｓ基板１が残るようなことはなかった。これは、出発基板と永久基板を貼り合せた基板をエッチング液に含浸すると、エッチング液はこれらの溝へと侵入し、出発基板の半導体層を形成した側の面とその反対側の面の両側からエッチングを行うことになるからである。また、実施例の場合、比較例のように出発基板の半導体層を形成したのとは反対側の面からのみエッチングを行った場合に比べ、エッチングがより早く進行するので、エッチング不均一の影響はより小さくて済む。
【００３３】
以上の結果から、実施例による方法は比較例（従来技術）による方法に比べ、ＧａＡｓ基板１除去のエッチング時間が短縮されていることは明瞭である。さらに、エッチング時間が短縮されたことでエッチング不均一が低減し、外周部にＧａＡｓ基板１が残るという問題も解決できる。これにより、実施例は、ＧａＡｓ基板１除去工程のスループットの面と、エッチング不均一の両面において、比較例よりも比べて優れていることは明瞭である。
【００３４】
引き続き、反応性イオンエッチング（Reactive Ion Etching;ＲＩＥ）を用い、接合基板Ａｊの表面に露出したＺｎドープｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチングストップ層２を除去した。また、同様に接合基板Ｂｊの表面に露出したＺｎドープｐ型Ａｌ０．７Ｇａ０．３Ａｓエッチングストップ層２を除去した（図９（ｄ））。
【００３５】
以上の工程を経て、接合基板Ｂｊのシリコン基板Ｂｓ上には５００μｍ角の発光層部２６（Ｚｎドープｐ型ＧａＡｓ保護層３からＳｅドープｎ型ＧａＡｓ保護層７が積層された半導体層）が格子状に配列された状態になった。なお、接合基板Ａｊの方は、この工程を経た段階では、シリコン基板Ｂｓ上に５００μｍ角の発光層部２６が格子状に配列された状態とはならない。その状態とするためには後述するダイシング工程を待つ必要がある。
【００３６】
ここで、接合基板Ａｊのシリコン基板Ａｓ側にスパッタ装置を用いて厚さ１μｍのアルミニウム膜からなる裏面電極を形成し、各発光層部となる予定領域にはそれぞれ直径１００μｍの円形電極を形成した。また、同じく接合基板Ｂｊのシリコン基板Ｂｓ側にスパッタ装置を用いて厚さ1μｍのアルミニウム膜からなる裏面電極１１を形成し、各発光層部２６上にはそれぞれ直径１００μｍの円形電極８を形成して複数の発光ダイオード素子を得た（図９（ｅ））。この部分拡大図を図１０に示す。
【００３７】
実施例の接合基板Ｂｊでは、溝３８の深さが半導体層４０の上面からＧａＡｓ基板１の内部まで達するようにし、半導体層４０を複数の半導体発光素子としての発光層部２６に互いに分離するようにしてあるので、シリコン基板Ｂｓを貼り合せた後にＧａＡｓ基板１を除去したとき、シリコン基板Ｂｓ上に溝３８で物理的に相互に分離された複数の発光層部２６が得られる。したがって、シリコン基板Ｂｓをダイシング装置で切断する前に、分離された各発光層部２６のそれぞれとシリコン基板Ｂｓに円形電極８、裏面電極１１を形成しておけば、発光層部２６毎の通電特性検査を行うことが可能となる。
【００３８】
そこで、ウエハプローバを用い、円形電極８と裏面電極１１を通して、この接合基板Ｂｊ上に形成された各発光層部２６に通電試験を行った（図９（ｆ））。その結果、全１５７２１個の発光層部のうち、１２０９４個の発光層部で正常なダイオード特性および発光が確認できた。不良発光層部３６２７個の内容を確認してみると、半導体層４０が明らかに剥がれ落ちていたものが８８２個であった。残り２７４５個は外観には異常は見られず、不良の原因は不明ではあるが、仮にこれがすべて貼合せ不良によるものだったとしても、歩留まりは約８２％となり、比較例で形成した接合基板Ａｊの接合部面積比２９％に比べて優れていることは明瞭である。これは、既述したように、接合基板Ｂｊの貼合せ面の溝３８が応力に起因する歪を吸収したためと考えられる。
【００３９】
最後に、接合基板Ａｊおよび接合基板Ｂｊ上の各発光層部２６が正常なＬＥＤとなることを確認するため、素子化を行い、発光特性を確認した。それぞれの接合基板Ａｊ、Ｂｊをダイシング装置で切断して５００μｍ角のＬＥＤチップ２７へと加工し（図９（ｇ））、ＬＥＤチップ２７を金属ステム１０へ搭載した（図９（ｈ））。このとき、接合基板Ｂｊはシリコン基板Ｂｓを溝形成工程で形成された溝３８に沿うように切断した。各ＬＥＤチップ２７はシリコン基板Ｂｓ側が金属ステム１０と金シリコンはんだ２８を介して接触するように配置されており、円形電極８にはワイヤー９が接続されている。
【００４０】
以上の工程により、接合基板Ａｊからは発光ダイオードＡｄを得ることができた。また、接合基板Ｂｊから発光ダイオードＢｄを得ることができた（図１１）。金属ステム１０とワイヤー９を通し、２００ｍＡの電流を通電して発光出力を調べた結果、発光ダイオードＡｄの発光出力は１５９ｍＷ、発光ダイオードＢｄの発光出力は１６１ｍＷであった。また、発光ダイオードＡｄおよび発光ダイオードＢｄの印加電圧はともに２．８Ｖであった。
【００４１】
以上の結果から、実施例の製造方法で製造されたＬＥＤは、比較例で製造されたＬＥＤとほぼ同等に動作することが確認された。
【００４２】
本実施例によれば、出発基板であるＧａＡｓ基板上の第一主表面側（少なくとも発光層を含む半導体層を形成された側）に、直線状の互いに平行な少なくとも二本以上の第一の溝群と、第一の溝群と直交しかつ直線状の互いに平行な少なくとも二本以上の第二の溝群とを形成することで、ＧａＡｓ基板除去時のウエットエッチングの時間短縮、およびエッチング不均一を低減することが可能な溝付き基板貼替型の半導体発光素子用接合基板、及び溝付き基板貼替型の半導体発光素子を得ることができる。また、ＧａＡｓ基板除去時のウエットエッチングの時間短縮、およびエッチング不均一を低減した溝付き基板貼替型の半導体発光素子の製造方法を得ることができる。
【００４３】
実施例による発光素子は、照明機器、液晶用バックライト、各種インジケータ、表示パネル等のデバイスに応用することができる。特に、大電流および大出力での特性に優れているため、自動車のストップランプ等に応用できる。
【００４４】
なお、上述した実施例では、出発基板にｎ型ＧａＡｓ基板を用いて半導体層の各層を順次ｎ型層、アンドープ層、ｐ型層として作製し、ＧａＡｓ基板を熱伝導率がより高いシリコン基板に貼り替えるようにした発光ダイオードについて説明したが、本発明は、発光波長に対して不透明なシリコン基板で吸収されていた光を反射してシリコン基板と反対側から取り出すようにしたり、あるいは出発基板にＳｉドープｎ型ＧａＡｓ基板を用いて各層のｐ型とｎ型とを逆にして作製し、発光層のシリコン基板側の面に接するようにコンタクト層を設けるようにしたりした発光ダイオードにも適用可能である。
【００４５】
図１２は、上述したような光を反射してシリコン基板と反対側から取り出すようにした発光ダイオードを示す。基本的には、図１１に示す発光ダイオードと構成は同じである。異なる点は、Ｓｅドープｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層６と、Ｓｅドープｎ型ＧａＡｓ保護層７との間に分布ブラッグ反射層としてのＡｌＧａＡｓ／ＧａＡｓＤＢＲ層１７を設けた点である。このような反射型発光ダイオードにも、溝付き基板貼替型の本発明を適用することができる。
【００４６】
また、図１３は、上述したような発光層のシリコン基板側の面に接するようにコンタクト層２２を設けるようにした発光ダイオードを示す。図１１の構成と同じ点は、活性層５及び活性層２０をともにアンドープ （Ａｌ0.1５Ｇａ０．８５）０．５Ｉｎ０．５Ｐで構成した点である。異なる点は、出発基板にＳｉドープｎ型ＧａＡｓ基板を用いて各層のｐ型とｎ型とを逆にして作製した点である。すなわち、アンドープ （Ａｌ0.1５Ｇａ０．８５）０．５Ｉｎ０．５Ｐ活性層２０の円形電極８側に、Ｓｉドープｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層１９、及びＳｉドープｎ型ＧａＡｓ保護層１８とを設けている。また、アンドープ （Ａｌ0.1５Ｇａ０．８５）０．５Ｉｎ０．５Ｐ活性層２０のシリコン基板１２側に、Ｚｎドープｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層２１、Ｚｎドープｎ型ＧａＰコンタクト層２２、酸化インジウム・錫化合物層２３、及び第一金属膜を構成するＡｕＧｅ／Ｎｉ／Ａｕ合金層１４を設けて構成したものである。このような出発基板がｎ型基板である発光ダイオードにも、溝付き基板貼替型の本発明を適用することができる。
【００４７】
また、上述した本実施例では、溝の幅を２０μｍとした。これは、エッチング液が浸入するのに十分な幅であること、及び本実施例で用いたダイシング装置で最も安定して加工ができる溝幅であることの二つの理由による。勿論、より精密な加工が可能な装置または方法を適用するのであれば、溝の幅はもっと狭くともよい。ただし、エッチング液が十分に浸入できる幅となるよう留意する必要がある。
【００４８】
また、本実施例では、溝の間隔を５２０μｍとし、最終的に得られるＬＥＤ素子の大きさと等しくなるように溝の本数を増やしたが、エッチング速度の十分な向上が得られるのであれば、溝の本数を基板１枚あたり１０本程度に減らしてもよい。
【００４９】
また、実施例では、半導体エピタキシャル基板の製造方法が有機金属気相成長法である場合について説明したが、必ずしも有機金属気相成長法である必要はなく、例えば液相エピタキシャル成長等の方法を用いてもよい。
また、接合膜に用いる金属膜やその合金膜構造は本実施例に限定されるものではなく、他の金属や他の合金を用いてもよい。さらに、必ずしも金属膜である必要はなく、導電性接着剤等を用いてもよい。また、温度、雰囲気等の接合条件についても本実施例に限定されるものではなく、必要に応じて適宜変更が可能である。
【００５０】
また、上述した実施例では、ＧａＡｓ基板の一部を研磨した後、残りのＧａＡｓ基板をウェットエッチングで除去するようにしたが、ＧａＡｓ基板除去のエッチング時間が短縮できるので、ＧａＡｓ基板の全部をウエットエッチングによって行ってもよい。
【００５１】
また、実施例では、ＧａＡｓ基板を、熱伝導率が高いシリコン基板に貼り替える場合について説明したが、赤色を透過するＧａＰ基板に貼り替える場合にも、本発明を適用できる。
【００５２】
また、永久基板は、例えばシリコンの他に、ゲルマニウム、アルミニウム、金、銀、銅、白金、チタン、モリブデン、タングステンのうち少なくとも一種類の元素を含む材料から構成されることが好ましい。
【００５３】
また、半導体層は、ガリウム・リン化合物、ガリウム・ヒ素化合物、アルミニウム・ガリウム・ヒ素化合物、アルミニウム・ガリウム・インジウム・リン化合物、窒化ガリウム化合物、窒化アルミニウム・ガリウム化合物、窒化インジウム・ガリウム化合物のうち少なくともいずれか一種類の化合物半導体材料から構成されることが好ましい。
【００５４】
また、金属膜を形成する材料に特に制限はないが、接合強度等を考慮すると、アルミニウム、チタン、バナジウム、クロム、コバルト、ニッケル、銅、亜鉛、ゲルマニウム、ジルコニウム、ニオブ、モリブデン、白金、銀、カドミウム、インジウム、錫、タングステン、白金、金、鉛、ビスマス、ウランのうち、少なくとも一種類の元素から構成される単金属膜、または合金膜、または金属化合物膜であることが好ましいが、必ずしもこれらの材料に限定されるものではない。
【００５５】
また、本発明に関する半導体発光素子の製造方法において、半導体エピタキシャル層を成長させる基板の材料に特に制限はない。例えば、ＧａＡｓの他にインジウム・リン（ＩｎＰ）、サファイア等を用いてもよい。また、発光層としては、ＡｌＧａＡｓ系化合物半導体、ＡｌＧａＩｎＰ系化合物半導体の他に、窒化ガリウム（ＧａN）系化合物半導体、インジウム・ガリウム・ヒ素・リン（ＩｎＧａＡｓＰ）系化合物半導体等を用いてもよい。
【図面の簡単な説明】
【００５６】
【図１】比較例の半導体エピタキシャル基板、および実施例の半導体エピタキシャル基板の模式的な断面図である。
【図２】比較例の半導体エピタキシャル基板、および実施例の半導体エピタキシャル基板のＰＬスペクトルである。
【図３】実施例のエピタキシャル基板形成工程を示す接合基板用のエピタキシャル基板形成工程の模式図である。
【図４】比較例のシリコン基板、および実施例のシリコン基板形成工程の模式図である。
【図５】実施例の貼合工程を示す接合基板の製造工程の模式図である。
【図６】比較例の接合基板の外観写真（ＧａＡｓ基板側からみたところ）である。
【図７】実施例の接合基板の外観写真（ＧａＡｓ基板側からみたところ）である。
【図８】比較例の未接合の模式図である。
【図９】実施例のＧａＡｓ基板除去工程と電極形成工程とを示す発光ダイオードの製造工程の模式図である。
【図１０】実施例の発光ダイオード素子の模式的な断面図である。
【図１１】実施例の発光ダイオードの模式的な断面図である。
【図１２】他の実施例の発光ダイオードの模式的な断面図（ＤＢＲ付き）である。
【図１３】他の実施例の発光ダイオードの模式的な断面図（コンタクト層付き）である。
【符号の説明】
【００５７】
１    Ｚｎドープｐ型ＧａＡｓ基板
２    Ａｌ０．７Ｇａ０．３Ａｓエッチングストップ層
３    Ｚｎドープｐ型ＧａＡｓ保護層
４    Ｚｎドープｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層
５    アンドープ （Ａｌ0.1５Ｇａ０．８５）０．５Ｉｎ０．５Ｐ活性層
６    Ｓｅドープｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層
７    Ｓｅドープｎ型ＧａＡｓ保護層
８    円形電極
９    ワイヤ
１０    金属ステム
１１    裏面電極
１２    シリコン基板
１３    ＡｕＣｒ／Ａｕ合金層（第二の金属膜）
１４    ＡｕＧｅ／Ｎｉ／Ａｕ合金層（第一の金属膜）
１５    酸化シリコン保護膜
１６    未接合領域あるいは剥離
１７    ＡｌＧａＡｓ／ＧａＡｓ ＤＢＲ層
１８    Ｓｉドープｎ型ＧａＡｓ保護層
１９    Ｓｉドープｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層
２０    アンドープ （Ａｌ0.15Ｇａ0.85）0.5Ｉｎ0.5Ｐ活性層
２１    Ｚｎドープｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層
２２    Ｚｎドープｎ型ＧａＰコンタクト層
２３    酸化インジウム・錫化合物層
２６    発光層部
２７    ＬＥＤチップ
２８    金シリコンはんだ
３８    溝
４０    半導体層
【図１】
0004666158.tif 000002
【図２】
0004666158.tif 000003
【図３】
0004666158.tif 000004
【図４】
0004666158.tif 000005
【図５】
0004666158.tif 000006
【図８】
0004666158.tif 000007
【図９】
0004666158.tif 000008
【図１０】
0004666158.tif 000009
【図１１】
0004666158.tif 000010
【図１２】
0004666158.tif 000011
【図１３】
0004666158.tif 000012
【図６】
0004666158.tif 000013
【図７】
0004666158.tif 000014