(57)【特許請求の範囲】
【請求項１】
圧電トランスで発生した交流電圧を直流電圧に変換して第一及び第二の出力端から出力する整流部に付設される圧電トランス出力検出装置であって、前記第一の出力端と接地端との間に接続された負荷に印加される電圧である出力電圧を検出する電圧検出抵抗器と、前記負荷に流れる電流である出力電流を検出する電流検出抵抗器と、反転入力端子、非反転入力端子及び出力端子を有する演算増幅器とを備え、前記非反転入力端子が前記接地端に接続され、前記反転入力端子が前記第二の出力端に接続され、前記第一の出力端と前記第二の出力端との間に前記電圧検出抵抗器が接続され、前記出力端子と前記反転入力端子との間に前記電流検出抵抗器が接続された、圧電トランス出力検出装置と、
印加された駆動電圧を変圧し高電圧の交流電圧を発生させる前記圧電トランスと、
この圧電トランスで発生した交流電圧を直流電圧に変換して前記出力電圧として前記負荷へ供給する前記整流部と、
前記圧電トランス出力検出装置で検出された出力電圧及び出力電流に基づき前記駆動電圧を制御する駆動電圧制御部と、
この駆動電圧制御部で制御された前記駆動電圧を前記圧電トランスに印加する駆動部と、
を備えたことを特徴とする電源装置。
【請求項２】
前記出力端子は、前記演算増幅器の内部インピーダンスを介して前記接地端に接続された、
ことを特徴とする請求項１記載の電源装置。
【請求項３】
前記非反転入力端子は、前記接地端に接続されることに代えて、一定電位に固定された、
ことを特徴とする請求項１又は２記載の電源装置。
【請求項４】
前記整流部は、前記圧電トランスの出力端に互いに逆方向になるようにそれぞれの一端が接続された第一及び第二の整流ダイオードと、前記第一の整流ダイオードの他端と前記第二の整流ダイオードの他端との間に接続された平滑コンデンサとを備え、前記第一の出力端が前記第一の整流ダイオードの他端に接続され、前記第二の出力端が前記第二の整流ダイオードの他端に接続された、
ことを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
【請求項５】
前記第一の整流ダイオードは前記一端がアノードであり前記他端がカソードであり、
前記第二の整流ダイオードは前記一端がカソードであり前記他端がアノードである、
ことを特徴とする請求項４記載の電源装置。
【請求項６】
前記第一の整流ダイオードは前記一端がカソードであり前記他端がアノードであり、
前記第二の整流ダイオードは前記一端がアノードであり前記他端がカソードである、
ことを特徴とする請求項４記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電振動子の共振現象を利用して交流電圧を変圧する圧電トランス技術に関し、詳しくは圧電トランス出力検出装置及びこれを用いた電源装置に関する。
【背景技術】
【０００２】
圧電トランスを用いた高電圧発生装置では、出力電圧を一定に制御する定電圧制御が一般的である。しかし、電子写真技術を用いた複写機やプリンタ等、又は一部の空気清浄機等では、出力電流を一定に制御する定電流制御が行われる場合がある。その場合、定電流制御から定電圧制御へ移行する必要はなく、無負荷電圧を抑制できれば十分であった。
【０００３】
つまり、圧電トランスを用いた直流バイアス電源において、出力電流を定電流で制御する場合、負荷抵抗が大きくなると出力電圧を高くすることによって定電流を維持しようとするので、無負荷時に出力電圧が最大となる。これをそのまま放置すると、圧電トランスに過大な機械的振動が加わることにより、圧電トランスが損傷することがある。そこで、出力回路に抵抗器を挿入して出力電圧を検出し、その出力電圧が一定以上にならないように制御する（例えば特許文献１）。
【０００４】
【特許文献１】特許第３３９６０１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、最近、定電圧特性かつ定電流特性を要求する負荷が用いられ出した。このような負荷に対しては、従来の定電圧制御だけ又は定電流制御だけでは、仕様を満足できないことになる。ここで、定電圧定電流制御を実現するために従来技術を流用すると、出力電圧を検出する抵抗器（以下「電圧検出抵抗器」という。）に流れる電流（以下「電圧検出電流」という。）と、出力電流を検出する抵抗器（以下「電流検出抵抗器」という。）に流れる電流（以下「電流検出電流」という。）とが、互いに混じり合って流れてしまう。例えば、電圧検出抵抗器に電流検出電流が流れてしまったり、逆に電流検出抵抗器に電圧検出電流が流れてしまったりする。その結果、出力電圧及び出力電流の検出精度が低下するという問題が生ずる。
【０００６】
そこで、本発明の目的は、出力電圧及び出力電流を精度良く検出し得る、圧電トランス出力検出装置及びこれを用いた電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る圧電トランス出力検出装置は、圧電トランスで発生した交流電圧を直流電圧に変換して第一及び第二の出力端から出力する整流部に付設される。そして、本発明に係る圧電トランス出力検出装置は、第一の出力端と接地端との間に接続された負荷に印加される電圧である出力電圧を検出する電圧検出抵抗器と、負荷に流れる電流である出力電流を検出する電流検出抵抗器と、反転入力端子、非反転入力端子及び出力端子を有する演算増幅器とを備えている。かつ、非反転入力端子が接地端に接続され、反転入力端子が第二の出力端に接続され、第一の出力端と第二の出力端との間に電圧検出抵抗器が接続され、出力端子と反転入力端子との間に電流検出抵抗器が接続されている。
【０００８】
例えば、第一の出力端から高電圧が出力され、第二の出力端から低電圧が出力されるとする。このとき、第一の出力端から第二の出力端へ流れる電流は、第一の出力端→負荷→接地端→演算増幅器内部→出力端子→電流検出抵抗器→第二の出力端から成る第一のループと、第一の出力端→電圧検出抵抗器→第二の出力端から成る第二のループとに分かれる。このとき、圧電トランスから出力される電流は、微小であるため、例えば演算増幅器に電圧を供給する電源回路内の接地端を介して、接地端→演算増幅器内部→出力端子と流れるのである。
【０００９】
第一のループに流れる電流は、負荷に流れる電流すなわち出力電流である。一方、第二のループに流れる電流による電圧検出抵抗器での電圧降下（第一の出力端→電圧検出抵抗器→第二の出力端での電圧降下）は、負荷に印加される電圧すなわち出力電圧（第一の出力端→負荷→接地端での電圧降下）に等しい。なぜなら、第二の出力端が反転入力端子に接続され、非反転入力端子が接地端に接続されているので、反転入力端子は仮想接地によって非反転入力端子と同電位すなわち接地電位になるからである。
【００１０】
このとき、第一及び第二のループに流れる電流は、それぞれ独立している。つまり、電圧検出抵抗器に電流検出電流が流れてしまったり、逆に電流検出抵抗器に電圧検出電流が流れてしまったりすることがないので、出力電圧及び出力電流の検出精度が向上する。なお、第一の出力端から低電圧が出力され、第二の出力端から高電圧が出力される場合も、同様である。
【００１１】
請求項２記載の圧電トランス出力検出装置は、請求項１記載の圧電トランス出力検出装置において、出力端子は演算増幅器の内部インピーダンスを介して接地端に接続された、というものである。
【００１２】
このとき、圧電トランスから出力される電流は、微小であるため、演算増幅器の内部インピーダンスを介して、接地端→演算増幅器内部→出力端子又はその逆に流れる。
【００１３】
請求項３記載の圧電トランス出力検出装置は、請求項１又は２記載の圧電トランス出力検出装置において、非反転入力端子は、接地端に接続されることに代えて、一定電位に固定される、というものである。
【００１４】
非反転入力端子を接地したことにより、反転入力端子を基準にした電流検出抵抗器又は電圧検出抵抗器の電圧降下が負になる場合がある。この場合に、非反転入力端子を正の一定電位に固定することにより、電流検出抵抗器又は電圧検出抵抗器の電圧降下を正にすることができるので、制御がやりやすくなる。
【００１５】
請求項４記載の圧電トランス出力検出装置は、請求項１乃至３のいずれか１項に記載の圧電トランス出力検出装置において、整流部は、圧電トランスの出力端に互いに逆方向になるようにそれぞれの一端が接続された第一及び第二の整流ダイオードと、第一の整流ダイオードの他端と第二の整流ダイオードの他端との間に接続された平滑コンデンサとを備え、第一の出力端が第一の整流ダイオードの他端に接続され、第二の出力端が第二の整流ダイオードの他端に接続された、というものである。
【００１６】
この場合、整流部は、圧電トランスの内部容量とともに、二倍電圧整流回路を構成する。ここで、第一の出力端から高電圧を出力し、第二の出力端から低電圧を出力するように、第一及び第二の整流ダイオードの向きが定められているとする。このとき、圧電トランス出力検出装置に流れる電流は、平滑コンデンサの正極→第一の出力端→負荷→接地端→演算増幅器内部→出力端子→電流検出抵抗器→第二の出力端→平滑コンデンサの負極から成る第一のループと、平滑コンデンサの正極→第一の出力端→電圧検出抵抗器→第二の出力端→平滑コンデンサの負極から成る第二のループと、圧電トランスの入力端→接地端→演算増幅器内部→出力端子→電流検出抵抗器→第二の出力端→第二の整流ダイオード→圧電トランスの出力端から成る第三のループと、圧電トランスの出力端→第一の整流ダイオード→平滑コンデンサ→電流検出抵抗器→出力端子→演算増幅器内部→接地端→圧電トランスの入力端から成る第四のループとに分かれる。
【００１７】
第三のループは、圧電トランスで発生した交流電圧の負半波によって、圧電トランスの内部容量を充電する電流ループである。第四のループは、圧電トランスで発生した交流電圧の正半波によって、圧電トランスの内部容量の充電電圧とともに、平滑コンデンサを充電する電流ループである。第一及び第二のループは、平滑コンデンサの放電によって負荷に供給する電流ループである。第一及び第二のループについては、前述したとおりである。第三のループによって電流検出抵抗器に流れる電流と第四のループによって電流検出抵抗器に流れる電流とは、向きが逆で大きさが等しいので、例えば電流検出抵抗器に並列にコンデンサを接続することにより相殺される。したがって、電流検出抵抗器には、第一のループによる電流すなわち出力電流のみによる電圧降下が生ずる。
【００１８】
請求項５記載の圧電トランス出力検出装置は、請求項４記載の圧電トランス出力検出装置において、第一の整流ダイオードは一端がアノードであり他端がカソードであり、第二の整流ダイオードは一端がカソードであり他端がアノードである、というものである。この場合、整流部は正の電圧及び電流を出力する。
【００１９】
請求項６記載の圧電トランス出力検出装置は、請求項４記載の圧電トランス出力検出装置において、第一の整流ダイオードは一端がカソードであり他端がアノードであり、第二の整流ダイオードは一端がアノードであり他端がカソードである、というものである。この場合、整流部は負の電圧及び電流を出力する。
【００２０】
本発明に係る電源装置は、本発明に係る圧電トランス出力検出装置と、印加された駆動電圧を変圧し高電圧の交流電圧を発生させる圧電トランスと、圧電トランスで発生した交流電圧を直流電圧に変換して出力電圧として負荷へ供給する整流部と、圧電トランス出力検出装置で検出された出力電圧及び出力電流に基づき駆動電圧を制御する駆動電圧制御部と、駆動電圧制御部で制御された駆動電圧を圧電トランスに印加する駆動部と、を備えたものである。
【００２１】
換言すると、本発明では、演算増幅器の特性を利用し、電圧検出抵抗器に流れる電流を仮想接地によって整流部に帰還させて電流検出抵抗器に通さないことにより、定電圧制御及び定電流制御を精度良く行うことができる。
【発明の効果】
【００２２】
本発明に係る圧電トランス出力検出装置によれば、例えば、整流部の第一の出力端から高電圧が出力され、整流部の第二の出力端から低電圧が出力されるとき、第一の出力端→負荷→接地端→演算増幅器内部→出力端子→電流検出抵抗器→第二の出力端から成る電流検出電流のループと、第一の出力端→電圧検出抵抗器→第二の出力端から成る電圧検出電流のループとに完全に分かれることにより、電圧検出抵抗器に電流検出電流が流れてしまったり、逆に電流検出抵抗器に電圧検出電流が流れてしまったりすることがないので、出力電圧及び出力電流の検出精度を向上できる。また、本発明によれば、各請求項ごとに以下の効果も奏する。
【００２３】
請求項２記載の圧電トランス出力検出装置によれば、演算増幅器の出力端子がその演算増幅器の内部インピーダンスを介して接地端に接続されていることにより、演算増幅器の内部インピーダンスを介して接地端と演算増幅器の出力端子との間に電流検出電流を確実に流すことができる。
【００２４】
請求項３記載の圧電トランス出力検出装置によれば、非反転入力端子を一定電位に固定することにより、電流検出抵抗器又は電圧検出抵抗器の電圧降下を正にすることができるので、制御を容易化できる。
【００２５】
請求項４記載の圧電トランス出力検出装置によれば、整流部を二倍電圧整流回路とした場合でも、電流検出抵抗器に流れる出力電流以外の電流は互いに相殺されるので、電流検出抵抗器によって出力電流を正確に検出できる。
【００２６】
本発明に係る電源装置によれば、本発明に係る圧電トランス出力検出装置を用いたことにより、出力電圧及び出力電流を正確に検出できるので、高精度の定電圧定電流制御を実現できる。
【発明を実施するための最良の形態】
【００２７】
図１は、本発明に係る圧電トランス出力検出装置の第一実施形態を示す回路図である。図２は、一般的な演算増幅器の等価回路の一例を示す回路図である。以下、これらの図面に基づき説明する。
【００２８】
本実施形態の圧電トランス出力検出装置１０は、圧電トランス２０で発生した交流電圧を直流電圧に変換して出力端３１，３２から出力する整流部３０に付設される。そして、圧電トランス出力検出装置１０は、出力端３１と接地端９１との間に接続された負荷９０に印加される電圧である出力電圧Ｖｏを検出する電圧検出抵抗器１１，１２と、負荷９０に流れる電流である出力電流Ｉｏを検出する電流検出抵抗器１３と、反転入力端子１４１、非反転入力端子１４２及び出力端子１４３を有する演算増幅器１４とを備えている。かつ、非反転入力端子１４２が接地端９１に接続され、反転入力端子１４１が出力端３２に接続され、出力端３１と出力端３２との間に電圧検出抵抗器１１，１２が接続され、出力端子１４３と反転入力端子１４１との間に電流検出抵抗器１３が接続されている。
【００２９】
本実施形態では、電流検出抵抗器１３には並列に交流成分吸収用兼ノイズ吸収用のコンデンサ１５が接続され、電圧検出抵抗器１１の両端と接地端９１との間にはそれぞれノイズ吸収用のコンデンサ１６，１７が接続されている。また、電圧検出抵抗器１１，１２は出力電圧Ｖｏを分圧する。電圧検出抵抗器１１での電圧降下分が、出力電圧Ｖｏに対応する出力電圧信号Ｖｖとして出力される。電流検出抵抗器１３には後述するように出力電流Ｉｏが流れる。電流検出抵抗器１３での電圧降下分が、出力電流ＩＶｏに対応する出力電流信号Ｖｉとして出力される。
【００３０】
演算増幅器１４は、入力インピーダンスＲｉが極めて大きく、出力インピーダンスＲｏが極めて小さく、オープンループ利得Ａｎが極めて大きい。出力端子１４３は、演算増幅器１４の出力インピーダンスＲｏ等から成る内部インピーダンスを介して、接地端９１に接続されている。
【００３１】
圧電トランス２０は、圧電振動体２１に一次電極２２，２３と二次電極２４とを設け、一次側を厚さ方向（図１上下方向）に分極し、二次側を長さ方向（図１左右方向）に分極して成る。一次電極２２，２３は、圧電振動体２１を挟んで対向している。圧電振動体２１は、ＰＺＴ等の圧電セラミックスからなり、板状（直方体状）を呈している。圧電振動体２１の長さ方向において、一端からその長さの例えば半分までに一次電極２２，２３が設けられ、他端に二次電極２４が設けられている。一次側に長さ寸法で決まる固有共振周波数ｆｒの駆動電圧Ｖｄを入力すると、逆圧電効果により強い機械振動を起こし、圧電効果によりその振動に見合った高い交流電圧Ｖｏ’が二次側から出力される。その交流電圧Ｖｏ’は、整流部３０で直流正電圧の出力電圧Ｖｏに変換されて負荷９０に印加される。
【００３２】
整流部３０は、圧電トランス２０の二次電極２４にアノードが接続された整流ダイオード３３と、二次電極２４にカソードが接続された整流ダイオード３４と、整流ダイオード３４のアノードと整流ダイオード３３のカソードとの間に接続された平滑コンデンサ３５とを備え、出力端３１が電流制限用の抵抗器３６を介して整流ダイオード３３のカソードに接続され、出力端３２が整流ダイオード３４のカソードに接続されたものである。整流部３０は、圧電トランス２０の内部容量（図示せず）とともに二倍電圧整流回路を構成し、出力端３１から正の直流高電圧の出力電圧Ｖｏを出力する。
【００３３】
次に、圧電トランス出力検出装置１０の動作を説明する。
【００３４】
圧電トランス出力検出装置１０に流れる電流は、平滑コンデンサ３５の正極→出力端３１→負荷９０→接地端９１→演算増幅器１４の内部→出力端子１４３→電流検出抵抗器１３→出力端３２→平滑コンデンサ３５の負極から成る第一のループと、平滑コンデンサ３５の正極→出力端３１→電圧検出抵抗器１２，１１→出力端３２→平滑コンデンサ３５の負極から成る第二のループと、圧電トランス２０の一次電極２３→接地端９１→演算増幅器１４の内部→出力端子１４３→電流検出抵抗器１３→出力端３２→整流ダイオード３４→圧電トランス２０の二次電極２４から成る第三のループと、圧電トランス２０の二次電極２４→整流ダイオード３３→平滑コンデンサ３５→電流検出抵抗器１３→出力端子１４３→演算増幅器１４の内部→接地端９１→圧電トランス２０の一次電極２３から成る第四のループとに分かれる。
【００３５】
第一のループに流れる電流は、負荷９０に流れる電流すなわち出力電流Ｉｏである。一方、第二のループに流れる電流による電圧検出抵抗器１１，１２での電圧降下（出力端３１→電圧検出抵抗器１１，１２→端子端３２での電圧降下）は、負荷９０に印加される電圧すなわち出力電圧Ｖｏ（出力端３１→負荷９０→接地端９１での電圧降下）に等しい。なぜなら、出力端３２が反転入力端子１４１に接続され、非反転入力端子１４２が接地端９１に接続されているので、反転入力端子１４１は仮想接地によって非反転入力端子１４２と同電位すなわち接地電位になるからである。
【００３６】
このとき、第一及び第二のループに流れる電流は、それぞれ独立している。つまり、電圧検出抵抗器１１に電流検出電流が流れてしまったり、逆に電流検出抵抗器１３に電圧検出電流が流れてしまったりすることがないので、出力電圧Ｖｏ及び出力電流Ｉｏの検出精度が向上する。
【００３７】
第三のループに流れる電流は、圧電トランス２０で発生した交流電圧Ｖｏ’の負半波によって圧電トランス２０の内部容量を充電する電流である。第四のループに流れる電流は、圧電トランス２０で発生した交流電圧Ｖｏ’の正半波によって、圧電トランス２０の内部容量の充電電圧とともに、平滑コンデンサ３５を充電する電流である。第三のループによって電流検出抵抗器１３に流れる電流と第四のループによって電流検出抵抗器１３に流れる電流とは、向きが逆で大きさが等しいので、電流検出抵抗器１３に並列接続されたコンデンサ１５によって相殺される。したがって、電流検出抵抗器１３には、第一のループによる電流すなわち出力電流Ｉｏのみによる電圧降下が生ずる。
【００３８】
次に、第一のループの接地端９１→演算増幅器１４の内部→出力端子１４３→電流検出抵抗器１３→出力端３２の経路における、演算増幅器１４の動作説明を補足する。演算増幅器１４は、第一のループにおいて仮想接地を維持しようとして、すなわち出力端３２を接地電位にするために、出力端子１４３にｒ×Ｉｏに相当する電圧（すなわち出力電流信号Ｖｉ）を出力する。ここで、ｒは電流検出抵抗器１３の抵抗値である。その結果、第一のループには、平滑コンデンサ３５と演算増幅器１４との二つの電圧源が存在することになる。そうなると、重ねの理によって、二つの電圧源による電流の和が、実際に流れる電流になる。しかし、平滑コンデンサ３５の電圧が例えば数ｋＶに対して、演算増幅器１４の電圧が例えば数Ｖであることから、演算増幅器１４によって流れる電流は無視できる。
【００３９】
図３は、本発明に係る電源装置の第一実施形態を示す回路図（一部にブロックを含む）である。以下、この図面に基づき説明する。
【００４０】
本実施形態の電源装置１００は、圧電トランス出力検出装置１０と、印加された駆動電圧Ｖｄを変圧し高電圧の交流電圧Ｖｏ’を発生させる圧電トランス２０と、圧電トランス２０で発生した交流電圧Ｖｏ’を直流電圧に変換して出力電圧Ｖｏとして負荷９０へ供給する整流部３０と、圧電トランス出力検出装置１０で検出された出力電圧Ｖｏ及び出力電流Ｉｏに基づき駆動電圧Ｖｄを制御する駆動電圧制御部１２０と、駆動電圧制御部１２０で制御された駆動電圧Ｖｄを圧電トランス２０に印加する駆動部１１０と、を備えたものである。
【００４１】
圧電トランス出力検出装置１０、圧電トランス２０及び整流部３０については、前述したとおりであるので、詳しい説明を省略する。駆動部１１０は、ＢＪＴ１１１，１１２、ＦＥＴ１１３、インダクタ１１４、コンデンサ１１５等から成る。ＢＪＴ１１１，１１２は、コンプリメンタリ回路を構成し、バッファとして機能する。
【００４２】
駆動電圧制御部１２０は、周波数可変の三角波電圧Ｖｂを生成する周波数制御部６０と、周波数制御部６０で生成された三角波電圧Ｖｂと電圧値可変の直流電圧Ｖａとを比較し、Ｖａ＜Ｖｂである時間とＶａ＞Ｖｂである時間とに基づきデューディ比Ｄｕを定めるデューディ比制御部７０と、圧電トランス出力検出装置１０で検出された出力電圧Ｖｏに基づき、三角波電圧Ｖｂの周波数を変える電圧制御部４０と、圧電トランス出力検出装置１０で検出された出力電流Ｉｏに基づき、直流電圧Ｖａの電圧値及び三角波電圧Ｖｂの周波数を変える電流制御部５０と、基準電圧部１２４で生成された基準信号Ｖｒがあるレベルになった時に確実に出力電圧Ｖｏをオフさせるために駆動部１１０の動作を停止させるオンオフ制御部８０と、を備えている。
【００４３】
また、駆動電圧制御部１２０には、ツェナーダイオード１２１、コンデンサ１２２、抵抗器１２３、基準電圧部１２４等が付設されている。ツェナーダイオード１２１等は、直流の入力電圧Ｖinを降圧して供給電圧Ｖ２を生成する。基準電圧部１２４は、他の装置から出力された制御信号ＰＷＭを入力し、そのデューティ比（例えば０〜１００％）に対応する電圧値（例えば０〜５Ｖ）である基準信号Ｖｒを出力する。基準信号Ｖｒは、定電流制御で用いる一定電流Ｉｏ１に対応している。
【００４４】
図４［１］は、図３の電源装置における周波数制御部及びデューティ比制御部の構成例を示す回路図である。図４［２］は、図３の電源装置における定電圧定電流制御を示すグラフである。図５は、図３の電源装置の各部分における波形を示す波形図である。図６は図３の電源装置の動作を示す波形図であり、図６［１］は出力電流（出力電圧）を低くする場合であり、図６［２］は出力電流（出力電圧）を高くする場合である。以下、図３乃至図６に基づき説明する。
【００４５】
デューディ比制御部７０は、直流電圧Ｖａ（図５波形Ａ）と三角波電圧Ｖｂ（図５波形Ｂ）とを比較し、Ｖａ＜Ｖｂである時間とＶａ＞Ｖｂである時間とに基づき、駆動電圧Ｖｄ（図５波形Ｄ）を印加するときに使用する周波数Ｆ及びデューティ比Ｄｕ（図５波形Ｃ）を定める。周波数制御部６０は、三角波電圧Ｖｂを生成する。電圧制御部４０は、圧電トランス出力検出装置１０から出力された出力電圧信号Ｖｖに基づき、三角波電圧Ｖｂの周波数を変える。電流制御部５０は、圧電トランス出力検出装置１０から出力された出力電流信号Ｖｉと基準電圧部１２４から出力された基準信号Ｖｒとの差に基づき、直流電圧Ｖａの電圧値を変えるとともに、三角波電圧Ｖｂの周波数を変える。
【００４６】
次に、各部の構成及び動作について、更に詳しく説明する。
【００４７】
供給電圧Ｖ１は、ツェナーダイオードや分圧用抵抗器（図示せず）を用いて前述の供給電圧Ｖ２を下げて得られた、所定の電圧値である。周波数制御部６０は、コンパレータ６１、ＦＥＴ６２、コンデンサ６３、抵抗器６４〜６８、ダイオード７２、抵抗器７４等からなる。コンパレータ６１の−入力端子には、抵抗器６４，６５によって生成された供給電圧Ｖ１の分圧電圧Ｖ１−が印加される。コンパレータ６１の＋入力端子には、コンデンサ６３の充電電圧Ｖ１＋が印加される。充電電圧Ｖ１＋は、抵抗器６６等及びコンデンサ６３によって決まる時定数で漸増する。充電電圧Ｖ１＋が分圧電圧Ｖ１−を越えると、コンパレータ６１の出力電圧がＨレベルとなることによりＦＥＴ６２がオンとなって充電電圧Ｖ１＋が放電される。この動作の繰り返しによって、連続した三角波電圧Ｖｂが生成される。なお、抵抗器６６等及びコンデンサ６３によって決まる時定数は、出力電流Ｉｏを最小値に絞ったときの周波数Ｆすなわち最高の周波数Ｆに設定する。本実施形態では、周波数Ｆを高くするほど、出力電流Ｉｏが減少する。なお、ダイオード７２及び抵抗器７４は、温度補正用である。通常、抵抗器７４として可変抵抗器を用い、共振点を超えない周波数Ｆになるように、その抵抗値を設定する。
【００４８】
デューディ比制御部７０は、コンパレータ７１、コンデンサ７３、抵抗器７５〜７７等からなる。コンデンサ７３はノイズ対策用である。コンパレータ７１の−入力端子には、抵抗器７５，７６によって生成された供給電圧Ｖ１の分圧電圧である直流電圧Ｖａが印加される。コンパレータ７１の＋入力端子には、周波数制御部６０から出力された三角波電圧Ｖｂが印加される。コンパレータ７１は、Ｖａ＞ＶｂであればＬレベル電圧を出力し、Ｖａ＜ＶｂであればＨレベル電圧を出力する。Ｌレベル出力時間がオフ時間であり、Ｈレベル出力時間がオン時間である。したがって、Ｈレベル出力時間／（Ｌレベル出力時間＋Ｈレベル出力時間）がデューティ比Ｄｕであり、１／（Ｌレベル出力時間＋Ｈレベル出力時間）が周波数Ｆである。
【００４９】
なお、直流電圧Ｖａは、出力電流Ｉｏの設定値が最小となる電圧値又は抵抗器６４，６５とで決まる分圧電圧Ｖ１−よりも高く設定する。直流電圧Ｖａが分圧電圧Ｖ１−と同じであれば、デューティ比Ｄｕが０％のときにコンパレータ７１の出力はＬレベルとなる。この状態で直流電圧Ｖａを下げていくとデューティ比Ｄｕが増加し、初期値の１／２まで下げるとデューティ比Ｄｕが５０％となる。
【００５０】
電流制御部５０は、コンパレータ５１、ダイオード５２，５３、コンデンサ５４，５５、抵抗器５６〜５９等からなる。コンデンサ５４は、コンパレータ５１の入出力間の位相補償用である。ダイオード５２及び抵抗器５８はコンデンサ６３の充電用であり、ダイオード５３及び抵抗器５９は直流電圧Ｖａの調整用である。抵抗器５７は電流制限用であり、コンデンサ５５は異常発振防止用である。コンパレータ５１の−入力端子には基準信号Ｖｒが印加され、コンパレータ５１の＋入力端子には圧電トランス検出装置１０から出力された出力電流信号Ｖｉが印加される。コンパレータ５１は、Ｖｉ＜ＶｒであればＬレベル電圧を出力し、Ｖｉ＞ＶｒであればＨレベル電圧を出力する。ただし、出力電流信号Ｖｉは、出力電流Ｉｏが大きいほど高くなり、出力電流Ｉｏが小さいほど低くなるように設定されている。
【００５１】
コンパレータ５１からＨレベル電圧が出力されると、抵抗器５８→ダイオード５２→コンデンサ６３と電流が流れることにより、コンデンサ６３の充電電流が増加する。その結果、三角波電圧Ｖｂの傾きが急になるので、三角波電圧Ｖｂの周波数Ｆが上昇する（図６［２］→［１］）。また、コンパレータ５１からＨレベル電圧が出力されると、抵抗器７６に流れる電流がダイオード５３及び抵抗器５９を介して増加することにより、直流電圧Ｖａが上昇するので、デューティ比Ｄｕが低下する（図６［２］→［１］）。このとき、コンパレータ５１からＬレベル電圧が出力されると、ダイオード５２，５３に逆バイアス電圧が印加されて電流が流れなくなるので、三角波電圧Ｖｂの周波数Ｆが低下するとともにデューティ比Ｄｕが上昇する（図６［１］→［２］）。
【００５２】
なお、抵抗器５８の抵抗値は、コンパレータ５１の出力がＬレベル電圧になったときに、コンデンサ６３の充電時定数が共振周波数を下回らない範囲で、出力電流Ｉｏの最大値及び最大負荷をカバーできる周波数になるように設定する。また、抵抗器５９は、抵抗器７５と抵抗器７６との分圧電圧すなわち直流電圧Ｖａを変化させる。更に、コンパレータ５１に代えて、増幅器を用いてもよい。この場合は、出力電流信号Ｖｉに対応する電圧が周波数制御部６０及びデューティ比制御部７０へ出力される。
【００５３】
オンオフ制御部８０は、コンパレータ８１、抵抗器８２，８３等からなる。コンパレータ８１の−入力端子には、供給電圧Ｖ３が印加されている。供給電圧Ｖ３は、抵抗器８２，８３によって供給電圧Ｖ２が分圧された値であり、制御信号ＰＷＭのデューティ比が例えば５％に対応する。コンパレータ８１の＋入力端子には、基準信号Ｖｒが印加される。コンパレータ８１の出力端子は、ＢＪＴ１１１，１１２のベースに接続されている。コンパレータ８１は、Ｖｒ＜Ｖ３であればＬレベル電圧を出力し、Ｖｒ＞Ｖ３であればＨレベル電圧を出力する。
【００５４】
電圧制御部４０は、コンパレータ４１、ダイオード４２、コンデンサ４３，４４、抵抗器４５〜４７等からなる。コンデンサ４３は、コンパレータ４１の入出力間の位相補償用である。ダイオード４２及び抵抗器４５はコンデンサ６３の充電用である。抵抗器４６，４７は電流制限用である。コンパレータ４１の＋入力端子には圧電トランス検出装置１０から出力された出力電圧信号Ｖｖが印加され、コンパレータ４１の−入力端子には供給電圧Ｖ１が印加される。コンパレータ４１は、Ｖｖ＜Ｖ１であればＬレベル電圧を出力し、Ｖｖ＞Ｖ１であればＨレベル電圧を出力する。ただし、出力電圧信号Ｖｖは、出力電圧Ｖｏが大きいほど高くなり、出力電圧Ｖｏが小さいほど低くなるように設定されている。
【００５５】
コンパレータ４１からＨレベル電圧が出力されると、抵抗器４５→ダイオード４２→コンデンサ６３と電流が流れることにより、コンデンサ６３の充電電流が増加する。その結果、三角波電圧Ｖｂの傾きが急になるので、三角波電圧Ｖｂの周波数Ｆが上昇する（図６［２］→［１］）。このとき、コンパレータ５１からＬレベル電圧が出力されると、ダイオード４２に逆バイアス電圧が印加されて電流が流れなくなるので、三角波電圧Ｖｂの周波数Ｆが低下する（図６［１］→［２］）。
【００５６】
次に、図３乃至図６に基づき、電源装置１００の全体の動作を説明する。
【００５７】
まず、基準信号Ｖｒが、出力電流Ｉｏの設定値すなわち一定電流Ｉｏ１として、コンパレータ５１の＋入力端子へ出力される。一方、入力電圧Ｖinから供給電圧Ｖ１，Ｖ２が生成され、更に供給電圧Ｖ１が分圧されて直流電圧Ｖａが生成されるとともに、周波数制御部６０で三角波電圧Ｖｂが生成される（図５波形Ａ，Ｂ）。すると、コンパレータ７１は、直流電圧Ｖａ及び三角波電圧Ｖｂの大小を比較して、Ｈレベル電圧又はＬレベル電圧を出力する（図５波形Ｃ）。この波形Ｃの周波数Ｆ及びデューティ比ＤｕによってＦＥＴ１６１がオン・オフし、これにより圧電トランス２０に駆動電圧Ｖｄ（図５波形Ｄ）が印加される。すると、圧電トランス２０は駆動電圧Ｖｄを変圧して交流電圧（図４波形Ｅ）を出力する。この交流電圧は、整流されて直流の出力電圧Ｖｏとなって、負荷９０へ供給される。出力電圧Ｖｏは、圧電トランス検出装置１０で検出されて、出力電圧信号Ｖｖとしてコンパレータ４１の＋入力端子へ出力される。コンパレータ４１の−入力端子には、出力電圧Ｖｏの一定電圧Ｖｏ１に対応する供給電圧Ｖ１が印加されている。このときに負荷９０に流れる出力電流Ｉｏは、電流検出部１３で検出されて、出力電流信号Ｖｉとしてコンパレータ５１，８１の＋入力端子へ出力される。コンパレータ５１の−入力端子には、一定電流Ｉｏ１に対応する基準信号Ｖｒが印加されている。コンパレータ８１の−入力端子には、無負荷電流Ｉｏ２に対応する供給電圧Ｖ３が印加されている。
【００５８】
ここで、出力電流Ｉｏが負荷変動等により上昇して一定電流Ｉｏ１を超えたとする。すると、出力電流Ｉｏが増加するほど出力電流信号Ｖｉが上昇するので、コンパレータ５１は、Ｖｒ＜Ｖｉとなることにより、Ｈレベル電圧を出力する。これにより、三角波電圧Ｖｂの傾きが急になるとともに直流電圧Ｖａが上昇することにより、周波数Ｆが上昇するとともにデューティ比Ｄｕが低下する（図６［２］→［１］）。その結果、出力電流Ｉｏが低下する。
【００５９】
これとは逆に、出力電流Ｉｏが低下して一定電流Ｉｏ１を下回ったとする。すると、コンパレータ５１は、Ｖｒ＞Ｖｉとなることにより、Ｌレベル電圧を出力する。これにより、三角波電圧Ｖｂの傾きが緩くなるとともに直流電圧Ｖａが低下することにより、周波数Ｆが低下するとともにデューティ比Ｄｕが増加する（図６［１］→［２］）。その結果、出力電流Ｉｏが増加する。
【００６０】
ここで、出力電圧Ｖｏが負荷変動等により上昇して一定電圧Ｖｏ１を超えたとする。すると、出力電圧Ｖｏが上昇するほど出力電圧信号Ｖｖも上昇するので、コンパレータ４１は、Ｖ１＜Ｖｖとなることにより、Ｈレベル電圧を出力する。その結果、三角波電圧Ｖｂの傾きが急になることにより、周波数Ｆが増加するので、出力電圧Ｖｏが低下する（図６［２］→［１］）。
【００６１】
これとは逆に、出力電圧Ｖｏが低下して一定電圧Ｖｏ１を下回ったとする。すると、出力電圧Ｖｏが低下するほど出力電圧信号Ｖｖも低下するので、コンパレータ４１は、Ｖ１＞Ｖｖとなることにより、Ｌレベル電圧を出力する。その結果、三角波電圧Ｖｂの傾きが緩くなることにより、周波数Ｆが低下するので、出力電圧Ｖｏが上昇する（図６［１］→［２］）。
【００６２】
また、圧電トランス２０の特性として、周波数Ｆをかなり上げても、次の共振点が近付いてしまうことにより、出力は零にならない。そこで、制御信号ＰＷＭのデューティ比が５％よりも大きければ、コンパレータ８１からＨレベル電圧が出力され、駆動部１１０の動作は維持される。しかし、制御信号ＰＷＭのデューティ比が５％よりも小さければ、コンパレータ８１からＬレベル電圧が出力され、駆動部１１０の動作が強制的に停止される。
【００６３】
なお、周波数Ｆを変化させたときの出力変化とデューティ比Ｄｕを変化させたときの出力変化は、周波数Ｆを変化させたときの方がデューティ比Ｄｕを変化させたときよりもはるかに急峻であるため、周波数ＦとデューティＤｕを同時に変化させてもあるポイントで出力が平衡する。
【００６４】
以上の動作によって、図４［２］に示すような定電圧定電流制御が実現できる。しかも、電源装置１００によれば、圧電トランス出力検出装置１０を用いたことにより、出力電圧Ｖｏ及び出力電流Ｖｉを正確に検出できるので、高精度の定電圧定電流制御を実現できる。
【００６５】
図７は、本発明に係る圧電トランス出力検出装置の第二実施形態を示す回路図である。以下、これらの図面に基づき説明する。ただし、図１と同じ部分は同じ符号を付すことにより説明を省略する。
【００６６】
本実施形態における整流部３０’は、整流ダイオード３３’，３４’の向きが逆になっている点が第一実施形態と異なり、これにより出力端３１から負の直流高電圧の出力電圧Ｖｏを出力する。本実施形態における圧電トランス出力検出装置１０’は、定電圧電源１８を有し、非反転入力端子１４２が接地端９１に接続された第一実施形態に対して、非反転入力端子１４２が一定電位Ｖｘに固定された点で異なる。定電圧電源１８は、例えば供給電圧Ｖ１，Ｖ２等を分圧する抵抗器等によって構成できる。
【００６７】
出力端３１から負の出力電圧Ｖｏが出力されるため、出力電圧Ｖｏ及び出力電流Ｉｉが増加するほど、出力電圧信号Ｖｖ及び出力電流信号Ｖｉが低下する。つまり、非反転入力端子１２を接地すると、出力電圧信号Ｖｖ及び出力電流信号Ｖｉが常に負になってしまう。そこで、非反転入力端子１４２を正の一定電位Ｖｘに固定することにより、出力電圧信号Ｖｖ及び出力電流信号Ｖｉを常に正にすることができるので、制御が容易になる。
【００６８】
なお、圧電トランス出力検出装置１０’及び整流部３０’を用いた電源装置を、図３の電源装置１００に準じて構成することもできる。ただし、本実施形態では、電源装置１００とは逆に、出力電圧Ｖｏ及び出力電流Ｉｉが増加するほど、出力電圧信号Ｖｖ及び出力電流信号Ｖｉが低下するので、それに応じた改変が必要である。
【図面の簡単な説明】
【００６９】
【図１】本発明に係る圧電トランス出力検出装置の第一実施形態を示す回路図である。
【図２】一般的な演算増幅器の等価回路の一例を示す回路図である。
【図３】本発明に係る電源装置の第一実施形態を示す回路図（一部にブロックを含む）である。
【図４】図４［１］は、図３の電源装置における周波数制御部及びデューティ比制御部の構成例を示す回路図である。図４［２］は、図３の電源装置における定電圧定電流制御を示すグラフである。
【図５】図３の電源装置の各部分における波形を示す波形図である。
【図６】図３の電源装置の動作を示す波形図であり、図６［１］は出力電流（出力電圧）を低くする場合であり、図６［２］は出力電流（出力電圧）を高くする場合である。
【図７】本発明に係る圧電トランス出力検出装置の第二実施形態を示す回路図である。
【符号の説明】
【００７０】
１０，１０’  圧電トランス出力検出装置
１１  電圧検出抵抗器
１３  電流検出抵抗器
１４  演算増幅器
１４１  演算増幅器の反転入力端子
１４２  演算増幅器の非反転入力端子
１４３  演算増幅器の出力端子
２０  圧電トランス
３０，３０’  整流部
３１，３２  整流部の出力端
９０  負荷
９１  接地端
１００  電源装置
１１０  駆動部
１２０  駆動電圧制御部
Ｖｏ  出力電圧
Ｉｏ  出力電流
【図１】
0004820600.tif 000002
【図２】
0004820600.tif 000003
【図３】
0004820600.tif 000004
【図４】
0004820600.tif 000005
【図５】
0004820600.tif 000006
【図６】
0004820600.tif 000007
【図７】
0004820600.tif 000008