(57)【特許請求の範囲】
【請求項１】
蓄積キャパシタと、１次巻線および２次巻線を備えるトランスと、１次巻線に直列接続されたスイッチングトランジスタとを有し、前記蓄積キャパシタは前記１次巻線に接続され、前記１次巻線は１つのタップを有する第１及び第２の副巻線に分割されているスイッチドモード電源において、
２つの副巻線の減衰のために、第１のキャパシタが前記第１の副巻線と並列に接続され、第２のキャパシタが前記第２の副巻線と並列に接続され、
前記第１の副巻線と並列に接続された前記第１のキャパシタは、前記スイッチングトランジスタに接続され、かつ、前記第２の副巻線と並列に接続されており、前記蓄積キャパシタに接続された前記第２のキャパシタよりも小さく、
２つのキャパシタのキャパシタンスおよび２つの副巻線の巻数は、前記スイッチングトランジスタが非動作状態にされる時に発生する発振が互いに異なる共振周波数を有し、これによって少なくとも部分的に互いに打ち消し合うように選択される
ことを特徴とするスイッチドモード電源。
【請求項２】
前記２つのキャパシタのキャパシタンスおよび前記２つの副巻線の巻数は、共振周波数の比が約１：３になるように選択されている
ことを特徴とする請求項１に記載のスイッチドモード電源。
【請求項３】
前記トランスは、１次側の副巻線がタップによって取り出されるチャンバ式トランスである
ことを特徴とする請求項１又は２に記載のスイッチドモード電源。
【請求項４】
ＭＯＳＦＥＴをスイッチングトランジスタとして有し、１００ワット以下の電力領域内のフライバックコンバータとして動作する
ことを特徴とする請求項１から３までのいずれか１項に記載のスイッチドモード電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はスイッチドモード電源に関しており、ここでこのスイッチドモード電源は、蓄積キャパシタと、１次巻線および２次巻線を備えるトランスと、１次巻線に直列接続されたスイッチングトランジスタとを有する。このタイプのスイッチドモード電源は殊に、娯楽向け電子装置、例えばテレビジョンセットおよびビデオレコーダにおけるフライバックコンバータとして使用される。
【０００２】
【従来の技術】
このタイプのスイッチドモード電源に使用されるスイッチングトランジスタは、スイッチングモードにおいてできる限り短い導通および遮断時間で使用され、これによってこのスイッチングトランジスタにおける損失が最小化されるようにする。この結果として得られる遮断時間における電流の中断と、これによって生じる大きなｄｉ／ｄｔと、このスイッチドモード電源の遮断フェーズの開始時におけるトランスのインダクタンスとによって、スイッチングトランジスタに高い電圧ピークが形成される。ここでこの電圧ピークは、蓄積キャパシタによって定められる定常電圧値を大きく上回る。したがってこのスイッチドモード電源が２３０ボルトの交流電源系統で動作する場合、１０００Ｖまでの電圧ピークが発生することがあり、これはスイッチングトランジスタにとって危険であり、後者をこの電圧領域に対して相応に設計しなければならない。
【０００３】
このためにスナバ回路とも称される減衰回路を設けることが公知であり、この回路は少なくとも部分的にこれらの電圧ピークを抑圧する。このタイプの減衰回路でよく使用されるものは、例えばＤＥ４０２９２２１Ａから公知である。ここではダイオードに直列接続されたキャパシタからなる回路は抵抗が並列接続されており、この回路はトランスの１次巻線に並列に配置される。この減衰回路によって、スイッチングトランジスタに発生する電圧ピークは、キャパシタによって少なくとも部分的に抑圧されるか、または蓄積されかつダイオードを介して蓄積キャパシタに実質的に供給されるか、またはキャパシタの放電時に抵抗を介して消費される。
【０００４】
比較的小さなスイッチドモード電源では、１次巻線に並列接続されたただ１つのキャパシタを減衰回路として使用することも公知である。しかしながらこの回路変形によって、動作状態にする時にスイッチングトランジスタに比較的高い電流負荷が形成されてしまう。電圧ピークを減衰するためのさらなる回路変形は、例えばＥＰ−Ａ−０２７９３３５から公知である。
【０００５】
【発明が解決しようとする課題】
本発明の課題は、冒頭に述べた形式のスイッチドモード電源用減衰回路を改良して、この減衰回路がわずかな部材しか有せずかつこのスイッチドモード電源において小さな損失しか生じないようにすることである。
【０００６】
【課題を解決するための手段】
上記課題は、スイッチドモード電源において、本発明の請求項１の特徴部分に記載された特徴的構成により解決される。本発明の有利な発展形態は従属請求項に記載されている。
【０００７】
【発明の実施の形態】
本発明のスイッチドモード電源は、蓄積キャパシタと、１次巻線および少なくとも１つの２次巻線を備えるトランスと、１次巻線に直列接続されたスイッチングトランジスタとを有する。ここでは１次巻線は、少なくとも１つのタップを有する副巻線に分割され、かつ減衰回路としてキャパシタがそれぞれ副巻線に並列に配置され、有利には各副巻線に配置される。この手段によって１次巻線それ自体ではなく１次巻線の副巻線が個別に減衰される。
【０００８】
副巻線の巻数と、これらの副巻線に並列に配置されるキャパシタのキャパシタンスとは有利には、スイッチングトランジスタが非動作状態にされる時に形成される発振が、異なる共振周波数を有し、かつこれによって少なくとも部分的に互いに打ち消し合うように選択される。これによってスイッチングトランジスタが非動作状態にされる時の電圧が効果的に減衰される。しかしながらキャパシタはここでは直列接続されているため、結果的に得られる全キャパシタンスは小さく、これによって関連する放電電流は、スイッチングトランジスタを動作状態にする時に比較的小さくなる。
【０００９】
殊に、例えばＥＰ−Ａ−００７１００８から公知のタイプのいわゆる「チャンバ式トランス」（chamber transformer）をトランスとして使用可能であり、このトランスでは１次巻線は副巻線に分割され、これらの副巻線はコイル外被からなる個別のチャンバに配置される。ここでは大きなコストをかけずにタップを各副巻線に設けることができる。
【００１０】
【実施例】
本発明を以下、実施例および概略図に基づきさらに詳しく説明する。
【００１１】
図１のスイッチドモード電源は蓄積キャパシタＣ１を有しており、これはトランスＴＲの１次巻線に接続されており、かつその電圧Ｕ１ないしは電荷によってスイッチドモード電源に必要な電力が供給される。スイッチングトランジスタＴ１の電気接続線路１および２に直列接続された１次巻線はここで、２つの副巻線Ｗ１ａおよびＷ１ｂに分割されており、かつタップＡを２つの副巻線Ｗ１ａとＷ１ｂとの間に有する。キャパシタＣ２またはＣ３はそれぞれ、これらの２つの副巻線Ｗ１ａ，Ｗ１ｂに減衰回路として並列接続されている。
【００１２】
トランスＴＲは巻線Ｗ２を２次側に有しており、これが負荷に給電する。実践的な実施形態ではこのトランスは通常、さらに２次巻線と、１次側にスイッチドモード電源の動作に対する補助巻線とを有する。このスイッチドモード電源が２３０Ｖの電源系統で動作する場合、これは電源の分離（mains isolation）によって設計される。ここでは蓄積キャパシタＣ１は整流器を介して電源系統に接続されており、これによって電力をスイッチドモード電源に供給する。しかしながらスイッチドモード電源は、電源の分離を有しないトランスによって給電することも可能であり、これは例えばバッテリと共にＤＣ−ＤＣコンバータを使用することに行われる。
【００１３】
トランスＴＲは例えば、ＥＰ−Ａ−００７１００８から公知のチャンバ式トランスであり、その１次巻線および２次巻線は複数の副巻線に分割されており、これらの副巻線はチャンバ式コイル外被のチャンバに配置されており、１次側および２次側の副巻線はインターリーブされている。この実施例では、キャパシタＣ２，Ｃ３のキャパシタンスはそれぞれ２．２ｎＦおよび１ｎＦである。
【００１４】
図１に示した実施例では、スイッチングトランジスタＴ１はフライバックコンバータとして動作し、制御接続線路３を介して駆動段Ｄによって公知のように制御される。ここではスイッチングトランジスタＴ１は例えばＭＯＳＦＥＴである。
【００１５】
ここでは減衰回路のキャパシタＣ２およびＣ３は、関連する副巻線Ｗ１ａ，Ｗ１ｂと共に発振が可能な系を形成しており、これは互いに依存せず、かつスイッチングトランジスタＴ１が非動作状態にされる場合に励起される。スイッチングトランジスタＴ１は、導通フェーズに相応の電流を１次巻線Ｗ１ａ，Ｗ１ｂを介して蓄積キャパシタＣ１から導くため、キャパシタＣ２およびＣ３は、スイッチングトランジスタＴ１が非動作状態にされる時に、関連する副巻線Ｗ１ａおよびＷ１ｂのインダクタンスによって充電される。したがってスイッチングトランジスタＴ１の入力側１に存在する電圧は、蓄積キャパシタＣ１を介する電圧Ｕ１を基準にして、キャパシタＣ２およびＣ３を介して供給される電圧の和から導出される。減衰回路の２つの共振はここでは発振が互いに打ち消し合うように選択され、これによって効果的な発振の減衰が保証されるようにする。これは例えば共振周波数の比が１：３である場合である。キャパシタＣ２およびＣ３は直列接続されているため、この減衰回路の全キャパシタンスは比較的小さく、このためトランジスタＴ１が動作状態にされる時、放電電流も比較的小さい。
【００１６】
つぎに減衰回路の応答を図２に示した電流および電圧線図を参照して詳しく説明する。ここではチャネル１すなわちＣＨ１はスイッチングトランジスタＴ１のドレイン接続線路１に存在する電圧Ｕ２を、またチャネル４すなわちＣＨ４は、スイッチドモード電源の通常動作においてスイッチングトランジスタＴ１を流れる電流をそれぞれ示している。スイッチングトランジスタＴ１は時点ｔ１およびｔ３にそれぞれ導通され、時点ｔ２およびｔ４にそれぞれ遮断される。
【００１７】
時点ｔ１およびｔ３ではスイッチングトランジスタＴ１が動作状態にされる時に相応する電流サージＩ１が、２つのキャパシタＣ２およびＣ３の放電によって発生する（チャネルＣＨ４を参照されたい）。つぎにスイッチングトランジスタを流れる電流は、トランスＴＲのインダクタンスにしたがって連続的に増加する。時点ｔ２およびｔ４で、スイッチングトランジスタが遮断されると、電流はそれぞれ０まで減少する。電圧Ｕ２も相応に時点ｔ２およびｔ４において急峻に増加し、つぎに緩慢に減衰する。第１のピークにおいて、グリッチが明らかに発生しており、これは異なる共振周波数によるものである。このピークは比較的小さく、スイッチングトランジスタに危険はない。したがって相応に小さな絶縁耐力を有するタイプを、スイッチドモード電源として選択することができる。
【００１８】
図３には、公知のように従来技術にしたがってただ１つのキャパシタが１次巻線に接続されている減衰回路に対して、相応する電流および電圧の関係が示されている。ここでこのキャパシタは２．２ｎＦのキャパシタンスを有する。ここでは電圧ピークＵ４のレベルは電圧ピークＵ１と同等であるが、電流サージＩ２は、スイッチングトランジスタが動作状態にされる時、すなわちｔ１およびｔ３において著しく大きく、殊にその幅が著しく広い。この結果、スイッチングトランジスタに高い熱負荷が発生してしまう。それはスイッチングトランジスタはこの時間中にはまだ完全には導通されておらず、したがって実質的な電圧が、このスイッチングトランジスタの電流接続路１にまだ存在し、これにより電流−電圧の積が相応に大きくなるからである。
【００１９】
したがって効果的な減衰回路が、ただ２つの副巻線に分割された１つの１次巻線と、付加的なキャパシタとによって示されたのである。殊にキャパシタを放電するための抵抗は不要であり、ここでこの抵抗をふつうは大きな電力損失に対して設計しなければならないのである。
【００２０】
図１のスイッチドモード電源は、２つの副巻線を備えるトランスと、並列接続された２つのキャパシタとを有するが、２つ以上の副巻線を備えるトランスと共に相応に使用することができる。２つの副巻線を有する場合、これは殊に、１００ワット以下の電力領域を有しかつＭＯＳＦＥＴをスイッチングトランジスタとして有するフライバックコンバータに有利である。
【図面の簡単な説明】
【図１】フライバックコンバージョン原理によるスイッチドモード電源の簡略化された回路図である。
【図２】図１のスイッチドモード電源の電圧および電流線図である。
【図３】ただ１つのキャパシタが１次巻線に並列接続された、従来技術によるスイッチドモード電源の電圧および電流線図である。
【符号の説明】
１，２  電気接続線路
３  制御接続線路
Ｃ１  蓄積キャパシタ
Ｃ２，Ｃ３  キャパシタ
Ｄ  駆動段
ＴＲ  トランス
Ｕ１  蓄積キャパシタの電圧
Ｗ１ａ，Ｗ１ｂ  副巻線
Ａ  タップ
【図１】
0004820028.tif 000002
【図２】
0004820028.tif 000003
【図３】
0004820028.tif 000004