(57)【特許請求の範囲】
【請求項１】
マイクロミラーと、
第１のアドレス電極及び第２のアドレス電極と、
前記第１のアドレス電極に接続された入力端子、及び前記第２のアドレス電極に接続された出力端子を有するＳＲＡＭと、
第１のトランジスタと、
第２のトランジスタと、を有する画素が複数設けられた画素部を有するマイクロミラーデバイスであって、
前記第１のトランジスタのソース又はドレインの一方は、データ線を介してデジタルビデオ信号が与えられ、
前記第１のトランジスタのソース又はドレインの他方は、前記入力端子に接続され、
前記第１のトランジスタのゲートは、第１の走査線に接続され、
前記第２のトランジスタのソース又はドレインの一方は、消去用電源の電位が与えられ、
前記第２のトランジスタのソース又はドレインの他方は、前記出力端子に接続され、
前記第２のトランジスタのゲートは、消去用走査線に接続され、
前記第２のトランジスタがオンの状態となるとき、前記画素は黒表示の状態になり、
前記第１のアドレス電極及び前記第２のアドレス電極の電位は、一方がＨｉの電位であるとき、他方はＬｏの電位であり、
前記第１のアドレス電極及び前記第２のアドレス電極の電位によって前記マイクロミラーの傾きが制御されることにより、白表示または黒表示が選択されることを特徴とするマイクロミラーデバイス。
【請求項２】
請求項１において、
前記複数の画素の各ラインの画素において、１フレーム期間中にｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎと、ｊ個の非表示期間Ｔｄ１、Ｔｄ２、…及びＴｄｊとが出現し、
表示期間Ｔｒｉ（ｉは１、…またはｎのいずれか１つ）は、ｉビット目のデジタルビデオ信号が前記各ラインの画素に入力されてから、次のデジタルビデオ信号が前記各ラインの画素に入力されるまで、もしくは前記各ラインの画素がそれぞれ有する前記第２アドレス電極に前記消去用電源の電位が与えられるまでの期間であり、
非表示期間Ｔｄｋ（ｋは１、…またはｊのいずれか１つ）は、前記各ラインの画素がそれぞれ有する前記第２アドレス電極に消去用電源の電位が与えられてから、デジタルビデオ信号が前記各ラインの画素に入力されるまでの期間であり、
前記デジタルビデオ信号によって、前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎにおいて白表示または黒表示が選択されることを特徴とするマイクロミラーデバイス。
【請求項３】
請求項２において、
前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎの長さの比は、２０：２１：…、２ｎ−１で表されることを特徴とするマイクロミラーデバイス。
【請求項４】
請求項２または３において、前記ｊ個の非表示期間Ｔｄ１、Ｔｄ２、…及びＴｄｊのうち、最も長い非表示期間は、前記１フレーム期間中の最後に出現されることを特徴とするマイクロミラーデバイス。
【請求項５】
請求項１乃至４のいずれか一に記載のマイクロミラーデバイスを用いたプロジェクター、プリンター、または複写機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、可変形ミラーデバイス（ＤＭＤ）に関し、より詳細にはＤＭＤの駆動に関する。
【０００２】
【従来の技術】
近年、高輝度かつ高精細な表示用のフラットパネルディスプレイ（ＦＰＤ）の開発が進められている。ＦＰＤは、代表的には液晶ディスプレイ、ＥＬ（エレクトロルミネッセンス）ディスプレイ、プラズマディスプレイ等が挙げられる。
【０００３】
また上述したＦＰＤの他に、マイクロミラーデバイス（Digital Micromirror Device：以下ＤＭＤ）が注目を浴びはじめている。ＤＭＤに関する技術は、特開平５−１５０１７３、特開平５−１８３８５１、特開平７−２４０８９１、特開平８−３３４７０９、特開平８−２２７０４４、特開平８−０５１５８６、特開平８−２２７０４４等が、出願人テキサス  インスツルメンツ  インコーポレイテッドによって出願公開されている。
【０００４】
ＤＭＤは、シリコン基板上に形成されたCMOS SRAM上に約１６μm×１６μmのマイクロミラーが１７μmピッチで複数設けられており、それぞれのマイクロミラーがスクリーンの画素に対応している。その数は、SVGAで４８万個、XGAで７８万６０００個、SXGAで１３０万個にもおよぶ。
【０００５】
映像情報を有するデジタル信号（デジタルビデオ信号）がＤＭＤのSRAMに入力されると、SRAMからの電圧による電界の作用により、マイクロミラーの基板に対する角度がθだけ変えられる。マイクロミラーの基板に対する角度がθ（０＜θ＜９０°）だけ変わると、光源からの光は、マイクロミラーにおいて反射する際に２方向に分離する。２方向に分離された光は、一方は光吸収板（光アブソーバー）に吸収され、もう一方はスクリーンに到達して画像を形成する。
【０００６】
なお本明細書においてデジタル信号とは、２値の電圧を有する信号である。この２値の電圧のうち、高い方をＨｉ、低いほうをＬｏとする。
【０００７】
図２０に、一般的なＤＭＤの画素の構成を概略図で示す。図２０（Ａ）はＤＭＤの画素の斜視図であり、図２０（Ｂ）はその断面図である。基板９０１上に複数の画素が設けられており、各画素は、第１の電極（第１アドレス電極）９０２ａ、第２の電極（第２アドレス電極）９０２ｂ、着地サイト９０３、マイクロミラー９０４、ヒンジ９０５、ヒンジ支持ポスト９０６をそれぞれ有している。
【０００８】
マイクロミラー９０４は、ヒンジ９０５を回転軸として基板９０１に対する角度がθだけ変えられる。ヒンジ９０５はヒンジ支持ポスト９０６により基板９０１上に固定されている。
【０００９】
マイクロミラー９０４がヒンジ９０５を回転軸として、基板に対して角度θ以上傾いたとき、マイクロミラー９０４の一部は着地サイト９０３に接触する。着地サイト９０３はミラー９０４と同じ電位に保たれているか、もしくは絶縁性を有している。
【００１０】
画素に入力されたデジタルビデオ信号の電位は第１アドレス電極９０２ａに与えられる。またデジタルビデオ信号が、グラウンドの電位を基準として反転させられて、反転デジタルビデオ信号として第２アドレス電極９０２ｂに与えられる。
【００１１】
マイクロミラー９０４には一定の電位（基準電位）が与えられている。そして基準電位とデジタルビデオ信号の電位差が、基準電位と反転デジタルビデオ信号との電位差よりも大きい場合、マイクロミラー９０４は角度θだけ第１アドレス電極９０２ａ側に傾く。逆に基準電位とデジタルビデオ信号の電位差が、基準電位と反転デジタルビデオ信号との電位差よりも小さい場合、マイクロミラー９０４は角度θだけ第２アドレス電極側９０２ｂに傾く。
【００１２】
上述した構造を有するＤＭＤを用いたプロジェクターであるＤＬＰ（Digital Light Processing）は、液晶を用いたプロジェクターと異なり、偏光板による光ロスがないばかりか開口率が９０％以上と高いため、光利用効率が高い。また一般的な透過型液晶パネルと違い、反射型デバイスのため、画素と画素の隙間、つまりマイクロミラー間の隙間が約０．８μｍと小さく、スクリーンに拡大投射しても高精細画像が容易に得られる。さらにＤＭＤは冷却効率に優れているため薄膜トランジスタを用いた液晶パネルのような熱問題が発生せず、ハイパワーの光源を用いることが可能であるなど、プロジェクターを高輝度化しやすいといった特徴がある。
【００１３】
次に図２１に、従来のＤＭＤにおける画素の駆動回路について示す。９１１はデータドライバ、９１２はスキャンドライバ、９１４は画素部である。画素部９１４は複数の画素９１３を有している。
【００１４】
データドライバ９１１は複数のデータ線９１８にデジタルビデオ信号を入力しており、スキャンドライバ９１２は複数の走査線９１７に走査信号を入力している。図２１で示したＤＭＤの場合、１つのデータ線９１８と１つの走査線９１７とを有する領域が画素９１３に相当する。
【００１５】
画素９１３はスイッチング用トランジスタ９１５と、複数のトランジスタを有するＳＲＡＭ９１６とを有している。スイッチング用トランジスタ９１５のゲート電極は走査線９１７に接続されている。またスイッチング用トランジスタ９１５のソース領域とドレイン領域は、一方はデータ線９１８に、もう一方はＳＲＡＭ９１６の入力端子Ｖｉｎ及び第１アドレス電極９０２ａに接続されている。
【００１６】
なお、本明細書においてSRAMとは、トランスファゲートを有さない静的ＲＡＭを意味する。そして、SRAMにＨｉの入力が与えられたとき、Ｌｏの出力が得られ、Ｌｏの入力が与えられたとき、Ｈｉの出力が得られる。逆に、SRAMにＨｉの出力が与えられたとき、Ｌｏの入力が得られ、Ｌｏの出力が与えられたとき、Ｈｉの入力が得られる。
【００１７】
なお本明細書においてトランジスタとは電界効果トランジスタを意味し、スイッチング素子として機能する。
【００１８】
ＳＲＡＭ９１６の出力端子Ｖｏｕｔは第２アドレス電極９０２ｂに接続されている。またＶｄｄｈは高電圧側の電源を意味し、ＶＳＳは低電圧側の電源を意味する。
【００１９】
【発明が解決しようとする課題】
図２１に示したＤＭＤにおいて、スキャンドライバ９１２から走査線９１７に入力される走査信号によって、スイッチング用トランジスタ９１５が選択される。なお本明細書において、配線を選択するとは、該配線にゲート電極が接続されたトランジスタを全てオンの状態にすることを意味する。
【００２０】
そしてデータドライバ９１１からデータ線９１８にデジタルビデオ信号が入力される。入力されたデジタルビデオ信号は、オンの状態のスイッチング用トランジスタ９１５を介してＳＲＡＭ９１６の入力端子Ｖｉｎ及び第１アドレス電極９０２ａに入力される。ＳＲＡＭ９１６の入力端子Ｖｉｎに入力されたデジタルビデオ信号は、グラウンドの電位を基準として反転し、反転デジタルビデオ信号として出力端子Ｖｏｕｔから出力され、第２アドレス電極９０２ｂに入力される。
【００２１】
第１アドレス電極９０２ａと第２アドレス電極９０２ｂに、デジタルビデオ信号または反転デジタルビデオ信号がそれぞれ入力されると、デジタルビデオ信号の有する「１」または「０」の情報によって、画素が有するマイクロミラー９０４の基板に対する角度が選択される。基板に対する角度が選択されると、光源からの光がスクリーンに照射されるか、光吸収板に照射されかが選択される。
【００２２】
そして順に画素部９１４の全ての画素９１３にデジタルビデオ信号が入力され、マイクロミラーの角度が選択される。なお本明細書において、画素９１３にデジタルビデオ信号が入力されるとは、画素９１３が有するスイッチング用トランジスタ９１５のソース領域またはドレイン領域にデジタルビデオ信号が入力されることを意味する。
【００２３】
そして再び同じ画素にデジタルビデオ信号が入力されると、再びマイクロミラーの角度が選択される。
【００２４】
次に、従来のＤＭＤの時分割階調表示について図２２を用いて説明する。図２２において、横軸はタイムスケールを示しており縦軸は走査線の位置を示している。
【００２５】
従来のＤＭＤで用いられてきた時分割階調表示では、１つのフレーム期間に複数のサブフレーム期間が設けられている。
【００２６】
図２２では１フレーム期間中にｎ個のサブフレーム期間が設けられている例を示している。そしてｎ個のサブフレーム期間のそれぞれにおいて、マイクロミラーの角度をデジタルビデオ信号によって選択することで、光源からの光をスクリーン、または光吸収板に照射させる。以下、スクリーンに光が照射されることを白表示、光吸収板に照射されることを黒表示と呼ぶ。
【００２７】
１個目からｎ個目のサブフレームは、１ビット目からｎビット目のデジタルビデオ信号によって白表示か黒表示かがそれぞれ選択される。
【００２８】
ｎ個のサブフレーム期間において白表示または黒表示が選択されることで、１フレーム期間中における白表示の期間と黒表示の期間の長さを制御することができる。その結果、１フレーム期間で形成される画像の階調を制御することができる。
【００２９】
しかし、図２２で示した従来のＤＭＤの時分割階調表示では、表示する画像の階調数を高くしていくとサブフレーム期間の長さが短くなるため、画素へのデジタルビデオ信号の書き込む速度が対応しきれないという問題が生じる。この問題について、以下に図２３を用いて詳しく説明する。
【００３０】
図２３において、横軸はタイムスケールを示しており縦軸は走査線の位置を示している。またｔ１は全ての画素にｉビット目のデジタルビデオ信号が書き込まれる期間の長さを示しており、ｔ２はサブフレーム期間ＳＦｉの長さを示している。
【００３１】
図２３に示した駆動の場合、ｔ１≦ｔ２となっており、ｉ番目のサブフレーム期間ＳＦｉが終了し次の（ｉ＋１）番目のサブフレーム期間ＳＦ（ｉ＋１）が開始されるまでに、全ての画素にｉビット目のデジタルビデオ信号が書き込まれている。よってｉビット目のデジタルビデオ信号の画素へ書き込みと、（ｉ＋１）ビット目のデジタルビデオ信号の画素への書き込みとが、同じ画素部において並行して行われることがない。
【００３２】
しかし階調数が高くなり、ｉ番目のサブフレーム期間ＳＦｉが短くなると、ｔ１＞ｔ２となる。この場合、ｉ番目のサブフレーム期間ＳＦｉが終了しても画素へのｉビット目のデジタルビデオ信号の書き込みが終了しないということが起きる。つまりｉビット目のデジタルビデオ信号の書き込みと並行して、（ｉ＋１）ビット目のデジタルビデオ信号の画素への書き込みを行わなくてはならない。図２１で示した構成のＤＭＤでは、ｔ１＞ｔ２となる駆動は不可能であった。
【００３３】
上述した問題に鑑み、階調数の高い画像の表示を行うことが可能な、新しい構成のＤＭＤが所望されている。
【００３４】
【課題を解決するための手段】
本発明者らは、異なる走査線にゲート電極を接続した２つのスイッチング素子（スイッチング用トランジスタと消去用トランジスタ）を各画素に設け、別個にそのスイッチングを制御する第１の構成を考案した。
【００３５】
スイッチング用トランジスタをオンの状態にすることでデジタルビデオ信号を画素に入力し、消去用トランジスタをオンの状態にすることで該画素を黒表示の状態にする。スイッチング用トランジスタのスイッチングと消去用トランジスタのスイッチングは別の走査用駆動回路を用いて制御する。このため同じ画素部において、画素へデジタルビデオ信号を順に入力するのと並行して、画素を順に黒表示の状態にさせることができる。
【００３６】
図１を用いて本発明のＤＭＤの駆動方法について説明する。図１において、横軸はタイムスケールを示しており縦軸は走査線の位置を示している。また、ｔ１は各ラインの画素がｉビット目のデジタルビデオ信号により表示を行う表示期間Ｔｒｉの長さを示しており、ｔ２は全ての画素にｉビット目のデジタルビデオ信号が書き込まれる期間の長さを示している。
【００３７】
図１の駆動において、スイッチング用トランジスタをオンの状態にし、ｉビット目のデジタルビデオ信号を画素に書き込むことで、表示期間Ｔｒｉが開始される。
【００３８】
次に、表示期間Ｔｒｉが開始されてから時間ｔ１が経過した時に、消去用トランジスタをオンの状態にすることで画素が順に黒表示の状態になり、表示期間Ｔｒｉが終了する。なお、本明細書では、消去用トランジスタがオンの状態になることで画素が黒表示の状態にある期間を非表示期間（Ｔｄ）と呼ぶ。特に表示期間Ｔｒｉの直後に出現する非表示期間をＴｄｉとする。
【００３９】
ｔ３は各ラインの画素における非表示期間Ｔｄｉの長さである。非表示期間の長さｔ３は、ｉビット目のデジタルビデオ信号を画素に書き込む期間と、（ｉ＋１）ビット目のデジタルビデオ信号を画素に書き込む期間とが重ならないような長さであることが重要である。つまりｔ３≧ｔ２−ｔ１とすることが重要である。
【００４０】
非表示期間Ｔｄｉが開始されてから時間ｔ３が経過した時に、再びスイッチング用トランジスタがオンの状態になり、（ｉ＋１）ビット目のデジタルビデオ信号の画素への書き込みが開始される。（ｉ＋１）ビット目のデジタルビデオ信号の画素への書き込みが開始されると同時に非表示期間Ｔｄｉが終了し、表示期間Ｔｒ（ｉ＋１）が開始される。
【００４１】
上述した駆動によって、ｉビット目のデジタルビデオ信号と（ｉ＋１）ビット目のデジタルビデオ信号の画素への書き込みを並行して行わなくても、表示期間Ｔｒｉを全ての画素へデジタルビデオ信号を書き込む期間の長さよりも短くすることが可能になる。
【００４２】
つまり、本発明の第１の構成のＤＭＤの時分割階調表示では、従来のＤＭＤの時分割階調表示に比べて、従来のサブフレーム期間に相当する表示期間の長さを短くすることが可能になる。そのため、デジタルビデオ信号を画素へ書き込む速度が従来と同じであっても、画像の階調数をより高くすることが可能になる。
【００４３】
また本発明者らは、異なる走査線にゲート電極を接続した２つのスイッチング素子（第１スイッチング用トランジスタと第２スイッチング用トランジスタ）を各画素に設け、別個にそのスイッチングを制御する第２の構成を考案した。第２の構成において、２つのスイッチング用トランジスタを第１スイッチング用トランジスタ、第２スイッチング用トランジスタと呼び、この２つを総称してスイッチング用トランジスタと呼ぶ。
【００４４】
第１スイッチング用トランジスタと第２スイッチング用トランジスタを個別に制御することで、同じ画素部において、ｉビット目のデジタルビデオ信号を画素へ順に入力するのと並行して、（ｉ＋１）ビット目のデジタルビデオ信号を画素へ順に入力することができる。
【００４５】
図２を用いて本発明の駆動方法について説明する。図２において、横軸はタイムスケールを示しており縦軸は走査線の位置を示している。また、ｔ１は全ての画素にｉビット目のデジタルビデオ信号が書き込まれる期間の長さを示しており、ｔ２は各ラインの画素がｉビット目のデジタルビデオ信号により表示を行う表示期間Ｔｒｉの長さを示している。図２はｔ１＞ｔ２の場合について示している。
【００４６】
図２の駆動において、第１スイッチング用トランジスタをオンの状態にし、ｉビット目のデジタルビデオ信号を画素に書き込むことで、表示期間Ｔｒｉが開始される。
【００４７】
次に、表示期間Ｔｒｉが開始されてから時間ｔ２が経過した時に、第２スイッチング用トランジスタをオンの状態にし、（ｉ＋１）ビット目のデジタルビデオ信号を画素に書き込む。（ｉ＋１）ビット目のデジタルビデオ信号が書き込まれた画素から順に表示期間Ｔｒｉが終了し、表示期間Ｔｒ（ｉ＋１）となる。
【００４８】
上述した駆動によって、ｉビット目のデジタルビデオ信号と（ｉ＋１）ビット目のデジタルビデオ信号の画素への書き込みを並行して行うことが可能になり、表示期間Ｔｒｉを全ての画素へデジタルビデオ信号を書き込む期間の長さよりも短くすることが可能になる。
【００４９】
本発明の第２の構成のＤＭＤの時分割階調表示では、従来のＤＭＤの時分割階調表示に比べて、従来のサブフレーム期間に相当する表示期間の長さを短くすることが可能になる。そのため、デジタルビデオ信号を画素へ書き込む速度が従来と同じであっても、画像の階調数をより高くすることが可能になる。
【００５０】
以下に、本発明の構成について示す。
【００５１】
本発明の第１の構成は、
データドライバと、書き込み用スキャンドライバと、消去用スキャンドライバと、画素部と、消去用電源とを有するマイクロミラーデバイスであって、
前記画素部は複数の画素を有し、
前記複数の画素は第１アドレス電極と、第２アドレス電極とをそれぞれ有し、前記書き込み用スキャンドライバによって、前記データドライバから出力されたデジタルビデオ信号が前記第１アドレス電極に入力され、
前記消去用スキャンドライバによって、前記消去用電源の電位が前記第２アドレス電極に与えられ、
前記第１アドレス電極と前記第２アドレス電極の電位は、常にグラウンドを基準として反転していることを特徴とするマイクロミラーデバイスである。
【００５２】
本発明は、
データドライバと、書き込み用スキャンドライバと、消去用スキャンドライバと、画素部と、消去用電源とを有するマイクロミラーデバイスであって、
前記画素部は複数の画素を有し、
前記複数の画素は、スイッチング用トランジスタと、ＳＲＡＭと、消去用トランジスタと、第１アドレス電極と、第２アドレス電極とをそれぞれ有し、
前記書き込み用スキャンドライバは前記スイッチング用トランジスタのスイッチングを制御しており、
前記消去用スキャンドライバは前記消去用トランジスタのスイッチングを制御しており、
前記データドライバは、前記スイッチング用トランジスタを介して前記ＳＲＡＭが有する入力端子及び前記第１アドレスにデジタルビデオ信号を入力し、
前記ＳＲＡＭの有する出力端子は前記第２アドレス電極に接続されており、
前記消去用電源は前記消去用トランジスタを介して前記第２アドレス電極及び前記出力端子に接続されていることを特徴とするマイクロミラーデバイスである。
【００５３】
本発明の第１の構成は、
データドライバと、書き込み用スキャンドライバと、消去用スキャンドライバと、画素部と、消去用電源と、複数の書き込み用走査線と、複数の消去用走査線とを有するマイクロミラーデバイスであって、
前記画素部は複数の画素を有し、
前記複数の画素は、スイッチング用トランジスタと、ＳＲＡＭと、消去用トランジスタと、第１アドレス電極と、第２アドレス電極とをそれぞれ有し、
前記書き込み用スキャンドライバから前記複数の書き込み用走査線に入力される書き込み用走査信号によって、前記スイッチング用トランジスタのスイッチングが制御されており、
前記消去用スキャンドライバから前記複数の消去用走査線に入力される書き込み用走査信号によって、前記消去用トランジスタのスイッチングが制御されており、
前記データドライバは、前記スイッチング用トランジスタを介して前記ＳＲＡＭが有する入力端子及び前記第１アドレス電極にデジタルビデオ信号を入力し、
前記ＳＲＡＭの有する出力端子は前記第２アドレス電極に接続されており、
前記消去用電源は前記消去用トランジスタを介して前記第２アドレス電極及び前記出力端子に接続されていることを特徴とするマイクロミラーデバイスである。
【００５４】
本発明の第１の構成は、
データドライバと、書き込み用スキャンドライバと、消去用スキャンドライバと、画素部と、消去用電源とを有するマイクロミラーデバイスであって、
前記画素部は複数の画素を有し、
前記複数の画素は第１アドレス電極と、第２アドレス電極とをそれぞれ有しており、
前記書き込み用スキャンドライバによって、前記データドライバから出力されたデジタルビデオ信号が前記第１アドレス電極に入力され、
前記消去用スキャンドライバによって、前記消去用電源の電位が前記第２アドレス電極に与えられ、
前記第１アドレス電極と前記第２アドレス電極の電位は、常にグラウンドを基準として反転しており、
前記複数の画素の各ラインの画素において、１フレーム期間中にｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎと、ｊ個の非表示期間Ｔｄ１、Ｔｄ２、…及びＴｄｊとが出現し、
表示期間Ｔｒｉ（ｉは１、…またはｎのいずれか１つ）は、ｉビット目のデジタルビデオ信号が前記各ラインの画素に入力されてから、次のデジタルビデオ信号が前記各ラインの画素に入力されるまで、もしくは前記各ラインの画素がそれぞれ有する前記第２アドレス電極に消去電源の電位が与えられるまでの期間であり、
非表示期間Ｔｄｋ（ｋは１、…またはｎのいずれか１つ）は、前記各ラインの画素がそれぞれ有する前記第２アドレス電極に消去用電源の電位が与えられてから、デジタルビデオ信号が前記各ラインの画素に入力されるまでの期間であり、
前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎが全て出現した後、再び前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎのいずれか１つが出現し、
前記デジタルビデオ信号によって、前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎにおいて白表示または黒表示が選択され、
前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎの長さの比は、２0：２1：…、２(n-1)で表されることを特徴とするマイクロミラーデバイスである。
【００５５】
本発明の第１の構成は、
データドライバと、書き込み用スキャンドライバと、消去用スキャンドライバと、画素部と、消去用電源とを有するマイクロミラーデバイスであって、
前記画素部は複数の画素を有し、
前記複数の画素は、スイッチング用トランジスタと、ＳＲＡＭと、消去用トランジスタと、第１アドレス電極と、第２アドレス電極とをそれぞれ有しており、
前記書き込み用スキャンドライバは前記スイッチング用トランジスタのスイッチングを制御しており、
前記消去用スキャンドライバは前記消去用トランジスタのスイッチングを制御しており、
前記データドライバは、前記スイッチング用トランジスタを介して前記ＳＲＡＭが有する入力端子及び前記第１アドレス電極にデジタルビデオ信号を入力し、
前記ＳＲＡＭの有する出力端子は前記第２アドレス電極に接続されており、
前記消去用電源は前記消去用トランジスタを介して前記第２アドレス電極及び前記出力端子に接続されており、
前記複数の画素の各ラインの画素において、１フレーム期間中にｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎと、ｊ個の非表示期間Ｔｄ１、Ｔｄ２、…及びＴｄｊとが出現し、
表示期間Ｔｒｉ（ｉは１、…またはｎのいずれか１つ）は、ｉビット目のデジタルビデオ信号が前記各ラインの画素に入力されてから、次のデジタルビデオ信号が前記各ラインの画素に入力されるまで、もしくは前記各ラインの画素がそれぞれ有する前記第２アドレス電極に消去電源の電位が与えられるまでの期間であり、
非表示期間Ｔｄｋ（ｋは１、…またはｎのいずれか１つ）は、前記各ラインの画素がそれぞれ有する前記第２アドレス電極に消去用電源の電位が与えられてから、デジタルビデオ信号が前記各ラインの画素に入力されるまでの期間であり、
前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎが全て出現した後、再び前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎのいずれか１つが出現し、
前記デジタルビデオ信号によって、前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎにおいて白表示または黒表示が選択され、
前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎの長さの比は、２0：２1：…、２(n-1)で表されることを特徴とするマイクロミラーデバイスである。
【００５６】
本発明の第１の構成は、
画素部と、消去用電源とを有するマイクロミラーデバイスの駆動方法であって、
前記画素部は複数の画素を有し、
前記複数の画素は、第１アドレス電極と、第２アドレス電極とをそれぞれ有しており、
前記複数の画素の各ラインの画素において、１フレーム期間中にｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎと、ｊ個の非表示期間Ｔｄ１、Ｔｄ２、…及びＴｄｊとが出現し、
表示期間Ｔｒｉ（ｉは１、…またはｎのいずれか１つ）は、ｉビット目のデジタルビデオ信号が前記各ラインの画素の第１アドレス電極に入力されてから、次のデジタルビデオ信号が前記各ラインの画素に入力されるまで、もしくは前記各ラインの画素がそれぞれ有する前記第２アドレス電極に消去電源の電位が与えられるまでの期間であり、
非表示期間Ｔｄｋ（ｋは１、…またはｎのいずれか１つ）は、前記各ラインの画素がそれぞれ有する前記第２アドレス電極に消去用電源の電位が与えられてから、デジタルビデオ信号が前記各ラインの画素の第１アドレス電極に入力されるまでの期間であり、
前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎが全て出現した後、再び前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎのいずれか１つが出現し、
前記デジタルビデオ信号によって、前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎにおいて白表示または黒表示が選択され、
前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎの長さの比は、２0：２1：…、２(n-1)で表されることを特徴とするマイクロミラーデバイスの駆動方法である。
【００５７】
本発明の第１の構成は、前記複数の画素がそれぞれマイクロミラーを有していることを特徴としていても良い。
【００５８】
本発明の第１の構成は、前記デジタルビデオ信号によって、前記ｎ個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒｎにおいて白表示または黒表示かが選択されることを特徴としていても良い。
【００５９】
本発明の第１の構成は、前記消去用電源の電位が前記第２アドレス電極に与えられると、前記マイクロミラーが黒表示を行う方向に傾くことを特徴としていても良い。
【００６０】
本発明の第１の構成は、前記ＳＲＡＭが２つのｐチャネル型トランジスタと２つのｎチャネル型トランジスタとを有していることを特徴としていても良い。
【００６１】
本発明の第１の構成は、前記ＳＲＡＭが２つのｐチャネル型トランジスタと２つの抵抗とを有していることを特徴としていても良い。
【００６２】
本発明の第１の構成は、前記ＳＲＡＭが２つのｎチャネル型トランジスタと２つの抵抗とを有していることを特徴としていても良い。
【００６３】
本発明の第１の構成には、前記マイクロミラーデバイスを有することを特徴とするプロジェクターが含まれる。
【００６４】
本発明の第２の構成によって、
第１データドライバと、第２データドライバと、スキャンドライバと、画素部とを有するマイクロミラーデバイスであって、
前記画素部は複数の画素を有し、
前記複数の画素は、第１スイッチング用トランジスタと、第２スイッチング用トランジスタと、ＳＲＡＭと、第１アドレス電極と、第２アドレス電極とをそれぞれ有し、
前記スキャンドライバは前記第１スイッチング用トランジスタ及び第２スイッチング用トランジスタのスイッチングを制御しており、
前記第１データドライバは、前記第１スイッチング用トランジスタを介して前記ＳＲＡＭが有する入力端子及び前記第１アドレス電極にデジタル信号を入力し、
前記第２データドライバは、前記第２スイッチング用トランジスタを介して前記ＳＲＡＭが有する出力端子及び前記第２アドレス電極にデジタル信号を入力し、
前記入力端子に入力されたデジタル信号はグラウンドの電位を基準として反転して前記出力端子から出力され、
前記出力端子に入力されたデジタル信号はグラウンドの電位を基準として反転して前記入力端子から出力されていることを特徴とするマイクロミラーデバイスが提供される。
【００６５】
本発明の第２の構成によって、
第１データドライバと、第２データドライバと、スキャンドライバと、複数の第１走査線と、複数の第２走査線と、複数の第１データ線と、複数の第２データ線とを有するマイクロミラーデバイスであって、
前記画素部は複数の画素を有し、
前記複数の画素は、第１スイッチング用トランジスタと、第２スイッチング用トランジスタと、ＳＲＡＭと、第１アドレス電極と、第２アドレス電極とをそれぞれ有し、
前記スキャンドライバから前記複数の第１走査線及び前記複数の第２走査線に入力される走査信号によって、前記第１スイッチング用トランジスタ及び第２スイッチング用トランジスタのスイッチングが制御されており、
前記第１データドライバから前記複数の第１データ線に入力されたデジタル信号は、前記第１スイッチング用トランジスタを介して前記ＳＲＡＭが有する入力端子及び前記第１アドレス電極に入力され、
前記第２データドライバから前記複数の第２データ線に入力されたデジタル信号は、前記第２スイッチング用トランジスタを介して前記ＳＲＡＭが有する出力端子及び前記第２アドレス電極に入力され、
前記入力端子に入力されたデジタル信号はグラウンドの電位を基準として反転して前記出力端子から出力され、
前記出力端子に入力されたデジタル信号はグラウンドの電位を基準として反転して前記入力端子から出力されていることを特徴とするマイクロミラーデバイスが提供される。
【００６６】
本発明の第２の構成によって、
第１データドライバと、第２データドライバと、スキャンドライバと、画素部とを有するマイクロミラーデバイスであって、
前記画素部は複数の画素を有し、
前記複数の画素は、第１スイッチング用トランジスタと、第２スイッチング用トランジスタと、ＳＲＡＭと、第１アドレス電極と、第２アドレス電極とをそれぞれ有し、
前記スキャンドライバは前記第１スイッチング用トランジスタ及び第２スイッチング用トランジスタのスイッチングを制御しており、
前記第１データドライバは、前記第１スイッチング用トランジスタを介して前記ＳＲＡＭが有する入力端子及び前記第１アドレス電極にデジタル信号を入力し、
前記第２データドライバは、前記第２スイッチング用トランジスタを介して前記ＳＲＡＭが有する出力端子及び前記第２アドレス電極にデジタル信号を入力し、
前記入力端子に入力されたデジタル信号はグラウンドの電位を基準として反転して前記出力端子から出力されており、
前記出力端子に入力されたデジタル信号はグラウンドの電位を基準として反転して前記入力端子から出力されており、
前記複数の画素の各ラインの画素において、１フレーム期間中に（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が順に出現し、
前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）のうち、ｊ個の表示期間は非表示期間であり、
前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）のうち、前記非表示期間以外の表示期間において、前記デジタル信号によって白表示または黒表示が選択され、
前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が全て出現した後、再び前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が順に出現し、
前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）のうち、前記非表示期間以外の表示期間を短い順に並べたときの長さの比は、２0：２1：…、２(n-1)で表されることを特徴とするマイクロミラーデバイスが提供される。
【００６７】
本発明の第２の構成によって、
第１データドライバと、第２データドライバと、スキャンドライバと、複数の第１走査線と、複数の第２走査線と、複数の第１データ線と、複数の第２データ線とを有するマイクロミラーデバイスであって、
前記画素部は複数の画素を有し、
前記複数の画素は、第１スイッチング用トランジスタと、第２スイッチング用トランジスタと、ＳＲＡＭと、第１アドレス電極と、第２アドレス電極とをそれぞれ有し、
前記スキャンドライバから前記複数の第１走査線及び前記複数の第２走査線に入力される走査信号によって、前記第１スイッチング用トランジスタ及び第２スイッチング用トランジスタのスイッチングが制御されており、
前記第１データドライバから前記複数の第１データ線に入力されたデジタル信号は、前記第１スイッチング用トランジスタを介して前記ＳＲＡＭが有する入力端子及び前記第１アドレス電極に入力されており、
前記第２データドライバから前記複数の第２データ線に入力されたデジタル信号は、前記第２スイッチング用トランジスタを介して前記ＳＲＡＭが有する出力端子及び前記第２アドレス電極に入力されており、
前記入力端子に入力されたデジタル信号はグラウンドの電位を基準として反転して前記出力端子から出力され、
前記出力端子に入力されたデジタル信号はグラウンドの電位を基準として反転して前記入力端子から出力され、
前記複数の画素の各ラインの画素において、１フレーム期間中に（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が順に出現し、
前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）のうち、ｊ個の表示期間は非表示期間であり、
前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）のうち、前記非表示期間以外の表示期間において、前記デジタル信号によって白表示または黒表示が選択され、
前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が全て出現した後、再び前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が順に出現し、
前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）のうち、前記非表示期間以外の表示期間を短い順に並べたときの長さの比は、２0：２1：…、２(n-1)で表されることを特徴とするマイクロミラーデバイスが提供される。
【００６８】
本発明の第２の構成によって、
画素部を有するマイクロミラーデバイスの駆動方法であって、
前記画素部は複数の画素を有し、
前記複数の画素は、第１アドレス電極と、第２アドレス電極とをそれぞれ有し、
前記複数の画素の各ラインの画素において、１フレーム期間中に（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が順に出現し、
前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）のうち、ｊ個の表示期間は非表示期間であり、
前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）のうち、前記非表示期間以外の表示期間において、前記デジタル信号によって白表示または黒表示が選択され、
前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が全て出現した後、再び前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が順に出現し、
前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）のうち、前記非表示期間以外の表示期間を短い順に並べたときの長さの比は、２0：２1：…、２(n-1)で表されることを特徴とするマイクロミラーデバイスの駆動方法が提供される。
【００６９】
本発明の第２の構成は、前記（ｎ＋ｊ）個の表示期間Ｔｒ１、Ｔｒ２、…及びＴｒ（ｎ＋ｊ）が、（ｎ＋ｊ）個の書き込み期間Ｔａ１、Ｔａ２、…及びＴａ（ｎ＋ｊ）において画素にデジタル信号が入力されてから、前記（ｎ＋ｊ）個の書き込み期間Ｔａ１、Ｔａ２、…及びＴａ（ｎ＋ｊ）の次に出現する書き込み期間において画素にデジタル信号が入力されるまでの期間であることを特徴としていても良い。
【００７０】
本発明の第２の構成は、前記（ｎ＋ｊ）個の書き込み期間Ｔａ１、Ｔａ２、…及びＴａ（ｎ＋ｊ）のうち、任意の書き込み期間Ｔａｉが、前記任意の書き込み期間Ｔａｉの２つ前に出現した書き込み期間及び前記任意の書き込み期間Ｔａｉの２つ後に出現した書き込み期間と重なっていないことを特徴としていても良い。
【００７１】
本発明の第２の構成は、前記複数の画素がそれぞれマイクロミラーを有していることを特徴としていても良い。
【００７２】
本発明の第２の構成は、前記ＳＲＡＭが２つのｐチャネル型トランジスタと２つのｎチャネル型トランジスタとを有していることを特徴としていても良い。
【００７３】
本発明の第２の構成は、前記ＳＲＡＭが２つのｐチャネル型トランジスタと２つの抵抗とを有していることを特徴としていても良い。
【００７４】
本発明の第２の構成は、前記ＳＲＡＭが２つのｎチャネル型トランジスタと２つの抵抗とを有していることを特徴としていても良い。
【００７５】
本発明の第２の構成には、前記マイクロミラーデバイスを有することを特徴とするプロジェクターが含まれる。
【００７６】
【発明の実施の形態】
図３に本発明の第１の構成のＤＭＤの回路図を示す。１１１はデータドライバ、１１２ａは書き込み用スキャンドライバ、１１２ｂは消去用スキャンドライバ、１１４は画素部である。画素部１１４は複数の画素１１３を有している。なお書き込み用スキャンドライバ１１２ａと消去用スキャンドライバ１１２ｂとを総称してスキャンドライバ１１２と呼ぶ。
【００７７】
なお本実施の形態では、第１の構成において、データドライバ１１１と書き込み用スキャンドライバ１１２ａと消去用スキャンドライバ１１２ｂとを１つづつ有する構成を示しているが、本発明の第１の構成のＤＭＤはこれに限定されない。また画素部１１４とデータドライバ１１１と書き込み用スキャンドライバ１１２ａと消去用スキャンドライバ１１２ｂとは、同じ基板上に形成しても良いし、異なる基板上に設けてＦＰＣ、ＴＡＢ等を用いて画素部１１４に接続する構成にしても良い。
【００７８】
データドライバ１１１は複数のデータ線１１８にデジタルビデオ信号を入力している。そして、書き込み用スキャンドライバ１１２ａは複数の書き込み用走査線１１７ａに書き込み用走査信号を入力している。また消去用スキャンドライバ１１２ｂは複数の消去用走査線１１７ｂに書き込み用走査信号を入力している。
【００７９】
図３で示したＤＭＤの場合、１つのデータ線１１８と、１つの書き込み用走査線１１７ａと、１つの消去用走査線１１７ｂとを有する領域が画素１１３に相当する。
【００８０】
画素１１３はスイッチング用トランジスタ１１５ａと、消去用トランジスタ１１５ｂと、複数のトランジスタを有するＳＲＡＭ１１６とを有している。スイッチング用トランジスタ１１５ａのゲート電極は書き込み用走査線１１７ａに接続されている。また消去用トランジスタ１１５ｂのゲート電極は消去用走査線１１７ｂに接続されている。
【００８１】
スイッチング用トランジスタ１１５ａと消去用トランジスタ１１５ｂはシングルゲートでも良いし、ダブルゲートやトリプルゲートのようなマルチゲート構造を有していても良い。また、スイッチング用トランジスタ１１５ａと消去用トランジスタ１１５ｂはｎチャネル型トランジスタであっても良いし、ｐチャネル型トランジスタであっても良い。
【００８２】
またスイッチング用トランジスタ１１５ａのソース領域とドレイン領域は、一方はデータ線１１８に、もう一方はＳＲＡＭ１１６の入力端子Ｖｉｎ及び第１アドレス電極１０２ａに接続されている。
【００８３】
ＳＲＡＭ１１６の出力端子Ｖｏｕｔは第２アドレス電極１０２ｂと、消去用トランジスタ１１５ｂのソース領域またはドレイン領域に接続されている。
【００８４】
ＳＲＡＭ１１６は、入力端子における電位と出力端子における電位とが、グラウンドを基準として反転するような構成を有していれば良い。よって本発明で用いるＳＲＡＭ１１６として、上記条件を満たす構成を有していれば、どのようなＳＲＡＭをも用いることが可能である。Ｖｄｄｈは高電圧側の電源を意味し、ＶＳＳは低電圧側の電源を意味する。
【００８５】
また消去用トランジスタ１１５ｂのソース領域またはドレイン領域のうち、ＳＲＡＭ１１６の出力端子Ｖｏｕｔに接続されていない方は、消去用電源１１９に接続されている。消去用電源１１９は、消去用電源１１９の電位がＳＲＡＭ１１６の出力端子Ｖｏｕｔに与えられたときに、画素が黒表示を行うような電位に保たれている。実際には、消去用電源１１９は、高電圧側の電源Ｖｄｄｈと低電圧側の電源ＶＳＳのいずれか一方と同じ電位に保たれている。
【００８６】
また図３において図示はしていないが、各画素ごとに第１アドレス電極１０２ａと第２アドレス電極１０２ｂ上にマイクロミラーが設けられている。マイクロミラーは第１アドレス電極１０２ａ及び第２アドレス電極１０２ｂに接触しないように設けられている。
【００８７】
次に図３に示したＤＭＤの駆動について、図４を用いて説明する。図４において、横軸はタイムスケールを示しており縦軸は走査線の位置を示している。
【００８８】
図３に示したＤＭＤにおいて書き込み期間Ｔａ１が開始される。書き込み期間Ｔａ１が開始されると、書き込み用スキャンドライバ１１２ａから書き込み用走査線１１７ａに入力される書き込み用走査信号によって、１ライン目の画素のスイッチング用トランジスタ１１５ａが選択される。なお本明細書において、配線を選択するとは、該配線にゲート電極が接続されたトランジスタが全てオンの状態にあることを意味する。また１ライン目の画素とは、１ライン目の書き込み用走査線１１７ａにゲート電極が接続されたスイッチング用トランジスタ１１５ａを有する画素を意味する。
【００８９】
そしてデータドライバ１１１からデータ線１１８に１ビット目のデジタルビデオ信号が入力される。入力された１ビット目のデジタルビデオ信号は、オンの状態のスイッチング用トランジスタ１１５ａを介して第１アドレス電極１０２ａ及びＳＲＡＭ１１６の入力端子Ｖｉｎに入力される。ＳＲＡＭ１１６の入力端子Ｖｉｎに入力された１ビット目のデジタルビデオ信号は、グラウンドの電位を基準として反転し、１ビット目の反転デジタルビデオ信号として出力端子Ｖｏｕｔから出力され、第２アドレス電極１０２ｂに入力される。
【００９０】
第１アドレス電極１０２ａと第２アドレス電極１０２ｂに、デジタルビデオ信号と反転デジタルビデオ信号がそれぞれ入力されると、デジタルビデオ信号の有する「１」または「０」の情報によって、画素が有するマイクロミラーの基板に対する角度が選択される。基板に対する角度が選択されると、光源からの光はスクリーンに照射されるか、光吸収板に照射されるかが選択される。
【００９１】
そして順に全てのラインの画素１１３にデジタルビデオ信号が入力され、マイクロミラーの角度が選択される。なお本明細書において、画素１１３にデジタルビデオ信号が入力されるとは、画素１１３が有するスイッチング用トランジスタ１１５のソース領域またはドレイン領域にデジタルビデオ信号が入力されることを意味する。
【００９２】
全ての画素にデジタルビデオ信号が入力されるまでの期間が書き込み期間Ｔａ１である。
【００９３】
一方、書き込み期間Ｔａ１が終了する前に消去期間Ｔｅ１が開始される。消去期間Ｔｅ１が開始されると、消去用スキャンドライバ１１２ｂから消去用走査線１１７ｂに入力される消去用走査信号によって、１ライン目の画素の消去用トランジスタ１１５ｂが選択される。
【００９４】
消去用トランジスタ１１５ｂが選択されると、消去用電源の電位（以下、消去電位）が消去用トランジスタ１１５ｂを介してＳＲＡＭ１１６の出力端子Ｖｏｕｔと第２アドレス電極１０２ｂに与えられる。
【００９５】
ＳＲＡＭ１１６の出力端子Ｖｏｕｔに消去電位が与えられると、グラウンドの電位を基準にして反転した電位（反転消去電位）がＳＲＡＭ１１６の入力端子Ｖｉｎに与えられる。
【００９６】
消去電位と反転消去電位がＳＲＡＭ１１６の出力端子Ｖｏｕｔと入力端子Ｖｉｎにそれぞれ与えられると、マイクロミラーが、光源からの光が光吸収板に照射される方向に傾き、画素は黒表示となる。
【００９７】
そして順に全てのラインの画素の消去用トランジスタ１１５ｂが選択され、黒表示となる。全ての消去用走査線１１７ｂが選択されると消去期間Ｔｅ１が終了する。
【００９８】
一方、消去期間Ｔｅ１が終了する前または終了した後に、再び書き込み期間Ｔａ２が開始され、２ビット目のデジタルビデオ信号が画素に書き込まれる。
【００９９】
上記動作はｍビット目のデジタルビデオ信号が画素に入力されるまで繰り返され、表示期間Ｔｒと非表示期間Ｔｄとが繰り返し出現する。なお、各ビットのデジタルビデオ信号によって実際に表示を行う表示期間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔｒ１〜Ｔｒ（ｍ−１）は、スイッチング用トランジスタ１１５ａが選択されてから、次に同じ画素の消去用トランジスタ１１５ｂが選択されるまでの期間である。特に１ライン目の画素の表示期間Ｔｒは、書き込み期間Ｔａが開始されてから次に出現する消去期間Ｔｅが開始されるまでの期間と同じである。
【０１００】
そして、黒表示を行う非表示期間Ｔｄも、各ラインの画素ごとに異なる。非表示期間Ｔｄは、消去用トランジスタ１１５ｂが選択されてから、次にスイッチング用トランジスタ１１５ａが選択されるまでの期間である。特に１ライン目の画素の非表示期間Ｔｄは、消去期間Ｔｅが開始されてから次に出現する書き込み期間Ｔａが開始されるまでの期間と同じである。
【０１０１】
次に、書き込み期間Ｔａｍが開始されると、ｍビット目のデジタルビデオ信号が画素に入力される。説明を簡便にするために、図４ではｍ＝ｎ−２の場合を例にとって示すが、本発明はこれに限定されないのは言うまでもない。本発明においてｍは、１からｎまでの値を任意に選択することが可能である。
【０１０２】
そして、書き込み期間Ｔａｍが終了した後、消去期間ではなく、次の書き込み期間Ｔａ（ｍ＋１）〔ｎ−１〕が開始される。書き込み期間Ｔａ（ｍ＋１）〔ｎ−１〕が開始されると、（ｍ＋１）〔ｎ−１〕ビット目のデジタルビデオ信号が画素に入力される。
【０１０３】
上述した動作をｎビット目のデジタルビデオ信号が画素に入力されるまで繰り返され、表示期間Ｔｒが連続して出現する。なお、各ビットのデジタルビデオ信号によって実際に表示を行う表示期間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔｒｍ〜Ｔｒｎは、スイッチング用トランジスタ１１５ａが選択されてから、次に再び同じ画素のスイッチング用トランジスタ１１５ａが選択されるまでの期間である。特に１ライン目の画素の表示期間Ｔｒは、書き込み期間Ｔａが開始されてから次に出現する書き込み期間Ｔａが開始されるまでの期間と同じである。
【０１０４】
全ての表示期間Ｔｒ１〜Ｔｒｎが終了すると、１つの画像を表示することができる。本発明において、１つの画像が表示される期間を１フレーム期間（Ｆ）と呼ぶ。なお本発明の駆動方法において、フレーム期間（Ｆ）は各ラインの画素ごとに異なっている。最後のラインの画素のフレーム期間は、ほぼ書き込み期間Ｔａ１の長さ分だけ、１ライン目の画素のフレーム期間の開始より遅れて開始される。
【０１０５】
なお表示期間Ｔｒｎが終了すると同時に次のフレーム期間の最初の書き込み期間Ｔａ１が開始され、再び上述した動作を繰り返す。
【０１０６】
一般に画像を表示するディスプレイは１秒間に６０以上のフレーム期間を設けることが好ましい。１秒間に表示される画像の数が６０より少なくなると、視覚的に画像のちらつきが目立ち始めることがある。
【０１０７】
また本発明では、全ての書き込み期間の長さの和が１フレーム期間の長さよりも短いことが重要である。なおかつ表示期間の長さをＴｒ１：Ｔｒ２：Ｔｒ３：…：Ｔｒ（ｎ−１）：Ｔｒｎ＝２0：２1：２2：…：２(n-2)：２(n-1)とすることが必要である。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【０１０８】
１フレーム期間中にスクリーンに光が照射された表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示する階調がきまる。
例えば、ｎ＝８のとき、全部の表示期間においてスクリーンに光が照射されたときの、画素が表示する明るさを１００とすると、Ｔｒ１とＴｒ２においてのみスクリーンに光が照射されたときに、画素は１の階調が表現でき、Ｔｒ３とＴｒ５とＴｒ８においてのみスクリーンに光が照射されたときに、画素は６０の階調が表現できる。
【０１０９】
ｍビット目のデジタルビデオ信号が画素に書き込まれる書き込み期間Ｔａｍは、表示期間Ｔｒｍの長さよりも短いことが肝要である。よってビット数ｍの値は、１〜ｎのうち、書き込み期間Ｔａｍが表示期間Ｔｒｍの長さよりも短くなるような値であることが必要である。
【０１１０】
また表示期間Ｔｒ１〜Ｔｒｎは、どのような順序で出現させても良い。例えば１フレーム期間中において、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…という順序で表示期間を出現させることも可能である。ただし、書き込み期間Ｔａ１〜Ｔａｎが互いに重ならない順序にすることが重要である。また消去期間Ｔｅ１〜Ｔｅｎも、互いに重ならない順序にすることが重要である。
【０１１１】
次に、図５に本発明の第２の構成のＤＭＤの回路図を示す。１１１ａは第１データドライバ、１１１ｂは第２データドライバ、１１２はスキャンドライバ、１１４は画素部である。画素部１１４は複数の画素１１３を有している。なお第１データドライバ１１１ａと第２データドライバ１１１ｂとを総称してデータドライバ１１１と呼ぶ。
【０１１２】
なお本実施の形態では、第２の構成において、スキャンドライバ１１２を１つ有する構成を示しているが、本発明はこれに限定されない。スキャンドライバ１１２を２つ以上有する構成であっても良い。また画素部１１４とデータドライバ１１１とスキャンドライバ１１２とは、同じ基板上に形成しても良いし、異なる基板上に設けてＦＰＣ、ＴＡＢ等を用いて画素部１１４に接続する構成にしても良い。
【０１１３】
第１データドライバ１１１ａは複数の第１データ線１１８ａにデジタルビデオ信号を入力している。第２データドライバ１１１ｂは複数の第２データ線１１８ｂにデジタルビデオ信号を入力している。そして、スキャンドライバ１１２は複数の第１走査線１４７ａと第２走査線１４７ｂに走査信号を入力している。
【０１１４】
図５で示したＤＭＤの場合、１つの第１データ線１１８ａと、１つの第２データ線１１８ｂと、１つの第１走査線１４７ａと、１つの第２走査線１４７ｂとを有する領域が画素１１３に相当する。
【０１１５】
画素１１３は第１スイッチング用トランジスタ１１５ａと、第２スイッチング用トランジスタ１１５ｂと、複数のトランジスタを有するＳＲＡＭ１１６とを有している。第１スイッチング用トランジスタ１１５ａのゲート電極は第１走査線１４７ａに接続されている。また第２スイッチング用トランジスタ１１５ｂのゲート電極は第２走査線１４７ｂに接続されている。
【０１１６】
第１スイッチング用トランジスタ１１５ａと第２スイッチング用トランジスタ１１５ｂはシングルゲートでも良いし、ダブルゲートやトリプルゲートのようなマルチゲート構造を有していても良い。また、第１スイッチング用トランジスタ１１５ａと第２スイッチング用トランジスタ１１５ｂはｎチャネル型トランジスタであっても良いし、ｐチャネル型トランジスタであっても良い。
【０１１７】
第１スイッチング用トランジスタ１１５ａのソース領域とドレイン領域は、一方は第１データ線１１８ａに、もう一方はＳＲＡＭ１１６の入力端子Ｖｉｎ及び第１アドレス電極１０２ａに接続されている。
【０１１８】
第２スイッチング用トランジスタ１１５ｂのソース領域とドレイン領域は、一方は第２データ線１１８ｂに、もう一方はＳＲＡＭ１１６の出力端子Ｖｏｕｔ及び第２アドレス電極１０２ｂに接続されている。
【０１１９】
ＳＲＡＭ１１６は、入力端子における電位と出力端子における電位とが、グラウンドを基準として反転するような構成を有していれば良い。よって本発明において、上記条件を満たす構成を有していればどのようなＳＲＡＭを用いても良い。Ｖｄｄｈは高電圧側の電源を意味し、ＶＳＳは低電圧側の電源を意味する。
【０１２０】
また図５において図示はしていないが、各画素ごとに第１アドレス電極１０２ａと第２アドレス電極１０２ｂ上にマイクロミラーが設けられている。マイクロミラーは第１アドレス電極１０２ａ及び第２アドレス電極１０２ｂに接触しないように設けられている。
【０１２１】
次に図５に示したＤＭＤの駆動について、図６を用いて説明する。図６において、横軸はタイムスケールを示しており縦軸は走査線の位置を示している。
【０１２２】
図５に示したＤＭＤにおいて書き込み期間Ｔａ１が開始される。書き込み期間Ｔａ１が開始されると、スキャンドライバ１１２から第１走査線１４７ａに入力される走査信号によって、１ライン目の画素の第１スイッチング用トランジスタ１１５ａが選択される。なお本明細書において、配線を選択するとは、該配線にゲート電極が接続されたトランジスタが全てオンの状態にあることを意味する。また１ライン目の画素とは、１ライン目の第１走査線１４７ａと第２走査線１４７ｂとにゲート電極がそれぞれ接続された第１スイッチング用トランジスタ１１５ａと第２スイッチング用トランジスタ１１５ｂとを有する画素である。
【０１２３】
そして第１データドライバ１１１ａから第１データ線１１８ａに１ビット目のデジタルビデオ信号が入力される。入力された１ビット目のデジタルビデオ信号は、オンの状態の第１スイッチング用トランジスタ１１５ａを介して第１アドレス電極１０２ａ及びＳＲＡＭ１１６の入力端子Ｖｉｎに入力される。ＳＲＡＭ１１６の入力端子Ｖｉｎに入力された１ビット目のデジタルビデオ信号は、グラウンドの電位を基準として反転し、１ビット目の反転デジタルビデオ信号として出力端子Ｖｏｕｔから出力され、第２アドレス電極１０２ｂに入力される。
【０１２４】
第１アドレス電極１０２ａと第２アドレス電極１０２ｂに、デジタルビデオ信号または反転デジタルビデオ信号がそれぞれ入力されると、デジタルビデオ信号の有する「１」または「０」の情報によって、画素が有するマイクロミラーの基板に対する角度が選択される。基板に対する角度が選択されると、光源からの光はスクリーンに照射されるか、光吸収板に照射されるかが選択される。
【０１２５】
そして順に第１走査線１４７ａが選択されて全てのラインの画素１１３に１ビット目のデジタルビデオ信号が入力される。よって全ての画素のマイクロミラーの角度が選択される。なお本明細書において、画素１１３にデジタルビデオ信号が入力されるとは、画素１１３が有する第１スイッチング用トランジスタ１１５ａまたは第２スイッチング用トランジスタ１１５ｂのソース領域またはドレイン領域にデジタルビデオ信号が入力されることを意味する。
【０１２６】
全ての画素に１ビット目のデジタルビデオ信号が入力されるまでの期間が書き込み期間Ｔａ１である。
【０１２７】
一方、書き込み期間Ｔａ１が終了する前または後に書き込み期間Ｔａ２が開始される。書き込み期間Ｔａ２が開始されると、スキャンドライバ１１２から第２走査線１４７ｂに入力される走査信号によって、１ライン目の画素の第２スイッチング用トランジスタ１１５ｂが選択される。
【０１２８】
そして第２データドライバ１１１ｂから第２データ線１１８ｂに２ビット目のデジタルビデオ信号が入力される。入力された２ビット目のデジタルビデオ信号は、オンの状態の第２スイッチング用トランジスタ１１５ｂを介して第２アドレス電極１０２ｂ及びＳＲＡＭ１１６の出力端子Ｖｏｕｔに入力される。ＳＲＡＭ１１６の入力端子Ｖｏｕｔに入力された２ビット目のデジタルビデオ信号は、グラウンドの電位を基準として反転し、２ビット目の反転デジタルビデオ信号として入力端子Ｖｉｎから出力され、第１アドレス電極１０２ａに入力される。
【０１２９】
第１アドレス電極１０２ａと第２アドレス電極１０２ｂに、反転デジタルビデオ信号とデジタルビデオ信号がそれぞれ入力されると、デジタルビデオ信号の有する「１」または「０」の情報によって、画素が有するマイクロミラーの基板に対する角度が選択される。基板に対する角度が選択されると、光源からの光はスクリーンに照射されるか、光吸収板に照射されるかが選択される。
【０１３０】
そして順に第２走査線１４７ｂが選択されて全てのラインの画素１１３に２ビット目のデジタルビデオ信号が入力される。よって全ての画素のマイクロミラーの角度が選択される。
【０１３１】
全ての画素に２ビット目のデジタルビデオ信号が入力されるまでの期間が書き込み期間Ｔａ２である。
【０１３２】
上記動作はｎビット目のデジタルビデオ信号が画素に入力されるまで繰り返される。なお、各ビットのデジタルビデオ信号によって実際に表示を行う表示期間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔｒ１〜Ｔｒｎは、各ラインの画素にデジタルビデオ信号が入力されてから、次のビットのデジタルビデオ信号が同じ画素に入力されるまでの期間である。特に１ライン目の画素の任意の表示期間Ｔｒは、任意の書き込み期間が開始されてから次に出現する書き込み期間が開始されるまでの期間と同じである。
【０１３３】
全ての表示期間Ｔｒ１〜Ｔｒｎが終了すると、１つの画像を表示することができる。本発明において、１つの画像が表示される期間を１フレーム期間（Ｆ）と呼ぶ。なお本発明の駆動方法において、フレーム期間（Ｆ）は各ラインの画素ごとに異なっている。最後のラインの画素のフレーム期間は、ほぼ書き込み期間Ｔａ１の長さ分だけ、１ライン目の画素のフレーム期間の開始より遅れて開始される。
【０１３４】
なお表示期間Ｔｒｎが終了すると同時に次のフレーム期間の最初の書き込み期間Ｔａ１が開始され、再び上述した動作を繰り返す。
【０１３５】
一般に画像を表示するディスプレイは１秒間に６０以上のフレーム期間を設けることが好ましい。１秒間に表示される画像の数が６０より少なくなると、視覚的に画像のちらつきが目立ち始めることがある。
【０１３６】
また本発明では表示期間Ｔｒを短い方から順に並べた場合、長さの比が２0：２1：２2：…：２(n-2)：２(n-1)となることが重要である。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【０１３７】
１フレーム期間中にスクリーンに光が照射された表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示する階調がきまる。例えば、ｎ＝８のとき、全部の表示期間においてスクリーンに光が照射されたときの、画素が表示する明るさを１００とすると、長さの比が２0と２1に相当する表示期間においてのみスクリーンに光が照射されたときに、画素は１の階調が表現でき、２2と２4と２7に相当する表示期間においてのみスクリーンに光が照射されたときに、画素は６０の階調が表現できる。
【０１３８】
また、任意の書き込み期間が２つ隣の書き込み期間と互いに重ならないようにすることが重要である。例えば書き込み期間Ｔａｉは、書き込み期間Ｔａ（ｉ＋２）、Ｔａ（ｉ−２）と重ならないようにすることが必要である。
【０１３９】
また本実施の形態では、連続して出現する書き込み期間において第１走査線１４７ａと第２走査線１４７ｂとを順に選択していったが、必ずしも本発明はこの構成に限定されない。隣り合う書き込み期間が重なっている場合、隣り合う書き込み期間の一方において第１走査線を選択し、もう一方の書き込み期間において第２走査線を選択しデジタル信号を書き込む必要がある。しかし隣り合う書き込み期間が重なっていない場合はこの限りではなく、それぞれの書き込み期間において共に第１走査線を選択しても良いし、共に第２走査線を選択しても良い。
【０１４０】
次に図７を用いて、マイクロミラーの駆動の仕組みについて具体的に説明する。マイクロミラー１０４は基準電源１４０に接続されている。基準電源１４０は常に一定の基準電位に保たれている。図７では説明をわかりやすくするために、基準電位が５Ｖの時について示したが、本発明において基準電位はこの値に限定されない。基準電位は、デジタルビデオ信号のＨｉの電位とＬｏの電位の中間の電位でなければ、どのような値もとることが可能である。
【０１４１】
図７（Ａ）では第１アドレス電極１０２ａにデジタルビデオ信号が入力され、第２アドレス電極１０２ｂには反転デジタルビデオ信号が入力される。
【０１４２】
なお図７ではＨｉのデジタルビデオ信号が＋１５Ｖ、Ｌｏのデジタルビデオ信号が−１５Ｖの時について説明したが、本発明はこの数値に限定されない。
【０１４３】
なおデジタルビデオ信号は「０」または「１」の情報を有しており、「０」と「１」のデジタルビデオ信号は、一方がＨｉ、一方がＬｏの電圧を有する信号である
【０１４４】
図７（Ａ）では第１アドレス電極１０２ａにＨｉのデジタルビデオ信号が入力され、第２アドレス電極１０２ｂにＬｏの反転デジタルビデオ信号が入力されている。この場合、マイクロミラー１０４と第１アドレス電極１０２ａとの間の電圧は１０Ｖとなる。また、マイクロミラー１０４と第２アドレス電極１０２ｂとの間の電圧は２０Ｖとなる。よって電界の作用により、マイクロミラー１０４は基準面から第２アドレス電極１０２ｂ側に角度θだけ傾く。なお、第１及び第２アドレス電極１０２ａ、１０２ｂにデジタルビデオ信号が入力されていない状態におけるマイクロミラー１０４が、基準面となる。基準面は基板と並行である。
【０１４５】
図７（Ｂ）では第１アドレス電極１０２ａにＬｏのデジタルビデオ信号が入力され、第２アドレス電極１０２ｂにＨｉの反転デジタルビデオ信号が入力されている。この場合、マイクロミラー１０４と第１アドレス電極１０２ａとの間の電圧は２０Ｖとなる。また、マイクロミラー１０４と第２アドレス電極１０２ｂとの間の電圧は１０Ｖとなる。よって電界の作用により、マイクロミラー１０４は第１アドレス電極１０２ａ側に角度θだけ傾く。
【０１４６】
ＤＭＤは約１５μｓｅｃという高速なスイッチングを行うことが可能であり、時分割階調表示に適している。
【０１４７】
なお図７では第１アドレス電極１０２ａにデジタルビデオ信号が入力され、第２アドレス電極１０２ｂには反転デジタルビデオ信号が入力されているが、逆の場合でも同様に動作を説明することができる。
【０１４８】
本発明は上述した駆動によって、任意のデジタルビデオ信号と次のデジタルビデオ信号の画素への書き込みを並行して行うことが可能になり、表示期間を全ての画素へデジタルビデオ信号を書き込む期間の長さよりも短くすることが可能になる。
【０１４９】
つまり、本発明のＤＭＤの時分割階調表示では、従来のＤＭＤの時分割階調表示に比べて、従来のサブフレーム期間に相当する表示期間の長さを短くすることが可能になる。そのため、デジタルビデオ信号を画素へ書き込む速度が従来と同じであっても、画像の階調数をより高くすることが可能になる。
【０１５０】
【実施例】
以下に、本発明の実施例について説明する。
【０１５１】
（実施例１）
本実施例では、本発明の第１の構成のＤＭＤにおいて、６ビットのデジタルビデオ信号により２6階調の表示を行う場合について図８を用いて説明する。なお本実施例のＤＭＤは、図３、図７に示した構造を有する。図８において、横軸はタイムスケールを示しており縦軸は走査線の位置を示している。
【０１５２】
まず、書き込み期間Ｔａ１が開始される。書き込み期間Ｔａ１が開始されると、書き込み用スキャンドライバ１１２ａから書き込み用走査線１１７ａに入力される書き込み用走査信号によって、１ライン目の画素のスイッチング用トランジスタ１１５ａが選択される。
【０１５３】
そしてデータドライバ１１１からデータ線１１８に１ビット目のデジタルビデオ信号が入力される。入力された１ビット目のデジタルビデオ信号は、オンの状態のスイッチング用トランジスタ１１５ａを介して第１アドレス電極１０２ａ及びＳＲＡＭ１１６の入力端子Ｖｉｎに入力される。ＳＲＡＭ１１６の入力端子Ｖｉｎに入力された１ビット目のデジタルビデオ信号は、グラウンドの電位を基準として反転し、１ビット目の反転デジタルビデオ信号として出力端子Ｖｏｕｔから出力され、第２アドレス電極１０２ｂに入力される。
【０１５４】
第１アドレス電極１０２ａと第２アドレス電極１０２ｂに、デジタルビデオ信号と反転デジタルビデオ信号がそれぞれ入力されると、デジタルビデオ信号の有する「１」または「０」の情報によって、画素が有するマイクロミラー１０４の基板に対する角度が選択される。基板に対する角度が選択されることによって、光源からの光はスクリーンに照射されるか、光吸収板に照射されるかが選択される。
【０１５５】
そして順に全てのラインの画素１１３にデジタルビデオ信号が入力され、マイクロミラーの角度が選択される。全ての画素に１ビット目のデジタルビデオ信号が入力されるまでの期間が書き込み期間Ｔａ１である。
【０１５６】
一方、書き込み期間Ｔａ１が終了する前に消去期間Ｔｅ１が開始される。消去期間Ｔｅ１が開始されると、消去用スキャンドライバ１１２ｂから消去用走査線１１７ｂに入力される消去用走査信号によって、１ライン目の画素の消去用トランジスタ１１５ｂが選択される。
【０１５７】
消去用トランジスタ１１５ｂが選択されると、消去用電源の電位（以下、消去電位）が消去用トランジスタ１１５ｂを介してＳＲＡＭ１１６の出力端子Ｖｏｕｔと第２アドレス電極１０２ｂに与えられる。
【０１５８】
ＳＲＡＭ１１６の出力端子Ｖｏｕｔに消去電位が与えられると、グラウンドの電位を基準にして反転した電位（反転消去電位）が、ＳＲＡＭ１１６の入力端子Ｖｉｎに与えられる。
【０１５９】
消去電位と反転消去電位がＳＲＡＭ１１６の出力端子Ｖｏｕｔと入力端子Ｖｉｎにそれぞれ与えられると、光源からの光が光吸収板に照射される方向にマイクロミラーが傾き、画素は黒表示となる。
【０１６０】
そして順に全てのラインの画素の消去用トランジスタ１１５ｂが選択され、黒表示となる。全ての消去用走査線１１７ｂが選択されると消去期間Ｔｅ１が終了する。
【０１６１】
一方、消去期間Ｔｅ１が終了する前または終了した後に、再び書き込み期間Ｔａ２が開始され、２ビット目のデジタルビデオ信号が画素に書き込まれ、マイクロミラー１０４の角度が選択される。
【０１６２】
上記動作は５ビット目のデジタルビデオ信号が画素に入力されるまで繰り返され、表示期間Ｔｒと非表示期間Ｔｄとが繰り返し出現する。なお、各ビットのデジタルビデオ信号によって実際に表示を行う表示期間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔｒ１〜Ｔｒ４は、スイッチング用トランジスタ１１５ａが選択されてから、次に同じ画素の消去用トランジスタ１１５ｂが選択されるまでの期間である。特に１ライン目の画素の表示期間Ｔｒは、書き込み期間Ｔａが開始されてから次に出現する消去期間Ｔｅが開始されるまでの期間と同じである。
【０１６３】
そして、全ての画素が黒表示を行う非表示期間Ｔｄ１〜Ｔｄ４も、各ラインの画素ごとに異なる。非表示期間Ｔｄは、消去用トランジスタ１１５ｂが選択されてから、次にスイッチング用トランジスタ１１５ａが選択されるまでの期間である。特に１ライン目の画素の非表示期間Ｔｄは、消去期間Ｔｅが開始されてから次に出現する書き込み期間Ｔａが開始されるまでの期間と同じである。
【０１６４】
次に、書き込み期間Ｔａ５が開始されると、５ビット目のデジタルビデオ信号が画素に入力される。そして、書き込み期間Ｔａ５が終了した後、消去期間ではなく、次の書き込み期間Ｔａ６が開始される。書き込み期間Ｔａ６が開始されると、６ビット目のデジタルビデオ信号が画素に入力される。
【０１６５】
上述したように、表示期間Ｔｒ５とＴｒ６は連続して出現する。なお、各ビットのデジタルビデオ信号によって実際に表示を行う表示期間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔｒ５、Ｔｒ６は、スイッチング用トランジスタ１１５ａが選択されてから、次に再び同じスイッチング用トランジスタ１１５ａが選択されるまでの期間である。特に１ライン目の画素の表示期間Ｔｒは、書き込み期間Ｔａが開始されてから次に出現する書き込み期間Ｔａが開始されるまでの期間と同じである。
【０１６６】
全ての表示期間Ｔｒ１〜Ｔｒ６が終了すると、１つの画像を表示することができる。
【０１６７】
なお表示期間Ｔｒ６が終了すると同時に１フレーム期間が終了し、次のフレーム期間の最初の書き込み期間Ｔａ１が開始され、再び上述した動作を繰り返す。
【０１６８】
本実施例において表示期間の長さはＴｒ１：Ｔｒ２：Ｔｒ３：…：Ｔｒ６＝２0：２1：２2：…：２5とすることが必要である。この表示期間の組み合わせで２6階調のうち所望の階調表示を行うことができる。
【０１６９】
１フレーム期間中にスクリーンに光が照射された表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示する階調がきまる。例えば、本実施例の場合、全部の表示期間においてスクリーンに光が照射されたときの、画素が表示する明るさを１００とすると、Ｔｒ１とＴｒ２においてのみスクリーンに光が照射されたときに画素は５の階調が表現でき、Ｔｒ３とＴｒ５においてのみスクリーンに光が照射されたときに画素は３２の階調が表現できる。
【０１７０】
本実施例において、５ビット目のデジタルビデオ信号が画素に書き込まれる書き込み期間Ｔａ５は、表示期間Ｔｒ５の長さよりも短いことが肝要である。
【０１７１】
また表示期間Ｔｒ１〜Ｔｒ６は、どのような順序で出現させても良い。例えば１フレーム期間中において、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…という順序で表示期間を出現させることも可能である。ただし、書き込み期間Ｔａ１〜Ｔａ６が互いに重ならない順序にすることが重要である。また消去期間Ｔｅ１〜Ｔｅ６も、互いに重ならない順序にすることが重要である。
【０１７２】
本発明のＤＭＤの時分割階調表示では、従来のＤＭＤの時分割階調表示に比べて、従来のサブフレーム期間に相当する表示期間の長さを短くすることが可能になる。そのため、デジタルビデオ信号を画素へ書き込む速度が従来と同じであっても、画像の階調数をより高くすることが可能になる。
【０１７３】
（実施例２）
本実施例では、６ビットのデジタルビデオ信号に対応した本発明の第１の構成のＤＭＤの駆動方法において、表示期間Ｔｒ１〜Ｔｒ６の出現する順序について説明する。
【０１７４】
図９に本実施例の駆動方法を示すタイミングチャートを示す。画素の詳しい駆動の仕方については実施例１を参照すれば良いので、ここでは省略する。本実施例の駆動方法では、１フレーム期間中で１番長い非表示期間（本実施例ではＴｄ１）を１フレーム期間の最後に設ける。上記構成によって、非表示期間Ｔｄ１と、次のフレーム期間の最初の表示期間（本実施例ではＴｒ４）との間にフレーム期間の区切れがあるように人間の目に映る。これによって、中間階調の表示を行ったときに、隣り合うフレーム期間同士で発光する表示期間が隣接することによって起きていた表示むらを、人間の目に認識されずらくすることができる。
【０１７５】
なお本実施例では、６ビットのデジタルビデオ信号の場合について説明したが、本発明はこれに限定されない。本実施例はデジタルビデオ信号のビット数に限定されることなく実施することが可能である。
【０１７６】
（実施例３）
本実施例では、本発明の第１の構成のＤＭＤにおいて、４ビットのデジタルビデオ信号により２4階調の表示を行う場合について図１０を用いて説明する。図１０において、横軸はタイムスケールを示しており縦軸は走査線の位置を示している。なお本実施例のＤＭＤは、図３、図７に示した構造を有する。
【０１７７】
まず、書き込み期間Ｔａ１が開始される。書き込み期間Ｔａ１が開始されると、書き込み用スキャンドライバ１１２ａから書き込み用走査線１１７ａに入力される書き込み用走査信号によって、１ライン目の画素のスイッチング用トランジスタ１１５ａが選択される。なお本明細書において、配線を選択するとは、該配線にゲート電極が接続されたトランジスタが全てオンの状態にあることを意味する。また１ライン目の画素とは、１ライン目の書き込み用走査線にゲート電極が接続されたスイッチング用トランジスタを有する画素を意味する。
【０１７８】
そしてデータドライバ１１１からデータ線１１８に１ビット目のデジタルビデオ信号が入力される。入力された１ビット目のデジタルビデオ信号は、オンの状態のスイッチング用トランジスタ１１５ａを介して第１アドレス電極１０２ａ及びＳＲＡＭ１１６の入力端子Ｖｉｎに入力される。ＳＲＡＭ１１６の入力端子Ｖｉｎに入力された１ビット目のデジタルビデオ信号は、グラウンドの電位を基準として反転し、１ビット目の反転デジタルビデオ信号として出力端子Ｖｏｕｔから出力され、第２アドレス電極１０２ｂに入力される。
【０１７９】
第１アドレス電極１０２ａと第２アドレス電極１０２ｂに、デジタルビデオ信号と反転デジタルビデオ信号がそれぞれ入力されると、デジタルビデオ信号の有する「１」または「０」の情報によって、画素が有するマイクロミラー１０４の基板に対する角度が選択される。基板に対する角度が選択されることによって、光源からの光はスクリーンに照射されるか、光吸収板に照射されるかが選択される。
【０１８０】
そして順に全てのラインの画素１１３にデジタルビデオ信号が入力され、マイクロミラーの角度が選択される。全ての画素に１ビット目のデジタルビデオ信号が入力されるまでの期間が書き込み期間Ｔａ１である。
【０１８１】
一方、書き込み期間Ｔａ１が終了する前に消去期間Ｔｅ１が開始される。消去期間Ｔｅ１が開始されると、消去用スキャンドライバ１１２ｂから消去用走査線１１７ｂに入力される消去用走査信号によって、１ライン目の画素の消去用トランジスタ１１５ｂが選択される。
【０１８２】
消去用トランジスタ１１５ｂが選択されると、消去用電源の電位（以下、消去電位）が消去用トランジスタ１１５ｂを介してＳＲＡＭ１１６の出力端子Ｖｏｕｔと第２アドレス電極１０２ｂに与えられる。
【０１８３】
ＳＲＡＭ１１６の出力端子Ｖｏｕｔに消去電位が与えられると、グラウンドの電位を基準にして反転した電位（反転消去電位）が、ＳＲＡＭ１１６の入力端子Ｖｉｎに与えられる。
【０１８４】
消去電位と反転消去電位がＳＲＡＭ１１６の出力端子Ｖｏｕｔと入力端子Ｖｉｎにそれぞれ与えられると、光源からの光が光吸収板に照射されるようにマイクロミラーが傾き、画素は黒表示となる。
【０１８５】
そして順に全てのラインの画素の消去用トランジスタ１１５ｂが選択され、黒表示となる。全ての消去用走査線１１７ｂが選択されると消去期間Ｔｅ１が終了する。
【０１８６】
一方、消去期間Ｔｅ１が終了する前または終了した後に、再び書き込み期間Ｔａ２が開始され、２ビット目のデジタルビデオ信号が画素に書き込まれ、同様にマイクロミラー１０４の角度が選択される。
【０１８７】
１ビット目と２ビット目のデジタルビデオ信号によって実際に表示を行う表示期間Ｔｒ１、Ｔｒ２は、各ラインの画素ごとに異なる。表示期間Ｔｒ１、Ｔｒ２は、スイッチング用トランジスタ１１５ａが選択されてから、次に同じ画素の消去用トランジスタ１１５ｂが選択されるまでの期間である。特に１ライン目の画素の表示期間Ｔｒは、書き込み期間Ｔａが開始されてから次に出現する消去期間Ｔｅが開始されるまでの期間と同じである。
【０１８８】
そして、全ての画素が黒表示を行う非表示期間Ｔｄ１、Ｔｄ２も、各ラインの画素ごとに異なる。非表示期間Ｔｄは、消去用トランジスタ１１５ｂが選択されてから、次に同じスイッチング用トランジスタ１１５ａが選択されるまでの期間である。特に１ライン目の画素の非表示期間Ｔｄは、消去期間Ｔｅが開始されてから次に出現する書き込み期間Ｔａが開始されるまでの期間と同じである。
【０１８９】
次に、書き込み期間Ｔａ３が開始されると、３ビット目のデジタルビデオ信号が画素に入力される。そして、書き込み期間Ｔａ３が終了した後、消去期間ではなく、次の書き込み期間Ｔａ４が開始される。書き込み期間Ｔａ４が開始されると、４ビット目のデジタルビデオ信号が画素に入力される。
【０１９０】
上述したように、表示期間Ｔｒ３とＴｒ４は連続して出現する。なお、各ビットのデジタルビデオ信号によって実際に表示を行う表示期間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔｒ３、Ｔｒ４は、スイッチング用トランジスタ１１５ａが選択されてから、次に再び同じスイッチング用トランジスタ１１５ａが選択されるまでの期間である。特に１ライン目の画素の表示期間Ｔｒは、書き込み期間Ｔａが開始されてから次に出現する書き込み期間Ｔａが開始されるまでの期間と同じである。
【０１９１】
全ての表示期間Ｔｒ１〜Ｔｒ４が終了すると、１つの画像を表示することができる。
【０１９２】
なお表示期間Ｔｒ４が終了すると同時に１フレーム期間が終了し、次のフレーム期間の最初の書き込み期間Ｔａ１が開始され、再び上述した動作を繰り返す。
【０１９３】
本実施例において表示期間の長さはＴｒ１：Ｔｒ２：Ｔｒ３：Ｔｒ４＝２0：２1：２2：２3とすることが必要である。この表示期間の組み合わせで２4階調のうち所望の階調表示を行うことができる。
【０１９４】
１フレーム期間中にスクリーンに光が照射された表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示する階調がきまる。例えば、本実施例の場合、全部の表示期間においてスクリーンに光が照射されたときの、画素が表示する明るさを１００とすると、Ｔｒ１とＴｒ２においてのみスクリーンに光が照射されたときに画素は２０の階調が表現でき、Ｔｒ３においてのみスクリーンに光が照射されたときに画素は２７の階調が表現できる。
【０１９５】
本実施例において、３ビット目、４ビット目のデジタルビデオ信号が画素に書き込まれる書き込み期間Ｔａ３、Ｔａ４は、表示期間Ｔｒ３、Ｔｒ４の長さよりもそれぞれ短いことが肝要である。
【０１９６】
また表示期間（Ｔｒ１〜Ｔｒ４）は、どのような順序で出現させても良い。例えば１フレーム期間中において、Ｔｒ１の次にＴｒ３、Ｔｒ４、Ｔｒ２という順序で表示期間を出現させることも可能である。ただし、消去期間（Ｔｅ１〜Ｔｅ４）が互いに重ならない順序であることが重要である。また表示期間（Ｔｒ１〜Ｔｒ４）も互いに重ならない順序であることが重要である。
【０１９７】
本発明のＤＭＤの時分割階調表示では、従来のＤＭＤの時分割階調表示に比べて、従来のサブフレーム期間に相当する表示期間の長さを短くすることが可能になる。そのため、デジタルビデオ信号を画素へ書き込む速度が従来と同じであっても、画像の階調数をより高くすることが可能になる。
【０１９８】
なお本実施例は、実施例２と組み合わせて実施することが可能である。
【０１９９】
（実施例４）
本実施例では、本発明の第２の構成のＤＭＤにおいて、全ての画素が黒表示を行う非表示期間を設ける駆動方法について、図１１を用いて説明する。なお本実施例のＤＭＤは、図５、図７に示した構造を有する。図１１において、横軸はタイムスケールを示しており縦軸は走査線の位置を示している。
【０２００】
はじめに書き込み期間Ｔａ１において、１ビット目のデジタルビデオ信号が各画素に入力される。なお、本実施例におけるデジタルビデオ信号の画素への入力は、実施の形態の場合と同様に行われるので、ここでは詳しい駆動の仕方について説明を省略する。
【０２０１】
第１アドレス電極１０２ａと第２アドレス電極１０２ｂに、デジタルビデオ信号または反転デジタルビデオ信号がそれぞれ入力されると、デジタルビデオ信号の有する「１」または「０」の情報によって、画素が有するマイクロミラーの基板に対する角度が選択される。基板に対する角度が選択されると、光源からの光はスクリーンに照射されるか、光吸収板に照射されるかが選択される。
【０２０２】
次に書き込み期間Ｔａ１が終了する前に、書き込み期間Ｔａ２が開始される。本実施例において、書き込み期間Ｔａ２には全ての画素が黒表示を行うような情報を有するデジタルの信号（非表示信号）が各画素に入力される。この非表示信号はデジタルビデオ信号とは異なり画像情報を有していない。
【０２０３】
なお本明細書において、画像情報を有するデジタルビデオ信号、反転デジタルビデオ信号及び画像情報を有さない非表示信号は、共にデジタル信号に含まれる。
【０２０４】
非表示信号が各画素に入力されると、全ての画素が黒表示の状態となる。よって表示期間Ｔｒ２において画素は表示を行わない。本明細書において、画像情報を有さない非表示信号によって画素が黒表示の状態となっている期間を、非表示期間と呼ぶ。本実施例において表示期間Ｔｒ２は非表示期間である。
【０２０５】
次に書き込み期間Ｔａ２が終了する前若しくは後に書き込み期間Ｔａ３が開始される。本実施例では書き込み期間Ｔａ２が終了する前に書き込み期間Ｔａ３が開始される。書き込み期間Ｔａ３において、２ビット目のデジタルビデオ信号が各画素に入力される。
【０２０６】
２ビット目のデジタルビデオ信号が各画素に入力されると、非表示期間である表示期間Ｔｒ２が終了し、表示期間Ｔｒ３が開始される。
【０２０７】
上述した動作は、ｎビット目のデジタルビデオ信号が画素に入力され、全ての表示期間（非表示期間も含む）が出現するまで繰り返される。
【０２０８】
全ての表示期間が終了すると１フレーム期間が終了し、１つの画像を表示することができる。出現した非表示期間の数をｊ個とすると、１フレーム期間中に表示期間は（ｎ＋ｊ）個出現することになる。
【０２０９】
そして１フレーム期間終了後は、再び１ビット目のデジタルビデオ信号が画素に入力され表示期間Ｔｒ１となる。そして上述した動作を繰り返す。
【０２１０】
表示期間Ｔｒ１、Ｔｒ２、…、Ｔｒ（ｎ＋ｊ−１）、Ｔｒ（ｎ＋ｊ）は、それぞれ書き込み期間Ｔａ１、Ｔａ２、…、Ｔａ（ｎ＋ｊ−１）、Ｔａ（ｎ＋ｊ）が開始されてから、その次に出現する書き込み期間Ｔａ２、Ｔａ３、…、Ｔａ（ｎ＋ｊ）、Ｔａ１が開始されるまでの期間である。
【０２１１】
また表示期間Ｔｒ１〜Ｔｒ（ｎ＋ｊ）のうち、非表示期間以外の表示期間を短い順に並べた場合に、表示期間の長さの比は、２0：２1：２2：…：２(n-2)：２(n-1)となる。
【０２１２】
この非表示期間以外の表示期間の組み合わせで、２n階調のうち所望の階調表示を行うことができる。１フレーム期間中における白表示の表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。なお本実施例では、非表示期間以外の全ての表示期間において白表示を行った場合、画素の輝度が１００となる。
【０２１３】
また本実施例において、１フレーム期間中で１番長い非表示期間である表示期間を１フレーム期間の最後に設けると、１番長い非表示期間と、その次に出現する表示期間との間にフレーム期間の区切れがあるように人間の目に認識させることができる。これによって、中間表示を行ったときに隣り合うフレーム期間同士で表示期間が隣接することによって起きていた表示むらを、人間の目に認識させずらくすることができる。
【０２１４】
また、任意の書き込み期間が２つ隣の書き込み期間と互いに重ならないように、非表示期間の長さを定めることが重要である。例えば書き込み期間Ｔａｉは、書き込み期間Ｔａ（ｉ＋２）、Ｔａ（ｉ−２）と重ならないようにすることが必要である。
【０２１５】
また隣り合う書き込み期間が重なっている場合、隣り合う書き込み期間の一方において第１走査線を選択し、もう一方の書き込み期間において第２走査線を選択しデジタル信号を書き込む必要がある。しかし隣り合う書き込み期間が重なっていない場合はこれに限らず、それぞれの書き込み期間において共に第１走査線を選択しても良いし、共に第２走査線を選択しても良い。
【０２１６】
本発明は上述した駆動によって、任意のデジタルビデオ信号と次のデジタルビデオ信号の画素への書き込みを並行して行うことが可能になり、表示期間を全ての画素へデジタルビデオ信号を書き込む期間の長さよりも短くすることが可能になる。
【０２１７】
つまり、本発明のＤＭＤの時分割階調表示では、従来のＤＭＤの時分割階調表示に比べて、従来のサブフレーム期間に相当する表示期間の長さを短くすることが可能になる。そのため、デジタルビデオ信号を画素へ書き込む速度が従来と同じであっても、画像の階調数をより高くすることが可能になる。
【０２１８】
（実施例５）
本実施例では、本発明の第２の構成のＤＭＤにおいて、６ビットのデジタルビデオ信号によって表示を行う駆動方法について、図１２を用いて説明する。なお本実施例のＤＭＤは、図５、図７に示した構造を有する。図１２において、横軸はタイムスケールを示しており縦軸は走査線の位置を示している。
【０２１９】
図５に示したＤＭＤにおいて書き込み期間Ｔａ１が開始され、１ビット目のデジタルビデオ信号が各画素に入力される。なお、本実施例におけるデジタルビデオ信号の画素への入力は、実施の形態の場合と同様に行われるので、ここでは詳しい駆動の仕方について説明を省略する。
【０２２０】
第１アドレス電極１０２ａと第２アドレス電極１０２ｂに、デジタルビデオ信号または反転デジタルビデオ信号がそれぞれ入力されると、デジタルビデオ信号の有する「１」または「０」の情報によって、画素が有するマイクロミラーの基板に対する角度が選択される。基板に対する角度が選択されると、光源からの光はスクリーンに照射されるか、光吸収板に照射されるかが選択される。
【０２２１】
一方、書き込み期間Ｔａ１が終了する前または後に書き込み期間Ｔａ２が開始され、２ビット目のデジタルビデオ信号が画素に入力される。そして全ての画素のマイクロミラーの角度が選択され、表示が行われるる。
【０２２２】
全ての画素に２ビット目のデジタルビデオ信号が入力されるまでの期間が書き込み期間Ｔａ２である。
【０２２３】
上記動作は６ビット目のデジタルビデオ信号が画素に入力されるまで繰り返される。なお、各ビットのデジタルビデオ信号によって実際に表示を行う表示期間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔｒ１〜Ｔｒ６は、各ラインの画素にデジタルビデオ信号が入力されてから、次のビットのデジタルビデオ信号が同じ画素に入力されるまでの期間である。特に１ライン目の画素の任意の表示期間Ｔｒは、任意の書き込み期間が開始されてから次に出現する書き込み期間が開始されるまでの期間と同じである。
【０２２４】
全ての表示期間Ｔｒ１〜Ｔｒ６が終了すると、１つの画像を表示することができる。本発明において、１つの画像が表示される期間を１フレーム期間（Ｆ）と呼ぶ。なお本発明の駆動方法において、フレーム期間（Ｆ）は各ラインの画素ごとに異なっている。最後のラインの画素のフレーム期間は、ほぼ書き込み期間Ｔａ１の長さ分だけ、１ライン目の画素のフレーム期間の開始より遅れて開始される。
【０２２５】
なお表示期間Ｔｒ６が終了すると同時に次のフレーム期間の最初の書き込み期間Ｔａ１が開始され、再び上述した動作を繰り返す。
【０２２６】
本発明では表示期間Ｔｒを短い方から順に並べた場合、長さの比が２0：２1：２2：…：２4：２5となることが重要である。この表示期間の組み合わせで２6階調のうち所望の階調表示を行うことができる。
【０２２７】
１フレーム期間中にスクリーンに光が照射された表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示する階調がきまる。例えば、全部の表示期間においてスクリーンに光が照射されたときの、画素が表示する明るさを１００とすると、長さの比が２0と２1に相当する表示期間においてのみスクリーンに光が照射されたときに、画素は１９の階調が表現でき、２2と２4と２5に相当する表示期間においてのみスクリーンに光が照射されたときに、画素は５６の階調が表現できる。
【０２２８】
また、任意の書き込み期間が２つ隣の書き込み期間と互いに重ならないようにすることが重要である。例えば書き込み期間Ｔａｉは、書き込み期間Ｔａ（ｉ＋２）、Ｔａ（ｉ−２）と重ならないようにすることが必要である。
【０２２９】
また本実施例では、連続して出現する書き込み期間において第１走査線１４７ａと第２走査線１４７ｂとを順に選択していったが、必ずしも本発明はこの構成に限定されない。隣り合う書き込み期間が重なっている場合、隣り合う書き込み期間の一方において第１走査線を選択し、もう一方の書き込み期間において第２走査線を選択しデジタル信号を書き込む必要がある。しかし隣り合う書き込み期間が重なっていない場合はこの限りではなく、それぞれの書き込み期間において共に第１走査線を選択しても良いし、共に第２走査線を選択しても良い。
【０２３０】
本発明は上述した駆動によって、任意のデジタルビデオ信号と次のデジタルビデオ信号の画素への書き込みを並行して行うことが可能になり、表示期間を全ての画素へデジタルビデオ信号を書き込む期間の長さよりも短くすることが可能になる。
【０２３１】
つまり、本発明のＤＭＤの時分割階調表示では、従来のＤＭＤの時分割階調表示に比べて、従来のサブフレーム期間に相当する表示期間の長さを短くすることが可能になる。そのため、デジタルビデオ信号を画素へ書き込む速度が従来と同じであっても、画像の階調数をより高くすることが可能になる。
【０２３２】
（実施例６）
本実施例では、本発明の第２の構成のＤＭＤにおいて、１０個の表示期間を用いて８ビットのデジタルビデオ信号により２8階調の表示を行う場合について説明する。なお本実施例のＤＭＤは、図５、図７に示した構造を有する。図１３において、横軸はタイムスケールを示しており縦軸は走査線の位置を示している。
【０２３３】
図５に示したＤＭＤにおいて書き込み期間Ｔａ１が開始され、１ビット目のデジタルビデオ信号が各画素に入力される。なお、本実施例におけるデジタルビデオ信号の画素への入力は、実施の形態の場合と同様に行われるので、ここでは詳しい駆動の仕方について説明を省略する。
【０２３４】
第１アドレス電極１０２ａと第２アドレス電極１０２ｂに、デジタルビデオ信号または反転デジタルビデオ信号がそれぞれ入力されると、デジタルビデオ信号の有する「１」または「０」の情報によって、画素が有するマイクロミラーの基板に対する角度が選択される。基板に対する角度が選択されると、光源からの光はスクリーンに照射されるか、光吸収板に照射されるかが選択される。
【０２３５】
一方、書き込み期間Ｔａ１が終了する前または後に書き込み期間Ｔａ２が開始され、２ビット目のデジタルビデオ信号が画素に入力される。そして全ての画素のマイクロミラーの角度が選択され、表示が行われるる。
【０２３６】
全ての画素に２ビット目のデジタルビデオ信号が入力されるまでの期間が書き込み期間Ｔａ２である。
【０２３７】
上記動作は８ビット目のデジタルビデオ信号が画素に入力されるまで繰り返される。なお、各ビットのデジタルビデオ信号によって実際に表示を行う表示期間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔｒ１〜Ｔｒ１０は、各ラインの画素にデジタルビデオ信号が入力されてから、次のビットのデジタルビデオ信号が同じ画素に入力されるまでの期間である。特に１ライン目の画素の任意の表示期間Ｔｒは、任意の書き込み期間が開始されてから次に出現する書き込み期間が開始されるまでの期間と同じである。
【０２３８】
全ての表示期間Ｔｒ１〜Ｔｒ１０が終了すると、１つの画像を表示することができる。本発明において、１つの画像が表示される期間を１フレーム期間（Ｆ）と呼ぶ。なお本発明の駆動方法において、フレーム期間（Ｆ）は各ラインの画素ごとに異なっている。最後のラインの画素のフレーム期間は、ほぼ書き込み期間Ｔａ１の長さ分だけ、１ライン目の画素のフレーム期間の開始より遅れて開始される。
【０２３９】
なお表示期間Ｔｒ１０が終了すると同時に次のフレーム期間の最初の書き込み期間Ｔａ１が開始され、再び上述した動作を繰り返す。
【０２４０】
なお本実施例において、書き込み期間Ｔａ６、Ｔａ８、Ｔａ１０において画素には、同じビットのデジタルビデオ信号が入力される。本実施例では６ビット目のデジタルビデオ信号が、書き込み期間Ｔａ６、Ｔａ８、Ｔａ１０において画素に入力されている。
【０２４１】
また本実施例では、表示期間Ｔｒ１〜Ｔｒ１０のそれぞれの長さの比を、Ｔｒ９：Ｔｒ７：Ｔｒ５：Ｔｒ３：Ｔｒ１：Ｔｒ２：Ｔｒ４：（Ｔｒ６＋Ｔｒ８＋Ｔｒ１０）＝２0：２1：２2：２3：２4：２5：２6：２7とする。なお表示期間の長さの比はこの順序に限られない。表示期間Ｔｒ１〜Ｔｒｎを短い順に並べた場合に、それぞれの長さの比が２0：２1：…：２4：２7となっていれば良い。
【０２４２】
よって本実施例では、Ｔｒ６、Ｔｒ８、Ｔｒ１０の３つの表示期間が１つの表示期間として機能することで、２8階調の表示を行う。そして表示期間Ｔｒ１〜Ｔｒ１０の組み合わせで２8階調のうち所望の階調表示を行うことができる。
【０２４３】
１フレーム期間中にスクリーンに光が照射された表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示する階調がきまる。例えば、全部の表示期間においてスクリーンに光が照射されたときの、画素が表示する明るさを１００とすると、長さの比が２0と２1に相当する表示期間においてのみスクリーンに光が照射されたときに、画素は１９の階調が表現でき、２2と２4と２5と２7と２9に相当する表示期間においてのみスクリーンに光が照射されたときに、画素は５５の階調が表現できる。
【０２４４】
また、任意の書き込み期間が２つ隣の書き込み期間と互いに重ならないようにすることが重要である。例えば書き込み期間Ｔａｉは、書き込み期間Ｔａ（ｉ＋２）、Ｔａ（ｉ−２）と重ならないようにすることが必要である。
【０２４５】
また本実施例では、連続して出現する書き込み期間において第１走査線１４７ａと第２走査線１４７ｂとを順に選択していったが、必ずしも本発明はこの構成に限定されない。隣り合う書き込み期間が重なっている場合、隣り合う書き込み期間の一方において第１走査線を選択し、もう一方の書き込み期間において第２走査線を選択しデジタル信号を書き込む必要がある。しかし隣り合う書き込み期間が重なっていない場合はこの限りではなく、それぞれの書き込み期間において共に第１走査線を選択しても良いし、共に第２走査線を選択しても良い。
【０２４６】
本発明は上述した駆動によって、任意のデジタルビデオ信号と次のデジタルビデオ信号の画素への書き込みを並行して行うことが可能になり、表示期間を全ての画素へデジタルビデオ信号を書き込む期間の長さよりも短くすることが可能になる。
【０２４７】
（実施例７）
本実施例では、本発明の第２の構成のＤＭＤにおいて、７個の表示期間を用いて６ビットのデジタルビデオ信号により２6階調の表示を行う場合について説明する。なお本実施例のＤＭＤは、図５、図７に示した構造を有する。図１４において、横軸はタイムスケールを示しており縦軸は走査線の位置を示している。
【０２４８】
はじめに書き込み期間Ｔａ１において、１ビット目のデジタルビデオ信号が各画素に入力される。なお、本実施例におけるデジタルビデオ信号の画素への入力は、実施の形態の場合と同様に行われるので、ここでは詳しい駆動の仕方について説明を省略する。
【０２４９】
第１アドレス電極１０２ａと第２アドレス電極１０２ｂに、デジタルビデオ信号または反転デジタルビデオ信号がそれぞれ入力されると、デジタルビデオ信号の有する「１」または「０」の情報によって、画素が有するマイクロミラーの基板に対する角度が選択される。基板に対する角度が選択されると、光源からの光はスクリーンに照射されるか、光吸収板に照射されるかが選択される。
【０２５０】
一方、書き込み期間Ｔａ１が終了する前または後に書き込み期間Ｔａ２が開始され、２ビット目のデジタルビデオ信号が画素に入力される。そして全ての画素のマイクロミラーの角度が選択され、表示が行われるる。
【０２５１】
全ての画素に２ビット目のデジタルビデオ信号が入力されるまでの期間が書き込み期間Ｔａ２である。２ビット目のデジタルビデオ信号が画素に入力されると該画素において表示が行われる。
【０２５２】
上記動作は６ビット目のデジタルビデオ信号が画素に入力されるまで繰り返される。なお、各ビットのデジタルビデオ信号によって実際に表示を行う表示期間Ｔｒは、各ラインの画素ごとに異なる。表示期間Ｔｒ１〜Ｔｒ６は、各ラインの画素にデジタルビデオ信号が入力されてから、次のビットのデジタルビデオ信号が同じ画素に入力されるまでの期間である。特に１ライン目の画素の任意の表示期間Ｔｒは、任意の書き込み期間が開始されてから次に出現する書き込み期間が開始されるまでの期間と同じである。
【０２５３】
次に書き込み期間Ｔａ６が終了する前に、書き込み期間Ｔａ７が開始される。本実施例において、書き込み期間Ｔａ７には全ての画素が黒表示を行うような情報を有するデジタルの信号（非表示信号）が各画素に入力される。この非表示信号はデジタルビデオ信号とは異なり画像情報を有していない。
【０２５４】
非表示信号が各画素に入力されると、全ての画素が黒表示の状態となる。よって表示期間Ｔｒ７において画素は表示を行わない。本実施例において表示期間Ｔｒ７は非表示期間である。
【０２５５】
次に書き込み期間Ｔａ７が終了する前若しくは後に、次のフレーム期間の最初の書き込み期間である書き込み期間Ｔａ１が開始される。次のフレーム期間のＴａ１が開始されると同時に表示期間Ｔｒ７は終了し、１フレーム期間が終了する。
【０２５６】
全ての表示期間が終了すると１フレーム期間が終了し、１つの画像を表示することができる。出現した非表示期間の数は１個なので、１フレーム期間中に表示期間は７個出現することになる。
【０２５７】
そして１フレーム期間終了後は、再び１ビット目のデジタルビデオ信号が画素に入力され表示期間Ｔｒ１となる。そして上述した動作を繰り返す。
【０２５８】
表示期間Ｔｒ１、Ｔｒ２、…、Ｔｒ６、Ｔｒ７は、それぞれ書き込み期間Ｔａ１、Ｔａ２、…、Ｔａ６、Ｔａ７において画素にデジタル信号が書き込まれてから、次に出現する書き込み期間Ｔａ２、Ｔａ３、…、Ｔａ（ｎ＋ｊ）、Ｔａ１において再び該画素にデジタル信号が書き込まれるまでの期間である。
【０２５９】
また表示期間Ｔｒ１〜Ｔｒ７のうち、非表示期間以外の表示期間Ｔｒ１〜Ｔｒ６を短い順に並べた場合に、表示期間の長さの比は、２0：２1：２2：…：２4：２5となる。
【０２６０】
この非表示期間以外の表示期間の組み合わせで、２6階調のうち所望の階調表示を行うことができる。１フレーム期間中における白表示の表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。なお本実施例では、非表示期間以外の全ての表示期間において白表示を行った場合、画素の輝度が１００となる。
【０２６１】
例えば、全部の表示期間においてスクリーンに光が照射されたときの、画素が表示する明るさを１００とすると、長さの比が２0に相当する表示期間においてのみスクリーンに光が照射されたときに、画素は１３の階調が表現でき、２2と２4と２5に相当する表示期間においてのみスクリーンに光が照射されたときに、画素は７８の階調が表現できる。
【０２６２】
また本実施例において、１フレーム期間中で１番長い非表示期間である表示期間を１フレーム期間の最後に設けることで、１番長い非表示期間と、その次に出現する表示期間との間にフレーム期間の区切れがあるように人間の目に認識させることができる。これによって、中間表示を行ったときに隣り合うフレーム期間同士で表示期間が隣接することによって起きていた表示むらを、人間の目に認識させずらくすることができる。
【０２６３】
また、任意の書き込み期間が２つ隣の書き込み期間と互いに重ならないように、非表示期間の長さを定めることが重要である。例えば書き込み期間Ｔａｉは、書き込み期間Ｔａ（ｉ＋２）、Ｔａ（ｉ−２）と重ならないようにすることが必要である。
【０２６４】
また隣り合う書き込み期間が重なっている場合、隣り合う書き込み期間の一方において第１走査線を選択し、もう一方の書き込み期間において第２走査線を選択しデジタル信号を書き込む必要がある。しかし隣り合う書き込み期間が重なっていない場合はこれに限らず、それぞれの書き込み期間において共に第１走査線を選択しても良いし、共に第２走査線を選択しても良い。
【０２６５】
本発明は上述した駆動によって、任意のデジタルビデオ信号と次のデジタルビデオ信号の画素への書き込みを並行して行うことが可能になり、表示期間を全ての画素へデジタルビデオ信号を書き込む期間の長さよりも短くすることが可能になる。
【０２６６】
つまり、本発明のＤＭＤの時分割階調表示では、従来のＤＭＤの時分割階調表示に比べて、従来のサブフレーム期間に相当する表示期間の長さを短くすることが可能になる。そのため、デジタルビデオ信号を画素へ書き込む速度が従来と同じであっても、画像の階調数をより高くすることが可能になる。
（実施例８）
本実施例では、本発明のＤＭＤの画素の詳しい構成について説明する。
【０２６７】
図１５に本発明で用いられるＤＭＤのがその一例を示す。１０４はマイクロミラーであり、マイクロミラー支持ポスト１２２によりヨーク１２３の支持ポスト接続部１２４に接続されている。
【０２６８】
ヨーク１２３はヒンジ１０５に保持されている。またヒンジ１０５はポストキャップ１２５に保持されている。ポストキャップ１２５はヒンジ支持ポスト１０６によってバイアスバス１２９のヒンジ支持ポスト接続部１２８に接続されている。バイアスバス１２９は着地サイト１０３を有している。着地サイト１０３は絶縁性を有しているか、マイクロミラー１０４と同じ電位に保たれている。
【０２６９】
１０２ａは第１アドレス電極であり、１０２ｂは第２アドレス電極である。第１アドレス電極１０２ａは電極支持ポスト１３０によって、第１アドレス電極パッド１２６ａの電極支持ポスト接続部１３１に接続されている。また第２アドレス電極１０２ｂも電極支持ポスト１３０によって、第２アドレス電極パッド１２６ｂの電極支持ポスト接続部１３１に接続されている。
【０２７０】
第１接続部１２７ａから第１アドレス電極パッド１２６ａに入力されるデジタル信号は、第１アドレス電極１０２ａに入力される。第２接続部１２７ｂから第２アドレス電極パッド１２６ｂに入力されるデジタル信号は、第２アドレス電極１０２ｂに入力される。
【０２７１】
第１アドレス電極１０２ａと第２アドレス電極１０２ｂにデジタル信号が入力されることによって、マイクロミラー１０４が傾き、白表示または黒表示が選択される。マイクロミラー１０４が傾くことで、ヨーク片１３２の一部が着地サイト１０３に接触しても良い。
【０２７２】
本実施例は、実施例１〜７と自由に組み合わせて実施することが可能である。
【０２７３】
（実施例９）
本実施例では、本発明において用いられるＳＲＡＭの構造について説明する。
【０２７４】
図１６にＳＲＡＭの回路図の一例を示す。ＳＲＡＭはｐチャネル型トランジスタとｎチャネル型トランジスタを２つづつ有しており、ｐチャネル型トランジスタのソース領域は高電圧側の電源Ｖｄｄｈに、ｎチャネル型トランジスタのソース領域は低電圧側の電源Ｖｓｓに、それぞれ接続されている。１つのｐチャネル型トランジスタと１つのｎチャネル型トランジスタとが対になっており、１つのＳＲＡＭの中にｐチャネル型トランジスタとｎチャネル型トランジスタとの対が２組存在することになる。
【０２７５】
対になったｐチャネル型トランジスタとｎチャネル型トランジスタは、そのドレイン領域が互いに接続されている。また対になったｐチャネル型トランジスタとｎチャネル型トランジスタは、そのゲート電極が互いに接続されている。そして互いに一方の対のｐチャネル型及びｎチャネル型トランジスタのドレイン領域が、もう一方の対のｐチャネル型及びｎチャネル型トランジスタのゲート電極と同じ電位に保たれている。そして一方の対のｐチャネル型及びｎチャネル型トランジスタのドレイン領域は入力端子（Ｖｉｎ）に接続されており、もう一方の対のｐチャネル型及びｎチャネル型トランジスタのドレイン領域は出力端子（Ｖｏｕｔ）に接続されている。
【０２７６】
ＳＲＡＭはＶｉｎにおける電位と、Ｖｏｕｔにおける電位とが、グラウンドを基準として反転する。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄｄｈ相当のＨｉの信号となる。
【０２７７】
次に、本発明で用いられるＳＲＡＭの、図１６とは異なる構成について説明する。
【０２７８】
図１７（Ａ）に本実施例のＳＲＡＭの等価回路図を示す。ＳＲＡＭはｐチャネル型トランジスタと抵抗とを２つづつ有している。１つのｐチャネル型トランジスタと１つの抵抗とが対になっており、１つのＳＲＡＭの中にｐチャネル型トランジスタと抵抗との対が２組存在することになる。そして、ｐチャネル型トランジスタのソース領域は高電圧側の電源Ｖｄｄｈに、ドレイン領域は抵抗を介して低電圧側の電源Ｖｓｓにそれぞれ接続されている。
【０２７９】
ｐチャネル型トランジスタのドレイン領域は、互いに他のｐチャネル型トランジスタのゲート電極と同じ電位に保たれている。そして一方のｐチャネル型トランジスタのドレイン領域は入力端子（Ｖｉｎ）に接続されており、もう一方のｐチャネル型トランジスタのドレイン領域は出力端子（Ｖｏｕｔ）に接続されている。
【０２８０】
ＳＲＡＭはＶｉｎにおける電位と、Ｖｏｕｔにおける電位とが、グラウンドを基準として反転する。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄｄｈ相当のＨｉの信号となる。
【０２８１】
本実施例のＳＲＡＭは、抵抗をｐチャネル型トランジスタと同時に形成することが可能なので、ｎチャネル型トランジスタを形成する必要がなく、図１６で示したＳＲＡＭに比べて行程数を削減することができる。
【０２８２】
図１７（Ｂ）に本実施例のＳＲＡＭの等価回路図を示す。ＳＲＡＭはｎチャネル型トランジスタと抵抗とを２つづつ有している。１つのｎチャネル型トランジスタと１つの抵抗とが対になっており、１つのＳＲＡＭの中にｎチャネル型トランジスタと抵抗との対が２組存在することになる。そして、ｎチャネル型トランジスタのドレイン領域は高電圧側の電源Ｖｄｄｈに、ソース領域は抵抗を介して低電圧側の電源Ｖｓｓにそれぞれ接続されている。
【０２８３】
ｎチャネル型トランジスタのドレイン領域は、互いに他のｎチャネル型トランジスタのゲート電極と同じ電位に保たれている。そして一方のｎチャネル型トランジスタのドレイン領域は入力端子（Ｖｉｎ）に接続されており、もう一方のｎチャネル型トランジスタのドレイン領域は出力端子（Ｖｏｕｔ）に接続されている。
【０２８４】
ＳＲＡＭはＶｉｎにおける電位と、Ｖｏｕｔにおける電位とが、グラウンドを基準として反転する。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄｄｈ相当のＨｉの信号となる。
【０２８５】
本実施例のＳＲＡＭは、抵抗をｎチャネル型トランジスタと同時に形成することが可能なので、ｐチャネル型トランジスタを形成する必要がなく、図１６で示したＳＲＡＭに比べて行程数を削減することができる。
【０２８６】
なお本発明で用いることが可能なＳＲＡＭは、上記構成に限定されない。Ｖｉｎにおける電位と、Ｖｏｕｔにおける電位とが、グラウンドを基準として反転するような構成を有していれば、どのようなＳＲＡＭでも用いることが可能である。
【０２８７】
本実施例は、実施例１〜８と自由に組み合わせて実施することが可能である。
【０２８８】
（実施例１０）
本実施例では、本発明のＤＭＤを用いたプロジェクター（ＤＬＰ）について説明する。
【０２８９】
図１８（Ａ）に示すのは、ＤＭＤを１つだけ用いた、１チップ方式のプロジェクターの概略図である。光源８０１、コンデンサレンズ８０２、８０３、回転カラーホイール８０４、ＤＭＤ８０５、投射レンズ８０６、光吸収板８０７、スクリーン８０８が図１８（Ａ）に示すように設けられている。
【０２９０】
ＤＭＤ８０５は、入力されたデジタルビデオ信号が有する情報によって、光源８０１から発せられる光を、スクリーン８０８または光吸収板８０７に照射する。
【０２９１】
図１８（Ｂ）は回転カラーホイール８０４の構成を示す図であり、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色のカラーフィルターを有している。Ｒ（赤）の画像と、Ｇ（緑）の画像と、Ｂ（青）の画像とを連続してスクリーン８０８上に投影し、１つのカラー画像を形成している。
【０２９２】
図１８（Ｃ）は回転カラーホイール８０４の図１８（Ｂ）とは異なる構成を示す図であり、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（透明）の３色のカラーフィルターを有している。Ｒ（赤）の画像と、Ｇ（緑）の画像と、Ｂ（青）の画像とを連続してスクリーン８０８上に投影し、１つのカラー画像を形成している。図１８（Ｃ）に示す回転カラーホイールは、図１８（Ｂ）に示す回転カラーホイールと異なりＷ（透明）のカラーフィルターを有している。この透明のカラーフィルターを設けることで、図１８（Ｂ）に示す回転カラーホイールよりも輝度を約３７％上げることが可能になる。
【０２９３】
１チップ方式のプロジェクターは、ＤＭＤの数は１つで済むため、ＤＬＰのコストを抑えることができる。
【０２９４】
次に、ＤＭＤを２つ用いた、２チップ方式のプロジェクターの概略図を図１９（Ａ）に示す。光源８１１、コンデンサレンズ８１２、回転カラーホイール８１３、赤用ＤＭＤ８１４、青・緑用ＤＭＤ８１５、色分解／色結合プリズム８１６、投射レンズ８１７、スクリーン８１８が図１９（Ａ）に示すように設けられている。
【０２９５】
なお図１９（Ａ）では光吸収板を図示しなかったが、赤用ＤＭＤ８１４と青・緑用ＤＭＤ８１５のそれぞれについて、光吸収板を設けている。赤用ＤＭＤ８１４と青・緑用ＤＭＤ８１５は、入力されたデジタルビデオ信号が有する情報によって、光源８１１から発せられる光を、スクリーン８１８または光吸収板に照射する。
【０２９６】
回転カラーホイール８１３は、マゼンダ、イエローのカラーフィルターを有している。
【０２９７】
光源８１１からの光は常に回転カラーホイール８１３を通過している。回転カラーホイール８１３を通過した光のうち、赤色の光は色分解／色結合プリズム８１６によって分離され、赤用ＤＭＤ８１４に照射されている。赤用ＤＭＤ８１４において反射した光のうち、画像の形成に用いられる光は投射レンズ８１７に入射する。このように赤色の画像については、１フレーム期間を用いて時分割階調表示を行っている。
【０２９８】
また、青色と緑色の光は、それぞれマゼンダとイエローのカラーフィルターによって分離され、色分解／色結合プリズム８１６によって青色、緑色用ＤＭＤ８１５に送られる。そしてそれぞれの色について、１フレーム期間の半分の期間を用いて時分割階調表示を行っている。
【０２９９】
次に、ＤＭＤを３つ用いた、３チップ方式のプロジェクターの概略図を図１９（Ｂ）に示す。光源８２１、コンデンサレンズ８２２、緑用ＤＭＤ８２３、赤用ＤＭＤ８２４、青用ＤＭＤ８２５、色分解／色結合プリズム８２６、投射レンズ８２７、スクリーン８２８が図１９（Ｂ）に示すように設けられている。
【０３００】
なお図１９（Ｂ）では光吸収板を図示しなかったが、緑用ＤＭＤ８２３、赤用ＤＭＤ８２４、青用ＤＭＤ８２５のそれぞれについて光吸収板を設けている。緑用ＤＭＤ８２３、赤用ＤＭＤ８２４、青用ＤＭＤ８２５は、入力されたデジタルビデオ信号が有する情報によって、光源８２１から発せられる光を、スクリーン８２８または光吸収板に照射する。
【０３０１】
３チップ方式のプロジェクターの場合、光源８２１からの光をＲＧＢそれぞれ専用のＤＭＤで反射させ、投射レンズで加法混色してカラー画像を表示する。この方式は、高画質で高効率であり、主にハイエンドプロジェクターに用いられる。
【０３０２】
なお、本発明のＤＭＤは、プロジェクターだけではなく、プリンター、複写機またはその他の電子機器に用いることが可能である。
【０３０３】
本実施例は、実施例１〜９と自由に組み合わせて実施することが可能である。
【０３０４】
【発明の効果】
本発明のＤＭＤでは、従来のＤＭＤの時分割階調表示に比べて、従来のサブフレーム期間に相当する表示期間の長さを短くすることが可能になる。そのため、デジタルビデオ信号を画素へ書き込む速度が従来と同じであっても、画像の階調数をより高くすることが可能になる。
【図面の簡単な説明】
【図１】  本発明の第１の構成のＤＭＤの駆動方法を簡単に示す図。
【図２】  本発明の第２の構成のＤＭＤの駆動方法を簡単に示す図。
【図３】  本発明の第１の構成のＤＭＤの画素部と駆動回路を示す図。
【図４】  本発明の第１の構成のＤＭＤの駆動方法を示す図。
【図５】  本発明の第２の構成のＤＭＤの画素部と駆動回路を示す図。
【図６】  本発明の第２の構成のＤＭＤの駆動方法を示す図。
【図７】  本発明のＤＭＤのマイクロミラーの駆動を示す図。
【図８】  本発明の第１の構成のＤＭＤの駆動方法を示す図。
【図９】  本発明の第１の構成のＤＭＤの駆動方法を示す図。
【図１０】  本発明の第１の構成のＤＭＤの駆動方法を示す図。
【図１１】  本発明の第２の構成のＤＭＤの駆動方法を示す図。
【図１２】  本発明の第２の構成のＤＭＤの駆動方法を示す図。
【図１３】  本発明の第２の構成のＤＭＤの駆動方法を示す図。
【図１４】  本発明の第２の構成のＤＭＤの駆動方法を示す図。
【図１５】  本発明のＤＭＤの構成を示す図。
【図１６】  ＳＲＡＭの等価回路図。
【図１７】  ＳＲＡＭの等価回路図。
【図１８】  本発明のＤＭＤを有するＤＬＰ及び回転カラーホイールの図。
【図１９】  本発明のＤＭＤを有するＤＬＰの図。
【図２０】  ＤＭＤの構成を簡単に示した図。
【図２１】  従来のＤＭＤの画素部と駆動回路を示す図。
【図２２】  従来のＤＭＤの駆動方法を簡単に示す図。
【図２３】  従来のＤＭＤの駆動方法の問題点を説明するための図。
【図１】
0004801289.tif 000002
【図２】
0004801289.tif 000003
【図３】
0004801289.tif 000004
【図４】
0004801289.tif 000005
【図５】
0004801289.tif 000006
【図６】
0004801289.tif 000007
【図７】
0004801289.tif 000008
【図８】
0004801289.tif 000009
【図９】
0004801289.tif 000010
【図１０】
0004801289.tif 000011
【図１１】
0004801289.tif 000012
【図１２】
0004801289.tif 000013
【図１３】
0004801289.tif 000014
【図１４】
0004801289.tif 000015
【図１５】
0004801289.tif 000016
【図１６】
0004801289.tif 000017
【図１７】
0004801289.tif 000018
【図１８】
0004801289.tif 000019
【図１９】
0004801289.tif 000020
【図２０】
0004801289.tif 000021
【図２１】
0004801289.tif 000022
【図２２】
0004801289.tif 000023
【図２３】
0004801289.tif 000024