(57)【特許請求の範囲】
【請求項１】
並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングする複数のＡＤコンバータが出力するデジタル信号を補正するアナログデジタル変換装置であって、
前記複数のＡＤコンバータと対応して設けられ、それぞれ対応する前記ＡＤコンバータが出力する前記デジタルデータの各データ間に、データ値０のデータを予め定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成し、前記デジタル信号を生成する合成部と、
前記複数のＡＤコンバータと対応して設けられ、前記合成部が生成する前記デジタル信号が、前記複数のＡＤコンバータの周波数特性が同一である場合に得られる前記デジタル信号となるように、それぞれの前記ＡＤコンバータの前記周波数特性に基づくフィルタ係数を有し、対応する前記ゼロ挿入データを通過させて前記合成部に供給する複数のフィルタ部と
を備えるアナログデジタル変換装置。
【請求項２】
前記データ挿入部は、それぞれの前記デジタルデータの各データ間に、データ値０のデータを前記所定位相毎に挿入する
請求項１に記載のアナログデジタル変換装置。
【請求項３】
それぞれの前記フィルタ部は、それぞれの前記ゼロ挿入データを周波数領域の信号に変換して合成した場合に、前記複数のＡＤコンバータの前記周波数特性により生じるスプリアス成分が打ち消し合うように、対応する前記周波数領域の信号に乗算するべき周波数領域の第１補正係数に基づく前記フィルタ係数を有する
請求項１に記載のアナログデジタル変換装置。
【請求項４】
それぞれの前記フィルタ部は、前記デジタル信号の周波数帯域を前記ＡＤコンバータの個数に応じて分割したそれぞれの分割帯域毎に定まる前記第１補正係数をフーリエ逆変換した前記フィルタ係数を有する
請求項３に記載のアナログデジタル変換装置。
【請求項５】
それぞれの前記フィルタ部は、前記第１補正係数を乗算することにより生じる、前記周波数領域の信号の位相誤差を補正するための第２の補正係数に更に基づく前記フィルタ係数を有する
請求項３に記載のアナログデジタル変換装置。
【請求項６】
前記デジタル信号の周波数帯域を前記ＡＤコンバータの個数に応じて分割したそれぞれの分割帯域毎にそれぞれ定まる、前記第1の補正係数と前記第２の補正係数とを乗算した係数を、フーリエ逆変換した前記フィルタ係数を有する
請求項５に記載のアナログデジタル変換装置。
【請求項７】
それぞれの前記フィルタ部は、前記第1の補正係数と前記第２の補正係数とを乗算してフーリエ逆変換した係数に、予め定められた窓関数をかけた前記フィルタ係数を有する
請求項６に記載のアナログデジタル変換装置。
【請求項８】
それぞれの前記フィルタ部の前記フィルタ係数を、周波数領域の周波数特性に変換するフーリエ変換部と、
それぞれの前記フィルタ部の前記周波数特性と、予め与えられる基準周波数特性とを比較して二乗誤差を算出する誤差算出部と、
前記二乗誤差が予め定められた範囲内に無い場合、当該周波数特性に対応する前記フィルタ係数における、前記窓関数の周波数軸における幅を調整する調整部と
を更に備える請求項７に記載のアナログデジタル変換装置。
【請求項９】
それぞれの前記フィルタ部の前記フィルタ係数を、周波数領域の周波数特性に変換するフーリエ変換部と、
それぞれの前記フィルタ部の前記周波数特性と、予め与えられる基準周波数特性とを比較して二乗誤差を算出する誤差算出部と、
前記二乗誤差が予め定められた範囲内に無い場合、当該周波数特性に対応する前記フィルタ係数における、前記窓関数の形状を調整する調整部と
を更に備える請求項７に記載のアナログデジタル変換装置。
【請求項１０】
前記ゼロ挿入部、及び前記ゼロ挿入部に対応する前記フィルタ部として機能する、ポリフェーズ構成を有するフィルタを、前記フィルタ部毎に備える請求項１に記載のアナログデジタル変換装置。
【請求項１１】
前記複数のＡＤコンバータに対応して設けられ、対応する前記フィルタ部が出力する前記ゼロ挿入データをダウンサンプリングして、前記合成部に供給する複数のダウンサンプラを更に備える
請求項１に記載のアナログデジタル変換装置。
【請求項１２】
前記フィルタ部、及び前記フィルタ部に対応する前記ダウンサンプラとして機能する、ポリフェーズ構成を有するフィルタを、前記フィルタ部毎に備える請求項１１に記載のアナログデジタル変換装置。
【請求項１３】
並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングする複数のＡＤコンバータが出力するデジタル信号を補正するアナログデジタル変換装置であって、
前記複数のＡＤコンバータのうち、所定の基準ＡＤコンバータ以外の前記ＡＤコンバータに対応して設けられ、それぞれ対応する前記ＡＤコンバータが出力する前記デジタルデータの各データ間に、データ値０のデータを予め定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成する合成部と、
前記複数のＡＤコンバータのうち、前記基準ＡＤコンバータ以外の前記ＡＤコンバータに対応して設けられ、それぞれの前記ゼロ挿入データを周波数領域の信号に変換して合成した場合に、前記複数のＡＤコンバータの前記周波数特性により生じるスプリアス成分が打ち消し合うように、対応する前記周波数領域の信号に乗算するべき周波数領域の第１補正係数に基づくフィルタ係数を有し、対応する前記ゼロ挿入データを通過させて前記合成部に供給する複数の第１フィルタ部と、
前記第１補正係数を乗算することにより生じる、前記周波数領域の信号の位相誤差を補正するための第２の補正係数に基づくフィルタ係数を有し、前記合成部が出力するデータを通過させ、前記デジタル信号を生成する第２フィルタ部と
を備えるアナログデジタル変換装置。
【請求項１４】
並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングする複数のＡＤコンバータが出力するデジタル信号を補正するアナログデジタル変換装置を機能させるプログラムであって、
前記アナログデジタル変換装置を、
前記複数のＡＤコンバータと対応して設けられ、それぞれ対応する前記ＡＤコンバータが出力する前記デジタルデータの各データ間に、データ値０のデータを予め定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成し、前記デジタル信号を生成する合成部と、
前記複数のＡＤコンバータと対応して設けられ、前記合成部が生成する前記デジタル信号が、前記複数のＡＤコンバータの周波数特性が同一である場合に得られる前記デジタル信号となるように、それぞれの前記ＡＤコンバータの前記周波数特性に基づくフィルタ係数を有し、対応する前記ゼロ挿入データを通過させて前記合成部に供給する複数のフィルタ部と
して機能させるプログラム。
【請求項１５】
並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングする複数のＡＤコンバータが出力するデジタル信号を補正するアナログデジタル変換装置を機能させるプログラムであって、
前記アナログデジタル変換装置を、
前記複数のＡＤコンバータと対応して設けられ、それぞれ対応する前記ＡＤコンバータが出力する前記デジタルデータの各データ間に、データ値０のデータを予め定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成する合成部と、
前記複数のＡＤコンバータのうち、所定の基準ＡＤコンバータ以外の前記ＡＤコンバータに対応して設けられ、それぞれの前記ゼロ挿入データを周波数領域の信号に変換して合成した場合に、前記複数のＡＤコンバータの前記周波数特性により生じるスプリアス成分が打ち消し合うように、対応する前記周波数領域の信号に乗算するべき周波数領域の第１補正係数に基づくフィルタ係数を有し、対応する前記ゼロ挿入データを通過させて前記合成部に供給する複数の第１フィルタ部と、
前記第１補正係数を乗算することにより生じる、前記周波数領域の信号の位相誤差を補正するための第２の補正係数に基づくフィルタ係数を有し、前記合成部が出力するデータを通過させ、前記デジタル信号を生成する第２フィルタ部と
して機能させるプログラム。
【請求項１６】
並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングする複数のＡＤコンバータが出力するデジタル信号を補正するアナログデジタル変換装置であって、
前記複数のＡＤコンバータのうち、所定の基準ＡＤコンバータ以外の前記ＡＤコンバータに対応して設けられ、それぞれ対応する前記ＡＤコンバータが出力する前記デジタルデータの各データ間に、データ値０のデータを予め定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成する合成部と、
前記複数のＡＤコンバータのうち、前記基準ＡＤコンバータ以外の前記ＡＤコンバータに対応して設けられ、それぞれの前記ゼロ挿入データを周波数領域の信号に変換して合成した場合に、前記複数のＡＤコンバータの前記周波数特性により生じるスプリアス成分が打ち消し合うように、対応する前記周波数領域の信号に乗算するべき周波数領域の第１補正係数に基づくフィルタ係数を有し、対応する前記ゼロ挿入データを通過させて前記合成部に供給する複数の第１フィルタ部と、
前記第１補正係数を乗算することにより生じる、前記周波数領域の信号の位相誤差を補正するための第２の補正係数に基づくフィルタ係数を有し、前記合成部が出力するデータを通過させ、前記デジタル信号を生成する第２フィルタ部と
を備えるアナログデジタル変換装置。
【請求項１７】
並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングする複数のＡＤコンバータが出力するデジタル信号を補正するアナログデジタル変換装置を機能させるプログラムを格納した記録媒体であって、
前記アナログデジタル変換装置を、
前記複数のＡＤコンバータと対応して設けられ、それぞれ対応する前記ＡＤコンバータが出力する前記デジタルデータの各データ間に、データ値０のデータを予め定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成し、前記デジタル信号を生成する合成部と、
前記複数のＡＤコンバータと対応して設けられ、前記合成部が生成する前記デジタル信号が、前記複数のＡＤコンバータの周波数特性が同一である場合に得られる前記デジタル信号となるように、それぞれの前記ＡＤコンバータの前記周波数特性に基づくフィルタ係数を有し、対応する前記ゼロ挿入データを通過させて前記合成部に供給する複数のフィルタ部と
して機能させるプログラムを格納した記録媒体。
【請求項１８】
並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングする複数のＡＤコンバータが出力するデジタル信号を補正するアナログデジタル変換装置を機能させるプログラムを格納した記録媒体であって、
前記アナログデジタル変換装置を、
前記複数のＡＤコンバータと対応して設けられ、それぞれ対応する前記ＡＤコンバータが出力する前記デジタルデータの各データ間に、データ値０のデータを予め定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成する合成部と、
前記複数のＡＤコンバータのうち、所定の基準ＡＤコンバータ以外の前記ＡＤコンバータに対応して設けられ、それぞれの前記ゼロ挿入データを周波数領域の信号に変換して合成した場合に、前記複数のＡＤコンバータの前記周波数特性により生じるスプリアス成分が打ち消し合うように、対応する前記周波数領域の信号に乗算するべき周波数領域の第１補正係数に基づくフィルタ係数を有し、対応する前記ゼロ挿入データを通過させて前記合成部に供給する複数の第１フィルタ部と、
前記第１補正係数を乗算することにより生じる、前記周波数領域の信号の位相誤差を補正するための第２の補正係数に基づくフィルタ係数を有し、前記合成部が出力するデータを通過させ、前記デジタル信号を生成する第２フィルタ部と
して機能させるプログラムを格納した記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をデジタル信号に変換するアナログデジタル変換方法、及びアナログデジタル変換装置、及びアナログデジタル変換装置を機能させるプログラムに関する。本出願は、下記の米国出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
出願番号１１／１３７，８６２      出願日  ２００５年５月２５日
【背景技術】
【０００２】
従来、アナログ信号をデジタル信号に変換する場合に、見かけ上のサンプリングレートを高くするために、Ｎ個のアナログデジタルコンバータ（以下ＡＤＣ）を用いるＮ相（ｗａｙ）のインターリーブ・アナログデジタル変換方式が知られている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上述したようなインターリーブ・アナログデジタル変換方式において、それぞれのＡＤＣに与えられるサンプリングクロックの位相や、それぞれのＡＤＣの周波数特性に誤差が生じている場合、精度よくデジタル信号の周波数スペクトルを算出することができない。【０００４】
例えば、それぞれのＡＤＣに与えられるサンプリングクロックの位相は、所定位相ずつ異なる必要があるが、それぞれのサンプリングクロックの位相を正確に所定位相ずつずらすことは困難である。また、正確な位相でサンプリングクロックをそれぞれのＡＤＣに与えた場合であっても、ＡＤＣの周波数特性が理想的でなければ、それぞれのＡＤＣにおけるサンプリングタイミングやゲインにバラツキが生じ、デジタル信号の周波数スペクトルを精度よく算出することが困難である。【０００５】
そこで本発明は、上記の課題を解決することのできるアナログデジタル変換装置、プログラム、及び記録媒体を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の第１の形態においては、並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングする複数のＡＤコンバータが出力するデジタル信号を補正するアナログデジタル変換装置であって、所定位相ずつ異なるタイミングで、アナログ信号をデジタルデータに変換する複数のＡＤコンバータと、複数のＡＤコンバータと対応して設けられ、それぞれ対応するＡＤコンバータが出力するデジタルデータの各データ間に、データ値０のデータを予め定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、それぞれのゼロ挿入データを合成し、デジタル信号を生成する合成部と、複数のＡＤコンバータと対応して設けられ、合成部が生成するデジタル信号が、複数のＡＤコンバータの周波数特性が同一である場合に得られるデジタル信号となるように、それぞれのＡＤコンバータの周波数特性に基づくフィルタ係数を有し、対応するゼロ挿入データを通過させて合成部に供給する複数のフィルタ部とを備えるアナログデジタル変換装置を提供する。【０００７】
データ挿入部は、それぞれのデジタルデータの各データ間に、データ値０のデータを所定位相毎に挿入してよい。それぞれのフィルタ部は、それぞれのゼロ挿入データを周波数領域の信号に変換して合成した場合に、複数のＡＤコンバータの周波数特性により生じるスプリアス成分が打ち消し合うように、対応する周波数領域の信号に乗算するべき周波数領域の第１補正係数に基づくフィルタ係数を有してよい。
それぞれのフィルタ部は、デジタル信号の周波数帯域をＡＤコンバータの個数に応じて分割したそれぞれの分割帯域毎に定まる第１補正係数をフーリエ逆変換したフィルタ係数を有してよい。【０００８】
それぞれのフィルタ部は、第１補正係数を乗算することにより生じる、周波数領域の信号の位相誤差を補正するための第２の補正係数に更に基づくフィルタ係数を有してよい。デジタル信号の周波数帯域をＡＤコンバータの個数に応じて分割したそれぞれの分割帯域毎にそれぞれ定まる、第1の補正係数と第２の補正係数とを乗算した係数を、フーリエ逆変換したフィルタ係数を有してよい。【０００９】
それぞれのフィルタ部は、第1の補正係数と第２の補正係数とを乗算した係数を、時間領域に変換した係数に、予め定められた窓関数をかけたフィルタ係数を有してよい。アナログデジタル変換装置は、それぞれのフィルタ部のフィルタ係数を、周波数領域の周波数特性に変換するフーリエ変換部と、それぞれのフィルタ部の周波数特性と、予め与えられる基準周波数特性とを比較して二乗誤差を算出する誤差算出部と、二乗誤差が予め定められた範囲内に無い場合、当該周波数特性に対応するフィルタ係数における、窓関数の周波数軸における幅を調整する調整部とを更に備えてよい。【００１０】
アナログデジタル変換装置は、それぞれのフィルタ部のフィルタ係数を、周波数領域の周波数特性に変換するフーリエ変換部と、それぞれのフィルタ部の周波数特性と、予め与えられる基準周波数特性とを比較して二乗誤差を算出する誤差算出部と、二乗誤差が予め定められた範囲内に無い場合、当該周波数特性に対応するフィルタ係数における、窓関数の形状を調整する調整部とを更に備えてよい。【００１１】
アナログデジタル変換装置は、複数のＡＤコンバータに対応して設けられ、対応するフィルタ部が出力するゼロ挿入データをダウンサンプリングして、合成部に供給する複数のダウンサンプラを更に備えてよい。【００１２】
本発明の第２の形態においては、並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングする複数のＡＤコンバータが出力するデジタル信号を補正するアナログデジタル変換装置であって、所定位相ずつ異なるタイミングで、アナログ信号をデジタルデータに変換する複数のＡＤコンバータと、複数のＡＤコンバータのうち、所定の基準ＡＤコンバータ以外のＡＤコンバータに対応して設けられ、それぞれ対応するＡＤコンバータが出力するデジタルデータの各データ間に、データ値０のデータを予め定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、それぞれのゼロ挿入データを合成する合成部と、複数のＡＤコンバータのうち、基準ＡＤコンバータ以外のＡＤコンバータに対応して設けられ、それぞれのゼロ挿入データを周波数領域の信号に変換して合成した場合に、複数のＡＤコンバータの周波数特性により生じるスプリアス成分が打ち消し合うように、対応する周波数領域の信号に乗算するべき周波数領域の第１補正係数に基づくフィルタ係数を有し、対応するゼロ挿入データを通過させて合成部に供給する複数の第１フィルタ部と、第１補正係数を乗算することにより生じる、周波数領域の信号の位相誤差を補正するための第２の補正係数に基づくフィルタ係数を有し、合成部が出力するデータを通過させ、デジタル信号を生成する第２フィルタ部とを備えるアナログデジタル変換装置を提供する。【００１３】
本発明の第３の形態においては、並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングする複数のＡＤコンバータが出力するデジタル信号を補正するアナログデジタル変換装置を機能させるプログラムであって、アナログデジタル変換装置を、複数のＡＤコンバータと対応して設けられ、それぞれ対応するＡＤコンバータが出力するデジタルデータの各データ間に、データ値０のデータを予め定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、それぞれのゼロ挿入データを合成し、デジタル信号を生成する合成部と、複数のＡＤコンバータと対応して設けられ、合成部が生成するデジタル信号が、複数のＡＤコンバータの周波数特性が同一である場合に得られるデジタル信号となるように、それぞれのＡＤコンバータの周波数特性に基づくフィルタ係数を有し、対応するゼロ挿入データを通過させて合成部に供給する複数のフィルタ部として機能させるプログラムを提供する。【００１４】
本発明の第４の形態においては、並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングする複数のＡＤコンバータが出力するデジタル信号を補正するアナログデジタル変換装置を機能させるプログラムであって、アナログデジタル変換装置を、複数のＡＤコンバータと対応して設けられ、それぞれ対応するＡＤコンバータが出力するデジタルデータの各データ間に、データ値０のデータを予め定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、それぞれのゼロ挿入データを合成する合成部と、複数のＡＤコンバータのうち、所定の基準ＡＤコンバータ以外のＡＤコンバータに対応して設けられ、それぞれのゼロ挿入データを周波数領域の信号に変換して合成した場合に、複数のＡＤコンバータの周波数特性により生じるスプリアス成分が打ち消し合うように、対応する周波数領域の信号に乗算するべき周波数領域の第１補正係数に基づくフィルタ係数を有し、対応するゼロ挿入データを通過させて合成部に供給する複数の第１フィルタ部と、第１補正係数を乗算することにより生じる、周波数領域の信号の位相誤差を補正するための第２の補正係数に基づくフィルタ係数を有し、合成部が出力するデータを通過させ、デジタル信号を生成する第２フィルタ部として機能させるプログラムを提供する。【００１５】
本発明の第５の形態においては、上記プログラムを格納した記録媒体を提供する。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１６】
本発明によれば、複数のＡＤＣを用いたインターリーブ方式のアナログデジタル変換装置において、ＡＤＣの周波数特性によって生じるスプリアス成分を除去することができる。
【図面の簡単な説明】
【００１７】
【図１】アナログデジタル変換装置１００の構成の一例を示す図である。
【図２】それぞれのＡＤＣ１０に与えられるサンプリングクロックを説明する図である。
【図３】それぞれのフーリエ変換部１２が出力する周波数特性の一例を示す図である。
【図４】フーリエ変換部１２−１が出力する周波数特性の一部の一例を示す。
【図５】それぞれの周波数特性を複素空間で表示した一例を示す図である。
【図６】フーリエ変換部１２−１が出力する周波数特性の一部の他の例を示す。
【図７】アナログデジタル変換装置１００の動作の一例を示すフローチャートである。
【図８】本発明の実施形態に係るアナログデジタル変換装置１００の構成の一例を示す図である。
【図９】データ挿入部２０の動作を説明する図である。
【図１０】制御部２６の構成の一例を示す図である。
【図１１】制御部２６の動作の一例を示すフローチャートである。
【図１２】アナログデジタル変換装置１００の構成の他の例を示す図である。
【図１３】アナログデジタル変換装置１００の構成の他の例を示す図である。
【図１４】デジタルデータをアップサンプリングした場合の、デジタルデータのスペクトルの一例を示す図である。
【図１５】デジタルデータをダウンサンプリングした場合の、デジタルデータのスペクトルの一例を示す図である。
【図１６】データ挿入部２０及びフィルタ部２２として機能する、ポリフェーズ構成を有するフィルタ３５の構成の一例を示す図である。
【図１７】フィルタ部２２及びダウンサンプラ３４として機能する、ポリフェーズ構成を有するフィルタ３５の構成の一例を示す図である。
【図１８】アナログデジタル変換装置１００を機能させるプログラムを格納したコンピュータ４００の構成の一例を示す図である。
【符号の説明】
【００１８】
１０・・・ＡＤＣ、１２・・・フーリエ変換部、１４・・・測定部、１６・・・補正部、１８・・・インターリーブ部、２０・・・データ挿入部、２２・・・フィルタ部、２４・・・合成部、２６・・・制御部、２８・・・フーリエ変換部、３０・・・誤差算出部、３２・・・調整部、３４・・・ダウンサンプラ、３５・・・フィルタ、３６・・・演算部、３７・・・アップサンプラ、３８・・・遅延素子、３９・・・加算部、１００・・・アナログデジタル変換装置、４００・・・コンピュータ、７００・・・ＣＰＵ、７０２・・・ＲＯＭ、７０４・・・ＲＡＭ、７０６・・・通信インターフェース、７１０・・・ハードディスクドライブ、７１２・・・ＦＤドライブ、７１４・・・ＣＤ−ＲＯＭドライブ、７２０・・・フレキシブルディスク、７２２・・・ＣＤ−ＲＯＭ
【発明を実施するための最良の形態】
【００１９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００２０】
図１は、アナログデジタル変換装置１００の構成の一例を示す図である。アナログデジタル変換装置１００は、入力信号として与えられるアナログ信号を、デジタル信号に変換する装置であって、複数のＡＤＣ（１０−０〜１０−３、以下ＡＤＣ１０と総称する）、複数のフーリエ変換部（１２−０〜１２−３、以下フーリエ変換部１２と総称する）、複数の補正部（１６−０〜１６−３、以下補正部１６と総称する）、測定部１４、及びインターリーブ部１８を備える。また、本例においてアナログデジタル変換装置１００は、４個のＡＤＣ１０を用いてアナログ信号をデジタル信号に変換するが、ＡＤＣ１０の個数を４個に限定されない。例えばアナログデジタル変換装置１００は、２ｎ個（但しｎは１以上の整数）のＡＤＣ１０を用いて、アナログ信号をデジタル信号に変換してよい。このような場合であっても、本例におけるアナログデジタル変換装置１００と同様の動作により、精度よくデジタル信号の周波数スペクトルを算出することができる。【００２１】
それぞれのＡＤＣ１０には、位相がそれぞれ所定位相ずつ異なるサンプリングクロックが与えられる。与えられるサンプリングクロックについては、図２において後述する。そして、ＡＤＣ１０には入力信号としてアナログ信号が与えられ、サンプリングクロックに応じてアナログ信号をサンプリングする。【００２２】
それぞれのフーリエ変換部１２は、ＡＤＣ１０に対応して設けられ、複数のＡＤＣ１０がアナログ信号をサンプリングしたデータをそれぞれフーリエ変換し、複数のＡＤＣ１０に対応する複数の周波数領域信号を生成する。フーリエ変換部１２は、例えば離散フーリエ変換によりフーリエ変換を行う。【００２３】
測定部１４は、それぞれのＡＤＣ１０の周波数特性を予め測定する。例えば測定部１４は、既知のアナログ信号をそれぞれのＡＤＣ１０に入力させ、ＡＤＣ１０が出力するデータに基づいて、それぞれのＡＤＣ１０の周波数特性を測定する。このとき測定部１４は、アナログ信号をデジタル信号に変換するときに与えられるサンプリングクロックを用いて、それぞれの周波数特性を測定してよい。これにより、与えられるサンプリングクロックの位相誤差を含んだ、それぞれのＡＤＣ１０におけるサンプリングの周波数特性を測定することができる。【００２４】
補正部１６は、それぞれの周波数領域信号に、全てのＡＤＣ１０の周波数特性に基づく補正係数を乗ずることにより、対応するＡＤＣ１０の周波数特性が理想的である場合に得られる理想周波数領域信号に変換する。このとき、ＡＤＣ１０のいずれか一の周波数特性を当該理想的な周波数特性としてもよい。これにより、それぞれのＡＤＣ１０の周波数特性の誤差により生じるスプリアス成分を除去した理想周波数領域信号を生成することができる。【００２５】
また、インターリーブ部１８は、それぞれの理想周波数領域信号を合成し、デジタル信号の周波数スペクトルを生成する。このような構成により、ＡＤＣ１０におけるサンプリングの周波数特性によって生じるスプリアス成分を除去した周波数スペクトルを得ることができる。【００２６】
図２は、それぞれのＡＤＣ１０に与えられるサンプリングクロックを説明する図である。例えば、帯域［−１／（２Ｔｓ）、１／（２Ｔｓ）］のアナログ信号をデジタル信号に変換する場合、それぞれのＡＤＣ１０には、周波数が１／（４Ｔｓ）であるサンプリングクロックが、位相Ｔｓずつずれて与えられる。このようなサンプリングクロックを用いてアナログ信号をサンプリングすることにより、それぞれのＡＤＣ１０のサンプリング周波数の４倍のレートでアナログ信号をサンプリングすることができる。【００２７】
図３は、それぞれのフーリエ変換部１２が出力する周波数特性の一例を示す図である。帯域［−１／（２Ｔｓ）、１／（２Ｔｓ）］のアナログ信号を周波数１／（４Ｔｓ）でサンプリングした周波数領域信号には、図３において実線で示す信号成分（ｋ＝０）に加え、スプリアス成分（ｋ＝−１、１、２、３、４、５）が生じる。全ての周波数特性は、図３に示したような信号成分及びスプリアス成分を有するが、それぞれのＡＤＣ１０のサンプリングクロックはＴｓずつずれているため、複素空間で考えるとそれぞれの周波数特性の成分の向きは異なる。【００２８】
図４は、フーリエ変換部１２−１が出力する周波数特性の一部の一例を示す。フーリエ変換部１２−０が出力する周波数特性のそれぞれの成分（ｋ＝−１〜５）が、図３に示したように複素空間において全て同一の方向とすると、フーリエ変換部１２−１が出力する周波数特性の信号成分（ｋ＝０）は、フーリエ変換部１２−０が出力する周波数成分の信号成分（図３参照）と同一の方向である。しかし、ＡＤＣ１０−１のサンプリングクロックの位相は、ＡＤＣ１０−０のサンプリングクロックの位相に比べＴｓ進んでいるため、フーリエ変換部１２−１が出力する周波数特性のスプリアス成分（ｋ＝１）は、信号成分（ｋ＝０）に対して９０度回転する。同様に、他のスプリアス成分（ｋ＝２、３、４、５、図示せず）は順次９０度回転する。【００２９】
図５は、それぞれの周波数特性を複素空間で表示した一例を示す図である。図５においては、信号成分及びスプリアス成分を離散的に示しているが、図３において示した周波数特性のように、信号成分及びスプリアス成分の帯域が重なっていても同様である。【００３０】
前述したように、フーリエ変換部１２−１が出力する周波数特性の成分は順次９０度ずつ回転する。また、ＡＤＣ１０−２のサンプリングクロックの位相は、ＡＤＣ１０−０のサンプリングクロックの位相に比べ２Ｔｓ進んでいるため、フーリエ変換部１２−２が出力する周波数特性の成分は、図５に示すように１８０度ずつ回転する。同様に、ＡＤＣ１０−３のサンプリングクロックの位相は、ＡＤＣ１０−０のサンプリングクロックの位相に比べ３Ｔｓ進んでいるため、フーリエ変換部１２−３が出力する周波数特性の成分は、図５に示すように２７０度ずつ回転する。【００３１】
これらの周波数特性を合成することにより、それぞれの周波数特性のスプリアス成分（ｋ＝−１、１、２、３、５）が打ち消し合い、信号成分（ｋ＝０）、及びエイリアシング成分（ｋ＝４）のみが残る。しかし、それぞれのサンプリングクロックの位相誤差や、ＡＤＣ１０の周波数特性誤差により、ＡＤＣ１０のサンプリングタイミングにバラツキが生じた場合、スプリアス成分の角度にバラツキが生じて打ち消し合うことができない。【００３２】
図６は、フーリエ変換部１２−１が出力する周波数特性の一部の他の例を示す。前述したように、ＡＤＣ１０−１に与えられるサンプリングクロックに位相誤差がある場合や、ＡＤＣ１０−１の周波数特性が理想的でない場合、図６に示すようにスプリアス成分（一例としてｋ＝１）の角度にバラツキが生じ、他の周波数特性のスプリアス成分（ｋ＝１）と打ち消し合うことができず、それぞれの周波数特性を合成した場合にスプリアス成分が残留してしまう。【００３３】
図１において説明したアナログデジタル変換装置１００は、ＡＤＣ１０の周波数特性やサンプリングクロックの位相誤差により生じる、このようなスプリアス成分の角度のバラツキを補正してインターリーブを行うことにより、スプリアス成分を除去する。次に、アナログデジタル変換装置１００の動作の詳細について説明する。【００３４】
図７は、アナログデジタル変換装置１００の動作の一例を示すフローチャートである。まず、測定段階Ｓ２００において、測定部１０がそれぞれのＡＤＣ１０の周波数特性を予め測定する。ここで、それぞれのＡＤＣ１０の周波数特性を下式で与える。
【数１】
0004813473.tif 000002
但し、ｌは対応するＡＤＣ１０を示し、ｌ＝０、１、２、３である。【００３５】
次に、サンプリング段階Ｓ２０２において、複数のＡＤＣ１０を用いて、入力信号として与えられるアナログ信号をサンプリングする。このとき、それぞれのＡＤＣ１０に与えられるサンプリングクロックｐ0（ｔ）、ｐ1（ｔ）、ｐ2（ｔ）、ｐ3（ｔ）は下式で与えられる。
【数２】
0004813473.tif 000003
・・・式（１）【００３６】
次に、フーリエ変換段階Ｓ２０４において、フーリエ変換部１２を用いて、複数のＡＤＣ１０がサンプリングしたデータをそれぞれフーリエ変換し、複数のＡＤＣ１０に対応する複数の周波数領域信号を生成する。このとき、式（１）に示したサンプリングクロックのフーリエ変換は下式で与えられる。
【数３】
0004813473.tif 000004
・・・式（２）【００３７】
式（２）を用いて、それぞれのフーリエ変換部１２が出力する周波数領域信号Ｘl（ｆ）は、下式で与えられる。
【数４】
0004813473.tif 000005
・・・式（３）【００３８】
また、
【数５】
0004813473.tif 000006
とすると、それぞれの周波数領域信号は次のように表せる。但し、本例においてはＡＤＣ１０−０の周波数特性を理想周波数特性として説明する。すなわち、ａ0（ｋ）＝１として説明する。
【数６】
0004813473.tif 000007
・・・式（４）
但しｆｓは、それぞれのアナログデジタルコンバータのサンプリング周波数を示し、上式におけるｋ＝−１から５までの項は、Ｘ（ｆ）の帯域を［−２ｆｓ、２ｆｓ］とした場合に、帯域［０、４ｆｓ］に含まれる成分を示し、ａj（ｋ）は、ｊ番目のアナログデジタルコンバータの周波数特性のうちの、
【数７】
0004813473.tif 000008
に対応する成分を示す。【００３９】
次に、補正段階Ｓ２０６において、補正部１６を用いて、それぞれの周波数領域信号に、全てのＡＤＣ１０の周波数特性に基づく補正係数を乗ずることにより、対応するＡＤＣ１０の周波数特性が理想的である場合に得られる周波数領域信号に変換する。本例において、補正部１６は、式（４）に示したそれぞれの周波数成分Ｘ0（ｆ）〜Ｘ3（ｆ）の線形和を算出したときに、ｋ＝−１、１、２、３、５のスプリアス成分が除去され、ｋ＝０の信号成分及び当該信号成分のエイリアシング成分のみが残留する補正係数を、それぞれの周波数特性に乗算する。つまり、
【数８】
0004813473.tif 000009
・・・式（５）
となる補正係数Ｌ1、Ｌ2、Ｌ3を算出し、それぞれの周波数特性に乗算する。但し上式において、α、βは任意の実数。【００４０】
このとき、補正部１６は、算出するべきデジタル信号の周波数帯域［−２ｆｓ、２ｆｓ］を、ＡＤＣ１０の個数に応じて分割する。本例において補正部１６は、算出するべきデジタル信号の周波数帯域を、帯域が［０、ｆｓ］である第１領域、帯域が［ｆｓ、２ｆｓ］である第２領域、帯域が［２ｆｓ、３ｆｓ］である第３領域、及び帯域が［３ｆｓ、４ｆｓ］である第４領域に分割する。【００４１】
式（４）からわかるように、デジタル信号の周波数帯域［−２ｆｓ、２ｆｓ］に含まれるスプリアス成分は、ｋ＝−１、１、２、３の４個であるが、式（５）から明らかなように、同時に４個のスプリアス成分を消去する補正係数Ｌ1、Ｌ2、Ｌ3は存在しない。しかし、本例のようにデジタル信号の周波数帯域を分割することにより、分割したそれぞれの領域においては、図３に示すようにスプリアス成分を３個にすることができる。このため、補正部１６は、下式に示すように、それぞれの周波数帯域毎に、それぞれの補正係数を算出することができる。【００４２】
第1領域
【数９】
0004813473.tif 000010
・・・式（６）
第２領域及び第３領域
【数１０】
0004813473.tif 000011
・・・式（７）
第４領域
【数１１】
0004813473.tif 000012
・・・式（８）【００４３】
そして、合成段階Ｓ２０８において、インターリーブ部１８を用いて、補正段階Ｓ２０６において得られたそれぞれの周波数領域信号を合成し、デジタル信号の周波数スペクトルを生成する。このとき、補正段階Ｓ２０６において、算出した補正係数Ｌ1、Ｌ2、Ｌ3をそれぞれの周波数領域信号に乗算したため、信号成分（ｋ＝０）及びエイリアシング成分（ｋ＝４）の位相が変化してしまう。このため補正段階Ｓ２０６においては、当該変化を補正する補正係数を更に算出する。【００４４】
本例において補正段階Ｓ２０６は、第１補正係数を算出する第１算出段階と、第２補正係数を算出する第２算出段階とを有する。第１算出段階は、それぞれのＡＤＣ１０の周波数特性により生じる、それぞれの周波数領域信号のスプリアス成分がうち消し合うように、それぞれの周波数領域信号に乗ずるそれぞれの第１補正係数Ｌ1、Ｌ2、Ｌ3を、全てのＡＤＣ１０の周波数特性に基づいて算出する。また第１算出段階は、それぞれの周波数信号のスプリアス成分のうち、前述した周波数帯域を分割したそれぞれの領域に存在するスプリアス成分がうち消し合う第１補正係数Ｌ1、Ｌ2、Ｌ3を、分割されたそれぞれの領域毎に算出する。【００４５】
また、第２算出段階は、第１補正係数を乗じたことにより生じる、周波数領域信号の信号成分及びエイリアシング成分の位相の誤差を補正するための第２補正係数を、それぞれの第１補正係数及びそれぞれの周波数特性に基づいて、分割されたそれぞれの領域毎に算出する。第１領域及び第２領域では、信号成分（ｋ＝０）のみが残留するため、第１領域及び第２領域においては、第２補正係数として１／（１＋ａ1（０）Ｌ１＋ａ2（０）Ｌ2＋ａ3（０）Ｌ3）を算出する。また、第３領域及び第４領域では、エイリアシング成分（ｋ＝４）のみが残留するため、第２補正係数として１／（１＋ａ1（４）Ｌ１＋ａ2（４）Ｌ2＋ａ3（４）Ｌ3）を算出する。【００４６】
そして、合成段階Ｓ２０８では、補正段階Ｓ２０６において得られたそれぞれの周波数領域信号を合成したものに、前述した第２補正係数を乗ずる。また、本例においては第２補正係数を合成段階Ｓ２０８において乗算したが、他の例においては、補正段階Ｓ２０６において乗算してもよい。つまり、補正段階Ｓ２０６では、それぞれの周波数領域信号に、対応する第１補正係数及び対応する第２補正係数を乗じてもよい。【００４７】
上述したように、合成段階Ｓ２０８では、それぞれの領域毎に、下式に基づいてデジタル信号の周波数スペクトルを算出する。
第１領域及び第２領域
【数１２】
0004813473.tif 000013
・・・式（９）
第３領域及び第４領域
【数１３】
0004813473.tif 000014
・・・式（１０）
つまり、合成段階Ｓ２０８では、第１領域における周波数スペクトルを、式（６）に基づいて算出される補正係数Ｌ1、Ｌ2、Ｌ3を式（９）に用いることにより算出する。また、第２領域における周波数スペクトルを、式（７）に基づいて算出される補正係数Ｌ1、Ｌ2、Ｌ3を式（９）に用いることにより算出し、第３領域における周波数スペクトルを、式（７）に基づいて算出される補正係数Ｌ1、Ｌ2、Ｌ3を式（１０）に用いることにより算出し、第４領域における周波数スペクトルを、式（８）に基づいて算出される補正係数Ｌ1、Ｌ2、Ｌ3を式（１０）に用いることにより算出する。このような動作により、スプリアス成分を除去した周波数スペクトルを得ることができる。【００４８】
また本例においては、ＡＤＣ１０−０の周波数特性を理想周波数特性として説明したが、ＡＤＣ１０−０の周波数特性が理想的でなく、ある周波数特性を有している場合であっても、同様に当該周波数特性に基づいて補正を行い、スプリアス成分を除去することができる。【００４９】
この場合、他のＡＤＣ１０の周波数特性をＡＤＣ１０−０の周波数特性で除算したものを、当該他のＡＤＣ１０の周波数特性ａl（ｋ）とすることにより、補正を行うことができる。すなわち、予め測定したＡＤＣ１０−ｌ（ｌ＝０、１、２、３）の周波数特性をそれぞれＦａｄ（ｌ）とすると、補正に用いるそれぞれの周波数特性ａl（ｋ）は下式で表される。
【数１４】
0004813473.tif 000015
・・・式（１１）【００５０】
また、式（１１）に示した周波数特性を用いて、式（９）及び式（１０）は以下のように表される。
【数１５】
0004813473.tif 000016
・・・式（９）
【数１６】
0004813473.tif 000017
・・・式（１０）【００５１】
以上については、与えられるアナログ信号を複素信号として説明したが、与えられるアナログ信号が実信号である場合には、上述した補正方法のうち、第１領域及び第２領域に対応する動作のみを適用する。例えば合成段階Ｓ２０８では、第１領域及び第２領域における周波数スペクトルを、式（６）又は式（７）に基づいて算出される補正係数を式（９）に用いることにより算出し、第１領域及び第２領域における周波数スペクトルの複素共役を第３領域及び第４領域における周波数スペクトルとして算出する。【００５２】
また、本例においては算出する周波数スペクトルの帯域を［０、４ｆｓ］として説明したが、当該帯域を［−２ｆｓ、２ｆｓ］としても同様の動作を行うことができる。例えば、第３領域の帯域を［−ｆｓ、０］、第４領域の帯域を［−２ｆｓ、−ｆｓ］とすることにより、同様の動作でスプリアス成分を除去することができる。【００５３】
また、それぞれの周波数特性は、ｋ＝０の周波数特性ａ（０）を基に、以下のように算出してもよい。
ａ（−１）・・・ａ（０）を−ｆｓ／４シフト
ａ（１）・・・ａ（０）をｆｓ／４シフト
ａ（２）・・・ａ（０）を２ｆｓ／４シフト
ａ（３）・・・ａ（０）を３ｆｓ／４シフト
ａ（５）・・・ａ（０）を５ｆｓ／４シフト【００５４】
また、フーリエ変換部１２が離散フーリエ変換によってフーリエ変換を行う場合、ＡＤＣ１０のそれぞれの出力信号の離散フーリエ変換は下式で与えられる。
【数１７】
0004813473.tif 000018
・・・式（１２）【００５５】
そして、離散フーリエ変換された周波数領域信号は下式で与えられる。
【数１８】
0004813473.tif 000019
【００５６】
このため、式（９）及び式（１０）は以下のように表される。
【数１９】
0004813473.tif 000020
・・・式（９）'
【数２０】
0004813473.tif 000021
・・・式（１０）'【００５７】
また、本例においてはＡＤＣ１０の個数を４として説明したが、ＡＤＣ１０の個数がＮ（但しＮは２以上の整数）であっても、同様にスプリアス成分を除去した周波数スペクトルを算出することができる。例えば、式（４）、式（５）、式（９）、及び式（１０）は下式にように表される。
【数２１】
0004813473.tif 000022
・・・式（４）'
（但し上式において、−ｌからｍまでの項は、Ｘ（ｆ）の帯域を［−Ｎｆｓ／２、Ｎｆｓ／２］（但しｆｓは、それぞれのアナログデジタルコンバータのサンプリング周波数）とした場合に、帯域［０、Ｎｆｓ］に含まれる成分であり、ａj（ｋ）は、ｊ番目のアナログデジタルコンバータの周波数特性のうちの、
【数２２】
0004813473.tif 000023
に対応する成分を示す。）
【数２３】
0004813473.tif 000024
・・・式（５）'
（但し上式において、α、βは任意の実数、ｘ（ｕ）はｘ（０）のエイリアシング成分）
【数２４】
0004813473.tif 000025
・・・式（９）''
【数２５】
0004813473.tif 000026
・・・式（１０）''【００５８】
図８は、本発明の実施形態に係るアナログデジタル変換装置１００の構成の一例を示す図である。図１から図７において説明したアナログデジタル変換装置１００は、サンプリングしたデジタルデータを周波数領域の信号に変換して補正を行っているが、本例におけるアナログデジタル変換装置１００は、当該周波数領域における補正と等価な補正を、時間領域のデジタル信号に対して行う。【００５９】
即ち、４個のＡＤＣ１０を用いてデジタル信号を生成し、それぞれのＡＤＣ１０が出力するデジタルデータを離散フーリエ変換により周波数領域の信号に変換する場合、図１から図７で説明した周波数領域の補正は、それぞれのＡＤＣ１０が出力する信号の離散フーリエ変換ＤＦＴｌ（ｋ）に対して、式（９）'及び式（１０）'に示す補正を行う。これに対し、本例におけるアナログデジタル変換装置１００は、４個のＡＤＣ１０を用いてデジタル信号を生成する場合、式（９）'及び式（１０）'に示す補正と略等価な補正を、それぞれのＡＤＣ１０が出力する時間軸のデジタルデータに対して行う。また、Ｎ個のＡＤＣ１０を用いてデジタル信号を生成する場合には、式（９）''及び式（１０）''に示す補正と略等価な補正を行う。【００６０】
本例におけるアナログデジタル変換装置１００は、複数のＡＤＣ１０、複数のデータ挿入部（２０−０〜２０−３、以下２０と総称する）、複数のフィルタ部（２２−０〜２２−３、以下２２と総称する）、制御部２６、及び合成部２４を備える。本例においては、４個のＡＤＣ１０を備えるアナログデジタル変換装置１００について説明するが、Ｎ個のＡＤＣ１０を備えるアナログデジタル変換装置１００であっても、同様の補正を行うことができる。【００６１】
また、アナログデジタル変換装置１００は、ＡＤＣ１０を備えず、外部のＡＤＣ１０が出力するデジタルデータを受け取ってもよい。この場合、アナログデジタル変換装置１００は、例えばＦＰＧＡ（Field Programmable Gate Array）を用いてよい。【００６２】
複数のＡＤＣ１０は、図１から図７において説明したＡＤＣ１０と同一の機能を有し、それぞれ入力信号（アナログ信号）を分岐して与えられ、所定位相ずつ異なるタイミングで、アナログ信号をデジタルデータに変換する。【００６３】
複数のデータ挿入部２０は、複数のＡＤＣ１０と対応して設けられ、それぞれ対応するＡＤＣ１０が出力するデジタルデータの各データ間に、データ値０のデータを予め定められた個数挿入したゼロ挿入データを生成する。例えば、それぞれのデータ挿入部２０は、図９に示すように、デジタルデータの各データ間に、データ値０のデータを、Ｎ−１個（ＮはＡＤＣ１０の個数）ずつ挿入する。データ挿入部２０は、挿入後のデジタルデータの各データ間隔が略等しくなるように、データ値０のデータを挿入することが好ましい。【００６４】
式（９）'及び式（１０）'における
【数２６】
0004813473.tif 000027
（ｌ＝１、２、３）の項は、各ＡＤＣ１０におけるサンプリングクロックの位相が１／（４Ｔｓ）ずつ異なることを意味する。これに対し、データ挿入部２０は、各ＡＤＣ１０が出力するデジタルデータに対して上述したデータの挿入を行うことにより、時間軸において位相が１／（４Ｔｓ）ずつ異なるデジタルデータを生成する。即ち、データ挿入部２０は、式（９）'及び式（１０）'において、周波数軸の信号に
【数２６】
0004813473.tif 000028
を乗算する処理と等価な処理を、時間軸のデジタルデータに対して行う。【００６５】
合成部２４は、フィルタ部２２を介してそれぞれのゼロ挿入データを受け取り、受け取ったゼロ挿入データを合成し、デジタル信号を生成する。ここで、合成とは各ゼロ挿入データにおいて、同位相のデジタルデータを加算することをいう。【００６６】
複数のフィルタ部２２は、複数のＡＤＣ１０と対応して設けられ、合成部２４が生成するデジタル信号が、複数のＡＤＣ１０の周波数特性が同一である場合に得られるデジタル信号となるように、それぞれのＡＤＣ１０の周波数特性に基づくフィルタ係数を有し、対応するゼロ挿入データを通過させて合成部２４に供給する。【００６７】
具体的には、それぞれのフィルタ部２２は、下式のフィルタ係数を有する。
【数２７】
0004813473.tif 000029
・・・式（１３）
式（１３）において、ＩＦＦＴは、括弧内の関数をフーリエ逆変換する演算子を示す。【００６８】
各フィルタ部２２は、対応するデータ挿入部２０が出力するデジタルデータと、式（１３）に示されるフィルタ係数との畳み込み演算を行う。また、式（１３）では、第１領域及び第２領域［０、２ｆｓ］において式（９）'を用い、第３領域及び第４領域［２ｆｓ、４ｆｓ］において式（１０）'を用いているが、他の例では、全ての領域において式（９）'を用いてもよい。【００６９】
例えば、第１領域及び第２領域では式（９）'に示されるスペクトルを有し、第３領域及び第４領域では、第１領域及び第２領域のスペクトルの複素共役スペクトルを有するものを、フーリエ逆変換してフィルタ係数を求めてもよい。【００７０】
このようなフィルタ係数を有するフィルタ部２２を通過させることにより、合成部２４が出力するデジタル信号は、式（９）'及び式（１０）'に示す周波数軸における補正と略等価な補正を時間軸で行ったものとなる。【００７１】
すなわち、それぞれのフィルタ部２２は、それぞれのゼロ挿入データを周波数領域の信号に変換して合成した場合に、複数のＡＤＣ１０の周波数特性により生じるスプリアス成分が打ち消し合うような第1の補正係数（１、Ｌ１、Ｌ２、Ｌ３）と、第１補正係数を乗算することにより生じる位相誤差を補正するための第２の補正係数（ＬＮ／ΣａＮ（０）×ＬＮ、但しＮ＝０、１、２、３であり、Ｌ０＝１、ａ０（０）＝１である）とを乗算したものを、フーリエ逆変換したフィルタ係数を有する。ここで、第１の補正係数は、式（６）から式（８）に示したように、デジタル信号の周波数帯域を分割した分割帯域毎に定まる係数である。また、第２の補正係数も、式（９）及び式（１０）に示したように、分割帯域毎に定まる係数である。これにより、ＡＤＣ１０の周波数特性の誤差により生じるスプリアス成分を除去したデジタル信号を生成することができる。【００７２】
また、制御部２６は、各フィルタ部２２のフィルタ係数を制御する。制御部２６は、図１に関連して説明した測定部１４と同様に、それぞれのＡＤＣ１０の周波数特性を予め測定してよい。制御部２６は、測定した各ＡＤＣ１０の周波数特性に基づいて、例えば式（１３）を用いて各フィルタ部２２のフィルタ係数を設定する。【００７３】
図９は、データ挿入部２０の動作を説明する図である。上述したように、データ挿入部２０は、対応するＡＤＣ１０が出力するデジタルデータの各データ間に、データ値ゼロのデータを所定の個数挿入する。例えば、ＡＤＣ１０−０は、{Ｄ０、Ｄ４、Ｄ８、・・・}とデジタルデータを出力するが、データ挿入部２０−０は、当該デジタルデータにデータ値ゼロのデータを３個ずつ挿入してよい。これにより、データ挿入部２０−０が出力するデータ列は、{Ｄ０、０、０、０、Ｄ４、０、０、０、Ｄ８、０、０、０、・・・}となる。【００７４】
また、各ＡＤＣ１０が出力するデジタルデータの位相は、図９に示すようにＴｓずつ異なる。データ挿入部２０は、それぞれのデジタルデータの各データ間に、データ値０のデータを所定位相Ｔｓ毎に挿入することが好ましい。【００７５】
図１０は、制御部２６の構成の一例を示す図である。本例において、各フィルタ部２２は、式（１３）に関連して説明した係数に、所定の窓関数をかけたものを、フィルタ係数として格納する。窓関数は、例えば方形窓、ハミング窓、ハニング窓、カイザー窓等であってよい。【００７６】
制御部２６は、フィルタ部２２の周波数特性と、予め定められた基準周波数特性とを比較し、フィルタ部２２の周波数特性と、基準周波数特性との誤差が所定の範囲内となるように、窓関数の形状及び時間軸上における幅を調整する。基準周波数特性は、例えば式（１３）により得られるフィルタ係数を周波数領域に変換した特性であってよい。【００７７】
制御部２６は、フーリエ変換部２８、誤差算出部３０、及び調整部３２を備える。誤差算出部３０には、各フィルタ部２２の基準周波数特性が予め与えられる。各部の動作を、図１１を用いて説明する。【００７８】
図１１は、制御部２６の動作の一例を示すフローチャートである。まず、フーリエ変換部２８は、各フィルタ部２２のフィルタ係数を取得し、各フィルタ係数をフーリエ変換する（Ｓ２２０）。次に、誤差算出部３０は、フーリエ変換部２８が算出した各フィルタ部２２の周波数特性と、基準周波数特性とを比較し、二乗誤差を算出する。基準周波数特性は、各フィルタ部２２毎に与えられてよい。また、各基準周波数特性として、各フィルタ部２２に対する、式（１３）により得られるフィルタ係数が与えられてもよい。この場合、誤差算出部３０は、当該フィルタ係数をフーリエ変換し、各基準周波数特性を算出する。【００７９】
次に、誤差算出部３０は、各フィルタ部２２の周波数特性と、二乗周波数特性との二乗誤差が、予め定められた範囲内か否かを判定する（Ｓ２２４）。調整部３２は、誤差算出部３０が算出した二乗誤差が所定の範囲内でない場合、当該二乗誤差に対応するフィルタ部２２における窓関数を調整する（Ｓ２２６）。調整部３２は、窓関数の周波数軸における幅を調整してよく、また窓関数の形状を調整してもよい。【００８０】
窓関数の周波数軸における幅を調整する場合、調整部３２は、窓関数のタップ数を調整してよい。例えば調整部３２は、窓関数のタップ数を、予め定められた数ずつ大きくしてよい。【００８１】
また、窓関数の形状を調整する場合、調整部３２は、窓関数の種類を変更してよい。例えば、調整部３２は、窓関数の種類を、ハミング窓、ハニング窓、ブラックマン窓、ガウス窓等の公知の窓関数に順次変更してよい。また、フィルタ部２２においてカイザー窓関数を用いる場合、調整部３２は、カイザー窓の減衰係数αを予め与えられる数ずつ変更することにより、窓関数の形状を調整してよい。【００８２】
調整部３２が窓関数を調整した後、当該窓関数を用いてＳ２２０からＳ２２４の処理を繰り返す。そして、Ｓ２２４において全てのフィルタ部２２の周波数特性に対する二乗誤差が所定の範囲内となったときに、処理を終了する。また、Ｓ２２０〜Ｓ２２４の処理を、予め定められた回数繰り返した場合に、処理を終了してもよい。このような制御により、フィルタ部２２において、最適な窓関数を用いることができる。【００８３】
図１２は、アナログデジタル変換装置１００の構成の他の例を示す図である。図８において説明したアナログデジタル変換装置１００の構成に対し、本例におけるアナログデジタル変換装置１００は、基準のＡＤＣ１０に対応するフィルタ部２２を、合成部２４の後に設ける。本例においては、ＡＤＣ１０−０を基準のＡＤＣ１０として説明する。他の構成は、図８において説明したアナログデジタル変換装置１００と同一である。【００８４】
複数のＡＤＣ１０及び複数のデータ挿入部２０の機能は、図８に関連して説明したアナログデジタル変換装置１００と同一である。基準のＡＤＣ１０以外に対応して設けられたフィルタ部（２２−１〜２２−３）は、前述した第１の補正係数（Ｌ１、Ｌ２、Ｌ３）をフーリエ逆変換したフィルタ係数を有する。このようなフィルタ係数を有することにより、合成部２４において、それぞれのデジタルデータの、複数のＡＤＣ１０の周波数特性により生じるスプリアス成分を、打ち消し合わせることができる。【００８５】
また、フィルタ部２２−０は、前述した第２の補正係数（１／ΣａＮ（０）×ＬＮ）をフーリエ逆変換したフィルタ係数を有する。これにより、フィルタ部（２２−１〜２２−３）を通過させることにより生じる振幅誤差を補正することができる。【００８６】
図１３は、アナログデジタル変換装置１００の構成の他の例を示す図である。本例におけるアナログデジタル変換装置１００は、図８において説明したアナログデジタル変換装置１００の構成に加え、複数のダウンサンプラ（３４−０〜３４−３、以下３４と総称する）を更に備える。【００８７】
複数のダウンサンプラ３４は、複数のＡＤＣ１０に対応して設けられ、対応するフィルタ部２２が出力するゼロ挿入データをダウンサンプリングして合成部２４に出力する。各データ挿入部２０におけるデータ挿入は、各デジタルデータをアップサンプリングすることと等価である。データ挿入部２０におけるアップサンプリング比をＵ、各ダウンサンプラ３４におけるダウンサンプリング比をＤ、各ＡＤＣ１０におけるサンプリング周波数をｆｓとすると、合成部２４が出力するデジタル信号のサンプリング周波数は４ｆｓ×Ｕ／Ｄとなり、任意のサンプリング周波数でサンプリングすることができる。この場合、フィルタ部２２は、アップサンプリング比Ｕ、ダウンサンプリング比Ｄに応じたフィルタ係数を有することが好ましい。例えば、デジタルデータのスペクトルは、アップサンプリングを行うことによりエイリアシング成分が生じ、ダウンアンプリングを行うことにより、基本波のスロープと高調波のスロープとが重なってしまう。このため、フィルタ部２２は、当該エイリアシング成分、又はスロープの重なりを除去するべく、所定の遮断周波数を有することが好ましい。【００８８】
各フィルタ部２２は、当該所定の遮断周波数を実現するためのフィルタ係数と、図８から図１３において説明したＡＤＣ１０の周波数特性に応じたフィルタ係数とを畳み込み積分したフィルタ係数を有することが好ましい。【００８９】
図１４は、デジタルデータをアップサンプリングした場合の、デジタルデータのスペクトルの一例を示す図である。各ＡＤＣ１０のサンプリング周波数をｆｓとすると、４個のＡＤＣ１０を用いてインターリーブサンプリングした場合、全体のサンプリング周波数は４ｆｓとなる。この場合、図１４Ａに示すように、デジタルデータのスペクトルは、４ｆｓの周波数でエイリアシング成分が現れる。このようなエイリアシング成分を除去するためには、例えば［−２ｆｓ、２ｆｓ］又は［０、４ｆｓ］の通過帯域を有するフィルタを用いればよい。【００９０】
当該デジタルデータを、アップサンプリング比Ｕでアップサンプリングした場合、図１４Ｂに示すように、帯域［０、４Ｕｆｓ］において、４ｆｓ毎にエイリアシング成分が現れる。このようなエイリアシング成分を除去するためには、アップサンプリングしたデジタルデータを、図１４Ｃに示すように、［０、２ｆｓ］及び［４Ｕｆｓ−２ｆｓ、４Ｕｆｓ］を通過帯域とするアンチイメージングフィルタを用いて帯域制限すればよい。【００９１】
図１５は、デジタルデータをダウンサンプリングした場合の、デジタルデータのスペクトルの一例を示す図である。図１４Ｃにおいて説明したフィルタを通過させたデジタルデータのスペクトルは、図１５Ａに示すように、周波数４Ｕｆｓに高調波成分を有する。このようなデジタルデータを、ダウンサンプリング比Ｄでダウンサンプリングした場合、高調波の周波数は４Ｕｆｓ／Ｄにシフトする。【００９２】
ダウンサンプリング後のデジタル信号のスペクトルは、図１５Ｂに示すように、基本波のスロープと高調波のスロープとが、周波数２ＵＦｓ／Ｄ近傍で重なってしまう。当該重なりを除去するためには、ダウンサンプリング前のデジタルデータを、［０、２Ｕｆｓ／Ｄ］及び［４Ｕｆｓ−２Ｕｆｓ／Ｄ、４Ｕｆｓ］を通過帯域とするフィルタを用いて帯域制限すればよい。【００９３】
つまり、図１３において説明したフィルタ部２２は、図１４Ｃ及び図１５Ｃにおいて示した通過帯域を有することが好ましい。例えば、フィルタ部２２は、図１４Ｃ及び図１５Ｃにおいて示した通過帯域のうち、より狭帯域の通過帯域を有してよい。図１４Ｃにおける遮断周波数は２ｆｓであり、図１５Ｃにおける遮断周波数は２Ｕｆｓ／Ｄであるため、図１４Ｃ及び図１５Ｃに示した通過帯域のいずれが狭帯域であるかは、Ｕ及びＤの大小関係により定まる。【００９４】
各フィルタ部２２は、かかる通過帯域を実現するためのフィルタ係数と、図８から図１３において説明したＡＤＣ１０の周波数特性に応じたフィルタ係数とを畳み込み積分したフィルタ係数を有する。このような構成により、任意のサンプリング周波数でアナログ信号を精度よくサンプリングすることができる。【００９５】
また、図１３においては、図８の構成に対応して、ダウンサンプラ３４を設けたが、図１２に示した構成においても、ダウンサンプラ３４を設けることにより、任意のサンプリング周波数でサンプリングを行うことができる。例えば、図１２において説明した構成において、フィルタ部２２−０の前に、任意のアップサンプリング比Ｕを有するデータ挿入部２０を設け、フィルタ部２２−０の後に、任意のダウンサンプリング比Ｄを有するダウンサンプラ３４を設ける。そして、フィルタ部２２−０が、アップサンプリング比Ｕ、ダウンサンプリング比Ｄに応じたフィルタ係数と、図１２において説明したＡＤＣ１０の周波数特性に応じたフィルタ係数とを畳み込み積分したフィルタ係数を有することにより、任意のサンプリング周波数でアナログ信号を精度よくサンプリングすることができる。係る構成においては、Ｕ及びＤとして任意の自然数を設定してよい。これにより、任意の有理数比Ｕ／Ｄに応じたサンプリング周波数とした信号にレート変換することができる。【００９６】
図１６は、データ挿入部２０及びフィルタ部２２として機能する、ポリフェーズ構成を有するフィルタ３５の構成の一例を示す図である。つまり、データ挿入部２０及びフィルタ部２２の組み合わせは、ポリフェーズ構成を有する一つのフィルタ３５で実現することができる。本例における、ポリフェーズ構成は、フィルタ演算として畳み込み演算を行った後に、アップサンプリングを行う構成を指す。【００９７】
フィルタ３５は、複数の畳み込み演算部（３６−０〜３６−Ｎ、以下３６と総称する）、複数のアップサンプラ（３７−０〜３７−Ｎ、以下３７と総称する）、複数の遅延素子（３８−１〜３８−Ｎ、以下３８と総称する）、及び複数の加算部（３９−１〜３９−Ｎ、以下３９と総称する）を有する。【００９８】
複数の畳み込み演算部３６は並列に設けられ、対応するＡＤコンバータ１０が出力する信号を分岐してそれぞれ受け取る。また、複数の畳み込み演算部３６は、フィルタ部２２と同一の畳み込み演算を行う。【００９９】
複数のアップサンプラ３７は、複数の畳み込み演算部３６と対応して設けられる。各アップサンプラ３７は、対応する畳み込み演算部３６が出力する信号の周波数を増加させる。例えば、各アップサンプラ３７は、対応する畳み込み演算部３６が出力する信号に、データ値０のデータを所定の個数挿入する。各アップサンプラ３７は、データ挿入部２０と同一であってよい。【０１００】
複数の加算部３９は、複数のアップサンプラ３７に対応して設けられ、各アップサンプラ３７が出力する信号を順次加算して伝送する。また、遅延素子３８は、各加算部３９の上段にそれぞれ設けられ、対応するアップサンプラ３７が出力する信号を、当該信号の１周期遅延させて、加算部３９に供給する。【０１０１】
当該フィルタ３５によれば、畳み込み演算を行った後に、アップサンプリングを行うため、アップサンプリングした信号を畳み込み演算を行う場合に比べ、畳み込み演算における演算量を低減することができる。【０１０２】
図１７は、フィルタ部２２及びダウンサンプラ３４として機能する、ポリフェーズ構成を有するフィルタ３５の構成の一例を示す図である。つまり、フィルタ部２２及びダウンサンプラ３４の組み合わせは、ポリフェーズ構成を有する一つのフィルタ３５で実現することができる。本例において、ポリフェーズ構成は、ダウンサンプリングを行った後に、フィルタ演算としての畳み込み演算を行う構成を指す。【０１０３】
フィルタ３５は、複数の畳み込み演算部（３６−０〜３６−Ｎ、以下３６と総称する）、複数のダウンサンプラ（３４−０〜３４−Ｎ、以下３４と総称する）、複数の遅延素子（３８−１〜３８−Ｎ、以下３８と総称する）、及び複数の加算部（３９−１〜３９−Ｎ、以下３９と総称する）を有する。【０１０４】
複数の畳み込み演算部３６は、図１６において説明した複数の畳み込み演算部３６と同一の機能を有する。複数のダウンサンプラ３４は、複数の畳み込み演算部３６と対応して設けられる。各ダウンサンプラ３４は、対応するＡＤコンバータ１０が出力する信号を分岐して受け取り、受け取った信号の周波数を減少させる。例えば、各ダウンサンプラ３４は、図１３において説明したダウンサンプラ３４と同一であってよい。【０１０５】
複数の遅延素子３８は、複数のダウンサンプラ３４に対応して設けられ、各ダウンサンプラ３４に入力される信号を、当該信号の１周期ずつ順次遅延して、各ダウンサンプラ３４に供給する。複数の加算部３９は、図１６において説明した加算部３９と同一である。【０１０６】
当該フィルタ３５によれば、畳み込み演算を行った前に、ダウンサンプリングを行うため、畳み込み演算を行った後にダウンサンプリングする場合に比べ、畳み込み演算における演算量を低減することができる。【０１０７】
また、フィルタ３５は、図１６及び図１７において説明した構成を組み合わせたものであってもよい。つまり、フィルタ３５は、図１３において説明したデータ挿入部２０、フィルタ部２２、及びダウンサンプラ３４として機能してよい。この場合フィルタ３５は、ダウンサンプリングを行った後に、畳み込み演算を行い、畳み込み演算を行った後に、アップサンプリングを行う。【０１０８】
図１８は、アナログデジタル変換装置１００を機能させるプログラムを格納したコンピュータ４００の構成の一例を示す図である。本例において、コンピュータ４００は、アナログデジタル変換装置１００を、図１から図１７において説明したように機能させるプログラムを格納する。コンピュータ４００は、アナログデジタル変換装置１００を制御するワークステーションであってよく、また制御部２６として機能してもよい。【０１０９】
コンピュータ４００は、ＣＰＵ７００と、ＲＯＭ７０２と、ＲＡＭ７０４と、通信インターフェース７０６と、ハードディスクドライブ７１０と、ＦＤドライブ７１２と、ＣＤ−ＲＯＭドライブ７１４とを備える。ＣＰＵ７００は、ＲＯＭ７０２、ＲＡＭ７０４、ハードディスクドライブ７１０、ＦＤディスク７２０、及び／又はＣＤ−ＲＯＭ７２２に格納されたプログラムに基づいて動作する。【０１１０】
通信インターフェース７０６は、例えばアナログデジタル変換装置１００と通信し、データの授受を行う。格納装置の一例としてのハードディスクドライブ７１０は、設定情報、ＣＰＵ７００を動作させるプログラムを格納する。ＲＯＭ７０２、ＲＡＭ７０４、及び／又はハードディスクドライブ７１０は、アナログデジタル変換装置１００を図１から図１７に関連して説明したアナログデジタル変換装置１００として機能させるためのプログラムを格納する。また、当該プログラムは、フレキシブルディスク７２０、ＣＤ−ＲＯＭ７２２、ハードディスクドライブ７１０等に格納されていてもよい。【０１１１】
ＦＤドライブ７１２はフレキシブルディスク７２０からプログラムを読み取りＣＰＵ７００に提供する。ＣＤ−ＲＯＭドライブ７１４はＣＤ−ＲＯＭ７２２からプログラムを読み取りＣＰＵ７００に提供する。【０１１２】
また、プログラムは記録媒体から直接ＲＡＭに読み出されて実行されても、一旦ハードディスクドライブにインストールされた後にＲＡＭに読み出されて実行されても良い。更に、上記プログラムは単一の記録媒体に格納されても複数の記録媒体に格納されても良い。また記録媒体に格納されるプログラムは、オペレーティングシステムとの共同によってそれぞれの機能を提供してもよい。例えば、プログラムは、機能の一部または全部を行うことをオペレーティングシステムに依頼し、オペレーティングシステムからの応答に基づいて機能を提供するものであってもよい。【０１１３】
プログラムを格納する記録媒体としては、フレキシブルディスク、ＣＤ−ＲＯＭの他にも、ＤＶＤ、ＰＤ等の光学記録媒体、ＭＤ等の光磁気記録媒体、テープ媒体、磁気記録媒体、ＩＣカード、ミニチュアーカード等の半導体メモリー等を用いることができる。又、専用通信ネットワーク、インターネット等に接続されたサーバシステムに設けたハードディスクまたはＲＡＭ等の格納装置を記録媒体として使用してもよい。【０１１４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【産業上の利用可能性】
【０１１５】
以上から明らかなように、本発明によれば、複数のＡＤＣを用いたインターリーブ方式のアナログデジタル変換装置において、ＡＤＣの周波数特性によって生じるスプリアス成分を除去することができる。
【図１】
0004813473.tif 000030
【図２】
0004813473.tif 000031
【図３】
0004813473.tif 000032
【図４】
0004813473.tif 000033
【図５】
0004813473.tif 000034
【図６】
0004813473.tif 000035
【図７】
0004813473.tif 000036
【図８】
0004813473.tif 000037
【図９】
0004813473.tif 000038
【図１０】
0004813473.tif 000039
【図１１】
0004813473.tif 000040
【図１２】
0004813473.tif 000041
【図１３】
0004813473.tif 000042
【図１４】
0004813473.tif 000043
【図１５】
0004813473.tif 000044
【図１６】
0004813473.tif 000045
【図１７】
0004813473.tif 000046
【図１８】
0004813473.tif 000047