(57)【特許請求の範囲】
【請求項１】
記録ヘッドであって、
クロック信号を入力するクロック入力端子と、
複数の記録ヘッド基板であって、それぞれ、複数の記録素子と、前記クロック入力端子を介して供給されるクロック信号に同期してデータ信号を入力するレジスタと、前記レジスタに入力された前記データ信号に基づいて前記複数の記録素子を駆動するドライバとを有する複数の記録ヘッド基板と、
前記複数の記録ヘッド基板のそれぞれに供給する前記データ信号を入力する複数のデータ入力端子と、
前記複数のデータ入力端子のそれぞれと前記複数の記録ヘッド基板のそれぞれの前記レジスタとの間に設けられ、前記クロック信号に対して前記データ信号を遅延させる遅延時間を調整するための遅延量調整手段と、を有し、
前記クロック信号は、前記クロック入力端子を介して前記複数の記録ヘッド基板のそれぞれの前記レジスタに共通に供給されることを特徴とする記録ヘッド。
【請求項２】
前記複数の記録ヘッド基板のそれぞれは、更に、前記レジスタが入力したデータ信号をラッチするラッチ回路を備えることを特徴とする請求項１に記載の記録ヘッド。
【請求項３】
前記複数の記録素子のそれぞれは、インクを吐出するために必要な熱エネルギーを発生する電気熱変換素子を有することを特徴とする請求項１又は２に記載の記録ヘッド。
【請求項４】
請求項１乃至３のいずれか１項に記載の記録ヘッドと、
前記記録ヘッドに供給されるインクを保持するインク保持手段と、
を有することを特徴とする記録ヘッドカートリッジ。
【請求項５】
請求項１乃至３のいずれか１項に記載の記録ヘッドを備えることを特徴とする記録装置。
【請求項６】
請求項４に記載の記録ヘッドカートリッジを備えることを特徴とする記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、クロック信号に同期してデータ信号を取り込む記録ヘッド、記録ヘッドカートリッジ及びその記録装置に関するものである。
【０００２】
【従来技術】
従来のクロック信号に同期してデータ信号を取り込むインクジェット記録ヘッドのレイアウト及びその回路構成を図１及び図２に示す。
【０００３】
図１では、記録ヘッド基板（ヒータボード）１００は、電気−熱変換体であるヒータ１０１、それを駆動する駆動用トランジスタを含むドライバ１０２、記録データをラッチするラッチ１０３、記録データをシリアルで入力して保持するシフトレジスタ１０４，及び各種信号を入力するための入力端子であるパッド(PAD)部１０５を備えている。
【０００４】
図２は、図１のヒータボード１００の回路構成を示す回路図で、図１と共通する部分は同じ記号で示している。
【０００５】
図３は、図２に示す回路を駆動するＣＬＫ信号およびＤＡＴＡ信号がヒータボード１００に入力される時点の入力波形と、これらＣＬＫ信号及びＤＡＴＡ信号がシフトレジスタ１０４に入力される時のＡ点とＢ点における入力波形との関係を説明する図である。
【０００６】
ここではＣＬＫ信号がロウレベルからハイレベルに、またハイレベルからロウレベルに遷移する２つの状態によって、ＤＡＴＡ信号がシフトレジスタ１０４に取り込まれるものとする。このとき、この記録ヘッドを搭載している記録装置本体からのＤＡＴＡ信号は、所望のヒータ（発熱素子）をオン又はオフするためのハイレベル又はロウレベルの信号であり、このＤＡＴＡ信号はパッド(PAD)部１０５より入力されてシュミット回路１０６を通り、その出力に接続されるバッファ回路１０７を介してシフトレジスタ１０４に入力される。またＣＬＫ信号も同様に、入力パッド１０５よりシュミット回路１０６を通り、その出力に接続されるバッファ回路１０７を介してシフトレジスタ１０４に入力される。このシフトレジスタ１０４は、ＣＬＫ信号のロウレベルからハイレベルと、ハイレベルからロウレベルへの両方の遷移に同期してＤＡＴＡ信号を取り込む。
【０００７】
ここで従来の記録ヘッドのように、シフトレジスタ１０４の数が１個の場合には、ＣＬＫ信号とＤＡＴＡ信号のパッドからシフトレジスタ１０４の入力に至るまでのロジックゲートの数が等しくなり、また各ゲートが駆動する負荷がＣＬＫ信号とＤＡＴＡ信号で等しいため、ＣＬＫ信号とＤＡＴＡ信号における、パッド１０５からＡ点及びＢ点までの遅延量は等しくなっている。そのため、パッド１０５でのＣＬＫ信号とＤＡＴＡ信号の時間的な相対関係が、シフトレジスタ１０４の入力部でも等しくなる。ここで誤動作なくＤＡＴＡ信号を確実にシフトレジスタ１０４に取り込むには、ＣＬＫ信号の遷移の時間的前後でＤＡＴＡ信号のレベルが一定であることが必要である。即ち、ＣＬＫ信号に対してＤＡＴＡ信号が一定である時間、つまりセットアップタイム及びホールドタイムが、シフトレジスタ１０４の入力部で等しくなるようにして誤動作に対するマージンを有し、高速にデータを転送することが可能となる。
【０００８】
【発明が解決しようとする課題】
近年、カラー画像の記録品位の高精細化が求められており、例えば図４に示すように、１つのヒータ基板に複数色の画像の記録に対応した発熱素子（ヒータ）が搭載されるようになっている。また記録の高速化と高精細化に対応するため、各ヒータは多値データにより駆動され、同一のヒータにおける吐出周波数も上昇し、それにより記録ヘッドへの単位時間当りのデータ転送量が増大することになる。このようなデータ量の増加に対応するため、転送するデータを分割し、それら分割した複数のデータ群を１つのクロック信号に同期させて同時に転送することもなされており、この場合には記録ヘッドに搭載するシフトレジスタの数もそのデータ群の数に合せて複数必要となる。
【０００９】
このように複数のシフトレジスタを搭載した記録ヘッドにおいて、クロック信号に同期したＤＡＴＡ信号を複数のシフトレジスタで同時に取り込むには、それらシフトレジスタの数に対応した数のＣＬＫ信号とＤＡＴＡ信号を入力する必要がある。しかし、それら全ての信号を入力するための複数のパッド、及びそれに対応して入力回路を記録ヘッド基板に設けると、それらに必要なレイアウト面積が増大してチップサイズが増大する。またこのような基板は、シリコンウェハ上に形成されるため、チップサイズの増大は、１枚のウェハからとれるチップの数を減らすことになり、コストアップの要因となる。
【００１０】
そこで、このようなチップサイズの増大を防ぐために、ヒータ基板に入力される信号線の本数を少なくする必要がある。そのため複数のシフトレジスタに対する共通の同期信号であるＣＬＫ信号を共通化することで、ＣＬＫ信号の入力パッドを、例えば図５のように１つにすることができる。この場合、ＣＬＫ信号のバッファ５００の出力には複数のシフトレジスタ４０１〜４０６が接続されるのに対し、各ＤＡＴＡ信号の各バッファ５０１の出力にはそれぞれ１つのシフトレジスタだけが接続される。ここで、バッファ５００と５０１の電流駆動能力が等しい場合、各シフトレジスタの入力において、ＣＬＫ信号とＤＡＴＡ信号の間で遅延量に差を生じることになる。即ち、ＣＬＫ信号の方がＤＡＴＡ信号よりも遅れることになる。ここで従来のように、電源電圧が５［Ｖ］のときは、バッファ５００の電流駆動能力が十分に取れるため信号の遅延量が少なく、各シフトレジスタにおけるＣＬＫ信号とＤＡＴＡ信号の遅延量の差も小さかった。
【００１１】
ところで、従来のプリンタのインターフェースとしてパラレルインターフェースが一般的に用いられてきた。その場合、プリンタ本体のロジック用の電源として５Ｖを用いており、ヘッド内のインクジェット記録ヘッド用基板においてもロジック電源としてその５Ｖを用いていた。またプリンタ内部回路のＩＣにおいて一部のＩＣが５Ｖの電源を必要としていたこともロジック電圧を５Ｖとして発展してきたインクジェット記録ヘッド用基板の特長の背景である。
【００１２】
しかしながら、近年においてＩＣの設計ルールの微細化技術の向上と新しいインターフェースの採用等も加わり、プリンタ本体のロジック電源として５Ｖを用意することは、コスト面、サイズ面において不利な状況となってきた。そこでプリンター本体のロジック電源電圧の主流として最近は３．３Ｖを採用しようとする動きがある。しかしながら、これまで実績のあるヘッド用基板のロジック電源電圧を５Ｖから３．３Ｖに低下させた場合にいくつかの課題が発生することが確認された。この課題について以下に図を用いて説明する。
【００１３】
その課題のひとつであるインクジェット記録ヘッド内基板の画像データ転送能力の低下について説明する。
【００１４】
図１８は、インクジェット記録ヘッド用基板内の構成例である。図中、１００３は、外部から信号を受け取るパッドであり、このパッド１００３は、ロジック電源電圧を受け取るＶDD端子１００６、ヒータ駆動電源電圧を受け取るＶＨ端子１００８、グランドにつながるＧＷＤＨ端子１００５、ＣＳＳ端子１００７等を有している。また、画像データをシリアルで受け取りパラレル出力するシフトレジスタ等のロジック回路１００２、ヒータを駆動するためのドライバ１００１、ヒータ１００４等が一つのシリコン基板上に構成されている。
【００１５】
６２０ビットのヒータが形成されている場合について図１９にさらに詳しく記載した。ここでは、６２０ビットのヒータを最大同時に４０ビット駆動し、これを１６回繰り返すことで６２０ビット全てのヒータを駆動する（１周期分）構成となっている。図２０にそのタイミングを記述した。ここで一定の高速記録を行う場合に必要な駆動周波数１５ＫＨz（既存の製品でも使用）で６２０ビットを全て駆動する時にどの程度のスピードで画像データを送ることが必要かを説明する。
【００１６】
１５ＫＨzは６６．６７μｓの周期となる。この時間内に４０ビットの画像データ転送を１６時分割（ブロック）分行わなくてはならない。これを計算すると画像データの転送速度は少なくとも１２ＭＨｚ以上は必要となる。この速度は、一般的なＣＰＵ等から考えると大きな値ではないが、インクジェット記録ヘッドの場合、稼動するキャリッジと本体を長いフレキシブル基板等でつないでいるとともに、プリンタの小型化からキャリッジを小型化しなくてはならないニーズもあり、１２ＭＨzという数字は決して小さい値ではなかった。
【００１７】
このような状況のもと、ロジック電源電圧を５Ｖから３．３Ｖに低下させた場合の転送能力の低下について図２１を用いて説明する。
【００１８】
図２１の(ａ)には、ロジック信号（電源）の電圧と画像データ転送可能である最大のＣＬＫ周波数について記述した。
【００１９】
図にあるようにロジック信号（電源）電圧の低下に伴い、ＣＬＫ周波数が落ちていく傾向がある。これは、画像データ転送を行うためのＣＬＫ等の入力回路部、シフトレジスタ部に用いているＭＯＳトランジスタの駆動能力がＣＭＯＳのゲート電圧としてそのまま利用されるロジック電源電圧の低下により同時に下がりことにより低下することによる。図によれば、ゲート電圧の低下により駆動能力（ドレイン電流Iｄ）が低下することがわかる。
【００２０】
更に、インクジェット記録ヘッド基板においては、基板上においてヒータを駆動することにより、温度面でもスピードを満足することが必要である。これはインクをヒータによって吐出するインクジェット記録ヘッド用基板に特徴的に求められる能力である。図２１の（ｂ）に基板の温度とＣＬＫ最大周波数の関係を示した。ここでは３．３Ｖ化した場合の能力の低下とそれだけでなく、温度が高くなるにつれて、更に能力が低下する傾向があることを示している。
【００２１】
以上より、これまで５Ｖでは１２ＭＨｚのＣＬＫ周波数において問題がなかったが、３．３Ｖ化によって能力をアップしなければならないことがわかる。
【００２２】
次に低電圧化によりヘッド基板内でＣＬＫとＤＡＴＡ信号の遅延差が大きくなりデータ転送能力が低下する要因について説明する。
【００２３】
電源電圧の低電圧化により、ロジック回路を構成するＭＯＳトランジスタを駆動するゲート電圧も低下する。ここで、ＭＯＳトランジスタのゲート電圧をパラメータとした時のドレイン電流（Ｉd）のドレイン−ソース間の電圧（Ｖds）依存性を図６に示す。図６から明らかなように、ゲート電圧が５［Ｖ］から３．３［Ｖ］に低下すると、電流の駆動能力が１／２以下になってしまう。
【００２４】
またＣＭＯＳのインバータがＭＯＳトランジスタのゲートを駆動する場合、図７に示すように、等価的に駆動するゲートの容量分の負荷がインバータの出力に付与されるといえる。いまＭＯＳのオン抵抗をＲＭＯＳ、等価的な負荷容量をＣgateとすると、インバータの入力が変化して出力が反転するまでの時定数は、Ｃgate×ＲＭＯＳとなる。ここで負荷が変わらず、低電圧化によりＲＭＯＳの値が２倍以上になると、その時定数も２倍以上になる。
【００２５】
ここで、１個のシフトレジスタのＣＬＫ信号の入力、及びＤＡＴＡ信号の入力の容量をそれぞれ等しいＣＬとし、バッファの駆動時のオン抵抗をＲBUFとし、シフトレジスタの数をｎとすると、バッファの入力に信号が入力されてからシフトレジスタの入力までの遅延量は、ＤＡＴＡ信号では、（ＣＬ×ＲBUF）に比例し、ＣＬＫ信号では（ｎ×ＣＬ×ＲBUF）に比例することになる。そしてＤＡＴＡ信号とＣＬＫ信号の遅延量がｎ倍であり、さらに低電圧化によりバッファの駆動時のオン抵抗値が２倍になることで、遅延量の差が従来の２倍以上になり、この遅延量は無視できないものとなっている。
【００２６】
このようにして、各シフトレジスタの入力において、ＤＡＴＡ信号に対してＣＬＫ信号が遅延する場合の信号波形を図８示す。図８では、入力パッドでの入力信号波形を上段に示し、シフトレジスタに入力される時点での信号波形を下段に示す。上段に示す入力パッドでのＣＬＫ信号に対するＤＡＴＡ信号のマージンであるセットアップタイム及びホールドタイムがほぼ均等であったものが、シフトレジスタの入力部では、ＣＬＫ信号の遅延量がＤＡＴＡ信号の遅延量に比べて大きいため、ＣＬＫ信号が遷移するタイミングからＤＡＴＡ信号が変化するまでの時間差（ホールドタイム）８０１のマージンが減少している。
【００２７】
このようにして、各シフトレジスタの入力時点でのセットアップタイム又はホールドタイムのマージンが少なくなることで、シフトレジスタへのＤＡＴＡ信号の確実な取り込みが困難になり、これが誤動作の要因となる。またＣＬＫ信号の周波数を上げた、高速でのデータ転送が困難になる。
【００２８】
また、これまでシフトレレジスタが複数搭載された記録ヘッド基板の場合で述べてきたが、記録ヘッドの多ビット化やチップの縮小に伴って、チップ内部でのＤＡＴＡ信号やＣＬＫ信号の引き回しが長くなっている。それによりＣＬＫ信号及びＤＡＴＡ信号の配線に寄生する容量や抵抗値が増加し、ＤＡＴＡ信号とＣＬＫ信号の配線の寄生成分の大きさが異なってきている。この場合には、ＤＡＴＡ信号とＣＬＫ信号に接続されるシフトレジスタの数が例え等しくても、バッファの出力配線に寄生する容量や抵抗の大きさがＤＡＴＡ信号とＣＬＫ信号とで異なると、前述の場合と同様に、電源電圧の低電圧化によりシフトレジスタの入力におけるＤＡＴＡ信号とＣＬＫ信号の遅延量の差が大きくなり、それが誤動作の要因となり、また高速データ転送の妨げとなっていた。
【００２９】
本発明は上記従来例に鑑みてなされたもので、複数の記録ヘッド基板に共通に供給されるクロック信号と、各記録ヘッド基板のそれぞれに供給されるデータ信号との間の遅延時間量の差を縮小して、安定して各データ信号を記録ヘッド基板に供給してレジスタに入力できる記録ヘッド、記録ヘッドカートリッジ及びその記録装置を提供することを目的とする。
【００３１】
上記目的を達成するために本発明の記録ヘッドは以下のような構成を備える。即ち、
記録ヘッドであって、
クロック信号を入力するクロック入力端子と、
複数の記録ヘッド基板であって、それぞれ、複数の記録素子と、前記クロック入力端子を介して供給されるクロック信号に同期してデータ信号を入力するレジスタと、前記レジスタに入力された前記データ信号に基づいて前記複数の記録素子を駆動するドライバとを有する複数の記録ヘッド基板と、
前記複数の記録ヘッド基板のそれぞれに供給する前記データ信号を入力する複数のデータ入力端子と、
前記複数のデータ入力端子のそれぞれと前記複数の記録ヘッド基板のそれぞれの前記レジスタとの間に設けられ、前記クロック信号に対して前記データ信号を遅延させる遅延時間を調整するための遅延量調整手段と、を有し、
前記クロック信号は、前記クロック入力端子を介して前記複数の記録ヘッド基板のそれぞれの前記レジスタに共通に供給されることを特徴とする。
【００３２】
上記目的を達成するために本発明の記録ヘッドカートリッジは以下のような構成を備える。即ち、
請求項１乃至３のいずれか１項に記載の記録ヘッドと、
前記記録ヘッドに供給されるインクを保持するインク保持手段と、
を有することを特徴とする。
【００３３】
上記目的を達成するために本発明の記録装置は以下のような構成を備える。即ち、
請求項１乃至３のいずれか１項に記載の記録ヘッドを備えることを特徴とする。
【００３４】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【００３５】
［実施の形態１］
図９は、本発明の実施の形態に係る記録ヘッド基板の構成を示すブロック図で、前述の図２に示す部分と共通する部分は同じ番号で示している。
【００３６】
ここでは、記録ヘッド基板９０１〜９０６のそれぞれは図１に示す記録ヘッド基板と同じ回路構成を有し、これら６枚の基板９０１〜９０６を用いて、記録が行われるものとする。
【００３７】
図において、１０１は電気熱変換体である発熱素子（ヒータ）、１０２は記録データに応じて各発熱素子を駆動するドライバ、１０３は記録データをラッチするラッチ回路、９０２はＣＬＫ信号に同期してシリアルに入力されるＤＡＴＡ信号を記憶・保持するシフトレジスタであり、これらはシリコン等を基材とする半導体基板上に成膜工程等の半導体製造工程を用いて作り込まれ一体形成されている。る。基板９０２〜９０６のそれぞれは、９０１と同じ構成であるためのその詳細は略している。なお、以下の実施の形態で用ている「基板上」とはシリコン等の基材を用いた基板の上だけを指し示す用語としてではなく、その基板の表面近傍の基板内部をも指し示す用語として用いている。
【００３８】
このような基板の上には各記録素子に対応してインク吐出口やこのインク吐出口に連通した流路を形成する部材（不図示）が設けられており、これにより記録ヘッドを構成している。そして、この記録素子上に供給されるインクを記録素子の駆動によって加熱することで膜沸騰による気泡を発生させインクを吐出口から吐出する構成となっている。
【００３９】
１０５は入力パッド部、１０６はヒステリシス回路、１０７はバッファである。また９１０は、本実施の形態１に係る特徴部分である遅延調整部で、ＣＬＫ信号に対して各ＤＡＴＡ信号を所定時間遅延させることにより、図８の８０１で示すようなクロック信号ＣＬＫの遅れに対して、ＤＡＴＡ信号を遅らせることによりマージンを補償している。
【００４０】
またＨＥ信号はヒートエネーブル信号で、各発熱素子への通電時間を規定している。このＨＥ信号がハイレベルの間、ＡＮＤ回路の入力がエネーブルになってラッチ回路１０３からの記録データに応じてドライバ１０２により、それぞれ対応する発熱素子に電流が流れる。ＬＴ信号はラッチ信号で、シフトレジスタ１０４に格納されているデータをラッチ回路にラッチするための信号である。これらＨＥ信号及びＬＴ信号は共に、記録ヘッド基板９０１〜９０６のそれぞれに入力されている。
【００４１】
このように本実施の形態１によれば、ＣＬＫ信号とＤＡＴＡ信号の遅れ量をほぼ同じにすることにより、図８に示すようなマージンがなくなることによる不具合を解消している。
【００４２】
尚、この実施の形態１では、ＣＬＫ信号に対してＤＡＴＡ信号を遅らせる場合で説明したが本発明はこれに限定されるものでなく、ＣＬＫ信号の駆動能力を高めたり、又はそのＤＡＴＡ信号とＣＬＫ信号の両方に遅延調整部に相当する部分を設けて、結果的に、各シフトレジスタの入力におけるＤＡＴＡ信号とＣＬＫ信号の遅延量を等しくするようにしてもよい。
【００４３】
［実施の形態２］
図１０は、本発明の実施の形態２に係る記録ヘッド基板におけるＤＡＴＡ信号とＣＬＫ信号の配線を説明する回路図で、前述の図９と共通する部分は同じ記号で示し、それらの説明を省略する。
【００４４】
ここでは、遅延調整部９１０の一例として、各ＤＡＴＡ信号のバッファ１０７の出力に容量（コンデンサ）を接続した例を示している。この接続された各コンデンサの容量をＣＬ、各シフトレジスタ１１０のＤＡＴＡ入力端子及びＣＬＫ入力端子における入力容量をそれぞれＣＤＡＴＡおよびＣＣＬＫとする。また、ＤＡＴＡ信号及びＣＬＫ信号のバッファ１０７の駆動時のオン抵抗をそれぞれＲＤＡＴＡ、ＲＣＬＫとし、ＣＬＫ信号に共通して接続されるシフトレジスタ１１０の数をｎとする。このときのＤＡＴＡ信号とＣＬＫ信号の遅延量をそれぞれＴＤＡＴＡ，ＴＣＬＫとすると、
ＴＤＡＴＡ  ≒  ＲＤＡＴＡ×（ＣＤＡＴＡ＋ＣＬ）
ＴＣＬＫ    ≒  ｎ×ＲＣＬＫ×ＣＣＬＫ
となる。ここでＣＬを、
ＣＬ＝  （ｎ×ＲＣＬＫ×ＣＣＬＫ）／ＲＤＡＴＡ−ＣＤＡＴＡ
と設定することで、ＴＤＡＴＡ＝ＴＣＬＫとなり、各シフトレジスタ１１０の入力端子でのＤＡＴＡ信号及びＣＬＫ信号の遅延差を無くすことができる。
【００４５】
［実施の形態３］
図１１は、本発明の実施の形態３に係る記録ヘッド基板におけるＤＡＴＡ信号とＣＬＫ信号の配線を説明する回路図で、前述の図９、図１０と共通する部分は同じ記号で示し、それらの説明を省略する。
【００４６】
ここでは、遅延調整部９１０の一例として、各ＤＡＴＡ信号のバッファ１０７の出力に抵抗９１２が接続された例を示している。この接続された各抵抗９１２の抵抗値をＲＬとして、このときのＤＡＴＡ信号及びＣＬＫ信号の遅延量をそれぞれＴＤＡＴＡ、ＴＣＬＫとすると、
ＴＤＡＴＡ  ≒  （ＲＤＡＴＡ＋ＲＬ）×ＣＤＡＴＡ
ＴＣＬＫ    ≒  ｎ×ＲＣＬＫ×ＣＣＬＫ
となる。ここで抵抗値ＲＬを、
ＲＬ＝  （ｎ×ＲＣＬＫ×ＣＣＬＫ）／ＣＤＡＴＡ−ＲＤＡＴＡ
と設定することで、ＴＤＡＴＡ＝ＴＣＬＫとなり、各シフトレジスタ１１０の入力におけるＤＡＴＡ信号とＣＬＫ信号の遅延差を無くすことができる。
【００４７】
［実施の形態４］
図１２は、本発明の実施の形態４に係る記録ヘッド基板におけるＤＡＴＡ信号とＣＬＫ信号の配線を説明する回路図で、前述の図９、図１０と共通する部分は同じ記号で示し、それらの説明を省略する。
【００４８】
ここでは、遅延調整部９１０の一例として、各ＤＡＴＡ信号のバッファ１０７の出力にインバータ９１３が接続された例を示している。この接続された各インバータ９１３の入力容量をＣＬとする。この場合、前述の実施の形態２と等しくなり、各インバータの入力容量ＣＬを、
ＣＬ＝  （ｎ×ＲＣＬＫ×ＣＣＬＫ）／ＲＤＡＴＡ−ＣＤＡＴＡ
となるようにインバータのサイズを設定することにより、各シフトレジスタの入力でのＤＡＴＡ信号およびＣＬＫ信号の遅延差を無くすことができる。
【００４９】
［実施の形態５］
図１３は、本発明の実施の形態５に係る記録ヘッド基板におけるＤＡＴＡ信号とＣＬＫ信号の配線を説明する回路図で、前述の図９、図１０と共通する部分は同じ記号で示し、それらの説明を省略する。
【００５０】
ここでは、遅延調整部の一例として、各シフトレジスタのＤＡＴＡ端子及びＣＬＫ端子における入力容量をそれぞれＣＤＡＴＡ及びＣＣＬＫとする。また、ＤＡＴＡ信号及びＣＬＫ信号のバッファ９１４，９１５の駆動時のオン抵抗をそれぞれＲＤＡＴＡ、ＲＣＬＫとし、このＣＬＫ信号に共通に接続されるシフトレジスタ１１０の数をｎとする。このときの各レジスタの入力における遅延量をそれぞれＴＤＡＴＡ，ＴＣＬＫとすると、
ＴＤＡＴＡ  ≒  ＲＤＡＴＡ×ＣＤＡＴＡ
ＴＣＬＫ    ≒  ｎ×ＲＣＬＫ×ＣＣＬＫ
となる。ここで、
ＲＤＡＴＡ×ＣＤＡＴＡ＝ｎ×ＲＣＬＫ×ＣＣＬＫ
を満たすように、ＤＡＴＡ信号又はＣＬＫ信号のバッファ９１４，９１５を設定することで、各シフトレジスタの入力でのＤＡＴＡ信号とＣＬＫ信号の遅延差を無くすことができる。
【００５１】
［実施の形態６］
図１４は、本発明の実施の形態６に係る記録ヘッド基板におけるＤＡＴＡ信号とＣＬＫ信号の配線を説明する回路図で、前述の図９及び図１０と共通する部分は同じ記号で示し、それらの説明を省略する。
【００５２】
ここでは、遅延調整部であるバッファ９１６ＣＬＫ信号にのみ設け、ＤＡＴＡ信号は、従来通りバッファ１０７を通して出力されている。
【００５３】
ここでは、バッファ９１６により、クロックＣＬＫ信号の電流駆動能力を、ＤＡＴＡ信号のバッファ１０７の電流駆動能力に対して大きくしている。
【００５４】
このようにしてＣＬＫ信号の電流駆動能力を高めて、ＤＡＴＡ信号に対するＣＬＫ信号の遅れを補償しながら、シフトレジスタ１１０への確実なデータ転送を、より確かなものにしている。
【００５５】
以上説明したように上述した実施の形態によれば、記録ヘッドを構成しているヘッド基板内でのデータ信号とクロック信号の遅延差を少なくして、クロック信号に同期したデータ信号の取り込みをより確実なものとし、低消費電力で、かつより高速にシフトレジスタにデータを取り込むことが可能となる。
【００５６】
次に、このような記録ヘッド（インクジェットヘッド）を備えたインクジェットプリンタを例に挙げて、本実施の形態に係るインクジェット記録装置について説明する。
【００５７】
尚、本実施の形態において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００５８】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００５９】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００６０】
＜装置本体の概略説明＞
図１５は、本発明の代表的な実施の形態に係るインクジェットプリンタＩＪＲＡの構成の概要を示す外観斜視図である。
【００６１】
図において、駆動モータ５０１３の正逆回転に連動して駆動力伝達ギア５００９〜５０１１を介して回転するリードスクリュー５００５の螺旋溝５００４に対して係合するキャリッジＨＣはピン（不図示）を有し、ガイドレール５００３に支持されて矢印ａ，ｂ方向を往復移動する。キャリッジＨＣには、上述した記録ヘッド基板を有する記録ヘッドＩＪＨとインクタンクＩＴとを内蔵した一体型インクジェットカートリッジＩＪＣが搭載されている。５００２は紙押え板であり、キャリッジＨＣの移動方向に亙って記録用紙Ｐをプラテン５０００に対して押圧する。５００７，５００８はフォトカプラで、キャリッジのレバー５００６のこの域での存在を確認して、モータ５０１３の回転方向切り換え等を行うためのホームポジション検知器である。５０１６は記録ヘッドＩＪＨの前面をキャップするキャップ部材５０２２を支持する部材、５０１５はこのキャップ内を吸引する吸引器で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらが支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることは言うまでもない。又、５０２１は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム５０２０の移動に伴って移動し、駆動モータからの駆動力がクラッチ切り換え等の公知の伝達機構で移動制御される。
【００６２】
これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側の領域に来た時にリードスクリュー５００５の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の動作を行うようにすれば、本例にはいずれも適用できる。
【００６３】
＜制御構成の説明＞
次に、上述した装置の記録制御を実行するための制御構成について以下に説明する。
【００６４】
図１６は、図１５に示すインクジェットプリンタＩＪＲＡの制御回路の構成を示すブロック図である。制御回路を示す同図において、１７００は記録信号を入力するインターフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭ、１７０３は各種データ（上記記録信号やヘッドに供給される記録データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッドＩＪＨに対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インターフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。１７１０は記録ヘッドＩＪＨを搬送するためのキャリアモータ、１７０９は記録紙搬送のための搬送モータである。１７０５は記録ヘッドを駆動するヘッドドライバ、１７０６，１７０７はそれぞれ搬送モータ１７０９、キャリアモータ１７１０を駆動するためのモータドライバである。
【００６５】
上記制御構成の動作を説明すると、インターフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って記録ヘッドが駆動され、記録が行われる。
【００６６】
ここでは、ＭＰＵ１７０１が実行する制御プログラムをＲＯＭ１７０２に格納するものとしたが、ＥＥＰＲＯＭ等の消去／書き込みが可能な記憶媒体を更に追加して、インクジェットプリンタＩＪＲＡと接続されたホストコンピュータから制御プログラムを変更できるように構成することもできる。
【００６７】
なお、上述のように、インクタンクＩＴと記録ヘッドＩＪＨとは一体的に形成されて交換可能なインクカートリッジＩＪＣを構成しても良いが、これらインクタンクＩＴと記録ヘッドＩＪＨとを分離可能に構成して、インクがなくなったときにインクタンクＩＴだけを交換できるようにしても良い。
【００６８】
＜インクカートリッジの説明＞
図１７は、インクタンクとヘッドとが分離可能なインクカートリッジＩＪＣの構成を示す外観斜視図である。このインクカートリッジＩＪＣは、図１７に示すように、境界線Ｋの位置でインクタンクＩＴと記録ヘッドＩＪＨとが分離可能である。インクカートリッジＩＪＣにはこれがキャリッジＨＣに搭載されたときには、キャリッジＨＣ側から供給される電気信号を受け取るための電極（不図示）が設けられており、この電気信号によって、前述のように記録ヘッドＩＪＨが駆動されてインクが吐出される。
【００６９】
なお、図１７において、５００はインク吐出口列である。また、インクタンクＩＴにはインクを保持するために繊維質状もしくは多孔質状のインク吸収体が設けられている。
【００７０】
なお、以上の実施の形態において、記録ヘッドから吐出される液滴はインクであるとして説明し、さらにインクタンクに収容される液体はインクであるとして説明したが、その収容物はインクに限定されるものではない。例えば、記録画像の定着性や耐水性を高めたり、その画像品質を高めたりするために記録媒体に対して吐出される処理液のようなものがインクタンクに収容されていても良い。
【００７１】
［その他の実施形態］
以上の実施形態は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段（例えば電気熱変換体やレーザ光等）を備え、前記熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。
【００７２】
その代表的な構成や原理については、例えば、米国特許第４７２３１２９号明細書、同第４７４０７９６号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方式はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能であるが、特に、オンデマンド型の場合には、液体（インク）が保持されているシートや液路に対応して配置されている電気熱変換体に、記録情報に対応していて核沸騰を越える急速な温度上昇を与える少なくとも１つの駆動信号を印加することによって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆動信号に１対１で対応した液体（インク）内の気泡を形成できるので有効である。
【００７３】
この気泡の成長、収縮により吐出用開口を介して液体（インク）を吐出させて、少なくとも１つの滴を形成する。この駆動信号をパルス形状とすると、即時適切に気泡の成長収縮が行われるので、特に応答性に優れた液体（インク）の吐出が達成でき、より好ましい。
【００７４】
このパルス形状の駆動信号としては、米国特許第４４６３３５９号明細書、同第４３４５２６２号明細書に記載されているようなものが適している。なお、上記熱作用面の温度上昇率に関する発明の米国特許第４３１３１２４号明細書に記載されている条件を採用すると、さらに優れた記録を行うことができる。
【００７５】
記録ヘッドの構成としては、上述の各明細書に開示されているような吐出口、液路、電気熱変換体の組み合わせ構成（直線状液流路または直角液流路）の他に熱作用面が屈曲する領域に配置されている構成を開示する米国特許第４５５８３３３号明細書、米国特許第４４５９６００号明細書に記載された構成も本発明に含まれるものである。加えて、複数の電気熱変換体に対して、共通するスロットを電気熱変換体の吐出部とする構成を開示する特開昭５９−１２３６７０号公報や熱エネルギーの圧力波を吸収する開口を吐出部に対応させる構成を開示する特開昭５９−１３８４６１号公報に基づいた構成としても良い。
【００７６】
さらに、記録装置が記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された１個の記録ヘッドとしての構成のいずれでもよい。
【００７７】
加えて、上記の実施の形態で説明した記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドのみならず、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッドを用いてもよい。
【００７８】
また、以上説明した記録装置の構成に、記録ヘッドに対する回復手段、予備的な手段等を付加することは記録動作を一層安定にできるので好ましいものである。これらを具体的に挙げれば、記録ヘッドに対してのキャッピング手段、クリーニング手段、加圧あるいは吸引手段、電気熱変換体あるいはこれとは別の加熱素子あるいはこれらの組み合わせによる予備加熱手段などがある。また、記録とは別の吐出を行う予備吐出モードを備えることも安定した記録を行うために有効である。
【００７９】
さらに、記録装置の記録モードとしては黒色等の主流色のみの記録モードだけではなく、記録ヘッドを一体的に構成するか複数個の組み合わせによってでも良いが、異なる色の複色カラー、または混色によるフルカラーの少なくとも１つを備えた装置とすることもできる。
【００８０】
以上説明した実施の形態においては、インクが液体であることを前提として説明しているが、室温やそれ以下で固化するインクであっても、室温で軟化もしくは液化するものを用いても良く、あるいはインクジェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下の範囲内で温度調整を行ってインクの粘性を安定吐出範囲にあるように温度制御するものが一般的であるから、使用記録信号付与時にインクが液状をなすものであればよい。
【００８１】
加えて、積極的に熱エネルギーによる昇温をインクの固形状態から液体状態への状態変化のエネルギーとして使用せしめることで積極的に防止するため、またはインクの蒸発を防止するため、放置状態で固化し加熱によって液化するインクを用いても良い。いずれにしても熱エネルギーの記録信号に応じた付与によってインクが液化し、液状インクが吐出されるものや、記録媒体に到達する時点では既に固化し始めるもの等のような、熱エネルギーの付与によって初めて液化する性質のインクを使用する場合も本発明は適用可能である。
【００８２】
さらに加えて、本発明に係る記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。
【００８３】
【発明の効果】
以上説明したように本発明によれば、複数の記録ヘッド基板に共通に供給されるクロック信号と、各記録ヘッド基板のそれぞれに供給されるデータ信号との間の遅延時間量の差を縮小して、安定して各データ信号を記録ヘッド基板に供給してレジスタに入力できるという効果がある。
【図面の簡単な説明】
【図１】従来のクロック信号に同期してデータ信号を取り込むインクジェット記録ヘッドのレイアウトを示す図である。
【図２】従来のクロック信号に同期してデータ信号を取り込むインクジェット記録ヘッドの回路例を示す図である。
【図３】図２に示す回路を駆動するＣＬＫ信号及びＤＡＴＡ信号の関係を説明する図である。
【図４】従来の記録ヘッド基板の構成を説明する図である。
【図５】従来の記録ヘッド基板におけるシフトレジスタへのＣＬＫ信号とＤＡＴＡ信号の入力回路を説明する図である。
【図６】ＭＯＳトランジスタのゲート電圧をパラメータとした時のドレイン電流（Ｉd）のドレイン−ソース間の電圧（Ｖds）依存性を説明する図である。
【図７】ＭＯＳトランジスタのゲートを説明する図である。
【図８】従来の問題点を説明する図である。
【図９】本発明の実施の形態に係る記録ヘッド基板の構成を示すブロック図である。
【図１０】本発明の実施の形態２に係る記録ヘッド基板におけるＤＡＴＡ信号とＣＬＫ信号の配線を説明する回路図である。
【図１１】本発明の実施の形態３に係る記録ヘッド基板におけるＤＡＴＡ信号とＣＬＫ信号の配線を説明する回路図である。
【図１２】本発明の実施の形態４に係る記録ヘッド基板におけるＤＡＴＡ信号とＣＬＫ信号の配線を説明する回路図である。
【図１３】本発明の実施の形態５に係る記録ヘッド基板におけるＤＡＴＡ信号とＣＬＫ信号の配線を説明する回路図である。
【図１４】本発明の実施の形態６に係る記録ヘッド基板におけるＤＡＴＡ信号とＣＬＫ信号の配線を説明する回路図である。
【図１５】本発明の代表的な実施の形態に係るインクジェットプリンタＩＪＲＡの構成の概要を示す外観斜視図である。
【図１６】図１５のインクジェットプリンタの機能構成を示すブロック図である。
【図１７】インクタンクとヘッドとが分離可能なインクカートリッジＩＪＣの構成を示す外観斜視図である。
【図１８】従来のインクジェット記録ヘッド用基板のレイアウトを示す図である。
【図１９】インクジェット記録ヘッド用基板のブロック図である。
【図２０】インクジェット記録ヘッド用基板の駆動タイミング例である。
【図２１】ロジック電源電圧に対する画像転送可能最大ＣＬＫ周波数を示す図である。
【図１】
0004666818.tif 000002
【図２】
0004666818.tif 000003
【図３】
0004666818.tif 000004
【図４】
0004666818.tif 000005
【図５】
0004666818.tif 000006
【図６】
0004666818.tif 000007
【図７】
0004666818.tif 000008
【図８】
0004666818.tif 000009
【図９】
0004666818.tif 000010
【図１０】
0004666818.tif 000011
【図１１】
0004666818.tif 000012
【図１２】
0004666818.tif 000013
【図１３】
0004666818.tif 000014
【図１４】
0004666818.tif 000015
【図１５】
0004666818.tif 000016
【図１６】
0004666818.tif 000017
【図１７】
0004666818.tif 000018
【図１８】
0004666818.tif 000019
【図１９】
0004666818.tif 000020
【図２０】
0004666818.tif 000021
【図２１】
0004666818.tif 000022