(57)【特許請求の範囲】
【請求項１】
シリコン基板上に、金属とともに窒素を供給して金属窒化膜を形成する工程と、
前記シリコン基板を酸化処理して、前記シリコン基板上に位置し、ジルコニウムおよびハフニウムの少なくとも１種のみからなる金属を含む非晶質の金属酸窒化膜と、前記シリコン基板および前記金属酸窒化膜との間に位置し、窒素と酸素とシリコンとを含有する絶縁膜とを備えるゲート絶縁膜を得る工程と、
前記金属酸窒化膜上にゲート電極材料層を形成する工程と、
前記ゲート電極材料層を熱処理することにより、前記金属酸窒化膜と前記ゲート電極材料層との間に、前記ゲート電極材料と酸素と窒素とを含有する膜を形成する工程を具備することを特徴とするＭＩＳ型電界効果トランジスタの製造方法。
【請求項２】
前記絶縁膜は、さらに金属原子を含むことを特徴とする請求項１に記載のＭＩＳ型電界効果トランジスタの製造方法。
【請求項３】
前記シリコン基板上に前記金属窒化膜を形成する前に、前記シリコン基板上に、酸素および窒素を含有する絶縁膜を形成する工程を具備することを特徴とする請求項１または２に記載のＭＩＳ型電界効果トランジスタの製造方法。
【請求項４】
前記金属窒化膜は、励起状態の窒素を含む雰囲気で成膜して、前記シリコン基板表面の少なくとも一部にシリコン−窒素結合を形成することにより形成されることを特徴とする請求項１ないし３のいずれか１項に記載のＭＩＳ型電界効果トランジスタの製造方法。
【請求項５】
前記金属窒化膜は、窒素を含む第一の雰囲気中で形成された後、酸素および窒素を含む第二の雰囲気中で形成されることを特徴とする請求項１ないし４のいずれか１項に記載のＭＩＳ型電界効果トランジスタの製造方法。
【請求項６】
前記金属酸窒化膜の形成後、不活性雰囲気中で６００℃以上の温度で熱処理する工程を具備することを特徴とする請求項１ないし５のいずれか１項に記載のＭＩＳ型電界効果トランジスタの製造方法。
【請求項７】
前記不活性雰囲気中での熱処理は、前記ゲート絶縁膜上にゲート電極を形成した後に行なわれることを特徴とする請求項６に記載のＭＩＳ型電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特にジルコニウムおよびハフニウムの少なくとも１種を含む金属酸窒化膜と、シリコンを含む界面絶縁膜との積層絶縁膜をゲート絶縁膜として使用するＭＩＳ型電界効果トランジスタを備える半導体装置の製造方法に関する。
【背景技術】
【０００２】
サブ０．１μｍ世代のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｌｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスにおけるゲート絶縁膜は、ＳｉＯ2換算で１．５ｎｍという高いスペックが要求されている。厚さ１．５ｎｍのＳｉＯ2は、絶縁性が悪く、リーク電流による消費電力増加よりも高速性を重視するＬｏｇｉｃデバイスにおいてすら実用できない。また、より多くの需要が確実視される個人用携帯電子機器のためのＬＳＩデバイスに求められる最大の要求は低消費電力性であり、そのリーク電流密度がデバイス全体の消費電力に対し大きな部分を占めるゲート絶縁膜に対しては、従来のＳｉＯ２よりも格段にリーク電流の低い新規材料の導入が必須とされている。
【０００３】
ＳｉＯ2換算１．５ｎｍの絶縁膜容量を実現し、かつ低リーク特性を得るためには、ＳｉＯ2より比誘電率の高い材料（Ｈｉｇｈ-Ｋ材料）を利用し、物理膜厚を大きくすることが有効である。例えば、ＳｉＯ2の１０倍の比誘電率をもつ材料を利用すれば、ＳｉＯ2換算１．５ｎｍの性能を得るための物理膜厚は１５ｎｍに設定することができ、直接トンネル電流による膜の絶縁性破壊を回避することが可能である。ここで、Ｈｉｇｈ−Ｋ材料とは一般に金属酸化物のことであり、その物理、化学的構造に基づく高い分極が高誘電率の起源となる。
【０００４】
しかしながら、これらの金属酸化物は、ＬＳＩデバイスにゲート絶縁膜として導入することを考えたとき、ＳｉＯ2に比較して明らかに不適切な性質を有している。その代表的なものとして、これらの金属酸化物が比較的低い温度（典型的には４００〜５００℃）で容易に結晶化することが挙げられる。
【０００５】
従来のＬＳＩにおいてゲート絶縁膜を形成するために使用されてきたＳｉＯ2（またはＳｉＯＮ）は、いかなる場合にも結晶の形態に変化することはなく非晶質であった。非晶質であることは、シリコン中への不純物の拡散を防止して絶縁膜の平坦性を高め、リーク電流の低減、ＬＳＩチップの素子間特性バラツキを抑えるといった効果をもたらし、ＬＳＩ製造の歩留まりおよび性能向上に極めて重要である。ゲート絶縁膜が結晶質、特に多結晶形態になることは、従来当然のように得られていたこれらの効果が失われ、歩留まりの低下のみならず、所望の性能を得ること自体が困難になることが予測されている。誘電率をＳｉＯ2よりも高くしつつ、かつＬＳＩプロセスで用いられる温度において容易に結晶化しないようなゲート絶縁膜材料が求められている。
【０００６】
このような要求を満たすための材料の一つとして、シリコン酸化物とシリコン以外の金属酸化物との混合酸化物が検討されている。例えば、Ｔｉ−Ｓｉ−Ｏ、Ｚｒ−Ｓｉ−Ｏ、Ｈｆ−Ｓｉ−Ｏ、およびＬａ−Ｓｉ−Ｏなどがその典型的なものとして挙げられる。これらの材料は、１０００℃といった高温でも非晶質状態を保つか、あるいは部分的には結晶化が生じるものの絶縁膜の母体としては非晶質性が保持されるといった性質を示す。
【０００７】
しかしながら、こうした材料においては、非晶質性を高めるためにシリコンを混ぜることによって、その比誘電率が著しく低下するという問題が生じる。これらの合金酸化物の比誘電率が金属酸化物とＳｉＯ2との平均誘電率で決定されると考えると、例えば組成比１：１で合金を調製した場合には、その比誘電率は１０〜１５である。さらに、ＳｉＯ2に対して１：１のような高い割合で金属酸化物を混入させた場合には、その材料の非晶質性は保たれないことが一般的である。現実的には、シリコン酸化物：金属酸化物の比が３：１程度でないと非晶質性の保持は不可能である。このときの材料の比誘電率は、確実に１０以下に低下してしまう。現状のデバイスのゲート絶縁膜として使用されるＳｉＯＮ等の実効的比誘電率を６程度と考えれば、これら検討されているシリコン−金属酸化物の比誘電率による物理膜厚増加の効果は、たかだかＳｉＯＮの１．５倍程度にすぎない。こうした材料によるリーク電流の相対的低減が可能になったところで、おそらくそれは一世代のデバイスにしか利用されない短命な材料となることが予測される。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したように、従来のＳｉＯ2（ＳｉＯＮ）に替わるＨｉｇｈ−Ｋゲート絶縁膜の材料は、非晶質性を高めるためにシリコンとシリコン以外の金属との合金酸化物を用いることが主流の技術となっている。しかしながら、その比誘電率はたかだか１０程度となり、複数世代にわたって使用可能なゲート絶縁膜材料とはなり得ないものであった。
【０００９】
本発明は、上述の問題点を考慮してなされたものであり、その目的は、Ｈｉｇｈ−Ｋ材料を含有し、金属酸化物と同等の比誘電率を有するゲート絶縁膜を具備したＭＩＳ型電界効果トランジスタを有する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、シリコン基板上に、金属とともに窒素を供給して金属窒化膜を形成する工程と、前記シリコン基板を酸化処理して、前記シリコン基板上に位置し、ジルコニウムおよびハフニウムの少なくとも１種のみからなる金属を含む非晶質の金属酸窒化膜と、前記シリコン基板および前記金属酸窒化膜との間に位置し、窒素と酸素とシリコンとを含有する絶縁膜とを備えるゲート絶縁膜を得る工程と、前記金属酸窒化膜上にゲート電極材料層を形成する工程と、前記ゲート電極材料層を熱処理することにより、前記金属酸窒化膜と前記ゲート電極材料層との間に、前記ゲート電極材料と酸素と窒素とを含有する膜を形成する工程を具備することを特徴とするＭＩＳ型電界効果トランジスタの製造方法を提供する。
【発明の効果】
【００１２】
本発明によれば、Ｈｉｇｈ−Ｋ材料を含有し、金属酸化物と同等の比誘電率を有するゲート絶縁膜を具備したＭＩＳ型電界効果トランジスタを有する半導体装置の製造方法が提供される。
【発明を実施するための最良の形態】
【００１３】
本発明者らは、４００〜５００℃程度の低温で結晶化が生じるジルコニウム酸化膜あるいはハフニウム酸化物は、窒素を添加して金属窒化物を構成することによって、結晶化温度が上昇することを見出した。シリコンを金属酸化膜に添加した場合とは異なり、窒素を添加して形成された金属酸窒化膜の比誘電率は、金属酸化物の値から劣化することはほとんどない。本発明は、こうした知見に基づいてなされたものである。特に本発明においては、金属酸窒化膜中に含有される窒素は、金属原子と直接は化学結合しないことが望まれ、金属原子と窒素原子との結合は、実質的に含まれないことが好ましい。具体的には、金属窒化膜中における金属原子と窒素原子との結合は、１０19／ｃｍ3以下でなければならない。ＸＰＳの検出限界は１０19／ｃｍ3であり、金属原子と窒素原子との結合がこの値未満であれば、金属原子は窒素原子と直接化学結合していないとみなすことができる。金属−窒素結合が金属窒化膜中に形成されると、膜中欠陥の発生や、比誘電率の低下が生じるが、こうした不都合を完全に回避することができる。したがって、金属窒化膜中における金属原子が窒素原子と直接化学結合していないことは、極めて大事な規定事項である。ここで、上述したような結合形態でも、膜の結晶化温度を上昇させる効果は充分に発揮されることは、実験ですでに確認済みである。
【００１４】
なお、ジルコニウム、ハフニウム、およびその混合物は、その酸化物の生成自由エネルギーが十分に大きく、熱的に極めて安定な材料である。このため、本発明においては、金属酸窒化膜を構成する金属を、ジルコニウム、ハフニウム、およびその混合物に限定している。
【００１５】
さらに本発明の半導体装置においては、上述したような金属酸窒化膜とシリコン基板との間に界面絶縁膜が形成され、この界面絶縁膜は、シリコンと、窒素および酸素の少なくとも１種とを含有する。こうした界面絶縁膜を設けることによって、金属酸窒化膜に多数含まれる極性分子結合とシリコン基板との間隔をあけることができる。それにより、シリコン基板表面に形成されるチャネルに対するキャリア散乱要因を除去し、さらにシリコンと絶縁膜との界面電気的特性を向上させることが可能となる。
【００１６】
こうした界面絶縁膜と、この上に直接形成された金属酸窒化膜との積層構造によって、本発明の半導体装置におけるゲート絶縁膜が構成される。なお、界面絶縁膜と金属酸窒化膜との積層絶縁膜全体でＳｉＯ2換算１．５ｎｍ以下を実現するためには、界面絶縁膜は１ｎｍ以下とする必要がある。したがって、本発明においては、界面絶縁膜をＳｉＯ2換算１ｎｍ以下とすることが望ましい。
【００１７】
界面絶縁膜の少なくとも一部には、ジルコニウム、ハフニウムのいずれか、あるいは両方の金属原子が含有されていてもよい。この場合には、界面絶縁膜の比誘電率が上昇して、実効的にＳｉＯ2換算膜厚を減少させるという効果が得られる。
【００１８】
以下、本発明を詳細に説明する。
【００１９】
本発明は、従来技術のように非晶質性を高めるために金属酸化物にシリコンを添加する代わりに、窒素を添加して金属酸窒化膜を形成する。本発明における金属酸窒化膜は、シリコン基板上にジルコニウムおよびハフニウムの少なくとも１種と窒素とを同時に供給して、ジルコニウムおよびハフニウムの少なくとも１種の窒化膜を形成し、これを酸化することによって形成される。
【００２０】
ジルコニウム酸窒化膜の場合を例に挙げて、本発明における金属酸窒化膜について説明する。
【００２１】
まず、シリコン基板上に金属窒化物としてのジルコニウム窒化膜を成膜し、これを５００℃で酸化した。酸化後の膜をＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で調べたところ、ジルコニウム、酸素、および窒素が検出され、ジルコニウム酸窒化膜が形成されていることが明らかになった。こうして形成されたジルコニウム酸窒化膜の結合状態について、図１を参照して説明する。
【００２２】
図１（ａ）は、ジルコニウム窒化膜の酸化処理前後におけるジルコニウムの結合状態変化を示すＸＰＳスペクトラムである。曲線ａは堆積直後のジルコニウム窒化膜におけるジルコニウムの結合状態を表わし、曲線ｂは、５００℃での熱処理により酸化処理を行なった後のジルコニウム酸窒化膜におけるジルコニウムの結合状態を表わす。ジルコニウム窒化膜の堆積直後の状態（曲線ａ）では、Ｚｒ−Ｎ結合を示すピークが現われている。これに対し、酸化処理を行なった後のジルコニウム酸窒化膜のＸＰＳスペクトラム（曲線ｂ）では、Ｚｒ−Ｎ結合は全く検知されず、Ｚｒ−Ｏ結合のみが観測された。
【００２３】
図１（ｂ）は、ジルコニウム窒化膜の酸化処理前後における窒素の結合状態を示すＸＰＳスペクトラムである。曲線ｃは堆積直後のジルコニウム窒化膜における窒素の結合状態を表わし、曲線ｄは、５００℃での熱処理により酸化処理を行なった後のジルコニウム酸窒化膜における窒素の結合状態を表わす。曲線ｃに示されるように、堆積直後のジルコニウム窒化膜からはＺｒ−Ｎ結合が検出される。しかしながら、酸化後には、曲線ｄに示されるようにＺｒ−Ｎの信号は消滅して、その代わりに、エネルギー４０３ｅＶ付近にＮの結合に関するピークが新たに発生する。このピークは、Ｎ−ＮあるいはＮ−Ｏ結合に帰属される。
【００２４】
以上のように、本発明におけるジルコニウム酸窒化膜中では、ジルコニウムは酸素と結合し、窒素とは結合していないという化学結合的な特徴を有する。このようなジルコニウム酸窒化膜の特徴は、ジルコニウム酸化物の生成自由エネルギーが極めて大きいことと関係している。すなわち、Ｚｒ−Ｎ結合よりもＺｒ−Ｏ結合の方がエネルギー的に安定であるために、Ｚｒ−Ｎ結合を壊してＺｒ−Ｏ結合が形成されることは極めて自然な成り行きである。
【００２５】
こうした化学的結合状態を有するジルコニウム酸窒化膜は、本発明者らにより始めて形成された。シリコン基板上にジルコニウム窒化膜を形成し、これを酸化することによってジルコニウム酸窒化膜が形成されるので、ジルコニウム酸窒化膜中のＺｒ−Ｎ結合を著しく低減して、実質的に含まないことが可能となった。
【００２６】
以下に、従来技術におけるジルコニウム酸窒化膜の製造方法と本発明における方法とを図面を参照して比較しながら、本発明の独自性と有用性を説明する。
【００２７】
図２には、従来法（米国特許第６，０１３，５５３号）によるジルコニウム酸窒化膜の製造方法を模式的に示す。この方法においては、図示するようにシリコン基板上にジルコニウム酸化膜（ＺｒＯ2）を成膜した後、励起状態の窒素（Ｎ*）を用いてジルコニウム酸化膜を窒化することによってジルコニウム酸窒化膜（ＺｒＯＮ）が形成される。ジルコニウム酸化膜を窒化するために励起状態の窒素が用いられるので、この方法は、準安定な結合状態であるジルコニウム−窒素結合が形成されやすい点に問題がある。
【００２８】
膜中に形成されたジルコニウム−窒素結合は、図３に模式的に示されるようにジルコニウム酸化膜の安定な結合ネットワークを乱して、欠陥構造を形成する。あるいは、暫定的に未結合手をもたず安定な状態を形成したとしても、その本質的なエネルギー的不安定さから、ジルコニウム−窒素結合は潜在的な欠陥となり、絶縁膜の信頼性を著しく劣化させる可能性が高い。
【００２９】
図４には、本発明におけるジルコニウム酸窒化膜の製造過程を示す。本発明では、シリコン基板上にジルコニウム窒化膜を形成し、これを酸化処理することによってジルコニウム酸窒化膜が形成される。ジルコニウム−窒素結合は、ジルコニウム−酸素結合よりもエネルギー的にはるかに不安定である。このため、平衡状態に近い条件下で酸化処理を行なうことによって、ジルコニウム−窒素結合はほぼ完全にジルコニウム−酸素結合に置換される。その結果、図５に示すようなＺｒ−Ｏ結合を主とする結合状態を有するジルコニウム酸窒化膜を形成することが可能となる。これにより、ジルコニウム−窒素結合を含まないジルコニウム酸窒化膜が容易に形成される。
【００３０】
また、米国特許第６，０１３，５５３号に記載されている方法では、図６に示すように、シリコン基板上に金属ジルコニウム膜を形成し、この金属ジルコニウム膜を窒化してジルコニウム窒化膜を形成する。次いで、酸化処理を施すことによりジルコニウム酸窒化膜が得られる。この文献には明記されていないものの、こうした方法ではジルコニウム窒化膜を酸化する。しかしながら、この従来方法では、金属ジルコニウムを窒化するプロセスにおいて、図６に示されるようにシリコン基板とジルコニウム酸窒化膜との界面にジルコニウムシリサイド（ＺｒＳｉ）が形成されてしまう。ジルコニウム金属は化学的に活性であり、同様に化学的に活性なシリコン原子と反応することが避けられないためである。
【００３１】
これに対して本発明における方法では、ジルコニウム窒化膜形成時は、ジルコニウムは窒素と結合しているため、シリコンと化学反応することはない。従来法のようにジルコニウムシリサイドが絶縁膜の下部に形成されることは、デバイスの構造上許されない。なお、従来法でもジルコニウムの窒化後、これを酸化するプロセスにおいてジルコニウムシリサイドが酸化された場合には、ジルコニウムシリサイドが絶縁膜に変化することは考えられ、絶縁膜の構造上は問題がなくなる。しかしながら、ジルコニウムシリサイド形成反応時に、シリコン基板中にジルコニウム原子が拡散することは公知の事実であり、拡散した金属ジルコニウムがデバイスの電気的特性を劣化させることが避けられない問題となる。
【００３２】
以上のように、従来の方法では、ジルコニウム−シリコン反応に伴なうデバイス特性の劣化を抑制するとともに、構成原子が図５に示されるような結合状態を有する絶縁膜を得ることは不可能であった。
【００３３】
金属原子が窒素原子と結合しないという本発明における金属酸窒化膜中の結合状態は、金属酸窒化膜の比誘電率を金属酸化膜と同等の値に維持するという目的からも重要である。金属原子が窒素原子と結合した場合には、金属酸化物の比誘電率の高さの起源である分極量が低下してしまう。本発明における金属酸窒化膜は、すでに説明したようにその母体は金属酸化膜であり、比誘電率を著しく劣化させる要因は全く存在しない。
【００３４】
ジルコニウム酸窒化膜中に金属原子と窒素原子との結合を含まないことに加えて、本発明においては、そのジルコニウム酸窒化膜とシリコン基板との界面にＳｉＯ2換算１ｎｍ以下の界面絶縁膜を備えることを特徴としている。図７を参照して、本発明における界面絶縁膜の物理的な特徴を説明する。
【００３５】
図７（ａ）は、ジルコニウム窒化膜／シリコン基板界面およびジルコニウム酸窒化膜／シリコン基板界面における界面絶縁膜のシリコンの結合状態を示すＸＰＳスペクトラムである。曲線ｅは、堆積直後のジルコニウム窒化膜とシリコン基板との間の界面絶縁膜におけるシリコンの結合状態を表わし、曲線ｆは、５００℃での熱処理により得られたジルコニウム酸窒化膜とシリコン基板との間の界面絶縁膜におけるシリコンの結合状態を表わす。ジルコニウム窒化膜下の界面絶縁膜は、曲線ｅに示されるようにシリコン−窒素結合の特徴を示している。これを５００℃での熱処理により酸化処理した後には、膜中のシリコンの結合状態は、シリコン−窒素結合からわずかにシリコン−酸素結合のエネルギー状態に向けてシフトすることが曲線ｆに示されている。すなわち、本発明におけるジルコニウム酸窒化膜／シリコン基板界面の界面絶縁膜は、シリコン酸窒化膜を主とする成分で構成される。
【００３６】
図７（ｂ）は、ジルコニウム窒化膜／シリコン基板界面およびジルコニウム酸窒化膜／シリコン基板界面における界面絶縁膜の窒素の結合状態を示すＸＰＳスペクトラムである。曲線ｇは、堆積直後のジルコニウム窒化膜とシリコン基板との間の界面絶縁膜における窒素の結合状態を表わし、曲線ｈは、５００℃での熱処理により得られたジルコニウム酸窒化膜とシリコン基板との間の界面絶縁膜における窒素の結合状態を表わす。曲線ｇに示されるように、ジルコニウム窒化膜／シリコン界面には、わずかのシリコン−窒素結合しか含まれない。これに対して、５００℃での熱処理により形成されたジルコニウム酸窒化膜／シリコン基板界面の界面絶縁膜には、曲線ｈに示されるように多数のシリコン−窒素結合が存在する。これは、ジルコニウム窒化膜を酸化する段階で窒素原子が放出され、この窒素原子が新たな界面絶縁膜の構成に関与していることを示している。
【００３７】
こうした特徴を有する界面絶縁膜は、本発明により初めて形成することが可能となった。本発明においては、まず、シリコン基板上にジルコニウム窒化膜を形成し、次いで、これを酸化することによりジルコニウム酸窒化膜が形成される。具体的には、ジルコニウム窒化膜の成膜は、励起状態の窒素を含む雰囲気中で行なわれ、このとき、シリコン基板表面のシリコン原子の一部が窒素と結合する。さらにこの上にジルコニウム窒化膜を形成し、酸化処理を施してジルコニウム酸窒化膜が形成される。酸化処理の際、シリコン基板の最表面におけるシリコン−窒素結合は、シリコン基板の再酸化を抑制する役割を果しながら、それ自体が界面絶縁膜の一部として取り込まれる。また、ジルコニウム窒化膜の酸化処理によってジルコニウムとの結合が外れた窒素原子は、膜外部への拡散、膜内部への残存、シリコン基板との界面層の形成という３通りの経路を経る。これらの窒素原子のうち、膜内部に残存した窒素原子は絶縁膜の耐熱性を向上させ、界面層の形成に関わる窒素は、ジルコニウム窒化膜の酸化処理時における意図しないシリコン基板再酸化を極力抑える効果を発揮する。こうした効果を発揮した後であれば、ジルコニウム酸窒化膜中に窒素が残存せずとも構わない。
【００３８】
次に、本発明のジルコニウム酸窒化膜における結晶化抑制の機能について説明する。図８は、薄膜の結晶状態を調べるためのＸＲＤ（Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）スペクトラムである。ジルコニウム酸化膜は、４００℃以下の温度で結晶状態に転移することが知られている。
【００３９】
図８（ａ）は、膜厚５ｎｍのジルコニウム酸化膜についての、堆積直後と５００℃で熱処理したときのＸＲＤスペクトラムである。一般に、バルクと比較して、薄膜状態では膜が薄いほど金属酸化物の結晶化反応が抑制されることが知られている。しかしながら、ジルコニウム酸化膜は５ｎｍという極薄膜においても、５００℃の熱処理で充分強い強度の結晶ピークを示しており、膜が結晶状態に変化したことがわかる。
【００４０】
図８（ｂ）には、本発明のジルコニウム酸窒化膜の熱処理に対する挙動を調べた結果を示す。この実験では、５ｎｍのジルコニウム窒化膜を５００℃で酸化したジルコニウム酸窒化膜を、さらに５００℃、６００℃、７００℃で熱処理したときの結晶化挙動を示している。このとき、ジルコニウム酸窒化膜の膜厚は１０ｎｍであった。図８（ｂ）に示されるように、本発明におけるジルコニウム酸窒化膜は、５００℃、６００℃では結晶化せず、７００℃で始めて結晶（ＺｒＯ2）のピークを示している。参照として用いたジルコニウム酸化膜の膜厚は５ｎｍとジルコニウム酸窒化膜より薄いので、結晶化反応が抑制されるはずである。しかしながら、厚い１０ｎｍのジルコニウム酸窒化膜の結晶化温度が、参照実験よりも高くなっている。この結果は、厚い膜厚は本来結晶化しやすい条件であるにもかかわらず、酸窒化膜を形成したことにより結晶化が逆に抑制されたことを意味している。このように、本発明におけるジルコニウム酸窒化膜が結晶化抑制機能を備えている事実は明らかである。
【００４１】
本発明のジルコニウム酸窒化膜／シリコン酸窒化膜／シリコン構造の電気的特性を説明する。図９は、本発明の積層絶縁膜上に金電極を形成し測定したＣ−Ｖ特性である。図９には滑らかなＣ−Ｖカーブが示されており、本発明における積層絶縁膜とシリコン基板界面との界面準位密度は、実用的な水準であることが確認された。また、図９のＣ−Ｖ特性の蓄積容量値から界面絶縁膜のＳｉＯ2換算膜厚を計算したところ約１．２ｎｍであり、Ｈｉｇｈ−Ｋゲート絶縁膜の導入が予定されるＳｉＯ2換算膜厚１．５ｎｍ以下という性能を充分満たすことがわかる。
【００４２】
図１０には、図９のＣ−Ｖ特性を示した本発明のジルコニウム酸窒化膜／シリコン酸窒化膜／シリコン構造の断面ＴＥＭ写真を示す。ジルコニウム酸窒化膜の物理膜厚は３ｎｍであり、シリコン酸窒化膜の物理膜厚は１．５ｎｍ程度である。この構造的な特徴と図９で説明した積層膜全体でのＳｉＯ2換算膜厚の値とに基づいて比誘電率を計算したところ、ジルコニウム酸窒化膜の比誘電率は約２０であり、界面絶縁膜の比誘電率は約１０であった。本発明における界面絶縁膜の比誘電率〜１０は、純粋なシリコン窒化膜のそれよりも高い。したがって、ジルコニウム酸窒化膜とシリコン基板との界面に形成された界面絶縁膜は、異なるシリコン酸窒化膜ではなく、それにジルコニウムが添加されている状態であることが確認された。こうした構造は、ジルコニウム窒化膜堆積時にシリコン表面に局在分布したジルコニウムが界面絶縁膜に取り込まれることにより実現されたものであり、本発明の製造方法によってのみ得られる特有の構造である。
【００４３】
このような本発明のジルコニウム酸窒化膜／シリコン酸窒化膜積構造は、後工程における熱処理に対するシリコン基板再酸化に十分に耐え得ることがわかっている。
【００４４】
図１１は、その事実を示す実験結果である。通常の従来技術によるジルコニウム酸化膜と、本発明におけるジルコニウム酸窒化膜とを、６００〜１０００℃の範囲で窒素アニールしたときのＳｉＯ2換算膜厚の変化を調べた結果を示す。通常のジルコニウム酸化膜の場合には、１０００℃では２．５ｎｍ以上のＳｉＯ2換算膜厚の増加が観測された。これに対して、本発明のジルコニウム酸窒化膜では、９００℃以上でやはり同様にＳｉＯ2換算膜厚が増加するものの、その増加幅はジルコニウム酸化膜よりはるかに少なく、１０００℃においてもわずか０．３ｎｍの増加しか起きなかった。
【００４５】
本発明におけるジルコニウム酸窒化膜の耐酸化性の向上には、複数の要因が考えられる。第一には、本発明のジルコニウム酸窒化膜が熱処理雰囲気中の酸素の拡散を防止して、シリコン基板の酸化を抑制したこと、第二に、本発明の界面絶縁膜であるシリコン酸窒化膜が酸素の拡散を防止したこと、第三に、本発明のジルコニウム酸窒化膜は耐熱性が高く、高温熱処理時の酸素放出量が極めて少ないことが挙げられる。これは、いずれも本発明の構造により初めて得られた特有な効果である。
【００４６】
なお、本発明においては、より高い絶縁膜容量を得るために、励起状態の酸素を用いてジルコニウム窒化膜の酸化処理を行なうことが好ましい。このような手法で酸化処理を施すことによって、ジルコニウム窒化膜の酸化をより高効率で行なうことができるとともに、酸化に必要な基板温度を低温化することにより酸化時のシリコン基板再酸化を極力抑制することが可能となる。
【００４７】
また、ジルコニウム酸窒化膜の製造後には、６００℃以上の温度で、不活性雰囲気、例えば窒素雰囲気でのポストアニールをすることが好ましい。これによって、リーク電流の低減とＳｉＯ2換算膜厚の低減とを同時に実現することができる。
【００４８】
図１２には、本発明におけるジルコニウム酸窒化膜をポストアニールしたときのＳｉＯ2換算膜厚等の変化を示す。図１２においては、横軸がＳｉＯ2換算膜厚、縦軸がリーク電流密度である。今回の実験の結果では、７００℃アニール時に最もＳｉＯ2換算膜厚が薄く、リーク電流も低いという性能が得られた。このような効果は、ジルコニウム酸窒化膜中に残存した、極わずかな量の格子欠陥のアニールアウトによる効果である。
【００４９】
以上説明したように、絶縁膜の結合状態や元素構成を規定しているので、本発明における金属酸窒化膜／界面絶縁膜積層構造は、耐熱性に優れ、比誘電率は高く、耐酸化性においても極めて優れた性質を有する。こうした特性を有する金属酸窒化膜／界面絶縁膜積層構造は、本発明の製造方法によってのみ得られるものである。
【００５０】
以下、図面を参照しつつ、本発明のＭＩＳＦＥＴ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）およびその製造方法を説明する。
【００５１】
（参考例１）
図１３は、本参考例のＭＩＳＦＥＴの断面構造である。
【００５２】
図示するように、シリコン基板１上には、ゲート電極８／金属酸窒化膜７／界面絶縁膜６の積層からなるＭＩＳ構造が形成されており、ゲート電極８はゲート側壁９に取り囲まれている。シリコン基板１中には、高濃度に不純物を拡散した深い拡散領域３、浅い拡散領域４およびサリサイド５が、ＭＩＳ構造に自己整合的に形成されている。
【００５３】
次に、図１４を参照して本参考例にかかるＭＩＳＦＥＴの製造方法を説明する。
【００５４】
まず、通常の工程により素子分離領域２を施したシリコン基板１を準備する。この基板を希ＨＦ水溶液で処理してシリコン基板表面の自然酸化膜を除去し、シリコン表面を水素で終端する。この後、金属窒化膜をシリコン基板上に堆積する。このときのシリコン表面状態としては、水素終端状態以外にも、ハロゲンによる終端状態でも構わないし、金属窒化膜形成までの自然酸化が無視できる環境であれば、シリコン表面を剥き出しの状態であっても構わない。
【００５５】
金属窒化膜、一例としてここではジルコニウム窒化膜をシリコン基板上に堆積する。本参考例では、ジルコニウムターゲットを用い、アルゴン／窒素混合ガス雰囲気でＲＦスパッタリングを行なうことにより窒化ジルコニウム薄膜を堆積した。このとき、シリコン表面においては、表面シリコンの少なくとも一部が窒素と結合して、図１４（ａ）の断面図に示すようにＳｉ−Ｎ結合を含むシリコン表面領域１０を形成し、さらにその上部にジルコニウム窒化膜１１が形成される。アルゴンと窒素とのガス流量比を２：１とし、ＲＦ電力は５０〜３００Ｗ、シリコン基板加熱は行なわないというスパッタ条件で、膜厚１．５ｎｍの窒化ジルコニウム薄膜を堆積した。ここで、ジルコニウム窒化膜の堆積手法はスパッタリングに限定するものではない。例えば、抵抗加熱蒸着法、電子ビーム蒸着法、分子線蒸着法、およびレーザーアブレーション法などの物理堆積手法を利用することが可能である。量産性からいえばスパッタリング法が好ましいが、シリコン基板に導入される損傷を考慮すれば、電子ビーム蒸着法、分子線蒸着法などがより好ましい。
【００５６】
化学気相堆積法（ＣＶＤ法）を利用する場合には、原料ガスとしては、特にジルコニウムハロゲン化物（ＺｒＣｌ4）と窒素との混合ガスを用いることが望ましい。有機金属原料ガスを用いることによって、原料ガス内部に含まれる酸素原子によるシリコン基板酸化、炭素による絶縁膜汚染による電気的特性の劣化などを避けることができるためである。窒素原料ガスとしては、ＮＨ3、励起窒素、およびＮ2などを用いることが可能である。励起窒素を用いることがより好ましく、これによって成膜時の基板温度を低下させ、意図しないシリコン基板の酸化を抑えることができる。
【００５７】
また、ジルコニウム窒化膜は、次のように雰囲気を変化させてシリコン基板上に堆積することができる。まず、第一段階として、少なくとも一部に窒素を含む雰囲気中でジルコニウム窒化膜を堆積し、その後、第二段階として少なくとも一部に窒素と酸素とを含む雰囲気でジルコニウム窒化膜を形成する。こうした方法によりジルコニウム窒化膜を形成することによって、シリコン基板の表面酸化を抑制しつつ、ジルコニウム窒化膜中に微量な酸素を添加することが可能となる。この場合には、ジルコニウム酸窒化膜へあらかじめの酸素を添加することによってリーク低減の効果が発揮され、同時により薄いＳｉＯ2換算膜厚を得ることができる。
【００５８】
引き続いて、図１４（ａ）に示されるジルコニウム窒化膜１１およびシリコン表面領域１０を酸化処理することにより、図１４（ｂ）に示されるようにジルコニウム酸窒化膜７を形成するとともに界面絶縁膜６を形成する。酸化処理の手法としては、通常のドライ酸化（Ｏ2）、ウェット酸化（Ｏ2／Ｈ2）、オゾン酸化（Ｏ3）、ラジカル酸化（励起酸素）、Ｎ2Ｏ酸化、ＮＯ酸化、Ｎ2／Ｏ2酸化、Ａｒ／Ｏ2酸化、陽極酸化（電解質あるいはグロー放電）など、既存の酸化技術を用いることが可能である。例えばドライ酸化を用いる場合には、リーク電流とＳｉＯ2換算膜厚とを最適化するために、酸化温度５００℃のときには酸化時間１分以下が望ましく、酸化温度４００℃のときには酸化時間５分以上とすることが望ましい。また、ラジカル酸化のような励起状態の酸素を利用すれば、酸化時間はさらに短縮することが可能となり、より低いＳｉＯ2換算膜厚と低リーク電流を得ることが可能となる。
【００５９】
ジルコニウム酸化処理に引き続いて、不活性雰囲気での高温熱処理を行なうことによって、ＳｉＯ2換算膜厚を減少させるとともにリーク電流を低下させることができる。この高温熱処理は、酸化処理後にジルコニウム酸窒化膜および界面絶縁膜中に残存する欠陥構造をアニールアウトして膜を緻密化するための工程であり、６００〜７００℃程度の温度範囲で行なうことが望ましい。
【００６０】
こうして形成されたジルコニウム酸窒化膜１１上にゲート電極８を堆積して、図１４（ｃ）の構造を得る。ゲート電極材料としては、ポリシリコン、高融点金属およびその窒化物など、任意のものを使用することができる。すでに説明したように、ジルコニウム窒化膜の酸化処理後の高温アニールは、ゲート電極８を堆積した後に行なうことが望ましい。これは、高温アニールに伴なうジルコニウム酸窒化膜の熱凝集を抑制し、さらに熱処理雰囲気からの酸素拡散を低下させるという効果がある。その熱処理条件としては、６００℃以上の温度が好ましく、さらには９００℃〜１０５０℃の範囲での熱処理が好ましい。また、この高温熱処理は、特にポリシリコンゲートの場合には、イオン注入されたゲート電極の活性化熱処理（＞１０００℃）と同時に行なうことが最も好ましい。一方、金属ゲートの場合には、拡散層の熱活性化（〜９００℃）と同時に行なうことが最も好ましい。
【００６１】
引き続き、ゲート電極８を所望の形状に加工し、このゲート電極形状に自己整合的に浅い拡散層領域４を形成して、図１４（ｄ）に示すような構造を得る。本参考例においてゲート電極８の加工時には、ジルコニウム酸窒化膜７および界面絶縁膜６は加工されずに、シリコン表面の活性領域に残されている。したがって、浅い拡散層領域４を形成するためのイオン注入は、これらの絶縁膜を介して行なわれる。ジルコニウム酸窒化膜７および界面絶縁膜６を除去した後に、イオン注入することにより、浅い拡散層領域を形成することもできる。
【００６２】
その後、ゲート側壁９を形成した後、深い拡散層３を形成して、図１４（ｅ）の構造を得る。深い拡散層３の上部のジルコニウム酸窒化膜７および界面絶縁膜６を除去した後に通常の工程でサリサイド５を形成することによって、図１３に示されるＭＩＳＦＥＴが製造される。
【００６３】
（参考例２）
図１５は、本参考例のＭＩＳＦＥＴの断面図である。
【００６４】
図示するように、素子分離領域２を有するシリコン基板１上には、ゲート電極８／金属酸窒化膜７／界面絶縁膜６の積層からなるＭＩＳ構造が形成されており、これらはゲート側壁９、ＳｉＮ膜１２、およびＳｉＯ2膜１３により取り囲まれている。また、シリコン基板１中には、高濃度に不純物を拡散した深い拡散領域３、浅い拡散領域４、およびサリサイド５が、ＭＩＳ構造に自己整合的に形成されている。
【００６５】
次に、図１６を参照して本参考例にかかるＭＩＳＦＥＴの製造方法を説明する。
【００６６】
まず、通常の工程により、いわゆるリプレースメントゲートの方式で、シリコン基板１内に浅い拡散層領域４、深い拡散層領域３、およびサリサイド５を形成した。さらに、ゲート側壁９、ＳｉＮ膜１２およびＳｉＯ2膜１３を形成した後、ゲートＭＩＳ構造となるべき部分を開孔した。こうしたシリコン基板に対し、参考例１と同様に、ジルコニウム窒化膜１１を形成した。前述の参考例１ではジルコニウム窒化膜の形成法は特に規定しなかったが、本参考例においては、図１６（ａ）に示すように開口部の側壁部分にもジルコニウム窒化膜１１を堆積させる必要があるため、ＣＶＤ法により成膜することが望ましい。
【００６７】
引き続き、参考例１と同様の手法により酸化処理を行なうことによって、ジルコニウム酸窒化膜７／界面絶縁膜６積層構造を形成し、図１６（ｂ）の構造を得る。
【００６８】
この後、ゲート電極の堆積し、ＣＭＰによる平坦化を行なうことによって、図１５に示されるＭＩＳＦＥＴが製造される。前述の参考例１で説明したジルコニウム酸窒化膜の性能をさらに向上させるためのポストアニールは、本参考例の場合にはジルコニウム酸窒化膜の形成後、あるいはゲート電極の形成直後に行なうことが望ましい。本参考例の場合には、熱処理温度は８００℃以下に制限され、さらには６００〜６５０℃の範囲で行なうことが望まれる。これは、リーク電流を極力低下させるためである。
【００６９】
（参考例３）
図１７を参照して、ＺｒＳｉＯＮ単層絶縁膜の製造方法を説明する。
【００７０】
まず、参考例１と同様の方法により、図１７（ａ）に示すようにシリコン基板１５上にジルコニウム窒化膜（ＺｒＮ）１７を形成する。このとき、ＺｒＮ膜１７とシリコン基板１５との界面には界面絶縁膜１６が形成されている。この界面絶縁膜は、シリコン、酸素および窒素を含有し、ＺｒＮ膜１７の形成前にシリコン基板１５表面の酸窒化によって形成することができる。あるいは、ＺｒＮ堆積時にシリコン表面の酸窒化によって形成される膜の場合もある。
【００７１】
さらに、参考例１と同様な方法によりＺｒＮ膜１７を酸化処理して、図１７（ｂ）の構造を得る。これにより、ジルコニウム酸窒化膜（ＺｒＯＮ）１９／界面絶縁膜１８積層構造が形成される。このとき、界面絶縁膜１８はシリコンと酸素、窒素からなり、１０原子％以下のジルコニウム原子が添加されている。また、窒素原子は１０原子％以下が好ましく、欠陥構造を抑えながら不純物拡散耐性を向上させるという要請からは、２〜３原子％であることがより好ましい。以下、この界面絶縁膜１８をＺｒＳｉＯＮ膜と記述する。
【００７２】
引き続いて、ＺｒＯＮ膜１９を、ＺｒＳｉＯＮ膜１８に対して選択的に剥離処理して、図１７（ｃ）のようなＺｒＳｉＯＮ単層絶縁膜を得る。ＺｒＯＮ膜１９は、例えば０．１％フッ酸水溶液を用いて剥離することができる。以下に説明するような理由から、ＺｒＯＮ膜１９とＺｒＳｉＯＮ膜１８のエッチング液に対する選択比は、典型的には１０以上と極めて大きく設定することができる。本発明におけるＺｒＯＮ膜は、すでに説明したように原子結合的にはＺｒＯ2膜の物性を有する。一方、本発明におけるＺｒＳｉＯＮ膜は、基本的にはシリコン酸窒化膜（ＳｉＯＮ）であり、これにジルコニウム原子が添加されたものととらえることができる。そして、ＺｒＯ2は、例えばフッ酸系溶液には易溶であるのに対して、ＳｉＯＮ膜は比較的難溶である。こうした理由から、１０以上という大きな選択比を取ることができる。
【００７３】
このようにして得られたＺｒＳｉＯＮ絶縁膜１８は、１０００℃程度の高温でも非晶質性が保たれ、比誘電率が６〜１２程度に高められる。しかも、基本的にＳｉＯＮ膜であるために絶縁性が高いために、ゲート絶縁膜として極めて適した特性を有する。
【００７４】
さらに、本参考例の製造方法では、界面絶縁膜１８およびＺｒＯＮ膜１９を形成する過程で、界面絶縁膜１８におけるシリコン基板側とは反対の表面付近にジルコニウム原子が添加され、これによってＺｒＳｉＯＮ膜が構成される。このような手法でジルコニウム原子が添加することにより形成されたＺｒＳｉＯＮ膜においては、膜の表面ではジルコニウム濃度が高く、例えば１０20ａｔｏｍｓ／ｃｃ台の原子濃度となる。一方、シリコンとの界面付近ではジルコニウム原子濃度が、例えば１０17ａｔｏｍｓ／ｃｃ程度以下に低くなるという特徴が必然的に形成される。シリコンとの界面付近でジルコニウム原子濃度が低いことは、界面特性の向上には必須なことであり、本参考例のＺｒＳｉＯＮ膜の性能を高める効用を有している。
【００７５】
図１７（ｃ）に示すようなＺｒＳｉＯＮ単層絶縁膜１９の上には、参考例１で説明したように、図１４（ｃ）以降の工程にしたがってゲート電極を形成し、浅い拡散層領域、ゲート側壁および深い拡散層領域などを形成することによって、本発明のＭＩＳＦＥＴが得られる。
【００７６】
（参考例４）
図１８を参照して、ＺｒＳｉＯＮ絶縁膜の製造方法を説明する。
【００７７】
まず、図１７（ａ）に示すように、シリコン基板１５上にジルコニウムシリコン窒化膜（ＺｒＳｉＮ）２２を形成した。ジルコニウムシリコン窒化膜２２は、例えば、ＺｒＳｉターゲットを用いて窒素／アルゴン混合ガスにより成膜することができる。あるいは、ＺｒＳｉＮターゲットを用いてアルゴンガスのみ、または窒素／アルゴン混合ガスにより成膜してもよい。ＺｒＳｉＯターゲットを用いて窒素／アルゴン混合ガスにより成膜し、予め若干の酸素が含有されたＺｒＳｉＮ膜を準備してもよい。また、ＣＶＤ法、真空蒸着法によってもこれと同じ性質の膜を形成することが可能である。図１８（ａ）に示されるように本参考例では、ＺｒＳｉＮ膜２２とシリコン基板１５との界面には、界面絶縁膜２１を形成した。この界面絶縁膜２１は、シリコン、酸素および窒素を含有し、ＺｒＳｉＮ膜２２の形成前にシリコン表面の酸窒化によって形成することができる。あるいは、ＺｒＳｉＮ膜２２堆積時にシリコン表面の酸窒化によって形成される場合もある。また、シリコン酸化膜で被覆されたシリコン基板１５上にＺｒＳｉＮ膜２２を堆積する際に、シリコン酸化膜に窒素が混入されてシリコン酸窒化膜となる場合もある。
【００７８】
さらに、参考例１と同様な方法によりＺｒＳｉＮ膜２２を酸化処理して、図１８（ｂ）に示されるようなＺｒＳｉＯＮ単層絶縁２３膜を得た。界面絶縁膜２１は、ＺｒＳｉＮ膜を形成する際にはＳｉＯＮ膜、あるいはその一部にジルコニウム原子が添加された状態である。ＺｒＳｉＮ膜２２を酸化処理する際に、ＺｒＳｉＮ膜２２中のジルコニウム原子が界面絶縁膜の内部に取り込まれて原子結合することによって、ＺｒＳｉＯＮ膜へと変態する。
【００７９】
本参考例で形成されたＺｒＳｉＯＮ膜２３は、その膜の垂直方向のジルコニウム原子濃度に傾斜を有する。具体的には、シリコン基板との界面付近でのジルコニウム原子濃度は低く、ＺｒＳｉＯＮ膜表面に近づくにしたがってジルコニウム原子濃度が増加するような濃度の傾斜が自然と形成される。例えばＺｒＳｉＯＮ膜表面付近では、本来はＺｒＳｉＮ膜であったために、ジルコニウム原子濃度は１０20〜１０21ａｔｏｍｓ／ｃｃ程度と高い。一方のシリコン界面付近では、これがもともとはシリコンと酸素あるいは窒素とにより形成されていた物質であり、ＺｒＳｉＮ形成プロセスにおける原子打ち込み、あるいはその酸化処理時の熱履歴によって熱拡散して形成されたものである。したがって、ジルコニウム原子濃度は、たかだか１０17ａｔｏｍｓ／ｃｃ以下である。このようなＺｒＳｉＯＮ膜内部のジルコニウム原子の濃度勾配は、本参考例の方法により初めて形成される特徴的な構造であり、シリコンとの界面特性向上と誘電率の向上による絶縁膜容量の上昇という２つの要請を同時に満たす効果をもたらす。
【００８０】
図１８（ｂ）に示されるようなＺｒＳｉＯＮ単層絶縁膜２３の上には、参考例１で説明したように、図１４（ｃ）以降の工程にしたがってゲート電極を形成し、浅い拡散層領域、ゲート側壁および深い拡散層領域などを形成することによって、本参考例のＭＩＳＦＥＴが得られる。
【００８１】
（参考例５）
図１９を参照して、ＺｒＳｉＯＮ単層絶縁膜の製造方法を説明する。
【００８２】
まず、図１９（ａ）に示すように、参考例４と同様な手法によりシリコン基板１５上にＺｒＳｉＮ膜２２を形成する。本参考例においては、シリコン基板１５とＺｒＳｉＮ膜２２との界面に界面絶縁膜が形成されていない点が、参考例４の場合とは異なる。こうした構造は、ＺｒＳｉＮ膜を成膜する段階において、雰囲気中に存在する酸素を１０-6Ｔｏｒｒ以下の分圧まで低下させることによって、形成することができる。このとき、雰囲気に極微量に含まれる酸素原子がＺｒＳｉＮ膜の内部に取り込まれたところで、本参考例の効果を失わせるものではない。
【００８３】
次に、参考例１と同様な方法によりｒＺｒＳｉＮ膜２２を酸化処理して、図１９（ｂ）に示されるようなＺｒＳｉＯＮ単層絶縁２３膜を得る。このような構造においてはジルコニウム原子の膜中濃度はほぼ均一となり、比誘電率は１２以上の非常に高い値を示す。
【００８４】
しかしながら、シリコン基板にあまりにも近接してジルコニウム原子が存在する場合には、界面特性の劣化が起きることが知られている。したがって、特に界面特性の性能を重視する場合には、ＺｒＳｉＮ膜の酸化処理の条件を設定することによって、図１９（ｂ）のＺｒＳｉＯＮ膜２３とシリコン基板１５との界面にシリコン酸化膜（図示せず）を形成してもよい。例えば、５００℃〜６００℃の温度で酸化処理を施すことによって、酸素原子がＺｒＳｉＯＮ／Ｓｉ界面まで拡散し、その部分でシリコン基板を酸化してシリコン酸化膜が形成される。通常のＺｒＯ2膜やＺｒＳｉＯ膜は極めて酸素拡散速度が早く、シリコン基板の酸化が非常に速いスピードで起きるため、その制御が困難である。これに対して本参考例においては、ＺｒＳｉＯＮ膜に添加された窒素の作用によって酸素の拡散は制限され、より広いプロセスウィンドウで界面酸化膜の厚さを設計することが可能である。
【００８５】
図１９（ｂ）に示されるようなＺｒＳｉＯＮ単層絶縁膜２３の上には、参考例１で説明したように、図１４（ｃ）以降の工程にしたがってゲート電極を形成し、浅い拡散層領域、ゲート側壁および深い拡散層領域などを形成することによって、本参考例のＭＩＳＦＥＴが得られる。
【００８６】
（実施例）
図２０を参照して、上部界面膜／ＺｒＯＮ膜／ＳｉＯＮ（Ｚｒ）膜積層の構造およびその形成法を説明する。
【００８７】
図２０（ａ）は、界面絶縁膜１６、ＺｒＯＮ膜１７およびゲート電極材料２４をシリコン基板１５上に堆積した直後の断面構造を模式的に示したものである。ＺｒＯＮ膜／界面絶縁膜積層構造は、すでに説明したような本発明の方法により形成される。
【００８８】
こうして得られた構造を、非酸化性雰囲気中で９００〜１０５０℃程度の高温で熱処理した直後の断面構造を、図２０（ｂ）に模式的に示す。図示するように、ＺｒＯＮ膜１７とゲート電極材料２４の界面には、ゲート電極材料と、酸素あるいは窒素からなる極薄い絶縁膜層（以下、上部界面膜と称する）２５が形成される。この上部界面膜２５の構成要素のうち、酸素はＺｒＯＮ膜中に過剰に存在した余剰な酸素であり、窒素はＺｒＯＮ膜中に存在する窒素である。上部界面膜２５の厚さは、これら酸素あるいは窒素の含有量によって自己制限的に決定されるため、典型的には５Å以下と、極めて薄い物理膜厚に抑えられる。また、上部界面膜の中の窒素含有量は１０％以下が好ましく、より好ましくは、その不純物拡散耐性が充分発揮されかつ欠陥形成を伴わないという意味で２〜３原子％程度が望ましい。窒素の含有量が１０％を越えると、上部界面膜内部に窒素に起因する欠陥が生成されて電気的特性が劣化するおそれがある。
【００８９】
こうして形成される上部界面膜２５の作用は、ゲート電極材料２４、およびＺｒＯＮ膜１７中の残留酸素濃度によって著しく変化する。
【００９０】
まず、ゲート電極２４としてシリコンを用いた場合について説明する。例えば１０００℃での窒素雰囲気アニールによって形成された上部界面膜２５は、シリコン酸化膜に、ＺｒＯＮ膜中の窒素が添加されて形成されたＳｉＯＮ膜となる。このとき、ＺｒＯＮ膜１７からの熱拡散によって若干のジルコニウム原子、例えば５原子％以下のジルコニウムが上部界面膜２５中に拡散していても構わない。この場合における上部界面膜はＳｉＯＮ（Ｚｒ）膜であり、その作用としては、ＺｒＯＮ膜１７とシリコンゲート２４の界面を構造安定化し、電気的なトラップの量を低下させるばかりでなく、シリコンゲートからの不純物拡散（ボロン、砒素など）を防止する。
【００９１】
次に、ゲート電極２４として高融点金属（チタン、タングステン、タンタル、モリブデン等）を用いた場合について説明する。この場合は、ＺｒＯＮ膜１７中に余剰酸素がさらに存在するか否かによって、上部界面膜２５の作用は全く異なるものとなる。
【００９２】
余剰酸素がＺｒＯＮ膜１７中に存在する場合には、ＺｒＯＮ膜１７とゲート金属２４との界面には、ゲート金属材料の酸化物に、窒素が添加された絶縁膜が形成される。例えば、ＴｉＯＮ膜、ＷＯＮ膜などである。このような上部界面膜２５は、ゲート電極材料２４とＺｒＯＮ膜１７との界面を構造安定化させ、電気的な欠陥などを減少させる作用を有する。
【００９３】
一方、ＺｒＯＮ膜１７中に余剰酸素が存在しない場合には、ＺｒＯＮ膜１７とゲート金属２４との界面には金属窒化物が形成される。本実施例で挙げた高融点金属の場合には、金属窒化物は導電性物質であるために、この上部界面膜２５はゲート電極２４の一部として作用する。
【００９４】
以上、ジルコニウム酸窒化膜を一例として挙げて実施例を説明したが、本発明は、ジルコニウムに限定されるものではない。実施例で説明したジルコニウムをハフニウム、あるいはジルコニウムとハフニウムとの混合物で置き換えた場合にも、全く同様の効果が得られる。
【００９５】
本発明により、リーク電流が小さく、絶縁膜容量が非常に高いという、従来よりも高性能なＨｉｇｈ−Ｋゲート絶縁膜を有する高速、低消費電力シリコンＬＳＩを得ることが可能となり、その工業的価値は絶大である。
【図面の簡単な説明】
【００９６】
【図１】本発明の半導体装置におけるジルコニウム酸窒化膜の結合状態を説明するＸＰＳスペクトラム。
【図２】従来法のジルコニウム酸窒化膜の形成方法を表わす模式図。
【図３】従来法により形成されたジルコニウム酸窒化膜の結合状態を表わす模式図。
【図４】ジルコニウム酸窒化膜の形成方法を表わす模式図。
【図５】ジルコニウム酸窒化膜の結合状態を表わす模式図。
【図６】従来法のジルコニウム酸窒化膜の形成方法を表わす模式図。
【図７】界面絶縁膜の結合状態を説明するＸＰＳスペクトラム。
【図８】ジルコニウム酸窒化膜の結晶温度上昇効果を説明するＸＲＤスペクトラム。
【図９】ジルコニウム酸窒化膜／界面絶縁膜積層構造と、シリコン基板との界面特性を示す容量−電圧特性の実験結果。
【図１０】ジルコニウム酸窒化膜／界面絶縁膜積層構造のＴＥＭ写真。
【図１１】ジルコニウム酸窒化膜／界面絶縁膜積層構造の耐酸化性を示す実験結果。
【図１２】ジルコニウム酸窒化膜／界面絶縁膜積層構造のポストアニールによる性能改善の一例を示す実験結果。
【図１３】ＭＩＳＦＥＴの一例を示す断面図。
【図１４】ＭＩＳＦＥＴの製造工程の一例を表わす断面図。
【図１５】ＭＩＳＦＥＴの他の例を示す断面図。
【図１６】ＭＩＳＦＥＴの製造工程の他の例を表わす断面図。
【図１７】ＭＩＳＦＥＴの製造工程の他の例を表わす断面図。
【図１８】ＭＩＳＦＥＴの製造工程の他の例を表わす断面図。
【図１９】ＭＩＳＦＥＴの製造工程の他の例を表わす断面図。
【図２０】本発明におけるＭＩＳＦＥＴの製造工程の一例を表わす断面図。
【符号の説明】
【００９７】
１…Ｓｉ基板；  ２…素子分離領域；  ３…深い拡散層；  ４…浅い拡散層
５…サリサイド；  ６…界面絶縁膜；  ７…金属酸窒化膜；  ８…ゲート電極
９…ゲート側壁；  １０…Ｓｉ−Ｎ結合を含むシリコン表面領域；  １１…金属窒化膜
１２…ＳｉＮ膜；  １３…ＳｉＯ2膜；  １５…シリコン基板；  １６…界面絶縁膜
１７…ジルコニウム窒化膜；  １８…ＺｒＳｉＯＮ膜からなる界面絶縁膜
１９…ジルコニウム酸窒化膜；  ２１…界面絶縁膜；  ２２…ＺｒＳｉＮ膜
２３…ＺｒＳｉＯＮ膜；  ２４…ゲート電極；  ２５…上部絶縁膜。
【図１】
0004607855.tif 000002
【図２】
0004607855.tif 000003
【図３】
0004607855.tif 000004
【図４】
0004607855.tif 000005
【図５】
0004607855.tif 000006
【図６】
0004607855.tif 000007
【図７】
0004607855.tif 000008
【図８】
0004607855.tif 000009
【図９】
0004607855.tif 000010
【図１０】
0004607855.tif 000011
【図１１】
0004607855.tif 000012
【図１２】
0004607855.tif 000013
【図１３】
0004607855.tif 000014
【図１４】
0004607855.tif 000015
【図１５】
0004607855.tif 000016
【図１６】
0004607855.tif 000017
【図１７】
0004607855.tif 000018
【図１８】
0004607855.tif 000019
【図１９】
0004607855.tif 000020
【図２０】
0004607855.tif 000021