(57)【特許請求の範囲】
【請求項１】
コレクタ・ベース間が接続されたカレントミラー入力側トランジスタと、
このカレントミラー入力側トランジスタとベースが共通接続されたカレントミラー出力側トランジスタと、
ベースに入力信号が供給され、電源からの電流をオンオフされ、カレントミラー入力側トランジスタのコレクタ電流を制御するＮＰＮ型の入力トランジスタと、
この入力トランジスタのエミッタに接続される第１抵抗と、
この抵抗の他端とグランドとの間に接続されたＰＮＰ型の基準トランジスタと、
この基準トランジスタのベースに基準電圧を印加する基準電源と、
前記抵抗と基準トランジスタの接続点に接続され、前記カレントミラー入力側トランジスタに流れる電流に応じてオンされる調整トランジスタと、
を有し、
前記基準電源と基準トランジスタによって決定される電圧に基づいて入力トランジスタがオンする電圧が決定され、前記調整トランジスタのオン時電圧降下によって入力トランジスタがオフする電圧が決定されるコンパレータ回路。
【請求項２】
請求項１に記載の回路において、
さらに、
前記カレントミラー出力側トランジスタに流れる電流をグランドに向けて流す第２抵抗と、
を有し、
前記調整トランジスタは、ＮＰＮ型であり、その調整トランジスタのベースに前記第２抵抗の上側電圧を供給するすることで、入力トランジスタのオン時に前記調整トランジスタをオンするコンパレータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
入力信号を所定の基準電圧と比較して比較結果の信号を出力するコンパレータ回路、特にヒステリシスを有するものに関する。
【０００２】
【従来の技術】
従来より、各種回路において、入力信号を所定の基準電圧と比較して、比較結果の信号を出力するコンパレータが使用される。
【０００３】
図３は、従来例を示しており、入力信号は、入力端子ＶＩＮからＰＮＰトランジスタＱ１のベースに供給される。このトランジスタＱ１１のエミッタは、他端が電源ＶＣＣに接続される定電流源Ｉｃｏｍに接続されており、この定電流源Ｉｃｏｍには、ＰＮＰトランジスタＱ１２のエミッタも接続されている。また、トランジスタＱ１１のコレクタはベースエミッタ間が短絡されたＮＰＮトランジスタＱ１３のコレクタに接続され、トランジスタＱ１２のコレクタは、ＮＰＮトランジスタＱ１４のコレクタに接続されており、これらトランジスタＱ１３、Ｑ１４のエミッタはグランドに接続されている。トランジスタＱ１３、Ｑ１４は、カレントミラーを構成している。
【０００４】
トランジスタＱ１２のベースには、抵抗Ｒ１２を介し他端がグランドに接続された基準電源Ｖ１１の正極が接続されている。
【０００５】
また、トランジスタＱ１４のコレクタには、エミッタがグランドに接続されたＮＰＮトランジスタＱ１５のベースが接続され、このトランジスタＱ１５のコレクタには他端が電源ＶＣＣに接続された定電流源Ｉｈｙｓに接続されている。
【０００６】
定電流源Ｉｈｙｓには、エミッタがグランドに接続されると共にコレクタ・ベース間が短絡されたＮＰＮトランジスタＱ１６のコレクタが接続され、このトランジスタＱ１６のベースには、エミッタがグランドに接続されたＮＰＮトランジスタＱ１７のベースが接続されている。トランジスタＱ１６、Ｑ１７は、カレントミラーを構成している。
【０００７】
トランジスタＱ１７のコレクタには、エミッタが電源ＶＣＣに接続され、コレクタ・エミッタ間が短絡されたＰＮＰトランジスタＱ１８のコレクタが接続されている。このトランジスタＱ１８のベースには、エミッタが電源ＶＣＣに接続されたＰＮＰトランジスタＱ１９およびＰＮＰトランジスタＱ２０のベースが共通接続されている。
【０００８】
トランジスタＱ１９のコレクタは、トランジスタＱ１２のベースに接続され、トランジスタＱ２０のコレクタは、抵抗Ｒ１３を介しグランドに接続されている。そして、この抵抗Ｒ１３の上側がエミッタがグランドに接続された出力用のＮＰＮトランジスタＱ２１のベースに接続されており、このトランジスタ２１のコレクタが出力端子ＶＯＵＴに接続されている。
【０００９】
このような回路において、端子ＶＩＮへの入力信号の電圧が基準電圧Ｖ１１より低い場合には、トランジスタＱ１１がオンし、トランジスタＱ１３にこの電流が流れるがトランジスタＱ１２、Ｑ１４には電流は流れない。従って、トランジスタＱ１５はオフしており、トランジスタＱ１６、Ｑ１７、Ｑ１８、Ｑ１９、Ｑ２０がオンしトランジスタＱ２１がオンしている。これによって出力は電流引き込み、すなわちＬになる。
【００１０】
ここで、トランジスタＱ１９がオンになっており、このトランジスタＱ１９に流れる電流は、抵抗Ｒ１２、基準電源Ｖ１１を介しグランドに流れる。従って、トランジスタＱ１２のベース電位はＨになっている。
【００１１】
この状態で、トランジスタＱ１１のベースに供給される入力信号がＶ１１＋Ｒ１２×Ｉｈｙｓを越えると、トランジスタＱ１１がオフし、トランジスタＱ１２がオンする。これによって、トランジスタＱ１３がオフし、トランジスタＱ１４、Ｑ１５がオンする。従って、トランジスタＱ１６、Ｑ１７、Ｑ１８、Ｑ１９、Ｑ２０、Ｑ２１がオフし、出力がハイインピーダンス、すなわちＨになる。
【００１２】
そして、この状態で、トランジスタＱ１９がオフであるため、抵抗Ｒ１２には電流が流れず、トランジスタＱ１２のベースは、基準電圧Ｖ１１になっている。従って、次に入力信号の電圧が基準電圧Ｖ１１以上になった段階でトランジスタＱ１１がオンし、出力がＨ→Ｌになり、入力信号がＶ１１＋Ｒ１２×Ｉｈｙｓ以上になった段階で、トランジスタＱ１１がオフし、出力がその後のＬ→Ｈとなるヒステリシス付きのコンパレータとして機能する。
【００１３】
【発明が解決しようとする課題】
しかし、上記回路においては、入力信号ＶＩＮが基準値より低い場合、トランジスタＱ１１、Ｑ１３を介し、電流Ｉｃｏｍが流れており、または入力信号ＶＩＮが基準値より高い場合、トランジスタＱ１２、Ｑ１４にＩｃｏｍ、トランジスタＱ１６、Ｑ２０および抵抗Ｒ１２に電流Ｉｈｙｓが流れる。
【００１４】
従って、比較を行っている場合には、常に電流が流れており、電力消費が大きいという問題があった。
【００１５】
本発明は、上記課題に鑑みなされたものであり、電力消費を抑制することができるコンパレータ回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は、コレクタ・ベース間が接続されたカレントミラー入力側トランジスタと、このカレントミラー入力側トランジスタとベースが共通接続されたカレントミラー出力側トランジスタと、ベースに入力信号が供給され、電源からの電流をオンオフされ、カレントミラー入力側トランジスタのコレクタ電流を制御するＮＰＮ型の入力トランジスタと、この入力トランジスタのエミッタに接続される第１抵抗と、この抵抗の他端とグランドとの間に接続されたＰＮＰ型の基準トランジスタと、この基準トランジスタのベースに基準電圧を印加する基準電源と、前記抵抗と基準トランジスタの接続点に接続され、前記カレントミラー入力側トランジスタに流れる電流に応じてオンされる調整トランジスタと、を有し、前記基準電源と基準トランジスタによって決定される電圧に基づいて入力トランジスタがオンする電圧が決定され、前記調整トランジスタのオン時電圧降下によって入力トランジスタがオフする電圧が決定されることを特徴とする。
【００１７】
このように、基準電源と基準トランジスタによって決定される電圧に基づいて入力トランジスタがオンする電圧が決定され、前記調整トランジスタのオン時電圧降下によって入力トランジスタがオフする電圧が決定される。従って、入力トランジスタがオフされているときには、電流が流れる必要がない。入力トランジスタがオンしているときのみ電流が流れて比較が行われる。
【００１８】
さらに、前記カレントミラー出力側トランジスタに流れる電流をグランドに向けて流す第２抵抗と、を有し、前記調整トランジスタは、ＮＰＮ型であり、その調整トランジスタのベースに前記第２抵抗の上側電圧を供給するすることで、入力トランジスタのオン時に前記調整トランジスタをオンすることが好適である。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２０】
図１は、実施形態の構成を示す図である。ベースが入力信号が入力される入力端子ＶＩＮに接続されるＮＰＮ入力トランジスタＱ１のエミッタには、抵抗Ｒ１を介し、コレクタがグランドに接続されるＰＮＰトランジスタＱ２のエミッタが接続されている。このトランジスタＱ２のベースには、他端がグランドに接続された基準電源Ｖ１の正極が接続されている。
【００２１】
入力トランジスタＱ１のコレクタには、エミッタが電源ＶＣＣに接続されたＰＮＰトランジスタＱ３のコレクタが接続されている。このトランジスタＱ３のベース・コレクタ間は短絡されており、ベースは抵抗Ｒ２を介し電源ＶＣＣに接続されている。また、トランジスタＱ３のベースには、エミッタが電源ＶＣＣに接続されたＰＮＰトランジスタＱ４のベースが接続されており、トランジスタＱ３とトランジスタＱ４はカレントミラーを構成している。
【００２２】
トランジスタＱ４のコレクタは、抵抗Ｒ３を介し、グランドに接続されている。また、トランジスタＱ４のコレクタと抵抗Ｒ３の接続点には、抵抗Ｒ４を介しエミッタがグランドに接続されたＮＰＮトランジスタＱ５のベースが接続されており、このトランジスタＱ５のコレクタが抵抗Ｒ１とトランジスタＱ２のエミッタの接続点に接続されている。
【００２３】
さらに、トランジスタＱ４のコレクタと抵抗Ｒ３の接続点には、抵抗Ｒ５を介し、エミッタがグランドに接続されたＮＰＮトランジスタＱ６のベースが接続されている。そして、トランジスタＱ６のコレクタが出力端ＶＯＵＴに接続されている。なお、抵抗Ｒ４、Ｒ５は、トランジスタＱ５、Ｑ６へのベース電流を調整するための抵抗である。
【００２４】
このような回路において、トランジスタＱ１がオフされているとき、抵抗Ｒ１には電流が流れておらず、従って、抵抗Ｒ１の両端の電圧は等しい。一方、トランジスタＱ１のオンする条件は、トランジスタＱ１のベース・エミッタ間の電位差がトランジスタＱ１のオン時のベースエミッタ間電圧ＶＢＥ（ＶＢＥ１）以上になることである。また、トランジスタＱ２がオンする条件は、トランジスタＱ２のベース・エミッタ間の電位差がトランジスタＱ２のオン時のベース・エミッタ間電圧ＶＢＥ（ＶＢＥ２）以上になることである。
【００２５】
このため、抵抗Ｒ１の両端に発生する電圧がトランジスタＱ１のエミッタ側を（＋）として、（ＶＩＮ−ＶＢＥ１）−（Ｖ１＋ＶＢＥ２）が０以上になることによって、トランジスタＱ１、Ｑ２がオンする。
【００２６】
従って、トランジスタＱ１をオンする条件は、（ＶＩＮ−ＶＢＥ１）−（Ｖ１＋ＶＢＥ２）＞０、すなわち、ＶＩＮ＞Ｖ１＋ＶＢＥ＋ＶＢＥ２である。そして、この条件が満足された場合、トランジスタＱ１がオンし、トランジスタＱ３、Ｑ４に電流が流れる。これによって、トランジスタＱ４からの電流が抵抗Ｒ３に流れ、トランジスタＱ５の電圧が上がり、このトランジスタＱ５にベース電流が供給される。これによって、トランジスタＱ５がオンする。
【００２７】
また、トランジスタＱ６にもベース電流が供給され、トランジスタＱ６がオンされる。これによって、出力端ＶＯＵＴから電流が引き込まれ、出力はＬになる。
【００２８】
この状態では、トランジスタＱ５がオンしているため、このトランジスタＱ５における電圧降下（コレクタエミッタ間電圧降下ＶＣＥ５）分だけグランドより高い電圧が抵抗Ｒ１の下端電圧になる。この電圧ＶＣＥ５は、トランジスタＱ１がオンしたときの抵抗Ｒ１の下側電圧であるＶ１＋ＶＢＥ１より低い電圧に設定されている。このため、このときの抵抗Ｒ１の下側電圧は、ＶＣＥ５になる。
【００２９】
従って、トランジスタＱ１がオンしているときの抵抗Ｒ１の両側の電位差は、（ＶＩＮ−ＶＢＥ１）−ＶＣＥ５となる。
【００３０】
そして、この状態からトランジスタＱ１をオフさせる条件は、ＶＩＮの電圧が抵抗Ｒ１の下側電圧と同一になり抵抗Ｒ１に電流が流れなくなることであり、（ＶＩＮ−ＶＢＥ１）−ＶＣＥ５＜０→ＶＩＮ＜ＶＢＥ１＋ＶＣＥ５である。
【００３１】
このため、このコンパレータ回路においては、ΔＶＩＮ＝（Ｖ１＋ＶＢＥ１＋ＶＢＥ２）−（ＶＢＥ１＋ＶＣＥ５）＝Ｖ１＋ＶＢＥ２−ＶＣＥ５というヒステリシスを有する。
【００３２】
特に、このコンパレータ回路においては、トランジスタＱ１がオフの時には、回路に電流が流れていない。従って、回路の電力消費を大きく低減することができる。
【００３３】
図２には、他の実施形態の構成が示してある。この例では、トランジスタＱ６に代えて、トランジスタＱ７を有している。このトランジスタＱ７は、そのベースがトランジスタＱ３のベースに接続され、エミッタが電源に接続されたＰＮＰトランジスタであり、トランジスタＱ３とカレントミラーを構成する。従って、このトランジスタＱ７もトランジスタＱ１がオンしたときにオンし、このコレクタから比較結果の信号を出力することができる。なお、出力の極性はトランジスタＱ６と逆であり、入力が高電圧の時に電流出力（Ｈ）、低電圧の時にオープンとなる。なお、この実施形態では、抵抗Ｒ４、Ｒ５は不要になる。
【００３４】
【発明の効果】
以上説明したように、基準電源と基準トランジスタによって決定される電圧に基づいて入力トランジスタがオンする電圧が決定され、前記調整トランジスタのオン時電圧降下によって入力トランジスタがオフする電圧が決定される。従って、入力トランジスタがオフされているときには、電流が流れる必要がない。入力トランジスタがオンしているときのみ電流が流れて比較が行われる。
【図面の簡単な説明】
【図１】  実施形態の構成を示す図である。
【図２】  他の実施形態の構成を示す図である。
【図３】  従来例の構成を示す図である。
【符号の説明】
Ｑ１〜Ｑ７  トランジスタ、Ｖ１  基準電源、Ｒ１〜Ｒ５。
【図１】
0004646470.tif 000002
【図２】
0004646470.tif 000003
【図３】
0004646470.tif 000004