(57)【特許請求の範囲】
【請求項１】
半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子であって、
前記半導体基板において裏面側から表面側に向かって電位ポテンシャルが低くなるように積層された複数の不純物拡散層を含む光電変換領域と、
前記光電変換領域によって生成された信号電荷を蓄積する電荷蓄積領域とを備え、
前記光電変換領域と、前記電荷蓄積領域と、前記電荷蓄積領域に蓄積した信号電荷を読み出す読み出し手段とを有する複数の画素が形成され、隣り合う前記画素同士の間の前記光電変換領域に、光反射性材料から構成され、前記半導体基板の裏面側から表面側に延在された埋め込み部材が形成され、
前記埋め込み部材の全体を覆うように形成された絶縁膜と、駆動時に前記埋め込み部材に電圧を印加し、該埋め込み部材近傍の不純物拡散層を空乏化する電圧印加手段とを備えていることを特徴とする裏面照射型撮像素子。
【請求項２】
前記埋め込み部材がタングステンから構成されていることを特徴とする請求項１に記載の裏面照射型撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の裏面側から光を照射し、光に応じて半導体基板内で発生した電荷を、半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子に関する。
【背景技術】
【０００２】
現在、半導体基板の裏面側から光を照射し、この光に応じて半導体基板内で発生した電荷を半導体基板の表面側に形成された電荷蓄積領域に蓄積し、ここに蓄積された電荷に応じた信号を、ＣＣＤやＣＭＯＳ回路等によって外部に出力して撮像を行う裏面照射型撮像素子が提案されている。以下では、この裏面照射型撮像素子に対し、現在普及している一般的な撮像素子のことを表面照射型撮像素子という。裏面照射型撮像素子としては、例えば下記文献に示すものがある。
【０００３】
【特許文献１】特開２００３−３３８６１５号公報
【特許文献２】特開２００６−２６１３７２号公報
【特許文献３】特開２００６−１７３３５１号公報
【特許文献４】特開２００６−８０４５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、裏面照射型撮像素子では、裏面から照射された光のうち特に赤色成分の光の吸収率が低くならないようにするため、半導体基板のシリコン層が少なくとも１０μｍ程度の厚さが必要である。しかし、近年、撮像素子の微細化に伴って画素サイズの微細化が進むと、画素の面積が小さくなる一方で、各画素の光電変換領域の深さが深くする必要がある。このような画素構造を有する撮像素子を製造することは技術的に困難であり、また、入射光のうち撮像領域に対して傾斜方向から光が入射する場合、入射光が隣接する他の画素の光電変換部に進入することで混色の原因となってしまう。一方で、光電変換領域の深さがシリコン層に対して浅い場合は、半導体基板の裏面近くで発生した電子が表面の電荷蓄積領域に到達するまでに半導体基板において光が照射される面に対して水平方向に拡散してしまい、これも混色の原因となる。
【０００５】
上記特許文献２では、ｐ型領域を画素間において、裏面近傍まで形成しているが、画素が微細で、シリコン層が１０μｍ程度になると、技術的に困難である。
【０００６】
上記特許文献１及び３では、シリコン層にｐ型の不純物濃度プロファイルを形成し、そのポテンシャルの勾配によって、あるいは、外部から電界をかけることによって、光電変換部で生成された電子を表面にドリフトさせることで混色の防止を図るものであるが、傾斜方向から進入する光に対して根本的に解決するものではない。
【０００７】
上記特許文献４では、裏面をエッチングして壁状のシリコン膜を形成しそのシリコン膜に反射膜を形成しているが、光電変換領域のシリコン層においては反射膜が形成されていないため、傾斜方向から照射された光の進入に起因する混色の発生を防止できない。
【０００８】
また、半導体基板の表面において、画素同士の境界部分に画素分離領域を形成することもできるが、イオン注入等の技術的な制約からシリコン層の厚さは４〜５μｍ程度となる。この厚さだと、裏面から照射された光を全て吸収することができないため、高い感度を実現できない。また、照射された光が吸収されきらないと、吸収されなかった光が表面側に形成された固体撮像素子における電荷転送部や、ＣＭＯＳイメージセンサにおける各画素に付随するアンプやフローティングディフュージョン等に進入して電子を発生させ、スミアなどの不具合を引き起こすことが懸念される。さらに、裏面側に遮光膜を形成しても、傾斜方向の入射光に起因する混色の発生を防止することができない。
【０００９】
本発明は、上記事情に鑑みてなされたもので、その目的は、傾斜方向の入射光に起因する混色の発生を防止できる裏面照射型撮像素子を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の上記目的は、下記構成によって達成される。
（１）半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子であって、
前記半導体基板において裏面側から表面側に向かって電位ポテンシャルが低くなるように積層された複数の不純物拡散層を含む光電変換領域と、
前記光電変換領域によって生成された信号電荷を蓄積する電荷蓄積領域とを備え、
前記光電変換領域と、前記電荷蓄積領域と、前記電荷蓄積領域に蓄積した信号電荷を読み出す読み出し手段とを有する複数の画素が形成され、隣り合う前記画素同士の間の前記光電変換領域に、光反射性材料から構成され、前記半導体基板の裏面側から表面側に延在された埋め込み部材が形成され、
前記埋め込み部材の全体を覆うように形成された絶縁膜と、駆動時に前記埋め込み部材に電圧を印加し、該埋め込み部材近傍の不純物拡散層を空乏化する電圧印加手段とを備えていることを特徴とする裏面照射型撮像素子。
（２）前記埋め込み部材がタングステンから構成されていることを特徴とする（１）に記載の裏面照射型撮像素子。
【００１１】
本発明にかかる裏面照射型撮像素子は、半導体基板の裏面側から表面側に延在された埋め込み部材を備え、この埋め込み部材が光反射性材料から構成されている。裏面側から各画素に傾斜方向に光が入射した場合には、画素同士の間の光電変換領域に埋め込み部材が設けられているため、埋め込み部材表面で入射光が反射されながら半導体基板の表面側へ導かれつつ、光電変換作用によって信号電荷に変換される。このため、入射した画素とは別の位置の画素の光電変換領域に侵入することが埋め込み部材によって回避され、混色の発生を防止することができる。
【発明の効果】
【００１２】
本発明によれば、傾斜方向の入射光に起因する混色の発生を防止できる裏面照射型撮像素子を提供できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態を図面に基づいて詳しく説明する。本発明にかかる裏面照射型撮像素子は、半導体基板の裏面側から光を照射し、光に応じて半導体基板内で発生した電荷を、半導体基板の表面側から読み出して撮像を行うものである。本明細書では半導体基板のうち光入射側の面を裏面といい、その反対面を表面という。
【００１４】
図１は、本発明にかかる裏面照射型撮像素子の画素の配置を示す平面図である。図１は、裏面照射型撮像素子１０の半導体基板を平面視した状態における受光部と電極との位置関係を示す図である。半導体基板の裏面には複数の受光部領域ＰＤがマトリクス状に区画されている。半導体基板の表面には、各受光部領域ＰＤから入射した光を後述する光電変換領域で光電変換することで生成され、電荷蓄積領域に蓄積された信号電荷を読み出す際に電圧を印加する読み出し電極６，８が形成されている。なお、図１においては、読み出し電極６を一点鎖線で示し、読み出し電極８を二点鎖線で示している。本実施形態では、読み出し電極６は第１のポリシリコンで形成され、読み出し電極８は第２のポリシリコンで形成されている。
【００１５】
受光部領域ＰＤごとに、半導体基板に対する厚さ方向に形成された光電変換領域によって信号電荷を生成し、その信号電荷に応じた信号が画像データの一画素を構成する。このため、本明細書では、受光部領域ＰＤを画素ともいう。
【００１６】
図２は、図１の矢印Ａ−Ａ線方向にみた断面図を示している。裏面照射型撮像素子１０は、不純物濃度の低いｎ型のシリコン層（以下、ｎ−層という。）１６と、ｎ−層１６の裏面側に積層する、不純物濃度の低いｐ型のシリコン層（以下、ｐ−層という。）１４と、ｐ−層１４の裏面側に積層する不純物濃度の高いｐ型のシリコン層（以下、ｐ＋層という。）１２とを有する半導体基板を備えている。
【００１７】
ｎ−層１６の表面側には、ｐ型の不純物拡散層からなる画素分離領域２８が形成されている。画素分離領域２８の下方には、不純物濃度の低いｐ型のウェル領域３４が形成されている。
【００１８】
各受光部領域ＰＤの表面側には、不純物濃度の高いｐ型のシリコン層２２が形成され、このシリコン層２２の裏面側には、ｎ型の不純物を含むシリコン層（以下、ｎ層ともいう。）２４が形成されている。シリコン層２４は、信号電荷を蓄積させる電荷蓄積領域として機能する。シリコン層２２は、半導体基板の表面に発生する暗電流に起因する電荷がｎ層２４に蓄積されることを防止する機能を奏する。
【００１９】
半導体基板のｐ＋層１２の裏面側には、酸化シリコンや窒化シリコン等の入射光に対して透明な絶縁層４２が形成されている。絶縁層４２の光照射側の面には、絶縁層４２と半導体基板との屈折率差に起因する半導体基板の裏面における光の反射を防止するため、窒化シリコンやダイヤモンド構造炭素膜等の入射光に対して透明な高屈折率透明層４４が形成されている。高屈折率透明層４４としては、プラズマＣＶＤや光ＣＶＤ等の４００℃以下の低温形成が可能なアモルファス窒化シリコン等のｎ＝１．４６を超える屈折率の層とすることが好ましい。
【００２０】
高屈折率透明層４４の光入射側の面には、複数のカラーフィルタ４６を水平方向に配列してなるカラーフィルタ層が形成されている。複数のカラーフィルタ４６は、それぞれ異なる波長域の光を透過する複数種類のカラーフィルタであり、ベイヤー配列等の所定のカラーパターンに基づいて配置されている。例えば、カラーフィルタ層は、赤色の波長域の光を透過するＲカラーフィルタと、緑色の波長域の光を透過するＧカラーフィルタと、青色の波長域の光を透過するＢカラーフィルタと、を配列した構成となっている。カラーフィルタ４６は、複数の電荷蓄積領域に対応して、それぞれの電荷蓄積領域の裏面側に形成されており、各電荷蓄積領域に１つのカラーフィルタ４６が対応するように設けられている。
【００２１】
隣接するカラーフィルタ４６同士の間には、混色を防止するための遮光部材４８が形成されている。遮光部材４８は、光を透過させない機能を持つもつものであればよく、タングステン（Ｗ）、モリブデン（Ｍｏ）、及び、アルミニウム等の可視光透過率の低い金属やブラックフィルタを用いることができる。
【００２２】
各カラーフィルタ４６の光入射側には、入射光を集光しつつ、半導体基板の裏面側へ導くマイクロレンズ５２が形成されている。マイクロレンズ５２は、その表面で屈折した入射光が、遮光部材４８遮られることなく、各受光部領域ＰＤの水平方向（図２中左右方向）の略中心を通過するようにその形状が決定されている。
【００２３】
半導体基板の表面側には、シリコン層２２の水平方向片側に隣接して読み出しゲート３２が形成されている。また、シリコン層２２に対して読み出しゲート３２を介して隣り合うように、ｎ型の不純物拡散層からなる電荷転送チャネル２６が形成されている。
【００２４】
半導体基板の表面には、シリコン酸化膜やＯＮＯ膜等からなるゲート絶縁膜２が形成され、ゲート絶縁膜２を介して、電荷転送チャネル２６に電圧を供給して電荷転送動作を制御するため、読み出し電極６と読み出し電極８（図１参照）が形成されている。読み出し電極６及び読み出し電極８の周囲には酸化シリコン等の絶縁膜１４が形成されている。ゲート絶縁膜２及び絶縁膜１４には、透明な絶縁層１が形成されている。
【００２５】
本実施形態の裏面照射型撮像素子１０は、電荷転送チャネル２６と読み出し電極６，８とによって、ＣＣＤ型の電荷読み出し構成である。
【００２６】
半導体基板は、駆動電圧が印加されたときに、受光部領域ＰＤから入射した光を光電変換しつつ、表面側のｎ層２４に信号電荷を移動させるため、裏面側から表面側に向かって電位ポテンシャルが低くなるように、順にｐ＋層１２、ｐ−層１４、ｎ−層１６、ｎ層２４とが積層された構成である。図３は、本実施形態の裏面照射型撮像素子１０の半導体基板の電位プロファイルを示す図である。複数の不純物拡散層の濃度は特に限定されないが、一例としては、表面側からｐ＋層２２が１×１０１９／ｃｍ２、ｐウェル領域３４が１×１０１６／ｃｍ２、ｐ−層１４が１×１０１７／ｃｍ２、ｎ−層１６が５×１０１６／ｃｍ２、ｐ＋層２２が１×１０１９／ｃｍ２程度である。これら複数の不純物拡散層が光電変換領域として機能する。
【００２７】
本実施形態の裏面照射型撮像素子１０において、半導体基板の厚さは、波長毎の光吸収係数の違いに応じて、可視域の光をもれなく吸収できるように、約１０μｍ以上とすることが好ましい。
【００２８】
本実施形態の裏面照射型撮像素子１０は、駆動時に、一つのマイクロレンズ５２に入射した光が、該マイクロレンズ５２上方のカラーフィルタ４６に入射し、該カラーフィルタ４６を透過した光がその位置の上方に対応するｎ−層１６へと入射する。そして、半導体基板の光電変換領域によって光電変換されつつ、ｎ層２４に信号電荷が蓄積される。ｎ層２４に蓄積された信号電荷は、電荷転送チャネル２６に読み出されて転送され、図示しない出力アンプによって電圧信号に変換されて外部に出力される。
【００２９】
本実施形態の裏面照射型撮像素子１０は、半導体基板の内部に、隣り合う画素同士の間を仕切るように、タングステン等の光反射性材料から構成された埋め込み部材１８が形成されている。図４は、半導体基板を平面視した状態で、受光部領域に対する埋め込み部材の位置を示す図である。埋め込み部材１８は、受光部領域ＰＤの周囲を囲むように格子状に形成されている。
【００３０】
図２に示すように、埋め込み部材１８は、ｐウェル領域３４の下方からｐ＋層１２の表面にわたって半導体基板の厚さ方向に対して平行に延在する形状である。埋め込み部材１８と周囲のシリコン層との間には、酸化シリコン等の絶縁膜１９が形成されている。半導体基板の厚さ方向に対する埋め込み部材１８の長さは、５μｍ以上とすることが好ましい。
【００３１】
ｐ＋層１２及び埋め込み部材１８は、それぞれ配線を介して図示しない電圧印加手段に電気的に接続されており、駆動時に、負の電圧を印加可能である。また、画素分離領域２８がＧＮＤに接続されている。駆動時には、ｐ＋層１２及び埋め込み部材１８に電圧印加手段によって負の電圧を印加し、半導体基板の裏面側のｐ＋層１２，ｐ−層１４とｎ−層１６とのそれぞれの間、および、埋め込み部材１８周囲のシリコン層に空乏層を形成する。こうすることで、半導体基板の表面側及び裏面側から空乏層が拡大させて、ｎ−層１６において空乏化していないｎ−領域がないようにすることができる。光電変換領域で発生した電子は、ｎ層２４に蓄積され、正孔は、裏面側のｐ＋層１２に集まり、外部に排出される。
【００３２】
裏面照射型撮像素子１０は、半導体基板の裏面側から各画素に傾斜方向に光が入射した場合に、画素同士の間の光電変換領域に埋め込み部材１８が設けられているため、埋め込み部材１８表面で入射光が反射されながら半導体基板の表面側へ導かれつつ、光電変換作用によって信号電荷に変換される。このため、入射した画素とは別の位置の画素の光電変換領域に侵入することが埋め込み部材１８によって回避され、混色の発生を防止することができる。
【００３３】
なお、埋め込み部材は、タングステンに限定されず、その他に一般的に半導体で使用される高融点金属（例えば、ニッケル、コバルト、プラチナ、モリブデン）や、高融点金属とシリコンとの化合物が使用可能である。また、上記材料の積層膜や、側壁を上記材料で構成して、内部をポリシリコンで構成した積層構造とすることも可能である。
【００３４】
埋め込み部材１８を形成する手法としては、不純物拡散層をエピタキシャル成長せてなるエピタキシャル成長層を形成し、エピタキシャル成長層に溝を形成し、埋め込み部材１８を埋め込んだ後、更にエピタキシャル成長させる方法を用いることができる。また、エピタキシャル成長を行う前に埋め込み部材１８のパターンを形成してからエピタキシャル成長を行う方法もある。埋め込み部材などのパターンを形成してからエピタキシャル成長させて埋め込む技術としては公知であり、例えば、特開平５−１１４５６３号公報や特開平５−１２３１１７号公報に示すものがある。
【図面の簡単な説明】
【００３５】
【図１】本発明にかかる裏面照射型撮像素子の画素の配置を示す平面図である。
【図２】図１の矢印Ａ−Ａ線方向にみた断面図を示している。
【図３】裏面照射型撮像素子１０の半導体基板の電位プロファイルを示す図である。
【図４】半導体基板を平面視した状態で、受光部領域に対する埋め込み部材の位置を示す図である。
【符号の説明】
【００３６】
１０    裏面照射型撮像素子
１８    埋め込み部材
ＰＤ    受光部領域
【図１】
0004621719.tif 000002
【図２】
0004621719.tif 000003
【図３】
0004621719.tif 000004
【図４】
0004621719.tif 000005