(57)【特許請求の範囲】
【請求項１】
平行に組み込まれたストリップの列からなり、各々のストリップは第１の極性或いは第２の極性のどちらかを有しており、前記第１の極性を有するストリップと前記第２の極性を有するストリップが順次交互に入れ替わる第１の層と、
前記第１の層の各ストリップ上に堆積される第１の誘電体層と、
前記第１の誘電体層の上部に堆積され、平行に組み込まれた拡張ストリップの列からなり、各々の拡張ストリップは前記第１の極性或いは前記第２の極性のどちらかを有しており、前記第１の極性を有する拡張ストリップと前記第２の極性を有する拡張ストリップが順次交互に入れ替わると共に、この拡張ストリップのそれぞれが、反対の極性を有する前記第１の層のストリップ上に堆積される第１の拡張層と、
前記第１の拡張層に接続されたビアからなり、各々のビアは前記第１の極性或いは前記第２の極性のどちらかを有しており、前記第１の極性を有するビアと前記第２の極性を有するビアが順次交互に入れ替わると共に、このビアのそれぞれが、同一の極性を有する前記拡張ストリップ上に堆積される第１のビア列と、
前記第１のビア列に接続され、平行に組み込まれたストリップの列からなり、各々のストリップは第１の極性或いは第２の極性のどちらかを有しており、このストリップのそれぞれが、同一の極性を有する前記ビア上に堆積される第２の層と、から構成される集積回路用容量構造。
【請求項２】
前記各拡張ストリップが、連続するトレンチから構成されることを特徴とする請求項１に記載の容量構造。
【請求項３】
前記各拡張ストリップが、複数のブロックから構成されることを特徴とする請求項１記載の容量構造。
【請求項４】
前記各ビアが、連続した垂直なトレンチからなることを特徴とする請求項１記載の容量構造。
【請求項５】
前記各ビアが、複数の垂直柱から構成されることを特徴とする請求項１記載の容量構造。
【請求項６】
前記各拡張ストリップが、複数のブロックから構成され、前記ブロックのそれぞれが、前記複数の垂直柱の一つに接続されることを特徴とする請求項５記載の容量構造。
【請求項７】
前記第２の層の各ストリップ上に堆積される第２の誘電体層と、
前記第２の誘電体層の上部に堆積され、平行に組み込まれた拡張ストリップの列からなり、各々の拡張ストリップは前記第１の極性或いは前記第２の極性のどちらかを有しており、前記第１の極性を有する拡張ストリップと前記第２の極性を有する拡張ストリップが順次交互に入れ替わると共に、前記拡張ストリップのそれぞれが、反対の極性を有する前記第２の層のストリップ上に堆積される第２の拡張層と、
前記第２の拡張層に接続されたビアからなり、各々のビアは前記第１の極性或いは前記第２の極性のどちらかを有しており、前記第１の極性を有するビアと前記第２の極性を有するビアが順次交互に入れ替わると共に、このビアのそれぞれが、同一の極性を有する前記第２の拡張層の拡張ストリップ上に堆積される第２のビア列と、
前記第２のビア列に接続され、平行に組み込まれたストリップの列からなり、各々のストリップは第１の極性或いは第２の極性のどちらかを有しており、このストリップのそれぞれが、同一の極性を有する前記第２のビア列のビア上に堆積される第３の層と、をさらに備えたことを特徴とする請求項１記載の容量構造。
【請求項８】
各々のストリップが第１の極性或いは第２の極性のどちらかを有し、前記第１の極性を有するストリップと前記第２の極性を有するストリップが順次交互に入れ替わるように、平行に組み込まれたストリップの列からなる第１の層を形成し、
前記第１の層の各ストリップ上に第１の誘電体層を堆積し、
各々の拡張ストリップが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有する拡張ストリップと前記第２の極性を有する拡張ストリップが順次交互に入れ替わると共に、この拡張ストリップのそれぞれが、反対の極性を有する前記第１の層のストリップ上に堆積されるように、前記第１の誘電体層の上部に、平行に組み込まれた拡張ストリップの列からなる第１の拡張層を形成し、
各々のビアが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有するビアと前記第２の極性を有するビアが順次交互に入れ替わると共に、このビアのそれぞれが、同一の極性を有する前記拡張ストリップ上に堆積されるように、前記第１の拡張層上に第１のビア列を形成し、
各々のストリップが第１の極性或いは第２の極性のどちらかを有し、このストリップのそれぞれが、同一の極性を有する前記ビア上に堆積されるように、前記第１のビア列の上部に、平行に組み込まれたストリップの列からなる第２の層を形成したことを特徴とする集積回路用容量構造の製造方法。
【請求項９】
前記第２の層の各ストリップ上に第２の誘電体層を形成し、
各々の拡張ストリップが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有する拡張ストリップと前記第２の極性を有する拡張ストリップが順次交互に入れ替わると共に、前記拡張ストリップのそれぞれが、反対の極性を有する前記第２の層のストリップ上に堆積されるように、前記第２の誘電体層の上部に、平行に組み込まれた拡張ストリップの列からなる第２の拡張層を形成し、
各々のビアが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有するビアと前記第２の極性を有するビアが順次交互に入れ替わると共に、このビアのそれぞれが、同一の極性を有する前記第２の拡張層の拡張ストリップ上に堆積されるように、前記第２の拡張層上に第２のビア列を形成し、
各々のストリップが第１の極性或いは第２の極性のどちらかを有し、このストリップのそれぞれが、同一の極性を有する前記第２のビア列のビア上に堆積されるように、前記第２のビア列の上部に、平行に組み込まれたストリップの列からなる第３の層を形成したことを特徴とする請求項８記載の容量構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広く集積回路用コンデンサに関するものであり、さらに詳しくは、集積回路用の改良された交互組込み式容量構造のシステムと製造方法に関するものである。
【背景技術】
【０００２】
一般的に、コンデンサ（キャパシタ）は集積回路において、種々の機能を実行するために使用される。コンデンサは、帯域通過フィルタ，位相ロック・ループ(ＰＬＬ)，ダイナミックランダムアクセスメモリ（ＤＲＡＭ）要素，および他の有用な多数のデバイスを構築するのに用いることができる。場合によっては、集積回路における通常の素子の中には、固有の容量を有するものもある。
【０００３】
特許文献１にも示すように、例えばバイポーラ・トランジスタや、金属酸化物半導体（ＭＯＳ）トランジスタのような、一部のアクティブ集積回路素子は、或る容量（キャパシタンス）を示す電気接合部を持っている。実際、特別なトランジスタの種類において、電気接合部の空乏領域は、小型の平行板型コンデンサと等価な機能を有するものとして記述できる。このようなコンデンサは、容量固定値コンデンサ、若しくは電気接合部に印加される電圧の関数として、その容量が変化する可変容量コンデンサとして形成することができる。さらに、例えば多結晶シリコン（ポリシリコン）や金属線のような、一部のパッシブ集積回路素子は、お互いの間と他の導体との間で、固有の容量を有する。
【特許文献１】特開平１０−９８２００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、一定の性能を達成するために、このような固有の容量を使用する場合には、当該固有の容量が設計者にとって不十分で困難なものとなる一つの欠点がある。例えば、この固有の容量は、特定の素子を設計するために、幾つかの別な機能の副産物であるのが通例であるので、こうした固有の容量を、主たる機能よりも高い優先度で設計することはできない。さらには、特定の素子に固有の容量が関係しているので、その容量の効力も、回路中の当該素子の位置に固定されていて、移転することはできない。従って、集積回路は、回路素子として専用のコンデンサをそれ自体で使用することがしばしば行われる。
【０００５】
従来のコンデンサは、誘電体により隔離される２つの導電材料により構成される。集積回路においては、２つの導電材料は、誘電体が介在する平板から、しばしば構成される。しかしながら、こういった取り組みの重大な欠点は、所望の容量を達成するために、比較的大きな面積の集積回路チップが、通常は要求されることである。
【０００６】
容量増加のために使用される一つの構造は、金属−絶縁物−金属（ＭＩＭ）型コンデンサである。この型のコンデンサの最も簡単な構造では、複数の水平な金属平行板が、誘電体により絶縁されて、数層に積層される。この平行板は導電性を有し、交互に結合されてコンデンサの相対する電極を形成している。垂直の積層板は製作が簡単であり、導電面が２つだけの場合よりも、単位面積当りでより多くの容量が提供される。だが、製作は簡単とはいえ、多数層を有するＭＩＭコンデンサの形成は、しばしば工程ステップの追加を必要とする。この結果、製造工程に高額の原価を付加することになる。
【０００７】
容量増加のために使用されるもう一つの構造は、金属−酸化物−金属（ＭＯＭ）型コンデンサである。通常、ＭＯＭ型コンデンサは、誘電体により隔離された反対の極性を有する導電材料の各細長片（ストリップ）から構成される。ＭＯＭ型コンデンサは、多くの場合、現行の製造工程段階を上手く利用することが可能である。例えば、集積回路上の銅多層配線メタライゼーションと共に一般に利用される二重ダマシン（dual-Damascene）技術は、積層した銅充填ビアとトレンチ（溝）を構築するのに使用することができる。こうした２以上の銅充填ビアまたはトレンチは、酸化誘電体により隔離されていて、ＭＯＭ型コンデンサを形成することが出来る。ＭＯＭ型コンデンサは、効率的な形状により、従来のコンデンサよりも単位面積当りの容量が大きい。しかしながら、ＭＯＭ型コンデンサも通常は複雑な設計が必要とされ、このことは、標準の半導体デバイスにおける製造工程ステップを上手く利用できることで得られる利点を低減してしまう。
【０００８】
一部の最近の方法では、ＭＯＭ型コンデンサとＭＩＭ型コンデンサの双方を使用する。しかし、通常はこれらのコンデンサの双方を結合すると、集積回路の別々の層に形成され、ＭＩＭ型コンデンサ層がＭＯＭ型コンデンサの上部に積層される。従って、容量は増加するものの、必要とされる垂直方向のチップ領域も増加し、この結果、設計と製造工程がさらに複雑になる。
【０００９】
さらに、一部のＭＯＭ型コンデンサには、ＭＯＭ層による垂直方向の積層構造で形成される。これら積層されたＭＯＭ型コンデンサは、容量が増加するが、層間の位置合わせの不整合が生じて、製造工程の不確実性と性能劣化をもたらすことになる。控えめに言っても、この積層の位置合わせができていない場合、実際の容量は、期待した容量からは極端に外れ、このコンデンサに依存している他の装置の動作が予測不能となり、この動作はチップを通じて伝達する。
【００１０】
故に、従来のシステムと方法に関連した欠点のうちの、少なくともいくつかを克服する改良型の集積回路用容量構造を形成するシステムと方法が必要となる。
【課題を解決するための手段】
【００１１】
上述したこれらおよびその他の問題は、本発明の好ましい実施例により広く解決されるか、または回避されると共に、技術的利点が達成され、集積回路用の改良された交互組込み式容量構造のシステムと製造方法を提供できる。
【００１２】
本発明の好ましい実施例において、この容量構造の製造方法は、各々のストリップが第１の極性或いは第２の極性のどちらかを有し、前記第１の極性を有するストリップと前記第２の極性を有するストリップが順次交互に入れ替わるように、平行に組み込まれたストリップの列からなる第１の層を形成する。第１の誘電体層が、複数のストリップからなる前記第１の層の各ストリップ上に堆積される。各々の拡張ストリップが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有する拡張ストリップと前記第２の極性を有する拡張ストリップが順次交互に入れ替わると共に、この拡張ストリップのそれぞれが、反対の極性を有する前記第１の層のストリップ上に堆積されるように、前記第１の誘電体層の上部に、平行に組み込まれた拡張ストリップの列からなる第１の拡張層が形成される。各々のビアが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有するビアと前記第２の極性を有するビアが順次交互に入れ替わると共に、このビアのそれぞれが、同一の極性を有する前記拡張ストリップ上に堆積されるように、前記第１の拡張層上に第１のビア列が形成される。そして、各々のストリップが第１の極性或いは第２の極性のどちらかを有し、このストリップのそれぞれが、同一の極性を有する前記ビア上に堆積されるように、前記第１のビア列の上部に、平行に組み込まれたストリップの列からなる第２の層が形成される。
【００１３】
また、本発明の別な実施例に基づく集積回路用容量構造は、平行に組み込まれたストリップの列からなり、各々のストリップは第１の極性或いは第２の極性のどちらかを有しており、前記第１の極性を有するストリップと前記第２の極性を有するストリップが順次交互に入れ替わる第１の層を備えている。第１の誘電体層は、前記第１の層の各ストリップ上に堆積される。平行に組み込まれた拡張ストリップの列からなる第１の拡張層は、前記第１の誘電体層の上部に堆積され、各々の拡張ストリップが前記第１の極性或いは前記第２の極性のどちらかを有し、前記第１の極性を有する拡張ストリップと前記第２の極性を有する拡張ストリップが順次交互に入れ替わると共に、この拡張ストリップのそれぞれが、反対の極性を有する前記第１の層のストリップ上に堆積される。第１のビア列は前記第１の拡張層に接続され、各々のビアは前記第１の極性或いは前記第２の極性のどちらかを有しており、前記第１の極性を有するビアと前記第２の極性を有するビアが順次交互に入れ替わると共に、このビアのそれぞれが、同一の極性を有する前記拡張ストリップ上に堆積される。そして、平行に組み込まれたストリップの列からなる第２の層が、前記第１のビア列に接続され、各々のストリップが第１の極性或いは第２の極性のどちらかを有し、このストリップのそれぞれが、同一の極性を有する前記ビア上に堆積される。
【発明の効果】
【００１４】
本発明の一つの好ましい実施例の利点は、ＭＯＭ型とＭＩＭ型の各コンデンサを効率的に結合することである。平行に組み込まれストリップの各層を、既存のＭＯＭコンデンサと同様に構成することができる。第１の誘電体層と第１の拡張層は、交互に組み込まれたストリップからなる第１の層にＭＩＭ型容量を付加する。こうして、ＭＩＭ型コンデンサがＭＯＭ型コンデンサの層間に挟まれ、ビアを介して接続される。
【００１５】
本発明における一つの好ましい実施例の利点は、単位面積当りの所望な容量に必要とされる垂直方向のチップ面積を減少できることにある。ＭＯＭ型コンデンサの層間にＭＩＭ型コンデンサを付加することにより、表面積を付加し、その下部の層で、同じ層における各ストリップの間と、近接する各ビアの間に、ＭＯＭ型コンデンサストリップの一層分の容量効果を拡大することができる。従って、新しく工程段階を付加することなく、または、ＭＯＭ型コンデンサに必要な垂直方向のチップ面積を拡張することなく、単位面積当りの有効容量を増加させることができる。
【００１６】
さらに、本発明のもう一つの好ましい実施例によれば、不整合による性能劣化を改善することである。層間にＭＩＭ型コンデンサを付加し、このＭＩＭ型層の上部にある層に対しビアを経由して接続することで、ＭＯＭ型コンデンサストリップ間の位置的な不整合をオフセットできる構造的な保持部を加えることができる。さらに、ＭＩＭ型層とそれに関連するビアの容量領域が拡大することで、ＭＯＭ型コンデンサストリップ間の位置的な不整合が存在する場合において、コンデンサ性能を改善することができる。
【００１７】
以下に続く発明の詳細な説明をよりよく理解するために、上記説明では、本発明の特徴と技術的利点の概要をむしろ広範囲に記述した。本発明の特徴と利点を以下に記述することで、本発明の請求の範囲における主題を形成するであろう。ここで開示する概念と特定の実施例は、本発明と同様の目的達成のために、その他の構造またはその他の製造工程を修正し、或いは、設計するための基本として容易に利用可能なことが、当業者により理解されるであろう。また、添付の請求項において述べているように、これと均等な構造は、本発明の精神と範囲を逸脱しないことも、当業者により実感されるであろう。
【発明を実施するための最良の形態】
【００１８】
本発明における好ましい実施例の構成と利用について、その詳細を以下に述べる。しかしながら本発明は、広く様々な固有の状況に具体化され得る多くの利用可能な発明思想を提供するものであることを理解されたい。検討される特定の実施例は、本発明を構成し利用する特定の処方を説明したに過ぎず、特許請求の範囲を限定するものではない。
【００１９】
本発明では、固有の状況、すなわち集積回路用の改良された交互組込み式容量構造における好ましい実施例について説明する。本発明は、当業者が理解するとおり、例えば標準のＭＯＭコンデンサや、多層のＭＯＭコンデンサや、標準のＭＩＭコンデンサや、その他の好適な容量構造のような、別な容量構造にも適用できる。
【００２０】
図１を参照すると、ここでは参照番号100により全体が示された集積回路用容量構造の断面図が示されている。図示のように、容量構造であるコンデンサ100は、ほぼ平行に交互に組み込まれた容量性ストリップ110，112，114，116の列からなる層102を有している。各容量性ストリップは、第１の極性或いは第２の極性のどちらかを有しており、プラス記号（＋）とマイナス記号（−）のどちらかで示される。図示のように、容量性ストリップは、順次交互に入れ替わってその極性が変化するように、交互に組み込まれている。従って、ストリップ110は正極性、ストリップ112は負極性、ストリップ114は正極性、ストリップ116は負極性となっている。
【００２１】
当業者であれば、多数の容量性ストリップは、ＭＯＭ型容量構造における第１の層を形成していることが解るであろう。現在説明している実施例においては、４個の導電性ストリップが示されている。当業者であれば、導電性ストリップと各ストリップ上に形成される構造体は、任意の数で使用可能であることが解るであろう。
【００２２】
誘電材料からなる第１の誘電体層としての層104は、前記層102の上部に配置される。図示のように、この層104は、各ストリップ110，112，114，116上に堆積される誘電材料ストリップ120，122，124，126から構成される。図示のように、誘電材料からなる各ストリップ120，122，124，126は、自身が接続される層102の導電性ストリップ110，112，114，116よりも薄くなっている。さらに当業者ならば、以下に記述するように、他の構造体と分離するために誘電体（図示なし）を使用できることを、理解するであろう。
【００２３】
拡張ストリップ130，132，134，136の列からなる第１の拡張層としての層106は、前記層104の上部に配置される。ほぼ平行に交互に組み込まれた各拡張ストリップ130，132，134，136は、第１の極性或いは第２の極性のどちらかを有し、直下にある導電性ストリップ110，112，114，116とは反対の極性を有している。さらに、第１の極性を有する拡張ストリップと第２の極性を有する拡張ストリップが順次交互に入れ替わっている。例えば、拡張ストリップ130は負極性であり、導電性ストリップ110は正極性である。同様に、拡張ストリップ132は正極性であり、導電性ストリップ112は負極性である。当業者ならば、拡張ストリップと、誘電体と、下側に横たわる反対の極性を有する導電性ストリップとの組み合わせが、ＭＩＭ型の容量構造を形成することを理解するであろう。
【００２４】
層106は、第１のビア列であるビアの層108を経由して、上部（図示せず）にある別な導電性ストリップの層に接続している。各ビアは、第１の極性或いは第２の極性のどちらかを有し、第１の極性を有するビアと第２の極性を有するビアが順次交互に入れ替わっていると共に、自身が接続されている拡張ストリップと同一の極性を有している。例えば、拡張ストリップ130は負極性であり、ビア140，142，144，146もまた、負極性である。同様に、拡張ストリップ132は正極性であり、ビア150，152，154，156もまた、正極性である。さらに、拡張ストリップ134は負極性であり、ビア160，162，164，166もまた、負極性である。そしてさらに、拡張ストリップ136は正極性であり、ビア170，172，174，176もまた、正極性である。
【００２５】
各層102，104，106，108を纏めて、積み重ね可能なコンデンサユニットを構成する。従って、追加のＭＯＭ／ＭＩＭ型容量層として、コンデンサ層100の上部に第２のコンデンサ100を積み重ねることが可能である。このように積み重ねた場合、各ビアからなる層108は、その上部に堆積され、ビアのそれぞれと同一の極性のストリップを有する層102に接続される。例えば、層108の上部に積み重ねられた第２の層102において、ビア140〜146に接続される容量性ストリップは、負極性になるであろうし、ビア150〜156に接続される容量性ストリップは、正極性になるであろう。つまり第２の層102は、ほぼ平行に交互に組み込まれたストリップの列からなり、各々のストリップは第１の極性或いは第２の極性のどちらかを有している。さらに、好ましい実施例において、積み重ねられた一続きのコンデンサ100の最後の層108には、単独に付加した層102が接続される。
【００２６】
さて、図２を参照すると、集積回路用に積み重ねられた容量構造の側面図が示されおり、参照番号200で全体が示されている。図示のように、容量構造であるコンデンサ200は、積み重ねられた２個のコンデンサ100と、上部層108ｂの上部にある最上部層102ｃとを備えて構成される。
【００２７】
ここでは明確にするために、各層102が３個の容量性ストリップで示される。例えば、第１の層である層102ａは、負極性の容量性ストリップ202と、正極性の容量性ストリップ204と、負極性の容量性ストリップ206とにより示される。当業者ならば、導電性ストリップや、各ストリップの上部に形成される構造体がいかなる数であっても、使用可能であることを理解するであろう。
【００２８】
第１の誘電体層である層104ａは、３個の誘電性ストリップ210，212，214により示される。第１の拡張層である層106ａは、３個の拡張ストリップ220，222，224により示される。拡張ストリップのそれぞれは、その直下にある導電性ストリップと反対の極性を有している。従って、例えば拡張ストリップ220は正極性であり、拡張ストリップ202は負極性である。
【００２９】
第１のビア列である層108ａは、３個のビア230，232，234により示される。上述したように、各ビアは、その上部に当該ビアが接続される拡張ストリップと、その下部に当該ビアが接続される容量性ストリップと同じ極性を有している。従って、ビア230は、拡張ストリップ220および容量性ストリップ240と同じ極性（正極性）を有する。
【００３０】
上述のように、コンデンサ200は２以上のコンデンサ100のスタック構造を示している。層108ａは、当該層108ａの上部にある第２の層たる層102ｂに接続される。そして、第２のビア列である層108ｂは、当該層108ｂの上部にある第３の層たる層102ｃに接続される。コンデンサ100は、いかなる数の繰返しや配置の他に、コンデンサ100の数を増減して積み重ねることが可能であり、それにより所望の容量値を有する所定の数の層を備えた交互組込み式のコンデンサを得ることができる。従って、ＭＯＭコンデンサのチップ領域が制限された状態で、コンデンサ200は改善したＭＩＭコンデンサの容量を示すようになる。
【００３１】
例えばコンデンサ200は、層102ｃにおける容量性ストリップ250と容量性ストリップ252との間で、容量290が現れる。またコンデンサ200は、層108ｂにおけるビア260とビア262との間にも、容量292が現れる。拡張ストリップと誘電性ストリップにより増加した独自のＭＩＭ型容量構造も、付加的な容量を提供する。
【００３２】
例えばコンデンサ200は、第２の誘電体層である層104ｂの誘電性ストリップ272により支持されて、第２の拡張層である層106ｂの拡張ストリップ270と層102ｂの容量性ストリップ242との間に、容量294が現れる。同様にコンデンサ200は、層104ｂの誘電性ストリップ282により支持されて、層106ｂの拡張ストリップ280と層102ｂの容量性ストリップ244との間に容量296が現れる。
【００３３】
さらには、拡張ストリップはそれ自身に付加的な容量を持っている。例えばコンデンサ200は、層106aにおける拡張ストリップ220と拡張ストリップ222との間に、容量298が現れる。上記の各容量は、説明のために強調されたものであり、単にコンデンサ200における容量的な相互作用として解釈すべきではないことを、当業者ならば理解するであろう。
【００３４】
容量性ストリップ，拡張ストリップおよびビアは、銅，アルミニウム，窒化チタニウム（ＴｉＮ），ドープされたポリシリコン，およびこれらのものを組み合わせてなるが、それに限定されず他のものを含んだ導電材料から構成される。一方のストリップおよび／またはビアの組成を、他方のストリップおよび／またはビアの組成と異なるようにしてもよく、容量性ストリップ，拡張ストリップおよびビアは、同一の組成である必要はない。
【００３５】
誘電性ストリップは、酸化シリコン（ＳｉＯ2），窒化シリコン（ＳｉＮ），五酸化タンタル（Ｔａ5Ｏ2），およびこれらのものを組み合わせてなるが、それに限定されず他のものを含んだ誘電材料から構成される。当業者ならば理解できるが、こうした導電材料と誘電材料の選定は、一つには、製造工程と容量素子を対象とした用途に依存する。
【００３６】
図３を参照すると、ここでは集積回路用容量構造の断面図が示されており、その全体が参照番号300で示される。上述のように、第１の層102ａは、容量性ストリップ310で構成され、第２の層104ａは、誘電ストリップ312で構成される。
【００３７】
実施例中の説明で、第３の層106ａは、複数のブロック320，322，324に分割された拡張ストリップから構成される。ブロック320，322，324のぞれぞれは、層108ａのビア330，332，334に接続される。従って、例えばブロック320はビア330に接続される。上述のように、上記のごとく、層108aの各ビアは、（当該ビアと同一極性を有する）層102bの容量性ストリップ340に接続される。従って、コンデンサ100は、ブロック型の拡張ストリップで構成することができる。当業者ならば理解できるが、ブロック型のセグメントとして拡張ストリップを形成することで、製造工程の簡略化が可能となる。また、拡張ストリップをほぼ連続するトレンチで構成してもよい。
【００３８】
図４を参照すると、ここでは集積回路用容量構造の断面図が示されており、その全体が参照番号400で示される。上述のように、第１の層102ａは、容量性ストリップ410で構成される。第２の層104ａは、誘電性ストリップ412で構成される。第３の層106ａは、上述のように、拡張ストリップ420から構成される。
【００３９】
実施例中の説明で、第４の層108ａは、図１から図３に示す複数の垂直柱状体のビアとは異なり、ほぼ垂直のトレンチ型ビア430として形成された水平に連続するビアで構成される。上述のように、層108ａの連続するビア430は、層102ｂである（同一極性の）容量性ストリップ440に接続される。したがって、コンデンサ100は、垂直トレンチ型ビアにより構成することが可能である。当業者ならば理解できるが、垂直トレンチ型ビアでビアを形成することにより、製造工程の簡略化が可能となる。
【００４０】
図５Ａから図５Ｌを参照すると、ここでは図２に示す構造のような、改良された交互組込み式容量構造の製造方法が示されている。説明を容易にするために、ここに示した工程は、二つの近接した導電性ストリップと、それらの上部に形成した特徴部分に限定する。当業者であれば、下記に述べる特徴部分と同時に、他の特徴部分やデバイスが形成可能であることを理解するであろう。
【００４１】
金属層520は、図５Ａに図示するように、絶縁層510上に、例えば、化学気相堆積法（ＣＶＤ）、物理気相堆積法（ＰＶＤ）、或いはその他の適切な方法により、堆積される。幾つかの実施例においては、反射防止膜のコーティング層を、金属層520上に堆積することもある。次に、フォトレジスト層530が、金属層520上に堆積される。
【００４２】
このフォトレジストは、導電性ストリップと他の回路要素を含んだパターンを有するマスク（図示せず）を通して露光される。フォトレジスト上に現像されたパターンは、図５Ｂに示すように、その後除去され、ストリップ532，534を露出する。それから、当業者ならば理解できるように、金属層520の非被覆領域はエッチングで取り去られ、残りのフォトレジストが除去される。このようにして、図５Ｃに示すように、導電性ストリップ522，524が残留する。
【００４３】
図５Ｄに示すように、金属間誘電体（inter-metal dielectric ：ＩＭＤ）層550は、導電性ストリップ間に形成され、他の総ての空いている領域を覆う。それから、ＩＭＤ550の上面は、例えば化学機械的研磨（ＣＭＰ）により平面化することができる。フォトレジストの別な層560が、ＩＭＤ550上に形成される。別な露光と現像工程に続いて、誘電性ストリップが位置する領域上のフォトレジストが除去され、図５Ｅに示すように、穴562，564が残留する。
【００４４】
ＩＭＤ550を貫通して、このＩＭＤ550の下側に横たわる特徴部分の表面にまで穴をエッチング形成した後、ここに誘電材料が堆積され、図５Ｆに示すように、誘電性ストリップ552，554が形成される。これに代わる実施例において、誘電性ストリップ552，554を、ＩＭＤ550から成る同様の金属間誘電体から形成することができ、その場合は、ＩＭＤ550にエッチングされた穴を、下側に横たわる特徴部分（すなわち、導電性ストリップ522，524）の表面より上部で留め、所望の適切な形状を形成する。
【００４５】
別な露光と現像工程に続いて、拡張ストリップが位置する領域上のフォトレジスト570が除去され、図５Ｇに示すように、穴572，574が残留する。ＩＭＤ550を貫通して、このＩＭＤ550の下側に横たわる特徴部分（すなわち、誘電性ストリップ552，554）の表面にまで穴をエッチング形成した後、ここに導電材料が堆積され、図５Ｈに示すように、拡張ストリップ582，584が形成される。
【００４６】
層間誘電体（inter-layer dielectric：ＩＬＤ）590が、図５Ｉに示すように、残っている構造体上に形成される。これに代わる実施例において、ＩＬＤ590をＩＭＤ550と同じ誘電材料から形成することもできる。ＩＬＤ590の上面は、当業者に知られている多くの方法で、平坦化することも可能である。フォトレジストの別な層600が、ＩＬＤ590の上部に形成される。露光と現像工程に続いて、ビアが位置する領域上のフォトレジストが除去され、穴602，604が残される。ＩＬＤ590の下側に横たわる特徴部分（すなわち、拡張ストリップ582，584）の表面にまで下に向かってエッチングを行った後、図５Ｊに示すように、ビア592，594が形成される。
【００４７】
その後でビア592と594は、図５Ｋに示すように、金属層610を形成するのに使用した金属で充填される。フォトレジスト層（図示せず）が堆積され、導電性ストリップと他の回路要素を含むパターンを持ったマスク（図示せず）を通して露光される。フォトレジスト上にパターンが現像されるのに続いて、ストリップを露出するのに当該フォトレジストが除去され、図５Ｌに示すように、エッチングで除去し、残りのフォトレジストを除去して、ビア592，594に接続される導電性ストリップ622，624を形成する。金属間誘電体（ＩＭＤ）層620が、導電性ストリップ間に形成され、他の総ての空いている領域を覆う。
【００４８】
このようにして、集積回路用の改良型交互組込み式容量構造が形成される。当業者ならば、上記工程を繰り返すことにより、構造体の上部で導電性ストリップ622，624が層102を形成しつつ、ＩＭＤ620の上部に別な容量性ユニットを形成できることが理解されるであろう。
【００４９】
本発明とその効果について、詳細に述べてきたが、添付の請求項により定義される本発明の精神と範囲を逸脱することなく、種々の変更，置換，代替が、ここに行うことが可能である。例えば、本発明の範囲内にありながら、様々な導電材料や誘電材料が変更可能であることを、当業者ならば容易に理解するであろう。さらに、上述のごとく、コンデンサユニットや、導電性ストリップや、これらに関連した構造体の数は、必要に応じて変更が可能であり、それにより特別な回路若しくは機能に対して、望ましい容量を達成することが可能になる。
【００５０】
さらに、本発明の範囲を、明細書に述べた工程，機械，製造方法，構成物，手段，方法およびステップの実施例に限定する意図はない。本発明の開示から当業者が理解するように、現存する、或いは将来開発されるほぼ同一の機能を実行し、さもなければここで説明した実施例に相当するものと同じ機能を実行するような、同じ結果を実現する工程，機械，製造方法，構成物，手段，方法，またはステップが、本発明に従って利用されるであろう。従って、添付の各請求項は、こうした工程，機械，製造方法，構成物，手段，方法，またはステップを、その範囲内に包含する。
【図面の簡単な説明】
【００５１】
【図１】集積回路用容量構造の好ましい実施例における特徴を示す概略断面図である。
【図２】集積回路用容量構造の好ましい実施例における特徴を示す側面図である。
【図３】本発明の別な実施例による集積回路用容量構造の特徴を示す概略断面図である。
【図４】本発明の別な実施例による集積回路用容量構造の特徴を示す概略断面図である。
【図５Ａ】本発明の一実施例による集積回路用容量構造の各形成ステップを示す図である。
【図５Ｂ】本発明の一実施例による集積回路用容量構造の各形成ステップを示す図である。
【図５Ｃ】本発明の一実施例による集積回路用容量構造の各形成ステップを示す図である。
【図５Ｄ】本発明の一実施例による集積回路用容量構造の各形成ステップを示す図である。
【図５Ｅ】本発明の一実施例による集積回路用容量構造の各形成ステップを示す図である。
【図５Ｆ】本発明の一実施例による集積回路用容量構造の各形成ステップを示す図である。
【図５Ｇ】本発明の一実施例による集積回路用容量構造の各形成ステップを示す図である。
【図５Ｈ】本発明の一実施例による集積回路用容量構造の各形成ステップを示す図である。
【図５Ｉ】本発明の一実施例による集積回路用容量構造の各形成ステップを示す図である。
【図５Ｊ】本発明の一実施例による集積回路用容量構造の各形成ステップを示す図である。
【図５Ｋ】本発明の一実施例による集積回路用容量構造の各形成ステップを示す図である。
【図５Ｌ】本発明の一実施例による集積回路用容量構造の各形成ステップを示す図である。
【符号の説明】
【００５２】
100，200，300，400  容量構造
102  層（第１の層，第２の層）
102ａ  層（第１の層）
102ｂ  層（第２の層）
102ｃ  層（第３の層）
104，104ａ  層（第１の誘電体層）
104ｂ  層（第２の誘電体層）
106，106ａ  層（第１の拡張層）
106b  層（第２の拡張層）
108，108ａ  層（第１のビア列）
108ｂ  層（第２のビア列）
110，112，114，116  容量性ストリップ（ストリップ）
130，132，134，136  拡張ストリップ
140，142，144，146  ビア
150，152，154，156  ビア
160，162，164，166  ビア
170，172，174，176  ビア
202，204，206  容量性ストリップ（ストリップ）
220，222，224  拡張ストリップ
230，232，234  ビア
240，242，244  容量性ストリップ（ストリップ）
250，252  容量性ストリップ（ストリップ）
260，262  ビア
270，280  拡張ストリップ
310  容量性ストリップ（ストリップ）
320，322，324  ブロック
330，332，334  ビア
410，440  容量性ストリップ（ストリップ）
420  拡張ストリップ
430  トレンチ型ビア（ビア）
【図１】
0004621630.tif 000002
【図２】
0004621630.tif 000003
【図３】
0004621630.tif 000004
【図４】
0004621630.tif 000005
【図５Ａ】
0004621630.tif 000006
【図５Ｂ】
0004621630.tif 000007
【図５Ｃ】
0004621630.tif 000008
【図５Ｄ】
0004621630.tif 000009
【図５Ｅ】
0004621630.tif 000010
【図５Ｆ】
0004621630.tif 000011
【図５Ｇ】
0004621630.tif 000012
【図５Ｈ】
0004621630.tif 000013
【図５Ｉ】
0004621630.tif 000014
【図５Ｊ】
0004621630.tif 000015
【図５Ｋ】
0004621630.tif 000016
【図５Ｌ】
0004621630.tif 000017