(57)【特許請求の範囲】
【請求項１】
行列状に撮像素子が配列された画素部と、列毎に設けられ、画素部からの信号を伝達する垂直出力信号線と、前記画素部の行または列を選択する複数のシフトレジスタとを有するＭＯＳ型固体撮像装置であって、
前記複数のシフトレジスタは、読み出し動作のために撮像部を選択する行選択信号を出力する読み出しシフトレジスタと、電子シャッター動作のために撮像部を選択する行選択信号を出力する電子シャッターシフトレジスタであり、
前記読み出しシフトレジスタおよび前記電子シャッターシフトレジスタはそれぞれ、行走査動作におけるブランキング期間に、任意行に対してダミーの選択信号を出力するダミー信号生成回路を備え、
前記読み出しシフトレジスタおよび前記電子シャッターシフトレジスタはそれぞれ、複数の単位レジスタと、前記複数の単位レジスタに含まれる所定の単位レジスタの出力と、前記所定の単位レジスタの後段の単位レジスタの入力とに接続された、ダイオード接続された一方向性トランジスタとを備え、
前記複数の単位レジスタは、前記画素部の最終行を選択する行選択信号を出力する最終行の単位レジスタと、入力が前記最終行の単位レジスタの出力に接続され、出力が前記最終行の単位レジスタの入力に接続された最終段のレジスタとを含み、
前記ダミー信号生成回路は、前記最終行の前段の単位レジスタと、前記最終行の単位レジスタと、前記最終段の単位レジスタとを含み、
前記ダミー信号生成回路は、最終行の単位レジスタの入力信号を用いて、前記最終行の単位レジスタの出力、及び、最終段の単位レジスタの入力をリセットするリセット回路を有する
ことを特徴とするＭＯＳ型固体撮像装置。
【請求項２】
前記ダミーの選択信号は、前記最終行と、少なくともその一つ以上前の行に対して一定の周期で交互に出力されることを特徴とする請求項１記載のＭＯＳ型固体撮像装置。
【請求項３】
前記ダミー信号生成回路は、最終段の単位レジスタと少なくともその１つ以上前段の単位レジスタとを含み、
前記最終段の単位レジスタの出力信号を少なくともその１つ以上前段の単位レジスタへ入力することでレジスタのループを構成することを特徴とする請求項１ないし２のいずれかに記載のＭＯＳ型固体撮像装置。
【請求項４】
前記読み出しシフトレジスタと前記電子シャッターシフトレジスタのいずれもが、前記ブランキング期間に前記ダミーの選択信号を出力することを特徴とする請求項１に記載のＭＯＳ型固体撮像装置。
【請求項５】
前記ＭＯＳ型固体撮像装置は、さらに、前記読み出しシフトレジスタから出力される行選択信号と、前記電子シャッターシフトレジスタから出力される行選択信号とを行毎に多重化し、前記画素部に出力するマルチプレクス手段を備え、
前記マルチプレクス手段は、前記読み出しシフトレジスタから出力されるダミーの行選択信号である第１ダミー信号と、前記電子シャッターシフトレジスタから出力されるダミーの行選択信号である第２ダミー信号とが同じ行に対して同時に出力された場合に、それらのダミーの選択信号の一方の入力を遮断する
ことを特徴とする請求項１記載のＭＯＳ型固体撮像装置。
【請求項６】
請求項１ないし５のいずれかに記載のＭＯＳ型固体撮像装置を備えることを特徴とするカメラ。
【請求項７】
行列状に撮像素子が配列された画素部と、列毎に設けられ、画素部からの信号を伝達する垂直出力信号線と、前記画素部の行または列を選択する複数のシフトレジスタとを有するＭＯＳ型固体撮像装置の駆動方法であって、
前記複数のシフトレジスタは、読み出し動作のために撮像部を選択する行選択信号を出力する読み出しシフトレジスタと、電子シャッター動作のために撮像部を選択する行選択信号を出力する電子シャッターシフトレジスタであり、
前記読み出しシフトレジスタおよび前記電子シャッターシフトレジスタはそれぞれ、行走査動作におけるブランキング期間に、任意行に対してダミーの選択信号を出力するダミー信号生成回路を備え、
前記読み出しシフトレジスタおよび前記電子シャッターシフトレジスタはそれぞれ、複数の単位レジスタと、前記複数の単位レジスタに含まれる所定の単位レジスタの出力と、前記所定の単位レジスタの後段の単位レジスタの入力とに接続された、ダイオード接続された一方向性トランジスタとを備え、
前記複数の単位レジスタは、前記画素部の最終行を選択する行選択信号を出力する最終行の単位レジスタと、入力が前記最終行の単位レジスタの出力に接続され、出力が前記最終行の単位レジスタの入力に接続された最終段のレジスタとを含み、
前記ダミー信号生成回路は、前記最終行の前段の単位レジスタと、前記最終行の単位レジスタと、前記最終段の単位レジスタとを含み、
前記駆動方法は、
前記読み出しシフトレジスタおよび前記電子シャッターシフトレジスタはそれぞれ、行走査動作におけるブランキング期間に、前記画素部の任意行に対してダミーの選択信号を出力するステップと、
前記最終行の単位レジスタの入力信号を用いて、前記最終行の単位レジスタの出力、及び、前記最終段の単位レジスタの入力をリセットするステップと
を有することを特徴とするＭＯＳ型固体撮像装置の駆動方法。
【請求項８】
前記行走査におけるブランキング期間に選択する任意行として、前記画素部の最終行と、少なくともその１つ以上前の行に対して前記ダミーの選択信号を出力することを特徴とする請求項７記載のＭＯＳ型固体撮像装置の駆動方法。
【請求項９】
前記ダミーの選択信号は、前記最終行と、少なくともその一つ以上前の行に対して一定の周期で交互に出力されることを特徴とする請求項８記載のＭＯＳ型固体撮像装置の駆動方法。
【請求項１０】
少なくとも行を選択する前記シフトレジスタを駆動するための信号が外部から供給されることを特徴とする請求項７ないし９のいずれかに記載のＭＯＳ型固体撮像装置の駆動方法。
【請求項１１】
前記行走査におけるブランキング期間に選択する任意行は、前記画素部の最終行と少なくともその１つ以上前の行であることを特徴とする請求項１記載のＭＯＳ型固体撮像装置。
【請求項１２】
前記ダミー信号生成回路は、
走査動作における、次の走査を開始するシフトレジスタのスタート信号を用いて、前記ダミー信号生成回路をリセットし、ダミーの選択信号の出力を停止することを特徴とする請求項１に記載のＭＯＳ型固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳダイナミック型シフトレジスタを含むＭＯＳ型固体撮像装置および、その駆動方法に関する。
【背景技術】
【０００２】
近年、ＭＯＳ型固体撮像装置では電子絞りとして電子シャッター方式が採用されている。
【０００３】
通常、各撮像素子のフォトダイオードで光電変換によって生成され蓄積された信号電荷は、読み出しの際にフローティングディフュージョンに転送されリセットされた後に再び蓄積が開始されるが、フレームレートに応じた一定の時間しか信号電荷を蓄積できない。
【０００４】
一方、電子シャッター方式では、フォトダイオードに蓄積された信号電荷を読み出す前にフローティングディフュージョンに転送してリセットを行うことで、フォトダイオードの信号電荷の蓄積時間を可変できるものである。
【０００５】
電子シャッター動作によるフォトダイオードの信号電荷のリセット及び、信号電荷の読み出しは複数のシフトレジスタによって行毎に行われる。また、前記複数のシフトレジスタの段数は撮像素子の行数と等しく、シフト動作のためのクロック信号は同期するように設定されている。結果として、全撮像素子に同じ強度の光が入射した場合は、理論的には同じ量の信号電荷をフォトダイオードに蓄積できることになる。
【０００６】
図１５Ａは、従来の一般的なＭＯＳ型固体撮像装置の全体の構成を、図１５Ｂは撮像素子である画素セルの構成を示している。（特許文献１参照）。
【０００７】
この固体撮像装置は、二次元に配列された撮像素子を有する画素部１００と、読み出し動作のために画素部１００の一行を選択するための行選択信号を出力するシフトレジスタ１０１と、電子シャッター動作のために画素部１００の一行を選択するための行選択信号を出力するシフトレジスタ１０２と、選択された画素から画素信号を取り出す信号処理部１０３と、列選択信号を出力する水平選択シフトレジスタ１０４、取り出された画素出力信号を増幅するアンプ回路１０５を備える。
【０００８】
また、各画素は、入射した光を信号電荷に変換するフォトダイオード２０１と、フォトダイオード２０１で発生した信号電荷を読み出すリードトランジスタ２０２と、読み出された信号電荷を保持するフローティングディフュージョン部（ＦＤ部）２０３と、ＦＤ部２０３を電源信号線２０９の電位にリセットするためのリセットトランジスタ２０４と、ＦＤ部２０３の電位変化を増幅して出力する増幅トランジスタ２０５と、増幅トランジスタ２０５からの出力信号を信号処理部１０３に送るための垂直出力信号線２０６と、読み出し動作のための行選択信号をリードトランジスタ２０２に入力する読み出し信号線２０７と、リセットトランジスタ２０４に選択信号を送るためのリセット信号線２０８と、増幅トランジスタ２０５の電源である電源信号線２０９と、を備えている。
【０００９】
また、画素領域外には、垂直出力信号線２０６を一定電圧にするための負荷トランジスタ２１０を備えている。また、画素出力信号の読み出し時には、選択された行の増幅トランジスタ２０５とソースフォロワー回路を構成する。
【００１０】
垂直出力信号線２０６は列毎に設けられ、対応する各行の増幅トランジスタ２０５の出力が接続されている。
【００１１】
読み出し信号線２０７は、行毎に設けられ、対応する各行のリードトランジスタ２０２の入力が接続されており、またシフトレジスタ１０１、１０２から信号が供給される。
【００１２】
リセット信号線２０８は、行毎に設けられ、対応する各行のリセットトランジスタ２０４の入力が接続されており、またシフトレジスタ１０１、１０２から信号が供給される。
【００１３】
電源信号線２０９は、行毎に設けられ、対応する各行のリセットトランジスタ２０４および増幅トランジスタ２０５のドレインに接続されている。
【００１４】
図１６に一般的なＭＯＳ型固体撮像装置のタイミングチャートを示している。
【００１５】
電子シャッター動作は、まず電子シャッターのシフトレジスタ１０２にスタート信号ＳＨＴが入力され、シフト動作のためのクロック信号ＣＬＫ１、ＣＬＫ２に同期してシフト動作が始まり、選択信号ＳＨＴ（１）行〜ＳＨＴ（ｍ）行を用いて撮像素子内のフォトダイオードに蓄積された信号電荷のリセットを行毎に行う。次に読み出しのシフトレジスタ１０１にスタート信号ＶＳＴが入力されクロック信号ＣＬＫ１、ＣＬＫ２に同期してシフト動作が始まり、読み出し選択信号ＲＥＡＤ（１）行〜ＲＥＡＤ（ｍ）行を用いてフォトダイオードに蓄積された信号電荷の読み出し行毎に行う。ここで信号電荷の蓄積時間は、前記２つのシフトレジスタのスタート信号ＳＨＴ、ＶＳＴの入力時間の差となる。そして、読み出しシフトレジスタからの選択信号を用いて行毎に読み出しを行った後、信号処理部１０３で読み出した信号を保持し、水平選択シフトレジスタ１０４からの選択信号によって列を選択して、アンプ回路１０５を通って増幅された信号が出力される。
【００１６】
また、図１７は、従来の他のＭＯＳ型固体撮像装置の全体の構成示す図である（特許文献２参照）。
【００１７】
同図の固体撮像装置は、図１５Ａに示した固体撮像装置と比べて、ｍ個の単位選択回路からなるマルチプレクサ回路１０７が追加された構成となっている。図１５Ａに示した固体撮像装置では電子シャッタ用のシフトレジスタ１０２は、クロック信号ＣＬＫ１、２のパルスと同じタイミングで選択信号ＳＨＴ（１）〜ＳＨＴ（ｍ）を出力することに対して、図１７に示した固体撮像装置ではマルチプレクサ回路１０７が選択信号ＳＨＴ（１）〜ＳＨＴ（ｍ）の出力タイミングを任意のタイミングに変更可能になっている。そのため、マルチプレクサ回路１０７の各単位選択回路は、選択信号ＳＨＴ（ｉ）を１水平走査期間保持し、その間に外部から与えられる駆動パルスのタイミングに合わせて保持している選択信号を出力する。これにより、信号蓄積時間つまり、ＳＨＴ(ｉ)パルスからＲＥＡＤ（ｉ）パルスまでの時間をより柔軟に設定できるようになっている。
【特許文献１】特開２０００−１２５２０３号公報
【特許文献２】特開２００４−３１２３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上記従来技術おいて、画素部の走査をすべて完了した後、次のフレームのスタート信号が入力されるまでそれぞれのシフトレジスタが動作しない期間であるブランキング期間が発生する。
【００１９】
しかし、このブランキング期間が存在することにより、電子シャッターと読み出しの両方のシフトレジスタが撮像部を走査しているときと、電子シャッターと読み出しのどちらか一方のシフトレジスタがブランキング期間であるときで、垂直出力信号線２０６の電位状態が異なってしまう。これは読み出し信号線２０７およびリセット信号線２０８等が垂直出力信号線２０６に交差しており、各々寄生容量をもっているためである。垂直出力信号線２０６の電位状態が異なると、同じ強度の光が入射しても出力電圧が異なってしまい、画像に水平方向の帯状のノイズが発生し画質の低下につながる。
【００２０】
本発明は、上記課題に鑑み、電子シャッター方式に起因するノイズの発生を抑制するＭＯＳ型固体撮像装置およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記課題を解決するため、本発明のＭＯＳ型固体撮像装置は、行列状に撮像素子が配列された画素部と、前記画素部の行または列を選択する複数のシフトレジスタと、を有し、前記複数のシフトレジスタのうち行を選択する少なくとも１つのシフトレジスタは、選択信号を保持する複数の単位レジスタと、前記画素部の行走査動作におけるブランキング期間に、前記画素部の最終行と少なくともその１つ以上前の行とに対してダミーの選択信号を出力するダミー信号生成回路とを備えることを特徴とする。この構成によれば、ブランキング期間に最終行を選択する単位レジスタと少なくともその１つ以上前段の単位レジスタからダミーの選択信号を交互に繰り返し出力させることにより、有効画素期間とブランキング期間とでの垂直信号線の電位状態の差を無くし、電子シャッター動作に起因する画像に水平方向の帯状のノイズの発生を抑制でき、高画質の画像を得ることができる。
前記ダミー信号生成回路は、最終行の前段の単位レジスタの値を用いて最終段およびその前段の単位レジスタをリセットするリセット回路を有することが好ましい。
【００２２】
前記ダミーの選択信号は、前記最終行と、少なくともその一つ以上前の行に対して一定の周期で交互に出力されることが好ましい。
【００２３】
前記ダミー信号生成回路は、最終段の単位レジスタと少なくともその１つ以上前段の単位レジスタとを含み、前記最終段の単位レジスタの出力信号を少なくともその１つ以上前段の単位レジスタへ入力することで単位レジスタのループを構成することが好ましい。
【００２４】
前記最終段の単位レジスタは、前記画素部の最終行を選択する単位レジスタの後段に設けられており、前記最終段の単位レジスタの出力信号は、前記最終行を選択する単位レジスタおよびその前段の単位レジスタに入力されることが好ましい。
【００２５】
前記最終段の単位レジスタは、前記画素部の最終行を選択する単位レジスタであり、前記最終段の単位レジスタの出力信号は、その前段の単位レジスタに入力されてもよい。
【００２６】
前記最終段の単位レジスタの出力信号は、電流流入防止手段を介して、少なくともその１つ以上前段の単位レジスタに入力されることが好ましい。
【００２７】
前記最終段の前段の単位レジスタに保持された値が、行を選択する前記シフトレジスタのシフト動作のための第１の信号に同期して、前記最終段の単位レジスタに入力されて保持され、前記最終段の単位レジスタに保持された値が、行を選択する前記シフトレジスタのシフト動作のための第２の信号に同期して、前記最終段の前段の単位レジスタに入力されて保持されることが好ましい。
【００２８】
前記最終段の単位レジスタに保持された値を、前記シフトレジスタのスタート信号を用いてリセットするリセット手段をさらに有することが好ましい。
【００２９】
前記リセット手段からの出力の反転信号を用いて、前記最終段の単位レジスタの出力をリセットする手段をさらに有することが好ましい。
【００３０】
前記最終段の単位レジスタに保持された値および前記最終段の単位レジスタの出力を、前記シフトレジスタのスタート信号を用いてリセットするリセット手段をさらに有していてもよい。
【００３１】
行を選択する前記シフトレジスタは、前記画素部の出力信号を読み出す動作のために前記画素部の一の行を選択する行選択信号を出力する読み出しシフトレジスタおよび電子シャッター動作のために前記画素部の一の行を選択する行選択信号を出力する電子シャッターシフトレジスタであることが好ましい。
【００３２】
前記読み出しシフトレジスタと前記電子シャッターシフトレジスタのいずれもが、前記ブランキング期間に前記ダミーの選択信号を出力することが好ましい。
【００３３】
前記固体撮像装置は、さらに、前記読み出しシフトレジスタから出力される行選択信号と、前記電子シャッタシフトレジスタから出力される行選択信号とを行毎に多重化し、前記画素部に出力するマルチプレクス手段を備え、前記マルチプレクス手段は、前記読み出しシフトレジスタから出力されるダミーの行選択信号である第１ダミー信号と、前記電子シャッタシフトレジスタから出力されるダミーの行選択信号である第２ダミー信号とが同じ行に対して同時に出力された場合に、それらのダミーの選択信号の一方の入力を遮断することが好ましい。
【００３４】
前記マルチプレクス手段は、同じ行内で同時に出力された第１ダミー信号と第２ダミー信号の一方を用いて、他方のダミーの選択信号の入力を電気的に分離する遮断スイッチを有することが好ましい。
【００３５】
前記遮断スイッチは、前記第１ダミー信号に基づいてオンまたはオフすることが好ましい。
【００３６】
前記マルチプレクス手段は、前記第１ダミー信号を第１駆動信号のタイミングで行選択信号線に出力する第１出力回路と、前記第２ダミー信号を第２駆動信号のタイミングで前記行選択信号線に出力する第２出力回路とを有し、前記遮断スイッチは、前記第２出力回路に第２ダミー信号を伝達する入力信号線に挿入されることが好ましい。
【００３７】
前記マルチプレクス手段は、さらに、第１ダミー信号と第２ダミー信号とが同じ行内で同時に出力された場合に、前記第２出力回路の動作を停止させる停止回路を有することが好ましい。
【００３８】
前記停止回路は、さらに、第１ダミー信号が出力された場合に前記第２出力回路を停止させることが好ましい。
【００３９】
前記停止回路は、第１のダミー信号を反転させるインバータを有し、反転した信号に基づいて前記遮断スイッチをオフにすることが好ましい。
【００４０】
前記インバータは、電源ラインとグラウンドラインの間に直列接続される負荷抵抗とドライブトランジスタとを有し、前記負荷抵抗の抵抗値はドライブトランジスタの抵抗値よりも大きいことが好ましい。
【００４１】
前記遮断スイッチおよび停止回路は、第１ダミー信号および第２ダミー信号が出力される行に対応して備えられることが好ましい。
【００４２】
本発明のカメラは、上記本発明のＭＯＳ型固体撮像装置を備えることを特徴とする。
【００４３】
また、本発明のＭＯＳ型固体撮像装置の駆動方法は、行列状に撮像素子が配列された画素部と、前記画素部の行または列を選択する複数のシフトレジスタと、を有するＭＯＳ型固体撮像装置の駆動方法であって、前記画素部の行走査動作におけるブランキング期間に、前記複数のシフトレジスタのうち行を選択するシフトレジスタから、前記画素部の少なくとも最終行に対してダミーの選択信号を出力するステップを有することを特徴とする。
【００４４】
行を選択する前記シフトレジスタから前記画素部の最終行と、少なくともその１つ以上前の行に対して前記ダミーの選択信号を出力することが好ましい。
【００４５】
前記ダミーの選択信号は、前記最終行と、少なくともその一つ以上前の行に対して一定の周期で交互に出力されることが好ましい。
【００４６】
少なくとも行を選択する前記シフトレジスタを駆動するための信号が外部から供給されることが好ましい。
【００４７】
本発明の別のＭＯＳ型固体撮像装置の駆動方法は、行列状に撮像素子が配列された画素部と、前記画素部の出力信号を読み出す動作のために前記画素部の一の行を選択する行選択信号を出力する読み出しシフトレジスタおよび電子シャッター動作のために前記画素部の一の行を選択する行選択信号を出力する電子シャッターシフトレジスタと、を有するＭＯＳ型固体撮像装置の駆動方法であって、前記画素部の行走査動作におけるブランキング期間に、前記読み出しシフトレジスタと前記電子シャッターシフトレジスタのいずれもが、前記画素部の少なくとも最終行に対してダミーの選択信号を出力するステップを有することを特徴とする。
【００４８】
前記読み出しシフトレジスタと前記電子シャッターシフトレジスタから、前記画素部の最終行と、少なくともその１つ以上前の行に対して前記ダミーの選択信号を出力することが好ましい。
【００４９】
前記ダミーの選択信号は、前記最終行と、少なくともその一つ以上前の行に対して一定の周期で交互に出力されることが好ましい。
【００５０】
少なくとも前記読み出しシフトレジスタと前記電子シャッターシフトレジスタを駆動するための信号が外部から供給されることが好ましい。
【００５１】
前記ＭＯＳ型固体撮像装置は、さらに、読み出しシフトレジスタから出力される行選択信号と、電子シャッタシフトレジスタから出力される行選択信号とを行毎に多重化し、前記画素部に出力するマルチプレクサを備え、前記駆動方法は、さらに、読み出しシフトレジスタから出力されるダミーの行選択信号である第１ダミー信号と、電子シャッタシフトレジスタから出力されるダミーの行選択信号である第２ダミー信号とが同じ行に対して同時に出力された場合に、前記マルチプレクサに対するダミーの選択信号の一方の入力を遮断するステップを有することが好ましい。
【００５２】
前記遮断するステップにおいて、同じ行内で同時に出力された第１ダミー信号と第２ダミー信号の一方を用いて、他方のダミーの選択信号の前記マルチプレクサへの入力を電気的に分離することが好ましい。
【００５３】
前記遮断するステップにおいて、前記第１ダミー信号に基づいて第２ダミー信号の前記マルチプレクサへの入力を遮断することが好ましい。
【発明の効果】
【００５４】
本発明のＭＯＳ型固体撮像装置によれば、行走査動作時におけるブランキング期間に最終行を選択する単位レジスタと少なくともその１つ以上前段の単位レジスタからダミーの選択信号を交互に繰り返し出力させることにより、有効画素期間とブランキング期間とでの垂直信号線の電位状態の差を無くし、電子シャッター動作に起因する画像に水平方向の帯状のノイズの発生を抑制でき、高画質の画像を得ることができる。
【００５５】
また、電子シャッターのタイミングを１水平走査期間内の任意のタイミングに設定可能し、かつ、画質劣化を防止することができる。
【発明を実施するための最良の形態】
【００５６】
（実施の形態１）
図１は、本発明の実施の形態におけるＭＯＳ型固体撮像装置の全体構成を示している。
【００５７】
この固体撮像装置は、二次元に配列された撮像素子を有する画素部１１０と、読み出し動作のために撮像部の一行を選択するための行選択信号を出力するシフトレジスタ１１１と、電子シャッター動作のために撮像部の一行を選択するための行選択信号を出力するシフトレジスタ１１２と、選択された画素から画素信号を取り出す信号処理部１１３と、列選択信号を出力する水平シフトレジスタ１１４、取り出された画素出力信号を増幅するアンプ回路１１５を備える。また、画素部１１０における画素セルの構成は、図１５Ｂに示したのと同様である。
【００５８】
また、シフトレジスタ１１１および１１２中の破線枠で示したダミーパルス生成回路１１６は、ブランキング期間にダミーパルスを生成する機能を有し、最終行まで走査が完了されブランキング期間に入ると、シフトレジスタの最終行（ｍ）とその前行（ｍ−１）から交互に選択信号が出力される構成となっている。
【００５９】
この選択信号は、画素出力信号の読み出し動作や電子シャッター動作に直接寄与するものではなく、垂直出力信号線の電位状態を一定にするために出力される、いわゆるダミー信号である。
【００６０】
また、図２は本実施の形態におけるタイミングチャートを示している。電子シャッターシフトレジスタのスタート信号ＳＨＴが入力されると、シフト動作のためのＣＬＫ１、ＣＬＫ２に同期して行選択信号ＳＨＴ（１）行〜ＳＨＴ（ｍ）行が順次出力され、撮像素子のリセットが行毎に行われる。そして、読み出しシフトレジスタのスタート信号ＶＳＴが入力されると、ＣＬＫ１、ＣＬＫ２に同期して行選択信号ＲＥＡＤ（１）行〜ＲＥＡＤ（ｍ）行が順次出力され、撮像素子の読み出しが行毎に行われる。また、最終行の選択信号ＳＨＴ（ｍ）行、ＲＥＡＤ（ｍ）行が出力されると、次に最終行の前行の単位レジスタから選択信号ＳＨＴ（ｍ−１）行、ＲＥＡＤ（ｍ−１）行が出力され、交互に選択信号が出力される。
【００６１】
図３は、本実施の形態におけるシフトレジスタの構成を示すブロック図であり、シフトレジスタ１１１、１１２として利用される。同図では３段しか示していないが、実際には数百〜数千段で構成される。
【００６２】
図３に示すように、シフトレジスタは、選択信号を出力する単位レジスタＲＥＧ１〜３、最終行を選択する単位レジスタＲＥＧ３およびその前段の単位レジスタＲＥＧ２の入力に接続されたレジスタＲＥＧ４、最終段の前段と前々段の単位レジスタに保持した値をシフトレジスタのスタート信号を用いてリセットするトランジスタＴＲ１−１、ＴＲ１−２と、レジスタＲＥＧ３の入力信号の反転信号を生成するインバータ回路ＩＮＶ１、前記インバータ回路ＩＮＶ１の出力信号を用いて最終行の単位レジスタＲＥＧ３の出力をリセットするトランジスタＴＲ２で構成されている。また、最終段の単位レジスタＲＥＧ４の出力はその前段の単位レジスタＲＥＧ２、３の入力と接続されておりレジスタのループを構成している。図中の破線枠で示した回路は、前記画素部の最終行と少なくともその１つ以上前の行に対してダミーの選択信号を出力する、少なくとも２つ以上の単位レジスタで構成されたダミー信号生成回路として機能する。
【００６３】
また、前記シフトレジスタはインバータ回路ＩＮＶ１の出力信号を用いて、最終段のレ
ジスタＲＥＧ４に保持した値をリセットするトランジスタＴＲ３を備える。これは、レジスタのループが誤動作しないように最終段の単位レジスタＲＥＧ４の値をリセットするためである。
【００６４】
各単位レジスタＲＥＧ１〜３は、端子ＩＮに入力された値をクロック信号ＣＬＡがＨＩＧＨの期間にレジスタ内部に書き込み、ＬＯＷの期間に値の保持をする。そして、クロック信号ＣＬＢがＨＩＧＨの期間に端子ＯＵＴから保持した信号を出力する構成となっている。
【００６５】
各単位レジスタＲＥＧ１〜３の出力端子ＯＵＴはそれぞれ後段の単位レジスタの入力端子ＩＮにダイオード接続された一方向性トランジスタＴＲ４−１〜４−４を介して接続されている。このようなゲートとドレインとを短絡させたトランジスタを設けることにより、一の単位レジスタの出力から次段の単位レジスタの入力への電流流入を防止し、レジスタ内に保持した値がその前段の単位レジスタの出力によって失われるのを防ぐためである。
【００６６】
最終段の単位レジスタＲＥＧ４の出力ＯＵＴは、その前段の単位レジスタＲＥＧ３と前々段の単位レジスタＲＥＧ２の入力端子ＩＮに１方向性トランジスタＴＲ４−４を介して接続されている。最終行を選択する単位レジスタＲＥＧ３からＣＬＫ１に同期して出力された信号は、ＣＬＫ１に同期してレジスタＲＥＧ４に保持される。次にレジスタＲＥＧ４に保持された値はＣＬＫ２に同期して出力され、またＣＬＫ２に同期してレジスタＲＥＧ３に保持される。このようにレジスタＲＥＧ４とその前段の単位レジスタＲＥＧ２、ＲＥＧ３とで、ループを構成することで、クロック信号ＣＬＫ１、ＣＬＫ２に同期して交互に繰り返し出力させることが可能である。
【００６７】
図４は、本発明の実施の形態におけるシフトレジスタの駆動タイミングを示すタイミングチャートである。
【００６８】
シフトレジスタのスタート信号であるＳＴＡＲＴが入力され、ＣＬＫ１、ＣＬＫ２に同期してシフト動作が始まり、順次選択信号ＯＵＴ１〜ＯＵＴ３が出力される。そして、最終行の単位レジスタＲＥＧ３から選択信号ＯＵＴ３が出力され有効画素期間の走査が完了すると、次のフレームのスタート信号ＳＴＡＲＴが入力されるまで、最終行およびその前行の単位レジスタＲＥＧ２、ＲＥＧ３からダミーの選択信号ＯＵＴ２、ＯＵＴ３を出力する。
【００６９】
図５Ａは、本実施の形態におけるシフトレジスタの別の構成を示すブロック図である。
【００７０】
図中の破線枠で示した回路は、前記画素部の最終行と少なくともその１つ以上前の行に対してダミーの選択信号を出力する、少なくとも２つ以上の単位レジスタで構成されたダミー信号生成回路として機能する。つまり同図のシフトレジスタは、最終段の単位レジスタＲＥＧ１４の出力をその前段の単位レジスタＲＥＧ１３の入力と接続することで図３と同様にレジスタのループを構成している。また、図３で示したシフトレジスタは、次のフレームのスタート信号を用いて最終段の単位レジスタＲＥＧ４に保持した値をリセットして、またリセットした値をインバータ回路ＩＮＶ１で反転し、その信号を用いて最終段の単位レジスタＲＥＧ４の出力信号をリセットしているのに対し、図５Ａに示すシフトレジスタは次のフレームのスタート信号を用いて最終段の単位レジスタＲＥＧ１４とその前段の単位レジスタＲＥＧ１３に保持している値と出力とをリセットする構成となっている。つまり、図中のインバータ回路ＩＮＶ１１、トランジスタＴＲ１３、ＴＲ１４、ＴＲ１５、ＴＲ１６−４、は、シフトレジスタのスタート信号を用いてレジスタＲＥＧ１３とＲＥＧ１４とをリセットするリセット手段に相当する。
【００７１】
図５Ｂは、本実施の形態におけるシフトレジスタの別の構成を示すブロック図である。
【００７２】
同図のシフトレジスタ中の破線枠で示した回路は、前記画素部の最終行と少なくともその１つ以上前の行に対してダミーの選択信号を出力する、少なくとも２つ以上の単位レジスタで構成されたダミー信号生成回路として機能する。図５Ａと同様に最終段の単位レジスタの出力をトランジスタＴＲ２１−４を介してその前段の単位レジスタの入力と接続することで図３と同様にレジスタＲＥＧ１３とＲＥＧ１４とのループを構成している。
【００７３】
ダミー信号生成回路中のインバータ回路ＩＮＶ１２、トランジスタＴＲ２０、ＴＲ２２、ＴＲ２３−３は、シフトレジスタのスタート信号を用いてレジスタＲＥＧ１３とＲＥＧ１４とをリセットする回路を構成する。この回路は、次のフレームのスタート信号を用いて、最終段およびその前段の単位レジスタＲＥＧ１３、１４に保持している値をリセットする。
【００７４】
また、ダミー信号生成回路中のインバータ回路ＩＮＶ１３、トランジスタＴＲ２１、ＴＲ１９、ＴＲ２０、ＴＲ２３−４、ＴＲ２３−５、ＩＮＶ１４は、最終段の前段の単位レジスタＲＥＧ１３に保持された値の反転信号を用いて、最終段の単位レジスタＲＥＧ１４に保持している値をリセットするリセット回路を構成する。トランジスタＴＲ２１は、最終段の前段の単位レジスタＲＥＧ１３に保持された値の反転信号（インバータ回路ＩＮＶ１３の出力）を用いて最終段の単位レジスタＲＥＧ１４に保持された値をリセットする。トランジスタＴＲ１９は、上記反転信号を用いて、最終段の前段の単位レジスタＲＥＧ１３に保持された値をリセットする（このときトランジスタ２３−５はオンである）。
【００７５】
また、インバータ回路ＩＮＶ１４は、単位レジスタＲＥＧ１１の出力ＯＵＴ１１がハイのときに、トランジスタＴＲ２３−５をオフにする(これにより、単位レジスタＲＥＧ１２からＲＥＧ１３へのシフト時に、インバータ回路ＩＮＶ１３、トランジスタＴＲ１９、ＴＲ２３−５のループを切断する。)。
【００７６】
この構成にすることで、図５Ａと同様にレジスタを追加することなく回路構成を簡略化することができる。また、リセット回路によりレジスタのループをプルダウンすることにより、発振等の誤動作を抑制できる。
【００７７】
この構成にすることにより、最終行を選択する単位レジスタの後段にさらに単位レジスタを設ける必要がなくなり、回路構成の簡略化に繋がる。
【００７８】
図６Ａ、６Ｂは、それぞれ図５Ａ、５Ｂに示したシフトレジスタを用いたときの駆動タイミングを示すタイミングチャートである。
【００７９】
図４に示したのと同様にシフトレジスタのスタート信号ＳＴＡＲＴが入力され、ＣＬＫ１、ＣＬＫ２に同期してシフト動作が始まり、順次選択信号ＯＵＴ１〜４が出力される。
そして、最終行の単位レジスタＲＥＧ４〜選択信号ＯＵＴ４が出力され有効画素の走査が完了すると次のフレームのスタート信号ＳＴＡＲＴが入力されるまで、最終段およびその前段の単位レジスタからダミーの選択信号を出力する。
【００８０】
以上のように、本実施の形態によれば、画素の読み出し期間が終了した後も、常に読み出しと電子シャッターの両方のシフトレジスタから画素部に選択信号を送ることにより、撮像部の走査期間内での垂直出力信号線の電位状態の差を無くし、電子シャッター動作に起因するノイズの発生を抑制できる。特に、画像に発生する水平方向の帯状のノイズを抑制できるため、高画質の画像が得られる。
【００８１】
図７は本発明の実施の形態における固体撮像装置を用いたカメラ構成を示す図である。カメラ７０は、固体撮像装置７０に各種駆動パルスを印加するＤＳＰ７１により主に構成される。
【００８２】
上記したシフトレジスタ１１１、１１２は、固体撮像装置７０内に組み込まれ、クロック信号ＣＬＫ１、ＣＬＫ２やスタート信号ＳＴＡＲＴは、ＤＳＰ７１から供給される。
【００８３】
このような構成によれば、電子シャッター動作に起因するノイズの発生を抑制し、画像に発生する水平方向の帯状のノイズを抑制でき、高画質の画像が得られるため、携帯電話等に搭載されるモバイルカメラやデジタルスチルカメラに好適である。
【００８４】
（実施の形態２）
実施の形態１における固体撮像装置は、選択信号ＳＨＴ（１）〜ＳＨＴ（ｍ）が、クロック信号ＣＬＫ１、２のパルスと同じタイミングで出力される。これに対して、実施の形態２では、選択信号ＳＨＴ（１）〜ＳＨＴ（ｍ）の出力タイミングを、クロック信号ＣＬＫ１、２と同じタイミングだけでなく任意のタイミングに設定可能にし、これにより信号蓄積時間をより柔軟に設定可能な固体撮像装置について説明する。別言すれば、本実施の形態では、図１７に示したマルチプレクサ回路を実施の形態１の固体撮像装置に単純に適用した場合に、画像の下側に水平方向の明るい帯（白帯）が生じる可能性があるという問題を解消するためのマルチプレクサ回路の改良に関する発明について説明する。
【００８５】
図８は、発明の実施の形態２における固体撮像装置の構成図である。この固体撮像装置は、図１の固体撮像装置と比べて、マルチプレクサ回路１１７およびマルチプレクサ回路１１８を追加した点が異なっている。図１と同じ符号の構成要素は同じ機能を有するので説明を省略し、以下異なる点を中心に説明する。
【００８６】
マルチプレクサ回路１１７は、複数の（図８では（ｍ−２）個）単位選択回路１１７ａを備える。
【００８７】
各単位選択回路１１７ａは、シフトレジスタ１１中の単位レジスタＲＥＧｉからの選択信号ＲＥＡＤ（ｉ）と、シフトレジスタ１１２中の単位レジスタＲＥＧｉからの選択信号ＳＨＴ（ｉ）と、選択信号ＲＥＡＤ（ｉ）の出力タイミングを指定する駆動信号Ｔｒａｎｓと、選択信号ＳＨＴ（ｉ）の出力タイミングを指定する駆動信号Ｅｔｒａｎｓとが入力され、選択信号ＲＥＡＤ（ｉ）を駆動信号Ｔｒａｎｓのパルスタイミングに合わせて出力し、選択信号ＳＨＴ（ｉ）を駆動信号ＥＴｒａｎｓのパルスタイミングに合わせて出力する。ｉは１から（ｍ−２）の何れかである。この単位選択回路１１７ａは特許文献２に開示された回路と同じでよいが、選択信号ＳＨＴ（ｉ）と選択信号ＲＥＡＤ（ｉ）とが同時にハイレベルになったときに、駆動信号ＴｒａｎｓとＥＴｒａｎｓとをショートさせ、駆動信号ＴｒａｎｓとＥＴｒａｎｓとがミドルレベルになってしまうという問題がある（図９Ｃ参照）。
【００８８】
各単位選択回路１１８ａは、単位選択回路１１７ａの機能に加えて、選択信号ＳＨＴ（ｉ）と選択信号ＲＥＡＤ（ｉ）とが同時にハイレベルになったときに、一方の選択信号を電気的に分離するスイッチと、分離した選択信号の代わりにローレベルを入力する接地回路とが追加されている。この機能の追加は、上記の白帯の問題を解消するためである。
【００８９】
図９Ａは、単位選択回路１１７ａの構成を示す回路図である。同図のように単位選択回路１１７ａは、シフトレジスタ１１１からの選択信号ＲＥＡＤ（ｉ）とシフトレジスタ１１２からの選択信号ＳＨＴ（ｉ）とを保持して、保持した信号を駆動信号のタイミングで出力するための２つのブートストラップ回路からなる。
【００９０】
選択信号ＲＥＡＤ（ｉ）に対応するブートストラップ回路は、選択信号ＲＥＡＤ（ｉ）の入力制御用のトランジスタＴｒ１Ｅ−Ｕと、入力された選択信号のレベルを保持するトランジスタＴｒ２Ｅ−Ｕと、ブート容量としてのエンハンスメント型のトランジスタＴｒ３Ｅ−Ｕとからなる。一方、選択信号ＳＨＴ（ｉ）に対応するブートストラップ回路も同様に、トランジスタＴｒ１Ｅ−Ｌ、Ｔｒ２Ｅ−Ｌ、Ｔｒ３Ｅ−Ｌとからなる。この構成により、トランジスタＴｒ２Ｅ−ＬおよびトランジスタＴｒ３Ｅ−Ｌは、選択信号ＳＨＴ（ｉ）を駆動信号ＥＴｒａｎｓのタイミングでＴｒａｎｓｏｕｔの信号線に出力する出力回路として機能する。トランジスタＴｒ２Ｅ−ＵおよびトランジスタＴｒ３Ｅ−Ｕは、選択信号ＲＥＡＤ（ｉ）を駆動信号ＴｒａｎｓのタイミングでＴｒａｎｓｏｕｔの信号線に出力する出力回路として機能する。
【００９１】
図９Ｂは、選択信号ＲＥＡＤ（ｉ）と選択信号ＳＨＴ（ｉ）が同時にハイレベルにならない場合の単位選択回路１１７ａの動作例を示す説明図である。図１０は、図９Ｂの下半分（ＳＨＴ（ｉ）側）のタイムチャートを示す。図中のＶ１、Ｖ２はシフトレジスタ１１１および１１２の動作クロックを示している。Ｉｎは、トランジスタＴｒ２Ｅ−Ｌのゲート容量の保持レベルを示す。図９Ｂ、図１０において、選択信号ＳＨＴ（ｉ）のパルスは、トランジスタＴｒ１Ｅ−Ｌを通過し、トランジスタＴｒ２Ｅ−Ｌのゲート容量Ｉｎに保持される（図中（Ａ））。ゲート容量Ｉｎは次のクロック信号ＣＬＫのパルス入力まで約1水平走査期間保持することになる。駆動信号ＥＴｒａｎｓのパルス位置は、電子シャッターとして所望のタイミングを示し、１水平走査期間の間で任意に設定される。駆動信号ＥＴｒａｎｓのパルスが印加されると、ブート容量（トランジスタＴｒ３Ｅ−Ｌ）によってトランジスタＴｒ２Ｅ−Ｌのゲートが昇圧され、トランジスタＴｒ２Ｅ−Ｌが完全なオン状態になる（図中（Ｂ））。その結果、駆動信号ＥＴｒａｎｓのパルスは選択信号Ｔｒａｎｓｏｕｔとして出力される（図中（Ｃ））。なお図１０では、選択信号ＲＥＡＤ（ｉ）の出力タイミングを指定する駆動信号Ｔｒａｎｓは図示していないが、クロック信号Ｖ２と同じパルス位置であるものとしている。この場合、選択信号ＲＥＡＤ（ｉ）は、同図のように選択信号ｔｒａｎｓｏｕｔとして出力される（図中（Ｅ））。また、図中の選択信号ｔｒａｎｓｏｕｔの２つのパルスの間隔、つまりＳＨＴ（ｉ）のパルスからＲＥＡＤ（ｉ）までの間隔は電子シャッターによる露光時間（信号蓄積時間）となる。
【００９２】
単位選択回路１１７ａにはダミーパルスが入力されないので、図９Ｂ、図１０のようにＳＨＴ（ｉ）およびＲＥＡＤ（ｉ）の一方がハイレベル、他方がローレベルとなり、両方が同時にハイレベルになることがない。ところが、単位選択回路１１８ａにはダミーパルスが入力されるので、両方がハイレベルとなる場合がある。
【００９３】
次に、単位選択回路１１８ａの構成を説明する前に、ＳＨＴ（ｉ）およびＲＥＡＤ（ｉ）両方がハイレベルになることに起因する上記の白帯の問題について図９Ｃ、図１１を用いて詳しく説明する。
【００９４】
図９Ｃは、単位選択回路１１７ａに選択信号ＳＨＴ（ｍ）、ＲＥＡＤ（ｍ）が同時にハイレベルが入力されると仮定した場合の誤動作を説明するための説明図である。言い換えれば、図８の固体撮像装置において、マルチプレクサ回路１１８中の単位選択回路１１８ａの代わりに単位選択回路１１７ａを備えると仮定した場合に生じる可能性のある誤動作を示す。図９Ｃにおいて、選択信号ＳＨＴ（ｍ）、ＲＥＡＤ（ｍ）が同時にハイレベルになっている。この状態はダミーパルスを発生している期間に生じる可能性がある。このとき、クロック信号Ｃｌｋがハイレベルになると、選択信号ＳＨＴ（ｍ）、ＲＥＡＤ（ｍ）のハイレベルが２つのトランジスタＴｒ２Ｅ−Ｕ、Ｔｒ２Ｅ−Ｌのゲートに入力される。これにより、２つのトランジスタＴｒ２Ｅ−Ｕ、Ｔｒ２Ｅ−Ｌは、同時にオン状態となる。このとき、駆動信号ＴｒａｎｓとＥＴｒａｎｓのうち、一方がハイレベル（同図では駆動信号Ｔｒａｎｓがローレベルで、駆動信号ＥＴｒａｎｓがハイレベル）になると、オン状態の２つのトランジスタＴｒ２Ｅ−Ｕ、Ｔｒ２Ｅ−Ｌを介して駆動信号ＴｒａｎｓとＥＴｒａｎｓとがショートしてしまう。
【００９５】
このショートによって、図９Ｃの単位選択回路から出力される選択信号Ｔｒａｎｓｏｕｔだけでなく、入力信号である駆動信号ＴｒａｎｓとＥＴｒａｎｓまでもが、ハイレベルでもなくローレベルでもない中間的なレベル（以降ミドルレベルと呼ぶ）となる。駆動信号ＴｒａｎｓとＥＴｒａｎｓは、図９Ｃの単位選択回路だけでなく、全ての単位選択回路に供給されているので、ミドルレベルの駆動信号ＴｒａｎｓまたはＥＴｒａｎｓに駆動されることによって、パルスをシフト動作中の単位選択回路からミドルレベルの選択信号Ｔｒａｎｓｏｕｔが出力されることになる。
【００９６】
ミドルレベルの選択信号Ｔｒａｎｓｏｕｔは、電子シャッタ−動作を完全に行うことができない。すなわち、図１５Ｂに示した読み出し信号線２０７にミドルレベルの選択信号Ｔｒａｎｓｏｕｔが供給されると、リードトランジスタ２０２は完全なオン状態とならずに、不完全なオン状態になる。リードトランジスタ２０２は、完全なオン状態ではフォトダイオード２０１からＦＤ部２０３に全ての電荷を読み出す（完全読み出しする）が、不完全なオン状態ではフォトダイオード２０１に電荷を残留させることになる。その結果、ミドルレベルの選択信号Ｔｒａｎｓｏｕｔが供給された行に属する画素は残留電荷によって白くなる（もしくは明るくなる）。この行が複数連続することにより撮像された画像には白帯となって現れ、画質が劣化する。
【００９７】
図１１は、単位選択回路１１８ａの代わりに単位選択回路１１７ａを備えると仮定した場合に、白帯問題が生じる固体撮像装置の駆動タイミングを示すタイミングチャートである。
【００９８】
図中のＲＥＡＤ（１）〜ＲＥＡＤ（ｍ）はシフトレジスタ１１１から出力される読み出し用のｍ個の選択信号、ＳＨＴ（１）〜ＳＨＴ（ｍ）はシフトレジスタ１１２から出力される電子シャッター用のｍ個の選択信号、Ｔｒａｎｓｏｕｔ（１）〜Ｔｒａｎｓｏｕｔ（ｍ）はｍ個の単位レジスタ１１７ａから出力される選択信号である。図中の時刻ｔ（１−ａ）からｔ（２−ａ）までを第１フレーム期間、時刻ｔ（２−ａ）からｔ（３−ａ）までを第２フレーム期間、・・・とする。また、ＳＨＴ（１）からＲＥＡＤ（１）までの時間は電子シャッターによる露光時間（解放時間）である。
【００９９】
同図の露光時間は、第１フレーム期間までは時間Ｔ１であるが、第２フレーム期間で時間Ｔ１から時間Ｔ２に変更した場合を示している。
【０１００】
電子シャッター動作に注目すると、第１フレーム期間の直前（時刻ｔ（１−ａ）よりおよそ間Ｔ１前）にシフトレジスタ１１２は、スタート信号ＳＨＴ（図３ではスタート信号ＳＴＡＲＴと表記）の印加により、ＳＨＴ（１）からＳＨＴ（ｍ）を順次シフトアウトする。第１フレーム期間においてシフトレジスタ１１２は、ＳＨＴ（ｍ）のパルス出力後も単位レジスタ（ｍ−１）および単位レジスタ（ｍ）からダミーパルスを交互に出力する。
【０１０１】
このダミーパルスの出力は、第２フレーム期間の直前（時刻ｔ（２−ａ）よりおよそ間Ｔ１前）にシフトレジスタ１１２にスタート信号ＳＨＴが印加されることにより停止する。つまり、スタート信号ＳＨＴによりシフトレジスタ１１２内の単位レジスタＲＥＧ（ｍ−１）およびＲＥＧ（ｍ）はリセットされる。
【０１０２】
第２フレーム期間では、露光時間がＴ１からＴ２に変更されたので、第２フレーム期間の直前（時刻ｔ（３−ａ）よりおよそ間Ｔ２前、つまり時刻ｔ（２−ｂ））にシフトレジスタ１１２にスタート信号ＳＨＴが印加される。このスタート信号ＳＨＴにより単位レジスタＲＥＧ（ｍ−１）およびＲＥＧ（ｍ）はリセットされるが、この時点で、パルスが単位レジスタＲＥＧ（ｍ−１）まで到達していない。さらに、パルスが単位レジスタＲＥＧ（ｍ）まで到達した直後から、単位レジスタＲＥＧ（ｍ−１）およびＲＥＧ（ｍ）はダミーパルスを発生する。このダミーパルスは、第２フレーム期間内のブランキング期間（時刻ｔ（２−ｃ）からｔ（３−ａ）まで）を過ぎて、次の第３フレーム期間でスタート信号ＳＨＴが印加されるまで出力され続けることになる。
【０１０３】
第２フレーム期間内のブランキング期間において、ＲＥＡＤ（ｍ）のダミーパルスと、ＳＨＴ（ｍ）のダミーパルスとが同時にハイレベルになる可能性がある。ＲＥＡＤ（ｍ−１）のダミーパルスとＳＨＴ（ｍ−１）のダミーパルスも同時にハイレベルになる可能性がある。
【０１０４】
図１１では、ＲＥＡＤ（ｍ）のダミーパルスとＳＨＴ（ｍ）のダミーパルスとが同時にハイレベルになっている（図中の破線丸印）。これにより、ｍ段目の単位選択回路１１７ａから出力される選択信号Ｔｒａｎｓｏｕｔ（ｍ）がミドルレベルになり、駆動信号ＴｒａｎｓおよびＥＴｒａｎｓが、図９Ｃに示したようにミドルレベルになってしまう。
【０１０５】
このミドルレベルの駆動信号Ｅｔｒａｎｓは全ての単位選択回路１１７ａに入力されるので、ブランキング期間においてパルスをシフト動作している７、８、９番目の単位選択回路１１７ａから出力される選択信号ＳＨＴ（７）、ＳＨＴ（８）、ＳＨＴ（９）がミドルレベルの駆動信号ＥＴｒａｎｓによって駆動されるため、選択信号Ｔｒａｎｓｏｕｔ（７）からＴｒａｎｓｏｕｔ（９）がミドルレベルとなってしまう。その結果、７、８、９行に属する画素の電子シャッター動作が不完全になり、画像中に白帯となって現れる。
【０１０６】
このように、図８の固体撮像装置において、マルチプレクサ回路１１８において単位選択回路１１８ａの代わりに単位選択回路１１７ａを備えると仮定した場合、画像に白帯が発生するという問題がある。
【０１０７】
続いて、白帯を発生させないようにした単位選択回路１１８ａの構成について説明する。
【０１０８】
図１２Ａは、図８に示したマルチプレクサ回路１１８に含まれる単位選択回路１１８ａの構成を示す回路図である。この単位選択回路１１８ａは、図９Ａに示した単位選択回路１１７ａと比較して、インバータＩｎｖ１、Ｉｎｖ２、トランジスタＴｒ４、Ｔｒ５が追加されている点が異なる。以下同じ点は説明を省略して異なる点を中心に説明する。
【０１０９】
インバータＩｎｖ１は、例えば図１３に示すように、グラウンドラインと電源ライン間に直列接続されたドライブトランジスタＴｒ１１と、負荷抵抗としての負荷トランジスタＴｒ１２から構成される。インバータＩｎｖ２も同様である。負荷トランジスタＴｒ１２の抵抗値は、ドライブトランジスタＴｒ１１の抵抗値に対して大きくすることが望ましい。こうすれば、立ち上がり時間と立下り時間に差をつけ、つまり、立ち上がりが遅くなり、トランジスタＴｒ５のプルダウン動作をトランジスタＴｒ４の入力遮断動作に対して遅くすることができる。
【０１１０】
インバータＩｎｖ１およびトランジスタＴｒ４は、選択信号ＲＥＡＤ（ｍ）がハイレベルのときに、トランジスタＴｒ４がオフ状態になることによって、選択信号ＳＨＴ（ｍ）の入力信号線を単位選択回路１１８ａから電気的に分離する。この場合、トランジスタＴｒ４は、遮断スイッチとして機能する。また、選択信号ＲＥＡＤ（ｍ）がローレベルのときに、トランジスタＴｒ４はオン状態である。
【０１１１】
インバータＩｎｖ２およびトランジスタＴｒ５は、選択信号ＲＥＡＤ（ｍ）がハイレベルのときに、トランジスタＴｒ５がオン状態になることによって、トランジスタＴｒ２Ｅ−Ｌのゲートをローレベルにプルダウンし、トランジスタＴｒ２Ｅ−Ｌを強制的にオフ状態にする。このように、インバータＩｎｖ１、Ｉｎｖ２およびトランジスタＴｒ５は、トランジスタＴｒ２Ｅ−ＬおよびトランジスタＴｒ３Ｅ−Ｌの動作を強制的に停止させる停止回路として機能する。これによって、トランジスタＴｒ２Ｅ−Ｌを介して接続されたＴｒａｎｓｏｕｔ信号線とＥＴｒａｎｓ信号線とを電気的に分離している。また、選択信号ＲＥＡＤ（ｍ）がローレベルのときに、トランジスタＴｒ５はトランジスタＴｒ２Ｅ−Ｌを強制的にオフ状態にはしない。
【０１１２】
図１２Ｂは、選択信号ＲＥＡＤ（ｍ）がローレベル、かつ選択信号ＳＨＴ（ｍ）がハイレベルの場合の単位選択回路１１８ａの動作説明図である。この場合、トランジスタＴｒ４のゲートにはインバータＩｎｖ１からハイレベルが印加されるので、トランジスタＴｒ４はオン状態である。また、トランジスタＴｒ５のゲートにはインバータＩｎｖ２からローレベルが印加されるので、トランジスタＴｒ５はオフ状態である。選択信号ＳＨＴ（ｍ）のハイレベルは、トランジスタＴｒ３Ｅ−Ｌのゲート容量に保持されると共に、トランジスタＴｒ２Ｅ−Ｌのゲートに印加されトランジスタＴｒ２Ｅ−Ｌをオンにする。一方、選択信号ＲＥＡＤ（ｍ）のローレベルは、トランジスタＴｒ２Ｅ−Ｕのゲートに印加されトランジスタＴｒ２Ｅ−Ｕをオフのままとする。
【０１１３】
この状態で、駆動信号ＥＴｒａｎｓのパルスが入力されると、図９Ｂ、図１０と同様に、駆動信号ＥＴｒａｎｓのパルスと同じタイミングで選択信号Ｔｒａｎｓｏｕｔにパルスを出力する。
【０１１４】
また、選択信号ＲＥＡＤ（ｍ）がローレベル、かつ選択信号ＳＨＴ（ｍ）がローレベルの場合には、トランジスタＴｒ２Ｅ−Ｕ、Ｔｒ２Ｅ−Ｌがそれぞれオフなので、選択信号Ｔｒａｎｓｏｕｔはローレベルとなる。
【０１１５】
図１２Cは、選択信号ＲＥＡＤ（ｍ）がハイレベルである場合の単位選択回路１１８ａ
の動作説明図である。この場合、トランジスタＴｒ４のゲートにはインバータＩｎｖ１からローレベルが印加されるので、トランジスタＴｒ４はオフ状態である。また、トランジスタＴｒ５のゲートにはインバータＩｎｖ２からハイレベルが印加されるので、トランジスタＴｒ４はオン状態である。その結果、選択信号ＳＨＴ（ｍ）の入力信号線は、トランジスタＴｒ４によって電気的に分離される。トランジスタＴｒ２Ｅ−Ｌのゲートは、トランジスタＴｒ５によって強制的にローレベルになるので、トランジスタＴｒ２Ｅ−Ｌはオフ状態となる。一方、選択信号ＲＥＡＤ（ｍ）のハイレベルは、トランジスタＴｒ２Ｅ−Ｕのゲート容量に保持されると共に、トランジスタＴｒ２Ｅ−Ｕのゲートに印加されトランジスタＴｒ２Ｅ−Ｕをオンにする。
【０１１６】
この状態で、駆動信号ＥＴｒａｎｓのパルスが入力されると、トランジスタ２Ｅ−Ｌがオフなので、選択信号Ｔｒａｎｓｏｕｔには影響しない。選択信号Ｔｒａｎｓｏｕｔは、駆動信号Ｔｒａｎｓがローレベルであればローレベルを出力し、もし駆動信号Ｔｒａｎｓがパルスとして入力さればパルスを出力する。
【０１１７】
以上のように、単位選択回路１１８ａは、選択信号ＲＥＡＤ（ｍ）がローレベルの場合には、図９Ａの単位選択回路を同様の動作を行い、選択信号ＲＥＡＤ（ｍ）がハイレベルの場合には、ＳＨＴ（ｍ）の入力信号線を電気的に分離するとともにトランジスタＴｒ２Ｅ−Ｌを強制的にオフにする。
【０１１８】
図１４は、シフトレジスタの動作タイミングを示すタイミングチャートである。同図は、図１１と同様に、第２フレーム期間において露光時間をＴ１からＴ２に変更した場合を示している。図１４のように、第２フレーム期間内のブランキング期間においてＲＥＡＤ（ｍ）とＳＨＴ（ｍ）とが同時にハイレベルになっている。ＲＥＡＤ（ｍ）がハイレベルのとき、ＳＨＴ（ｍ）は、単位選択回路１１８ａにおいて回路電気的に分離するので、ＳＨＴ（ｍ）信号を無視し、ＲＥＡＤ（ｍ）のパルスに対応する選択信号Ｔｒａｎｓｏｕｔ（ｍ）を出力する。
【０１１９】
以上説明してきたように本実施の形態における固体撮像装置は、選択信号ＲＥＡＤ（ｍ）およびＳＨＴ（ｍ）の両方がハイレベルの場合に、駆動信号ＴｒａｎｓとＥＴｒａｎｓとがショートすることを回避するので、駆動信号ＴｒａｎｓとＥＴｒａｎｓがミドルレベルになる誤動作を解消することにより、画像内の下側に水平方向の白帯が発生するという画質劣化の問題を解決している。これにより、電子シャッターのタイミングを１水平走査期間内の任意のタイミングに設定可能し、かつ、画質劣化を防止することができる。また、単位選択回路１１８ａは、ダミーパルスを発生する単位レジスタに対応する個数のみ備えればよいので、回路面積ひいてはチップ面積の増大が少ない。特にチップ内の上下の空きスペースを利用して単位選択回路１１８ａを設けることができるので従来と比べてチップ内の回路レイアウトが大きくならない。
【０１２０】
なお、図１２Ａの単位選択回路１１８ａにおいて、ＲＥＡＤ（ｍ）とＳＨＴ（ｍ）とを入れ換え、かつ駆動信号ＴｒａｎｓとＥＴｒａｎｓと入れ換えてもよい。
【産業上の利用可能性】
【０１２１】
本発明に係る固体撮像装置は、電子シャッター動作に起因するノイズの発生を抑制し、高画質の画像が得られる固体撮像装置として、デジタルスチルカメラやモバイルカメラ等に適用でき、特に有用である。
【図面の簡単な説明】
【０１２２】
【図１】図１は、本発明の実施の形態１における固体撮像装置の構成図である。
【図２】図２は、固体撮像装置の駆動タイミングを示すタイミングチャートである。
【図３】図３は、シフトレジスタの構成を示すブロック図である。
【図４】図４は、シフトレジスタの駆動タイミングを示すタイミングチャートである。
【図５Ａ】図５Ａは、シフトレジスタの別の構成を示すブロック図である。
【図５Ｂ】図５Ｂは、シフトレジスタのさらに別の構成を示すブロック図である。
【図６Ａ】図６Ａは、図５Ａのシフトレジスタの駆動タイミングを示すタイミングチャートである。
【図６Ｂ】図６Ｂは、図５Ｂのシフトレジスタの駆動タイミングを示すタイミングチャートである。
【図７】図７は、固体撮像装置を用いたカメラ構成を示す図である。
【図８】図８は、本発明の実施の形態２における固体撮像装置の構成図である。
【図９Ａ】図９Ａは、単位選択回路の構成を示す回路図である。
【図９Ｂ】図９Ｂは、単位選択回路の動作説明図である。
【図９Ｃ】図９Ｃは、比較のための単位選択回路の誤動作を示す説明図である。
【図１０】図１０は、比較のための単位選択回路の動作タイミングを示すタイミングチャートである。
【図１１】図１１は、比較のためのシフトレジスタの駆動タイミングを示すタイミングチャートである。
【図１２Ａ】図１２Ａは、単位選択回路の構成を示す回路図である。
【図１２Ｂ】図１２Ｂは、単位選択回路の動作説明図である。
【図１２Ｃ】図１２Ｃは、単位選択回路の動作説明図である。
【図１３】図１３は、インバータの構成を示す回路図である。
【図１４】図１４は、シフトレジスタの駆動タイミングを示すタイミングチャートである。
【図１５Ａ】図１５Ａは、従来のＭＯＳ型固体撮像装置の全体の構成を示す図である。
【図１５Ｂ】図１５Ｂは、従来のＭＯＳ型固体撮像装置の画素セルの構成を示す図である。
【図１６】図１６は、従来の固体撮像装置の駆動タイミングを示すタイミングチャートである。
【図１７】図１７は、従来の他のＭＯＳ型固体撮像装置の全体の構成を示す図である。
【符号の説明】
【０１２３】
１００、１１０  画素部
１０１、１１１  出力シフトレジスタ
１０２、１１２  電子シャッターシフトレジスタ
１０３、１１３  信号処理部
１０４、１１４  水平選択シフトレジスタ
１０５、１１５  アンプ
２０１  フォトダイオード
２０２  リードトランジスタ
２０３  ＦＤ部
２０４  リセットトランジスタ
２０５  増幅トランジスタ
２０６  垂直出力信号線
２０７  読み出し信号線
２０８  リセット信号線
２０９  電源信号線
２１０  負荷トランジスタ
ＲＥＧ１〜４、１１〜１４  単位レジスタ
ＴＲ１−１、１−２、２、３  レジスタ値のリセットトランジスタ
ＩＮＶ１  インバータ回路
ＴＲ４−１〜４−４  ダイオード接続された一方向性トランジスタ
ＲＥＧ１１〜１４  単位レジスタ
ＴＲ１１、１２、１４、１５  レジスタ値のリセットトランジスタ
ＴＲ１３  最終段レジスタ出力のトランジスタスイッチ
ＴＲ１６−１〜１６−４  ダイオード接続された一方向性トランジスタ
ＩＮＶ１１  インバータ回路
【図１】
0004818916.tif 000002
【図２】
0004818916.tif 000003
【図３】
0004818916.tif 000004
【図４】
0004818916.tif 000005
【図５Ａ】
0004818916.tif 000006
【図５Ｂ】
0004818916.tif 000007
【図６Ａ】
0004818916.tif 000008
【図６Ｂ】
0004818916.tif 000009
【図７】
0004818916.tif 000010
【図８】
0004818916.tif 000011
【図９Ａ】
0004818916.tif 000012
【図９Ｂ】
0004818916.tif 000013
【図９Ｃ】
0004818916.tif 000014
【図１０】
0004818916.tif 000015
【図１１】
0004818916.tif 000016
【図１２Ａ】
0004818916.tif 000017
【図１２Ｂ】
0004818916.tif 000018
【図１２Ｃ】
0004818916.tif 000019
【図１３】
0004818916.tif 000020
【図１４】
0004818916.tif 000021
【図１５Ａ】
0004818916.tif 000022
【図１５Ｂ】
0004818916.tif 000023
【図１６】
0004818916.tif 000024
【図１７】
0004818916.tif 000025