(57)【特許請求の範囲】
【請求項１】
半導体基板の表面で、導電性物質を形成すべき特定領域に対して電子ビーム、イオンビーム、又は電磁波のビームを照射して、その特定領域の基板表面に格子欠陥を形成するビーム照射工程と、
熱酸化を行って、前記半導体基板の表面に酸化膜を、前記特定領域以外の領域に比して前記特定領域で厚くなるように形成する第１熱酸化工程と、
前記特定領域以外の領域に存する酸化膜を除去する一方、前記特定領域に存する酸化膜の少なくとも一部を残す酸化膜除去工程と、
前記特定領域に残された酸化膜の表面を改質する表面改質工程と、
熱酸化を行って、前記特定領域で前記酸化膜の改質された表面を最上層に維持しながら、前記半導体基板の表面全域を酸化膜で被覆する第２熱酸化工程と、
上記特定領域上に存する前記酸化膜の改質された表面上のみに導電性物質を成長させる導電性物質成長工程とを含むことを特徴とする微細パターンの形成方法。
【請求項２】
前記酸化膜除去工程と表面改質工程とは、弗化水素を含む溶液を用いて一括して行われることを特徴とする請求項１に記載の微細パターンの形成方法。
【請求項３】
前記導電性物質成長工程は、化学気相堆積法、分子線エピタキシ法、スパッタ法のいずれかによることを特徴とする請求項１または２に記載の微細パターンの形成方法。
【請求項４】
前記半導体基板はシリコン基板であることを特徴とする請求項１から３までのいずれか一つに記載の微細パターンの形成方法。
【請求項５】
前記導電性物質はシリコンであることを特徴とする請求項１から４までのいずれか一つに記載の微細パターンの形成方法。
【請求項６】
前記第２熱酸化工程は、８５０℃以下の温度で行われることを特徴とする請求項１から５までのいずれか一つに記載の微細パターンの形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、微細パターンの形成方法に関し、より具体的には、半導体基板の表面に形成された絶縁膜上に導電性物質からなる微細パターンを形成する方法に関する。
【０００２】
なお、この明細書において「微細」とは、ナノメートル（ｎｍ）乃至数十ｎｍオーダの寸法をもつことを意味する。
【０００３】
【従来の技術】
単一電子素子等の量子効果デバイスを作成するためには、数ｎｍのスケールの量子ドットや量子細線を、位置を制御しながら形成する必要がある。従来、量子ドットを位置の制御をともなって形成した例としては、高岡らの報告（第６１回応用物理学会学術講演会講演予稿集Ｎｏ．２  ４ａ−Ｒ−６  ｐ．８３６）がある。この報告では、シリコン基板を原子間力顕微鏡（ＡＦＭ）を用いて局所的に酸化し、この酸化膜の表面を弗化水素酸処理により改質し、そこに直径数ｎｍのシリコン量子ドットを選択的に形成したとされる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の技術では、量子ドットを形成する場所をＡＦＭの探針による陽極酸化で規定しているため、パターン形成に極めて長い時間がかかる上、プロセスが安定しないという欠点があった。
【０００５】
本発明は上記の問題を解決するためになされたものであり、その目的は数ｎｍ〜数十ｎｍの直径をもつ量子ドットや数ｎｍ〜数十ｎｍの幅をもつ量子細線を位置精度良く、高速（高スループット）で安定して形成できる微細パターンの形成方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記問題を解決するために、この発明の微細パターンの形成方法は、
半導体基板の表面で、導電性物質を形成すべき特定領域に対して電子ビーム、イオンビーム、又は電磁波のビームを照射して、その特定領域の基板表面に格子欠陥を形成するビーム照射工程と、
熱酸化を行って、前記半導体基板の表面に酸化膜を、前記特定領域以外の領域に比して前記特定領域で厚くなるように形成する第１熱酸化工程と、
前記特定領域以外の領域に存する酸化膜を除去する一方、前記特定領域に存する酸化膜の少なくとも一部を残す酸化膜除去工程と、
前記特定領域に残された酸化膜の表面を改質する表面改質工程と、
熱酸化を行って、前記特定領域で前記酸化膜の改質された表面を最上層に維持しながら、前記半導体基板の表面全域を酸化膜で被覆する第２熱酸化工程と、
上記特定領域上に存する前記酸化膜の改質された表面上のみに導電性物質を成長させる導電性物質成長工程とを含むことを特徴としている。
【０００７】
この微細パターンの形成方法によれば、電子ビーム、イオンビーム、又は電磁波のビームが照射された特定領域では、半導体基板の表面に格子欠陥が形成される。したがって、第１の熱酸化を行うと、前記半導体基板の表面に酸化膜が、前記特定領域以外の領域に比して前記特定領域で厚く形成される。そのため、酸化膜が厚い領域のみを残して他の領域の酸化膜を除去することができる。残った酸化膜の表面を改質し、更に第２の熱酸化を行うことにより、前記特定領域は前記表面が改質された酸化膜、前記特定領域以外の領域は表面が改質されていない通常の酸化膜でそれぞれ被覆された状態になる。したがって、酸化膜の表面の質の相違を利用して、上記特定領域上に存する前記酸化膜の改質された表面上のみに導電性物質を成長させることができる。これにより、導電性物質からなる微細パターンを形成することができる。
【０００８】
この微細パターンの形成方法では、電子ビーム、イオンビーム、又は電磁波のビームを照射することによって、導電性物質を形成すべき特定領域を定めている。また、この微細パターンの形成方法は、半導体製造分野で確立した技術だけで実施できる。したがって、量子ドットや量子細線等を位置精度良く、高いスループットで安定して形成することが可能となる。
【０００９】
１実施の形態では、前記酸化膜除去工程と表面改質工程とは、弗化水素を含む溶液を用いて一括して行われることを特徴としている。
【００１０】
前記実施の形態によると、前記酸化膜除去工程と表面改質工程とは、弗化水素を含む溶液を用いて一括して行われるので、工程を簡略化することができる。
【００１１】
１実施の形態では、前記導電性物質成長工程は、化学気相堆積法、分子線エピタキシ法、スパッタ法のいずれかによることを特徴としている。
【００１２】
上記実施の形態によると、導電性物質を十分に遅い速度で制御良く成長させることが可能である。したがって、量子ドットや量子細線等の微細な構造を歩留り良く形成することが容易となる。
【００１３】
１実施の形態では、前記半導体基板はシリコン基板であることを特徴としている。
【００１４】
上記実施の形態によると、半導体基板としてシリコン基板を用いているので、ＣＭＯＳ、ＤＲＡＭ、ＳＲＡＭなどの素子と混載するのが容易となる。したがって、多様な素子を混載して適材適所に用い、高機能な集積回路を実現することができる。
【００１５】
また、１実施の形態では、前記導電性物質はシリコンであることを特徴としている。
【００１６】
上記実施の形態によると、パターン形成される導電性物質はシリコンであるから、ＬＳＩ製造工程で必須なシリコンＣＶＤ装置等を用いることができ、ＬＳＩ製造工程と類似した工程で製造することが可能である。したがって、新たな設備の導入を減らすことができる。
【００１７】
また、１実施の形態では、前記第２熱酸化工程は、８５０℃以下の温度で行われることを特徴としている。
【００１８】
上記実施の形態によると、第２熱酸化工程の際に、改質された表面の性質がよく保存されるので、導電性物質を特定領域の酸化膜の表面上のみに選択的に成長させる際に、選択性を高く維持することができる。したがって、導電性物質の正確なパターン形成が可能となる。
【００１９】
【発明の実施の形態】
（実施の形態１）
本発明の実施の形態１を、図１を用いて説明する。本実施の形態では、半導体基板としてシリコン基板を用い、量子ドットや量子細線を構成する導電性物質としてシリコンを用いている。なお、半導体基板としては、ＳＯＩ（シリコン・オン・インシュレータ）基板を用いても良いし、ガリウム砒素、ゲルマニウム、シリコンゲルマニウム等の半導体基板を用いてもよい。また、量子ドットや量子細線を構成する導電性物質は、ガリウム砒素、ゲルマニウム、シリコンゲルマニウム等の半導体でも良いし、金、アルミニウム、銅等の金属でも良い。また、本実施の形態では、格子欠陥を形成するために電子線を用いているが、ＦＩＢ（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ）、Ｘ線ビーム、γ線ビームを用いてもよい。
【００２０】
まず、電子線露光装置（ＥＢ）を用いて、図１（ａ）に示すように、シリコン基板１１の表面で、導電性物質としてのシリコンを形成すべき特定領域１に対して電子ビーム（図中に下向きの矢印で示す。）を選択的に照射する（ビーム照射工程）。ここで、特定領域１の寸法は、量子ドットや量子細線を形成するために、ナノメートル（ｎｍ）乃至数十ｎｍオーダに設定されている。電子線の加速電圧は、例えば３０〜５０ＫｅＶで行うことができるが、必ずしもこの範囲で無くとも良い。電子ビームが照射された領域１の基板表面には格子欠陥３（図１（ａ）中に×印で表す。）が形成される。一方、電子ビームが照射されなかった領域２には、格子欠陥は生じない。格子欠陥３を形成するためにＦＩＢを用いる場合は、例えば、シリコンイオンを用いることができる。
【００２１】
次に、図１（ｂ）に示すように、熱酸化を行って、シリコン基板１１の表面に酸化膜１２を形成する（第１熱酸化工程）。この第１熱酸化工程は、例えば、８００℃〜１０５０℃のドライＯ２酸化とし、電子ビームが照射されなかった領域２での目標酸化膜厚を５ｎｍ〜２０ｎｍに設定する。このとき、電子ビームが照射された領域１では、格子欠陥３の存在により増速酸化され、電子ビームが照射されなかった領域２に比して相対的に酸化膜厚が厚くなる。
【００２２】
次に、図１（ｃ）に示すように、弗化水素酸溶液（０．１％）を用いて酸化膜１２のエッチングを行う（酸化膜除去工程および表面改質工程）。このとき、電子ビームが照射されなかった領域２では酸化膜１２を完全に除去するが、電子ビームが照射された領域（酸化膜が厚い）１では酸化膜１２が一部残るようにする。残された酸化膜１２の表面１３は、弗化水素酸溶液によって改質された状態になる。この改質された表面１３は、高岡らの報告（第６１回応用物理学会学術講演会講演予稿集Ｎｏ．２  ４ａ−Ｒ−６  ｐ．８３６）では、ＯＨ基で終端されたものであるとされている。このように、この実施形態では、酸化膜除去工程と表面改質工程とを、弗化水素を含む溶液を用いて一括して行うので、工程を簡略化することができる。
【００２３】
次に、図１（ｄ）に示すように、熱酸化を行って、酸化膜１２の改質された表面１３を最上層に維持しながら、シリコン基板１１の表面全域を酸化膜で被覆する（第２熱酸化工程）。この第２熱酸化工程は、例えば、ドライＯ２酸化とし、電子ビームが照射されなかった領域２での目標酸化膜厚を５ｎｍ〜２００ｎｍとする。なお、熱酸化の温度は、８５０℃以下であることが好ましい。８５０℃以上の温度になると、改質された表面１３の性質が急速に失われてしまうからである。なお、酸化膜除去工程でシリコン酸化膜１２が除去された領域、すなわち先のビーム照射工程で電子ビームが照射されなかった領域２に新たに形成された熱酸化膜の表面４０は、通常の酸化膜表面の性質を持っている。したがって、電子ビームが照射された領域１のみに改質された表面１３が残っている。
【００２４】
この後、図１（ｅ）に示すように、先のビーム照射工程で電子ビームが照射された領域１と電子ビームが照射されなかった領域２との間の酸化膜の表面１３，４０の質の相違を利用して、化学気相堆積法（ＣＶＤ法）により、酸化膜１２の改質された表面１３上のみにシリコンドット又はシリコン細線１４を形成させる（導電性物質成長工程）。なお、シリコンドット又はシリコン細線の形成には、分子線エピタキシ法(ＭＢＥ法)、又はスパッタ法を用いても良い。これらＣＶＤ法、ＭＢＥ法、又はスパッタ法を用いると、十分にゆっくりとした速度で導電性物質を成長させることが可能であり、量子ドットや量子細線などの微細な構造を形成するのが容易になる。また、第２熱酸化工程後、大気にさらさずに、引き続き本工程を行うことが望ましい。改質された表面１３は、シリコンが核形成する際に活性サイトとなる。したがって、改質された表面１３のみにシリコン１４が選択的に成長する。電子ビームを点状に照射したところには、シリコンドットが形成される。また、電子ビームを線状に照射したところには、シリコン細線が形成される。さらにまた、電子ビームを面状に照射したところには、シリコンも面状に形成される。
【００２５】
以上に述べた手順により、電子ビームで描画したパターン通りにシリコン量子ドットやシリコン量子細線を形成することができる。
【００２６】
本実施の形態の微細パターンを形成する方法では、シリコン配線のパターンを決定する手段として電子線露光装置（ＥＢ）を用いている。したがって、ＡＦＭを用いた場合に比べて極めてスループットが向上する。また、ＡＦＭでは探針の状態によってはプロセスが不安定になるのに対して、ＥＢでは極めて安定したプロセスが実現される。さらにまた、ＥＢを用いればビーム系を数ｎｍにすることは容易であり、しかも、フォトレジスト等使用せずに直描しているので、数ｎｍのパターン形成が可能である。したがって、この微細パターンの形成方法によれば、量子ドットや量子細線を位置精度良く、高いスループットで安定して形成することが可能となる。
【００２７】
なお、基板としてシリコン基板を用いた場合、ＣＭＯＳ、ＤＲＡＭ、ＳＲＡＭなどの素子と混載するのが容易となる。したがって、多様な素子を混載して適材適所に用い、高機能な集積回路を実現することができる。
【００２８】
また、量子ドットや量子細線をシリコンで形成する場合、ＬＳＩ製造工程で必須なシリコンＣＶＤ装置等があればよく、ＬＳＩ製造工程と類似した工程で製造することが可能である。したがって、新たな設備の導入を減らすことができる。
【００２９】
この実施の形態１の場合は、酸化膜除去工程（図１（ｃ））での弗化水素溶液によるエッチング量の誤差は、電子ビームが照射された領域１と電子ビームが照射されなかった領域２との間の酸化膜厚の差以下にしなければならない。
【００３０】
（実施の形態２）
図２（ａ）は、実施の形態１の方法を用いて作製された単電子トランジスタの平面パターンを示し、図２（ｂ）はその単電子トランジスタの等価回路を示している。
【００３１】
図２（ａ）に示すように、この単電子トランジスタは、酸化膜１６上に、導電体からなる１つの量子ドット１７と、同じ導電体からなり、量子ドット１７近傍から３方向に放射状に延びる３本の量子細線１８ａ，１８ｂ，１８ｃを備えている。３本の量子細線１８ａ，１８ｂ，１８ｃは、それぞれソースＳ、ドレインＤ、コントロールゲートＣＧとなる。ソースＳと量子ドット１７との間、及びドレインＤと量子ドット１７との間には、図２（ｂ）中に示すように、それぞれトンネル障壁１９が存在する。また、コントロールゲートＣＧと量子ドット１７とは、キャパシタンス２０を介して容量結合している。
【００３２】
ソース電極Ｓからドレイン電極Ｄへの電子のトンネルは、コントロールゲートＣＧに加える電圧によって制御される。これにより、トランジスタ機能を得ることができる。なお、図２中には１つの単電子トランジスタのみを示しているが、無論多数の素子を集積化することができる。また、単電子メモリを形成することもできる。さらにまた、１つの基板上にＣＭＯＳ、ＤＲＡＭ、ＳＲＡＭなどの素子と混載することもできる。
【００３３】
単電子素子を作製するために、実施の形態１又は実施の形態２で示される方法を用いた場合、量子ドットや量子細線を位置精度よく形成できるので、単電子素子の集積化が可能となる。また、構造上、量子ドットや量子細線は絶縁膜上に形成されるので、基板と絶縁されている。さらにまた、絶縁膜はほぼ平坦であるので配線の引きまわしが容易であり、他の素子との混載も容易である。
【００３４】
（実施の形態３）
図３は、実施の形態１の方法を用いて作製された量子ドットレーザの断面を示している。
【００３５】
図３中、２１はｎ−ＧａＡｓ層、２２はｎ−Ａｌ０．４Ｇａ０．６Ａｓ層、２３はＧａＡｓ層、２４はｐ−Ａｌ０．４Ｇａ０．６Ａｓ層、２５はｐ＋−ＧａＡｓ層、２６は酸化膜、２７はＩｎＡｓ量子ドットである。
【００３６】
本実施の形態の量子ドットレーザを形成する手順は以下の通りである。ただし、基板部（ｎ−ＧａＡｓ層２１、ｎ−Ａｌ０．４Ｇａ０．６Ａｓ層２２、ｐ−Ａｌ０．４Ｇａ０．６Ａｓ層２４、ｐ＋−ＧａＡｓ層２５）は、公知の方法で形成できるので説明を省略する。なお、ＡｌとＧａの組成比は例示の限りではなく、適宜変更し得る。
【００３７】
ＧａＡｓ基板上に、実施の形態１に示す方法でＩｎＡｓ量子ドット２７を形成する。次に、量子ドット２７間に存する酸化膜を除去する。この後、ＧａＡｓを堆積する。かくして、ＩｎＡｓ量子ドット２７がＧａＡｓ中に埋めこまれた構造が形成される。
【００３８】
量子ドットレーザを作製するために、実施の形態１で示される方法を用いた場合、量子ドット２７の密度（単位面積あたりの量子ドット数）を精密に制御することができる。また、ＭＢＥ法を用いた従来の方法では、量子ドットの密度を高くするために量子ドットを多層で形成していたが、本実施の形態では、単層で十分高密度な量子ドットを形成することができる。例えば、３０ｎｍ間隔で量子ドットを形成すれば、量子ドット密度を約１０１１個／ｃｍ２とすることができる。したがって、高性能で性能ばらつきの小さい量子ドットレーザが提供される。
【００３９】
【発明の効果】
以上より明らかなように、この発明の微細パターンの形成方法では、電子ビーム、イオンビーム、又は電磁波のビームを照射することによって、導電性物質を形成すべき特定領域を定めている。また、この微細パターンの形成方法は、半導体製造分野で確立した技術だけで実施できる。したがって、量子ドットや量子細線等を位置精度良く、高いスループットで安定して形成することが可能となる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１となる微細パターンの形成方法を説明する工程図である。
【図２】  実施の形態１の方法を用いて作製された単電子トランジスタの概略の平面図と等価回路図である。
【図３】  実施の形態１の方法を用いて作製された量子ドットレーザの概略の断面図である。
【符号の説明】
１１  半導体基板
１２，１６，２６  酸化膜
１４  シリコン
１７  量子ドット
１８ａ，１８ｂ，１８ｃ  量子細線
２３  ＧａＡｓ層
２７  ＩｎＡｓ量子ドット
【図１】
0004813675.tif 000002
【図２】
0004813675.tif 000003
【図３】
0004813675.tif 000004