(57)【特許請求の範囲】
【請求項１】
複数の信号が入力されるとともに、該複数の信号の加減算を行う演算処理回路装置において、
前記複数の信号それぞれを複数の差動信号とする差動信号生成回路と、
該差動信号生成回路からの前記複数の差動信号における正信号が制御電極に入力される複数の第１トランジスタと、前記複数の差動信号における負信号が制御電極に入力される複数の第２トランジスタと、が並列に接続されるとともに、１つの前記差動信号の正信号及び負信号が入力される前記第１及び第２トランジスタとの間に接続されるフィルタ回路と、を備える演算回路と、
を備え、
減算を行う２信号に対しては、一方の信号に対する前記第１トランジスタの第１電極に他方の信号に対する前記第２トランジスタの第１電極が接続されるとともに、一方の信号に対する前記第２トランジスタの第１電極に他方の信号に対する前記第１トランジスタの第１電極が接続され、
加算を行う２信号に対しては、一方の信号に対する前記第１トランジスタの第１電極に他方の信号に対する前記第１トランジスタの第１電極が接続されるとともに、一方の信号に対する前記第２トランジスタの第１電極に他方の信号に対する前記第２トランジスタの第１電極が接続されることを特徴とする演算処理回路装置。
【請求項２】
前記演算回路が、１つの差動信号における正信号が入力される前記第１トランジスタの第１電極に第１電極が接続された第３トランジスタと、同一の差動信号における負信号が入力される前記第２トランジスタの第１電極に第１電極が接続された第４トランジスタと、を備えるオフセット調整段を有し、
前記第３及び第４トランジスタの制御電極に与える電圧値を調整することで、前記第１及び第２トランジスタによって演算される信号のオフセットを除去することを特徴とする請求項１に記載の演算処理回路装置。
【請求項３】
前記オフセット調整段が、
前記第３及び第４トランジスタそれぞれの第２電極に一端が接続されるとともに他端に第１直流電圧が印加された２つの定電流源と、
前記第３及び第４トランジスタそれぞれの第２電極の間に接続された抵抗と、
を備えることを特徴とする請求項２に記載の演算処理回路装置。
【請求項４】
前記演算回路が、１つの差動信号における正信号が入力される前記第１トランジスタの第１電極に制御電極が接続された第５トランジスタと、同一の差動信号における負信号が入力される前記第２トランジスタの第１電極に制御電極が接続された第６トランジスタと、を備えるバッファ段を有し、
前記第１及び第２トランジスタによって演算された信号を前記第５及び第６トランジスタによって増幅して出力することを特徴とする請求項１に記載の演算処理回路装置。
【請求項５】
前記フィルタ回路が、
前記差動信号の１つの正信号が入力される前記第１トランジスタの第１電極と同一の前記差動信号の負信号が入力される前記第２トランジスタの第１電極との間に接続されたコンデンサと、
前記コンデンサの一端に一端が接続されるとともに他端に第２直流電圧が印加された第１抵抗と、
前記コンデンサの他端に一端が接続されるとともに他端に第２直流電圧が印加された第２抵抗と、
より構成されることを特徴とする請求項１に記載の演算処理回路装置。
【請求項６】
前記演算回路が、
複数の前記第１及び第２トランジスタそれぞれの第２電極に一端が接続されるとともに他端に第１直流電圧が印加された複数の定電流源と、
前記差動信号毎に前記第１及び第２トランジスタそれぞれの第２電極の間に接続された複数の抵抗と、
を備えることを特徴とする請求項１に記載の演算処理回路装置。
【請求項７】
データを格納するディスク担体を再生又は記録するディスク装置において、
前記ディスク担体にレーザ光を出射するとともに反射光を検出する光ピックアップと、
光ピックアップの位置を決定するサーボ装置と、
サーボ装置の動作を制御するサーボ制御装置と、
を備え、
前記サーボ制御装置として、請求項１〜請求項６のいずれかに記載の演算処理回路装置を備えることを特徴とするディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号として入力される信号の加算又は減算を行う演算処理回路装置に関するもので、特に、ディスク装置のサーボ処理を行うための演算処理回路装置に関する。
【背景技術】
【０００２】
従来より、映像情報や音声情報やコンピュータデータなどの各種情報を高周波信号として書き込まれる光ディスクや光磁気ディスクなどのディスク担体を再生又は記録するディスク装置において、光ピックアップを所望の位置に保持するためにサーボ制御を行う。このようなサーボ制御として、光ピックアップをディスク担体のトラックに沿って移動させるためのトラッキング制御や、光ピックアップのディスク担体へのレーザ光の焦点位置を照合させるためのフォーカシング制御が行われる。【０００３】
このようなトラッキング制御やフォーカシング制御を行うために、光ピックアップで受光したレーザ光に基づいてトラッキングエラー信号やフォーカシングエラー信号を生成する演算処理回路装置が、ディスク装置に備えられる。このようなディスク装置として、３ビーム法と位相差法それぞれに応じたトラッキングエラー信号を生成することができる演算処理回路装置を備えたディスク装置が提供されている（特許文献１参照）。【０００４】
従来のディスク装置における演算処理回路装置において、例えば、減算処理を行うための回路が、図１０のように構成される。２つの入力信号それぞれに対して所定の周波数の信号を通過させるフィルタ回路１０１，１０２と、フィルタ回路１０１，１０２それぞれを通過した２つの信号を減算する減算回路１０３と、減算回路１０３で減算処理された信号からオフセットを除去するオフセット調整回路１０４と、を備える。【０００５】
このとき、フィルタ回路１０１，１０２が、アンプＡとアンプＡの入出力に両端が接続されたコンデンサＣｘ及び抵抗Ｒｘによって構成される。そして、減算回路１０３が、フィルタ回路１０１，１０２の出力が非反転入力端子及び反転入力端子に接続されたオペアンプＡ１によって構成され、又、オフセット調整回路１０４が、非反転入力端子に減算回路１０３の出力が接続されるとともに反転入力端子にオフセット電圧が入力されたオペアンプＡ２によって構成される。
【特許文献１】特開２００２−００８２３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この図１０のように、ディスク装置において使用される従来の演算処理回路装置では、演算処理動作以外のフィルタ処理動作及びオフセット調整動作それぞれについても、演算回路が必要となるため、１つの演算処理においても、その回路規模が大きくなるとともに、その消費電力も大きくなる。更に、このような演算処理をトラッキング制御やフォーカシング制御などの複数のサーボ制御を行うための演算処理回路装置においては、各サーボ制御用の演算回路とともに、上述のフィルタ回路やオフセット調整回路が必要となり、更にその回路規模及び消費電力が大きくなる。【０００７】
このような問題を鑑みて、本発明は、差動信号を用いることによって回路規模及び消費電力を小さくすることのできる演算処理回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の演算処理回路装置は、複数の信号が入力されるとともに、該複数の信号の加減算を行う演算処理回路装置において、前記複数の信号それぞれを複数の差動信号とする差動信号生成回路と、該差動信号生成回路からの前記複数の差動信号における正信号が制御電極に入力される複数の第１トランジスタと、前記複数の差動信号における負信号が制御電極に入力される複数の第２トランジスタと、が並列に接続されるとともに、１つの前記差動信号の正信号及び負信号が入力される前記第１及び第２トランジスタとの間に接続されるフィルタ回路と、を備える演算回路と、を備え、減算を行う２信号に対しては、一方の信号に対する前記第１トランジスタの第１電極に他方の信号に対する前記第２トランジスタの第１電極が接続されるとともに、一方の信号に対する前記第２トランジスタの第１電極に他方の信号に対する前記第１トランジスタの第１電極が接続され、加算を行う２信号に対しては、一方の信号に対する前記第１トランジスタの第１電極に他方の信号に対する前記第１トランジスタの第１電極が接続されるとともに、一方の信号に対する前記第２トランジスタの第１電極に他方の信号に対する前記第２トランジスタの第１電極が接続されることを特徴とする。【０００９】
又、本発明のディスク装置は、データを格納するディスク担体を再生又は記録するディスク装置において、前記ディスク担体にレーザ光を出射するとともに反射光を検出する光ピックアップと、該光ピックアップの位置を決定するサーボ装置と、該サーボ装置の動作を制御するサーボ制御装置と、を備え、前記サーボ制御装置として、上述のいずれかの演算処理回路装置を備えることを特徴とする。
【発明の効果】
【００１０】
本発明は、差動信号の正負信号が入力されるトランジスタを並列に接続することで演算処理を行うものとすることにより、従来のように、複数のトランジスタによって構成されるオペアンプを複数備える必要がないため、その回路規模を小さくするとともに、消費電力の低減を図ることができる。又、トランジスタによる演算回路にフィルタ回路を組み合わせることで、特定の周波数の信号を選択するためのフィルタ特性を演算回路自身に備えることができ、従来のように、演算回路とは別にフィルタ回路を構成する必要がない。更に、２つのトランジスタを更に組み合わせることで、オフセット調整を行うことができるため、従来のように、オフセット調整を行うための回路をオペアンプで改めて作成する必要がない。
【図面の簡単な説明】
【００１１】
【図１】は、光ディスク装置の内部構成を示すブロック図である。
【図２】は、図１の光ディスク装置におけるＲＦ処理装置の内部構成を示すブロック図である。
【図３】は、差動信号生成回路の構成を示す回路図である。
【図４】は、ＲＦ信号生成回路の構成を示す回路図である。
【図５】は、センターエラー信号生成回路の構成を示す回路図である。
【図６】は、センターエラー信号生成回路の構成を示す回路図である。
【図７】は、フォーカシングエラー信号生成回路の構成を示す回路図である。
【図８】は、トラッキングエラー信号生成回路の構成を示す回路図である。
【図９】は、加算回路の構成を示す回路図である。
【図１０】は、従来のディスク装置における演算処理回路装置の構成を示す図である。
【符号の説明】
【００１２】
１    光ディスク
２    光ピックアップ
３    スピンドルモータ
４    トラッキングアクチュエータ
５    フォーカスアクチュエータ
６    スレッドモータ
７    ＲＦ処理装置
８    ＡＤ変換装置
９    ドライバ装置
１０    デコーダ装置
１１    制御装置
１２    対物レンズ
【発明を実施するための最良の形態】
【００１３】
本発明の実施形態について、図面を参照して説明する。図１は、光ディスク装置の内部構成を示すブロック図である。尚、本実施形態における光ディスク装置は、光ディスクのデータを読み出して再生動作を行う光ディスク装置を例に挙げて説明するが、光ディスクにデータを書き込んで記録動作を行う光ディスク装置や光ディスクの記録／再生を共に行うことが可能な光ディスク装置であっても構わない。【００１４】
図１の光ディスク装置は、光ディスク１にレーザ光を照射する光ピックアップ２と、光ディスク１を周方向に回転させるスピンドルモータ３と、不図示のアーム部を介して光ピックアップ２を光ディスク１の径方向に移動させるスレッドモータ６と、光ピックアップ２がディスク１からの反射光を受光することで得られた信号を処理するＲＦ処理装置７と、ＲＦ処理装置７で得られたトラッキングエラー信号やフォーカスエラー信号をデジタル信号に変換するＡＤ変換装置８と、スピンドルモータ３及びスレッドモータ６を駆動するドライバ装置９と、ＲＦ処理装置７から与えられるＲＦ信号に基づいてデータを生成するデコーダ装置１０と、ＡＤ変換装置８からのトラッキングエラー信号やフォーカスエラー信号に基づいてドライバ装置９及び光ピックアップ２の動作制御を行う制御装置１１と、を備える。【００１５】
このように構成されるとき、光ピックアップ２は、レーザ光を光ディスク１のトラックに集光させる対物レンズ１２と、レーザ光がトラック中心を照射するように光ディスク１の径方向に対物レンズ１２を移動させるトラッキングアクチュエータ４と、レーザ光の照射範囲を適当な広さとするために対物レンズ１２を光ディスク１に対して垂直な方向に移動させるフォーカスアクチュエータ５と、を備える。又、トラッキングアクチュエータ４及びフォーカスアクチュエータ５についても、ドライバ装置９によって駆動される。【００１６】
この光ディスク装置において光ディスク１を連続的に再生する場合には、ドライバ装置９によってスピンドルモータ３が回転制御されることで、光ディスク１を周方向に回転させる。又、光ディスク１のスパイラル状に形成された記録トラックに光ピックアップ２からのレーザ光を追従させるために、光ピックアップ２に対するトラッキングサーボ制御が行われる。即ち、ドライバ装置９がトラッキングアクチュエータ４を駆動制御して、対物レンズ１２を光ディスク１の径方向にシフトさせる。【００１７】
このとき、ＲＦ処理装置７で得られたトラッキングエラー信号が、ＡＤ変換装置８でデジタル信号に変換され、制御装置１１を介してドライバ装置９に与えられる。そして、ドライバ装置９において、トラッキングエラー信号に基づいて、光ディスク１の径方向の対物レンズ駆動信号を生成する。よって、この径方向の対物レンズ駆動信号によってトラッキングアクチュエータ４が駆動制御され、対物レンズ１２がディスク１の径方向にシフトされる。このようにトラッキングサーボ制御が行われているとき、対物レンズ１２のシフト量が一定量に達すると、ドライバ装置９からスレッドモータ用駆動信号が発生する。即ち、スレッドモータ６はコギングを有するため、対物レンズ１２のシフト量がある一定量に達すると駆動されて光ピックアップ２をディスク１の径方向に移動させる。【００１８】
又、ディスク再生時に、光ディスク１は光ピックアップ２と一定間隔となるように回転駆動させるスピンドルモータ３に保持されるとともに、光ディスク１の信号面が光ピックアップ２からのレーザ光の焦点位置となるように光ピックアップ２の位置が設定される。しかしながら、光ディスク１の反りや、スピンドルモータ３の軸の傾きなどで、光ディスク１に面振れが生じる。この光ディスク１の信号面が焦点位置となるように光ピックアップ２からのレーザ光を追従させるために、光ピックアップ２に対するフォーカスサーボ制御が行われる。即ち、ドライバ装置９がフォーカスアクチュエータ５を駆動制御して、対物レンズ１２を光ディスク１の垂直方向に移動させる。【００１９】
このとき、ＲＦ処理装置７で得られたフォーカスエラー信号が、ＡＤ変換装置８でデジタル信号に変換され、制御装置１１を介してドライバ装置９に与えられる。そして、ドライバ装置９において、フォーカスエラー信号に基づいて、光ディスク１の垂直方向の対物レンズ駆動信号を生成する。よって、この垂直方向の対物レンズ駆動信号によってフォーカスアクチュエータ５が駆動制御され、対物レンズ１２が光ディスク１に垂直な方向に上下にシフトされる。【００２０】
このように動作する光ディスク装置におけるＲＦ処理装置７が、図２のように構成される。尚、図２において、ＲＦ処理装置７の内部構成と、光ピックアップ装置２に設けられた受光センサとの関係が示される。光ピックアップ装置２からは、光ディスク１においてトラッキングしているトラックに対して照射されるメインビームと、光ディスク１においてトラッキングしているトラックの両隣のトラックそれぞれに対して照射される２本のサブビームとが、出射される。【００２１】
そして、メインビームによる光ディスク１からの反射光が４分割された光ピックアップ２の受光センサＡ〜Ｄに入射されるとともに、２本のサブビームそれぞれによる光ディスク１からの反射光が光ピックアップ２の受光センサＥ，Ｆそれぞれに入射される。このとき、受光センサＡ〜Ｄにおいて、受光センサＡ，Ｃが対角線上に配置されるとともに、受光センサＢ，Ｄが対角線上に配置される。この受光センサＡ〜Ｆそれぞれに光ディスク１からの反射光が入射されて得られる電気信号が、ＲＦ処理装置７に与えられて、トラッキングエラー信号やフォーカシングエラー信号やＲＦ信号それぞれが生成される。【００２２】
ＲＦ処理装置７は、受光センサＡ〜Ｆからの信号を差動信号とする差動信号生成回路７１ａ〜７１ｆと、差動信号生成回路７１ａ〜１ｄからの信号を全加算してＲＦ信号を生成するＲＦ信号生成回路７２と、差動信号生成回路７１ａ，７１ｄからの信号を加算した値から差動信号生成回路７１ｂ，７１ｃからの信号を加算した値を減算した信号によりトラックの中心からの誤差を確認するセンターエラー信号を生成するセンターエラー信号生成回路７３ａと、差動信号生成回路７１ｅからの信号を差動信号生成回路７１ｆからの信号を減算してセンターエラー信号を生成するセンターエラー信号生成回路７３ｂと、センターエラー信号生成回路７３ａ，７３ｂそれぞれからのセンターエラー信号を選択して出力するスイッチＳＷ１と、差動信号生成回路７１ａ，７１ｃからの信号を加算した値から差動信号生成回路７１ｂ，７１ｄからの信号を加算した値を減算した信号によりフォーカシングエラー信号を生成するフォーカシングエラー信号生成回路７４と、差動信号生成回路７１ｆからの信号を差動信号生成回路７１ｅからの信号を減算してトラッキングエラー信号を生成するトラッキングエラー信号生成回路７５と、差動信号生成回路７１ａ，７１ｃからの信号を加算する加算回路７６ａと、差動信号生成回路７１ｂ，７１ｄからの信号を加算する加算回路７６ｂと、加算回路７６ａ，７６ｂからの信号の位相差を比較することによってトラッキングエラー信号を生成する位相比較回路７７と、トラッキングエラー信号生成回路７５及び位相比較回路７７それぞれからのトラッキングエラー信号を選択して出力するスイッチＳＷ２と、を備える。【００２３】
このように構成されるＲＦ処理装置７において、差動信号生成回路７１ａ〜７１ｆそれぞれの構成が同一の構成となり、図３のような構成となる。図３においては、差動信号生成回路７１ａ〜７１ｆに相当する差動信号生成回路７１の回路構成を示す。【００２４】
図３の差動信号生成回路７１は、受光センサＡ〜Ｆいずれかからの信号がベースに入力されるｎｐｎ型のトランジスタＴｒ１１と、ベースが接地されたｎｐｎ型のトランジスタＴｒ１２と、トランジスタＴｒ１１，Ｔｒ１２それぞれのコレクタに一端が接続されるとともに電源電圧が他端に接続された抵抗Ｒ１１，Ｒ１２と、トランジスタＴｒ１１，Ｔｒ１２それぞれのエミッタに一端が接続されるとともに他端が接地された定電流源７１１，７１２と、トランジスタＴｒ１１，Ｔｒ１２それぞれのエミッタ間に接続された抵抗Ｒ１３とによる差動増幅段を備える。【００２５】
又、差動増幅段におけるトランジスタＴｒ１１，Ｔｒ１２それぞれのコレクタにベースが接続されるとともにコレクタに電源電圧が印加されたｎｐｎ型のトランジスタＴｒ１３，Ｔｒ１４と、トランジスタＴｒ１３，Ｔｒ１４それぞれのエミッタに一端が接続されるとともに他端が接地された定電流源７１３，７１４とによるバッファ段を備える。そして、このバッファ段において、トランジスタＴｒ１３のエミッタからトランジスタＴｒ１１に入力された信号を反転した位相となる信号が出力され、トランジスタＴｒ１４のエミッタからトランジスタＴｒ１１に入力された信号と同じ位相の信号が出力される。このようにして、差動信号生成回路７１ａ〜７１ｆそれぞれから、受光センサＡ〜Ｆそれぞれより入力された信号の差動信号が出力される。【００２６】
ＲＦ信号生成回路７２として、図４に示すような演算処理回路装置が用いられる。この図４に示す演算処理回路装置は、差動信号生成回路７１ａの差動信号の正信号Ａ＋及び負信号Ａ−それぞれがベースに入力されるトランジスタＴｒ２１ａ，Ｔｒ２２ａと、差動信号生成回路７１ｂの差動信号の正信号Ｂ＋及び負信号Ｂ−それぞれがベースに入力されるトランジスタＴｒ２１ｂ，Ｔｒ２２ｂと、差動信号生成回路７１ｃの差動信号の正信号Ｃ＋及び負信号Ｃ−それぞれがベースに入力されるトランジスタＴｒ２１ｃ，Ｔｒ２２ｃと、差動信号生成回路７１ｄの差動信号の正信号Ｄ＋及び負信号Ｄ−それぞれがベースに入力されるトランジスタＴｒ２１ｄ，Ｔｒ２２ｄと、トランジスタＴｒ２１ａ，Ｔｒ２２ａそれぞれのコレクタに一端が接続されるとともに他端に電源電圧が印加された抵抗Ｒ２１，Ｒ２２と、トランジスタＴｒ２１ａ，Ｔｒ２２ａそれぞれのコレクタの間に接続されるコンデンサＣ２１と、トランジスタＴｒ２１ａ，Ｔｒ２２ａそれぞれのエミッタの間に接続される抵抗Ｒ２３ａと、トランジスタＴｒ２１ｂ，Ｔｒ２２ｂそれぞれのエミッタの間に接続される抵抗Ｒ２３ｂと、トランジスタＴｒ２１ｃ，Ｔｒ２２ｃそれぞれのエミッタの間に接続される抵抗Ｒ２３ｃと、トランジスタＴｒ２１ｄ，Ｔｒ２２ｄそれぞれのエミッタの間に接続される抵抗Ｒ２３ｄと、トランジスタＴｒ２１ａ〜Ｔｒ２１ｄ，Ｔｒ２２ａ〜Ｔｒ２２ｄそれぞれのエミッタに一端が接続されるとともに他端が接地された定電流源７２１ａ〜７２１ｄ，７２２ａ〜７２２ｄとによって、受光センサＡ〜Ｄからの信号を加算する加算演算段が構成される。【００２７】
この加算演算段において、トランジスタＴｒ２１ａ〜Ｔｒ２１ｄそれぞれのコレクタが接続されるとともに、トランジスタＴｒ２２ａ〜Ｔｒ２２ｄのコレクタが接続される。即ち、トランジスタＴｒ２１ａ〜Ｔｒ２１ｄそれぞれを流れる電流が抵抗Ｒ２１を流れるとともに、トランジスタＴｒ２２ａ〜Ｔｒ２２ｄそれぞれを流れる電流が抵抗Ｒ２２を流れることとなる。よって、トランジスタＴｒ２１ａ〜Ｔｒ２１ｄそれぞれを流れる電流が正信号Ａ＋〜Ｄ＋に基づく電流となり、トランジスタＴｒ２２ａ〜Ｔｒ２２ｄそれぞれを流れる電流が負信号Ａ−〜Ｄ−に基づく電流となる。【００２８】
そのため、正信号Ａ＋〜Ｄ＋に基づく電流を加算した電流が抵抗Ｒ２１を流れるとともに、負信号Ａ−〜Ｄ−に基づく電流を加算した電流が抵抗Ｒ２２を流れる。即ち、加算演算段によって、受光センサＡ〜Ｄそれぞれより入力された信号の差動信号を加算した信号が生成されることとなる。更に、抵抗Ｒ２１，Ｒ２２とコンデンサＣ２１とによって、所定の周波数の信号Ａ＋〜Ｄ＋，Ａ−〜Ｄ−の信号を通過させるフィルタが構成される。【００２９】
そして、抵抗Ｒ２１による電圧降下が正信号Ａ＋〜Ｄ＋を加算した値に応じた値となり、正信号Ａ＋〜Ｄ＋を加算した値を示す電圧がトランジスタＴｒ２１ａ〜Ｔｒ２１ｄそれぞれのコレクタの接続ノードに現れる。同様に、抵抗Ｒ２２による電圧降下が負信号Ａ−〜Ｄ−を加算した値に応じた値となり、負信号Ａ−〜Ｄ−を加算した値を示す電圧がトランジスタＴｒ２２ａ〜Ｔｒ２２ｄそれぞれのコレクタの接続ノードに現れる。【００３０】
又、トランジスタＴｒ２１ａ〜Ｔｒ２１ｄそれぞれのコレクタの接続ノードにコレクタが接続されたｎｐｎ型のトランジスタＴｒ１と、トランジスタＴｒ２２ａ〜Ｔｒ２２ｄそれぞれのコレクタの接続ノードにコレクタが接続されたｎｐｎ型のトランジスタＴｒ２と、トランジスタＴｒ１，Ｔｒ２のエミッタ間に接続される抵抗Ｒと、トランジスタＴｒ１，Ｔｒ２それぞれのエミッタに一端が接続されるとともに他端が接地された定電流源７０１，７０２とによって、オフセット調整段が構成される。【００３１】
このとき、トランジスタＴｒ１，Ｔｒ２それぞれのベースに与える電圧の差によって、オフセット量が決定される。そして、トランジスタＴｒ１を流れる電流が抵抗Ｒ２１に流れるとともに、トランジスタＴｒ２を流れる電流が抵抗Ｒ２２に流れる。このトランジスタＴｒ１，Ｔｒ２によって流れる電流差によって、トランジスタＴｒ２１ａ〜Ｔｒ２１ｄそれぞれのコレクタの接続ノードに現れる正信号Ａ＋〜Ｄ＋それぞれの加算信号による電圧のオフセットが調整されるとともに、トランジスタＴｒ２２ａ〜Ｔｒ２２ｄそれぞれのコレクタの接続ノードに現れる負信号Ａ−〜Ｄ−それぞれの加算信号による電圧のオフセットが調整される。【００３２】
更に、トランジスタＴｒ１，Ｔｒ２それぞれのコレクタにベースが接続されるとともにコレクタに電源電圧が印加されたｎｐｎ型のトランジスタＴｒ３，Ｔｒ４と、トランジスタＴｒ３，Ｔｒ４それぞれのエミッタに一端が接続されるとともに他端が接地された定電流源７０３，７０４とによるバッファ段を備える。よって、オフセット調整段でオフセット調整された正信号Ａ＋〜Ｄ＋それぞれの加算信号による電圧がトランジスタＴｒ３のベースに与えられて、トランジスタＴｒ３のエミッタからＲＦ信号の正信号が出力される。同様に、オフセット調整段でオフセット調整された負信号Ａ−〜Ｄ−それぞれの加算信号による電圧がトランジスタＴｒ４のベースに与えられて、トランジスタＴｒ４のエミッタからＲＦ信号の負信号が出力される。【００３３】
センターエラー信号生成回路７３ａとして、図５に示すような演算処理回路装置が用いられる。この図５に示す演算処理回路装置においても、図４に示す演算処理回路装置と同様に、トランジスタＴｒ１，Ｔｒ２と抵抗Ｒと定電流源７０１，７０２とによって構成されるオフセット調整段と、トランジスタＴｒ３，Ｔｒ４と定電流源７０３，７０４とによって構成されるバッファ段と、を備える。【００３４】
そして、差動信号生成回路７１ａ〜７１ｄそれぞれの差動信号の正信号Ａ＋〜Ｄ＋がベースに入力されるトランジスタＴｒ３１ａ〜Ｔｒ３１ｄと、差動信号生成回路７１ａ〜７１ｄそれぞれの差動信号の負信号Ａ−〜Ｄ−それぞれがベースに入力されるトランジスタＴｒ３２ａ〜Ｔｒ３２ｄと、トランジスタＴｒ３１ａ，Ｔｒ３２ａそれぞれのコレクタに一端が接続されるとともに他端に電源電圧が印加された抵抗Ｒ３１ａ，Ｒ３２ａと、トランジスタＴｒ３１ａ，Ｔｒ３２ａそれぞれのコレクタの間に接続されるコンデンサＣ３１ａと、トランジスタＴｒ３１ａ，Ｔｒ３２ａそれぞれのエミッタの間に接続される抵抗Ｒ３３ａと、トランジスタＴｒ３１ｂ，Ｔｒ３２ｂそれぞれのエミッタの間に接続される抵抗Ｒ３３ｂと、トランジスタＴｒ３１ｃ，Ｔｒ３２ｃそれぞれのエミッタの間に接続される抵抗Ｒ３３ｃと、トランジスタＴｒ３１ｄ，Ｔｒ３２ｄそれぞれのエミッタの間に接続される抵抗Ｒ３３ｄと、トランジスタＴｒ３１ａ〜Ｔｒ３１ｄ，Ｔｒ３２ａ〜Ｔｒ３２ｄそれぞれのエミッタに一端が接続されるとともに他端が接地された定電流源７３１ａ〜７３１ｄ，７３２ａ〜７３２ｄとによって、受光センサＡ〜Ｄからの信号を加減算する加減算演算段が構成される。【００３５】
この加減算演算段において、トランジスタＴｒ３１ａ，Ｔｒ３２ｂ，Ｔｒ３２ｃ，Ｔｒ３１ｄそれぞれのコレクタが接続されるとともに、トランジスタＴｒ３２ａ，Ｔｒ３１ｂ，Ｔｒ３１ｃ，Ｔｒ３２ｄのコレクタが接続される。又、トランジスタＴｒ３１ａ，Ｔｒ３２ｂ，Ｔｒ３２ｃ，Ｔｒ３１ｄそれぞれのコレクタによる接続ノードに、トランジスタＴｒ１のコレクタとトランジスタＴｒ３のベースが接続され、トランジスタＴｒ３２ａ，Ｔｒ３１ｂ，Ｔｒ３１ｃ，Ｔｒ３２ｄそれぞれのコレクタによる接続ノードに、トランジスタＴｒ２のコレクタとトランジスタＴｒ４のベースが接続される。【００３６】
このように構成されるとき、正信号Ａ＋，Ｄ＋と負信号Ｂ−，Ｃ−に基づく電流を加算した電流が抵抗Ｒ３１ａを流れるとともに、負信号Ａ−，Ｄ−と正信号Ｂ＋，Ｃ＋に基づく電流を加算した電流が抵抗Ｒ３２ａを流れる。即ち、加減算演算段によって、受光センサＡ，Ｄそれぞれより入力された信号の差動信号を加算して得られた信号から受光センサＢ，Ｃそれぞれより入力された信号の差動信号を加算して得られた信号を減算した信号が生成されることとなる。更に、抵抗Ｒ３１ａ，Ｒ３２ａとコンデンサＣ３１ａとによって、所定の周波数の信号Ａ＋〜Ｄ＋，Ａ−〜Ｄ−の信号を通過させるフィルタが構成される。【００３７】
センターエラー信号生成回路７３ｂとして、図６に示すような演算処理回路装置が用いられる。この図６に示す演算処理回路装置においても、図４及び図５に示すオフセット調整段とバッファ段とを備える。【００３８】
そして、差動信号生成回路７１ｅ，７１ｆそれぞれの差動信号の正信号Ｅ＋，Ｆ＋がベースに入力されるトランジスタＴｒ３１ｅ，Ｔｒ３１ｆと、差動信号生成回路７１ｅ，７１ｆそれぞれの差動信号の負信号Ｅ−，Ｆ−それぞれがベースに入力されるトランジスタＴｒ３２ｅ，Ｔｒ３２ｆと、トランジスタＴｒ３１ｅ，Ｔｒ３２ｅそれぞれのコレクタに一端が接続されるとともに他端に電源電圧が印加された抵抗Ｒ３１ｂ，Ｒ３２ｂと、トランジスタＴｒ３１ｅ，Ｔｒ３２ｅそれぞれのコレクタの間に接続されるコンデンサＣ３１ｂと、トランジスタＴｒ３１ｅ，Ｔｒ３２ｅそれぞれのエミッタの間に接続される抵抗Ｒ３３ｅと、トランジスタＴｒ３１ｆ，Ｔｒ３２ｆそれぞれのエミッタの間に接続される抵抗Ｒ３３ｆと、トランジスタＴｒ３１ｅ，Ｔｒ３１ｆ，Ｔｒ３２ｅ，Ｔｒ３２ｆそれぞれのエミッタに一端が接続されるとともに他端が接地された定電流源７３１ｅ，７３１ｆ，７３２ｅ，７３２ｆとによって、受光センサＥ，Ｆからの信号を減算する減算演算段が構成される。【００３９】
この減算演算段において、トランジスタＴｒ３１ｅ，Ｔｒ３２ｆそれぞれのコレクタが接続されるとともに、トランジスタＴｒ３２ｅ，Ｔｒ３１ｆのコレクタが接続される。又、トランジスタＴｒ３１ｅ，Ｔｒ３２ｆそれぞれのコレクタによる接続ノードに、トランジスタＴｒ１のコレクタとトランジスタＴｒ３のベースが接続され、トランジスタＴｒ３２ｅ，Ｔｒ３１ｆそれぞれのコレクタによる接続ノードに、トランジスタＴｒ２のコレクタとトランジスタＴｒ４のベースが接続される。【００４０】
このように構成されるとき、正信号Ｅ＋と負信号Ｆ−に基づく電流を加算した電流が抵抗Ｒ３１ｂを流れるとともに、負信号Ｅ−と正信号Ｆ＋に基づく電流を加算した電流が抵抗Ｒ３２ｂを流れる。即ち、減算演算段によって、受光センサＥより入力された信号の差動信号から受光センサＦより入力された信号の差動信号を減算した信号が生成されることとなる。更に、抵抗Ｒ３１ｂ，Ｒ３２ｂとコンデンサＣ３１ｂとによって、所定の周波数の信号Ｅ＋，Ｆ＋，Ｅ−，Ｆ−の信号を通過させるフィルタが構成される。【００４１】
フォーカシングエラー信号生成回路７４は、図７に示すような演算処理回路装置が用いられる。この図７に示す演算処理回路装置においても、図４〜図６に示すオフセット調整段とバッファ段とを備える。又、図７に示す演算処理回路装置は、図５における演算処理回路装置と同様の構成の加減算演算段を備える。【００４２】
即ち、図５における演算処理回路装置と同一の接続関係となるトランジスタＴｒ３１ａ〜Ｔｒ３１ｄ，Ｔｒ３２ａ〜Ｔｒ３２ｄ、抵抗Ｒ３１ａ，Ｒ３２ａ，Ｒ３３ａ〜Ｒ３３ｄ、コンデンサ３１ａ、及び、定電流源７３１ａ〜７３１ｄ，７３２ａ〜７３２ｄより成る加減算演算段を備える。そして、トランジスタＴｒ３１ｃ，Ｔｒ３２ｃそれぞれのベースに差動信号生成回路７１ｄからの差動信号の正信号Ｄ＋と負信号Ｄ−が入力され、トランジスタＴｒ３１ｄ，Ｔｒ３２ｄそれぞれのベースに差動信号生成回路７１ｃからの差動信号の正信号Ｃ＋と負信号Ｃ−が入力される。その他の構成については同様である。【００４３】
このように構成されるとき、正信号Ａ＋，Ｃ＋と負信号Ｂ−，Ｄ−に基づく電流を加算した電流が抵抗Ｒ３１ａを流れるとともに、負信号Ａ−，Ｃ−と正信号Ｂ＋，Ｄ＋に基づく電流を加算した電流が抵抗Ｒ３２ａを流れる。即ち、加減算演算段によって、受光センサＡ，Ｃそれぞれより入力された信号の差動信号を加算して得られた信号から受光センサＢ，Ｄそれぞれより入力された信号の差動信号を加算して得られた信号を減算した信号が生成されることとなる。【００４４】
トラッキングエラー信号生成回路７５は、図８に示すような演算処理回路装置が用いられる。この図８に示す演算処理回路装置においても、図４〜図７に示すオフセット調整段とバッファ段とを備える。又、図８に示す演算処理回路装置は、図６における演算処理回路装置と同様の構成の減算演算段を備える。【００４５】
即ち、図６における演算処理回路装置と同一の接続関係となるトランジスタＴｒ３１ｅ，Ｔｒ３１ｆ，Ｔｒ３２ｅ，Ｔｒ３２ｆ、抵抗Ｒ３１ｂ，Ｒ３２ｂ，Ｒ３３ｅ，Ｒ３３ｆ、コンデンサ３１ｂ、及び、定電流源７３１ｅ，７３１ｆ，７３２ｅ，７３２ｆより成る減算演算段を備える。そして、トランジスタＴｒ３１ｅ，Ｔｒ３２ｅそれぞれのベースに差動信号生成回路７１ｆからの差動信号の正信号Ｆ＋と負信号Ｆ−が入力され、トランジスタＴｒ３１ｆ，Ｔｒ３２ｆそれぞれのベースに差動信号生成回路７１ｅからの差動信号の正信号Ｅ＋と負信号Ｅ−が入力される。その他の構成については同様である。【００４６】
このように構成されるとき、負信号Ｅ−と正信号Ｆ＋に基づく電流を加算した電流が抵抗Ｒ３１ｂを流れるとともに、正信号Ｅ＋と負信号Ｆ−に基づく電流を加算した電流が抵抗Ｒ３２ｂを流れる。即ち、減算演算段によって、受光センサＦより入力された信号の差動信号から受光センサＥより入力された信号の差動信号を減算した信号が生成されることとなる。【００４７】
加算回路７６ａ，７６ｂは、図９に示すような演算処理回路装置が用いられる。この図９に示す演算処理回路装置においても、図４〜図８に示すオフセット調整段とバッファ段とを備える。尚、図９に示す演算処理回路装置は、加算回路７６ａに関する演算処理回路装置であるが、加算回路７６ｂについても同様の構成となる。【００４８】
この図９に示す演算処理回路装置における加算演算段は、図４の演算処理回路装置における加算演算段の一部を構成するトランジスタＴｒ２１ａ，Ｔｒ２１ｂ，Ｔｒ２２ａ，Ｔｒ２２ｂ、抵抗Ｒ２１，Ｒ２２，Ｒ２３ａ，Ｒ２３ｂ、コンデンサＣ２１、及び、定電流源７２１ａ，７２１ｂ，７２２ａ，７２２ｂによって構成される。そして、加算回路７６ａとして動作するときは、トランジスタＴｒ２１ａ，Ｔｒ２１ｂそれぞれのベースに差動信号生成回路７１ａ，７１ｂそれぞれの差動信号の正信号Ａ＋，Ｂ＋が入力されるとともに、トランジスタＴｒ２２ａ，Ｔｒ２２ｂそれぞれのベースに差動信号生成回路７１ａ，７１ｂそれぞれの差動信号の正信号Ａ−，Ｂ−が入力される。又、加算回路７６ｂとして動作するときは、トランジスタＴｒ２１ａ，Ｔｒ２１ｂそれぞれのベースに差動信号生成回路７１ｃ，７１ｄそれぞれの差動信号の正信号Ｃ＋，Ｄ＋が入力されるとともに、トランジスタＴｒ２２ａ，Ｔｒ２２ｂそれぞれのベースに差動信号生成回路７１ｃ，７１ｄそれぞれの差動信号の正信号Ｃ−，Ｄ−が入力される。
【産業上の利用可能性】
【００４９】
本発明の演算処理回路装置は、交流のアナログ信号を加減算する演算処理回路装置として適用可能である。又、この演算処理回路装置を、光ディスク装置で各種サーボ制御を行うための信号を生成する回路装置として適用することができる。
【図１】
0004813470.tif 000002
【図２】
0004813470.tif 000003
【図３】
0004813470.tif 000004
【図４】
0004813470.tif 000005
【図５】
0004813470.tif 000006
【図６】
0004813470.tif 000007
【図７】
0004813470.tif 000008
【図８】
0004813470.tif 000009
【図９】
0004813470.tif 000010
【図１０】
0004813470.tif 000011