(57)【特許請求の範囲】
【請求項１】
所望の電圧波形を発生させて容量成分を有する負荷を駆動する負荷駆動回路であって、
前記負荷に印加する目標電圧波形を出力する目標電圧波形出力部と、
供給された電力を蓄えておくことが可能であって、互いに異なる電圧値の電力を発生する複数の電源部と、
複数の前記電源部と前記負荷との間に該電源部毎に設けられて各電源部からの電力を該負荷に供給するとともに、該負荷に印加される電圧値と前記目標電圧波形とを一致させる該電圧値の負帰還制御を行う複数の負帰還制御部と、
前記負荷に印加されている電圧値または前記目標電圧波形の電圧値に基づいて、複数の前記電源部の中から一の該電源部を選択し、選択した該電源部を該負荷に接続するとともに残余の電源部については該負荷から切断する電源接続部と
を備え、
前記電源接続部は、
前記負荷に印加される電圧値の上昇時には、該電圧値よりも高い電圧値を発生する前記電源部を選択して、該負荷に接続し、
前記負荷に印加される電圧値の下降時には、該電圧値よりも低い電圧値を発生する前記電源部を選択して、該負荷に接続することを特徴とする負荷駆動回路。
【請求項２】
請求項１に記載の負荷駆動回路であって、
前記負帰還制御部は、
前記電源部と前記負荷との間に設けられ、抵抗値を変更可能な可変抵抗部と、
前記負荷に印加されている電圧値と前記目標電圧波形とを受け取って、前記負荷に印加されている電圧値と前記目標電圧波形の電圧値とが一致するように、前記可変抵抗部の抵抗値を負帰還制御する抵抗値制御部と
を備え、
前記電源接続部は、
前記抵抗値制御部の出力と前記可変抵抗部とを切断することによって、該可変抵抗部に接続されている前記電源部を前記負荷から切断し、
前記抵抗値制御部の出力と前記可変抵抗部とを接続することによって、該可変抵抗部に接続されている前記電源部を前記負荷に接続することを特徴とする負荷駆動回路。
【請求項３】
請求項２に記載の負荷駆動回路であって、
前記負帰還制御部は、前記抵抗値制御部が、他の負帰還制御部との間で共用して構成されていることを特徴とする負荷駆動回路。
【請求項４】
請求項１ないし請求項３の何れか一項に記載の負荷駆動回路であって、
複数の前記電源部が発生する電圧値を、該電源部毎に検出する電源電圧検出部を備え、
前記電源接続部は、各々の前記電源部について検出された前記電圧値に基づき、前記負荷に接続する一の前記電源部を選択することを特徴とする負荷駆動回路。
【請求項５】
請求項１ないし請求項４の何れか一項に記載の負荷駆動回路を含むことを特徴とする、インクジェットプリンター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望の電圧波形を発生させて、電気的な負荷を駆動する技術に関する。
【背景技術】
【０００２】
今日では極めて多くの機器が、電力をエネルギー源として利用しており、これらの機器
の内部には、電力によって動作する各種の部品が搭載されている。機器に搭載された部品
の多くは、一定の規格内の電力を供給するだけで、所定の機能を発揮するように設定され
ているが、その一方で、所望の機能を発揮させるためには、供給する電力の電圧値あるい
は電圧波形を正確に制御する必要のある部品（いわばアナログ的な動作を行う部品）も多
く存在している。また、このようなアナログ的に動作する部品を搭載した機器には、目的
とする電圧値あるいは電圧波形の電力を発生して、アナログ的な部品を駆動するための専
用回路（駆動回路）も搭載されている。尚、駆動回路によって駆動される部品は、駆動回
路の負荷（あるいは単に、負荷）と呼ばれることがある。
【０００３】
このような駆動回路では、できるだけ正確な電圧値あるいは電圧波形の電力を供給する
必要がある。このため、負荷に供給される電圧を検出して、この電圧が目標電圧となるよ
うに負帰還制御（フィードバック制御）が行われることがある。また、複数の負荷を駆動
する場合には、電力の消費を抑制するために、ある負荷で発生した逆起電力を他の負荷の
駆動に利用しようとする各種の技術も提案されている（特許文献１、特許文献２）。
【０００４】
【特許文献１】特開平０９−０２３６４３号公報
【特許文献２】特開２００２−２８１７７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、これらの提案されている技術は、複数の負荷を駆動し、且つそれらの負荷が逆
起電力を発生させるような負荷でなければ適用することができないので、適用範囲が大き
く限られてしまうという問題があった。
【０００６】
この発明は、従来の技術における上述した課題の少なくとも一部を解決するためになさ
れたものであり、どのような負荷に対しても適用可能で、電力の消費を抑制することが可
能な負荷の駆動技術を、提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題の少なくとも一部を解決するために、本発明の負荷駆動回路は次の構成を
採用した。すなわち、
所望の電圧波形を発生させて電気的な負荷を駆動する負荷駆動回路であって、
前記負荷に印加するべき目標電圧波形を出力する目標電圧波形出力部と、
互いに異なる電圧値の電力を発生する複数の電源部と、
複数の前記電源部と前記負荷との間に該電源部毎に設けられて各電源部からの電力を該
負荷に供給するとともに、該負荷に印加される電圧値が前記目標電圧波形と一致するよう
に、該電圧値の負帰還制御を行う複数の負帰還制御部と、
前記負荷に印加されている電圧値または前記目標電圧波形の電圧値に基づいて、複数の
前記電源部の中から一の該電源部を選択し、選択した該電源部を該負荷に接続するととも
に残余の電源部については該負荷から切断する電源接続部と
を備えることを要旨とする。
【０００８】
また、上記の負荷駆動回路に対応する本発明の負荷駆動方法は、
所望の電圧波形を発生させて電気的な負荷を駆動する負荷駆動方法であって、
前記負荷に印加するべき目標電圧波形を出力する工程と、
複数の電源部から互いに異なる電圧値の電力を発生させる工程と、
前記負荷に印加されている電圧値または前記目標電圧波形の電圧値に基づいて、複数の
電源部の中から一の電源部を選択する工程と、
選択された前記電源部からの電力を受け取って前記負荷に供給するとともに、該負荷に
印加される電圧値が前記目標電圧波形と一致するように、該電圧値の負帰還制御を行う工
程と
を備えることを要旨とする。
【０００９】
かかる本発明の負荷駆動回路および負荷駆動方法においては、互いに異なる電圧値の電
力を発生する電源部を複数設けておく。また、それぞれの電源部に対して負帰還制御部を
設けるとともに、各負帰還制御部には、負荷に印加するべき目標電圧波形を入力する。そ
の結果、各負帰還制御部では、目標電圧波形に従って負帰還制御を行いながら、それぞれ
の電源部から受け取った電力を負荷に供給することが可能となっている。そして、このよ
うに構成された複数の電源部（および負帰還制御部）の中から、負荷に印加されている電
圧値または目標電圧波形の電圧値に基づいて一の電源部（および負帰還制御部）を選択し
て負荷に接続するとともに、残余の電源部（および負帰還制御部）については負荷から切
断する。
【００１０】
こうすれば、異なる電圧値の電力を発生する複数の電源部の中から、印加するべき電圧
値に応じて選択された電源部を用いて、負荷を駆動することができる。このため、電源部
で発生する電圧値と、負荷に印加する電圧値との電位差を小さくすることができるので、
電源部と負荷との間で消費される電力が抑制される。その結果、負荷を駆動する際に消費
される電力を抑制することが可能となる。また、発生する電圧値の異なる複数の電源部と
、負帰還制御部を設けておき、それらを切り換えて負荷を駆動するだけなので、どのよう
な負荷に対しても適用することが可能となる。
【００１１】
また、かかる本発明の負荷駆動回路においては、容量成分を有する負荷（供給された電
力の少なくとも一部を蓄えることができる負荷）を駆動する場合には、次のようにしても
良い。先ず、電源部は、外部から供給された電力を蓄えておくことが可能な電源部とする
。例えば、電源部に、電源キャパシタ（負荷の容量よりも十分に大きな容量を有すること
が望ましい）を組み込んでおく。そして、負荷に印加する電圧値が上昇する際には、その
電圧値よりも高い電圧値を発生する電源部を用いて負荷を駆動する。逆に、負荷に印加す
る電圧値が減少する際には、その電圧値よりも低い電圧値を発生する電源部を用いて負荷
を駆動する。
【００１２】
こうすれば、負荷に印加する電圧値が上昇している間は、電源部（電源キャパシタ）か
ら供給した電力が負荷に蓄えられ、負荷に印加する電圧値が減少する際には、負荷に蓄え
られていた電力が電源部（電源キャパシタ）に還流して蓄えられる。そして、再び、負荷
に印加する電圧値が上昇する際には、負荷から還流して電源部（電源キャパシタ）に蓄え
られていた電力を用いて、負荷を駆動することができる。その結果、負荷を駆動するため
の電力を大幅に抑制することが可能となる。
【００１３】
また、このような本発明の負荷駆動回路においては、次のような構成としてもよい。先
ず、各電源部と負荷との間に、外部からの制御によって抵抗値を変更可能な可変抵抗部を
設けておき、負荷に印加されている電圧値と目標電圧波形とが一致するように、抵抗値制
御部を用いて、可変抵抗部の抵抗値を負帰還制御可能とする。そして、抵抗値制御部の出
力を可変抵抗部に供給して抵抗値を負帰還制御している間は、その可変抵抗部に接続され
ている電源部から負荷に電力が供給されるが、逆に、抵抗値制御部の出力と可変抵抗部と
を電気的に切断すると、可変抵抗部の抵抗値が実質的に無限大の値に増加して、その可変
抵抗部に接続されている電源部が負荷から切断されるように構成しても良い。
【００１４】
このような構成とすれば、オペアンプやトランジスタなどの、汎用的で十分な信頼性を
有する部品を用いて負荷駆動回路を構成することができるので、信頼性の高い駆動回路を
簡便に構成することが可能になる。
【００１５】
また、このように構成された本発明の負荷駆動回路においては、複数の負帰還回路が形
成されているが、それらの回路が同時に負帰還制御を行っているわけではなく、実際に負
帰還制御を行っているのは、その中の１つに過ぎない。従って、抵抗値を制御する抵抗値
制御部については、複数の可変抵抗部で共用して、切り換えながら用いる構成としても良
い。
【００１６】
こうすれば、抵抗値制御部を、電源部に対応した数だけ設ける必要が無くなるので、負
荷駆動回路を簡素な構成とすることが可能となる。
【００１７】
また、上述した本発明の負荷駆動回路においては、次のようにしても良い。先ず、それ
ぞれの電源部が発生する電圧値を検出しておく。そして、負荷を駆動する電源部を選択す
る際には、負荷に印加すべき電圧値だけでなく、各電源部が発生する電圧値も考慮して、
電源部を選択するようにしてもよい。
【００１８】
こうすれば、たとえ電源部が発生する電圧値が不安定になった場合でも、常に適切な電
源部を用いて負荷を駆動することができるので、電力の消費を大きく抑制することが可能
となる。
【発明を実施するための最良の形態】
【００１９】
以下では、上述した本願発明の内容を明確にするために、次のような順序に従って実施
例を説明する。
Ａ．実施例の概要：
Ｂ．第１実施例：
Ｂ−１．負荷駆動回路の構成：
Ｂ−２．負荷駆動回路の動作：
Ｃ．第２実施例：
Ｃ−１．負荷駆動回路の構成：
Ｃ−２．負荷駆動回路の動作：
Ｄ．変形例：
Ｄ−１．第１の変形例：
Ｄ−２．第２の変形例：
【００２０】
Ａ．実施例の概要  ：
本願発明の負荷駆動回路には、種々の形態の実施例を考えることが可能であり、各実施
例について説明するが、理解の便宜を考慮して、先ず始めに、各実施例に共通する概要に
ついて簡単に説明しておく。
【００２１】
図１は、本実施例の負荷駆動回路１００の大まかな構成を示した説明図である。具体的
な回路構成としては、種々の構成を想定することができるが、機能に着目すると、何れの
回路構成も、図示されるような複数の要素から構成されていると考えることができる。す
なわち、負荷５０に供給する電力を発生する電源部１０が複数設けられており、それぞれ
の電源部１０には、負帰還制御部３０が設けられている。また、負荷駆動回路１００には
、負荷５０に印加すべき目標電圧波形を出力する目標電圧波形出力部２０が設けられてい
る。そして、電源部１０毎に設けられた各負帰還制御部３０は、目標電圧波形出力部２０
から目標電圧波形を受け取ると、負荷５０に印加する電圧値が目標電圧波形と一致するよ
うに負帰還制御を行いながら、電源部１０で発生した電力を負荷５０に供給することが可
能となっている。換言すれば、それぞれの電源部１０、および各電源部１０に対応する負
帰還制御部３０の一組一組が、言わば小さな駆動回路を構成していると考えることができ
る。そして、それぞれの駆動回路に対して、目標電圧波形出力部２０から目標電圧波形を
供給することで、負荷５０を駆動することが可能に構成されている。図１では、それぞれ
の電源部１０、および対応する負帰還制御部３０を、細い一点鎖線の矩形で囲うことによ
って、それぞれが小さな駆動回路を構成していることを表している。また、複数の電源部
１０は、互いに異なる電圧値の電力を発生している。図示した例では、４つの電源部１０
が設けられており、各電源部１０が発生する電圧値は、Ｅ１、Ｅ２、Ｅ３、Ｅ４（但し、
Ｅ１＜Ｅ２＜Ｅ３＜Ｅ４）となっている。もちろん、電源部１０の数は、４個に限らず、
２個以上の任意の個数とすることができる。
【００２２】
電源接続部４０は、負荷５０に印加されている電圧値、あるいは目標電圧波形出力部２
０が出力する目標電圧波形の電圧値に基づいて、複数の電源部１０の中から１つの電源部
１０（従って、その電源部１０を含む駆動回路）を選択する。例えば、負荷５０に印加す
るべき電圧値が低いときには、低い電圧値の電源部１０を含む駆動回路を選択する。図１
に示した例では、「ａ」と表示した駆動回路または「ｂ」と表示した駆動回路が選択され
ることになる。また、印加するべき電圧値が高いときには、高い電圧値の電源部１０を含
む駆動回路（図１の例では、「ｃ」または「ｄ」と表示した駆動回路）を選択し、中間の
電圧値を印加する場合には、中間の電圧値の電源部１０を含む駆動回路（図１の例では、
「ｂ」または「ｃ」と表示した駆動回路）を選択する。そして、電源接続部４０は、選択
した駆動回路（すなわち、電源部１０および負帰還制御部３０）を負荷５０に接続し、そ
の他の駆動回路は負荷５０から切断する。すると、負荷５０に接続された駆動回路の負帰
還制御部３０は、目標電圧波形出力部２０から供給される目標電圧波形に従って負帰還制
御を行いながら、電源部１０からの電力を用いて負荷５０を駆動することになる。
【００２３】
このように、本実施例の負荷駆動回路１００では、発生する電圧値の異なる複数の電源
部１０と、各電源部１０に対応する負帰還制御部３０とが設けられている。そして、負荷
５０に印加するべき電圧値に応じて、電源部１０および負帰還制御部３０を切り換えなが
ら、負荷５０を駆動する。このように、印加するべき電圧値に応じて、電源部１０および
負帰還制御部３０を切り換えているために、電源部１０で発生する電圧値と負荷５０に印
加する電圧値との電圧差を小さくすることができる。その結果、電源部１０と負荷５０と
の間に介在する負帰還制御部３０や電源接続部４０での、電力の消費を抑制することが可
能となる。また、負荷５０に印加する電圧値に応じて、電源部１０および負帰還制御部３
０を切り換えているだけなので、例えば、負荷の数や、負荷が逆起電力を発生させるか否
か、といったことに関わりなく、どのような負荷５０を駆動する場合にも適用することが
可能となる。
【００２４】
尚、前述したように、電源部１０の個数は２個以上の任意の個数とすることができるが
、電源部１０の数が多くなるほど、電源部１０で発生する電圧値と負荷５０に印加する電
圧値との電圧差を小さくすることができるので、電力の消費を抑制することが可能となる
。
【００２５】
また、図１に示した例では、負帰還制御部３０と負荷５０との間に電源接続部４０が設
けられている。しかし、図１は、負荷駆動回路１００の具体的な構成を示したものではな
く、負荷駆動回路１００に含まれる機能を概念的に表したものである。そして、上述した
ように、電源接続部４０の機能は、電源部１０と負帰還制御部３０とによって構成される
小さな駆動回路を、印加するべき電圧値に応じて、負荷５０に接続したり、切断したりす
ることである。従って、このような機能を実現できるのであれば、必ずしも、負帰還制御
部３０と負荷５０との間に電源接続部４０を設ける必要はなく、例えば、電源部１０と負
帰還制御部３０との間に、電源接続部４０を設けることも可能である。
【００２６】
同様なことは、電源部１０や、負帰還制御部３０についても当て嵌まる。例えば、図１
では、各電源部１０が直列に接続されている場合が示されている。しかし、異なる電圧値
の電力を発生することができるのであれば、各電源部１０を別々に設けてもよい。また、
負帰還制御部３０についても、図１に示されるように各負帰還制御部３０が完全に独立し
ている必要はなく、一部を共用するような構成とすることも可能である。以下では、この
ような本実施例の負荷駆動回路１００について、具体的に説明する。
【００２７】
Ｂ．第１実施例  ：
Ｂ−１．負荷駆動回路の構成  ：
図２は、第１実施例の負荷駆動回路の構成を例示した説明図である。図示した例では、
４つの電源Ｅ１〜Ｅ４が設けられており、それぞれの電源Ｅ１〜Ｅ４が発生する電力が、
ユニポーラ型のＮＭＯＳトランジスタＮｔｒ１〜Ｎｔｒ４を介して、負荷５０に接続され
た構成となっている。尚、電源Ｅ１〜Ｅ４は、互いに異なる電圧値を発生する電源であれ
ば、一次電池や、二次電池、単なるコンデンサ、いわゆる電源回路など、どのような電源
を用いることもできる。また、トランジスタＮｔｒ１〜Ｎｔｒ４は、ユニポーラ型のトラ
ンジスタに限らず、バイポーラ型など、他の方式のトランジスタを用いることも可能であ
る。更に、負荷５０についても、どのような負荷５０であっても駆動することができるが
、第１実施例では、抵抗性の負荷であるものとして説明する。
【００２８】
尚、図２の中で、トランジスタＮｔｒ１〜Ｎｔｒ４と負荷５０との間にダイオードが挿
入されているのは、本実施例で用いているユニポーラ型のトランジスタが大電力駆動用の
縦型トランジスタ構造となっており、ドレインとソースとの間に寄生ダイオードが形成さ
れているために、電流の逆流が発生し得るので、これを防止するためである。図２の場合
には、図示はしていないが、負荷側がアノード、電源側がカソードの向きに寄生ダイオー
ドが内蔵されていることになる。よって、負荷の電圧が電源（Ｅ１〜Ｅ４）の電圧よりも
高くなると、トランジスタの寄生ダイオードが順バイアスされるため、たとえトランジス
タをオフ状態にしていても、寄生ダイオードを介して負荷から電源に電流が逆流してしま
うことになる。そこで、この逆流を阻止する方向にダイオードが挿入されているのである
。尚、電流の逆流が生じないトランジスタ（バイポーラ型など）を用いた場合には、この
ダイオードは不要となる。
【００２９】
各トランジスタＮｔｒ１〜Ｎｔｒ４のゲート電極には、オペアンプＯｐａｍｐの出力端
子が接続されている。尚、各トランジスタＮｔｒ１〜Ｎｔｒ４は、誤動作を回避するため
にゲート電極がプルダウン処理されているが、図が煩雑となることを避けるために、図示
は省略されている。周知のようにＮＭＯＳ型トランジスタは、ゲート電極とソース電極と
の間に正電圧を印加すると、トランジスタ内部に、チャネルと呼ばれる電荷（ここでは電
子）の通り道が形成される。またゲート−ソース電極間に印加する電圧値を高くするほど
、大きなチャネルが形成されて電荷が通り易く（等価的な抵抗値が小さく）なり、逆に、
ゲート−ソース電極間に印加する電圧値を低くすれば、電荷が通り難くなって等価的な抵
抗値が大きくなる。
【００３０】
尚、トランジスタＮｔｒ１〜Ｎｔｒ４には、ＮＭＯＳ型トランジスタの代わりにＰＭＯ
Ｓ型トランジスタを用いても良い。図２に示すように、ＮＭＯＳ型トランジスタを用いる
場合には、電源（Ｅ１〜Ｅ４）側にドレイン電極が接続され、負荷５０側にソース電極が
接続されるように配置する。一方、ＰＭＯＳ型トランジスタを用いる場合には、電源（Ｅ
１〜Ｅ４）側にソース電極が接続され、負荷５０側にドレイン電極が接続されるように配
置する。また、ＰＭＯＳ型トランジスタの場合は、ゲート電極とソース電極との間に負電
圧を印加することによって制御を行う。
【００３１】
オペアンプＯｐａｍｐには２本の入力端子が設けられている。このうちの一方の入力端
子には、ＤＡコンバータ（以下、ＤＡＣと表記する）から出力されたアナログ電圧が接続
されており、他方の入力端子には、負荷５０に印加された電圧が入力抵抗Ｒｓを介して接
続されている。そして、オペアンプＯｐａｍｐの出力はフィードバック抵抗Ｒｆを介して
入力端子に戻されて、いわゆる負帰還回路を形成している。
【００３２】
例えば、負荷５０に印加されている電圧値が、ＤＡＣの出力するアナログ電圧よりも低
かったとすると、オペアンプＯｐａｍｐの出力が増加して、ゲート電極にかかる電圧が増
加し、トランジスタの等価的な抵抗値が減少する。その結果、トランジスタでの電圧降下
量が小さくなるので、負荷５０にかかる電圧値が増加することになる。逆に、負荷５０に
かかる電圧値が、ＤＡＣの出力するアナログ電圧よりも高くなると、オペアンプＯｐａｍ
ｐの出力が減少するので、ゲート電極にかかる電圧が減少してトランジスタの等価的な抵
抗値が増加する。その結果、トランジスタでの電圧降下量が大きくなるために、負荷５０
にかかる電圧値が減少することになる。従って、ＤＡＣの出力するアナログ電圧に合わせ
て、負荷５０に印加する電圧値を変化させることができる。
【００３３】
尚、上述したように図２に示した負荷駆動回路１００では、それぞれのトランジスタＮ
ｔｒ１〜Ｎｔｒ４と、オペアンプＯｐａｍｐとを組み合わせて、負荷５０に印加する電圧
値の負帰還制御を行っている。従って、それぞれのトランジスタＮｔｒ１〜Ｎｔｒ４およ
びオペアンプＯｐａｍｐによって構成される負帰還回路が、図１における負帰還制御部３
０に対応している。また、オペアンプＯｐａｍｐに対してアナログ電圧を出力するＤＡＣ
が、図１における目標電圧波形出力部２０に対応している。尚、負荷５０とオペアンプＯ
ｐａｍｐとの間に挿入されたバッファ回路Ｂｕｆｆｅｒは、負荷５０と入力抵抗Ｒｓとを
直接接続すると、負荷５０に影響が及ぶ場合があるので、これを防止するために挿入され
た回路である。従って、影響が無視できる場合、例えば、負荷５０の抵抗が入力抵抗Ｒｓ
よりも十分に小さい場合などには、バッファ回路Ｂｕｆｆｅｒを省略することができる。
【００３４】
また、オペアンプＯｐａｍｐからの出力は、スイッチＳＮ１〜ＳＮ４を介して各トラン
ジスタＮｔｒ１〜Ｎｔｒ４のゲート電極に接続されており、スイッチＳＮ１〜ＳＮ４は、
ゲートセレクタ回路１４０によって制御されている。ゲートセレクタ回路１４０は、ＤＡ
Ｃの出力するアナログ電圧や、負荷５０に印加される電圧値（場合によっては、オペアン
プＯｐａｍｐの出力電圧）を検出して、スイッチＳＮ１〜ＳＮ４の何れかを接続するとと
もに、他のスイッチを切断する機能を有している。前述したようにトランジスタＮｔｒ１
〜Ｎｔｒ４の各ゲート電極はプルダウン処理されているので、スイッチが切断されると、
そのスイッチに対応するトランジスタのゲート電極には電圧がかからなくなる。その結果
、トランジスタ内のチャネルが消失して電流が流れなくなり、そのトランジスタの上流側
にある電源が負荷５０から電気的に切断された状態となる。
【００３５】
このように、図２に示した負荷駆動回路１００では、ゲートセレクタ回路１４０が、ス
イッチＳＮ１〜ＳＮ４を接続することによって電源Ｅ１〜Ｅ４が負荷５０に接続され、逆
に、スイッチＳＮ１〜ＳＮ４を切断することによって電源Ｅ１〜Ｅ４が負荷５０から切断
される。従って、ゲートセレクタ回路１４０およびスイッチＳＮ１〜ＳＮ４が、図１にお
ける電源接続部４０に対応している。
【００３６】
Ｂ−２．負荷駆動回路の動作  ：
図３は、第１実施例の負荷駆動回路１００が負荷５０を駆動する動作を示した説明図で
ある。説明の便宜から、以下では、電源Ｅ１は電圧値Ｅ１の電力を発生しており、電源Ｅ
２は電圧値Ｅ２の電力を発生し、電源Ｅ３は電圧値Ｅ３の電力を、そして電源Ｅ４は電圧
値Ｅ４の電力を発生しているものとする。また、それぞれの電圧値は、Ｅ１＜Ｅ２＜Ｅ３
＜Ｅ４となっているものとする。
【００３７】
今、ＤＡＣから出力されるアナログ電圧が、０（Ｖ）から増加する場合について考える
。図２を用いて前述したように、ＤＡＣから出力されるアナログ電圧は、負荷５０に印加
するべき目標電圧となっている。負荷５０に印加するべき目標電圧が０（Ｖ）付近にある
場合は、ゲートセレクタ回路１４０は、スイッチＳＮ１を接続して（ＯＮにして）、他の
スイッチＳＮ２〜ＳＮ４を切断する（ＯＦＦにする）。その結果、電源Ｅ１〜Ｅ４の中で
最も電圧値の低い電源Ｅ１が負荷５０に接続され、そして、トランジスタＮｔｒ１とオペ
アンプＯｐａｍｐとによって負帰還回路が形成されて、負荷５０に印加される電圧値がＤ
ＡＣの出力と一致するように、負帰還制御が行われる。図３（ａ）では、トランジスタＮ
ｔｒ１とオペアンプＯｐａｍｐとによって負帰還回路が形成される様子が、太い実線で表
されている。その結果、電源Ｅ１の電力が、トランジスタＮｔｒ１およびダイオードを介
して、負荷５０に印加されることになる。
【００３８】
ここで、トランジスタＮｔｒ１の等価的な抵抗値は、ゲート電極に加える電圧を高くす
ることによって小さくすることができ、等価的な抵抗値を小さくするほど負荷５０に印加
する電圧値を高くすることができる。しかし当然ながら、電源Ｅ１が発生する電圧値（す
なわち、Ｅ１）以上に高くすることはできない。また、厳密に言えば、トランジスタＮｔ
ｒ１の等価的な抵抗値を完全に０にすることはできず、更に、ダイオードも何某かの抵抗
を有している。従って、負荷５０に印加する電圧値は、電源Ｅ１の発生する電圧値よりも
、トランジスタＮｔｒ１やダイオードなどで生じる電圧降下分だけ低い電圧値までしか、
上昇させることができない。
【００３９】
このように、図３（ａ）に太い実線で示した負帰還回路によって負荷５０に印加可能な
電圧値には上限値がある。そこで、ＤＡＣの出力する電圧値（あるいは負荷５０に印加さ
れる電圧値）が、その上限値よりも高くなると、これをゲートセレクタ回路１４０が検出
して、スイッチＳＮ１を切断（ＯＦＦに）するとともに、スイッチＳＮ２を接続（ＯＮに
）する。その結果、トランジスタＮｔｒ１およびオペアンプＯｐａｍｐによる負帰還回路
（図３（ａ）で太い実線で示した回路）が、トランジスタＮｔｒ２およびオペアンプＯｐ
ａｍｐによる新たな負帰還回路（図３（ａ）中で太い破線で示した回路）に切り換わり、
それに伴って、負荷５０に電力を供給する電源が電源Ｅ１から電源Ｅ２に切り換わる。上
述したように、電源Ｅ２は電源Ｅ１よりも高い電圧値の電力を発生するから、このように
電源を切り換えてやれば、ＤＡＣの出力する電圧値が更に高くなっても、これに合わせて
、負荷５０に印加する電圧値を上昇させることが可能となる。
【００４０】
もちろん、電源Ｅ２によって負荷５０に印加できる電圧値にも上限値がある。しかし、
ＤＡＣの出力する電圧値（あるいは負荷５０に印加される電圧値）が、その上限値に達し
たら、今度は、スイッチＳＮ２をＯＦＦにするとともに、スイッチＳＮ３をＯＮにするこ
とにより、電源Ｅ３を用いて負荷５０に電力を供給すればよい。
【００４１】
図３（ｂ）には、印加するべき電圧値に応じて、負帰還回路および電源を切り換えなが
ら、負荷５０に電圧を印加する様子が示されている。図３（ｂ）に示されるように、負荷
５０に印加する電圧（駆動電圧）が０（Ｖ）から上昇してＥ１に達するまでは、図３（ａ
）中に太い実線で示した負帰還回路を用いて、電源Ｅ１の発生する電力を負荷５０に供給
する。尚、厳密に言えば、トランジスタＮｔｒ１〜Ｎｔｒ４やダイオードなどで何某かの
電圧降下が発生するために、電源Ｅ１の発生する電圧値Ｅ１よりも低い電圧値までしか、
負荷５０に印加することはできない。しかし、ここでは説明が煩雑となることを避けるた
め、トランジスタＮｔｒ１〜Ｎｔｒ４やダイオードで発生する電圧降下は無視できるもの
としている。
【００４２】
負荷５０に印加する電圧（駆動電圧）が電圧値Ｅ１より高くなると、図３（ａ）中に太
い破線で示した負帰還回路を用いて、電源Ｅ２からの電力を負荷５０に供給する。この状
態から、負荷５０に印加する電圧を減少させる場合には、増加させる場合と逆の操作を行
えばよい。先ず、スイッチＳＮ１〜ＳＮ４の状態はそのままで、ＤＡＣの出力する電圧値
を減少させる。すると、オペアンプＯｐａｍｐからの出力が減少し、トランジスタＮｔｒ
２のゲート電極にかかる電圧が低下するので、トランジスタの等価的な抵抗値が増加する
。また、ここでは負荷５０は抵抗性の負荷であるとしているから、トランジスタの等価的
な抵抗値が増加すれば、負荷５０に加わる電圧値が低下する。そして、印加する電圧が電
圧値Ｅ１まで減少したら、スイッチＳＮ２をＯＦＦにするとともに、スイッチＳＮ１をＯ
Ｎにすることにより、負帰還回路を、図３（ａ）中で太い破線で示した回路から、太い実
線で示した回路に切り換える。こうして負帰還回路を切り換えた後は、新たな回路に含ま
れるトランジスタＮｔｒ１の等価的な抵抗値を増加させるほど、負荷５０に印加される電
圧値を減少させることが可能となる。
【００４３】
このように、第１実施例の負荷駆動回路１００では、負荷５０に印加することのできる
電圧範囲が、０（Ｖ）〜Ｅ１、Ｅ１〜Ｅ２、Ｅ２〜Ｅ３、およびＥ３〜Ｅ４の４つの電圧
範囲に分割されており、それぞれの電圧範囲毎に、電源および負帰還回路が予め設定され
ている。そして、負荷５０に印加するべき駆動電圧が、何れかの電圧範囲にあれば、その
電圧範囲に対応付けられた電源および負帰還回路を用いて負荷５０を駆動するが、負荷５
０の駆動電圧が電圧範囲を跨いだ場合には、電源および負帰還回路を切り換えて、新たな
電圧範囲に対応する電源および負帰還回路を用いて負荷５０を駆動する。こうすることに
より、負荷５０を駆動する際の電力の消費を抑制することが可能となる。以下では、この
理由について説明する。
【００４４】
図４は、比較のために、単一の電源と単一の負帰還回路を用いて負荷５０を駆動する負
荷駆動回路を例示した説明図である。図４（ａ）には、具体的な回路構成が示されており
、図４（ｂ）には、負荷５０の駆動電圧を、０（Ｖ）から電圧値Ｅ４まで上昇させた後、
再び０（Ｖ）まで下降させる様子が示されている。このように、０（Ｖ）〜Ｅ４の範囲で
負荷５０に電圧を印加するのであれば、少なくともＥ４以上の電圧値を発生する電源を使
用する必要がある。尚、トランジスタＮｔｒやダイオードなどの抵抗を考慮すると、電源
が発生する電圧値は、Ｅ４よりも高くなければならないが、ここでは理解を容易にするた
めに、トランジスタＮｔｒやダイオードなどの抵抗は無視できるとしている。
【００４５】
電源Ｅ４は、常に電圧値Ｅ４の電力を発生している。従って、図４に示した駆動回路で
は、負荷５０に印加するべき駆動電圧の電圧値に拘わらず、トランジスタＮｔｒの上流側
には、常に電圧値Ｅ４がかかっている。そして、この電圧値Ｅ４を、負荷５０に印加する
べき駆動電圧まで低下させる際に、トランジスタＮｔｒ内で電力が消費される。この電力
消費量は、トランジスタＮｔｒが動作する電圧差（すなわち、トランジスタＮｔｒの上流
側と下流側との電圧差）が大きくなるほど増加する。その結果、図４に示した駆動回路で
は、負荷５０に印加するべき駆動電圧が低い場合には、たいへんに多くの電力が消費され
ることになる。
【００４６】
これに対して、図２に示した第１実施例の負荷駆動回路１００では、発生する電圧値の異なる４つの電源Ｅ１〜Ｅ４と、それぞれの電源に対する負帰還回路とを備えている。そして、図３を用いて前述したように、負荷５０に印加する駆動電圧が、０（Ｖ）〜Ｅ１、Ｅ１〜Ｅ２、Ｅ２〜Ｅ３、またはＥ３〜Ｅ４の何れの電圧範囲にあるかによって、電源Ｅ１〜Ｅ４および負帰還回路を切り換えながら、負荷５０を駆動する。
【００４７】
図５は、第１実施例の負荷駆動回路１００において、電源Ｅ１〜Ｅ４を切り換えながら
負荷５０を駆動する様子を表している。このため、例えば負荷５０に印加するべき駆動電
圧が、０（Ｖ）〜Ｅ１の電圧範囲にある場合には、電源Ｅ１から電力が供給されるので、
トランジスタＮｔｒ１には電圧値Ｅ１しかかからない。また、負荷５０に印加するべき駆
動電圧が、Ｅ１〜Ｅ２の電圧範囲に上昇した場合でも、電力を供給する電源が電源Ｅ２に
切り換わるので、トランジスタＮｔｒ２には電圧値Ｅ２しかかからない。負荷５０の駆動
電圧が更に上昇した場合でも、負荷５０に電力を供給する電源を電源Ｅ３、Ｅ４と切り換
えてやれば、結局は、トランジスタＮｔｒ１〜Ｎｔｒ４が動作する電位差を、高々、０（
Ｖ）〜Ｅ１、Ｅ１〜Ｅ２、Ｅ２〜Ｅ３、Ｅ３〜Ｅ４程度の電圧差に抑制することができる
。その結果、図４に示すように、単一の電源と単一の負帰還回路を用いて負荷５０を駆動
する従来の負荷駆動回路に較べて、電力の消費を大きく抑制することが可能となるのであ
る。
【００４８】
尚、以上の説明では、負荷５０に印加する駆動電圧は、０（Ｖ）から正の電圧値を取る
ものとして説明した。しかし負の電圧値を発生する電源を用いることにより、負の値を取
る駆動電圧を印加することも可能である。もちろん、負の電圧値を発生する電源と正の電
圧値を発生する電源とを使用すれば、電圧値が正負に変化する駆動電圧を負荷５０に印加
することも可能となる。
【００４９】
図６は、電圧値が正負に変化する駆動電圧を負荷５０に印加することの可能な負荷駆動
回路１００を例示した説明図である。図示した例では、電源Ｅ５〜Ｅ８の４つの電源につ
いては、図２に示した負荷駆動回路１００と同様に、正の電圧値の電力を発生しているが
、電源Ｅ１〜Ｅ４の４つの電源については、負の電圧値の電力を発生している。また、こ
のことと対応して、電源Ｅ５〜Ｅ８の４つの電源については、図２と同様に、ＮＭＯＳ型
の各トランジスタ（Ｎｔｒ５〜Ｎｔｒ８）のドレイン電極が、電源（Ｅ５〜Ｅ８）に接続
され、各トランジスタ（Ｎｔｒ５〜Ｎｔｒ８）のソース電極が、負荷５０側に接続されて
いる。これに対して、電源Ｅ１〜Ｅ４の４つの電源については、ＰＭＯＳ型の各トランジ
スタ（Ｐｔｒ１〜Ｐｔｒ４）のドレイン電極が、電源（Ｅ１〜Ｅ４）に接続され、各トラ
ンジスタ（Ｐｔｒ１〜Ｐｔｒ４）のソース電極が、負荷５０側に接続されている。また、
ＰＭＯＳ型トランジスタ（Ｐｔｒ１〜Ｐｔｒ４）については、負荷５０との間に挿入され
る逆流防止用のダイオードの向きが、ＮＭＯＳ型トランジスタ（Ｎｔｒ５〜Ｎｔｒ８）と
は逆向きに（トランジスタＰｔｒ１〜Ｐｔｒ４のドレイン電極から負荷５０に向かう方向
が順方向となるように）、逆流防止用のダイオードが挿入されている。
【００５０】
そして、これら電源の発生する電圧値Ｅ１〜Ｅ８の大きさが、Ｅ１＜Ｅ２＜Ｅ３＜Ｅ４
＜０＜Ｅ５＜Ｅ６＜Ｅ７＜Ｅ８であったとすると、負荷５０に印加する駆動電圧が正の電
圧値であれば、電圧値が大きくなるに従って、ＯＮにするスイッチを、スイッチＳＮ５か
らスイッチＳＮ８へと切り換えることにより、０（Ｖ）〜Ｅ８（正の電圧値）の駆動電圧
を負荷５０に印加することができる。また、印加する駆動電圧が負の電圧値であれば、電
圧値が小さく（絶対値は大きく）なるに従って、ＯＮにするスイッチを、スイッチＳＮ４
からスイッチＳＮ１へと切り換えることにより、Ｅ１（負の電圧値）〜０（Ｖ）の駆動電
圧を負荷５０に印加することが可能となる。
【００５１】
Ｃ．第２実施例  ：
以上に説明した第１実施例では、負荷５０が抵抗性の負荷であるものとして説明した。
しかし、負荷５０が容量性の負荷である場合には、電力の消費をより一層大幅に抑制する
ことが可能となる。ここで、容量性の負荷とは、供給された電力の少なくとも一部を蓄え
る性質を有する負荷であり、代表的にはピエゾ素子を搭載した負荷が挙げられる。また、
液晶パネルも構造上から大きな寄生容量が生じているので、容量性の負荷とみなすことが
できる。更には、容量性の負荷と、抵抗性の負荷とが並列に接続されているような負荷に
対しても、第２実施例の負荷駆動回路１００を適用することによって、電力の消費を大幅
に抑制することが可能である。以下では、これら容量性の負荷５０を駆動する第２実施例
の負荷駆動回路１００について説明する。
【００５２】
Ｃ−１．負荷駆動回路の構成  ：
図７は、第２実施例の負荷駆動回路１００の構成を例示した説明図である。第２実施例
の負荷駆動回路１００においても、図２に示した第１実施例の負荷駆動回路１００と同様
に、４つの電源Ｅ１〜Ｅ４が設けられており、それぞれ電圧値Ｅ１、Ｅ２、Ｅ３、Ｅ４の
電力を発生する。また、各電源Ｅ１〜Ｅ４からの電力は、ユニポーラ型のＮＭＯＳトラン
ジスタＮｔｒ１〜Ｎｔｒ４を介して、負荷５０に接続されている。
【００５３】
尚、第２実施例においても、電源Ｅ１〜Ｅ４は互いに異なる電圧値を発生する電源であ
れば、一次電池や、二次電池、単なるコンデンサ、いわゆる電源回路など、どのような電
源を用いることもできる。しかし、第２実施例においては、二次電池やコンデンサなどの
ように、外部から電力が供給された場合に、その電力の少なくとも一部を蓄えることが可
能な電源を用いることにより、電力の消費をより一層、大幅に抑制することが可能となる
。この点については、後ほど詳しく説明する。
【００５４】
また、図７に示されるように第２実施例の負荷駆動回路１００は、図２に示した第１実
施例の負荷駆動回路１００とは異なり、負荷５０からの電力をグランドまたは電源Ｅ１〜
Ｅ３の各電源へ還流させる方向に、ユニポーラ型のＰＭＯＳトランジスタＰｔｒ０〜Ｐｔ
ｒ３が設けられている。尚、トランジスタＰｔｒ０〜Ｐｔｒ３は、ユニポーラ型のトラン
ジスタに限らず、バイポーラ型など、他の方式のトランジスタを用いることも可能である
。また、トランジスタＰｔｒ０〜Ｐｔｒ３と負荷５０との間にも、逆流防止用のダイオー
ドが挿入されているが、逆流が生じない構造のトランジスタ（バイポーラ型など）を用い
た場合は、このダイオードは不要となる。
【００５５】
電源Ｅ１〜Ｅ４の電力を負荷５０に供給する側の各トランジスタＮｔｒ１〜Ｎｔｒ４に
は、それぞれのゲート電極に、スイッチＳＮ１〜ＳＮ４を介してオペアンプＯｐａｍｐの
出力端子が接続されている。これは、図２に示した第１実施例の負荷駆動回路１００と同
様である。しかし、上述したように第２実施例の負荷駆動回路１００には、負荷５０の電
力を還流させるトランジスタＰｔｒ０〜Ｐｔｒ３も設けられており、これらのトランジス
タＰｔｒ０〜Ｐｔｒ３のゲート電極にもオペアンプＯｐａｍｐの出力端子が接続され、各
ゲート電極とオペアンプＯｐａｍｐの出力端子との間には、スイッチＳＰ０〜ＳＰ３が設
けられている。尚、各トランジスタＰｔｒ０〜Ｐｔｒ３は、誤動作を回避するためにゲー
ト電極がプルアップ処理されているが、図が煩雑となることを避けるために、図示は省略
されている。
【００５６】
ゲートセレクタ回路１４０は、これらのスイッチＳＮ１〜ＳＮ４およびスイッチＳＰ０
〜ＳＰ３の状態を、ＯＮまたはＯＦＦに切り換える。そして、スイッチＳＮ１〜ＳＮ４あ
るいはスイッチＳＰ０〜ＳＰ３の何れのスイッチがＯＮになるかによって、対応するトラ
ンジスタＮｔｒ１〜Ｎｔｒ４あるいはトランジスタＰｔｒ０〜Ｐｔｒ３、およびオペアン
プＯｐａｍｐによって負帰還回路が形成される。その結果、ＤＡＣの出力するアナログ電
圧に追随させて、負荷５０に印加する電圧値を負帰還制御することが可能となる。以下、
この点について、詳しく説明する。
【００５７】
Ｃ−２．負荷駆動回路の動作  ：
図８は、第２実施例の負荷駆動回路１００が容量性の負荷５０を駆動する動作を示した
説明図である。尚、第２実施例においても、電源Ｅ１、Ｅ２、Ｅ３、Ｅ４は、それぞれ電
圧値Ｅ１、Ｅ２、Ｅ３、Ｅ４の電力を発生し、各電圧値は、０（Ｖ）＜Ｅ１＜Ｅ２＜Ｅ３
＜Ｅ４となっているものとする。また、説明が煩雑となることを避けるために、第２実施
例においても、各トランジスタＮｔｒ１〜Ｎｔｒ４、Ｐｔｒ０〜Ｐｔｒ３や、ダイオード
などの内部抵抗は無視できるものとする。
【００５８】
負荷５０に印加するべき駆動電圧（ＤＡＣが出力するアナログ電圧）が増加する場合に
は、第２実施例の負荷駆動回路１００は、図３を用いて前述した第１実施例と全く同様に
動作する。すなわち、駆動電圧が０（Ｖ）〜Ｅ１の電圧範囲にある場合は、ゲートセレク
タ回路１４０によってスイッチＳＮ１をＯＮにするとともに、その他のスイッチ（スイッ
チＳＮ２〜ＳＮ４、およびスイッチＳＰ０〜ＳＰ３）は全てＯＦＦにする。その結果、ト
ランジスタＮｔｒ１およびオペアンプＯｐａｍｐによる負帰還回路が形成され、ＤＡＣが
出力するアナログ電圧に従って、電源Ｅ１の電力が負荷５０に印加される。また、負荷５
０に印加するべき駆動電圧が、電源Ｅ１から供給可能な電圧値を越えた場合は、スイッチ
ＳＮ１をＯＦＦにするとともに、スイッチＳＮ２をＯＮにする。その結果、トランジスタ
Ｎｔｒ１およびオペアンプＯｐａｍｐによる負帰還回路が、トランジスタＮｔｒ２および
オペアンプＯｐａｍｐによる負帰還回路に切り換わり、電源Ｅ２の電力が負荷５０に供給
されるようになる。
【００５９】
図８（ｂ）には、駆動電圧が０（Ｖ）からＥ１に向かって上昇している間は、電源Ｅ１
からトランジスタＮｔｒ１を介して負荷５０に電力が供給され、駆動電圧がＥ１からＥ２
に上昇している間は、電源Ｅ２からトランジスタＮｔｒ２を介して負荷５０に電力が供給
される様子が示されている。このように、負荷５０に印加するべき駆動電圧が上昇してい
る間は、スイッチＳＮ１〜ＳＮ４を切り換えることにより、負荷５０に電力を供給する電
源を次々と切り換えていけばよい。
【００６０】
これに対して、負荷５０に印加するべき駆動電圧（ＤＡＣが出力するアナログ電圧）が
減少する場合には、スイッチＳＮ１〜ＳＮ４を全てＯＦＦにするとともに、駆動電圧に応
じて、スイッチＳＰ０〜ＳＰ３の何れかをＯＮにする。例えば、駆動電圧をＥ２からＥ１
に向かって減少させる場合について考える。駆動電圧がＥ１〜Ｅ２の範囲にあって、減少
させる場合は、スイッチＳＰ１をＯＮにする。すると、オペアンプＯｐａｍｐの出力が、
トランジスタＰｔｒ１のゲート電極に入力されて、トランジスタＰｔｒ１内に正孔による
チャネルが形成され、負荷５０と電源Ｅ１とが電気的に接続される。負荷５０には電圧値
Ｅ２が印加されていたから、負荷５０に蓄えられていた電力が電源Ｅ１に還流する。そし
て、電源Ｅ１が、例えば二次電池などのように、外部から供給された電力を蓄えることが
可能な電源であった場合には、蓄えておいた電力を用いて負荷５０を駆動することができ
るので、電力の消費を大幅に抑制することが可能となる。
【００６１】
また、トランジスタＰｔｒ１は、ゲート電極に加える電圧が低くなるほど、トランジス
タＰｔｒ１の等価的な抵抗値も小さくなる。このため、ＤＡＣが出力するアナログ電圧（
負荷５０に印加すべき目標電圧）と、負荷５０に実際に印加されている駆動電圧とをオペ
アンプＯｐａｍｐに入力するとともに、オペアンプＯｐａｍｐの出力をゲート電極に加え
ることで、負帰還回路が形成されて、負荷５０に印加する駆動電圧を制御することが可能
となる。例えば、負荷５０に印加している駆動電圧が、ＤＡＣの出力する目標電圧よりも
高い場合、オペアンプＯｐａｍｐの出力が減少するので、トランジスタＰｔｒ１の等価的
な抵抗値が減少する。その結果、負荷５０に印加されている駆動電圧が減少して、ＤＡＣ
の出力する目標電圧に近付くようになる。
【００６２】
図８（ａ）には、スイッチＳＰ１がＯＮにされたときに、トランジスタＰｔｒ１および
オペアンプＯｐａｍｐによって形成される負帰還回路が、太い実線で示されている。こう
して、負帰還制御を行いながら、負荷５０の駆動電圧を電圧値Ｅ２から電圧値Ｅ１に減少
させると、負荷５０に蓄えられた電力が、トランジスタＰｔｒ１を介して電源Ｅ１に還流
されて、その結果として、駆動電圧が減少していくことになる。図８（ｂ）には、負荷５
０の電力が、トランジスタＰｔｒ１を介して電源Ｅ１に還流される様子が、太い実線の矢
印によって表されている。
【００６３】
負荷５０の駆動電圧が、電圧値Ｅ１よりも低くなった場合には、ゲートセレクタ回路１
４０を用いてスイッチＳＰ１をＯＦＦにするとともに、スイッチＳＰ０をＯＮにする。そ
の結果、トランジスタＰｔｒ１およびオペアンプＯｐａｍｐによる負帰還回路（図８（ａ
）で太い実線で示した回路）が、トランジスタＰｔｒ０およびオペアンプＯｐａｍｐによ
る新たな負帰還回路に切り換わる。図８（ａ）では、新たに切り換わった負帰還回路を、
太い破線で表している。その結果、負荷５０に蓄えられた電力は、トランジスタＰｔｒ０
を介してグランドに放出され、それに伴って、負荷５０に加わる駆動電圧が低下すること
になる。図８（ｂ）には、負荷５０の電力が、トランジスタＰｔｒ０を介してグランドに
放出される様子が、太い破線の矢印によって表されている。また、このように駆動電圧を
減少させている状態から、再び上昇させる場合には、前述したようにスイッチＳＮ１〜Ｓ
Ｎ４の中から、現在の電圧値に応じたスイッチをＯＮにすればよい。
【００６４】
このように、第２実施例の負荷駆動回路１００においても、負荷５０に印加することの
できる電圧範囲が、０（Ｖ）〜Ｅ１、Ｅ１〜Ｅ２、Ｅ２〜Ｅ３、およびＥ３〜Ｅ４の４つ
の電圧範囲に分割されており、それぞれの電圧範囲を受け持つ電源Ｅ１〜Ｅ４が予め設定
されている。そして、負荷５０に印加する駆動電圧を上昇させる場合は、その電圧範囲を
受け持つ電源を負荷５０に接続して、負帰還制御を行いながら、負荷５０に駆動電圧を印
加する。例えば、駆動電圧が電圧値Ｅ１と電圧値Ｅ２との中間にあれば、Ｅ１〜Ｅ２の電
圧範囲を受け持つ電源Ｅ２を用いて負荷５０を駆動することになる。これに対して、負荷
５０に印加する駆動電圧を減少させる場合には、現在の電圧よりも一つ低い電圧範囲を受
け持つ電源を負荷５０に接続する。そして、負荷５０に蓄えられた電力を電源に還流させ
ながら、負帰還制御を行って、負荷５０に印加する駆動電圧を減少させる。例えば、駆動
電圧が電圧値Ｅ１と電圧値Ｅ２との中間にある場合は、０（Ｖ）〜Ｅ１の電圧範囲を受け
持つ電源Ｅ１を負荷５０に接続して、負荷５０の電力を電源Ｅ１に蓄える。こうすること
により、負荷５０を駆動する際の電力の消費を抑制することができる。特に、電源Ｅ１〜
Ｅ４が、二次電池やコンデンサなどのように、外部から供給された電力の少なくとも一部
を蓄えることが可能な電源であった場合には、電力の消費を、更に大きく抑制することが
可能となる。以下では、この理由について説明する。
【００６５】
図９は、第２実施例の負荷駆動回路１００において、負荷５０に印加する駆動電圧を、
０（Ｖ）〜Ｅ４まで上昇させた後、Ｅ４〜０（Ｖ）まで減少させる様子を示した説明図で
ある。前述したように、駆動電圧を０（Ｖ）〜Ｅ１に上昇させる際には、スイッチＳＮ１
をＯＮにすることにより、電源Ｅ１の電力を、トランジスタＮｔｒ１を介して負荷５０に
供給しながら、駆動電圧を上昇させる。駆動電圧がＥ１に達したら、スイッチＳＮ１をＯ
ＦＦにするとともにスイッチＳＮ２をＯＮにして、電源Ｅ２の電力を、トランジスタＮｔ
ｒ２を介して負荷５０に供給しながら、駆動電圧を上昇させる。駆動電圧がＥ２に達した
ら、スイッチＳＮ２をＯＦＦにして、スイッチＳＮ３をＯＮにすることによって、電源Ｅ
３の電力を、トランジスタＮｔｒ３を介して負荷５０に供給する。更に、駆動電圧がＥ３
に達したら、スイッチＳＮ３をＯＦＦに、スイッチＳＮ４をＯＮにして、電源Ｅ４の電力
を、トランジスタＮｔｒ４を介して負荷５０に供給する。図９には、このようにして電源
Ｅ１〜Ｅ４を切り換えながら、負荷５０に印加する駆動電圧を次第に上昇させる様子が示
されている。この時、各トランジスタＮｔｒ１〜Ｎｔｒ４が動作する電圧差は、高々、各
電源Ｅ１〜Ｅ４が発生する電圧差、すなわち、０（Ｖ）〜Ｅ１、Ｅ１〜Ｅ２、Ｅ２〜Ｅ３
、Ｅ３〜Ｅ４程度の電圧差にしかならない。このため、第１実施例の負荷駆動回路１００
と同様のメカニズムによって、電力の消費を抑制することができる。
【００６６】
次に、駆動電圧をＥ４から減少させる際には、先ず、スイッチＳＮ４をＯＦＦにした後
、スイッチＳＰ３をＯＮにする。すると、前述したように、負荷５０に蓄えられていた電
力が、トランジスタＰｔｒ３を介して電源Ｅ３に還流し、それに伴って負荷５０に印加さ
れている駆動電圧が減少する。この時、電源Ｅ３が、供給された電力を蓄えることが可能
な電源であれば、負荷５０から還流した電力が電源Ｅ３に蓄えられることになる。負荷５
０の駆動電圧が電圧値Ｅ３まで減少したら、スイッチＳＰ３をＯＦＦにして、スイッチＳ
Ｐ２をＯＮにすることにより、負荷５０の電力を、今度はトランジスタＰｔｒ２を介して
電源Ｅ２に還流させる。更に、駆動電圧が電圧値Ｅ２まで減少したら、スイッチＳＰ２を
ＯＦＦに、スイッチＳＰ１をＯＮにして、負荷５０の電力を、トランジスタＰｔｒ１を介
して電源Ｅ１に還流させる。電源Ｅ２あるいは電源Ｅ１が、電力を蓄えることが可能であ
れば、負荷５０から還流した電力は、それぞれ電源Ｅ２あるいは電源Ｅ１に蓄えられる。
駆動電圧が電圧値Ｅ１まで減少したら、最後に、スイッチＳＰ１をＯＦＦにして、スイッ
チＳＰ０をＯＮにする。すると、負荷５０の電力は、トランジスタＰｔｒ０を介してグラ
ンドに放出され、それに伴って、負荷５０に印加している駆動電圧が０（Ｖ）まで減少す
る。
【００６７】
図９には、このようにして、負荷５０に印加されている駆動電圧を、より低い電圧値の
電力を発生する電源に還流させながら、負荷５０に印加の駆動電圧を次第に減少させる様
子が示されている。この時、各トランジスタＰｔｒ０〜Ｐｔｒ３が動作する電圧差も、高
々、各電源Ｅ１〜Ｅ４が発生する電圧差、すなわち、０（Ｖ）〜Ｅ１、Ｅ１〜Ｅ２、Ｅ２
〜Ｅ３、Ｅ３〜Ｅ４程度の電圧差にしかならない。このため、第１実施例の負荷駆動回路
１００と同様のメカニズムによって、電力の消費を抑制することができる。
【００６８】
更に、第２実施例の負荷駆動回路１００では、負荷５０は容量性の負荷であることから
、負荷５０から電力が還流される電源Ｅ１〜電源Ｅ３を、二次電池など、外部から供給さ
れた電力を蓄えることが可能な電源としておくことで、電力の消費を更に大きく抑制する
ことができる。図９中に太い実線で示した矢印は、負荷５０から還流された電力を、電源
Ｅ１〜Ｅ３に蓄えながら、駆動電圧を減少させている様子を表している。
【００６９】
このように、駆動電圧を減少させる際に、負荷５０からの電力を電源に蓄えておけば、次に駆動電圧を上昇させる際には、蓄えておいた電力を用いることができる。例えば、再び、駆動電圧を０（Ｖ）〜Ｅ１に上昇させる際には、電源Ｅ１から電力を供給することになるが、この時、負荷５０から還流されて蓄えておいた電力を供給すれば、実質的には新たな電力を供給することなく、負荷５０の駆動電圧を上昇させることができる。同様に、電源Ｅ２および電源Ｅ３にも、負荷５０からの電力が蓄えられているので、駆動電圧をＥ１〜Ｅ２に上昇させる際、更にはＥ２〜Ｅ３に上昇させる際には、電源Ｅ２および電源Ｅ３に蓄えておいた電力を負荷５０に供給することで、実質的に新たな電力を供給することなく、負荷５０に印加する駆動電圧を上昇させることができる。結局、負荷５０から還流した電力を電源に蓄えておけば、０（ｖ）〜Ｅ３までの駆動電圧であれば、新たな電力を供給することなく印加することが可能となり、その結果、電力の消費を大幅に抑制することが可能となるのである。
【００７０】
尚、以上の説明では、負荷駆動回路１００には、電源Ｅ１〜Ｅ４の４つの電源が設けら
れているものとして説明した。しかし、より多くの電源を設けて、負荷５０に印加する電
圧範囲をより細かく分割すれば、新たな電力を供給することなく負荷５０に印加すること
の可能な駆動電圧の範囲を拡大することができる。その結果、電力の消費をより一層大幅
に抑制することが可能となる。また、第２実施例の負荷駆動回路１００においても、第１
実施例と同様に、負の駆動電圧を印加したり、あるいは、正負に変化する駆動電圧を負荷
５０印加することも可能である。
【００７１】
Ｄ．変形例  ：
以上に説明した各種の実施例の他にも、幾つかの変形例を考えることができる。以下で
は、これら変形例について簡単に説明する。
【００７２】
Ｄ−１．第１の変形例  ：
上述した各種の実施例では、電源Ｅ１〜Ｅ４は何れも、常に安定した電圧値の電力を発
生しているものとして説明した。しかし、コンデンサのように、電力を供給するに従って
電圧値が低下する電源や、二次電池のように安定した電圧値の電力を発生するとは限らな
い電源も存在する。更には、電源の能力に対して、負荷５０に供給する電力が過大なため
に、安定した電圧値の電力を供給することが困難な場合も生じ得る。このような場合は、
各電源が発生する電圧値を監視しておき、負荷５０に印加すべき駆動電圧に応じて、最適
な電圧値を発生している電源が負荷５０に接続されるように、スイッチＳＮ１〜ＳＮ４あ
るいはスイッチＳＰ０〜ＳＰ３を切り換えるようにしても良い。
【００７３】
図１０は、このような第１の変形例の負荷駆動回路１００を例示した説明図である。図
１０に示した負荷駆動回路１００では、電源Ｅ１〜Ｅ４の発生する電圧値、および負荷５
０に印加すべき駆動電圧（ＤＡＣの出力電圧）が、ゲートセレクタ回路１４０に入力され
ている。そして、ゲートセレクタ回路１４０は、駆動電圧が上昇しているのか、減少して
いるのか、および、駆動電圧値、各電源が発生する電圧値に応じて、スイッチＳＮ１〜Ｓ
Ｎ４あるいはスイッチＳＰ０〜ＳＰ３を切り換える。例えば、駆動電圧が上昇中であれば
、駆動電圧よりも一定以上高い電圧値を発生している電源の中で、最も低い電圧値の電源
から負荷５０に電力が供給されるように、スイッチＳＮ１〜ＳＮ４の対応するスイッチを
ＯＮにする。逆に、駆動電圧が減少中であれば、駆動電圧よりも一定以上低い電圧値を発
生している電源の中で、最も高い電圧値の電源に、負荷５０の電力が還流するように、ス
イッチＳＰ０〜ＳＰ３の対応するスイッチをＯＮにする。こうすれば、たとえ、各電源の
発生する電圧値が安定していない場合でも、電力の消費を抑制しながら、負荷５０に適切
な駆動電圧を印加することが可能となる。
【００７４】
Ｄ−２．第２の変形例  ：
また、上述した各種の実施例では、負荷５０に印加する駆動電圧を、そのままオペアン
プＯｐａｍｐに入力して、負帰還制御を行うものとして説明した。しかし、駆動電圧を直
接、オペアンプＯｐａｍｐに入力するのではなく、一旦、分圧した後に、オペアンプＯｐ
ａｍｐに入力してもよい。
【００７５】
図１１は、このような第２の変形例の負荷駆動回路１００を例示した説明図である。図
１１に示した負荷駆動回路１００では、負荷５０に印加されている駆動電圧が、抵抗を用
いた分圧回路で１／ｎに分圧された後に、オペアンプＯｐａｍｐに入力されている。こう
すれば、ＤＡＣが発生する電圧は、負荷５０に印加すべき駆動電圧の１／ｎの電圧でよい
。このため、出力範囲の小さなＤＡＣを用いて、大きな変動量の駆動電圧を制御すること
が可能となる。
【００７６】
以上、各種の負荷駆動回路について説明したが、本発明は上記すべての実施例に限られ
るものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能で
ある。
【００７７】
例えば、いわゆるインクジェットプリンタでは、容量性の負荷であるピエゾ素子を駆動
することによってインクを噴射していることから、上述した各種の負荷駆動回路１００は
、ピエゾ素子を駆動するための負荷駆動回路として好適に用いることができる。あるいは
、液晶パネルも大きな寄生容量が発生しており、容量性の負荷の一種であるから、上述し
た各種の負荷駆動回路１００は、液晶パネルの駆動回路としても好適に用いることが可能
である。
【図面の簡単な説明】
【００７８】
【図１】本実施例の負荷駆動回路の大まかな構成を示した説明図である。
【図２】第１実施例の負荷駆動回路の構成を例示した説明図である。
【図３】第１実施例の負荷駆動回路が負荷を駆動する動作を示した説明図である。
【図４】単一の電源と単一の負帰還回路を用いて負荷を駆動する比較のための負荷駆動回路を例示した説明図である。
【図５】第１実施例の負荷駆動回路において電力の消費を抑制可能な理由を示した説明図である。
【図６】電圧値が正負に変化する駆動電圧を負荷に印加することの可能な負荷駆動回路を例示した説明図である。
【図７】第２実施例の負荷駆動回路の構成を例示した説明図である。
【図８】第２実施例の負荷駆動回路が容量性の負荷を駆動する動作を示した説明図である。
【図９】第２実施例の負荷駆動回路において電力の消費を抑制可能な理由を示した説明図である。
【図１０】第１の変形例の負荷駆動回路を例示した説明図である。
【図１１】第２の変形例の負荷駆動回路を例示した説明図である。
【符号の説明】
【００７９】
１０…電源部、    ２０…目標電圧波形出力部、    ３０…負帰還制御部、
４０…電源接続部、    ５０…負荷、    １００…負荷駆動回路、
１４０…ゲートセレクタ回路、    Ｅ１，Ｅ２，Ｅ３，Ｅ４…電源
【図１】
0004666010.tif 000002
【図２】
0004666010.tif 000003
【図３】
0004666010.tif 000004
【図４】
0004666010.tif 000005
【図５】
0004666010.tif 000006
【図６】
0004666010.tif 000007
【図７】
0004666010.tif 000008
【図８】
0004666010.tif 000009
【図９】
0004666010.tif 000010
【図１０】
0004666010.tif 000011
【図１１】
0004666010.tif 000012