(57)【特許請求の範囲】
【請求項１】
複数の入力接点を対象に、各入力接点の閉成／開放と信号線の混触とを判定する接点入力装置であって、
前記複数の入力接点の各一方の端子に、複数ビットで構成された互いに異なる照査コードを個別の信号線を通じて直列にかつ同時に出力する照査コード出力部と、
前記照査コード出力部による前記照査コードの出力に同期して、前記複数の入力接点の他方の端子のそれぞれから個別の信号線を通じて直列に入力される値を、前記照査コードと同じビット数の入力コードとして入力接点毎に取得するコード入力部と、
前記照査コード出力部が出力した照査コードと前記コード入力部で取得した入力コードとを入力接点毎に照合して、各入力接点の閉成／開放と信号線の混触の有無とを判定する判定部と
を有し、
前記各照査コードは、「１」のビットを含みかつ任意の２つの照査コードを論理和した場合に「１」の数が前記２つの照査コードのどちらよりも増えるように設定されており、
前記判定部は、それぞれの入力接点について、
前記照査コード出力部が出力した照査コードと前記コード入力部で取得した入力コードとが一致する場合はその入力接点は閉成しかつ混触なしと判定し、
前記コード入力部で取得した入力コードが全ビット「０」の場合はその入力接点は開放と判定し、
前記照査コード出力部が出力した照査コードと前記コード入力部で取得した入力コードとが不一致かつ前記入力コードが「１」を含むときはその入力接点の信号線で混触ありと判定する
ことを特徴とする接点入力装置。
【請求項２】
前記各照査コードは、含まれる「１」の数が等しい所定の複数ビットで構成された互いに異なる組み合わせコードである
ことを特徴とする請求項１に記載の接点入力装置。
【請求項３】
混触ありと判定した入力接点については、閉成／開放のうちフェールセーフとなる方に判定する
ことを特徴とする請求項１または２に記載の接点入力装置。
【請求項４】
混触ありと判定した入力接点については、開放していると判定する
ことを特徴とする請求項１または２に記載の接点入力装置。
【請求項５】
前記照査コード出力部が同時に出力するすべての照査コードを同一ビット同士で論理和した結果が全ビット「１」とならないように前記照査コードを構成しておき、
前記判定部は、入力コードが全ビット「１」となった入力接点について、入力故障ありと判定する
ことを特徴とする請求項１乃至４のいずれか１つに記載の接点入力装置。
【請求項６】
前記各照査コードは、いずれも特定位置のビットが「０」となるように構成されており、
前記判定部は、入力コードの前記特定位置のビットが「１」となった入力接点について、入力故障ありと判定する
ことを特徴とする請求項１乃至４のいずれか１つに記載の接点入力装置。
【請求項７】
前記照査コード出力部の出力段は、ワイアド・オア接続が可能な半導体で構成されている
ことを特徴とする請求項１乃至６のいずれか１つに記載の接点入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力接点が閉成／開放のいずれの状態にあるかを示す情報を取り込む接点入力装置において、各入力接点に繋がる信号線間の混触を検出する技術に関する。
【背景技術】
【０００２】
入力接点の閉成／開放を示す情報をＣＰＵ（Central Processing Unit）などの情報処理装置に取り込む場合に、入力接点に繋がる信号線間に混触があると、入力接点の閉成／開放をＣＰＵなどの情報処理装置が錯誤して誤動作してしまう。
【０００３】
混触を検出する技術には、たとえば、試験用擬似信号を発生するテスト回路を付加し、混触を検出する際には通常の接点入力回路の動作を停止させた上でテスト回路を動作させ、該テスト動作における試験用擬似信号の検知状態に基づいて混触を検出する混触検出方式が開示されている（たとえば、特許文献１参照。）。この混触検出方式では、検査対象となる多数の接点入力回路を複数に群分けし、群単位での試験と群内での個々の接点入力回路に対する試験とを組み合わせることで、試験時間の短縮を図っている。
【０００４】
【特許文献１】特公昭６１−５０３５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に開示された混触検出方式では、通常の接点入力回路とは別にテスト回路を追加しなければならず、回路構成が複雑になると共に、部品点数の増加により、回路全体としての信頼性が低下するという問題があった。
【０００６】
また、接点入力回路としての入力動作と混触に関するテスト動作とは独立した別の動作なので、テスト動作を実行する毎に入力動作の実行が阻害され制約されてしまう。また、前回のテスト動作後に生じた混触については次回のテスト動作を行なうまで認識されないので、前回のテスト動作で混触なしと判断された場合でも、現時点での入力動作の正当性が１００％保障されるものではなかった。
【０００７】
本発明は、上記の問題を解決しようとするものであり、テスト回路を追加することなく、入力接点の閉成／開放に関する判定と混触の判定とを同時に行なうことのできる接点入力装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記の目的は以下に示す各項の発明により達成される。
【０００９】
（１）複数の入力接点を対象に、各入力接点の閉成／開放と信号線の混触とを判定する接点入力装置であって、
前記複数の入力接点の各一方の端子に、複数ビットで構成された互いに異なる照査コードを個別の信号線を通じて直列にかつ同時に出力する照査コード出力部と、
前記照査コード出力部による前記照査コードの出力に同期して、前記複数の入力接点の他方の端子のそれぞれから個別の信号線を通じて直列に入力される値を、前記照査コードと同じビット数の入力コードとして入力接点毎に取得するコード入力部と、
前記照査コード出力部が出力した照査コードと前記コード入力部で取得した入力コードとを入力接点毎に照合して、各入力接点の閉成／開放と信号線の混触の有無とを判定する判定部と
を有し、
前記各照査コードは、「１」のビットを含みかつ任意の２つの照査コードを論理和した場合に「１」の数が前記２つの照査コードのどちらよりも増えるように設定されており、
前記判定部は、それぞれの入力接点について、
前記照査コード出力部が出力した照査コードと前記コード入力部で取得した入力コードとが一致する場合はその入力接点は閉成しかつ混触なしと判定し、
前記コード入力部で取得した入力コードが全ビット「０」の場合はその入力接点は開放と判定し、
前記照査コード出力部が出力した照査コードと前記コード入力部で取得した入力コードとが不一致かつ前記入力コードが「１」を含むときはその入力接点の信号線で混触ありと判定する
ことを特徴とする接点入力装置。
【００１０】
上記発明では、各入力接点へ、互いに異なる照査コードを同時に出力すると共に、各入力接点を経由して戻ってきたものを入力コードとして取得し、入力接点毎に照査コードと入力コードとを照合し、その照合結果に基づいて各入力接点の閉成／開放と信号線の混触の有無とを判定する。
【００１１】
照査コードは、入力接点毎に異なると共に、「１」のビットを必ず含みかつ任意の２つの照査コードを論理和した場合に「１」の数がその２つの照査コードのどちらよりも増えるように設定されている。入力接点が閉成しかつ混触しているときは、当該入力接点へ出力した照査コードと混触した信号線に出力された他の照査コードとを論理和（重畳）した値の入力コードが取得されるので、該入力コードは元の照査コードよりも「１」の数が増えており、元の照査コードとは必ず不一致でかつ「１」のビットを含んでいる。一方、入力接点が開放しかつ混触しているときは、混触している他の照査コードが入力コードとして取得される場合があるので、入力コードは当該入力接点へ出力した照査コードと不一致でかつ「１」のビットを含んでいる。
【００１２】
そこで、照査コードと入力コードとが不一致かつ入力コードに「１」が含まれているときは混触ありと判定し、入力コードが全ビット「０」ならば、その入力接点は開放と判定し、照査コードと入力コードとが一致する場合は、その入力接点は閉成かつ混触なしと判定する。入力コードが全ビット「０」の場合には混触している可能性もあるが、この場合の混触は、該混触の有無によって「開放」との判定に影響を与えるものでなく、判定結果に錯誤を与えない。
【００１３】
照査コードは、「１」のビットを含みかつ任意の２つの照査コードを論理和した場合に「１」の数がこれら２つの照査コードのどちらよりも増えるように設定されていればよく、言い換えると、任意の２つの照査コードにおいて一方が「１」で他方が「０」となるビット位置と、前記他方が「１」で前記一方が「０」となるビット位置とが存在するようにすればよく、各照査コードに含まれる「１」の数は等しくなくてもよい。たとえば、第１照査コードを「１１０００」（「１」は２個）に、第２照査コードを「００１００」（「１」は１個）のように設定してもかまわない。しかし、第１照査コードを「１１０００」に第２照査コードを「１００００」にすると、これらの論理和が「１１０００」となって第１照査コードと区別が付かなくなるので、このような照査コードの組み合わせは使用しない。
【００１４】
（２）前記各照査コードは、含まれる「１」の数が等しい所定の複数ビットで構成された互いに異なる組み合わせコードである
ことを特徴とする（１）に記載の接点入力装置。
【００１５】
上記発明では、各照査コードは、６Ｃ２などの組み合わせコードになっている。この場合、各照査コードに含まれる「１」の数は等しく一定なので、該一定数より「１」の数が多い場合に、混触が生じていると判定してもよい。
【００１６】
（３）混触ありと判定した入力接点については、閉成／開放のうちフェールセーフとなる方に判定する
ことを特徴とする（１）または（２）に記載の接点入力装置。
【００１７】
上記発明では、混触しているときに入力接点の閉成／開放を正確に特定できない場合があるので、混触ありと判定された入力接点については、閉成／開放のうち、システムの動作が安全側（フェールセーフ）となる方になっていると判定する。
【００１８】
（４）混触ありと判定した入力接点については、開放していると判定する
ことを特徴とする（１）または（２）に記載の接点入力装置。
【００１９】
（５）前記照査コード出力部が同時に出力するすべての照査コードを同一ビット同士で論理和した結果が全ビット「１」とならないように前記照査コードを構成しておき、
前記判定部は、入力コードが全ビット「１」となった入力接点について、入力故障ありと判定する
ことを特徴とする（１）乃至（４）のいずれか１つに記載の接点入力装置。
【００２０】
上記発明では、すべての照査コードを論理和しても全ビットが「１」にならないように各照査コードを予め設定してあるので、入力コードが全ビット「１」となった入力接点については、混触以外の要因による入力故障があると判定する。
【００２１】
（６）前記各照査コードは、いずれも特定位置のビットが「０」となるように構成されており、
前記判定部は、入力コードの前記特定位置のビットが「１」となった入力接点について、入力故障ありと判定する
ことを特徴とする（１）乃至（４）のいずれか１つに記載の接点入力装置。
【００２２】
上記発明では、すべての照査コードは特定位置のビットが「０」となるように構成してあるので、すべての照査コードが混触により重畳された場合でも、特定位置のビットは「０」になる。そこで、入力コードの特定位置のビットが「１」となった入力接点については、混触以外の要因による入力故障があると判定する。
【００２３】
（７）前記照査コード出力部の出力段は、ワイアド・オア接続が可能な半導体で構成されている
ことを特徴とする（１）乃至（６）のいずれか１つに記載の接点入力装置。
【００２４】
上記発明では、混触が生じた場合に、混触した信号線に出力された照査コード同士の論理和が信号線上に確実に現れる。
【発明の効果】
【００２５】
本発明に係わる接点入力装置によれば、テスト回路などを追加することなく混触の判定を行なうことができ、装置コストの低減と信頼性の向上を図ることができる。さらに、入力接点の閉成／開放と混触の有無とを同時に判定できるので、混触なしと判定された場合には閉成／開放の判定時点で混触なきことを保証でき、閉成／開放の判定結果に対する信頼性を高めることができる。
【００２６】
また、すべての照査コードを論理和してもオール「１」にならないように照査コードの内容を設定したものでは、接点入力回路における短絡、開放などの固定的な入力故障も検出することができる。
【発明を実施するための最良の形態】
【００２７】
以下、図面に基づき本発明の実施の形態を説明する。
【００２８】
図１は、本実施の形態に係わる接点入力装置１０を含む全体回路を示している。ここでは、４つの入力接点ＲＩ１〜ＲＩ４を対象とする場合を例に説明する。接点入力装置１０は、ＣＰＵ２０と、ＣＰＵ２０の各出力ポートＰＯ１〜ＰＯ４に接続された出力回路１１ａ〜１１ｄと、ＣＰＵ２０の各入力ポートＰＩ１〜ＰＩ４に接続された入力回路１２ａ〜１２ｄとから構成されている。
【００２９】
ＣＰＵ２０の出力ポートＰＯ１は出力回路１１ａおよび信号線を通じて入力接点ＲＩ１の一方の端子に接続され、該入力接点ＲＩ１の他方の端子は信号線および入力回路１２ａを介して入力ポートＰＩ１に接続されている。同様に、出力ポートＰＯ２、出力ポートＰＯ３、出力ポートＰＯ４はそれぞれ出力回路１１ｂ、１１ｃ、１１ｄおよび個別の信号線を通じて入力接点ＲＩ２、ＲＩ３、ＲＩ４の一方の端子に接続され、各入力接点ＲＩ２、ＲＩ３、ＲＩ４の他方の端子はそれぞれ個別の信号線および入力回路１２ｂ、１２ｃ、１２ｄを介して入力ポートＰＩ２、ＰＩ３、ＰＩ４に接続されている。
【００３０】
各出力回路１１ａ、１１ｂ、１１ｃ、１１ｄは、ワイアド・オア接続が可能な半導体で構成されている。また各入力回路１２ａ、１２ｂ、１２ｃ、１２ｄは入力用のトランジスタ１３を備え、該トランジスタ１３の入力側はそれぞれ抵抗器１４を介して入力接点ＲＩ１、ＲＩ２、ＲＩ３、ＲＩ４の接点取込電圧ＶＥにプルアップしてある。また各入力ポートＰＩ１、ＰＩ２、ＰＩ３、ＰＩ４はそれぞれ抵抗器１５を介してＣＰＵ取込電圧ＶＬにプルアップしてある。出力回路１１ａ〜１１ｄおよび入力回路１２ａ〜１２ｄのトランジスタは、たとえば、トランジスタアレイＩＣで構成されるが、これに限定されず、他の素子を使用してもかまわない。
【００３１】
ＣＰＵ２０は、図示省略のＲＯＭ（Read Only Memory）などに記憶された所定のプログラムを実行することにより、照査コード出力部２１、コード入力部２４、判定部２７としての機能を果たす。
【００３２】
照査コード出力部２１は、各入力接点ＲＩ１〜ＲＩ４の一方の端子に出力回路１１ａ〜１１ｄおよび信号線を通じて、入力接点ＲＩ１〜ＲＩ４毎に異なる値の照査コードを直列にかつ同時に出力する機能を果たす。照査コードテーブル２２には、各入力接点ＲＩ１〜ＲＩ４へ出力する照査コードが予め記憶されている。
【００３３】
図２は、照査コードテーブル２２の一例を示している。この例では、ＰＯ１から入力接点ＲＩ１へ出力する照査コードＣ１は（１１００００）に、ＰＯ２から入力接点ＲＩ２へ出力する照査コードＣ２は（１０１０００）に、ＰＯ３から入力接点ＲＩ３へ出力する照査コードＣ３は（１００１００）に、ＰＯ４から入力接点ＲＩ４へ出力する照査コードＣ４は（１０００１０）にそれぞれ設定してある。この例では、照査コードＣ１〜Ｃ４はそれぞれ「１」のビットを２つ有する６ビット構成のコードになっており、組み合わせ「６Ｃ２」で得られる１５通りのコードの中の任意の４種類を採用している。
【００３４】
照査コードは、複数ビットで構成された互いに異なるコードであって、「１」のビットを含みかつ任意の２つの照査コードを論理和した場合に「１」の数がその２つの照査コードのどちらよりも増えるように構成されていればよく、上記のような６Ｃ２などの組み合わせコードに限定されない。なお、ここではさらに、すべての照査コードを同一ビット同士で論理和した場合に全ビットが「１」にならないように設定してあり、具体的には、すべての照査コードＣ１〜Ｃ４の最下位ビットＬｓｂを「０」に統一してある。
【００３５】
照査コード出力部２１は、各照査コードをその最上位ビットＭｓｂから最下位ビットＬｓｂまで１ビットずつ順に該当する出力ポートＰＯ１〜ＰＯ４へ一定のビットレートで直列に出力することを、すべての出力ポートＰＯ１〜ＰＯ４に対して同時に行なうようになっている。なお、照査コードを構成する各ビットの出力順序は照査コード相互間で統一されていればよく、最下位ビットＬｓｂから最上位ビットＭｓｂへ順次直列に出力してもかまわないし、他の順序でもよい。
【００３６】
図１のコード入力部２４は、照査コード出力部２１による照査コードＣ１〜Ｃ４の出力動作に同期して、各入力接点ＲＩ１〜ＲＩ４の他方の端子のそれぞれから個別の信号線および入力回路１２ａ〜１２ｄを通じて直列に入力される値を、照査コードＣ１〜Ｃ４と同じビット数の入力コードとして入力接点ＲＩ１〜ＲＩ４毎に取得し、これら取得した入力コードを入力コードテーブル２５に保存する機能を果たす。ここでは、ＰＩ１から取得した入力コードをＤ１、ＰＩ２から取得した入力コードをＤ２、ＰＩ３から取得した入力コードをＤ３、ＰＩ４から取得した入力コードをＤ４とする（図１では図示省略）。
【００３７】
判定部２７は、照査コード出力部２１が出力した照査コードＣ１〜Ｃ４とコード入力部２４で取得した入力コードＤ１〜Ｄ４とを入力接点ＲＩ１〜ＲＩ４毎に照合して、各入力接点ＲＩ１〜ＲＩ４の閉成／開放と信号線の混触の有無とを判定する。すなわち、入力接点ＲＩ１について照査コードＣ１と入力コードＤ１とを照合し、入力接点ＲＩ２について照査コードＣ２と入力コードＤ２とを照合し、入力接点ＲＩ３について照査コードＣ３と入力コードＤ３とを照合し、入力接点ＲＩ４について照査コードＣ４と入力コードＤ４とを照合する。判定結果Ｈ１〜Ｈ４は、ＣＰＵ２０が行なう他の処理へ引き渡してもよいし、外部装置へ出力するように構成してもよい。
【００３８】
図３は、入力接点の閉成／開放や混触の有無などの判定に係わる判定条件と判定結果との対応関係を示す一覧表４０である。照合の結果、照査コードと入力コードとが一致する場合はその入力接点は閉成（入力あり）しかつ混触なしと判定する（欄４１参照。）。入力コードが全ビット「０」の場合はその入力接点は開放（入力なし）と判定する（欄４２参照。）。
【００３９】
入力コードが全ビット「１」となった入力接点については、混触以外の要因による入力故障があると判定する（欄４３参照。）。すなわち、各照査コードは、前述したように、すべての照査コードの同一ビット同士を論理和しても全ビットが「１」にならないように予め設定してあるので、入力コードが全ビット「１」となった入力接点については、混触以外の要因による入力故障があると判定する。
【００４０】
照査コードと入力コードとが不一致かつ入力コードが全ビット「０」でも全ビット「１」でもない場合は、その入力接点の信号線で混触ありと判定する（欄４４参照。）。また、混触ありと判定した場合もしくは入力故障ありと判定した場合は、閉成／開放に関しては、後段の処理においてフェールセーフとなる方に判定する。ここでは、開放と判定している（欄４３、欄４４参照。）。本実施の形態では、入力コードが全ビット「１」の場合に入力故障であると判定したが（欄４３）、入力故障を区別して判定せずに、照査コードと入力コードとが不一致かつ入力コードが「１」を含む場合にその入力接点の信号線で混触ありと判定してもよい。
【００４１】
次に、入力接点の閉成／開放や信号線間の混触状況などの回路状態と、照査コードおよび入力コードの対応関係とを各種の場合について例示する。
【００４２】
図４は、各入力接点ＲＩ１〜ＲＩ４が閉成しかつ混触なしの場合の回路状態と照査コードおよび入力コードの入出力タイミングとを示している。たとえば、同図（ａ）の入力接点ＲＩ１について見ると、照査コード出力部２１は出力ポートＰＯ１へ照査コードＣ１（１１００００）を最上位ビットから順に１→１→０→０→０→０と出力し、該出力に同期して入力ポートＰＩ１に入力される値が１→１→０→０→０→０と変化し、該入力値がコード入力部２４により入力コードＤ１（１１００００）として取得されている。この場合、照査コードＣ１（１１００００）＝入力コードＤ１（１１００００）となり、入力接点ＲＩ１は閉成かつ混触なし（入力１ＯＫ）と判定される。他の入力接点ＲＩ２〜ＲＩ４についても照査コード＝入力コードとなり、閉成かつ混触なしと判定される。
【００４３】
図５は、各入力接点ＲＩ１〜ＲＩ４が閉成しかつ入力接点ＲＩ１と入力接点ＲＩ２とが混触している場合の回路状態と、照査コードおよび入力コードの入出力タイミングとを示している。入力接点ＲＩ１と入力接点ＲＩ２との混触には図５（ｂ）に示すように混触Ｍ１〜Ｍ４の４つのケースが考えられるが、これらの中のいずれの混触が生じた場合でも入力コードＤ１、Ｄ２は図５（ａ）に示す状態になる。
【００４４】
入力接点ＲＩ１について見ると、出力ポートＰＯ１から照査コードＣ１（１１００００）が１→１→０→０→０→０と出力され、該出力に同期して入力ポートＰＩ１へ入力される値が１→１→１→０→０→０と変化し、これらの入力値がコード入力部２４により入力コードＤ１（１１１０００）として取得されている。この場合、照査コードＣ１（１１００００）≠入力コードＤ１（１１１０００）、かつ入力コードＤ１（１１１０００）はオール「０」でもオール「１」でもないので、入力接点ＲＩ１は混触あり（入力１ＮＧ）と判定される。
【００４５】
入力接点ＲＩ２については、出力ポートＰＯ２から照査コードＣ２（１０１０００）が１→０→１→０→０→０の順で出力され、該出力に同期して入力ポートＰＩ２に入力される値が１→１→１→０→０→０と変化して、入力コードＤ２（１１１０００）が取得されている。この場合、照査コードＣ２（１０１０００）≠入力コードＤ２（１１１０００）かつ、該入力コードＤ２（１１１０００）はオール「０」でもオール「１」でもないので、入力接点ＲＩ２についても混触あり（入力２ＮＧ）と判定される。
【００４６】
図６は、各入力接点ＲＩ１〜ＲＩ４が開放されかつ入力接点ＲＩ１と入力接点ＲＩ２との間で混触Ｍ１が生じている回路状態と、該状態での照査コードおよび入力コードの入出力タイミングとを示している。入力接点ＲＩ１については、出力ポートＰＯ１から照査コードＣ１（１１００００）が１→１→０→０→０→０の順で出力され、該出力に同期して入力ポートＰＩ１に入力される値は０→０→０→０→０→０となり、入力コードＤ１（００００００）が取得されている。該入力コードＤ１（００００００）は全ビット「０」なので入力接点ＲＩ１は開放（入力１なし）と判定される。
【００４７】
入力接点ＲＩ２については、出力ポートＰＯ２から照査コードＣ２（１０１０００）が１→０→１→０→０→０の順で出力され、該出力に同期して入力ポートＰＩ２に入力される値が１→１→０→０→０→０と変化して、入力コードＤ２（１１００００）が取得されている。この場合、照査コードＣ２（１０１０００）≠入力コードＤ２（１１００００）、かつ該入力コードＤ２（１１００００）はオール「０」でもオール「１」でもないので、入力接点ＲＩ２は混触あり（入力２ＮＧ）と判定される。
【００４８】
図７は、各入力接点ＲＩ１〜ＲＩ４が開放されかつ入力接点ＲＩ１と入力接点ＲＩ２との間で混触Ｍ２または混触Ｍ３が生じている回路状態と、該状態での照査コードおよび入力コードの入出力タイミングとを示している。入力接点ＲＩ１については、出力ポートＰＯ１から照査コードＣ１（１１００００）が１→１→０→０→０→０の順で出力され、該出力に同期して入力ポートＰＩ１に入力される値は０→０→０→０→０→０となり、入力コードＤ１（００００００）が取得されている。該入力コードＤ１（００００００）は全ビット「０」なので入力接点ＲＩ１は開放（入力１なし）と判定される。
【００４９】
同様に入力接点ＲＩ２については、出力ポートＰＯ２から照査コードＣ２（１０１０００）が１→０→１→０→０→０の順で出力され、該出力に同期して入力ポートＰＩ２に入力される値が０→０→０→０→０→０となり、オール「０」の入力コードＤ２（００００００）が取得され、入力接点ＲＩ２は開放（入力２なし）と判定される。このケースでは混触Ｍ２、Ｍ３は入力コードＤ１、Ｄ２に影響を与えない（入力に錯誤が生じない）。したがって、混触の有無を判定するまでもない。
【００５０】
図８は、各入力接点ＲＩ１〜ＲＩ４が開放されかつ入力接点ＲＩ１と入力接点ＲＩ２との間で混触Ｍ４が生じている回路状態と、該状態での照査コードおよび入力コードの入出力タイミングとを示している。入力接点ＲＩ１については、出力ポートＰＯ１から照査コードＣ１（１１００００）が１→１→０→０→０→０の順で出力され、該出力に同期して入力ポートＰＩ１に入力される値は１→０→１→０→０→０となり、入力コードＤ１（１０１０００）が取得されている。照査コードＣ１（１１００００）≠入力コードＤ１（１０１０００）、かつ該入力コードＤ１（１０１０００）はオール「０」でもオール「１」でもないので、入力接点ＲＩ１は混触あり（入力１ＮＧ）と判定される。
【００５１】
入力接点ＲＩ２については、出力ポートＰＯ２から照査コードＣ２（１０１０００）が１→０→１→０→０→０の順で出力され、該出力に同期して入力ポートＰＩ２に入力される値が０→０→０→０→０→０となって、オール「０」の入力コードＤ２（００００００）が取得され、入力接点ＲＩ２は開放（入力２なし）と判定される。このケースでは混触Ｍ４は入力コードＤ１にのみに影響し、入力コードＤ２には影響を与えず、入力接点ＲＩ２に関しては混触の有無を認識する必要はない。
【００５２】
図９は、入力接点ＲＩ１が閉成され入力接点ＲＩ２〜ＲＩ４が開放されかつ入力接点ＲＩ１と入力接点ＲＩ２との間で混触Ｍ１または混触Ｍ３が生じている回路状態と、該状態での照査コードおよび入力コードの入出力タイミングとを示している。入力接点ＲＩ１については、出力ポートＰＯ１から照査コードＣ１（１１００００）が１→１→０→０→０→０の順で出力され、該出力に同期して入力ポートＰＩ１に入力される値は１→１→０→０→０→０となり、入力コードＤ１（１１００００）が取得されている。照査コードＣ１（１１００００）＝入力コードＤ１（１１１０００）なので入力接点ＲＩ１は閉成かつ混触なし（入力１ＯＫ）と判定される。
【００５３】
入力接点ＲＩ２については、出力ポートＰＯ２から照査コードＣ２（１０１０００）が１→０→１→０→０→０の順で出力され、該出力に同期して入力ポートＰＩ２に入力される値が１→１→０→０→０→０と変化して入力コードＤ２（１１００００）が取得されている。照査コードＣ２（１０１０００）≠入力コードＤ２（１１００００）、かつ該入力コードＤ２（１１００００）はオール「０」でもオール「１」でもないので、入力接点ＲＩ２は混触あり（入力２ＮＧ）と判定される。
【００５４】
図１０は、入力接点ＲＩ１が閉成され入力接点ＲＩ２〜ＲＩ４が開放されかつ入力接点ＲＩ１と入力接点ＲＩ２との間で混触Ｍ２または混触Ｍ４が生じている回路状態と、該状態での照査コードおよび入力コードの入出力タイミングとを示している。入力接点ＲＩ１については、出力ポートＰＯ１から照査コードＣ１（１１００００）が１→１→０→０→０→０の順で出力され、該出力に同期して入力ポートＰＩ１に入力される値は１→１→１→０→０→０となり、入力コードＤ１（１１１０００）が取得されている。この場合、照査コードＣ１（１１００００）≠入力コードＤ１（１１１０００）、かつ該入力コードＤ１（１１１０００）はオール「０」でもオール「１」でもないので、入力接点ＲＩ１は混触あり（入力１ＮＧ）と判定される。
【００５５】
入力接点ＲＩ２については、出力ポートＰＯ２から照査コードＣ２（１０１０００）が１→０→１→０→０→０の順で出力され、該出力に同期して入力ポートＰＩ２に入力される値が０→０→０→０→０→０となり、入力コードＤ２（００００００）が取得されている。該入力コードＤ２（００００００）は全ビット「０」なので入力接点ＲＩ２は開放（入力２なし）と判定される。
【００５６】
このように、接点入力装置１０では、入力接点の閉成／開放と、混触の有無とを同時に判定することができるので、混触なしと判定された場合には閉成／開放の判定時点で混触なきことを保証でき、閉成／開放の判定結果に対する信頼性を高めることができる。また、入力接点の閉成／開放と、混触の判定とを同一処理で行なうことができ、処理内容が単純化される。
【００５７】
さらにテスト回路などを追加することなく混触の判定を行なうことができるので、テスト回路に係わる部品点数の増加がなく、装置コストの低減と信頼性の向上に寄与する。
【００５８】
また、錯誤入力となる可能性のある混触はすべて検出されるので、閉成／開放の判定結果を使用する後段の処理において混触による誤動作が生じなくなる。たとえば、鉄道の進路制御などに関する情報を入力接点の閉成／開放に基づいて制御する場合に、混触による錯誤入力がなくなり、安全性の向上に寄与する。
【００５９】
また、すべての照査コードを論理和してもオール「１」にならないように照査コードの内容を設定したので、接点入力回路における短絡、開放などの固定的な入力故障も検出することができる。
【００６０】
さらに、混触ありや入力故障ありと判定した入力接点については、閉成／開放のうち後段の処理においてフェールセーフとなる方（この例では開放）に判定したので、混触が生じている場合でも、後段の処理での安全性が確保される。
【００６１】
以上、本発明の実施の形態を図面によって説明してきたが、具体的な構成は実施の形態に示したものに限られるものではなく、本発明の要旨を逸脱しない範囲における変更や追加があっても本発明に含まれる。
【００６２】
たとえば、照査コードとして６Ｃ２などの組み合わせコードを使用したが、どのような組み合わせコードを使用するかは入力接点数に応じて定めればよい。たとえば、１８個の入力接点を対象とする場合には、６Ｃ２では１５種類の照査コードしか生成できず足りないので、６Ｃ３（２０種類生成可能）の組み合わせコードで構成してもよいし、必要数以上のコードが確保できれば７Ｃ２（２１種類生成可能）などでもよい。さらに、複数ビットで構成された互いに異なるコードであって、「１」のビットを含みかつ任意の２つの照査コードを論理和した場合に「１」の数がその２つの照査コードのどちらよりも増えるように構成されていれば、各照査コードは、「１」のビット数が互いに等しい組み合わせコードに限定されるものではない。
【００６３】
実施の形態では、入力コードが全ビット「１」の場合に入力故障ありと判定したが、すべての照査コードで特定位置のビットが「０」となるように構成する場合には、入力コードにおいて該特定位置のビットが「１」となった入力接点については、混触以外の要因による入力故障があると判定してもよい。
【００６４】
実施の形態では、接点入力装置１０はＣＰＵ２０を使用して構成したが、専用のロジック回路などで構成してもよい。照査コードの出力と入力コードの取り込みは、入力接点の閉成／開放や混触判定を必要とする場合にだけ行なってもよいし、周期的に繰り返し実行するように構成してもよい。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施の形態に係わる接点入力装置を含む全体回路の構成を示す回路図である。
【図２】照査コードテーブルの一例を示す説明図である。
【図３】入力接点の閉成／開放や混触の有無などの判定に係わる条件と判定結果との対応関係を示す一覧表である。
【図４】各入力接点が閉成かつ混触なしの場合における回路の状態と照査コードおよび入力コードの入出力タイミングとを示す説明図である。
【図５】各入力接点が閉成しかつ入力接点ＲＩ１と入力接点ＲＩ２とが混触している場合における回路の状態と照査コードおよび入力コードの入出力タイミングとを示す説明図である。
【図６】各入力接点が開放されかつ入力接点ＲＩ１と入力接点ＲＩ２との間で混触Ｍ１が生じている回路状態と該状態での照査コードおよび入力コードの入出力タイミングとを示す説明図である。
【図７】各入力接点が開放されかつ入力接点ＲＩ１と入力接点ＲＩ２との間で混触Ｍ２または混触Ｍ３が生じている回路状態と該状態での照査コードおよび入力コードの入出力タイミングとを示す説明図である。
【図８】各入力接点が開放されかつ入力接点ＲＩ１と入力接点ＲＩ２との間で混触Ｍ４が生じている回路状態と該状態での照査コードおよび入力コードの入出力タイミングとを示す説明図である。
【図９】入力接点ＲＩ１が閉成、入力接点ＲＩ２〜ＲＩ４が開放されかつ入力接点ＲＩ１と入力接点ＲＩ２との間で混触Ｍ１または混触Ｍ３が生じている回路状態と、該状態での照査コードおよび入力コードの入出力タイミングとを示す説明図である。
【図１０】入力接点ＲＩ１が閉成、入力接点ＲＩ２〜ＲＩ４が開放されかつ入力接点ＲＩ１と入力接点ＲＩ２との間で混触Ｍ２または混触Ｍ４が生じている回路状態と、該状態での照査コードおよび入力コードの入出力タイミングとを示す説明図である。
【符号の説明】
【００６６】
ＲＩ１〜ＲＩ４…入力接点
１０…接点入力装置
１１ａ〜１１ｄ…出力回路
１２ａ〜１２ｄ…入力回路
１３…トランジスタ
１４…抵抗器
１５…抵抗器
２０…ＣＰＵ
２１…照査コード出力部
２２…照査コードテーブル
２４…コード入力部
２５…入力コードテーブル
２７…判定部
【図１】
0004666370.tif 000002
【図２】
0004666370.tif 000003
【図３】
0004666370.tif 000004
【図４】
0004666370.tif 000005
【図５】
0004666370.tif 000006
【図６】
0004666370.tif 000007
【図７】
0004666370.tif 000008
【図８】
0004666370.tif 000009
【図９】
0004666370.tif 000010
【図１０】
0004666370.tif 000011