(57)【特許請求の範囲】
【請求項１】
半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを有し、
前記ゲート電極は、第１の導電性材料の第１の層と、前記第１の層の上部に形成された第３の導電性材料の第３の層と、前記第１の層及び前記第３の層の側部に形成された第２の導電性材料からなるサイドウォールとを有し、
前記第１の導電性材料はアルミニウム、銅、銀から選ばれた一種の元素または複数の元素を主成分とする合金材料であり、
前記第２の導電性材料はチタン、タンタル、モリブデン、タングステンから選ばれた一種の元素若しくは複数の元素を主成分とする合金材料であり、
前記第３の導電性材料はチタン、タンタル、モリブデン、タングステンから選ばれた一種の元素若しくは複数の元素を主成分とする合金材料、またはシリコン若しくはシリコンを主成分とする材料であり、
前記半導体層のうち前記ゲート絶縁膜に覆われていない部分には、シリサイド層を有する高濃度不純物領域が形成され、
前記サイドウォールの下部に位置する前記半導体層には、低濃度不純物領域が形成されていることを特徴とする薄膜トランジスタ。
【請求項２】
請求項１において、前記シリサイド層はニッケル、チタン、コバルトから選ばれた元素と、シリコンとの化合物からなることを特徴とする薄膜トランジスタ。
【請求項３】
請求項１または請求項２において、前記第１の導電性材料の下部に、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素または複数の元素を主成分とする合金材料からなる層を有することを特徴とする薄膜トランジスタ。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記低濃度不純物領域は強光により活性化されていることを特徴とする薄膜トランジスタ。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の薄膜トランジスタを用いた電子機器。
【請求項６】
絶縁表面に半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の材料により第１の層を形成し、
前記第１の層上に第２の材料により第２の層を形成し、
前記第２の層上にマスクを形成し、
前記マスクを使用して前記第２の層と前記第１の層をエッチングして島状の第２の層と島状の第１の層を形成してから前記マスクを除去し、
前記半導体層に第１の不純物を添加し、強光を照射することにより低濃度不純物領域を形成し、
前記島状の第１の層と前記島状の第２の層を覆って第３の材料により第３の層を形成し、
前記第３の層を異方性エッチングして前記島状の第１の層と前記島状の第２の層の側面にサイドウォールを形成してゲート電極を形成し、
前記ゲート電極をマスクとして前記ゲート絶縁膜をエッチングして前記半導体層を露出させ、
前記半導体層に第２の不純物を添加し、高濃度不純物領域を形成し、
前記島状の第２の層、前記サイドウォール及び前記半導体層を覆って金属膜を形成し、
前記半導体層を前記金属膜と反応させてシリサイド化し、
前記第１の材料は、アルミニウム、銅、銀から選ばれた一種の元素または複数の元素を主成分とする合金材料であり、
前記第２の材料は、シリコン若しくはシリコン主成分とする材料、又は、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素若しくは複数の元素を主成分とする合金材料であり、
前記第３の材料は、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素または複数の元素を主成分とする合金材料であることを特徴とする薄膜トランジスタの作製方法。
【請求項７】
絶縁表面に半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の材料により第１の層を形成し、
前記第１の層上に第２の材料により第２の層を形成し、
前記第２の層上にマスクを形成し、
前記マスクを使用して前記第２の層と前記第１の層をエッチングして島状の第２の層と島状の第１の層を形成してから前記マスクを除去し、
前記半導体層に第１の不純物を添加し、強光を照射することにより低濃度不純物領域を形成し、
前記島状の第１の層と前記島状の第２の層を覆って第３の材料により第３の層を形成し、
前記第３の層を異方性エッチングして前記島状の第１の層と前記島状の第２の層の側面にサイドウォールを形成してゲート電極を形成し、
前記ゲート電極をマスクとして前記ゲート絶縁膜をエッチングして前記半導体層を露出させ、
前記半導体層に第２の不純物を添加し、高濃度不純物領域を形成し、
前記島状の第２の層、前記サイドウォール及び前記半導体層を覆ってニッケル膜を形成し、
前記ニッケル膜上にチタン膜を形成し、
前記サイドウォール及び前記半導体層を前記ニッケル膜と反応させてシリサイド化し、
前記第１の材料は、アルミニウム、銅、銀から選ばれた一種の元素または複数の元素を主成分とする合金材料であり、
前記第２の材料は、シリコン若しくはシリコン主成分とする材料、又は、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素若しくは複数の元素を主成分とする合金材料であり、
前記第３の材料はシリコンまたはシリコンを主成分とする材料であることを特徴とする薄膜トランジスタの作製方法。
【請求項８】
絶縁表面に半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の材料により第１の層を形成し、
前記第１の層上に第２の材料により第２の層を形成し、
前記第２の層上に第３の材料により第３の層を形成し、
前記第３の層上にマスクを形成し、
前記マスクを使用して前記第３の層と前記第２の層と前記第１の層をエッチングして島状の第３の層と島状の第２の層と島状の第１の層を形成してから前記マスクを除去し、
前記半導体層に第１の不純物を添加し、強光を照射することにより低濃度不純物領域を形成し、
前記島状の第１の層と前記島状の第２の層と前記島状の第３の層を覆って第４の材料により第４の層を形成し、
前記第４の層を異方性エッチングして前記島状の第１の層と前記島状の第２の層と前記島状の第３の層の側面にサイドウォールを形成してゲート電極を形成し、
前記ゲート電極をマスクとして前記ゲート絶縁膜をエッチングして前記半導体層を露出させ、
前記半導体層に第２の不純物を添加し、高濃度不純物領域を形成し、
前記島状の第３の層、前記サイドウォール及び前記半導体層を覆って金属膜を形成し、
前記半導体層を前記金属膜と反応させてシリサイド化し、
前記第１の材料は、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素または複数の元素を主成分とする合金材料であり、
前記第２の材料は、アルミニウム、銅、銀から選ばれた一種の元素または複数の元素を主成分とする合金材料であり、
前記第３の材料は、シリコン若しくはシリコン主成分とする材料、又は、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素若しくは複数の元素を主成分とする合金材料であり、
前記第４の材料は、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素または複数の元素を主成分とする合金材料であることを特徴とする薄膜トランジスタの作製方法。
【請求項９】
絶縁表面に半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の材料により第１の層を形成し、
前記第１の層上に第２の材料により第２の層を形成し、
前記第２の層上に第３の材料により第３の層を形成し、
前記第３の層上にマスクを形成し、
前記マスクを使用して前記第３の層と前記第２の層と前記第１の層をエッチングして島状の第３の層と島状の第２の層と島状の第１の層を形成してから前記マスクを除去し、
前記半導体層に第１の不純物を添加し、強光を照射することにより低濃度不純物領域を形成し、
前記島状の第１の層と前記島状の第２の層と前記島状の第３の層を覆って第４の材料により第４の層を形成し、
前記第４の層を異方性エッチングして前記島状の第１の層と前記島状の第２の層と前記島状の第３の層の側面にサイドウォールを形成してゲート電極を形成し、
前記ゲート電極をマスクとして前記ゲート絶縁膜をエッチングして前記半導体層を露出させ、
前記半導体層に第２の不純物を添加し、高濃度不純物領域を形成し、
前記島状の第３の層、前記サイドウォール及び前記半導体層を覆ってニッケル膜を形成し、
前記ニッケル膜上にチタン膜を形成し、
前記サイドウォール及び前記半導体層を前記ニッケル膜と反応させてシリサイド化し、
前記第１の材料は、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素または複数の元素を主成分とする合金材料であり、
前記第２の材料は、アルミニウム、銅、銀から選ばれた一種の元素または複数の元素を主成分とする合金材料であり、
前記第３の材料はシリコン若しくはシリコン主成分とする材料、又は、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素若しくは複数の元素を主成分とする合金材料であり、
前記第４の材料はシリコンまたはシリコンを主成分とする材料であることを特徴とする薄膜トランジスタの作製方法。
【請求項１０】
請求項６または請求項８において、前記金属膜はニッケル膜と該ニッケル膜上のチタン膜との積層膜であることを特徴とする薄膜トランジスタの作製方法。
【請求項１１】
請求項６乃至請求項１０のいずれか一項において、第２の不純物元素を活性化すると同時に、前記半導体層をシリサイド化することを特徴とする薄膜トランジスタの作製方法。
【請求項１２】
請求項６乃至請求項１１のいずれか一項において、前記シリサイド化は強光を照射することにより行われることを特徴とする薄膜トランジスタの作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及び薄膜トランジスタの作製方法に関し、より詳しくは、ゲート電極に一部重なって低濃度不純物領域を有する構造、いわゆるゲートオーバーラップトライトリードープドレイン（gate-drain overlapped lightly doped drain）構造を有する薄膜トランジスタ及びその作製方法に関する。また、薄膜トランジスタを用いた電子機器に関する。
【背景技術】
【０００２】
近年、絶縁性を有する基板上に形成された薄膜トランジスタ（以下、ＴＦＴと略記する）により画素マトリクス回路及び駆動回路を構成したアクティブマトリクス型ディスプレイが注目を浴びている。
【０００３】
特に、結晶性半導体によるＴＦＴは比較的移動度が高いため、周辺回路を一体形成したり、基板上に集積回路（ＩＣ）を作り込んだりすることが可能となり、より高付加価値な製品を提供できるようになる。
【０００４】
しかし、ＴＦＴは使い続けていくうちに劣化により信頼性が損なわれていくという問題を有している。このような劣化はホットキャリアと呼ばれる高エネルギーの電子または正孔に起因して起こる劣化が代表的である。特にこのような電子をホットエレクトロンと呼ぶ。以下にホットキャリア（ホットエレクトロン）による劣化について説明する。
【０００５】
ＴＦＴを動作させる際、ソースとドレインの間には高い電界がかけられる。このとき、ソース／ドレイン間を流れる電子は加速され、高いエネルギーを得る。この高エネルギーを得た電子（ホットエレクトロン）がソースとドレインの間を移動する際にゲート絶縁膜に飛び込んだり、もしくはこのホットエレクトロンが衝突することで発生した電子や正孔がゲート絶縁膜に飛び込んだりすることがある。すると半導体層とゲート絶縁膜との界面準位が増加し、ＴＦＴの特性を劣化させるのである。
【０００６】
このような劣化の影響を低減させるために、ＴＦＴをゲートオーバーラップトライトリードープドレイン（gate-drain overlapped lightly doped drain：以下、ＧＯＬＤと略記する）構造と呼ばれる構造が取られている。ＧＯＬＤ構造とは、半導体層のチャネル領域とドレイン領域及び／またはチャネル領域とソース領域の間にゲート電極と重なっている低濃度不純物領域（ＧＯＬＤ領域）が設けられている構造のことである。このＧＯＬＤ構造を有するＴＦＴの作製方法に関しては特許文献１等に記載がある。
【特許文献１】特開２００２−１４３３７号公報
【０００７】
一方、近年、ディスプレイの大面積化が求められている。大面積化すると画像表示部となる画素マトリクス回路の面積も大きくなり、これに伴ってマトリクス状に配列されたソース配線及びゲート配線等が長くなるため、配線抵抗が増大する。更に微細化の要求のために配線を細くする必要があり、配線抵抗の増大がより顕在化される。また、ソース配線及びゲート配線には、画素ごとにＴＦＴが接続され、画素数が増大するため寄生容量の増大も問題となる。一般的にゲート配線とゲート電極は一体的に形成されており、パネルの大面積化に伴ってゲート信号の遅延が顕在化してくる。
【０００８】
そのため、ゲート配線として比抵抗の低い導電性材料であるアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等を主成分とする材料が検討されている。これらの材料でゲート配線、ゲート電極を形成することで、ゲート遅延時間を低くすることができ、高速動作させることができる。
【０００９】
また高速動作のためには、ソース／ドレイン領域と、これら領域に接続されるソース／ドレイン配線とのシート抵抗を減少する必要がある。ソース／ドレイン領域の低抵抗化のために、ソース／ドレイン領域表面にタンタル（Ｔａ）やチタン（Ｔｉ）等の高融点金属とのシリサイド層を形成することが行われている。
【００１０】
一方、ゲート配線として用いられるアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等を主成分とする材料は、低抵抗性という長所を有している一方、耐熱性が低いという短所を有している。そのため、これらの材料でゲート電極・ゲート配線を形成した場合には、ソース／ドレイン領域表面をシリサイド化するのに、サリサイド(salicide, self-aligned silicide)工程を利用することが困難である。
【００１１】
また、アルミニウムは加熱処理をするとヒロックやウィスカーが発生しやすいため、ゲート電極・ゲート配線を形成以後の工程では、そのプロセス温度の上限は４００〜４５０℃の範囲に制限される。
【００１２】
しかしながら、アルミニウム配線を用いたＴＦＴでは４００〜４５０℃範囲の加熱温度であっても、ゲート電極で生ずるヒロック、ウィスカー等の突起物がゲート絶縁膜を突き抜けてチャネル形成領域へ到達したことや、アルミニウム原子がゲート絶縁膜中に拡散したことが原因と考えられる、ゲート電極とチャネル間のショート（短絡）による、薄膜トランジスタの動作不良が確認されている。同様に、銅（Ｃｕ）、銀（Ａｇ）等を主成分とする材料を用いた場合も、ゲート絶縁膜中に銅原子や銀原子が拡散することが確認されている。
【００１３】
一方、ソース／ドレイン領域のシリサイド化には３００℃を越える温度の熱処理が必要になる。ニッケル（Ｎｉ）とシリコンとを反応させてニッケルシリサイドを形成するには、３００℃程度の加熱処理で形成可能であるが、ＬＳＩの分野でソース／ドレイン領域のシート抵抗の減少を目的として主に利用されているチタンシリサイドを形成するには、５００〜６００℃程度での加熱処理が必要となる。
【００１４】
よって、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等を主成分とする材料をゲート電極・ゲート配線に使用可能な温度範囲では、シリサイドの種類が限定されていた。
【００１５】
上記の問題点を解決するために、ゲート電極を、陽極酸化が可能な高融点金属とアルミニウムの積層構造で構成し、その側面に陽極酸化物を形成することで、アルミニウム層を高融点金属層とアルミニウムの陽極酸化物で囲み、アルミニウムの拡散を防止する方法がある（特許文献２参照。）。
【特許文献２】特開平１１−２６１０７６号公報
【００１６】
しかし、上記のように、アルミニウムの陽極酸化物でアルミニウムを被覆する構成では、オフセット構造になってしまい、より信頼性の高いＧＯＬＤ構造を形成することができなかった。
【００１７】
一方、ＧＯＬＤ構造のＴＦＴでは、ＧＯＬＤ領域に注入された不純物の活性化と不純物の導入された領域の結晶性回復のためのアニール工程が必要となる。その場合に用いるアニール手段としては、縦型炉やＲＴＡを用いるのが一般的であるが、その際の基板の収縮、不純物の拡散が問題となっている。また、他のアニール手段としてエキシマレーザーやＹＡＧレーザーを用いたレーザー活性化も挙げられるが、ＧＯＬＤ領域の上層はゲート絶縁膜と金属のゲート電極があり、金属のゲート電極がレーザー光を吸収と反射して、ＧＯＬＤ領域の活性化ができないという問題があった。
【００１８】
つまり、従来の技術では、ＧＯＬＤ領域の活性化はできなかった、もしくは活性化できても、基板の収縮、不純物の拡散などの他の問題が発生していた。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明は上記の問題点を鑑み、信頼性の高いＧＯＬＤ構造であり、かつ、ゲート電極・ゲート配線材料として比抵抗の低い導電性材料を用いゲート電極・ゲート配線の低抵抗化と、ソース／ドレイン領域の表面にシリサイド層を形成してソース／ドレイン領域の低抵抗化とを同時に実現するトランジスタ、及びその作製方法を提供することを課題とする。
また、本発明は、ＧＯＬＤ構造において、ＧＯＬＤ領域の活性化を可能にする薄膜トランジスタの作製方法を提供することも課題とする。
【課題を解決するための手段】
【００２０】
上記した課題を解決するため、本発明の薄膜トランジスタは、半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有し、
前記ゲート電極は、第１の導電性材料と、前記第１の導電性材料の側部に形成された第２の導電性材料からなるサイドウォールとを有し、前記半導体層のうち前記ゲート絶縁膜に覆われていない部分は、シリサイド層を有し、前記サイドウォールの下部に位置する半導体層には、低濃度不純物領域が形成されていることを特徴とする。
【００２１】
上記構成において、第２の導電性材料は、高融点金属であり、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素または複数の元素を主成分とする合金材料、若しくは、シリコンまたはシリコンを主成分とする材料等が挙げられる。また、第１の導電性材料は、比抵抗の低い導電性材料であり、アルミニウム、銅、銀から選ばれた一種の元素または複数の元素を主成分とする合金材料等が挙げられる。
【００２２】
また、上記構成において、シリサイド層はニッケル、チタン、コバルトから選ばれた元素と、シリコンとの化合物からなることを特徴とする。
【００２３】
また、上記構成において、第１の導電性材料の上部または下部に、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素または複数の元素を主成分とする合金材料からなる層を有していてもよい。
【００２４】
また、上記構成において、低濃度不純物領域はレーザーなどの強光により活性化されていることを特徴とする。
【００２５】
また、本発明の薄膜トランジスタの作製方法は、絶縁表面に半導体層を形成し、半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上に第１の材料により第１の層を形成し、第１の層上に第２の材料により第２の層を形成し、第２の層上にマスクを形成し、マスクを使用して第２の層と第１の層をエッチングしてからマスクを除去し、第１の層と第２の層を覆って第３の材料により第３の層を形成し、第３の層を異方性エッチングして第１の層と第２の層の側面にサイドウォールを形成するとともに半導体層を露出させ、第２の層、サイドウォール及び半導体層を覆って金属膜を形成し、半導体層を金属膜と反応させてシリサイド化することを特徴とする。
【００２６】
上記方法において、第３の材料はチタン、タンタル、モリブデン、タングステンから選ばれた一種の元素または複数の元素を主成分とする合金材料であることを特徴とする。また、第３の材料はシリコンまたはシリコンを主成分とする材料であってもよい。
【００２７】
上記方法において、金属膜はニッケル、チタン、コバルトであることを特徴とする。
【００２８】
上記方法において、第１の材料は、アルミニウム、銅、銀から選ばれた一種の元素または複数の元素を主成分とする合金材料であることを特徴とする。
【００２９】
上記方法において、第２の材料は、シリコンまたはシリコン主成分とする材料、若しくは、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素または複数の元素を主成分とする合金材料であることを特徴とする。
【００３０】
上記方法において、第３の層を形成する前に、半導体層に不純物を添加し、不純物元素を活性化することを特徴とする。また、不純物の活性化はレーザーなどの強光を照射することにより行われることを特徴とする。
【００３１】
上記方法において、金属膜を形成する前に不純物を添加し、金属膜を形成した後に不純物を活性化することを特徴とする。また、不純物元素を活性化すると同時に、半導体層をシリサイド化することを特徴とする。
【００３２】
上記方法において、シリサイド化はレーザーなどの強光を照射することにより行われることを特徴とする。
【００３３】
また、本発明の薄膜トランジスタの作製方法は、絶縁表面に半導体層を形成し、半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上に第１の材料により第１の層を形成し、第１の層上に第２の材料により第２の層を形成し、第２の層上に第３の材料により第３の層を形成し、第３の層上にマスクを形成し、マスクを使用して第３の層と第２の層と第１の層をエッチングしてからマスクを除去し、第１の層と第２の層と第３の層と覆って第４の材料により第４の層を形成し、第４の層を異方性エッチングして第１の層と第２の層と前記第３の側面にサイドウォールを形成するとともに半導体膜を露出させ、第３の層、サイドウォール及び半導体層を覆って金属膜を形成し、半導体層を金属膜と反応させてシリサイド化することを特徴とする。
【００３４】
上記方法において、第４の材料はチタン、タンタル、モリブデン、タングステンから選ばれた一種の元素または複数の元素を主成分とする合金材料であることを特徴とする。また、第３の材料はシリコンまたはシリコンを主成分とする材料であってもよい。
【００３５】
上記方法において、金属膜はニッケル、チタン、コバルトであることを特徴とする。
【００３６】
上記方法において、第２の材料はアルミニウム、銅、銀から選ばれた一種の元素または複数の元素を主成分とする合金材料であることを特徴とする。
【００３７】
上記方法において、第１の材料は、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素または複数の元素を主成分とする合金材料であることを特徴とする。
【００３８】
上記方法において、第３の材料は、シリコンまたはシリコン主成分とする材料、若しくは、チタン、タンタル、モリブデン、タングステンから選ばれた一種の元素または複数の元素を主成分とする合金材料であることを特徴とする。
【００３９】
上記方法において、第４の層を形成する前に、半導体層に不純物を添加し、前記不純物元素を活性化することを特徴とする。
【００４０】
上記方法において、金属膜を形成する前に不純物を添加し、金属膜を形成した後に不純物を活性化することを特徴とする。また、不純物元素を活性化すると同時に、半導体層をシリサイド化することを特徴とする。
【００４１】
上記方法において、シリサイド化はレーザーなどの強光を照射することにより行われることを特徴とする。
【発明の効果】
【００４２】
本発明では、比抵抗の低い導電性材料をゲート電極・ゲート配線に用いることにより、ゲート電極・ゲート配線の低抵抗化が可能になる。
【００４３】
また、シリサイド化することにより、ソース／ドレインの低抵抗化が可能になる。
【００４４】
さらに、導電性材料からなるサイドウォールを有しているので、ＧＯＬＤ構造が可能になる。また、従来の方法では、ＧＯＬＤ構造のＧＯＬＤ領域はレーザーによる活性化ができなかった。本発明では、１回目の不純物導入をおこない、レーザー活性化した後にサイドウォールを形成し、２回目の不純物導入をおこなう。このため、ＧＯＬＤ領域をレーザー等の強光で活性化することが可能になり、基板の収縮、不純物の拡散等の問題が解決され、より信頼性の高いＧＯＬＤ構造のＴＦＴを作製することが可能になる。
【００４５】
つまり、比抵抗の低い導電性材料でゲート電極・ゲート配線を形成することにより、ゲート電極・ゲート配線を低抵抗化することができる。また、ＧＯＬＤ構造にすることによりトランジスタの信頼性が高くなる。そして、ソース／ドレイン領域の表面にシリサイド層を形成することにより、ソース／ドレイン領域を低抵抗化することができ、そのため、トランジスタの高速化が可能になる。これらを同時に満たすＴＦＴを用いることにより、より高速化した、より信頼性の高い製品を提供できるようになる。また、周辺回路をディスプレイと一体形成したり、基板上にＩＣを作り込むことにより、システム液晶やシステムＥＬ等の、より高付加価値な製品を提供することが可能になる。
【発明を実施するための最良の形態】
【００４６】
本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記述内容に限定して解釈されるものではない。
【００４７】
本発明の実施の形態について、図１及び図２を用いて説明する。
【００４８】
まず、基板上１０１に下地絶縁膜１０２、１０３を形成する。基板としては、ガラス基板や石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いてもよい。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００４９】
また、下地絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜からなる下地膜を形成する。下地膜は基板から半導体層への不純物の拡散を防ぐために設けられている。ここでは下地膜として２層構造を用いた例を示すが、単層で形成してもよいし、２層以上の積層構造としてもよい。なお、下地絶縁膜を形成しなくてもよい。
【００５０】
次いで、下地絶縁膜上に半導体層を形成する。半導体層は、非晶質構造を有する半導体層を公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法、またはＣａｔａｌｙｔｉｃ−ＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶性半導体で形成することが望ましい。なお、前記成膜法で形成される多結晶半導体及び微結晶半導体を用いてもよいし、直接、結晶質半導体膜を成膜してもよい。ここで適用できる半導体材料は、シリコンを主成分とした、シリコンゲルマニウム合金、または炭化シリコンなどの化合物半導体材料を用いることもできる。
【００５１】
結晶質半導体層を第１のフォトマスクを用いて所望の形状にパターニングし、島状の半導体層１０４を形成する（図１（Ａ））。レジストマスクを除去した後、半導体層を覆うゲート絶縁膜１０５を形成する。ゲート絶縁膜はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜の単層または積層構造で形成する。
【００５２】
次いで、ゲート絶縁膜上に膜厚１００〜６００ｎｍの導電膜１０６を形成する。ここでは、スパッタ法を用い、アルミニウム（Ａｌ）からなる導電膜を形成する。なお、導電膜をアルミニウムとしたが、アルミニウム、銅、銀から選ばれた一種の元素または複数の元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成してもよく、低抵抗であることが望ましい。
【００５３】
次いで、アルミニウム膜上にシリコン膜１０７を形成する（図１（Ｂ））。シリコン膜は非晶質、多結晶、微結晶のいずれでもよく、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法、またはＣａｔａｌｙｔｉｃ−ＣＶＤ法等）により成膜する。ゲート電極に十分な導電性を持たせるために、ｎ型シリコンを用いることが望ましい。また、シリコン膜ではなく、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の高融点金属、もしくはこれらを主成分とする合金材料を用いてもよい。
【００５４】
また、アルミニウム膜上に、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の元素からか、これらを主成分とする合金材料の導電層を積層させてもよい。また、アルミニウム膜の下にもＴｉ，Ｔａ，Ｍｏ、Ｗ等の元素からか、これらを主成分とする合金材料の導電層を積層させてもよい。アルミニウムの下にこれらの材料を積層させることにより、アルミニウムが絶縁膜に拡散することを防ぐことができる。
【００５５】
次いで、フォトレジストを塗布し、ゲート電極をパターニングする。フォトレジストの形状に沿ってアルミニウム膜とシリコン膜をドライエッチングし、島状の１０８、１０９を形成する（図１（Ｃ））。
【００５６】
次いで、半導体層に１回目の不純物を添加する工程を行い、第１の不純物領域（低濃度不純物領域）１１１を形成する（図１（Ｄ））。
【００５７】
半導体中に添加された不純物を活性化するため、レーザーを照射する。用いるレーザーの種類としては、エキシマレーザー、ＹＡＧレーザー、ＹＶＯ4レーザー等がある。この工程により、ＧＯＬＤ領域の不純物の活性化することが可能となる。シリコン膜１０７が非晶質であった場合は、レーザー照射により、多結晶シリコンとなる。なお、不純物を活性化する手段はレーザーに限らず、エキシマランプやフラッシュランプ等の強光を用いてもよい。
【００５８】
次に、シリコン膜１１２を形成する（図１（Ｅ））。シリコン膜は公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法、またはＣａｔａｌｙｔｉｃ−ＣＶＤ法等）により成膜する。ゲート電極に十分な導電性を持たせるために、ｎ型シリコンを用いることが望ましい。また、シリコン膜ではなく、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の高融点金属を用いてもよい。
【００５９】
次に、異方性ドライエッチングにより、アルミニウム上層と両側にシリコンの壁１１３を形成する。両側のシリコンはいわゆるサイドウォールであり、ＧＯＬＤ領域上のゲート電極となる。
【００６０】
次いで、ゲート電極をマスクとして、ゲート絶縁膜をエッチングする（図２（Ａ））。
【００６１】
次に、半導体層に２回目の不純物を添加する工程を行い、第２の不純物領域（高濃度不純物領域）１１４を形成する（図２（Ｂ））。この２回目の不純物を添加する工程は、ゲート絶縁膜のエッチング前に行ってもよい。
【００６２】
次に、ニッケル（Ｎｉ）、チタン（Ｔｉ）、コバルト（Ｃｏ）等の材料による金属膜１１５を形成する（図２（Ｃ））。
【００６３】
次に、半導体中に添加された不純物を活性化するため、レーザーを照射する。用いるレーザーの種類としては、エキシマレーザー、ＹＡＧレーザー、ＹＶＯ4レーザー等がある。レーザー照射により、ソース／ドレインの活性化だけでなく、金属膜とソース／ドレインやゲート電極上層のシリコンが反応して、低抵抗のシリサイド１１７、１１８、１１９となる（図２（Ｄ））。また、金属膜にＮｉまたはＣｏを用いると４５０℃以下でもシリサイドが形成され、シリサイドの形成とソース／ドレインの活性化を目的に行うこともできる。なお、不純物を活性化する手段およびシリサイド化する手段は、レーザーに限らず、エキシマランプやフラッシュランプ等の強光を用いてもよい。
【００６４】
希硝酸処理を行い、反応に寄与しなかった金属膜を除去する。
【００６５】
上記の方法により薄膜トランジスタを作製することによって、ゲート電極・ゲート配線を低抵抗化、ＧＯＬＤ構造にすることによりトランジスタの高信頼性、ソース／ドレイン領域の表面にシリサイド層を形成することによるソース／ドレイン領域を低抵抗化およびトランジスタの高速化が可能になる。これらを同時に満たすＴＦＴを用いることにより、より高速化した、より信頼性の高い製品を提供できるようになる。
【００６６】
なお、本実施の形態では、ＧＯＬＤ領域の不純物の添加量を低濃度にしたが、高濃度不純物領域と同濃度にしてもよい。つまり、１回目の不純物を添加する工程において、高濃度に不純物を添加してもよい。ＧＯＬＤ領域の不純物の濃度がソース／ドレインと同濃度であっても、ＧＯＬＤ領域として機能し、信頼性が高まる。このように、ＧＯＬＤ領域とソース／ドレイン領域の不純物の濃度を同じにすることにより、２回目の不純物を添加する工程を行う必要がなくなり、工程を簡略化することができる。
【実施例１】
【００６７】
本実施例では、２つのＧＯＬＤ構造ＴＦＴを組み合わせた相補型の装置、いわゆるＣＭＯＳ回路を用いた制御回路の作製方法について、図３乃至図５を用いて説明する。
【００６８】
基板２０１には、例えば、コーニング社の１７３７ガラス基板に代表される無アルカリガラス基板を用いる。そして、基板のＴＦＴが形成される表面に、酸化シリコンを主成分とする下地膜を２００ｎｍの厚さに形成した。下地膜は、窒化シリコン膜を用いても良いし、酸化窒化シリコンを用いても良い。
【００６９】
下地膜は上記材料の単層で形成しても良いし、２層以上の積層構造としても良い。いずれにしてもその厚さが１００〜３００ｎｍ程度になるように形成する。本実施例では、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される第1の酸化窒化シリコン膜２０２を１０〜１００ｎｍの厚さに形成し、ＳｉＨ4、Ｎ2Ｏから形成される第２の酸化窒化シリコン膜２０３を１００〜２００ｎｍの厚さに積層形成した２層構造として下地膜を形成する。
【００７０】
次に、プラズマＣＶＤ法を用いて、下地膜上に非晶質シリコン膜を５０ｎｍの厚さに形成する。非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で数時間加熱して脱水素処理を行い、含有水素量を５atomic％以下として、結晶化の工程を行うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。
【００７１】
ここで、下地膜と非晶質シリコン膜とはいずれもプラズマＣＶＤ法で作製することが可能であるので、下地膜と非晶質シリコン膜を真空中で連続して形成しても良い。下地膜を形成後、一旦大気雰囲気にさらさない工程にすることにより、表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキを低減させることができる。
【００７２】
非晶質シリコン膜を結晶化する工程は、公知のレーザー結晶化または熱結晶化の技術を用いれば良い。本実施例では、パルス発振型のＫｒＦエキシマレーザー光を線状に集光して非晶質シリコン膜に照射して結晶質シリコン膜を形成する。
【００７３】
なお、本実施例では半導体層を非晶質シリコン膜から結晶質シリコン膜を形成したが、微結晶シリコン膜を用いても良いし、直接、結晶質シリコン膜を成膜しても良い。
【００７４】
こうして形成した結晶質シリコン膜をパターニングして、島状の半導体層２０４を形成する（図３（Ａ））。
【００７５】
次に、島状の半導体層を覆って、酸化シリコンまたは窒化シリコンを主成分とするゲート絶縁膜２０５を形成する。ゲート絶縁膜は、プラズマＣＶＤ法でＮ2ＯとＳｉＨ4を原料とした酸化窒化シリコン膜を１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さで形成すれば良い。ここでは５０ｎｍの厚さに形成する。
【００７６】
そして、ゲート絶縁膜上に導電膜２０６を形成する。ここでは、スパッタ法を用い、アルミニウム（Ａｌ）からなる導電膜を４００ｎｍの厚さに形成する。なお、導電膜をアルミニウムとしたが、アルミニウム、銅、銀から選ばれた一種の元素または複数の元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成してもよく、低抵抗であることが望ましい。アルミニウムを主成分とする合金としては、例えば、アルミニウムとシリコン（Ｓｉ）、アルミニウムとチタン（Ｔｉ）、アルミニウムとスカンジウム（Ｓｃ）、アルミニウムと銅（Ｃｕ）、アルミニウムとニオブ（Ｎｄ）などの合金があげられる。
【００７７】
次に、スパッタ法を用い、導電膜上にシリコン膜２０７を２００ｎｍの厚さに形成する（図３（Ｂ））。シリコン膜はｎ型多結晶シリコンが望ましいが、非晶質シリコンでも良い。シリコンは真性シリコンでも良いが、ｎ型シリコンが望ましい。ここでｎ型シリコンを用いることにより、アルミニウムの周りに十分な導電性を持たせることができる。
【００７８】
次に、公知のパターニング技術を使って、レジストマスクを形成し、アルミニウム膜とシリコン膜の一部をエッチングしてゲート電極を形成する（図３（Ｃ））。
。エッチングは通常のドライエッチング技術を用いれば良く、シリコンにはＨＢｒガスまたはＣＦ4ガス、アルミニウムにはＢＣｌ3とＣｌ2の混合ガスを用いて行う。
【００７９】
１回目のｎ型不純物を添加する工程を行い、第１の不純物領域（Ｎ-領域）２１０を形成する（図３（Ｄ））。結晶性半導体材料に対してｎ型を付与する不純物元素としては、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などが知られているが、ここではリンを用いてイオン注入を行った。イオン注入の条件は、加速電圧を４０ｋＶ、ドーズ量を１×１０14ｉｏｎｓ／ｃｍ2である。本実施例では、イオン注入法を用いたが、イオンドーピング法などの方法を利用することもできる。
【００８０】
次に、フォトマスクを用いてレジストマスク２１１を形成し、ｎチャネル型ＴＦＴを形成する領域に不純物が添加されないように覆う。そして、ｐ型チャネル型ＴＦＴが形成される領域のみにｐ型を付与する不純物添加の工程を行う。ｐ型を付与する不純物元素としては、ボロン（Ｂ）、ガリウム（Ｇａ）が知られているが、ここではボロンを用いてイオン注入を行う。イオン注入の条件は、加速電圧を３０ｋＶ、ドーズ量を３×１０14ｉｏｎｓ／ｃｍ2である。これにより、第２の不純物領域（Ｐ-領域）２１２が形成される（図３（Ｅ））。
【００８１】
それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素は、このままでは活性化せず有効に作用しないので、活性化の工程を行う必要がある。ここでは、ＸｅＣｌ（３０８ｎｍ）エキシマレーザーを用いて、エネルギー密度３００ｍＪ／ｃｍ2、１０ショット照射し、レーザー活性化を行う。この工程により、ＧＯＬＤ領域の不純物の活性化が可能になる。
【００８２】
次に、Ｃａｔａｌｙｔｉｃ−ＣＶＤ法を用いて、ｎ型多結晶シリコン膜２１３を５００ｎｍの厚さに形成する（図４（Ａ））。ここでｎ型シリコンを用いることにより、アルミニウムの周りに十分な導電性を持たせることができる。
【００８３】
次に、異方性ドライエッチングを行い、アルミニウム上層と両側にシリコンの壁（サイドウォール）２１４を形成する。
【００８４】
ゲート電極をマスクとして、ゲート絶縁膜をエッチングする（図４（Ｂ））。
【００８５】
次に、ｎ型ソース／ドレインに適した不純物の添加を行う。ここでは、リンを加速電圧１０ｋＶ、ドーズ量５×１０14ｉｏｎｓ／ｃｍ2という条件でイオン注入する。この不純物添加の工程は、ゲート絶縁膜のエッチング前に行っても良く、その際のイオン注入条件は４０ｋＶ、ドーズ量１×１０15ｉｏｎｓ／ｃｍ2である。これにより、第３の不純物領域（Ｎ+領域）２１５が形成される（図４（Ｃ））。
【００８６】
次に、ｎ型ＴＦＴとなる部分をレジストマスク２１６で覆い、ｐ型ソース／ドレインに適した不純物の添加を行う。ここでは、ボロンを加速電圧１０ｋＶ、ドーズ量１．５×１０15ｉｏｎｓ／ｃｍ2という条件でイオン注入する。この不純物添加の工程は、ゲート絶縁膜のエッチング前に行っても良く、その際のイオン注入条件は３０ｋＶ、ドーズ量３×１０15ｉｏｎｓ／ｃｍ2である。これにより、第４の不純物領域（Ｐ+領域）２１７が形成される（図４（Ｄ））。その結果、ゲート電極の下部に低濃度不純物領域である第１の不純物領域（Ｎ-領域）と第２の不純物領域（Ｐ-）、ゲート電極に終われていない部分に高濃度不純物領域である第３の不純物領域（Ｎ+領域）と第４の不純物領域（Ｐ+領域）が形成される。
【００８７】
次に、スパッタ法により、ニッケル（Ｎｉ）層２１８を２０ｎｍの厚さに形成する（図５（Ａ））。酸化防止のために、Ｎｉの上にＴｉを５ｎｍの厚さに形成しておいてもよい。
【００８８】
次に、ＸｅＣｌ（３０８ｎｍ）エキシマレーザーを用いて、エネルギー密度３００ｍＪ／ｃｍ2、１０ショット照射して、レーザー活性化する。この工程により、ソース／ドレイン領域の不純物の活性化だけでなく、堆積したニッケルが下層のシリコンと反応して、シリサイド２２０、２２１、２２２となる（図５（Ｂ））。
【００８９】
次に、６０℃で希硝酸（ＨＮＯ3：Ｈ2Ｏ＝１：１０）処理を行い、未反応のニッケルを除去する。
【００９０】
次いで、第１のパッシベーション膜２２３を形成する。この第１のパッシベーション膜としてはシリコンを含む絶縁膜を１００〜２００ｎｍの厚さに形成する。成膜法としてはプラズマＣＶＤ法や、スパッタ法を用いればよい。本実施例では、プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン膜を形成した。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を形成すれば良い。この場合の作製条件は反応圧力２０〜２００Ｐａ、基板温度３００〜４００℃とし、高周波（６０ＭＨｚ）電力密度０．１〜１．０Ｗ／ｃｍ2である。また、第１のパッシベーション膜としてＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。もちろん、第１のパッシベーション膜２２３は、本実施例のような酸化窒化シリコン膜の単層構造に限定されるものではなく、他のシリコンを含む絶縁膜を単層構造、もしくは積層構造として用いても良い。
【００９１】
次いで、加熱処理により、半導体膜の水素化を行う。水素化は、第１のパッシベーション膜に含まれる水素によって、半導体層のダングリングボンドを終端するものである。
【００９２】
また、第１のパッシベーション膜２２３を形成する前に加熱処理を行ってもよい。但し、導電膜を構成する材料が熱に弱い場合には、本実施例のように配線などを保護するため、第１のパッシベーション膜２２３を形成した後で熱処理を行うことが望ましい。さらに、この場合、第１のパッシベーション膜がないため、当然パッシベーション膜に含まれる水素を利用しての水素化は行うことができない。
【００９３】
この場合は、プラズマにより励起された水素を用いる手段（プラズマ水素化）を用いての水素化や、３〜１００％の水素を含む雰囲気中において、３００〜４５０℃で１〜１２時間の加熱処理による水素化を用いれば良い。
【００９４】
次いで、第１のパッシベーション膜２２３上に、第１の層間絶縁膜２２４を形成する。第１の層間絶縁膜としては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化シリコン膜や、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法により塗布された酸化シリコン膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。また、アクリル膜と酸化窒化シリコン膜の積層構造を用いても良い。
【００９５】
また、層間絶縁膜は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料で形成することができる。さらには、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料で形成することができる。これらの材料の代表例としては、シロキサン系ポリマーが挙げられる。
【００９６】
シロキサン系ポリマーは、その構造により、例えば、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどに分類することができる。
【００９７】
また、Ｓｉ−Ｎ結合を有するポリマー（ポリシラザン）を含む材料で層間絶縁膜を形成してもよい。
【００９８】
上記の材料を用いることで、膜厚を薄くしても十分な絶縁性および平坦性を有する層間絶縁膜を得ることができる。また、上記の材料は耐熱性が高いため、多層配線におけるリフロー処理にも耐えうる層間絶縁膜を得ることができる。さらに、吸湿性が低いため、脱水量の少ない層間絶縁膜を形成することができる。
【００９９】
本実施例では、膜厚１．６μｍの非感光性アクリル膜を形成した。第１の層間絶縁膜によって、基板上に形成されたＴＦＴによる凹凸を緩和し、平坦化することができる。とくに、第１の層間絶縁膜は平坦化の意味合いが強いので、平坦化されやすい材質の絶縁膜を用いることが好ましい。
【０１００】
その後、第１の層間絶縁膜上に窒化酸化シリコン膜等からなる第２のパッシベーション膜（図示せず）を形成する。膜厚は１０〜２００ｎｍ程度で形成すれば良く、第２のパッシベーション膜によって第１の層間絶縁膜へ水分が出入りすることを抑制することができる。第２のパッシベーション膜には、他にも窒化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、ダイヤモンドライクカーボン（ＤＬＣ）膜やカーボンナイトライド（ＣＮ）膜も同様に使用できる。
【０１０１】
またＲＦスパッタ法を用いて成膜された膜は緻密性が高く、バリア性に優れている。ＲＦスパッタの条件は、例えば酸化窒化シリコン膜を成膜する場合、Ｓｉターゲットで、Ｎ2、Ａｒ、Ｎ2Ｏをガスの流量比が３１：５：４となるように流し、圧力０．４Ｐａ、電力３０００Ｗとして成膜する。また、例えば窒化シリコン膜を成膜する場合、Ｓｉターゲットで、チャンバー内のＮ2、Ａｒをガスの流量比が２０：２０となるように流し、圧力０．８Ｐａ、電力３０００Ｗ、成膜温度を２１５℃として成膜する。本実施例では、ＲＦスパッタ法を用いて、酸化窒化シリコン膜を７０ｎｍの膜厚で形成した。
【０１０２】
次いで、エッチングにより第２のパッシベーション膜、第１の層間絶縁膜及び第１のパッシベーション膜をエッチングし、第３の不純物領域及び第４の不純物領域に達するコンタクトホールを形成する。
【０１０３】
続いて、各不純物領域とそれぞれ電気的に接続する配線及び電極２２５を形成する（図５（Ｃ））。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と膜厚５００ｎｍの合金膜（ＡｌとＴｉ）との積層膜をパターニングして形成する。もちろん、２層構造に限らず、単層構造でも良いし、３層以上の積層構造にしても良い。また、配線材料としては、ＡｌとＴｉに限らない。例えばＴａＮ膜上にＡｌ膜やＣｕ膜を形成し、更にＴｉ膜を形成した積層膜をパターニングして配線を形成しても良い。
【０１０４】
以上のようにして、同一基板内に２つのＧＯＬＤ構造ＴＦＴを組み合わせたＣＭＯＳ回路を作成することができる。上記の方法により薄膜トランジスタを作製することによって、ゲート電極・ゲート配線を低抵抗化、ＧＯＬＤ構造にすることによりトランジスタの高信頼性、ソース／ドレイン領域の表面にシリサイド層を形成することによるソース／ドレイン領域を低抵抗化およびトランジスタの高速化が可能になる。これらを同時に満たすＴＦＴを用いることにより、より高速化した、より信頼性の高い製品を提供できるようになる。
【実施例２】
【０１０５】
本実施例では、本発明における薄膜トランジスタの他の構成の例を、図６を用いて説明する。
【０１０６】
図６（Ａ）の薄膜トランジスタのゲート電極は、積層構造を有しており、高融点金属からなる第１の層３０１、比抵抗の低い導電性材料からなる第２の層３０２、シリコンまたはシリコンを主成分とする材料からなる第３の層３０３、シリコンまたはシリコンを主成分とする材料からなるサイドウォール３０４を有している。また、ゲート電極の表面３０５と、ソース／ドレイン領域の表面３０６、３０７はシリサイド化している。なお、ここでいう高融点金属とは、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の元素からか、これらを主成分とする合金材料のことを示す。また、比抵抗の低い導電性材料とは、アルミニウム、銅、銀から選ばれた一種の元素または複数の元素を主成分とする合金材料若しくは化合物材料のことを示す。
【０１０７】
図６（Ａ）の構造を有する薄膜トランジスタは、実施例１に示した薄膜トランジスタによって得られる効果と同様の効果が得られる。更に、比抵抗の低い導電性材料からなる第２の層３０２と、ゲート絶縁膜３０８との間に、高融点金属からなる第１の層３０１があるため、比抵抗の低い導電性材料がゲート絶縁膜に拡散するのを防ぐことができるという効果も得ることができる。
【０１０８】
図６（Ｂ）に示した薄膜トランジスタのゲート電極は、比抵抗の低い導電性材料からなる第１の層３１１、高融点金属からなる第２の層３１２、シリコンまたはシリコンを主成分とする材料からなる第３の層３１３、シリコンまたはシリコンを主成分とする材料からなるサイドウォール３１４を有している。また、サイドウォールの表面３１５、ソース／ドレイン領域の表面３１６、３１７はシリサイド化している。
【０１０９】
また、図６（Ｃ）に示した薄膜トランジスタのゲート電極は、比抵抗の低い導電性材料３２１からなる第１の層、高融点金属からなる第２の層３２２と、高融点金属からなるサイドウォール３２３を有している。また、ソース／ドレイン領域の表面３２４、３２５はシリサイド化している。なお、第２の層３２２と、サイドウォール３２３は、同一の材料でも形成されていても、異なる材料で形成されていてもよい。
【０１１０】
図６（Ｄ）に示した薄膜トランジスタは、高融点金属からなる第１の層３３１、比抵抗の低い導電性材料からなる第２の層３３２、高融点金属からなる第３の層３３３、高融点金属からなるサイドウォール３３４を有している。また、ソース／ドレイン領域の表面３３５、３３６はシリサイド化している。なお、第１の層３３１、第３の層３３３、サイドウォール３３４はそれぞれ、同一の材料でも形成されていても、異なる材料で形成されていてもよい。
【０１１１】
図６（Ｂ）〜（Ｄ）に示した構造の薄膜トランジスタにおいても、実施例１に示した構造の薄膜トランジスタと同様の効果が得られる。また、図６（Ｄ）に示した構造の薄膜トランジスタは、図６（Ａ）に示したトランジスタと同様に、比抵抗の低い導電性材料がゲート絶縁膜に拡散するのを防ぐことができるという効果も得ることができる。
【実施例３】
【０１１２】
本実施例では、本発明の薄膜トランジスタを用いて作製される電気機器の一例について、図７を用いて説明する。
【０１１３】
本発明の薄膜トランジスタは、ゲート電極にアルミニウム材料を用いていることにより、ゲート電極・ゲート配線の低抵抗化が可能である。また、シリサイド化により、アルミニウム材料の拡散の防止、ソース／ドレインの低抵抗化が可能である。さらにＧＯＬＤ構造におけるＧＯＬＤ領域の活性化も可能となる。よって、トランジスタの高速化、高信頼化が実現可能となる。
【０１１４】
また、周辺機器を、ディスプレイを一体形成したり、基板上にＩＣを作り込むことによって、システム液晶やシステムＥＬ等のより高付加価値な製品を提供することが可能になる。
【０１１５】
本発明の薄膜トランジスタを用いて作製される電気機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ、（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）等が挙げられる。これら電気機器の具体例を図７に示す。
【０１１６】
図７（Ａ）は表示装置であり、筐体２１０１、支持台２１０２、表示部２１０３、スピーカー部２１０４、ビデオ入力端子２１０５等を含む。本発明の半導体チップは、表示装置に表示させるための回路部分等に用いることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用装置が含まれる。
【０１１７】
図７（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の薄膜トランジスタは、ノート型パーソナルコンピュータを駆動させるための回路部分等に用いることができる。
【０１１８】
図７（C）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２３０１、筐体２３０２、表示部Ａ２３０３、表示部Ｂ２３０４、記録媒体読み込み部２３０５、操作キー２３０６、スピーカー部２３０７等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１１９】
図７（D）はビデオカメラであり、本体２４０１、表示部２４０２、筐体２４０３、外部接続ポート２４０４、リモコン受信部２４０５、受像部２４０６、バッテリー２４０７、音声入力部２４０８、操作キー２４０９、接眼部２４１０等を含む。本発明の薄膜トランジスタは、ビデオカメラを機能させるための回路部分等に用いることができる。
【０１２０】
ここで図７（E）は携帯電話であり、本体２５０１、筐体２５０２、表示部２５０３、音声入力部２５０４、音声出力部２５０５、操作キー２５０６、外部接続ポート２５０７、アンテナ２５０８等を含む。本発明の薄膜トランジスタは、携帯電話を機能させるための回路部分等に用いることができる。
【０１２１】
これらの電気機器において、本発明の薄膜トランジスタを用いることにより、高速化、高信頼化だけでなく、周辺回路をディスプレイと一体形成したり、基板上にＩＣを作り込むことが可能になり、軽く・薄く・小さいという、より高付加価値の電気機器を提供することができる。
【０１２２】
以上の様に、本発明により作製された薄膜トランジスタの適用範囲は極めて広く、あらゆる分野の応用製品に適用することが可能である。
【図面の簡単な説明】
【０１２３】
【図１】本発明の薄膜トランジスタの作製工程を説明する図。
【図２】本発明の薄膜トランジスタの作製工程を説明する図。
【図３】本発明の薄膜トランジスタを用いたＣＭＯＳ回路の作製工程を説明する図。
【図４】本発明の薄膜トランジスタを用いたＣＭＯＳ回路の作製工程を説明する図。
【図５】本発明の薄膜トランジスタを用いたＣＭＯＳ回路の作製工程を説明する図。
【図６】本発明の薄膜トランジスタの構成の例を示す図。
【図７】本発明の薄膜トランジスタを用いて作製された電気機器の一例を示す図。
【図１】
0004646531.tif 000002
【図２】
0004646531.tif 000003
【図３】
0004646531.tif 000004
【図４】
0004646531.tif 000005
【図５】
0004646531.tif 000006
【図６】
0004646531.tif 000007
【図７】
0004646531.tif 000008