(57)【特許請求の範囲】
【請求項１】
１５０ミクロン未満の厚さを有するダイアモンド層；
単結晶シリコンウエハにイオン打ち込みにより形成した境界で剪断された単結晶シリコン膜；
前記ダイアモンド層と前記単結晶シリコン膜とを結合させるポリシリコン層；
前記ダイアモンド層に対向する前記単結晶シリコン膜上に形成されたエピタキシャルシリコン層；
前記エピタキシャルシリコン層に形成された集積回路；及び
前記集積回路と複数のバンプによって結合するパッケージ基板；
を有する電子組立品。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
（本発明の背景）
（発明の技術分野）
本発明は、ウェハー、このウェハー由来のダイス（ｄｉｃｅ）、かかるダイを有する電子組立品の組み合わせの製造方法に関し、このダイは、熱を伝える目的で、ダイアモンド層を有している。
（関連技術の記述）
集積回路は、通常、シリコンウェハー上に形成され、続いて、個々のダイスへと切断される。その後、各ダイは、この上に形成された特定の集積回路を伴ったシリコンウェハー部分を有するようになる。電気信号は、集積回路へとあるいは、集積回路から供されてもよい。集積回路の操作は、熱を発生し、集積回路での温度上昇は、破損を招く可能性がある。従って、集積回路上のすべての地点での温度は、特定の最大温度以下に保持されるべきである。集積回路の操作は、均一的ではなく、集積回路上の特定の地点では、他の地点よりもより多くの熱を発生し、従って、「ホットスポット（ｈｏｔ  ｓｐｏｔ）」を生じる。ホットスポットを生じることなく、集積回路の所望の温度を保持し、従って、より高い周波数にて操作可能である一方、このダイの平均的なパワーの散逸を増加することが可能である可能性がある。
（図面の簡単な説明）
本発明を、さらに、具体例により述べる。
（本発明の詳細な記載）
第１、第２及び第３工程は、それぞれ、図１ＡからＧ，図２ＡからＨ、及び図３ＡからＪに述べられており、それぞれ、ウェハー、ウェハーからダイ、及びダイを有する電子組立品が製作されている。このダイは、ダイアモンド層を有し、初期的に、ダイ中の集積回路のホットスポットから熱を発散するのに機能している。
【０００２】
第１工程において、相対的に厚い層が形成され、より多くの熱を発散する。しかしながら、この第１工程は、比較的取り扱いにくい研磨操作を利用している。ダイアモンド層は比較的厚みを有しているので、ダイアモンド層を介して切断するのに、特別なレーザー切断操作を利用する。
【０００３】
第２工程では、第１工程の研磨操作がなく、変わりに剪断加工操作が利用されている。また、厚いダイアモンド層は、関連した利点及び欠点を伴って、第２工程にて形成される。
【０００４】
また、第３工程では、研磨操作を消失すべく剪断加工操作が用いられているが、常套的なソー（ｓａｗ）にて簡単に切断されるダイアモンド層が形成されている。組み合わされたウェハーは、上部及び下部表面にシリコンを有し形成されているので、薄いダイアモンド層は、また、犠牲的なポリシリコンウェハーにより覆われる。かかる組み合わされたウェハーは、常套的なシリコンウェハーを加工するために、常套的な機器により「透過性」を有してもよい。また、犠牲的なポリシリコンウェハーは、薄いダイアモンド層を欠損した構造的な支持を供する。
（厚いダイアモンド層の製造における研磨操作の利用）
添付した図面である図１Ａは、その上に厚いダイアモンド層１２が堆積された単結晶（単一な結晶）シリコンウェハー１０を示している。単結晶シリコンウェハーは、公知の方法に従って製作される。長くて薄い垂直なコアの単結晶シリコン（半導体材料）は、シリコン浴中に下方垂直的に挿入される。その後、このコアは、この浴から上方垂直的に引き上げられる。コアの径よりも大きな径を有する単結晶シリコンインゴットを形成するので、浴から引き上げられる一方、単結晶シリコンは、このコア上に堆積する。やがて、かかるインゴットは、約３００ｍｍの径を有し、多重的な半径を有する高さを有するようになる。このインゴットは、その後、多数のウェハーへと切断される。やがて、インゴットから切り出されたウェハーは、約７５０μｍなる厚みを有する。したがって、この単結晶シリコンウェハー１０は、約３００ｍｍの径で、約７５０μｍの厚みを有する。
【０００５】
厚いダイアモンド層１２は、ダイアモンドの化学蒸着（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｉａｍｏｎｄ  ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤＤ）技術を利用して堆積される。単結晶シリコンウェハー１０は、ＣＶＤＤチャンバー内に配置され、例えば約１０００℃なる比較的高温にて加熱される。その後、ガスがこのチャンバー内に導入され、ダイアモンドを形成すべく互いに反応する。その後、ダイアモンドは、この単結晶シリコンウェハー１０の上部表面全体上にこのガスを押しのけ堆積する。単結晶シリコンウェハー１０上に堆積するダイアモンドは、約１０００Ｗ／ｍＫなる熱伝導率を有する固形の多結晶ダイアモンドであり、単結晶シリコンウェハー１０の上部表面に付着される。この工程は、この厚いダイアモンド層の厚みが３００から５００μｍの間になるまで続けられる。得られる厚いダイアモンド層は、３００ｍｍの径を有する。その後、図１Ａの組み合わせウェハーは、ＣＶＤＤチャンバーから除去され、冷却される。多結晶ダイアモンドの堆積に関するさらなる面は、当業者公知であり、ここではさらに詳述しない。
【０００６】
図１Ｂに示すように、単結晶シリコンウェハー１０はその上部に存在するので、図１Ａの組み合わせウェハーは、その後、フリップされる。厚いダイアモンド層１２は、その後、研磨機器の表面上に配置される。研磨機器の研磨ヘッドは、その後、下方へと、単結晶シリコンウェハー１０を研磨する。
【０００７】
図１Ｃは、単結晶ウェハー１０が下方へと接地した後の組み合わせウェハーを示している。この単結晶シリコンウェハー１０は、典型的に１０から２５μｍの厚みを有している。図１Ｃに示すこの組み合わせウェハーは、その後、研磨機器から取り除かれる。厚いダイアモンド層１２は、約３００から５００μｍの厚みを有しているので、この組み合わせウェハーは、研磨機器から取り除かれ、続いて取り扱われる際、破壊しない。従って、この厚いダイアモンド層１２は、比較的薄い単結晶シリコンウェハー１０に関して構造的支持を供する。単結晶シリコンウェハー１０の上部表面は、その後、エッチングされ、研磨され、所望の仕上がりを得る。また、研磨操作に起因するストレスも除去される。
【０００８】
図１Ｄは、単結晶シリコンウェハー１０上で行われる次なる製作を示している。第１に、この単結晶シリコンウェハー１０上にエピタキシャルシリコン層１４を成長させる。このエピタキシャルシリコン層は、単結晶シリコンウェハー１０の結晶構造を追従し、従って、単結晶である。エピタキシャルシリコン層１４と単結晶シリコンウェハー１０との初期的な差異は、エピタキシャルシリコン層１４がドーパントを有している点である。つまり、エピタキシャルシリコン層１４は、ｎ型又はｐ型のいずれかでドープされている。
【０００９】
次に、集積回路１６Ａ及び１６Ｂが形成される。集積回路１６Ａ又は１６Ｂは、例えば、トランジスター、キャパシター、ダイオードなどの複数の半導体電子部材及びこの電子部材に接続する上部レバーメタライゼーションを有している。トランジスターは、エピタキシャルシリコン層１４に打ち込まれたソース及びドレイン領域を有している。これらソース及びドレイン領域は、エピタキシャルシリコン層１４バルクの反対側にドープを有している。このソース及びドレイン領域は、エピタキシャルシリコン層１４へと要求される深さに打ち込まれるが、通常、エピタキシャルシリコン層１４の全てというわけではない。なぜなら、いくつかの打ち込まれていないエピタキシャルシリコンが、それぞれソース又はドレイン領域の下部に残存しているからである。メタライゼーションは、エピタキシャルシリコン層１４上の全てに配置されている金属ラインを含んでいる。接触パッドは、その後、集積回路１６Ａ及び１６Ｂ上に形成される。集積回路１６Ａ及び１６Ｂは、互いに同一であり、かつ、小型のスクライブストリート１８にて互いに分割される。バンプ２０は、その後、集積回路１６Ａ及び１６Ｂ上の接触パッド上に形成される。示していないが、バンプ２０は、それぞれの集積回路１６Ａ及び１６Ｂ上にて、アレイ、列及びカラム状になっている。
【００１０】
図１Ｅは、図１Ｄの組み合わせウェハーを上方から見た図を示している。この組み合わせウェハーは、約３００ｍｍの径を有する外部端部２２を有している。多くの集積回路１６が、この端部２２内部に列及びカラム状に形成される。各集積回路１６は、長方形の外観を有している。それぞれのスクライブストリートは、それぞれの列又はカラム間に配置されている。
【００１１】
図１Ｅの組み合わせウェハーは、その後、スクライブストリート１８にて、レーザー切断され、複数のダイスとなる。これにより、各ダイは、たった一つの集積回路１６を含んでいる。また、ウェハーの切断は、「単一化（ｓｉｎｇｕｌａｔｉｏｎ）」又は「ダイシング（ｄｉｃｉｎｇ）」とも参照される。厚いダイアモンド層１２は、極度に硬く、その厚みゆえ、常套的な切断操作、従って、より洗練されたレーザー切断を用いる理由ともなるが、厚いダイアモンド層１２を切断することは困難である。
【００１２】
図１Ｆは、二つのダイス２４Ａ及び２４Ｂを示している。各ダイ２４Ａ及び２４Ｂは、それぞれ、厚いダイアモンド層１２、単結晶シリコンウェハー１０、及びエピタキシャルシリコン層１４の部分を有している。ダイ２４Ａは、集積回路１６Ａを有しており、ダイ２４Ｂは、集積回路１６Ｂを有している。各ダイ２４Ａ及び２４Ｂは、バンプ２０のそれぞれのセットを有している。
【００１３】
図１Ｇは、パッケージ基板３０及びダイ２４Ａを含有する電子組立品を示している。バンプ２０が上部に存在し、厚いダイアモンド層１２が上部に存在しているので、ダイ２４Ａは、図１Ｆの位置に相対してフリップされる。バンプ２０のそれぞれは、パッケージ基板上のそれぞれの接触パッド上に配置されている。電子組立品２８は、その後、バンプ２０を融解するファーネス内に配置され、その後、冷却される。これは、バンプ２０がパッケージ基板３０上の接触パッドに付着されているためである。
【００１４】
使用する場合、電気信号は、パッケージ基板３２の金属ライン及びバイアスを介して、バンプ２０から供されてもよい。電気信号は、バンプ２２０を介して集積回路１６Ａへと、あるいは、集積回路１６Ａから伝わる。集積回路１６Ａの操作は、熱を発生する。集積回路１６Ａの熱は、一点と他の点とでは単一ではない。従って、ホットスポットは、集積回路１６Ａ全体の種々の位置にて発生する。
【００１５】
この熱は、エピタキシャルシリコン層１４及び単結晶シリコンウェハー１０を介して集積回路１６Ａから厚いダイアモンド層１２へと伝わる。熱は、厚いダイアモンド層１２へと簡単に伝わる。なぜなら、単結晶シリコンウェハー１０は、比較的薄いからである。厚いダイアモンド層１２の比較的高い熱伝導率ゆえ、ホットスポットからの熱は、厚いダイアモンド層１２の冷却領域へと水平的に伝わる。従って、ホットスポットでの温度を低下させることが可能となる。より多くの熱は、薄いダイアモンド層に比較して、厚いダイアモンド層１２を介して水平的に伝わってもよい。
【００１６】
（厚いダイアモンド層の製造における剪断加工操作の利用）
図２Ａは、犠牲的なポリシリコンウェハー５０を示しており、その上に厚いダイアモンド層５２が堆積され、その後ポリシリコン層５４が堆積されている。ポリシリコンウェハーの製造工程は公知である。ポリシリコンインゴットは、典型的に鋳造操作にて製作され、その後、ウェハーは、インゴットから切り出される。厚いダイアモンド層５２は、図１Ａにて述べた同様の高温技術に従って堆積される、同様に３００から５００μｍなる厚みを有している。ポリシリコン層５４は、公知技術を用いて堆積され、１０から１５μｍなる厚みを有している。
【００１７】
図２Ｂに示すように、ポリシリコン層５４は、底部に存在するように、この組み合わせウェハーをフリップする。
【００１８】
図２Ｃは、図１Ａにて述べた種類の単結晶ウェハー５６を示している。単結晶ウェハー５６は、同様に、約３００ｍｍの径及び約７５０μｍなる厚みを有している。水素イオンは、この単結晶ウェハー５６の上部表面へと打ち込まれる。
【００１９】
図２Ｄは、イオン５６の打ち込み後の図２の単結晶シリコンウェハー５６を示している。イオン５８は、図２Ｃの単結晶シリコンウェハー５６の上部表面から下部へ約１０から２５μｍの位置に境界６０を生み出す。さらなる記述のため、この境界６０の下部分を、「単結晶シリコン５６Ａ」と参照し、境界の上方の領域を「最終的な単結晶シリコン膜５６Ｂ」と参照する。境界６０において、ボイドが形成されている。このボイドは、単結晶シリコンウェハー５６Ａへと最終的な単結晶シリコンフォーム５６Ｂの付着を弱めている。
【００２０】
図２Ｅに示したように、ポリシリコン層５６は、最終的な単結晶シリコン膜５６Ｂ上に配置され、公知のシリコンボンドを用いてこれにボンディングされる。境界６０は、境界６０を破壊する可能性のある、厚いダイアモンド層５２の形成に使用される高温ＣＶＤＤ温度に決して曝されることはない。
【００２１】
図２Ｆに示したように、犠牲的なポリシリコンウェハー５０は、エッチング操作により除去される。厚いダイアモンド層５２は、エッチングの停止として機能するので、このエッチング操作には厳密な制御は必要ない。従って、犠牲的なポリシリコンウェハー５０は、比較的急速に除去されてもよい。
【００２２】
図２Ｇにおいて、図２Ｆの組み合わせウェハーは、その後、単結晶シリコンウェハー５６Ａがその上部に存在するようにフリップされる。
【００２３】
図２Ｈに示されるように、単結晶シリコンウェハー５６Ａは、剪断加工操作にて、最終的な単結晶シリコン膜５６Ｂより除去される。この剪断加工操作は、例えば、単結晶シリコンウェハー５６Ａ上に衝突するジェットガスを含んでもよい。ボイドゆえ、単結晶シリコンウェハー５６Ａは、境界６０において最終的な単結晶シリコン膜５６Ｂから剪断し、従って、ポリシリコン層５４上に最終的な単結晶シリコン膜５６Ｂのみを残存させる。最終的な単結晶シリコン膜５６Ｂは、その後、エッチングされ、研磨され、図１ＤからＧにて既述したのと同様に続いて加工される。
【００２４】
図２ＡからＨにて述べた工程は、図１ＡからＧにて述べた工程と異なる。なぜなら、図１Ｃの組み合わせウェハーを得るための研磨操作が除かれているからである。図２Ｈの組み合わせウェハーを得るべく、より高速な剪断加工操作を利用する。
【００２５】
図２Ｈに示すように、厚いダイアモンド層５２は製造される。厚いダイアモンド層５２は、図１Ｃの厚いダイアモンド層１２と同様の利点及び欠点を有している。
【００２６】
（薄いダイアモンド層の製造における剪断加工操作の利用）
図３Ａにおいて、犠牲的なポリシリコンウェハー７０が設けられ、薄いダイアモンド層７２が堆積され、その後ポリシリコン層７４が設けられている。この薄いダイアモンド層７２は５０から１５０μｍの厚みであり、既述と同様なＣＶＤＤ技術を用いて堆積される。図３Ｂにおいて、図３Ａの組み合わせウェハーは、ポリシリコン層７４がその底部に存在するようにフリップされる。図３Ｃでは、単結晶シリコンウェハー８０は、イオン８２を打ち込まれる。図３Ｄに示すように、イオンは、単結晶シリコンウェハー５６Ａの下部と最終的な単結晶シリコン膜５６Ｂの上方との間に境界８４を生み出す。図３Ｅでは、ポリシリコン層７４は、単結晶シリコン膜５６Ｂにボンディングされる。図３ＡからＥと図２ＡからＥとが同様であることは明らかである。図３Ｆでは、図３Ｅの組み合わせウェハーは、単結晶シリコン得はー５６Ａがその上部に存在するようにフリップされる。図３Ｇに示すように、単結晶シリコンウェハー５６Ａは、その後、最終的な単結晶シリコン膜５６Ｂから剪断される。この剪断は、図２Ｈにて述べた剪断と同様である。最終的な単結晶シリコン膜５６Ｂの上部表面は、その後、エッチングされ、研磨される。
【００２７】
図３Ｈに示すように、さらなる加工は、その後、集積回路８０Ａ及び８０Ｂを形成すべく行われ、ハンダバンプ接触８２が形成される。犠牲的なポリシリコンウェハー７０は、この上に形成された層及び部材の全てに関して構造的な支持を供する。薄いダイアモンド層７２は、犠牲的なポリシリコン層７０が無いと、一般的に、この上部の層類の支持をするには十分厚くない。犠牲的なポリシリコン層７０は、常套的なシリコンウェハーと同様の下部シリコン表面を供する。図３Ｇ及び３Ｈの組み合わされたウェハーを加工すべく、常套的なシリコンウェハーを加工するのにデザインされた常套的なツール及び用具を使用してもよい。
【００２８】
常套的なソーは、その後、集積回路８０Ａと８０Ｂとの間のスクライブストリート９０を介して切断すべく使用される。このソーは、最終的な単結晶シリコン膜５６Ｂ、ポリシリコン層７４、薄いダイアモンド層７２、及び犠牲的なポリシリコンウェハー７０を介して切断する。薄いダイアモンド層７２を介して切断するのに、常套的なソー歯を使用してもよい。なぜなら、５０から１５０μｍ厚足らずであるからである。
【００２９】
図３Ｉは、パッケージ基板１０２及びこのパッケージ基板１０２上の一つのダイ１０４を有する電子組立品を示している。ダイ１０４は、犠牲的なポリシリコンウェハー７０、薄いダイアモンド層７２、ポリシリコン層７４、最終的な単結晶シリコン膜５６Ｂ、及びエピタキシャルシリコン層７８のそれぞれの部分を有している。また、ダイ７４は、集積回路及び複数のバンプ８２を有している。バンプ８２は、パッケージ基板１０２上の接触上に配置されている。
【００３０】
組立品１００は、その後、バンプ８２が融解されるようにファーネス内に配置され、その後、ファーネスから除去される。これは、バンプ８２が固化し、パッケージ基板１０２上の接触パッドに取り付けられ、これにより、ダイ１０４がパッケージ基板１０２に固定するためである。
【００３１】
パッケージ基板１０２は、犠牲的なポリシリコンウェハー７０がなくとも、ダイ１０４を支持すべく十分厚く、かつ強固である。図３Ｊに示すように、犠牲的なポリシリコンウェハー７０は、その後、例えば、エッチング操作により、除去されてもよい。ポリシリコンウェハー７０の除去がないとしても、薄いダイアモンド層は、集積回路８０Ａのホットスポットから熱を伝えることが可能である。しかしながら、犠牲的なポリシリコンウェハー７０が除去されていると、熱は、薄いダイアモンド層７２の上部表面からより簡単に除去される。犠牲的なポリシリコンウェハー７０を除去した後、相対的に薄いダイ１０４は、パッケージ基板１０２により構造的に支持される。
【００３２】
添付した図面とともに、特定の例示的な実施例を述べ、かつ示してきたが、理解されるべきことは、当業者は、改変する可能性があるゆえ、かかる実施例は、図示しただけであり、本発明を制限するものではなく、かつ、本発明は、示されかつ述べた特定の構造及び配置に限定されるものではない、ということである。
【図面の簡単な説明】
【００３３】
【図１Ａ】厚いダイアモンド層を有する単結晶シリコンウェハーの断面側面図である。
【図１Ｂ】単結晶シリコンウェハーを上部に有する図１Ａと同様の図である。
【図１Ｃ】単結晶シリコンウェハーを研磨した後の図１Ｂと同様の図である。
【図１Ｄ】単結晶シリコン上にエピタキシャルシリコン層、集積回路及び接触を形成した後の図１Ｃと同様の図である。
【図１Ｅ】特に集積回路及び集積回路間のスクライブストリートを示した図１Ｄに示した構造に関する上方からの平面図である。
【図１Ｆ】単一化されたダイスを製作すべくレーザー切断した後の図１Ｅと同様の図である。
【図１Ｇ】パッケージ基板上にフリップされ配置されたダイスの一つを有する電子パッケージに関する断面側面図である。
【図２Ａ】厚いダイアモンド層を有する犠牲的なポリシリコンウェハー及びこの上に形成されたポリシリコン層に関する断面側面図である。
【図２Ｂ】底部にポリシリコン層を伴った、図２Ａと同様の図である。
【図２Ｃ】上部表面にイオンを打ち込まれた単結晶シリコンウェハーに関する断面側面図である。
【図２Ｄ】打ち込まれたイオンゆえ形成された境界を示している図２Ｃと同様の図である。
【図２Ｅ】最終的にポリシリコン層をシリコンボンディングにより構築された組み合わせウェハーに関する断面側面図である。
【図２Ｆ】犠牲的なポリシリコンウェハーを除いた後の図２Ｅと同様の図である。
【図２Ｇ】上部に単結晶シリコンウェハーを伴った図２Ｆと同様の図である。
【図２Ｈ】剪断加工操作の後の図２Ｇと同様の図である。
【図３Ａ】薄いダイアモンド層を有する犠牲的なポリシリコンウェハー及びこの上に形成されたポリシリコン層に関する断面側面図である。
【図３Ｂ】底部にポリシリコン層を伴った図３Ａと同様の図である。
【図３Ｃ】上部表面にイオンを打ち込まれた単結晶シリコンウェハーに関する断面側面図である。
【図３Ｄ】イオンを打ち込まれたゆえ形成された境界を示す、図３Ｃと同様の図である。
【図３Ｅ】単結晶シリコンウェハーの最終的な単結晶シリコン膜へとポリシリコン層をシリコンボンディングにより形成された組み合わせウェハーに関する側面断面図である。
【図３Ｆ】上部に単結晶シリコンウェハーを伴った、図３Ｅと同様の図である。
【図３Ｇ】剪断加工操作の後の図３Ｆと同様の図である。
【図３Ｈ】エピタキシャル層の形成、集積回路の製作、及び接触の形成の後の図３Ｇと同様の図である。
【図３Ｉ】図３Ｈの構造から剪断されたダイ及びこのダイが配置されたパッケージ基板を有する電子組立品に関する断面側面図である。
【図３Ｊ】接続がパッケージ基板に設置され、かつ犠牲的なポリシリコンウェハーが除去された後の、図３Ｉと同様の図である。
【図１Ａ】
0004761708.tif 000002
【図１Ｂ】
0004761708.tif 000003
【図１Ｃ】
0004761708.tif 000004
【図１Ｄ】
0004761708.tif 000005
【図１Ｅ】
0004761708.tif 000006
【図１Ｆ】
0004761708.tif 000007
【図１Ｇ】
0004761708.tif 000008
【図２Ａ】
0004761708.tif 000009
【図２Ｂ】
0004761708.tif 000010
【図２Ｃ】
0004761708.tif 000011
【図２Ｄ】
0004761708.tif 000012
【図２Ｅ】
0004761708.tif 000013
【図２Ｆ】
0004761708.tif 000014
【図２Ｇ】
0004761708.tif 000015
【図２Ｈ】
0004761708.tif 000016
【図３Ａ】
0004761708.tif 000017
【図３Ｂ】
0004761708.tif 000018
【図３Ｃ】
0004761708.tif 000019
【図３Ｄ】
0004761708.tif 000020
【図３Ｅ】
0004761708.tif 000021
【図３Ｆ】
0004761708.tif 000022
【図３Ｇ】
0004761708.tif 000023
【図３Ｈ】
0004761708.tif 000024
【図３Ｉ】
0004761708.tif 000025
【図３Ｊ】
0004761708.tif 000026