(57)【特許請求の範囲】
【請求項１】
パッドを備え、９ｐｐｍ／℃以下の熱膨脹係数を有するコア基板を提供する段階と、
前記コア基板の一部の領域に離型シートを積層する段階と、
前記コア基板にビルドアップ絶縁層を積層する段階と、
前記パッドが外部に露出するように、前記離型シート及び前記離型シート上に位置した前記ビルドアップ絶縁層の一部を除去して開口部を形成する段階と、
前記開口部に半導体チップを実装し、前記半導体チップと前記パッドとを電気的に接続する段階と、
を含むことを特徴とする半導体プラスチックパッケージの製造方法。
【請求項２】
前記開口部の形成段階は、前記ビルドアップ絶縁層が分離するように行われることを特徴とする請求項１に記載の半導体プラスチックパッケージの製造方法。
【請求項３】
前記コア基板の熱膨脹係数は、−２０〜７ｐｐｍ／℃であることを特徴とする請求項１または請求項２に記載の半導体プラスチックパッケージの製造方法。
【請求項４】
前記コア基板は、インバーまたは銅インバーのうち何れか一つを含むことを特徴とする請求項１から請求項３までの何れか１項に記載の半導体プラスチックパッケージの製造方法。
【請求項５】
前記コア基板は、全芳香族ポリアミド不織布または織布基材のうち何れか一つを含むことを特徴とする請求項１から請求項４までの何れか１項に記載の半導体プラスチックパッケージの製造方法。
【請求項６】
前記コア基板は、ガラス繊維または金属材料のうち何れか一つを含むことを特徴とする請求項１から請求項５までの何れか１項に記載の半導体プラスチックパッケージの製造方法。
【請求項７】
前記コア基板は、融点が２７０℃以上の液晶ポリエステル樹脂を含むことを特徴とする請求項１から請求項６までの何れか１項に記載の半導体プラスチックパッケージの製造方法。
【請求項８】
前記液晶ポリエステル樹脂は、ガラス繊維、全芳香族ポリアミド繊維、ポリオキシベンゾール繊維からなる群より選ばれる何れか一つからなることを特徴とする請求項７に記載の半導体プラスチックパッケージの製造方法。
【請求項９】
前記コア基板は、カーボン繊維織布基材を含むことを特徴とする請求項１から請求項８までの何れか１項に記載の半導体プラスチックパッケージの製造方法。
【請求項１０】
前記ビルドアップ絶縁層の熱膨脹係数は、１０〜２５ｐｐｍ／℃であることを特徴とする請求項１から請求項９までの何れか１項に記載の半導体プラスチックパッケージの製造方法。
【請求項１１】
前記開口部は、前記ビルドアップ絶縁層が前記コア基板に積層された後に形成されることを特徴とする請求項１から請求項１０までの何れか１項に記載の半導体プラスチックパッケージの製造方法。
【請求項１２】
前記コア基板を提供する段階において、前記パッド上にカバーが形成されることを特徴とする請求項１から請求項１１までの何れか１項に記載の半導体プラスチックパッケージの製造方法。
【請求項１３】
前記パッドに実装された前記半導体チップの高さは、前記開口部と同一または低いことを特徴とする請求項１から請求項１２までの何れか１項に記載の半導体プラスチックパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体プラスチックパッケージ及びその製造方法に関する。
【背景技術】
【０００２】
最近、電子機器は小型化、薄型化、軽量化され、これに伴って半導体チップの搭載接続方式はワイヤボンディング（ｗｉｒｅ−ｂｏｎｄｉｎｇ）方式から端子数の多いフリップチップ（ｆｌｉｐ  ｃｈｉｐ）方式となってきている。半導体チップの搭載方式がフリップチップ方式に変化するにつれ、チップを搭載する多層印刷回路基板においても高信頼性を有する高密度の多層印刷回路基板が要求されている。
【０００３】
従来の多層印刷回路基板は、基材としてガラス繊維織布を使用し、通常ガラス成分としてＥ−ガラス繊維が使用されている。ガラス繊維織布に熱硬化性樹脂組成物を含浸・乾燥してＢ−ステージとし、銅張積層板を用いて内層用コア回路基板を製作する。そして、コア回路基板の両面にビルドアップ（ｂｕｉｌｄ  ｕｐ）用のＢ−ステージ熱硬化性樹脂組成物シートを積層して多層印刷回路基板を製作する。
【０００４】
このように製作された多層印刷回路基板は、熱膨脹率の大きい（通常、縦横方向の熱膨脹率が１８〜１００ｐｐｍ／℃である）ビルドアップ用樹脂組成物を使用し、表層には熱膨脹率のさらに大きいソルダレジスト（ｓｏｌｄｅｒ  ｒｅｓｉｓｔ）（通常、５０〜１５０ｐｐｍ／℃）を使用するため、最終的に得られる多層印刷回路基板の全体の熱膨脹係数は、縦横方向で１３〜３０ｐｐｍ／℃となる。しかし、このような多層印刷回路基板の熱膨脹係数は、２〜３ｐｐｍ／℃の熱膨脹係数を有する半導体チップより相対的に大きいものである。
【０００５】
このように、半導体チップと、これを実装する多層印刷回路基板との間に熱膨脹係数の差があると、半導体チップを実装する過程中に半導体チップと基板との接続部にクラック（ｃｒａｃｋ）、剥離、または半導体チップの破壊などの不良が生じることになる。そして、半導体チップを多層印刷回路基板の片面だけに積層する場合には、多層印刷回路基板が反ったり、歪んだりするという問題点が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
こうした従来技術の問題点に鑑み、本発明は半導体チップと回路基板との接続信頼性に優れた半導体プラスチックパッケージ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態による半導体プラスチックパッケージの製造方法は、パッドを備え、９ｐｐｍ／℃以下の熱膨脹係数を有するコア基板を提供する段階と、コア基板にビルドアップ絶縁層を積層する段階と、パッドが外部に露出するようにビルドアップ絶縁層を除去して開口部を形成する段階と、開口部に半導体チップを実装し、半導体チップとパッドとを電気的に接続する段階とを含む。
【０００８】
コア基板の提供段階とビルドアップ絶縁層の積層段階との間に、コア基板に離型シートを積層する段階をさらに含むことができる。開口部形成段階は、ビルドアップ絶縁層が分離するように行われることができる。
【０００９】
本発明の実施形態による半導体プラスチックパッケージの製造方法は、次のような特徴を一つまたはそれ以上具備することができる。例えば、コア基板の熱膨脹係数は−２０〜７ｐｐｍ／℃、好ましくは−１５〜５．５ｐｐｍ／℃であること、コア基板はインバーまたは銅インバーからなること、コア基板は全芳香族ポリアミド不織布または織布基材のうち何れか一つからなること、ガラス繊維または金属材料のうち何れか一つからなることなどである。
【００１０】
また、融点が２７０℃以上の液晶ポリエステル樹脂のうち少なくとも一つを含むことができ、液晶ポリエステル樹脂は、ガラス繊維、全芳香族ポリアミド繊維、ポリオキシベンゾール繊維からなる群より選ばれる何れか一つからなることができる。コア基板はカーボン繊維織布基材を含むことができ、ビルドアップ絶縁層の熱膨脹係数は１０〜２５ｐｐｍ／℃であることを特徴とする。
【００１１】
そして、開口部はビルドアップ絶縁層がコア基板に積層された後に形成されてもよく、またはビルドアップ絶縁層がコア基板に積層される前に形成されてもよい。コア基板を提供する段階中に、パッド上にはカバーが形成されることができ、パッドに実装された半導体チップの高さは開口部に比較して同一または低くすることができる。
【００１２】
本発明の一実施形態による半導体プラスチックパッケージは、パッドを備え、９ｐｐｍ／℃以下の熱膨脹係数を有するコア基板と、コア基板に積層されるビルドアップ絶縁層とを含み、ビルドアップ絶縁層には、パッドが外部に露出するように開口部が形成される。そして、半導体プラスチックパッケージは開口部に収容され、パッドに電気的に接続する半導体チップを含む。一方、開口部はビルドアップ絶縁層が分離されるように形成できる。
【００１３】
本発明の実施形態による半導体プラスチックパッケージは、次のような特徴を一つまたは、それ以上具備することができる。例えば、コア基板の熱膨脹係数は−２０〜７ｐｐｍ／℃、好ましくは−１５〜５．５ｐｐｍ／℃であること、コア基板はインバーまたは銅インバーからなること、コア基板は全芳香族ポリアミド不織布または織布基材のうち何れか一つからなること、ガラス繊維または金属材料のうち何れか一つからなることなどである。
【００１４】
また、融点が２７０℃以上の液晶ポリエステル樹脂のうち少なくとも一つを含むことができ、液晶ポリエステル樹脂は、ガラス繊維、全芳香族ポリアミド繊維、ポリオキシベンゾール繊維からなる群より選ばれる何れか一つからなることができる。コア基板は、カーボン繊維織布基材を含むことができ、ビルドアップ絶縁層の熱膨脹係数は１０〜２５ｐｐｍ／℃であることを特徴とする。パッドに実装された半導体チップの高さは開口部に比較して同一または低くすることがよい。
【発明の効果】
【００１５】
本発明によれば、半導体チップと回路基板との接続信頼性に優れた半導体プラスチックパッケージ及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
本発明は多様な変換を加えることができ、様々な実施形態を有することができるため、特定実施形態を図面に例示し、詳細に説明する。しかし、本発明はこれらの特定の実施形態に限定されるものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
【００１７】
本願で用いた用語は、ただ特定の実施形態を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
【００１８】
以下、本発明の実施形態を添付した図面を参照して詳細に説明する。
【００１９】
図１は、本発明の一実施形態による半導体プラスチックパッケージの製造方法を示す順序図である。
【００２０】
図１に示すように、本発明の一実施形態による半導体プラスチックパッケージの製造方法は、パッドを備え、９ｐｐｍ／℃以下の熱膨脹係数を有するコア基板を提供する段階と、前記コア基板にビルドアップ絶縁層を積層する段階と、前記パッドが外部に露出するようにビルドアップ絶縁層を除去して開口部を形成する段階と、前記開口部に半導体チップを実装し、半導体チップとパッドとを電気的に接続する段階とを含む。
【００２１】
本実施形態による半導体プラスチックパッケージの製造方法は、相対的に熱膨脹率の低いコア基板を中央に配置した後、コア基板上に半導体チップを実装した点に特徴がある。従って、本実施形態による半導体プラスチックパッケージの製造方法は、半導体チップとコア基板との接続部分に発生するクラックまたは変形などを防止できるようになり、信頼性のある半導体プラスチックパッケージを提供できる。
【００２２】
以下では、図２から図９を参照して、本発明の一実施形態に係る半導体プラスチックパッケージ及びその製造方法についてより具体的に説明する。
【００２３】
図２から図５は、本発明の一実施形態に係るコア基板の製造方法を示す工程図である。図２に示すように、コア基材２１１を提供し、コア基材２１１を穿孔して選択的に貫通孔を設け、貫通孔に樹脂組成物２１２を充填する。次に、図３に示すように、コア基材２１１の両面に絶縁層２１４が接着されている銅箔２１３を付着する。
【００２４】
次に、図４に示すように、外層の銅箔２１３をエッチングし、貫通孔に充填した樹脂組成物２１２を穿孔して選択的に電気導通貫通孔２１９を形成する。外層の銅箔２１３と電気導通貫通孔２１９に回路を形成し、電気導通貫通孔２１９をメッキして電気信号が伝達できるようにする。
【００２５】
次に、図５に示すように、コア基材２１１に絶縁層と銅箔とを積層し、絶縁層と銅箔を穿孔しメッキして選択的にビア２２０を形成する。銅箔とビア２２０に回路２１７を形成し、ビア２２０をメッキして電気信号が伝達できるようにして、２層以上のコア基板２１０を形成する。
【００２６】
図６は、低膨張率の特性を有する４層コア基板１１０の断面図である。図６に示すように、コア基板１１０の両表面には内部回路１１４が形成されており、内部回路１１４は、ブラインドビアホール（ｂｌｉｎｄ  ｖｉａ  ｈｏｌｅ、ＢＶＨ）１１６により、またはブラインドビアホールが銅（Ｃｕ）で充填されてパッド１２４と接続する。そして、コア基板１１０の片面または両面には接続部１１８が形成され、接続部１１８は複数のパッド１２４で構成される。接続部１１８の大きさは、後で実装される半導体チップ（図示せず）のサイズより多少大きく形成される。また、接続部１１８はカバー１２０により外部から密閉する。カバー１２０はパッド１２４の上に金またはニッケルなどの金属を用いて表面処理を行うためのものであり、後でその一部が除去される。
【００２７】
コア基板１１０は、−６０〜１５０℃の条件下で９ｐｐｍ／℃以下の熱膨脹率を有する。通常、半導体チップの熱膨脹率は２〜４ｐｐｍ／℃であるため、半導体チップが実装されるコア基板１１０の熱膨脹率は、半導体チップの熱膨脹率に近くなるほど半導体プラスチックパッケージの信頼性が向上される。よって、コア基板１１０は、−２０〜７ｐｐｍ／℃の熱膨脹率を有することがよく、より好ましくは、−１５〜５．５ｐｐｍ／℃の熱膨脹率を有することがよい。
【００２８】
コア基板１１０は、一般的な熱硬化性樹脂、熱可塑性樹脂、ＵＶ硬化性樹脂、または不飽和基含有樹脂などを一つまたは二つ以上混合した樹脂を含むことができる。
【００２９】
熱硬化性樹脂には、例えば、エポキシ樹脂、シアン酸エステル樹脂、ビスマレイミド樹脂、ポリイミド樹脂、官能基含有ポリフェニレンエーテル樹脂、カルド樹脂、ベンゾシクロブテン樹脂、またはフェノール樹脂などの公知の樹脂、及びこれらを２種以上混合した組成がある。そして、さらに細くなる貫通孔間または回路間のマイグレーション（ｍｉｇｒａｔｉｏｎ）を防ぐためには、シアン酸エステル系樹脂（ｃｙａｎａｔｅ  ｅｓｔｅｒ  ｒｅｓｉｎ）を使用することがよい。
【００３０】
本実施形態による熱硬化性樹脂は、それ自体を加熱することで硬化するが、硬化速度が遅くて生産性が劣るため、熱硬化性樹脂に硬化剤または熱硬化触媒を適正量使用できる。
【００３１】
このような熱硬化性樹脂に、組成物として公知の様々な添加物を配合したものが使用できる。例えば、前述したもの以外の熱硬化性樹脂、熱可塑性樹脂、その他の樹脂、公知の有機・無機充填剤、染料、顔料、増粘剤、潤滑剤、消泡剤、分散剤、レべリング剤、光沢剤、チキソトロープ剤（ｔｈｉｘｏｔｒｏｐｉｃ  ａｇｅｎｔ）などの各種添加剤を目的や用途に合わせて適正量添加できる。また、難燃剤として、リン、ブロームで難燃化したもの、ノンハロゲンタイプ（ｎｏｎ  ｈａｌｏｇｅｎ  ｔｙｐｅ）などが使用可能である。
【００３２】
熱可塑性樹脂には、通常、公知のものを使用できる。具体的に、液晶ポリエステル樹脂、ポリウレタン樹脂、ポリアミドイミド樹脂、ポリフェニレンエーテル樹脂などを１種、あるいは２種以上混合して使用できる。ただ、コア基板１１０は、部品の実装などのために高温のリフロー（ｒｅｆｌｏｗ）処理を要するため、リフロー工程にてコア基板１１０に不良が生じないように、２７０℃以上の融点を有する熱可塑性樹脂が使用できる。この際にも、前述した各種添加剤を添加できる。
【００３３】
前記熱硬化性樹脂及び熱可塑性樹脂以外にも、ＵＶ硬化樹脂などを１種、あるいは２種以上混合して使用できる。そして、架橋を促進する光重合開始剤、ラジカル重合開始剤、または前述した各種添加剤を適正量混合して使用できる。
【００３４】
コア基板１１０の作製に使用される熱硬化性樹脂、熱可塑性樹脂、またはＵＶ硬化樹脂には、補強基材として無機繊維または有機繊維の不織布や織布が含まれてもよい。無機繊維には、例えば、Ｅ、Ｔ（Ｓ）、ＮＥガラス繊維、またはセラミック繊維などがある。また、有機繊維には、ポリオキシベンゾール（ｐｏｌｙ−ｏｘｙｂｅｎｚｏｌ）繊維、全芳香族ポリアミド繊維、または液晶ポリエステル繊維などの耐熱性繊維がある。また、有機及び無機繊維が混合された織布または不織布も使用できる。そして、ポリイミドフィルム、全芳香族ポリイミドフィルム、液晶ポリエステルフィルム、またはポリオキシベンゾールフィルムなども補強基材として使用できる。このような基材には、樹脂との密着性を向上させるために、基材の表面に公知の処理、例えば、ガラス繊維布などの無機繊維にはシランカップリング剤処理を、フィルム材などの有機物にはプラズマ処理、コロナ処理、各種薬品処理、またはブラスト（ｂｌａｓｔ）処理などを選択的に行うことができる。また、フィルム材の場合には、フィルムの両面に接着剤を付着して銅箔を接着したり、直接銅箔を公知の方法で接着した銅張シートを使用できる。
【００３５】
そして、コア基板１１０の形成方法は特に限定されず、一般的に用いられるサブトラクティブ（ｓｕｂｔｒａｃｔｉｖｅ）法、セミアディティブ（ｓｅｍｉ−ａｄｄｉｔｉｖｅ）法などを用いることができる。
【００３６】
コア基板１１０としては、熱膨脹係数が９ｐｐｍ／℃以下であれば、前述した材料以外の多様な材料を使用して形成できる。例えば、Ｔ（Ｓ）ガラス繊維織布、全芳香族ポリアミド繊維不織布または織布、液晶ポリエステル樹脂シートなどを使用できる。このような低熱膨張率の有機絶縁層は、コア基板１１０の少なくとも一層以上で使用され、厚さ及び種類は所望するコア基板１１０の熱膨脹率に応じて選択する。
【００３７】
コア基板１１０の形成に使用される無機材料には、セラミックまたはガラス板がある。コア基板１１０の表面に金属層を形成する方法としては、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）または蒸着方法などがある。そして、インバー（ｉｎｖａｒ）または銅を含むインバーがコア基板１１０に含まれることができる。インバーは鉄（Ｆｅ）とニッケル（Ｎｉ）との合金であって、１００℃以下での熱膨脹係数が０．０１未満である。インバーにコバルト（Ｃｏ）、マンガン（Ｍｎ）、ニオブ（Ｎｂ）、窒化アルミニウム（ＡｌＮ）などを少量添加して使用することもできる。また、これをエイジング（ａｇｉｎｇ）した材料も使用できる。
【００３８】
図６に示すように、コア基板１１０の両外側にはビルドアップ絶縁層１３０及び銅箔１３２が順次積層される。ビルドアップ絶縁層１３０は、前述した熱硬化性樹脂、熱可塑性樹脂、またはＵＶ硬化性樹脂などを選択的に使用して形成できる。ビルドアップ絶縁層１３０の熱膨脹係数はコア基板１１０より大きいが、半導体チップはビルドアップ絶縁層１３０に実装されることではなく、熱膨脹係数の低いコア基板１１０に実装されるため、半導体チップの実装に対する信頼性を高めることができる。
【００３９】
図７は、コア基板１１０の両外層にビルドアップ絶縁層１３０を積層して形成された８層印刷回路基板の断面図である。
【００４０】
図７に示すように、熱膨脹率が９ｐｐｍ／℃以下であるコア基板１１０の両外層に、比較的に熱膨脹率の大きいビルドアップ絶縁層１３０が積層される。そして、最外層に位置するビルドアップ絶縁層１３０にはソルダレジスト１３４が形成される。ビルドアップ絶縁層１３０は後工程でその一部が除去されて、接続部１１８が外部に露出することになる。
【００４１】
図８は、図７の８層印刷回路基板に開口部１３６が形成された状態を示す断面図であり、図９は、開口部１３６に半導体チップ１４０が実装された状態を示す断面図である。
【００４２】
図８に示すように、接続部１１８に実装しようとする半導体チップ（図９の１４０参照）の大きさや高さに比べて多少大きく開口部１３６が形成される。開口部１３６が形成された後、接続部１１８上に位置するカバー１２０を除去することにより、パッド１２４が外部に露出する。そして、パッド１２４の間にはカバー１２０の一部が残存する。
【００４３】
開口部１３６を形成する方法としては、ビルドアップ絶縁層１３０をコア基板１１０に積層した後、ルータ（ｒｏｕｔｅｒ）などを用いて開口部１３６を形成する方法、またはビルドアップ絶縁層１３０を積層する前にビルドアップ絶縁層１３０に開口部１３６を形成し、これをコア基板１１０に積層する方法がある。
【００４４】
そして、開口部１３６を形成してカバー（図７の１２０参照）が外部に露出されたら、図８に示すように、カバー１２０の一部が除去されてパッド１２４が外部に露出される。そして、露出したパッド１２４の上に金またはニッケルなどの金属を用いて表面処理を行う。
【００４５】
金またはニッケルなどを用いた表面処理は、コア基板１１０の形成後に行うことができ、この時、表面処理による汚染を防止するために剥離性フィルム、樹脂または金属などを被覆することができる。そして、このような剥離性フィルム、樹脂または金属は、開口部１３６を形成する過程中に除去できる。
【００４６】
開口部１３６を形成し、金またはニッケルなどの金属を用いて表面処理を行なった後、外部に露出したパッド１２４に半導体チップ１４０を実装する。半導体チップ１４０の裏面には複数のソルダボール１４２が形成されており、ソルダボール１４２はパッド１２４と電気的に接続される。半導体チップ１４０を実装した後、アンダーフィル（ｕｎｄｅｒ  ｆｉｌｌ）工程を行うことができるが、本実施形態による半導体プラスチックパッケージの製造方法では、前述したように信頼性に優れ、アンダーフィル工程を行わなくてもよい。従って、本実施形態による半導体プラスチックパッケージの製造方法は、工程時間及び費用を低減することができ、半導体チップが不良である場合修理が可能であるという長所がある。そして、半導体チップ１４０を開口部１３６に挿入するので、パッケージ全体の厚さを薄くすることができる。
【００４７】
また、本実施形態ではフリップチップ（ｆｌｉｐ  ｃｈｉｐ）方式で半導体チップ１４０を実装したが、本発明はこれに限定されず、ワイヤボンディング（ｗｉｒｅ  ｂｏｎｄｉｎｇ）によっても半導体チップと接続可能である。コア基板１１０にインバーを用いた場合は、開口部１３６の底面にほぼ半導体チップサイズのインバーを残し、その上に、銀ペーストなどの熱伝導性接着剤を用いて半導体チップを接着することができる。
【００４８】
図１０は、本発明の他の実施形態に係る半導体プラスチックパッケージ２００の製造方法による、コア基板の両面にビルドアップ絶縁層が積層された状態を示す断面図であり、図１１は、本発明の他の実施形態に係る半導体プラスチックパッケージ２００の断面図であり、図１２は、本発明の他の実施形態による半導体プラスチックパッケージ２００の斜視図である。
【００４９】
図１０に示すように、コア基板２１０での半導体チップ２６０が実装される領域に離型シート２４０を積層し、コア基板２１０にビルドアップ絶縁層２３０を積層する。この際、離型シート２４０及びビルドアップ絶縁層２３０は、コア基板２１０の両面に積層されることができる。
【００５０】
次に、離型シート２４０に対応するビルドアップ絶縁層２３０を除去し、ビルドアップ絶縁層に開口部２５０を形成する。
【００５１】
すなわち、ソルダレジスト２２１が形成された範囲に離型シート２４０を配置し、その上にプリプレグなどの絶縁層２２２を積層した後、銅箔を配置積層して、ブラインドビアホールを加工、デスミア処理、銅メッキ、回路形成、化学処理などの過程を繰り返して多層印刷回路基板を製作することができる。
【００５２】
離型シート２４０が積層された範囲は、レーザー、ルータ、切断などの方法で除去され、半導体チップ２６０が搭載・接続できるように、開口部２５０が形成される。開口部２５０は印刷回路基板の両面に形成される。この時、開口部２５０が同じ面積を有するように切断する。
【００５３】
離型シート２４０を積層すれば、ビルドアップ絶縁層２３０をコア基板２１０から容易に分離でき、半導体チップ２６０をより容易に実装することができる。また、ビルドアップ絶縁層２３０での半導体チップ２６０が実装される領域に問題が生じた場合、容易に除去できるという長所がある。この時、離型シート２４０は、ポリテトラフルオロエチレン（ＰＴＦＥ：ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）フィルムであってもよい。
【００５４】
除去後に残った、比較的に熱膨脹係数の大きいビルドアップ絶縁層２３０の面積差から発生する反りは、所定の範囲内で発生すれば問題ないが、除去されるビルドアップ絶縁層の面積と同じくすることが反りや歪み防止の観点から好ましい。また、低熱膨脹係数のコア基板の厚さにも制限はないが、コア基板が必要以上に厚くなると、巻き込みなどのストレスにより半導体チップ２６０が割れたり、接続した半導体チップ接続材２６１が破壊されたりする。好ましいコア基板の厚さは約０．４ｍｍである。
【００５５】
次に、図１１及び図１２に示すように、開口部２５０に半導体チップ２６０を実装し、フリップチップ方式でコア基板２１０に接続させる。この時、ビルドアップ絶縁層２３０が分離されるように開口部２５０が形成される。
【００５６】
ビルドアップ絶縁層２３０の厚さは、特に限定はないが、半導体チップ２６０を搭載接続するとき、半導体チップ２６０と接続材との高さの和がビルドアップ絶縁層２３０を接着した後の高さと同一または低い方が好ましい。
【００５７】
このようにすることで、半導体チップ２６０が少なくとも二つ面の縦横方向から圧力を受けて破壊されるなどの不良を防ぐことができる。さらに、半導体チップ２６０は低熱膨脹係数を有するコア基板上に搭載接続されるので、半導体チップ２６０や接続材にクラック、破壊などの問題がほとんど生じない。また、アンダーフィルレジンを使用しなくても良いので、半導体チップ２６０の不良がある場合、再作業が可能で経済性にも優れる。
【００５８】
半導体チップ２６０は、内部の低熱膨脹係数の印刷回路基板に、金バンプ、鉛フリーソルダ、一般ソルダなど公知の接続材を使用して公知の方法で搭載接続される。
【００５９】
比較的に熱膨脹係数の大きいビルドアップ絶縁層２３０を製造する場合、必ずしも前述した樹脂組成物材料のみを使用する必要はない。使用可能な材料の例は、次の通りである。内層用コア基板としてはＥ−ガラス繊維織布の補強基材にエポキシ樹脂組成物を含浸して製作した銅張積層板を使用し、積層用としては補強基材が含まれていないＢ−ステージ状態のシアン酸エステル系樹脂組成物に銅箔を付着したシート、Ｂ−ステージ状態の不飽和基含有ポリフェニレンエーテル樹脂組成物シート、各種基材のＢ−ステージ状態の樹脂組成物シートなどを適切に選択して使用すればよい。
【００６０】
本発明に係る特殊構造の多層印刷回路基板は、半導体チップ２６０を搭載接続するのに適する印刷回路基板であるが、ワイヤボンディング接続も可能である。
【００６１】
以下では、本発明による実施例及び比較例を比較しながら本発明の構成及び特徴をより具体的に説明する。以下で「部」とは、特に言及しない限り重量部を意味する。
【実施例】
【００６２】
実施例１〜実施例４の熱硬化性樹脂の組成  
２，２−ビス（４−シアナトフェニル）プロパンモノマー５５０部を１６０℃で溶解させ、撹拌しながら４．５時間反応させてモノマーとプレポリマーとの混合物を得た。これをメチルエチルケトンに溶解し、ビスフェノールＡ型エポキシ樹脂（商品名：エピコート１００１、ジャパンエポキシレジン（株）製）１００部、フェノールノボラック型エポキシ樹脂（商品名：ＤＥＮ−４３１、ダウケミカル（株）製）１５０部、クレゾールノボラック型エポキシ樹脂（商品名：ＥＳＣＮ−２２０Ｆ、住友化学工業（株）製）２００部を配合し、硬化触媒としてオクチル酸亜鉛０．２部をメチルエチルケトンに溶解して加え、撹拌及び混合してワニスＡとした。このワニスＡに無機充填剤の球形シリカ（平均粒子径：０．９μｍ）１５００部を加え、よく撹拌及び分散してワニスＢとした。
【００６３】
［実施例１］（全芳香族ポリアミド繊維織布基材樹脂組成物材料を内層コア基板に用いた半導体プラスチックパッケージ製作）  
厚さ２００μｍのアラミド繊維（ａｒａｍｉｄ  ｆｉｂｅｒ）織布に前記ワニスＢを含浸及び乾燥し、１７０℃で１３３秒間ゲル化して、樹脂組成物含有量４４重量％のプリプレグＣを製作した。
【００６４】
また、ビルドアップ用として、厚さ１００μｍのアラミド繊維織布に前記ワニスＢを含浸及び乾燥し、ゲル化時間１５０秒、樹脂組成物含有量４９重量％のプリプレグＤを製作した。そして、ビルドアップ用として、厚さ１５０μｍのＥガラス織布に前記ワニスＢを含浸及び乾燥し、ゲル化時間１４７秒、樹脂組成物含有量５１重量％のプリプレグＥを製作した。
【００６５】
前記プリプレグＣを１枚用いて、その両外側に厚さ１２μｍの電解銅箔を配置し、１９０℃、２０ｋｇｆ／ｃｍ２、２ｍｍＨｇの真空下で９０分間積層成形して有機絶縁層の厚さが０．２ｍｍである両面銅張積層板を製作した。この両面銅張積層板の両面の銅箔を１．５μｍの厚さまでエッチングしてから、炭酸ガスレーザーにて穴径１００μｍの貫通孔を形成した。そして、デスミア処理後に無電解銅メッキ０．９μｍ及び電解銅メッキ２０μｍを付着し、サブトラックティブ法で表面にライン／スペース＝４０／４０μｍの回路を形成した。その後、銅箔にマック社のＣＺ処理を行い、両面に前記プリプレグＤを各１枚配置し、その外側に厚さ１２μｍの電解銅箔を配置し、同様に積層成形して４層両面銅張積層板Ｆを製作した。
【００６６】
前記両面銅張積層板Ｆの銅箔を厚さ１．２μｍまでエッチングした後、両面にＵＶ−ＹＡＧレーザーを照射して穴径７５μｍのブラインドビアを形成し、デスミア処理後にビア内部を銅メッキで充填した。その後、両表面に回路及び半導体チップ搭載接続用のパッドを形成し、熱硬化性樹脂組成物ソルダレジスト（商品名；Ｓ−２２０  Ｘ１６Ｋ、太陽インキ製造（株）製）を用いてパッドを含んだ接続部に、パッドの上の厚さが２０μｍになるように面積１２×１２ｍｍで被覆し、１５０℃で４０分間熱硬化した。そして、ＣＺ処理後にこの両外側に厚さ１５０μｍのプリプレグＥを各１枚配置した後、その外側に厚さ１２μｍの電解銅箔を配置し、同様に積層成形して６層両面銅張積層板を製作した。
【００６７】
前記６層両面動作積層板の表面の銅箔を１．２μｍの厚さまでエッチングし、この表面にＵＶ−ＹＡＧレーザーを照射して穴径７５μｍのブラインドビア（ｂｌｉｎｄ  ｖｉａ）を製作し、デスミア処理後に、ブラインドビアホール内部を銅メッキで充填した。そして、表裏に回路を形成し、ＣＺ処理、積層、穴あけ、銅メッキ、回路形成を繰り返して、半導体チップを搭載する範囲を除いた表面に厚さ２０μｍのソルダレジスト（商品名；ＰＳＲ４０００ＡＵＳ３０８、太陽インキ製造（株）製）を形成して８層印刷回路基板Ｇを製作した。
【００６８】
前記印刷回路基板Ｇに、厚さ２００μｍ、大きさ１０×１０ｍｍの半導体チップを搭載接続するサイズより片面１ｍｍさらに大きく、ルータを用いてコア基板のソルダレジストを被覆した面まで両面を加工して開口部を形成し、半導体チップ搭載用パッドを露出した。その後、ニッケルメッキ５μｍ及び金メッキ０．２μｍを実施して８層印刷回路基板Ｈを製作した。半導体チップを搭載接続する範囲の絶縁層及び導体を含んだ全体ＸＹ方向の熱膨脹係数は、４．９〜５．２ｐｐｍ／℃であった。８層印刷回路基板の両面開口部に厚さ２００μｍ、大きさ１０×１０ｍｍの半導体チップを、鉛フリー（Ｐｂ−ｆｒｅｅ）ソルダ（Ｓｎ−３．５Ａｇ、溶解温度２２１〜２２３℃）を用いて最高温度２６０℃でリフロー工程を行って搭載接続し、半導体プラスチックパッケージＩを製作した。半導体プラスチックパッケージＩについての評価結果を表１に表す。
【００６９】
［実施例２］（液晶ポリエステル樹脂組成物をコア基板に用いた半導体プラスチックパッケージ製作）  
厚さ１００μｍのガラス織布両面に厚さ５０μｍの液晶ポリエステル樹脂組成物シート（商品名：ＦＡフィルム、熱膨脹係数：−７ｐｐｍ／℃、融点２８０℃、クラレ（株）製）を各１枚使用し、その外側に厚さ１２μｍの電解銅箔を配置し、２９０℃、１５ｋｇｆ／ｃｍ２、２ｍｍＨｇの真空下で５０分間積層成形し、冷却して有機絶縁層０．２ｍｍの両面銅張積層板とした。
【００７０】
この両面銅張積層板両面の銅箔を１．２μｍの厚さまでエッチングしてから、炭酸ガスガスレーザーにて直径１００μｍの貫通孔を形成し、デスミア処理後に無電解銅メッキ０．９μｍ及び電解銅メッキ２０μｍを付着し、サブトラックティブ法で表面にライン／スペース＝４０／４０μｍの回路を形成した。その後、銅箔にＣＺ処理を行い、この両面に厚さ５０μｍの液晶ポリエステルフィルム（ＦＡフィルム）を各１枚配置し、その外側に厚さ１２μｍの電解銅箔を配置して同様に積層成形して４層両面銅張積層板を製作した。
【００７１】
前記４層両面銅張積層板の表面の銅箔を厚さ１．２μｍまでエッチングした後、その両面にＵＶ−ＹＡＧレーザーを照射して直径５０μｍのブラインドビアを形成し、プラズマを用いてデスミア処理を行ってビア内部を銅メッキで充填した。
【００７２】
そして、実施例１と同様なビルドアップ材料を用いて同じく加工して８層印刷回路基板Ｊを製作した。印刷回路基板Ｊの半導体チップを搭載接続する範囲の開口部の絶縁層及び導体を含んだ全体ＸＹ方向の熱膨脹係数は１．１〜１．３ｐｐｍ／℃であった。このように、両面の開口部に半導体チップを、鉛フリーソルダを用いて最高温度２６０℃でリフロー工程を行って搭載接続して半導体プラスチックパッケージＫを製作した。これについての評価結果を表１に表す。
【００７３】
［実施例３］（Ｔガラス繊維の織布基材樹脂組成物材料をコア基板に使用した半導体プラスチックパッケージ製作）  
前記ワニスＢにシリカ８００部を添加し、よく均一分散してワニスＬとした。そして、ワニスＬを厚さ１００μｍのＴ（Ｓ）ガラス繊維織布に含浸及び乾燥し、ゲル化時間１２９秒、樹脂組成物含有量４６重量％のプリプレグＭを製作した。
【００７４】
このプリプレグＭを４枚使用し、その両面に厚さ１２μｍの電解銅箔を配置し、１９０℃、４０ｋｇｆ／ｃｍ２、２ｍｍＨｇの真空下で９０分、積層成形して有機絶縁層厚さ０．４ｍｍの両面銅張積層板を製作した。この両表面の銅箔を１．２μｍの厚さまでエッチングし、炭酸ガスガスレーザーにて穴径１００μｍの貫通孔を形成し、デスミア処理後に無電解銅メッキ０．９μｍ及び電解銅メッキ２０μｍを付着した。そして、サブトラックティブ法で表面にライン／スペース＝４０／４０μｍの回路及び半導体チップ搭載接続用パッドを製作し、その表面全体に熱硬化性ソルダレジスト（商品名：Ｓ−２２０Ｘ１６Ｋ、太陽インキ製造（株）製）を厚さ１５μｍに形成し、バンプ部分だけをＵＶ−ＹＡＧレーザーで除去した後、プラズマ処理して表面の樹脂残像を除去し、ＣＺ処理で表面全体に凹凸を形成してから、半導体チップ搭載接続パッド部にだけ実施例１と同一な厚さでニッケルメッキ及び金メッキを行った。この半導体チップ搭載接続範囲を、１０×１０ｍｍの四つのコーナーに粘着性樹脂を付着した厚さ１８μｍの銅箔で覆い、その上に厚さ５０μｍの耐熱性樹脂組成物プリプレグ（商品名；ＡＰＬ−３６５１、住友ベークライト（株）製）を各１枚配置し、２００℃、３５ｋｇｆ／ｃｍ２、２ｍｍＨｇの真空下で１２０分間、積層成形して４層銅張積層板を製作した。その後、実施例１と同様な方法で８層印刷回路基板Ｎを製作した。
【００７５】
この時、内層の半導体チップ搭載接続範囲に付着された銅箔部分までルータを用いて１１×１１ｍｍの面積を、金メッキが損なわれないように、両面のカバー銅箔を剥離除去してパッドを露出させた。半導体チップを搭載接続する開口部の絶縁層及び導体を含んだ全体ＸＹ方向の熱膨脹係数は６．８〜７．０ｐｐｍ／℃であった。そして、両面の開口部に鉛フリーソルダを用いて最高温度２６０℃でリフロー工程を行って半導体チップを搭載接続し、半導体プラスチックパッケージＯとした。これについての評価結果を表１に表す。
【００７６】
［実施例４］  
前記ワニスＢを厚さ１００μｍのＴガラス織布に含浸及び乾燥し、１７０℃で１０６秒間ゲル化して、樹脂組成物含有量４６重量％のプリプレグＰを製作した。
【００７７】
前記プリプレグＰを２枚使用し、その両面に微細な凹凸を付着した厚さＣｕ／Ｉｎｖａｒ／Ｃｕ＝１／３５／１μｍの銅インバー箔（熱膨脹係数：１．９ｐｐｍ／℃）を配置し、実施例１と同様に積層成形して有機絶縁層厚さ０．２ｍｍの両面金属張積層板を製作した。この両面金属張積層板にダイヤモンドドリルを用いて直径１５０μｍの貫通孔を設け、デスミア処理後にスパッタリングで銅層を７２２Å付着し、無電解銅メッキ０．５μｍ及び電解銅メッキ１５μｍ付着した後、この表面にライン／スペース＝８０／８０μｍの回路及び半導体チップ搭載接続用パッドを形成した。そして、この半導体チップを搭載接続する部分に、半導体チップのサイズ（１０×１０ｍｍ）より多少大きい（１２×１２ｍｍ）範囲の銅インバー上に厚さ１５μｍとなるように実施例１の熱硬化型ソルダレジストを塗布、加熱硬化した後、ＣＺ処理を実施し、この両面に実施例３で使用したＡＰＬ−３６５１の厚さ７０μｍのプリプレグを各１枚配置し、同様に積層成形して４層銅張積層板を製作した。
【００７８】
その後、実施例１と同じ材料を用い同じ加工を繰り返し、８層印刷回路基板Ｑを製作した。この半導体チップを搭載接続する開口部範囲の絶縁層及び導体を含んだ全体ＸＹ方向の熱膨脹係数は、７．４〜７．７ｐｐｍ／℃であった。また、同様に両面の開口部に半導体チップを搭載接続して半導体プラスチックパッケージＲを製作した。これについての評価結果を表１に表す。
【００７９】
［実施例５］  
実施例４の８層印刷回路基板において、片面に半導体チップを搭載接続する構造の８層印刷回路基板を同様に製作し、片面の低熱膨張率のコア基板まで開口部を形成し、その上に半導体チップを片面にだけ同じ方法で搭載接続して試験を行った。これについての評価結果を表１に表す。
【００８０】
通常、半導体チップの接続はこの方法に限定されず、公知の多様な接着方法を用いて接着できる。そして、前記印刷回路基板の製造方法は、前述した内容に限定されず、公知の製造方法を用いることもできる。
【００８１】
この半導体チップを搭載接続した半導体プラスチックパッケージを用いて−４０℃／３０ｍｉｎ〜１２５℃／３０ｍｉｎの温度サイクル試験を１０００サイクル行った。これについての評価結果を表１に表す。
【表１】
0004820388.tif 000002
【００８２】
［比較例１、２、３］  
実施例１、２、３の８層印刷回路基板Ｈ、Ｊ、Ｎにおいて、コア基板にソルダレジストや開口部を形成しないこと以外には同じ方法で８層印刷回路基板Ｓ、Ｔ、Ｕを製作した。この両面に同じ方法で半導体チップを搭載接続して評価を実施した。これについての評価結果を表２に表す。
【００８３】
［比較例４］  
実施例４の銅インバーの代わりに同じ厚さの電解銅箔を使用し、コア基板にソルダレジストや開口部を形成しないこと以外には同じ方法で８層印刷回路基板Ｖを製作した。この両面に同じ方法で半導体チップを搭載接続して評価を実施した。これについての評価結果を表２に表す。
【００８４】
［比較例５］  
前記比較例４により製作された８層印刷回路基板の代わりに片面に半導体チップを搭載接続する構造で８層印刷回路基板を製作し、同様にこの片面に半導体チップを搭載接続した。これについての評価結果を表２に表す。
【００８５】
［比較例６］  
厚さ１２μｍの電解銅箔を両面に付着した厚さ０．２ｍｍのエポキシ系両面銅張積層板（商品名：ＥＬＣ−４７８５ＧＳ、ＣＴＥα１：１１ｐｐｍ／℃、住友ベークライト（株）製）の表層銅箔をエッチングして厚さ１．３μｍとし、金属ドリルにて直径１５０μｍの貫通孔を形成し、デスミア処理後に無電解銅メッキ０．９μｍ及び電解銅メッキを２０μｍを付着し、サブトラックティブ法によりライン／スペース＝４０／４０μｍの回路を形成した。その後、黒色酸化銅処理を行い、両面に厚さ１５０μｍのプリプレグＥを各１枚配置し、その両外側に厚さ１２μｍの電解銅箔を配置し、２００℃、２５ｋｇｆ／ｃｍ２、２ｍｍＨｇの真空下で、９０分間、積層成形して４層両面銅張積層板を製作した。
【００８６】
前記４層両面銅張積層板の銅箔の表層を１．２μｍまでエッチングし、ＵＶ−ＹＡＧレーザーを照射して両面に直径８０μｍのブラインドビアを形成し、デスミア処理後に穴内部を銅メッキで充填して両面に回路を製作した。黒色酸化銅処理以外の過程を繰り返し加工して６層の印刷回路基板Ｗを製作し、この表面にマック社のＣＺ処理を行って６層印刷回路基板Ｘを製作した。印刷回路基板Ｗの半導体チップを搭載接続する範囲の熱膨脹率は１６．７ｐｐｍ／℃であった。
【００８７】
この６層印刷回路基板Ｘの両面に硬化後の熱膨脹係数が８．８ｐｐｍ／℃である厚さ１０５μｍのアラミド繊維織布基材プリプレグを各１枚配置し、その外側に厚さ１２μｍの電解銅箔を配置し、１９０℃、２５ｋｇｆ／ｃｍ２、２ｍｍＨｇの真空下で９０分間、積層成形して８層両面銅張積層板を製作した。そして、表面にＵＶ−ＹＡＧレーザーを照射して両面に直径８０μｍのブラインドビアを形成し、デスミア処理後に穴内部を銅メッキで充填して両面に回路を製作し、同様にソルダレジストを形成、ニッケルメッキ及び金メッキを実施して印刷回路基板Ｙを製作した。そして、同じ方法でこの片面に半導体チップを搭載接続して半導体プラスチックパッケージＺを製作した。これについての評価結果を表２に表す。
【表２】
0004820388.tif 000003
【００８８】
測定方法  
（１）半導体チップを含んだ総厚さ  
表裏に半導体チップを含んだ半導体プラスチックパッケージの総厚さを厚さゲージで測定した。小数点以下一桁まで表示し、その以下は四捨五入した。
【００８９】
（２）反り・歪み  
サイズ１０×１０ｍｍ、厚さ２００μｍの半導体チップを両面に二つずつ左右、中央（合計六つ）に接続した４０×１００ｍｍのモジュールを各２０個用いて反りや歪みをレーザー測定装置で測定した。最初の一体化印刷回路基板の反りや歪みは５０±５μｍのものを選択して使用し、半導体チップを搭載接続した後に反りや歪みをレーザー測定装置で測定し、その最大値を示した。
【００９０】
（３）クラック及び剥離不良  
サイズ１０×１０ｍｍ、厚さ２００μｍの半導体チップを両面に二つずつ左右、中央（合計六つ）に接続した４０×１００ｍｍのモジュールを各２０個用いて−４０℃／３０ｍｉｎ〜１２５℃／３０ｍｉｎの温度サイクル試験を１０００サイクル実施し、電気チェックをして接続可否を確認した。抵抗値変化率が１５％を超えるものを不良とした。また、半導体チップの割れ、クロスセクションによるソルダのクラックや剥離も確認した。そして、良品数を示した。
【００９１】
前述した表１及び表２から分かるように、本発明の実施例による半導体プラスチックパッケージを比較例によるものと比べたら、厚さが薄く、反りや歪みが少なく、クラック不良が少ないことが分かる。
【００９２】
以上、本発明の好ましい実施形態を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載した本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
【図面の簡単な説明】
【００９３】
【図１】本発明の一実施形態による半導体プラスチックパッケージの製造方法を示す順序図である。
【図２】本発明の一実施形態によるコア基板の製造方法を示す工程図である。
【図３】本発明の一実施形態によるコア基板の製造方法を示す工程図である。
【図４】本発明の一実施形態によるコア基板の製造方法を示す工程図である。
【図５】本発明の一実施形態によるコア基板の製造方法を示す工程図である。
【図６】本発明の一実施形態による半導体プラスチックパッケージの製造方法中、コア基板の両面にビルドアップ絶縁層及び銅箔が積層された状態を示す断面図である。
【図７】本発明の一実施形態による半導体プラスチックパッケージの製造方法中、コア基板の両面にビルドアップ絶縁層が積層された状態を示す断面図である。
【図８】本発明の一実施形態による半導体プラスチックパッケージの製造方法中、開口部が形成された状態を示す断面図である。
【図９】本発明の一実施形態による半導体プラスチックパッケージに半導体チップが実装された状態を示す断面図である。
【図１０】本発明の他の実施形態による半導体プラスチックパッケージの製造方法中、コア基板の両面にビルドアップ絶縁層が積層された状態を示す断面図である。
【図１１】本発明の他の実施形態による半導体プラスチックパッケージの断面図である。
【図１２】本発明の他の実施形態による半導体プラスチックパッケージの斜視図である。
【符号の説明】
【００９４】
１１０，２１０  コア基板
１１８  接続部
１２０  カバー
１２４  パッド
１３０，２３０  ビルドアップ絶縁層
１３６，２５０  開口部
１４０，２６０  半導体チップ
２００  半導体プラスチックパッケージ  
２１１  コア基材
２１２  樹脂組成物
２１３  銅箔
２１４，２２２  絶縁層
２１７  回路
２１９  電気導通貫通孔
２２０  ビア  
２２１  ソルダレジトス
２４０  離型シート
２６１  半導体チップ接続材
【図１】
0004820388.tif 000004
【図２】
0004820388.tif 000005
【図３】
0004820388.tif 000006
【図４】
0004820388.tif 000007
【図５】
0004820388.tif 000008
【図６】
0004820388.tif 000009
【図７】
0004820388.tif 000010
【図８】
0004820388.tif 000011
【図９】
0004820388.tif 000012
【図１０】
0004820388.tif 000013
【図１１】
0004820388.tif 000014
【図１２】
0004820388.tif 000015