(57)【特許請求の範囲】
【請求項１】
可撓性基板と、前記可撓性基板の表面に積層されたバリア膜と、前記バリア膜上に形成された回路部と、前記可撓性基板における前記バリア膜が積層されている側に設けられた第１電極とを有する回路部材であって、
前記第１電極は、前記可撓性基板に前記バリア膜を介して設けられると共に、他の回路部材に設けられた第２電極が、互いに近付く方向に圧力が加えられた状態で接続されるように構成され、
前記バリア膜は、前記第１電極の周囲の少なくとも一部において前記可撓性基板の表面から除去されている
ことを特徴とする回路部材。
【請求項２】
可撓性基板と、前記可撓性基板の表面に積層されたバリア膜と、前記バリア膜上に形成された回路部と、前記可撓性基板における前記バリア膜が積層されている側に設けられた第１電極とを有する第１回路部材と、
前記第１回路部材に対向して配置され、前記第１電極に向かい合う第２電極を有する第２回路部材とを備え、
前記第１回路部材の前記第１電極と、前記第２回路部材の前記第２電極とが、互いに近付く方向に圧力が加えられた状態で接続され、
前記第１電極は、前記可撓性基板に前記バリア膜を介して設けられ、
前記バリア膜は、前記第１電極の周囲の少なくとも一部において前記可撓性基板の表面から除去されている
ことを特徴とする電極接続構造。
【請求項３】
請求項２において、
前記第２回路部材は、前記第２電極に接続される回路を有する本体部を備え、
前記本体部の一部と前記第１回路部材とが、互いに近付く方向に圧力が加えられた状態で接触しており、
前記バリア膜は、前記本体部に接触する前記第１回路部材上の領域の周囲における少なくとも一部において、前記可撓性基板の表面から除去されている
ことを特徴とする電極接続構造。
【請求項４】
請求項２において、
前記第１電極は、前記可撓性基板の表面に直接に設けられている
ことを特徴とする電極接続構造。
【請求項５】
請求項２において、
前記第１電極と前記第２電極との間には、導電性粒子を含む異方性導電膜が介在されている
ことを特徴とする電極接続構造。
【請求項６】
請求項２において、
前記第１電極は、複数設けられて互いに近接している
ことを特徴とする電極接続構造。
【請求項７】
請求項２において、
前記第１電極と第２電極との間には、コモン転移電極が介在されている
ことを特徴とする電極接続構造。
【請求項８】
請求項２において、
前記第１電極は、前記第２回路部材に信号を入力するための複数の入力側端子と、前記入力側端子に対して所定の間隔で配置され、前記第２回路部材から信号を出力するための複数の出力側端子とにより構成され、
前記バリア膜は、前記入力側端子と前記出力側端子との間の領域においても除去されている
ことを特徴とする電極接続構造。
【請求項９】
請求項２において、
前記バリア膜が除去された除去領域は、前記可撓性基板の表面の法線方向から見て、前記除去領域を区画する境界線の少なくとも一部が、円弧状に形成されている
ことを特徴とする電極接続構造。
【請求項１０】
請求項２において、
前記第１電極は所定の間隔で複数形成されると共に、隣り合う前記第１電極同士の間には、前記バリア膜が除去された除去領域が形成され、
前記除去領域の幅は、隣り合う前記第１電極同士の間隔以下の大きさに規定されていることを特徴とする電極接続構造。
【請求項１１】
請求項２において、
前記第１電極は所定の間隔で複数形成されると共に、隣り合う前記第１電極同士の間には、前記バリア膜が除去された除去領域が形成され、
前記除去領域は、複数のスリット状に形成されている
ことを特徴とする電極接続構造。
【請求項１２】
請求項２において、
前記第１電極は所定の間隔で複数形成されると共に、隣り合う前記第１電極同士の間には、前記バリア膜が除去された除去領域が形成され、
前記除去領域は、隣り合う前記第１電極同士の間で蛇行して延びる波状に形成されている
ことを特徴とする電極接続構造。
【請求項１３】
可撓性基板と、前記可撓性基板の表面に積層されたバリア膜と、前記バリア膜上に形成された回路部と、前記可撓性基板における前記バリア膜が積層されている側に設けられた第１電極とを有する第１回路部材と、
前記第１回路部材に対向して配置され、前記第１電極に向かい合う第２電極を有する第２回路部材とを備え、
前記第１回路部材の前記第１電極と、前記第２回路部材の前記第２電極とが、互いに近付く方向に圧力が加えられた状態で接続され、
前記第１電極は、前記可撓性基板に前記バリア膜を介して設けられ、
前記バリア膜は、前記第１電極の周囲の少なくとも一部の領域において他の領域よりも薄膜に形成されている
ことを特徴とする電極接続構造。
【請求項１４】
可撓性基板と、前記可撓性基板の表面に積層されたバリア膜と、前記バリア膜上に形成された回路部と、前記可撓性基板における前記バリア膜が積層されている側に設けられた第１電極とを有する第１回路部材と、
前記第１回路部材に対向して配置され、前記第１電極に向かい合う第２電極を有する第２回路部材と、
前記第１回路部材の前記第１電極と、前記第２回路部材の前記第２電極とが、互いに近付く方向に圧力が加えられた状態で、電気的に接続された電極接続構造と、
前記第１回路部材の回路部により制御されて表示を行う表示部とを備えた表示装置であって、
前記第１電極は、前記可撓性基板に前記バリア膜を介して設けられ、
前記バリア膜は、前記第１電極の周囲の少なくとも一部において前記可撓性基板の表面から除去されている
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可撓性基板にバリア膜及び電極が形成された回路部材、電極間を接続する電極接続構造、及びその電極接続構造を備えた表示装置に関するものである。
【背景技術】
【０００２】
液晶ディスプレイ、有機ＥＬディスプレイ、及び電気泳動ディスプレイ等の表示装置には、ガラス基板の上に複数の薄膜トランジスタ（以下、ＴＦＴと称する）が形成された第１回路部材であるアクティブマトリクス基板が広く用いられている。
【０００３】
前記複数のＴＦＴは、マトリクス状に配置して形成されている。また、アクティブマトリクス基板には、各ＴＦＴに接続された複数のソース配線及びゲート配線が格子状に形成されている。各ソース配線は互いに平行に延びる一方、各ゲート配線は各ソース配線に直交するように形成されている。これらソース配線及びゲート配線の端部は、基板外側の額縁領域まで延びると共に端子（本明細書等では電極とも称する）が形成されている。
【０００４】
前記額縁領域にはＩＣドライバ等の第２回路部材が実装されている。ＩＣドライバ等は、その実装面に上記端子に対応した複数の電極を有している。そして、ＩＣドライバの各電極は、上記各配線の端子にそれぞれ電気的に接続されている。
【０００５】
このような第１回路部材の端子と、第２回路部材の電極とを電気的に接続するための方法として、異方性導電膜（Anisotropic Conductive Film：ＡＣＦ）を用いて圧着することが知られている。ＡＣＦは、接着性を有する絶縁材料（バインダ）中に導電粒子が分散されたものであり、例えば、絶縁性のエポキシ系熱硬化性接着剤の中に導電粒子が分散される。また、上記導電粒子としては、例えば、ポリスチレン架橋体からなる基材を核体として、その表面に、ニッケル−金めっきを施したものが知られている（例えば、特許文献１等参照）。
【０００６】
ところで、近年、上記各種のディスプレイにも携帯性や柔軟性が求められるようになっており、軽量性やフレキシブル性等の利点から、ガラス基板に代わってプラスチック基板をアクティブマトリクス基板（第１回路部材）に適用する研究が進められている。
【０００７】
プラスチック基板は、一般に、ガラス基板に比べて極端に水分を吸収しやすいため、基板に大きな伸縮や反りが生じ易いという問題がある。そこで、プラスチック基板の表面には、通常、水分を透過させない無機膜等のバリア膜が積層されている。すなわち、プラスチック基板をアクティブマトリクス基板（第１回路部材）に適用する場合には、プラスチック基板に積層されたバリア膜の表面に各種配線や端子が形成される。
【０００８】
ところが、プラスチック基板により構成されたアクティブマトリクス基板（第１回路部材）にＩＣドライバ等（第２回路部材）を圧着して実装すると、比較的柔らかいプラスチック基板上の端子に圧力が集中して加わるために、その端子の下方のバリア膜にクラックが生じ易くなるという問題がある。この問題は、導電性粒子を有するＡＣＦを介在させる場合に顕著となる。
【０００９】
ここで、図２７及び図２８を参照して、従来の電極接続構造について説明する。図２７は接続構造を示す拡大断面図であり、図２８はクラックが生じた第１回路部材の一部を拡大して示す平面図である。
【００１０】
第１回路部材であるＴＦＴ基板１０１は、プラスチック基板１０２と、プラスチック基板１０２の上に積層された無機膜等のバリア膜１０３と、バリア膜１０３の表面に複数形成された第１電極である端子１０４とを有している。各端子１０４は所定の間隔で配置され、互いに近接している。また、図示を省略しているが、ＴＦＴ基板１０１にはバリア膜１０３の上に配線や電極等の回路部が形成されている。
【００１１】
一方、第２回路部材であるＩＣドライバ１０５には、第２電極である複数のバンプ１０６が設けられている。また、ＩＣドライバ１０５とＴＦＴ基板１０１との間には、バンプ１０６及び端子１０４の周りに異方性導電膜１０７が設けられている。こうして、ＩＣドライバ１０５がＴＦＴ基板１０１に圧着して実装されることにより、端子１０４に対してバンプ１０６が電気的に接続されている。
【００１２】
そして、端子１０４がダメージを受けてその下方のバリア膜１０３にクラック１１０が生じると、そのクラック１１０は、バリア膜１０３を伝播して周りへ広がってしまう。その結果、最初にダメージを受けた端子１０４ａの周囲に形成されている他の端子１０４ｂや図示省略の配線等の回路部が、伝播してきたバリア膜１０３のクラック１１０に誘発されて損傷したり断線してしまうという問題がある。また、この場合、ＴＦＴ基板１０１を有する表示装置では、表示品位が低下してしまう。
【００１３】
そこで、従来より、導電粒子におけるメッキ膜の破壊応力を比較的小さく（例えば７３ＭＰａ以下に）設定する一方、圧着応力をそのメッキ膜の破壊応力以上に設定することが知られている（例えば、特許文献２等参照）。そのことにより、端子へのダメージを低減して電気的接続を良好に維持しようとしている。
【特許文献１】特開平９−１９９２０６号公報
【特許文献２】特開２００１−３３７３４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記特許文献２の方法によっても、端子の材質や、導電粒子の大きさ及び材質が種々に変更された場合には、第２回路部材の圧着時に、第１回路部材の端子がダメージを受けて電気的な接続状態を維持できなくなる虞れがある。
【００１５】
この問題は、ＡＣＦが設けられない場合（つまり、電極同士が直接に圧着される場合）や、ＡＣＦの代わりに導電性ペースト、ＮＣＦ（Non Conductive Film）、及び接着樹脂等が介在される場合、さらには、電極間にコモン転移電極等が介在される場合であっても同様に生じる。
【００１６】
また、バリア膜はプラスチック基板との密着性が低いため、第２回路部材を実装した場合に、第１回路部材のプラスチック基板に対する第２回路部材の密着性が低いという問題もある。
【００１７】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、バリア膜におけるクラックの伝播を抑制して回路や電極の損傷を低減すると共に、回路部材同士の密着性を向上させることにある。
【課題を解決するための手段】
【００１８】
上記の目的を達成するために、この発明では、可撓性基板にバリア膜を介して設けられた第１電極の周囲の少なくとも一部において、バリア膜を可撓性基板の表面から除去し、又はバリア膜を他の領域よりも薄膜に形成するようにした。可撓性基板には、樹脂又はプラスチック等の高分子材料を主として含む基板を用いることができる。
【００１９】
具体的に、本発明に係る回路部材は、可撓性基板と、前記可撓性基板の表面に積層されたバリア膜と、前記バリア膜上に形成された回路部と、前記可撓性基板における前記バリア膜が積層されている側に設けられた第１電極とを有する回路部材であって、前記第１電極は、前記可撓性基板に前記バリア膜を介して設けられると共に、他の回路部材に設けられた第２電極が、互いに近付く方向に圧力が加えられた状態で接続されるように構成され、前記バリア膜は、前記第１電極の周囲の少なくとも一部において前記可撓性基板の表面から除去されている。
【００２０】
また、本発明に係る電極接続構造は、可撓性基板と、前記可撓性基板の表面に積層されたバリア膜と、前記バリア膜上に形成された回路部と、前記可撓性基板における前記バリア膜が積層されている側に設けられた第１電極とを有する第１回路部材と、前記第１回路部材に対向して配置され、前記第１電極に向かい合う第２電極を有する第２回路部材とを備え、前記第１回路部材の前記第１電極と、前記第２回路部材の前記第２電極とが、互いに近付く方向に圧力が加えられた状態で接続され、前記第１電極は、前記可撓性基板に前記バリア膜を介して設けられ、前記バリア膜は、前記第１電極の周囲の少なくとも一部において前記可撓性基板の表面から除去されている。
【００２１】
前記第２回路部材は、前記第２電極に接続される回路を有する本体部を備え、前記本体部の一部と前記第１回路部材とが、互いに近付く方向に圧力が加えられた状態で接触しており、前記バリア膜は、前記本体部に接触する前記第１回路部材上の領域の周囲における少なくとも一部において、前記可撓性基板の表面から除去されていてもよい。
【００２２】
前記第１電極は、前記可撓性基板の表面に直接に設けられていてもよい。
【００２３】
前記第１電極と前記第２電極との間には、導電性粒子を含む異方性導電膜が介在されていることが好ましい。
【００２４】
前記第１電極は、複数設けられて互いに近接していてもよい。
【００２５】
前記第１電極と第２電極との間には、コモン転移電極が介在されていてもよい。
【００２６】
前記第１電極は、前記第２回路部材に信号を入力するための複数の入力側端子と、前記入力側端子に対して所定の間隔で配置され、前記第２回路部材から信号を出力するための複数の出力側端子とにより構成され、前記バリア膜は、前記入力側端子と前記出力側端子との間の領域においても除去されていることが好ましい。
【００２７】
前記バリア膜が除去された除去領域は、前記可撓性基板の表面の法線方向から見て、前記除去領域を区画する境界線の少なくとも一部が、円弧状に形成されていてもよい。
【００２８】
前記第１電極は所定の間隔で複数形成されると共に、隣り合う前記第１電極同士の間には、前記バリア膜が除去された除去領域が形成され、前記除去領域の幅は、隣り合う前記第１電極同士の間隔以下の大きさに規定されていることが好ましい。
【００２９】
前記第１電極は所定の間隔で複数形成されると共に、隣り合う前記第１電極同士の間には、前記バリア膜が除去された除去領域が形成され、前記除去領域は、複数のスリット状に形成されていてもよい。
【００３０】
前記第１電極は所定の間隔で複数形成されると共に、隣り合う前記第１電極同士の間には、前記バリア膜が除去された除去領域が形成され、前記除去領域は、隣り合う前記第１電極同士の間で蛇行して延びる波状に形成されていてもよい。
【００３１】
また、本発明に係る電極接続構造は、可撓性基板と、前記可撓性基板の表面に積層されたバリア膜と、前記バリア膜上に形成された回路部と、前記可撓性基板における前記バリア膜が積層されている側に設けられた第１電極とを有する第１回路部材と、前記第１回路部材に対向して配置され、前記第１電極に向かい合う第２電極を有する第２回路部材とを備え、前記第１回路部材の前記第１電極と、前記第２回路部材の前記第２電極とが、互いに近付く方向に圧力が加えられた状態で接続され、前記第１電極は、前記可撓性基板に前記バリア膜を介して設けられ、前記バリア膜は、前記第１電極の周囲の少なくとも一部の領域において他の領域よりも薄膜に形成されている。
【００３２】
また、本発明に係る表示装置は、可撓性基板と、前記可撓性基板の表面に積層されたバリア膜と、前記バリア膜上に形成された回路部と、前記可撓性基板における前記バリア膜が積層されている側に設けられた第１電極とを有する第１回路部材と、前記第１回路部材に対向して配置され、前記第１電極に向かい合う第２電極を有する第２回路部材と、前記第１回路部材の前記第１電極と、前記第２回路部材の前記第２電極とが、互いに近付く方向に圧力が加えられた状態で、電気的に接続された電極接続構造と、前記第１回路部材の回路部により制御されて表示を行う表示部とを備えた表示装置であって、前記第１電極は、前記可撓性基板に前記バリア膜を介して設けられ、前記バリア膜は、前記第１電極の周囲の少なくとも一部において前記可撓性基板の表面から除去されている。
【００３３】
−作用−
次に、本発明の作用について説明する。
【００３４】
第１回路部材（回路部材）は、可撓性基板を有していると、可撓性基板にバリア膜を介して設けられた第１電極に対して例えば第２電極が、互いに近付く方向に圧力が加えられた状態で電気的に接続された際に、その圧力によって、第１電極に近接するバリア膜にクラックが生じる虞れがある。これに対し、本発明では、第１電極の周囲の少なくとも一部において可撓性基板の表面からバリア膜が除去されているので、そのようなクラックが生じたとしても、上記バリア膜が除去された領域を越えて外側へクラックが伝播して広がることがない。その結果、回路部のクラックによる損傷が抑制される。そのことに加え、バリア膜が除去された領域において、第１回路部材の可撓性基板と第２回路部材との密着性が高められる。
【００３５】
また、第２回路部材の本体部は、第１回路部材に対して、互いに近付く方向に圧力が加えられた状態で接触する場合があり得る。この場合、本体部に接触する第１回路部材上の領域にバリア膜が設けられていると、その領域近傍のバリア膜にクラックが生じる虞れがある。これに対し、本発明では、本体部に接触する第１回路部材上の領域の周囲における少なくとも一部において、可撓性基板の表面からバリア膜を除去するようにしたので、そのようなクラックが生じたとしても、上記バリア膜が除去された領域を越えて外側へクラックが伝播して広がらないようにすることが可能となる。
【００３６】
第１電極と第２電極との間に異方性導電膜が介在されている場合には、第１電極は、異方性導電膜中の導電性粒子を介して第２電極に電気的に接続される。この場合、第１電極において導電性粒子と接触している部分に応力が集中するので、その近傍でバリア膜にクラックが生じ易い。ところが、本発明では、第１電極の周囲の少なくとも一部においてバリア膜が除去されているので、クラックの広がりを抑制できる。すなわち、本発明は異方性導電膜を介在させる場合に、特に有効となる。
【００３７】
第１回路部材に複数の第１電極が互いに近接して設けられている場合には、各第１電極の周囲の少なくとも一部においてバリア膜がそれぞれ除去されているので、仮に、バリア膜にクラックが生じたとしても、そのクラックによる他の第１電極の損傷を抑制することが可能となる。
【００３８】
また、第１電極と第２電極との間にコモン転移電極が介在されている場合、第１電極には、第２電極側からコモン転移電極を介して圧力が加えられる。その結果、上記と同様に、第１電極の近傍のバリア膜にクラックが生じ得るが、第１電極の周囲の少なくとも一部においてバリア膜が除去されているので、クラックの伝播による回路部の損傷は抑制される。
【００３９】
第１電極である入力側端子と出力側端子との間の領域において、バリア膜を除去するようにすると、入力側端子と出力側端子との間におけるクラックの伝播が防止される。また、バリア膜の除去領域の境界を円弧状に形成すると、除去領域の境界において角形状が低減するため、クラックが生じにくくなる。また、除去領域の幅を、隣り合う第１電極同士の間隔以下の大きさに規定すると、バリア膜のバリア性能を維持しつつクラックの伝播を防止することが可能となる。
【００４０】
除去領域を複数のスリット状に形成する場合、又は波状に形成する場合には、バリア膜の表面積を増大させることができるため、バリア膜を除去しながらもバリア性を維持することが可能になる。また、バリア膜を第１電極の周囲で他の領域よりも薄膜に形成すると、バリア膜によるバリア性能が維持されると共に、クラックに対する耐性が高くなり、クラックの伝播を低減させることが可能となる。
【発明の効果】
【００４１】
本発明によれば、第１電極の周囲の少なくとも一部において可撓性基板の表面からバリア膜を除去するようにしたので、第１電極に近接するバリア膜にクラックが生じたとしても、そのクラックがバリア膜が除去された領域を超えて外側へ広がらないようにすることができる。その結果、回路部等のクラックによる損傷を抑制できる。そのことに加え、バリア膜が除去された領域において、第１回路部材の可撓性基板と第２回路部材との密着性を高めることができる。
【図面の簡単な説明】
【００４２】
【図１】図１は、実施形態１の液晶表示装置の外観を示す平面図である。
【図２】図２は、実施形態１の電極接続構造を拡大して示す断面図である。
【図３】図３は、プラスチック基板を示す断面図である。
【図４】図４は、バリア膜が積層されたプラスチック基板を示す断面図である。
【図５】図５は、バリア膜状に形成された端子を示す断面図である。
【図６】図６は、端子を覆う絶縁膜を示す断面図である。
【図７】図７は、パターン形成されたバリア膜及び絶縁膜を示す断面図である。
【図８】図８は、端子を覆うＡＣＦを示す断面図である。
【図９】図９は、図１における実装領域の拡大平面図である。
【図１０】図１０は、さらに図９の一部を拡大して示す平面図である。
【図１１】図１１は、図１０におけるXI−XI線断面図である。
【図１２】図１２は、参考例の電極接続構造を拡大して示す断面図である。
【図１３】図１３は、実施形態２の電極接続構造を拡大して示す概略断面図である。
【図１４】図１４は、実施形態２の液晶表示装置の外観を示す平面図である。
【図１５】図１５は、ＴＦＴ基板の一部を拡大して示す平面図である。
【図１６】図１６は、その他の実施形態における液晶表示装置の外観を示す平面図で    ある。
【図１７】図１７は、実施形態３の電極接続構造を拡大して示す断面図である。
【図１８】図１８は、端子及びその周辺領域を拡大して示す平面図である。
【図１９】図１９は、端子及びその周辺領域を拡大して示す平面図である。
【図２０】図２０は、端子及びその周辺領域を拡大して示す平面図である。
【図２１】図２１は、図２０におけるXXI−XXI線断面図である。
【図２２】図２２は、端子及びその周辺領域を拡大して示す平面図である。
【図２３】図２３は、端子及びその周辺領域を拡大して示す平面図である。
【図２４】図２４は、端子及びその周辺領域を拡大して示す平面図である。
【図２５】図２５は、図２４におけるXXV−XXV線断面図である。
【図２６】図２６は、端子及びその周辺領域を拡大して示す平面図である。
【図２７】図２７は、従来の電極接続構造を拡大して示す断面図である。
【図２８】図２８は、従来の近接する端子に広がったクラックを示す平面図である。
【符号の説明】
【００４３】
１  液晶表示装置（表示装置）
２  電極接続構造
８  表示領域（表示部）
１０  ＴＦＴ基板（第１回路部材）
１１  対向基板（第２回路部材）
１２  ＩＣドライバ（第２回路部材）
１５  プラスチック基板（樹脂基板）
１６  バリア膜
１７  回路部
１８  端子（第１電極）
２１  バンプ（第２電極）
２２  異方性導電膜
２４  導電性粒子
２５  本体部
３１  第１コモン電極パッド（第１電極）
３２  第２コモン電極パッド（第２電極）
３７  コモン転移電極
【発明を実施するための最良の形態】
【００４４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００４５】
《発明の実施形態１》
図１〜図８は、本発明の実施形態１を示している。図１は、表示装置である液晶表示装置１の外観を示す平面図である。図２は、電極接続構造２を拡大して示す断面図である。図３〜図８は、電極接続構造２の製造方法を説明するための断面図である。
【００４６】
液晶表示装置１は、図１に示すように、第１回路部材であるＴＦＴ基板１０と、ＴＦＴ基板１０に対向して配置された対向基板１１と、ＴＦＴ基板１０及び対向基板１１の間に設けられた液晶層（図示省略）とを備えている。上記ＴＦＴ基板１０には、第２回路部材であるＩＣドライバ１２と、ＦＰＣ（flexible printed circuit）１３とが実装されている。ＦＰＣ１３は、ＩＣドライバ１２へ信号を供給するためのものであり、ＩＣドライバ１２は各ＴＦＴを制御して駆動させるためのものである。
【００４７】
図示は省略するが、ＴＦＴ基板１０は、マトリクス状に配置された複数のＴＦＴと、ＴＦＴに接続されると共に互いに直交して配置された複数のゲート配線及びソース配線と、各ＴＦＴ毎に設けられて液晶層を駆動する画素電極とを有している。一方、対向基板１１は、例えば、ＩＴＯ（Indium Tin Oxide）からなる共通電極と、カラーフィルタとを有している。
【００４８】
ＴＦＴ基板１０は、図１に示すように、対向基板１１よりも大きく形成されており、対向基板１１に重なっていない側端領域が、上記ＩＣドライバ１２及びＦＰＣ１３が実装される実装領域９になっている。一方、ＴＦＴ基板１０と対向基板１１とが重なっている領域に、表示を行う表示部である表示領域８が設けられている。本発明の特徴は、ＴＦＴ基板１１及びＩＣドライバ１２の接続構造にある。これを、図２を参照して説明する。
【００４９】
ＴＦＴ基板１０は可撓性基板であるプラスチック基板１５と、プラスチック基板１５の表面に積層されたバリア膜１６と、バリア膜１６上に形成された回路部１７とを有している。回路部１７には、例えば、上述のゲート配線及びソース配線、ＴＦＴ、及び画素電極等が含まれる。尚、図２では、回路部１７を簡略化して模式的に示している。また、可撓性基板としては、樹脂又はプラスチック等の高分子材料を主として含む基板を用いることができる。
【００５０】
上記プラスチック基板１５は、樹脂基板によって構成されている。バリア膜１６は、例えば無機膜等により構成され、水分とイオンやガス等の不純物との少なくとも一方を透過させないように構成されている。プラスチック基板１５は一般に吸水性が高いが、その表面を上記バリア膜１６によって覆うことにより、プラスチック基板１５の吸水性を低減するようにしている。尚、図２では、プラスチック基板１５の片面にバリア膜１６を積層した例について示しているが、プラスチック基板１５の両面に積層するようにしてもよい。
【００５１】
また、プラスチック基板１５の実装領域９には、第１電極である端子１８が複数形成され、互いに近接して配置されている。端子１８は、プラスチック基板１５におけるバリア膜１６が積層されている側（すなわち、バリア膜１６が積層されると共にＩＣドライバ１２が実装される側）に設けられている。
【００５２】
ここで、図９は、図１における実装領域９の拡大平面図である。図１０は、さらに図９の一部を拡大して示す平面図である。また、図１１は、図１０におけるXI−XI線断面図である。尚、図９では、端子１８の一部のみを示しており、他の端子１８の図示を省略している。
【００５３】
端子１８は、図１０に示すように、ＩＣドライバ１２に信号を入力するための複数の入力側端子１８ａと、その入力側端子１８ａに対して所定の間隔で配置され、ＩＣドライバ１２から信号を出力するための複数の出力側端子１８ｂとを有している。
【００５４】
各入力側端子１８ａは、例えば、図１０で上下方向（ここで、上方向は基板１５の側端部から中央に向かう方向である。）に延びる長方形状に形成され、図１０で左右方向にそれぞれ所定の間隔で配置されている。各出力側端子１８ｂは、入力側端子１８ａの図１０で上側において、入力側端子１８ａと同様に配置されている。また、各出力側端子１８ｂは、各入力側端子１８ａの上側に対応して配置されている。
【００５５】
端子１８のうち出力側端子１８ｂは、例えば、実装領域９に引き出された回路部１７のゲート配線の端部に形成されている。つまり、端子１８は回路部１７に接続されている。一方、入力側端子１８ａは、ＦＰＣ１３の出力側端子（図示省略）に接続されている。
【００５６】
本実施形態の端子１８は、プラスチック基板１５にバリア膜１６を介して形成されている。端子１８は、例えばゲート絶縁膜等の絶縁膜１９によって覆われており、その絶縁膜１９には、端子１８の上方位置に貫通孔２０が形成されている。そのことにより、端子１８は、絶縁膜１９の貫通孔２０を介して上方に露出するようになっている。
【００５７】
上記ＩＣドライバ１２は、図２に示すように、回路（図示省略）を有する本体部２５と、その本体部２５の回路に接続された第２電極であるバンプ２１とを備えている。バンプ２１は、本体部２５の下面の実装面１２ａに複数形成されると共に、互いに近接して配置されている。各バンプ２１は各端子１８に対応している。すなわち、ＩＣドライバ１２がＴＦＴ基板１０の実装領域９に対向して配置された状態で、各バンプ２１は貫通孔２０を介して各端子１８にそれぞれ向かい合うようになっている。
【００５８】
そして、ＩＣドライバ１２は、異方性導電膜（以下、ＡＣＦと略称する）２２を介してＴＦＴ基板１０に実装されている。ＡＣＦ２２は接着性を有する絶縁材料であるバインダ２３の中に分散された多数の導電性粒子２４を含む構成を有している。そして、ＴＦＴ基板１０の各端子１８と、ＩＣドライバ１２の各バンプ２１とは、加熱圧着されることにより、互いに近付く方向に圧力が加えられた状態で、それぞれ互いに電気的に接続されている。
【００５９】
このとき、各端子１８と各バンプ２１との間には、ＡＣＦ２２の導電性粒子２４が圧縮された状態で介在されている。つまり、各端子１８及び各バンプ２１は、導電性粒子２４を介して電気的に接続されている。また、各端子１８と各バンプ２１とは、一部が直接に接触することにより導通している。
【００６０】
そして、上記バリア膜１６は、端子１８の周囲の少なくとも一部においてプラスチック基板１５の表面から除去されている。
【００６１】
本実施形態１では、図９における波線で囲んだ領域Ａ（つまり、ＩＣドライバ１２及びＦＰＣ１３の入出力部分の周囲）において、バリア膜１６が除去されている。バリア膜１６は、図１０に示すように、入力側端子１８ａ同士の間及び出力側端子１８ｂ同士の間の領域において除去されている。したがって、バリア膜１６が除去された除去領域２６もまた略長方形状に形成され、図１１に示すように、除去領域２６では、基板１５の表面が露出している。また、ＩＣドライバ１２の中央に対応する領域のバリア膜１６は、除去されずに残されている。
【００６２】
尚、端子１８を、プラスチック基板１５上で例えば短冊状に形成されたバリア膜１６の上に形成することも可能である。言い換えれば、プラスチック基板１５の表面からバリア膜１６が除去された除去領域２６によって、端子１８の周囲の大部分を囲むことも可能である。
【００６３】
−製造方法−
次に、上記電極接続構造２の製造方法について、図２〜図８を参照して説明する。まず、図３に示すプラスチック基板１５の表面に対し、図４に示すように、スパッタやＣＶＤ等の薄膜堆積技術を用いて、例えばＳｉＯ２やＳｉＮｘ等の無機膜等からなるバリア膜１６を０．１μｍ程度の厚みで積層する。
【００６４】
その後、第１電極形成工程では、図５に示すように、バリア膜１６の表面に第１電極である端子１８を、例えばフォトリソグラフィ等により複数形成する。これら複数の端子１８のパターン形状は、ＩＣドライバ１２のバンプ２１の配置形状に対応するように形成する。また、端子１８には、Ａｌ、Ｔｉ、Ｍｏ、及びＩＴＯ等を単層又は積層して用いる。これら端子１８の膜厚は、０．１〜０．５μｍ程度が適している。この第１電極形成工程は、ＴＦＴに接続されるゲート配線又はソース配線の形成工程と同じ工程で形成される。
【００６５】
続いて、絶縁膜形成工程を行って、例えばＳｉＯ２やＳｉＮｘ等からなる絶縁膜１９を０．１〜０．５μｍ程度の厚みに形成する。絶縁膜形成工程は、ＴＦＴを構成するゲート絶縁膜を形成する工程と同じ工程で行う。図６に示すように、端子１８を覆う絶縁膜１９をバリア膜１６の上に一様に形成した後に、フォトリソグラフィにより、図７に示すように、その絶縁膜１９を端子１８の周囲から除去すると共に、端子１８の上方位置に貫通孔２０を形成する。
【００６６】
さらに、バリア膜除去工程を行ってバリア膜１６を端子１８の周囲から部分的に除去する。このバリア膜除去工程は上記絶縁膜形成工程に重複して行う。すなわち、図７に示すように、フォトリソグラフィによって、端子１８の周囲から、絶縁膜１９及びバリア膜１６を同時に除去する。
【００６７】
本実施形態では、図９における波線で囲んだ領域Ａにおいて、バリア膜１６を除去する。そうして、入力側端子１８ａ同士の間及び出力側端子１８ｂ同士の間の領域において、バリア膜１６を除去する。つまり、バリア膜１６の除去領域２６も略長方形状に形成する。その結果た、図１１に示すように、バリア膜１６の除去領域２６では、基板１５の表面を露出させる。一方、ＩＣドライバ１２の中央に対応する領域のバリア膜１６は除去しないで残しておく。
【００６８】
この工程では樹脂基板上のバリア膜１６を一部除去するが、バリア膜１６の除去領域２６は、プラスチック基板１５の外側の周辺部分であるため、内側の表示領域８に影響を与えない。また、バリア膜１６全体の面積に比べて除去領域２６は小さいため、バリア膜１６の除去によるプラスチック基板１５への防湿性の低下等の悪影響はない。尚、バリア膜は、端子１８の周囲の少なくとも一部においてプラスチック基板１５の表面から除去すればよいが、クラックの伝播をより抑制するためには、端子１８のより広い周囲に亘って除去することが好ましい。
【００６９】
次に、ＡＣＦ貼付工程を行う。図８に示すように、ＡＣＦ２２をプラスチック基板１５の上に端子１８及び絶縁膜１９を覆うように貼り付けて、仮付けを行う。ＡＣＦ２２には、導電性粒子が分散された例えばエポキシ系接着剤等を用いる。続いて、図２に示すように、実装工程を行う。この工程では、端子１８とバンプ２１とをアライメントして位置合わせした状態で、加熱すると共に加圧することにより、第２回路部材であるＩＣドライバ１２をＴＦＴ基板１０に実装する。その結果、ＡＣＦのＩＣドライバ１２のバンプ２１は、貫通孔２０の内部で導電性粒子２４を介して端子１８に電気的に接続される。以上の各工程により、電極接続構造２が製造される。尚、ＩＣドライバ１２を実装するための加熱圧着ツールには、一般的なものを用いることができるが、比較的低温で加熱圧着するツールが好ましい。ＩＣドライバ１２を加熱圧着するときの圧力は１０〜５０ＭＰａ、また温度は１８０℃程度が適している。
【００７０】
−実施形態１の効果−
したがって、この実施形態１によると、端子１８の周囲においてプラスチック基板１５の表面からバリア膜１６が除去されているので、端子１８の下方のバリア膜１６にクラックが生じたとしても、そのクラックがバリア膜が除去された領域（除去領域２６）を超えて外側へ広がらないようにすることができる。その結果、隣接している他の端子１８や回路部１７のクラックによる損傷を抑制でき、製品の不良品率を低下させることができる。
【００７１】
ところで、上記バリア膜１６は水分の透過を防ぐことができるが、プラスチック基板１５との密着性が弱くなる傾向にある。これに対し、本実施形態では、除去領域２６においてバリア膜が部分的に除去されているため、その部分においてプラスチック基板１５とＩＣドライバ１２とをＡＣＦ２２の接着層２３により直接に接着でき、その密着性を高めることができる。
【００７２】
すなわち、本実施形態によると、バリア膜１６におけるクラックの伝播を抑制して回路部１７や隣接する端子１８の損傷を低減すると共に、プラスチック基板１５とＩＣドライバ１２との密着性を高めることができる。
【００７３】
また、ＡＣＦ２２が端子１８とバンプ２１との間に介在されているので、端子１８の下方のバリア膜１６には、導電性粒子２４との接触部分に、特に応力が集中してクラックが生じ易くなる。これに対し、本実施形態では、クラックが生じたとしてもその広がりを有効に抑制することができる。
【００７４】
《参考例》
図１２は、本発明の参考例を示している。尚、以降の参考例及び各実施形態では、図１〜図８と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００７５】
上記実施形態１では、端子１８とバンプ２１との間にバリア膜１６が短冊状に残されていたのに対し、本参考例では、端子１８とバンプ２１との間にバリア膜１６が設けられていない。
【００７６】
バリア膜１６は、端子１８の周囲の除去領域２６だけでなく、端子１８及び絶縁膜１９の下方においても除去されている。すなわち、端子１８は、ＴＦＴ基板１０のプラスチック基板１５の表面に直接に形成されている。
【００７７】
本参考例の電極接続構造を製造する場合には、図４に示すように、プラスチック基板１５にバリア膜１６を一様に積層した後に、複数の端子１８を形成する領域の全てを含む領域を除去領域３０とし、この除去領域３０におけるバリア膜１６を、フォトリソグラフィ等によりプラスチック基板１５の表面から除去する。
【００７８】
次に、除去領域３０において端子１８をパターン形成する。その後、上記実施形態１と同様に、絶縁膜形成工程を行う。続いて、上記実施形態１と同様に、ＡＣＦ貼付工程及び実装工程を行う。そのことにより、電極接続構造２を製造する。
【００７９】
本参考例によると、端子１８の下方にバリア膜１６自体を設けていないので、端子１８に圧力が加えられたとしても、クラックは生じない。したがって、隣接する端子１８のクラックによる損傷を防止することができる。ただし、プラスチック基板１５の吸水性を低減させる観点では、上記実施形態１の方が、バリア膜１６に覆われているプラスチック基板１５表面の面積が大きいために好ましい。
【００８０】
《発明の実施形態２》
図１３〜図１５は、本発明の実施形態２を示している。図１３は、本実施形態の液晶表示装置１を模式的に示す断面図であり、図１４は、本実施形態の液晶表示装置１の外観を概略的に示す平面図であり、図１５は、ＴＦＴ基板１０の一部を拡大して示す平面図である。尚、図１３は説明の都合上簡略化されており、図１５には対応していない。
【００８１】
本実施形態の液晶表示装置１は、第１回路部材であるＴＦＴ基板１０と、第２回路部材である対向基板１１がそれぞれプラスチック基板１５，３５により構成されている。ＴＦＴ基板１０のプラスチック基板１５には、対向基板１１側にバリア膜１６が積層されている。一方、対向基板１１のプラスチック基板３５には、ＴＦＴ基板１０側にバリア膜３６が積層されている。また、ＴＦＴ基板１０及び対向基板１１の間には液晶層３０が設けられ、シール部材４１によって封止されている。
【００８２】
ＴＦＴ基板１０のバリア膜１６には、図１３〜図１５に示すように、表示領域８に形成されたゲート配線及びソース配線等の回路部１７が形成されている。また、ＴＦＴ基板１０には、第１電極であるコモン電極パッド３１が表示領域８の周りに設けられている。第１コモン電極パッド３１には実装領域９へ引き出された配線部３３が接続されている。
【００８３】
一方、対向基板１１には、図１３に示すように、第２電極である第２コモン電極パッド３２が、上記第１コモン電極パッド３１に対向するように設けられている。また、表示領域８のバリア膜３６にはＩＴＯ等からなる共通電極３４が積層されている。共通電極３４には上記第２コモン電極パッド３２が接続されている。
【００８４】
ＴＦＴ基板１０及び対向基板１１の間には、コモン転移電極３７が液晶層３０の外側で介在されている。第１コモン電極パッド３１及び第２コモン電極パッド３２は、互いに近付く方向に圧力が加えられた状態で、コモン転移電極３７を介して電気的に接続されている。こうして、ＴＦＴ基板１０における実装領域９側から配線部３３を介して供給された電気信号は、第１及び第２コモン電極パッド３１，３２及びコモン転移電極３７を介して対向基板１１の共通電極３４へ供給される。
【００８５】
そして、ＴＦＴ基板１０のバリア膜１６は、第１コモン電極パッド３１が設けられる領域において、プラスチック基板１５の表面から除去されている。一方、対向基板１１のバリア膜３６は、第２コモン電極パッド３２が設けられる領域において、プラスチック基板３５の表面から除去されている。そうして、第１及び第２コモン電極パッド３１，３２は、バリア膜１６，３６が部分的に除去されたプラスチック基板１５，３５の表面にそれぞれ直接に形成されている。言い換えれば、第１及び第２コモン電極パッド３１，３２が設けられる領域は、バリア膜１６，３６が除去された除去領域２６になっている。
【００８６】
本実施形態の電極接続構造を製造する場合には、バリア膜１６，３６を除去する工程の後に、第１及び第２コモン電極パッド３１，３２を形成する。その後に、ＴＦＴ基板１０及び対向基板１１を、コモン転移電極３７を介在させた状態で貼り合わせる。
【００８７】
従来のように、プラスチック基板１５，３５からバリア膜１６，３６が除去されていない場合には、そのバリア膜１６，３６には、コモン転移電極３７が配置されている領域で応力が大きくなるため、クラックが生じ易くなり、そのクラックが周囲へ伝播してしまう。これに対して、本実施形態では、クラックが生じ易くなる領域からバリア膜１６，３６を除去するようにしたので、隣接する回路部１７や他の第１及び第２コモン電極パッド３１，３２に対し、バリア膜１６，３６を介してクラックが伝搬するのを防止することができるため、表示品位の低下を防止することができる。
【００８８】
尚、上記実施形態１と同様に、コモン転移電極３７に重なる領域にバリア膜１６，３６を部分的に残す一方、その周りの領域においてバリア膜１６，３６をプラスチック基板１５，３５の表面から除去するようにしてもよい。そのことにより、仮に、その第１及び第２コモン電極パッド３１，３２に重なっているバリア膜１６，３６にクラックが生じたとしても、そのクラックが除去領域２６を超えて外側へ広がらないようにすることができる。その結果、隣接している回路部１７や他の第１及び第２コモン電極パッド３１，３２のクラックによる損傷を抑制することができ、表示品位の低下を抑制できる。
【００８９】
《発明の実施形態３》
図１７は、本発明の実施形態３を示している。図１７は、本実施形態の液晶表示装置１を模式的に示す断面図である。
【００９０】
ＩＣドライバ１２は、板状の本体部２５がＴＦＴ基板１０に対して平行な向きで実装されることが好ましい。しかし、実際には、図１７に示すように、本体部２５がＴＦＴ基板１０に対して傾いた状態で実装される場合がある。さらに、その傾きが大きい場合には、本体部２５の一部とＴＦＴ基板１０とが、互いに近付く方向に圧力が加えられた状態で接触することがある。
【００９１】
本実施形態では、上記本体部２５に接触するＴＦＴ基板上の領域の周囲における少なくとも一部において、バリア膜１６をプラスチック基板１５の表面から除去している。したがって、図１７に示すように、本体部２５がプラスチック基板１５上のバリア膜１６のない領域に接触する場合には、この接触によってクラック自体の発生を防止できる。また、本体部２５がプラスチック基板１５上のバリア膜１６がある領域に接触した場合には、クラックが生じたとしても、バリア膜１６を除去した領域を越えてクラックが伝搬して広がらないようにすることができる。したがって、本体部２５とＴＦＴ基板１０との接触領域の外側において、端子１８や回路部１７の損傷を抑制することができる。
【００９２】
《発明の実施形態４》
図１８〜図２６は、本発明の実施形態４を示している。図１８〜図２０、図２２、図２４、図２６は、端子１８及びその周辺領域を拡大して示す平面図である。図２１は、図２０におけるXXI−XXI線断面図である。図２３は、図２２におけるXXIII−XXIII線断面図である。図２５は、図２４におけるXXV−XXV線断面図である。
【００９３】
本実施形態４は、上記実施形態１において、バリア膜１６の除去領域２６を以下に説明するように種々の形状に変更したものである。
【００９４】
上記実施形態１では、端子１８の左右両側でバリア膜１６の除去領域２６を形成する一方、ＩＣドライバ１２の中央に対応する領域のバリア膜１６は除去しないで残しておいたが、図１８に示すように、ＩＣドライバ１２の中央に対応するバリア膜１６の領域に対しても、同図で上下方向及び左右方向に延びるように除去領域２６を形成してもよい。すなわち、入力側端子１８ａと出力側端子１８ｂとの間の領域においても、バリア膜１６を除去する。そうして、除去領域２６において基板１５の表面を露出させる。このように、左右方向に延びる除去領域２６を形成することによって、入力側端子１８ａと出力側端子１８ｂとの間でクラックが伝播することを防止することができる。
【００９５】
また、除去領域２６は、基板１５の表面の法線方向から見て、除去領域２６を区画する境界線の少なくとも一部が円弧状となるように形成してもよい。すなわち、図１９に示すように、除去領域２６を端子１８の入力側から出力側へ亘って上下方向に延びるように形成すると共に、その除去領域２６の上下端部を上下方向外側へ突出する円弧状に形成してもよい。このようにすれば、除去領域２６の上下端部において角形状が無くなるため、クラックを生じにくくしてすることが可能になる。
【００９６】
次に、図２０に示すように、除去領域２６を端子１８の入力側から出力側へ亘って上下方向に延びるように形成すると共に、図２１に示すように、隣り合う端子１８同士の左右方向の間隔Ｌ１と、除去領域２６の左右方向の幅Ｌ２とを所定の関係に限定してもよい。ここで、バリア膜１６によるバリア性能を低下させないためには、除去領域２６の幅Ｌ２は狭い方がよい。実際のフォトリソグラフィプロセスでは、最小となる除去領域２６の幅Ｌ２は数μｍ程度である。一方、クラックの伝播を確実に防止するためには、除去領域２６の幅Ｌ２は広い方が好ましい。したがって、除去領域２６の幅Ｌ２は、数μｍ以上且つ端子１８同士の間隔Ｌ１以下に限定することが望ましい。そうすることにより、バリア膜１６のバリア性能を維持しつつクラックの伝播を防止することが可能となる。
【００９７】
また、図２２に示すように、除去領域２６を端子１８の入力側から出力側へ亘って上下方向に延びるように形成すると共に、図２３に示すように、バリア膜１６を、入力側端子１８ａ及び出力側端子１８ｂの周囲の少なくとも一部の領域において他の領域よりも薄膜に形成してもよい。すなわち、除去領域２６においてバリア膜１６を完全に除去せずに薄く残してもよい。このとき、除去領域２６における基板１５の表面は、例えば２００〜３００Å程度の厚みに薄膜化されたバリア膜１６によって覆われている。そのため、バリア膜１６によるバリア性能を維持することができると共に、クラックに対する耐性が高くなり、クラックの伝播を低減させることが可能となる。
【００９８】
また、図２４に示すように、除去領域２６を端子１８の入力側から出力側へ亘って上下方向に延びるように形成すると共に、その除去領域２６をスリット状に形成してもよい。図２４及び図２５に示すように、除去領域２６は、バリア膜１６に形成した例えば２本のスリットによって構成されている。除去領域２６では、基板１５の表面が露出している。そのことにより、バリア膜１６の表面積を増大させることができるため、バリア膜１６を除去しながらもバリア性を維持することが可能になる。そのことに加え、バリア膜１６が除去されているために、クラックの伝播を防ぐことが可能となる。スリットは２本以上設けても構わない。複数本のスリットを形成することによって、クラックの伝播をより低減させることが可能となる。
【００９９】
また、図２６に示すように、除去領域２６を端子１８の入力側から出力側へ亘って上下方向に延びるように形成すると共に、その除去領域２６を隣り合う端子１８同士の間で、同図で上下方向に蛇行して延びる波状に形成してもよい。このようにしても、バリア膜１６の表面積を増大できるため、バリア性能を維持しつつクラックの伝播を防止できる。
【０１００】
《その他の実施形態》
上記各実施形態では、ＴＦＴ基板１０にＩＣドライバ１２又は対向基板１１を接続する例（つまり、第２回路部材がＩＣドライバ１２又は対向基板１１である例）について説明したが、本発明はこれに限定されるものではない。すなわち、例えば、図１６に示すように、ＴＡＢやＣＯＦによるＴＣＰ（Tape Carrier Package）接続における電極接続構造についても同様に適用できる。すなわち、図１６に示すように、ＴＦＴ基板１０の実装領域９には、ＩＣドライバ４２を有するＴＣＰが複数接続されている。これらＴＣＰにも第２電極が設けられており、この第２電極がＴＦＴ基板１０の第１電極（端子）に接続されるようになっている。また、本発明は、図１におけるＦＰＣ１３の接続部における電極接続構造についても、同様に適用することができる。
【０１０１】
また、上記実施形態１では、端子１８とバンプ２１とをＡＣＦ２２を介して接続するようにしたが、本発明はこれに限らず、その他に、ＡＣＦ２２が設けられない場合（つまり、電極同士が直接に圧着される場合）や、ＡＣＦ２２の代わりに導電性ペースト、ＮＣＦ（Non Conductive Film）、及び接着樹脂等が介在される場合であっても、同様に適用することができる。
【０１０２】
また、上記各実施形態では、表示装置の一例として液晶表示装置について説明したが、本発明はこれに限らず、例えば有機ＥＬ装置や電界放出ディスプレイ（Field Emission Display：ＦＥＤ）等の他の表示装置にも適用することができる。
【０１０３】
また、上記各実施形態では、基板１５にプラスチック基板を適用した例について説明したが、本発明はこれに限らず、基板１５に例えば金属基板を適用してもよい。金属基板であっても厚みが薄い場合には可撓性を有し、その表面に設けたバリア膜には、プラスチック基板と同様にクラックが発生し得る。すなわち、基板１５に金属基板を適用した場合には、回路作製プロセスを高温で行うことができるため、より高性能な回路を作製することが可能となる。しかしながら、通常、金属基板の表面には多くの凹凸が存在するため、回路作製前に平坦化処理（バリア膜形成）を施す必要がある。金属基板には、例えばステンレス及びインバー等の金属材料を用いることができ、その基板表面は予め鏡面処理しておくとよい。バリア膜による平坦化処理には、無機材料薄膜、有機材料薄膜、又はそれらの積層薄膜等を用い、塗布にはスピンコート、バーコート、又はスプレーコート等の方法を用いることができる。バリア膜の作成後は、上記実施形態１と同様に製造工程を行う。
【産業上の利用可能性】
【０１０４】
以上説明したように、本発明は、複数の回路部材の各電極同士を接続する電極接続構造、及びその電極接続構造を有する表示装置について有用であり、特に、回路基板を構成する樹脂基板に積層されたバリア膜におけるクラックの伝播を抑制し、回路や電極の損傷を抑制すると共に、回路部材同士の密着性を向上させる場合に適している。
【図１】
0004820372.tif 000002
【図２】
0004820372.tif 000003
【図３】
0004820372.tif 000004
【図４】
0004820372.tif 000005
【図５】
0004820372.tif 000006
【図６】
0004820372.tif 000007
【図７】
0004820372.tif 000008
【図８】
0004820372.tif 000009
【図９】
0004820372.tif 000010
【図１０】
0004820372.tif 000011
【図１１】
0004820372.tif 000012
【図１２】
0004820372.tif 000013
【図１３】
0004820372.tif 000014
【図１４】
0004820372.tif 000015
【図１５】
0004820372.tif 000016
【図１６】
0004820372.tif 000017
【図１７】
0004820372.tif 000018
【図１８】
0004820372.tif 000019
【図１９】
0004820372.tif 000020
【図２０】
0004820372.tif 000021
【図２１】
0004820372.tif 000022
【図２２】
0004820372.tif 000023
【図２３】
0004820372.tif 000024
【図２４】
0004820372.tif 000025
【図２５】
0004820372.tif 000026
【図２６】
0004820372.tif 000027
【図２７】
0004820372.tif 000028
【図２８】
0004820372.tif 000029