(57)【特許請求の範囲】
【請求項１】
第一の複数のボンディングパッドを有する第一の基板を備え、該第一の基板が配置された表面側に開口する空洞が設けられた集積回路パッケージと、
前記集積回路パッケージの前記空洞に配置された半導体基板であって、該半導体基板は、第二の複数のボンディングパッドを備えると共に、ある表面積を有しており、前記半導体基板の第一の面は、前記空洞内に配置され、前記半導体基板における前記第一の面と反対側に位置する第二の面は、前記集積回路パッケージの表面と略同一平面上になるように配置されている、半導体基板と、
前記第一の複数のボンディングパッドから選択されたものを前記第二の複数のボンディングパッドの選択されたものへと接続する複数のワイヤボンドと、
前記半導体基板上に取り付けられ、前記半導体基板の前記表面積よりも小さい表面積を有し、前記半導体基板へフリップチップボンディングされており、及び前記第一の複数のボンディングパッドから選択されたものが複数のワイヤボンドにより接続されている、相互接続基板と
を備えたことを特徴とする集積回路。
【請求項２】
前記相互接続基板が、有機材料、セラミックおよびシリコンのうちの１つから形成されていることを特徴とする、請求項１に記載の集積回路。
【請求項３】
前記相互接続基板が、その上に導電性の相互接続層を備えていることを特徴とする、請求項１又は請求項２に記載の集積回路。
【請求項４】
前記半導体基板が、前記相互接続基板を取り囲む周辺領域を有し、前記第二の複数のボンディングパッドの少なくとも一部が、前記周辺領域中にあることを特徴とする、請求項１から請求項３のいずれかに記載の集積回路。
【請求項５】
前記相互接続基板が、少なくとも１つのフィルタコンデンサを備えていることを特徴とする、請求項１から請求項４のいずれかに記載の集積回路。
【請求項６】
前記相互接続基板及び前記集積回路パッケージ上の前記第一の基板が、略同一平面上になるように配置されていることを特徴とする請求項１から請求項５のいずれかに記載の集積回路。
【発明の詳細な説明】
【背景技術】
【０００１】
集積回路技術、より具体的には、集積回路パッケージング技術は従来から周知である。フリップチップボンディングと呼ばれるパッケージング技術の１つは、特にＩ／Ｏ数が比較的に多いデバイスに好適である。フリップチップボンディングの場合、集積回路はそのメタライゼーション上に設けられた半田／バンプによりパッケージ基板へと直接的にボンディングされる。一般に多層であるパッケージ基板は、基板中のバイアを通じて半田／バンプと選択的に接触する導電性パターンの層を備えている。フリップチップボンディングは配電インピーダンス(power supply distribution)が低く、その結果、電源電圧ノイズが低くなることから望ましいものである。しかしながら、フリップチップボンディングは高コストとなる場合がある。コストが高くなってしまうのは、主にパッケージ基板に要求される非常に高い実装効率(routing density)によるものである。
【０００２】
ワイヤボンディングは、もう１つの周知のパッケージング技術である。この技術では、集積回路は複数のボンディングパッドを備えている。パッケージ基板もボンディングパッドを備えている。集積回路のボンディングパッドは、パッケージ基板のボンディングパッドとワイヤボンディングされている。ワイヤボンディングは一般に低コスト技術である。この技術においては、パッケージ基板の実装効率に対する要求は大幅に低い。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
低コストのアプリケーションの中にはワイヤボンディングによれば実現可能であるが、経済的な理由からフリップチップボンディングをボンディング技術として採用することが難しいものは多数ある。しかしながら、フリップチップボンディングを使用すれば、集積回路全体にわたる配電という意味においてこれらのアプリケーションの多くはその利点の恩恵を受けることができるものである。本発明はこの問題を、フリップチップボンディングおよびワイヤボンディングの両方の利点を併せ持つ低コスト集積回路により解決しようというものである。
【課題を解決するための手段】
【０００４】
本発明の一態様によれば、本発明は、第一の複数のボンディングパッドを備えた集積回路パッケージと、集積回路パッケージ中にあり、第二の複数のボンディングパッドを備え、ある表面積を有する半導体基板と、そして第一の複数のボンディングパッドの選択されたものと第二の複数のボンディングパッドの選択されたものを接続する複数のワイヤボンドを備えた集積回路を提供するものである。半導体基板上には相互接続基板が搭載される。相互接続基板は半導体基板の表面積よりも小さい表面積を有している。
【０００５】
相互接続基板は半導体基板へとフリップチップボンディングにより取り付けることができる。相互接続基板は、有機材料、セラミック材料またはシリコン等の半導体から形成することができる。
【０００６】
相互接続基板は導電性の相互接続層を備えていることが望ましい。半導体基板は、相互接続基板を取り囲む周辺領域を有していることが望ましい。第二の複数のボンディングパッドの少なくとも一部は、その周辺領域中に設けることができる。相互接続基板は１つ以上のフィルタコンデンサ(filter capacitor)を更に備える場合がある。集積回路パッケージは空洞を備えていても良く、半導体基板をパッケージのその空洞中に接着することができる。
【０００７】
集積回路パッケージは基板を備えていても良く、この場合は第一の複数のボンディングパッドおよび半導体基板が集積回路パッケージ基板上に設けられる。
【０００８】
本発明の更なる態様によれば、本発明は複数のボンディングパッドを備え、特定の表面積を有する半導体基板を備えた集積回路アセンブリを提供するものである。アセンブリは更に、半導体基板上にフリップチップボンディングされた相互接続基板も備えている。相互接続基板は半導体基板の表面積よりも小さい表面積を有している。
【０００９】
上述した態様および本発明に伴う利点は、以下の詳細説明を、添付図を参照しつつ読むことにより明らかとなる。
【００１０】
以下の説明は、当業者が本発明を実施および利用することが可能となるように提供するものである。本願に記載の一般原理は、本発明の精神および範囲から離れることなく、以下に記載する詳細説明以外の実施例および用途に適用することができる。本発明は、開示する実施例に限定されることを意図したものではなく、本願に開示または示唆される原理および特徴に合致する最も広い範囲に適用されるものである。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明を実現した集積回路デバイス１０を示したものである。デバイス１０は一般に、パッケージ基板１２、半導体基板１４および相互接続基板１６を備えている。
【００１２】
パッケージ基板１２は当該分野において周知の多層基板であり、複数の導電性パターンを備えている。例えばパッケージ基板１２は、デバイス１０をプリント回路基板へと直接的に半田付けすることを容易にするために複数の半田ボール１８を備えている。パッケージ基板１２は、更に、当該分野において既知の方法でパッケージ基板１２上に取り付けられた第一の複数のボンディングパッド２０を備えている。
【００１３】
半導体基板１４は、接着剤２２により既知の方法でパッケージ基板１２へと接着されている。当該分野において周知のように、半導体基板１４は、周知のシャドウマスクおよび拡散技術を使ってその中で一体に形成された回路を備える場合もある。半導体基板１４は第二の複数のボンディングパッド２４を備えている。ボンディングパッド２４は、当該分野において周知の方法により半導体基板１４の相互接続層の各選択部へと結合されている。
【００１４】
相互接続基板１６は半導体基板１４へとフリップチップボンディングされている。このために相互接続基板は、複数の半田ボール２６を備えている。相互接続基板は有機材料、セラミック材料またはシリコン等の半導体材料から形成することができる。相互接続基板１６は、基板層上に形成された１層以上の導電性相互接続層２８を備えている。相互接続基板の複数の半田ボール２６は、半導体基板１４全体に電力とグラウンドを提供するために用いることができる。
【００１５】
図１に示すように、露出した周辺領域２９を作るために相互接続基板は半導体基板の表面積よりも小さい表面積を有している。半導体基板１４上に設けられる第二の複数のボンディングパッドの少なくとも一部は、この周辺領域２９中に設けられている。
【００１６】
第一の複数のボンディングパッド２０の選択されたものが、半導体基板１４のボンディングパッド２４の選択されたものへと結合されており、電力とグラウンドを提供している。このためにデバイス１０は複数のボンディングワイヤ３０を備えており、これらがパッケージ基板１２のボンディングパッドが半導体基板１４のボンディングパッド２０へと当該分野において周知の方法により接続されている。よって電力およびグラウンドは、ワイヤボンド３０および外周にある半田ボール２６により相互接続基板１６へと供給されている。
【００１７】
相互接続基板１６は複数のフィルタ素子３２を備えているが、これらは別個のコンデンサインダクタおよび／または抵抗器を備えている場合がある。フィルタ素子３２は電源電圧からノイズをフィルタするための、当該分野においては周知のタイプのものとすることができる。
【００１８】
最後に、デバイス１０はデバイスの熱を放散させるためのヒートスプレッダ３４を備えている。ヒートスプレッダ３４の内部、およびヒートスプレッダ３４の外部には、デバイス用の環境障壁としての働きと同時に構造部品としての働きを持つ保護用化合物３６が設けられている。
【００１９】
図２は、本発明を実現した他の集積回路デバイス５０を示す。デバイス５０はキャビティダウン構成と呼ばれるタイプのもので、デバイスパッケージは半導体基板５４をその中に受容する空洞５２を備えている。半導体基板５４は好適な接着剤５８によりパッケージ５６へと接着されている。
【００２０】
パッケージ５６には基板６０が取り付けられている。基板６０は導電性の相互接続パターンを設けた多層基板であることが望ましい。基板６０は第一の複数のボンディングパッド６２を備えている。半導体基板５４には第二の複数のボンディングパッド６４が設けられている。半導体基板５４のボンディングパッドは、既知の方法により、ワイヤボンド６６を通じて基板６０のボンディングパッド６２へとワイヤボンディングされている。
【００２１】
相互接続基板７０は半導体基板５４上にある。相互接続基板７０は、複数の半田ボール７２により半導体基板５４へとフリップチップボンディングされる。更にワイヤボンド６７も選択されたパッド６２を接続している。相互接続基板７０は多層とすることができ、これにより半導体基板５４内における電源およびグラウンド配線がされている。
【００２２】
相互接続基板７０には電源電圧をフィルタするために複数のフィルタ素子７４が既知の方法で設けられている。ここでもフィルタ素子は別個のコンデンサ、インダクタおよび／または抵抗を有するものとすることができる。
【００２３】
半導体基板５４および相互接続基板７０のアセンブリは繊細なものであり、保護材または被包材７６により覆われていることが望ましい。被包材７６は当該分野において既知の方法により液体として吐出し、ダム７８を形成する更なる材料により特定の領域に閉じ込めることができる。ここでも相互接続基板７０の表面積は半導体基板５４の表面積よりも小さく、半導体基板のボンディングパッド６４を形成する周辺領域７３が作られている。
【００２４】
本発明の更なる態様によれば、図１に示した集積回路デバイスまたは図２に示した集積回路デバイスのいずれかにおいて、相互接続基板が電力およびグラウンド供給に加え、低インピーダンス経路または特殊フィルタリングを要する他の重要な信号の伝送に用いられる。電力、グラウンドおよび重要信号は、ワイヤボンディングまたは導電性相互接続層により、相互接続基板の相互接続部へと結合することができる。本発明の様々な態様に基づいて構成された集積回路は、パッケージ基板上の基板実装効率条件を低減しつつもデバイスの電気パフォーマンスを向上させるという２つの効果を持っている。基板のワイヤ密度条件はワイヤボンディングにより低下させつつも、フリップチップ搭載した相互接続基板と、オプションの個別コンデンサ、抵抗器および素子の利用により向上した電気パフォーマンスが提供されるのである。この結果、優良な電気パフォーマンスと低コストという二重の利点が得られるものである。
【図面の簡単な説明】
【００２５】
【図１】本発明の第一の実施例に基づいて構成された集積回路を部分的に断面で示した側面図である。
【図２】本発明の他の実施例に基づいて構成された集積回路を部分的に断面で示した側面図である。
【符号の説明】
【００２６】
１０  集積回路
１４  半導体基板
１６  相互接続基板
２０  第一のボンディングパッド
２４  第二のボンディングパッド
２８  相互接続層
２９  周辺領域
３０  ワイヤボンド
３２  フィルタコンデンサ
５０  集積回路
５４  半導体基板
６２  第一のボンディングパッド
６４  第二のボンディングパッド
６６  ワイヤボンド
７０  相互接続基板
７３  周辺領域
７４  フィルタコンデンサ
【図１】
0004813786.tif 000002
【図２】
0004813786.tif 000003