(57)【特許請求の範囲】
【請求項１】
表面に第１の凹部と第２の凹部とが形成された支持基板と、
前記第１の凹部の内面に形成された導電膜と、
第１の電極膜、誘電体膜、及び第２の電極膜が積層され、該第２の電極膜が該支持基板側になる向きで前記表面及び前記導電膜上に配置されており、一部分が、前記第２の凹部の側面の少なくとも一部に沿い、該第２の電極膜が前記導電膜に接触するように配置されたキャパシタ膜と、
前記表面及び前記キャパシタ膜の上に配置された絶縁性の被覆膜と、
前記第１の凹部が形成された位置において、前記被覆膜の上面から前記支持基板の背面まで達し、前記凹部の内面に形成された前記導電膜に接触する第１の導電部材と、
前記第２の凹部が形成された位置において、前記被覆膜の上面から前記支持基板の背面まで達し、前記凹部の内面に沿う前記キャパシタ膜の第１の電極膜に接触する第２の導電部材と
を有するキャパシタ内蔵基板。
【請求項２】
前記第１の電極膜が弁金属で形成されており、前記誘電体膜は、該第１の電極膜を陽極酸化した材料で形成され、前記第２の電極膜が導電性高分子で形成されている請求項１に記載のキャパシタ内蔵基板。
【請求項３】
前記第１の凹部及び第２の凹部が、それぞれ複数存在し、該第１の凹部と第２の凹部とが前記表面での交互に配置されている請求項１または２に記載のキャパシタ内蔵基板。
【請求項４】
第１の電極膜、誘電体膜、及び第２の電極膜が積層されたキャパシタ膜を準備する工程と、
前記キャパシタ膜に、第１の開口と、該第１の開口よりも大きい第２の開口とを形成する工程と、
支持基板の表面における前記第１の開口及び前記第２の開口と対応する位置に、それぞれ第１の凹部及び第２の凹部を形成する工程と、
前記第１の凹部の内面、及び該内面に連続する前記表面の一部の領域に、導電膜を形成する工程と、
前記第２の電極膜が前記支持基板側を向き、前記第１の開口と第１の凹部との位置が整合し、前記第２の開口と第２の凹部との位置が整合し、前記第２の電極膜が前記導電膜に電気的に接続されるように、該キャパシタ膜を該支持基板に貼り合わせる工程と、
絶縁性の樹脂膜を前記キャパシタ膜に密着させることにより、該キャパシタ膜の第２の開口の縁に隣接する部分を、前記第２の凹部の内面に沿わせる工程と、
前記第１及び第２の開口の位置に、前記第１の電極膜が露出するように複数の有底孔を形成する工程と、
前記有底孔内を、導電部材で充填する工程と、
前記支持基板を、前記第１の表面とは反対側の第２の表面から研磨し、前記導電部材の下端を露出させる工程と
を有するキャパシタ内蔵基板の製造方法。
【請求項５】
前記キャパシタ膜に形成する開口は、金型を用いたプレス打ち抜きにより形成する請求項４に記載のキャパシタ内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ内蔵基板及びその製造方法に関し、特に半導体チップとパッケージ基板との間に介在するインターポーザに好ましく適用されるキャパシタ内蔵基板及びその製造方法に関する。
【背景技術】
【０００２】
マイクロプロセッサをはじめとする半導体集積回路素子（ＬＳＩ）において、動作速度の高速化と低消費電力化が図られている。ＧＨｚ帯の高周波領域で、しかも低電圧でＬＳＩを安定して動作させるためには、負荷インピーダンスの急激な変動に起因して生ずる電源電圧の変動を抑制することが必要である。さらに、電源の高周波ノイズを除去することが極めて重要である。
【０００３】
従来、急激な電圧変動を抑制し、かつ高周波ノイズを除去するために、ＬＳＩを実装したパッケージ基板に多数の積層チップセラミックコンデンサを実装する手法が採用されてきた。また、ＬＳＩとパッケージ基板との間に介在するインターポーザにデカップリングキャパシタを内蔵する手法が公知である（特許文献１〜３）。この手法によると、ＬＳＩの直下にデカップリングキャパシタを配置することができる。これにより、電源線及び接地線からデカップリングキャパシタまでの引き回し配線を短くすることができる。この構成は、寄生インダクタンスの低減に有効である。
【０００４】
キャパシタの容量を増大するために、誘電体層を薄くした薄膜キャパシタが公知である（特許文献４〜６）。薄膜キャパシタは、シリコン等の支持基板上への金属電極層、誘電体酸化物層等の堆積、及びドライエッチングによる微細加工等により形成される。このため、低インダクタンスのキャパシタを形成することが可能である。
【０００５】
一方、大容量キャパシタとして固体電解コンデンサが公知である。ところが、固体電解コンデンサにおいては、その構造から端子長や配線長が長くなってしまうため、等価直列抵抗（ＥＳＲ）や等価直列インダクタンス（ＥＳＬ）が大きくなる。このため、固体電解コンデンサは、高周波領域でのデカップリングキャパシタとして十分な性能が期待できなかった。固体電解コンデンサのＥＳＲやＲＳＬの低減を図る構造が提案されている（特許文献７〜１０）。
【０００６】
【特許文献１】特開平７−１７６４５３号公報
【特許文献２】特開２００１−３５９９０号公報
【特許文献３】特開２００４−３０４１５９号公報
【特許文献４】特開２００３−１９７４６３号公報
【特許文献５】特開２００４−７９８０１号公報
【特許文献６】特開２００４−２１４５８９号公報
【特許文献７】特開２００５−１０８８７２号公報
【特許文献８】特開２００１−３０７９５５号公報
【特許文献９】特開２００５−１２０８４号公報
【特許文献１０】特開２００４−１７２１５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
支持基板上に薄膜キャパシタを配置する従来の構成においては、薄膜キャパシタの電極に接続され、かつ支持基板を貫通する導電プラグを配置しなければならない。支持基板は、十分な機械的支持力を得るために、ある程度の厚さが必要とされるため、これを貫通する導電プラグを配置することが困難である。
【０００８】
電源電圧の安定化のために、デカップリングキャパシタに要求される容量が増大する傾向にある。単位面積あたりの容量が一定である場合には、デカップリングキャパシタを大きくするか、または搭載数を多くしなければならない。このため、キャパシタの実装スペースを確保することが困難になる。
【０００９】
薄膜キャパシタの電極には、一般的にＰｔ、Ａｕ等の酸化されにくい貴金属が用いられる。また、高誘電率材料の成膜のためのスパッタリング装置、及び薄膜の微細加工を行うためのプラズマエッチング装置等の高価な真空装置を導入しなければならない。さらに、パーティクル除去対策等に費用が掛かる。このため、製造コスト低減を図ることが困難である。
【００１０】
また、ＥＳＲやＥＳＬの低減を図ることが可能な従来の固体電解コンデンサにおいても、キャパシタ形成や、はんだバンプの形成の工程の複雑化が懸念される。
【課題を解決するための手段】
【００１１】
上記課題を解決するキャパシタ内蔵基板は、
表面に第１の凹部と第２の凹部とが形成された支持基板と、
前記第１の凹部の内面に形成された導電膜と、
第１の電極膜、誘電体膜、及び第２の電極膜が積層され、該第２の電極膜が該支持基板側になる向きで前記表面及び前記導電膜上に配置されており、一部分が、前記第２の凹部の側面の少なくとも一部に沿い、該第２の電極膜が前記導電膜に接触するように配置されたキャパシタ膜と、
前記表面及び前記キャパシタ膜の上に配置された絶縁性の被覆膜と、
前記第１の凹部が形成された位置において、前記被覆膜の上面から前記支持基板の背面まで達し、前記凹部の内面に形成された前記導電膜に接触する第１の導電部材と、
前記第２の凹部が形成された位置において、前記被覆膜の上面から前記支持基板の背面まで達し、前記凹部の内面に沿う前記キャパシタ膜の第１の電極膜に接触する第２の導電部材と
を有する。
【００１２】
上記課題を解決するキャパシタ内蔵基板の製造方法は、
第１の電極膜、誘電体膜、及び第２の電極膜が積層されたキャパシタ膜を準備する工程と、
前記キャパシタ膜に、第１の開口と、該第１の開口よりも大きい第２の開口とを形成する工程と、
支持基板の表面における前記第１の開口及び前記第２の開口と対応する位置に、それぞれ第１の凹部及び第２の凹部を形成する工程と、
前記第１の凹部の内面、及び該内面に連続する前記表面の一部の領域に、導電膜を形成する工程と、
前記第２の電極膜が前記支持基板側を向き、前記第１の開口と第１の凹部との位置が整合し、前記第２の開口と第２の凹部との位置が整合し、前記第２の電極膜が前記導電膜に電気的に接続されるように、該キャパシタ膜を該支持基板に貼り合わせる工程と、
絶縁性の樹脂膜を前記キャパシタ膜に密着させることにより、該キャパシタ膜の第２の開口の縁に隣接する部分を、前記第２の凹部の内面に沿わせる工程と、
前記第１及び第２の開口の位置に、前記第１の電極膜が露出するように複数の有底孔を形成する工程と、
前記有底孔内を、導電部材で充填する工程と、
前記支持基板を、前記第１の表面とは反対側の第２の表面から研磨し、前記導電部材の下端を露出させる工程と
を有する。
【発明の効果】
【００１３】
支持基板に凹部が形成されており、導電部材は、この凹部の位置に配置される。このため、厚い支持基板を貫通させる必要がない。キャパシタ膜に固体電解コンデンサを用いることが可能である。固体電解コンデンサを用いると、容量密度を高めることができる。
【発明を実施するための最良の形態】
【００１４】
図１Ａ〜図３Ｈを参照して、第１の実施例によるキャパシタ内蔵基板の製造方法について説明する。
【００１５】
図１Ａに示したアルミニウム等の弁金属からなる第１の電極膜１０の表面を、電解エッチング処理により多孔質構造にする。第１の電極膜１０の厚さは、例えば約０．１ｍｍである。
【００１６】
図１Ｂに示すように、第１の電極膜１０の多孔質化した表面を陽極酸化することにより、酸化皮膜１１を形成する。以下、酸化皮膜１１の形成方法について説明する。
【００１７】
まず、第１の膜１０を、フッ硝酸及び蒸留水で洗浄する。その後、純水１０００ｍｌに対してアジピン酸アンモニウム１５０ｇを溶解させた水溶液中で陽極酸化を行う。陽極酸化時の水溶液温度を８５℃、化成電圧を１００Ｖ、電流を０．３Ａ、電圧印加時間を２０分とした。なお、陽極酸化に、五ホウ酸アンモニウム水溶液等を用いてもよい。
【００１８】
酸化皮膜１１の形成後、酸化皮膜１１の上に、ポリエチレンジオキシチオフェンとスチレンスルホン酸とを含む溶液を塗布し、乾燥させる。この処理を２回繰り返すことにより、導電性高分子からなる膜厚約１５μｍの第２の電極膜１２が形成される。第１の電極膜１０、酸化皮膜１１、及び第２の電極膜１２により固体電解コンデンサが構成される。第１の電極膜１０が陽極となり、第２の電極膜１２が陰極となる。
【００１９】
図１Ｃに、第１の電極膜１０の多孔質表面、その表面を覆う酸化皮膜１１、及び第２の電極膜１２の拡大断面図の一例を示す。第１の電極膜１０の表面が多孔質構造にされているため、キャパシタの実効面積が増大する。
【００２０】
図１Ｄに示すように、第１の電極膜１０から第２の電極膜１２までの３層に、複数の開口を形成する。複数の開口は、第１の群（陰極群）に属する開口１５Ａと、第２の群（陽極群）に属する開口１５Ｂとに区分される。開口１５Ａ、１５Ｂの平面形状は円形であり、第１の群に属する開口１５Ａの直径が第２の群に属する開口１５Ｂの直径より大きい。例えば、第１の群の開口１５Ａの直径が１５０μｍであり、第２の群の開口１５Ｂの直径が５０μｍである。これらの開口１５Ａ、１５Ｂは、例えば、金型を用いたプレス打ち抜きにより形成することができる。これにより、開口１５Ａ、１５Ｂが形成されたキャパシタ膜１８が完成する。
【００２１】
図１Ｅに、キャパシタ膜１８の部分平面図を示す。図１Ｅの一点鎖線１Ｄ−１Ｄにおける断面図が図１Ｄに相当する。開口１５Ａと１５Ｂとが、行列状に配置されている。行方向及び列方向に関して、第１の群の開口１５Ａと、第２の群の開口１５Ｂとが交互に配列している。
【００２２】
図２Ａに示すように、パイレックスガラス等の絶縁材料からなる支持基板２０を準備する。支持基板２０の厚さは、例えば３００μｍである。
【００２３】
図２Ｂに示すように、支持基板２０の一方の表面に、複数の凹部を形成する。複数の凹部は、第１の群の凹部２２Ａと第２の群の凹部２２Ｂとに区分される。これらの凹部の形成には、サンドブラスト法を採用することができる。各凹部２２Ａ、２２Ｂの開口面は直径３５０μｍの円形であり、深さは２００μｍである。側面はテーパ形状にされており、各凹部２２Ａ、２２Ｂの底面は、直径１５０μｍの円形である。サンドブラスト法を用いることにより、このように側面がテーパ形状の凹部を形成することができる。なお、サンドブラスト法に代えて、フッ酸等の薬液を用いたウェットエッチング、ＣＦ４等の反応性ガスを用いたドライエッチングを採用することも可能である。
【００２４】
図２Ｃに、支持基板２０の部分平面図を示す。図２Ｃの一点鎖線２Ｂ−２Ｂにおける断面図が図２Ｂに相当する。第１の群の凹部２２Ａ及び第２の群の凹部２２Ｂは、キャパシタ膜１８を支持基板２０上に重ねたとき、それぞれ第１の群の開口１５Ａ及び第２の群の開口１５Ｂに対応する位置に配置される。第１の群の凹部２２Ａの開口面の大きさは、第１の群の開口１５Ａよりも大きく、第２の群の凹部２２Ｂの開口面の大きさは、第２の群の開口１５Ｂよりも大きい。なお、支持基板２０には、第１及び第２の群に属する凹部２２Ａ、２２Ｂ以外に、第３の群に属する複数の凹部２２Ｃも形成される。
【００２５】
図３Ａに、第１〜第３の群に属する凹部２２Ａ、２２Ｂ、２２Ｃが形成された支持基板２０の断面図を示す。第３の群に属する凹部２２Ｃの形状は、第１及び第２の群に属する凹部２２Ａ、２２Ｂの形状と同一である。
【００２６】
凹部２２Ａ、２２Ｂ、２２Ｃの内面を含む支持基板２０の表面に、導電膜２５を形成する。導電膜２５は、例えば厚さ０．０８μｍのＣｒ膜と、厚さ０．５μｍのＣｕ膜とがこの順番に積層された２層構造を有する。Ｃｒ膜及びＣｕ膜は、例えばスパッタリングにより形成することができる。Ｃｒ膜は、Ｃｕ膜の密着性を高める。
【００２７】
図３Ｂに示すように、導電膜２５をパターニングすることにより、第２の群の凹部２２Ｂの内面、及び第３の群の凹部２２Ｃの周囲と内面を露出させる。第１の群の凹部２２Ａの内面は、導電膜２５で覆われたままである。
【００２８】
図３Ｃに示すように、第２の電極膜１２が支持基板２０側を向くようにして、キャパシタ膜１８を支持基板２０に、導電性接着剤で接着する。図３Ｃでは、酸化皮膜１１の表示が省略されている。キャパシタ膜１８の第１の群の開口１５Ａ及び第２の群の開口１５Ｂが、それぞれ支持基板２０に形成された第１の群の凹部２２Ａ及び第２の群の凹部２２Ｂに整合するように位置合わせを行う。第１の群の開口１５Ａ及び第２の群の開口１５Ｂの中心を、第１の群の凹部２２Ａ及び第２の群の凹部２２Ｂの中心に一致させることが好ましい。第３の群の凹部２２Ｃの近傍には、キャパシタ膜１８が配置されない。
【００２９】
第１の群の開口１５Ａ及び第２の群の開口１５Ｂが、凹部２２Ａ、２２Ｂの開口面よりも小さいため、キャパシタ膜１８の開口１５Ａ、１５Ｂの縁に隣接する部分は、開口２２Ａ、２２Ｂの縁から中心に向かって庇状に張り出した状態になる。なお、第１の群の開口１５Ａは、第１の群の凹部２２Ａの開口面より大きくしてもよい。第２の群の開口１５Ｂは、第２の群の凹部２２Ｂの開口面より小さくすることが好ましい。なお、第２の群の凹部２２Ｂの開口面に形成された庇状の部分は、必ずしも開口面の外周全域に配置する必要はない。開口面の外周の一部分にのみ庇状の部分を配置してもよい。
【００３０】
導電性接着剤には、例えばエポキシ系銀ペーストを用いることができる。硬化温度は、１２０℃、加熱時間は１時間であり、銀ペースト層の厚さは４０μｍである。なお、銀ペーストに代えて、その他の導電性接着剤を用いてもよい。例えば、銀、銅、カーボン、錫、及び金のうち、少なくとも１つを含有する導電ペーストを用いることが可能である。
【００３１】
図３Ｄに示すように、エポキシ樹脂にシリカを含有した樹脂製の被覆膜３０を、真空ラミネート法を用いて支持基板２０及びキャパシタ膜１８の表面に密着させる。真空ラミネート条件は、例えば加熱温度１５０℃、圧力０．６ＭＰａである。凹部２２Ａ、２２Ｂ、２２Ｃ内に被覆膜３０が充填されるとともに、キャパシタ膜１８の開口１５Ａ、１５Ｂの縁に隣接する部分が、凹部２２Ａ、２２Ｂの側面に沿うように下方に湾曲する。被覆膜３０の表面は平坦になる。
【００３２】
図３Ｅに示すように、凹部２２Ａ〜２２Ｃが形成されている位置に、それぞれ有底孔３２Ａ〜３２Ｃを形成する。有底孔３２Ａ〜３２Ｃの形成には、例えば炭酸ガスレーザを用いたレーザ加工を適用することができる。有底孔３２Ａ〜３２Ｃは、それぞれ凹部２２Ａ〜２２Ｃの底面よりも深い位置まで達するが、支持基板２０を貫通することはない。なお、レーザ加工に代えて、ドリルを用いたミーリング加工を採用してもよい。
【００３３】
第１の群の凹部２２Ａの位置に形成された有底孔３２Ａは、キャパシタ膜１８に接触することなく、開口１５Ａ内を通過する。また、第１の群の凹部２２Ａの内面に形成されている導電膜２５を貫通するため、有底孔３２Ａの側面に導電膜２５が露出する。
【００３４】
第２の群の凹部２２Ｂの位置に形成された有底孔３２Ｂの側面に、開口１５Ｂの縁の近傍の第１の電極膜１０が露出し、第２の電極膜１２は露出しないように、有底孔３２Ｂの形状、寸法、及び位置が決められている。
【００３５】
第３の群の凹部２２Ｃの位置に形成された有底孔３２Ｃは、キャパシタ膜１８及び導電膜２５のいずれにも接触することなく、被覆膜３０を貫通する。
【００３６】
図３Ｆに示すように、セミアディティブ法により、有底孔３２Ａ〜３２Ｃ内にそれぞれ導電部材４０Ａ〜４０Ｃを充填する。以下、セミアディティブ法について簡単に説明する。
【００３７】
まず、有底孔３２Ａ〜３２Ｃの内面、及び被覆膜３０の上面に、スパッタリングによりシード層を形成する。このシード層は、厚さ０．０８μｍのＣｒ膜と厚さ０．５μｍのＣｕ膜との２層構造を有する。シード層の上に、感光性レジスト膜を配置し、有底孔の位置に開口を形成する。この開口は、有底孔３２Ａ〜３２Ｃの開口部よりもやや大きい。レジスト膜に形成された開口内にはシード層が露出する。露出したシード層の上に、Ｃｕをめっきすることにより、有底孔３２Ａ〜３２Ｃ内をＣｕで充填する。レジスト膜の厚さは、めっきされたＣｕがレジスト膜の上面まで達しない程度に設定されている。Ｃｕのめっき後、レジスト膜を除去する。さらに、レジスト膜で覆われていたシード層をエッチングにより除去する。ここまでの工程で、導電部材４０Ａ〜４０Ｃが形成される。
【００３８】
なお、めっき法に代えて、ガスデポジション法を採用することも可能である。また、銀ペースト等の導電ペーストを有底孔内に充填した後、導電ペーストを硬化させてもよい。
【００３９】
ガスデポジション法では、ナノ金属粒子をガス流に乗せてノズルから高速で噴射することにより、有底孔内に選択的に導電部材を充填することができる。例えば、ガスデポジション中の基板温度を１００℃とし、キャリアガスにヘリウムを用い、原料生成室と導電部材堆積室との圧力差を１５０〜２００ｋＰａとすることにより、有底孔内を、Ａｇからなる緻密な導電部材で埋め込むことができる。
【００４０】
図３Ｇに示すように、支持基板２０を、その背面から研磨することにより、導電部材４０Ａ〜４０Ｃの下端を露出させる。
【００４１】
図３Ｈに示すように、支持基板２０の背面に、外部コンタクト用の電極パッド４５Ａ〜４５Ｃを形成する。電極パッド４５Ａ〜４５Ｃは、それぞれ導電部材４０Ａ〜４０Ｃに接触する。電極パッド４５Ａ〜４５Ｃは、Ｔｉ膜及びＣｕ膜をスパッタリングにより形成した後、Ｎｉめっきを施すことにより形成される。
【００４２】
第１の群の凹部２２Ａの位置に配置された導電部材４０Ａは、導電膜２５に電気的に接続され、さらに導電膜２５を介して、キャパシタ膜１８の第２の電極膜１２に電気的に接続される。第２の群の凹部２２Ｂの位置に配置された導電部材４０Ｂは、キャパシタ膜１８の第１の電極膜１０に電気的に接続されるが、導電膜２５には接触しない。すなわち、導電部材４０Ｂは、第２の電極膜１２からは電気的に絶縁される。すなわち、導電部材４０Ａ及び４０Ｂは、それぞれキャパシタ膜１８が構成する固体電解コンデンサの陰極及び陽極に接続される。
【００４３】
第３の群の凹部２２Ｃの位置に配置された導電部材４０Ｃは、キャパシタ膜１８のいずれの電極膜にも接続されず、被覆膜３０の表面から、支持基板２０の背面まで貫通する。ここまでの工程で、キャパシタ内蔵基板５０が完成する。
【００４４】
上記第１の実施例では、陽極酸化処理、導電性高分子の塗布、及びプレス打ち抜き加工により、高価な真空装置等を用いることなく、キャパシタ膜１８を作製することができる。また、Ｐｔ、Ａｕ等の貴金属を用いることなくキャパシタ膜１８を作製することができる。
【００４５】
図４に、キャパシタ内蔵基板５０を用いて半導体チップ７０をパッケージ基板６０に実装したときの構造を示す。パッケージ基板６０の素子搭載面に複数の電極パッド６１が形成され、その上にバンプ６２が配置されている。キャパシタ内蔵基板５０の背面に複数の電極パッド４５が配置され、表面に導電部材４０の上端が露出している。半導体チップ７０の底面に、複数の電極パッド７１が形成され、その上にバンプ７２が配置されている。
【００４６】
パッケージ基板６０に配置されたバンプ６２が、キャパシタ内蔵基板５０の対応する電極パッド４５に固定され、半導体チップ７０に配置されたバンプ７２が、キャパシタ内蔵基板５０の対応する導電部材４０の上端に固定されている。半導体チップ７０の接地線は、図３Ｈに示した第１の群の凹部２２Ａの位置に配置された導電部材４０Ａを介して、パッケージ基板６０の接地線に接続される。半導体チップ７０の電源線は、図３Ｈに示した第２の群の凹部２２Ｂの位置に配置された導電部材４０Ｂを介して、パッケージ基板６０の電源線に接続される。半導体チップ７０の信号線は、図３Ｈに示した第３の群の凹部２２Ｃの位置に配置された導電部材４０Ｃを介して、パッケージ基板６０の対応する信号線に接続される。
【００４７】
キャパシタ内蔵基板５０が、半導体チップ７０の直下に配置されるため、電源線や接地線から、キャパシタの第１の電極膜（陽極）１０や第２の電極膜（陰極）１２までの配線長を短くすることができる。これにより、ＥＳＬ及びＥＳＲを低減させることが可能になる。また、固体電解コンデンサの容量密度は、強誘電体膜を用いた薄膜キャパシタの容量密度に比べて２０倍以上高い。このため、デカップリングキャパシタを大容量化することが可能になる。
【００４８】
第１の群の凹部２２Ａの位置に配置された導電部材４０Ａを流れる電流の向きと、第２の群の凹部２２Ｂの位置に配置された導電部材４０Ｂを流れる電流の向きとは、相互に反対向きである。第１の実施例によるキャパシタ膜５０においては、図２Ｃに示したように、平面視において、第１の群の凹部２２Ａと第２の群の凹部２２Ｂとが、行方向及び列方向に交互に配列している。このため、相互に反対向きに電流が流れる導電部材４０Ａ、４０Ｂが、相互に近い位置に配置される。これにより、寄生インダクタンスを低減することができる。
【００４９】
上記第１の実施例では、図１Ｂに示した第２の電極膜１２の形成時に、ポリエチレンジオキシチオフェンとスチレンスルホン酸とを含む溶液を用いたが、他の導電性高分子を含む溶液を用いてもよい。例えば、ポリピロールを含む溶液を用いることが可能である。ポリピロールを含む溶液を用いる場合には、例えば塗布と乾燥とを３回繰り返し、厚さ３０μｍの第２の電極膜１２を形成することができる。
【００５０】
また、上記第１の実施例では、図１Ａに示した第１の電極膜１０にアルミニウムを用いたが、陽極酸化（陽極化成）により絶縁性の酸化皮膜を形成することができる他の弁金属を用いてもよい。例えば、ニオブを用いることができる。ニオブを用いる場合には、リン酸溶液中で陽極化成を行うことにより、酸化ニオブの皮膜を形成することができる。例えば、化成時の溶液温度を９０℃、化成電圧を１５０Ｖ、電流を０．６Ａ、電圧印加時間を１０分とすればよい。
【００５１】
酸化ニオブの比誘電率は約４２であり、酸化アルミニウムの比誘電率８よりも大きい。このため、第１の電極膜１０にニオブを用いると、固体電解コンデンサの大容量化が期待できる。
【００５２】
図５に、第２の実施例によるキャパシタ内蔵基板を、パッケージ基板６０及び半導体チップ７０と共に示す。図３Ｈに示したキャパシタ内蔵基板５０の半導体チップ７０側の表面上に、配線層４７が形成されている。配線層４７は、ポリイミド等の絶縁性樹脂膜と、銅やアルミニウム等の薄膜配線とが交互に積層された多層構造を有する。配線層４７の表面に、複数の狭ピッチ電極パッド４１が配置されている。狭ピッチ電極パッド４１は、配線層４７内の配線を介して、キャパシタ内蔵基板５０内に配置された対応する導電部材４０に電気的に接続されている。狭ピッチ電極パッド４１は、導電部材４０に比べて狭いピッチで分布する。１つの導電部材４０が、複数の狭ピッチ電極パッド４１に接続される。
【００５３】
半導体チップ７０の電極パッド７１が、バンプ７２を介して対応する狭ピッチ電極パッド４１に接続される。
【００５４】
配線層４７は、パッケージ基板６０側に配置された電極パッド４５の相対的に広いピッチを、半導体チップ７０側に配置された狭ピッチ電極パッド４１の相対的に狭いピッチに変換することができる。これにより、半導体チップのバンプの狭ピッチ化に対応することができる。
【００５５】
図６Ａ〜図６Ｄを参照して、第３の実施例について説明する。図６Ａに示した第１の電極膜１０は、図１Ａに示した第１の実施例で用いたものと同一である。
【００５６】
図６Ｂに示すように、第１の電極膜１０の上に、酸化皮膜１１及び第２の電極膜１２を、第１の実施例の場合と同じ方法で形成する。第２の実施例では、第２の電極膜１２の上に、さらに導電膜１３を形成する。導電膜１３は、例えばエポキシ系銀ペーストを塗布後、硬化させることにより形成される。硬化条件は、１２０℃、１時間である。導電膜１３の厚さは例えば約２０μｍとする。
【００５７】
図６Ｃに示すように、第１の電極膜１０から導電膜１３までの４層に、プレス打ち抜き法により開口１５Ａ、１５Ｂを形成する。その後の工程は、第１の実施例の場合と同一である。
【００５８】
図６Ｄに、導電膜１３を形成しない状態でプレス打ち抜き法により開口を形成した場合の断面図を示す。第２の電極膜１２は、第１の電極膜１０に比べて柔らかい導電性高分子で形成されているため、開口１５Ａ、１５Ｂの形成時に、開口の縁にはがれ１２ａが発生し易い。第１の電極膜１０側から打ち抜いた場合には、金型の挿入時にはがれが生じ易く、第２の電極膜１２側から打ち抜いた場合には、金型の引き抜き時にはがれが生じ易い。
【００５９】
第２の実施例では、プレス打ち抜き前に、第２の電極膜１２の上に、第２の電極膜１２よりも硬い導電膜１３が形成されている。このため、プレス打ち抜き時のはがれの発生を抑制することができる。
【００６０】
図７に、第４の実施例によるキャパシタ内蔵基板の断面図を示す。以下、図３Ｈに示した第１の実施例によるキャパシタ内蔵基板５０との相違点に着目して説明する。図７では、第１の群の凹部２２Ａ及び第２の群の凹部２２Ｂが配置された部分を示し、第３の群の凹部２２Ｃは示されていない。
【００６１】
第４の実施例においては、凹部２２Ａ及び２２Ｂの底面近傍の側面が、支持基板２０の表面に対してほぼ垂直になっている。この垂直な側面と、支持基板２０の平坦な上面とが、滑らかな曲面で相互に接続される。このような断面形状の凹部２２Ａ、２２Ｂは、例えば異方性の強いドライエッチングと、等方的なウェットエッチングとを組み合わせることにより形成可能である。
【００６２】
キャパシタ膜１８は、第２の群の凹部２２Ｂ内において、側面がほぼ垂直になっている領域まで達する。第１の群の凹部２２Ａ内においては、ほぼ垂直な側面までは達していない。第２の群の凹部２２Ｂの位置に配置された導電部材４０Ｂは、ほぼ垂直な側面上に位置する第１の電極膜１０に接触する。第１の群の凹部２２Ａの位置に配置された導電部材４０Ａは、キャパシタ膜１８に接触しない。
【００６３】
第１の実施例では、図３Ｈに示したように、凹部２２Ａ〜２２Ｃの側面の形状が、上方に向かって広がった円錐面で近似された。この場合、キャパシタ膜１８が支持基板２０の表面に対して斜めの姿勢をとる位置において、導電部材４０Ｂが第１の電極膜１０に接触する。第４の実施例では、図７に示すように、キャパシタ膜１８が支持基板２０の表面に対してほぼ垂直の姿勢をとる位置において、導電部材４０Ｂが第１の電極膜１０に接触する。
【００６４】
このように、キャパシタ膜１８が、支持基板２０の表面に対して斜めまたは垂直の姿勢をとることによって、導電部材４０Ｂを、第２の電極膜１２に接触させず、第１の電極膜１０にのみ接触させることができる。
【００６５】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【図面の簡単な説明】
【００６６】
【図１】（１Ａ）〜（１Ｄ）は、第１の実施例によるキャパシタ内蔵基板に用いられるキャパシタ膜の断面図であり、（１Ｅ）は、その平面図である。
【図２】（２Ａ）及び（２Ｂ）は、第１の実施例によるキャパシタ内蔵基板に用いられる支持基板の断面図であり、（２Ｃ）は、その平面図である。
【図３−１】（３Ａ）〜（３Ｃ）は、第１の実施例によるキャパシタ内蔵基板の製造途中段階における断面図である。
【図３−２】（３Ｄ）〜（３Ｆ）は、第１の実施例によるキャパシタ内蔵基板の製造途中段階における断面図である。
【図３−３】（３Ｇ）は、第１の実施例によるキャパシタ内蔵基板の製造途中段階における断面図であり、（３Ｈ）は、第１の実施例によるキャパシタ内蔵基板の断面図である。
【図４】第１の実施例によるキャパシタ内蔵基板、パッケージ基板、及び半導体チップの断面図である。
【図５】第２の実施例によるキャパシタ内蔵基板、パッケージ基板、及び半導体チップの断面図である。
【図６】（６Ａ）〜（６Ｃ）は、第３の実施例によるキャパシタ内蔵基板に用いられるキャパシタ膜の断面図であり、（６Ｄ）は、比較のために示したキャパシタ内蔵基板の断面図である。
【図７】第４の実施例によるキャパシタ内蔵基板の断面図である。
【符号の説明】
【００６７】
１０  第１の電極膜
１１  酸化皮膜
１２  第２の電極膜
１３  導電膜
１５Ａ  第１の群の開口
１５Ｂ  第２の群の開口
１８  キャパシタ膜
２０  支持基板
２２Ａ  第１の群の凹部
２２Ｂ  第２の群の凹部
２２Ｃ  第３の群の凹部
２５  導電膜
３０  被覆膜
３２Ａ〜３２Ｃ  有底孔
４０Ａ〜４０Ｃ  導電部材
４１  狭ピッチ電極パッド
４５Ａ〜４５Ｃ  電極パッド
４７  配線層
５０  キャパシタ内蔵基板
６０  パッケージ基板
６１  電極パッド
６２  バンプ
７０  半導体チップ
７１  電極パッド
７２  バンプ
【図１】
0004801687.tif 000002
【図２】
0004801687.tif 000003
【図３−１】
0004801687.tif 000004
【図３−２】
0004801687.tif 000005
【図３−３】
0004801687.tif 000006
【図４】
0004801687.tif 000007
【図５】
0004801687.tif 000008
【図６】
0004801687.tif 000009
【図７】
0004801687.tif 000010