(57)【特許請求の範囲】
【請求項１】
複数の半導体素子領域と、
前記複数の半導体素子領域各々を囲むように形成されたダイシングレーンと、
前記ダイシングレーンに形成された半導体検査用素子と、
前記半導体素子領域に形成された半導体検査用パッドと、
前記半導体素子領域に形成されたボンディングパッドと、
前記半導体検査用素子と前記半導体検査用パッドとをつなぐ配線と、
前記半導体素子領域で前記半導体検査用パッドおよび前記ボンディングパッドの各々に接続されるボンディングパッド配線と
を備え、
前記半導体検査用素子は、前記複数の半導体素子領域を個片に分離する際にダイシングされる領域に形成され、
前記半導体素子検査用パッドは、前記複数の半導体素子領域を個片に分離した後に、前記ボンディングパッドとともに半導体組立用パッドとして利用することを特徴とする半導体ウェーハ。
【請求項２】
複数の半導体素子領域と、
前記複数の半導体素子領域各々を囲むように形成されたダイシングレーンと、
前記ダイシングレーンに形成された半導体検査用素子と、
前記ダイシングレーンに形成された前記半導体検査用パッドと、
前記半導体検査用素子と前記半導体検査用パッドとをつなぐ配線と、
を備え、
前記半導体検査用素子は、前記複数の半導体素子領域を個片に分離する際にダイシングされる領域に形成され、
前記半導体検査用パッドは、前記複数の半導体素子領域を個片に分離する際にダイシングされない領域に形成されることを特徴とする半導体ウェーハ。
【請求項３】
前記半導体検査用素子は前記ダイシングレーンの中心部に、前記半導体検査用パッドは前記ダイシングレーンの前記半導体素子領域近傍に形成されたことを特徴とする請求項２に記載の半導体ウェーハ。
【請求項４】
前記半導体検査用素子と、前記配線とが絶縁膜に覆われていることを特徴とする請求項１乃至３のいずれかに記載の半導体ウェーハ。
【請求項５】
前記半導体検査用素子の幅をダイシング切削幅よりも細くし、ダイシングの際に前記半導体検査用素子を取り除くことを特徴とする請求項１乃至４のいずれかに記載の半導体ウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子をダイシングにより分割する半導体ウェーハに関するものである。
【背景技術】
【０００２】
従来、半導体ウェーハのダイシング方法には、ダイヤモンドやＣＢＮの粒子をボンド材で保持させた環状のダイシングソーを高速回転させて、破砕加工する手法が最も一般的に用いられてきた。ダイシングソーによる加工は、ダイヤモンド粒子の粒径や、密度、ボンド材等のダイシングソー仕様や、回転速度、送り速度、切り込み深さなどの設備条件の改善と最適化により、加工品質の向上に取り組まれてきた。しかし、ダイシングソーによる加工は破砕加工であり、さらにダイシングレーンに配置されたプロセスコントロールモジュール（ＰＣＭ）は一般的にアルミニウム等の延性材料であるため、必ずチッピングやダイシングレーン上に形成された膜剥離、さらにメタルばりが発生するという問題点があった。
【０００３】
一方、半導体素子のさらなる微細化を実現するために露光解像度を向上させる必要があり、露光装置のＮＡ（レンズ開口数）の向上と光源の短波長化が進んでいるが、これは同時に焦点深度の減少をもたらす。つまり、ウェーハ表面に大きな凹凸がある場合は狙った解像度が得られないことになり、ウェーハ表面を平坦化する必要がある。平坦化の方法として、ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ）膜の塗布やエッチバック法、ＣＭＰ（化学的機械研磨）などを用い、酸化膜やメタル配線の段差をなくしている。この平坦化は、半導体ウェーハ上の半導体素子部のみならず、ダイシングレーン上も行なわれる。その結果、ＳＯＧや層間絶縁膜などが平坦化後の残膜として形成されている。
【０００４】
ダイシングは前述のようにダイヤモンドやＣＢＮの粒子による破砕加工であるため、これらの残膜上をダイシングすると膜からメタルばりが発生する場合がある。それは、とくに残膜が脆弱であったり下層との密着力が弱い場合に顕著に発生する。
【０００５】
これらのＰＣＭや残膜等の半導体素子検査用パッドや半導体検査用素子から発生するメタルばりは、半導体素子内部へダメージを及ぼす危険性があるだけではなく、剥離したメタルばりのかけらが組立工程などで端子ショートなどの不具合をもたらすという問題点があった。
【０００６】
そのため、ダイシングにおいて従来から様々な対策をしている。
例えば、半導体ウェーハのダイシングレーン内の半導体素子検査用パッドや半導体検査用素子の平面内部のＡｌ膜を十字に除去しダイシングすることで発生するメタルばり量を極力少なくすることを提供している（例えば、特許文献１参照）。
【０００７】
しかしながら、この方法によると、メタルばりはある程度は抑制できるが完全に除去できず剥離したメタルばりのかけらが組立工程などで端子ショートなどの不具合をもたらすという問題点があった。
【特許文献１】特開平２−１１８６４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の半導体ウェーハは、上記問題点を解決するために、半導体素子検査用パッドや半導体検査用素子が形成されていても、ダイシングの際に、半導体素子検査用パッドや半導体検査用素子から発生するＰＣＭや残膜等のメタルばりが発生しにくくなり、組立工程等において剥離したメタルばりにより端子ショートなどの不具合を発生させないことを目的とする。
【０００９】
また、あらかじめ半導体装置に設置しておく半導体組立用パッドの数量を減少させ、半導体装置の面積を減少させることにより、ウェーハ当りの半導体素子の取り数を向上することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の半導体ウェーハは、複数の半導体素子領域と、前記複数の半導体素子領域各々を囲むように形成されたダイシングレーンと、前記ダイシングレーンに形成された半導体検査用素子と、前記半導体素子領域に形成された半導体検査用パッドと、前記半導体素子領域に形成されたボンディングパッドと、前記半導体検査用素子と前記半導体検査用パッドとをつなぐ配線と、前記半導体素子領域で前記半導体検査用パッドおよび前記ボンディングパッドの各々に接続されるボンディングパッド配線とを備え、前記半導体検査用素子は、前記複数の半導体素子領域を個片に分離する際にダイシングされる領域に形成され、  前記半導体素子検査用パッドは、前記複数の半導体素子領域を個片に分離した後に、前記ボンディングパッドとともに半導体組立用パッドとして利用することを特徴とする。
【００１１】
この半導体ウェーハによれば、半導体素子検査用パッドと、半導体検査用素子と、半導体素子検査用パッドと半導体検査用素子とつなぐ配線とがそれぞれ独立しており、特にウェーハ検査のための半導体素子検査用パッドをダイシングしなくてもよいためメタルばりが発生しにくくなる。
【００１５】
また、本発明の半導体ウェーハは、複数の半導体素子領域と、前記複数の半導体素子領域各々を囲むように形成されたダイシングレーンと、前記ダイシングレーンに形成された半導体検査用素子と、前記ダイシングレーンに形成された前記半導体検査用パッドと、前記半導体検査用素子と前記半導体検査用パッドとをつなぐ配線と、を備え、前記半導体検査用素子は、前記複数の半導体素子領域を個片に分離する際にダイシングされる領域に形成され、前記半導体検査用パッドは、前記複数の半導体素子領域を個片に分離する際にダイシングされない領域に形成されることを特徴とする。
【００１６】
また、前記半導体検査用素子は前記ダイシングレーンの中心部に、前記半導体検査用パッドは前記ダイシングレーンの前記半導体素子領域近傍に形成されても良い。
【００１７】
また、前記半導体検査用素子と、前記配線とが絶縁膜に覆われていることが好ましい。
【００１８】
また、前記半導体検査用素子の幅をダイシング切削幅よりも細くし、ダイシングの際に前記半導体検査用素子を取り除くことが好ましい。
【００１９】
この半導体ウェーハによれば、完全に半導体検査用素子が取り除くことができメタルばりが発生しない。
【発明の効果】
【００２０】
本発明に係る半導体ウェーハは、半導体素子検査用パッドを半導体素子領域に形成したり、ダイシングレーンのダイシングしない領域に形成することにより、ダイシングに際し、ＰＣＭや残膜等の半導体素子検査用パッドや半導体検査用素子から発生するメタルばりが発生しにくくなり、剥離したメタルばりのかけらが組立工程などで端子ショートなどの不具合を発生させないことができる。
【００２１】
また、半導体素子検査用パッドを半導体組立用パッドと共有することにより、あらかじめ半導体装置に設置しておく半導体組立用パッドの数量を減少することができ、半導体装置の面積を減少できるので、ウェーハ当りの半導体装置の取り数を向上することができる。
【発明を実施するための最良の形態】
【００２２】
本発明の半導体ウェーハの実施の形態について、以下、図面を参照しながら説明する。
（実施の形態１）
図１（ａ）は本発明の実施の形態１における半導体ウェーハのダイシングレーンおよびその周辺を示す平面図、図１（ｂ）は本発明の実施の形態１における半導体ウェーハのダイシング後の平面図を示す。また、図１（ｃ）は図１（ａ）に示すＡ−Ａ断面図であり、図１（ｄ）は図１（ｂ）に示すＣ−Ｃ断面図である。さらに、図１（ｅ）は図１（ａ）に示すＢ部分の拡大図であり、図１（ｆ）は図１（ｂ）に示すＤ部分の拡大図である。
【００２３】
図１において、１は半導体ウェーハ、２はダイシングレーン、２ａはダイシングラインの中心、３は半導体素子領域、４はダイシング切削幅の例、５はボンディングパッド、６は半導体検査用素子、２１は配線、２３は半導体素子検査用パッドを示している。
【００２４】
半導体ウェーハ１にはダイシングレーン２がある。ダイシングレーン２は、切断を行う仮想ラインである。半導体ウェーハ１上には、トランジスタなどの能動素子や、抵抗素子などの受動素子、配線や、ボンディングパッド５などが半導体素子形成面に形成されており、ダイシングレーン２上にも、層間絶縁膜や、表面保護膜などが形成される場合がある。
【００２５】
本発明の特徴は、半導体素子領域に半導体素子検査用パッド２３を備え、半導体素子検査用パッド２３とダイシングレーンに設けられた半導体検査用素子６とつなぐ配線２１とが形成されており、半導体素子検査用パッド２３をダイシングしなくてもよく、従来、ダイシングレーン上に半導体素子検査用パッド２３が形成されていた為に必然的に半導体素子検査用パッド２３をダイシングしメタルばりを発生させ問題を発生させていたが、上記の如くダイシングレーン上に半導体素子検査用パッド２３がない為にメタルばりを発生しないことを特徴としている。さらに、前記半導体検査用素子６と、半導体素子検査用パッド２３と半導体検査用素子６とつなぐ配線２１とが表面保護膜などの絶縁膜下に覆われ露出していない構造にすることもできる。
【００２６】
このように半導体素子検査用パッド２３をダイシングする必要がないために、メタルばりの発生が抑制でき、さらに、半導体検査用素子６と配線２１とが表面保護膜などの絶縁膜下に覆われ露出していないことでメタルばりの発生が抑制でき、剥離したメタルばりのかけらが組立工程などで端子ショートなどの不具合を防ぐことができる。
【００２７】
また、以上の説明では、半導体検査用素子をダイシングレーンに設けたが、半導体素子領域に形成しても良い。
（実施の形態２）
図２（ａ）は本発明の実施の形態２における半導体ウェーハのダイシングレーンおよびその周辺を示す平面図、図２（ｂ）は本発明の実施の形態２における半導体ウェーハのダイシング後の平面図を示す。
【００２８】
図２において、２はダイシングレーン、２ａはダイシングラインの中心、３は半導体素子領域、４はダイシング切削幅の例、５はボンディングパッド、６は半導体検査用素子、２１は配線、２２はボンディングパッド配線、２３は半導体素子検査用パッドを示している。
【００２９】
本発明の特徴は半導体素子検査用パッド２３がボンディングパッド配線２２と接続されており、さらに半導体素子検査用パッド２３が半導体ウェーハ１の半導体素子領域３内に配置されており、ダイシング等により半導体ウェーハを個々の半導体チップに分離することで半導体検査用素子６が分離され、半導体素子検査用パッド２３を半導体組立用パッド５に利用することを特徴としている。従来は、半導体装置検査用パッド２３がダイシングレーン上に形成されていた為、ダイシングによって半導体素子検査用パッド２３が破壊されてしまい、半導体組立用パッド５に利用することができず、新たに半導体素子領域３内に半導体組立用パッド５を形成させ、かつダイシングレーン内に半導体素子検査用パッド２３も同時に形成させなければならず、半導体ウェーハ１内の半導体組立用パッド５と半導体素子検査用パッド２３をそれぞれ形成させるため、半導体ウェーハ１内の半導体素子領域３の取り数が減り、半導体ウェーハ１のコストアップにつながっていた。実施の形態２は、実施の形態１の半導体素子検査用パッド２３を半導体組立用パッド５に利用することを特徴させることでコストダウンを図る発展系である。
この半導体ウェーハによれば、メタルばりの発生が抑制できると共に、半導体素子検査用パッドを半導体組立用パッドに利用できるため、あらかじめ半導体装置に設置しておく半導体組立用パッドの数量を減少することができ半導体装置の面積を減少でき、ウェーハ当りの半導体装置の取り数アップが可能で半導体装置のコストダウンが可能となる。
【００３０】
また、以上の説明では、半導体検査用素子をダイシングレーンに設けたが、半導体素子領域に形成しても良い。
（実施の形態３）
図３（ａ）は本発明の実施の形態３における半導体ウェーハのダイシングレーンおよびその周辺を示す平面図で、図３（ｂ）は本発明の実施の形態３における半導体ウェーハのダイシング後の平面図を示す。
【００３１】
図３において、２はダイシングレーン、２ａはダイシングラインの中心、３は半導体素子領域、４はダイシング切削幅の例、５はボンディングパッド、６は半導体検査用素子、２１は配線、２３は半導体素子検査用パッドを示している。
【００３２】
本発明の特徴は、半導体素子検査用パッド２３が半導体ウェーハのダイシングレーン内のダイシングされない領域に配置されており、半導体素子検査用パッド２３をダイシングしなくてもよいことである。さらに、図１同様半導体検査用素子６と、半導体素子検査用パッド２３と半導体検査用素子６とつなぐ配線２１とが表面保護膜などの絶縁膜下に覆われ露出していない構造にすることもできる。
【００３３】
このように、半導体素子検査用パッド２３をダイシングしなくてもよいことで、メタルばりの発生が抑制でき、さらに、半導体検査用素子６も配線２１とが表面保護膜などの絶縁膜下に覆われ露出していないことでメタルばりの発生が抑制でき、剥離したメタルばりのかけらが組立工程などで端子ショートなどの不具合を防ぐことができる。
（実施の形態４）
図４（ａ）は従来の半導体ウェーハのダイシングレーンおよびその周辺を示す断面図で、図４（ｂ）は従来の半導体ウェーハのダイシング後の断面図を示す。さらに、図４（ｃ）は本発明の実施の形態４における半導体ウェーハのダイシングレーンおよびその周辺を示す断面図で、図４（ｄ）は本発明の実施の形態４における半導体ウェーハのダイシング後の断面図を示す。図中において、４はダイシング切削幅の例、６は半導体検査用素子を示している。
【００３４】
本発明の特徴はダイシング切削幅７と半導体検査用素子６の幅を任意に選択し、例えば、図４（ｃ）および図４（ｄ）では、半導体検査用素子６の幅をダイシング切削幅７よりも細くし、ダイシングブレードにて半導体検査用素子６を取り除くことを特徴としている。
【００３５】
このように、半導体検査用素子６の幅をダイシング切削幅７よりも細くすることにより、完全に半導体検査用素子が取り除くことができるため、メタルばりが発生せず、剥離したメタルばりのかけらが組立工程などで端子ショートなどの不具合を防ぐことができる。
【産業上の利用可能性】
【００３６】
本発明の半導体ウェーハは、ＰＣＭや残膜等の半導体素子検査用パッドや半導体検査用素子から発生するメタルばりが発生しにくく、剥離したメタルばりのかけらが組立工程などで端子ショートなどの不具合の発生を抑制することが可能であり、半導体素子をダイシングにより分割する半導体ウェーハ等に有効である。
【図面の簡単な説明】
【００３７】
【図１】（ａ）本発明の実施の形態１における半導体ウェーハのダイシングレーンおよびその周辺を示す平面図（ｂ）本発明の実施の形態１における半導体ウェーハのダイシング後の平面図（ｃ）図１（ａ）に示すＡ−Ａ断面図（ｄ）図１（ｂ）に示すＣ−Ｃ断面図（ｅ）図１（ｃ）に示すＢ部分の拡大図（ｆ）図１（ｄ）に示すＤ部分の拡大図
【図２】（ａ）本発明の実施の形態２における半導体ウェーハのダイシングレーンおよびその周辺を示す平面図（ｂ）本発明の実施の形態２における半導体ウェーハのダイシング後の平面図
【図３】（ａ）本発明の実施の形態３における半導体ウェーハのダイシングレーンおよびその周辺を示す平面図（ｂ）本発明の実施の形態３における半導体ウェーハのダイシング後の平面図
【図４】（ａ）従来の半導体ウェーハのダイシングレーンおよびその周辺を示す断面図（ｂ）従来の半導体ウェーハのダイシング後の断面図（ｃ）本発明の実施の形態４における半導体ウェーハのダイシングレーンおよびその周辺を示す断面図（ｄ）本発明の実施の形態４における半導体ウェーハのダイシング後の断面図
【符号の説明】
【００３８】
１        半導体ウェーハ
２        ダイシングレーン
２ａ        ダイシングラインの中心
３        半導体素子領域
４        ダイシング切削幅の例
５        ボンディングパッド
６        半導体検査用素子
７        ダイシング切削幅
２１        配線
２２        ボンディングパッド配線
２３        半導体素子検査用パッド
【図１】
0004744078.tif 000002
【図２】
0004744078.tif 000003
【図３】
0004744078.tif 000004
【図４】
0004744078.tif 000005