(57)【特許請求の範囲】
【請求項１】
クロック周波数をデータストリームのタイムベースを表すタイムスタンプと比較することにより、該クロック周波数を該タイムベースにロックするクロック回復システムを有する、データストリームを処理する装置であって、
前記クロック回復システムが、
自走基準周波数を生成する自走クロックと、
前記タイムスタンプの制御下において前記基準周波数から前記クロック周波数を合成する手段と、を有し、
前記合成手段は、前記クロック周波数を得るために、前記タイムスタンプの制御下において導き出される適当な数で前記基準周波数を逓倍する制御周波数逓倍器を有し、
前記制御周波数逓倍器は、
発振器に結合された位相検出器を有し、前記基準周波数の整数倍の発振周波数を得るフェーズロックループ回路と、 
分周された周波数を得るために、前記タイムスタンプの制御下において導き出される非整数分周数で前記発振周波数を分周する制御分周器と、 
前記基準周波数のサイクル毎に、前記分周された周波数におけるポジティブエッジの数を計数するカウンタと、 
前記分周された周波数における前記ポジティブエッジの数に等しいポジティブエッジの量をあらかじめ決められた位置に含み、前記クロック周波数として出力されるあらかじめ決められた周波数を生成する手段と、 
前記ポジティブエッジの数に等しい分周数で前記クロック周波数を分周するように構成されたカスケードされた分周器を有し、前記位相検出器の入力部に前記クロック周波数を供給する帰還ループと、
を有することを特徴とする装置。
【請求項２】
前記クロック回復システムは更に、前記タイムベースにロックせずに前記基準周波数から他のクロック周波数を合成する他の手段を有する、請求項１に記載の装置。
【請求項３】
前記他の手段は、前記他のクロック周波数を得るために、前記基準周波数を適当な整数で逓倍する周波数逓倍器を有する、請求項２に記載の方法。
【請求項４】
前記データストリームがビデオストリーム及びオーディオストリームを含み、前記クロック回復システムが、
前記ビデオストリームを処理する手段において使用されるビデオクロック周波数を合成する第１手段と、
前記オーディオストリームを処理する手段において使用されるオーディオクロック周波数を合成する第２手段と、
を有することを特徴とする、請求項１に記載の装置。
【請求項５】
前記クロック周波数を使用して第１の処理ステップを実施する第１の処理手段と、
前記他のクロック周波数を使用して第２の処理ステップを実施する第２の処理手段と、
前記第１の処理手段の出力信号のサンプルレートを変換して、前記第２の処理手段に変換された出力信号を供給するサンプルレート変換器と、
を有する、請求項２に記載の装置。
【請求項６】
前記サンプルレート変換器は、前記制御周波数逓倍器から位相情報を受け取る制御入力を有する、請求項５に記載の装置。
【請求項７】
第１の自走クロック周波数上で走るのに適した第１のデジタル−アナログ変換器と、
第２の自走クロック周波数上で走るのに適した第２のデジタル−アナログ変換器と、
前記ビデオストリームを処理する手段の出力信号のサンプルレートを変換して、前記第１のデジタル−アナログ変換器に変換されたビデオストリームを供給する第１のサンプルレート変換器と、
前記オーディオストリームを処理する手段の出力信号のサンプルレートを変換して、前記第２のデジタル−アナログ変換器に変換されたオーディオストリームを供給する第２のサンプルレート変換器と、
を更に有する、請求項４に記載の装置。
【請求項８】
前記第２の自走クロック周波数は、前記第１の自走クロック周波数の整数倍である、請求項７に記載の装置。
【請求項９】
クロック周波数をデータストリームのタイムベースを表すタイムスタンプと比較することにより、該クロック周波数を該タイムベースにロックする方法であって、
自走基準周波数を生成するステップと、
前記タイムスタンプの制御下において前記自走基準周波数から前記クロック周波数を合成するステップと、
を含み、
該ステップは、制御周波数逓倍器によって、前記クロック周波数を得るために、前記タイムスタンプの制御下において導き出される適当な数で前記基準周波数を逓倍するステップを含み、
前記制御周波数逓倍器は、フェーズロックループ回路と、制御分周器と、カウンタと、周波数生成手段と、帰還ループとを備え、
前記フェーズロックループ回路によって、発振器に結合された位相検出器を有し、前記基準周波数の整数倍の発振周波数を得るステップと、 
前記制御分周器によって、分周された周波数を得るために、前記タイムスタンプの制御下において導き出される非整数分周数で前記発振周波数を分周するステップと、 
前記カウンタによって、前記基準周波数のサイクル毎に、前記分周された周波数におけるポジティブエッジの数を計数するステップと、 
前記周波数生成手段によって、前記分周された周波数における前記ポジティブエッジの数に等しいポジティブエッジの量をあらかじめ決められた位置に含み、前記クロック周波数として出力されるあらかじめ決められた周波数を生成するステップと、 
前記帰還ループによって、前記ポジティブエッジの数に等しい分周数で前記クロック周波数を分周するように構成されたカスケードされた分周器を有し、前記位相検出器の入力部に前記クロック周波数を供給するステップと、
を含むことを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、クロック周波数を、データストリームのタイムベースを表すタイムスタンプと比較することにより、クロック周波数をタイムベースにロックするクロック回復システムを有する、データストリームを処理する装置に関する。
【０００２】
本発明は更に、クロック周波数を、データストリームのタイムベースを表すタイムスタンプと比較することにより、クロック周波数をタイムベースにロックする方法に関する。
【０００３】
【従来の技術】
米国特許第５，６９９，３９２号は、ＭＰＥＧ−２のトランスポートストリームからエンコーダクロックを回復するためのシステムを開示している。デコーダクロックの周波数は、デジタル情報ストリームに含まれるプログラムクロック基準（ＰＣＲ）値に基づいて、エンコーダクロックと概ね同じ周波数に維持される。電圧制御発振器が、２７ＭＨｚのデコーダクロック周波数を生成する。デコーダクロックは、局所システムタイムクロック（ＳＴＣ）を生成するためにカウンタに帰還される。カウンタには、まず、デジタルデータストリームからＰＣＲ値がロードされる。その後のＰＣＲ値が受け取られると、減算器は、エラー信号を生成するために局所ＳＴＣ値からＰＣＲの値を減ずる。制御信号を生成するために、エラー信号が、ローパスフィルタ及びプロセッサ内でフィルタリングされ、スケーリングされ、制御変数に加えられる。制御信号は、発振器の発振周波数を調整するために電圧制御発振器に供給される。
【０００４】
ＭＰＥＧ標準は、デジタルデータを多数のパケットに分割することにより複数ソースからのデジタル情報の伝送を行う。パケットは、単一データチャネルに多重化され、相対的に多くのユーザが共通データチャネルを通してデータを伝送し、受け取ることを可能にする。所与のデータチャネル内で運ばれるすべてのオーディオ、ビデオ及び補助情報は、１８８バイト長のトランスポートパケットに分割される。それぞれのトランスポートパケットは、ヘッダ及びペイロードに再分割される。ヘッダは、ペイロード内で運ばれるデータのタイプを識別する情報と、トランスポートパケットストリームを復号するために必要とされる情報を運ぶ。ＰＣＲは、ＭＰＥＧ−２エンコーダ内のエンコーダクロックによりクロックされる関連するＳＴＣからのタイムスタンプを表す４２ビット値である。ＰＣＲ値の４２ビットのうち第１の３３ビットは、ＰＣＲベースと呼ばれ、エンコーダシステムタイムクロックの値を９０ｋＨｚのタイムベース単位で表す。ＰＣＲ値の残りの９ビットは、ＰＣＲエクステンションと呼ばれ、システムタイムクロックの値を２７ＭＨｚ（モジュロ３００）のタイムベース単位で表す。ＭＰＥＧ−２標準は、ＰＣＲ値がトランスポートストリーム内で１００ミリ秒以下の間隔で供給されなければならないことを必要とする。ＭＰＥＧ−２のトランスポートストリーム内のＰＣＲ値は、ＭＰＥＧ−２デコーダ内で正確にエンコーダクロックを回復するために使用される。オーディオ及びビデオデータを適正にデマルチプレクスし、復号するために、データを符号化するために使用されるエンコーダクロックと、データを復号するために使用されるデコーダクロックとの間で正確な同期を維持することが必要である。エンコーダクロック周波数と、デコーダクロック周波数との差は、バッファのアンダーフロー又はオーバーフローを引き起こす。
【０００５】
トランスポートストリームは、ビデオ及びオーディオデータの個々のフレームをユーザに呈示すべきときをＭＰＥＧ−２デコーダに指示するためにプレゼンテーションタイムスタンプ（ＰＴＳ）を具えている。それぞれのＰＴＳの値は、結局、ＭＰＥＧ−２エンコーダにおいてＳＴＣをクロックするエンコーダ内のエンコーダクロックの周波数に影響される。データを符号化するとき、ＭＰＥＧ−２エンコーダは、ＳＴＣのサンプルに基づいてＰＴＳをトランスポートストリームに挿入する。従って、データストリームがユーザに適正に呈示されなければならない場合、ＭＰＥＧ−２デコーダ内のデコーダクロックは、エンコーダクロックと同じ周波数で動作しなければならない。この説明の目的で、エンコーダクロックとデコーダクロックとの間の「同期(synchronization)」とは、同じ周波数であるがそれらの間に起こりうる位相オフセットを伴ってクロックが動作していることを意味する。
【０００６】
【発明が解決しようとする課題】
エラーフリーの環境を仮定すると、エンコーダクロックとデコーダクロックとの同期は、伝送されたデータを表示する際に発生するフレームスキップ又はフレームホールドを除去する。フレームスキップは、ＰＴＳが示すより後にデータが受け取られるときに発生しうる。フレームホールドは、デコーダ内のバッファが復号を実施するのに不十分なオーディオ又はビデオデータを受け取るきに発生しうる。同期を維持するため、フェーズロックループが、クロック回復システム内に設けられる。電圧制御発振器は、２７ＭＨｚの公称発振周波数で動作し、２７ＭＨｚの公称周波数近傍の狭い範囲内に周波数を調整するために制御入力を有する。デコーダクロックは、オーディオ及びビデオをデマルチプレクスし、復号し、表示するために使用される。
【０００７】
本発明の目的は、特に、より柔軟性が高く経済的なクロック回復システムを提供することである。
【０００８】
【課題を解決するための手段】
このために、本発明は、独立項に規定されるように、データストリームのタイムベースにクロック周波数をロックするデータ処理装置及び方法を提供する。有利な実施例が従属項に規定されている。
【０００９】
本発明の第１の実施例は、前記クロック回復システムが、自走基準周波数を生成する自走クロックと、前記タイムスタンプの制御下において前記基準周波数から前記クロック周波数を合成する手段とを有することを特徴とする。自走クロックは、従来技術から知られている実施例において使用されているような同調不可(de-tunable)の水晶より経済的である。より高速なロック及びより大きいトラッキング幅を達成することができる。本発明は更に、他の周波数を選ぶときにより高い柔軟性を提供する。
【００１０】
本発明の実施例は、前記タイムベースにロックせずに前記基準周波数から他のクロック周波数を合成する他の手段を有する。到来データストリームのタイムベースへのロックが必要でない他のクロック周波数は、例えば専用のフェーズロックループにより、自走基準周波数から生成される。この実施例は、ロックされたクロック及びロックされないクロックを供給するクロックシステムを提供する。自走基準周波数は、両方のタイプのクロックについて基準クロックとして使用される。本当にロックを必要とするクロック（例えばＭＰＥＧオーディオ及びビデオ処理ユニットに用いられるクロック）についてのみロックが実施される。本発明の実際の実施例において、前記他の手段は、前記他のクロック周波数を得るために適当な整数で前記基準周波数を逓倍するための周波数逓倍器を有する。このような周波数逓倍器がフェーズロックループの使用により実現される場合、整数分周器が必要とされ、これにより設計が簡素化される。さまざまなブロックの間の個々のクロックツリーの異なる負荷によるクロックスキューが最小限にされるとともに、付加の同期回路を用いずにデータを交換することができる。
【００１１】
本発明の他の実施例において、前記合成手段は、前記クロック周波数を得るために、基準周波数を前記タイムスタンプの制御下において導き出される適当な数で逓倍する制御周波数逓倍器を有する。柔軟性のため、前記適当な数は、処理ユニットにより制御可能にされる。到来データストリームのタイムベースへのロックは、ロックされたクロック周波数を到来タイムスタンプと比較し、処理ユニットにより適当な数を計算することにより達成される。
【００１２】
実際の実施例において、制御周波数逓倍器は、発振器に結合された位相検出器と、整数分周器を有し、位相検出器の入力に発振周波数を供給する帰還ループとを有する、基準周波数の整数倍の発振周波数を得るフェーズロックループ（ＰＬＬ）回路と、クロック周波数として出力される分周された周波数を得るために、前記タイムスタンプの制御下において導き出される非整数分周数で発振周波数を分周する制御分周器とを備える。これは、帰還ループが単純な整数分周器のみを必要とする本発明の実際的な具体例である。フェーズロックループの使用によりクロック周波数をロックする合成手段の上述の直接的な具体例は、クロックジッタ及びクロックスキューを最小限にしないので、いくつかの特別な方策が他の実施例において規定される。
【００１３】
本発明のクロックスキューを低減する実施例において、前記制御周波数逓倍器は、発振器に結合された位相検出器を有し、基準周波数の整数倍の発振周波数を得るフェーズロックループ回路と、分周された周波数を得るために、前記タイムスタンプの制御下において導き出される非整数分周数で発振周波数を分周する制御分周器と、基準周波数のサイクル毎に分周された周波数におけるポジティブエッジの数を計数するカウンタと、分周された周波数における前記ポジティブエッジの数に等しいポジティブエッジの量をあらかじめ決められた位置に含み、クロック周波数として出力されるあらかじめ決められた周波数を生成する手段と、前記ポジティブエッジの数に等しい分周数でクロック周波数を分周するように構成されたカスケードされた分周器を有し、位相検出器の入力部にクロック周波数を供給するための帰還ループと、を備える。
【００１４】
本発明の有利な実施例は、オーディオ処理及びビデオ処理についてクロック周波数を個別に合成する手段を有する。オーディオ及びビデオクロックを個別にロックすることは、正確なタイムベースの合致が調整により達成されうる該調整にＰＴＳタイムスタンプさえ含むことができるという付加的な利点を有する。更に、タイムベースの不連続性を個別に最適化することもできる。
【００１５】
他の実施例は、前記クロック周波数を使用して第１の処理ステップを実施する第１の処理手段と、前記他のクロック周波数を使用して第２の処理ステップを実施する第２の処理手段と、第１の処理手段の出力信号のサンプルレートを変換して、第２の処理手段に変換された出力信号を供給するサンプルレート変換器とを有する。この実施例は、ロックされたクロック周波数上で走るユニットと、ロックされない、すなわち異なる周波数上で走る第２のユニットとを結合させるための解決策を提供する。サンプルレート変換器がクロックジッタを補償するので、難しい高性能のアナログＰＬＬは必要としない。この実施例は、特に、ロックされたクロック周波数上でオーディオ及びビデオ処理ユニットを走らせ、それらの処理ユニットに結合されたデジタル−アナログ変換器を、ロックされないクロック周波数上で走らせるのに役立つ。有利な実施例において、ビデオ部に関するＤ／Ａ変換器は、オーディオＤ／Ａ変換器のクロック周波数の整数倍で走る。この整数は１であってもよく、これにより、オーディオ及びビデオＤ／Ａ変換器は同じクロック周波数で走る。オーディオ及びビデオＤ／Ａ変換器に関する同じクロック周波数又は単純な相互のクロック比は、同一チップ上への集積化を簡素化する。サンプルレート変換器は、制御周波数逓倍器からの位相情報により制御されてもよい。
【００１６】
本発明の上述及び他の側面は、以下に説明する実施例から明らかになり、それらの実施例を参照して容易に理解されるであろう。
【００１７】
【発明の実施の形態】
図面は、本発明を理解するのに必要な構成要素のみをを示している。
【００１８】
図１のクロック回復システムは、従来技術から知られているようなシステムを概略的に示している。このシステムは、比較器１０、制御ユニット１１及び発振器１２を有する。発振器は、制御ユニット１１により制御可能である。発振器の出力は、約２７ＭＨｚであり、比較器１０に帰還される。２７ＭＨｚの出力周波数は、約１００ｐｐｍの狭い範囲内では同調不可である。比較器１０は、クロック周波数を到来タイムスタンプＰＣＲと比較する。比較器において実施される比較に基づいて、発振器の周波数が調整される。２７ＭＨｚの周波数は、デコーダにおいてクロック周波数として使用される。従来の２７ＭＨｚは、標準ＩＴＵ６５６ベースのビデオ用に最適化されているにすぎない。オーディオデコーディング、グラフィクスオーバーレイ、ＣＰＵ、周辺装置等の他の一体化された機能のためには、他のクロックがより最適でありうる。このため、そのようなシステムにおいては多くの異なるＰＬＬ又は複数の水晶が必要とされるが、これは設計をかなり複雑にする。オーディオ部は、オーディオサンプリング周波数の倍数の低ジッタクロックを必要とする。ここで、付加の非整数分周器及び高性能ＰＬＬが必要とされるが、他のクロックドメインによるクロックスキューが未知であるという不利益を伴う。更に、オーディオＤ／Ａ変換器に関するクロックジッタの非常に厳しい要求を満足することはかなり難しい。
【００１９】
本発明によるデータ処理装置は図２に示されている。本発明は、タイムスタンプを有するいかなるデータストリームにも適用できるが、以下、ＭＰＥＧ符号化データストリームを中心に説明する。
【００２０】
この装置は、２４．５７６ＭＨｚの典型的な自走周波数を生成する自走クロック２０を有する。これは、ＤＶＢセットトップボックスに関する実際の周波数である。特定のアプリケーションに依存して、他の周波数がより実際的でありうる。ＴＶに関する実際の周波数は、例えば２４．０ＭＨｚである。
【００２１】
分周器２１は、自走クロック２０の周波数を分周するために使用することができる任意の構成要素である。分周器２１は、自走クロックの一部であってもよく、又は省かれてもよい。以下の説明において、分周器２１は、存在しており、６．１４４ＭＨｚの自走基準周波数ＦＲＥＦを得るために、自走クロック２０の周波数を４で分周するものとする。この単一の低い基準周波数ＦＲＥＦは、上記の装置において分配される。自走クロック２０により生成される自走周波数又はそこから派生したものは、例えば外部ＳＤＲＡＭ、ＩＥＥＥ１３９４インタフェース又はモデムのような外部装置又は通信バスに任意に出力される。分周器２１が省かれる場合、基準周波数ＦＲＥＦは、自走クロック２０により生成される周波数に等しい。
【００２２】
この装置は、サブシステムユニット２３及び２３’のための局所周波数をそれぞれ生成するＰＬＬ２２及び２２’を有する。ユニット２３及び２３’は、いくつかの処理機能を実施する。サブシステムユニット２３及び２３’の例は、特に、メモリインタフェース、中央処理装置（ＣＰＵ）、周辺装置、デコーダ等である。
【００２３】
タイムスタンプＰＣＲは従来技術から知られており、到来データストリームのタイムベースを表す。本発明の第１の側面によれば、タイムベースへのロックを必要とするクロックは、タイムスタンプＰＣＲの制御下において基準周波数ＦＲＥＦから合成される。例えば、ＭＰＥＧプレゼンテーションユニットは、到来データストリームのタイムベースにロックされたクロック周波数を必要とする。ＭＰＥＧビデオ処理クロック周波数をタイムスタンプＰＣＲにロックするために、装置は、ＣＰＵ２４及び制御周波数逓倍器２５（ＰＬＬ）を有する。到来データストリームのタイムベースへのロックは、ビデオタイムベースを比較し、すなわちＣＰＵ２４によりビデオ処理クロック周波数を到来タイムスタンプＰＣＲと比較し、適当な逓倍数を計算することにより達成される。実際には、ＣＰＵ２４は、図３に関して後述する制御周波数逓倍器２５を形成するＰＬＬ内で使用される非整数分周器の適当な分周数を計算する。ＣＰＵ２４は、比較ユニット２４１及び制御ユニット２４０を有する。ビデオ処理クロック周波数は、ＰＬＬ２５からビデオ処理ユニット２６に出力される。ビデオ処理ユニット２６にはビデオ時間カウンタ２６１が結合されている。ビデオ時間カウンタ２６１は、必要とされるビデオタイムベースを分周し、ＣＰＵ２４内の比較ユニット２４１に帰還するために使用される。
【００２４】
この装置のオーディオ部は、同様の方法で実現され、比較ユニット３４１及び制御ユニット３４０を有するＣＰＵ３４を備える。オーディオ部は更に、制御周波数逓倍器３５（ＰＬＬ）と、オーディオ時間カウンタ３６１に結合されたオーディオ処理ユニット３６とを有する。オーディオ部における構成要素は、装置のビデオ部における対応要素と同様である。
【００２５】
この装置のオーディオ部及びビデオ部についてタイムベース調整を個別に行うことは、タイムベースの不連続性を個別に最適化することができるという付加的な利点を有する。さらに、復号タイムスタンプ及びプレゼンテーションタイムスタンプは、正確なタイムベースの合致が達成されうるように上述の調整の中に含まれうる。ＭＰＥＧ−２の復号タイムスタンプ及びプレゼンテーションタイムスタンプは、米国特許第５，６５２，６２７号の明細書に記述されている。プレゼンテーションタイムスタンプ（ＰＴＳ）は、それぞれのピクチャが表示されるべき時間を指定し、復号タイムスタンプ（ＤＴＳ）は、復号タイムがプレゼンテーションタイムと異なるとき、ピクチャが復号されるべき時間を指定する。それぞれのＭＰＥＧ−２のピクチャ及びオーディオフレームには、ピクチャ又はオーディオフレームが復号されるべきデコーダクロックの時間を示すＤＴＳが（明示的又は暗示的に）タグ付けされている。特定のピクチャ又はオーディオフレームのためのＤＴＳが、ＭＰＥＧ−２ビットストリームに明示的にコード化されていない場合、そのピクチャ又はオーディオフレームは、前のフレームの直後に復号される。ピクチャ及びオーディオフレームは双方とも、ＤＴＳ値の昇順に伝送される。ＭＰＥＧ−２は、いくつかのピクチャが、それらが示されるよりもシーケンスの数ピクチャ前（すなわちＢピクチャの前）に伝送されることを要求するので、これらのピクチャは、ピクチャが示されるべきクロック値を示すプレゼンテーションタイムスタンプ（ＰＴＳ）と呼ばれる第２のタイムスタンプを必要とする。単一のタイムスタンプしかコード化されていない（オーディオの場合は常にそうであるように）場合、それはＤＴＳ及びＰＴＳの両方であると仮定される。それらの個々のＰＴＳフィールドに示された時間にビデオ及びオーディオの双方を開始することは、オーディオ及びビデオの同期（リップシンク）を確実にする。ＤＴＳへのロックは、ＰＴＳをロックするのと同様の方法で行うことができる。
【００２６】
ビデオ部について実際の周波数は２７ＭＨｚである。オーディオ部について実際の周波数は、２４．６又は２２．６ＭＨｚ、すなわちオーディオサンプリング周波数の倍数である。図２のクロックシステムは、水晶の安定性をもつロックされたクロック及びロックされないクロックを供給する。
【００２７】
本発明の実施例において、ビデオ及びオーディオのデジタル／アナログ（Ｄ／Ａ）変換器２８及び３８は、到来データストリームのタイムベースにロックせずに、自走基準周波数ＦＲＥＦから導き出される周波数上で走る。実際の実施例において、ＰＬＬ２２及び２２’と同様のＰＬＬが使用される。しかしながら、代替の方法において、Ｄ／Ａ変換器２８及び３８用のクロック周波数を導き出すことも可能である。単一の集積回路（ＩＣ）への集積化のため、単純な相互のクロック比をもつ周波数上で、又は同じクロック周波数上でＤ／Ａ変換器２８、３８を走らせることが有利であり、例えばオーディオＤ／Ａ変換器３８のクロック周波数の整数倍の周波数上でビデオＤ／Ａ変換器２８を走らせてもよい。
【００２８】
図３は、本発明によるＰＬＬクロック合成の概略ブロック図を示している。概して、ＰＬＬは、閉ループ周波数制御システムであり、その機能は、制御発振器の入力信号と出力信号との間の位相差の位相依存の検出に基づく。ＰＬＬは、発振器が基準信号に対して一定の位相角を維持するようにその発振器を制御する。
【００２９】
図３は、到来データストリームのタイムベースにクロック周波数をロックしないＰＬＬ２２と、到来データストリームのタイムベースにロックされると共にビデオプレゼンテーションクロックを生成するＰＬＬ２５と、を示している。ＰＬＬ２２’及びＰＬＬ３５は、それぞれＰＬＬ２２及びＰＬＬ２５と同様である。
【００３０】
ＰＬＬ２２は、位相検出器２２１（ＰＤ）と、ループフィルタ２２２（ＬＰＦ）と、制御発振器２２３（Ｏｓｃ）と、第１の分周器２２４（ＤｉｖＮ１）と、帰還ループ内に配置された第２の分周器２２５（ＤｉｖＮ２）とを有する。この実施例において、サブシステムにおいて使用されるロックされない他のクロック周波数は、自走基準周波数ＦＲＥＦの整数倍である。従って、分周器２２４、２２５は、単純な整数分周器である。発振器２２３は、基準周波数ＦＲＥＦの整数倍である周波数を生成する。その後、発振器２２３の周波数は、サブシステム２３において使用される他のクロック周波数ＦＯＵＴ（１）を生成するために第１の分周器２２４において整数Ｎ１で分周される。他のクロック周波数ＦＯＵＴ（１）は、基準周波数ＦＲＥＦとの比較を可能にするために、第２の分周器２２５において第２の整数Ｎ２で分周した後、位相検出器２２１に帰還される。これは、他のクロック周波数ＦＯＵＴ（１）が基準周波数ＦＲＥＦの整数倍であるので必要となる。他のクロック周波数ＦＯＵＴ（１）と、基準周波数との間の一定の位相角を維持するために、位相検出器２２１において検出される位相差に依存して、制御発振器２２３の生成された周波数が、ループフィルタ２２２を使用することにより変更される。
【００３１】
ＰＬＬ２５は、位相検出器２５１と、ループフィルタ２５２と、発振器２５３と、第１の分周器２５４（ＤｉｖＭ１）と、第２の分周器２５５（ＤｉｖＭ２）とを有する。ＰＬＬ２２の場合のように、自走基準周波数ＦＲＥＦが基準として使用される。しかしながら、ＭＰＥＧタイムベースに関連するブロックのためのロックされたクロック周波数ＦＯＵＴ（Ｐ）を生成するため、分周器２５４は、非整数分周数Ｍ１で分周する非整数分周器であることが必要とされる。柔軟性のため、非整数分周数Ｍ１は、ＣＰＵ２４により制御可能である。概して、非整数分周器２５４は、図４Ａに示されるように実現されうる。非整数分周器２５４は、アキュムレータ２５６及び帰還レジスタ２５７を有する。このような分周器は、離散時間発振器又は数値的に制御される発振器とも呼ばれる。レジスタ２５７は、発振器２５３により生成された周波数ＦＯＳＣを受け取る。典型的な実施例において、ＦＯＳＣは、７３．７２８ＭＨｚであり、２２ビット幅を有する。分周器２５４は、発振周波数を、２７ＭＨｚの所望のロックされた周波数に分周する。レジスタ２５７の２３ビット出力のうち最上位ビットｍｓｂが出力周波数ＦＯＵＴを表す。レジスタ２５７の残りの２２ビット出力は、アキュムレータ２５６に帰還される。アキュムレータ２５６は、更に、ＣＰＵ２４から得られる２２ビット数ｍを受け取る。帰還信号及び数ｍは、アキュムレータ２５６において累積され、そののち、レジスタ２５７に２３ビット数として伝送される。ＦＯＵＴは、７３，７２８，０００／２２２のｍ倍、すなわち１７．６Ｈｚのｍ倍に等しい。２７．０ＭＨｚの出力周波数ＦＯＵＴの場合、数ｍは、１，５３６，０００でなければならない。この数ｍは、上述したようにタイムスタンプＰＣＲの制御下にＣＰＵにおいて計算され、分周数Ｍ１を表す。図示した２２ビットの具体例における調整の精度は、０．６５ｐｐｍ（１７．６／２７，０００，０００）である。出力周波数ＦＯＵＴについてより高い精度が必要とされる場合、帰還ループにおけるデータ経路は、あらゆる係数２ごとに１ビットずつ広げられなければならない。帰還ループにおけるデータが、ＦＯＵＴとＦＯＳＣとの間の位相関係ｐｈｓを表す点に注意すべきである。
【００３２】
図４ｂは、非整数分周器２５４のタイミング図を示している。ＦＯＵＴのエッジは、ＦＯＳＣのエッジに一致する。ＦＯＵＴとＦＯＳＣとの間の比は非整数であるので、２つの連続する出力パルス間の距離は、２つの隣接する整数値の間で切り替わる。２７ＭＨｚの出力周波数の例においては、平均値が分周数７３．２７８／２７＝２．７３に等しくなるように、距離が２と３との間で交互する。従って、出力信号は、±０．５ＴＯＳＣのジッタを呈する。
【００３３】
分周数Ｍ１が非整数であるので、ＦＯＵＴとＦＲＥＦとの間に非整数の関係が存在する。ＦＯＵＴの位相検出器への所望の帰還を実現するためのいくつかの可能な方法がある。
【００３４】
図５は、非整数分周器２５４を有するロックドクロックジェネレータの実際の具体例を示している。周波数ＦＯＵＴ（Ｐ）は、ＣＰＵ制御された分周器２５４を介して、ＭＰＥＧタイムベースにロックされる。出力周波数ＦＯＵＴではなく発振周波数ＦＯＳＣが、分周器２５５＊を介して位相検出器２５１に帰還される。この実施例の利点は、ＦＯＳＣがＦＲＥＦの整数倍であるので、分周器２５５*を単純な整数分周器として実現することができることである。ＭＰＥＧクロックツリーにおける未知の負荷のため、分周器２５４の遅延ｄ、すなわちＦＲＥＦとの関係は無くなる。この実施例において、クロックスキュー及びクロックジッタは最小限にされない。
【００３５】
本発明の有利な実施例において、クロックジッタ及びクロックスキューを最小限にするための解決策が提案される。
【００３６】
図５の実施例におけるクロックジッタは、発振周波数ＦＯＳＣを例えば２９４．９ＭＨｚまで係数４ずつ増加させることにより低減することが可能である。この利点は、デジタル部の設計が簡素化されるということである。不利な点は、Ｄ／Ａ変換器２８に関するクロック要求が満足されないことである。また、オーディオに関する既存の具体化の場合のようにＰＬＬ以後のものは信号品質の制限を有する。
【００３７】
図６は、有利な方法でクロックジッタを補償するための実施例を示している。Ｄ／Ａ変換器２８は、ＭＰＥＧタイムベースにロックすることなく基準周波数ＦＲＥＦから導き出される周波数上で走り、その周波数は、低いジッタを有する。図６に示した実施例において、Ｄ／Ａ変換器２８は、実際に基準周波数ＦＲＥＦの整数倍であるロックされない周波数ＦＯＳＣ上で走る。ＰＬＬ内の帰還は、図５に関連して既に説明したような方法で分周器２５５＊により実施される。ビデオ処理ユニット２６の出力信号のサンプルレートを変換し、変換されたビデオストリームをＤ／Ａ変換器２８に供給するために、サンプルレート変換器２７（ＳＲＣ）が信号経路において使用される。これは、Ｄ／Ａ変換器２８が、ロックされたクロック周波数ＦＯＵＴ（Ｐ）上で走るビデオ処理ユニット２６とは異なる周波数上で走るので必要となる。Ｄ／Ａ変換器について述べているが、本発明によれば、ロックされない周波数上で走り且つロックされた周波数上で走る他のユニットに結合されている如何なる処理ユニットも、信号のサンプルレートを変換するためのサンプルレート変換器と共に使用することが可能であることを述べておく。サンプルレート変換器２７は、非整数分周器２５４からの位相情報ｐｈｓにより制御することができる。
【００３８】
上述した方策は、オーディオ及びビデオの両方に関して使用される。付加的な利点は、オーディオ及びビデオＤ／Ａ変換器２８、３８は、同じクロック周波数上で走ることができ、又は単純な相互比率（例えば整数）を有する異なるクロック周波数上で走ることができることである。このことは、両方の変換器を同じチップ上に集積化することを大幅に簡素化する。
【００３９】
クロックスキューの低減は、図７Ａに示しているように、ＦＯＵＴ（Ｐ）からＦＲＥＦへの帰還ループを取り入れることにより達成することができる。これは、図３に示した非整数ＰＬＬに一致している。図５と、図７Ａとに示した実施例の間の主な相違は、図７Ａに示した帰還ループ内の分周器２５５は、整数分周器でなく、非整数分周器でなければならないことである。分周器２５５は、非整数分周器２５４と同様に実現することができる。図７Ａの実施例のタイミング図は、図７Ｂに示されている。非整数分周数Ｍ２は、４．３９（２７．０／６．１４４）に等しい。これにより明らかなように、この実施例において、ＦＯＵＴは、ＦＲＥＦに関してクロックジッタを呈する。このクロックジッタを最小限にするための付加的な施策が提案される。
【００４０】
これらの付加的な方策を含む実施例は、図８ａに示されている。非整数分周器２５４は、上述したものと同じである。この分周器は、７２．７２８ＭＨｚのＦＯＳＣを、２７．０ＭＨｚであるＦＯＵＴ（Ｐ）に変換する。このＦＯＵＴ（Ｐ）は、ＭＰＥＧタイムベースにロックされたものである。各ＦＲＥＦサイクルＴＲＥＦにおけるポジティブエッジの数が、エッジカウンタ２５９において計数される。ＦＯＳＣが７２．７２８ＭＨｚであり、ＦＯＵＴ（Ｐ）が２７．０ＭＨｚである場合、２７．０／６．１４４は４．７３であるので、ポジティブエッジの数は４又は５である。エッジカウンタ２５９は、分周器２５８においてＦＲＥＦの表現するものとしてＦＯＳＣを１２で割ったものを使用する。エッジカウンタ２５９の出力は、計数されたポジティブエッジの数であり、その数はこの具体例において４又は５である。この情報により、ＦＯＵＴ（Ｐ）は、ＦＲＥＦサイクルと全く同じ数のポジティブエッジをあらかじめ決められた位置にもつように生成される。従って、この実施例は、出力のために計数されるポジティブエッジの数に依存して、あらかじめ決められたシーケンス４ＦＸ又は５ＦＸをＦＯＵＴ（Ｐ）として選択するセレクタ２６０を有する。分周器２５５は、カスケードされた分周器として配置され、エッジカウンタにより供給される計数されたポジティブエッジの数に依存して、２つの整数の間で切り替えを行うことによりＦＯＵＴ（Ｐ）を６．１４４ＭＨｚまでもっていく。結果として得られる周波数ＦＸは、適正な周波数をもっており、ＦＲＥＦに対するジッタをもたない。従って、周波数ＦＸを位相検出器において使用することができる。ＦＯＵＴとＦＲＥＦとの間の位相関係は、分周器２５５の遅延によってのみ決定される。このように、クロックツリー負荷の独立が達成され、この結果、クロックスキューは、他のドメインを用い、ＦＲＥＦに関して整数関係を有するクロック周波数を用いても最小限にされる。このように、本発明は、水晶の安定性を有し、低いクロックスキューを呈し、大きい周波数範囲において制御可能なクロックを供給する。
【００４１】
同じ構成をオーディオ部のクロック周波数の生成のために使用することができる。その場合、クロック周波数は２４．６又は２２．６ＭＨｚである。更に、ここで、基準クロックサイクルＴＲＥＦ毎のクロックの数は、４と５との間である。適正な出力周波数値を達成するために、切り替えは異なる比率においてのみ行われる。
【００４２】
クロックエッジを切り換える構成は、デジタルドメインにおいてのみ効果的であり、平均周波数を変更しない。必要とされるバッファリングは、１サンプルだけ大きくする必要がありうるが、Ｄ／Ａ変換器２８、３８の前のサンプルレート変換器２７、３７は、いかなる変形も必要としない。
【００４３】
上述した実施例は、本発明を制限するのではなく実例を示すものであり、当業者であれば、請求項から逸脱することなく多くの代替実施例を設計することができるであろうことに注意されたい。請求項において、括弧内のいかなる符号も請求項を制限するものとして解釈されてはならない。「含む、有する」という用語は、請求項に挙げられていない他の構成要素又はステップの存在を排除しない。本発明は、いくつかの個々の構成要素を有するハードウェアにより、及び適切にプログラムされたコンピュータにより実現することができる。いくつかの手段を列挙している装置の請求項において、それらの手段のいくつかは、１つの同じハードウェア要素により具体化することができる。
【００４４】
以上のことをまとめると、本発明は、到来データストリーム（例えばＭＰＥＧ）のタイムスタンプにクロック周波数をロックするためのクロック回復システムを有するデータ処理装置に関する。基準周波数を生成する自走クロックを使用することが提案されており、所望のロックされたクロック周波数は、ロックされたクロック周波数をタイムスタンプと比較する処理ユニットの制御下において、上記の基準周波数から合成される。本発明は、経済的であり且つ柔軟性のあるシステムを提供する。ＭＰＥＧオーディオ及びビデオ処理クロック周波数は、自走基準周波数から合成され、ＭＰＥＧデータストリームの中に与えられるタイムスタンプに基づきＭＰＥＧタイムベースにロックされる。他のサブシステムは、例えば自走基準周波数の単純な倍数のようなタイムベースにロックされないクロック周波数上で走る。オーディオ及びビデオＤ／Ａ変換器は、同じクロック周波数上で走るか、又はタイムベースにロックせずに自走基準周波数から合成される単純な相互比率を有する２つの異なるクロック周波数上で走る。処理ユニットの出力信号をＤ／Ａ変換器の入力に合わせるため、サンプルレート変換器が信号経路に存在する。オーディオ及びビデオのためのタイムベース調整は個別に実施される。
【図面の簡単な説明】
【図１】従来技術から知られているクロック回復システムの概要図。
【図２】本発明のいくつかの側面を含む、データストリームを処理する装置を示す図。
【図３】本発明によるＰＬＬクロック同期の概略ブロック図。
【図４Ａ】非整数分周器を示す図。
【図４Ｂ】図４Ａの非整数分周器に対応するタイミング図。
【図５】本発明によるロックされたクロックの他の実施例を示す図。
【図６】クロックジッタを補償するための本発明の実施例を示す図。
【図７Ａ】クロックスキューを補償するための本発明の実施例を示す図。
【図７Ｂ】図７Ａの本発明の実施例に対応するタイミング図。
【図８Ａ】本発明による非整数分周器をもつＰＬＬを示す図。
【図８Ｂ】図８ＡのＰＬＬに対応するタイミング図。
【符号の説明】
２０    自走クロック
２４,３４    ＣＰＵ
２２,２２’,２５,３５    ＰＬＬ
２６      ビデオ処理ユニット
２７,３７  サンプルレート変換器
２８,３８  Ｄ／Ａコンバータ
３６      オーディオ処理ユニット
２５１    位相検出器
２５３    発振器
２５４    非整数分周器
２５５*    整数分周器
２５９    カウンタ
【図１】
0004618960.tif 000002
【図２】
0004618960.tif 000003
【図３】
0004618960.tif 000004
【図４Ａ】
0004618960.tif 000005
【図４Ｂ】
0004618960.tif 000006
【図５】
0004618960.tif 000007
【図６】
0004618960.tif 000008
【図７Ａ】
0004618960.tif 000009
【図７Ｂ】
0004618960.tif 000010
【図８Ａ】
0004618960.tif 000011
【図８Ｂ】
0004618960.tif 000012