(57)【特許請求の範囲】
【請求項１】
発振信号を出力する電圧制御発振回路と、前記発振信号を分周データに応じた分周数で分周するプログラマブルディバイダと、前記プログラマブルディバイダの出力信号及び基準信号の位相を比較する位相比較回路と、前記位相比較回路の出力に応じて、第１チャージ信号を出力する主チャージポンプ回路と、第２チャージ信号を出力する副チャージポンプ回路と、前記第１チャージ信号と前記第２チャージ信号とを受け、前記電圧制御発振回路の制御電圧を出力するループフィルタと、を有するＰＬＬ回路と、
前記ＰＬＬ回路の出力周波数をカウントする周波数カウンタと、前記周波数カウンタのカウント値と前記分周データとを比較し、所定範囲内にあるかを判定する判定部と、前記判定部からの判定結果に応じて前記第２チャージ信号を出力し、その際に前記カウント値がどの程度変化したかの変化量を求め、前記変化量から所望の出力周波数まで変化するのに必要な前記第２チャージ信号を計算し、その計算に従って前記副チャージポンプ回路を制御する計算部と、を有する周波数変更回路と、を備え、
前記周波数変更回路は、少なくとも電源投入時において発生されるイニシャル信号の入力に応じて、初期チャージ印加を要求する初期チャージ要求信号を出力する初期チャージ設定回路と、を有し、前記初期チャージ要求信号に基づき、前記主チャージポンプ回路を停止すると共に、ＰＬＬ回路における出力周波数が初期値になるように前記副チャージポンプ回路を制御することを特徴とするＰＬＬシンセサイザ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、局部発振周波数を高速に切り換えて受信放送局を変更する必要があるＲＤＳラジオ受信機等に好適なＰＬＬシンセサイザ回路に関する。
【０００２】
【従来の技術】
一般に、電子チューナーと呼ばれるラジオ受信機においては、局部発振信号を図５のようなＰＬＬシンセサイザ回路から発生させている。ＰＬＬシンセサイザ回路は、従来からよく知られたＰＬＬで構成されている。その為、ＰＬＬシンセサイザ回路の通常動作については説明を省略する。
【０００３】
このＰＬＬシンセサイザ回路において、局部発振信号の周波数を変更する場合のＰＬＬの動作について説明する。まず、受信放送局の周波数に基づいて、プログラマブルデバイダ１へその分周比についての分周データが供給される。この分周データにより、プログラマブルデバイダ１の分周数が変更され、この出力の位相が変化する。位相比較回路３において、基準信号発生回路２からの基準信号の位相とプログラマブルデバイダ１の出力位相とが基準信号の１周期毎に比較され、その位相差に応じて主チャージポンプ回路４から誤差信号が発生する。誤差信号はループフィルタ５で直流電圧に平滑されることによりＶＣＯ（電圧制御発振回路）６の制御電圧となり、この制御電圧に応じてＶＣＯ６の発振周波数が変化する。この様にして、プログラマブルデバイダ１の出力位相が基準信号の位相に徐々に近づくように、ＶＣＯ６の変更が繰り返し動作する。最終的には上記の２つの位相は一致し、ＰＬＬ回路がロックし、ＶＣＯ６の発振周波数は分周データに応じたもの、すなわち受信放送局の周波数に応じたものとなる。
【０００４】
なお、ＶＣＯ６の出力信号（局部発振信号）は、ミキサにおいてＲＦ増幅信号と混合され、中間周波数（ＩＦ）信号が得られる。ＩＦ信号は常に一定の周波数であり、局部発振周波数が受信放送局に応じて変更される。
【０００５】
【発明が解決しようとする課題】
従来のＰＬＬシンセサイザ回路では、出力周波数を変更しようとすると、基準信号の位相とプログラマブルデバイダ１の出力位相とを位相比較し、比較結果に応じた誤差信号を出力する動作を繰り返して行う。一般に、周波数変更を開始してからＰＬＬがロックするまで、上記動作を数百回行う。一方、この動作は、基準周波数の１周期毎に行われるため、基準周波数が５０ｋＨｚの場合、一回の動作（位相比較からＶＣＯの発振周波数の変更までの動作）に２０μｓｅｃかかる。このため、変更開始してからＰＬＬがロックするまでは、２０μｓｅｃ×数百回の時間がかかることになる。
【０００６】
ところで、欧州のラジオ放送においては、通常の放送に交通情報を多重して送信することが行われている。この放送はＲＤＳ（Ｒａｄｉｏ  Ｄａｔａ  Ｓｙｓｔｅｍ）放送と呼ばれており、ＲＤＳ放送を受信して交通情報を得るには専用のチューナーが必要である。このようなＲＤＳチューナーでは、交通情報を利用した様々な機能が付加されている。例えば、交通情報中にはそのプログラムを識別するデータがある。そこで、現在受信中の局が聴取困難になった場合、上記データを使って代替放送局を探して受信するという機能がある。この機能を達成するためには、受信局の聴取中に代替放送局を常にサーチして、代替放送局の存在を把握する必要がある。そして、この代替局のサーチでは、現在聴取中の放送局から他の放送局の周波数に素早く変更し、代替局のＲＤＳデータと受信状態とを確認した後、再び現在の受信局に素早く戻る必要がある。
【０００７】
しかし、図４のＰＬＬシンセサイザ回路では、周波数を変更してからＰＬＬがロックするまで長い時間がかかる。従って、代替放送局への周波数変更や現在の放送局への周波数変更の時間が長くなり、その結果現在の受信局の聴取が途切れ聴感上好ましくない状況が作り出されてしまうという問題があった。
【０００８】
（関連出願）
そこで、本出願人は、特願平１０−３３５８７５号において、高速にＰＬＬをロックすることができるＰＬＬシンセサイザについて提案した。このＰＬＬシンセサイザでは、周波数変更回路を有している。
【０００９】
この周波数変更回路は、前記ＰＬＬ回路の出力周波数をカウントする周波数カウンタと、前記周波数カウンタのカウント値と、前記分周数データとの差が所定範囲内にあるか否かを判定する判定部と、該判定部の判定結果に基づいて前記ＰＬＬ回路の出力周波数の変化量を計数し、この変化量に応じて副チャージポンプ回路に印加する出力信号幅を計算する計算部とを備えている。
【００１０】
そして、受信放送局を変更する場合には、判定部がＰＬＬ回路におけるＶＣＯの出力周波数に対応する周波数カウンタのカウント値と、チューニングする受信放送局の周波数分周数データとを比較して、ＶＣＯの出力周波数と受信放送局の周波数の差が所定範囲内かを判定する。そして、所定範囲内でなかった場合には、計算部の計算結果に応じた出力信号を副チャージポンプに印加し、この副チャージポンプの出力をループフィルタを介しＶＣＯに印加する。これによって、ＶＣＯの発振周波数が、強制的に受信放送局の周波数に近いものに設定される。このため、その後通常のＰＬＬの動作に戻った場合に、周波数の差は小さくなっており、ＰＬＬがロックするまでの期間を大幅に短縮することができる。
【００１１】
ここで、最近発振源からの不要輻射を押さえるため、ＶＣＯの出力振幅はできるだけ小さくする傾向がある。そして、ＶＣＯの出力振幅を小さくすると制御電圧が０Ｖ付近の小さい電圧ではＶＣＯは発振しない特性になり易い。また、ＶＣＯの出力振幅を小さくてもＰＬＬ回路内のプログラマブルデバイダや周波数変更回路内の周波数カウンタが動作できるように、アンプのゲインを十分に大きくする必要がある。このように高ゲイン、高周波数特性を持つアンプは、アンプへの入力が無信号時には外来ノイズ、もしくは内部回路のノイズ等により発振する場合がある。
【００１２】
上述のＰＬＬ回路および先に提案の周波数変更回路では、電源を投入した直後は、ＰＬＬ回路のループフィルタ出力電圧がほぼ０Ｖであり、ＶＣＯへの制御電圧も０Ｖとなる。このような状態において、電源投入時には、ＶＣＯ出力が０Ｖとなり、プログラマブルデバイダや周波数カウンタのアンプが自己発振をしてしまう。そして、この自己発振周波数が、データ入力回路から入力した周波数データよりも高い場合は、周波数変更回路内の判定部にてＶＣＯ周波数は高いと判断する。このため、周波数変更回路内の計算部にてＶＣＯ周波数を下げるようなチャージ印加信号を副チャージポンプ回路に伝達する。そこで、副チャージポンプ回路は、ＶＣＯ周波数を下げるようなチャージを印加し、ＶＣＯの制御電圧はいつになっても上昇せず、デッドロック状態となる。
【００１３】
本発明は、上記課題に鑑みなされたものであり、高速にＰＬＬをロックするとともに、電源投入時においても適切な制御が行えるＰＬＬシンセサイザ回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、発振信号を出力する電圧制御発振回路と、前記発振信号を分周データに応じた分周数で分周するプログラマブルディバイダと、前記プログラマブルディバイダの出力信号及び基準信号の位相を比較する位相比較回路と、前記位相比較回路の出力に応じて、第１チャージ信号を出力する主チャージポンプ回路と、第２チャージ信号を出力する副チャージポンプ回路と、前記第１チャージ信号と前記第２チャージ信号とを受け、前記電圧制御発振回路の制御電圧を出力するループフィルタと、を有するＰＬＬ回路と、前記ＰＬＬ回路の出力周波数をカウントする周波数カウンタと、前記周波数カウンタのカウント値と前記分周データとを比較し、所定範囲内にあるかを判定する判定部と、前記判定部からの判定結果に応じて前記第２チャージ信号を出力し、その際に前記カウント値がどの程度変化したかの変化量を求め、前記変化量から所望の出力周波数まで変化するのに必要な前記第２チャージ信号を計算し、その計算に従って前記副チャージポンプ回路を制御する計算部と、を有する周波数変更回路と、を備え、前記周波数変更回路は、少なくとも電源投入時において発生されるイニシャル信号の入力に応じて、初期チャージ印加を要求する初期チャージ要求信号を出力する初期チャージ設定回路と、を有し、前記初期チャージ要求信号に基づき、前記主チャージポンプ回路を停止すると共に、ＰＬＬ回路における出力周波数が初期値になるように前記副チャージポンプ回路を制御することを特徴とする。
【００１５】
このように、本発明によれば、周波数変更回路によりＰＬＬ回路の周波数変更を短時間で行える。このため、ラジオ受信機での受信局の変更を短時間で行わせることができる。特に、ＲＤＳラジオ受信機での、代替放送局サーチ時では、素早く代替放送局に変更できるので、聴感上の違和感を防止することができる。そして、周波数変更回路が電源投入時等のリセット要求信号発生時において、ＰＬＬ回路の出力周波数を所定の値になるように制御するため、ＰＬＬ回路のＶＣＯ制御電圧を強制的に上昇することができる。このため、電源投入時のデッドロックによる誤動作を防ぐことができる。
【００１６】
また、前記周波数変更回路は、リセット要求信号と、周波数設定時に出力されるデータ入力信号との入力に基づき、初期チャージ印加の要求信号を出力する初期チャージ設定回路と、を含み、この初期チャージ印加の要求信号に基づき、ＰＬＬ回路における出力周波数が初期値になるように制御されることが好適である。このように、データ入力信号が入力されたことに基づいて、初期チャージの印加を始めるため、ＰＬＬの周波数の設定を行おうとするタイミングで、初期チャージを印加してＰＬＬ回路の出力周波数を制御することができる。
【００１７】
【発明の実施の形態】
図１は、本発明の一実施の形態を示すブロック図である。
【００１８】
「周波数変更回路の説明」
本実施形態においては、周波数変更回路９を備えている。この周波数変更回路９はＶＣＯ６の周波数をカウントする周波数カウンタ１０、カウントされた周波数が所定範囲にあるか否かを判定する判定部１１、及び判定部１１の結果に応じてループフィルタ５の出力レベルを変更させる量を計算する計算部１２を含む。さらに、ＰＬＬ回路８に、計算部１２の出力に応じて誤差信号を発生する副チャージポンプ回路１３を有している。尚、図１において、図４の従来例と同一の回路については同一の符号を付し、説明を省略する。
【００１９】
まず、図１の周波数変更動作を図２のフローチャートを参照しながら説明する。データ入力回路７に外部制御回路から分周データの入力があったかを判定する（Ｓ１）。入力がなければ、データ入力回路７はデータが入力されるまでデータを待ち受ける状態を継続する。一方、データの入力があると、まずデ−タ入力回路７は分周データを判定部１１のみに入力する。このステップでは、プログラマブルデバイダ１への入力は禁止されている。
【００２０】
判定部１１は、入力された分周データと、分周数変更前の分周データとの差を計算し（Ｓ２）、その差が許容される所定範囲内かまたは範囲外か判定する（Ｓ３）。なお、判定部１１は、前回入力されてきた分周データをそのまま記憶しておき、今回の分周データと比較する。
【００２１】
分周データの差が所定範囲内にあると判定されると、周波数変更回路９の変更動作は停止されるとともに、データ入力回路７に保持されていた分周データがプログラマブルデバイダ１に入力される。すると、プログラマブルデバイダ１の分周数は変更され、その上で基準信号発生回路２の基準信号とプログラマブルデバイダ１の出力信号との位相が一致するように、ＶＣＯ６の発振周波数が変更され、ＰＬＬ回路８がロックするように通常の動作を行う（Ｓ４）。
【００２２】
前記分周数の差が所定範囲外と判定されると、判定部１１からリセット信号が発生し、リセット信号によってプログラマブルデバイダ１、基準信号発生回路２及び位相比較回路３がリセットされる。また、停止信号が判定部１１から発生し、主チャージポンプ回路４の動作が停止される。さらに、判定部１１からのリセット信号に基づいて、ループフィルタ５の時定数が小さくなる方向に変更される。
【００２３】
また、リセット信号の立ち上がりによって計算部１２が起動する。計算部１２は、判定部１１から転送されてくる分周データの差に基づいて、副チャージポンプ回路１３へのチャージ印加時間を計算する。このような分周数変更後最初の計算は、分周の差に比例する時間をチャージ印加時間とするように行われる。つまり、分周数の差をＤＤとし、チャージ印加時間をＴｃ１とすると、Ｔｃ１＝α×ＤＤとなり、この式によりチャージ時間Ｔｃ１を算出する（Ｓ５）。
【００２４】
チャージ印加時間Ｔｃ１が算出されると、時間Ｔｃ１をパルス幅とするチャージ制御信号を副チャージポンプ回路１３に印加する。これに応じて、副チャージポンプ回路１３は疑似誤差信号をループフィルタ５に出力する。このような強制チャージによってループフィルタ５の出力電位が変化し、その結果ＶＣＯ６の発振周波数が変化する（Ｓ６）。その後、ＶＣＯ６の発振周波数が安定するのを待って、周波数カウンタ１０がＶＣＯ６の発振周波数をカウントし始める（Ｓ７）。
【００２５】
周波数カウンタ１０のカウント終了後、ステップＳ２へ戻る。但し、ステップＳ２において、分周変更後最初の変化周波数の計算は、変更しようとする分周データと変更前の分周データとの差を求めることであったが、２回目以降の判定動作は、周波数カウンタ１０のカウント値と設定された分周データとの差を求めることにある。よって、判定部１１において、現在のＶＣＯ６の発振周波数と、設定しようとするＰＬＬ回路の出力周波数との差を得て、その差が所定範囲内にあるか否かが判定される。
【００２６】
ここで、周波数カウンタ１０は、ＰＬＬ回路の基準信号発生回路２からの基準信号の１周期の期間に入力されてくるＶＣＯ６からの局部発振信号の数をカントする。ＰＬＬ回路８は、ＶＣＯからの局部発振信号をプログラマブルデバイダ１において分周データに基づいて分周し、この分周後の信号が基準信号と同一になるように動作する。従って、ＰＬＬがロックされている状態では、基準信号の１周期の期間に入力されてくる局部発振信号の数は、分周データに等しくなる。そこで、判定部１１では、周波数カウンタ１０のカウント値と、分周データをそのまま比較して、差を求める。
【００２７】
周波数カウンタ１０のカウント値と設定分周データとの差が所定範囲内の場合、リセット信号を解除し、また、主チャージポンプ回路４の動作停止を解除させて、ＰＬＬ回路８の動作を再開させることによりロックさせる。
【００２８】
一方、周波数カウンタのカウント値と設定分周データとの差が所定範囲外の場合、その差に基づいてチャージ時間Ｔｃ２（または、Ｔｃ（Ｎ））が計算される。上記した様に分周数変更後最初の計算は、分周の差に比例する時間をチャージ印加時間Ｔｃ１（または、Ｔｃ（Ｎ−１））とするように行われたが、２回目以降の計算では、次に示す計算式によってチャージ時間Ｔｃ２が算出される。つまり、前回算出されたチャージ時間をＴｃ（Ｎ−１）とし、Ｔｃ（Ｎ−１）によって変化した発振周波数をΔＦとし、周波数カウンタのカウント値と設定分周データとの差をΔＤａとすると、
【数１】
0004623787.tif 000002
という計算式になる。この計算式により、前回の周波数変化で得られた特性に従ってチャージ時間を制御し、より正確にＶＣＯ６の出力周波数を制御する。
【００２９】
チャージ印加時間Ｔｃ２が算出されると、時間Ｔｃ２をパルス幅とするチャージ制御信号を副チャージポンプ回路１３に印加する。これに応じて、副チャージポンプ回路１３は疑似誤差信号をループフィルタ５に出力する。するとループフィルタ５の出力電位が変化し、その結果ＶＣＯ６の発振周波数が変化する。その後、ＶＣＯ６の発振周波数が安定するのを待って、周波数カウンタ１０がＶＣＯ６の発振周波数を再びカウントする。周波数カウンタのカウント終了後、再度ステップＳ２へ戻るが、周波数カウンタ１０のカウント値と設定分周データとの差が所定範囲に入るまで、Ｓ２からＳ７の動作を繰り返す。
【００３０】
上記のように、周波数変更時、周波数変化に必要なループフィルタ５へのチャージ時間を、前回のチャージ時間に対する周波数変化量の結果から、正確に計算できる為、設定周波数に変更するまでのチャージ印加を数回で行わせることができる。よって、設定周波数に変更するまでのチャージ印加が数百回路必要な従来のＰＬＬ回路に比べ、本発明のＰＬＬ回路は周波数変更に要する時間の短縮が可能である。
【００３１】
なお、上述の例では、主チャージポンプ回路４とは別に副チャージポンプ１３を設け、この副チャージポンプ回路１３を計算部１２により制御して、ＶＣＯ６の発振周波数をＰＬＬ回路の外部から制御した。しかし、計算部１２からの信号で、主チャージポンプ回路４を制御してもよい。すなわち、位相比較回路３の動作を禁止した上で、主チャージポンプ回路４を上述の副チャージポンプの制御と同様に制御する。これによって、局部発振周波数の変更前後の周波数差が大きい時に、ＰＬＬ回路８の位相比較回路３の出力に代えて、計算部１２で計算した値に応じた電圧を主チャージポンプ回路４から出力できる。そこで、早期にＶＣＯ６発振周波数を目標値（変更後の放送局の周波数に対応する周波数）に近づけることができる。そして、この方式によれば、副チャージポンプ１３が不要となる。
【００３２】
「初期チャージ設定回路の説明」
そして、本実施形態では、周波数変更回路内に、電源投入や外部リセット要求時、もしくはその後の周波数設定データ（実際には分周データ）入力時に、ＶＣＯの制御電圧を上昇させデッドロックを防止するための初期チャージ設定回路３０を備えている。
【００３３】
図３に示すように、初期チャージ設定回路３０は、データ入力回路７による周波数設定データ出力時に発生されるデータ入力信号がデータ入力端子に入力され、システムクロックがクロック端子に入力されるＤフリップフロップ３１と、このＤフリップフロップ３１の出力がリセット端子に入力され、セット端子にリセット要求信号発生時に発生されるイニシャル信号が入力されるＲＳフリップフロップ３２と、データ入力信号およびＲＳフリップフロップ３２の出力が入力されるアンドゲート３３からなっている。
【００３４】
そこで、図４に示すように、電源投入時等の外部からのリセット要求信号により、回路をイニシャル状態に設定するイニシャル信号が初期チャージ設定回路に入力されると、初期チャージ設定回路内のＲＳフリップフロップ３２がセットされ「１」を出力する。この状態において、データ入力回路７から周波数設定データの出力を示すデータ入力信号が入力されると、ＲＳフリップフロップ３２の出力が「１」であるため、アンドゲートから初期チャージ要求信号が出力される。すなわち、データ入力信号の入力によりアンドゲート３３から「１」が出力されるが、データ入力信号はＤ−Ｆ／Ｆにも入力され、システムクロックの１クロック分だけディレイした後、ＲＳフリップフロップ回路をリセットしここから「０」が出力される。そこで、データ入力信号の入力後システムクロックの１クロック分だけ「１」となる初期チャージ要求信号がアンドゲート３３から出力される。
【００３５】
この初期チャージ要求信号は、計算部１２に供給され、計算部１２は、判定部１１からの信号によらず、予め定められた初期チャージを行うように副チャージポンプ回路１３を制御し、ＶＣＯ６の制御電圧を上昇させる。この場合、初期チャージは、制御電圧が通常印加電圧の最大値程度になるようにしＶＣＯ６に確実に発振を開始させる。
【００３６】
また、その後、データ入力回路７から周波数設定データの入力を示すデータ入力信号が入力されても、ＲＳフリップフロップ３２の出力が「０」であるため、初期チャージ要求信号は出力されず、計算部１２は図２に示した通常のチャージ印加時間を求める計算をおこなう。
【００３７】
なお、上述の説明では、初期チャージ設定回路３０は、データ入力信号の入力があった場合に、チャージ要求信号を出力する。しかし、必ずしもチャージ要求信号の出力をデータ入力信号の入力に同期させる必要はなく、イニシャル信号入力時に計算部１２が初期チャージを行うようにしてもよい。この場合、判定部１１において、イニシャル信号入力時の直後における判定を行わないようにしたり、計算部１２が判定部１１からの信号を無視すればよい。
【００３８】
このようにして、本実施形態の回路によれば、電源投入時において、ＶＣＯ制御電圧を強制的に上昇することができるため、電源投入時のデッドロックによる誤動作を防ぐことができる。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、ＰＬＬの周波数変更を短時間で行えるので、ラジオ受信機での受信局の変更を短時間で行わせることができる。特に、ＲＤＳラジオ受信機での、代替放送局サーチ時では、素早く代替放送局に変更できるので、聴感上の違和感を防止することができる。そして、制御電圧が０Ｖ付近では発振しない特性のＶＣＯを用いた場合でも、電源投入時において、ＶＣＯ制御電圧を強制的に上昇することができるため、電源投入時のデッドロックによる誤動作を防ぐことができる。
【図面の簡単な説明】
【図１】  本発明の実施形態のＰＬＬシンセサイザ回路の構成例を示す回路ブロック図である。
【図２】  実施形態の回路の動作を説明するフローチャートである。
【図３】  初期チャージ設定回路の構成を示す回路図である。
【図４】  初期チャージ設定回路の動作を示すタイミングチャートである。
【図５】  従来のＰＬＬシンセサイザ回路の構成例を示す回路ブロック図である。
【符号の説明】
１  プログラマブルデバイダ、２  基準信号発生回路、３  位相比較回路、４主チャージポンプ回路、５  ループフィルタ、６  電圧制御発振回路（ＶＣＯ）、７  データ入力回路、８  ＰＬＬ回路、９  周波数変更回路、１０  周波数カウンタ、１１  判定部、１２  計算部、１３  副チャージポンプ回路、３０  初期チャージ設定回路、３１  Ｄフリップフロップ、３２  ＲＳフリップフロップ、３３  アンドゲート。
【図１】
0004623787.tif 000003
【図２】
0004623787.tif 000004
【図３】
0004623787.tif 000005
【図４】
0004623787.tif 000006
【図５】
0004623787.tif 000007