(57)【特許請求の範囲】
【請求項１】
スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、
前記メイントランジスタがＰ型ＭＯＳトランジスタの場合、前記メイントランジスタのオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力し、前記メイントランジスタがＮ型ＭＯＳトランジスタの場合、前記メイントランジスタのオンの時には前記メイントランジスタのソース電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのドレイン電圧を出力するセレクタと、
前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタのオン抵抗と定電流源からの電流との積の電圧を出力するリファレンス電圧回路と、
前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、
を備えたことを特徴とする過電流検出回路。
【請求項２】
スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、
前記メイントランジスタがオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力するセレクタと、
前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、
前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、
を備えたことを特徴とする過電流検出回路。
【請求項３】
スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、
前記メイントランジスタがオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力するセレクタを有し、
前記セレクタは、前記メイントランジスタのドレインにドレインが接続され前記セレクタの出力にソースが接続され前記メイントランジスタがオンになるとオンし、オフになるとオフする第一のスイッチトランジスタと、前記セレクタの出力にドレインが接続され前記メイントランジスタのソースにソースが接続され前記メイントランジスタがオンになるとオフし、オフになるとオンする第二のスイッチトランジスタとで構成され、
前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、
前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、
を備えたことを特徴とする過電流検出回路。
【請求項４】
スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、
前記メイントランジスタがオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力するセレクタを有し、
前記セレクタは、前記メイントランジスタのドレインにドレインが接続され前記セレクタの出力にソースが接続され前記メイントランジスタがオンになるとオンし、オフになるとオフする第一のスイッチトランジスタと、前記セレクタの出力にドレインが接続され前記メイントランジスタのソースにソースが接続され前記メイントランジスタがオンになるとオフし、オフになるとオンする第二のスイッチトランジスタとで構成され、
前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、
前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、
を備え、
前記第一のスイッチトランジスタは、前記メイントランジスタがオフになるとオフし、前記第二のスイッチトランジスタがオフになった直後にオンし、
前記第二のスイッチトランジスタは、前記メイントランジスタがオンになるとオフし、前記第一のスイッチトランジスタがオフになった直後にオンするための遅延手段を備えたことを特徴とする過電流検出回路。
【請求項５】
請求項３または４に記載の過電流検出回路において、
前記定電流源は、前記スイッチングレギュレータの基準定電流源であることを特徴とする過電流検出回路。
【請求項６】
請求項１から４のいずれか１項に記載の過電流検出回路において、
前記比較回路は、
前記セレクタ出力電圧に応じた電流値を生成する第一の電流変換回路と、
前記リファレンス出力電圧に応じた電流値を生成する第二の電流変換回路と、
前記第一の電流変換回路出力電流と前記第二の電流変換回路出力電流とを比較するカレントミラーを用いた電流比較回路と、
を備えたことを特徴とする過電流検出回路。
【請求項７】
請求項６項に記載の過電流検出回路において、
前記第一の電流変換回路は、
第一の誤差増幅器と、ゲートに誤差増幅器出力を受ける第一のバイアストランジスタと、前記第一のバイアストランジスタによる電流により電圧を発生する第一の抵抗とを有し、前記第一の誤差増幅器は前記セレクタ出力電圧と前記第一の抵抗より発生する電圧を同電位にするように作用し、前記第一のバイアストランジスタによる電流を出力し、
前記第二の電流変換回路は、
第二の誤差増幅器と、ゲートに誤差増幅器出力を受ける第二のバイアストランジスタと、前記第二のバイアストランジスタによる電流により電圧を発生する第二の抵抗とを有し、前記第二の誤差増幅器は前記リファレンス出力電圧と前記第二の抵抗より発生する電圧を同電位にするように作用し、前記第二のバイアストランジスタによる電流を出力し、
前記第一の電流変換回路及び前記第二の電流変換回路の抵抗を可変としたことを特徴とする過電流検出回路。
【請求項８】
請求項１から４のいずれか１項に記載の過電流検出回路において、
前記リファレンス電圧回路は、前記定電流源の電流値を受けるカレントミラー回路を有し、前記カレントミラー回路はミラー比を可変とし、前記カレントミラー回路による電流と前記比較用トランジスタのオン抵抗とにより発生する電圧を出力し、
前記比較回路は、前記セレクタ出力をゲート入力とする第三のバイアストランジスタと、第三の抵抗とによるソースフォロアにより電流を発生する第三の電流変換回路と、
前記リファレンス電圧回路出力をゲート入力とする第４のバイアストランジスタと前記第三の抵抗と同じ抵抗値と特性を持つ第４の抵抗とによるソースフォロアにより電流を発生する第４の電流変換回路と、
前記第三の電流変換回路出力電流と前記第四の電流変換回路出力電流とを比較するカレントミラーを用いた電流比較回路とを備えたことを特徴とする過電流検出回路。
【請求項９】
請求項１から８のいずれか１項に記載の過電流検出回路であって、
前記メイントランジスタが、ドライバトランジスタと、該ドライバトランジスタのオン抵抗より高いオン抵抗を有するテスト用トランジスタとの並列接続からなることを特徴とする過電流検出回路。
【請求項１０】
スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、
前記メイントランジスタがオンの時には前記メイントランジスタの負荷側の電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのグランド側の電圧を出力するセレクタと、
前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、
前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、
を備えたことを特徴とする過電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流検出を精度よく行うことができる過電流検出回路に関する。
【背景技術】
【０００２】
スイッチングレギュレータにおける過電流検知をメイントランジスタのオン抵抗と電流とで発生するドレイン電圧と、ある定電圧とを比較した場合、メイントランジスタのオン抵抗の温度特性による変動のため、検出誤差が発生する。
そこで、メイントランジスタと同じ温度特性を持ったリファレンス用トランジスタと定電流とを用いてリファレンス電圧を発生させて比較することにより、メイントランジスタの温度特性変動が相殺されるような比較を行うことができる。
【０００３】
スイッチングレギュレータにおけるメイントランジスタの過電流を検知する回路では、電流をメイントランジスタのオン抵抗を利用した電圧に変換することで検出する。この電圧はメイントランジスタに並列に接続された分圧抵抗による分圧された電圧、またはメイントランジスタのドレイン電圧を直接検出する方法がある（例えば、特許文献１参照）。
【特許文献１】特開２００５−３３３６９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前述した従来技術ではメイントランジスタのオン抵抗は小さい為に、そのオン抵抗を分圧すると検出電圧がさらに小さくなってしまう。また、メイントランジスタがオンオフするときのドレイン電圧は大振幅電圧となるため、その電圧を直接比較回路に入力することは比較回路に誤動作が生じたり、消費電力が増大したりするので好ましくない。
【０００５】
また、セレクタの第一のスイッチトランジスタと第二のスイッチトランジスタとが同時にオンしてしまうと、貫通電流が流れ、回路の効率が悪化する。
【０００６】
また、定電流源はスイッチングレギュレータの基本回路として入っている。それにも関わらず過電流検知回路のみで仕様する定電流源を別に構成することは回路規模、消費電流が大きくなり好ましくない。
【０００７】
実際にメイントランジスタに大電流を流し、過電流検知電圧を発生させ検知すべき過電流値を設定する構成はテスタビリティを無視した考え方である。実際には僅かなテスト電流をトランジスタに流し、その際のメイントランジスタのドレイン電圧より過電流値を決定する方法が必要となる。しかしその際のドレイン電圧は微小なものであり、その電圧から過電流値を決定することは困難である。
【０００８】
そこで、本発明の目的は、誤動作の発生や消費電力を抑えた過電流検出回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、請求項１に記載の発明は、スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、前記メイントランジスタがＰ型ＭＯＳトランジスタの場合、前記メイントランジスタのオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力し、前記メイントランジスタがＮ型ＭＯＳトランジスタの場合、前記メイントランジスタのオンの時には前記メイントランジスタのソース電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのドレイン電圧を出力するセレクタと、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタのオン抵抗と定電流源からの電流との積の電圧を出力するリファレンス電圧回路と、前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、を備えたことを特徴とする。
【００１０】
請求項２に記載の発明は、スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、前記メイントランジスタがオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力するセレクタと、前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、を備えたことを特徴とする。
【００１１】
請求項３に記載の発明は、スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、前記メイントランジスタがオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力するセレクタを有し、前記セレクタは、前記メイントランジスタのドレインにドレインが接続され前記セレクタの出力にソースが接続され前記メイントランジスタがオンになるとオンし、オフになるとオフする第一のスイッチトランジスタと、前記セレクタの出力にドレインが接続され前記メイントランジスタのソースにソースが接続され前記メイントランジスタがオンになるとオフし、オフになるとオンする第二のスイッチトランジスタとで構成され、前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、を備えたことを特徴とする。
【００１２】
請求項４に記載の発明は、スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、前記メイントランジスタがオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力するセレクタを有し、前記セレクタは、前記メイントランジスタのドレインにドレインが接続され前記セレクタの出力にソースが接続され前記メイントランジスタがオンになるとオンし、オフになるとオフする第一のスイッチトランジスタと、前記セレクタの出力にドレインが接続され前記メイントランジスタのソースにソースが接続され前記メイントランジスタがオンになるとオフし、オフになるとオンする第二のスイッチトランジスタとで構成され、前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、を備え、前記第一のスイッチトランジスタは、前記メイントランジスタがオフになるとオフし、前記第二のスイッチトランジスタがオフになった直後にオンし、前記第二のスイッチトランジスタは、前記メイントランジスタがオンになるとオフし、前記第一のスイッチトランジスタがオフになった直後にオンするための遅延手段を備えたことを特徴とする。
【００１３】
請求項５に記載の発明は、請求項３または４に記載の発明において、前記定電流源は、前記スイッチングレギュレータの基準定電流源であることを特徴とする。
【００１４】
請求項６に記載の発明は、請求項１から４のいずれか１項に記載の過電流検出回路において、前記比較回路は、前記セレクタ出力電圧に応じた電流値を生成する第一の電流変換回路と、前記リファレンス出力電圧に応じた電流値を生成する第二の電流変換回路と、前記第一の電流変換回路出力電流と前記第二の電流変換回路出力電流とを比較するカレントミラーを用いた電流比較回路と、を備えたことを特徴とする。
【００１５】
請求項７に記載の発明は、請求項６項に記載の過電流検出回路において、前記第一の電流変換回路は、第一の誤差増幅器と、ゲートに誤差増幅器出力を受ける第一のバイアストランジスタと、前記第一のバイアストランジスタによる電流により電圧を発生する第一の抵抗とを有し、前記第一の誤差増幅器は前記セレクタ出力電圧と前記第一の抵抗より発生する電圧を同電位にするように作用し、前記第一のバイアストランジスタによる電流を出力し、前記第二の電流変換回路は、第二の誤差増幅器と、ゲートに誤差増幅器出力を受ける第二のバイアストランジスタと、前記第二のバイアストランジスタによる電流により電圧を発生する第二の抵抗とを有し、前記第二の誤差増幅器は前記リファレンス出力電圧と前記第二の抵抗より発生する電圧を同電位にするように作用し、前記第二のバイアストランジスタによる電流を出力し、前記第一の電流変換回路及び前記第二の電流変換回路の抵抗を可変としたことを特徴とする。
【００１６】
請求項８に記載の発明は、請求項１から４のいずれか１項に記載の過電流検出回路において、前記リファレンス電圧回路は、前記定電流源の電流値を受けるカレントミラー回路を有し、前記カレントミラー回路はミラー比を可変とし、前記カレントミラー回路による電流と前記比較用トランジスタのオン抵抗とにより発生する電圧を出力し、前記比較回路は、前記セレクタ出力をゲート入力とする第三のバイアストランジスタと、第三の抵抗とによるソースフォロアにより電流を発生する第三の電流変換回路と、前記リファレンス電圧回路出力をゲート入力とする第４のバイアストランジスタと前記第三の抵抗と同じ抵抗値と特性を持つ第４の抵抗とによるソースフォロアにより電流を発生する第４の電流変換回路と、前記第三の電流変換回路出力電流と前記第四の電流変換回路出力電流とを比較するカレントミラーを用いた電流比較回路とを備えたことを特徴とする。
【００１７】
請求項９に記載の発明は、請求項１から８のいずれか１項に記載の過電流検出回路であって、前記メイントランジスタが、ドライバトランジスタと、該ドライバトランジスタのオン抵抗より高いオン抵抗を有するテスト用トランジスタとの並列接続からなることを特徴とする。
請求項１０に記載の発明は、スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、前記メイントランジスタがオンの時には前記メイントランジスタの負荷側の電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのグランド側の電圧を出力するセレクタと、前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、を備えたことを特徴とする。
【発明の効果】
【００１８】
本発明によれば、メイントランジスタがオンの時のみのドレイン電圧をセレクタにより取り出すことで、メイントランジスタのオン抵抗を最大限に利用することができ、かつ比較回路入力に大振幅電圧が入らないので、比較回路の誤動作や消費電流の増大を避けることができる。また、リファレンス電圧をメイントランジスタと同じ温度特性依存の比較用トランジスタと定電流源により生成することでリファレンス電圧にメイントランジスタと同様の温度特性を持たせているので、一定の電流値において過電流検出を行うことが出来る。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明に係る過電流検出回路を昇圧型スイッチングレギュレータに適用した場合の一実施の形態を示すブロック図である。
リファレンス電圧回路は、制御回路部１１９と共通で使用される定電流源１０１と、ゲートにメイントランジスタ（ＭＯＳトランジスタ）１１６がオンである時のゲート電圧、すなわち電源電圧が印加された比較用トランジスタ１０２により構成される。
比較用トランジスタ１０２は、メイントランジスタ１１６と同じプロセスにより作られている。そのため、リファレンス電圧１０３は温度により変動する。
【００２０】
セレクタ部は、メイントランジスタ１１６のドレインにドレインが接続され、セレクタ部の出力１１３にソースが接続されたスイッチトランジスタ１１５と、セレクタ部の出力１１３にドレインが接続され、メイントランジスタ１１６のソースにソースが接続されたスイッチトランジスタ１１４とで構成されている。
【００２１】
メイントランジスタ１１６は、制御回路部出力１１８により制御される。また、セレクタ部の入力も制御回路部出力１１８により制御される。メイントランジスタ１１６がオンの時にはスイッチトランジスタ１１４がオフし、スイッチトランジスタ１１５がオンするため、セレクタ出力１１３はメイントランジスタ１１６のドレイン電圧を出力する。
これに対してメイントランジスタ１１６がオフの時にはスイッチトランジスタ１１４がオンし、スイッチトランジスタ１１５がオフするため、セレクタ出力１１３はメイントランジスタ１１６のソース電圧（接地電圧）を出力する。
【００２２】
比較回路は、誤差増幅器１０４、１１１と、誤差増幅器１０４、１１１の出力を受けるＰ型トランジスタ１０７、１１０と、可変抵抗１０６、１０９と、カレントミラー回路とで構成される。
【００２３】
可変抵抗１０６、１０９は、同じプロセスにより作られており、同じ温度特性を持つ。
誤差増幅器１０４は、反転入力にリファレンス電圧１０３が入力され、非反転入力（以下、正転入力と称す）にフィードバック電圧１０５が入力されるため、フィードバック電圧１０５とリファレンス電圧１０３とが等しくなるようにＰ型ＭＯＳトランジスタ１０７のゲート電圧を調整する。
【００２４】
また、誤差増幅器１１１は、反転入力にセレクタ出力１１３が入力され、正転入力にフィードバック電圧１１２が入力されるため、フィードバック電圧１１２とセレクタ出力１１３とが等しくなるようにＰ型ＭＯＳトランジスタ１１０のゲート電圧を調整する。
【００２５】
カレントミラー回路は、可変抵抗１０６に流れる電流Ｉ１と可変抵抗１０９に流れる電流Ｉ２とを比較し、可変抵抗１０６に流れる電流Ｉ１が可変抵抗１０９に流れる電流Ｉ２よりも大きい時には電圧１０８は「ＨＩ」論理レベルの電圧となり、可変抵抗１０６に流れる電流Ｉ１が可変抵抗１０９に流れる電流Ｉ２よりも小さい時には電圧１０８は「ＬＯＷ」論理レベルの電圧となる。
【００２６】
続いてメイントランジスタ１１６がオン時の各電圧、電流の関係を示す。
比較用トランジスタ１０２のオン抵抗をＲｒｅｆとし、メイントランジスタ１１６のオン抵抗をＲｓｅｎｓｅとし、定電流源１０１の定電流値をＩｒｅｆとし、メイントランジスタ１１６のオン時に流れる電流値をＩｌｘとし、可変抵抗１０６の抵抗値をＲ１とし、可変抵抗１０９の抵抗値をＲ２とする。
【００２７】
また、比較用トランジスタ１０２とメイントランジスタ１１６とは同じプロセスで作られているので同じ温度係数Ｔｃｔを持つ。
可変抵抗１０６と可変抵抗１０９とは同じプロセスで作られているので同じ温度係数Ｔｃｒを持つ。
リファレンス電圧回路出力１０３をＶｒｅｆとし、メイントランジスタ１１６のオン時のドレイン電圧１２０をＶｓｅｎｓｅとする。
リファレンス電圧回路出力電圧１０３（Ｖｒｅｆ）と、メイントランジスタ１１６のオン時のドレイン電圧１２０（Ｖｓｅｎｓｅ）とは、数式（１）、（２）で表される。
Ｖｒｅｆ＝Ｒｒｅｆ＊Ｔｃｔ＊Ｉｒｅｆ                              …（１）
Ｖｓｅｎｓｅ＝Ｒｓｅｎｓｅ＊Ｔｃｔ＊Ｉｌｘ                        …（２）
【００２８】
誤差増幅器１０４は、フィードバック電圧１０５をリファレンス電圧回路出力１０３と等しくするよう作用するので、可変抵抗１０６に流れる電流Ｉ１は、数式（３）で表される。
Ｉ１＝Ｖｒｅｆ/Ｒ１/Ｔｃｒ                                        …（３）
【００２９】
同様に誤差増幅器１１１は、フィードバック電圧１１２をメイントランジスタ１１６のオン時のドレイン電圧１２０と等しくするよう作用するので、可変抵抗１０９に流れる電流Ｉ２は、数式（４）で表される。
Ｉ２＝Ｖｓｅｎｓｅ/Ｒ２/Ｔｃｒ                                    …（４）
【００３０】
カレントミラー回路の構成より、比較回路出力１０８はＩ１＜Ｉ２である時には「ＬＯＷ」論理レベルの電圧となり、Ｉ１＞Ｉ２である時には「ＨＩ」論理レベルの電圧となる。つまり過電流時には比較回路出力電圧１０８が「ＬＯＷ」論理レベルの電圧となる。
【００３１】
以上より比較回路出力１０８が反転する電流、すなわち検出過電流値Ｉ１ｘは、数式（５）で表される。
Ｉｌｘ＝（Ｒｒｅｆ＊Ｔｃｔ＊Ｉｒｅｆ＊Ｒ２＊Ｔｃｒ）／（Ｒｓｅｎｓｅ＊Ｔｃｔ＊Ｒ１＊Ｔｃｒ）                                                      …（５）
【００３２】
上記数式（５）の温度係数Ｔｃｔは相殺されるので、数式（６）のようになる。
Ｉｌｘ＝（Ｒｒｅｆ＊Ｉｒｅｆ＊Ｒ２）／（Ｒｓｅｎｓｅ＊Ｒ１）      …（６）
【００３３】
よって温度によらない過電流検出が可能となる。また、Ｒ１、Ｒ２を可変とすることで、簡単に検出過電流値の設定を変更することが出来る。
【００３４】
メイントランジスタ１１６がオフである場合には、Ｉ２＝０となるので、比較回路出力電圧１０８はつねに「ＨＩ」論理レベルの電圧となる。
また、テスト時にはＩ１のカレントミラー回路のミラー比を大きくするか、Ｉ２のカレントミラー比を小さくすることにより、少ないテスト電流をメインドライバ（メイントランジスタ１１６）に流すことで、過電流検出電圧を決定することが出来る。
【００３５】
図２は、本発明に係る過電流検出回路を昇圧型スイッチングレギュレータに適用した実施の形態を示すブロック図である。
メイントランジスタ２１８は、ドライバトランジスタ２１３と、ドライバトランジスタ２１３よりオン抵抗の高いテスト用トランジスタ２１２とで構成される。
電圧２１６はメイントランジスタ２１８の駆動電圧である。電圧２１５はテストディスエイブル電圧であり、電圧２１５が「ＨＩ」論理レベルの電圧の時にはドライバトランジスタ２１３とテスト用トランジスタ２１２とが電圧２１６によりスイッチングを行う。
電圧２１５が「ＬＯＷ」論理レベルの電圧の時にはドライバトランジスタはオフとなり、テスト用トランジスタのみが駆動される。
【００３６】
セレクタ部は、メイントランジスタ２１８のドレインにドレインが接続され、セレクタの出力２０９にソースが接続されたスイッチトランジスタ２１０と、セレクタの出力２０９にドレインが接続され、メイントランジスタ２１８のソースにソースが接続されたスイッチトランジスタ２１１とで構成されている。
【００３７】
また、セレクタ入力は電圧２１６であり、電圧２１６が「ＨＩ」論理レベルの電圧になるとスイッチトランジスタ２１１がオフし、スイッチトランジスタ２１１がオフするとスイッチトランジスタ２１０がオンする。
これに対して、電圧２１６が「ＬＯＷ」論理レベルの電圧になるとスイッチトランジスタ２１０がオフし、スイッチトランジスタ２１０がオフするとスイッチトランジスタ２１１がオンするように論理回路が組まれている。
【００３８】
リファレンス電圧回路は、制御回路部２１７と共通で使用される定電流源２０１と、定電流源２０１の電流値を折り返すカレントミラー２０２と、ゲートにメイントランジスタ２１８がオンである時のゲート電圧、すなわち電源電圧が印加された比較用トランジスタ２０３とで構成される。
【００３９】
カレントミラーは、ヒューズもしくはジャンパ線をトリミングすることによりミラー比を可変できるようになっている。
比較用トランジスタ２０３は、ドライバトランジスタ２１３及びテスト用トランジスタ２１２と同じプロセスにより作られている。そのため、リファレンス電圧２０４は温度により変動する。
【００４０】
比較回路部は、例えば、抵抗２０５と、バイアストランジスタ２０６のソースフォロア回路による電流値Ｉ３と、抵抗２０５と同じプロセスで作られ、同じ抵抗値であり、抵抗２０８と、バイアストランジスタ２０６とサイズもプロセスも同じであるバイアストランジスタ２１９で構成されたソースフォロア回路による電流値Ｉ４を比較する。
【００４１】
抵抗２０５に流れる電流Ｉ３が抵抗２０８に流れる電流Ｉ４よりも大きい時には電圧２０７は「ＨＩ」論理レベルの電圧となり、抵抗２０５に流れる電流Ｉ３が抵抗２０８に流れる電流Ｉ４よりも小さい時には電圧２０７は「ＬＯＷ」論理レベルの電圧となる。
【００４２】
続いてメイントランジスタ２１８がオン時の各電圧、電流の関係を示す。
テストディスエイブル電圧２１５が「ＨＩ」論理レベルの電圧の時、つまり通常動作時のメイントランジスタ２１８のオン抵抗をＲｓｅｎｓｅとし、比較用トランジスタ２０３のオン抵抗をＲｒｅｆとし、定電流源２０１の定電流値をＩｒｅｆとし、メイントランジスタ２１８のオン時に流れる電流値をＩｌｘとし、抵抗２０５の抵抗値と抵抗２１９の抵抗値とをＲ３とする。
【００４３】
比較用トランジスタ２０４とメイントランジスタ２１８とは同じプロセスで作られているので同じ温度係数Ｔｃｔを持つ。
抵抗２０５と抵抗２０８とは同じプロセスで作られているので同じ温度係数Ｔｃｒを持つ。
バイアストランジスタ２０６とバイアストランジスタ２１９とは同じ閾値電圧Ｖｔｈを持つ。リファレンス電圧回路出力２０２をＶｒｅｆとし、メイントランジスタ２１８のオン時のドレイン電圧、つまりセレクタ出力２０９をＶｓｅｎｓｅとする。
電源電圧をＶｂａｔとする。また、カレントミラー２０２の定電流源側の並列となっているトランジスタの数をｍとし、折り返し側の並列となっているトランジスタの数をｎとし、折り返された電流値をＩｍｒとする。
【００４４】
カレントミラー２０２により定電流源２０１の電流値Ｉｒｅｆは、以下の数式（７）に変換される。
Ｉｍｒ＝Ｉｒｅｆ＊ｎ／ｍ                                          …（７）
【００４５】
リファレンス電圧回路出力２０４（Ｖｒｅｆ）、及びメイントランジスタ２１８のオン時のドレイン電圧２０９（Ｖｓｅｎｓｅ）は、数式（８）、（９）で表される。
Ｖｒｅｆ＝Ｒｒｅｆ＊Ｔｃｔ＊Ｉｍｒ                                …（８）
Ｖｓｅｎｓｅ＝Ｒｓｅｎｓｅ＊Ｔｃｔ＊Ｉｌｘ                        …（９）
バイアストランジスタ２０６は、抵抗２０５とのソースフォロアとなっているので、流れる電流Ｉ３は、数式（１０）で表される。
Ｉ３＝（Ｖｂａｔ−（Ｖｒｅｆ＋Ｖｔｈ））／（Ｒ３＊Ｔｃｒ）        …（１０）
【００４６】
バイアストランジスタ２１９は、抵抗２０８とのソースフォロアとなっているので、流れる電流Ｉ４は、数式（１１）で表される。
Ｉ４＝（Ｖｂａｔ−（Ｖｓｅｎｓｅ＋Ｖｔｈ））／（Ｒ３＊Ｔｃｒ）    …（１１）
【００４７】
以上より比較回路出力２０７が反転する電流、すなわち検出過電流値Ｉ１ｘは、数式（１２）で表される。
Ｉｌｘ＝（Ｒｒｅｆ＊Ｉｒｅｆ＊ｎ）／（Ｒｓｅｎｓｅ＊ｍ）          …（１２）
【００４８】
よって温度によらない過電流検出が可能となる。また、ｎ、ｍを変えることによって検出過電流値を変更できる。
【００４９】
また、ドライバトランジスタ２１３のチャネル幅がテスト用トランジスタ２１２のチャネル幅のＬ倍であるとすると、テスト用トランジスタ２１２のオン抵抗はドライバトランジスタ２１３のオン抵抗のＬ倍となる。Ｌが十分大きいとすると、テストディスエイブル電圧２１５が「ＬＯＷ」論理レベルの電圧の時はドライバトランジスタ２１３が常にオフしているので、メイントランジスタ２１８のオン抵抗はテストディスエイブル電圧２１５が「ＨＩ」論理レベルの電圧の時のＬ倍となる。従ってテスト時にはＩｌｘが通常時過電流検出時の１／Ｌ倍で過電流検出をすることになる。
【００５０】
図３は、本発明に係る過電流検出回路を降圧型スイッチングレギュレータに適用した場合の一実施の形態を示すブロック図である。
【００５１】
同図に示す過電流検出回路は、降圧型スイッチングレギュレータであるため、メイントランジスタ３０１がＰ型ＭＯＳトランジスタになっており、そのために比較用トランジスタ３０２もＰ型ＭＯＳトランジスタとなっているが詳細な説明は図１の説明と同様であるため、省略する。
【００５２】
図４は、本発明に係る過電流検出回路に用いられるセレクタの変形例を示すブロック図である。
セレクタの入力信号４００が抵抗４０１と容量４０２とによってフィルタリングされている。従って、セレクタ入力信号４００が反転するとフィルタによる遅延後にセレクタが動作する。
セレクタ入力信号４００は、メイントランジスタ４０５のゲート電圧であるが、ゲート電圧が「ＬＯＷ」論理レベルの電圧になった直後はメイントランジスタ４０５が完全にオンしていないため、メイントランジスタ４０５のドレイン電圧４０６は低くなっている。このときにセレクタが動作し、セレクタが低い電圧４０７を出力すると、比較回路が過電流検出信号を出力してしまう。
従って、フィルタによる遅延後に動作させることで、メイントランジスタ４０５が完全にオンしたときのドレイン電圧４０６を出力するようにしている。
【００５３】
また、ゲート電圧が「ＨＩ」論理レベルの電圧になるとメイントランジスタ４０５がオフしドレイン電圧４０６が低くなる。
セレクタ入力信号４００は、遅延後にセレクタを動作させるため、メイントランジスタ４０５がオフした時の低いドレイン電圧４０６を出力した後にメイントランジスタ４０５のソース電圧、すなわち電源電圧を出力する。
このことにより、比較回路が過電流検出信号を出力するが、過電流検出が行われても既にメイントランジスタ４０５はオフしているため何ら問題はない。尚、図中４０３、４０４はスイッチトランジスタであり、それぞれ、図２のスイッチトランジスタ２１０、２１１に相当する。
【００５４】
図５は、本発明に係る過電流検出回路に用いられるセレクタの他の変形例を示すブロック図である。
図５に示すセレクタでは、セレクタに電圧５０４とメイントランジスタ５００のドレイン電圧５０１とが入力されている。また、メイントランジスタ５００のゲート電圧は電圧５０４から遅延回路５０６を介して入力される。
電圧５０４が「ＨＩ」論理レベルの電圧となると、スイッチトランジスタ５０３のゲート電圧が「ＨＩ」論理レベルの電圧となりスイッチトランジスタ５０３が閉じる。
電圧５０４が「ＨＩ」論理レベルの電圧になり、遅延回路５０６による遅延後、メイントランジスタ５００がオフになるとドレイン電圧５０１が「ＬＯＷ」論理レベルの電圧となる。
【００５５】
ドレイン電圧５０１が「ＬＯＷ」論理レベルの電圧になり、かつスイッチトランジスタ５０３が閉じると、スイッチトランジスタ５０２のゲート電圧が「ＬＯＷ」論理レベルの電圧となり、スイッチトランジスタ５０２がオンし、セレクタは電源電圧を出力する。
また、電圧５０４が「ＬＯＷ」論理レベルの電圧となると、遅延回路５０６による遅延後、メイントランジスタ５００がオンし、ドレイン電圧５０１が「ＨＩ」論理レベルの電圧となる。スイッチトランジスタ５０２のゲート電圧が「ＨＩ」論理レベルの電圧となりスイッチトランジスタ５０２が閉じる。電圧５０４が既に「ＬＯＷ」論理レベルの電圧となっているので、スイッチトランジスタ５０２が閉じた直後にスイッチトランジスタ５０３が開く。
【００５６】
図４ではメイントランジスタ４０５のドレイン電圧４０６が「ＨＩ」論理レベルの電圧になった後にセレクタがドレイン電圧４０６を出力するように、抵抗４０１及び容量４０２の時定数を調整する必要がある。また、遅延を付けているため、ドレイン電圧４０６が「ＬＯＷ」論理レベルの電圧の時の電圧を出力してしまい、比較回路がかならず動作してしまう。
【００５７】
一方、図５ではドレイン電圧５０１が「ＨＩ」論理レベルの電圧になったことを検知してセレクタがドレイン電圧５０１を出力するため、図４のような抵抗４０１及び容量４０２の時定数の調整がいらない。
また、セレクタのスイッチトランジスタ５０３がオフするのは電圧５０４が「ＨＩ」論理レベルの電圧になったときである。メイントランジスタ５００は電圧５０４が「ＨＩ」論理レベルの電圧になってから遅延を持ってオフするので、ドレイン電圧５０１が「ＬＯＷ」論理レベルの電圧になるよりも早くセレクタのスイッチトランジスタ５０３がオフする。そのため、比較回路が誤動作することはない。
【００５８】
〔作用効果〕
（請求項１〜３）
請求項１から３のセレクタにおいて、メイントランジスタがオンの時のみのドレイン電圧をセレクタにより取り出すことで、メイントランジスタのオン抵抗を最大限に利用が出来、かつ比較回路入力に大振幅電圧が入らない為、比較回路の誤動作や消費電流の増大を避けることができる。
【００５９】
また、リファレンス電圧をメイントランジスタと同じ温度特性依存の比較用トランジスタと定電流源により生成することでリファレンス電圧にメイントランジスタと同様の温度特性を持たせているので、一定の電流値において過電流検出を行うことが出来る。
【００６０】
（請求項４）
スイッチトランジスタのオンタイミングを制御することによりセレクタの第一のスイッチトランジスタと第二のスイッチトランジスタとが同時にオンしてしまい貫通電流が流れることを防ぐことが出来る。
【００６１】
（請求項５）
スイッチングレギュレータの基本回路として入っている定電流源を使用することにより、回路規模、消費電流を節約することが出来る。
【００６２】
（請求項６）
電圧を電流に変換しカレントミラーを用いた電流比較回路を用いることにより、電圧を電流に変換する際の比やカレントミラー比を調整することでリファレンス電圧回路の定電流値を変更することなく、メイントランジスタのドレイン電圧と比較することが出来る。
また、カレントミラー比と電圧とから電流に変換する際の比を変更することで、僅かなテスト電流でも少ない誤差で過電流値を決定することが出来る。
【００６３】
（請求項７）
請求項６においては、電圧から電流に変換する際に比をもって変換できる構成とする必要がある。
そこで請求項７のような構成にすることで、抵抗の値により電圧から電流への変換比を変更することができる。
【００６４】
（請求項８）
誤差増幅器を使わずにソースフォロアにすることで、回路規模、消費電流を削減することが出来る。また、定電流源によるミラー比を可変とすることで、過電流検出電圧を変更することが出来る。
【００６５】
（請求項９）
オン抵抗の大きなトランジスタと小さなトランジスタとを並列接続し、テスト時にはサイズの小さなオン抵抗の高いトランジスタを使用するので、僅かな電流をメイントランジスタに印加することによりテストを行うことが出来る。さらに並列にし通常時にはオン抵抗の大きなトランジスタと小さなトランジスタを同時に動作させることで、スペースの無駄を省くことが出来る。
【００６６】
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。例えば、上述の説明では、ＭＯＳトランジスタを用いた場合について説明したが、本発明ではこれに限定されず、バイポーラトランジスタにも適用可能である。
【産業上の利用可能性】
【００６７】
本発明は、シリーズレギュレータなど、ドライバトランジスタに過電流保護が必要な半導体回路に利用することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明に係る過電流検出回路を昇圧型スイッチングレギュレータに適用した場合の一実施の形態を示すブロック図である。
【図２】本発明に係る過電流検出回路を昇圧型スイッチングレギュレータに適用した実施の形態を示すブロック図である。
【図３】本発明に係る過電流検出回路を降圧型スイッチングレギュレータに適用した場合の一実施の形態を示すブロック図である。
【図４】本発明に係る過電流検出回路に用いられるセレクタの変形例を示すブロック図である。
【図５】本発明に係る過電流検出回路に用いられるセレクタの他の変形例を示すブロック図である。
【符号の説明】
【００６９】
１０１    定電流源
１０２    比較用トランジスタ
１０３    リファレンス電圧
１０４、１１１    誤差増幅器
１０５、１１２    フィードバック電圧
１０６、１０９    可変抵抗
１０７、１１０    Ｐ型トランジスタ
１０８    電圧
１１３    出力
１１４、１１５    スイッチトランジスタ
１１６    メイントランジスタ
【図１】
0004820190.tif 000002
【図２】
0004820190.tif 000003
【図３】
0004820190.tif 000004
【図４】
0004820190.tif 000005
【図５】
0004820190.tif 000006