(57)【特許請求の範囲】
【請求項１】
内部電極層及びセラミック層を有するセラミック素体と、
当該セラミック素体の外部に前記内部電極層と電気的に接続するように設けられた下地電極と当該下地電極の外表面を覆うめっき層とを有する外部電極と、
前記セラミック素体の外表面のうち、前記外部電極によって覆われる部分以外の部分を少なくとも覆う保護層と、を備え、
前記保護層が、ケイ素酸化物、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２及びＭｇＯからなる群より選ばれる少なくとも１種の絶縁性の酸化物からなる絶縁層である第１層と、該第１層と同種の絶縁性の酸化物を主成分として含有するとともに前記セラミック層を構成する元素のうち少なくとも１種と同種の元素を含有する絶縁層である第２層とを含み、
前記第１層及び前記第２層が、内側からこの順で形成されている、セラミック素子。
【請求項２】
前記第１層がケイ素酸化物からなり、前記第２層が前記第１層と同種の絶縁性の酸化物としてケイ素酸化物を含有する、請求項１記載のセラミック素子。
【請求項３】
前記保護層が、ケイ素を９μｇ／ｃｍ２以上含有する、請求項２記載のセラミック素子。
【請求項４】
前記セラミック層を構成する元素に亜鉛元素が含まれ、前記第２層が亜鉛元素を含有する、請求項１〜３のいずれか一項に記載のセラミック素子。
【請求項５】
請求項１〜４のいずれか一項に記載のセラミック素子を製造する方法であって、
バレル回転式高周波スパッタ装置に前記セラミック素体を入れ、前記絶縁性の酸化物をターゲットとしてスパッタを行うことにより、前記セラミック素体の表面に前記保護層を形成する工程と、
前記保護層が形成された前記セラミック素体の対向する両端面に前記下地電極を形成する工程と、を備え、
前記下地電極を形成する工程において、前記内部電極層が前記保護層を突き抜けることにより、前記下地電極が前記内部電極層と電気的に接続する、前記方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック素子に関する。
【背景技術】
【０００２】
バリスタ、サーミスタ、インダクタ等のセラミック素子は、内部電極層及びセラミック層を有するセラミック素体と、セラミック素体の外部に、内部電極層と電気的に接続するように設けられた外部電極とを備える。上記構成を有するセラミック素子は、プリント回路基板等に上記外部電極のはんだ付けにより固定・接続されることが多い。しかし、従来の外部電極は、そのままでははんだの熱によって溶融し易く、はんだ中に分散することによって接続不良をおこし易いものであった。そのため、従来、外部電極は、下地電極とその表面上に形成されたＮｉ等のめっき層とを有する構成とされることで、はんだ耐熱性の向上が図られていた。このようなめっき層の形成は、製造コスト等の観点から、電気めっきにより行われることが一般的である。
【０００３】
しかし、セラミック層が十分な絶縁抵抗性を有しない場合、このような電気めっき処理を行う際、下地電極の形成領域をはみ出してめっき層が形成される「めっき伸び」や、下地電極以外の部位にめっきが付着する「めっき付着」などの現象が生じることがあった。これらの現象は、外部電極間の短絡（ショート）を引き起こす原因として問題視されている。
【０００４】
これら電気めっき処理時の「めっき伸び」や「めっき付着」を防止する方法として、めっき処理前に、セラミック素体の表面をガラス層及び酸化物層（又は絶縁物層）で覆う方法が開示されている（特許文献１参照）。
【特許文献１】特開２００７−２４２９９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、近年のセラミック素子の小型化に伴い、外部電極間の短絡を防止する技術に対する要求は益々高まっており、従来の方法ではその要求を十分に満足することが困難になりつつある。例えば特許文献１に記載の方法によっては、外部電極間の短絡の発生原因となるめっき伸びやめっき付着を防止する効果は十分でなかった。
【０００６】
そこで、本発明は、外部電極間の短絡の発生原因となるめっき伸びやめっき付着が抑制されたセラミック素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、内部電極層及びセラミック層を有するセラミック素体と、セラミック素体の外部に内部電極層と電気的に接続するように設けられた下地電極と下地電極の外表面を覆うめっき層とを有する外部電極と、セラミック素体の外表面のうち、外部電極によって覆われる部分以外の部分を少なくとも覆う保護層とを備え、保護層が、絶縁性の酸化物を含有する絶縁層である第１層と、該第１層と同種の絶縁性の酸化物を含有するとともにセラミック層を構成する元素のうち少なくとも１種と同種の元素を含有する絶縁層である第２層とを含み、第１層及び第２層が、内側からこの順で形成されている、セラミック素子である。
【０００８】
上記保護層が上記特定の構成を有することにより、めっき処理時のめっき伸びやめっき付着を十分に防止することができる。そのため、本発明に係るセラミック素子は、めっき伸びやめっき付着が抑制され、外部電極間の短絡が生じにくいものとなる。また、上述のような構成を有する保護層は、セラミック素体から剥離しにくいため、セラミック素子がプリント回路基板等に外部電極のはんだ付けにより固定・接続されるときに、はんだに含まれるフラックスがセラミック素体に接触し、セラミック素体を還元することによるセラミックス素子の表面絶縁抵抗の低下を防止することができる。
【０００９】
上記保護層は、上記絶縁性の酸化物としてケイ素酸化物を含有することが好ましい。これにより、保護層によるめっき伸びやめっき付着を抑制する効果がより優れたものとなる。さらに、保護層は、ケイ素を９μｇ／ｃｍ２以上含有することが好ましい。これにより、保護層の厚みが十分なものとなり、めっき伸びやめっき付着を抑制する効果がより一層優れたものとなる。
【００１０】
上記セラミック層を構成する元素に亜鉛元素が含まれ、上記第２層が亜鉛元素を含有することが好ましい。これにより、保護層によるめっき伸びやめっき付着を抑制する効果がより優れたものとなる。
【発明の効果】
【００１１】
本発明によれば、めっき伸びやめっき付着が抑制され、従って外部電極間の短絡を生じにくいセラミック素子を提供することが可能となる。また、本発明に係るセラミック素子においては、保護層が剥がれにくいため、リフロー時、はんだに含まれるフラックスがセラミック素体に接触しにくい。従って、フラックスの還元作用によるセラミック素体の表面絶縁抵抗の低下を防止することができる。
【発明を実施するための最良の形態】
【００１２】
以下、必要に応じて図面を参照しつつ、本発明を実施するための最良の形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、図面中、同一要素には同一符号を付すこととし、重複する説明は省略する。また、図面の寸法比率は図示の比率に限られるものではない。
【００１３】
図１は、一実施形態に係るセラミック素子を示す斜視図である。図２は、図１のセラミック素子のＩＩ−ＩＩ線に沿う端面図である。図１及び図２に示すセラミック素子１は、直方体状のセラミック素体２と、セラミック素体２の外部に設けられた下地電極１６と下地電極１６の外表面を覆うめっき層１８，２０とを有する外部電極４と、セラミック素体２の外表面を覆う保護層６とから構成されるものである。
【００１４】
セラミック素体２は、内部電極層１２及びセラミック層１４を有する。内部電極１２は、例えば、銀−パラジウム合金からなる。セラミック層１４は、例えば、半導体特性や磁性特性を有するものであり、酸化亜鉛等の金属酸化物から構成される。セラミック素体２は、好適には、これらの内部電極層１２及びセラミック層１４が４層ずつ交互に積層したものである。
【００１５】
外部電極４は、下地電極１６と、下地電極１６の外表面を覆うめっき層とを有する。下地電極１６は、セラミック素体２の外部に、内部電極層１２と電気的に接続するように設けられている。下地電極１６は、例えば、Ａｇ電極である。下地電極１６の外表面を覆うめっき層は、第１めっき層１８と第２めっき層２０とを有する。第１めっき層１８及び第２めっき層２０は、内側からこの順で形成されている。例えば、第１めっき層１８はＮｉめっき層であり、第２めっき層２０はＳｎめっき層である。
【００１６】
保護層６は、セラミック素体２の外表面をほぼ全体的に覆っている。ただし、それぞれの内部電極層１２の一方の端部は保護層６を貫通して保護層６の外部に露出している。保護層６は、第１層２２と第２層２４とを含む。
【００１７】
第１層２２は、絶縁性の酸化物を含有する絶縁層である。第１層２２を構成する絶縁性の酸化物は、例えば、ＳｉＯ２、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２及びＭｇＯからなる群より選ばれる少なくとも１種である。第２層２４は、第１層２２を構成する酸化物と同種の酸化物を含有すると共に、セラミック層１４を構成する元素と同種の元素を含有する。セラミック層１４及び第２層２４が亜鉛元素を含有することが好ましく、特に、セラミック層１４及び第２層２４が酸化亜鉛を含有することが好ましい。
【００１８】
めっき伸びやめっき付着を防止する効果が優れることから、第１層２２及び第２層２４は、絶縁性の酸化物として、酸化ケイ素（ＳｉＯ２）などのケイ素酸化物（ＳｉＯＸ）を含有することが好ましい。その際、保護層６は、十分にめっき伸びやめっき付着を防止するために、ケイ素（Ｓｉ）を９μｇ／ｃｍ２以上含有することが好ましい。一方、ケイ素の含有量は、好ましくは１０６μｇ／ｃｍ２未満、より好ましくは６７μｇ／ｃｍ２未満、さらに好ましくは４０μｇ／ｃｍ２未満である。ケイ素の含有量が１０６μｇ／ｃｍ２以上であると、保護層６が厚すぎて、内部電極層１２が下地電極形成時の熱膨張により保護層６を貫通して下地電極１６と接続することが難しくなる傾向にある。
【００１９】
なお、図１の破線で囲まれた領域３０は、後述の実施例の測定方法に関するものである。
【００２０】
図３は、一実施形態に係るセラミック素子（バリスタ素子）断面のＳＴＥＭ−ＥＤＳマッピング像である。図３は、セラミック層１４を構成する元素が亜鉛元素であり、第１層２２を構成する絶縁性の酸化物が酸化ケイ素であるバリスタ素子の一例を示す。図３（ａ）はＴＥＭ像、図３（ｂ）はＺｎの分布、図３（ｃ）はＳｉの分布を示す像である。図３（ａ）に示すように、セラミック層１４の外表面を覆う保護層６は第１層２２及び第２層２４から構成される２層構成を有している。図３（ｂ）から、Ｚｎは、セラミック層１４及び第２層２４に含有されていることが確認され、図３（ｃ）から、Ｓｉ成分は第１層２２及び第２層２４に含有されていることが確認される。すなわち、第２層２４は、酸化ケイ素及び亜鉛元素の両方を含有している。
【００２１】
本実施形態のような、２層構造の保護層を形成する方法としては、例えば、バレル回転式ＲＦ（高周波）スパッタ装置によって第１層を構成する酸化物をターゲットとしてスパッタを行う方法がある。バレル回転数、セラミック素体の投入量、スパッタ時間等を適宜調整することにより、２層構造の保護層を形成させることができる。例えば、バレル回転数を高くする、セラミック素体の投入量を多くする、スパッタ時間を長くすると２層構造の保護膜が形成されやすい。
【００２２】
本実施形態に係るセラミック素子１は、例えば、以下に示す工程により好適に製造することができる。図４は、セラミック素子１の好適な製造工程を示すフローチャートである。
【００２３】
ステップ１１（Ｓ１１）：セラミック層形成用スラリーの調製
主成分として酸化亜鉛（ＺｎＯ）、副成分としてコバルト（Ｃｏ）、プラセオジウム（Ｐｒ）等を含む混合物を調製する。得られた混合物に、有機バインダー、有機溶剤、有機可塑剤等を加えて混合し、スラリー状とする。得られたスラリー状のものを「セラミック層形成用スラリー」とする。
【００２４】
ステップ１２（Ｓ１２）：グリーンシートの形成
Ｓ１１で得られたセラミック層形成用スラリーを、ドクターブレード法等の公知の方法により、ポリエチレンテレフタレート（ＰＥＴ）フィルム等の基材フィルム上に塗布する。塗布されたセラミック層形成用スラリーを乾燥することにより、基材フィルム上に厚さ３０μｍ程度の膜を形成する。得られた膜を基材フィルムから剥離して、シート状のもの（以下「グリーンシート」という。）を得る。
【００２５】
ステップ１３（Ｓ１３）：内部電極ペースト層の形成
銀−パラジウム合金（Ａｇ−Ｐｄ合金）等の金属材料粉末に、有機バインダー等を加えて混合し、ペースト状としたもの（以下「ペースト」という。）を得る。得られたペーストを、スクリーン印刷法等により、Ｓ１２で得られたグリーンシート上に印刷した後、乾燥させる。これにより、グリーンシート上に、上記ペーストからなる所定のパターン（以下「内部電極ペースト層」という。）を形成する。
【００２６】
ステップ１４（Ｓ１４）：積層体の形成
Ｓ１３で得られた、内部電極ペースト層が形成されたグリーンシートを、複数（ここでは４つ）用意する。これらを、グリーンシートと内部電極ペースト層とが交互に配置されるように積層する。さらに、内部電極ペースト層が形成されていないグリーンシートを、露出している内部電極ペースト層を覆うように積層し、全体を加圧して、積層体を形成する。
【００２７】
ステップ１５（Ｓ１５）：切断
Ｓ１４で得られた積層体を、所望のサイズの直方体状に切断する。得られた積層体の切断物を「グリーンチップ」とする。
【００２８】
ステップ１６（Ｓ１６）：焼成
Ｓ１５で得られたグリーンチップを、１８０〜４００℃にて、０．５〜２４時間程度加熱し、バインダーや溶剤の除去（脱バインダー）を行う。さらに、脱バインダー後のグリーンチップを１０００〜１４００℃にて、０．５〜８時間程度焼成することにより、グリーンチップ内の内部電極ペースト層から内部電極層１２を形成し、グリーンシートからセラミック層１４を形成する。このようにして、内部電極層１２とセラミック層１４とが交互に積層されてなる、セラミック素体２が得られる。
【００２９】
ステップ１７（Ｓ１７）：保護層の形成
Ｓ１６で得られたセラミック素体２を、バレル回転式ＲＦ（高周波）スパッタ装置に入れ、ＳｉＯ２をターゲットとしてスパッタを行う。スパッタは、例えば、バレル径２００ｍｍ、奥行２００ｍｍのバレル回転式ＲＦスパッタ装置を用いて、回転数２０ｒｐｍにて行うのが好ましい。このようなスパッタを行うことにより、セラミック素体２の表面に、保護層６を形成する。
【００３０】
ステップ１８（Ｓ１８）：下地電極の形成
Ｓ１７で得られた、保護層６が形成されたセラミック素体２の対向する両端面に、銀（Ａｇ）を含むペースト状の金属材料を塗布した後、このペーストを５５０〜８５０℃程度で加熱する処理（焼き付け）を行う。これにより、セラミック素体２の対向する両端面に下地電極１６を形成する。下地電極１６は、上記加熱により膨張した内部電極層１２が保護層６を突き抜けることにより、内部電極層１２と接続する。
【００３１】
ステップ１９（Ｓ１９）：めっき処理
Ｓ１８で形成された下地電極１６の表面上に、電気めっきにより、第１めっき層１８及び第２めっき層２０をこの順に形成する。例えば、第１めっき層１８はニッケル（Ｎｉ）めっき層であることが好ましく、第２めっき層２０は錫（Ｓｎ）めっき層であることが好ましい。このようにして、下地電極１６に第１めっき層１８及び第２めっき層２０が形成された外部電極４が得られる。
【００３２】
上記ステップＳ１１〜１９により、本実施形態に係るバリスタ１が得られる。ただし、Ｓ１７とＳ１８の順序を逆にしてもよい。その場合、Ｓ１９の前に、下地電極の表面に形成された保護層を除去するステップが必要となる。
【実施例】
【００３３】
以下、実施例を挙げて本発明についてより具体的に説明する。ただし、本発明は以下の実施例に限定されるものではない。
【００３４】
上記ステップＳ１１〜１６により、１６０８サイズ（約１．６ｍｍ×約０．８ｍｍ×約０．８ｍｍ）のバリスタ素体を製造した。製造したバリスタ素体は酸化亜鉛から構成されるセラミック層を有するセラミック素体である。
【００３５】
（実施例１）
製造したバリスタ素体２０００個を、バレル径２００ｍｍ、奥行２００ｍｍのバレル回転式ＲＦスパッタ装置に入れ、ＳｉＯ２をターゲットとして、バレル回転数２０ｒｐｍ、処理時間１．５時間の条件でスパッタを行うことにより、バリスタ素体表面に保護層を形成した。
【００３６】
保護層が形成されたバリスタ素体の対向する両端面に、銀（Ａｇ）を含むペースト状の金属材料を塗布後、５５０〜８５０℃程度で焼き付けを行うことにより、下地電極を形成した。この下地電極の外表面に対し、Ｎｉめっき処理を行い、次いで、Ｓｎめっき処理を行った。このようにして、バリスタ素体に保護層、下地電極及びめっき層が形成されたバリスタを得た。
【００３７】
（実施例２）
バレル回転式ＲＦスパッタ装置に一度に入れるバリスタ素体の数を２５０００個とし、処理時間を５時間としたこと以外は、実施例１と同様にしてバリスタを得た。
【００３８】
（比較例１）
バリスタ素体表面に、レーザーアブレーションによりＳｉＯ２を主成分とする保護層を形成した。次いで、実施例１と同様にして下地電極及びめっき層の形成を行い、バリスタを得た。
【００３９】
保護層の観察
上記で作製したバリスタについて、保護層の構造をＳＴＥＭ−ＥＤＳマッピングによって確認したところ、実施例では、ケイ素酸化物を含有する第１層と、ケイ素酸化物を主成分とし、亜鉛元素を含有する第２層とから構成される２層構造が形成されていた。一方、比較例ではケイ素酸化物を含有する単層の保護層が形成されていた。
【００４０】
めっき伸び・めっき付着
実施例１〜２及び比較例１で得られたバリスタの外観を観察し、下地電極の形成領域から２０μｍはみ出してめっき層が形成されている場合を「めっき伸び」、下地電極が形成されている部分以外のバリスタ素体表面に２０μｍを超える径を有してめっきが付着している場合を「めっき付着」と評価した。その結果、実施例１〜２で得られたバリスタには、めっき伸びもめっき付着もほとんど認められなかったのに対し、比較例１で得られたバリスタにはめっき伸びやめっき付着が多く認められた。
【００４１】
ケイ素含有量
実施例１〜２及び比較例１で得られたバリスタについて、めっき処理後の保護層におけるケイ素の含有量を、蛍光Ｘ線分析法（ＸＲＦ）を用いて、測定径５０μｍにて、試料１個につき９箇所、５試料について測定した。図１において、上記９箇所の測定箇所を、破線で囲まれた領域３０により示す。表１に示されるように、実施例１〜２の保護膜におけるＳｉ含有量は９μｇ／ｃｍ２以上であったのに対し、比較例１の保護膜におけるＳｉ含有量は９μｇ／ｃｍ２未満であった。ここで、Ｓｉ含有量が多いことは、十分な厚みの保護膜が形成されていることを示すものである。
【００４２】
【表１】
0004683052.tif 000002
【００４３】
絶縁抵抗変化
実施例１〜２で得られたバリスタを、プリント回路基板にリフロー実装した。リフロー実装直後（初期）、実装後１回目のリフロー熱履歴後、２回目のリフロー熱履歴後、及び洗浄後のバリスタ素子の絶縁抵抗を測定し、リフロー実装による絶縁抵抗の変化を調べた。実施例１、２の結果を図５、６のグラフにそれぞれ示す。測定は複数の試料について行い、図５ではｎ＝９、図６ではｎ＝１４の結果を示す。グラフに示されるように、実施例１及び２で得られたバリスタ素子のリフローによる絶縁抵抗変化はほとんど見られず、バリスタ素子の表面抵抗に大きな低下はなかった。すなわち、はんだのフラックスによるバリスタ素体の還元は見られなかった。このことから、実施例１及び２で得られたバリスタにおける保護膜は剥離しにくく、リフロー時にはんだのフラックスがバリスタ素体に接触することを十分に防止できることが明らかとなった。
【産業上の利用可能性】
【００４４】
本発明により提供されるバリスタ、サーミスタ、インダクタ等のセラミック素子は、めっき伸びやめっき付着が見られないため、小型化した場合にも短絡を生じにくい。そのため、プリント回路基板に実装される電子部品として好適に用いられる。
【図面の簡単な説明】
【００４５】
【図１】一実施形態に係るセラミック素子を示す斜視図である。
【図２】一実施形態に係るセラミック素子を示す端面図である。
【図３】一実施形態に係るセラミック素子の保護層の２層構造を示すＳＴＥＭ−ＥＤＳマッピングである。
【図４】一実施形態に係るセラミック素子の製造工程を示すフローチャートである。
【図５】実施例で作製したセラミック素子のリフローによる絶縁抵抗変化を示すグラフである。
【図６】実施例で作製したセラミック素子のリフローによる絶縁抵抗変化を示すグラフである。
【符号の説明】
【００４６】
１…セラミック素子、２…セラミック素体、４…外部電極、６…保護層、１２…内部電極層、１４…セラミック層、１６…下地電極、１８…第１めっき層、２０…第２めっき層、２２…第１層、２４…第２層
【図１】
0004683052.tif 000003
【図２】
0004683052.tif 000004
【図４】
0004683052.tif 000005
【図５】
0004683052.tif 000006
【図６】
0004683052.tif 000007
【図３】
0004683052.tif 000008