(57)【特許請求の範囲】
【請求項１】
コア第１主面及びコア第２主面を有し、前記コア第１主面及び前記コア第２主面のうちの少なくともいずれかにて開口する収容穴部を有するコア材と、
チップ第１主面及びチップ第２主面を有し内部に内部導体が形成され、前記収容穴部内に収容固定された埋め込み用セラミックチップと、
前記コア第１主面及び前記チップ第１主面の上に配置され、第１主面側ビア穴が形成されたコア第１主面側絶縁層と、
前記コア第２主面及び前記チップ第２主面の上に配置され、第２主面側ビア穴が形成されたコア第２主面側絶縁層と、
前記第１主面側ビア穴内に形成され、前記内部導体に電気的に接続された第１ビア導体と、
前記第２主面側ビア穴内に形成され、前記内部導体に電気的に接続された第２ビア導体と、
前記コア材、前記コア第１主面側絶縁層及び前記コア第２主面側絶縁層をその厚さ方向に貫通するスルーホール用孔内に設けられたスルーホール導体と、
前記スルーホール導体の空洞部に充填された穴埋材と、
前記スルーホール導体及び前記穴埋材の端面を閉塞する蓋めっき層と
を備え、
前記第１ビア導体が窪み部を有するコンフォーマルビア導体であり、前記第２ビア導体が窪み部を有しないフィルドビア導体であり、前記窪み部が前記穴埋材により埋められるとともにビア蓋めっき層により閉塞されている
ことを特徴とする配線基板の製造方法であって、
前記スルーホール用孔を形成するスルーホール形成工程と、
前記第１主面側ビア穴及び前記第２主面側ビア穴を形成する穴あけ工程と、
無電解めっきを行った後、前記スルーホール導体の中心部に空洞部を生じさせる程度のスローイングパワーを有するスルーホールめっき用のめっき浴を用いた電解めっきを行うことにより、前記スルーホール用孔にめっきを施して前記スルーホール導体を形成し、前記第１主面側ビア穴にめっきを施して前記第１ビア導体であるコンフォーマルビア導体を形成し、かつ、前記第２主面側ビア穴にめっきを施す第１めっき工程と、
前記第１めっき工程後において、前記スルーホール導体の空洞部及び前記第１ビア導体の窪み部に前記穴埋材を充填する穴埋め印刷工程と、
前記穴埋め印刷工程後において、前記スルーホールめっき用のめっき浴よりもスローイングパワーが強いフィルドビア用のめっき浴を用いて電解めっきを施すことにより、前記第２ビア導体であるフィルドビア導体を形成するとともに、前記蓋めっき層及び前記ビア蓋めっき層を形成する第２めっき工程と
を含むことを特徴とする配線基板の製造方法。
【請求項２】
前記穴埋め印刷工程後かつ前記第２めっき工程前に表面研磨工程を行うことを特徴とする請求項１に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コア基板に埋め込み用セラミックチップを内蔵してなる配線基板の製造方法に係り、特にはそのビア導体等の形成方法に特徴を有する配線基板の製造方法に関するものである。
【背景技術】
【０００２】
コンピュータのＣＰＵなどに使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載し、そのＩＣチップ搭載用配線基板をマザーボード上に搭載するという手法が採用される。この種のＩＣチップ搭載用配線基板としては、例えば、高分子材料製のコア材内にセラミックチップを埋め込んでコア部を構成し、そのコア部の表面及び裏面にビルドアップ層を形成したものが従来提案されている（例えば、特許文献１，２参照）。以下、従来におけるこの種の配線基板の製造方法を図１６に例示して説明する。
【０００３】
まず、コア第１主面２０１及びコア第２主面２０２の両方にて開口する収容穴部２０３を有する高分子材料製のコア材２０４を準備する。併せて、チップ第１主面２０５及びチップ第２主面２０６にそれぞれ複数の端子電極を設けた埋め込み用セラミックチップ２０７を準備する。次に、収容穴部２０３内に埋め込み用セラミックチップ２０７を収容したうえで隙間に樹脂充填剤２０８等を充填することにより、コア材２０４に埋め込み用セラミックチップ２０７を固定する。ここで、チップ第１主面２０５側に第１主面側絶縁層２２１を形成し、チップ第２主面２０６側に第２主面側絶縁層２２２を形成する。その後、コア材２０４等を貫通するスルーホール用孔２０９を形成するとともに、第１主面側絶縁層２２１に第１主面側ビア穴２１０を形成し、第２主面側絶縁層２２２に第２主面側ビア穴２１１を形成する。次に、スルーホールめっき用のめっき浴を用いて銅めっきを行うことにより、スルーホール用孔２０９内にスルーホール導体２１２を形成し、かつ、ビア穴２１０，２１１内にコンフォーマルビア導体２１３を形成する。次に、コア第１主面２０１側から穴埋材２１４を印刷することにより、スルーホール導体２１２の空洞部に穴埋材２１４を充填する。この後、必要に応じて表面研磨を行った後、スルーホールめっき用のめっき浴と同様のめっき浴（いわゆるコンフォーマルめっき用のめっき浴）を用いて銅めっきを施す。このめっきにより、コア第１主面２０１側及びコア第２主面２０２側の表層部にめっき層２２３を析出させる。その結果、スルーホール導体２１２の両端面に蓋めっき層２１５を形成する。この後、常法に従ってビルドアップ層を形成し、所望のＩＣチップ搭載用配線基板を得るようにしている。
【特許文献１】特開２００１−３５２１４１号公報
【特許文献２】特開２００５−３９２４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記従来の製造方法においては、第１主面側絶縁層２２１の有するコンフォーマルビア導体２１３、及び第２主面側絶縁層２２２の有するコンフォーマルビア導体２１３の窪み部内に、穴埋材２１４が充填されていない。そのため、当該窪み部内に空洞が生じているか、あるいは研磨屑等の異物が混入しており、この状態でコンフォーマルビア導体２１３がめっき層２２３により覆われている。
【０００５】
それゆえ、コンフォーマルビア導体２１３においては、接続不良が起こりやすくなっている。また、熱的ストレスが加わった場合には、コンフォーマルビア導体２１３の内部にクラックやデラミネーションが起こるおそれがある。
【０００６】
本発明は上記の課題に鑑みてなされたものであり、その目的は、ビア接続信頼性及びビア熱的信頼性を向上することができる配線基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
そして上記課題を解決するための手段（手段１）としては、コア第１主面及びコア第２主面を有し、前記コア第１主面及び前記コア第２主面のうちの少なくともいずれかにて開口する収容穴部を有するコア材と、チップ第１主面及びチップ第２主面を有し内部に内部導体が形成され、前記収容穴部内に収容固定された埋め込み用セラミックチップと、前記コア第１主面及び前記チップ第１主面の上に配置され、第１主面側ビア穴が形成されたコア第１主面側絶縁層と、前記コア第２主面及び前記チップ第２主面の上に配置され、第２主面側ビア穴が形成されたコア第２主面側絶縁層と、前記第１主面側ビア穴内に形成され、前記内部導体に電気的に接続された第１ビア導体と、前記第２主面側ビア穴内に形成され、前記内部導体に電気的に接続された第２ビア導体と、前記コア材、前記コア第１主面側絶縁層及び前記コア第２主面側絶縁層をその厚さ方向に貫通するスルーホール用孔内に設けられたスルーホール導体と、前記スルーホール導体の空洞部に充填された穴埋材と、前記スルーホール導体及び前記穴埋材の端面を閉塞する蓋めっき層とを備え、前記第１ビア導体及び前記第２ビア導体の少なくとも一方が窪み部を有するコンフォーマルビア導体であり、前記窪み部が前記穴埋材により埋められるとともにビア蓋めっき層により閉塞されていることを特徴とする配線基板がある。
【０００８】
従って、手段１によると、コンフォーマルビア導体の窪み部が穴埋材により埋められた状態でさらに前記窪み部がビア蓋めっき層により閉塞されている。このため、窪み部における空洞発生や異物混入といった従来の問題を回避することができ、ビア接続信頼性が向上する。また、熱的ストレスが加わった場合でも内部にクラックやデラミネーションが起こりにくくなり、ビア熱的信頼性が向上する。
【０００９】
上記コア材は、配線基板におけるコア部の一部分をなすものであって、例えばコア第１主面及びその裏面側に位置するコア第２主面を有する平板状に形成される。かかるコア材は、埋め込み用セラミックチップを収容するための収容穴部を１つまたは２つ以上有している。この収容穴部は、コア第１主面及びコア第２主面の両方にて開口する貫通穴であってもよいほか、コア第１主面またはコア第２主面にて開口する非貫通穴であってもよい。
【００１０】
コア材を形成する材料は特に限定されないが、好ましいコア材は高分子材料を主体として形成される。コア材を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
【００１１】
上記埋め込み用セラミックチップは、例えば、チップ第１主面及びチップ第２主面を有するセラミック焼結体であることが好ましい。このセラミック焼結体としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなセラミックキャパシタを実現しやすくなる。なお、埋め込み用セラミックチップはセラミック焼結体でなくてもよい。
【００１２】
埋め込み用セラミックチップは、例えば接着剤等を用いてコア材の収容穴部内に収容固定されている。この場合、セラミックチップは収容穴部内に完全に収容された状態で固定されていてもよく、収容穴部内からその一部を突出させた状態で固定されていてもよい。
【００１３】
セラミックチップの内部には内部導体が形成されている。このような内部導体を形成する材料としては特に限定されないが、セラミックと同時に焼結しうる金属、例えば、ニッケル、モリブデン、タングステン、チタン等の使用が好適である。なお、低温焼成セラミックの焼結体を選択した場合、内部導体を形成する材料として、さらに銅や銀などの使用が可能となる。内部導体は、セラミック焼結体の厚さ方向に延びるビア導体であってもよく、セラミック焼結体の面方向に延びる内層導体層であってもよい。
【００１４】
ここで埋め込み用セラミックチップは、セラミック誘電体層を介して第１内部電極層と第２内部電極層とが交互に積層配置された構造のセラミックキャパシタであってもよい。このようにキャパシタとしての機能を付与した埋め込み用セラミックチップを用いた場合、例えば半導体集積回路素子の近傍に配置されることで浮遊インダクタンスを確実に低下させることができるため、半導体集積回路素子を安定的に動作させることが可能となる。
【００１５】
コア第１主面側絶縁層は、コア第１主面及びチップ第１主面の上に配置されるとともに、１つまたは２つ以上の第１主面側ビア穴を有している。このような第１主面側ビア穴は、チップ第１主面の上に対応する領域に形成されている。
【００１６】
また、コア第２主面側絶縁層は、コア第２主面及びチップ第２主面の上に配置されるとともに、１つまたは２つ以上の第２主面側ビア穴を有している。このような第２主面側ビア穴は、チップ第２主面の上に対応する領域に形成されている。
【００１７】
第１主面側ビア穴内には内部導体に電気的に接続された第１ビア導体が形成され、第２主面側ビア穴内には同じく内部導体に電気的に接続された第２ビア導体が形成されている。
【００１８】
第１ビア導体及び第２ビア導体の少なくとも一方は、窪み部を有するコンフォーマルビア導体となっている。この場合、第１ビア導体が窪み部を有するコンフォーマルビア導体であり、第２ビア導体が窪み部を有しないフィルドビア導体であってもよい。あるいは、第１ビア導体及び第２ビア導体の両方が窪み部を有するコンフォーマルビア導体であってもよい。材料・工程におけるコスト面では前者の構成が好ましい。低抵抗化の観点からすると後者の構成が好ましい。なお、コンフォーマルビアとは、ビア穴の形状に沿って均一な厚さのめっき層が形成され、それゆえビア穴が完全にはめっき層で充填されておらず、窪み部を有するタイプのビアを指している。これに対してフィルドビアとは、めっき層の厚さが均一ではなく、そのめっき層によってビア穴が完全に充填されており、窪み部を有しないタイプのビアを指している。
【００１９】
前記コア材、前記コア第１主面側絶縁層及び前記コア第２主面側絶縁層により構成されるコア部には、コア部をその厚さ方向に貫通するスルーホール用孔が形成されている。スルーホール用孔内にはスルーホール導体が設けられ、そのスルーホール導体の空洞部には穴埋材が充填されている。
【００２０】
コア部の表面側には、ビア導体を有する層間絶縁層を積層した構造を有し、半導体集積回路素子を支持することが可能な第１配線積層部が配置されていてもよい。このような第１配線積層部は、例えば、高分子材料を主体とする層間絶縁層及び導体層を交互に接続し、導体層同士を前記ビア導体で接続した構造のいわゆるビルドアップ層であってもよい。
【００２１】
また、コア部の裏面側には、ビア導体を有する層間絶縁層を積層した構造を有し、母基板に支持されることが可能な第２配線積層部が配置されていてもよい。このような第２配線積層部も、例えば、高分子材料を主体とする層間絶縁層及び導体層を交互に接続し、導体層同士を前記ビア導体で接続した構造のいわゆるビルドアップ層であってもよい。
【００２２】
そして上記課題を解決するための別の手段（手段２）としては、コア第１主面及びコア第２主面を有し、前記コア第１主面及び前記コア第２主面のうちの少なくともいずれかにて開口する収容穴部を有するコア材と、チップ第１主面及びチップ第２主面を有し内部に内部導体が形成され、前記収容穴部内に収容固定された埋め込み用セラミックチップと、前記コア第１主面及び前記チップ第１主面の上に配置され、第１主面側ビア穴が形成されたコア第１主面側絶縁層と、前記コア第２主面及び前記チップ第２主面の上に配置され、第２主面側ビア穴が形成されたコア第２主面側絶縁層と、前記第１主面側ビア穴内に形成され、前記内部導体に電気的に接続された第１ビア導体と、前記第２主面側ビア穴内に形成され、前記内部導体に電気的に接続された第２ビア導体と、前記コア材、前記コア第１主面側絶縁層及び前記コア第２主面側絶縁層をその厚さ方向に貫通するスルーホール用孔内に設けられたスルーホール導体と、前記スルーホール導体の空洞部に充填された穴埋材と、前記スルーホール導体及び前記穴埋材の端面を閉塞する蓋めっき層とを備え、前記第１ビア導体が窪み部を有するコンフォーマルビア導体であり、前記第２ビア導体が窪み部を有しないフィルドビア導体であり、前記窪み部が前記穴埋材により埋められるとともにビア蓋めっき層により閉塞されていることを特徴とする配線基板の製造方法であって、前記スルーホール用孔を形成するスルーホール形成工程と、前記第１主面側ビア穴及び前記第２主面側ビア穴を形成する穴あけ工程と、無電解めっきを行った後、前記スルーホール導体の中心部に空洞部を生じさせる程度のスローイングパワーを有するスルーホールめっき用のめっき浴を用いた電解めっきを行うことにより、前記スルーホール用孔にめっきを施して前記スルーホール導体を形成し、前記第１主面側ビア穴にめっきを施して前記第１ビア導体であるコンフォーマルビア導体を形成し、かつ、前記第２主面側ビア穴にめっきを施す第１めっき工程と、前記第１めっき工程後において、前記スルーホール導体の空洞部及び前記第１ビア導体の窪み部に前記穴埋材を充填する穴埋め印刷工程と、前記穴埋め印刷工程後において、前記スルーホールめっき用のめっき浴よりもスローイングパワーが強いフィルドビア用のめっき浴を用いて電解めっきを施すことにより、前記第２ビア導体であるフィルドビア導体を形成するとともに、前記蓋めっき層及び前記ビア蓋めっき層を形成する第２めっき工程とを含むことを特徴とする配線基板の製造方法がある。この場合、前記穴埋め印刷工程後かつ前記第２めっき工程前に表面研磨工程を行うこととしてもよい。
【００２３】
従って、手段２の製造方法によると、第１めっき工程を行うことにより、スルーホール導体が形成され、併せて第１主面側ビア穴に第１ビア導体であるコンフォーマルビア導体が形成され、第２主面側ビア穴にめっきが施される。続く穴埋め印刷工程を行うと、スルーホール導体の空洞部に穴埋材が充填されるとともに、第１ビア導体の窪み部に穴埋材が充填される。よって、この後さらにめっきを行えば、空洞発生や異物混入といった問題を起こすことなく、穴埋材の表面上に確実にビア蓋めっき層を形成することができる。ゆえに、手段１に記載の配線基板を確実にかつ簡単に製造することができる。
【００２４】
以下、手段２に記載の配線基板の製造方法について説明する。
【００２５】
準備工程では、コア第１主面及びコア第２主面を有し、コア第１主面及び前記コア第２主面のいずれか一方にて開口する収容穴部を有するコア材を、従来周知の手法により作製し、あらかじめ準備しておく。また、チップ第１主面及びチップ第２主面を有し内部に内部導体が形成された埋め込み用セラミックチップを、従来周知の手法により作製し、あらかじめ準備しておく。そして、このセラミックチップをコア材の収容穴部内に収容固定する。この後、コア第１主面及びチップ第１主面の上にコア第１主面側絶縁層を形成し、コア第２主面及びチップ第２主面の上にコア第２主面側絶縁層を形成する。
【００２６】
上記準備工程後にはスルーホール形成工程及び穴あけ工程を実施する。スルーホール形成工程では、例えばドリル加工等によりスルーホール用孔を形成する。また、穴あけ工程では、例えばレーザー加工等により第１主面側ビア穴及び第２主面側ビア穴を形成する。
【００２７】
第１めっき工程では、スルーホールめっき用のめっき浴を用いためっきを行って所定箇所にめっきを施す。ここで、スルーホールめっき用のめっき浴とは、スローイングパワー（即ちめっき付きまわり性。穴、溝に十分にめっきを付着させ得る液の能力））があまり強くないめっき浴のことを指している。従って、このめっきを行うと、スルーホール用孔にスルーホール導体が形成されるが、その中心部には空洞部が生じる。また、第１めっき工程を行うと、第１主面側ビア穴にめっきが施されて第１ビア導体であるコンフォーマルビア導体が形成されるとともに、第２主面側ビア穴にめっきが施される。
【００２８】
続く穴埋め印刷工程では、従来周知の印刷装置等を用いて印刷を行うことにより、スルーホール導体の空洞部及び第１ビア導体の窪み部に穴埋材を充填することで、空洞部及び窪み部をなくすようにする。ゆえに、蓋めっき層及びビア蓋めっき層を容易に形成可能な状態となる。
【００２９】
そして、穴埋め印刷工程後に第２めっき工程を行うことがよい。第２めっき工程において、具体的には、フィルドビア用のめっき浴を用いてめっきを施す。ここで、フィルドビア用のめっき浴とは、スルーホールめっき用のめっき浴よりもスローイングパワーが強いめっき浴のことを指している。そして、このめっきによれば、第２ビア導体であるフィルドビア導体が形成されるとともに、蓋めっき層及びビア蓋めっき層が形成される。
【００３０】
この場合、穴埋め印刷工程後かつ第２めっき工程前に表面研磨工程を行うことがよい。この工程によれば、表面に突出または付着している余剰の穴埋材が除去されるとともに、表層にあるめっき層が平坦化される。よって、コア部上に形成される配線積層部のプラナリティが向上し、配線基板の歩留まりも向上する。なお、表面研磨工程はコア部の少なくとも片面に行えばよいが、両面について行なうことがより好適である。
【発明を実施するための最良の形態】
【００３３】
［第１実施形態］
【００３４】
以下、本発明の配線基板の製造方法を具体化した第１実施形態を図１〜図７に基づき詳細に説明する。
【００３５】
図１に示されるように、本実施形態のセラミックチップ内蔵配線基板１０は、埋め込み用セラミックチップ１０１を内蔵した構造を有するＩＣチップ搭載用の配線基板である。配線基板１０を構成するコア部１５は、ガラスエポキシからなる平板状のコア材１１を有している。
【００３６】
コア材１１は平面視で矩形状の収容穴部９２を有している。収容穴部９２は、コア第１主面１２（図１では上面）の中央部及びコア第２主面１３（図１では下面）の中央部にて開口している。即ち、この収容穴部９２は貫通穴である。収容穴部９２内には、図２に示すセラミックキャパシタ１０１（埋め込み用セラミックチップ）が、完全に埋め込まれた状態で収容されている。チップ第１主面１０２（図１，図２では上面）は、コア材１１のコア第１主面１２と同じ側に向けられている。チップ第２主面１０３（図１，図２では下面）は、コア材１１のコア第２主面１３と同じ側に向けられている。本実施形態のセラミックキャパシタ１０１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．８０ｍｍの矩形平板状である。このセラミックキャパシタ１０１の厚さは、コア材１１とほぼ同じ厚さまたはそれよりも薄くなっている。収容穴部９２の内面とセラミックキャパシタ１０１の側面１０６との隙間は、高分子材料（本実施形態では熱硬化性樹脂）からなる樹脂充填剤９５によって埋められている。この樹脂充填剤９５は、セラミックキャパシタ１０１をコア材１１に固定するとともに、セラミックキャパシタ１０１及びコア材１１の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。
【００３７】
図２等に示されるように、本実施形態のセラミックキャパシタ１０１は、いわゆるビアアレイタイプのセラミックキャパシタである。セラミックキャパシタ１０１を構成するセラミック焼結体１０４は、チップ第１主面１０２及びチップ第２主面１０３を有する板状物である。セラミック焼結体１０４は、セラミック誘電体層１０５を介して第１内部電極層１４１（内部導体）と第２内部電極層１４２（内部導体）とを交互に積層配置した構造を有している。セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、第１内部電極層１４１及び第２内部電極層１４２間の誘電体（絶縁体）として機能する。第１内部電極層１４１及び第２内部電極層１４２は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において一層おきに配置されている。
【００３８】
セラミック焼結体１０４には多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４をその厚さ方向に貫通するとともに、全面にわたって格子状（アレイ状）に配置されている。各ビアホール１３０内には、セラミック焼結体１０４のチップ第１主面１０２及びチップ第１主面１０３間を貫通する複数のビア導体１３１，１３２（内部導体）が、ニッケルを主材料として形成されている。第１ビア導体１３１は複数の第１内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。第２ビア導体１３２は複数の第２内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。
【００３９】
セラミック焼結体１０４のチップ第１主面１０２上には、複数の第１外部端子電極１１１，１１２（端子電極）が突設されている。また、セラミック焼結体１０４のチップ第２主面１０３上には、複数の第２外部端子電極１２１，１２２が突設されている。チップ第１主面１０２側にある第１外部端子電極１１１，１１２は、後述する第１ビア導体５１であるコンフォーマルビア導体に対して電気的に接続されている。一方、チップ第２主面１０３側にある第２外部端子電極１２１，１２２は、後述する第２ビア導体６１であるフィルドビア導体に対して電気的に接続されている。
【００４０】
図１に示されるように、コア部１５を構成するコア第１主面側絶縁層３３は、コア材１１のコア第１主面１２及びチップ第１主面１２の上に配置されている。また、同じくコア部１５を構成するコア第２主面側絶縁層３４は、コア材１１のコア第２主面１３及びチップ第２主面１３の上に配置されている。従って、セラミックキャパシタ１０１はコア部１５内に完全に埋め込まれている。
【００４１】
コア第１主面側絶縁層３３は、例えばエポキシ樹脂等の有機樹脂材料を主成分として形成されたものであって、チップ第１主面１３の上に対応する領域に複数の第１主面側ビア穴５６を有している。本実施形態において複数の第１主面側ビア穴５６は、開口径が６０μｍ〜８０μｍ程度に設定され、第１外部端子電極１１１，１１２の中心部を露出させるようにして形成されている。各々の第１主面側ビア穴５６内には、第１ビア導体５１であるコンフォーマルビア導体が銅めっきによって形成されている。第１ビア導体５１の底部は第１外部端子電極１１１，１１２の上面中央部に接合されている。第１ビア導体５１の窪み部６０は穴埋材１７により埋められていて、その窪み部６０の上端面には銅めっきからなるビア蓋めっき層５４が形成されている。その結果、第１ビア導体５１がビア蓋めっき層５４により閉塞されている。
【００４２】
コア第２主面側絶縁層３４は、例えばエポキシ樹脂等の有機樹脂材料を主成分として形成されたものであって、チップ第２主面１３の上に対応する領域に複数の第２主面側ビア穴６６を有している。本実施形態において複数の第２主面側ビア穴６６は、開口径が６０μｍ〜８０μｍ程度に設定され、第２外部端子電極１２１，１２２の中心部を露出させるようにして形成されている。各々の第２主面側ビア穴６６内には、第２ビア導体６１であるフィルドビア導体が銅めっきによって形成されている。第２ビア導体６１は、下地層６２を介して第２外部端子電極１２１，１２２の上面中央部に接合されている。
【００４３】
図１に示されるように、コア部１５の上面側には第１配線積層部３１が積層形成されている。この第１配線積層部３１は、例えばエポキシ樹脂等の有機樹脂材料からなり、複数のビアホール７１が形成された樹脂絶縁層３５を備えている。アレイ状にレイアウトされた複数のビアホール７１内には、銅めっきからなるビア導体７２が形成されている。これらのビア導体７２はいずれもフィルドビア導体であって、それらの上端面は端子パッド４４として機能する。樹脂絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。そして、これらの端子パッド４４に対しては、ＩＣチップ２１（半導体集積回路素子）の有する複数の接続端子２２がそれぞれ接合可能となっている。
【００４４】
図１に示されるように、コア部１５の下面側には第２配線積層部３２が積層形成されている。この第２配線積層部３２は、例えばエポキシ樹脂等の有機樹脂材料からなり、複数のビアホール７３が形成された樹脂絶縁層３６を備えている。アレイ状にレイアウトされた複数のビアホール７３内には、銅めっきからなるビア導体７４が形成されている。これらのビア導体７４はいずれもフィルドビア導体であって、それらの下端面は端子パッド４７として機能する。樹脂絶縁層３６の表面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、端子パッド４７を露出させる開口部４８が形成されている。そして、これらの端子パッド４７上には、はんだボール４９がそれぞれ接合されている。各はんだボール４９は、マザーボード２６の有する図示しない複数の接続端子に対してそれぞれ接合可能となっている。
【００４５】
図１に示されるように、コア部１５における複数箇所には、コア材１１、コア第１主面側絶縁層３３及びコア第２主面側絶縁層３４をその厚さ方向に貫通する直径３００μm程度のスルーホール用孔１８が設けられている。これらのスルーホール用孔１８内には、厚さ１０μｍ〜３０μｍ程度の銅めっきからなるスルーホール導体１６が形成されている。スルーホール導体１６の中心部にある空洞部１９（図１、図５等参照）は、フィラーを含むエポキシ樹脂の硬化物である穴埋材１７を充填することによって完全に埋められている。穴埋材１７が充填されたスルーホール導体１６の上端面及び下端面は平坦になっていて、そこには厚さ１０μｍ〜４０μｍ程度の銅めっきからなる蓋めっき層４１が設けられている。その結果、スルーホール導体１６の上端面及び下端面が閉塞されている。蓋めっき層４１上にはビア導体７２，７４が接合されている。かかるスルーホール導体１６は、第１主面側絶縁層３３の導体とコア第２主面側絶縁層３４の導体とを電気的に接続している。
【００４６】
マザーボード２６側からの通電によって、第１内部電極層１４１−第２内部電極層１４２間に電圧を加えると、第１内部電極層１４１に例えばプラスの電荷が蓄積し、第２内部電極層１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックキャパシタ１０１がキャパシタとして機能する。また、このセラミックキャパシタ１０１では、第１ビア導体１３１及び第２ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、第１ビア導体１３１及び第２ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
【００４７】
次に、本実施形態の配線基板１０の製造方法について述べる。
【００４８】
コア材準備工程ではコア材１１を従来周知の手法により作製し、埋め込み用セラミックチップ準備工程では、セラミックキャパシタ１０１を従来周知の手法により作製し、コア材１１とセラミックキャパシタ１０１とをあらかじめ準備しておく。
【００４９】
コア材準備工程において、コア材１１は以下のように作製される。まず、縦４００ｍｍ×横４００ｍｍ×厚み０．８０ｍｍの基材の両面に、厚み３５μｍの銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してルータを用いて孔あけ加工を行い、収容穴部９２となる貫通孔を所定位置にあらかじめ形成しておく（図３参照）。なお、収容穴部９２となる貫通孔は、一辺が１４．０ｍｍで、四隅に半径３ｍｍのアールを有する断面略正方形状の孔である。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール導体１６を形成する。さらに、次に、銅張積層板の両面の銅箔をエッチングしてパターニングを行い、コア材１１を得る。
【００５０】
埋め込み用セラミックチップ準備工程において、セラミックキャパシタ１０１は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に第１内部電極層１４１となる第１内部電極部と、第２内部電極層１４２となる第２内部電極部とが形成される。次に、第１内部電極部が形成されたグリーンシートと第２内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。
【００５１】
さらに、レーザー加工機を用いてグリーンシート積層体にビアホール１３０を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の上面上にペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うように第１外部端子電極１１１，１１２のメタライズ層を形成する。また、グリーンシート積層体の下面上にペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うように第２外部端子電極１２１，１２２のメタライズ層を形成する。
【００５２】
この後、グリーンシート積層体の乾燥を行い、表面端子部をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。
【００５３】
次に、得られたセラミック焼結体１０４が有する各外部端子電極１１１，１１２，１２１，１２２に対して電解銅めっき（厚さ１０μｍ程度）を行う。その結果、各外部端子電極１１１，１１２，１２１，１２２の上に銅めっき層が形成され、セラミックキャパシタ１０１が完成する。
【００５４】
次に、このセラミックキャパシタ１０１をコア材１１の収容穴部９２内に収容固定する。具体的には、収容穴部９２の開口部をマスキングし、この状態でマウント装置を用いて収容穴部９２内にセラミックキャパシタ１０１をマウントしかつ仮固定する。次に、収容穴部９２の内面とセラミックキャパシタ１０１の側面１０６との隙間に、ディスペンサ装置を用いて熱硬化性樹脂製の充填剤９５を充填し、かつこれを熱硬化させる。そして、熱硬化後にマスキングを除去する。
【００５５】
以上のような準備工程を行った後、コア第１主面１２及びチップ第１主面１０２の上にコア第１主面側絶縁層３３を形成し、コア第２主面１３及びチップ第２主面１０３の上にコア第２主面側絶縁層３４を形成する（絶縁層形成工程）。具体的には下記のような手順による。即ち、コア第１主面１２及びチップ第１主面１０２の上、並びに、コア第２主面１３及びチップ第２主面１０３の上に、エポキシ樹脂を主成分とする厚さ４０μｍ程度のフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する（図３参照）。
【００５６】
次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、コア第１主面側絶縁層３３に第１主面側ビア穴５６を形成し、コア第２主面側絶縁層３４に第２主面側ビア穴６６を形成する（穴あけ工程）。また、従来周知のドリル加工装置を用いてドリル加工を行い、コア部１５を貫通するスルーホール用孔１８を複数箇所に形成する（スルーホール形成工程、図４参照）。なお、スルーホール形成工程よりも後に穴あけ工程を実施してもよく、スルーホール用孔１８をレーザー照射により形成してもよい。また、スルーホール形成工程及び穴あけ工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
【００５７】
続く第１めっき工程では、無電解めっきの後、スルーホールめっき用のめっき浴を用いためっきを行って所定箇所に銅めっき１７２を施す（図５参照）。本実施形態では、上記めっき浴としてＥＥＪＡ社製、キューレックスＳ（商品名）を用いている（６０分、電流値５０〜１００Ａ）。勿論、これは一例に過ぎずそれ以外のスルーホールめっき用のめっき浴を用いても構わない。このめっきを行うと、スルーホール用孔１８にスルーホール導体１６が形成される。同時に、第１主面側ビア穴５６にめっきが施されて第１ビア導体５１であるコンフォーマルビア導体が形成され、第２主面側ビア穴６６に下地層６２となるめっきが施される。
【００５８】
続く穴埋め印刷工程では、コア第１主面側絶縁層３３を上向きにした状態のコア部１５を従来周知の印刷装置にセットし、穴埋材１７の印刷を行う。印刷後には１２０℃、７０分の熱処理を行い、さらに１８０℃、５時間の熱処理を行って、穴埋材１７を熱硬化させる。この工程を経ると、スルーホール導体１６の空洞部１９及び第１ビア導体５１の窪み部６０に穴埋材１７が充填され、空洞部１９及び窪み部６０がなくなる（図６参照）。
【００５９】
次に、従来周知の研磨装置を用いてコア部１５の表裏表面を研磨する表面研磨工程を行い、表面に突出または付着している余剰の穴埋材１７１を除去し、かつ、表層にあるめっき層を若干削って平坦化する。
【００６０】
続く第２めっき工程では、フィルドビア用のめっき浴を用いためっきを行って所定箇所に銅めっき１７３を施す（図７参照）。本実施形態では、上記めっき浴としてエバラユージライト社製、キューブライトＶＦ２（商品名）を用いている（６０分、電流値５０〜１００Ａ）。勿論、これは一例に過ぎずそれ以外のフィルドビア用のめっき浴を用いても構わない。なお、フィルドビア用めっき液には、孔内のめっき成長を促進する一方、孔外でのめっき成長を抑制するために、Ｎ系高分子化合物等のレベラー（めっき抑制剤）などが通常含まれている。これによりスローイングパワーを調整することが可能であり、通常８０％以上のスローイングパワーを有することが好ましい。このめっきによれば、第２ビア導体６１であるフィルドビア導体が形成されるとともに、蓋めっき層４１及びビア蓋めっき層５４が形成される。
さらに、従来公知の手法（例えばサブトラクティブ法）に従い、エッチングによるパターニングを行って、コア第１主面側導体層１８５、コア第２主面側導体層１８６を形成した後、従来周知の手法に従って第１配線積層部３１及び第２配線積層部３２を形成し、所望の配線基板１０を完成させる。具体的には、コア第１主面側導体層１８５、コア第２主面側導体層１８６上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４７が形成されるべき位置に盲孔を有する第２層の樹脂絶縁層３５，３６を形成する。次に、従来公知の手法（例えばセミアディティブ法）に従って電解銅めっきを行い、前記盲孔の内部にビア導体４７を形成するとともに、第２層の樹脂絶縁層３５上に端子パッド４４を形成し、第２層の樹脂絶縁層３６上にＢＧＡ用パッド４８を形成する。次に、第２層の樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４０，４６をパターニングする。さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、ＢＧＡ用パッド４８上にはんだバンプ４９を形成する。
【００６１】
従って、本実施形態によれば以下の作用効果を得ることができる。
【００６２】
（１）本実施形態の配線基板１０では、第１ビア導体５１が窪み部６０を有するコンフォーマルビア導体となっており、第２ビア導体６１が窪み部６０を有しないフィルドビア導体となっている。そして、第１ビア導体５１については、窪み部６０が穴埋材１７により埋められた状態で、さらに窪み部６０がビア蓋めっき層５４により閉塞されている。このため、窪み部６０における空洞発生や異物混入といった従来の問題を回避することができ、ビア接続信頼性が向上する。また、熱的ストレスが加わった場合でも内部にクラックやデラミネーションが起こりにくくなり、ビア熱的信頼性が向上する。
【００６３】
（２）また本実施形態の配線基板１０の製造方法によれば、第１めっき工程を行うことにより、スルーホール導体１６が形成され、併せて第１主面側ビア穴５６に第１ビア導体５１であるコンフォーマルビア導体が形成され、第２主面側ビア穴６６に下地層６２となるめっき１７２が施される。続く穴埋め印刷工程を行うと、スルーホール導体１６の空洞部６０に穴埋材１７が充填されるとともに、第１ビア導体５１の窪み部６０に穴埋材１７が充填される。よって、この後さらにめっきを行えば、空洞発生や異物混入といった問題を起こすことなく、穴埋材１７の表面上に確実にビア蓋めっき層５４を形成することができる。ゆえに、図１に示す所望の配線基板１０を確実にかつ簡単に製造することができる。また、従来の製造方法と比べて工数が増えるわけではないので、製造コスト増も回避することができる。
【００６４】
（３）また本実施形態では、マザーボード２６側（言い換えると給電側）に配置される第２ビア導体６１がフィルドビア導体であるため、その部分における電気抵抗が比較的小さいという利点がある。よって、セラミックキャパシタ１０１に大きな電流を供給しやすい構造となっている。
［第２実施形態］
【００６５】
以下、本発明に属するものではないが、参考例である配線基板の製造方法を具体化した第２実施形態を図８〜図１０に基づき詳細に説明する。
【００６６】
本実施形態では、第１実施形態と同じ手順で第１めっき工程までの諸工程を実施し、図８に示すような状態とする。
【００６７】
続く第１めっき工程では、無電解めっきの後、スルーホールめっき用のめっき浴を用いためっきを行って所定箇所に銅めっき１７２を施す（図９参照）。このめっきを行うと、スルーホール用孔１８にスルーホール導体１６が形成される。同時に、第１主面側ビア穴５６にめっきが施されて、第１ビア導体５１であるコンフォーマルビア導体が形成される。また、第２主面側ビア穴６６にめっきが施されて、第２ビア導体６１であるコンフォーマルビア導体が形成される。つまり、本実施形態では第２主面側ビア穴６６に形成されるビア導体のタイプが異なっている。
【００６８】
続く穴埋め印刷工程では、コア第１主面側絶縁層３３を上向きにした状態のコア部１５を従来周知の印刷装置にセットし、穴埋材１７の印刷を行う。この印刷により、スルーホール導体１６の空洞部１９及び第１ビア導体５１の窪み部６０に穴埋材１７を充填する。次いで、コア部１５を反転させて印刷装置にセットし、穴埋材１７の印刷を行う。この印刷により、第２ビア導体６１の窪み部６０に穴埋材１７を充填される。印刷後には１２０℃、７０分の熱処理を行い、さらに１８０℃、５時間の熱処理を行って、穴埋材１７を熱硬化させる。従って本工程を経ると、スルーホール導体１６の空洞部１９も、第１ビア導体５１の窪み部６０も、第２ビア導体６１の窪み部６０も埋められて、なくなってしまう（図９参照）。
【００６９】
次に、従来周知の研磨装置を用いてコア部１５の上下両面を研磨する表面研磨工程を行い、表面に突出または付着している余剰の穴埋材１７１を除去し、かつ、表層にあるめっき層を若干削って平坦化する。
【００７０】
続く第２めっき工程では、フィルドビア用のめっき浴を用いためっきを行って所定箇所に銅めっき１７３を施す（図１０参照）。このめっきによれば、蓋めっき層４１及びビア蓋めっき層５４，１６４が形成される。そして、この後従来周知の手法に従って、第１配線積層部３１及び第２配線積層部３２を形成すれば、所望の配線基板を完成させることができる。
【００７１】
以上説明したような製造方法であっても、第１実施形態と同様の作用効果を奏することができる。即ち、ビア接続信頼性及びビア熱的信頼性を向上できる優れた配線基板を、簡単にかつ確実に製造することができる。
［第３実施形態］
【００７２】
以下、本発明の配線基板の製造方法を具体化した第３実施形態を図１１〜図１４に基づき詳細に説明する。
【００７３】
図１１に示されるように、本実施形態ではコア材１１の構造が第１実施形態のものと異なっており、具体的には収容穴部９２がコア第１主面１２のみにおいて開口する非貫通穴となっている。
【００７４】
本実施形態では、第１実施形態と基本的に同じ準備工程を行うが、ここではマスキングを行わずにセラミックキャパシタ１０１をコア材１１の収容穴部９２内に収容固定する。準備工程後、コア第１主面側絶縁層３３及びコア第２主面側絶縁層３４を形成し、次にスルーホール形成工程及び穴あけ工程を行う。その結果、図１１に示すように、コア部１５にスルーホール用孔１８、第１主面側ビア穴５６及び第２主面側ビア穴１６６を形成する。本実施形態にて形成される第２主面側ビア穴１６６は、収容穴部９２の底部も貫通しているため、第１実施形態のものよりも深くなっている。
【００７５】
この後、第１実施形態の製造方法に従って、第１めっき工程以降の諸工程を実施すれば、所望のコア部１５を作製することができる（図１２，図１３，図１４参照）。そして、この後従来周知の手法に従って、第１配線積層部３１及び第２配線積層部３２を形成すれば、所望の配線基板を完成させることができる。
【００７６】
以上説明したような製造方法であっても、第１実施形態と同様の作用効果を奏することができる。即ち、ビア接続信頼性及びビア熱的信頼性を向上できる優れた配線基板を、簡単にかつ確実に製造することができる。
【００７７】
なお、本発明の各実施形態は以下のように変更してもよい。
【００７９】
・上記各実施形態では、埋め込み用セラミックチップとしてセラミックキャパシタ１０１を用いたが、これに代えてキャパシタの機能を有しないセラミックチップを用いてもよい。
【図面の簡単な説明】
【００８０】
【図１】本発明を具体化した第１実施形態の配線基板を示す概略断面図。
【図２】第１実施形態のセラミックキャパシタを示す概略断面図。
【図３】第１実施形態の配線基板の製造方法を説明するための概略断面図。
【図４】同製造方法を説明するための概略断面図。
【図５】同製造方法を説明するための概略断面図。
【図６】同製造方法を説明するための概略断面図。
【図７】同製造方法を説明するための概略断面図。
【図８】第２実施形態の配線基板の製造方法を説明するための概略断面図。
【図９】同製造方法を説明するための概略断面図。
【図１０】同製造方法を説明するための概略断面図。
【図１１】第３実施形態の配線基板の製造方法を説明するための概略断面図。
【図１２】同製造方法を説明するための概略断面図。
【図１３】同製造方法を説明するための概略断面図。
【図１４】同製造方法を説明するための概略断面図。
【図１５】別の実施形態の配線基板の製造方法を説明するための概略断面図。
【図１６】従来の配線基板の製造方法を説明するための概略断面図。
【符号の説明】
【００８１】
１０…配線基板
１１…コア材
１２…コア第１主面
１３…コア第２主面
１６…スルーホール導体
１７…穴埋材
１８…スルーホール用孔
１９…空洞部
３３…コア第１主面側絶縁層
３４…コア第２主面側絶縁層
４１…蓋めっき層
５１…第１ビア導体
５４，１６４…ビア蓋めっき層
５６…第１主面側ビア穴
６０…窪み部
６１，１６１…第２ビア導体
６６，１６６…第２主面側ビア穴
９２…収容穴部
１０１…埋め込み用セラミックチップとしてのセラミックキャパシタ
１０２…チップ第１主面
１０３…チップ第２主面
１３１，１３２…内部導体としてのビア導体
１４１…内部導体としての第１内部電極層
１４２…内部導体としての第２内部電極層
【図１】
0004668822.tif 000002
【図２】
0004668822.tif 000003
【図３】
0004668822.tif 000004
【図４】
0004668822.tif 000005
【図５】
0004668822.tif 000006
【図６】
0004668822.tif 000007
【図７】
0004668822.tif 000008
【図８】
0004668822.tif 000009
【図９】
0004668822.tif 000010
【図１０】
0004668822.tif 000011
【図１１】
0004668822.tif 000012
【図１２】
0004668822.tif 000013
【図１３】
0004668822.tif 000014
【図１４】
0004668822.tif 000015
【図１５】
0004668822.tif 000016
【図１６】
0004668822.tif 000017