(57)【特許請求の範囲】
【請求項１】
格納されたデータを維持するために周期的なリフレッシュを必要とする複数のメモリ・セル（１２）と；
同複数のメモリ・セル（１２）に接続された、基板バイアス（ＶＳＵＢ）を該複数のメモリ・セル（１２）に供給するための充電ポンプ（１８）と；
同充電ポンプ（１８）に接続された、該基板バイアス（ＶＳＵＢ）の電圧レベルを制御するポンプ・イネーブル信号を供給するための電圧調整器（２０）と；
該ポンプ・イネーブル信号を受け取るように該電圧調整器（２０）に接続された入力端子を有し、かつ該ポンプ・イネーブル信号に応答してリフレッシュ・タイミング信号を供給するリフレッシュ計数器（２２）と；
該リフレッシュ計数器（２２）に接続されたプログラム可能ヒューズ回路（２６）と；
同リフレッシュ・タイミング信号を受け取るように接続され、かつ同リフレッシュ・タイミング信号に応答して該複数のメモリ・セル（１２）のリフレッシュ動作を制御するリフレッシュ制御回路（１６）と；
各々の該複数のメモリ・セル（１２）に試験データを取り込みまた該複数のメモリ・セル（１２）から該試験データを取り出すための内蔵自己試験回路（２４）と
からなる集積回路メモリ（１０）であって、
個々の該集積回路メモリ（１０）が切り出される前の半導体ウエハ（３８）が試験温度に設定され（７３）、該集積回路メモリ（１０）それぞれが備える該複数のメモリ・セル（１２）の電荷保持能力が該試験温度で測定され（７６）、該集積回路メモリ（１０）ごとに電荷保持能力が解析されることによって、該集積回路メモリ（１０）それぞれに対応するリフレッシュ速度が決定され（７８）、該プログラム可能ヒューズ回路（２６）それぞれは、該集積回路メモリ（１０）の温度ごとに最適な該リフレッシュ速度で該複数のメモリ・セル（１２）をリフレッシュすべく、該リフレッシュ計数器（２２）が該リフレッシュ制御回路（１６）に該リフレッシュ・タイミング信号を供給するようにプログラムされ、
該試験温度は、該集積回路メモリ（１０）がパッケージされる製品ごとに、その製品が使用される温度に該当するように、室温よりも十分に高い温度と、室温と、室温よりも十分に低い温度とのうちから選択されることを特徴とする、集積回路メモリ。
【請求項２】
複数の集積回路メモリ（１０）を試験する方法であって、該集積回路メモリ（１０）の各々は、格納されたデータを維持するために周期的なリフレッシュを必要とする複数のメモリ・セル（１２）を有し、
該複数の集積回路メモリ（１０）を有する半導体ウエハ（３８）を供給する工程（７２）であって、該複数の集積回路メモリ（１０）の各々が、該複数のメモリ・セル（１２）のリフレッシュ速度を制御するためのポンプ・イネーブル信号を受け取るように電圧調整器（２０）に接続された入力端子を有し、かつ応答してリフレッシュ・タイミング信号を供給するリフレッシュ制御回路（１６）に供給するリフレッシュ計数器（２２）を有することと；
該複数の集積回路メモリ（１０）の各々に、該リフレッシュ制御回路（１６）に結合されたプログラム可能ヒューズ回路（２６）を設ける工程と；
該複数の集積回路メモリ（１０）の各々の該複数のメモリ・セル（１２）に試験データを取り込みまた該複数のメモリ・セル（１２）から取り出すための内蔵自己試験回路（２４）を該複数の集積回路メモリ（１０）の各々に設ける工程と；
該内蔵自己試験回路（２４）に結合された複数のウエハ試験パッドを該半導体ウエハ（３８）に設ける工程と；
該半導体ウエハ（３８）を試験温度に設定する工程（７３）であって、該試験温度は、該集積回路メモリ（１０）がパッケージされる製品ごとに、その製品が使用される温度に該当するように、室温よりも十分に高い温度と、室温と、室温よりも十分に低い温度とのうちから選択されることと；
該ウエハ試験パッドにウエハ・プローブ針（６０，６２）を接触させる工程（７４）と；
該複数の集積回路メモリ（１０）の各々の該複数のメモリ・セル（１２）の電荷保持能力を該試験温度で測定する工程（７６）と；
該複数の集積回路メモリ（１０）の各々の該複数のメモリ・セル（１２）の電荷保持能力を解析することによって、該複数の集積回路メモリ（１０）の各々に対応するリフレッシュ速度を決定する工程（７８）と；
該プログラム可能ヒューズ回路（２６）の各々をプログラムする工程（８０）であって、該プログラム可能ヒューズ回路（２６）は、該集積回路メモリ（１０）の温度ごとに最適な該リフレッシュ速度で該複数のメモリ・セル（１２）がリフレッシュするように、該リフレッシュ計数器（２２）から該リフレッシュ制御回路（１６）に該リフレッシュ・タイミング信号を供給させることと
からなる方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に集積回路メモリに関し、より詳細には可変リフレッシュ速度制御を有するダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）に関する。
【背景技術】
【０００２】
ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）は、よく知られているメモリの種類であり、２つの論理状態を表す電荷を蓄積するコンデンサに依存している。一般に各ＤＲＡＭセルは、コンデンサおよびアクセス・トランジスタからなる。コンデンサに蓄積された電荷は徐々に漏れて無くなるので、ＤＲＡＭセルが格納するデータを周期的に読出しかつ再書き込みする必要、すなわち「リフレッシュする」必要がある。この周期的なリフレッシュ動作はかなりの量の出力を要する。
【０００３】
コンデンサからの電荷漏れの量は、温度および工程の変動に依存して大きく変化する。より高い温度では、比較的より低い温度でよりも大きな漏れが生じる。また、工程の変動によってより大きな漏れが生じ得る。したがって、固定リフレッシュ速度を有するＤＲＡＭでは、最悪の場合の漏れにおいて確実なメモリ記憶を保証する速度で、メモリ・セルをリフレッシュしなければならない。電池で給電するデバイスでは、電力消費が可能な限り小さいことが重要である。固定リフレッシュ速度は、電池給電メモリの確実な動作にとって必要であるよりも大きな電力消費を必要とすることがある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって電池で給電する場合は、メモリのリフレッシュ動作を確実に制御しかつメモリの電力消費を低減するようにリフレッシュ速度を正確に決定する可変速度リフレッシュ制御回路を有するＤＲＡＭが必要とされている。
【課題を解決するための手段】
【０００５】
本発明の前述およびさらに他のおよびより特定の目的および有利点は、次の図面に関連して行われる本発明の好ましい実施形についての次の詳細な説明から、当業者には容易に明らかになるであろう。
【発明を実施するための最良の形態】
【０００６】
一般に、本発明は、格納されたデータを維持するために周期的なリフレッシュを必要とする複数のメモリ・セル、充電ポンプ、電圧調整器、リフレッシュ制御回路、およびリフレッシュ計数器を有するメモリを提供する。充電ポンプは、複数のメモリ・セルに基板バイアスを供給する。電圧調整器は充電ポンプに接続され、そして基板バイアスの電圧レベルを上限と下限との範囲内に維持するためのポンプ・イネーブル信号を供給する。リフレッシュ制御回路は複数のメモリ・セルのリフレッシュ動作を制御する。リフレッシュ計数器はポンプ・イネーブル信号を受け取るように接続され、応答して、リフレッシュ・タイミング信号をリフレッシュ制御回路に供給して、複数のメモリ・セルのリフレッシュ速度を制御する。リフレッシュ速度はポンプ・イネーブル信号をアサートする電圧調整器に応答してリフレッシュ計数器によって調整される。
【０００７】
また、リフレッシュ速度をプログラムするためのプログラム可能ヒューズ回路が設けられる。プログラム可能ヒューズ回路は、ウエハ・プローブ試験中にプログラムすることが可能である。さらに、試験を容易にするために、内蔵自己試験（ＢＩＳＴ）回路を集積回路に含めることができる。
【０００８】
ＦＥＴ（電界効果トランジスタ）接合漏れだけでなく電荷漏れも温度で変化するので、温度が上昇するにつれて電圧調整器はいっそう頻繁に充電ポンプをオンにする。したがって、温度が上昇するにつれて、電圧調整器ポンプ・イネーブル・信号で駆動されるリフレッシュ計数器は、メモリ・アレイのリフレッシュ速度を上げる。これによって、温度の範囲にわたって最適リフレッシュ速度でメモリ・アレイをリフレッシュする有利点が実現される。また、これによって、特定の温度での確実なデータ記憶を実現するために必要な程度だけ頻繁にメモリをリフレッシュすることが可能になる。温度に基づいて調整可能なより低いリフレッシュ速度は、最悪の場合の温度および工程変動に基づいたより高い固定リフレッシュ速度を使用するメモリに比べて、メモリのより低い電力消費を実現する。また、充電ポンプおよび調整器は既に集積回路上に存在しているので、本明細書で開示される実施形態の電力消費はさらに減少する。
【０００９】
図１は、ブロック図の形で、本発明に従った集積回路メモリ１０を示す。集積回路メモリ１０は、メモリ・アレイ１２、制御回路、デコーダ回路、センス増幅器回路、およびＩ／Ｏ回路のブロック１４、リフレッシュ制御回路１６、充電ポンプ１８、電圧調整器２０、リフレッシュ計数器２２、および内蔵自己試験（ＢＩＳＴ）回路２４を含む。集積回路メモリ１０は、「独立型」メモリまたは組込み型メモリであってもよい。メモリ・アレイ１２は、ビット・ラインとワード・ラインとの交点に結合されたメモリ・セルのアレイである。メモリ・セルは、メモリ・セルの多数のブロックで構成することが可能である。例示の実施形態では、メモリ・セルは、コンデンサおよびアクセス・トランジスタを有する従来のダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）・セルである。コンデンサは、格納された論理状態を表す電荷を蓄積するためのものである。アクセス・トランジスタは、メモリ・セルにアクセスするとき選択されたワード・ラインに応じてコンデンサをビット・ラインに結合するためのものである。他の実施形態では、メモリ・アレイ１２は、格納された論理状態を維持するために周期的なリフレッシュを必要とする他のメモリ・セルの型を含むことができる。
【００１０】
ブロック１４は、読出し、書込み、およびリフレッシュの動作に関してメモリ・アレイ１２にアクセスするために使用される回路を含み、複数の導体でメモリ・アレイ１２に接続されている。集積回路メモリ１０は、読出しおよび書込み動作時に従来のＤＲＡＭと同じように機能する。ブロック１４は、行および列のデコーダ、センス増幅器、制御回路、およびＩ／Ｏ回路を含む。ブロック１４は、例えば書込みイネーブル（ＷＥ）、センス・イネーブル（ＳＥ）などのようなメモリで使用される様々な制御信号を表す「ＣＯＮＴＯＲＯＬ」と表示した制御信号を受け取る。制御信号ＣＯＮＴＲＯＬおよび「ＡＤＤＲＥＳＳ」と表示したアドレス信号に応答して、行および列デコーダはメモリ・アレイ１２の１つまたは複数のメモリ・セルにアクセスする。読出し動作中に、センス増幅器は、格納された論理状態に対応する選択されたビット・ラインの電圧を感知しかつ増幅して、対応する論理信号を、さらなる増幅およびバッファリングのためにＩ／Ｏ回路に供給する。Ｉ／Ｏ回路は、「ＤＡＴＡ」と表示したバッファリングされたデータ信号をメモリ１０から外部の回路に送る。書込み動作中に、入力データ信号は双方向データ・ラインＤＡＴＡを介してブロック１４に供給される。入力データ信号は、アドレス信号ＡＤＤＲＥＳＳに対応するメモリ位置に供給される。制御信号ＣＯＮＴＲＯＬは、読出しサイクルと書込みサイクルとの両方を制御するために使用される。
【００１１】
リフレッシュ制御回路１６は、メモリ・アレイ１２のリフレッシュ動作を制御調整する。メモリ・アレイ１２および回路ブロック１４内のリフレッシュ動作は、従来のものであり、自動的か、またはブロック１４からの「ＲＦＳＨ  ＣＮＴＲＬ」と表示した制御信号を介した外部リフレッシュ要求に応答して生じ得る。リフレッシュ制御回路１６は、また、「ＲＥＦＲＥＳＨ  ＣＯＮＴＲＯＬ」と表示した複数の導体および「ＲＥＦＲＥＳＨ  
ＡＤＤＲＥＳＳ」と表示した複数の導体を介して回路ブロック１４にも結合されている。さらに、リフレッシュ制御１６は、リフレッシュ計数器２２から「ＲＥＦＲＥＳＨ  ＲＥＱＵＥＳＴ」信号を受け取り、またＢＩＳＴ回路２４から「ＢＩＳＴ  ＲＥＦＲＥＳＨ  ＣＯＮＴＲＯＬ」と表示したＢＩＳＴリフレッシュ制御信号を受け取る。
【００１２】
充電ポンプ１８は、従来の充電ポンプであり、「ＶＳＵＢ」と表示した基板バイアスをメモリ・アレイ１２に供給するために使用される。他の実施形態では、充電ポンプ１８は、他の目的に使用することが可能である。例えば、充電ポンプ１８は、メモリ・アレイ１２のコンデンサに極板電圧または昇圧されたワード・ライン電圧を供給するために使用することができる。用途に依存して、充電ポンプ１８で供給される電圧は、「ＶＤＤ」および「ＶＳＳ」と表示した電源電圧端子に供給される供給電圧よりも通常大きなどんな電圧であってもよい。一般に、ＶＤＤは、正の電源電圧を受け取り、そしてＶＳＳは接地電位である。他の実施形態では、ＶＤＤおよびＶＳＳに供給される電圧は異なってもよい。また、他の実施形態では、充電ポンプ１８は、電源電圧よりも小さな高められた電圧、または負電圧を供給することが可能である。
【００１３】
電圧調整器２０は、従来の電圧調整器である。電圧調整器２０は、基板バイアスＶＳＵＢを受け取るように結合された入力と、制御信号ＯＮ／ＯＦＦを充電ポンプ１８の制御入力に供給する出力端子とを有する。電圧調整器２０は電圧ＶＳＵＢを監視し、そして上限および下限を有する所定の電圧範囲内に基板バイアスＶＳＵＢを維持するようにＯＮ／ＯＦＦ信号を交互にアサートしまたディアサートする。すなわち、ＯＮ／ＯＦＦ信号がアサートされたとき、電圧ＶＳＵＢは上限電圧に達するまで増加する。そのとき、電圧調整器２０はＯＮ／ＯＦＦ信号をディアサートし、充電ポンプ１８は電圧ＶＳＵＢが下限まで下がるまでポンピングを停止する。その点で、ＯＮ／ＯＦＦ信号が再びアサートされ、充電ポンプ１８は「ポンピング」を始め、そしてＶＳＵＢが増加する。メモリ１０の正常動作中に、ＯＮ／ＯＦＦ信号のアサートおよびディアサートは多かれ少なかれ周期的である。さらに、メモリ１０の電圧または温度が高くなったとき、電圧調整器２０は、より頻繁に充電ポンプ１８をオン・オフする。
【００１４】
充電ポンプ１８の制御の外に、電圧調整器２０は、本発明に従ってメモリ・アレイ１２のリフレッシュ・タイミングを制御するために使用される。すなわち、メモリ１０の温度変化および電圧変化による電圧調整器２０の切換え動作の変化を使用して、リフレッシュ計数器２２を介してメモリ・アレイ１２のリフレッシュ頻度を変える。リフレッシュ計数器２２は、電圧調整器２０に結合されＯＮ／ＯＦＦ信号を受け取るクロック入力端子（ＣＬＫ）、および「ＲＥＦＲＥＳＨ  ＲＥＱＵＥＳＴ」と表示したリフレッシュ要求信号を供給する出力端子を有する。リフレッシュ計数器２２を使用して、調整器ＯＮ／ＯＦＦサイクルをリフレッシュ・タイミングに変換し、ＯＮ／ＯＦＦサイクルの温度および電圧変化を利用してリフレッシュ速度を変える。先に指摘したように、温度および電圧変化は、メモリ・セル・コンデンサからの電荷漏れに影響を及ぼす。したがって、メモリ１０の温度または電圧が増すにつれて、メモリ・アレイをリフレッシュする必要がある速度は増すことになる。チップ温度が変化するときの調整器２０のＯＮ／ＯＦＦ出力の頻度の変化は、一次のオーダで、アレイ・セル漏れを追跡する。これは、電圧ＶＳＵＢが、チップ電圧および温度に応じて、メモリ・セル・コンデンサからの電荷漏れと同じように漏れ、充電ポンプをより頻繁にオンにすることを要求するからである。
【００１５】
例示の実施形態では、計数器は従来のモジュロ計数器である。計数器は、計数器が所定の計数値に達する度にＲＥＦＲＥＳＨ  ＲＥＱＵＥＳＴ信号をアサートするように設計されている。他の実施形態では、異なる型の計数器を使用することが可能である。リフレッシュ計数器２２は、プログラム可能ヒューズ回路２６を含む。プログラム可能ヒューズ回路２６は、複数のヒューズ２８、３０および３２を含む。複数のヒューズ２８、３０およ
び３２のうちの１つまたは複数を「飛ばし」て、リフレッシュ・サイクル間のＯＮ／ＯＦＦサイクルの数に対応する所定計数値を任意の半導体チップまたはウエハについて上げるかまたは下げるかして、工程差による漏れの違いを補償することが可能である。補償すべき漏れ速度は、最良チップから最悪チップの範囲で桁のオーダで変化することがある。例示の実施形態では、複数のヒューズ２８、３０および３２は、電気的に飛ばす。他の実施形態では、複数のヒューズは、レーザで飛ばすことが可能であり、または、複数の不揮発性レジスタ・ビットまたは同様なものを含むことができる。
【００１６】
本発明の他の態様に従って、工程変動によるメモリ１０の潜在的なリフレッシュ速度は、ＢＩＳＴ回路２４を使用してウエハ・レベルの試験中に決定することが可能である。リフレッシュ速度試験は、大部分の試験よりもはるかに長くかつはるかに費用がかかるので、チップを並列に試験して、実効試験時間を減らし、その結果コストを下げなければならない。チップを並列に試験する１つの方法は、ウエハ・レベルの試験を使用することによる。ウエハ・レベルの試験では、ウエハ上のチップの全てまたは大きな部分集合を並列にプローブで探りかつ試験して、全体的な試験時間を減らす。
【００１７】
ＢＩＳＴ回路２４は、メモリ・アレイ１２を試験するための試験データおよび制御信号を受け取りかつ供給するように、ブロック１４に双方向的に結合されている。また、ＢＩＳＴ回路２４は、「ＢＩＳＴ  ＲＥＦＲＥＳＨ  ＣＯＮＴＲＯＬ」と表示したフレッシュ制御信号を供給する。さらに、ＢＩＳＴ回路２４は、シリアル試験入力データＳＩＮを受け取り、シリアル試験出力データＳＯＵＴを供給し、さらに制御信号ＢＩＳＴ  ＣＯＮＴＲＯＬを受け取る。集積回路メモリ１０の境界を画定する破線で示すように、信号ＳＩＮ、ＳＯＵＴ、およびＢＩＳＴ  ＣＯＮＴＲＯＬは、集積回路メモリ１０の外に経路設定される。
【００１８】
図２は、本発明に従ったウエハ・プローブ試験中の半導体ウエハ３８の上面図を示す。半導体ウエハ３８は、集積回路メモリ１０のような複数の集積回路を含み、この集積回路は従来の半導体加工を使用して形成される。製造工程中に、ウエハ３８は個々の「チップ」に分割される。個々のチップは、分離された後でさらに他の加工を受ける。しかし、分離される前に、「ウエハ・プローブ」または「ウエハ・レベル試験」として知られている手順中に、ウエハ上の集積回路を試験することが可能である。ウエハ・レベル試験では、ウエハは、プローブ・パッド４８、５０、５２、５４、５６、および５８のような複数のプローブ・パッドを含む。プローブ・パッドにウエハ・プローブ針を接触させる。図２のプローブ針６０および６２のようなウエハ・プローブ針を使用して、試験装置とウエハ上に形成された電気回路との間に電気接触を実現する。他の実施形態では、ウエハ３８に電気的に接触するために、バンプ付き膜または他のウエハ接触技術を使用することができる。
【００１９】
ダイシング・レーン（ｄｉｃｉｎｇ  ｌａｎｅ）が、ウエハ３８上の個々の各チップの間に含まれている。例えば、ダイシング・レーン４０および４２が図２で縦方向に走り、またダイシング・レーン４４および４６が横方向に走っている。ダイシング・レーンは、ウエハを個々のチップに切り離すためにウエハが切断される領域を画定する。しかし、切り離される前には、ダイシング・レーンは、試験信号を各チップまで経路設定するための好都合な場所を提供する。図１に示す実施形態では、信号ＳＩＮ、ＳＯＵＴ、およびＢＩＳＴ  ＣＯＮＴＲＯＬは、集積回路メモリ１０を有するチップをプローブ・パッドに結合するようにダイシング・レーン中に経路設定される。
【００２０】
ＢＩＳＴ回路２４は、ウエハ３８上の各集積回路に含まれ、そしてウエハ３８のウエハ・プローブ中に、複数の集積回路メモリのメモリ・アレイのリフレッシュ時間を個々に試験するために使用される。例えば、図１および図２を参照して、集積回路メモリ１０を試
験すべき時、試験データＳＩＮをＢＩＳＴ回路２４に取り込む。ＢＩＳＴ  ＲＥＦＲＥＳＨ  ＣＯＮＴＲＯＬ信号を使用してリフレッシュ動作を起動することが可能である。試験結果は、ＳＯＵＴデータとして取り出される。隣り合うチップのＳＩＮピンおよびＳＯＵＴピンは、通常、ダイシング・レーンを通して走査チェーン中に一緒に結合されるので、チェーン中のチップ全ての試験結果は単一パッドから調べることができる。ＳＯＵＴデータは、チップが合格したかどうか、不良セルおよび不良アドレスを含むことができる。試験結果を使用すると、チップごとにリフレッシュ計数器２２を使用してリフレッシュ時間を調整することが可能である。さらに、試験の結果を使用して、リフレッシュ時間に従ってチップを箱に入れること、すなわち選別することができる。
【００２１】
図３は、流れ図の形で、図１の複数の集積回路メモリを有するウエハ３８を試験する方法７０を示す。例示の実施形態では、方法７０は、ウエハ・レベルのバーンイン中に行われる。他の実施形態では、方法７０は、他のウエハ・レベル試験環境で使用することが可能である。
【００２２】
ステップ７２で、複数の集積回路メモリを有する半導体ウエハが供給される。ステップ７３で、ウエハの温度が所定の試験温度に調整される。例示の実施形態では、試験温度は室温よりも十分に高く、例えば摂氏１００度である。他の実施形態では、試験温度はほぼ室温であるか、または室温よりも十分に下であることがある。ステップ７４で、ウエハ試験パッドにウエハ・プローブ針を接触させて、試験中のチップと試験装置との間に電気接続を実現する。
【００２３】
ステップ７６で、複数のメモリ集積回路チップの最大リフレッシュ速度を並列にＢＩＳＴで試験して、特定のチップのメモリ・セルが不合格になったときを決定し、その結果を複数の集積回路の各々について記録する。
【００２４】
ステップ７８で、複数のメモリ集積回路の電荷蓄積能力を解析して、チップごとのリフレッシュ速度および対応するヒューズ座標を決定する。ステップ８０で、複数の集積回路のプログラム可能ヒューズ回路を、計算されたヒューズ座標でプログラムする。ヒューズは、電気的か、レーザを用いてか、またはその他で飛ばすことが可能である。
【００２５】
これによって、個々のチップの工程変動に関して最適なリフレッシュ速度で、各チップをリフレッシュすることが可能になる。特定の温度に対して確実なデータ記憶を実現するために必要な程度だけ頻繁にメモリをリフレッシュするので、最悪の場合の温度に基づいたより高い固定リフレッシュ速度を使用するメモリに比べて、メモリの電力消費は減少する。
【００２６】
さらに他の実施形態では、チップは、従来のバーンイン・プリント回路基板を使用して「基板レベルのバーンイン」で試験することが可能である。ＢＩＳＴ制御信号ＢＩＳＴ  ＣＯＮＴＲＯＬおよびシリアル・データ信号ＳＩＮおよびＳＯＵＴは、基板配線を使用して経路設定される。試験は、一般に、図３に関して先に説明した通りであり、最初に試験すべきパッケージされた集積回路がバーンイン用プリント回路基板の試験ソケットに挿入される。一般的なバーンイン基板は、８個以上のパッケージされた集積回路の並列試験に対応するのに十分な試験ソケットを有する。パッケージされた集積回路は、試験温度に引き上げられる。試験温度にある間、集積回路メモリの電荷保持が測定される。そして、パッケージされた集積回路の電荷蓄積能力を解析して、リフレッシュ速度が決定される。最後に、プログラム可能ヒューズ回路２６が、リフレッシュ計数器にリフレッシュ速度をプログラムするように設定される。図２に関連して先に述べたように、各パッケージされた集積回路のリフレッシュ速度は個々に決定することが可能である。基板レベルのバーンインとウエハ・レベルのバーンインとの１つの差は、チップが既にパッケージされているの
でヒューズを電気的に飛ばさなければならないことである。基板レベルのバーンインの不利点は、ウエハ・レベルのバーンインに比べてより少ない集積回路メモリを並列に試験することが可能なことである。しかし、パッケージされた集積回路のバーンイン時間は通常ＢＩＳＴ試験時間よりもはるかに長いので、本発明に従ったリフレッシュ試験は、基板レベルのバーンイン時間を延長することにならない。
【００２７】
例示の目的のために本明細書で選ばれた実施形態に対する様々な変化および修正が、容易に当業者の心に浮かぶであろう。例えば、トランジスタの伝導型、トランジスタの型、その他の変更は容易に行うことが可能である。そのような修正および変更が本発明の範囲を逸脱しない限りで、その修正および変更は本発明の範囲内に含まれる意図であり、本発明の範囲は次の特許請求の範囲の公正な解釈によってのみ評価される。
【図面の簡単な説明】
【００２８】
【図１】本発明に従った集積回路メモリを示すブロック図。
【図２】本発明に従ったウエハ・プローブ試験中の半導体ウエハを示す上面図。
【図３】図１の集積回路を試験する方法を示す流れ図。
【図１】
0004778889.tif 000002
【図２】
0004778889.tif 000003
【図３】
0004778889.tif 000004