(57)【特許請求の範囲】
【請求項１】
走査線とデータ線との交差部に液晶セルを配置した液晶パネルと、
映像信号、同期信号および外部クロック信号をそれぞれ受ける外部端子と、
前記同期信号に応答して前記走査線および前記データ線の駆動タイミングを生成するとともに、前記液晶セルに供給される前記映像信号の書き込み時間を一定にするために、前記走査線の駆動タイミングおよび前記データ線の駆動タイミングの少なくともいずれかを、前記同期信号の周期に応じて変更するタイミングコントローラと、
内部クロック信号を生成する発振回路とを備え、
前記タイミングコントローラは、
前記同期信号の周期を前記内部クロック信号のクロック数としてカウントするカウンタと、
前記走査線の駆動タイミングおよび前記データ線の駆動タイミングの少なくともいずれかを、前記カウンタのカウンタ値に応じて前記外部クロック信号のクロック数を示すシリアル番号により設定するとともに、前記同期信号の周期が所定値を超えるとき、前記走査線の駆動タイミングおよび前記データ線の駆動タイミングを所定の前記シリアル番号にそれぞれ固定するタイミング設定回路とを備えていることを特徴とする液晶表示装置。
【請求項２】
走査線とデータ線との交差部に液晶セルを配置した液晶パネルと、
映像信号、同期信号および外部クロック信号をそれぞれ受ける外部端子と、
前記同期信号に応答して前記走査線および前記データ線の駆動タイミングを生成するとともに、前記液晶セルに供給される前記映像信号の書き込み時間を一定にするために、前記走査線の駆動タイミングおよび前記データ線の駆動タイミングの少なくともいずれかを、前記同期信号の周期に応じて変更するタイミングコントローラと、
内部クロック信号を生成する発振回路とを備え、
前記タイミングコントローラは、
前記同期信号に基づいて１画面を表示するための１フレームの周期を検出することで前記同期信号の周期を求めるフレーム周期検出回路と、
前記フレーム周期検出回路により検出したフレーム周期を、前記内部クロック信号のクロック数としてカウントするカウンタと、
前記走査線の駆動タイミングおよび前記データ線の駆動タイミングの少なくともいずれかを、前記カウンタのカウンタ値に応じて前記外部クロック信号のクロック数を示すシリアル番号により設定するとともに、前記カウンタ値が示す前記フレーム周期から検出される前記同期信号の周期が所定値を超えるとき、前記走査線の駆動タイミングおよび前記データ線の駆動タイミングを所定の前記シリアル番号にそれぞれ固定するタイミング設定回路とを備えていることを特徴とする液晶表示装置。
【請求項３】
走査線とデータ線との交差部に液晶セルを配置した液晶パネルと、
映像信号、同期信号および外部クロック信号をそれぞれ受ける外部端子と、
前記同期信号に応答して前記走査線および前記データ線の駆動タイミングを生成するとともに、前記液晶セルに供給される前記映像信号の書き込み時間を一定にするために、前記走査線の駆動タイミングおよび前記データ線の駆動タイミングの少なくともいずれかを、前記同期信号の周期に応じて変更するタイミングコントローラと、
内部クロック信号を生成する発振回路とを備え、
前記タイミングコントローラは、
前記同期信号の周期を前記内部クロック信号のクロック数としてカウントするカウンタと、
前記走査線の駆動タイミングおよび前記データ線の駆動タイミングの少なくともいずれかを、前記カウンタのカウンタ値に応じて前記外部クロック信号のクロック数を示すシリアル番号により設定するタイミング設定回路とを備えていることを特徴とする液晶表示装置。
【請求項４】
請求項１ないし請求項３のいずれか１項記載の液晶表示装置において、
前記タイミング設定回路は、連続する複数のカウンタ値をそれぞれ示す複数のカウンタグループ毎に前記シリアル番号を割り当て、前記駆動タイミングを、前記カウンタのカウンタ値を含むカウンタグループに対応するシリアル番号により設定することを特徴とする液晶表示装置。
【請求項５】
請求項１ないし請求項３のいずれか１項記載の液晶表示装置において、
前記タイミングコントローラは、予め設定された標準のカウンタ値と前記カウンタから出力される前記カウンタ値との差を、前記同期信号の周期の変化として検出する差分検出回路を備え、
前記タイミング設定回路は、前記差を演算することで、前記走査線の駆動タイミングおよび前記データ線の駆動タイミングを示す前記シリアル番号の少なくともいずれかを求めることを特徴とする液晶表示装置。
【請求項６】
請求項５記載の液晶表示装置において、
前記タイミング設定回路は、前記走査線の駆動タイミングを示す前記シリアル番号のシフト数を、前記内部クロック信号の周期Ｐ１と予め設定された前記外部クロック信号の標準周期Ｐ２との比Ｐ１／Ｐ２に前記差を乗じた値（整数）に設定することを特徴とする液晶表示装置。
【請求項７】
請求項５記載の液晶表示装置において、
前記タイミング設定回路は、前記データ線の駆動タイミングを示す前記シリアル番号のシフト数を、前記内部クロック信号の周期Ｐ１と予め設定された前記外部クロック信号の標準周期Ｐ２との比Ｐ１／Ｐ２に前記差を乗じた値（整数）に設定することを特徴とする液晶表示装置。
【請求項８】
請求項５記載の液晶表示装置において、
前記タイミング設定回路は、前記走査線の駆動タイミングを示す前記シリアル番号のシフト数と、前記データ線の駆動タイミングを示す前記シリアル番号のシフト数の合計を、前記内部クロック信号の周期Ｐ１と予め設定された前記外部クロック信号の標準周期Ｐ２との比Ｐ１／Ｐ２に前記差を乗じた値（整数）に設定することを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の表示品位の低下を防止する技術に関する。
【背景技術】
【０００２】
液晶表示装置は、消費電力が小さく、設置スペースも小さくて済むため、ノート型およびデスクトップ型のパーソナルコンピュータの表示装置に広く使用されている。近年、テレビジョン用の液晶表示装置や、携帯電話等の携帯端末用の液晶表示装置が開発されている。また、テレビジョン放送を視聴できるパーソナルコンピュータが開発されている。
【０００３】
液晶表示装置を使用する製品が多様化しているため、液晶表示装置は、様々なフレーム周波数や水平周波数に対応することが要求されている。ここで、フレーム周波数は、画面の表示速度を示し、１画面の表示周期に対応する。水平周波数は、各走査線に沿った水平ライン（表示ライン）の表示速度を示し、水平ラインの表示周期（水平同期信号の周期）に対応する。
【０００４】
一方、液晶表示装置に供給される映像信号と水平同期信号とがずれたときに、そのずれを補正することで、映像信号を正しく表示する技術が提案されている（例えば、特許文献１参照）。
【特許文献１】特開平５−４６１１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般に、液晶パネルの走査線およびデータ線を駆動する駆動信号は、同期信号（水平同期信号）に同期して生成される。このため、水平同期信号の周期が変化する場合、液晶パネルの駆動信号のタイミングは変化し、映像信号の書き込み時間は変化する。特に、同期信号の周期が短くなる場合、書き込み時間が不足し、表示品位が低下してしまう。具体的には、同期信号の周期が短くなると、走査線を駆動するゲートクロック信号やデータ線を駆動するラッチパルス信号の映像信号に対するタイミングマージンが不足し、液晶パネルの表示領域の一部が暗くなるなどの不具合が発生する。フレーム周期の短縮とともに水期信号の周期が短くなる場合も、同じ不具合が発生する。
【０００６】
本発明の目的は、液晶表示装置に供給される同期信号の周波数に依存せず、液晶セルへの書き込み時間を一定にし、表示品位の低下を防止することにある。
【課題を解決するための手段】
【０００７】
本発明の液晶表示装置は、走査線とデータ線との交差部に液晶セルを配置した液晶パネルを有している。映像信号および同期信号は、外部端子を介してそれぞれ供給される。タイミングコントローラは、同期信号に応答して走査線およびデータ線の駆動タイミングを生成する。また、タイミングコントローラは、液晶セルに供給される映像信号の書き込み時間を一定にするために、走査線の駆動タイミングおよびデータ線の駆動タイミングの少なくともいずれかを、同期信号の周期に応じて変更する。
【０００８】
本発明の液晶表示装置は、内部クロック信号を生成する発振回路を有している。タイミングコントローラは、カウンタおよびタイミング設定回路を有している。カウンタは、同期信号の周期を内部クロック信号のクロック数としてカウントする。タイミング設定回路は、走査線の駆動タイミングおよびデータ線の駆動タイミングの少なくともいずれかを、カウンタのカウンタ値に応じて設定する。
【０００９】
本発明の液晶表示装置は、外部クロック信号を受ける外部端子を有している。タイミング設定回路は、走査線の駆動タイミングおよびデータ線の駆動タイミングの少なくともいずれかを、カウンタのカウンタ値に応じたシリアル番号により設定する。シリアル番号は、外部クロック信号のクロック数を示す。また、タイミング設定回路は、同期信号の周期が所定値を超えるとき、走査線の駆動タイミングおよびデータ線の駆動タイミングを所定のシリアル番号にそれぞれ固定する。
【００１０】
本発明の液晶表示装置は、内部クロック信号を生成する発振回路を有している。タイミングコントローラは、フレーム周期検出回路、カウンタおよびタイミング設定回路を有している。フレーム周期検出回路は、同期信号に基づいて１画面を表示するための１フレームの周期を検出することで同期信号の周期を求める。ウンタは、フレーム周期検出回路により検出したフレーム周期を、内部クロック信号のクロック数としてカウントする。タイミング設定回路は、走査線の駆動タイミングおよびデータ線の駆動タイミングの少なくともいずれかを、カウンタのカウンタ値に応じて設定する。
【００１１】
本発明の液晶表示装置は、外部クロック信号を受ける外部端子を有している。タイミング設定回路は、走査線の駆動タイミングおよびデータ線の駆動タイミングの少なくともいずれかを、カウンタのカウンタ値に応じたシリアル番号により設定する。シリアル番号は、外部クロック信号のクロック数を示す。
【００１２】
本発明の液晶表示装置では、タイミング設定回路は、連続する複数のカウンタ値をそれぞれ示す複数のカウンタグループ毎にシリアル番号を割り当てる。また、タイミング設定回路は、駆動タイミングを、カウンタのカウンタ値を含むカウンタグループに対応するシリアル番号により設定する。例えば、タイミング設定回路は、カウンタグループと、カウンタグループ毎に割り当てられたシリアル番号とで構成されるテーブルを有している。
【００１３】
本発明の液晶表示装置では、タイミングコントローラの差分検出回路は、予め設定された標準のカウンタ値とカウンタから出力されるカウンタ値との差を、同期信号の周期の変化として検出する。タイミング設定回路は、差を演算することで、走査線の駆動タイミングおよびデータ線の駆動タイミングを示すシリアル番号の少なくともいずれかを求める。
【００１４】
本発明の液晶表示装置では、タイミング設定回路は、走査線の駆動タイミングを示すシリアル番号のシフト数を、内部クロック信号の周期Ｐ１と予め設定された外部クロック信号の標準周期Ｐ２との比Ｐ１／Ｐ２に差を乗じた値（整数）に設定する。
【００１５】
本発明の液晶表示装置では、タイミング設定回路は、データ線の駆動タイミングを示すシリアル番号のシフト数を、内部クロック信号の周期Ｐ１と予め設定された外部クロック信号の標準周期Ｐ２との比Ｐ１／Ｐ２に差を乗じた値（整数）に設定する。
【００１６】
本発明の液晶表示装置では、タイミング設定回路は、走査線の駆動タイミングを示すシリアル番号のシフト数と、データ線の駆動タイミングを示すシリアル番号のシフト数の合計を、内部クロック信号の周期Ｐ１と予め設定された外部クロック信号の標準周期Ｐ２との比Ｐ１／Ｐ２に差を乗じた値（整数）に設定する。
【発明の効果】
【００１７】
本発明の液晶表示装置では、走査線の駆動タイミングおよびデータ線の駆動タイミングの少なくともいずれかを、同期信号の周期に応じて変更することで、同期信号の周期が変化した場合にも書き込み時間を一定にできる。この結果、表示品位の低下を防止できる
。
【００１８】
本発明の液晶表示装置では、周期が常に一定の内部クロック信号を使用することで、同期信号の周期を正しく測定できる。この結果、タイミング設定回路は、走査線の駆動タイミングおよびデータ線の駆動タイミングの少なくともいずれかを、高い精度で設定できる。
【００１９】
本発明の液晶表示装置では、同期信号の周期が所定値を超えるとき、走査線の駆動タイミングおよびデータ線の駆動タイミングは、所定のシリアル番号にそれぞれ固定される。このため、これより長い周期では、書き込み時間は、同期信号の周期に依存して長くなる。しかし、書き込み時間が長くなることで、表示品位が低下することはない。したがって、タイミング設定回路の回路規模を小さくできる。
【００２０】
本発明の液晶表示装置は、周期が常に一定の内部クロック信号を使用することで、１フレーム周期を正しく測定できる。また、１フレーム周期を測定することで、同期信号の周期の平均的な値を検出できる。この結果、走査線の駆動タイミングおよびデータ線の駆動タイミングを、同期信号の周期の１回の測定に応じて設定する場合に比べて、正確に設定できる。
【００２１】
本発明の液晶表示装置では、液晶パネルの駆動タイミングを、液晶パネルを駆動するための基本クロックである外部クロック信号のシリアル番号により設定することで、駆動タイミングを容易かつ正確に生成できる。
【００２２】
本発明の液晶表示装置では、連続する複数のカウンタ値を示す複数のカウンタグループ毎にシリアル番号を割り当てることで、タイミング設定回路の回路規模を小さくできる。例えば、カウンタグループおよびそれに対応するシリアル番号を示すテーブルを構成することで、回路設計およびその変更が容易になる。
【００２３】
本発明の液晶表示装置では、走査線の駆動タイミングおよびデータ線の駆動タイミングを変更するためのシリアル番号を、カウンタ値にそれぞれ対応して記憶する場合に比べ、タイミング設定回路の回路規模を小さくできる。
【００２４】
本発明の液晶表示装置では、差分検出回路が検出するカウンタ値の差に応じて、外部クロック信号（シリアル番号）のシフト数を容易に求めることができる。外部クロック信号と内部クロック信号の周期が大幅に異なる場合にも、シフト数を容易に求めることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施形態を図面を用いて説明する。図中の二重丸は、外部端子を示している。図中、太線で示した信号線は、複数本で構成されている。また、太線が接続されているブロックの一部は、複数の回路で構成されている。外部端子を介して供給される信号には、端子名と同じ符号を使用する。また、信号が伝達される信号線には、信号名と同じ符号を使用する。
【００２６】
図１は、本発明の第１の実施形態を示している。液晶表示装置は、コネクタCNを介して、例えば、図示しないパーソナルコンピュータに接続される。パーソナルコンピュータは、映像ソース（ビデオ、ＤＶＤ、テレビジョン信号など）を、様々な解像度および周波数の信号に変換する制御部を有している。制御部は、図示しないラインメモリやフレームメモリに映像信号を一時的に保持することで、映像信号および制御信号の出力タイミングを自在に設定できる。液晶表示装置は、タイミングコントローラ１０、発振回路１２、ゲー
トドライバ１４、ソースドライバ１６および液晶パネル１８を有している。
【００２７】
タイミングコントローラ１２は、コネクタCNの外部端子を介して供給されるクロック信号CLK（外部クロック信号、ドットクロック信号）、データ信号（映像信号）DATA0およびイネーブル信号ENAB（同期信号）と、発振回路１２からの内部クロック信号ICLKを受け、ゲートドライバ１４にゲートクロック信号GCLKを出力し、ソースドライバ１６にラッチパルス信号LP、データ信号（映像信号）DATAを出力する。クロック信号CLKは、タイミングコントローラ１０を動作させるための基本クロック信号である。イネーブル信号ENABは、後述するように、データ信号DATA0を水平ライン毎に分割するための水平同期信号であり、各水平ラインのデータ信号DATA0の転送開始に同期して立ち上がる正のパルス信号である。ゲートクロック信号GCLKおよびラッチパルス信号LPは、イネーブル信号ENABに同期して生成される。データ信号DATAは、データ信号DATA0と同じ情報を有する。タイミングコントローラ１０の詳細は、図２で説明する。
【００２８】
発振回路１２は、例えば、水晶発振子およびその制御回路等で構成され、クロック信号CLKより周波数の高い内部クロック信号ICLKを生成する。ゲートドライバ１４は、ゲートクロック信号GCLKに同期して走査線G1-Gnにゲートパルスを順次出力する。ソースドライバ１６は、ラッチパルス信号LPに同期してデータ信号DATAを水平ライン毎に順次受け、受けた信号をデータ線D1-Dmに出力する。
【００２９】
液晶パネル１８は、走査線G1-Gnとデータ線D1-Dmとの交差部分にそれぞれ形成された液晶セルＣを有している。液晶セルＣは、薄膜トランジスタTFTおよび画素電極PEと、図示しない液晶および対向電極とで構成されている。各薄膜トランジスタTFTは、ゲートが走査線G1-Gnのいずれかに接続され、ドレインがデータ線D1-Dmのいずれかに接続され、ソースが画素電極PEに接続されている。対向電極は、画素電極PEに対向して配置されている。また、液晶が画素電極PEと対向電極とに挟持され、液晶セルＣが構成されている。そして、液晶セルＣの透過光が、液晶セルＣに対向する三原色フィルタを通過することで、カラー画像が形成される。この実施形態では、走査線の数は、768本である（ｎ＝768）。データ線の数は、三原色フィルタのＲ（赤）、Ｇ（緑）、Ｂ（青）毎に1024本である（ｍ＝1024）。各走査線G1-Gnに沿って配置される液晶セルＣにより768個の水平ラインが形成されている。このため、ラッチパルス信号LPは、１フレーム周期に768回生成される。
【００３０】
図２は、図１に示したタイミングコントローラ１０の詳細を示している。タイミングコントローラ１０は、エッジ生成回路２０、カウンタ２２、クロックセレクタ２４および同期信号生成回路２６を有している。エッジ生成回路２０は、イネーブル信号ENABの立ち上がりエッジに同期してイネーブルパルス信号ENABPを生成する。すなわち、イネーブルパルス信号ENABPは、各水平ラインのデータ信号DATA0の転送開始に同期して生成される。カウンタ２２は、エッジ生成回路２０から出力されるイネーブルパルス信号ENABPのパルス生成周期を、内部クロック信号ICLKのクロック数としてカウントし、そのカウンタ値をカウンタ信号CNTとして出力する。
【００３１】
クロックセレクタ２４は、イネーブルパルス信号ENABPの立ち下がりエッジからゲートクロック信号GCLKおよびラッチパルス信号LPのエッジタイミングまでをそれぞれ示す４つのクロック数が複数組設定されたテーブルTBLを有している。クロック数は、イネーブルパルス信号ENABPの立ち下がりエッジを基準とするクロック信号CLKのパルス数（シリアル番号）を示す。クロックセレクタ２４は、カウンタ値CNTに応じて４つのクロック数を選択し、イネーブルパルス信号ENABPの立ち下がりエッジを基準として、選択したクロック数にそれぞれ対応するクロック信号CLKの立ち上がりエッジに同期してゲートクロック信号GCLKのエッジタイミングおよびラッチパルス信号LPのエッジタイミングを生成する。ゲートクロック信号GCLKの立ち上がりエッジタイミングおよび立ち下がりエッジタイミング
と、ラッチパルス信号LPの立ち上がりエッジタイミングおよび立ち下がりエッジタイミングとは、それぞれゲート立ち上がり信号GCLKR、ゲート立ち下がり信号GCLKF、ラッチ立ち上がり信号LPRおよびラッチ立ち下がり信号LPFの立ち上がりエッジとして示される。クロックセレクタ２４は、クロック信号CLKの所定のクロック数に応じて、ゲート立ち上がり信号GCLKR、ゲート立ち下がり信号GCLKF、ラッチ立ち上がり信号LPRおよびラッチ立ち下がり信号LPFを生成するためにクロックカウンタ（図示せず）を有している。このように、クロックセレクタ２４は、走査線G1-Gnおよびデータ線D1-Dmの駆動タイミングを設定するタイミング設定回路として動作する。
【００３２】
同期信号生成回路２６は、ゲート立ち下がり信号GCLKFおよびゲート立ち上がり信号GCLKRの立ち上がりエッジにそれぞれ同期する立ち下がりエッジおよび立ち上がりエッジを有するゲートクロック信号GCLKを生成する。また、同期信号生成回路２６は、ラッチ立ち上がり信号LPRおよびラッチ立ち下がり信号LPFの立ち上がりエッジに同期する立ち下がりエッジおよび立ち上がりエッジを有するラッチパルス信号LPを生成する。
【００３３】
図３は、図２に示したクロックセレクタ２４の詳細を示している。クロックセレクタ２４のテーブルTBLは、内部クロック信号ICLKのカウンタ値CNTの所定範囲毎に、ゲートクロック信号GCLKの立ち下がりエッジタイミングおよび立ち上がりエッジタイミングに対応するクロック数を示すシリアル番号GCF（GCF0-GCF4）、GCR（GCR0-GCR4）と、ラッチパルス信号LPの立ち上がりエッジタイミングおよび立ち下がりエッジタイミングに対応するクロック数を示すシリアル番号LCR（LCR0-LCR4）、LCF（LCF0-LCF4）を記憶している。すなわち、テーブルTBLは、連続する複数のカウンタ値CNTをそれぞれ示す複数のカウンタグループ"1000-1199"、"1200-1399"、"1400-1599"、"1600-1799"、"1800以上"と、これ等カウンタグループ毎に割り当てられたシリアル番号とで構成されている。
【００３４】
後述するように、イネーブル信号ENABの周期が長いとき（カウンタ値CNTが多いとき）、設定されるクロック数は、少なくなり（シリアル番号が小さくなる）、イネーブル信号ENABの周期が短いとき（カウンタ値CNTが少ないとき）、設定されるクロック数は、多くなる（シリアル番号が大きくなる）。カウンタ値が1800以上のとき、クロック数（シリアル番号）は、初期値GCF0、GCR0、LCR0、LCF0に固定される。すなわち、イネーブル信号ENABの周期が所定値を超えるとき、走査線G1-Gnおよびデータ線D1-Dmの駆動タイミングは、所定のシリアル番号にそれぞれ固定される。このため、これより長い周期では、後述する書き込み時間WTは、イネーブル信号ENABの周期に依存して長くなる。しかし、書き込み時間WTが長くなることで、液晶表示装置の表示品位が低下することはない。したがって、カウンタグループの数を少なくでき、タイミング設定回路の回路規模を小さくできる。
【００３５】
なお、この実施形態では、200カウンタ値毎に５種類のクロック数を記憶している。しかし、本発明は、これに限定されない。カウンタ値の範囲およびクロック数の種類は、内部クロック信号ICLKの周波数等の液晶表示装置の設計仕様に応じて決められる。
【００３６】
例えば、カウンタ２２のカウンタ値が1500のとき、ゲート立ち下がり信号GCLKFおよびゲート立ち上がり信号GCLKRの立ち上がりエッジは、このカウンタ値を含むカウンタグループ"1400-1599"に対応するクロック数GCF2、GCR2に設定される。同様に、ラッチ立ち上がり信号LPRおよびラッチ立ち下がり信号LPFの立ち上がりエッジは、クロック数LCR2、LCF2に設定される。
【００３７】
図４は、第１の実施形態の液晶表示装置の動作の一例を示している。この例では、本発明の液晶表示装置に接続されるパーソナルコンピュータから出力されるクロック信号CLKおよびイネーブル信号ENABの周波数は、標準的な値である。図２に示したクロックセレクタ２４は、カウンタ２２からのカウンタ値CNTに応じてテーブルTBL中の４つのシリアル番
号を選択する。クロックセレクタ２４は、選択したシリアル番号GCF、GCR、LCR、LCF（イネーブル信号ENABの出力からのクロック数）に対応する立ち上がりエッジを有するゲート立ち下がり信号GCLKF、ゲート立ち上がり信号GCLKR、ラッチ立ち上がり信号LPRおよびラッチ立ち下がり信号LPFを生成する（図４（ａ、ｂ、ｃ、ｄ））。
【００３８】
なお、この例では、説明を簡単にするために、クロック信号CLKの１水平ライン期間のクロック数を４５とし、クロック数GCF、GCR、LCR、LCFをそれぞれ９、１８、３０、３６としている。実際には、例えば、液晶パネル１８の垂直ライン数を1024とするときに、ドットクロックであるクロック信号CLKの１水平ライン期間のクロック数は、1024より多くなる。このため、クロック数GCF、GCR、LCR、LCFは、図４に示した値より多くなる。
【００３９】
同期信号生成回路２６は、ゲート立ち下がり信号GCLKFおよびゲート立ち上がり信号GCLKRに同期してゲートクロック信号GCLKの遷移エッジを生成し（図４（ｅ））、ラッチ立ち上がり信号LPRおよびラッチ立ち下がり信号LPFに同期してラッチパルス信号LPの遷移エッジを生成する（図４（ｆ））。図１に示したゲートドライバ１４は、ゲートクロック信号GCLKの立ち上がりエッジに同期して走査線G1-Gnを順次高レベルに駆動する（図４（ｇ、ｈ））。ソースドライバ１６は、ラッチパルス信号LPの立ち上がりエッジに同期してデータ信号DATAを水平ライン毎に順次受け、受けた信号をデータ線D1-Dmに出力する（図４（ｉ、ｊ））。例えば、走査線G1に接続される液晶セルＣに書き込まれる画像データの書き込み時間WTは、走査線G1に対応する水平ラインに画像データが供給されてから走査線G1が低レベルに変化するまでである。書き込み時間WTは、他の走査線G2-Gnでも同じである。
【００４０】
図５は、第１の実施形態の液晶表示装置の動作の別の例を示している。この例では、パーソナルコンピュータは、クロック信号CLKおよびイネーブル信号ENABの周波数を、図４に示した標準値より高くする。内部クロック信号ICLKの周波数は、クロック信号CLKの周波数に依存せず一定である。１水平期間が短くなるため、カウンタ２２がカウントする１水平期間に対応する内部クロック信号ICLKのクロック数（カウンタ値CNT）は、図４に比べ少なくなる。
【００４１】
クロックセレクタ２４は、カウンタ値CNTに応じて、テーブルTBLから４つのクロック数GCF、GCR、LCR、LCFを選択し、ゲート立ち下がり信号GCLKF、ゲート立ち上がり信号GCLKR、ラッチ立ち上がり信号LPRおよびラッチ立ち下がり信号LPFを生成する。この例では、クロック信号CLKの１水平ライン期間のクロック数は、図４と同じ４５であり、クロック数GCF、GCR、LCR、LCFは、それぞれ１２、２１、３０、３６としている。すなわち、ゲートクロック信号GCLKの遷移エッジを示すクロック数GCF、GCRが３クロック多く設定され、ラッチパルス信号LPの遷移エッジを示すクロック数LCR、LCFは、図４と同じに設定される。
【００４２】
ゲートクロック信号GCLKの生成タイミングは、クロック数GCF、GCRを増やすことで遅くなる。このため、クロック信号CLKの周波数が高くなっても、実質の書き込み時間WTが減ることを防止できる。このため、タイミングコントローラ１０から出力されるGCLK、LPなどの制御信号のタイミングマージンが減ることが防止され、液晶パネル１８の表示領域の一部が暗くなるなどの不具合が発生することが防止される。この結果、液晶表示装置の品位が低下することはない。図中の破線の矢印は、クロック数GCF、GCR、LCR、LCFを、図４と同じにした場合の書き込み時間を示している。
【００４３】
なお、上述した例に限らず、ゲートクロック信号GCLKの遷移エッジを示すクロック数GCF、GCRを図４と同じ値に設定し、ラッチパルス信号LPの遷移エッジを示すクロック数LCR、LCFをそれぞれ３クロック減らしても、実質の書き込み時間を図４と同じにできる。さらに、クロック数GCF、GCRを２クロック増やし、クロック数LCR、LCFを１クロック減らしても実質の書き込み時間を図４と同じにできる。また、クロック数GCR、GCFの差は、ゲートクロック信号GCLKの低レベル期間を一定にするために、図４に示した差"９"より多くしてもよい。同様に、クロック数LCF、LCRの差は、ラッチパルス信号LPのパルス幅を一定にするために、図４に示した差"６"より多くしてもよい。
【００４４】
図６は、第１の実施形態の液晶表示装置の動作の別の例を示している。この例では、パーソナルコンピュータは、クロック信号CLKおよびイネーブル信号ENABの周波数を、図４に示した標準値より低くする。１水平期間が長くなるため、カウンタ２２がカウントする１水平期間に対応する内部クロック信号ICLKのクロック数（カウンタ値CNT）は、図４に比べ多くなる。
【００４５】
クロックセレクタ２４は、カウンタ値CNTに応じて、テーブルTBLから４つのクロック数GCF、GCR、LCR、LCFを選択し、ゲート立ち下がり信号GCLKF、ゲート立ち上がり信号GCLKR、ラッチ立ち上がり信号LPRおよびラッチ立ち下がり信号LPFを生成する。この例においても、クロック信号CLKの１水平ライン期間のクロック数は、図４と同じ４５である。テーブルTBLから選択されるクロック数GCF、GCR、LCR、LCFは、それぞれ３、１２、３２、３８である。すなわち、ゲートクロック信号GCLKの遷移エッジを示すクロック数GCF、GCRは、図４に比べて６クロック少なく、ラッチパルス信号LPの遷移エッジを示すクロック数LCR、LCFは、図４に比べて２クロック多い。ゲートクロック信号GCLKの生成タイミングは、クロック数GCF、GCRを減らすことで早くなる。ラッチパルス信号LPの生成タイミングは、クロック数LCR、LCFを増やすことで遅くなる。このため、クロック信号CLKの周波数が低くなっても、実質の書き込み時間WTが増えることを防止できる。
【００４６】
なお、書き込み時間WTは、クロック数LCR、LCFを変えずにクロック数GCF、GCRをさらに減らすことで調整してもよく、クロック数GCF、GCRを変えずにクロック数LCR、LCFをさらに増やすことで調整してもよい。また、クロック数GCR、GCRの差は、ゲートクロック信号GCLKの低レベル期間を一定にするために、図４に示した差"８"より少なくしてもよい。同様に、クロック数LCF、LCRの差は、ラッチパルス信号LPのパルス幅を一定にするために、図４に示した差"６"より少なくしてもよい。
【００４７】
以上、本実施形態では、走査線G1-Gnの駆動タイミングおよびデータ線D1-Dmの駆動タイミングの少なくともいずれかを、イネーブル信号ENABの周期に応じて変更することで、イネーブル信号ENABの周期が短くなる場合にも書き込み時間WTを一定にできる。この結果、液晶表示装置の表示品位の低下を防止できる。駆動タイミングをドットクロックであるクロック信号CLKのシリアル番号により設定することで、駆動タイミングを容易かつ正確に生成できる。
【００４８】
発振回路１２が生成する発振周期が不変の内部クロック信号ICLKを使用することで、イネーブル信号ENABの周期を正しく測定できる。この結果、走査線G1-Gnの駆動タイミングおよびデータ線D1-Dmの駆動タイミングの少なくともいずれかを、高い精度で調整できる。
【００４９】
イネーブル信号ENABの周期が長いときに、走査線G1-Gnおよびデータ線D1-Dmの駆動タイミングを固定することで、液晶表示装置の表示品位が低下させることなく、クロックセレクタ２４の回路規模を小さくできる。また、クロックセレクタ２４にテーブルTLBを形成することで、クロックセレクタ２４の回路設計およびその変更が容易になる。クロックセレクタ２４のテーブルTBLを、カウンタグループ毎にシリアル番号を割り当てて構成することで、クロックセレクタ２４の回路規模を小さくできる。
【００５０】
図７は、本発明の第２の実施形態を示している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この
実施形態では、タイミングコントローラが、第１の実施形態のタイミングコントローラ１０と相違する。その他の構成は、第１の実施形態と同じである。このため、図７では、タイミングコントローラのみを示す。
【００５１】
この実施形態のタイミングコントローラは、１フレーム周期に対応する内部クロック信号ICLKのクロック数に応じて、ゲートクロック信号GCLKおよびラッチパルス信号LPの生成タイミングを調整する。このため、タイミングコントローラは、第１の実施形態のタイミングコントローラ１０（図２）のカウンタ２２およびクロックセレクタ２４の代わりにカウンタ２２Ａおよびクロックセレクタ２４Ａを有している。また、タイミングコントローラは、フレームブランク検出部２８Ａを有している。その他の構成は、第１の実施形態のタイミングコントローラ１０とほぼ同じである。
【００５２】
フレームブランク検出部２８Ａは、イネーブル信号ENABを受け、１フレーム期間に存在するフレームブランク期間を検出し、フレームブランク期間の検出タイミングに同期してフレーム周期信号FLP（パルス信号）を出力する。ここで、フレームブランク期間は、１画面を液晶パネルに表示するための１フレーム期間において、データ信号DATA（映像信号）が伝達されない期間であり、液晶表示装置に接続されるパーソナルコンピュータが、１フレーム分のデータ信号DATAを全て出力してから次のフレームのデータ信号DATAの出力を開始するまでの期間である。フレームブランク期間は、１フレーム期間に１回検出されるため、フレーム周期信号FLPのパルス発生周期は、１フレーム期間を示す。このように、フレームブランク検出部２８Ａは、イネーブル信号ENABに基づいて１フレーム周期を検出するフレーム周期検出回路として動作する。なお、垂直ライン数（例えば、1024ライン）が変わらない場合、１フレーム期間に発生するイネーブル信号ENABのパルス数は、同じである。このため、フレームブランク期間が変わらない場合、１フレーム周期の検出により、イネーブル信号ENABの周期を間接的に検出できる。
【００５３】
カウンタ２２Ａは、フレームブランク検出部２８Ａから出力されるフレーム周期信号FLPのパルス生成周期を、内部クロック信号ICLKのクロック数としてカウントし、そのカウンタ値CNTをカウント信号CNTとして出力する。このため、カウンタ値CNTは、１フレーム期間のクロック数を示す。クロックセレクタ２４Ａ（タイミング設定回路）は、第１の実施形態と同じ機能を有している。但し、この実施形態では、カウンタ値CNTは、１フレーム期間を示すため、上述した図３に示したテーブルTBLのカウンタ値CNTの欄に記憶している数値が第１の実施形態と相違する。テーブルTBLのその他の値は、第１の実施形態と同じである。
【００５４】
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、１フレーム周期の測定により、イネーブル信号ENABの周期の平均的な値を検出できる。この結果、走査線G1-Gnおよびデータ線D1-Dmの駆動タイミングを、イネーブル信号ENABの周期の１回の測定に応じて設定する場合に比べて、正確に設定できる。
【００５５】
図８は、本発明の第３の実施形態を示している。第１および第２の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態では、タイミングコントローラが、第１の実施形態のタイミングコントローラ１０と相違する。その他の構成は、第１の実施形態と同じである。このため、図８では、タイミングコントローラのみを示す。
【００５６】
この実施形態のタイミングコントローラは、第１の実施形態のタイミングコントローラ１０（図２）のクロックセレクタ２４の代わりに差分検出回路３０Ｂおよびクロック数演算回路３２Ｂ（タイミング設定回路）を有している。その他の構成は、第１の実施形態と
ほぼ同じである。
【００５７】
差分検出回路３０Ｂは、カウンタ２２から出力される１水平期間を示すカウンタ値CNTと、予め設定された標準的な１水平期間のカウンタ値（内部クロック信号ICLKの１水平期間のクロック数）を示す標準値STDENとの差DIFを検出し、検出した値を差分信号DIFとして出力する。差分検出回路３０Ｂは、差DIFを、イネーブル信号ENABの周期の変化として検出する。クロック数演算回路３２Ｂは、差分信号DIFが示すカウンタ値の差（DIF）に応じて、ゲート立ち下がり信号GCLKF、ゲート立ち上がり信号GCLKR、ラッチ立ち上がり信号LPRおよびラッチ立ち下がり信号LPFを生成する。
【００５８】
例えば、カウンタ値CNTが標準値STDENに対して所定の範囲内に存在するとき、クロック数演算回路３２Ｂは、上述した図４に示したタイミングでゲート立ち下がり信号GCLKF、ゲート立ち上がり信号GCLKR、ラッチ立ち上がり信号LPRおよびラッチ立ち下がり信号LPFを出力する。クロック数演算回路３２Ｂは、カウンタ値CNTが標準値STDENに対して所定値以上少ないとき、クロック信号CLKおよびイネーブル信号ENABの周波数が高くなったと判定する。そして、クロック数演算回路３２Ｂは、ゲートクロック信号GCLKの生成タイミングを、例えば、差DIFに所定の比２０％を乗じた値（但し、整数）に相当するロック信号CLKのクロック数（シリアル番号）だけ遅らせる。すなわち、クロック数演算回路３２Ｂは、ゲートクロック信号GCLKの生成タイミングを、クロック信号CLKの周期に応じて変更するために、シリアル番号のシフト数を求める。この結果、第１の実施形態と同様に、書き込み時間WTに対応するクロック信号CLKのクロック数は増え、書き込み時間WTは、クロック信号CLKの周期が短くなった分だけ増える。
【００５９】
クロック数演算回路３２Ｂは、カウンタ値CNTが標準値STDENに対して所定値以上多いとき、クロック信号CLKおよびイネーブル信号ENABの周波数が低くなったと判定する。そして、クロック数演算回路３２Ｂは、ゲートクロック信号GCLKの生成タイミングを、例えば、差DIFに所定の比２０％を乗じた値（但し、整数）に相当するクロック信号CLKのクロック数（シリアル番号）だけ早くする。この結果、書き込み時間WTに対応するクロック信号CLKのクロック数は減り、書き込み時間WTは、クロック信号CLKの周期が長くなった分だけ減る。
【００６０】
上述した"比２０％"は、内部クロック信号ICLKの周期P1と、予め設定されたクロック信号CLKの標準的な周期P2との比P1／P2である。すなわち、この例では、内部クロック信号ICLKの周期P1は、クロック信号CLKの標準的な周期P2の５分の１に設定されている。差DIFに比P1／P2を乗じることで、差DIFに対応する時間を、クロック信号CLKのクロック数として求めることができる。このため、クロック数演算回路３２Ｂは、求めたクロック数を増減だけで、書き込み時間WTを一定にするためのゲート立ち下がり信号GCLKF、ゲート立ち上がり信号GCLKR、ラッチ立ち上がり信号LPRおよびラッチ立ち下がり信号LPFを生成できる。
【００６１】
なお、クロック信号CLKの周波数が高くなったと判定したときに、クロック数LCR、LCFを変えずに、ラッチパルス信号LPの遷移エッジを設定するクロック数LCR、LCFを、差DIFの２０％に相当するクロック数だけ早くしてもよい。同様に、クロック信号CLKの周波数が低くなったと判定したときに、クロック数LCR、LCFを変えずに、ラッチパルス信号LPの遷移エッジを設定するクロック数LCR、LCFを、差DIFの２０％に相当するクロック数だけ遅くしてもよい。あるいは、クロック信号CLKの周波数が高くなったと判定したときに、クロック数GCF、GCRを差DIFの１０％に相当するクロック数だけ遅くし、クロック数LCR、LCFを、差DIFの１０％に相当するクロック数だけ早くしてもよい。同様に、クロック信号CLKの周波数が低くなったと判定したときに、クロック数GCF、GCRを、差DIFの１０％に相当するクロック数だけ早くし、クロック数LCR、LCFを、差DIFの１０％に相当するクロッ
ク数だけ遅くしてもよい。
【００６２】
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、ゲートクロック信号GCLKおよびラッチパルス信号LPの生成タイミングの変化量を示すシリアル番号を、テーブルTBLを参照することなく、差DIFに基づいて演算により求めることができる。このため、クロック数演算回路３２Ｂの回路規模を小さくできる。また、シリアル番号を演算により求めることで、ゲートクロック信号GCLKおよびラッチパルス信号LPの生成タイミングをクロック信号CLKの周期の変化に追従して細かく設定できる。さらに、クロック信号CLKと内部クロック信号ICLKの周期が大幅に異なる場合にも、差分検出回路３０Ｂが検出する差DIFに応じて、クロック信号CLKのシリアル番号のシフト数を容易に求めることができる。
【００６３】
図９は、本発明の第４の実施形態を示している。第１〜第３の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態では、タイミングコントローラが、第１の実施形態のタイミングコントローラ１０と相違する。その他の構成は、第１の実施形態と同じである。このため、図９では、タイミングコントローラのみを示す。
【００６４】
この実施形態のタイミングコントローラは、第３の実施形態のカウンタ２２、差分検出回路３０Ｂおよびクロック数演算回路３２Ｂの代わりにカウンタ２２Ａ、差分検出回路３０Ｃおよびクロック数演算回路３２Ｃを有している。また、第２の実施形態のフレームブランク検出回路２８Ａを有している。その他の構成は、第３の実施形態とほぼ同じである。
【００６５】
カウンタ２２Ａ、差分検出回路３０Ｃおよびクロック数演算回路３２Ｃは、フレーム周期に対応する内部クロック信号ICLKのクロック数をカウントするために、各信号線のビット数を第３の実施形態より増やして構成されている。これ等回路２２Ａ、３０Ｃ、３２Ｃの基本的な機能は、第３の実施形態のカウンタ２２、差分検出回路３０Ｂおよびクロック数演算回路３２Ｂと同じである。すなわち、カウンタ２２Ａは、１フレーム周期に対応する内部クロック信号ICLKのクロック数をカウントする。差分検出回路３０Ｃは、カウンタ２２Ａから出力される１フレーム期間を示すカウンタ値CNTと、予め設定された標準的な１フレーム期間のカウンタ値（内部クロック信号ICLKの１フレーム期間のクロック数）を示す標準値STDFLとの差DIFを求め、求めた値を差分信号DIFとして出力する。
【００６６】
クロック数演算回路３２Ｃは、差分信号DIFが示すカウンタ値の差DIFに応じて、ゲート立ち下がり信号GCLKF、ゲート立ち上がり信号GCLKR、ラッチ立ち上がり信号LPRおよびラッチ立ち下がり信号LPFを生成する。また、クロック数演算回路３２Ｃは、ゲートクロック信号GCLKの生成タイミングを、例えば、差DIFの２０％に相当するクロック数（クロック信号CLKのクロック数）だけシフトさせる。なお、第３の実施形態と同様に、ラッチパルス信号LPの遷移エッジを差DIFの２０％に相当するクロック数だけシフトしてもよく、ゲートクロック信号GCLKおよびラッチパルス信号LPの両方の遷移エッジを差DIFの１０％に相当するクロック数だけシフトしてもよい。
【００６７】
この実施形態においても、上述した第１〜第３の実施形態と同様の効果を得ることができる。
【００６８】
なお、上述した実施形態では、本発明を、パーソナルコンピュータ等の制御装置からイネーブル信号ENABを受ける液晶表示装置に適用する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、本発明を、制御装置から水平同期信号HSYNCおよび垂直同期信号VSYNCを受ける液晶表示装置に適用してもよい。この場合、イネーブ
ル信号ENABの代わりに水平同期信号HSYNCを用いて本発明を実現できる。
【００６９】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１）  走査線とデータ線との交差部に液晶セルを配置した液晶パネルと、
映像信号および同期信号をそれぞれ受ける外部端子と、
前記同期信号に応答して前記走査線および前記データ線の駆動タイミングを生成するとともに、前記液晶セルに供給される前記映像信号の書き込み時間を一定にするために、前記走査線の駆動タイミングおよび前記データ線の駆動タイミングの少なくともいずれかを、前記同期信号の周期に応じて変更するタイミングコントローラとを備えていることを特徴とする液晶表示装置。
【００７０】
（付記２）  付記１記載の液晶表示装置において、
内部クロック信号を生成する発振回路を備え、
前記タイミングコントローラは、
前記同期信号の周期を前記内部クロック信号のクロック数としてカウントするカウンタと、
前記走査線の駆動タイミングおよび前記データ線の駆動タイミングの少なくともいずれかを、前記カウンタのカウンタ値に応じて設定するタイミング設定回路とを備えていることを特徴とする液晶表示装置。
【００７１】
（付記３）  付記２記載の液晶表示装置において、
外部クロック信号を受ける外部端子を備え、
前記タイミング設定回路は、前記走査線の駆動タイミングおよび前記データ線の駆動タイミングの少なくともいずれかを、前記カウンタのカウンタ値に応じて前記外部クロック信号のクロック数を示すシリアル番号により設定するとともに、前記同期信号の周期が所定値を超えるとき、前記走査線の駆動タイミングおよび前記データ線の駆動タイミングを所定の前記シリアル番号にそれぞれ固定することを特徴とする液晶表示装置。
【００７２】
（付記４）  付記１記載の液晶表示装置において、
内部クロック信号を生成する発振回路を備え、
前記タイミングコントローラは、
前記同期信号に基づいて１画面を表示するための１フレームの周期を検出することで前記同期信号の周期を求めるフレーム周期検出回路と、
前記フレーム周期検出回路により検出したフレーム周期を、前記内部クロック信号のクロック数としてカウントするカウンタと、
前記走査線の駆動タイミングおよび前記データ線の駆動タイミングの少なくともいずれかを、前記カウンタのカウンタ値に応じて設定するタイミング設定回路とを備えていることを特徴とする液晶表示装置。
【００７３】
（付記５）  付記４記載の液晶表示装置において、
外部クロック信号を受ける外部端子を備え、
前記タイミング設定回路は、前記走査線の駆動タイミングおよび前記データ線の駆動タイミングの少なくともいずれかを、前記カウンタのカウンタ値に応じて前記外部クロック信号のクロック数を示すシリアル番号により設定するとともに、前記フレーム周期が所定値を超えるとき、前記走査線の駆動タイミングおよび前記データ線の駆動タイミングを所定の前記シリアル番号にそれぞれ固定することを特徴とする液晶表示装置。
【００７４】
（付記６）  付記２または付記４記載の液晶表示装置において、
外部クロック信号を受ける外部端子を備え、
前記タイミング設定回路は、前記走査線の駆動タイミングおよび前記データ線の駆動タ
イミングの少なくともいずれかを、前記カウンタのカウンタ値に応じて前記外部クロック信号のクロック数を示すシリアル番号により設定することを特徴とする液晶表示装置。
【００７５】
（付記７）  付記６記載の液晶表示装置において、
前記タイミング設定回路は、連続する複数のカウンタ値をそれぞれ示す複数のカウンタグループ毎に前記シリアル番号を割り当て、前記駆動タイミングを、前記カウンタのカウンタ値を含むカウンタグループに対応するシリアル番号により設定することを特徴とする液晶表示装置。
【００７６】
（付記８）  付記７記載の液晶表示装置において、
前記タイミング設定回路は、前記カウンタグループと、前記カウンタグループ毎に割り当てられた前記シリアル番号とを示すテーブルを備えていることを特徴とする液晶表示装置。
【００７７】
（付記９）  付記６記載の液晶表示装置において、
前記タイミングコントローラは、予め設定された標準のカウンタ値と前記カウンタから出力される前記カウンタ値との差を、前記同期信号の周期の変化として検出する差分検出回路を備え、
前記タイミング設定回路は、前記差を演算することで、前記走査線の駆動タイミングおよび前記データ線の駆動タイミングを示す前記シリアル番号の少なくともいずれかを求めることを特徴とする液晶表示装置。
【００７８】
（付記１０）  付記９記載の液晶表示装置において、
前記タイミング設定回路は、前記走査線の駆動タイミングを示す前記シリアル番号のシフト数を、前記内部クロック信号の周期Ｐ１と予め設定された前記外部クロック信号の標準周期Ｐ２との比Ｐ１／Ｐ２に前記差を乗じた値（整数）に設定することを特徴とする液晶表示装置。
【００７９】
（付記１１）  付記９記載の液晶表示装置において、
前記タイミング設定回路は、前記データ線の駆動タイミングを示す前記シリアル番号をシフト数を、前記内部クロック信号の周期Ｐ１と予め設定された前記外部クロック信号の標準周期Ｐ２との比Ｐ１／Ｐ２に前記差を乗じた値（整数）に設定することを特徴とする液晶表示装置。
【００８０】
（付記１２）  付記９記載の液晶表示装置において、
前記タイミング設定回路は、前記データ線の駆動タイミングを示す前記シリアル番号のシフト数と、前記データ線の駆動タイミングを示す前記シリアル番号をシフト値の合計を、前記内部クロック信号の周期Ｐ１と予め設定された前記外部クロック信号の標準周期Ｐ２との比Ｐ１／Ｐ２に前記差を乗じた値（整数）に設定することを特徴とする液晶表示装置。
【００８１】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【図面の簡単な説明】
【００８２】
【図１】本発明の第１の実施形態を示すブロック図である。
【図２】図１に示したタイミングコントローラの詳細を示すブロック図である。
【図３】図２に示したクロックセレクタ２４の詳細を示す説明図である。
【図４】第１の実施形態の液晶表示装置の動作の一例を示すタイミング図である。
【図５】第１の実施形態の液晶表示装置の動作の別の例を示すタイミング図である。
【図６】第１の実施形態の液晶表示装置の動作の別の例を示すタイミング図である。
【図７】本発明の第２の実施形態のタイミングコントローラの詳細を示すブロック図である。
【図８】本発明の第３の実施形態のタイミングコントローラの詳細を示すブロック図である。
【図９】本発明の第４の実施形態のタイミングコントローラの詳細を示すブロック図である。
【符号の説明】
【００８３】
１０  タイミングコントローラ
１２  発振回路
１４  ゲートドライバ
１６  ソースドライバ
１８  液晶パネル
２０  エッジ生成回路
２２、２２Ａ  カウンタ
２４  クロックセレクタ
２６  同期信号生成回路
２８Ａ  フレームブランク検出回路
３０Ｂ、３０Ｃ  差分検出回路
３２Ｂ、３２Ｃ  クロック数演算回路
CLK  クロック信号
CN  コネクタ
CNT  カウンタ信号
D1-Dm  データ線
DATA、DATA0  データ信号
ENAB  イネーブル信号
ENABP  イネーブルパルス信号
G1-Gn  走査線
GCF、GCR  シリアル番号
GCLK  ゲートクロック信号
GCLKF  ゲート立ち下がり信号
GCLKR  ゲート立ち上がり信号
ICLK  内部クロック信号
LCR、LCF  シリアル番号
LP  ラッチパルス信号
LPF  ラッチ立ち下がり信号
LPR  ラッチ立ち上がり信号
PE  画素電極
TBL  テーブル
TFT  薄膜トランジスタ
【図１】
0004754166.tif 000002
【図２】
0004754166.tif 000003
【図３】
0004754166.tif 000004
【図４】
0004754166.tif 000005
【図５】
0004754166.tif 000006
【図６】
0004754166.tif 000007
【図７】
0004754166.tif 000008
【図８】
0004754166.tif 000009
【図９】
0004754166.tif 000010