(57)【特許請求の範囲】
【請求項１】
ＳｉＣにより作られかつｐｎ接合を有する半導体層（１）を備える半導体デバイスを製造するために、ｎ電導型とｐ電導型の一方である第１の電導型の不純物ドーパントを、ｎ電導型とｐ電導型の他方である第２の電導型不純物ドーパントによりドープされている前記半導体層（１）内に注入して前記半導体層（１）の上部に第１の電導型のドープ表面層（２）を形成し、前記半導体層の第２の電導型ドープ領域（３）によりその頂部表面を除いて囲まれた前記第１の電導型のドープ表面層（２）と前記第２の電導型ドープ領域（３）の間にｐｎ接合（４）を形成する第１段階を含む半導体デバイスの製造方法であって、
第１段階に引き続き第２段階で、前記第１の電導型の不純物ドーパントが高濃度でドープされた追加半導体コンタクト層（５）を、前記第１の電導型のドープ表面層（２）の上記頂部表面でエピタキシャル成長させ、前記半導体デバイスの低抵抗オームコンタクトとなるコンタクト層を形成させることを特徴とする方法。
【請求項２】
前記第２段階において、前記ｐｎ接合（４）を前記追加半導体コンタクト層から分離するために、前記追加半導体コンタクト層（５）の側壁（６）が、前記ｐｎ接合（４）から距離を置いて前記第１の電導型のドープ表面層（２）の表面輪郭（７）により囲まれるよう前記追加半導体コンタクト層（５）を、前記第１の電導型のドープ表面層（２）の頂部表面で成長させるか、
あるいは、前記追加半導体コンタクト層（５）を、前記半導体層（１）の頂部で成長させ、その後、エッチングにより、該追加半導体コンタクト層（５）の側壁（６）が、前記ｐｎ接合（４）を前記追加半導体コンタクト層から分離するためにそれらの間に距離を置いて前記第１の電導型のドープ表面層（２）の表面輪郭（７）で囲まれるように構成することを特徴とする、請求項１に記載の方法。
【請求項３】
前記追加半導体コンタクト層（５）は、前記第１の電導型のドープ表面層（２）の一部を覆う下面輪郭を有することを特徴とする、請求項２に記載の方法。
【請求項４】
前記ｐｎ接合（４）を前記追加半導体コンタクト層（５）から分離する前記距離は、前記半導体デバイスの予期される逆バイアス下で前記接合の空乏領域（８）が前記追加半導体コンタクト層に達するのを防止するように選択されることを特徴とする、請求項２または３に記載の方法。
【請求項５】
前記追加半導体コンタクト層（５）は、前記第２段階において、１０19ｃｍ-3を越えるドーピング濃度でエピタキシャル成長することを特徴とする、請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記追加半導体コンタクト層（５）は、前記第２段階において、１０20ｃｍ-3を越えるドーピング濃度でエピタキシャル成長することを特徴とする、請求項１から５のいずれか一項に記載の方法。
【請求項７】
前記追加半導体コンタクト層（５）は、前記第２段階において、ＳｉＣのエピタクシーと不純物ドーパントにより成長することを特徴とする、請求項１から６のいずれか一項に記載の方法。
【請求項８】
前記第１段階において注入され、かつ前記第２段階において前記追加半導体コンタクト層（５）内で成長する前記第１の電導型不純物ドーパントは、ｐ型であることを特徴とする、請求項１から７のいずれか一項に記載の方法。
【請求項９】
Ａｌが、前記追加半導体コンタクト層（５）内で不純物ドーパントとして使用されることを特徴とする、請求項７に記載の方法。
【請求項１０】
前記追加半導体コンタクト層（５）は、化学蒸着法（ＣＶＤ）で成長することを特徴とする、請求項１から９のいずれか一項に記載の方法。
【請求項１１】
前記追加半導体コンタクト層（５）は、前記第１段階で注入される不純物ドーパントが電気的に活性化されかつ注入欠陥が減少する高温で前記半導体層（１）を加熱したときに、成長することを特徴とする、請求項１０に記載の方法。
【請求項１２】
前記追加半導体コンタクト層の成長時の温度は、１５００℃より高いことを特徴とする、請求項１１に記載の方法。
【請求項１３】
前記表面層（２）内で１０15−１０19ｃｍ-3のドーピング濃度を得るために、前記第１段階において、注入が実施されることを特徴とする、請求項１から１２のいずれか一項に記載の方法。
【発明の詳細な説明】
発明の技術分野および先行技術
本発明は、ｐｎ接合を有する半導体層を備える半導体デバイスを製造する方法に関し、この方法は、ａ）ｎとｂ）ｐとのいずれか一つである第１の電導型の不純物ドーパント（dopant）を、第２の反対の電導型によりドープされる半導体層内に注入し、そのインターフェース部（interface）にｐｎ接合を形成する上記半導体層の第２の電導型ドープ領域により、その上面を除いて、囲まれた第１の電導型ドープ表面層を形成するステップa）を含んでおり、またこの方法を実施することにより製造される半導体デバイスに関する。
このイオン注入技術（ion implantation technique）は、全てのタイプの半導体デバイスを製造するために使用可能であり、幾つかの他のｐｎ接合が存在していても、この注入ステップ（implantation step）で形成されるｐｎ接合を有する全ての半導体デバイスが含まれる。このデバイスの例が、異なるタイプのダイオード、トランジスタおよびサイリスタであり、この技術は、幾つかの点で、特に、パッシベーション問題（passivation problem）を解決するために好ましいプレーナー構造（planar structure）の形成を許容する。最大でないとしても、非常に高い電界が、ｐｎ接合に非常に近接したインシュレータ内で、ブロッキングｐｎ接合（blocking pn-junction）を有する半導体デバイスの逆バイアス（reverse bias）において発生する。メサ構造のデバイス（mesa structured device）において、ｐｎ接合と、パッシベーションインシュレータ（passivating insulator）のインターフェース部とが、表面条件が制御困難なメサの側壁で交差する。さらに、インターフェース部の結晶の向き（crystallographic orientation）が、メサの回りで徐々に変化する。これらの問題は、イオン注入により得られるプレーナー構造では生じない。しかし、一つの技術的問題は、低抵抗オームコンタクト（low resistance ohmic contacts）を形成するのに必要な高濃度ドープコンタクト層（highly doped contact layers）が必要とされることである。イオン注入の場合、最大ドーピング濃度（doping concentration）が、材料の非結晶化（amorphization）により制限される。したがって、イオン注入により得られる最大ドーピング濃度は、上記メサ構造の場合よりかなり低く、これにより、パッシベーション問題は解決されるが、これは、このようにして形成されたデバイスのコンタクト層が劣化するという犠牲の下で行われる。
この製造技術は、他の材料用、特にＳｉ用にさらに開発されているので、この全体的問題は、特に、上記半導体層としてＳｉＣを有する半導体デバイスの製造のための導入部で規定された方法を使用するときに顕著であり、そのため、本発明は、特に、ＳｉＣの半導体デバイスの製造上でのこの問題を解決することに向けられ、そこでは、このプレーナー構造の利点は、ＳｉＣから形成された半導体デバイスの場合、Ｓｉから形成された半導体デバイスのブロック状態における電圧より５倍高い電圧まで保持しかつこのデバイスを高電力使用に十分適合させる能力を備えるＳｉＣ固有の特性のために、特にＳｉの場合よりかなり大きいものである。しかし、メサ構造のｐｎ接合が使用される場合、ＳｉＣのこの優れた特性から得られる利益が得られるのは小さな範囲に対してのみ可能である。ＳｉＣから形成されたデバイスにおける注入技術のこれらの特別の利点にも拘らず、本発明は、半導体層としてＳｉＣを使用することになんら制約されない。
発明の概要
本発明の目的は、上述の全体的問題を解決可能とする、導入部に記載されたタイプの方法を提供することである。
この目的は、本発明によって、ステップａ）に続くステップｂ）を含み、上記第１の電導型の高濃度ドープ追加半導体層が、上記表面層の頂部でエピタキシャル成長し、このようにして形成されたデバイスに低抵抗オームコンタクトを形成可能とするコンタクト層を形成する方法を提供することにより、得られる。
このいわゆる再成長ステップ（re-growth step）を注入ステップ（implantation step）と組合わせることにより、上記技術のそれぞれの好ましい特徴の利点を享受することが可能となり、この結果、ｐｎ接合の交差（intersection）を、表面条件が制御容易であるインシュレータへのインターフェース部に配置することが可能となり、エピタキシャル成長のステップにより、低抵抗オームコンタクトをデバイスに形成可能とするコンタクト層も得ることができる。このエピタキシャル成長コンタクト層は、注入層よりはるかに高濃度で（通常、１オーダー（one order of magnitude）以上の濃度で）ドープ可能である。
本発明の好ましい実施の形態によれば、上記方法は、ステップｂ）において、上記追加半導体層が、上記表面層の頂部で成長し、その側壁が、ｐｎ接合を上記コンタクト層から分離するその間の距離を置いて上記表面層の表面輪郭により囲まれる手順ａ）と、ステップｂ）において、上記追加半導体層が、上記半導体層の頂部で成長し、この後、その側壁が、ｐｎ接合を上記コンタクト層から分離するその間の距離を置いて上記表面層の表面輪郭で囲まれる構造を有する手順ｂ）のいずれか一つで特徴付けられる。このように、上記ｐｎ接合がコンタクト層から分離された好ましいデバイス構造が得られる。この特徴により、半導体デバイスの電流漏れ、故障および破壊に関する問題を防止するために、このようにして形成された半導体デバイスの逆バイアス状態での上記ｐｎ接合を横切る表面で得られる高電界をコンタクト層の上記側壁から離隔させることが可能となる。さらに、ｐｎ接合に近接した表面で半導体デバイスが故障するのを防止するために、絶縁性のパッシベーション層で、それが表面に達するｐｎ接合を覆うことが可能であろう。
本発明の他の好ましい実施の形態によれば、上記コンタクト層は、上記表面層の主要部の範囲に対応する下面輪郭が与えられる。これは、デバイスのＯＮ状態での大電流と、上記ｐｎ接合にわたる電界のほぼ均一な分布とを得ることを可能とする。
本発明の他の好ましい実施の形態によれば、上記ｐｎ接合を上記コンタクト層から分離する上記距離は、このように形成された半導体デバイスの予期される逆バイアス下で上記接合の空乏領域（depletion region）が上記コンタクト層に達するのを防止するように選択される。この構造の利点は、上述のように、高電界がコンタクト層の上記側壁に生じないことである。
本発明の他の好ましい実施の形態によれば、上記コンタクト層は、ステップｂ）において、１０19ｃｍ-3を越える、本発明の更により好ましい実施の形態によれば、１０20ｃｍ-3を越えるドーピング濃度でエピタキシャル成長し、この結果、このように、エピタキシャル成長を注入技術と組合わせることにより、このステップが用いられない場合より、コンタクト層として作用するようにされた層のかなりより高いドーピング濃度が得られる。
本発明の他の好ましい実施の形態によれば、ステップａ）において、それが注入される上記半導体層はＳｉＣから形成される。この方法は、この後、それに対する低抵抗オームコンタクトを有し、かつ、上記ｐｎ接合のために得られる上記プレーナー構造により、このデバイスのブロック状態での高電圧に耐えるＳｉＣのこの特性から十分な利点を享受することができるので、ＳｉＣのこの半導体層を有する半導体デバイスの製造のために特に、十分に適している。
本発明の他の好ましい実施の形態によれば、上記コンタクト層は、ステップｂ）において、ＳｉＣのエピタキシーと不純物ドーパントにより成長する。上記表面層上で優れたオーダーのコンタクト層を成長させることを可能とするので、上記半導体層をＳｉＣから形成するときに、これが好ましいことは勿論のことである。
本発明の他の好ましい実施の形態によれば、ステップａ）において注入されかつステップｂ）において追加半導体層内で成長する上記第１の電導型のドーパントは、ｐ型である。注入技術は、特に上記半導体層としてのＳｉＣ用のために、アクセプター用に更に開発されたが、本発明は、上記第１の電導型のドーパントとしてｐ型ドーパントを使用することに制約されず、事実、この技術は、ドナー用に良好に使用されていることを強調する。
本発明の他の好ましい実施の形態によれば、Ａｌが、上記追加半導体層の不純物ドーパントとして使用され、このコンタクト層は、ステップｂ）において、ＳｉＣのエピタキシーとこの不純物ドーパントにより成長する。優れたオーダーの層を成長させる非常に高いドーピング濃度が、ＳｉＣのエピタキシャル成長用の不純物ドーパントとしてＡｌを使用することにより、得られることが分かった。
本発明の他の好ましい実施の形態によれば、上記追加半導体層が、半導体層のエピタキシャル成長のために好ましくかつ最も一般的な技術である化学蒸着法により成長する。
上述の発展である本発明の他の好ましい実施の形態によれば、上記追加半導体層は、ステップａ）において注入された不純物ドーパントが電気的に活性化されかつ注入欠陥が減少する高温で上記半導体層を加熱することにより成長する。したがって、別のアニーリングステップ（annealing step）は必要でなく、ステップａ）において注入された不純物ドーパントは、上記コンタクト層の化学蒸着成長中に自動的に電気的に活性化される。
上記半導体層と上記追加半導体層がＳｉＣから形成される本発明の他の好ましい実施の形態によれば、上記温度は、注入ステップで形成された上記表面層の優れたアニーリングを確保する１５００℃より高い。
本発明の他の目的は、優れたオームコンタクトとプレーナー構造により形成されたｐｎ接合とを有する半導体デバイスを提供することであり、この目的は、添付独立請求項による半導体デバイスを提供することにより、本発明に従って、得られる。その利点は、対応する方法の請求項で論述されているものと同様である。
本発明の他の好ましい特徴および利点は、下記説明と他の従属請求項から明らかであろう。
【図面の簡単な説明】
添付図面を参照して、例として引用された本発明の好ましい実施の形態について以下の通り説明する。
図中：
図１から図４は、本発明の好ましい実施の形態による半導体デバイスを製造する方法の最も重要なステップを非常に概略的に示している。
発明の好ましい実施の形態の詳細な説明
その最も重要なステップが図１から図４に示されている方法は、マスキング、デマスキング（demasking）、パッシベーション等のような通常のタイプの幾つかの他のステップも勿論含んでいるが、これらのステップは、新規な思想と関係なく、したがって、明確化のために、省略した。さらに、図面は、非常に概略的であり、たとえば、含まれている可能性がある、たとえば、パッシベーション層またはマスキング層を示していない。さらに、それが注入される半導体層のみが図面に示されているが、この方法により形成された半導体デバイスは、ほどんど常に、その下側またはその側部に他の層を有しているであろう。
この場合、ＳｉＣから形成されかつ製造されるべきデバイスのドリフト層（drift layer）を形成するために、ｎ型不純物ドーパントにより低濃度でドープされる半導体層１から始める。
ステップａ）において、ＳｉＣ半導体層１の表面が、たとえば、アルミニウムまたはボロンのようなｐ型イオンの射突（bombardment）に晒される。イオンによる上記表面の射突に使用されるエネルギーは、１００ＫｅＶ〜３００ＫｅＶの範囲であるのが好ましい。１０15−１０19ｃｍ-3の間のドーパント濃度で１μmの１／１０の範囲の厚さを有する薄い表面層２が、このようにして形成される。これらのドーパントは、この注入ステップ後でも、依然として電気的に活性化されず、半導体層は、ｐ型ドーパントのこの活性化を得るために、１５００℃を越える温度まで加熱されなければならない。図１に示した表面層２の側方を制限するために、たとえば、金製の好適なマスクが、用いられることが明白である。したがって、その下側に配置された半導体層１の層３は、ｎ型ドープされ、この結果、ｐｎ接合４が二つの層２，３間のインターフェース部に形成される。したがって、プレーナーｐｎ接合がこのようにして形成される。
第２ステップにおいて、高濃度でドープされた薄い追加半導体層５が、半導体層１の頂部でエピタキシャル成長し、これは、その間半導体層１が１５００℃を越える、上記表面層２に注入された不純物ドーパントが電気的に活性化される温度で加熱される、いわゆる化学蒸着技術を用いて達成される。この高温は、層５のＳｉＣのエピタキシャル成長のために使用されるプリカーサーガス（precursor gases）を分解するためにも必要とされる。このように、ＳｉＣの高濃度でドープされたエピタキシャル層が成長可能である。この層は、１０20ｃｍ-3を越えるドーピング濃度を有することが可能であり、より正確には、注入技術により得られるよりも１オーダー以上十分に高い約１０21ｃｍ-3の濃度が得られる。アルミニウムは、上記追加半導体層５内で成長される不純物ドーパントとして使用されるのが好ましいが、他の物質も考えられる。
エピタキシャル成長の上記ステップ後、上記追加半導体層５は、たとえば、ＲＩＥにより形成され、この結果、図３に示したように側方に延長され、その側壁６は、ｐｎ接合４を層５から分離するためにそれらの間に距離を置いて表面層２の表面輪郭（surface contour）７により囲まれる。
このようにして形成された半導体デバイスが逆バイアスされたときに、どのようにして、上記ｐｎ接合４の両側に形成された空乏領域８が、コンタクト層５に到達しないかが図４に示されている。したがって、上記側壁６に高電界は生ぜず、高電界が存在するｐｎインターフェース部の領域は、全体的に半導体材料内に配置され、この結果、ＳｉＣのような高電界強度材料の利点を用いることができる。
このデバイスのドリフト層３は、この半導体デバイスのブロック状態での電圧のほとんどを吸収し、これは、ドリフト層３の真下に少なくとも一つの高濃度でドープされた基体層（substrate layer）か、それらの間に他の層も有して、デバイスの反対側に上記コンタクト層５に対する優れたオームコンタクトを形成するのが好ましい。
本発明は、上述の好ましい実施の形態に制約されないことは勿論のことであるが、本発明の基本的思想から逸脱することなく、その変更に対する多くの可能性が当業者に明らかであろう。
上記表面層および上記コンタクト層のドーパントは同じ導電型であるが、たとえば、これらの２つの層に異なるドーパントを有することが十分可能であることを述べることができる。
半導体デバイスがＳｉＣの半導体層を有していると述べるとき、この半導体デバイスが、ＳｉＣを唯一の半導体材料として有していることを必ずしも意味しないが、注入が行なわれかつｐｎ接合が形成される領域のみは、ＳｉＣから形成されなければならず、このデバイスは、望むならば、ヘテロ特性（hetero-character）を有してもよい。
さらに、これは、図面に示されていないが、注入ドーパントの拡散によるエピタキシャル成長のステップ中に加熱されるときに、ｐｎ接合は、実際上、半導体層内に僅かに移動する。
“層”の定義は、広義に解釈されるべきであり、全てのタイプの容積延長部および形状を含んでいる。
異なる層の材料に関する全ての定義は、不可避の不純物（inevitable impurities）と意図的なドーピングも含んでいることは勿論である。
アニーリングは、ＣＶＤ再成長ステップで自動的に得られるが、追加のアニーリングステップが、再成長との組合わせで実施可能である。たとえば、最初に、１７００℃を越えるアニーリングステップを３０分間、実施し、その後、温度を１５５０〜１６２０℃に下げて、成長が実施される。
【図１】
0004691224.tif 000002
【図２】
0004691224.tif 000003
【図３】
0004691224.tif 000004
【図４】
0004691224.tif 000005