(57)【特許請求の範囲】
【請求項１】
絶縁性の基板上に絶縁膜を介して、発光素子を有する複数の表示画素が形成された表示装置において、
前記複数の表示画素は列方向及び行方向に配列され、
前記発光素子は、画素電極と、対向電極と、前記画素電極と前記対向電極との間の有機ＥＬ層と、を有し、
前記行方向に配設され、前記対向電極と接続された共通電圧ラインと、
前記表示画素間に、当該絶縁膜を厚さ方向に除去した溝部を備え、
前記溝部は、前記列方向に沿った列方向部位及び前記行方向に沿った行方向部位を有し、
前記共通電圧ラインの下方に対応する前記絶縁膜には前記溝部が形成されていないことを特徴とする表示装置。
【請求項２】
前記溝部は、前記発光素子の形成領域に沿って連続的に設けられていることを特徴とする請求項１記載の表示装置。
【請求項３】
前記溝部は、前記発光素子の形成領域に沿って断続的に設けられていることを特徴とする請求項１記載の表示装置。
【請求項４】
前記表示画素は、少なくとも、前記発光素子と、前記発光素子に表示データに基づく所定の電流値を有する発光駆動電流を供給するための発光駆動回路と、を備えていることを特徴とする請求項１乃至３のいずれかに記載の表示装置。
【請求項５】
画素電極と、対向電極と、前記画素電極と前記対向電極との間の有機ＥＬ層と、を有する発光素子を含む表示画素を列方向及び行方向に複数配列した表示パネルを備えた表示装置の製造方法において、
絶縁性基板上に、当該絶縁性基板表面を平坦化する絶縁膜を形成する工程と、
前記複数の表示画素間に、当該絶縁膜を厚さ方向に除去して溝部を形成する工程と、
前記行方向に配設された共通電圧ラインを形成する工程と、
を含み、
前記溝部は、前記列方向に沿った列方向部位及び前記行方向に沿った行方向部位を有し、
前記共通電圧ラインは、前記対向電極に接続され、
前記共通電圧ラインの下方に対応する前記絶縁膜には前記溝部が形成されていないことを特徴とする表示装置の製造方法。
【請求項６】
前記絶縁膜は、感光性樹脂材料を用いて形成され、前記溝部は、前記絶縁膜を露光処理及びエッチング除去処理することにより形成されることを特徴とする請求項５記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関し、特に、表示画素として有機エレクトロルミネッセンス素子等の自発光素子を複数配列した表示パネルを備えた表示装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータや映像機器、携帯情報機器等のモニタ、ディスプレイとして多用されている液晶表示装置（ＬＣＤ）に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や発光ダイオード（ＬＥＤ）等のような自発光素子を２次元配列した発光素子型の表示パネルを備えたディスプレイ（表示装置）の本格的な実用化、普及に向けた研究開発が盛んに行われている。
【０００３】
特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイにおいては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【０００４】
ここで、発光素子型ディスプレイに適用される自発光素子の一例として、周知の有機ＥＬ素子の基本構造について簡単に説明する。
図１５は、有機ＥＬ素子の基本構造を示す概略断面図である。
図１５に示すように、有機ＥＬ素子は、概略、ガラス基板等の絶縁性基板１１１の一面側（図面上方側）に、アノード電極（画素電極）１１２、有機化合物等（有機材料）からなる有機ＥＬ層１１３、及び、カソード電極（共通電極）１１４を順次積層した構成を有している。
【０００５】
有機ＥＬ層１１３は、例えば、正孔輸送材料（正孔注入層形成材料）からなる正孔輸送層（正孔注入層）１１３ａと、電子輸送性発光材料からなる電子輸送性発光層（発光層）１１３ｂとを積層して構成されている。
【０００６】
このような素子構造を有する有機ＥＬ素子においては、図１５に示すように、直流電圧源１１５からアノード電極１１２に正電圧、カソード電極１１４に負電圧を印加することにより、正孔輸送層１１３ａに注入されたホールと電子輸送性発光層１１３ｂに注入された電子が有機ＥＬ層１１３内で再結合する際に生じるエネルギーに基づいて光（励起光）ｈνが放射される。
【０００７】
ここで、この光ｈνは、アノード電極１１２及びカソード電極１１４のいずれか一方を光透過性を有する電極材料を用いて形成し、他方を遮光性及び反射特性を有する電極材料を用いて形成することにより、絶縁性基板１１１の一面側（図面上方）もしくは他面側（図面下方）の任意の方向に放射させることができる。このとき、光ｈνの発光強度は、アノード電極１１２とカソード電極１１４間に流れる電流量に応じて制御される。
【０００８】
なお、図１５に示した素子構造においては、アノード電極１１２として例えば錫ドープ酸化インジウム（ＩＴＯ；Indium Thin Oxide）等の透明電極材料を用い、カソード電極１１４として金属材料等の遮光性及び反射特性を有する電極材料を用いることにより、有機ＥＬ層１１３において発光した光ｈνを、直接又はカソード電極１１４で反射させて、透明な絶縁性基板１１１の他面側（図面下方）に放射させるボトムエミッション構造を示した。
【０００９】
これに対して、アノード電極１１２として遮光性及び反射特性を有する金属材料を用い、カソード電極１１４としてＩＴＯ等の透明電極材料を用いることにより、有機ＥＬ層１１３において発光した光ｈνを、直接又はアノード電極１１２で反射して、絶縁性基板１１１の一面側（図面上方）に放射させるトップエミッション構造も知られている。
【００１０】
ところで、上述したような素子構造を有する有機ＥＬ素子を適用して、アクティブマトリックス駆動方式の表示パネルを形成するためには、各表示画素ごとに当該有機ＥＬ素子を所望の輝度階調で発光させるための画素回路を設ける必要がある。この画素回路は、例えば１又は複数の薄膜トランジスタ等の機能素子（詳しくは後述する）と配線層を備えている。
【００１１】
図１６は、従来技術における画素回路を備えた表示画素の一例を示す等価回路図である。
表示画素は、例えば、図１６に示すように、ゲート端子が走査ラインＳＬｐに、ソース端子及びドレイン端子がデータラインＤＬｐ及び接点Ｎ１１１に各々接続された薄膜トランジスタ（ＴＦＴ）Ｔｒ１１１と、ゲート端子が接点Ｎ１１１に接続され、ソース端子に接地電位Ｖgndが印加された薄膜トランジスタＴｒ１１２と、を備えた画素駆動回路ＤＣｐ、及び、該画素駆動回路ＤＣｐの薄膜トランジスタＴｒ１１２のドレイン端子にアノード端子が接続され、カソード端子に接地電位Ｖgndよりも低電位の低電源電圧Ｖssが印加された有機ＥＬ素子（電流制御型の発光素子）ＯＥＬを有して構成されている。
【００１２】
なお、図１６において、Ｃｐは、薄膜トランジスタＴｒ１１２のゲート−ソース電極間に形成される寄生容量（保持容量）である。また、薄膜トランジスタＴｒ１１１は、ｎチャネル型の電界効果型トランジスタにより構成され、薄膜トランジスタＴｒ１１２は、ｐチャネル型の電界効果型トランジスタにより構成されている。
【００１３】
そして、このような構成を有する表示画素ＥＭｐにおいては、まず、走査ラインＳＬｐに選択レベル（ハイレベル）の走査信号Ｖselを印加することにより、薄膜トランジスタＴｒ１１１がオン動作して、当該表示画素が選択状態に設定され、この選択タイミングに同期して、表示データに応じた階調信号電圧ＶpixをデータラインＤＬｐに印加することにより、当該階調信号電圧Ｖpixが薄膜トランジスタＴｒ１１１を介して、接点Ｎ１１１（すなわち、薄膜トランジスタＴｒ１１２のゲート端子）に印加される。
【００１４】
これにより、薄膜トランジスタＴｒ１１２が当該階調信号電圧Ｖpixに応じた導通状態でオン動作して、接地電位Ｖgndから所定の発光駆動電流が薄膜トランジスタＴｒ１１２及び有機ＥＬ素子ＯＥＬを介して低電源電圧Ｖssに流れ、有機ＥＬ素子ＯＥＬが表示データに応じた輝度階調で発光動作する。
【００１５】
次いで、走査ラインＳＬｐに非選択レベル（ローレベル）の走査信号Ｖselを印加することにより、薄膜トランジスタＴｒ１１１がオフ動作して、当該表示画素が非選択状態に設定され、データラインＤＬｐと画素駆動回路ＤＣｐとが電気的に遮断される。このとき、薄膜トランジスタＴｒ１１２のゲート端子に印加され、寄生容量Ｃｐに保持された電圧に基づいて、薄膜トランジスタＴｒ１１２は、オン状態を持続することになり、上記選択状態と同様に、接地電位Ｖgndから所定の発光駆動電流が薄膜トランジスタＴｒ１１２を介して有機ＥＬ素子ＯＥＬに流れて、発光動作が継続される。
【００１６】
なお、図１６に示した表示画素（画素回路）における駆動制御方法は、表示画素に印加する電圧（階調信号電圧Ｖpix）を調整することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させていることから、電圧指定方式（又は、電圧階調制御方式）と呼ばれている。
このような表示画素（画素回路）の構成については、例えば、特許文献１等に詳しく説明されている。
【００１７】
ここで、上述したような有機ＥＬ素子ＯＥＬと画素回路ＤＣｐとを同一の絶縁性基板１１１上に形成する場合、画素回路ＤＣｐを構成する薄膜トランジスタＴｒ１１１、Ｔｒ１１２の形成工程で施される熱処理に適用される温度は、一般的に有機ＥＬ素子ＯＥＬを構成する有機ＥＬ層の特性を維持することができる温度範囲（耐熱温度）よりも高いため、画素回路ＤＣｐは有機ＥＬ素子ＯＥＬよりも前の工程で形成される（すなわち、画素回路ＤＣｐが有機ＥＬ素子ＯＥＬよりも絶縁性基板１１１側に形成される）。
【００１８】
このように有機ＥＬ素子ＯＥＬの絶縁性基板１１１側に、画素回路（薄膜トランジスタ等の機能素子や配線層）ＤＣｐを形成した場合、上層に設けられる有機ＥＬ素子ＯＥＬの各層（アノード電極１１２、有機ＥＬ層１１３、カソード電極１１４等）を段差を生じることなく均一に形成するために、上記薄膜トランジスタＴｒ１１１、Ｔｒ１１２等の機能素子や、走査ラインＳＬｐ、データラインＤＬｐ等の配線層が形成された絶縁性基板１１１表面を平坦化することが好ましい。この場合、各種の樹脂材料や絶縁性材料からなる平坦化膜を絶縁性基板１１１の一面側に積層形成する手法が本出願人によって試みられている。
【００１９】
また、有機ＥＬ素子ＯＥＬと画素回路ＤＣｐ間の電気的な影響（カップリング）を極力抑制するためには、上記平坦化膜をある程度厚く（例えば、μｍオーダーで）形成する必要もある。ここで、平坦化膜の成膜法として蒸着法等のドライプロセスを適用した場合、μｍオーダーの膜厚の平坦化膜を形成することは生産性の観点から極めて非効率的であるため、溶媒に溶解させた有機材料等をスピンコート法等を用いて絶縁性基板１１１の全面に塗布した後、焼成する手法や、感光性の樹脂フィルム（いわゆる、ドライフィルム）を貼り付けて露光し、定着させる手法等が採用されている。
【００２０】
なお、上述したように有機ＥＬ素子ＯＥＬの絶縁性基板１１１側に、薄膜トランジスタや配線層を配置した表示パネルにおいて、図１５に示したようなボトムエミッション型の発光構造を採用した場合、有機ＥＬ層１１３で発光した光ｈνの一部が画素回路ＤＣｐを構成する薄膜トランジスタや配線層等に遮断（遮光）されて、表示パネル（又は、画素形成領域）に占める発光領域の割合（いわゆる、開口率）が低下することになり、画像情報を表示する際の発光輝度の低下を招く。
【００２１】
これに対して、上述したトップエミッション型の発光構造を採用した表示パネルにおいては、画素回路ＤＣｐが形成された絶縁性基板１１１側とは反対方向に光ｈνが放射され、薄膜トランジスタや配線層等に遮断（遮光）されることがないので、上記開口率を大きく設定して表示パネルの高輝度化や長寿命化を実現することができるとともに、薄膜トランジスタや配線層ＬＮＰ等の設計自由度を比較的高くすることができるという特徴を有している。
【００２２】
【特許文献１】特開２００２−１５６９２３号公報  （第４頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、上述した構成を有する表示装置（表示パネル）においては、次に示すような問題点を有していた。
すなわち、表示画素を構成する自発光素子として、上述した有機ＥＬ素子ＯＥＬのように、電極間（アノード電極１１２とカソード電極１１４間）に流れる電流量に応じて光ｈνの発光強度が制御される電流駆動型の発光素子を適用した場合、例えば、表示パネルの大画面化、高輝度高精細化を実現するために、表示パネルに配列される表示画素数を増加させ、かつ、各表示画素（有機ＥＬ素子）のサイズを大型化すると、表示パネルに配設される各配線に流れる電流量も多くなり、発熱量の増加による温度上昇も大きくなる。
【００２４】
特に、自発光素子（有機ＥＬ素子）の発光制御に直接寄与する電流源（例えば、図１６に示した表示画素においては、有機ＥＬ素子ＯＥＬのアノード端子に接続される接地電位Ｖgndや、カソード端子に接続される低電源電圧Ｖss）に接続される給電配線のように、複数の表示画素（自発光素子）に対して共通に接続された配線においては、接続されている自発光素子の個数分の電流が集中することになるため、発熱量が著しく大きくなり、当該配線周辺の表示パネルへの熱的影響も顕著になる。
【００２５】
具体的には、上述したように、絶縁性基板を被覆する平坦化膜として有機材料を適用した場合、例えば、アクリル系樹脂では、その線膨張係数は７０〜８０ppm／℃程度、ポリイミド系樹脂では３６ppm／℃程度、エポキシ系樹脂では３０〜５０ppm／℃程度であるのに対して、一般的な金属材料からなる配線を適用した場合、例えば、銅（Ｃｕ）では、その線膨張係数は１６．５ppm／℃程度、アルミニウム（Ａｌ）では２３．１ppm／℃程度、金（Ａｕ）では、その線膨張係数は１４．２ppm／℃程度であるため、概ね２倍以上の違いがあり、特に、配線としてクロム（Ｃｒ；線膨張係数＝４．９ppm／℃）やタングステン（Ｗ；線膨張係数＝４．５ppm／℃）等の高融点金属を適用した場合には、平坦化膜（有機材料）との線膨張係数の違いは、１０倍以上に達する。上述した電流集中に伴う給電配線の発熱や電流停止してからの放熱により、膨張の程度や収縮の程度大きな違いが生じて給電配線と例えば平坦化膜のように給電配線に接している部材との界面で応力のずれが生じ、給電配線に接している部材にクラック（亀裂）や層間剥離が発生するという問題を有していた。
【００２６】
そして、このようなクラックや層間剥離が成長（拡大）し、表示画素の自発光素子（有機ＥＬ素子）の形成領域に達すると、発光輝度が低下して表示パネルの表示品位が劣化したり、さらに、クラックにより配線の断絶（断線）が生じた場合には、自発光素子が表示不良となる恐れがあり製品の歩留まりの低下を招いたりするという問題を有していた。
【００２７】
なお、上述したような不具合を生じる原因として、表示動作（自発光素子の発光駆動）時における配線への電流集中に伴う発熱（内的な熱ストレス）について説明したが、例えば、自発光素子（例えば、有機ＥＬ素子の有機ＥＬ層）の形成工程における熱処理や、表示パネルの完成後における加熱冷却の熱サイクル処理等において印加される外的な熱ストレスによっても同等の問題が生じる。
【００２８】
そこで、本発明は、上述した問題点に鑑み、給電配線に接している部材と給電配線との間での熱等により生じる応力を緩和してクラックや層間剥離が生じる現象を抑制して、表示パネルの表示品位や歩留まりの向上を図ることができる表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２９】
請求項１記載の発明は、絶縁性の基板上に絶縁膜を介して、発光素子を有する複数の表示画素が形成された表示装置において、
前記複数の表示画素は列方向及び行方向に配列され、
前記発光素子は、画素電極と、対向電極と、前記画素電極と前記対向電極との間の有機ＥＬ層と、を有し、
前記行方向に配設され、前記対向電極と接続された共通電圧ラインと、
前記表示画素間に、当該絶縁膜を厚さ方向に除去した溝部を備え、
前記溝部は、前記列方向に沿った列方向部位及び前記行方向に沿った行方向部位を有し、
前記共通電圧ラインの下方に対応する前記絶縁膜には前記溝部が形成されていないことを特徴とする。
【００３０】
請求項２記載の発明は、請求項１記載の表示装置において、前記溝部は、前記発光素子の形成領域に沿って連続的に設けられていることを特徴とする。
請求項３記載の発明は、請求項１記載の表示装置において、前記溝部は、前記発光素子の形成領域に沿って断続的に設けられていることを特徴とする。
【００３１】
請求項４記載の発明は、請求項１乃至３のいずれかに記載の表示装置において、前記表示画素は、少なくとも、前記発光素子と、前記発光素子に表示データに基づく所定の電流値を有する発光駆動電流を供給するための発光駆動回路と、を備えていることを特徴とする。
【００３２】
請求項５記載の発明は、画素電極と、対向電極と、前記画素電極と前記対向電極との間の有機ＥＬ層と、を有する発光素子を含む表示画素を列方向及び行方向に複数配列した表示パネルを備えた表示装置の製造方法において、
絶縁性基板上に、当該絶縁性基板表面を平坦化する絶縁膜を形成する工程と、
前記複数の表示画素間に、当該絶縁膜を厚さ方向に除去して溝部を形成する工程と、
前記行方向に配設された共通電圧ラインを形成する工程と、
を含み、
前記溝部は、前記列方向に沿った列方向部位及び前記行方向に沿った行方向部位を有し、
前記共通電圧ラインは、前記対向電極に接続され、
前記共通電圧ラインの下方に対応する前記絶縁膜には前記溝部が形成されていないことを特徴とする。
【００３３】
請求項６記載の発明は、請求項５記載の表示装置の製造方法において、前記絶縁膜は、感光性樹脂材料を用いて形成され、前記溝部は、前記絶縁膜を露光処理及びエッチング除去処理することにより形成されることを特徴とする。
【発明の効果】
【００３４】
本発明に係る表示装置及びその製造方法によれば、表示画素（発光素子）の発光駆動動作に伴う発熱に起因して、絶縁性基板上に形成された絶縁膜（平坦化膜）が膨張、収縮することにより生じる応力ひずみを、溝部において開放、緩和することができるので、当該絶縁膜（平坦化膜）にクラックや層間剥離が生じる現象を抑制して、表示パネルの表示品位や歩留まりの向上を図ることができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明に係る表示装置及びその製造方法について、実施の形態を示して詳しく説明する。ここで、以下に示す実施形態においては、表示画素を構成する発光素子として有機ＥＬ素子を適用し、特に、高分子系の有機材料からなる有機ＥＬ層を備えた有機ＥＬ素子を適用した場合について説明する。
【００３６】
＜第１の実施形態＞
（表示パネル）
まず、本発明に係る表示装置に適用される表示パネルについて説明する。
図１は、本発明の適用された有機ＥＬディスプレイを示した図面である。図１に示されるように、有機ＥＬディスプレイ１は、外部回路１０１によって制御された表示装置であり、基本構造として、有機ＥＬ表示パネル２と、外部回路１０１から出力されるクロック信号や輝度階調信号を含む制御信号群ＤＣＮＴに応じて階調電流Ｉdataの電流値を制御するデータドライバ３と、外部回路１０１から出力されるクロック信号を含む制御信号群ＧＣＮＴに応じて選択信号Ｓselを出力する選択走査ドライバ５と、を備える。
【００３７】
有機ＥＬ表示パネル２は、画像が実質的に表示される表示部４が絶縁性基板１１に設けられた構造となっている。表示部４の周囲に選択走査ドライバ５、データドライバ３が配設されている。選択走査ドライバ５及びデータドライバ３は、絶縁性基板１１上に設けられていても良いし、絶縁性基板１１の周辺に配された基板（図示略）上に設けられても良い。
【００３８】
表示部４においては、（ｍ×ｎ）個の画素（表示画素）Ｐ１，１〜Ｐｍ，ｎがマトリクス状となって絶縁性基板１１上に設けられており、縦方向（列方向）にｍ個の画素Ｐｉ，ｊが配列され、横方向（行方向）にｎ個の画素Ｐｉ，ｊが配列されている。ここで、ｍ，ｎは１以上の整数であり、ｉは１以上ｍ以下の或る整数であり、ｊは１以上ｎ以下の或る整数であり、縦にｉ番目（つまり、ｉ行目）であって横にｊ番目（つまり、ｊ列目）である画素を画素Ｐｉ，ｊと記す。
【００３９】
また、表示部４においては、ｍ本の選択走査ラインＬｓと、複数本の供給電圧ラインＬａと、ｎ本のデータラインＬｄとが絶縁性基板１１上に形成されている。選択走査ラインＬｓは、互いに平行となって横方向に延在している。供給電圧ラインＬａは、縦方向に配列されている。データラインＬｄは、互いに平行となって縦方向に延在し、選択走査ラインＬｓに対して垂直に交差している。これら選択走査ラインＬｓ、供給電圧ラインＬａ及びデータラインＬｄは層間絶縁膜等によって互いに絶縁されている。また、選択走査ラインＬｓは選択走査ドライバ５のそれぞれの出力端子に接続されており、供給電圧ラインＬａは互いに導電しており、発振回路６の出力端子に接続されている。
【００４０】
また、各選択走査ラインＬｓには、横方向に配列されたｎ個の画素Ｐｉ，１〜Ｐｉ，ｎが接続されており、各供給電圧ラインＬａには、縦方向に配列されたトランジスタＴｒ１３のドレイン又はソースの一方に接続されており、各データラインＬｄには、縦方向に配列されたｍ個の画素Ｐ１，ｊ〜Ｐｍ，ｊが接続されており、選択走査ラインＬｓとデータラインＬｄとの交差部に画素Ｐｉ，ｊが配されている。
【００４１】
画素Ｐｉ，ｊは、発光駆動電流の電流値に従った輝度で発光する有機ＥＬ素子Ｅｉ，ｊと、有機ＥＬ素子Ｅｉ，ｊの周辺に設けられている画素回路Ｄｉ，ｊ（画素回路ＤＣ）と、を備える。
有機ＥＬ素子Ｅｉ，ｊ（１６）は、後述するように、画素電極１５、有機ＥＬ層１６、対向電極１７が順に積層した積層構造となっている。画素電極１５は、画素Ｐ１，１〜Ｐｍ、ｎごとにパターニングされており、データラインＬｄと選択走査ラインＬｓとによって囲繞された各囲繞領域に形成されている。
【００４２】
次に、表示部４の周囲に配設されたデータドライバ３、選択走査ドライバ５及び発振回路６について説明する。
図２は、本発明の適用された有機ＥＬディスプレイにおける駆動制御動作を示すタイミングチャートである。
詳細には図２に示されるように、選択走査ドライバ５は、選択信号Ｓselとしてハイレベルのオン電位ＶＯＮ（例えば共通電位Ｖcomより十分高い。）又はローレベルのオフ電位ＶＯＦＦ（例えば共通電位Ｖcom以下である。）の何れかのレベルの電位を選択走査ラインＬｓに個別に印加することによって、所定周期で各選択走査ラインＬｓを選択する。
【００４３】
即ち、選択走査ラインＬｓが選択される選択期間ＴＳＥでは、選択走査ドライバ５が選択信号としてオン電位ＶＯＮを選択走査ラインＬｓに印加することにより、選択走査ラインＬｓに接続されたトランジスタＴｒ１２（画素回路Ｄｉ,１〜Ｄｉ,ｎ全てのトランジスタＴｒ１２である。）がオン状態になる。トランジスタＴｒ１２がオン状態になることによってデータラインＬｄに流れる電流が画素回路ＤＣに流れ得るようになる。一方、選択期間ＴＳＥ以外の非選択期間ＴＮＳＥでは、オフ電位ＶＯＦＦを選択走査ラインＬｓに印加することにより、トランジスタＴｒ１２がオフ状態になる。トランジスタＴｒ１２がオフ状態になることで、データラインＬｄに流れる電流は画素回路ＤＣに流れ得ないようになる。ここで、ＴＳＥ＋ＴＮＳＥ＝ＴＳＣで表される期間が一走査期間であり、選択走査ラインＬｓの選択期間ＴＳＥは互いに重ならない。
【００４４】
発振回路６は、水晶発振器等を備え、ハイレベル電位ＶＨＩＧＨとローレベル電位ＶＬＯＷの矩形波を出力する供給電圧信号Ｓscを全ての供給電圧ラインＬａに同期して出力するものである。
詳細には図２に示されるように、発振回路６から出力される周期的信号の周期は、選択期間ＴＳＥに等しい。そして、発振回路６から出力される周期的信号は、各々の行の選択期間ＴＳＥの間に、一回ローレベルになり、周期的信号がローレベルになっている期間とハイレベルになっている期間は同じである。また、発振回路６から出力された周期的信号がハイレベルからローレベルに下がる時に、選択走査ドライバ５によって選択走査ラインＬｓの何れかに出力される選択信号が立ち上がる。
【００４５】
発振回路６から出力されるローレベルの電位ＶＬＯＷは、共通電位Ｖcom以下であるが、ここでは、共通電位Ｖcomと同じである。そのため、トランジスタＴｒ１３がオン状態となっていても、有機ＥＬ素子Ｅｉ，ｊにゼロ電圧又は逆バイアス電圧が印加されていることになるから有機ＥＬ素子Ｅｉ，ｊに電流が流れない。一方、発振回路６から出力されるハイレベルの電位ＶＨＩＧＨが共通電位Ｖcomより高く、トランジスタＴｒ１３がオン状態となっていれば、有機ＥＬ素子Ｅｉ，ｊに順バイアス電圧が印加されていることになるから供給電圧ラインＬａから有機ＥＬ素子Ｅｉ，ｊへと電流が流れる。
【００４６】
次に、データドライバ３について説明する。データドライバ３の出力端子ＯＵＴ１〜ＯＵＴｎには、それぞれデータラインＬｄが接続されている。データドライバ３には外部回路１０１からクロック信号や輝度階調信号を含む制御信号群ＤＣＮＴが入力され、入力したクロック信号のタイミングによって輝度階調信号をラッチする。データドライバ３はデータラインＬｄからそれぞれの出力端子ＯＵＴ１〜ＯＵＴｎに流れる階調電流Ｉdataを、表示データとなる輝度階調信号にしたがった電流値に制御する。具体的には、選択走査ラインＬｓが選択されている各々の選択期間ＴＳＥの時に、データドライバ３がデータラインＬｄから全ての出力端子ＯＵＴ１〜ＯＵＴｎに向かって階調指定シンク電流（階調電流Ｉdata）が同期して流れる。階調電流Ｉdataとは、外部回路１０１からの輝度階調信号にしたがった輝度で有機ＥＬ素子Ｅｉ，１〜Ｅｉ，ｎを発光するために、画素回路ＤＣに流れる電流であって、データラインＬｄからそれぞれの出力端子ＯＵＴ１〜ＯＵＴｎに向かって流れる電流である。
【００４７】
図３は、本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す要部概略平面図である。なお、図３に示す平面図においては、図示の都合上、表示パネル（有機ＥＬ表示パネル２）の視野側から見た各表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の配列と、供給電圧ライン（アノードライン）Ｌａ及び共通電圧ライン（カソードライン）Ｌｃの配設構造との関係を示し、図１に示す画素回路ＤＣ内のトランジスタ等を省略した。ここで、図３においては、隣接する赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色からなる色画素ＰＸｒ、ＰＸｇ、ＰＸｂを一組として一の表示画素ＰＩＸを備える場合を示す。
【００４８】
本発明に係る表示装置（表示パネル）は、図３に示すように、ガラス基板等の絶縁性基板１１の一面側に、列方向（図面上下方向）に配設された供給電圧ライン（アノードライン）Ｌａと、行方向（図面左右方向）に配設された共通電圧ライン（カソードライン）Ｌｃとを備え、当該供給電圧ラインＬａと共通電圧ラインＬｃの各交点を含む領域に各表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）が配置されている。
【００４９】
供給電圧ラインＬａは、外部回路１０１に直接又は間接的に接続され、書込動作期間となる選択期間ＴＳＥに画素回路ＤＣに階調電流Ｉdataを流すための所定の低電圧電位ＶＬＯＷが印加され、発光動作期間となる非選択期間ＴＮＳＥに有機ＥＬ素子ＯＥＬに表示データに応じた階調で発光するための発光駆動電流を供給するための所定の高電圧電位ＶＨＩＧＨが印加される。共通電圧ラインＬｃは、所定の低電位電源に直接又は間接的に接続され、有機ＥＬ素子ＯＥＬのカソード端子（カソード電極）に所定の低電圧を印加するように制御されている。ここで、供給電圧ラインＬａには、表示パネルに２次元配列された表示画素ＰＩＸの行ごとにそれぞれ設定された発光動作期間に、上記高電圧（供給電圧）が独立して印加され、一方、共通電圧ラインＬｃには、表示パネルに２次元配列された全ての表示画素ＰＩＸに対して、一括して上記低電圧（共通電圧Ｖcom）が印加されるように制御されていてもよく、また、表示画素ＰＩＸの全行ともに発光動作期間が同期するように設定され、全行の供給電圧ラインＬａに上記高電圧を同期して一括に印加され、共通電圧ラインＬｃには、全行の表示画素ＰＩＸに対して、一括して上記低電圧が印加されるように設定されていてもよい。
【００５０】
表示画素ＰＩＸとなる各色画素ＰＸｒ、ＰＸｇ、ＰＸｂはいずれも、具体的には、図１に示すように、絶縁性基板１１上に１乃至複数のトランジスタ（例えば、アモルファスシリコン薄膜トランジスタ等）からなる画素回路（発光駆動手段）ＤＣと、当該画素回路ＤＣにより生成される発光駆動電流により発光駆動する有機ＥＬ素子（発光素子）ＯＥＬと、を備えている。ここで、表示画素ＰＩＸは、従来技術に示したように、絶縁性基板１１の上に画素回路ＤＣの複数のトランジスタ及び配線層が形成された後、絶縁性材料等からなる平坦化膜により絶縁性基板表面が平坦化され、その上層に有機ＥＬ素子ＯＥＬが形成されている。
【００５１】
画素回路ＤＣは、例えば図１に示すように、ゲート端子が表示パネル（絶縁性基板１１）の行方向に配設された選択走査ラインＬｓ（図３においては省略）に、ドレイン端子が表示パネルの行方向に配設され、供給電圧ライン（アノードライン）Ｌａに、ソース端子が接点Ｎ１１に各々接続されたトランジスタＴｒ１１と、ゲート端子が選択走査ラインＬｓに、ソース端子が表示パネルの列方向に配設されたデータラインＬｄ（図３においては省略）に、ドレイン端子が接点Ｎ１２に各々接続されたトランジスタＴｒ１２と、ゲート端子が接点Ｎ１１に、ドレイン端子が発光動作期間に所定の高電圧である供給電圧信号Ｓscが印加される供給電圧ラインＬａに、ソース端子が接点Ｎ１２に各々接続されたトランジスタＴｒ１３と、接点Ｎ１１及び接点Ｎ１２間（トランジスタＴｒ１３のゲート−ソース間）に接続されたキャパシタＣｓと、を備えている。ここでは、トランジスタＴｒ１１〜Ｔｒ１３はいずれもｎチャネル型薄膜トランジスタである。
【００５２】
有機ＥＬ素子ＯＥＬは、アノード端子が上記画素回路ＤＣの接点Ｎ１２に接続され、カソード端子が表示パネルの列方向に配設された共通電圧ライン（カソードライン）Ｌｃ及び集合配線Ｌcom2を介して所定の低電圧である共通電圧Ｖcom（例えば、接地電位Ｖgnd）に接続されている。また、図１において、ＣｓはトランジスタＴｒ１３のゲート−ソース間に形成される寄生容量（保持容量）、又は、該ゲート−ソース間に付加的に形成される補助容量である。
【００５３】
そして、このような回路構成を有する画素回路ＤＣを備えた表示画素ＰＸ（表示パネル）における駆動制御動作は、まず、書込動作期間（選択期間ＴＳＥ）において、図示を省略した選択走査ドライバ５から選択走査ラインＬｓに対して、選択レベル（ハイレベル）の選択信号Ｓselを印加するとともに、該選択信号Ｓselに同期して図示を省略した発振回路６から反転極性を有するローレベルの供給電圧信号Ｓscを供給電圧ライン（アノードライン）Ｌａに対して印加する。また、このタイミングに同期して、図示を省略したデータドライバ３から表示データに応じた電流値の階調電流ＩdataがデータラインＬｄを流れるように制御する。つまり、データドライバ３は、表示データに応じた階調電流Ｉdataの電流値を制御するために、固定電圧である供給電圧信号Ｓscに対してデータラインＬｄの電位を低くして、表示画素ＰＩＸ（画素回路ＤＣ）側からデータラインＬｄ方向に当該電流を引き抜くように流すものとする。
【００５４】
書込動作時に選択走査ドライバ５から出力された選択信号Ｓselにより、画素回路ＤＣのトランジスタＴｒ１１及びＴｒ１２がオン動作して、ローレベルの供給電圧信号Ｓscが接点Ｎ１１に印加されるとともに、階調電流Ｉdataの引き込み動作によりトランジスタＴｒ１２を介してローレベルの供給電圧信号Ｓscよりも低電位の電圧レベルが接点Ｎ１２に印加され、トランジスタＴｒ１３にはデータドライバ３で設定された強制的に階調電流Ｉdataが流されることになる。ｎチャネル型トランジスタでは一般にドレイン−ソース間を流れる電流の電流値は、ゲート−ソース間の電位に依存する。このとき、トランジスタＴｒ１３では、階調電流Ｉdataの電流値に応じた接点Ｎ１１及びＮ１２間（トランジスタＴｒ１３のゲート−ソース間）に電位差に自動的に設定されることになる。
【００５５】
このとき、キャパシタＣｓには、接点Ｎ１１及びＮ１２間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。この蓄積された電荷の量は、書込動作時にトランジスタＴｒ１３のドレイン−ソース間を流れる階調電流Ｉdataの電流値によって自動的に設定される。また、このとき、ローレベルの供給電圧信号Ｓscは、共通電圧ライン（カソードライン）Ｌｃを介してカソード端子に印加される共通電位Ｖcom（接地電位Ｖgnd）以下なので、階調電流Ｉdataは、供給電圧ラインＬａから、トランジスタＴｒ１３のドレイン−ソース間を経由して、有機ＥＬ素子ＯＥＬに流れることなくデータラインＬｄに流れるため、書込動作時にトランジスタＴｒ１３のドレイン−ソース間を流れる階調電流Ｉdataの電流値は、書込動作時にデータラインＬｄに流れる階調電流Ｉdataの電流値と一致する。したがって、有機ＥＬ素子ＯＥＬには、順バイアス電圧が印加されないため、書込動作時に有機ＥＬ素子ＯＥＬには発光駆動電流が流れず、発光動作は行われない。
【００５６】
次いで、発光動作期間（非選択期間ＴＮＳＥ）においては、選択走査ドライバ５から選択走査ラインＬｓに対して、非選択レベル（ローレベル）の選択信号Ｓselを印加するとともに、発振回路６から供給電圧ラインＬａに対して、ハイレベルの供給電圧信号Ｓscを印加する。また、このタイミングに同期して、データドライバ３による階調電流Ｉdataの引き抜き動作を停止する。
【００５７】
これにより、トランジスタＴｒ１１及びＴｒ１２がオフ動作して、接点Ｎ１１への供給電圧信号Ｓscの印加が遮断されるとともに、接点Ｎ１２への階調電流Ｉdataの引き込み動作に起因する電圧レベルの印加が遮断されるので、キャパシタＣｓは、上述した書込動作において蓄積された電荷を保持する。
【００５８】
このように、キャパシタＣｓが書込動作時に蓄積された電荷（充電電圧）を保持することにより、接点Ｎ１１及びＮ１２間（トランジスタＴｒ１３のゲート−ソース間）の電位差が保持されることになり、トランジスタＴｒ１３が階調電流Ｉdataの電流値に応じた電流値の電流を流すことができるような状態を維持する。また、供給電圧ラインＬａには、共通電圧Ｖcom（接地電位Ｖgnd）よりも高い電圧レベルで且つ、発光動作期間にトランジスタＴｒ１３を流れる電流が飽和電流となるようにドレイン−ソース間電位差が十分高くなるような所定の電圧値の供給電圧信号Ｓscが印加されると、トランジスタＴｒ１３は、書込動作時に蓄積された電荷によるゲート−ソース間電位差によって、書込動作時に流れる階調電流Ｉdataの電流値に応じた発光駆動電流を有機ＥＬ素子ＯＥＬに順バイアス方向に流し、有機ＥＬ素子ＯＥＬは、階調電流Ｉdataひいては表示データにしたがった輝度で発光動作する。
【００５９】
すなわち、キャパシタＣｓが、書込動作時に蓄積された充電電圧を発光動作時まで保持しているので、トランジスタＴｒ１３は、上記書込動作時においてデータドライバ３によって制御されていた階調電流Ｉdataを流す状態を、発光動作時にトランジスタＴｒ１２がオフ状態となってデータドライバ３と電気的な接続を絶たれても、保持し続けることになるため、発光動作時に有機ＥＬ素子ＯＥＬに流れる発光駆動電流の電流値は、上記階調電流Ｉdataの電流値にしたがうこととなり、有機ＥＬ素子ＯＥＬは次の書込動作時まで表示データに応じた所望の輝度階調で発光する動作を継続する。
【００６０】
そして、このような一連の駆動制御動作を、表示パネルに２次元配列された全ての表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）について、例えば、各行ごとに順次繰り返し実行することにより、所望の画像情報を表示する画像表示動作を実行することができる。
【００６１】
次いで、上述したような回路構成を有する表示画素（画素回路及び有機ＥＬ素子）の具体的なデバイス構造（平面レイアウト及び断面構造）について説明する。
図４は、第１の実施形態に係る表示装置（表示パネル）に適用可能な表示画素の一例を示す平面レイアウト図であり、図５は、本実施形態に係る表示画素の平面レイアウトの要部詳細図である。ここでは、図３に示した表示画素ＰＩＸの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色画素ＰＸｒ、ＰＸｇ、ＰＸｂのうちの、特定の一の色画素の平面レイアウトを示す。なお、図４においては、表示画素ＰＩＸの平面構成を簡明にするために、画素回路ＤＣの各トランジスタ及び配線層等が形成された層を中心に示し、図５においては、図４に示した平面レイアウトのうち、共通電圧ラインＬｃの下層に形成される各トランジスタ及び配線層等を具体的に示す。なお、図５において、括弧数字は、各導電層（配線層を含む）の上下の順を表し、数字が小さいほど下層（絶縁性基板１１側）に形成され、大きいほど上層（有機ＥＬ素子ＯＥＬ側）に形成されていることを示す。また、図６、図７は、各々、図４に示した平面レイアウトを有する表示画素ＰＩＸにおけるＸ１−Ｘ１断面、Ｙ１−Ｙ１断面を示す概略断面図である。なお、図６、図７においては、表示画素ＰＩＸが形成された絶縁性基板１１上に形成される封止層（封止樹脂層や封止基板等）を省略して示す。
【００６２】
表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）は、図４〜図７に示すように、絶縁性基板１１の一面側に設定された画素形成領域（各色画素の形成領域）Ｒpxにおいて、上方及び下方の縁辺部にＸ方向（図４左右方向；行方向）に選択走査ラインＬｓ及び供給電圧ラインＬａが各々配設されるとともに、これらに直行するように、上記画素形成領域Ｒpxの左方及び右方の縁辺部にＹ方向（図４上下方向：列方向）にデータラインＬｄ及び共通電圧ラインＬｃが各々配設されている。ここで、供給電圧ラインＬａは、共通電圧ラインＬｃよりも下層側（絶縁性基板１１側）に設けられ、選択走査ラインＬｓ及びデータラインＬｄは、供給電圧ラインＬａよりも下層側に設けられている。選択走査ラインＬｓは、トランジスタＴｒ１１〜Ｔｒ１３のソース、ドレインを形成するためのソース、ドレインメタル層をパターニングすることによってソース、ドレインとともに形成される。データラインＬｄは、トランジスタＴｒ１１〜Ｔｒ１３のゲートを形成するためのゲートメタル層をパターニングすることによってゲートとともに形成される。
【００６３】
すなわち、表示画素ＰＩＸは、図６、図７に示すように、絶縁性基板１１上に表示画素ＰＩＸの画素回路ＤＣの複数のトランジスタＴｒ１１〜Ｔｒ１３やキャパシタＣｓ、及び、選択走査ラインＬｓやデータラインＬｄを含む各種配線層が設けられ、当該トランジスタＴｒ１１〜Ｔｒ１３及び配線層を被覆するように順次形成された保護絶縁膜１３及び平坦化膜１４を介して、その上層に、上記画素回路ＤＣに接続されて所定の発光駆動電流が供給される画素電極（例えば、アノード電極）１５、有機ＥＬ層１６、及び、共通電圧が印加される対向電極（例えば、カソード電極）１７からなる有機ＥＬ素子ＯＥＬが形成されている。ここで、平坦化膜１４としては、パターニングに容易な点では、感光性ポリイミド等や感光性ポリシラン等の感光性樹脂（例えばＪＳＲ社製 PC403）が好ましく、高い平坦度が要求される場合は、非感光性平坦化材料（例えば長瀬産業製 SRK-762）が好ましい。
【００６４】
画素駆動回路ＤＣは、より具体的には、図４、図５に示すように、図１に示したトランジスタＴｒ１１が選択走査ラインＬｓに沿ってＸ方向に延在するように配置され、トランジスタＴｒ１２がデータラインＬｄに沿ってＹ方向に延在するように配置され、トランジスタＴｒ１３が供給電圧ラインＬａに沿ってＹ方向に延在するように配置されている。
【００６５】
ここで、各トランジスタＴｒ１１〜Ｔｒ１３は、周知の電界効果型トランジスタ構造を有し、各々、絶縁性基板１１上に形成されたゲート電極Ｔｒ１１ｇ〜Ｔｒ１３ｇと、ゲート絶縁膜１２を介して各ゲート電極Ｔｒ１１ｇ〜Ｔｒ１３ｇに対応する領域に形成された半導体層ＳＭＣと、該半導体層ＳＭＣの両端部に延在するように形成されたソース電極Ｔｒ１１ｓ〜Ｔｒ１３ｓ及びドレイン電極Ｔｒ１１ｄ〜Ｔｒ１３ｄと、を有している。なお、各トランジスタＴｒ１１〜Ｔｒ１３のソース電極とドライバ電極が対向する半導体層ＳＭＣ上には当該半導体層ＳＭＣへのエッチングダメージを防止するための酸化シリコン又は窒化シリコン等のブロッキング層ＢＬが形成され、また、ソース電極とドレイン電極が接触する半導体層ＳＭＣ上には、当該半導体層ＳＭＣとソース電極及びドレイン電極とのオーミック接続を実現するための不純物層ＯＨＭが形成されている。トランジスタＴｒ１１〜Ｔｒ１３のゲート電極Ｔｒ１１ｇ〜Ｔｒ１３ｇはいずれも同一のゲートメタル層をパターニングすることによって形成されている。トランジスタＴｒ１１〜Ｔｒ１３のソース電極Ｔｒ１１ｓ〜Ｔｒ１３ｓ及びドレイン電極Ｔｒ１１ｄ〜Ｔｒ１３ｄはいずれも同一のソース、ドレインメタル層をパターニングすることによって形成されている。
【００６６】
そして、図１に示した画素回路ＤＣの回路構成に対応するように、トランジスタＴｒ１１は、図４、図５に示すように、ゲート電極Ｔｒ１１ｇが、平坦化膜１４等に設けられたコンタクトホールＨＬａを介して選択走査ラインＬｓに接続され、同ソース電極Ｔｒ１１ｓが、平坦化膜１４等に設けられたコンタクトホールＨＬｂを介してキャパシタＣｓの一端側（接点Ｎ１１側）の電極Ｅcaに接続され、同ドレイン電極Ｔｒ１１ｄが供給電圧ラインＬａの配線層（下層配線層）Ｌa1と一体的に形成されている。
【００６７】
また、トランジスタＴｒ１２は、図４〜図６に示すように、ゲート電極Ｔｒ１２ｇがコンタクトホールＨＬａを介して選択走査ラインＬｓに接続され、同ソース電極Ｔｒ１２ｓが、平坦化膜１４等に設けられたコンタクトホールＨＬｃを介してデータラインＬｄに接続され、同ドレイン電極Ｔｒ１２ｄがキャパシタＣｓの他端側（接点Ｎ１２側）の電極Ｅcbと一体的に形成されている。
【００６８】
トランジスタＴｒ１３は、図４〜図６に示すように、ゲート電極Ｔｒ１３ｇがキャパシタＣｓの一端側（接点Ｎ１１側）の電極Ｅcaと一体的に形成され、同ソース電極Ｔｒ１３ｓがキャパシタＣｓの他端側（接点Ｎ１２側）の電極Ｅcbと一体的に形成され、同ドレイン電極Ｔｒ１３ｄがその上部に配置された供給電圧ラインＬａに接続されている。供給電圧ラインＬａは、平坦化膜１４等に設けられたコンタクトホールＨＬｅに埋設されている。
【００６９】
また、キャパシタＣｓは、トランジスタＴｒ１３のゲート電極Ｔｒ１３ｇと一体的に形成された一端側の電極Ｅcaと、ソース電極Ｔｒ１３ｓと一体的に形成された他端側の電極Ｅcbと、がゲート絶縁膜１２を介して対向して延在してなしている。
さらに、トランジスタＴｒ１３のソース電極Ｔｒ１３ｓ（キャパシタＣｓの電極Ｅcb）上の保護絶縁膜１３及び平坦化膜１４には、図６に示すように、コンタクトホールＨＬｄが形成され、当該ソース電極Ｔｒ１３ｓと有機ＥＬ素子ＯＥＬの画素電極１５とが電気的に接続されるように、金属材料（コンタクトメタルＭＴＬ）が埋め込まれている。
【００７０】
供給電圧（アノードライン）Ｌａは、図４〜図６に示すように、コンタクトメタルＭＴＬとともに同一工程で堆積された配線構造を有し、平坦化膜１４等に形成されたコンタクトホールＨＬｅ内に形成され、上記トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄ、及び、トランジスタＴｒ１３のドレイン電極Ｔｒ１３ｄと接続されており、また、上面が窒化シリコン等の下地層１８ｘによって絶縁されている。
【００７１】
そして、上記平坦化膜１４上の各画素形成領域Ｒpxには、例えばアノード電極となる画素電極１５、正孔輸送層１６ａ（電荷輸送層）及び電子輸送性発光層１６ｂ（電荷輸送層）からなる有機ＥＬ層１６、及び、例えばカソード電極となる対向電極１７を順次積層した有機ＥＬ素子が設けられている。ここで、表示パネル１０が各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ層１６において発光した光を、画素回路ＤＣが形成されている絶縁性基板１１を介して出射するボトムエミッション構造の場合、画素電極１５が光透過性を有し、対向電極１７が光反射特性を有することになり、表示パネル１０が表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ層１６において発光した光を、後述する封止基板を介して出射するトップエミッション構造の場合、画素電極１５が少なくとも光反射特性を有し、対向電極１７が光透過性を有することになり、画素電極１５は、光反射特性を有する単層の導電層からなる電極構造を有するものであってもよいし、例えば、図６、図７に示すように、反射金属層１５ａと透明な酸化金属層１５ｂからなる積層構造を有しているものであってもよい。
【００７２】
また、画素形成領域Ｒpx、あるいは、各画素形成領域Ｒpx間（厳密には、各表示画素ＰＩＸの有機ＥＬ素子ＯＥＬの形成領域相互の境界領域）には、有機ＥＬ素子ＯＥＬの形成領域（厳密には、有機ＥＬ層１６の形成領域）を画定するためのバンク（隔壁）１８が平坦化膜１４（絶縁性基板１１）から突出するように設けられている。ここで、本実施形態においては、当該バンク１８は、例えば、図６、図７に示すように、格子状に複数の開口部を有するように設けられ、層間絶縁膜としての機能も果たす下地層１８ｘと、列方向に延在する下地層１８ｘ上に設けられる絶縁性バンク部１８ｂからなる積層構造並びに図７に示すように、下層に設けられた下地層１８ｘと、行方向に延在する下地層１８ｘ上に設けられる導電性バンク部１８ａからなる積層構造を有している。絶縁性バンク部１８ｂは、図３に示す供給電圧ラインＬａに沿って列方向に形成され、各色画素ＰＸｒ、ＰＸｇ、ＰＸｂごとに有機化合物含有液を仕切る隔壁として形成されている。
【００７３】
バンク１８は、より具体的には、隣接する表示画素ＰＩＸ間の境界領域付近に露出する平坦化膜１４上から、有機ＥＬ素子ＯＥＬの画素電極１５上に一部が延在するようにシリコン窒化膜（ＳｉＮ）等からなる下地層１８ｘが設けられ、当該下地層１８ｘ上に、感光性樹脂等の絶縁性材料からなる絶縁性バンク部１８ｂが突出するように積層形成されている。
【００７４】
特に、本実施形態においては、導電性バンク部１８ａ及び絶縁性バンク部１８ｂを備えるバンク１８を表示パネル（絶縁性基板１１）上に格子状に配設することにより、各表示画素ＰＩＸにおける有機ＥＬ素子ＯＥＬの形成領域が画定されるとともに、図３に示すように、導電性バンク部１８ａが表示パネルの全域に配列された表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）に所定の電圧を印加することができる配線層（共通電圧ラインＬｃ）として機能することができる。
【００７５】
すなわち、導電性バンク部１８ａ上に、有機ＥＬ素子ＯＥＬを備える対向電極１７が延在するように形成されるとともに、当該対向電極１７がバンク１８を備える導電性バンク部１８ａと電気的に接続するように接合されることにより、導電性バンク部１８ａを有する共通電圧ラインＬｃを、共通のカソードラインとして適用することができる。
【００７６】
また、本実施形態においては、例えば、図４、図６、図７に示すように、画素回路ＤＣのトランジスタＴｒ１１〜１３及びキャパシタＣｓ上に形成される保護絶縁膜１３及び平坦化膜１４、並びにゲート絶縁膜１２の所定領域に、溝部（又は、スリット）ＤＩＴを設けている。この溝部ＤＩＴは、各表示画素ＰＩＸの画素形成領域Ｒpxの縁辺領域（すなわち、隣接する表示画素ＰＩＸとの境界領域近傍）であって、例えば、供給電圧ラインＬａ及び共通電圧ラインＬｃの近傍に、それらの延在方向に沿って伸延するように設けられている。なお、図４においては、図示を簡明にするために、溝部ＤＩＴにハッチングを施して示した。
【００７７】
ここで、溝部ＤＩＴは、図６、図７に示すように、平坦化膜１４の上面から絶縁性基板１１方向（厚さ方向）にゲート絶縁膜１２、平坦化膜１４及び保護絶縁膜１３を除去した断面形状を有し、当該溝部ＤＩＴの底部に絶縁性基板１１の上面が露出するものであってもよいし、平坦化膜１４の上面から保護絶縁膜１３の上面が露出するように、平坦化膜１４のみを除去したものであってもよい。また、平坦化膜１４及び保護絶縁膜１３の一部のみを除去して、ゲート絶縁膜１２の上面が露出するように残すようにした断面形状を有するものであってもよい。
【００７８】
なお、上述した表示パネルにおいては、各表示画素ＰＩＸの画素形成領域Ｒpxの縁辺領域に設けられる溝部ＤＩＴを、データラインＬｄ及び選択走査ラインＬｓの延在方向に沿って、連続的かつ一体的（図４では逆Ｌ字型）に設けた構成について説明したが、本発明はこれに限定されるものではなく、画素形成領域Ｒpxの全縁辺領域（全周）に設けるものであってもよいし、各辺の縁辺領域の一部分にのみ設けるものであってもよい。また、溝部ＤＩＴを複数に分断して断続的（不連続）に設けるものであってもよいし、各辺の縁辺領域に設けられる溝部ＤＩＴ相互を離間して配置するものであってもよい。
また、図６、図７においては、図示を省略したが、上記有機ＥＬ素子及びバンク１８を含む絶縁性基板１１上には、透明な封止層を被覆形成されている。
【００７９】
そして、このような構成を有する表示パネルにおいては、例えば、表示パネルの下層（有機ＥＬ素子ＯＥＬの絶縁性基板１１側の層）に設けられたトランジスタＴｒ１１〜Ｔｒ１３やキャパシタＣｓ、選択走査ラインＬｓやデータラインＬｄ、アノードライン（電源ライン）Ｌａ等の配線層からなる画素回路ＤＣにおいて、データラインＬｄを介して供給された階調信号（表示データ）に基づいて、所定の電流値を有する発光駆動電流がトランジスタＴｒ１３のドレイン−ソース間に流れ、当該トランジスタＴｒ１３（ソース電極Ｔｒ１３ｓ）からコンタクトホールＨＬｄ（コンタクトメタルＭＴＬ）を介して、有機ＥＬ素子ＯＥＬの画素電極１５に供給されることにより、各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ素子ＯＥＬが表示データに応じた所望の輝度階調で発光動作する。
【００８０】
このとき、本実施形態に示した表示パネル（すなわち、有機ＥＬ素子ＯＥＬがトップエミッション型である場合）、つまり、画素電極１５が光反射特定性を有し、対向電極１７が光透過性を有する場合においては、各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ層１６において発光した光は、光透過性を有する対向電極１７を介して直接、あるいは、光反射特性を有する画素電極１５で反射してから、絶縁性基板１１（表示パネル）を介さずに有機ＥＬディスプレイ１の上面側（図６、図７の図面上方）に出射される。
【００８１】
一方、表示パネルに設けられる有機ＥＬ素子ＯＥＬがボトムエミッション型である場合、つまり、画素電極１５が光透過性を有し、対向電極１７が光反射特定性を有する場合においては、各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ層１６において発光した光は、光透過性を有する画素電極１５及び絶縁性基板１１を介して直接、あるいは、光反射特性を有する対向電極１７で反射してから画素電極１５及び絶縁性基板１１を介さずに有機ＥＬディスプレイ１の下面側（図６、図７の図面下方）に出射される。
【００８２】
なお、本実施形態に係る表示画素においては、共通電圧ラインＬｃを行方向に延在し供給電圧ラインＬａを列方向に延在したが、これに限らず、共通電圧ラインＬｃを列方向に延在し供給電圧ラインＬａを行方向に延在させてもよい。つまり、図４、図５に示す、共通電圧ラインＬｃの位置に供給電圧ラインＬａを配置し、供給電圧ラインＬａの位置に共通電圧ラインＬｃを供給電圧ラインＬａの上方で且つ互いに絶縁するように配置し、共通電圧ラインＬｃを導電性バンク部としてもよい。このときも図１に示す接続に設定されている。共通電圧ラインＬｃを導電性バンク部としたときに、画素回路ＤＣのトランジスタＴｒ１１及びＴｒ１３を下層に形成してもよく、全て又はほとんどのトランジスタＴｒ１１〜Ｔｒ１３及び配線層等を、表示画素ＰＩＸの画素形成領域Ｒpxを画定するバンク１８の下層に配置されるように設計レイアウトを行うものであってもよく、この場合には、上述したボトムエミッション型の有機ＥＬ素子ＯＥＬにおいて、有機ＥＬ層１６において発光した光を、画素回路ＤＣのトランジスタＴｒ１１〜Ｔｒ１３等に遮断（遮光）されることなく絶縁性基板１１側に放射させることができ、十分な開口率を有する表示パネルを実現することができる。
【００８３】
（表示装置の製造方法）
次に、上述した構成を有する表示装置（表示パネル）の製造方法について説明する。
図８乃至図１０は、本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図である。ここで、図８乃至図１０においては、図４に示したＸ１−Ｘ１断面における工程断面図を示す。なお、以下の製造方法においては、上述したトップエミッション型の発光構造を有する表示パネルを備えた表示装置について説明するが、ボトムエミッション型の発光構造を有する表示パネルについても、以下のトップエミッション型の製造方法を踏襲して製造することができる。
【００８４】
上述したような表示装置（表示パネル）の製造方法は、まず、図８（ａ）に示すように、ガラス基板等の絶縁性基板１１の一面側（図面上面側）に設定された表示画素ＰＩＸの画素形成領域Ｒpxに、画素回路ＤＣのトランジスタＴｒ１１〜Ｔｒ１３やキャパシタＣｓ、各種配線層等を形成する。具体的には、絶縁性基板１１上に成膜されたゲートメタル層をパターニングして、ゲート電極Ｔｒ１１ｇ〜Ｔｒ１３ｇ、及び、ゲート電極Ｔｒ１３ｇと一体的に形成されるキャパシタＣｓの一方側の電極Ｅca、データラインＬｄを形成し、その後、絶縁性基板１１の全域にゲート絶縁膜１２を被覆形成する。
【００８５】
次いで、ゲート絶縁膜１２上の上記各ゲート電極Ｔｒ１１ｇ〜Ｔｒ１３ｇに対応する領域に、例えば、アモルファスシリコンやポリシリコン等からなる半導体層ＳＭＣを形成し、当該半導体層ＳＭＣの両端部にオーミック接続のための不純物層ＯＨＭを形成する。その後、絶縁性基板１１の全域に成膜されたソース、ドレインメタル層をパターニングして、ソース電極Ｔｒ１１ｓ〜Ｔｒ１３ｓ及びドレイン電極Ｔｒ１１ｄ〜Ｔｒ１３ｄ、キャパシタＣｓの他方側の電極Ｅcb、選択ラインＬｓ（図６参照）を同時に形成する。
【００８６】
ここで、ソース電極Ｔｒ１１ｓ〜Ｔｒ１３ｓ及びドレイン電極Ｔｒ１１ｄ〜Ｔｒ１３ｄ並びに選択走査ラインＬｓは、配線抵抗を低減し、かつ、マイグレーションを低減する目的で、例えば、アルミニウム合金と遷移金属からなる積層配線構造を有しているものであってもよい。
【００８７】
次いで、図８（ｂ）に示すように、上記トランジスタＴｒ１１〜Ｔｒ１３及びキャパシタＣｓ、選択走査ラインＬｓ、供給電圧ラインＬａの下層配線層Ｌａ1を含む絶縁性基板１１の一面側全域を被覆するように、窒化シリコン（ＳｉＮ）等からなる保護絶縁膜（パッシベーション膜）１３及び樹脂材料等の絶縁性材料からなる平坦化膜１４を順次形成した後、当該平坦化膜１４、保護絶縁膜１３及びゲート絶縁膜１２を貫通して、トランジスタＴｒ１３（発光駆動トランジスタ）のソース電極Ｔｒ１３ｓ（又は、キャパシタＣｓの他方側の電極Ｅcb）の上面が露出するコンタクトホールＨＬｄ、及び、絶縁性基板１１が露出する溝部ＤＩＴ、並びに、トランジスタＴｒ１３のドレイン電極Ｔｒ１３ｄの上面が露出するコンタクトホールＨＬｅを同時に、又は、順次形成する。
【００８８】
ここで、平坦化膜１４は、例えば樹脂材料等からなる液滴を塗布するスピンコート法や、従来技術に示したような感光性の樹脂フィルム（ドライフィルム）を絶縁性基板１１上に貼り付けて露光し、定着させる手法により形成される。
また、保護絶縁膜１３及び平坦化膜１４のうち、少なくとも平坦化膜１４は、例えば半導体製造プロセス等における露光工程（フォトリソグラフィ技術）で多用される感光性の樹脂材料を適用して形成されていることが望ましく、上記コンタクトホールＨＬｄや溝部ＤＩＴ、供給電圧ラインＬａの配線用溝部に対応した所定のパターンを有するフォトマスクを用いて平坦化膜１４を露光処理してパターニングした後、ドライエッチングにより平坦化膜１４及び保護絶縁膜１３を除去することにより、平坦化膜１４及び保護絶縁膜１３を貫通する上記コンタクトホールＨＬｄや、溝部ＤＩＴ、コンタクトホールＨＬｅの上部が形成される。その後、適宜ゲート絶縁膜１２にエッチングを施してコンタクトホールＨＬｅの下部を形成する。したがって、平坦化膜１４としては、例えばアクリル系感光性樹脂等を良好に適用することができる。
【００８９】
なお、平坦化膜１４は、上述した感光性の樹脂材料に限定されるものではなく、非感光性の絶縁性材料を適用するものであってもよく、この場合においては、当該平坦化膜１４上にクロム（Ｃｒ）等の金属膜を蒸着法等により形成した後、所定のパターンを有するフォトマスクにより当該金属膜を露光処理してパターニングしてメタルマスクを形成し、当該メタルマスクを用いてドライエッチングにより平坦化膜１４及び保護絶縁膜１３、必要に応じてゲート絶縁膜１２を除去する。その後、ウェットエッチングにより金属膜（メタルマスク）を除去することにより、上記コンタクトホールＨＬｄや溝部ＤＩＴ、コンタクトホールＨＬｅが形成される。
【００９０】
次いで、図８（ｃ）、図９（ｄ）に示すように、上記コンタクトホールＨＬｄにコンタクトメタルＭＴＬを埋め込み、また、コンタクトホールＨＬｅに供給電圧ラインＬａとなる導電性材料（金属材料等）を埋め込む。供給電圧ラインＬａ及びコンタクトメタルＭＴＬは、例えば、銅（Ｃｕ）や銀（Ａｇ）、又は、これらを主成分とした金属単体又は合金等の、低抵抗の金属材料を有し、ソース電極Ｔｒ１３ｓ及びドレイン電極Ｔｒ１３ｄを下地層とした電解メッキにより堆積されるようにしてもよい。この後、有機ＥＬ素子ＯＥＬの形成領域（すなわち、隣接する表示画素ＰＩＸとの境界領域及び溝部ＤＩＴを除く領域、又は、後述するバンク１８に囲まれた領域に相当する）に当該コンタクトメタルＭＴＬに電気的に接続された画素電極１５を形成する。ここで、画素電極１５は、有機ＥＬディスプレイ１がトップエミッション型の場合、例えば、光反射特性を有する反射金属層１５ａと、光透過特性を有する酸化金属層１５ｂを積層した電極構造を適用することができる。
【００９１】
具体的には、例えば、アルミニウム（Ａｌ）等の光反射特性を有する反射金属層１５ａを薄膜形成してパターニングした後、当該反射金属層１５ａを被覆するように、ＩＴＯや亜鉛ドープ酸化インジウム等の酸化金属層１５ｂを薄膜形成してパターニングする。上層の酸化金属層１５ｂのパターニングの際に下層の反射金属層１５ａとの間で電池反応を引き起こさないように、反射金属層１５ａをパターニング後に酸化金属層１５ｂとなる膜を被膜して反射金属層１５ａが露出しないようにして当該酸化金属層１５ｂをパターニングすることが好ましい。これにより、酸化金属層１５ｂをパターニングする際に下層の反射金属層１５ａがオーバーエッチングされたり、エッチングダメージを受けたりすることを防止することができる。
【００９２】
なお、光反射特性を有する反射金属層１５ａは、平坦化膜１４上に形成する構成に限定されず、平坦化膜１４の下層に形成するものであってもよいが、この場合には、平坦化膜１４の膜厚や光学特性（屈折率等）に起因して、後述する有機ＥＬ層１６で放射された光の経路（光軸）にずれが生じて、画像情報に視差が発生する可能性があるため、図９（ｄ）に示したように、画素電極１５の各層を平坦化膜１４上に形成することが好ましい。
また、有機ＥＬディスプレイ１がボトムエミッション型の場合、画素電極１５は、光透過特性を有する酸化金属層１５ｂの透明電極構造を適用することができる。
【００９３】
次いで、隣接する表示画素ＰＩＸに形成された画素電極１５との間の領域（すなわち、隣接する表示画素ＰＩＸとの境界領域）に、図９（ｅ）に示すように、例えば、シリコン酸化膜やシリコン窒化膜等の無機の絶縁性材料からなる下地層１８ｘを化学気相成長法（ＣＶＤ法）等を用いて供給電圧ラインＬａを覆いながら、格子状の平面パターンに形成する。この後、下地層１８ｘにおいて行方向に延在している部分上に、図３、図４、図７に示すように、供給電圧ライン（カソードライン）Ｌｃを形成する。供給電圧ライン（カソードライン）Ｌｃは、例えば、銅（Ｃｕ）や銀（Ａｇ）、又は、これらを主成分とした金属単体又は合金等の、低抵抗の金属材料からなる。ここで、導電性バンク部１８ａは、酸化を防止するためにその表面に金メッキ等の酸化防止膜を形成してもよく、有機化合物含有液をはじくため、撥水処理が施されていてもよい。そして、図３、図４、図９（ｆ）に示すように、下地層１８ｘにおいて列方向に延在している部分上に、ポリイミド等の感光性樹脂を有する絶縁性バンク部１８ｂを形成する。
【００９４】
これにより、絶縁性バンク部１８ｂと、下地層１８ｘからなるバンク（隔壁）１８に囲まれた領域が、各表示画素ＰｉＸの有機ＥＬ素子ＯＥＬの形成領域（発光領域）として規定（画定）される。これにより、後述する有機ＥＬ層１６を構成する発光層（電子輸送性発光層１６ｂ）を形成する際に、当該発光材料の水溶液（インク）を液滴状にして塗布した場合であっても、隣接する表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）相互で発光材料が混合することがなく、隣接する色画素間での混色を防止することができる。ここで、上述した溝部ＤＩＴは、バンク１８の外側（有機ＥＬ素子ＯＥＬの形成領域外）に設けられている。
【００９５】
次いで、上記バンク１８により囲まれた（画定された）各表示画素ＰＩＸの有機ＥＬ素子ＯＥＬの形成領域に、インクジェット法等を適用して正孔輸送材料の溶液又は分散液（化合物含有液）を塗布した後、当該化合物含有液を加熱乾燥させて正孔輸送層１６ａを形成し、続いて、電子輸送性発光材料の溶液又は分散液（化合物含有液）を塗布した後、当該化合物含有液を加熱乾燥させて電子輸送性発光層１６ｂを形成することにより、有機ＥＬ層１６が得られる。
【００９６】
具体的には、有機高分子系の正孔輸送材料を含む有機化合物含有液（化合物含有液）として、例えば、ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸水溶液（ＰＥＤＯＴ／ＰＳＳ；導電性ポリマーであるポリエチレンジオキシチオフェンＰＥＤＯＴと、ドーパントであるポリスチレンスルホン酸ＰＳＳを水系溶媒に分散させた分散液）を、上記画素電極１５（酸化金属膜１５ｂ）上に塗布した後、乾燥処理を行って溶媒を除去することにより、当該画素電極１５上に有機高分子系の正孔輸送材料を定着させて、電荷輸送層である正孔輸送層１６ａを形成する。
【００９７】
また、有機高分子系の電子輸送性発光材料を含む有機化合物含有液（化合物含有液）として、例えば、ポリパラフェニレンビニレン系等の共役二重結合高分子を含む発光材料を、水、或いは、テトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解した溶液を、上記正孔輸送層１６ａ上に塗布した後、乾燥処理を行って溶媒を除去することにより、正孔輸送層１６ａ上に有機高分子系の電子輸送性発光材料を定着させて、電荷輸送層であり発光層でもある電子輸送性発光層１６ｂを形成する。
【００９８】
なお、上記正孔輸送層１６ａの形成に先立って、各表示画素ＰＩＸの有機ＥＬ素子ＯＥＬの形成領域に形成された画素電極１５（酸化金属層１５ｂ）表面を、正孔輸送材料の化合物含有液になじみやすくするために親液化処理を施すものであってもよいし、さらに、バンク１８表面を、正孔輸送材料の化合物含有液及び電子輸送性発光材料の化合物含有液をはじくように撥液化処理を施すものであってもよい。
【００９９】
その後、少なくとも上記溝部ＤＩＴを除く、各表示画素ＰＩＸの画素形成領域Ｒpxを含む絶縁性基板１１上にＩＴＯ等の光透過性を有する導電層（透明電極層）を形成し、少なくとも、上記有機ＥＬ層１６（正孔輸送層１６ａ及び電子輸送性発光層１６ｂ）を介して画素電極１５に対向する対向電極（カソード電極）１７を形成する。ここで、対向電極１７は、有機ＥＬディスプレイ１がトップエミッション型の場合、例えば、蒸着法等により電子注入層となる、バリウム、マグネシウム、フッ化リチウム（ＬｉＦ）の金属材料からなる電子注入層を形成した後、その上層にスパッタ法等によりＩＴＯ等の透明電極膜を積層形成した構造を有している。またボトムエミッション型の場合、上記電子注入層とその上層にアルミ等の高仕事関数の金属層を積層した反射性の構造を適用することができる。
【０１００】
このとき、対向電極１７は、上記画素電極１５に対向する領域のみならず、導電性バンク部１８ａと電気的に接続されるように形成される。これにより、導電性バンク部１８ａを各表示画素ＰＩＸに共通に接続された共通電圧ライン（カソードライン）Ｌｃとして適用することができる。ここで、表示パネルの行方向に配設された各共通電圧ラインＬｃは、表示部４の外に配置された集合配線Ｌcom2を介して共通電圧Ｖcomに接続されている。同様に、各供給電圧ラインＬａは、表示部４の外に配置された集合配線Ｌcom1に接続され、供給電圧信号Ｓscが出力されている。
【０１０１】
そして、図示を省略するが、上記対向電極１７を形成した後、絶縁性基板１１の一面側全域に保護絶縁膜（パッシベーション膜）としてシリコン酸化膜やシリコン窒化膜等からなる封止層を、ＣＶＤ法等を用いて形成することにより（さらに、封止蓋や封止基板を接合してもよい）、複数の表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂの組み合わせ）が２次元配列された表示パネルが完成する。
【０１０２】
上述したような有機ＥＬディスプレイ１において、有機ＥＬ素子ＯＥＬ及び導電性バンク部１８ａの下層に形成される平坦化膜１４に適用されるアクリル系感光性樹脂の一般的な線膨張係数は、概ね７０〜８０ppm／℃であるのに対して、当該平坦化膜１４に直接密着する下地層１８ｘに適用されるシリコン窒化膜（ＳｉＮ）においては、概ね２〜５ppm／℃であり、また、導電性バンク部１８ａや供給電圧ラインＬａに適用される銅（Ｃｕ）の線膨張係数は、概ね１６．５ppm／℃であるので、平坦化膜１４を構成する部材であるアクリル系感光性樹脂とバンク１８を構成する部材であるシリコン窒化膜及び銅とは、その線膨張係数が数倍以上異なっている。
【０１０３】
例えば、表示パネルの大画面化、高輝度高精細化に伴って表示画素数を増加させ、さらに、各表示画素（有機ＥＬ素子）のサイズを大型化すると、表示パネルに配設される供給電圧ラインＬａや共通電圧ラインＬｃ等の配線層に流れる電流量も多くなり、発熱量（ジュール熱）の増加による温度上昇も大きくなる。また、有機ＥＬ層１６の形成工程（有機材料からなる液状材料を塗布した後に施す加熱乾燥処理）における熱処理や、表示パネル完成後の加熱冷却の熱サイクル処理においても、上述した表示パネルに熱的な影響が及ぶことになる。そのため、このような熱的な影響により平坦化膜１４やバンク１８等における線膨張係数の違いに起因して膨張、収縮に大きな違いが生じて平坦化膜１４にクラックや層間剥離等が生じる可能性がある。
【０１０４】
そこで、本実施形態に係る表示装置（表示パネル）においては、例えば、各表示画素ＰＩＸの画素形成領域Ｒpxの縁辺領域に、少なくとも平坦化膜１４が除去されて離間するように構成された溝部ＤＩＴが設けられているので、当該表示画素ＰＩＸの外側の領域の平坦化膜１４にクラックや層間剥離等が発生し、当該クラック等が成長（拡大）した場合であっても、画素形成領域Ｒpxの縁辺領域に設けられた溝部ＤＩＴによりクラック等の拡大が堰き止められ（伝搬が遮断され）、表示画素ＰＩＸの有機ＥＬ素子ＯＥＬの形成領域（すなわち、発光領域）にその影響（クラックの拡大）が及ぶことを防止することができ、発光輝度の低下や発光不能を抑制して表示パネルの表示品位の低下を抑制することができる。
【０１０５】
また、表示画素ＰＩＸに形成される有機ＥＬ素子ＯＥＬの画素電極１５と対向電極１７間の短絡（ショート）等による異常電流に起因して発熱（温度上昇）が生じて、当該表示画素ＰＩＸ内（有機ＥＬ素子ＯＥＬの形成領域）で平坦化膜１４にクラックや層間剥離等が発生した場合であっても、縁辺領域に設けられた溝部ＤＩＴにより隣接する表示画素ＰＩＸへの影響を防止することができ、表示品位の低下を最小限に留めることができる。
【０１０６】
さらに、各表示画素ＰＩＸの縁辺領域に溝部ＤＩＴが設けられた構成を有していることにより、各表示画素ＰＩＸ内で発生した温度上昇に伴う膨張、収縮による平坦化膜１４の応力ひずみが、開放端を形成する溝部ＤＩＴにおいて開放されて緩和されるので、平坦化膜１４のクラックや層間剥離の発生自体を抑制することができる。
【０１０７】
なお、上述した実施形態においては、導電性バンク部１８ａとして、銅（Ｃｕ）やその合金を適用する場合について説明したが、本発明はこれに限定されるものではなく、例えば、アルミニウム（Ａｌ）や銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）等の金属、又は、これらを主成分とする合金等の、低抵抗の金属材料を適用し、これらの金属層の単層あるいは複数層の積層からなる構成を良好に適用することができる。
【０１０８】
また、下地層１８ｘとして、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ）を適用する場合について説明したが、本発明はこれに限定されるものではなく、例えば、ポリイミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ポリベンゾオキサゾール（ＰＢＯ）系樹脂、シリカ系樹脂等の絶縁性材料（樹脂材料）を良好に適用することができる。
【０１０９】
さらに、平坦化膜１４として、アクリル系感光性樹脂を適用する場合について説明したが、本発明はこれに限定されるものではなく、例えば、ポリイミド系樹脂やエポキシ系樹脂、ポリベンゾオキサゾール（ＰＢＯ）系樹脂、シリカ系樹脂等の樹脂材料を適用した場合であっても、絶縁性基板１１上の凹凸をむらなく被覆して均一に塗布することができ、画素回路ＤＣのトランジスタや配線層等に起因する基板表面の凹凸を良好に平坦化することができる。
【０１１０】
また、本実施形態においては、有機ＥＬディスプレイ１の表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）に設けられる画素回路ＤＣとして、ｎチャネル型のトランジスタ（すなわち、単一のチャネル極性を有する薄膜トランジスタ）Ｔｒ１１〜Ｔｒ１３を適用した回路構成を示した。このような回路構成によれば、ｎチャネル型の薄膜トランジスタのみを適用することができるので、既に製造技術が確立されたアモルファスシリコン半導体製造技術を用いて、動作特性が安定したトランジスタを簡易に製造することができる。
【０１１１】
＜第２の実施形態＞
次に、本発明に係る表示装置の第２の実施形態について説明する。
図１１は、本発明に係る表示装置（表示パネル）の第２の実施形態を適用可能な配線構造部の一例を示す要部概略図である。また、図１２は、本発明に係る表示装置（表示パネル）の第２の実施形態の第１の例を示す概略構成図であり、図１３は、本発明に係る表示装置（表示パネル）の第２の実施形態の第２の例を示す概略構成図であり、図１４は、本発明に係る表示装置（表示パネル）の第２の実施形態の第３の例を示す概略構成図である。ここで、上述した第１の実施形態と同等の構成については、同一の符号を付してその説明を簡略化する。
【０１１２】
上述した第１の実施形態においては、表示パネルに２次元配列された表示画素ＰＩＸの各々について、配線層に大電流が流れることにより生じる熱や、表示パネル（有機ＥＬ層１６）の形成工程及び検査工程等において印加される熱による膨張、収縮に起因して平坦化膜１４や下地層１８ｘに発生するクラックや層間剥離の拡大を防止するために、当該表示画素ＰＩＸの画素形成領域Ｒpxの縁辺領域に沿って溝部ＤＩＴを設けた構成を示したが、第２の実施形態においては、表示パネルの表示動作（発光駆動動作）に伴って供給される電流が集中する配線構造部における平坦化膜や下地層１８ｘのクラックや層間剥離を防止する構造を有している。
【０１１３】
本実施形態が適用される表示パネルの配線構造部は、上述した各表示画素ＰＩＸに設けられる有機ＥＬ素子ＯＥＬの対向電極（カソード電極）１７に共通電圧Ｖcom（例えば、接地電位Ｖgnd）を印加する共通電圧ラインＬｃ、あるいは、各表示画素ＰＩＸの有機ＥＬ素子ＯＥＬの画素電極１５に画素駆動回路ＤＣを介して供給電圧信号Ｓscを印加する供給電圧ラインＬａである。
【０１１４】
このような共通電圧ラインＬｃや供給電圧ラインＬａにおいては、表示パネル（絶縁性基板１１上）に配列された全ての表示画素ＰＩＸ、あるいは、各行ごとの表示画素ＰＩＸに対して一括して所定の電圧（共通電圧Ｖcom、供給電圧信号Ｓsc）を印加し、複数の表示画素ＰＩＸごとに発光駆動動作が行われるため、例えば図３、図１１に示すように、各表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）に接続された共通電圧ラインＬｃが単一の集合配線Ｌcom2に接続され、さらに単一の電源コンタクトＶＣＴを介して共通電圧Ｖcomが印加された電源供給ラインＬvsに接続されるように配線パターンが形成されている。電源供給ラインＬvsは、外部回路１０１に接続されている。
【０１１５】
そして、基板上に薄膜配線を形成した電子回路装置においては、一般に当該配線の配線抵抗や配線相互のコンタクト抵抗による電圧降下を抑制するために、配線幅を広く設計したり、コンタクト面積を広く設計したりすることが行われるが、このような技術思想を表示装置（表示パネル）に適用した場合、表示パネルの基板サイズの増大を招いたり、配線層やコンタクト部の設置面積に制約を受けたりするため、例えば上述した第１の実施形態（図６、図７参照）に示したように、配線層（供給電圧ラインＬａや共通電圧ラインＬｃ）の膜厚を厚くした構造や積層配線構造を適用することにより、配線抵抗を低減する手法が有効であると考えられている。
【０１１６】
しかしながら、このような配線構造を適用した場合であっても、図１１に示したような電源供給ラインＬvsや集合配線Ｌcom2のような配線層、電源コンタクトＶＣＴにおいては、表示パネルの大きさや表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の発光輝度等の仕様に応じて大電流が集中して流れるため、表示パネルの表示画素ＰＩＸが配列された領域に比較して発熱量が大きくなり（温度上昇が顕著になり）、当該配線層の周辺の平坦化膜１４や下地層１８ｘ等に生じる応力ひずみも大きくなって、上述したクラックや層間剥離が生じる可能性が極めて高くなる。このようなクラックや層間剥離が発生すると、電源供給ラインＬvsや集合配線Ｌcom2、電源コンタクトＶＣＴの断線による表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の発光不能、表示画素ＰＩＸの形成領域へのクラックの拡大による発光輝度の低下等を招く可能性がある。
【０１１７】
そこで、本実施形態に係る表示装置（表示パネル）においては、第１の構成例として、例えば図１２に示すように、絶縁性基板１１上に形成された平坦化膜１４に電源供給ライン（電源ライン）Ｌvsが埋め込み形成された構造において、当該電源供給ラインの延在方向に沿って、平坦化膜１４に連続的又は断続的に溝部ＤＩＴを設けた構造を有している。ここで、図１２においては、電源供給ラインＬvsが埋め込み形成される絶縁層として、平坦化膜１４のみを示したが、上述した第１の実施形態に示した保護絶縁膜１３であってもよいし、保護絶縁膜１３と平坦化膜１４が積層形成されたものであってもよいし、ゲート絶縁膜１２、保護絶縁膜１３及び平坦化膜１４が積層形成されたものであってもよい（以下に示す各構成例においても同じ）。このような構造は、集合配線Ｌcom2に接続された電源供給ラインＬvsに限らず、集合配線Ｌcom1に接続された電源供給ラインＬvsにも同様に適用できる。
【０１１８】
また、第２の構成例においては、例えば図１３に示すように、絶縁性基板１１上に形成された平坦化膜１４に埋め込み形成された電源供給ラインＬvsと各表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の対向電極１７（共通電圧ラインＬｃ）が共通に接続された集合配線Ｌcom2とのコンタクト部（電源コンタクトＶＣＴ）において、当該コンタクト部を取り囲むように平坦化膜１４に溝部ＤＩＴを設けた構造を有している。このような構造は、集合配線Ｌcom2に接続された電源供給ラインＬvsに限らず、集合配線Ｌcom1に接続された電源供給ラインＬvsにも同様に適用できる。
【０１１９】
さらに、第３の構成例においては、例えば図１４に示すように、第２の構成例（図１３）に示した電源供給ラインＬvsと集合配線Ｌcom2とのコンタクト部（電源コンタクトＶＣＴ）において、当該コンタクト部を取り囲むように平坦化膜１４に溝部ＤＩＴを設けた構造に加え、コンタクト部における電源供給ラインＬvsと集合配線Ｌcom2の形状（すなわち、先端部の平面形状）を、各々分岐（図１４では２叉に分岐）するように形成し、各分岐突出部相互で電源供給ラインＬvsと集合配線Ｌcom2を電気的に接続するとともに、当該分岐突出部間に形成された平坦化膜１４に溝部ＤＩＴを設けている。このような構造は、集合配線Ｌcom2に接続された電源供給ラインＬvsに限らず、集合配線Ｌcom1に接続された電源供給ラインＬvsにも同様に適用できる。
【０１２０】
このようなデバイス構造を有する表示パネルによれば、表示パネルの表示動作（発光駆動動作）に伴って供給される電流が集中する電源電圧供給部において、少なくとも電源供給ラインＬvsや集合配線Ｌcom2等の配線層、電源コンタクトＶＣＴに直接接触する平坦化膜１４等の絶縁膜に、開放端を形成する溝部ＤＩＴが設けられているので、表示パネルの表示動作（発光駆動動作）に伴う発熱に起因する膨張、収縮によって生じる応力ひずみを開放して緩和することができ、絶縁膜（平坦化膜１４等）にクラックや層間剥離の発生自体を抑制することができる。
【０１２１】
したがって、電源電圧供給部における断線による表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の発光不能、表示画素ＰＩＸの形成領域へのクラックの拡大による発光輝度の低下等を防止、抑制することができ、表示パネルの表示品位や歩留まりの向上を図ることができる
。
【０１２２】
なお、上述した第１乃至第３の構成例においては、表示画素ＰＩＸの有機ＥＬ素子ＯＥＬに共通電圧Ｖcomを印加する電源供給ラインＬvs、集合配線Ｌcom1、集合配線Ｌcom2及び電源コンタクトＶＣＴに、本発明の技術思想を適用した場合について説明したが、複数の有機ＥＬ素子ＯＥＬに電流を加える配線であれば、上記画素回路ＤＣ以外の画素回路に接続された他の配線層においても適用できる。
【０１２３】
また上記各実施形態では、画素回路ＤＣ内のトランジスタＴｒ１１〜トランジスタＴｒ１３は全てｎチャネル型であるが、ｐチャネルが含まれていてもよい。この場合、ｐチャネル型トランジスタのソース、ドレインはそれぞれ、ｎチャネル型トランジスタのソース、ドレインと逆の関係になる。またトランジスタＴｒ１１〜トランジスタＴｒ１３として、アモルファスシリコン薄膜トランジスタ以外にポリシリコン薄膜トランジスタを適用するものであってもよい。すなわち、画素回路は、ｎチャネル型又はｐチャネル型のいずれか一方のチャネル極性を有するトランジスタのみを備えるものであってもよいし、ｎチャネル型及びｐチャネル型の双方のチャネル極性を有するトランジスタを備えるものであってもよい。
【０１２４】
また、各実施形態においては、表示パネルを構成する表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）として、トランジスタを３個備え、表示データに応じた階調電流Ｉdataを供給することにより、有機ＥＬ素子ＯＥＬの輝度階調を設定する電流指定型の画素回路を示したが、本発明に係る表示装置はこれに限定されるものではなく、少なくとも各表示画素において、表示データに基づいて発光駆動電流の電流値が設定され、該電流値に応じた輝度階調で有機ＥＬ素子を駆動制御するものであれば、電流指定（電流階調制御）型の他の回路構成を有するものであってもよいし、従来技術（図１６参照）に示したような電圧指定（電圧階調制御）型の画素回路を適用するものであってもよい。
【０１２５】
また、上記各実施形態では、電荷輸送層である有機ＥＬ層１６は、正孔輸送層１６ａ及び電子輸送性発光層１６ｂを有していたが、これに限らず、正孔輸送性発光層及び電子輸送層を有していてもよく、正孔輸送性兼電荷輸送性発光層の単層のみでもよく、正孔輸送層、発光層、電荷輸送層の三層構造でもよく、その他の積層構造であってもよい。
【０１２６】
また、上記各実施形態では、互いに異なる有機化合物を有する有機ＥＬ層１６が形成され且つ隣接し合う表示画素ＰＩＸ同士の境界領域であって、供給電圧ラインＬａの配設経路上の下地層１８ｘ上に設けられた絶縁性バンク部１８ｂとして、ポリイミド系樹脂の代わりにノボラック系樹脂を適用してもよい。これら樹脂製のバンクは、導電性バンク部１８ａと同様に、有機ＥＬ層１６となる有機化合物を含有した溶液又は分散液である有機化合物含有液を所定の表示画素ＰＩＸに被着した際に、異なる有機化合物を成膜すべき隣接する色画素ＰＸｒ、ＰＸｇ、ＰＸｂに有機化合物含有液を漏洩することを防止する仕切りとして機能することができる。
【図面の簡単な説明】
【０１２７】
【図１】本発明の適用された有機ＥＬディスプレイを示した概略図である。
【図２】本発明の適用された有機ＥＬディスプレイにおける駆動制御動作を示すタイミングチャートである。
【図３】本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す要部概略平面図である。
【図４】第１の実施形態に係る表示装置（表示パネル）に適用可能な表示画素の一例を示す平面レイアウト図である。
【図５】本実施形態に係る表示画素の平面レイアウトの要部詳細図である。
【図６】図４に示した平面レイアウトを有する表示画素ＰＩＸにおけるＸ１−Ｘ１断面を示す概略断面図である。
【図７】図４に示した平面レイアウトを有する表示画素ＰＩＸにおけるＹ１−Ｙ１断面を示す概略断面図である。
【図８】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その１）である。
【図９】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その２）である。
【図１０】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その３）である。
【図１１】本発明に係る表示装置（表示パネル）の第２の実施形態を適用可能な配線構造部の一例を示す要部概略図である。
【図１２】本発明に係る表示装置（表示パネル）の第２の実施形態の第１の例を示す概略構成図である。
【図１３】本発明に係る表示装置（表示パネル）の第２の実施形態の第２の例を示す概略構成図である。
【図１４】本発明に係る表示装置（表示パネル）の第２の実施形態の第３の例を示す概略構成図である。
【図１５】有機ＥＬ素子の基本構造を示す概略断面図である。
【図１６】従来技術における画素回路を備えた表示画素の一例を示す等価回路図である。
【符号の説明】
【０１２８】
１１      絶縁性基板
１４      平坦化膜
１５      画素電極
１６      有機ＥＬ層
１７      対向電極
１８      バンク
１８ｘ    下地層
１８ａ    導電性バンク部
Ｌａ      供給電圧ライン
Ｌｃ      共通電圧ライン
Ｌcom1    集合配線
Ｌcom2    集合配線
Ｌvs      電源供給ライン
ＶＣＴ    電源コンタクト
ＤＩＴ    溝部
【図１】
0004848767.tif 000002
【図２】
0004848767.tif 000003
【図３】
0004848767.tif 000004
【図４】
0004848767.tif 000005
【図５】
0004848767.tif 000006
【図６】
0004848767.tif 000007
【図７】
0004848767.tif 000008
【図８】
0004848767.tif 000009
【図９】
0004848767.tif 000010
【図１０】
0004848767.tif 000011
【図１１】
0004848767.tif 000012
【図１２】
0004848767.tif 000013
【図１３】
0004848767.tif 000014
【図１４】
0004848767.tif 000015
【図１５】
0004848767.tif 000016
【図１６】
0004848767.tif 000017