(57)【特許請求の範囲】
【請求項１】
互いに異なる周波数で入力された２以上のクロック信号のクロック数を各別に計数し、前記計数されたクロック数に応じて、前記２以上のクロック信号のうち、前記クロック数の計数値が予め設定された所定値に最も速く達した側のクロック信号を選択して出力させるとともに、いずれかの計数値が前記所定値に達したときはすべての計数値をリセットするクロック信号の選択出力方法であって、
前記２以上のクロック信号のうちの第１のクロック信号は、第２のクロック信号よりも後から入力され、
前記所定値は、前記第１のクロック信号のクロック周波数が安定するのに要する時間に対応した値として設定されていることを特徴とするクロック信号の選択出力方法。
【請求項２】
クロック周波数が高い方から２番目以下のクロック信号のうち少なくとも１つは、常に入力されていることを特徴とする請求項１に記載のクロック信号の選択出力方法。
【請求項３】
前記入力されたクロック信号は、そのクロック周波数が変化するものであることを特徴とする請求項１又は２に記載のクロック信号の選択出力方法。
【請求項４】
互いに異なる周波数で入力された２以上のクロック信号のクロック数を各別に計数する２以上のカウンタと、
前記カウンタによって計数されたクロック数に応じて、前記２以上のクロック信号のうち、前記カウンタの計数値が予め設定された所定値に最も速く達した側のカウンタに入力されたクロック信号を選択するセレクタと、
前記２以上のカウンタのうちのいずれかのカウンタの計数値が前記所定値に達したときはすべてのカウンタの計数値をリセットするリセット回路と、
を備え、
前記２以上のクロック信号のうちの第１のクロック信号は、第２のクロック信号よりも後から入力され、
前記所定値は、前記第１のクロック信号のクロック周波数が安定するのに要する時間に対応した値として設定されていることを特徴とするクロック信号の選択出力回路。
【請求項５】
前記２以上のクロック信号が各別に入力される２以上のバッファをさらに備え、前記セレクタは、前記所定値に最も速く達した側のカウンタに入力されたクロック信号が入力されたバッファに対して、入力されているクロック信号を出力させるように切り換えることを特徴とする請求項４に記載のクロック信号の選択出力回路。
【請求項６】
前記２以上のカウンタのうち少なくとも１つには、クロック周波数が高い方から２番目以下のクロック信号のうち１つが、常に入力されていることを特徴とする請求項４または５に記載のクロック信号の選択出力回路。
【請求項７】
前記入力されたクロック信号は、そのクロック周波数が変化するものであることを特徴とする請求項４〜６のいずれか一つに記載のクロック信号の選択出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、クロック信号の選択出力方法および選択出力回路に関し、詳細には、互いに周波数の異なる２以上のクロック信号の入力時期に差が有った場合にも、高低いずれか所望とする周波数のクロック信号を自動的に選択して出力するクロック信号の選択出力方法および選択出力回路に関する。
【０００２】
【従来の技術】
各種の電子回路は、クロック信号を動作のベースとして用いられることが多く、また、用途に応じて、高周波のクロック信号と低周波のクロック信号とを選択的に適宜切り換えることも行われている。このようなクロック信号の切換えは、従来、人手によって手動で行われ、あるいは、ソフトウェアによる制御によって行われている。
【０００３】
例えば、データが記憶されたＤＲＡＭ（メモリ）はリフレッシュ処理によって記憶されたデータを保持するが、このＤＲＡＭのメモリコントローラに対して、リフレッシュ処理のために所定のクロック信号を供給する必要がある。このリフレッシュ処理のためのクロック信号は低周波のクロック信号であってもよいが、ＤＲＡＭへのアクセススピードを向上させるには、より高周波のクロック信号をメモリコントローラに供給する必要がある。一方クロック信号のクロック周波数を高めると、消費電力が増大し、発熱等の問題もあるため、単にリフレッシュ処理のために用いる場合は、低周波のクロック信号を供給すれば十分である。
【０００４】
そこで、周辺機器が動作していない間は、低周波数のクロック信号を供給しておき、ＤＲＡＭへのアクセスのために周辺機器も立ち上がって動作しているときは、高周波のクロックを供給するように、オペレータが手動で切り換えたり、その周辺機器のソフトウェアによって自動的に切り換えることが行われている。
【０００５】
【発明が解決しようとする課題】
しかし、オペレータが手動で切り換える方法は、オペレータの勘違いなどによって選択を誤る場合があり、確実な切換えを行えない場合がある。
【０００６】
また、ソフトウェアによる切換えは、そのソフトウェアを内蔵した機器自体が動作していないときは、適切な切換えを行うことができず、例えば上述したような周辺機器に内蔵されている場合には、周辺機器の電源断によって、ソフトウェアの処理は停止し、元の遅い周波数のクロック信号に切り換えることができなくなり、ＤＲＡＭに記憶されたデータが消失してしまう事態を招く。
【０００７】
このように、クロック信号を適宜切り換えて動作させる各種電子デバイス等においては、適切にクロック信号を切り換えることは非常に重要な課題となっている。特に、所望とする周波数側のクロック信号が後から入力された場合に、この所望とするクロック信号が入力される前は、既に入力されている他のクロック信号を出力しておき、所望とするクロック信号が入力された後は、この所望とするクロック信号に適切に切り換えて出力することが望まれている。
【０００８】
本発明の目的は、上記事情に鑑み、互いに周波数の異なる２以上のクロック信号の入力時期に差があった場合にも、高低いずれか所望とする周波数のクロック信号を適切に選択して出力することができるクロック信号の選択出力方法および選択出力回路を提供することにある。
【０００９】
【課題を解決するための手段】
第１の観点では、本発明は、互いに異なる周波数で入力された２以上のクロック信号のクロック数を各別に計数し、前記計数されたクロック数に応じて、前記２以上のクロック信号のうち、クロック周波数が最も高いクロック信号またはクロック周波数が最も低いクロック信号を選択して出力することを特徴とするクロック信号の選択出力方法を提供する。
【００１０】
このように構成された本発明のクロック信号の選択出力方法によれば、入力されたクロック信号のクロック数を各別に計数することによって、クロック周波数の高低を容易に判定することができるため、この計数されたクロック数に基づいて、クロック周波数が最も高いクロック信号またはクロック周波数が最も低いクロック信号を選択して出力することによって、その時点において入力されている最高周波数のクロック信号または最低周波数のクロック信号を確実に選択して出力することができる。
【００１１】
なお、入力されているクロック信号のうち最低周波数のクロック信号を選択出力するときは、外部の機器の動作速度を抑制して省エネルギを図ることができ、例えばノート型のパーソナルコンピュータやＰＤＡ等の動作時間を延長するのに役立つ。一方、入力されているクロック信号のうち最高周波数のクロック信号を選択出力するときは、外部の機器の動作速度を速めて、処理速度を向上するのに役立つ。
【００１２】
第２の観点では、本発明は、互いに異なる周波数で入力された２以上のクロック信号のクロック数を各別に計数し、前記２以上のクロック信号のうち、前記クロック数の計数値が予め設定された所定値に最も速く達した側のクロック信号を選択して出力させるとともに、いずれかの計数値が前記所定値に達したときはすべての計数値をリセットすることを特徴とするクロック信号の選択出力方法を提供する。
【００１３】
このように構成された本発明のクロック信号の選択出力方法によれば、入力されたクロック信号のクロック数を各別に計数することによって、クロック周波数が高いクロック信号についての計数値は、クロック周波数が低いクロック信号についての計数値よりも速く所定値に達するため、この計数値が所定値に最も速く達した側のクロック信号は、入力されたクロック信号のうち、最も高周波のクロック信号であり、このクロック信号を選択して出力することによって、その時点において入力されている最高周波数のクロック信号を確実に選択して出力することができる。
【００１４】
しかも、一旦、最高周波数のクロック信号についての計数値が所定値に達したときは、すべての計数をリセットして、再度、最初からクロック数の計数を開始するため、より高周波数のクロック信号が後から入力された場合には、少なくとも１回リセット後には、その後から入力された高周波のクロック信号が選択出力されるため、入力されているクロック信号のうち最高周波数のクロック信号を常に出力することができる。
【００１５】
なお、所定値を、クロック信号のクロック周波数が、入力されてから安定するのに要する時間に対応した値として設定しておくことによって、安定したクロック信号を出力することができる。
【００１６】
第３の観点では、本発明は、上記第２の観点の発明において、クロック周波数が高い方から２番目以下のクロック信号のうち少なくとも１つは、常に入力されていることを特徴とするクロック信号の選択出力方法を提供する。
【００１７】
このように構成された本発明のクロック信号の選択出力方法によれば、クロック周波数が高い方から２番目以下のクロック信号のうち少なくとも１つが、常に入力されていることによって、少なくともその入力されているクロック信号のうちで最高周波数のクロック信号が出力されるため、常にいずれかのクロック信号の出力を維持することができる。
【００１８】
第４の観点では、本発明は、上記第２または第３の観点の発明において、入力されるクロック信号は、そのクロック周波数が変化するものであることを特徴とするクロック信号の選択出力方法を提供する。
【００１９】
このように構成された本発明のクロック信号の選択出力方法によれば、クロック周波数が変化するものであっても、その時点で最高周波数のクロック信号を出力することができる。
【００２０】
第５の観点では、本発明は、互いに異なる周波数で入力された２以上のクロック信号のクロック数を各別に計数する２以上のカウンタと、前記カウンタによって計数されたクロック数に応じて、前記２以上のクロック信号のうち、クロック周波数が最も高いクロック信号またはクロック周波数が最も低いクロック信号を選択して出力するセレクタと、を備えたことを特徴とするクロック信号の選択出力回路を提供する。
【００２１】
このように構成された本発明のクロック信号の選択出力回路によれば、各カウンタが、入力されたクロック信号のクロック数を各別に計数することによって、クロック周波数の高低を容易に判定することができるため、この計数されたクロック数に基づいて、セレクタが、クロック周波数が最も高いクロック信号またはクロック周波数が最も低いクロック信号を選択して出力することによって、その時点において入力されている最高周波数のクロック信号または最低周波数のクロック信号を確実に選択して出力することができる。
【００２２】
なお、入力されているクロック信号のうち最低周波数のクロック信号を選択出力するときは、外部の機器の動作速度を抑制して省エネルギを図ることができ、例えばノート型のパーソナルコンピュータやＰＤＡ等の動作時間を延長するのに役立つ。一方、入力されているクロック信号のうち最高周波数のクロック信号を選択出力するときは、外部の機器の動作速度を速めて、処理速度を向上するのに役立つ。
【００２３】
第６の観点では、本発明は、互いに異なる周波数で入力される２以上のクロック信号のクロック数を各別に計数する２以上のカウンタと、前記２以上のクロック信号のうち、前記カウンタの計数値が予め設定された所定値に最も速く達した側のカウンタに入力されたクロック信号を選択して出力させるセレクタと、いずれかのカウンタの計数値が前記所定値に達したときはすべてのカウンタの計数値をリセットするリセット回路と、を備えたことを特徴とするクロック信号の選択出力回路を提供する。
【００２４】
このように構成された本発明のクロック信号の選択出力回路によれば、各カウンタが、入力されたクロック信号のクロック数を各別に計数することによって、クロック周波数が高いクロック信号についての計数値は、クロック周波数が低いクロック信号についての計数値よりも速く所定値に達するため、この計数値が所定値に最も速く達した側のクロック信号は、入力されたクロック信号のうち、最も高周波のクロック信号であり、セレクタが、この最高周波数のクロック信号を選択して出力することによって、その時点において入力されている最高周波数のクロック信号を確実に選択して出力することができる。
【００２５】
しかも、一旦、最高周波数のクロック信号についての計数値が所定値に達したときは、リセット回路が、すべての計数をリセットして、再度、カウンタが最初からクロック数の計数を開始するため、より高周波数のクロック信号が後から入力された場合には、少なくとも１回リセット後には、その後から入力された高周波のクロック信号が選択出力されるため、入力されているクロック信号のうち最高周波数のクロック信号を常に出力することができる。
【００２６】
なお、所定値を、クロック信号のクロック周波数が、入力されてから安定するのに要する時間に対応した値として設定しておくことによって、安定したクロック信号を出力することができる。
【００２７】
第７の観点では、本発明は、上記第６の観点の発明において、２以上のクロック信号が各別に入力される２以上のバッファをさらに備え、前記セレクタは、前記所定値に最も速く達した側のカウンタに入力されたクロック信号が入力されたバッファに対して、入力されているクロック信号を出力させるように切り換えることを特徴とするクロック信号の選択出力回路を提供する。
【００２８】
このように構成された本発明のクロック信号の選択出力回路によれば、クロック信号の出力切換えを、バッファを用いて行うため、この切換えを瞬時に、かつ確実に行うことができる。
【００２９】
第８の観点では、本発明は、上記第６または第７の観点の発明において、２以上のカウンタのうち少なくとも１つには、クロック周波数が高い方から２番目以下のクロック信号のうち１つが、常に入力されていることを特徴とするクロック信号の選択出力回路を提供する。
【００３０】
このように構成された本発明のクロック信号の選択出力回路によれば、クロック周波数が高い方から２番目以下のクロック信号のうち少なくとも１つが、常に入力されていることによって、少なくともその入力されているクロック信号のうちで最高周波数のクロック信号が出力されるため、常にいずれかのクロック信号の出力を維持することができる。
【００３１】
第９の観点では、本発明は、上記第５〜第８の観点の発明において、入力されるクロック信号は、そのクロック周波数が変化するものであることを特徴とするクロック信号の選択出力回路を提供する。
【００３２】
このように構成された本発明のクロック信号の選択出力回路によれば、クロック周波数が変化するものであっても、その時点で最高周波数のクロック信号を出力することができる。
【００３３】
【発明の実施の形態】
以下、図面を参照して、本発明にかかるクロック信号の選択出力方法および選択出力回路についての実施の形態について説明する。なお、これらの実施の形態によって、各発明が限定されるものではない。
【００３４】
ここで、図１は、本発明のクロック信号の選択出力回路の一実施の形態を示す図、図２は、図１に示した回路の作用を示すフローチャートである。図示のクロック信号の選択出力回路１０は、入力される２つのクロック信号Ｓin１，Ｓin２のクロック数を各別に計数する２つのカウンタ１１ａ，１１ｂおよびバッファ１２ａ，１２ｂと、これら２つのクロック信号Ｓin１，Ｓin２のうち、カウンタ１１ａ，１１ｂの計数値が予め設定された所定値Ｎに最も速く達した側のカウンタ１１ａまたは１１ｂに入力されたクロック信号Ｓin１またはＳin２を選択して、その選択されたクロック信号Ｓin１またはＳin２が入力されたバッファ１２ａまたは１２ｂに対して、入力されているクロック信号Ｓin１またはＳin２を出力させるように切り換えるセレクタ１３と、いずれかのカウンタ１１ａまたは１１ｂの計数値が所定値Ｎに達したときはすべてのカウンタ１１ａ，１１ｂの計数値をゼロにリセットするリセット回路１４と、を備えた構成である。
【００３５】
ここで、カウンタ１１ａ，１１ｂは、計数値が所定値Ｎに達するとハイレベル（Ｈレベル）の信号が出力され、計数値が所定値Ｎに達する前はローレベル（Ｌレベル）の信号が出力される。また、リセット回路１４から出力されるＬレベルの信号によって、その計数値はゼロにリセットされる。
【００３６】
リセット回路１４は、論理ゲートのＮＯＲ回路であり、両カウンタ１１ａ，１１ｂのうち、少なくとも一方からＨレベルの信号が入力される（計数値が所定値Ｎに達したとき）と、Ｌレベルの信号を出力し、両方からＬレベルの信号が入力されている間（計数値が所定値Ｎに達する前の計数中）は、Ｈレベルの信号が出力される。
【００３７】
セレクタ１３は、Ｈレベルの信号が入力された側のカウンタ１１ａまたは１１ｂに接続された側のバッファ１２ａまたは１２ｂに対して、Ｌレベルの信号を出力し、他方のバッファ１２ｂまたは１２ａに対して、Ｈレベルの信号を出力する。
【００３８】
バッファ１２ａ，１２ｂには、それぞれクロック信号Ｓin１，Ｓin２が各別に入力されているが、セレクタ１３からＨレベルの信号が入力されると、そのクロック信号Ｓin１，Ｓin２を出力せず、Ｌレベルの信号が入力されると、そのクロック信号Ｓin１，Ｓin２を出力する。
【００３９】
次に、このクロック信号の選択出力回路１０の作用について、フローチャート（図２参照）にしたがって説明する。なお、クロック信号Ｓin１は、クロック周波数２０ＭＨｚの信号であり、常に入力されている。一方、クロック信号Ｓin２は、クロック周波数４０ＭＨｚの信号であり、最初は入力されておらず、後から入力される。
【００４０】
まず、カウンタ１１ａ，１１ｂが動作し、各カウンタ１１ａ，１１ｂに入力されたクロック信号Ｓin１，Ｓin２のクロック数をそれぞれ計数する（ステップ１（Ｓ１））。ここでは、クロック信号Ｓin１のみが入力されているため、カウンタ１１ａの計数値は時間の経過とともに増加していくが、カウンタ１１ｂの計数値は時間が経過してもゼロのままとなる。また、並行して、バッファ１２ａにクロック信号Ｓin１が入力される（Ｓ２）。
【００４１】
セレクタ１３は、時間の経過によって、カウンタ１１ａまたはカウンタ１１ｂの計数値が所定値Ｎに達してＨレベルの信号が入力するのを待つ（Ｓ３，Ｓ４）。当初は、クロック信号Ｓin１のみが入力されているため、時間の経過によって、カウンタ１１ａの計数値が所定値Ｎに達してＨレベルの信号が出力され、このカウンタ１１ａから出力されたＨレベルの信号がセレクタ１３に入力される。
【００４２】
これによって、セレクタ１３は、カウンタ１１ａに対応した側のバッファ１２ａを選択し、バッファ１２ａに対してＬレベルの信号を出力する（Ｓ５）。なお、セレクタ１３は、初期的にＨレベルの信号が両バッファ１２ａ，１２ｂに出力されているため、バッファ１２ａに対してＬレベルの信号が出力されたときも、バッファ１２ｂに対してはＨレベルの信号がそのまま維持されている。
【００４３】
セレクタ１３からＬレベルの信号が入力されたバッファ１２ａは、入力しているクロック信号Ｓin１を出力し、一方、Ｈレベルの信号が維持されているバッファ１２ｂは信号の出力はせず、したがって、このクロック信号の選択出力回路１０からは、出力クロック信号Ｓoutとして、クロック周波数２０ＭＨｚのクロック信号Ｓin１が出力される（Ｓ７）。
【００４４】
また、カウンタ１１ａから出力されたＨレベルの信号は、リセット回路１４に入力され、リセット回路１４は、このＨレベルの信号の入力によって、両カウンタ１１ａ，１１ｂに対してＬレベルの信号を出力し、両カウンタ１１ａ，１１ｂは、その計数値をゼロにリセットする（Ｓ６）。クロック信号Ｓin１のみが入力されている間は、上述したステップ１（Ｓ１）〜ステップ７（Ｓ７）の処理が繰り返され、クロック信号Ｓin１の出力が継続される。
【００４５】
次に、途中から、クロック周波数４０ＭＨｚのクロック信号Ｓin２が入力された場合の作用について説明する。
【００４６】
クロック信号Ｓin２が入力される前は、前述した作用によってクロック信号Ｓin１が出力クロック信号Ｓoutとして出力されているが、クロック信号Ｓin２が入力されると、カウンタ１１ｂの計数値も時間の経過とともに増加し、クロック信号Ｓin１よりもクロック周波数が高いクロック信号Ｓin２が入力されているカウンタ１１ｂの方が先行して、その計数値が所定値Ｎに達する。また、各バッファ１２ａ，１２ｂには、クロック信号Ｓin１，Ｓin２がそれぞれ入力される（Ｓ２）。
【００４７】
セレクタ１３は、時間の経過によって、カウンタ１１ａまたはカウンタ１１ｂの計数値が所定値Ｎに達してＨレベルの信号が入力するのを待つ（Ｓ３，Ｓ４）が、カウンタ１１ｂの計数値が先に所定値Ｎに達してＨレベルの信号が出力され、このカウンタ１１ｂから出力されたＨレベルの信号がセレクタ１３に入力される。これによって、セレクタ１３は、カウンタ１１ｂに対応した側のバッファ１２ｂを選択し、バッファ１２ｂに対してＬレベルの信号を出力する（Ｓ８）。
【００４８】
セレクタ１３からＬレベルの信号が入力されたバッファ１２ｂは、入力しているクロック信号Ｓin２が出力され、一方、バッファ１２ａは信号の出力はせず、したがって、このクロック信号の選択出力回路１０からは、出力クロック信号Ｓoutとして、クロック周波数４０ＭＨｚのクロック信号Ｓin２が出力される（Ｓ９）。
【００４９】
また、カウンタ１１ｂから出力されたＨレベルの信号は、リセット回路１４に入力され、リセット回路１４は、このＨレベルの信号の入力によって、両カウンタ１１ａ，１１ｂに対してＬレベルの信号を出力し、両カウンタ１１ａ，１１ｂは、その計数値をゼロにリセットする（Ｓ６）。
【００５０】
この結果、クロック信号Ｓin１，Ｓin２の両者が入力されている間は、上述したステップ１（Ｓ１）〜ステップ４（Ｓ４），ステップ６（Ｓ６），ステップ８（Ｓ８）〜ステップ９（Ｓ９）の処理が繰り返され、クロック信号Ｓin２の出力が継続される。さらに、途中で、クロック信号Ｓin２の入力が停止されると、クロック信号Ｓin２が入力される前の処理に戻って、クロック信号Ｓin１の出力が継続される。
【００５１】
このように、本実施の形態のクロック信号の選択出力回路１０によれば、各カウンタ１１ａ，１１ｂが、入力されたクロック信号Ｓin１，Ｓin２のクロック数を各別に計数することによって、セレクタ１３が、入力されているクロック信号Ｓin１，Ｓin２のうち、常にクロック周波数が高い方のクロック信号Ｓin２（Ｓin２が入力されている場合）またはクロック信号Ｓin１（Ｓin２が入力されていない場合）を選択して出力するため、出力クロック信号Ｓoutの出力を維持しつつ、その時点において入力されている最高周波数のクロック信号Ｓin２（Ｓin２が入力されている場合）またはクロック信号Ｓin１（Ｓin２が入力されていない場合）を確実に選択して出力することができる。
【００５２】
しかも、一旦、最高周波数のクロック信号についての計数値が所定値Ｎに達したときは、リセット回路１４が、両カウンタ１１ａ，１１ｂの計数値をゼロにリセットして、再度、カウンタ１１ａ，１１ｂが最初からクロック数の計数を開始するため、より高周波数のクロック信号Ｓin２が後から入力された場合には、少なくとも１回リセット後には、その後から入力された高周波のクロック信号Ｓin２が選択出力されるため、入力されているクロック信号のうち最高周波数のクロック信号を常に出力することができる。
【００５３】
なお、上述した実施の形態においては、クロック信号Ｓin２が途中から入力されるものであるが、計数値Ｎはクロック信号Ｓin２のクロック周波数が安定するのに要する時間に対応した値として設定されているため、安定した出力クロック信号Ｓoutを得ることができる。
【００５４】
また、クロック信号Ｓin２は、途中から入力されるものとして説明したが、クロック信号Ｓin１と同様に最初から入力されており、途中でクロック周波数が１０ＭＨｚと４０ＭＨｚとで切り換わる信号としてもよい。この場合、クロック信号Ｓin２が１０ＭＨｚの間は、２０ＭＨｚのクロック信号Ｓin１が出力クロック信号Ｓoutとして出力され、クロック信号Ｓin２が４０ＭＨｚに切り換わった後は、クロック信号Ｓin２が出力クロック信号Ｓoutとして出力される。
【００５５】
図３は、本発明のクロック信号の選択出力回路の他の実施の形態を示す図である。図示のクロック信号選択出力回路１０は、図１に示したクロック信号選択出力回路に対してさらに、他のクロック信号Ｓin３が入力されるカウンタ１１ｃがカウンタ１１ａ，１１ｂに対して並列に接続され、バッファ１２ｃがバッファ１２ａ，１２ｂに対して並列に接続され、セレクタ１３は、これら３つのクロック信号Ｓin１，Ｓin２，Ｓin３のうち、カウンタ１１ａ，１１ｂ，１１ｃの計数値が予め設定された所定値Ｎに最も速く達した側のカウンタ１１ａ、１１ｂまたは１１ｃに入力されたクロック信号Ｓin１、Ｓin２またはＳin３を選択して、その選択されたクロック信号Ｓin１、Ｓin２またはＳin３が入力されたバッファ１２ａ、１２ｂまたは１２ｃに対して、入力されているクロック信号Ｓin１、Ｓin２またはＳin３を出力させるように切り換え、リセット回路１４は、いずれかのカウンタ１１ａまたは１１ｂの計数値が所定値Ｎに達したときはすべてのカウンタ１１ａ，１１ｂ，１１ｃの計数値をゼロにリセットするものとして構成されている。
【００５６】
すなわち、前述した実施の形態は、１つのクロック信号Ｓin１が常に入力されており、他のクロック信号Ｓin２が入力され、あるいは入力停止されるクロック信号選択出力回路であるのに対して、この実施の形態は、１つのクロック信号Ｓin１が常に入力されており、このクロック信号Ｓin１とはクロック周波数の異なる他の２つのクロック信号Ｓin２（クロック周波数：Ｓin１＜Ｓin２），Ｓin３（クロック周波数：Ｓin２＜Ｓin３）が各別に入力され、あるいは各別に入力停止されるクロック信号選択出力回路である。
【００５７】
このように構成されたクロック信号選択出力回路１０によれば、クロック信号Ｓin１のみが入力されている期間中は、出力クロック信号Ｓoutとしてクロック信号Ｓin１が出力され、Ｓin３が入力されずにＳin２が入力されている期間中は、出力クロック信号Ｓoutとしてクロック信号Ｓin２が出力され、Ｓin３が入力されている期間中は、出力クロック信号Ｓoutとしてクロック信号Ｓin３が出力されるため、出力クロック信号Ｓoutの出力を維持しつつ、その時点において入力されている最高周波数のクロック信号を確実に選択して出力することができる。
【００５８】
【発明の効果】
本発明のクロック信号の選択出力方法およびクロック信号の選択出力回路によれば、次の効果が得られる。
【００５９】
第１に、入力されたクロック信号のクロック数を各別に計数することによって、クロック周波数の高低を容易に判定することができるため、この計数されたクロック数に基づいて、クロック周波数が最も高いクロック信号またはクロック周波数が最も低いクロック信号を選択して出力することによって、その時点において入力されている最高周波数のクロック信号または最低周波数のクロック信号を確実に選択して出力することができる。
【００６０】
第２に、入力されたクロック信号のクロック数を各別に計数することによって、クロック周波数が高いクロック信号についての計数値は、クロック周波数が低いクロック信号についての計数値よりも速く所定値に達するため、この計数値が所定値に最も速く達した側のクロック信号は、入力されたクロック信号のうち、最も高周波のクロック信号であり、このクロック信号を選択して出力することによって、その時点において入力されている最高周波数のクロック信号を確実に選択して出力することができる。
【００６１】
しかも、一旦、最高周波数のクロック信号についての計数値が所定値に達したときは、すべての計数をリセットして、再度、最初からクロック数の計数を開始するため、より高周波数のクロック信号が後から入力された場合には、少なくとも１回リセット後には、その後から入力された高周波のクロック信号が選択出力されるため、入力されているクロック信号のうち最高周波数のクロック信号を常に出力することができる。
【００６２】
なお、所定値を、クロック信号のクロック周波数が、入力されてから安定するのに要する時間に対応した値として設定しておくことによって、安定したクロック信号を出力することができる。
【００６３】
第３に、クロック周波数が高い方から２番目以下のクロック信号のうち少なくとも１つが、常に入力されていることによって、少なくともその入力されているクロック信号のうちで最高周波数のクロック信号が出力されるため、常にいずれかのクロック信号の出力を維持することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態であるクロック信号の選択出力回路を示す図である。
【図２】図１に示したクロック信号の選択出力回路の作用を示すフローチャートである。
【図３】本発明の他の実施の形態であるクロック信号の選択出力回路を示す図である。
【符号の説明】
１０  クロック信号の選択出力回路
１１ａ，１１ｂ  カウンタ
１２ａ，１２ｂ  バッファ
１３  セレクタ
１４  リセット回路
Ｓin１，Ｓin２  入力されるクロック信号
Ｓout  出力されるクロック信号
【図１】
0004754715.tif 000002
【図２】
0004754715.tif 000003
【図３】
0004754715.tif 000004