(57)【特許請求の範囲】
【請求項１】
下部基板、カソード電極層、ゲート電極層、前記カソード電極層と前記ゲート電極層との間に設けられた複数のホールを有する絶縁層、及びエミッタを備えたカソード基板と、蛍光体層、アノード用電極層、及び上部基板を備えたアノード基板とを有する表示素子で用いるカソード基板であって、
前記ゲート電極層が、前記絶縁層のそれぞれのホール上に２個以上のゲートホールを有するメッシュ構造を有し、前記絶縁層のそれぞれのホール内にはエミッタが均一に設けられ、前記絶縁層の厚みが前記ゲートホールの直径の１／２倍以上２倍未満であり、前記ゲートホールの直径が４００ｎｍ以上３μｍ以下であることを特徴とするカソード基板。
【請求項２】
下部基板、カソード電極層、ゲート電極層、前記カソード電極層と前記ゲート電極層との間に設けられた１つのホールを有する絶縁層、及びエミッタを備えたカソード基板と、蛍光体層、アノード用電極層、及び上部基板を備えたアノード基板とを有する表示素子で用いるカソード基板であって、
前記ゲート電極層が、前記絶縁層のホール上に２個以上のゲートホールを有するメッシュ構造を有し、前記絶縁層のホール内部に少なくとも１つの絶縁体からなる支柱を内包し、前記絶縁層のホール内にはエミッタが均一に設けられ、前記絶縁層の厚みが前記ゲートホールの直径の１／２倍以上２倍未満であり、前記ゲートホールの直径が４００ｎｍ以上３μｍ以下であることを特徴とするカソード基板。
【請求項３】
前記絶縁層の厚みが、２００ｎｍ以上６μｍ未満であることを特徴とする請求項１又は２記載のカソード基板。
【請求項４】
前記エミッタが、炭素材料から構成されていることを特徴とする請求項１〜３のいずれか１項記載のカソード基板。
【請求項５】
前記ゲート電極層が、絶縁層の一部で支持されていることを特徴とする請求項１記載のカソード基板。
【請求項６】
前記ゲート電極層が、前記支柱で支持されていることを特徴とする請求項２記載のカソード基板。
【請求項７】
前記絶縁層のホールが、前記メッシュ構造を有するゲート電極層の形成後にエッチングにより形成されたものであることを特徴とする請求項１〜６のいずれか１項記載のカソード基板。
【請求項８】
下部基板上にカソード電極層及び絶縁層を順次形成する工程であって、
前記絶縁層を、その厚みが後で形成するゲートホールの直径の１／２倍以上２倍未満となるように形成する工程と、
前記絶縁層上に形成したゲート電極層上にレジストパターンを形成した後、エッチングによりゲートホールを直径が４００ｎｍ以上３μｍ以下となるように形成してメッシュ構造を有するゲート電極層を形成する工程と、
前記ゲートホールを通じてゲートホール下方の絶縁層に対して等方性エッチングにより貫通する少なくとも１つの絶縁層ホールを形成する工程と、
前記絶縁層ホール内の前記カソード電極層の露出した表面上にエミッタを形成する工程と、を含むことを特徴とするカソード基板の作製方法。
【請求項９】
前記絶縁層を、その厚みが２００ｎｍ以上６μｍ未満となるように形成することを特徴とする請求項８記載のカソード基板の作製方法。
【請求項１０】
前記絶縁層ホールを形成する工程において、このホールとして複数のホールを形成するように等方性エッチングを行い、前記複数のホールのそれぞれにおいて、前記カソード電極層の露出した表面上にエミッタを均一に形成することを特徴とする請求項８又は９記載のカソード基板の作製方法。
【請求項１１】
前記絶縁層のホールを形成する工程において、このホールとして連通した１つのホールを形成すると共に、このホール内部に少なくとも１つの絶縁体からなる支柱を内包するように等方性エッチングを行うことを特徴とする請求項８又は９記載のカソード基板の作製方法。
【請求項１２】
下部基板、カソード電極層、ゲート電極層、前記カソード電極層と前記ゲート電極層との間に設けられた複数のホールを有する絶縁層、及びエミッタを備えたカソード基板と、蛍光体層、アノード用電極層、及び上部基板を備えたアノード基板とを有する表示素子であって、
前記ゲート電極層が、前記絶縁層のそれぞれのホール上に２個以上のゲートホールを有するメッシュ構造を有し、前記絶縁層のそれぞれのホール内にはエミッタが均一に設けられ、前記絶縁層の厚みが前記ゲートホールの直径の１／２倍以上２倍未満であり、前記ゲートホールの直径が４００ｎｍ以上３μｍ以下であることを特徴とする表示素子。
【請求項１３】
下部基板、カソード電極層、ゲート電極層、前記カソード電極層と前記ゲート電極層との間に設けられた１つのホールを有する絶縁層、及びエミッタを備えたカソード基板と、蛍光体層、アノード用電極層、及び上部基板を備えたアノード基板とを有する表示素子であって、
前記ゲート電極層が、前記絶縁層のホール上に２個以上のゲートホールを有するメッシュ構造を有し、前記絶縁層のホール内部に少なくとも１つの絶縁体からなる支柱を内包し、前記絶縁層のホール内にはエミッタが均一に設けられ、前記絶縁層の厚みが前記ゲートホールの直径の１／２倍以上２倍未満であり、前記ゲートホールの直径が４００ｎｍ以上３μｍ以下であることを特徴とする表示素子。
【請求項１４】
前記絶縁層の厚みが、２００ｎｍ以上６μｍ未満であることを特徴とする請求項１２又は１３記載の表示素子。
【請求項１５】
前記エミッタが、炭素材料から構成されていることを特徴とする請求項１２〜１４のいずれか１項記載の表示素子。
【請求項１６】
前記ゲート電極層が、前記絶縁層の一部で支持されていることを特徴とする請求項１２記載の表示素子。
【請求項１７】
前記ゲート電極層が、前記支柱で支持されていることを特徴とする請求項１３記載のカソード基板。
【請求項１８】
前記カソード基板と前記アノード基板とが、表示素子の外周部に設けられた支持体を介してはりあわされていることを特徴とする請求項１２〜１７のいずれか１項記載の表示素子。
【請求項１９】
前記絶縁層のホールが、前記メッシュ構造を有するゲート電極層の形成後にエッチングにより形成されたものであることを特徴とする請求項１２〜１８のいずれか１項記載の表示素子。
【請求項２０】
請求項８〜１１のいずれか１項記載のカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板からなるアノード基板とを、表示素子の外周部に設けられた支持体を介してはり合わせて表示素子を作製することを特徴とする表示素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カソード基板及びその作製方法、並びにこのカソード基板を用いた表示素子及びその作製方法に関し、特にアノード電極の電界の影響がエミッタへ及ばないように構成したカソード基板及びその作製方法、並びにこのカソード基板を用いた表示素子及びその作製方法に関する。
【背景技術】
【０００２】
電界電子放出表示素子についての実用化への研究は、従来、エミッタ用としてシリコン基板を異方性エッチングして形成したシリコンチップを主として用いて行われていた。しかし、シリコンチップ作製の技術的困難性に加え、動作電圧が高いことや高電流の放出によるシリコンチップの劣化に伴う素子性能の低下など問題が多かった。そのため、グラファイトナノファイバを初め、カーボン系ナノ材料の優れた種々の物性を半導体分野で利用しようとする試みがなされている。例えば、グラファイトナノファイバが、高電子放出密度、低電界電子放出性能を達成することのできる陰極材料(エミッタ用材料)として注目されている。
【０００３】
近年、前記陰極材料の製造方法の改良と相まって、カーボン系材料から作製されたエミッタを有する電界電子放出表示素子について、ＦＥＤなどのディスプレイ用途の分野などで開発・改良が進められている。この場合に、カーボン系エミッタ特有の作製プロセス及びエミッタ形状を考慮して、いかにばらつきが少ない表示性能を有する素子構造を作製するか、また、大面積表示素子への応用を可能とするかについての改良が急務となっている。
【０００４】
カーボン系エミッタは、シリコンチップと比較して電子放出安定性に優れている。しかし、触媒を用いた化学気相成長などにより形成するために、従来の作製プロセスでは、シリコン基板に対する異方性エッチングにより作製されるシリコンチップ作製プロセスの場合と比べて、基板内エミッタ特性のばらつきが大きいものしか得られないという欠点があった。これは、数１０μｍ以上のサイズを有する表示素子やその集合体が形成される基板全体に渡って、化学気相成長により、独立したミクロンサイズのカーボン系エミッタを特性のばらつきを小さくして形成することは大変な技術的困難性を伴うからである。
【０００５】
図７に従来の電界電子放出表示素子のうちカソード基板の作製工程図を示し、図８に得られたカソード基板のエミッタ配列の一例を模式的に示す。得られたカソード基板の断面構造は図７(ｅ)に示す。
【０００６】
図７及び８では、各エミッタを絶縁層で囲んだ例を示したが、エミッタ用チップとしての垂直配向された多数のカーボンナノチューブとＲＧＢ３色の蛍光体との間にメッシュ構造のゲート電極としての金属膜を有する電界電子放出表示素子の構造が、構造の簡易化及び製造プロセスの簡易化を主眼として提案されている(例えば、特許文献１参照)。この場合、ゲート電極は表示素子の外周で第１スペーサのみで支持されており、下部カソード部と上部アノード部とは素子の外周で第２スペーサのみで付着されている。
【特許文献１】特開２００１−１７６４３１号公報（特許請求の範囲、段落番号０００６など）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図７(ｅ)に示すようなカソード基板の場合、表示素子の大きさ(１００μｍ×１００μｍ)に対応するゲート電極層内に、２０μｍピッチで格子状に配列した２５個のエミッタが設けられており、素子内発光均一性を主眼とした構成ではある。しかし、エミッタとしてカーボン系エミッタを利用すると、製作プロセスによっては、著しく電子放出特性の劣るエミッタが多数存在してしまうなどの問題がしばしば発生する。この原因としては、エミッタを構成するカーボンそのものの特性のばらつきの他に、カソード電極からゲート電極の方向に向かって成長しているエミッタ材料とゲート電極との間の電場の関係に因る電子発散の影響及び電子放出量の低下が挙げられる。前記図７及び８については、後述する比較例１中で詳細に説明する。
【０００８】
通常、ＦＥＤでは、前記図７(ｅ)に示すようなエミッタホール構造を１ドットに複数個持っており、ゲート電極によって引き出された電子が、さらにアノード電圧の電界によって加速されてアノードの蛍光体にぶつかって発光する。しかしながら、高輝度とするためにアノードの電圧を高くすると、ゲート電極を印加せずともアノードの電界によって、いわゆる二極で電子放出が起こってしまい、電子が出たままの状態でＯＦＦできなくなってしまう。
【０００９】
上述したように、従来の構造では、アノードの電界によって電子が引き出されてしまうことから、アノード電極の電界の影響を少なくするために絶縁層を厚くすると、電界放出のためのゲート電圧が高くなってしまうという問題がある。
【００１０】
また、ゲート電極をメッシュ構造として、エミッタから放出される電子の発散を抑制し、エミッタに対向する位置に配置された蛍光体を効率良く発光させることは可能であるかもしれない。しかし、このようなメッシュ構造のゲート電極を作製する場合、ゲート電極が素子内で形状を維持して短絡することなく把持されるように、強度を考慮して素子の発光面積との関係から電極の厚みを設計せざるを得ず、所定の大きさの素子を設計するには制約が多すぎ、実用化範囲が限られるという問題があった。
【００１１】
本発明の課題は、上述の従来技術の問題点を解決することにあり、アノード電極の電界の影響がエミッタへ及ばないようにすると共に、製作が容易で、ばらつきが少ない表示性能を有し、かつ大面積表示も可能であり、ゲート電極の変形もないカソード基板及びその作製方法、並びにこのカソード基板を用いた表示素子及びその作製方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明者らは、ゲート電極層を一つの絶縁層上に複数のゲートホールがあるメッシュ状構造とし、絶縁層の厚みとゲートホールの直径との関係を適正化するように、絶縁層とゲートホール径とを調整することでアノードの電界がエミッタに影響しないようにすることができると共に、このような構造とすることで、絶縁層を厚くすることなく、低いゲート電圧で電子放出ができることに気がつき、本発明を完成するに至った。
【００１３】
本発明のカソード基板は、下部基板、カソード電極層、ゲート電極層、前記カソード電極層と前記ゲート電極層との間に設けられた複数のホールを有する絶縁層、及びエミッタを備えたカソード基板と、蛍光体層、アノード用電極層、及び上部基板を備えたアノード基板とを有する表示素子で用いるカソード基板であって、前記ゲート電極層が、前記絶縁層のそれぞれのホール上に２個以上のゲートホールを有するメッシュ構造を有し、前記絶縁層のそれぞれのホール内にはエミッタが均一に設けられ、前記絶縁層の厚みが前記ゲートホールの直径の１／２倍以上２倍未満であり、前記ゲートホールの直径が４００ｎｍ以上３μｍ以下であることを特徴とする。
【００１４】
本発明のカソード基板はまた、下部基板、カソード電極層、ゲート電極層、前記カソード電極層と前記ゲート電極層との間に設けられた１つのホールを有する絶縁層、及びエミッタを備えたカソード基板と、蛍光体層、アノード用電極層、及び上部基板を備えたアノード基板とを有する表示素子で用いるカソード基板であって、前記ゲート電極層が、前記絶縁層のホール上に２個以上のゲートホールを有するメッシュ構造を有し、前記絶縁層のホール内部に少なくとも１つの絶縁体からなる支柱を内包し、前記絶縁層のホール内にはエミッタが均一に設けられ、前記絶縁層の厚みが前記ゲートホールの直径の１／２倍以上２倍未満であり、前記ゲートホールの直径が４００ｎｍ以上３μｍ以下であることを特徴とする。
【００１５】
上記したように、絶縁層の厚みをゲートホール一つの直径の１／２倍以上で２倍未満とすることで、アノード電極からの電界がエミッタに影響を及ぼさなくなる。また、実際には、エミッタをカソード電極上に作製するため、その分を考慮してゲートホール径を絶縁層の厚みより十分に小さくすることがより好ましい。
【００１６】
本発明のカソード基板の作製方法は、下部基板上にカソード電極層及び絶縁層を順次形成する工程であって、前記絶縁層を、その厚みが後で形成するゲートホールの直径の１／２倍以上２倍未満となるように形成する工程と、前記絶縁層上に形成したゲート電極層上にレジストパターンを形成した後、エッチングによりゲートホールを直径が４００ｎｍ以上３μｍ以下となるように形成してメッシュ構造を有するゲート電極層を形成する工程と、前記ゲートホールを通じてゲートホール下方の絶縁層に対して等方性エッチングにより貫通する少なくとも１つの絶縁層ホールを形成する工程と、前記絶縁層ホール内の前記カソード電極層の露出した表面上にエミッタを形成する工程と、を含むことを特徴とする。
【００１７】
本発明の表示素子は、下部基板、カソード電極層、ゲート電極層、前記カソード電極層と前記ゲート電極層との間に設けられた複数のホールを有する絶縁層、及びエミッタを備えたカソード基板と、蛍光体層、アノード用電極層、及び上部基板を備えたアノード基板とを有する表示素子であって、前記ゲート電極層が、前記絶縁層のそれぞれのホール上に２個以上のゲートホールを有するメッシュ構造を有し、前記絶縁層のそれぞれのホール内にはエミッタが均一に設けられ、前記絶縁層の厚みが前記ゲートホールの直径の１／２倍以上２倍未満であり、前記ゲートホールの直径が４００ｎｍ以上３μｍ以下であることを特徴とする。
【００１８】
本発明の表示素子はまた、下部基板、カソード電極層、ゲート電極層、前記カソード電極層と前記ゲート電極層との間に設けられた１つのホールを有する絶縁層、及びエミッタを備えたカソード基板と、蛍光体層、アノード用電極層、及び上部基板を備えたアノード基板とを有する表示素子であって、前記ゲート電極層が、前記絶縁層のホール上に２個以上のゲートホールを有するメッシュ構造を有し、前記絶縁層のホール内部に少なくとも１つの絶縁体からなる支柱を内包し、前記絶縁層のホール内にはエミッタが均一に設けられ、前記絶縁層の厚みが前記ゲートホールの直径の１／２倍以上２倍未満であり、前記ゲートホールの直径が４００ｎｍ以上３μｍ以下であることを特徴とする。
【００１９】
本発明の表示素子の作製方法は、前記したカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板からなるアノード基板とを、表示素子の外周部に設けられた支持体を介してはり合わせて表示素子を作製することを特徴とする。
【発明の効果】
【００２０】
本発明のカソード基板によれば、アノード電極の電界の影響がエミッタへ及ばないようになると共に、製作が容易で、ばらつきが少ない表示性能を有し、かつ大面積表示も可能であり、ゲート電極の変形もないという効果を奏する。
【００２１】
このカソード基板を使用した表示素子は、素子内の表示色一様性を向上させることができると共に、素子間のばらつきをも抑制し、高精彩なカラー表示ができるようになるという効果を奏する。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２３】
本発明は、上記したように、カーボン系エミッタを使用する３極構造素子用のカソード基板の講造及びこのカソード基板とアノード基板とからなる電界電子放出表示素子(例えば、ＦＥＤパネル)の構造に関するものである。
【００２４】
本発明に係るカソード基板は、その一実施の形態によれば、下部基板、カソード電極層、ゲート電極層、このカソード電極層とゲート電極層との間に設けられた複数のホールを有する絶縁層、及びエミッタを備えた３極構造素子用の基板からなる。この場合、ゲート電極層は、絶縁層の複数のそれぞれのホール上に２個以上のゲートホールを有するメッシュ構造を有し、絶縁層のそれぞれのホール内にはエミッタが均一に設けられている。
【００２５】
前記絶縁層の厚みは、２００ｎｍ以上、６μｍ未満であることが好ましく、エミッタ作製の難しさや、駆動電圧を考慮すると、１μｍ以上、５μｍ以下であることがより好ましい。絶縁層厚みが、２００ｎｍ未満であると、エミッタとゲート電極とが短絡してしまう可能性が高くなると共に、ゲートホール径が小さくなり過ぎてしまい、カソード基板の作製が困難となり、また、６μｍを超えるとエミッタとゲート電極との距離が離れてしまうため、駆動電圧が高くなり過ぎてしまう。
【００２６】
また、前記ゲートホールの直径は、４００ｎｍ以上、３μｍ以下であることが好ましく、５００ｎｍ以上、２μｍ以下がより好ましい。ゲートホールの直径が４００ｎｍ未満であると、エミッタの作製が難しくなり、３μｍを超えるとメッシュ講造としての効果が薄くなってしまう。
【００２７】
前記エミッタは、グラファイトナノファイバーやカーボンナノチューブ等の炭素材料から構成されていることが好ましい。
【００２９】
前記カソード基板において、ゲート電極層は、絶縁層の一部で支持されている。また、絶縁層のホールは、メッシュ構造を有するゲート電極層の形成後にエッチングにより形成されたものであることが好ましい。
【００３０】
本発明に係るカソード基板の別の実施の形態によれば、前記カソード基板において、カソード電極層とゲート電極層との間に設けられた複数のホールを有する絶縁層の代わりに、カソード電極層とゲート電極層との間に設けられた１つのホールを有する絶縁層を備えていても良く、この場合、ゲート電極層は、絶縁層の１つのホール上に２個以上のゲートホールを有するメッシュ構造を有しており、絶縁層のホール内部に少なくとも１つの絶縁体からなる支柱を内包していればよい。この内包する絶縁層からなる支柱は、ゲート電極層を支持する。その他の構成要素については、前記したカソード基板の一実施の形態の通りである。
【００３１】
本発明のカソード基板は、下部基板上にカソード電極層及び絶縁層を順次形成する工程であって、絶縁層を、その厚みが後で形成するゲートホールの直径の１／２倍以上で、かつ２倍未満となるように形成する工程と、絶縁層上に形成したゲート電極層上にレジストパターンを形成した後、エッチングによりゲートホールを形成してメッシュ構造を有するゲート電極層を形成する工程と、ゲートホールを通じてゲートホール下方の絶縁層に対して等方性エッチングにより貫通する少なくとも１つの絶縁層ホールを形成する工程と、絶縁層ホール内のカソード電極層の露出した表面上にエミッタを形成する工程とにより作製される。
【００３２】
この場合、絶縁層及びゲートホールは、絶縁層厚み及びゲートホール直径が前記したような範囲になるように形成される。
【００３３】
前記絶縁層ホールを形成する工程において、このホールとして複数のホールを形成するように等方性エッチングを行い、複数のホールのそれぞれにおいて、カソード電極層の露出した表面上にエミッタを均一に形成しても良いし、また、絶縁層ホールを形成する工程において、このホールとして連通した１つのホールを形成すると共に、このホール内部に少なくとも１つの絶縁体からなる支柱を内包するように等方性エッチングを行っても良い。
【００３４】
また、本発明に係る表示素子は、その一実施の形態によれば、前記したように、カソード電極層とゲート電極層との間に設けられた複数のホール、又は１つのホールを有する絶縁層を備え、そして前記したように、絶縁層のそれぞれのホール上に、又は絶縁層の１つのホール上に２個以上のゲートホールを持つメッシュ構造を有するゲート電極層を備えた３極講造のカソード基板と、蛍光体層、アノード用電極層、及び上部基板を備えたアノード基板とを有してなり、１つのホールを有する場合には絶縁層のホール内部に少なくとも１つの絶縁層からなる支柱を内包しているものである。
【００３５】
前記表示素子の場合も、絶縁層の厚み、ゲートホールの直径、エミッタ構成材料、絶縁層ホールの開口率、ゲート電極層の支持の仕方、カソード基板とアノード基板との貼り合わせの仕方、及び絶縁層ホールの形成方法等の要件は、前記した通りである。
【００３６】
さらに、本発明の表示素子は、前記したカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板からなるアノード基板とを、表示素子の外周部に設けられたリブのような支持体を介して貼り合わせて作製することができる。
【００３７】
以下、図１(Ａ)及び(Ｂ)を参照して、本発明に係わる表示素子の実施の形態について説明する。
【００３８】
図１(Ａ)は、表示素子のメッシュ状ゲート電極構造を示す平面図であり、図１(Ｂ)は、図１(Ａ)中の線Ｘ−Ｘからみた表示素子１の構造を示す断面図である。
【００３９】
図１に示すように、下部基板１１の表面上にはカソード電極層１２が配設されており、カソード電極層１２上には絶縁層１３が設けられている。絶縁層１３には、絶縁層ホール１４が複数個設けられおり、各絶縁層ホールには、露出したカソード電極層１２上に形成されたエミッタ１５が均一に設けられている。絶縁層１３上にはゲート電極層１６が形成されており、このゲート電極層は、各エミッタ１５の少なくとも直上にゲートホール(エミッタホール)１７を有するメッシュ構造となっている。すなわち、表示素子１内には複数の絶縁層ホール１４が均一に配置され、各ホール内にはエミッタ１５が均一に配置されている。なお、エミッタ１５は、ゲート電極層１６及び絶縁層１３に接触しないように形成されている。
【００４０】
エミッタ１５としてカーボン系エミッタを用いる場合には、化学気相成長などによるカーボン系エミッタの形成に通常触媒層を成長の起点として利用するため、図示しないが、各エミッタ１５は、カソード電極層１２上の触媒層を介して配設されている。所定の発光を行う表示素子１の１つの大きさは、ゲート電極層１６上に設けられる支持体であるリブ１８で規定され、リブで囲まれたゲート電極層の上方の空間内に表示素子１の発光色を決める蛍光体層１９が配置される。この蛍光体層１９は、アノード用の透明電極層２０を介して上部基板２１上に設けられている。エミッタ１５から放出された電子は、ゲート電極層１６のゲートホール１７を通過し、蛍光体層１９に入射し、発光が行われる。
【００４１】
図１に示す構造における絶縁層１３の厚み(Ｂ)と１つのゲートホール１７の直径(Ａ)として、前記したように、アノード電極の電界の影響がエミッタに及ばないように設計し、また、各絶縁層ホール１４の直径は、ゲート電極層１６の厚みとの兼ね合いで、機械的強度等を考慮して設計される。各絶縁層ホール１４におけるゲートホール１７の数密度は一つの表示素子１内で一様とすることが好ましい。各絶縁層ホール１４におけるゲートホール１７の数密度が高いほど絶縁層ホール間でのエミッタ１５からの電子放出量のばらつきが抑えられ、より好ましい態様となる。
【００４２】
表示素子１において絶縁層ホール１４の開口率の合計は、前記したように、絶縁層全表面積基準で２０％〜７０％の範囲とすることが好ましい。開口率をこの範囲内とすると、表示色の均一性が容易に実現されると共に、ゲート電極層の変形が生じない。図１の形態では、絶縁層ホール１４上に位置するゲート電極層１６のメッシュ状部分は、絶縁層ホール外周の絶縁層１３によりその外周が支持されて自重に対抗して形状を維持しているため、開口率を大きくしない方が好ましい。従って、表示素子１の発光輝度を上げるためには、絶縁層ホールの開口率を大きするのではなく(すなわち、絶縁層ホール１４の直径を大きくするのではなく)、表示素子中の絶縁層ホールの数を増やす方向で行うことが好ましい。
【００４３】
なお、図１(Ｂ)に示す構造を有する表示素子の形成プロセスにおいて、ゲート電極層１６にゲートホール１７を形成した後、等方性エッチングなどの手段によりゲート電極層下の絶縁層にホール１４を設ける工程を使用する場合には、架橋構造の強度維持のために離間すべきホールがオーバーエッチングにより側面で連通しないように開口率の設定及びエッチング条件管理に留意する必要があるのは言うまでもない。
【００４４】
上記ゲートホール１７の径は、前記したように、４００ｎｍ〜３μｍの範囲が好ましく、表示素子内で統一することが当然好ましい。また、絶縁層１３の厚み(Ｂ)は、ゲートホール直径(Ａ)の１／２以上、２倍未満の範囲とすることが好ましい。絶縁層の厚みをこの範囲にすると、アノード電極からの電界がエミッタに影響を及ぼさなくなる。上述の等方性エッチングなどの手段により絶縁層にホールを設ける工程は、絶縁層の厚みが大きいほどサイドオーバエッチングが進行するので、開口率の設定についてより留意する必要があるのは言うまでもない。
【００４５】
図２(Ａ)及び(Ｂ)は、図１で示された電界電子放出表示素子とは別の実施の態様を示す。図２(Ａ)は、表示素子におけるメッシュ状のゲート電極構造を示す平面図であり、図２(Ｂ)は、図(Ａ)中の線Ｘ−Ｘからみた表示素子１’の構造を示す断面図である。図２において、図１と同じ構成要素は同じ参照番号で表示し、その詳細な説明は省略する。
【００４６】
図２によれば、下部基板１１上に、カソード電極層１２を介して形成された絶縁層１３には、表示素子１’の外周部と共にゲート電極層１６を支える支柱２２(絶縁層からなる支柱)を内包したホール２３が設けられており、このホール内には、露出したカソード電極層１２上に形成されたエミッタ１５が均一に配置されている。換言すれば、絶縁層のほぼ全体(表示素子のほぼ全体)に渡って１つのホールが設けられており、絶縁層１３上のゲート電極層１６は、この表示素子の外周部(すなわち、絶縁層の外周部)と内部の絶縁層からなる支柱２２とによって支持されている。図１に示す構造と同じく、ゲート電極層１６は、各エミッタ１５の少なくとも直上にゲートホール１７を有するメッシュ構造となっており、また、エミッタ１５は、ゲート電極層１６及び絶縁層１３に接触しないように形成されている。
【００４７】
エミッタ１５としてカーボン系エミッタを用いる場合には、上記したように、化学気相成長などによるカーボン系エミッタの形成に通常触媒層を成長の起点として利用するため、図示しないが、各エミッタ１５は、カソード電極層１２上の触媒層を介して配設されている。所定の発光を行う表示素子１の１つの大きさは、ゲート電極層１６上に設けられる支持体であるリブ１８で規定され、リブで囲まれたゲート電極層の上方の空間内に表示素子１の発光色を決める蛍光体層１９が配置される。この蛍光体層１９は、図１の場合と同様に、アノード用の透明電極層２０を介して上部基板２１上に設けられている。エミッタ１５から放出された電子は、ゲート電極層１６のゲートホール１７を通過し、蛍光体層１９に入射し、発光が行われる。
【００４８】
図２に示す構造の場合も、表示素子１’において、ゲートホール１７の径(Ａ)は、４００ｎｍ〜３μｍの範囲が好ましく、表示素子内で統一することが当然好ましい。また、絶縁層１３の厚み(Ｂ)は、図１の場合に説明したのと同様な理由で、ゲートホール直径の１／２倍以上で、かつ２倍未満である範囲とすることが好ましい。また、本構造でも、絶縁層１３に設けたホール２３の開口率は、図１に示す構造の場合と同様な理由により、絶縁層全表面積基準で２０％〜７０％の範囲とすることが好ましい。図２の構造では、ホール２３上に位置するゲート電極層１６のメッシュ状部分は、ホール最外周の絶縁層１３及び絶縁層からなる内包する支柱２２に支持されて自重に対抗して形状を維持している。従って、表示素子１’の発光輝度を上げるためには、ホール２３が内包する支柱２２の直径を小さくし、且つ支柱の数を表示素子内に均一に分散して増やす方向で行うことが好ましい。
【００４９】
上記実施の形態において、基板としては、表示素子において通常用いられる基板であれば良く、例えばガラスやシリコン、セラミック(例えば、ＳＴＯやＢＴＯなど)からなる基板を用いることができる。カソード電極層材料としては、通常カソード電極材料として用いる金属、合金であれば良く、例えばＣｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｌ及びＮｄから選ばれた金蔵やこれらの金属の少なくとも１種を含む合金を用いることができる。絶縁層材料としては、通常絶縁層として用いる材料でもあれば良く、例えばＳｉＯ２やジルコニアなどを用いることができる。ゲート電極層としては、通常ゲート電極層として用いる金属、合金であれば良く、例えばＣｒ、Ｐｄ、Ｍｏ、Ｎｄ、Ｃｕ、Ｗ及びＡｌから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。また、触媒層材料としては、化学気相成長法において通常触媒材料として用いる金属、合金であれば良く、例えば、Ｆｅ、Ｃｏ及びＮｉから選ばれた少なくとも１種の金属、或いはインバー、インコネル、ハステロ及びハーバー(Ｃｏ／Ｃｒ／Ｎｉ／Ｗ／Ｍｏ／Ｍｎ／Ｃ／Ｂｅ／Ｆからなる合金)などの合金から選ばれた少なくと１種の合金を用いることができる。さらに、上記エミッタ材料としては、例えば、通常カーボン系エミッタ材料として用いる材料、好ましくは、グラファイトナノファイバやカーボンナノチューブなどの材料を用いることができる。このカーボン系エミッタの作製プロセスは、特に制限されず、例えば、グラファイトナノファイバは、公知の炭素供給原料と水素ガス等及び触媒を用い、化学気相成長法による通常のプロセスを経て作製することができる。
【００５０】
本発明によれば、上記したように、メッシュ構造を有するゲート電極層は、絶縁層で支持されて、ホール上においてもその形状を維持できるので、ゲート電極層上のリブの配置位置により所定の形状、大きさの表示素子を構成することができる。
【００５１】
本発明によれば、表示素子の大きさには特に制限はないが、例えば一般に２０μｍ×２０μｍ〜１０００μｍ×１０００μｍ、好ましくは５０μｍ×５０μｍ〜１５０μｍ×１５０μｍの範囲としても良い。２０μｍ×２０μｍ未満であると装置コストが高くなり過ぎ、１０００μｍ×１０００μｍを超えると、大きくなり過ぎて、表示素子の利用範囲が制限される。また、図３に示すように、ＲＧＢ蛍光体層と組み合わせてマトリクス配置し、おのおのの素子を所定の制御によって発光させれば、非常に高精細なカラー表示を行うことができる。
【００５２】
次に、実施例によって本発明を詳細に説明する。
【実施例１】
【００５３】
図４(ａ)〜(ｅ)に示す本発明に係わる表示素子のカソード基板の作製工程に従って、図５に示すメッシュ状のゲート電極構造を有するカソード基板を作製した。図４及び５において、図１と同じ構成要素は同じ参照番号で表示する。
【００５４】
まず、下部ガラス基板１１の表面上に所定のパターン化された厚み２００ｎｍのＣｒ薄膜からなるカソード電極層１２をスパッタ法により形成した後、基板全体に厚み(Ｂ)３μｍのＳｉＯ２薄膜からなる絶縁層１３を堆積し、続けて絶縁層上に厚み３００ｎｍのＣｒ薄膜からなるゲート電極層１６を形成した(図４(ａ))。
【００５５】
その後、ゲート電極層１６上にフォトレジストを用いて厚み１．５μｍのレジストパターン２４を形成し(図４(ｂ))、次いでエッチング処理により、所定個数のφ(Ａ)２μｍのゲートホール１７を形成して、メッシュ構造のゲート電極層１６とした(図４(ｃ))。このレジストパターン２４を残したまま基板を洗浄した後、ＢＨＦ(バッファードフッ酸)をエッチング液として用い、通常の条件で、ゲートホール１７を通じてゲートホール下の絶縁層１３に対して等方性エッチングを行い、絶縁層内にホール１４を形成した(図４(ｄ))。この場合、図５に示すように、表示素子の表示サイズ(１００μｍ×１００μｍ)に対応するゲート電極層１６内に、φ２０μｍの領域Ａ(ホール)を９箇所に均一に配置し、この領域Ａのそれぞれに、１３個のゲートホールを４μｍピッチで格子状に設けた。この実施例では、表示サイズ１００μｍ×１００μｍの表示素子において、全絶縁層ホール１４による絶縁層の開口率は約２７％であった。
【００５６】
さらに続けて、レジストパターン２４をゲート電極層１６上に残したまま基板を洗浄した後、基板に対してＦｅをスパッタ成膜することにより、ゲートホール１７直下の絶縁層ホール１４に露出したカソード電極層１２上に、ゲートホール配置パターンが投影されたＦｅの触媒層を厚み５０ｎｍ程度で形成した。
【００５７】
その後、レジストパターン２４上に付着したＦｅ層をレジストのリフトオフ処理で除去した。触媒層が形成された基板を再度洗浄した後、プラズマＣＶＤ装置内で、基板温度５５０℃、流量比率が１：２のＣＨ４とＨ２との混合ガスを用い、２．４５ＧＨｚ、圧力を０．１Ｐａとして２０分の成長時間の条件で、化学気相成長によりカーボンナノチューブをゲートホール１７直下のカソード電極層１２上に垂直に成長させた(図４(ｅ))。
【００５８】
かくして、カソード電極層１２上に垂直に配向したカーボンナノチューブで構成される複数のエミッタ１５が各ゲートホール１７内に形成されたカソード基板が作製された。得られたカソード基板の断面を電子顕微鏡で観察したところ、各ホール内において均一にカーボンナノチューブが垂直に成長していることを観察できた。
【００５９】
その後、ゲート電極層１６上に表示素子の外形をなす矩形のリブ(図１の１８)を設けて、上記のようにして得られたカソード基板と、透明電極層及び蛍光体層を積層した組として上部ガラス基板に設けたアノード基板とを、蛍光体層がゲート電極層に対向するように高さ５００μｍのリブを介して貼り合わせて表示素子を構成した。かくして得られた表示素子に対して、カソード電極−ゲート電極間の電圧を４０Ｖで駆動させたとき、アノード電圧を３．５ｋＶまで印加した場合でも、二極による電界の放出は認められなかった。
【実施例２】
【００６０】
実施例１と同様の方法で  図４に示す本発明に係わる表示素子のカソード基板の作製工程に準じて、図５に示すメッシュ状のゲート電極構造を有するカソード基板を作製した。但し、ゲートホール１７直下の絶縁層ホール１４に露出したカソード電極層１２上に、ゲートホール配置パターンが投影されたＦｅの触媒層を厚み２５ｎｍ程度で形成した後、プラズマＣＶＤ法ではなく、熱ＣＶＤ法によりグラファイトナノファイバを成長させた。
【００６１】
すなわち、レジストパターン２４上に付着したＦｅ層をレジストのリフトオフ処理で除去し、触媒層が形成された基板を再度洗浄した後、熱ＣＶＤ装置内で、基板温度５５０℃、流量比率が１：１のＣＯとＨ２との混合ガスを用い、圧力を０．１ＭＰａとして２０分の成長時間で、化学気相成長によりグラファイトナノファイバをゲートホール１７直下のカソード電極層１２上に成長させた。このようにして、カソード電極層上にグラファイトナノファイバで構成される複数のエミッタ１５が各絶縁層ホール内に形成されたカソード基板が作製された。得られたカソード基板の断面を電子顕微鏡で観察したところ、各ホール内において均一にスパゲッテイ様状態(すなわち、カールした状態)で成長していることが観察できた。
【００６２】
その後、実施例１と同様に、ゲート電極層上に表示素子の外形をなす矩形のリブを設けて、上記のようにして得られたカソード基板と、透明電極層及び蛍光体層を積層した組として上部ガラス基板に設けたアノード基板とを、蛍光体層がゲート電極層に対向するようにリブを介して貼り合わせて表示素子を構成した。かくして得られた表示素子に対して、カソード電極−ゲート電極間の電圧を４０Ｖで駆動させたとき、アノード電圧を３．５ｋＶまで印加した場合でも、二極による電界の放出は認められなかった。
【実施例３】
【００６３】
本実施例では、図４(ｅ)に示すメッシュ状ゲート構造を有するカソード基板を作製した。  まず、下部ガラス基板１１の表面上に所定のパターン化された厚み２００ｎｍのＣｒ薄膜からなるカソード電極層１２をスパッタ法により形成した後、このカソード電極層をフォトリソグラフィ法によりパターン化し、このパターン上に、ＳｉＯ２絶縁層(厚み：３μｍ)１３をスパッタ法により形成し、次いでＣｒからなるゲート電極層(厚み：３００ｎｍ)をスパッタ法により形成した。このゲート電極層をパターニングした後、フォトレジストを塗布し、エッチング処理により、１画素全面にホール径２μｍのゲートホール１７を形成してメッシュ構造のゲート電極層１６とした。このレジストパターンを残したまま基板を洗浄した後、ＢＨＦ(バッファードフッ酸)をエッチング液として用い、通常の条件で、ゲートホール１７を通じてゲートホール下の絶縁層１３に対して等方性エッチングを行い、絶縁層内にホール１４を形成した。
【００６４】
次いで、上記のようにして得られたカソード基板に対して、カソード電極層１２上に５ｎｍの厚みのＦｅ触媒を形成し、レジストをリフトオフした後、熱ＣＶＤ法(プロセス条件として、成長温度：５５０℃、プロセスガス比：ＣＯ／Ｈ２＝１．０、２０分)により、ゲートホール直下にエミッタ１５としてグラファイトナノファイバーを成長せしめた。得られたカソード基板の断面を電子顕微鏡で観察したところ、各ホール内において均一にグラファイトナノファイバーが成長していることを観察できた。
【００６５】
その後、ゲート電極層１６上に表示素子の外形をなす矩形のリブ(図１の１８)を設けて、上記のようにして得られたカソード基板と、透明電極層及び蛍光体層を積層した組として上部ガラス基板に設けたアノード基板とを、蛍光体層がゲート電極層に対向するように高さ１ｍｍのリブを介して貼り合わせて表示素子を構成した。かくして得られた表示素子に対して、カソード電極−ゲート電極間の電圧を４０Ｖで駆動させたとき、アノード電圧を３．５ｋＶまで印加した場合でも、二極による電界の放出は認められなかった。
【実施例４】
【００６６】
実施例３記載の手順に沿って、絶縁層の厚みを３μｍ、また、ゲートホール径を５μｍとなるように、カソード基板を作製し、次いで表示素子を構成した。かくして得られた表示素子に対して、実施例３と同様に、カソード電極−ゲート電極間の電圧を４０Ｖで駆動させたとき、アノード電圧を３．５ｋＶまで印加した場合でも、二極による電界の放出は認められなかった。
(比較例１)
【００６７】
図７(ａ)〜(ｅ)に示す表示素子のカソード基板の作製工程に従って、図８に示すゲート電極構造を有するカソード基板を作製した。図７及び８において、図４及び５と同じ構成要素は同じ参照番号で表示する。
【００６８】
実施例１の場合とゲートホールの配列は異なるが、カソード基板の形成工程は実施例１に準じて行った。但し、ゲートホール(φ１０μｍ)１７毎に独立したホール２６を絶縁層(厚み：３μｍ)１３内に設けた。形成された絶縁層ホールの大きさはφ約１６μｍであり、絶縁層ホールの開口率の合計は、全絶縁層１３表面積基準で約５０％であった。エミッタ１５がホール２６内に形成された後、アノード用の透明電極層と蛍光体層とを積層した組として上部ガラス基板に設けたアノード基板を、蛍光体層がゲート電極層に対向するようにはり合わせて表示素子を構成した。エミッタは２０μｍピッチで２５個形成した。
【００６９】
上記実施例１で得られた表示素子と比較例１の表示素子とを比較すると、実施例１の表示素子は、発光範囲内での発光均一性が比較例１の表示素子の場合よりも高く、また、同一基板上に多数形成した場合の素子間ばらつき及び基板毎のばらつきの両方とも、比較例１の表示素子と比べて小さかった。エミッタ毎の電子放出性能を測定して検証したところ、実施例１の表示素子は比較例１の表示素子と比べて性能のばらつきが小さかった。
(比較例２)
【００７０】
実施例３記載の手順に沿って、図７(ｅ)に示したような構造のカソード基板を作製した。すなわち、ガラス基板１１上に、カソード電極層１２絶縁層１３及びゲート電極層１４を成膜し、また、エミッタ１５としてグラファイトナノファイバーを成長せしめた。但し、絶縁層１３の厚みを３μｍ、また、ゲートホール径を１０μｍとなるようにして、図７に示した構造を有するカソード基板を作製した。
【００７１】
次いで、上記のようにして作製したカソード基板とアノード基板とを、両者の間の間隔を１ｍｍとして、貼り合わせて表示素子を構成した。かくして得られた表示素子の場合、アノード電圧１．５Ｖで二極による電子の放出が起こり、ゲート電圧での制御ができなかった。
【実施例５】
【００７２】
図４(ａ)〜(ｅ)に示す本発明に係わる表示素子に用いるカソード基板の作製工程に準じて、図６に示すメッシュ状のゲート電極構造を有するカソード基板を作製した。
【００７３】
まず、実施例１の記載に従って、下部ガラス基板１１の表面上に、厚み２００ｎｍのＣｒ薄膜からなるカソード電極層１２、厚み３μｍのＳｉＯ２薄膜からなる絶縁層１３、及び厚み３００ｎｍのＣｒ薄膜からなるゲート電極層１６を順次形成した。その後、ゲート電極層１６上に厚み１．５μｍのレジストパターン２４を形成し、エッチング処理により、所定個数のφ２μｍのゲートホール１７を形成して、メッシュ構造のゲート電極層１６とした。この場合、ゲートホール１７の形成領域を図６に示す領域Ｂ’とし、実施例１の場合と異なるメッシュ構造のゲート電極層を形成した。
【００７４】
すなわち、表示素子の表示サイズ(１００μｍ×１００μｍ)に対応するゲート電極層１６内に均一に配置されたφ２０μｍの領域Ａ’(９箇所)を除く領域Ｂ’内に、３８７個のゲートホールを４μｍピッチで格子状に設けた。
【００７５】
次いで、レジストを残したまま基板を洗浄した後、ＢＨＦをエッチング液として用い、ゲートホール１７を通じてゲートホール下の絶縁層１３に対して通常の条件で等方性エッチングを行い、上記９箇所の領域Ａ’にφ２０μｍ程度の絶縁層を支柱２２として残すようにして１つのホール(図２(Ｂ)の２３に対応する)を絶縁層に設けた。本実施例では、表示サイズ１００μｍ×１００μｍの表示素子において、絶縁層ホールの開口率は絶縁層全表面積の約６９％であった。
【００７６】
さらに続けて、実施例１と同様にして、ゲートホール直下のホールに露出したカソード電極層上に、ゲートホール配置パターンが投影されたＦｅからなる触媒層を厚み５０ｎｍ程度で形成した。
【００７７】
次いで、Ｆｅ層の付着したレジストパターンをリフトオフ処理と共に除去した。触媒層が形成された基板を再度洗浄した後、プラズマＣＶＤ装置内で、化学気相成長により、実施例１と同じ条件で、ゲートホール直下のカソード電極層上にカーボンナノチューブを垂直に配向せしめた複数のエミッタ１５を絶縁層ホール内に形成した。
【００７８】
かくして得られたカソード基板の断面を電子顕微鏡で観察したところ、ホール内において均一にカーボンナノチューブが垂直に成長していることを観察できた。
【００７９】
その後、ゲート電極層上に表示素子の外形をなす矩形のリブを設けて、上記のようにして得られたカソード基板と、アノード用の透明電極層及び蛍光体層を積層した組として上部ガラス基板に設けたアノード基板とを、蛍光体層がゲート電極層に対向するように高さ５００μｍのリブを介してはり合わせて表示素子を構成した。かくして得られた表示素子に対して、カソード電極−ゲート電極間の電圧を４０Ｖで駆動させたとき、アノード電圧を３．５ｋＶまで印加した場合でも、二極による電界の放出は認められなかった。
【００８０】
上記実施例５で得られた表示素子と比較例１の表示素子とを比較すると、実施例５の表示素子は、発光範囲内での発光均一性が実施例１の場合と同様に比較例１の表示素子の場合よりも高く、また、同一基板上に多数形成した場合の素子間ばらつき及び基板毎のばらつきの両方とも、比較例１の表示素子と比べて小さかった。エミッタ数が実施例１に比べて多かったため、ゲート電圧を下げて輝度を実施例１と同等とした場合での評価結果も実施例１と遜色ないものであった。
【００８１】
上記実施例では、基板としてガラス基板を用いたが、シリコンなどからなる基板を用いることもでき、カソード電極層材料としてＣｒを用いたが、Ｍｏ、Ｃｕ、Ｗ、Ａｌ、Ｎｄなども用いることもでき、ゲート電極層としてＣｒを用いたが、Ｐｄ、Ｍｏ、Ｎｄ、Ｃｕ、Ｗ、Ａｌを用いることもできる。また、触媒層材料としてＦｅを用いたが、Ｃｏ、Ｎｉ、インバー、インコネル、ハステロイ、ハーバーなどを用いることもできる。
【産業上の利用可能性】
【００８２】
本発明によれば、アノード電極への印加電圧が高い場合でも、電界の影響がエミッタへ及ばないカソード基板を提供できるので、このようなカソード基板を表示素子に用いることにより、エミッタからの電子放出を制御することができる。従って、本発明はＦＥＤ等の表示装置の技術分野で利用することが可能である。
【００８３】
また、本発明によれば、化学気相成長により、製作が容易で、ばらつきが少ない表示性能を有し、且つ大面積表示も可能であると共に、ゲート電極層の変形もない表示素子構造体を提供できるので、本発明は化学気相成長法により形成したエミッタを用いる表示素子の分野で利用可能である。
【図面の簡単な説明】
【００８４】
【図１】本発明に係わる表示素子の構造の一実施の形態を模式的に示す構造図であり、(Ａ)は、メッシュ状のゲート電極構造の平面図、(Ｂ)は、表示素子の構造を示す断面図。
【図２】本発明に係わる表示素子の構造の別の実施の形態を模式的に示す構造図であり、(Ａ)は、メッシュ状のゲート電極構造の平面図、(Ｂ)は、表示素子の構造を示す断面図。
【図３】カラー表示装置の素子配列を説明する平面図。
【図４】本発明における表示素子のカソード基板の作製プロセスを示す工程図。
【図５】本発明におけるメッシュ状のゲート電極構造を模式的に示す平面図。
【図６】本発明におけるメッシュ状のゲート電極構造を模式的に示す平面図。
【図７】従来の表示素子のカソード基板の作製プロセスを示す工程図。
【図８】比較例１で得られた表示素子のゲート電極構造を模式的に示す平面図。
【符号の説明】
【００８５】
１  表示素子                          １１  基板
１２  カソード電極層                    １３  絶縁層
１４  絶縁層ホール                      １５  エミッタ
１６  ゲート電極層                      １７  ゲートホール
１８  リブ                              １９  蛍光体層
２０  透明電極層                        ２１  基板
２２  支柱(絶縁層)                      ２３  ホール
２４  レジストパターン                  ２６  ホール
【図１】
0004833639.tif 000002
【図２】
0004833639.tif 000003
【図３】
0004833639.tif 000004
【図４】
0004833639.tif 000005
【図５】
0004833639.tif 000006
【図６】
0004833639.tif 000007
【図７】
0004833639.tif 000008
【図８】
0004833639.tif 000009