(57)【特許請求の範囲】
【請求項１】
１単位のピクセルが複数のサブピクセルによって構成されており、複数個を貼り合わせて大画面のディスプレイを得るための表示素子であって、前記表示素子の貼り合わせ境界を挟んで１単位のピクセルを構成するように、該境界近傍にサブピクセルを形成し、 
前記表示素子の貼り合わせ境界上に位置するピクセルに含まれるサブピクセル数が、貼り合わせ境界上に位置しない他のピクセルに含まれるサブピクセル数よりも少ないことを特徴とする表示素子。
【請求項２】
前記サブピクセルを有機電界発光素子によって形成したことを特徴とする請求項１記載の表示素子。
【請求項３】
１単位のピクセルが複数のサブピクセルによって構成された表示素子を複数個を貼り合せた表示装置であって、前記表示素子の貼り合わせ境界を挟んで隣接する1単位のピクセルを構成するように、前記表示素子の貼り合わせ境界近傍にそれぞれサブピクセルを形成し、
前記表示素子の貼り合わせ境界上に位置するピクセルに含まれるサブピクセル数が、貼り合わせ境界上に位置しない他のピクセルに含まれるサブピクセル数よりも少ないことを特徴とする表示装置。
【請求項４】
前記サブピクセルを有機電界発光素子によって形成したことを特徴とする請求項３記載の表示装置。
【請求項５】
前記貼り合わせ境界を挟んで隣接するサブピクセルを組み合わせて一つのピクセル単位とするとともに、ピクセル単位に含まれるサブピクセルを同時駆動する同時駆動手段を備えたことを特徴とする請求項３記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の表示素子ないし表示ユニット及びそれを利用した表示装置ないしディスプレイに関し、特に自発光型の表示素子を利用したディスプレイに好適な表示素子及びそれを利用した表示装置に関するものである。
【０００２】
【背景技術】
最近は液晶ディスプレイの普及がめざましく、低電圧駆動、低消費電力、小型化・薄型化可能などといった特長を有することから、テレビジョン、ＰＣ（パソコン）、携帯情報機器、携帯電話、時計、電卓などの各種の製品に多用されている。
【０００３】
しかし、この液晶ディスプレイは、自発光型でないため、明るい画像を得ようとするとバックライトが必要となる。バックライトを必要としない反射型の液晶ディスプレイも研究されているが、十分満足し得るコントラストが得られていない。加えて、液晶ディスプレイは、視野角が狭いため、大型ディスプレイには適していない。更に、液晶分子の配向状態による表示方法であるため、視野角内であっても角度によりコントラストが変化してしまう、配向変化時のダイナミックレンジを広く取ることができないために動画表示に不向きである、といった不都合もある。
【０００４】
これに対し、最近は、自発光型のディスプレイ，具体的にはプラズマ表示素子、無機電界発光素子、有機電界発光素子などを利用したディスプレイが注目されている。自発光型のディスプレイは、
（１）液晶素子と比較して視野角が広い，
（２）コントラストもよく、視認性に優れている，
（３）バックライトが不要なため、薄型化・軽量化が可能である，
といった優れた特徴を備えており、大型のディスプレイに好適である。
【０００５】
【発明が解決しようとする課題】
しかしながら、大型のディスプレイを得ようとする場合、製造プロセス上の制約から、基板１枚当たりの表示素子（表示パネル）の大きさが制限されてしまう。例えば有機電界発光素子を用いる場合、該素子は、導電性電極が形成されたガラス基板上に、低分子を用いる真空蒸着法、高分子を用いるスピンコート法、印刷法、インクジェット法などによって形成されるが、それらいずれの方法であっても、表示素子の大きさが制約されてしまう。また、大画面の場合、画面の一部に欠陥が発生した際の歩留まりの低下は避けられず、面内均一性の確保も困難である。そこで、大画面のディスプレイを得る方法として、複数の表示素子を貼り合わせる方法が考えられる。ところが、この方法では、隣り合う表示素子ユニットの境目が目立たないようにすることが重要である。
【０００６】
本発明は、以上の点に着目したもので、その目的は、画面を分割構成したディスプレイにおける貼り合わせの境目を目立たないようにすることができるピクセル（画素）構成を提供することである。他の目的は、貼り合わせにおけるマージンを広くとることである。更に他の目的は、特に有機電界発光素子を用いた場合は、貼り合わせ部位からの劣化を低減することである。
【０００７】
【課題を解決するための手段】
前記目的を達成するため、本発明は、１単位のピクセルが複数のサブピクセルによって構成されており、複数個を貼り合せて大画面のディスプレイを得るための表示素子であって、前記表示素子の貼り合せ境界を挟んで１単位のピクセルを構成するように、該境界近傍にサブピクセルを形成する。そして、 前記表示素子の貼り合わせ境界上に位置するピクセルに含まれるサブピクセル数が、貼り合わせ境界上に位置しない他のピクセルに含まれるサブピクセル数よりも少ないことを特徴とする。
【０００８】
本発明によれば、１単位のピクセルは複数のサブピクセルを含む。表示素子の貼り合わせ境界では、該境界をサブピクセルが挟むようにピクセルが構成される。従って、表示素子の境界がピクセルの中央を通るようになって目立たなくなり、貼り合わせ用のマージンも十分取ることが可能となる。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【０００９】
【発明の実施の形態】
＜実施形態１＞……最初に、図１及び図２を参照して本発明の実施形態１を説明数する。この実施形態は、図２（Ａ）に示すように、貼り合わせ用のガラス基体（ガラス基板）１０上に、表示素子（表示パネル）２０，３０を隣接して貼り合わせることによって大画面のディスプレイを得るようにしたものである。矢印Ｆ２０方向から見た側面を示すと、同図（Ｂ）に示すようになる。
【００１０】
表示素子２０，３０の基本的な構造は同一であり、透明なガラス基板２２，３２上に、有機電界発光層を含む素子層２４，３４が設けられた構成となっている。これら素子層２４，３４表面に接着剤１２を塗布し、接合面２６，３６が接するように、表示素子２０，３０をガラス基体１０上で貼り合わせるようにする。接着剤１２としては、紫外線硬化樹脂，例えばエポキシ樹脂などを使用する。各表示素子２０，３０からは、矢印Ｆ２２で示すように、ガラス基板２２，３２側から画像の光が出力される。
【００１１】
素子層２４，３４のピクセル部分の積層構造を拡大して示すと、図２（Ｃ）に示すようになる。ガラス基板２２，３２上には、透明アノード電極１０１がスパッタリングによりストライプ状に多数形成される。なお、ガラス基板３２においては、接合面３６に隣接する透明アノード電極１０１のストライプ幅が、他の透明アノード電極１０１のストライプ幅よりも狭く形成される。
【００１２】
次に、透明アノード電極１０１上には、ホール注入層１０２、ホール輸送層１０４、発光層１０６、電子輸送層１０８が真空蒸着法によって順次積層形成される。これらにより、有機電界発光層１００が得られる。電子輸送層１０８上には、カソード電極１１２、保護層（パッシベーション膜）１１４がそれぞれ真空蒸着あるいはスパッタリングによって積層形成される。なお、ホール輸送層１０４及び発光層１０６の代わりにホール輸送性発光層を用いてもよいし、電子輸送層１０８及び発光層１０６の代わりに電子輸送性発光層を用いてもよい。更に、前記電極や前記各層は、一つの材料で単層に形成してもよいし、複数の材料による積層構造としてもよい。これらの各層の具体例については後述する。
【００１３】
表示素子２０，３０のピクセル構成を示すと、図１のようになる。同図（Ａ）は貼り合わせ前の様子を示すもので、表示素子２０，３０には、ガラス基板２２，３２上に一定の間隔でピクセルＰ２０，Ｐ３０がそれぞれ形成されている。これらのうち、ピクセルＰ２０は２つのサブピクセルＰ２０ａ，Ｐ２０ｂによって構成されており、ピクセルＰ３０は２つのサブピクセルＰ３０ａ，Ｐ３０ｂによって構成されている。そして、表示素子２０の接合面２６に隣接する部位には、サブピクセルＰ２２ａが設けられており、表示素子３０の接合面３６側には、サブピクセルＰ３２ｂが設けられている。これら接合面２６，３６におけるマージンは、それぞれＷ２２，Ｗ３２となっている。
【００１４】
これらの表示素子２０，３０を、図２に示したように貼り合せると、図１（Ｂ）に示すようになる。すなわち、境界２７において、サブピクセルＰ２２ａとサブピクセルＰ３２ｂが隣接するようになる。本実施形態では、これら隣接するサブピクセルＰ２２ａ，Ｐ３２ｂによって１単位のピクセルＰ２３が構成される。従って、表示素子２０，３０の境界２７は、ピクセルＰ２３の中央を通るようになり、ほとんど目立たなくなる。このため、境界２７における表示素子２０，３０の貼り合わせ用のマージンＷ２２，Ｗ３２を十分取ることが可能となり、余裕をもって貼り合わせ作業を行うことができるようになる。また、有機電界発光素子は、その性質上水分や酸素による劣化が激しいが、境界２７におけるマージンを十分取ることで、素子と外気との封止を良好に行うことができるようになり、貼り合わせ部位からの劣化が低減されるようになる。
【００１５】
なお、各ピクセルを構成するサブピクセルは、例えば同時に駆動される。同時駆動は、電極パターンをサブピクセル間で共通接続する，ＴＦＴ回路をサブピクセル間で共通に設ける，などで実現可能であるが、駆動回路で同時駆動を行ってもよい。例えば、図１（Ｂ）に示すように、走査線駆動回路１４とデータ線駆動回路１６によって各ピクセルＰ２０，Ｐ２３，Ｐ３０を駆動する場合、データ線駆動回路１６にサブピクセルＰ２０ａとＰ２０ｂ，Ｐ２２ａとＰ３２ｂ，Ｐ３０ａとＰ３０ｂをそれぞれ同時に駆動する同時駆動回路１８を設けるようにする。
【００１６】
＜実施形態２＞……次に、図３を参照して実施形態２を説明する。なお、上述した実施形態１と対応する構成要素には同一の符号を用いる。前記実施形態１では、隣接する２つのサブピクセルによって１単位のピクセルを構成したが、本実施形態は、３つのサブピクセルによって１単位のピクセルが構成される。
【００１７】
まず、図３（Ａ）に示す例は、表示素子４０ではサブピクセルＰ４０ａ，Ｐ４０ｂ，Ｐ４０ｃによって１単位のピクセルＰ４０が構成されており、表示素子５０ではサブピクセルＰ５０ａ，Ｐ５０ｂ，Ｐ５０ｃによって１単位のピクセルＰ５０が構成されている。また、境界２７に隣接して、表示素子４０側にはサブピクセルＰ４２ａが設けられており、表示素子５０側にはサブピクセルＰ５２ｂ，Ｐ５２ｃが設けられている。そして、これらサブピクセルＰ４２ａ，Ｐ５２ｂ，Ｐ５２ｃが、１単位のピクセルＰ４５を構成する。なお、境界２７を挟んで、表示素子４０側に２つのサブピクセルを設け、表示素子５０側に１つのサブピクセルを設けるようにしてもよい。
【００１８】
次に、図３（Ｂ）の実施形態は、境界２７上に位置するピクセルに含まれるサブピクセル数が、他のピクセルのサブピクセル数よりも少ない構成としたものである。すなわち、図３（Ａ）の実施形態における境界上のピクセルからサブピクセルを１つ除いた例で、表示素子４１の境界２７に隣接するサブピクセルＰ４２ａと、表示素子５１の境界２７に隣接するサブピクセルＰ５２ｃによって１単位のピクセルＰ４６が構成されている。ピクセルＰ４６に含まれるサブピクセル数が、他のピクセルＰ４０，Ｐ５０よりも１つ少ないため、表示素子４１，５１の境界２７に沿ったマージンＷ４１，Ｗ５１を図３（Ａ）の実施形態よりも大きく取ることができる。なお、マージンＷ４１，Ｗ５１は同じでもよいし、異なっていてもよい。
【００１９】
＜実施形態３＞……次に、図４を参照して実施形態３を説明する。上述した実施形態は、ストライプ型，モザイク型，ないしスクウェア型にピクセルが配置された例であるが、本実施形態はデルタ型のピクセル配列の例である。図４において、表示素子６０ではサブピクセルＰ６０ａ，Ｐ６０ｂによって１単位のピクセルＰ６０が構成されており、表示素子７０ではサブピクセルＰ７０ａ，Ｐ７０ｂによって１単位のピクセルＰ７０が構成されている。また、境界２７に隣接して、表示素子６０側には１水平ラインおきにサブピクセルＰ６２ａが設けられており、表示素子７０側には１水平ラインおきにサブピクセルＰ７２ｂが設けられている。そして、これらサブピクセルＰ６２ａ，Ｐ７２ｂが、１単位のピクセルＰ６７を構成する。すなわち、表示素子６０，７０の境界２７は、１水平ラインおきにピクセル中を通過する構成となっている。
【００２０】
図４（Ｂ）の例は、前記図４（Ａ）の例をカラー表示に適用した例である。Ｒ（赤），Ｇ（緑），Ｂ（青）を一定の順序でいずれのピクセルに対応させるかは、各種の態様があり得るが、図４（Ｂ）の例では、表示素子６０，７０の境界２７上に位置するピクセルＰ６７がＧとなっている。
【００２１】
図４（Ｃ）の例は、表示素子８０を構成する１単位のピクセルＰ８０が４つのサブピクセルＰ８０ａ〜Ｐ８０ｄによって構成されており、表示素子９０を構成する１単位のピクセルＰ９０が４つのサブピクセルＰ９０ａ〜Ｐ９０ｄによって構成されている。また、境界２７に隣接して、表示素子８０側には１水平ラインおきにサブピクセルＰ８１ａ，Ｐ８１ａ〜Ｐ８１ｃが交互に設けられており、表示素子９０側には１水平ラインおきにサブピクセルＰ９１ｂ〜Ｐ９１ｄ，Ｐ９１ｄが交互に設けられている。そして、サブピクセルＰ８１ａ，Ｐ９１ｂ〜Ｐ９１ｄによって１単位のピクセルＰ８９Ａが構成されており、サブピクセルＰ８１ａ〜Ｐ８１ｃ，Ｐ９１ｄによって１単位のピクセルＰ８９Ｂが構成されている。この例によれば、表示素子８０，９０の境界２７は、いずれの水平ラインにおいてもピクセル中を通過する。もちろん、本例も、図４（Ｂ）のようなカラー表示に適用してよい。
【００２２】
＜実施形態４＞……次に、図５を参照して実施形態４を説明する。この実施形態は、同図（Ａ）に示すように、表示素子２００，２１０，２２０，２３０を貼り合わせた例である。この例は、同図（Ｂ）に示すように、隣接する４つのサブピクセルＰ２００ａ，Ｐ２００ｂ，Ｐ２００ｃ，Ｐ２００ｄによって１単位のピクセルＰ２００が構成されている。表示素子２００〜２３０の境界についても同様であり、各パネルの接合面ないし境界２４０，２４２に隣接する４つのサブピクセルＰ２０２ａ，Ｐ２０２ｂ，Ｐ２０２ｃ，Ｐ２０２ｄによって１単位のピクセルＰ２０２が構成されている。表示素子２００〜２３０が接するパネル中心も同様である。この例によればパネル境界が、上下左右のいずれもピクセル中に位置しており、パネル接合部位に大きなマージンを取ったとしても、境界は目立たなくなる。
【００２３】
＜実施例１＞……次に、本発明に関して試作した実施例について説明する。最初に、図６（Ａ）の主要部断面及び図７の化学構造式を参照して実施例１を説明する。この例は、パッシブ駆動型の例である。５００mm×５００mmのガラス基板３００を用意し、その上に膜厚約１００nmのＩＴＯをスパッタリングによって形成する。このＩＴＯを、ウエットエッチングの手法を用いてストライプ状にパターニングする。ストライプ幅は、例えば５００μm、すなわち５００μmサブピクセルピッチである。５００μmのＩＴＯの２ラインで、１単位ピクセルとして扱う。このようなストライプ状のＩＴＯが、透明アノード電極３０２となる。
【００２４】
次に、透明アノード電極３０２上に有機電界発光層を形成する。まず、基板主面全体にホール注入層３０４として、ｍ−ＭＴＤＡＴＡ（4,4',4''-tris(3-methylphenylphenylamino)triphenylamine，構造式は図７（Ａ）参照）を、蒸着速度０．２〜０．４nm／secで、真空蒸着法により真空下で３０nm形成する。次に、ホール輸送層３０６として、α−ＮＰＤ（α‐naphtyl phenyl diamine，構造式は図７（Ｂ）参照）を、蒸着速度０．２〜０．４nm／secで、真空蒸着法により真空下で３０nm形成する。次に、電子輸送性発光層３０８として、Ａｌｑ３（8‐hydroxy quinorine alminum，構造式は図７（Ｃ）参照）を、蒸着速度０．２〜０．４nm／secで、真空蒸着法により真空下で５０nm蒸着形成する。以上の各層によって、有機電界発光層３１０が形成される。
【００２５】
次に、透明アノード電極３０２のストライプ方向と直交する方向に、カソード電極３１２を真空蒸着により形成する。すなわち、幅２mmのスリット状の開口が１mmピッチで並んでいるカソード電極蒸着用のマスクを使用し、Ｍｇ−Ａｇの合金（膜厚比でＭｇ：Ａｇ＝９：１）を、蒸着速度〜０．３nm／secで約０．５nm蒸着することで、カソード電極３１２を得る。次に、カソード電極封止層３１４として、Ａｌ−Ｃｕの合金（Ｃｕが１wt（重量）％）を２００nm蒸着するとともに、導電性封止層３１６として、Ａｕ−Ｇｅ合金（Ｇｅが１２wt％）を２００nm蒸着する。
【００２６】
次に、導電性封止層３１６上に、無機封止層３１８として、ＳｉＮｘをプラズマＣＶＤ法によって厚さ２μm成膜する。なお、この無機封止層３１８は、透明アノード電極３０２やカソード電極３１２と外部回路とのコンタクトを取る部位以外に、所定のマスクを使用して成膜する。
【００２７】
こうして作製された有機電界発光素子マトリクスによる表示素子に対し、図２に示したような貼り合わせを行なう。貼り合わせ用のガラス基体として、９００mm×４５０mmのガラス基板を用意し、その上にＵＶレジン（紫外線硬化樹脂）を塗布する。コンタクト以外の無機封止層３１８が成膜されているエリアがＵＶレジンに接するように、表示素子を貼り合わせ用ガラス基体上に置いてＵＶ照射を行うことで、両者の貼り合わせを行った。このとき、ガラス界面の平坦性やＵＶレジンのはみ出しをなくす条件で行った。
【００２８】
こうして作製した貼り合わせ型有機電界発光マトリックスディスプレイの接合境界では、界面を挟む２サブビクセルが一単位のピクセルとなるようにして、画像の表示を行った。すなわち、図１（Ｂ）に示すような実施形態でマトリックス駆動を行った。表示画像を観察したところ、表示素子の接合部が目立つことなく、駆動を行うことができた。
【００２９】
＜実施例２＞……次に、図６（Ｂ），図７及び図８を参照しながら実施例２について説明する。なお、上述した実施例１と対応する構成要素には同一の符号を用いる。この実施例は、ＴＡＣ（TOP Emitting Adoptive Current Drive，上面発光型）型の表示素子に応用した例である。３００mm×３５０mmの評価用低温ポリシリコンＴＦＴ基板４００上に、基本的に上記サイズと同様のサイズのピクセル駆動用ＴＦＴ４０２を配置する。そして、その上に、アノード電極４０４となるＣｒ層を形成するとともに、幅１mm、長さ２mmの発光エリアの開口を、Ｓｉ０２を用いてパターニング形成する。本実施例の基本的なピクセル配置は、前記実施例１と同様である。なお、本実施例では、以上のようにして形成したサブピクセル２つが１単位のピクセルとして扱われる。
【００３０】
次に、有機電界発光層の作製であるが、ドット型開口を有するマスクを用い、発光エリアを覆うような形で基板主面上に、ホール注入層３０４、ホール輸送層３０６、電子輸送性発光層３０８を順次積層形成する。これらにより、前記実施例１と同様の有機電界発光層３１０を得る。そして、前記有機電界発光層３１０の発光面を覆うように、その全体にＭｇ−Ａｇの合金（膜厚比でＭｇ：Ａｇ＝９：１）を、蒸着速度〜０．３nm／secで約０．５nm蒸着することで、カソード電極３１２を得る。次に、該カソード電極３１２上に、無機封止層３１８を実施例１と同様に形成する。
【００３１】
こうして作製された有機電界発光素子マトリクスによる表示素子に対し、図２（Ａ）に示したような貼り合わせを行なう。貼り合わせ時の様子を示すと、図８のようになる。貼り合わせ用のガラス基体１０として、３００mm×５００mmのガラス基板を用意し、その上にＵＶレジン（紫外線硬化樹脂）４０６を塗布する。なお、本例では、有機電界発光層３１０から出力された光がこのＵＶレジン４０６を介して外部に出力されるので、ＵＶ照射による硬化後も透明な材料を使用する。そして、前記コンタクト以外の無機封止層３１８が成膜されているエリアがＵＶレジン４０６に接するように、表示素子４５０，４６０を貼り合わせ用ガラス基体１０上に置いてＵＶ照射を行うことで、両者の貼り合わせを行った。
【００３２】
こうして作製した貼り合わせ型有機電界発光マトリックスディスプレイの接合では、界面を挟む２サブビクセルが一単位のピクセルとなるようにして、画像の表示を行った。すなわち、図１（Ｂ）に示すような実施形態でマトリックス駆動を行った。表示画像を観察したところ、表示素子の接合部が目立つことなく、駆動を行うことができた。
【００３３】
本発明には数多くの実施形態があり、以上の開示に基づいて多様に改変することが可能である。例えば、次のようなものも含まれる。
（１）前記実施形態では、ピクセル，サブピクセルが四角形状の場合を主として説明したが、円形，楕円形，多角形など、各種の形状としてよい。また、ピクセルやサブピクセルの配置も、適宜変更してよい。１ピクセルに含まれるサブピクセルの数も、４以上としてよい。
（２）各サブピクセルは、もちろん同時駆動してよいが、非同時駆動することを妨げるものではない。
（３）各部の材料としては、上述したものの他、公知の各種のものを使用してよい。また、上述した各層を、更に公知の積層構造としてもよく、必要があれば、フィルタやブラックマトリックスを設けるようにしてもよい。特に、貼り合せ部位を隠すように、フィルタやブラックマトリックスを設けるようにすると効果的である。
（４）前記実施形態では、貼り合わせ用の基体を用いたが、表示素子を接合するのみでもよく、また、どのような貼り合せ方法を適用してもよい。
（５）上記実施形態は、有機電界発光素子を使用したディスプレイに本発明を適用した例であるが、他にプラズマ発光素子や無機電界発光素子を使用したディスプレイにも同様に適用可能である。また、ディスプレイの駆動方法も、パッシブ型（単純マトリックス型），アクティブ型（ＴＦＴ駆動型）のいずれにも適用可能である。更に、カラー表示，単色表示（白黒表示）のいずれにも適用可能である。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、次のような効果がある。
（１）表示素子中のピクセルを複数のサブピクセルで構成し、表示素子の貼り合せ境界では、サブピクセルが該境界を挟むようにしたので、境界が目立たなくなる。
（２）貼り合わせ境界が目立たないので、貼り合わせ部位におけるマージンを大きく取ることができ、余裕をもって貼り合わせ作業を行うことができる。また、貼り合わせ部位からの素子の劣化を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１のピクセル構成の主要部を示す平面図である。
【図２】前記実施形態１の貼り合わせの様子と有機電界発光層の積層構造を示す図である。
【図３】本発明の実施形態２のピクセル構成の主要部を示す平面図である。
【図４】本発明の実施形態３のピクセル構成の主要部を示す平面図である。
【図５】本発明の実施形態４のピクセル構成の主要部を示す平面図である。
【図６】本発明の実施例における有機電界発光層の積層構造を示す主要断面図である。
【図７】前記有機電界発光層の主要部の化学構造式を示す図である。
【図８】実施例２のＴＡＣ型の概略構成を示す断面図である。
【符号の説明】
１０…ガラス基体
１２…接着剤
１４…走査線駆動回路
１６…データ線駆動回路
１８…同時駆動回路
２０，３０，４０，４１，５０，５１，６０，７０，８０，９０，２００，２１０，２２０，２３０…表示素子
２２，３２…ガラス基板
２４，３４…素子層
２７，２４０，２４２…境界
２６，３６…接合面
１００…有機電界発光層
１０１…透明アノード電極
１０２…ホール注入層
１０４…ホール輸送層
１０６…発光層
１０８…電子輸送層
１１２…カソード電極
１１４…保護層
３００…ガラス基板
３０２…透明アノード電極
３０４…ホール注入層
３０６…ホール輸送層
３０８…電子輸送性発光層
３１０…有機電界発光層
３１２…カソード電極
３１４…カソード電極封止層
３１６…導電性封止層
３１８…無機封止層
４００…基板
４０２…ピクセル駆動用ＴＦＴ
４０４…アノード電極
４０６…レジン
４５０，４６０…表示素子
ＯＬＥＤ…有機電界発光素子
Ｐ２０，Ｐ２３，Ｐ３０，Ｐ４０，Ｐ４５，Ｐ４６，Ｐ５０，Ｐ６０，Ｐ６７，Ｐ７０，Ｐ８０，Ｐ９０，Ｐ８９Ａ，Ｐ８９Ｂ，Ｐ２００，Ｐ２０２…ピクセルＰ２０ａ，Ｐ２０ｂ，Ｐ３０ａ，Ｐ３０ｂ，Ｐ２２ａ，Ｐ３２ｂ，Ｐ４０ａ〜Ｐ４０ｃ，Ｐ４２ａ，Ｐ５０ａ〜Ｐ５０ｃ，Ｐ５２ｂ，Ｐ５２ｃ，Ｐ６０ａ，Ｐ６０ｂ，Ｐ６２ａ，Ｐ７０ａ，Ｐ７０ｂ，Ｐ６２ａ，Ｐ７２ｂ，Ｐ８０ａ〜Ｐ８０ｄ，Ｐ８１ａ〜Ｐ８１ｃ，Ｐ９０ａ〜Ｐ９０ｄ，Ｐ９０ｂ〜Ｐ９０ｄ，Ｐ２００ａ〜Ｐ２００ｄ，Ｐ２０２ａ〜Ｐ２０２ｄ…サブピクセル
【図１】
0004848600.tif 000002
【図２】
0004848600.tif 000003
【図３】
0004848600.tif 000004
【図４】
0004848600.tif 000005
【図５】
0004848600.tif 000006
【図６】
0004848600.tif 000007
【図７】
0004848600.tif 000008
【図８】
0004848600.tif 000009