(57)【特許請求の範囲】
【請求項１】
部品実装用ピンを備えたプリント配線板であって、
前記プリント配線板は、部品実装面に最外層導体を有し、
前記部品実装用ピンは、弾性を有する別個のめっき層から形成された二層構造であり、前記部品実装面に対向する第１めっき層は伸張する内部応力を、第１めっき層の上面に形成された第２めっき層は収縮する内部応力を夫々有し、
前記部品実装用ピンの一端は前記最外層導体から延在し、他端に至る全長にわたり、第１めっき層と第２めっき層との内部応力の差によって、前記プリント配線板より湾曲して上方に立ち上がっている、プリント配線板。
【請求項２】
請求項１に記載のプリント配線板において、
前記部品実装用ピンは、導電性の保護被膜が形成されている、プリント配線板。
【請求項３】
請求項１に記載のプリント配線板において、更に、
前記部品実装面の上面に形成された絶縁層を有し、該絶縁層は、前記部品実装用ピンの一端が接続された前記最外層導体の部分を除き、該部品実装面を覆っている、プリント配線板。
【請求項４】
請求項３に記載のプリント配線板において、更に、
前記絶縁層は、ソルダーレジスト層又は熱硬化された絶縁フィルムである、プリント配線板。
【請求項５】
請求項１に記載のプリント配線板において、
前記部品実装用ピンは、前記他端に半田バンプを有している、プリント配線板。
【請求項６】
部品実装用ピンを有するプリント配線板と、
電極パッドを有する面実装型部品とを備え、
前記プリント配線板は、部品実装面に最外層導体を有し、
前記部品実装用ピンは、弾性を有する別個のめっき層から形成された二層構造であり、前記部品実装面に対向する第１めっき層は伸張する内部応力を、第１めっき層の上面に形成された第２めっき層は収縮する内部応力を夫々有し、
前記部品実装用ピンの一端は前記最外層導体から延在し、他端に至る全長にわたり、第１めっき層と第２めっき層との内部応力の差によって、前記プリント配線板より湾曲して上方に立ち上がって、前記面実装型部品の電極パッドに圧接している、電子機器。
【請求項７】
請求項６に記載の電子機器において、
前記部品実装用ピンは、導電性の保護被膜が形成されている、電子機器。
【請求項８】
請求項６に記載の電子機器において、更に、
前記部品実装面の上面に形成された絶縁層を有し、該絶縁層は、前記部品実装用ピンの一端が延在する前記最外層導体の部分を除き、該部品実装面を覆っている、電子機器。
【請求項９】
請求項８に記載の電子機器において、更に、
前記絶縁層は、ソルダーレジスト層又は熱硬化された絶縁フィルムである、電子機器。
【請求項１０】
請求項６に記載の電子機器において、
前記部品実装用ピンの他端は、前記面実装型部品の電極パッドに圧接し、該部品実装用ピンは周囲を空気で囲まれている、電子機器。
【請求項１１】
請求項６に記載の電子機器において、
前記部品実装用ピンの他端は、前記面実装型部品の電極パッドに対して半田接続している、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部品実装用ピンを有するプリント配線板及びこれを使用した電子機器に関し、更に具体的には、面実装型部品の実装に利用される部品実装用ピンを有するプリント配線板及びこれを使用した電子機器に関する。
【背景技術】
【０００２】
電子装置を構成するためには、多数の電子部品（例えば、ＩＣ，ＬＳＩ等の半導体装置）が使用される。これらの半導体装置の電極パッド間を電気的に相互接続するため、プリント配線板が使用されている。高集積度化された半導体装置は必然的に多数の電極を有しており、このような半導体装置を限られた面積のプリント配線板に実装するために、典型的には、半導体チップの電極パッド面をプリント配線板に向けて搭載して、半田バンプ等の技術を用いてプリント配線板実装面のランドと接続したフリップチップ方式が利用されている。
【０００３】
なお、本出願書類では、「プリント配線板」は、絶縁基板に配線パターンを形成した板をいい、「プリント回路板」はプリント配線板にＩＣ，ＬＳＩ等の電子部品等を実装した構成品をいい、プリント回路板は所定の目的を持った電子部品の構成品であるので「電子機器」ともいう。
【特許文献１】特開2005-183466「多層プリント配線板」（公開日：2005年7月7日）  特許文献１の背景技術に、「該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７６Ｕ、７６Ｄが形成されている。図示しないＩＣチップは、バンプ７６ＵにＣ４（フリップチップ）実装を行うことにより電気的な接続が取られる。」として、半田バンプ等の技術を用いて接続したフリップチップ方式の記載がある。
【０００４】
しかし、本願で開示する部品実装用ピンを有するプリント配線板に関する記載はない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
最近、このような電子部品は一層高集積化しており、そのためチップサイズも巨大化している。巨大サイズの電子部品（例えば、半導体チップ）の電極パッドとプリント配線板のランドが半田付けされた実装状態の電子機器が、周囲温度の上昇・下降に曝されると、電子部品とプリント配線板との熱膨張係数の差に起因して、半田付け箇所が損壊することがある。
【０００６】
このため、従来より、高集積化した電子部品を実装しても、半導体チップとプリント配線板との熱膨張係数の差に起因した接続不良の発生を減少し得るプリント配線板の開発が望まれていた。
【課題を解決するための手段】
【０００７】
従って、本発明は、高集積化した電子部品を実装しても、電子部品とプリント配線板との熱膨張係数の差に起因した接続不良の発生を減少し得るプリント配線板を提供することを目的とする。
【０００８】
更に、本発明は、高集積化した電子部品を実装しても、半導体チップとプリント配線板との熱膨張係数の差に起因した接続不良の発生を減少し得る電子機器を提供することを目的とする。
【０００９】
上記目的に鑑みて、本発明に係るプリント配線板は、部品実装用ピンを備えたプリント配線板である。
【００１０】
更に、上記プリント配線板では、前記部品実装用ピンは、前記プリント配線板の最外層導体から延在し、他端は該プリント配線板から立ち上がっていてもよい。
【００１１】
更に、上記プリント配線板では、前記部品実装用ピンは、弾性を有する材質からなることもできる。
【００１２】
更に、上記プリント配線板では、前記部品実装用ピンは、電気抵抗の低い物質から成ることもできる。
【００１３】
更に、上記プリント配線板では、前記部品実装用ピンは、金属，導電性ゴム，一部分を導電性化したゴム，導電性の合成樹脂及び一部分を導電性化した合成樹脂からなる群から選択された任意の物質からなることもできる。
【００１４】
更に、上記プリント配線板では、前記部品実装ピンは、ｎ層（ｎ≧２）の膜からなり、前記プリント配線板と対向する膜をｎ＝１とした場合、１層目の膜は、ｎ層目の膜に対して伸びやすくしてもよい。
【００１５】
更に、上記プリント配線板では、ｎ−１層目の応力は、ｎ層目の応力に対し、引っ張り応力若しくは同等であって、１層目の応力は、ｎ層目の応力に対し、引っ張り応力とすることもできる。
【００１６】
更に、上記プリント配線板では、ｎ−１層目の熱膨張係数は、ｎ層目の熱膨張係数と同等以上であって、１層目の熱膨張係数は、ｎ層目の熱膨張係数に対し、大きくてもよい。
【００１７】
更に、上記プリント配線板では、前記部品実装用ピンは、導電性の保護被膜が形成されていてもよい。
【００１８】
更に、上記プリント配線板では、前記部品実装用ピンは、先端部に半田バンプを有していてもよい。
【００１９】
更に、本発明に係る電子機器は、部品実装用ピンを有するプリント配線板と、電極パッドを有する面実装型部品とを備え、前記部品実装用ピンは、前記電極パッドに電気的に接続している。
【００２０】
更に、上記電子機器では、前記部品実装用ピンは、弾性を有し、前記電極パッド対して圧接していてもよい。
【００２１】
更に、上記電子機器では、前記部品実装用ピンは、長さが短くてもよい。
【００２２】
更に、上記電子機器では、前記部品実装ピンは、前記プリント配線板の最外層導体から延在して立ち上がって前記電極パッドに電気的に接続し、この立ち上がった部分は周囲を空気で囲まれていてもよい。
【００２３】
更に、本発明に係る電子機器は、部品実装用ピンを有するプリント配線板と、電極パッドを有する面実装型部品とを備え、前記部品実装用ピンは、その先端部に半田バンプを有し、前記電極パッドに半田付けされている。
【発明の効果】
【００２４】
本発明によれば、高集積化した電子部品を実装しても、電子部品とプリント配線板との熱膨張係数の差に起因した接続不良の発生を減少し得るプリント配線板を提供することができる。
【００２５】
更に、本発明によれば、高集積化した電子部品を実装しても、電子部品とプリント配線板との熱膨張係数の差に起因した接続不良の発生を減少し得る電子機器を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本実施形態に係るプリント配線板及びこれを使用した電子機器に関し、添付の図面を参照しながら詳細に説明する。なお、図面の同じ要素に対しては同じ符号を付して、重複した説明を省略する。
［部品実装用ピンを有するプリント配線板及びこれを使用した電子機器の構成］
（部品実装用ピンを有するプリント配線板）
図１は、部品実装用ピンを有するプリント配線板の構成の一部を示す図である。本発明に係るプリント配線板１は、例えば、ＩＣ，ＬＳＩ等の半導体装置のような電子部品（図示せず。）と接続するための部品実装用ピン１８を備えている。
【００２７】
本発明に係る部品実装用ピンを有するプリント配線板１は、最外層導体１１に電気的に接続した部品実装用ピン１８が形成されたことを特徴とする。従って、プリント配線板１のその他の構成に関しては任意である。本実施形態は、最外層導体に特徴を有するため、１枚のプリント配線板１を、便宜的に最外層導体１１が形成された絶縁層１０と、その上層のソルダーレジスト層１２と、絶縁層１０の下層にあるその他の層９とに分けて説明する。
【００２８】
例えば、プリント配線板１は、開口１２ａが形成されたソルダーレジスト層１２と、基板９，１０とを有する。基板１０は、ソルダーレジスト層の下層の絶縁層であり、基板９は所定の導体層及び絶縁層からなる。絶縁層１０には、フィルドビア５が形成され、その上部は最外層導体１１となっている。
【００２９】
部品実装用ピン１８の一端は、最外層導体１１に電気的に接続し、他端はプリント配線板１から立ち上がっている。部品実装用ピン１８は、所望により、導電性の保護被膜１９が形成されている。プリント配線板１は、この部品実装用ピン１８を利用して、半導体装置（図示せず。）と接続される。
【００３０】
部品実装用ピン１８は、可撓性，弾性，屈曲性等を有し、好ましくは電気抵抗の低い物質から成る。例えば、この弾性体は、金属、導電性ゴム、一部分を導電性化したゴム、導電性の合成樹脂、一部分を導電性化した合成樹脂からなる群から選択された任意のものでよい。
【００３１】
部品実装用ピン１８は、ｎ層の膜（ｎ≧２。ここで、１層目はプリント配線板１と対向する側とする。）から構成されていてもよく、ｎ層目の膜が、１層目の膜に対して縮まりやすければ、ｎ層目の膜はｎ−１層目の膜に対して縮む必要はない。このような膜とする方法として、ｎ層目の膜が１層目の膜に対して圧縮応力であったり、ｎ層目の膜の熱膨張係数を１層目の膜の熱膨張係数より小さくする方法等がある。
【００３２】
そして、ｎ層目に対して、ｎ−１層目は引っ張り応力であっても、引っ張り応力又は圧縮応力のいずれでなくてもよい。また、ｎ層目に対して、ｎ−１層目の熱膨張係数が大きくても、同等であってもよい。１層目に対して２層目、２層目に対して３層目、……、ｎ−１層目に対してｎ層目が圧縮応力となるようにしたり、各層の熱膨張係数が１層目からｎ層に向かって徐々に熱膨張係数を小さくすることもできる。
［部品実装用ピンを有するプリント配線板を使用した電子機器の実装方法］
図２は、部品実装用ピン１８を有するプリント配線板１を使用した電子機器４の一部を示す図であり、実装構造を明らかにしている。プリント配線板１の部品実装用ピン１８は、例えば、ＩＣ，ＬＳＩ等の半導体装置のような電子部品２に形成された電極パッド３に対して機械的に接触し、電気的接続を確保している。
【００３３】
プリント配線板１と半導体装置２との相互間の固定は、任意の方法で行われる。図示していないが、例えば、電子機器の筐体に対して両者を固定してもよい。或いは、樹脂等の接着剤を用いて両者を固定してもよい。
【００３４】
この電子機器４は、電子部品２とプリント配線板１との間を接続する介在物を、従来の半田バンプ（図示せず。）から部品実装用ピン１８に変更したことを特徴とする。
【００３５】
部品実装用ピン１８は、可撓性，弾性，屈曲性等を有しているため、電極パッド３に押圧されて、電気的接続を確実にしている。更に、部品実装用ピン１８は、半導体装置２及びプリント配線板１の一方又は両方にかかる力（機械的エネルギ）を、弾性又は変形により吸収し得る機械要素となっている。このため、半導体装置２とプリント配線板１との熱膨張係数の差に起因した接続不良の発生を減少することが出来る。
【００３６】
プリント配線板１のサイズは、これに限定されないが、例えば、30〜70ｍｍ角である。搭載半導体装置２のサイズは、例えば、10〜30ｍｍ角である。１個の半導体装置２は、例えば、3,000〜20,000ポイントの電極パッドを持っている。特に、本実施形態は、10,000〜20,000ポイントの電極パッドを有する電子備品を実装するのに好適である。通常、１枚のプリント配線板１に１個の半導体装置２を搭載しているが、ＭＣＭ（Multichip module）化して2〜3個搭載する場合でも、部品実装用ピン１８を利用することにより、熱膨張係数の差に起因した接続不良の発生を減少することが出来る。
【００３７】
更に、部品実装用ピン１８の長さは非常に短いので、例えば特性インピーダンスＺ0の整合、電気信号の伝搬速度の高速化の面で良好な電気的特性が得られる。同様に、部品実装用ピン１８が、電気抵抗の低い物質から形成された場合、無用な電圧降下が回避できる。例えば、Ｃｕ，Ａｕ，Ａｇ又はこれらの任意の合金製の部品実装用ピン、これらの金属で表面処理した部品実装用ピンとした場合である。
【００３８】
更に、部品実装用ピン１８は立ち上がった形状であるため、周囲を空気に取り囲まれ、信号伝送の高速化を図ることができる。
【００３９】
更に、部品実装用ピン１８の反発力を利用して機械的接触を行っている場合、半導体装置２とプリント配線板１との良好な電気的接続が確保できる。
【００４０】
更に、本発明に係る部品実装用ピン１８を有するプリント配線板１は、最外層導体１１に電気的に接続した部品実装用ピン１８に特徴があるため、プリント配線板１のその他の部分に関しては任意であり、サイズの大きなプリント配線板や、反りの発生しやすいコアレス基板等にも適用できる。
【００４１】
更に、半導体装置２とプリント配線板１との間の接続を、半田付けでなく、部品実装用ピン１８による機械的接触に変更したので、半田リフロー等の熱履歴が残らないメリットがある。
【００４２】
図３は、プリント配線板１の部品実装用ピン１８と半導体装置２とを半田付けにより電気的接続を確保した電子機器５の一部を示す図であり、実装構造を明らかにしている。所望により、プリント配線板１の部品実装用ピン１８の先端に半田バンプ４を設け、図２に示すように、半導体装置２と機械的に接触した状態で半田リフロー処理することにより、部品実装用ピン１８と半導体の電極パッド３とを半田接続している。更に、所望により、上述したような方法で、プリント配線板１と半導体装置２との相互の固定を行ってもよい。
［部品実装用ピンを有するプリント配線板の製造方法］
図４Ａ〜図４Ｍを参照しながら、部品実装用ピンを有するプリント配線板の製造方法の典型例を、めっきを利用した方法（めっき法）によって説明する。
【００４３】
なお、この製造方法の特徴は最外層導体１１を利用した電子部品実装面に関するのものであるため、最外層導体以外の部分（図１〜３の符号９，１０参照）に関しては既に形成されたものとして説明する。
【００４４】
また、本願では、部品実装用ピン１８を有するプリント配線板の製造方法の典型例を簡単に説明するに止める。部品実装用ピン１８を有するプリント配線板の製造方法の詳細に関しては、同日に出願する特許出願（出願人整理番号ＰＢ０３０−ＪＰ００）を参照されたい。
【００４５】
最外層以外の部分９，１０は、周知のビルドアップ製造法により形成される。このようなプリント配線板の製造方法に関しては、例えば、特開2004-40138「ビルドアップ多層プリント配線板」（公開日2004.2.5）、特開2004-311919「スルーホールフィル方法」（公開日2004.11.4）を参照されたい。ビルドアップ製造法に関しては、高木清「ビルドアップ多層プリント配線板技術」日刊工業新聞社，2000.06.20を参照されたい。
【００４６】
以上により、最外層導体以外の部分は、以下の製造方法の説明から省略されていることを承知されたい。
【００４７】
図４Ａは、基板（最外層導体以外の部分）９，１０を準備する工程を示す図である。この基板９，１０は、上記のように、最外層以外の部分が形成されたプリント配線板からなる。最外層導体１１を、周知のセミアディティブやフルアディティブ、サブトラクティブ法により形成する。この最外層導体１１として、例えば、厚さ20μｍ、直径（導体ランド径）150μｍ、最小ピッチ（隣接する導体ランド間距離）200μｍの半導体装置接続用ランドが形成される。導体ランド１１の配置は、中心部が格子状配置であり、外周部がランダム配置である。導体ランドの個数は50×40個となる。このような導体ランド群が、プリント配線板の最外層の150平方ｍｍの領域内に形成される。
【００４８】
図４Ｂは、ソルダーレジスト層を形成する工程を示す図である。例えば、ソルダーレジスト層１２をスクリーン印刷により塗布し、開口１２ａを形成する。或いは、半硬化状態の絶縁フィルムを貼り付け、熱硬化後にレーザ光線等を利用して開口１２ａを形成してもよい。
【００４９】
図４Ｃは、ドライフィルムをラミネートし、露光，現像処理する工程を示す図である。例えば、フィルム１３をラミネートし、露光，現像処理によりドライフィルム１３に開口部１３ａを形成する。ドライフィルム１３の開口部１３ａは、ソルダーレジスト層１２の開口１２ａとは、厚さ方向に重ならない位置とする。
【００５０】
図４Ｄは、Ｓｎ層の形成の工程を示す図である。例えば、Ｓｎ層をスパッタリングによりドライフィルム１３及び開口部１３ａの底部のソルダーレジスト層１２の上に形成する。その後、ドライフィルム１３を剥離する。その結果、開口部１３ａの底部のソルダーレジスト層１２の上のＳｎ層１４のみが残存する。このＳｎ層１４は、後工程（図４Ｋ）で部分的に除去されるため、「犠牲層」とも呼ばれる。
【００５１】
その後、無電解めっき用触媒核を付与する。無電解めっき用触媒核としては、典型的には、貴金属イオン，貴金属コロイド（例えば、塩化パラジウム，パラジウムコロイド）を使用する（図示せず。）。
【００５２】
図４Ｅは、第１めっき層形成の工程を示す図である。第１めっき層１６としては、典型的には、無電解銅メッキを使用する。好ましくは、析出する第１めっき層１６に引っ張り応力を発生し易くするため、この無電解メッキ浴は、酒石酸を錯化剤とし、更に、添加剤としてニッケルイオン，鉄イオン，コバルトイオン等からなる群から選ばれた少なくとも１種類の金属イオンを含ませてもよい。メッキ膜に取り込まれる水素量が少なくなっているため、引っ張り応力となると推察している。
【００５３】
図４Ｆは、第２めっき層形成の工程を示す図である。第２めっき層１７としては、典型的には、無電解銅メッキを使用する。好ましくは、析出する第２めっき層１７に圧縮応力を発生し易くするため、この無電解メッキ浴は、錯化剤として、ＥＤＴＡ（エチレン−ジアミンテトラ酢酸）を用いる。第２めっき層１７に水素を多く含むようにしている。
【００５４】
この結果、引っ張り応力の発生し易い第１めっき層１６と、圧縮応力の発生し易い第２めっき層１７との二層構造が形成される。この二層構造が、この後の工程を経て、部品実装用ピン１８となる。
【００５５】
図４Ｇは、エッチングレジストをラミネートする工程を示す図である。例えば、ドライフィルム１８をラミネートする。
【００５６】
図４Ｈは、エッチングレジストを露光，現像処理する工程を示す図である。これにより、次工程のエッチング処理に対するエッチングレジスト１８が形成される。
【００５７】
図４Ｉは、第１及び第２めっき層のエッチング処理工程を示す図である。エッチングレジスト１８を利用して、いずれも無電解メッキ層である第１めっき層１６及び第２めっき層１７をエッチングして導体ランド（パターン）を形成する。その後、エッチングレジスト１８を剥離する。
【００５８】
図４Ｊは、Ｓｎ層１４のエッチング処理工程を示す図である。Ｓｎ剥離剤を利用して、第１めっき層１６の下方に位置するＳｎ層１４を部分的にエッチングする。
【００５９】
図４Ｋは、部品実装用ピンを形成する工程を示す図である。、第１めっき層１６の下方に位置するＳｎ層１４が除去されたことにより、部品実装用ピン１８が立ち上がる。この部品実装用ピン１８は、引っ張り応力の発生し易い第１めっき層１６と、圧縮応力の発生し易い第２めっき層１７との二層構造で形成されているため、第１めっき層１６が伸張し、第２めっき層１７が収縮することにより、上方に立ち上がる。
【００６０】
図４Ｌは、保護膜形成（コーティング）工程を示す図である。所望により、部品実装用ピン１８に導電性の保護皮膜を形成する。このコーティングとしては、例えば、めっきを利用してＮｉ，Ａｕ，Ｃｕ，Ｐｄ／Ｓｎ等から選ばれる一層又は複数層の皮膜を形成する。
［本実施形態の効果］
上記実施形態によれば、以下の効果がある。
【００６１】
(1)半導体チップとプリント配線板との熱膨張係数の差に起因した接続不良の発生の減少
半導体チップとプリント配線板とは、可撓性，弾性，屈曲性等を有する部品実装用ピンで接続（部品実装用ピンの反発力を利用した機械的接合）されているため、曝される温度によって発生する膨張差による剪断応力（機械的エネルギ）を吸収することができる。半導体チップとプリント配線板の膨張差を吸収できるので、半田接続部に過重な応力が集中せず、接続部分の損壊を減少することができる。
【００６２】
この部品実装用ピンは、３６０度の方向の応力を吸収することができる。この結果、半導体チップとプリント配線板との熱膨張係数の差に起因した接続不良の発生を減少し得るプリント配線板を提供することができる。
【００６３】
(2)良好な電気的特性
半導体チップとプリント配線板とを、プリント配線板のパターンを利用した部品実装用ピンで接続しているので、必然的に接続長さが短くなり良好な電気的特性が得られる。例えば、1枚のプリント板に、複数個の半導体ベアチップを搭載した電子機器（Multichip module）において、特性インピーダンスＺ0が一定になるように設計されたプリント配線板のマイクロストリップラインに対して、長さの極端に短い部品実装用ピンを形成して半導体チップと接続することにより、特性インピーダンスＺ0の不整合に起因する電気的不良を低減することができる。
【００６４】
(3)電子機器の高速化
半導体チップとプリント配線板とを、寸法の短い部品実装用ピンで接続しているので、電子機器の高速化を図ることができる。
【００６５】
(4)電子機器の各回路要素に対する良好な電源供給
半導体チップとプリント配線板とを、電気抵抗の低い部品実装用ピンで接続しているので、電子機器の各回路要素に対する電源供給の際の無用な電圧降下を防止できる。電気抵抗の低い部品実装用ピンとしては、例えば、Ｃｕ，Ａｕ，Ａｇ又はこれらの任意の合金製の部品実装用ピン、これらの金属で表面処理した部品実装用ピンを使用できる。
【００６６】
(5)信号の高速伝送
半導体チップとプリント配線板とを、空気中に立ち上がった部品実装用ピンで接続しているので、信号の高速伝送が可能となる。即ち、ガラスエポキシ基板など比誘電率εrが１より大きい基板の中を流れる電気信号の速さはｖ＝ｃ／（εr）1/2(m/s)になるのに対して、空気中に立ち上がった部品実装用ピンでは真空中に近い速度と考えられ、ｖ＝ｃ(m/s)と一層速くなる。
【００６７】
(6)半導体チップとプリント配線板との良好な電気的接続
図２を用いて説明した部品実装用ピン圧接実装構造を有する電子機器４では、半導体チップとプリント配線板とは部品実装用ピンの反発力を利用した状態で機械的に接合しているため、接触抵抗が比較的低い状態の電気的接続が得られる。
【００６８】
(7)比較的大きいプリント配線板であっても適用が可能
図２を用いて説明した部品実装用ピン圧接実装構造を有する電子機器では、半導体チップに対してプリント配線板を押し付けることにより両者間の電気的接続が確保できる。従って、コア基板が存在しないコアレス基板やコア基板の厚さが薄い基板のような反りの発生が比較的大きいプリント配線板であっても、この部品実装用ピン圧接実装構造を有する電子機器を実現できる。
【００６９】
(8)変更作業，補修作業が容易
図２を用いて説明した部品実装用ピン圧接実装構造を有する電子機器では、半導体チップとプリント配線板とは半田接続されていないため、変更作業，補修作業(Repair)等の際に、容易に半導体チップとプリント配線板とを分離できる。
【００７０】
(9)プリント配線板に熱によるダメージが無い。
【００７１】
図２を用いて説明した部品実装用ピン圧接実装構造を有する電子機器では、半導体チップとプリント配線板とは半田接続されないため、プリント配線板に対してリフロー工程等の熱履歴が残らない。即ち、プリント配線板に熱によるダメージは発生しない。
【００７２】
(10)プリント配線板のパターンを高密度化が可能
図２を用いて説明した部品実装用ピン圧接実装構造を有する電子機器では、リフロー工程等の熱履歴が残らない。熱によるダメージがないため、プリント配線板のパターンを高密度化（ファイン化）ができる。
【００７３】
即ち、リフロー温度は、プリント配線板が曝される温度で最も高い温度であり、リフロー時にプリント配線板が受けるストレスに対応出来るように、設計上種々の制約がある。例えば、ビルドアッププリント配線板ではビアホールの底径を所定値以上（例えば、60μｍ以上）としたり、絶縁層と導体層間の密着を確保するために導体層を所定値以上（例えば、２μｍ以上）の導体粗化処理を必要とする。しかし、リフロー工程を不要とすることにより、このような制約が無くなり、ビアホール径を一層小さくでき、また導体粗化を一層小さく出来るので、プリント配線板のパターンを高密度化ができる。或いは、導体粗化を無くすことも可能である（導体表面が平滑）。
［その他］
以上により、部品実装用ピンを有するプリント配線板及びこれを使用した電子機器の実施形態について説明したが、これらは例示であって、本発明はこれに限定されない。当業者が容易になしえる付加・削除・変換・改良等は、本発明の範囲に含まれる。
【００７４】
本発明の技術的範囲は、添付の特許請求の範囲の記載によって定められる。
【図面の簡単な説明】
【００７５】
【図１】図１は、部品実装用ピンを有するプリント配線板の構成の一部を示す図である。
【図２】図２は、部品実装用ピンを有するプリント配線板を使用した電子機器の一部を示す図である。
【図３】図３は、プリント配線板の部品実装用ピンと電子部品とを半田付けにより電気的接続を確保した電子機器の一部を示す図である。
【図４Ａ】図４Ａは、部品実装用ピンを有するプリント配線板の製造方法において、基材を準備する工程を示す図である。
【図４Ｂ】図４Ｂは、ソルダーレジストを形成する工程を示す図である。
【図４Ｃ】図４Ｃは、めっきレジストをラミネートし、露光，現像処理する工程を示す図である。
【図４Ｄ】図４Ｄは、Ｓｎめっき形成の工程を示す図である。
【図４Ｅ】図４Ｅは、第１めっき層形成の工程を示す図である。
【図４Ｆ】図４Ｆは、第２めっき層形成の工程を示す図である。
【図４Ｇ】図４Ｇは、めっきレジストをラミネートする工程を示す図である。
【図４Ｈ】図４Ｈは、めっきレジストを露光，現像処理する工程を示す図である。
【図４Ｉ】図４Ｉは、第１及び第２めっき層のエッチング処理工程を示す図である。
【図４Ｊ】図４Ｊは、Ｓｎめっきのエッチング処理工程を示す図である。
【図４Ｋ】図４Ｋは、部品実装用ピンをリフトアップする工程を示す図である。
【図４Ｌ】図４Ｌは、保護膜形成工程を示す図である。
【符号の説明】
【００７６】
１：プリント配線板、  ２：半導体装置（ＩＣ，ＬＳＩ等）、  ３：電極パッド、  ４：電子機器、  ５：フィルドビア、  １０：絶縁層、  １１：最外層導体，導体ランド、  １２：ソルダーレジスト層、  １２ａ：開口、  １３：ドライフィルム、  １３ａ：開口、  １４：Ｓｎ層、  １６：第１メッキ層、  １７：第２メッキ層、  １８：部品実装用ピン、  ２０：エッチングレジスト、
【図１】
0004848752.tif 000002
【図２】
0004848752.tif 000003
【図３】
0004848752.tif 000004
【図４Ａ】
0004848752.tif 000005
【図４Ｂ】
0004848752.tif 000006
【図４Ｃ】
0004848752.tif 000007
【図４Ｄ】
0004848752.tif 000008
【図４Ｅ】
0004848752.tif 000009
【図４Ｆ】
0004848752.tif 000010
【図４Ｇ】
0004848752.tif 000011
【図４Ｈ】
0004848752.tif 000012
【図４Ｉ】
0004848752.tif 000013
【図４Ｊ】
0004848752.tif 000014
【図４Ｋ】
0004848752.tif 000015
【図４Ｌ】
0004848752.tif 000016