(57)【特許請求の範囲】
【請求項１】
２次元電子ガスが形成される電子走行層と、前記電子走行層に電子を供給する電子供給層と、前記電子走行層と前記電子供給層との間にあって前記電子供給層よりもバンドギャップエネルギーの大きな中間層とがヘテロ接合して形成された窒化物系化合物半導体層と、
ソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極と前記電子走行層とが接するように前記窒化物系化合物半導体層内に形成されたコンタクト領域と
を備え、
前記コンタクト領域は、ＩｎｚＧａ１−ｚＮ（０＜ｚ≦１）を含み、Ｉｎの組成ｚは前記ソース電極及びドレイン電極から前記電子走行層の方向へ減少していることを特徴とする高電子移動度トランジスタ。
【請求項２】
前記コンタクト領域は、前記ソース電極及びドレイン電極から所定の位置で、Ｉｎの組成ｚの減少が止まる
請求項１に記載の高電子移動度トランジスタ。
【請求項３】
前記コンタクト領域は、前記電子走行層内に存在する２次元電子ガスに接する
請求項１または２に記載の高電子移動度トランジスタ。
【請求項４】
前記電子走行層はＧａＮ、前記電子供給層はＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）、前記中間層はＡｌｙＧａ１−ｙＮ（０≦ｙ≦１）を含み、かつ、ｘ＜ｙである
請求項１から３のいずれか一項に記載の高電子移動度トランジスタ。
【請求項５】
前記コンタクト領域の導電型はｎ型で、かつ、キャリア濃度が１×１０１６／ｃｍ３以上である
請求項１から４のいずれか一項に記載の高電子移動度トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物系化合物半導体からなる高電子移動度トランジスタに関するものである。
【背景技術】
【０００２】
ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮなどの窒化物系化合物半導体材料は、ＧａＡｓ系等のIII−Ｖ族化合物半導体材料に比べてバンドギャップエネルギーが大きいので、これらの材料を用いた電子デバイスは耐熱温度が高く高温動作に優れている。そして近年は特にＧａＮを用いたＦＥＴ等の電子デバイスを電源デバイスとして応用することが期待されている。
【０００３】
図３に従来技術に係る窒化物系化合物半導体を用いたＦＥＴの一である高電子移動度トランジスタを示した。この高電子移動度トランジスタにおいては、例えばサファイア基板のような基板１の上に、ＧａＮから成るバッファ層２、アンドープＧａＮからなる電子走行層３、および前記電子走行層３に比べて薄いアンドープＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる電子供給層４を順次積層して成る層構造（ヘテロ接合構造）が形成されている。そして、電子供給層４の上には、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている（特許文献１参照）。なお、各電極と前記電子供給層４の間のコンタクト抵抗を低くするためにｎ型不純物が高濃度にドーピングされたｎ−ＧａＮコンタクト領域５が設けられている。
【０００４】
ここで、電子走行層３と電子供給層４両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス６が形成される。
【０００５】
そしてさらに、図４のように図３に示した高電子移動度トランジスタにおいて、電子供給層４と電子走行層３の間にＡｌＮからなる中間層８が配置されている高電子移動度トランジスタもある。この場合には、電子走行層３と前記電子供給層４の間にバンドギャップエネルギーが電子供給層４よりも大きな窒化物系化合物半導体からなる中間層８が配置されることにより、より高密度の２次元電子ガス６が形成され、電子走行層３の抵抗を下げることを可能としている。
【０００６】
このような構成からなる高電子移動度トランジスタのソース電極Ｓとドレイン電極Ｄを作動すると、電子走行層３に供給された電子が２次元電子ガス６中で高速走行してドレイン電極Ｄへと移動する。このとき、ゲート電極Ｇに加える電圧を変化させると、当該ゲート電極Ｇの直下に形成される空乏層の厚さが変化するので、ソース電極Ｓとドレイン電極Ｄ間の電子走行層３を走行する電子の制御を行なうことができる。
【０００７】
【特許文献１】特開２００３−１７９０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図４のように電子供給層４と電子走行層３の間に中間層８が挿入されている高電子移動度トランジスタでは、ソース電極Ｓ（またはドレイン電極Ｄ）から電子走行層３にいたるまでの電流経路において、抵抗の大きな中間層８、具体的には絶縁体であるＡｌＮが挿入されることになるので、見かけ上、コンタクト抵抗の増大を招くに至り、ソース−ドレイン間の抵抗がかえって上昇するという問題があった。
【０００９】
そこで、コンタクト抵抗を下げる方法として、コンタクト領域に相当する特定の領域にＳｉなどのイオン注入をおこない、熱処理を行って抵抗を下げる方法が考えられる。しかし、窒化物中へのイオン注入は、注入したイオンの活性化が非常に難しく、十分な低抵抗層を実現できていない。また、イオン注入によるダメージの回復が課題となる場合もある。
その他に中間層８のバンドギャップエネルギーが大きいので、高電子移動度トランジスタを駆動したときの立ち上がりのオフセット電圧が発生するという問題があった。
【００１０】
そこで、本発明が解決しようとする課題は、電子供給層４と電子走行層３の間に中間層８が配置された図４に示したような高電子移動度トランジスタにおいても、ソース−ドレイン間の抵抗が小さく、立ち上がりのオフセット電圧がほとんど生じないものを提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１に係る発明は、窒化物系化合物半導体からなる電子走行層と電子供給層のヘテロ接合構造及び電極と接するコンタクト領域を含んだ高電子移動度トランジスタにおいて、前記電子走行層と前記電子供給層の間に前記電子供給層よりもバンドギャップエネルギーの大きな窒化物系化合物半導体からなる中間層を有し、かつ、前記コンタクト領域は前記電子走行層と接していることを特徴とする。
【００１２】
請求項２に係る発明は、請求項１に係る高電子移動度トランジスタにおいて、前記コンタクト領域は、前記電子走行層内に存在する２次元電子ガスに接するように配置されていることを特徴とする。
【００１３】
請求項３に係る発明は、請求項１又は請求項２に係る高電子移動度トランジスタにおいて、前記電子走行層はＧａＮ、前記電子供給層はＡｌxＧａ1-xＮ（０＜ｘ＜１）、前記中間層はＡｌｙＧａ1-ｙＮ(０＜ｙ≦１)であり、かつｘ＜ｙであることを特徴とする。
【００１４】
請求項４に係る発明は、請求項１乃至３のいずれか１項に記載の高電子移動度トランジスタにおいて、前記コンタクト領域はＩｎｚＧａ1-ｚＮ(０＜ｚ≦１)であることを特徴とする。
【００１５】
請求項５に係る発明は、請求項１乃至４のいずれか１項に記載の高電子移動度トランジスタにおいて、前記コンタクト領域の導電型はｎ型で、かつ、キャリア濃度が１×１０16／ｃｍ3以上であることを特徴とする。
【００１６】
請求項６に係る発明は、請求項４又は請求項５記載の高電子移動度トランジスタにおいて、前記コンタクト領域を構成するＩｎｚＧａ1-ｚＮのＩｎ組成ｚは、前記電極から前記電子走行層の方向へ減少していることを特徴とする。
【発明の効果】
【００１７】
本発明に係る高電子移動度トランジスタは、ソース−ドレイン間の抵抗が小さく、また、駆動したときの立ち上がりのオフセット電圧も生じない。
【発明を実施するための最良の形態】
【００１８】
以下、図面に基づいて本発明の実施の形態を詳細に説明する。図１は、本発明に係る高電子移動度トランジスタの一実施形態の断面図である。
例えばサファイア基板のような基板１の上にバッファ層２が形成され、電子走行層３とその電子走行層３に比べて薄い電子供給層４を順次積層したヘテロ接合構造がバッファ層２上に形成されている。そして、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている。ここで、符号８は電子走行層３と電子供給層４の間に配置された中間層である。
【００１９】
ここで、バッファ層２、電子走行層３、電子供給層４は窒化物系化合物半導体から構成され、電子供給層４を構成する窒化物系化合物半導体のバンドギャップエネルギーは、電子供走行層３を構成する窒化物系化合物半導体のバンドギャップエネルギーよりも大きい。また、符号１１はソース電極Ｓ、ドレイン電極Ｄを形成する領域に形成され、ｎ型不純物が高濃度にドーピングされた窒化物系化合物半導体からなるコンタクト領域である。
【００２０】
互いに組成が異なる窒化物系化合物半導体では、それぞれ格子定数が異なるため、電子走行層３と電子供給層４両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス６が形成される。
【００２１】
２次元電子ガス６の働きにより、ソース電極Ｓとドレイン電極Ｄを作動すると、電子走行層３に供給された電子が２次元電子ガス６中で高速走行してドレイン電極Ｄへと移動する。このとき、ゲート電極Ｇに加える電圧を変化させると、当該ゲート電極Ｇの直下の空乏層の厚さが変化するので、ソース電極Ｓとドレイン電極Ｄ間の電子走行層３を走行する電子の制御を行なうことができる。
【００２２】
本発明に係る高電子移動度トランジスタは、電子走行層３と電子供給層４の間に中間層８が配置されている。この中間層８のバンドギャップエネルギーの大きさは、電子供給層４のバンドギャップエネルギーよりも大きい。そのため、中間層８と電子走行層３両層のヘテロ接合界面における結晶歪みに基づくピエゾ圧電効果の大きさは、中間層８がない電子走行層３と電子供給層４両層のヘテロ接合界面における結晶歪みに基づくピエゾ圧電効果の大きさよりも大きくなる。
【００２３】
そのため、中間層８と電子走行層３両層のヘテロ接合界面の直下の２次元電子ガス６の濃度は、中間層８が配置されていない電子走行層３と電子供給層４両層のヘテロ接合界面の直下の２次元電子ガス６の濃度よりも大きくなる。
【００２４】
さらに、本発明に係る高電子移動度トランジスタの特徴は、ソース電極Ｓ，ドレイン電極Ｄとのオーミック接合を構成するためのコンタクト領域１１が電子走行層３と接していることである。
【００２５】
コンタクト領域１１は、電子走行層３と接しており、これにより電子走行層３内に存在する２次元電子ガスに接するので、２次元電子ガス６中を走行してきた電子は直接コンタクト領域１１に移動することができる。すなわち、コンタクト領域１１は電子走行層３と直接電気的に接続されることになる。そのため、中間層８の存在にもかかわらず、ソース−ドレイン間の抵抗が上昇することはない。さらに、コンタクト領域１１のバンドギャップエネルギーが電子走行層３のバンドギャップエネルギーよりも小さい場合は、２次元電子ガス６中を走行してきた電子がコンタクト領域１１に移動しやすくなるので、一層抵抗の上昇を抑えることができる。
【００２６】
コンタクト領域１１と電子走行層３と接するようにするためには、たとえば、中間層８を貫き、かつ、電子走行層３にも到達する凹部１０（図２参照）を設け、その凹部１０に、コンタクト領域１１が埋め込まれるようにすればよい。このとき、電子走行層３内に存在する２次元電子ガス６に接するように埋め込みを行なう。
【００２７】
電子走行層３、電子供給層４及び中間層８の具体的な窒化物系化合物半導体としてＧａＮ、ＡｌxＧａ1-xＮ（０＜ｘ＜１）、ＡｌＮを例示することができる。かかる窒化物系化合物半導体は上記の要件を満たすためである。さらに、中間層８がＡｌＮの場合は層の性質が絶縁体に近くなるので、本実施形態のようにコンタクト領域１１と電子走行層３とが接することに意義がある。
【００２８】
ここで、上記具体的な窒化物系半導体を用いた場合に中間層８を配置することにより、２次元電子ガス６の濃度を高くするという効果を発揮させるためには、電子供給層４の厚さを最適な厚さにすることが必要である。すなわち、電子供給層４の厚さが薄すぎると電子供給層４から十分な電子が電子走行層３に供給されないので、２次元電子ガスの濃度が低下する。また、電子供給層４の厚さが厚すぎると、電子供給層４内に転位が入りやすくなる。この２点を考慮すると、電子供給層４の厚さの上限は１００ｎｍ、下限は１０ｎｍとなる。なお、最適な電子供給層４の厚さとしては３０ｎｍ程度である。
【００２９】
また、この場合のコンタクト領域１１の具体的な窒化物系化合物半導体として、ＩｎｚＧａ1-ｚＮ(０＜ｚ≦１)を例示することができる。この材料を用いることによりコンタクト領域１１のバンドギャップエネルギーの大きさをＧａＮからなる電子走行層３のバンドギャップエネルギーよりも小さくすることができる。これにより、２次元電子ガス６中を走行してきた電子がコンタクト領域１１に移動しやすくなる。
【００３０】
なお、ＩｎｚＧａ1-ｚＮ(０＜ｚ≦１)からなるコンタクト領域１１の導電型はｎ型で、かつ、キャリア濃度が１×１０16／ｃｍ3以上であることが望ましい。このようにすることで、オフセット電圧が一層発生しにくくなる。
【００３１】
さらに、オフセット電圧を発生しにくくするためには、コンタクト領域１１と接触する電極側のコンタクト領域１１を構成するＩｎｚＧａ1-ｚＮのＩｎの組成ｚは傾斜型の組成であることが望ましい。そのようにすることで、コンタクト領域１１と電極間の障壁を小さく調節することができる。
【００３２】
コンタクト領域１１と接触する電極側のコンタクト領域１１を構成するＩｎＧａＮのＩｎが傾斜型の組成であるとは、図１において、ソース電極Ｓ、ドレイン電極Ｄと接触する部分のコンタクト領域１１を構成するＩｎＧａＮのＩｎ組成はａ（０＜ａ≦１）であるが、電極から電子走行層３の方向へ向かってその組成が漸次減少していくことを意味する。そして、電極から所定のコンタクト領域１１の位置でその組成がｂ（０＜ｂ＜ａ≦１）でもってＩｎ組成の減少が止まる。
【実施例１】
【００３３】
本発明に係る高電子移動度トランジスタの実施例を図１に示した。この高電子移動度トランジスタは、サファイア基板のような基板１の上に厚さ５０ｎｍのＧａＮ層からなるバッファ層２が形成され、厚さ４００ｎｍのＧａＮ層からなる電子走行層３、厚さ３０ｎｍのアンドープＡｌ0.2Ｇａ0.8Ｎ層からなる電子供給層４を順次積層したヘテロ接合構造がバッファ層２上に形成されている。そして、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている。また、ＧａＮ層からなる電子走行層３とＡｌ0.2Ｇａ0.8Ｎ層からなる電子供給層４の間には、厚さ１ｎｍのＡｌＮからなる中間層８が配置されている。
【００３４】
本実施例において、Ａｌ0.2Ｇａ0.8Ｎ層からなる電子供給層４のバンドギャップエネルギーよりもバンドギャップエネルギーの大きいＡｌＮからなる中間層８が配置されているので、中間層８と電子走行層３の結晶歪みの差を大きくすることができる。そのため、両者の接合界面の直下の２次元電子ガス６の濃度を高くすることができる。
【００３５】
コンタクト領域１１と電子走行層３が接するように、本実施例１では、電子供給層４及び中間層８を貫き、かつ、電子走行層３にも到達する凹部１０（図２参照）を設ける。そして、ここにコンタクト領域１１を配置する。これにより、コンタクト領域１１は電子走行層３と接し、互いに電気的に接続するようになる。また、この状態で電子走行層３内に存在する２次元電子ガス６に接する。
【００３６】
以上の構成からなる高電子移動度トランジスタは、２次元電子ガス６の働きにより、ソース電極Ｓとドレイン電極Ｄを作動すると、電子走行層３に供給された電子が２次元電子ガス６中で高速走行してドレイン電極Ｄへと移動する。このとき、ゲート電極Ｇに加える電圧を変化させると、当該ゲート電極Ｇの直下の空乏層の厚さが変化するので、ソース電極Ｓとドレイン電極Ｄ間を走行する電子の制御を行なうことができる。
【００３７】
さらに、コンタクト領域１１は電子走行層３と接し、また、電子走行層３内に存在する２次元電子ガス６に接している。そのため、２次元電子ガス６中を走行してきた電子は直接コンタクト領域１１に移動することができる。そのため、中間層８の存在にもかかわらず、ソース−ドレイン間の抵抗が上昇することはない。
【００３８】
図１に示した高電子移動度トランジスタは以下の工程により製造することができる。
１）まず、サファイア基板１の上に、アンモニア（１２Ｌ／ｍｉｎ）、ＴＭＧａ（１００ｃｍ3／ｍｉｎ）を用い、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により真空度を１００ｈＰａ、成長温度１１００℃で厚さ５０ｎｍのＧａＮ層（バッファ層２）を成膜し、更にその上に、ＴＭＧａ（１００ｃｍ3／ｍｉｎ）、アンモニア（１２Ｌ／ｍｉｎ）を用い、成長温度１０５０℃で厚さ４００ｎｍのＧａＮ層（電子走行層３）を成膜し、ＴＭＡｌ（５０ｃｍ3／ｍｉｎ）、アンモニア（１２Ｌ／ｍｉｎ）を用い、成長温度１０５０℃で厚さ５ｎｍのアンドープＡｌＮ層（中間層８）そして、更にその上に、ＴＭＡｌ（５０ｃｍ3／ｍｉｎ）ＴＭＧａ（１００ｃｍ3／ｍｉｎ）、アンモニア（１２Ｌ／ｍｉｎ）を用い、成長温度１０５０℃で厚さ３０ｎｍのアンドープＡｌ0.2Ｇａ0.8Ｎ層（キャリア濃度は１×１０16／ｃｍ3）（電子供給層４）を成膜して図２（ａ）に示した層構造Ａ0をエピタキシャル成長した。
【００３９】
２）次いで、プラズマＣＶＤ装置を用いて、上記エピタキシャルウェハ上にＳｉＯ2 層９を堆積させた後、フォトリソグラフィと化学エッチングを用いてゲート部をマスクし、ソース、ドレインとなる部分に開口を設け層構造Ａ1を作製する（図２（ｂ））。そしてメタン／水素／アルゴン等のエッチング用の混合ガスを用いて凹部１０を形成して層構造Ａ2を作製する（図２（ｃ））。ここで、凹部１０のエッチングの深さは、例えば５０ｎｍであり、電子供給層４及び中間層８を貫き、かつ、電子走行層３にも到達するのに十分な深さとなっている。
【００４０】
３）次に、凹部１０にＳｉドープのｎ−ＧａＮコンタクト領域１１を配置した層構造Ａ3を作製する（図２（ｄ））。装置は、ＭＯＣＶＤ装置を用い、１×１０19〜５×１０20ｃｍ-3の高いドーピング濃度とし、厚さが１００ｎｍ程度となるようにした。コンタクト領域１１を埋め込み後、アンドープＡｌＧａＮ層（電子供給層４）上のＳｉＯ2膜９をフッ酸で除去した後、再び、全面に再び全体の表面にプラズマＣＶＤ法でＳｉＯ2膜を形成した。
【００４１】
４）そして、パターニングを行って、ゲート電極を形成すべき箇所のＳｉＯ2膜をマスクにして、ソース電極とドレイン電極を形成すべき箇所を開口してｎ−ＧａＮコンタクト領域１１の表面を表出させ、そこに、Ｓｉ系合金（厚さは２００ｎｍ）を蒸着してソース電極Ｓとドレイン電極Ｄを形成した。次いで、前記マスクを除去し、逆に、ソース電極Ｓ、ドレイン電極Ｄの上を覆いゲートとなる部分に開口部が設けられたＳｉＯ2膜をマスクにして、Ｐｔ／Ａｕ（厚さは１００ｎｍ／２００ｎｍ）を蒸着してゲート電極Ｇを形成し、図１に示した電界効果トランジスタが完成する。
【実施例２】
【００４２】
本実施例に係る高電子移動度トランジスタは、図１で示した高電子移動度トランジスタにおいて、コンタクト領域１１の部分のみが異なり他は共通である。
本実施例に係る高電子移動度トランジスタの電極と接する側のコンタクト領域１１を構成するＩｎＧａＮのＩｎは傾斜型の組成となっている。
【００４３】
すなわち、ソース電極Ｓ、ドレイン電極Ｄと接触する部分のコンタクト領域１１を構成するＩｎＧａＮのＩｎ組成は０．５であるが、電極から電子走行層３の方向へ向かってその組成は漸次減少する傾斜型の組成となっている。
【００４４】
このようにすることでソース電極Ｓ、ドレイン電極Ｄとコンタクト領域１１の接合における障壁の差を０．１ｅＶ程度と小さくすることができる。これにより、オーミック接合における抵抗が下がる。
【００４５】
かかる傾斜型の組成を実現するためには、工程１）〜４）からなる実施例１に係る高電子移動度トランジスタの製造過程において工程３）のみを変更すればよい。すなわち、コンタクト領域１１をＭＯＣＶＤ装置で埋め込む際にＴＭＩｎを用い、その流量を漸次減少変化させれば良い。
【００４６】
図１に示した電界効果トランジスタは、ソース電極Ｓ（ドレイン電極）から電子走行層３にいたるまでの電流経路において、抵抗の大きな中間層が介在しないので、ソース−ドレイン間の抵抗を下げることができる。具体的には、オン抵抗は図４に示した従来の構造と比較して、１／３に低減し、更にＡｌＮを配置したことによって生じる立ち上がりのオフセット電圧をなくすことができた。また、最大電流値も従来の１．５倍に向上し、この構造の効果を確認できた。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る高電子移動度トランジスタの実施の形態を示す断面図である。
【図２】本発明に係る高電子移動度トランジスタを製造中の層構造であり、（ａ）はＡ0、（ｂ）はＡ1、（ｃ）はＡ2、（ｄ）はＡ3の断面図である。
【図３】従来技術に係る高電子移動度トランジスタの一を示す断面図である。
【図４】従来技術に係る高電子移動度トランジスタの他の一を示す断面図である。
【符号の説明】
【００４８】
１  基板
２  バッファ層
３  電子走行層
４  電子供給層
５  コンタクト領域
６  ２次元電子ガス
７  凹部
８  中間層
９  ＳｉＯ2膜
１０  凹部
１１  コンタクト領域
【図１】
0004748501.tif 000002
【図２】
0004748501.tif 000003
【図３】
0004748501.tif 000004
【図４】
0004748501.tif 000005