(57)【特許請求の範囲】
【請求項１】
第１映像信号に対して２フィールド遅延の第２映像信号を記憶領域に格納する第１メモリ部と、
前記第１映像信号と前記第１メモリ部から読み出した前記第２映像信号との間に動きの有無を検出し、少なくとも前記動きが無いと検出されたときに前記第１映像信号と前記第１メモリ部から読み出した前記第２映像信号との平均信号を求めて出力する平均化回路と、
前記平均化回路の前記平均信号を記憶領域に格納する第２メモリ部と、
前記平均化回路の前記平均信号と、前記第２メモリ部の出力と、前記第１メモリ部からの出力を受けて、前記第１及び第２映像信号がプルダウン信号かどうかを判断し、前記プルダウン信号と判断した場合、前記プルダウン信号の複数のフレームからデインターレス処理のためのプルダウン補間信号を選択するプルダウン検出回路と、
前記平均化回路の出力と、前記第２メモリ部の出力と、前記第１メモリ部からの出力を受けて、デインターレス処理のための補間信号を生成する補間信号生成回路と、
前記プルダウン検出回路からの前記プルダウン補間信号又は前記補間信号生成回路からの前記補間信号を受け、前記プルダウン検出回路が前記第１及び第２映像信号は前記プルダウン信号と判断した場合、前記第１及び第２映像信号を前記第２メモリ部の出力に加えることでノンインターレス信号を生成し、前記プルダウン検出回路が前記第１及び第２映像信号は前記プルダウン信号ではないと判断した場合、前記補間信号生成回路からの前記補間信号を前記第２メモリ部の出力に加えることでノンインターレス信号を生成する走査変換回路と、
を具備することを特徴とする映像処理装置。
【請求項２】
前記平均化回路により、前記第１及び第２映像信号のクロスカラー・ドット妨害の除去を行なうことを特徴とする請求項１記載の映像処理装置。
【請求項３】
前記平均化回路は、前記第１及び第２映像信号の間の静止度に応じて、前記静止度が大きくなれば平均化をより大きな程度で行い、前記静止度が小さくなり映像の動きが大きくなれば平均化を行なう程度をより小さくすることを特徴とする請求項１記載の映像処理装置。
【請求項４】
前記第１メモリの容量は、前記第２メモリの略２倍であることを特徴とする請求項１記載の映像処理装置。
【請求項５】
前記プルダウン検出回路は、前記第１及び第２映像信号が前記プルダウン信号か否かを、前記第１及び第２映像信号において規則的に同一のフレーム画像が連続しているかどうかにより判断することを特徴とする請求項１記載の映像処理装置。
【請求項６】
前記プルダウン検出回路は、前記第１及び第２映像信号が前記プルダウン信号と判断し、前記プルダウン検出回路は、前記第１メモリ部の出力と前記第２メモリ部の出力とが同一であり、前記第１映像信号と前記第１メモリ部から読み出した前記第２映像信号との間の静止度が一定値以上であると判断した場合、前記走査変換回路は、前記補間信号生成回路からの前記補間信号を前記第２メモリ部の出力に加えることでノンインターレス信号を生成することを特徴とする請求項１記載の映像処理装置。
【請求項７】
前記第１及び第２映像信号を前記第１メモリ部に供給するチューナ部と、
前記走査変換回路から前記ノンインターレス信号を受けて、駆動信号を生成するドライバ部と、
前記ノンインターレス信号に応じて映像を表示するディスプレイ部と、
を更に具備することを特徴とする請求項１記載の映像処理装置。
【請求項８】
第１映像信号に対して２フィールド遅延の第２映像信号を第１記憶領域に格納し、
前記第１映像信号と前記第１記憶領域から読み出した前記第２映像信号との間に動きの有無を検出し、少なくとも前記動きが無いと検出されたときに前記第１映像信号と前記第１記憶領域から読み出した前記第２映像信号との平均信号を求めて出力し、
前記平均信号を第２記憶領域に格納し、
前記平均信号と、前記第２記憶領域の出力と、前記第１記憶領域からの出力を受けて、前記第１及び第２映像信号がプルダウン信号かを判断し、前記プルダウン信号と判断した場合、デインターレス処理のためのプルダウン補間信号を前記プルダウン信号の複数のフレームから抽出し、
前記平均化による出力と、前記第２記憶領域の出力と、前記第１記憶領域からの出力を受けて、デインターレス処理のための補間信号を生成し、
前記プルダウン補間信号又は前記補間補間信号を受け、前記第１及び第２映像信号は前記プルダウン信号と判断した場合、前記第１及び第２映像信号を前記第２記憶領域の出力に加えることでノンインターレス信号を生成し、前記第１及び第２映像信号は前記プルダウン信号ではないと判断した場合、前記生成された前記補間信号を前記第２記憶領域の出力に加えることでノンインターレス信号を生成することを特徴とする映像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、動き適応順次走査変換装置及び変換方法に関するものであり、特にクロスカラー・ドット妨害除去回路を有効に組み合わせており、画像品質の向上を図ると共にメモリ素子の削減、及び駆動負担の軽減を得られるようにしたものである。
【背景技術】
【０００２】
一般に映像処理回路において、飛び越し走査（インターレース）の画像信号を、順次走査（ノンインターレース）の画像信号に変換する場合、動き適応順次走査変換回路が用いられる。又、このような画像信号処理回路を構成する上で、通常は、回路規模の縮小化、使用メモリ数の削減対策が考慮される。
【０００３】
特許文献１では、クロスカラー・ドット妨害除去回路と動き適応順次走査変換回路との間でメモリを共用することで、メモリ容量を節約することができる映像処理回路を開示している。
【特許文献１】特願２００５−２４９３９８公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、この映像処理回路においては、通常の補間信号を生成する適応順次走査変換回路は備わっているものの、映画等の２４フレーム毎秒等に基づくような映像信号を６０フレームに直したプルダウン信号について、補間信号を生成してデインターレス処理するのではなく、必要なフレーム信号を選択して用いることで画質の高いノンインターレス信号を取得する手法は開示していないという問題がある。
【０００５】
そこで、この発明は上記事情を考慮してなされたもので、クロスカラー・ドット妨害除去処理と通常の補間信号によるデインターレス処理とをメモリ節約しながら行なう一方で、フレーム画像のプルダウン処理を適宜行なうことができる映像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態は、映像信号（Ｓ１）を記憶領域に格納する第１メモリ部（１１，１２）と、
前記映像信号（Ｓ１）と前記第１メモリ部から読み出した映像信号（Ｓ３）との間に動きの有無を検出し、少なくとも静止時に前記映像信号と前記メモリ部から読み出した映像信号との平均信号（Ｓ１’）を求めて出力する平均化回路（１３）と、
前記平均化回路の前記平均信号（Ｓ１’）を記憶領域に格納する第２メモリ部（１９）と、
前記平均化回路の前記平均信号（Ｓ１’）と、前記第２メモリ部の出力（Ｓ２’）と、前記第１メモリ部からの出力（Ｓ３）を受けて、前記映像信号がプルダウン信号に基づくかどうかを判断し、前記プルダウン信号に基づくものと判断した場合、デインターレス処理のためのプルダウン補間信号（Ｓ４’）を前記プルダウン信号の複数のフレームから選択するプルダウン検出回路（２１）と、
前記平均化回路の出力（Ｓ１’）と、前記第２メモリ部の出力（Ｓ２’）と、前記第１メモリ部からの出力（Ｓ３）を受けて、デインターレス処理のための補間信号（Ｓ５’）を生成する補間信号生成回路（２４）と、
前記プルダウン検出回路からの前記プルダウン補間信号（Ｓ４’）又は前記補間信号生成回路からの前記補間信号（Ｓ５’）を受け、前記プルダウン検出回路が前記映像信号は前記プルダウン信号に基づくものと判断する場合、前記プルダウン補間信号を前記第２メモリ部の出力に加えることでノンインターレス信号（Ｓ２’’’）を生成し、前記プルダウン検出回路が前記映像信号は前記プルダウン信号に基づくものではないと判断する場合、前記補間信号を前記第２メモリ部の出力に加えることでノンインターレス信号（Ｓ２’’’）を生成する走査変換回路（２５）と、を具備することを特徴とする映像処理装置である。
【発明の効果】
【０００７】
メモリ節約を行ないながら、クロスカラー・ドット妨害除去と、通常の動き適用補間信号によるデインターレス処理と、映画等に基づく映像信号の検出とプルダウン処理によるデインターレス処理とを同時に実現する映像処理装置を提供する。
【発明を実施するための最良の形態】
【０００８】
以下、この発明の実施の形態について図面を参照して詳細に説明する。  
図１は、本発明の一実施形態に係るクロスカラー・ドット妨害除去回路と動き適応順次走査変換回路を含む映像処理装置の構成の一例を示すブロック図。図２は、同じく動き適応順次走査変換回路の補間信号選択処理の一例を示すフローチャート。図３は、同じく２−３プルダウン検出回路の処理の説明図。図４は、同じく入力フィールド信号と１フィールド遅延信号を利用した２−３プルダウン処理の説明図。図５は、同じく１フィールド遅延信号と２フィールド遅延信号を利用した２−３プルダウン処理の説明図。図６は、同じく本発明のクロスカラー・ドット妨害除去回路と動き適応順次走査変換回路の構成図。図７は、同じく補間信号選択機能をもった映像処理装置の構成の一例を示すブロック図。図８は、同じく映像処理装置を含むテレビジョン装置の構成の一例を示すブロック図である。
【０００９】
＜第1実施形態に係る映像処理装置：クロスカラー・ドット妨害除去回路、動き適応順次走査変換回路＞
第1実施形態に係る映像処理装置は、メモリ節約を行ないながら、クロスカラー・ドット妨害除去と、通常の動き適用補間信号によるデインターレス処理と、映画等に基づく映像信号の検出とプルダウン処理によるデインターレス処理とを同時に実現する映像処理装置である。
【００１０】
（構成）
本発明の一実施形態である映像処理装置の構成の一例を図１を用いて説明する。映像処理装置１は、例えば、図８に示されるチューナ部２等から映像信号を供給されるフィールドメモリ１１と、これに直列に接続されるフィールドメモリ１２と、その出力が接続されるクロスカラー・ドット妨害除去回路１３と、その出力が接続されるもう一つのフィールドメモリ１９を有している。ここで、フィールドメモリ１１とこれに直列に接続されるフィールドメモリ１２の記憶容量は、一例として、その出力が接続されるもう一つのフィールドメモリ１９の記憶容量の略２倍となる。
【００１１】
更に、映像処理装置１は、クロスカラー・ドット妨害除去回路１３の出力とフィールドメモリ１９の出力Ｓ３とフィールドメモリ１９の出力Ｓ２’とが供給される動き適合順次走査変換回路２０とを有している。
【００１２】
ここで、クロスカラー・ドット妨害除去回路１３は、外部から与えられた映像信号Ｓ１と、フィールドメモリ１２から読出信号Ｓ１を受ける画素単位動き検出器１４と、フィールドメモリ１２から読出信号Ｓ１とフィールドメモリ１２からの信号Ｓ３を受ける減算器１５と、その出力を受ける演算器１６と、その出力と画素単位動き検出器１４の出力を乗算する乗算器１７と、この出力を受ける加算器１８を有している。なお、このクロスカラー・ドット妨害除去回路１３の各部は、演算式
Ｓ１’＝Ｓ１＋α{（Ｓ３−Ｓ２）／２}        ……（１）
の演算を回路上で実現したものである。
【００１３】
又、動き適応順次走査変換回路２０は、クロスカラー・ドット妨害除去回路１３の出力Ｓ１’と、フィールドメモリ１９の出力Ｓ２’と、フィールドメモリ１２の出力Ｓ３とを受けて、ノンインターレス信号Ｓ２’’’を出力するものであり、これら３つの信号Ｓ１’，Ｓ２’、Ｓ３を受ける２−３プルダウン検出回路２１と、同様にこれら３つの信号Ｓ１’，Ｓ２’、Ｓ３を受ける動き適応補間信号生成回路２４と、２−３プルダウン検出回路２１からの検出プラグＫ１を受ける論理演算子２３と、同様に、検出プラグＫ２を受ける論理演算子２２と、２−３プルダウン検出回路２１からの出力Ｋ１と論理演算子２２からの出力Ｓ４’とを受ける論理演算子２３と、論理演算子２３から走査線を埋めるための信号Ｓ２’を受け、フィールドメモリ１９から本来の映像信号を受ける順次走査変換回路２５とを有している。
【００１４】
（機能と動作）
次に、各部の機能と動作について、図面を用いて詳細に説明する。  
・クロスカラー・ドット妨害除去回路
初めに、クロスカラー・ドット妨害除去回路１３の働きは、映像信号のＹ成分とＣ成分の周波数特定が一部共通していて分離が不完全であり、これが画面上の虹のような輪郭の不具合として生じるという問題があるが、これを除去しようとするものである。
【００１５】
すなわち、映像信号中の位相が異なるＹ成分のノイズ成分と、Ｃ成分のノイズ成分は、映像信号の両者の平均値を取ることでこれを除去できる。しかしながら、画像に動きがあるときは、この平均化処理を行なうと、画像の輪郭等がぼやけるという問題がある。従って、画素単位動き検出器１４を用いて、現在の映像信号が静止画か動画かを判断し、その結果を以下の処理に反映させるものである。
【００１６】
又、ここでは、クロスカラー・ドット妨害除去回路１３と、動き適応順次走査変換回路２０との間では、フィールドメモリ１１，１２、１９とが共有保存されており、この結果、メモリ素子の節約が可能になっている。
【００１７】
以下に、この映像処理装置１の動作を説明する。初めに、図８のチューナ部２等から供給される映像信号は、入力フィールド信号Ｓ１として２段のフィールドメモリに順次格納され、それぞれ１フィールド遅延信号Ｓ２および２フィールド遅延信号Ｓ３として保持される。そして、クロスカラー・ドット妨害除去回路１３に入力された飛越走査画像の入力フィールド信号Ｓ１と２フィールド遅延信号Ｓ３を用いて、フレーム間画素単位動き検出回路１４において、静止度α（動きの程度）を出力する。この静止度αは、“１”を静止状態として、値が小さくなるにつれて動きが大きくなる数値である。静止度αを基にクロスカラー・ドット妨害除去回路の動作を、下記の式（１）に基づき決定する。
【００１８】
Ｓ１’＝Ｓ１＋α{（Ｓ３−Ｓ２）／２}        ……（１）
静止画の場合はα＝１として、Ｓ１、Ｓ３の１フレーム間で平均を取りＳ１'とし、動きの量に応じてαの値を０から１の間で段階変化し、動きが大きくなるほど入力信号の比率を高めて出力する。
【００１９】
ここで、減算器１５、演算器１６、乗算器１７、加算器１８の構成により、式（１）が表す演算処理が実現するものである。
【００２０】
これにより、映像信号の静止度αが大きい場合や“１”の場合は、映像信号Ｓ１とメモリ１１，１２から読み出した映像信号Ｓ３との平均信号Ｓ１’を求めることにより、クロスカラー及びドット妨害を除去することができると共に、映像信号に動きが大きい時は、平均化処理が抑制されるため、映像の輪郭線がぼやける等の不具合を生じることがない。
【００２１】
・動き適応順次走査変換処理
更に、クロスカラー・ドット妨害除去回路１３から供給される信号Ｓ１’を受ける動き適応順次走査変換回路２０の働きを図２のフローチャート等を用いて以下に説明する。
【００２２】
クロスカラー・ドット妨害除去済み入力フィールド信号Ｓ１'は、フィールドメモリに順次格納され、クロスカラー・ドット妨害除去済み１フィールド遅延信号Ｓ２'として保持し、順次走査変換回路２５の直接信号として扱われる。そして、動き適応補間信号生成回路２４、及び２−３プルダウン検出回路で３フィールド分の信号を使用するために必要となる、２フィールド分のフィールドメモリ１１，１２を１フィールド分に削減するため、更には、フィールドメモリとのアクセス量を減らすために、クロスカラー・ドット妨害除去されてない２フィールド遅延信号Ｓ３を使用する。この３つの信号、クロスカラー・ドット妨害除去済み入力フィールド信号Ｓ１'、クロスカラー・ドット妨害除去済み１フィールド遅延信号Ｓ２'、及びクロスカラー・ドット妨害除去回路で用いた２フィールド遅延信号Ｓ３が動き適応補間信号生成回路２４、及び２−３プルダウン検出回路２１に入力される。
【００２３】
補間信号として、２−３プルダウン検出回路２１は、入力された３つの信号より補間信号Ｓ４'を作成、動き適応補間信号生成回路２４は、同様の３つの信号より補間信号Ｓ５'を生成する。補間信号の選択方法は図２に表されているフローチャートに従い、２−３プルダウン信号の検出を行なう（ブロックＢ１１）。そして、２−３プルダウン信号が検出された場合は、フラグＫ１を“１”とし、クロスカラー・ドット妨害除去済み入力フィールド信号Ｓ１'、及び２フィールド遅延信号Ｓ３から、後述する処理のパターンに応じてフラグＫ２が選択する補間信号Ｓ４'を最終的な補間信号Ｓ２''として選択する。
【００２４】
すなわち、１フィールド遅延信号Ｓ２’と２フィールド遅延信号Ｓ３とが同一フレーム画像からのプルダウン信号であるかを判断する（ブロックＢ１２）。そして、両者が同一フレーム画像からのプルダウン信号であれば、フラグＫ２＝１として、２フィールド遅延信号Ｓ３を補間信号とするもので（ブロックＢ１３）、図５に示す処理を行なうことになる。又、両者が不一致であれば、フラグＫ２＝０として、入力フィールド信号Ｓ１’を補間信号とする（ブロックＢ１４）。すなわち、図４に示す処理を行なうことになる。
【００２５】
ブロックＢ１１で２−３プルダウン信号が検出されない場合は、フラグＫ１を“０”、動き適応補間信号生成回路２４で作成された補間信号Ｓ５'を最終的な補間信号Ｓ２''として選択する。この選択により得られた補間信号と、先程の直接信号Ｓ２'を順次走査変換回路２５にて合成し順次走査変換信号Ｓ２''' として出力する（ブロックＢ１５）。
【００２６】
ここで、図３に２−３プルダウン検出回路２３の構成を表す。図３において、映像信号が、もともと１秒間に２４フレーム等からなるプルダウン信号であった場合、６０フレームの映像信号は、“１，１，２，２，２，３，３”等のように、非常に規則性をもっている。この規則性を検出することにより、その映像信号がプルダウン信号に基づくものであることが検出できる。
【００２７】
その結果、後段のデインターレス処理の際に、動き適応補間信号生成回路２４で補間信号を演算で生成するよりも、必要なフレームを映像信号から抽出して、これをデインターレス処理に利用した方が、映像の品質を向上させることができる。
【００２８】
従って、表されるような２−３プルダウン信号のパターンにより、直接信号である１フィールド遅延信号と、入力フィールド信号、又は２フィールド遅延信号を補間信号として選択し合成することで、２４フレーム／ｓ入力信号を忠実に再現される。
【００２９】
図４に、入力フィールド信号と１フィールド遅延信号を利用した２−３プルダウン処理を表す。図１の構成図と対応する動作はフラグＫ２を“０”とし、入力フィールド信号Ｓ１'を補間信号Ｓ２''と選択して、直接信号Ｓ２'と合成しＳ２'''とする方法である。
【００３０】
次に、図５に、１フィールド遅延信号と２フィールド遅延信号を利用した２−３プルダウン処理を表す。同じく図１の構成図と対応する動作はフラグＫ２を“１”とし、クロスカラー・ドット妨害除去回路で用いた２フィールド遅延信号Ｓ３を補間信号Ｓ２''と選択して、直接信号Ｓ２'と合成しＳ２'''とする方法である。
【００３１】
このような方法により、第1実施形態に示す映像処理装置において、フィールドメモリ１１，１２，１９を、クロスカラー・ドット妨害除去回路１３と動き適応順次走査変換回路との間で共用しながら、同時にプルダウン信号検出をも同時に行なうことが可能となるものである。
【００３２】
＜第２実施形態に係る映像処理装置＞
第２実施形態に係る映像処理装置は、第１実施形態に係る映像処理装置において、
１）プルダウン信号が検出され（Ｋ１＝１）
２）Ｓ２’とＳ３が同一（Ｋ２＝１）
３）静止度α＞Ｋｔｈ（Ｋ３＝１）
の条件が揃う時、ノンインターレス信号に、クロスカラー・ドット妨害が混入してしまうという不具合を解消するもので、上記の条件が揃う時、動き適応補間信号生成回路の出力Ｓ５’を補間信号としてデインターレス処理するものである。
【００３３】
（解消しようとする不具合点）
第１実施形態に係る映像処理装置において、以下のような不具合があり、この不具合は、図５で表された１フィールド遅延信号Ｓ２'及びクロスカラー・ドット妨害除去回路１３で用いた２フィールド遅延信号Ｓ３を合成した場合に発生する。すなわち、クロスカラー・ドット妨害除去された１フィールド遅延信号Ｓ２'と、クロスカラー・ドット妨害除去されてない２フィールド遅延信号Ｓ３を合成するため、２−３プルダウン処理を行った場合にクロスカラー・ドット妨害が混入してしまうという不具合がある。
【００３４】
（構成）
第２実施形態に係る映像処理装置１は、図６に示すように、基本的に図１の映像処理装置１と共通した構成を有しており、記載を省略して相違点だけを以下に述べる。すなわち、第２実施形態に係る映像処理装置１は、上述した不具合を解消するべく、１）プルダウン信号が検出され（Ｋ１＝１）、２）Ｓ２’とＳ３が同一（Ｋ２＝１）、３）静止度α＞Ｋｔｈ（Ｋ３＝１）の条件が揃う時、動き適応補間信号生成回路の出力Ｓ５’を補間信号としてデインターレス処理するものである。
【００３５】
そのため、映像処理装置１は、一例として、画素単位動き検出部１４の出力に接続される比較器２６と、この出力Ｋ３を一端の入力端子に受け他端の入力端子に２−３プルダウン検出回路２１の出力Ｋ２を受けるＡＮＤ回路２７と、ＡＮＤ回路２７の出力を反転入力端子に受け２−３プルダウン検出回路２１の出力を他端の入力端子に受けるＮＡＮＤ回路２８と、ＮＡＮＤ回路２８の出力を論理演算子２３に供給する構成を更に有するものである。
【００３６】
（機能と動作）
第２実施形態に係る映像処理装置１は、このような構成により、図７に示すフローチャートに従って、図２のフローチャートとほぼ同等の動作を行なうが、以下、相違点について詳細に説明する。すなわち、２−３プルダウン検出回路２１が２−３プルダウン信号を検出し（ブロックＢ１１）、１フィールド遅延信号Ｓ２’と２フィールド遅延信号Ｓ３とが同一フレーム画像からのプルダウン信号であり（ブロックＢ１２）、更に、静止度αがスレッショルドレベルＫｔｈ以上である（静止状態である）場合について、動き適応補間信号生成回路２４の出力Ｓ５’を補間信号としてデインターレス処理を行なうものである（ブロックＢ１５）。
【００３７】
これにより、プルダウンが検出されて映像信号がプルダウン信号（２４コマ等）に基づくものと判断され、第１メモリ部の出力（Ｓ１）と第２メモリ部の出力（Ｓ２’）とが同一フレーム画像からのプルダウン信号であり、更に、映像信号（Ｓ１）と第１メモリ部から読み出した映像信号（Ｓ３）との間の静止の程度が一定値以上（α＞Ｋｔｈ）であった場合は、プルダウンによるデインターレスを中止し、通常の補間信号による処理を行なうことで、画面上の虹等の歪みを回避することができるものである。
【００３８】
以上記載した様々な実施形態により、当業者は本発明を実現することができるが、更にこれらの実施形態の様々な変形例を思いつくことが当業者によって容易であり、発明的な能力をもたなくとも様々な実施形態へと適用することが可能である。従って、本発明は、開示された原理と新規な特徴に矛盾しない広範な範囲に及ぶものであり、上述した実施形態に限定されるものではない。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態に係るクロスカラー・ドット妨害除去回路と動き適応順次走査変換回路を含む映像処理装置の構成の一例を示すブロック図。
【図２】本発明の一実施形態に係る動き適応順次走査変換回路の補間信号選択処理の一例を示すフローチャート。
【図３】本発明の一実施形態に係る２−３プルダウン検出回路の処理の説明図。
【図４】本発明の一実施形態に係る入力フィールド信号と１フィールド遅延信号を利用した２−３プルダウン処理の説明図。
【図５】本発明の一実施形態に係る１フィールド遅延信号と２フィールド遅延信号を利用した２−３プルダウン処理の説明図。
【図６】本発明の一実施形態に係る本発明のクロスカラー・ドット妨害除去回路と動き適応順次走査変換回路の構成図。
【図７】本発明の一実施形態に係る補間信号選択機能をもった映像処理装置の構成の一例を示すブロック図。
【図８】本発明の一実施形態に係る映像処理装置を含むテレビジョン装置の構成の一例を示すブロック図。
【符号の説明】
【００４０】
１１，１２…フィールドメモリ、１３…クロスカラー・ドット妨害除去回路、１４…画素単位動き検出、１５…減算器、１６…分割器、１７…乗算器、１８…加算器、１９…フィールドメモリ、２０…動き検出適応走査変換回路、２１…２−３プルダウン検出回路、２２…セレクタ、２３…セレクタ、２４…動き適応補間信号生成回路、２５…順次走査変換回路、２６…比較器、２７… ＡＮＤ回路、２８…ＮＡＮＤ回路。
【図１】
0004791854.tif 000002
【図２】
0004791854.tif 000003
【図３】
0004791854.tif 000004
【図４】
0004791854.tif 000005
【図５】
0004791854.tif 000006
【図６】
0004791854.tif 000007
【図７】
0004791854.tif 000008
【図８】
0004791854.tif 000009