(57)【特許請求の範囲】
【請求項１】
低電圧用トランジスタが形成される低電圧領域と、高電圧用トランジスタが形成される高電圧領域とが定義された、半導体基板上にパッド酸化膜及びパッド窒化膜を順次形成する段階と、
前記高電圧領域が露出するように、前記パッド窒化膜及び前記パッド酸化膜をエッチングすると共に、前記高電圧領域の前記半導体基板を所定の深さリセスする段階と、
前記露出した高電圧領域に第１ゲート酸化膜を形成する段階と、
前記第１ゲート酸化膜を除去する段階と、
前記第１ゲート酸化膜が除去された高電圧領域に第２ゲート酸化膜を形成する段階と、
前記高電圧領域と前記低電圧領域の表面段差を緩和するように、前記低電圧領域に残留する前記パッド窒化膜及び前記パッド酸化膜を除去すると共に、前記高電圧領域の第２ゲート酸化膜を所定の深さをリセスする段階と、
前記第２ゲート酸化膜が所定の深さがリセスされた前記高電圧領域及び前記パッド窒化膜及び前記パッド酸化膜が除去された前記低電圧領域の全面に第３ゲート酸化膜を形成する段階と、
を含む半導体素子のゲート酸化膜形成方法。
【請求項２】
前記第１ゲート酸化膜は１５０〜１０００Å程度の厚さにすることを特徴とする請求項１記載の半導体素子のゲート酸化膜形成方法。
【請求項３】
前記第１ゲート酸化膜は、前記半導体基板を所定の深さリセスする工程によって損傷された半導体基板を補償するために形成する犠牲酸化膜であることを特徴とする請求項１記載の半導体素子のゲート酸化膜形成方法。
【請求項４】
前記第２ゲート酸化膜は１５０〜５００Å程度の厚さにすることを特徴とする請求項１記載の半導体素子のゲート酸化膜形成方法。
【請求項５】
前記第２ゲート酸化膜は、前記第３ゲート酸化膜と共に高電圧領域に形成される高電圧用トランジスタのゲート酸化膜になることを特徴とする請求項１記載の半導体素子のゲート酸化膜形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のゲート酸化膜形成方法に係り、さらに詳しくは、フラッシュメモリ素子の高電圧用トランジスタ及び低電圧用トランジスタそれぞれに形成されるゲート酸化膜形成方法に関する。
【背景技術】
【０００２】
フラッシュメモリ素子は、トンネリング(tunneling)によってデータを記憶及び消去するセルトランジスタが備えられたセル領域と、このセルトランジスタの駆動のための周辺回路部とから構成されている。この周辺回路部は、低電圧の印加される低電圧トランジスタが備えられる低電圧領域と、トンネリング時に必要な２０Ｖ程度の高電圧に耐性を有する高電圧トランジスタが備えられる高電圧領域とに分離される。この高電圧トランジスタの場合、高電圧の耐性を持つためには３００Å程度の厚いゲート酸化膜を必要とする。
【０００３】
したがって、高電圧用トランジスタのゲート酸化膜は低電圧用トランジスタのゲート酸化膜より約４倍程度さらに厚く形成されるが、このゲート酸化膜の表面は互いに異なる段差を有し、以後に蒸着される膜質にもゲート酸化膜の表面段差がそのまま伝達される。この発生した段差によって後続の工程を難しくし、素子特性を低下させるという問題点がある。
【０００４】
このため、高電圧用トランジスタのゲート酸化膜と低電圧用トランジスタのゲート酸化膜との表面段差を最小化することが可能な技術が要求されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、かかる問題点を解決するためのもので、その目的は、高電圧用トランジスタに形成される高電圧用ゲート酸化膜と、低電圧用トランジスタに形成される低電圧用ゲート酸化膜との表面段差を最小化することが可能な半導体素子のゲート酸化膜形成方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するための本発明は、低電圧用トランジスタが形成される低電圧領域と、高電圧用トランジスタが形成される高電圧領域とが定義された、半導体基板上にパッド酸化膜及びパッド窒化膜を順次形成する段階と、前記高電圧領域が露出するように、前記パッド窒化膜及び前記パッド酸化膜をエッチングすると共に、前記高電圧領域の前記半導体基板を所定の深さリセスする段階と、前記露出した高電圧領域に第１ゲート酸化膜を形成する段階と、前記第１ゲート酸化膜を除去する段階と、前記第１ゲート酸化膜が除去された高電圧領域に第２ゲート酸化膜を形成する段階と、前記高電圧領域と前記低電圧領域の表面段差を緩和するように、前記低電圧領域に残留する前記パッド窒化膜及び前記パッド酸化膜を除去すると共に、前記高電圧領域の第２ゲート酸化膜を所定の深さをリセスする段階と、前記第２ゲート酸化膜が所定の深さがリセスされた前記高電圧領域及び前記パッド窒化膜及び前記パッド酸化膜が除去された前記低電圧領域の全面に第３ゲート酸化膜を形成する段階とを含む。
【０００７】
前記第１ゲート酸化膜は１５０〜１０００Å程度の厚さにすることが好ましく、前記半導体基板を所定の深さリセスする工程によって損傷された半導体基板を補償するために形成する犠牲酸化膜であることが好ましい。
【０００８】
前記第２ゲート酸化膜は１５０〜５００Å程度の厚さにすることが好ましく、前記第３ゲート酸化膜と共に高電圧領域に形成される高電圧用トランジスタのゲート酸化膜になることが好ましい。
【発明の効果】
【０００９】
本発明は、第１及び第２ゲート酸化膜の形成によるダブルゲート酸化膜形成工程を行うことにより、高電圧領域と低電圧領域及びセル領域に発生する表面段差を最小化して、前記各領域に形成されるゲート酸化膜間は平坦な表面を有するという効果がある。
【発明を実施するための最良の形態】
【００１０】
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は当該技術分野で通常の知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における膜の厚さなどはより明確な説明を強調するために誇張されたものであり、図面上において、同一の符号で表示された要素は同一の要素を意味する。また、ある膜が他の膜又は半導体基板の「上」にある或いは接触していると記載される場合、前記ある膜は前記他の膜又は半導体基板に直接接触して存在することもあり、或いはその間に第３の膜が介在されることもある。
【００１１】
図１〜図５は本発明に係る半導体素子のゲート酸化膜形成方法を説明するための断面図である。
【００１２】
図１を参照すると、半導体基板１０の全面上部にパッド酸化膜１２及びパッド窒化膜１４を順次形成する。一方、半導体基板１０は、高電圧領域ＨＶＲと、低電圧領域ＬＶＲ及びセル領域ＣＲ(cell region)とに区分定義されており、各領域に適したトランジスタが選択的に形成できる。次に、高電圧領域ＨＶＲが露出するように、この結果物上にフォトレジストパターンＰＲを形成し、このフォトレジストパターンをエッチングマスクとしてウェットエッチング工程を行うと、半導体基板１０の高電圧領域ＨＶＲ上に形成されたパッド窒化膜１４及びパッド酸化膜１２を順次除去して半導体基板１０の高電圧領域ＨＶＲの表面のみをオープンする。一方、前記半導体基板の表面を露出させるエッチング工程の際、半導体基板の１００〜５００Å程度の厚さも一緒にエッチングしてリセスされる。これは、前記エッチング工程によって発生した高電圧領域ＨＶＲの半導体基板の損傷を除去するためであり、また、高電圧領域ＨＶＲの厚さを低電圧領域ＬＶＲ及びセル領域ＣＲの半導体基板の厚さと同一又はより低くすることが目的である。
【００１３】
図２を参照すると、前記オープンされた高電圧領域ＨＶＲに高電圧用トランジスタの第１ゲート酸化膜１８ａを形成する。この第１ゲート酸化膜１８ａの形成工程は、高電圧領域ＨＶＲのオープンエッチング時に半導体基板に加わった損傷を補償するためであり、以後の工程によって除去される犠牲酸化膜である。第１ゲート酸化膜１８ａは８５０〜１１００℃程度の温度を備えた酸化工程によって１５０〜１０００Å程度の厚さにする。
【００１４】
図３を参照すると、高電圧領域ＨＶＲに形成された第１ゲート酸化膜１８ａを除去する。
【００１５】
図４を参照すると、第１ゲート酸化膜１８ａの除去された高電圧領域ＨＶＲに高電圧用トランジスタの第２ゲート酸化膜１８ｂを形成する。第２ゲート酸化膜１８ｂは、高電圧用トランジスタのゲート酸化膜として用いられるゲート酸化膜であって、セル領域ＣＲ及び低電圧領域ＬＶＲに形成されたパッド酸化膜１２の厚さを考慮して形成する。この第２ゲート酸化膜１８ｂは８５０〜１１００℃程度の温度を備えた酸化工程によって１５０〜５００Å程度の厚さにする。
【００１６】
図５を参照すると、前記結果物の低電圧領域ＬＶＲ及びセル領域ＣＲに形成されたパッド酸化膜１２及びパッド窒化膜１４を全て除去する工程を行う。この際、前記パッド酸化膜及びパッド窒化膜の除去工程時に高電圧領域ＨＶＲに形成された第２ゲート酸化膜１８ｂの所定の高さを除去する。従って、第２ゲート酸化膜１８ｂの所定の高さが除去された高電圧領域ＨＶＲの半導体基板と、パッド酸化膜及びパッド窒化膜が除去された低電圧領域ＬＶＲ及びセル領域ＣＲの半導体基板との表面段差は緩和できる。次に、前記除去工程済みの結果物の全面に所定の厚さの第３ゲート酸化膜１８ｃを形成することにより、表面段差の最小化された高電圧領域ＨＶＲと低電圧領域ＬＶＲ及びセル領域ＣＲ間に平坦な表面を有するゲート酸化膜を形成することができる。
【００１７】
また、高電圧領域には所定の深さエッチングされた第２ゲート酸化膜１８ｂと第３ゲート酸化膜１８ｃが高電圧用トランジスタのゲート酸化膜になり、低電圧領域には第３ゲート酸化膜１８ｃのみが低電圧用トランジスタのゲート酸化膜になる。
【００１８】
本発明の第１及び第２ゲート酸化膜の形成によるダブルゲート酸化膜形成工程によって、高電圧領域のパッド酸化膜及びパッド窒化膜のエッチング工程時に発生する半導体基板の損傷を補償し、高電圧領域と低電圧領域及びセル領域とに発生する表面段差を最小化し、前記各領域に形成されるゲート酸化膜間は平坦な表面を有する。
【００１９】
本発明は、具体的な実施例についてのみ詳細に説明したが、本発明の技術的思想の範囲内で変形又は変更が可能なのは本発明の属する分野で通常の知識を有する者には明らかなことであり、そのような変形又は変更は本発明の特許請求の範囲に属する。
【図面の簡単な説明】
【００２０】
【図１】本発明に係る半導体素子のゲート酸化膜形成方法を説明するために示した断面図である。
【図２】本発明に係る半導体素子のゲート酸化膜形成方法を説明するために示した断面図である。
【図３】本発明に係る半導体素子のゲート酸化膜形成方法を説明するために示した断面図である。
【図４】本発明に係る半導体素子のゲート酸化膜形成方法を説明するために示した断面図である。
【図５】本発明に係る半導体素子のゲート酸化膜形成方法を説明するために示した断面図である。
【符号の説明】
【００２１】
１０    半導体基板
１２    パッド酸化膜
１４    パッド窒化膜
１８ａ    第１ゲート酸化膜
１８ｂ    第２ゲート酸化膜
１８ｃ    第３ゲート酸化膜 
【図１】
0004741814.tif 000002
【図２】
0004741814.tif 000003
【図３】
0004741814.tif 000004
【図４】
0004741814.tif 000005
【図５】
0004741814.tif 000006