(57)【特許請求の範囲】
【請求項１】
複数の群の電極パッドを有する基板の表面を覆う膜を形成する工程と、
該膜に各電極パッドに対応し且つ該電極パッドの群毎に大きさの異なる開口部を形成する工程と、
該開口部内にはんだペーストを充填し、それからリフローを行うことにより、該開口部内で電極パッドに固定されたバンプ電極を形成する工程と、
該膜を除去する工程と、からなり、
複数の群の電極パッドは少なくとも第１群の電極パッド及び第２群の電極パッドを含み、ｎを自然数とするとき、第１群の電極パッド上のバンプ電極の形成はｎ回のはんだペーストの充填及びリフローにより実施され、第２群の電極パッド上のバンプ電極の形成はｎ回とは異なる回数のはんだペーストの充填及びリフローにより実施されることを特徴とするはんだバンプの形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は基板上に設けられた電極パッド上にバンプ電極を形成する方法に関する。
【０００２】
【従来の技術】
近年、電子部品実装には、高密度化が要求されているが、さらなる高密度化として、複数の機能を一体化させたシステムＬＳＩが要求されてきた。この要求に答えるべく、単一の半導体素子に複数の機能をもたせようとしたが、製造上の問題点が多く現在実用されていない。これに代わり、それぞれの機能を有する半導体素子を３次元的に実装した半導体装置が注目されている。例えば２つの半導体チップを積層し、この積層体を基板に実装する。このような３次元的な実装形態の半導体装置では、半導体素子と半導体素子との間及び半導体素子と基板との間の接続は従来はほとんどワイヤボンディングによって行われている。このような接続をバンプ電極によって行うことができれば、より高密度で高速化が可能になる。
【０００３】
【発明が解決しようとする課題】
しかしながら、バンプ電極を用いて３次元的な実装形態の半導体装置を得るには、個々の半導体素子にバンプ電極を形成し、それから２つの半導体素子をバンプ電極を用いて実装し、こうして得られた積層体をさらなる半導体素子又は基板にバンプ電極を用いて実装することが必要となる。このような３次元的な実装形態は、製造工程数や製造コストのアップにつながってしまう。
【０００４】
さらに、バンプ電極の狭ピッチ化に伴い、バンプ電極の高さのバラツキが大きいと、接合不良が発生する確率が高くなる危険性もあり、効率的な方法ではないと思われる。
また、実装上の問題点としては、単一組成のバンプ電極であると、半導体の実装時における荷重のバラツキ等によりバンプ電極同志でショートが発生する可能性がある。特に、この傾向は、共晶組成のはんだバンプ電極の場合に見られることがある。さらに、熱ストレスに脆く、バンプ電極により接合された半導体が剥がれてしまうという問題も抱えている。
【０００５】
本発明の目的は、より簡単に且つ確実に３次元的な実装形態の半導体装置を得ることのできるはんだバンプの形成方法を提供することである。
【０００６】
【課題を解決するための手段】
本発明によるはんだバンプの形成方法は、複数の群の電極パッドを有する基板の表面を覆う膜を形成する工程と、該膜に各電極パッドに対応し且つ該電極パッドの群毎に大きさの異なる開口部を形成する工程と、該開口部内にはんだペーストを充填し、それからリフローを行うことにより、該開口部内で電極パッドに固定されたバンプ電極を形成する工程と、該膜を除去する工程と、からなり、複数の群の電極パッドは少なくとも第１群の電極パッド及び第２群の電極パッドを含み、ｎを自然数とするとき、第１群の電極パッド上のバンプ電極の形成はｎ回のはんだペーストの充填及びリフローにより実施され、第２群の電極パッド上のバンプ電極の形成はｎ回とは異なる回数のはんだペーストの充填及びリフローにより実施されることを特徴とするものである。
【０００７】
この方法によれば、基板上に複数の群のバンプ電極が形成される。例えば、第１の群のバンプ電極は第１の半導体素子を接合するためのものであり、第２の群のバンプ電極は第２の半導体素子を接合するためのものである。このようにして、１つの基板に２つの半導体素子を容易に実装することができる。そして、第２の群のバンプ電極が第１の群のバンプ電極よりも高いと、最初に第１の半導体素子を第１の群のバンプ電極によって基板に実装し、それから第２の半導体素子を第１の半導体素子の上に載せた状態で第２の群のバンプ電極によって基板に実装することができる。さらに、第１の群のバンプ電極と第２の群のバンプ電極とは組成が異なるようにすることもできる。こうすれば、第１の半導体素子の実装と、第２の半導体素子の実装とを温度を変えて行うことができ、製造不良の発生を抑え、コストアップを防止することができる。さらに、各バンプ電極は高融点コアを有する構造とすることもでき、実装時のバンプショートを防止するとともに、実装時もしくは実装後のストレスを緩和する。
【０００８】
【発明の実施の形態】
以下本発明の実施例について図面を参照して説明する。
図１は本発明の実施例の半導体装置を示す断面図である。図２は図１の半導体装置を示す略解的平面図である。半導体装置１０は、プリント配線基板１２と、第１の半導体素子１４と、第２の半導体素子１６と、第３の半導体素子１８とからなる。第１、第２、第３の半導体素子１４，１６，１８はそれぞれに異なった機能を有する。
【０００９】
図１及び図２においては、基板としてプリント配線基板１２が例示されているが、本発明の基板はプリント配線基板１２に限定されるものではない。本明細書で単に基板というときは、プリント配線基板や半導体ウエハなどの狭義の基板ばかりでなく、バンプ電極の形成対象となりうるその他の全てのものを指すものである。
【００１０】
プリント配線基板１２は、第１群のバンプ電極２０と、第２群のバンプ電極２２と、第３群のバンプ電極２４とを含む。第１群のバンプ電極２０はプリント配線基板１２の中央部に位置し、最も背が低く、且つ最も面積が小さい。第２群のバンプ電極２２は第１群のバンプ電極２０の外側に位置し、第１群のバンプ電極２０よりも背が高く、且つ面積が大きい。第３群のバンプ電極２４は第２群のバンプ電極２２の外側に位置し、第２群のバンプ電極２２よりも背が高く、且つ面積が大きい。
【００１１】
第１の半導体素子１４は第１群のバンプ電極２０によってプリント配線基板１２に実装される。第２の半導体素子１６は第１の半導体素子１４に載った状態で第２群のバンプ電極２２によってプリント配線基板１２に実装される。第２の半導体素子１８は第２の半導体素子１６に載った状態で第３群のバンプ電極２４によってプリント配線基板１２に実装される。このようにして、３次元的に実装された３つの半導体素子１４，１６，１８からなる半導体装置１０を簡単に且つ確実に製造することができる。本実施例では、複数の半導体素子用のバンプ電極が単一基板へ一括して形成されている。
【００１２】
図３は本発明の実施例のはんだバンプの形成方法を示す図である。図４は図３のはんだバンプの形成方法の続きの工程を示す図である。図５は図３のはんだバンプの形成方法の続きの工程を示す図である。
図３（Ａ）において、複数の群の電極パッド２０Ａ，２２Ａ，２４Ａを有するプリント配線基板１２を準備する。第１群の電極パッド２０Ａは図１の第１群のバンプ電極２０に対応する位置に形成されている。第２群の電極パッド２２Ａは図１の第２群のバンプ電極２２に対応する位置に形成されている。第３群の電極パッド２４Ａは図１の第３群のバンプ電極２４に対応する位置に形成されている。第３群の電極パッド２４Ａの面積は第２群の電極パッド２２Ａの面積よりも大きく、第２群の電極パッド２２Ａの面積は第１群の電極パッド２０Ａの面積よりも大きい。
【００１３】
樹脂の膜２６が電極パッド２０Ａ，２２Ａ，２４Ａを覆うようにプリント配線基板１２の表面を覆って形成される。樹脂の膜２６は好ましくはレジストからなる。一例においては、樹脂の膜２６はプリント配線基板１２の表面にラミネートされたドライフィルムレジストからなる。また、樹脂の膜２６はプリント配線基板１２の表面に塗布されたレジストでもよい。
【００１４】
図３（Ｂ）において、樹脂の膜２６に各電極パッド２０Ａ，２２Ａ，２４Ａに対応し且つ該電極パッド２０Ａ，２２Ａ，２４Ａ群毎に大きさの異なる開口部２０Ｂ，２２Ｂ，２４Ｂを形成する。開口部２０Ｂ，２２Ｂ，２４Ｂは、レジストからなる樹脂の膜２６に、露光及び現像により形成される。このとき、２段目に実装される第２の半導体素子１６を接合するためのバンプ電極２２を形成するための開口部２２Ｂの大きさは、１段目に実装される第１の半導体素子１４を接合するためバンプ電極２０を形成するための開口部２０Ａの大きさよりも大きく形成しておく。同様に、３段目に実装される第３の半導体素子１８を接合するためのバンプ電極２４を形成するための開口部２４Ｂの大きさは、２段目に実装される第２の半導体素子１６を接合するためバンプ電極２２を形成するための開口部２２Ａの大きさよりも大きく形成しておく。
【００１５】
図３（Ｃ）において、樹脂の膜２６の表面にバンプ電極となる金属を含むはんだペースト２８を供給し、スキージングによりはんだペースト２８を開口部２０Ｂ，２２Ｂ，２４Ｂに充填する。
図３（Ｄ）において、はんだペースト２８をリフローし、はんだペースト２８中の金属によりバンプ電極２０，２２，２４を形成する。バンプ電極２０，２２，２４は電極パッド２０Ａ，２２Ａ，２４Ａにそれぞれ溶着される。その後、はんだペースト２８中のフラックス成分は洗浄される。
【００１６】
図４（Ａ）において、２段目に実装される第２の半導体素子１６を接合するためのバンプ電極２２を形成するための開口部２２Ｂに相当する位置にのみ開口部を有するメタルマスク３０を被せ、スキージングにより開口部２２Ｂにはんだペースト３２を充填する。このはんだペースト３２中の金属の融点は、最初に充填されたはんだペースト２８中の金属の融点より低い。例えば、１回目に充填されたはんだペースト２８中の金属は、Ｓｎ：Ｐｂ＝９０〜９５：１０〜５の合金である。２回目に充填されたはんだペースト３２中の金属は、Ｓｎ：Ａｇ＝９９〜９５：１〜５の合金である。
【００１７】
図４（Ｂ）において、メタルマスク３０を剥がす。
図４（Ｃ）において、はんだペースト３２をリフローし、バンプ電極２２を再形成する。リフローは、最初に充填されたはんだペースト２８中の金属の融点より低く、今回充填されたはんだペースト３２中の金属の融点よりも高い温度で加熱することにより実施される。はんだペースト３２中の金属が溶融し、前に形成したはんだペースト２８中の金属で形成されたバンプ電極２０，２４及びバンプ電極２２の部分（コア）は溶融しない。こうして、高融点のコアを有するバンプ電極２２を形成する。バンプ電極２２の高さはバンプ電極２０の高さよりも高くなる。その後、はんだペースト３２中のフラックス成分は洗浄される。
【００１８】
さらに、図５（Ａ）において、３段目に実装される第３の半導体素子１８を接合するためのバンプ電極２４を形成するための開口部２４Ｂに相当する位置にのみ開口部を有するメタルマスク３４を被せ、スキージングにより開口部２４Ｂにはんだペースト３６を充填する。このはんだペースト３６は、２回目に充填されたはんだペースト３２中の金属の融点より低い融点を有する金属を含む。例えば、３回目に充填されたはんだペースト３６中の金属は、Ｓｎ：Ｐｂ＝６０〜７０：４０〜３０の合金である。
【００１９】
図５（Ｂ）において、メタルマスク３４を剥がす。
図５（Ｃ）において、はんだペースト３６をリフローし、バンプ電極２４を再形成する。リフローは、２回目に充填されたはんだペースト３２中の金属の融点より低く、今回充填されたはんだペースト３６中の金属の融点よりも高い温度で加熱することにより実施される。はんだペースト３６中の金属が溶融し、前に形成したはんだペースト２８，３２中の金属で形成されたバンプ電極２０，２２及びバンプ電極２４のコアは溶融しない。こうして、高融点のコアを有するバンプ電極２４を形成する。バンプ電極２４の高さはバンプ電極２２，２０の高さよりも高くなる。その後、はんだペースト３２中のフラックス成分は洗浄される。
【００２０】
図５（Ｄ）において、プリント配線基板１２を覆っていた樹脂の膜２６を剥離する。これによって、プリント配線基板１２は、サイズ、組成、高さの異なる複数のバンプ電極２０，２２，２４を有することになる。
これらのバンプ電極２０，２２，２４の組成に適応した温度で、第１、第２、第３の半導体素子１４，１６，１８をプリント配線基板１２にフリップチップ実装することにより、図１及び図２に示された３次元な実装構造の半導体装置１０を得ることができる。この場合、第１、第２、第３の半導体素子１４，１６，１８は、バンプ電極２０，２２，２４の融点に合わせて、段階的に実装される。積層実装される上段の半導体素子１６，１８は、下段の半導体素子１４，１６に比べ長辺を有している。
【００２１】
上記方法により形成されたバンプ電極を用い、チップオンチップパッケージ、システムインパッケージ、及びチップオンチップモジュールとともに、積層実装されたパッケージ及びモジュール化形態の半導体装置を製造することが可能である。
以上説明したように、単一基板上へサイズ、組成、高さの異なるバンプ電極を形成することにより、ベアチップ実装を行うために個々の半導体素子へバンプ電極を形成する工程を省略することができる。バンプ電極を形成する基板の簡略化も可能である。上段に実装される半導体素子用の電極パッド及びバンプ電極のサイズが大きいため、実装ストレスによるバンプ電極と電極パッドの間での剥がれによる電気的な接触不良を防止できる。また、各バンプ電極は、高融点コアを有しているため、実装時のバンプ電極間のショートを防止できるとともに、実装時及び実装後にかかるストレスによるバンプの変移を吸収でき、効果は大きい。
【００２２】
また、本実施例では、樹脂の膜２６に複数の群に分けられる開口部を形成した後、その開口部にはんだペーストを充填し、リフローによりバンプ電極を形成する。そして、樹脂の膜２６の開口部へのはんだペーストの充填は、樹脂の膜２６の表面ではんだペーストをスキージングすることにより行う方法と、又はメタルマスクを被せてスキージングにより充填する方法とがある。本実施例では、これらの２つのスキージングを併用している。上記方法により形成されるバンプ電極は、最後の工程で形成されたバンプ電極以外の全てのバンプ電極が、樹脂の膜よりも突出していない。
【００２３】
図６は本発明の他の実施例の半導体装置を示す略解的平面図である。半導体装置４０は、プリント配線基板４２と、第１の半導体素子２４と、第２の半導体素子２６と、第３の半導体素子２８とからなる。第２、第３の半導体素子２６，１８は互いに同じ機能を有する。プリント配線基板４２は、第１群のバンプ電極５０と、第２群のバンプ電極５２と、第３群のバンプ電極５４とを含む。第１群のバンプ電極５０はプリント配線基板４２の中央部に位置し、最も背が低く、且つ最も面積が小さい。第２、第３群のバンプ電極５２，５４は第１群のバンプ電極５０の外側に互いに対称に位置し、第１群のバンプ電極５０よりも背が高く、且つ面積が大きい。第１の半導体素子４４は第１群のバンプ電極５０によってプリント配線基板４２に実装される。第２、第３の半導体素子４６，４８は第１の半導体素子４４に載った状態で第２、第３群のバンプ電極５２，５４によってプリント配線基板４２に実装される。バンプ電極５０，５２，５４はプリント配線基板４２に図３から図５を参照して説明したようにして形成される。ただし、第２、第３群のバンプ電極５２，５４は同時に形成されるので、はんだペーストの充填及びリフローは２回でよい。このように、同一機能又は異なった機能をもった複数の半導体素子を並列的に形成することもできる。
【００２４】
図７は本発明の他の実施例の半導体装置を示す略解的平面図である。半導体装置６０は、プリント配線基板６２と、第１の半導体素子６４と、第２の半導体素子６６とからなる。プリント配線基板６２は、第１群のバンプ電極６８と、第２群のバンプ電極７０とを含む。第１群のバンプ電極６８はプリント配線基板６２の中央部に位置し、最も背が低く、且つ最も面積が小さい。第２群のバンプ電極７０は第１群のバンプ電極６８の外側でプリント配線基板６２の対角線上に位置する。第１の半導体素子６４は第１群のバンプ電極６８によってプリント配線基板６２に実装される。第２の半導体素子６６は第１の半導体素子６４に載った状態で第２群のバンプ電極７０によってプリント配線基板６２に実装される。バンプ電極６８，７０はプリント配線基板６２に図３から図５を参照して説明したようにして形成される。ただし、はんだペーストの充填及びリフローは２回でよい。このように、基板の面積、スペース、配線の状況に応じて、半導体をあらゆる角度で実装することが可能になる。この積層の実施例は一例であり、２段や３段に限定されるものではない。それ以上の多段実装が可能である。各群のバンプ電極は、２個以上のバンプ電極で構成されており、且つ複数列、ジクザク配列等、あらゆる配置が可能である。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、単一の基板へ複数の特徴をもったバンプ電極を形成することにより、積層実装する半導体素子へのバンプ電極形成工程を省略することができる。また、基板上に設けた膜に開口部を設けてバンプ電極を形成することにより、バンプ電極を簡単且つ確実に形成することができる。また、バンプ電極を有する基板の簡略化も可能である。
【図面の簡単な説明】
【図１】本発明の実施例の半導体装置を示す断面図である。
【図２】図１の半導体装置を示す略解的平面図である。
【図３】本発明の実施例のはんだバンプの形成方法を示す図である。
【図４】図２のはんだバンプの形成方法の続きの工程を示す図である。
【図５】図２のはんだバンプの形成方法の続きの工程を示す図である。
【図６】本発明の他の実施例の半導体装置を示す略解的平面図である。
【図７】本発明の他の実施例の半導体装置を示す略解的平面図である。
【符号の説明】
１０…半導体装置
１２…プリント配線基板
１４…半導体素子
１６…半導体素子
１８…半導体素子
２０…バンプ電極
２０Ａ…電極パッド
２０Ｂ…開口部
２２…バンプ電極
２２Ａ…電極パッド
２２Ｂ…開口部
２４…バンプ電極
２４Ａ…電極パッド
２４Ｂ…開口部
２６…膜
２８…はんだペースト
３０…メタルマスク
３２…はんだペースト
３４…メタルマスク
３６…はんだペースト
【図１】
0004629912.tif 000002
【図２】
0004629912.tif 000003
【図３】
0004629912.tif 000004
【図４】
0004629912.tif 000005
【図５】
0004629912.tif 000006
【図６】
0004629912.tif 000007
【図７】
0004629912.tif 000008