(57)【特許請求の範囲】
【請求項１】
一端の電位が固定されたキャパシタと、
前記キャパシタを充電または放電する充放電回路と、
前記キャパシタの他端に現れる出力電圧を、所定の最大しきい値電圧と比較し、比較結果に応じた第１比較信号を出力する第１コンパレータと、
前記出力電圧を、前記最大しきい値電圧より低い、所定の最小しきい値電圧と比較し、比較結果に応じた第２比較信号を出力する第２コンパレータと、
外部から入力され、本三角波発生回路により生成される三角波信号の略１／２倍の周波数を有する同期信号のエッジを検出し、エッジごとに所定レベルとなるエッジ検出信号を出力するエッジ検出回路と、
前記第１、第２コンパレータから出力される第１、第２比較信号を参照し、前記出力電圧が前記最大しきい値電圧より高くなると、前記充放電回路を放電状態に設定し、前記出力電圧が前記最小しきい値電圧より低くなると、前記充放電回路を充電状態に設定する充放電制御部と、
を備え、
前記充放電制御部は、前記エッジ検出回路から出力されるエッジ検出信号が、前記所定レベルとなると、前記充放電回路の充放電状態を切り換えることを特徴とする三角波発生回路。
【請求項２】
前記充放電制御部は、
前記第１コンパレータから出力される前記第１比較信号と、前記エッジ検出信号の論理和を出力する論理合成部と、
前記論理合成部の出力信号と、前記第２比較信号とによってセット、リセットされるフリップフロップと、
を含むことを特徴とする請求項１に記載の三角波発生回路。
【請求項３】
前記充放電制御部は、
前記第２コンパレータから出力される前記第２比較信号と、前記エッジ検出信号の論理和を出力する論理合成部と、
前記論理合成部の出力信号と、前記第１比較信号とによってセット、リセットされるフリップフロップと、
を含むことを特徴とする請求項１に記載の三角波発生回路。
【請求項４】
前記充放電回路は、
前記キャパシタに電流を流し込む第１電流源と、
前記キャパシタから電流を引き抜く第２電流源と、
を含み、前記フリップフロップの出力信号により、前記第１、第２電流源のオンオフを制御することを特徴とする請求項２または３に記載の三角波発生回路。
【請求項５】
前記フリップフロップの出力信号を１／２分周する分周器をさらに備え、前記分周器の出力信号を本三角波発生回路の外部に前記同期信号として出力することを特徴とする請求項２から４のいずれかに記載の三角波発生回路。
【請求項６】
トランスと、
一端が、入力電圧の印加される入力端子に接続され、他端が、前記トランスの１次側コイルの第１端子に接続された第１ハイサイドトランジスタと、
一端が、電位の固定された電位固定端子に接続され、他端が、前記１次側コイルの第１端子に接続された第１ローサイドトランジスタと、
一端が、前記入力端子に接続され、他端が、前記１次側コイルの第２端子に接続された第２ハイサイドトランジスタと、
一端が、前記電位固定端子に接続され、他端が、前記１次側コイルの第２端子に接続された第２ローサイドトランジスタと、
前記トランスの２次側コイルの電流を電圧に変換し、検出電圧として出力する電流電圧変換部と、
三角波信号を生成する請求項１から５のいずれかに記載の三角波生成回路と、
前記検出電圧と、所定の基準電圧との誤差に応じた誤差電圧を出力する誤差増幅器と、
前記誤差増幅器から出力される前記誤差電圧および前記三角波生成回路により生成される前記三角波信号にもとづき、前記第１、第２ハイサイドトランジスタおよび前記第１、第２ローサイドトランジスタのオンオフを制御する論理制御部と、を備えることを特徴とするインバータ。
【請求項７】
蛍光ランプと、
前記蛍光ランプの両端に設けられ、前記蛍光ランプに対し、互いに逆相の駆動電圧を供給する請求項６に記載の２つのインバータと、
を備えることを特徴とする発光装置。
【請求項８】
液晶パネルと、
前記液晶パネルの背面に配置される複数の請求項７に記載の発光装置と、
を備えることを特徴とする液晶テレビ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、三角波発生回路に関し、特に外部回路と同期可能な三角波発生回路に関する。
【背景技術】
【０００２】
直流電圧を交流電圧に変換するインバータ、直流電圧を直流電圧に変換するＤＣ／ＤＣコンバータなどの電源装置や、モータを駆動するモータドライバ回路などにおいて、パルス幅変調方式が広く用いられる。パルス幅変調を行うためには、誤差増幅器によって、制御対象となる電圧と目標値となる電圧との誤差を増幅し、その結果得られる誤差電圧を、コンパレータを用いて一定の周波数を有する三角波状の周期電圧と比較することによりパルス幅変調を行っている。
【０００３】
こうした用途に用いられる三角波状の周期電圧の発生には、特許文献１や特許文献２に記載されるアナログの三角波発生回路が広く用いられている。三角波発生回路は、キャパシタを充放電し、２つのしきい値電圧と比較することにより、充電と放電を交互に行うことによって、所望の三角波信号を生成する。
【０００４】
【特許文献１】特開２００４−７２６５７号公報
【特許文献２】特開２００１−３４５６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、２つの異なる半導体集積回路（以下、ＩＣともいう）において、互いに同期した三角波信号を生成したい場合がある。たとえば、液晶テレビのバックライトとして使用される蛍光ランプの両端に２つのインバータを設け、逆相の駆動電圧を印加する場合を考える。
【０００６】
２つのインバータにおいて、ＤＣ／ＡＣ変換を行う際に使用する三角波信号の位相がずれている場合、蛍光ランプの両端に印加される電圧が逆相とならず、発光状態に不都合が生ずる。外部信号と同期した三角波信号を生成したい場合はこの他にもある。
【０００７】
本発明はこうした課題に鑑みてなされたものであり、その目的は、外部回路と同期した三角波信号を生成可能な三角波生成回路の提供にある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある態様の三角波発生回路は、一端の電位が固定されたキャパシタと、キャパシタを充電または放電する充放電回路と、キャパシタの他端に現れる出力電圧を、所定の最大しきい値電圧と比較し、比較結果に応じた第１比較信号を出力する第１コンパレータと、出力電圧を、最大しきい値電圧より低い、所定の最小しきい値電圧と比較し、比較結果に応じた第２比較信号を出力する第２コンパレータと、外部から入力され、本三角波発生回路により生成される三角波信号の略１／２倍の周波数を有する同期信号のエッジを検出し、エッジごとに所定レベルとなるエッジ検出信号を出力するエッジ検出回路と、第１、第２コンパレータから出力される第１、第２比較信号を参照し、出力電圧が最大しきい値電圧より高くなると、充放電回路を放電状態に設定し、出力電圧が最小しきい値電圧より低くなると、充放電回路を充電状態に設定する充放電制御部と、を備える。充放電制御部は、エッジ検出回路から出力されるエッジ検出信号が、所定レベルとなると、充放電回路の充放電状態を切り換える。
【０００９】
この態様によると、第１、第２コンパレータによって最大しきい値電圧と最小しきい値電圧との間で充放電を繰り返すとともに、同期信号のエッジを検出すると、充放電回路の充放電状態が強制的に切り換えられるため、同期信号のエッジに、出力電圧のボトムエッジあるいはピークエッジをそろえることができ、位相同期をとることができる。
【００１０】
充放電制御部は、第１コンパレータから出力される第１比較信号と、エッジ検出信号の論理和を出力する論理合成部と、論理合成部の出力信号と、第２比較信号とによってセット、リセットされるフリップフロップと、を含んでもよい。
【００１１】
この場合、第１比較信号とエッジ検出信号のうち、いずれか早くレベルが変化した信号によって、放電状態に切り替えられることになり、出力電圧のピークエッジを同期信号のエッジにそろえることができる。
【００１２】
また、充放電制御部は、第２コンパレータから出力される第２比較信号と、エッジ検出信号の論理和を出力する論理合成部と、論理合成部の出力信号と、第１比較信号とによってセット、リセットされるフリップフロップと、を含んでもよい。
【００１３】
この場合、第２比較信号とエッジ検出信号のうち、いずれか早くレベルが変化した信号によって、充電状態に切り替えられることになり、出力電圧のボトムエッジを同期信号のエッジにそろえることができる。
【００１４】
充放電回路は、キャパシタに電流を流し込む第１電流源と、キャパシタから電流を引き抜く第２電流源と、を含み、フリップフロップの出力信号により、第１、第２電流源のオンオフを制御してもよい。
【００１５】
フリップフロップの出力信号を１／２分周する分周器をさらに備え、本三角波発生回路の外部に、分周器の出力信号を同期信号として出力してもよい。この場合、三角波発生信号自身によって、同期信号を生成することができる。
【００１６】
本発明の別の態様は、インバータである。このインバータは、トランスと、一端が、入力電圧の印加される入力端子に接続され、他端が、トランスの１次側コイルの第１端子に接続された第１ハイサイドトランジスタと、一端が、電位の固定された電位固定端子に接続され、他端が、１次側コイルの第１端子に接続された第１ローサイドトランジスタと、一端が、入力端子に接続され、他端が、１次側コイルの第２端子に接続された第２ハイサイドトランジスタと、一端が、電位固定端子に接続され、他端が、１次側コイルの第２端子に接続された第２ローサイドトランジスタと、トランスの２次側コイルの電流を電圧に変換し、検出電圧として出力する電流電圧変換部と、三角波信号を生成する三角波生成回路と、検出電圧と、所定の基準電圧との誤差に応じた誤差電圧を出力する誤差増幅器と、誤差増幅器から出力される誤差電圧および三角波発生回路により生成される三角波信号にもとづき、第１、第２ハイサイドトランジスタおよび第１、第２ローサイドトランジスタのオンオフを制御する論理制御部と、を備える。
【００１７】
この態様によると、外部から入力される同期信号と同期して、インバータから出力される交流信号の位相を調節することができる。
【００１８】
論理制御部は、三角波信号がボトムエッジから誤差電圧に達するまでの第１期間に、第１ハイサイドトランジスタおよび第２ローサイドトランジスタをオンし、次に三角波信号がピークエッジに達するまでの第２期間に、第１ハイサイドトランジスタをオンし、次に三角波信号がボトムエッジに達するまでの第３期間に、第２ハイサイドトランジスタをオンし、次に三角波信号が再度誤差電圧に達するまでの第４期間に、第１ローサイドトランジスタおよび第２ハイサイドトランジスタをオンし、次に三角波信号が再度ピークエッジに達するまでの第５期間に、第２ハイサイドトランジスタをオンし、次に三角波信号が再度ボトムエッジに達するまでの第６期間に、第１ハイサイドトランジスタをオンしてもよい。論理制御部は、ピークエッジとボトムエッジを反転して、第１、第２ハイサイドトランジスタおよび第１、第２ローサイドトランジスタのオンオフを制御してもよい。
【００１９】
本発明のさらに別の態様は、発光装置である。この発光装置は、蛍光ランプと、蛍光ランプの両端に設けられ、蛍光ランプに対し、互いに逆相の駆動電圧を供給する２つのインバータと、を備える。
【００２０】
この態様によると、２つのインバータ間で同期信号を送受信することにより、内部の三角波発生回路の同期をとることができ、逆相の駆動電圧を好適に生成することができ、蛍光ランプを均一に発光させることができる。
【００２１】
本発明のさらに別の態様は、液晶テレビである。この液晶テレビは、液晶パネルと、液晶パネルの背面に配置される複数の発光装置と、を備える。
【００２２】
この態様によると、バックライトとして使用される発光装置の輝度ムラを抑えることができる。
【００２３】
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２４】
本発明に係る三角波発生回路によれば、外部回路と同期した三角波信号を生成することができる。
【発明を実施するための最良の形態】
【００２５】
図１は、本実施の形態に係る三角波発生回路３０の構成を示す回路図である。図２は、図１の三角波発生回路３０が使用されるシステム４００の構成を示すブロック図である。はじめに、図２を参照して、本実施の形態に係る三角波発生回路３０の動作の概要を説明する。
【００２６】
システムは、第１回路４１０と第２回路４２０とを含む。第１回路４１０および第２回路４２０は同機能を備える回路であってもよいし、異なる機能を備える回路であってもよい。第１回路４１０と、第２回路４２０は、いずれも本実施の形態に係る図１の三角波発生回路３０を含む。第１回路４１０の三角波発生回路３０ａと、第２回路４２０の三角波発生回路３０ｂは、一方をマスター回路、他方をスレーブ回路として動作する。本実施の形態において、第１回路４１０の三角波発生回路３０ａをマスター側、第２回路４２０の三角波発生回路３０ｂをスレーブ側として説明する。
【００２７】
マスター側の三角波発生回路３０ａは、所定の周波数ｆを有する三角波信号Ｖｏｓｃを生成する。また、三角波発生回路３０ａは、スレーブ側の三角波発生回路３０ｂに対し、周波数がｆ／２の同期信号ＳＹＮＣを出力する。三角波発生回路３０ｂは、同期信号ＳＹＮＣにもとづき、三角波発生回路３０ａと同一の周波数ｆを有し、かつ、位相が同期した三角波信号Ｖｏｓｃを生成する。
【００２８】
図１に戻り、三角波発生回路３０ａ、３０ｂの構成について説明する。以下の説明では、マスター側の三角波発生回路３０ａと、スレーブ側の三角波発生回路３０ｂとを特に区別せずに、単に三角波発生回路３０と総称して説明する。
【００２９】
本実施の形態に係る三角波発生回路３０は、キャパシタＣ２、充放電回路３８、第１コンパレータ３２、第２コンパレータ３４、エッジ検出回路５０、充放電制御部４０を含む。上述のように、三角波発生回路３０は、外部から入力される同期信号ＳＹＮＣＩＮと同期して三角波信号Ｖｏｓｃを生成する。同期信号ＳＹＮＣＩＮの周波数は、上述のように、三角波信号Ｖｏｓｃの周波数の略２倍である。
【００３０】
キャパシタＣ２は、一端が接地され、電位が固定される。充放電回路３８は、キャパシタＣ２に電流を流し込む第１電流源３８ａと、キャパシタＣ２から電流を引き抜く第２電流源３８ｂと、を含む。充放電回路３８は、第１電流源３８ａ、第２電流源３８ｂのオンオフを制御することにより、キャパシタＣ２を充電または放電する。充放電回路３８の充放電状態の切り替えは、制御信号ＣＮＴにもとづいて行われる。本実施の形態において、充放電回路３８は、制御信号ＣＮＴがハイレベルのとき充電状態に、ローレベルのとき放電状態に設定されるものとする。
【００３１】
キャパシタＣ２に現れる電圧は、三角波発生回路３０の出力電圧Ｖｏｕｔであり、三角波信号Ｖｏｓｃとして出力される。
【００３２】
第１コンパレータ３２は、キャパシタＣ２の他端に現れる出力電圧Ｖｏｕｔを、所定の最大しきい値電圧Ｖｍａｘと比較し、比較結果に応じた第１比較信号Ｖｃｍｐ１を出力する。本実施の形態において、第１比較信号Ｖｃｍｐ１は、Ｖｏｕｔ＞Ｖｍｉｎのときハイレベル、Ｖｏｕｔ＜Ｖｍｉｎのときローレベルとなる。第２コンパレータ３４は、出力電圧Ｖｏｕｔを、最大しきい値電圧Ｖｍａｘより低い、所定の最小しきい値電圧Ｖｍｉｎと比較し、比較結果に応じた第２比較信号Ｖｃｍｐ２を出力する。第２比較信号Ｖｃｍｐ２は、Ｖｏｕｔ＜Ｖｍｉｎのときハイレベル、Ｖｏｕｔ＞Ｖｍｉｎのときローレベルとなる。第１比較信号Ｖｃｍｐ１、第２比較信号Ｖｃｍｐ２は、充放電制御部４０へと出力される。
【００３３】
エッジ検出回路５０には、三角波信号Ｖｏｓｃの周波数の略１／２倍の周波数を有する同期信号ＳＹＮＣＩＮが入力される。エッジ検出回路５０は、同期信号ＳＹＮＣＩＮのエッジを検出し、エッジごとにハイレベルとなるエッジ検出信号ＳＥを出力する。
【００３４】
図３は、エッジ検出回路５０の構成例を示す回路図である。エッジ検出回路５０は、ヒステリシスコンパレータ５２、インバータ５４、５６、５８、６０、微分器６２、６４を含む。
【００３５】
同期信号ＳＹＮＣＩＮは、ヒステリシスコンパレータ５２の反転入力端子に入力される。ヒステリシスコンパレータ５２の非反転入力端子には、しきい値電圧が入力される。ヒステリシスコンパレータ５２によって同期信号ＳＹＮＣＩＮのノイズ成分が除去され、論理値が反転して出力される。ヒステリシスコンパレータ５２の出力信号Ｓ１は、インバータ５４に入力される。インバータ５４は、ヒステリシスコンパレータ５２の出力信号Ｓ１を反転する。インバータ５４の出力信号Ｓ２は、インバータ５６およびインバータ６０にそれぞれ出力される。
【００３６】
インバータ５６、５８は、インバータ５４の出力信号Ｓ２を２度反転し、微分器６２へと出力する。微分器６２は、キャパシタＣ３および抵抗Ｒ２を含み、インバータ５８の出力信号Ｓ３を微分した電圧を、ポジエッジ検出信号ＳＥｐとして出力する。また、インバータ６０は、インバータ５４の出力信号Ｓ２を１度反転し、微分器６４へと出力する。微分器６４は、インバータ６０の出力信号Ｓ４を微分した電圧を、ネガエッジ検出信号ＳＥｎとして出力する。以上のように構成されるエッジ検出回路５０からは、同期信号ＳＹＮＣＩＮのポジエッジおよびネガエッジでそれぞれハイレベルとなる２つのエッジ検出信号ＳＥが出力される。
【００３７】
図１に戻る。エッジ検出回路５０から出力されるエッジ検出信号ＳＥは、第１コンパレータ３２から出力される第１比較信号Ｖｃｍｐ１、第２コンパレータ３４から出力される第２比較信号Ｖｃｍｐ２とともに、充放電制御部４０に入力される。
【００３８】
充放電制御部４０は、第１比較信号Ｖｃｍｐ１、第２比較信号Ｖｃｍｐ２、およびエッジ検出信号ＳＥを参照して制御信号ＣＮＴを生成し、充放電回路３８の充放電状態を切り換える。充放電制御部４０は、論理合成部４２、ＲＳフリップフロップ４４を含む。論理合成部４２は、第１比較信号Ｖｃｍｐ１とエッジ検出信号ＳＥの論理和をリセット信号Ｓｒとして出力する。
【００３９】
ＲＳフリップフロップ４４のリセット端子には、論理合成部４２から出力されるリセット信号Ｓｒが入力される。また、ＲＳフリップフロップ４４のセット端子には、第２コンパレータ３４から出力される第２比較信号Ｖｃｍｐ２が入力される。このＲＳフリップフロップ４４は、第２比較信号Ｖｃｍｐ２とリセット信号Ｖｒによってセット、リセットされる。ＲＳフリップフロップ４４の出力信号は、制御信号ＣＮＴとして充放電回路３８へと出力される。
【００４０】
図４は、充放電制御部４０の構成例を示す回路図である。充放電制御部４０は、抵抗Ｒ４、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３、インバータ４８を含む。抵抗Ｒ４の一端は電源ラインに接続される。トランジスタＭ１、Ｍ２、Ｍ３は、抵抗Ｒ４の他端と接地間に並列に設けられる。トランジスタＭ１、Ｍ２、Ｍ３のゲートには、ポジエッジ検出信号ＳＥｐ、ネガエッジ検出信号ＳＥｎ、第１比較信号Ｖｃｍｐ１が入力される。抵抗Ｒ４とトランジスタＭ１〜Ｍ３の接続点の電位は、インバータ４８に入力される。インバータ４８の出力は、リセット信号Ｖｒとして出力される。
【００４１】
トランジスタＭ１、Ｍ２、Ｍ３の少なくともひとつがオンすると、すなわち、エッジ検出信号ＳＥｐ、ＳＥｎ、第１比較信号Ｖｃｍｐ１の少なくとも１つがハイレベルとなると、抵抗Ｒ４に電流が流れて電圧降下が発生し、インバータ４８の入力信号Ｓ５はローレベルとなり、リセット信号Ｖｒはハイレベルとなる。逆に、トランジスタＭ１、Ｍ２、Ｍ３がすべてローレベルのとき、インバータ４８の入力信号Ｓ５はハイレベルにプルアップされるため、リセット信号Ｖｒはローレベルとなる。このように、以上のように構成された論理合成部４２は、ＯＲゲートとして機能し、エッジ検出信号ＳＥと第１比較信号Ｖｃｍｐ１の論理和を、リセット信号Ｖｒとして出力する。
【００４２】
充放電制御部４０は、出力電圧Ｖｏｕｔが最大しきい値電圧Ｖｍａｘより高くなると、すなわち、第１比較信号Ｖｃｍｐ１がハイレベルとなると、制御信号ＣＮＴをハイレベルとし、充放電回路３８を放電状態に設定する。また、充放電制御部４０は、出力電圧Ｖｏｕｔが最小しきい値電圧Ｖｍｉｎより低くなると、すなわち、第２比較信号Ｖｃｍｐ２がハイレベルとなると、制御信号ＣＮＴをローレベルとし、充放電回路３８を充電状態に設定する。
【００４３】
さらに、充放電制御部４０は、エッジ検出信号ＳＥがハイレベルとなると、充放電回路３８の充放電状態を切り換える。本実施の形態においては、充放電回路３８は、エッジ検出信号ＳＥがハイレベルとなると、制御信号ＣＮＴをローレベルとして充放電回路３８を放電状態に設定する。
【００４４】
図５は、充放電回路３８の構成例を示す回路図である。充放電回路３８は、定電流源７０、バイポーラトランジスタＱ１〜Ｑ５、ＭＯＳトランジスタＭ４を含む。定電流源７０は、基準電流Ｉｒｅｆを生成する。バイポーラトランジスタＱ１は、定電流源７０により生成される基準電流Ｉｒｅｆの経路上に設けられる。バイポーラトランジスタＱ２、Ｑ３は、バイポーラトランジスタＱ１とベースおよびエミッタが共通接続されており、カレントミラー回路を構成している。バイポーラトランジスタＱ２、Ｑ３の電流経路上には、バイポーラトランジスタＱ４、Ｑ５が設けられる。バイポーラトランジスタＱ４、Ｑ５はベースおよびエミッタが共通に接続され、カレントミラー回路を構成している。たとえば、バイポーラトランジスタＱ１〜Ｑ４のトランジスタサイズを同一に設定し、バイポーラトランジスタＱ５のトランジスタサイズをｎ倍に設定する。
【００４５】
ＭＯＳトランジスタＭ４は、バイポーラトランジスタＱ４のベースと接地間に設けられ、ゲートには制御信号ＣＮＴが入力される。
【００４６】
制御信号ＣＮＴがハイレベルとなると、ＭＯＳトランジスタＭ４はオンし、バイポーラトランジスタＱ４、Ｑ５がオフする。その結果、キャパシタＣ２には、バイポーラトランジスタＱ３に流れる基準電流Ｉｒｅｆが流れ込むことになり、充電状態に設定される。
【００４７】
一方、制御信号ＣＮＴがローレベルのとき、ＭＯＳトランジスタＭ４はオフとなり、バイポーラトランジスタＱ３には、基準電流Ｉｒｅｆが流れ、バイポーラトランジスタＱ５には、基準電流Ｉｒｅｆのｎ倍の電流が流れる。その結果、キャパシタＣ２から、（ｎ−１）×Ｉｒｅｆの電流が引き抜かれ、放電状態に設定される。
【００４８】
図１に戻る。充放電制御部４０から出力される制御信号ＣＮＴは、充放電回路３８に入力されるとともに、分周器４６に入力される。分周器４６は、制御信号ＣＮＴを１／２分周し、三角波発生回路３０の外部に、同期信号ＳＹＮＣＯＵＴとして出力する。
【００４９】
以上のように構成された三角波発生回路３０の動作について、図６および図７を参照して説明する。図６は、マスター側の三角波発生回路３０ａの動作状態を示すタイムチャートである。図７は、スレーブ側の三角波発生回路３０ｂの動作状態を示すタイムチャートである。
【００５０】
まず、図６を参照してマスター側の三角波発生回路３０ａの動作について説明する。マスター側の三角波発生回路３０ａには、同期信号ＳＹＮＣＩＮは入力されておらず、ローレベルにプルダウンされ、もしくはハイレベルにプルアップされる。
【００５１】
ある時刻ｔ０において、制御信号ＣＮＴはハイレベルとなっており、充放電回路３８は充電状態に設定される。充電状態となると、キャパシタＣ１が充電され、出力電圧Ｖｏｕｔは時間とともに上昇していく。時刻ｔ１に、出力電圧Ｖｏｕｔが最大しきい値電圧Ｖｍａｘに達すると、第１比較信号Ｖｃｍｐ１がハイレベルとなり、ＲＳフリップフロップ４４がリセットされ、制御信号ＣＮＴがローレベルとなる。
【００５２】
時刻ｔ１に制御信号ＣＮＴがローレベルとなると、充放電回路３８が放電状態に設定される。放電状態となると、キャパシタＣ１が放電され、出力電圧Ｖｏｕｔが時間とともに下降していく。時刻ｔ２に出力電圧Ｖｏｕｔが最小しきい値電圧Ｖｍｉｎまで低下すると、第２比較信号Ｖｃｍｐ２がハイレベルとなり、ＲＳフリップフロップ４４がセットされ、制御信号ＣＮＴがハイレベルとなる。マスター側の三角波発生回路３０ａは、時刻ｔ０〜ｔ２に示す動作を一周期として三角波信号を生成し、制御信号ＣＮＴを１／２分周した同期信号ＳＹＮＣＯＵＴを、スレーブ側の三角波発生回路３０ｂへと出力する。
【００５３】
次に、図７をもとに、スレーブ側の三角波発生回路３０ｂの動作について説明する。図７は、上から順にそれぞれ、マスター側の三角波発生回路３０ａの出力電圧Ｖｏｕｔａ、マスター側の三角波発生回路３０ａから出力され、スレーブ側の三角波発生回路３０ｂに入力される同期信号ＳＹＮＣＩＮ、エッジ検出信号ＳＥ、スレーブ側の三角波発生回路３０ｂの出力電圧Ｖｏｕｔｂ、三角波発生回路３０ｂの第１比較信号Ｖｃｍｐ１、第２比較信号Ｖｃｍｐ２、制御信号ＣＮＴを示す。
【００５４】
エッジ検出回路５０は、同期信号ＳＹＮＣＩＮのエッジを検出し、エッジごとのハイレベルとなるエッジ検出信号ＳＥを出力する。
時刻ｔ０に制御信号ＣＮＴがハイレベルとなっており、三角波発生回路３０ｂの充放電回路３８は充電状態となり、出力電圧Ｖｏｕｔｂは時間とともに上昇していく。その後、出力電圧Ｖｏｕｔｂが、最大しきい値電圧Ｖｍａｘに達する前の時刻ｔ１に、エッジ検出信号ＳＥがハイレベルとなる。エッジ検出信号ＳＥがハイレベルとなると、第１比較信号Ｖｃｍｐ１ではなく、エッジ検出信号ＳＥによってＲＳフリップフロップ４４がリセットされ、制御信号ＣＮＴはローレベルとなり、充放電回路３８が放電状態に設定される。
【００５５】
続く時刻ｔ２に、出力電圧Ｖｏｕｔｂが最小しきい値電圧Ｖｍｉｎより低くなると、第２比較信号Ｖｃｍｐ２がハイレベルとなり、ＲＳフリップフロップ４４がセットされ、制御信号ＣＮＴがハイレベルとなる。その結果、充放電回路３８が充電状態に切り換えられ、出力電圧Ｖｏｕｔｂは再度上昇し始める。
【００５６】
三角波発生回路３０ｂの出力電圧Ｖｏｕｔｂは、同期制御を行わない場合、三角波発生回路３０ａの出力電圧Ｖｏｕｔａと無関係に生成されるため、破線で示すように、位相がずれた信号となる。一方、本実施の形態に係る三角波発生回路３０では、充放電回路３８は、第２比較信号Ｖｃｍｐ２によって充電状態に設定される。また、充放電回路３８は、第１比較信号Ｖｃｍｐおよびエッジ検出信号ＳＥのうち、早くハイレベルとなったいずれかの信号により放電状態に設定される。
【００５７】
その結果、出力電圧Ｖｏｕｔｂのピークエッジは、同期信号ＳＹＮＣＩＮのエッジと同時に発生するように調節され、２つの三角波発生回路３０ａ、３０ｂの周波数および位相が同期される。
【００５８】
次に、以上のように構成された三角波発生回路３０の応用例について説明する。図８は、実施の形態に係る発光装置２００の構成を示す回路図である。図９は、図８の発光装置２００が搭載される液晶テレビ３００の構成を示すブロック図である。液晶テレビ３００は、アンテナ３１０と接続される。アンテナ３１０は、放送波を受信して受信部３０４に受信信号を出力する。受信部３０４は、受信信号を検波、増幅して、信号処理部３０６へと出力する。信号処理部３０６は、変調されたデータを復調して得られる画像データを液晶ドライバ３０８に出力する。液晶ドライバ３０８は、画像データを走査線ごとに液晶パネル３０２へと出力し、映像、画像を表示する。液晶パネル３０２の背面には、バックライトとして複数の発光装置２００が配置されている。本実施の形態に係る発光装置２００は、このような液晶パネル３０２のバックライトとして好適に用いることができる。以下、図８に戻り、発光装置２００の構成および動作について詳細に説明する。
【００５９】
本実施の形態に係る発光装置２００は、ＥＥＦＬ２１０、第１インバータ１００ａ、第２インバータ１００ｂを含む。ＥＥＦＬ２１０は、液晶パネル３０２の背面に配置される。第１インバータ１００ａ、第２インバータ１００ｂは、ＤＣ／ＡＣコンバータであり、直流電源から出力される入力電圧Ｖｉｎを交流電圧に変換して昇圧し、ＥＥＦＬ２１０の第１端子２１２、第２端子２１４に、それぞれ、第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２を供給する。第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２は、互いに逆相となる交流電圧である。
【００６０】
図８において、ＥＥＦＬ２１０は１つ示されているが、複数を並列に配置してもよい。以下、本実施の形態に係る第１インバータ１００ａ、第２インバータ１００ｂの構成について説明する。第１インバータ１００ａ、第２インバータ１００ｂは同様の構成となっているため、以下では、両者を区別せずに、インバータ１００と総称して説明を行う。また、第１インバータ１００ａの制御回路２０および第２インバータ１００ｂの制御回路は、それぞれ図２のシステム４００における第１回路４１０および第２回路４２０に対応する。
【００６１】
インバータ１００は、Ｈブリッジ回路１０、トランス１２、電流電圧変換部１４、制御回路２０、キャパシタＣ１０を含む。
【００６２】
Ｈブリッジ回路１０は、第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２の４つのパワートランジスタを含む。
【００６３】
第１ハイサイドトランジスタＭＨ１は、一端が、入力電圧の印加される入力端子１０２に接続され、他端が、トランス１２の１次側コイル１２ａの第１端子に接続される。第１ローサイドトランジスタＭＬ１は、一端が、電位の固定された接地端子に接続され、他端が１次側コイル１２ａの第１端子に接続される。第２ハイサイドトランジスタＭＨ２は、一端が、入力端子１０２に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイルの第２端子に接続される。第２ローサイドトランジスタＭＬ２は、一端が、接地端子に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイル１２ａの第２端子に接続される。
【００６４】
電流電圧変換部１４は、トランス１２の２次側コイル１２ｂと接地間に設けられる。電流電圧変換部１４は、２次側コイル１２ｂに流れる電流、すなわちＥＥＦＬ２１０に流れる電流を電圧に変換し、検出電圧Ｖｄｅｔ’として出力する。電流電圧変換部１４は、整流回路１６、フィルタ１８を含む。
【００６５】
整流回路１６は、第１ダイオードＤ１、第２ダイオードＤ２、抵抗Ｒ１を含む。第１ダイオードＤ１はアノードが接地され、カソードが２次側コイル１２ｂの一端に接続されている。第２ダイオードＤ２のアノードは、第１ダイオードＤ１のカソードと接続される。抵抗Ｒ１は、第２ダイオードＤ２のカソードと接地間に設けられる。２次側コイル１２ｂに流れる交流の電流は、第１ダイオードＤ１、第２ダイオードＤ２によって半波整流され、抵抗Ｒ１に流れる。抵抗Ｒ１には、２次側コイル１２ｂに流れる電流に比例した電圧降下が発生する。整流回路１６は、抵抗Ｒ１で発生した電圧降下を、検出電圧Ｖｄｅｔとして出力する。
【００６６】
フィルタ１８は、抵抗Ｒ２、キャパシタＣ１を含むローパスフィルタである。フィルタ１８は、検出電圧Ｖｄｅｔの高周波成分を除去した検出電圧Ｖｄｅｔ’を、制御回路２０に帰還する。
【００６７】
制御回路２０は、帰還された検出電圧Ｖｄｅｔ’にもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。Ｈブリッジ回路１０の制御によって、トランス１２の１次側コイル１２ａに、スイッチング電圧が供給される。その結果、トランス１２でエネルギ変換が行われ、２次側コイル１２ｂに接続されたＥＥＦＬ２１０には、第１駆動電圧Ｖｄｒｖ１が供給される。
【００６８】
以下、制御回路２０の構成について説明する。図１０は、本実施の形態に係る制御回路２０の構成を示す回路図である。制御回路２０は、誤差増幅器２２、ＰＷＭコンパレータ２４、三角波発生回路３０、論理制御部８０を含み、１つの半導体基板上に一体集積化された機能ＩＣである。
【００６９】
誤差増幅器２２の非反転入力端子には、電流電圧変換部１４から帰還された検出電圧Ｖｄｅｔ’が入力され、反転入力端子には、所定の基準電圧Ｖｒｅｆが入力される。基準電圧Ｖｒｅｆは、ＥＥＦＬ２１０の発光輝度に応じて決定される。誤差増幅器２２は、検出電圧Ｖｄｅｔ’と、基準電圧Ｖｒｅｆとの誤差に応じた誤差電圧Ｖｅｒｒを出力する。
【００７０】
三角波発生回路３０は、図１の三角波発生回路３０であって、所定の周波数の三角波状の三角波信号Ｖｏｓｃを生成する。
【００７１】
ＰＷＭコンパレータ２４は、誤差増幅器２２から出力される誤差電圧Ｖｅｒｒと、三角波発生回路３０から出力される三角波信号Ｖｏｓｃと、を比較し、Ｖｅｒｒ＜Ｖｏｓｃのときハイレベル、Ｖｅｒｒ＞Ｖｏｓｃのときローレベルとなるパルス幅変調信号（以下、ＰＷＭ信号という）Ｖｐｗｍを生成する。このＰＷＭ信号Ｖｐｗｍは、三角波信号Ｖｏｓｃ、周期信号Ｖｑとともに、論理制御部８０に入力される。
【００７２】
論理制御部８０は、ＰＷＭ信号Ｖｐｗｍ、三角波信号Ｖｏｓｃ、周期信号Ｖｑにもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。以下、論理制御部８０について説明する。
【００７３】
論理制御部８０は、三角波発生回路３０から出力される三角波信号Ｖｏｓｃの２周期を１サイクルとしてＨブリッジ回路１０を制御する。より具体的には、三角波信号Ｖｏｓｃの２周期を、第１から第６の６つの期間に分割し、スイッチング制御を行う。図１１（ａ）〜（ｈ）は、インバータ１００の動作状態を示すタイムチャートである。図１１（ａ）は、誤差電圧Ｖｅｒｒおよび三角波信号Ｖｏｓｃを、同図（ｂ）は、ＰＷＭ信号Ｖｐｗｍを、同図（ｃ）は、周期信号Ｖｑを、同図（ｄ）〜（ｇ）はそれぞれ、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２の状態を、同図（ｈ）は、トランス１２の１次側コイル１２ａの第１端子の電位Ｖｓｗを示す。同図（ｄ）〜（ｇ）において、ハイレベルがトランジスタがオンの状態を、ローレベルがトランジスタがオフの状態を示す。また、同図において、縦軸および横軸は説明を簡潔にするために適宜拡大、縮小されている。
【００７４】
はじめに、第１期間φ１から第６期間φ６の分割について説明する。論理合成部４２は、三角波信号Ｖｏｓｃがそのボトムエッジから誤差電圧Ｖｅｒｒに達するまでの期間を第１期間φ１とする。次に三角波信号Ｖｏｓｃがピークエッジに達するまでの期間を第２期間φ２とする。次に三角波信号Ｖｏｓｃがボトムエッジに達するまでの期間を第３期間φ３とする。次に三角波信号Ｖｏｓｃが再度誤差電圧Ｖｅｒｒに達するまでの期間を第４期間φ４とする。次に三角波信号Ｖｏｓｃが再度ピークエッジに達するまでの期間を第５期間φ５とする。次に三角波信号Ｖｏｓｃが再度ボトムエッジに達するまでの期間を第６期間φ６とする。この分割は、ＰＷＭ信号Ｖｐｗｍおよび周期信号Ｖｑにもとづいて、一般的な論理回路を用いて構成することができる。
【００７５】
次に、第１期間φ１から第６期間φ６におけるＨブリッジ回路１０のトランジスタのオンオフ状態について説明する。
論理制御部８０は、第１期間φ１において、第１ハイサイドトランジスタＭＨ１および第２ローサイドトランジスタＭＬ２をオンし、その他のトランジスタをオフする。続く第２期間φ２において、第１ハイサイドトランジスタＭＨ１をオンし、その他のトランジスタをオフする。続く第３期間φ３において、第２ハイサイドトランジスタＭＨ２をオンし、その他のトランジスタをオフする。続く第４期間φ４において、第１ローサイドトランジスタＭＬ１および第２ハイサイドトランジスタＭＨ２をオンし、その他のトランジスタをオフする。続く第５期間φ５において、第２ハイサイドトランジスタＭＨ２をオンし、その他のトランジスタをオフする。続く第６期間φ６において、第１ハイサイドトランジスタＭＨ１をオンし、その他のトランジスタをオフする。その後、第１期間φ１へと戻る。
【００７６】
以上のように構成された本実施の形態に係るインバータ１００の動作を説明する。図１２（ａ）から（ｆ）は、本実施の形態に係るインバータ１００のＨブリッジ回路１０の電流の流れを示す回路図である。図１２（ａ）から（ｆ）は、それぞれ、第１期間φ１〜第６期間φ６の各トランジスタのオンオフ状態およびコイル電流Ｉｓｗの状態を示している。
【００７７】
図１２（ａ）に示すように、第１期間φ１では、第１ハイサイドトランジスタＭＨ１、第２ローサイドトランジスタＭＬ２がオンとなる。その結果、コイル電流Ｉｓｗは、第１ハイサイドトランジスタＭＨ１、１次側コイル１２ａ、第２ローサイドトランジスタＭＬ２の経路に流れる。このときのスイッチング電圧Ｖｓｗは、入力電圧Ｖｉｎにほぼ等しい電圧となる。第１期間φ１に、コイル電流Ｉｓｗは徐々に大きくなっていく。
【００７８】
続く第２期間φ２では、図１２（ｂ）に示すように、第２ローサイドトランジスタＭＬ２がオフされ、第１ハイサイドトランジスタＭＨ１のみがオンとなる。その結果、１次側コイル１２ａに蓄えられたエネルギによって、第２ハイサイドトランジスタＭＨ２のボディダイオードに回生電流が流れる。この間、スイッチング電圧Ｖｓｗは、入力電圧にほぼ等しい電圧を維持する。
【００７９】
次に、第３期間φ３では、図１２（ｃ）に示すように、第２ハイサイドトランジスタＭＨ２がオンに切り換えられ、第１ハイサイドトランジスタＭＨ１がオフされる。このとき、第２期間φ２において第１ハイサイドトランジスタＭＨ１から供給されていたコイル電流Ｉｓｗは、第１ローサイドトランジスタＭＬ１のボディダイオードを介して接地から供給されることになる。第３期間φ３のスイッチング電圧Ｖｓｗは、接地電位（０Ｖ）よりも第１ローサイドトランジスタＭＬ１のボディダイオードの順方向電圧Ｖｆだけ低い負の値となる。また、第１期間φ１に１次側コイル１２ａに蓄えられたエネルギは、第３期間φ３において、すべて２次側コイル１２ｂに転送され、コイル電流Ｉｓｗは０となる。
【００８０】
続く第４期間φ４では、図１２（ｄ）に示すように、第２ハイサイドトランジスタＭＨ２がオンを維持した状態で、第１ローサイドトランジスタＭＬ１がオンに切り換えられる。このとき、スイッチング電圧Ｖｓｗは、接地電位付近に固定される。また、コイル電流Ｉｓｗは、第２ハイサイドトランジスタＭＨ２、１次側コイル１２ａ、第１ローサイドトランジスタＭＬ１の経路で、１次側コイル１２ａの右から左に向かって流れる。第４期間φ４に、コイル電流Ｉｓｗは徐々に大きくなっていく。
【００８１】
続く第５期間φ５では、図１２（ｅ）に示すように、第２ハイサイドトランジスタＭＨ２のオンを維持したまま、第１ローサイドトランジスタＭＬ１をオフに切り換える。その結果、第４期間φ４において第１ローサイドトランジスタＭＬ１に流れていたコイル電流Ｉｓｗは、第１ハイサイドトランジスタＭＨ１のボディダイオードを流れることになる。このときのスイッチング電圧Ｖｓｗは、入力電圧Ｖｉｎよりもボディダイオードの順方向電圧Ｖｆだけ高い電圧となる。
【００８２】
続く第６期間φ６では、図１２（ｆ）に示すように、第１ハイサイドトランジスタＭＨ１がオンに切り替えられ、第２ハイサイドトランジスタＭＨ２がオフされる。このとき、第５期間φ５において第２ハイサイドトランジスタＭＨ２から供給されていたコイル電流Ｉｓｗは、第２ローサイドトランジスタＭＬ２のボディダイオードを介して接地から供給されることになる。第６期間φ６のスイッチング電圧Ｖｓｗは、入力電圧Ｖｉｎとほぼ等しくなる。第４期間φ４に１次側コイル１２ａに蓄えられたエネルギは、第６期間φ６においてすべて２次側コイル１２ｂに転送され、コイル電流Ｉｓｗは０となる。
【００８３】
本実施の形態に係るインバータ１００によれば、Ｈブリッジ回路１０を構成するトランジスタを、トランス１２の２次側コイル１２ｂに流れる電流をモニタし、三角波信号Ｖｏｓｃと比較することにより駆動する。したがって、三角波信号Ｖｏｓｃの形状を調節することにより、各トランジスタのオンオフのタイミングを柔軟に調節することができる。
【００８４】
たとえば、本実施の形態では、第１期間φ１、第４期間φ４の長さは、三角波信号Ｖｏｓｃのボトムエッジからピークエッジに遷移するときの傾きに依存する。この傾きは、図１の三角波発生回路３０において、充電電流を調節することにより変化させることができる。
【００８５】
また、本実施の形態では、三角波信号Ｖｏｓｃのピークエッジからボトムエッジまでの遷移期間は、第３期間φ３、第６期間φ６に設定される。第３期間φ３、第６期間φ６の長さは、図１の三角波発生回路３０において、放電電流を調節することにより変化させることができる。
【００８６】
ここで、１次側コイル１２ａに蓄えられるエネルギは、第１期間φ１、第４期間φ４の長さに依存する。また、第１期間φ１、第４期間φ４において蓄えられたエネルギは、第３期間φ３、第６期間φ６において、２次側コイル１２ｂに転送される。したがって、トランス１２の特性や、駆動対象となるＥＥＦＬ２１０の特性に応じて、三角波信号Ｖｏｓｃの形状や周期を調節することにより、高効率に駆動することができる。
【００８７】
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００８８】
図１の三角波発生回路３０では、論理合成部４２は、第１比較信号Ｖｃｍｐ１とエッジ検出信号ＳＥを論理和を生成し、その論理和によってＲＳフリップフロップ４４をセットし、第２比較信号Ｖｃｍｐ２によってＲＳフリップフロップ４４をリセットしたがこれには限定されない。たとえば、第２比較信号Ｖｃｍｐ２とエッジ検出信号ＳＥを論理合成して、その出力によりＲＳフリップフロップ４４をセットし、第１比較信号Ｖｃｍｐ１によってＲＳフリップフロップ４４をリセットしてもよい。この場合、出力電圧Ｖｏｕｔのボトムエッジを、エッジ検出信号ＳＥと同期させることができる。
【００８９】
また、図２のシステム４００において、三角波発生回路３０の一方のマスター側に、他方をスレーブ側に設定したが、これにも限定されない。たとえば、第１回路４１０、第２回路４２０の両方の三角波発生回路３０ａ、３０ｂに対して、外部から同期信号を与え、両方をスレーブとして動作させてもよい。
【００９０】
論理制御部８０によるＨブリッジ回路１０の制御としては、以下の変形例が考えられる。
本変形例において、論理制御部８０は、第５期間φ２５おいて、三角波信号Ｖｏｓｃが誤差電圧Ｖｅｒｒに達してから、所定の第１オフ時間Ｔｏｆｆ１が経過するまでの期間、第１ハイサイドトランジスタＭＨ１をオフしておき、第１オフ時間Ｔｏｆｆ１の経過後に、第１ハイサイドトランジスタＭＨ１をオンする。
【００９１】
さらに、論理制御部８０は、第２期間φ２においても、三角波信号Ｖｏｓｃが誤差電圧Ｖｅｒｒに達してから、所定の第２オフ時間Ｔｏｆｆ２が経過するまでの期間、第２ハイサイドトランジスタＭＨ２をオフしておき、第２オフ時間Ｔｏｆｆ２の経過後に、第２ハイサイドトランジスタＭＨ２をオンする。第１オフ時間Ｔｏｆｆ１、第２オフ時間Ｔｏｆｆ２は、三角波信号Ｖｏｓｃの周期に応じて、５０ｎｓから２００ｎｓ程度で設定してもよい。
【００９２】
図１３（ａ）〜（ｅ）は、変形例に係るインバータ１００の動作状態を示すタイムチャートである。図１３（ａ）は、第１ハイサイドトランジスタＭＨ１の、同図（ｂ）は、第２ハイサイドトランジスタＭＨ２の、同図（ｃ）は、第１ローサイドトランジスタＭＬ１の、同図（ｄ）は、第２ローサイドトランジスタＭＬ２のオンオフ状態を示し、同図（ｅ）は、スイッチング電圧Ｖｓｗを示す。
【００９３】
第５期間φ５に第２ハイサイドトランジスタＭＨ２をオフし続けると、コイル電流Ｉｓｗが第２ハイサイドトランジスタＭＨ２のボディダイオード（寄生ダイオード）に流れるため、順方向電圧Ｖｆ分の電圧降下が発生し、電力損失が大きくなる。そこで、本変形例では、第５期間φ５において、所定の第１オフ時間Ｔｏｆｆ１が経過した後に、第１ハイサイドトランジスタＭＨ１をオンする。その結果、図１３（ｅ）に示されるように、スイッチング電圧Ｖｓｗは、第１オフ時間Ｔｏｆｆ１経過後に、入力電圧Ｖｉｎに下がる。このとき、第１ハイサイドトランジスタＭＨ１のボディダイオードに流れていたコイル電流Ｉｓｗは、第１ハイサイドトランジスタＭＨ１に流れるため、電力損失を低減することができる。また、第１オフ時間Ｔｏｆｆ１を適切に設定することにより、第１ハイサイドトランジスタＭＨ１と第１ローサイドトランジスタＭＬ１が同時にオンして貫通電流が流れるのを防止することができる。
【００９４】
同様に、第２期間φ２においても、第２ハイサイドトランジスタＭＨ２をオフし続けると、そのボディダイオードに電流が流れるため電力損失が大きくなる。そこで、所定の第２オフ時間Ｔｏｆｆ２が経過した後に、第２ハイサイドトランジスタＭＨ２をオンすることにより、第２ハイサイドトランジスタＭＨ２に電流を流すことで電力損失を低減することができる。
【００９５】
第１オフ時間Ｔｏｆｆ１および第２オフ時間Ｔｏｆｆ２は、トランス１２の特性に応じて決定すればよく、３０ｎｓから１５０ｎｓ程度の範囲で設定するのが好ましい。より好適には、５０ｎｓから１００ｎｓの範囲で設定した場合に、電力損失を低減することができる。
【００９６】
本実施の形態において、制御回路２０は、すべて一体集積化されていてもよく、あるいは、その一部がディスクリート部品やチップ部品で構成されていてもよい。また、制御回路２０は、Ｈブリッジ回路１０を含んで集積化されてもよい。どの部分をどの程度集積化するかは、インバータ１００の仕様、コストや占有面積などによって決めればよい。
【００９７】
本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。たとえば、論理制御部８０は、ピークエッジとボトムエッジを反転して、第１期間φ１から第６期間φ６の制御を行ってもよい。
【００９８】
実施の形態において、Ｈブリッジ回路１０を構成するトランジスタのうち、ハイサイド側のトランジスタをＮチャンネルＭＯＳＦＥＴで構成する場合について説明したが、ＰチャンネルＭＯＳＦＥＴを用いてもよい。
【００９９】
実施の形態では、発光装置２００において、ＥＥＦＬ２１０の両端にインバータ１００を接続して、逆相の駆動電圧で駆動する場合について説明したが、これには限定されない。また、駆動対象の蛍光管は、ＥＥＦＬに限定されるものではなく、ＣＣＦＬなど他の蛍光管であってもよい。また、本実施の形態に係るインバータ１００により駆動される負荷は、蛍光管に限定されるものではなく、その他、交流の高電圧を必要とする様々なデバイスの駆動に適用することができる。
【０１００】
実施の形態では、三角波発生回路３０の応用例として、インバータ１００について説明したが、これには限定されない。本実施の形態に係る三角波発生回路３０は、実施の形態で説明したインバータ１００の他、スイッチングレギュレータなどの電源装置や、モータドライバなどにおいて、同期制御を行いたい場合にも好適に使用することができる。
【図面の簡単な説明】
【０１０１】
【図１】実施の形態に係る三角波発生回路の構成を示す回路図である。
【図２】図１の三角波発生回路が使用されるシステムの構成を示すブロック図である。
【図３】エッジ検出回路の構成例を示す回路図である。
【図４】充放電制御部の構成例を示す回路図である。
【図５】充放電回路の構成例を示す回路図である。
【図６】マスター側の三角波発生回路の動作状態を示すタイムチャートである。
【図７】スレーブ側の三角波発生回路の動作状態を示すタイムチャートである。
【図８】実施の形態に係る発光装置の構成を示す回路図である。
【図９】図８の発光装置が搭載される液晶テレビの構成を示すブロック図である。
【図１０】実施の形態に係る制御回路の構成を示す回路図である。
【図１１】図１１（ａ）〜（ｈ）は、図８のインバータの動作状態を示すタイムチャートである。
【図１２】図１２（ａ）〜（ｆ）は、図８のインバータのＨブリッジ回路の電流の流れを示す回路図である。
【図１３】変形例に係るインバータの動作状態を示すタイムチャートである。
【符号の説明】
【０１０２】
１２  トランス、  １２ａ  １次側コイル、  １２ｂ  ２次側コイル、  １４  電流電圧変換部、  ２２  誤差増幅器、  ３０  三角波発生回路、  ３２  第１コンパレータ、  ３４  第２コンパレータ、  ３８  充放電回路、  ４０  充放電制御部、  ４２  論理合成部、  ４６  分周器、  Ｃ２  キャパシタ、  １００  インバータ、  ２００  発光装置、  ２１２  第１端子、  ２１４  第２端子、  ３００  液晶テレビ、  ３０２  液晶パネル、  ＭＨ１  第１ハイサイドトランジスタ、  ＭＨ２  第２ハイサイドトランジスタ、  ＭＬ１  第１ローサイドトランジスタ、  ＭＬ２  第２ローサイドトランジスタ。
【図１】
0004685602.tif 000002
【図２】
0004685602.tif 000003
【図３】
0004685602.tif 000004
【図４】
0004685602.tif 000005
【図５】
0004685602.tif 000006
【図６】
0004685602.tif 000007
【図７】
0004685602.tif 000008
【図８】
0004685602.tif 000009
【図９】
0004685602.tif 000010
【図１０】
0004685602.tif 000011
【図１１】
0004685602.tif 000012
【図１２】
0004685602.tif 000013
【図１３】
0004685602.tif 000014