(57)【特許請求の範囲】
【請求項１】
制御手段にリセット信号を供給するリセット装置であって、
ユーザによって操作可能である第１操作部と、
前記第１操作部が操作されていることを検出すると共に、前記第１操作部が操作されていることを検出している間、開始信号を後記リセット制御部に供給し、前記第１操作部が操作されていないことを検出している間、前記開始信号を後記リセット制御部に供給しない検出部と、
ユーザによって操作可能であり、ユーザによって所定操作がなされている間、パルス信号を生成し後記リセット制御部に供給する第２操作部と、
前記開始信号が供給されていないとき前記パルス信号の第１レベルの回数をカウントせず、前記開始信号が供給されている間、前記パルス信号の前記第１レベルの回数をカウントし、前記パルス信号の第１レベルの回数が所定回数に達したときに、前記リセット信号を前記制御手段に供給するリセット制御部とを備える、リセット装置。
【請求項２】
前記リセット制御部が、前記開始信号と前記パルス信号とが供給され、前記パルス信号の第１レベルの回数をカウントしている際に、前記開始信号の供給が停止された場合には、前記第１レベルのカウントを終了し、前記第１レベルの回数をクリアする、請求項１に記載のリセット装置。
【請求項３】
前記検出部によって前記第１操作部が操作されていないことが検出されているとき、前記パルス信号の前記リセット制御部への供給を禁止し、前記検出部によって前記第１操作部が操作されていることが検出されているとき、前記パルス信号の前記リセット制御部への供給を許可するパルス信号入力制御部をさらに備える、請求項１または２に記載のリセット装置。
【請求項４】
前記検出部が第１トランジスタを含み、そのエミッタが接地電位に接続され、そのコレクタにはハイレベルの信号が供給され、そのベースが第１操作部に接続され、
前記リセット制御部がシフトレジスタと第２トランジスタとを含み、前記シフトレジスタのクリア端子が前記第１トランジスタのコレクタに接続され、前記シフトレジスタのクロック入力端子には前記パルス信号が供給可能であり、前記シフトレジスタの２つのデータ入力端子には常にハイレベルの信号が供給され、前記シフトレジスタの１つの出力端子が前記第２トランジスタのベースに接続され、前記第２トランジスタのエミッタが接地電位に接続され、前記第２トランジスタのコレクタが前記制御手段のリセット端子に接続されている、請求項１〜３のいずれかに記載のリセット装置。
【請求項５】
前記第１操作部がキースイッチを含み、前記第２操作部がジョグダイアルを含み、前記第２操作部の所定操作が前記ジョグダイアルの回転操作である、請求項１〜４のいずれかに記載のリセット装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御手段が暴走した際に、制御手段をユーザ操作によって強制的にリセット動作させるリセット装置に関する。
【背景技術】
【０００２】
各種の電子機器に使用されるマイコンやＣＰＵ等の制御手段がプログラムの異常によって暴走した際には、ユーザ操作によって、マイコンをリセット動作させることによって、暴走状態から正常状態に復帰させる必要がある。従来では、ユーザ操作によって電源キースイッチが所定時間以上押下された際に、マイコンがリセット動作を実行する。しかし、マイコンを強制リセットさせる意思がないにもかかわらず、ユーザの誤操作によって電源キースイッチを所定時間以上押下してしまった場合には、マイコンが誤ってリセット動作してしまうという問題がある。
【０００３】
下記特許文献１は、以下のリセット装置を記載する。すなわち、電源ＫＥＹ０１がユーザから押下されることによりＯＮになると、電源ＫＥＹ０１における信号（電位）はＬｏｗになり、カウンタ１２が分周クロック１４に同期してカウントを開始する。この分周クロック１４は、Ｃｌｏｃｋ１５が分周回路１９により遅いクロックとされたものである。ここで、パルス幅設定値０３に予め格納されたカウント値を“ｎ”とすると、カウンタ１２でのカウント値が“ｎ”になったときに比較器１１がカウント値の一致を検知し、Ｌｏｗパルス（リセット信号）を発生させ、ＣＰＵ０６はリセットされる。
【０００４】
特許文献１においても、ユーザの誤操作によって電源キースイッチを所定時間以上押下してしまった場合には、マイコンが誤ってリセット動作してしまうという問題がある。
【０００５】
また、下記特許文献２は、以下のリセット装置を記載する。スイッチ同時押圧時間検出回路（ＯＲ，ＴＥ）を設け、スイッチ同時押圧時間検出回路で、電源スイッチ（Ｓ１）と、少なくとももう１個のスイッチ（Ｓ２）とが所定時間以上同時に押圧されたことを検出した時に、スイッチ同時押圧時間検出回路からリセット信号（／ＲＳＴ）を前記ＣＰＵのリセット入力端子に出力して、ＣＰＵをリセットする。
【０００６】
特許文献２においては、単純にスイッチＳ１、Ｓ２を長押しすることによってローレベルの信号を積分回路ＴＥに供給しているだけであるので、同様にユーザの誤操作によってスイッチＳ１，Ｓ２を所定時間以上押下してしまった場合には、マイコンが誤ってリセット動作してしまうという問題がある。また、抵抗Ｒ１とコンデンサＣ１との時定数によって押圧時間を検出しているので、リセット完了後にコンデンサの電圧が元に戻るまでに時間がかかるという問題もある。
【０００７】
【特許文献１】特開２００４−１４０４５７号公報
【特許文献２】特開平１１−９５８７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上記従来の課題を解決するためになされたものであり、その目的は、ユーザの誤操作によって制御手段が強制的にリセット動作を実行してしまうことを防止するリセット装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の好ましい実施形態によるリセット装置は、制御手段にリセット信号を供給するリセット装置であって、ユーザによって操作可能である第１操作部と、  前記第１操作部が操作されていることを検出すると共に、前記第１操作部が操作されていることを検出している間、開始信号を後記リセット制御部に供給し、前記第１操作部が操作されていないことを検出している間、前記開始信号を後記リセット制御部に供給しない検出部と、ユーザによって操作可能であり、ユーザによって所定操作がなされている間、パルス信号を生成し後記リセット制御部に供給する第２操作部と、前記開始信号が供給されていないとき前記パルス信号の第１レベルの回数をカウントせず、前記開始信号が供給されている間、前記パルス信号の前記第１レベルの回数をカウントし、前記パルス信号の第１レベルの回数が所定回数に達したときに、前記リセット信号を前記制御手段に供給するリセット制御部とを備える。
【００１０】
好ましくは、前記リセット制御部が、前記開始信号と前記パルス信号とが供給され、前記パルス信号の第１レベルの回数をカウントしている際に、前記開始信号の供給が停止された場合には、前記第１のレベルのカウントを終了し、前記第１レベルの回数をクリアする。
【００１１】
好ましくは、リセット装置は、前記検出部によって前記第１操作部が操作されていないことが検出されているとき、前記パルス信号の前記リセット制御部への供給を禁止し、前記検出部によって前記第１操作部が操作されていることが検出されているとき、前記パルス信号の前記リセット制御部への供給を許可するパルス信号入力制御部をさらに備える。
【００１２】
好ましくは、前記検出部が第１トランジスタを含み、エミッタが接地電位に接続され、コレクタにはハイレベルの信号が供給され、ベースが第１操作部に接続され、前記リセット制御部がシフトレジスタと第２トランジスタとを含み、前記シフトレジスタのクリア端子が前記第１トランジスタのコレクタに接続され、前記シフトレジスタのクロック入力端子には前記パルス信号が供給可能であり、前記シフトレジスタの２つのデータ入力端子には常にハイレベルの信号が供給され、前記シフトレジスタの１つの出力端子が前記第２トランジスタのベースに接続され、前記第２トランジスタのエミッタが接地電位に接続され、前記第２トランジスタのコレクタが前記制御手段のリセット端子に接続されている。
【００１３】
好ましくは、前記第１操作部がキースイッチを含み、前記第２操作部がジョグダイアルを含み、前記第２操作部の所定操作が前記ジョグダイアルの回転操作である。
【発明の効果】
【００１４】
第１操作部が操作され、リセット制御部に開始信号が供給されている間に、第２操作部が操作され、パルス信号がリセット制御部に供給されることにより、リセット制御部は、パルス信号の第１レベル（例えばハイレベル）の回数をカウントする。第１レベルの回数が所定回数に達すると、リセット制御部は、リセット信号を制御手段に供給する。従って、第１操作部、第２操作部の少なくとも何れか一方が操作されないと制御手段にリセット信号が供給されず、しかも第２操作部の操作はパルス信号を発生させるべき所定操作であって単純な長押し操作ではないので、制御手段をリセット動作させる意思がないにもかかわらず、誤操作によって制御手段がリセット動作することを防止することができる。すなわち、第２操作部の操作によって第１操作部の操作継続時間をカウントするためのパルス信号を生成していることが本発明の重要な特徴の１つである。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の好ましい実施形態について説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態によるリセット装置１の概念図である。リセット装置１は、第１操作部２と、検出部３と、パルスカウント部４と、第２操作部５と、リセット信号生成部６とを備えている。なお、パルスカウント部４とリセット信号生成部６とによってリセット制御部が構成されている。
【００１６】
リセット装置１は、ユーザ操作によって第１操作部２が操作され、かつ、ユーザ操作によって第２操作部５が操作されている状態が所定時間以上継続した場合に、制御手段（例えばマイコン）１０にリセット信号を供給する。
【００１７】
第１操作部２は、ユーザによって操作されるものであり、操作されていないときハイレベルの信号を検出部３に供給し、操作されているときローレベルの信号を検出部３に供給する。検出部３は、第１操作部２が操作されていることを検出する。検出部３は、ハイレベルの信号が供給されているとき、第１操作部２が操作されていないことを検出し、パルスカウント部４に開始信号（例えばハイレベルの信号）を供給しない。また、検出部３は、ローレベルの信号が供給されているとき、第１操作部２が操作されていることを検出し、パルスカウント部４に開始信号を供給する。第２操作部５は、ユーザによって操作されるものであり、操作されていないときパルス信号をパルスカウント部４に供給せず、操作されているとき所定の周期を有するパルス信号をパルスカウント部４に供給する。パルス信号は、ハイレベル及びローレベルの２値を有する信号である。第２操作部５の操作によって第１操作部２の操作継続時間をカウントするためのパルス信号を生成していることが本発明の重要な特徴の１つである。
【００１８】
パルスカウント部４は、開始信号が供給されている（すなわち、第１操作部２が操作されている）期間に、パルス信号のハイレベルの回数をカウントし、その回数が所定回数に達した（すなわち所定時間以上、第１操作部２と第２操作部５とが操作され続けた）ときにハイレベルの信号をリセット信号生成部６に供給する。リセット信号生成部６は、パルスカウント部４からハイレベルの信号が供給されたときに、ハイレベルの信号に基づいてローレベルのリセット信号を生成し、マイコン１０のリセット端子に供給する。マイコン１０は、リセット信号が供給されると、リセット動作を実行する。
【００１９】
以上のように、ユーザ操作によって、所定時間継続して、第１操作部２と第２操作部５とが操作され続けて初めてマイコン１０にリセット信号が供給されるので、ユーザの誤操作によるマイコン１０のリセット動作をより確実に防止することができる。以下、詳細に説明する。
【００２０】
図２は、リセット装置１の詳細を示す回路図である。第１操作部２は、電源キースイッチ（以下、キースイッチという。）Ｓ１を含む。キースイッチＳ１の一端は接地電位に接続され、その他端は後述するトランジスタＱ１のベースと、マイコン１０の割り込み端子（図示せず）とに接続されている。また、キースイッチＳ１の他端には、抵抗Ｒ１を介して電源電圧ＶＤＤが供給されている。キースイッチＳ１が押下されていないときには、トランジスタＱ１のベースにハイレベルの信号（電源電圧ＶＤＤ）が供給され、キースイッチＳ１が押下されているときには、トランジスタＱ１のベースにローレベルの信号（接地電位）が供給される。
【００２１】
検出部３は、トランジスタＱ１を含む。トランジスタＱ１は、例えば、ベースがスイッチＳ１の他端と、抵抗Ｒ１を介して電源電圧ＶＤＤとに接続され、エミッタが接地電位に接続されている。また、トランジスタＱ１のコレクタは、抵抗Ｒ２を介して電源電圧ＶＤＤに接続され、後述するシフトレジスタＱ２のクリア端子ＣＬＲと、抵抗Ｒ３を介してダイオードＤ１のアノードとに接続されている。トランジスタＱ１は、キースイッチＳ１が押下されておらずベースにハイレベルの信号が供給されているときにオン状態になり（スイッチＳ１が操作されていないことを検出し）、シフトレジスタＱ２のクリア端子ＣＬＲにローレベルの信号を供給する（開始信号を供給しない）。また、トランジスタＱ１がオン状態になるとダイオードＤ１のアノード電圧がローレベル（接地電位）になるので、ダイオードＤ１がオフすることにより、後述するジョグダイアル５からのパルス信号がシフトレジスタＱ２のクロック入力端子ＣＫに入力されることが阻止される。
【００２２】
一方、トランジスタＱ１は、キースイッチＳ１が押下されておりベースにローレベルの信号が供給されているときにオフ状態になり（キースイッチＳ１が操作されていることを検出し）、シフトレジスタＱ２のクリア端子ＣＬＲにハイレベルの信号を供給する（開始信号を供給する）。また、トランジスタＱ１がオフ状態になるとダイオードＤ１のアノード電圧がハイレベル（電源電圧ＶＤＤ）になるので、ダイオードＤ１がオン可能な状態になり、ジョグダイアル５からのパルス信号がシフトレジスタＱ２のクロック入力端子ＣＫに入力されることが許可される。
【００２３】
第２操作部５は、例えば、回転式操作部であるジョグダイアルを含む。ジョグダイアル自体は、電子機器に一般的に使用されるものが適用される。ジョグダイアル５は、図示しない回転式ツマミと、スイッチＳ２〜Ｓ４と、抵抗Ｒ４，Ｒ５と、ダイオードＤ２とを備えている。スイッチＳ２の一端は、抵抗Ｒ４及びダイオードＤ２を介して３．３Ｖ電圧が供給されており、かつ、抵抗Ｒ７及びダイオードＤ１を介してシフトレジスタＱ２のクロック入力端子ＣＫに接続され、その他端は接地電位に接続されている。スイッチＳ３の一端は、抵抗Ｒ５及びダイオードＤ２を介して３．３Ｖ電圧が供給されており、その他端は接地電位に接続されている。
【００２４】
ジョグダイアル５がユーザ操作によって回転されると、スイッチＳ２が所定周期でオンオフ動作繰り返し、その結果、パルス信号ＪＯＧＡが抵抗Ｒ７及びダイオードＤ１を介してシフトレジスタＱ２のクロック入力端子ＣＫに入力される。詳細には、スイッチＳ２は、オン状態のときにローレベル（接地電位）であり、オフ状態のときにハイレベル（３．３Ｖ電圧）であるパルス信号ＪＯＧＡをシフトレジスタＱ２に供給する。なお、スイッチＳ３によって出力されるパルス信号ＪＯＧＢは、本実施形態のリセット動作には使用されず、電子機器の他の制御に使用される。
【００２５】
パルスカウント部４は、シフトレジスタＱ２を含む。シフトレジスタＱ２は、例えば、７４ＶＨＣ１６４という製品名で市販されている８ビットのシフトレジスタが適用される。シフトレジスタＱ２は、データ入力端子Ａ，Ｂ、クロック入力端子ＣＫ、クリア端子ＣＬＲ、電源入力端子ＶＣＣ、８つの出力端子ＱＡ〜ＱＨを有している。データ入力端子Ａ，Ｂには電源電圧ＶＤＤが常に入力されており、常にハイレベルになっている。クロック入力端ＣＫは、コンデンサＣ１を介して接地電位に接続され、抵抗Ｒ３とダイオードＤ１のアノードとに接続されており、トランジスタＱ１がオフ状態のときに、ジョグダイアル５からのパルス信号ＪＯＧＡが入力可能になっている。クリア端子ＣＬＲは、トランジスタＱ１のコレクタに接続され、かつ、抵抗Ｒ２を介して電源電圧ＶＤＤに接続されている。クリア端子ＣＬＲは、トランジスタＱ１がオン状態のときにはローレベルの信号（接地電位）が入力され、トランジスタＱ１がオフ状態のときにはハイレベルの信号（開始信号）が入力される。出力端子ＱＨは、パルスカウント部４の出力端になっており、リセット信号生成回路６の入力に接続されている。
【００２６】
シフトレジスタＱ２の真理値表を図３に示す。シフトレジスタＱ２は、クリア端子ＣＬＲがハイレベルであって、パルス信号ＪＯＧＡが最初にローレベルからハイレベルに変わるときに、データ入力端子Ａ，Ｂの状態がどちらもハイレベルであれば出力端子ＱＡにハイレベルが出力される（真理表の５行目）。このとき、他の出力端子ＱＢ〜ＱＨはローレベルである。次にパルス信号ＪＯＧＡがローレベルからハイレベルに変わるときに、出力端子ＱＡの状態は出力端子ＱＢに移行し、出力端子ＱＡには新たにデータ入力端子Ａ，Ｂの状態で決められたレベルが出力される。同様に、その後パルス信号ＪＯＧＡがローレベルからハイレベルに変わる度に、出力端子ＱＡ〜ＱＨへと状態は隣の桁に移行する。なお、クリア端子ＣＬＲがローレベルになると、出力端子ＱＡ〜ＱＨはすべてローレベルになる（真理表の1行目）。その結果、シフトレジスタＱ２は、ジョグダイアル５からのパルス信号ＪＯＧＡのハイレベルへの変化の回数をカウントし、８回カウントした際に、出力端子ＱＨからハイレベルの信号を出力することができる。
【００２７】
なお、マイコン１０をリセット動作させるまでの時間を短くする場合には、例えば、出力端子ＱＥをパルスカウント部４の出力端とすることによって、パルス信号のハイレベルの回数が５回に達した際にリセット信号を出力することができる。
【００２８】
リセット信号生成部６は、コンデンサＣ２、抵抗Ｒ６、ダイオードＤ３、トランジスタＱ３を含む。コンデンサＣ２の一端はシフトレジスタＱ２の出力端子ＱＨに接続され、他端は抵抗Ｒ６の一端と、ダイオードＤ３のカソードと、トランジスタＱ３のベースとに接続されている。抵抗Ｒ６の他端と、ダイオードＤ３のアノードとは接地電位に接続されている。トランジスタＱ３のエミッタは接地電位に接続され、コレクタはマイコン１０のリセット端子と、抵抗Ｒ８を介して３．３Ｖ電源とに接続されている。コンデンサＣ２と抵抗Ｒ６とによって微分回路が構成され、シフトレジスタＱ２から出力されるハイレベルの信号の微分波形を生成し、トランジスタＱ３のベースに供給する。トランジスタＱ３は、ベースに供給される微分波形が導通開始電圧を越えたときにオン状態になって、マイコン１０のリセット端子を接地電位に接続させることにより、マイコン１０にローレベルのリセット信号を供給する。
【００２９】
以上の構成を有するリセット装置１について、その動作を説明する。まず、ユーザ操作によってキースイッチＳ１もジョグダイアル５も操作されていない場合を説明する。キースイッチＳ１がオフ状態であるので、トランジスタＱ１はオン状態であり、シフトレジスタＱ２のクリア端子ＣＬＲはローレベルになっている。従って、シフトレジスタＱ２は、パルス信号ＪＯＧＡのハイレベルの回数をカウントしない。また、ジョグダイアル５が操作されていないので、ジョグダイアル５からパルス信号ＪＯＧＡが出力されていない。従って、シフトレジスタＱ２の出力端子ＱＨからはローレベルの信号が出力されており、マイコン１０のリセット動作は実行されない。
【００３０】
次に、ユーザ操作によってキースイッチＳ１とジョグダイアル５とが操作される場合を説明する。キースイッチＳ１がオン状態であるので、トランジスタＱ１はオフ状態になり、シフトレジスタＱ２のクリア端子ＣＬＲにハイレベルの信号（開始信号）が供給され、シフトレジスタＱ２によるパルス信号ＪＯＧＡのカウント動作が開始される。また、ダイオードＤ１のアノード電圧がハイレベルになるので、パルス信号ＪＯＧＡのシフトレジスタＱ２のクロック入力端子ＣＫへの入力が許可される。ここで、ジョグダイアル５が回転されることにより、スイッチＳ２が所定周期でオンオフ動作を実行し、所定周期のパルス信号ＪＯＧＡがダイードＤ１のカソードに出力される。パルス信号ＪＯＧＡがローレベルのときにはダイオードＤ１のアノードからカソード側に電流が流れることによってシフトレジスタＱ２のクロック入力端子ＣＫはローレベルになる。一方、パルス信号ＪＯＧＡがハイレベルのときには電源電圧ＶＤＤがクロック入力端子ＣＫに入力されるので、クロック入力端子はハイレベルになる。その結果、パルス信号ＪＯＧＡがシフトレジスタＱ２のクロック入力端子ＣＫに入力されることになる。
【００３１】
ジョグダイアル５の回転が継続され、シフトレジスタＱ２によってパルス信号ＪＯＧＡのローレベルからハイレベルへの立ち上がりが８回カウントされたとき、シフトレジスタＱ２は、出力端子ＱＨからの出力信号をローレベルからハイレベルに反転させる。ハイレベルの信号はコンデンサＣ２，抵抗Ｒ６で微分され、トランジスタＱ３のベースに供給される。トランジスタＱ３がオン状態になることにより、マイコン１０のリセット端子にローレベルのリセット信号が入力される。その結果、マイコン１０を強制的にリセット動作させることができる。
【００３２】
以上のように、ユーザ操作によって、キースイッチＳ１を押下している間にジョグダイアル５の回転が、パルス信号ＪＯＧＡの８回のハイレベルがカウントさせる時間継続されることによって、はじめてマイコン１０をリセット動作させることができる。従って、ユーザの誤操作でマイコン１０が強制的にリセット動作されることを防止することができる。特に、キースイッチＳ１の操作は押圧操作であり、ジョグダイアル５の操作は回転操作であり、２つの操作部の操作種別が異なるので、ユーザの誤操作をより確実に防止できる。
【００３３】
ここで、キースイッチＳ１を押下しながらジョグダイアル５を回転操作している途中で、ユーザがマイコン１０をリセット動作させる意思がなくなった場合、又は、誤操作であることに気が付いた場合には、キースイッチＳ１又はジョグダイアル５の少なくとも一方の操作を中止することによって、マイコン１０のリセット動作を実行させないようにすることができる。
【００３４】
例えば、ジョグダイアル５の回転操作を停止した場合には、シフトレジスタＱ２のクロック入力端子ＣＫにパルス信号ＪＯＧＡが入力されなくなる。その結果、シフトレジスタＱ２は、パルス信号ＪＯＧＡのハイレベルのカウントを停止し、出力端子ＱＨからハイレベルの信号を出力しないので、マイコン１０はリセット動作を実行することはない。
【００３５】
または、キースイッチＳ１の押下を解除した場合には、トランジスタＱ１がオン状態になるので、シフトレジスタＱ２のクリア端子ＣＬＲにはローレベルの信号が入力される。従って、シフトレジスタＱ２の出力端子ＱＨの出力はパルス信号ＪＯＧＡやデータ入力端子Ａ，Ｂの状態に関わらずローレベルの信号になるので、マイコン１０がリセット動作を実行することはない。また、シフトレジスタＱ２のクリア端子ＣＬＲにはローレベルの信号が入力されると、パルス信号ＪＯＧＡのハイレベルのカウントを停止し、これまでカウントしてきたハイレベルの回数が０にクリアされる。従って、マイコン１０をリセット動作させるためには、再度、キースイッチＳ１を押下しながら、パルス信号のハイレベルが最初から８回カウントされるまでジョグダイアルを回転させる必要がある。
【００３６】
なお、トランジスタＱ１がオン状態になると、ダイオードＤ１のアノード電圧がローレベルになるので、パルス信号ＪＯＧＡがシフトレジスタＱ２のクロック入力端子ＣＫに入力されることが阻止される。さらに、ダイオードＤ１がオフ状態になっているので、ジョグダイアル５において、スイッチＳ２と抵抗Ｒ４との接続ノードがローレベルになることを防止することもできる。
【００３７】
同様に、キースイッチＳ１とジョグダイアル５とが操作されていない状態から、マイコン１０をリセット動作させる意思がないにかかわらずユーザの誤操作によってキースイッチＳ１が押下された場合にも、ジョグダイアル５からパルス信号ＪＯＧＡがシフトレジスタＱ２のクロック入力端子ＣＫに入力されないので、シフトレジスタＱ２は出力端子ＱＨからハイレベルの信号を出力することはなく、マイコン１０がリセット動作されることはない。
【００３８】
また、キースイッチＳ１とジョグダイアル５とが操作されていない状態から、マイコン１０をリセット動作させる意思がないにかかわらずユーザの誤操作によってジョグダイアル５が回転された場合にも、シフトレジスタＱ２のクリア端子ＣＬＲがローレベルになっているので、シフトレジスタＱ２は出力端子ＱＨからハイレベルの信号を出力することはなく、マイコン１０がリセット動作されることはない。
【００３９】
以上のように、本実施形態によると、ユーザの誤操作でマイコン１０が強制リセットされることを防止できる。
【００４０】
次に、本発明の別の実施形態によるリセット装置２１を、図４を参照して説明する。リセット装置２１は、第２操作部５Ｂがジョグダイアルの代わりにキースイッチＳ２１に変更されている点で図２のリセット装置１と異なり、その他は同じである。キースイッチＳ２１によってパルス信号ＪＯＧＡを生成するためには、ユーザ操作として、キースイッチＳ２１を所定回数オン操作とオフ操作とを繰りかえす、つまり、キースイッチＳ２１を所定回数で連打する必要がある。
【００４１】
以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。上記各スイッチ素子の極性は、上記の実施形態に限定されない。つまり、上記回路の接続構成は本発明を実現するための一例に過ぎないが、本例の回路構成を採用することで、より簡単な回路構成で上記効果をきわめて良好に達成することができる。
【産業上の利用可能性】
【００４２】
本発明は、マイコン等の制御手段を備えるオーディオ機器等に好適に採用され得る。
【図面の簡単な説明】
【００４３】
【図１】本発明の好ましい実施形態によるリセット装置１を示す概念図である。
【図２】本発明の好ましい実施形態によるリセット装置１を示す詳細回路図である。
【図３】シフトレジスタＱ２の真理値表である。
【図４】本発明の別の好ましい実施形態によるリセット装置１を示す詳細回路図である。
【符号の説明】
【００４４】
１              リセット装置
２              第１操作部
３              検出部
４              パルスカウント部
５              第２操作部
６              リセット信号生成部
１０            制御手段
【図１】
0004756389.tif 000002
【図２】
0004756389.tif 000003
【図４】
0004756389.tif 000004
【図３】
0004756389.tif 000005