(57)【特許請求の範囲】
【請求項１】
基板上に透明導電物質及び金属物質を順次積層する段階と；
前記透明導電物質及び金属物質をパターニングして、前記透明導電物質及び金属物質が積層された２重構造のゲートライン、前記ゲートラインに接続された薄膜トランジスタのゲート電極、前記ゲートラインが延長されたゲートパッド、前記ゲートラインと並んでいる共通ライン及び前記共通ラインから垂直に伸張され、フィンガー構造に形成される共通電極を含むゲート金属パターンと、前記透明導電物質で形成され、前記共通電極と水平電界を成す画素電極を形成する第１マスク工程と；
前記ゲート金属パターンと前記画素電極が形成された基板上に、第１絶縁物質、第１半導体物質及び第２半導体物質を順次積層する段階と；
前記第１絶縁物質、前記第１半導体物質及び第２半導体物質をパターニングして前記画素電極を露出させる第１接触孔を有するゲート絶縁膜、前記ゲート電極と重畳される前記ゲート絶縁膜上に、前記第１半導体物質で前記ゲート電極が形成される領域より狭い領域に形成された活性層及び前記活性層上に、前記第２半導体物質で形成されたオーミック接触層を形成する第２マスク工程と；
前記第１接触孔、前記活性層及びオーミック接触層が形成された基板上にソース/ドレイン金属物質を蒸着する段階と；
前記ソース/ドレイン金属物質をパターニングして、前記ゲートラインと前記ゲート絶縁膜とを介して交差するデータライン、前記第１接触孔を通じて前記画素電極と接触する薄膜トランジスタのドレイン電極、前記ドレイン電極と薄膜トランジスタのチャンネルを介して分離された薄膜トランジスタのソース電極及び前記データラインが延長されたデータパッドを含むデータ金属パターンを形成する第３マスク工程と；
前記データ金属パターンが形成された下部基板上に第２絶縁物質を全面塗布する段階と；
前記第２絶縁物質をパターニングして前記ゲートパッドを露出させる第２接触孔及び前記データパッドを露出させるための第３接触孔を形成する第４マスク工程とを含む薄膜トランジスタアレイ基板の製造方法において、
前記第２マスク工程のマスクは、前記活性層及びオーミック接触層が形成される領域と対応する領域に遮断部が形成され、前記活性層及びオーミック接触層と前記第１接触孔が形成される領域を除いた前記ゲート絶縁膜が形成される領域と対応する領域に半透過部が形成された半透過マスクであることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２】
前記第１マスク工程のマスクは、前記ゲート金属パターンが形成される領域と対応する領域に遮断部が形成され、前記画素電極が形成される領域と対応する領域に半透過部が形成された半透過マスクであることを特徴とする請求項１に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項３】
前記第３マスク工程は、前記薄膜トランジスタのチャンネル部に形成されたオーミック接触層を除去する段階を更に含むことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項４】
前記第４マスク工程は、前記第３接触孔に形成された第１絶縁物質を除去する段階を更に含むことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項５】
基板上に透明導電層及び金属層が積層された２重構造のゲートラインと；前記ゲートラインとゲート絶縁膜を介して交差するデータラインと；
前記ゲートラインと並んでいて、前記透明導電層及び金属層が積層された２重構造の共通ライン及び前記共通ラインから前記ゲートラインとデータラインの交差に定義される画素領域に垂直に伸張されたフィンガー部を有する共通電極と；
前記画素領域に前記共通電極と水平電界を成すフィンガー部を有し、前記透明導電層で形成された画素電極と；
前記ゲートラインと接続された薄膜トランジスタのゲート電極、前記データラインと接続された薄膜トランジスタのソース電極及び前記ソース電極と薄膜トランジスタのチャンネルを介して分離されて、前記画素電極を露出させる前記ゲート絶縁膜の第１接触孔を通じて前記画素電極と接続された薄膜トランジスタのドレイン電極と、前記薄膜トランジスタのチャンネルを形成し、前記ゲート電極と重畳される領域の前記ゲート絶縁膜上に前記ゲート電極が形成される領域より狭い領域に形成された島状の活性層を有する薄膜トランジスタと；
前記データライン、ソース電極及び前記ドレイン電極を覆う保護膜とを備える薄膜トランジスタアレイ基板において、
前記ゲート絶縁膜は、前記ゲートラインと、前記ゲート電極と、前記共通ラインと、前記共通電極及び前記画素電極の上部を覆うことを特徴とする薄膜トランジスタアレイ基板。
【請求項６】
前記島状の活性層上に前記ソース電極及びドレイン電極とオーミック接触を成すオーミック接触層を更に備えることを特徴とする請求項５に記載の薄膜トランジスタアレイ基板。
【請求項７】
前記オーミック接触層は、前記薄膜トランジスタのチャンネルから除去されることを特徴とする請求項６に記載の薄膜トランジスタアレイ基板。
【請求項８】
前記ゲートラインから延長されるゲートパッドと；前記データラインから延長されるデータパッドとを更に備えることを特徴とする請求項５に記載の薄膜トランジスタアレイ基板。
【請求項９】
前記ゲート絶縁膜と前記保護膜を貫通して前記ゲートパッドを露出させる第２接触孔と；前記保護膜を貫通して前記データパッドを露出させる第３接触孔とを更に備えることを特徴とする請求項８に記載の薄膜トランジスタアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ基板の製造方法及びそれを用いる薄膜トランジスタアレイ基板に関し、特に、画質低下を防ぐことのできる薄膜トランジスタアレイ基板の製造方法及びそれを用いる薄膜トランジスタアレイ基板に関する。
【背景技術】
【０００２】
通常の液晶表示装置は、電界を用いて液晶の光透過率を調節することにより画像を示す。このような液晶表示装置は、液晶を駆動させる電界の方向によって、垂直電界型と水平電界型とに大別される。
【０００３】
垂直電界型の液晶表示装置は、上部基板上に形成された共通電極と、下部基板上に形成された画素電極とが互いに対向して配置されて、これらの間に形成される垂直電界によりＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｓｔｉｃ）モードの液晶を駆動する。このような垂直電界型の液晶表示装置は、開口率が大きいという利点を有する反面、視野角が９０°程度に狭いという問題点を有する。
【０００４】
水平電界型の液晶表示装置は、下部基板上に並べて配置された画素電極と共通電極との間の水平電界により、インプレーンスイッチング（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ：ＩＰＳ）モードの液晶を駆動する。このような水平電界型の液晶表示装置は、視野角が１６０°程度に広いという利点を有する。  
【０００５】
以下、水平電界型の液晶表示装置について詳細に説明する。
【０００６】
図１は、従来の水平電界型の液晶表示装置の薄膜トランジスタアレイ基板を示す平面図であり、図２は、図１に示すＩ−Ｉ’、II−II’、III−III’線を切り取った断面図である。
【０００７】
図１及び図２を参照すると、従来の水平電界型の液晶表示装置の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）アレイ基板は、下部基板４２上にゲート絶縁膜４４を介し、交差して形成されたゲートライン２及びデータライン４と、それら２、４の交差部毎に形成されたＴＦＴ６と、それら２、４の交差構造で設けられた画素領域に水平電界を成すように形成された画素電極１８及び共通電極２２と、共通電極２２と接続された共通ライン２０を備える。そして、ＴＦＴアレイ基板は、ゲートライン２に接続されたゲートパッド２６と、データライン４に接続されたデータパッド３４とを備える。
【０００８】
ＴＦＴ６は、ゲートライン２に接続されたゲート電極８と、データライン４に接続されたソース電極１０と、画素電極１８に接続されたドレイン電極１２と、ソース電極１０とドレイン電極１２の間にチャンネルを形成する活性層１４とを備える。活性層１４は、データパッド下部電極３６、データライン４、ソース電極１０及びドレイン電極１２と重畳して形成される。活性層１４上には、ソース電極１０及びドレイン電極１２とのオーミック接触のためのオーミック接触層４８が更に形成される。このようなＴＦＴ６は、ゲートライン２に供給されるゲート信号に応じてデータライン４に供給される画素電圧信号が画素電極１８に充電され維持されるようにする。
【０００９】
画素電極１８は、保護膜５０を貫通する第１コンタクトホール１６を通じてＴＦＴ６のドレイン電極１２と接続される。このような画素電極１８は、ドレイン電極１０と接続され、隣接するゲートライン２と並べて形成された第１及び第２水平部１８ａ、１８ｂと、第１及び第２水平部１８ａ、１８ｂの間に形成されたフィンガー部１８ｃに構成される。
【００１０】
共通ライン２０は、ゲートライン２と並べて形成され、液晶駆動のための基準電圧を共通電極２２に供給する。
【００１１】
共通電極２２は、共通ライン２０と並べている水平部２２ａと、水平部２２ａと共通ライン２０の間に形成され、画素電極１８のフィンガー部１８ｃと水平電界を成すように形成される垂直部２２ｂに構成される。
【００１２】
これに従って、ＴＦＴを通じて画素電圧信号が画素電極１８に供給され、共通ライン２０を通じて基準電圧が共通電極２２に供給されると、画素電極１８のフィンガー部１８ｃと共通電極２２の垂直部２２ｂの間に水平電界が形成される。この水平電界により液晶表示装置は、ＴＦＴアレイ基板とカラーフィルターアレイ基板の間に位置する液晶が誘電異方性により回転し、未図示のバックライトから画素電極１８を経由して入射される光をカラーフィルター基板の方に透過させることによって画像を示す。
【００１３】
ゲートライン２は、ゲートパッド２６を通じてゲートドライバ（未図示）と接続される。ゲートパッド２６は、ゲートライン２から延長されるゲートパッド下部電極２８と、ゲート絶縁膜４４及び保護膜５０を貫通する第２コンタクトホール３０を通じてゲートパッド下部電極２８に接続されたゲートパッド上部電極３２に構成される。
【００１４】
データライン４は、データパッド３４を通じてデータドライバ（未図示）と接続される。データパッド３４は、データライン４から延長されるデータパッド下部電極３６と、保護膜５０を貫通する第３コンタクトホール３８を通じてデータパッド下部電極３６と接続されるデータパッド上部電極４０に構成される。
【００１５】
このような構成を有するＴＦＴアレイ基板は、４マスク工程により形成される。これを概略的に説明すると次のようである。
【００１６】
まず、第１マスク工程では、ゲートライン２、ゲート電極８、ゲートパッド下部電極２８、共通ライン２０及び共通電極２２を含むゲートパターンが形成される。第２マスク工程では、下部基板４２上に全面形成されたゲート絶縁膜４４の上に、活性層１４及びオーミック接触層４８を含む半導体パターンと、データパッド下部電極３６及びソース/ドレイン電極１０、１２等のソース/ドレインパターンが順次形成される。第３マスク工程では、第１ないし第３接触孔１６、３０、３８を含む保護膜５０が形成される。第４マスク工程では、画素電極１８、ゲートパッド上部電極３２、データパッド上部電極４０が形成される。
【００１７】
このような従来のＴＦＴアレイ基板の製造方法は、第２マスク工程でソース/ドレインパターンと半導体パターンが回折マスクを通じて共に形成されることにより、活性層１４及びオーミック接触層４８の線幅がソース電極１０及びドレイン電極１２より広く形成される。
【００１８】
これを第２マスク工程の一部を順次示す図３Ａないし図３Ｅを参照して具体的に説明すると次のようである。
【００１９】
図３Ａを参照すると、ゲート電極８、未図示のゲートライン及びゲートパッド等を含むゲートパターンが形成された下部基板４２上に、ＰＥＣＶＤ、スパッタリング等の蒸着方法を通じて、ゲート絶縁膜４４、非晶質シリコン層１４ａ、ｎ＋非晶質シリコン層４８ａ、ソース/ドレイン金属層１０ａ及びフォトレジスト５５が順次形成される。そして、ソース電極１０とドレイン電極１２が形成される領域に遮断部が形成され、薄膜トランジスタのチャンネルが形成される領域に回折露光部を有する回折露光マスクが下部基板４２上に整列される。
【００２０】
その後、ソース/ドレイン金属層１０ａ上に第２マスクを用いたフォトリソグラフィ工程で、図３Ｂに示すように、段差を有するフォトレジストパターン５５ａが形成される。この際、第２マスクとしては、ＴＦＴ６のチャンネルと対応される領域に回折露光部を有する回折露光マスクを使うことにより、ＴＦＴ６のチャンネルに形成されるフォトレジストパターン５５ａがソース/ドレインパターン上に形成されるフォトレジストパターン５５ａより低い高さを有する。
【００２１】
続いて、フォトレジストパターン５５ａをマスクとして用いたウェットエッチング工程でソース/ドレイン金属層１０ａがパターニングされることにより、図３Ｃに示すように、データライン４、ソース電極１０及びソース電極１０と一体化したドレイン電極１２等を含むソース/ドレインパターンが形成される。
【００２２】
そして、同一なフォトレジストパターン５５ａを用いたドライエッチング工程で非晶質シリコン層４８ａが同時にパターニングされることにより、オーミック接触層１４及び活性層４８を含む半導体パターンが形成される。
【００２３】
続いて、アッシング（Ａｓｈｉｎｇ）工程が施されることにより、ＴＦＴ６のチャンネルで相対的に低い高さを有するフォトレジストパターン５５ａが部分的に除去され、図３Ｄに示すように、ＴＦＴ６のチャンネルと対応されるソース/ドレイン金属を露出させるフォトレジストパターン５５ｂが形成される。
【００２４】
ここで、用いられるアッシングガスは、Ｏ２及びＳＦ６の比率が２０：１程度に混合されたアッシングガスを用いる。しかし、このようなアッシングガスを用いてフォトレジストパターン５５ａをアッシングする場合、フォトレジストパターン５５ａの厚さだけではなく、フォトレジストパターン５５ａの末端Ａが一部除去される。従って、アッシング工程が終了された後のフォトレジストパターン５５ｂは、ソース/ドレイン金属層１０ａの末端を露出させる。
【００２５】
その後、ドライエッチング工程で、残存するフォトレジストパターン５５ｂにより露出されるＴＦＴ６のチャンネルのソース/ドレインパターン及びオーミック接触層４８がエッチングされることにより、図３Ｅに示すように、活性層１４が露出され、ソース電極１０とドレイン電極１２が分離される。ここで、ＴＦＴ６のチャンネル部が形成されると共に、ソース/ドレイン金属層１０ａの末端Ａもエッチングされるため、活性層１４及びオーミック接触層４８の線幅がソース/ドレインパターンの線幅より広く形成される。
【００２６】
そして、ストリップ工程でソース/ドレインパターン上に残存するフォトレジストパターン５５ｂが除去されることにより、ソース電極１０及びドレイン電極１２と、ソース電極１０及びドレイン電極１２の下部に位置するオーミック接触層４８及び活性層１４が形成される。
【００２７】
このように、従来のＴＦＴアレイ基板の製造方法は、第２マスクを回折露光マスクを使って、半導体パターンとソース電極１０及びドレイン電極１２を共に形成することにより、活性層１４及びオーミック接触層４８の線幅がソース電極１０及びドレイン電極１２より広く形成される。
【００２８】
従って、ソース電極１０及びドレイン電極１２の下部に広く形成される活性層１４の下部には、ゲート電極８、ゲートライン２等のように光を遮る薄膜パターンが存在しない領域Ｂが存在するようになり、これによって、活性層１４にはバックライトから照射される光が直接照射される。
【００２９】
ここで、活性層１４は、光が照射される場合、照射される光によって活性化されてチャンネルを形成することにより、ＴＦＴ６には電流が流れるようになる。特に、ＴＦＴ６のドレイン電極１２の下部に形成された活性層１４が、照射される光によって活性化される場合、ＴＦＴ６はゲート信号によってターンオン（Ｔｕｒｎ−Ｏｎ）されない状態でも、活性化された活性層１４によってチャンネルを形成するようになる。即ち、ＴＦＴ６は、ＴＦＴアレイ基板の駆動とは関わらずにチャンネルを形成する。従って、液晶表示装置には、ＴＦＴアレイ基板の駆動とは関わらずに形成されたチャンネルによって、画素電極１８に充電された電流が漏洩される問題が発生し、このような電流の漏洩によって液晶表示装置はその画質が低下される。
【発明の開示】
【発明が解決しようとする課題】
【００３０】
従って、本発明の目的は、画質の低下を防ぐことのできる薄膜トランジスタアレイ基板の製造方法及びそれを用いる薄膜トランジスタアレイ基板を提供することである。
【課題を解決するための手段】
【００３１】
前記目的の達成のため、本発明の実施の形態に係る薄膜トランジスタアレイ基板の製造方法は、基板上に透明導電物質及び金属物質を順次積層する段階と；前記透明導電物質及び金属物質をパターニングして、前記透明導電物質及び金属物質が積層された２重構造のゲートライン、前記ゲートラインに接続された薄膜トランジスタのゲート電極、前記ゲートラインが延長されたゲートパッド、前記ゲートラインと並んでいる共通ライン及び前記共通ラインから垂直に伸張され、フィンガー構造に形成される共通電極を含むゲート金属パターンと、前記透明導電物質で形成され、前記共通電極と水平電界を成す画素電極を形成する第１マスク工程と；前記ゲート金属パターンと前記画素電極が形成された基板上に、第１絶縁物質、第１半導体物質及び第２半導体物質を順次積層する段階と；前記第１絶縁物質、前記第１半導体物質及び第２半導体物質をパターニングして前記画素電極を露出させる第１接触孔を有するゲート絶縁膜、前記ゲート電極と重畳される前記ゲート絶縁膜上に、前記第１半導体物質で形成された活性層及び前記活性層上に、前記第２半導体物質で形成されたオーミック接触層を形成する第２マスク工程と；前記第１接触孔、前記活性層及びオーミック接触層が形成された基板上にソース/ドレイン金属物質を蒸着する段階と；前記ソース/ドレイン金属物質をパターニングして、前記ゲートラインと前記ゲート絶縁膜とを介して交差するデータライン、前記第１接触孔を通じて前記画素電極と接触する薄膜トランジスタのドレイン電極、前記ドレイン電極と薄膜トランジスタのチャンネルを介して分離された薄膜トランジスタのソース電極及び前記ゲートラインが延長されたデータパッドを含むデータ金属パターンを形成する第３マスク工程と；前記データ金属パターンが形成された下部基板上に第２絶縁物質を全面塗布する段階と；前記第２絶縁物質をパターニングして前記ゲートパッドを露出させる第２接触孔及び前記データパッドを露出させるための第３接触孔を形成する第４マスク工程とを含む。
【００３２】
前記第１マスクは、前記ゲート金属パターンが形成される領域と対応する領域に遮断部が形成され、前記画素電極が形成される領域と対応する領域に半透過部が形成された半透過マスクである。
【００３３】
前記第２マスクは、前記活性層及びオーミック接触層が形成される領域と対応する領域に遮断部が形成され、前記活性層及びオーミック接触層と前記第１接触孔が形成される領域を除いた前記ゲート絶縁膜が形成される領域と対応する領域に半透過部が形成された半透過マスクである。
【００３４】
前記活性層は、前記ゲート電極が形成される領域と同じであるか、狭い領域に形成される。
【００３５】
前記第３マスク工程は、前記薄膜トランジスタのチャンネル部に形成されたオーミック接触層を除去する段階を更に含む。
【００３６】
前記第４マスク工程は、前記第３接触孔に形成された第１絶縁物質を除去する段階を更に含む。
【００３７】
本発明の実施の形態に係る薄膜トランジスタアレイ基板は、基板上に透明導電層及び金属層が積層された２重構造のゲートラインと；前記ゲートラインとゲート絶縁膜を介して交差するデータラインと；前記ゲートラインと並んでいて、前記透明導電層及び金属層が積層された２重構造の共通ライン及び前記共通ラインから前記ゲートラインとデータラインの交差に定義される画素領域に垂直に伸張されたフィンガー部を有する共通電極と；前記画素領域に前記共通電極と水平電界を成すフィンガー部を有し、前記透明導電層で形成された画素電極と；前記ゲートラインと接続された薄膜トランジスタのゲート電極、前記データラインと接続された薄膜トランジスタのソース電極及び前記ソース電極と薄膜トランジスタのチャンネルを介して分離されて、前記画素電極を露出させる第１接触孔を通じて前記画素電極と接続された薄膜トランジスタのドレイン電極と、前記薄膜トランジスタのチャンネルを形成し、前記ゲート電極と重畳される領域の前記ゲート絶縁膜上に島状の活性層を有する薄膜トランジスタと；前記データライン、ソース電極及び前記ドレイン電極を覆う保護膜とを備える。
【発明の効果】
【００３８】
前述のように、本発明の実施の形態に係るＴＦＴアレイ基板の製造方法及びそれを用いるＴＦＴアレイ基板は、第２マスク工程でゲート電極と重畳する領域に、島状の活性層及びオーミック接触層を形成し、第２マスク工程とは異なる第３マスク工程でソース電極及びドレイン電極を形成する。従って、本発明のＴＦＴアレイ基板の活性層には、バックライトから照射される光をゲート電極が遮ることにより、光が照射されない。従って、ＴＦＴはＴＦＴアレイ基板の駆動とは関係ないチャンネルを形成しないことにより、ＴＦＴアレイ基板は画素電極に充電された画素電圧信号が漏洩される問題を除去することができる。この結果、本発明のＴＦＴアレイ基板は、液晶表示装置の画質の低下を防ぐことができる。   
【発明を実施するための最良の形態】
【００３９】
以下、本発明の好ましい実施の形態を図４ないし図８Ｅを参照して詳細に説明する。
【００４０】
図４は、本発明の実施の形態に係るＴＦＴアレイ基板を示す平面図であり、図５は、図４に示すII−II’線を切り取った断面図である。
【００４１】
図４及び図５を参照すると、本発明の実施の形態に係る水平電界型の液晶表示装置のＴＦＴアレイ基板は、下部基板１４２上にゲート絶縁膜１４４を介して交差して形成されたゲートライン１０２及びデータライン１０４と、それら１０２、１０４の交差部毎に形成されたＴＦＴ１０６と、それら１０２、１０４の交差構造で設けられた画素領域に水平電界を成すように形成された画素電極１１８及び共通電極１２２と、共通電極１２２と接続された共通ライン１２０を備える。そして、ＴＦＴアレイ基板は、ゲートライン１０２に接続されたゲートパッド１２６と、データライン１０４に接続されたデータパッド１３４とを備える。
【００４２】
ＴＦＴ１０６は、ゲートライン１０２に接続されて、透明導電層１０１と金属層１０３が積層されたゲート電極１０８と、データライン１０４に接続されたソース電極１１０と、画素電極１１８に接続されたドレイン電極１１２と、ソース電極１１０とドレイン電極１１２の間にチャンネルを形成してゲート電極１０８と重畳される領域に島状の活性層１１４を備える。島状の活性層１１４上には、ソース電極１１０及びドレイン電極１１２とのオーミック接触のためのオーミック接触層１４８が更に形成される。このようなＴＦＴ１０６は、ゲートライン１０２に供給されるゲート信号に応じてデータライン１０４に供給される画素電圧信号が画素電極１１８に充電され維持されるようにする。
【００４３】
画素電極１１８には、ゲート絶縁膜１４４を貫通する第１コンタクトホール１１６を通じてＴＦＴ１０６のドレイン電極１１２が接続される。このような画素電極１１８は、ゲートライン１０２と並べて形成された水平部１１８ａと、水平部１１８ａから伸張されたフィンガー部１１８ｃに構成される。
【００４４】
共通ライン１２０は、ゲートライン１０２と並べて形成され、液晶駆動のための基準電圧を共通電極１２２に供給する。この共通ライン１２０は、透明導電層１０１と金属層１０３とが積層されて形成される。
【００４５】
共通電極１２２は、共通ライン１２０から画素領域に垂直に伸張され、画素電極１１８のフィンガー部１１８ｃと水平電界を成すように形成される。
【００４６】
これに従って、ＴＦＴを通じて画素電圧信号が画素電極１１８に供給され、共通ライン１２０を通じて基準電圧が共通電極１２２に供給されると、画素電極１１８のフィンガー部１１８ｃと共通電極１２２の間に水平電界が形成される。この水平電界により、液晶表示装置は、ＴＦＴアレイ基板とカラーフィルターアレイ基板の間に位置する液晶が誘電異方性により回転し、未図示のバックライトから画素電極１１８を経由して入射される光をカラーフィルター基板の方に透過させることによって画像を示す。
【００４７】
ゲートライン１０２は、透明導電層１０１と金属層１０３とが積層されて形成され、ゲートパッド１２６を通じてゲートドライバ（未図示）と接続される。ゲートパッド１２６は、ゲートライン１０２から延長されるゲートパッド電極１２８を備え、ゲート絶縁膜１４４及び保護膜１５０を貫通する第２コンタクトホール１３０を通じて露出されることによって、ゲートドライバと接続される。
【００４８】
データライン１０４は、データパッド１３４を通じてデータドライブ（未図示）と接続される。データパッド１３４はデータライン１０４から延長されるデータパッド電極１３６を備え、保護膜１５０を貫通する第３コンタクトホール１３８を通じて露出されることによって、データドライバと接続される。
【００４９】
以下、本発明の実施の形態に係るＴＦＴアレイ基板の製造方法を、図６Ａないし図６Ｄを参照して説明すると次のようである。
【００５０】
図６Ａを参照すると、本発明の実施の形態に係るＴＦＴアレイ基板の製造方法は、第１マスク工程で下部基板１４２上に透明導電物質及びゲート金属物質が全面蒸着された後、フォトリソグラフィ工程とエッチング工程でパターニングされることにより、透明導電層１０１及び金属層１０３が積層されたゲートライン１０２、ゲート電極１０８、ゲートパッド電極１２８、共通ライン１２０及び共通電極１２２を含むゲートパターンと、透明導電層１０１で形成される画素電極１１８が形成される。  
【００５１】
ここで、第１マスクは、ゲートパターンが形成される領域と対応される領域に遮断部が形成され、画素電極１１８が形成される領域と対応する領域に半透過部が形成され、その外の領域に透過部が形成された半透過マスクが用いられる。
【００５２】
続いて、第２マスク工程でゲートパターン及び画素電極１１８が形成された下部基板１４２上に絶縁物質が全面塗布され、非晶質シリコン層及びｎ＋非晶質シリコン層が順次全面蒸着した後、フォトリソグラフィ工程とエッチング工程でパターニングされることにより、図６Ｂに示すように、第１接触孔１１６を通じて画素電極１１８を露出させるゲート絶縁膜１４４と、ゲート電極１０８と重畳される領域に島状の活性層１１４及びオーミック接触層１４８が形成される。この際、活性層１１４及びオーミック接触層１４８は、ゲート電極１０８と同じ幅またはゲート電極１０８より狭い幅で形成される。
【００５３】
ここで、第２マスクとしては、活性層１１４及びオーミック接触層１４８が形成される領域と対応される領域に遮断部が形成され、画素電極１１８を露出させる第１接触孔１１６が形成される領域と対応される領域に透過部及びその外の領域に半透過部が形成された半透過マスクが用いられる。
【００５４】
その後、第３マスク工程で島状の活性層１１４及びオーミック接触層１４８が形成された下部基板１４２上にソース/ドレイン金属物質が全面蒸着された後、フォトリソグラフィ工程とエッチング工程でパターニングされることにより、図６Ｃに示すように、データライン１０４、ソース電極１１０、ドレイン電極１１０、１１２及びデータパッド電極１３６が形成される。この際、ドレイン電極１１２は第１接触孔１１６を通じて画素電極１１８と接続される。
【００５５】
以後、第４マスク工程で絶縁物質が全面形成された後、フォトリソグラフィ工程とエッチング工程でパターニングされることにより、図６Ｄに示すように、ゲートパッド電極１２８を露出させるための第２接触孔１３０と、データパッド電極１３６を露出させるための第３接触孔１３８とを含む保護膜１５０が形成される。そして、第４マスク工程を通じて第２及び第３接触孔１３０、１３８のゲート絶縁膜１４４が共にパターニングされることにより、ゲートパッド電極１２８及びデータパッド電極１３６が露出され、露出されたゲートパッド電極１２８及びデータパッド電極１３６は、未図示のゲートドライバ及びデータドライバと接続される。
【００５６】
このように、本発明の実施の形態に係るＴＦＴアレイ基板の製造方法は、第２マスク工程でゲート電極１０８と重畳される領域に島状の活性層１１４及びオーミック接触層１４８を形成し、第２マスク工程とは異なる第３マスク工程でソース電極１１０及びドレイン電極１１２を形成する。従って、本発明のＴＦＴアレイ基板の活性層１１４には、バックライトから照射される光をゲート電極１０８が遮ることにより、光が照射されない。従って、ＴＦＴ１０６は、ＴＦＴアレイ基板の駆動とは関係ないチャンネルを形成しないことにより、ＴＦＴアレイ基板は画素電極１１８に充電された画素電圧信号が漏洩される問題を除去することができる。この結果、本発明のＴＦＴアレイ基板は、液晶表示装置の画質の低下を防ぐことができる。   
【００５７】
以下、図７Ａないし図８Ｅを参照して、本発明の第１マスク工程と、第２マスク工程とを詳細に説明すると次のようになる。
【００５８】
図７Ａを参照すると、本発明の第１マスク工程は、下部基板１４２上にスパッタリング等の蒸着方法を通じて、透明導電物質１０１ａ及び金属物質１０３ａが連続全面蒸着される。
【００５９】
そして、ゲートライン（未図示）、ゲート電極１０８、ゲートパッド電極１２８、共通ライン１２０及び共通電極１２２を含むゲート金属パターンが形成される領域に遮断部が形成され、画素電極１１８が形成される領域に半透過部を有する半透過マスクが下部基板１４２上に整列される。
【００６０】
その後、金属物質１０３ａ上に第１マスクを用いるフォトリソグラフィ工程で、図７Ｂに示すように、段差を有するフォトレジストパターン１５５ａを形成する。この際、フォトレジストパターン１５５ａは、画素電極１１８に形成されるフォトレジストパターン１５５ａがゲート金属パターン上に形成されるフォトレジストパターン１５５ａより低い高さを有する。
【００６１】
その後、フォトレジストパターン１５５ａをマスクとして用いるウェットエッチング工程で、図７Ｃに示すように、透明導電物質１０１ａ及び金属物質１０３ａがパターニングされることによって画素電極１１８が形成される。続いて、酸素（Ｏ２）プラズマを用いるアッシング工程で、図７Ｄに示すように、画素電極１１８から相対的に低い高さを有するフォトレジストパターンが除去され、画素電極１１８上に金属物質１０３ａを露出させ、ゲート金属パターンが形成される領域で、高さが低くなったフォトレジストパターン１５５ｂが形成される。
【００６２】
続いて、高さが低くなったフォトレジストパターン１５５ｂをマスクとして用いるウェットエッチング工程で、図７Ｅに示すように、露出された金属物質１０３ａがパターニングされることによってゲートパターンが形成される。
【００６３】
そして、ストリップ工程でゲート金属パターン上に残存するフォトレジストパターン１５５ｂが除去されることにより、ゲートライン（未図示）、ゲート電極１０８、ゲートパッド電極１２８、共通ライン１２０及び共通電極１２２が形成される。
【００６４】
また、本発明の第２マスク工程は、ゲートパターンと画素電極１１８が形成された下部基板１４２上に、図８Ａに示すように、ゲート絶縁物質１４４ａを全面形成し、ゲート絶縁物質１４４ａ上にＰＥＣＶＤ、スパッタリング等の蒸着方法で、非晶質シリコン層１１４ａ及びｎ＋非晶質シリコン層１４８ａが連続全面蒸着される。
【００６５】
そして、活性層１１４及びオーミック接触層１４８を含む半導体パターンが形成される領域に遮断部が形成され、第１接触孔１１６を除いたゲート絶縁膜１４４が形成される領域に、半透過部を有する半透過マスクが下部基板１４２上に整列される。  
【００６６】
その後、ゲート絶縁物質１４４ａ上に第２マスクを用いるフォトリソグラフィ工程で、図８Ｂに示すように、段差を有するフォトレジストパターン１６５ａを形成する。この際、フォトレジストパターン１６５ａは、第１接触孔１１６を除いたゲート絶縁膜１４４に形成されるフォトレジストパターン１６５ａが半導体パターン上に形成されるフォトレジストパターン１６５ａより低い高さを有する。   
【００６７】
その後、フォトレジストパターン１６５ａをマスクとして用いるドライエッチング工程で、図８Ｃに示すように、第１接触孔１１６が形成される。続いて、酸素（Ｏ２）プラズマを用いるアッシング工程で、図８Ｄに示すように、第１接触孔１１６を除いたゲート絶縁膜１４４から相対的に低い高さを有するフォトレジストパターンが除去され、半導体パターンが形成される領域で高さが低くなったフォトレジストパターン１６５ｂが形成される。
【００６８】
そして、高さが低くなったフォトレジストパターン１６５ｂをマスクとして用いるドライエッチング工程で、図８Ｅに示すように、露出された非晶質シリコン層１１４ａ及びｎ＋非晶質シリコン層１４８ａがパターニングされることによって半導体パターンが形成される。
【００６９】
そして、ストリップ工程で半導体パターン上に残存するフォトレジストパターン１６５ｂが除去されることにより、活性層１１４及びオーミック接触層１４８が形成される。
【図面の簡単な説明】
【００７０】
【図１】従来の水平電界型の液晶表示装置の薄膜トランジスタアレイ基板の一部を示す平面図である。
【図２】図１に示すＩ−Ｉ’、II−II’、III−III’線を切り取った断面図である。
【図３Ａ】従来の薄膜トランジスタアレイ基板の第２マスク工程の一部を段階的に示す断面図である。
【図３Ｂ】従来の薄膜トランジスタアレイ基板の第２マスク工程の一部を段階的に示す断面図である。
【図３Ｃ】従来の薄膜トランジスタアレイ基板の第２マスク工程の一部を段階的に示す断面図である。
【図３Ｄ】従来の薄膜トランジスタアレイ基板の第２マスク工程の一部を段階的に示す断面図である。
【図３Ｅ】従来の薄膜トランジスタアレイ基板の第２マスク工程の一部を段階的に示す断面図である。
【図４】本発明の実施の形態に係る薄膜トランジスタアレイ基板を示す平面図である。
【図５】図４に示すIV−IV’、Ｖ−Ｖ’、VI−VI’線を切り取った断面図である。
【図６Ａ】本発明の実施の形態に係る薄膜トランジスタアレイ基板の製造方法を段階的に示す断面図である。
【図６Ｂ】本発明の実施の形態に係る薄膜トランジスタアレイ基板の製造方法を段階的に示す断面図である。
【図６Ｃ】本発明の実施の形態に係る薄膜トランジスタアレイ基板の製造方法を段階的に示す断面図である。
【図６Ｄ】本発明の実施の形態に係る薄膜トランジスタアレイ基板の製造方法を段階的に示す断面図である。
【図７Ａ】本発明の第１マスク工程を段階的に示す断面図である。
【図７Ｂ】本発明の第１マスク工程を段階的に示す断面図である。
【図７Ｃ】本発明の第１マスク工程を段階的に示す断面図である。
【図７Ｄ】本発明の第１マスク工程を段階的に示す断面図である。
【図７Ｅ】本発明の第１マスク工程を段階的に示す断面図である。
【図８Ａ】本発明の第２マスク工程を段階的に示す断面図である。
【図８Ｂ】本発明の第２マスク工程を段階的に示す断面図である。
【図８Ｃ】本発明の第２マスク工程を段階的に示す断面図である。
【図８Ｄ】本発明の第２マスク工程を段階的に示す断面図である。
【図８Ｅ】本発明の第２マスク工程を段階的に示す断面図である。
【符号の説明】
【００７１】
２、１０２：ゲートライン            
４、１０４：データライン
６、１０６：薄膜トランジスタ        
８、１０８：ゲート電極
１０、１１０：ソース電極            
１２、１１２：ドレイン電極
１４、１１４：活性層                
１６、１１６：第１コンタクトホール
１８：１１８：画素電極              
２０、１２０：共通ライン
２２、１２２：共通電極              
２６、１２６：ゲートパッド
２８：ゲートパッド下部電極          
３０、１３０：第２コンタクトホール
３２：ゲートパッド上部電極          
３４、１３４：データパッド
３６：データパッド下部電極          
３８、１３８：第３コンタクトホール
４０：データパッド上部電極          
４２、１４２：下部基板
４４、１４４：ゲート絶縁膜          
４８、１４８：オーミック接触層
５５、１５５、１６５：フォトレジスト  
１２８：ゲートパッド電極
１３６：データパッド電極  
【図１】
0004685750.tif 000002
【図２】
0004685750.tif 000003
【図３Ａ】
0004685750.tif 000004
【図３Ｂ】
0004685750.tif 000005
【図３Ｃ】
0004685750.tif 000006
【図３Ｄ】
0004685750.tif 000007
【図３Ｅ】
0004685750.tif 000008
【図４】
0004685750.tif 000009
【図５】
0004685750.tif 000010
【図６Ａ】
0004685750.tif 000011
【図６Ｂ】
0004685750.tif 000012
【図６Ｃ】
0004685750.tif 000013
【図６Ｄ】
0004685750.tif 000014
【図７Ａ】
0004685750.tif 000015
【図７Ｂ】
0004685750.tif 000016
【図７Ｃ】
0004685750.tif 000017
【図７Ｄ】
0004685750.tif 000018
【図７Ｅ】
0004685750.tif 000019
【図８Ａ】
0004685750.tif 000020
【図８Ｂ】
0004685750.tif 000021
【図８Ｃ】
0004685750.tif 000022
【図８Ｄ】
0004685750.tif 000023
【図８Ｅ】
0004685750.tif 000024