(57)【特許請求の範囲】
【請求項１】
対向して配置された第１及び第２の基板、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ第１の方向に延びる複数本の走査電極及び維持電極、並びに前記第２の基板における前記第１の基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極が設けられ、前記走査電極及び維持電極と前記データ電極との各交点に表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルの駆動方法において、
前記走査電極上に負の壁電荷を形成し前記維持電極及びデータ電極上に正の壁電荷を形成する工程と、
前記走査電極上の負の壁電荷、前記維持電極上の正の壁電荷及び前記データ電極上の正の壁電荷の量を調整する工程と、
前記走査電極の電位を正の一定値に設定する工程と、
前記走査電極に前記一定値よりも低い電圧の走査パルスを順次印加すると共に、前記映像信号に基づいて前記データ電極に立ち上がるデータパルスを印加して選択的に書込放電を発生させる工程と、
を有し、
前記壁電荷の量を調整する工程における前記走査電極の最終到達電位を（Ｖｓ，ｐｅ）、
前記維持電極の電位をＶｃ１、前記データ電極の電位を（Ｖｄ，ｐｅ）とし、
前記走査パルスの電位を（Ｖｓ，ｗ）とし、
前記映像信号に基づいて前記走査パルスが印加されても前記データパルスが印加されない表示セルにおける前記データ電極の電位を（Ｖｄ，ｗ）とし、
前記走査パルス及びデータパルスを印加する工程における前記維持電極の電位をＶｃ２としたときに、
（Ｖｄ，ｐｅ）−（Ｖｓ，ｐｅ）＜（Ｖｄ，ｗ）−（Ｖｓ，ｗ）及び
Ｖｃ１≦Ｖｃ２と、
（Ｖｄ，ｐｅ）＜（Ｖｄ，ｗ）
の関係が成り立つことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記書込放電を発生させる工程の後に、前記走査電極及び維持電極に電位がＶｓの維持パルスを交互に印加して表示発光を行う工程を有し、Ｖｓ≦Ｖｃ２−（Ｖｓ，ｗ）＜Ｖｓ＋４０  （Ｖ）の関係が成り立つことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
（Ｖｓ，ｐｅ）＞（Ｖｓ，ｗ）の関係が成り立つことを特徴とする請求項１又は２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
Ｖｃ１−（Ｖｓ，ｐｅ）＜Ｖｃ２−（Ｖｓ，ｗ）の関係が成り立つことを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
走査電極及び維持電極に交互に印加される維持パルスの電位をＶｓとして、Ｖｃ１−（Ｖｓ，ｐｅ）≧Ｖｓの関係が成り立つことを特徴とする請求項２乃至４のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
対向して配置された第１及び第２の基板、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ第１の方向に延びる複数本の走査電極及び維持電極、並びに前記第２の基板における前記第１の基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極が設けられ、前記走査電極及び維持電極と前記データ電極との各交点に表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルの駆動回路において、
前記走査電極上に負の壁電荷を形成し前記維持電極及びデータ電極上に正の壁電荷を形成し、その後前記走査電極上の負の壁電荷、前記維持電極上の正の壁電荷及び前記データ電極上の正の壁電荷の量を調整し、その後前記走査電極の電位を正の一定値に設定し、その後前記走査電極に前記一定値よりも低い電圧の走査パルスを順次印加すると共に、前記映像信号に基づいて前記データ電極に立ち上がるデータパルスを印加して選択的に書込放電を発生させるための制御信号を生成するコントローラを有し、
前記壁電荷の量を調整する際の前記走査電極の最終到達電位を（Ｖｓ，ｐｅ）、前記維持電極の電位をＶｃ１、前記データ電極の電位を（Ｖｄ，ｐｅ）とし、前記走査パルスの電位を（Ｖｓ，ｗ）とし、前記映像信号に基づいて前記走査パルスが印加されても前記データパルスが印加されない表示セルにおける前記データ電極の電位を（Ｖｄ，ｗ）とし、前記走査パルス及びデータパルスを印加する際の前記維持電極の電位をＶｃ２としたときに、
（Ｖｄ，ｐｅ）−（Ｖｓ，ｐｅ）＜（Ｖｄ，ｗ）−（Ｖｓ，ｗ）及び
Ｖｃ１≦Ｖｃ２と、
（Ｖｄ，ｐｅ）＜（Ｖｄ，ｗ）
の関係が成り立つことを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項７】
前記コントローラは、前記書込放電を発生させた後に、前記走査電極及び維持電極に電位がＶｓの維持パルスを交互に印加して表示発光を行わせるための制御信号を生成することができ、Ｖｓ≦Ｖｃ２−（Ｖｓ，ｗ）＜Ｖｓ＋４０（Ｖ）の関係が成り立つことを特徴とする請求項６に記載のプラズマディスプレイパネルの駆動回路。
【請求項８】
（Ｖｓ，ｐｅ）＞（Ｖｓ，ｗ）の関係が成り立つことを特徴とする請求項６又は７に記載のプラズマディスプレイパネルの駆動回路。
【請求項９】
Ｖｃ１−（Ｖｓ，ｐｅ）＜Ｖｃ２−（Ｖｓ，ｗ）の関係が成り立つことを特徴とする請求項８に記載のプラズマディスプレイパネルの駆動回路。
【請求項１０】
走査電極及び維持電極に交互に印加される維持パルスの電位をＶｓとして、Ｖｃ１−（Ｖｓ，ｐｅ）≧Ｖｓの関係が成り立つことを特徴とする請求項７乃至９のいずれか１項に記載のプラズマディスプレイパネルの駆動回路。
【請求項１１】
請求項６乃至１０のいずれか１項に記載のプラズマディスプレイパネルの駆動回路と、この駆動回路により駆動されるプラズマディスプレイと、を有することを特徴とするプラズマ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は平面型テレビジョン及び情報表示ディスプレイ等に利用されるプラズマディスプレイパネルの駆動方法、駆動回路及びプラズマ表示装置に関し、特に、データ電圧の低減を図ったプラズマディスプレイパネルの駆動方法、駆動回路及びプラズマ表示装置に関する。
【０００２】
【従来の技術】
一般に、プラズマディスプレイパネル（ＰＤＰ）は、薄型構造でちらつきがなく表示コントラスト比が大きいこと、また、比較的に大画面とすることが可能であり、応答速度が速く、自発光型で蛍光体の利用により多色発光も可能であること等、数多くの特徴を有している。このため、近年、コンピュータ関連の表示装置分野及びカラー画像表示の分野等において、広く利用されるようになりつつある。
【０００３】
このプラズマディスプレイには、その動作方式により、電極が誘電体で被覆されて間接的に交流放電の状態で動作させるＡＣ型のものと、電極が放電空間に露出して直流放電の状態で動作させるＤＣ型のものとがある。更に、ＡＣ型のプラズマディスプレイには、駆動方式として表示セルのメモリを利用するメモリ動作型と、それを利用しないリフレッシュ動作型とがある。なお、プラズマディスプレイの輝度は、放電回数に比例する。上記のリフレッシュ型の場合は、表示容量が大きくなると輝度が低下するため、小表示容量のプラズマディスプレイに対して主として使用されている。
【０００４】
図１３はＡＣ型プラズマディスプレイの一つの表示セル構成を例示する斜視図である。
【０００５】
表示セルには、ガラスからなる２つの絶縁基板１０１及び１０２が設けられている。絶縁基板１０１は背面基板となり、絶縁基板１０２は前面基板となる。
【０００６】
絶縁基板１０２における絶縁基板１０１との対向面側には、透明な走査電極１０３及び透明な維持電極１０４が設けられている。走査電極１０３及び維持電極１０４は、パネルの水平方向（横方向）に延びている。また、夫々走査電極１０３及び維持電極１０４に重なるようにトレース電極１０５及び１０６が配置されている。トレース電極１０５及び１０６は、例えば金属製であり、各電極と外部の駆動装置との間の電極抵抗値を小さくするために設けられている。更に、走査電極１０３及び維持電極１０４を覆う誘電体層１１２並びにこの誘電体層１１２を放電から保護する酸化マグネシウム等からなる保護層１１４が設けられている。
【０００７】
絶縁基板１０１における絶縁基板１０２との対向面側には、走査電極１０３及び維持電極１０４と直交するデータ電極１０７が設けられている。従って、データ電極１０７は、パネルの垂直方向（縦方向）に延びる。また、水平方向で表示セルを区切る隔壁１０９が設けられている。また、データ電極１０７を覆う誘電体層１１３が設けられ、隔壁１０９の側面及び誘電体層１１３の表面上に放電ガスの放電により発生する紫外線を可視光１１０に変換する蛍光体層１１１が形成されている。そして、絶縁基板１０１及び１０２の空間に隔壁１０９により放電ガス空間１０８が確保され、この放電ガス空間１０８内に、ヘリウム、ネオン若しくはキセノン等又はこれらの混合ガスからなる放電ガスが充填される。
【０００８】
図１４は従来のＡＣ型プラズマディスプレイを示すブロック図である。ＰＤＰ１に、行方向に延びるｎ（ｎ：自然数）本の走査電極３−１乃至３−ｎ（１０３）及びｎ本の維持電極４−１乃至４−ｎ（１０４）が互いに交互に所定間隔で設けられ、これらの走査電極３−１乃至３−ｎ及び維持電極４−１乃至４−ｎに直交するように列方向に延びるｍ（ｍ：自然数）本のデータ電極１０−１乃至１０−ｍ（１０７）が設けられている。従って、ＰＤＰ１には、（ｎ×ｍ）個の表示セルが設けられている。
【０００９】
従来のプラズマディスプレイには、ＰＤＰ１の駆動回路として、駆動用電源２１、コントローラ２２、スキャンドライバ２３、走査パルスドライバ２４、維持ドライバ２５及びデータドライバ２６が設けられている。
【００１０】
駆動用電源２１は、例えば、５Ｖの論理電圧Ｖｄｄ、約７０Ｖのデータ電圧Ｖｄ及び約１７０Ｖの維持電圧Ｖｓを生成すると共に、維持電圧Ｖｓに基づいて、約４００Ｖのプライミング電圧Ｖｐ、約１００Ｖの走査ベース電圧Ｖｂｗ及び約１８０Ｖのバイアス電圧Ｖｓｗを生成する。論理電圧Ｖｄｄはコントローラ２２に供給され、データ電圧Ｖｄはデータドライバ２６に供給され、維持電圧Ｖｓはスキャンドライバ２３及び維持ドライバ２５に供給され、プライミング電圧Ｖｐ及び走査ベース電圧Ｖｂｗはスキャンドライバ２３に供給され、バイアス電圧Ｖｓｗは維持ドライバ２５に供給される。
【００１１】
コントローラ２２は、外部から供給される映像信号Ｓｖに基づいて、スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎ、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３並びにデータドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びＳｄｄ２１乃至Ｓｄｄ２ｍを生成する回路である。スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６はスキャンドライバ２３に供給され、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎは走査パルスドライバ２４に供給され、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３は維持ドライバ２５に供給され、データドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びＳｄｄ２１乃至Ｓｄｄ２ｍはデータドライバ２６に供給される。
【００１２】
スキャンドライバ２３は、図１５に示すように、例えば６個のスイッチ２３−１乃至２３−６から構成されている。スイッチ２３−１の一端にはプライミング電圧Ｖｐが印加され、その他端はポジティプライン２７に接続されている。スイッチ２３−２の一端には維持電圧Ｖｓが印加され、その他端はポジティブライン２７に接続されている。スイッチ２３−３の一端は接地され、その他端はネガティブライン２８に接続されている。スイッチ２３−４の一端には走査ベース電圧Ｖｂｗが印加され、その他端はネガティブライン２８に接続されている。スイッチ２３−５の一端は接地され、その他端はポジティブライン２７に接続されている。スイッチ２３−６の一端は接地され、その他端はネガティブライン２８に接続されている。スイッチ２３−１乃至２３−６は、夫々スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６に基づいてオン／オフを切り替え、ポジティブライン２７及びネガティブライン２８を介して所定波形の電圧が走査パルスドライバ２４に供給される。
【００１３】
走査パルスドライバ２４は、図１５に示すように、例えばｎ個のスイッチ２４−１１乃至２４−１ｎ、ｎ個のスイッチ２４−２１乃至２４−２ｎ、ｎ個のダイオード２４−３１乃至２４−３ｎ及びｎ個のダイオード２４−４１乃至２４−４ｎから構成されている。ダイオード２４−３１乃至２４−３ｎは、夫々スイッチ２４−１１乃至２４−１ｎの両端に並列接続され、ダイオード２４−４１乃至２４−４ｎは、夫々スイッチ２４−２１乃至２４−２ｎの両端に並列接続されている。また、スイッチ２４−１ａ（ａ：ｎ以下の自然数）とスイッチ２４−２ａとが従属接続され、スイッチ２４−１１乃至２４−１ｎの各他端はネガティブライン２８に共通接続され、スイッチ２４−２１乃至２４−２ｎの各他端はポジティブライン２７に共通接続されている。更に、スイッチ２４−１ａとスイッチ２４−２ａとの接続点は、ＰＤＰ１の上から第ａ行目に配置された走査電極３−ａに接続されている。スイッチ２４−１１乃至２４−１ｎ及び２４−２１乃至２４−２ｎは、夫々走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎに基づいてオン／オフを切り替え、走査電極３−１乃至３−ｎに、夫々所定波形の電圧Ｐｓｃ１乃至Ｐｓｃｎが順次供給される。
【００１４】
維持ドライバ２５は、図１６に示すように、例えば３個のスイッチ２５−１乃至２５−３から構成されている。スイッチ２５−１の一端には維持電圧Ｖｓが印加され、その他端には維持電極４−１乃至４−ｎが共通接続されている。スイッチ２５−２の一端は接地され、その他端には維持電極４−１乃至４−ｎが共通接続されている。スイッチ２５−３の一端にはバイアス電圧Ｖｓｗが印加されると共に、その他端には維持電極４−１乃至４−ｎが共通接続されている。スイッチ２５−１乃至２５−３は、夫々維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３に基づいてオン／オフを切り替え、維持電極４−１乃至４−ｎに所定波形の電圧Ｐｓｕが同時に供給される。
【００１５】
データドライバ２６は、図１７に示すように、例えばｍ個のスイッチ２６−１１乃至２６−１ｍ、ｍ個のスイッチ２６−２１乃至２６−２ｍ、ｍ個のダイオード２６−３１乃至２６−３ｍ及びｍ個のダイオード２６−４１乃至２６−４ｍから構成されている。ダイオード２６−３１乃至２６−３ｍは、夫々スイッチ２６−１１乃至２６−１ｍの両端に並列接続され、ダイオード２６−４１乃至２６−４ｍは、夫々スイッチ２６−２１乃至２６−２ｍの両端に並列接続されている。スイッチ２６−１ｂ（ｂ：ｍ以下の自然数）とスイッチ２６−２ｂとが従属接続され、スイッチ２６−１１乃至２６−１ｍの各他端は接地に共通接続され、スイッチ２６−２１乃至２６−２ｍの各他端にはデータ電圧Ｖｄが供給されている。更に、スイッチ２６−１ｂとスイッチ２６−２ｂとの接続点は、ＰＤＰ１の左から第ｂ列目に配置されたデータ電極１０−ｂに接続されている。スイッチ２６−１１乃至２６−１ｍ及び２６−２１乃至２６−２ｍは、夫々データドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びＳｄｄ２１乃至Ｓｓｐｄ２ｍに基づいてオン／オフを切り替え、データ電極１０−１乃至１０−ｍに、夫々所定波形の電圧Ｐｄ１乃至Ｐｄｍが順次供給される。
【００１６】
次に、上述のように構成された従来のプラズマディスプレイの書込選択型駆動動作について説明する。図１８は従来のプラズマディスプレイの書込選択型駆動動作を示すタイミングチャートである。この書込選択型駆動動作では、サブフィールド法が採用され、各サブフィールドには、順次設定されるプライミング期間Ｔｐ、アドレス期間Ｔａ、維持期間Ｔｓ及び電荷消去期間Ｔｅの４つの期間が設けられている。以下、走査電極及び維持電極の基準電位を維持電圧Ｖｓとし、これよりも高い電位を正極性といい、これよりも低い電位を負極性という。また、データ電極の基準電位は接地電位ＧＮＤとし、これよりも高い電位を正極性、これよりも低い電位を負極性という。
【００１７】
プライミング期間Ｔｐでは、先ず、外部から供給される映像信号Ｓｖに基づいて、コントローラ２２がスキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎの生成を開始すると共に、映像信号Ｓｖに基づいたレベルのデータドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びロウレベルのデータドライバ制御信号Ｓｄｄ２１乃至Ｓｄｄ２ｍの生成を開始し、これらの制御信号を所定のドライバに供給する。
【００１８】
この結果、プライミング期間Ｔｐにおいては、ハイレベルのスキャンドライバ制御信号Ｓｓｃｄ１によってスイッチ２３−１がオンすると共に、ハイレベルの維持ドライバ制御信号Ｓｓｕｄ２によりスイッチ２５−２がオンする。従って、図１８に示すように、全ての走査電極３−１乃至３−ｎに正極性のプライミングパルスＰｐｒｐが印加され、全ての維持電極４−１乃至４−ｎに負極性のプライミングパルスＰｐｒｎが印加される。このため、全ての表示セルにおいて、走査電極１０３（３−１乃至３−ｎ）と維持電極１０４（４−１乃至４−ｎ）との間の電極間ギャプ近傍の放電ガス空間１０８でプライミング放電が発生する。これにより、表示セルの書込放電を発生させやすくする活性粒子が放電ガス空間１０８内に生成されると共に、走査電極３−１乃至３−ｎに負の壁電荷が付着し、維持電極４−１乃至４−ｎに正の壁電荷が付着し、データ電極１０−１乃至１０−ｍ上に正の壁電荷が付着する。
【００１９】
続いて、維持ドライバ制御信号Ｓｓｕｄ２がロウレベルに立ち下がることによりスイッチ２５−２がオフすると同時に、維持ドライバ制御信号Ｓｓｕｄ１がハイレベルに立ち上がることによりスイッチ２５−１がオンする。その後スキャンドライバ制御信号Ｓｓｃｄ２が立ち下がることによりスイッチ２３−２がオフすると共に、スキャンドライバ制御信号Ｓｓｃｄ３が立ち上がることによりスイッチ２３−３がオンする。従って、全ての維持電極４−１乃至４−ｎの電位が約１７０Ｖの維持電圧Ｖｓに保持された後、全ての走査電極３−１乃至３−ｎにプライミング消去パルスＰｐｒｅが印加される。このため、全ての表示セルにおいて弱い放電が発生する。これにより、走査電極３−１乃至３−ｎ上の負の壁電荷、維持電極４−１乃至４−ｎ上の正の壁電荷及びデータ電極１０−１乃至１０−ｍ上の正の壁電荷が減少する。
【００２０】
次に、アドレス期間Ｔａの初期状態においては、ハイレベルの維持ドライバ制御信号Ｓｓｕｄ３によりスイッチ２５−３がしていると共に、プライミング期間Ｔｐの後半から供給されているハイレベルのスキャンドライバ制御信号Ｓｓｃｄ４及びＳｓｃｄ５によりスイッチ２３−４及び２３−５がオンしている。従って、全ての維持電極４−１乃至４−ｎに正極性（バイアス電圧Ｖｓｗ）のバイアスパルスＰｂｐが印加されると共に、全ての走査電極３−１乃至３−ｎに印加されるパルスＰｓｃ１乃至Ｐｓｃｎの電位が一旦走査ベース電圧Ｖｂｗに保持される。
【００２１】
このような状態において、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎを順次ロウレベルに立ち下げると共に、これに整合させて走査パルスドライバ制御信号Ｓｓｐｄ２１乃至Ｓｓｐｄ２ｎを順次ハイレベルに立ち上げることにより、スイッチ２４−１１乃至２４−１ｎを順次オフさせると共に、スイッチ２４−２１乃至２４−２ｎを順次オンさせる。更に、これに同期して、図示しないが、データドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍを映像信号Ｓｖに基づいてハイレベルに立ち上げると共に、これに整合させてデータドライバ制御信号Ｓｄｄ２１乃至Ｓｄｄ２ｍを立ち下げることにより、スイッチ２６−１１乃至２６−１ｍを映像信号Ｓｖに基づいてオンさせると共に、スイッチ２６−２１乃至２６−２ｍをオフさせる。これにより、第ａ行目の第ｂ列目の表示セルにおいて書き込みが行われる場合には、走査電極３−ａに負極性の走査パルスＰｗｓｎが印加されると同時に、第ｂ列目のデータ電極１０−ｂに正極性のデータパルスＰｄｂが印加される。この結果、第ａ行目の第ｂ列目の表示セルにおいて対向放電が発生し、更にこの対向放電をトリガとする面放電が書込放電として走査電極及び維持電極間で発生し、電極に壁電荷が付着する。これに対し、書込放電が発生しなかった表示セルにおいては、プライミング期間Ｔａの電荷消去後の壁電荷が少ない状態のままである。
【００２２】
次に、維持期間Ｔｓにおいては、スキャンドライバ制御信号Ｓｓｃｄ２及びＳｓｃｄ６がそのサブフィールドに応じた回数だけ交互に立ち上がり／立ち下がりを繰り返す。この結果、スイッチ２３−２及び２３−６が交互にオン／オフを繰り返す。また、これと同期して、維持ドライバ制御信号Ｓｓｕｄ１及びＳｓｕｄ２もそのサブフィールドに応じた回数だけ交互に立ち上がり／立ち下がりを繰り返す。この結果、スイッチ２５−１及び２５−２が交互にオン／オフを繰り返す。従って、全ての走査電極３−１乃至３−ｎに負極性の維持パルスＰｓｕｎ１がサブフィールドに応じた回数だけ印加されると共に、全ての維持電極４−１乃至４−ｎに負極性の維持パルスＰｓｕｎ２がサブフィールドに応じた回数だけ維持パルスＰｓｕｎ１に対し排他的に印加される。これにより、アドレス期間Ｔａで書き込みが行われなかった表示セルの壁電荷量は極めて少ないので、その表示セルに維持パルスが印加されても維持放電は発生しない。一方、アドレス期間Ｔａで書込放電が発生した表示セルにおいては、走査電極に正電荷が、維持電極に負電荷が付着しているため、維持パルスと壁電荷電圧とが互いに重畳され、電極間の電圧が放電開始電圧を超えて放電が発生する。
【００２３】
次に、電荷消去期間Ｔｅにおいては、スキャンドライバ制御信号Ｓｓｃｄ３が立ち上がることによりスイッチ２３−３がオンする。この結果、全ての走査電極３−１乃至３−ｎに負極性の電荷消去パルスＰｅｅｎが印加される。従って、全ての表示セルにおいて弱い放電が発生する。これにより、維持期間Ｔｓにおいて発光していた表示セル内の走査電極及び維持電極上に蓄積していた壁電荷が消去され、全ての表示セルの電荷状態が均一化される。
【００２４】
このような駆動方法に対し、プライミング期間の間引きを図った駆動方法がある。以下、図１８に示す駆動方法を第１の従来例、プライミング期間の間引きを図った駆動方法を第２の従来例という。図１９は第２の従来例に係る駆動方法を示すタイミングチャートである。
【００２５】
第２の従来例においては、走査ベース電圧Ｖｂｗが負の電圧値に設定され、プライミング期間Ｔｐにおける維持電極のバイアスレベルＶａ及び走査ベース電圧Ｖｓｗが維持電圧Ｖｓよりも低く設定され、プライミング消去パルスＰｐｒｅの最終到達電位が走査パルスＰｗｓｎよりも高く設定されている。
【００２６】
また、データパルスの電位振幅を小さくすることを目的として、プライミング消去パルスＰｐｒｅを走査電極に印加している間の維持電極の電位を走査パルスＰｗｓｎを走査電極に印加している間の維持電極の電位よりも高くする駆動方法が提案されている（特開２０００−３０５５１０号公報）。以下、この駆動方法を第３の従来例という。図２０は第３の従来例に係る駆動方法を示すタイミングチャートである。
【００２７】
第３の従来例では、第１の従来例と同様に、走査電極及び維持電極の電位を常に０以上としている。また、プライミング消去パルスＰｐｒｅを走査電極に印加している間の維持電極のバイアスレベルＶａがアドレス期間Ｔａの維持電極の走査ベース電圧Ｖｓｗよりも０乃至４０Ｖだけ高く設定されている。これに伴い、プライミング消去パルスＰｐｒｅの最終到達電位も走査パルスＰｓｗｎの電位ＧＮＤよりも０乃至４０Ｖだけ高く設定されている。
【００２８】
【発明が解決しようとする課題】
しかしながら、第１の従来例では、消費電力が大きいため、近時の低消費電力化の要請に応えることができないという問題点がある。また、第２の従来例においては、アドレス期間Ｔａ内の走査電極の電位を負に保持しているため、電源の構造が複雑になると共に、消費電力の低減についても十分とはいえない。更に、第３の従来例においては、プライミング消去パルスＰｐｒｅが走査電極に印加されている際の維持電極の電位がアドレス期間Ｔａにおけるものよりも高いため、走査電極及び維持電極上の壁電荷の減少が過剰となり、書込放電が発生しづらくなって駆動特性が悪化するという問題点がある。
【００２９】
本発明はかかる問題点に鑑みてなされたものであって、誤書き込みの発生を防止しながら消費電力を低減することができるプラズマディスプレイパネルの駆動方法、駆動回路及びプラズマ表示装置を提供することを目的とする。
【００３０】
【課題を解決するための手段】
本発明に係るプラズマディスプレイパネルの駆動方法は、対向して配置された第１及び第２の基板、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ第１の方向に延びる複数本の走査電極及び維持電極、並びに前記第２の基板における前記第１の基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極が設けられ、前記走査電極及び維持電極と前記データ電極との各交点に表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルの駆動方法において、前記走査電極上に負の壁電荷を形成し前記維持電極及びデータ電極上に正の壁電荷を形成する工程と、前記走査電極上の負の壁電荷、前記維持電極上の正の壁電荷及び前記データ電極上の正の壁電荷の量を調整する工程と、前記走査電極の電位を正の一定値に設定する工程と、前記走査電極に前記一定値よりも低い電圧の走査パルスを順次印加すると共に、前記映像信号に基づいて前記データ電極に立ち上がるデータパルスを印加して選択的に書込放電を発生させる工程と、を有し、前記壁電荷の量を調整する工程における前記走査電極の最終到達電位を（Ｖｓ，ｐｅ）、前記維持電極の電位をＶｃ１、前記データ電極の電位を（Ｖｄ，ｐｅ）とし、前記走査パルスの電位を（Ｖｓ，ｗ）とし、前記映像信号に基づいて前記走査パルスが印加されても前記データパルスが印加されない表示セルにおける前記データ電極の電位を（Ｖｄ，ｗ）とし、前記走査パルス及びデータパルスを印加する工程における前記維持電極の電位をＶｃ２としたときに、（Ｖｄ，ｐｅ）−（Ｖｓ，ｐｅ）＜（Ｖｄ，ｗ）−（Ｖｓ，ｗ）及びＶｃ１≦Ｖｃ２と、（Ｖｄ，ｐｅ）＜（Ｖｄ，ｗ）の関係が成り立つことを特徴とする。
【００３１】
本発明に係るプラズマディスプレイパネルの駆動回路は、対向して配置された第１及び第２の基板、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ第１の方向に延びる複数本の走査電極及び維持電極、並びに前記第２の基板における前記第１の基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極が設けられ、前記走査電極及び維持電極と前記データ電極との各交点に表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルの駆動回路において、前記走査電極上に負の壁電荷を形成し前記維持電極及びデータ電極上に正の壁電荷を形成し、その後前記走査電極上の負の壁電荷、前記維持電極上の正の壁電荷及び前記データ電極上の正の壁電荷の量を調整し、その後前記走査電極の電位を正の一定値に設定し、その後前記走査電極に前記一定値よりも低い電圧の走査パルスを順次印加すると共に、前記映像信号に基づいて前記データ電極に立ち上がるデータパルスを印加して選択的に書込放電を発生させるための制御信号を生成するコントローラを有し、前記壁電荷の量を調整する際の前記走査電極の最終到達電位を（Ｖｓ，ｐｅ）、前記維持電極の電位をＶｃ１、前記データ電極の電位を（Ｖｄ，ｐｅ）とし、前記走査パルスの電位を（Ｖｓ，ｗ）とし、前記映像信号に基づいて前記走査パルスが印加されても前記データパルスが印加されない表示セルにおける前記データ電極の電位を（Ｖｄ，ｗ）とし、前記走査パルス及びデータパルスを印加する際の前記維持電極の電位をＶｃ２としたときに、（Ｖｄ，ｐｅ）−（Ｖｓ，ｐｅ）＜（Ｖｄ，ｗ）−（Ｖｓ，ｗ）及びＶｃ１≦Ｖｃ２と、（Ｖｄ，ｐｅ）＜（Ｖｄ，ｗ）の関係が成り立つことを特徴とする。
【００３２】
本発明においては、走査電極の電位と対向電極の電位との差である対向電位差について、プライミング消去時の電位差（（Ｖｄ，ｐｅ）−（Ｖｓ，ｐｅ））を書き込み時の電位差（（Ｖｄ，ｗ）−（Ｖｓ，ｗ））よりも小さくしているので、プライミング消去時には、対向放電が発生しないか、又は発生したとしても極めて微弱なものになる。従って、それ以前にデータ電極上に形成された正の壁電荷はほとんど減少せず、その後の書き込み時における内部電圧が向上する。これにより、データ電極に印加するデータパルスの電位を低減しても十分な書き込みが行われるようになるので、消費電力が低減される。また、維持電極の電位については、プライミング消去時の電位Ｖｃ１を書き込み時の電位Ｖｃ２以下としているので、誤書き込みによる誤灯の発生が抑制される。
【００３３】
なお、前記書込放電を発生させた後に、前記走査電極及び維持電極に電位がＶｓの維持パルスを交互に印加して表示発光を行わせ、Ｖｓ≦Ｖｃ２−（Ｖｓ，ｗ）＜Ｖｓ＋４０（Ｖ）の関係を成り立たせることにより、確実な駆動マージンを確保することが可能である。特に、Ｖｓ＋１５≦Ｖｃ２−（Ｖｓ，ｗ）＜Ｖｓ＋２５（Ｖ）の関係を成り立たせた場合には、広い駆動マージンを確保することが可能である。
【００３４】
また、更に（Ｖｓ，ｐｅ）＞（Ｖｓ，ｗ）の関係を成り立たせてもよく、この場合、更にＶｃ１−（Ｖｓ，ｐｅ）＜Ｖｃ２−（Ｖｓ，ｗ）の関係を成り立たせることができる。
【００３５】
更に、（Ｖｄ，ｐｅ）＜（Ｖｄ，ｗ）の関係を成り立たせてもよく、この場合、更にＶｃ１−（Ｖｓ，ｐｅ）≦Ｖｃ２−（Ｖｓ，ｗ）の関係及び／又はＶｃ１−（Ｖｓ，ｐｅ）≧Ｖｓの関係を成り立たせることができる。
【００３６】
本発明に係るプラズマ表示装置は、上述のいずれかの駆動回路と、この駆動回路により駆動されるプラズマディスプレイパネルと、を有することを特徴とする。
【００３７】
【発明の実施の形態】
本願発明者等が前記課題を解決すべく、鋭意実験研究を重ねた結果、プライミング期間内の壁電荷を減少させる際の走査電極の最終到達電位を（Ｖｓ，ｐｅ）、データ電極の電位を（Ｖｄ，ｐｅ）とし、走査パルスの電位を（Ｖｓ，ｗ）とし、映像信号に基づいて走査パルスが印加されてもデータパルスが印加されない表示セルにおけるデータ電極の電位を（Ｖｄ，ｗ）としたときに、（（Ｖｄ，ｐｅ）−（Ｖｓ，ｐｅ））＜（（Ｖｄ，ｗ）−（Ｖｓ，ｗ））の関係を成り立たせることにより、書込放電を発生させるためのデータ電圧を低減し、この結果、消費電力を低減できることを見出した。上述の関係は第２の従来例においても成り立っているが、走査ベース電圧が負であるため、上述のような問題点が残っている。この問題点を解消するために、単に、第３の従来例のように、走査ベース電圧を正にしたとしても、第２の従来例では、プライミング消去パルスＰｐｒｅの電位が最終到達電位に達したときの走査電極及び維持電極間の電位差が約２３８Ｖ、アドレス期間における走査パルスＰｗｓｎの電位とバイアス電圧との差が２４７Ｖといずれも極めて大きいため、正常に動作するとは考えにくい。
【００３８】
以下、本発明の実施例に係る第１の実施例に係るプラズマディスプレイについて、添付の図面を参照して具体的に説明する。図１は本発明の実施例に係るプラズマディスプレイの構造を示すブロック図である。
【００３９】
第１の実施例は、駆動用電源２１の代わりに駆動用電源３１が設けられ、コントローラ２２の代わりにコントローラ３２が設けられ、データドライバ２６の代わりにデータドライバ３６が設けられている点で図１４に示す第１の従来例と相違している。
【００４０】
駆動用電源３１は、例えば、５Ｖの論理電圧Ｖｄｄ、約５５Ｖのデータ電圧Ｖｄ、約１７０Ｖの維持電圧Ｖｓ、約４００Ｖのプライミング電圧Ｖｐ、約１００Ｖの走査ベース電圧Ｖｂｗ及び約１８０Ｖのバイアス電圧Ｖｓｗだけでなく、約−１０Ｖの対向放電防止電圧Ｖｐｒｓ１を生成するように構成されている。対向放電防止電圧Ｖｐｒｓ１はデータドライバ３６に供給される。
【００４１】
コントローラ３２は、スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎ、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３並びにデータドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びＳｄｄ２１乃至Ｓｄｄ２ｍだけでなく、データドライバ制御信号Ｓｄｄ５１乃至Ｓｄｄ５ｍを生成する回路である。
【００４２】
図２はデータドライバ３６の構造を示す回路図である。データドライバ３６は、例えばｍ個のスイッチ２６−１１乃至２６−１ｍ、ｍ個のスイッチ２６−２１乃至２６−２ｍ、ｍ個のスイッチ２６−５１乃至２６−５ｍ、ｍ個のダイオード２６−３１乃至２６−３ｍ、ｍ個のダイオード２６−４１乃至２６−４ｍ及びｍ個のダイオード２６−６１乃至２６−６ｍから構成されている。ダイオード２６−６１乃至２６−６ｍは、夫々スイッチ２６−５１乃至２６−５ｍの両端に並列接続されている。スイッチ２６−５ｂの一端はスイッチ２６−１ｂ及びスイッチ２６−２ｂの接続点に接続され、これらの各他端には対向放電防止電圧Ｖｐｒｓ１が供給されている。スイッチ２６−５１乃至２６−５ｍは、夫々データドライバ制御信号Ｓｄｄ５１乃至Ｓｄｄ５ｍに基づいてオン／オフを切り替え、データ電極１０−１乃至１０−ｍに、夫々所定波形の電圧Ｐｄ１乃至Ｐｄｍが順次供給される。
【００４３】
駆動回路には、駆動用電源３１、コントローラ３２並びにドライバ２３、２４、２５及び３６が含まれている。
【００４４】
次に、上述のように構成された第１の実施例に係るプラズマディスプレイの動作について説明する。図３は本発明の第１の実施例に係るプラズマディスプレイの動作を示すタイミングチャートである。また、図４はプライミングパルスＰｐｒｐ及びＰｐｒｎが印加された後の電荷の状態を示す模式図、図５は第１の実施例においてプライミング消去パルスＰｐｒｅ１の印加により対向放電が発生しなかった場合のその後の電荷の状態を示す模式図、図６は第１の実施例においてプライミング消去パルスＰｐｒｅ１の印加により対向放電が発生した場合のその後の電荷の状態を示す模式図、図７は従来のプラズマディスプレイにおいてプライミング消去パルスＰｐｒｅの印加により対向放電が発生した場合のその後の電荷の状態を示す模式図である。
【００４５】
本実施例においては、図３に示すように、図１８に示す従来の駆動方法と同様に、プライミング期間Ｔｐにおいて、データ電極１０−１乃至１０−ｍの電位を接地電位ＧＮＤに保持した状態で、走査電極３−１乃至３−ｎに正極性のプライミングパルスＰｐｒｐを印加すると共に、維持電極４−１乃至４−ｎに負極性のプライミングパルスＰｐｒｎを印加する。このため、図４に示すように、走査電極３−１乃至３−ｎ及び維持電極４−１乃至４−ｎ間で面放電が発生し、走査電極３−１乃至３−ｎ及びデータ電極１０−１乃至１０−ｍ間で対向放電が発生し、これらの結果、活性粒子が放電ガス空間内に生成されると共に、全ての走査電極に負の壁電荷が付着し、全てのデータ電極及び全ての維持電極に正の壁電荷が付着する。
【００４６】
次いで、全ての走査電極３−１乃至３−ｎにプライミング消去パルスＰｐｒｅ１を印加すると共に、コントローラ３２がデータドライバ３６にハイレベルのデータドライバ制御信号Ｓｄｄ５１乃至Ｓｄｄ５ｍを出力し、スイッチ２６−５１乃至２６−５ｍがオンする。従って、データドライバ３６により各データ電極１０−１乃至１０−ｍに負極性（対向放電防止電圧Ｖｐｒｓ１）の対向放電防止パルスＰｐｒｓ１が印加される。このとき、維持電極４−１乃至４−ｎの電位は維持電圧Ｖｓ（Ｖｃ１）に保持する。前述のように、対向放電防止電圧Ｖｐｒｓ１は−１０Ｖであるので、プライミング消去パルスＰｐｒｅ１が最終到達電位Ｖｓ，ｐｅである接地電位ＧＮＤに達したときの走査電極の電位とデータ電極の電位（Ｖｐｒｓ１＝Ｖｄ，ｐｅ）との差Ｄｖｐｅ１は、下記数式１で表される。
【００４７】
【数１】
Ｄｖｐｅ１＝Ｖｄ，ｐｅ−Ｖｓ，ｐｅ＝（−１０）−０＝−１０  （Ｖ）
【００４８】
また、最終到達電位Ｖｓ，ｐｅ（０Ｖ）と維持電極の電位（維持電圧Ｖｓ：１７０Ｖ）との差は維持電圧Ｖｓ（１７０Ｖ）に等しくなっている。
【００４９】
従って、従来の駆動方法と同様に、走査電極及び維持電極間でプライミングパルスＰｐｒｐ及びＰｐｒｎの印加時とは逆極性の弱い放電が発生するが、走査電極及びデータ電極間では、図５に示すように、対向放電が発生しないか、又は、図６に示すように、対向放電が発生しても極めて微弱なものである。一方、従来の駆動方法では、データ電極の電位は接地電位ＧＮＤに保持されているため、図７に示すように、容易に対向放電が発生している。従って、本実施例では、図５又は図６に示すように、走査電極３−１乃至３−ｎ及び維持電極４−１乃至４−ｎに付着した壁電荷は、その後のアドレス期間Ｔａにおいて誤放電が発生しない程度に減少され、データ電極１０−１乃至１０−ｍには正の壁電荷が減少せずにそのまま残っているか、又は比較的多量の壁電荷が付着したまま残っている。
【００５０】
プライミング期間Ｔｐ後のアドレス期間Ｔａでは、図１８に示す従来の駆動方法と同様に、全ての維持電極４−１乃至４−ｎに正極性（バイアス電圧Ｖｓｗ：Ｖｃ２）のバイアスパルスＰｂｐが印加され、全ての走査電極３−１乃至３−ｎの電位が走査ベース電圧Ｖｂｗに保持された状態において、表示セルの走査が行われる。即ち、走査電極３−１乃至３−ｎに順次負極性の走査パルスＰｗｓｎ（電位：ＧＮＤ）が印加されると共に、映像信号Ｓｖに基づいてデータ電極に正極性のデータパルスＰｄ１乃至Ｐｄｍが印加される。表示が行われない表示セルにおけるデータ電極の電位は接地電位ＧＮＤに保持される。これにより、第ａ行目の第ｂ列目の表示セルにおいて書き込みが行われる場合には、走査電極３−ａに負極性の走査パルスＰｗｓｎが印加されると同時に、第ｂ列目のデータ電極１０−ｂに正極性のデータパルスＰｄｂが印加される。この結果、第ａ行目の第ｂ列目の表示セルにおいて対向放電が発生し、更にこの対向放電をトリガとする面放電が書込放電として走査電極及び維持電極間で発生し、電極に壁電荷が付着する。この際、プライミング期間Ｔｐの結果として、データ電極には多量の正の壁電荷が残存しているため、従来の駆動方法におけるものよりも低いデータ電圧Ｖｄであっても十分な書込放電が発生する。これに対し、書込放電が発生しなかった表示セルにおいては、プライミング期間Ｔａの電荷消去後の壁電荷が少ない状態のままである。なお、走査電極又は維持電極に付着している壁電荷はプライミング消去パルスＰｐｒｅ１の印加により十分に減少しているため、誤放電（誤書き込み）は生じない。
【００５１】
また、走査パルスＰｗｓｎの電位（Ｖｓ，ｗ＝０Ｖ）に対する書き込みが行われない表示セルにおけるデータ電極の電位（Ｖｄ，ｗ＝０Ｖ）の差Ｄｖｗ１は、下記数式２で表される。
【００５２】
【数２】
Ｄｖｗ１＝Ｖｄ，ｗ−Ｖｓ，ｗ＝０  （Ｖ）
【００５３】
従って、Ｄｖｗ１＞Ｄｖｐｅ１の関係が成り立っている。
【００５４】
更に、走査パルスＰｗｓｎの電位（０Ｖ）とバイアスパルスＰｂｐの電位（バイアス電圧Ｖｓｗ：１８０Ｖ）との差は維持電圧Ｖｓ（１７０Ｖ）より大きくなっている。
【００５５】
アドレス期間Ｔａの後の維持期間Ｔｓにおいては、図１８に示す従来の駆動方法と同様に、全ての走査電極３−１乃至３−ｎに負極性の維持パルスＰｓｕｎ１がサブフィールドに応じた回数だけ印加されると共に、全ての維持電極４−１乃至４−ｎに負極性の維持パルスＰｓｕｎ２がサブフィールドに応じた回数だけ維持パルスＰｓｕｎ１に対し排他的に印加される。これにより、アドレス期間Ｔａで書き込みが行われなかった表示セルの壁電荷量は極めて少ないので、その表示セルに維持パルスが印加されても維持放電は発生しないが、アドレス期間Ｔａで書込放電が発生した表示セルにおいては、走査電極に正電荷が、維持電極に負電荷が付着しているため、維持パルスと壁電荷電圧とが互いに重畳され、電極間の電圧が放電開始電圧を超えて放電が発生する。
【００５６】
次の電荷消去期間Ｔｅにおいては、図１８に示す従来の駆動方法と同様に、全ての走査電極３−１乃至３−ｎに負極性の電荷消去パルスＰｅｅｎが印加される。従って、全ての表示セルにおいて弱い放電が発生する。これにより、維持期間Ｔｓにおいて発光していた表示セル内の走査電極及び維持電極上に蓄積していた壁電荷が消去され、全ての表示セルの電荷状態が均一化される。
【００５７】
このような第１の実施例によれば、プライミング期間Ｔｐにおいて、走査電極へのプライミング消去パルスＰｐｒｅ１の印加と同時にデータ電極に対向放電防止パルスＰｐｒｓ１が印加されているため、その後のアドレス期間Ｔａにおいて、データ電極に多量の正の壁電荷が付着したままになっている。従って、データ電圧Ｖｄを低減することが可能である。また、プライミング消去パルスＰｐｒｅ１の印加によって、走査電極及び維持電極間の壁電圧が低下するため、アドレス期間Ｔａでの誤書き込みが防止される。
【００５８】
なお、プライミング消去パルスＰｐｒｅ１が走査電極に印加されている間の維持電極の電位は、バイアス電圧Ｖｓｗ以下であれば維持電圧Ｖｓ以上であってもよい。
【００５９】
次に、本発明の第２の実施例について説明する。図８は本発明の第２の実施例に係るプラズマディスプレイの構造を示すブロック図である。
【００６０】
第２の実施例は、駆動用電源３１の代わりに駆動用電源４１が設けられ、コントローラ３２の代わりにコントローラ４２が設けられ、スキャンドライバ２３の代わりにスキャンドライバ４３が設けられている点で図１４に示す第１の従来例と相違している。
【００６１】
駆動用電源４１は、例えば、５Ｖの論理電圧Ｖｄｄ、約５５Ｖのデータ電圧Ｖｄ、約１７０Ｖの維持電圧Ｖｓ、約４００Ｖのプライミング電圧Ｖｐ、約１００Ｖの走査ベース電圧Ｖｂｗ及び約１８０Ｖのバイアス電圧Ｖｓｗだけでなく、約１０Ｖの対向放電防止電圧Ｖｐｒｓ２を生成するように構成されている。対向放電防止電圧Ｖｐｒｓ２はスキャンドライバ４３に供給される。
【００６２】
コントローラ４２は、スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎ、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３並びにデータドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びＳｄｄ２１乃至Ｓｄｄ２ｍだけでなく、スキャンドライバ制御信号Ｓｓｃｄ７を生成する回路である。
【００６３】
スキャンドライバ４３は、図示しないが、スキャンドライバ制御信号Ｓｓｃｄ７がハイレベルになったときにネガティブライン２８を介して対向放電防止電圧Ｖｐｒｓ２を走査パルスドライバ２４に出力できるように構成されている。
【００６４】
駆動回路には、駆動用電源４１、コントローラ４２並びにドライバ４３、２４、２５及び２６が含まれている。
【００６５】
次に、上述のように構成された第２の実施例に係るプラズマディスプレイの動作について説明する。図９は本発明の第２の実施例に係るプラズマディスプレイの動作を示すタイミングチャートである。
【００６６】
本実施例においては、図９に示すように、図３に示す第１の実施例における駆動方法と同様に、プライミング期間Ｔｐにおいて、データ電極１０−１乃至１０−ｍの電位を接地電位ＧＮＤに保持した状態で、走査電極３−１乃至３−ｎに正極性のプライミングパルスＰｐｒｐを印加すると共に、維持電極４−１乃至４−ｎに負極性のプライミングパルスＰｐｒｎを印加する。このため、図４に示すように、走査電極３−１乃至３−ｎ及び維持電極４−１乃至４−ｎ間で面放電が発生し、走査電極３−１乃至３−ｎ及びデータ電極１０−１乃至１０−ｍ間で対向放電が発生し、これらの結果、放電ガス空間内に活性粒子が生成されると共に、全ての走査電極に負の壁電荷が付着し、全てのデータ電極及び全ての維持電極に正の壁電荷が付着する。
【００６７】
次いで、コントローラ４２がスキャンドライバ４３にハイレベルのスキャンドライバ制御信号Ｓｓｃｄ７を出力する。従って、スキャンドライバ４３から走査パルスドライバ２４に対向放電防止電圧Ｖｐｒｓ２が供給され、最終到達電位Ｖｓ，ｐｅが対向放電防止電圧Ｖｐｒｓ２のプライミング消去パルスＰｐｒｅ２が全ての走査電極３−１乃至３−ｎに印加される。これと同時に、維持電極４−１乃至４−ｎにバイアスパルスＰｂｐが印加され、維持電極４−１乃至４−ｎの電位はバイアス電圧Ｖｓｗ（Ｖｃ１）に保持される。データ電極１０−１乃至１０−ｍの電位は接地電位ＧＮＤに保持されたままである。前述のように、対向放電防止電圧Ｖｐｒｓ２は１０Ｖであるので、プライミング消去パルスＰｐｒｅが最終到達電位Ｖｓ，ｐｅ（＝Ｖｐｒｓ２）に達したときの走査電極の電位に対するデータ電極の電位（Ｖｄ，ｐｅ＝０Ｖ）の差Ｄｖｐｅ２は、下記数式３で表される。
【００６８】
【数３】
Ｄｖｐｅ２＝Ｖｄ，ｐｅ−Ｖｓ，ｐｅ＝０−１０＝−１０  （Ｖ）
【００６９】
また、最終到達電位Ｖｓ，ｐｅ（１０Ｖ）と維持電極の電位（バイアス電圧Ｖｓｗ：１８０Ｖ）との差は維持電圧Ｖｓ（１７０Ｖ）に等しくなっている。
【００７０】
従って、第１の実施例と同様に、走査電極及びデータ電極間では、図５に示すように、対向放電が発生しないか、又は、図６に示すように、対向放電が発生しても極めて微弱なものである。従って、図５又は図６に示すように、走査電極３−１乃至３−ｎ及び維持電極４−１乃至４−ｎに付着した壁電荷は、その後のアドレス期間Ｔａにおいて誤放電が発生しない程度に減少され、データ電極１０−１乃至１０−ｍには正の壁電荷が減少せずにそのまま残っているか、又は比較的多量の壁電荷が付着したまま残っている。
【００７１】
その後のアドレス期間Ｔａ、維持期間Ｔｓ及び電荷消去期間Ｔｅでは、第１の実施例と同様の動作が行われる。
【００７２】
従って、第２の実施例におけるアドレス期間Ｔａでは、走査パルスＰｗｓｎの電位（Ｖｓ，ｗ＝０Ｖ）に対する書き込みが行われない表示セルにおけるデータ電極の電位（Ｖｄ，ｗ＝０Ｖ）の差Ｄｖｗ２は、下記数式４で表される。
【００７３】
【数４】
Ｄｖｗ２＝Ｖｄ，ｗ−Ｖｓ，ｗ＝０  （Ｖ）
【００７４】
従って、Ｄｖｗ２＞Ｄｖｐｅ２の関係が成り立っている。
【００７５】
更に、走査パルスＰｗｓｎの電位（０Ｖ）とバイアスパルスＰｂｐの電位（バイアス電圧Ｖｓｗ：１８０Ｖ）との差は、第２の実施例においても維持電圧Ｖｓ（１７０Ｖ）より大きくなっている。
【００７６】
このような第２の実施例によれば、プライミング消去パルスＰｐｒｅ２の最終到達電位Ｖｓ，ｐｅが対向放電防止電圧Ｖｐｒｓ２となっているので、第１の実施例と同様に、データ電極に多量の正の壁電荷が付着したままになっている。従って、データ電圧Ｖｄを低減しても十分な書込放電を発生させることが可能である。また、プライミング消去パルスＰｐｒｅ２の印加によって、走査電極及び維持電極間の壁電圧が低下するため、アドレス期間Ｔａでの誤書き込みが防止される。更に、第２の実施例では、負の電圧の生成が不要なため、第１の実施例と比較すると駆動用電源４１の構造を簡素化することが可能である。
【００７７】
なお、プライミング消去パルスＰｐｒｅ２が走査電極に印加されている間の維持電極の電位は、電位差Ｄｖｐｅ２が電位差Ｄｖｗ２よりも小さくなり、且つ維持電圧Ｖｓ以上であればバイアス電圧Ｖｓｗ以下であってもよい。図１０は、横軸に対向放電防止電圧Ｖｐｒｓ２をとり、縦軸に必要とされるデータ電圧Ｖｄをとって、第２の実施例における両者の関係を示すグラフ図である。図１０に示すように、対向放電防止電圧Ｖｐｒｓ２（＝Ｖｓ，ｐｅ）が高くなるに連れて、即ち電位差Ｄｖｐｅ２の値が小さくなるに連れて、書込放電に必要とされるデータ電圧Ｖｄが低減されている。つまり、対向放電防止電圧Ｖｐｒｓ２を高くするほど、消費電力を低減することができることになる。
【００７８】
また、第１及び第２の実施例においては、プライミング消去パルスが印加されている期間における維持電極の電位Ｖｃ１とアドレス期間Ｔａにおける維持電極の電位Ｖｃ２との差を０又は１０Ｖとしているが、本発明はこれに限定されるものではない。図１１は、横軸に維持電極の電位差（Ｖｃ２−Ｖｃ１）をとり、縦軸に維持電圧Ｖｓをとって、第２の実施例における両者の関係を示すグラフ図である。なお、実線は誤書き込みによって維持期間Ｔｓにおいて誤灯が発生しない最高の維持電圧Ｖｓを示し、破線は維持期間において誤灯が発生しない最低の維持電圧Ｖｓ（放電開始電圧）を示す。図１１に示すように、維持電極の電位差が０乃至４０Ｖであれば、誤灯及び誤書き込みが発生しない維持電圧Ｖｓを確保することができるので好ましい。また、特に電位差が１５乃至２５Ｖであればその駆動マージンが広いため、より一層好ましい。
【００７９】
更に、第１及び第２の実施例を互いに組み合わることにより、データ電極に対向放電防止パルスＰｐｒｓ１を印加すると共に、走査電極におけるプライミング消去パルスの最終到達電位Ｖｓ，ｐｅを対向放電防止電圧Ｖｐｒｓ２としてもよい。
【００８０】
更にまた、アドレス期間Ｔａにおいて書き込みが行われない表示セルにおけるデータ電極の電位を接地電位ＧＮＤより上げるか、又は走査パルスＰｗｓｎの電位を接地電位ＧＮＤより下げることにより、プライミング消去パルスが最終到達電位に到達したときの走査電極の電位（Ｖｓ，ｐｅ）とデータ電極の電位（Ｖｄ，ｐｅ）との差（（Ｖｄ，ｐｅ）−（Ｖｓ，ｐｅ））が走査パルスの電位（Ｖｓ，ｗ）と書き込みが行われない表示セルにおけるデータ電極の電位（Ｖｄ，ｗ）との差（（Ｖｄ，ｗ）−（Ｖｓ，ｗ））よりも小さくなるようにしてもよい。
【００８１】
なお、本発明に係るプラズマ表示装置は、例えばテレビ受像機及びコンピュータのモニタ等の表示装置として使用することができる。図１２に本発明を適用したプラズマディスプレイ（ＰＤＰマルチメディアモニタ）の構成の一例を示す。図１２において、図１４に示す従来のプラズマディスプレイと同一の構成要素には、同一の符号を付してその詳細な説明は省略する。このプラズマ表示装置では、ＰＤＰ１及びその駆動回路の前段にアナログ・インターフェイス回路９１と、デジタル信号処理回路９２とが設けられている。また、交流１００Ｖから装置各部に直流電圧を供給する電源回路９３が設けられている。アナログ・インターフェイス回路９１は、Ｙ／Ｃ分離回路及びクロマ・デコーダ９４と、アナログ・デジタル変換器（ＡＤＣ）９５と、画像フォーマット変換回路９６と、逆ガンマ変換回路９７と、同期信号制御回路９８とから構成されている。
【００８２】
Ｙ／Ｃ分離回路及びクロマ・デコーダ９４は、この表示装置がテレビ受像機の表示部として用いられる場合に、アナログの映像信号ＡＶを赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の各輝度信号に分解する回路である。ＡＤＣ９５は、この表示装置がコンピュータ等のモニタとして用いられる場合に、アナログのＲＧＢ信号ＡＲＧＢをデジタルのＲＧＢ信号に変換し、この表示装置がテレビ受像機の表示部として用いられる場合に、Ｙ／Ｃ分離回路及びクロマ・デコーダ９４から供給されるＲ、Ｇ、Ｂ各色の輝度信号をデジタルのＲ、Ｇ、Ｂ各色の輝度信号に変換する回路である。画像フォーマット変換回路９６は、ＰＤＰ１の画素構成とＡＤＣ９５から供給されるデジタルのＲ、Ｇ、Ｂ各色の輝度信号の画素構成とが相違している場合に、デジタルのＲ、Ｇ、Ｂ各色の輝度信号の画素構成をＰＤＰ１の画素構成に適合するように変換する回路である。逆ガンマ変換回路９７は、ＣＲＴディスプレイのガンマ特性に適合するようにガンマ補正されているデジタルのＲＧＢ信号又は画像フォーマット変換回路９６からのデジタルのＲ、Ｇ、Ｂ各色の輝度信号の特性をＰＤＰ１の線形なガンマ特性に適合するように逆ガンマ補正する回路である。同期信号制御回路９８は、アナログの映像信号ＡＶとともに供給される水平同期信号に基づいて、ＡＤＣ９５のサンプリングクロック信号及びデータクロック信号を生成する回路である。
【００８３】
なお、図１４に示す従来のプラズマディスプレイでは、論理電圧Ｖｄｄ、データ電圧Ｖｄ及び維持電圧Ｖｓが駆動用電源２１により生成されると共に、プライミング電圧Ｖｐ等が維持電圧Ｖｓに基づいて駆動用電源２１により生成されている。一方、図１２に示すプラズマ表示装置では、電源回路９３が交流１００Ｖから論理電圧Ｖｄｄ、データ電圧Ｖｄ及び維持電圧Ｖｓを生成し、駆動用電源２１は、電源回路９３から供給される維持電圧Ｖｓに基づいて、プライミング電圧Ｖｐ等を生成する構成を採用している。また、ＰＤＰ１、コントローラ２２、駆動用電源２１、スキャンドライバ２３、走査パルスドライバ２４、維持ドライバ２５、データドライバ２６及びデジタル信号処理回路９２がモジュール化されている。このようなプラズマ表示装置は、第１及び第２の実施例のいずれにも適用可能である。
【００８４】
【発明の効果】
以上詳述したように、本発明によれば、プライミング消去時には、対向放電が発生しないか、又は発生したとしても極めて微弱なものになるので、それ以前にデータ電極上に形成した正の壁電荷をほとんど減少させずに残存させ、その後の書き込み時における内部電圧の向上に寄与させることができる。従って、データ電極に印加するデータパルスの電位を低減しても十分な書き込みを行うことが可能になるので、消費電力を低減することができる。また、維持電極の電位については、プライミング消去時の電位Ｖｃ１を書き込み時の電位Ｖｃ２以下としているので、誤書き込みによる誤灯の発生を抑制することができる。更に、Ｖｓ≦Ｖｃ２−（Ｖｓ，ｗ）＜Ｖｓ＋４０（Ｖ）の関係を成り立たせることにより、十分な書込放電の発生及び誤灯の防止を効果的に実現することができる。
【図面の簡単な説明】
【図１】本発明の実施例に係るプラズマディスプレイの構造を示すブロック図である。
【図２】データドライバ３６の構造を示す回路図である。
【図３】本発明の第１の実施例に係るプラズマディスプレイの動作を示すタイミングチャートである。
【図４】プライミングパルスＰｐｒｐ及びＰｐｒｎが印加された後の電荷の状態を示す模式図である。
【図５】第１の実施例においてプライミング消去パルスＰｐｒｅ１の印加により対向放電が発生しなかった場合のその後の電荷の状態を示す模式図である。
【図６】第１の実施例においてプライミング消去パルスＰｐｒｅ１の印加により対向放電が発生した場合のその後の電荷の状態を示す模式図である。
【図７】従来のプラズマディスプレイにおいてプライミング消去パルスＰｐｒｅの印加により対向放電が発生した場合のその後の電荷の状態を示す模式図である。
【図８】本発明の第２の実施例に係るプラズマディスプレイの構造を示すブロック図である。
【図９】本発明の第２の実施例に係るプラズマディスプレイの動作を示すタイミングチャートである。
【図１０】第２の実施例における対向放電防止電圧Ｖｐｒｓ２と必要とされるデータ電圧Ｖｄとの関係を示すグラフ図である。
【図１１】第２の実施例における維持電極の電位差と維持電圧Ｖｓとの関係を示すグラフ図である。
【図１２】本発明を適用した表示装置の構成の一例を示すブロック図である。
【図１３】ＡＣ型プラズマディスプレイの一つの表示セル構成を例示する斜視図である。
【図１４】従来のＡＣ型プラズマディスプレイを示すブロック図である。
【図１５】スキャンドライバ２３及び走査パルスドライバ２４の構造を示す回路図である。
【図１６】維持ドライバ２５の構造を示す回路図である。
【図１７】データドライバ２６の構造を示す回路図である。
【図１８】従来のプラズマディスプレイの書込選択型駆動動作（第１の従来例）を示すタイミングチャートである。
【図１９】第２の従来例に係る駆動方法を示すタイミングチャートである。
【図２０】第３の従来例に係る駆動方法を示すタイミングチャートである。
【符号の説明】
１；ＰＤＰ
３−１〜３−ｎ；走査電極
４−１〜４−ｎ；維持電極
１０−１〜１０−ｍ；データ電極
２１、３１、４１；駆動用電源
２３、４３；スキャンドライバ
２４；走査パルスドライバ
２５；維持ドライバ
２６、３６；データドライバ
２２、３２、４２；コントローラ
【図１】
0004754079.tif 000002
【図２】
0004754079.tif 000003
【図３】
0004754079.tif 000004
【図４】
0004754079.tif 000005
【図５】
0004754079.tif 000006
【図６】
0004754079.tif 000007
【図７】
0004754079.tif 000008
【図８】
0004754079.tif 000009
【図９】
0004754079.tif 000010
【図１０】
0004754079.tif 000011
【図１１】
0004754079.tif 000012
【図１２】
0004754079.tif 000013
【図１３】
0004754079.tif 000014
【図１４】
0004754079.tif 000015
【図１５】
0004754079.tif 000016
【図１６】
0004754079.tif 000017
【図１７】
0004754079.tif 000018
【図１８】
0004754079.tif 000019
【図１９】
0004754079.tif 000020
【図２０】
0004754079.tif 000021