(57)【特許請求の範囲】
【請求項１】
直流電圧から降下する直流電圧に変換するＤＣ／ＤＣコンバータであって、入力直流電圧をスイッチングするメインスイッチング素子、平滑チョークコイル、平滑コンデンサ及び整流ダイオードを有し、出力直流電圧が定電圧となるように制御する降圧型チョッパ回路からなるＤＣ／ＤＣコンバータにおいて、
前記メインスイッチング素子の正極端子と負極端子が前記入力直流電圧の＋側ラインに接続されており、該メインスイッチング素子の正極端子と負極端子間に入力直流電圧に帰還するように電流が流れる第２のダイオードと抵抗の直列接続からなるサージ電圧抑制回路を設け、
前記第２のダイオードは少なくとも前記整流ダイオードよりも接合容量が小さく、前記負極端子→前記抵抗→前記正極端子方向を順方向として接続されていることを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流電圧から異なる直流電圧に変換するＤＣ／ＤＣコンバータに関するものである。
【０００２】
【従来の技術】
スイッチングレギュレータは、ＩＣやトランジスタなどを使用した電子回路の電源に用いられるもので、５Ｖ，１５Ｖ，２４Ｖなど低電圧の中小容量の直流定電圧電源装置である。従来このような目的の電源としてはシリーズレギュレータに代表されるドロッパ電源が用いられてきた。
【０００３】
ドロッパ電源は部品点数が少なく簡単な回路構成であるため、容易に設計試作することができる。しかしこのシリーズレギュレータ方式は低効率、大型化などの欠点があった。すなわち、この方式の電源の特徴として発熱が大きく、放熱板が異常に大きくなってしまい、出力電力にくらべ大型な電源になる。それは、単に電圧降下分を、トランジスタ等の素子で電圧降下させているために生じる。また、その変換効率は入出力の電圧差によるものになる。例えば、入力２４ＶＤＣ，出力５ＶＤＣであれば、５／２４×１００（％）≒２０．８％程度の変換効率になる。
【０００４】
このような従来方式に代わるものとして、最近ではスイッチングレギュレータが広く使われるようになった。スイッチングレギュレータは所望の直流電源を得るために、出力状態を監視して定電圧になるようにスイッチングのＯＮデューティ又はスイッチング周波数を制御するものである。
【０００５】
スイッチングレギュレータにはいろいろな方式があるが、おおよそ５〜１０Ｗ程度以上の出力電力のときはチョッパ回路が使用される。チョッパ回路の変換効率は、入出力の電圧差によるが、上記の条件（入力２４ＶＤＣ，出力５ＶＤＣ）では７０％程度は見込める。チョッパ回路は、ある周期でスイッチングして平滑チョークのインダクタンスと平滑コンデンサで充放電し、平滑、定電圧制御するスイッチングレギュレータである。その回路は、昇圧型、降圧型とおおよそ２つのタイプに大別される。
【０００６】
チョッパ回路は、スイッチングレギュレータであるために、そのメインスイッチング素子の信頼性が要求される。そのメインスイッチング素子は、負荷の変化に応じて導通時間を変化させる制御方法、スイッチング周波数を変化させたりする制御方法等がある。
【０００７】
負荷の変化が緩やかな時は、負荷の大小の変化幅が大きくても、メインスイッチング素子の信頼性には問題がない。それは、各素子が素子として機能する充分な時間があるためである。ところが、負荷の変化が急峻な時は、メインスイッチング素子の信頼性に問題が発生しやすい状態になる。それは、各素子が素子として機能する充分な時間が不足するためである。
【０００８】
図６は、従来の一般的な降圧型チョッパ回路の一例を示す回路図である。出力：ＯＵＴの負荷状態が急変すると特に整流ダイオード：Ｄの順・逆回復が遅れ、スルーパスになってしまう。この急峻な時間幅は数十ｎｓｅｃとかなり時間の短い期間である。その期間におけるダイオード：Ｄは等価的にコンデンサであり、そのコンデンサとパターンのインダクタンスＬ（平滑チョーク）の共振状態が発生し、メインスイッチング素子：Ｑのａ−ｂ間にサージ電圧が印加されることになる。
【０００９】
このサージ電圧は、入力：ＩＮの電圧をオーバーする過大なものである。その対策として従来は、ａ−ｂ間に抵抗とコンデンサの直列接続からなるＲＣスナバ回路（スナッバ回路）を設けて、コンデンサでサージを吸収平滑し、抵抗で熱に変え、また、コンデンサの放電を行ない、スイッチング素子：Ｑの信頼性を向上させてきた。それでもサージ電圧を抑圧できない場合に整流ダイオード：Ｄ間、平滑チョーク：Ｌ間等にもＲＣスナバ回路を設けて対応してきた。
【００１０】
【発明が解決しようとする課題】
しかし、負荷の状態や負荷幅の増大、使用する装置の実装状態により上記のスナバ回路では対応できなくなっている。０〜数１００Ｗと比較的大きい負荷幅の電源をチョッパ回路で構成せざるを得ない場合、特に問題となってくるところである。さらに、チョッパ回路はスイッチングレギュレータであるため、不要輻射、雑音端子電圧等のノイズ対応においてもメインスイッチング素子：Ｑのサージ電圧は厄介ものである。急峻な電圧電流は、共振状態の鋭さが大きく、パターンを不安定にし、アンテナ源要素が多くなるため、ノイズが発生する要因となっていた。
【００１１】
本発明は、従来の直流電源装置における上述の問題を解決すべく、簡単で部品点数の少ない回路構成により信頼性が高く低損失かつノイズが発生しにくいＤＣ／ＤＣコンバータを提供することを課題とする。
【００１２】
【課題を解決するための手段】
前記の課題は、本発明により、直流電圧から降下する直流電圧に変換するＤＣ／ＤＣコンバータであって、入力直流電圧をスイッチングするメインスイッチング素子、平滑チョークコイル、平滑コンデンサ及び整流ダイオードを有し、出力直流電圧が定電圧となるように制御する降圧型チョッパ回路からなるＤＣ／ＤＣコンバータにおいて、前記メインスイッチング素子の正極端子と負極端子が前記入力直流電圧の＋側ラインに接続されており、該メインスイッチング素子の正極端子と負極端子間に入力直流電圧に帰還するように電流が流れる第２のダイオードと抵抗の直列接続からなるサージ電圧抑制回路を設け、前記第２のダイオードは少なくとも前記整流ダイオードよりも接合容量が小さく、前記負極端子→前記抵抗→前記正極端子方向を順方向として接続されていることにより解決される。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明を適用したＤＣ／ＤＣコンバータの一例を示す回路図である。
図１において、ＩＮは入力直流電圧、ＯＵＴは出力直流電圧、Ｑはメインスイッチング素子、Ｄは整流ダイオード、Ｌは平滑チョークコイル、Ｃは平滑コンデンサ、ＨＣは定電圧制御回路、ａはメインスイッチング素子Ｑの正極端子、ｂはＱの負極端子である。なお、図６に示した従来例と同じ部分には同一の符号を付してある。
【００１５】
メインスイッチング素子ＱとしてはＰチャンネルのＭＯＳＦＥＴが望ましい。
そのメインスイッチング素子であるＭＯＳＦＥＴのソースとドレインが＋側ラインの入出力間（ソースを入力側、ドレインを出力側）に接続されている。ＭＯＳＦＥＴ：Ｑのゲートは定電圧制御回路：ＨＣに接続され、その定電圧制御回路：ＨＣはグランドラインに接続されている。ＭＯＳＦＥＴ：Ｑのドレインと出力間に平滑用のチョークコイル：Ｌが接続され、そのコイル：Ｌの入力側で整流用のダイオード：Ｄが＋側ラインと−側ライン間に接続されている。整流ダイオード：Ｄの向きは、−側ラインから＋側ラインに順方向となるように接続されている。また、コイル：Ｌの出力側から定電圧制御回路：ＨＣに帰還をかけている。そして、コイル：Ｌの出力側で＋側ラインと−側ライン間に平滑用のコンデンサ：Ｃが接続されている。
【００１６】
図２のように、メインスイッチング素子ＱをＰＮＰ型のトランジスタとすることもできる。その場合、トランジスタＱのエミッタとコレクタを＋側ラインの入出力間（エミッタを入力側、コレクタを出力側）に接続し、ベースを定電圧制御回路：ＨＣに接続する。
【００１７】
図１及び図２の降圧チョッパ型ＤＣ／ＤＣコンバータの入力：ＩＮは、スイッチングレギュレータの整流部（図示せず）に接続され、直流電圧が入力される。その入力直流電圧はメインスイッチング素子：Ｑによりチョップされ、整流ダイオード：Ｄにより整流し、平滑チョーク：Ｌ及び平滑コンデンサ：Ｃにより平滑して出力直流電圧を得る。メインスイッチング素子：Ｑは定電圧制御回路：ＨＣにより制御され、出力直流電圧が定電圧となるように制御される。
【００１８】
このような降圧チョッパ型ＤＣ／ＤＣコンバータにおいて、本発明は整流ダイオード：Ｄを理想的な素子に近づけるように工夫している。すなわち、ダイオード：Ｄは主に電力用のためにチップサイズが大きく接合容量も大きいものが使用される。そのため、順・逆回復時間も長くなる。それを改善するためにチップが小さく接合容量も小さいダイオードＤ１（第２のダイオード）を入力直流電圧に電流が流れるように、電流制限用抵抗：Ｒとの直列回路（ＲＤスナバ回路）を、メインスイッチング素子：Ｑの正極・負極端子間（ａ−ｂ間）、つまりＭＯＳＦＥＴのドレインとソース間、またはトランジスタのコレクタとエミッタ間に接続している。ダイオードＤ１の向きは、ｂ→Ｒ→ａ方向を順方向となるように接続している。
【００１９】
本実施形態におけるサージ電圧抑制回路は、メインスイッチング素子：Ｑの正極・負極端子間に、入力直流電圧に帰還するように電流が流れる第２のダイオード（Ｄ１）と電流制限用抵抗（Ｒ）を直列に接続したＲＤスナバ回路である。
【００２０】
このａ−ｂ間に接続したＲＤスナバ回路により、整流ダイオード：Ｄの順・逆回復時間の遅れ（５０ｎｓｅｃ）よりも数段に早く（２ｎｓｅｃ）Ｄ１が、ダイオードとして順応するので、スイッチング素子：ＱのＯＦＦ時のサージ電圧が発生する前に充分にＤ１が働く。そのため、本実施形態の降圧型チョッパにおいては、スイッチング素子：Ｑのサージ電圧は入力直流電圧にクランプされる。これにより、負荷幅が増大した場合でもスイッチング素子：Ｑの動作が安定し、信頼性が向上する。また、不要輻射、雑音端子電圧等のノイズが発生しにくいスイッチング素子波形及び整流ダイオード波形とすることができる。
【００２１】
次に、本発明の第２の実施形態について説明する。
図３は、本発明の第２実施形態である昇圧型チョッパによるＤＣ／ＤＣコンバータを示す回路図である。
【００２２】
この図に示す昇圧型チョッパ回路を構成する回路素子は基本的に図２の降圧型の場合と同様であり、異なる部分について説明する。
図３において、＋側ラインの入出力間に平滑チョークコイル：Ｌと整流ダイオード：Ｄが直列（Ｌが入力側、Ｄが出力側）に接続されている。ダイオード：Ｄの向きは、入力から出力側に順方向となるように接続されている。本実施形態におけるメインスイッチング素子：ＱはＮＰＮ型トランジスタであり、そのコレクタとエミッタを＋側ラインと−側ラインに接続している。スイッチング素子：Ｑのコレクタはコイル：Ｌとダイオード：Ｄの間で＋側ラインに接続されている。また、トランジスタＱのベースは定電圧制御回路：ＨＣを介してグランドラインに接続されている。さらに、ダイオード：Ｄの出力側で＋側ラインと−側ライン間に平滑用のコンデンサ：Ｃが接続されている。
【００２３】
なお、メインスイッチング素子：ＱをＮチャンネルのＭＯＳＦＥＴとすることもできる。その場合、＋側ラインの入力側にソース、出力側にドレインを接続し、ゲートを定電圧制御回路：ＨＣに接続する。
【００２４】
図３のような構成の昇圧型ＤＣ／ＤＣコンバータにおいても、本発明は整流ダイオード：Ｄを理想的な素子に近づけるように工夫している。すなわち、チップが小さく接合容量も小さいダイオードＤ１（第２のダイオード）を出力直流電圧に電流が流れるように、電流制限用抵抗：Ｒとの直列回路（ＲＤスナバ回路）を、整流ダイオード：Ｄの前後、つまりｅ−ｆ間に接続している。ダイオードＤ１の向きは、ｅ→Ｒ→ｆ方向を順方向となるように接続している。
【００２５】
本実施形態におけるサージ電圧抑制回路は、メインスイッチング素子：Ｑの正極端子から出力直流電圧間に転流するように電流が流れる第２のダイオード（Ｄ１）と電流制限用抵抗（Ｒ）を直列に接続したＲＤスナバ回路である。
【００２６】
このｅ−ｆ間に接続したＲＤスナバ回路により、整流ダイオード：Ｄの順・逆回復時間の遅れ（５０ｎｓｅｃ）よりも数段に早く（２ｎｓｅｃ）Ｄ１が、ダイオードとして順応するので、スイッチング素子：ＱのＯＦＦ時のサージ電圧が発生する前に充分にＤ１が働く。そのため、本実施形態の昇圧型チョッパにおいては、スイッチング素子：Ｑのサージ電圧は出力直流電圧にクランプされる。これにより、負荷幅が増大した場合でもスイッチング素子：Ｑの動作が安定し、信頼性が向上する。また、不要輻射、雑音端子電圧等のノイズが発生しにくいスイッチング素子波形及び整流ダイオード波形とすることができる。
【００２７】
このように、本発明により、図１〜３の実施形態において、メインスイッチング素子：Ｑに対してサージ電圧を発生しにくいＲＤスナバ回路を設けている。第２のダイオードであるＤ１の許容電流は小さいものであるため、第１のダイオードＤの順・逆回復時間だけＤ１が働く必要がある。
【００２８】
特に、昇圧型チョッパの場合は第２のダイオードＤ１が第１のダイオードＤと並列接続になるため、電流制限用抵抗：Ｒが無い場合には第２のダイオードＤ１が瞬く間に壊れてしまう。この電流制限用抵抗：Ｒは、ＲＤスナバが通常時は動作しないように設けている。これにより、通常時は第１のダイオードＤのみに電流が流れる。
【００２９】
降圧型チョッパの場合は、入力直流電圧より高い電圧が出力されないので、第１のダイオードＤ間に発生するサージ電圧が入力直流電圧を越える電圧だけクランプされることになるが、メインスイッチング素子：ＱをＭＯＳＦＥＴとした場合には、等価的にボディダイオードが第２のダイオードＤ１と並列接続になるが、他の種類の素子であっても（メインスイッチング素子：Ｑを図１のＭＯＳＦＥＴ以外の種類とした場合でも）電流制限用抵抗：Ｒを設けないとサージ電圧が高いときやサージ電圧が頻繁に発生すると第２のダイオードＤ１の許容電流を越えＤ１が壊れてしまう。本発明ではこのようなことを想定して電流制限用抵抗：Ｒを設けている。この電流制限用抵抗：Ｒを設けることで、昇圧型の場合と同様に、通常時はＲＤスナバが働かず、第１のダイオードＤの順・逆回復時間だけＤ１が働くことになる。
【００３０】
このように、本発明により、ＤＣ／ＤＣコンバータにおいてメインスイッチング素子及び整流ダイオードに加わるサージ電圧が確実に入力直流電圧又は出力直流電圧の値でクランプされることになる。したがって、負荷幅の大きいときでもメインスイッチング素子の信頼性が確保され、かつ回路の損失が少なく、また、簡単で部品点数の少ない回路構成とすることができる。さらに、不要輻射、雑音端子電圧等のノイズが発生しにくいスイッチング素子波形及び整流ダイオード波形とすることができる。
【００３１】
なお、各実施形態において、ＲＤスナバにおける電流制限用抵抗：Ｒとダイオード：Ｄ１の接続順は逆でも良い。ただし、ダイオード：Ｄ１の向きを逆にすることは不可である。
【００３２】
図４に、本発明による（図１の実施形態における）メインスイッチング素子：Ｑの電圧波形（ｂ）と従来例の（図６の回路における）メインスイッチング素子：Ｑの電圧波形（ａ）を比較して示す。図４の波形図において縦軸は電圧、横軸は時間である。
【００３３】
図４（ｂ）の波形は、図１の実施形態において、入力直流電圧：２４ＶＤＣ、出力直流電圧：１６ＶＤＣとし、出力電流が０Ａ→２２Ａに負荷が連続的に急変したときの波形である。
【００３４】
図４（ａ）の波形は、図６の従来例、すなわちａｂ間に抵抗とコンデンサの直列接続からなるＲＣスナバ回路を設けたものにおいて、入力直流電圧：２４ＶＤＣ、出力直流電圧：１６ＶＤＣとし、出力電流が０Ａ→２２Ａに負荷が連続的に急変したときの波形である。
【００３５】
従来例（図６）ではＲＣスナバを使用しており、その定数は、Ｒ＝４．７Ω、ｃ＝３３００ｐＦ、その他の素子定数は図１の実施形態と同じである。一方、本発明による図１、２の実施形態ではＲＤスナバを使用しており、その定数は、第２のダイオードＤ１は逆回復時間＝２ｎｓｅｃ、電流容量０．６Ａの品を用いている。第１の整流ダイオードＤは逆回復時間＝５０ｎｓｅｃ、電流容量２０Ａの品を用いている、また、Ｒ＝２．２Ω、Ｌ＝５０μＨである。
【００３６】
図４から明らかなように、本発明の実施形態では従来例と比べサージ電圧抑制の効果が出ている。また、リンギング（減衰振動）もなくなっている。
図５は、図１の実施形態における第２のダイオードＤ１に流れる電流波形を示すものである。図５の波形図において縦軸は電流、横軸は時間である。このグラフに示されたダイオードＤ１のピーク電流は０．４Ａであり、ダイオードＤ１の許容電流値内で充分にサージ電圧抑制ができている。図４（ｂ）及び図５の波形図から、ＤＣ／ＤＣコンバータに設けたＲＤスナバ回路が充分に働いているということができる。
【００３７】
なお、従来例との単純な比較は、従来例では本発明のものほどサージ電圧抑制ができないので比較はできないが、従来例と本発明の実施形態における損失の差は１．２Ｗ（出力３２Ｗ時）であった。損失を無視して、従来例の回路のスイッチング素子Ｑ間だけでなく整流ダイオードＤ間、チョークコイルＬ間にもＲＣスナバ回路を設けて実験を行なったところ、本発明実施形態のような波形にすることはできなかった。
【００３８】
本発明の実施形態では、メインスイッチング素子Ｑ電圧にリンギングが無いきれいな矩形波になり（第１のダイオードＤ電圧波形の観測は行なわなかったが、回路構成上同様な波形になる）、不要輻射及び雑音端子電圧等のノイズが発生しにくいメインスイッチング素子波形及び整流ダイオード波形とすることができる。周知のとおり、リンギングはその高調波がノイズとなる。また、リンギングは、パターンや回路上の素子と別な共振状態を発生させる。さらに、回路動作が不安定になったり、発音したり、しまいには素子の破壊につながることもある。しかし、本発明によりリンギングを原因とするこれらの不具合も解決することができる。
【００３９】
以上、本発明を図示の実施形態により説明したが、本発明はこれに限定されるものではない。図１〜図３の実施形態では本発明に関わるＤＣ／ＤＣコンバータの要部のみを図示したが、ＲＤスナバ回路をメインスイッチング素子の正極端子と負極端子間に入力直流電圧に帰還するように電流が流れるように接続する（降圧型チョッパの場合）か、ＲＤスナバ回路をメインスイッチング素子の正極端子から出力直流電圧に転流するように電流が流れるように接続する（昇圧型チョッパの場合）ものであれば良い。
【００４０】
また、メインスイッチング素子としては図２，３のトランジスタに限らず、電界効果トランジスタ（ＦＥＴ）等のスイッチング素子を用いることができる。そのほか、各素子の定数等は、適宜設定できるものである。
【００４１】
【発明の効果】
以上説明したように、本発明のＤＣ／ＤＣコンバータによれば、メインスイッチング素子及び整流ダイオードに加わるサージ電圧が確実に入力直流電圧又は出力直流電圧の値でクランプされることになる。したがって、負荷幅の大きいときでもメインスイッチング素子の信頼性が確保され、かつ回路の損失が少なく、また、簡単で部品点数の少ない回路構成とすることができる。さらに、不要輻射、雑音端子電圧等のノイズが発生しにくいスイッチング素子波形及び整流ダイオード波形とすることができる。さらに、リンギングを原因とする不具合も解決することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である降圧型チョッパ回路によるＤＣ／ＤＣコンバータの一例を示す回路図である。
【図２】メインスイッチング素子をトランジスタとした実施例を示す回路図である。
【図３】本発明の他の実施形態である昇圧型チョッパ回路によるＤＣ／ＤＣコンバータの一例を示す回路図である。
【図４】本発明の実施形態と従来例を比較するための、メインスイッチング素子の電圧波形を示すグラフである。
【図５】図１の実施形態における第２のダイオードに流れる電流波形を示す波形図である。
【図６】従来のＤＣ／ＤＣコンバータの一例を示す回路図である。
【符号の説明】
Ｃ      平滑コンデンサ
Ｄ      整流ダイオード
Ｄ１    第２のダイオード
ＨＣ    定電圧制御回路
ＩＮ    入力直流電圧
Ｌ      平滑チョークコイル
ＯＵＴ  出力直流電圧
Ｑ      メインスイッチング素子
Ｒ      電流制限用抵抗
【図１】
0004653882.tif 000002
【図２】
0004653882.tif 000003
【図３】
0004653882.tif 000004
【図４】
0004653882.tif 000005
【図５】
0004653882.tif 000006
【図６】
0004653882.tif 000007