(57)【特許請求の範囲】
【請求項１】
エネルギー線の入射に応答してキャリアを発生する半導体基板を備えるエネルギー線検出器において、
前記半導体基板の一方面である第１表面側に、エネルギー線の主吸収領域を構成するＰＮ接合界面と前記キャリアを収集するためのアノード及びカソード電極を配置し、これらの電極の一方を前記半導体基板を貫通する導電体を介して、前記半導体基板の他方面であってエネルギー線が入射する第２表面側に位置し、前記半導体基板のエネルギー線の主吸収領域よりも高いキャリア濃度を有するＮ型の半導体層に電気的に接続し、
前記半導体基板の前記第２表面からＮ型不純物を拡散又はイオン注入することで形成され、前記半導体基板の前記第２表面における露出面から基板内部に向かう深さを有し、Ｎ型の前記半導体層よりも低いキャリア濃度を有するアキュムレーション層を備え
てなるエネルギー線検出器。
【請求項２】
前記アノード及びカソード電極はバンプを介して支持基板上に形成されたパターン配線に接続されていることを特徴とする請求項１に記載のエネルギー線検出器。
【請求項３】
前記半導体層は、前記アキュムレーション層よりも厚く、且つ、格子又は網目状、螺旋状、又は同心円状のパターンを有することを特徴とする請求項１又は２に記載のエネルギー線検出器。
【請求項４】
請求項１乃至３のいずれか１項に記載のエネルギー線検出器を二次元状に複数配置してなるエネルギー線検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、宇宙線、α線、β線、γ線等の高エネルギー線を検出するためのエネルギー線検出器及び装置に関する。
【０００２】
【従来の技術】
高エネルギー線検出の技術分野においては、エネルギー線の多くが半導体基板を透過することが知られている。そこで、エネルギー線の実効的吸収領域を増加させるため、複数の半導体基板を重ね合わせる等の試みが行われている。例えば、特開平４−３４３０８６号公報に記載の装置は、積層される基板周辺部の厚みを薄くすることによりエネルギー線入射方向（積層方向）におけるワイヤボンディングによるデッドスペースをなくし、高密度に積層することを可能にした優れた装置である。
【０００３】
一方、基板の平面方向（二次元方向）に複数の検出器を、ワイヤーボンディングのスペースをなくし高密度に並べ、検出器間の不感領域を小さくすることができれば、高エネルギー線の入射位置或いはその一次元又は二次元的広がりにより構成される入射像を高分解能で検出することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の高エネルギー線検出器においては、半導体基板の一方面側の電極はバンプを介して同一面側に位置する配線パターンに接続することができるが、他方面側の電極はボンディングワイヤを介して配線パターンに接続しなければならない。このような接続は、検出器間の不感領域を小さくすることが出来ない。
【０００５】
そこで、半導体基板の同一面側にアノード及びカソード電極を設け、それぞれの電極に接続される半導体層を、この同一面側に共に配置する手法が、可視光像検出器には用いられてきた。ところが、高エネルギー線の検出においては、実効的高エネルギー線吸収領域を増加させるため、半導体基板内の空乏層を基板厚み方向の略全域に広げる必要があり、このような電極の同一面側配置の構成は採用することができなかった。
【０００６】
本発明は、このような課題に鑑みてなされたものであり、エネルギー線入射方向（積層方向）におけるワイヤーボンディングのスペースをなくし高密度に並べ、検出器間の不感領域を小さくすることが出来るエネルギー線検出器及びエネルギー線検出装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の課題を解決するため、本発明に係るエネルギー線検出器は、エネルギー線の入射に応答してキャリアを発生する半導体基板を備えるエネルギー線検出器において、前記半導体基板の一方面である第１表面側に、エネルギー線の主吸収領域を構成するＰＮ接合界面と前記キャリアを収集するためのアノード及びカソード電極を配置し、これらの電極の一方を前記半導体基板を貫通する導電体を介して、前記半導体基板の他方面であってエネルギー線が入射する第２表面側に位置し、前記半導体基板のエネルギー線の主吸収領域よりも高いキャリア濃度を有するＮ型の半導体層に電気的に接続し、前記半導体基板の前記第２表面からＮ型不純物を拡散又はイオン注入することで形成され、前記半導体基板の前記第２表面における露出面から基板内部に向かう深さを有し、Ｎ型の前記半導体層よりも低いキャリア濃度を有するアキュムレーション層を備えてなる。
【０００８】
このエネルギー線検出器によれば、半導体基板はエネルギー線の入射に応答してキャリア（電子・正孔）を発生するが、これらのキャリアはアノード及びカソード電極に収集され、キャリア流量の示す電流がエネルギー線の入射強度に対応することとなる。アノード及びカソード電極は共に半導体基板の一方面側に設けられているので、バンプを介して同一面側に位置する配線パターンに接続することが出来る。これを二次元状に配置した場合にはエネルギー線入射方向（積層方向）におけるワイヤーボンディングのスペースをなくし高密度に並べ、検出器間の不感領域を小さくすることができる。
【０００９】
ここで、電極の一方は半導体基板を貫通する導電体を介して半導体基板の他方面側に接続されているので、アノード及びカソード電極に所定電位を与えると、半導体基板の一方及び他方の面双方に、この電位を与えることができる。なお、導電体とは金属であってもよいが、高濃度に不純物を添加した半導体であってもよい。エネルギー線検出器の半導体基板は、逆バイアス電圧等が与えられることにより使用されるので、前記所定電位は半導体基板に逆バイアス電圧等が印加されるように設定される。
【００１０】
半導体基板内に空乏層を発生させる構造としては、ＰＮ接合構造が好ましいが、ショットキ接触構造を用いることもできる。
【００１１】
半導体基板の他方面には、上記貫通導電体を介してアノード又はカソード電極が接続されているが、この接続構造は、他方面へのワイヤーボンディングによる電極への直接接触構造と比較すると、半導体基板の一方面から他方面に上記貫通導電体を介してアノード又はカソード電極が接続されている構造のほうが電流通過経路全体の抵抗値が高くなり、この抵抗値を提供する部分に半導体基板への印加電圧が消費され、空乏層形成に寄与する電圧成分が減少する。勿論、印加電圧を上昇させれば空乏層を基板厚み方向の略全域に広げることができるが、これは消費電力の増加、抵抗部分における発熱、発熱による温度特性の変化を生じさせる。エネルギー線の検出においては、極めて精密な測定が要求されるため、かかる抵抗成分は減少させられることが望ましい。
【００１２】
そこで、本発明のエネルギー線検出器においては、半導体基板の前記他方面側に、高エネルギー線の主吸収領域よりも高いキャリヤ濃度の半導体層を設け、この半導体層に導電体を接続することとした。低い印加電圧で空乏層を形成するためには半導体基板を高抵抗とすればよいが、上記抵抗成分の減少の観点から、導電体に接続される基板他方面側の半導体層は、半導体基板よりも高いキャリア濃度を有することとし、この半導体層の平面形状はベタ型、格子（網目）状、螺旋状、或いは同心円状などのパターンを有してもよい。
【００１３】
本発明のエネルギー線検出器においては、アノード及びカソード電極がバンプを介して支持基板上に形成されたパターン配線に接続されている場合にエネルギー線入射方向（積層方向）におけるワイヤーボンディングのスペースをなくし高密度に並べ、検出器間の不感領域を小さくすることができる。
【００１４】
更に、エネルギー線検出器を二次元状に複数配置してなるエネルギー線検出装置は、個々の検出器からの出力信号を独立に取出すことによりエネルギー線の入射位置或いはその一次元又は二次元像を検出することができる。
【００１５】
【発明の実施の形態】
以下、実施の形態に係る高エネルギー線検出器及び当該検出器を二次元状に複数配列してなる高エネルギー線検出装置について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
【００１６】
図１は、第１の実施形態に係る高エネルギー線検出装置の斜視図、図２は図１に示した装置を矢印ＩＩ方向から見た当該装置の側面図である。
【００１７】
支持基板（配線基板、回路基板）ＳＰ上には、高エネルギー線検出装置を構成する検出器ＰＤ１〜ＰＤ９が複数取付けられ、これらは二次元状に配置されている。本検出器においては、アノード及びカソード電極がバンプを介して支持基板上に形成されたパターン配線に接続されているので、積層させることができる。同図においては、２層の積層されるユニットを示すが、これは３層以上であってもよい。
【００１８】
この高エネルギー線検出装置は、個々の検出器ＰＤ１〜ＰＤ９からの出力信号をパターン配線ＰＷ１〜ＰＷ９を介して独立に取出すことにより高エネルギー線の入射位置或いはその一次元又は二次元像を検出することができる。なお、各パターン配線ＰＷ１〜ＰＷ９は、厚さ１５μｍのバンプ（バンプ電極）Ｂを介して検出器ＰＤ１〜ＰＤ９のアノード及びカソード電極のいずれか一方にそれぞれ接続されており、パターン配線ＰＷＧはアノード及びカソード電極の他方に接続されている。個々の検出器ＰＤ１〜ＰＤ９の構造は同一である。したがって、以下では、１つの検出器ＰＤ１の構造について説明する。
【００１９】
第１の実施形態に係わる検出器ＰＤ１の断面図を図３に示す。なお、断面図においては内部構造を分かり易く説明するため必要に応じてハッチングの記載を省略する。この検出器ＰＤ１は、高エネルギー線の検出に用いられる高エネルギー線検出器であり、縦横の寸法は１１ｍｍ×１１ｍｍ、厚さは０．５ｍｍである。
【００２０】
検出器ＰＤ１は、高エネルギー線の入射に応答してキャリアを発生する半導体基板１ｓを備えており、半導体基板１ｓの一方面（第１表面とする）側にキャリアを収集するためのアノード電極１ａ及びカソード電極１ｃを配置し、アノード電極１ａを半導体基板１ｓを貫通する導電体ＣＤＴを介して半導体基板１ｓの他方面（第２表面とする）側に接続してなる。
【００２１】
本例においては、第１表面は基板下面であり、第２表面は基板上面である。なお、説明において、エネルギー線が入射する側を第２表面とする。
【００２２】
なお、電極１ａ，１ｃは、バンプＢを介して上述のパターン配線に接続される。バンプＢは、Ｎｉ／Ａｕからなる。
【００２３】
この高エネルギー線検出器によれば、半導体基板１ｓは高エネルギー線の入射に応答してキャリア（電子・正孔）を発生するが、これらのキャリアはアノード及びカソード電極に収集され、キャリア流量の示す電流が高エネルギー線の入射強度に対応することとなる。アノード電極１ａ及びカソード電極１ｃは共に半導体基板の一方面側に設けられているので、バンプを介して同一面側に位置する配線パターンに接続することが出来る。これを二次元状に配置した場合には基板の平面方向（二次元方向）に複数の検出器を、ワイヤーボンディングのスペースをなくし高密度に並べ、検出器間の不感領域を小さくすることができる。
【００２４】
なお、半導体基板１ｓは、内部にＰＮ接合を有しており（ＰＮ接合ダイオード）、このダイオードに逆バイアスを印加することにより、接合界面から広がる空乏層（エネルギー線主吸収領域）を形成する。
【００２５】
ここでは、逆バイアス時に電子を収集する側をカソード（Ｎ型半導体）とし、他方をアノードとし、それぞれのキャリアを収集する電極をカソード電極１ｃ、アノード電極１ａとして説明する。
【００２６】
第１表面側に設けられた電極１ａ，１ｃの一方（電極１ａ）は、半導体基板１ｓを貫通する導電体ＣＤＴを介して半導体基板１ｓの第２表面側に接続されているので、アノード及びカソード電極１ａ，１ｃに所定電位を与えると、半導体基板１ｓの第１及び第２表面の双方に、この電位を与えることができる。なお、導電体ＣＤＴは、金属であってもよいが、高濃度に不純物を添加した半導体であってもよい。また、本例においては貫通孔の直径は約１００μｍに設定される。高エネルギー線検出器ＰＤ１の半導体基板１ｓは、上述のように逆バイアス電圧が与えられることにより使用される。半導体基板１ｓの第１及び第２表面双方を介して逆バイアス電圧を印加すると、半導体基板１ｓ内に形成される空乏層は基板厚さ方向の略全域に広げることができる。
【００２７】
半導体基板１ｓ内部の構造について詳説する。低濃度Ｎ型半導体基板１ｉの第２表面側に高濃度Ｐ型半導体層（拡散層）１ｐが、第１表面側に高濃度Ｎ型半導体層（拡散層）１ｎが位置し、これらはＰＩＮ構造を構成している。
【００２８】
Ｐ型半導体層１ｐは、第２表面上に設けられた補助電極１ａ’に電気的及び物理的に接続されており、補助電極１ａ’は導電体ＣＤＴを介して第１表面側のアノード電極１ａに電気的に接続されている。アノード電極１ａ、カソード電極１ｃ、補助電極１ａ’はＡｌからなる。
【００２９】
Ｎ型半導体層１ｎは、第１表面上に設けられたカソード電極１ｃに電気的及び物理的に接続されている。
【００３０】
各電極１ｃ，１ａは、半導体基板１ｓの第１表面に設けられた絶縁膜ＩＳＴのコンタクトホール内に形成されている。また、絶縁膜ＩＳＴは導電体ＣＤＴが埋め込まれる貫通孔の内面を構成するように延びており、導電体ＣＤＴと周囲の半導体材料とを絶縁している。なお、絶縁膜ＩＳＴはＳｉＯ2又はＳｉＮｘからなる。また、補助電極１ａ’がエネルギー線入射部（検出領域１０ｍｍ×１０ｍｍ）を被覆してもよい。
【００３１】
補助電極１ａ’の周囲には第２表面を被覆する金属製遮光（蔽）膜１ｓｈが設けられており、遮光膜１ｓｈは、Ｐ型半導体層１ｐの周囲に設けられた高濃度Ｎ型半導体コンタクト層１ｃｔに電気的に接続され、遮光膜１ｓｈには必要に応じて接地電位が与えられる。もちろん、遮光膜１ｓｈを導電体ＣＤＴに電気的に接続してもよい。なお、遮光膜１ｓｈは、厚さ１μｍのＡｌからなる。
【００３２】
コンタクト層１ｃｔは、Ｐ型半導体層１ｐの接合界面からチップのエッジにまで空乏層が広がるのを抑制するチャネルストッパとして機能する。チップのダイシング時においてはチップエッジに結晶欠陥が発生し、これがノイズの原因となっている。本例では、コンタクト層１ｃｔがチャネルストッパとして機能しているので、このような原因によるノイズを抑制することができる。コンタクト層１ｃｔの幅は、空乏層がエッジに到達しない程度に設定される。
【００３３】
半導体基板１ｓ内に空乏層を発生させる構造としては、上記の如くＰＮ接合構造が好ましいが、ショットキ接触構造を用いることもできる。
【００３４】
なお、各半導体の材料、不純物濃度、厚みは以下の通りである。
【００３５】
【表１】
0004653336.tif 000002
【００３６】
また、導電体ＣＤＴの材料としてはＩｎを用いることができるが、高濃度に不純物が添加されることにより低抵抗化された多結晶Ｓｉ等を用いてもよい。
【００３７】
次に、上記検出器の製造方法について説明する。
【００３８】
▲１▼まず、高抵抗半導体基板１ｓを用意し、第１表面側にＮ型半導体層１ｎを形成する。これは第１表面からＮ型不純物を拡散させることによって形成してもよいが、イオン注入法を用いることもできる。
【００３９】
▲２▼次に、第２表面側にコンタクト層１ｃｔを形成する。これは第２表面からＮ型不純物を拡散させることによって形成してもよいが、イオン注入法を用いることもできる。
【００４０】
▲３▼更に、第２表面側に形成された環状のコンタクト層１ｃｔの内側に、Ｐ型半導体層１ｐを形成する。これは第２表面からＰ型不純物を拡散させることによって形成してもよいが、イオン注入法を用いることもできる。
【００４１】
▲４▼次に、第２表面から第１表面に貫通する貫通孔を複数形成する。貫通孔の形成にはＩＣＰ（誘導結合プラズマ）エッチング等のドライエッチングを用いる。
【００４２】
▲５▼更に、露出した第１及び第２表面及び貫通孔の内壁を熱酸化することによって、ＳｉＯ2からなる絶縁膜ＩＳＴを形成する。
【００４３】
▲６▼次に、形成された貫通孔内にＩｎ等の導電体ＣＤＴを埋め込む。
【００４４】
▲７▼第２表面上の絶縁膜ＩＳＴにコンタクトホールを形成し、コンタクトホール内にＡｌを蒸着することにより、補助電極１ａ’及び遮光膜１ｓｈを形成する。
【００４５】
▲８▼第１表面上の絶縁膜ＩＳＴにコンタクトホールを形成し、コンタクトホール内にＡｌを蒸着することにより、アノード及びカソード電極１ａ，１ｃを形成する。
【００４６】
▲９▼アノード及びカソード電極１ａ，１ｃ上にバンプＢを形成し、これを配線基板ＳＰ上のパターン配線に取付ける。
【００４７】
以上のようにして製造された検出器ＰＤ１を１つずつ配線基板ＳＰ上に取付けることにより、図１に示した検出装置を製造することができる。
【００４８】
次に、第２の実施形態に係る高エネルギー線検出器について説明する。
【００４９】
図４は、この検出器ＰＤ１の断面図である。本検出器ＰＤ１は、第１の実施形態におけるＮ型半導体層１ｎとＰ型半導体層１ｐの位置を入れ替えることにより、エネルギー線の主吸収領域を構成するＰＮ接合界面を基板下面（第１表面）側に位置させ、当該検出器を、裏面側からエネルギー線が入射する裏面入射型検出器としたものであり、説明において断りのない限り、その構成、材料や不純物濃度、逆バイアス電圧の印加等については、第１の実施形態のものと同一である。
【００５０】
本例において、エネルギー線が入射する側を第２表面とするので、上述の実施形態と同様に、第１表面は基板下面であり、第２表面は基板上面である。
【００５１】
本例の検出器ＰＤ１においては、上記入れ替えによって、アノード及びカソード電極１ａ，１ｃの位置が入れ替わり、貫通孔内に位置する導電体ＣＤＴは、カソード電極１ｃを第２表面に接続することとなる。アノード及びカソード電極１ａ，１ｃは、バンプＢによって上述の配線パターンに接続される。導電体ＣＤＴの配置される貫通孔の内面には、上述の絶縁膜ＩＳＴに代えて高濃度にＮ型不純物が添加された高濃度Ｎ型半導体領域がコンタクト層１ｃｔから延びて位置する。また、第１表面上にはパッシベーション膜（絶縁膜）ＰＶが形成され、そのコンタクトホール内にアノード及びカソード電極１ａ，１ｃが形成される。
【００５２】
すなわち、第１の実施形態においては、導電体ＣＤＴによるＰ型半導体層１ｐとＮ型半導体層１ｎとの電気的接続を抑制するように貫通孔内に絶縁膜ＩＳＴを形成したが、本例では半導体層１ｉ、Ｎ型半導体層１ｎ及びコンタクト層１ｃｔが共に同一導電型であるため、このような絶縁処理を行わなくても良いという利点がある。勿論、行ってもよい。
【００５３】
また、Ｐ型半導体層１ｐは第１表面側に位置することになったので、チャネルストッパとしても機能するコンタクト層１ｃｔはＰ型半導体層１ｐの周囲を囲むように第１表面側に位置し、上記貫通孔はコンタクト層１ｃｔを貫通している。Ｐ型半導体層１ｐの寸法は縦横が１０ｍｍ×１０ｍｍに設定される。
【００５４】
第２表面は、図３に示した補助電極１ａ’及び遮光膜１ｓｈを一体化してなる補助電極１ｃ’によって被覆され、補助電極１ｃ’は導電体ＣＤＴに電気的及び物理的に接続され、導電体ＣＤＴを介して基板表面側のカソード電極１ｃに電気的に接続されている。基板上面側に位置することとなったＮ型半導体層１ｎは網目等のパターンを有し、Ｎ型半導体層１ｎは基板上面側に位置するアキュムレーション層１ａｃ内に位置する。なお、補助電極１ｃ’は、第２表面を被覆しており、全面被覆しても良いし、Ｎ型半導体層１ｎの形状に略一致するパターンを有し、これに重なるように半導体層１ｎ上に位置させても良い。
【００５５】
すなわち、この高エネルギー線検出器においては、半導体基板１ｓの第２表面側に、高エネルギー線の主吸収領域１ｉよりも高いキャリヤ濃度であって所定パターンを有する半導体層１ｎを設け、この半導体層１ｎに導電体ＣＤＴを電気的に接続している。
【００５６】
低い印加電圧で空乏層を形成するためにはキャリア濃度を低くすればよいので、半導体基板１ｓにおける高エネルギー線の主吸収領域１ｉは比較的低いキャリア濃度に設定されるが、上述の抵抗成分減少の観点から、導電体ＣＤＴに接続される基板裏面側の半導体層１ｎは、これよりも高いキャリア濃度を有することとし、この半導体層１ｎの平面形状は格子（網目）状、螺旋状、或いは同心円状などの所定パターンを有することとした。
【００５７】
また、この検出器ＰＤ１においては、入射した高エネルギー線によって入射面表面近傍で発生したキャリアも検出したく、再結合を抑制するよう、半導体基板１ｓよりも高く、半導体層１ｎよりも低いキャリア濃度を有し、半導体基板１ｓの第２表面における露出面から基板内部に向かう深さを有するアキュムレーション層１ａｃを形成し、前記アキュームレーション層１ａｃ内に、半導体層１ｎは形成されている。
【００５８】
半導体の露出表面においては、構成原子の非結合手が表面準位を形成すると共に多くの欠陥準位が存在し、半導体内部においては不整合原子が再結合中心を形成する傾向にあるが、これらの物理的要因は入射線に応じて発生したキャリアの再結合確率を増加させてしまう。アキュムレーション層は、その形成時においては不整合原子のゲッタリングを促進させ、形成後においては露出表面近傍におけるキャリアの再結合を抑制する。
【００５９】
アキュムレーション層１ａｃは、抵抗率の低下が目的ではないので、上述のような機能を奏するよう、前記半導体層１ｎよりも低いキャリア濃度を有することとし、内部に半導体層１ｎが形成されていることとした。なお、本例におけるアキュムレーション層１ａｃはＳｉからなり、厚みはＮ型半導体層１ｎよりも薄く設定される。
【００６０】
なお、図５は、格子状のパターンを有するＮ型半導体層１ｎの平面図である。Ｎ型半導体層１ｎの１つの格子の幅は２０μｍであり、補助電極１ｃ’により被覆される。これにより直列抵抗を更に下げることができ、より高速な応答が実現できる。
【００６１】
次に、本実施形態に係る検出器の製造方法について説明する。
【００６２】
▲１▼まず、高抵抗の半導体基板を用意し、第１表面の周辺領域及び第２表面の周辺領域及び検出領域内のパターン形成領域にコンタクト層１ｃｔ及びＮ型半導体層１ｎを形成する。これは第１及び第２表面からＮ型不純物を拡散させることによって形成してもよいが、イオン注入法を用いることもできる。これらの厚さは共に１．０μｍとする。
【００６３】
▲２▼次に、第１表面側に形成された環状のコンタクト層１ｃｔの内側に、Ｐ型半導体層１ｐを形成する。これは第２表面からＰ型不純物を拡散させることによって形成してもよいが、イオン注入法を用いることもできる。
【００６４】
▲３▼次に、第２表面から第１表面に貫通する貫通孔を複数形成する。貫通孔の形成にはＩＣＰエッチング等のドライエッチングを用いる。
【００６５】
▲４▼更に、貫通孔の内壁にＮ型不純物を添加することにより、コンタクト層１ｃｔを貫通孔内面にも形成し、周囲の低濃度Ｎ型半導体層１ｉと共にハイロー接合を形成する。
【００６６】
▲５▼次に、Ｉｎ等の導電体ＣＤＴを形成された貫通孔内に埋め込む。
【００６７】
▲６▼更に、第２表面の受光部にアキュムレーション層１ａｃを形成する。これは第２表面からＮ型不純物を拡散させることによって形成してもよいが、イオン注入法を用いることもできる。
【００６８】
▲７▼更に、第１および第２表面上に絶縁膜ＩＳＴを形成し、第１表面上の絶縁膜ＩＳＴにコンタクトホールを形成し、コンタクトホール内にＡｌを蒸着することにより、アノード電極及びカソード電極１ａ、１ｃを形成し、第２表面上の絶縁膜ＩＳＴの所定領域内及びＮ型半導体層１ｎのパターン形状に併せた領域内にコンタクトホールを形成し、コンタクトホール内にＡｌを蒸着することにより、補助電極１ｃ’を形成する。
【００６９】
▲８▼第１表面上にパッシベーション膜ＰＶを形成する。パッシベーション膜ＰＶはＳｉＯ2からなり、この形成にはＣＶＤ（化学的気相成長）法を用いる。
【００７０】
▲９▼第１表面上のパッシベーション膜ＰＶに電気的な接続をとるための開口部を形成し、続いて、アノード及びカソード電極１ａ，１ｃ上にバンプＢを形成し、これを配線基板ＳＰ上のパターン配線に取付ける。
【００７１】
以上のようにして製造された検出器ＰＤ１を１つずつ配線基板ＳＰ上に取付けることにより、図１に示した検出装置を製造することができる。
【００７２】
以上説明したように、上述の高エネルギー線検出器ＰＤ１によれば、デッドスペースを低減することにより、高分解能の高エネルギー線検出装置を提供することができる。なお、上記半導体材料におけるＮ型及びＰ型の導電型は、反転させることもできる。
【００７３】
【発明の効果】
本発明のエネルギー線検出器によれば、デッドスペースを低減することにより、高分解能のエネルギー線検出装置を提供することができる。
【図面の簡単な説明】
【図１】高エネルギー線検出装置の斜視図である。
【図２】図１に示した装置を矢印ＩＩ方向から見た当該装置の側面図である。
【図３】検出器ＰＤ１の断面図である。
【図４】別のタイプの検出器ＰＤ１の断面図である。
【図５】格子状のパターンを有するＮ型半導体層１ｎの平面図である。
【符号の説明】
１ａｃ…アキュムレーション層，１ａ…アノード電極，１ｃ…カソード電極，１ｃｔ…コンタクト層，１ｓｈ…金属製遮光膜，１ｐ…Ｐ型半導体層，１ｎ…Ｎ型半導体層，１ｉ…半導体層，１ｃ’…補助電極，１ａ’…補助電極，Ｂ…バンプ，ＩＳＴ…絶縁膜，ＰＤ１…半導体エネルギー線検出器，ＰＶ…絶縁膜，ＰＷ１…パターン配線，ＰＷＧ…パターン配線，ＳＰ…支持基板。
【図１】
0004653336.tif 000003
【図２】
0004653336.tif 000004
【図３】
0004653336.tif 000005
【図４】
0004653336.tif 000006
【図５】
0004653336.tif 000007