(57)【特許請求の範囲】
【請求項１】
同相及び直交信号経路、並びにミスマッチを示す対応する信号経路の構成要素を備える直交装置であって、
同相信号および直交信号の帰還経路上に設けられるＤ／Ａ変換器を有するシグマ−デルタ変調器と、
前記Ｄ／Ａ変換器の前後にそれぞれ配置され、同相帰還信号および直交帰還信号を交換するための制御可能なスイッチング手段と、を備えることを特徴とする直交装置。
【請求項２】
前記シグマ−デルタ変調器は、増幅器、減衰器、フィルタ、混合器、前記デジタル−アナログ（Ｄ／Ａ）変換器およびアナログ−デジタル（Ａ／Ｄ）変換器を備える、ことを特徴とする請求項１記載の直交装置。
【請求項３】
前記スイッチング手段は、前記同相及び直交信号の同相及び直交データに依存する交換を実行するために設けられる、ことを特徴とする請求項１または２記載の直交装置。
【請求項４】
前記データに依存する交換は、排他的論理和に基づいて行われる、ことを特徴とする請求項１乃至３のいずれかに記載の直交装置。
【請求項５】
請求項１乃至４のいずれか記載の直交装置を備える、通信装置、受信機、送信機、トランシーバ、電話、混合器、変調器又は復調器。
【請求項６】
直交装置における同相信号経路と直交信号経路の間のミスマッチの影響を低減するための方法であって、
同相信号および直交信号の帰還経路上に設けられるＤ／Ａ変換器の前後にそれぞれ制御可能なスイッチング手段を配置して、前記ミスマッチの影響が低減されるように、前記スイッチング手段により、同相帰還信号および直交帰還信号を交換する、ことを特徴とする方法。
【請求項７】
前記交換は、前記同相及び直交信号の帯域幅を超えるスイッチング周波数で行われる、ことを特徴とする請求項６記載の方法。
【請求項８】
前記直交装置は、同相及び直交出力ビットストリームを生成するシグマデルタ変調器であり、前記出力ビットストリームからの同相帰還信号と直交帰還信号とが交換される、ことを特徴とする請求項６又は７記載の方法。
【請求項９】
前記交換は、前記ビットストリームのサンプリング周波数の倍数であるレートを有する、ことを特徴とする請求項６乃至８のいずれか記載の方法。
【請求項１０】
前記同相信号と前記直交信号の前記交換は、該同相及び直交データの内容に依存して行われる、ことを特徴とする請求項６乃至９のいずれか記載の方法。
【請求項１１】
前記同相信号経路と前記直交信号経路の前記交換は排他的論理和に基づいており、前記同相及び直交信号がそのまま帰還されること、又は前記同相及び直交信号が前記同相及び直交データの内容に依存して排他的論理和で交換されて帰還されることが交互する、ことを特徴とする請求項６乃至１０のいずれか記載の方法。
【発明の詳細な説明】
【０００１】
本発明は、同相及び直交信号経路、並びにミスマッチを示す信号経路の構成要素を備える直交装置に関する。
また、本発明は、かかる直交装置を備える受信機、送信機、トランシーバ、変調器又は復調器、及び直交装置における同相信号経路と直交信号経路の間のミスマッチの影響を低減するための方法に関する。
【０００２】
［発明の背景］
かかる直交装置は、J.Crols と M.S.J.Steyaert 等による“Low-IF Topologies for High-Performance Analog Front Ends of Fully Integrated Receivers”,IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing, Vol.45,No.3,March 1998,pp269-282と題された論文から知られている。
【０００３】
たとえば、ＩＦ受信機、特にNEAR ZERO IF（NZIF）又はZERO-IF受信機のようなＲＦ受信機において、周波数のダウンコンバージョンは、希望信号の下及び上側波帯がゼロ周波数で互いに積み重なるのを防ぐために、直交構成において実行される。
【０００４】
同相及び直交信号経路の両者における信号経路の構成要素のマッチング、この場合、復調経路におけるマッチングは、希望信号に対して相対的に映される信号がどのくらい良好に抑圧されるかを判定するものである。
【０００５】
特に、ＩＦ受信機では、ポリフェーズフィルタのような２重の直交構成及び／又はイメージリジェクションフィルタの構成による特別な抑圧手段が必要となる可能性がある。これは、上記映された信号が希望信号よりも大きな振幅を有することがあり得るためである。不十分なミラー抑圧から生じるクロストークは、移動体電話機におけるような現在の電話機では非常に望まれないものであり、その性能が劣化する。
【０００６】
本発明の目的は、直交装置の特性が、該装置において使用される対応する同相及び直交信号経路の構成要素の可能性のあるミスマッチに依存しない直交装置を提供することにある。
【０００７】
［発明の概要］
本発明による直交装置は、該直交装置が信号経路における同相信号と直交信号とを交換するためのスイッチング手段を備えていることを特徴としている。したがって、本発明による方法は、信号経路における同相信号と直交信号を交換することで、かかるミスマッチの影響が低減されることを特徴とする。
【０００８】
特に、それぞれの同相及び直交経路における信号経路の構成要素の可能性のあるミスマッチから生じる不利な振幅及び位相誤差の影響は、交互のスイッチングにより低減することができる。すなわち、同相経路及び直交経路のそれぞれに供給される対応する同相信号及び直交信号を交換することである。
【０００９】
この原理は、受信機、送信機、トランシーバ、電話、変調器又は復調器のような各種の直交通信装置に適用することができ、その特性は、スイッチング手段の製造により容易に改良することができる。
【００１０】
本発明による直交装置の実施の形態は、信号経路の構成要素が、増幅器、減衰器、フィルタ、混合器、デジタル−アナログ変換器（ＤＡＣ）又はアナログ−デジタル変換器（ＡＤＣ）等のような変換器を備えていることを特徴としている。
【００１１】
これら信号経路の構成要素のそれぞれにおいて生じるミスマッチの影響は、本明細書で開示されるスイッチング技術を適用することにより低減することができる。
【００１２】
本発明による直交装置の別の実施の形態は、直交装置が、同相及び直交帰還経路、並びに同相帰還信号と直交帰還信号を交換するための帰還経路におけるＤ／Ａ変換器を有するシグマ−デルタＡ／Ｄ変換器であることを特徴としている。
【００１３】
都合がよいことに、本発明の技術は、シグマデルタ変調器において適用することができる。したがって、同相及び直交帰還経路のそれぞれにおいて存在する振幅及び位相ミスマッチのような、ミスマッチの影響が補償される。
【００１４】
また、本発明は、同相及び直交信号の同相及び直交データに依存して交換するためにスイッチング手段が設けられることを特徴とする直交装置に適用することができる。特に、シグマ−デルタＡ／Ｄ変換器において、このデータに依存する交換は、排他的論理和に基づいて行われる。
【００１５】
同相及び直交信号の排他的論理和に基づいた交換により、かかるミスマッチの影響が低減され、有利なことに、交換周波数の周辺に存在する量子化雑音の信号帯域に帰還する混合とならない。したがって、画像帯域から信号帯域への漏洩がない。信号のデータ依存交換による影響は、変調器の出力スペクトルが直交する経路の両者について等しい小さな位相ターンを示すことである。
【００１６】
加えて、本発明による方法は、上記交換が同相及び直交信号の帯域幅を超えるスイッチング周波数で行われることを特徴とする。
このようにして、スイッチング周波数は実際の同相及び直交信号の周波数に干渉しなくなる。
【００１７】
また、本発明による技術は、たとえば、アナログ−デジタル変換器に適用することができる。したがって、本発明は、直交装置が、同相及び直交出力ビットストリームを生成するシグマデルタ変調器であり、該出力ビットストリームからの同相及び直交帰還信号が交換されることを特徴としている。
【００１８】
一般に、本発明による方法の更なる実施の形態は、上記交換が出力ビットストリームの周波数の倍数であるレートを有することを特徴としている。
これらの倍数は、割り算器の手段によるサンプリング周波数から容易に生成することができる。
【００１９】
データ依存スイッチングは、同相信号と直交信号の交換が同相及び直交データの内容に依存して行われる、本発明による方法の別の実施の形態においても可能である。
【００２０】
本発明による方法の好適な実施の形態は、同相信号経路と直交信号経路の交換が排他的論理和に基づいて行われる。したがって、前記同相及び直交信号はそのまま帰還されること、又は前記同相及び直交データの内容に依存して排他的論理和で交換されて帰還されることが交互になることを特徴としている。
【００２１】
本発明による直交装置及び方法は、添付図面を参照して、追加の利点と共に更に説明される。ここで、同じ構成要素は同じ参照符号により参照される。
【００２２】
［発明の実施の形態］
図１は、直交装置１の一部を示している。かかる直交装置１は、同相（Ｉ）信号経路と直交（Ｑ）信号経路のそれぞれを示している装置１のいずれかの種類であってもよい。かかる直交装置１の例は、電話、特にモバイル又はセルラ電話のような通信装置において適用することができる変調器、復調器、混合器である。
【００２３】
通常、周波数変換は、ＲＦ直交装置において行われる。これら同相及び直交経路のそれぞれにおいて含まれる構成要素の電気的特性のために、結果的に得られる画像周波数の阻止は低い。これにより、通信装置にとって特に不要な信号帯域間でのクロストークが生じる。
【００２４】
図１において示されるようなＩ及びＱ経路は、利得／変換ブロック２Ｉ及び２Ｑのそれぞれとして図に含まれ示されている増幅器、減衰器、フィルタ、変換器等を備えている。原理的に、端子Ｉnでの信号入力は同じである。しかし、ブロック２Ｉ及び２Ｑの異なる電気的特性により、直交装置１の残りについて、入力信号の振幅ミスマッチが生じる。
【００２５】
かかるブロック２Ｉ及び２Ｑ及び装置１がよく知られているヘテロダインＩＦ受信機に適用される場合、結果的に得られる入力信号間の振幅ミスマッチ及び位相ミスマッチにより、信号帯域から該信号帯域の画像帯域への漏洩、及び該信号帯域の画像帯域から信号帯域への漏洩が引き起こされる。かかる装置又は受信機の各種の可能な実施の形態は、上述されたIEEEにおける論文において見ることができる。
【００２６】
図１の直交装置１には、可制御なスイッチアレイの構成によるスイッチング手段３が設けられており、図において示されている。可制御なスイッチは、手段３の制御入力に関して制御信号Ｆswにより制御されている。
【００２７】
１つの制御状態において、スイッチング手段３は、Ｉ経路及びＱ経路における信号をそのまま左から右へ接続する。一方、他の制御状態において、Ｉ信号はＱ経路に接続され、Ｑ信号はＩ経路に接続される。Ｉ信号とＱ信号が制御される交換は、Ｉ及びＱ信号の内容が該交換により失われないような高速で行われる。
【００２８】
Ｉ信号とＱ信号の間の振幅ミスマッチ及び位相ミスマッチは、たとえば、後述されるΣΔ変調器におけるような変調器に適用された場合、変調器の画像帯域から信号帯域への漏洩、及び信号帯域から変調器の画像帯域への漏洩となるが、効果的に低減される。
【００２９】
さらに可能な実施の形態では、混合器４Ｉ及び４Ｑは、Ｉ経路及びＱ経路のそれぞれに設けられている。この混合器４Ｉ及び４Ｑは、Ｉ及びＱ信号制御手段６を介して制御信号入力Ｆswにそれぞれ接続される局部発振入力５Ｉ及び５Ｑをそれぞれ有している。混合器４Ｉ及び４Ｑは、Ｉ及びＱ経路において可制御なスイッチング手段３’を挿入することにより低減される位相及び振幅誤差を生じる。
【００３０】
スイッチング手段３’は、Ｉ信号とＱ信号が交換された場合でも適切な制御信号でＩ及びＱ信号を混合するために、制御信号スイッチング手段６の同じ信号Ｆswにより制御される。このスイッチングにより、混合器４Ｉ及び４Ｑにおける位相及び振幅ミスマッチの影響を低減することができる。なお、該低減の適切な機能のために、利得／変換ブロック２Ｉ及び２Ｑが直交混合器４Ｉ及び４Ｑの前及び又は後ろに接続されてもよい。
【００３１】
図２は、直交装置における信号経路間のミスマッチの影響を低減するための方法と共に装置１をさらに説明するため、いわゆるシグマデルタ（ΣΔ）変調器として具体化され、例示される直交装置１を示している。
【００３２】
直交装置１は、たとえば、ＧＳＭ電話チャネルにおいて通信装置におけるＡ／Ｄ変換器として使用することができ、直交ループフィルタ７、２つのＡ／Ｄ変換器８Ｉ及び８Ｑ、及び変調器の帰還ループにおいて接続される２つのＤ／Ａ変換器９Ｉ及び９Ｑを備えている。
【００３３】
この場合、複素データ出力ストリームＩ及びＱは、たとえば、０Ｈｚ〜２００ｋＨｚの信号帯域を画定している。この場合、ミスマッチの２つの主要な原因、いわば入力Ｉin及びＱinに関するＩ及びＱ入力信号間の位相及び振幅ミスマッチが区別され（図１の方法及び装置により低減される）、及び変調器１の帰還ループにおけるＤＡ変換器９Ｉ及び９ＱからのＩ及びＱ帰還信号の位相及び振幅ミスマッチが区別される（図２の方法及び装置により処理される）。
【００３４】
なお、図１の実施の形態の出力Ｉout及びＱoutが図２の実施の形態の入力Ｉin及びＱinに接続されるように、図１及び図２の実施の形態を結合することも可能である。かかるミスマッチの両者により、画像帯域信号及び量子化雑音の信号帯域に対して不要な漏洩が生じる。このようにもたらされるミスマッチの誤差は、以下の実際例において例示されるように深刻である場合がある。
【００３５】
典型的なイメージリジェクションは、１％のミスマッチで−４５ｄＢ前後である。変調器入力信号は、−９０ｄＢ程度に小さく、画像信号は４０〜５０ｄＢ程度に大きい。この場合、信号帯域にリークする画像信号は、希望信号それ自身と同様に強い。
【００３６】
イメージリジェクションは、ＤＡＣ９Ｉ及び９Ｑの前後に含まれる可制御なスイッチング手段３’’、３’’’によって、Ｉ及びＱ経路を交換することにより改善することができる。この場合、ＤＡＣの制御入力１０’、１０’’に関する制御は、Ｉ及びＱデジタルデータに依存する。制御入力１０’、１０’’は、排他的論理和手段１１を介して、それぞれのデータＩ及びデータＱ出力に接続される。
【００３７】
たとえば、排他的論理和手段１１は、スイッチング手段３’’及び３’’’を制御し、デジタルデータＩ及びＱ信号の論理レベルが異なる場合にＩ帰還経路とＱ帰還経路を交換し、Ｉ及びＱ信号が等しい場合にＩ帰還経路とＱ帰還経路を交換しない。これにより、ＤＡＣ９Ｉ及び９Ｑ間のミスマッチによる帰還経路におけるミスマッチは、データに依存して調節され、画像干渉及び量子化雑音の妨害を低減することができる。
【００３８】
ＤＡＣのミスマッチの主要な原因は、ＤＡＣ内部素子間のミスマッチによるものであり、該ミスマッチの影響が低減される。これらＤＡＣ内部素子の例としては、抵抗素子、容量素子、電流源及び／又は電圧源である。使用される素子の種類は、ＤＡＣに関連する特定の実現に依存する。
【００３９】
交換レートは、ＡＤＣのサンプリング周波数の倍数であってもよい。実際の変形例では、交換レートは、Ｉ及びＱデータビットストリームのサンプル周期（Ｔ）の最初の半分の間に、ＤＡＣ９ＩはＩ帰還経路、ＤＡＣ９ＱはＱ帰還経路にあり、サンプル周期の次の半分の間に、ＤＡＣ９ＩはＱ帰還経路、ＤＡＣ９ＱはＩ帰還経路にある。このようにして、半ビット期間における平均ビット値は同じままである。
【００４０】
図３ａ及び図３ｂにおいてこの状況が示されており、ＤＡＣがReturn to Zero（ＲＴＺ）間隔を有する場合と同じ状況を示している。勿論、ＤＡＣは、シングルＤＡＣ又はマルチビットＤＡＣであってもよい。
【００４１】
本質的に好適な実施の形態及び可能性のあるベストモードを参照して記載してきたが、これらの実施の形態は、関連する装置及び方法の限定的な例として解釈されることは決してないが、様々な変形例、特徴及び特許請求の範囲内に収容される特徴の結合を当業者であれば到達しうることを理解されるであろう。
【図面の簡単な説明】
【図１】  本発明による方法を説明するための本発明の直交装置の関連する一部を示す図である。
【図２】  本発明による方法を説明するための、いわゆるΣΔ変調器として具体化され、例示される直交装置を示す図である。
【図３ａ】  デジタル−アナログ変換器のサンプリング周波数の倍数により作られるデータビット値を示す図である。
【図３ｂ】  デジタル−アナログ変換器のサンプリング周波数の倍数により作られるデータビット値を示す図である。
【図１】
0004817092.tif 000002
【図２】
0004817092.tif 000003
【図３ａ】
0004817092.tif 000004
【図３ｂ】
0004817092.tif 000005