(57)【特許請求の範囲】
【請求項１】
直流電源と、
前記直流電源に対してキャパシタを並列に接続して充電する充電動作と、前記直流電源に対して当該キャパシタを直列接続して放電する放電動作とを行う、前記直流電源と出力端間に直列接続された複数の単位昇圧回路と、
指令信号に対応した数の前記単位昇圧回路に前記充電動作を行わせ、又は前記指令信号に対応した数の前記単位昇圧回路に前記充電動作を停止させた後に、全部の前記単位昇圧回路に前記放電動作を行わせる電圧制御回路と、を備え、
前記単位昇圧回路は、回路入力端と回路出力端間に接続される第１のスイッチ素子と、前記回路入力端と基準電位間に互いに直列に接続される第２及び第３のスイッチ素子と、前記回路出力端と前記第２及び第３のスイッチ素子相互の接続点との間に接続されるキャパシタと、を含み、
前記電圧制御回路は、前記充電動作に対応して前記第１及び第３のスイッチ素子を導通、前記第２のスイッチ素子を非導通とし、前記充電動作の停止に対応して前記第１及び第２のスイッチ素子を導通、前記第３のスイッチ素子を非導通とし、前記放電動作に対応して前記第１及び第３のスイッチ素子を非導通、前記第２のスイッチ素子を導通とし、
前記第２のスイッチ素子及び前記第３のスイッチ素子の一方はＰＭＯＳトランジスタ、他方はＮＭＯＳトランジスタであり、
前記電圧制御回路は、前記指令信号に対応した数の前記単位昇圧回路における前記第２及び前記第３のスイッチ素子のゲートに、前記ＰＭＯＳトランジスタ又は前記ＮＭＯＳトランジスタの一方を導通させる電位を供給することにより前記充電動作を行わせ、かつ前記指令信号に対応した数の前記単位昇圧回路における前記第２及び前記第３のスイッチ素子のゲートに、前記ＰＭＯＳトランジスタ又は前記ＮＭＯＳトランジスタの他方を導通させる電位を供給することにより前記充電動作を停止させる、ＤＣ−ＤＣコンバータ。
【請求項２】
前記指令信号は出力電圧を示す信号である、請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
請求項１又は２に記載のＤＣ−ＤＣコンバータを含む表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置（ＥＰＤ）などの直流電源電圧を使用する表示装置等の電源回路の電圧制御回路に関する。
【背景技術】
【０００２】
携帯型機器の表示装置として開発が進められているＥＰＤ等の表示装置では、画素表示に１５〜２０［Ｖ］の駆動電圧を必要とする。しかし、携帯型機器では電池を電源とするため、電源電圧が３［Ｖ］程度であることが多い。このため、電源電圧を５〜６倍に昇圧することが必要となる。この昇圧にＤＣ−ＤＣコンバータが使用される。表示器にＤＣ−ＤＣコンバータを用いた例が、例えば、特許文献１及び２に記載されている。
【０００３】
ところで、ＥＰＤ等の表示器では、画素電極に印加する駆動電圧の大きさによって表示品質（画像のコントラストや保持時間など）が変わる。例えば、駆動電圧を増加させると画像のコントラストや保持時間などは向上する。その一方、駆動電圧を増加させると消費電力も増大するので、電池を電源とする表示器や携帯型の情報機器では場合に応じた適当な駆動電圧に設定出来るように駆動電圧を可変にすることが望ましい。このため、抵抗分圧回路と出力選択回路（スイッチ素子）とを組み合わせて駆動電圧を調整可能とする。
【特許文献１】特開２００３−１５５０７
【特許文献２】特開２００５−３１５９１９
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＤＣ−ＤＣコンバータで昇圧した電圧を抵抗分圧回路と分圧出力選択回路とで可変に調整した場合、無駄な電流が抵抗分圧回路に流れる。また、ＤＣ−ＤＣコンバータの電流供給能力が十分にない場合には昇圧電圧の降下を招来する。また、出力選択回路のスイッチ素子（トランジスタ）を動作させるためには、昇圧された高い電圧よりも大きいゲート電圧を必要とし、このための回路（レベルシフタ）が必要となる。
【０００５】
よって、本発明は、抵抗分圧回路を不要としたスイッチドキャパシタ方式の出力可変なＤＣ−ＤＣコンバータを提供すること目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため本発明のＤＣ−ＤＣコンバータは、直流電源と、上記直流電源に対してキャパシタを並列に接続して充電する充電動作と、上記直流電源に対して当該キャパシタを直列接続して放電する放電動作とを行う、上記直流電源と出力端間に直列接続された複数の単位昇圧回路と、指令信号に対応した数の上記単位昇圧回路に上記充電動作を行わせ、又は上記指令信号に対応した数の上記単位昇圧回路に上記充電動作を停止させた後に、全部の上記単位昇圧回路に上記放電動作を行わせる電圧制御回路と、を備え、上記単位昇圧回路は、回路入力端と回路出力端間に接続される第１のスイッチ素子と、上記回路入力端と基準電位間に互いに直列に接続される第２及び第３のスイッチ素子と、上記回路出力端と上記第２及び第３のスイッチ素子相互の接続点との間に接続されるキャパシタと、を含み、上記電圧制御回路は、上記充電動作に対応して上記第１及び第３のスイッチ素子を導通、上記第２のスイッチ素子を非導通とし、上記充電動作の停止に対応して上記第１及び第２のスイッチ素子を導通、上記第３のスイッチ素子を非導通とし、上記放電動作に対応して上記第１及び第３のスイッチ素子を非導通、上記第２のスイッチ素子を導通とし、上記第２のスイッチ素子及び上記第３のスイッチ素子の一方はＰＭＯＳトランジスタ、他方はＮＭＯＳトランジスタであり、上記電圧制御回路は、上記指令信号に対応した数の上記単位昇圧回路における上記第２及び上記第３のスイッチ素子のゲートに、上記ＰＭＯＳトランジスタ又は上記ＮＭＯＳトランジスタの一方を導通させる電位を供給することにより上記充電動作を行わせ、かつ上記指令信号に対応した数の上記単位昇圧回路における上記第２及び上記第３のスイッチ素子のゲートに、上記ＰＭＯＳトランジスタ又は上記ＮＭＯＳトランジスタの他方を導通させる電位を供給することにより上記充電動作を停止させる。
上記目的を達成するため本発明のＤＣ−ＤＣコンバータ（参考例）は、直流電源と、上記直流電源に対してキャパシタを並列に接続して充電する充電動作と、上記直流電源に対して当該キュパシタを直列接続して放電する放電動作とを行う、上記直流電源と出力端間に直列接続された複数の単位昇圧回路と、指令信号に対応した数の前記単位昇圧回路に上記充電動作を行わせ、又は上記指令信号に対応した数の上記単位昇圧回路に上記充電動作を停止させた後に、全部の上記単位昇圧回路に上記放電動作を行わせる電圧制御回路と、を備える。
【０００７】
かかる構成とすることによって、スイッチドキャパシタ方式のＤＣ−ＤＣコンバータにおいて抵抗分圧回路を用いることなく出力電圧を可変とすることが可能となる。従って、抵抗分圧回路による電力損失、抵抗分圧出力を選択するスイッチ素子（トランジスタ）群、当該スイッチ素子群を動作させるために必要な高レベル駆動信号群及びそれら信号の発生回路の必要を回避することが可能となる。また、電流容量の大きい抵抗分圧回路や選択スイッチ素子の駆動回路などが不要となるので集積回路に好都合である。
【０００８】
好ましくは、上記単位昇圧回路は、回路入力端と回路出力端間に接続される第１のスイッチ素子と、上記回路入力端と基準電位間に互いに直列に接続される第２及び第３のスイッチ素子と、上記回路出力端と上記第２及び第３のスイッチ素子相互の接続点との間に接続されるキャパシタと、を含み、上記電圧制御回路は、上記充電動作に対応して上記第１及び第３のスイッチ素子を導通、上記第２のスイッチ素子を非導通とし、上記放電動作に対応して上記第１及び第３のスイッチ素子を非導通、上記第２のスイッチ素子を導通とする。
【０００９】
かかる構成とすることによって、スイッチドキャパシタ方式の単位ＤＣ−ＤＣコンバータが形成される。
【００１０】
好ましくは、上記指令信号は出力電圧を示す信号である。電圧制御回路が指令信号が示す出力電圧に対応して複数の単位単位ＤＣ−ＤＣコンバータのうち充電動作を行うものの数（該当単位ＤＣ−ＤＣコンバータ）を決定することによって出力電圧が可変に設定される。
【００１１】
本発明の表示装置は、上述したＤＣ−ＤＣコンバータは含む。それにより、電力消費がより少ない表示装置を得ることが可能となり、電池駆動の表示装置に好都合である。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を添付図面を参照して説明する。図１乃至図４は、入力直流電圧の昇圧を行うスイッチドキャパシタ方式のＤＣ−ＤＣコンバータの基本動作を説明する説明図である。各図において、対応する部分には同一符号を付し、かかる部分の説明は省略する。
【００１３】
図１及び図２は、ＤＣ−ＤＣコンバータの充電動作を示している。図１に示すように、この実施例（説明例）では、入力端ＩＮと出力端ＯＵＴ間に５段の単位ＤＣ−ＤＣコンバータが縦列（直列）に接続されている。入力端ＩＮには図示しない電池の低電圧ＬＶＤＤ（例えば、３［Ｖ］）が印加され、出力端ＯＵＴには昇圧された直流高圧ＨＶＤＤ（例えば、１８［Ｖ］）が出力される。各単位ＤＣ−ＤＣコンバータは、３つのスイッチ素子と１つのキャパシタによって構成される。例えば、図中に点線で示されるように、第１の単位ＤＣ−ＤＣコンバータは、スイッチ素子ＳＷ１ａ、ＳＷ２ａ、ＳＷ２ａ’及びキャパシタＣａによって構成される。
【００１４】
第１の単位ＤＣ−ＤＣコンバータの回路構成は、その入力端と出力端との間にスイッチＳＷ１ａが接続される。単位ＤＣ−ＤＣコンバータの入力端と基準電位（例えば、接地電位）との間にスイッチ素子ＳＷ２ａ及びＳＷ２ａ’が直列に接続される。スイッチ素子ＳＷ２ａ及びＳＷ２ａ’相互の接続点と単位ＤＣ−ＤＣコンバータの出力端との間にキャパシタＣａが接続されている。スイッチ素子ＳＷ２ａ及びＳＷ２ａ’は相補的に動作するスイッチであり、スイッチ素子ＳＷ１ａ及びＳＷ２ａは同種のスイッチ素子である。
【００１５】
第２乃至第５の単位ＤＣ−ＤＣコンバータもスイッチ素子ＳＷ１ｂ〜ＳＷ１ｅ、スイッチ素子ＳＷ２ｂ〜ＳＷ２ｅ、スイッチ素子ＳＷ２ｂ’〜ＳＷ２ｅ’、キャパシタＣｂ〜Ｃｅによって同様に構成される。第５の単位ＤＣ−ＤＣコンバータの出力端と回路出力端ＯＵＴとの間には逆流を防止するスイッチ素子ＳＷ１ｆが設けられる。
【００１６】
上述のように構成されたＤＣ−ＤＣコンバータの充電動作は、スイッチ素子ＳＷ１ａ〜ＳＷ１ｅを導通、スイッチ素子ＳＷ１ｆを非導通、スイッチ素子ＳＷ２ａ〜ＳＷ２ｅを非導通、スイッチ素子ＳＷ２ａ’〜ＳＷ２ｅ’を導通することによって行われる。
【００１７】
この結果、図２に示すように、直流電源ＬＶＤＤと基準電位との間に各キャパシタＣａ〜Ｃｅが互いに並列に接続され、それぞれ充電される。
【００１８】
図３は、ＤＣ−ＤＣコンバータの放電動作を示している。放電動作は、スイッチ素子ＳＷ１ａ〜ＳＷ１ｅを非導通、スイッチ素子ＳＷ１ｆを導通、スイッチ素子ＳＷ２ａ〜ＳＷ２ｅを導通、スイッチ素子ＳＷ２ａ’〜ＳＷ２ｅ’を非導通とすることによって行われる。
【００１９】
この結果、図４に示すように、直流電源ＬＶＤＤと出力端ＯＵＴとの間に各キャパシタＣａ〜Ｃｅが互いに直列に接続され、それぞれ放電する。キャパシタＣａ〜Ｃｅにチャージされた電荷による電圧をＶａ〜Ｖｅとすれば、出力端ＯＵＴの電圧は、ＬＶＤＤ＋Ｖａ＋Ｖｂ＋Ｖｃ＋Ｖｄ＋Ｖｅ［Ｖ］となる。
【００２０】
ここで、キャパシタＣａ〜Ｃｅを同じに構成すれば、出力端ＯＵＴの電圧は、ＬＶＤＤ＋５×Ｖａ［Ｖ］、ＬＶＤＤを３ボルトとすれば、ＨＶＤＤとして１８ボルトの直流出力電圧が得られる。また、キャパシタＣａ〜Ｃｅの充電を行わなければ、出力端ＯＵＴの電圧は、ＬＶＤＤ＋０［Ｖ］であり、３［Ｖ］となる。従って、各段のキャパシタの充電の有無によってＤＣ−ＤＣコンバータの出力電圧の設定をＬＶＤＤ（例えば、３［Ｖ］）〜ＬＶＤＤ＋５×Ｖａ（例えば、１８［Ｖ］）まで可変に設定することが出来る。このような手法によれば、抵抗分圧回路を使用する必要がない。
【００２１】
図５は、上述したＤＣ−ＤＣコンバータ装置を集積回路で構成する場合を示している。
【００２２】
同図に示されるように、ＤＣ−ＤＣコンバータ装置１は、スイッチ制御部１０とＤＣ−ＤＣコンバータ部２０によって構成されている。
【００２３】
スイッチ制御部１０は、例えば、図示しないＥＰＤの輝度制御回路からＤＣ−ＤＣコンバータ装置１に設定すべき出力電圧が指令信号として端子ＤＤ０及びＤＤ１に供給される。また、電源ＬＶＤＤが供給される。スイッチ制御部１０は指令信号ＤＤ０、１に対応した選択信号ＸＨＶＳＥＬ４〜６をＤＣ−ＤＣコンバータ部２０に出力する。なお、実施例では、後述のように、５つの単位ＤＣ−ＤＣコンバータのうち、第３乃至第５の単位ＤＣ−ＤＣコンバータの充電動作を選択可能になされている。
【００２４】
ＤＣ−ＤＣコンバータ部２０には、更に、充電動作モードと放電動作モードに対応したクロック信号ＤＣＫ、電源電圧ＬＶＤＤが供給される。ＤＣ−ＤＣコンバータ部２０は集積回路によって構成されるが、容量の大きいキャパシタＣａ〜ＣｅがＤＣ−ＤＣコンバータ部２０の外部端子Ｃ２〜Ｃ６に外付けとなっている。昇圧した直流電圧を出力するＤＣ−ＤＣコンバータ部２０の出力端子ＶＳＣには、キャパシタＣＯが接続され、出力高電圧ＨＶＤＤを保持する。
【００２５】
図６は、ＤＣ−ＤＣコンバータ部２０の具体的な構成例を示している。
【００２６】
同図において、図３と対応する部分には、同一符号を付している。前述したように、ＤＣ−ＤＣコンバータは５段の単位ＤＣ−ＤＣコンバータによって構成されている。このうち、第３乃至第５の単位ＤＣ−ＤＣコンバータの充電動作が選択的に設定可能になされている。
【００２７】
すなわち、一導電型（ＰＭＯＳ）のトランジスタＭ３、Ｍ６、Ｍ９、Ｍ１２、Ｍ１５、Ｍ１６は、それぞれスイッチ素子ＳＷ１ａ〜ＳＷ１ｆに対応している。なお、Ｍ１６はダイオード接続され、充電動作時における出力キャパシタＣＯからの電流の逆流を防止している。一導電型（ＰＭＯＳ）のトランジスタＭ１、Ｍ４、Ｍ７、Ｍ１０、Ｍ１３は、それぞれスイッチ素子ＳＷ２ａ〜ＳＷ２ｅに対応している。他導電型（ＮＭＯＳ）のトランジスタＭ２、Ｍ５、Ｍ８、Ｍ１１、Ｍ１４は、それぞれスイッチ素子ＳＷ２ａ’〜ＳＷ２ｅ’に対応している。また、同図中のキャパシタＣａ〜Ｃｅは図３に示されるＣａ〜Ｃｅに対応している。
【００２８】
第１乃至第５の単位ＤＣ−ＤＣコンバータのトランジスタＭ３、Ｍ６、Ｍ９、Ｍ１２及びＭ１５の各ゲートにはそれぞれクロック信号ＸＤＣＫ６が供給される。クロック信号ＸＤＣＫ６は、昇圧された出力電圧が両端に印加される相補型トランジスタＭ２０及びＭ２１からなるインバータによってクロック信号ＤＣＫを反転してレベルシフトしたクロック信号である。
【００２９】
第１及び第２の単位ＤＣ−ＤＣコンバータの相補型トランジスタＭ１及びＭ２、Ｍ４及びＭ５の各ゲートには、それぞれクロック信号ＤＣＫをインバータを介して反転したクロック信号ＸＤＣＫが供給される。
【００３０】
第３乃至第５の単位ＤＣ−ＤＣコンバータの相補型トランジスタＭ７及びＭ８、Ｍ１０及びＭ１１、Ｍ１３及びＭ１４の各ゲートには、それぞれノアゲートＸ１乃至Ｘ３の出力信号が供給される。
【００３１】
ノアゲートＸ１乃至Ｘ３の各一入力にはそれぞれクロック信号ＤＣＫが供給される。ノアゲートＸ１乃至Ｘ３の各他入力には、スイッチ制御部１０からそれぞれ選択信号ＸＨＶＳＥＬ４乃至ＸＨＶＳＥＬ６が供給される。選択信号ＸＨＶＳＥＬ４乃至ＸＨＶＳＥＬ６の低レベルがノアゲートＸ１乃至Ｘ３に供給されると、供給された単位ＤＣ−ＤＣコンバータは充電動作と放電動作とをクロック信号ＤＣＫに応じて繰り返すが、選択信号ＸＨＶＳＥＬ４乃至ＸＨＶＳＥＬ６の高レベルがノアゲートＸ１乃至Ｘ３に供給されると、ノアゲートＸ１乃至Ｘ３の出力は低レベル状態となり、第３乃至第５の単位ＤＣ−ＤＣコンバータは充電動作は行わず、放電動作状態となる。従って、Ｃｃ乃至Ｃｅの両端の電位差はＤＣＫのレベルによらず０Ｖになる。
【００３２】
上述した構成において、クロック信号ＤＣＫの低レベル及びＸＤＣＫの高レベル時に第１乃至第５の単位ＤＣ−ＤＣコンバータは各キャパシタへの充電動作を行う。また、クロック信号ＤＣＫの高レベル及びＸＤＣＫの低レベル時に第１乃至第５の単位ＤＣ−ＤＣコンバータは各キャパシタを直列に接続して放電動作を行う。上述のように、選択信号ＸＨＶＳＥＬ４乃至ＸＨＶＳＥＬ６によって第３乃至第５の単位ＤＣ−ＤＣコンバータの各キャパシタの充電動作が制御されるので、実施例では、例えば、電源電圧ＬＶＤＤを３［Ｖ］とすると、出力電圧ＨＶＤＤを９〜１８［Ｖ］まで３［Ｖ］単位で段階的に変化させることが可能となる。
【００３３】
なお、単位ＤＣ−ＤＣコンバータの各動作は、指令信号に対応した数の単位ＤＣ−ＤＣコンバータに充電動作を行わせ、あるいは指令信号に対応した数の単位ＤＣ−ＤＣコンバータに充電動作を停止させた後に、全部の単位ＤＣ−ＤＣコンバータに放電動作を行わせても同様の結果を得ることが出来る。
【００３４】
図７は、スイッチ制御部１０の具体的な構成例を示している。同図に示されるように、スイッチ制御部１０は、論理回路１１、アンドゲート及びインバータによって構成される。
【００３５】
図８は、論理回路１１に入力される信号とこれに対応して同回路から出力される出力信号を示している。同図の入出力テーブルに示されるように、例えば、ＤＣ−ＤＣコンバータに電源電圧ＬＶＤＤの３倍昇圧動作を行わせる場合には、論理回路１１のＡ入力端及びＢ入力端への指令信号ＤＤ０及びＤＤ１をそれぞれ「１」、「１」のレベルとする。それにより、論理回路１１内部の図示しないロジックによって出力端Ｙ０乃至Ｙ３にそれぞれ「１」、「１」、「１」及び「０」のレベルが出力される。出力端Ｙ０の出力信号は既述選択信号ＸＨＶＳＥＬ６となる。出力端Ｙ０及びＹ１のアンド出力が選択信号ＸＨＶＳＥＬ５となる。出力端Ｙ３の出力信号Ｙ３がインバータを経て反転された信号が選択信号ＸＨＶＳＥＬ４となる。同様にして、指令信号ＤＤ０及びＤＤ１によって４種類の出力電圧ＶＤＤ３（３倍昇圧）〜ＶＤＤ６（６倍昇圧）の設定が行われる。
【００３６】
なお、ＤＣ−ＤＣコンバータの単位ＤＣ−ＤＣコンバータの接続段数及び充電制御の対象とする単位ＤＣ−ＤＣコンバータの数は任意に設定可能であり、上述した実施例に限定されるものではない。
【００３７】
このようにして、スイッチドキャパシタ方式のＤＣ−ＤＣコンバータを構成する複数の単位ＤＣ−ＤＣコンバータの充電動作の有無を個別に設定することによってＤＣ−ＤＣコンバータの昇圧出力電圧を変化させることが可能となる。
【００３８】
図９は、比較例を示している。この例では、図１に示す昇圧回路によって最大電圧まで昇圧し、昇圧電圧ＶＳＣを抵抗Ｒ１〜Ｒ４からなる抵抗分圧回路とトランジスタＴ１〜Ｔ４からなる出力選択回路を使用して出力電圧を変化させている。
【００３９】
既述したように、この構成では抵抗分圧回路の抵抗Ｒ１〜Ｒ４における電力ロス、集積回路内に抵抗分圧回路を設ける困難さ（発熱、大面積消費等）がある。また、高圧が印加されるトランジスタＴ１乃至Ｔ４を低レベルの選択信号ＳＥＬ１乃至ＳＥＬ４で制御することが出来ないので、レベルシフト回路ＬＳ１乃至ＬＳ４を別途設けて低レベルの選択信号ＳＥＬ１乃至ＳＥＬ４をそれぞれ高レベルの選択信号ＨＳＥＬ１乃至ＨＳＥＬ４に変換する必要がある。このため、レベルシフト回路ＬＳ１乃至ＬＳ４の分だけＤＣ−ＤＣコンバータ回路が複雑になる不具合がある。
【００４０】
上述した本発明の実施例によれば、かかる不具合は解消される。
【００４１】
なお、本発明のＤＣ−ＤＣコンバータ回路は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【図面の簡単な説明】
【００４２】
【図１】図１は、スイッチドキャパシタ方式のＤＣ−ＤＣコンバータ回路における充電動作の場合の各スイッチの動作を説明する説明図である。
【図２】図２は、スイッチドキャパシタ方式のＤＣ−ＤＣコンバータ回路における充電動作を説明する説明図である。
【図３】図３は、スイッチドキャパシタ方式のＤＣ−ＤＣコンバータ回路における放電動作の場合の各スイッチの動作を説明する説明図である。
【図４】図４は、スイッチドキャパシタ方式のＤＣ−ＤＣコンバータ回路における放電動作を説明する説明図である。
【図５】図５は、スイッチドキャパシタ方式のＤＣ−ＤＣコンバータ回路の集積回路を説明する説明図である。
【図６】図６は、スイッチドキャパシタ方式のＤＣ−ＤＣコンバータ回路の具体的な回路構成例を説明する説明図である。
【図７】図７は、スイッチドキャパシタ方式のＤＣ−ＤＣコンバータ回路の制御回路を説明する説明図である。
【図８】図８は、論理回路１１の入出力動作を説明するテーブルである。
【図９】図９は、抵抗分圧回路を参考例を説明する説明図である。
【符号の説明】
【００４３】
１  ＤＣ−ＤＣコンバータ装置、１０  スイッチ制御部、１１  論理回路、２０  ＤＣ−ＤＣコンバータ部
【図１】
0004756467.tif 000002
【図２】
0004756467.tif 000003
【図３】
0004756467.tif 000004
【図４】
0004756467.tif 000005
【図５】
0004756467.tif 000006
【図６】
0004756467.tif 000007
【図７】
0004756467.tif 000008
【図８】
0004756467.tif 000009
【図９】
0004756467.tif 000010