(57)【特許請求の範囲】
【請求項１】
多数のダイヤモンド粒子を、結合材によって結合したダイヤモンド複合材料からなり、他部材との接続面を有する基板本体を備えた半導体素子実装用基板であって、
前記基板本体の接続面は、深さまたは高さが１０〜４０μｍ、面方向の差し渡し長さが１０μｍ〜３ｍｍである凹部および凸部の、前記接続面の単位面積あたりの個数が３個／ｃｍ２以上、５０個／ｃｍ２以下である状態とされていると共に、
前記基板本体の、少なくとも接続面には、半田またはロウ材からなる被覆層が、前記凹部および凸部を埋めて形成されており、
前記被覆層は、接続面のうち凹部および凸部以外の領域での厚みが１〜３０μｍ、表面粗さを示す粗さ曲線の算術平均粗さＲａがＲａ≦２μｍ、最大高さ粗さＲｚがＲｚ≦１５μｍであることを特徴とする半導体素子実装用基板。
【請求項２】
基板本体を形成する結合材が、Ｃｕ、Ａｇ、Ｓｉ、およびＳｉＣからなる群より選ばれた少なくとも１種であることを特徴とする請求項１に記載の半導体素子実装用基板。
【請求項３】
基板本体の熱伝導率が２００Ｗ／ｍ・Ｋ以上であることを特徴とする請求項１に記載の半導体素子実装用基板。
【請求項４】
基板本体の熱膨張係数が１０×１０−６／Ｋ以下であることを特徴とする請求項１に記載の半導体素子実装用基板。
【請求項５】
被覆層が、Ｉｎ、Ｓｎ、Ａｇ、Ａｕ、Ｇｅ、Ｓｉ、Ｃｕ、Ｔｉ、Ｎｂ、Ｖ、およびＡｌからなる群より選ばれた少なくとも１種の金属を含む半田またはロウ材によって形成されていることを特徴とする請求項１に記載の半導体素子実装用基板。
【請求項６】
被覆層が、Ａｕ−Ｓｎ系、Ｉｎ−Ｓｎ系、またはＡｕ−Ｇｅ系の半田またはロウ材によって形成されていることを特徴とする請求項５に記載の半導体素子実装用基板。
【請求項７】
被覆層が、半田またはロウ材からなり、基板本体の接続面に形成された第１の被覆層と、前記第１の被覆層を形成する半田またはロウ材より融点の低い半田またはロウ材からなり、第１の被覆層上に積層された第２の被覆層とを備えていることを特徴とする請求項１に記載の半導体素子実装用基板。
【請求項８】
第１の被覆層と第２の被覆層とが、同系で、かつ組成配分の異なる半田またはロウ材によって形成されていることを特徴とする請求項７に記載の半導体素子実装用基板。
【請求項９】
第１および第２の被覆層が、Ａｕ−Ｓｎ系、Ｉｎ−Ｓｎ系、またはＡｕ−Ｇｅ系の半田またはロウ材によって形成されていることを特徴とする請求項８に記載の半導体素子実装用基板。
【請求項１０】
基板本体と被覆層との間に、Ｎｉ、Ａｕ、Ｔｉ、およびＣｒからなる群より選ばれた少なくとも１種の金属、または前記金属を含む化合物からなる密着層が形成されていることを特徴とする請求項１に記載の半導体素子実装用基板。
【請求項１１】
密着層と被覆層との間に、Ｐｔ、Ｍｏ、およびＰｄからなる群より選ばれた少なくとも１種の金属からなる、少なくとも１層の拡散防止層が形成されていることを特徴とする請求項１０に記載の半導体素子実装用基板。
【請求項１２】
第１の被覆層がＡｇ−Ｃｕ系ロウ材によって形成されていると共に、第２の被覆層が、前記Ａｇ−Ｃｕ系ロウ材とは別系で、かつ、Ａｇ−Ｃｕ系ロウ材より融点の低い半田またはロウ材によって形成されていることを特徴とする請求項７に記載の半導体素子実装用基板。
【請求項１３】
第１の被覆層を形成するＡｇ−Ｃｕ系ロウ材が、Ｃｕ、Ｔｉ、Ｎｂ、およびＶのうちの少なくとも１種を含む活性Ａｇ−Ｃｕ系ロウ材であることを特徴とする請求項１２に記載の半導体素子実装用基板。
【請求項１４】
第２の被覆層が、Ａｕ−Ｓｎ系、Ｉｎ−Ｓｎ系、またはＡｕ−Ｇｅ系の半田またはロウ材によって形成されていることを特徴とする請求項１２に記載の半導体素子実装用基板。
【請求項１５】
第１の被覆層と第２の被覆層との間に、Ｎｉ、Ａｕ、Ｔｉ、およびＣｒからなる群より選ばれた少なくとも１種の金属、または前記金属を含む化合物からなる密着層が形成されていることを特徴とする請求項１２に記載の半導体素子実装用基板。
【請求項１６】
密着層と第２の被覆層との間に、Ｐｔ、Ｍｏ、およびＰｄからなる群より選ばれた少なくとも１種の金属からなる、少なくとも１層の拡散防止層が形成されていることを特徴とする請求項１５に記載の半導体素子実装用基板。
【請求項１７】
請求項１に記載の半導体素子実装用基板の、被覆層で被覆された接続面に、前記被覆層を介して、半導体素子としての発光素子が接続されていることを特徴とする半導体装置。
【請求項１８】
請求項１に記載の半導体素子実装用基板を製造するための製造方法であって、
基板本体の接続面を、深さまたは高さが１０〜４０μｍ、面方向の差し渡し長さが１０μｍ〜３ｍｍである凹部および凸部の、前記接続面の単位面積あたりの個数が３個／ｃｍ２以上、５０個／ｃｍ２以下である状態に仕上げる工程と、
前記基板本体の、少なくとも接続面に、半田またはロウ材を厚付けして、前記凹部および凸部を埋める被覆層を形成する工程と、
前記被覆層を、接続面のうち凹部および凸部以外の領域での厚みが１〜３０μｍ、表面粗さを示す粗さ曲線の算術平均粗さＲａがＲａ≦２μｍ、最大高さ粗さＲｚがＲｚ≦１５μｍとなるように仕上げる工程と、
を有することを特徴とする半導体素子実装用基板の製造方法。
【請求項１９】
厚付けした被覆層を、一旦、加熱して溶融させた後、冷却して固化させる工程と、前記被覆層を研磨する工程とを含むことを特徴とする請求項１８に記載の半導体素子実装用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多数の微小なダイヤモンド粒子を、金属やセラミックからなる結合材によって結合したダイヤモンド複合材料からなる半導体素子実装用基板と、前記半導体素子実装用基板を用いた半導体装置と、前記半導体素子実装用基板の製造方法とに関するものである。
【背景技術】
【０００２】
半導体レーザー等の発光素子が、それ自体の発熱によって動作不良を生じるのを防止するため、前記発光素子が接続される半導体素子実装用基板（ヒートシンク、放熱基板、ハウジング等）には、放熱性に優れることが必要とされており、従来は、前記半導体素子実装用基板を、例えばＡｌＮ、ＳｉＣ等の、熱伝導率が高く、かつ良好な放熱性を有するセラミックによって形成するのが一般的であった。ところが、近年の、発光素子の高出力化に伴って、半導体素子実装用基板に、現状よりも高度な放熱性が要求されるようになってきた。【０００３】
そこで、前記要求に対応するために、多数の微小なダイヤモンド粒子を、例えばＣｕ、Ａｇ等の金属や、ＳｉＣ等のセラミックからなる結合材によって結合したダイヤモンド複合材料を用いて、前記半導体素子実装用基板を形成することが提案された。ダイヤモンドは、物質中で最高の熱伝導率を有することから、前記ダイヤモンド複合材料を用いて半導体素子実装用基板を形成すれば、その熱伝導率を、従来の、セラミック等からなるものに比べて、飛躍的に向上できると考えられたのである。【０００４】
ダイヤモンド複合材料からなる半導体素子実装用基板と、前記半導体素子実装用基板に接続（実装）される、発光素子等の半導体素子や、あるいは、半導体素子実装用基板に熱的に接続されて、半導体素子からの放熱を補助するための他の放熱部材（以下、これらを「他部材」と総称することがある）との間で、できるだけスムースに熱伝導させるためには、半導体素子実装用基板と他部材とが、半田やロウ材の層を介して、できるだけ隙間なく、密着した状態で、接続されていることが必要である。【０００５】
そして、そのためには、ダイヤモンド複合材料からなる半導体素子実装用基板の、半導体素子を接続するための素子実装面や、前記半導体素子実装用基板に他の放熱部材を熱的に接続するための伝熱面等の、他部材との接続面が、できるだけ平滑に仕上げられている必要がある。そこで、半導体素子実装用基板の接続面を平滑に仕上げるために、従来は、前記接続面を、例えばダイヤモンド砥石等を用いて研磨加工することが行われている。また、研磨加工した接続面を、金属膜で被覆することも行われている。【０００６】
例えば特許文献１には、半導体素子実装用基板としての半導体レーザー搭載用サブキャリヤを、前記ダイヤモンド複合材料によって形成すると共に、前記サブキャリヤの接続面を、日本工業規格ＪＩＳ  Ｂ０６０１：２００１「製品の幾何特性仕様（ＧＰＳ）−表面性状：輪郭曲線方式−用語，定義及び表面性状パラメータ」において規定された、表面粗さを示す、粗さ曲線の算術平均粗さＲaがＲa≦０．５μｍとなるように研磨加工すること、研磨加工した接続面を、Ｎｉ、Ｃｒ、Ｔｉ、およびＴａからなる群より選ばれた少なくとも１種の金属からなる第１の金属膜と、Ｍｏ、Ｐｔ、Ａｕ、Ａｇ、Ｓｎ、Ｐｄ、Ｇｅ、およびＩｎからなる群より選ばれた少なくとも１種の金属からなる第２の金属膜とで、この順に被覆することが記載されている。【０００７】
また、特許文献２、３には、それぞれ、半導体素子実装用基板としてのヒートシンクを、前記ダイヤモンド複合材料によって形成すると共に、前記ヒートシンクの接続面を、算術平均粗さＲaが、特許文献２では０．２μｍ以下、特許文献３では０．５μｍ以下となるように研磨加工することや、研磨加工した接続面を、前記と同様の第１および第２の金属膜で被覆することが記載されている。【０００８】
しかし、ダイヤモンド複合材料からなる半導体素子実装用基板の接続面を、ダイヤモンド砥石等を使用して、前記所定の表面粗さになるまで研磨加工するためには長時間を要することから、半導体素子実装用基板の生産性が低下して、製造コストが上昇するという問題がある。例えば＃１００〜＃４００のダイヤモンド砥石を用いた平面研磨によって、接続面を、前記表面粗さまで研磨加工しようとすると、１つの接続面を仕上げるのに、およそ２０時間以上の時間を要する。【０００９】
しかも、たとえ接続面を、前記所定の表面粗さに研磨加工できたとしても、前記接続面には、研磨時に、ダイヤモンド粒子が脱落することで発生した凹部や、研磨されずに残ったダイヤモンド粒子に起因する凸部が多数、存在するため、前記凹部や凸部によって接続面に形成される凹凸によって、前記接続面と、発光素子等の他部材との、半田やロウ材の層を介した密着が妨げられて、両者間に隙間を生じやすく、前記隙間が、半導体素子実装用基板と、他部材との間での熱伝導の効率を低下させる原因となる。【００１０】
また、前記両者間を、たとえ隙間なく密着させることができたとしても、接続面に存在する凹部が、前記両者間の界面に、熱伝導を妨げる空隙として残留して、やはり、半導体素子実装用基板と、他部材との間での熱伝導の効率を低下させる原因となるため、このいずれの場合にも、ダイヤモンド複合材料の良好な熱伝導性を、十分に活かしきることができないという問題もある。そのため、特許文献１〜３に記載された従来の半導体素子実装用基板では、近年の、半導体レーザー等の発光素子の、さらなる高出力化に十分に対応することができず、前記発光素子等が、それ自体の発熱によって動作不良を生じるのを防止する効果が、不十分になりつつあるのが現状である。【００１１】
また、前記凹部や凸部の大きさは、ダイヤモンド粒子の粒径に依存して、深さまたは高さが５〜３００μｍ程度と大きいのに対し、特許文献１〜３において接続面に形成している金属膜の厚みは、それに比べて著しく小さい。例えば特許文献１の実施例３では、第１の金属膜としてのＮｉ膜の、厚みの最大値を２μｍ、第２の金属膜としてのＡｕ膜の厚みを０．２μｍに設定しており、合計の厚みは、最大でも２．２μｍに過ぎない。また、特許文献３の実施例３では、第１の金属膜としてのＮｉ膜の厚みを１μｍ、第２の金属膜としてのＰｔ膜の厚みを０．２μｍに設定しており、合計の厚みは１．２μｍに過ぎない。そのため、たとえ接続面を、前記２層の金属膜で被覆したとしても、それによって凹部や凸部を埋める、すなわち前記凹部を、空隙として残留しないように、金属膜を形成する金属によって満たすと共に、凹部や凸部を金属膜中に埋没させた状態で、接続面を平滑化することができないという問題もある。【００１２】
特許文献４には、半導体素子実装用基板としての放熱体を、前記ダイヤモンド複合材料によって形成すると共に、前記放熱体の接続面に、先に説明した金属膜よりも厚みの大きいＣｕ材層を形成して、凹部や凸部を埋めることで、前記Ｃｕ材層の表面を平滑面とすることが記載されている。前記構成によれば、先に説明した、凹部や凸部によって接続面に形成される凹凸によって、接続面と、発光素子等の他部材との密着が妨げられて、両者間に隙間が生じたり、前記凹部が、前記両者間の界面に、熱伝導を妨げる空隙として残留したりするのを防止して、接続面と他部材とを、半田やロウ材の層を介して隙間なく密着させた状態で、互いに接続することが可能となる。
【特許文献１】特開２００３−３０９３１６号公報（請求項１、５、６、第００１４欄〜第００１５欄、第００２５欄〜第００２８欄、図２）
【特許文献２】特開２００４−１７５６２６号公報（請求項１、６、７、９、第００１８欄、第００１９欄）
【特許文献３】特開２００５−１８４０２１号公報（請求項１、２、４、第００２７欄〜第００２８欄、第００５０欄〜第００５１欄、図７）
【特許文献４】特開２００５−１７５００６号公報（請求項１、４、第０００９欄〜第００１１欄、第００１８欄、第００２０欄、第００２４欄、図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところが、発明者が検討したところによると、前記特許文献４に記載されているような、半導体素子実装用基板の接続面に存在する凹部や凸部を埋めることができる程度の、厚みの大きなＣｕ材の層は、Ｃｕの熱伝導率が、ダイヤモンド複合材料の熱伝導率よりも低いため、先に説明したように、前記層の表面が平滑であって、前記表面と他部材とを、半田やロウ材の層を介して隙間なく密着させることができるにも拘らず、他部材との間での熱伝導の効率を向上する効果が十分に得られないことが明らかとなった。また、前記Ｃｕ材の層は、ダイヤモンド複合材料との熱膨張係数の差が大きい上、厚みが大きく、内部応力が高いため、例えば前記層上に、半田やロウ材の層を介して、発光素子等の半導体素子を接続する際の熱履歴や、接続した半導体素子を駆動させた際の、素子自体の発熱による熱履歴等によってはく離しやすいという問題があることも判明した。【００１４】
本発明の目的は、他部材との間での熱伝導の効率を、これまでよりも向上することができるため、ダイヤモンド複合材料の高い熱伝導性を十分に活かして、例えば半導体レーザー等の発光素子が、それ自体の発熱によって動作不良を生じるのを、これまでよりも確実に防止することができる半導体素子実装用基板を提供することにある。また、本発明の目的は、前記本発明の半導体素子実装用基板の、被覆層で被覆された接続面に接続された発光素子が、それ自体の発熱によって動作不良を生じるのを防止して、これまでよりも長期間に亘って発光させることができる半導体装置を提供することにある。さらに、本発明の目的は、先に説明したように優れた特性を有する本発明の半導体素子実装用基板を、効率よく、高い生産性でもって製造できる製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明は、多数のダイヤモンド粒子を、結合材によって結合したダイヤモンド複合材料からなり、他部材との接続面を有する基板本体を備えた半導体素子実装用基板であって、
前記基板本体の接続面は、深さまたは高さが１０〜４０μｍ、面方向の差し渡し長さが１０μｍ〜３ｍｍである凹部および凸部の、前記接続面の単位面積あたりの個数が３個／ｃｍ２以上、５０個／ｃｍ２以下である状態とされていると共に、
前記基板本体の、少なくとも接続面には、半田またはロウ材からなる被覆層が、前記凹部および凸部を埋めて形成されており、
前記被覆層は、接続面のうち凹部および凸部以外の領域での厚みが１〜３０μｍ、表面粗さを示す粗さ曲線の算術平均粗さＲａがＲａ≦２μｍ、最大高さ粗さＲｚがＲｚ≦１５μｍであることを特徴とする半導体素子実装用基板である。
【００１６】
本発明によれば、ダイヤモンド複合材料からなる基板本体の、他部材との接続面を、前記のように、その表面に存在する凹部や凸部が、比較的、少ない状態に仕上げた上に、半田またはロウ材からなる被覆層を形成して前記凹部や凸部を埋める、すなわち前記凹部を、空隙として残留しないように、被覆層を形成する半田またはロウ材によって満たし、かつ、凹部や凸部を被覆層中に埋没させると共に、前記被覆層を、前記所定の厚みと表面粗さに仕上げて平滑化しているため、前記被覆層の表面に、発光素子等の他部材を、隙間なく密着させることができる。【００１７】
また、被覆層を形成する半田またはロウ材は、溶融時に、基板本体および他部材に対して良好な濡れ性を有していることから、前記他部材を、半導体素子実装用基板の接続面に、被覆層を介して重ねた状態で、前記被覆層を加熱して溶融させた後、冷却して固化させることで、前記他部材を、前記接続面に、被覆層を介して隙間なく密着させた状態で接続することができる。しかも、前記接続状態において、基板本体と他部材との間には、熱伝導の効率を低下させるような、厚みの大きな銅層等は介在しておらず、比較的、厚みの大きな層としては、他部材の接合のために必須の層である、半田またはロウ材からなる被覆層しか介在していないことから、前記両者間での熱伝導の効率を、これまでより向上することもできる。そのため、ダイヤモンド複合材料の高い熱伝導性を十分に活かして、例えば半導体レーザー等の発光素子が、それ自体の発熱によって動作不良を生じるのを、確実に防止することが可能となる。【００１８】
また、前記半田またはロウ材からなる被覆層は、ダイヤモンド複合材料よりも軟らかく、研磨等の加工がしやすいため、前記ダイヤモンド複合材料からなる基板本体の接続面に、凹部や凸部を埋めて形成した被覆層の表面を、前記研磨等によって、前記所定の表面粗さに仕上げるために、これまでのように長時間を要しないという利点もある。さらに、被覆層は、先に説明したように、基板本体や半導体素子に対して良好な濡れ性を有していると共に、厚みが１〜３０μｍであることから、前記層上に半導体素子を接続する際の熱履歴や、接続した半導体素子を駆動させた際の、素子自体の発熱による熱履歴によって基板本体からはく離しにくいという利点もある。
【００１９】
ダイヤモンド粒子を結合して、基板本体のもとになるダイヤモンド複合材料を形成する結合材としては、ダイヤモンドの高い熱伝導性を損なわずに、前記ダイヤモンド粒子をより強固に結合して、ダイヤモンド複合材料からなる基板本体の機械的強度や耐熱性を高めることを考慮すると、Ｃｕ、Ａｇ、Ｓｉ、およびＳｉＣからなる群より選ばれた少なくとも１種が好ましい。また、前記ダイヤモンド複合材料からなる基板本体は、素子実装面に接続する半導体素子からの発熱を、できるだけ速やかに放熱することを考慮すると、熱伝導率が２００Ｗ／ｍ・Ｋ以上であるのが好ましい。また基板本体は、接続面に半導体素子を接続する際や、半導体素子を動作させる際の熱履歴によって大きく膨張、収縮するのを防止することで、素子実装面に接続した半導体素子に過大な応力が加わるのを防止して、前記半導体素子が破損したり、接続が外れたりするのを防止することを考慮すると、熱膨張係数が１０×１０-6／Ｋ以下であるのが好ましい。【００２０】
被覆層は、素子実装面に半導体素子を接続する際や、伝熱面に他の放熱部材を接続する際の加熱によって速やかに溶融し、しかも、半導体素子を動作させる際の熱履歴によって接続の強度が大きく低下したり、溶融したりしない上、熱伝導性や接続の耐久性に優れたものとすることを考慮すると、Ｉｎ、Ｓｎ、Ａｇ、Ａｕ、Ｇｅ、Ｓｉ、Ｃｕ、Ｔｉ、Ｎｂ、Ｖ、およびＡｌからなる群より選ばれた少なくとも１種の金属を含む半田またはロウ材によって形成されているのが好ましく、Ａｕ−Ｓｎ系、Ｉｎ−Ｓｎ系、またはＡｕ−Ｇｅ系の半田またはロウ材によって形成されているのがさらに好ましい。また、被覆層は、半田またはロウ材からなり、基板本体の接続面に形成された第１の被覆層と、前記第１の被覆層を形成する半田またはロウ材より融点の低い半田またはロウ材からなり、第１の被覆層上に積層された第２の被覆層とを備えているのが好ましい。【００２１】
前記構成によれば、例えば素子実装面に半導体素子を接続する際や、伝熱面に他の放熱部材を接続する際の加熱温度を、第１の被覆層の溶融温度より低く、かつ第２の被覆層の溶融温度より高く設定することで、前記加熱時に、第１の被覆層が溶融するのを防止して、前記第１の被覆層を、固形の状態で維持することができる。そのため、第１の被覆層によって、基板本体の接続面の凹部や凸部を埋めた状態を維持しながら、第２の被覆層を溶融させることで、前記接続面としての素子実装面に半導体素子を接続したり、伝熱面に他の放熱部材を接続したりすることができ、基板本体と他部材との間に隙間や空隙が生じて熱伝導の効率が低下するのを、確実に防止することができる。なお、第１の被覆層と第２の被覆層とは、両層間の密着性を向上することを考慮すると、同系で、かつ組成配分の異なる半田またはロウ材によって形成されているのが好ましく、Ａｕ−Ｓｎ系、Ｉｎ−Ｓｎ系、またはＡｕ−Ｇｅ系の半田またはロウ材によって形成されているのがさらに好ましい。【００２２】
基板本体と被覆層との間に、Ｎｉ、Ａｕ、Ｔｉ、およびＣｒからなる群より選ばれた少なくとも１種の金属、または前記金属を含む化合物からなる密着層が形成されている場合には、前記密着層の機能によって、基板本体と被覆層との密着性を向上して、前記被覆層上に接続される他部材の、基板本体に対する接続の強度を高めることができる。また、密着層と被覆層との間に、Ｐｔ、Ｍｏ、およびＰｄからなる群より選ばれた少なくとも１種の金属からなる、少なくとも１層の拡散防止層が形成されている場合には、素子実装面に半導体素子を接続したり、伝熱面に他の放熱部材を接続したりする際の加熱によって被覆層を溶融させた際に、前記拡散防止層の機能によって、密着層から金属が拡散して、前記被覆層を形成する半田またはロウ材の組成が変質するのを防止することができる。【００２３】
２層構造の被覆層においては、第１の被覆層が、Ａｇ−Ｃｕ系ロウ材によって形成されていると共に、第２の被覆層が、前記Ａｇ−Ｃｕ系ロウ材とは別系で、かつ、Ａｇ−Ｃｕ系ロウ材より融点の低い半田またはロウ材によって形成されているのが好ましい。かかる構成では、前記第１の被覆層を形成するＡｇ−Ｃｕ系ロウ材が、溶融時に、Ａｕ−Ｓｎ系等の半田またはロウ材よりも高い流動性を有することから、前記Ａｇ−Ｃｕ系ロウ材によって第１の被覆層を形成することで、基板本体の接続面の凹部や凸部を、前記第１の被覆層によって、より一層、確実に埋めることができる。またＡｇ−Ｃｕ系ロウ材は、Ａｕ−Ｓｎ系等の半田またはロウ材よりも熱伝導率が高い上、融点も高いことから、前記Ａｇ−Ｃｕ系ロウ材によって第１の被覆層を形成することで、前記第１の被覆層の、熱伝導の効率を向上すると共に、接続の耐久性を向上することもできる。【００２４】
なお、Ａｇ−Ｃｕ系ロウ材としては、前記第１の被覆層の、ダイヤモンド複合材からなる基板本体に対する密着性を向上することを考慮すると、Ｃｕ、Ｔｉ、Ｎｂ、およびＶのうちの少なくとも１種を含み、前記基板本体に対して良好な濡れ性を有する活性Ａｇ−Ｃｕ系ロウ材を用いるのが好ましい。また、第２の被覆層は、半導体素子等を、より低い温度で、効率よく、しかも前記半導体素子等に損傷を与えたりすることなしに接続することができる、Ａｕ−Ｓｎ系、Ｉｎ−Ｓｎ系、またはＡｕ−Ｇｅ系の半田またはロウ材によって形成されているのが好ましい。【００２５】
前記Ａｇ−Ｃｕ系ロウ材からなる第１の被覆層と、前記Ａｕ−Ｓｎ系等の、Ａｇ−Ｃｕ系ロウ材とは別系の半田またはロウ材からなる第２の被覆層との間に、Ｎｉ、Ａｕ、Ｔｉ、およびＣｒからなる群より選ばれた少なくとも１種の金属、または前記金属を含む化合物からなる密着層が形成されている場合には、前記密着層の機能によって、第１の被覆層と第２の被覆層との密着性を向上して、前記第２の被覆層上に接続される他部材の、基板本体に対する接続の強度を高めることができる。【００２６】
また、密着層と第２の被覆層との間に、Ｐｔ、Ｍｏ、およびＰｄからなる群より選ばれた少なくとも１種の金属からなる、少なくとも１層の拡散防止層が形成されている場合には、素子実装面に半導体素子を接続したり、伝熱面に他の放熱部材を接続したりする際の加熱によって第２の被覆層を溶融させた際に、前記拡散防止層の機能によって、第１の被覆層から金属が拡散して、前記第２の被覆層を形成する半田またはロウ材の組成が変質するのを防止することができる。【００２７】
本発明は、前記本発明の半導体素子実装用基板の、被覆層で被覆された接続面に、前記被覆層を介して、半導体素子としての発光素子が接続されていることを特徴とする半導体装置である。本発明によれば、発光素子からの発熱を、半導体素子実装用基板を通して速やかに放熱させることができるため、発光素子が、それ自体の発熱によって動作不良を生じるのを防止して、これまでよりも長期間に亘って発光させることができる。【００２８】
本発明は、前記本発明の半導体素子実装用基板を製造するための製造方法であって、
基板本体の接続面を、深さまたは高さが１０〜４０μｍ、面方向の差し渡し長さが１０μｍ〜３ｍｍである凹部および凸部の、前記接続面の単位面積あたりの個数が３個／ｃｍ２以上、５０個／ｃｍ２以下である状態に仕上げる工程と、
前記基板本体の、少なくとも接続面に、半田またはロウ材を厚付けして、前記凹部および凸部を埋める被覆層を形成する工程と、
前記被覆層を、接続面のうち凹部および凸部以外の領域での厚みが１〜３０μｍ、表面粗さを示す粗さ曲線の算術平均粗さＲａがＲａ≦２μｍ、最大高さ粗さＲｚがＲｚ≦１５μｍとなるように仕上げる工程と、
を有することを特徴とする半導体素子実装用基板の製造方法である。
【００２９】
本発明によれば、先に説明したように、優れた特性を有する半導体素子実装用基板を、効率よく、高い生産性でもって製造することができる。また、厚付けした被覆層を、一旦、加熱して溶融させた後、冷却して固化させる工程と、前記被覆層を研磨する工程とを経て、所定の厚みおよび表面状態を有する状態に仕上げるようにすると、接続面の凹部や凸部を、前記被覆層を形成する、溶融した半田やロウ材でもって確実に埋めることができるため、特に凹部が、熱伝導の妨げとなる空隙として残留するのを、より確実に防止することが可能となる。
【発明の効果】
【００３０】
本発明によれば、他部材との間での熱伝導の効率を、これまでよりも向上することができるため、ダイヤモンド複合材料の高い熱伝導性を十分に活かして、例えば半導体レーザー等の発光素子が、それ自体の発熱によって動作不良を生じるのを、これまでよりも確実に防止することができる半導体素子実装用基板を提供することが可能となる。また、本発明によれば、前記本発明の半導体素子実装用基板の、被覆層で被覆された接続面に接続された発光素子が、それ自体の発熱によって動作不良を生じるのを防止して、これまでよりも長期間に亘って発光させることができる半導体装置を提供することが可能となる。さらに、本発明によれば、先に説明したように優れた特性を有する本発明の半導体素子実装用基板を、効率よく、高い生産性でもって製造できる製造方法を提供することが可能となる。
【発明の実施の形態】
【００３１】
本発明の半導体素子実装用基板は、多数のダイヤモンド粒子を、結合材によって結合したダイヤモンド複合材料からなる基板本体と、前記基板本体の、少なくとも他部材との接続面に形成された、半田またはロウ材からなる被覆層とを備えている。このうち、ダイヤモンド複合材料からなる基板本体は、従来同様に形成することができる。特に、先に説明した特許文献１〜３に記載の、超高圧発生装置を用いた製造方法で製造される半導体素子実装用基板が、基板本体として好適に採用される。
【００３２】
すなわち、基板本体は、Ｃｕ、Ａｇ、Ｓｉ等の金属を結合材とする場合は、ダイヤモンド粒子と、前記結合材とを、モリブデン等からなるカプセル中に封止し、ＳｉＣ等のセラミックを結合材とする場合は、ダイヤモンド粒子単体、もしくは、ダイヤモンド粒子と、前記結合材のもとになるＳｉ粉末との混合物を、ＳｉとＳｉＣとからなるカプセル中に封止し、真空中、不活性ガス雰囲気中、または還元性雰囲気中で、加圧しながら加熱して焼結させた後、カプセルを除去し、次いで、所定の基板本体の形状に加工すると共に、その接続面を、放電加工による切断、ダイヤモンド砥石等による研磨、またはブラスト加工等の１種または２種以上の加工によって、所定の表面状態を有するように仕上げることで製造される。
【００３３】
焼結時の加圧圧力は１〜６ＧＰａ、特に４〜６ＧＰａであるのが好ましい。また加熱温度は１１００〜１５００℃、特に結合材がＣｕ等の金属である場合には１１００〜１２００℃、ＳｉＣ等のセラミックである場合には１４００〜１５００℃であるのが好ましい。焼結に際しては、カプセルを、前記圧力下、前記温度範囲に加熱することで結合材を溶融させて、ダイヤモンド粒子間に浸透させ、次いで圧力を保持した状態で、温度を９００℃以下に下げて一定時間、保持することで結合材を凝固させた後、常圧、常温に戻してカプセルを回収するのが好ましい。
【００３４】
ダイヤモンド粒子としては、理論熱伝導率が２０００Ｗ／ｍ・Ｋという、物質中で最高の熱伝導率を有するダイヤモンドの粒子が、いずれも使用可能である。ダイヤモンド粒子の平均粒径は、前記ダイヤモンド粒子による良好な熱伝導性を維持しながら、基板本体の接続面に生じる凹部や凸部の大きさをできるだけ小さくすることを考慮すると、５〜４０μｍ、特に１０〜３０μｍであるのが好ましい。また、ダイヤモンド粒子の表面には、例えば特許文献３に記載されているように、結合材と同一材質のコーティング層が形成されていてもよい。
【００３５】
結合材としては、ダイヤモンドの高い熱伝導性を損なわずに、前記ダイヤモンド粒子をより強固に結合して、ダイヤモンド複合材料からなる基板本体の機械的強度や耐熱性を高めることを考慮すると、先に説明したＣｕ、Ａｇ、Ｓｉ、およびＳｉＣからなる群より選ばれた少なくとも１種が好ましい。前記結合材と、ダイヤモンド粒子との配合割合は、ダイヤモンドの高い熱伝導性を損なわずに、前記ダイヤモンド粒子をより強固に結合して、ダイヤモンド複合材料からなる基板本体の機械的強度や耐熱性を高めることを考慮すると、前記ダイヤモンド複合材料の総体積に占める、ダイヤモンド粒子の割合が５０〜９０体積％、特に５０〜８０体積％となるように設定するのが好ましい。
【００３６】
これにより、基板本体の熱伝導率を２００Ｗ／ｍ・Ｋ以上、特に３００〜６００Ｗ／ｍ・Ｋとして、素子実装面に接続する半導体素子からの発熱を、できるだけ速やかに放熱することが可能となる。また、基板本体の熱膨張係数を１０×１０-6／Ｋ以下、特に４×１０-6〜８×１０-6／Ｋとして、接続面に半導体素子を接続する際や、半導体素子を動作させる際の熱履歴によって大きく膨張、収縮するのを防止することで、素子実装面に接続した半導体素子に過大な応力が加わるのを防止して、前記半導体素子が破損したり、接続が外れたりするのを防止することが可能となる。基板本体の熱伝導率、および熱膨張係数を調整するためには、ダイヤモンド粒子の粒径や割合を、先に説明した範囲内で調整したり、結合材の種類を変更したり、焼結の条件を、先に説明した範囲内で調整したりすればよい。
【００３７】
基板本体の接続面、すなわち、半導体素子を接続するための素子実装面や、他の放熱部材を熱的に接続するための伝熱面等は、先に説明した、放電加工による切断、ダイヤモンド砥石等による研磨、またはブラスト加工等の１種または２種以上の加工をすることで、深さまたは高さが１０〜４０μｍ、面方向の差し渡し長さが１０μｍ〜３ｍｍである凹部および凸部の、前記接続面の単位面積あたりの個数が３個／ｃｍ２以上、５０個／ｃｍ２以下である状態に仕上げられている必要がある。凹部および凸部の個数が前記範囲より多い場合には、たとえ前記接続面を、半田またはロウ材からなる被覆層で被覆したとしても、その表面を平滑に仕上げることができないため、半導体素子等の他部材を、接続面に、被覆層を介して隙間なく密着させた状態で接続することができない。
【００３８】
これに対し、接続面に存在する凹部および凸部の個数が３個／ｃｍ２以上、５０個／ｃｍ２以下の範囲内であれば、前記接続面を、半田またはロウ材からなる被覆層で被覆することで凹部や凸部を埋めることで、前記被覆層の表面を、できるだけ平滑に仕上げて、半導体素子等の他部材を、前記被覆層を介して、接続面に、隙間なく密着させた状態で接続することが可能となる。また、接続面に存在する凹部および凸部の個数が前記範囲内となるように、その表面を仕上げるためには、従来のような長時間の加工をする必要がない。例えばダイヤモンド砥石による平面研磨では、＃１００〜＃４００のダイヤモンド砥石を用いて１〜５時間程度、研磨加工するだけでよい。そのため、半導体素子実装用基板の生産性を向上して、製造コストを低減することができる。被覆層の表面をできるだけ平滑に仕上げることを考慮すると、接続面に存在する凹部および凸部の個数は、前記範囲内でも、少なければ少ないほど好ましい。
【００３９】
しかし、先に説明したように、ダイヤモンド複合材料からなる基板本体の接続面を研磨して平滑に仕上げるには長時間を要する上、凹部や凸部は、前記接続面をどれだけ研磨しても、完全になくすることができないことや、本発明では、接続面を、被覆層で被覆することで凹部や凸部を埋めると共に、前記被覆層の表面を平滑に仕上げるのが容易であることから、半導体素子実装用基板の生産性等を考慮すると、接続面に存在する凹部および凸部の個数は、前記のように３個／ｃｍ２以上とされる。特に１０〜４０個／ｃｍ２であるのが好ましい。なお、凹部および凸部の個数は、本発明では、倍率２０倍の顕微鏡を用いて、前記個数を規定する接続面内の任意の１０個所で、前記顕微鏡の、φ１１ｍｍの視野中に確認された凹部および凸部の個数を計数し、それを１ｃｍ２あたりの個数に換算した結果の、平均値でもって表すこととする。
【００４０】
基板本体の、少なくとも接続面に形成される被覆層を形成する半田またはロウ材としては、ダイヤモンド複合材料からなる基板本体、および、前記基板本体の接続面に接続される、半導体素子等の他部材の両方と、溶融時に良好な濡れ性を有する、従来公知の種々の半田またはロウ材が、いずれも使用可能である。だたし、前記半田またはロウ材としては、素子実装面に半導体素子を接続する際や、伝熱面に他の放熱部材を接続する際の加熱によって速やかに溶融し、しかも、半導体素子を動作させる際の熱履歴によって接続の強度が大きく低下したり、溶融したりしない上、熱伝導性や接続の耐久性に優れたものとすることを考慮すると、Ｉｎ、Ｓｎ、Ａｇ、Ａｕ、Ｇｅ、Ｓｉ、Ｃｕ、Ｔｉ、Ｎｂ、Ｖ、およびＡｌからなる群より選ばれた少なくとも１種の金属を含み、かつ鉛フリーの半田またはロウ材が好ましい。
【００４１】
特に、接続面としての素子実装面に半導体素子を接続した半導体素子実装用基板を、さらに、低融点の鉛フリー半田等によって、他の放熱部材としてのＣｕベースキャリヤ等と接続することを考慮すると、前記素子実装面に形成する被覆層は、前記鉛フリー半田等よりも融点の高い半田またはロウ材によって形成するのが好ましく、特に、Ａｕ−Ｓｎ系、Ｉｎ−Ｓｎ系、またはＡｕ−Ｇｅ系の合金からなる半田またはロウ材が好ましい。
【００４２】
基板本体の、少なくとも接続面に、前記被覆層を形成するためには、例えば真空蒸着法、スパッタリング法、イオンプレーティング法、化学めっき法、電気めっき法等の、従来公知の種々の成膜方法が、いずれも採用可能である。また、被覆層を形成する半田またはロウ材からなる箔状のプリフォームを、基板本体の接続面に積層した状態で、加熱して溶融させることで被覆層を形成してもよい。
【００４３】
被覆層は、基板本体の接続面に、他部材を隙間なく密着させた状態で接続するために、凹部および凸部を埋めて、すなわち前記凹部を、空隙として残留しないように、被覆層を形成する半田またはロウ材によって満たすと共に、凹部や凸部を被覆層中に埋没させた状態に形成されている必要がある。また被覆層は、前記接続面のうち、凹部および凸部以外の平滑な領域での厚みが１〜３０μｍである必要がある。これらの条件を満足する被覆層を形成するには、まず基板本体の接続面に、先に説明した各種の方法によって、凹部および凸部を埋めるように半田またはロウ材を厚付けする。この際、凹部や凸部を確実に埋めるために、厚付けした被覆層を、一旦、加熱して溶融させた後、冷却して固化させてもよい。次いで、前記被覆層を、平滑な領域での厚みが１〜３０μｍとなるように研磨すると、前記条件を満たす被覆層が形成される。
【００４４】
被覆層の、平滑な領域での厚みが１〜３０μｍに限定されるのは、下記の理由による。すなわち、厚みが１μｍ未満では、接続面と他部材との間に介在する、被覆層を形成する半田またはロウ材の量が不足して、他部材を接続するために被覆層を加熱して溶融させた際に、基板本体の接続面に存在する凹部および凸部によって、被覆層に凹凸が生じやすく、前記凹凸が生じた場合には、基板本体の接続面に、他部材を、被覆層を介して隙間なく密着させた状態で接続することができない。また、厚みが３０μｍを超える場合には、接続した基板本体と他部材との間に、多量の半田またはロウ材が存在することになるため、前記両者間の熱伝導性が低下する。
【００４５】
これに対し、被覆層の、平滑な領域での厚みが１〜３０μｍであれば、基板本体と他部材との間の熱伝導性が低下するのを防止しながら、基板本体の接続面に、他部材を、被覆層を介して隙間なく密着させた状態で接続することが可能となる。なお、これらの効果をより一層、良好に発揮させることを考慮すると、被覆層の、接続面のうち凹部および凸部以外の平滑な領域での厚みは、前記範囲内でも１〜２０μｍ、特に３〜７μｍであるのが好ましい。
【００４６】
被覆層は、その表面の表面粗さを示す、粗さ曲線の算術平均粗さＲaがＲa≦２μｍの範囲内、最大高さ粗さＲzがＲz≦１５μｍの範囲内である必要がある。これにより、被覆層の表面の平滑性を高めて、基板本体の接続面に、他部材を、被覆層を介して隙間なく密着させた状態で接続することが可能となる。なお、前記効果をより一層、良好に発揮させることを考慮すると、前記粗さ曲線の算術平均粗さＲaは、前記範囲内でも１μｍ以下であるのが好ましく、最大高さ粗さＲzは、前記範囲内でも５μｍ以下であるのが好ましい。被覆層の表面を、前記表面粗さに仕上げるには、表面をラップ研磨等するのが好ましい。特に、被覆層の形成工程を簡略化することを考慮すると、先に説明した、被覆層の、平滑な領域での厚みを調整する研磨と同時に、その表面を、前記表面粗さに仕上げるのが好ましい。
【００４７】
被覆層は、単層構造であってもよいが、基板本体の接続面に形成された第１の被覆層と、前記第１の被覆層を形成する半田またはロウ材より融点の低い半田またはロウ材からなり、第１の被覆層上に積層された第２の被覆層の２層構造に形成されてもよい。前記２層構造の被覆層は、例えば素子実装面に半導体素子を接続する際や、伝熱面に他の放熱部材を接続する際の加熱温度を、第１の被覆層の溶融温度より低く、かつ第２の被覆層の溶融温度より高く設定することで、前記加熱時に、第１の被覆層が溶融するのを防止して、前記第１の被覆層を、固形の状態で維持することができる。
【００４８】
そのため、第１の被覆層によって、基板本体表面の凹部や凸部を埋めた状態を維持しながら、第２の被覆層を溶融させることで、素子実装面に半導体素子を接続したり、伝熱面に他の放熱部材を接続したりすることができ、基板本体と他部材との間に隙間や空隙が生じて熱伝導の効率が低下するのを、確実に防止することができる。前記２層構造の被覆層においては、両被覆層の合計の厚みが、凹部および凸部以外の平滑な領域において、１〜３０μｍである必要がある。また、第２の被覆層の表面の表面粗さが、前記の範囲内である必要がある。
【００４９】
第１および第２の被覆層は、両層間の密着性等を考慮すると、同系で、かつ組成配分の異なる、特に鉛フリーの半田またはロウ材によって形成するのが好ましく、Ａｕ−Ｓｎ系、Ｉｎ−Ｓｎ系、またはＡｕ−Ｇｅ系の半田またはロウ材によって形成するのがさらに好ましい。例えば第１の被覆層を、Ａｕが８０重量％、Ｓｎが２０重量％のＡｕ−Ｓｎ系の半田またはロウ材で形成すると共に、第２の被覆層を、Ａｕが１０％、Ｓｎが９０％で、前記第１の被覆層を形成する半田またはロウ材よりも溶融温度の低い半田またはロウ材で形成すると、先に説明した、被覆層を２層構造に形成する効果を維持しながら、両被覆層の密着性を向上して、前記被覆層上に接続される他部材の、基板本体に対する接続の強度を高めることができる。
【００５０】
なお、第１の被覆層は、第２の被覆層を形成するのと同じ、あるいは異なる組成の半田またはロウ材からなる前駆層と、前記前駆層の下または上に積層されて、前駆層を形成する半田またはロウ材の組成を、第１の被覆層の組成に調整するための、例えばＩｎ、Ｓｎ、Ａｇ、Ａｕ、Ｇｅ、Ｓｉ、Ｃｕ、およびＡｌからなる群より選ばれた少なくとも１種の金属からなる調整層とを積層後、両層を加熱して互いに溶融させることで形成してもよい。
【００５１】
第１および第２の被覆層や、第１の被覆層のもとになる前駆層、調整層は、例えば真空蒸着法、スパッタリング法、イオンプレーティング法、化学めっき法、電気めっき法等の、従来公知の種々の成膜方法によって形成することができる。また、厚付けする第１および第２の被覆層や、前駆層は、半田またはロウ材からなる箔状のプリフォームを、基板本体の接続面に積層した状態で、加熱して溶融させることで形成してもよい。調整層と前駆層の厚みは、両層を互いに溶融して形成される第１の被覆層を、所定の組成に調整するのに必要な金属量に対応する厚みに設定すればよい。
【００５２】
２層構造の被覆層を形成するには、例えば基板本体の接続面に、まず単層構造の被覆層の場合と同様にして、凹部および凸部を埋めるように、第１の被覆層のもとになる半田またはロウ材を厚付けして第１の被覆層を形成し、次いで、凹部や凸部を確実に埋めるために加熱して溶融させた後、冷却して固化させる処理を行い、さらに、固化させた第１の被覆層を、所定の厚みとなるように研磨する。
【００５３】
また、第１の被覆層が、前駆層と調整層とを互いに溶融して形成される場合は、前記溶融によって組成を調整して第１の被覆層を形成するのと同時に、凹部や凸部を確実に埋めた後、冷却して固化させる処理を行い、さらに固化させた第１の被覆層を、所定の厚みとなるように研磨する。次いで、前記第１の被覆層上に、第２の被覆層のもとになる半田またはロウ材を厚付けした後、２層構造の被覆層の合計の厚みが前記範囲内となり、かつ第２の被覆層の表面の表面粗さが前記の範囲内となるように、第２の被覆層を研磨して仕上げると、２層構造の被覆層が形成される。また、第１の被覆層を所定の厚みに研磨する際に、その表面の表面粗さを、前記の範囲内となるように仕上げた上に、２層構造の被覆層の合計の厚みが前記範囲内となるように、第２の被覆層を薄付けすることによって、前記第２の被覆層の研磨工程を省略することもできる。
【００５４】
基板本体と被覆層との間には、前記基板本体と被覆層との密着性を向上するための密着層が形成されていてもよい。これにより、基板本体と被覆層との密着性を向上して、前記被覆層上に接続される他部材の、基板本体に対する接続の強度を高めることができる。密着層は、Ｎｉ、Ａｕ、Ｔｉ、およびＣｒからなる群より選ばれた少なくとも１種の金属によって形成するのが好ましい。
【００５５】
密着層は、例えば真空蒸着法、スパッタリング法、イオンプレーティング法、化学めっき法、電気めっき法等の、従来公知の種々の成膜方法によって形成することができる。密着層の厚みは０．０１〜１０μｍであるのが好ましい。厚みが前記範囲未満では、密着層を形成することによる、基板本体と被覆層との密着性を向上する効果が十分に得られないおそれがあり、前記範囲を超える場合には、接続面と、前記接続面に、被覆層を介して接続される他部材との間での熱伝導の効率が低下するおそれがある。
【００５６】
密着層と被覆層との間には、密着層を形成する金属が、被覆層に拡散するのを防止するための拡散防止層が形成されていてもよい。これにより、素子実装面に半導体素子を接続したり、伝熱面に他の放熱部材を接続したりする際の加熱によって被覆層を溶融させた際に、密着層から金属が拡散して、前記被覆層を形成する半田またはロウ材の組成が変質するのを、防止することができる。拡散防止層は、Ｐｔ、Ｍｏ、およびＰｄからなる群より選ばれた少なくとも１種の金属によって形成するのが好ましい。
【００５７】
拡散防止層は、例えば真空蒸着法、スパッタリング法、イオンプレーティング法、化学めっき法、電気めっき法等の、従来公知の種々の成膜方法によって形成することができる。拡散防止層の厚みは０．０１〜１μｍであるのが好ましい。厚みが前記範囲未満では、拡散防止層を形成することによる、密着層を形成する金属が、被覆層に拡散するのを防止する効果が十分に得られないおそれがあり、前記範囲を超える場合には、接続面と、前記接続面に、被覆層を介して接続される他部材との間での熱伝導の効率が低下するおそれがある。
【００５８】
２層構造の被覆層においては、第１の被覆層を、Ａｇ−Ｃｕ系ロウ材によって形成すると共に、第２の被覆層を、前記Ａｇ−Ｃｕ系ロウ材とは別系で、かつ、Ａｇ−Ｃｕ系ロウ材より融点の低い半田またはロウ材によって形成するのが好ましい。かかる構成では、前記第１の被覆層を形成するＡｇ−Ｃｕ系ロウ材が、溶融時に、Ａｕ−Ｓｎ系等の半田またはロウ材よりも高い流動性を有することから、前記Ａｇ−Ｃｕ系ロウ材によって第１の被覆層を形成することで、基板本体の接続面の凹部や凸部を、前記第１の被覆層によって、より一層、確実に埋めることができる。またＡｇ−Ｃｕ系ロウ材は、Ａｕ−Ｓｎ系等の半田またはロウ材よりも熱伝導率が高い上、融点も高いことから、前記Ａｇ−Ｃｕ系ロウ材によって第１の被覆層を形成することで、前記第１の被覆層の、熱伝導の効率を向上すると共に、接続の耐久性を向上することもできる。
【００５９】
第１の被覆層の、ダイヤモンド複合材からなる基板本体に対する密着性を、さらに向上することを考慮すると、前記第１の被覆層を形成するＡｇ−Ｃｕ系ロウ材としては、Ｃｕ、Ｔｉ、Ｎｂ、およびＶのうちの少なくとも１種を、およそ５重量％以下程度の割合で含み、前記基板本体に対して良好な濡れ性を有する活性Ａｇ−Ｃｕ系ロウ材を用いるのが好ましい。活性Ａｇ−Ｃｕ系ロウ材を用いて第１の被覆層を形成すると、前記第１の被覆層と基板本体との間に、先に説明した密着層や拡散防止層を形成しなくてもよくなるという利点がある。なお、前記活性Ａｇ−Ｃｕ系ロウ材等のＡｇ−Ｃｕ系ロウ材に、少量のＩｎを加えて、その融点を引き下げることもできる。第２の被覆層は、半導体素子等を、より低い温度で、効率よく、しかも前記半導体素子等に損傷を与えたりすることなしに接続することを考慮すると、Ａｕ−Ｓｎ系、Ｉｎ−Ｓｎ系、またはＡｕ−Ｇｅ系の半田またはロウ材によって形成するのが好ましい。
【００６０】
前記２層構造の被覆層を形成するには、例えば基板本体の接続面に、まず凹部および凸部を埋めるように、第１の被覆層のもとになるＡｇ−Ｃｕ系ロウ材を厚付けして第１の被覆層を形成するか、またはＡｇ−Ｃｕ系ロウ材からなる箔状のプリフォームを、基板本体の接続面に積層した状態で、凹部や凸部を確実に埋めるために加熱して溶融させた後、冷却して固化させる処理を行う。この際、前記第１の被覆層上、またはプリフォーム上に、ガラス板やカーボン板等を積層して圧接させた状態で熱処理を行うようにすると、前記ガラス板やカーボン板等からの圧を受けた、溶融したＡｇ−Ｃｕ系ロウ材によって、基板本体の表面の凹部や凸部を、さらに確実に埋めることができる。また、第１の被覆層の表面となる、前記ガラス板やカーボン板等との界面を、前記ガラス板等の圧接面に即した平滑な面に仕上げることもできる。
【００６１】
次に、形成された第１の被覆層上に積層されたガラス板やカーボン板等を剥離するか、もしくは研磨して除去すると共に、固化させた第１の被覆層を、所定の厚みとなるように研磨し、次いで第１の被覆層上に、第２の被覆層のもとになる半田またはロウ材を厚付けした後、２層構造の被覆層の合計の厚みが前記範囲内となり、かつ第２の被覆層の表面の表面粗さが前記の範囲内となるように、第２の被覆層を研磨して仕上げると、２層構造の被覆層が形成される。また、第１の被覆層を所定の厚みに研磨する際に、その表面の表面粗さを、前記の範囲内となるように仕上げると共に、その上に、２層構造の被覆層の合計の厚みが前記範囲内となるように、第２の被覆層を薄付けすることによって、前記第２の被覆層の研磨工程を省略することもできる。
【００６２】
Ａｇ−Ｃｕ系ロウ材からなる第１の被覆層と、前記Ａｕ−Ｓｎ系等の、Ａｇ−Ｃｕ系ロウ材とは別系の半田またはロウ材からなる第２の被覆層との間には、前記両被覆層間の密着性を向上するための密着層が形成されていてもよい。これにより、Ａｇ−Ｃｕ系ロウ材からなる第１の被覆層と、別系の半田またはロウ材からなる第２の被覆層との密着性を向上して、第２の被覆層上に接続される他部材の、基板本体に対する接続の強度を高めることができる。密着層は、Ｎｉ、Ａｕ、Ｔｉ、およびＣｒからなる群より選ばれた少なくとも１種の金属によって形成するのが好ましい。
【００６３】
密着層は、例えば真空蒸着法、スパッタリング法、イオンプレーティング法、化学めっき法、電気めっき法等の、従来公知の種々の成膜方法によって形成することができる。密着層の厚みは０．０１〜１０μｍであるのが好ましい。厚みが前記範囲未満では、密着層を形成することによる、両被覆層間の密着性を向上する効果が十分に得られないおそれがあり、前記範囲を超える場合には、接続面と、前記接続面に、２層構造の被覆層を介して接続される他部材との間での熱伝導の効率が低下するおそれがある。
【００６４】
密着層と第２の被覆層との間には、密着層を形成する金属が、第２の被覆層に拡散するのを防止するための拡散防止層が形成されていてもよい。これにより、素子実装面に半導体素子を接続したり、伝熱面に他の放熱部材を接続したりする際の加熱によって第２の被覆層を溶融させた際に、密着層から金属が拡散して、前記第２の被覆層を形成する半田またはロウ材の組成が変質するのを、防止することができる。拡散防止層は、Ｐｔ、Ｍｏ、およびＰｄからなる群より選ばれた少なくとも１種の金属によって形成するのが好ましい。
【００６５】
拡散防止層は、例えば真空蒸着法、スパッタリング法、イオンプレーティング法、化学めっき法、電気めっき法等の、従来公知の種々の成膜方法によって形成することができる。拡散防止層の厚みは０．０１〜１μｍであるのが好ましい。厚みが前記範囲未満では、拡散防止層を形成することによる、密着層を形成する金属が、第２の被覆層に拡散するのを防止する効果が十分に得られないおそれがあり、前記範囲を超える場合には、接続面と、前記接続面に、第２の被覆層を介して接続される他部材との間での熱伝導の効率が低下するおそれがある。
【００６６】
本発明の半導体素子実装用基板の製造方法は、
基板本体の接続面を、深さまたは高さが１０〜４０μｍ、面方向の差し渡し長さが１０μｍ〜３ｍｍである凹部および凸部の、前記接続面の単位面積あたりの個数が３個／ｃｍ２以上、５０個／ｃｍ２以下である状態に仕上げる工程と、
前記基板本体の、少なくとも接続面に、半田またはロウ材を厚付けして、前記凹部および凸部を埋める被覆層を形成する工程と、
前記被覆層を、接続面のうち凹部および凸部以外の領域での厚みが１〜３０μｍ、表面粗さを示す粗さ曲線の算術平均粗さＲａがＲａ≦２μｍ、最大高さ粗さＲｚがＲｚ≦１５μｍとなるように仕上げる工程と、
を有することを特徴とするものである。
【００６７】
前記本発明の製造方法によれば、先に説明したように、優れた特性を有する本発明の半導体素子実装用基板を、効率よく、高い生産性でもって製造することができる。また、厚付けした被覆層を、一旦、加熱して溶融させた後、冷却して固化させる工程と、前記被覆層を研磨する工程とを経て、所定の厚みおよび表面状態を有する状態に仕上げるようにすると、接続面の凹部や凸部を、前記被覆層を形成する、溶融した半田やロウ材でもって確実に埋めることができるため、特に凹部が、熱伝導の妨げとなる空隙として残留するのを、より確実に防止することが可能となる。
【００６８】
本発明の半導体装置は、前記本発明の半導体素子実装用基板を、必要に応じて、レーザー加工等によって所定の平面形状に切り出した後、前記半導体素子実装用基板の、被覆層で被覆された、接続面としての素子実装面に、前記被覆層を介して、半導体素子としての発光素子が接続されたことを特徴とするものである。前記本発明の半導体装置においては、発光素子を、先に説明したように、素子実装面に、被覆層を介して隙間なく密着させた状態で、接続することができる。そのため、発光素子からの発熱を、半導体素子実装用基板を通して速やかに放熱することができ、発光素子が、それ自体の発熱によって動作不良を生じるのを防止して、これまでよりも長期間に亘って発光させることが可能となる。
【００６９】
また、前記半導体素子実装用基板が、例えば前記素子実装面と反対側に、伝熱面を有する場合には、前記伝熱面に、被覆層を介して、例えば金属基板等の他の放熱部材を、やはり、隙間なく密着させた状態で、接続することができるため、発光素子からの発熱を、半導体素子実装用基板と、他の放熱部材とを通して、より一層、速やかに放熱することができる。そのため、発光素子を、さらに長期間に亘って発光させることが可能となる。
【実施例】
【００７０】
〈実施例１〉
（基板本体の作製）
平均粒径１５μｍのダイヤモンド粒子と、Ｃｕ粉末とを、ダイヤモンド複合材料の総体積に占めるダイヤモンド粒子の割合が６０体積％となるように配合した混合物を、プレス圧２ｔ／ｃｍ2の条件で予備成形後、真空中で、モリブデンからなるカプセル中に封止した。次いで、前記カプセルを加圧圧力５ＧＰａ、加熱温度１１００℃の条件で、５分間、加圧しながら加熱し、次いで圧力を保持した状態で、温度を５００℃以下に下げて３０分間保持した後、常圧、常温に戻してカプセルを回収した。【００７１】
次に、回収したカプセルの表面を研削することでモリブデンを除去して焼結体を取り出し、取り出した焼結体を放電加工して板状に切り出した後、前記板の一面を＃１４０のダイヤモンド砥石を用いて２時間、平面研磨して素子搭載面として、厚み０．３ｍｍの基板本体を作製した。前記素子搭載面における、深さまたは高さが１０〜４０μｍ、面方向の差し渡し長さが１０μｍ〜３ｍｍである凹部および凸部の、単位面積あたりの個数を、先に説明した測定方法によって求めたところ２５個／ｃｍ2であった。【００７２】
（半導体素子搭載用基板の製造）
前記基板本体の素子搭載面上に、密着層としての、厚み１．５μｍのＮｉ層を、電気めっきによって形成し、次いで、拡散防止層としての、厚み０．２μｍのＰｔ層を、スパッタリング法によって形成した後、前記拡散防止層の上に、真空蒸着法によって、被覆層としての、厚み１５μｍのＡｕ−Ｓｎ合金層（Ａｕ：８０．０重量％、Ｓｎ：２０．０重量％）を形成した。そして、前記被覆層を、凹部および凸部以外の領域での厚みが３μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが１．５μｍ、最大高さ粗さＲzが１３μｍとなるようにラップ研磨して半導体素子搭載用基板を製造した。【００７３】
前記半導体素子搭載用基板をレーザー加工して、素子搭載面が縦１０ｍｍ×横２ｍｍの矩形状（基板本体の厚みは、先に説明したように０．３ｍｍ）となるように切り出した後、前記素子搭載面に、発光素子としての半導体レーザーを搭載した半導体装置のサンプルを５０個製造して、初期の発光量を測定すると共に、２００時間、連続して発光させた後の発光量を測定した。そして、発光量が２０％以上、低下したサンプルの個数（不良個数）を計数したところ５個であり、残り４５個は、発光量の低下を２０％以内に抑えることができた。【００７４】
〈実施例２〉
被覆層を、凹部および凸部以外の領域での厚みが３μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが０．８μｍ、最大高さ粗さＲzが７．５μｍとなるようにラップ研磨したこと以外は実施例１と同様にして、半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ０個であり、５０個全てで、発光量の低下を２０％以内に抑えることができた。【００７５】
〈比較例１〉
被覆層を、凹部および凸部以外の領域での厚みが３μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが２．９μｍ、最大高さ粗さＲzが２１μｍとなるようにラップ研磨したこと以外は実施例１と同様にして、半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ、半分の２５個が不良となってしまった。【００７６】
〈実施例３〉
被覆層の最初の厚みを３０μｍとすると共に、前記被覆層を、凹部および凸部以外の領域での厚みが１５μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが０．８μｍ、最大高さ粗さＲzが７．５μｍとなるようにラップ研磨したこと以外は実施例１と同様にして、半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ１個であり、残り４９個は、発光量の低下を２０％以内に抑えることができた。【００７７】
〈実施例４〉
被覆層の最初の厚みを３０μｍとすると共に、前記被覆層を、凹部および凸部以外の領域での厚みが１８μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが０．８μｍ、最大高さ粗さＲzが７．５μｍとなるようにラップ研磨したこと以外は実施例１と同様にして、半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ６個であり、残り４４個は、発光量の低下を２０％以内に抑えることができた。【００７８】
〈比較例２〉
被覆層の最初の厚みを４０μｍとすると共に、前記被覆層を、凹部および凸部以外の領域での厚みが３５μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが０．８μｍ、最大高さ粗さＲzが７．５μｍとなるようにラップ研磨したこと以外は実施例１と同様にして、半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ、２３個が不良となってしまった。【００７９】
〈実施例５〉
密着層として、厚み０．１μｍのＴｉ層を、スパッタリング法によって形成すると共に、被覆層を、凹部および凸部以外の領域での厚みが３μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが０．８μｍ、最大高さ粗さＲzが７．５μｍとなるようにラップ研磨したこと以外は実施例１と同様にして、半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ０個であり、５０個全てで、発光量の低下を２０％以内に抑えることができた。【００８０】
〈実施例６〉
密着層として、厚み０．１μｍのＴｉ層を、スパッタリング法によって形成し、かつ拡散防止層として、厚み０．２μｍのＭｏ層を、同様にスパッタリング法によって形成すると共に、被覆層を、凹部および凸部以外の領域での厚みが３μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが０．８μｍ、最大高さ粗さＲzが７．５μｍとなるようにラップ研磨したこと以外は実施例１と同様にして、半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ０個であり、５０個全てで、発光量の低下を２０％以内に抑えることができた。【００８１】
〈実施例７〉
拡散防止層の上に、真空蒸着法によって、被覆層としての、厚み１５μｍのＡｕ−Ｓｎ合金層（Ａｕ：１０．０重量％、Ｓｎ：９０．０重量％）を形成すると共に、前記被覆層を、凹部および凸部以外の領域での厚みが３μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが０．８μｍ、最大高さ粗さＲzが７．５μｍとなるようにラップ研磨したこと以外は実施例１と同様にして、半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ０個であり、５０個全てで、発光量の低下を２０％以内に抑えることができた。【００８２】
〈実施例８〉
拡散防止層の上に、真空蒸着法によって、被覆層としての、厚み１５μｍのＩｎ−Ｓｎ合金層（Ｉｎ：５２．０重量％、Ｓｎ：４８．０重量％）を形成すると共に、前記被覆層を、凹部および凸部以外の領域での厚みが３μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが０．８μｍ、最大高さ粗さＲzが７．５μｍとなるようにラップ研磨したこと以外は実施例１と同様にして、半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ０個であり、５０個全てで、発光量の低下を２０％以内に抑えることができた。【００８３】
〈実施例９〉
拡散防止層の上に、真空蒸着法によって、被覆層としての、厚み１５μｍのＡｕ−Ｇｅ合金層（Ａｕ：８８．０重量％、Ｇｅ：１２．０重量％）を形成すると共に、前記被覆層を、凹部および凸部以外の領域での厚みが３μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが０．８μｍ、最大高さ粗さＲzが７．５μｍとなるようにラップ研磨したこと以外は実施例１と同様にして、半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ０個であり、５０個全てで、発光量の低下を２０％以内に抑えることができた。【００８４】
〈実施例１０〉
実施例１と同様にして拡散防止層を形成した上に、真空蒸着法によって、第１の被覆層としての、厚み７μｍのＡｕ−Ｓｎ合金層（Ａｕ：８０．０重量％、Ｓｎ：２０．０重量％）を形成し、次いで３２０℃で３分間、加熱して、前記第１の被覆層を溶融させた後、冷却して固化させる処理を行った。そして、固化させた第１の被覆層をラップ研磨して凹部および凸部以外の領域での厚みを１．５μｍとした。【００８５】
次に、前記第１の被覆層の上に、真空蒸着法によって、第２の被覆層としての、厚み７μｍのＡｕ−Ｓｎ合金層（Ａｕ：１０．０重量％、Ｓｎ：９０．０重量％）を形成すると共に、前記第２の被覆層を、凹部および凸部以外の領域での、第１および第２の被覆層の合計の厚みが３μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが０．８μｍ、最大高さ粗さＲzが７．５μｍとなるようにラップ研磨して半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ０個であり、５０個全てで、発光量の低下を２０％以内に抑えることができた。【００８６】
〈実施例１１〉
実施例１と同様にして拡散防止層を形成した上に、真空蒸着法によって、調整層としての、厚み０．５μｍのＡｕ層を形成し、次いで前記調整層の上に、真空蒸着法によって、前駆層としての、厚み７μｍのＡｕ−Ｓｎ合金層（Ａｕ：２０．０重量％、Ｓｎ：８０．０重量％）を形成すると共に、前記両層を３２０℃で３分間、加熱して互いに溶融させた後、冷却して固化させる処理を行って第１の被覆層を形成した。そして、固化させた第１の被覆層をラップ研磨して凹部および凸部以外の領域での厚みを１．５μｍとした。【００８７】
次に、前記第１の被覆層の上に、真空蒸着法によって、第２の被覆層としての、厚み７μｍのＡｕ−Ｓｎ合金層（Ａｕ：２０．０重量％、Ｓｎ：８０．０重量％）を形成すると共に、前記被覆層を、凹部および凸部以外の領域での、第１および第２の被覆層の合計の厚みが３μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが０．８μｍ、最大高さ粗さＲzが７．５μｍとなるようにラップ研磨して半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ０個であり、５０個全てで、発光量の低下を２０％以内に抑えることができた。【００８８】
〈実施例１２〉
実施例１と同様にして作製した基板本体の素子搭載面上に、第１の被覆層のもとになる、活性Ａｇ−Ｃｕ系ロウ材からなる箔状のプリフォーム〔厚み１５μｍ、Ａｇ：６３．０重量％、Ｃｕ：３４．０重量％、Ｔｉ：３重量％〕を積層し、前記積層体の両面を、一対のカーボン板で挟むことによって圧接させた状態で、８５０℃で５分間、加熱してプリフォームを溶融させた後、冷却して固化させる処理を行った。そして、形成された第１の被覆層上に積層されたカーボン板を研磨して除去した後、前記第１の被覆層を、凹部および凸部以外の領域での厚みが１０μｍで、かつ表面粗さを示す粗さ曲線の算術平均粗さＲaが０．８μｍ、最大高さ粗さＲzが７．５μｍとなるようにラップ研磨した。【００８９】
次に、前記第１の被覆層の上に、密着層としての、厚み１．５μｍのＮｉ層を、電気めっきによって形成し、次いで、拡散防止層としての、厚み０．２μｍのＰｔ層を、スパッタリング法によって形成した後、前記拡散防止層の上に、真空蒸着法によって、第２の被覆層としての、厚み３μｍのＡｕ−Ｓｎ合金層（Ａｕ：８０．０重量％、Ｓｎ：２０．０重量％）を形成して、表面粗さを示す粗さ曲線の算術平均粗さＲaが１．０μｍ、最大高さ粗さＲzが９．０μｍの半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ０個であり、５０個全てで、発光量の低下を２０％以内に抑えることができた。【００９０】
〈比較例３〉
実施例１で作製した基板本体の素子搭載面上に、厚み１３μｍのＣｕ層を、電気めっきによって形成し、前記Ｃｕ層の上に、密着層としての、厚み１．５μｍのＮｉ層を、電気めっきによって形成し、次いで、拡散防止層としての、厚み０．２μｍのＰｔ層を、スパッタリング法によって形成した後、さらに、前記拡散防止層の上に、真空蒸着法によって、厚み３μｍのＡｕ−Ｓｎ合金層（Ｓｎが８０重量％）を形成して、特許文献４に記載された従来の半導体素子搭載用基板を製造した。そして、前記半導体素子搭載用基板を用いて半導体装置のサンプルを５０個製造し、実施例１と同様の測定を行って不良個数を計数したところ、２２個が不良になってしまった。比較例３において不良が多発したのは、厚み１３μｍのＣｕ層を、電気めっきによって形成するだけでは、基板本体の表面の凹凸を、十分に、埋めきることができなかったためと考えられた。以上の結果を、表１にまとめた。【００９１】
【表１】
0004791487.tif 000002
【００９２】
〈参考例１〉
実施例１で作製した、素子搭載面上に各層を形成する前の基板本体それ自体を、参考例１の半導体素子搭載用基板とした。そして、前記参考例１で製造した半導体素子搭載用基板と、先に説明した実施例１、２、６〜８、１０、１１、比較例３で製造した半導体素子搭載用基板について、光交流法によって、その熱伝導率を測定した。すなわち、前記各実施例、比較例、および参考例で製造した半導体素子搭載用基板をレーザー加工して、素子搭載面が縦１０ｍｍ×横４ｍｍの矩形状（基板本体の厚みは、先に説明したように０．３ｍｍ）となるように切り出して測定用のサンプルを作製した。【００９３】
次に、前記サンプルを、光交流法熱定数測定装置〔アルバック理工(株)製のＰＩＴ−Ｒ１〕の試料台上に設置して、室温（５〜３５℃）、大気中で、サンプルの素子搭載面に、帯状のレーザー光を、一定の周波数で、周期的に照射して熱エネルギーを付与する操作を、レーザー光を照射する位置を変化させながら行った。そして前記サンプルの、素子搭載面と反対面に接触させた熱電対によって、前記反対面の温度変化を測定して熱拡散率αを求め、求めた熱拡散率αから、式(1)：
λ＝ＣP×α×ρ      (1)
〔式中、λは熱伝導率、ＣPは基板本体の比熱、ρは基板本体密度を示す。〕
によって、各半導体素子搭載用基板の熱伝導率を求めた。結果を表２に示す。【００９４】
【表２】
0004791487.tif 000003
【００９５】
表２の、比較例３の結果より、特許文献４に記載された従来の半導体素子搭載用基板では、Ｃｕの熱伝導率がダイヤモンド複合材料の熱伝導率よりも低いため、全体としての熱伝導率が、前記ダイヤモンド複合材料からなる基板本体単体（参考例１）の熱伝導率よりも、大幅に低くなることが判った。これに対し、各実施例の結果より、本発明の半導体素子搭載用基板では、全体としての熱伝導率を、前記基板本体単体での熱伝導率に近づけられることが確認された。