(57)【特許請求の範囲】
【請求項１】
能動素子により電力を増幅する複数の増幅回路と、前記複数の増幅回路の出力を合成する合成回路とを備えた半導体装置であって、
前記合成回路は、一体の分布定数線路と、前記分布定数線路に並列に接続されたショートスタブとを有し、
前記複数の増幅回路は、前記分布定数線路の一端を構成する辺上で前記分布定数線路に接続されていることを特徴とする半導体装置。
【請求項２】
前記各増幅回路は前記能動素子のみにより構成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記能動素子はＭＥＳＦＥＴまたはＨＥＭＴであることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ＭＥＳＦＥＴまたはＨＥＭＴのゲート幅は、前記ＭＥＳＦＥＴまたはＨＥＭＴが前記分布定数線路に接続されている前記辺上の接続点から、前記分布定数線路の側辺までの距離に基づいて決定された幅であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記合成回路と前記増幅回路からなる電力増幅器であって、直列および／または並列に接続された複数の電力増幅器を備えることを特徴とする請求項１から４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パワーアンプＭＭＩＣ（Microwave Monolithic Integrated Circuit）など、高周波信号向けの電力増幅器に関する。詳しくは、半導体チップ上に形成される電力合成回路に関する。
【０００２】
【従来の技術】
近年、高周波信号向けの電力増幅器の高出力化が進んでいる。２０〜４０ＧＨｚの帯域で動作するＭＭＩＣの中には、出力レベルが１Ｗを超えるものもある。このような高出力高周波電力増幅器では、並列接続される能動素子の数は、最終出力段で４個以上となる。図９は、従来の電力増幅器の出力合成部分を示す図であり、４つの能動素子２を伝送線路により接続して、出力を合成している。この図に示すように、能動素子の出力を合成する手法としては、能動素子を伝送線路によりトーナメント方式で接続するタイプが主流である。
【０００３】
【発明が解決しようとする課題】
マイクロ波／ミリ波帯の通信機器などに用いられるＭＭＩＣの場合、チップサイズを小さくして、コストを抑えることは重要である。しかし、図９に示すようなトーナメント方式の接続では、回路を小型化することは難しい。また、図９では図示を省略したが、実際の回路では各能動素子２にバイアスを印加する必要がある。通常、バイアス回路は、信号周波数をλとするとλ／４の長さのショートスタブとすることが知られている。このため、バイアスを１つの外部端子から印加できるように配線を共通化しようとすると、回路面積が増加する上に、配線が複雑になる。特に、多段増幅器の段間回路の場合には、前段の電力合成、バイアスの共通化回路のほかに、次段への入力分配回路も必要となる。このため、回路はさらに複雑になり、回路面積も大きくならざるを得なかった。
【０００４】
本発明は、このような問題を解決するために、小型で、かつ回路構成がシンプルな電力増幅器を提供する。
【０００５】
【課題を解決するための手段】
本発明の半導体装置は、能動素子により電力を増幅する複数の増幅回路と、その複数の増幅回路の出力を合成する合成回路とを備えた半導体装置であって、合成回路は、一体の分布定数線路と、その分布定数線路に並列に接続されたショートスタブとを有し、複数の増幅回路は、分布定数線路の一端を構成する辺上で分布定数線路に接続されていることを特徴とする。
【０００６】
各増幅回路は前記能動素子のみにより構成されることが好ましい。調整回路はショートスタブとすることが好ましい。能動素子がＭＥＳＦＥＴ（MEtal-Semiconductor Field Effect Transistor）やＨＥＭＴ（High Electron Mobility Transistor）である場合には、ＭＥＳＦＥＴやＨＥＭＴのゲート幅は、そのＭＥＳＦＥＴやＨＥＭＴが分布定数線路に接続されている辺上の接続点から、分布定数線路の側辺までの距離に基づいて決定された幅とすることが好ましい。
【０００７】
また、本発明の半導体装置は、上記合成回路と増幅回路からなる電力増幅器を複数組み合わせたものであってもよい。例えば２つの電力増幅器を並列接続する構成や直列接続する構成、あるいは３つ以上の電力増幅器を直列・並列に接続する構成などが考えられる。
【０００８】
【発明の実施の形態】
実施の形態１．
図１は、本発明の一実施の形態における半導体装置の回路構成を示す図である。この回路は、複数の並列に配置されたＭＥＳＦＥＴ２と、そのＭＥＳＦＥＴ２が配置されている領域の幅と同程度の幅を有する一体の幅広い伝送線路１と（但し、図の縦方向が幅、横方向が長さである）、その伝送線路に並列接続された調整回路３とにより構成されている。ＭＥＳＦＥＴ２と伝送線路１は、図に示すように、伝送線路の一端を構成する辺上で接続されている。一般に、１００μｍ厚のガリウム砒素（ＧａＡｓ）基板上に形成される５０Ωの標準的な伝送線路の幅は約７０μｍであるが、伝送線路１の幅は、数百μｍ〜千数百μｍである。例えば標準的なサイズのＭＥＳＦＥＴ２を４個並べて配置した場合、伝送線路１の幅は約８００μｍとなる。
【０００９】
上記構成では、ＭＥＳＦＥＴ２が増幅回路として機能し、伝送線路１と調整回路３とが合成回路として機能する。増幅回路は、ＭＥＳＦＥＴ２とそれに直列に接続する周辺回路により構成してもよいが、回路面積の縮小という点からはＭＥＳＦＥＴ２のみとすることが好ましい。伝送線路１は、その一端において各ＭＥＳＦＥＴ２と接続されることによってＭＥＳＦＥＴ２の出力を合成するとともに、自らの持つインピーダンスと調整回路３のインピーダンスとによって、ＭＥＳＦＥＴの出力の整合をとる役割を果たす。
【００１０】
従来のトーナメント方式の接続では、すべてのＭＥＳＦＥＴは出力側において同じ幅の伝送線路に同じように接続されており、これにより、全ＭＥＳＦＥＴから均一に電力を引き出していた。しかし、図１に示す構成では、ＭＥＳＦＥＴの出力側の接続状態は、ＭＥＳＦＥＴごとに異なる。特に伝送線路１の側辺付近に接続されたＭＥＳＦＥＴ２と、伝送線路１の中央部付近に接続されたＭＥＳＦＥＴ２とでは、接続状態は同じとはいえない。一般に、電子回路においてこのような不均一を緩和するためには、並列回路を設ければよいことが経験的に知られている。調整回路３は、このような理由により設けられた回路であり、したがって、調整回路３の詳細な構成は、シミュレーションを行うなどして、各ＭＥＳＦＥＴの出力を十分に引き出せるような容量、インダクタ、抵抗を決定すればよい。
【００１１】
なお、本実施の形態では、調整回路３は、上記不均一を緩和するための回路であると同時に、バイアス回路としての役割も兼ね備えているため、ＧＮＤ接地されている。しかし、これは調整回路３が接地されていなければならないことを意味するものではなく、調整回路３が例えばオープンスタブの場合も考えられる。但し、調整回路３をバイアス回路兼用とすることにより、回路を構成する要素数を減らすことができるため、回路面積の縮減という点からは図１のような構成とすることが好ましい。また、本実施の形態では、能動素子をＭＥＳＦＥＴとしているが、ＨＥＭＴなどでもよい。
【００１２】
この回路は、前述のように、ＭＥＳＦＥＴ２が幅の広い伝送線路１の一端に並列に接続されており構造がシンプルである。また、従来のように複数の分布定数線路を組み合わせるのではなく、一体の伝送線路により合成を行っているので、回路面積が小さい。また、ＭＥＳＦＥＴの出力側は伝送線路１によって直接つながるため、これが共通配線となり、複雑なバイアス回路を備える必要もなくなる。合成回路をこのような構造とすることにより、全体の回路面積を抑えることができ、小型の半導体チップを提供することが可能となる。
【００１３】
また、本実施の形態の回路構成は、回路全体の周波数特性の変更が容易であるという利点を有する。上記回路構成では、回路全体の周波数特性(中心周波数)は伝送線路１の特性インピーダンスに強く依存する。伝送線路１の特性インピーダンスは、その伝送線路がパターニングされている誘電体基板の厚みを変更することにより容易に変更できる。基板の厚みの変更は表面パターンの変更を伴わないので、マスクパターンの変更は不要である。チップサイズやパッド位置などを変更する必要もないのでチップを実装する周辺基板に加える変更も最小限でよい。
【００１４】
実施の形態２．
実施の形態１は、電力増幅器の最終的な出力を合成する回路であったが、本発明は多段増幅器の段間の回路にも適用できることはいうまでもない。図２に示す実施の形態は、２段の多段増幅器の例であり、１段目は、複数のＭＥＳＦＥＴ２と伝送線路１と調整回路３とにより構成され、２段目は安定化回路等４とＭＥＳＦＥＴ２と、伝送線路１と調整回路３とにより構成されている。多段増幅器の場合、段間には安定化回路やゲートバイアス印加用回路などが必要となる。２段目の回路構成では、安定化回路等４とＭＥＳＦＥＴ２とをあわせた回路が、本発明の増幅回路に相当する。
【００１５】
実施の形態３．
次に示す実施の形態は、ＭＥＳＦＥＴ２の出力側からみた伝送線路１の反射係数の違いに着目して、その反射係数の違いから生じる各ＭＥＳＦＥＴの出力の不均一を緩和するように調整回路の構成を定めた例である。
【００１６】
本実施の形態では、図３に示すように、伝送線路５（スタブ）を、キャパシタおよび抵抗６を介して接地してショートスタブ７とする。図中のＳii（ｉ＝１〜ｎ）は、ＭＥＳＦＥＴ２からみた伝送線路１の反射係数を表し、伝送線路１の側辺付近と中央部では異なる。このため、ショートスタブ７が無い状態では、各ＭＥＳＦＥＴから引き出される電力は不均一になる。
【００１７】
図４および図５は、ショートスタブ７により、この不均一が緩和されることを示すグラフである。図４は、図３に示した回路でＭＥＳＦＥＴ数を４とした場合を示している。各ＭＥＳＦＥＴとの接続ポートに着目した場合、伝送線路１の側辺付近のＰＯＲＴ１における反射係数Ｓ１１と、中央部のＰＯＲＴ２の反射係数Ｓ２２とは異なる。図５は、図４の回路のＰＯＲＴ１とＰＯＲＴ２における反射波の振幅および位相の差を、周波数を横軸として表したグラフである。実線が振幅の差、破線が位相の差を示しており、太線がショートスタブを設けた場合、細線が設けない場合である。グラフに示されているように、ショートスタブ７の付加によって、振幅の差は約半分に、また位相の差は、ほぼゼロになる。すなわち、ショートスタブ７によって、出力の不均一が緩和され、各ＭＥＳＦＥＴから均一に電力を引き出すことが可能となる。
【００１８】
実施の形態４．
次に示す実施の形態は、実施の形態３と回路構成は同じであるが、各ＭＥＳＦＥＴのゲート幅が異なる回路である。図６に示すように、伝送線路１の側辺付近に接続されたＭＥＳＦＥＴのゲート幅Ｗｇ１と、中央部に接続されたＭＥＳＦＥＴのゲート幅Ｗｇ２を異ならせて、ＭＥＳＦＥＴの出力波形の位相を意図的にずらし、ＭＥＳＦＥＴ２の、ＰＯＲＴ１とＰＯＲＴ２における出力の不均一を緩和する。これにより、実施の形態３と同様、各ＭＥＳＦＥＴから均一に電力を引き出すことが可能となる。
【００１９】
実施の形態５．
図７および図８は、実施の形態１から４において説明した電力増幅器を複数組み合わせた構成を示す図である。前述のように、基本となる回路の構造がシンプルかつ面積が小さいため、その組み合わせは、従来に比べて容易である。
【００２０】
電力増幅器を図７に示すようにカプラ８で並列接続すれば、高出力な電力増幅機能を備え、かつ小型の半導体装置を実現することができる。また、図８に示すように電力増幅機を直列接続すれば、より高利得な電力増幅機能を備え、かつ小型の半導体装置を実現することができる。
【００２１】
【発明の効果】
本発明の半導体装置は、複数の能動素子の出力を、一体の分布定数線路と複数の調整回路とにより整合をとりながら合成するため、能動素子の数が３個以上の場合でも回路面積を小さく抑えることができ、バイアス配線を共通化する必要もないため配線もシンプルなものとなる。
【００２２】
また、本発明の半導体装置では、電力増幅器の調整回路をショートスタブとしたり、トランジスタのゲート幅を調整したりすることによって、すべての能動素子から均一かつ十分な電力を引き出し、高出力、高利得な電力増幅機能を提供する。
【００２３】
また、回路がシンプルで、かつ面積が小さいことから、この電力増幅器を複数組み合わせることが容易である。本発明の半導体装置は、複数の電力増幅器を並列に、または直列に、あるいは３つ以上の電力増幅器を直列、並列に接続することにより高出力、高利得な電力増幅機能を提供する。
【図面の簡単な説明】
【図１】  本発明の実施の形態１における半導体装置の回路構成を表す図。
【図２】  実施の形態２における半導体装置の回路構成を表す図。
【図３】  実施の形態３における半導体装置の回路構成を表す図。
【図４】  図３の構成で能動素子数を４とした回路構成を表す図。
【図５】  ショートスタブの効果を説明するための図。
【図６】  実施の形態４における半導体装置の回路構成を表す図。
【図７】  実施の形態５における半導体装置の回路構成（並列接続）を表す図。
【図８】  実施の形態５における半導体装置の回路構成（直列接続）を表す図。
【図９】  従来の電力増幅器の出力合成部分を示す図。
【符号の説明】
１  伝送線路（分布定数線路）、    ２  ＭＥＳＦＥＴ（能動素子）、    ３調整回路、    ４  安定化回路など、    ５  伝送線路、    ６  キャパシタ・抵抗など、    ７ショートスタブ、    ８  カプラ。
【図１】
0004754129.tif 000002
【図２】
0004754129.tif 000003
【図３】
0004754129.tif 000004
【図４】
0004754129.tif 000005
【図５】
0004754129.tif 000006
【図６】
0004754129.tif 000007
【図７】
0004754129.tif 000008
【図８】
0004754129.tif 000009
【図９】
0004754129.tif 000010