(57)【特許請求の範囲】
【請求項１】
入力電圧が印加される入力端子と出力電圧が引き出される出力端子との間に直列に接続される第１トランジスタと；
第１トランジスタと並列する形で前記入力端子と前記出力端子との間に接続され、負荷への出力電流の一部を検出電流として引き込むための第２トランジスタと；
前記出力電圧が所定の目標値となるように第１〜第２トランジスタの制御電圧を生成する制御電圧生成手段と；
第１定電流を生成する第１定電流源と；
第１定電流源と並列に接続されて前記出力電圧に応じた可変電流を生成する可変電流源と；
第１端が前記入力端子に接続され、第２端が第１定電流源と前記可変電流源に各々接続され、第１定電流源と前記可変電流源に各々流れる第１定電流と前記可変電流との合算電流に応じた参照電圧を生成する第１抵抗と；
第２定電流を生成する第２定電流源と；
第１端が前記入力端子に接続され、第２端が第２定電流源と第２トランジスタに各々接続され、第２定電流源と第２トランジスタに各々流れる第２定電流と前記検出電流との合算電流に応じた検出電圧を生成する第２抵抗と；
前記参照電圧と前記検出電圧に応じて前記制御電圧にオフセットを与えるオフセット回路と；
を有して成り、
前記可変電流源は、
所定の定電流を生成する定電流源と；
エミッタが前記定電流源の出力端に接続され、コレクタが接地端に接続され、ベースが前記出力電圧或いはその分圧電圧の印加端に接続されたｐｎｐ型バイポーラトランジスタと；
ベースが前記ｐｎｐ型バイポーラトランジスタのエミッタに接続され、エミッタが抵抗を介して接地端に接続され、コレクタが前記可変電流の出力端に接続されたｎｐｎ型バイポーラトランジスタと；
を含むことを特徴とする電源装置。
【請求項２】
前記可変電流源は、前記出力電圧の低下に応じて前記可変電流を低減するものであり、前記参照電圧及び前記検出電圧は、第１〜第２抵抗に各々流れる電流の低減に応じて電圧値が上昇するものであり、前記オフセット回路は、前記検出電圧が前記参照電圧よりも高いときは、前記制御電圧にオフセットを与えることなく、逆に、前記検出電圧が前記参照電圧よりも低いときは、その差電圧の増大に応じて第１〜第２トランジスタを閉じるように、前記制御電圧にオフセットを与えることを特徴とする請求項１に記載の電源装置。
【請求項３】
第１〜第２トランジスタは、電界効果トランジスタであることを特徴とする請求項１または請求項２に記載の電源装置。
【請求項４】
機器電源と、前記機器電源の出力変換手段である電源装置と、を有して成る電気機器であって、前記電源装置として、請求項１〜請求項３のいずれかに記載の電源装置を備えて成ることを特徴とする電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電流を監視してその過電流保護を行う電源装置、及び、これを備えた電気機器に関するものである。
【背景技術】
【０００２】
従来より、出力電流を監視してその過電流保護を行う直流安定化電源装置が種々開示・提案されている（例えば、特許文献１〜３を参照）。
【０００３】
なお、従来の直流安定化電源装置の多くは、出力電流ｉｏと出力電圧Ｖｏとの相関特性が、いわゆる「定電流型垂下特性」（例えば、特許文献２の第１Ａ図、或いは、特許文献３の第２図（Ｂ）を参照）、ないしは、「変形フの字型垂下特性」（例えば、特許文献２の第３図や第５図、或いは、特許文献３の第１図（Ｂ）を参照）を示すように、その過電流保護を行う回路構成とされていた。
【０００４】
具体的に述べると、従来の「定電流型垂下特性」を示す過電流保護挙動は、図６（ａ）で示すように、出力電流ｉｏが何ら制限されることなく、出力電圧Ｖｏが目標値Ｖｒｅｇに維持される第１保護期間ａ（水平期間）と、出力電流ｉｏが所定の上限値ｉｌｍｔにクランプされて、出力電圧Ｖｏが垂下的に低減される第２保護期間ｂ（垂直期間）と、を含むものとなっていた。また、従来の「変形フの字型垂下特性」を示す過電流保護挙動は、図６（ｂ）で示すように、上記の第２保護期間ｂを経て、出力電圧Ｖｏが所定の上限値Ｖｌｍｔまで垂下的に低減された後、出力電流ｉｏ及び出力電圧Ｖｏがいずれも漸化的に低減される第３保護期間ｃ（フの字期間）を含むものとなっていた。
【０００５】
【特許文献１】特開平１０−１４０９９号公報
【特許文献２】特開昭５７−１５２０２１号公報
【特許文献３】特開平８−１１５１３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
確かに、上記従来の直流安定化電源装置であれば、出力電流の過電流を防止することができるので、出力短絡等に対する装置の安全性や信頼性を高めることが可能となる。
【０００７】
しかしながら、上記従来の直流安定化電源装置では、出力電流ｉｏが上限値ｉｌｍｔに達した後、出力電圧Ｖｏが垂下的に低減される期間（すなわち第２保護期間ｂ）に過大な出力電流ｉｏ（上限値ｉｌｍｔ）が流れ続けるため、大きな電力損失が生じる上、最悪の場合には、当該期間中に素子が破壊されるおそれもあった。
【０００８】
なお、従来より、上記の第２保護期間ｂを含まない「フの字型垂下特性」を示す過電流保護回路も種々開示・提案されてはいる（例えば、特許文献２の第１Ｂ図、或いは、特許文献３の第３図（Ｂ）を参照。なお、特許文献２では、この特性には不具合もあるとの記載がされている）。
【０００９】
しかしながら、特許文献２の従来回路では、ツェナーダイオードを用いていたため、任意の電圧に設定することができず、所望の過電流保護特性を実現することが難しかった。また、特許文献３の従来回路では、入出力間に不要な抵抗成分が必要であった。
【００１０】
本発明は、上記の問題点に鑑み、不要な電力損失を抑えつつ、安全な過電流保護動作を実現することが可能な電源装置及びこれを備えた電気機器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成すべく、本発明に係る電源装置は、入力電圧が印加される入力端子と出力電圧が引き出される出力端子との間に直列に接続される第１トランジスタと；第１トランジスタと並列する形で前記入力端子と前記出力端子との間に接続され、負荷への出力電流の一部を検出電流として引き込むための第２トランジスタと；前記出力電圧が所定の目標値となるように第１〜第２トランジスタの制御電圧を生成する制御電圧生成手段と；第１定電流を生成する第１定電流源と；前記出力電圧に応じた可変電流を生成する可変電流源と；第１定電流と前記可変電流との合算電流に応じた参照電圧を生成する第１抵抗と；第２定電流を生成する第２定電流源と；第２定電流と前記検出電流との合算電流に応じた検出電圧を生成する第２抵抗と；前記参照電圧と前記検出電圧に応じて前記制御電圧にオフセットを与えるオフセット回路と；を有して成る構成（第１の構成）とされている。
【００１２】
さらに具体的に述べると、上記第１の構成から成る電源装置において、前記可変電流源は、前記出力電圧の低下に応じて前記可変電流を低減するものであり、前記参照電圧及び前記検出電圧は、第１〜第２抵抗に各々流れる電流の低減に応じて電圧値が上昇するものであり、前記オフセット回路は、前記検出電圧が前記参照電圧よりも高いときは、前記制御電圧にオフセットを与えることなく、逆に、前記検出電圧が前記参照電圧よりも低いときは、その差電圧の増大に応じて第１〜第２トランジスタを閉じるように、前記制御電圧にオフセットを与える構成（第２の構成）とされている。
【００１３】
また、上記第１又は第２の構成から成る電源装置において、前記可変電流源は、所定の定電流を生成する定電流源と；エミッタが前記定電流源の出力端に接続され、コレクタが接地端に接続され、ベースが前記出力電圧或いはその分圧電圧の印加端に接続されたｐｎｐ型バイポーラトランジスタと；ベースが前記ｐｎｐ型バイポーラトランジスタのエミッタに接続され、エミッタが抵抗を介して接地端に接続され、コレクタが前記可変電流の出力端に接続されたｎｐｎ型バイポーラトランジスタと；を有して成る構成（第３の構成）にするとよい。
【００１４】
また、上記第１〜第３いずれかの構成から成る電源装置において、第１〜第２トランジスタは、電界効果トランジスタである構成（第４の構成）にするとよい。
【００１５】
また、本発明に係る電気機器は、機器電源と、前記機器電源の出力変換手段である電源装置と、を有して成る電気機器であって、前記電源装置として、上記第１〜第４いずれかの構成から成る電源装置を備えて成る構成（第５の構成）とされている。
【発明の効果】
【００１６】
本発明によれば、不要な電力損失を抑えつつ、安全な過電流保護動作を実現することが可能な電源装置及びこれを備えた電気機器を提供することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下では、装置電源としてバッテリを用いる電気機器（車載用ＩＣなど）に搭載され、バッテリの出力電圧を変換して負荷の駆動電圧を生成する電源装置に本発明を適用した場合を例に挙げて説明を行う。
【００１８】
図１は、本発明に係る電気機器の一実施形態を示すブロック図（特に、負荷への電源系部分）である。本図に示すように、本実施形態の電気機器は、装置電源であるバッテリ１０と、バッテリ１０の出力変換手段である電源装置２０と、電源装置２０からの出力電圧Ｖｏで駆動される負荷３０と、を有して成る。
【００１９】
電源装置２０は、バッテリ１０から印加される入力電圧Ｖｉから一定の出力電圧Ｖｏを生成し、該出力電圧Ｖｏを負荷３０に供給する。
【００２０】
図２は、電源装置２０の一構成例を示す回路図（一部ブロック図を含む）である。
【００２１】
本図に示すように、本実施形態の電源装置２０は、Ｐチャネル型電界効果トランジスタＰ１と、Ｐチャネル型電界効果トランジスタＰ２と、誤差増幅器ＥＲＲと、直流電圧源Ｅ１と、定電流源Ｉ１〜Ｉ２と、可変電流源Ｉｖと、抵抗Ｒ１〜Ｒ２と、ｐｎｐ型バイポーラトランジスタＱ１〜Ｑ２と、オフセット回路ＯＦＳと、を有して成る。
【００２２】
トランジスタＰ１のソースは、入力電圧Ｖｉ（バッテリ電圧）が印加される入力端子Ｔ１に接続されている。トランジスタＰ１のドレインは、出力電圧Ｖｏが引き出される出力端子Ｔ２に接続されている。トランジスタＰ１のゲートは、誤差増幅器ＥＲＲの出力端に接続されている。トランジスタＰ１のバックゲートは、自身のソースに接続されている。すなわち、トランジスタＰ１は、入力端子Ｔ１と出力端子Ｔ２との間に直列に接続された出力用トランジスタである。
【００２３】
トランジスタＰ２のソースは、抵抗Ｒ２を介して入力端子Ｔ１に接続されている。トランジスタＰ２のドレインは、出力端子Ｔ２に接続されている。トランジスタＰ２のゲートは、誤差増幅器ＥＲＲの出力端に接続されている。トランジスタＰ２のバックゲートは、自身のソースに接続されている。すなわち、トランジスタＰ２は、トランジスタＰ１と並列する形で入力端子Ｔ１と出力端子Ｔ２との間に接続され、負荷（不図示）への出力電流ｉｏの一部を検出電流ｉｏ２として引き込むための電流検出用トランジスタである。
【００２４】
誤差増幅器ＥＲＲの非反転入力端（＋）は、出力電圧Ｖｏに応じてその電圧値が変動する帰還電圧Ｖｏ’（一般には出力電圧Ｖｏの分圧電圧）が印加される帰還端子Ｔ３に接続されている。誤差増幅器ＥＲＲの反転入力端（−）は、直流電圧源Ｅ１の正極端に接続されている。なお、直流電圧源Ｅ１の負極端は接地されている。誤差電圧増幅器ＥＲＲの出力端は、トランジスタＰ１〜Ｐ２のゲートに各々接続される一方、オフセット回路ＯＦＳの出力端にも接続されている。
【００２５】
抵抗Ｒ１の一端は、入力端子Ｔ１に接続されている。抵抗Ｒ１の他端は、トランジスタＱ１のエミッタに接続されている。トランジスタＱ１のコレクタは、定電流源Ｉ１及び可変電流源Ｉｖを介して接地される一方、オフセット回路ＯＦＳの参照電圧入力端にも接続されている。トランジスタＱ１のベースは、自身のコレクタに接続されている。
【００２６】
抵抗Ｒ２の一端は、入力端子Ｔ１に接続されている。抵抗Ｒ２の他端は、トランジスタＰ２のソースに接続される一方、トランジスタＱ２のエミッタにも接続されている。トランジスタＱ２のコレクタは、定電流源Ｉ２を介して接地される一方、オフセット回路ＯＦＳの検出電圧入力端にも接続されている。トランジスタＱ２のベースは、自身のコレクタに接続されている。
【００２７】
図３は、オフセット回路ＯＦＳの一構成例を示す回路である。
【００２８】
本図に示すように、本実施形態のオフセット回路ＯＦＳは、ｎｐｎ型バイポーラトランジスタＱＡ〜ＱＢと、ｐｎｐ型バイポーラトランジスタＱＣ〜ＱＦと、抵抗ＲＡと、定電流源ＩＡと、を有して成る。
【００２９】
トランジスタＱＡのベースは、オフセット回路ＯＦＳの参照電圧入力端に相当する。トランジスタＱＡのコレクタは、トランジスタＱＣのコレクタに接続される一方、トランジスタＱＦのベースにも接続されている。トランジスタＱＢのベースは、オフセット回路ＯＦＳの検出電圧入力端に相当する。トランジスタＱＢのコレクタは、トランジスタＱＤのコレクタに接続されている。
【００３０】
トランジスタＱＡ〜ＱＢのエミッタは互いに接続されており、その接続ノードは定電流源ＩＡを介して接地されている。トランジスタＱＣ〜ＱＤのエミッタは互いに接続されており、その接続ノードは電源印加端（入力端子Ｔ１）に接続されている。トランジスタＱＣ〜ＱＤのベースは互いに接続されており、その接続ノードはトランジスタＱＤのコレクタに接続されている。
【００３１】
トランジスタＱＥのエミッタは電源印加端に接続されている。トランジスタＱＥのコレクタは、抵抗ＲＡを介して、トランジスタＱＦのベースに接続されている。トランジスタＱＥのベースは、自身のコレクタに接続されている。トランジスタＱＦのエミッタは、電源印加端に接続されている。トランジスタＱＦのコレクタは、オフセット回路ＯＦＳの出力端に相当する。
【００３２】
すなわち、上記構成から成るオフセット回路ＯＦＳは、参照電圧Ｖｒｅｆと検出電圧Ｖｉｍに応じて誤差電圧Ｖｅｒｒにオフセットを与える手段として機能する。なお、オフセット回路ＯＦＳの動作については、後ほど詳細に説明する。
【００３３】
図４は、可変電流源Ｉｖの一構成例を示す回路図である。
【００３４】
本図に示すように、本実施形態の可変電流源Ｉｖは、ｐｎｐ型バイポーラトランジスタＱａと、ｎｐｎ型バイポーラトランジスタＱｂと、抵抗Ｒａと、定電流源Ｉａと、を有して成る。
【００３５】
トランジスタＱａのベースは、可変電流源Ｉｖの帰還電圧印加端に相当する。トランジスタＱａのエミッタは、定電流源Ｉａを介して電源印加端に接続される一方、トランジスタＱｂのベースにも接続されている。トランジスタＱａのコレクタは接地されている。トランジスタＱｂのエミッタは、抵抗Ｒａを介して接地されている。トランジスタＱｂのコレクタは、可変電流源Ｉｖの出力端に相当する。
【００３６】
まず、上記構成から成る電源装置２０の基本動作（シリーズレギュレータ方式による降圧動作）について説明する。
【００３７】
誤差増幅器ＥＲＲは、反転入力端（−）に印加される目標電圧Ｖｔｇ（直流電圧源Ｅ１の起電圧）と、非反転入力端（＋）に印加される帰還電圧Ｖｏ’との差電圧を増幅することによって、誤差電圧Ｖｅｒｒを生成する。すなわち、誤差増幅器ＥＲＲは、帰還電圧Ｖｏ’が目標電圧Ｖｔｇに未達であるときには、誤差電圧Ｖｅｒｒの電圧レベルをローレベルとする一方、帰還電圧Ｖｏ’が目標電圧Ｖｔｇに達して以後は、帰還電圧Ｖｏ’と目標電圧Ｖｔｇとの誤差が大きいほど、延いては、出力電圧Ｖｏがその目標値Ｖｒｅｇよりも高いほど、誤差電圧Ｖｅｒｒの電圧レベルを高めていく。
【００３８】
一方、トランジスタＰ１〜Ｐ２のゲートには、上記の誤差電圧Ｖｅｒｒが印加されており、その電圧レベルに応じて各々の開閉制御が行われる。
【００３９】
従って、電源装置２０では、帰還電圧Ｖｏ’が目標電圧Ｖｔｇと一致するように、延いては、出力電圧Ｖｏがその目標値Ｖｒｅｇと一致するように、トランジスタＰ１〜Ｐ２の開閉制御が行われる。
【００４０】
このように、本実施形態の電源装置２０において、誤差増幅器ＥＲＲと直流電圧源Ｅ１は、出力電圧Ｖｏが所定の目標値ＶｒｅｇとなるようにトランジスタＰ１〜Ｐ２の制御電圧を生成する制御電圧生成手段として機能する。
【００４１】
次に、電源装置２０の過電流保護動作について説明する。
【００４２】
先出の図２でも示したように、本実施形態の電源装置２０は、出力電圧Ｖｏの生成手段として、トランジスタＰ１を有するほか、出力電流ｉｏの検出手段として、出力電流ｉｏの一部を引き込むトランジスタＰ２と、トランジスタＰ２に引き込まれた検出電流ｉｏ２に応じた検出電圧Ｖｉｍを生成する抵抗Ｒ２と、を有している。
【００４３】
なお、トランジスタＰ１のゲート面積は、トランジスタＰ２のゲート面積のｍ倍（例えば１万倍）に設計されている。従って、トランジスタＰ１に出力電流ｉｏ１が流れるときには、トランジスタＰ２にその１万分の１の検出電流ｉｏ２が流れることになる。
【００４４】
このように、本実施形態の電源装置２０であれば、出力電流検出用の抵抗Ｒ２がトランジスタＰ１に対して直列に挿入されないので、装置のオン抵抗を上げることなく、出力電流ｉｏを検出することが可能となる。
【００４５】
また、本実施形態の電源装置２０では、トランジスタＰ１〜Ｐ２のゲート及びドレインが各々共通接続されており、かつ、トランジスタＰ２のソース側に電流検出用の抵抗Ｒ２が挿入されている。このような構成とすることにより、入力端子Ｔ１からトランジスタＰ２に引き込まれた検出電流ｉｏ２は、トランジスタＰ１に流れる出力電流ｉｏ１と共に、出力端子Ｔ２へと還流される形となる。従って、本実施形態の電源装置２０であれば、出力電流ｉｏの検出に際して、不要な電流消費を解消することが可能となる。
【００４６】
抵抗Ｒ１には、定電流ｉ１と可変電流ｉｖの合算電流（ｉ１＋ｉｖ）が流され、これに応じた参照電圧Ｖｒｅｆが生成される。従って、参照電圧Ｖｒｅｆは、抵抗Ｒ１に流れる合算電流（ｉ１＋ｉｖ）の上昇に応じて電圧値が低下し、逆に、合算電流（ｉ１＋ｉｖ）の低減に応じて電圧値が上昇するものとなる。
【００４７】
一方、抵抗Ｒ２には、定電流ｉ２と検出電流ｉｏ２の合算電流（ｉ２＋ｉｏ２）が流され、これに応じた検出電圧Ｖｉｍが生成される。従って、検出電圧Ｖｉｍは、抵抗Ｒ２に流れる合算電流（ｉ２＋ｉｏ２）の上昇に応じて電圧値が低下し、逆に、合算電流（ｉ２＋ｉｏ２）の低減に応じて電圧値が上昇するものとなる。
【００４８】
なお、抵抗Ｒ１〜Ｒ２に各々ダイオード接続されたトランジスタＱ１〜Ｑ２は、参照電圧Ｖｒｅｆ及び検出電圧Ｖｉｍの電圧レベルを調整して、オフセット回路ＯＦＳの動作電圧を確保するための手段であり、本図のように各々１段ずつ挿入してもよいし、各々２段ずつ挿入してもよい。
【００４９】
可変電流源Ｉｖは、先出の図４でも示したように、帰還電圧Ｖｏ’の電圧レベルをトランジスタＱａで１Ｖｆ上げてからトランジスタＱｂで１Ｖｆ下げる間に、定電流源Ｉａで電流能力を与える一方、抵抗Ｒａの一端に帰還電圧Ｖｏ’と同値の電圧を印加することにより、所望の可変電流ｉｖ（＝Ｖｏ’／Ｒａ）を生成する電圧／電流変換回路である。すなわち、可変電流源Ｉｖは、帰還電圧Ｖｏ’（延いては出力電圧Ｖｏ）の低下に応じて、可変電流ｉｖを低減する構成とされている。
【００５０】
なお、本実施形態の可変電流源Ｉｖは、誤差増幅器ＥＲＲに帰還される帰還電圧Ｖｏ’を流用して可変電流ｉｖを生成する構成としたが、本発明の構成はこれに限定されるものではなく、出力電圧Ｖｏに応じた別途の帰還電圧を用いても構わない。
【００５１】
オフセット回路ＯＦＳは、先出の図３でも示したように、参照電圧Ｖｒｅｆ及び検出電圧Ｖｉｍが印加される差動増幅器（トランジスタＱＡ〜ＱＤ及び定電流源ＩＡ）を有し、その差動増幅出力に応じてトランジスタＱＦの駆動制御を行う構成とされている。
【００５２】
すなわち、オフセット回路ＯＦＳは、検出電圧Ｖｉｍが参照電圧Ｖｒｅｆよりも高いときには、トランジスタＱＦを遮断状態として、誤差電圧Ｖｅｒｒにオフセットを与えることなく、逆に、検出電圧Ｖｉｍが参照電圧Ｖｒｅｆよりも低いときには、その差電圧の増大に応じて、トランジスタＱＦの導通度（延いては誤差電圧Ｖｅｒｒの電圧レベル）を徐々に高めるように、すなわち、トランジスタＰ１〜Ｐ２を徐々に閉じていくように、誤差電圧Ｖｅｒｒに正方向のオフセットを与える構成とされている。
【００５３】
上記した通り、本実施形態の電源装置２０は、入力電圧Ｖｉが印加される入力端子Ｔ１と出力電圧Ｖｏが引き出される出力端子Ｔ２との間に直列に接続されるトランジスタＰ１と；トランジスタＰ１と並列する形で入力端子Ｔ１と出力端子Ｔ２との間に接続され、負荷（不図示）への出力電流ｉｏの一部を検出電流ｉｏ２として引き込むためのトランジスタＰ２と；出力電圧Ｖｏが所定の目標値ＶｒｅｇとなるようにトランジスタＰ１〜Ｐ２のゲート電圧（誤差電圧Ｖｅｒｒ）を生成する制御電圧生成手段（誤差増幅器ＥＲＲ及び直流電圧源Ｅ１）と；定電流ｉ１を生成する定電流源Ｉ１と；出力電圧Ｖｏに応じた可変電流ｉｖを生成する可変電流源Ｉｖと；定電流ｉ１と可変電流ｉｖとの合算電流（ｉ１＋ｉｖ）に応じた参照電圧Ｖｒｅｆを生成する抵抗Ｒ１と；定電流ｉ２を生成する定電流源Ｉ２と；定電流ｉ２と検出電流ｉｏ２との合算電流（ｉ２＋ｉｏ２）に応じた検出電圧Ｖｉｍを生成する抵抗Ｒ２と；参照電圧Ｖｒｅｆと検出電圧Ｖｉｍに応じて誤差電圧Ｖｅｒｒにオフセットを与えるオフセット回路ＯＦＳと；を有して成る構成とされている。
【００５４】
さらに具体的に述べると、本実施形態の電源装置２０において、可変電流源Ｉｖは、出力電圧Ｖｏの低下に応じて可変電流ｉｖを低減するものであり、参照電圧Ｖｒｅｆ及び検出電圧Ｖｉｍは、抵抗Ｒ１〜Ｒ２に各々流れる電流の低減に応じて電圧値が上昇するものであり、オフセット回路ＯＦＳは、検出電圧Ｖｉｍが参照電圧Ｖｒｅｆよりも高いときには、誤差電圧Ｖｅｒｒにオフセットを与えることなく、逆に、検出電圧Ｖｉｍが参照電圧Ｖｒｅｆよりも低いときには、その差電圧の増大に応じてトランジスタＰ１〜Ｐ２を閉じるように、誤差電圧Ｖｅｒｒにオフセットを与える構成とされている。
【００５５】
このような構成とすることにより、本実施形態の電源装置２０では、出力電流ｉｏが最大上限値Ｉｌｍｔに達して出力電圧Ｖｏが低下され始めると、それに伴って可変電流ｉｖも低下され始めるので、参照電圧Ｖｒｅｆが高められ、延いては、出力電流ｉｏの上限値がより絞られる形となる。なお、可変電流源Ｉｖは、先出の図４でも示したように、出力電圧Ｖｏがゼロとなったときに可変電流ｉｖをゼロとする構成であるため、出力電流ｉｏは、最終的に定電流ｉ１のみで決まるショート電流ｉｓｈｏｒｔに落ち着くことになる。
【００５６】
従って、本実施形態の電源装置２０では、出力電流ｉｏと出力電圧Ｖｏとの相関特性が図５の「フの字型垂下特性」を示すように過電流保護が行われることになる。
【００５７】
すなわち、本実施形態の過電流保護挙動は、図５で示したように、出力電流ｉｏが何ら制限されることなく、出力電圧Ｖｏが目標値Ｖｒｅｇに維持される第１保護期間Ａ（水平期間）と、出力電流ｉｏが最大上限値ｉｌｍｔに達して以後、出力電流ｉｏ及び出力電圧Ｖｏがいずれも漸化的に低減される第２保護期間Ｂ（フの字期間）のみを含むものとなっている。別の言い方をすれば、本実施形態の過電流保護挙動は、従来の挙動と異なり、出力電流ｉｏが所定の上限値ｉｌｍｔにクランプされて、出力電圧Ｖｏが垂下的に低減される保護期間（垂直期間）を含まないものとなっている（図５と図６とを比較参照）。
【００５８】
このように、本実施形態の電源装置２０であれば、出力電流ｉｏが最大上限値Ｉｌｍｔに達した後、遅滞なく出力電圧Ｖｏ及び出力電流ｉｏの低減が開始されるので、不要な電力損失を抑えつつ、安全な過電流保護動作を実現することができ、延いては、出力短絡等に対する装置の安全性や信頼性を高めることが可能となる。
【００５９】
また、先述したように、本実施形態の電源装置２０は、出力電流ｉｏの上限値を定めるための参照電圧Ｖｒｅｆを生成する手段として、過電流保護の最終的なショート電流Ｉｓｈｏｒｔを設定するための定電流源Ｉ１と、出力電圧Ｖｏに応じて出力電流ｉｏの上限値を可変設定するための可変電流源Ｉｖと、を備えた構成とされている。
【００６０】
従って、本実施形態の電源装置２０であれば、定電流ｉ１と可変電流ｉｖとの比率を調整することにより、その過電流保護ポイント（ショート点とリミット点）を任意に設定することができ、延いては、電源装置２０の起動時に、意図しない出力電流制限によって装置が全く立ち上がらないといった不具合が生じるおそれを低減することが可能となる。
【００６１】
また、本実施形態の電源装置２０では、トランジスタＰ１〜Ｐ２として電界効果トランジスタが用いられている。このような構成であれば、バイポーラトランジスタを用いる際のバイアス電流が不要となるので、負荷への出力電流ｉｏが増大した場合でも、電源装置２０自体の消費電流を低く抑えることが可能となる。
【００６２】
なお、上記の実施形態では、バッテリを用いる電気機器の電源装置に本発明を適用した場合を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、その他の電気機器に搭載される電源装置にも広く適用することが可能である。
【００６３】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００６４】
本発明は、入力電圧から所望の出力電圧を生成する直流安定化電源装置の電力損失の低減と過電流保護の両立を図る上で有用な技術である。
【図面の簡単な説明】
【００６５】
【図１】は、本発明に係る電気機器の一実施形態を示すブロック図である。
【図２】は、電源装置２０の一構成例を示す回路図である。
【図３】は、オフセット回路ＯＦＳの一構成例を示す回路である。
【図４】は、可変電流源Ｉｖの一構成例を示す回路図である。
【図５】は、本実施形態のｉｏ−Ｖｏ相関図である。
【図６】は、従来のｉｏ−Ｖｏ相関図である。
【符号の説明】
【００６６】
１０    バッテリ
２０    電源装置
３０    負荷
Ｐ１    Ｐチャネル型電界効果トランジスタ（出力用トランジスタ）
Ｐ２    Ｐチャネル型電界効果トランジスタ（電流検出用トランジスタ）
ＥＲＲ    誤差増幅器
Ｅ１    直流電圧源
Ｉ１〜Ｉ２    定電流源
Ｉｖ    可変電流源
Ｒ１〜Ｒ２    抵抗
Ｑ１〜Ｑ２    ｐｎｐ型バイポーラトランジスタ
ＯＦＳ    オフセット回路
Ｔ１    入力端子
Ｔ２    出力端子
Ｔ３    帰還端子
ＱＡ〜ＱＢ、Ｑａ    ｎｐｎ型バイポーラトランジスタ
ＱＣ〜ＱＦ、Ｑｂ    ｐｎｐ型バイポーラトランジスタ
ＲＡ、Ｒａ    抵抗
ＩＡ、Ｉａ    定電流源
【図１】
0004845549.tif 000002
【図２】
0004845549.tif 000003
【図３】
0004845549.tif 000004
【図４】
0004845549.tif 000005
【図５】
0004845549.tif 000006
【図６】
0004845549.tif 000007