(57)【特許請求の範囲】
【請求項１】
直流の入力電圧をスイッチング素子のオンオフによりチョッピングした後、平滑回路により前記チョッピングした電圧を平滑化することで、前記入力電圧のレベルとは異なった目的レベルの出力電圧を発生する自励型ＤＣ−ＤＣコンバータに設けられるスイッチング制御回路において、
前記出力電圧のリップルの変化を検出し、前記出力電圧を前記目的レベルへと追従させるべく、前記出力電圧を帰還させた帰還電圧とその比較対象とする比較電圧との比較により、前記スイッチング素子のオンオフを制御するスイッチング制御信号を生成するスイッチング制御信号生成回路と、
前記自励型ＤＣ−ＤＣコンバータの出力電流を検出し、前記出力電流が所定電流以上の過電流状態であることを検出した場合、前記スイッチング制御信号に関わらず、前記出力電流を前記所定電流未満とすべく前記スイッチング素子をオフするための過電流保護信号を生成する過電流保護信号生成回路と、
前記帰還電圧の平均レベルを前記目的レベルに応じた参照電圧へと一致させるべく、前記参照電圧を基準とした前記帰還電圧の相対的な誤差に応じて前記比較電圧を調整するとともに、前記過電流保護信号生成回路において前記出力電流が前記過電流状態であることが検出された場合には前記比較電圧のレベルを降下させる出力補正回路と、
を有することを特徴とするスイッチング制御回路。
【請求項２】
前記出力補正回路は、前記出力電流が前記過電流状態であることを検出した場合、前記スイッチング制御信号生成回路において用いられる前記比較電圧のレベルを、前記過電流状態でない定常状態の場合の当該比較電圧の所定レベルよりも降下させること、
を特徴とする請求項１に記載のスイッチング制御回路。
【請求項３】
前記出力補正回路は、
前記帰還電圧と前記参照電圧が印加され、前記参照電圧を基準とした前記帰還電圧の相対的な誤差の積分結果を示し且つ前記比較電圧を調整するための誤差積分電圧を生成出力するとともに、前記過電流状態であることが検出された場合には前記誤差積分電圧のレベルを降下させること、
を特徴とする請求項１又は２に記載のスイッチング制御回路。
【請求項４】
前記出力補正回路は、
前記帰還電圧と前記参照電圧が印加され、前記参照電圧を基準とした前記帰還電圧の相対的な誤差の積分結果を示し且つ前記比較電圧を調整するための誤差積分電圧を生成出力するとともに、前記過電流状態であることが検出された場合には前記参照電圧のレベルを降下させること、
を特徴とする請求項１又は２に記載のスイッチング制御回路。
【請求項５】
前記出力補正回路は、
前記帰還電圧と前記参照電圧が印加され、前記参照電圧を基準とした前記帰還電圧の相対的な誤差の積分結果を示し且つ前記比較電圧を調整するための誤差積分電圧を生成出力するとともに、前記過電流状態であることが検出された場合、前記誤差積分電圧及び前記参照電圧のレベルを降下させること、
を特徴とする請求項１又は２に記載のスイッチング制御回路。
【請求項６】
前記過電流保護信号生成回路は、前記出力電流が前記過電流状態であるか否かを示す状態信号を生成するとともに前記出力補正回路へと供給し、
前記出力補正回路は、
前記帰還電圧と前記参照電圧が印加され、前記参照電圧を基準とした前記帰還電圧の相対的な誤差電流を生成する誤差増幅器と、
前記誤差増幅器と前記スイッチング制御信号生成回路との間の第１の信号ラインに接続され、前記誤差電流により充電され前記誤差積分電圧を生成するための第１の容量素子と、を有しており、
前記過電流保護信号生成回路より供給された前記状態信号が前記過電流状態でない旨を示す場合には前記第１の容量素子を充電させ、前記状態信号が前記過電流状態である旨を示す場合には前記第１の容量素子を放電させること、
を特徴とする請求項３又は５に記載のスイッチング制御回路。
【請求項７】
前記第１の容量素子に対して、前記第１の容量素子の放電速度を調整するための第１の抵抗素子と前記状態信号に基づいてオンオフする第１のスイッチング素子との直列体が、並列接続されること、を特徴とする請求項６に記載のスイッチング制御回路。
【請求項８】
前記出力補正回路は、
前記帰還電圧と前記参照電圧が印加され、前記参照電圧を基準とした前記帰還電圧の相対的な誤差電流を生成する誤差増幅器と、
前記誤差増幅器と前記スイッチング制御信号生成回路との間の第１の信号ラインに接続され、前記誤差電流により充電され前記誤差積分電圧を生成するための第１の容量素子と、を有しており、
前記過電流保護信号生成回路より供給された前記状態信号が前記過電流状態でない旨を示す場合、前記誤差増幅器に対して前記参照電圧を印加させるための第２の信号ラインに接続される第２の容量素子を充電させ、前記状態信号が前記過電流状態である旨を示す場合には前記第２の容量素子を放電させること、
を特徴とする請求項４又は５に記載のスイッチング制御回路。
【請求項９】
前記第２の容量素子に対して、前記第２の容量素子の放電速度を調整するための第２の抵抗素子と前記状態信号に基づいてオンオフする第２のスイッチング素子との直列体が、並列接続されること、を特徴とする請求項８に記載のスイッチング制御回路。
【請求項１０】
直流の入力電圧をスイッチング素子のオンオフによりチョッピングした後、平滑回路により前記チョッピングした電圧を平滑化することで、前記入力電圧のレベルとは異なった目的レベルの出力電圧を発生する自励型ＤＣ−ＤＣコンバータに設けられるスイッチング制御回路において、
前記出力電圧のリップルの変化を検出し、前記出力電圧を前記目的レベルへと追従させるべく、前記出力電圧を帰還させた帰還電圧とその比較対象とする比較電圧との比較により、前記スイッチング素子のオンオフを制御するスイッチング制御信号を生成するスイッチング制御信号生成回路と、
前記自励型ＤＣ−ＤＣコンバータの出力電流を検出し、前記出力電流が所定電流以上の過電流状態であることを検出した場合、前記スイッチング制御信号に関わらず、前記出力電流を前記所定電流未満とすべく前記スイッチング素子をオフするための過電流保護信号を生成する過電流保護信号生成回路と、
前記過電流保護信号を遅延させる遅延回路と、
前記帰還電圧の平均レベルを前記目的レベルに応じた参照電圧へと一致させるべく、前記参照電圧を基準とした前記帰還電圧の相対的な誤差に応じて前記比較電圧を調整するとともに、前記過電流保護信号生成回路において前記出力電流が前記過電流状態であることが検出された場合には前記比較電圧のレベルを降下させる出力補正回路と、
を有することを特徴とするスイッチング制御回路。
【請求項１１】
直流の入力電圧をオンオフによりチョッピングするスイッチング素子と、
前記チョッピングした電圧を平滑化することで、前記入力電圧のレベルとは異なった目的レベルの出力電圧を発生する平滑回路と、
前記出力電圧のリップルの変化を検出し、前記出力電圧を前記目的レベルへと追従させるべく、前記出力電圧を帰還させた帰還電圧とその比較対象とする比較電圧との比較により、前記スイッチング素子のオンオフを制御するスイッチング制御信号を生成するスイッチング制御信号生成回路と、
前記平滑回路の出力電流を検出し、前記出力電流が所定電流以上の過電流状態であることを検出した場合、前記スイッチング制御信号に関わらず、前記出力電流を前記所定電流未満とすべく前記スイッチング素子をオフするための過電流保護信号を生成する過電流保護信号生成回路と、
前記帰還電圧の平均レベルを前記目的レベルに応じた参照電圧へと一致させるべく、前記参照電圧を基準とした前記帰還電圧の相対的な誤差に応じて前記比較電圧を調整するとともに、前記過電流保護信号生成回路において前記出力電流が前記過電流状態であることが検出された場合には前記比較電圧のレベルを降下させる出力補正回路と、
を有することを特徴とする自励型ＤＣ−ＤＣコンバータ。
【請求項１２】
直流の入力電圧をオンオフによりチョッピングするスイッチング素子と、
前記チョッピングした電圧を平滑化することで、前記入力電圧のレベルとは異なった目的レベルの出力電圧を発生する平滑回路と、
前記出力電圧のリップルの変化を検出し、前記出力電圧を前記目的レベルへと追従させるべく、前記出力電圧を帰還させた帰還電圧とその比較対象とする比較電圧との比較により、前記スイッチング素子のオンオフを制御するスイッチング制御信号を生成するスイッチング制御信号生成回路と、
前記平滑回路の出力電流を検出し、前記出力電流が所定電流以上の過電流状態であることを検出した場合、前記スイッチング制御信号に関わらず、前記出力電流を前記所定電流未満とすべく前記スイッチング素子をオフするための過電流保護信号を生成する過電流保護信号生成回路と、
前記過電流保護信号を遅延させる遅延回路と、
前記帰還電圧の平均レベルを前記目的レベルに応じた参照電圧へと一致させるべく、前記参照電圧を基準とした前記帰還電圧の相対的な誤差に応じて前記比較電圧を調整するとともに、前記過電流保護信号生成回路において前記出力電流が前記過電流状態であることが検出された場合には前記比較電圧のレベルを降下させる出力補正回路と、
を有することを特徴とする自励型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング制御回路、自励型ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータは、電子機器に組み込まれるローカルなスイッチング電源であり、他励型と自励型に大別される。ＤＣ−ＤＣコンバータは、直流の入力電圧Ｖｉｎをチョッピングさせる少なくとも一つのスイッチング素子を有しており、このスイッチング素子のオンオフを制御することで、入力電圧Ｖｉｎをチョッピングする。更に、チョッピングされた後の入力電圧ＶｉｎをＬＣ平滑回路等で平滑化することで、入力電圧Ｖｉｎのレベルとは異なった一定の目的レベルの出力電圧Ｖｏｕｔを得るスイッチング電源である。このような仕組みによって、ＤＣ−ＤＣコンバータは、自身と接続された負荷側の回路に必要な電源電圧を供給することができる。
【０００３】
図６は、従来の他励型ＤＣ−ＤＣコンバータ３００の構成を示すものである。
【０００４】
他励型ＤＣ−ＤＣコンバータ３００では、入力電圧Ｖｉｎの電源ラインと接地ラインとの間に、ＮＭＯＳトランジスタＱ１、Ｑ２が直列接続されて設けられ、ＮＭＯＳトランジスタＱ１、Ｑ２を駆動回路４０によって相補的にオンオフさせる。この結果、ＮＭＯＳトランジスタＱ１、Ｑ２の接続点には、Ｈレベル又はＬレベルを示す矩形波信号が出現し、平滑用コイルＬと容量素子Ｃ１で構成されるＬＣ平滑回路へと供給される。そして、入力電圧Ｖｉｎよりも降圧され且つ平滑化された出力電圧Ｖｏｕｔが生成される。
【０００５】
また、出力電圧Ｖｏｕｔは、その目的レベルを調整するための抵抗素子Ｒ１、Ｒ２によって分圧（＝Ｒ２／（Ｒ１＋Ｒ２））された後に、誤差増幅器１００へと帰還される。誤差増幅器１００は、出力電圧Ｖｏｕｔに応じて変化する分圧電圧Ｖｆとその参照電圧Ｖｒｅｆとの誤差を積分出力する。ＰＷＭ比較器１２０は、三角波発振器１１０より発振出力された三角波電圧と、誤差増幅器１００の出力とを比較することで、駆動回路４０を介してＮＭＯＳトランジスタＱ１、Ｑ２をオンオフ（オンオフ）させるＰＷＭ（Pulse Width Modulation）信号Ｐを生成する。なお、この場合、ＮＭＯＳトランジスタＱ１は、ＰＷＭ信号ＰがＨレベル期間のときオンし（ＮＭＯＳトランジスタＱ２はオフし）、ＰＷＭ信号ＰがＬレベル期間のときオフする（ＮＭＯＳトランジスタＱ２はオンする）。
【０００６】
ここで、他励型ＤＣ−ＤＣコンバータ３００において、出力電圧Ｖｏｕｔが外乱等で定常状態よりも高レベルとなった場合とする。この場合、出力電圧Ｖｏｕｔに追従して分圧電圧Ｖｆも高レベルとなるため、誤差増幅器１００より出力される誤差電圧（Ｖｒｅｆ−Ｖｆ）は徐々に低下する。この結果、ＰＷＭ比較器１２０より出力されるＰＷＭ信号ＰのＨレベルのパルス幅が短くなる。そして、ＮＭＯＳトランジスタＱ１のオン期間が短くなるので、出力電圧Ｖｏｕｔがレベル低下して、出力電圧Ｖｏｕｔを定常状態へと復帰させる方向へと制御がかかる。一方、出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆよりも低レベルとなった場合には、上述とは逆の動作となるが、同様に、出力電圧Ｖｏｕｔを定常状態へと復帰させる方向へと制御がかかる。
【０００７】
ところで、他励型ＤＣ−ＤＣコンバータ３００において、分圧電圧ＶｆがＰＷＭ比較器１２０において用いられる前段階として、分圧電圧Ｖｆが誤差増幅器１００を必ず経由する構成であるため、高速化が困難であることが知られている。詳述すると、誤差増幅器１００は、抵抗素子Ｒ１と容量素子Ｃｒとともに積分回路を構成する。このため、出力電圧Ｖｏｕｔが急激に変化した場合に、誤差増幅器１００は、その急激な変化に対応した出力結果を急速に出力できない。よって、誤差増幅器１００は、出力電圧Ｖｏｕｔの急激な変化に対応した制御を行うのに時間がかかっていた。
【０００８】
そこで、高速化の阻害要因であった誤差増幅器１００を取り除くとともに三角波発振器１１０をも取り除いた自励型ＤＣ−ＤＣコンバータが提案されている。この自励型ＤＣ−ＤＣコンバータは、出力電圧Ｖｏｕｔの変動（すなわち、リップル）が、そのまま、スイッチング素子のオンオフ期間の変化として現れるため、制御応答性が早く、負荷変動に対する高速な応答性が求められる電源用途に適する。なお、この種の自励型ＤＣ−ＤＣコンバータは、一般的に、『リップルコンバータ』と称される（例えば、以下に示す特許文献１を参照）。
【０００９】
図７は、従来のリップルコンバータ３１０（以下、「従来例１のリップルコンバータ３１０」と称する。）の一般的な構成を示す図である。なお、図６に示した他励型ＤＣ−ＤＣコンバータ３００と相違する点は、誤差増幅器１００、三角波発振器１１０、ＰＷＭ比較器１２０の代わりに、リップル比較器１０と、遅延回路３０が設けられた点にある。なお、図６と同一の構成要素は、同一の符号を付して説明は省略する。
【００１０】
リップル比較器１０は、リップル状の出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｆが印加される反転入力端子と、出力電圧Ｖｏｕｔの目的レベルに応じた、分圧電圧Ｖｆの比較対象とする参照電圧Ｖｒｅｆが印加される非反転入力端子と、分圧電圧Ｖｆと参照電圧Ｖｒｅｆとのレベル比較結果により、駆動回路４０を介してＮＭＯＳトランジスタＱ１、Ｑ２をオンオフさせるスイッチング制御信号Ｄを出力する出力端子と、を有した、いわゆる差動比較器として構成される。なお、スイッチング制御信号Ｄを遅延回路３０により遅延させたスイッチング制御信号Ｄ’は、Ｈレベル期間のときにＮＭＯＳトランジスタＱ１がオンし、Ｌレベル期間のときＮＭＯＳトランジスタＱ２がオンする。
【００１１】
遅延回路３０は、リップル比較器１０より出力されたスイッチング制御信号ＤがＮＭＯＳトランジスタＱ１、Ｑ２へ供給されるまでの間で、スイッチング制御信号Ｄを所定の遅延時間Ｔｄ分遅延させる。よって、遅延時間Ｔｄを変化させれば、ＮＭＯＳトランジスタＱ１、Ｑ２のオンオフ期間も追従して変化するので、遅延回路３０は、ＮＭＯＳトランジスタＱ１、Ｑ２のスイッチング周波数を所望の値に設定するためのものといえる。ところで、遅延回路３０の遅延時間Ｔｄ以外にも、リップル比較器１０や駆動回路４０自体の遅れや、ＮＭＯＳトランジスタＱ１、Ｑ２のスイッチングの遅れがある。しかしながら、これらの遅れは、遅延回路３０の遅延時間Ｔｄと比べて極めて短いという前提に基づき、以下の説明では無視する。
【００１２】
図８は、降圧比“１／２”とした従来例１のリップルコンバータ３１０の主要信号の波形図である。なお、「降圧比１／２」とは、例えば、１０Ｖの入力電圧Ｖｉｎを、５Ｖの出力電圧Ｖｏｕｔに降圧させる場合であり、この場合、ＮＭＯＳトランジスタＱ１、Ｑ２の各オンデューティは“１／２”となる。
【００１３】
リップル比較器１０は、分圧電圧Ｖｆが参照電圧Ｖｒｅｆを超えない場合にはＨレベルのスイッチング制御信号Ｄを出力し、分圧電圧Ｖｆが参照電圧Ｖｒｅｆを超える場合にはＬレベルのスイッチング制御信号Ｄを出力する（図８（ａ）、（ｂ）参照）。また、このスイッチング制御信号Ｄが、遅延回路３０を介することで、遅延時間Ｔｄ分遅延させたスイッチング制御信号Ｄ’となる（図８（ｂ）、（ｃ）参照）。そして、このスイッチング制御信号Ｄ’が、ＮＭＯＳトランジスタＱ１、Ｑ２へと供給される。
【００１４】
このため、分圧電圧Ｖｆが参照電圧Ｖｒｅｆを上回った時点ではＮＭＯＳトランジスタＱ１がオフ（ＮＭＯＳトランジスタＱ２がオン）せず、分圧電圧Ｖｆが参照電圧Ｖｒｅｆを超えた時点から遅延時間Ｔｄを経過した時点で、ＮＭＯＳトランジスタＱ１がオフ（ＮＭＯＳトランジスタＱ２がオン）する。同様に、分圧電圧Ｖｆが参照電圧Ｖｒｅｆよりも下回った時点から遅延時間Ｔｄを経過した時点で、ＮＭＯＳトランジスタＱ１がオン（ＮＭＯＳトランジスタＱ２がオフ）する（図８（ａ）、（ｄ）、（ｅ）参照）。この結果、分圧電圧Ｖｆの波形は、立ち上がりと立ち下がりが同一の傾きであるオンデューティが“１／２”の三角波を形成し、分圧電圧Ｖｒの平均レベル（直流成分）と参照電圧Ｖｒｅｆが一致する。
【００１５】
ここで、従来例１のリップルコンバータ３１０において、出力電圧Ｖｏｕｔが外乱等で定常状態よりも高レベルとなった場合とする。この場合、出力電圧Ｖｏｕｔに追従して分圧電圧Ｖｆも高レベルとなるため、リップル比較器１０より出力されるスイッチング制御信号ＤのＨレベルのパルス幅が短くなる。この結果、ＮＭＯＳトランジスタＱ１のオン期間が短くなるので、出力電圧Ｖｏｕｔのレベルが降下し、出力電圧Ｖｏｕｔを定常状態へと復帰させる方向へと制御がかかる。一方、出力電圧Ｖｏｕｔが基準電圧Ｖｆよりも低レベルとなった場合には、前述とは逆の動作となるが、同様に、出力電圧Ｖｏｕｔを定常状態へと復帰させる方向へと制御がかかる。
【００１６】
なお、従来例１のリップルコンバータ３１０では、つぎのような不都合が指摘されている。図９は、降圧比を“１／２”よりも小とした従来例１のリップルコンバータ３１０の主要信号の波形図である。図９（ａ）に示すように、降圧比が“１／２”と異なる場合、分圧電圧Ｖｒの三角波は、立ち上がりと立ち下がりの傾きが異なってくる。また、遅延回路３０の遅延時間Ｔｄは固定である。よって、リップル比較器１０に印加される参照電圧Ｖｒｅｆと、分圧電圧Ｖｆの平均レベルとの間にズレが生じる。
【００１７】
数値を挙げて詳述すると、例えば、図７に示した従来例１のリップルコンバータ３１０において、入力電圧Ｖｉｎの可変範囲が“７．５Ｖ〜２０Ｖ”、出力電圧Ｖｏｕｔの目的レベルが“５Ｖ”、抵抗素子Ｒ１が“４ｋΩ”、抵抗素子Ｒ２が“１ｋΩ”、参照電圧Ｖｒｅｆが“１Ｖ”の場合とする。
【００１８】
まず、入力電圧Ｖｉｎが“１０Ｖ”のとき、「降圧比１／２」のため、分圧電圧Ｖｆはオンデューティ“１／２”の波形を示し（図８（ａ）参照）、分圧電圧Ｖｆの平均レベルは参照電圧Ｖｒｅｆの“１Ｖ”と一致する。よって、出力電圧Ｖｏｕｔは“５Ｖ”のままで変化しない。
【００１９】
一方、入力電圧Ｖｉｎが“１５Ｖ”のとき、降圧比“１／３”のため、分圧電圧Ｖｆはオンデューティが狭くなり（図９（ａ）参照）、分圧電圧Ｖｆの平均レベルは参照電圧Ｖｒｅｆの“１Ｖ”よりも若干高くなる。例えば、分圧電圧Ｖｆの平均レベルが“１．０２Ｖ”の場合、出力電圧Ｖｏｕｔは“５．１Ｖ（＝１．０２Ｖ×（４ｋΩ＋１ｋΩ）÷１ｋΩ）”となり、出力電圧Ｖｏｕｔは“２％”変化する。
【００２０】
また、入力電圧Ｖｉｎが“７．５Ｖ”のとき、降圧比“２／３”のため、分圧電圧Ｖｆはオンデューティが広くなり（図９（ａ）の逆の状態）、分圧電圧Ｖｆの平均レベルは参照電圧Ｖｒｅｆの“１Ｖ”よりも若干低くなる。例えば、分圧電圧Ｖｆの平均レベルが“０．９８Ｖ”の場合、出力電圧Ｖｏｕｔは“４．９Ｖ（＝０．９８Ｖ×（４ｋΩ＋１ｋΩ）÷１ｋΩ）”となり、出力電圧Ｖｏｕｔは“２％”変化する。
【００２１】
このように、従来例１のリップルコンバータ３１０は、参照電圧Ｖｒｅｆと分圧電圧Ｖｆの平均レベルとの間のズレが生じ、このズレによって、入力電圧Ｖｉｎが変化した際に本来一定であるべき出力電圧Ｖｏｕｔが変化してしまう、という不都合があった。そこで、このズレによる不都合を解消すべく、図７に示した従来例１のリップルコンバータ３１０に対して、図１０に示すような出力補正回路６０を導入したその他のリップルコンバータ３２０（以下、「従来例２のリップルコンバータ３２０」と称する。）が提案されている。なお、図７と同一の構成要素は、同一の符号を付して説明は省略する。
【００２２】
出力補正回路６０は、例えば、分圧電圧Ｖｆが印加される反転入力端子と、参照電圧Ｖｒｅｆが印加される非反転入力端子と、分圧電圧Ｖｆと参照電圧Ｖｒｅｆとの誤差積分電圧ＶＥを出力する出力端子と、を有した誤差増幅器６１と、誤差増幅器６１の出力端子とリップル比較器１０の非反転入力端子との間の信号ラインに接続される容量素子Ｃ２と、によって構成される。
【００２３】
すなわち、出力補正回路６０は、分圧電圧Ｖｆの平均レベルを参照電圧Ｖｒｅｆへと一致させるべく、すなわち、前述したズレをなくするべく、参照電圧Ｖｒｅｆを基準とした分圧電圧Ｖｆの相対的な誤差を増幅して電流出力し、容量素子Ｃ２に充放電することにより誤差積分電圧ＶＥを生成する。そして、リップル比較器１０は、出力補正回路６０において生成された誤差積分電圧ＶＥを、分圧電圧Ｖｆの比較対象とする比較電圧として使用する。この結果、誤差増幅器６１に印加される分圧電圧Ｖｆ及び参照電圧Ｖｒｅｆがイマジナリーショートされ、分圧電圧Ｖｆの平均レベルを参照電圧Ｖｒｅｆへと一致させるべく補正がなされる。例えば、前述した数値例の場合、入力電圧Ｖｉｎが“１５Ｖ”のときリップル比較器１０の非反転入力端子に印加させる電圧は“０．９８Ｖ（＝１÷１．０２Ｖ）”とし、入力電圧Ｖｉｎが“７．５Ｖ”のときリップル比較器１０の非反転入力端子に印加させる電圧は“１．０２Ｖ（＝１÷０．９８Ｖ）”とする。このように、従来例２のリップルコンバータ３２０は、前述したズレによる不都合を解消できる。
【００２４】
ところで、他励型や自励型に関わらず、ＤＣ−ＤＣコンバータでは、出力電流Ｉｏｕｔが何らかの理由で所定のＯＣＰ（Over Current Protection）レベルを超えてしまい、ＮＭＯＳトランジスタＱ１、Ｑ２等の構成部品や負荷側の回路を破損する恐れがある。このような事象を回避すべく、ＤＣ−ＤＣコンバータでは、通常、過電流保護の仕組みが設けられる（例えば、以下に示す特許文献２を参照）。
【００２５】
図１１は、過電流保護機能を有したＤＣ−ＤＣコンバータの構成を説明する図である。
【００２６】
過電流状態検出回路５０は、ＤＣ−ＤＣコンバータの出力電流Ｉｏｕｔを検出して、過電流状態であるか否かの判定基準とする所定の閾値との比較を行い、その比較結果を示す状態信号Ｓを生成する。
【００２７】
過電流保護回路５１は、過電流状態検出回路５０において生成された状態信号Ｓが過電流状態である旨を示す場合、駆動回路４０を介してＮＭＯＳトランジスタＱ１をオフ（ＮＭＯＳトランジスタＱ２をオン）させて出力電流Ｉｏｕｔならびに出力電圧Ｖｏｕｔのレベルを降下させるための過電流保護信号Ｐを生成する。その後、状態信号Ｓが過電流状態でない旨を示すようになったとき、過電流保護回路５１は、過電流保護動作を解除して（過電流保護信号Ｐを無効にして）、通常の動作に切り替える。
【特許文献１】特開２００５−１１０３６９号公報
【特許文献２】特開平７−２４５８７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
図７に示したような従来例１のリップルコンバータ３１０や、図１０に示したような従来例２のリップルコンバータ３２０に対して、例えば、図１１に示したような過電流保護の仕組みを単純に設けた場合、つぎのような問題が発生する。
【００２９】
まず、従来例１のリップルコンバータ３１０に対して過電流保護の仕組みを設けた場合、出力電流Ｉｏｕｔに応じて変化する電圧、つまり出力電流検出電圧Ｖｄが、過電流状態に対応した基準電圧ＶＯＣＰを上回るＯＣＰポイントで、ＮＭＯＳトランジスタＱ１がオフとなり（ＮＭＯＳトランジスタＱ２がオンとなり）、出力電流検出電圧Ｖｄのレベルが降下する。この結果、出力電流検出電圧Ｖｄが基準電圧ＶＯＣＰを下回る状態となり、過電流保護回路５１は、過電流保護の動作を解除して、通常動作へと切り替える。このとき、出力電圧Ｖｏｕｔのレベルが降下しているため、従来例１のリップルコンバータ３１０では、ＮＭＯＳトランジスタＱ１をオンさせる（ＮＭＯＳトランジスタＱ２をオフさせる）方向へと制御がかかる。よって、再び、出力電流検出電圧Ｖｄが、基準電圧ＶＯＣＰを上回る状態となる。
【００３０】
このように、従来例１のリップルコンバータ３１０では、図１２に示すように、出力電流検出電圧Ｖｄが基準電圧ＶＯＣＰを上回り、ＮＭＯＳトランジスタＱ１をオフさせ、出力電流検出電圧Ｖｄが基準電圧ＶＯＣＰを下回る、という一連の動作を高速に繰り返すことになる。よって、ＮＭＯＳトランジスタＱ１、Ｑ２のスイッチング周波数が非常に高くなり、スイッチング損失が増大し、従来例１のリップルコンバータ３１０の構成部品を破損させる恐れがあった。
【００３１】
つぎに、従来例２のリップルコンバータ３２０に対して過電流保護の仕組みを設けた場合、図１３に示すように、出力電流Ｉｏｕｔが定常状態から過電流状態となったとき（図１３中の時刻Ｔ１）、出力電圧Ｖｏｕｔは過電流保護の仕組みによってレベルが降下する（図１３（ａ）、（ｂ）参照）。このとき、出力電圧Ｖｏｕｔのレベルが降下しているため、分圧電圧Ｖｆのレベルも降下し、この結果、誤差増幅器６１における二入力の誤差が拡大するため、誤差積分電圧ＶＥのレベルは上昇する（図１３（ｂ）、（ｃ）参照）。すなわち、リップル比較器１０に印加される参照電圧Ｖｒｅｆのレベルが上昇する。
【００３２】
かかる状態で、出力電流Ｉｏｕｔが過電流状態から定常状態へと復帰したとき（図１３中の時刻Ｔ２）、分圧電圧Ｖｆが参照電圧Ｖｒｅｆに略等しくなるまで、誤差積分電圧ＶＥは、定常状態よりも高レベルな状態を維持する。さらに、出力補正回路６０は、高周波応答性を落としているために、分圧電圧Ｖｆが参照電圧Ｖｒｅｆと略等しくなった後も、誤差積分電圧ＶＥのレベルが降下するまでに時間がかかる（図１３（ｂ）、（ｃ）参照）。そこで、過電流保護解除後において、出力電圧Ｖｏｕｔのオーバーシュートが発生するという問題があった。
【課題を解決するための手段】
【００３４】
前述した課題を解決するための主たる本発明は、直流の入力電圧をスイッチング素子のオンオフによりチョッピングした後、平滑回路により前記チョッピングした電圧を平滑化することで、前記入力電圧のレベルとは異なった目的レベルの出力電圧を発生する自励型ＤＣ−ＤＣコンバータに設けられるスイッチング制御回路において、前記出力電圧のリップルの変化を検出し、前記出力電圧を前記目的レベルへと追従させるべく、前記出力電圧を帰還させた帰還電圧とその比較対象とする比較電圧との比較により、前記スイッチング素子のオンオフを制御するスイッチング制御信号を生成するスイッチング制御信号生成回路と、前記自励型ＤＣ−ＤＣコンバータの出力電流を検出し、前記出力電流が所定電流以上の過電流状態であることを検出した場合、前記スイッチング制御信号に関わらず、前記出力電流を前記所定電流未満とすべく前記スイッチング素子をオフするための過電流保護信号を生成する過電流保護信号生成回路と、前記帰還電圧の平均レベルを前記目的レベルに応じた参照電圧へと一致させるべく、前記参照電圧を基準とした前記帰還電圧の相対的な誤差に応じて前記比較電圧を調整するとともに、前記過電流保護信号生成回路において前記出力電流が前記過電流状態であることが検出された場合には前記比較電圧のレベルを降下させる出力補正回路と、を有することとする。
【発明の効果】
【００３５】
本発明によれば、過電流保護を適切に行うことが可能な、スイッチング制御回路、自励型ＤＣ−ＤＣコンバータ、を提供することができる。
【発明を実施するための最良の形態】
【００３６】
＜第１実施形態＞
＝＝＝スイッチング制御回路を用いたリップルコンバータの構成＝＝＝
図１は、本発明の第１実施形態に係る過電流保護の仕組みを設けた集積回路であるスイッチング制御回路４００に対して、外付け部品を接続して構成されたリップルコンバータ２００を示す図である。
【００３７】
なお、本実施形態において、スイッチング制御回路４００の外付け部品は、ＮＭＯＳトランジスタＱ１、Ｑ２の直列接続体であるスイッチング素子と、平滑用コイルＬと容量素子Ｃ１で構成されるＬＣ平滑回路と、抵抗素子Ｒ１、Ｒ２の直列接続体である分圧回路と、出力電圧Ｖｏｕｔに応じた出力電流Ｉｏｕｔを検出するための抵抗素子Ｒｄである。なお、一般的に集積化が困難である平滑回路以外の外付け部品は、スイッチング制御回路４００に内蔵させる実施形態でもよい。
【００３８】
ＮＭＯＳトランジスタＱ１、Ｑ２は、本願請求項に係る『スイッチング素子』の一実施形態である。ＮＭＯＳトランジスタＱ１、Ｑ２は、直流の入力電圧Ｖｉｎの電源ラインと接地ラインとの間に直列接続されて設けられる。ＮＭＯＳトランジスタＱ１、Ｑ２を駆動回路４０によって相補的にオンオフさせることで、ＮＭＯＳトランジスタＱ１、Ｑ２の接続点には、入力電圧Ｖｉｎをチョッピングした矩形波信号が出現する。なお、ＮＭＯＳトランジスタＱ１、Ｑ２に限らず、同様のスイッチング動作が可能なその他の素子を採用してもよい。
【００３９】
平滑用コイルＬと容量素子Ｃ１で構成されるＬＣ平滑回路は、本願請求項に係る『平滑回路』の一実施形態である。ＬＣ平滑回路は、前述の矩形波信号が入力され、入力電圧Ｖｉｎよりも降圧され且つ平滑化された出力電圧Ｖｏｕｔが生成される。
【００４０】
抵抗素子Ｒ１、Ｒ２の直列接続体である分圧回路は、抵抗素子Ｒ１、Ｒ２の抵抗値で定まる分圧比（＝Ｒ２／（Ｒ１＋Ｒ２））によって、出力電圧Ｖｏｕｔを分圧電圧Ｖｆ（＝Ｒ２／（Ｒ１＋Ｒ２）×Ｖｏｕｔ）へと分圧させる。すなわち、抵抗素子Ｒ１、Ｒ２の抵抗値を変化させることで、出力電圧Ｖｏｕｔの目的とする直流電圧のレベル（以下、「目的レベル」と称する。）が調整される。
【００４１】
リップル比較器１０は、本願請求項に係る『スイッチング信号生成回路』）の一実施形態である。リップル比較器１０は、ＬＣ平滑回路により得られる出力電圧Ｖｏｕｔを帰還させた電圧であり、出力電圧Ｖｏｕｔのリップルの変化を反映した分圧電圧Ｖｆ（本願請求項に係る『帰還電圧』）が印加される反転入力端子と、出力電圧Ｖｏｕｔの目的レベルに応じた参照電圧Ｖｒｅｆ（本願請求項に係る『参照電圧』又は『比較電圧』）が印加される非反転入力端子と、出力電圧Ｖｏｕｔのリップルを目的レベルへと追従させるべく、分圧電圧Ｖｆと参照電圧Ｖｒｅｆのレベル比較の結果により、駆動回路４０を介してＮＭＯＳトランジスタＱ１、Ｑ２のオンオフを制御するためのスイッチング制御信号Ｄを出力する出力端子と、を有した、いわゆる差動比較器である。なお、分圧電圧Ｖｆが参照電圧Ｖｒｅｆより低レベルであり、スイッチング制御信号ＤがＨレベル（一方のレベル）となるとき、ＮＭＯＳトランジスタＱ１がオンする（ＮＭＯＳトランジスタＱ２がオフする）。反対に、分圧電圧Ｖｆが参照電圧Ｖｒｅｆより高レベルであり、スイッチング制御信号ＤがＬレベル（他方のレベル）の期間のとき、ＮＭＯＳトランジスタＱ１がオフする（ＮＭＯＳトランジスタＱ２がオンする）。
【００４２】
過電流状態検出回路７０及び過電流保護回路８０は、本願請求項に係る『過電流保護信号生成回路』の一実施形態である。
【００４３】
過電流状態検出回路７０は、出力電圧Ｖｏｕｔに応じた出力電流Ｉｏｕｔを検出し、その検出された出力電流Ｉｏｕｔが過電流状態であるか否かを示す状態信号Ｓを生成する。過電流状態検出回路７０は、例えば、ＮＭＯＳトランジスタＱ１、Ｑ２の接続点と出力電圧Ｖｏｕｔの出力端子との間に設けられた抵抗素子Ｒｄと、出力電流Ｉｏｕｔが抵抗素子Ｒｄに流れることで抵抗素子Ｒｄにおいて出現する電位差をＯＣＰ増幅器７１で増幅した出力電流検出電圧Ｖｄと、過電流状態の基準となる電流に応じた基準電圧ＶＯＣＰとの比較を行い、その比較結果を状態信号Ｓとして出力するＯＣＰ比較器７２と、によって構成される。
【００４４】
なお、ＯＣＰ比較器７２は、ＯＣＰ増幅器７１より出力される検出電圧Ｖｄが印加される反転入力端子と、基準電圧ＶＯＣＰが印加される非反転入力端子と、検出電圧と前記過電流基準電圧との比較結果を示す前記状態信号Ｓを出力する出力端子と、を有した差動比較器である。この構成の場合、状態信号Ｓは、検出電圧Ｖｄが基準電圧ＶＯＣＰ未満となる場合にはＨレベル（一方のレベル）であり、検出電圧Ｖｄが基準電圧ＶＯＣＰ以上となる場合にはＬレベル（他方のレベル）である。よって、状態信号Ｓが、Ｈレベルの場合、過電流状態でない旨が検出されたことになり、Ｌレベルの場合、過電流状態である旨が検出されたことになる。
【００４５】
過電流保護回路８０は、過電流状態検出回路７０において生成された状態信号Ｓが過電流状態である旨（Ｌレベル）を示す場合、オンオフ回路４０を介してＮＭＯＳトランジスタＱ１をオフさせて（ＮＭＯＳトランジスタＱ２をオンさせて）、出力電流Ｉｏｕｔならびに出力電圧Ｖｏｕｔのレベルを降下させるための過電流保護信号Ｐを生成する。その後、状態信号Ｓが過電流状態でない旨（Ｈレベル）を示すようになったとき、過電流保護回路８０は、過電流保護動作を解除して（過電流保護信号Ｐを無効にして）、リップル比較器１０において生成されたスイッチング制御信号Ｄによる通常動作に切り替える。
【００４６】
すなわち、過電流保護回路８０は、過電流状態検出回路７０より出力された状態信号Ｓならびにリップル比較器１０より出力されたスイッチング制御信号Ｄが入力される。そして、過電流保護回路８０は、状態信号Ｓが過電流状態でない旨を示す場合（Ｈレベル）にはスイッチング制御信号Ｄを出力し、状態信号Ｓが過電流状態である旨を示す場合（Ｌレベル）には過電流保護信号Ｐを出力する。
【００４７】
なお、過電流保護回路８０は、前述したリップル比較器１０ならびに過電流状態検出回路７０の構成を前提とした場合、単純なＡＮＤ素子８１によって構成可能である。
【００４８】
すなわち、出力電流Ｉｏｕｔが過電流状態でない場合、ＯＣＰ比較器７２の反転入力端子に印加される検出電圧Ｖｄは、その非反転入力端子に印加される基準電圧ＶＯＣＰよりも低くなる。このとき、ＯＣＰ比較器７２は、過電流状態でない旨を示すＨレベルの状態信号Ｓを生成する。よって、定常状態の場合、状態信号ＳはつねにＨレベルのため、ＡＮＤ素子８１の出力は、リップル比較器１０より出力されるスイッチング制御信号Ｄとなる。
【００４９】
一方、出力電流Ｉｏｕｔが過電流状態である場合、過電流保護回路８０において生成される過電流保護信号Ｐによって、出力電圧Ｖｏｕｔを規定電圧以下とさせる過電流保護がかかった状態となる。このとき、リップル比較器１０の反転入力端子に印加される分圧電圧Ｖｆは、その非反転入力端子に印加される参照電圧Ｖｒｅｆよりも低くなる。よって、リップル比較器１０は、過電流状態の場合、常にＨレベルのスイッチング制御信号Ｄを出力するため、ＡＮＤ素子８１の出力は、過電流状態検出回路７０より出力される状態信号Ｓである。そして、過電流状態の場合、状態信号Ｓは、常にＬレベルであるため、ＮＭＯＳトランジスタＱ１をオフ（ＮＭＯＳトランジスタＱ２をオン）させるための過電流保護信号Ｐとして利用できる。
【００５０】
遅延回路９０は、過電流保護回路８０より出力されたスイッチング制御信号Ｄ若しくは過電流保護信号Ｐ（Ｌレベルの状態信号Ｓ）を所定の遅延時間Ｔｄ分遅延させる。遅延回路９０において遅延させた遅延信号Ｄ’若しくはＰ’は、駆動回路４０を介して、ＮＭＯＳトランジスタＱ１、Ｑ２へと供給される。
【００５１】
詳述すると、遅延回路９０は、過電流状態でない場合には、スイッチング制御信号ＤがＮＭＯＳトランジスタＱ１、Ｑ２へ供給されるまでの間に、スイッチング制御信号Ｄを所定の遅延時間Ｔｄ分遅延させる。ここで、遅延時間Ｔｄを変化させれば、ＮＭＯＳトランジスタＱ１、Ｑ２のオンオフ期間も追従して変化するため、スイッチング制御信号Ｄを所定の遅延時間Ｔｄ分遅延させるということは、すなわち、ＮＭＯＳトランジスタＱ１、Ｑ２のスイッチング周波数を所望の値に設定することを意味する。また、本発明に係る遅延回路９０は、過電流状態である場合に、後述の理由で、過電流保護信号ＰがＮＭＯＳトランジスタＱ１、Ｑ２へ供給されるまでの間に、その過電流保護信号Ｐを遅延時間Ｔｄ分遅延させる。
【００５２】
＝＝＝リップルコンバータの動作＝＝＝
まず、過電流保護の制御がかからない場合のリップルコンバータ２００の動作について説明する。  
分圧電圧Ｖｆが参照電圧Ｖｒｅｆを上回った時点ではＮＭＯＳトランジスタＱ１がオフ且つＮＭＯＳトランジスタＱ２がオンせず、分圧電圧Ｖｆが参照電圧Ｖｒｅｆを超えた時点から遅延時間Ｔｄを経過した時点で、ＮＭＯＳトランジスタＱ１がオフ且つＮＭＯＳトランジスタＱ２がオンする。同様に、分圧電圧Ｖｆが参照電圧Ｖｒｅｆよりも下回った時点から遅延時間Ｔｄを経過した時点で、ＮＭＯＳトランジスタＱ１がオン且つＮＭＯＳトランジスタＱ２がオフする。
【００５３】
ここで、外乱等で出力電圧Ｖｏｕｔが定常状態よりも高レベルとなった場合とする。この場合、出力電圧Ｖｏｕｔに追従して分圧電圧Ｖｆも高レベルとなるため、リップル比較器１０より出力されるスイッチング制御信号ＤのＨレベルのパルス幅が短くなる。この結果、ＮＭＯＳトランジスタＱ１のオン期間が短くなるので、出力電圧Ｖｏｕｔのレベルが低下して、出力電圧Ｖｏｕｔを定常状態へと復帰させる方向へと制御がかかる。一方、分圧電圧Ｖｆが参照電圧Ｖｒｅｆよりも低レベルとなった場合には、前述とは逆の動作となるが、同様に、出力電圧Ｖｏｕｔを定常状態へと復帰させる方向へと制御がかかる。
【００５４】
つぎに、過電流保護の制御がかかる場合のリップルコンバータ２００の動作について説明する。  
出力電流検出電圧Ｖｄが、過電流状態の判定基準とする基準電圧ＶＯＣＰを上回るＯＣＰポイントでは、ＮＭＯＳトランジスタＱ１をオフ（ＮＭＯＳトランジスタＱ２がオン）させる過電流保護がかからない。ＯＣＰポイントから遅延時間Ｔｄ経過した時点で、過電流保護信号ＰがＮＭＯＳトランジスタＱ１、Ｑ２へと供給されて、過電流保護の制御がようやくかかる。このように、過電流保護信号Ｐを遅延時間Ｔｄ分遅延させてＮＭＯＳトランジスタＱ１、Ｑ２へと供給することで、ＮＭＯＳトランジスタＱ１、Ｑ２のスイッチング周波数が低く抑えられる。よって、従来例１のようなスイッチング損失が増大する事象を回避できる。
【００５５】
なお、過電流状態検出回路７０（この場合、過電流保護回路８０を兼ねる。）より出力される過電流保護信号Ｐと、リップル比較器１０より出力されるスイッチング制御信号Ｄを、それぞれ別々の遅延回路で遅延させる実施形態であってもよい。しかしながら、本実施形態では、遅延回路９０は、従来例１のリップルコンバータが元々有していたリップル比較器１０の出力を遅延させるための遅延回路３０を流用化することで、スイッチング制御回路４００の構成の簡略化を図った。
【００５６】
＜第２実施形態＞
＝＝＝リップルコンバータの構成＝＝＝
図３は、本発明の第２実施形態に係る過電流保護の仕組みを設けた集積回路であるスイッチング制御回路４１０に対して、外付け部品を接続して構成されたリップルコンバータ２１０を示す図である。
【００５７】
なお、本実施形態において、スイッチング制御回路４１０の外付け部品は、ＮＭＯＳトランジスタＱ１、Ｑ２の直列接続体であるスイッチング素子と、平滑用コイルＬと容量素子Ｃ１で構成されるＬＣ平滑回路と、抵抗素子Ｒ１、Ｒ２の直列接続体である分圧回路と、出力電圧Ｖｏｕｔに応じた出力電流Ｉｏｕｔを検出するための抵抗素子Ｒｄと、出力補正回路１００用の抵抗素子Ｒ３〜Ｒ５と容量素子Ｃ２、Ｃ３並びに参照電圧Ｖｒｅｆの電源である。なお、一般的に集積化が困難である平滑回路や容量素子Ｃ２、Ｃ３以外の外付け部品は、スイッチング制御回路４１０に内蔵させる実施形態でもよい。
【００５８】
本発明の第２実施形態に係るリップルコンバータ２１０が、図１に示した本発明の第１実施形態に係るリップルコンバータ２００と相違する点は、出力補正回路１００が設けられた点にある。
【００５９】
出力補正回路１００は、分圧電圧Ｖｆが印加される反転入力端子と、参照電圧Ｖｒｅｆが印加される非反転入力端子と、参照電圧Ｖｒｅｆを基準とした分圧電圧Ｖｆの相対的な誤差を増幅して電流出力するための出力端子と、を有した電流出力型の誤差増幅器１０１を有する。また、誤差増幅器１０１の出力端子とリップル比較器１０の非反転入力端子との間の信号ライン１０５（本願請求項に係る『第１の信号ライン』）に、容量素子Ｃ２（本願請求項に係る『第１の容量素子』）が接続され、誤差増幅器１０１より出力される誤差電流を容量素子Ｃ２に充放電することで誤差積分電圧ＶＥが生成される。なお、この誤差積分電圧ＶＥは、デューティに依存して分圧電圧Ｖｆの平均レベルがオフセットする電圧分だけ参照電圧Ｖｒｅｆからズレた電圧である。また、この誤差積分電圧ＶＥは、リップル比較１０の非反転入力端子に印加される、分圧電圧Ｖｆの比較対象とする電圧（以下、『比較電圧』と称する。）となる。
【００６０】
この結果、リップル比較器１０では、分圧電圧Ｖｆとの比較対象とする比較電圧が、誤差積分電圧ＶＥに応じて調整されるとともに、分圧電圧Ｖｆとその比較電圧とのレベルを等しくさせるような制御がかかる。また、誤差増幅器１０１において印加される分圧電圧Ｖｆと参照電圧Ｖｒｅｆがイマジナリーショートされ、リップル比較器１０の比較電圧が参照電圧Ｖｒｅｆと略同様なレベルとなり、分圧電圧Ｖｆの平均レベルは、参照電圧Ｖｒｅｆへと補正される。かかる補正によって、出力電圧Ｖｏｕｔが目的レベルと一致し、リップルコンバータ２１０全体の制御が安定化する。
【００６１】
出力補正回路１００は、更に、過電流状態検出回路７０から供給される状態信号Ｓが過電流状態である旨（Ｌレベル）を示す場合、リップル比較器１０の非反転入力端子に印加される比較電圧のレベルを降下させる仕組みを設ける。このリップル比較器１０の比較電圧のレベルを降下させる仕組みとしては、過電流状態検出回路７０から供給される状態信号Ｓが過電流状態である旨を示す場合に（Ｌレベル）、出力補正回路１００の出力端子とリップル比較器１０の非反転入力端子との間を接続する誤差積分電圧ＶＥの信号ライン１０５のレベルを降下させる仕組みとして実現できる。
【００６２】
具体的には、状態信号Ｓが過電流状態でない旨を示す場合（Ｈレベル）、容量素子Ｃ２を誤差増幅器１０１より出力される誤差電流に応じて充電させ、状態信号Ｓが過電流状態である旨を示す場合（Ｌレベル）、容量素子Ｃ２を充放電させる充放電回路を、出力補正回路１００に設ける。なお、当該充放電回路は、誤差積分電圧ＶＥの信号ライン１０５と接地ラインとの間に、容量素子Ｃ２の放電速度を調整するための抵抗素子Ｒ３（本願請求項に係る『第１の抵抗素子』）と、過電流状態検出回路７０からＮＯＴ素子１０４を介して供給される状態信号Ｓに基づいてオンオフするＮＰＮ型バイポーラトランジスタＱ３（本願請求項に係る『第１のスイッチング素子』）と、の直列接続により構成できる。換言すると、当該充放電回路は、抵抗素子Ｒ３とＮＰＮ型バイポーラトランジスタＱ３の直列体と、容量素子Ｃ２と、の並列接続により構成される。
【００６３】
この場合、状態信号Ｓが過電流状態でない旨を示す場合（Ｈレベル）、ＮＰＮ型バイポーラトランジスタＱ３のベース電極にはＬレベルが供給されるためにオフとなり、この結果、誤差増幅器１０１より出力される誤差電流に応じて容量素子Ｃ２が充電される。このとき、誤差積分電圧ＶＥの信号ライン１０５のレベルは充電によって維持される。一方、状態信号Ｓが過電流状態である旨を示す場合（Ｌレベル）、ＮＰＮ型バイポーラトランジスタＱ３のベース電極にはＨレベルが供給されるためにオンとなり、この結果、容量素子Ｃ２に充電された電荷が、抵抗素子Ｒ３ならびにＮＰＮ型バイポーラトランジスタＱ３へと放電され、誤差積分電圧ＶＥの信号ライン１０５のレベルが降下する。
【００６４】
なお、出力補正回路１００として、図３に示した電流出力型の誤差増幅器１０１に限らず、図４に示す電圧出力型の誤差増幅器１０２を採用してもよい。この場合、図４に示すように、誤差増幅器１０２の負帰還経路上に容量素子Ｃｐを設けるとともに、その容量素子Ｃｐに抵抗素子Ｒｐを直列接続することで、誤差増幅器１０２は、分圧電圧Ｖｆと参照電圧Ｖｒｅｆとの誤差の積分結果を示す積分電圧を生成出力する積分回路を構成する。また、誤差増幅器１０２より出力される積分電圧は、抵抗素子Ｒｘ、Ｒｙの直列接続体である分圧回路によって分圧されて、リップル比較器１０の非反転入力端子へ印加される誤差積分電圧ＶＥとなる。
【００６５】
さらに、抵抗素子Ｒｘ、Ｒｙの接続部には、前述したＮＰＮ型バイポーラトランジスタＱ３のコレクタ電極が接続される。ここで、状態信号Ｓが過電流状態である旨を示す場合（Ｌレベル）、ＮＰＮ型バイポーラトランジスタＱ３のベース電極にはＨレベルが供給されるためにオンとなる。このとき、誤差増幅器１０２より出力される積分電圧自体のレベルは高くなるが、抵抗素子Ｒｙの短絡によって抵抗素子Ｒｘ，Ｒｙによる分圧回路が機能せず、抵抗素子Ｒｘの略電圧降下分だけ、リップル比較器１０の非反転入力端子へ印加される誤差積分電圧ＶＥのレベルは下がる。
【００６６】
出力補正回路１００において、リップル比較器１０の比較電圧のレベルを降下させるその他の仕組みとしては、過電流状態検出回路７０から供給される状態信号Ｓが過電流状態である旨を示す場合（Ｌレベル）、誤差増幅器１０１の非反転入力端子へ参照電圧Ｖｒｅｆを印加させる信号ライン１０６（『第２の信号ライン』）のレベルを降下させる仕組みとして実現できる。すなわち、信号ライン１０６のレベルを降下させることで、誤差増幅器１０１の誤差積分電圧ＶＥ、すなわち、リップル比較器１０の非反転入力端子に印加される比較電圧のレベルが降下する。
【００６７】
具体的には、参照電圧Ｖｒｅｆの信号ライン１０６に接続される容量素子Ｃ３（本願請求項に係る『第２の容量素子』）と、状態信号Ｓが過電流状態でない旨を示す場合（Ｈレベル）には容量素子Ｃ３を参照電圧Ｖｒｅｆまで充電させ、状態信号Ｓが過電流状態である旨を示す場合（Ｌレベル）には容量素子Ｃ３を放電させる充放電回路を、出力補正回路１００に設ける。なお、当該充放電回路は、参照電圧Ｖｒｅｆの信号ライン１０６と接続される容量素子Ｃ３の放電速度を調整するための抵抗素子Ｒ４（本願請求項に係る『第２の抵抗素子』）と、過電流状態検出回路７０からＮＯＴ素子１０４を介して供給される状態信号Ｓに基づいてオンオフするＮＰＮ型バイポーラトランジスタＱ４（本願請求項に係る『第２のスイッチング素子』）と、の直列接続により構成できる。換言すると、当該充放電回路は、抵抗素子Ｒ４とＮＰＮ型バイポーラトランジスタＱ４の直列体と、容量素子Ｃ３と、の並列接続により構成される。なお、参照電圧Ｖｒｅｆの電源と直列接続されるとともに容量素子Ｃ３と並列接続される抵抗素子Ｒ５は、容量素子Ｃ３の充電速度を調整するためのものである。
【００６８】
この場合、状態信号Ｓが過電流状態でない旨（Ｈレベル）を示す場合、ＮＰＮ型バイポーラトランジスタＱ４のベース電極にはＬレベルが供給されるためにオフとなり、この結果、参照電圧Ｖｒｅｆに応じて容量素子Ｃ３が充電される。このとき、参照電圧Ｖｒｅｆの信号ライン１０６のレベルは維持される。一方、状態信号Ｓが過電流状態である旨（Ｌレベル）を示す場合、ＮＰＮ型バイポーラトランジスタＱ４のベース電極にはＨレベルが供給されるためにオンとなり、この結果、容量素子Ｃ３に充電された電荷が、抵抗素子Ｒ４ならびにＮＰＮ型バイポーラトランジスタＱ４へと放電され、参照電圧Ｖｒｅｆの信号ライン１０６のレベルが降下する。
【００６９】
ところで、本実施形態の出力補正回路１００は、図３に示すように、リップル比較器１０の比較電圧（本実施形態の場合、誤差積分電圧ＶＥ）のレベルを直接的に降下させる仕組み（抵抗素子Ｒ３、ＮＰＮ型バイポーラトランジスタＱ３）と、リップル比較器１０の比較電圧のレベルを間接的に降下させる仕組み（抵抗素子Ｒ４、Ｒ５、ＮＰＮ型バイポーラトランジスタＱ４）を両方設けておくことで、リップル比較器１０の比較電圧のレベルをより確実に降下させることができるため好適である。しかしながら、充放電回路１０２又は充放電回路１０３のいずれか一方を設けるだけでも、リップル比較器１０の比較電圧のレベルを降下させるという目的を達成できる。
【００７０】
＝＝＝リップルコンバータの動作＝＝＝
図５をもとに、リップルコンバータ２１０の動作について説明する。  
まず、出力電流Ｉｏｕｔが定常状態から過電流状態となるとき（図５（ａ）中の時刻Ｔ１参照）、過電流状態検出回路７０は、検出された出力電流Ｉｏｕｔが過電流状態である旨を示すＬレベルの状態信号Ｓを生成する。また、このとき、過電流保護回路８０は、そのＬレベルの状態信号Ｓを、ＮＭＯＳトランジスタＱ１をオフ且つＮＭＯＳトランジスタＱ２をオンさせるための過電流保護信号Ｐとして、遅延回路９０ならびに駆動回路４０を介して、ＮＭＯＳトランジスタＱ１、Ｑ２へと供給する。
【００７１】
さらに、出力補正回路１００では、過電流状態検出回路７０からＬレベルの状態信号Ｓが供給されるため、容量素子Ｃ２、Ｃ３に蓄積された電荷の放電を行う。すなわち、出力補正回路１００は、誤差積分電圧ＶＥの信号ライン１０５ならびに参照電圧Ｖｒｅｆの信号ライン１０６のレベルを、過電流保護がその後に解除される時までに、あらかじめ降下しておく。
【００７２】
この結果、遅延時間Ｔｄ分経過後、過電流保護信号ＰがＮＭＯＳトランジスタＱ１、Ｑ２へと供給されて、出力電圧Ｖｏｕｔのレベルが降下し（図５（ｂ）参照）、ひいては、分圧電圧Ｖｆのレベルも降下する。なお、前述したように、過電流保護信号Ｐを遅延回路９０で遅延させた上でＮＭＯＳトランジスタＱ１、Ｑ２へと供給するため、出力電圧Ｖｏｕｔの定常状態と過電流状態とが高速に繰り返されて、ＮＭＯＳトランジスタＱ１、Ｑ２のスイッチング周波数が高周波となる恐れがない。
【００７３】
つぎに、このような状態で、出力電流Ｉｏｕｔが過電流状態から定常状態へと復帰した場合（図５（ａ）中の時刻Ｔ２参照）、過電流状態検出回路７０は、検出された出力電流Ｉｏｕｔが過電流状態でない旨を示すＨレベルの状態信号Ｓを生成する。また、このとき、過電流保護回路８０は、そのＨレベルの状態信号Ｓを受けて、過電流保護信号Ｐを無効とさせ、過電流保護を解除する。
【００７４】
さらに、出力補正回路１００では、過電流状態検出回路７０からＨレベルの状態信号Ｓが供給されるため、容量素子Ｃ２、Ｃ３への充電を行う。すなわち、誤差積分電圧ＶＥの信号ライン１０５ならびに参照電圧Ｖｒｅｆの信号ライン１０６のレベルが、徐々に上昇し始める（図５（ｃ）参照）。また、出力電圧Ｖｏｕｔのレベルも徐々に上昇し始める（図５（ｂ）参照）。
【００７５】
よって、リップル比較器１０では、過電流保護が解除された直後であるため、反転入力端子に印加される分圧電圧Ｖｆのレベルは降下しているものの、同様に、非反転入力端子に印加される誤差積分電圧ＶＥのレベルもあらかじめ降下している。この結果、リップル比較器１０より出力されるスイッチング制御信号Ｄ（＝ＶＥ−Ｖｆ）にはオーバーシュートが発生しない。そして、誤差積分電圧ＶＥのレベル上昇に追従して、分圧電圧Ｖｆ、すなわち出力電圧Ｖｏｕｔのレベルも徐々に上昇することになる。さらに、スイッチング制御信号Ｄは、遅延回路９０によって遅延させた上で、ＭＯＳトランジスタＱ１、Ｑ２へと供給される仕組みであるため、過電流保護解除後のオーバーシュートがより確実に抑えられる。
【００７６】
ところで、過電流保護時に出力電圧Ｖｏｕｔのレベルが降下している。このため、過電流保護が解除された直後において、そのときのリップル比較器１０の比較電圧のレベル如何では、リップル比較器１０は、ＭＯＳトランジスタＱ１をオンさせて（ＭＯＳトランジスタＱ２をオフさせて）、出力電圧Ｖｏｕｔのレベルを上昇させるためのＨレベルのスイッチング制御信号Ｄを生じる恐れがある。すなわち、前述したように、過電流保護時にリップル比較器１０の比較電圧のレベルを降下させているにも関わらず、出力電圧Ｖｏｕｔは未だオーバーシュートを生じる恐れがある。
【００７７】
そこで、出力補正回路１００は、出力電流Ｉｏｕｔが過電流状態である旨を検出した場合、リップル比較器１０の比較電圧のレベルを、過電流状態ではない定常状態（ＭＯＳトランジスタＱ１、Ｑ２がオンオフを通常どおり行う状態）の場合の当該比較電圧の所定レベルよりも降下させておく。この結果、過電流保護が解除された直後、ＭＯＳトランジスタＱ１、Ｑ２は通常どおりのオンオフを開始することになるが、リップル比較器１０において分圧電圧Ｖｆの比較対象となり且つ目標となる比較電圧のレベルは、その通常時のレベルよりも低くなる。よって、出力電圧Ｖｏｕｔのオーバーシュートが、確実に抑えられる。なお、かかる制御としては、例えば、抵抗素子Ｒ３、Ｒ４の抵抗値を調整して、容量素子Ｃ２、Ｃ３の過電流保護時の放電速度を、過電流保護の所定期間に応じて変更することで、実現できる。
【００７８】
以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１実施形態に係るリップルコンバータの構成を示す図である。
【図２】本発明の第１実施形態に係る過電流保護前後のリップルコンバータの出力電圧Ｖｏｕｔの概念的な波形を示す図である。
【図３】本発明の第２実施形態に係るリップルコンバータの構成を示す図である。
【図４】本発明の第２実施形態に係る出力補正回路を電圧出力型の誤差増幅器で実現した場合の構成を示す図である。
【図５】本発明の第２実施形態に係る過電流保護前後のリップルコンバータの主要信号の概念的な波形を示す図である。
【図６】従来の他励型ＤＣ−ＤＣコンバータの構成を示す図である。
【図７】従来例１のリップルコンバータの構成を示す図である。
【図８】従来例１の降圧比１／２の場合のリップルコンバータの主要信号の波形を示す図である。
【図９】従来例１の１／２より小の降圧比の場合のリップルコンバータの主要信号の波形を示す図である。
【図１０】従来例２のリップルコンバータの構成を示す図である。
【図１１】従来の過電流保護機能を実現する仕組みを示す図である。
【図１２】従来例１のリップルコンバータに過電流保護機能を設けた場合の問題点を説明するための図である。
【図１３】従来例２のリップルコンバータに過電流保護機能を設けた場合の問題点を説明するための図である。
【符号の説明】
【００８０】
１０  リップル比較器                ２０  過電流保護回路
２１  ＡＮＤ素子                    ３０  遅延回路
４０  駆動回路                      ４１  ＮＯＴ素子
５０、７０  過電流状態検出回路      ７１  ＯＣＰ増幅器
７２  ＯＣＰ比較器                  ６０、１００  出力補正回路
６１、１０１  誤差増幅器            １０４  ＮＯＴ素子
１０５、１０６  信号ライン          ５１、８０  過電流保護回路
８１  ＡＮＤ素子                    ９０  遅延回路
９１  定電流源                      ９２  スイッチング素子
９３  差動比較器
２００、２１０、３１０、３２０  リップルコンバータ
３００  他励型ＤＣ−ＤＣコンバータ
４００、４１０  スイッチング制御回路
【図１】
0004691404.tif 000002
【図２】
0004691404.tif 000003
【図３】
0004691404.tif 000004
【図４】
0004691404.tif 000005
【図５】
0004691404.tif 000006
【図６】
0004691404.tif 000007
【図７】
0004691404.tif 000008
【図８】
0004691404.tif 000009
【図９】
0004691404.tif 000010
【図１０】
0004691404.tif 000011
【図１１】
0004691404.tif 000012
【図１２】
0004691404.tif 000013
【図１３】
0004691404.tif 000014