(57)【特許請求の範囲】
【請求項１】
１つ以上の命令を実行するためのプロセッサと、
メモリと、
半導体回路が紫外線に露出されたかどうか検出するための紫外線検出回路と、を備え、
前記紫外線検出回路は、不揮発性メモリアレイ、紫外線状態評価回路、プログラムバイアス回路、紫外線制御及びワードライン／ソースラインドライバ、及び制御信号ジェネレータを含むものであり、
前記不揮発性メモリアレイは、プログラム及び消去に対応する少なくとも２つのアクティブなビットライン（ｂｌｐｒｇ及びｂｌｅｒ）を備え、その第１ビットライン（ｂｌｐｒｇ）に接続されたメモリセルはプログラムのみが可能であり、そしてその第２ビットライン（ｂｌｅｒ）に接続されたメモリセルは消去のみが可能であり、露出されていない状態時に、前記第１ビットラインに接続されたメモリセルをプログラム状態に、前記第２ビットラインに接続されたメモリセルを消去状態として各々初期化し、
前記紫外線検出回路は、オフセットされた電流を前記第１ビットラインに加え、前記オフセットされた電流を加えることで生成された電流と、オフセットされていない前記第２ビットラインの電流とを比較して電流差を求め、前記電流差が、露出されていない状態の電流差から所定量変化したときにセキュリティ違反信号を作動させるように構成され、
紫外線への露出がセキュリティ違反信号を作動させるものであり、前記セキュリティ違反信号が前記メモリのクリアを開始させるか前記半導体回路を使用不能にするものである、半導体回路。
【請求項２】
前記回路は、紫外線への前記露出の前記検出に応答して前記半導体回路の前記メモリのクリアを開始する、請求項１に記載の半導体回路。
【請求項３】
前記回路は、紫外線への前記露出の前記検出に応答して前記半導体回路のディスエイブルを開始する、請求項１に記載の半導体回路。
【請求項４】
前記回路は、不揮発性メモリアレイの状態を使用して、前記半導体回路が紫外線に露出されたかどうか検出する、請求項１に記載の半導体回路。
【請求項５】
前記回路は、不揮発性メモリセルの専用小型アレイを含む、請求項１に記載の半導体回路。
【請求項６】
不揮発性メモリの前記専用小型アレイの前記セルは、最初にほぼ同じ状態である露出された状態にあり、そして前記露出された状態は、前記少なくとも２つのアクティブなビットラインｂｌｐｒｇ及びｂｌｅｒを感知することにより検出される、請求項１に記載の半導体回路。
【請求項７】
前記メモリは不揮発性メモリであり、そして前記回路は、前記不揮発性メモリアレイの専用領域を含む、請求項１に記載の半導体回路。
【請求項８】
更に、前記半導体回路が紫外線に露出されたかどうか検出するための前記回路を複数備えた、請求項１に記載の半導体回路。
【請求項９】
半導体回路のセキュリティ違反を検出するための方法において、
不揮発性メモリセルのアレイを使用して、前記半導体回路が紫外線に露出されたかどうか検出するステップであって、前記不揮発性メモリアレイは、プログラム及び消去に対応する少なくとも２つのアクティブなビットライン（ｂｌｐｒｇ及びｂｌｅｒ）を備え、その第１ビットライン（ｂｌｐｒｇ）に接続されたメモリセルはプログラムのみが可能であり、そしてその第２ビットライン（ｂｌｅｒ）に接続されたメモリセルは消去のみが可能であり、露出されていない状態時において、前記第１ビットラインに接続されたメモリセルはプログラム状態に、前記第２ビットラインに接続されたメモリセルは消去状態として各々初期化されているステップと、
オフセットされた電流を前記第１ビットラインに加え、前記オフセットされた電流を加えることで生成された電流と、オフセットされていない前記第２ビットラインの電流とを比較して電流差を求め、前記電流差が、露出されていない状態の電流差から所定量変化したときにセキュリティ違反信号を作動させるステップであって、紫外線への露出がセキュリティ違反信号を作動させるものであり、前記セキュリティ違反信号が前記メモリのクリアを開始させるか前記半導体回路を使用不能にするものであるステップと、を備えた方法。
【請求項１０】
前記セキュリティ手順は、紫外線への前記露出の前記検出に応答して前記半導体回路のメモリをクリアする、請求項９に記載の方法。
【請求項１１】
前記セキュリティ手順は、紫外線への前記露出の前記検出に応答して前記半導体回路のディスエイブルを開始する、請求項９に記載の方法。
【請求項１２】
前記使用するステップは、更に、前記半導体回路が紫外線に露出されたかどうかを指示する回路を評価する段階を備えた、請求項９に記載の方法。
【請求項１３】
不揮発性メモリセルの前記アレイは前記半導体回路に埋設される、請求項９に記載の方法。
【請求項１４】
前記半導体回路が紫外線に露出されたかどうか検出する複数の回路を評価するステップを更に備えた、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、保安集積回路のような半導体回路を不正変更から保護する方法及び装置に係り、より詳細には、半導体回路が紫外線に露出されたときにそれを検出ための方法及び装置に係る。
【背景技術】
【０００２】
特に、システム・オン・チップ形式の半導体回路は、攻撃の目標となることがしばしばある。攻撃とは、半導体回路のメモリに記憶されたプログラムコード又はデータを変更して、半導体回路へ侵入したり、又は半導体回路に何が記憶されているか識別したりするよう試みることである。１つの一般的な攻撃方法は、メモリセルに紫外（ＵＶ）光線を照射し、メモリセルに、それらのフローティングゲートに記憶された電荷を失わせたり、半導体回路の機能を変更させたりすることである。ＵＶ光線は、各メモリセルを構成しているトランジスタの酸化物部分を部分的に導電性とし、メモリセルのフローティングゲートに捕えられた電荷が漏れ出すようにする。このようにセキュリティが損なわれることは、個人情報又は権利化情報の記録や銀行のような保安用途に半導体回路が使用されるときに特に問題となる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従って、半導体回路が紫外線に露出された場合にそれを検出するための方法及び装置が要望されている。
【課題を解決するための手段】
【０００４】
一般に、半導体回路が紫外線に露出されたかどうか検出するための方法及び装置が開示される。半導体回路が紫外線に露出されると、紫外線検出回路は、その露出を検出し、そして半導体回路のセキュリティが損なわれたかもしれないことを指示するセキュリティ違反信号を自動的にアクチベートさせる。本発明は、紫外線への露出を、その露出時に半導体回路に電力が付与されるかどうかに関わらず検出することができる。電力が付与されないときに半導体回路が紫外線に露出された場合に、紫外線検出回路は、他の処理が行われる前に、電力が次に付与されたときに、その露出を直ちに検出する。従って、本発明は、メモリから敏感なデータをクリアしたり又は半導体回路の更なる動作を妨げたりというように半導体回路が不正変更された場合に特別な処理を実行することを許す。
【０００５】
紫外線検出回路は、半導体回路が紫外線に露出されたかどうかを、例えば、不揮発性メモリセルの専用小型アレイを使用することにより検出する。少なくとも２つのアクティブなビットラインｂｌｐｒｇ及びｂｌｅｒが、各々、プログラム及び消去に対応して使用される。第１ビットラインｂｌｐｒｇは、プログラム可能であるだけで、消去できなくてもよい。第２のビットラインｂｌｅｒは、消去可能であるだけで、プログラムできなくてよい。一般に、専用不揮発性メモリアレイにおける全てのビットは、最初に、消去されるか、プログラムされるか又はそれらの間のどこかで、ほぼ同じ状態にある。
【０００６】
オフセット電流がビットラインの１つに追加され、オフセットビットラインを、オフセットされていないビットラインと比較したときに、電流差を検出できるようにする。オフセット電流により生じる電流差の変化を使用して、例えば、半導体回路がＵＶ光線に露出されたときにそれを指示することができる。従って、専用不揮発性メモリアレイの全ビットが最初にほぼ同じ状態にあるときには、これが、例えば、露出状態と考えられる。オフセットビットラインのビットはその後にプログラムすることができ、そしてオフセットされなかったビットラインのビットは、例えば、おそらく製造中に実行される初期化ルーチンの間に消去することができる。このような初期化に続いて、専用小型アレイの各メモリセルにより引き出される相対的電流を、非露出状態であると定義することができる。半導体回路がその後にＵＶ光線に露出された場合には、メモリセルが中性化され、それにより生じる電流差の変化を検出して、半導体回路が紫外線に露出されたことを指示できる。一般に、消去ビット（１つ又は複数）とプログラムビット（１つ又は複数）との間の電流差は、回路を適切に初期化できるためには、印加されるオフセット電流より大きくなければならない。オフセット電流を越える量は、ＵＶ露出に対する許容量に直接影響し、技術に依存するものである。
【０００７】
本発明並びに本発明の更なる特徴及び効果のより完全な理解は、以下の詳細な説明及び添付図面を参照することにより得られるであろう。
【発明を実施するための最良の形態】
【０００８】
図１は、本発明の特徴を組み込んだ半導体回路１００の概略ブロック図である。図１に示すように、半導体回路１００は、バス１５０を経て各々通信するプロセッサ１２０と、外部インターフェイス１３０と、不揮発性メモリ１４０とを備えている。本発明の１つの態様によれば、半導体回路１００は、紫外線検出回路２００も備え、これは、図２を参照して以下に詳細に述べる。プロセッサ１２０、外部インターフェイス１３０、及び不揮発性メモリ１４０は、従来の仕方で動作する。
【０００９】
外部インターフェイス１３０は、多数の形態で実施できるが、通常は、例えば、シリアルインターフェイス、パラレルインターフェイス又はユニバーサルシリアルバス（ＵＳＢ）のような認識された標準になるであろう。外部インターフェイス１３０は、任意であるが、半導体回路１００を監視できるか、或いはプロセッサ１２０で実行される命令ストリーム、例えば、適切な命令を指示するための所定値を有するバイトのストリームを供給できる外部のコンピューティング装置（図示せず）に接続することができる。
【００１０】
本発明の１つの態様によれば、半導体回路１００が紫外線に露出されたときには、紫外線検出回路２００がそのＵＶ露出を検出し、そしてセキュリティ違反信号を自動的にアクチベートする。半導体回路が紫外線に露出された場合には、生成されるセキュリティ違反信号が、例えば、メモリから敏感なデータをクリアするか、又は半導体回路が更に動作するのを防止する（或いはその両方の）ルーチンを自動的にトリガーすることができる。
【００１１】
紫外線検出回路２００は、半導体回路が紫外線に露出されたかどうかを、図３に示す不揮発性メモリの専用小型アレイ３００の使用により検出する。紫外線検出回路２００は、頂部層の金属カバーなしに露出状態のままとすることができ、紫外線検出回路２００は、ＵＶ露出に敏感なようにされる。多数の紫外線検出回路２００を単一の半導体回路１００に配置できると共に、それら紫外線検出回路２００の各出力に対してＯＲ機能を使用して、露出状態を検出するいずれか１つ又は組合せをイネーブルし、ＯＲ出力で露出状態を通知できることに注意されたい。
【００１２】
ＵＶ露出検出
上述したように、紫外線検出回路２００は、半導体回路１００が紫外線に露出されたときにそれを検出し、その後、セキュリティ違反の指示を与える。一般に、以下に述べるように、紫外線検出回路２００は、不揮発性メモリアレイの状態を使用して、半導体回路１００が紫外線に露出されたかどうか検出する。本発明は、不揮発性メモリセルの特定の状態が分からず、即ちセルが変化したか不変であるか分からないことを認識する。本発明は、不揮発性メモリセルが変化したか不変であるかに関わらず、半導体回路１００が紫外線に露出されたかどうか決定できる方法を提供する。
【００１３】
一実施形態では、図２及び３を参照して以下に詳細に述べるように、本発明は、半導体回路１００が紫外線に露出されたかどうかを、不揮発性メモリセルの専用小型アレイ３００を使用して検出する。不揮発性メモリセルのアレイ３００は、プログラム及び消去に各々対応する２つのアクティブなビットラインｂｌｐｒｇ及びｂｌｅｒを含む。第１のビットラインｂｌｐｒｇは、プログラム可能であるだけで、消去できない。第２のビットラインｂｌｅｒは、消去可能であるだけで、プログラムできない。
【００１４】
一般に、不揮発性メモリアレイ３００における全てのビットは、最初、消去されるか、プログラムされるか、又はそれらの間のどこかでほぼ同じ状態にある。ビットラインの１つにオフセット電流が付加され、オフセットビットラインを、オフセットされなかったビットラインと比較したときに、電流差を検出できるようにする。オフセット電流により生じた電流差を使用して、例えば、半導体回路１００が紫外線に露出されたときにそれを指示することができる。
【００１５】
従って、専用不揮発性メモリアレイ３００の全ビットが最初にほぼ同じ状態にあるときには、これは、例えば、露出状態であると考える。オフセットビットラインのビットは、その後にプログラムできると共に、オフセットされなかったビットラインのビットは、例えば、初期化ルーチンの間に消去することができる。このような初期化に続いて、専用小型アレイ３００の各メモリセルにより引き出される相対的電流は、非露出状態であると定義することができる。その後、半導体回路がＵＶ光線に露出された場合には、アレイ３００のメモリセルが中性化され、それにより生じる電流変化を検出して、半導体回路１００が紫外線に露出されたことを指示できる。一般に、消去ビット（１つ又は複数）とプログラムビット（１つ又は複数）との間の電流差は、ＵＶ検出器を適切に初期化するためには印加オフセット電流より大きくなければならない。
【００１６】
オフセット電流は、おおよそ、プログラムされたデバイスと消去されたデバイスの電流レベル間でセットされねばならない。セルが、プログラムされた状態で５μＡを引き出し、一方、消去された状態で５０μＡを引き出す場合には、オフセット電流は、図３に示すようにビットライン当たり２つのセルを使用する実施形態では、約４５μＡ（２つのセルからの１００μＡから２つのセルからの１０μＡを引いて２で割る）でなければならない。更に、技術、希望のＵＶ許容量及び他の情報に基づいて、プログラムされた状態又は消去された状態のいずれかに好都合となるように、オフセット電流をスキューすることができる。不揮発性メモリ３００の消去及びプログラム動作は、通常の不揮発性メモリアレイ１４０と同じタイミング及び電圧を使用できることに注意されたい。
【００１７】
図２は、図１の紫外線検出回路２００の一実施形態を示す概略ブロック図である。図２に示すように、紫外線検出回路２００は、図３を参照して以下に詳細に述べる不揮発性メモリアレイ３００と、図４を参照して以下に詳細に述べるＵＶ状態評価回路４００と、図５を参照して以下に詳細に述べるプログラムバイアス回路５００と、図６を参照して以下に詳細に述べるＵＶ制御及びワードライン／ソースラインドライバ６００と、図７を参照して以下に詳細に述べる制御信号ジェネレータ７００とを備えている。紫外線検出回路２００は、半導体回路１００が紫外線に露出されたかどうか指示するＵＶ露出フラグ指示子を生成する。
【００１８】
図３は、本発明の特徴を組み込んだ不揮発性メモリアレイ３００を例示する回路図である。使用する記号は、１つの考えられる不揮発性メモリ技術に対するものであるが、当業者に明らかなように、実質上いかなる不揮発性メモリ技術も使用できることに注意されたい。図３に示すように、不揮発性メモリアレイ３００は、２つのアクティブなビットラインｂｌｐｒｏｇ及びｂｌｅｒａｓｅを備えている。不揮発性メモリアレイ３００は、多数のトランジスタを備えている。第１対のトランジスタ３１０は、プログラムできるだけで、消去できない。第２対のトランジスタ３２０は、消去できるだけで、プログラムできない。不揮発性メモリアレイ３００におけるプログラム及び消去トランジスタ３１０、３２０は、そのドレインがビットライン入力ｂｌｐｒｇ及びｂｌｅｒを経てアクセスされ、そのゲートがワードライン入力ｗｌｐｒｇ及びｗｌｅｒを経てアクセスされ、そしてそのソースがソースライン入力ｓｒｃｐｒｇ及びｓｒｃｅｒを経てアクセスされるように各々構成される。プログラムトランジスタ３１０は、非露出状態を除去するようにプログラムされる。同様に、消去トランジスタ３２０は、非露出状態を除去するように消去される。ここに示す実施形態では、製造中に生じ得る奇数／偶数作用を平均化させるために、プログラム及び消去動作の各々に対して２つのトランジスタ３１０、３２０が使用されることに注意されたい。しかしながら、当業者に明らかなように、個々のトランジスタ又はトランジスタのセットを使用することもできる。
【００１９】
動作中に、半導体回路１００が最初にパワーアップされて初期化されるときに（非露出状態において）、２つのプログラムトランジスタ３１０及び２つの消去トランジスタ３２０は、消去されるか、プログラムされるか又はそれらの間のどこかでほぼ同じ状態にあり、そして感知中に同じ量の電流を供給する。半導体回路１００が紫外線で攻撃された場合には、不揮発性メモリアレイ３００のセルは、逆戻りを開始し、露出即ち不正変更として検出する。オフセット電流を調整することにより、ＵＶ露出の許容レベルを調整することができる。
【００２０】
プログラムトランジスタ３１０は、ソースプログラムラインｓｒｃｐｒｇに高い電圧（例えば、１０Ｖ）を、ワードラインプログラムｗｌｐｒｇに選択電圧（例えば、１．５Ｖ）を、そしてビットラインプログラムｂｌｐｒｇに小さな電流シンク（例えば、２μＡ）を印加することによりプログラムできる。プログラムされると、プログラムトランジスタ３１０は、感知中に電流を供給しない。
【００２１】
消去トランジスタ３２０は、ワードライン消去ｗｌｅｒに高い電圧（例えば、１３Ｖ）を印加し、そしてソースライン消去ｓｒｃｅｒ及びビットライン消去ｂｌｅｒに接地電位を印加することにより消去できる。消去されると、消去トランジスタ３２０は、感知中に、例えば各々３５μＡ程度の顕著な電流を供給する。
【００２２】
縁作用を防止するために、不揮発性メモリアレイ３００は、任意であるが、多数の付加的なトランジスタ及び関連ビットライン（図示せず）を含み、２つのアクティブなトランジスタ及びビットラインＢＬｐｒｏｇ及びＢＬｅｒａｓｅが既知の仕方で均一になるようにしてもよい。別の態様では、プログラムビットラインにおけるトランジスタ３４０のビットラインは、それらがプログラムトランジスタ３１０に影響を及ぼさないように、それらのビットラインコンタクトを除去する。同様に、消去ビットラインにおけるトランジスタ３３０のビットラインは、それらが消去トランジスタ３２０に影響を及ぼさないように、それらのビットラインコンタクトを除去する。
【００２３】
図４は、本発明の特徴を組み込んだＵＶ状態評価回路４００を例示する回路図である。図４に示すように、ＵＶ状態評価回路４００は、差動対４３０の入力ＭＮ１０  ４２０にフィードする第１のカスコード増幅構造体４１０を備えている。第２のカスコード増幅構造体４４０は、差動対４３０の入力ＭＮ１１  ４５０にフィードする。
【００２４】
上述したように、ビットラインの１つにオフセット電流が付加され、オフセットビットラインを、オフセットされていないビットラインと比較したときに、差を検出できるようにする。オフセット電流は、１組のトランジスタ４６０により生成される。第１のカスコード増幅構造体４１０は、ビットライン消去入力ｂｌｅｒの電流を電圧に変換する。第２のカスコード増幅構造体４４０は、ビットラインプログラム入力ｂｌｐｒｇの電流とオフセット電流の和を電圧に変換する。このように、カスコード増幅構造体４１０、４２０は、差動対４３０とあいまって、ビットラインプログラム及びビットライン消去の入力を比較する。
【００２５】
バイアス入力ｓａｂｉａｓは、ＵＶ状態評価回路４００の２つの段をバイアスするアナログ電圧レベルを与える。感知入力ｓｎｓは、不揮発性メモリアレイ３００内のセルの状態を感知できるようにする制御信号である。例えば、不揮発性メモリアレイ３００は、半導体回路１００がリセットされるか又はパワーアップされたときにイネーブルすることができる。
【００２６】
メモリセルを感知する適当な技術の詳細な説明に関しては、例えば、本発明の譲受人に譲渡された、参考としてここに援用するソワード氏等の米国特許第６，２１９，２９１号を参照されたい。一般に、メモリセルを感知するための開示された技術は、対応する電流消費に基づいて論理レベルを感知する感知増幅器を含む論理レベル検出回路を使用するものである。
【００２７】
図５は、本発明の特徴を組み込んだプログラムバイアス回路５００を例示する回路図である。このプログラムバイアス回路５００は、プログラミング中にビットラインに電流及び電圧を与える。プログラムバイアス回路５００は、不揮発性メモリアレイ３００のプログラムトランジスタライン３１０上のトランジスタしかプログラムできず、不揮発性メモリアレイ３００の消去トランジスタライン３２０はプログラムできないように確保する。
【００２８】
図５に示すように、入力ｐｒｇ及びｅｒは、各々、プログラム及び消去モード中に高くなる。両入力ｐｒｇ及びｅｒが低い場合には、プログラムバイアス回路５００は、通常モードにあり、ビットラインプログラム又はビットライン消去にバイアス又は影響を生成しない。電流ミラー５１０は、ここに示す実施形態では、２μＡ程度の既知のバイアス電流を生成する。このバイアス電流は、トランジスタ５３０を通過する。
【００２９】
プログラムモードでは、即ちｐｒｇラインが高であるときには、トランジスタ５５０がイネーブルされ、ビットライン消去出力（ｂｌｅｒ）をＶｄｄまでプルアップする。同様に、消去モードでは、即ちｅｒラインが高であるときには、トランジスタ５４０がイネーブルされ、ビットラインプログラム出力（ｂｌｐｒｇ）をＶｄｄまでプルアップする。
【００３０】
図６は、本発明の特徴を組み込んだＵＶ制御及びワードライン／ソースラインドライバ６００を例示する１組の回路図である。図６に示すように、ワードライン／ソースラインドライバ６００は、プログラムワードラインドライバ６１０と、プリグラムソースラインドライバ６２０と、消去ワードラインドライバ６３０と、消去ソースラインドライバ６４０とを備えている。
【００３１】
これらドライバは、プログラム及び消去モード中にワード及びソースラインに関連した指示された端子に適切な条件を与える。１つの特定の技術では、電圧は次の通りである。
0004741474.tif 000002
この場合も、各トランジスタのドレイン端子は、ビットライン入力ｂｌｐｒｇ及びｂｌｅｒを経てアクセスされ、ゲート端子は、ワードライン入力ｗｌｐｒｇ及びｗｌｅｒを経てアクセスされ、そしてソース端子は、ソースライン入力ｓｒｃｐｒｇ及びｓｒｃｅｒを経てアクセスされることに注意されたい。従って、ドライバ６１０は、プログラムモード中にワードラインへ１．５Ｖを通し、ドライバ６２０は、プログラムモード中にソースラインへ１０Ｖを通し、ドライバ６３０は、消去モード中にワードラインへ１２Ｖを通し、そしてドライバ６４０は、消去モードにおいてソースラインを接地へもっていく。
【００３２】
図７は、本発明の特徴を組み込んだ制御信号ジェネレータ７００を例示する回路図である。図２に示すように、制御信号ジェネレータ７００により生成された制御信号は、ワードライン／ソースラインドライバ６００へ供給される。図７に示すように、制御信号ジェネレータ７００は、不揮発性メモリがプログラムモードであるか、感知モードであるか、又は消去モードであるかを指示する論理値を受け取り、そして適当な出力信号（１つ又は複数）を生成し、これらは、ワードライン／ソースラインドライバ６００へ送られる。図６のワードライン／ソースラインドライバ６００は、これらの生成された信号を使用して、プログラム及び消去モード中にワード及びソースラインに関連したトランジスタ端子へ適切な条件を与える。
【００３３】
１つの例示的なトランジスタ技術では、不揮発性メモリアレイ３００における各トランジスタ３１０、３２０の中性状態は、５０μＡの電流を引き出すことができる。更に、オフセット電流は、例えば、４５μＡにセットすることができる。半導体回路１００が紫外線に露出される前に、プログラムトランジスタ３１０は、１０μＡを引き出し、そして消去トランジスタ３２０は、１００μＡを引き出すことができる。半導体回路が紫外線に露出された後に、プログラムトランジスタ３１０は、３０μＡを引き出し、そして消去トランジスタ３２０は、６０μＡを引き出すことができる。電流差のこの変化は、本発明により紫外線検出回路２００により検出され、ＵＶ露出及びセキュリティ違反を検出することができる。
【００３４】
以上に述べた実施形態及びその変形態様は、本発明の原理を単に例示するものに過ぎず、当業者であれば、本発明の精神及び範囲から逸脱せずに、種々の変更が実施できることが理解されよう。
【図面の簡単な説明】
【００３５】
【図１】本発明の特徴を組み込んだ半導体回路の概略ブロック図である。
【図２】図１の紫外線検出回路の概略ブロック図である。
【図３】図２の不揮発性メモリアレイを例示する回路図である。
【図４】図２の紫外線状態評価回路を例示する回路図である。
【図５】図２のプログラムバイアス回路を例示する回路図である。
【図６】図２のワードライン／ソースラインドライバを例示する１組の回路図である。
【図７】図１の制御信号ジェネレータを例示する回路図である。
【図１】
0004741474.tif 000003
【図２】
0004741474.tif 000004
【図３】
0004741474.tif 000005
【図４】
0004741474.tif 000006
【図４ａ】
0004741474.tif 000007
【図４ｂ】
0004741474.tif 000008
【図５】
0004741474.tif 000009
【図６】
0004741474.tif 000010
【図７】
0004741474.tif 000011