(57)【特許請求の範囲】
【請求項１】
半導体デバイスが形成された半導体基板が表面又は裏面に接着層を介して接着されたベースプレートに対して荷重を印加しつつ、前記半導体デバイスの特性を評価する半導体デバイス評価装置であって、
前記ベースプレートの裏面の一部に接して、前記ベースプレートを支持する支持体と、
前記ベースプレートの表面の一部に接して、前記ベースプレートの表面に対して垂直な方向成分を含む荷重を印加する荷重印加装置と、
を備えることを特徴とする半導体デバイス評価装置。
【請求項２】
請求項１に記載の半導体デバイス評価装置において、
前記荷重印加装置は、前記半導体基板の厚さの８倍以上の厚さを有する前記ベースプレートに荷重を印加することを特徴とする半導体デバイス評価装置。
【請求項３】
請求項１または請求項２に記載の半導体デバイス評価装置において、
前記荷重印加装置は、前記半導体基板よりも高いヤング率を有する前記ベースプレートに荷重を印加することを特徴とする半導体デバイス評価装置。
【請求項４】
請求項１から請求項３のいずれか一つに記載の半導体デバイス評価装置において、
前記荷重印加装置は、前記半導体基板の線膨張係数との差異が３．５ｐｐｍ未満の線膨張係数を有する前記ベースプレートに荷重を印加することを特徴とする半導体デバイス評価装置。
【請求項５】
請求項１から請求項４のいずれか一つに記載の半導体デバイス評価装置において、
前記荷重印加装置は、モリブデンまたはタングステンからなる前記ベースプレートに荷重を印加することを特徴とする半導体デバイス評価装置。
【請求項６】
請求項１から請求項５のいずれか一つに記載の半導体デバイス評価装置において、
前記ベースプレートの材料は導電性材料であり、
前記接着層の材料は導電性材料であり、
さらに、前記半導体デバイスは、前記半導体基板の表面と裏面とにそれぞれ電極を有することを特徴とする半導体デバイス評価装置。
【請求項７】
請求項１から請求項６のいずれか一つに記載の半導体デバイス評価装置において
前記支持体を複数備え、かつ、
前記複数の支持体のうち少なくとも2つの支持体は、所定の距離を隔てて配置されることを特徴とする半導体デバイス評価装置。
【請求項８】
請求項１から７のいずれか一つに記載の半導体デバイス評価装置において、
前記支持体の形状は円柱であり、
前記円柱の側面の一部が前記ベースプレートの裏面に接することを特徴とする半導体デバイス評価装置。
【請求項９】
請求項１から請求項８のいずれか一つに記載の半導体デバイス評価装置において、前記支持体の材料は鉄鋼材であることを特徴とする半導体デバイス評価装置。
【請求項１０】
請求項１から請求項９のいずれか一つに記載の半導体デバイス評価装置において、
前記荷重印加装置は、
前記ベースプレートの表面の一部の領域に接し、前記ベースプレートの表面の一部の領域に対して垂直な方向に荷重を伝達する接触体と、
前記接触体と接し、前記接触体に対して荷重を印加する荷重印加プレートと、
を有することを特徴とする半導体デバイス評価装置。
【請求項１１】
請求項１０に記載の半導体デバイス評価装置において、
前記荷重印加プレートは、金属材料層と絶縁材料層とを含み、
前記金属材料層と前記接触体とが接することを特徴とする半導体デバイス評価装置。
【請求項１２】
請求項１０または請求項１１に記載の半導体デバイス評価装置において、
前記接触体を複数備え、かつ、
前記複数の接触体のうち少なくとも2つの接触体は、所定の距離を隔てて配置されることを特徴とする半導体デバイス評価装置。
【請求項１３】
請求項１０から請求項１２のいずれか一つに記載の半導体デバイス評価装置において、
前記接触体の形状は円柱であり、
前記円柱の側面の一部が前記ベースプレートの表面の一部の領域に接し、
前記円柱の側面の他の一部が前記荷重印加プレートに接する
ことを特徴とする半導体デバイス評価装置。
【請求項１４】
請求項１０から請求項１３のいずれか一つに記載の半導体デバイス評価装置において、  前記接触体の材料は鉄鋼材であることを特徴とする半導体デバイス評価装置。
【請求項１５】
請求項１から請求項１４のいずれか一つに記載の半導体デバイス評価装置において、前記接着層の材料は、ＡｕＳｎであることを特徴とする半導体デバイス評価装置。
【請求項１６】
請求項１から請求項１５のいずれか一つに記載の半導体デバイス評価装置において、
前記半導体基板の表面又は裏面に設けられた電極、または、前記ベースプレートに接触されるプローブと、
前記プローブを介して前記半導体デバイスに電気的に接続される電気特性計測装置と、
を備えることを特徴とする半導体デバイス評価装置。
【請求項１７】
請求項１から請求項１６のいずれか一つに記載の半導体デバイス評価装置において、
前記ベースプレートの前記半導体基板が実装された面とは反対側の面の歪みを測定する歪みゲージと、
前記歪みゲージによって計測された前記ベースプレートの歪みに基づいて、前記半導体基板の表面に対して平行な方向に印加された応力を測定する応力測定装置と、
を備えることを特徴とする半導体デバイス評価装置。
【請求項１８】
半導体デバイスが形成された半導体基板が表面又は裏面に接着層を介して接着されたベースプレートに対して荷重を印加しつつ、前記半導体デバイスの特性を評価する半導体デバイス評価方法において、
前記ベースプレートの裏面の一部に支持体を接触させて、前記ベースプレートを支持する工程と、
前記ベースプレートの表面の一部に荷重印加装置を接触させて、前記ベースプレートの表面に対して垂直な方向に荷重を印加する工程と、
前記荷重が印加された前記ベースプレートの歪みを歪みゲージによって計測し、前記半導体基板の表面に平行な方向に印加された応力を測定する工程と、
前記ベースプレートに荷重が印加された状態で、半導体デバイスの電気特性を計測する工程と、
を備えることを特徴とする半導体デバイス評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス評価装置及び評価方法に関する。特に、半導体デバイスが形成された半導体基板に対して略均一に応力を印加することができる半導体デバイス評価装置及び評価方法に関する。
【背景技術】
【０００２】
半導体デバイスに応力が印加されると、その半導体デバイスの電流経路の電気抵抗は、ピエゾ抵抗効果によって変化する。最近では、半導体デバイスに応力を印加した状態で、半導体デバイスの電気特性を計測し評価するための評価装置及び評価方法が開発されている。
【０００３】
図１は、従来技術における、半導体基板１２に応力を印加した状態で横型ＭＯＳトランジスタの電気特性を評価するための評価装置１０を示す図である。評価装置１０は、半導体基板１２，支持体１４，接触体１６及びプローブ１８を備える。
【０００４】
半導体基板１２は、例えばシリコン基板であり、この基板の表面近傍には横型ＭＯＳトランジスタが形成される。また、半導体基板１２の表面上には、横型トランジスタのドレイン，ソース，ゲートなどの電極２０が形成される。
【０００５】
支持体１４は、半導体基板１２の裏面の一部の領域に接して配置され、半導体基板１２を裏面側から支持する。支持体１４の材料は、半導体基板１２の材料であるシリコンよりも高いヤング率を有する材料である。例えば、支持体１４には鉄鋼材が用いられる。また、支持体１４の形状は円柱であり、円柱の側面の一部が半導体基板１２に接する。
【０００６】
接触体１６は、荷重印加手段（図示しない）から印加された荷重を半導体基板１２の表面の一部の領域に対して垂直な方向に伝達するものであり、半導体基板１２の表面の一部の領域に接して配置される。接触体１６の材料及び形状は、支持体１４と同様である。
【０００７】
プローブ１８は、電気特性計測装置（図示しない）と半導体基板１２の表面上に形成された横型ＭＯＳトランジスタの電極２０とを電気的に接続するために設けられた探針である。プローブ１８の一端は電極２０に接触され、プローブ１８の他端は配線を介して電気特性計測装置に接続される。
【０００８】
評価装置１０において、半導体基板１２の表面の一部の領域に対しては、荷重印加手段から接触体１６を介して＜００１＞方向に荷重Ｆが印加される。荷重Ｆが印加された半導体基板１２は、図２に示すように湾曲する。荷重Ｆによって半導体基板１２が湾曲すると、半導体基板１２の表面には、＜１１０＞方向に圧縮応力が印加される。その結果、半導体基板１２に対して＜１１０＞方向の応力が印加された状態で、横型ＭＯＳＦＥＴの電気特性を計測することができる。
【０００９】
【特許文献１】特開２０００−１３１２０６号公報
【非特許文献１】Ｃ．Ｇａｌｌｏｎ  ｅｔ  ａｌ，  ”Ｅｌｅｃｔｒｉｃａｌ  ａｎａｌｙｓｉｓ  ｏｆ  ｅｘｔｅｒｎａｌ  ｍｅｃｈａｎｉｃａｌ  ｓｔｒｅｓｓ  ｅｆｆｅｃｔｓ  ｉｎ  ｓｈｏｒｔ  ｃｈａｎｎｅｌ  ＭＯＳＦＥＴｓ  ｏｎ  （００１）ｓｉｌｉｃｏｎ“，Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ  ４８（２００４）ｐｐ５６１−５６６．
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図３に示すように、半導体基板１２に形成されたデバイスが、半導体基板１２の表面と裏面とに電極２０を有し、かつ、半導体基板の表面に対して垂直な方向に電流経路を有するような縦型ＭＯＳトランジスタ，ダイオード，サイリスタ，バイポーラトランジスタなど（以下、縦型半導体デバイスという）である場合には、半導体基板１２の表面に対して平行な方向に印加される応力は、半導体基板１２の表面近傍では圧縮応力になり、半導体基板１２の裏面近傍では引張応力になる。すなわち、半導体基板１２に印加される応力は、縦型半導体デバイスの電流経路が形成される半導体基板１２の厚さ方向の領域において不均一に分布する。
【００１１】
縦型半導体デバイスの電流経路が形成される領域に印加される応力が不均一に分布すると、ピエゾ抵抗効果によって生じる電気抵抗の変化も、電流経路が形成される領域において不均一に分布する。そのため、従来の技術では、縦型半導体デバイスの電気特性に対する印加応力の影響を正確に評価できないという問題がある。
【００１２】
そこで本発明では、半導体デバイスが形成された半導体基板に対して略均一に応力を印加することができる半導体デバイス評価装置及び評価方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
半導体デバイスが形成された半導体基板が表面又は裏面に接着層を介して接着されたベースプレートに対して荷重を印加しつつ、前記半導体デバイスの特性を評価する半導体デバイス評価装置であって、前記ベースプレートの裏面の一部に接して、前記ベースプレートを支持する支持体と、前記ベースプレートの表面の一部に接して、前記ベースプレートの表面に対して垂直な方向成分を含む荷重を印加する荷重印加装置と、を備えることを特徴とする。
【００１４】
さらに、前記荷重印加装置は、前記半導体基板の厚さの８倍以上の厚さを有する前記ベースプレートに荷重を印加することが好適である。この場合は、ベースプレートに荷重が印加されることによって、半導体基板に印加される応力が、半導体基板の厚さ方向で略均一に分布する点で効果が顕著である。
【００１５】
また、前記荷重印加装置は、前記半導体基板よりも高いヤング率を有する前記ベースプレートに荷重を印加することが好ましい。この場合は、荷重が印加されて湾曲したベースプレートの歪みが半導体基板に低損失で伝達される点で効果が顕著である。
【００１６】
また、前記荷重印加装置は、前記半導体基板の線膨張係数との差異が３．５ｐｐｍ未満の線膨張係数を有する前記ベースプレートに荷重を印加すると好ましい。ベースプレートと半導体基板との熱膨張の差によって生じる半導体基板への熱応力の印加を抑制できる点で効果が顕著である。
【００１７】
また、前記荷重印加装置は、モリブデンまたはタングステンからなる前記ベースプレートに荷重を印加することが好ましい。これらの材料は、シリコンのヤング率よりも高いヤング率を有し、かつ、シリコンの線膨張係数との差が３．５ｐｐｍ未満の線膨張係数を有するので、荷重が印加されて湾曲したベースプレートの歪みが半導体基板に低損失で伝達される点と、ベースプレートと半導体基板との熱膨張の差によって生じる半導体基板への熱応力の印加を抑制できる点とで効果が顕著である。
【００１８】
あるいは、前記ベースプレートの材料は導電性材料であり、前記接着層は導電性材料であり、さらに、前記半導体デバイスは、前記半導体基板の表面と裏面とにそれぞれ電極を有することが好適である。半導体基板の裏面に設けられた電極とベースプレートとが導電性の接着層を介して電気的に接続されるので、縦型半導体デバイスが形成された半導体基板に応力を印加しつつ、縦型半導体デバイスの電気特性を計測できる点で効果が顕著である。
【００１９】
また、前記支持体を複数備え、かつ、前記複数の支持体のうち少なくとも2つの支持体は、所定の距離を隔てて配置されることが好ましい。この場合は、ベースプレートに荷重が印加されたときに、所定の距離を隔てて配置された2つの支持体に挟まれた領域においてベースプレートを湾曲させる点で効果が顕著である。
【００２０】
また、前記支持体の形状は円柱であり、前記円柱の側面の一部が前記ベースプレートの裏面に接することが好ましい。この場合は、ベースプレートを安定して支持できる点で効果が顕著である。
【００２１】
また、前記支持体の材料は鉄鋼材であることが好ましい。この場合は、ベースプレートに用いられる材料よりもヤング率が高いので、ベースプレートに印加された荷重が支持体で緩和されることを抑制できる点で効果が顕著である。
【００２２】
また、前記荷重印加装置は、前記ベースプレートの表面の一部の領域に接し、前記ベースプレートの表面の一部の領域に対して垂直な方向に荷重を伝達する接触体と、前記接触体と接し、前記接触体に対して荷重を印加する荷重印加プレートと、を有することが好適である。この場合は、ベースプレートの一部の領域に接触体を介して荷重を印加することができる点で効果が顕著である。
【００２３】
また、前記荷重印加プレートは、金属材料層と絶縁材料層とを含み、前記金属材料層と前記接触体とが接することが好ましい。この場合は、接触体と荷重印加プレートとが接する面の荷重印加プレート側で応力が緩和されることを抑制できる点と、ベースプレートと金属材料層との間に生じる接触体を介した電気接続を、絶縁材料層によって確実に遮断できる点とで効果が顕著である。
【００２４】
また、前記接触体を複数備え、かつ、前記複数の接触体のうち少なくとも2つの接触体は、所定の距離を隔てて配置されることが好ましい。この場合は、2つの接触体によって挟まれた領域においては、半導体基板に印加される応力が均一になる点で効果が顕著である。
【００２５】
また、前記接触体の形状は円柱であり、前記円柱の側面の一部が前記ベースプレートの表面の一部の領域に接し、前記円柱の側面の他の一部が前記荷重印加プレートに接することが好ましい。この場合は、接触体とベースプレートとの接面と、接触体と荷重印加プレートとの接面とがそれぞれ狭くなるので、荷重印加プレートから印加された荷重を、ベースプレートに低損失で伝達できる点で効果が顕著である。
【００２６】
また、前記接触体の材料は鉄鋼材であることが好ましい。この場合は、荷重印加プレートを介してベースプレートに印加された荷重が、接触体において緩和されることを抑制できる点で効果が顕著である。
【００２７】
また、前記接着層の材料は、ＡｕＳｎであることが好適である。この場合は、半導体デバイスが形成された半導体基板の裏面にダメージを与えることなく、ベースプレート上に半導体基板を実装することができる点と、半導体基板に印加された応力が緩和されることを抑制できる点とで効果が顕著である。
【００２８】
更に、前記半導体基板の表面又は裏面に設けられた電極に接触されるプローブと、前記プローブを介して前記半導体デバイスに電気的に接続される電気特性計測装置と、を備えることが好ましい。この場合は、半導体基板に応力が印加された状態で、半導体デバイスの電気特性を計測することができる点で効果が顕著である。
【００２９】
また、前記ベースプレートの前記半導体基板が実装された面とは反対側の面の歪みを測定する歪みゲージと、前記歪みゲージによって計測された前記ベースプレートの歪みに基づいて、前記半導体基板の表面に対して平行な方向に印加された応力を測定する応力測定装置と、を備えると好ましい。この場合は、荷重が印加されたベースプレートの歪みを測定することによって、半導体基板に印加された応力を定量化して測定でき、特に大きな応力を印加して測定する場合の応力値を高い精度で測定できるという点で効果が顕著である。
【００３０】
また本発明は、半導体デバイスが形成された半導体基板が表面又は裏面に接着層を介して接着されたベースプレートに対して荷重を印加しつつ、前記半導体デバイスの特性を評価する半導体デバイス評価方法において、前記ベースプレートの裏面の一部に支持体を接触させて、前記ベースプレートを支持する工程と、前記ベースプレートの表面の一部に荷重印加装置を接触させて、前記ベースプレートの表面に対して垂直な方向に荷重を印加する工程と、前記荷重が印加された前記ベースプレートの歪みを歪みゲージによって計測し、前記半導体基板の表面に平行な方向に印加された応力を測定する工程と、前記ベースプレートに荷重が印加された状態で、半導体デバイスの電気特性を計測する工程と、を備えることを特徴とする。
【発明の効果】
【００３１】
本発明によれば、半導体デバイスが形成された半導体基板に対して、略均一に応力を印加することができる半導体デバイス評価装置及び評価方法を実現できる。
【発明を実施するための最良の形態】
【００３２】
＜第一の実施の形態の評価装置＞
図４は、本発明における半導体デバイス評価装置５０の上面図を示したものである。図５は、半導体デバイス評価装置５０の側方断面図を示したものである。
【００３３】
半導体デバイス評価装置５０は、半導体基板６２，接着層６４，ベースプレート５２，支持体５４，荷重印加装置６０，歪みゲージ６６及びプローブ６８を備える。
【００３４】
半導体基板６２は、ＭＯＳトランジスタ，バイポーラトランジスタ，ダイオード及びサイリスタなどの半導体デバイスが形成されたシリコンやシリコン−ゲルマニウム、化合物半導体などの基板である。以下では、半導体基板６２がシリコン基板である場合であって、さらに、半導体基板６２に形成されたデバイスが、半導体基板６２の表面と裏面とに電極（図示しない）を有する縦型半導体デバイスである場合について説明する。尚、半導体基板６２に形成される半導体デバイスは、横型ＭＯＳトランジスタ，横型ダイオード及び横型バイポーラトランジスタのような横型半導体デバイスであってもよい。
【００３５】
ベースプレート５２は、半導体デバイス評価装置５０において試料台として用いられるものであり、その表面には接着層６４を介して半導体基板６２が実装される。ベースプレート５２の材料としては、導電性を有し、半導体基板６２の材料であるシリコンに比べて高いヤング率を有し、かつ、シリコンの線膨張係数との差が３．５ｐｐｍ未満の線膨張係数を有する材料が用いられる。このようなベースプレート５２に適した材料として、モリブデンやタングステンなどが用いられる。
【００３６】
接着層６４は、ベースプレート５２の表面又は裏面に半導体基板６２を実装するために用いられる。接着層６４の材料としては、ベースプレート５２の表面に半導体基板６２を強固に拘束し、かつ、導電性を有する材料が用いられる。このような接着層６４の材料としては、銀ペースト，Ｐｂ／６３Ｓｎ，Ａｕ／Ｓｎ（Ａｕ／２０Ｓｎ）、またはＡｕ／Ｓｉ（Ａｕ／３．１５Ｓｉ）などが用いられる。特に、大きな応力を印加する必要がある場合は、強度の高いＡｕ／Ｓｎ（Ａｕ／２０Ｓｎ）、またはＡｕ／Ｓｉ（Ａｕ／３．１５Ｓｉ）が接着層６４に用いられる。また、縦型半導体デバイスが形成された半導体基板６２をベースプレート５２に実装する場合には、半導体基板６２の裏面をスクラブすることなく接着できる材料が用いられる。そのような材料として、Ａｕ／Ｓｎ（Ａｕ／２０Ｓｎ）が接着層６４に用いられる。
【００３７】
支持体５４は、ベースプレート５２の裏面の一部の領域に接して、ベースプレート５２を支持する。ベースプレート５２に印加された荷重が支持体５４において緩和されることを抑制するために、支持体５４には、ベースプレート５２の材料よりも高いヤング率を有する材料が用いられる。例えば鉄鋼材が支持体５４に用いられる。
【００３８】
荷重印加装置６０は、ベースプレート５２の表面の一部の領域に接し、この接した領域の面に対して垂直な方向（ｚ方向）に荷重を印加する。この荷重印加装置６０は、外部から荷重が印加される荷重印加プレート５８と、荷重印加プレート５８に印加された荷重をベースプレート５２の表面の一部の領域に伝達させる接触体５６とを備える。
【００３９】
荷重印加プレート５８から伝達される荷重をベースプレート５２に伝達させる際に、接触体５６において荷重が緩和されることを抑制するために、接触体５６には、ベースプレート５２の材料よりも高いヤング率を有する材料が用いられる。例えば、接触体５６は鉄鋼材によって形成される。
【００４０】
半導体デバイス評価装置５０において、荷重印加プレート５８は、円柱状の２つの接触体５６に接する。荷重印加プレート５８に印加された荷重は、2つの接触体５６に均等に印加される。更に、接触体５６を介して、ベースプレート５２の表面の一部の領域に対して垂直な方向に荷重が伝達される。
【００４１】
荷重印加プレート５８は、金属材料層５８ａ，５８ｂと絶縁材料層５８ｃとを備える。金属材料層５８ａは、半導体デバイス評価装置５０に設けられた２つの接触体５６と接する。荷重印加プレート５８と接触体５６とが接触する面において、印加された荷重が緩和されるのを抑制するために、金属材料層５８ａには、接触体５６と略同じ、あるいは、高いヤング率を有する材料が用いられる。例えば、金属材料層５８ａには鉄鋼材が用いられる。外部から直接荷重が印加される金属材料層５８ｂにも、高いヤング率を有する材料、例えば鉄鋼材が用いられる。また、金属材料層５８ａと５８ｂとの間を電気的に絶縁するために、金属材料層５８ａと５８ｂとの間に絶縁材料層５８ｃが形成される。絶縁材料層５８ｂには、絶縁性を有し、かつ、荷重を印加されても割れにくい性質を有する材料が用いられる。例えば、絶縁材料層５８ｂにはエポキシ材料が用いられる。
【００４２】
歪みゲージ６６は、印加された荷重によって湾曲したベースプレート５２の歪みを電気抵抗の変化として検出する。半導体デバイス評価装置５０においては、ベースプレート５２の裏面に、歪みゲージ６６が実装される。ここでは図示しないが、歪みゲージ６６はブリッジ回路を介して応力測定装置に接続される。
【００４３】
プローブ６８は、タングステンやタングステンカーバイトなどの導電性材料によって形成された探針である。プローブ６８の一方の端は、半導体基板６２の表面に形成された電極、又は、接着層６４を介して半導体基板６２の裏面の電極と電気的に接続されたベースプレ−ト５２の表面に接触させられる。プローブ６８の他方の端は、配線を介して電気特性計測装置（図示しない）に接続される。尚、半導体基板６２に形成される半導体デバイスへの電気的接続には、プローブ６８を用いることに限定されず、ワイヤボンドされたリード線などを用いてもよい。
【００４４】
図６は、荷重印加装置６０によって荷重が印加された場合の、ベースプレート５２の歪みと、ベースプレート５２に実装された半導体基板６２に印加される応力との関係を説明するための模式図である。図６においては、荷重印加プレート５８，プローブ６８の図示を省略する。また以下では、接触体５６を介してベースプレート５２の表面の一部の領域に対して垂直な方向（ｚ軸方向）に印加される荷重をＦとする。また、接着層６４は非常に薄いので、接着層６４の厚さは無視する。
【００４５】
図６において、ベースプレート５２に荷重Ｆが印加されると、ベースプレート５２は裏面側に押し出されるように湾曲する。その結果として、ベースプレート５２の表面及びベースプレート５２に実装された半導体基板６２には、表面に対して平行な方向（ｘ軸方向）に圧縮応力が印加される。
【００４６】
間隔ｄで配置された２つ接触体５６によって挟まれた領域内においては、半導体基板６２に印加される上記の圧縮応力は、次式のような一定値になる。
【００４７】
【数１】
0004653685.tif 000002
【００４８】
半導体基板６２は厚さＴsiを有するので、半導体基板６２の表面（ｚ＝０）と裏面（ｚ＝Ｔsi）とでは圧縮応力の大きさが異なる。すなわち、半導体基板６２に印加される平行方向の圧縮応力は、厚さ方向（ｚ＝０〜Ｔsi）において不均一になる。
【００４９】
ベースプレート５２の厚さをＴbase，荷重Ｆが印加されたことによって生じるベースプレート５２と半導体基板６２との接合界面（ｚ＝０）の歪みをεintとすると、半導体基板６２の歪みの厚さ方向の分布εsi（ｚ）は、次式のようになる。
【００５０】
【数２】
0004653685.tif 000003
【００５１】
半導体基板６２の表面と裏面との歪みの差より、次式が導出される。
【００５２】
【数３】
0004653685.tif 000004
【００５３】
半導体基板６２に生じる歪みと、半導体基板６２に印加される応力との関係は、フックの法則により比例関係になることが知られている。したがって、半導体基板６２の表面と裏面とで印加される応力の差が、２０％（＝±１０％）以内になるように、半導体基板６２の厚さ方向の応力分布を抑制するためには、半導体基板６２の表面と裏面とで歪みの差を２０％以内に抑制すればよい。このような条件として、式（３）より次式が導出される。
【００５４】
【数４】
0004653685.tif 000005
【００５５】
すなわち、半導体基板６２の厚さの８倍以上の厚さを有するベースプレート５２を半導体デバイス評価装置５０に用いると、ベースプレート５２に荷重Ｆが印加されたときに、式（１）に示される大きさで、表面と裏面との差が２０％以内に抑制された圧縮応力が半導体基板６２に印加される。
【００５６】
例えば、半導体デバイス評価装置５０における各サイズが、ａ＝２０ｍｍ，ｂ＝３０ｍｍ，Ｔbase＝３．０ｍｍ、Ｔsi＝０．２ｍｍである場合には、ベースプレート５２に印加される荷重Ｆと半導体基板６４に印加される応力σとの関係は、図７のようになる。この例においては、半導体基板６２の表面と裏面とでは応力σの分布は１２％以内に抑制される。
【００５７】
上記のように半導体基板６２に略均一に抑制されて印加された応力は、ベースプレート５２の裏面に実装された歪みゲージ６６によって計測される。ベースプレート５２の表面に荷重Ｆが印加されると、ベースプレート５２の表面に実装された半導体基板６２には、平行方向（ｘ軸方向）に沿って略均一な大きさσの圧縮応力が印加されるとともに、ベースプレート５２の裏面に実装された歪みゲージ６６には、平行方向（ｘ軸方向）に沿って略均一な大きさσの引張応力が印加される。したがって、歪みゲージ６６によって引張応力の大きさが測定される。その結果を、半導体基板６２に印加された圧縮応力の大きさとする。
【００５８】
＜第一の実施の形態の評価方法＞
図８は、半導体デバイス評価装置５０を用いて半導体基板６２に応力を印加しつつ、半導体基板６２に形成された半導体デバイスの電気特性を計測する処理を示したフローチャートである。
【００５９】
ステップＳ０１では、半導体基板６２，歪みゲージ６８をそれぞれ表面と裏面とに実装したベースプレート５２が支持体５４の上に載せられ、ベースプレート５２の裏面の一部の領域が支持体５４によって支持される。次にステップＳ０２に処理を移行する。
【００６０】
ステップＳ０２においては、ベースプレート５２の表面の一部の領域に接触体５６が接するように荷重印加装置６０が配置され、さらに、荷重印加装置６０を介してベースプレート５２に対して荷重が印加される。このとき、ベースプレート５２は印加された荷重によって湾曲する。次にステップＳ０３に処理を移行する。
【００６１】
ステップＳ０３においては、ベースプレート５２が湾曲することによって生じた歪みを、歪みゲージ６８によって計測し、計測されたベースプレート５２の歪みに基づいて、半導体基板６２に印加された平行方向（ｘ軸方向）の応力を応力測定装置によって測定する。次に、ステップＳ０４に処理を移行する。
【００６２】
ステップＳ０４においては、半導体基板６２に応力が印加された状態で、半導体基板６２に形成された半導体デバイスの電気特性を計測する。ここでは、半導体基板６２の表面に形成された電極、又は、接着層６４を介して半導体基板６２の裏面の電極と電気的に接続されたベースプレ−ト５２の表面に接触されたプローブ６８と、プローブ６８に電気的に接続された電気特性計測装置とによって、半導体基板６２に形成された半導体デバイスの電気特性が計測される。
【００６３】
尚、本発明において、ステップＳ０３とステップＳ０４との順序を入れ替えて行なってもよい。あるいは、ステップＳ０３とステップＳ０４とを同時に行ってもよい。
【００６４】
＜第二の実施の形態＞
図９は、本発明における半導体デバイス評価装置８０の上面図を示したものである。半導体デバイス評価装置８０の側方断面図は、図５に示した半導体デバイス評価装置５０の側方断面図と同様であるので、ここでは図示を省略する。また、半導体デバイス評価装置５０と重複する構成要素については、半導体デバイス評価装置５０と同じ符号を付して、詳細な説明を省略する。
【００６５】
半導体デバイス評価装置８０は、２つ支持体５４が配置される間隔ｃに比べて2つの接触体５６が配置される間隔ｄが大きくなる点と、2つの支持体５４が配置される位置よりも外側に2つの接触体５６が配置される点とで、半導体デバイス評価装置５０と構成が異なる。半導体デバイス評価装置８０によれば、荷重印加装置６０によって荷重が印加されたベースプレート５２の湾曲方向は、半導体デバイス評価装置５０におけるベースプレート５２の湾曲方向とは逆方向になる。したがって、本実施の形態において、ベースプレート５２の表面に実装された半導体基板６２には、基板の表面に対して平行な方向（ｘ軸方向）に引張応力が印加される。
【００６６】
本実施の形態においては、半導体基板６２に印加される応力を引張応力にするための構成を除くと、動作原理及び半導体デバイス評価方法は、第一の実施の形態と重複するので、詳細な説明は省略する。
【００６７】
尚、半導体基板６２に対して引張応力を印加するためには、第一の実施の形態における半導体デバイス評価装置５０において、ベースプレート５２の裏面に半導体基板６２が実装され、ベースプレート５２の表面に歪みゲージ６６が実装されてもよい。この場合は、半導体基板６２に形成された半導体デバイスの電気特性を計測するために、プローブ６８もベースプレート５２の裏面側に配置される。
【００６８】
＜その他の実施の形態＞
図１０は、本発明における半導体デバイス評価装置９０の側方断面図を示したものである。半導体デバイス評価装置５０と重複する構成要素については、半導体デバイス評価装置５０と同じ符号を付して、詳細な説明を省略する。
【００６９】
所定の間隔ｃで配置された２つの支持体５４に挟まれた略中央の領域において、荷重印加装置６０に備えられた接触体５６は、ベースプレート５２の表面の一部の領域と接する。また、一方の支持体５４と接触体５６との間隔ａで示された領域内では、ベースプレート５２の表面に接着層６４を介して半導体基板６２が実装され、ベースプレート５２の裏面に歪みゲージ６６が実装される。
【００７０】
荷重印加装置６０に荷重が印加されると、接触体５６を介してベースプレート５２の略中央に荷重が加わることによって、ベースプレート５２が湾曲する。湾曲したベースプレート５２の表面においては、実装された半導体基板６２に圧縮応力が印加される。また、ベースプレート５２の裏側に実装された歪みゲージ６６によって、半導体基板６２に印加された圧縮応力の大きさと略同じ大きさの引張応力が測定される。
【００７１】
図１１は、本発明における半導体デバイス評価装置９２の側方断面図を示したものである。半導体デバイス評価装置５０と重複する構成要素については、半導体デバイス評価装置５０と同じ符号を付して、詳細な説明を省略する。
【００７２】
支持体５４は、ベースプレート５２の裏面側で一の方向に偏って配置される。また支持体５４は、ベースプレート５２の一部の領域を強固に支持する。そのため、ベースプレート５２の裏面あるいは側面の一つと支持体５４とが接触する面積は大きい方がよい。あるいは、ボルトなどの固定具によって、支持体５４とベースプレート５２とを強固に固定してもよい。あるいは、支持体５４とベースプレート５２とが一体成型されてもよい。
【００７３】
接触体５６は、支持体５４と所定の距離ａを隔てて、ベースプレート５２の表面の一部の領域に接して配置される。更に、接触体５６と支持体５４との間の領域において、ベースプレート５２の表面に接着層６４を介して半導体基板６２が実装され、ベースプレート５２の裏面に歪みゲージ６６が実装される。
【００７４】
荷重印加装置６０に荷重が印加されると、接触体５６を介してベースプレート５２に荷重が加わり、ベースプレート５２が湾曲する。このとき湾曲したベースプレート５２の表面に実装された半導体基板６２には引張応力が印加される。また、ベースプレート５２を挟んで半導体基板６２の裏側に実装された歪みゲージ６６によって、半導体基板６２に印加された引張応力の大きさと略同じ大きさの圧縮応力が測定される。
【００７５】
半導体デバイス評価装置９０，９２においても、ベースプレート５２の厚さを半導体基板の厚さの８倍以上にすることによって、半導体基板６２に対して印加される圧縮応力または引張応力が、半導体基板６２の表面と裏面とで２０％以内の差に抑制されるという効果を得られる。
【図面の簡単な説明】
【００７６】
【図１】従来技術における、半導体基板１２に応力を印加した状態で横型ＭＯＳトランジスタの電気特性を評価するための評価装置１０を示す図である。
【図２】図１に示した評価装置１０において、半導体基板１２に印加される応力を模式的に示した図である。
【図３】図１，２に示した評価装置１０において、表面と裏面とにそれぞれ電極を有する半導体基板１２を用いた場合に、半導体基板１２に印加される応力を模式的に示した図である。
【図４】本発明の第一の実施の形態に係る半導体デバイス評価装置５０の上面図である。
【図５】本発明の第一の実施の形態に係る半導体デバイス評価装置５０の側方断面図である。
【図６】本発明において荷重印加装置６０によって荷重が印加された場合の、ベースプレート５２の歪みと、ベースプレート５２に実装された半導体基板６２に印加される応力との関係を説明するための模式図である。
【図７】本発明の第一の実施の形態に係る半導体デバイス評価装置５０の各サイズがａ＝２０ｍｍ，ｂ＝３０ｍｍ，Ｔbase＝３．０ｍｍ、Ｔsi＝０．２ｍｍである場合の、ベースプレート５２に印加される荷重Ｆと半導体基板６４に印加される応力σとの関係を示す図である。
【図８】本発明の第一の実施の形態に係る半導体デバイス評価装置５０を用いて半導体基板６２に応力を印加しつつ、半導体基板６２に形成された半導体デバイスの電気特性を計測する処理を示したフローチャートである。
【図９】本発明の第二の実施の形態に係る半導体デバイス評価装置８０の上面図である。
【図１０】本発明における半導体デバイス評価装置９０の側方断面図である。
【図１１】本発明における半導体デバイス評価装置９２の側方断面図である。
【符号の説明】
【００７７】
５０  半導体デバイス評価装置、５２  ベースプレート、５４  支持体、５６  接触体、５８  荷重印加プレート、５８ａ，５８ｂ  金属材料層、５８ｃ  絶縁材料層、６０  荷重印加装置、６２  半導体基板、６４  接着層、６６  歪みゲージ、６８ａ，６８ｂ  プローブ。
【図１】
0004653685.tif 000006
【図２】
0004653685.tif 000007
【図３】
0004653685.tif 000008
【図４】
0004653685.tif 000009
【図５】
0004653685.tif 000010
【図６】
0004653685.tif 000011
【図７】
0004653685.tif 000012
【図８】
0004653685.tif 000013
【図９】
0004653685.tif 000014
【図１０】
0004653685.tif 000015
【図１１】
0004653685.tif 000016