(57)【特許請求の範囲】
【請求項１】
絶縁基板上に半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１層ゲート電極膜を形成し、
前記第１層ゲート電極膜上に第２層ゲート電極膜を形成し、
前記第２層ゲート電極膜上に吸光剤が含有されたジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系のポジ型レジストから成るレジストパターンを形成し、
前記レジストパターンをマスクとして第１のドライエッチングを行い、前記第１層ゲート電極膜と前記第２層ゲート電極膜とから成る第１形状のゲート電極を形成し、
前記第１形状のゲート電極をマスクとする第１のドーピングとして一導電型の不純物元素をドーピングすることにより、前記第１形状のゲート電極の外側下部の前記半導体層に第１の不純物領域を形成し、
前記レジストパターンをマスクとして第２のドライエッチングを行い、前記第１層ゲート電極膜が前記第２層ゲート電極膜よりチャネル方向の寸法が長く、且つ前記第１形状のゲート電極よりもチャネル方向の寸法が短い第２形状のゲート電極を形成し、
前記第２形状のゲート電極を構成する前記第２層ゲート電極膜をマスクとする第２のドーピングとして一導電型の不純物元素をドーピングすることにより、前記第１層ゲート電極膜が前記第２層ゲート電極膜からチャネル方向に露出した部分の直下の前記半導体層に第２の不純物領域を形成するとともに、前記第１の不純物領域と前記第２の不純物領域に挟まれた前記半導体層に第３の不純物領域を形成する半導体装置の作製方法であって、
前記レジストパターンを形成する際、前記ポジ型レジストに含有させる前記吸光剤の濃度を調整することにより、前記レジストパターンの側壁テーパー角を制御することを特徴とする半導体装置の作製方法。
【請求項２】
絶縁基板上に半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１層ゲート電極膜を形成し、
前記第１層ゲート電極膜上に第２層ゲート電極膜を形成し、
前記第２層ゲート電極膜上に吸光剤が含有されたジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系のポジ型レジストから成るレジストパターンを形成し、
前記レジストパターンをマスクとして第１のドライエッチングを行い、前記第１層ゲート電極膜と前記第２層ゲート電極膜とから成る第１形状のゲート電極を形成し、
前記第１形状のゲート電極をマスクとする第１のドーピングとして一導電型の不純物元素をドーピングすることにより、前記第１形状のゲート電極の外側下部の前記半導体層に第１の不純物領域を形成し、
前記レジストパターンをマスクとして、第２のドライエッチングを行い、前記第１層ゲート電極膜が前記第２層ゲート電極膜よりチャネル方向の寸法が長い第２形状のゲート電極を形成し、
前記第２形状のゲート電極を構成する前記第２層ゲート電極膜をマスクとし、第２のドーピングとして一導電型の不純物元素をドーピングすることにより、前記第１層ゲート電極膜が前記第２層ゲート電極膜からチャネル方向に露出した部分の直下の前記半導体層に第２の不純物領域を形成し、
前記第２層ゲート電極膜をマスクとして、第３のドライエッチングを行い、前記第２形状のゲート電極を構成する前記第１層ゲート電極膜よりもチャネル方向の寸法が短く、前記第２層ゲート電極膜よりもチャネル方向の寸法が長い前記第１層ゲート電極膜を有する第３形状のゲート電極を形成する半導体装置の作製方法であって、
前記レジストパターンを形成する際、前記ポジ型レジストに含有させる前記吸光剤の濃度を調整することにより、前記レジストパターンの側壁テーパー角を制御することを特徴とする半導体装置の作製方法。
【請求項３】
絶縁基板上に半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１のゲート電極膜を形成し、
前記第１のゲート電極膜上に第２のゲート電極膜を形成し、
前記第２のゲート電極膜上に吸光剤が含有されたジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系のポジ型レジストから成る第１のレジストパターンを形成し、
前記第１のレジストパターンをマスクとして第１のドライエッチングを行い、前記第２のゲート電極膜がエッチングされ、前記第２のゲート電極膜よりもチャネル方向の寸法が短い第３のゲート電極膜と、前記第１のレジストパターンがエッチングされ、前記第１のレジストパターンよりもチャネル方向の寸法が短い第２のレジストパターンとを形成し、
前記第３のゲート電極膜をマスクとして第２のドライエッチングを行い、前記第１のゲート電極膜がエッチングされ、前記第１のゲート電極膜よりもチャネル方向の寸法が短い第４のゲート電極膜を形成し、前記第３のゲート電極膜と前記第４のゲート電極膜とから成る第１形状のゲート電極を形成し、
前記第１形状のゲート電極をマスクとする第１のドーピングとして一導電型の不純物元素をドーピングすることにより、前記第１形状のゲート電極の外側下部の前記半導体層に第１の不純物領域を形成し、
前記第２のレジストパターンをマスクとして第３のドライエッチングを行い、前記第３のゲート電極膜がエッチングされ、前記第３のゲート電極膜よりもチャネル方向の寸法が短い第５のゲート電極膜と、前記第４のゲート電極膜がエッチングされ、前記第４のゲート電極膜よりもチャネル方向の寸法が短い第６のゲート電極膜とを形成し、
前記第２のレジストパターンをマスクとして第４のドライエッチングを行い、前記第５のゲート電極膜がエッチングされ、前記第５のゲート電極膜よりもチャネル方向の寸法が短い第７のゲート電極膜を形成し、
前記第６のゲート電極膜と前記第７のゲート電極膜からなる第２形状のゲート電極を形成し、
前記第７のゲート電極膜をマスクとする第２のドーピングとして一導電型の不純物元素をドーピングすることにより、前記第６のゲート電極膜が前記第７のゲート電極膜からチャネル方向に露出した部分の直下の前記半導体層に第２の不純物領域を形成するとともに、前記第１の不純物領域と前記第２の不純物領域に挟まれた前記半導体層に第３の不純物領域を形成する半導体装置の作製方法であって、
前記第１のレジストパターンを形成する際、前記ポジ型レジストに含有させる前記吸光剤の濃度を調整することにより、前記第１のレジストパターンの側壁テーパー角を制御することを特徴とする半導体装置の作製方法。
【請求項４】
絶縁基板上に半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１のゲート電極膜を形成し、
前記第１のゲート電極膜上に第２のゲート電極膜を形成し、
前記第２のゲート電極膜上に吸光剤が含有されたジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系のポジ型レジストから成る第１のレジストパターンを形成し、
前記第１のレジストパターンをマスクとして第１のドライエッチングを行い、前記第２のゲート電極膜がエッチングされ、前記第２のゲート電極膜よりもチャネル方向の寸法が短い第３のゲート電極膜と、前記第１のレジストパターンがエッチングされ、前記第１のレジストパターンよりもチャネル方向の寸法が短い第２のレジストパターンとを形成し、
前記第３のゲート電極膜をマスクとして第２のドライエッチングを行い、前記第１のゲート電極膜がエッチングされ、前記第１のゲート電極膜よりもチャネル方向の寸法が短い第４のゲート電極膜を形成し、前記第３のゲート電極膜と前記第４のゲート電極膜とから成る第１形状のゲート電極を形成し、
前記第１形状のゲート電極をマスクとする第１のドーピングとして一導電型の不純物元素をドーピングすることにより、前記第１形状のゲート電極の外側下部の前記半導体層に第１の不純物領域を形成し、
前記第２のレジストパターンをマスクとして、第３のドライエッチングを行い、前記第３のゲート電極膜がエッチングされ、前記第３のゲート電極膜よりもチャネル方向の寸法が短い第５のゲート電極膜を形成し、
前記第４のゲート電極膜と前記第５のゲート電極膜とから成る第２形状のゲート電極を形成し、
前記第２形状のゲート電極を構成する前記第５のゲート電極膜をマスクとし、第２のドーピングとして一導電型の不純物元素をドーピングすることにより、前記第４のゲート電極膜が前記第５のゲート電極膜からチャネル方向に露出した部分の直下の前記半導体層に第２の不純物領域を形成し、
前記第５のゲート電極膜をマスクとして、第４のドライエッチングを行い、前記第２形状のゲート電極を構成する前記第４のゲート電極膜よりもチャネル方向の寸法が短く、前記第５のゲート電極膜よりもチャネル方向の寸法が長い第６のゲート電極膜を形成し、前記第２の不純物領域を前記第６のゲート電極膜が前記第５のゲート電極膜からチャネル方向に露出した部分の直下の第４の不純物領域と前記第４の不純物領域以外の領域に区分し、
前記第５のゲート電極膜と前記第６のゲート電極膜からなる第３形状のゲート電極を形成する半導体装置の作製方法であって、
前記第１のレジストパターンを形成する際、前記ポジ型レジストに含有させる前記吸光剤の濃度を調整することにより、前記第１のレジストパターンの側壁テーパー角を制御することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４の何れか一項に於いて、
前記第１のドーピングにおける前記不純物元素のドーズ量は１．７×１０15ｉｏｎｓ／ｃｍ2 であり、
前記第２のドーピングにおける前記不純物元素のドーズ量は３×１０12〜３×１０13ｉｏｎｓ／ｃｍ2 であることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５の何れか一項に於いて、単波長露光の縮小投影露光装置を用いて、前記レジストパターンを形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至５の何れか一項に於いて、多波長露光の投影露光装置を用いて、前記レジストパターンを形成することを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至７の何れか一項に於いて、前記第１層ゲート電極膜と前記第２層ゲート電極膜は、それぞれ異なる金属又は金属を含む化合物であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項８に於いて、前記第１層ゲート電極膜はＴａＮ膜であり、前記第２層ゲート電極膜はＷ膜であることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至９に於いて、前記半導体層は多結晶シリコン膜、又は触媒元素を用いて成膜された結晶質シリコン膜であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴと略記）で構成された回路を有する半導体装置の作製方法に関するもので、特にフォトリソグラフィ処理とドライエッチング処理により得られる順テーパー形状のゲート電極配線を備えた半導体装置の作製方法に関する。
【０００２】
【従来の技術】
近年、ＴＦＴを利用したアクティブマトリクス型液晶表示装置等の電気光学装置が、注目されている。アクティブマトリクス表示はパッシブマトリクス表示に比べ、各画素にＴＦＴスイッチが付設されており、ＴＮ（Twisted-Nematicの略）モードの液晶配向状態を利用することができ、応答速度、視野角、コントラストの点で有利な為、現在のノートパソコン、液晶テレビ等の主流になっている。
【０００３】
ＴＦＴは、非晶質シリコン又は多結晶シリコンをチャネル層とするものが一般的である。特に、低温プロセス（一般に、６００℃以下）のみで作製される多結晶シリコンＴＦＴは、低価格化、大面積化と同時に、電子又は正孔が大きな電界移動度を有する為、液晶表示装置に用いた場合、画素用トランジスタだけでなく周辺回路であるドライバーの一体化が達成できる特徴があり、各液晶表示装置のメーカーで開発が進められてきた。しかし、多結晶シリコンＴＦＴの場合、連続駆動させると移動度やオン電流（ＴＦＴがオン状態の場合に流れる電流）の低下及びオフ電流（ＴＦＴがオフ状態の場合に流れる電流）の増加等信頼性上の劣化現象が観測されることがある。この原因はホットキャリア効果と呼ばれており、ドレイン近傍の高電界により発生したホットキャリアの仕業であることが知られている。
【０００４】
一方、設計ルール１．５μｍ以下のＭＯＳトランジスタでは、オフ電流を低減し、ドレイン近傍の高電界を緩和する方法として、ＬＤＤ（Lightly-Doped-Drainの略）構造が量産に適用されている。ＮＭＯＳトランジスタのＬＤＤ構造では、ゲート側壁のサイドウォールを利用してドレイン端部にｎ型の低濃度不純物領域（ｎ−領域）を設け、ドレイン接合の不純物濃度に傾斜を持たせることにより、ドレイン近傍の電界集中を緩和している。しかし、ＬＤＤ構造の場合、シングルドレイン構造に比べ、ドレイン耐圧はかなり向上するが、ｎ−領域の抵抗が大きい為、ドレイン電流が減少するという難点が有る。また、サイドウォールの真下に高電界領域が存在し、そこで衝突電離が最大になり、ホットエレクトロンがサイドウォールに注入される為、ｎ−領域が空乏化し、更に抵抗が増加するＬＤＤ特有の劣化モードが問題になっている。チャネル長の縮小に伴い、以上の問題が顕在化してきた為、０．５μｍ以下のＮＭＯＳトランジスタでは、この問題を克服する構造として、ゲート電極の端部にオーバーラップしてｎ−領域を形成するＧＯＬＤ（Gate-Overlapped-LDDの略）構造が開発され、実際に量産への適用が進められている。
【０００５】
この様な背景の下、ｎチャネル型多結晶シリコンＴＦＴに於いても、ドレイン近傍の高電界を緩和する目的で、ＧＯＬＤ構造ＴＦＴの適用が検討されており、例えば「Mutuko Hatano,Hajime Akimoto and Takesi Sakai,IEDM97 TECHNICAL DIGEST,p523-526,1997」にＧＯＬＤ構造ＴＦＴの検討例が開示されている。当該ＧＯＬＤ構造ＴＦＴに於いては、多結晶シリコンゲートのＬＤＤ用側壁を多結晶シリコンで形成しており、当該ＬＤＤ用側壁の真下の多結晶シリコン層から成る活性層には電界緩和領域として機能する低濃度不純物領域（ｎ−領域）が形成されている。また、低濃度不純物領域（ｎ−領域）の外側には、ソース領域及びドレイン領域として機能する高濃度不純物領域（ｎ＋領域）が形成されている。この様に、ＧＯＬＤ構造ＴＦＴの場合、低濃度不純物領域（ｎ−領域）がゲート電極の端部とオーバーラップして形成されているのが特徴である。
【０００６】
また、ＧＯＬＤ構造ＴＦＴの作製方法に於いて、高濃度不純物領域（ｎ＋領域）及び低濃度不純物領域（ｎ−領域）の形成は、レジストマスクのみで形成する方法と、ゲート電極をマスクに自己整合的に形成する方法とが知られている。レジストマスクのみを用いて形成する方法の場合、レジストマスクを形成する為のフォトリソグラフィ工程が２回必要となり、フォトリソグラフィ工程の増加が大きな難点である。一方、ゲート電極をマスクに自己整合的に形成する方法の場合、フォトリソグラフィ工程の増加が抑制される利点が有り、量産プロセスに有利である。
【０００７】
以上の様に、多結晶シリコンＴＦＴに於いては、ＧＯＬＤ構造ＴＦＴが検討されている。そして、ＧＯＬＤ構造ＴＦＴのゲート電極の加工には、半導体プロセスに一般的に採用されているジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系ポジ型レジストによるフォトリソグラフィ工程と、ドライエッチングによるエッチング工程が適用されている。
【０００８】
ところで、ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系ポジ型レジストによるフォトリソグラフィ工程に於いては、従来からハレーション現象の防止法として、レジスト材に染料である吸光剤を添加する方法が知られている。ハレーション現象とは、高反射率の下地基板の段差肩部からの反射光により、未露光領域のレジストが局部的に異常露光され、レジストパターンの局部的な細りが発生する現象である。ハレーション現象の防止の為、レジスト材に吸光剤を添加する場合、吸光剤の添加量が少ないと、ハレーション現象の防止効果が不十分となる。一方、吸光剤の添加量が多すぎると、ハレーション現象の防止効果は十分であるが、レジスト材の吸光度が大きくなり、レジストパターン側壁テーパー角が小さくなるという弊害がある。従って、ハレーション現象の防止法として、吸光剤をレジスト材に添加する場合、適切な吸光剤濃度に調整する必要がある。
【０００９】
【発明が解決しようとする課題】
図５−Ｆ及び図６−Ｆは当社開発のＧＯＬＤ構造ＴＦＴの例で、第１層ゲート電極と前記第１層ゲート電極上の第２層ゲート電極とから成るゲート電極で構成され、第１層ゲート電極は第２層ゲート電極に比較して、膜厚が薄く、且つチャネル方向の寸法の長く形成されているのが特徴である。当該ＧＯＬＤ構造ＴＦＴの構成は、ガラス基板等の絶縁性基板上に多結晶シリコン膜から成る半導体層を介してゲート絶縁膜２０３ｅ，３０３ｅが積層形成され、その上に膜厚が薄くてチャネル方向寸法の長い第１層ゲート電極２０４ｅ，３０４ｅと、膜厚が厚くてチャネル方向寸法の短い第２層ゲート電極２０５ｅ，３０５ｅとが積層形成されている。そして、膜厚が薄くてチャネル方向寸法の長い第１層ゲート電極２０４ｅ，３０４ｅのみで被覆された半導体層、即ち第１層ゲート電極２０４ｅ，３０４ｅが第２層ゲート電極２０５ｅ，３０５ｅから露出した領域に対応する半導体層には、電界緩和領域として機能するｎ型の低濃度不純物領域（ｎ−領域）がゲート電極とオーバーラップする様に形成され、本明細書ではＬｏｖ領域２０８，３０９と称している。また、Ｌｏｖ領域２０８，３０９の外側には、同じく電界緩和領域として機能するｎ型の低濃度不純物領域（ｎ−領域）がゲート電極とオーバーラップしない様に形成され、本明細書ではＬｏｆｆ領域２０９，３１０と称している。更に、Ｌｏｆｆ領域２０９，３１０の外側には、ソース領域及びドレイン領域として機能するｎ型の高濃度不純物領域（ｎ＋領域）２０７，３０７が形成されている（図５−Ｆ，６−Ｆ参照）。
【００１０】
この様な構成のｎチャネル型のＧＯＬＤ構造ＴＦＴに於いて、ＧＯＬＤ構造ＴＦＴの信頼性向上の為には、第１層ゲート電極２０４ｅ，３０４ｅとオーバーラップしているＬｏｖ領域２０８，３０９は長い方が好ましく、一方でＬｏｖ領域２０８，３０９が長すぎると、寄生容量が増大するという弊害を有している。そこで、Ｌｏｖ領域２０８，３０９を適切な寸法に制御することが求められる。Ｌｏｖ領域２０８，３０９の寸法は第１層ゲート電極２０４ｅ，３０４ｅのみで被覆された領域、即ち第１層ゲート電極２０４ｅ，３０４ｅが第２層ゲート電極２０５ｅ，３０５ｅから露出した領域と等しくなっている。そして、Ｌｏｖ領域２０８，３０９の寸法は、レジスト後退法によるテーパーエッチングでのレジストパターン２０６ａ，３０６ａの後退量で決定されることになる。従って、Ｌｏｖ領域２０８，３０９の寸法を制御するには、テーパーエッチングでのレジストパターン２０６ａ，３０６ａの後退量を制御する必要があり、レジスト後退量はドライエッチングのマスクとなるレジストパターン２０６ａ，３０６ａの側壁テーパー角とドライエッチング条件により制御されることが解っている（図５−Ｆ，６−Ｆ参照）。
【００１１】
しかし、現状のレジストパターン２０６ａ，３０６ａの形状では、レジストパターン側壁テーパー角が９０°以下の範囲で所望のテーパー角より起っている、即ち所望のテーパー角より大きい為、ドライエッチング条件を過激にしてレジスト膜減量を増加させないと、所望のレジスト後退量を実現することが困難で、結果として所望のＬｏｖ領域２０８，３０９の寸法を形成することが困難となっている。一方、ドライエッチング条件を過激にすると、当該ＧＯＬＤ構造ＴＦＴに於けるゲート絶縁膜の破壊に対して、プロセスマージン的に不利となることが予想される。この様に従来技術に於いては、所望のＬｏｖ領域２０８，３０９の寸法を形成することがプロセスマージン的に困難であるという問題点を有している。
【００１２】
本発明は、上記従来技術の問題点を解決することを課題とする。より特定すれば、上記ＧＯＬＤ構造ＴＦＴのＬｏｖ領域の形成に於ける、プロセスマージン上の問題点を解決することを課題とする。
【００１３】
【課題を解決する為の手段】
〔レジストパターン側壁テーパー角の検討〕
先ず、上記ＧＯＬＤ構造ＴＦＴのＬｏｖ領域の寸法とゲート電極のドライエッチングマスクとなるレジストパターン側壁テーパー角との間の関係について説明する。図１はレジストパターンの側壁テーパー角とＬｏｖ領域の寸法との間の相関データーで、レジストパターンの側壁テーパー角とＬｏｖ領域の寸法との間には、強い相関関係（相関係数：r=−0.889）のあることが認められる。図１の実験に於いては、レジストパターンの側壁テーパー角を振る為、ポストベーク（１２０℃程度）後のレジストパターンをオーブンベーク炉で１６０〜２００℃の温度範囲でベーク処理を行って、様々な側壁テーパー角を有するレジストパターンを形成した。尚、オーブンベーク炉でベーク処理した後のレジストパターンはレジスト材のガラス転移温度以上のレジスト軟化温度でベーク処理しており、レジストパターンが熱流動し、側壁部が丸くなっている為、正確に側壁テーパー角を測定することが困難であった。この為、レジストパターンの側壁テーパー角は、レジストパターン底部から１μmの高さに対応する側壁部とレジストパターン端部との間を直線近似し、当該直線と下地基板との成す角を側壁テーパー角と定義して、図１の相関データーを取得した（図１参照）。
【００１４】
図１より、Ｌｏｖ領域の寸法制御の為には、レジストパターン側壁テーパー角の制御が不可欠であることが明らかとなった。尚、図１の実験に於いては、レジストパターン側壁テーパー角を変化させるのに、ガラス転移温度以上のレジスト軟化温度でベーク処理している為、レジストパターン側壁部が丸くなるという欠点を有している。この為、ガラス転移温度以上のレジスト軟化温度でベーク処理する方法の場合、Ｌｏｖ領域の寸法バラツキが大きくなるという弊害を有しており、量産プロセスとして適切でない。よって、此処ではベーク処理によるレジスト軟化以外の方法で、安定してレジストパターンの側壁テーパー角を小さくする方法を検討することとした（図１参照）。
【００１５】
尚、当該レジストパターンの形成に於いては、半導体プロセスに一般的に採用されているジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系ポジ型レジストによるレジストパターンが適用されている。当該レジストパターンは、［レジスト塗布］⇒［プリベーク（９０℃程度）］⇒［露光］⇒［露光後ベーク（１２０℃程度、下記の尚書参照）］⇒［現像］⇒［ポストベーク（１２０℃程度）］とから成るフォトリソグラフィ工程で形成される。また、前記露光後ベークは、単波長（例えば、超高圧水銀灯のｇ線又はｉ線）露光で露光する場合（縮小投影露光装置が該当）に、現像後のレジストパターン側壁に現れる干渉縞を防止する為に採用される工程である。従って、単波長露光でなく複数の露光波長（例えば、超高圧水銀灯のｇ線とｈ線とｉ線）で露光する場合（通常の等倍露光装置が該当）には、前記干渉縞の発生がない為、必ずしも適用されない場合がある点を付記しておく。
【００１６】
この様に、Ｌｏｖ領域の寸法はレジストパターンの側壁テーパー角に依存しているが、実際にはレジストパターンの側壁テーパー角以外にドライエッチング条件にも依存している。ドライエッチング条件として、レジストパターンを膜減させながらドライエッチングするレジスト後退法によるテーパーエッチング法が適用されている。当該テーパーエッチング法に於いては、レジストパターンの膜減を促進させてレジスト後退量を促進させる方法として、ドライエッチングガスに酸素（Ｏ2）を添加したり、バイアスパワーを大きくする方法が知られている。
【００１７】
以上の背景の下、所望のＬｏｖ領域の寸法を得る為には、プロセスマージンの点でレジストパターンの側壁テーパー角を小さくする必要があるが、レジストパターンの側壁テーパー角を小さくする方法として、ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系ポジ型レジストから成るレジスト材に染料である吸光剤を添加し、レジスト膜の露光光に対する光吸収を増加させる方法を提案する。尚、レジスト材に吸光剤を添加した吸光剤含有レジストについては、ハレーション現象の防止技術として、従来から知られた技術であるが、此処ではレジストパターンの側壁テーパ角を小さくすることを目的として、レジスト材に吸光剤を添加している。
【００１８】
図２はレジスト表面から露光光が入射する場合のレジスト表面からの距離と露光光の光強度との間の関係データーで、露光光の光強度がレジスト表面からの距離に対し、指数関数的に減衰する様子を示している。光強度の減衰曲線は、露光光の初期光強度をＩ0とし、レジスト膜表面からの距離ｄ点に於ける露光光の光強度をＩとし、単位膜厚当たりのレジストの吸光度をαとすると、Ｉ＝Ｉ0ｅｘｐ〔−αｄ〕なる関係式で表され、Lambertの法則として一般的に知られている。当該関係式で、αはレジスト材と波長に特有な定数である。レジスト材に吸光剤を添加した場合、光強度の減衰曲線Ｉ＝Ｉ0ｅｘｐ〔−αｄ〕に於いて、単位膜厚当たりの吸光度であるαが大きくなる為、露光光の光強度はレジスト表面からの距離に対し、更に急激に減衰することになる（図２参照）。
【００１９】
露光光の更なる急激な減衰は、レジスト膜の下層部への到達露光エネルギーの減少に繋がる為、レジストパターンの下層部の寸法が上層部に比較し相対的に大きくなり、結果として、レジストパターンの側壁テーパー角が小さくなると考えられる。また、単位膜厚当たりの吸光度αは吸光剤の濃度に依存し、吸光剤の濃度が決まると、吸光度αも一義的に決まると考えられる。従って、吸光剤含有ポジ型レジストに於ける吸光剤の濃度を調整することにより、単位膜厚当たりの吸光度αを制御できる為、レジスト膜の下層部への到達露光エネルギーの減衰状態を制御することが可能となる。その結果として、レジストパターンの側壁テーパー角を厳密に制御することが可能と考えられる。図２の下側には、単位膜厚当たりのレジストの吸光度αが小さい場合と大きい場合のレジストパターン形状の例を図示しており、吸光度αが小さい場合には側壁テーパー角θ1が大きく、吸光度αが大きい場合は側壁テーパー角θ2が小さくなる様子を概略的に示している（図２参照）。
【００２０】
また、図３はジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系ポジ型レジストの露光前後に於ける透過率スペクトルデーターの例を示したもので、図３−Ａは吸光剤添加無しの場合の透過率スペクトルデーターで、図３−Ｂは吸光剤添加有りの場合の透過率スペクトルデーターである。図３より、吸光剤添加の有無に関わらず言えることは、露光前レジストの透過率スペクトルに於いては、３００〜４５０nmの波長域で急激な透過率の低下が有るのに対し、露光後レジストの透過率スペクトルに於いては、当該波長域での急激な透過率の低下は存在しない。当該波長域に於いては、露光により透過率が上昇していることから、露光前レジストの当該波長域での低い透過率の原因は、ジアゾナフトキノン系感光剤による光吸収に起因していることが解る。この様な透過率スペクトル特性を有するレジスト材に吸光剤を添加すると、露光前レジストと露光後レジストに於いて、３００〜５００nmの波長域で共に透過率の低下が起こっている。露光前後で共に透過率が低下する理由としては、吸光剤成分の光吸収は光化学反応を伴わず、露光前後での光吸収の状態に殆ど変化無い為と考えられる。従って、吸光剤含有レジスト膜に露光光が照射された場合、ジアゾナフトキノン系感光剤成分の光吸収は光化学反応の進行に伴い消失し、ベース樹脂であるノボラック樹脂成分と吸光剤成分が露光後レジスト膜の主な光吸収源となっていることが解る（図３参照）。
【００２１】
レジスト材に吸光剤を添加することにより、露光前後の透過率スペクトルに於ける３００〜５００nmの波長域での透過率を低下させること、即ち当該波長域での吸光度αを大きくすることが可能である。この場合、当該波長域での吸光度αは、厳密には波長により異なっている為、露光装置の露光波長によりレジストパターンの側壁テーパー角が異なることが予想される。例えば、縮小投影露光装置の露光波長は超高圧水銀灯のｇ線（４３６nm）又はｉ線（３６５nm）の単波長が採用されており、等倍露光装置である投影露光装置の露光波長は超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）から成る多波長が採用されている。この様に、露光装置により露光波長が異なっている為、同じ吸光剤濃度の吸光剤含有レジストを使用しても、レジストパターンの側壁テーパー角の異なることが予想される。従って、露光装置の種類毎に、レジスト材への吸光剤の種類とその添加量の最適化を図る必要がある。尚、レジストパターンの側壁テーパー角は、露光装置の投影光学系の影響も受ける為、この観点からも、露光装置の種類毎にレジスト材への吸光剤の種類とその添加量の最適化を図る必要があると考えられる。
【００２２】
ところで、吸光剤含有ポジ型レジストを使用するフォトリソグラフィ技術は、ハレーション現象の防止技術として従来から知られている。此処では参考として、吸光剤含有ポジ型レジストによるハレーション現象の防止メカニズムについて図４に基づき説明する。尚、図４はハレーション現象の防止メカニズムを説明する概念図で、図４−Ａにハレーション発生部の断面図、図４−Ｂにハレーション発生部の平面図を示している。図４−Ａの断面図は、図４−ＢのＡ−Ａ’線に於ける断面図である。
【００２３】
ハレーション現象とは、フォトマスク又はレチクルの石英基板１０１を透過した露光光が高反射基板の段差肩部１０３で反射し、石英基板１０１に配置された遮光膜マスクパターン１０２で遮光された未露光部レジスト膜が前記反射光により異常露光される現象である。このハレーション現象により、異常露光部１０４が現像工程で溶解し、異常露光部１０４の欠損したレジストパターン１０５が形成されることになる。また、異常露光部１０４の欠損したレジストパターン１０５を上方から観察すると、異常露光部１０４の欠損により局部的な細り部分を有するレジストパターン１０５が形成されている。尚、この局部的な細り部分の発生は、特に段差肩部１０３からの反射光が集中する部分で発生し易いことが解っている（図４参照）。
【００２４】
この様なハレーション現象の発生部に於いて、段差肩部１０３までのレジスト表面１０６からの距離をｄ1、段差肩部１０３と異常露光部１０４との間の距離をｄ2とし、段差肩部１０３で露光光が１００％反射すると仮定した場合、異常露光部１０４に到達する反射光の光強度は、Ｉ＝Ｉ0ｅｘｐ〔−α(ｄ1＋ｄ2)〕で表される。従って、単位膜厚当たりのレジストの吸光度αを大きくするか、又は段差肩部１０３と異常露光部１０４との間の距離ｄ2を大きくすることで、異常露光部１０４に到達する反射光の光強度を低減できると考えられる。段差肩部１０３と異常露光部１０４との間の距離ｄ2を大きくする方法は、全てのハレーション発生部に於ける回路パターンの設計変更を意味し、労力的に困難である。一方、単位膜厚当たりのレジストの吸光度αを大きくする方法は、レジスト材に吸光剤を添加することで簡単に実現できる為、簡便なハレーション現象の防止技術として実用化されている（図４参照）。
【００２５】
上記ハレーション現象の防止を目的とする場合に於いては、吸光剤の添加量は一般的にハレーション現象の防止に必要な最小添加量が添加される。吸光剤の添加量が多すぎると、ハレーション現象を確実に抑制することができるが、レジストパターンの側壁テーパー角が小さくなるという弊害がある為である。本発明はレジストパターンの側壁テーパー角を小さくすることを目的としており、吸光剤を過剰に添加することにより、レジストパターンの側壁テーパー角が小さくなるという弊害を積極的に利用しようというものである。従って、本発明の主旨は、ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系の吸光剤含有ポジ型レジストに於いて、吸光剤の濃度を調整し、レジストパターンの側壁テーパー角を所望のテーパー角に制御することにより、第１層ゲート電極が第２層ゲート電極に比較し、膜厚が薄く且つチャネル方向の寸法の長い２層構造のゲート電極を有するＧＯＬＤ構造ＴＦＴのＬｏｖ領域の寸法を所望の寸法範囲に制御することである。
【００２６】
〔半導体装置の作製方法〕
半導体装置の作製方法の視点で、当該問題点の解決手段を以下の発明の構成１〜３に記載する。
【００２７】
本発明の構成は、被膜上にジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系の吸光剤含有ポジ型レジストから成るレジストパターンを形成する第１の工程と、前記レジストパターンを用いて前記被膜をドライエッチングする第２の工程とを備えた半導体装置の作製方法に於いて、前記吸光剤含有ポジ型レジストに含まれる吸光剤の濃度を調整することにより、前記レジストパターンの側壁テーパー角を所望のテーパー角に制御し、最終的にエッチングパターンのテーパ領域の寸法を所望の寸法範囲に制御することを特徴としている。
【００２８】
本発明の他の構成は、絶縁性基板上に半導体層とゲート絶縁膜と第１層ゲート電極膜と第２層ゲート電極膜を前記絶縁性基板に近い方から順に積層形成する第１の工程と、当該構造の基板上にジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系の吸光剤含有ポジ型レジストから成るゲート電極形成用のレジストパターンを形成する第２の工程と、前記レジストパターンをマスクにドライエッチングし、第１層ゲート電極と第２層ゲート電極とから成る第１形状のゲート電極を形成する第３の工程と、一導電型の不純物元素を注入して、前記第１形状のゲート電極の外側に対応する前記半導体層に第１の不純物領域を形成する第４の工程と、前記第１形状のゲート電極上に存在するレジストパターンをマスクに追加ドライエッチングし、第１層ゲート電極が第２層ゲート電極よりチャネル方向の寸法の長い第２形状のゲート電極を形成する第５の工程と、前記不純物元素を注入して、前記第２形状のゲート電極の前記第１層ゲート電極の露出領域に対応する前記半導体層に第２の不純物領域を形成し、同時に前記第２形状のゲート電極の外側に対応する前記半導体層に第３の不純物領域を形成する第６の工程とを備えた半導体装置の作製方法に於いて、前記吸光剤含有ポジ型レジストに含まれる吸光剤の濃度を調整することにより、前記レジストパターンの側壁テーパー角を所望のテーパー角に制御し、最終的に前記第２の不純物領域のチャネル方向の寸法を所望の寸法範囲に制御することを特徴としている。
【００２９】
本発明の他の構成は、絶縁性基板上に半導体層とゲート絶縁膜と第１層ゲート電極膜と第２層ゲート電極膜を前記絶縁性基板に近い方から順に積層形成する第１の工程と、当該構造の基板上にジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系の吸光剤含有ポジ型レジストから成るゲート電極形成用のレジストパターンを形成する第２の工程と、前記レジストパターンをマスクにドライエッチングし、第１層ゲート電極と第２層ゲート電極とから成る第１形状のゲート電極を形成する第３の工程と、一導電型の不純物元素を注入して、前記第１形状のゲート電極の外側に対応する前記半導体層に第１の不純物領域を形成する第４の工程と、前記第１形状のゲート電極上に存在するレジストパターンをマスクに追加ドライエッチングし、第１層ゲート電極が第２層ゲート電極よりチャネル方向の寸法の長い第２形状のゲート電極を形成する第５の工程と、前記不純物元素を注入して、前記第２形状のゲート電極の前記第１層ゲート電極の露出領域に対応する前記半導体層に第２の不純物領域を形成する第６の工程と、追加ドライエッチングにより前記第２形状のゲート電極の第１層ゲート電極を選択的にエッチングし、第１層ゲート電極の端部が後退した第３形状のゲート電極を形成する第７の工程とを備えた半導体装置の作製方法に於いて、前記吸光剤含有ポジ型レジストに含まれる吸光剤の濃度を調整することにより、前記レジストパターンの側壁テーパー角を所望のテーパー角に制御し、最終的に前記第２の不純物領域での前記第３形状のゲート電極と重なる領域のチャネル方向の寸法を所望の寸法範囲に制御することを特徴としている。
【００３０】
上記構成の発明に於いて、ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系の吸光剤含有ポジ型レジストから成るゲート電極形成用のレジストパターンに含まれる吸光剤の濃度を調整する。この吸光剤濃度の調整により、当該レジストの露光光に対する吸光度を大きくする方向に調整する。換言すると、当該レジストの露光光に対する透過率を小さくする方向に調整することができる。従って、吸光剤濃度の調整により、露光光強度の急激な減衰を実現できる為、レジスト膜下層部への到達露光エネルギーを減少させることができる。この為、レジスト膜上層部の露光エネルギーを大きく、レジスト膜下層部の露光エネルギーを小さくすることができ、レジストパターン下層部の寸法が上層部に比較し相対的に大きくすることが可能となる。即ち、吸光剤濃度の調整により、レジストパターンの側壁テーパー角を小さくする方向で制御可能となることが考えられる。
【００３１】
本発明の構成に於いて、ゲート電極形成用のレジストパターンの側壁テーパー角を小さくする方向で制御可能になると、ドライエッチング時のレジスト膜減量が少なくても、所望のレジスト後退量を容易に実現できる。この為、レジスト後退法による単層膜のテーパーエッチングに於いて、テーパー領域の寸法を大きくする方向で所望の寸法範囲に容易に制御可能になることが考えられる。
【００３２】
本発明の構成に於いて、ゲート電極形成用のレジストパターンの側壁テーパー角を小さくする方向で制御可能になると、ドライエッチング時のレジスト膜減量が少なくても、所望のレジスト後退量を比較的容易に実現できる。この為、第１層ゲート電極が第２層ゲート電極よりチャネル方向の寸法の長い前記第２形状のゲート電極に於いて、第１層ゲート電極の第２層ゲート電極からの露出領域のチャネル方向の寸法を大きくする方向で所望の寸法範囲に容易に制御可能になることが考えられる。従って、当該露出領域に対応する前記第２の不純物領域のチャネル方向の寸法を所望の寸法範囲に容易に制御することが可能である。
【００３３】
本発明の構成に於いて、ゲート電極形成用のレジストパターンの側壁テーパー角を小さくする方向で制御可能になると、ドライエッチング時のレジスト膜減量が少なくても、所望のレジスト後退量を比較的容易に実現できる。この為、前記第２形状のゲート電極に於ける第１層ゲート電極の第２層ゲート電極からの露出領域のチャネル方向の寸法、即ち前記第２の不純物領域のチャネル方向の寸法を所定の寸法範囲に制御可能である。従って、前記第２形状のゲート電極を追加エッチングして形成される前記第３形状のゲート電極と前記第２の不純物領域とが重なる領域のチャネル方向の寸法を所望の寸法範囲に制御可能と考えられる。
【００３４】
【発明の実施の形態】
本発明の実施形態について、図５〜６に基づき具体的に記載する。
【００３５】
〔実施形態１〕
本実施形態に於いては、第１層ゲート電極が第２層ゲート電極に比較し、膜厚が薄く且つチャネル方向の寸法の長い２層構造のゲート電極を有するＧＯＬＤ構造ＴＦＴの作製方法について、図５に基づき記載する。
【００３６】
先ず、絶縁性のガラス基板２０１上にプラズマＣＶＤ法又は減圧ＣＶＤ法により膜厚５３nmの非晶質シリコン膜を堆積し、熱処理することにより膜厚５０nmの多結晶シリコン膜２０２を成膜する。この際、非晶質シリコン膜の熱処理法としては、アニール炉による６００℃−２４時間程度の熱処理、又はレーザーパワー２００mJ／cm2以上でのレーザー結晶化、又はアニール炉による熱処理とレーザー結晶化との組合せ等が挙げられる（図５−Ａ参照）。
【００３７】
次に、プラズマＣＶＤ法又は減圧ＣＶＤ法により、膜厚１００nmのシリコン酸化膜から成るゲート絶縁膜２０３ａを堆積する。その後、膜厚３０nmのＴａＮ膜である第１層ゲート電極膜２０４ａと、膜厚３７０nmのＷ膜である第２層ゲート電極膜２０５ａとから成るゲート電極膜をスパッタ法により堆積する。此処で、第１層ゲート電極膜２０４ａと第２層ゲート電極膜２０５ａは、後のプロセス温度に耐え得る耐熱性材料である必要がある。耐熱性材料の例としては、Ｔａ（タンタル），Ｍｏ（モリブデン），Ｔｉ（チタン），Ｗ（タングステン）等の高融点金属、及び高融点金属と窒素との化合物である金属窒化物、及び高融点金属とシリコンとの化合物である金属シリサイド等が挙げられる。第１層ゲート電極膜２０４ａと第２層ゲート電極膜２０５ａは、各々種類の異なる高融点金属及び高融点金属化合物とで構成されている。尚、本実施形態では、ＴａＮ膜とＷ膜の組合せを採用した（図５−Ａ参照）。
【００３８】
次に、ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系の吸光剤含有ポジ型レジストと多波長露光（例えば、超高圧水銀灯のｇ線とｈ線とｉ線）の等倍露光装置との組合せから成るフォトリソグラフィ工程を行い、第２層ゲート電極膜２０５ａの上にジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系の吸光剤含有ポジ型レジストから成るゲート電極形成用の８μm寸法のレジストパターン２０６ａを形成する。この際、当該レジストパターン２０６ａは、吸光剤濃度の調整により、レジストパターン２０６ａの側壁テーパー角を小さくなる方向で所望の側壁テーパー角に制御可能であり、本実施形態では所望の側壁テーパー角として４５〜６５°の範囲で制御している。レジストパターン２０６ａの側壁テーパー角は吸光剤の濃度に厳密に依存し、吸光剤の濃度が一定の場合、レジストパターン２０６ａの側壁テーパー角も一定となり、安定した形状のレジストパターン２０６ａを形成することが可能と考えられる。尚、レジストパターン２０６ａの側壁テーパー角の制御範囲（４５〜６５°）は、後工程で形成される第２の不純物領域であるＬｏｖ領域の寸法を０．８〜１．２μmの範囲に制御する為、図１の回帰直線の式（ｙ＝−０．０１９８ｘ＋２．０７３４）を利用して求めたものである（図５−Ａ参照）。
【００３９】
次に、前記レジストパターン２０６ａをマスクに第２層ゲート電極膜２０５ａのみをテーパーエッチングし、順テーパー形状を有する第２層ゲート電極膜２０５ｂを形成（第１ステップのエッチング）する。ドライエッチング装置としては、松下電器産業製の高密度プラズマ利用のＩＣＰドライエッチング装置（装置名：Ｅ６４５）を使用し、レジストパターン２０６ａに対する選択比を下げることにより、レジストパターン２０６ａを後退させながらエッチングを行っている。この際、ドライエッチング条件としては、ＣＦ4とＣｌ2とＯ2の混合ガスの流量が各々２５sccm（ＣＦ4）と２５sccm（Ｃｌ2）と１０sccm（Ｏ2）で、ＩＣＰパワーが５００Ｗ、バイアスパワーが１５０Ｗ、ガス圧力が１．０Ｐａであり、ジャストエッチ（通常１２０秒程度）に１０％のオーバーエッチを追加したエッチング時間でドライエッチング処理を行っている。尚、ドライエッチングのマスクであるレジストパターン２０６ａは、レジスト後退によりレジストパターン２０６ｂの形状に変化している（図５−Ｂ参照）。
【００４０】
次に、第２層ゲート電極膜２０５ｂをマスクに、連続して第１層ゲート電極膜２０４ｂを異方性エッチングし、第１層ゲート電極膜２０４ｃを形成（第２ステップのエッチング）する。この際、ドライエッチング条件としては、ＣＦ4とＣｌ2の混合ガスの流量が各々３０sccm（ＣＦ4）と３０sccm（Ｃｌ2）で、ＩＣＰパワーが５００Ｗ、バイアスパワーが２０Ｗ、ガス圧力が１．０Ｐａであり、ジャストエッチ（通常４５秒程度）に１５秒のオーバーエッチを追加したエッチング時間でドライエッチング処理を行っている（図５−Ｃ参照）。
【００４１】
尚、上記の第１ステップのエッチングと第２ステップのエッチングによる連続的ドライエッチング処理により、第１層ゲート電極膜２０４ｃと第２層ゲート電極膜２０５ｃとから成る第１形状のゲート電極が形成される（図５−Ｃ参照）。
【００４２】
次に、イオンドープ装置を使用して、高ドーズ量のｎ型不純物を注入し、第１の不純物領域を形成する。ドーピング条件としては、ｎ型不純物であるＰ（リン）元素を使用し、加速電圧６０〜１００ｋＶで、ドーズ量１．７×１０15ions／cm2のドーピング条件で処理する。当該ドーピング処理により、第１形状のゲート電極の外側に対応する多結晶シリコン膜に、ソース領域及びドレイン領域として機能する第１の不純物領域であるｎ型不純物の高濃度不純物領域（ｎ＋領域）２０７を形成する（図５−Ｃ参照）。
【００４３】
次に、レジストパターン２０６ｃをマスクに第２層ゲート電極膜２０５ｃと第１層ゲート電極膜２０４ｃの両方を異方性エッチングすることにより、両方のゲート電極膜を後退させ、第２層ゲート電極膜２０５ｄと第１層ゲート電極膜２０４ｄを形成（第３ステップのエッチング）する。この際、ドライエッチング条件としては、ＣＦ4とＣｌ2の混合ガスの流量が各々３０sccm（ＣＦ4）と３０sccm（Ｃｌ2）で、ＩＣＰパワーが５００Ｗ、バイアスパワーが２０Ｗ、ガス圧力が１．０Ｐａであり、６０秒に固定したエッチング時間でドライエッチング処理を行っている。尚、露出したゲート絶縁膜２０３ｄには、先の第２ステップのエッチングで形成された段差と、第３ステップのエッチングで形成された段差の両方が存在している（図５−Ｄ参照）。
【００４４】
次に、レジストパターン２０６ｄをマスクに第２層ゲート電極膜２０５ｄのみを選択的に異方性エッチングし、チャネル方向寸法の長い第１層ゲート電極膜２０４ｅとチャネル方向寸法の短い第２層ゲート電極膜２０５ｅとを形成（第４ステップのエッチング）する。この際、ドライエッチング条件としては、ＣＦ4とＣｌ2とＯ2の混合ガスの流量が各々２０sccm（ＣＦ4）と２０sccm（Ｃｌ2）と２０sccm（Ｏ2）で、ＩＣＰパワーが５００Ｗ、バイアスパワーが２０Ｗ、ガス圧力が１．０Ｐａであり、２０秒に固定したエッチング時間でドライエッチング処理を行っている。また、露出した第１層ゲート電極膜２０４ｅは、端部に近づく程、エッチングプラズマに長い時間曝される為、エッチングにより膜厚が薄くなっている（図５−Ｅ参照）。
【００４５】
尚、上記の第３ステップのエッチングと第４ステップのエッチングによる連続的ドライエッチング処理により、第１層ゲート電極膜２０４ｅが第２層ゲート電極膜２０５ｅよりチャネル方向の寸法の長い第２形状のゲート電極が形成される（図５−Ｅ参照）。
【００４６】
次に、残存しているレジストパターン２０６ｅを除去する。その後、イオンドープ装置を使用して、低ドーズ量のｎ型不純物を注入する。ドーピング条件としては、ｎ型不純物であるＰ（リン）元素を使用し、加速電圧６０〜１００ｋＶで、ドーズ量３×１０12〜３×１０13ions／cm2のドーピング条件で処理する。このドーピング処理により、第１層ゲート電極膜２０４ｅの第２層ゲート電極膜２０５ｅからの露出領域に対応する多結晶シリコン膜に、電界緩和領域として機能する第２の不純物領域（Ｌｏｖ領域のこと）であるｎ型不純物の低濃度不純物領域（ｎ−−領域）２０８を形成し、同時に第１層ゲート電極膜２０４ｅの外側に対応する多結晶シリコン膜に、電界緩和領域として機能する第３の不純物領域（Ｌｏｆｆ領域のこと）であるｎ型不純物の低濃度不純物領域（ｎ−領域）２０９を形成する。尚、ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系の吸光剤含有ポジ型レジストから成るレジストパターン２０６ａに於いては、吸光剤濃度の調整により、レジストパターン２０６ａの側壁テーパー角を４５〜６５°の範囲に制御している為、Ｌｏｖ領域である第２の不純物領域の寸法は、所望の寸法範囲である０．８〜１．２μmの範囲に制御されている（図５−Ｆ参照）。
【００４７】
この様に、本実施形態のＧＯＬＤ構造ＴＦＴの作製方法に於いては、吸光剤含有ポジ型レジストの吸光剤濃度の調整により、ゲート電極形成用レジストパターンの側壁テーパー角を小さくなる方向で所望の側壁テーパー角に制御可能であり、本実施形態では所望の側壁テーパー角として４５〜６５°の範囲に制御している。この為、ドライエッチング工程に於いて、レジスト膜減量が少なくても、レジスト後退量を比較的大きくすることができる。
【００４８】
従って、第１層ゲート電極が第２層ゲート電極よりチャネル方向の寸法の長い前記第２形状のゲート電極に於いて、第１層ゲート電極の第２層ゲート電極からの露出領域のチャネル方向の寸法を大きくする方向で所望の寸法範囲に容易に制御可能である。このことは、電界緩和領域として機能する前記第２の不純物領域（Ｌｏｖ領域のこと）のチャネル方向寸法を大きくする方向で所望の寸法範囲に制御可能であることを意味し、本実施形態では、前記第２の不純物領域の寸法を０．８〜１．２μmの範囲に制御している。尚、前記第２の不純物領域（Ｌｏｖ領域のこと）の寸法制御範囲０．８〜１．２μmは、当該ＧＯＬＤ構造ＴＦＴの信頼性を考慮して、適性寸法範囲を定めたものである。
【００４９】
上記の様に、本実施形態のＧＯＬＤ構造ＴＦＴの作製方法に於いては、電界緩和領域として機能する前記第２の不純物領域（Ｌｏｖ領域のこと）のチャネル方向寸法を大きくする方向で所望の寸法範囲に制御可能である。このことは、前記第２の不純物領域（Ｌｏｖ領域のこと）のチャネル方向寸法の安定化に有利に作用すると考えられる。従って、本発明は、当該ＧＯＬＤ構造ＴＦＴのホットキャリアに対する信頼性の向上に有効であると考えられる。
〔実施形態２〕
第１層ゲート電極が第２層ゲート電極に比較し、膜厚が薄く且つチャネル方向寸法の長い２層構造のゲート電極を有するＧＯＬＤ構造ＴＦＴについて、実施形態１とは別の作製方法を図６に基づき記載する。
【００５０】
本実施形態に於いて、図６−Ａから図６−Ｃに示す作製方法は、実施形態１の図５−Ａから図５−Ｃで記載した作製方法と基本的に同一である為、此処では詳細な説明は省略する。これらの作製工程について簡単に説明すると、レジストパターン３０６ａをマスクに第１ステップのエッチングと第２ステップのエッチングによる連続的ドライエッチング処理が行われ、第１層ゲート電極膜３０４ｃと第２層ゲート電極膜３０５ｃとから成る第１形状のゲート電極が形成される。また、第１形状のゲート電極の外側に対応する多結晶シリコン膜には、高ドーズ量のｎ型不純物が注入され、ソース領域及びドレイン領域として機能する第１の不純物領域であるｎ型不純物の高濃度不純物領域（ｎ＋領域）３０７が形成される。
【００５１】
また、レジストパターン３０６ａは、実施形態１と同様に、８μm寸法のレジストパターン３０６ａで、ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系の吸光剤含有ポジ型レジストを用いて形成されている。当該レジストパターン３０６ａは、吸光剤濃度の調整により、レジストパターン３０６ａの側壁テーパー角を小さくなる方向で所望の側壁テーパー角に制御可能であり、実施形態１と同様に、所望の側壁テーパー角として４５〜６５°の範囲で制御されている。
【００５２】
次に、レジストパターン３０６ｃをマスクに第２層ゲート電極膜３０５ｃのみを選択的に異方性エッチング（第３ステップのエッチング）し、チャネル方向寸法の長い第１層ゲート電極膜３０４ｄとチャネル方向寸法の短い第２層ゲート電極膜３０５ｄとから成る第２形状のゲート電極を形成する。この際、ドライエッチング条件としては、ＣＦ4とＣｌ2とＯ2の混合ガスの流量が各々２０sccm（ＣＦ4）と２０sccm（Ｃｌ2）と２０sccm（Ｏ2）で、ＩＣＰパワーが５００Ｗ、バイアスパワーが２０Ｗ、ガス圧力が１．０Ｐａであり、７０秒に固定したエッチング時間でドライエッチング処理を行っている。また、露出した第１層ゲート電極膜３０４ｄは、端部に近づく程、エッチングプラズマに長い時間曝される為、エッチングにより膜厚が薄くなっている。尚、露出したゲート絶縁膜３０３ｄには、第２ステップのエッチングと第３ステップのエッチングにより１つの大きな段差が形成されている（図６−Ｄ参照）。
【００５３】
次に、イオンドープ装置を使用して、低ドーズ量のｎ型不純物を注入する。ドーピング条件としては、ｎ型不純物であるＰ（リン）元素を使用し、加速電圧６０〜１００ｋＶで、ドーズ量３×１０12〜３×１０13ions／cm2のドーピング条件で処理する。このドーピング処理により、第１層ゲート電極膜３０４ｄの第２層ゲート電極膜３０５ｄからの露出領域に対応する多結晶シリコン膜に、第２の不純物領域であるｎ型不純物の低濃度不純物領域（ｎ−領域）３０８を形成する（図６−Ｄ参照）。
【００５４】
次に、レジストパターン３０６ｄと第２層ゲート電極膜３０５ｄとをマスクに第１層ゲート電極膜３０４ｄのみを選択的にエッチング（第４ステップのエッチング）し、チャネル方向長さの後退した第１層ゲート電極膜３０４ｅを有する第３形状のゲート電極を形成する。この際、ドライエッチング条件としては、ＣＦ4とＣｌ2とＯ2の混合ガスの流量が各々２５sccm（ＣＦ4）と２５sccm（Ｃｌ2）と１０sccm（Ｏ2）で、ＩＣＰパワーが５００Ｗ、バイアスパワーが２０Ｗ、ガス圧力が１．０Ｐａであり、２０秒に固定したエッチング時間でドライエッチング処理を行っている（図６−Ｅ参照）。
【００５５】
当該第４ステップのエッチングにより、先に形成した第２の不純物領域であるｎ型不純物の低濃度不純物領域（ｎ−領域）３０８は、第１層ゲート電極膜３０４ｅとオーバーラップしているＬｏｖ領域３０９と、第１層ゲート電極膜３０４ｅとオーバーラップしてないＬｏｆｆ領域３１０とに区分され、共に電界緩和領域としての機能を有している。最後に、ドライエッチングのマスクであるレジストパターン３０６ｅを除去する。尚、ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系の吸光剤含有ポジ型レジストから成るレジストパターン３０６ａに於いては、吸光剤の濃度を調整することにより、レジストパターン３０６ａの側壁テーパー角を４５〜６５°の範囲に制御している為、前記第２の不純物領域と前記第３形状のゲート電極である第１層ゲート電極膜３０４ｅとのオーバーラップ領域であるＬｏｖ領域の寸法は、所望の寸法範囲である０．８〜１．２μmの範囲に制御されている（図６−Ｆ参照）。
【００５６】
この様に、本実施形態のＧＯＬＤ構造ＴＦＴの作製方法に於いては、吸光剤含有ポジ型レジストの吸光剤濃度の調整により、ゲート電極形成用レジストパターンの側壁テーパー角を小さくなる方向で所望の側壁テーパー角に制御可能であり、本実施形態では所望の側壁テーパー角として４５〜６５°の範囲に制御している。この為、ドライエッチング工程に於いて、レジスト膜減量が少なくても、レジスト後退量を容易に大きくすることができる。
【００５７】
従って、第１層ゲート電極が第２層ゲート電極よりチャネル方向の寸法の長い前記第２形状のゲート電極に於いて、第１層ゲート電極の第２層ゲート電極からの露出領域のチャネル方向の寸法を大きくする方向で所定の寸法範囲に容易に制御可能である。即ち、前記第２の不純物領域のチャネル方向寸法を大きくする方向で所定の寸法範囲に制御可能である。このことは、前記第２の不純物領域と前記第３形状のゲート電極に於ける第１層ゲート電極とのオーバーラップ領域であるＬｏｖ領域の寸法を大きくする方向で所望の寸法範囲に容易に制御可能であることを意味し、本実施形態では、Ｌｏｖ領域の寸法を０．８〜１．２μmの範囲に制御している。尚、電界緩和領域として機能するＬｏｖ領域の寸法制御範囲０．８〜１．２μmは、当該ＧＯＬＤ構造ＴＦＴの信頼性を考慮して、適性寸法範囲を定めたものである。
【００５８】
上記の様に、本実施形態のＧＯＬＤ構造ＴＦＴの作製方法に於いては、電界緩和領域として機能するＬｏｖ領域のチャネル方向寸法を大きくする方向で所望の寸法範囲に容易に制御可能である。このことは、Ｌｏｖ領域のチャネル方向寸法の安定化に有利に作用する。従って、当該ＧＯＬＤ構造ＴＦＴのホットキャリアに対する信頼性の向上に有効であると考えられる。
【００５９】
以上、本発明のＧＯＬＤ構造ＴＦＴの作製方法について、実施形態１と実施形態２で具体的に説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変更可能であることは言うまでもない。例えば、実施形態１と実施形態２に於いては、ｎチャネル型のＧＯＬＤ構造ＴＦＴの作製方法について記載したが、本発明はｐチャネル型のＧＯＬＤ構造ＴＦＴにも適用可能である。この場合は、実施形態１又は実施形態２に於ける、第１〜第３の不純物領域にｐ型不純物であるＢ（ボロン）元素が注入される。
【００６０】
【実施例】
〔実施例１〕
本実施例では、アクティブマトリクス型液晶表示装置の作製方法を図７〜図１２に基づき具体的に説明する。尚、本実施例に於いては、ＴＦＴの活性層である半導体層に通常の多結晶シリコン膜でなく、触媒元素を利用して結晶化される結晶質シリコン膜を適用した例を示している。
【００６１】
最初に、ガラス基板４０１上にプラズマＣＶＤ法により、各々組成比の異なる第１層目の酸化窒化シリコン膜４０２ａを５０nmと第２層目の酸化窒化シリコン膜４０２ｂを１００nmの膜厚で堆積し、下地膜４０２を成膜する。尚、此処で用いるガラス基板４０１としては、石英ガラス又はバリウムホウケイ酸ガラス又はアルミノホウケイ酸ガラス等が有る。次に、前記下地膜４０２（４０２ａと４０２ｂ）上に、プラズマＣＶＤ法により、非晶質シリコン膜４０３ａを５５nmの膜厚で堆積する。堆積の際、非晶質シリコン膜４０３ａの表面は、処理雰囲気中に混入した空気中の酸素の影響により極薄の自然酸化膜（図示せず）が成膜されている。尚、本実施例ではプラズマＣＶＤ法で非晶質シリコン膜４０３ａを堆積しているが、減圧ＣＶＤ法で堆積しても構わない（図７−Ａ参照）。
【００６２】
また、非晶質シリコン膜４０３ａの堆積に際しては、空気中に存在する炭素，酸素及び窒素が混入する可能性がある。これらの不純物ガスの混入は、最終的に得られるＴＦＴ特性の劣化を引き起こすことが経験的に知られており、このことから前記不純物ガスの混入は結晶化の阻害要因として作用することが知られている。従って、前記不純物ガスの混入は徹底的に排除することが好ましく、具体的な濃度範囲としては、炭素及び窒素の場合は共に５Ｅ１７atoms／cm3以下とし、酸素の場合は１Ｅ１８atoms／cm3以下とするのが好ましい（図７−Ａ参照）。
【００６３】
次に、当該基板を希フッ酸で所定時間洗浄する。当該処理により、非晶質シリコン膜４０３ａの表面に成膜されている自然酸化膜（図示せず）の除去を行い、続けて水洗処理を行った後に当該基板を乾燥する。その後、所定時間のオゾン水処理を行うことにより、非晶質シリコン膜４０３ａをライト酸化する。当該ライト酸化処理により、非晶質シリコン膜４０３ａ上に清浄な極薄のシリコン酸化膜（図示せず）を成膜し、続けて当該基板を乾燥する。また、極薄のシリコン酸化膜（図示せず）は、過酸化水素水で処理することにより成膜しても良い。尚、極薄のシリコン酸化膜（図示せず）の成膜は、後に触媒元素溶液であるＮｉ元素水溶液をスピン添加法で添加する際に、非晶質シリコン膜４０３ａに対する濡れ性を改善し、Ｎｉ元素を均一に付着させる為のものである（図７−Ａ参照）。
【００６４】
次に、非晶質シリコン膜４０３ａ（厳密には、図示しない極薄のシリコン酸化膜）の全面に、結晶化の助長作用を有する触媒元素溶液であるＮｉ元素水溶液をスピン添加法により添加する。本実施例では、Ｎｉ化合物であるニッケル酢酸塩を純水に溶解し、重量換算で１０ppmの濃度に調整したＮｉ元素水溶液をスピン添加し、非晶質シリコン膜４０３ａ（厳密には極薄のシリコン酸化膜）の全面に、Ｎｉ含有層（図示せず）を均一に付着させる（図７−Ａ参照）。
【００６５】
次に、非晶質シリコン膜４０３ａ中の含有水素量を５atom％以下に制御する為、当該基板を窒素雰囲気中で４５０℃−１時間の条件で熱処理し、非晶質シリコン膜４０３ａ中の含有水素の脱水素化処理を行う（図７−Ｂ参照）。
【００６６】
次に、電熱炉に於いて、５５０℃−４時間の条件で熱処理することにより、非晶質シリコン膜４０３ａの結晶化を行い、結晶質シリコン膜４０３ｂを成膜する。その後、得られた結晶質シリコン膜４０３ｂの結晶性を向上させる為、結晶質シリコン膜４０３ｂに対して、パルス発振型のＫｒＦエキシマレーザー（波長２４８nm）によるレーザー照射を行う（図７−Ｂ参照）。
【００６７】
尚、本明細書に於いては、触媒元素であるＮｉ元素を利用して結晶化される多結晶シリコン膜を通常の多結晶シリコン膜と区別する為に、結晶質シリコン膜と称している。此処で、多結晶とせずに結晶質と称している理由は、通常の多結晶シリコン膜と比較し、結晶粒が概略同一方向に配向しており、高い電界効果移動度を有する等の特徴がある為、多結晶シリコン膜と区別する趣旨である。
【００６８】
次に、通常のフォトリソグラフィ処理及びドライエッチング処理により、結晶質シリコン膜４０３ｂをパターン形成し、ＴＦＴのチャネル領域及びソース領域及びドレイン領域と成る半導体層４０４〜４０８を形成する。尚、半導体層４０４〜４０８の形成後、ＴＦＴのＶｔｈ制御の為、ｎ型又はｐ型不純物（Ｂ：ボロン又はＰ：リン）のイオンドープであるチャネルドープを実施しても構わない（図８−Ａ参照）。
【００６９】
次に、前記半導体層４０４〜４０８を覆う様に、プラズマＣＶＤ法により膜厚１００nmの酸化窒化シリコン膜から成るゲート絶縁膜４０９を堆積する。尚、ゲート絶縁膜４０９の堆積の際、半導体層４０４〜４０８の表面は自然酸化膜（図示せず）で覆われている為、希フッ酸処理により除去する。その後、ゲート絶縁膜４０９上に導電性の２層構造のゲート電極膜をスパッタ法により堆積する。此処で適用される２層構造のゲート電極材料としては、後の不純物元素の活性化を兼ねたゲッタリング用の熱処理温度（５５０〜６５０℃程度）に耐え得る耐熱性材料が好ましく、例えばＴａ（タンタル），Ｍｏ（モリブデン），Ｔｉ（チタン），Ｗ（タングステン）等の高融点金属、及び高融点金属と窒素との化合物である金属窒化物又は高融点金属とシリコンとの化合物である金属シリサイド等の組合せが考えられる。尚、本実施例では、膜厚３０nmのＴａＮ膜から成る第１層ゲート電極膜４１０と膜厚３７０nmのＷ膜から成る第２層ゲート電極膜４１１とをスパッタ法により堆積する（図８−Ｂ参照）。
【００７０】
次に、ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系の吸光剤含有ポジ型レジストと多波長（例えば、超高圧水銀灯のｇ線とｈ線とｉ線）露光の等倍露光装置との組合せから成るフォトリソグラフィ工程を行い、第２層ゲート電極膜４１１の上にレジストパターン４１２ａ〜４１７ａを形成する。当該レジストパターン４１２ａ〜４１７ａは、ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系の吸光剤含有ポジ型レジストに於ける吸光剤濃度の調整により、レジストパターン４１２ａ〜４１７ａの側壁テーパー角が４５〜６５°の範囲に制御されている。この際、レジストパターン４１２ａ〜４１７ａの側壁テーパー角は吸光剤の濃度に厳密に依存する為、吸光剤の濃度が一定の場合、レジストパターン４１２ａ〜４１７ａの側壁テーパー角も一定となり、安定した形状のレジストパターン４１２ａ〜４１７ａを形成することが可能である。また、レジストパターン４１２ａ〜４１７ａの側壁テーパー角の制御範囲（４５〜６５°）は、後工程で形成されるＬｏｖ領域の寸法を０．８〜１．２μmの範囲に制御する為、図１の回帰直線の式（ｙ＝−０．０１９８Ｘ＋２．０７３４）を利用して求めたものである。尚、レジストパターン４１２ａ〜４１７ａに於いて、レジストパターン４１２ａ〜４１５ａはレジスト寸法が８μmのゲート電極形成用レジストパターンで、レジストパターン４１６ａは保持容量用電極を形成する為のレジストパターンで、レジストパターン４１７ａはソース配線として機能する電極を形成する為のレジストパターンである（図９−Ａ参照）。
【００７１】
次に、前記レジストパターン４１２ａ〜４１７ａをマスクに第１のドライエッチング処理を行うことにより、順テーパー形状を有する第２層ゲート電極４１８ｂ〜４２１ｂと第２層保持容量用電極４２２ｂと第２層ソース配線用電極４２３ｂ、及び第１層ゲート電極４２４ｂ〜４２７ｂと第１層保持容量用電極４２８ｂと第１層ソース配線用電極４２９ｂとから成る第１形状の電極を形成する。この際、ドライエッチング装置としては、松下電器産業製の高密度プラズマ利用のＩＣＰドライエッチング装置（装置名：Ｅ６４５）を使用し、レジストパターン４１２ａ〜４１７ａに対する選択比を下げることにより、レジストパターン４１２ａ〜４１７ａを後退させながらエッチングを行っている。尚、ドライエッチングのマスクであるレジストパターン４１２ａ〜４１５ａは、レジスト後退によりレジストパターン４１２ｂ〜４１７ｂの形状に変形している（図９−Ｂ参照）。
【００７２】
第１のドライエッチング処理のドライエッチング条件としては、第２層ゲート電極膜４１１をエッチングする第１ステップと、第１層ゲート電極膜４１０をエッチングする第２ステップとに別れている。第１ステップのエッチングに於いては、ＣＦ4とＣｌ2とＯ2の混合ガスの流量が各々２５sccm（ＣＦ4）と２５sccm（Ｃｌ2）と１０sccm（Ｏ2）で、ＩＣＰパワーが５００Ｗ、バイアスパワーが１５０Ｗ、ガス圧力が１．０Ｐａであり、ジャストエッチ（通常１２０秒程度）に１０％のオーバーエッチを追加したエッチング時間でドライエッチング処理を行っている。また、第２ステップのエッチングに於いては、ＣＦ4とＣｌ2の混合ガスの流量が各々３０sccm（ＣＦ4）と３０sccm（Ｃｌ2）で、ＩＣＰパワーが５００Ｗ、バイアスパワーが２０Ｗ、ガス圧力が１．０Ｐａであり、ジャストエッチ（通常４５秒程度）に１５秒のオーバーエッチを追加したエッチング時間でドライエッチング処理を行っている。
【００７３】
次に、イオンドープ装置を使用して、第１のドーピング処理である高ドーズ量のｎ型不純物を注入し、第１形状の電極の外側に対応する半導体層４０４〜４０８に第１の不純物領域を形成する。ドーピング条件としては、ｎ型不純物であるＰ（リン）元素を使用し、加速電圧６０〜１００ｋＶで、ドーズ量１．７×１０15ions／cm2のドーピング条件で処理する。当該ドーピング処理により、半導体層４０４〜４０７にソース領域及びドレイン領域として機能する第１の不純物領域であるｎ型不純物の高濃度不純物領域（ｎ＋領域）４３０〜４３３を形成し、更に半導体層４０８に保持容量用電極の片側として機能するｎ型不純物の高濃度不純物領域（ｎ＋領域）４３４を形成する（図９−Ｂ参照）。
【００７４】
次に、第２のドライエッチング処理により、レジストパターン４１２ｂ〜４１７ｂをマスクに第２層電極である第２層ゲート電極４１８ｂ〜４２１ｂと第２層保持容量用電極４２２ｂと第２層ソース配線用電極４２３ｂとを選択的に異方性エッチングし、膜厚が薄くチャネル方向寸法の長い第１層電極と、膜厚が厚くチャネル方向寸法の短い第２層電極とから成る第２形状の電極を形成する。尚、第１層電極とは具体的に第１層ゲート電極４２４ｃ〜４２７ｃと第１層保持容量用電極４２８ｃと第１層ソース配線用電極４２９ｃのことであり、第２層電極とは第２層ゲート電極４１８ｃ〜４２１ｃと第２層保持容量用電極４２２ｃと第２層ソース配線用電極４２３ｃのことである。この際、ドライエッチング条件としては、ＣＦ4とＣｌ2とＯ2の混合ガスの流量が各々２０sccm（ＣＦ4）と２０sccm（Ｃｌ2）と２０sccm（Ｏ2）で、ＩＣＰパワーが５００Ｗ、バイアスパワーが２０Ｗ、ガス圧力が１．０Ｐａであり、７０秒に固定したエッチング時間でドライエッチング処理を行っている。また、第１層電極（第１層ゲート電極４２４ｃ〜４２７ｃと第１層保持容量用電極４２８ｃと第１層ソース配線用電極４２９ｃ）の第２層電極（第２層ゲート電極４１８ｃ〜４２１ｃと第２層保持容量用電極４２２ｃと第２層ソース配線用電極４２３ｃ）からの露出部分は、端部に近づく程にエッチングプラズマに長い時間曝される為、エッチングにより膜厚が薄くなっている（図１０−Ａ参照）。
【００７５】
次に、イオンドープ装置を使用して、第２のドーピング処理である低ドーズ量のｎ型不純物を注入し、半導体層４０４〜４０８の第１層電極のみで被覆された領域に第２の不純物領域を形成する。ドーピング条件としては、ｎ型不純物であるＰ（リン）元素を使用し、加速電圧６０〜１００ｋＶで、ドーズ量３×１０12〜３×１０13ions／cm2のドーピング条件で処理する。当該ドーピング処理により、第１層電極（第１層ゲート電極４２４ｃ〜４２７ｃと第１層保持容量用電極４２８ｃのこと）の第２層電極（第２層ゲート電極４１８ｃ〜４２１ｃと第２層保持容量用電極４２２ｃのこと）からの露出領域に対応する半導体層４０４〜４０８に、第２の不純物領域であるｎ型不純物の低濃度不純物領域（ｎ−領域）４３５〜４３９を形成する。尚、吸光剤濃度の調整により、レジストパターン４１２ａ〜４１７ａの側壁テーパー角を４５〜６５°の範囲に制御している為、当該露出領域のチャネル方向寸法、即ち第２の不純物領域の寸法は、所定の寸法に制御されている（図１０−Ａ参照）。
【００７６】
次に、第３のドライエッチング処理により、レジストパターン４１２ｃ〜４１７ｃと第２層電極（第２層ゲート電極４１８ｃ〜４２１ｃと第２層保持容量用電極４２２ｃと第２層ソース配線用電極４２３ｃのこと）とをマスクに第１層電極（第１層ゲート電極４２４ｃ〜４２７ｃと第１層保持容量用電極４２８ｃと第１層ソース配線用電極４２９ｃのこと）のみを選択的にエッチングし、チャネル方向長さの後退した第１層電極（第１層ゲート電極４２４ｄ〜４２７ｄと第１層保持容量用電極４２８ｄと第１層ソース配線用電極４２９ｄのこと）を有する第３形状の電極を形成する。当該ドライエッチング処理に於いて、第１層電極のチャネル方向長さが後退するのは、第１層電極の第２層電極からの露出部分が、端部に近づく程に膜厚が薄くなっている為である。また、ドライエッチング条件としては、ＣＦ4とＣｌ2とＯ2の混合ガスの流量が各々２５sccm（ＣＦ4）と２５sccm（Ｃｌ2）と１０sccm（Ｏ2）で、ＩＣＰパワーが５００Ｗ、バイアスパワーが２０Ｗ、ガス圧力が１．０Ｐａであり、２０秒に固定したエッチング時間でドライエッチング処理を行っている（図１０−Ｂ参照）。
【００７７】
当該第３のドライエッチング処理により、先に形成した第２の不純物領域であるｎ型不純物の低濃度不純物領域（ｎ−領域）４３５〜４３８は、第１層ゲート電極４２４ｄ〜４２７ｄとオーバーラップしているＬｏｖ領域４３５ａ〜４３８ａと、オーバーラップしてないＬｏｆｆ領域４３５ｂ〜４３８ｂとに区分され、共に電界緩和領域としての機能を有している。此処で形成されたＬｏｖ領域４３５ａ〜４３８ａの寸法は、先に形成した第２の不純物領域のチャネル方向寸法が所定の寸法に制御されている為、結果として寸法バラツキの少ない安定した寸法が得られ、所望の寸法範囲（０．８〜１．２μm）に制御されている。また、半導体層４０８に形成されたｎ型不純物の低濃度不純物領域（ｎ−領域）４３９は、第１層保持容量用電極４２８ｄとオーバーラップしている領域４３９ａと、オーバーラップしてない領域４３９ｂとに区分される。尚、当該領域４３９ａ，４３９ｂは、ＴＦＴの一部でなく、単に保持容量用電極の片側として機能する領域であり、Ｌｏｖ領域及びＬｏｆｆ領域と称するのは不都合であることから、上記の様に記載した。最後に、当該基板を専用の剥離液で洗浄することにより、ドライエッチングのマスクとなったレジストパターン４１２ｃ〜４１７ｃを除去する（図１０−Ｂ参照）。
【００７８】
次に、通常のフォトリソグラフィ処理により、ｐチャネル型ＴＦＴ５０２に対応する半導体層４０５の領域と保持容量５０５に対応する半導体層４０８の領域を開口領域とするレジストパターン４４０〜４４２を形成する。その後、前記レジストパターン４４０〜４４２をマスクに、イオンドープ装置を使用して、第３のドーピング処理である高ドーズ量のｐ型不純物を注入する。当該ドーピング処理により、ｐチャネル型ＴＦＴ５０２に対応する半導体層４０５には、第１層ゲート電極４２５ｄと第２層ゲート電極４１９ｄとから成るゲート電極をマスクにｐ型不純物であるＢ（ボロン）元素が注入される。この結果、半導体層４０５の第１層ゲート電極４２５ｄの外側に対応する領域には、ｐ型の導電型を有するソース領域及びドレイン領域として機能する高濃度不純物領域（ｐ＋領域）４４３が形成される。同時に、第１層ゲート電極４２５ｄのみで被覆された領域には、電界緩和領域として機能するＬｏｖ領域である低濃度不純物領域（ｐ−領域）４４４が形成される。高濃度不純物領域（ｐ＋領域）４４３と低濃度不純物領域（ｐ−領域）４４４には、既にｎ型不純物であるＰ（リン）元素が注入されているが、Ｐ（リン）元素より更に高ドーズ量（２．５×１０15ions／cm2）のＢ（ボロン）元素が注入される為、結果としてｐ型の導電型を有する領域が形成されることになる。また、保持容量５０５の形成領域に於いても、半導体層４０８にｐ型の導電型を有する高濃度不純物領域（ｐ＋領域）４４５と低濃度不純物領域（ｐ−領域）４４６が同様に形成される（図１１−Ａ参照）。
【００７９】
次に、前記レジストパターン４４０〜４４２を除去した後、膜厚１５０nmの酸化窒化シリコン膜から成る第１の層間絶縁膜４４７をプラズマＣＶＤ法により堆積する。その後、半導体層４０４〜４０８に注入されたｎ型不純物（Ｐ元素）又はｐ型不純物（Ｂ元素）の熱活性化の為、電熱炉に於いて、６００℃−１２時間の熱処理を行う。当該熱処理は、ｎ型又はｐ型不純物の熱活性化処理の為に行うものであるが、チャネル領域として機能する実質的に真性な領域、及び容量形成用電極の片側として機能する真性な領域に存在するＮｉ元素を前記不純物によりゲッタリングする目的も兼ねている。尚、第１の層間絶縁膜４４７の堆積前に当該熱活性化処理を行っても良いが、ゲート電極等の配線材料の耐熱性が弱い場合は、第１の層間絶縁膜４４７の堆積後に行う方が好ましい。この後、半導体層４０４〜４０８のダングリングボンドを終端させる為、４１０℃−１時間の水素化処理を水素３％含有の窒素雰囲気中で行う（図１１−Ｂ参照）。
【００８０】
次に、前記第１の層間絶縁膜４４７の上に、膜厚１．６μmのアクリル樹脂膜から成る第２の層間絶縁膜４４８を成膜する。その後、通常のフォトリソグラフィ処理とドライエッチング処理により、第２の層間絶縁膜４４８と第１の層間絶縁膜４４７、更に下層膜であるゲート絶縁膜４０９を貫通する様に、コンタクトホールを形成する。この際、コンタクトホールは、ソース配線として機能する第２層ソース配線用電極４２３ｄ及び高濃度不純物領域４３０，４３２〜４３３，４４３〜４４５と接続する様に形成される（図１２−Ａ参照）。
【００８１】
次に、駆動回路５０６の高濃度不純物領域４３０，４３２，４４３と電気的に接続する様に、導電性の金属配線４４９〜４５４を形成する。また、画素領域５０７の接続電極４５５，４５７〜４５８とゲート配線４５６を同じ導電性材料で形成する。本実施例では、金属配線４４９〜４５４、接続電極４５５，４５７〜４５８及びゲート配線４５６の構成材料として、膜厚５０nmのＴｉ膜と膜厚５００nmのＡｌ−Ｔｉ合金膜の積層膜を適用している。そして、接続電極４５５は、不純物領域４３３とソース配線として機能する第２層ソース配線用電極４２３ｄとを電気的に接続する様に形成されている。接続電極４５７は、画素ＴＦＴ５０４の不純物領域４３３と電気的に接続する様に形成されており、接続電極４５８は保持容量５０５の不純物領域４４５と電気的に接続する様に形成されている。また、ゲート配線４５６は、画素ＴＦＴ５０４の複数の第２層ゲート電極４２１ｄを電気的に接続する様に形成されている。その後、膜厚８０〜１２０nmのＩＴＯ（Indium−Ti−Oxide）等の透明導電膜を堆積した後、フォトリソグラフィ処理とエッチング処理により、画素電極４５９を形成する。画素電極４５９は、接続電極４５７を介して、画素ＴＦＴ５０４のソース領域及びドレイン領域である不純物領域４３３と電気的に接続されており、更に接続電極４５８を介して、保持容量５０５の不純物領域４４５とも電気的に接続されている（図１２−Ｂ参照）。
【００８２】
以上の工程により、第１層ゲート電極が第２層ゲート電極に比較し、膜厚が薄く且つチャネル方向寸法の長い２層構造のゲート電極を有するＧＯＬＤ構造ＴＦＴを作製することができる。当該ＧＯＬＤ構造ＴＦＴの作製工程であるゲート電極形成用フォトリソグラフィ工程に於いては、ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系吸光剤含有ポジ型レジストの吸光剤濃度の調整により、レジストパターンの側壁テーパー角が４５〜６５°の範囲で制御されている。この為、Ｌｏｖ領域とＬｏｆｆ領域とから成る第２の不純物領域の寸法を安定して形成することができ、最終的に、Ｌｏｖ領域の寸法を所望の寸法範囲０．８〜１．２μmに制御可能となっている。従って、本発明はアクティブマトリクス型の液晶表示装置の作製工程に於いて、ＴＦＴの電気特性の高信頼化に対し、必須の重要な技術であると考えられる。
【００８３】
〔実施例２〕
本発明は、ＴＦＴ等の半導体装置の作製方法に関するものであり、様々なアクティブマトリクス型の液晶表示装置及びＥＬ表示装置に適用することができる。従って、本発明は、アクティブマトリクス型の液晶表示装置及びＥＬ表示装置を表示媒体として組み込んだ様々な分野の電子機器全般に適用可能であり、此処では電子機器の具体例を図１３〜１５に基づき記載する。尚、電子機器としては、ビデオカメラとデジタルカメラとプロジェクター（リア型またはフロント型）とヘッドマウントディスプレイ（ゴーグル型ディスプレイ）とゲーム機とカーナビゲーションとパーソナルコンピュータと携帯情報端末（モバイルコンピュータ，携帯電話，電子書籍等）等が挙げられる。
【００８４】
図１３−Ａは、本体１００１と映像入力部１００２と表示装置１００３とキーボード１００４で構成されたパーソナルコンピューターである。本発明を表示装置１００３及び他の回路に適用することができる。
【００８５】
図１３−Ｂはビデオカメラであり、本体１１０１と表示装置１１０２と音声入力部１１０３と操作スイッチ１１０４とバッテリー１１０５と受像部１１０６で構成される。本発明を表示装置１１０２及び他の回路に適用することができる。
【００８６】
図１３−Ｃはモバイルコンピュータ（モービルコンピュータ）であり、本体１２０１とカメラ部１２０２と受像部１２０３と操作スイッチ１２０４と表示装置１２０５で構成される。本発明を表示装置１２０５及び他の回路に適用することができる。
【００８７】
図１３−Ｄはゴーグル型ディスプレイであり、本体１３０１と表示装置１３０２とアーム部１３０３で構成される。本発明を表示装置１３０２及び他の回路に適用することができる。
【００８８】
図１３−Ｅはプログラムを記録した記録媒体（以下、記録媒体と略記）に用いるプレーヤーであり、本体１４０１と表示装置１４０２とスピーカー部１４０３と記録媒体１４０４と操作スイッチ１４０５で構成される。尚、この装置は記録媒体としてＤＶＤ及びＣＤ等が用いられ、音楽鑑賞またはゲームまたはインターネットに利用可能である。本発明を表示装置１４０２及び他の回路に適用することができる。
【００８９】
図１３−Ｆは携帯電話であり、表示用パネル１５０１と操作用パネル１５０２と接続部１５０３と表示部１５０４と音声出力部１５０５と操作キー１５０６と電源スイッチ１５０７と音声入力部１５０８とアンテナ１５０９で構成される。表示用パネル１５０１と操作用パネル１５０２は、接続部１５０３で接続されている。表示用パネル１５０１の表示部１５０４が設置されている面と操作用パネル１５０２の操作キー１５０６が設置されている面との角度θは、接続部１５０３に於いて任意に変えることができる。本発明を表示部１５０４に適用することができる。
【００９０】
図１４−Ａはフロント型プロジェクターであり、光源光学系及び表示装置１６０１とスクリーン１６０２で構成される。本発明を表示装置１６０１及び他の回路に適用することができる。
【００９１】
図１４−Ｂはリア型プロジェクターであり、本体１７０１と光源光学系及び表示装置１７０２とミラー１７０３〜１７０４とスクリーン１７０５で構成される。本発明を表示装置１７０２及び他の回路に適用することができる。
【００９２】
尚、図１４−Ｃは、図１４−Ａの光源光学系及び表示装置１６０１と図１４−Ｂの光源光学系及び表示装置１７０２に於ける構造の一例を示した図である。光源光学系及び表示装置１６０１，１７０２は、光源光学系１８０１とミラー１８０２，１８０４〜１８０６とダイクロイックミラー１８０３と光学系１８０７と表示装置１８０８と位相差板１８０９と投射光学系１８１０で構成される。投射光学系１８１０は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置１８０８を３個使用している為、三板式と呼ばれている。また同図の矢印で示した光路に於いて、実施者は光学レンズ及び偏光機能を有するフィルムまたは位相差を調整する為のフィルムまたはＩＲフィルム等を適宜に設けても良い。
【００９３】
図１４−Ｄは、図１４−Ｃに於ける光源光学系１８０１の構造の一例を示した図である。本実施例に於いては、光源光学系１８０１はリフレクター１８１１と光源１８１２とレンズアレイ１８１３〜１７１４と偏光変換素子１８１５と集光レンズ１８１６で構成される。尚、同図に示した光源光学系は一例であり、この構成に限定されない。例えば、実施者は光源光学系に光学レンズ及び偏光機能を有するフィルムまたは位相差を調整するフィルムまたはＩＲフィルム等を適宜に設けても良い。
【００９４】
図１５−Ａは、単板式の例を示したものである。同図に示した光源光学系及び表示装置は、光源光学系１９０１と表示装置１９０２と投射光学系１９０３と位相差板１９０４で構成される。投射光学系１９０３は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は図１４−Ａと図１４−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９０１は図１４−Ｄに示した光源光学系を用いれば良い。尚、表示装置１９０２にはカラーフィルター（図示しない）が設けられており、表示映像をカラー化している。
【００９５】
図１５−Ｂに示した光源光学系及び表示装置は図１５−Ａの応用例であり、カラーフィルターを設ける代わりに、ＲＧＢの回転カラーフィルター円板１９０５を用いて表示映像をカラー化している。同図に示した光源光学系及び表示装置は図１４−Ａと図１４−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。
【００９６】
図１５−Ｃに示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置１９１６にマイクロレンズアレイ１９１５を設け、ダイクロイックミラー（緑）１９１２とダイクロイックミラー（赤）１９１３とダイクロイックミラー（青）１９１４を用いて表示映像をカラー化している。投射光学系１９１７は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は、図１４−Ａと図１４−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９１１としては、光源の他に結合レンズ及びコリメーターレンズを用いた光学系を用いれば良い。
【００９７】
上記の様に、本発明の半導体装置の作製方法は、適用範囲が極めて広く、本発明は様々な分野のアクティブマトリクス型の液晶表示装置又はＥＬ表示装置を組み込んだ電子機器に適用可能である。
【００９８】
【発明の効果】
本発明の効果について、以下に列記する。
【００９９】
（効果１）第１層ゲート電極が第２層ゲート電極に比較し、膜厚が薄く且つチャネル方向寸法の長い２層構造のゲート電極を有するＧＯＬＤ構造ＴＦＴで構成される半導体装置の作製方法に於いて、ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系吸光剤含有ポジ型レジストから成るレジストパターンの側壁テーパー角を、吸光剤濃度の調整により、小さくする方向で所望のテーパー角に制御可能である。この為、ドライエッチング時のレジスト後退量を大きくする方向で制御でき、第１層ゲート電極の第２層ゲート電極からの露出領域のチャネル方向寸法、即ち電界緩和領域として機能する当該露出領域に対応する不純物領域であるＬｏｖ領域のチャネル方向寸法を大きくする方向で所望の寸法範囲に制御可能である。従って、当該ＧＯＬＤ構造ＴＦＴのホットキャリアに対する信頼性を考慮して、Ｌｏｖ領域のチャネル方向寸法の最適化を図ることができる為、信頼性の点で有効である。
【０１００】
（効果２）当該ＧＯＬＤ構造ＴＦＴの電界緩和領域として機能するＬｏｖ領域のチャネル方向寸法を大きくする方向で所望の寸法範囲に制御可能である為、Ｌｏｖ領域のチャネル方向寸法のバラツキ安定化を図ることが可能である。この点でも、当該ＧＯＬＤ構造ＴＦＴのホットキャリアに対する信頼性に有効である。
【０１０１】
（効果３）ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系吸光剤含有ポジ型レジストから成るレジストパターンの側壁テーパー角を、吸光剤濃度の調整により、小さくする方向で所望のテーパー角に制御可能である為、所望のレジスト後退量を実現するのにドライエッチング条件を過激にする必要がない。この為、当該ＧＯＬＤ構造ＴＦＴに於けるゲート絶縁膜の破壊に対するエッチングマージンの拡大を図ることが可能である。従って、ゲート絶縁膜の破壊を確実に抑制でき、半導体装置の歩留の向上と信頼性の向上に有効である。
【図面の簡単な説明】
【図１】  レジストパターン側壁テーパー角とＧＯＬＤ構造ＴＦＴのＬｏｖ領域の寸法との間の相関データーである。
【図２】  レジスト表面から露光光が入射する場合、レジスト表面からの距離に伴い、露光光が指数関数的に減衰する様子を示す概念図である。
【図３】  ジアゾナフトキノン（ＤＮＱ）−ノボラック樹脂系ポジ型レジストの露光前後に於ける透過率スペクトルデーターの例を示す概念図である。
【図４】  ハレーション現象の防止メカニズムを説明する概念図である。
【図５】  ＧＯＬＤ構造ＴＦＴの作製工程を示す断面図である。
【図６】  ＧＯＬＤ構造ＴＦＴの作製工程を示す断面図である。
【図７】  アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図８】  アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図９】  アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図１０】アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図１１】アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図１２】アクティブマトリクス型液晶表示装置の作製工程を示す断面図である。
【図１３】液晶表示装置を組み込んだ電子機器の例を示す装置概略図である。
【図１４】液晶表示装置を組み込んだ電子機器の例を示す装置概略図である。
【図１５】液晶表示装置を組み込んだ電子機器の例を示す装置概略図である。
【図１】
0004673513.tif 000002
【図２】
0004673513.tif 000003
【図３】
0004673513.tif 000004
【図４】
0004673513.tif 000005
【図５】
0004673513.tif 000006
【図６】
0004673513.tif 000007
【図７】
0004673513.tif 000008
【図８】
0004673513.tif 000009
【図９】
0004673513.tif 000010
【図１０】
0004673513.tif 000011
【図１１】
0004673513.tif 000012
【図１２】
0004673513.tif 000013
【図１３】
0004673513.tif 000014
【図１４】
0004673513.tif 000015
【図１５】
0004673513.tif 000016