(57)【特許請求の範囲】
【請求項１】
能動素子部を含む画素が規則的に複数配置された画像表示部と、前記画像表示部の能動素子部と同一形式の能動素子部を含む駆動回路とを有する表示装置用電極基板において、
前記駆動回路の能動素子部のドレインに接続される配線の配線幅を、前記画像表示部の能動素子部のゲートに導通する金属配線の配線幅よりも広くするとともに、
前記駆動回路の能動素子部のソースの延長上にある電源電位の配線の配線幅を、前記画像表示部の能動素子部のドレインに導通する配線の配線幅よりも広くすることを特徴とする表示装置用電極基板。
【請求項２】
能動素子部を含む画素が規則的に複数配置された画像表示部と、前記画像表示部の能動素子部と同一形式の能動素子部を含む駆動回路とを有する表示装置用電極基板において、
前記駆動回路の能動素子部の第１のソースの延長上にある電源電位の配線と、前記駆動回路の能動素子部の第２のソースの延長上にある接地電位の配線との間隔を、前記画像表示部の能動素子部のソースと画素電極を接続する金属配線と、前記画像表示部の能動素子部のドレインに導通する配線との間隔よりも広くしたことを特徴とする表示装置用電極基板。
【請求項３】
前記駆動回路の能動素子部のドレインに接続される配線と前記画像表示部の能動素子部のゲートに導通する金属配線とは同一層に形成され、前記駆動回路の能動素子部の前記電源電位の配線と前記画像表示部の能動素子部のソースと画素電極を接続する配線とは同一層に形成されていることを特徴とする請求項１又は２に記載の表示装置用電極基板。
【請求項４】
前記画像表示部と前記駆動回路が同一プロセスにより形成されることを特徴とする請求項１乃至３に記載の表示装置用電極基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置用電極基板に関し、詳しくは、駆動回路を内蔵するアクティブマトリクス型液晶表示装置に用いられる表示装置用電極基板に関する。
【０００２】
【従来の技術】
液晶表示装置の一つとして、薄膜トランジスタ（以下、ＴＦＴ）をスイッチング素子とするアクティブマトリクス型液晶表示装置（以下、ＴＦＴ−ＬＣＤ）の開発が盛んである。この表示装置は、例えばガラス等の透明絶縁基板上に設けられたスイッチング素子を用いて一画素の液晶に加わる電圧を制御する方式のため、画質が鮮明であるという特徴を備えており、ＯＡ機器端末やテレビジョン画面等のグラフィックディスプレイとして広く用いられている。
【０００３】
近年では、同一面積の透明絶縁基板上での有効画面領域を広げ、且つ製造コストの低減を図るため、特に多結晶珪素ＴＦＴ（以下、ｐ−ＳｉＴＦＴ）を用いたＴＦＴ−ＬＣＤにおいて、走査線及び信号線の各駆動回路を、画像表示部と同時に透明絶縁基板上に一体形成した駆動回路内蔵型ＴＦＴ−ＬＣＤが開発されている。
【０００４】
図３は、駆動回路内蔵型ＴＦＴ−ＬＣＤの一般的な回路構成図である。透明絶縁基板１０の主面上には、複数本の走査信号線１１と、これに直交する複数本の信号線１２が互いに交差するように配置されており、走査信号線１１の端部は走査線駆動回路１７に、信号線１２の端部は信号線駆動回路１８に接続されている。そして、これら各線の交点近傍には能動素子であるＴＦＴ１３が接続されている（図３では、そのうちの一つを拡大して示している）。ＴＦＴ１３のドレイン電極には液晶容量１５と補助容量１４が電気的に並列に接続されて一つの画素Ａを形成している。この画素Ａの集まりが透明絶縁基板１０上の画像表示部１９となる。また、補助容量１４の他方の電極には補助容量線１６が接続されている。
【０００５】
【発明が解決しようとする課題】
上記のような駆動回路内蔵型ＴＦＴ−ＬＣＤでは、透明絶縁基板上に形成される素子密度及び配線密度が増大するため、同一プロセス条件下では、駆動回路を内蔵しない画像表示部のみの液晶表示装置と比較して、ダストの影響を受けやすくなる。即ち、素子密度及び配線密度の増大により、駆動回路での配線幅が狭くなったり、配線間の間隔が狭くなると、液晶表示装置のパターン形成プロセス等でダストによりパターン形成の一部に欠陥が生じ、例えば図４（ａ）に示すように配線がオープンしてしまったり、或いは図４（ｂ）に示すように配線間が導電性領域でショートしてしまうなどの配線欠陥が起こりやすくなり、製造時の歩留りが低下することになる。
【０００６】
本発明の目的は、製造時に配線欠陥が発生しにくく、歩留まりに優れた表示装置用電極基板を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、能動素子部を含む画素が規則的に複数配置された画像表示部と、前記画像表示部の能動素子部と同一形式の能動素子部を含む駆動回路とを有する表示装置用電極基板において、前記駆動回路の能動素子部のドレインに接続される配線の配線幅を、前記画像表示部の能動素子部のゲートに導通する金属配線の配線幅よりも広くするとともに、前記駆動回路の能動素子部のソースの延長上にある電源電位の配線の配線幅を、前記画像表示部の能動素子部のドレインに導通する配線の配線幅よりも広くすることを特徴とする。
【０００８】
好ましい形態として、前記駆動回路の能動素子部を除く最小配線幅を、前記画像表示部の能動素子部を除く最小配線幅よりも広くする。
【０００９】
請求項２の発明は、能動素子部を含む画素が規則的に複数配置された画像表示部と、前記画像表示部の能動素子部と同一形式の能動素子部を含む駆動回路とを有する表示装置用電極基板において、前記駆動回路の能動素子部の第１のソースの延長上にある電源電位の配線と、前記駆動回路の能動素子部の第２のソースの延長上にある接地電位の配線との間隔を、前記画像表示部の能動素子部のソースと画素電極を接続する金属配線と、前記画像表示部の能動素子部のドレインに導通する配線との間隔よりも広くしたことを特徴とする。
【００１０】
好ましい形態として、前記駆動回路の能動素子部を除く配線の最小間隔を、前記画像表示部の能動素子部を除く配線の最小間隔よりも広くする。
【００１１】
好ましい形態として、上記請求項１及び請求項２における能動素子部を、ｐ−ＳｉＴＦＴにより形成する。
【００１２】
請求項３の発明は、請求項１又は２において、  前記駆動回路の能動素子部のドレインに接続される配線と前記画像表示部の能動素子部のゲートに導通する金属配線とは同一層に形成され、前記駆動回路の能動素子部の前記電源電位の配線と前記画像表示部の能動素子部のソースと画素電極を接続する配線とは同一層に形成されていることを特徴とする。
【００１３】
請求項４の発明は、請求項１乃至３において、前記画像表示部と前記駆動回路が同一プロセスにより形成されることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明に係わる表示装置用電極基板を、図３に示すような駆動回路内蔵型ＴＦＴ−ＬＣＤ適用した場合の実施形態について説明する。
【００１５】
図２は、図３に示す画素Ａの詳細を示した概略平面図であり、とくに能動素子部とその周辺の電極パターンを示している（以下、図２に示す電極パターンを画素部と総称する）。図２において、１０１は能動素子であるＴＦＴを構成する多結晶珪素薄膜、１０２は第１金属配線、１０３は第２金属配線、そして１０４はコンタクトホールである。また、二点鎖線で囲まれた領域は図１のＴＦＴ１３が配置されている（画素）能動素子部１である。第１金属配線１０２はＴＦＴ１３のゲートＧにもなり、第２金属配線１０３はコンタクトホール１０４を介してＴＦＴ１３のソースＳを形成する。図に示したＤ、Ｇ、Ｓは、ＴＦＴ１３のドレイン、ゲート、ソースに当たる部分であり、ソースＳの延長線上に補助容量１４を構成する部分が形成されている。ここで、ゲートＧに導通する第１金属配線１０２の幅をＷ１ｐｉｘとし、それとは異なる層に配線されたドレインＤに導通する配線１０５の幅をＷ２ｐｉｘとする。また、この能動素子部１での同一層における配線間の間隔をＳｐｉｘとする。
【００１６】
図１は、図３に示す走査線駆動回路１７の一部分の詳細を示した概略平面図であり、とくに能動素子部とその周辺の電極パターンを示している（以下、図１に示す電極パターンを駆動回路部と総称する）。図１において、二点鎖線で囲まれた領域は（駆動回路）能動素子部２であり、走査線駆動回路１７の終段のインバータを構成するＰ型とＮ型のＴＦＴが形成されている。Ｓｐ、Ｇｐ、ＤはＰ型ＴＦＴトのソース、ゲート、ドレインであり、Ｓｎ、Ｇｎ、ＤはＮ型ＴＦＴのソース、ゲート、ドレインである。両ＴＦＴ共通のドレインは、その延長上にある配線２０１で走査線に接続される。Ｐ型ＴＦＴのソースＳｐの延長上にある配線はＶＤＤ（電源）電位の配線２０２に接続されている。また、Ｎ型ＴＦＴのソースＳｎの延長上にある配線はＧＮＤ（接地）電位の配線２０３に接続されている。ここで、配線２０１の幅をＷ１ｃｉｒとし、配線２０２の幅をＷ２ｃｉｒとする。また、この能動素子部２での同一層における配線２０２、２０３の間隔をＳｃｉｒとする。
【００１７】
なお、図１では走査線駆動回路１７を例に挙げて駆動回路部を説明したが、信号線駆動回路１８についても同様に駆動回路部を構成することができる。
【００１８】
次に、図１に示した駆動回路部と図２に示した画素部における配線幅及び配線間隔について比較する。
【００１９】
図１に示した配線２０１の幅Ｗ１ｃｉｒは、図２に示した第１金属配線１０２の幅Ｗ１ｐｉｘよりも広く、また、図１に示した配線２０２の幅Ｗ２ｃｉｒは、図２に示した配線１０５の幅Ｗ２ｐｉｘよりも広い。更に、図１に示した配線間隔Ｓｃｉｒは図２に示した配線間隔Ｓｐｉｘよりも広くなるように設定されている。
【００２０】
ただし、図１に示す配線２０１と図２に示す第１金属配線１０２は同一層にある。また、図１に示す配線２０２と図２に示す第２金属配線１０３も同一層にある。以上をまとめると、図１の駆動回路部と図２の画素部では以下の関係が成り立つ。
【００２１】
Ｗ１ｃｉｒ＞Ｗ１ｐｉｘ
Ｗ２ｃｉｒ＞Ｗ２ｐｉｘ
Ｓｃｉｒ＞Ｓｐｉｘ
上式の関係を満たすように配線幅及び配線間隔を設定すると、図１に示した駆動回路部の配線幅及び配線間隔は従来構成に比べて広くなる。したがって、この部分は製造時にダストの影響を受けにくくなり、配線オープン、或いは配線のショートなどの配線欠陥の生じる確率を大幅に少なくすることができる。
【００２２】
ここで、図２に示す画素部の配線幅は従来通りで狭いが、仮に配線欠陥が生じて一画素が機能しなくとも、それを視認することはほとんどできないため、品質に余り影響を与えることはない。しかし、例えば走査線駆動回路１７に配線欠陥が生じて一ラインの走査線が駆動されないと、ライン欠陥として視認されることになり、画像品質に影響する。このため、上記した駆動回路部での配線欠陥を無くすことが品質向上に有効と考えられる。
【００２３】
本実施形態によれば、走査線駆動回路や信号線駆動回路などの駆動回路部の配線の幅及び間隔を画素部の配線の幅及び間隔より広くしたので、製造時にダストによる駆動回路部の配線欠陥が発生しにくくなり、歩留りを向上させることができる。
【００２４】
なお、駆動回路部においては、配線の幅と間隔の両方が広くなくとも、どちらか一方を広くすることで、上記効果を得ることができる。
【００２５】
【発明の効果】
以上詳細に説明したように、本発明によれば、製造時にダストの影響を受けにくくなるので、駆動回路での配線オープンや配線ショートなどの配線欠陥が発生しにくくなり、歩留りに優れた表示装置用電極基板を提供することができる。
【図面の簡単な説明】
【図１】図３の走査線駆動回路の一部分の詳細を示した概略平面図。
【図２】図３の画素Ａの詳細を示した概略平面図。
【図３】駆動回路内蔵型ＴＦＴ−ＬＣＤの一般的な回路構成図。
【図４】従来のダストによる配線欠陥例を示す説明図。
【符号の説明】
１…（画素）能動素子部、２…（駆動回路）能動素子部、１１…走査線、１２…信号線、１３…ＴＦＴ（薄膜トランジスタ）、１４…補助容量、１５…液晶容量、１６…補助容量線、１７…走査線駆動回路、１８…信号線駆動回路、１０１…多結晶珪素薄膜、１０２…第１金属配線、１０３…第２金属配線、１０４…コンタクトホール、１０５，２０１，２０２，２０３…配線
【図１】
0004801835.tif 000002
【図２】
0004801835.tif 000003
【図３】
0004801835.tif 000004
【図４】
0004801835.tif 000005