(57)【特許請求の範囲】
【請求項１】
入力端子と出力端子の間に複数個の単位セルが電気的に直列接続され、前記単位セルは、第１のコンデンサあるいは第１のコンデンサ及び第２のインダクタから構成される直列回路を直列要素とし、第１のインダクタあるいは第１のインダクタ及び第２のコンデンサから構成される並列回路を並列要素とするマイクロ波回路であって、
前記第１のインダクタのインダクタンスは、少なくとも２以上同じであり、
前記第１のコンデンサの静電容量は、単位セル毎に徐々に変化しており、
隣接する単位セルの第１のコンデンサの静電容量の変化量ΔＣＬは、
左手系から右手系へ特性が遷移する遷移周波数から決まる静電容量をＣＬ、
バンドギャップの下端周波数から決まる静電容量をＣＬ’、
前記単位セルの数をＮとしたとき、
【数１】
0004629571.tif 000010
と表せる
ことを特徴とするマイクロ波回路。
【請求項２】
前記第１のコンデンサの静電容量は、前記入力端子側から徐々に増大していき、前記出力端子側で最大となる
ことを特徴とする請求項１記載のマイクロ波回路。
【請求項３】
前記第１のコンデンサの静電容量は、前記入力端子側から徐々に減少していき、前記出力端子側で最小となる
ことを特徴とする請求項１記載のマイクロ波回路。
【請求項４】
入力端子と出力端子の間に複数個の単位セルが電気的に直列接続され、前記単位セルは、第１のコンデンサあるいは第１のコンデンサ及び第２のインダクタから構成される直列回路を直列要素とし、第１のインダクタあるいは第１のインダクタ及び第２のコンデンサから構成される並列回路を並列要素とするマイクロ波回路であって、
前記第１のインダクタのインダクタンスは、少なくとも２以上同じであり、
前記第１のコンデンサの静電容量は、単位セル毎に徐々に変化しており、
前記第１のコンデンサの静電容量は、前記入力端子側から徐々に増大していき、前記入力端子と前記出力端子の間の中央部で最大となり、前記出力端子側に向け徐々に減少していき、
前記入力端子に接続された単位セルの第１のコンデンサの静電容量と前記出力端子に接続された単位セルの第１のコンデンサの静電容量が同じであり、
隣接する単位セルの第１のコンデンサの静電容量の変化量ΔＣＬは、
左手系から右手系へ特性が遷移する遷移周波数から決まる静電容量をＣＬ、
バンドギャップの下端周波数から決まる静電容量をＣＬ’、
前記単位セルの数をＮとしたとき、
【数２】
0004629571.tif 000011
と表せる
ことを特徴とするマイクロ波回路。
【請求項５】
入力端子と出力端子の間に複数個の単位セルが電気的に直列接続され、前記単位セルは、第１のコンデンサあるいは第１のコンデンサ及び第２のインダクタから構成される直列回路を直列要素とし、第１のインダクタあるいは第１のインダクタ及び第２のコンデンサから構成される並列回路を並列要素とするマイクロ波回路であって、
前記第１のインダクタのインダクタンスは、少なくとも２以上同じであり、
前記第１のコンデンサの静電容量は、単位セル毎に徐々に変化しており、
前記第１のコンデンサの静電容量は、前記入力端子側から徐々に減少していき、前記入力端子と前記出力端子の間の中央部で最小となり、前記出力端子側に向け徐々に増大していき、
前記入力端子に接続された単位セルの第１のコンデンサの静電容量と前記出力端子に接続された単位セルの第１のコンデンサの静電容量が同じであり、
隣接する単位セルの第１のコンデンサの静電容量の変化量ΔＣＬは、
左手系から右手系へ特性が遷移する遷移周波数から決まる静電容量をＣＬ、
バンドギャップの下端周波数から決まる静電容量をＣＬ’、
前記単位セルの数をＮとしたとき、
【数３】
0004629571.tif 000012
と表せる
ことを特徴とするマイクロ波回路。
【請求項６】
入力端子と出力端子の間に複数個の単位セルが電気的に直列接続され、前記単位セルは、第１のコンデンサあるいは第１のコンデンサ及び第２のインダクタから構成される直列回路を直列要素とし、第１のインダクタあるいは第１のインダクタ及び第２のコンデンサから構成される並列回路を並列要素とするマイクロ波回路であって、
前記第１のコンデンサの静電容量は、少なくとも２以上同じであり、
前記第１のインダクタのインダクタンスは、単位セル毎に徐々に変化しており、
隣接する単位セルの第１のインダクタのインダクタンスの変化量ΔＬＬは、
左手系から右手系へ特性が遷移する遷移周波数から決まるインダクタンスをＬＬ、
バンドギャップの上端周波数から決まるインダクタンスをＬＬ’、
前記単位セルの数をＮとしたとき、
【数４】
0004629571.tif 000013
と表せる
ことを特徴とするマイクロ波回路。
【請求項７】
前記第１のインダクタのインダクタンスは、前記入力端子側から徐々に減少していき、前記出力端子側で最小となる
ことを特徴とする請求項６記載のマイクロ波回路。
【請求項８】
前記第１のインダクタのインダクタンスは、前記入力端子側から徐々に増大していき、前記出力端子側で最大となる
ことを特徴とする請求項６記載のマイクロ波回路。
【請求項９】
入力端子と出力端子の間に複数個の単位セルが電気的に直列接続され、前記単位セルは、第１のコンデンサあるいは第１のコンデンサ及び第２のインダクタから構成される直列回路を直列要素とし、第１のインダクタあるいは第１のインダクタ及び第２のコンデンサから構成される並列回路を並列要素とするマイクロ波回路であって、
前記第１のコンデンサの静電容量は、少なくとも２以上同じであり、
前記第１のインダクタのインダクタンスは、単位セル毎に徐々に変化しており、
前記第１のインダクタのインダクタンスは、前記入力端子側から徐々に減少していき、前記入力端子と前記出力端子の間の中央部で最小となり、前記出力端子側に向け徐々に増大していき、
前記入力端子に接続された単位セルの第１のインダクタのインダクタンスと前記出力端子に接続された単位セルの第１のインダクタのインダクタンスが同じであり、
隣接する単位セルの第１のインダクタのインダクタンスの変化量ΔＬＬは、
左手系から右手系へ特性が遷移する遷移周波数から決まるインダクタンスをＬＬ、
バンドギャップの上端周波数から決まるインダクタンスをＬＬ’、
前記単位セルの数をＮとしたとき、
【数５】
0004629571.tif 000014
と表せる
ことを特徴とするマイクロ波回路。
【請求項１０】
入力端子と出力端子の間に複数個の単位セルが電気的に直列接続され、前記単位セルは、第１のコンデンサあるいは第１のコンデンサ及び第２のインダクタから構成される直列回路を直列要素とし、第１のインダクタあるいは第１のインダクタ及び第２のコンデンサから構成される並列回路を並列要素とするマイクロ波回路であって、
前記第１のコンデンサの静電容量は、少なくとも２以上同じであり、
前記第１のインダクタのインダクタンスは、単位セル毎に徐々に変化しており、
前記第１のインダクタのインダクタンスは、前記入力端子側から徐々に増大していき、前記入力端子と前記出力端子の間の中央部で最大となり、前記出力端子側に向け徐々に減少していき、
前記入力端子に接続された単位セルの第１のインダクタのインダクタンスと前記出力端子に接続された単位セルの第１のインダクタのインダクタンスが同じであり、
隣接する単位セルの第１のインダクタのインダクタンスの変化量ΔＬＬは、
左手系から右手系へ特性が遷移する遷移周波数から決まるインダクタンスをＬＬ、
バンドギャップの上端周波数から決まるインダクタンスをＬＬ’、
前記単位セルの数をＮとしたとき、
【数６】
0004629571.tif 000015
と表せる
ことを特徴とするマイクロ波回路。
【請求項１１】
前記第１のコンデンサは、インターディジタルキャパシタであり、
前記第１のインダクタは、スタブインダクタである
ことを特徴とする請求項１から請求項１０までのいずれかに記載のマイクロ波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アンテナ装置やマイクロ波デバイスに用いられ、特定の周波数帯の電磁波の伝搬を阻止するバンドギャップを有したマイクロ波回路に関するものである。
【背景技術】
【０００２】
従来、バンドギャップを有した伝送線路は、左手系媒質と呼ばれる構造を利用したものが知られている（例えば、非特許文献１参照）。左手系媒質は、ある周波数帯で等価的に誘電率および透磁率が同時に負になる媒質であり、その結果、位相速度と群速度が逆相となる後退波が伝搬する。
【０００３】
ここで、左手系伝送線路は、直列要素のコンデンサと並列要素のインダクタを周期的に配列した構造をとることにより実現できる。しかし、実際に左手系伝送線路を構成すると、直列要素に寄生インダクタンスが、また並列要素に寄生静電容量が生じ、位相速度と群速度の位相が同相となり進行波が伝搬する右手系の特性も合わせ持つ複合右手／左手系伝送線路となる。
【０００４】
図２０は、従来のマイクロ波回路の上面を示す図である。この図２０は、非特許文献１に記載の複合右手／左手系伝送線路を示す図である。この図２０に示す複合右手／左手系伝送線路は、基板１と、インターディジタルキャパシタ２と、スタブインダクタ３と、スルーホール４と、地板５（図示せず）と、入力端子６と、出力端子７とで構成されている。基板１は誘電体を含んでおり、基板表面上にインターディジタルキャパシタ２とスタブインダクタ３が形成されている。また、基板１の裏面には地板５が形成されている。上記複合右手／左手系伝送線路は、インターディジタルキャパシタ２を直列要素とし、スタブインダクタ３を並列要素とした回路を周期配列して構成されている。しかし、上述した通り、直列要素に寄生インダクタンスが、また並列要素に寄生静電容量が生じる。これにより、右手系と左手系の特性を合わせ持つ複合右手／左手系伝送線路となり、左手系の特性から右手系の特性へ遷移する周波数帯で位相の変化が零となるバンドギャップを形成する。
【０００５】
【非特許文献１】Atsushi Sanada, Christophe Caloz and Tatsuo Itoh “Characteristics of the Composite Right/Left-Handed Transmission Lines” IEEE Microwave and Wireless Components Letters, Vol.14, No.2, February 2004
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の複合右手／左手系伝送線路では、左手系の特性から右手系の特性へと遷移する周波数帯に生じるバンドギャップの帯域幅は、インターディジタルキャパシタ２の静電容量とスタブインダクタ３のインダクタンスに依存する。従来の複合右手／左手系伝送線路では、同じインターディジタルキャパシタ２とスタブインダクタ３からなる単位セルを周期配列しているため、バンドギャップの帯域幅が狭帯域となるという問題点があった。
【０００７】
この発明は、上述のような課題を解決するためになされたもので、その目的は、特定の広い周波数帯域を遮断することが可能で、それ以外の周波数成分を確実に伝送し得るマイクロ波回路を得るものである。
【課題を解決するための手段】
【０００８】
この発明に係るマイクロ波回路は、入力端子と出力端子の間に複数個の単位セルが電気的に直列接続され、前記単位セルは、第１のコンデンサあるいは第１のコンデンサ及び第２のインダクタから構成される直列回路を直列要素とし、第１のインダクタあるいは第１のインダクタ及び第２のコンデンサから構成される並列回路を並列要素とするマイクロ波回路であって、前記第１のインダクタのインダクタンスは、少なくとも２以上同じであり、前記第１のコンデンサの静電容量は、単位セル毎に徐々に変化しており、隣接する単位セルの第１のコンデンサの静電容量の変化量ΔＣＬは、左手系から右手系へ特性が遷移する遷移周波数から決まる静電容量をＣＬ、バンドギャップの下端周波数から決まる静電容量をＣＬ’、前記単位セルの数をＮとしたとき、式（９）と表せるものである。
【発明の効果】
【０００９】
この発明に係るマイクロ波回路は、コンデンサとインダクタからなる単位セルにおいて、コンデンサの静電容量あるいはインダクタのインダクタンスを徐々に変化させたセルを電気的に接続して構成することにより、左手系の特性から右手系の特性へと遷移する周波数帯に生じるバンドギャップの帯域を広帯域にすることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
この発明の実施の形態１に係るマイクロ波回路について図１から図７までを参照しながら説明する。図１は、この発明の実施の形態１に係るマイクロ波回路の上面を示す図である。また、図２は、この発明の実施の形態１に係るマイクロ波回路の断面を示す図である。なお、以降では、各図中、同一符号は同一又は相当部分を示す。
【００１１】
図１及び図２において、図示されたマイクロ波回路は、複合右手／左手系伝送線路の一例を示している。この実施の形態１に係るマイクロ波回路は、基板１と、インターディジタルキャパシタ２と、スタブインダクタ３と、スルーホール４と、地板５と、入力端子６と、出力端子７とが設けられている。
【００１２】
基板１は、誘電体を含んでおり、基板表面上にインターディジタルキャパシタ２とスタブインダクタ３が形成されている。また、基板１の裏面には地板５が形成されている。基板１の表面上に形成されたインターディジタルキャパシタ２は、少なくとも２本以上の電極から構成されており、コンデンサとして動作する。また、スタブインダクタ３は、スルーホール４を介して、地板５に接続されており、インダクタとして動作する。
【００１３】
基板１の表面上において、インターディジタルキャパシタ２とスタブインダクタ３は、インターディジタルキャパシタ２を直列要素とし、スタブインダクタ３を並列要素して接続され、単位セルを構成している。この単位セルは、基板１の表面上に複数個配列されている。各セルは、それぞれ電気的に接続されており、その両端に入力端子６と出力端子７が接続されマイクロ波回路が構成されている。
【００１４】
また、基板１の表面上に形成されたインターディジタルキャパシタ２は、互いに隣接するセルのインターディジタルキャパシタ２と静電容量が異なり、入力端子６から出力端子７の間に配列された各セルにおけるインターディジタルキャパシタ２の静電容量は徐々に変化している。
【００１５】
つぎに、この実施の形態１に係るマイクロ波回路の動作について図面を参照しながら説明する。図３は、図１に示す伝送線路の点線部の単位セルの等価回路を示す図である。また、図４は、この発明の実施の形態１に係るマイクロ波回路の等価回路を示す図である。さらに、図５は、この発明の実施の形態１に係るマイクロ波回路の位相定数と周波数の関係を示す図である。
【００１６】
図３及び図４において、ＣＬはインターディジタルキャパシタ（第１のコンデンサ）２の静電容量、ＬＬはスタブインダクタ（第１のインダクタ）３のインダクタンス、ＣＲは並列要素に生じる寄生静電容量（第２のコンデンサ）、ＬＲは直列要素に生じる寄生インダクタンス（第２のインダクタ）である。
【００１７】
この実施の形態１に係るマイクロ波回路の単位セルは、コンデンサであるインターディジタルキャパシタ２を直列要素とし、インダクタであるスタブインダクタ３を並列要素としているが、実際に作成すると、直列要素には寄生インダクタンスが、また、並列要素には寄生静電容量が生じる。したがって、図１の点線で示す単位セルの等価回路は、図３に示す回路となり、直列要素がインダクタとコンデンサの直列回路、並列要素がインダクタとコンデンサの並列回路となる。単位セルの数は、得ようとするマイクロ波回路特性により設定する。
【００１８】
一般に、伝送線路等のマイクロ波回路の伝搬定数γは、次の式（１）で表すことができる。
【００１９】
【数１】
0004629571.tif 000002
【００２０】
ここで、αは減衰定数、βは位相定数、ＺとＹはそれぞれ回路におけるインピーダンスとアドミタンスである。したがって、周波数をｆとすると、図３の単位セルのインピーダンスＺと、アドミタンスＹは、それぞれ次の式（２）と式（３）で表すことができる。
【００２１】
【数２】
0004629571.tif 000003
【００２２】
よって、図３の単位セルにおける分散関係式は、次の式（４）、式（５）となる。
【００２３】
【数３】
0004629571.tif 000004
【００２４】
位相定数βは、平方根内が正となるか負となるかによって、実数あるいは純虚数となる。位相定数βが実数となる周波数範囲では、γ＝ｊβとなるので通過域となり、位相定数βが純虚数となる周波数範囲では、γ＝βとなるので遮断域となりバンドギャップが生じる。例えば、ＣＲ＝１［ｐＦ］、ＣＬ＝２［ｐＦ］、ＬＲ＝１［ｐＦ］、ＬＬ＝０．５５［ｎＦ］のとき、位相定数βと周波数ｆの関係は、図５のようになり、周波数４［ＧＨｚ］近傍〜７［ＧＨｚ］近傍で遮断域となり、バンドギャップが生じる。このとき、バンドギャップより低周波数領域では、左手系の特性が支配的となり、バンドギャップより高周波数領域では、右手系の特性が支配的となる。
【００２５】
ここで、バンドギャップの中心周波数で左手系から右手系の特性へ遷移する。その周波数を遷移周波数と定義すると、この遷移周波数ｆ０は式（６）で決定することができる。また、バンドギャップの下端周波数ｆｇｌは式（７）で、バンドギャップの上端周波数ｆｇｈは式（８）で決定することができる。
【００２６】
【数４】
0004629571.tif 000005
【００２７】
次に、各セルのインターディジタルキャパシタ２の静電容量とスタブインダクタ３のインダクタンスについて説明する。インターディジタルキャパシタ２の静電容量とスタブインダクタ３のインダクタンスは、遷移周波数ｆ０とバンドギャップの下端周波数ｆｇｌ、上端周波数ｆｇｈから決定することができる。
【００２８】
各セルのインターディジタルキャパシタ２の静電容量とスタブインダクタ３のインダクタンスは、遷移周波数ｆ０から決定する。式（６）より遷移周波数ｆ０が所望の周波数となるように、ＣＬ、ＬＬ、ＣＲ、ＬＲを決定する。次に、バンドギャップの下端周波数ｆｇｌを所望の周波数に設定する。遷移周波数から決定したＣＬと、所望のバンドギャップの下端周波数ｆｇｌから式（７）により新たにＣＬを決定し、これをＣＬ’とする。
【００２９】
次に、入力端子６に接続された単位セルを構成するインターディジタルキャパシタ２の静電容量をＣＬとし、出力端子７に接続された単位セルを構成するインターディジタルキャパシタ２の静電容量をＣＬ’とする。入力端子６に接続されたインターディジタルキャパシタ２と、出力端子７に接続された単位セルの間のインターディジタルキャパシタ２の静電容量は、出力端子７に近づくにつれ、ＣＬからＣＬ’の間で徐々に変化するように設定する。
【００３０】
隣接するセル間のインターディジタルキャパシタ２の静電容量の変化量ΔＣＬは、マイクロ波回路を構成するセル数をＮとすると、次の式（９）となる。
【００３１】
【数５】
0004629571.tif 000006
【００３２】
したがって、図１のマイクロ波回路の場合、セル数は５であるので、インターディジタルキャパシタ２の静電容量は、入力端子側６から順に、ＣＬ、ＣＬ＋ΔＣＬ、ＣＬ＋２ΔＣＬ、ＣＬ＋３ΔＣＬ、ＣＬ’となる。
【００３３】
ここで、図６及び図７を用いて、この実施の形態１の効果を説明する。図６は、この発明の実施の形態１に係るマイクロ波回路及び従来例の通過特性計算結果例を示す図である。図６において、この実施の形態１に係るマイクロ波回路の通過特性計算結果８と、従来例の同じセルを配列したマイクロ波回路の通過特性計算結果９とが図示されている。
【００３４】
図７は、図６の計算に用いた等価回路を示す図である。図７において、通過特性計算結果８を求めた等価回路１０と、通過特性計算結果９を求めた等価回路１１とが図示され、セル数はどちらも１６個としている。
【００３５】
図６において、この実施の形態１の通過特性計算結果８と従来例の通過特性計算結果９を比較すると、この実施の形態１の通過特性計算結果８の方が周波数４ＧＨｚで生じているバンドギャップの帯域が広帯域になっており、実施の形態１の効果が確認できる。
【００３６】
以上のように、この実施の形態１では、インターディジタルキャパシタ２の静電容量を入力端子６から出力端子７までの間で徐々に変化させることにより、バンドギャップの広帯域化を図ることが可能である。
【００３７】
以上の説明では、入力端子６に静電容量がＣＬとなるインターディジタルキャパシタ２を接続し、出力端子７に静電容量がＣＬ’となるインターディジタルキャパシタ２を接続し、入力端子６と出力端子７間のインターディジタルキャパシタ２の静電容量を徐々に変化させていたが、入力端子６に静電容量がＣＬ’となるインターディジタルキャパシタ２を接続し、出力端子７に静電容量がＣＬとなるインターディジタルキャパシタ２を接続し、入力端子６と出力端子７間のインターディジタルキャパシタ２の静電容量を徐々に変化させても、同様の効果を得ることができる。
【００３８】
この実施の形態１では、直列要素にインターディジタルキャパシタ２を用いている。インターディジタルキャパシタ２は、電極の構造あるいは電極数を変化させることにより静電容量を調整することができるため、所望の静電容量を得ることが容易である。よって、インターディジタルキャパシタ２の静電容量を徐々に変化させるためには、電極の構造あるいは電極数を徐々に変化させることで実現できる。
【００３９】
また、インターディジタルキャパシタ２の静電容量を徐々に変化させるためには、インターディジタルキャパシタの電極の構造あるいは電極数を変化させる以外に、インターディジタルキャパシタ直下の基板１の比誘電率をセルごとに徐々に変化させ、所望の静電容量を得てもよい。
【００４０】
この実施の形態１では、直列要素にインターディジタルキャパシタ２を、並列要素にスタブインダクタ３を用いているが、これに限るものではなく、直列要素にはコンデンサとして動作するもの、並列要素にはインダクタとして動作するものを利用すればよく、例えば、チップコンデンサを直列要素とし、チップコイルを並列要素としてマイクロ波回路を構成することで同じ効果を得ることができる。
【００４１】
実施の形態２．
この発明の実施の形態２に係るマイクロ波回路について図８から図１１までを参照しながら説明する。図８は、この発明の実施の形態２に係るマイクロ波回路の上面を示す図である。
【００４２】
図８において、図示されたマイクロ波回路は、複合右手／左手系伝送線路の一例を示している。この発明の実施の形態２に係るマイクロ波回路は、基板１と、インターディジタルキャパシタ２と、スタブインダクタ３と、スルーホール４と、地板５（図示せず）と、入力端子６と、出力端子７とが設けられている。
【００４３】
基板１は誘電体を含んでおり、基板表面上にインターディジタルキャパシタ２とスタブインダクタ３が形成されている。また、基板１の裏面には地板５が形成されている。基板１の表面上に形成されたインターディジタルキャパシタ２は、少なくとも２本以上の電極から構成されており、コンデンサとして動作する。また、スタブインダクタ３は、スルーホール４を介して、地板５に接続されており、インダクタとして動作する。
【００４４】
基板１の表面上において、インターディジタルキャパシタ２とスタブインダクタ３は、インターディジタルキャパシタ２を直列要素とし、スタブインダクタ３を並列要素として接続され、単位セルを構成している。この単位セルは、基板１の表面上に複数個配列されている。各セルはそれぞれ電気的に接続されており、その両端に入力端子６と出力端子７が接続されマイクロ波回路が構成されている。
【００４５】
また、直列要素の各セルのインターディジタルキャパシタ２の静電容量は、入力端子６側から徐々に増大していき、伝送線路中央部のセルから徐々に減少していき、入力端子６に接続されたセルのインターディジタルキャパシタ２の静電容量と、出力端子７に接続されたセルのインターディジタルキャパシタ２の静電容量が同じになるように構成されている。
【００４６】
つぎに、この実施の形態２に係るマイクロ波回路の動作について図面を参照しながら説明する。
【００４７】
この実施の形態２の動作原理は、上記の実施の形態１と同様なので、ここでは説明を省略する。隣接するセル間のインターディジタルキャパシタ２の静電容量の変化量ΔＣＬは、マイクロ波回路を構成するセル数をＮとすると、次の式（１０）となる。
【００４８】
【数６】
0004629571.tif 000007
【００４９】
したがって、図８のマイクロ波回路のインターディジタルキャパシタ２の静電容量は、入力端子側６から順に、ＣＬ、ＣＬ＋ΔＣＬ、ＣＬ’、ＣＬ＋ΔＣＬ、ＣＬとなる。
【００５０】
この実施の形態２では、インターディジタルキャパシタ２の静電容量を入力端子６から出力端子７までの間で徐々に変化させることにより、バンドギャップの広帯域化を図ることが可能である。また、入力端子６に接続されたセルと、出力端子７に接続されたセルのインターディジタルキャパシタ２の静電容量とスタブインダクタ３のインダクタンスが同じであるので、上記セルの特性インピーダンスは等しくなり、外部回路とのインピーダンス整合がよいマイクロ波回路が得られる。
【００５１】
ここで、図９及び図１０を用いて、この実施の形態２の効果を説明する。図９は、この発明の実施の形態２に係るマイクロ波回路及び従来例の通過特性計算結果例を示す図である。図９において、この実施の形態２の伝送線路の通過特性計算結果１２と、従来例の同じセルを配列した伝送線路の通過特性計算結果９とが図示されている。図１０は、図９の計算に用いた等価回路を示す図である。図１０において、この実施の形態２の通過特性計算結果１２を求めた等価回路１３が図示され、単位セル数は１６個としている。
【００５２】
この実施の形態２の通過特性計算結果１２と従来例の通過特性計算結果９を比較すると、実施の形態２の通過特性計算結果１２の方が周波数４ＧＨｚで生じているバンドギャップの帯域が広帯域になっており、実施の形態２の効果が確認できる。
【００５３】
この実施の形態２では、直列要素にインターディジタルキャパシタ２を用いている。インターディジタルキャパシタ２は、電極の構造あるいは電極数を変化させることにより静電容量を調整することができるため、所望の静電容量を得ることが容易である。よって、インターディジタルキャパシタ２の静電容量を徐々に変化させるためには、電極の構造あるいは電極数を徐々に変化させることで実現できる。
【００５４】
また、インターディジタルキャパシタ２の静電容量を徐々に変化させるためには、インターディジタルキャパシタの構造あるいは電極数を変化させる以外に、インターディジタルキャパシタ直下の基板１の比誘電率をセルごとに徐々に変化させ、所望のキャパシンスを得てもよい。
【００５５】
この実施の形態２では、直列要素にインターディジタルキャパシタ２を、並列要素にスタブインダクタ３を用いているが、これに限るものではなく、直列要素にはコンデンサとして動作するもの、並列要素にはインダクタとして動作するものを利用すればよく、例えば、チップコンデンサを直列要素とし、チップコイルを並列要素としてマイクロ波回路を構成することで、同じ効果を得ることができる。
【００５６】
また、この実施の形態２では、インターディジタルキャパシタ２のコンデンサを入力端子６側から徐々に増大させ、セルを複数個接続してなる回路の中央部のセルから徐々に減少させ、入力端子６に接続されたセルのインターディジタルキャパシタ２の静電容量と出力端子７に接続されたセルのインターディジタルキャパシタ２の静電容量が同じとなるように構成しているが、インターディジタルキャパシタ２の静電容量を入力端子６側から徐々に減少させ、回路中央部のセルから増大させていき、入力端子６に接続されたセルのインターディジタルキャパシタ２の静電容量と出力端子７に接続されたセルのインターディジタルキャパシタ２の静電容量を同じになるように構成しても、同じ効果が得られる。
【００５７】
上記の実施の形態２の変形例の場合、構成は図１１のようになり、マイクロ波回路を構成する各セルのインターディジタルキャパシタ２の静電容量は、入力端子６側から順に、ＣＬ’、ＣＬ＋ΔＣＬ、ＣＬ、ＣＬ＋ΔＣＬ、ＣＬ’となる。
【００５８】
また、この実施の形態２では、セル数を奇数として説明してきたが、セル数が偶数の場合は図１０の等価回路のように、回路中央部の２個のセルにおけるインターディジタルキャパシタ２の静電容量を同じとすればよい。すなわち、この実施の形態２の場合、入力端子６側から順に、ＣＬ、ＣＬ＋ΔＣＬ、ＣＬ’、ＣＬ’、ＣＬ＋ΔＣＬ、ＣＬ、またはＣＬ’、ＣＬ＋ΔＣＬ、ＣＬ、ＣＬ、ＣＬ＋ΔＣＬ、ＣＬ’となる。
【００５９】
実施の形態３．
この発明の実施の形態３に係るマイクロ波回路について図１２から図１５までを参照しながら説明する。図１２は、この発明の実施の形態３に係るマイクロ波回路の上面を示す図である。また、図１３は、この発明の実施の形態３に係るマイクロ波回路の断面を示す図である。
【００６０】
図１２及び図１３において、図示されたマイクロ波回路は、複合右手／左手系伝送線路の一例を示している。この実施の形態３に係るマイクロ波回路は、基板１と、インターディジタルキャパシタ２と、スタブインダクタ３と、スルーホール４と、地板５と、入力端子６と、出力端子７とが設けられている。
【００６１】
基板１は誘電体を含んでおり、基板表面上にインターディジタルキャパシタ２とスタブインダクタ３が形成されている。また、基板１の裏面には地板５が形成されている。基板１の表面上に形成されたインターディジタルキャパシタ２は、少なくとも２本以上の電極から構成されており、コンデンサとして動作する。また、スタブインダクタ３は、スルーホール４を介して、地板５に接続されており、インダクタとして動作する。
【００６２】
基板１の表面上において、インターディジタルキャパシタ２とスタブインダクタ３は、インターディジタルキャパシタ２を直列要素とし、スタブインダクタ３を並列要素して接続され、単位セルを構成している。この単位セルは、基板１の表面上に複数個配列されている。各セルはそれぞれ電気的に接続されており、その両端に入力端子６と出力端子７が接続されマイクロ波回路が構成されている。
【００６３】
また、基板１の表面上に形成されたスタブインダクタ３は、互いに隣接するセルのスタブインダクタ３とインダクタンスが異なり、入力端子６から出力端子７まで間に配列された各セルにおけるスタブインダクタ３のインダクタンスは徐々に変化している。
【００６４】
この実施の形態３に係るマイクロ波回路の動作原理は、上記の実施の形態１と同様であるのでここでは説明を省略する。また、各セルのインターディジタルキャパシタ２の静電容量とスタブインダクタ３のインダクタンスも、上記の実施の形態１と同様に決定することができる。以下、決定法を説明する。
【００６５】
インターディジタルキャパシタ２の静電容量とスタブインダクタ３のインダクタンスは、遷移周波数ｆ０とバンドギャップの下端周波数ｆｇｌ、バンドギャップの上端周波数ｆｇｈから決定することができる。各セルのインターディジタルキャパシタ２の静電容量とスタブインダクタ３のインダクタンスは、遷移周波数ｆ０から決定する。
【００６６】
この実施の形態３に係るマイクロ波回路の等価回路は、上記の実施の形態１と同様となるので、再び図３を用いる。式（６）より遷移周波数ｆ０が所望の周波数となるように、ＣＬ、ＬＬ、ＣＲ、ＬＲを決定する。次に、バンドギャップの上端周波数ｆｇｈを所望の周波数に設定する。この遷移周波数ｆ０から決定したＬＬと、所望のバンドギャップの上端周波数ｆｇｈから式（８）により新たに決定し、ＬＬ’とする。
【００６７】
次に、入力端子６に接続されたセルを構成するスタブインダクタ３のインダクタンスをＬＬとし、出力端子７に接続されたセルを構成するスタブインダクタ３のインダクタンスをＬＬ’とする。入力端子６に接続されたセルのスタブインダクタ３と出力端子７間のセルのスタブインダクタ３のインダクタンスは、出力端子７に近づくにつれ、ＬＬからＬＬ’の間で徐々に変化するように設定する。
【００６８】
隣接するセル間のスタブインダクタ３のインダクタンスの変化量ΔＬＬは、マイクロ波回路を構成する単位セル数をＮとすると、次の式（１１）となる。
【００６９】
【数７】
0004629571.tif 000008
【００７０】
したがって、図１２のマイクロ波回路のスタブインダクタ３のインダクタンスは、入力端子６側から順に、ＬＬ、ＬＬ＋ΔＬＬ、ＬＬ＋２ΔＬＬ、ＬＬ＋３ΔＬＬ、ＬＬ’となる。
【００７１】
ここで、図１４及び図１５を用いて、この実施の形態３の効果を説明する。図１４は、この発明の実施の形態３に係るマイクロ波回路及び従来例の通過特性計算結果例を示す図である。図１４において、この実施の形態３のマイクロ波回路の通過特性計算結果１４と、従来例の同じセルを配列したマイクロ波回路の通過特性計算結果９とが図示されている。図１５は、図１４の計算に用いた等価回路を示す図である。図１５において、通過特性計算結果１４を求めた等価回路１５が図示されている。なお、セル数は１６個としている。
【００７２】
この実施の形態３の通過特性計算結果１４と従来例の通過特性計算結果９を比較すると、実施の形態３の通過特性計算結果１４の方が周波数４ＧＨｚで生じているバンドギャップの帯域が広帯域になっており、実施の形態３の効果が確認できる。
【００７３】
以上のように、この実施の形態３では、スタブインダクタ３のインダクタンスを入力端子６から出力端子７までの間で徐々に変化させることにより、バンドギャップの広帯域化を図ることが可能である。
【００７４】
以上の説明では、入力端子６にインダクタンスがＬＬとなるスタブインダクタ３を接続し、出力端子７にインダクタンスがＬＬ’となるスタブインダクタ３を接続し、入力端子６と出力端子７間のスタブインダクタ３のインダクタンスを徐々に変化させていたが、入力端子６にインダクタンスがＬＬ’となるスタブインダクタ３を接続し、出力端子７にインダクタンスがＬＬとなるスタブインダクタ３を接続し、入力端子６と出力端子７間のスタブインダクタ３のインダクタンスを徐々に変化させても、同様の効果を得ることができる。
【００７５】
この実施の形態３では、並列要素にスタブインダクタ３を用いている。スタブインダクタ３は、スタブの長さ、形状およびスルーホールの位置を変化させることによりインダクタンスを調整することができるため、所望のインダクタンスを得ることが容易である。よって、スタブインダクタ３のインダクタンスを徐々に変化させるためには、スタブの長さ、形状あるいはスルーホールの位置を徐々に変化させることで実現できる。
【００７６】
また、スタブインダクタ３のインダクタンスを徐々に変化させるためには、スタブの長さ、形状あるいはスルーホールの位置を変化させる以外に、スタブインダクタ３直下の基板１の比誘電率をセルごとに徐々に変化させ、所望のインダクタンスを得てもよい。
【００７７】
この実施の形態３では、直列要素にインターディジタルキャパシタ２を、並列要素にスタブインダクタ３を用いているが、これに限るものではなく、直列要素にはコンデンサとして動作するもの、並列要素にはインダクタとして動作するものを利用すればよく、例えば、チップコンデンサを直列要素とし、チップコイルを並列要素としてマイクロ波回路を構成することで同じ効果を得ることができる。
【００７８】
実施の形態４．
この発明の実施の形態４に係るマイクロ波回路について図１６から図１９までを参照しながら説明する。図１６は、この発明の実施の形態４に係るマイクロ波回路の上面を示す図である。
【００７９】
図１６において、この実施の形態４に係るマイクロ波回路は、基板１と、インターディジタルキャパシタ２と、スタブインダクタ３と、スルーホール４と、地板５（図示せず）と、入力端子６と、出力端子７とが設けられている。
【００８０】
基板１は誘電体を含んでおり、基板表面上にインターディジタルキャパシタ２とスタブインダクタ３が形成されている。また、基板１の裏面には地板５が形成されている。基板１の表面上に形成されたインターディジタルキャパシタ２は、少なくとも２本以上の電極から構成されており、コンデンサとして動作する。また、スタブインダクタ３は、スルーホール４を介して、地板５に接続されており、インダクタとして動作する。
【００８１】
基板１の表面上において、インターディジタルキャパシタ２とスタブインダクタ３は、インターディジタルキャパシタ２を直列要素とし、スタブインダクタ３を並列要素として接続され、単位セルを構成している。この単位セルは、基板１の表面上に複数個配列されている。各セルはそれぞれ電気的に接続されており、その両端に入力端子６と出力端子７が接続されマイクロ波回路が構成されている。
【００８２】
また、並列要素の各セルのスタブインダクタ３のインダクタンスは、入力端子６側から徐々に減少していき、回路中央部のセルから徐々に増大していき、入力端子６に接続されたセルのスタブインダクタ３のインダクタンスと、出力端子７に接続されたセルのスタブインダクタ３のインダクタンスが同じになるように構成されている。
【００８３】
隣接するセル間のスタブインダクタ３のインダクタンスの変化量ΔＬＬは、マイクロ波回路を構成する単位セル数をＮとすると、次の式（１２）となる。
【００８４】
【数８】
0004629571.tif 000009
【００８５】
したがって、図１６のマイクロ波回路のスタブインダクタ３のインダクタンスは、入力端子側６から順に、ＬＬ、ＬＬ＋ΔＬＬ、ＬＬ’、ＬＬ＋ΔＬＬ、ＬＬとなる。
【００８６】
この実施の形態４では、スタブインダクタ３のインダクタンスを入力端子６から出力端子７までの間で徐々に変化させることにより、バンドギャップの広帯域化を図ることが可能である。また、入力端子６に接続されたセルと、出力端子７に接続されたセルのインターディジタルキャパシタ２の静電容量とスタブインダクタ３のインダクタンスが同じなので、上記セルの特性インピーダンスは等しくなり、外部回路とのインピーダンス整合がよいマイクロ波回路が得られる。
【００８７】
ここで、図１７及び図１８を用いて、この実施の形態４の効果を説明する。図１７は、この発明の実施の形態４に係るマイクロ波回路及び従来例の通過特性計算結果例を示す図である。図１７において、実施の形態４のマイクロ波回路の通過特性計算結果１６と、従来例の同じセルを配列した伝送線路の通過特性計算結果９とが図示されている。図１８は、図１７の計算に用いた等価回路を示す図である。図１８において、実施の形態４の通過特性計算結果１６を求めた等価回路１７が図示されている。なお、セル数は１６個としている。
【００８８】
この実施の形態４の通過特性計算結果１６と従来例の通過特性計算結果９を比較すると、実施の形態４の通過特性計算結果１６の方が周波数４ＧＨｚで生じているバンドギャップの帯域が広帯域になっており、実施の形態４の効果が確認できる。
【００８９】
この実施の形態４では、並列要素にスタブインダクタ３を用いている。スタブインダクタ３は、スタブの長さ、形状あるいはスルーホールの位置を変化させることによりインダクタンスを調整することができるため、所望のインダクタンスを得ることが容易である。よって、スタブインダクタ３のインダクタンスを徐々に変化させるためには、スタブの長さ、形状あるいはスルーホールの位置を徐々に変化させることで実現できる。
【００９０】
また、スタブインダクタ３のインダクタンスを徐々に変化させるためには、スタブインダクタ３のスタブの長さ、形状あるいはスルーホールの位置を変化させる以外に、スタブインダクタ３直下の基板１の比誘電率をセルごとに徐々に変化させ、所望のインダクタンスを得てもよい。
【００９１】
この実施の形態４では、直列要素にインターディジタルキャパシタ２を、並列要素にスタブインダクタ３を用いているが、これに限るものではなく、直列要素にはコンデンサとして動作するもの、並列要素にはインダクタとして動作するものを利用すればよく、例えば、チップコンデンサを直列要素とし、チップコイルを並列要素としてマイクロ波回路を構成することで同じ効果を得ることができる。
【００９２】
また、実施の形態４では、スタブインダクタ３のインダクタンスを入力端子６側から徐々に減少させ、回路中央部のセルから徐々に増大させていき、入力端子６に接続されたセルのスタブインダクタ３のインダクタンスと出力端子７に接続されたセルのスタブインダクタ３のインダクタンスが同じとなるように構成しているが、スタブインダクタ３のインダクタンスを入力端子６側から徐々に増大させ、回路中央部のセルから減少させていき、入力端子６に接続されたセルのスタブインダクタ３のインダクタンスと、出力端子７に接続されたセルのスタブインダクタ３のインダクタンスを同じになるように構成しても、同じ効果が得られる。
【００９３】
上記の実施の形態４の変形例の場合、回路の構成は図１９のようになり、回路を構成する各セルのスタブインダクタ３のインダクタンスは、入力端子６側から順に、ＬＬ’、ＬＬ＋ΔＬＬ、ＬＬ、ＬＬ＋ΔＬＬ、ＬＬ’となる。
【００９４】
また、実施の形態４では、セル数を奇数として説明してきたが、セル数が偶数の場合は図１８の等価回路のように、回路中央部の２個のセルのスタブインダクタ３のインダクタンスを同じとすればよい。すなわち、この実施の形態４の場合、入力端子６側から順に、ＬＬ、ＬＬ＋ΔＬＬ、ＬＬ’、ＬＬ’、ＬＬ＋ΔＬＬ、ＬＬ、またはＬＬ’、ＬＬ＋ΔＬＬ、ＬＬ、ＬＬ、ＬＬ＋ΔＬＬ、ＬＬ’となる。
【００９５】
以上説明したように、本発明によれば、左手系の特性から右手系の特性へと遷移する周波数帯に生じるバンドギャップの帯域が広帯域なマイクロ波回路を得ることができる。また、外部回路に対してインピーダンス整合性のよいマイクロ波回路を得ることができる。
【００９６】
本発明の好ましい適用例は、衛星通信機器、移動体通信機器、無線通信機器、高周波通信機器、あるいは、上記の基地局等に用いられる回路要素であって、回路基板、共振器、発振器、方向性結合器、分岐路、フィルタ、デュプレクサ、またはそれらの複合回路等である。
【図面の簡単な説明】
【００９７】
【図１】この発明の実施の形態１に係るマイクロ波回路の上面を示す図である。
【図２】この発明の実施の形態１に係るマイクロ波回路の断面を示す図である。
【図３】図１に示す伝送線路の点線部の単位セルの等価回路を示す図である。
【図４】この発明の実施の形態１に係るマイクロ波回路の等価回路を示す図である。
【図５】この発明の実施の形態１に係るマイクロ波回路の位相定数と周波数の関係を示す図である。
【図６】この発明の実施の形態１に係るマイクロ波回路及び従来例の通過特性計算結果例を示す図である。
【図７】図６の計算に用いた等価回路を示す図である。
【図８】この発明の実施の形態２に係るマイクロ波回路の上面を示す図である。
【図９】この発明の実施の形態２に係るマイクロ波回路及び従来例の通過特性計算結果例を示す図である。
【図１０】図９の計算に用いた等価回路を示す図である。
【図１１】この発明の実施の形態２に係るマイクロ波回路の変形例の上面を示す図である。
【図１２】この発明の実施の形態３に係るマイクロ波回路の上面を示す図である。
【図１３】この発明の実施の形態３に係るマイクロ波回路の断面を示す図である。
【図１４】この発明の実施の形態３に係るマイクロ波回路及び従来例の通過特性計算結果例を示す図である。
【図１５】図１４の計算に用いた等価回路を示す図である。
【図１６】この発明の実施の形態４に係るマイクロ波回路の上面を示す図である。
【図１７】この発明の実施の形態４に係るマイクロ波回路及び従来例の通過特性計算結果例を示す図である。
【図１８】図１７の計算に用いた等価回路を示す図である。
【図１９】この発明の実施の形態４に係るマイクロ波回路の変形例の上面を示す図である。
【図２０】従来のマイクロ波回路の上面を示す図である。
【符号の説明】
【００９８】
１  基板、２  インターディジタルキャパシタ、３  スタブインダクタ、４  スルーホール、５  地板、６  入力端子、７  出力端子。
【図１】
0004629571.tif 000016
【図２】
0004629571.tif 000017
【図３】
0004629571.tif 000018
【図４】
0004629571.tif 000019
【図５】
0004629571.tif 000020
【図６】
0004629571.tif 000021
【図７】
0004629571.tif 000022
【図８】
0004629571.tif 000023
【図９】
0004629571.tif 000024
【図１０】
0004629571.tif 000025
【図１１】
0004629571.tif 000026
【図１２】
0004629571.tif 000027
【図１３】
0004629571.tif 000028
【図１４】
0004629571.tif 000029
【図１５】
0004629571.tif 000030
【図１６】
0004629571.tif 000031
【図１７】
0004629571.tif 000032
【図１８】
0004629571.tif 000033
【図１９】
0004629571.tif 000034
【図２０】
0004629571.tif 000035