(57)【特許請求の範囲】
【請求項１】
波長λｍの目盛りが形成された第１のスケールと、該第１のスケールの信号を検出する第１の検出ヘッドと、上記第１のスケールと第１の検出ヘッドの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第１の変位量検出手段と、上記第１のスケールと異なる波長λａの目盛りが形成された第２のスケールと、該第２のスケールの信号を検出する第２の検出ヘッドと、上記第２のスケールと第２の検出ヘッドとの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第２の変位量検出手段と、上記第１の変位量検出手段より得られる位相変調信号と、第２の変位量検出手段から得られる位相変調信号との位相差を検出し、該位相差を用いて、第１のスケールの波長λｍのＮ倍波長で繰り返す周期的な信号を得て、上記第１のスケールの波長のＮ倍区間をアブソリュートに検出するように構成したアブソリュートエンコーダにおいて、
上記第１の変位量検出手段から得られるキャリア周波数ｆの位相変調信号を周波数ｆの基準信号と位相比較して第１のスケールの波長λｍ内における第１の検出ヘッドの絶対位置に対応したパルス幅変調信号を生成する第１の位相比較手段と、
この第１の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿して第１のスケールの波長λｍ内における第１の検出ヘッドの絶対位置に対応した分解能Ｒ＝λｍ／Ｍのパルス列に変換する第１のゲート回路と、
上記第１の変位量検出手段から出力される位相変調信号と第２の変位量検出手段から出力される位相変調信号の位相差に対応するパルス幅変調信号を生成する第２の位相比較手段と、
この第２の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿し、上記位相差に対応したパルス列に変換する第２のゲート回路と、
この第２のゲート回路の出力を計数し、該計数値を波長λｍの１区間に対応するパルス数Ｍ／Ｎ（以下、区間パルス数）で除算し、求められた商によって第１のスケールの波長λｍのアドレス（以下、λｍアドレス）を仮決定し、該剰余が、３つのゾーンに区分けされた区間パルス数Ｍ／Ｎ内のいずれに属するかを判別した後、λｍアドレスの切替部に対応するゾーンに属する時は、第１のスケールの波長λｍ内の所定位置を基準として比較し、該比較結果に応じて上記仮決定したλｍアドレスを補正して第１のスケールの波長λｍのＮ倍区間内におけるλｍアドレスを特定するとともに、該剰余が、中央部のゾーンに属する時は上記仮決定されたλｍアドレスを無条件でλｍアドレスとして特定するようになし、上記第１のゲート回路から出力されるパルス列を計数して第１のスケールの波長λｍ内の絶対位置と、上記特定されたλｍアドレスとを合成する絶対位置合成手段とを備え、
第１のスケールの波長λｍのＮ倍区間に亘って分解能Ｒ＝λｍ／Ｍで検出するように構成したことを特徴とするアブソリュートエンコーダ。
【請求項２】
第１のスケールの波長λｍと第２のスケールの波長λａを、Ｎ×λｍ＝（Ｎ±１）×λａ（ただし、ｎは正の整数でＮ＝２ｎ若しくはＮ±１＝２ｎ）に選ぶように構成したことを特徴とする請求項１記載のアブソリュートエンコーダ。
【請求項３】
第１のスケールの波長λｍを所望の分解能Ｒに対してＭ×Ｒ＝λｍ（ただし、ｍは正の整数でＭ＝２ｍ）に選ぶことにより、キャリア周波数ｆのＭ（＝２ｍ）倍のクロックパルスを用いて第１のスケールの波長λｍ内の絶対位置を分解能Ｒ＝λｍ／Ｍで検出することを特徴とする請求項１記載のアブソリュートエンコーダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、産業機械分野における寸法測定、例えばモールドプレス金型の密着度や平行度の測定、ロール圧延機における圧延量の測定・制御、さらには生産・組立工場等における部品寸法の測定などに用いて好選なアブソリュートエンコーダに関する。
【０００２】
【従来の技術】
所定の波長λｍを有する第１のスケールと、該第１のスケールの信号を検出する第１の検出へッドとの相対変位に対応して位相が繰り返し変化する位相変調信号を出力する第１の検出手段と、上記第１のスケールとは異なる波長λａを有する第２のスケールと該第２のスケールの信号を検出する第２の検出ヘッドとの相対変位に対応して位相が繰り返し変化する位相変調信号を出力する第２の検出手段と、上記第１の検出手段と第２の検出手段から得られる信号の位相差を比較する位相比較回路とを有し、該位相比較回路より上記第１のスケール及び第２のスケールの波長よりも十分に長い波長の信号に相当して位相が変化する信号を得て、上記第１のスケール及び第２のスケールと、上記第１の検出ヘッド及び第２の検出ヘッドとの相対位置を検出する測尺装置が特公昭５０−２３６１８号公報に開示されている。
【０００３】
この測尺装置において第１の検出手段から得られる位相変調信号ｅｐｍ、第２の検出手段から得られる位相変調信号ｅｐａは、次式のように表すことができる。
【０００４】
ｅｐｍ＝Ｅｐ１×Ｓｉｎ（２πｆｔ＋２πＸ／λｍ）
ｅｐａ＝Ｅｐ２×Ｓｉｎ（２πｆｔ＋２πＸ／λａ）
さらに、波長λｍとλａとの関係を、例えばＮ×λｍ＝（Ｎ−１）×λａなる関係に選ぶと、これらの信号の位相θｍ（＝２πＸ／λｍ）及びθａ（＝２πＸ／λａ）の差Δθ（＝θｍ−θａ）は、次式に示すように波長λｍのＮ倍の周期で繰り返す信号となる。
【０００５】
Δθ＝２πＸ／（Ｎ×λｍ）
したがって、上記測尺装置では、上記の位相差Δθを所定の位相差、すなわち、２π／Ｎで除算することにより、Ｎ×λｍ区間内におけるλｍ単位の位置を検出ことが可能である。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記測尺装置においては、各々のスケールから理想的な信号が得られない場合、例えば、位相変調信号が不完全な場合は、波長λ内に周期的な誤差を生じ、これらの誤差はλｍ単位の切替え位置にも重畳する。したがって、上記のごとく位相差Δθを２π／Ｎで除算したときに上記誤差のために、ズレを生じ、結果としてλｍ単位の誤差を発生することがある。
【０００７】
また、これらの誤差を避けるためには、上記２つのスケールから得られる位相差Δθを用いて直接Ｎλｍ内を検出する方法が考えられるが、本方法では位相差ΔθがＮλｍなる仮想的に長いスケール内で位相が２πになる、すなわち周期的に位相が変化する信号であるため、キャリア周波数ｆ内にキャリア周波数ｆのＭ倍のクロックパルスＭ×ｆを内挿して高分解能を得ようとした場合、分解能λｍ／（Ｍ×Ｎ）が、波長λｍやＮを拡大するほど高分解能を得るのが難しくなる。また、経時的変化により検出精度が悪化するなどの問題があった。
【０００８】
そこで、上述の如き従来の問題点に鑑み、本発明の目的は、異なる波長を有する２組のスケールから出力される位相変調信号の位相差によって上記スケールの波長のＮ倍の区間に亘ってアブソリュートに検出するように構成したアブソリュートエンコーダにおいて、上記スケールの検出誤差に伴う隣接区間検出の誤動作を防ぎ、小型かつ低コストで高情度かつ高分解能なアブソリュートエンコーダを提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、波長λｍの目盛りが形成された第１のスケールと、該第１のスケールの信号を検出する第１の検出ヘッドと、上記第１のスケールと第１の検出ヘッドの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第１の変位量検出手段と、上記第１のスケールと異なる波長λａの目盛りが形成された第２のスケールと、該第２のスケールの信号を検出する第２の検出ヘッドと、上記第２のスケールと第２の検出ヘッドとの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第２の変位量検出手段と、上記第１の変位量検出手段より得られる位相変調信号と、第２の変位量検出手段から得られる位相変調信号との位相差を検出し、該位相差を用いて、第１のスケールの波長λｍのＮ倍波長で繰り返す周期的な信号を得て、上記第１のスケールの波長のＮ倍区間をアブソリュートに検出するように構成したアブソリュートエンコーダにおいて、上記第１の変位量検出手段から得られるキャリア周波数ｆの位相変調信号を周波数ｆの基準信号と位相比較して第１のスケールの波長λｍ内における第１の検出ヘッドの絶対位置に対応したパルス幅変調信号を生成する第１の位相比較手段と、この第１の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿して第１のスケールの波長λｍ内における第１の検出ヘッドの絶対位置に対応した分解能Ｒ＝λｍ／Ｍのパルス列に変換する第１のゲート回路と、上記第１の変位量検出手段から出力される位相変調信号と第２の変位量検出手段から出力される位相変調信号の位相差に対応するパルス幅変調信号を生成する第２の位相比較手段と、この第２の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿し、上記位相差に対応したパルス列に変換する第２のゲート回路と、この第２のゲート回路の出力を計数し、該計数値を波長λｍの１区間に対応するパルス数Ｍ／Ｎで除算し、求められた商によって第１のスケールの波長λｍのアドレスを仮決定し、該剰余が、３つのゾーンに区分けされた区間パルス数Ｍ／Ｎ内のいずれに属するかを判別した後、λｍアドレスの切替部に対応するゾーンに属する時は、第１のスケールの波長λｍ内の所定位置を基準として比較し、該比較結果に応じて上記仮決定したλｍアドレスを補正して第１のスケールの波長λｍのＮ倍区間内におけるλｍアドレスを特定するとともに、該剰余が、中央部のゾーンに属する時は上記仮決定されたλｍアドレスを無条件でλｍアドレスとして特定するようになし、上記第１のゲート回路から出力されるパルス列を計数してスケールの波長λｍ内の絶対位置と、上記特定されたλｍアドレスとを合成する絶対位置合成手段とを備え、第１のスケールの波長λｍのＮ倍区間に亘って分解能Ｒ＝λｍ／Ｍで検出するように構成したことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１１】
以下に説明する本発明の実施の形態は、異なる波長を有する２つのトラックから出力される位相変調信号を用いて、該トラックの記録波長より長い範囲をアブソリュートに検出する測長システム、例えば、特公昭５０−２３６１８号公報に開示されている測尺装置を改良したものである。なお、磁気式においても、例えば、過飽和コアを用いた方式や磁気抵抗効果素子（以下ＭＲセンサ）を用いた方式によっては、記録波長と再生波長が異なる場合があるが、ここでは、検出ヘッドにＭＲセンサを用い、再生される波長を基準に説明することとする。
【００１２】
図１は、本発明に係るアブソリュートエンコーダ１００の構成を示すブロック図である。
【００１３】
ここでは、波長λｍを１，０２４μｍ、内挿数Ｍを１，０２４（＝２１０）とし、さらに、拡張計数Ｎを１６（＝２４）として波長λｍとλａとの関係を１６×λｍ＝（１６＋１）×λａ＝１７×λａとすることにより、λｍの１６（Ｎ＝２４）倍区間、約１６ｍｍ（正確には１．０２４×１６＝１６．３８４ｍｍ）を１μｍの分解能Ｒでアブソリュートに検出できるようにした具体的な事例について説明する。
【００１４】
このアブソリュートエンコーダ１００は、図示しないスケール部材上に波長λｍ（＝１，０２４μｍ）の目盛りを記録することにより形成された第１のスケール１と、この第１のスケール１と対向し、波長λｍに対して９０゜位相差（λｍ／４）をもって配設された２チャンネルのＭＲセンサ２Ａ，２Ｂで構成された第１の検出ヘッド２を備える。この第１の検出ヘッド２は、上記第１のスケール１との相対移動により、相対移動周期が２πｘ／λｍ（ただし、ｘは変位量）で、９０゜位相差を有する２系統の正弦波信号Ｓｉｎ（２πｘ／λｍ），Ｃｏｓ（２πｘ／λｍ）を出力する。
【００１５】
これら２相の正弦波信号Ｓｉｎ（２πｘ／λｍ），Ｃｏｓ（２πｘ／λｍ）は、例えば、図２に示すような構成の第１の変位量検出部３に導かれる。
【００１６】
第１の変位量検出部３は、上記第１の検出ヘッド２を構成している２チャンネルのＭＲセンサ２Ａ，２Ｂにより得られた２相の正弦波信号Ｓｉｎ（２πｘ／λｍ），Ｃｏｓ（２πｘ／λｍ）をタイミング信号生成部１２により与えられる互いに９０°の位相差をもつキャリア周波数ｆの２相信号ＭＯＤＣ，ＭＯＤＳで平衡変調する乗算器３１，３２と、この乗算器３１，３２による平衡変調信号Ｓｉｎ（２πｘ／λｍ）×Ｃｏｓωｔ，Ｃｏｓ（２πｘ／λｍ）Ｓｉｎωｔを加算する加算増幅器３３を備え、上記加算増幅器３３による加算出力として、次の（１）式に示すような位相変調信号ｅｐｍを出力する。
【００１７】
ｅｐｍ＝Ｅｐ１×Ｓｉｎ（ωｔ＋２πｘ／λｍ）              （１）
ただし、ω＝２πｆ、ｘ＝相対変位量
この位相変調信号ｅｐｍは、例えば、図３に示すような構成の第１の位相比較部４に導かれる。
【００１８】
第１の位相比較部４は、タイミング信号生成部１２により与えられる周波数Ｍ×ｆのクロックパルスが供給されている第１及び第２の同期微分回路４２，４３並びにＪＫフリップフロップ４４を備え、第１の変位量検出部３から位相変調信号ｅｐｍが波形整形回路４１を介して供給される上記第１の同期微分回路４２による微分出力が上記ＪＫフリップフロップ４４のＫ入力端子に供給され、また、基準信号ＭＯＤＳが供給される上記第２の同期微分回路４３による微分出力が上記ＪＫフリップフロップ４４のＪ入力端子に供給されることにより、サンプリング周期Ｔ（＝１／ｆ）ごとに、波長λｍ内の絶対位置に対応したパルス幅変調信号ＰＷＳｍを上記ＪＫフリップフロップ４４から出力する。
【００１９】
ここで、この第１の位相比較部４の動作タイミングを図４に示してあるように、サンプリング時刻ｔｉにおいて第１の変位量検出部３から出力される位相変調信号ｅｐｍでセットされ、基準信号ＭＯＤＳでリセットされるパルス幅変調信号ＰＷＳｍの時刻ｔｉにおける波長λｍ内の絶対位置ｘ（ｔｉ）に対応した位相量φｍ（ｔｉ）は、次の（２）式のように表すことができる。
【００２０】
φｍ（ｔｉ）＝２π×ｘ（ｔｉ）／λｍ                      （２）
上記第１の位相比較部４により得られたパルス幅変調信号ＰＷＳｍは、タイミング信号生成部１２により与えられるキャリア周波数ｆのＭ（＝１，０２４＝２１０）倍のクロックパルスＭ×ｆとともに第１のゲート回路５に入力される。
【００２１】
ここで、位相量φｍ（ｔｉ）を有するパルス幅変調信号ＰＷＳｍは、変位ｘに応じてパルス幅の変化する信号であり、最大位相量２π、即ち、最大変位量λｍに達したときのパルス幅はサンプリング周期Ｔ（＝１／ｆ）に等しいので、第１のゲート回路５では、Ｍ×ｆのクロック周波数を用いることにより位相量φｍ（ｔｉ）を１／Ｍの分解能Ｒ、すなわち、変位ｘ（ｔｉ）を分解能１μｍ（Ｒ＝λｍ／Ｍ＝１，０２４／１，０２４）のパルス列ＳＡＰｍとして検出可能であり、上記第１のゲート回路５により変換されたパルス列ＳＡＰｍが絶対位置合成部６に入力される。
【００２２】
このアブソリュートエンコーダ１００は、図示しないスケール部材上に第１のスケール１と平行して波長λａ（＝９６３．８μｍ）の目盛りを記録することにより形成された第２のスケール７と、この第２のスケール７と対向し、波長λａに対して９０゜位相差（λａ／４）をもって配設された２チャンネルのＭＲセンサで構成された第２の検出ヘッド８を備える。この第２の検出ヘッド８は、上記第１のスケール検出ヘッド２と一体的に構成されており、上記第２のスケール７との相対移動により、相対移動周期が２πｘ／λａで９０゜の位相差を有する２系統の正弦波信号２πｘ／λａ（ただし、ｘは変位量）で、９０゜位相差を有する２系統の正弦波信号Ｓｉｎ（２πｘ／λａ），Ｃｏｓ（２πｘ／λａ）を出力する。
【００２３】
上記第２の検出ヘッド８により得られる２系統の正弦波信号Ｓｉｎ（２πｘ／λａ），Ｃｏｓ（２πｘ／λａ）は、上記第１の変位量検出部３と同様な構成を有する第２の変位量検出部９に導かれる。
【００２４】
第２の変位量検出部９は、次の（３）式に示すように、変位量λａごとに位相が２πだけ変化する位相変調信号ｅｐａを出力する。
【００２５】
ｅｐａ＝Ｅｐ２×Ｓｉｎ（ωｔ＋２πｘ／λａ）            （３）
ただし、ω＝２πｆ、ｘ＝相対変位量
この位相変調信号ｅｐａは、第１の位相比較部４と同様の構成を有する第２の位相比較部１０において、第１の変位量検出部３から出力される位相変調信号ｅｐｍと位相比較される。第２の位相比較部１０は、第２の変位量検出部９から出力される位相変調信号ｅｐａと第１の変位量検出部３から出力される位相変調信号ｅｐｍとの位相差に対応するパルス幅変調信号ＰＷＳ２を出力する。
【００２６】
上記（２）式からも明らかなように、位相変調信号の位相差φａ（ｔｉ）は次の（４）式のように表せる。
【００２７】
φａ（ｔｉ）＝２π×ｘ（ｔｉ）／λａ            （４）
したがって、上記位相差Δφ（＝φａ（ｔｉ）−φｍ（ｔｉ）は、
Δφ＝φａ（ｔｉ）−φｍ（ｔｉ）
＝２π×ｘ（ｔｉ）（１／λａ−１／λｍ）      （５）
ここで、第１のスケール１の波長λｍと第２のスケール７の波長λａとは、１６λｍ＝１７λａの関係に選択されているので、上記Δφ（ｔｉ）は、
Δφ＝２π×ｘ（ｔｉ）／１６λｍ
＝２π×ｘ（ｔｉ）／１７λａ                  （５）’
となり、第１のスケールの波長λｍの１６倍（Ｎ＝１６）の位置に達したときに一致する繰り返し信号である。
【００２８】
図５は、上記アブソリュート計測区間において第１の変位量検出部３で検出された位相量φｍと、第２の変位量検出回路９で検出された位相量φａとの関係を示している。
【００２９】
そして、図６は、第１のスケールの波長λｍの１６倍区間内における任意の位置ｘに対する、第１の変位量検出部３で検出された位相量φｍと、φａとφｍとの位相差Δφ（＝φａ−φｍ）との関係を示したものである。この図６に示されるように、位相量φｍはλｍの１周期ごとに２π、Δφはλｍの１周期ごとに２π／１６ずつなる信号である。
【００３０】
したがって、上記位相差Δφをλｍの１周期に対応する位相量（以下、区間位相量）２π／１６で除算し、その商としてｘが位置するλｍ単位の絶対位置、すなわち、１６λｍ内のλｍアドレスＡｊを検出することができる。
【００３１】
ここで、上記位相差Δφは、キャリア周波数ｆのＭ倍のクロックパルスＭ×ｆとともに第１のゲート回路５と同様な構成を有する第２のゲート回路１１に導かれ、上記位相差Δφに対応したパルス列ＳＡＰａに変換される。
【００３２】
したがって、上記区間位相量２π／１６は、区間パルス数Ｍ／１６と等価であり、上記パルス列ＳＡＰａを区間パルス数Ｍ／１６で除算することにより、その商としてｘが位置するλｍ単位の絶対位置、すなわち、１６λｍ内のλｍアドレスＡｊを検出することができる。
【００３３】
また、次の表１は、１６λｍ＝１７λａの場合に、変位量ｘを０から１６λｍまで変化させたときのΔφとλｍアドレスＡｊとの関係、及び、Δφに対応するパルス数ΔＤとの関係を示したものである。
【００３４】
【表１】
0004748557.tif 000002
【００３５】
絶対位置合成部６は、上記の関係を利用してλｍアドレスＡｊを特定するとともに、上記φｍをもとに生成された分解能１μｍのパルス列ＳＡＰｍとにより、１μｍの分解能Ｒで１６λｍ区間の絶対位置を生成する。例えば、図７に示すようにカウンタ機能（タイマー）を備えるマイクロコンピュータ（ＣＰＵ）６３を用いてソフトウエア処理で実現することができる。
【００３６】
ここで、絶対位置合成部６におけるλｍアドレスＡｊの検出にかかる基本原理について説明する。
【００３７】
この絶対位置合成部６は、上記第１のゲート回路５から出力される１μｍ分解能のパルス列ＳＡＰｍをカウントするパルスカウンタ６１と、第２のゲート回路１１から出力されるパルス列ＳＡＰａをカウントするパルスカウンタ６２を備え、該パルスカウンタ６１，６２の計測値をＣＰＵ６３に取り込むためのトリガ信号として、パルス幅変調信号ＰＷＳｍ，ＰＷＳａのセット入力となる基準信号ＭＯＤＳがタイミング信号生成部１２からＣＰＵ６３への割り込み端子に供給されている。
【００３８】
サンプリング時刻ｔｉにおいて、上記（２）式に示す位相量φｍ（ｔｉ）のリセットタイミングに対応した基準信号ＭＯＤＳが入力されると、ＣＰＵ６３が割り込み動作を開始し、パルスカウンタ６１で計測された第１のスケール１の波長λｍ内の絶対位置に対応するデータＤｍ（ｔｉ）と、パルスカウンタ６２で計測された上記２つの位相変調信号の位相差Δφに対応したパルス列ＳＡＰｍの計測値ΔＤ（ｔｉ）がＣＰＵ６３に取り込まれ、ＲＡＭ６４内の所定のメモリ領域に格納される。
【００３９】
次に、ＣＰＵ６３は、上記位相差Δφに対応したこれらの計数値の差ΔＤをＲＡＭ６４内の所定の領域に格納するとともに、上記区間パルス数Ｍ／１６で除算し、その商としてλｍアドレスＡｊを特定し、該求められたＡｊをλｍ倍し、さらに、タイミングｔｉにおけるλｍ内の絶対値Ｄｍ（ｔｉ）とを加算し、１６λｍ区間全域に亘る分解能１μｍの絶対位置を生成する。
【００４０】
このようにして生成された絶対位置は、ＲＡＭ６４内の所定のメモリ領域内に格納するとともに、例えば、測定データとして外部に出力する。
【００４１】
ところで、上記の絶対位置合成部６の動作は理想的な状態で述べたものであり、実際のシステムにおいては検出された信号の不完全さ、例えば、各々の検出ヘッド２，８に重畳するＤＣや出力レベルのアンバランス等に起因する内挿誤差の影響により、λｍアドレスＡｊの判定に誤動作を起こすことがある。
【００４２】
そこで、本発明において適用される誤動作のないλｍアドレスの生成方法について述べる。
【００４３】
まず、位相変調信号が理想的な状態から外れた際に生ずる内挿誤差について説明する。
【００４４】
上述の（１）式及び（２）式に示した位相変調信号は、２チャンネルの検出ヘッドから理想的な信号が得られることを前提にした理論式である。
【００４５】
しかしながら、実際のシステムでは各の検出ヘッドに重畳するＤＣや出力レベルのアンバランスにより、（１）式や（２）式に示すような完全な位相変調信号とのずれを生じ、結果として内挿誤差を生ずる。
【００４６】
ここで、内挿誤差の発生要因として、上記の如くＤＣ成分の重畳、出力レベルのアンバランスと仮定し、一般式として波長λのトラックにおけるＣＨ１検出ヘッド及びＣＨ２検出ヘッドから得られる平衡変調信号を各々ｅ１，ｅ２とすると、平衡変調信号ｅ１，ｅ２は、
ｅ１＝｛Ａ＋（１＋ａ）×Ｓｉｎ（２πｘ／λ）｝×Ｃｏｓωｔ  （６）
ｅ２＝｛Ｂ＋（１＋ｂ）×Ｃｏｓ（２πｘ／λ）｝×Ｓｉｎωｔ  （７）
ただし、
ａ：ＣＨ１の振幅ずれ、ｂ：ＣＨ２の振幅ずれ
Ａ：ＣＨ１のＤＣ重畳、Ｂ：ＣＨ２のＤＣ重畳
となり、２πｘ／λ＝Ｘ、ωｔ＝Ｔとおけば、（６）式及び（７）式は
ｅ１＝｛Ａ＋（１＋ａ）×ＳｉｎＸ｝×ＣｏｓＴ              （６）’
ｅ２＝｛Ｂ＋（１＋ｂ）×ＣｏｓＸ｝×ＳｉｎＴ              （７）’
と表すことができる。
【００４７】
ここで、説明を簡単にするため、ＤＣのみにずれがあったときの位相変調信号をｅｐｍ（Ｄ）とすれば、（６）’式及び（７）’式において、ａ＝ｂ＝０とおいて加算した信号であり、次のように表すことができる。
【００４８】
0004748557.tif 000003
ただし、
α＝ｔａｎ−１（Ａ／Ｂ）
θ＝ｔａｎ−１｛（Ａ＋ＳｉｎＸ）／（Ｂ＋ＣｏｓＸ）｝  （９）
ここで、（８）式の｛  ｝の中は、位相変調信号ｅｐｍ（Ｄ）のエンベロープを表しており、基準振幅１に対しＸの基準位置から位相がαだけ遅れた振幅が√（Ａ２＋Ｂ２）のリップルが重畳した、Ｘに対して一次の成分を有する正弦波状の信号であることが分かる。
【００４９】
また、（９）式のθは変位量を表しているので、誤差がないときの理論値｛θ＝ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ）｝から減算すると、位相変調信号が理想からずれた時の誤差を表すことになる。
【００５０】
今、Ｘに対して０から２πにわたる１波長内の内挿誤差をΔＸとおくと、内挿誤差ΔＸは、
ΔＸ＝ｔａｎ−１｛（Ａ＋ＳｉｎＸ）／（Ｂ＋ＣｏｓＸ）｝
−ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ）                  （１０）
であり、ここで、
α＝｛（Ａ＋ＳｉｎＸ）／（Ｂ＋ＣｏｓＸ）｝、
β＝ＳｉｎＸ／ＣｏｓＸ
とおけば
ΔＸ＝ｔａｎ−１（α−β）／（１−α×β）
ゆえ、
ΔＸ＝−ｔａｎ−１｛（Ｂ×ＣｏｓＸ−Ａ×ＳｉｎＸ）／（１＋Ａ×ＳｉｎＸ          ＋ＢＸＣｏｓ×）｝
となる。そして、（Ａ×ＳｉｎＸ＋Ｂ×ＣｏｓＸ）が１より十分小さいことを考慮してΔＸの近似式を求めると、
ΔＸ＝−ｔａｎ−１（Ｂ×ＣｏｓＸ−Ａ×ＳｉｎＸ）
＝−ｔａｎ−１｛√（Ａ２＋Ｂ２）×Ｓｉｎ（Ｘ＋γ）｝      （１１）
となる。ただし、
γ＝−ｔａｎ−１（Ａ／Ｂ）
である。
【００５１】
ここで、簡単にするためＡ＝Ｂの場合について整理してみると、
ΔＸ＝−ｔａｎ−１｛√２×Ｓｉｎ（Ｘ−π／４）｝              （１２）
となる。
【００５２】
すなわち、内挿誤差ΔＸは、Ｘの１周期に対して同一周期の成分を有する正弦波状に変化する信号であり、その大きさがＤＣの重畳量Ａ及びＢの大きさによって変化する信号であることが分かる。
【００５３】
ところで、図５にも示したように、λｍアドレスＡｊの切替え部は、第１のスケール１の波長λｍの整数倍に対応した位置であるが、第２のスケール７に対しては波長λａの１／１６の整数倍の位置に対応しているため、λｍアドレス切替え部において検出されるΔφには、第２のスケール７の波長λａの内挿誤差が重畳し、結果として内挿誤差の影響に伴う位相差Δφの逆転現象が生じることがある。
【００５４】
したがって、上述の表１に示した関係をもとに、単純に検出されたΔφを区間位相量φＺ（＝２π／１６）に対する商を求めるだけでは、入ｍアドレスＡｊの検出に誤動作を生じることになる。
【００５５】
図８は、第２のスケール７の波長λａに上記（１１）式で表される内挿誤差ΔＸをＸの１周期区間、すなわち、ｘ＝λａの区間に亘ってプロットしたもので、波長λａ内の各の位置における内挿誤差Ｉｅが、λｍアドレスＡｊの切替え位置に対応して重畳する様子を示したものであり、次の表２はその対応関係を示したものである。
【００５６】
【表２】
0004748557.tif 000004
【００５７】
次に、本発明において適用される実際のシステム、すなわち、内挿誤差が発生した場合でも正しくλｍアドレスＡｊを検出可能とする絶対位置合成部６の構成及び動作について説明する。
【００５８】
先ず、図９を参考にしながらλｍアドレスＡｊの確定にかかる基本的な考え方を説明する。
【００５９】
（１）λｍアドレスＡｊの切替え部、すなわち、λｍの両端部において検出される位相差Δφは、第２のスケール７の内挿誤差Ｉｅ（ａ）に対応する位相量φｉｅ（ａ）だけ変動する。したがって、実際にはλｍアドレスＡｊがｊとして検出されるべきものが、その前後、すなわち、ｊ−１又はｊ＋１として検出される可能性がある。
【００６０】
（２）しかしながら、上記誤検出される可能性を有する領域に対し、さらに第１のスケール１における内挿誤差Ｉｅ（ｍ）に対応する位相量φｉｅ（ｍ）だけ内側の領域においては、内挿誤差の影響を受けず、λｍアドレスＡｊを一義的に決定できる領域がある。
【００６１】
（３）さらに、上記（１）においても、第１のスケール１において検出された位相φｍが、波長λｍ内のどの位置に属するかを、例えば、λｍの中央値に対して左側（ｘ≦λｍ）又は右側（ｘ＞λｍ）に位置するかの判定条件を加え、該判定結果をもとに補正することにより、正しくλｍアドレスＡｊを判定できる。
【００６２】
すなわち、λｍアドレスＡｊの切替え部において、λｍアドレスＡｊの判定領域にヒステリシスを持たせ、該ヒステリシス領域内においては、第１のスケール１の位置による判定条件を付加することにより、内挿誤差の影響を受けず、誤動作のないλｍアドレスＡｊの検出が実現できる。
【００６３】
次に、本発明におけるλｍアドレスＡｊの切替え部に付与すべきヒステリシス及びその他の判定条件の設定について、具体的な数値を適用し説明する。
【００６４】
上述のように、位相量φはパルス数ΔＤとして検出され、区間位相量φＺ（＝２π／１６）は区間パルス数ＮＤ（＝６４）に対応している。
【００６５】
第１のスケール１及び第２のスケール７の波長が略等しいので、システムにおいて想定される内挿誤差が略等しいとして、その振幅（Ｐ−Ｐ）をＩｅとすれば、内挿誤差に対応する位相量φｉｅ及びパルス数Ｄｉｅは次のように表すことができる。
【００６６】
φｉｅ＝２π×（Ｉｅ／λｍ）                          （１０）
Ｄｉｅ＝Ｍ×Δφｉ／２π＝１，０２４×（Ｉｅ／λｍ）  （１１）
すなわち、λｍアドレスＡｊの切替え部においては、パルス数ΔＤは、Ｄｉｅ／２ずつ変動する可能性がある。
【００６７】
ここで、波長λに対する内挿誤差（Ｉｅ／λｍ）は通常２％程度であり、そのときのＤｉｅは、（１１）式から約２０パルスであり、λｍアドレスＡｊの切替え部においては、第２のスケール７の内挿誤差により、区間パルス数Ｍ／１６（＝６４）に対して±１０パルスの変動が生ずると考えることができる。
【００６８】
さらに、第１のスケール１における内挿誤差の影響に伴うパルス数Ｄｉｅも２０パルスとすれば、この値を加えた区間パルス数ＮＤ（＝６４）に対して±２０パルス分内側の領域、すなわち、パルス数ΔＤが２０以上（＝０＋２０）から４４未満（＝６４−２０）の区間は、内挿誤差の影響を受けず一義的にλｍアドレスＡｊを決定できる領域（以下、無条件判別領域）である。
【００６９】
また、上記無条件判別領域の外側、即ち、ΔＤが０以上２０未満の下側領域及びΔＤが４４以上６４未満の上端領域においては、第１のスケール１において検出される位相量φｍが、λｍの中間値、すなわち、５１２パルス（１，０２４／２）位置を基準にして大小を判別する条件を付加し、該判定結果に応じて仮決定されたλｍアドレスＡｊを補正すれば良い。
【００７０】
以下、図１０に示す処理フローに従い本発明におけるλｍアドレスＡｊの判定手順を説明する。
【００７１】
先ず、最初のステップＳ１では、サンプリング時刻ｔｉにおいて、基準信号ＭＯＤＳが入力されると、ＣＰＵ６３が割り込み動作を開始し、上記第１のパルスカウンタ６１の計数値Ｄｍ（ｔｉ）及び第２のパルスカウンタ６２の計数値ΔＤ（ｔｉ）を取り込み、ＲＡＭ６４の所定のメモリ領域に格納する。
【００７２】
次のステップＳ２において、ＣＰＵ６３は、ΔＤを区間パルス数６４で除算し、商ｊをλｍアドレスの候補として、また、剰余Ｒｅｓをλｍアドレス確定用のデータとしてＲＡＭ６４の所定のメモリ領域に格納する。
【００７３】
次のステップＳ３において、ＣＰＵ６３は、剰余Ｒｅｓの値に応じて３つの領域に分別し、次の判定処理によりλｍアドレスＡｊを確定する。
【００７４】
すなわち、０≦Ｒｅｓ＜２０のときには（ステップＳ４１）、Ｄｍ（ｔｉ）が中央値５１２を超えているか否かについての判定を行う（ステップＳ５１）。
【００７５】
そして、このステップＳ５１における判定結果が”Ｙｅｓ”すなわちＤｍ（ｔｉ）≧５１２である場合は、上記ステップＳ２において算出された商ｊから１を減算し、この値をλｍアドレスＡｊとし（ステップＳ６１）、また、判定結果が”Ｎｏ”すなわちＤｍ（ｔｉ）＜５１２である場合には、上記ステップＳ２で検出されたＡｊをそのままλｍアドレスＡｊとする（ステップＳ６２）。
【００７６】
また、２０≦Ｒｅｓ＜４４のときには（ステップＳ４２）、ステップＳ２で検出された商ｊをそのままλｍアドレスＡｊとする（ステップＳ６２）。
【００７７】
さらに、４４≦Ｒｅｓ＜６４のときには（ステップＳ４３）、Ｄｍ（ｔｉ）が中央値５１２より小さいか否かについて判定を行う。
【００７８】
そして、このステップＳ５３における判定結果が”Ｙｅｓ”すなわちＤｍ（ｔｉ）＜５１２である場合には、上記ステップＳ２において算出された商ｊに１を加算し、この値をλｍアドレスＡｊとし（ステップＳ６３）、また、判定結果が”Ｎｏ”すなわちＤｍ（ｔｉ）≧５１２である場合は、上記ステップＳ２で検出されたＡｊをそのままλｍアドレスＡｊとする（ステップＳ６２）。
【００７９】
次のステップＳ７では、上記の手順によってλｍアドレスＡｊを確定した後、ＣＰＵ６３はλｍアドレスＡｊに波長λｍを乗じたのち、上記Ｄｍ（ｔｉ）と加算し、時刻ｔｉにおける１６λｍ区間内における絶対位置Ｘ（ｔｉ）を生成する。
【００８０】
以下、サンプリング時刻ごとに同様の手順（Ｓ１〜Ｓ７）を繰り返し、１６λｍ区間内における絶対位置を求める。また、生成された絶対位置Ｘ（ｔｉ）は、例えば表示として利用する、又は測定データとして外部のシステムに出力するなど、必要に応じて利用できる。
【００８１】
なお、上記絶対位置合成部６は、マイクロコンピュータ（ＣＰＵ）６３を用いてソフトウエア処理で実現したが、図１１に示すようにハードウエアにより構成することもできる。
【００８２】
すなわち、図１１に示す絶対位置合成部６は、上記第１のゲート回路５から出力される１μｍ分解能のパルス列ＳＡＰｍをカウントする第１のカウンタ１６１と、第２のゲート回路１１から出力されるパルス列ＳＡＰａをカウントする第２のカウンタ１６２、タイミング信号生成部１２から基準信号ＭＯＤＳが供給されるカウンタ制御回路１６４を備える。
【００８３】
第１のカウンタ１６１は、Ｍ＝１，０２４とした場合、第１のスケール１の波長λｍ内の位置に対応するパルス列ＳＡＰｍを計数する１，０２４進（１０ｂｉｔ）カウンタと、該カウンタの計数値をラッチする１０ｂｉｔのラッチ回路からなり、ラッチ回路の出力（Ｄｍ（ｔｉ））を、第１の比較器１６５に供給するとともに、合成された絶対位置の下位桁（１０ｂｉｔ）として出力する。
【００８４】
上記第１の比較器１６５は、波長λｍ内の所定の位置、この例では波長λｍ内の所定の位置と比較する比較器である。
【００８５】
この例では、中央値（５１２）と比較し、
（ａ１）  Ｄｍ（ｔｉ）＜５１２
（ａ２）  Ｄｍ（ｔｉ）＝５１２
（ａ３）  Ｄｍ（ｔｉ）＞５１２
に対応する判定信号を補正回路１６８に出力する。
【００８６】
第２のカウンタ１６２は、Ｍ＝１，０２４とした場合、第１のスケール１と第２のスケール７から出力される位相変調信号の位相差に等しいバルス列ＳＡＰａを計数する６４進（６ｂｉｔ）カウンタと、該カウンタの計数値をラッチする６ｂｉｔラッチ回路からなり、上記６４進カウンタの桁上げ信号（Ｃａ２）を第３のカウンタ１６３に供給し、また、ラッチ回路の出力（Ｒｅｓ）を第２及び第３の比較器１６６，１６７に供給する。
【００８７】
第３のカウンタ１６３は、ＳＡＰａ／６４の商を計数するラッチ出力機能付のカウンタ（Ｍ＝１，０２４とした時は１６進）であり、第２のカウンタ１６２の桁上げ信号（Ｃａ２）を計数する１６進（４ｂｉｔ）カウンタと、該カウンタの計数値をラッチする４ｂｉｔラッチ回路からなり、ラッチ回路の出力を仮決定アドレス（ｊ）として、加算回路１６９の一方の入力端子に供給する。
【００８８】
カウンタ制御回路１６４は、サンプリング周期Ｔ（＝１／ｆ）毎に入力されるＭＯＤＳ信号から、上記カウンタ計数値をラッチ回路に転送するためのラッチ信号と、カウンタの計数値を初期化（リセット）するリセット信号を生成し、このリセット信号を上記第１乃至第３のカウンタ１６１〜１６３に供給する。
【００８９】
比較器１６６は、剰余（Ｒｅｓ）を下側ゾーン設定用の下限値と比較するための比較器であり、この例では下限値（２０）との比較を行い、
（ｂ１）  Ｒｅｓ＜２０
（ｂ２）  Ｒｅｓ＝２０
（ｂ３）  Ｒｅｓ＞２０
に対応する判定信号を補正回路１６８に出力する。
【００９０】
比較器１６７は、ＳＡＰａ／６４の剰余（Ｒｅｓ）を上側ゾーン設定用の上限値と比較するための比較器であり、この例では上限値（４４）との比較を行い、
（ｃ１）  Ｒｅｓ＜４４
（ｃ２）  Ｒｅｓ＝４４
（ｃ３）  Ｒｅｓ＞４４
に対応する判定信号を補正回路１６８に出力する。
【００９１】
補正回路１６８は、上記第１乃至第３比較器１６５〜１６７の出力をもとに、第３のカウンタ１６３の出力である仮決定アドレス（ｊ）の補正値（＋１，０，−１）を出力する回路であり、下記の条件に応じて補正値を出力する。
【００９２】
0004748557.tif 000005
ここで、Ｄｍ（ｔｉ）≧５１２に対応するゾーンは、上記（ａ２）及び（ａ３）の論理和（Ｄｍ（ｔｉ）＝５１２）  （Ｄｍ（ｔｉ）＞５１２）である。また、０≦Ｒｅｓ＜２０に対応するゾーンは、上記（ｂ１）すなわち（Ｒｅｓ＜２０）である。さらに、上側ゾーン４４≦Ｒｅｓ＜６４は、（ｃ２）と（ｃ３）の論理和すなわち（Ｒｅｓ＝４４）  （Ｒｅｓ＞４４）であり、また、無条件でアドレスを決定できる中間ゾーン２０≦Ｒｅｓ＜４４は、上記第２の比較器１６６の出力との組み合わせた（（Ｒｅｓ＝２０）  （Ｒｅｓ＞２０））  （Ｒｅｓ＜４４）である。
【００９３】
ただし、実際の回路では”−１”に対応する補正値は補数（−１）の形に変換されて加算回路１６９で加算される。
【００９４】
加算回路１６９は、例えば４ｂｉｔのフルアダーで構成され、第３のカウンタ１６３からの仮決定アドレス（ｊ）と、上記補正回路１６８の出力である補正値（＋１，０，−１）とを加算する。この加算回路１６９は、”−１”に対応する補正値、すなわち補数（−１）が入力されたときはｊ＋（−１）を補数回路１７０に出力する。
【００９５】
補数回路１７０は、加算回路１６９から”−１”に対応する補正値、すなわち補数（−１）が入力されたときの加算出力（ｊ＋（−１）において、加算回路１６９の桁上信号信号（Ｃ４）が出力されなかったとき動作し、真数（ｊ−１）に変換して、決定アドレス（Ａｊ）の上位桁を出力する。
【００９６】
以上、本発明の具体的な実施の形態として、所望の分解能Ｒ＝１μｍを得るために、第１のスケールの波長λｍを所望の分解能Ｒ＝１μｍの１，０２４倍とし、位相変調信号のキャリア周波数ｆの１，０２４（Ｍ＝１，０２４）倍のクロックパルスを用いて内挿するとともに、第１のスケール１の波長λｍの１６倍区間（Ｎ＝１６）の絶対位置を検出するため、第１のスケール１の波長λｍと第２のスケール７の波長λａとの関係を１６×λｍ＝１７×λａなる２進系列の数値を設定した事例について説明した。
【００９７】
Ｎとして２進系列を選択すると、内挿処理等に用いるハードウエアが簡単になるばかりでなく、２進処理を基本とするＣＰＵを用いた絶対位置合成部６におけるλｍアドレスの特定におけるソフトウエア処置が簡単かつ高速に実現できる等のメリットがある。
【００９８】
また、上記実施の形態の説明においてはＮ×λｍ＝（Ｎ＋１）×λａとしたが、Ｎ×λｍ＝（Ｎ−１）×λａと設定できること、さらには、Ｎ±１＝２ｎと選ぶことができること、さらには、所望の分解能Ｒ＝λｍ／Ｍを得るために、第１のスケール１の波長λｍ及び設計条件Ｍ、Ｎは本発明の主旨を逸脱しない範囲で任意に設定できること、また、２進系列ではなく、Ｍ，Ｎについて１０進系列の設計条件を設定し得ることは言うまでもない。
【００９９】
また、上記実施の形態において、第１の変位量検出部３から得られる位相変調信号ｅｐｍと第２の変位量検出部９から得られる位相変調信号ｅｐａとの位相差Δφの検出において、第２の位相比較部１０にて直接検出するように構成した。しかしながら、第１の位相比較部４におけるごとく、第２の位相比較部１０においても、位相変調信号ｅｐａと上記基準信号との位相比較により第２のスケール７の波長λａ内の絶対位置として検出し、該位相差をφａ（ｔｉ）として検出した後、第２のゲート回路１１及びパルスカウンタ６２を介してパルス数Ｄａ（ｔｉ）として検出し、絶対位置合成部６により演算処理ΔＤ＝Ｄａ（ｔｉ）−Ｄｍ（ｔｉ）として検出できることは言うまでもない。
【０１００】
さらに、本発明は、磁気式に制約されることなく、例えば光学方式のごとくスケールとヘッドとの相対移動に対応した２チャンネルの直交する正弦波信号が出力されるようなシステムにおいても、該検出された２相の正弦波信号を、キャリア周波数ｆの信号で直交変調した後加算することにより、位相変調信号を取り出すようにすれば同様に適用できることはいうまでもない。
【０１０１】
さらに、本発明においてはリニアエンコーダヘの適用について説明したが、繰り返し区間を円周長と一致させることにより回転量のアブソリュート検出にも適用可能である。
【０１０２】
【発明の効果】
以上のように、本発明によれば、第１のスケールの記録波長λｍに対応して得られるキャリア周波数ｆの位相変調信号をＭ倍の周波数を有するクロックパルスを用いることにより、波長λｍ内を分解能Ｒ＝λｍ／Ｍで読み出すことができる。すなわち、位相変調信号を用いた位置検出システムのため、該位相変調信号のキャリア周波数ｆに対し、クロックパルスの周波数Ｍ×ｆを高く、すなわち、Ｍを大きくするだけで容易に高分解能を実現することができる。また、設計条件Ｍ，Ｎはスケールの波長λｍとして２進系列の数値を選ぶことにより、ハードウエアが簡単になるのみならず、ＣＰＵを用いた絶対位置演算処理におけるソフトウエア処理が簡単になり、結果として高速な処理を実現できる。
【０１０３】
また、第１のスケールの波長λｍと第２のスケールの波長λａとを、例えば、Ｎ×λｍ＝（Ｎ±１）×λａなる関係を満足するように設定することにより、第１のスケールの波長λｍのＮ倍区間にわたってアブソリュートで検出することができる。
【０１０４】
また、第１のスケール及び第２のスケールから出力される位相変調信号の位相差に応じて第１のスケールのＮ倍区間におけるλｍアドレスの特定に際して、位相変調信号に含まれる内挿誤差によって生ずるλｍアドレス検出に係る誤動作を防ぐことができ、システムが許容できる範囲で設計値Ｎを大きくし、広い範囲での絶対位置検出を安定かつ高精度に行うことが可能となる。
【０１０５】
また、高分解能なアブソリュート検出が可能なため、例えば、差動トランス方式を多用していた用途にも使用でき、ＤＣドリフトの影響や、ウオームアップなしで直ちに測定できる等の効果が期待できる。
【０１０６】
本発明によれば、システムの構造が簡単になり、小型・低コストで絶対位置検出システムを構築することができる。
【図面の簡単な説明】
【図１】本発明に係るアブソリュートエンコーダの構成を示すブロック図である。
【図２】上記アブソリュートエンコーダにおける第１の変位量検出部の構成を示すブロック図である。
【図３】上記アブソリュートエンコーダにおける第１の位相比較部の構成を示すブロック図である。
【図４】上記第１の位相比較部の動作タイミングを説明するための図である。
【図５】アブソリュート計測区間において第１の変位量検出回路で検出された位相量φｍと、第２の変位量検出回路で検出された位相量φａとの関係を示す図である。
【図６】第１の変位量検出部で検出された位相量φｍと、φａとφｍとの位相差Δφ（＝φａ−φｍ）との関係を示す図である。
【図７】絶対位置合成部の構成例を示すブロック図である。
【図８】ＤＣ偏倚が乗じたときの第１のスケールの内挿誤差ΔＸの例を示す図である。
【図９】λｍアドレスＡｊの確定にかかる基本的な考え方を説明する図である。
【図１０】λｍアドレスＡｊの判定手順を示すフローチャートである。
【図１１】上記絶対位置合成部のハードウエア構成例を示すブロック図である。
【符号の説明】
１  第１のスケール、２Ａ，２Ｂ  ＭＲセンサ、２  第１の検出ヘッド、３  第１の変位量検出部、４  第１の位相比較部、５  第１のゲート回路、６  演算部、１２  タイミング信号生成部、７  第２のスケール、８  第２の検出ヘッド、９  第２の変位量検出部、１０  第２の位相比較部、１１  第２のゲート回路、３１，３２  乗算器、３３  加算増幅器、４１  波形整形回路、４２，４３  第１及び第２の同期微分回路、４４  ＪＫフリップフロップ、６１，６２  パルスカウンタ、６３  ＣＰＵ、６４  ＲＡＭ、１００  アブソリュートエンコーダ、１６１〜１６３  第１乃至第３のカウンタ、１６４  カウンタ制御回路、１６５〜１６７  第１乃至第３比較器、１６８  補正回路、１６９  加算回路、１７０  補数回路
【図１】
0004748557.tif 000006
【図２】
0004748557.tif 000007
【図３】
0004748557.tif 000008
【図４】
0004748557.tif 000009
【図５】
0004748557.tif 000010
【図６】
0004748557.tif 000011
【図７】
0004748557.tif 000012
【図８】
0004748557.tif 000013
【図９】
0004748557.tif 000014
【図１０】
0004748557.tif 000015
【図１１】
0004748557.tif 000016