(57)【特許請求の範囲】
【請求項１】
裏面にＢＧＡタイプの端子群を有したＩＣパッケージが表面に実装され且つ電源層とグランド層とが設けられた多層回路基板であって、
上記ＩＣパッケージの裏面と対向するＩＣ実装領域内に、コンデンサの実装スペースを設けて、コンデンサを当該実装スペースに配し、
当該コンデンサの電源用の電極を、ＩＣパッケージの電源端子と上記電源層とを接続する基板表面の一のランドに接続すると共に、グランド用の電極を、上記グランド層に接続された基板表面の他のランド接続し、
上記実装スペースに配されたコンデンサを収納して当該コンデンサと上記ＩＣパッケージとの接触を回避するための凹部を、上記ＩＣパッケージの裏面に設けた、
ことを特徴とする多層回路基板。
【請求項２】
請求項１に記載の多層回路基板において、
上記コンデンサは、チップ型の２端子コンデンサであり、
上記電源用の電極は、当該２端子コンデンサの入出力端子であり、
上記グランド用の電極は、当該２端子コンデンサのアース端子である、
ことを特徴とする多層回路基板。
【請求項３】
請求項１に記載の多層回路基板において、
上記コンデンサは、チップ型の３端子コンデンサであり、
上記電源用の電極は、当該３端子コンデンサの入力端子と出力端子とでなり、当該入力端子が上記電源層に接続すると共に、当該出力端子が上記電源端子に接続し、
上記グランド用の電極は、当該３端子コンデンサのアース端子である、
ことを特徴とする多層回路基板。
【請求項４】
請求項１ないし請求項３のいずれかに記載の多層回路基板において、
上記コンデンサの実装スペースを、上記ＩＣパッケージの電源端子の近傍に設けた、
ことを特徴とする多層回路基板。
【請求項５】
請求項１ないし請求項４のいずれかに記載の多層回路基板において、
上記コンデンサの実装スペースを、上記ＩＣパッケージの裏面と対向する上記ＩＣ実装領域のほぼ中央部に設けた、
ことを特徴とする多層回路基板。
【請求項６】
請求項１ないし請求項４のいずれかに記載の多層回路基板において、
上記コンデンサの実装スペースを、上記ＩＣパッケージの裏面と対向する上記ＩＣ実装領域の周縁部に１以上設けた、
ことを特徴とする多層回路基板。
【請求項７】
電源端子とグランド端子とを含むＢＧＡタイプの端子群を裏面に有し且つ多層回路基板の表面に実装されるＩＣパッケージであって、
上記ＩＣパッケージの端子群内に、コンデンサの実装スペースを設けて、コンデンサを当該実装スペースに配し、
当該コンデンサの電源用の電極を、上記電源端子に接続すると共に、グランド用の電極を、上記グランド端子に接続し、
上記コンデンサの実装スペースに対応する個所に、上記コンデンサを収納する凹部を形成した、
ことを特徴とするＩＣパッケージ。
【請求項８】
請求項７に記載のＩＣパッケージにおいて、
上記コンデンサは、チップ型の２端子コンデンサであり、
上記電源用の電極は、当該２端子コンデンサの入出力端子であり、
上記グランド用の電極は、当該２端子コンデンサのアース端子である、
ことを特徴とするＩＣパッケージ。
【請求項９】
請求項７に記載のＩＣパッケージにおいて、
上記コンデンサは、チップ型の３端子コンデンサであり、
上記電源用の電極は、当該３端子コンデンサの入力端子と出力端子とでなり、当該入力端子を、上記多層回路基板の電源層に接続すると共に、当該出力端子が、上記電源端子に接続し、
上記グランド用の電極は、当該３端子コンデンサのアース端子である、
ことを特徴とするＩＣパッケージ。
【請求項１０】
請求項７ないし請求項９のいずれかに記載のＩＣパッケージにおいて、
上記コンデンサの実装スペースを、上記電源端子とグランド端子の近傍に設けた、
ことを特徴とするＩＣパッケージ。
【請求項１１】
請求項７ないし請求項９のいずれかに記載のＩＣパッケージにおいて、
互いに電気的に接続された複数の電源端子と互いに電気的に接続された複数のグランド端子とを、上記コンデンサの実装スペースの周囲に配置した、
ことを特徴とするＩＣパッケージ。
【請求項１２】
請求項７ないし請求項１１のいずれかに記載のＩＣパッケージにおいて、
上記コンデンサの実装スペースを、上記端子群内のほぼ中央部に設けた、
ことを特徴とするＩＣパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＢＧＡ(Ball Grid Array)タイプのＩＣパッケージを搭載した多層回路基板及びＩＣパッケージに関するものである。
【背景技術】
【０００２】
携帯情報端末等の電子機器では、高機能化に伴いＩＣの集積化と信号周波数の高速化が進んでいるが、このＩＣの高集積化と高周波化が高周波の電源電流の増加を招き、誤動作，受信障害，放射ノイズの増大という様々な問題を引き起こしている。特に、電源ラインは、ノイズを生み出している根源であり、ノイズ電流がＩＣのスイッチングによって電源端子に生じ、このノイズ電流が電源ラインを伝導して基板全体に広がるおそれがある。
このため、一般には、コンデンサを基板の電源ラインに配設し、デカップリングコンデンサとして機能させることで、発生したノイズが他の回路に流出することを防ぐと共に、バイパスコンデンサとして機能させることで、電源ピンに電荷を供給し、電源電圧を安定させ、誤作動を防止する。
ところが、端子群がＢＧＡタイプのＩＣでは、多数のコンデンサを基板の表面に実装して、上記機能を確実に発揮させることは、構造上困難である。このため、従来の技術では、コンデンサを基板の裏面であって且つＩＣのほぼ真下に配設することにより、コンデンサの上記機能を可能な限り発揮させるようにしている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００４−００６４８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のようなコンデンサでは、一方端子をＩＣの電源端子と電源層との間に接続すると共に、他方端子をグランド層に接続するが、コンデンサを適切な個所に接続しないと、ＩＣに供給される電流によって逆起電力が発生して、電源電圧が低下し、ＩＣが誤動作を起こすおそれがある。この逆起電力は、ＩＣの電源端子からコンデンサ迄のパターンのインダクタンスとコンデンサの持つ残留インダクタンスとコンデンサからグランド層迄のパターンのインダクタンスとの和に比例する。したがって、ＩＣの誤動作を防止するためには、これらのインダクタンス値を極力小さくするようにコンデンサを配設する必要がある。
しかしながら、上述した従来の技術では、コンデンサを基板の裏面に配設した構造をとった場合、インダクタンスの高いビアホールによって基板の表面と裏面をつなぐことになる。このため、電源端子からコンデンサ迄のインダクタンスやコンデンサからグランド層迄のインダクタンスが大きくなり、その結果、ＩＣが誤動作を起こすおそれが高かった。
【０００５】
この発明は、上述した課題を解決するためになされたもので、デカップリング及びバイパスの機能を有するコンデンサをＩＣの電源端子の間近に実装することで、ＩＣの誤動作を防止した多層回路基板及びＩＣパッケージを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１の発明は、裏面にＢＧＡタイプの端子群を有したＩＣパッケージが表面に実装され且つ電源層とグランド層とが設けられた多層回路基板であって、ＩＣパッケージの裏面と対向するＩＣ実装領域内に、コンデンサの実装スペースを設けて、コンデンサを当該実装スペースに配し、当該コンデンサの電源用の電極を、ＩＣパッケージの電源端子と電源層とを接続する基板表面の一のランドに接続すると共に、グランド用の電極を、グランド層に接続された基板表面の他のランド接続し、実装スペースに配されたコンデンサを収納して当該コンデンサとＩＣパッケージとの接触を回避するための凹部を、ＩＣパッケージの裏面に設けた構成とする。
かかる構成により、外部電源が電源層に入力されると、電源層に接続されたコンデンサに充電される。そして、コンデンサに充電された電荷が、ＩＣパッケージのスイッチング等のタイミングで電源端子を通じてＩＣパッケージに電流として供給される。したがって、電源電圧を安定させるバイパスコンデンサとして機能する。
また、ＩＣパッケージのスイッチング等によって電源端子に生じたノイズ電流は、コンデンサの電源用の電極及びグランド用の電極を通じてグランド層に排出される。したがって、コンデンサは、発生したノイズを除去するデカップリングコンデンサとして機能する。
ところで、ＩＣパッケージに電流が供給されると、ＩＣパッケージの電源端子からコンデンサ迄のインダクタンスと、コンデンサの残留インダクタンスと、コンデンサからグランド層迄のインダクタンスとの和に比例した逆起電力が発生する。
しかし、この発明では、コンデンサを、ＩＣパッケージの裏面と対向するＩＣ実装領域に設けられた実装スペースに配しているので、ＩＣパッケージの電源端子からコンデンサ迄の距離と、コンデンサからグランド層迄の距離が短くなり、これらの間のインダクタンス値が小さくなる。このため、ＩＣパッケージに供給される電流によって生じる逆起電力は、上記した従来の技術で生じる逆起電力に比べて、極めて小さくなる。
また、ＩＣパッケージの実装時に、ＩＣパッケージが凹部内に納まって、ＩＣパッケージとコンデンサとの接触を回避することができ、この結果、多層回路基板全体の低背化を図ることができる。
【０００７】
請求項２の発明は、請求項１に記載の多層回路基板において、コンデンサは、チップ型の２端子コンデンサであり、電源用の電極は、２端子コンデンサの入出力端子であり、グランド用の電極は、２端子コンデンサのアース端子である構成とした。
かかる構成により、外部電源が電源層に入力されると、電源層に接続された入出力端子を通じて２端子コンデンサに充電される。そして、２端子コンデンサに充電された電荷が入出力端子に接続された電源端子を通じてＩＣパッケージに電流として供給される。
また、ＩＣパッケージの電源端子に生じたノイズ電流は、２端子コンデンサの入出力端子及びアース端子を通じてグランド層に排出される。
【０００８】
請求項３の発明は、請求項１に記載の多層回路基板において、コンデンサは、チップ型の３端子コンデンサであり、電源用の電極は、３端子コンデンサの入力端子と出力端子とでなり、入力端子が電源層に接続すると共に、出力端子が電源端子に接続し、グランド用の電極は、３端子コンデンサのアース端子である構成とした。
かかる構成により、外部電源が電源層に入力されると、電源層に接続された入力端子を通じて３端子コンデンサに充電される。そして、３端子コンデンサに充電された電荷が出力端子に接続された電源端子を通じてＩＣパッケージに電流として供給される。
また、電源端子に生じたノイズ電流は、３端子コンデンサを介さなければ電源層に流出できなくなるため、より高いデカップリング効果を得ることができる。
さらに、この３端子コンデンサの残留インダクタンスは、極めて小さいので、ＩＣパッケージの電源端子からグランド層迄のインダクタンス値をさらに小さくすることができる。
【０００９】
請求項４の発明は、請求項１ないし請求項３のいずれかに記載の多層回路基板において、コンデンサの実装スペースを、ＩＣパッケージの電源端子の近傍に設けた構成とする。
かかる構成により、ＩＣパッケージの電源端子からコンデンサ迄の間のインダクタンス値を小さくすることができる。
【００１１】
請求項５の発明は、請求項１ないし請求項４のいずれかに記載の多層回路基板において、コンデンサの実装スペースを、ＩＣパッケージの裏面と対向するＩＣ実装領域のほぼ中央部に設けた構成とする。
かかる構成により、裏面のほぼ中央部に多くの電源端子を有するＩＣパッケージを用いることで、コンデンサを多くの電源端子に近づけることができる。
【００１２】
請求項６の発明は、請求項１ないし請求項４のいずれかに記載の多層回路基板において、コンデンサの実装スペースを、ＩＣパッケージの裏面と対向するＩＣ実装領域の周縁部に１以上設けた構成とする。
かかる構成により、裏面の周縁部に多くの電源端子を有するＩＣパッケージを用いることで、コンデンサを多くの電源端子に近づけることができる。
【００１３】
請求項７の発明は、電源端子とグランド端子とを含むＢＧＡタイプの端子群を裏面に有し且つ多層回路基板の表面に実装されるＩＣパッケージであって、ＩＣパッケージの端子群内に、コンデンサの実装スペースを設けて、コンデンサを当該実装スペースに配し、当該コンデンサの電源用の電極を、電源端子に接続すると共に、グランド用の電極を、グランド端子に接続し、コンデンサの実装スペースに対応する個所に、コンデンサを収納する凹部を形成した構成とする。
かかる構成により、電源端子を多層回路基板の電源層に接続し、グランド端子を多層回路基板のグランド層に接続して、ＩＣパッケージを多層回路基板の表面に実装することができる。かかる状態で、外部電源を電源層に入力すると、電源端子を通じて電源層に接続されたコンデンサが充電される。そして、コンデンサに充電された電荷が、電源端子を通じてＩＣパッケージ内に電流として供給される。したがって、コンデンサが、バイパスコンデンサとして機能する。
また、電源端子に生じたノイズ電流は、コンデンサの電源用の電極及びグランド用の電極を通じてグランド端子に至り、グランド端子を通じてグランド層に排出される。したがって、コンデンサが、発生したノイズを除去するデカップリングコンデンサとして機能する。
さらに、コンデンサを、ＩＣパッケージの端子群内に設けられた実装スペースに取り付け、コンデンサの電源用の電極及びグランド用の電極を、電源端子及びグランド端子に直接接続しているので、電源端子からコンデンサ迄のインダクタンスとコンデンサからグランド端子迄のインダクタンスとを極めて小さくすることができる。
また、多層回路基板への実装時におけるＩＣパッケージの低背化が可能となる。
【００１４】
請求項８の発明は、請求項７に記載のＩＣパッケージにおいて、コンデンサは、チップ型の２端子コンデンサであり、電源用の電極は、２端子コンデンサの入出力端子であり、グランド用の電極は、２端子コンデンサのアース端子である構成とした。
かかる構成により、ＩＣパッケージを多層回路基板に実装して、外部電源を電源層に入力すると、外部電源が、電源層に接続された電源端子に入力し、電源端子に接続された入出力端子を通じて２端子コンデンサに充電される。そして、２端子コンデンサに充電された電荷が入出力端子に接続された電源端子を通じてＩＣパッケージ内に電流として供給される。
また、電源端子に生じたノイズ電流は、２端子コンデンサの入出力端子及びアース端子を通じてグランド端子に至り、グランド端子を通じて多層回路基板のグランド層に排出される。
【００１５】
請求項９の発明は、請求項７に記載のＩＣパッケージにおいて、コンデンサは、チップ型の３端子コンデンサであり、電源用の電極は、３端子コンデンサの入力端子と出力端子とでなり、入力端子を、多層回路基板の電源層に接続すると共に、出力端子が、電源端子に接続し、グランド用の電極は、３端子コンデンサのアース端子である構成とした。
かかる構成により、ＩＣパッケージの電源端子と多層回路基板の電源層を３端子コンデンサを介して接続し、グランド端子を多層回路基板のグランド層に接続して、ＩＣパッケージを多層回路基板の表面に実装することができる。かかる状態で、外部電源を電源層に入力すると、外部電源が、電源層に接続された３端子コンデンサに充電される。そして、３端子コンデンサに充電された電荷が出力端子に接続された電源端子を通じてＩＣパッケージ内に電流として供給される。
また、電源端子に生じたノイズ電流は、３端子コンデンサのアース端子を通じてグランド端子に至り、グランド端子を通じてＩＣパッケージのグランド電極に排出される。
さらに、この３端子コンデンサの残留インダクタンスは、極めて小さいので、電源端子から多層回路基板のグランド層迄のインダクタンス値をさらに小さくすることができる。
【００１６】
請求項１０の発明は、請求項７ないし請求項９のいずれかに記載のＩＣパッケージにおいて、コンデンサの実装スペースを、電源端子とグランド端子の近傍に設けた構成とする。
かかる構成により、電源端子からコンデンサ迄の間のインダクタンス値をさらに小さくすることができる。
【００１７】
請求項１１の発明は、請求項７ないし請求項９のいずれかに記載のＩＣパッケージにおいて、互いに電気的に接続された複数の電源端子と互いに電気的に接続された複数のグランド端子とを、コンデンサの実装スペースの周囲に配置した構成とする。
かかる構成により、ＩＣパッケージの複数の電源端子からコンデンサ迄の間のインダクタンス値を小さくすることができる。
【００１９】
請求項１２の発明は、請求項７ないし請求項１１のいずれかに記載のＩＣパッケージにおいて、コンデンサの実装スペースを、端子群内のほぼ中央部に設けた構成とする。
かかる構成により、コンデンサを、裏面のほぼ中央部に存する電源端子に近づけることができる。
【発明の効果】
【００２０】
以上詳しく説明したように、請求項１ないし請求項６の発明によれば、コンデンサの実装スペースを設けて、コンデンサをこの実装スペースに配するので、コンデンサの実装を容易に行うことができる。また、コンデンサを、ＩＣパッケージの裏面と対向するＩＣ実装領域内に設けた実装スペースに配して、ＩＣパッケージの電源端子とコンデンサとグランド層間の距離を短くし、これらの間のインダクタンス値を小さくしたので、安定した電源電圧をＩＣパッケージに供給することができ、この結果、ＩＣパッケージの誤動作が生ぜず、動作特性に優れた多層回路基板を提供することができるという優れた効果がある。
【００２１】
特に、請求項３の発明によれば、コンデンサとして、残留インダクタンスが極めて小さな３端子コンデンサを用いて、ＩＣパッケージの電源端子からグランド層迄のインダクタンス値をさらに小さくしたので、ＩＣパッケージの動作特性をさらに向上させた多層回路基板を提供することができる。
【００２２】
また、請求項４ないし請求項６の発明によれば、コンデンサをＩＣパッケージの電源端子の近くに位置させて、電源端子からコンデンサ迄の間のインダクタンス値を小さくしたので、ＩＣパッケージの誤動作をほぼ完全に防止することができ、ＩＣパッケージの動作特性のさらに優れた多層回路基板を提供することができる。特に、請求項６の発明によれば、コンデンサの実装スペースを、ＩＣパッケージの裏面と対向するＩＣ実装領域の周縁部に１以上設けたので、コンデンサが多層回路基板表面の実装スペースに確実に実装されているか否かを、外部から容易に確認することができる。
【００２３】
また、請求項７ないし請求項１２の発明によれば、コンデンサを、ＩＣパッケージ裏面に設けた実装スペースに取り付けるので、コンデンサのＩＣパッケージへの実装が容易になる。さらに、コンデンサを、ＩＣパッケージの裏面の端子群内の実装スペースに取り付けることにより、電源端子からコンデンサ迄のインダクタンスとコンデンサからグランド層迄のインダクタンスを極めて小さくしたので、安定した電源電圧をＩＣパッケージに供給することができ、この結果、誤動作のない動作特性に優れたＩＣパッケージを提供することができるという効果がある。
【００２４】
特に、請求項９の発明によれば、コンデンサとして、残留インダクタンスが極めて小さな３端子コンデンサを用いたので、動作特性をさらに向上させたＩＣパッケージを提供することができる。
【００２５】
また、請求項１０ないし請求項１２の発明によれば、コンデンサを電源端子の近くに位置させて、電源端子からコンデンサ迄の間のインダクタンス値を小さくしたので、ＩＣパッケージの誤動作をほぼ完全に防止することができ、動作特性の極めて優れたＩＣパッケージを提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、この発明の最良の形態について図面を参照して説明する。
【実施例１】
【００２７】
図１は、この発明の第１実施例に係る多層回路基板の分解斜視図であり、図２は、コンデンサの実装スペースを示す平面図である。
【００２８】
この実施例の多層回路基板は、図４に示すように、ＩＣパッケージ１を実装する最上位の信号層２と、グランド層３と、電源層４と、グランド層５と、最下位の信号層６とを備えている。
【００２９】
ＩＣパッケージ１は、コンピュータ等に用いられるＣＰＵやチップコントローラ等の半導体集積回路であり、ＢＧＡタイプの端子群を裏面１０に有している。そして、実装スペースＳ１と同形の凹部１１を、この裏面１０であって且つ後述する２端子コンデンサ７の実装スペースＳ１に対応する個所に有し、ＩＣパッケージ１と２端子コンデンサ７との接触を回避している。
【００３０】
信号層２は、ＩＣパッケージ１の端子を接続するためのランド群で成るＩＣ実装領域であり、ＩＣパッケージ１の裏面１０に対向するように、絶縁層２０の表面に形成されている。この信号層２は、平面視において、ＩＣパッケージ１の端子群とほぼ同形を成し、その内側には、２端子コンデンサ７用の実装スペースＳ１を有している。
【００３１】
実装スペースＳ１は、ロ字状に画成された絶縁層２０の表面で成り、図２に示すように、この実装スペースＳ１は、信号層２のほぼ中央部であって、ＩＣパッケージ１の電源端子の近傍に位置するように設けられている。具体的には、この実施例では、ＩＣパッケージ１の信号層２への実装時に、ＩＣパッケージ１の電源端子１２が、図２の黒丸で示す位置に位置するので、これら電源端子１２が、実装スペースＳ１の周囲に位置するように、実装スペースＳ１の形状を設定した。そして、幅広の銅箔パターンで成るランド２１を、黒丸で示す電源端子１２対応位置に設け、ランド２１が複数のこれらの電源端子１２と同時に接触できるようにした。また、幅広の銅箔パターンで成るランド２２を、実装スペースＳ１を挟んでランド２１と対向する位置に設けた。
【００３２】
そして、図１に示すように、複数の２端子コンデンサ７を、上記実装スペースＳ１に実装した。
図３は、この実施例に適用する２端子コンデンサの外観図であり、図４は、２端子コンデンサの等価回路図であり、図５は、２端子コンデンサのランド実装状態を示す平面図であり、図６は、２端子コンデンサを実装スペースに実装した状態を示す平面図である。
図３に示すように、２端子コンデンサ７は、電源用の入出力端子７１を一方端部に有し且つグランド用のアース端子７２を他方端部に有するチップ型の２端子コンデンサである。
すなわち、この２端子コンデンサ７は、誘電体シートにパターンを印刷して、パターンが交互に向き合うように、複数の誘電体シートを積層して構成したもので、図４に示すように、ノイズ等の高周波電流Ｉを入出力端子７１からアース端子７２に通す。
【００３３】
このような構造の各２端子コンデンサ７は、図５に示すように、その入出力端子７１をランド２１に接続すると共に、アース端子７２をランド２２に接続している。そして、図６に示すように、かかる接続状態で、複数の２端子コンデンサ７が実装スペースＳ１内に等間隔で実装されている。
【００３４】
図１において、グランド層３は、絶縁層３０の表面の大部分に形成されており、絶縁層２０を介して信号層２と対向している。かかるグランド層３は、絶縁層２０に形成されたビアホール３１を介して２端子コンデンサ７のランド２２に接続されている。
【００３５】
また、電源層４は、外部電源をＩＣパッケージ１に供給するための導体層であり、絶縁層４０の表面に形成され、絶縁層３０を介してグランド層３の下側に位置する。かかる電源層４は、絶縁層３０に形成されたビアホール４１とグランド層３に開けられた孔４２と絶縁層２０の形成されたビアホール４３とを介して２端子コンデンサ７のランド２１に接続されている。
【００３６】
グランド層５及び信号層６は、絶縁層５０の表面及び裏面に形成され、最下層に位置する。
【００３７】
図７は、多層回路基板の概略断面図である。
この実施例の多層回路基板が上記の如き積層構造を取ることにより、図７に示すように、ＩＣパッケージ１を信号層２に実装した状態においては、ＩＣパッケージ１の電源端子１２がランド２１に接続するので、２端子コンデンサ７の入出力端子７１が、ＩＣパッケージ１の電源端子１２に接続すると共に電源層４にも接続した状態になる。
また、一方、２端子コンデンサ７のアース端子７２は、ランド２２を通じてグランド層３に接続した状態になる。
【００３８】
次に、この実施例の多層回路基板が示す作用及び効果について説明する。
図８は、各部材の電気的接続状態を示す概略図であり、図９は、２端子コンデンサの機能を説明するための概略部分拡大断面図である。
図８に示すように、ＩＣパッケージ１を実装した状態では、ＩＣパッケージ１の電源端子１２が、２端子コンデンサ７の入出力端子７１が固着されたランド２１，ビアホール４３，孔４２，ビアホール４１を通じて、電源層４に接続されている。一方、２端子コンデンサ７のアース端子７２が固着されたランド２２は、ビアホール３１を通じてグランド層３に接続されている。
【００３９】
したがって、図９において、電源を外部から電源層４に入力すると、電源電圧に対応した電荷が、矢印Ａで示すように、ビアホール４１〜４３及びランド２１を通じて２端子コンデンサ７に充電される。すると、この２端子コンデンサ７に充電された電荷が、ＩＣパッケージ１の図示しないスイッチング等のタイミングで電源端子１２を通じてＩＣパッケージ１に供給される。したがって、２端子コンデンサ７は、電源端子１２に最も近い位置で電荷をＩＣパッケージ１に供給する。このため、ＩＣパッケージの電源端子から離れた個所にコンデンサを配した従来の技術に比べて、安定した電源電圧の供給を行うことができると共に、ノイズ発生をより効果的に防止することができ、高性能のバイパスコンデンサとして機能する。
【００４０】
また、ＩＣパッケージ１のスイッチング等によって、ノイズが電源端子１２に生じた場合には、矢印Ｂで示すように、電源端子１２に生じたノイズ電流は、ランド２１を通じて２端子コンデンサ７のランド２２側に流出し、ビアホール３１を通じて、グランド層３に排出される。したがって、２端子コンデンサ７は、電源端子１２で発生したノイズを除去するデカップリングコンデンサとして機能する。
【００４１】
ところで、図８に示すように、ＩＣパッケージ１の電源端子１２から２端子コンデンサ７迄のインダクタンスは、ランド２１によるインダクタンスのみである。ランド２１は、幅広の銅箔パターンであり、そのインダクタンス値はほとんど無視できる。また、２端子コンデンサ７からグランド層３迄のインダクタンスは、ランド２２とビアホール３１によるインダクタンスである。ランド２２も、幅広の銅箔パターンであり、そのインダクタンス値はほとんど無視できる。また、グランド層３が、信号層２のほぼ真下に設けられているので、ビアホール３１の長さは極めて短く、そのインダクタンスは非常に小さい。
このように、この実施例によれば、ＩＣパッケージ１の電源端子１２から２端子コンデンサ７迄のインダクタンスや２端子コンデンサ７からグランド層３迄のインダクタンスが非常に小さい。このため、ＩＣパッケージ１に供給される電流によって生じる逆起電力は、上記した従来の技術で生じる逆起電力に比べて、無視できる程度に小さく、ＩＣパッケージ１に対して安定した電源供給がなされる。
【実施例２】
【００４２】
次に、この発明の第２実施例について説明する。
図１０は、この発明の第２実施例に係る多層回路基板の要部であるコンデンサの実装スペースを示す平面図であり、図１１は、２端子コンデンサを実装スペースに実装した状態を示す平面図であり、図１２は、第２実施例の多層回路基板の概略断面図である。
この実施例は、実装スペースの形成位置が、上記第１実施例と異なる。
【００４３】
この実施例の実装スペースＳ２は、矩形状に画成された絶縁層２０の表面で成り、図１０に示すように、信号層２の周縁部であって、ＩＣパッケージ１の電源端子の近傍に位置するように設けられている。具体的には、この実施例では、ＩＣパッケージ１の信号層２への実装時には、図１０の黒丸で示すように、ＩＣパッケージ１の電源端子１２が、信号層２の各周縁部に平行に位置する。このため、実装スペースＳ２の大きさをを、これらの電源端子１２が各実装スペースＳ２の両側に位置するように設定した。そして、図１１で示すように、電源端子１２に対応する位置に、幅広のランド２１を設け、実装スペースＳ２の奥側に幅広のランド２２を設けた。
そして、２端子コンデンサ７の入出力端子７１をランド２１に接続すると共に、アース端子７２をランド２２に接続した。
【００４４】
一方、ＩＣパッケージ１の裏面１０には、図１２に示すように、凹部１１′を、上記２端子コンデンサ７が実装された実装スペースＳ２に対応させて設けている。
【００４５】
これにより、ＩＣパッケージ１を信号層２に実装すると、各２端子コンデンサ７がＩＣパッケージ１の凹部１１′に収納され、ＩＣパッケージ１の電源端子１２が、ランド２１に接続する。この結果、２端子コンデンサ７の入出力端子７１が、電源端子１２に接続すると共に電源層４にも接続した状態になる。また、２端子コンデンサ７のアース端子７２は、ランド２２を通じてグランド層３に接続した状態になる。
【００４６】
かかる構成により、２端子コンデンサ７が実装スペースＳ２に確実に実装されているか否かを、外部から容易に確認することができる。すなわち、上記第１実施例では、２端子コンデンサ７がＩＣパッケージ１の凹部１１内に完全に隠れてしまうので、ＩＣパッケージ１を信号層２に実装した後も、２端子コンデンサ７が外れることなく実装スペースＳ１に実装されているかを確認することができない。しかし、この実施例では、凹部１１′内を図１２の矢印方向から覗き込むことができ、２端子コンデンサ７の実装状態を一目で確認することができる。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。
【実施例３】
【００４７】
次に、この発明の第３実施例について説明する。
図１３は、この発明の第３実施例の要部である３端子コンデンサの実装状態を示す平面図であり、図１４は、第３実施例の多層回路基板の概略断面図である。
この実施例は、図１３及び図１４に示すように、上記第１実施例で用いた２端子コンデンサ７の代わりに、３端子コンデンサ８を用いた。
【００４８】
図１５は、３端子コンデンサの外観図であり、図１６は、３端子コンデンサの分解斜視図であり、図１７は、３端子コンデンサの等価回路図であり、図１８は、３端子コンデンサのランド実装状態を示す平面図である。
図１５に示すように、３端子コンデンサ８は、電源用電極としての入力端子８１及び出力端子８２を両端部に有すると共にグランド用電極としてのアース端子８３を中央部に有したチップ型の積層貫通コンデンサである。
この３端子コンデンサ８では、図１６に示すように、入力端子８１，出力端子８２を接続する貫通電極となるパターン８４を、誘電体シート８０に印刷し、これらの誘電体シート８０を積層した。そして、アース端子８３を接続するアース電極となるパターン８５を誘電体シート８０に印刷し、この誘電体シート８０をパターン８４が印刷された誘電体シート８０と交互に積層した。これにより、図１７に示すように、電源等の電流Ｉが入力端子８１からパターン８４を通じて出力端子８２に至るようになっている。また、アース端子８３に接続されたパターン８５の接地機能により、アース端子８３側の残留インダクタンスを低減している。すなわち、３端子コンデンサ８は、残留インダクタンスを２端子コンデンサ７に比べて極めて小さくした構造になっている。
【００４９】
このような３端子コンデンサ８を実装する信号層２では、図１３，図１４に示すように、ランド２１を、ＩＣパッケージ１の電源端子１２と対応する箇所（黒丸で示す箇所）である実装スペースＳ１の外側には形成せず、実装スペースＳ１の内側に形成した。そして、ランド２２を、このランド２１を囲むように形成した。さらに、銅箔パターンのランド２３をＩＣパッケージ１の電源端子１２に対応する箇所に形成した。
そして、図１８に示すように、３端子コンデンサ８の入力端子８１，出力端子８２及びアース端子８３を、かかるランド２１，ランド２３及びランド２２に固着した。このとき、図１４に示すように、ランド２１がビアホール４１〜４３を通じて電源層４に接続し、ランド２２がビアホール３１を通じてグランド層３に接続しているので、３端子コンデンサ８の入力端子８１がランド２１及びビアホール４１〜４３を通じて電源層４接続し、アース端子８３がランド２２及びビアホール３１を通じてグランド層３に接続することとなる。したがって、各３端子コンデンサ８を凹部１１内に収納した状態で、ＩＣパッケージ１を信号層２に実装すると、ＩＣパッケージ１の電源端子１２が電源層４に接続された状態になる。
【００５０】
図１９は、各部材の電気的接続状態を示す概略図である。
この図１９及び図１８に示すように、電源層４は、ビアホール４１〜４３及びランド２１を通じて３端子コンデンサ８の入力端子８１に接続され、この３端子コンデンサ８の出力端子８２は、ランド２３を通じてＩＣパッケージ１の電源端子１２に接続されている。そして、３端子コンデンサ８のアース端子８３は、ランド２２及びビアホール３１を通じてグランド層３に接続されている。
【００５１】
かかる構成により、外部電源が電源層４に入力されると、電源電圧に対応した電荷が、電源層４に接続された入力端子８１を通じて３端子コンデンサ８に充電される。そして、３端子コンデンサ８に充電された電荷が、出力端子８２に接続された電源端子１２を通じてＩＣパッケージ１に電源電流として供給される。
また、ＩＣパッケージ１の電源端子１２に生じたノイズ電流は、３端子コンデンサ８のアース端子８３及びランド２２を通じてグランド層３に排出される。
【００５２】
この実施例では、３端子コンデンサ８を適用したが、ＩＣパッケージ１の電源端子１２から３端子コンデンサ８迄のインダクタンス値や、３端子コンデンサ８からグランド層３迄のインダクタンス値は、それぞれ、上記第１実施例における電源端子１２から２端子コンデンサ７迄のインダクタンス値や、２端子コンデンサ７からグランド層３迄のインダクタンス値とほぼ同じである。しかしながら、上記したように、この３端子コンデンサ８の残留インダクタンスは、２端子コンデンサ７が有する残留インダクタンスに比べて極めて小さい。このため、ＩＣパッケージ１に供給される電流によって生じる逆起電力は、上記第１実施例で生じる逆起電力に比べて極めて小さくなり、ＩＣパッケージ１に対して、より一層安定した電源供給がなされ、動作特性の更なる向上を図ることができる。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。
【実施例４】
【００５３】
次に、この発明の第４実施例について説明する。
図２０は、この発明の第４実施例の要部である３端子コンデンサの実装状態を示す平面図であり、図２１は、第４実施例の多層回路基板の概略断面図である。
この実施例は、図２０及び図２１に示すように、上記第２実施例で用いた２端子コンデンサ７の代わりに、３端子コンデンサ８を用いた。
【００５４】
すなわち、図２０に示すように、幅広のランド２３を、各実装スペースＳ２の電源端子１２対応位置に設け、ランド２１を、実装スペースＳ２の奥側に設けた。さらに、ランド２２を、ランド２１を囲むように形成した。
そして、３端子コンデンサ８の入力端子８１，出力端子８２及びアース端子８３を、かかるランド２１，ランド２３及びランド２２に固着した。
これにより、図２１に示すように、ランド２１がビアホール４１〜４３を通じて電源層４に接続し、ランド２２がビアホール３１を通じてグランド層３に接続しているので、３端子コンデンサ８の入力端子８１がランド２１及びビアホール４１〜４３を通じて電源層４に接続し、アース端子８３がランド２２及びビアホール３１を通じてグランド層３に接続することとなる。したがって、各３端子コンデンサ８を凹部１１′内に収納した状態で、ＩＣパッケージ１を信号層２に実装すると、ＩＣパッケージ１の電源端子１２が電源層４に接続された状態になる。
【００５５】
かかる構成により、残留インダクタンスの極めて小さな３端子コンデンサ８を用いて、ＩＣパッケージ１の動作特性をより向上させることができるだけでなく、凹部１１′内を覗き込むことで、３端子コンデンサ８の実装状態を一目で確認することができる。
その他の構成、作用及び効果は、上記第２及び第３実施例と同様であるので、その記載は省略する。
【実施例５】
【００５６】
次に、この発明の第５実施例について説明する。
図２２は、この発明の第５実施例に係るＩＣパッケージを示す斜視図であり、図２３は、コンデンサの実装状態を示す平面図である。
【００５７】
図２２に示すように、この実施例のＩＣパッケージ１−１は、コンピュータ等に用いられるＣＰＵやチップコントローラ等の半導体集積回路であり、電源端子１２とグランド端子１３とを含むＢＧＡタイプの端子群９を裏面１０に有している。なお、理解を容易にするため、図２２及び図２３では、２端子コンデンサ７に接続されている電源端子１２及びグランド端子１３を黒塗りで示した。
【００５８】
また、このような裏面１０には、ロ字状の凹部１１が凹設され、２端子コンデンサ７を実装するための実装スペースＳ１１がこの凹部１１内に形成されている。
実装スペースＳ１１を有する凹部１１は、端子群９のほぼ中央部であって、電源端子１２とグランド端子１３の近傍に位置する。具体的には、黒丸で示すように、複数の電源端子１２の組を、凹部１１の外周に沿ってそれぞれ配置し、複数のグランド端子１３の組を、電源端子１２の各組に対向するように、凹部１１の内周に沿ってそれぞれ配置した。
そして、各組の複数の電源端子１２を幅広の銅箔パターン１４で電気的に接続すると共に、各組の複数のグランド端子１３を幅広の銅箔パターン１５で電気的に接続した。
【００５９】
銅箔パターン１４，１５は、図２３にも示すように、凹部１１の内部迄延出して、互いに対向し、かかる対向部が２端子コンデンサ７用のランド部１４ａ，１５ａを形成している。
２端子コンデンサ７は、かかるランド部１４ａ，１５ａに接続されている。
具体的には、その入出力端子７１をランド部１４ａに接続し、アース端子７２をランド部１５ａに接続した状態で、複数の２端子コンデンサ７が凹部１１内の実装スペースＳ１１に等間隔で実装されている。
これにより、２端子コンデンサ７の入出力端子７１が銅箔パターン１４を通じて電源端子１２に接続し、アース端子７２が銅箔パターン１５を通じてグランド端子１３に接続した状態になっている。
【００６０】
次に、この実施例のＩＣパッケージが示す作用及び効果について説明する。
図２４は、この実施例のＩＣパッケージの実装例を示す概略断面図である。
このＩＣパッケージ１−１は、図２４に示す多層回路基板１００に実装することができる。
多層回路基板１００は、上記第１実施例の多層回路基板とほぼ同じ多層構造を成す。
すなわち、多層回路基板１００は、ＩＣパッケージ１−１の端子群９の配列に対応したランド群で成る信号層２′を表面に有している。そして、ランド２１がビアホール４１，孔４２及びビアホール４３を通じて電源層４に接続しており、ランド２２がビアホール３１を通じてグランド層３に接続している。
【００６１】
ＩＣパッケージ１−１をかかる多層回路基板１００に実装すると、ＩＣパッケージ１−１の電源端子１２と多層回路基板１００のランド２１とが接続し、また、グランド端子１３とランド２２とが接続する。
かかる状態で、電源を外部から電源層４に入力すると、電源が、ビアホール４１〜４３を通じてランド２１に印加され、ランド２１に接続された電源端子１２から銅箔パターン１４のランド部１４ａを通じて２端子コンデンサ７の入出力端子７１に至り、２端子コンデンサ７に充電される。そして、２端子コンデンサ７に充電された電荷は、入出力端子７１から銅箔パターン１４の電源端子１２を通じてＩＣパッケージ１内に電流として供給される。すなわち、この実施例の２端子コンデンサ７も、上記第１実施例の２端子コンデンサと同様に、電源電圧を安定させるバイパスコンデンサとして機能する。
また、ＩＣパッケージ１−１の電源端子１２に生じたノイズ電流は、銅箔パターン１４のランド部１４ａを通じて入出力端子７１から２端子コンデンサ７に入力し、アース端子７２から銅箔パターン１５のランド部１５ａを通じてグランド端子１３に至る。そして、かかるノイズ電流は、グランド端子１３が接続された多層回路基板１００のランド２２を通じてグランド層３に排出される。すなわち、この２端子コンデンサ７も、発生したノイズを除去するデカップリングコンデンサとして機能する。
【００６２】
ところで、この実施例のＩＣパッケージ１−１においても、電源端子１２から２端子コンデンサ７迄のインダクタンスは、銅箔パターン１４のインダクタンスであり、ほとんど無視できる大きさである。また、２端子コンデンサ７からグランド層３迄のインダクタンスは、銅箔パターン１５とランド２２とビアホール３１のインダクタンスであり、極めて小さい。
【実施例６】
【００６３】
次に、この発明の第６実施例について説明する。
図２５は、この発明の第６実施例の要部であるコンデンサの実装状態を示す平面図であり、図２６は、この実施例のＩＣパッケージの実装例を示す概略断面図である。なお、これらの図において、理解を容易にするため、電源層４に接続させる端子を黒塗りで示した。
この実施例は、上記第５実施例で用いた２端子コンデンサ７の代わりに、３端子コンデンサ８を用いた。
【００６４】
すなわち、この実施例のＩＣパッケージ１−３においては、図２５に示すように、銅箔パターン１４を、凹部１１の内側に形成し、この銅箔パターン１４にのみ電気的に接続した端子１２′を銅箔パターン１４の表面に形成した。そして、銅箔パターン１５を、この銅箔パターン１４を囲むように形成し、複数のグランド端子１３を、この銅箔パターン１５で電気的に接続した。さらに、銅箔パターン１６を、銅箔パターン１５と対向するように、凹部１１の外側に形成し、ＩＣパッケージ１−３内部の電源パターン１２′′と電気的に接続させた。
そして、３端子コンデンサ８の入力端子８１，出力端子８２及びアース端子８３を、これら銅箔パターン１４，銅箔パターン１６及び銅箔パターン１５に固着した。
これにより、３端子コンデンサ８の入力端子８１が端子１２′に接続した状態になり、出力端子８２がＩＣパッケージ１−３内部の電源パターン１２′′に接続した状態になる。
【００６５】
かかる構成により、図２６に示すように、ＩＣパッケージ１−３を多層回路基板１００に実装すると、端子１２′がランド２１に接触し、端子１２′がビアホール４１〜４３を通じて電源層４に接続した状態になる。また、グランド端子１３がランド２２に接触し、グランド端子１３がビアホール３１を通じてグランド層３に接続した状態になる。
かかる状態で、外部電源が、電源層４に入力されると、電源層４に接続された端子１２′から入力端子８１を通じて３端子コンデンサ８に充電される。そして、３端子コンデンサ８に充電された電荷が、出力端子８２から銅箔パターン１６を通じて、ＩＣパッケージ１−３内部の電源パターン１２′′に電流として供給される。
また、電源パターン１２′′に生じたノイズ電流は、３端子コンデンサ８のアース端子８３を通じてグランド端子１３に至り、グランド端子１３から多層回路基板１００のランド２２及びビアホール３１を通じてグランド層３に排出される。
その他の構成、作用及び効果は、上記第３及び第５実施例と同様であるので、その記載は省略する。
【００６６】
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記第実施例では、ロ字状の実装スペースＳ１，Ｓ１１や矩形状の実装スペースＳ２，Ｓ１２を多層回路基板の信号層２やＩＣパッケージの裏面１０に設けた例を示したが、実装スペースの形状，大きさ及び個数は、上記実施例に限定されるものではないことは勿論である。
また、上記実施例では、ＩＣパッケージの裏面１０に凹部１１，１１′を設けた例について説明したが、これらの凹部１１，１１′を有しないＩＣパッケージを有した多層回路基板やＩＣパッケージ自体をこの発明の範囲から除外する意ではない。
【図面の簡単な説明】
【００６７】
【図１】この発明の第１実施例に係る多層回路基板の分解斜視図である。
【図２】コンデンサの実装スペースを示す平面図である。
【図３】第１実施例に適用する２端子コンデンサの外観図である。
【図４】２端子コンデンサの等価回路図である。
【図５】２端子コンデンサのランド実装状態を示す平面図である。
【図６】２端子コンデンサを実装スペースに実装した状態を示す平面図である。
【図７】多層回路基板の概略断面図である。
【図８】各部材の電気的接続状態を示す概略図である。
【図９】２端子コンデンサの機能を説明するための概略部分拡大断面図である。
【図１０】この発明の第２実施例に係る多層回路基板の要部であるコンデンサの実装スペースを示す平面図である。
【図１１】２端子コンデンサを実装スペースに実装した状態を示す平面図である。
【図１２】第２実施例の多層回路基板の概略断面図である。
【図１３】この発明の第３実施例の要部である３端子コンデンサの実装状態を示す平面図である。
【図１４】第３実施例の多層回路基板の概略断面図である。
【図１５】３端子コンデンサの外観図である。
【図１６】３端子コンデンサの分解斜視図である。
【図１７】３端子コンデンサの等価回路図である。
【図１８】３端子コンデンサのランド実装状態を示す平面図である。
【図１９】各部材の電気的接続状態を示す概略図である。
【図２０】この発明の第４実施例の要部である３端子コンデンサの実装状態を示す平面図である。
【図２１】第４実施例の多層回路基板の概略断面図である。
【図２２】この発明の第５実施例に係るＩＣパッケージを示す斜視図である。
【図２３】コンデンサの実装状態を示す平面図である。
【図２４】第５実施例のＩＣパッケージの実装例を示す概略断面図である。
【図２５】この発明の第６実施例の要部であるコンデンサの実装状態を示す平面図である。
【図２６】第６実施例のＩＣパッケージの実装例を示す概略断面図である。
【符号の説明】
【００６８】
１，１−１〜１−４…ＩＣパッケージ、  ２，２′，６…信号層、  ３，５…グランド層、  ４…電源層、  ７…２端子コンデンサ、  ８…３端子コンデンサ、  ９…端子群、  １０…裏面、  １１，１１′…凹部、  １２…電源端子、  １２′…端子、  １２′′…電源パターン、  １３…グランド端子、  １４〜１６…銅箔パターン、  １４ａ，１５ａ…ランド部、  ２１〜２３…ランド、  ３１，４１，４３…ビアホール、  ４２…孔、  ７１…入出力端子、  ７２…アース端子、  ８１…入力端子、  ８２…出力端子、  ８３…アース端子、  １００…多層回路基板、  Ｓ１，Ｓ２，Ｓ１１，Ｓ１２…実装スペース。
【図１】
0004817110.tif 000002
【図２】
0004817110.tif 000003
【図３】
0004817110.tif 000004
【図４】
0004817110.tif 000005
【図５】
0004817110.tif 000006
【図６】
0004817110.tif 000007
【図７】
0004817110.tif 000008
【図８】
0004817110.tif 000009
【図９】
0004817110.tif 000010
【図１０】
0004817110.tif 000011
【図１１】
0004817110.tif 000012
【図１２】
0004817110.tif 000013
【図１３】
0004817110.tif 000014
【図１４】
0004817110.tif 000015
【図１５】
0004817110.tif 000016
【図１６】
0004817110.tif 000017
【図１７】
0004817110.tif 000018
【図１８】
0004817110.tif 000019
【図１９】
0004817110.tif 000020
【図２０】
0004817110.tif 000021
【図２１】
0004817110.tif 000022
【図２２】
0004817110.tif 000023
【図２３】
0004817110.tif 000024
【図２４】
0004817110.tif 000025
【図２５】
0004817110.tif 000026
【図２６】
0004817110.tif 000027