(57)【特許請求の範囲】
【請求項１】
基板の表面に形成されたパターンインダクタと、前記基板の裏面に形成されたグランドプレーンと、前記基板の表面に所定の距離Ｈ１を隔てて形成された上部シールドケースと、前記基板の裏面に所定の距離Ｈ２を隔てて形成された下部シールドケースと、からなり、前記グランドプレーンのエッジと前記パターンインダクタのエッジまでの距離が、前記シールドケースの有無による周波数変動を抑えられる範囲でＱ値の低下を防ぐための最適値となるように前記パターンインダクタが形成された直下付近の前記グランドパターンを部分的に除去したことを特徴とする発振器。
【請求項２】
前記基板は誘電体からなることを特徴とする請求項１に記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上にパターンインダクタによって構成された共振回路が、シールドケースによって電磁界的影響を受け、発振器の発振周波数が変動することを抑制した発振器に関するものである。
【背景技術】
【０００２】
ＶＣＯ（電圧制御発振器）などのようにシールドケースを備える発振器の周波数調整に関する技術としては例えば下記のような特許文献が知られている。
【０００３】
【特許文献１】特開２０００−２９５０３５号公報
【０００４】
図８は上述の特許文献に記載された従来の発振器を示す断面図である。
図において発振器２００は、シールドケース２０１と、複数の層を有する多層基板２１０とからなり、多層基板２１０には、チップ部品や表面実装型部品等の部品が実装されている。
【０００５】
ここで、多層基板２１０の内層には、グランド電極２０７，２０８、ストリップライン２０６、が形成されている。又、ストリップライン２０６の一端とスルーホール２０４を介して接続する電極２０３と、グランド電極２０８と接続するグランド側の電極２０２は、積層コンデンサを構成している。この積層コンデンサは周波数調整用のコンデンサである。
【０００６】
そして、図８に示すように、基板２１０の底面側から部品実装面方向に向かって（矢印Ｔの方向）多層基板２１０に穴２０９を設けることにより、穴２０９の部分の電極が、電極２０３及び電極２０２とから削除される。つまり、電極２０３及び電極２０２とからなる積層コンデンサにおける、電極２０３及び電極２０２の一部の電極が削除されることになり、積層コンデンサの容量が変化し、その結果、共振周波数が変化する。従って、基板２１０に穴２０９を設けることにより、発振器の発振周波数を調整することができる。
【０００７】
図９は他の従来例を示す高周波発振器の基板の層構成図である。共振器はＬＣ共振回路（図示省略）で構成されており、インダクタはパターンインダクタ１０４にて構成されている。通常、基板上の伝送線路はマイクロストリップラインで構成することが一般的であるが、この共振回路基板では、Ｑ値を高くするために裏面のグラウンドプレーンが省かれている。そして、基板には外部電磁界を防ぐための上部，下部シールドケース１０１，１０２が取り付けられている。
【０００８】
図１０はパターンインダクタ１０４とシールドケース１０１，１０２との間の電界分布を示すものである。発振器が動作しているときは誘電体基板１０３上に形成されたパターンインダクタ１０４とシールドケース１０１，１０２との間に図示のような電界２０４が発生する。
【０００９】
図１１はパターンインダクタの伝送線路の一次定数を示すものである。図に示すようにパターンインダクタ１０４とシールドケース１０１，１０２との間隔で伝送線路の１次定数が決まり、発振器の発振周波数が決定される。また、パターンインダクタ１０４の導体損によりＱ値も決まる。なお、１０４ａＬ1はパターンインダクタの誘導成分、１０４ｂは抵抗成分、１０４ｃはパターンインダクタとシールドケース間に形成される浮遊容量、１０４ｄはパターンインダクタとシールドケース間に形成される抵抗である。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
発振器の発振周波数は、シールドケース１０１，１０２とパターンインダクタ１０４の電磁界カップリングを考慮して設計するが、実際の回路動作確認と調整はシールドケースをはずした状態で行うことが多い。このことはシールドケースとパターン間の電磁界分布を変えることになる。
【００１１】
図１２は図９において、例えば、誘電体１０３の厚さがｔ＝０．７ｍｍ、誘電率３．４の１ＧＨｚ帯の広帯域ＶＣＯの場合の基板表面からシールドケースの距離と発振周波数の関係を示すものである。図に示すように、周波数の変動は、ケースが基板に近いときに対し、離れているときの方が低周波側へ３０％ずれる。
【００１２】
従って、シールドケースをはずした状態での回路動作確認と調整は、設計と異なる状態で行うことになり問題である。また、通常の動作状態でもシールドケースが振動した場合、基板との距離が変動するとＦＭ変調がかかり、不要なスペクトルやノイズが発生するという問題があった。
【００１３】
本発明はパターンインダクタで共振回路が構成されている高周波発振器において、高いＱ値を保ったまま、
（１）シールドケースの有無による発振周波数変動を抑制する。
（２）機械的振動による影響を大幅に減らす。
ことを目的とするものである。
【課題を解決するための手段】
【００１４】
本発明は上記問題点を解決するためになされたもので、請求項１の発振器においては、基板の表面に形成されたパターンインダクタと、前記基板の裏面に形成されたグランドプレーンと、前記基板の表面に所定の距離Ｈ１を隔てて形成された上部シールドケースと、前記基板の裏面に所定の距離Ｈ２を隔てて形成された下部シールドケースと、からなり、前記グランドプレーンのエッジと前記パターンインダクタのエッジまでの距離が、前記シールドケースの有無による周波数変動を抑えられる範囲でＱ値の低下を防ぐための最適値となるように前記パターンインダクタが形成された直下付近の前記グランドパターンを部分的に除去したことを特徴とする。
【００１６】
請求項２の発振器においては、請求項１に記載の発振器において、
前記基板は誘電体からなることを特徴とする。
【発明の効果】
【００１８】
本発明によれば次のような効果がある。
請求項１、２に記載の発明によれば、基板の表面に形成されたパターンインダクタと、前記基板の裏面に形成されたグランドプレーンと、前記基板の表面に所定の距離Ｈ１を隔てて形成された上部シールドケースと、前記基板の裏面に所定の距離Ｈ２を隔てて形成された下部シールドケースと、からなり、前記グランドプレーンのエッジと前記パターンインダクタのエッジまでの距離が、前記シールドケースの有無による周波数変動を抑えられる範囲でＱ値の低下を防ぐための最適値となるように前記パターンインダクタが形成された直下付近の前記グランドパターンを部分的に除去したので、シールドケースをはずした状態で回路動作確認や調整を行っても特性に大きな変動を与えることがない。
【発明を実施するための最良の形態】
【００１９】
以下本発明を図面を用いて詳細に説明する。
図１は本発明に係る発振器の一例を示す断面図、図２は図１に示す誘電体基板の平面図、図３は図１に示す誘電体基板の裏面図である。これらの図において、図９に示す従来例と異なる点は、誘電体基板の裏面に設けたグランドプレーン（ＧＮＤ）およびこの誘電体基板の表面に形成されたパターンインダクタ１０４が形成された部分のＧＮＤを除去した点である。なお、図では共振器を構成するグランドプレーン以外の電子部品は省略している。また、パターンインダクタは図示のように幅の異なる同形状の２つのパターンが４箇所対向して所定の距離を隔てて配置されているものとする。
【００２０】
ここで、グランドプレーンを誘電体基板１０３の裏面全体に設けると、図４に示すように、パターンインダクタ１０４とグランドプレーン１０５の間に、図１１に示す浮遊容量Ｃ１（１０４ｃ）より大きなキャパシタンスＣ１ａ（１０４ｃ1）が生成される。グランドプレーンがないときと同等のパターンインダクタンスを求めると、配線長は長くなり、単位微少長さあたりの抵抗値は図１１に示す１０４ｂ：Ｒ１と図４に示す抵抗１０４ｂ：Ｒ２が近似的に同じなので、パターンインダクタ１０４の導体損は大きくなる。
【００２１】
ＬＣＲ直列共振器の定数をＬ、Ｒ、とすると、共振周波数がｆｏのときＱ値は以下のように決定される
Ｑ＝２πｆ０Ｌ／Ｒ
即ち、導体損が大きくなるとＱ値は悪化する。したがって、本発明では図１の断面図および図３の裏面図に示すように、Ｑ値の低下を極力防ぐために、共振器を構成するパターンインダクタが形成された直下付近のグランドプレーンを除去する。
【００２２】
グランドプレーンを除去すると図５に示すようにパターンインダクタ１０４のエッジとグランドプレーン１０５のエッジの間に電界が集中する。このことにより、パターンインダクタンスの１次定数が決定され、パターンインダクタ１０４とシールドケース１０１，１０２とのカップリングの影響が軽減される。図１０と図５では図５の方がパターンインダクタ１０４からシールドケース１０１，１０２に向かう電界が少なくなっていることが分かる。
【００２３】
図６は、パターンインダクタ１０４のエッジとグランドプレーン１０５のエッジまでの距離と、シールドケースの有無による周波数変動とＱ値の関係の一例を示したものである。上述のエッジからエッジまでの距離が大きくなっていけばＱ値は大きくなっていくが、グランドプレーンの影響はなくなり、グランドプレーンがない時のＱ値に近づいていく。また、周波数変動も大きくなっていくが、次第にグランドプレーンの影響はなくなり一定値になる。この関係から、周波数変動を抑えられる範囲でＱ値の低下を防ぐような最適値を設定することができる。
【００２４】
一例として、誘電体の厚さを０．７ｍｍとし、図３に示すパターンエッジとグランドプレーンの水平距離がｆ＝２．７５ｍｍ、ｇ＝１．４５ｍｍ、ｈ＝７．９ｍｍの構成を持った１ＧＨｚＶＣＯの場合、図１に示す誘電体基板１０３とシールドケース１０１，１０２までの距離をＨ１＝８ｍｍ、Ｈ２＝５ｍｍとして実験を行った結果、シールドケースの有無による周波数誤差は図７に示すように１．５％に抑えることができた。なお、基板およびパターンインダクタの寸法は下記の通りとした。
基板について、ａ＝４０ｍｍ，ｂ＝３０ｍｍ
グランドプレーンの除去部分について、ｃ＝２５ｍｍ，ｃ’＝１５ｍｍ
パターンインダクタについて、
ｄ＝３ｍｍ，ｅ＝３ｍｍ，ｊ＝８ｍｍ，ｉ＝１０ｍｍ
【００２５】
また、シールドケースの有無によってＱ値の大きな変動はなく、最適値に保たれている。したがって、シールドケースをはずした状態で回路動作確認、調整を行っても特性に大きな変動を与えることはない。
【００２６】
本発明の以上の説明は、説明および例示を目的として特定の好適な実施例を示したに過ぎない。例えば、パターンインダクタの形状は図示の例に限ることなく適宜変更可能である。したがって本発明はその本質から逸脱せずに多くの変更、変形をなし得ることは当業者に明らかである。特許請求の範囲の欄の記載により定義される本発明の範囲は、その範囲内の変更、変形を包含するものとする。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る発振器の一実施例を示す要部断面の構成図である。
【図２】本発明に係る発振器を構成する誘電体基板の平面図である。
【図３】本発明に係る発振器を構成する誘電体基板の裏面図である。
【図４】グランドプレーン（ＧＮＤ）を設けた場合の浮遊容量を示す図である。
【図５】グランドプレーン（ＧＮＤ）を設けた場合の電界の状態を示す図である。
【図６】パターンエッジからグランドプレーンまでの水平距離と周波数変動の関係を示す図である。
【図７】ＶＯＣ調整電圧と発振周波数の関係を示す図である。
【図８】従来の発振器の一例を示す断面構成図である。
【図９】従来の発振器の他の一例を示す断面構成図である。
【図１０】図９に示す従来例の電界の状態を示す断面図である。
【図１１】従来の発振器の浮遊容量を示す図である。
【図１２】誘電体基板からシールドケースまでの距離と発振周波数の関係を示す図である。
【符号の説明】
【００２８】
１０１  上部シールドケース
１０２  下部シールドケース
１０３  誘電体基板
１０４  電界
１０５  グランドプレーン
２００  発振器
２０１  シールドケース
２０２，２０３  電極
２０４  スルーホール
２０６  ストリップライン
２０７，２０８  グランド電極
２０９  穴
２１０  多層基板
【図１】
0004756330.tif 000002
【図２】
0004756330.tif 000003
【図３】
0004756330.tif 000004
【図４】
0004756330.tif 000005
【図５】
0004756330.tif 000006
【図６】
0004756330.tif 000007
【図７】
0004756330.tif 000008
【図８】
0004756330.tif 000009
【図９】
0004756330.tif 000010
【図１０】
0004756330.tif 000011
【図１１】
0004756330.tif 000012
【図１２】
0004756330.tif 000013