(57)【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を介してゲート電極形状の多結晶シリコン膜を形成する工程と、
前記半導体基板の表層に不純物を導入して、前記表層の前記多結晶シリコン膜の両側に一対の不純物拡散層を、一方の前記不純物拡散層と隣接するようにドリフト層をそれぞれ形成する工程と、
前記多結晶シリコン膜を覆うように、前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の表層を除去して前記多結晶シリコン膜の上面を露出させる工程と、
前記各不純物拡散層の表面の一部をそれぞれ露出させるように、前記層間絶縁膜に開孔を形成する工程と、
前記各開孔の内壁面を覆うように前記層間絶縁膜上に、多結晶シリコンのアルミニウムとの反応を抑止する導電性の下地膜を形成する工程と、
前記下地膜の前記多結晶シリコン膜上に相当する部位のみを除去し、前記多結晶シリコン膜の上面を露出させるとともに、前記開孔における前記不純物拡散層の露出部位は前記下地膜で被覆された状態とする工程と、
前記各開孔を前記下地膜を介して埋め込むように、前記下地膜上及び前記多結晶シリコン膜の上面上にアルミニウムからなる金属膜を形成する工程と、
多結晶シリコンとアルミニウムとを選択的に置換反応させ、前記層間絶縁膜内の前記多結晶シリコン膜の形成部位をアルミニウムで充填する工程と、
前記金属膜及び前記下地膜を加工して、前記各不純物拡散層とそれぞれ接続されてなる一対の電極と、前記多結晶シリコン膜を置換して得た前記金属膜の材料で形成されてなるゲート電極とをそれぞれ形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記金属膜を加工する際に、少なくとも前記ゲート電極をオーバーハング形状に形成す
ることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記金属膜を加工する際に、前記ゲート電極をその上部が他方の前記一方の前記不純物
拡散層側に偏って延在する非対称形状に形成することを特徴とする請求項２に記載の半導
体装置の製造方法。
【請求項４】
前記金属膜を加工する際に、前記ゲート電極となる部位と一方の前記電極となる部位との間に、両者を隔てるシールド層を前記ゲート電極及び前記各電極と共に形成し、前記シールド層は、前記半導体基板上に前記ゲート絶縁膜を介して形成されることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記下地膜は、ＴｉＮを材料として形成されることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波デバイスとして用いられる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来より、携帯電話や無線ＬＡＮの基地局などを対象とした高周波用途の出力トランジスタが開発されている。例えば、５００ＭＨｚから５ＧＨｚのマイクロ波帯の高周波出力トランジスタとしては、ＧａＡｓＦＥＴが多く使われているが、最近のシリコンＬＳＩ技術の進歩に伴い、ＧａＡｓＦＥＴよりも安価で高品質ないわゆるシリコンＬＤＭＯＳ（Laterally Diffused MOS）トランジスタに替わりつつある。
【０００３】
従来のＬＤＭＯＳトランジスタの概略構成を図６に示す。
図示のように、ｐ-／ｐ+／ｐ-型のシリコン半導体基板１０１上にゲート絶縁膜１０２を介して電極形状の多結晶シリコン膜１１１及びその上層にＷシリサイド膜１１２がパターン形成されており、これらを覆うように層間絶縁膜１０３が形成されている。半導体基板１の表層には、ｎ型不純物が導入されてなるソース拡散層１０３及びｎ+ドレイン拡散層１０４が形成されており、ｎ+ソース拡散層１０４及びｎ+ドレインコンタクト層１０５の間にｎ+ドレインコンタクト層１０５と接続されてなる高周波耐性を確保するためのｎードリフト層１０６が形成されている。更にこの表層には、ソース拡散層１０４を覆うようにｐ-チャネル拡散層１０７及びこれと接続される基板コンタクト拡散層１０８が形成されている。
【０００４】
層間絶縁膜１０３には、開孔１０９，１１０が形成されている。開孔１０９はｎ+ドレインコンタクト層１０５の表面の一部を露出するように形成されており、開孔１１０はソース拡散層１０４の表面の一部及び基板コンタクト拡散層１０８の表面の一部を露出するように形成されている。そして、層間絶縁膜１０３上で開孔１０９を下地膜１１３を介して埋め込みｎ+ドレインコンタクト層１０５と電気的に接続されてなるドレイン電極１２１と、層間絶縁膜１０３上で開孔１１０を下地膜１１３を介して埋め込みソース拡散層１０４と電気的に接続されてなるソース電極１２２と、層間絶縁膜１０３上で下地膜１１３を介してＷシリサイド膜１１２及び多結晶シリコン膜１１１と電気的に接続されてなる上部電極１２３が設けられ、ＬＤＭＯＳトランジスタが構成される。ここで、ドレイン電極１２１、ソース電極１２２、及び上部電極１２３はアルミニウムまたはその合金を材料としており、多結晶シリコン膜１１１、Ｗシリサイド膜１１２、及び上部電極１２３からゲート電極１２４が構成されている。
【０００５】
【特許文献１】特開２００２−９４０５４号公報
【非特許文献１】Hiroshi Horie, Masahiko, Imai, Akio Ito, and Yoshihiro Arimoto: Novel High Aspect Ratio Aluminum Plug for Logic/DRAm LSIs Using Polysilicon-Aluminum Substitute(PAS)", IEDM96,p.946，（１９９６）
【非特許文献２】堀江博・今井雅彦・伊藤昭雄・有本由弘、「多結晶シリコンとアルミ置換による微細配線技技術」、電子情報通信学会  信学技報  ＳＤＭ９６−２０８（１９９７）
【非特許文献３】電気学会技術報告第６６６号「２１世紀に向けたパワーデバイスの重点課題」、p.36 （１９９８）
【非特許文献４】M.Shindo,M.Morikawa,T.Fujioka,K.Nagura,K.Kurotani,K.Odaira,T.Uchiyama,and I. Yoshida: "High Power LDMOS for Cellular Base Station Applications", ISPSD 2001, p.107(2001)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
高周波用途の出力トランジスタの性能指標は、高周波動作限界を占う最大発信周波数ｆmaxと電力利得である。ｆmax向上のためにはゲート寄生抵抗を低減する必要があり、電力利得を向上させるためにはゲート電極とドレイン電極間の寄生容量Ｃgdを低減しなくてはならない。
【０００７】
高周波電力増幅器では、より効果的な電波を発するため、当該増幅器に加えられた電力に対して出力される電波の電力を向上させる必要がある。特に電池を電源とする携帯電話では極めて重要な課題である。高効率で高周波動作を可能にするには、寄生抵抗、寄生容量を徹底的に削減する必要がある。性能指標である遮断周波数ｆTは、（１）式で示すように寄生容量に強く依存している。また最大発信周波数ｆmaxは、（２）式に示すようにゲート寄生抵抗に依存している。
【０００８】
ｆT＝ｇm／｛２π（Ｃgs＋Ｃds）｝    ・・・（１）
（ｇm：相互コンダクタンス、Ｃgs：ゲートーソース間寄生容量、Ｃds:ドレインーソース間寄生容量）
ｆmax＝ｆT／｛２（Ｒｇ・Ｇｄ）1/2｝  ・・・（２）
（Ｒｇ:ゲート寄生抵抗、Ｇｄ：ドレインコンダクタンス）
【０００９】
寄生容量Ｃgs，Ｃdsは遮断周波数ｆTを阻害し、ゲート寄生抵抗Ｒｇは最大発信周波数ｆmaxを阻害する。
従来では図６に示すように、多結晶シリコン膜１１１とＷシリサイド膜１１２とを積層したゲート構造を採るため、ゲート寄生抵抗Ｒｇは約１０Ω/□となり、このゲート寄生抵抗Ｒｇの低減には制限があった。そしてこのゲート寄生抵抗Ｒｇは、ゲート長を短くするほど顕著となり、その低減が高周波動作に対する課題であった。また、ゲート電極の多結晶シリコン側に空乏層が広がり相互コンダクタンスｇｍが低下することも高周波動作を阻害していた。
【００１０】
高周波用途の出力トランジスタでは、その高性能化のためには、ゲート寄生抵抗を極限まで低くすることが求められているものの、これを実現すべく開発されたＬＤＭＯＳトランジスタでも、上記の如き問題がある。
【００１１】
本発明は、上記の課題を解決すべくなされたものであり、ｆmaxと電力利得の双方を向上させ、携帯電話や無線ＬＡＮに代表される高周波電力増幅器の基本素子として、高効率で高周波動作を可能とする高性能のＬＤＭＯＳトランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を介してゲート電極形状の多結晶シリコン膜を形成する工程と、前記半導体基板の表層に不純物を導入して、前記表層の前記多結晶シリコン膜の両側に一対の不純物拡散層を、一方の前記不純物拡散層と隣接するようにドリフト層をそれぞれ形成する工程と、前記多結晶シリコン膜を覆うように、前記半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜の表層を除去して前記多結晶シリコン膜の上面を露出させる工程と、前記各不純物拡散層の表面の一部をそれぞれ露出させるように、前記層間絶縁膜に開孔を形成する工程と、前記各開孔の内壁面を覆うように前記層間絶縁膜上に、多結晶シリコンのアルミニウムとの反応を抑止する導電性の下地膜を形成する工程と、前記下地膜の前記多結晶シリコン膜上に相当する部位のみを除去し、前記多結晶シリコン膜の上面を露出させるとともに、前記開孔における前記不純物拡散層の露出部位は前記下地膜で被覆された状態とする工程と、前記各開孔を前記下地膜を介して埋め込むように、前記下地膜上及び前記多結晶シリコン膜の上面上にアルミニウムからなる金属膜を形成する工程と、多結晶シリコンとアルミニウムとを選択的に置換反応させ、前記層間絶縁膜内の前記多結晶シリコン膜の形成部位をアルミニウムで充填する工程と、前記金属膜及び前記下地膜を加工して、前記各不純物拡散層とそれぞれ接続されてなる一対の電極と、前記多結晶シリコン膜を置換して得た前記金属膜の材料で形成されてなるゲート電極とをそれぞれ形成する工程とを含む。
【発明の効果】
【００１４】
本発明によれば、ｆmaxと電力利得の双方を向上させ、携帯電話や無線ＬＡＮに代表される高周波電力増幅器の基本素子として、高効率で高周波動作を可能とする高性能のＬＤＭＯＳトランジスタが実現する。
【発明を実施するための最良の形態】
【００１５】
−本発明の基本骨子−
本発明者は、ＬＤＭＯＳトランジスタにおいてｆmaxと電力利得の双方の向上を実現すべく、ＬＤＭＯＳトランジスタのゲート電極材料の改良に考察した。従来のＬＤＭＯＳトランジスタのゲート電極では、その構成上、ゲート電極の下部層を多結晶シリコンを用いてパターン形成していたため、その寄生抵抗及び寄生容量の低減には限界があった。本発明者は、ゲート電極を全てアルミニウム（Ａｌ）（またはその合金：以下、同様の意味でＡｌと記す。）から構成することに想到した。ゲート材料を全てＡｌとすることにより、ゲート寄生抵抗が約１／５０となり大きな改良が可能となる。また同時に、空乏層のゲート電極部位への広がりが全く無くなり、チャネル移動度が約１．２倍に向上する。
【００１６】
そして、上記のゲート電極を実現すべく、多結晶シリコンとＡｌ間における置換反応を利用する。即ち、先ず従来と同様に多結晶シリコン膜をパターン形成し、層間絶縁膜上に多結晶シリコン膜と接触するようにＡｌ膜を形成した後、熱処理することにより、層間絶縁膜内の多結晶シリコン膜をＡｌで置換する。これをパターニングすることにより、ゲート寄生抵抗の低く移動度の高いＡｌからなるゲート電極が形成される。
【００１７】
また、ゲート電極の形成と同じプロセスにより、ゲート電極と一方の電極（ドレイン電極）との間に、Ａｌからなるシールド層を形成する。このシールド層は、更なる高周波性能の向上を図るためのものであり、ゲート電極のパターンの他にゲート電極とドレイン電極の間にもう１つ当該シールド電極のパターンをマスク内に設けることで全く工程を追加せずに形成することができ、非常に精度良くゲート電極とシールド層との間隔を規定できると共に、シールド層形成のための導電膜のスパッタ、フォトエッチング、絶縁膜成長などの製造工程の簡略化が可能とする。
【００１８】
−本発明の具体的な諸実施形態−
以下、本発明を適用する好適な諸実施形態について説明する。本実施形態では、ＬＤＭＯＳトランジスタの構成をその製造方法と共に述べる。
【００１９】
（第１の実施形態）
図１及び図２は、第１の実施形態によるＬＤＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、ｐ-／ｐ+／ｐ-型のシリコン半導体基板１上に所定のフォトマスク（不図示）を形成し、これをマスクとして半導体基板１の表層にｐ型不純物、ここではホウ素（Ｂ）を加速エネルギー６０ｋｅＶ、ドーズ量２×１０15／ｃｍ2の条件でイオン注入し、前記フォトマスクを灰化処理等により除去した後、半導体基板１に１１００℃で３０分間の熱処理を加えることにより、基板コンタクト層２を形成する。
【００２０】
続いて、図１（ｂ）に示すように、熱酸化法により半導体基板１の表面に膜厚１０ｎｍ程度のゲート絶縁膜３を形成する。引き続き、ＣＶＤ法により多結晶シリコン膜４を堆積し、フォトリソグラフィー及びそれに続くドライエッチングにより多結晶シリコン膜４を電極形状に加工する。
【００２１】
続いて、図１（ｃ）に示すように、シリコン半導体基板１上に所定のフォトマスク（不図示）を形成し、多結晶シリコン膜４の片側のみにおける半導体基板１の表層にｐ型不純物、ここではホウ素（Ｂ）を加速エネルギー３０ｋｅＶ、ドーズ量２×１０13／ｃｍ2の条件でイオン注入し、前記フォトマスクを灰化処理等により除去した後、半導体基板１に１０００℃で３０分間の熱処理を加えることにより、ｐ-チャネル拡散層６を形成する。
【００２２】
引き続き、シリコン半導体基板１上に所定のフォトマスク（不図示）を形成し、半導体基板１の表層にｎ型不純物、ここではリン（Ｐ）を加速エネルギー１２０ｋｅＶ、ドーズ量２×１０15／ｃｍ2の条件でイオン注入し、前記フォトマスクを灰化処理等により除去した後、１０００℃で３０分間の熱処理を半導体基板１に加えることにより、ｎ+ドレインコンタクト層５を形成する。
【００２３】
続いて、図１（ｄ）に示すように、シリコン半導体基板１上に所定のフォトマスク（不図示）を形成し、半導体基板１の表層にｎ型不純物、ここではリン（Ｐ）を加速エネルギー６０ｋｅＶ、ドーズ量３×１０12／ｃｍ2の条件でイオン注入し、前記フォトマスクを灰化処理等により除去した後、９５０℃で３０分間の熱処理を半導体基板１に加えることにより、ｎードリフト層８を形成する。
【００２４】
引き続き、シリコン半導体基板１上に所定のフォトマスク（不図示）を形成し、半導体基板１の表層にｎ型不純物、ここでは砒素（Ａｓ）を加速エネルギー３０ｋｅＶ、ドーズ量３×１０15／ｃｍ2の条件でイオン注入し、前記フォトマスクを灰化処理等により除去した後、９００℃で３０分間の熱処理を半導体基板１に加えることにより、ｎ+ソース拡散層７を形成する。
【００２５】
続いて、図１（ｅ）に示すように、半導体基板１上に多結晶シリコン膜４を覆うように、ＣＶＤ法によりシリコン酸化膜を膜厚６００ｎｍ程度に堆積し、層間絶縁膜９を形成する。このとき、層間絶縁膜９の多結晶シリコン膜４の上部に相当する部分が他の部分より２００ｎｍ程度盛り上がる。
【００２６】
続いて、図１（ｆ）に示すように、層間絶縁膜９の表面を多結晶シリコン膜４の上面が露出するまで化学機械研磨（ＣＭＰ）法により研磨する。通常、多結晶シリコン膜とアルミニウムとを反応させる部分の絶縁膜を取り除くときには、フォトエッチングを用いるのが一般的である。その場合、フォトリソグラフィーの位置合わせズレにより多結晶シリコン膜の上部以外の絶縁膜がエッチングされてしまい、良好なデバイス構造が得られない。本実施形態では、上述のようにＣＭＰ法を用いることにより、フォトエッチングを要することなく自己整合的に多結晶シリコン膜４の上面を露出させることができる。なお、ＣＭＰ法の替わりに、層間絶縁膜９の多結晶シリコン膜４の上部に相当する部位を一様にエッチングする方法を用いても良い。
【００２７】
続いて、図２（ａ）に示すように、層間絶縁膜９にフォトリソグラフィー及びそれに続くドライエッチングを施し、ｎ+ドレインコンタクト層５の表面の一部を露出させるドレインコンタクト孔１０と、ｎ+ソース拡散層７の表面の一部及び基板コンタクト層２の表面の一部を露出させるソースコンタクト孔１１をそれぞれ形成する。
【００２８】
引き続き、ドレインコンタクト孔１０の内壁面及びソースコンタクト孔１１の内壁面を覆うように、層間絶縁膜９上にＴｉＮ膜を成膜し、下地膜（バリアメタル膜）１２を形成する。
【００２９】
ここで従来より、バリアメタル膜はコンタクト孔の部分でアルミニウムとシリコンとの反応を防止するバリアメタルとして広く用いられている。しかしながら本実施形態では、後述するように多結晶シリコンをアルミニウムに置換する部分ではバリアメタル膜が障害となる。そこで、図２（ｂ）に示すように、バリアメタル膜１２にフォトリソグラフィー及びそれに続くドライエッチングを施し、バリアメタル膜１２の多結晶シリコン膜４の上面に相当する部位を除去し、当該上面のみを露出させる開孔１３を形成する。
【００３０】
続いて、図２（ｃ）に示すように、スパッタ法により全面にＡｌ膜１４を膜厚１０００ｎｍ程度に形成する。このとき、開孔１３のみにおいて多結晶シリコン膜４とＡｌ膜１４とが直接接触することになる。そして、４５０℃で６０分間の熱処理により、多結晶シリコン膜４とＡｌ膜１４とを置換反応させる。これにより、多結晶シリコン膜４が吸い出されると共に、層間絶縁膜９の多結晶シリコン膜４の形成部位にＡｌが侵入し、多結晶シリコン膜４がＡｌ膜２０に置き換わる。このように、多結晶シリコン膜４に相当する部分のみのバリアメタル膜１２を除去することにより、他の部分には置換反応が惹起されることなくゲート部分のみに多結晶シリコンとアルミニウムとの置換反応が惹起される。
【００３１】
続いて、図２（ｄ）に示すように、Ａｌ膜１４及びバリアメタル膜１２をフォトリソグラフィー及びそれに続くドライエッチングによりパターニングし、バリアメタル膜１２を介してドレインコンタクト孔１０を埋め込むオーバーハング形状のドレイン電極２１と、バリアメタル膜１２を介してソースコンタクト孔１１を埋め込むオーバーハング形状のソース電極２２と、Ａｌ膜２０と上部電極１５とが接続された全てＡｌからなるオーバーハング形状のゲート電極２３とをそれぞれ同時形成する。ここで、トランジスタのレイアウト上、ゲート電極２３とドレイン電極２１との距離はゲート電極２３とソース電極２２との距離よりも大きいため、ゲート電極２３の上部電極１５を、図示のようにドレイン電極２１側に偏って延在する非対称形状に形成する。このように、上記の置換反応に用いたＡｌ膜１４をそのまま残して各種電極に用いるため、製造プロセスが極めて容易となり、製造コストの低減にもつながる。
【００３２】
しかる後、電極保護膜やボンディング部（共に不図示）等の形成を経て、本実施形態のＬＤＭＯＳトランジスタを完成させる。
【００３３】
本実施形態のＬＤＭＯＳトランジスタにおいて、ゲート寄生抵抗が図６に示す従来構成に比して１／１０に激減する。また、チャネル移動度は約２０％向上する。これらの効果により、高周波動作の指標である最大発信周波数ｆmaxは、２０ＧＨｚから５０ＧＨｚへと約２．５倍に向上する。図３は、ゲート抵抗と最大発信周波数との関係を示す特性図である。なお、上述の（１）式及び（２）式にて期待される値より低い理由は、これらの近似式に含めたパラメータ以外の要素に制限されたためである。
【００３４】
従来では、ゲート電極がポリサイドからなるため、ゲート寄生抵抗はシート抵抗にして１０Ω／□前後であり、特に最大発信周波数は２０ＧＨｚに留まっていた。本実施形態のアルミニウム置換技術により、ゲート寄生抵抗をシート抵抗にして０．２Ω／□と従来の１／５０に低減することができる。これにより、最大発信周波数は５０ＧＨｚと格段に向上する。従来の構造では、２ＧＨｚが使用周波数の限界であったが、本実施形態により５ＧＨｚ帯における各無線装置に適用することが可能となる。
【００３５】
以上説明したように、本実施形態によれば、ｆmaxと電力利得の双方を向上させ、携帯電話や無線ＬＡＮに代表される高周波電力増幅器の基本素子として、高効率で高周波動作を可能とするＬＤＭＯＳトランジスタが実現する。
【００３６】
（第２の実施形態）
ここでは、第１の実施形態と同様にＬＤＭＯＳトランジスタの構成及びその製造方法を開示するが、更にシールド層を製造工程を増加することなく形成する点で相違する。
【００３７】
図４及び図５は、第２の実施形態によるＬＤＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
先ず、図４（ａ）に示すように、ｐ-／ｐ+／ｐ-型のシリコン半導体基板１上に所定のフォトマスク（不図示）を形成し、これをマスクとして半導体基板１の表層にｐ型不純物、ここではホウ素（Ｂ）を加速エネルギー６０ｋｅＶ、ドーズ量２×１０15／ｃｍ2の条件でイオン注入し、前記フォトマスクを灰化処理等により除去した後、半導体基板１に１１００℃で３０分間の熱処理を加えることにより、基板コンタクト層２を形成する。
【００３８】
続いて、図４（ｂ）に示すように、熱酸化法により半導体基板１の表面に膜厚１０ｎｍ程度のゲート絶縁膜３を形成する。引き続き、シリコン半導体基板１上に所定のフォトマスク（不図示）を形成し、半導体基板１の表層にｎ型不純物、ここではリン（Ｐ）を加速エネルギー１２０ｋｅＶ、ドーズ量２×１０15／ｃｍ2の条件でイオン注入し、前記フォトマスクを灰化処理等により除去した後、１０００℃で３０分間の熱処理を半導体基板１に加えることにより、ｎ+ドレインコンタクト層５を形成する。
【００３９】
続いて、シリコン半導体基板１上に所定のフォトマスク（不図示）を形成し、半導体基板１の表層にｎ型不純物、ここではリン（Ｐ）を加速エネルギー６０ｋｅＶ、ドーズ量３×１０12／ｃｍ2の条件でイオン注入し、前記フォトマスクを灰化処理等により除去した後、９５０℃で３０分間の熱処理を半導体基板１に加えることにより、ｎードリフト層８を形成する。
【００４０】
続いて、図４（ｃ）に示すように、ＣＶＤ法により多結晶シリコン膜４を堆積し、フォトリソグラフィー及びそれに続くドライエッチングにより多結晶シリコン膜４及びこれと隣接する多結晶シリコン膜３１を同時形成する。
【００４１】
引き続き、シリコン半導体基板１上に所定のフォトマスク（不図示）を形成し、多結晶シリコン膜４の片側のみにおける半導体基板１の表層にｐ型不純物、ここではホウ素（Ｂ）を加速エネルギー３０ｋｅＶ、ドーズ量２×１０13／ｃｍ2の条件でイオン注入し、前記フォトマスクを灰化処理等により除去した後、半導体基板１に１０００℃で３０分間の熱処理を加えることにより、ｐ-チャネル拡散層６を形成する。
【００４２】
続いて、図４（ｄ）に示すように、シリコン半導体基板１上に所定のフォトマスク（不図示）を形成し、半導体基板１の表層にｎ型不純物、ここでは砒素（Ａｓ）を加速エネルギー３０ｋｅＶ、ドーズ量３×１０15／ｃｍ2の条件でイオン注入し、前記フォトマスクを灰化処理等により除去した後、９００℃で３０分間の熱処理を半導体基板１に加えることにより、ｎ+ソース拡散層７を形成する。
【００４３】
続いて、図４（ｅ）に示すように、半導体基板１上に多結晶シリコン膜４，３１を覆うように、ＣＶＤ法によりシリコン酸化膜を膜厚６００ｎｍ程度に堆積し、層間絶縁膜９を形成する。このとき、層間絶縁膜９の多結晶シリコン膜４，３１の上部に相当する部分が他の部分より２００ｎｍ程度盛り上がる。
【００４４】
続いて、図４（ｆ）に示すように、層間絶縁膜９の表面を多結晶シリコン膜４，３１の上面が露出するまで化学機械研磨（ＣＭＰ）法により研磨する。通常、多結晶シリコン膜とアルミニウムとを反応させる部分の絶縁膜を取り除くときには、フォトエッチングを用いるのが一般的である。その場合、フォトリソグラフィーの位置合わせズレにより多結晶シリコン膜の上部以外の絶縁膜がエッチングされてしまい、良好なデバイス構造が得られない。本実施形態では、上述のようにＣＭＰ法を用いることにより、フォトエッチングを要することなく自己整合的に多結晶シリコン膜４，３１の上面を露出させることができる。なお、ＣＭＰ法の替わりに、層間絶縁膜９の多結晶シリコン膜４，３１の上部に相当する部位を一様にエッチングする方法を用いても良い。
【００４５】
続いて、図５（ａ）に示すように、層間絶縁膜９にフォトリソグラフィー及びそれに続くドライエッチングを施し、ｎ+ドレインコンタクト層５の表面の一部を露出させるドレインコンタクト孔１０と、ｎ+ソース拡散層７の表面の一部及び基板コンタクト層２の表面の一部を露出させるソースコンタクト孔１１をそれぞれ形成する。
【００４６】
引き続き、ドレインコンタクト孔１０の内壁面及びソースコンタクト孔１１の内壁面を覆うように、層間絶縁膜９上にＴｉＮ膜を成膜し、下地膜（バリアメタル膜）１２を形成する。
【００４７】
ここで従来より、バリアメタル膜はコンタクト孔の部分でアルミニウムとシリコンとの反応を防止するバリアメタルとして広く用いられている。しかしながら本実施形態では、後述するように多結晶シリコンをアルミニウムに置換する部分ではバリアメタル膜が障害となる。そこで、図５（ｂ）に示すように、バリアメタル膜１２にフォトリソグラフィー及びそれに続くドライエッチングを施し、バリアメタル膜１２の多結晶シリコン膜４，３１の上面に相当する部位を除去し、当該上面のみを露出させる開孔３４を形成する。
【００４８】
続いて、図５（ｃ）に示すように、スパッタ法により全面にＡｌ膜１４を膜厚１０００ｎｍ程度に形成する。このとき、開孔３４のみにおいて多結晶シリコン膜４，３１とＡｌ膜１４とがそれぞれ直接接触することになる。そして、４５０℃で６０分間の熱処理により、多結晶シリコン膜４，３１とＡｌ膜１４とを置換反応させる。これにより、多結晶シリコン膜４，３１が吸い出されると共に、層間絶縁膜９の多結晶シリコン膜４，３１の形成部位にＡｌが侵入し、多結晶シリコン膜４，３１がＡｌ膜２０にそれぞれ置き換わる。このように、多結晶シリコン膜４，３１に相当する部分のみのバリアメタル膜１２を除去することにより、他の部分には置換反応が惹起されることなくゲート部分のみに多結晶シリコンとアルミニウムとの置換反応が惹起される。
【００４９】
続いて、図５（ｄ）に示すように、Ａｌ膜１４及びバリアメタル膜１２をフォトリソグラフィー及びそれに続くドライエッチングによりパターニングし、バリアメタル膜１２を介してドレインコンタクト孔１０を埋め込むオーバーハング形状のドレイン電極２１と、バリアメタル膜１２を介してソースコンタクト孔１１を埋め込むオーバーハング形状のソース電極２２と、Ａｌ膜２０と上部電極１５とが接続された全てＡｌからなるオーバーハング形状のゲート電極２３と、Ａｌ膜２０と上部層３２とが接続された全てＡｌからなるオーバーハング形状のシールド層３３とをそれぞれ同時形成する。ここで、トランジスタのレイアウト上、ゲート電極２３とドレイン電極２１との距離はゲート電極２３とソース電極２２との距離よりも大きいため、ゲート電極２３の上部電極１５を、図示のようにドレイン電極２１側に偏って延在する非対称形状に形成する。このように、上記の置換反応に用いたＡｌ膜１４をそのまま残して各種電極に用いるため、製造プロセスが極めて容易となり、製造コストの低減にもつながる。
【００５０】
しかる後、電極保護膜やボンディング部（共に不図示）等の形成を経て、本実施形態のＬＤＭＯＳトランジスタを完成させる。
【００５１】
このように、本実施形態では、ゲート電極のパターンのほかにゲート電極とドレイン電極の間に更にシールド電極のパターンをフォトマスク内に設けることにより、全く工程を追加せずにシールド層３３を形成することができる。
【００５２】
以上説明したように、本実施形態によれば、ｆmaxと電力利得の双方を向上させ、携帯電話や無線ＬＡＮに代表される高周波電力増幅器の基本素子として、シールド層の配設により高効率で更なる高周波動作を可能とするＬＤＭＯＳトランジスタが実現する。
【００５３】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５４】
（付記１）半導体基板と、
前記半導体基板の上方に形成されたゲート電極と、
前記ゲート電極の両側における前記半導体基板の表層に形成されてなる一対の不純物拡散層と、
前記ゲート電極と一方の前記不純物拡散層との間における前記半導体基板の表層に、前記不純物拡散層と同一の導電型として形成されてなるドリフト層と、
を含み、
前記ゲート電極は、アルミニウムを含む金属を材料としてオーバーハング形状に形成されてなることを特徴とする半導体装置。
【００５５】
（付記２）前記ゲート電極は、その上部が他方の前記一方の前記不純物拡散層側に偏って延在する非対称形状とされてなることを特徴とする付記１に記載の半導体装置。
【００５６】
（付記３）前記半導体基板の上方に、前記各不純物拡散層と接続されるように形成された一対の電極を含み、
前記各電極は、前記ゲート電極と同一材料からなることを特徴とする付記１又は２に記載の半導体装置。
【００５７】
（付記４）
前記ゲート電極及び前記各電極は、前記半導体基板上に形成された層間絶縁膜にその下部を埋設するように形成されており、
前記各電極は、前記層間絶縁膜との間に金属下地膜を介して形成されるとともに、前記ゲート電極は、前記層間絶縁膜と直接に接するように形成されていることを特徴とする付記３に記載の半導体装置。
【００５８】
（付記５）前記ゲート電極と一方の前記電極との間に、両者を隔てるように前記ゲート電極と同一材料により形成されてなるシールド層を含むことを特徴とする付記３又は４に記載の半導体装置。
【００５９】
（付記６）半導体基板上にゲート絶縁膜を介して電極形状の多結晶シリコン膜を形成する工程と、
前記半導体基板に表層に不純物を導入して、一対の不純物拡散層及びドリフト層をそれぞれ形成する工程と、
前記多結晶シリコン膜を覆うように、前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の表層を除去して前記多結晶シリコン膜の上面を露出させる工程と、
前記各不純物拡散層の表面の一部をそれぞれ露出させるように、前記層間絶縁膜に開孔を形成する工程と、
前記各開孔を埋め込むように、前記層間絶縁膜上にアルミニウムを含む金属膜を形成する工程と、
多結晶シリコンとアルミニウムとを選択的に置換反応させ、前記層間絶縁膜内の前記多結晶シリコン膜の形成部位を前記金属膜の材料で充填する工程と、
前記金属膜を加工して、前記各不純物拡散層とそれぞれ接続されてなる一対の電極と、前記金属膜の材料で一体形成されてなるゲート電極とをそれぞれ形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【００６０】
（付記７）前記各開孔を形成した後、前記金属膜を形成する前に、前記各開孔の内壁面を覆うように前記層間絶縁膜上に下地膜を形成する工程と、
前記下地膜の前記多結晶シリコン膜上に相当する部位のみを除去し、前記多結晶シリコン膜の上面を露出させる工程と
を更に含むことを特徴とする付記６に記載の半導体装置の製造方法。
【００６１】
（付記８）前記金属膜を加工する際に、少なくとも前記ゲート電極をオーバーハング形状に形成することを特徴とする付記６又は７に記載の半導体装置の製造方法。
【００６２】
（付記９）前記金属膜を加工する際に、前記ゲート電極をその上部が他方の前記一方の前記不純物拡散層側に偏って延在する非対称形状に形成することを特徴とする付記８に記載の半導体装置の製造方法。
【００６３】
（付記１０）前記金属膜を加工する際に、前記ゲート電極となる部位と一方の前記電極となる部位との間に、両者を隔てるシールド層を前記ゲート電極及び前記各電極と共に形成することを特徴とする付記６〜９のいずれか１項に記載の半導体装置の製造方法。
【００６４】
（付記１１）前記多結晶シリコン膜を形成する際に、前記多結晶シリコン膜とともに、半導体基板上で当該多結晶シリコン膜と隣接する他の多結晶シリコン膜を形成し、
前記置換反応の際に、前記層間絶縁膜内の前記多結晶シリコン膜の形成部位とともに前記他の多結晶シリコン膜の形成部位をそれぞれ前記金属膜の材料で置換し、
前記金属膜を加工する際に、前記一対の電極及び前記ゲート電極とともに、前記金属膜の材料で一体形成されてなる前記シールド層を形成することを特徴とする付記１０に記載の半導体装置の製造方法。
【図面の簡単な説明】
【００６５】
【図１】第１の実施形態によるＬＤＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＬＤＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図３】ゲート抵抗と最大発信周波数との関係を示す特性図である。
【図４】第２の実施形態によるＬＤＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図５】図４に引き続き、第２の実施形態によるＬＤＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図６】従来のＬＤＭＯＳトランジスタの構成を示す概略断面図である。
【符号の説明】
【００６６】
１  シリコン半導体基板
２  基板コンタクト層
３  ゲート絶縁膜
４，３１  多結晶シリコン膜
５  ｎ+ドレインコンタクト層
６  ｐ-チャネル拡散層
７  ｎ+ソース拡散層
８  ｎードリフト層
９  層間絶縁膜
１０  ドレインコンタクト孔
１１  ソースコンタクト孔
１２  下地膜（バリアメタル膜）
１３，３４  開孔
１４，２０  Ａｌ膜
１５  上部電極
２１  ドレイン電極
２２  ソース電極
２３  ゲート電極
３２  上部層
３３  シールド層
【図１】
0004801323.tif 000002
【図２】
0004801323.tif 000003
【図３】
0004801323.tif 000004
【図４】
0004801323.tif 000005
【図５】
0004801323.tif 000006
【図６】
0004801323.tif 000007