(57)【特許請求の範囲】
【請求項１】
冗長系統で伝送されるデジタル放送番組のＴＳ（Transport Stream）を、外部から入力される系統切替コマンドによって系統切替手段のＣＰＵが予め設定されたプログラムに従い、入力される複数のＴＳを同期信号に基づいて切替タイミングを制御することにより多重フレーム毎に多重された信号が欠落することなしに現用と予備との系統切替を行う系統切替装置において、
各々が、系統切替に関わる情報を伝送する伝送手段で接続され、
前記同期信号と、第１、第２の系統の前記ＴＳとが入力されるとともに、前記系統切替コマンドが通知された場合、前記ＣＰＵが内部メモリに記憶したプログラムにより前記系統切替を行うことにより前記第１の系統から第２の系統のＴＳに切り替えて第３のＴＳとして出力する系統切替手段と、
前記系統切替手段へ入力される前記第１、第２の系統のＴＳがそれぞれ入力され、各入力されたＴＳがハードウェア論理回路によって、前記第３のＴＳが前記系統切替手段を通過して出力されるのに相当する遅延時間を加えられてそれぞれ出力される第１、第２のバイパスバッファと、
前記系統切替手段から出力されたＴＳと、前記第１、および第２のバイパスバッファから出力されたＴＳとが入力され、それらの入力されるＴＳのうち１つを、前記伝送手段を介して制御管理手段から受信する選択制御信号に従って現用系のＴＳとして選択して出力する選択出力手段と、
前記同期信号が入力され、通常は、前記第１のバイパスバッファの出力を前記現用系のＴＳとして選択、指定する第１の選択制御信号を前記伝送手段を介して前記選択出力手段へ送信し、
外部からの系統切替コマンドを検出した場合、前記系統切替手段に当該切替コマンドを通知して前記第１の系統のＴＳから前記第２の系統のＴＳに切り替えて前記第３のＴＳを出力させる制御と共に、前記選択出力手段に対して前記第３のＴＳを選択して出力させる第２の選択制御信号を送信し、前記系統切替手段から前記第２の系統のＴＳが出力される前記系統切替が終了した後に多重フレーム同期に同期して、更に前記選択出力手段に対して、前記第３のＴＳに代わり前記第２のバイパスバッファからの第２の系統のＴＳを現用系のＴＳとして切り替え、継続して出力させる第３の選択制御信号を送信する
制御管理手段とを
備えることを特徴とする系統切替装置。
【請求項２】
冗長系統で伝送されるデジタル放送番組のＴＳを、外部から入力される系統切替コマンドによって系統切替手段のＣＰＵが予め設定されたプログラムに従い、入力される複数のＴＳを同期信号に基づいて切替タイミングを制御することにより多重フレーム毎に多重された信号が欠落することなしに現用と予備との系統切替を行う系統切替装置において、
各々が、系統切替に関わる制御、タイミング情報を伝送する伝送手段で接続され、
前記同期信号と、第１、第２の系統の前記ＴＳとが入力されるとともに、前記系統切替コマンドが通知された場合、前記ＣＰＵが内部メモリに記憶したプログラムにより前記系統切替を行うことにより前記第１の系統から第２の系統のＴＳに切り替えて第３のＴＳとして出力するとともに、多重フレーム単位での前記系統切替が終了したタイミングに切替終了通知を制御管理手段へ送信する前記系統切替手段と、
前記系統切替手段へ入力される前記第１、第２の系統のＴＳがそれぞれ入力され、各入力されたＴＳがハードウェア論理回路によって、前記第３のＴＳが前記系統切替手段を通過して出力されるのに相当する遅延時間を加えられてそれぞれ出力される第１、第２のバイパスバッファと、
前記系統切替手段から出力されたＴＳと、前記第１、および第２のバイパスバッファから出力されたＴＳとが入力され、それらの入力されるＴＳのうち１つを、制御管理手段から受信する選択制御信号に従って現用系のＴＳとして選択して出力する選択出力手段と、
前記同期信号が入力され、通常は、前記第１のバイパスバッファの出力を前記現用系のＴＳとして選択、指定する第１の選択制御信号を前記選択出力手段へ出力し、
外部からの系統切替コマンドを検出した場合、前記系統切替手段に当該切替コマンドを通知して前記第１の系統のＴＳから前記第２の系統のＴＳに切り替えて前記第３のＴＳを出力させる制御と共に、前記選択出力手段に対して前記第３のＴＳを選択して出力させる第２の選択制御信号を送信し、前記系統切替手段から前記第２の系統のＴＳが出力される前記系統切替が終了した切替終了通知を受信したタイミングに更に前記選択出力手段に対して、前記第３のＴＳに代わり前記第２のバイパスバッファからの第２の系統のＴＳを現用系のＴＳとして切り替え、継続して出力させる第３の選択制御信号を送信する
制御管理手段とを
備えることを特徴とする系統切替装置。
【請求項３】
前記バイパスバッファは、シフトレジスタにより構成され、前記入力されたＴＳが、多重フレームの周期に同期、遅延して出力されるバッファである
ことを特徴とする請求項１記載の系統切替装置。
【請求項４】
各々が、系統切替に関わる制御、タイミング情報を伝送する伝送手段で接続される系統切替手段と、第１、第２のバイパスバッファと、選択出力手段と、制御管理手段とを備え、系統切替コマンドによって系統切替手段のＣＰＵが予め設定されたプログラムに従い、冗長系統で入力される複数のＴＳを同期信号に基づいて切替タイミングを制御することにより多重フレーム毎に多重された信号が欠落することなしに現用と予備との系統切替を行う系統切替装置の切替方法において、
前記系統切替手段は、同期信号と第１、第２の系統の前記ＴＳとが入力されるとともに、前記系統切替コマンドを通知された場合、内部メモリに記憶したプログラムにより前記系統切替を行うことにより前記第１の系統から第２の系統のＴＳに切り替えて第３のＴＳとして前記選択出力手段へ出力し、
前記第１、第２のバイパスバッファは、前記系統切替手段へ入力される前記第１、第２の系統のＴＳがそれぞれ入力され、各入力されたＴＳを、ハードウェア論理回路によって前記第３のＴＳが前記系統切替手段を通過して出力されるのに相当する遅延時間を加えて前記選択出力手段へそれぞれ出力し、
前記制御管理手段は、
前記同期信号が入力され、通常は、前記第１のバイパスバッファが出力するＴＳを前記現用系のＴＳとして選択、指定する第１の選択制御信号を前記選択出力手段へ出力し、
外部からの系統切替コマンドを検出した場合、前記系統切替手段に当該切替コマンドを通知して前記第１の系統のＴＳから前記第２の系統のＴＳに切り替えて出力させる制御と共に、前記選択出力手段に対して前記第３のＴＳを選択して出力させる第２の選択制御信号を送信し、更に前記選択出力手段に対して、前記系統切替手段からの前記第２の系統のＴＳが出力される前記系統切替が終了した後、多重フレーム同期に同期して、前記第３のＴＳに代わり前記第２のバイパスバッファからの第２の系統のＴＳを現用系のＴＳとして選択して継続して出力させる第３の選択制御信号を送信し
前記第３のＴＳと、前記第１および第２のバイパスバッファから出力されるＴＳとが入力される前記選択出力手段は、
それらの入力されるＴＳのうち１つを、前記制御管理手段から受信する前記各選択制御信号に従って現用系のＴＳとして選択して出力する
ことを特徴とする系統切替装置の切替方法。
【請求項５】
各々が、系統切替に関わる制御、タイミング情報を伝送する伝送手段で接続される系統切替手段と、第１、第２のバイパスバッファと、選択出力手段と、制御管理手段とを備え、系統切替コマンドによって系統切替手段のＣＰＵが予め設定されたプログラムに従い、冗長系統で入力される複数のＴＳを同期信号に基づいて切替タイミングを制御することにより多重フレーム毎に多重された信号が欠落することなしに現用と予備との系統切替を行う系統切替装置の切替方法において、
前記系統切替手段は、同期信号と第１、第２の系統の前記ＴＳとが入力されるとともに、前記系統切替コマンド入力された場合、内部メモリに記憶したプログラムにより前記系統切替を行うことにより前記第１の系統から第２の系統のＴＳに切り替えて第３のＴＳとして前記選択出力手段へ出力すると共に多重フレーム単位での系統切替が終了したタイミングに前記制御管理手段へ切替終了通知を送信し、
前記第１、第２のバイパスバッファは、前記系統切替手段へ入力される前記第１、第２の系統のＴＳがそれぞれ入力され、各入力されたＴＳを、ハードウェア論理回路によって前記第３のＴＳが前記系統切替手段を通過して出力されるのに相当する遅延時間を加えて前記選択出力手段へそれぞれ出力し、
前記制御管理手段は、
前記同期信号が入力され、通常は、前記第１のバイパスバッファから出力されるＴＳを前記現用系のＴＳとして選択、指定する第１の選択制御信号を前記選択出力手段へ出力し、
外部からの系統切替コマンドを検出した場合、前記系統切替手段に当該切替コマンドを通知して前記第１の系統のＴＳから前記第２の系統のＴＳに切り替えて出力させる制御と共に、前記選択出力手段に対して前記第３のＴＳを選択して出力させる第２の選択制御信号を送信し、更に前記選択出力手段に対して、前記系統切替手段から前記切替終了通知を受信したタイミングに、前記第３のＴＳに代わり前記第２のバイパスバッファからのＴＳを現用系のＴＳに切り替え、継続して出力させる第３の選択制御信号を送信し
前記第３のＴＳと、前記第１および第２のバイパスバッファから出力されるＴＳとが入力される前記選択出力手段は、
それらの入力されるＴＳのうち１つを、前記制御管理手段から受信する前記各選択制御信号に従って現用系のＴＳとして選択して出力する
ことを特徴とする系統切替装置の切替方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放送局の系統切替装置及び切替方法に関する。
【背景技術】
【０００２】
放送局では、送信系統における障害による放送事故発生を防ぐ為、現用・予備の２重化系統でスタジオ内装置と送信所との間で放送信号を伝送している。従来のアナログ放送では、信号種や切替の同期タイミング等についての処理は容易であった為、例えば、リレーを用いた単純なスイッチングによる系統切替で済ませることが出来た。
【０００３】
しかし、デジタル放送の導入に伴い、伝送される信号は多種になり、デジタル化された映像・音声信号のみならず、データ信号などを多重したＴＳ（Ｔｒａｎｓｐｏｒｔ  Ｓｔｒｅａｍ）として伝送されるようになり、系統切替に於いても各信号の欠落を防ぎ、同期を保って、切り替えなければならない。更に、圧縮符号化が施されているので映像信号については受信後のフレーム間同期が保たれるように、ＧＯＰ（Ｇｒｏｕｐ  ｏｆ  Ｐｉｃｔｕｒｅｓ）単位で切り替えなければならないなど単純なスイッチングでは済まされなくなった。
【０００４】
このため、系統切替は、予め設定されたプログラムで各種信号を監視することにより切替タイミングを制御・管理するＣＰＵによる系統切替回路（ＤＳＰ処理回路を含む。以下、単にＣＰＵ回路と称する。）によって行われるようになり、また、現用・予備と信号を分配する分配器の故障発生などにも迂回路を設ける（例えば、特許文献１。）等、２重、３重の冗長化が行われている。その結果、多重フレーム毎に多重された信号が欠落すること無しに現用・予備の系統切替が行われている。
【０００５】
図４は、従来のＣＰＵ回路による系統切替装置の動作説明をする機能ブロック図である。  
図４においてＣＰＵ回路１０は、それぞれの間がバスライン８によって接続されるＣＰＵ６、多重切替器４、系統バッファ２ａ、２ｂ、を備えている。バスライン８には、放送局内での信号同期を取る為のクロック/同期情報が供給されＣＰＵ６は、このクロック同期情報を参照して系統切替処理を行う。
【０００６】
現用、予備にあたるＡ系統、Ｂ系統の２系統のＴＳ（Ｔｒａｎｓｐｏｒｔ  Ｓｔｒｅａｍ、以下ＴＳと略す。）は、図示されない分配器および各系統の多重処理装置を経てそれぞれコンテンツ振分部１ａ、１ｂへ入力される。この両系統のＴＳは、多重フレーム同期信号により多重フレームが同期している。
【０００７】
また、両系統のＴＳは、同じ多重フレームで切り替えれば、画面の脱落等が起きない様に圧縮符号化映像信号のＧＯＰに対応してデータが構成されて系統切替装置、即ち、ＣＰＵ回路１０に入力されている。
【０００８】
各コンテンツ振分部１ａ、１ｂは、ＴＳを映像信号、音声信号、データ放送のデータ信号、およびＴＳの制御用の制御信号に分離して、各種信号を系統バッファ２ａ、２ｂの該当する映像バッファｖ、音声バッファａ、データバッファｄ、制御バッファｃに保存する。
【０００９】
図５は、Ａ、Ｂ両系統のＴＳがＣＰＵ回路１０を経て多重切替器４から出力されるデータパケットの処理タイミング図である。  
以下、図４、図５を参照して異常発生時のＣＰＵ回路が行う系統切替処理手順の一例を説明する。  
図５において、Ａ、Ｂ系統のＴＳは、図５（ａ）、図５（ｂ）に示される（Ｖ１、Ａ１、等の符号が付された）信号データ（パケット）、多重フレームは、図５（ｆ）に示される様に信号は、同じもので構成されるが、それ等パケットの並び方は、Ａ、Ｂ系統間で異なっている。
【００１０】
通常は、Ａ、Ｂ系統のそれぞれの映像信号、音声信号、データ信号、および制御信号のパケットは、入力した順に映像バッファｖ、音声バッファａ、データバッファｄ、制御バッファｃに書き込まれ、例えば、１多重フレーム経過した後に、入力された順に従って、現用系統、ここでは、Ａ系統の各バッファから読み出されて多重切替器４を介して送信機へ向けて出力される。
【００１１】
なお、ここでは、概念を理解する為に各パケットを信号種により纏めて表示しているが、実際は更にパケットは細分化された複数のパケットで処理される。
【００１２】
ＴＳの切替は、ＣＰＵ６が各系統バッファに書き込み、読み出して多重切替器４に出力する各信号（パケット）を監視し、系統切替が行われても信号（パケット）に欠落が生じないようにＡ、Ｂ両系統のバッファ入出力を多重フレーム単位で制御管理する。
【００１３】
ここでは、現用系のＡ系統に異常が検出された場合、異常発生のアラームを通知されたオペレータがタッチパネルの様な系統切替コマンド入力手段７から、予備系への系統切替コマンドを入力する。
【００１４】
ＣＰＵ６は、この系統切替コマンドを多重フレーム＃１処理中のタイミングｔ０に受信すると、Ａ系統では入力中の音声信号のＡ１パケット以降が正常に送信機へ向けて送出出来ないと判定し、予備系のＢ系統への切替処理を開始する。そして、Ａ系統で出力したパケットと、未出力のパケットを調べ、Ａ系統から未出力のパケットをＢ系統の系統バッファからそれぞれ読み出して出力する制御を行う。
【００１５】
言い換えれば、映像信号Ｖ１は、Ａ系統で出力済みなので、単純にＡ系統からＢ系統へ切り替えると、Ｂ系統では未出力なので再出力される。また、反対に、制御データのＣ１や音声信号のＡ１は、Ｂ系統では送出済みであるので単純にＢ系統へ切り替えると多重フレーム＃１ではパケットの重複や欠落が生じる。
【００１６】
そこで、音声信号のＡ１は、送出途中に誤りが発生しているので、Ｂ系統でバッファされているＡ１のデータを読み出してパケットを送出することとする。
【００１７】
多重フレームは、映像信号の圧縮度の変化に対応できるよう設けられた空データの部分があるので、ここでは、その空部分を利用して音声データのＡ１を送信すれば良いとＣＰＵ６は判定する。そして、上記のフレーム同期等が取れるように（ここでは、Ｂ系統とする。）の各バッファのデータの出力タイミングを調整し、Ｂ系統の系統バッファ２ｂに入力、バッファされた未送出の制御データのＣ１、データ放送のデータＤ１、Ｄ２を多重切替器４を介して送出し、続いて最後の空データを送信するタイミングだった期間に音声のデータを多重切替器４を介して送出する。
【００１８】
異常が発生した多重フレーム＃１で、上記の処理が終了後、ＣＰＵ６は、Ｂ系統の各バッファのみから続けて各パケットを読み出して出力するＢ系統保持出力を行う。多重フレーム＃２からは、Ｂ系統からの入力ＴＳを構成する各パケットを、多重フレーム毎にファーストイン、ファーストアウトをして多重切替器４を介して送信機へ向けて送出する（図５（ｃ）参照）。
【００１９】
その結果、受信側でも系統切替時に画面が正常に表示されるように調整されたＴＳが送信機へ向けて出力される。
【００２０】
上記説明したＣＰＵ６が制御する系統切替の動作処理は、多重された信号（パケット）の構成の１例に対するもので有る。ＣＰＵ回路１０はこの例の他、多種複雑なパケット構成にも対応するための制御プログラムがメモリｍに書き込まれ、ＣＰＵ６は、そのプログラムに従って系統切替の制御をする。
【００２１】
ところが、ＣＰＵ回路１０による系統切替動作が、ソフトのバグ等が認められないのに正常に動作中にもかかわらず不意に系統が切替わる、現用から予備系に正常に切り替わる途中にハングして停止、又は暴走する等の不測の事故が生じる問題が発生する場合が認められた。
【００２２】
原因は当初不明であったが、ＣＰＵ６のメモリｍに書き込まれたデータや制御プログラムの内容がα線により書き換えられる事により、ＣＰＵ６の動作が正常に行われないソフトエラーの発生が大きな原因である事が判った。言い換えれば、冗長構成されたシステムを切り替えるシステムの最終段の装置でソフトエラーが発生すると系統切替に誤動作が生じる問題があった。
【００２３】
このメモリにおける障害の発生確率は、例えば、１０００ＦＩＴ程度であり、頻繁に発生するものでは無い。ソフトエラーを避ける為に上記のＣＰＵ６を複数設け、多数決で動作させる方法もあるが、回路が大型化し処理が一層複雑になる。別の方法として、ＣＰＵ回路１０で実行していた複雑な切替処理を、メモリを用いずにすべて論理回路等のハードウェアロジックで実行する方法が考えられるが、これは更に回路が大型化し、融通性も失われるので非現実的である。
【特許文献１】特開２００７−２８３１７号公報  （第７頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００２４】
従来の放送番組送出系統のＣＰＵ回路を用いた冗長構成の切替装置は、メモリｍに書き込まれたデータや制御プログラムの内容がα線により書き換えられてソフトエラーが発生し系統切替に誤動作が生じる場合がある問題があった。
【００２５】
本発明は、上記問題を解決するためになされたもので、ＣＰＵ回路のソフトエラーに起因する誤動作発生を抑制した系統切替装置及び切替方法を提供することを目的とする。
【課題を解決するための手段】
【００２６】
上記目的を達成するために、本発明の系統切替装置は、冗長系統で伝送されるデジタル放送番組のＴＳ（Transport Stream）を、外部から入力される系統切替コマンドによって系統切替手段のＣＰＵが予め設定されたプログラムに従い、入力される複数のＴＳを同期信号に基づいて切替タイミングを制御することにより多重フレーム毎に多重された信号が欠落することなしに現用と予備との系統切替を行う系統切替装置において、各々が、系統切替に関わる情報を伝送する伝送手段で接続され、前記同期信号と、第１、第２の系統の前記ＴＳとが入力されるとともに、前記系統切替コマンドが通知された場合、前記ＣＰＵが内部メモリに記憶したプログラムにより前記系統切替を行うことにより前記第１の系統から第２の系統のＴＳに切り替えて第３のＴＳとして出力する系統切替手段と、前記系統切替手段へ入力される前記第１、第２の系統のＴＳがそれぞれ入力され、各入力されたＴＳがハードウェア論理回路によって、前記第３のＴＳが前記系統切替手段を通過して出力されるのに相当する遅延時間を加えられてそれぞれ出力される第１、第２のバイパスバッファと、前記系統切替手段から出力されたＴＳと、前記第１、および第２のバイパスバッファから出力されたＴＳとが入力され、それらの入力されるＴＳのうち１つを、前記伝送手段を介して制御管理手段から受信する選択制御信号に従って現用系のＴＳとして選択して出力する選択出力手段と、前記同期信号が入力され、通常は、前記第１のバイパスバッファの出力を前記現用系のＴＳとして選択、指定する第１の選択制御信号を前記伝送手段を介して前記選択出力手段へ送信し、外部からの系統切替コマンドを検出した場合、前記系統切替手段に当該切替コマンドを通知して前記第１の系統のＴＳから前記第２の系統のＴＳに切り替えて前記第３のＴＳを出力させる制御と共に、前記選択出力手段に対して前記第３のＴＳを選択して出力させる第２の選択制御信号を送信し、前記系統切替手段から前記第２の系統のＴＳが出力される前記系統切替が終了した後に多重フレーム同期に同期して、更に前記選択出力手段に対して、前記第３のＴＳに代わり前記第２のバイパスバッファからの第２の系統のＴＳを現用系のＴＳとして切り替え、継続して出力させる第３の選択制御信号を送信する制御管理手段とを備えることを特徴とする。
【００２７】
また本発明の系統切替装置の切替方法は、各々が、系統切替に関わる制御、タイミング情報を伝送する伝送手段で接続される系統切替手段と、第１、第２のバイパスバッファと、選択出力手段と、制御管理手段とを備え、系統切替コマンドによって系統切替手段のＣＰＵが予め設定されたプログラムに従い、冗長系統で入力される複数のＴＳを同期信号に基づいて切替タイミングを制御することにより多重フレーム毎に多重された信号が欠落することなしに現用と予備との系統切替を行う系統切替装置の切替方法において、前記系統切替手段は、同期信号と第１、第２の系統の前記ＴＳとが入力されるとともに、前記系統切替コマンドを通知された場合、内部メモリに記憶したプログラムにより前記系統切替を行うことにより前記第１の系統から第２の系統のＴＳに切り替えて第３のＴＳとして前記選択出力手段へ出力し、前記第１、第２のバイパスバッファは、前記系統切替手段へ入力される前記第１、第２の系統のＴＳがそれぞれ入力され、各入力されたＴＳを、ハードウェア論理回路によって前記第３のＴＳが前記系統切替手段を通過して出力されるのに相当する遅延時間を加えて前記選択出力手段へそれぞれ出力し、前記制御管理手段は、前記同期信号が入力され、通常は、前記第１のバイパスバッファが出力するＴＳを前記現用系のＴＳとして選択、指定する第１の選択制御信号を前記選択出力手段へ出力し、外部からの系統切替コマンドを検出した場合、前記系統切替手段に当該切替コマンドを通知して前記第１の系統のＴＳから前記第２の系統のＴＳに切り替えて出力させる制御と共に、前記選択出力手段に対して前記第３のＴＳを選択して出力させる第２の選択制御信号を送信し、更に前記選択出力手段に対して、前記系統切替手段からの前記第２の系統のＴＳが出力される前記系統切替が終了した後、多重フレーム同期に同期して、前記第３のＴＳに代わり前記第２のバイパスバッファからの第２の系統のＴＳを現用系のＴＳとして選択して継続して出力させる第３の選択制御信号を送信し前記第３のＴＳと、前記第１および第２のバイパスバッファから出力されるＴＳとが入力される前記選択出力手段は、それらの入力されるＴＳのうち１つを、前記制御管理手段から受信する前記各選択制御信号に従って現用系のＴＳとして選択して出力することを特徴とする。
【発明の効果】
【００２８】
本発明によれば、ＣＰＵ回路のソフトエラーに起因する誤動作発生を抑制した系統切替装置及び切替方法を提供することを目的とする。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照して本発明の実施例を説明する。
【実施例】
【００３０】
図１は、本発明の実施例に係わる系統切替装置の動作を説明する機能ブロック図である。  
図１において、系統切り替え装置は、ＣＰＵ回路１０、Ａ系統、Ｂ系統それぞれにバイパスバッファ３ａ、３ｂ、ＴＳ信号系統をバイパスバッファ３ａ、３ｂとＣＰＵ回路１０のいずれかから選択して送信機へ向けて出力する選択回路５、および選択回路５とＣＰＵ回路１０のＣＰＵ６へ切替コマンドとバイパスバッファ３ａ、３ｂへバッファ制御信号を出力する制御管理部７とを備えている。制御管理部７は、選択回路５を制御するハードウェア回路と、バイパスバッファ３ａ、３ｂとＣＰＵ回路１０とを制御する回路とによって構成される。
【００３１】
図１では、制御管理部７とバイパスバッファ３ａ、３ｂおよびＣＰＵ回路１０とは、バスライン８にも接続されているが、必ずしもバスライン８を介さず、直接図１に示されるコマンドや、コンテンツ信号を伝送する信号ラインで接続するものであっても良い。
【００３２】
また、ＣＰＵ回路１０の系統切替動作は、系統切替のコマンドが系統切替コマンド入力手段７０から直接入力、又は、制御管理部７から入力された場合、図４、図５に示される従来のＣＰＵ回路１０と同様にＡ、Ｂ両系統間での切替を行うので重複部分については必要のない限りＣＰＵ回路１０についての動作説明は省略する。
【００３３】
さて、図示されない分配器、各系統の多重処理装置から出力されたＡ、Ｂ両系統のＴＳは、従来同様にＣＰＵ回路１０の系統バッファ２ａ、２ｂに入力されるのと同時にそれぞれバイパスバッファ３ａ、３ｂへ入力される。バイパスバッファ３ａ、３ｂは、ＣＰＵ回路１０に入力されたＴＳがＣＰＵ回路１０の内部処理時間遅延して、言い換えれば多重フレームの周期に同期、遅延して出力されるバッファである。
【００３４】
バイパスバッファ３ａ、３ｂは、例えば、シフトレジスタの様なハードウェアの論理回路の組合せによって構成されるのでソフトエラーは発生しない。そして、各バイパスバッファ３ａ、３ｂの出力は、それぞれ選択回路５の各バッファ用の入力端子ｉａ、ｉｂへ接続される。
【００３５】
また、ＣＰＵ回路１０の出力は、同じく選択回路５のＣＰＵ回路１０用の入力端子ｉｃへ接続される。選択回路５は後述の様に制御管理部７からの、バイパス切替コマンドによって、系統切替の処理を行う短期間のみＣＰＵ経路１０からのＴＳを選択し系統切替処理が終了したタイミング以降は、現用系になった系統のバイパスバッファからのＴＳを選択して送信器へむけて出力する。
【００３６】
従来は、ＴＳは、ＣＰＵ回路１０を常時経由して送信機へ出力されていた為、ソフトエラーが発生した場合、放送事故に繋がる誤動作が発生することもあった。しかし、本実施例では、常時は、ＴＳがバイパスバッファ３ａ、３ｂのいずれか一方を介して送信機へ出力され、ＣＰＵ回路１０を介してＴＳが伝送される時間は限られたものとなるので系統切替装置部分でのソフトエラーによる誤動作の発生確率を従来より格段に低く抑えることが可能である。
【００３７】
図２は、本発明の実施例に係わる系統切替装置の処理の基本手順を説明するフローチャート、図３は、選択回路５と、ＣＰＵ回路１０、各バイパスバッファ３ａ、３ｂとを経由して出力されるＴＳの処理タイミング図である。  
以下、図１〜図３と、図５とを参照して系統切替装置の動作処理手順を説明する。  
系統切替装置は、図示されない分配器で２系統に分離され、同じく図示されないそれぞれの系統の多重装置で多重されたＡ系統、Ｂ系統のＴＳが系統バッファ１ａ、１ｂに入力している。Ａ系統、Ｂ系統のＴＳは、フレーム同期信号Ｆによって多重フレームが互いに同期している。両系統で対応するフレームの中のパケットの構成は同じだが、配列は互いに異なっている（図５参照）。
【００３８】
系統切替装置の制御管理部７は、図示されないが放送局のスタジオ内の制御信号網、又は、信号線を介して、タッチパネル等の系統切替コマンド入力手段７からの切替コマンドの入力の有無を監視し続けている（図２のステップｓ１がＮｏ）。この正常な動作期間は、バイパスバッファ３ａから出力された図３（ａ）のＴＳａが選択回路５によって選択されて送信機へ向けて出力されている。
【００３９】
一方、系統異常のアラームに気付いたオペレータが、現用系統から予備系等への切替操作を行うと、制御管理部７は、図３の多重フレーム＃１処理中のｔ０のタイミングに、その系統切替コマンドを検出する（図２のステップｓ１がＹｅｓ）。この系統切替コマンドは、直ちに制御管理部７からＣＰＵ回路１０のＣＰＵ６にも通知される。
【００４０】
制御管理部７は、系統切替コマンドを受信すると、ｔ１のタイミングにＣＰＵ・バイパス切替コマンドを生成して信号線、又はバスライン８を介して選択回路５に出力し、選択回路５の入力を現用系のＡ系統のバイパスバッファ３ａの出力（即ち、入力端子ｉａ）からＣＰＵ回路１０の多重切替器４からの出力（即ち、入力端子ｉｃ）に切り替える（ステップｓ３）。
【００４１】
ＣＰＵ回路１０のＣＰＵ６は、系統切替コマンドを受信すると図５で説明したように、多重フレーム＃１の出力中に予備系のＢ系統から入力したパケットを利用して再構築したＴＳを多重切替器４から選択回路５へ出力する。そしてフレーム同期信号Ｆを参照して、多重フレーム＃１が終了する（図３のタイミングｔ２）と「Ｂ系統保持コマンド」を多重切替回路４へ出力する。多重切替回路４は、ＣＰＵ回路１０から出力されるＢ系統の多重フレーム＃２のＴＳを選択回路５へ出力し、選択回路５は、そのＢ系統のＴＳを送信機へ向けて出力する。
【００４２】
フレーム同期信号Ｆを監視している制御管理部７は、多重切替回路４から多重フレーム＃２でＢ系統のＴＳｂが出力し終えるタイミングになると、選択回路５に予備系統であるＢ系統の入力端子ｉｂを選択するＣＰＵ／バイパス切替コマンドを送出する（図３のタイミングｔ３）。選択回路５の出力は、多重切替器４の出力からバイパスバッファ３ｂからのＴＳｂに切り替わる（ステップｓ５）。
【００４３】
ＣＰＵ回路１０からのＴＳとバイパスバッファ３ｂからのＴＳｂは、同期しているので切替を行っても画面の脱落等は発生しない。また、先に述べたようにＴＳは、殆どの時間バイパスバッファを介して出力されているので従来問題となったソフトエラーが発生する時間は短くなり、抑制される。
【００４４】
また上記説明では、選択回路５がＣＰＵ回路１０からのＴＳをバイパスバッファからの出力に切り替えるタイミングは、フレーム同期信号を制御管理部７が監視して制御しているが、多重フレームの出力終了を終えた通知をＣＰＵ６からバスライン８等を介して受けて、制御管理部７がＣＰＵ／バイパス切替コマンドを生成、送出して選択回路５を切り替えるようにしても良い。
【００４５】
なお、本発明は、上記説明の趣旨を逸しない範囲で構成や処理手順の組合せや変更をしても良い。例えば、上記説明では、多重フレーム＃１の再構築後、多重フレーム＃２をＣＰＵ回路１０を介して出力してから、バイパスバッファ３ｂへ切り替えているが、多重フレーム＃１の再構築後、直ぐにバイパスバッファ３ｂへ切り替えても良い。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施例に係わる系統切替装置の動作を説明する機能ブロック図。
【図２】本発明の実施例に係わる系統切替装置の処理の基本手順を説明するフローチャート。
【図３】ＣＰＵ回路、バイパスバッファおよび選択回路を経由して出力されるＴＳの処理タイミング図。
【図４】ＣＰＵ回路による系統切替の動作説明をする機能ブロック図。
【図５】ＣＰＵ回路を経て多重切替器から出力されるＴＳを構成するパケットの処理シタイミング図。
【符号の説明】
【００４７】
１０  ＣＰＵ回路
１ａ、１ｂ  コンテンツ振分部  
２ａ、２ｂ  系統バッファ
３ａ、３ｂ  バイパスバッファ
４  多重切替器
５  選択回路
６  ＣＰＵ
７  制御管理部
７０  系統切替コマンド手段
８  バスライン
ｖ  映像バッファ
ａ  音声バッファ
ｄ  データバッファ
ｃ  制御バッファ
ｍ  メモリ
【図１】
0004685852.tif 000002
【図２】
0004685852.tif 000003
【図３】
0004685852.tif 000004
【図４】
0004685852.tif 000005
【図５】
0004685852.tif 000006