(57)【特許請求の範囲】
【請求項１】
基板上に順に積層されたカソード電極、絶縁層、及び、ゲート電極と、
前記絶縁層及びゲート電極を貫通する開口と、
該開口の底面に配置され、前記カソード電極に電気的に接続された電子放出材と、
を有する電子放出素子であって、
前記開口の底面は、中央部と該中央部よりも深く掘り込まれた周縁部とを有し、
前記電子放出材の表面は、前記カソード電極と前記絶縁層の境界より低い位置に位置しており、
前記カソード電極は、前記開口の底面の前記中央部を形成する第１の部分と前記開口の側壁を形成する第２の部分とに分離され、該第１の部分と第２の部分とが前記開口の底面の前記周縁部に配置された電子放出材によって電気的に接続されている
ことを特徴とする電子放出素子。
【請求項２】
前記電子放出材が、ダイヤモンド、または、ダイヤモンドライクカーボンである
ことを特徴とする請求項１に記載の電子放出素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子放出素子に関するものであり、さらに、それを使用した、電子源及び画像形成装置に関するものである。
【０００２】
【従来の技術】
従来、電子放出素子として熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には電界放出型（以下、ＦＥ型と称する）、金属／絶縁層／金属型（以下、ＭＩＭ型と称する）や、表面伝導型電子放出素子等がある。
【０００３】
ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ  ＆  Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ  ｉｎ  Ｅｌｅｃｔｒｏｎ  Ｐｈｙｓｉｃｓ，８，８９  （１９５６）  あるいはＣ．Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬ  Ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  ｔｈｉｎ−ｆｉｌｍ  ｆｉｅｌｄ  ｅｍｉｓｓｉｏｎ  ｃａｔｈｏｄｅｓ  ｗｉｔｈ  ｍｏｌｙｂｄｅｎｉｕｍ  ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等に開示されたものが知られている。
【０００４】
ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎ  ｏｆ  Ｔｕｎｎｅｌ−Ｅｍｉｓｓｉｏｎ  Ｄｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐｈｙｓ．，３２，６４６（１９６１）等に開示されたものが知られている。
【０００５】
また、最近の例では、Ｔｏｓｈｉａｋｉ．Ｋｕｓｕｎｏｋｉ，“Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅｅ  ｅｌｅｃｔｒｏｎ  ｅｍｉｓｓｉｏｎ  ｆｒｏｍ  ｎｏｎ−ｆｏｒｍｅｄ  ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓ  Ｆａｂｒｉｃａｔｅｄ  ｂｙ  ｌｏｗ  ｃｕｒｒｅｎｔ  Ａｎｏｄｉｃ  ｏｘｉｄａｔｉｏｎ”，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６９５，Ｍｕｔｓｕｍｉ  ｓｕｚｕｋｉ  ｅｔａｌ“Ａｎ  ＭＩＭ−Ｃａｔｈｏｄｅ  Ａｒｒａｙ  ｆｏｒ  Ｃａｔｈｏｄｅ  ｌｕｍｉｎｅｓｃｅｎｔ  Ｄｉｓｐｌａｙｓ”，ＩＤＷ’９６，（１９９６）ｐｐ．５２９等が研究されている。
【０００６】
表面伝導型の例としては、エリンソンの報告（Ｍ．Ｉ．Ｅｌｉｎｓｏｎ  Ｒａｄｉｏ  Ｅｎｇ．Ｅｌｅｃｔｒｏｎ  Ｐｈｙｓ．，１０（１９６５））に記載のもの等があり、この表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。表面伝導型素子では、前記のエリンソンの報告に記載のＳｎＯ2薄膜を用いたもの、Ａｕ薄膜を用いたもの、（Ｇ．Ｄｉｔｔｍｅｒ．Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ，９，３１７（１９７２））、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの（Ｍ．Ｈａｒｔｗｅｌｌ  ａｎｄ  Ｃ．Ｇ．Ｆｏｎｓｔａｄ，ＩＥＥＥ  Ｔｒａｎｓ．ＥＤ  Ｃｏｎｆ．，５１９（１９８３））等が報告されている。
【０００７】
このような電子放出素子を画像形成装置に応用するには、蛍光体を十分な輝度で発光させる放出電流が必要である。また、ディスプレイの高精細化のためには蛍光体に照射される電子ビームの径が小さいものである事が要求される。そして製造し易いという事が重要である。
【０００８】
従来のＦＥ型の例としてＳｐｉｎｄｔ型の電子放出素子がある。Ｓｐｉｎｄｔ型では、放出点としてマイクロチップが形成され、その先端から電子が放出される構成が一般的であり、蛍光体を発光させるために放出電流密度を大きくすると、電子放出部の熱的な破壊を誘起し、ＦＥ型素子の寿命を制限することになる。また、先端から放出された電子は、ゲート電極で形成された電場によって広がる傾向があり、ビーム径を小さくできないという欠点がある。
【０００９】
このようなＦＥ素子の欠点を克服するために、個別の解決策として様々な例が提案されている。
【００１０】
電子ビームの広がりを防ぐ例としては、電子放出部上方に収束電極を配置した例がある。これは放出された電子ビームを収束電極の負電位により絞るのが一般的だが、製造工程が複雑となり、製造コストの増大を招く。
【００１１】
電子ビーム径を小さくする別の例としては、Ｓｐｉｎｄｔ型のようなマイクロチップを形成しない方法がある。たとえば、特開平８−０９６７０３号公報、特開平８−０９６７０４号公報に記載されたものがある。
【００１２】
これは孔内に配置した薄膜から電子放出を行なわせるため、電子放出面上に平坦な等電位面が形成され電子ビームの広がりが小さくなるという利点がある。
【００１３】
また、電子放出物質として低仕事関数の構成材料を使用することで、マイクロチップを形成しなくても電子放出が可能であり、低電圧駆動が図れる。また製造方法が比較的に簡易であるという利点もある。
【００１４】
さらに、電子放出が面で行われるために、電界の集中がおきず、チップの破壊がおこらず、長寿命である。
【００１５】
さらに電子ビーム径を小さく、駆動電圧を低く抑える方法として、カソード電極の形状を改善する手法を用いた例がある。たとえば、特開平８−１１５６５４号公報、特開平８−２９３２４４号公報、特開平１０−１２５２１５号公報、特開２０００−６７７３６号公報、ＵＳ５４７３２１８号公報などに記載されたものがある。
【００１６】
図１３に特開平８−１１５６５４号に開示された例を示す。これは、電子放出面が、電子放出基体絶縁層側の面より微細孔内で深い位置に存在する構成である。
【００１７】
図１３では、基板３１上にカソード電極３２、絶縁層３３、ゲート電極３４で構成され、微細孔３６内に、電子放出材３５が配置されている。電子放出材３５は、カソード電極３２と絶縁層３３の界面より深い位置となるために、カソード電極３２が掘り込まれた位置に配置されている。３７は放出された電子が衝突するアノード電極である。
【００１８】
このような構造の場合には、カソード電極３２と電子放出材３５との段差距離が、電子放出材３５の表面に加わる電界に大きく依存している。つまり、段差を正確に制御できなければ、所望な電子放出特性を得ることができなかった。
【００１９】
さらに、図１４に特開平１０−１２５２１５号に開示された例を示す。本構成も電子放出材３５をカソード電極３２の内部に形成する一手法である。
【００２０】
しかしながら、電子放出材３５を段差部分に形成する場合には、段差部分の電子ビームの軌道を考慮する必要がある。
【００２１】
さらに、孔内のカソード電極３２の掘り込まれた底面にのみ電子放出材３５が存在するのが適当であるが、作製方法によっては、孔内の側壁部に残留する場合も考えられる。
【００２２】
このように側壁部に残留する電子放出材３５は、電子放出の妨げとなったり、あるいは、カソード電極３２とゲート電極３４間の絶縁性を低減させる要因となったりする場合がある。特に、電子放出材３５が導電性である場合、カソード電極３２とゲート電極３４間を流れるリーク電流となり、電子放出効率を低下させる要因となり問題である。
【００２３】
さらに、電子放出電流を安定させるためには、電子放出領域に電流制限抵抗付加することが知られている。その場合、高抵抗膜が電子放出領域の放出領域近傍、あるいは、カソード電極３２との接続部などに構成される場合がある。
【００２４】
【発明が解決しようとする課題】
本発明は上記の従来技術の課題を解決するためになされたもので、その目的とするところは、電子ビーム径が小さい電子放出素子を提案するものであり、そのような電子放出素子、電子源を利用して、画質の良好で高精細な画像形成装置を提供することにある。
【００２５】
【課題を解決するための手段】
上記目的を達成するために本発明の電子放出素子にあっては、基板上に順に積層された
カソード電極、絶縁層、及び、ゲート電極と、前記絶縁層及びゲート電極を貫通する開口と、該開口の底面に配置され、前記カソード電極に電気的に接続された電子放出材と、を有する電子放出素子であって、前記開口の底面は、中央部と該中央部よりも深く掘り込まれた周縁部とを有し、前記電子放出材の表面は、前記カソード電極と前記絶縁層の境界より低い位置に位置しており、前記カソード電極は、前記開口の底面の前記中央部を形成する第１の部分と前記開口の側壁を形成する第２の部分とに分離され、該第１の部分と第２の部分とが前記開口の底面の前記周縁部に配置された電子放出材によって電気的に接続されていることを特徴とする。
【００２６】
前記電子放出材の面積が、前記ゲート電極の開口面積と同じか小さいことが好適である。
【００２７】
前記電子放出材が、平坦な膜であることが好適である。
【００２８】
これにより、ビーム径の小さな電子放出素子が構成できる。さらに、リークの低減した電子放出素子の構成も可能である。
【００２９】
前記電子放出材が、ダイヤモンド、または、ダイヤモンドライクカーボンであることが好適である。
【００３０】
これにより、低電圧駆動が可能な電子放出素子が構成できる。
【００３２】
この場合、電子放出材に制限抵抗を付加する構成となり、電子放出電流の安定化が図れる。
【００３３】
前記電子放出材が、高抵抗膜であることが好適である。
【００３４】
前記カソード電極が、抵抗率の異なる複数の層から構成されていることが好適である。
【００３５】
本発明の電子源にあっては、上記の電子放出素子を複数個備えることを特徴とする。
【００３６】
本発明の画像形成装置にあっては、上記の電子源と、該電子源から放出された電子によって画像を形成する画像形成部材と、を備えることを特徴とする。
【００３７】
前記画像成部材は、電子の衝突によって発光する蛍光体であることが好適である。
【００３８】
したがって、本発明の適用可能な電界放出型電子放出素子を応用した電子源及び画像形成装置は高精細化が図れる。
【００３９】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。また、カソード電極、ゲート電極、アノード電極に印加される電圧、駆動波形等の条件も特に特定な記載がない限りはそれらのみに限定する趣旨のものではない。
図１〜図４を参照して本発明の実施の形態に係る電子放出素子について説明する。
【００４０】
図１、図２は本実施の形態の電子放出素子を示す模式図であり、図１（ａ）は平面図、図１（ｂ）は（ａ）におけるＡ−Ａ’の断面図である。図２は、図１の電子放出素子の駆動状態を示す詳細図である。
【００４１】
図１、図２において、１は基板、２はカソード電極、３は絶縁層、４はゲート電極であり、５は電子放出材である。
【００４２】
カソード電極２とゲート電極４間には駆動電圧Ｖｇが電源６により与えられる。
【００４３】
７は電子放出素子の上方にＨだけはなれて配置されたアノード電極であり、アノード電圧Ｖａが高圧電源８により与えられる。アノード電極−素子間距離Ｈの素子の位置としては通常はカソード電極２の位置を基準とすればいい。このアノード電極７では電子が補足され、電子放出電流Ｉｅが検出される。
【００４４】
絶縁層３及びゲート電極４は貫通して開口を有している。開口は通常、円形であり、その開口径はｗ１である。
【００４５】
絶縁層３の開口は、ゲート電極４の開口径ｗ１と同一でも、小さくても大きくてもよい。ただし、ゲート電極４の開口より大きい場合は、電子ビームの軌道を妨げないように配置するのが好ましい。
【００４６】
カソード電極２は、その一部に掘り込まれて開口（開口径＝ｗ３）を有しており、また、その開口の掘り込み深さは、開口底面周縁部で深く（開口底面深さ＝ｔ１）、開口底面中央部で浅く（凸径＝ｗ２、開口底面深さ＝ｔ２）形成される。
【００４７】
電子放出材５は、開口内部でカソード電極２の開口底面に積層されて、カソード電極２に電気的に接続されて形成される。その電子放出材５の面積の大きさは、ゲート電極４の開口領域の面積と略同等か若干小さく形成されるのが好ましい。電子放出材５の表面は、カソード電極２―絶縁層３の境界面よりｔ３だけ深部に形成される。
【００４８】
図２中の破線はこの素子を駆動させた場合の等電位面を示した。駆動条件により等電位面の形状は異なるが、本発明における一般的な駆動条件での等電位面である。
【００４９】
本実施の形態による電子放出素子では、電子放出材５の直上部では、凹型の等電位面となるが、ゲート電極４の開口付近では凸型となる。したがって、開口の中央に有した電子放出領域からの電子放出ではほぼまっすぐな電子軌道となるが、開口の周辺部になるに従って、電子軌道が中央側に曲げられる。
【００５０】
このため、アノード電極７に到達する電子のビーム径は、放出される電子を総合したビームとなり、図２に示すＰの径となる。
【００５１】
本実施の形態による電子放出素子の場合、カソード電極２が深く掘り込まれている開口底面周縁部では、電子放出材５があっても、電子放出材５にかかる電界が弱まっているため、そこから電子はほとんど放出されない。
【００５２】
したがって、電子放出領域がカソード電極２の深さがｔ２で規定されている開口底面中央部のみに限定される。このため、平坦なカソード電極を有する従来の電子放出素子と比較して、電子放出量は減少するが、その分だけビーム径Ｐは小さくなる。
【００５３】
ただし、電子放出材５の表面の電界は、カソード電極２の開口底面中央部の凸形状に依存して、カソード電極２の深さの異なるエッジ部分では、電界が強まりかつ、電界の方向が若干異なる。しかし、そのエッジ部はカソード電極２―絶縁層３の境界面より深部にあるため、凹型の等電位面から凸型の等電位面となるような顕著な変化はなく、また、多少の変化があっても、そこでの電子ビームは若干中央部にずれる程度で電子ビーム径に及ぼす影響は小さい。また、周縁部の開口の深さ制御は深さが深くなっても電界分布はそれほどかわらないために、そのマージンは大きい。
【００５４】
したがって、平坦なカソード電極上に電子放出材を構成した場合よりも、本実施の形態の電子放出素子は、電子ビーム軌道自体は大きく変えずに放出領域を開口の中央に限定できビーム径は小さくなる。
【００５５】
さらに、本構成では、開口底面が周縁部で深く掘り込まれていることにより、開口の側壁に電子放出材が付着する量が減少し、カソード電極２とゲート電極４間の絶縁性を低減することがなく電流が流れず、リーク電流を減らすことができる構成となっている。
【００５６】
図３は、本実施の形態の電子放出素子の構成の変形例を示す断面図である。なお、図３の平面図は図１（ａ）と同じである。
【００５７】
図３の構成では、開口底面周縁部をカソード電極２の底部まで深くしたことで開口底面中央部のカソード電極２は、その周りのカソード電極２とは分離している。ただし、電子放出材５を介して横方向のカソード電極２と電気的に接続されている。
【００５８】
本構成では、電子放出材５は導電性であってもその膜厚が薄ければ高抵抗であり、電子放出領域における電流制限機構として作用する。そのために、電子放出電流の安定化が図れる。
【００５９】
また、図４は、図１で示す本実施の形態の電子放出素子を作製する方法の一例を説明する図である。
【００６０】
以下、図４を参照して、本実施の形態の電子放出素子の製造方法の一例を説明する。
【００６１】
図４（ａ）に示すように、予め、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板、あるいは、シリコン基板等にスパッタ法等によりＳｉＯ2を積層した積層体、アルミナ等セラミックスの絶縁性基板、いずれか一つを基板１として用い、基板１上にカソード電極２を積層する。
【００６２】
カソード電極２は、一般的に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。カソード電極２の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料、アモルファスカーボン，グラファイト，ダイヤモンドライクカーボン，ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。カソード電極２の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。
【００６３】
また、絶縁性シリコン基板の一部をドーピングして導電性としてカソード電極２としてもよい。また、カソード電極２は組成の違う多層構成にしてもよい。カソード電極は、その一部が高抵抗体で積層されていてもよい。
【００６４】
次に、カソード電極２に続いて絶縁層３、ゲート電極４を堆積する。
【００６５】
絶縁層３は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成され、その厚さとしては、数ｎｍから数μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲から選択される。望ましい材料としてはＳｉＯ2，ＳｉＮ，Ａｌ2Ｏ3，ＣａＦなどの高電界に絶えられる耐圧の高い材料が望ましい。
【００６６】
ゲート電極４は、カソード電極２と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。ゲート電極４の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料等から適宜選択される。
【００６７】
次に、開口を作製する。その第１段階として、周縁部の開口を作製する。
【００６８】
そのために、図４（ｂ）に示すように、フォトリソグラフィー技術によりマスクパターン４１を形成する。
【００６９】
次に、図４（ｃ）に示すように、マスクパターン４１を利用して、ゲート電極４、絶縁層３、カソード電極２の一部を取り除く。開口の作製は、ゲート電極４、絶縁層３、カソード電極２の材料、厚さにより、ドライエッチング法、ウエットエッチング法などが適宜選択される。
【００７０】
また、場合により集束イオンビームエッチング等の部分的な微細加工を適宜選択してもよい。
【００７１】
次に、中央部の開口を作製する。
【００７２】
図４（ｄ）に示すように、絶縁層３をウエットエッチング法を用い、中央部をリフトオフする。
【００７３】
さらに図４（ｅ）に示すように、開口部のカソード電極２をエッチングする。
【００７４】
次に、図４（ｆ）に示すように、全面に電子放出材５を堆積する。
【００７５】
電子放出材５は、蒸着法、スパッタ法、プラズマＣＶＤ法等の一般的成膜技術などで形成される。電子放出材５の材料は、低仕事関数の材料を選択するのが好ましい。例えば、アモルファスカーボン，グラファイト，ダイヤモンドライクカーボン，ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。好ましくはより仕事関数の低いダイヤモンド薄膜、ダイヤモンドライクカーボン等が良い。電子放出材５の膜厚としては、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。
【００７６】
電子放出材５は、カソード電極２と電気的に接続される必要があり、導電性を有していることが望ましい。例えば、絶縁性の材料であればドーピングによる導電性の付加などが必要である。また、電子放出材５自体が導電性であってもよい。また、一般的に、電子放出材５は、カソード電極２より高抵抗である。
【００７７】
これらの電子放出材５から電子を放出させるのに必要な電界としては、できるだけ低くできれば、駆動電圧をさげられる。〜１×１０7Ｖ／ｍ以下であれば、駆動電圧は十数Ｖ程度に低減でき好ましい。
【００７８】
次に、図４（ｇ）のようにマスクパターン４１を剥離して図１で示すような素子が完成する。
【００７９】
ゲート電極４の開口の径ｗ１は、ビーム径の大きさを大きく左右する因子であり、重要である。好ましくは、数１００ｎｍから数十μｍである。さらに好ましくは、１００ｎｍから１μｍである。
【００８０】
なお、電子放出材５は、図３に示すようにカソード電極２間に積層されていてもよい。
【００８１】
さらには、本実施の形態の電子放出素子は、積層を繰り返した非常に単純な構成であり、製造プロセスが容易であり、歩留まり良く製造できる。
【００８２】
本実施の形態の電子放出素子の応用例について以下に述べる。本実施の形態の電子放出素子を複数個基体上に配列し、例えば電子源、あるいは画像形成装置が構成できる。
【００８３】
電子放出素子の配列については、種々のものが採用される。一例として、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Ｙ方向の配線に共通に接続した単純マトリクス配置がある。以下単純マトリクス配置について詳述する。
【００８４】
図５、図６において、５１、６１は電子源基体、５２、６２はＸ方向配線、５３、６３はＹ方向配線である。６４は本実施の形態の電子放出素子である。
【００８５】
ｍ本のＸ方向配線６２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。ｎ本のＹ方向配線６３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎからなり、Ｘ方向配線６２と同様に形成される。これらｍ本のＸ方向配線６２とｎ本のＹ方向配線６３との間には、層間絶縁層（不図示）が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【００８６】
層間絶縁層（不図示）は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線６２を形成した基体６１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線６２とＹ方向配線６３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。Ｘ方向配線６２とＹ方向配線６３は、それぞれ外部端子として引き出されている。
【００８７】
電子放出素子６４を構成するｍ本のＸ方向配線６２は、カソード電極２をかねる場合もあり、ｎ本のＹ方向配線６３は、ゲート電極４をかねる場合があり、層間絶縁層は絶縁層３をかねる場合がある。
【００８８】
Ｘ方向配線６２には、Ｘ方向に配列した電子放出素子６４の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線６３には、Ｙ方向に配列した電子放出素子６４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子６４に印加される駆動電圧は、当該素子６４に印加される走査信号と変調信号の差電圧として供給される。
【００８９】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図７を用いて説明する。図７は、画像形成装置の表示パネルの一例を示す模式図である。
【００９０】
図７において、７１は電子放出素子、８１は電子放出素子を複数配した電子源基板、９１は電子源基板８１を固定したリアプレート、９６はガラス基体９３の内面に蛍光膜９４とメタルバック９５等が形成されたフェースプレートである。９２は、支持枠であり、該支持枠９２には、リアプレート９１、フェースプレート９６がフリットガラスなどを用いて接続される。
【００９１】
外囲器（パネル）９８は、上述の如く、フェースプレート９６、支持枠９２、リアプレート９１で構成される。リアプレート９１は主に基板８１の強度を補強する目的で設けられるため、基板８１自体で十分な強度を持つ場合は別体のリアプレート９１は不要とすることができ、基板８１とリアプレート９１が一体構成の部材であっても構わない。
【００９２】
支持枠９２の蛍光膜９４とメタルバック９５とをその内側表面に配置したフェースプレート９６とリアプレート９１と支持枠９２とが接合する接着面にフリットガラスを塗布し、フェースプレート９６と支持枠９２とリアプレート９１とを、所定の位置で合わせ、固定し、加熱して焼成し封着する。
【００９３】
また、焼成し封着する加熱手段は、赤外線ランプ等を用いたランプ加熱、ホットプレート等、種々のものが採用でき、これらに限定されるものではない。
【００９４】
また、外囲器９８を構成する複数の部材を加熱接着する接着材料は、フリットガラスに限るものではなく、封着工程後、充分な真空雰囲気を形成できる材料であれば、種々の接着材料を採用することができる。
【００９５】
上述した外囲器９８は、本発明の一実施態様であり、限定されるものではなく、種々のものが採用できる。
【００９６】
他の例として、基板８１に直接支持枠９２を封着し、フェースプレート９６、支持枠９２及び基体８１で外囲器９８を構成しても良い。また、フェースプレート９６、リアプレート９１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器９８を構成することもできる。
【００９７】
また、図８にフェースプレート９６に形成された蛍光膜９４を模式図で示す。蛍光膜９４は、モノクロームの場合は蛍光体８５のみから構成することができる。カラーの蛍光膜の場合は、ブラックストライプ、ブラックマトリクス等と呼ばれる黒色導電材８６と蛍光体８５とから構成することができる。
【００９８】
ブラックストライプ、ブラックマトリクス等と呼ばれる黒色導電材８６を設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体８５間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜９４における外光反射によるコントラストの低下を抑制することにある。ブラックストライプ、ブラックマトリクス等と呼ばれる黒色導電材８６の材料としては、通常用いられている黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができる。
【００９９】
ガラス基体９３に蛍光膜９４を塗布する方法は、モノクローム、カラーによらず、沈澱法、印刷法等が採用できる。蛍光膜９４の内面側には、通常メタルバック９５が設けられる。メタルバック９５を設ける目的は、蛍光膜９４の発光のうち内面側への光をフェースプレート９６側へ鏡面反射させることにより輝度を向上させること、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光膜９４を保護すること等である。メタルバック９５は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常、「フィルミング」と呼ばれる。）を行い、その後Ａｌを真空蒸着等を用いて堆積させることで作製できる。
【０１００】
フェースプレート９６には、更に蛍光膜９４の導電性を高めるため、蛍光膜９４の外面側に透明電極（不図示）を設けてもよい。
【０１０１】
本実施の形態においては、電子放出素子７１の直上に電子ビームが到達するため、電子放出素子７１の直上に蛍光膜９４が配置されるように、位置あわせされて構成される。
【０１０２】
次に、封着工程を施した外囲器（パネル）を封止する真空封止工程について説明する。
【０１０３】
真空封止工程は、外囲器（パネル）９８を加熱して、８０〜２５０℃に保持しながら、イオンポンプ、ソープションポンプなどの排気装置によりの排気管（不図示）を通じて排気し、有機物質の十分少ない雰囲気にした後、排気管をバーナーで熱して溶解させて封じきる。外囲器９８の封止後の圧力を維持するために、ゲッター処理を行なうこともできる。これは、外囲器９８の封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等を用いた加熱により、外囲器９８内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、外囲器９８内の雰囲気を維持するものである。
【０１０４】
以上の工程によって製造された単純マトリクス配置の電子源を用いて構成した画像形成装置は、各電子放出素子に、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎを介して電圧を印加することにより、電子放出が生ずる。
【０１０５】
高圧端子９７を介してメタルバック９５、あるいは透明電極（不図示）に高圧を印加し、電子ビームを加速する。
【０１０６】
加速された電子は、蛍光膜９４に衝突し、発光が生じて画像が形成される。
【０１０７】
図９はＮＴＳＣ方式のテレビ信号に応じて表示を行うための駆動回路の一例を示すブロック図を示した。
【０１０８】
走査回路１３０２について説明する。同回路は、内部にＭ個のスイッチング素子を備えたもので（図中，Ｓ１乃至Ｓｍで模式的に示している）ある。各スイッチング素子は、０Ｖと直流電圧源Ｖｘ２のいずれか一方を選択し、表示パネル１３０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接続される。
【０１０９】
Ｓ１乃至Ｓｍの各スイッチング素子は、制御回路１３０３が出力する制御信号Ｔｓｃａｎに基づいて動作するものであり、例えばＦＥＴのようなスイッチング素子を組み合わせることにより構成することができる。
【０１１０】
直流電圧源Ｖｘ２は、電子放出素子の特性に基づき設定されている。
【０１１１】
制御回路１３０３は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる機能を有する。制御回路１３０３は、同期信号分離回路１３０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎおよびＴｓｆｔおよびＴｍｒｙの各制御信号を発生する。
【０１１２】
同期信号分離回路１３０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離（フィルター）回路等を用いて構成できる。同期信号分離回路１３０６により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフトレジスタ１３０４に入力される。
【０１１３】
シフトレジスタ１３０４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路１３０３より送られる制御信号Ｔｓｆｔに基づいて動作する（即ち、制御信号Ｔｓｆｔは，シフトレジスタ１３０４のシフトクロックであるということもできる。）。シリアル／パラレル変換された画像１ライン分（電子放出素子Ｎ素子分の駆動データに相当）のデータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフトレジスタ１３０４より出力される。
【０１１４】
ラインメモリ１３０５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路１３０３より送られる制御信号Ｔｍｒｙに従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶された内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調信号発生器１３０７に入力される。
【０１１５】
変調信号発生器１３０７は、画像データＩｄ’１乃至Ｉｄ’ｎの各々に応じて本実施の形態の電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示パネル１３０１内の本発明の電子放出素子に印加される。
【０１１６】
本素子にパルス状の電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの波高値Ｖｍを変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。
【０１１７】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器１３０７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。
【０１１８】
パルス幅変調方式を実施するに際しては、変調信号発生器１３０７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【０１１９】
シフトレジスタ１３０４やラインメモリ１３０５は、デジタル信号式あるいはアナログ信号式のものを採用できる。画像信号のシリアル／パラレル変換や記憶が所定の速度で行なわれれば良いからである。
【０１２０】
デジタル信号式を用いる場合には、同期信号分離回路１３０６の出力信号ＤＡＴＡをデジタル信号化する必要があるが、これには同期信号分離回路１３０６の出力部にＡ／Ｄ変換器を設ければ良い。これに関連してラインメモリ１３０５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器１３０７に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器１３０７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。
【０１２１】
パルス幅変調方式の場合、変調信号発生器１３０７には、例えば高速の発振器および発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合せた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を本発明の電子電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
【０１２２】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器１３０７には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。
【０１２３】
パルス幅変調方式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）を採用でき、必要に応じて本発明の電子電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【０１２４】
ここで述べた画像形成装置の構成は、本実施の形態の電子放出素子を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号については、ＮＴＳＣ方式を挙げたが入力信号はこれに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、これよりも、多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。
【０１２５】
また表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
【０１２６】
【実施例】
以下、本発明の実施例を詳細に説明する。
【０１２７】
［第１実施例］
図１に本発明の示す第１実施例の図を示す。また、図４にその製造方法の一例を示した。製造方法について説明する。
【０１２８】
（工程１）
まず、図４（ａ）に示すように、基板１として青板ガラスを用いた。十分洗浄を行った後、カソード電極２とＴａを８００ｎｍを形成した。
【０１２９】
次に、絶縁層３として厚さ５００ｎｍのＳｉＯ2、ゲート電極４として厚さ１００ｎｍのＰｔをこの順で堆積した。
【０１３０】
（工程２）
さらに、図４（ｂ）に示すように、フォトリソグラフィー法を利用してＡｌのマスクパターン４１を形成した。
【０１３１】
（工程３）
図４（ｃ）に示すように、マスクパターン４１をマスクとして、Ｐｔのゲート電極４をＡｒプラズマエッチングで、絶縁層３、カソード電極２をＣＦ4ガスを用いてそれぞれドライエッチングし、幅ｗ２が０．４μｍ、幅ｗ３＝１．２μｍでカソード電極の開口深さｔ１＝２００ｎｍの開口を形成した。
【０１３２】
（工程４）
さらに、図４（ｄ）に示すように、絶縁層３をウエットエッチングし、中央部をリフトオフで取り除いた。このとき、開口の外側の絶縁層３も同じだけエッチングされる。
【０１３３】
（工程５）
続いて、図４（ｅ）に示すように、イオンミリングにより、開口全体をさらに１００ｎｍ削って、所望の開口を形成した。
【０１３４】
（工程６）
続いて図４（ｆ）に示すように、プラズマＣＶＤ法でダイヤモンドライクカーボンの電子放出材５を全面に３０ｎｍ程度堆積した。反応ガスはＣＨ4ガスを用いた。
【０１３５】
（工程７）
図４（ｇ）に示すように、マスクパターン４１を完全に除去し、本実施例の電子放出素子を完成させた。
【０１３６】
また、比較例として、本実施例とｗ１が同じである、図１３の構成の素子を作製した。作製工程は工程２、３、４を若干変形して作製した。
【０１３７】
以上のようにして作製した本発明の電子放出素子と比較例とを、図２のように、Ｈ＝２ｍｍとして配置した。Ｖａ＝１０ｋＶ、Ｖｇ＝２０Ｖとした。
【０１３８】
ここで、アノード電極７として蛍光体を塗布した電極を用い、電子ビームのサイズを観察した。ここで言う電子ビームサイズとは、発光した蛍光体でのピーク輝度の１０％の領域までのサイズとした。
【０１３９】
本実施例の素子では、比較例に比べビーム径は８５％となった。また、リーク電流の発生頻度が、比較例に比べ１／１０程度になった。
【０１４０】
図１０に本実施の形態の第２、第３、第４実施例の図を示す。
【０１４１】
［第２実施例］
図１０（ａ）は第１実施例の変形例であり、カソード電極２の作製工程で、エッジのダレが起こった例である。
【０１４２】
本実施例では、開口が微細であり、開口に比べ周縁部の領域をそれほど小さくできない場合に、エッチング工程によって起こる現象である。本実施例では、ゲート電極４の開口の幅ｗ３を０．８μｍにして作製した。
【０１４３】
本実施例の場合でも、ｔ３を最適化することで、第１実施例と同様のビーム径が得られる。この場合、周縁部作製の際にカソード電極２の中央部も削れ、第１実施例で２回のエッチング工程必要であった工程を１回にして、カソード電極２の開口底面の周縁部と中央部を作製することも可能である。
【０１４４】
［第３実施例］
図１０（ｂ）は、ゲート電極４の開口の径ｗ１がカソード電極２の開口より小さくなっている例である。本構成では、カソード電極２のエッジ部分に電子放出材５がないために電子放出材５でのリーク電流をほとんど０にすることができる。
【０１４５】
本構成を形成する作製方法としては、周縁部のエッチングに斜方からに集束イオンビームでエッチングする手法などが考えられる。
【０１４６】
［第４実施例］
図１０（ｃ）は電子放出材５が、カソード電極２にはさまれて積層される例である。
【０１４７】
本構成でも、電子放出材５が中央部に限定される効果がある。また、電子放出材５があらかじめ積層されるために、リーク電流の影響も回避される。
【０１４８】
［第５実施例］
さらに図１１に第５実施例を示す。本実施例は、開口が円形でなく、ライン状になっている例であり、また、図３で示した電流制限機構を有した構成になっている。
【０１４９】
本構成は、工程１において、カソード電極の厚みを３００ｎｍとすることで、第１実施例と同様の工程で形成可能である。
【０１５０】
また、電子放出材５として、導電性のアモルファスカーボンを５０ｎｍ積層した。
【０１５１】
これにより、中央部に形成された放出領域では、高抵抗な電子放出材５を介して、横方向に電気的に接続されているため、電流制限機構として働く。
【０１５２】
これにより、電子放出素子とした場合、電子放出量が安定する。
【０１５３】
［第６実施例］
図１２に電流制限機構を有した構成の他の第６実施例を示す。図中２Ｂは、２Ａ、２Ｃに比べて高抵抗なカソード電極である。
【０１５４】
図１２（ａ）では、２ＡはＴｉで、厚さ５００ｎｍ、２ＢはＴｉＮで、ｔ１＝２００ｎｍ、ｔ２＝１５０ｎｍで構成した。電子放出領域となる中央部のカソード電極２Ｂが、高抵抗であり、また、厚みも薄いため、電流制限機構として働く。他の部分は、低抵抗なカソード電極２Ａで接続されている。
【０１５５】
図１２（ｂ）は、カソード電極が３層からなっている。２ＡはＡｌで、厚さ５００ｎｍ、２ＢはＴｉＮで、厚さ５０ｎｍ、２ＣはＴｉで、厚さ１５０ｎｍで構成した。本構成では、中央部の放出領域では、高抵抗なカソード電極２Ｂが露出され、その上部に電子放出材５が積層される構成になっている。
【０１５６】
従って、他の実施例と同様に電流制限機構となっている。
【０１５７】
また、最下層のカソード電極２Ａは中央部に若干突出した構成になっている。
本構成は、カソード電極と電子放出材５の電気的な接続を確実にすることができる効果がある。最下層では、電界は十分小さくできるため、このような接続をしても、電子ビームへの影響をほとんどなくすことができる。
【０１５８】
［第７実施例］
第７実施例の電子放出素子を図５で示すような、複数の微細孔を有した電子放出素子を１画素として、図６で示す電子源として、図７、図８で示した画像形成装置として表示を行った。
【０１５９】
その結果、リーク電流が小さく、電子放出特性のそろった電子源が形成でき、高精細な画像表示を行うことができた。
【０１６０】
【発明の効果】
以上説明したように、本発明は、電子放出素子においては、電子ビーム径が小さく、製造プロセスが容易で、低電圧で高効率な電子放出が可能な電子放出素子を構成することができる。
【０１６１】
また、このような電子放出素子を電子源や画像形成装置に適用すると、性能に優れた電子源及び画像形成装置を実現できる。
【図面の簡単な説明】
【図１】実施の形態の電子放出素子の構成を示す図である。
【図２】実施の形態の電子放出素子の電子軌道を示す図である。
【図３】実施の形態の電子放出素子における他の形態を示す図である。
【図４】実施の形態の示す電子放出素子の製造方法の一例を示す図である。
【図５】実施の形態の電子源の一例を示す図である。
【図６】実施の形態による単純マトリクス配置の電子源を示す概略構成図である。
【図７】実施の形態に適用可能な単純マトリクス配置の電子源を用いた画像形成装置を示す概略構成図である。
【図８】実施の形態に適用可能な画像形成装置における蛍光膜を示す図である。
【図９】実施の形態に係る画像形成装置の駆動の図である。
【図１０】第２〜第４実施例を示す図である。
【図１１】第５実施例を示す図である。
【図１２】第６実施例を示す図である。
【図１３】従来技術の電子放出素子を模式的に示した図である。
【図１４】従来技術の電子放出素子を模式的に示した図である。
【符号の説明】
１  基板
２，２Ａ，２Ｂ，２Ｃ  カソード電極
３  絶縁層
４  ゲート電極
５  電子放出材
６  駆動電源
７  アノード電極
８  高圧電源
４１  マスクパターン
５１，６１，８１  電子源基板
６２  Ｘ方向配線
６３  Ｙ方向配線
６４，７１  電子放出素子
８５  蛍光体
８６  黒色導電材
９１  リアプレート
９２  支持枠
９３  ガラス基体
９４  蛍光膜
９５  メタルバック
９６  フェースプレート
９８  外囲器
【図１】
0004741764.tif 000002
【図２】
0004741764.tif 000003
【図３】
0004741764.tif 000004
【図４】
0004741764.tif 000005
【図５】
0004741764.tif 000006
【図６】
0004741764.tif 000007
【図７】
0004741764.tif 000008
【図８】
0004741764.tif 000009
【図９】
0004741764.tif 000010
【図１０】
0004741764.tif 000011
【図１１】
0004741764.tif 000012
【図１２】
0004741764.tif 000013
【図１３】
0004741764.tif 000014
【図１４】
0004741764.tif 000015