(57)【特許請求の範囲】
【請求項１】
電極間に置かれる生体の一部である認証対象の静電容量に対応するパルス幅を持つパルスである生体容量パルスを出力する生体容量パルス出力部と、
前記生体容量パルスの出力タイミングを決めるパルスより所定時間遅延して出力され、前記認証対象の真偽の判定に使用される第１判定パルスを出力する第１判定パルス出力部と、
前記生体容量パルスの出力タイミングを決めるパルスより、前記所定時間より大きい時間遅延して出力され、前記認証対象の真偽の判定に使用される第２判定パルスを出力する第２判定パルス出力部と、
前記第１判定パルスおよび前記第２判定パルスの出力タイミングが、いずれも前記生体容量パルスのパルス幅内におさまるとき、前記認証対象が偽であることを示す信号を出力し、
前記第１判定パルスの出力タイミングが前記生体容量パルスのパルス幅内におさまり、かつ、前記第２判定パルスの出力タイミングが前記生体容量パルスのパルス幅におさまらない場合に、前記認証対象が真であることを示す信号を出力する判定部、を備えることを特徴とする認証対象の静電容量判定装置。
【請求項２】
前記生体容量パルス出力部は、入力されたトリガーパルスのタイミングで、装着された静電容量および抵抗で決まる幅を持つパルスを発生させるモノステーブルマルチバイブレータによって構成されることを特徴とする請求項１記載の認証対象の静電容量判定装置。
【請求項３】
前記認証対象の静電容量判定装置は、前記認証対象から得られる生体情報を基に生体認証を行う生体認証装置に内蔵されることを特徴とする請求項１記載の認証対象の静電容量判定装置。
【請求項４】
電極間に置かれる生体の一部である認証対象の静電容量に対応するパルス幅を持つパルスである生体容量パルスを出力する生体容量パルス出力部と、
前記生体容量パルスの出力タイミングを決めるパルスより所定時間遅延して出力され、前記認証対象の真偽の判定に使用される判定パルスを出力する判定パルス出力部と、
前記判定パルスの出力タイミングが、前記生体容量パルスのパルス幅内におさまる場合に、前記認証対象が偽であることを示す信号を出力し、
前記判定パルスの出力タイミングが、前記生体容量パルスのパルス幅内におさまらない場合に、前記認証対象が真であることを示す信号を出力する判定部、を備えることを特徴とする認証対象の静電容量判定装置。
【請求項５】
前記生体容量パルス出力部は、入力されたトリガーパルスのタイミングで、装着された静電容量および抵抗で決まる幅を持つパルスを発生させるモノステーブルマルチバイブレータによって構成されることを特徴とする請求項４記載の認証対象の静電容量判定装置。
【請求項６】
前記認証対象の静電容量判定装置は、前記認証対象から得られる生体情報を基に生体認証を行う生体認証装置に内蔵されることを特徴とする請求項４記載の認証対象の静電容量判定装置。
【請求項７】
一定周期のクロックパルスを発生するステップと、
電極間に置かれる生体の一部である認証対象の静電容量に対応するパルス幅を持つパルスである生体容量パルスを前記クロックパルスのタイミングで出力する生体容量パルス出力ステップと、
前記クロックパルスより所定時間遅延して出力され、前記認証対象の真偽の判定に使用される第１判定パルスを出力する第１判定パルス出力ステップと、
前記クロックパルスより、前記所定時間より大きい時間遅延して出力され、前記認証対象の真偽の判定に使用される第２判定パルスを出力する第２判定パルス出力ステップと、
前記第１判定パルスおよび前記第２判定パルスの出力タイミングが、いずれも前記生体容量パルスのパルス幅内におさまるとき、前記認証対象が偽であることを示す信号を出力し、
前記第１判定パルスの出力タイミングが前記生体容量パルスのパルス幅内におさまり、かつ、前記第２判定パルスの出力タイミングが前記生体容量パルスのパルス幅におさまらない場合に、前記認証対象が真であることを示す信号を出力する判定ステップ、を備えることを特徴とする認証対象の静電容量判定方法。
【請求項８】
一定周期のクロックパルスを発生するステップと、
電極間に置かれる生体の一部である認証対象の静電容量に対応するパルス幅を持つパルスである生体容量パルスを前記クロックパルスのタイミングで出力する生体容量パルス出力ステップと、
前記クロックパルスより所定時間遅延して出力され、前記認証対象の真偽の判定に使用される判定パルスを出力する判定パルス出力ステップと、
前記判定パルスの出力タイミングが、前記生体容量パルスのパルス幅内におさまる場合に、前記認証対象が偽であることを示す信号を出力し、
前記判定パルスの出力タイミングが、前記生体容量パルスのパルス幅内におさまらない場合に、前記認証対象が真であることを示す信号を出力する判定ステップ、を備えることを特徴とする認証対象の静電容量判定方法。
【請求項９】
クロックパルスを発生するクロックパルス発生部と、
電極間に置かれる生体の一部である認証対象の静電容量に対応するパルス幅を持つパルスである生体容量パルスを前記クロックパルスに同期して出力する生体容量パルス出力部と、
前記認証対象の真偽の判定に使用される第１判定パルスを、前記クロックパルスより所定時間遅延して出力する第１判定パルス出力部と、
前記認証対象の真偽の判定に使用される第２判定パルスを、前記クロックパルスより前記所定時間より大きい時間遅延して出力する第２判定パルス出力部と、
前記第１判定パルスおよび前記第２判定パルスの出力タイミングが、いずれも前記生体容量パルスのパルス幅内におさまるとき、前記認証対象が偽であることを示す信号を出力し、
前記第１判定パルスの出力タイミングが前記生体容量パルスのパルス幅内におさまり、かつ、前記第２判定パルスの出力タイミングが前記生体容量パルスのパルス幅におさまらない場合に、前記認証対象が真であることを示す信号を出力する判定部、を備えることを特徴とする認証対象の静電容量判定装置。
【請求項１０】
クロックパルスを発生するクロックパルス発生部と、
電極間に置かれる生体の一部である認証対象の静電容量に対応するパルス幅を持つパルスである生体容量パルスを前記クロックパルスに同期して出力する生体容量パルス出力部と、
前記認証対象の真偽の判定に使用される判定パルスを、前記クロックパルスより所定時間遅延して出力する判定パルス出力部と、
前記判定パルスの出力タイミングが、前記生体容量パルスのパルス幅内におさまる場合に、前記認証対象が偽であることを示す信号を出力し、
前記判定パルスの出力タイミングが、前記生体容量パルスのパルス幅内におさまらない場合に、前記認証対象が真であることを示す信号を出力する判定部、を備えることを特徴とする認証対象の静電容量判定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、生体の一部である認証対象（例えば、指）の静電容量判定装置および判定方法に関し、特に、その認証対象（例えば、指）の真偽を、その認証対象の静電容量を基に判定する装置、および、方法に関する。
【背景技術】
【０００２】
近年、生体情報（バイオメトリクス情報）を用いて個人認証を行う機会が増えている。
生体情報として指紋を用いて個人認証を行う場合、まず、指紋判別装置上に置かれた指から指紋、すなわち、採取面に接触する隆線と採取面に接触しない谷線から構成される紋様、を画像情報として採取する。【０００３】
そして、その画像の前景（例えば、隆線像）を基に、特徴情報（例えば、分岐点、端点の位置情報）を抽出し、その抽出された特徴情報と、予め登録されている被認証者の特徴情報とを照合することにより、個人認証を行っている。【０００４】
指紋による個人認証では、他人の指を転写した偽指（グミ指）を指紋判別装置上に置いた場合に、誤認するという問題がある。
そこで、偽指による不正を排除するための技術が開発されている。【０００５】
例えば、特許文献１には、指の静電容量の変化を発振周波数の変化に変換して、指が偽指であるかどうかを判別する技術が開示されている。
しかし、特許文献１の技術では、指の静電容量の変化を発振周波数の変化に変換するため、ローパスフィルタ、コンパレータ、エッジ検出回路、等が必要となり、ハードウェア構成が複雑になるという問題がある。
【特許文献１】特開平１０−１６５３８２号公報  「生体検知装置」
【発明の開示】
【０００６】
本発明の課題は、生体認証装置等に内蔵されて使用され、簡素な構成および方法にて認証対象の静電容量を判定することが可能な認証対象の静電容量判定装置および判定方法を提供することである。
【０００７】
本発明の第１態様の認証対象の静電容量判定装置は、電極間に置かれる生体の一部である認証対象の静電容量に対応するパルス幅を持つパルスである生体容量パルスを出力する生体容量パルス出力部と、前記生体容量パルスの出力タイミングを決めるパルスより所定時間遅延して出力され、前記認証対象の真偽の判定に使用される第１判定パルスを出力する第１判定パルス出力部と、前記生体容量パルスの出力タイミングを決めるパルスより、前記所定時間より大きい時間遅延して出力され、前記認証対象の真偽の判定に使用される第２判定パルスを出力する第２判定パルス出力部と、前記第１判定パルスおよび前記第２判定パルスの出力タイミングが、いずれも前記生体容量パルスのパルス幅内におさまるとき、前記認証対象が偽であることを示す信号を出力し、前記第１判定パルスの出力タイミングが前記生体容量パルスのパルス幅内におさまり、かつ、前記第２判定パルスの出力タイミングが前記生体容量パルスのパルス幅におさまらない場合に、前記認証対象が真であることを示す信号を出力する判定部、を備えることを特徴とする認証対象の静電容量判定装置である。
【０００８】
ここで、生体容量パルス出力部によって生成された電極間に置かれる生体の一部である認証対象の静電容量に対応するパルス幅を持つ生体容量パルスについて、そのパルス幅を第１判定パルスおよび第２判定パルスを基に判定しているので、簡素な構成で認証対象の静電容量を判定することができる。
【０００９】
本発明の第２態様の認証対象の静電容量判定装置は、電極間に置かれる生体の一部である認証対象の静電容量に対応するパルス幅を持つパルスである生体容量パルスを出力する生体容量パルス出力部と、前記生体容量パルスの出力タイミングを決めるパルスより所定時間遅延して出力され、前記認証対象の真偽の判定に使用される判定パルスを出力する判定パルス出力部と、前記判定パルスの出力タイミングが、前記生体容量パルスのパルス幅内におさまる場合に、前記認証対象が偽であることを示す信号を出力し、前記判定パルスの出力タイミングが、前記生体容量パルスのパルス幅内におさまらない場合に、前記認証対象が真であることを示す信号を出力する判定部、を備えることを特徴とする認証対象の静電容量判定装置である。
【００１０】
本発明の第３態様の認証対象の静電容量判定方法は、一定周期のクロックパルスを発生するステップと、電極間に置かれる生体の一部である認証対象の静電容量に対応するパルス幅を持つパルスである生体容量パルスを前記クロックパルスのタイミングで出力する生体容量パルス出力ステップと、前記クロックパルスより所定時間遅延して出力され、前記認証対象の真偽の判定に使用される第１判定パルスを出力する第１判定パルス出力ステップと、前記クロックパルスより、前記所定時間より大きい時間遅延して出力され、前記認証対象の真偽の判定に使用される第２判定パルスを出力する第２判定パルス出力ステップと、前記第１判定パルスおよび前記第２判定パルスの出力タイミングが、いずれも前記生体容量パルスのパルス幅内におさまるとき、前記認証対象が偽であることを示す信号を出力し、前記第１判定パルスの出力タイミングが前記生体容量パルスのパルス幅内におさまり、かつ、前記第２判定パルスの出力タイミングが前記生体容量パルスのパルス幅におさまらない場合に、前記認証対象が真であることを示す信号を出力する判定ステップ、を備えることを特徴とする認証対象の静電容量判定方法である。
【００１１】
本発明の第４態様の認証対象の静電容量判定方法は、一定周期のクロックパルスを発生するステップと、電極間に置かれる生体の一部である認証対象の静電容量に対応するパルス幅を持つパルスである生体容量パルスを前記クロックパルスのタイミングで出力する生体容量パルス出力ステップと、前記クロックパルスより所定時間遅延して出力され、前記認証対象の真偽の判定に使用される判定パルスを出力する判定パルス出力ステップと、前記判定パルスの出力タイミングが、前記生体容量パルスのパルス幅内におさまる場合に、前記認証対象が偽であることを示す信号を出力し、前記判定パルスの出力タイミングが、前記生体容量パルスのパルス幅内におさまらない場合に、前記認証対象が真であることを示す信号を出力する判定ステップ、を備えることを特徴とする認証対象の静電容量判定方法である。
【００１２】
このように、本発明によれば、簡素な構成で認証対象の静電容量を判定することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態の静電容量判定装置の構成を示すブロック図である。
【図２】図１のクロック発生回路のより詳細な構成を示す図（その１）である。
【図３Ａ】図１の第１判定パルス発生回路のより詳細な構成を示す図（その１）である。
【図３Ｂ】図１の第２判定パルス発生回路のより詳細な構成を示す図（その１）である。
【図４】図１の生体容量対応パルス発生回路のより詳細な構成を示す図（その１）である。
【図５】図１の接触判定回路および認証対象真偽判定回路のより詳細な構成を示す図である。
【図６】図５のそれぞれの回路部分（接触判定回路および認証対象真偽判定回路）が入力する波形および出力する波形を示した図である。
【図７】図５の一部であるＮＡＮＤゲートの動作を説明する図である。
【図８Ａ】図５の一部であるラッチ回路の動作を説明する図（その１）である。
【図８Ｂ】図５の一部であるラッチ回路の動作を説明する図（その２）である。
【図９】図１のクロック発生回路、第１判定パルス発生回路、および、第１判定パルス発生回路に使用されるＩＣを示す図である。
【図１０】図１のクロック発生回路のより詳細な構成を示す図（その２）である。
【図１１Ａ】図１の第１判定パルス発生回路のより詳細な構成を示す図（その２）である。
【図１１Ｂ】図１の第２判定パルス発生回路のより詳細な構成を示す図（その２）である。
【図１２】図１の生体容量対応パルス発生回路のより詳細な構成を示す図（その２）である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。
図１は、本発明の一実施形態の静電容量判定装置の構成を示すブロック図である。
図１において、静電容量判定装置１０は、電極間に置かれる生体の一部（図では、指）である認証対象の静電容量を判定する装置である。この静電容量判定装置１０は、上記認証対象から得られる生体情報（例えば、指紋）を基に生体認証を行う生体認証装置に内蔵される。【００１５】
この静電容量判定装置１０は、認証対象の静電容量に対応するパルス幅を持つパルスを、クロックパルス発生回路１１により発生されたクロックパルスのタイミングで出力する生体容量対応パルス発生回路１４、クロックパルス発生回路１１が出力するクロックパルスより所定時間遅延して出力され、上記認証対象の真偽の判定に使用される第１判定パルスを出力する第１判定パルス出力部１２、クロックパルス発生回路１１が出力するクロックパルスより、上記所定時間より大きい時間遅延して出力され、上記認証対象の真偽の判定に使用される第２判定パルスを出力する第２判定パルス出力部１３、クロックパルス、第１判定パルス、生体容量対応パルスを基に、認証対象（指）が電極に正しく接触しているかどうかを示す信号を出力する接触判定回路１５、クロックパルス、第２判定パルス、生体容量対応パルス、上記接触判定回路１５の出力信号を基に、認証対象（指）が静電容量からみて、真であるか偽であるか判定する認証対象真偽判定回路１６、を備える。【００１６】
なお、上記第１判定パルスは、認証対象（指）が双方の電極に接触しているかどうかを示すパルスでもあるため、「接触判定パルス」とも呼ばれる。
図２は、第１実施形態における、図１のクロック発生回路のより詳細な構成を示す図である。【００１７】
図２において、ＮＡＮＤゲート（ＮＡＮＤ１）、インバータ（ＩＮＶ１）、コンデンサ（Ｃ１１）、および、抵抗（Ｒ１２およびＲ１３）により、アステーブルマルチバイブレータが構成される。【００１８】
抵抗Ｒ１３は、ＮＡＮＤゲート（ＮＡＮＤ１）の入力端子に内蔵されるクランプダイオードに流れる電流を制限するための（保護）抵抗であり、抵抗Ｒ１２の抵抗値の２０倍程度の値に設定するのが適切である。【００１９】
図２のクロック発生回路の動作について以下に説明する。
まず、電源がオンになると、図の発振制御端子Ｆのレベルが「Ｌ」レベルから「Ｈ」レベルに変更される（以降、電源がオンである間はこの「Ｈ」レベルを保ち続ける）。【００２０】
端子Ｆのレベルが「Ｈ」レベルになった時点で、Ｂ点のレベルが「Ｌ」レベルであった場合、Ｃ点は「Ｈ」レベル、Ｄ点は「Ｌ」レベルとなる。よって、この場合、Ｃ点の電荷が抵抗Ｒ１２を介してコンデンサ（Ｃ１１）に徐々に充電される。そして、Ａ点とＢ点の電位が上昇し、Ｂ点の電位がＮＡＮＤゲート（ＮＡＮＤ１）の入力スレッショルドレベルを超えた瞬間に、Ｃ点のレベルが「Ｌ」レベルになり、Ｄ点のレベルが「Ｈ」レベルになる。すなわち、Ｃ点およびＤ点のレベルが反転する。【００２１】
端子Ｆのレベルが「Ｈ」になった時点で、Ｂ点のレベルが「Ｈ」であった場合も、回路動作を同様に考えることができる。上述の動作に繰り返しにより、Ｄ点からは、デューティ比約５０％の矩形波が出力される。【００２２】
コンデンサ（Ｃ１２）と、抵抗（Ｒ１１）はランプ波発生回路を構成しており、Ｄ点のレベルが「Ｈ」レベルになった瞬間に、Ｅ点のレベルも「Ｈ」レベルになり、その後、コンデンサ（Ｃ１２）の電荷が抵抗（Ｒ１１）を介して放電されるに伴って、Ｅ点のレベルは、「Ｌ」レベル（アース電位）に向かって下降する。Ｅ点の信号は、保護抵抗（Ｒ１４）を介してインバータ（ＩＮＶ２）へ入力される。このため、インバータ（ＩＮＶ２）の出力端には、Ｅ点のレベルが「Ｈ」レベルとなってから、インバータ（ＩＮＶ２）の入力スレッショルドレベルを切るまでの時間幅（例えば、１μsec）を持つパルスが出力される。このようにして、インバータ（ＩＮＶ２）に接続されたインバータ（ＩＮＶ３）からクロックパルスが出力され、インバータ（ＩＮＶ２）からクロックパルスの反転信号が出力される。【００２３】
図３Ａは、図１の第１判定パルス発生回路のより詳細な構成を示す図（その１）である。
図３Ａにおいて、ＮＡＮＤゲート（ＮＡＮＤ２）、インバータ（ＩＮＶ４）、コンデンサ（Ｃ１３）、および、抵抗（Ｒ１５）によってモノステーブルマルチバイブレータ（以下、モノマルチバイブレータという）が構成される。なお、モノマルチバイブレータとは、入力されたトリガーパルスのタイミングを起点とし、装着された静電容量および抵抗で決まる幅を持つパルスを発生させる回路である。【００２４】
図において、定常状態では、Ｍ、Ｎ、Ｋの各点のレベルが「Ｈ」レベル、Ｉ、Ｊの各点のレベルが「Ｌ」レベルである。
Ｍ点にクロックパルスの反転信号が入力されると、その立ち下がりエッジでＩ点のレベルが急激に「Ｈ」レベルになり、それに伴ってＪ点のレベルも「Ｈ」レベルになる。そして、インバータ（ＩＮＶ４）の出力であるＫ点およびＮ点のレベルは、「Ｈ」レベルから「Ｌ」レベルに反転する。【００２５】
コンデンサ（Ｃ１３）の電荷が抵抗（Ｒ１５）を介して放電されるに伴って、Ｊ点のレベルは、「Ｌ」レベル（アース電位）に向かって下降する。Ｊ点のレベルがインバータ（ＩＮＶ４）の入力スレッショルドレベルを切った瞬間に、Ｋ点およびＮ点のレベルは「Ｌ」レベルから「Ｈ」レベルに反転する。【００２６】
この時点では、モノマルチバイブレータのトリガーであるクロックパルスの反転信号の入力は終了しており、Ｍ点のレベルは「Ｈ」レベルになっていることから、Ｉ点のレベルは「Ｌ」レベルとなり、コンデンサ（Ｃ１３）の電荷の放電を終えたＪ点のレベルも「Ｌ」レベルとなり、上述の定常状態に復帰する。【００２７】
すなわち、図３Ａの第１判定パルス発生回路が出力するパルスのパルス幅（時間幅）は、コンデンサ（Ｃ１３）の容量に比例するということができる。
なお、定常状態において、Ｊ点のレベルを、インバータ（ＩＮＶ４）の入力レッショルドレベル以下にしておくには、抵抗Ｒ１５の値が所定値以下である必要がある。抵抗Ｒ１５の値がこの所定値以下でない場合は、上述の動作が保障されなくなる。【００２８】
インバータ（ＩＮＶ４）として、例えば、７４ＨＣ００のＣＭＯＳＩＣを使用した場合、抵抗Ｒ１５を２０キロオーム（２０ＫΩ）以下に設定すれば、問題なく動作することが確認できた。【００２９】
なお、抵抗（Ｒ１５）は、クロックパルス発生回路が出力するクロックパルスを遅延する量を決める抵抗（遅延量は抵抗Ｒ１５の値に比例する）であるので、抵抗Ｒ１５を可変抵抗とすることで、図３Ａの回路が出力するパルスの発生タイミングを調整することが容易になる。【００３０】
コンデンサ（Ｃ１４）、抵抗（Ｒ１６およびＲ１７）、および、インバータ（ＩＮＶ５およびＩＮＶ６）で構成される回路部分の動作は、図２のコンデンサ（Ｃ１２）、抵抗（Ｒ１１およびＲ１４）、および、インバータ（ＩＮＶ２およびＩＮＶ３）で構成される回路部分の動作と同様であるので省略する。【００３１】
図３Ｂは、図１の第２判定パルス発生回路のより詳細な構成を示す図（その１）である。
この回路は、図３Ａの第１判定パルス発生回路と比較して、入力したクロックパルスをどれだけ遅延させるかを示す遅延量が異なるだけで、その動作は、図３Ａの回路と同様である。【００３２】
図４は、図１の生体容量対応パルス発生回路のより詳細な構成を示す図（その１）である。
この図を、図３Ａのモノマルチバイブレータと比較すると、コンデンサ（Ｃ１３）が、電極およびその電極に直列に接続されたコンデンサ（Ｃ７）に置き換わるとともに、人体に蓄積された静電気を放電してＮＡＮＤゲート（ＮＡＮＤ４）の静電破壊を防止するための抵抗（Ｒ２２）が設けられている。【００３３】
認証対象（真指）の抵抗値は、数十ｋΩ〜数百ｋΩの範囲にある。コンデンサＣ７は、その認証対象（抵抗）を介して流れる電流を阻止するためのコンデンサである。このコンデンサがない場合、回路動作が不安定になる。このコンデンサＣ７の静電容量の値は、認証対象（真指）の静電容量の値（約５ｎＦ）の１０倍以上の値、例えば、５０ｎＦ以上の値であることが望ましい。【００３４】
なお、図４において、ＮＡＮＤゲート（ＮＡＮＤ４）およびインバータ（ＩＮＶ１０）は、人体の一部（指）に直接触れるため、ＩＣの端子に等価的に抵抗と静電容量が繋がってアースされることになる。指の電位は、ＡＣ１００Ｖやその他のノイズによって複雑に変化している。よって、ＩＣの端子に指が触れた状態では、入力インピーダンスが極めて高く、電位だけで動作するＣＭＯＳ−ＩＣでは動作が不安定になる。一方、ＴＴＬ−ＩＣの場合は、入力インピーダンスがそれほど高くなく、また、動作するのにベース電流を必要とするため、指がＩＣの端子に接触したことによる影響を殆ど受けない。【００３５】
このような理由で、ＮＡＮＤゲート（ＮＡＮＤ４）とインバータ（ＩＮＶ１０）は、ＴＴＬ−ＩＣであることが望ましい。入力インピーダンスが非常に高いＣＭＯＳ−ＩＣを使用した場合、端子に例えば、人体の一部である指が触れた場合に誤動作する確率が高まる。【００３６】
この生体容量対応パルス発生回路は、外部静電容量Ｃ７と対の電極部分の静電容量（認証対象（指）の静電容量、または、空気等の静電容量）Ｃｙを直列に接続して得られる静電容量Ｃｘ（＝Ｃｙ・Ｃ７／（Ｃｙ＋Ｃ７））、および、外部抵抗Ｒ７で決まるパルス幅を持つ生体容量対応パルスおよびその反転信号を、入力クロックパルスのタイミングで出力している。【００３７】
図４の回路の動作は、コンデンサ部分（Ｃｘ）の容量などが異なるだけで、図３ＡのＮＡＮＤ２、コンデンサＣ１３、抵抗Ｒ１５、インバータＩＮＶ４の回路部分の動作と同様であるので省略する。【００３８】
図４において、認証対象（指）が片側の電極にのみ接触している状態、または、認証対象（指）がいずれの電極にも接触していない状態では、電極からの静電容量への寄与分が略０（Ｃｙが略０）となり、図４のＮＡＮＤゲート（ＮＡＮＤ４）とインバータ（ＩＮＶ１０）の間に設けられた電極およびコンデンサ（Ｃ７）の容量を合成した容量（Ｃｘ）は、コンデンサ（Ｃ７）の容量（例えば、３００ｐＦ）に略等しくなる。その結果、図の生体容量対応パルス発生回路は、例えば、時間幅（１μsec）を持つパルスを出力する。【００３９】
一方、図４において、認証対象（指）が両方の電極に（正しく）接触している状態では、その認証対象の静電容量に対応するパルス幅（時間幅）を持つパルスが図４の生体容量対応パルス発生回路から出力される。【００４０】
例えば、真の指（人体の指）が両方の電極に接触している状態では、通常、人体の指は、約１ｎＦ〜数ｎＦの静電容量を持つことから、その静電容量に対応する時間幅、例えば、約１０μsec〜５０μsecのパルスを図４の生体容量対応パルス発生回路は出力する。【００４１】
また、図４において、例えば、指紋が転写されたゼラチン等が両方の電極に（正しく）接触している状態、すなわち、偽指が両方の電極に接触している状態では、その偽指の静電容量（例えば、数十ｎＦ）に対応する時間幅（例えば、約５００μsec以上の時間幅）を持つパルスが図４の生体容量対応パルス発生回路から出力される。【００４２】
図５は、図１の接触判定回路および認証対象真偽判定回路のより詳細な構成を示す図である。
また、図６は、図５のそれぞれの回路部分（接触判定回路および認証対象真偽判定回路）が入力する波形および出力する波形を示した図である。【００４３】
図５において、ＮＡＮＤゲート（ＮＡＮＤ）２１、第１のラッチ回路（ＮＡＮＤ２２およびＮＡＮＤ２３）によって、接触判定回路が構成される。また、ＮＡＮＤゲート（ＮＡＮＤ）２４、インバータ（ＩＮＶ）２５、ＮＡＮＤゲート（ＮＡＮＤ）２６、第２のラッチ回路（ＮＡＮＤ２７およびＮＡＮＤ２８）によって、認証対象真偽判定回路が構成される。【００４４】
以下に、図５の動作を説明する。
まず、図５のうちで、接触判定回路の動作から説明する。
接触判定回路は、ＮＡＮＤ２１と、第１のラッチ回路（ＮＡＮＤ２２およびＮＡＮＤ２３）から構成される。【００４５】
ここで、図６に示すように、認証対象（指）が双方の電極に接触していない状態に対応して出力される生体容量対応パルスに対しては、その生体容量対応パルスの立ち下がり以降に、第１判定パルス（接触判定パルス）が立ち上がるようにするとともに、認証対象（指）が双方の電極に接触している状態に対応して出力される生体容量対応パルスに対しては、その生体容量対応パルスの立ち上がりと立ち下がりの間に、接触判定パルスの立ち上がりと立ち下がりが含まれるように、その接触判定パルスのクロックパルスから見た遅延量を設定する。【００４６】
ゼラチン等に指紋を転写した偽指の方が真指より静電容量が大きいため、例えば、真指が双方の電極上に置かれた場合に対応して出力される生体容量対応パルスの立ち上がりと立ち下がりの間に、接触判定パルスの立ち上がりと立ち下がりが含まれるようにすればよい。【００４７】
なお、このような設定を行う前提として、図６では、想定される最も大きい時間幅を持つ生体容量対応パルスの時間幅が、クロックパルスの周期に含まれるように、予め、そのクロックパルスの周期は設定されている。【００４８】
ＮＡＮＤ２１は、２入力ＮＡＮＤゲートであり、生体容量対応パルスを一方の入力として受け取り、クロックパルスを所定時間遅延した接触判定パルスを他方の入力として受け取る。【００４９】
認証対象（指）が双方の電極に接触していない場合は、接触判定パルスのタイミング（例えば、接触判定パルスの立ち上がりのタイミング、このタイミングでは、接触判定パルスのレベルは「Ｈ」レベルである）では、上述したように、生体容量対応パルスのレベルは「Ｌ」になる。このため、図７に示すように、ＮＡＮＤ２１の出力レベルは、「Ｈ」レベルとなる。【００５０】
また、認証対象（真指、偽指いずれの場合も含む）が双方の電極に接触している場合は、接触判定パルスのタイミング（このタイミングでは、接触判定パルスのレベルは「Ｈ」レベルである）では、上述したように、生体容量対応パルスのレベルは「Ｈ」になる。このため、図８に示すように、ＮＡＮＤ２１の出力レベルは、「Ｌ」レベルとなる。【００５１】
第１のラッチ回路を構成する２つのＮＡＮＤゲートの一方である、ＮＡＮＤ２２は、２入力ＮＡＮＤゲートであり、前段のＮＡＮＤ２１の出力信号を一方の入力（例えば、図８Ａおよび図８Ｂの「入力１」）として受け取り、第１のラッチ回路を構成する他方のＮＡＮＤゲートであるＮＡＮＤ２３の出力信号を他方の入力として受け取る。【００５２】
また、第１のラッチ回路を構成する２つのＮＡＮＤゲートの他方である、ＮＡＮＤ２３は、２入力ＮＡＮＤゲートであり、前段のクロックパルス発生回路が出力するクロックパルスの反転信号を一方の入力（例えば、図８Ａおよび図８Ｂの「入力２」）として受け取り、第１のラッチ回路を構成する他方のＮＡＮＤゲートであるＮＡＮＤ２２の出力信号を他方の入力として受け取る。【００５３】
クロックパルスの反転信号のタイミングでは、図６に示すように、生体容量対応パルスのレベルが「Ｈ」レベルで、接触判定パルスのレベルが「Ｌ」レベルであるため、ＮＡＮＤ２１の出力は、「Ｈ」レベルとなる。すなわち、第１のラッチ回路のＮＡＮＤ２２は、ＮＡＮＤ２１から「Ｈ」レベルの信号を受け取る。一方、第１のラッチ回路のＮＡＮＤ２３には、クロックパルスの反転信号（「Ｈ」レベルの反転信号＝「Ｌ」レベルの信号）が入力されるため、図８Ａおよび図８Ｂに示すように、第１のラッチ回路からは、レベル「Ｌ」の信号が出力される。すなわち、クロックパルスの反転信号のタイミングで、第１のラッチ回路は、レベル「Ｌ」の信号を出力するようにリセットされる。【００５４】
第１のラッチ回路の出力信号は、認証対象が双方の電極に接触しているかどうかを示すフラグ情報がそのレベルに加味されていることから、「接触フラグ」とも呼ばれる。例えば、接触フラグのレベルが「Ｈ」レベルであることは、認証対象（指）が双方の電極に接触していることを示している。【００５５】
接触判定パルスがＮＡＮＤ２１に入力されるタイミング（このタイミングでは、接触判定パルスのレベルは「Ｈ」レベルである）では、認証対象（指）が双方の電極に接触していない場合は、生体容量対応パルスのレベルは「Ｌ」レベルになっているので、ＮＡＮＤ２１の出力は「Ｈ」レベルになる。すなわち、第１のラッチ回路のＮＡＮＤ２２は、ＮＡＮＤ２１から「Ｈ」レベルの信号を受け取る。一方、第１のラッチ回路のＮＡＮＤ２３には、クロックパルスの反転信号（「Ｌ」レベルの反転信号＝「Ｈ」レベルの信号）が入力されるため、図８Ａおよび図８Ｂに示すように、第１のラッチ回路の出力のレベルは変化しない。すなわち、上述したように、第１のラッチ回路は、接触判定パルスの直前のクロックパルスの反転信号でレベル「Ｌ」の信号を出力するようにリセットされているので、第２のラッチ回路の出力は「Ｌ」レベルのままである。【００５６】
接触判定パルスがＮＡＮＤ２１に入力されるタイミング（このタイミングでは、接触判定パルスのレベルは「Ｈ」レベルである）では、認証対象（指）が双方の電極に接触している場合は、生体容量対応パルスのレベルは「Ｈ」レベルになっているので、ＮＡＮＤ２１の出力は「Ｌ」レベルになる。すなわち、第１のラッチ回路のＮＡＮＤ２２は、ＮＡＮＤ２１から「Ｌ」レベルの信号を受け取る。一方、第１のラッチ回路のＮＡＮＤ２３には、クロックパルスの反転信号（「Ｌ」レベルの反転信号＝「Ｈ」レベルの信号）が入力されるため、図８Ａおよび図８Ｂに示すように、第１のラッチ回路からは、「Ｈ」レベルの信号が出力される。【００５７】
続いて、図５の認証対象真偽判定回路の動作を説明する。
認証対象真偽判定回路は、ＮＡＮＤ２４と、インバータ（ＩＮＶ）２５と、ＮＡＮＤ２６と、第２のラッチ回路（ＮＡＮＤ２７およびＮＡＮＤ２８）から構成される。【００５８】
なお、説明は省略するが、第２のラッチ回路についても、第１のラッチ回路同様、クロックパルスの反転信号のタイミングで、レベル「Ｌ」の信号を出力するようにリセットされる。【００５９】
ここで、図６に示すように、認証対象（真指）が双方の電極に接触している状態に対応して出力される生体容量対応パルスに対しては、その生体容量対応パルスの立ち下がり以降に、第２判定パルスが立ち上がるようにするとともに、認証対象（偽指）が双方の電極に接触している状態に対応して出力される生体容量対応パルスに対しては、その生体容量対応パルスの立ち上がりと立ち下がりの間に、第２判定パルスの立ち上がりと立ち下がりが含まれるように、その第２判定パルスのクロックパルスから見た遅延量を設定する。【００６０】
上述したように、真指が双方の電極上に置かれた場合に対応して出力される生体容量対応パルスの立ち上がりと立ち下がりの間に、接触判定パルスの立ち上がりと立ち下がりが含まれるように、接触判定パルス（第１判定パルス）のクロックパルスから見た遅延量は設定されている。したがって、その真指が双方の電極上に置かれた場合に対応して出力される生体容量対応パルスの立ち下がり以降に立ち上がるように設定された第２判定パルスは、接触判定パルスよりも、クロックパルスに対する遅延量が大きく設定されていることになる。【００６１】
ＮＡＮＤ２４は、２入力ＮＡＮＤゲートであり、生体容量対応パルスの反転信号を一方の入力として受け取り、クロックパルスを、上記接触判定パルス（第１判定パルス）の遅延時間より大きい時間遅延した第２判定パルスを他方の入力として受け取る。【００６２】
認証対象（指）が双方の電極に接触していない場合、または、認証対象（真指）が双方の電極に接触している場合は、第２判定パルスのタイミング（例えば、第２判定パルスの立ち上がりのタイミング、このタイミングでは、第２判定パルスのレベルは「Ｈ」レベルである）では、上述したように、生体容量対応パルスの反転信号のレベルは「Ｈ」になる。このため、図７に示すように、ＮＡＮＤ２４の出力レベルは、「Ｌ」レベルとなる。【００６３】
また、認証対象（偽指）が双方の電極に接触している場合は、第２判定パルスのタイミング（このタイミングでは、第２判定パルスのレベルは「Ｈ」レベルである）では、上述したように、生体容量対応パルスの反転信号のレベルは「Ｌ」になる。このため、図７に示すように、ＮＡＮＤ２４の出力レベルは、「Ｈ」レベルとなる。【００６４】
ＮＡＮＤ２６は、２入力ＮＡＮＤゲートであり、接触判定回路の出力信号（接触フラグ）を一方の入力として受け取り、ＮＡＮＤ２４の出力の（ＩＮＶ２５を介した）反転信号を他方の入力として受け取る。【００６５】
認証対象（指）が双方の電極に接触していない場合は、第２判定パルスのタイミング（このタイミングでは、第２判定パルスのレベルは「Ｈ」レベルである）では、上述したように、ＮＡＮＤ２４の出力レベルは、「Ｌ」レベルとなる。ＮＡＮＤ２６は、このＮＡＮＤ２４の出力の（ＩＮＶ２５を介した）反転信号（レベル「Ｈ」の信号）を一方の入力として受け取り、接触判定回路から「Ｌ」レベルの信号を他方の入力として受け取る。そして、ＮＡＮＤ２６は、「Ｈ」レベルの信号を出力する。【００６６】
ＮＡＮＤ２６の「Ｈ」レベルの出力は、第２のラッチ回路を構成する２つのＮＡＮＤゲートの一方である、ＮＡＮＤ２７に入力される。また、第２のラッチ回路を構成する２つのＮＡＮＤゲートの他方である、ＮＡＮＤ２８には、クロックパルスの反転信号が入力される。このＮＡＮＤ２６からの「Ｈ」レベルの信号の出力タイミングでは、そのクロックパルスのレベルは「Ｌ」レベルであり、よって、その反転信号のレベルは「Ｈ」レベルであるので、図８Ａおよび図８Ｂに示すように、第２のラッチ回路の出力のレベルは変化しない。すなわち、上述したように、第２のラッチ回路は、第２判定パルスの直前のクロックパルスの反転信号でレベル「Ｌ」の信号を出力するようにリセットされているので、第２のラッチ回路の出力は「Ｌ」レベルのままである。【００６７】
認証対象（真指）が双方の電極に接触している場合は、第２判定パルスのタイミング（このタイミングでは、第２判定パルスのレベルは「Ｈ」レベルである）では、上述したように、ＮＡＮＤ２４の出力レベルは、「Ｌ」レベルとなる。ＮＡＮＤ２６は、このＮＡＮＤ２４の出力の（ＩＮＶ２５を介した）反転信号（レベル「Ｈ」の信号）を一方の入力として受け取り、接触判定回路から「Ｈ」レベルの信号を他方の入力として受け取る。そして、ＮＡＮＤ２６は、「Ｌ」レベルの信号を出力する。【００６８】
ＮＡＮＤ２６の「Ｌ」レベルの出力は、第２のラッチ回路を構成する２つのＮＡＮＤゲートの一方である、ＮＡＮＤ２７に入力される。また、第２のラッチ回路を構成する２つのＮＡＮＤゲートの他方である、ＮＡＮＤ２８には、クロックパルスの反転信号が入力される。このＮＡＮＤ２６からの「Ｌ」レベルの信号の出力タイミングでは、そのクロックパルスのレベルは「Ｌ」レベルであり、よって、その反転信号のレベルは「Ｈ」レベルであるので、図８Ａおよび図８Ｂに示すように、第２のラッチ回路からは、「Ｈ」レベルの信号が出力される。【００６９】
認証対象（偽指）が双方の電極に接触している場合は、第２判定パルスのタイミング（このタイミングでは、第２判定パルスのレベルは「Ｈ」レベルである）では、上述したように、ＮＡＮＤ２４の出力レベルは、「Ｈ」レベルとなる。ＮＡＮＤ２６は、このＮＡＮＤ２４の出力の（ＩＮＶ２５を介した）反転信号（レベル「Ｌ」の信号）を一方の入力として受け取り、接触判定回路から「Ｈ」レベルの信号を他方の入力として受け取る。そして、ＮＡＮＤ２６は、「Ｈ」レベルの信号を出力する。【００７０】
ＮＡＮＤ２６の「Ｈ」レベルの出力は、第２のラッチ回路を構成する２つのＮＡＮＤゲートの一方である、ＮＡＮＤ２７に入力される。また、第２のラッチ回路を構成する２つのＮＡＮＤゲートの他方である、ＮＡＮＤ２８には、クロックパルスの反転信号が入力される。このＮＡＮＤ２６からの「Ｈ」レベルの信号の出力タイミングでは、そのクロックパルスのレベルは「Ｌ」レベルであり、よって、その反転信号のレベルは「Ｈ」レベルであるので、図８Ａおよび図８Ｂに示すように、第２のラッチ回路の出力のレベルは変化しない。すなわち、上述したように、第２のラッチ回路は、第２判定パルスの直前のクロックパルスの反転信号でレベル「Ｌ」の信号を出力するようにリセットされているので、第２のラッチ回路の出力は「Ｌ」レベルのままである。【００７１】
なお、第２のラッチ回路の出力信号は、認証対象が静電容量から見て真であるか偽であるかを示すフラグ情報がそのレベルに加味されていることから、「真偽フラグ」とも呼ばれる。例えば、真偽フラグのレベルが「Ｈ」レベルであることは、認証対象（指）が静電容量から見て真であると判定されたことを示している。【００７２】
なお、図５に示すように、第２のラッチ回路の後段に、上記真偽フラグが「Ｈ」レベルになったことを表示する（真偽フラグがセットされたことを表示する）ＬＥＤ、そのＬＥＤの電流制限抵抗Ｒ８を備えるようにしてもよい。【００７３】
また、この第２のラッチ回路の出力信号を、上記認証対象から得られる生体情報（例えば、指紋）を基に生体認証を行う生体認証装置側で、認証時に参照することも当然考えられる。【００７４】
このように、本実施形態においては、生体容量パルス出力部によって生成された電極間に置かれる生体の一部である認証対象の静電容量に対応するパルス幅を持つ生体容量パルスについて、そのパルス幅を第１判定パルスから得られる接触フラグ、および、第２判定パルスを基に判定しているので、簡素な構成で認証対象の静電容量を判定することができる。【００７５】
なお、以上の説明では、クロック発生回路、第１判定パルス発生回路、第２判定パルス発生回路は、ＮＡＮＤゲート、インバータ、抵抗、コンデンサを用いて構成されていたが、市販されるＩＣを使用して、上記クロック発生回路、第１判定パルス発生回路、第２判定パルス発生回路を構成することも可能である。【００７６】
図９は、図１のクロック発生回路、第１判定パルス発生回路、および、第１判定パルス発生回路に使用されるＩＣを示す図である。
図９において、ＩＣ３０は、７４ＨＣ１２３、７４ＬＳ１２３等のＩＣであり、１６ピンのパッケージにモノマルチバイブレータが収納されたＩＣである。【００７７】
ＩＣ３０は、正トリガー入力端子（Ｂ端子）、負トリガー入力端子（Ａ端子）、クリア端子（ＣＬＲ端子）、外部静電容量接続端子（Ｃｅｘｔ端子）、外部抵抗接続端子（Ｒｅｘｔ端子）、パルス出力端子（Ｑ端子）、反転パルス出力端子（Ｑｂａｒ端子）、電源端子（Ｖｃｃ端子）、グラウンド端子（ＧＮＤ端子）、を備える。【００７８】
例えば、７４ＨＣ１２３の場合、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴを組み合わせた回路が使用され、その入力インピーダンスは、数ＭΩである。
また、７４ＬＳ１２３の場合、ショットキーバリヤダイオードとトランジスタとを組み合わせたバイポーラトランジスタ回路が使用され、その入力インピーダンスは、数ｋΩである。【００７９】
ＩＣ３０は、外部静電容量Ｃと外部抵抗Ｒとの積に比例する時間幅（Ｔｗ）のパルスを出力する。例えば、７４ＨＣ１２３の場合、Ｔｗ＝１．４ＣＲ（sec）であり、７４ＬＳ１２３の場合、Ｔｗ＝０．４５ＣＲ（sec）である。【００８０】
続いて、ＩＣ３０の使用方法について説明する。
まず、外部静電容量Ｃを、外部静電容量接続端子（Ｃｅｘｔ端子）と、外部抵抗接続端子（Ｒｅｘｔ端子）との間に接続し、外部抵抗Ｒを、外部抵抗接続端子（Ｒｅｘｔ端子）と、電源（＋５Ｖ）間に接続する。【００８１】
７４ＨＣ１２３の場合、ベース電流の制限がないため、外部抵抗Ｒの値は、数１００Ω〜数ＭΩの範囲をとり得る。７４ＬＳ１２３の場合、バイポーラトランジスタが動作するベース電流範囲の制限から、外部抵抗Ｒの値は、５ｋΩ〜２６０ｋΩの範囲をとり得る。【００８２】
ＩＣ３０には、以下に示す３つの起動方法がある。
１．トリガーパルスの立ち上がりエッジで起動・・・クリア端子（ＣＬＲ端子）を「Ｈ」レベル、負トリガー入力端子（Ａ端子）を「Ｌ」レベルにして、正トリガー入力端子（Ｂ端子）にトリガーパルスを入力する。
２．トリガーパルスの立ち下がりエッジで起動・・・クリア端子（ＣＬＲ端子）を「Ｈ」レベル、正トリガー入力端子（Ｂ端子）を「Ｈ」レベルにして、負トリガー入力端子（Ａ端子）にトリガーパルスを入力する。
３．クリア端子で起動・・・負トリガー入力端子（Ａ端子）を「Ｌ」レベルにして、正トリガー入力端子（Ｂ端子）を「Ｈ」レベルにした状態で、クリア端子（ＣＬＲ端子）を「Ｌ」レベルから「Ｈ」レベルに変化させることで、その立ち上がりエッジで起動する。また、このクリア端子で起動する場合、クリア端子を「Ｌ」レベルにすると、トリガーパルスの入力の有無に関わらず、強制的に、パルス出力端子（Ｑ端子）が「Ｌ」レベル、反転パルス出力端子（Ｑｂａｒ端子）が「Ｈ」レベルとなる。【００８３】
７４ＬＳ１２３の場合、待機状態（定常状態）では、Ｃｅｘｔ端子は「０Ｖ」、Ｒｅｘｔ端子は「約２Ｖ」の電圧レベルにあり、外部静電容量Ｃは、約２Ｖの電位差で充電された状態にある。ＩＣ３０（７４ＬＳ１２３）、外部静電容量Ｃ、外部抵抗Ｒによって構成されるモノマルチバイブレータが起動されると、Ｑ端子は「Ｈ」レベル、Ｑｂａｒ端子は「Ｌ」レベルになるとともに、Ｒｅｘｔ端子の電圧が「約０．８Ｖ」まで下がる。この時点から、外部静電容量Ｃは、外部抵抗Ｒを介して電源（＋５Ｖ）によって充電され、Ｒｅｘｔ端子の電圧も直線的に増加する。Ｒｅｘｔ端子の電圧が一定値（約２Ｖ）を超えると、Ｑ端子は「Ｌ」レベル、Ｑｂａｒ端子は「Ｈ」レベルとなって一連の動作を終了し、次のトリガーパルスがＣＬＲ端子に入力されるまでは、定常状態を持続する。【００８４】
また、７４ＨＣ１２３の場合、待機状態（定常状態）では、Ｃｅｘｔ端子は「０Ｖ」、Ｒｅｘｔ端子は「５Ｖ」の電圧レベルにあり、外部静電容量Ｃは、５Ｖの電位差で充電された状態にある。ＩＣ３０（７４ＨＣ１２３）、外部静電容量Ｃ、外部抵抗Ｒによって構成されるモノマルチバイブレータが起動されると、Ｑ端子は「Ｈ」レベル、Ｑｂａｒ端子は「Ｌ」レベルになるとともに、Ｒｅｘｔ端子の電圧が「約１．５Ｖ」まで下がる。この時点から、外部静電容量Ｃは、外部抵抗Ｒを介して電源（＋５Ｖ）によって充電され、Ｒｅｘｔ端子の電圧も直線的に増加する。Ｒｅｘｔ端子の電圧が一定値（約４Ｖ）を超えると、Ｑ端子は「Ｌ」レベル、Ｑｂａｒ端子は「Ｈ」レベルとなって一連の動作を終了し、次のトリガーパルスがＣＬＲ端子に入力されるまでは、定常状態を持続する。【００８５】
すなわち、モノマルチバイブレータは、外部抵抗Ｒと、外部静電容量Ｃの積に比例したパルス幅を持つパルスを、トリガーパルスの入力タイミングに同期して出力する。
図１０は、図１のクロック発生回路のより詳細な構成を示す図（その２）である。【００８６】
図１０に示す回路は、ＩＣ３２（例えば、７４ＨＣ１２３）を使用して構成したモノマルチバイブレータと、ＩＣ３１（例えば、７４ＨＣ１２３）を使用して構成したモノマルチバイブレータとを結合して、自励発振するアステーブルマルチバイブレータとして機能する回路である。【００８７】
この回路は、発振制御端子（ＣＬＲ２端子）を「Ｌ」レベルから「Ｈ」レベルにすることで発振を開始し、「Ｈ」レベルから「Ｌ」レベルにすることで発振を停止する。また、このパルス発生回路が出力するパルスのパルス幅は、外部抵抗Ｒ２と、外部静電容量Ｃ２の積に比例し、そのパルスの周期は、外部抵抗Ｒ１と、外部静電容量Ｃ１の積に比例する。【００８８】
図１０のクロック発生回路の動作について以下に説明する。
まず、発振制御端子（ＣＬＲ２端子）が「Ｌ」レベルの状態では、Ｑ２端子が「Ｌ」レベル、Ｑ２ｂａｒ端子が「Ｈ」レベルになり、Ｑ１端子が「Ｌ」レベル、Ｑ１ｂａｒ端子が「Ｈ」レベルになっている（この状態を安定状態という）。【００８９】
このとき、当然、Ｑ２、Ｑ１端子にそれぞれ接続されている１Ａ、２Ａ端子は共に「Ｌ」レベル、Ｑ２ｂａｒ、Ｑ１ｂａｒ端子にそれぞれ接続されている１Ｂ、２Ｂ端子は共に「Ｈ」レベルになっている。また、外部静電容量Ｃ１およびＣ２は一杯に充電された状態にあり、Ｃｅｘｔ１端子およびＣｅｘｔ２端子の電圧は「０Ｖ」、Ｒｅｘｔ１端子およびＲｅｘｔ２端子の電圧は「＋５Ｖ」になっている。【００９０】
発振制御端子（ＣＬＲ２端子）が「Ｈ」レベルになると、２Ａ端子および２Ｂ端子は、上述した起動条件３．を満たすので、その立ち上がりエッジで、ＩＣ３２、Ｒ２、Ｃ２によって構成されるモノマルチバイブレータが起動され、Ｑ２端子が「Ｈ」レベル、Ｑ２ｂａｒ端子が「Ｌ」レベルになる。【００９１】
Ｔｗ２＝１．４・Ｃ２・Ｒ２（sec）経過した後、Ｑ２端子が「Ｌ」レベル、Ｑ２ｂａｒ端子が「Ｈ」レベルになると、１Ａ端子および１Ｂ端子は、上述の起動条件１．および２．を満たすので、ＩＣ３１、Ｒ１、Ｃ１によって構成されるモノマルチバイブレータが起動され、Ｑ１端子が「Ｈ」レベル、Ｑ１ｂａｒ端子が「Ｌ」レベルになる。そして、Ｔｗ１＝１．４・Ｃ１・Ｒ１（sec）経過した後、Ｑ１端子が「Ｌ」レベル、Ｑ１ｂａｒ端子が「Ｈ」レベルになり、安定状態に復帰する。【００９２】
このとき、発振制御端子（ＣＬＲ２端子）が「Ｈ」レベルであれば、２Ａ端子および２Ｂ端子は、上述した起動条件３．を満たすので、その立ち上がりエッジで、ＩＣ３２、Ｒ２、Ｃ２によって構成されるモノマルチバイブレータが起動され、Ｑ２端子が「Ｈ」レベル、Ｑ２ｂａｒ端子が「Ｌ」レベルに変化し、Ｔｗ２＝１．４・Ｃ２・Ｒ２（sec）経過した後、Ｑ２端子が「Ｌ」レベル、Ｑ２ｂａｒ端子が「Ｈ」レベルになる、・・・という動作を繰り返して、クロックパルスを発生させる。【００９３】
発振制御端子（ＣＬＲ２端子）が「Ｌ」レベルになると、Ｑ２端子は強制的に「Ｌ」レベル、Ｑ２ｂａｒ端子は、「Ｈ」レベルになり、クロックパルスの発生は停止する。
図１１Ａは、図１の第１判定パルス発生回路のより詳細な構成を示す図（その２）である。【００９４】
図１１Ａに示す回路は、ＩＣ４１（例えば、７４ＨＣ１２３）を使用して構成したモノマルチバイブレータに対して、ＩＣ４２（例えば、７４ＨＣ１２３）を使用して構成したモノマルチバイブレータを従属接続した回路である。そして、１段目の外部抵抗Ｒ３および外部静電容量Ｃ３で２段目のＩＣ４２から出力されるパルスの入力クロックパルスに対する遅延量を、２段目の外部抵抗Ｒ４および外部静電容量Ｃ４で出力されるパルスのパルス幅を決めている。【００９５】
図１１Ａの第１判定パルス（接触判定パルス）発生回路の動作について以下に説明する。
まず、クリア端子（ＣＬＲ１端子）が「Ｈ」レベル、負トリガー入力端子（１Ａ端子）が「Ｌ」レベルであり、正トリガー入力端子（１Ｂ端子）にクロックパルスが入力されていることから、上述した起動条件１．を満たすので、ＩＣ４１、Ｒ３、Ｃ３によって構成されるモノマルチバイブレータが起動され、Ｑ１端子が「Ｈ」レベル、Ｑ１ｂａｒ端子が「Ｌ」レベルになる。そして、Ｔｗ３＝１．４・Ｃ３・Ｒ３（sec）経過した後、Ｑ１端子が「Ｌ」レベル、Ｑ１ｂａｒ端子が「Ｈ」レベルに戻る。【００９６】
１段目のモノマルチバイブレータ（ＩＣ４１、Ｒ３、Ｃ３）に接続された２段目のモノマルチバイブレータ（ＩＣ４２、Ｒ４、Ｃ４）では、クリア端子（ＣＬＲ２端子）が「Ｈ」レベル、負トリガー入力端子（２Ａ端子）が「Ｌ」レベルであり、正トリガー入力端子（２Ｂ端子）には、１段目のモノマルチバイブレータの反転パルス出力端子（Ｑ１ｂａｒ端子）が接続されているので、Ｑ１ｂａｒ端子の出力が「Ｌ」レベルから「Ｈ」レベルになる立ち上がりのエッジで、上述した起動条件１．が満たされて、その２段目のモノマルチバイブレータが起動され、Ｑ２端子が「Ｈ」レベル、Ｑ２ｂａｒ端子が「Ｌ」レベルになる。そして、Ｔｗ４＝１．４・Ｃ４・Ｒ４（sec）経過した後、Ｑ２端子が「Ｌ」レベル、Ｑ２ｂａｒ端子が「Ｈ」レベルに戻る。【００９７】
すなわち、２段目のモノマルチバイブレータのＱ２端子からは、１段目のモノマルチバイブレータに入力されるクロックパルスの立ち上がりエッジからＴｗ３＝１．４・Ｃ３・Ｒ３（sec）だけ遅延して立ち上がる、パルス幅Ｔｗ４＝１．４・Ｃ４・Ｒ４（sec）のパルスが出力される。【００９８】
図１１Ｂは、図２の第１判定パルス発生回路のより詳細な構成を示す図（その２）である。この図１１Ｂに示される回路の動作も、図１１Ａに示す回路と同様に考えられる。
図１２は、図１の生体容量対応パルス発生回路のより詳細な構成を示す図（その２）である。【００９９】
図１２に示す回路では、ＩＣ５１（例えば、７４ＬＣ１２３）を使用して構成したモノマルチバイブレータである。ＩＣ５１の外部静電容量接続端子（Ｃｅｘｔ端子）には、大容量のコンデンサＣ７が装着され、そのコンデンサＣ７に直列に、認証対象（指）と接触する２つの電極を設けている。【０１００】
認証対象（真指）の抵抗値は、数十ｋΩ〜数百ｋΩの範囲にある。コンデンサＣ７は、その認証対象（抵抗）を介して流れる電流を阻止するためのコンデンサである。このコンデンサがない場合、回路動作が不安定になる。このコンデンサＣ７の静電容量の値は、認証対象（真指）の静電容量の値（約５ｎＦ）の１０倍以上の値、例えば、５０ｎＦ以上の値であることが望ましい。【０１０１】
モノマルチバイブレータを構成するのに使用するＩＣは、７４ＬＳ１２３等のＴＴＬ−ＩＣであることが望ましい。入力インピーダンスが非常に高い（７４ＨＣ１２３等の）ＣＭＯＳ−ＩＣを使用した場合、端子に例えば、人体の一部である指が触れた場合に誤動作する確率が高まるからである。【０１０２】
この生体容量対応パルス発生回路は、外部静電容量Ｃ７と対の電極部分の静電容量（認証対象（指）の静電容量、または、空気等の静電容量）Ｃｙを直列に接続して得られる静電容量Ｃｘ（＝Ｃｙ・Ｃ７／（Ｃｙ＋Ｃ７））、および、外部抵抗Ｒ７で決まるパルス幅を持つ生体容量対応パルスおよびその反転信号を、入力クロックパルスのタイミングで出力している。【０１０３】
図１２の生体容量対応パルス発生回路の動作について以下に説明する。
まず、クリア端子（ＣＬＲ１端子）が「Ｈ」レベル、負トリガー入力端子（１Ａ端子）が「Ｌ」レベルであり、正トリガー入力端子（１Ｂ端子）にクロックパルスが入力されていることから、上述した起動条件１．を満たすので、ＩＣ５１、Ｒ７、対の電極、Ｃ７によって構成されるモノマルチバイブレータが起動され、Ｑ１端子のレベルが「Ｌ」レベルから「Ｈ」レベルに、Ｑ１ｂａｒ端子のレベルが「Ｌ」レベルから「Ｈ」レベルになる。そして、Ｔｗ７＝１．４・Ｃｘ・Ｒ３（sec）経過した後、Ｑ１端子が「Ｌ」レベル、Ｑ１ｂａｒ端子が「Ｈ」レベルに戻る。その動作を繰り返すことで、生体容量対応パルスが出力される。【０１０４】
なお、以上の説明では、まず、第１判定パルス（接触判定パルス）を基に、認証対象（指）が双方の電極に接触しているかどうかを判定し、認証対象（指）が双方の電極に接触している場合に、第２判定パルスのタイミングでの、生体容量対応パルスのレベルに応じて認証対象を静電容量から見て真であるか偽であるかを判定していた。すなわち、第２判定パルスのタイミングで、生体容量対応パルスのレベルが「Ｈ」レベルであった場合に「偽指」、生体容量対応パルスのレベルが「Ｌ」レベルであった場合に「真指」、と判定していた。【０１０５】
しかし、第２判定パルスのみを使用して認証対象の真偽を判定することも可能である。この場合、図１から、第１判定パルス発生回路１２、接触判定回路１５がなくなり、認証対象真偽判定回路は、クロックパルス、第２判定パルス、および、生体容量対応パルスを基に、認証対象の真偽を判定することになる。【０１０６】
また、以上の説明では、生体の一部である認証対象として指を例にとり説明したが、認証対象は、生体の他の部位であってもよい。
【図１】
0004653222.tif 000002
【図２】
0004653222.tif 000003
【図３Ａ】
0004653222.tif 000004
【図３Ｂ】
0004653222.tif 000005
【図４】
0004653222.tif 000006
【図５】
0004653222.tif 000007
【図６】
0004653222.tif 000008
【図７】
0004653222.tif 000009
【図８Ａ】
0004653222.tif 000010
【図８Ｂ】
0004653222.tif 000011
【図９】
0004653222.tif 000012
【図１０】
0004653222.tif 000013
【図１１Ａ】
0004653222.tif 000014
【図１１Ｂ】
0004653222.tif 000015
【図１２】
0004653222.tif 000016