(57)【特許請求の範囲】
【請求項１】
少なくとも第１の多層膜反射膜、活性層および第２の多層膜反射膜が形成された長手方向に延在する基板と、
前記第１の多層膜反射膜、前記活性層および前記第２の多層膜反射膜の少なくとも一部を選択的に除去することで前記基板上に所定の配列方向で形成された複数のメサ部と、
前記第１の多層膜反射膜または前記第２の多層膜反射膜の少なくとも一方に形成された選択酸化領域と、
各メサ部の頂部の周縁、側壁および底部を覆う層間絶縁膜と、
前記層間絶縁膜を覆う表面保護膜とを備え、
前記表面保護膜には、各々のメサ部の間を仕切るような溝が前記配列方向に沿って複数形成されている、
表面発光型半導体レーザアレイ素子。
【請求項２】
前記溝は、前記表面保護膜とその直下の前記層間絶縁膜に至るまで形成されている、請求項１に記載の表面発光型半導体レーザアレイ素子。
【請求項３】
前記溝は、前記基板の長手方向と直交する短手方向に一定の長さで閉じるスリットである、請求項１または２に記載の表面発光型半導体レーザアレイ素子。
【請求項４】
線状に配列されたメサ部の数をｎ（ｎは２以上の自然数）としたとき、前記溝の数はｎ−１個である、請求項１ないし３いずれか１つに記載の表面発光型半導体レーザアレイ素子。
【請求項５】
前記層間絶縁膜は、単一の無機絶縁膜または材料の異なる複数の無機絶縁膜からなる積層膜である、請求項１ないし４いずれか１つに記載の表面発光型半導体レーザアレイ素子。
【請求項６】
前記表面保護膜は、前記層間絶縁膜が前記メサ部の法線方向に縮むまたは伸びる法線応力であるとき、当該法線応力と逆向きの法線応力を持つ膜質の絶縁膜である、請求項１ないし５いずれか１つに記載の表面発光型半導体レーザアレイ素子。
【請求項７】
前記層間絶縁膜は、少なくともその１層がアルミニウムを含む無機絶縁膜からなる、請求項１ないし６いずれか１つに記載の表面発光型半導体レーザアレイ素子。
【請求項８】
前記層間絶縁膜は、アルミニウムを含む無機絶縁膜とシリコンを含む無機絶縁膜からなる積層膜である、請求項１ないし６いずれか１つに記載の表面発光型半導体レーザアレイ素子。
【請求項９】
前記溝内には、絶縁物質が充填される、請求項１または２に記載の表面発光型半導体レーザアレイ素子。
【請求項１０】
前記第１および第２の多層膜反射膜は、Ａｌを含むＩＩＩ−Ｖ族半導体層であり、前記選択酸化領域は、前記メサ部の側面から選択的に酸化されたＡｌを含む半導体層である、請求項１ないし９いずれか１つに記載の表面発光型半導体レーザアレイ素子。
【請求項１１】
複数のメサ部が形成された表面発光型半導体レーザアレイ素子を製造する方法であって、
長手方向に延在する基板上に、少なくとも第１の多層膜反射膜、活性層および第２の多層膜反射膜が形成するステップと、
第１の多層膜反射膜、活性層および第２の多層膜反射膜の少なくとも一部をエッチングし、基板上に所定の配列方向で複数のメサ部を形成するステップと、
前記複数のメサ部の側面から選択的に酸化された酸化領域を形成するステップと、
各メサ部の頂部の周縁、側壁および底部を覆うように基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜上に表面保護膜を形成するステップと、
前記表面保護膜に各々のメサ部の間を仕切るような溝を前記配列方向に沿って複数形成するステップと、
を有する表面発光型半導体レーザアレイ素子の製造方法。
【請求項１２】
前記溝は、前記表面保護膜の直下の前記層間絶縁膜にまで至る、請求項１１に記載の製造方法。
【請求項１３】
製造方法はさらに、前記溝を絶縁性の樹脂によって埋め込むステップを含む、請求項１１または１２に記載の製造方法。
【請求項１４】
線状に配列されたメサ部の数をｎ（ｎは２以上の自然数）としたとき、前記溝の数はｎ−１個である、請求項１１ないし１３いずれか１つに記載の製造方法。
【請求項１５】
前記層間絶縁膜は、単一の無機絶縁膜または材料の異なる複数の無機絶縁膜からなる積層膜である、請求項１１ないし１４いずれか１つに記載の製造方法。
【請求項１６】
前記表面保護膜は、前記層間絶縁膜が前記メサ部の法線方向に縮むまたは伸びる法線応力であるとき、当該法線応力と逆向きの法線応力を持つ膜質の絶縁膜である、請求項１１ないし１５いずれか１つに記載の製造方法。
【請求項１７】
前記層間絶縁膜は、少なくともその１層がアルミニウムを含む無機絶縁膜からなる、請求項１１ないし１６いずれか１つに記載の製造方法。
【請求項１８】
前記層間絶縁膜は、アルミニウムを含む無機絶縁膜とシリコンを含む無機絶縁膜からなる積層膜である、請求項１１ないし１６いずれか１つに記載の製造方法。
【請求項１９】
前記溝は、前記基板の長手方向と直交する短手方向に一定の長さで閉じるスリットである、請求項１１に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面発光型半導体アレイ素子に関し、特に、表面発光型半導体レーザアレイ素子の積層構造に関する。
【０００２】
表面発光型半導体レーザ（Vertical-Cavity Surface-Emitting Laser diode:以下、ＶＣＳＥＬと称する）素子は、半導体基板の表面から光を放射するタイプのレーザダイオードであり、端面発光型のレーザダイオードに比べ、駆動のため要する電流値が低い（低しきい値電流）、ウエハレベルで特性検査が可能（非破壊測定）、2次元アレイ化が容易、といった優れた特徴を備えている。このため光情報処理装置や光通信素子、あるいは光を用いたデータ記憶装置の光源として利用されている。
【０００３】
図１７は、特許文献１に示される従来の選択酸化型ＶＣＳＥＬ素子の構造を模式的に示したものである。基板１上に形成されたｎ型の下部ＤＢＲ層３と、ｐ型の上部ＤＢＲ層９と、それらのＤＢＲ層の間に配された活性領域７と、選択的に酸化された酸化領域８ｂを含む電流狭窄層８とを有する。基板上に形成されたメサ構造は、コンタクト層１０、上部ＤＢＲ層９および電流狭窄層８を含み、メサ構造の上面の縁部、側面、メサ底部が層間絶縁膜１３によって覆われている。特許文献１は、層間絶縁膜１３の内部応力を1.5×109（dyne/cm2）以下とし、メサ構造等の脱落を予防し素子の長寿命化を図った酸化型ＶＣＳＥＬ素子を開示している。
【０００４】
特許文献２は、ＶＣＳＥＬ構造を部分的に貫通する酸化空洞を形成し、この構造内の層を酸化する。さらに酸化空洞の表面上に第１のパッシベーション層を形成し、この上に第２のパッシベーション層を形成する。第１のパッシベーション層は窒化珪素（ＳｉＮ）で、第２のパッシベーション層はシリコンオキシナイトライド（ＳｉＯＮ）でそれぞれ形成される。いずれか一方のパッシベーション層に存在し得るピンホールは、他方のパッシベーション層で覆われるため、製造プロセス上で残り得る水分の入る経路が断たれ、酸化型ＶＣＳＥＬ素子の信頼性が高められる。
【０００５】
特許文献３は、メサ構造体の側面上に無機材料からなる第１の絶縁膜、周辺部を埋める樹脂層、この上に無機材料からなる第２の絶縁膜が形成する。メサ構造体の上面には開口部を有する上部コンタクト電極が形成されている。これにより、製造時に樹脂層の酸化および変質が抑制され、メサ構造体を隙間なく埋め込むことで絶縁膜に挟まれた樹脂層の酸化および変質を抑制した高信頼性のＶＣＳＥＬ素子を得ることができる。
【０００６】
【特許文献１】特開２００４−２００２１１号公報
【特許文献２】特開２００４−２４１７７７号公報
【特許文献３】特開２００６−８６４９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで選択酸化型ＶＣＳＥＬ素子の課題のひとつに、いわゆる突然死の問題がある。これは酸化による積層材料の組成変化に伴い積層膜中に転位（点欠陥）が生じ、レーザ発振に付随して発生した熱が転位の移動を促進、増殖させ、これが活性層を貫いて突然死（素子劣化）を誘引するものと考えられている。しかしその後の研究により、単純に酸化反応のみに起因して転位が生じるのではなく、酸化領域近傍に形成された層間絶縁膜との間で生じる内部応力（ストレス）が、要因のひとつであることがわかってきた。
【０００８】
ＶＣＳＥＬのベースとなる半導体層と誘電体膜からなる層間絶縁膜とは、熱膨張係数が異なることから温度上昇時のストレス発生は避けられない。またこの現象は、基板の反りのため元々ストレスを生じ易い長尺のアレイ素子（発光点を複数個有するもの）においてとりわけ顕著であり、その解決が待たれている。
【０００９】
本発明は、層間絶縁膜内に発生する応力を制御することでストレス起因の寿命劣化を抑制し、信頼性を向上させた表面発光型半導体レーザアレイ素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る表面発光型半導体レーザアレイ素子は、少なくとも第１の多層膜反射膜、活性層および第２の多層膜反射膜が形成された長手方向に延在する基板と、前記第１の多層膜反射膜、前記活性層および前記第２の多層膜反射膜の少なくとも一部を選択的に除去することで前記基板上に形成された複数のメサ部と、前記第１の多層膜反射膜または前記第２の多層膜反射膜の少なくとも一方に形成された選択酸化領域と、少なくとも前記メサ部の側部および底部を覆う層間絶縁膜と、前記層間絶縁膜を覆う表面保護膜とを備え、前記表面保護膜には、前記表面保護膜の少なくとも一部分を除去する溝が前記基板の長手方向に沿って複数形成されている。
【００１１】
溝は、表面保護膜とその直下の層間絶縁膜に至るまで形成することができる。溝は、前記基板の短手方向に形成されたスリットを含むことができる。好ましくは、線状に配列されたメサ部の数をｎ（ｎは２以上の自然数）としたとき、溝の数は少なくともｎ−１個である。例えば、８つのメサ部（発光部）が線状に配列されたとき、溝は少なくとも７個形成される。好ましくは層間絶縁膜は、単一の無機絶縁膜または材料の異なる複数の無機絶縁膜からなる積層膜である。好ましくは、表面保護膜は、前記層間絶縁膜の持つ法線応力と逆向きの法線応力を持つ膜質の絶縁膜である。好ましくは、層間絶縁膜は、少なくともその１層がアルミニウムを含む無機絶縁膜からなる。また、層間絶縁膜は、アルミニウムを含む無機絶縁膜とシリコンを含む無機絶縁膜からなる積層膜であってもよい。好ましくは、第１および第２の多層膜反射膜は、Ａｌを含むＩＩＩ−Ｖ族半導体層であり、選択酸化領域は、メサ部の側面から選択的に酸化されたＡｌを含む半導体層である。さらに好ましくは溝内には、絶縁物質が充填されるようにしてもよい。
【００１２】
本発明に係る、複数のメサ部が形成された表面発光型半導体レーザアレイ素子を製造する方法は、長手方向に延在する基板上に、少なくとも第１の多層膜反射膜、活性層および第２の多層膜反射膜が形成するステップと、第１の多層膜反射膜、活性層および第２の多層膜反射膜の少なくとも一部をエッチングし、基板上に複数のメサ部を形成するステップと、前記複数のメサ部の側面から選択的に酸化された酸化領域を形成するステップと、少なくとも前記複数のメサ部の側部および底部を覆うように基板上に層間絶縁膜を形成するステップと、前記層間絶縁膜上に表面保護膜を形成するステップと、前記表面保護膜の少なくとも一部分を除去する溝を前記基板の長手方向に沿って前記表面保護膜に複数形成するステップとを有する。
【発明の効果】
【００１３】
本発明によれば、活性層近傍に設けられた酸化領域と層間絶縁膜との間に生ずる内部応力を、層間絶縁膜を覆うように形成された表面保護膜に溝を有していない構造と比べ、積層材料中の転位の増殖を抑え、高信頼性の半導体レーザアレイ素子を得ることができる。
【００１４】
また、発熱による活性層近傍の温度上昇は、メサ部の側面を被覆する層間絶縁膜に放熱性の高いアルミニウムを主材料とする絶縁膜を用いない構造と比べ、活性層より発せられた熱を外部へ効率的に放出することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る選択酸化型ＶＣＳＥＬアレイ素子の実施例を図面を参照して詳細に説明する。
【実施例】
【００１６】
図１は、本発明の実施例に係る選択酸化型ＶＣＳＥＬのアレイ素子の模式的な平面図である。図１に例示されるアレイ素子２０は、細長の矩形状の基板２２に複数のメサ部２４（発光部）を直線状に配列している。基板上に、８個のメサ部２４がほぼ一定の間隔に形成されている。基板上には、メサ部２４に対応して複数のｐ側電極２６と複数のｎ側電極２８が形成されている。ｐ側電極２６は、メサ部２４の頂部のｐ型コンタクト層に電気的に接続され、ｎ側電極２８は、メサ部２４のｎ型の半導体層に電気的に接続されている。ｐ側電極２６とｎ側電極２８に順方向バイアス電流を与えることで、対応するメサ部２４の頂部からレーザ光が出射される。図１に示す例は、複数のｐ側電極２６と複数のｎ側電極２８を示しているが、すべてのメサ部２４を同時に駆動する場合には、複数のｐ側電極２６を１つの電極に共通化し、複数のｎ側電極２８を１つの電極に共通化してもよい。
【００１７】
基板表面には、メサ部２４を保護するための表面保護膜３２が形成されているが、本実施例では、表面保護膜３２に、メサ部とメサ部との間を分離するための分離溝３０が形成される。好ましくは、基板上にｎ個（ｎは２以上の自然数）のメサ部２４が直線状に配列されているとき、分離溝３０は、各々のメサ部２４の間を仕切るように少なくともｎ−１個形成される。但し、１つメサ部とこれに隣接するメサ部との間に形成される分離溝は、単一であってもよいし、複数であってもよい。図１の例では、直線状に配列された８個のメサ部に対して７個の分離溝３０が形成されている。
【００１８】
分離溝３０は、図１に示すように、表面保護膜３２の一端から他端にまで延在して表面保護膜３２を完全に分断してもよいし、部分的に表面保護膜３２を分断するものであってもよい。また、分離溝３０の形状は、直線状であってもよいが、図２に示すような曲線状３１ａ、屈曲を含むもの３１ｂ、あるいは直交する部分を含むもの３１ｃであってもよい。図１の例では、それぞれの分離溝３０は互いに並行に、かつ基板の長手方向に対して一定の角度で交差するように斜め方向に直線に延在し、表面保護膜３２を完全に分断している。
【００１９】
図３は、複数のメサ部（発光部）が２次元状に配列されたときのアレイ素子の模式的な平面図を示している。メサ部２４は、矩形状の基板２２の長手方向に沿って５行×２列で配列されている。分離溝３０は、各メサ部の間を分離するため、行方向に４つ、列方向に１つ形成されている。好ましくは、メサ部２４の配列がｎ行×ｍ列（ｎ、ｍは自然数）であるとき、行方向の分離溝は、少なくともｎ−１個、列方向の分離溝は、少なくともｍ−１個である。
【００２０】
次に、ＶＣＳＥＬアレイ素子の詳細な構成を説明する。図４Ａは、図１に示すＶＣＳＥＬのＡ−Ａ線断面図、図４Ｂは、図１に示すＶＣＳＥＬのＢ−Ｂ線断面図である。便宜上、図４Ｂではｐ側電極およびｎ側の電極を省略してある。またこの断面図は、必ずしも図１に示す平面図とのスケールを一致させたものではない。
【００２１】
半絶縁性の半導体基板２２上に、ｎ型の下部多層反射鏡（以下、下部ＤＢＲ）４０、スペーサ層４２（基板に近い方を４２ａ、遠い方を４２ｂ）、量子井戸活性層４４、ｐ型の酸化制御層４６、ｐ型の上部多層反射鏡（以下、上部ＤＢＲ）４８の順に半導体薄膜が積層されている。下部ＤＢＲ４０および上部ＤＢＲ４８は、分布ブラッグ型反射鏡(Distributed Bragg Reflector)であり、基板上に垂直共振器構造を形成する。スペーサ層４２は、量子井戸活性層４４を挟んで基板面の上下方向に積層されているため、基板に近い側を４２ａ、遠い側を４２ｂで表している。上部ＤＢＲ４８の上層には、ｐ型のコンタクト層５０が形成され、コンタクト層５０上には環状のコンタクト電極５２が形成されている。コンタクト電極５２の開口５２ａは、レーザ光の出射窓となる。
【００２２】
上部ＤＢＲ４８からスペーサ層４２または下部ＤＢＲ４０に至るまで半導体薄膜をエッチングすることによって、基板２２上に円筒（円柱）状のメサ部（またはポスト）２４が形成されている。メサ部２４の頂部の周縁、側壁および底部は層間絶縁膜５４によって覆われ、保護されている。メサ部２４の頂部において、層間絶縁膜５４には、コンタクト電極５２の一部を露出させるための円形状のコンタクトホール５４ａが形成されている。
【００２３】
さらに基板全面を覆うように層間絶縁膜５４上に表面保護膜３２が形成されている。メサ部２４の頂部において、表面保護膜３２には、層間絶縁膜５４のコンタクトホール５４ａを露出させるため円形状のコンタクトホール３２ａが形成されている。コンタクトホール３２ａは、コンタクトホール５４ａよりも幾分だけ径が大きい。さらに表面保護膜３２には、図１において示したように、メサ部２４とメサ部２４のとの間を区切るための分離溝３０がエッチングにより形成されている。分離溝３０の形状、幅等は、特に制限されないが、この分離溝３０によって層間絶縁膜５４の表面が露出される。
【００２４】
ｐ側電極２６は、図４Ａに示すように、メサ部２４の頂部において、表面保護膜３２のコンタクトホール３２ａおよび層間絶縁膜５４のコンタクトホール５４ａによって露出されたコンタクト電極５２と接続される。ｎ側電極２８は、メサ部２４の底部において、層間絶縁膜５４および表面保護膜３２にそれぞれ形成されたコンタクトホール５４ｂ、３２ｂによって露出されたｎ型の下部ＤＢＲ４０に電気的に接続される。
【００２５】
本実施例に係るＶＣＳＥＬアレイ素子によれば、メサ部の間を分離するための分離溝３０が表面保護膜３２に形成されている。このため、表面保護膜３２を媒介とする応力の素子内部への伝播が遮断され、これにより、酸化制御層４６の酸化領域４６ａと層間絶縁膜５４との間に生じた応力を低減させ、これに基因するＶＣＳＥＬアレイ素子の長期信頼性の劣化が抑制される。特に、基板とその上に積層された半導体薄膜との熱膨張係数の差異等により基板に反りが生じた際、表面保護膜３２を媒介とする応力の伝播が起きやすいが、分離溝３０の効果により応力の伝播が抑制される。
【００２６】
図５は、層間絶縁膜と表面保護膜との法線応力の関係を説明する図である。活性層４４近傍の酸化制御層４６の酸化領域４６ａに起因する歪み応力により、層間絶縁膜５４に図示するようなメサ部２４の法線方向に縮むような法線応力ｆ１が生じる場合、表面保護膜３２は、法線応力ｆ１と逆向きの法線応力ｆ２を持つ膜質であることが望ましい。これと反対に、層間絶縁膜５４の法線応力ｆ１が延びる方向であれば、表面保護膜３２は、法線応力ｆ２が縮む方向の膜質であることが望ましい。このような関係となるように、層間絶縁膜５４および表面保護膜３２の材料、膜厚等の良好な組合せが選択される。これにより、層間絶縁膜５４からの応力が表面保護膜３２に伝播しても、層間絶縁膜５４の法線応力ｆ１の全部または一部がキャンセルされ、メサ部２４内の各層への応力の伝播を低減することができる。
【００２７】
次に、ＶＣＳＥＬアレイ素子の製造方法について図６および図７を参照して説明する。図６および図７は、図４Ｂに示す部分に対応する。図６Ａに示すように、ＧａＡｓ基板１２上に形成されたｎ型の下部多層反射鏡（ＤＢＲ）４０は、例えば、Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.3Ｇａ0.7Ａｓとが交互に複数の周期（ペア）で積層され、各層の厚さはλ／４ｎｒ（但し、λは発振波長、ｎｒは媒質の屈折率）である。スペーサ層４２（４２ａ、４２ｂ）は、例えば、アンドープのＡｌ0.5Ｇａ0.5Ａｓからなり、量子井戸活性層４４は、例えば、アンドープのＧａＡｓ量子井戸層とアンドープのＡｌ0.2Ｇａ0.8Ａｓ障壁層で構成される。スペーサ層３２と量子井戸活性層４４とを合わせた膜厚はλ／ｎｒである。ｐ型の上部多層反射鏡（ＤＢＲ）４８は、例えば、Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.3Ｇａ0.7Ａｓとが交互に複数のペアで積層され、各層の厚さは下部多層反射鏡４０同様、媒質内波長の１／４である。なお上部多層反射鏡４８の下層にはｐ型ＡｌＡｓ層（酸化制御層）４６が、その反対側の上層には、例えば、キャリア濃度が一段と高いｐ型のＧａＡｓコンタクト層５０が積層され、これらも反射鏡の一部を構成する。
【００２８】
つづいて図６Ｂに示すように、コンタクト層５０の頂部に円環状のコンタクト電極５２が形成される。コンタクト電極５２は、例えばＴｉ／Ａｕの２層構造からなり、これが円環状である理由は、レーザ光が出射される開口の役割を果たすためである。
【００２９】
次に、基板上にフォトリソ工程により所定のマスクパターンを形成し、図６Ｃに示すように、上部多層反射鏡４８からスペーサ層４２ａ若しくは下部多層反射鏡４０の一部に至るまで半導体層をリアクティブイオンエッチングし、円筒状若しくは矩形状のメサ部（ポスト）２４が複数個形成される。ここでは２つの円筒状のメサ部２４が示されている。
【００３０】
次に図７Ａに示すように、基板を高温の水蒸気下で熱処理することによりメサ部２４内の酸化制御層（ＡｌＡｓ層）４６の周囲に酸化領域４６ａを形成する。これによって酸化制御層４６の内側部に光閉じ込め領域、兼電流狭窄層４６ｂが形成される。
【００３１】
次に図７Ｂに示すように、基板全面に層間絶縁膜５４を積層し、メサ部２４の頂部においてコンタクト電極５２の内側のみ除去したコンタクトホール５４ａを形成する。なお、層間絶縁膜５４のエッチングは、公知のフォトリソ工程により形成されたマスクパターンを用いて行われる。層間絶縁膜５４の材料としては、例えば窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）、窒化珪素（ＳｉＮｘ）等の無機絶縁膜が用いられる。とりわけアルミニウムを含有する絶縁性材料は、熱伝導率が高く、層間絶縁膜材料として好ましい。層間絶縁膜５４は、ＡｌＮの単層としても良いし、Ａｌ２Ｏ３、あるいはＳｉＮｘ等の無機絶縁膜と組み合せた積層膜としても良い。
【００３２】
つづいて図７Ｃに示すように、層間絶縁膜５４上に、層間絶縁膜５４の法線応力ｆ１と逆向きのストレス（法線応力ｆ２）を有する表面保護膜３２を基板全面に積層する。そして、メサ部２４の頂部において層間絶縁膜５４のコンタクトホール５４ａよりも幾分大きなコンタクトホール３２ａが形成されるように表面保護膜３２をエッチングする。コンタクトホール３２ａの形成と同時に、図４Ｂに示すように各メサ部２４を分離する分離溝３０を、表面保護膜３２にエッチングにより形成する。なお、表面保護膜３２のエッチングは、公知のフォトリソ工程により形成されたマスクパターンを用いて行われる。
【００３３】
表面保護膜３２の材料としては、窒化珪素（ＳｉＮｘ）、酸化珪素（ＳｉＯ２）、あるいは酸化窒化珪素（ＳｉＯＮ）等を用いることができる。たとえば層間絶縁膜５４にＡｌＮまたはＡｌ２Ｏ３の単層または積層膜を用いる場合、表面保護膜３２には法線応力の関係から窒化珪素（ＳｉＮｘ）を用いるのが望ましい。層間絶縁膜５４に窒化珪素（ＳｉＮｘ）を用いる場合、酸化珪素（ＳｉＯ２）、あるいは酸化窒化珪素（ＳｉＯＮ）を用いるのが好適である。
【００３４】
図８は、本実施例に係るＶＣＳＥＬアレイ素子の高温通電試験による信頼性の比較例である。本明細書では、一定電流注入時に光出力が２ｄＢ低下（約３７％ダウン）した時点を故障と定義し、試験に投入された素子の半数が故障するまでの時間を平均故障時間Ｆｔと称する。この平均故障時間Ｆｔについて、図８Ａは、表面保護膜３２が連続的に形成され、分離溝のない従来構造の結果を示し、図８Ｂは、表面保護膜３２がメサ部２４間で切断された分離溝３０を有する、本実施例に係るＶＣＳＥＬアレイ素子で得られた結果を示している。これらの図からも明らかなように、従来構造のＶＣＳＥＬアレイ素子の平均故障時間Ｆｔは、約１２０時間であるのに対し、本実施例のＶＣＳＥＬアレイ素子の平均故障時間Ｆｔは、約１８０時間であり、本施例に係るＶＣＳＥＬアレイ素子において平均故障時間が５０％程度伸び、信頼性が改善されていることがわかる。
【００３５】
また、層間絶縁膜５４に使用されるＡｌＮ、Ａｌ２Ｏ３等は熱伝導率が高く、放熱性が良好であることから、量子井戸活性層４４より光と共に発せられた熱を層間絶縁膜５４を経由して外部へ効率的に放出することができる。これにより、ＶＣＳＥＬ素子の高温時の特性が改善され、最高発振温度が１００度から１２０度へと２０％改善された（図示せず）。その結果、高温動作時でも安定的な動作を保持することが可能となった。
【００３６】
次に、本発明の第２の実施例について説明する。第１の実施例では、表面保護膜のみに分離溝を形成したが、第２の実施例では、表面保護膜とその直下の層間絶縁膜に分離溝を形成する。
【００３７】
図９は、第２の実施例に係るＶＣＳＥＬアレイ素子の要部断面を示す図であり、図４Ｂと同一構成については同一参照番号を付してある。図に示すように、第２の実施例の分離溝３０ａは、表面保護膜３２のみならず、層間絶縁膜５４も貫通して半導体表面にまで達している。上述したように、層間絶縁膜５４上にこれと逆向きの法線応力を有する表面保護膜３２を設けることで、応力を緩和あるいはその発生を抑制することが発明の狙いのひとつとなっているものの、これを完全に消滅させることは難しい。従って、層間絶縁膜５４自身も応力の伝播を媒介することが予想されることから、これも表面保護膜３２同様に切断またはスリットを形成することで、層間絶縁膜５４を経由した応力の伝播が遮断され、長期信頼性の改善を図ることができる。
【００３８】
次に、本発明の第３の実施例について説明する。第２の実施例において、分離溝３０ａは、層間絶縁膜５４の一部を除去するが、層間絶縁膜５４の除去により露出された半導体表面が大気に曝されると、酸化や腐食の原因となりうる。これを避けるため、第３の実施例では、図１０に示すように、メサ部とメサ部の間の分離溝３０ａを含む空間内にポリイミド等の樹脂６０を充填することも可能である。イミド結合を含む有機高分子化合物であるポリイミドは、無機絶縁膜に比べ伸縮性に富み、接触する表面保護膜３２との間で応力を生ずる恐れは少ない。さらに、応力の伝播を媒介することもないから、応力基因の長期信頼性に対する影響は小さい。ただし、熱伝導率が低く、吸湿性もあるので、高温、多湿環境下での利用は別の意味で注意を要する。
【００３９】
以下に、本発明の第４の実施例から第９の実施例を説明するが、これらの説明に用いられる図面は、第１ないし第３の実施例の構成と同一のものについて同一参照番号を付してある。
【００４０】
本発明の第４の実施例に係るＶＣＳＥＬアレイ素子の平面図を図１１に示す。第４の実施例では、図１１Ａに示すように、アレイ素子が形成された基板２２の長手方向に沿って複数の溝７０Ａを形成しているが、これらの溝７０Ａは、表面保護膜３２を完全に分断していない。すなわち、溝７０Ａは、基板２２の長手方向と直交する短手方向に一定の長さで閉じるスリットであり、表面保護膜３２は、基板２２の短手方向の両端部において分断されずに残っている。このような溝７０Ａは、第１ないし第３の実施例と同様に、層間絶縁膜の応力を緩和するとともに、溝７０Ａによる露出される領域が低減されるため、外部からの湿気や水分の進入が困難となり、耐湿性や耐水性を向上させることができる。
【００４１】
図１１Ｂは、第４の実施例の変形例である。この変形例では、メサ部間に形成される溝７０Ｂは、単一のスリットではなく、複数のスリットを有している。図示する例では、溝７０Ｂは、端手方向に３本のスリットを有し、これが基板の長手方向のメサ部間に配置されている。溝７０Ｂによる露出領域がさらに低減されるため、アレイ素子への耐湿性や耐水性を向上させることができる。
【００４２】
次に、本発明の第５の実施例に係るＶＣＳＥＬアレイ素子の平面図を図１２に示す。第１の実施例では、メサの数がｎ個のときｎ−１個の分離溝を形成する例を示したが、第５の実施例では、溝の数をｎ−１個に限定せず、それよりも少ない数の溝を形成する。図１２Ａに示す例では、溝７０Ｃは、左右に位置するメサ部を除き、２つおきにメサ部間に形成されている。これは一例であり、例えば、基板２２の長手方向に形成されるメサ部の数が非常に多くなった場合には、溝は、３つおきやそれ以上の間隔で形成されてもよい。また、溝のパターンは１種類に限らず、複数のパターンを形成するものであってもよい。例えば、図１２Ｂに示すように、複数のスリットを含む溝７０Ｄが２つのおきにメサ部間に形成され、直線状の溝７０Ｅが２つのおきにメサ部間に形成され、溝７０Ｄと溝７０Ｅとが基板２２の長手方向に交互に配列されている。メサ部の数に対する溝の数を減らすことで、露出する領域が減少するため、耐湿性や耐水性が向上する。他方、溝による層間絶縁膜の応力も緩和される。
【００４３】
次に、本発明の第６の実施例に係るＶＣＳＥＬアレイの要部断面図を図１３に示す。第６の実施例では、溝７０Ｆは、表面保護膜３２を完全に分断せず、表面保護膜３２の一定の深さに形成されている。例えばエッチング時間を調整することで所望の深さの溝７０Ｆを得ることができる。溝７０Ｆは、下地の層間絶縁膜５４を露出させないため、溝７０Ｆから層間絶縁膜５４へ湿気や水分が浸入することが抑制され、アレイ素子の耐湿性や耐水性が向上される。
【００４４】
また、図１３Ｂに示すように、溝７０Ｇの断面形状をテーパ型とすることができる。例えば、等方性のウエットエッチングを行うことでテーパを形成する。図１３Ａに示すような鋭角な段差を有する溝７０Ｆと比較して、溝７０Ｇは傾斜した段差をもつため、段差における応力集中が緩和される。また、表面保護膜３２の層間絶縁膜５４への密着性も向上する。さらに溝７０Ｇ内に、図１０に示すような埋め込み樹脂を充填する場合に、溝に傾斜があるので溝７０Ｇ内にボイドが発生し難いという利点がある。
【００４５】
次に、本発明の第７の実施例に係るＶＣＳＥＬアレイの要部断面図を図１４に示す。第７の実施例は、図１０に示す第３の実施例の変形である。すなわち第７の実施例では、埋め込み樹脂６０Ａが、表面保護膜３２および層間絶縁膜５４に形成された溝７０Ｇを充填するが、メサ部間の空間のすべてを充填していない。埋め込み樹脂６０Ａの充填量を制限することで、樹脂６０Ａがメサ部の酸化制御層近傍に及ぼすおそれのある熱応力を低減することができる。
【００４６】
次に、本発明の第８の実施例に係るＶＣＳＥＬアレイの要部断面図を図１５に示す。第８の実施例では、メサ部間をポリイミド等の絶縁材料８０で充填し、メサ部２４の間を平坦化する。層間絶縁膜５４Ｂおよび表面保護膜３２Ｂは、平坦化された絶縁材料８０上に形成され、表面保護膜３２Ｂに溝７０Ｈが形成される。メサ部間を平坦化することで、層間絶縁膜５４Ｂおよび表面保護膜３２Ｂの形成が容易となり、かつこれらの膜厚を薄くすることができる。
【００４７】
次に、本発明の第９の実施例に係るＶＣＳＥＬアレイの要部断面図を図１６に示す。図１６は、図１のＢ−Ｂ線断面に相当する。第９の実施例は、第１の実施例（図４Ｂを参照）と異なり、発光するメサ部２４とメサ部２４との間に中間メサ部２４Ａが形成されている。中間メサ部２４Ａは、メサ部２４と同一の半導体積層構造を有し、メサ頂部には電極層が配線される。このようなアレイ素子構造において、メサ部の底部の表面保護膜３２に溝７０Ｊが形成され、中間メサ部２４Ａのメサ頂部の表面保護膜３２に溝７０Ｋが形成される。溝７０Ｊは、メサ部２４に近接しているため、層間絶縁膜５４の応力緩和を効果的に行うことができる。また、溝７０Ｋは、メサ部２４から離れた位置にあるため、そこからメサ部２４への湿気や水分の浸入経路が長くなり、メサ部２４の耐湿性または耐水性に効果的である。
【００４８】
以上のように、上記実施例によれば、ＶＣＳＥＬアレイ素子において表面保護膜の形成並びに分離溝または溝の形成によって層間絶縁膜の応力が緩和され、素子の信頼性向上を図ることができる。なお、分離溝または溝の数や形状等は、目的や用途に応じて適宜変更することができる。また、上記第１ないし第９の実施例をそれぞれ組み合わせることも可能である。
【００４９】
上述した実施例は例示的なものであり、これによって本発明の範囲が限定的に解釈されるべきものではなく、本発明の構成要件を満足する範囲内で他の方法によっても実現可能であることは言うまでもない。
【産業上の利用可能性】
【００５０】
本発明に係る表面発光型半導体アレイ素子は、基板上に一次元もしくは二次元アレイ状に配列されたＬＥＤやレーザダイオードのような発光素子に適用され、それらを光通信や光記録等の光源に用いることができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施例に係るメサ部が直線状に配列されたＶＣＳＥＬ素子の構成を示す平面図である。
【図２】基板上に形成される分離溝の他の例を示す図である。
【図３】本発明の実施例に係るメサ部が２次元状に配列されたＶＣＳＥＬ素子の構成を示す平面図である。
【図４】図４Ａは、図１に示すアレイ素子のＡ−Ａ線断面を示す図、図４Ｂは、図１に示すアレイ素子のＢ−Ｂ線断面図（電極を除く）を示す図である。
【図５】層間絶縁膜と表面保護膜との法線応力の関係を説明する図である。
【図６】本発明の実施例に係るＶＣＳＥＬアレイ素子の製造工程を説明するための工程断面図である。
【図７】本発明の実施例に係るＶＣＳＥＬアレイ素子の製造工程を説明するための工程断面図である。
【図８】本発明の実施例に係るＶＣＳＥＬアレイ素子と従来のＶＣＳＥＬアレイ素子とで比較した高温通電試験の結果を示すグラフである。
【図９】本発明の第２の実施例に係るＶＣＳＥＬアレイ素子の要部断面図である。
【図１０】本発明の第３の実施例に係るＶＣＳＥＬアレイ素子の要部断面図である。
【図１１】本発明の第４の実施例に係るメサ部が直線状に配列されたＶＣＳＥＬ素子の構成を示す平面図である。
【図１２】本発明の第５の実施例に係るメサ部が直線状に配列されたＶＣＳＥＬ素子の構成を示す平面図である。
【図１３】本発明の第６の実施例に係るアレイ素子の要部断面図である。
【図１４】本発明の第７の実施例に係るアレイ素子の要部断面図である。
【図１５】本発明の第８の実施例に係るアレイ素子の要部断面図である。
【図１６】本発明の第９の実施例に係るアレイ素子の要部断面図である。
【図１７】従来のＶＣＳＥＬ素子の構成を示す断面図である。
【符号の説明】
【００５２】
２０：ＶＣＳＥＬアレイ素子
２２：基板
２４：メサ部
２６：ｐ側電極
２８：ｎ側電極
３０、３０ａ：分離溝
３１ａ、３１ｂ、３１ｃ：分離溝パターン
３２：表面保護膜
４０：下部ＤＢＲ
４２（４２ａ、４２ｂ）：スペーサ層
４４：活性層
４６：ＡｌＡｓ層
４６ａ：酸化領域
４８：上部ＤＢＲ
５０：コンタクト（キャップ）層
５２：コンタクト電極
５４：層間絶縁膜
５４ａ、３２ａ：コンタクトホール
６０、６０Ａ：埋め込み樹脂
７０Ａ、７０Ｂ、７０Ｃ、７０Ｄ、７０Ｅ：溝
７０Ｆ、７０Ｇ、７０Ｈ、７０Ｊ、７０Ｋ：溝
８０：絶縁物質
【図１】
0004609508.tif 000002
【図２】
0004609508.tif 000003
【図３】
0004609508.tif 000004
【図４】
0004609508.tif 000005
【図５】
0004609508.tif 000006
【図６】
0004609508.tif 000007
【図７】
0004609508.tif 000008
【図８】
0004609508.tif 000009
【図９】
0004609508.tif 000010
【図１０】
0004609508.tif 000011
【図１１】
0004609508.tif 000012
【図１２】
0004609508.tif 000013
【図１３】
0004609508.tif 000014
【図１４】
0004609508.tif 000015
【図１５】
0004609508.tif 000016
【図１６】
0004609508.tif 000017
【図１７】
0004609508.tif 000018