(57)【特許請求の範囲】
【請求項１】
記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタにおいて、
前記記録媒体に熱エネルギーを与えるための発熱素子と、
前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、
外部から入力された印刷画素データに基づいて前記発熱素子駆動回路に駆動信号を供給する駆動制御回路と、を備え、
前記駆動制御回路は、値を記憶する複数のレジスタを備え、これら複数のレジスタにより、複数回の前記駆動信号のパターンに応じた数値データを記憶するレジスタ部を備えた設定記憶部と、
前記レジスタ部が備える各レジスタに記憶された数値と前記印刷画素データとが入力され、これらの入力に応じた出力値を出力する複数の論理回路と、これら複数の論理回路の出力値に基づき前記駆動信号を出力する出力回路とを備えることにより、数値データに応じて前記印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更する論理回路部と、
を備えたことを特徴とするサーマルプリンタ。
【請求項２】
請求項１記載のサーマルプリンタにおいて、
印字履歴に応じて前記発熱素子の制御を行う履歴制御印字モードを実行し、前記設定記憶部は、前記履歴制御印字モードで参照する印字履歴の回数に対応する過去の前記駆動信号のパターンに応じた数値データを記憶することを特徴とするサーマルプリンタ。
【請求項３】
請求項２記載のサーマルプリンタにおいて、
前記履歴制御印字モードで、複数回に亘る印字履歴を参照することを特徴とするサーマルプリンタ。
【請求項４】
請求項１記載のサーマルプリンタにおいて、
前記駆動制御回路は、二色以上の多色印字モードあるいは多階調印字モードにおいて印刷色または印刷階調に対応する前記駆動信号を出力することを特徴とするサーマルプリンタ。
【請求項５】
請求項１ないし請求項４のいずれかに記載のサーマルプリンタにおいて、
前記設定記憶部の前記レジスタ部が備える各レジスタに記憶される値は、印字実行中に更新可能であることを特徴とするサーマルプリンタ。
【請求項６】
請求項１ないし請求項５のいずれかに記載のサーマルプリンタにおいて、
前記駆動制御回路は、通電期間を複数の通電期間に分割し、各分割された通電期間において、通電状態あるいは非通電状態とする前記駆動信号を出力する、
ことを特徴とするサーマルプリンタ。
【請求項７】
記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、値を記憶する複数のレジスタを備え、これら複数のレジスタにより、複数回の前記駆動信号のパターンに応じた数値データを記憶するレジスタ部と、前記レジスタ部が備える各レジスタに記憶された数値と前記印刷画素データとが入力され、これらの入力に応じた出力値を出力する複数の論理回路およびこれら複数の論理回路の出力値に基づき前記駆動信号を出力する出力回路を備え、印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を有し、
前記記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタの制御方法において、
前記レジスタ部に前記駆動信号のパターンに応じた数値データを記憶する設定記憶過程と、
前記記憶された数値データに応じて前記論理回路部における前記印刷画素データに対する論理演算式を動的に更新する論理変更過程と、
外部から入力された印刷画素データに基づいて前記論理回路部を介して前記発熱素子駆動回路に所定の駆動信号を供給する駆動制御過程と、
を備えたことを特徴とする制御方法。
【請求項８】
記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、値を記憶する複数のレジスタを備え、これら複数のレジスタにより、複数回の前記駆動信号のパターンに応じた数値データを記憶するレジスタ部と、前記レジスタ部が備える各レジスタに記憶された数値と前記印刷画素データとが入力され、これらの入力に応じた出力値を出力する複数の論理回路およびこれら複数の論理回路の出力値に基づき前記駆動信号を出力する出力回路を備え、印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を有し、前記記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタをコンピュータにより制御するための制御プログラムにおいて、
前記レジスタ部に前記駆動信号のパターンに応じた数値データを記憶させ、
前記記憶された数値データに応じて前記論理回路部における前記印刷画素データに対する論理演算式を動的に更新させ、
外部から入力された印刷画素データに基づいて前記論理回路部を介して前記発熱素子駆動回路に所定の駆動信号を供給させる、
ことを特徴とする制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーマルプリンタ、サーマルプリンタの制御方法および制御プログラムに係り、特に複数の印字モード（履歴印字モード、多色印字モードなど）を有するサーマルプリンタ、サーマルプリンタの制御方法および制御プログラムに関する。
【背景技術】
【０００２】
ラインサーマルプリンタ等のサーマルプリンタは、独立して駆動加熱される多数の発熱素子を列状に備え、発熱素子を選択的に駆動加熱して、対向配置した感熱紙の対応箇所をその熱により発色させることによって、印字をおこなう。
この種のプリンタにおいては、発熱素子から感熱紙などの記録媒体に与えられた熱エネルギーの量によって、発色の状態が異なるので、一定した品質で印字を行うためには、発熱素子から実際に記録媒体に与えられる熱エネルギーを安定させる必要があった。
【０００３】
ところで、従来より、過去の印刷履歴を考慮した印刷技術や、感熱紙に異なる色の層を重ね、発熱素子によりこれに与える熱エネルギーを変えることによって、何れかの色が発色されるようにする印刷技術が知られている（例えば、特許文献１参照）。
このようなプリンタにおいては、一方の色を印字する場合には、“Ｈ”レベルの熱エネルギーを印加するように発熱素子の駆動回路のパルス幅を長くし、また他方の色を印字する場合には、“Ｌ”レベルのエネルギーを印加するようにそのパルス幅を短くする。
また、単色であっても階調印刷を行う場合には、発色させようとする濃度に応じたパルス幅の通電を行う必要がある。
【特許文献１】特許第２８３６５８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような背景において、履歴を考慮した高品質な単色による印刷を行う印字モードとと、複数発色状態による印刷を行う印字モードの双方を切り換えて実行できるサーマルプリンタが望まれている。
このようなサーマルプリンタを実現する場合においては、印字モードに応じた制御を行うための論理回路を複数種類設けることが必要となるが、各印字モードに応じた論理回路をハードウェア的に構成すると、製造後はその論理を変更できず、より好適な制御方法を考えたとしても適用することはできなかった。また、各印字モード毎に論理回路を設ける必要があり、装置規模も大きくなってしまうという問題点があった。
そこで、本発明の目的は、一種類の論理回路で複数の印字モードに対応することが可能であるとともに、各印字モードにおいても、論理の変更を容易として、より高品質な印字を行うことができるサーマルプリンタ、サーマルプリンタの制御方法及び制御プログラムを提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタにおいて、前記記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、外部から入力された印刷画素データに基づいて前記発熱素子駆動回路に所定の駆動信号を供給する駆動制御回路と、を備え、前記駆動制御回路は、前記駆動信号の供給パターンに応じた所定の数値データを更新可能に記憶する設定記憶部と、前記設定記憶部に記憶された数値データに応じて前記印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を備えたことを特徴としている。
上記構成によれば、駆動制御回路は、駆動信号の供給パターンに応じた所定の数値データを更新可能に記憶する。
これにより、論理回路部は、設定記憶部に記憶された数値データに応じて印刷画素データに対する論理演算式を動的に更新し、供給パターンに追従して駆動信号を動的に変更する。
【０００６】
この場合において、前記設定記憶部は、前記供給パターンに応じて前記数値データを構成する所定の値がそれぞれ記憶される複数のレジスタを備えたレジスタ部と、前記論理回路部は、前記複数のレジスタの値に応じて前記印刷画素データに対する論理演算式を動的に更新し、前記駆動信号を動的に変更するようにしてもよい。
また、前記供給パターンは、印字履歴に応じて前記発熱素子の制御を行う履歴制御印字モードに対応するものを含むようにしてもよい。
さらに、前記履歴制御印字モードは、複数回に亘る印字履歴に応じて前記発熱素子の制御を行うようにしてもよい。
【０００７】
さらにまた、前記供給パターンは、二色以上の多色印字モードあるいは多階調印字モードに対応するものを含むようにしてもよい。
また、前記設定記憶部において、前記供給パターンに応じた所定の数値データは、印字実行中に更新可能であるようにしてもよい。
さらに、前記供給パターンは、通電期間を複数の通電期間に分割し、各分割された通電期間において、通電状態あるいは非通電状態とするように定義されるものであり、前記論理回路部は、各分割された通電期間毎の前記通電状態あるいは前記非通電状態に応じた前記駆動信号を出力させるようにしてもよい。
【０００８】
また、記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を有し、前記記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタの制御方法において、前記駆動信号の供給パターンに応じた所定の数値データを更新可能に記憶する設定記憶過程と、前記記憶された数値データに応じて前記論理回路部における前記印刷画素データに対する論理演算式を動的に更新する論理変更過程と、外部から入力された印刷画素データに基づいて前記論理回路部を介して前記発熱素子駆動回路に所定の駆動信号を供給する駆動制御過程と、を備えたことを特徴としている。
【０００９】
また、記録媒体に熱エネルギーを与えるための発熱素子と、前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、印刷画素データに対する論理演算式を動的に更新し、前記供給パターンに追従して前記駆動信号を動的に変更することが可能な論理回路部と、を有し、前記記録媒体に熱エネルギーを与えて印字を行うサーマルプリンタをコンピュータにより制御するための制御プログラムにおいて、前記駆動信号の供給パターンに応じた所定の数値データを更新可能に記憶させ、前記記憶された数値群に応じて前記論理回路部における前記印刷画素データに対する論理演算式を動的に更新させ、外部から入力された印刷画素データに基づいて前記論理回路部を介して前記発熱素子駆動回路に所定の駆動信号を供給させることを特徴としている。
【発明の効果】
【００１０】
本発明によれば、一種類の論理回路で複数の印字モードに対応することが可能であるとともに、各印字モードにおいても、論理の変更を容易として、より高品質な印字を行うことができる。
【発明を実施するための最良の形態】
【００１１】
次に本発明の好適な実施の形態について図面を参照して説明する。
図１は、実施形態のラインサーマルプリンタの概要構成ブロック図である。
ラインサーマルプリンタ１０は、大別すると、ラインサーマルプリンタ１０全体を制御するコントローラ１１と、実際の印字を行う印字ヘッド部１２と、コントローラ１１の制御下で印字ヘッド部に１２を制御する印字制御部１３と、を備えている。
コントローラ１１は、マイクロコンピュータとして構成されており、図示しないMＰＵ、各種制御プログラムを格納した図示しないＲＯＭ、各種データを一時的に格納する図示しないＲＡＭを備えて構成されている。
【００１２】
図２は、印字ヘッド部の概要構成ブロック図である。
印字ヘッド部１２は、１行分の印刷画素データを同時に印刷するための多数の発熱素子（抵抗体）２１を有している。この発熱素子２１は、記録媒体としての感熱紙の幅方向に沿って延びる印字ヘッド部１２の先端に配列され、発熱素子２１の選択的な加熱駆動によって、感熱記録媒体（例えば、感熱記録用紙）上に１行分の画素を同時に形成する。発熱体１１には、その発熱素子をそれぞれ独立して加熱駆動するための複数の駆動回路２２が接続されている。
駆動回路２２は、バイポーラトランジスタ（ＰＮＰ型、ＮＰＮ型）、ＭＯＳトランジスタ（ＮチャネルＭＯＳ、ＰチャネルＭＯＳ）等で構成することが可能である。該駆動回路２２を選択的に駆動することによって、対応する発熱素子２１が加熱され、感熱記録媒体の対応する位置において発色がなされる。
【００１３】
図２において、駆動回路２２をＮＡＮＤ回路で表現したのは、当該回路の論理動作を示すためである。即ち、反転ストローブ信号／ＳＴＢが非アクティブ（“Ｈ”レベル）の状態では、駆動回路２２の動作が禁止されることとなる。この駆動回路２２は、例えば、ＰＮＰトランジスタのベースにデータ信号ＤＡＴＡと反転ストローブ信号／ＳＴＢ（正論理）とをワイヤードオア回路構成で接続することにより容易に実現することができる。
駆動回路２２には、反転ストローブ信号／ＳＴＢ（負論理）をインバータ２７により反転した信号、すなわち、ストローブ信号ＳＴＢ及びラッチレジスタ２４から出力された印刷データＤＡＴＡ（正論理）が入力され、両信号のレベルに応じて駆動される。
【００１４】
具体的には、印刷画素データとしてドットの印字を意味する“１”のデータが与えられているときに、反転ストローブ信号／ＳＴＢが“Ｈ”から“Ｌ”、すなわち有効に遷移されると、ＮＡＮＤ回路で構成される駆動回路１２は、“Ｌ”を出力する。これによって対応する発熱素子にヘッド電源電圧との電位差が生じて加熱され、感熱記録媒体の対応領域が発色する。反転ストローブ信号／ＳＴＢは、必要に応じて、一つのパルス期間について、パルス幅の異なる１〜４つの分割された信号として供給される。この詳細については後述する。
本実施形態に係るプリンタに搭載された印字ヘッド部１２は、１行分の印刷画素データを一時的に記憶するために、シフトレジスタ２３及びラッチレジスタ２４を有する。
【００１５】
シフトレジスタ２３には、クロック信号ＣＬＫに同期して当該期間に対応する１行分の印刷データＤＡＴＡが入力され、保持される。なお、印刷データＤＡＴＡは、１行分の各印刷画素に対応するデータであるが、厳密には、印刷画素一行分について、当該期間に通電を行うか否かを示すデータである。「通電」を意味する“１”及び「通電しない」を意味する“０”のビット列で構成される。後に説明するように、本実施形態においては、シフトレジスタ２３には、現在の印刷画素データと過去の印刷データＤＡＴＡとで所定の演算を施したものが所定の通電期間毎に入力される。
ラッチレジスタ２４は、シフトレジスタ２３にパラレルに接続され、シフトレジスタ２３上の各ビットデータを、同時並列的に、その対応する記憶領域に移送して保持する。これにより、通電期間中にもシフトレジスタ２３に次の通電期間に対応する印刷データＤＡＴＡを入力することができる。
【００１６】
シフトレジスタ２３からラッチレジスタ２４への印刷データＤＡＴＡの転送タイミングは、印字制御部１３から出力されるラッチ信号／ＬＡＴのラッチレジスタ１４への入力タイミングによって制御される。このラッチ信号／ＬＡＴの入力タイミングは、前回の通電期間の後で次回の通電期間の前であり、かつ、次回の通電期間に対応する印刷データＤＡＴＡがシフトレジスタ２３にセットされた後ということになる。
前述のようにラッチレジスタ２４の各記憶領域は、駆動回路１２の一方の入力端に接続されており、ラッチ信号／ＬＡＴの入力によりラッチレジスタ２４に新たなデータが取り込まれると、その内容に応じて駆動回路２２への入力データが直ちに変化する。各駆動回路２２は、それに与えられる反転ストローブ信号／ＳＴＢが“Ｌ”（アクティブ）である期間に、ラッチレジスタ２４の印刷データＤＡＴＡに従って、発熱素子２１を通電駆動する。
また、印字ヘッド部１２は、印字ヘッド部１２の温度を測定するサーミスタ２５を備えており、通電幅を決める要因であるヘッドの温度データの把握が可能になっていると共に必要以上に印字ヘッド部１２の温度が上昇しないように｛異常時の制御だけの目的ではないので｝制御している。
【００１７】
図３は、印字制御部の概要構成ブロック図である。
印字制御部１３は、基本的に、ホストから与えられた印刷画素データを、過去の印刷の履歴を考慮して補正して印字ヘッド部１２へ与えるものである。
印字制御部１３は、大別すると、印刷画素データを蓄えるラインバッファ部３１と、今回の印刷画素データを含む印刷履歴画素データを局所的にラインバッファ部３１より取り出して後段の論理回路部３４に送信するシフトレジスタ部３２と、シフトレジスタ部３２の出力に基づいて印字ヘッド部１２を実際に駆動するためのデータ論理を動作モードに応じて動的に定めることが可能な通電回数分の論理回路を含んだ論理回路部３４と、通電毎に論理回路部３４の回路、つまりヘッドに出力するデータを後述するシーケンサ部３７からの手順に応じて切り換える端子制御回路部３５と、論理回路部３４のデータ論理を動的に設定するための設定データを含む各種設定データを格納する設定レジスタ部３６と、シフトレジスタ部３２、論理回路部３４、端子制御回路部３５および印字ヘッド部１２の動作タイミングを協調的に制御するためのシーケンサ部３７と、を備えている。
なお、実際の回路は複数データ線の入力ができるサーマルヘッドに対応できる回路や低容量の電源搭載にも対応できるように１ラインを複数回に分けて印字する分割制御やその他の付加機能を含ませることが可能であるが、回路的にはさらに複雑になってしまうので、説明の簡略化のため、ここではそれらの説明を省略する。
ラインサーマルプリンタ１０は、黒による単色印字、黒及び赤、または黒及び青等の異なる２色による２色印字の双方を、その設定の切り替えにより実現できる。以下、その制御の詳細を図面に沿って説明する。
【００１８】
図４は、印字制御部の要部構成ブロック図である。
図において、印字制御部１３のラインバッファ部３１は、論理的に区画された記憶領域である４つのラインバッファＢ1〜Ｂ4を有している。１又は複数のＲＡＭ（Random Access Memory）により、これらのラインバッファを構成することができる。なお、実際には、アドレッシング制御が容易であるため、物理的に明確に別れた４つのＳＲＡＭ（Static RAM）により構成している。
不図示の受信回路によってホスト装置（外部のパーソナルコンピュータなど）から受信した印刷画素データの列は、コントローラ１１を介して、これらのラインバッファＢ1〜Ｂ4の何れかに一時的に格納される。
ラインサーマルプリンタ１０は、２種類の印字モード、すなわち黒による単色印字（以下、単色モードという）と、黒及び赤などの第２色による２色印字（以下、２色モード）とを有する（２色モードは中間エネルギーを表現できるため単色の階調印字にも応用できるが、以下、２色モードの一例として黒及び赤を例に説明する。）。なお、印字モードはプリンタに設けられたＤＩＰスイッチ等の設定手段によって設定したり、ホスト装置からのコマンドにより設定することができる。
【００１９】
また、ホスト装置から受信した制御コマンドに応じて、印字モードを設定するようにしてもよい。後者の場合には、印字モードの設定はＲＡＭや不揮発性メモリ等の記憶装置の所定のアドレスに格納しておき、印刷処理の際に当該アドレスを参照するようにするのが望ましい。
ラインサーマルプリンタ１０の印字モードが、単色モードに設定されている場合、先頭のラインバッファＢ1には、次に印刷する印刷画素データの列（例えば一行分の印刷画素データ）が格納され、残りの３つのラインバッファＢ2〜Ｂ4には、その直前３回、すなわち過去に印刷された前３列の印刷画素データ（履歴データという）の列が格納される。  例えば、今回の印刷画素データｄ０がラインバッファＢ1に格納され、ラインバッファＢ2には、前回の印刷画素データｄ1 が格納され、ラインバッファＢ３にはデータ前々回の印刷画素データｄ2 が格納され、ラインバッファＢ4には、前々前回の印刷画素データｄ3 が格納される。
【００２０】
そして、処理終了後の印刷画素データｄ3 は、廃棄され、処理終了後の印刷画素データｄ2 は、ラインバッファＢ3 からＢ4へ論理的に転送され次回の処理において印刷画素データｄ3 として扱われる。ここで、論理的に転送するとは、物理的なデータの転送は時間的な観点から現実的ではないため、アドレス線の制御でバッファの入れ換えを行うことにより実質的に転送した状態として取り扱っていることを意味している。
同様に処理終了後の印刷画素データｄ1 は、ラインバッファＢ2 からＢ3 へ論理的に転送され、次回の処理において印刷画素データｄ2 として扱われ、処理終了後の印刷画素データｄ0 は、ラインバッファＢ1 からＢ2 へ論理的に転送され、次回の処理において印刷画素データｄ1 として扱われることとなる。
一方、ラインサーマルプリンタ１０の印字モードが、２色モードに設定されている場合は、ホストから黒色の印刷画素データの列及び赤色の印刷画素データの列が順次送られてくる。即ち、黒色、赤色という発色状態のそれぞれにつき、その指定の有無がそれぞれのバッファに格納されることになる。そしてこの場合、ラインバッファＢ1、Ｂ2は、黒色の印刷画素データ用として用いられ、それぞれに今回の印刷画素データおよび前回の印刷画素データが格納される。また、ラインバッファＢ3、Ｂ4は、赤色の印刷画素データ用として用いられ、それぞれに今回の印刷画素データ、前回の印刷画素データが格納される。
【００２１】
すなわち、黒色の今回の印刷画素データをｄ0とし、黒色の前回の印刷画素データをｄ1とし、赤色の今回の印刷画素データをｄ2 とし、赤色の前回の印刷画素データをｄ3 とした場合、ラインバッファＢ1には、黒色の今回の印刷画素データｄ0が格納され、ラインバッファＢ2には、黒色の前回の印刷画素データｄ1が格納され、ラインバッファＢ2には、赤色の今回の印刷画素データｄ2が格納され、ラインバッファＢ4には、赤色の前回の印刷画素データｄ3が格納される。
このようなラインバッファＢ１〜Ｂ４への印刷画素データの格納処理は、コントローラ１１によって行われる。すなわち、コントローラ１１は、図示しないＲＯＭに格納された制御プログラムに応じてメモリ割付回路として機能し、設定されている印字モードに従って上記のようなラインバッファへの印刷画素データの格納を制御する。ここで、ラインバッファＢ1〜Ｂ4間のデータ転送制御は、モード情報に基づいて、ラインバッファ部３１側で実施している。
【００２２】
シフトレジスタ部３２は、第１ラインバッファＢ1用の第１シフトレジスタ４１と、第２ラインバッファＢ2用の第２シフトレジスタ４２と、第３ラインバッファＢ3用の第３シフトレジスタ４３と、第４ラインバッファＢ4用の第４シフトレジスタ４４と、を備えている。
第１シフトレジスタ４１〜第４シフトレジスタ４４は、それぞれ上述した印刷画素データｄ1〜ｄ4を格納することとなる。動作的には、ラインバッファ部31に格納されたデータをアドレス単位（この場合は１６bit幅なので１６ドット単位）に読み出してシーケンサ部３７で生成されるヘッドへの転送クロックに同期してシフトレジスタのシフト動作を行い、１６ドット分の転送が終了したら、ラインバッファ部の次のアドレスの１６ドット分のデータを読み出す処理を繰り返し実施する。
【００２３】
印字制御部１３の論理回路部３４は、単色印字および及び２色印字に用いられる第１論理回路７１〜第４論理回路７４を備えている。
第１論理回路７１〜第４論理回路７４のそれぞれは同一構成となっており、ここでは第１論理回路７１を例として説明する。
【００２４】
図５は、第１論理回路７１（〜第４論理回路７４）を具体的に実現する場合の論理回路ブロック図である。
第１論理回路７１は、大別すると、４個のインバータ８１-1〜８１-4と、１６ビットに対応する１６個の５入力のＡＮＤ回路８２-0〜８２-Fと、１６入力のＯＲ回路８３を備えている。
各ＡＮＤ回路８２-0〜８２-Fの入力端子には、それぞれ対応するレジスタＰＣｎ0〜ＰＣｎFが接続されている。
ここで、第１シフトレジスタ５１の出力端子は、ＡＮＤ回路８２-15、８２-7、８２-11、８２-3、８２-13、８２-5、８２-9、８２-1及びインバータ８１-1に接続されている。第２シフトレジスタ５２の出力端子は、ＡＮＤ回路８２-15、８２-7、８２-11、８２-3、８２-14、８２-6、８２-10、８２-1及びインバータ８１-2に接続されている。第３シフトレジスタ５３の出力端子は、ＡＮＤ回路８２-15、８２-7、８２-13、８２-5、８２-14、８２-6、８２-12、８２-4及びインバータ８１-3に接続されている。第４シフトレジスタ５４の出力端子は、ＡＮＤ回路８２-15、８２-11、８２-13、８２-9、８２-14、８２-10、８２-12、８２-8及びインバータ８１-4に接続されている。
【００２５】
インバータ８１-1の出力端子は、ＡＮＤ回路８２-0、８２-2、８２-4、８２-6、８２-8、８２-10、８２-12、８２-14にそれぞれ接続されている。
インバータ８１-2 の出力端子は、ＡＮＤ回路８２-0、８２-1、８２-4、８２-5、８２-8、８２-9、８２-12、８２-13にそれぞれ接続されている。
インバータ８１-3 の出力端子は、ＡＮＤ回路８２-1、８２-2 、８２-3 、８２-4、８２-8、８２-9、８２-10、８２-11にそれぞれ接続されている。
インバータ８１-4の出力端子は、ＡＮＤ回路８２-0、８２-1、８２-2 、８２-3 、８２-4、８２-5、８２-6、８２-7にそれぞれ接続されている。
【００２６】
設定レジスタ部３６は、第１通電期間〜第４通電期間のそれぞれについて１６個（全体として６４個）のレジスタＰＣn0〜ＰＣnF（ｎ＝3,2,1,0）が設けられている。すなわち、第１通電期間に対応するレジスタＰＣ3 0〜ＰＣ3Ｆ、第２通電期間に対応するレジスタＰＣ2 0〜ＰＣ2 F、第３通電期間に対応するレジスタＰＣ10〜ＰＣ1F、第４通電期間に対応するレジスタＰＣ00〜ＰＣ0Fの６４個のレジスタがある。
そして、各論理回路７１〜７４の論理出力値をＳｎは、印刷画素データｄ0〜ｄ3を用いて次式のように表される。
【数１】
0004848705.tif 000002
数１に示すように、レジスタＰＣn0〜ＰＣnFのうち、“０”の値が設定されているものについては、対応する論理値（ｄ0〜ｄ3およびその反転値／ｄ0〜／ｄ3）がどのような状態であっても、“０”となり、論理出力値Ｓｎに影響を与えないことがわかる。
ここで、論理出力値Ｓｎ（ｎ＝１〜４）とレジスタＰＣｎを構成する各ビット（１６ビット）の意味づけについて、単色過去三段履歴制御および２色制御の場合を説明する。
【００２７】
図６は、単色過去三段履歴制御の場合のレジスタを構成する各ビットの意味づけの説明図である。
図６中、ｂｘ（Ｘ＝０〜Ｆｈ、ｈはヘキサデシマル）は、レジスタＰＣn0〜ＰＣnFを構成するビットである。
例えば、数１に示した式において、ビットｂ0に対応する論理値は、／ｄ0〜／ｄ3の４つとなる。また、ビットｂ8に対応する論理値は、／ｄ0〜／ｄ2およびｄ3の４つとなる。また、ビットｂ15に対応する論理値は、ｄ0〜ｄ3の４つとなる。
ここで、論理出力値Ｓｎ（ｎ＝１〜４）とレジスタＰＣｎを構成する各ビット（１６ビット）の意味づけは、単色過去三段履歴制御の場合は以下の通りとなる。
【００２８】
図７は、２色制御の場合のレジスタを構成する各ビットの意味づけの説明図である。
ここで、論理値ｄ0、ｄ1は黒色、論理値／ｄ0、／ｄ1は、赤もしくは無色を表しており、論理値ｄ2、ｄ3は赤（黒）色、論理値／ｄ2、／ｄ3は、黒もしくは無色を表している。
図７中、ｂｘ（Ｘ＝０〜Ｆｈ、ｈはヘキサデシマル）は、レジスタＰＣn0〜ＰＣnFを構成するビットである。
例えば、数１に示した式において、ビットｂ0に対応する論理値は、／ｄ0〜／ｄ3の４つとなる。また、ビットｂ8に対応する論理値は、／ｄ0〜／ｄ2およびｄ3の４つとなる。また、ビットｂ15に対応する論理値は、ｄ0〜ｄ3の４つとなる。
【００２９】
次に実施形態の動作を説明する。
［１］単色過去一段履歴印字制御
まず、単色過去一段履歴印字制御の場合について説明する。
単色過去１段履歴印字制御とは、単色で印字を行う場合に、前回の印字履歴のみ（過去一段履歴）を参照して印字制御を行うものである。
以下の説明においては、説明の簡略化のため、通電期間の分割は行わないものとし、印字ヘッド部１２への出力は一本しかないものとする。
【００３０】
図８は、単色過去一段履歴制御の場合の要部概要構成ブロック図である。
単色過去一段履歴印字制御を行う場合には、ラインバッファ部３１において第１ラインバッファＢ１（今回の印刷画素データｄ０格納用）および第２ラインバッファＢ２（前回の印刷画素データｄ1格納用）を用い、印刷画素データｄ０は第１シフトレジスタ群４１に転送され、印刷画素データｄ1は、第２シフトレジスタ群４２に転送される。
【００３１】
図９は、単色過去一段履歴印字制御におけるタイミングチャートである。
第１シフトレジスタ群４１に格納された印刷画素データｄ０および第２シフトレジスタ群４２に格納された印刷画素データｄ1は、図９に示すように、シーケンサ部３７が出力したクロック信号ＣＬＫに基づいて、それぞれ第１論理回路７１および第２論理回路７２に順次転送される。
これにより、第１論理回路７１は、前回の印字履歴、すなわち、前回の印刷画素データｄ1に基づく通電（履歴通電）用の履歴データを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
【００３２】
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された履歴データは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、履歴データに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
これと並行して、第２論理回路７２は、今回の印刷画素データｄ０に基づく通電（本通電）用の本データを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された本データは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、履歴データに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
【００３３】
図１０は、第１論理回路７１の等価回路図である。
すなわち、印刷画素データｄ０および印刷画素データｄ1が入力されると、印刷画素データｄ０の論理値と、印刷画素データｄ1の論理値をインバータ回路（ノット回路）７１Ａにより反転した反転印刷画素データ／ｄ1の論理値と、の論理積をＡＮＤ回路７１Ｂにより求め、出力論理値Ｓ1として出力することとなる。
図１１は、単色過去一段履歴印字制御における第１論理回路のレジスタ設定説明図である。
上記動作を行うに際し、図１１に示すように、第１論理回路７１は、レジスタＰＣ3D、レジスタＰＣ35、レジスタＰＣ39、レジスタＰＣ31の値が“１”とされ、他のレジスタについては、値が“０”とされている。
図１２は、第１論理回路の具体的動作状態説明図である。
この結果、第１論理回路７１において、実効的に動作するのは、図１２に太線で示すように、インバータ８１-1、ＡＮＤ回路８２-13、８２-5、８２-9、８２-1のみとなる。
【００３４】
図１３は、第２論理回路７２の等価回路図である。
すなわち、印刷画素データｄ０および印刷画素データｄ1が入力されると、印刷画素データｄ０の論理値を出力論理値Ｓ2 として出力することとなる。
図１４は、単色過去一段履歴印字制御における第２論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第１論理回路７１は、図１４に示すように、レジスタＰＣ2F、レジスタＰＣ27、レジスタＰＣ2B、レジスタＰＣ23、レジスタＰＣ2D、レジスタＰＣ25、レジスタＰＣ29、レジスタＰＣ21の値が“１”とされ、他のレジスタについては、値が“０”とされている。
図１５は、第２論理回路の具体的動作状態説明図である。
この結果、第２論理回路７２において、実効的に動作するのは、図１５に太線で示すように、ＡＮＤ回路８２-15、８２-7、８２-11、８２-3、８２-13、８２-5、８２-9、８２-1のみとなる。
【００３５】
［２］２色印字制御
次に２色印字制御の場合について説明する。なお、以下の説明においては、通電時間が短い、すなわち、感熱紙の温度が低いと赤色となり、通電時間が長い、すなわち、感熱紙の温度が高いと赤色状態を介して黒色となる場合について説明する。
図１６は、２色印字制御の場合の要部概要構成ブロック図である。
２色印字制御を行う場合には、ラインバッファ部３１において第１ラインバッファＢ１（今回の黒色の印刷画素データｄ０格納用）、第２ラインバッファＢ２（前回の黒色の印刷画素データｄ1格納用）、第３ラインバッファＢ3 （今回の赤色の印刷画素データｄ2 格納用）、第４ラインバッファＢ4 （前回の赤色の印刷画素データｄ3 格納用）、を用い、印刷画素データｄ０は第１シフトレジスタ群４１に転送され、印刷画素データｄ1は、第２シフトレジスタ群４２に転送され、印刷画素データｄ2 は第３シフトレジスタ群４３に転送され、印刷画素データｄ3 は、第４シフトレジスタ群４４に転送される。
【００３６】
第１シフトレジスタ群４１に格納された印刷画素データｄ０、第２シフトレジスタ群４２に格納された印刷画素データｄ1、第３シフトレジスタ群４３に格納された印刷画素データｄ2 および第４シフトレジスタ群４４に格納された印刷画素データｄ3 は、図１６に示すように、シーケンサ部３７が出力したクロック信号ＣＬＫに基づいて、それぞれ第１論理回路７１、第２論理回路７２および第３論理回路７３に順次転送される。
これにより、第１論理回路７１は、印刷データＤＡＴＡとして、今回の黒色の印刷画素データｄ０、今回の赤色の印刷画素データｄ2および前回の赤色の印刷画素データｄ3に基づく第１通電期間用の第１通電データＩを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第１通電データＩは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第１通電データＩに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
【００３７】
第１通電データＩに対応する印字と並行して、第２論理回路７２は、今回の黒色の印刷画素データｄ０、前回の黒色の印刷画素データｄ1および今回の赤色の印刷画素データｄ2に基づく第２通電期間用の第２通電データＩＩを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第２通電データＩＩは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第２通電データＩＩに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
さらに第２通電データＩＩに対応する印字と並行して、第３論理回路７３は、今回の黒色の印刷画素データｄ０に基づく第３通電期間用の第３通電データＩＩＩを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
【００３８】
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第３通電データＩＩＩは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第３通電データＩＩＩに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
ここで、具体的な通電パターンについて説明する。
【００３９】
図１７は、２色印字制御の場合の通電パターンの説明図である。
前回が黒色印字であり、今回が赤色印字である場合には、図１７に示すように、第１通電期間のみ通電される。すなわち、通電期間としては、最小の通電期間である。
また、前回が赤色印字であり、今回も赤色印字である場合には、図１７に示すように、第２通電期間のみ通電される。
また、前回の印字がなく、今回が赤色印字である場合には、図１７に示すように第１通電期間および第２通電期間に通電がなされる。
また、前回が黒色印字であり、今回も黒色印字である場合には、図１７に示すように、第１通電期間および第３通電期間に通電される。
また、前回が赤色印字であり、今回が黒色印字である場合には、図１７に示すように、第２通電期間および第３通電期間に通電される。
また、前回の印字がなく、今回が黒色印字である場合には、図１７に示すように第１通電期間、第２通電期間および第３通電期間に通電がなされる。すなわち、通電期間としては、最大の通電期間である。
【００４０】
図１８は、２色印字制御時の第１論理回路の等価回路図である。
すなわち、印刷画素データｄ０、印刷画素データｄ1および印刷画素データｄ3が入力されると、印刷画素データｄ０の論理値と、印刷画素データｄ1の論理値の論理和をＯＲ回路により求め、印刷画素データｄ3 をインバータ（ノット回路）により反転した反転印刷画素データ／ｄ3 の論理値と、ＯＲ回路の出力である論理和と、の論理積をＡＮＤ回路により求め、出力論理値Ｉとして出力することとなる。
図１９は、２色印字制御時の第１論理回路のレジスタ設定説明図である。
上記動作を行うに際し、図１９に示すように、第１論理回路７１は、レジスタＰＣ27、レジスタＰＣ23、レジスタＰＣ25、レジスタＰＣ21、レジスタＰＣ24、レジスタＰＣ26の値が“１”とされ、他のレジスタについては、値が“０”とされている。
【００４１】
図２０は、２色印字制御時の第２論理回路の等価回路図である。
すなわち、印刷画素データｄ０、印刷画素データｄ1および印刷画素データｄ2 が入力されると、印刷画素データｄ０の論理値と、印刷画素データｄ2 の論理値の論理和をＯＲ回路７２Ａにより求め、印刷画素データｄ1 をインバータ（ノット回路）７２Ｂにより反転した反転印刷画素データ／ｄ1 の論理値と、ＯＲ回路７２Ａの出力である論理和と、の論理積をＡＮＤ回路７２Ｃにより求め、出力論理値ＩＩとして出力することとなる。
図２１は、２色印字制御時の第２論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第２論理回路７２は、図２１に示すように、レジスタＰＣ1D、レジスタＰＣ13、レジスタＰＣ11、レジスタＰＣ19、レジスタＰＣ1C、レジスタＰＣ14の値が“１”とされ、他のレジスタについては、値が“０”とされている。
【００４２】
図２２は、２色印字制御時の第３論理回路の等価回路図である。
すなわち、印刷画素データｄ０ が入力されると、印刷画素データｄをそのまま出力論理値ＩＩIとして出力することとなる。
図２３は、２色印字制御時の第３論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第３論理回路７３は、図２３に示すように、レジスタＰＣ0F、レジスタＰＣ07、レジスタＰＣ03、レジスタＰＣ0B、レジスタＰＣ0D、レジスタＰＣ05、レジスタＰＣ01、レジスタＰＣ09の値が“１”とされ、他のレジスタについては、値が“０”とされている。
【００４３】
［３］２色印字制御の他の制御
次に２色印字制御の他の制御について説明する。この場合において、先の２色印字制御の場合と異なる点は、通電期間を第１通電期間〜第４通電期間の４つに分割し、赤色印字を重視した設定となっている点である。
図２４は、２色印字制御の他の制御の場合の通電パターンの説明図である。
本実施形態においては、図２４に示すように、第１通電期間、第２通電期間、第３通電期間、第４通電期間の４つの通電期間の長さの比率は、１５％、４５％、２０％、２０％となっている。しかしながら、これに限られるものではない。
本実施形態においても、ラインバッファ部３１において第１ラインバッファＢ１（今回の黒色の印刷画素データｄ０格納用）、第２ラインバッファＢ２（前回の黒色の印刷画素データｄ1格納用）、第３ラインバッファＢ3 （今回の赤色の印刷画素データｄ2 格納用）、第４ラインバッファＢ4 （前回の赤色の印刷画素データｄ3  格納用）、を用い、印刷画素データｄ０は第１シフトレジスタ群４１に転送され、印刷画素データｄ1は、第２シフトレジスタ群４２に転送され、印刷画素データｄ2 は第３シフトレジスタ群４３に転送され、印刷画素データｄ3 は、第４シフトレジスタ群４４に転送される。
【００４４】
第１シフトレジスタ群４１に格納された印刷画素データｄ０、第２シフトレジスタ群４２に格納された印刷画素データｄ1、第３シフトレジスタ群４３に格納された印刷画素データｄ2 および第４シフトレジスタ群４４に格納された印刷画素データｄ3 は、図１６に示すように、シーケンサ部３７が出力したクロック信号ＣＬＫに基づいて、それぞれ第１論理回路７１、第２論理回路７２および第３論理回路７３に順次転送される。
これにより、第１論理回路７１は、印刷データＤＡＴＡとして、今回の黒色の印刷画素データｄ０、今回の赤色の印刷画素データｄ2および前回の赤色の印刷画素データｄ3に基づく第１通電期間用の第１通電データＩを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第１通電データＩは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第１通電データＩに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
【００４５】
第１通電データＩに対応する印字と並行して、第２論理回路７２は、今回の黒色の印刷画素データｄ０、前回の黒色の印刷画素データｄ1および今回の赤色の印刷画素データｄ2に基づく第２通電期間用の第２通電データＩＩを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第２通電データＩＩは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第２通電データＩＩに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
さらに第２通電データＩＩに対応する印字と並行して、第３論理回路７３は、今回の黒色の印刷画素データｄ０に基づく第３通電期間用の第３通電データＩＩＩを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
【００４６】
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第３通電データＩＩＩは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第３通電データＩＩＩに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
さらに第３通電データＩＩＩに対応する印字と並行して、第４論理回路７４は、今回の黒色の印刷画素データｄ０に基づく第３通電期間用の第４通電データＩＶを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第４通電データＩＶは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第４通電データＩＶに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
【００４７】
ここで、具体的な通電パターンについて説明する。
図２５は、２色印字制御の他の制御の場合の通電パターンの具体的な説明図である。
前回が黒色印字であり、今回が赤色印字である場合には、図２５に示すように、第４通電期間のみ通電される。すなわち、通電期間としては、最小の通電期間である。
また、前回が赤色印字であり、今回も赤色印字である場合には、図２５に示すように、第１通電期間および第４通電期間のみ通電される。
また、前回の印字がなく、今回が赤色印字である場合には、図２５に示すように第３通電期間および第４通電期間に通電がなされる。
また、前回が黒色印字であり、今回も黒色印字である場合には、図２５に示すように、第２通電期間、第３通電期間および第４通電期間に通電される。
また、前回が赤色印字であり、今回が黒色印字である場合には、図２５に示すように、第２通電期間、第３通電期間および第４通電期間に通電される。
また、前回の印字がなく、今回が黒色印字である場合には、図２５に示すように第１通電期間、第２通電期間、第３通電期間および第４通電期間に通電がなされる。すなわち、通電期間としては、最大の通電期間である。
【００４８】
図２６は、２色印字制御の他の制御時の第１論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第１論理回路７１は、図２６に示すように、レジスタＰＣ35、レジスタＰＣ31、レジスタＰＣ3Cの値が“１”とされ、他のレジスタについては、値が“０”とされている。
【００４９】
図２７は、２色印字制御の他の制御時の第２論理回路のレジスタ設定説明図である。
また、第２論理回路７２は、図２７に示すように、レジスタＰＣ2F、レジスタＰＣ27、レジスタＰＣ23、レジスタＰＣ21、レジスタＰＣ2D、レジスタＰＣ25、レジスタＰＣ21、レジスタＰＣ29の値が“１”とされ、他のレジスタについては、値が“０”とされている。
【００５０】
図２８は、２色印字制御の他の制御時の第３論理回路のレジスタ設定説明図である。
また、第３論理回路７３は、図２８に示すように、レジスタＰＣ2F、レジスタＰＣ27、レジスタＰＣ23、レジスタＰＣ11、レジスタＰＣ1D、レジスタＰＣ15、レジスタＰＣ11、レジスタＰＣ19、
レジスタＰＣ14の値が“１”とされ、他のレジスタについては、値が“０”とされている。
【００５１】
図２９は、２色印字制御の他の制御時の第４論理回路のレジスタ設定説明図である。
また、第４論理回路７４は、図２９に示すように、レジスタＰＣ0F、レジスタＰＣ07、レジスタＰＣ03、レジスタＰＣ01、レジスタＰＣ0D、レジスタＰＣ05、レジスタＰＣ01、レジスタＰＣ09、レジスタＰＣ0C、レジスタＰＣ04、レジスタＰＣ0E、レジスタＰＣ06の値が“１”とされ、他のレジスタについては、値が“０”とされている。
【００５２】
［４］一段履歴階調印字制御
次に一段履歴階調印字制御について説明する。
図３０は、通電パルス期間の説明図である。
この場合において、標準通電パルス期間を１とした場合に、図３０に示すように、第１パルスの通電期間は８／１５、第２パルスの通電期間は４／１５、第３パルスの通電期間は２／１５、第４パルスの通電期間は１／１５となっている。
【００５３】
図３１は、一段履歴階調印字制御の説明図である。
また、本実施形態は、前回の印字履歴に基づいて、濃度０〜濃度３の４階調制御を行う場合である。
本実施形態においても、ラインバッファ部３１において第１ラインバッファＢ１（今回の印字濃度が濃度１又は濃度３の場合の印刷画素データｄ０格納用）、第２ラインバッファＢ２（今回の印字濃度が濃度２または濃度３の場合の印刷画素データｄ1格納用）、第３ラインバッファＢ3 （前回の印字濃度が濃度１又は濃度３の場合の印刷画素データｄ2 格納用）、第４ラインバッファＢ4 （前回の印字濃度が濃度２または濃度３の場合の印刷画素データｄ3  格納用）、を用い、印刷画素データｄ０は第１シフトレジスタ群４１に転送され、印刷画素データｄ1は、第２シフトレジスタ群４２に転送され、印刷画素データｄ2 は第３シフトレジスタ群４３に転送され、印刷画素データｄ3 は、第４シフトレジスタ群４４に転送される。
【００５４】
第１シフトレジスタ群４１に格納された印刷画素データｄ０、第２シフトレジスタ群４２に格納された印刷画素データｄ1、第３シフトレジスタ群４３に格納された印刷画素データｄ2 および第４シフトレジスタ群４４に格納された印刷画素データｄ3 は、図１６に示すように、シーケンサ部３７が出力したクロック信号ＣＬＫに基づいて、それぞれ第１論理回路７１、第２論理回路７２および第３論理回路７３に順次転送される。
これにより、第１論理回路７１は、印刷データＤＡＴＡとして、前回の印字濃度が濃度１又は濃度３の場合の印刷画素データｄ2 に基づく第１通電期間用の第１通電データＩを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第１通電データＩは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第１通電データＩに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
【００５５】
第１通電データＩに対応する印字と並行して、第２論理回路７２は、今回の印字濃度が濃度１又は濃度３の場合の印刷画素データｄ０に基づく第２通電期間用の第２通電データＩＩを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第２通電データＩＩは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第２通電データＩＩに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
さらに第２通電データＩＩに対応する印字と並行して、第３論理回路７３は、
今回の印字濃度が濃度１又は濃度３の場合の印刷画素データｄ０、前回の印字濃度が濃度１又は濃度３の場合の印刷画素データｄ2および前回の印字濃度が濃度２または濃度３の場合の印刷画素データｄ3 に基づく第３通電期間用の第３通電データＩＩＩを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
【００５６】
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第３通電データＩＩＩは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第３通電データＩＩＩに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
さらに第３通電データＩＩＩに対応する印字と並行して、第４論理回路７４は、今回の印字濃度が濃度１又は濃度３の場合の印刷画素データｄ０、今回の印字濃度が濃度２または濃度３の場合の印刷画素データｄ1および前回の印字濃度が濃度１又は濃度３の場合の印刷画素データｄ2 格納用に基づく第３通電期間用の第４通電データＩＶを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第４通電データＩＶは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第４通電データＩＶに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
【００５７】
図３２は、一段履歴階調印字制御時の第１論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第１論理回路７１は、図３２に示すように、レジスタＰＣ3E、レジスタＰＣ3C、レジスタＰＣ3B、レジスタＰＣ3D、レジスタＰＣ37、レジスタＰＣ35、レジスタＰＣ34、レジスタＰＣ36の値が“１”とされ、他のレジスタについては、値が“０”とされている。
【００５８】
図３３は、一段履歴階調印字制御時の第２論理回路のレジスタ設定説明図である。
第２論理回路７２は、図２７に示すように、レジスタＰＣ2F、レジスタＰＣ27、レジスタＰＣ23、レジスタＰＣ2B、レジスタＰＣ2D、レジスタＰＣ25、レジスタＰＣ21、レジスタＰＣ29の値が“１”とされ、他のレジスタについては、値が“０”とされている。
【００５９】
図３４は、一段履歴階調印字制御時の第３論理回路のレジスタ設定説明図である。
第３論理回路７３は、図２８に示すように、レジスタＰＣ13、レジスタＰＣ1B、レジスタＰＣ11、レジスタＰＣ19、レジスタＰＣ10、レジスタＰＣ18、レジスタＰＣ12、レジスタＰＣ1Aの値が“１”とされ、他のレジスタについては、値が“０”とされている。
【００６０】
図３５は、一段履歴階調印字制御時の第４論理回路のレジスタ設定説明図である。
また、第４論理回路７４は、図２９に示すように、レジスタＰＣ05、レジスタＰＣ01、レジスタＰＣ09、レジスタＰＣ0C、レジスタＰＣ00、レジスタＰＣ08の値が“１”とされ、他のレジスタについては、値が“０”とされている。
以上の説明のように、本実施形態によれば、一段履歴階調印字制御が一種類の論理回路を用いて行える。
【００６１】
［５］１３段階階調印字制御
次に１３段階階調印字制御について説明する。この場合においても、標準通電パルス期間を１とした場合に、図３０に示したように、第１パルスの通電期間は８／１５、第２パルスの通電期間は４／１５、第３パルスの通電期間は２／１５、第４パルスの通電期間は１／１５となっている。
また、本実施形態は、濃度０〜濃度１２の１３階調制御を行う場合である。
【００６２】
図３６は、１３段階階調印字制御の説明図である。
本実施形態においても、ラインバッファ部３１において第１ラインバッファＢ１（印字濃度が濃度５以上の場合の印刷画素データｄ０格納用）、第２ラインバッファＢ２（印字濃度が濃度１〜４、濃度９〜１２の場合の印刷画素データｄ1格納用）、第３ラインバッファＢ3 （印字濃度が濃度３、４、７、８、１１、１２の場合の印刷画素データｄ2 格納用）、第４ラインバッファＢ4 （印字濃度が濃度２、４、６、８、１０、１２の場合の印刷画素データｄ3  格納用）、を用い、印刷画素データｄ０は第１シフトレジスタ群４１に転送され、印刷画素データｄ1は、第２シフトレジスタ群４２に転送され、印刷画素データｄ2 は第３シフトレジスタ群４３に転送され、印刷画素データｄ3 は、第４シフトレジスタ群４４に転送される。
【００６３】
第１シフトレジスタ群４１に格納された印刷画素データｄ０、第２シフトレジスタ群４２に格納された印刷画素データｄ1、第３シフトレジスタ群４３に格納された印刷画素データｄ2 および第４シフトレジスタ群４４に格納された印刷画素データｄ3 は、図１６に示すように、シーケンサ部３７が出力したクロック信号ＣＬＫに基づいて、それぞれ第１論理回路７１、第２論理回路７２および第３論理回路７３に順次転送される。
これにより、第１論理回路７１は、印刷データＤＡＴＡとして、印字濃度が濃度５以上の場合の印刷画素データｄ０に基づく第１通電期間用の第１通電データＩを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第１通電データＩは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第１通電データＩに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
【００６４】
第１通電データＩに対応する印字と並行して、第２論理回路７２は、印字濃度が濃度１〜４場合の印刷画素データｄ1に基づく第２通電期間用の第２通電データＩＩを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第２通電データＩＩは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第２通電データＩＩに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
さらに第２通電データＩＩに対応する印字と並行して、第３論理回路７３は、印字濃度が濃度３、４、７、８、１１、１２の場合の印刷画素データｄ2に基づく第３通電期間用の第３通電データＩＩＩを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
【００６５】
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第３通電データＩＩＩは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第３通電データＩＩＩに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
さらに第３通電データＩＩＩに対応する印字と並行して、第４論理回路７４は、印字濃度が濃度２、４、６、８、１０、１２の場合の印刷画素データｄ3に基づく第３通電期間用の第４通電データＩＶを論理演算により生成し、端子制御回路部３５を介して印字ヘッド部１２のシフトレジスタ２３に転送する。
その後、ラッチ信号／ＬＡＴが“Ｌ”レベルとなると、シフトレジスタ２３に格納された第４通電データＩＶは、ラッチ回路２４に転送され、ストローブ信号／ＳＴＢが“Ｌ”レベルとなることにより、第４通電データＩＶに対応する駆動回路２２が発熱素子２１を駆動して、印字がなされることとなる。
【００６６】
図３７は、１３段階階調印字制御時の第１論理回路のレジスタ設定説明図である。
上記動作を行うに際し、第１論理回路７１は、図３２に示すように、レジスタＰＣ3F、レジスタＰＣ37、レジスタＰＣ33、レジスタＰＣ3B、レジスタＰＣ3D、レジスタＰＣ35、レジスタＰＣ31、レジスタＰＣ39の値が“１”とされ、他のレジスタについては、値が“０”とされている。
【００６７】
図３８は、１３段階階調印字制御時の第２論理回路のレジスタ設定説明図である。
第２論理回路７２は、図３８に示すように、レジスタＰＣ2F、レジスタＰＣ27、レジスタＰＣ23、レジスタＰＣ2B、レジスタＰＣ2E、レジスタＰＣ26、レジスタＰＣ22、レジスタＰＣ2Aの値が“１”とされ、他のレジスタについては、値が“０”とされている。
【００６８】
図３９は、１３段階階調印字制御時の第３論理回路のレジスタ設定説明図である。
第３論理回路７３は、図３９に示すように、レジスタＰＣ1F、レジスタＰＣ17、レジスタＰＣ1C、レジスタＰＣ15、レジスタＰＣ1C、レジスタＰＣ14、レジスタＰＣ1E、レジスタＰＣ16の値が“１”とされ、他のレジスタについては、値が“０”とされている。
【００６９】
図４０は、１３段階階調印字制御時の第４論理回路のレジスタ設定説明図である。
また、第４論理回路７４は、図４０に示すように、レジスタＰＣ0F、レジスタＰＣ0B、レジスタＰＣ0D、レジスタＰＣ09、レジスタＰＣ0C、レジスタＰＣ08、レジスタＰＣ0E、レジスタＰＣ0Aの値が“１”とされ、他のレジスタについては、値が“０”とされている。
以上の説明のように、本実施形態によれば、１３段階階調印字制御が一種類の論理回路を用いて行える。
【００７０】
以上の説明のように、各実施形態によれば、一種類の論理回路で複数の印字モードに対応することが可能であるとともに、各印字モードにおいても、論理の動的な変更を容易として、より高品質な印字を行うことができる。
また、印字動作中でも、論理の変更が容易であるため、様々な印刷態様に容易に適応することが可能である。
【００７１】
以上、本発明の一実施形態を図面に沿って説明したが、本発明は前記実施形態において示された事項に限定されず、特許請求の範囲及び発明の詳細な説明の記載、並びに周知の技術に基づいて、当業者がその変更・応用を行うことができる範囲が含まれる。前記実施形態においては、４つの論理的バッファＢ1〜Ｂ4を用意したが、印字モードによっては少なくとも２つのバッファを備えるようにしていればよい。
【図面の簡単な説明】
【００７２】
【図１】実施形態のラインサーマルプリンタの概要構成ブロック図である。
【図２】印字ヘッド部の概要構成ブロック図である。
【図３】印字制御部の概要構成ブロック図である。
【図４】印字制御部の要部構成ブロック図である。
【図５】第１論理回路（〜第４論理回路）を具体的に実現する場合の論理回路ブロック図である。
【図６】単色過去三段履歴制御の場合のレジスタを構成する各ビットの意味づけの説明図である。
【図７】２色制御の場合のレジスタを構成する各ビットの意味づけの説明図である。
【図８】単色過去一段履歴制御の場合の要部概要構成ブロック図である。
【図９】単色過去一段履歴印字制御におけるタイミングチャートである。
【図１０】第１論理回路の等価回路図である。
【図１１】単色過去一段履歴印字制御における第１論理回路のレジスタ設定説明図である。
【図１２】第１論理回路の具体的動作状態説明図である。
【図１３】第２論理回路の等価回路図である。
【図１４】単色過去一段履歴印字制御における第２論理回路のレジスタ設定説明図である。
【図１５】第２論理回路の具体的動作状態説明図である。
【図１６】２色印字制御の場合の要部概要構成ブロック図である。
【図１７】２色印字制御の場合の通電パターンの説明図である。
【図１８】２色印字制御時の第１論理回路の等価回路図である。
【図１９】２色印字制御時の第１論理回路のレジスタ設定説明図である。
【図２０】２色印字制御時の第２論理回路の等価回路図である。
【図２１】２色印字制御時の第２論理回路のレジスタ設定説明図である。
【図２２】２色印字制御時の第３論理回路の等価回路図である。
【図２３】２色印字制御時の第３論理回路のレジスタ設定説明図である。
【図２４】２色印字制御の他の制御の場合の通電パターンの説明図である。
【図２５】２色印字制御の他の制御の場合の通電パターンの具体的な説明図である。
【図２６】２色印字制御の他の制御時の第１論理回路のレジスタ設定説明図である。
【図２７】２色印字制御の他の制御時の第２論理回路のレジスタ設定説明図である。
【図２８】２色印字制御の他の制御時の第３論理回路のレジスタ設定説明図である。
【図２９】２色印字制御の他の制御時の第４論理回路のレジスタ設定説明図である。
【図３０】通電パルス期間の説明図である。
【図３１】一段履歴階調印字制御の説明図である。
【図３２】一段履歴階調印字制御時の第１論理回路のレジスタ設定説明図である。
【図３３】一段履歴階調印字制御時の第２論理回路のレジスタ設定説明図である。
【図３４】一段履歴階調印字制御時の第３論理回路のレジスタ設定説明図である。
【図３５】一段履歴階調印字制御時の第４論理回路のレジスタ設定説明図である。
【図３６】１３段階階調印字制御の説明図である。
【図３７】１３段階階調印字制御時の第１論理回路のレジスタ設定説明図である。
【図３８】１３段階階調印字制御時の第２論理回路のレジスタ設定説明図である。
【図３９】１３段階階調印字制御時の第３論理回路のレジスタ設定説明図である。
【図４０】１３段階階調印字制御時の第４論理回路のレジスタ設定説明図である。
【符号の説明】
【００７３】
１０…ラインサーマルプリンタ、１１…コントローラ、１２…印字ヘッド部、１３…印字制御部（駆動制御部）、２１…発熱素子、２２…駆動回路（発熱素子駆動回路）、３１…ラインバッファ部、３２…シフトレジスタ部、３４…論理回路部、３５…端子制御回路部、３６…設定レジスタ部（設定記憶部）、３７…シーケンサ部、７１〜７４…第１〜第４論理回路（論理回路部）、Ｂ1〜Ｂ4 …第１〜第４ラインバッファ
【図１】
0004848705.tif 000003
【図２】
0004848705.tif 000004
【図３】
0004848705.tif 000005
【図４】
0004848705.tif 000006
【図５】
0004848705.tif 000007
【図６】
0004848705.tif 000008
【図７】
0004848705.tif 000009
【図８】
0004848705.tif 000010
【図９】
0004848705.tif 000011
【図１０】
0004848705.tif 000012
【図１１】
0004848705.tif 000013
【図１２】
0004848705.tif 000014
【図１３】
0004848705.tif 000015
【図１４】
0004848705.tif 000016
【図１５】
0004848705.tif 000017
【図１６】
0004848705.tif 000018
【図１７】
0004848705.tif 000019
【図１８】
0004848705.tif 000020
【図１９】
0004848705.tif 000021
【図２０】
0004848705.tif 000022
【図２１】
0004848705.tif 000023
【図２２】
0004848705.tif 000024
【図２３】
0004848705.tif 000025
【図２４】
0004848705.tif 000026
【図２５】
0004848705.tif 000027
【図２６】
0004848705.tif 000028
【図２７】
0004848705.tif 000029
【図２８】
0004848705.tif 000030
【図２９】
0004848705.tif 000031
【図３０】
0004848705.tif 000032
【図３１】
0004848705.tif 000033
【図３２】
0004848705.tif 000034
【図３３】
0004848705.tif 000035
【図３４】
0004848705.tif 000036
【図３５】
0004848705.tif 000037
【図３６】
0004848705.tif 000038
【図３７】
0004848705.tif 000039
【図３８】
0004848705.tif 000040
【図３９】
0004848705.tif 000041
【図４０】
0004848705.tif 000042