(57)【特許請求の範囲】
【請求項１】
画像を複数の矩形に分割した場合に、矩形内の画素同士の位置関係を維持したまま当該矩形内の画素群のデータを保持するレジスタを、それぞれの矩形の位置関係に対応して矩形毎に有し、入力された命令によって指定された第１のレジスタにおいて該命令によって指定された位置に保持されている注目画素のデータと当該注目画素の所定方向に隣接する隣接画素のデータとを用いてデータ処理を行うデータ処理装置であって、
前記第１のレジスタが保持している画素群のデータに対応する第１の矩形を前記画像上で前記所定方向に１画素分移動させた矩形を第２の矩形とし、該第２の矩形内に含まれる画素群のうち前記第１の矩形内には含まれない画素群のデータを保持する１つ以上のレジスタを第２のレジスタとして指示するレジスタ指示手段と、
前記第１のレジスタ内で、前記第２の矩形内に含まれる画素群のデータを、第１の画素群データとして指示する第１の画素群データ指示手段と、
前記第２のレジスタ内で、前記第２の矩形内に含まれる画素群のデータを、第２の画素群データとして指示する第２の画素群データ指示手段と、
前記第１の画素群データ及び前記第２の画素群データを合わせた前記第２の矩形内の画素群データにおいて、前記指定された位置にある画素のデータを前記隣接画素のデータとして指示するデータ指示手段と
を備えることを特徴とするデータ処理装置。
【請求項２】
画像を複数の矩形に分割した場合に、矩形内の画素同士の位置関係を維持したまま当該矩形内の画素群のデータを保持するレジスタを、それぞれの矩形の位置関係に対応して矩形毎に有し、入力された命令によって指定された第１のレジスタにおいて該命令によって指定された位置に保持されている注目画素のデータと当該注目画素の所定方向に隣接する隣接画素のデータとを用いてデータ処理を行うデータ処理装置の制御方法であって、
前記データ処理装置が有するレジスタ指示手段が、前記第１のレジスタが保持している画素群のデータに対応する第１の矩形を前記画像上で前記所定方向に１画素分移動させた矩形を第２の矩形とし、該第２の矩形内に含まれる画素群のうち前記第１の矩形内には含まれない画素群のデータを保持する１つ以上のレジスタを第２のレジスタとして指示するレジスタ指示工程と、
前記データ処理装置が有する第１の画素群データ指示手段が、前記第１のレジスタ内で、前記第２の矩形内に含まれる画素群のデータを、第１の画素群データとして指示する第１の画素群データ指示工程と、
前記データ処理装置が有する第２の画素群データ指示手段が、前記第２のレジスタ内で、前記第２の矩形内に含まれる画素群のデータを、第２の画素群データとして指示する第２の画素群データ指示工程と、
前記データ処理装置が有するデータ指示手段が、前記第１の画素群データ及び前記第２の画素群データを合わせた前記第２の矩形内の画素群データにおいて、前記指定された位置にある画素のデータを前記隣接画素のデータとして指示するデータ指示工程と
を備えることを特徴とするデータ処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、注目画素とそれに隣接する画素とを用いたデータ処理を行うための技術に関するものである。
【背景技術】
【０００２】
プログラムによって処理内容を規定し、実行する手段を用いて画像などのデータ処理を実現している技術がある。このような技術で用いられる処理にはいわゆるプロセッサやDSPと呼ばれる処理手段が適用されている。これらの処理手段には、画像データを画像の幾何学的な位置関係を維持したビットマップ状態で保持して画像処理を行っているものがある（例えば、特許文献１参照）。この場合、例えば６４bit長のレジスタを縦８画素、横８画素の２値画像プレーンとして扱い、処理を行うようにしているものがある。
【特許文献１】特開平９−２２４５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら上記従来例などにおいて、着目する画素及び、これに隣接する画素を参照する画像処理を行おうとした場合、たとえ画像プレーンが８×８画素の情報を有していたとしても、プレーンの端部においては隣接画素参照できない。そのために、参照画素の入れ替えなど端部における特別な処理が必要となり、この画像処理を行う際の命令数、実行サイクル数が増加し、プログラムの容易性が低下するという課題があった。
【０００４】
本発明はこのような問題に鑑みて成されたものであり、注目画素、及びこれに隣接する画素を用いた画像処理を、少ない命令数、少ない実行サイクル数、容易なプログラミングでもって実行可能にするための技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の目的を達成するために、例えば、本発明のデータ処理装置は以下の構成を備える。
【０００６】
即ち、画像を複数の矩形に分割した場合に、矩形内の画素同士の位置関係を維持したまま当該矩形内の画素群のデータを保持するレジスタを、それぞれの矩形の位置関係に対応して矩形毎に有し、入力された命令によって指定された第１のレジスタにおいて該命令によって指定された位置に保持されている注目画素のデータと当該注目画素の所定方向に隣接する隣接画素のデータとを用いてデータ処理を行うデータ処理装置であって、
前記第１のレジスタが保持している画素群のデータに対応する第１の矩形を前記画像上で前記所定方向に１画素分移動させた矩形を第２の矩形とし、該第２の矩形内に含まれる画素群のうち前記第１の矩形内には含まれない画素群のデータを保持する１つ以上のレジスタを第２のレジスタとして指示するレジスタ指示手段と、
前記第１のレジスタ内で、前記第２の矩形内に含まれる画素群のデータを、第１の画素群データとして指示する第１の画素群データ指示手段と、
前記第２のレジスタ内で、前記第２の矩形内に含まれる画素群のデータを、第２の画素群データとして指示する第２の画素群データ指示手段と、
前記第１の画素群データ及び前記第２の画素群データを合わせた前記第２の矩形内の画素群データにおいて、前記指定された位置にある画素のデータを前記隣接画素のデータとして指示するデータ指示手段と
を備えることを特徴とする。
【０００７】
本発明の目的を達成するために、例えば、本発明のデータ処理装置の制御方法は以下の構成を備える。
【０００８】
即ち、画像を複数の矩形に分割した場合に、矩形内の画素同士の位置関係を維持したまま当該矩形内の画素群のデータを保持するレジスタを、それぞれの矩形の位置関係に対応して矩形毎に有し、入力された命令によって指定された第１のレジスタにおいて該命令によって指定された位置に保持されている注目画素のデータと当該注目画素の所定方向に隣接する隣接画素のデータとを用いてデータ処理を行うデータ処理装置の制御方法であって、
前記データ処理装置が有するレジスタ指示手段が、前記第１のレジスタが保持している画素群のデータに対応する第１の矩形を前記画像上で前記所定方向に１画素分移動させた矩形を第２の矩形とし、該第２の矩形内に含まれる画素群のうち前記第１の矩形内には含まれない画素群のデータを保持する１つ以上のレジスタを第２のレジスタとして指示するレジスタ指示工程と、
前記データ処理装置が有する第１の画素群データ指示手段が、前記第１のレジスタ内で、前記第２の矩形内に含まれる画素群のデータを、第１の画素群データとして指示する第１の画素群データ指示工程と、
前記データ処理装置が有する第２の画素群データ指示手段が、前記第２のレジスタ内で、前記第２の矩形内に含まれる画素群のデータを、第２の画素群データとして指示する第２の画素群データ指示工程と、
前記データ処理装置が有するデータ指示手段が、前記第１の画素群データ及び前記第２の画素群データを合わせた前記第２の矩形内の画素群データにおいて、前記指定された位置にある画素のデータを前記隣接画素のデータとして指示するデータ指示工程と
を備えることを特徴とする。
【発明の効果】
【０００９】
本発明の構成により、注目画素、及びこれに隣接する画素を用いた画像処理を、少ない命令数、少ない実行サイクル数、容易なプログラミングでもって実行可能にすることができる。
【発明を実施するための最良の形態】
【００１０】
以下添付図面を参照して、本発明を好適な実施形態に従って詳細に説明する。
【００１１】
図２は、本実施形態に係るデータ処理装置のハードウェア構成を示すブロック図である。
【００１２】
ＰＭＥＭ２６０は、命令を記憶するためのメモリである。
【００１３】
ＤＥＣＮＴ２４０は、ＰＭＥＭ２６０にアドレスＰＡＤＲを供給し、ＰＭＥＭ２６０からこのアドレスＰＡＤＲに応じて返信される命令ＩＮＳＴを受け、これをデコードし、デコードした結果に応じて以下説明する各種の制御処理を実行する。
【００１４】
ＲＧＦ２００はレジスタファイルであり、ＤＥＣＮＴ２４０から出力される制御信号ＣｎｔＷＢに基づいて、ＲＧＦｅｎ２０１によって書き込み制御信号ｗｅ０，ｗｅ１，，，ｗｅＮが生成される。ＤＥＣＮＴ２４０から出力される制御信号ＳｅｌＷＢに応じて、ＳＯＰ２１０、ＢＯＰ２２０、ＭＩＦ２３０のそれぞれから入力されるデータＳＤＯ，ＢＤＯ，ＭＤＯを書き込みデータＲＷＤとして選択する。そして、書き込みデータＲＷＤ（各レジスタに対しては、ｒｇｄ０，ｒｇｄ１，，，ｒｇｄＫ，，，ｒｇｄＮ）を、書き込み制御信号ｗｅ０，ｗｅ１，，，ｗｅＮに応じて、レジスタｒｅｇ０，ｒｅｇ１，，，ｒｅｇＫ，，，ｒｅｇＮに書き込む。また、ＤＥＣＮＴ２４０から出力される各種の制御信号ＳｅｌＳＡ、ＳｅｌＳＢ、ＳｅｌＰＸに応じて、各レジスタ（ｒｅｇ０，ｒｅｇ１，，，ｒｅｇＫ，，，ｒｅｇＮ）が保持するデータを外部へ出力する。
【００１５】
ＳＯＰ２１０へは、ＲＧＦ２００から、制御信号ＳｅｌＳＡ，ＳｅｌＳＢに応じてセレクタｇｅｎＳｅｌＡ，ｇｅｎＳｅｌＢにより選択されたレジスタデータＳＤＩが出力される。ＳＯＰ２１０は、このレジスタデータに対して、ＤＥＣＮＴ２４０からの制御信号ＣｎｔＳＯＰの状態に応じてデータ処理を施し、処理結果のデータＳＤＯをＲＧＦ２００に出力する。レジスタデータについては後述する。
【００１６】
ＤＭＥＭ２５０は、データを記憶するためのメモリである。
【００１７】
ＭＩＦ２３０は、ＲＧＦ２００内の上記各レジスタ（ｒｅｇ０，ｒｅｇ１，，，ｒｅｇＫ，，，ｒｅｇＮ）とＤＭＥＭ２５０とのデータ通信を行うためのメモリインターフェースである。ＭＩＦ２３０は、制御信号ＳｅｌＳＡ，ＳｅｌＳＢに応じてＲＧＦ２００が有するセレクタｇｅｎＳｅｌＡ，ｇｅｎＳｅｌＢから選択出力されるレジスタの値ＭＤＩを受け取る。ＭＩＦ２３０は、ＤＥＣＮＴ２４０から出力される制御信号ＣｎｔＭＩＦの状態に応じて、レジスタの値ＭＤＩなどから、メモリアドレスを生成し、制御信号とともにＤＭＣＮＴを介してＤＭＥＭ２５０に対するアクセス（生成したメモリアドレスに対するアクセス）を行う。
【００１８】
ＢＯＰ２２０は、上記制御信号SelPXに応じてＲＧＦ２００内のセレクタSelC, SelMidR, SelMidL, SelUpC, SelUpR, SelUpL, SelLwC, SelLwR, SelLwLで選択されたレジスタビットデータＢＤＩを受け取る。ＢＯＰ２２０は、ＤＥＣＮＴ２４０から出力された制御信号CntBOPの状態に応じて、供給されるレジスタビットデータＢＤＩを処理する。
【００１９】
本実施形態に係るデータ処理装置では、先ず、ＤＥＣＮＴ２４０が、これから処理で用いる命令をＰＭＥＭ２６０に要求すべく、命令アドレスＰＡＤＲをＰＭＥＭ２６０に供給する。ＰＭＥＭ２６０は受けた命令アドレスに格納している命令をＩＮＳＴとしてＤＥＣＮＴ２４０に返信する。ＤＥＣＮＴ２４０は受けた命令をデコードし、デコードした命令に従った処理を実行する。
【００２０】
よって、このようにＤＥＣＮＴ２４０が処理を実行することで、データ処理装置を構成する各部が動作し、ＤＭＥＭ２５０に格納されているデータを処理することになる。本実施形態の場合、処理対象のデータは画像データであるので、ＤＭＥＭ２５０には画像データが格納されていることになる。また、この画像は、各画素の画素値が１ビットで表される画像、即ち、二値画像である。
【００２１】
また、本実施形態に係るデータ処理装置は、以下に説明する２つの処理を含む各種の処理を実行する。
【００２２】
１つ目の処理は、ＲＧＦ２００から１乃至複数のレジスタデータをＳＤＩとしてＳＯＰ２１０に供給し、ＳＯＰ２１０はレジスタ間演算等の処理を行い、演算結果のデータをＳＤＯを介してＲＧＦ２００に出力する。このような処理を行うための命令は、図１Ａに示す構成を有する。図１Ａはこのような命令の構成例を示す図である。
【００２３】
同図に示す如く、このような命令は、データ処理を規定するop code、書き込みレジスタを規定するdest、読み出しデータを規定するためのsrcA、srcBの各フィールドから構成されており、各フィールドの内容は、ビットパターンでもって規定される。
【００２４】
２つ目の処理は、ＲＧＦ２００から１乃至複数のレジスタビットデータをＢＤＩとしてＢＯＰ２２０に供給し、ＢＯＰ２２０はビット演算を行い、演算結果のデータをＢＤＯとしてＲＧＦ２００に出力する。このような処理を行うための命令は、図１Ｂに示す構成を有する。図１Ｂはこのような命令の構成例を示す図である。
【００２５】
同図に示す如く、データ処理を規定するop code、書き込みレジスタを規定するdest、読み出しデータを規定するためのsrc、読み出しデータの座標を指定するためのidx,idyの各フィールドから構成されており、srcで規定される読み出されるデータを図１Ｃに有るようなビットプレーン画像とみなし、idx、idyで特定される画素とその周辺の画素を参照して演算を行うような処理に適用できるようになっている。
【００２６】
図１Ｃは、レジスタと画像との関係を示す図である。
【００２７】
即ち、処理対象の画像をＮ個の矩形に分割した場合に、矩形Ｋ（Ｋ＝１，２，，，Ｎ）内の画素同士の位置関係を維持したまま、この矩形Ｋ内の画素群のデータを保持するレジスタがｒｅｇＫである。本実施形態では、１つの矩形のサイズを８画素×８画素とするので、１つのレジスタ内には８画素×８画素のデータが格納されていることになる。
【００２８】
また、それぞれのレジスタは、対応する矩形の位置関係を反映するものであり、例えば図１Ｃを例に取ると、レジスタＫ（ｒｅｇＫ）の右隣はレジスタＫ＋１（ｒｅｇＫ＋１）であり、左斜め上はレジスタＫ−Ｒ−１（ｒｅｇＫ−Ｒ−１）となる。このように、それぞれのレジスタは、対応する矩形の位置関係に対応するものである。
【００２９】
このように、各レジスタに矩形内の画素群のデータが格納されている場合に、注目画素のデータとこの注目画素に隣接する隣接画素のデータとを用いてデータ処理を行う際の、本実施形態に係るデータ処理装置の動作について説明する。
【００３０】
ＲＧＦ２００において、上述の通り、それぞれのレジスタには対応する矩形内の画素群のデータが格納されているのであるが、それぞれのレジスタが保持するデータのうち、注目画素、及びこれに隣接している画素（ここでは右隣の画素、左隣の画素、上隣の画素、右斜め上隣の画素、左斜め上隣の画素、下隣の画素、右斜め下隣の画素、左斜め下隣の画素）のそれぞれの画素のデータは、ＲＧＦ２００内のそれぞれのセレクタSelC、SelMidR、SelMidL、SelUpC、SelUpR、SelUpL、SelLwC、SelLwR、SelLwLにより選択され、出力される。
【００３１】
図３Ａ〜３Ｉはそれぞれのセレクタの構成を示す図である。
【００３２】
それぞれのセレクタは複数のマルチプレクサから構成されており、３段階の階層を有する構成になっている。各階層には、各レジスタのうち１つを選択する制御を行わせるためのレジスタ選択RegSel、選択されたレジスタが保持する画素群のうち１つのコラムを選択する制御を行わせるためのコラム選択ClmSel、選択された１つのコラムのうち１つの画素（このコラムにおけるロウ）を選択する制御を行わせるためのロウ選択RowSelの各選択制御信号が供給されている。
【００３３】
これらの選択制御信号はＤＥＣＮＴ２４０によって供給される命令中のsrc、idx、idyフィールドの内容に基づくものである。即ち、srcフィールドの内容に基づいて各レジスタのうち１つを選択するし、idxフィールドの内容に基づいて、先に選択されたレジスタが保持する画素群のうち１つのコラムを選択するし、idyフィールドの内容に基づいて、先に選択された１つのコラムのうち１つの画素（このコラムにおけるロウ）を選択する。
【００３４】
従って、セレクタを構成する各層による上記処理は、換言すれば、１つのレジスタを決定すると、このレジスタが保持する画像中で、座標（idxフィールドの内容、idyフィールドの内容）に位置する画素のデータを選択する処理である。
【００３５】
先ず、セレクタSelCの動作について、セレクタSelCの構成を示す図３Ａを用いて説明する。セレクタSelCは、各レジスタから６４ビット（レジスタ内の各画素は１ビットデータであるので、６４画素分のデータは６４ビットである）の画素データを受ける。
【００３６】
一方、ＤＥＣＮＴ２４０から受けた命令中のsrcフィールドの内容がレジスタＫを指示するものである場合、これに基づく制御信号RegSelはレジスタＫを指示する処理を行わせるための制御信号であるので、この制御信号を受けると、それぞれのレジスタから受けた６４ビットデータのうち、レジスタＫから受けた６４ビットデータ（Regk B0〜Regk B63）のみを後段の層に出力する。
【００３７】
次に、レジスタＫから受けた６４ビットのデータ（レジスタＫが保持する８画素×８画素の画素群のデータ）を、コラム毎に受け（１つのコラムは８画素分のデータ、即ち８ビットデータである。このようなコラムのデータが８コラム分ある）、制御信号ClmSelが示すコラムの８ビットデータ（rowB0〜rowB7の８個の画素の画素列データ）のみを後段の層に出力する。制御信号ClmSelは、ＤＥＣＮＴ２４０から受けた命令中のidxフィールドの内容に基づくものである。
【００３８】
次に、この８ビットのデータ、即ち、レジスタＫが保持する８画素×８画素の画素群のデータのうち、制御信号RowSelが示す位置に位置する画素のデータを選択し、これを注目画素のデータCenterとして出力する。ここで、制御信号RowSelは、ＤＥＣＮＴ２４０から受けた命令中のidyフィールドの内容に基づくものである。
【００３９】
次に、セレクタselMidRの動作について、セレクタselMidRの構成を示す図３Ｂを用いて説明する。セレクタselMidRは、上記注目画素の右隣の画素のデータを出力するものである。
【００４０】
ここで、例えば、注目画素が矩形の右端に位置する場合、注目画素の右隣の画素はこの矩形の右隣の矩形内に位置していることになる。そこで、このような状況を鑑み、レジスタＫが保持する画像内に注目画素が位置している場合には、レジスタＫが保持する画素群のうち、左端の列の画素を除く８画素×７画素の画素群のデータ（Regk B1〜Regk B7,Regk B9〜Regk B15,,,Regk Bn〜Regk B(n+6),,,Regk B57〜Regk B63）と、レジスタＫ＋１が保持する画素群のうち、左端の列の画素（８画素×１画素）の画素群のデータ（Regk+1 B0,Regk+1 B8,,,Regk+1 B56）が必要となる。
【００４１】
従って、先ず、各レジスタから６４ビットのデータを受けると、制御信号RegSelが示す一方のレジスタ（レジスタＫ）については５６ビットのデータ（Regk B1〜Regk B7,Regk B9〜Regk B15,,,Regk Bn〜Regk B(n+6),,,Regk B57〜Regk B63）を後段の層に出力し、制御信号RegSelが示す他方のレジスタ（レジスタＫ＋１）については８ビットのデータ（Regk+1 B0,Regk+1 B8,,,Regk+1 B56）を後段の層に出力する。
【００４２】
次に、レジスタＫ内の５６ビットデータ（Regk B1〜Regk B7,Regk B9〜Regk B15,,,Regk Bn〜Regk B(n+6),,,Regk B57〜Regk B63）、及びレジスタＫ＋１内の８ビットデータ（Regk+1 B0,Regk+1 B8,,,Regk+1 B56）をコラム毎に受け、（１つのコラムは８画素分のデータ、即ち８ビットデータである。このようなコラムのデータが８コラム分ある）、制御信号ClmSelが示すコラムの８ビットデータ（rowB0〜rowB7の８個の画素の画素列データ）のみを後段の層に出力する。制御信号ClmSelは、ＤＥＣＮＴ２４０から受けた命令中のidxフィールドの内容に基づくものである。
【００４３】
次に、この８ビットのデータのうち、制御信号RowSelが示す位置に位置する画素のデータを選択し、これを注目画素の右隣の画素のデータMidRightとして出力する。ここで、制御信号RowSelは、ＤＥＣＮＴ２４０から受けた命令中のidyフィールドの内容に基づくものである。
【００４４】
これにより、注目画素の右隣の画素のデータを得ることができる。なお、注目画素の右隣の画素以外に、この注目画素に隣接している７つの画素を得るための処理についても基本的には同じである。
【００４５】
即ち、注目画素に隣接している画素（隣接画素）のデータを得る場合には、先ず、注目画素を保持しているレジスタ（以下レジスタ１と呼称）が保持している画像に対応する矩形を、注目画素から隣接画素への方向に１画素分移動させた矩形内の画像（参照画像）のデータを得る。
【００４６】
参照画像のデータは、レジスタ１以外のレジスタにもまたがって格納されている。つまり、注目画素と隣接画素との位置関係に応じて、レジスタ１内における参照画像の領域、レジスタ１以外に参照画像がまたがって格納されているレジスタ内における参照画像の領域は一意に決まるので、それぞれのレジスタから、参照画像の領域に相当する部分のデータを得る。
【００４７】
ここで、隣接画素を選択するためのセレクタに対して入力される制御信号RegSelは、注目画素と隣接画素との位置関係に応じてどのレジスタを選択すればよいのかといった予め既知の情報に基づいて予め作成されるものである。
【００４８】
そして、参照画像を得た後は、この参照画像中で座標（idxフィールドの内容、idyフィールドの内容）に位置する画素を隣接画素として選択する。
【００４９】
即ち、レジスタ１、及び注目画素と隣接画素との位置関係に基づいて決まる１以上のレジスタを指示し、レジスタ１及び指示したそれぞれのレジスタから、注目画素と隣接画素との位置関係に基づいて決まる画素群のデータ（上述の例では、レジスタＫ内の５６ビットデータ（Regk B1〜Regk B7,Regk B9〜Regk B15,,,Regk Bn〜Regk B(n+6),,,Regk B57〜Regk B63）、及びレジスタＫ＋１内の８ビットデータ（Regk+1 B0,Regk+1 B8,,,Regk+1 B56））を得、得た画素群データのうち、隣接画素のデータを選択する。
【００５０】
従って、各セレクタに入力する各制御信号RegSel、ClmSel、RowSelはこのような処理を実現すべく、予め作成されている。
【００５１】
そして、注目画素、及びこれに隣接する画素群のデータが得られると、これらのデータはレジスタビットデータとしてＢＤＩを介してＢＯＰ２２０に入力されるので、ＢＯＰ２２０はこれらのデータを用いた処理を行う。
【図面の簡単な説明】
【００５２】
【図１Ａ】命令の構成例を示す図である。
【図１Ｂ】命令の構成を示す図である。
【図１Ｃ】レジスタと画像との関係を示す図である。
【図２】本発明の実施形態に係るデータ処理装置のハードウェア構成を示すブロック図である。
【図３Ａ】セレクタの構成を示す図である。
【図３Ｂ】セレクタの構成を示す図である。
【図３Ｃ】セレクタの構成を示す図である。
【図３Ｄ】セレクタの構成を示す図である。
【図３Ｅ】セレクタの構成を示す図である。
【図３Ｆ】セレクタの構成を示す図である。
【図３Ｇ】セレクタの構成を示す図である。
【図３Ｈ】セレクタの構成を示す図である。
【図３Ｉ】セレクタの構成を示す図である。
【図１Ａ】
0004817776.tif 000002
【図１Ｂ】
0004817776.tif 000003
【図１Ｃ】
0004817776.tif 000004
【図２】
0004817776.tif 000005
【図３Ａ】
0004817776.tif 000006
【図３Ｂ】
0004817776.tif 000007
【図３Ｃ】
0004817776.tif 000008
【図３Ｄ】
0004817776.tif 000009
【図３Ｅ】
0004817776.tif 000010
【図３Ｆ】
0004817776.tif 000011
【図３Ｇ】
0004817776.tif 000012
【図３Ｈ】
0004817776.tif 000013
【図３Ｉ】
0004817776.tif 000014