(57)【特許請求の範囲】
【請求項１】
一対のガラス基板と、該一対のガラス基板の間に挟まれた状態で陽極接合により接合されたシリコン基板と、該シリコン基板と一対のガラス基板とで囲まれた密閉室と、該密閉室内に収容され外部から作用した力学量を検出する検出部とを備える力学量センサを製造する方法であって、
前記シリコン基板の両面に、複数の凹部を形成すると共に、これら各凹部内に前記検出部をそれぞれ形成する検出部形成工程と、
前記シリコン基板の両面又は前記一対のガラス基板の両方の接合面に、複数の前記凹部の周囲をそれぞれ囲むようにスクライブラインに沿った溝部を形成する溝部形成工程と、
前記シリコン基板と前記一対のガラス基板とを重ね合わせたときに、前記溝部内に収納されると共に溝部の深さより厚さの薄い接合用配線を形成する配線形成工程と、
前記接合用配線に電気的に接続された電圧印加領域を、該接合用配線が形成された同じ基板に形成する領域形成工程と、
前記シリコン基板の両面に前記一対のガラス基板をそれぞれ重ね合わせた状態で、前記接合用配線を利用してシリコン基板と一対のガラス基板との間に電圧を印加して陽極接合し、複数の前記凹部と一対のガラス基板とで囲まれた複数の前記密閉室内にそれぞれ前記検出部が収容された接合基板を作製する基板接合工程と、
前記接合基板を前記スクライブラインに沿って切断し、個々の前記力学量センサに切り分ける切断工程と、を備え、
前記基板接合工程の際、前記電圧印加領域に所定の電圧を印加することで前記陽極接合を行うことを特徴とする力学量センサの製造方法。
【請求項２】
請求項１に記載の力学量センサの製造方法において、
前記溝部形成工程の際に、前記溝部の内側で前記凹部の周囲を囲むように該溝部から分岐させた電圧印加用溝部を形成し、
前記配線形成工程が、前記接合用配線を形成する前に、前記溝部内において接合用配線と前記シリコン基板又は前記ガラス基板との間を電気的に絶縁する絶縁膜を、シリコン基板又はガラス基板のいずれかに成膜する成膜工程とを有することを特徴とする力学量センサの製造方法。
【請求項３】
請求項１又は２に記載の力学量センサの製造方法において、
前記溝部形成工程及び前記配線形成工程の際に、前記凹部及び前記接合用配線を前記スクライブラインよりも幅広に形成することを特徴とする力学量センサの製造方法。
【請求項４】
請求項１から３のいずれか１項に記載の力学量センサの製造方法において、
前記配線形成工程の際に、前記接合用配線を前記電圧印加領域から離間するにしたがって断面積が大きくなるように形成することを特徴とする力学量センサの製造方法。
【請求項５】
請求項１から４のいずれか１項に記載の力学量センサの製造方法において、
前記溝部形成工程及び前記配線形成工程の際に、前記一対のガラス基板側に前記溝部及び前記接合用配線を形成し、
前記基板接合工程の際に、前記電圧印加領域に負の電圧を印加することを特徴とする力学量センサの製造方法。
【請求項６】
請求項１から５のいずれか１項に記載の力学量センサの製造方法において、
前記溝部形成工程の際に、前記溝部を前記シリコン基板に形成することを特徴とする力学量センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ガラス基板とシリコン基板とを用いて高真空な密閉室を形成し、該密閉室内に加速度や角速度等の各種の力学量を検出する検出部を収容した加速度センサや角速度センサ等の力学量センサの製造方法に関するものである。
【背景技術】
【０００２】
一般的に、加速度センサや角速度センサ等の力学量センサを製造する際、センサ等の検出部等が複数形成されたシリコン基板を一対のガラス基板で挟んだ状態で、シリコン基板と一対のガラス基板とを陽極接合により接合して接合基板を作製し、その後、該接合基板を格子状に切断するダイシング加工を行うことで、複数の力学量センサを一度に製造している。
【０００３】
特に、陽極接合時において、基板のある一点に電圧を印加して基板全体を接合する場合（特に、シリコン基板を一対のガラス基板で挟むサンドイッチ構造において、２枚目のガラス基板を接合する場合や、ＳＯＩ基板とガラス基板とを接合する場合）には、電気抵抗を有する基板の中を電流が通らなければならないので、電圧低下が生じてしまい、電圧を印加する地点から遠い距離にある領域では電流密度が小さくなってしまう。そのため、均一な接合強度を得ることができない不都合があった。
【０００４】
そこで、均一な接合強度を得る方法として、いくつかの方法が提供されている（例えば、特許文献１及び２参照）。
特許文献１に記載されている方法は、ガラス基板の表面（シリコン基板と接合する接合面とは反対側の面）に格子状の導電性薄膜を形成し、該導電性薄膜に電圧を印加する方法である。この方法によれば、各領域に均一に電流を流すことができ、均一な接合強度を得ることができる。
【０００５】
また、特許文献２に記載されている方法は、ＳＯＩ基板において、活性層と支持層との間に凹部及び金属膜からなるコンタクト構造を設け、金属膜に電圧を印加することにより、活性層及び支持層の両面をガラス基板に一度に接合する方法である。なお、凹部は、個々のセンサの間に位置するスクライブレーン内に形成されている。この方法によれば、金属膜に印加した電圧が各センサに近いスクライブレーン内から流れるので、ガラス基板とＳＯＩ基板との陽極接合を均一に行うことができる。
【特許文献１】特開２０００−１２１４６８号公報
【特許文献２】特開２００４−３５４３５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の方法では、以下の課題が残されている。
即ち、特許文献１に記載された方法では、各領域（各センサ周辺）に均一電流を流すことができる反面、導電性薄膜からガラス基板を通して、ガラス基板とシリコン基板との接合面まで電流を流してしまうので、ガラス基板の両面間で電圧降下が生じてしまうものであった。そのため、接合面に印加される電圧は、導電性薄膜に印加される電圧よりも小さくなる不都合があった。
【０００７】
また、特許文献２に記載された方法では、支持層側の接合に着目すると、電流が支持層を通る必要があるので、やはり電圧降下が生じ、接合面に印加される電圧が金属膜に印加される電圧よりも小さくなる不都合があった。
また、コンタクト構造を設ける必要があるので、そのための工数が増加し、大きな領域を必要とするものであった。また、コンタクト構造に電流が集中するので、コンタクト構造に悪影響を与える恐れがあった。
【０００８】
上述したように、特許文献１及び２に記載されているいずれの方法においても、ガラス基板とシリコン基板との接合面に印加される電圧は、実際に印加される電圧に比較して小さくなってしまっていた。
【０００９】
ここで、陽極接合について説明する。
パイレックス（登録商標）等のアルカリ金属が含まれるガラス基板を３００℃以上に加熱すると、アルカリ金属イオンが流動性を有し、ガラス基板の電気抵抗が小さくなる。陽極接合は、この現象を利用して、シリコン基板とガラス基板との間に電流を流し、界面での電気化学的な反応により両者を接合する手法である。
【００１０】
特に、シリコン基板とパイレックス（登録商標）のガラス基板とは３００℃付近で熱膨張率が一致するので、この温度で陽極接合を行うと、両者の反りを無くした状態で接合が可能となる。
ところが３００℃付近の温度は、アルカリ金属イオンが流動性をもち始める温度の下限温度に近い温度であるので、電流が流れ難く、接合強度が弱くなり接合不良等が生じる可能性があった。
【００１１】
一方、この接合不良をなくすために、仮に温度を上げた状態（例えば、３３０℃〜４００℃）で陽極接合を行った場合には、接合強度を増加させることができるが、熱膨張率が異なるので反りが生じてしまう不都合があり、その後の工程に支障をきたすものであった。よって、上述した３００℃付近の温度で陽極接合を行って、反りがない接合基板を作製することが理想とされている。
【００１２】
ところが、この温度（３００℃付近）では上述したように電流が流れ難い問題が残されている。更にこの問題に加え、上述した従来の方法ではガラス基板とシリコン基板との接合面に印加される電圧が実際に印加される電圧に比較して小さくなるという問題があった。つまり、温度に起因する電流の流れ難さに加え、従来の方法による印加電圧の低下の問題が加味されるので、陽極接合により接合強度を確保しながら反りがない接合基板を得ることが困難であった。
【００１３】
本発明は、このような事情に考慮してなされたもので、その目的は、３００℃付近の低温でガラス基板自体の電気抵抗が大きい場合であっても、ガラス基板とシリコン基板との間の接合面に対して十分な電流を均一に流して、接合強度を確保しながら反りをなくした状態で陽極接合された力学量センサを製造する力学量センサの製造方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明は、前記課題を解決するために以下の手段を提供する。
本発明の力学量センサの製造方法は、一対のガラス基板と、該一対のガラス基板の間に挟まれた状態で陽極接合により接合されたシリコン基板と、該シリコン基板と一対のガラス基板とで囲まれた密閉室と、該密閉室内に収容され外部から作用した力学量を検出する検出部とを備える力学量センサを製造する方法であって、前記シリコン基板の両面に、複数の凹部を形成すると共に、これら各凹部内に前記検出部をそれぞれ形成する検出部形成工程と、前記シリコン基板の両面又は前記一対のガラス基板の両方の接合面に、複数の前記凹部の周囲をそれぞれ囲むようにスクライブラインに沿った溝部を形成する溝部形成工程と、前記シリコン基板と前記一対のガラス基板とを重ね合わせたときに、前記溝部内に収納されると共に溝部の深さより厚さの薄い接合用配線を形成する配線形成工程と、前記接合用配線に電気的に接続された電圧印加領域を、該接合用配線が形成された同じ基板に形成する領域形成工程と、前記シリコン基板の両面に前記一対のガラス基板をそれぞれ重ね合わせた状態で、前記接合用配線を利用してシリコン基板と一対のガラス基板との間に電圧を印加して陽極接合し、複数の前記凹部と一対のガラス基板とで囲まれた複数の前記密閉室内にそれぞれ前記検出部が収容された接合基板を作製する基板接合工程と、前記接合基板を前記スクライブラインに沿って切断し、個々の前記力学量センサに切り分ける切断工程と、を備え、前記基板接合工程の際、前記電圧印加領域に所定の電圧を印加することで前記陽極接合を行うことを特徴とするものである。
【００１６】
この発明に係る力学量センサの製造方法においては、まず、検出部形成工程により、シリコン基板に密閉室を構成する凹部を複数形成すると共に、これら複数の各凹部内に角速度や加速度等の力学量を検出する検出部（センサ部）をそれぞれ形成する。つまり、一枚のシリコン基板に、例えばアレイ状に並んだ複数の検出部を形成する。
また、溝部形成工程により、シリコン基板又は一対のガラス基板のいずれかの接合面に、切断線であるスクライブラインに沿った、例えば格子状の溝部を形成する。つまり、一対のガラス基板で挟まれるシリコン基板の両面、又は、一対のガラス基板の片面（シリコン基板側の面）のいずれかに溝部を形成する。この際、シリコン基板に形成された複数の凹部の周囲、即ち、各検出部の周囲をそれぞれ囲むように形成する。
【００１７】
また、配線形成工程により、シリコン基板と一対のガラス基板とを重ね合わせたときに溝部内に収納される接合用配線を形成する。なお、この接合用配線は、溝部内に収納されれば、シリコン基板側又は一対のガラス基板側のいずれかに形成されていれば構わない。例えば、ガラス基板側に溝部を形成したときに、この溝部内に接合用配線を形成しても構わないし、シリコン基板側の溝部に対向する位置に接合用配線を形成しても構わない。
また、領域形成工程により、溝部を形成した同じ基板（シリコン基板又はガラス基板）に、接合用配線と電気的に接続された電圧印加領域を形成する。
なお、これら検出部形成工程、溝部形成工程、配線形成工程及び領域形成工程は、どの工程を先に行っても構わないし、同時に行っても構わない。
【００１８】
これら各工程が終了した後、基板接合工程によりシリコン基板と一対のガラス基板とを、それぞれ順に陽極接合して接合基板を作製する。即ち、シリコン基板と一方のガラス基板とを重ね合わせた状態でガラス基板を加熱させると共に、電圧印加領域に負又は正の電圧を印加して接合用配線に電流を流す。これにより、シリコン基板と一方のガラス基板との間の接合面（界面）に電気的な化学反応が生じるので、両基板を陽極接合することができる。
特に、接合用配線は、力学量センサを構成する複数の検出部及び凹部をそれぞれ囲むように形成された溝部内に収納されているので、電圧印加領域の一点に電圧を印加したとしても、各領域（各センサ）にそれぞれ均一に電流を流すことができる。そのため、電圧印加ポイントからの距離の違いによる電圧降下を防止でき、均一な接合強度を有する接合基板を得ることができる。
【００１９】
また、接合用配線は、シリコン基板又は一対のガラス基板のいずれかの接合面に形成された溝部内に収納されているので、接合用配線と接合面との距離を極力近づけることができる。そのため、陽極接合時に接合用配線から接合面に電流を流す際に、シリコン基板又はガラス基板中を通過する距離を従来と比べて十分に短くすることができる。そのため、電圧降下を極力低減することができる。
【００２０】
よって、陽極接合の際に、ガラス基板が３００℃程度であってガラス基板自体の電気抵抗が大きな状態であったとしても、接合面に十分な電流を流すことができ、接合強度を確実に得ることができる。特に、ガラス基板を３００℃程度の低温な状態で陽極接合するので、シリコン基板とガラス基板との熱膨張率を近づけることができ、反りがない接合基板を得ることができる。
【００２１】
なお、シリコン基板に対して、一方（一枚目）のガラス基板を接合する場合、又は、他方（２枚目）のガラス基板を接合する場合のいずれであっても同様の作用効果を奏する。また、接合用配線は、溝部の深さよりも厚さが薄いので、シリコン基板と一対のガラス基板との間に隙間等をつくることなく確実に面接触させることができ、接合不良を防止することができる。
【００２２】
上述したように、基板接合工程を行うことで、３００℃付近の低温でガラス基板自体の電気抵抗が大きい場合であっても、一対のガラス基板とシリコン基板との間の接合面に対して十分な電流を均一に流して、接合強度を確実に確保しながら反りをなくした接合基板を得ることができる。また、この接合基板は、シリコン基板に形成された複数の凹部と一対のガラス基板とで囲まれた複数の密閉室内にそれぞれ検出部が収容された状態、即ち、複数の力学量センサが設けられた状態となっている。
【００２３】
そして、最後に切断工程により、接合基板をスクライブラインに沿って、即ち、溝部に沿って切断して該接合基板を個々に切り分けることで、複数の力学量センサを一度に効率良く製造することができる。
このように製造された力学量センサは、上述したように反りがなく、均一な接合強度で確実に接合されているので、高品質であり、信頼性に優れている。また、壊れ難いので、耐久性の向上化を図ることができる。
【００２４】
また、本発明の力学量センサの製造方法は、上記本発明の力学量センサの製造方法において、前記溝部形成工程の際に、前記溝部の内側で前記凹部の周囲を囲むように該溝部から分岐させた電圧印加用溝部を形成し、前記配線形成工程が、前記接合用配線を形成する前に、前記溝部内において接合用配線と前記シリコン基板又は前記ガラス基板との間を電気的に絶縁する絶縁膜を、シリコン基板又はガラス基板のいずれかに成膜する成膜工程とを有することを特徴とするものである。
【００２５】
この発明に係る力学量センサの製造方法においては、溝部形成工程の際に、各凹部の周囲を囲む溝部と、該溝部から分岐させると共に溝部の内側で凹部の周囲を囲む電圧印加用溝部とを同時に形成する。次いで、配線形成工程の際、接合用配線を形成する前に、溝部において接合用配線とシリコン基板又はガラス基板との間を電気的に絶縁する絶縁膜を、シリコン基板又はガラス基板のいずれかに成膜する成膜工程を行う。その後、接合用配線を、溝部及び電圧印加用溝部内に収納されるように形成する。
この際、接合用配線は、電圧印加領域から電圧印加用溝部に至る溝部内において、絶縁膜によってシリコン基板及びガラス基板のいずれに対しも電気的絶縁状態となっている。
【００２６】
よって、陽極接合の際に、電圧印加領域から接合用配線に流れた電流は、溝部内においてシリコン基板又はガラス基板に流れることはなく、電圧印加用溝部内に到達した時点でシリコン基板又はガラス基板に流れて陽極接合が行われる。特に電圧印加用溝部は、溝部の内側に形成されているので、より検出部に近い領域で陽極接合を行うことができる。よって、密閉室をより確実に接合することができ、力学量センサの信頼性をさらに向上することができる。
また、陽極接合の使い分けを行うことも可能であるので、設計の自由度が向上する。また、陽極接合が不要な領域での電流の洩れをなくすことができるので、電圧降下をさらに防止でき、接合強度をより確実に確保することができる。
【００２７】
また、本発明の力学量センサの製造方法は、上記本発明の力学量センサの製造方法において、前記溝部形成工程及び前記配線形成工程の際に、前記凹部及び前記接合用配線を前記スクライブラインよりも幅広に形成することを特徴とするものである。
【００２８】
この発明に係る力学量センサの製造方法においては、凹部及び接合用配線を、接合基板を切断して力学量センサに切り分けるスクライブラインよりも幅広に形成するので、力学量センサに切り分けた際に、外周部分に接合用配線が残された状態となる。よって、この接合配線部分を、力学量センサのコモン電極やシールド電極等として利用することができ、機能性の向上化を図ることができる。
【００２９】
また、本発明の力学量センサの製造方法は、上記本発明のいずれかの力学量センサの製造方法において、前記配線形成工程の際に、前記接合用配線を前記電圧印加領域から離間するにしたがって断面積が大きくなるように形成することを特徴とするものである。
【００３０】
この発明に係る力学量センサの製造方法においては、電圧印加領域から離間するにしたがって接合用配線の幅を幅広にしたり、厚みを増したりして断面積が大きくなるように形成するので、接合用配線自身の電気抵抗による電圧低下を極力防止することができる。よって、接合強度をより均一にし易い。
【００３１】
また、本発明の力学量センサの製造方法は、上記本発明のいずれかの力学量センサの製造方法において、前記溝部形成工程及び前記配線形成工程の際に、前記一対のガラス基板側に前記溝部及び前記接合用配線を形成し、前記基板接合工程の際に、前記電圧印加領域に負の電圧を印加することを特徴とするものである。
【００３２】
この発明に係る力学量センサの製造方法においては、電圧印加領域に負の電圧を印加すると、ガラス基板内部に存在する電荷のキャリアであるＮＡ＋イオンが、負の電圧を印加された部分、即ち、ガラス基板側に設けられた接合用配線に引き寄せられる。そのため、シリコン基板とガラス基板との接合面に、ＮＡ＋イオンが析出することはない。このＮＡ＋イオンが接合面に析出すると、力学量センサを作動させた際にリーク電流が発生する原因となるものであるが、上述したように接合面に析出することを防止できるので、このようなリーク電流の発生を防止できる。従って、力学量センサのさらなる高品質化を図ることができる。
【００３３】
また、本発明の力学量センサの製造方法は、上記本発明のいずれかの力学量センサの製造方法において、前記溝部形成工程の際に、前記溝部を前記シリコン基板に形成することを特徴とするものである。
【００３４】
この発明に係る力学量センサの製造方法においては、シリコン基板に凹部や検出部を形成する検出部形成工程と同時に、溝部を形成する溝部形成工程も同じタイミングで行うことができる。よって、製造工程を短縮することができ、製造時間及び製造コストを低減することができる。  
【発明の効果】
【００３７】
本発明に係る力学量センサの製造方法によれば、３００℃程度の低温でガラス基板自体の電気抵抗が大きい場合であっても、ガラス基板とシリコン基板との間の接合面に対して十分な電流を均一に流して、接合強度を確保しながら反りをなくした状態で陽極接合された力学量センサを製造することができ、信頼性及び耐久性を向上させ、高品質化を図ることができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明に係る力学量センサ及び電子機器並びに力学量センサの製造方法の第１実施形態を、図１から図２３を参照して説明する。
なお、本実施形態では、電子機器を、デジタルカメラや携帯電話器等のカメラ機構を有する電子機器１として、また、力学量センサを、角速度を検出するジャイロセンサ２として以下に説明する。
上記電子機器１は、図１に示すように、手ぶれ補正機構となるカメラモジュール３と、上記ジャイロセンサ２を有するジャイロセンサモジュール４とを備えている。カメラモジュール３は、ジャイロセンサモジュール４から送られてきた角速度に基づいて、図示しないカメラレンズの補正量の算出を行うレンズ補正量算出回路５と、該レンズ補正量算出回路５で算出された補正量に基づいてＸ軸用レンズアクチュエータ６及びＹ軸用レンズアクチュエータ７を駆動するレンズ駆動回路８とを備えている。そして、両レンズアクチュエータ６、７が、それぞれカメラレンズをＸ方向及びＹ方向に適時変位させることで、手振れ補正等ができるようになっている。
【００３９】
ジャイロセンサモジュール４は、ジャイロセンサ２と、該ジャイロセンサ２で検出された角速度に応じた静電容量を電圧に変換するＣ−Ｖ変換回路９と、変換された電圧から角速度を算出する角速度算出回路１０とを備えている。また、角速度算出回路１０は、算出した角速度を上記レンズ補正量算出回路５に出力するようになっている。
【００４０】
ジャイロセンサ２は、図２から図４に示すように、一対のガラス基板２０と、該一対のガラス基板２０の間に挟まれた状態で陽極接合により接合されたシリコン基板２１と、該シリコン基板２１と一対のガラス基板２０とで囲まれた密閉室２２と、該密閉室２２内に収容され外部から作用した角速度（力学量）を検出する検出部２３とを備えている。
なお、本実施形態においては、シリコン基板２１として、シリコン支持層２５（例えば、厚さ３００〜８００μｍ）と該シリコン支持層２５上に形成された二酸化珪素（ＳｉＯ２）のＢＯＸ層２６（Buried Oxide）と、該ＢＯＸ層２６上に形成されたシリコン活性層２７（例えば、厚さ５〜１００μｍ）とを有するＳＯＩ（Silicon On Insulator）基板２１を用いた例を説明する。
【００４１】
上記密閉室２２は、ＳＯＩ基板２１に形成された凹部３０と一対のガラス基板２０とで囲まれた空間より形成されている。また、ＳＯＩ基板２１には、密閉室２２内に４本のビーム（梁部）３１によりガラス基板２０に接触しないように（中空状態）吊り下げられた錘部３２が形成されている。
この４本のビーム３１は、上面視四角形状に囲まれたフレーム３３に基端側が支持されており、フレーム３３の４つの各辺の中間位置からそれぞれ内側に向けて延びた状態とされている。
【００４２】
また、シリコン活性層２７側のガラス基板２０（一方のガラス基板）上であって、錘部３２に対向する位置には、励振電極３５が設けられており、フレーム３３の内側に形成された柱状の電極取出部３６を介して、ガラス基板２０に形成された外部電極３７と電気的に接続されている。そして、この外部電極３７に電圧が印加されると、励振電極３５から錘部３２の上部に静電引力が作用するようになっている。また、錘部３２は、この静電引力を受けると、所定の入力波形で励振する。
【００４３】
なお、励振電極３５は、錘部３２の上部側だけでなく、錘部３２の下部側に位置するようにシリコン支持層２５側のガラス基板２０（他方のガラス基板）上に設けても構わない。こうすることで、錘部３２に対して上下から静電引力を与えることができ、励振状態をより安定し易くすることができる。
【００４４】
また、シリコン活性層２７側のガラス基板２０上には、上記励振電極３５に加え、錘部３２に対向する位置に、錘部３２との距離を測定する検出電極３８が設けられており、フレーム３３の内側に形成された柱状の電極取出部３９を介して、ガラス基板２０に形成された外部電極４０と電気的に接続されている。
ここで、錘部３２は、励振電極３５によって密閉室２２内で励振しているときに、外部から角速度を受けると４本のビーム３１を回転中心としてＸ方向或いはＹ方向回りに捩れて変位し、ガラス基板２０との距離が変化する。検出電極３８は、この錘部３２との距離変化を静電容量の変化として検出するようになっている。そして、検出電極３８は、検出した静電容量の変化を、外部電極４０を介してＣ−Ｖ変換回路９に出力する。
即ち、上述した錘部３２、励振電極３５及び検出電極３８は、密閉室２２内に収容された上記検出部２３として機能する。
【００４５】
なお、励振電極３５及び検出電極３８の外部電極３７、４０は、ガラス基板２０に形成された貫通孔２０ａの少なくとも内周面に成膜されると共に、電極取出部３６、３９に電気的に接続された金属薄膜等により形成されている。
【００４６】
次に、このように構成されたジャイロセンサ２の製造方法について、以下に説明する。なお、本実施形態の製造方法は、ジャイロセンサ２を一度に複数個製造する方法である。
即ち、本実施形態のジャイロセンサ２の製造方法は、ＳＯＩ基板２１に複数の凹部３０を形成すると共に、これら各凹部３０内に複数の検出部２３をそれぞれ形成する検出部形成工程と、ＳＯＩ基板２１又は一対のガラス基板２０のいずれかの接合面に、複数の凹部３０の周囲をそれぞれ囲むようにスクライブライン（切断線）に沿った溝部５０を形成する溝部形成工程と、ＳＯＩ基板２１と一対のガラス基板２０とを重ね合わせたときに、溝部５０内に収納されると共に溝部５０の深さより厚さの薄い接合用配線５１を形成する配線形成工程と、接合用配線５１に電気的に接続された電圧印加領域５２を、接合用配線５１が形成された同じ基板に形成する領域形成工程と、ＳＯＩ基板２１と一対のガラス基板２０とを重ね合わせた状態で、接合用配線５１を利用してＳＯＩ基板２１と一対のガラス基板２０との間に電圧を印加して陽極接合し、複数の凹部３０と一対のガラス基板２０とで囲まれた複数の密閉室２２内にそれぞれ検出部２３が収容された接合基板５３を作製する基板接合工程と、接合基板５３をスクライブラインに沿って切断し、個々のジャイロセンサ２に切り分ける切断工程とを備え、基板接合工程の際に、電圧印加領域５２に所定の電圧を印加することで陽極接合を行う方法である。
これら各工程について、図５〜図２３を参照しながら以下に詳細に説明する。なお、これら図５〜図２３において、説明を理解し易くするため、１つのジャイロセンサ２の周辺部分のみを適時図示している。
【００４７】
また、本実施形態では、溝部形成工程の際に、溝部５０をＳＯＩ基板２１に形成すると共に、配線形成工程の際に、この溝部５０内に接合用配線５１を形成する場合を例にして説明する。
また、検出部形成工程、溝部形成工程、配線形成工程及び領域形成工程を同時に行い、これらの工程を行っている際に、ＳＯＩ基板２１のシリコン活性層２７側の上面に一方のガラス基板２０を先に陽極接合する場合を例にして説明する。但し、ＳＯＩ基板２１の両面にガラス基板２０を接合することを基板接合工程といい、この工程は、検出部形成工程、溝部形成工程、配線形成工程及び領域形成工程が終了した後に行うものである。即ち、本実施形態では、他方のガラス基板２０を接合する時点を基板接合工程としている。
【００４８】
まず、図５に示すＳＯＩ基板２１のシリコン活性層２７上及びシリコン支持層２５上に、エッチングマスクとなるフォトレジスト膜をフォトリソグラフィ技術によって凹部３０、柱状の電極取出部３６、３９及びフレーム３３以外の領域にパターニングする。
この際、ジャイロセンサ２がアレイ状に並んだ状態で作製されるようにパターニングを行う。そして、フォトレジスト膜をマスクとして、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）やＤＲＩＥ（Deep Reactive Ion Etching）を行って、マスクされていないシリコン活性層２７及びシリコン支持層２５を選択的に除去する。
【００４９】
なお、この際、凹部３０の深さが所定の深さ（例えば、数μｍ）となるように反応速度等が設定されている。また、上述したドライエッチングに限らず、水酸化カリウム（ＫＯＨ）やテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）等のアルカリ性エッチャントによる異方性エッチング（ウェットエッチング）によりシリコン活性層２７及びシリコン支持層２５を除去しても構わない。
そして、図６に示すように、マスクとしていたフォトレジスト膜の除去を行う。これにより、シリコン活性層２７及びシリコン支持層２５に、フレーム３３の両端部及び電極取出部３６、３９の両端部を形成することができる。
また、この時点で作製する凹部３０は、錘部３２が励振する際のギャップ（隙間）となるものである。この際、効果的に錘部３２を振動させ、検出感度を向上させるにはガラス基板２０と錘部３２と静電容量が大きいほうが好ましい。そのため、ギャップは、１〜１０μｍの範囲内であることが好ましい。
【００５０】
次いで、フレーム３３の両端部のシリコン活性層２７及びシリコン支持層２５上に、図示しないフォトレジスト膜をパターニングすると共に、該フォトレジスト膜をマスクとして、図７に示すように、凹部３０の周囲を囲むように溝部５０を形成する溝部形成工程を行う。この際、図８（ａ）に示すように、アレイ状に並んだ状態で作製される各ジャイロセンサ２の凹部３０の周囲を囲むように、スクライブラインに沿って格子状に溝部５０を形成する。
また、図８（ｂ）に示すように、ＳＯＩ基板２１の両面の一端側に電圧印加領域５２となる段部５２ａを形成しておく。特に、溝部形成工程と同じタイミングでこの工程を行うことで、製造時間の短縮を図ることができる。
【００５１】
次いで、図９に示すように、格子状に形成した溝部５０内に、フォトレジスト膜を利用したドライエッチングやウェットエッチング等により導電性薄膜等の接合用配線５１を形成する配線形成工程を行う。この際、接合用配線５１は、溝部５０の幅よりも狭く、溝部５０の深さよりも薄くなるように形成する。
なお、接合用配線５１は極端に薄くせずに、効率良く電圧を供給できる程度であれば良く、例えば、厚さ０．０５μｍ以上であれば良い。また、０．３μｍ〜３μｍ程度であれば、パターニングも容易となる。更に、接合用配線５１の太さ（幅）としては、効率良く電圧を供給できると共に容易にパターニングできる程度であれば良く、例えば、１０μｍ以上であれば良い。また、後述する切断工程（ダイシング時）により切削される部分に含まれる程度の細い配線（例えば、５０μｍ〜５００μｍ）を形成すれば、チップサイズの大型化を防ぐことができる。
【００５２】
また、この配線形成工程を行う際、図８（ａ）（ｂ）に示すように、ＳＯＩ基板２１の両面に形成した段部５２ａに、接合用配線５１に電気的接続されるように導電性薄膜等で電圧印加領域５２を形成する領域形成工程を同時に行う。こうすることで、工程を短縮して製造時間を短くすることができると共に、電圧印加領域５２と各接合用配線５１とを確実にコンタクトさせることができる。
【００５３】
次いで、図１０に示すように、シリコン支持層２５側のキャビティに当たる部分、即ち、ビーム３１、錘部３２、フレーム３３及び電極取出部３６、３９となる以外の部分を、フォトレジスト膜を利用したドライエッチングやウェットエッチング等により除去する。これにより、錘部３２及びビーム３１の上部が形成される。
特に、ＢＯＸ層２６がエッチングストップとして働くので、ビーム３１の厚さを精度良く加工することができる。その結果、バネ定数を高精度に決定することができ、良好な振動特性を得ることができる。
【００５４】
次いで、図１１に示す一方のガラス基板２０の所定位置に、図１２に示すように、外部電極３７、４０用の複数の貫通孔２０ａを断面テーパ状になるように、例えば、サンドブラスト方やドライエッチング方やウェットエッチング方等により形成する。そして、貫通孔２０ａの形成後、図１３に示すように、一方のガラス基板２０の接合面に励振電極３５及び検出電極３８を形成する。
そして、図１４に示すように、各貫通孔２０ａが電極取出部３６、３９の上部にそれぞれ位置するように、一方のガラス基板２０とＳＯＩ基板２１とを重ね合わせる。この際、図１５及び図１６に示すように、接合用配線５１は溝部５０の深さよりも浅いので、一方のガラス基板２０に接触することはない。よって、一方のガラス基板２０とＳＯＩ基板２１との間に隙間を空けることなく重ね合わせることができ、以降の陽極接合の際に接合不良が発生することを防止することができる。
【００５５】
次いで、この状態でガラス基板２０を加熱すると共に、図１７に示すように、電圧印加領域５２を介してＳＯＩ基板２１側に正の電圧を印加して接合用配線５１に直流電流を流す。これにより、一方のガラス基板２０とＳＯＩ基板２１との間の接合面に電気的な化学反応が生じるので、両基板２０、２１を接合することができる。
特に、接合用配線５１は、各ジャイロセンサ２の凹部３０をそれぞれ囲むように形成された溝部５０内に収納されているので、電圧印加領域５２の一点に電圧を印加したとしても、各領域（各ジャイロセンサ２）にそれぞれ均一に電流を流すことができる。そのため、電圧印加ポイントからの距離の違いによる電圧降下を防止でき、均一な接合強度を得ることができる。
【００５６】
また、接合用配線５１は、図１４に示すようにＳＯＩ基板２１の接合面に形成された溝部５０内に設けられているので、該接合用配線５１と接合面との距離を極力近づけることができる。そのため、接合用配線５１から接合面に電流を流す際に、ＳＯＩ基板２１中を流れる距離を従来と比べて十分に短くすることができる。そのため、電圧降下を極力低減することができる。
よって、陽極接合の際に、ガラス基板２０が３００℃程度であってガラス基板２０自体の電気抵抗が大きな状態であったとしても、接合面に十分な電流を流すことができ、接合強度を確実に得ることができる。
【００５７】
特に、ガラス基板２０を３００℃程度の低温な状態で陽極接合するので、図１８に示すように、シリコン基板２１とガラス基板２０（Ｐｙｒｅｘガラス）との熱膨張率が近い状態で接合でき、反りがない状態で陽極接合を行うことができる。なお、この際の印加電圧としては、図１９に示すように、例えば、６００Ｖ〜１０００Ｖの範囲内の電圧を印加すれば良い。
【００５８】
また、陽極接合を行う際に、図２０に示すように、一方のガラス基板２０とＳＯＩ基板２１とを平板電極５５で挟みこんだ状態で陽極接合を行うことが好ましい。こうすることで、ＳＯＩ基板２１内の電位差をなくすことができ、効果的にＳＯＩ基板２１からガラス基板２０に電流を流すことができる。
【００５９】
次いで、一方のガラス基板２０の接合が終了した後、図２１に示すように、ＳＯＩ基板２１のシリコン支持層２５上に、図示しないフォトレジスト膜をパターニングすると共に、該フォトレジスト膜をマスクとしてシリコン支持層２５をドライエッチングやウェットエッチング加工して、錘部３２、ビーム３１、柱状の電極取出部３６、３９及びフレーム３３をそれぞれ形成する。これにより、検出部２３を形成することができ、検出部形成工程が終了となる。またこの際、シリコン支持層２５側に露出したＢＯＸ層２６を除去しても構わない。
【００６０】
次いで、ＳＯＩ基板２１のシリコン支持層２５側に、他方のガラス基板２０を重ね合わせた後、一方のガラス基板２０の陽極接合と同様に、図２２に示すように、電圧印加領域５２に正の電圧を印加させて２回目の陽極接合を行う。この際、最初の陽極接合と同様の作用効果を奏することができる。この他方のガラス基板２０を接合することで、基板接合工程が終了する。
この基板接合工程を行うことで、３００℃付近の低温でガラス基板２０自体の電気抵抗が大きい場合であっても、一対のガラス基板２０とＳＯＩ基板２１との間の接合面に対して十分な電流を均一に流して、接合強度を確実に確保しながら反りをなくした接合基板５３を作製することができる。
なお、この接合基板５３は、ＳＯＩ基板２１に形成された複数の凹部３０と一対のガラス基板２０とで囲まれた複数の密閉室２２内に検出部２３がそれぞれ収容された状態、即ち、複数のジャイロセンサ２が設けられた状態となっている。
【００６１】
次いで、図２３に示すように、一方のガラス基板２０に形成された貫通孔２０ａの少なくとも内周面を覆うように金属膜等を成膜して、励振電極３５及び検出電極３８の外部電極３７、４０をそれぞれ形成する。
最後に接合基板５３をスクライブラインに沿って、即ち、溝部５０に沿って切断して、該接合基板５３を個々に切り分ける切断工程を行う。これにより、図２に示す複数のジャイロセンサ２を一度に効率良く製造することができる。
【００６２】
上述したように、本実施形態の力学量センサの製造方法によれば、ＳＯＩ基板２１の接合面に設けられた接合用配線５１を利用して陽極接合を行うので、３００℃程度の低温でガラス基板２０自体の電気抵抗が大きい場合であっても、接合面に十分な電流を均一に流して、接合強度を確実に確保した反りがない接合基板５３を得ることができる。
そのため、この接合基板５３を切断して得られた本実施形態のジャイロセンサ２は、反りがなく、均一な接合強度で確実に接合されているので、高品質であり、信頼性に優れている。また、壊れ難いので耐久性の向上化を図ることができる。
特に、本実施形態においては、ＳＯＩ基板２１に溝部５０及び接合用配線５１を形成するので、ＳＯＩ基板２１に凹部３０や検出部２３等を形成する際に、同じタイミングで作業を行うことができる。よって、製造工程を短縮することができ、製造時間及び製造コストを低減することができる。
【００６３】
また、このように製造されたジャイロセンサ２により角速度を検出して、電子機器１の手振れ補正を行う場合について説明する。
まず、外部電極３７及び電極取出部３６を介して励振電極３５に所定の電圧を印加して静電引力を発生させる。錘部３２は、この静電容量を受けて、所定の入力波形で励振する。この際、錘部３２の上下には励振用のギャップが確保されているので、錘部３２は一対のガラス基板２０に接触することなく確実に励振する。この励振状態において外部から角速度を受けると、錘部３２は４本のビーム３１を回転中心として、Ｘ方向或いはＹ方向回りに捩れて回転して変位する。これにより、錘部３２と検出電極３８との距離が変化する。検出電極３８は、この距離変化を静電容量の変化として検出し、電極取出部３９及び外部電極４０を介してＣ−Ｖ変換回路９に出力する。
【００６４】
Ｃ−Ｖ変換回路９は、送られてきた静電容量の変化を電圧に変換して角速度算出回路１０に送る。角速度算出回路１０は、変換された電圧から角速度を算出して、カメラモジュール３のレンズ補正量算出回路５に出力する。レンズ補正量算出回路５は、算出された補正量に基づいてカメラレンズの補正量を算出すると共に、算出した補正量をレンズ駆動回路８に出力する。そして、レンズ駆動回路８が、送られてきた補正量に基づいてＸ軸用レンズアクチュエータ６及びＹ軸用レンズアクチュエータ７を適時駆動させて各方向に変位させる。その結果、電子機器１の手振れ補正を行うことができる。
【００６５】
また、本実施形態の電子機器１によれば、上述したジャイロセンサ２を有しているので、電子機器１自体の品質及び信頼性を同様に向上することができ、耐久性を上げることができる。
【００６６】
なお、上記第１実施形態では、ＳＯＩ基板２１に溝部５０及び接合用配線５１を形成した例を示したが、この場合に限られるものではない。この溝部５０は、ＳＯＩ基板２１側又はガラス基板２０側のいずれかの接合面に形成すれば良く、接合用配線５１は該溝部５０内に収納されれば、やはりＳＯＩ基板２１側又はガラス基板２０側のいずれかに形成すれば良い。
例えば、図２４に示すように、ガラス基板２０側に溝部５０を形成し、該溝部５０内に収容されるように、ＳＯＩ基板２１側に接合用配線５１を形成しても構わない。この場合においても、上記実施形態と同様の作用効果を奏することができる。
【００６７】
また、上記第１実施形態において、溝部形成工程及び配線形成工程の際に、溝部５０及び接合用配線５１を図２５に示すように、スクライブラインＬよりも幅広に形成しても構わない。こうすることで、切断工程により接合基板５３を個々のジャイロセンサ２に切り分けた際に、図２６に示すように、各ジャイロセンサ２の外周部分に接合用配線５１が残された状態となる。よって、この接合用配線５１の部分を、コモン電極や電磁波カット等を行うシールド電極として利用することができ、機能性の向上化を図ることができる。
【００６８】
次に、本発明に係る力学量センサの製造方法の第２実施形態について、図２７から図３１を参照して説明する。なお、第２実施形態において第１実施形態と同一の構成については、同一の符号を付しその説明を省略する。
第２実施形態と第１実施形態との異なる点は、第１実施形態では、ＳＯＩ基板２１に溝部５０及び接合用配線５１を設け、電圧印加領域５２を介してＳＯＩ基板２１に正の電圧を印加したが、第２実施形態の力学量センサの製造方法では、溝部形成工程及び配線形成工程の際に、一対のガラス基板２０側に溝部５０及び接合用配線５１を形成し、基板接合工程の際に、電圧印加領域５２を介してガラス基板２０に負の電圧を印加する点である。
【００６９】
即ち、まず溝部形成工程の際に、図２７（ａ）に示すように、ガラス基板２０の接合面に、ＳＯＩ基板２１と重ね合わせたときに各ジャイロセンサ２を囲むように格子状の溝部５０を形成すると共に、図２７（ｂ）に示すように、ガラス基板２０の一端側に電圧印加領域５２となる段部５２ａを形成する。    
次いで、配線形成工程の際に、図２８及び図２９に示すように、ガラス基板２０に形成された溝部５０内に接合用配線５１を形成する。また、この配線形成工程と同様に、領域形成工程を行って、接合用配線５１に電気的に接続される電圧印加領域５２を段部５２ａ上に形成する。
【００７０】
その後、図３０に示すように、基板接合工程の際に、電圧印加領域５２を介してガラス基板２０に負の電圧を印加する。なお、図３０においては、平板電極５５を利用して電圧を印加した例を示しているが、これら平板電極５５を利用せずに電圧を印加しても構わない。この基板接合工程により、ガラス基板２０とＳＯＩ基板２１とを陽極接合することができる。この際、第１実施形態と同様の作用効果を奏することができる。
特に、ガラス基板２０に負の電圧を印加することで、これらの作用効果に加え以下の作用効果を奏することができる。
【００７１】
即ち、電圧印加領域５２を介してガラス基板２０に負の電圧を印加すると、図３１に示すように、ガラス基板２０内部に存在する電荷のキャリアであるＮＡ＋イオンが、負の電圧を印加された部分である接合用配線５１に引き寄せられる。そのため、ＳＯＩ基板２１とガラス基板２０との接合面に、ＮＡ＋イオンが析出することはない。このＮＡ＋イオンが接合面に析出すると、ジャイロセンサ２を作動させた際にリーク電流が発生する原因となるものであるが、上述したように接合面に析出することを防止できるので、このようなリーク電流の発生を防止できる。従って、より高品質なジャイロセンサ２を製造することができる。
【００７２】
次に、本発明に係る力学量センサの製造方法の第３実施形態について、図３２及び図３３を参照して説明する。なお、第３実施形態において第１実施形態と同一の構成については、同一の符号を付しその説明を省略する。
第３実施形態と第１実施形態との異なる点は、第１実施形態では、ＳＯＩ基板２１の接合面に凹部３０の周囲を囲むように溝部５０を設け、これら溝部５０内に全て収容されるように接合用配線５１を形成したが、第３実施形態の力学量センサの製造方法では、溝部５０から分岐させた電圧印加用溝部６０を溝部５０の内側に形成すると共に、溝部５０内において接合用配線５１をＳＯＩ基板２１から電気的に絶縁させた状態で形成する点である。
【００７３】
即ち、溝部形成工程の際、図３２及び図３３に示すように、ＳＯＩ基板２１の接合面に、溝部５０と、該溝部５０の内側で凹部３０の周囲を囲む電圧印加用溝部６０を形成する。次いで、前記配線形成工を行う際、接合用配線５１を形成する前に、溝部５０内において接合用配線５１とＳＯＩ基板２１との間を電気的に絶縁する絶縁薄膜（絶縁膜）６１を、ＳＯＩ基板２１に成膜する成膜工程を行う。そして、この成膜工程を行った後に、溝部５０及び電圧印加用溝部６０内に収容されるように接合用配線５１を形成する。
【００７４】
これにより、接合用配線５１は、図３３に示すように、電圧印加領域５２から電圧印加用溝部６０に至る溝部５０内においては、絶縁薄膜６１によってＳＯＩ基板２１及びガラス基板２０のいずれに対しても電気的絶縁状態となっており、電圧印加用溝部６０内でのみＳＯＩ基板２１と電気的に接触している。即ち、電圧印加用溝部６０内での接合用配線５１は、電圧印加用配線となっている。
【００７５】
よって、陽極接合の際に、電圧印加領域５２から接合用配線５１に流れた電流は、溝部５０内ではＳＯＩ基板２１又はガラス基板２０に流れることなく、電圧印加用溝部６０内に到達した時点でシリコン基板２１に流れて陽極接合が行われる。特に、電圧印加用溝部６０は、溝部５０の内側に形成されているので、より検出部２３に近い領域で陽極接合を行うことができる。よって、密閉室２２をより確実に接合することができ、ジャイロセンサ２の信頼性をより向上することができる。
また、陽極接合の使い分けを行うことも可能であるので、設計の自由度を向上することができる。また、陽極接合が不要な領域での電流の洩れをなくすことができるので、電圧降下をさらに防止でき、接合強度をより確実に確保することができる。
【００７６】
なお、接合用配線５１を、ガラス基板２０側に形成した場合には、溝部５０内において絶縁薄膜６１をガラス基板２０側の接合面に形成すれば良い。この場合にも、溝部５０内において、接合用配線５１をガラス基板２０及びＳＯＩ基板２１の両方に対して、電気的に絶縁状態にすることができる。
【００７７】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００７８】
例えば、本実施形態では、力学量センサとしてジャイロセンサを例にして説明したが、ジャイロセンサに限られるものではなく、例えば、加速度を検出する加速度センサでも構わない。この加速度センサの場合には、錘部を強制的に励振させなくても構わない。
また、本実施形態では、錘部を作製する際に、ＢＯＸ層をエッチングストップとして用いるためＳＯＩ基板を利用したが、エッチングの際に所定の深さが得られるように反応速度等を調整できれば、ＳＯＩ基板でなくても構わない。
また、貫通孔をテーパ状に形成したが、テーパ状に限られるものではない。
【００７９】
また、陽極接合を行う際に、先にシリコン活性層側に一方のガラス基板を接合し、その後、シリコン支持層側に他方のガラス基板を接合したが、この逆に、先にシリコン支持層側に他方のガラス基板を接合し、その後、シリコン活性層側に一方のガラス基板を接合しても構わない。
【図面の簡単な説明】
【００８０】
【図１】本発明の第１実施形態に係るジャイロセンサを有する電子機器のブロック図である。
【図２】図１に示すジャイロセンサの断面図である。
【図３】図２に示す断面矢視Ａ−Ａ図である。
【図４】図２に示すジャイロセンサの一方のガラス基板の斜視図である。
【図５】図２に示すジャイロセンサの製造方法を示した工程図であって、スタート基板となるＳＯＩ基板を示す断面図である。
【図６】図２に示すジャイロセンサの製造方法を示した工程図であって、シリコン活性層上に電極取出部及びフレームの上部を形成した状態を示す図である。
【図７】図２に示すジャイロセンサの製造方法を示した工程図であって、図６に示す状態の後、シリコン活性層上に溝部を形成した状態を示す図である。
【図８】図２に示すジャイロセンサの製造方法を示した工程図であって、（ａ）は図７に示す溝部のパターンをＳＯＩ基板の上方から見た状態を示す図であり、（ｂ）は（ａ）の断面矢視Ｂ−Ｂ図である。
【図９】図２に示すジャイロセンサの製造方法を示した工程図であって、図７に示す状態の後、溝部内に接合用配線を形成した状態を示す図である。
【図１０】図２に示すジャイロセンサの製造方法を示した工程図であって、図９に示す状態の後、シリコン活性層のキャビティに当たる部分を除去した状態を示す図である。
【図１１】図２に示すジャイロセンサのガラス基板を示した図である。
【図１２】図２に示すジャイロセンサの製造方法を示した工程図であって、図１１に示すガラス基板に、テーパー状の貫通孔を形成した状態を示す図である。
【図１３】図２に示すジャイロセンサの製造方法を示した工程図であって、図１２に示す状態の後、ガラス基板の接合面に励振電極及び検出電極を形成した状態を示す図である。
【図１４】図２に示すジャイロセンサの製造方法を示した工程図であって、ＳＯＩ基板とガラス基板とを重ね合わせる際の位置関係を示す斜視図である。
【図１５】図２に示すジャイロセンサの製造方法を示した工程図であって、ＳＯＩ基板と一方のガラス基板とを重ね合わせたときのＳＯＩ基板の断面図である。
【図１６】図１５に示す断面矢視Ｃ−Ｃ図である。
【図１７】図２に示すジャイロセンサの製造方法を示した工程図であって、図１３に示すガラス基板をＳＯＩ基板に重ね合わせ、両者を陽極接合している状態を示す図である。
【図１８】ガラス基板及びＳＯＩ基板の、温度に対する熱膨張率の変化を示す図である。
【図１９】ガラス基板を陽極接合する際の、温度と電圧との関係を示す図である。
【図２０】平板電極を利用して、ＳＯＩ基板とガラス基板とを陽極接合している状態を示す図である。
【図２１】図２に示すジャイロセンサの製造方法を示した工程図であって、図１７に示す状態の後、シリコン支持層を加工して、４本のビームで吊り下げられた錘部を形成した状態を示す図である。
【図２２】図２に示すジャイロセンサの製造方法を示した工程図であって、図２１に示す状態の後、シリコン支持層側にガラス基板を陽極接合している状態を示す図である。
【図２３】図２に示すジャイロセンサの製造方法を示した工程図であって、図２２に示す状態の後、ガラス基板の貫通孔に金属薄膜を成膜して外部電極を形成した状態を示す図である。
【図２４】ジャイロセンサの他の製造方法を説明する図であって、ガラス基板に溝部を形成し、ＳＯＩ基板に接合用配線を形成した状態を示す図である。
【図２５】ジャイロセンサの他の製造方法を説明する図であって、溝部及び接合用配線を、スクライブレーンよりも幅広に形成した状態を示す図である。
【図２６】図２５に示す状態で作製された接合基板により製造されたジャイロセンサを示す図である。
【図２７】本発明の第２実施形態に係るジャイロセンサの製造方法を説明する図であって、（ａ）は溝部が形成されたガラス基板を上方から見た状態を示す図であり、（ｂ）は（ａ）の断面矢視Ｄ−Ｄ図である。
【図２８】図２７に示すガラス基板の拡大図である。
【図２９】図２８に示す断面矢視Ｅ−Ｅ図である。
【図３０】平板電極を利用して、図２７に示すガラス基板とＳＯＩ基板とを陽極接合している状態を示す図である。
【図３１】図３０に示す陽極接合を行っている際の、ガラス基板内に存在するＮＡ＋イオンの動きを説明する図である。
【図３２】本発明の第３実施形態に係るジャイロセンサの製造方法を説明する図であって、ＳＯＩ基板に溝部と電圧印加用溝部とが形成されたＳＯＩ基板の断面図である。
【図３３】図３２に示す断面矢視Ｆ−Ｆ図である。
【符号の説明】
【００８１】
１    電子機器
２    ジャイロセンサ（力学量センサ）
２０    ガラス基板
２１    ＳＯＩ基板（シリコン基板）
２２    密閉室
２３    検出部
３０    凹部
５０    溝部
５１    接合用配線
５２    電圧印加領域
５３    接合基板
６０    電圧印加用溝部
６１    絶縁膜（絶縁薄膜）
【図１】
0004817287.tif 000002
【図２】
0004817287.tif 000003
【図３】
0004817287.tif 000004
【図４】
0004817287.tif 000005
【図５】
0004817287.tif 000006
【図６】
0004817287.tif 000007
【図７】
0004817287.tif 000008
【図８】
0004817287.tif 000009
【図９】
0004817287.tif 000010
【図１０】
0004817287.tif 000011
【図１１】
0004817287.tif 000012
【図１２】
0004817287.tif 000013
【図１３】
0004817287.tif 000014
【図１４】
0004817287.tif 000015
【図１５】
0004817287.tif 000016
【図１６】
0004817287.tif 000017
【図１７】
0004817287.tif 000018
【図１８】
0004817287.tif 000019
【図１９】
0004817287.tif 000020
【図２０】
0004817287.tif 000021
【図２１】
0004817287.tif 000022
【図２２】
0004817287.tif 000023
【図２３】
0004817287.tif 000024
【図２４】
0004817287.tif 000025
【図２５】
0004817287.tif 000026
【図２６】
0004817287.tif 000027
【図２７】
0004817287.tif 000028
【図２８】
0004817287.tif 000029
【図２９】
0004817287.tif 000030
【図３０】
0004817287.tif 000031
【図３１】
0004817287.tif 000032
【図３２】
0004817287.tif 000033
【図３３】
0004817287.tif 000034