(57)【特許請求の範囲】
【請求項１】
半導体ウエハと、該半導体ウエハ上に形成された層間絶縁膜と、該層間絶縁膜を貫通して前記半導体ウエハに電気的に接続されるコンタクトとを備えた構造体を準備する工程と、
前記層間絶縁膜上に、前記コンタクトに電気的に接続される下部メタル層と、中間絶縁膜とを順次形成する工程と、
前記半導体ウエハのウエハエッジ領域に対応する前記中間絶縁膜を、レジストパターンを用いたエッチングにより除去して、前記下部メタル層のエッジ表面領域を露出する工程と、
露出された前記エッジ表面領域と残存している前記中間絶縁膜とを覆うように、スパッタリングにより上部メタル層を形成する工程と、
前記下部メタル層、前記中間絶縁膜及び上部メタル層をパターニングしてキャパシタを形成する工程と
を具えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記レジストパターンを形成する工程は、前記エッジ表面領域を露出する工程の前工程として、
前記中間絶縁膜の上側表面の全面にレジスト膜を形成する工程と、
前記レジスト膜の、前記ウエハエッジ領域に対応するレジストエッジ領域に対して、露光装置の周辺露光機能を用いて、周辺露光を行う工程と、
周辺露光された前記レジスト膜のレジストエッジ領域を除去する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記レジストパターンを形成する工程は、前記エッジ表面領域を露出する工程の前工程として、
前記中間絶縁膜の上側表面の全面にレジスト膜を形成する工程と、
前記レジスト膜の、前記ウエハエッジ領域に対応するレジストエッジ領域を、前記レジスト膜の上側表面に、スピンコート装置を用いて薬液を塗布して除去する工程と、
残存する前記レジスト膜を露光する工程と
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法、特にスパッタリング或いはドライエッチングなどによりウエハに蓄積する電荷の影響を小さくする半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般にゲートを形成した後の配線工程では、高温熱処理をすると酸化雰囲気や層間絶縁膜により配線材料のＡｌ、Ｔｉ、Ｗなどが酸化する恐れがある。したがって、この酸化を防ぐために、４００℃以下の熱しか加えられない。このような４００℃程度の処理温度でエッチングしたり、埋め込み性を保って絶縁膜を堆積するために、ウエハはプラズマ雰囲気にさらされることが多い。また、メタルのスパッタリング時にもプラズマ雰囲気にさらされる。これらのプラズマ雰囲気中では、加速されたイオンや電子がウエハに衝突し、ウエハに電荷が注入される。
【０００３】
通常のバルクウエハであれば、ウエハに入った大部分の電荷は、支持基板へ流れるため、デバイスがチャージアップする可能性は低い。しかし、ＳＯＩウエハは、支持基板とウエハ表面のＳＯＩ層との間に埋め込み酸化膜（ＢＯＸ（Buried Oxide）酸化膜ともいう。）があるため、ウエハから流れ込んだチャージは、素子の絶縁性の弱い箇所で電界集中を起こして、信頼性を低下させたり、絶縁膜を破壊したりする。
【０００４】
これまでの半導体プロセスでは、微細化に伴って、ゲート絶縁膜が薄膜化している。ゲート電極自身は、ゲート絶縁膜を介してＳｉ基板と絶縁されており、エッチング時にプラズマ雰囲気によるチャージが溜まると、薄いゲート絶縁膜は破壊される恐れがある。このため、ゲートエッチングやＳＷ（Side Wall）エッチングで使用する装置は、チャージがウエハへ流れにくい仕組みになっている。また、ゲート材料にポリシリコンを使用すれば、高温の熱処理が可能なため、プラズマダメージがなく、埋め込み性の優れたＬＰ−ＣＶＤ（Low Pressure Chemical Vapor Deposition）装置（成膜温度：７００〜８００℃）などを使った層間絶縁膜堆積が一般的である。
【０００５】
Ａｌ配線を形成する際に起こるチャージアップによるダメージを防ぐ方法として、例えば特許文献１では、グリッドライン上のシリコン基板に露出部を設けた後にグリッドラインを跨いで配線パターンを形成することによって基板へ通じる電流経路を形成する方法が提案されている。
【０００６】
また、ＳＯＩウエハにおいて、ＢＯＸ酸化膜２０４によって絶縁されたＳＯＩ層とＳｉ支持基板との間に導通路を設けて基板電位をコントロールする方法がいくつか提案されている。特許文献２では、基板コンタクトを形成することによって、ＳＯＩ層側とＳｉ支持基板を絶縁している埋め込み酸化膜に基板コンタクトを形成する方法が提案されている。特許文献３では、スクライブ予定領域近傍に、Ｓｉ支持基板とＳＯＩ層を導通するための短絡導体を形成する方法が提案されている。特許文献４では、スクライブラインで切断することによりＳｉ支持基板と埋め込み酸化膜の上部のＳＯＩ層を導通する方法が提案されている。
【特許文献１】特開平２−２８０３２１号公報
【特許文献２】特開２００１−１７７０９８号公報
【特許文献３】特開平６−２４４２３９号公報
【特許文献４】特開２００２−１６４５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
トランジスタ形成工程での層間絶縁膜堆積には、チャージングダメージの心配のないＬＰ−ＣＶＤが主に使用される。一方、最近になって、比較的低温で行えるＡＰ−ＣＶＤ（Atomospheric Pressure Chemical Vapor Deposition）装置が、開発され始めているが、この装置は埋め込み性に問題がある。また、ゲートエッチングでは、ドライエッチングが主流であり、薄いゲート絶縁膜へ電荷が溜まりにくいようにした装置が用いられる。
【０００８】
しかし、トランジスタ形成後の配線工程用のメタルスパッタや、ドライエッチングでは、プロセスによるチャージングダメージがあまり考慮されていない。
【０００９】
図６は、ＳＯＩウエハ２００を用いた半導体装置の製造方法における配線工程で、スパッタリングによるメタル層の堆積で電荷が蓄積される様子を一部分の断面切り口によって概略的に示した図である。図中、左端がウエハエッジ２２２にあたり、ウエハエッジからウエハ中心方向（ここでは右方向）に向かって５ｍｍ程度までの周辺の領域であるウエハエッジ領域２２４には、半導体素子は形成されない。ウエハエッジ領域２２４よりもウエハ中心よりの領域がデバイス形成領域であり、ここに各種のデバイスが形成される。
【００１０】
ここで、ＳＯＩウエハ２００は、Ｓｉ支持基板２０２、ＢＯＸ酸化膜２０４及びＳＯＩ層２０６からなり、埋め込み酸化膜であるＢＯＸ酸化膜２０４により、Ｓｉ支持基板２０２とＳＯＩ層２０６とは絶縁されている。ＳＯＩウエハ２００に形成された個々のデバイスは、素子間分離領域２０８で分離されている。図６では詳細な記載は省略し、ゲート絶縁膜２１０及びゲート電極２１２を示している。デバイスの形成されたＳＯＩウエハ２００の上側には、層間絶縁膜２１４が成膜されており、ゲート電極２１２の上部には、上層の配線と接続するためのコンタクト２１６が形成されている。
【００１１】
この層間絶縁膜２１４及びコンタクト２１６の上側の表面に、後にパターニングして配線とするための導電層２１８をスパッタリングにより成膜する。このとき、スパッタリング中に発生するウエハ表面のチャージ（図中では、スパッタリングによる電荷注入２２０として矢印で示す。）が、コンタクト２１６を通してデバイス中に溜まる恐れがある。これらの電荷は、絶縁性の弱い箇所を劣化させたり、絶縁破壊を引き起こしたりする。デバイス中に溜まった電荷は、埋め込み酸化膜によって絶縁されているため、抜ける場所がなく、想定した電界以上のストレスがかかる可能性があり、デバイスの信頼性を低下させる。
【００１２】
このようなプロセスで形成されたデバイスは、絶縁破壊によるリーク電流の発生や、トランジスタ特性の変動により、不安定な歩留まり結果になる。
【００１３】
よって、この発明は、ＳＯＩウエハのように、中間に絶縁層が埋め込まれていることによって起こる、メタルスパッタやドライエッチングによる電荷の蓄積を軽減することにより、チャージアップによるデバイスの歩留まり低下を防ぐことを目的とする。
【課題を解決するための手段】
【００１４】
上述した問題の解決を図るため、デバイス形成には用いられないウエハの周辺のエッジ領域すなわちウエハエッジ領域をスパッタリング中の電荷の移動に利用する。すなわち、この発明の半導体装置の製造方法は、半導体ウエハと、半導体ウエハ上に形成された層間絶縁膜と、層間絶縁膜を貫通して半導体ウエハに電気的に接続されるコンタクトとを備えた構造体を準備する工程と、層間絶縁膜上に、コンタクトに電気的に接続される下部メタル層と、中間絶縁膜とを順次形成する工程と、半導体ウエハの周辺のエッジ領域（以下、単にウエハエッジ領域という。）に対応する中間絶縁膜を、レジストパターンを用いたエッチングにより除去して、下部メタル層のエッジ表面領域を露出する工程と、露出されたエッジ表面領域と残存している中間絶縁膜とを覆うように、スパッタリングにより上部メタル層を形成する工程と、下部メタル層、中間絶縁膜及び上部メタル層をパターニングしてキャパシタを形成する工程とを具えることを特徴とする。
【００１５】
ここで、ウエハエッジ領域とは、ウエハを表面側から見て、ウエハエッジからウエハ中心に向かって５ｍｍ程度までの周辺の領域であり、通常デバイスの形成には用いない領域である。
【発明の効果】
【００１６】
この発明の半導体装置の製造方法によれば、スパッタリングによって堆積される導電層が支持体と接しているため、スパッタリングを行う間に生じる電荷を支持体側へ逃がすことができる。これにより、絶縁膜の劣化を抑制し、信頼性を損なうことなくウエハ上にデバイスを形成できる。
【００１７】
また、Ｓｉ支持基板と導電層を接続するために用いるウエハエッジからウエハ中心側へ５ｍｍ程度の支持基板の表面の領域は、もともとデバイスとして利用できない領域であるため、エッチングしても歩留まりに影響がない。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して、参考例及びこの発明を実施するための最良の形態を説明する。尚、製造方法を説明する各図は、製造工程の各段階で得られる構造体の断面切り口を概略的に示している。また、構造体を構成する各構成要素の大きさ、形状及び配置関係は、この発明が理解できる程度に概略的に示してある。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
【００１９】
＜参考例＞
図１及び２を参照して、参考例の半導体装置の製造方法を説明する。この参考例では、ＳＯＩウエハ上に配線を形成する工程を例として示す。ここでは、支持体として半導体材料で構成される例えばＳｉ支持基板１０２とし、中間絶縁層を例えばＢＯＸ酸化膜１０４とし、導電層をスパッタリングによって形成される導電層として順次に積層形成されているＳＯＩウエハ１００を例に挙げて説明する。
【００２０】
図１（Ａ）は、ＳＯＩウエハ上に半導体装置を製造する工程の途中の段階を示したものである。Ｓｉ支持基板１０２、ＢＯＸ酸化膜１０４、及びＳＯＩ層１０６が順に積層されたＳＯＩウエハ１００の上側表面には、層間絶縁膜１０８が積層されている（図１（Ａ））。図１及び２において、図中、左端部がウエハエッジ１１２であり、デバイス形成領域１１６のＳＯＩ層１０６及び層間絶縁膜１０８中には、ここでは記載を省略したが、素子間分離領域、ゲート絶縁膜、ゲート電極、コンタクトなどを具えた半導体素子が形成されている。
【００２１】
次いで、層間絶縁膜１０８の上側表面上にレジスト膜１１０を塗布する。レジスト膜１１０は、ポジ型レジストを用いる。このポジ型レジストを周辺露光してウエハエッジ領域１１４のレジスト膜部分を除去する。このレジスト膜１１０の、ウエハエッジ領域１１４に対応するレジストエッジ領域のみを周辺露光１１８により露光する（図１（Ｂ））。通常のホトリソエッチングでは、マスクパターンを用いて露光する場所を限定するが、ここでは、露光装置の周辺露光機能によって、マスクパターンを用いずに露光する。
【００２２】
露光装置の周辺露光機能とは、ウエハの周辺部すなわちこの実施の形態におけるウエハエッジ領域にのみ露光を行う機能である。一般の露光装置に標準で搭載されている機能ではないが、例えば、東京エレクトロン株式会社製の露光装置には、付加機能として周辺露光機能を搭載することができる。
【００２３】
周辺露光後、現像処理を行うことによりレジストパターン１１０ａが形成できる（図１（Ｃ））。このレジストパターン１１０ａが形成されたウエハ全体像を図３（Ａ）及び（Ｂ）に概略的に示す。尚、図３（Ａ）は、形成したレジストパターン１１０ａをウエハの上側から見た平面図である。図３（Ｂ）は、図３（Ａ）のＸ−Ｘで示した破線によって切断した断面図である。
【００２４】
次に、レジストパターン１１０ａをマスクとして、層間絶縁膜１０８の露出された層部分とその下側のＳＯＩウエハ１００のウエハエッジ領域に対してドライエッチングを行って、Ｓｉ支持基板１０２のエッジ表面領域１２０を露出させる（図１（Ｄ））。
【００２５】
次に、レジストパターン１１０ａを除去し、後の工程により配線となる導電層１２２を露出されたエッジ表面領域１２０と残存している中間絶縁層であるＢＯＸ酸化膜１０４とを上側から覆うようにスパッタリングにより成膜する（図２（Ａ））。ここでは、この導電層１２２を残存するウエハ１００上側表面の全体を覆うように形成する。すなわち、この導電層１２２は、層間絶縁膜１０８の上側表面からその側面を経てＳｉ支持基板１０２の露出された表面にわたって途切れることなく形成される。
【００２６】
ついで、導電層１２２を公知のホトリソ・エッチング技術により、配線１２２ａにパターニングする（図２（Ｂ））。
【００２７】
図４は、この参考例でのスパッタリング中の電荷の移動を説明するための図である。製造工程の説明図では省略した、ＳＯＩ層１０６中に形成された素子間分離領域１２４、ゲート絶縁膜１２６、ゲート電極１２８及びコンタクト１３０も示している。図６に示した従来のスパッタリングによる導電層の形成では、ＢＯＸ酸化膜によってＳｉ支持基板への導通が遮断されていたため、スパッタリングによる電荷が蓄積されていた。これに対し、この参考例では、Ｓｉ支持基板１０２のウエハエッジ領域の表面を露出してから、スパッタリングにより導電層１２２を形成している。従って、スパッタリングによる電荷注入１３２よって導電層１２２に蓄積された電荷は、Ｓｉ支持基板１０２の導電層１２２と接しているエッジ表面領域１２０からＳｉ支持基板１０２へ流れる、すなわち移動するので、導電層１２２に電荷が蓄積されることがない。よって、ゲート絶縁膜の絶縁破壊等のデバイスに生じる不具合を防ぐことができる。
【００２８】
また、配線１２２ａのパターニング工程でのドライエッチングの際に生じる電荷も、途中の段階までは導電層１２２がＳｉ支持基板１０２と接続された状態であるため、Ｓｉ支持基板１０２へ逃がすことが可能である。よって、従来の製造方法よりも、このエッチング工程でも電荷の蓄積を軽減することができる。
【００２９】
この参考例では、ウエハエッジ領域におけるレジスト膜のレジストエッジ領域を除いたレジストパターン１１０ａを形成するために、露光装置の周辺露光機能を用いた。レジストパターン１１０ａを形成する方法としては、レジスト膜を塗布するために用いるスピンコート装置を使うこともできる。
【００３０】
一般にスピンコート装置には、ウエハエッジ領域のみに薬液を滴下してレジストを除去する機能が備わっている。よって、レジスト膜１１０をスピンコート装置によって塗布後、レジストエッジ領域のレジスト膜部分を薬液によって溶かして除去し、その後に露光をレジスト膜全面に対して行う。この場合、レジスト膜の露光部分をレジストパターン１１０ａとして形成するため、レジスト膜の材料は、ネガ型レジストを用いる。レジスト膜を除去するための薬液としては、例えば、ＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）を用いる。露光後、現像処理を行うことにより、ウエハエッジ領域を除くウエハ表面にレジストパターン１１０ａが形成できる。
【００３１】
また、図３では、ウエハの形状を簡略化して、ウエハ上側から平面的に見て円形で表した。実際には、一般的なウエハでは、ＯＦ（オリエンテーションフラット）やノッチ等の切りかけ部分が形成されている。ＯＦを備えたウエハは、ウエハ表面から平面的に見てウエハエッジが直線状になっている部分があるため、スピンコート装置でウエハエッジ領域のレジストを除去すると薬液がうまくレジスト膜に滴下できない場合がある。よって、ＯＦを備えたウエハの場合には、周辺露光機能を用いてレジストパターン１１０ａを形成する方がより好適である。
【００３２】
この参考例を多層配線に適用する場合には、各層の配線用の導電層をスパッタリングする前に、毎回ウエハエッジ領域の支持体の表面を露出する工程を行えば、配線用の導電層が支持体に導通するので、スパッタリングによる電荷の蓄積を防ぐことができる。
【００３３】
以上、説明してきたように、この参考例によれば、ＳＯＩウエハに半導体装置を形成する際の配線工程において、Ｓｉ支持基板１０２のウエハエッジ領域に対応するエッジ表面領域を露出した後に、スパッタリングによる導電層１２２の形成を行うので、導電層１２２と接するＳｉ支持基板１０２のエッジ表面領域１２０から電荷がＳｉ支持基板１０２へ移動することができる。よって、デバイスに電荷が蓄積されることが無く、絶縁破壊等の不具合を軽減することができ、チャージアップによるデバイスの歩留まり低下を防ぐことが可能になる。
【００３４】
＜実施の形態＞
この発明は、半導体材料或いは導体材料で形成された支持体上に形成された絶縁体層の上部に、スパッタリングする工程に対して適用できる。上述の参考例では、支持体が半導体材料で形成されているＳＯＩウエハ上に形成した半導体素子の配線形成の一例について説明した。これに対して、この実施の形態では、支持体が導体材料で構成されているＭＩＭ（Metal-Insulator-Metal）構造のキャパシタを形成する場合について説明する。
【００３５】
図５を参照して、Ｓｉウエハ１４０上に、ＭＩＭ構造のキャパシタを形成する例について説明する。ここでは、支持体を導体材料で構成された下部メタル層１４６とし、絶縁層を中間絶縁膜１４８とし、及び導電層をスパッタリングによって形成される上部メタル層１５２とする例につき説明する。
【００３６】
Ｓｉウエハ１４０の上側表面の全面上には、層間絶縁膜１４２が成膜されており、後の工程で形成されるキャパシタ（図示せず）を導通するためのコンタクト１４４が形成されている。
【００３７】
この層間絶縁膜１４２上に、スパッタリングにより下部メタル層１４６を支持体として形成する。このスパッタリングにおいては、電荷がコンタクト１４４を通してＳｉウエハ１４０に移動することができるので、電荷の蓄積による不具合を考慮する必要はない。
【００３８】
次いで、下部メタル層１４６の上側表面の全面上に中間絶縁膜１４８を成膜する（図５（Ａ））。
【００３９】
既に説明した参考例と同様に、ウエハエッジ領域１１４を除いたデバイス形成領域１１６のみにレジストパターン（図示せず）を形成する。ドライエッチングにより、このレジストパターンから露出している中間絶縁層１４８の層部分をエッチング除去して下部メタル層１４６のエッジ表面領域１５０を露出させる。然る後、レジストパターンを除去する（図５（Ｂ））。
【００４０】
次に、中間絶縁膜１４８から露出している下部メタル層１４６のエッジ表面領域１５０にわたって、残存するウエハの上側表面の全体にスパッタリングにより上部メタル層１５２を形成する。このスパッタリングの最中は、下部メタル層１４６の露出したエッジ表面領域１５０を介して、電荷が下部メタル層１４６側へ移動するので、スパッタリングによる電荷の蓄積を防ぐことができる（図５（Ｃ））。
【００４１】
次に、公知のホトリソ・エッチング技術によって、下部メタル層１４６、中間絶縁膜１４８及び上部メタル層１５２をパターニングすることによって、ＭＩＭ構造のキャパシタが形成できる（図示せず）。
【００４２】
以上のように、導体材料である支持体上に形成された絶縁層によって、絶縁層上側に導電層をスパッタリングする際に蓄積する電荷を、エッチングによって支持体の表面を露出することで支持体側へ移動することができる。これにより、電荷の蓄積によって生じる不具合を軽減し、デバイスの歩留まりの低下を防ぐことができる。
【００４３】
導電層のスパッタリングを行う前に行う支持体表面の露出は、必ずしもウエハエッジ領域全周に対して行う必要は無いが、上述した実施の形態のようなウエハエッジ領域に対する周辺露光やレジスト膜剥離によって形成したレジストパターンを用いる場合には、ウエハの全周にわたるウエハエッジ領域の支持体表面を露出した方が、操作が簡便となり好適である。
【００４４】
また、支持体の表面を露出させる領域すなわちエッジ表面領域を、デバイス形成領域のデバイスが形成される（パターニングされている）領域を除いたすべての領域とすると、最外周に形成されるデバイスの外側に、エッチングにより除去した膜の膜厚に応じた段差が発生する。サブミクロンスケールのパターン形成を行う場合、ウエハ表面にこのような段差があると、その周辺でデフォーカスによるパターン異常が起こり、最外周のデバイスで歩留まりが低下する可能性がある。よって、支持体の表面を露出させる領域は、ウエハエッジからウエハ中心に向かって５ｍｍ程度までの周辺の領域、すなわちウエハエッジ領域にすることが好ましい。
【図面の簡単な説明】
【００４５】
【図１】（Ａ）〜（Ｄ）は、参考例の半導体装置の製造方法を説明するための工程図である。
【図２】（Ａ）及び（Ｂ）は、図１（Ｄ）の工程に続く工程図である。
【図３】（Ａ）及び（Ｂ）は、レジストパターンの構造を示すための図である。
【図４】スパッタリング中の電荷の移動を説明するための図である。
【図５】（Ａ）〜（Ｃ）は、この発明の実施の形態の半導体装置の製造方法を説明するための工程図である。
【図６】従来の半導体装置の製造工程を説明するための図である。
【符号の説明】
【００４６】
１００、２００：ＳＯＩウエハ
１０２、２０２：Ｓｉ支持基板
１０４、２０４：ＢＯＸ酸化膜
１０６、２０６：ＳＯＩ層
１０８、１４２、２１４：層間絶縁膜
１１０：レジスト膜
１１０ａ：レジストパターン
１１２、２２２：ウエハエッジ
１１４、２２４：ウエハエッジ領域
１１６、２２６：デバイス形成領域
１１８：周辺露光
１２０、１５０：エッジ表面領域
１２２、２１８：導電層
１２２ａ：配線
１２４、２０８：素子間分離領域
１２６、２１０：ゲート絶縁膜
１２８、２１２：ゲート電極
１３０、１４４、２１６：コンタクト
１３２、２２０：スパッタリングによる電荷注入
１４０：Ｓｉウエハ
１４６：下部メタル層
１４８：中間絶縁膜
１５２：上部メタル層
【図１】
0004741549.tif 000002
【図２】
0004741549.tif 000003
【図３】
0004741549.tif 000004
【図４】
0004741549.tif 000005
【図５】
0004741549.tif 000006
【図６】
0004741549.tif 000007