(57)【特許請求の範囲】
【請求項１】
高速シリアル通信の物理層のデータ送受信部を含む半導体集積回路において、
上記データ送受信部は、送信部と受信部を含み、
上記送信部は、シンボル振分け回路、8B10B変換回路、パラレルシリアル(P2S)変換回路、及び、第１のシンボルカウンタで構成され、
上記受信部は、シンボル組立て回路、10B8B変換回路、シリアルパラレル(S2P)変換回路、及び、シンボルカウンタで構成され、
更に上記送信部と上記受信部との共通部分の記憶部に、シンボル振分け参照テーブルを含み、
上記シンボル振分け参照テーブルは、通信相手とのネゴシエーションにより設定され、
上記送信部のシンボル振分け回路は、上記シンボル振分け参照テーブルを参照し、上記第１のシンボルカウンタからのカウント値に基づいて、シンボル振分けレーンを決定し、上記受信部のシンボル組立て回路は、シンボル振分け参照テーブルを参照し、上記第２のシンボルカウンタからのカウンタ値に基づいて、レーンからのデータをシンボル組立てすることを特徴とする半導体集積回路。
【請求項２】
上記シンボル振分け参照テーブルの代わりに、
予め設定された複数のシンボル振分けルールのうち何れを選択するかを示すデータを保持するモード選択レジスタを含み、
上記送信部の上記シンボル振分け回路は、モード選択レジスタを参照し、該モード選択レジスタに保持されるデータ及び第１のシンボルカウンタからのカウント値に基づいて、シンボル振分けレーンを決定し、上記受信部の上記シンボル組立て回路は、モード選択レジスタを参照し、該モード選択レジスタに保持されるデータ及び第２のシンボルカウンタからのカウンタ値に基づいて、レーンからのデータをシンボル組立てすることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
一つのタイムサイクル内に、パケットの先頭シンボルを含むときとパケットの最終シンボルを含むとき、シンボル振分けルールを一時的にレーンに対する順方向に固定することを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
上記送信部の記憶部と上記受信部の記憶部において、送信用シンボル振分け参照テーブルと受信用シンボル振分け参照テーブルが別々に備わり、
上記送信部のシンボル振分け回路は、上記送信用シンボル振分け参照テーブルを参照し、上記第１のシンボルカウンタからのカウント値に基づいて、シンボル振分けレーンを決定し、上記受信部のシンボル組立て回路は、上記受信用シンボル振分け参照テーブルを参照し、上記第２のシンボルカウンタからのカウンタ値に基づいて、レーンからのデータをシンボル組立てすることを特徴とする請求項１に記載の半導体集積回路。
【請求項５】
上記シンボル振分け参照テーブルに係る情報が、コンフィグレーション（Configuration)レジスタ領域に予め割り当てて置かれており、
上記ネゴシエーションは、
PCI expressとしてのリンク確立後、上記シンボル振分け参照テーブルに係る情報が、Configuration Write/Read transactionにより書き込み及び読み出しされることにより達成されることを特徴とする請求項１に記載の半導体集積回路。
【請求項６】
リンクが確立しているレーンに関してのみ、上記シンボル振分け参照テーブルを設定することを特徴とする請求項５に記載の半導体集積回路。
【請求項７】
少なくとも請求項１乃至６のうちのいずれか一に記載半導体集積回路を含むことを特徴とするシリアル伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数レーンを持ち、各レーンに対してシンボル振分けを設定し各レーンからのシンボル組立てを設定する高速シリアルデータ通信データ通信におけるシンボル振分け及びシンボル組立て回路に関する。
【背景技術】
【０００２】
“ＰＣＩ  Ｅｘｐｒｅｓｓ”とは、２００２年にＰＣＩ−ＳＩＧによって策定された、ＰＣＩバスに代わるパソコン向けシリアル転送インターフェースである。“ＰＣＩ  Ｅｘｐｒｅｓｓ”で用いられる最小構成の伝送路であるレーンは、片方向2.5Gbps、双方向5.0Gbpsの全二重通信が可能である。なお、8ビットのデータを送るのにクロック信号など2ビットを追加した10ビットを費やすため、実効データ転送レートは片方向2.0Gbps(250MB/s)、双方向4.0Gbps(500MB/s)となる。
【０００３】
実際のPCI Expressポートは、このレーンを複数束ねた構成になっていることが多く、1レーンで構成されたPCI Expressポートを「PCI Express x1」、2レーンのポートを「x2」といった具合に呼称する。現在ではx2、x4、x8、x12、x16、x32などの製品が登場している。
【０００４】
このようなPCI Expressの規格では、伝送されるデータはパケットという単位で送受信されることになっている。ところで、通信リンクが複数レーンを持つ場合、パケットデータは、パケットを構成するシンボル毎に順に、レーンに振り分けられて送受信される。このことは、“バイトストライプ”と称されている。
【０００５】
図１３は、パケットデータがバイトストライプされる様子を模式的に示す図である。図１３に示すポートでは、４つの論理レーン（レーン０、レーン１、レーン２、レーン３）が設定されている。
【０００６】
まず、図１３に示すバイトストライプでは、論理レーン番号の０から３へ順にシンボルが振り分けられていく。ところが、PCI Expressを利用する従来の技術では、論理レーン番号に対する物理レーン番号の割当は、図１４に示すように、昇順若しくは降順の２通りしか許容されていない。つまり、物理レーンに対するシンボル振分けは、２通りしか無いことになっている。そうすると、市場で容易に入手され得るプロトコルアナライザを用いて伝送路をモニタすれば、通信内容が容易に解析される可能性も生じてしまう。
【０００７】
このことは、第三者による通信内容の解読に繋がるおそれがある。機器内のローカルのインターフェースにPCI Expressを用いる場合でも、その機器特有の内部情報等の漏えいが発生する危険性があると言える。
【０００８】
なお、本願に関連すると思われる従来技術として、以下の特許文献１、２と非特許文献１が挙げられる。
【特許文献１】特開２００５−１８２４８５公報
【特許文献２】特開２００５−３３２３７２公報
【非特許文献１】PCI-SIG “PCI  Express Base Specification Revision 2.0”, PCI-SIG December 2006
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、ＰＣＩ  Ｅｘｐｒｅｓｓを利用するシリアル伝送システムにおいて、上記のような伝送路からの情報漏えいが発生することを防ぐことを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、上記の目的を達成するために為されたものである。本発明に係る請求項１に記載の半導体集積回路は、
高速シリアル通信の物理層のデータ送受信部を含む半導体集積回路において、
上記データ送受信部は、送信部と受信部を含み、
上記送信部は、シンボル振分け回路、8B10B変換回路、パラレルシリアル(P2S)変換回路、及び、第１のシンボルカウンタで構成され、
上記受信部は、シンボル組立て回路、10B8B変換回路、シリアルパラレル(S2P)変換回路、及び、シンボルカウンタで構成され、
更に上記送信部と上記受信部との共通部分の記憶部に、シンボル振分け参照テーブルを含み、
上記シンボル振分け参照テーブルは、通信相手とのネゴシエーションにより設定され、
上記送信部のシンボル振分け回路は、上記シンボル振分け参照テーブルを参照し、上記第１のシンボルカウンタからのカウント値に基づいて、シンボル振分けレーンを決定し、上記受信部のシンボル組立て回路は、シンボル振分け参照テーブルを参照し、上記第２のシンボルカウンタからのカウンタ値に基づいて、レーンからのデータをシンボル組立てすることを特徴とする。
【００１１】
本発明に係る請求項２に記載の半導体集積回路は、
上記シンボル振分け参照テーブルの代わりに、
予め設定された複数のシンボル振分けルールのうち何れを選択するかを示すデータを保持するモード選択レジスタを含み、
上記送信部の上記シンボル振分け回路は、モード選択レジスタを参照し、該モード選択レジスタに保持されるデータ及び第１のシンボルカウンタからのカウント値に基づいて、シンボル振分けレーンを決定し、上記受信部の上記シンボル組立て回路は、モード選択レジスタを参照し、該モード選択レジスタに保持されるデータ及び第２のシンボルカウンタからのカウンタ値に基づいて、レーンからのデータをシンボル組立てすることを特徴とする請求項１に記載の半導体集積回路である。
【００１２】
本発明に係る請求項３に記載の半導体集積回路は、
一つのタイムサイクル内に、パケットの先頭シンボルを含むときとパケットの最終シンボルを含むとき、シンボル振分けルールを一時的にレーンに対する順方向に固定することを特徴とする請求項１に記載の半導体集積回路である。
【００１３】
本発明に係る請求項４に記載の半導体集積回路は、
上記送信部の記憶部と上記受信部の記憶部において、送信用シンボル振分け参照テーブルと受信用シンボル振分け参照テーブルが別々に備わり、
上記送信部のシンボル振分け回路は、上記送信用シンボル振分け参照テーブルを参照し、上記第１のシンボルカウンタからのカウント値に基づいて、シンボル振分けレーンを決定し、上記受信部のシンボル組立て回路は、上記受信用シンボル振分け参照テーブルを参照し、上記第２のシンボルカウンタからのカウンタ値に基づいて、レーンからのデータをシンボル組立てすることを特徴とする請求項１に記載の半導体集積回路である。
【００１４】
本発明に係る請求項５に記載の半導体集積回路は、
上記シンボル振分け参照テーブルに係る情報が、コンフィグレーション（Configuration)レジスタ領域に予め割り当てて置かれており、
上記ネゴシエーションは、
PCI expressとしてのリンク確立後、上記シンボル振分け参照テーブルに係る情報が、Configuration Write/Read transactionにより書き込み及び読み出しされることにより達成されることを特徴とする請求項１に記載の半導体集積回路である。
【００１５】
本発明に係る請求項６に記載の半導体集積回路は、
リンクが確立しているレーンに関してのみ、上記シンボル振分け参照テーブルを設定することを特徴とする請求項５に記載の半導体集積回路である。
【００１６】
本発明に係る請求項７に記載のシリアル伝送システムは、
少なくとも請求項１乃至６のうちのいずれか一に記載半導体集積回路を含むことを特徴とするシリアル伝送システムである。
【発明の効果】
【００１７】
本発明を利用することにより、高速シリアル通信の物理層のデータ送受信において、複数レーンに対するシンボル振分け、及び複数レーンからのシンボル組立てを、通信相手とのネゴシエーション後、設定できる。そのため、本発明を利用する外部通信線路を、市場で容易に入手されるプロトコルアナライザ等を用いてモニタしても、通信内容の解析は不可能となりセキュリティが向上する。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明に係る好適な実施形態を説明する。
【００１９】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体集積回路における高速シリアル通信の物理層のデータ送受信部のブロック図である。
【００２０】
第１の実施形態に係るデータ送受信部は、送信部２と受信部４を含む。送信部２は、シンボル振分け回路６、8B10B変換回路１６、パラレルシリアル(P2S)変換回路２０、及び第１のシンボルカウンタ１０で構成される。受信部４は、シンボル組立て回路８、10B8B変換回路１８、シリアルパラレル(S2P)変換回路２２、及び第２のシンボルカウンタ１２で構成される。更に、送信部２と受信部４の共通部分の記憶部に、シンボル振分け参照テーブル１４が記憶される。
【００２１】
まず、送信部２には、送信データが（一つ又は複数の）シンボル単位で入力される。第１のシンボルカウンタ１０は、入力されたデータのシンボル数をカウントして、そのカウント値をシンボル振分け回路６に出力する。第１のシンボルカウンタ１０は、パケットの先頭が来たとき、又は、カウンタ値が参照テーブルサイズになったとき、リセットされる。例えば、図２に示すシンボル振分け参照テーブルでは、参照テーブルサイズは“１６”である。
【００２２】
なお、後述する受信部４に含まれる第２のシンボルカウンタ１２も、第１のシンボルカウンタ１０と、同様の動作を行う。
【００２３】
送信部２のシンボル振分け回路６は、シンボル振分け参照テーブル１４を参照し、第１のシンボルカウンタ１０からのカウント値に基づいて、そのシンボル振分けレーン（論理レーン）を決定する。図２に示すシンボル振分け参照テーブルの例では、最初のシンボル（即ち、第１のシンボルカウンタのカウンタ値が“０”であるシンボル)はレーン３に、次のシンボル(即ち、第１のシンボルカウンタのカウンタ値が“１”であるシンボル)はレーン１に、振り分けられていく。
【００２４】
図２に示されるようなシンボル振分け参照テーブルのテーブルサイズと参照値は、通信相手とのネゴシエーションで決定され、決定後（ＣＰＵ等の）上位層から設定される。若しくは、PCI Express規格に備わる機能である、通信相手から「Configuration Write transaction(トランザクション)」を用いて、設定されることも可能である。
【００２５】
送信部２のシンボル振分け回路６でレーン毎に振り分けられたデータは、8B10B変換回路１６で１０ビットデータに変換され、パラレルシリアル変換回路２０によりシリアルデータとして送信差動信号ドライバ２４に入力され、差動信号として送信される。
【００２６】
一方、受信部４では、受信差動信号レシーバ２６により差動信号が受信され、シリアルパラレル変換回路２２で１０ビットデータに変換され、10B8B変換回路１８で８ビットデータに変換されて、シンボル組立て回路８に入力される。
【００２７】
なお、8B10B変換回路、及び、10B8B変換回路については、非特許文献１に記載されているので本明細書では詳しく述べない。
【００２８】
受信部４のシンボル組立て回路８は、シンボル振分け参照テーブル１４を参照し、第２のシンボルカウンタ１２からのカウンタ値に基づいて、論理レーンからのデータをシンボル組立てする。図３は、シンボル組立て回路８により組み立てられる論理レーンからのデータの組立ての様子を模式的に示す図である。図１に明確に示されるように、受信部４から利用されるシンボル振分けルール参照テーブル１４は、送信部２から利用されるものと共通である。
【００２９】
シンボル振分け参照テーブル１４は、通信相手とのネゴシーションで設定され得るので、様々なシンボル振分け・シンボル組立てが可能となる。第１の実施形態のデータ送受信部に係る記載では、レーン数が“４”の場合を示しているが、レーン数が１、２、８、１６若しくは３２等であっても、本発明は適用可能である。
【００３０】
また、例えば、図２（１）に示す参照テーブルでは、論理レーンにおいて、タイムサイクル方向（縦方向）のテーブルサイズは“４”であって、４サイクル毎に１ループして参照テーブルの最初から参照されることになるが、このタイムサイクル方向のテーブルサイズもネゴシエーションで設定され得る。
【００３１】
［第２の実施形態］
図４は、本発明の第２の実施形態に係る半導体集積回路における高速シリアル通信の物理層のデータ送受信部のブロック図である。第２の実施形態に係る半導体集積回路のデータ送受信部は、第１の実施形態に係る半導体集積回路のデータ送受信部と、略同様である。従って、同一の部位には同一の符号を付して説明を省略し、両者の差異を中心に説明する。
【００３２】
図４に示す第２の実施形態に係るデータ送受信部は、送信部２’と受信部４’の共通部分の記憶部において、第１の実施形態に係るデータ送受信部に含まれるシンボル振分け参照テーブルではなく、モード選択レジスタ３０を備える。
【００３３】
モード選択レジスタ３０は、予め設定された複数のシンボル振分けルールのうち、何れを選択するかを示すデータを保持するレジスタである。ここでの「予め設定された複数のシンボル振分けルール」は、例えば、図５に示すような、
（ア）図１３にも示したような順方向ルール（図５（１））、
（イ）順方向ルールの逆である逆方向ルール（図５（２））、
（ウ）順方向ルールと逆方向ルールが交互に出てくる順逆交互ルール（図５（３））、及び、
（エ）順方向ルールを原則としつつも、タイムサイクル毎にレーンが一つずつずらされるローテーションルール（図５（４））
などである。モード選択レジスタ３０に保持されるデータは、例えば上記（ア）〜（エ）のうちの何れを選択するかを示すデータである。
【００３４】
送信部２’のシンボル振分け回路６’は、モード選択レジスタ３０を参照し、該モード選択レジスタ３０に保持されるデータ及び第１のシンボルカウンタ１０からのカウント値に基づいて、そのシンボル振分けレーン（論理レーン）を決定する。受信部４'のシンボル組立て回路８'は、やはりモード選択レジスタ３０を参照し、該モード選択レジスタ３０に保持されるデータ及び第２のシンボルカウンタ１２からのカウンタ値に基づいて、論理レーンからのデータをシンボル組立てする。
【００３５】
第２の実施形態に係るデータ送受信部は、第１の実施形態に係るデータ送受信部と比べると、略、シンボル振分け参照テーブルの分だけ回路規模が小さくなる。
【００３６】
［第３の実施形態］
本発明の第３の実施形態に係る半導体集積回路における高速シリアル通信の物理層のデータ送受信部は、第１の実施形態に係るデータ送受信部と、基本的に同一構成である。但し、以下の点で異なる。
【００３７】
第３の実施形態に係るデータ送受信部では、一つのタイムサイクル内に、パケットの先頭シンボルを含むときとパケットの最終シンボルを含むとき、シンボル振分けルールを一時的にレーンに対する順方向に固定する（図６（１）（２）参照）。
【００３８】
このようにすることによって、シンボル振分け参照テーブル１４のサイズを小さくできる。更に、パケットの先頭シンボルは（論理）レーン０に、パケットの最終シンボルは（論理）レーン３（但し、レーン数４の場合）に、振り分けられるので（図７参照）、外部伝送路でのパケット単位の認識が可能となる。このときにも、外部からのモニタにより通信内容を解析することは困難である。けだし、大部分のパケットデータは、シンボル振分け参照テーブル１４に従って並べ換えられているからである。
【００３９】
［第４の実施形態］
図８は、本発明の第４の実施形態に係る半導体集積回路における高速シリアル通信の物理層のデータ送受信部のブロック図である。第４の実施形態に係る半導体集積回路のデータ送受信部は、第１の実施形態に係る半導体集積回路のデータ送受信部と、略同様である。従って、同一の部位には同一の符号を付して説明を省略し、両者の差異を中心に説明する。
【００４０】
第４の実施形態に係るデータ送受信部では、送信部２”の記憶部と受信部４”の記憶部において、シンボル振分け参照テーブルが送信用と受信用に別々に備わる（送信用シンボル振分け参照テーブル３２、受信用シンボル振分け参照テーブル３４）。
【００４１】
即ち、送信部２”のシンボル振分け回路６”は、送信用シンボル振分け参照テーブル３２を参照し、第１のシンボルカウンタ１０からのカウント値に基づいて、そのシンボル振分けレーン（論理レーン）を決定する。受信部４”のシンボル組立て回路８”は、受信用シンボル振分け参照テーブル３４を参照し、第２のシンボルカウンタ１２からのカウンタ値に基づいて、論理レーンからのデータをシンボル組立てする。
【００４２】
このように一つのデータ送受信部の送信部２”と受信部４”とで、シンボル振分けルールとシンボル組立てルールを異なるものにすることにより、通信のセキュリティが向上する。
【００４３】
［ネゴシエーションのフローチャート（１）］
図９は、本発明に係る半導体集積回路における高速シリアル通信の物理層のデータ送受信部で利用されるネゴシエーションのフローチャート、即ち、シンボル振分け参照テーブルのテーブルサイズと参照値を決定する、通信相手とのネゴシエーションのフローチャートである。
【００４４】
図９に示すフローチャートでは、まず、PCI Expressとしてリンクを確立する（Ｓ０２、Ｓ５２）。次に、基本的にUpstream Component(Root Complexに近い側のコンポーネント)から、通信相手(Downstream Component)に対して、シンボル振分け参照テーブルの有無を確認する（Ｓ０４、Ｓ５４）。
【００４５】
なお、シンボル振分け参照テーブルが存在する場合は、シンボル振分け参照テーブルに係る情報が（PCI Express規格で定義される）コンフィグレーション（Configuration)レジスタ領域に予め割り当てて置かれているのであり、Configuration Write/Read transactionにより、そのシンボル振分け参照テーブルに係る情報が書き込み／読み出しされるものである（Configuration Read transactionもPCI Express規格に備わる機能である）。
【００４６】
ここで、テーブルを持っている（シンボル振分け設定機能・シンボル組立て設定機能がある）場合は（Ｓ０６・ＹＥＳ、Ｓ５６・ＹＥＳ）、そのテーブルを設定する（Ｓ０８、Ｓ５８）。持っていない場合は（Ｓ０６・ＮＯ、Ｓ５６・ＮＯ）、通常のPCI Express Linkとして通信する（Ｓ８０）。
【００４７】
その後、Upstream Componentは、相手(Downstream Component)のシンボル振分け機能イネーブルレジスタをイネーブル状態にライトし（Ｓ１０、Ｓ６０）、確認動作としてリードしイネーブル状態であることを確認し（Ｓ１２、Ｓ６２）、再度通信相手(Downstream Component)のシンボル振分け機能イネーブルレジスタをイネーブル状態にライトすることでネゴシエーションが終了したことを通達する（Ｓ１４、Ｓ６４、Ｓ１６、Ｓ６６）。以後Downstream Componentではシンボル振分け機能で通信を開始する（Ｓ７０）。また、Upstream Componentでは再度通信相手(Downstream Component)のシンボル振分け機能イネーブルレジスタライト（Ｓ１６）直後に自身のシンボル振分け機能イネーブルレジスタをイネーブル状態にライトして（Ｓ１８）、シンボル振分け機能で通信を開始する（Ｓ２０）。
【００４８】
［ネゴシエーションのフローチャート（２）］
図１０は、本発明に係る半導体集積回路における高速シリアル通信の物理層のデータ送受信部で利用されるネゴシエーションのフローチャートの別の形態である。
【００４９】
図１０に示すネゴシエーションのフローチャートは、リンク確立したレーンのみにシンボルを振分ける場合のものである。例えば、図１１に示すように、論理レーン０と論理レーン３で接続ができない場合を想定する。この場合、図１２に示すような、論理レーン１と論理レーン２のみを使用するシンボル振分け参照テーブルを設定することで、レーン１とレーン２のみを使った通信が可能となる。
【００５０】
図１０に示すフローチャートでは、まず、PCI Expressとして一部のレーンにのみリンクを確立する（Ｓ０２（２）、Ｓ５２（２））。次に、基本的にUpstream Component(Root Complexに近い側のコンポーネント)から、通信相手(Downstream Component)に対して、シンボル振分け参照テーブルの有無を確認する（Ｓ０４、Ｓ５４）。
【００５１】
ここで、シンボル振分け参照テーブルテーブルを持っていない場合は（Ｓ０６・ＮＯ、Ｓ５６・ＮＯ）、通常のPCI Express Linkとして通信する（Ｓ８０）。
【００５２】
シンボル振分け参照テーブルを持っている（シンボル振分け設定機能がある）場合は（Ｓ０６・ＹＥＳ、Ｓ５６・ＹＥＳ）、リンクが確立しているレーンにのみ、Configuration writeによりそのテーブルを設定する（Ｓ０８（２）、Ｓ５８（２））。
その後の処理は、図９に示す形態と同様である。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１の実施形態に係る半導体集積回路における高速シリアル通信の物理層のデータ送受信部のブロック図である。
【図２】シンボル振分け参照テーブルの例である。
【図３】シンボル組立て回路により組み立てられる論理レーンからのデータの組立ての様子を模式的に示す図である。
【図４】本発明の第２の実施形態に係る半導体集積回路における高速シリアル通信の物理層のデータ送受信部のブロック図である。
【図５】シンボル振分けルールの例を示す模式図である。
【図６】本発明の第３の実施形態に係るシンボル振分けルールを示す模式図である。
【図７】本発明の第３の実施形態に係るシンボル振分けルールによるシンボル振分け結果の例である。
【図８】本発明の第４の実施形態に係る半導体集積回路における高速シリアル通信の物理層のデータ送受信部のブロック図である。
【図９】本発明に係る半導体集積回路における高速シリアル通信の物理層のデータ送受信部で利用されるネゴシエーションのフローチャートである。
【図１０】本発明に係る半導体集積回路における高速シリアル通信の物理層のデータ送受信部で利用されるネゴシエーションのフローチャートの別の形態である。
【図１１】一部論理レーンが接続できない場合のリンク確立を示す模式図である。
【図１２】図１０に示すネゴシエーションで設定されるシンボル振分け参照テーブルの例である。
【図１３】パケットデータがバイトストライプされる様子を模式的に示す図である。
【図１４】PCI Expressを利用する従来の技術における、論理レーン番号に対する物理レーン番号の割当の例を示す模式図である。
【符号の説明】
【００５４】
２、２’、２”・・・送信部、４、４’、４”・・・受信部、６、６’、６”・・・シンボル振分け回路、８、８’、８”・・・シンボル組立て回路、１０・・・第１のシンボルカウンタ、１２・・・第２のシンボルカウンタ、１４・・・シンボル振分け参照テーブル、３０・・・モード選択レジスタ、３２・・・送信用シンボル振分け参照テーブル、３４・・・受信用シンボル振分け参照テーブル。
【図１】
0004848385.tif 000002
【図２】
0004848385.tif 000003
【図３】
0004848385.tif 000004
【図４】
0004848385.tif 000005
【図５】
0004848385.tif 000006
【図６】
0004848385.tif 000007
【図７】
0004848385.tif 000008
【図８】
0004848385.tif 000009
【図９】
0004848385.tif 000010
【図１０】
0004848385.tif 000011
【図１１】
0004848385.tif 000012
【図１２】
0004848385.tif 000013
【図１３】
0004848385.tif 000014
【図１４】
0004848385.tif 000015