(57)【特許請求の範囲】
【請求項１】
レファレンス信号に基づいてＰＬＬにより周波数信号を生成するステップと、
前記ＰＬＬのフィードバックループ内の分周器を、所定の次数のスプリアス信号を前記ＰＬＬのループ帯域幅外にシフトする値に設定することにより、前記周波数信号からノイズを除去するステップと
を含み、前記分周器を設定するステップは、
前記分周器内のスワロカウンタおよびプログラムカウンタのうちの少なくとも１つを、前記所定の次数の前記スプリアス信号を前記ＰＬＬの前記ループ帯域幅外にシフトする値に調節するステップ
を含み、
前記スワロカウンタおよび前記プログラムカウンタのうちの前記少なくとも１つは、シグマデルタ変調器により設定され、
前記ＰＬＬの前記ループ帯域幅に基づいて、前記シグマデルタ変調器の変調率を定義するパラメータを計算するステップと、
前記変調率を定義する前記パラメータに基づいて、前記スワロカウンタおよび前記プログラムカウンタのうちの前記少なくとも１つの前記値を設定するステップと
をさらに含むことを特徴とするノイズ抑制方法。
【請求項２】
前記ループ帯域幅は、前記ＰＬＬ内のループフィルタのカットオフ周波数によって画定されることを特徴とする請求項１に記載の方法。
【請求項３】
前記ループ帯域幅は、前記ＰＬＬにより生成された周波数信号と、前記ＰＬＬ内のループフィルタのカットオフ周波数との間に位置する周波数範囲に対応することを特徴とする請求項１に記載の方法。
【請求項４】
前記ノイズは、
スワロカウンタおよびプログラムカウンタのうち少なくとも１つを、１次スプリアス信号を前記ＰＬＬの前記ループ帯域幅外にシフトする値に調節する
ことにより除去されることを特徴とする請求項１に記載の方法。
【請求項５】
前記スプリアス信号は、前記ＰＬＬの位相・周波数検出器およびチャージポンプのうち少なくとも１つに関係するミスマッチにより生成されることを特徴とする請求項１に記載の方法。
【請求項６】
前記スプリアス信号は、前記ＰＬＬ内の、チャージポンプおよび位相・周波数検出器のうち少なくとも１つにおけるミスマッチから生成されることを特徴とする請求項１に記載の方法。
【請求項７】
前記チャージポンプ内のミスマッチは、ＵＰ電源とＤＯＷＮ電源との間のミスマッチを含むことを特徴とする請求項６に記載の方法。
【請求項８】
前記レファレンス信号を、前記ＰＬＬの位相・周波数検出器への入力のための分数値（ｆｒａｃｔｉｏｎａｌ  ｆｉｘｅｄ  ｖａｌｕｅ）にシフトするステップであって、前記分数値は、前記所定の次数の前記スプリアス信号をさらにシフトするステップ
をさらに含むことを特徴とする請求項１に記載の方法。
【請求項９】
前記スワロカウンタおよび前記プログラムカウンタは共に、前記所定の次数の前記スプリアス信号を、前記ＰＬＬのループ帯域幅外にシフトするように調節されていることを特徴とする請求項１に記載の方法。
【請求項１０】
前記ＰＬＬの周波数（ｆVCO）は、次式
【数１】
0004754825.tif 000033
に従って生成され、ｆrefは前記レファレンス信号であり、Ｒはレファレンス分周器の値であり、Ｐは前記プログラムカウンタの値であり、Ｓは前記スワロカウンタの値であり、ＮΣΔ／ＤΣΔは、前記シグマデルタ変調器の変調率であり、Ｋは前記パルススワロ分周器内のプリスケーラの値であることを特徴とする請求項１に記載の方法。
【請求項１１】
前記ＰＬＬへの前記レファレンス信号入力を変調するステップ
をさらに含むことを特徴とする請求項１に記載の方法。
【請求項１２】
前記ＰＬＬの周波数（ｆVCO）は、次式
【数２】
0004754825.tif 000034
に従って生成され、ｆrefは前記レファレンス信号であり、Ｒはレファレンス分周器の値であり、ＮmodおよびＤmodは前記レファレンス信号の変調率を定義し、Ｐは前記プログラムカウンタの値であり、Ｓは前記スワロカウンタの値であり、ＮΣΔ／ＤΣΔは、前記シグマデルタ変調器の変調率であり、Ｋは前記パルススワロ分周器内のプリスケーラの値であることを特徴とする請求項１１に記載の方法。
【請求項１３】
前記変調されたレファレンス信号を、前記変調されたレファレンス信号の調波（ｈａｒｍｏｎｉｃｓ）と変調されてない参照信号の調波とが一致しない限り、前記ＰＬＬの比較信号として用いるステップをさらに含むことを特徴とする請求項１１に記載の方法。
【請求項１４】
レファレンス信号に基づいて周波数信号を生成するＰＬＬと、
所定の次数のスプリアス信号を、前記ＰＬＬのループ帯域幅外にシフトするノイズサプレッサであって、前記ＰＬＬのフィードバックループ内の分周器と、前記所定の次数のスプリアス信号を前記ＰＬＬのループ帯域幅外にシフトする値に前記分周器を設定するコントローラとを備えるノイズサプレッサと
を備え、
前記分周器は、スワロカウンタおよびプログラムカウンタを備え、前記スワロカウンタおよびプログラムカウンタの値は、シグマデルタ変調器の変調率を定義するパラメータに基づいて制御され、それにより前記所定の次数のスプリアス信号を前記ＰＬＬのループ帯域幅外にシフトする値が生成され、
前記ＰＬＬへの前記レファレンス信号入力を変調する変調器をさらに備え、
前記ＰＬＬは、次式に従って周波数信号を生成し、
【数３】
0004754825.tif 000035
ｆrefは前記レファレンス信号であり、Ｒはレファレンス分周器の値であり、ＮmodおよびＤmodは前記レファレンス信号の変調率を定義し、Ｐは前記プログラムカウンタの値であり、Ｓは前記スワロカウンタの値であり、ＮΣΔ／ＤΣΔは、前記シグマデルタ変調器の変調率であり、Ｋは前記パルススワロ分周器内のプリスケーラの値であることを特徴とする周波数ジェネレータ。
【請求項１５】
前記ＰＬＬは、ループフィルタを備え、前記ループ帯域幅は、前記ループフィルタのカットオフ周波数により画定されることを特徴とする請求項１４に記載の周波数ジェネレータ。
【請求項１６】
前記ＰＬＬは、ループフィルタを備え、前記ループ帯域幅は、前記ＰＬＬにより生成される周波数信号と前記ループフィルタのカットオフ周波数との間に位置する周波数範囲に対応することを特徴とする請求項１４に記載の周波数ジェネレータ。
【請求項１７】
前記スワロカウンタおよび前記プログラムカウンタの値は、一次スプリアス信号を前記ＰＬＬのループ帯域幅外にシフトするように制御されていることを特徴とする請求項１４に記載の周波数ジェネレータ。
【請求項１８】
前記ＰＬＬは、次式に従って周波数信号（ｆVCO）を生成し、
【数４】
0004754825.tif 000036
ｆrefは前記レファレンス信号であり、Ｒはレファレンス分周器の値であり、Ｐは前記プログラムカウンタの値であり、Ｓは前記スワロカウンタの値であり、ＮΣΔ／ＤΣΔは、前記シグマデルタ変調器の変調率であり、Ｋは前記パルススワロ分周器内のプリスケーラの値であることを特徴とする請求項１４に記載の周波数ジェネレータ。
【請求項１９】
前記変調されたレファレンス信号を、前記変調されたレファレンス信号の調波（ｈａｒｍｏｎｉｃｓ）と変調されてない参照信号の調波とが一致しない限り、前記ＰＬＬの比較信号として用いることを特徴とする請求項１４に記載の周波数ジェネレータ。
【請求項２０】
前記スプリアス信号は、前記ＰＬＬの位相・周波数検出器およびチャージポンプのうち少なくとも一方に関係するミスマッチにより生成されることを特徴とする請求項１４に記載の周波数ジェネレータ。
【請求項２１】
前記レファレンス信号を前記ＰＬＬの位相・周波数検出器への入力のための分数値にシフトする周波数シフタであって、前記分数値は、前記所定の次数の前記スプリアス信号をさらにシフトする周波数シフタ
をさらに備えることを特徴とする請求項１４に記載の周波数ジェネレータ。
【請求項２２】
ＰＬＬを制御するシステムであって、
前記ＰＬＬからの周波数信号出力を分周する分周器と、
所定の次数のスプリアスノイズ信号を前記ＰＬＬのループ帯域幅外にシフトする値に前記分周器を設定するコントローラであって、前記分周器はスワロカウンタおよびプログラムカウンタを備えるものであるコントローラと
を備え、
前記スワロカウンタおよび前記プログラムカウンタの値は、シグマデルタ変調器の変調率を定義するパラメータに基づいて制御され、それにより前記所定の次数の前記スプリアス信号を前記ＰＬＬの前記ループ帯域幅外にシフトする値が生成されることを特徴とするシステム。
【請求項２３】
前記ループ帯域幅は、前記ＰＬＬのループフィルタのカットオフ周波数により画定されることを特徴とする請求項２２に記載のシステム。
【請求項２４】
前記ループ帯域幅は、前記周波数信号と、前記ＰＬＬ内のループフィルタのカットオフ周波数との間に位置する周波数範囲に対応することを特徴とする請求項２２に記載のシステム。
【請求項２５】
前記スワロカウンタおよび前記プログラムカウンタの値は、前記ＰＬＬの前記ループ帯域幅外に一次スプリアス信号をシフトすることを特徴とする請求項２２に記載のシステム。
【請求項２６】
前記コントローラは、前記ＰＬＬを制御し、次式
【数５】
0004754825.tif 000037
に従った出力周波数信号を生成し、ｆrefは前記レファレンス信号であり、Ｒはレファレンス分周器の値であり、Ｐは前記プログラムカウンタの値であり、Ｓは前記スワロカウンタの値であり、ＮΣΔ／ＤΣΔは、前記シグマデルタ変調器の変調率であり、Ｋは前記パルススワロ分周器内のプリスケーラの値であることを特徴とする請求項２２に記載のシステム。
【請求項２７】
前記スプリアス信号は、前記ＰＬＬの位相・周波数検出器およびチャージポンプのうち少なくとも１つに関係するミスマッチにより生成されることを特徴とする請求項２２に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号処理システムでの周波数信号の生成に関する。
【背景技術】
【０００２】
ＰＬＬ（ｐｈａｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ）回路は、多くのワイヤード及びワイヤレスの応用例で搬送波周波数及びタイミングレファレンス周波数信号を生成するために使用されている。
【０００３】
図１ａは通信トランシーバで普通に使用されるＰＬＬ回路を示す。このＰＬＬ回路には、位相・周波数検出器１と、ループフィルタ２と、信号ｆｏｕｔを所望の周波数で出力するＶＣＯ３と、が含まれている。発振器を位相・周波数検出器１の入力に接続するフィードバックループには、発振器の出力を（Ｎ＋１）／Ｎ分周する分周器４が含まれている。モジュラス（ｍｏｄｕｌｕｓ）制御回路はＮの値を制御するための信号を分周器４に出力する。
【０００４】
このようなＰＬＬ回路においては、ループの帯域幅とチャネル間隔との間にトレードオフがあることは、よく知られている。さらに、チャネル間隔が比較周波数と同じであることも知られている。このような関係においては、しばしば、このＰＬＬ回路のループ帯域幅を比較周波数の１／１０に設定することが望ましい。しかしながら、ループ帯域幅をこのように小さくした場合には、多くの欠点が生ずる。
【０００５】
例えば、ループ帯域幅は、チャネル間隔に影響を及ぼし、ＰＬＬ回路内のロックタイムと位相ノイズの量にも影響を及ぼす。事実、ループ帯域幅はこれら２つの値に反比例する。そこで、ループ帯域幅を比較周波数の１／１０にすると、これに応じて、位相ノイズ及びロックタイムが増大するが、これは多くの応用例において望ましくないことである。
【０００６】
上記ＰＬＬ回路の別の欠点は、第２のタイプのノイズに関係するものである。例えば、このノイズは、チャージポンプと位相・周波数検出器１とのミスマッチによって発生されるスプリアス信号として現れる。具体的には、図１ｂに示すように、１つのミスマッチは、チャージポンプのＵＰ電流とＤＯＷＮ電流（すなわち、より正確には電源）との間で生じる。別のミスマッチは、位相・周波数検出器１内のＵＰ信号とＤＯＷＮ信号パスとの間で生じるが、ミスマッチが生じない方が理想的である。これらミスマッチによってスプリアス信号が生成されてホストシステム全体に伝搬され、性能が劣化するが、これは、位相ノイズと同様に、望ましくないと考えられている。
【０００７】
図２はこれらスプリアス信号の生成を示す。同図において、ｆｏｕｔはＰＬＬ回路の出力周波数であり、ｆｃｕｔｏｆｆはＰＬＬ回路ループフィルタのカットオフ周波数である。ｆｏｕｔとｆｃｕｔｏｆｆとの差がＰＬＬ回路のループ帯域幅を規定する。動作中、当該ループの信号パス上でのミスマッチによって、出力周波数ｆｏｕｔにきわめて近い１つ以上のスプリアス信号ｆｓｐが発生する。実際、これらスプリアス信号は、出力周波数（△ｆはきわめて小さい）に極めて近いので、このＰＬＬ回路のループ帯域幅内にあり、このため、これらスプリアス信号はこのループフィルタによって除去することができない。これらスプリアス信号が抑制されないと、信号の品質が劣化し、このホストシステムの性能が低下することになる。
【０００８】
以上の点から、ＰＬＬ回路においてノイズを効率的に抑制するシステム及び方法に対するニーズがあることは明らかであり、特に、低ノイズ及び小ロックタイムを要件とするホストシステムで使用されるループ回路に対するニーズがあることは明らかである。
【０００９】
【非特許文献１】ＲＦ  ＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣＳ，  Ｃｈａｐｔｅｒ  ８，  ｂｙ  Ｂｅｈｚａｄ  Ｒａｚａｖｌ．
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の第１の目的は、ＰＬＬ回路のノイズを効率的に抑制するシステム及び方法を提供することにある。
【００１１】
本発明の第２の目的は、ＰＬＬ回路内の少なくとも２つのタイプのノイズ、すなわちループ回路の信号パス上でのミスマッチにより発生する、位相ノイズとスプリアスノイズとを抑制するシステム及び方法を提供することにある。
【００１２】
本発明の第３の目的は、ＰＬＬ回路のループ帯域幅、動作周波数その他の機能パラメータに対して限定せずに、上記の目的のうちの１つ又は複数の目的を達成するシステム及び方法を提供することにある。
【００１３】
本発明の第４の目的は、上記の目的のうちの１つ又は複数の目的を達成するが、同時にＰＬＬ回路のロックタイムを短縮するシステム及び方法を提供することにある。
【００１４】
本発明の第５の目的は、ＰＬＬ回路のループフィルタを使用して上記のタイプのノイズのうちの少なくとも１つのタイプのノイズを抑制することにある。
【００１５】
本発明の第６の目的は、シグマデルタ変調器によって制御されるＰＬＬ回路のために上記の目的のうちの１つ又は複数の目的を達成することにある。
【００１６】
本発明の第７の目的は、上記の目的のうちの１つ又は複数の目的を達成し、かつ、スプリアスノイズ抑制の分解能を微調整して、ＰＬＬ回路のレファレンス信号を変調する制御システムを提供することにある。
【課題を解決するための手段】
【００１７】
本発明の上記その他の目的及び利点は、ＰＬＬ回路のような周波数ジェネレータの出力からのノイズを抑制するシステム及び方法を提供することによって、達成される。このノイズ抑制は、スプリアスノイズ信号を発生器のループ帯域幅外にシフトする変調方式を用いて行われる。このように、スプリアスノイズ信号が発生器のループ帯域幅外にシフトされると、例えば発生器の信号パス上の標準のフィルタを使用して、これらノイズ信号を完全に除去できるか、所望の程度まで除去できる。結局、この発生器のＳＮＲが大幅に改善され、ループ帯域幅を大きくでき、ロックタイムがより速くなる。
【００１８】
一実施形態において、本発明は、レファレンス信号に基づいてＰＬＬ回路により周波数信号を生成し、ついで、予め定めた次数のスプリアス信号をＰＬＬ回路のループ帯域幅外にシフトすることによって、周波数信号からノイズを除去するノイズ抑制方法を提供する。このループ帯域幅は、ループフィルタのカットオフ周波数によって規定することができ、あるいは、このループフィルタの出力周波数からカットオフ周波数までの周波数レンジによって、規定することができる。ノイズを完全に抑制するためには、１次スプリアス信号がループ帯域幅外にシフトされる。しかしながら、アプリケーションその他において必要であれば、より高次の信号のみを抑制することができる。
【００１９】
これらスプリアスノイズ信号は、ＰＬＬ回路のフィードバックパス上のパルススワロ分周器の値を制御することによってシフトされる。このパルススワロ分周器の値は、シグマデルタ変調器によって制御することができ、具体的にはこのＰＬＬ回路において設定される変調率によって制御することができる。抑制されているノイズには、位相ノイズか、又はＰＬＬ回路の位相・周波数検出器１及び／又はチャージポンプにおいて生ずるミスマッチによって発生されるノイズ、のうち少なくとも一方が含まれる。
【００２０】
別の実施形態において、本発明は、レファレンス信号を変調し、この変調されたレファレンス信号に基づいてＰＬＬ回路により周波数信号を生成し、これによってノイズを抑制する方法を提供する。この変調は、少なくとも有効な周波数レンジにおいて、オリジナルのレファレンス信号と、変調されたレファレンス信号の調波とが一致しないようにするため、行われる。この変調されたレファレンス信号の調波が一致しない間においてのみＰＬＬ周波数信号を生成するため、この変調されたレファレンス信号が使用される、のが好ましい。この方法は、本明細書に記載のシグマデルタ変調器によって行われるスプリアスノイズ抑制を微調整するため、利用することができる。
【００２１】
別の実施形態において、本発明は、レファレンス信号に基づいて周波数信号を生成するＰＬＬ回路と、予め定めた次数のスプリアス信号をＰＬＬ回路のループ帯域幅外へシフトするノイズサプレッサと、を含む周波数ジェネレータを、提供する。ＰＬＬ回路にはループフィルタが含まれ、ループ帯域幅はループフィルタのカットオフ周波数によって規定され、あるいは、このループ帯域幅はＰＬＬ回路により生成された周波数信号とフィルタのカットオフ周波数との間の周波数レンジに対応する。このノイズサプレッサには、ＰＬＬ回路のフィードバックループ内の分周器と、スプリアス信号をシフトさせる値を分周器に設定するコントローラとが、含まれるのが、好ましい。この分周器はパルススワロ分周器とすることができ、このコントローラにはシグマデルタ変調器を含めることができる。これらのフィーチャに加えて、このノイズサプレッサには、スプリアス信号の抑制を微調整するレファレンス信号変調器を含めることができる。
【００２２】
別の実施形態において、本発明は、ＰＬＬ回路を制御するシステムを提供し、このＰＬＬ回路は、このＰＬＬ回路からの周波数信号出力を分周する分周器と、予め定めた次数のスプリアスノイズ信号をこのＰＬＬ回路のループ帯域幅外へシフトする値をこの分周器を設定するコントローラと、を備える。このＰＬＬ回路のループ帯域幅は、ループフィルタのカットオフ周波数に基づいて規定することができ、この分周器の値は、任意の次数のスプリアスノイズ信号を仮想的に抑制するように制御することができる。このコントローラには、スプリアス信号の抑制を微調整するために変調されたレファレンス信号を生成する変調器も含めることができる。
【発明を実施するための最良の形態】
【００２３】
本発明の実施形態には、ＰＬＬ回路内のノイズを抑制するシステム及び方法の種々の実施形態が含まれる。一実施形態においては、このシステム及び方法によれば、チャージポンプ及び位相・周波数検出器に関係するミスマッチによって生じたノイズが、抑制される。このノイズの抑制は、スプリアスノイズをＰＬＬ回路の動作ループ帯域幅外にシフトするようにするため、ＰＬＬ回路のフィードバックパス上の分周器を制御するシグマデルタ変調器を用いて、行われる。他の実施形態においては、ノイズは、位相・周波数検出器に入力されたレファレンス周波数信号を変調することによって抑制される。さらに別の実施形態においては、ノイズは、上記の技術の組み合わせることにより抑制される。これら実施形態によって、スプリアスノイズをループフィルタによって除去できるようにするため、スプリアスノイズはこのＰＬＬ回路の所望の出力周波数から大きくシフトされる。その結果、ＳＮＲ及びループ帯域幅が実質的に向上し、これに比例して、相ノイズ及びロックタイムが小さくなる。
【００２４】
図３を参照すると、本発明のシステム及び方法の一実施形態には、レファレンス変調器２０と、ＰＬＬ回路の出力周波数を制御するシグマデルタ変調器３０と、が含まれる。このＰＬＬ回路は、位相・周波数検出器２２と、ループフィルタ（例えば、ローパスフィルタまたはバンドパスフィルタ）２３と、パルススワロ分周器２４と、信号を所望の周波数ｆｖｃｏで出力するＶＣＯ２５と、から構成される。パルススワロ分周器２４には、このシグマデルタ変調器の制御によってＰの値とＳの値とをそれぞれとるプログラムカウンタ２７とスワロカウンタ２８とが含まれる。
【００２５】
このシグマデルタ変調器は、所望の出力周波数ｆｖｃｏを生成するため、パラメータＮΣ△及びＤΣ△に基づいて、プログラムカウンタ２７及びスワロカウンタ２８の値を設定する。この所望の出力周波数ｆｖｃｏは、通信トランシーバにおいて信号を変調または復調させるため使用することができ、あるいは他の種々の目的の１つを達成するため使用することができる。Ｐ、Ｓ、ＮΣ△、及びＤΣ△という値は、使用されている特定のプリスケーラによって決定することができる。種々のプリスケーラと、プログラムカウンタ２７及びスワロカウンタ２８の値を設定するために使用される方法とは、一般的に、当業者にとって周知のものである。これについては例えば非特許文献１を参照されたい。
【００２６】
仮にＶＣＯの出力周波数が修正されていない場合には、このＶＣＯ２５の出力周波数には、位相・周波数検出器及びチャージポンプに関係するミスマッチによって生成されるスプリアス信号が含まれる種々のタイプのノイズが、含まれる。この例を図２に示す。図２においては、周波数分離△ｆは、小さすぎて、ループフィルタ２３によってスプリアス信号を除去できない。本発明によれば、スプリアス信号をＰＬＬ回路の出力周波数ｆｖｃｏから大きくシフトすることができ、これにより、このタイプ及びその他のタイプのノイズ（位相ノイズを含む）が除去される。このノイズの除去はシグマデルタ変調器による調整により行われ、これら調整はＰＬＬ回路のレファレンス信号を変調することにより行われるのが好ましい。
【００２７】
まず、このレファレンス変調器が、レファレンス信号ｆｒｅｆに
【００２８】
【数１】
0004754825.tif 000002
【００２９】
という値を乗算して得られた値だけ、レファレンス信号ｆｒｅｆを変調する。そうすると、変調されたレファレンス信号ｆｍｏｄは、
【００３０】
【数２】
0004754825.tif 000003
【００３１】
と表され、位相・周波数検出器に入力される。このように変調されるためには、Ｎｍｏｄ及びＤｍｏｄの値としては、次のような点のうちの１つ又は複数の点に照らして、整数を選択するのが、好ましい。
【００３２】
１）  このシステムの周波数レンジ。仮に必須の周波数レンジが非常に狭く、かつ、当該周波数レンジに存在するチャネルが少ない場合には、１つのレファレンス変調器のみを使用することができる。他方、仮にこの周波数レンジが広い場合には、１つのレファレンス変調器のみでは、所望のスプリアス信号抑制を行うには充分ではない。この場合、最適な抑制を行うには、複数の変調器を含めることができ、選択的に選ぶことができる。表２及び表３（下記に詳述する）には、本発明のレファレンス信号変調を行うために使用できるＮｍｏｄ及びＤｍｏｄが含まれるが、これらに限定されるものではない。仮に必須の周波数レンジに、周波数９４４．６５ＭＨｚまたは１１０２．１ＭＨｚが含まれない場合には、８／９変調によって充分にノイズを抑制することができる。しかしながら、仮に上記いずれかの周波数が含まれている場合には、チャネルを利用可能にするため、５／６変調のような別の変調を使用することができる。この複数変調器の実施形態については、以下に詳細に説明する。
【００３３】
２）  このシステムにとって望ましいスプリアスレベル。
【００３４】
３）  ループフィルタ帯域幅。これについては次に説明する。このループフィルタのパラメータはレファレンス周波数に依存する。レファレンス変調がレファレンスクロックを変更したときは、このループフィルタのパラメータを変更した方がよい。オリジナルのレファレンスクロックと、変調されたレファレンスクロックとの差が、小さい場合には、システム仕様、例えば、位相ノイズと、スプリアス信号抑制と、ロックタイムとがその差を許容する限り、オリジナルのクロックと、変調されたクロックとの双方で、このループフィルタを共用することができる。仮に例えば１つのチャネルについて８／９変調と２／３変調とによりスプリアス信号が同様に抑制される場合には、８／９変調の方が好ましい。というのは、８／９変調されたレファレンス信号は、２／３変調されたレファレンス信号よりも、オリジナルのレファレンス周波数に近いからである。
【００３５】
４）  このシステムのハードウェアの複雑さ。例えば、スプリアス信号を所望レベルに抑制するためには、複数の変調率（３／４、５／６、７／８、８／９など）を許容できるが、ハードウェアが使用されている場合には、全ての変調率選択することはできない。そこで、本発明に従って変調率を選択する場合には、ハードウェアを、考慮すべき１つのファクタとすることができる。
【００３６】
レファレンス信号が変調されている間において、又はそれより所定時間前においては、シグマデルタ変調器の変調率を規定する値、すなわち、ＮΣ△及びＤΣ△が、プログラムカウンタ２７及びスワロカウンタ２８の値に対応するＰ及びＳと共に、計算される。それと共に、これらのパラメータとプリスケーラ２９のパラメータＫとにより、パルススワロ分周器がＶＣＯ２５の出力周波数を分周するため用いる値が決定される。次に、パラメータＮΣ△、ＤΣ△、Ｐ、及びＳを計算できる方法を詳細に説明する。
【００３７】
ｆｖｃｏ、Ｒ、Ｋ、及びｆｒｅｆの値は、例えば所望の応用例の要件を満たすため、当該システムまたはアーキテクチャのレベルで決定される、のが好ましい。（Ｒの値をＰＬＬ回路の設計仕様（例えばｆｒｅｆ＝１９．２ＭＨｚであれば、Ｒ＝１とする）に関連させることができ、また、Ｋの値をプリスケーラの設計に関連させることができる。）そうすると、未知の値は、Ｐ、Ｓ、ＮΣ△、及びＤΣ△のみとなる。
【００３８】
ＤΣ△。このパラメータは種々の方法で決定することができる。第１に、ＤΣ△を単純な２の累乗、例えば２１０／２１２／２１３  …として決定することができる。この場合、分母が大きくなるほど、ハードウェアの複雑さも増大し、このＰＬＬ回路の周波数分解能が増大する。そこで、精度とハードウェアの複雑さとの間にはトレードオフがある。第２に、仮に当該システムの周波数分解能（またはチャネル間隔）が公知である場合には、ＤΣ△を次の式、すなわち、ＤΣ△＝（ｆｒｅｆ／Ｒ）／ｆｃｈ）から決定することができる。例えば韓国のＣＤＭＡシステムにおいては、ｆｒｅｆ＝１９．２ＭＨｚ、Ｒ＝１、ｆｃｈ＝１０ｋＨｚである。これらの値を上記式に代入すると、ＤΣ△＝１９２０となる。
【００３９】
Ｐ、Ｓ、及びＮΣ△。これらのパラメータは、次の関係式、すなわち、ｆｖｃｏ＝（ｆｒｅｆ／Ｒ）×（ＫＰ＋Ｓ＋ＮΣ△／ＤΣ△）を満足する整数である。仮にこの関係式において２つ以上の限定を加えると、一意的な解が得られる。第１の限定は、０≦Ｓ＜Ｋであり、第２の限定は、０≦ＮΣ△＜ＤΣ△である。実際、これらの限定はアルゴリズム上の限定ではなく事実上の限定である。ＮΣ△の範囲は、多くの応用例において、ＤΣ△を超えるので、これに従って、シグマデルタ変調器のハードウェアの複雑さが増大する。例えば、ｆｒｅｆ＝１９．２ＭＨｚ、Ｒ＝１、ｆｖｃｏ＝１９２０．１９２ＭＨｚ、Ｋ＝８、及びＤΣ△＝１９２００であるとの仮定の下に、項（ＫＰ＋Ｓ＋ＮΣ△／ＤΣ△）＝１００．０１となる。ここに、Ｋ、Ｐ、及びＳは整数であるので、ＫＰ＋Ｓ＝１００であり、ＮΣ△／ＤΣ△＝０．０１である。そうすると、Ｐ＝１２、Ｓ＝４（Ｓ＜Ｋであることから、この整数の解は一意的になる）、ＮΣ△＝１９２である。
【００４０】
第２に、パルススワロ分周器により、ＶＣＯの出力ｆｖｃｏが式（１）の値で分周されると、位相・周波数検出器に入力された比較周波数が、変調されたレファレンス周波数、すなわち、
【００４１】
【数３】
0004754825.tif 000004
【００４２】
に等しくなる。
【００４３】
【数４】
0004754825.tif 000005
【００４４】
この変調されたレファレンス周波数、すなわちｆｍｏｄは、変調されないレファレンス周波数、すなわちｆｒｅｆと異なるので、このパルススワロ分周器のパラメータは、フィードバックループからこの位相・周波数検出器へ入力された信号が、このレファレンス変調器から出力された変調されたレファレンス周波数と一致するようにするため、変更されなければならない。位相・周波数検出器に入力される前に、変調されたレファレンス周波数ｆｍｏｄを、オプションのレファレンス分周器３１に対応する値Ｒで、分周することができる。
【００４５】
式（１）からは、所望の出力周波数信号ｆｖｃｏ（この信号は、例えば通信トランシーバのベースバンド信号リカバリ回路で使用される局部発振器信号とすることができる。）を得るため、フィードバックループにおいては、ＶＣＯの出力を、式（１）から得られた値で分周しなければならないことは、明らかである。仮にレファレンス分周器の値Ｒとプリスケーラカウンタの値Ｋとが、所定の応用例において、公知である場合には、残りのパラメータ（Ｐ、Ｓ、Ｎ）を上述したようにして決定することができ、また、式（１）から、所定の入力周波数とＶＣＯ出力周波数とに対する値を決定することができる。
【００４６】
このＰＬＬ回路の出力周波数は、次の式、すなわち、
【００４７】
【数５】
0004754825.tif 000006
【００４８】
で表すことができる。
【００４９】
式（２）において、項
【００５０】
【数６】
0004754825.tif 000007
【００５１】
は、所望の周波数ｆｖｃｏの整数部であり、項
【００５２】
【数７】
0004754825.tif 000008
【００５３】
は、この周波数の小数部である。このＰＬＬ回路においてミスマッチが生じると、この所望の周波数ｆｖｃｏの小数部と、この周波数の調波と一致する周波数のスプリアスノイズ信号が生成される。これらスプリアス信号の全部または一部をフィルタリングするために必要な分離を行うため、本発明は、上記の式の１つ又は複数のパラメータを制御する。
【００５４】
最初に、所望の周波数分離を行うため、このシグマデルタ変調器の変調率が制御される。このことは、式（２）の小数部が所望の周波数ｆｖｃｏと１次スプリアス信号ｆｓｐｌとの周波数オフセット（△ｆ）に対応しているから、経験的に理解することができる。（このオフセットは、これらスプリアス信号自体の隣接する次数間にも存在することができる。）。
【００５５】
このシグマデルタ変調器の変調率、すなわち、
【００５６】
【数８】
0004754825.tif 000009
【００５７】
が増大すると、周波数オフセット（又は、このスプリアス信号と所望の出力周波数との間の分離距離）は、大きくなる。そこで、項
【００５８】
【数９】
0004754825.tif 000010
【００５９】
を、式（２）の小数部に含めると、予め定めた次数のスプリアス信号ｆｓｐが所望の出力周波数ｆｖｃｏから充分に離れて生成されるので、信号パス上のループフィルタ２３によって、このスプリアス信号ｆｓｐを確実に除去することができる。このスプリアス信号ｆｓｐの除去は、例えば、式（２）内の小数部、具体的にはＮΣ△及びＤΣ△を、比較的大きくすることによって、行うことができる。そうすると、ＰとＳの値が影響を受けて、結局、このＰＬＬ回路のパルススワロ方式フィードバック分周器の値が調整されることになる。
【００６０】
ノイズを完全に抑制するには、式（２）の小数部には、１次スプリアス信号をループフィルタのカットオフ周波数未満に確実にシフトできる値を、設定しなければならない。しかし、必要であれば、この小数部には、より高次のスプリアス信号をフィルタリングするのに適正な他の値を、設定することができる。この場合、ノイズ抑制程度は小さくなるものの、他のシステム要件を満たすことができるから、本発明による解決方法を適正なものとすることができる。
【００６１】
図４は、ＮΣ△及びＤΣ△の値の調整することによりこのＰＬＬ回路の出力におけるスプリアスノイズ信号が抑制される態様を示す。この例においては、ｆｖｃｏはこのＰＬＬ回路の所望の出力周波数に対応し、ｆｃｕｔｏｆｆはループフィルタのカットオフ周波数に対応し、ループ帯域幅はｆｖｃｏとｆｃｕｔｏｆｆとの差に対応する。本発明によれば、上記の式（２）の小数部、特にＮΣ△とＤΣ△の比としては、スプリアスノイズ信号ｆｓｐ１、ｆｓｅｐ２、…、ｆｓｐＮを、ループ帯域幅外、この場合、ループフィルタによって除去できるカットオフ周波数ｆｃｕｔｏｕｔ未満に、シフトできる値が計算される。このシフトは、同図において、周波数オフセット△ｆで示される。
【００６２】
レファレンス変調器２０のＮΣ△とＤΣ△との比を制御すれば、分離程度をさらに調整することができる。具体的には、このレファレンス変調器は本発明のオプションのフィーチャとみなされる（例えば、スプリアスノイズの抑制に必要な周波数分離は、ＮΣ△とＤΣ△との比である変調率を調整するだけで行うことができる。）が、他方で、スプリアス信号のシフトを微調整するには、式（２）の小数部で演算されるＮｍｏｄとＤｍｏｄとの比を制御することにより、行うことができる。ＮｍｏｄとＤｍｏｄの値は、レファレンス変調器の設計に基づいて決定される、のが好ましい。
【００６３】
表１に示す数値の例は、これら数値が式（２）に代入された場合に、スプリアスノイズ信号をＰＬＬ回路のループ帯域幅外にシフトできる周波数分離△ｆが生成される数値の例である。こられの値は、本発明の優れた性能を示すため、図４にも反映されている。
【００６４】
【表１】
0004754825.tif 000011
【００６５】
表１では、ＮΣ△とＤΣ△との値として、それぞれ、１１８１７と１５７４４が設定され、このレファレンス信号変調器の変調率は８／９である。これらの数値を式（２）に代入して計算すると、このＰＬＬ回路の出力周波数ｆｖｃｏは９０５．２９ＭＨｚとなる。この式（２）の小数部の値は、この例にあっては、
【００６６】
【数１０】
0004754825.tif 000012
【００６７】
となるから、本発明が優れていることは明らである。
【００６８】
式（３）からは、このＰＬＬ回路におけるミスマッチにより生成されるスプリアスノイズ信号は、式（２）の小数部、すなわち、計算により得られた１３．１３ＭＨｚと等しい周波数を有することになる。そこで、出力周波数と１次スプリアスノイズ信号ｆｓｐ１との周波数分離△ｆは、６．５５ＭＨｚとなる。（この数値は、変調された入力レファレンス信号の周波数（１９．６８×８／９）から、１３．１３ＭＨｚを、減算することにより得られる。）。これらの値を用いて、シグマデルタ変調器により１次スプリアスノイズ信号がこのＰＬＬ回路のループ帯域幅外にシフトされるから、このループフィルタのカットオフ周波数ｆｃｕｔｏｆｆにより、これら及びこれらより高次のノイズ信号を出力周波数から除去することができる。この例においては、８／９という変調率が用いられ、分解能が微調整されるが、当然、他のレファレンス変調率を用いても、周波数分離△ｆをさらに大きくすることができる。
【００６９】
上記の例においては、カットオフ周波数及び／又はループ帯域幅の決定は、位相ノイズ及びスプリアス信号を抑制するための要件を含む、当該システムの特定の応用例の要件に基づいて、行うことができる。図示のように、搬送波ｆｖｃｏからの周波数オフセット（△ｆ）が増大するほど、このループフィルタによるスプリアス信号ｆｓｐに対する抑制の程度が大きくなる。この周波数オフセットを増大させるために、このレファレンス変調を使用できることは、好都合である。
【００７０】
上記の例においては、周波数分離は、少なくとも部分的ではあるが、シグマデルタ変調器に比較的大きい変調率を設定することによっても、行われた。これに対して、この変調率が小さいは場合には、ノイズ抑制のために必要な分離を行うことができないことに、留意されたい。例えば、仮に
【００７１】
【数１１】
0004754825.tif 000013
【００７２】
であり、かつＰとＳの値がそれぞれ１１と２である場合には、得られる周波数分離は、変調前のレファレンス周波数を使用し、Ｋの値が同一でｆｒｅｆの値が同一である場合には、１０ＫＨｚになる。この周波数分離は、ほとんどの応用例においては、充分、ＰＬＬ回路のループ帯域幅内にあるから、このループフィルタによって抑制できないことになる。
【００７３】
加えて、あるいはまた、シグマデルタ変調器の値の制御においては、分子のＮΣ△は、分母のＤΣ△の低調波から大きく離れるように、調整することができる。このことは、仮にこのシグマデルタ変調器の分子と分母の比、すなわち
【００７４】
【数１２】
0004754825.tif 000014
【００７５】
が、ＤΣ△／２、ＤΣ△／４、及びＤΣ△／８に近い場合には、このレファレンス変調によってスプリアス信号を軽減させることができるか除去することができる、ことを意味する。
【００７６】
よって、本発明によれば、ＳＮＲを実質的に向上させる方法で、ＰＬＬ回路のような周波数ジェネレータ内のノイズが抑制される。このことは、本発明と他の回路とを比較することにより明らかになる。例えば、図１ａの関連技術のシステムでは、スプリアスノイズ信号とＰＬＬ回路の出力周波数との周波数分離は、１０ＫＨｚに等しく、この１０ＫＨｚは、図２を参照するに、このＰＬＬ回路のループ帯域幅内にある。このスプリアス信号がこのＰＬＬ回路のループ帯域幅内にあるので、図１ａのループフィルタによっては、出力周波数からスプリアスノイズ信号を除去することはできないことになる。その結果、このＰＬＬ回路の出力は、ＳＮＲが、多くの応用例で必要とされるよりも低くなる。
【００７７】
これに対して、本発明によれば、ＮΣ△及びＤΣ△のパラメータのうちの少なくとも一方に、このＰＬＬ回路のループ帯域幅に基づいて、適正な値を設定し、ついで、オプションであるが、微調整を行うため、この入力レファレンス周波数を
【００７８】
【数１３】
0004754825.tif 000015
【００７９】
で変調すると、ループのミスマッチにより発生するスプリアスノイズがこのＰＬＬ回路の出力周波数から大きく離れるから、このループフィルタによりこのスプリアスノイズが抑制される。
【００８０】
このようにスプリアスノイズを大幅に抑制することができるが、これに加えて、本発明に係るシステムによれば、これまで提案された他のシステムより広いループ帯域幅をともに用いて、ロックタイムをより速くすることができる。ＰＬＬ回路のロックタイムがループ帯域幅と反比例するのであるから、ロックタイムをより速くできることは当然のことである。そこで、本発明によれば、より広いループ帯域幅で動作する場合には、ロックタイムを他のＰＬＬ回路より短くすることができ、同時に、スプリアス信号を大幅に抑制することができる。これら全ての利点よってＳＮＲが向上し通信トランシーバの品質が向上する。
【００８１】
このレファレンス信号の変調は種々の方法で行うことができる。ｆｍｏｄがオリジナルのレファレンス信号ｆｒｅｆの調波に接近しないように、レファレンス周波数ｆｒｅｆが変調される、のが好ましい。このような変調をシグマデルタ変調器によって行うか否かに関わらず、このような変調を行うことは、ＰＬＬ回路の出力にスプリアスノイズ信号が現れないようにするため望ましい。このことは、次の例からも理解することができる。
【００８２】
図５（ａ）及び５（ｂ）はオリジナルのレファレンス周波数と、本発明の一実施例によって生成される変調されたレファレンス周波数との調波と、をそれぞれ示したグラフである。図５（ａ）においては、オリジナルのレファレンス周波数の調波は、Ｎ・ｆｒｅｆ、（Ｎ＋１）・ｆｒｅｆ、（Ｎ＋２）・ｆｒｅｆ等として図示してある。図５（ｂ）においては、変調されたレファレンス信号は
【００８３】
【数１４】
0004754825.tif 000016
【００８４】
という変調率に基づいて、生成される。そうすると、変調された入力レファレンス周波数の調波は、Ｎ・（５／６）ｆｒｅｆ、（Ｎ＋１）・（５／６）ｆｒｅｆ、（Ｎ＋２）・（５／６）ｆｒｅｆ等の周波数を有する。
【００８５】
この例においては、Ｎは整数であり、６の倍数であるのが好ましい。変調されたレファレンス周波数の調波と、オリジナルのレファレンス信号の調波とが、一致するゾーンを、Ｘで示す。このゾーンにおいては、変調されたレファレンス信号によりこのＰＬＬ回路の出力内のスプリアス信号が抑制できないので、本発明は効果がない。これらの原理は、本発明に係るシグマデルタ変調器によって制御されるＰＬＬ回路の動作範囲を規定する基本原理とすることができる。具体的には、図５（ａ）及び図５（ｂ）に示すように、変調されたレファレンス周波数の調波がオリジナルのレファレンス周波数の調波と等しくなるまで、変調されたレファレンス周波数を、オリジナルのレファレンス周波数に代えて、位相・周波数検出器に入力された比較周波数として用いることができる。
【００８６】
チップ領域に制約がある場合には、所定の周波数チャネルに対して、ＮｍｏｄおよびＤｍｏｄについて種々の値を用いることができる。例えば、あるチャネルのスプリアス信号を抑制するには、Ｎｍｏｄ／Ｄｍｏｄが５／６であるのが望ましく、別のチャネルのスプリアス信号を抑制するには、Ｎｍｏｄ／Ｄｍｏｄが８／９であるのが望ましい。任意のチャネルのスプリアス信号を抑制するために、これら両方の変調率を許容することもできる。Ｎｍｏｄ／Ｄｍｏｄの値を変更すれば、スプリアス信号を抑制する目的で、種々の許容可能な周波数オフセットを行うことができる。このシステムと互換性のあるシステム（例えば所定のハードウェアの複雑さ）を選択することができる。
【００８７】
図６は本発明に係るレファレンス変調器であって、上述のフレキシビリティを得ることができるレファレンス変調器の例を示す。このレファレンス変調器は、２つのレファレンス変調器５１および５２により構成され、このレファレンス変調器には、チャネルごとに適正な変調率Ｎｍｏｄ／Ｄｍｏｄを選択するため、セレクタ５３を含めることができる。レファレンス変調器５１の変調率は５／６であり、レファレンス変調器５２の変調率は８／９である。図６には、２つのレファレンス変調器を図示したが、本発明によれば、２つ以上のレファレンス変調器を含めることができ、例えば通信チャネルごと、又はチャネルグループごとに１つのレファレンス変調器を備えることもでき、このことは当業者にとって当然のことである。この場合、各レファレンス変調器によって、変調率を、特に当該チャネル又はチャネルグループごとに選択することができ、最適な変調率を選択するのが好ましい。スプリアストーンがないチャネルにあっては、レファレンス変調器を省略することができ、あるいは機能を制限することができ、レファレンスクロックを内部ＰＬＬ回路ブロックに直接供給することができる。
【００８８】
図７はこれらの結果を得るために構成された、本発明に係るレファレンス変調器の例を示す。このレファレンス変調器には、第１デユーティサイクルコレクタ７０と、周波数逓倍器７１と、第２デユーティサイクルコレクタ７２と、分数比分周器７３と、第３デユーティサイクルコレクタ７４と、別の分数比分周器７５とが、含まれる。これら分数比分周器は、入力信号を２／３倍にするように設定される。しかし、当業者にとって当然のことであるが、必要に応じて別の分数値を用いることができる。
【００８９】
図８（ａ）〜（ｇ）は図７のレファレンス変調器の各部によって信号が処理される態様を示した図である。図８（ａ）はレファレンス変調器に入力されるオリジナルのレファレンス周波数ｆｒｅｆを示す。図８（ｂ）は低調波成分を除去してクリーンな信号を生成するために第１デユーティサイクルコレクタがオリジナルのレファレンス周波数を処理する例を示す。図８（ｃ）は、周波数逓倍器が、第１デユーティサイクルコレクタから出力された信号の周波数を２倍にする例を示す。この結果、信号の周期は半分にカットされる。図８（ｄ）は第２デユーティサイクルコレクタが低調波を除去することによって周波数逓倍器の出力をクリーンアップする例を示す。図８（ｅ）は第２デユーティサイクルコレクタから出力された信号が、この例においては２／３である所定の分数で乗算される例を示す。
【００９０】
図８（ｆ）は第３デユーティサイクルコレクタが低調波を除去することによって第１分数比分周器の出力をクリーンアップする例を示す。これによって、信号の周期が、第１分数比分周器による分周分だけ増大する。
【００９１】
図８（ｇ）は第３デユーティサイクルコレクタからの出力された信号が、予め定めた分数、この例でも２／３、で乗算される例を示す。その結果、変調されたレファレンス周波数が生成される。調波を除去するために、ひとたびこの信号が処理されると、変調された最終的なレファレンス信号が生成され、その周期は第２分数比分周器による分周分だけ増大する。
【００９２】
このレファレンス変調器の上記の例では、このＰＬＬ回路の動作範囲を増大させ、同時にスプリアス信号の再び生成されないようにするため、このレファレンス変調器の分子は１以外の数値とする必要がある。実際には、分子としては大きい値を用いるのが好ましい。分数比分周器と周波数逓倍器にあっては、分子を大きくできるので好ましい。
【００９３】
例えば、前述の例においては、
【００９４】
【数１５】
0004754825.tif 000017
【００９５】
に等しい変調されたレファレンス信号を生成するため、１つの周波数逓倍器と２つの分数比分周器とが使用された。変調されたレファレンス周波数を生成するため、１つの周波数逓倍器と２つの分数比分周器とが使用され、これら２つの分数比分周器には、分数として２／３が用いられた。これらの値は好ましいものであるが、所望の分数、すなわち
【００９６】
【数１６】
0004754825.tif 000018
【００９７】
が得られる限り、任意の数の周波数逓倍器及び分周器を使用することができ、このことは当業者にとって当然のことである。
【００９８】
図９は本発明に係るレファレンス周波数変調器の別の構成例を示す。このレファレンス周波数変調器には、ミキサ８１に接続された多くの分周器８０が含まれている。これら分周器は、オリジナルのレファレンス周波数ｆｒｅｆを、ミキサに入力され所望の分数比周波数を生成する値で、乗算する。例えば、これら分周器は
【００９９】
【数１７】
0004754825.tif 000019
【０１００】
に等しい信号を出力できる。このミキサは
【０１０１】
【数１８】
0004754825.tif 000020
【０１０２】
に等しい信号を出力することになる。ミキシング後、このミキサによって生成された不要な調波がバンドパスフィルタ８２によってフィルタリングされる。そして、デジタルパルスの形式の変調されたレファレンス周波数を生成するため、リミタ８３が使用される。
【実施例】
【０１０３】
表２は本発明に従って使用できる数値の例を示す。スプリアスノイズを許容できる程度に軽減するため、
【０１０４】
【数１９】
0004754825.tif 000021
【０１０５】
という比としては、スプリアス信号をカットオフ周波数外にシフトするできる値が選択される。このレファレンス周波数ｆｒｅｆは、
【０１０６】
【数２０】
0004754825.tif 000022
【０１０７】
とい比だけ変調されるが、これにより、ｆｍｏｄの調波がオリジナルのレファレンス周波数ｆｒｅｆに近くなくなる。
【０１０８】
【表２】
0004754825.tif 000023
【０１０９】
表２においては、
【０１１０】
【数２１】
0004754825.tif 000024
【０１１１】
が用いられ、Ｎｎｅｗ及びＤｎｅｗは、それぞれ、シグマデルタ変調器の値、すなわち、ＮΣ△およびＤΣ△に対応する。ワーストケースにおいては、スプリアス信号は９０５．２９ＭＨｚと１１６１．１３ＭＨｚとの間に存在する。（表２のＮとＤの列から得られる例えばＮ／Ｄ＝１／１９６８という比が、ワーストケースのスプリアス信号に対応するＮ／Ｄ比である。Ｎ／Ｄ＝１９６７／１９６８という比は、表２に示されている特性と同じ特性を有するので、含まれていない。）ワーストケースのスプリアス信号はレファレンスクロック周波数の倍数の周波数に近くなる。４６ｆｒｅｆから５９ｆｒｅｆまでの例をリストした。８／９レファレンス変調が例として用いられている。シグマデルタ変調率、すなわち
【０１１２】
【数２２】
0004754825.tif 000025
【０１１３】
は、ｆｖｃｏまたは、図５に示すように、レファレンスクロックの倍数で循環し、例えば
【０１１４】
【数２３】
0004754825.tif 000026
【０１１５】
のように比が反復される。
【０１１６】
表２の数値は全て最適であるとは限らない。例えば、ｆｖｃｏ＝９４４．６５である場合は、シグマデルタ変調率は、
【０１１７】
【数２４】
0004754825.tif 000027
【０１１８】
である。そうすると、レファレンス変調率
【０１１９】
【数２５】
0004754825.tif 000028
【０１２０】
が用いられる場合には、１０ＫＨｚの周波数分離が生ずる。この１０ＫＨｚの周波数分離は、場合によっては、スプリアス信号を抑制するには充分でない。その場合には、スプリアス信号を許容できる程度に抑制できる周波数分離が生ずるように、レファレンス信号変調率を変更することができる。この例においては、レファレンス信号変調率として、
【０１２１】
【数２６】
0004754825.tif 000029
【０１２２】
を設定することにより、スプリアス信号を許容できる程度に抑制できる周波数分離が生じる。これらの変調率について得られた結果の比較を表３に示す。
【０１２３】
【表３】
0004754825.tif 000030
【０１２４】
８／９に代えて５／６という変調率を用いると、次のような周波数オフセット、すなわち、ｆｒｅｆ×（Ｎｍｏｄ／Ｄｍｏｄ）×（Ｎｎｅｗ／Ｄｎｅｗ）＝１９．６８×（５／６）×（５９１０／９８４０）＝９．８５ＭＨｚが、得られる。このオフセットは、８／９という変調率を用いて得られた１０ＫＨｚのオフセットよりも著しく大きく、実際、このオフセットにより、スプリアスノイズをループフィルタのカットオフ周波数外にシフトできる、スプリアス信号を抑制することができる。この例からは、スプリアス信号を抑制して、通信トランシーバ内のＳＮＲを向上させるため、
【０１２５】
【数２７】
0004754825.tif 000031
【０１２６】
と
【０１２７】
【数２８】
0004754825.tif 000032
【０１２８】
との少なくとも一方を制御できる（双方を制御できるのが好ましいが）ことは、明らかである。
【０１２９】
以上の説明より、本発明の他の修正例及び変形例は、当業者にとって明らかでる。したがって、本明細書においては特に本発明のある実施形態のみを記載したが、本発明の趣旨と範囲から逸脱しない限り、多くの修正を行うことができることは、当然のことである。
【図面の簡単な説明】
【０１３０】
【図１ａ】関連技術のＰＬＬ回路を示す図である。
【図１ｂ】関連技術のＰＬＬ回路の位相・周波数検出器及び／又はチャージポンプ内で生じることがあり、システムの性能を劣化させるスプリアス信号の発生につながる異なる種類のミスマッチを示す図である。
【図２】図１ａの関連技術の回路内でのスプリアスノイズ信号の発生を示す図である。
【図３】本発明に係るＰＬＬ回路の一実施形態を示す図である。
【図４】スプリアスノイズ信号をＰＬＬ回路のループ帯域幅外にシフトして、これらスプリアスノイズ信号をループフィルタで除去する例を説明するための図である。
【図５】オリジナルのレファレンス周波数の調波と、変調されたレファレンス周波数の調波とを示す線図である。
【図６】本発明のレファレンス変調器の一実施形態を示す図である。
【図７】本発明のレファレンス変調器の別の実施形態を示す図である。
【図８】図７のレファレンス変調器の各部によって信号が処理される態様を示す図である。
【図９】本発明のレファレンス変調器の一実施形態を示す図である。
【図１ａ】
0004754825.tif 000038
【図１ｂ】
0004754825.tif 000039
【図２】
0004754825.tif 000040
【図３】
0004754825.tif 000041
【図４】
0004754825.tif 000042
【図５】
0004754825.tif 000043
【図６】
0004754825.tif 000044
【図７】
0004754825.tif 000045
【図８】
0004754825.tif 000046
【図９】
0004754825.tif 000047