(57)【特許請求の範囲】
【請求項１】
固体撮像素子を用いて被写体像の撮像を行なう撮像装置であって、
前記固体撮像素子の各画素ライン毎に設けられた光学的黒（ＯＢ）領域の出力に基づいて前記固体撮像素子の有効信号期間の信号の基準レベルを得るＯＢクランプ手段と、前記撮像素子のＯＢ領域に関する画素欠陥情報を記憶する記憶手段とを具備し、
前記ＯＢクランプ手段は、読み出し対象の各画素ライン毎にそれに対応する前記ＯＢ領域の出力を用いて前記基準レベルを算出するにあたり、前記画素欠陥情報に基づき、前記ＯＢ領域の出力から当該ＯＢ領域に関する欠陥画素の出力を除去した状態で前記基準レベルを算出するように構成されたものであり、
読み出し対象の画素ラインに対応するＯＢ領域に含まれる非欠陥画素たる有効画素の数が所定の基準の数よりも下回ったか否かを判定する判定手段と、
前記判定手段の判定結果に応じて、当該画素ラインに関する基準レベルとして、当該画素ラインとは異なる他の画素ラインに関して算出された基準レベルの値を代用する手段をさらに具備することを特徴とする撮像装置。
【請求項２】
前記判定手段は、前記読み出し対象の画素ラインに対応するＯＢ領域の全画素数に対して、非欠陥画素たる有効画素の数が１／３程度を下回ったか否かを判定することを特徴とする請求項１記載の撮像装置。
【請求項３】
前記記憶手段には、前記撮像素子のＯＢ領域に関する画素欠陥情報が露光時間別に複数種記憶されており、
前記撮像装置で使用する露光時間に基づいて、前記複数種の画素欠陥情報の中から前記ＯＢクランプ手段による基準レベルの算出に使用する画素欠陥情報を選択する手段をさらに具備することを特徴とする請求項１または２のいずれか１項記載の撮像装置。
【請求項４】
前記記憶手段には、前記撮像素子のＯＢ領域に関する画素欠陥情報が温度別に複数種記憶されており、
前記撮像装置の温度に基づいて、前記複数種の画素欠陥情報の中から前記ＯＢクランプ手段による基準レベルの算出に使用する画素欠陥情報を選択する手段をさらに具備することを特徴とする請求項１または２のいずれか１項記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＣＣＤ等の固体撮像素子用いて被写体像の撮像を行なう撮像装置に関する。
【０００２】
【従来の技術】
ＣＣＤ等の固体撮像素子を用いた撮像装置においては、温度などの条件変動に伴って大きく変動する暗電流のＤＣ分を取り除くためのオプティカルブラック（光学的黒：ＯＢ）クランプ回路が用いられている。このＯＢクランプ回路は旧くは全アナログ回路であったが、近年の回路ディジタル化に伴いディジタル回路が採用され、特に特開平９−０８３８３６号公報にはＡ／Ｄコンバータ前段のアナログ部にＡ／Ｄのディジタル出力からフィードバックしたＤＣバイアスを重畳するというディジタル検出アナログフィードバック型のＯＢクランプの技術が記載されている。この方式を用いればＡ／Ｄレンジを充分に取ることができ、またＡ／Ｄコンバータの分解能以下の小数点精度での処理が可能となる。
【０００３】
このようなディジタル化されたＯＢクランプのクランプ基準としては原理的には垂直（Ｖ）ＯＢを用いても、水平（Ｈ）ＯＢを用いても良いが、スミアの混入による悪影響を避けるという意味から、回路設計上の要請が大きかったアナログ回路時代と同様にＨＯＢを用いることが望ましい。
【０００４】
【発明が解決しようとする課題】
ＯＢクランプ回路の方式を問わず、ＯＢ領域からは正常な画素出力が出力されていることが前提であり、ＯＢ領域にいわゆる画素欠陥が存在した場合はクランプ情報の中に本来のＯＢ画素情報以外の情報が混入してしまうため、クランプが誤動作してしまい画質不良を生じてしまう。特にＨＯＢクランプを採用している場合には、当該ラインだけがその上下のラインとは異なった誤クランプ（クランプずれ）を生じるため、信号レベル差が筋状のノイズ（横筋ノイズ、即ちライン段差）となって極めて目立ち易く、僅かな欠陥の存在が画質不良の原因となるものである。
【０００５】
そしてこれは特に温度や露光時間などの使用条件を様々に設定した場合により大きな問題になるものである。何故なら、一般的な使用状況では少なくともＯＢ部には問題となるような画素欠陥を有しない撮像素子であったとしても、温度の上昇に伴いその暗電流レベルは増大し、またそれによる暗出力レベルは露光時間（厳密には蓄積時間）にほぼ比例して増大するため、高温下での使用や長時間露光を行なう場合には、潜在していた画素欠陥が顕在化し、上記筋状のノイズを生じてしまう畏れがあるからである。そしてこれは通常の有効画像領域の暗電荷による点状の孤立ノイズよりも目立ち易いものであった。
【０００６】
本発明は上述の事情を考慮してなされたものであり、その目的とするところは、上記ＯＢ画素欠陥によってＯＢクランプに際して発生する画質劣化を生じないようにした撮像装置を提供することにある。
【０００７】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、固体撮像素子を用いて被写体像の撮像を行なう撮像装置であって、前記固体撮像素子の各画素ライン毎に設けられた光学的黒（ＯＢ）領域の出力に基づいて前記固体撮像素子の有効信号期間の信号の基準レベルを得るＯＢクランプ手段と、前記撮像素子のＯＢ領域に関する画素欠陥情報を記憶する記憶手段とを具備し、前記ＯＢクランプ手段は、読み出し対象の各画素ライン毎にそれに対応する前記ＯＢ領域の出力を用いて前記基準レベルを算出するにあたり、前記画素欠陥情報に基づき、前記ＯＢ領域の出力から当該ＯＢ領域に関する欠陥画素の出力を除去した状態で前記基準レベルを算出するように構成されたものであり、読み出し対象の画素ラインに対応するＯＢ領域に含まれる非欠陥画素たる有効画素の数が所定の基準の数よりも下回ったか否かを判定する判定手段と、前記判定手段の判定結果に応じて、当該画素ラインに関する基準レベルとして、当該画素ラインとは異なる他の画素ラインに関して算出された基準レベルの値を代用する手段をさらに具備することを特徴とする。
【０００８】
この撮像装置においては、固体撮像素子の各画素ライン毎に設けられた光学的黒（ＯＢ）領域に関する画素欠陥情報が記憶手段に記憶されており、読み出し対象の各画素ライン毎にそれに対応する前記ＯＢ領域の出力を用いて前記基準レベルを算出するにあたり、その画素欠陥情報に基づき、ＯＢ領域の出力から当該ＯＢ領域に関する欠陥画素の出力を除去した状態で有効信号期間の基準レベル（零レベル）が算出される。したがって、ＯＢ領域に欠陥画素が存在してもそれによる影響無しに適切なクランプ処理を行なうことができるので、ＯＢ画素欠陥に起因する画質劣化の発生を防止することが可能となる。
【００１０】
また、前記ＯＢクランプ手段は、読み出し対象の画素ラインに対応するＯＢ領域に含まれる非欠陥画素たる有効画素の数が所定の基準の数よりも下回ったか否かを判定する判定手段と、前記判定手段の判定結果に応じて、当該画素ラインに関する基準レベルとして、当該画素ラインとは異なる他の画素ラインに関して算出された基準レベルの値を代用する手段をさらに具備しているので、例えばＯＢ領域のほとんど全ての画素が欠陥画素で有効画素数が僅かにしか存在しないような場合には他の画素ラインに関して算出された基準レベルの値が代用される。有効画素のみから基準レベルを算出すると画素毎のバラツキの影響が大きくなり却って適切な基準レベルを算出できなくなる場合があるので、このように他の画素ラインに関して算出された基準レベルの値を代用する構成を採用することにより、基準レベルの適格性を担保する事が可能となる。
【００１１】
また、温度や露光時間によって画素欠陥として顕在化するＯＢ領域の画素数は変動するので、記憶手段にはＯＢ領域に関する画素欠陥情報を使用する露光時間別や温度別に複数種記憶しておき、撮像装置で使用する露光時間や温度に対応する画素欠陥情報を選択して使用するという構成を採用することにより、現在の撮像条件に合ったより適切な基準レベルを求めることができる。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１には、本発明の一実施形態に係わる撮像装置の構成が示されている。ここでは、デジタルカメラとして実現した場合を例示して説明することにする。
【００１３】
図中１０１は各種レンズからなる撮像レンズ系、１０２はレンズ系１０１を駆動するためのレンズ駆動機構、１０３はレンズ系１０１の絞りを制御するための露出制御機構、１０４はローパスおよび赤外カット用の光学フィルタ、１０５は色フィルタを内蔵したＣＣＤカラー撮像素子、１０６は撮像素子１０５を駆動するためのＣＣＤドライバ、１０７はＯＢクランプ処理およびＡ／Ｄ変換処理等を行なうプリプロセス回路、１０８は色信号生成処理，マトリックス変換処理，その他各種のデジタル処理を行なうためのデジタルプロセス回路、１０９はカードインターフェース、１１０は撮影画像を記録するためのメモリカード、１１１はＬＣＤ画像表示系を示している。
【００１４】
また、図中の１１２は各部を統括的に制御するためのシステムコントローラ（ＣＰＵ）、１１３は各種ＳＷからなる操作スイッチ系、１１４は操作状態及びモード状態等を表示するための操作表示系、１１５はレンズ駆動機構１０２を制御するためのレンズドライバ、１１６は発光手段としてのストロボ、１１７は露出制御機構１０３およびストロボ１１６を制御するための露出制御ドライバ、１１８は各種設定情報等を記憶するための不揮発性メモリ（ＥＥＰＲＯＭ）、１１９は温度センサを示している。
【００１５】
本実施形態のデジタルカメラにおいては、システムコントローラ１１２が全ての制御を統括的に行っており、ＣＣＤドライバ１０６によりＣＣＤ撮像素子１０５の駆動を制御して露光（電荷蓄積）及び信号の読み出しを行い、それをプリプロセス回路１０７を介してディジタルプロセス回路１０８に取込んで記録用の画像信号を生成した後にカードインターフェース１０９を介してメモリカード１１０に記録するようになっている。
【００１６】
ＣＣＤ撮像素子１０５としては、縦型オーバーフロードレイン（ＶＯＦＤ）構造のインターライン型ＣＣＤなどが用いられる。このＣＣＤ撮像素子１０５は、図２に示すように、光電変換領域（電荷蓄積部）を含む複数の画素ＰＸＬ（ＰＤ）を２次元に配列した２次元画素配列を有している。２次元画素配列の一端部側には水平転送路（ＨＣＣＤ）が設けられ、また各垂直方向の画素配列毎に垂直転送路（ＶＣＣＤ）が設けられている。各画素（ＰＸＬ）の電荷蓄積部と対応する垂直電荷転送路（ＶＣＣＤ）との間に設けられた転送ゲートに電荷移送パルスＴＧを与えることにより、各電荷蓄積部から対応する垂直電荷転送路（ＶＣＣＤ）に電荷が移送される。そして、垂直電荷転送路（ＶＣＣＤ）および水平転送路（ＨＣＣＤ）の転送駆動により、２次元画素配列に蓄積された電荷が出力アンプ（ＦＤＡ：Floating Diffusion Amplifier）を通して読み出される。
【００１７】
２次元画素配列において、水平転送路（ＨＣＣＤ）に対して反対側の十数ラインは画素（ＰＸＬ）も含めて完全に遮光されており、垂直オプティカルブラックＶＯＢ（光学的黒）領域を形成している。また、出力アンプ側の十数列も画素（ＰＸＬ）も含めて完全に遮光されており、水平オプティカルブラックＨＯＢ（光学的黒）領域を形成している。
【００１８】
ＥＥＰＲＯＭ１１８には、ＨＯＢ領域に関する画素欠陥情報が予め記憶されている。この画素欠陥情報は欠陥画素（ＯＢ欠陥画素）それぞれの位置を示すアドレス情報である。画素欠陥情報は例えば本デジタルカメラの工場出荷前に、
１）ＨＯＢ領域に含まれる各画素からの出力信号レベルを解析する
２）ＨＯＢ領域の全画素平均値に対する、レベル差を各ＨＯＢ画素毎に求める
３）レベル差が所定レベル（例示値±０．５ｍＶ）を超えるものをＯＢ欠陥画素とし、そのアドレス情報をＥＥＰＲＯＭ１１８に記憶する
という解析処理を行なうことによって得られたものである。
【００１９】
ＥＥＰＲＯＭ１１８の画素欠陥情報は、ＨＯＢクランプを行うに際し、ＣＣＤ撮像素子１０５の有効信号期間の信号の基準レベル（アナログ撮像出力の零レベル＝黒レベル）を正確に求めるために用いられるものである。以下、本実施形態で行われるＨＯＢクランプ処理について説明する。
【００２０】
プリプロセス回路１０７には図１に示すようにＯＢクランプ回路１０７が設けられている。このＯＢクランプ回路１０７は、各画素ラインに対応するＨＯＢ領域からの出力に基づいて撮像信号の黒レベルとして使用すべき基準レベルの値を算出し、その基準レベルで撮像信号をクランプする。この場合、ＯＢクランプ回路１０７は、システムコントローラ１１２の制御の下、画素欠陥情報に基づいて、ＨＯＢ領域の出力から当該ＯＢ領域に関する欠陥画素の出力を除去した状態で基準レベルを算出するように構成されている。これは、ＯＢ領域に含まれる画素群の中から欠陥画素を除く他の有効画素のみを用いて基準レベルを算出できるようにするためである。基準レベルは、有効画素それぞれの出力信号の加算平均によって求められる。ＯＢクランプ回路１０７によるＨＯＢクランプ処理の原理を図３に示す。
【００２１】
ＣＣＤ撮像素子１０５からの信号読み出し時には、読み出し対象の画像ラインに対応するＨＯＢ領域の画素が最初に読み出され、次いで有効画素領域（画素部）からの画素の読み出しが行われる。ＯＢクランプ回路１０７では、読み出し対象の画像ラインに関する画素欠陥情報（ＯＢ欠陥情報）に基づき、該当するＨＯＢ領域に含まれる十数個の全画素の中から欠陥画素を除いた残りの有効画素の出力信号のみを対象とした加算平均演算が行われる。この加算平均演算により、当該ラインに対応する基準レベルが求められる。そして、この基準レベルを用いたクランプ処理により、ＣＣＤ撮像素子１０５の有効画素領域の各画素の信号から基準レベル分の信号が減算されてノイズ成分の除去が行われる。
【００２２】
このように、本実施形態ではＨＯＢクランプに際してＯＢ欠陥画素による影響が取り除かれるので、ＨＯＢ領域に欠陥画素が存在していてもそれによる悪影響無しに適切なクランプ処理を行なうことが可能となる。さらに、このことは、ＨＯＢ領域に関する黒欠陥等の欠陥画素の存在をも許容することにもなる。
【００２３】
つまり、温度や露光時間に依存しない黒欠陥がＯＢ領域に存在する場合には従来では素子製造工程で不良品として選別・除去されるが、本実施形態では、このようなＯＢ領域の黒欠陥についてもその他のＯＢ欠陥や有効画素領域の欠陥と同様に扱われ、ＯＢ領域の黒欠陥はその他のＯＢ欠陥と共に前述の欠陥画素情報としてＥＥＰＲＯＭ１１８に登録される。よって、ＯＢ領域に黒欠陥があってもそれ自体が直ちに素子不良に結びつくことはないので、結果的に黒欠陥画素の存在を許容することが可能となるのである。
【００２４】
次に、図４を参照して、ＯＢクランプ回路２０１の具体的な回路構成の一例を説明する。
【００２５】
このＯＢクランプ回路２０１は、図示のように、メインＡ／Ｄコンバータ（ＭＡＤ）２０１ａ、クランプ用Ａ／Ｄコンバータ（ＣＬ＿ＡＤ）２０１ｂ、およびクランプ用サンプル・ホールド回路（ＣＬ＿ＳＨ）２０１ｃから構成されている。メインＡ／Ｄコンバータ（ＭＡＤ）２０１ａは、ＣＣＤ撮像素子１０５から読み出される撮像信号をアナログ信号からデジタル信号に変換するためのものであり、有効画素領域の１画素毎に例えば十数ビット程度のデジタル出力を得る。このメインＡ／Ｄコンバータ（ＭＡＤ）２０１ａでＡ／Ｄ変換可能な入力アナログ信号のレンジ（Ａ／Ｄレンジ）はリファレンス・トップ電圧ＶＲＴとリファレンス・ボトム電圧ＶＲＢによって規定される。
【００２６】
クランプ用Ａ／Ｄコンバータ（ＣＬ＿ＡＤ）２０１ｂは、ＨＯＢ出力をアナログ信号からデジタル信号に変換するためのものであり、そのＡ／Ｄレンジは黒レベル近傍の低電圧出力付近に設定されており、また黒レベル近傍の信号の微小変動を高精度にデジタル信号に変換できるようにするために１量子化ステップ当たりの電圧値の刻みはメインＡ／Ｄコンバータ（ＭＡＤ）２０１ａよりも細かく設定されている。ＨＯＢ領域に含まれる各画素からの信号はクランプ用Ａ／Ｄコンバータ（ＣＬ＿ＡＤ）２０１ｂによって数ビットのデジタル値に変換された後にクランプ用サンプル・ホールド回路（ＣＬ＿ＳＨ）２０１ｃに送られる。
【００２７】
クランプ用サンプル・ホールド回路（ＣＬ＿ＳＨ）２０１ｃは、各画素ライン毎にＨＯＢ領域に含まれる画素それぞれに対応する出力信号の加算平均をデジタル演算により求めてそれをホールドし、その加算平均値をアナログ信号に変換した後にリファレンス・ボトム電圧ＶＲＢとしてメインＡ／Ｄコンバータ（ＭＡＤ）２０１ａに供給する。リファレンス・ボトム電圧ＶＲＢとして予め所定のオフセット電圧が印加されている場合には、加算平均値のアナログ信号はオフセット電圧に重畳されることになる。クランプ用サンプル・ホールド回路（ＣＬ＿ＳＨ）２０１ｃによる加算平均演算は、該当する画素ラインに関するＯＢ欠陥情報に基づくシステムコントローラ１１２からの制御信号によって制御される。これによりＯＢ欠陥画素については加算対象から除外され、また求めた加算値を当該画素ラインに対応するＨＯＢ領域に含まれている有効画素数で除算する処理が行われる。よって、画素ライン毎にＯＢ欠陥画素を除いた状態でＨＯＢ出力の加算平均値が算出され、それがリファレンス・ボトム電圧ＶＲＢとしてメインＡ／Ｄコンバータ（ＭＡＤ）２０１ａに供給されることになる。これによってメインＡ／Ｄコンバータ（ＭＡＤ）２０１ａのＡ／Ｄ変換処理において上記加算平均値がアナログ入力信号の零レベルとされることになるから、適切なクランプ処理が実行される。
【００２８】
なお、読み出し対象の画素ラインに対応するＨＯＢ領域の全画素が欠陥画素である場合には、クランプ用サンプル・ホールド回路（ＣＬ＿ＳＨ）２０１ｃの出力をそのまま保持しておくことによって、直前の画素ラインで得た加算平均値が代用される。この場合の処理動作を図５に示す。
【００２９】
まず、ＥＥＰＲＯＭ１１８からのＯＢ欠陥情報の読み込みが行われ（ステップＳ１０１）、読み出し対象の現在の画素ラインに対応するＨＯＢ領域の全画素が欠陥画素であるか否かがシステムコントローラ１１２によって判別される（ステップＳ１０２）。全画素が欠陥画素ではない場合には、図４で説明したように、欠陥画素を除いてＨＯＢ出力の加算平均を算出し、それをＶＲＢとして供給する処理がシステムコントローラ１１２の制御の下にＯＢクランプ回路２０１にて実行される（ステップＳ１０３，Ｓ１０４）。
【００３０】
一方、読み出し対象の現在の画素ラインに対応するＨＯＢ領域の全画素が欠陥画素である場合には、システムコントローラ１１２の制御の下に、直前の画素ラインのＶＲＢがそのまま出力される（ステップＳ１０５）。
【００３１】
なお、ＶＯＢに隣接する画素ラインに対応するＨＯＢ領域の全画素が欠陥画素であった場合には、ＶＯＢ内のＨＯＢ領域の出力から欠陥画素を除いて算出した加算平均値を当該ラインに対応するＶＲＢとして用いても良い。また、１ラインのＯＢ全てが欠陥画素である場合のみならず、有効画素が２〜３画素を下回った場合（１ライン当たりのＨＯＢ領域の全画素数の１／３程度の画素数を基準とする）にも上述のように直前のラインで得たＶＲＢで代用するという処理を行うことが好ましい。有効画素数が減ると、加算平均を算出しても十分な積分効果が得られなくなり却って誤った黒レベルが算出されてしまう場合があるためである。
【００３２】
図６には、使用温度環境や露光時間によっては潜在していたＨＯＢの画素欠陥が顕在化することを考慮して、本デジタルカメラで使用対象となる長時間露光の露光時間別およびカメラ内温度別に予め解析することによって得られた複数種のＯＢ欠陥情報がＥＥＰＲＯＭ１１８に記憶されている場合の例が示されている。このように露光時間別およびカメラ内温度別に複数種のＯＢ欠陥情報が記憶されている場合には、現在の使用環境に合わせてＯＢ欠陥情報を選択的に使用することにより、適切なＯＢクランプ処理を実現できる。そのための手順の一例を図７に示す。
【００３３】
図７のフローチャートに示されているように、まず、ＣＣＤ撮像素子１０５からの出力信号を用いた公知の測光、あるいはユーザによるマニュアル操作で指定された値から露光時間が求められ（ステップＳ１１１，Ｓ１１２）、その露光時間に対応するＯＢ欠陥情報がＥＥＰＲＯＭ１１８に記憶されている複数種のＯＢ欠陥情報の中から選択される（ステップＳ１１３）。次いで、温度センサ１１９を用いて現在のカメラ温度が検出され（ステップＳ１１４）、その検出温度に対応するＯＢ欠陥情報がＥＥＰＲＯＭ１１８に記憶されている複数種のＯＢ欠陥情報の中から選択される（ステップＳ１１５）。この後、ステップＳ１１３で選択されたＯＢ欠陥情報で示される欠陥画素とステップＳ１１５で選択されたＯＢ欠陥情報で示される欠陥画素とを併せ込むためのマージ処理（少なくとも一方のＯＢ欠陥情報で欠陥画素として指定されている画素については欠陥画素とする処理）が行われ（ステップＳ１１６）、そして図４および図５で説明したＯＢクランプ処理がステップＳ１１６のマージ処理で得られたＯＢ欠陥情報に基づいて実行される（ステップＳ１１７）。
【００３４】
なお、ここでは露光時間と温度とに分けてＯＢ欠陥情報を複数種用意した場合を説明したが、露光時間と温度の双方をパラメータとするＯＢ欠陥情報を用意しておき、そのＯＢ欠陥情報に基づいて、撮影に使用する露光時間と現在温度に対応するＯＢ欠陥画素の位置情報を取得するように構成することも可能である。
【００３５】
以上のように、本実施形態によれば、撮像信号からノイズ成分を除去するための基準レベルをＨＯＢ出力から欠陥画素を除いた状態で算出し、その基準レベルに基づいて撮像信号に含まれるノイズ成分を除去するというクランプ処理を行なうことにより、ＯＢ画素欠陥に起因する画質劣化を防止することが可能となる。なお、上述のクランプ処理は、デジタルムービーにも適用することができることはもちろんである。
【００３６】
また、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、ＯＢ領域に欠陥画素が存在してもそれによる影響無しに適切なクランプ処理を行なうことができるので、ＯＢ画素欠陥に起因する画質劣化の発生を防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る撮像装置の構成を示すブロック図。
【図２】同実施形態で使用される固体撮像素子の構造を模式的に示す図。
【図３】同実施形態で使用されるＯＢクランプ処理の原理を説明するための図。
【図４】同実施形態の撮像装置に設けられたＯＢクランプ回路の構成を示すブロック図。
【図５】同実施形態におけるＯＢクランプ処理の動作を説明するフローチャート。
【図６】同実施形態の撮像装置に設けられたＥＥＰＲＯＭに予め記憶されているＯＢ欠陥情報を説明するための図。
【図７】同実施形態におけるＯＢ欠陥情報選択動作を説明するフローチャート。
【符号の説明】
１０１…レンズ系
１０２…レンズ駆動機構
１０３…露出制御機構
１０４…フィルタ
１０５…ＣＣＤカラー撮像素子
１０６…ＣＣＤドライバ
１０７…プリプロセス部
１０８…デジタルプロセス部
１０９…カードインターフェース
１１０…メモリカード
１１１…ＬＣＤ画像表示系
１１２…システムコントローラ（ＣＰＵ）
１１８…ＥＥＰＲＯＭ
２０１…ＯＢクランプ回路
２０１ａ…メインＡ／Ｄコンバータ
２０１ｂ…クランプ用Ａ／Ｄコンバータ
２０１ｃ…クランプ用サンプル・ホールド回路
【図１】
0004653296.tif 000002
【図２】
0004653296.tif 000003
【図３】
0004653296.tif 000004
【図４】
0004653296.tif 000005
【図５】
0004653296.tif 000006
【図６】
0004653296.tif 000007
【図７】
0004653296.tif 000008