(57)【特許請求の範囲】
【請求項１】
中足部と、第１の外足部と、第２の外足部と、前記中足部、前記第１の外足部及び前記第２の外足部を連結する胴部とを有する第１の磁性体コアと、前記中足部と前記第１の外足部と前記第２の外足部とに突き合わされて配置された第２の磁性体コアとを備えたインダクターであって、前記中足部、前記第１の外足部、前記胴部の一部と前記第２の磁性体コアで形成された第１の空間に配置された第１の導体と、前記中足部、前記第２の外足部、前記胴部の一部と前記第２の磁性体コアで形成された第２の空間に配置された第２の導体とを有し、前記中足部は、前記第１の外足部の長さ方向と同一方向の両端部にそれぞれ形成された第１の中足部及び第２の中足部と、前記第１の中足部と前記第２の中足部との間に形成された前記第１の外足部の高さより低い領域を有することを特徴とするインダクター。
【請求項２】
前記中足部の第１の外足部の高さより低い領域は、前記第１の導体の自己インダクタンスと前記第２の導体の自己インダクタンスと前記第１の導体及び前記第２の導体間の相互インダクタンスによって決まる電磁結合の度合いを示す結合係数が０．９以下になるように設定されていることを特徴とする請求項１記載のインダクター。
【請求項３】
前記第１の導体および第２の導体は、前記第１の空間および前記第２の空間に沿ってそれぞれ直線的に配置されることを特徴とする請求項１又は２記載のインダクター。
【請求項４】
前記第１の磁性体コアと前記第２の磁性体コアとは、ギャップ材を介して突き合わされていることを特徴とする請求項１又は２記載のインダクター。
【請求項５】
前記ギャップ材は非磁性物からなることを特徴とする請求項４記載のインダクター。
【請求項６】
前記中足部の第１の外足部より高さの低い領域は、前記第１の空間と前記第２の空間が連結されるように形成されていることを特徴とする請求項１乃至４のいずれか一項に記載のインダクター。
【請求項７】
前記第１の導体及び第２の導体の自己インダクタンスと導体間の相互インダクタンスが、少なくとも前記中足部の第１の外足部より高さの低い領域の大きさによって調整されることを特徴とする請求項１乃至４のいずれか一項に記載のインダクター。
【請求項８】
前記第１の導体および第２の導体の導出口に設置された絶縁部材を有し、前記導出口から引き出された前記第１及び第２の導体を前記絶縁部材に沿って下面まで導出し、前記絶縁部材下面に面実装端子を形成したことを特徴とする請求項１乃至請求項７のいずれか一項に記載のインダクター。
【請求項９】
前記絶縁部材は前記第１の導体及び第２の導体を通す導体貫通穴を備えていることを特徴とする請求項８記載のインダクター。
【請求項１０】
前記第１の空間及び前記第２の空間に配置された前記第１の導体及び前記第２の導体は絶縁体で覆われていることを特徴とする請求項１乃至請求項９のいずれか一項に記載のインダクター。
【請求項１１】
前記第１及び第２の磁性体コアが、フェライト材で形成されたことを特徴とする請求項１乃至請求項１０のいずれか一項に記載のインダクター。
【請求項１２】
前記第１及び第２の磁性体コアが５５０ｍＴ以上の飽和磁束密度を有することを特徴とする請求項１１記載のインダクター。
【請求項１３】
前記第１及び第２の磁性体コアが、金属粉末を成形してなる磁性体コアで形成されたことを特徴とする請求項１乃至請求項１０のいずれか一項に記載のインダクター。
【請求項１４】
前記導体と磁性体コアとは一体成形されたことを特徴とする請求項１乃至請求項１１のいずれか一項に記載のインダクター。
【請求項１５】
前記第１の磁性体コアまたは前記第２の磁性体コアのいずれか少なくとも一つが、２以上の異なる磁性体から形成されていることを特徴とする請求項１乃至請求項１４のいずれか一項に記載のインダクター。
【請求項１６】
前記第１の磁性体コアと前記第２の磁性体コアとが異なる磁性体で形成されていることを特徴とする請求項１乃至請求項１５のいずれか一項に記載のインダクター。
【請求項１７】
前記第２の磁性体コアの形状は前記第１の磁性体コアの形状と同じ形状であり、前記第１の磁性体コアの前記第１の外足部、前記中足部及び前記第２の外足部は、各々前記第２のコアの対応する外足部、中足部と向き合って配置されていることを特徴とする請求項１乃至請求項１６のいずれか一項に記載のインダクター。
【請求項１８】
前記第２の磁性体コアは、Ｉ型コアであることを特徴とする請求項１乃至請求項１６のいずれか一項に記載のインダクター。
【請求項１９】
前記第１の磁性体コアは、Ｅ型コアであることを特徴とする請求項１乃至請求項１６のいずれか一項に記載のインダクター。
【請求項２０】
中足部と、第１の外足部と、第２の外足部と、前記中足部、前記第１の外足部及び前記第２の外足部を連結する胴部とを有する第１の磁性体コアと、前記中足部と前記第１の外足部と前記第２の外足部とに突き合わされて配置された第２の磁性体コアとを備えたインダクターであって、前記中足部、前記第１の外足部、前記胴部の一部と前記第２の磁性体コアで形成された第１の空間に配置された第１の導体と、前記中足部、前記第２の外足部、前記胴部の一部と前記第２の磁性体コアで形成された第２の空間に配置された第２の導体とを有し、前記中足部は、前記第１の外足部の長さ方向と同一方向の両端部にそれぞれ形成された第１の中足部及び第２の中足部と、前記第１の中足部と前記第２の中足部との間に形成された前記第１の外足部の高さより低い領域を有し、前記第１の導体及び第２の導体は各自己インダクタンス成分及び第１の導体及び第２の導体間の相互インダクタンス成分がその長さ方向に沿って異なる領域を有することを特徴とするインダクター。
【請求項２１】
中足部と、第１の外足部と、第２の外足部と、前記中足部、前記第１の外足部及び前記第２の外足部を連結する胴部とを有する第１の磁性体コアと、前記中足部と前記第１の外足部と前記第２の外足部とに突き合わされて配置された第２の磁性体コアとを備えたインダクターであって、前記中足部、前記第１の外足部、前記胴部の一部と前記第２の磁性体コアで形成された第１の空間に配置された第１の導体と、前記中足部、前記第２の外足部、前記胴部の一部と前記第２の磁性体コアで形成された第２の空間に配置された第２の導体とを有し、前記中足部は、前記第１の外足部の長さ方向と同一方向の両端部にそれぞれ形成された第１の中足部及び第２の中足部と、前記第１の中足部と前記第２の中足部との間に形成された前記第１の外足部の高さより低い領域を有し、前記第１の導体及び第２の導体はその長さ方向に沿ってコモンチョークとしての機能が支配的な領域とノーマルチョークとしての機能が支配的な領域を有することを特徴とするインダクター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクターに関し、特に、ＤＣ−ＤＣコンバータ等の電子機器のボード上に構成される電源に使用して好適なインダクターに関する。
【背景技術】
【０００２】
複数のコイル部品を使用して構成されるＤＣ−ＤＣコンバータは、小型でありながら２０Ａ、３０Ａといった大電流を供給することができるので、ＣＰＵの電源としてボード上に配置されるようになってきている。
【０００３】
近年、ＬＳＩ等は、消費電力低減を目的に駆動電圧を下げている。駆動電圧の低下に伴い、所要電流が数十Ａにまで達するようになり、ＤＣ−ＤＣコンバータの出力端子からＣＰＵやＬＳＩの電源端子までの区間での電圧降下が問題視されるようになった。この問題点を解決するために、ＤＣ−ＤＣコンバータは、出来る限りＣＰＵやＬＳＩの直近に設置されるようになった。その結果、ＤＣ−ＤＣコンバータを構成する部品は、小型で低背のものが求められている。
【０００４】
一方、ボード上に構成されるＤＣ−ＤＣコンバータは、出力電流の増大に伴い、一つのＦＥＴと一つのチョークコイルではまかない切れない電流量が必要になっている。この問題点の解決にマルチフェイズ方式が採用されている。
【０００５】
例えば、出力３０Ａの２フェイズのコンバータを用いたマルチフェイズ方式の場合、２個のＤＣ−ＤＣコンバータは、各々実効値で１５Ａの出力容量をもつＦＥＴとチョークコイルで構成され、１個の平滑コンデンサを共用する構造になっている。各々のＦＥＴにおけるｏｎ・ｏｆｆのタイミングが重ならないようにｏｎ・ｏｆｆのタイミングを半周期ずらすことで、一個のコンデンサで直流電圧−電流を発生させる。
【０００６】
マルチフェイズ方式の問題点は、ＦＥＴ、チョークコイルなどの部品点数が倍増することである。各々の部品は、電流容量を半減するために小さくはなるが、部品点数が増えることで実質的な実装面積が増大する。その結果、本来小型化が求められるボード上の部品として、適切でないという問題点があった。
【０００７】
この問題点を解決すべく提案された新たな回路方式のカップリングインダクターを使うＤＣ−ＤＣコンバータが、非特許文献１に開示されている。ここで開示されているインダクターは、２個のインダクターを一つのＥＩ型コアで構成したもので、ギャップを設けることでインダクタンスの大きさを調整している。このインダクターを用いたＤＣ−ＤＣコンバータの所望の動作確認はされている。しかし、ここで使われているインダクターは、巻線を外足部に巻回す構造のために、巻線がコア外部にはみ出し、インダクターの外形寸法が大きくなるという問題点があった。また、巻線を外足部に巻回す構造では、巻線の直流抵抗値を小さくするのに制約があるという問題点があった。この種の巻線を巻きまわす構造は、特許文献１および特許文献２にも開示されている。
【０００８】
【非特許文献１】IEEE TRANSACTION ON POWER ELECTRONICS, VOL.16, NO.4,JULY 2001 Performance Improvements of Interleaving VRMs with Coupling Inductor.
【特許文献１】特開平７−２４０３１９号公報
【特許文献２】特開平１１−１９５５３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上述した問題点を解決すべくなされたもので、ＤＣ−ＤＣコンバータの小型化技術に適合するように、小型で低背のインダクターを提供することである。
【課題を解決するための手段】
【００１０】
本発明によれば、中足部と、第１の外足部と、第２の外足部と、前記中足部、前記第１の外足部及び前記第２の外足部を連結する胴部とを有する第１の磁性体コアと、前記中足部と前記第１の外足部と前記第２の外足部とに突き合わされて配置された第２の磁性体コアとを備えたインダクターであって、前記中足部、前記第１の外足部、前記胴部の一部と前記第２の磁性体コアで形成された第１の空間に配置された第１の導体と、前記中足部、前記第２の外足部、前記胴部の一部と前記第２の磁性体コアで形成された第２の空間に配置された第２の導体とを有し、前記中足部は、前記第１の外足部の長さ方向と同一方向に前記第１の外足部の高さより低い領域が形成されていることを特徴とするインダクターが得られる。
【００１１】
望ましくは、中足部の第１の外足部の高さより低い領域は、第１の導体の自己インダクタンスと第２の導体の自己インダクタンスと第１の導体及び第２の導体間の相互インダクタンスによって決まる電磁結合の度合いを示す結合係数が０．９以下になるように設定される。結合係数がこれより大きくなると漏れインダクタンスが低下しカップリングインダクターを使用するＤＣ−ＤＣコンバータは、そのリップル電流が大きくなり、電源効率が低下する。
【００１２】
第１の導体および第２の導体は、第１の空間および第２の空間に沿ってそれぞれ直線的に配置するのが望ましい。
【００１３】
望ましい形態では、第１の磁性体コアと第２の磁性体コアとは、ギャップ材を介して突き合わされている。ギャップ材は非磁性物が使用される。
【００１４】
前記中足部の第１の外足部の高さより低い領域は、前記第１の空間と前記第２の空間が連結されように形成される。
【００１５】
一形態では、前記中足部の第１の外足部の高さより低い領域は、前記中足部を複数の領域に分割する位置に形成してもよい。
【００１６】
別な形態では、前記中足部の第１の外足部の高さより低い領域は、前記中足部全体にわたって前記同一方向に一様な高さを有するように形成してもよい。
【００１７】
第１の導体及び第２の導体の自己インダクタンスと導体間の相互インダクタンスが、少なくとも前記中足部の第１の外足部より高さの低い領域の大きさによって調整される。
【００１８】
望ましくは、インダクターは、第１の導体および第２の導体の導出口に設置された絶縁部材を有し、前記導出口から引き出された前記第１及び第２の導体を前記絶縁部材に沿って下面まで導出し、前記絶縁部材下面に面実装端子を形成している。
【００１９】
絶縁部材は前記第１の導体及び第２の導体を通す導体貫通穴を備えても良い。
【００２０】
第１の空間及び第２の空間に配置された第１の導体及び第２の導体は絶縁体で覆われていてもよい。
【００２１】
望ましくは、第１及び第２の磁性体コアは、フェライト材で形成される。
【００２２】
第１及び第２の磁性体コアは５５０ｍＴ以上の飽和磁束密度を有するのが好ましい。これは、現在、フェライト材料で実現できる飽和磁束密度に相当する。
【００２３】
第１及び第２の磁性体コアは、金属粉末を成形してなる磁性体コアで形成してもよい。
【００２４】
前記導体と磁性体コアとは導体の周囲に粉体を配置してプレス成形することで一体成形してもよい。
【００２５】
第１の磁性体コアまたは前記第２の磁性体コアのいずれか少なくとも一つが、２以上の異なる磁性体から形成されていてもよい。
【００２６】
第１の磁性体コアと前記第２の磁性体コアとはともに異なる磁性体で形成されていてもよい。
【００２７】
望ましい形態では、第２の磁性体コアの形状は第１の磁性体コアの形状と同じ形状であり、第１の磁性体コアの第１の外足部、中足部及び前記第２の外足部は、各々第２のコアの対応する外足部、中足部と向き合って配置される。
【００２８】
第２の磁性体コアは、Ｉ型コアであつてもよい。
【発明の効果】
【００２９】
本発明によれば、第１の空間と第２の空間との間隔によって決まる導体間の距離だけでなく、磁性体コアの中足部に第１の外足部より高さの低い領域を形成することによって、各導体の自己インダクタンスと導体間の相互インダクタンスを決定する磁気回路長を変えるようにしている。したがって、インダクターの外形寸法を変えることなく、各導体の自己インダクタンスと導体間の相互インダクタンスを調整できる。また、第１の空間と第２の空間に導体をそれぞれ直線的に配置しても所望のインダクタンスを実現できるため、コアに導線を巻きまわす必要がなく、コアの小型化ができることに加え、製造工程が簡素化される。さらに、巻回しすることによるコアの破損の虞もなくなるから、歩留まりを向上させことができる。
【００３０】
また、本発明の他の形態によれば、第１の磁性体コアと第２の磁性体コアとの間に挟むギャップの厚みを変えることで、第２の磁性体コアとの距離を中足部と外足部とでそれぞれ調整して、所望の各導体の自己インダクタンスと導体間の相互インダクタンスを実現できる。したがって、インダクターの外形寸法を変えずにインダクタンスを調整することが可能となり、インダクターの小型化が実現できる。ギャップ材は非磁性物や、第１の磁性体コアおよび第２の磁性体コアよりも透磁率の低い材料を用いることで、製品の構成上、および電気特性上、安定したギャップを得ることができる。
【００３１】
また、本発明の他の形態によれば、前記中足部の第１の外足部より高さの低い領域は、前記第１の空間と前記第２の空間が連結されように形成され、さらに前記中足部の第１の外足部より低い領域は、前記中足部を複数の領域に分割する位置に形成されているので、導体の電流路方向に沿って、各導体の自己インダクタンスと導体間の相互インダクタンスを順次変える構成を、インダクターの外形寸法は変えずに実現できる。
【００３２】
さらに、中足部の第１の外足部より高さの低い領域を、前記中足部全体にわたって前記同一方向に一様な高さに形成することによっても、各導体の自己インダクタンスと導体間の相互インダクタンスを、インダクターの外形寸法を変えずに調整することが可能となり、インダクターの小型化が実現できる。
【００３３】
磁気回路の一部に磁気的間隙を必要に応じて設ける構成とすることで、コア材としてフェライト材でその磁性体コアを形成し、所定の電流を通電しても磁気回路を磁気飽和しないようにすることができる。更に、フェライト材として飽和磁束密度が５５０ｍＴ以上の材料を用いることにより、直流重畳特性が向上し、コイルの小型化が可能になる。
【００３４】
また、本発明によれば、磁気的間隙を一部に形成した磁気回路を、金属粉末を成形してなる磁性体コアで形成することで、磁気飽和させることなしに通電できる電流を更に高めることができる。
【００３５】
更に、本発明によれば、導体と磁性体粉末を一体成形してなるインダクターを形成することで、インダクターの外形寸法を変えずに、より低背で所定の電流を通電しても磁気飽和しないような構成を実現できる。
【００３６】
また、本発明よれば、磁気回路長の異なる部位ごとに磁気特性の異なる磁性体からなる磁性体コアを組み合わせて、一体化したインダクターを形成することで、必要な特性を有する小型の一つのインダクターを実現できる。
【００３７】
また、本発明によれば、導体を引き出す導体引き出し部をさらに備え、該導体引き出し部に絶縁体を設置し、導体を絶縁体上で固定することで、面実装に優れた小型のインダクターを実現することが可能となる。
【発明を実施するための最良の形態】
【００３８】
本発明の実施形態に係るインダクターを以下に図面を参照して詳細に説明する。
【００３９】
図１Ａは本発明における第1の実施形態を示すインダクターの外観を示す斜視図である。インダクター１００は、第２の磁性体コア２ａと第１の磁性体コア２ｂとを向かい合わせて形成された磁性体コア２、磁性体コア２の内部とその外部に連なる２本の導体１ａ、１ｂを有する。磁性体コア２ａと２ｂの間には、ポリイミドのテープ等からなるギャップ材９によってギャップ９ａ（図１Ｂ参照）が形成されている。また、導体１ａ、１ｂについては、コア外部の導体を実装端子として兼用できるように、平角銅線等を用いるのが好適である。もっとも、丸線を用いても構わない。
【００４０】
図１Ｂは、図１Ａを導体が取り出された面から見た正面図であって、第２の磁性体コア２ａは、胴部５と、当該胴部５の両端側から垂直方向に突出している第１および第２の外足部３ａ、３ｂと、中央部から突出している中足部３ｃとを備えたＥ型コアになっている。したがって、外足部３ａと中足部及び胴部で第１のスリットが形成され、外足部３ｂと中足部３ｃおよび胴部の一部で第２のスリットが形成されている。第１の磁性体コアも同じ構造を有する。第１および第２の磁性体コアは、外足部および中足部同士がそれぞれ対向し、ギャップ材９を介して向き合って配置されている。それぞれの磁性体コアの間に形成された空隙部４には、第１の導体１ａと第２の導体１ｂが配置されている。磁性体コア同士は、粘着性のあるテープ状のギャップ材によって接合してもよく、または、ギャップ材を第１の外足部と第２の外足部のそれぞれの一部に配置し、ギャップ材のない部分に接着剤を塗布（図示せず）して接合してもよく、または、これらを組み合わせによって接合してもよい。図１Ｃは導体が取り出されていない面、すなわち図１Ａの右側から見た側面図である。
【００４１】
図２は、図１ＢのＡ−Ａ線における断面図である。第２の磁性体コア２ａは、外足部３ａ、３ｂと、中足部３ｃ、３ｄと、胴部と、これらによって形成される第１及び第２のスリットを備えている。スリットは第１の磁性体コアとともに空隙部４を形成している。空隙４には第１の導体１ａと第２の導体１ｂが配置されている。中足部３ｃと３ｄの間には空隙４とつながった中足非形成部６が備えられている。中足非形成部は、中足部における外足部の高さより低い領域である。また、外足部３ａ、３ｂの表面の一部分にギャップ材９がある。第１の磁性体コア２ｂ（図示せず）も、第２の磁性体コアと同じ構成となっている。
【００４２】
図３Ａは図２のＢ−Ｂ線における断面図、図３Ｂは図２のＣ−Ｃ線における断面図をそれぞれ示す。図３Ａに示すように、図２のＢ−Ｂ線における磁性体コアの部分では、２本の導体の間に中足部３ｃが配置されているため、導体間の磁気的な結合が弱められ、Ｂ−Ｂ線における位置での各導体は、実質的にノーマルチョークコイルとして動作する部分となる。また、導体が配置されている空隙部４（図２参照）に磁性体粉末を含有するペーストを充填し、それぞれの導体を磁性体で覆うことで、導体間の磁気的な結合をさらに小さくして、ノーマルチョークコイルとして動作させても良い。
【００４３】
一方、図３Ｂに示すように、図２のＣ−Ｃ線における磁性体コアの部分では、２本の導体の間には中足非形成部６が配置されており、磁性体である中足部が存在しないので、ほとんどの磁束は第１の導体と第２の導体のそれぞれの周囲を周回し、これらの導体間の磁気的結合が強くなり、実質的にコモンチョークコイルとして動作する部分になる。さらに、導体間の磁気的結合が強まるように、中足非形成部に磁性体コアよりも透磁率の小さい磁性体を配置（図示せず）することで、コモンモードチョークコイルとして動作させても良い。
【００４４】
このように、第１の実施形態のインダクターにおける磁性体コアは、導体に沿ってそれらを囲む磁気回路長が異なるように構成されており、磁路長の異なる構成を持つインダクターのインダクタンス成分は、結合係数がほぼ０のノーマルチョークの部分と、結合係数がほぼ１のコモンチョークコイルの部分から構成されている。また、インダクター全体としては、ノーマルチョークコイルの部分における結合係数とコモンチョークコイルの部分とを直列に接続したものと同等になるので、インダクターの結合係数は、０から１の間で任意の値に調整できる。尚、インダクターの結合係数は、ノーマルチョークコイルの部分に相当する線路長とコモンモードチョークコイルに相当する部分の線路長によって決まるので、どのような順序で直列に接続するかは、製造、組立てのしやすさで自由に決めることができる。
【００４５】
図４Ａおよび図４Ｂは、それぞれ図１Ａおよび図１Ｃに示すインダクターをボード上に実装する場合の構造を示す外観斜視図および側面図である。ここでは、インダクター１００における導体を取り出す側に板状の絶縁部材７を設けており、絶縁部材７には図１Ｂにおける空隙部４に対応する位置に貫通孔４０が形成されている。当該貫通孔４０から平角状の導体８ａおよび８ｂが取り出され、そのまま実装端子を兼ねている。なお、図５Ａおよび図５Ｂに示すように、絶縁部材１７を第２の磁性体コア２ａ側に設け、実装端子１８ａおよび１８ｂを絶縁部材を挟みこむようにして設けてもよい。
【００４６】
次に本発明における第２の実施の形態を示すインダクターについて、詳細に説明する。図６Ａは本発明における第２の実施の形態を示すインダクターの外観を示す斜視図であり、インダクター１１０は、第２の磁性体コア１２ａと第１の磁性体コア１２ｂとを向き合わせて形成した磁性体コア１２、磁性体コア内部と外部に配置されている２本の導体１１ａ、１１ｂを含む。ここで磁性体コア１２ａと１２ｂの間には、ポリイミドのテープ等からなるギャップ材１９によってギャップ１９ａが設けられている。また、導体１１ａ、１１ｂについては、導体を実装端子として兼用できるように、平角銅線等を用いるのが好適であるが、丸線を用いても構わない。
【００４７】
図６Ｂは、図６Ａを導体が取り出された面から見た正面図であって第１、第２の磁性体コアは、胴部１５と、当該胴部１５の両端側から突出している外足部１３ａ、１３ｂと、中央部から突出している中足部１３ｃとを備えたＥ型コアになっている。第１、第２の磁性体コアは、外足部および中足部同士がそれぞれ対向し、ギャップ材１９を介して配置されている。中足部同士の間に形成されたギャップ１９ｂの大きさは、外足部同士でギャップ材１９によって形成されたギャップ１９ａの大きさよりも大になっている。図６Ｃは図６Ｂにおけるギャップ１９ｂの部分の拡大図であり、ここでの第２の磁性体コア１２ａにおける中足非形成部は、中足部において中足部の高さが外足部の高さに達していない部分の空間を指す。磁性体コアの間に形成された空隙部１４には、第１の導体１１ａと第２の導体１１ｂが配置されている。なお、導体が取り出されていない面から見た外観側面図は、概ね図１Ｃと同様になる。
【００４８】
図７は、図６ＢのＤ−Ｄ線における断面図である。第２の磁性体コア１２ａは、外足部１３ａ、１３ｂと、中足部１３ｃと、２個のスリットを備えている。このスリットはそれぞれ第１の磁性体コアのスリットとそれぞれ対向し空隙部１４を構成する。空隙１４には第１の導体１１ａと第２の導体１１ｂが配置されている。第１の実施形態とは異なり、中足非形成部は中足部を分割するようには配置されておらず、中足部１３ｃは、磁性体コアの導体が取り出される一方の側面から対向する他方の側面まで連続して形成されている。なお、本実施の形態においても、第１の磁性体コア１２ｂ（図示せず）は、第２の磁性体コアと同じ構成となっている。
【００４９】
図６Ｂ及び図７に示すように、中足部１３ｃの胴部１５からの高さと、第１および第２の外足部１３ａおよび１３ｂの胴部１５からの高さをそれぞれ変えることで、外足部１３ａから胴部１５を通って中足部１３ｃに入り胴部１５を通って外足部に戻る磁路の磁気抵抗と、外足部１３ａから胴部１５を通ってもう一方の外足部１３ｂに入り胴部１５を通って外足部１３ａに戻る磁路の磁気抵抗をそれぞれ調整することができる。前者の磁気回路の磁気抵抗はノーマルモードチョークの特性に支配的で、後者の磁気回路の磁気抵抗は、コモンモードチョークの特性に支配的である。したがって、このように二つの磁気回路の磁気抵抗を調整することによって２本の導体の磁気結合を調整できる。具体的には、第１の磁性体コアと第２の磁性体コアの外足部同士のギャップ１９ａよりも中足部同士のギャップ１９ｂを大きくすることで、外足部を通って周回する磁気回路の磁気抵抗よりも、中足部を通って周回する磁気回路の磁気抵抗が大きくなり、中足部を通る磁束が外足部を通る磁束よりも少なくなる。よって２本の導体の磁気結合はコモンモードに近づくことになる。逆に中足非形成部を小さくして、中足部間のギャップを狭めていくと、ノーマルモードチョークコイルとしての磁気結合が大きくなり、２本の導体の磁気結合が０に近づく。
【００５０】
このように、第２の実施形態でも、中足非形成部を形成し、中足部同士のギャップ１９ｂと外足部同士のギャップ１９ａとの比率を調整することで、導体間の結合係数を０から１の間で設定することができる。
【００５１】
次に本発明における第３の実施の形態を示すインダクターについて、詳細に説明する。図８Ａは本発明における第３の実施の形態を示すインダクターの外観を示す斜視図であり、インダクター１２０は、第２の磁性体コア２２ａと第１の磁性体コア２２ｂとを合わせて形成された磁性体コア２２と、コア内部からコア外部へと連なる２本の導体２１ａ、２１ｂとを含む。導体は、磁性体コア２２における対向する面からそれぞれ取り出されている。ここで磁性体コア２２ａと２２ｂの間には、ポリイミドのテープ等からなるギャップ材２９によってギャップ２９ａが設けられている。また、導体２１ａ、２１ｂについては、導体を実装端子として兼用できるように、平角銅線等を用いるのが好適であるが、丸線を用いても構わない。
【００５２】
図８Ｂは、図８Ａを導体が取り出された面から見た正面図であり、第２の磁性体コア２２ａは、平板状のＩ型コアとなっている。第１の磁性体コア２２ｂは胴部２５と、当該胴部２５の両端側から突出している外足部２３ａ、２３ｂと、中央部から突出している中足部２３ｃとを備えたＥ型コアになっている。第１の磁性体コアの、外足部２３ａ、２３ｂおよび中足部２３ｃのある側と第２の磁性体コアとをギャップ材２９を介して合わせることで磁性体２２を形成している。Ｅ型コアである第１の磁性体コアの中足部２３ｃと第２の磁性体コアであるＩ型コアとの間に形成されたギャップ２９ｂの大きさは、第１の磁性体コアの外足部とＩ型コアとの間に形成されたギャップ２９ａの大きさよりも大になっている。また、Ｅ型の磁性体コアの中足部および外足部との間に形成された空隙部２４には、第１の導体２１ａと第２の導体２１ｂが配置され、Ｅ型コアにおける外足部の胴部からの高さは、空隙部に第１の導体２１と第２の導体２１ｂのそれぞれが配置できるように、これらの導体の直径よりも大になっている。
【００５３】
図９Ａは、図８ＢのＥ−Ｅ線における断面図であって、第１の磁性体コア２２ｂは、外足部２３ａ、２３ｂと、中足部２３ｃと、空隙部２４とを備えており、空隙２４には第１の導体２１ａと第２の導体２１ｂが配置されている。図９Ｂは図８ＢのＦ−Ｆ線における断面図であって、ギャップ材２９は、Ｉ型コアである第２の磁性体コア２２ａの導線が取り出されない側の一方の側面の中央付近から他方の側面の中央付近に至るまで配置されている。
【００５４】
本実施形態においては、中足非形成部はＥ型コアである第１の磁性体に設けられており、第１の磁性体における中足非形成部は、中足部において中足部の高さが外足部の高さに達していない部分の空間を指す。第２の実施の形態と同様、中足部１３ｂの胴部１５からの高さを外足部１３ａの胴部１５からの高さよりも小さくし、外足部を通って周回する磁気回路よりも、中足部を通って周回する磁気回路の磁気抵抗を大きくすることで、２本の導体の磁気結合の度合いを調整することができる。第２の磁性体コアをＩ型とし、第１の磁性体コアの外足部の胴部からの高さを導体よりも大としたことで、ギャップ材をＥ方コアの外足部に合わせて取り付ける必要がなくなるため、製造効率を大幅に向上させることができる。また、磁性体コアの一方を構造が単純なＩ型コアにできるので、製造歩留まりも向上する効果が得られる。
【００５５】
図１０Ａおよび図１０Ｂは、それぞれ図８Ａおよび図８Ｃに示すインダクターをボード上に実装する場合の構造を示す外観斜視図および側面図である。ここでは、インダクター１３０における導体を取り出す側に絶縁部材３７を設けており、平角状の導体３８ａおよび３８ｂが磁性体コアから取り出されている。ここでは実装面側まで折り曲げた実装端子を第２の磁性体コア２２ａの真下まで周り込む構成を取ったため、磁性体と実装端子がショートしないようにするために、絶縁部材３７は、導体を取り出す側面だけで無くインダクターの実装面側にまで設けられている。この場合、インダクターの高さが絶縁部材の厚みによる影響を受けないようにするために、端子を収容するための切り欠き部２８をＩ型コアの実装面側に備えるのが好ましい。第１の導体及び第２の導体は、それぞれ絶縁部材３７を挟みこむようにして実装面側まで折り曲げられ、Ｉ型コアの実装面側に設けた切り欠き部に収容されており、実装面側の部分では、実装端子を兼用する構造になっている。
【００５６】
上述の実施の形態においては、インダクターの空隙部に配置した導体をそのまま実装端子として用いる構造としているが、導体とは別に実装端子を設けてもよい。また、実装する際には絶縁部材を取り付けているが、磁性体コアが導電性を有さなければ、絶縁部材を省略することができる。また、ギャップ材は厚みが均一のものを用いるのが好ましいが、接着剤等のみをギャップ材としても構わない。磁性体コアを形成する材料は、所望の結合係数が得られるように、適宜、フェライト材、金属粉末の成形体、導体と磁性体粉末を一体成形した成形体、あるいはこれらの組み合わせ等によって形成すれば良い。また、第１及び第２の実施の形態においては、第１の磁性体コアと第２の磁性体コアとを同一のＥ型形状にしていたが、異なる形状であっても良い。また、ギャップ材を設けていないギャップ部分に接着剤を塗布して、磁性体同士を接合しても良く、ギャップ材を粘着テープ状にして磁性体同士を接合してもよい。第３の実施の形態で用いた切り欠き部は、第１の実施の形態および第２の実施の形態にも適用可能である。
【００５７】
このように本発明では、中足非形成部を設け、実質的にノーマルチョークとして動作する箇所と実質的にコモンチョークコイルとして動作する箇所を単一のインダクターに兼ね備える構造にしたことで、小型で低背のインダクターを得ることができる。さらに、磁性体の材料を適宜選定すれば、損失の小さいインダクターを得ることができる。
【実施例】
【００５８】
本発明を、以下、実施例を用いて詳細に説明する。
【００５９】
（実施例１）
透磁率が６００で飽和磁束密度が４５０ｍＴのＮｉＺｎフェライトを用いて図２に示すＥ型の第２の磁性体コア２ａを幅８ｍｍ、長さ１２ｍｍ、高さ３．６ｍｍ、となるように作成した。これと対になる第１の磁性体コア２ｂも第２の磁性体コアと同一の形状で作成した。これらコアの外足部３ａ、３ｂおよび中足部３ｃ、３ｄ同士をギャップ材９を介してつき合わせて磁性体コア２とし、図１に示すインダクター１００を作製した。また、磁性体コアの中足部３ｃ、３ｄはいずれも、幅１．０ｍｍ、長さ１．０ｍｍ、中足非形成部は、その長さｌを１０ｍｍ、導体の出入り口となる空隙部４は、幅１．４ｍｍ×高さ１．４ｍｍになるように構成した。高さとは、コアの胴部から外足部が立ち上がっている方向の、長さとは、外足部の長手方向（コア何で導体が伸びる方向）の、そして幅とは外足部の長手方向に垂直方向のそれぞれ寸法を指す。ここで、ギャップ９ａは、片面が粘着性のあるポリイミドからなる厚さ２０μｍのテープをギャップ材として、一方の磁性体の第１の外足部及び第２の外足部のそれぞれの一部に貼り付けることで形成した。なお、磁性体同士の接合は、ギャップ材を設けていない部分に非磁性の接着剤を塗布することで行った。この磁性体コアに長さ２０ｍｍで線径１．１ｍｍの丸線の導体を挿入した。
【００６０】
インダクターの電気特性は、各導体の自己インダクタンスＬｓが０．４８μＨ、導体間の結合係数Ｋが０．８３となった。なお、ＤＣ−ＤＣコンバータの動作に必要な一方の導体から見た漏れインダクタンスは、０．０８２μＨであった。
【００６１】
ここで示した漏れインダクタンスの算出法は、Ｌｓ・（１−Ｋ）で、本発明のインダクターにＦＥＴが接続されている場合には常に導通状態にある場合に対応し、マルチフェイズ方式のコンバータの動作状態に対応する。よって、電源の動作状態で必要とされる出力電流（平滑化された電流）に対する漏れインダクタンスの確認が重要で、これが所要電流を出力した状態でも低下しなければチョークコイルとして使用できる。表１に実施例１におけるインダクターの電気的性能の一覧が示されている。
【００６２】
【表１】
0004685128.tif 000002
【００６３】
表１の結果から自己インダクタンスＬｓは出力電流の増大に伴って１／４にまで著しく低下しているが、導体の実質的インダクタンスになる漏れインダクタンスは約１／３の低下で、ＤＣ−ＤＣコンバータが十分に動作させることができるインダクターを作製することができた。
【００６４】
（実施例２）
本実施例においては、実施例１における中足非形成部の長さｌのみを変更した以外は、実施例１と同じ条件でインダクターを作成した。表２に実施例２におけるインダクターの電気的性能の一覧を示す。
【００６５】
【表２】
0004685128.tif 000003
【００６６】
表２の結果より、中足非形成部の長さを変えることによって、結合係数Ｋは０．５５から０．９２、漏れインダクタンスは０．２９から０．０４までの範囲で調整可能であることを確認した。
【００６７】
（実施例３）
本実施例においては、透磁率２２００で飽和磁束密度が５１０ｍＴのＭｎＺｎフェライトを用いた以外は、実施例２と同じ条件でインダクターを作成した。表３に、実施例３におけるインダクターの電気的性能の一覧を示す。
【００６８】
【表３】
0004685128.tif 000004
【００６９】
表３には、ＭｎＺｎフェライトコアを用いた場合の結合係数Ｋとインダクタンスを調整するために中足非形成部ｌの長さを変えたときの結果が示されている。表３の結果から、結合係数Ｋは表２のＮｉＺｎフェライトを用いた場合とほとんど同じ値を示したが、自己インダクタンスＬｓは材料の透磁率が高い分だけ、大きな値を得ることができた。このように、透磁率特性の異なるなる材料を使った場合でも、結合係数Ｋの異なるインダクタを作製できることを確認した。
【００７０】
（実施例４）
透磁率が２，２００で飽和磁束密度が５１０ｍＴのＭｎＺｎフェライトを用いて図７に示す第２の磁性体コア１２ａを幅１０ｍｍ、長さ１４ｍｍ、高さ２．０ｍｍとなるように作成するとともに、これと対になる第２の磁性体コア１２ｂを第１の磁性体コア１２ａと同一の形状で作成した。第２の磁性体コア１２ａと第１の磁性体コア１２ｂとのそれぞれの外足部１３ａ、１３ｂおよび中足部１３ｃとを付き合わせて、図６に示すインダクター１１０を作成した。また、外足部１３ａ、１３ｂ及び中足部１３ｃの幅は全て１．８ｍｍとした。ここで、中足部のギャップと外足部のギャップの差は各試作例について全て１６０μｍとなるようにした。一方、外足部のギャップ１９ａは、片面が粘着性のあるポリイミドをギャップ材に用い、一方の磁性体の第１の外足部及び第２の外足部のそれぞれの一部に貼り付けることで形成した。ポリイミドテープの厚み４０μｍ、７０μｍ、１００μｍの各場合について、インダクターにおける導体間の結合係数Ｋの変化を調べた。なお、磁性体同士の接合は、ギャップ材を設けていない部分に非磁性の接着剤を塗布することで行った。表４に、得られたインダクタンス値と外足部のギャップとの関係を示す。
【００７１】
【表４】
0004685128.tif 000005
【００７２】
表４に示すように、中足部のギャップと外足部のギャップの差を一定にして外足部のギャップ１９ａの大きさを調整することで、導体間の結合係数Ｋが０．２３から０．５までの範囲のインダクターを作製できた。このように、外足部のギャップを調整することによっても、結合係数Ｋが異なるインダクターを作製できることを確認した。
【００７３】
（実施例５）
透磁率が２，２００で飽和磁束密度が５９０ｍＴのＭｎＺｎフェライトを用いて、図８Ａ、図８Ｂに示すＩ型の第２の磁性体コア２２ａと、Ｅ型の第１の磁性体コアとからなるインダクターを作製した。第１の磁性体コア２２ｂの外足部２３ａ、２３ｂおよび中足部２３ｃを第２の磁性体コアに対向させ、ギャップ材２９を介して、磁性体コア２２を作製した。磁性体コアの外形寸法は、幅１０ｍｍ、長さ１４ｍｍであり、第２の磁性体コアの高さが１．５ｍｍ、第１の磁性体コアの高さが２．１ｍｍであった。ここで、外足部のギャップ２９ｂの大きさは、片面が粘着性のあるポリイミドからなる厚み５０μｍのテープをギャップ材に使用して調整した。ギャップ材はＩ型の磁性体コアの導線が取り出される方向と垂直方向に、Ｉ型コアの中央部を横切って配置してある。磁性体同士の接合は、ギャップ材を設けていない部分に非磁性の接着剤を塗布することで行った。なお、第２の磁性体コアと第１の磁性体コアとの中足部のギャップは１６０μｍとした（ギャップ材を含む）。本実施例によれば、実施例４と異なり、第１の磁性体コアに加工量の少ないＩ型コアを使うことでより量産性に優れた構成を実現できる。インダクタンスの直流重畳電流に対する特性を表５に示す。
【００７４】
【表５】
0004685128.tif 000006
【００７５】
表５に示すように、自己インダクタンスＬｓの変化率は２４Ａの直流重畳電流下でも−１４％程度であるため、外形寸法が１０ｍｍ×１４ｍｍの小さなインダクターであるにも係わらず２４Ａの大電流を平滑にできることが分かった。これにより、高性能ＣＰＵを駆動するのに必要なＤＣ−ＤＣコンバータを構成するのに充分な性能を持つことが実証できた。
【００７６】
以上に示したように、本発明によればカップリングインダクターを使うＤＣ−ＤＣコンバータのインダクターにおける漏れインダクタンスの値を、２本の導体の間に中足非形成部を設け、その非形成領域の大きさを調整することで、回路に必要な大きさに設定することができるインダクターを実現できる。磁性体コアの外形寸法は変更せずにインダクタンスの値を設定することができるので、小型で低背のインダクターの提供が可能になる。
【図面の簡単な説明】
【００７７】
【図１Ａ】本発明の第１の実施形態のインダクターの斜視図である。
【図１Ｂ】図１Ａのインダクターを導体が取り出された面から見た正面図である。
【図１Ｃ】図１Ａのインダクターを導体が取り出さていない面から見た側面図である。
【図２】図１ＢのＡ−Ａ線における断面図である。
【図３Ａ】図２のＢ−Ｂ線における断面図である。
【図３Ｂ】図２のＣ−Ｃ線における断面図である。
【図４Ａ】本発明の第１の実施形態のインダクターで、ボードに実装可能な構造を示す斜視図である。
【図４Ｂ】図４Ａのインダクターを導体が取り出さていない面から見た側面図である。
【図５Ａ】本発明の第１の実施形態であるインダクターで、ボードに実装可能な構造を示す斜視図である。
【図５Ｂ】図５Ａのインダクターを導体が取り出さていない面から見た側面図である。
【図６Ａ】本発明の第２の実施形態のインダクターの斜視図である。
【図６Ｂ】図６Ａのインダクターを導体が取り出された面から見た正面図である。
【図６Ｃ】図６Ａのインダクターを導体が取り出さていない面から見た側面図である。
【図７】図６ＢのＤ−Ｄ線における断面図である。
【図８Ａ】本発明の第３の実施形態のインダクターの斜視図である。
【図８Ｂ】図８Ａのインダクターを導体が取り出された面から見た正面図である。
【図８Ｃ】図８Ａのインダクターを導体が取り出さていない面から見た側面図である。
【図９Ａ】図８ＢのＥ−Ｅ線における断面図である。
【図９Ｂ】図８ＢのＦ−Ｆ線における断面図である。
【図１０Ａ】本発明の第３の実施形態であるインダクターで、ボードに実装可能な構造を示す斜視図である。
【図１０Ｂ】図１０Ａのインダクターを導体が取り出さていない面から見た側面図である。
【符号の説明】
【００７８】
１ａ、１ｂ、１１ａ、１１ｂ、２１ａ、２１ｂ  導体
２、１２、２２  磁性体コア
２ａ、１２ａ、２２ａ  第２の磁性体コア
２ｂ、１２ｂ、２２ｂ  第１の磁性体コア
３ａ、３ｂ、１３ａ、１３ｂ、２３ａ、２３ｂ  外足部
３ｃ、３ｄ、１３ｃ、２３ｃ  中足部
４、１４、２４  空隙部
５、１５  胴部
６  中足非形成部
７、１７、３７  絶縁部材
８ａ、８ｂ、１８ａ、１８ｂ、３８ａ、３８ｂ  実装端子
９、１９、２９  ギャップ材
９ａ、２９ａ  ギャップ間隔
１９ｂ  ギャップ間隔
４０  貫通孔
１００、１１０、１２０  インダクター
【図１Ａ】
0004685128.tif 000007
【図１Ｂ】
0004685128.tif 000008
【図１Ｃ】
0004685128.tif 000009
【図２】
0004685128.tif 000010
【図３Ａ】
0004685128.tif 000011
【図３Ｂ】
0004685128.tif 000012
【図４Ａ】
0004685128.tif 000013
【図４Ｂ】
0004685128.tif 000014
【図５Ａ】
0004685128.tif 000015
【図５Ｂ】
0004685128.tif 000016
【図６Ａ】
0004685128.tif 000017
【図６Ｂ】
0004685128.tif 000018
【図６Ｃ】
0004685128.tif 000019
【図７】
0004685128.tif 000020
【図８Ａ】
0004685128.tif 000021
【図８Ｂ】
0004685128.tif 000022
【図８Ｃ】
0004685128.tif 000023
【図９Ａ】
0004685128.tif 000024
【図９Ｂ】
0004685128.tif 000025
【図１０Ａ】
0004685128.tif 000026
【図１０Ｂ】
0004685128.tif 000027