(57)【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
第１のステップで、少なくとも２つの部分層を有する第１の層（２，３）を半導体ウェハ（１）に設け、
ここで前記第１の部分層（２）は前記第２の部分層（３）の上に被着され、当該２つの部分層は第１の導電型を有し、
前記第１の部分層は第１のドーパント濃度を有し、
前記第２の部分層は該第１のドーパント濃度より低い第２のドーパント濃度を有し、
次のステップで、前記第１の部分層を貫通して前記第２の部分層の中にまで達する溝（１０）を前記第１の層に形成し、
さらなるステップで、第２の導電型のドーパントをウェハの表面に導入し、前記第１の部分層の一部分の導電型と前記第２の部分層の一部分の導電型とを変え、第２の層（２０）を形成し、
さらなるステップで、金属化層（２１，２２）を前記ウェハの表面および裏面に被着させる形式の方法において、
さらなるステップでは、各チップがその内側に少なくとも１つの溝（１０）を有するように、溝に沿ってウェハを個々のチップに分割する、ことを特徴とする半導体装置の製造方法。
【請求項２】
前記溝をソーイングによって形成する、請求項１記載の方法。
【請求項３】
前記溝をエッチングによって形成する、請求項１記載の方法。
【発明の詳細な説明】
【０００１】
従来技術
本発明は、独立請求項の上位概念に記載の半導体装置ないし半導体装置の製造方法から出発する。ドイツ特許出願第４３２０７８０４号から、２つの部分層から成る第１の層と、第２の層とを有する半導体ダイオードは既に公知である。ここでこの第２の層は、第１の部分層の上に配置されている。
【０００２】
本発明の利点
これに対して、独立請求項の特徴部分の構成を備える本発明の半導体装置ないし半導体装置の製造方法は、次のような利点を有する。すなわち大量生産に適した廉価な方法で、技術的に多くの余計な労力を費やすことなく、チップ面積を同じままにしたダイオードで最大許容出力を高め、順方向電圧を低下させるという利点を有する。これは例えば次の場合に有利である。すなわち所定の最大チップ面積を超過せず、チップ面積を抑える場合である。それと同様に半導体装置を接続するために使用される接続ソケットが所定のサイズを超過せず、自動車の整流器装置等で使用されるダイオードの電流容量を高める場合にも有利である。しかも整流器装置全体の体積をより大きくする必要はない。それに付随して本発明は、シリコンチップ面積が同じままで許容される電流負荷を上げる、ないしはシリコンチップの熱的負荷を低減する、技術的に比較的容易に実現可能な方法を示す。ここで同時に順方向電圧を低下させることができる。付加的な切り込みは、例えば有利には次のような効果をもたらす。すなわち後でソケットと導線をダイオードチップにはんだ付けする時にこの切り込みによって、改善された空洞のないはんだ付けが行われる（毛管作用）。それと並んでシリコン本体の深部に達する、鉛で満たされた溝によってチップの冷却がさらに改善される、すなわちチップの熱が強力にヒートシンクと結合する。
【０００３】
本発明の別の利点は、従属請求項に記載された発展形態および独立請求項に記載された半導体装置ないし方法の改善によって示される。
【０００４】
図面
本発明の実施例を図面に示し、以下でより詳細に説明する。
【０００５】
図１ａはダイオードの断面図であり、図１ｂはダイオードの平面図である。図２は方法のステップであり、図３および図４は方法のさらなるステップである。
【０００６】
実施例の説明
図１ａには、ダイオードとして構成された半導体チップ７の断面図が示される。このチップ７は第１の半導体層（２，３，４）を有している。この第１の半導体層は第１の部分層２、第２の部分層３および第３の部分層４から成る。ｎ型にドーピングされた部分層２のドーピング濃度は１０１８ｃｍ−３である。部分層３は約１０１４ｃｍ−３の濃度でｎ型にドーピングされ、部分層４は約１０２０ｃｍ−３の濃度でｎ型にドーピングされている。部分層２には、部分層３の内部にまで達する、２つの溝１０が形成される。これらの溝１０は、チップ７の内側領域１３内に存在する。チップの縁部領域１２は傾斜部１１を有し、この傾斜部は溝１０と同じように部分層３の中にまで達する。第１の部分層２の上、並びに溝１０の内部および傾斜部１１の内部には第２の層２０が被着される。溝１０ないし傾斜部１１内のこの第２の層の領域は、第２の層２０の延長領域２３ないし別の延長領域２４として示される。第２の層２０はｐ型にドーピングされ、１０２０ｃｍ−３のドーピング濃度を有する。層２０によって覆われたウェハの表面、並びに、層４によって形成されたウェハの裏面には金属化層２２ないし２１が設けられる。図１ｂは同じ構成素子の平面図である。チップ７の上部は金属化層２２によって覆われている。この金属化層２２は溝１０が形成された結果、相応の凹欠部によって特徴づけられる構造を有する。
【０００７】
このダイオードのｐｎ接合領域はｐ型にドーピングされた層２０と、ｎ型にドーピングされた層２ないし３とによって形成される。溝１０が形成された結果、チップ７の内側１３の延長領域２３によって、ｐｎ接合部が第２の部分層３によって形成される。この領域は、アノードとして金属化層２２を、カソードとして金属化層２１を有するダイオードの順方向電圧を低下させる。チップ７の内部の４つの切り込み（図１ｂ参照）によって電気的な負荷を、同じ構成を有し内部に溝がないダイオードに対して１２％以上、上げることができる。これは、例えば６５Ａの負荷を加えることの可能なダイオードが最大で７５Ａの負荷を加えることのできるダイオードに値することを意味する。８０Ａのダイオードは９０Ａのダイオードになる。順方向電圧を約６０ｍＶだけ下げることができる（１００Ａの負荷を加えたダイオードでの計測）。その他にチップ７の内部の付加的な４つの切り込みないし溝によって、チップを空洞なくはんだ付けすることができる。すなわちソケットおよび導線のダイオードチップへの取り付けを改善することができる。さらにこのはんだ付けプロセス時に鉛で埋められた切り込み（図示されていない）は、チップの冷却が改善されることを保証する。なぜなら切り込みを完全に満たして、切り込み内に存在する鉛によってチップの熱は、ヒートシンクとして使用される金属ソケットと強力に結合するからである。
【０００８】
図１ｂは、正方形のチップ７の特殊ケースを示したものである。しかしながら正方形だけでなく、偶数の辺によって区切られている他の平面（例えば六角形または八角形）も、相応に辺と平行して内部に存在する付加的な切り込みによって可能である。
【０００９】
図２には、第１の部分層２、第２の部分層３および第３の部分層４を有する半導体ウェハが示されている。３つの部分層は全てｎ型にドーピングされている。この層構成体を製造するための出発点は、低濃度でｎ型にドーピングされたウェハであり、そのドーパント濃度は部分層３のドーパント濃度に相当する。膜拡散によってその後、表面および裏面にｎ型のドーパント、例えばリンが導入されて拡散される。表面にはドーパント濃度が部分層２に相当するような層が形成され、裏面にはドーパント濃度が部分層４に相当するような層が形成される。ここで層のドーパント濃度は、膜のドーパント濃度によって決まる。
【００１０】
このような連続層の製造は、既にドイツ特許出願第４３２０７８０４号から公知である。これに対する代案として、この連続層をニュートラルシートを使用しても製造できることは、ドイツ特許出願第１９８５７２４３号に記載されている。
【００１１】
図３はに本発明の製造方法のさらなるステップが示されている。ここで半導体ウェハ内に溝１０が形成され、この溝は部分層２を部分領域に分割する。ここで溝１０は部分層３の中にまで達する。溝１０は例えばソーイングまたはエッチングによって形成することができる。ここで溝１０の間隔は次のように選定される。すなわち各チップが分割後に少なくとも１つの溝１０をその内側に有するように、ウェハをその後溝に沿って個々のチップに分割することができるように選定される。しかし次の処理の前に、まずはウェハの表面が洗浄され、場合によっては表面の残っている粒子が表面から取り除かれる。
【００１２】
ドイツ特許出願第４３２０７８０４号と比較すると、ソーイング時の切り込みライン間隔は半分にされる（チップ毎に２つの付加的な切り込みを得るため）。ないしは３分の１にされる（チップ毎に４つの付加的な切り込みを得るため）。ここで切り込みの間隔は、典型的に１〜３ｍｍである。ここで付加的なプロセスステップは必要ではない。なぜなら第４３２０７８０４号から公知のように、チップ縁部を形成するためのソーイングはどちらにせよ実行されるからである。ただソーイング時に若干狭いライン間隔が調節されなければならない。これによってこのようなソーイングステップのプロセス時間は本質的には変化しない。なぜならウェハ処理、アライメントおよびソーイングに続く純水による洗浄は、自動ソーイング装置でいずれにせよ行われるからである。
【００１３】
溝１０が形成された後、表面にｐ型のドーパント、例えばホウ素が導入される。同時に、有利であるならば、下方の部分層４のドーパント濃度が高められてもよい。ｐ型のドーパントは、再び膜拡散によって導入される。この拡散ステップ時に場合によって、溝１０のすぐ近くに存在するシリコン結晶の損傷が完全に修復される。ｐ型のドーパントを拡散することによってシリコンウェハの上方の層は、ｐ型の導電領域に変換される。ここでこのｐ型層の厚さは表面の至る所、例えば溝の内部でもほぼ等しい。結果として生じるｐ型導電層は図４に参照符号２０で示される。層２０の被着および場合によって行われる部分層４のドーピング濃度の増強に続いて、ウェハの両面が金属化される。この結果、ｐ型導電層２０には金属化層２２が、ｎ型にドーピングされた第３の部分層４には金属化層２１が設けられる。続くステップでウェハはダイシングライン２５に沿って複数の個々のダイオードにダイシングされ、個々のチップ７が形成される。この個々のチップ７の構成は図１ａおよび図１ｂに図示されている。ここでダイシングライン２５に沿ったソーイングの前に、金属化層２１を有する面のウェハ、すなわち裏面のウェハは、ソーイングシートに貼り付けられる。これによって個々のチップがコントロールできずに吹き飛ばされることはない。ないしは損傷を受けることはない。
【００１４】
ソーイング時のソーイングラインの幅は、約４０ないし１５０μｍであり、チップの辺の長さは約５ｍｍの範囲に存在するである。チップ面積と比べると、個々のチップ内側の付加的な切り込みの面積は、僅かなパーセントでしかない。当然本発明の方法を、逆にドーピングされたダイオードの製造に使用することもできる。すなわち例えばｎ型にドーピングされたウェハの代わりにｐ型にドーピングされたウェハから出発するダイオードで使用することもできる。
【図面の簡単な説明】
【図１】  図１ａはダイオードの断面図であり、図１ｂはダイオードの平面図である。
【図２】  図２は方法のステップである。
【図３】  図３は方法のさらなるステップである。
【図４】  図４は方法のさらなるステップである。
【図１ａ】
0004778176.tif 000002
【図１ｂ】
0004778176.tif 000003
【図２】
0004778176.tif 000004
【図３】
0004778176.tif 000005
【図４】
0004778176.tif 000006