(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成された複数の接続トランジスタと、
前記半導体基板に形成された複数の孔と、
前記各孔内にそれぞれ配置され、電流が流れると発光する有機発光層と、
前記各有機発光層の表面にそれぞれ配置された画素電極と、を有し、
前記各接続トランジスタは、第１、第２の主端子と、前記第１、第２の主端子間の導通を制御する制御端子とをそれぞれ有し、
前記各有機発光層上の画素電極は互いに電気的に分離され、
前記各画素電極は、異なる前記接続トランジスタの前記第１の主端子に接続された表示装置。
【請求項２】
前記各孔は有底に形成され、底面には、前記半導体基板の内部に形成され、導電性を有する不純物領域である共通電極が露出され、前記有機発光層の底面は前記共通電極に接触された請求項１記載の表示装置。
【請求項３】
前記半導体基板の底面と前記各孔の底面との間の厚みが５００ｎｍ以下にされ、前記有機発光層の発光光は、前記孔底面の前記半導体基板を透過して外部に放射される請求項２記載の表示装置。
【請求項４】
前記不純物領域の導電型は、前記半導体基板とは反対の導電型である請求項２又は請求項３のいずれか１項記載の表示装置。
【請求項５】
半導体基板と、
前記半導体基板に形成された複数の孔と、
前記各孔の底面にそれぞれ位置する共通電極と、
前記各孔内にそれぞれ配置された有機発光層と、
前記各有機発光層の表面に配置され、互いに電気的に分離された画素電極とを有し、
前記共通電極と前記画素電極の間に電圧が印加され、前記有機発光層に電流が流れると前記有機発光層が発光するように構成された表示装置であって、
前記共通電極は、前記半導体基板内に形成された不純物領域から成る表示装置。
【請求項６】
前記半導体基板の底面と前記各孔の底面との間の厚みが２００ｎｍ以上５００ｎｍ以下にされ、前記有機発光層の発光光は、前記孔底面の前記半導体基板を透過して外部に放射される請求項５記載の表示装置。
【請求項７】
前記半導体基板内には複数の接続トランジスタが形成され、
前記各接続トランジスタは、第１、第２の主端子と、前記第１、第２の主端子間の導通を制御する制御端子とをそれぞれ有し、
前記各画素電極は、異なる前記接続トランジスタの前記第１の主端子に接続された請求項５記載の表示装置。
【請求項８】
前記半導体基板の底面と前記各孔の底面との間の厚みが２００ｎｍ以上５００ｎｍ以下にされ、前記有機発光層の発光光は、前記孔底面の前記半導体基板を透過して外部に放射される請求項７記載の表示装置。
【請求項９】
前記半導体基板には、前記接続トランジスタとは異なるトランジスタを含む複数の電子素子が形成され、
前記電子素子により、前記半導体基板には、前記各接続トランジスタの前記制御端子に接続された導通制御回路と前記第２の主端子に接続された電圧印加回路が形成され、
前記導通制御回路と前記電圧印加回路によって前記複数の接続トランジスタのうちの所望のトランジスタを導通させ、該導通された接続トランジスタの前記第１の主端子に接続された前記有機発光層に電流を流し、前記有機発光層を発光させるように構成された請求項１乃至請求項４、請求項７、請求項８のいずれか１項記載の表示装置。
【請求項１０】
第１導電型の半導体基板の裏面に第２導電型の不純物を導入し、共通電極を形成する工程と、
前記半導体基板の表面に複数の孔を形成し、前記各孔内に前記共通電極を露出させる工程と、
前記孔内に有機発光層を形成する工程と、
前記各有機発光層表面に画素電極を形成する工程とを有する表示装置の製造方法。
【請求項１１】
前記半導体基板内に第２導電型のチャネル領域を形成し、前記チャネル領域内に第１導電型で互いに分離された第１、第２の領域をそれぞれ形成し、接続トランジスタを形成する工程を有し、
前記第１の領域を前記画素電極に接続する請求項１０記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は有機ＥＬ装置の技術に関し、特にＩＴＯ（Ｉｎｄｉｕｍ−ｔｉｎ  ｏｘｉｄｅ）を使用しない有機ＥＬ装置に関する。
【背景技術】
【０００２】  ヘッドマウントディスプレイ用やプロジェクターに有機ＥＬ表示装置を使用する場合、小型かつ高画質の有機ＥＬ表示装置を作成する必要がある。小型で高画質の有機ＥＬを作成するためには、発光素子部を微細に作成する必要がある。【０００３】  しかし、このような微細な発光素子を、従来のようにガラス基板上にＩＴＯなどの透明電極を形成する方法で実現することは困難である。これは、通常、ＩＴＯ膜はスパッタで成膜されるため凹凸や欠陥が発生したり、また、スプラッシュ等によりＩＴＯ膜に凸凹の欠陥が発生する場合があるからである。小型の有機ＥＬを実現するためＩＴＯ膜を薄くすると、このような欠陥で短絡を起こしやすい。【０００４】  さらに、スパッタで作成されたＩＴＯ膜は、異方成長するため密な組織ではない。このため、パターニング時に使用されるエッチング液がＩＴＯ膜に入り込む場合があり、ＩＴＯ膜の上に形成される有機層にダメージを与える場合がある。このため、ＩＴＯを使用する場合、小型の有機ＥＬ装置を製作することは難しい。【０００５】  さらに、ＩＴＯ膜は抵抗を低くするため２００℃以上でアニーリングが必要となる。
【特許文献１】特開２００１−７６８８４
【特許文献２】特開２００２−２３７３８３
【発明の開示】
【発明が解決しようとする課題】
【０００６】  本発明は、ガラス基板に換え、Ｓｉウエハーを使用して小型かつ高画質の有機ＥＬ表示装置を作成することを目的とする。
また、本発明は、ＩＴＯを使用しないで微細な発光素子を有する有機ＥＬ表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、請求項１記載の発明は、半導体基板と、前記半導体基板に形成された複数の接続トランジスタと、前記半導体基板に形成された複数の孔と、前記各孔内にそれぞれ配置され、電流が流れると発光する有機発光層と、前記各有機発光層の表面にそれぞれ配置された画素電極と、を有し、前記各接続トランジスタは、第１、第２の主端子と、前記第１、第２の主端子間の導通を制御する制御端子とをそれぞれ有し、前記各有機発光層上の画素電極は互いに電気的に分離され、前記各画素電極は、異なる前記接続トランジスタの前記第１の主端子に接続された表示装置である。
請求項２記載の発明は、前記各孔は有底に形成され、底面には、前記半導体基板の内部に形成され、導電性を有する不純物領域である共通電極が露出され、前記有機発光層の底面は前記共通電極に接触された請求項１記載の表示装置である。
請求項３記載の発明は、前記半導体基板の底面と前記各孔の底面との間の厚みが５００ｎｍ以下にされ、前記有機発光層の発光光は、前記孔底面の前記半導体基板を透過して外部に放射される請求項２記載の表示装置である。
請求項４記載の発明は、前記不純物領域の導電型は、前記半導体基板とは反対の導電型である請求項２又は請求項３のいずれか１項記載の表示装置である。
請求項５記載の発明は、半導体基板と、前記半導体基板に形成された複数の孔と、前記各孔の底面にそれぞれ位置する共通電極と、前記各孔内にそれぞれ配置された有機発光層と、前記各有機発光層の表面に配置され、互いに電気的に分離された画素電極とを有し、前記共通電極と前記画素電極の間に電圧が印加され、前記有機発光層に電流が流れると前記有機発光層が発光するように構成された表示装置であって、前記共通電極は、前記半導体基板内に形成された不純物領域から成る表示装置である。
請求項６記載の発明は、前記半導体基板の底面と前記各孔の底面との間の厚みが２００ｎｍ以上５００ｎｍ以下にされ、前記有機発光層の発光光は、前記孔底面の前記半導体基板を透過して外部に放射される請求項５記載の表示装置である。
請求項７記載の発明は、前記半導体基板内には複数の接続トランジスタが形成され、前記各接続トランジスタは、第１、第２の主端子と、前記第１、第２の主端子間の導通を制御する制御端子とをそれぞれ有し、前記各画素電極は、異なる前記接続トランジスタの前記第１の主端子に接続された請求項５記載の表示装置である。
請求項８記載の発明は、前記半導体基板の底面と前記各孔の底面との間の厚みが２００ｎｍ以上５００ｎｍ以下にされ、前記有機発光層の発光光は、前記孔底面の前記半導体基板を透過して外部に放射される請求項７記載の表示装置である。
請求項９記載の発明は、前記半導体基板には、前記接続トランジスタとは異なるトランジスタを含む複数の電子素子が形成され、前記電子素子により、前記半導体基板には、前記各接続トランジスタの前記制御端子に接続された導通制御回路と前記第２の主端子に接続された電圧印加回路が形成され、前記導通制御回路と前記電圧印加回路によって前記複数の接続トランジスタのうちの所望のトランジスタを導通させ、該導通された接続トランジスタの前記第１の主端子に接続された前記有機発光層に電流を流し、前記有機発光層を発光させるように構成された請求項１乃至請求項４、請求項７、請求項８のいずれか１項記載の表示装置である。
請求項１０記載の発明は、第１導電型の半導体基板の裏面に第２導電型の不純物を導入し、共通電極を形成する工程と、前記半導体基板の表面に複数の孔を形成し、前記各孔内に前記共通電極を露出させる工程と、前記孔内に有機発光層を形成する工程と、前記各有機発光層表面に画素電極を形成する工程とを有する表示装置の製造方法である。
請求項１１記載の発明は、前記半導体基板内に第２導電型のチャネル領域を形成し、前記チャネル領域内に第１導電型で互いに分離された第１、第２の領域をそれぞれ形成し、接続トランジスタを形成する工程を有し、前記第１の領域を前記画素電極に接続する請求項１０記載の表示装置の製造方法である。
【０００８】  本発明は半導体基板に有底の孔を形成し、該孔内に有機発光層を形成する。
孔底面には、不純物拡散によって抵抗率が低い拡散領域が配置される。それを共通電極とする。そして、各孔底面に存する共通電極の厚み、即ち、共通電極が半導体基板を構成する半導体結晶で構成される場合にはその部分の半導体結晶の厚みを、有機発光層の発光光が透過できる厚みにしておくと、発光光は共通電極を透過し、外部に放射される。
従って、有機発光層の面のうち、共通電極とは反対側の面から発光光を放射する必要が無くなるので、共通電極とは反対側の面には金属の電極を配置することができる。
【発明の効果】
【０００９】  本発明では、半導体ウェハーの一部を電極として使用できるので、ＩＴＯを使用しなくても、微細な発光素子を有する有機ＥＬ表示装置を作成することができる。
また、本発明では、ＬＳＩ作成に要求されるような高品質の半導体ウエハーを必要としないため、これまで廃棄もしくは再度原料としてリサイクルされていたＬＳＩ規格に合わない、例えば規格外のＳｉウエハーを使用することができる。
【図面の簡単な説明】
【００１０】［図１］本発明の表示装置の製造工程を説明するための断面図（１）
［図２］本発明の表示装置の製造工程を説明するための断面図（２）
［図３］本発明の表示装置の製造工程を説明するための断面図（３）
［図４］本発明の表示装置の製造工程を説明するための断面図（４）
［図５］本発明の表示装置の製造工程を説明するための断面図（５）
［図６］本発明の表示装置の製造工程を説明するための断面図（６）
［図７］本発明の表示装置の製造工程を説明するための断面図（７）
［図８］本発明の表示装置の製造工程を説明するための断面図（８）
［図９］本発明の表示装置の製造工程を説明するための断面図（９）
［図１０］本発明の表示装置の製造工程を説明するための断面図（１０）
［図１１］本発明の表示装置の製造工程を説明するための断面図（１１）
［図１２］本発明の表示装置の製造工程を説明するための断面図（１２）
［図１３］本発明の表示装置の製造工程を説明するための断面図（１３）
［図１４］本発明の表示装置の製造工程を説明するための断面図（１４）
［図１５］本発明の表示装置の製造工程を説明するための断面図（１５）
［図１６］本発明の表示装置の製造工程を説明するための断面図（１６）
［図１７］本発明の表示装置の製造工程を説明するための断面図（１７）
［図１８］本発明の表示装置の半導体基板内での配置を説明するための平面図
［図１９］本発明の表示装置を説明するための模式的な平面図
［図２０］本発明の表示装置の画素を説明するための模式的な平面図
【符号の説明】
【００１１】  １０……半導体基板
１１……共通電極
２０……孔
４０……有機発光層
４３……画素電極
１０２……表示装置
１１５……接続トランジスタ
【発明を実施するための最良の形態】
【００１２】  図１８の符号１０１は半導体ウェハであり、本発明の表示装置１０２が複数個形成されている。
各表示装置１０２は行列状に配置されており、各表示装置１０２の行と行の間と列と列の間には、それぞれスクライブライン１０３ｘ、１０３ｙが配置されている。スクライブライン１０３ｘ、１０３ｙ上の半導体ウェハ１０１の表面は露出され、スクライブライン１０３ｘ、１０３ｙの部分を切断すると、各表示装置１０２がそれぞれ分離されるようになっている。【００１３】  図１９は、１個の表示装置１０２の構造を説明するための模式的な平面図であり、保護膜や後述する第１、第２の層間絶縁膜等は省略してある。
この表示装置１０２は、最小の１ドットの表示単位に相当する画素１１０を複数個有している。各画素１１０は行列状に配置されており、各画素１１０の行と行の間と列と列の間には、それぞれ走査線１１２とデータ線１１１とが引き回されている。【００１４】  図２０は、画素１１０を拡大した模式的な平面図であり、各画素１１０は、有機ＥＬ層４０と、接続トランジスタ１１５とをそれぞれ有している。
接続トランジスタ１１５は、出力端子又は入力端子となる第１、第２の主端子と、前記第１、第２の主端子間の導通を制御する制御端子を有している。
ここでは接続トランジスタ１１５はｎチャネルＭＯＳＦＥＴであり、制御端子はゲート端子と呼ばれている。このゲート端子はデータ線１１１に接続されている。【００１５】  有機ＥＬ層４０表面には画素電極４３が配置されている。制御トランジスタ１１５の第１の主端子はドレイン端子であり、画素電極４３は、そのドレイン端子に接続されている。
また、第２の主端子はソース端子であり、該ソース端子は走査線１１２に接続されている。【００１６】  データ線１１１と走査線１１２は導通制御回路１１３と電圧印加回路１１４にそれぞれ接続されている。導通制御回路１１３と電圧印加回路１１４は所望のデータ線１１１と走査線１１２にそれぞれ電圧を印加できるように構成されており、特定のデータ線１１１と走査線１１２に電圧が印加されると、そのデータ線１１１と走査線１１２の両方に接続された画素１１０が選択され、その画素１１０の接続トランジスタ１１５だけが導通する。【００１７】  接続トランジスタ１１５の導通により、その接続トランジスタ１１５に接続された画素電極４３は走査線１１２に接続され、有機ＥＬ層４０に電圧が印加される。この電圧によって有機ＥＬ層４０に電流が流れると有機ＥＬ層４０が発光し、選択された画素１１０から発光々が放射される。【００１８】  以下、ｐ型とｎ型の一方を第１導電型とし、他方を第２導電型として画素１１０の構造と製造工程について説明する。【００１９】  図１の符号１０はシリコン単結晶で構成されたシリコンウェハ１０１の一部から成る第１導電型の半導体基板である。その裏面側に第２導電型の不純物を注入し、拡散すると、図２に示すように、第２導電型の拡散層から成る共通電極１１が形成される。第１導電型がｎ型、第２導電型がｐ型の場合、第２導電型の不純物にはボロンを用いることができる。ここでは、第２導電型の不純物は半導体基板１０裏面の全面に注入されており、従って、共通電極１１は、半導体基板１０の裏面側の全面に形成されている。共通電極１１の厚みは２０００Å〜５０００Åにしておく。抵抗は５〜１０Ω／□程度が望ましい。【００２０】  次に、半導体基板１０の共通電極１１が形成された面とは反対側の面に対して、フォトリソグラフ工程やエッチング工程や不純物注入工程や拡散工程等を繰り返し行い、ｎチャネルＭＯＳＦＥＴやｐチャネルＭＯＳＦＥＴの他、必要に応じ、抵抗素子やコンデンサ等の電子素子を形成する。【００２１】  図３の符号１１５は、拡散領域が形成された後の状態の接続トランジスタを示しており、第２導電型の不純物領域であるチャネル領域３１と、該チャネル領域３１の内部に配置された第１導電型のソース領域３２とドレイン領域３３とを有している。【００２２】  以下、図面にはこの接続トランジスタ１１５を表し、導通制御回路１１３や電圧印加回路１１４を構成する電子部品の断面は図示しない。【００２３】  チャネル領域３１は、１個の表示装置１０２が形成される領域内で行列状に配置されており、ソース領域３２とドレイン領域３３は、１個のチャネル領域３１内に１個ずつ互いに離間して設けられている。【００２４】  そして、少なくともソース領域３２とドレイン領域３３とで挟まれた部分のチャネル領域３１の表面を露出させた状態で、図４に示すように、絶縁性物質から成るゲート絶縁膜１３を形成する。ここでは、ゲート絶縁膜１３はシリコン酸化膜であり、チャネル領域３１とソース領域３２とドレイン領域３３との表面を含む半導体基板１０の表面を全部露出させ、熱酸化処理などによって形成したが、酸化膜に限定される物ではない。【００２５】  次に、図５に示すよ��に、ゲート絶縁膜１３の表面に、ポリシリコン等の導電性材料から成る導電性薄膜１４を形成する。
次いで、図６に示すように、導電性薄膜１４をパターニングし、少なくとも後述する孔２０や開口１６が形成される部分は除去する。他方、ソース領域３２とドレイン領域３３の間の位置の部分は残し、残った部分によってゲート電極３４を構成させる。【００２６】  次に、図７に示すように、ゲート絶縁膜１３やゲート電極３４の表面を含む半導体基板１０の片側の表面に絶縁材料から成る第１の層間絶縁膜１５を形成し、フォトリソグラフ工程とエッチング工程によって、第１の層間絶縁膜１５のうち、少なくともソース領域３２上の部分とドレイン領域３３上の部分を除去し、図８に示すように、ソース領域３２と同レイン領域３３の上に開口１６を形成する。【００２７】  この開口１６の底面には、ソース領域３２又はドレイン領域３３の表面が露出しており、その状態でスパッタリング法等により、図９に示すように、層間絶縁膜１５の表面と開口１６の内部に金属膜１７を形成する。開口１６の内部は金属膜１７で充填される。金属膜１７のうち、開口１６の内部の部分以外の部分を除去すると、図１０に示すように、下端がソース領域３２又はドレイン領域３３に接触したプラグ１８が得られる。異なる開口１６の内部に位置するプラグ１８同士は分離されており、図１０の状態では各プラグ１８同士は電気的に絶縁されている。【００２８】  次に、フォトリソグラフ工程とエッチング工程によって、接続トランジスタ１１５の間の位置の第１の層間絶縁膜１５とゲート絶縁膜１３と半導体基板１０とをエッチングし、図１１に示すように、複数の孔２０を形成する。【００２９】  各孔２０は、チャネル領域３１やソース領域３２やドレイン領域３３とは接触しない位置に形成されており、第１の層間絶縁膜１５とゲート絶縁膜１３を貫通している。各孔２０の上部側面には、ゲート絶縁膜１３と第１の層間絶縁膜１５が露出されている。【００３０】  各孔２０は半導体基板１０を貫通せず、各孔２０は、各孔２０の底面に共通電極１１が露出される深さに形成されている。各孔２０の底面は、共通電極１１の表面に位置する場合の他、共通電極１１の内部に位置し、各孔２０の側面の下端に共通電極１１が露出してもよい。
各孔の側面の共通電極１１よりも上で、半導体基板１０の表面よりも下の部分では、半導体基板１０の第１導電型の部分が露出されている。また、各孔２０は一定距離だけ離間され、行列状に配置されている。【００３１】  次に、インクジェット法等により各孔２０内に正孔輸送性の有機薄膜原料を吐出し加熱して溶剤を蒸発させると、図１２に示すように、孔２０内に正孔輸送性の第１の有機薄膜３５が形成される。
ここでは第１の有機薄膜３５は共通電極１１と接触しているが、第１の有機薄膜３５と共通電極１１の間に導電性を有するバッファ層を設け、第１の有機薄膜３５と共通電極１１が直接接触しないようにしてもよい。【００３２】  次に、図１３に示すように、第１の有機薄膜３５の表面に、インクジェット法により、有機材料を吐出し、加熱して発光性の第２の有機薄膜３６を形成し、次いで、図１４に示すように、第２の有機薄膜３６表面に、第１、第２の有機薄膜３５、３６の形成方法と同様に、有機材料を吐出し、加熱して電子輸送性の第３の有機薄膜３７を形成すると、第１〜第３の有機薄膜３５〜３７によって各孔２０内に有機発光層４０が形成される。異なる孔２０内の有機発光層４０は互いに分離されている。有機材料は、孔２０の外部には吐出されないようにする。
ここでは有機発光層４０は、有機発光層４０の表面の高さが、第１の層間絶縁膜４０の表面の高さと略一致するような厚みに形成されている。【００３３】  次に、ゲート電極３４上の不図示の位置で第１の層間絶縁膜１５に開口を形成し、開口の底面にゲート電極３４表面を露出させる。
この状態では、第１の層間絶縁膜１５の表面と、有機発光層４０の第３の有機薄膜３７の表面と、プラグ１８の上端も露出されており、その状態で図１５に示すように、スパッタリング法等によって第一配線薄膜２２を形成すると、プラグ１８の上端、有機発光層４０の表面、及びゲート電極３４の表面等は第一配線薄膜２２に接触する。この第一配線薄膜２２、前述の金属膜１７、及び後述する第二配線薄膜にはアルミニウム等の金属の薄膜を用いることができる。【００３４】  次に、第一配線薄膜２２をパターニングし、図１６に示すように、プラグ１８を介してソース領域３２に接続されたソース配線４２と、同様に、プラグ１８を介してドレイン領域３３に接続されると共に、有機発光層４０表面を覆う画素電極４３と、不図示の位置でゲート電極３４に接続されたゲート配線とを形成する。
ソース配線４２は走査線１１２に接続され、ゲート配線はデータ線１１１に接続される。【００３５】  各有機発光層４０上には、それぞれ画素電極４３が配置されており、各画素電極４３同士は分離され、電気的に絶縁されている。また、各画素電極４３とソース配線４２とも分離され、電気的に絶縁されている。【００３６】  図１６の符号１１０は、画素を示している。この画素１１０は、１個の接続トランジスタ１１５と、画素電極４３を介してその接続トランジスタ１１５のドレイン領域３３（第１の主端子）に接続された１個の有機発光層４０とを有する画素を示している。
第一配線薄膜２２のパターニングの際、第一配線薄膜２２によって走査線１１２も形成し、ソース配線４２と接続しておく。【００３７】  次に、ソース配線４２や画素電極４３や第１の層間絶縁膜１５上に第２の層間絶縁膜を形成した後、第２の層間絶縁膜の所定位置に開口を形成し、その開口底面にゲート電極３４の一部、又はゲート電極３４に接続された第一配線薄膜２２の一部を露出させた状態で第２の層間絶縁膜上に第二配線薄膜を形成し、パターニングし、データ線１１１を形成すると、図１７に示すように、本発明の表示装置１０２が得られる。図１７の符号１９は第２の層間絶縁膜を示しており、データ線１１１と走査線１１２の間は、第２の層間絶縁膜１９によって絶縁されている。また、走査線１１２とゲート電極３５との間は第１の層間絶縁膜１５によって絶縁されている。【００３８】  表示装置１０２の接続トランジスタ１１５が形成されるときに、画素１１０が配置された領域の外側に、接続トランジスタ１１５とは異なるトランジスタ（ここではｎチャネルＭＯＳＦＥＴやｐチャネルＭＯＳＦＥＴ）や抵抗素子やダイオード等の電子素子も形成されており、それらの電子素子によって、各接続トランジスタ１１５の制御端子に接続された導通制御回路１１３と、第２の主端子に接続された電圧印加回路１１４が形成されている。【００３９】  この表示装置１０２は、半導体基板１０の表面側に第一配線薄膜２２や第二配線薄膜１９の一部で構成された複数のパッドを有しており、それらのパッドをワイヤーボンディング等によって外部回路に接続すると、導通制御回路１１３や電圧印加回路１１４は外部回路に接続される。【００４０】  また、共通電極１１の表面は露出されており、電気的に接続されるように表示装置１０２をリードフレームに搭載すると、リードフレームに電圧を印加することで共通電極１１に電圧を印加できるように構成されている。【００４１】  一本のデータ線１１１には、１個の表示装置１０２内の同じ列に配置された全ての接続トランジスタ１１５の制御端子が接続されており、且つ、同じデータ線１１１に接続された全ての接続トランジスタ１１５の第２の主端子は、互いに異なる走査線１１２に接続されている。【００４２】  また、一本の走査線１１２には、１個の表示装置１０２内の同じ行に配置された全ての接続トランジスタ１１５の第２の主端子が接続されており、且つ、同じ走査線１１２に接続された全ての接続トランジスタ１１５の制御端子は互いに異なるデータ線１１１に接続されている。【００４３】  導通制御回路１１３と電圧印加回路１１４によって、１本のデータ線１１１と１本の走査線１１２を選択して電圧を印加すると、そのデータ線１１１と走査線１１２に接続された１個の接続トランジスタ１１５だけが導通する。【００４４】  第１導電型がｎ型であり、接続トランジスタ１１５がｎチャネルＭＯＳＦＥＴの場合、１本のデータ線１１１に正電圧を印加し、他のデータ線１１１を接地電位に接続しておく。且つ、１本の走査線１１２を接地電位に接続し、他の走査線１１２には正電圧を印加しておく。【００４５】  共通電極１１と半導体基板１０の第１導電型の部分との間にはｐｎ接合が形成されているため、第１導電型がｎ型であり、共通電極１１がｐ型の場合、共通電極１１に正電圧を印加し、共通電極１１と接触した半導体基板１０の第１導電型の部分に共通電極１１と同じかそれよりも高い正電圧を印加してｐｎ接合を逆バイアスさせた状態で、選択した接続トランジスタ１１５を導通させて画素電極４３をデータ線１１１に接続すると、有機発光層４０の表面と裏面の間に電圧が印加される。
有機発光層４０に電圧が印加されると、第１、第３の有機薄膜３５、３７内を正孔と電子がそれぞれ流れ、第２の有機薄膜３６内で結合して第２の有機薄膜３６が発光する。【００４６】  共通電極１１は２００ｎｍ（２００×１０−９ｍ）以上５００ｎｍ（５００×１０−９ｍ）以下の厚みにされており、半導体基板１０が単結晶シリコンで構成されている場合、可視光の透過率が８５％以上である。
従って、発光光は第１の有機薄膜３５や共通電極１１を透過し、外部に放射される。【００４７】  共通電極１１がリードフレームに乗せられる場合、画素１１０が配置された領域上のリードフレームの部分に貫通孔等を形成しておき、発光光を遮らないようにしておく。【００４８】  そして、画素電極４３が形成された側の面のパッドにバンプを形成し、バンプをリジッド配線基板やフレキシブル配線基板等に接続することで、表示装置１０２を配線基板に搭載すると、共通電極１１表面を露出させることができるので、発光光は遮られない。この場合、共通電極１１をワイヤーボンディング等によってリジッド配線基板やフレキシブル配線基板に接続することで、共通電極１１も外部回路に接続される。例えば、共通電極１１の発光光を遮らない部分に金属薄膜を形成し、その金属薄膜を電極としてワイヤーボンディングの金属細線を接続することができる。【００４９】  上記実施例は、接続トランジスタ１１５がｎチャネルＭＯＳＦＥＴの場合であったが、ｐチャネルトランジスタやバイポーラトランジスタ等、他のスイッチ素子を用いることができる。【００５０】  また、上記実施例では、ｎチャネルＭＯＳＦＥＴのドレイン端子を画素電極４３に接続し、走査線１１２を接地電位にして共通電極１１に正電圧を印加したが、ｎチャネルＭＯＳＦＥＴのソース端子を画素電極に接続し、共通電極１１を接地電位にして走査線１１２に正電圧を印加して有機発光層に電流を流してもよい。その場合、共通電極に接触した第１の有機薄膜３５は電子輸送性となり、画素電極４３に接触した第３の有機薄膜３７は電子輸送性となる。【００５１】  上記実施例では、共通電極１１は１個であり、各有機発光層４０の片面は電気的に同電位にされていたが、半導体基板１０の裏面に第２導電型の不純物を注入する際に、パターニングしたシリコン酸化膜等をマスクとし、共通電極１１をパターニングすることもできる。例えば、共通電極１１によって平行な複数の配線を形成させ、行列状に配置された有機発光層４０の同じ行、又は同じ列の有機発光層４０を同じ共通電極１１の配線に接続することもできる。【００５２】  また、上記実施例は、半導体基板１０はシリコン単結晶で構成されていたが、シリコンの多結晶の他、ＧａＡｓ等、他の半導体の単結晶又は多結晶で構成された半導体基板でもよい。【００５３】  本発明は、各画素１１０が同じ単色の光で発光する場合に限らず、ＲＧＢ三色のＲ、Ｇ、又はＢで発光し、カラー表示を行えるものも含まれる。また、単色で発光する場合も、共通電極１１側にカラーフィルタを配置し、カラー表示を行うものも含まれる。【００５４】  なお、半導体基板１０に共通電極１１を形成した後、その共通電極１１の表面を研磨したり、半導体基板１０の裏面を研磨し、半導体基板１０の厚みを薄くした後、共通電極を形成し、孔２０底面に存する半導体基板１０の厚み（上記実施例では共通電極１１の厚み）を薄くしてもよい。
【図１】
0004673304.tif 000002
【図２】
0004673304.tif 000003
【図３】
0004673304.tif 000004
【図４】
0004673304.tif 000005
【図５】
0004673304.tif 000006
【図６】
0004673304.tif 000007
【図７】
0004673304.tif 000008
【図８】
0004673304.tif 000009
【図９】
0004673304.tif 000010
【図１０】
0004673304.tif 000011
【図１１】
0004673304.tif 000012
【図１２】
0004673304.tif 000013
【図１３】
0004673304.tif 000014
【図１４】
0004673304.tif 000015
【図１５】
0004673304.tif 000016
【図１６】
0004673304.tif 000017
【図１７】
0004673304.tif 000018
【図１８】
0004673304.tif 000019
【図１９】
0004673304.tif 000020
【図２０】
0004673304.tif 000021