(57)【特許請求の範囲】
【請求項１】
電気絶縁性を有する基板と、
前記基板上に形成され、前記基板上にパターンを有する金属電極層と、
前記金属電極層上に形成され、１０ｎｍ以上の厚さを有するバッファ層と、
前記バッファ層上に粉末の焼成により形成された第１の誘電体層と、
前記第１の誘電体層上に溶液塗布焼成法により形成された第２の誘電体層と、
前記第２の誘電体層上に直接にまたは絶縁体層を介して形成された発光層と、
前記発光層上に直接にまたは絶縁体層を介して形成された透明電極層と、
を備え、
前記バッファ層は前記第１の誘電体層の端部を超えて前記金属電極層上を延びており、前記第２の誘電体層は少なくとも部分的に前記第１の誘電体層の端部から横方向にはみ出しており、当該はみ出した部分が前記バッファ層に接するのみで前記金属電極層に接しない、ＥＬ素子。
【請求項２】
電気絶縁性を有する基板と、
前記基板上に形成され、前記基板上にパターンを有する金属電極層と、
前記金属電極層上に粉末の焼成により形成された第１の誘電体層と、
前記第１の誘電体層上に形成され、１０ｎｍ以上の厚さを有するバッファ層と、
前記バッファ層上に溶液塗布焼成法により形成された第２の誘電体層と、
前記第２の誘電体層上に直接にまたは絶縁体層を介して形成された発光層と、
前記発光層上に直接にまたは絶縁体層を介して形成された透明電極層と、
を備え、
前記バッファ層は前記第１の誘電体層の端部を超えて前記金属電極層上を延びており、前記第２の誘電体層は少なくとも部分的に前記第１の誘電体層の端部から横方向にはみ出しており、当該はみ出した部分が前記バッファ層に接するのみで前記金属電極層に接しない、ＥＬ素子。
【請求項３】
前記バッファ層は、スパッタリング法によって形成される請求項１または２のＥＬ素子。
【請求項４】
前記バッファ層は、ペロブスカイト型構造誘電体組成であって、比誘電率が１００以上である請求項１〜３のいずれか１項のＥＬ素子。
【請求項５】
前記バッファ層は、膜厚１００ｎｍ以上である請求項１〜４のいずれか１項のＥＬ素子。
【請求項６】
前記バッファ層は、アルミナ、ジルコニア、Ｔａ２Ｏ５の中から選択される絶縁性材料、または、ＴｉＯ２、パイロクロア型誘電体、Ｂｉ層状化合物型誘電体、ペロブスカイト型構造誘電体の中から選択される誘電材料により形成される、請求項１〜３のいずれか１項のＥＬ素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
電気絶縁性を有する基板と前記基板上にパターンを有する電極層と前記電極層上に誘電体層と発光層及び透明電極層が積層された構造を少なくとも有するＥＬ素子に関する。
【０００２】
【従来の技術】
ＥＬ素子は液晶ディスプレイ（ＬＣＤ）や時計のバックライトとして実用化されている。
【０００３】
ＥＬ素子とは電界の印加によって物質が発光する現象、すなわち、エレクトロルミネセンス（ＥＬ）現象を応用した素子である。
【０００４】
ＥＬ素子には、粉末発光体を有機物やホウロウに分散させ、上下に電極層を設けた構造を持つ分散型ＥＬ素子と、電気絶縁性の基板上に２つの電極層と２つの薄膜絶縁体の間に挟む形で形成した薄膜発光体を用いたＥＬ素子がある。また、それぞれについて、駆動方式により直流電圧駆動型、交流電圧駆動型がある。分散型ＥＬ素子は古くから知られており、製造が容易であるという利点があるが、輝度が低く寿命も短いのでその利用は限られていた。一方、ＥＬ素子は、高輝度、長寿命という特性を持つことから近年広く利用されている。
【０００５】
図９に従来のＥＬ素子として代表的な２重絶縁型薄膜ＥＬ素子の構造を示す。この薄膜ＥＬ素子は、液晶ディスプレイやＰＤＰ等に用いられている青板ガラスなどの透明基板３１上に、膜厚０．２μｍ〜１μｍ程度のＩＴＯなどからなり所定のストライプ状のパターンに形成された透明電極層３２、薄膜透明第１絶縁体層３３、膜厚０．２μｍ〜１μｍ程度の発光層３４、薄膜透明第２絶縁体層３５とが積層され、さらに前記透明電極層３２と直交するようにストライプ状にパターニングされたＡｌ薄膜等の金属電極層３６が形成されている。そして、透明電極層３２と金属電極層３６とのマトリックスで選択された特定の発光体に電圧を電源４０より選択的に印加することにより、特定画素の発光体を発光させ、その発光を基板３１側から取り出す。このような薄膜絶縁体層３３，３５は、発光層３４内を流れる電流を制限する機能を有し、薄膜ＥＬ素子の絶縁破壊を抑えることが可能であり、安定な発光特性が得られるように作用する。このため、この構造の薄膜ＥＬ素子は商業的にも広く実用化されている。
【０００６】
上記の薄膜透明絶縁体層３３，３５は、通常Ｙ2Ｏ3 ，Ｔａ2Ｏ5 ，Ａｉ3Ｎ4，ＢａＴｉＯ3 等の透明誘電体薄膜が、スパッタリングや蒸着等により約０．１〜１μｍ程度の膜厚でそれぞれ形成されている。
【０００７】
発光体材料としては黄橙色発光を示すＭｎを添加したＺｎＳが、成膜のしやすさ、発光特性の観点から主に用いられてきた。カラーディスプレーを作製するには、赤色，緑色、青色の３原色に発光する発光体材料の採用が不可欠である。これらの材料としては青色発光のＣｅを添加したＳｒＳやＴｍを添加したＺｎＳ、赤色発光のＳｍを添加したＺｎＳやＥｕを添加したＣａＳ、緑色発光のＴｂを添加したＺｎＳやＣｅを添加したＣａＳなどが知られている。
【０００８】
また、月刊ディスプレイ ’９８  ４月号「最近のディスプレイの技術動向」田中省作ｐ１〜１０には、赤色発光を得る材料として、ＺｎＳ、Ｍｎ／ＣｄＳＳｅ等、緑色発光を得る材料として、ＺｎＳ：ＴｂＯＦ、ＺｎＳ：Ｔｂ等、青色発光を得るための材料として、ＳｒＳ：Ｃｒ、（ＳｒＳ：Ｃｅ／ＺｎＳ）ｎ、Ｃａ2Ｇａ2Ｓ4：Ｃｅ、Ｓｒ2Ｇａ2Ｓ4：Ｃｅ等をの発光材料が開示されている。また、白色発光を得るものとして、ＳｒＳ：Ｃｅ／ＺｎＳ：Ｍｎ等の発光材料が開示されている。
【０００９】
さらに、上記材料の内、ＳｒＳ：Ｃｅを青色発光層を有する薄膜ＥＬ素子に用いることがＩＤＷ（International Display Workshop）’９７ X.Wu "Multicolor Thin-Film Ceramic Hybrid EL Displays" p593 to 596に開示されている。さらに、この文献にはＳｒＳ：Ｃｅの発光層を形成する場合には、Ｈ2Ｓ雰囲気下、エレクトロンビーム蒸着法により形成すると、高純度の発光層を得ることが可能であることが開示されている。
【００１０】
しかしながら、このような薄膜ＥＬ素子には、未だ解決すべき構造上の問題が残存していた。すなわち、絶縁体層は薄膜で形成されているため、大面積のディスプレーとしたとき、透明電極のパターンエッジの段差部や、製造工程で発生するゴミ等による薄膜絶縁体の欠陥を皆無にすることが難しく、局所的な絶縁耐圧の低下により発光層の破壊が生じるといった問題があった。このような欠陥は、ディスプレーデバイスとして致命的な問題となるため、薄膜ＥＬ素子は、液晶ディスプレーやプラズマディスプレーと比較して、大面積のディスプレーとして広く実用化するためには大きな障害となっていた。
【００１１】
このような薄膜絶縁体の欠陥が生じるという問題を解決するため、特公平７−４４０７２公報には、基板として電気絶縁性のセラミック基板を用い、発光体下部の薄膜絶縁体のかわりに厚膜誘電体を用いたＥＬ素子が開示されている。この文献に開示されているＥＬ素子は、従来の薄膜ＥＬ素子の構造とは異なり、発光体の発光を基板とは反対の上部側から取り出すため、透明電極層は上部に構成されている。
【００１２】
また、このＥＬ素子では厚膜誘電体層は数１０〜数１００μｍと薄膜絶縁体層の数１００〜数１０００倍の厚さに形成される。そのため、電極の段差や製造工程のゴミ等によって形成されるピンホールに起因する絶縁破壊が非常に少なく、高い信頼性と製造時の高い歩留まりを得ることができるという利点を有している。ところで、このような厚膜誘電体層を用いることにより、発光層に印加される実効電圧が降下する問題を生じるが、例えば前記特公平７−４４０７２公報では複合ペロブスカイト高誘電率材料を誘電体層に用いることによりこの問題を改善している。
【００１３】
しかしながら、厚膜誘電体層上に形成される発光層は数１００nmと厚膜誘電体層の１／１００程度の厚さしかない。このため、厚膜誘電体層は発光層の厚み以下のレベルでその表面が平滑でなければならないが、通常の厚膜工程で作製された誘電体表面を十分平滑にすることは困難であった。
【００１４】
すなわち、厚膜誘電体層は本質的に粉体原料を用いたセラミックスで構成されている。このため、緻密に焼結させると通常３０〜４０％程度の体積収縮を生じる。ところが、通常のセラミックスが焼結時に３次元的に体積収縮して緻密化するのに対し、基板上に形成された厚膜セラミックスは、基板に拘束されてているため、基板の面内方向には収縮できず、厚さ方向に１次元的にしか体積収縮出来ない。このため、厚膜誘電体層の焼結は不十分なまま本質的に多孔質体となってしまう。さらに厚膜の表面粗さは、多結晶焼結体の結晶粒サイズ以下にはならないため、その表面はサブミクロンサイズ以上のの凹凸形状になる。
【００１５】
このような誘電体層の表面の欠陥、あるいは多孔質の膜質や、凹凸形状があると、その上に蒸着法やスパッタリング法等の気相堆積法で形成される発光層が、表面形状に追随して均一に形成する事が出来ない。このため、このような基板の非平坦部に形成された発光層部には効果的に電界を印加できず、有効発光面積が減少したり、膜厚の局所的な不均一性から発光層が部分的に絶縁破壊を生じ、発光輝度の低下を生じるといった問題があった。さらに、膜厚が局所的に大きく変動するため、発光層に印加される電界強度が局所的に大きくばらつき、明確な発光電圧しきい値が得られない問題があった。
【００１６】
このような問題を解決するために、例えば特開平７−５０１９７号公報では、ニオブ酸鉛からなる厚膜誘電体表面に、ゾルゲル法によって形成されるチタン酸ジルコン酸鉛等の高誘電率層を積層し、表面の平坦性を改善する手法が開示されている。
【００１７】
このように、セラミックス高誘電率誘電体厚膜を用いる事により、下部電極層のパターンエッジの段差部や、製造工程で発生するゴミ等による薄膜絶縁体の欠陥を回避し、局所的な絶縁耐圧の低下により発光層の破壊が生じるといった問題を解決する事が出来る。
【００１８】
しかしながら、このようなゾルゲル法を用いた場合、厚膜セラミックス誘電体層の下部電極を厚膜パターン部外に取り出す部分にもゾルゲル膜が形成される。そして、電極部上に形成されたゾルゲル誘電体層は、焼成時に高密度のクラックとこれによる電極の剥離が起こりやすく、これがひいては下地の電極の断線も引き起こす場合があり、実用上問題となっていた。
【００１９】
【発明が解決しようとする課題】
本発明の目的は、厚膜セラミックス誘電体層の表面平坦性をゾルゲル誘電体層で確保したＥＬ素子において、ゾルゲル誘電体層を付加することによって発生する下部電極層の剥離や断線を防止し、欠陥のない信頼性の高いＥＬ素子を提供することである。
【００２０】
【課題を解決するための手段】
このような目的は、下記（１）〜（５）のいずれかの構成により達成される。
（１）  電気絶縁性を有する基板と、この基板上にパターンを有する電極層と、少なくとも前記電極層の一部を被覆する誘電体層と、この誘電体層上に少なくとも発光層および透明電極層が積層され、前記誘電体層が厚膜と溶液塗布焼成法によって形成された誘電体層の多層構造を有するＥＬ素子であって、
少なくとも前記電極層上にバッファ層を有するＥＬ素子。
（２）  前記バッファ層は、スパッタリング法によって形成された高誘電率組成膜である上記（１）のＥＬ素子。
（３）  前記高誘電率組成膜は、ペロブスカイト型構造誘電体組成であって、比誘電率が１００以上である上記（１）または（２）のＥＬ素子。
（４）  前記バッファー層は、少なくとも電極層と溶液塗布焼成法によって形成された誘電体層との間に配置されている上記（１）〜（３）のいずれかのＥＬ素子。
（５）  前記バッファ層は、膜厚１０nm以上である上記（１）〜（４）のいずれかのＥＬ素子。
【００２１】
【作用】
表面平坦化のための、高誘電率誘電体層を溶液塗布焼成法で形成する場合、厚膜セラミックス誘電体層全面を平坦化するため、溶液塗布焼成誘電体層（以下平坦化層とする）の面積を、セラミックス誘電体より大きくする必要がある。このとき図１０に示す下部電極１２を、厚膜誘電体層から引き出す電極引き出し部の一部に直接平坦化層１５が形成される。
【００２２】
なお、図１０に示すＥＬ素子は、例えば電気絶縁性を有する基板１１上に、所定のパターンに形成された下部電極層１２と、その上に厚膜誘電体層１４と、さらにその上に溶液塗布法により形成された誘電体層１５とが積層され、多層状誘電体層を構成している。
【００２３】
そして、前記多層状誘電体層１４，１５上には薄膜絶縁体層１６、発光層１７、薄膜絶縁体層１８、透明電極層１９が積層されており、下部電極層１２と上部透明電極層１９は、それぞれ互いに直交する方向にストライプ状に形成されている。
【００２４】
前記下部電極上では、特に０．５μm より厚い平坦化層を焼成するときに、下記に述べる原因で高密度のクラック２１が発生しやすく、このクラック２１に起因する平坦化層の剥離２１や、この剥離２１によるパーティクルの発生、平坦化層と同時に電極の剥離２１が発生する現象が多発する。
【００２５】
このような、クラック２１によるパーティクルの発生や、下部電極層の剥離による欠陥、断線２１は、パーティクルによる発光層のピンホール形成や、電極の断線、信頼性の低下を招き、ＥＬ素子にとって致命的な欠陥となる。
【００２６】
本発明者らは、このようなクラックと剥離の発生が各種平坦化層用の前駆体溶液を試みるなかで共通して発生することを見いだし、その原因を解析した結果、溶液塗布焼成法に共通する焼成過程における問題点であり、その原因に関し以下のような推定を行った。
【００２７】
溶液塗布焼成法に用いる前駆体溶液は、誘電体層を構成する金属元素の金属有機化合物、もしくは金属アルコキシドおよびこれら金属源元素と溶液中の有機物の複合体と、さらに揮発性溶剤から構成される。
【００２８】
溶液塗布焼成法の成膜方法は、基板にこの前駆体溶液をスピンコーティングやデイツプコーティング、スプレーコーティング等の手法で塗布することにより、前駆体層を基板上に形成し、次いで、この前駆体層を焼成することで前駆体中の有機成分を除去し、金属元素と酸素の結合により超微細酸化物層を形成し、さらにこの酸化物が焼成されることで誘電体層が形成される。
【００２９】
ここで、焼成工程における膜厚の変化を図１１に示す。図では塗布直後の膜厚を１として焼成工程における相対膜厚の変化を示している。この焼成工程において、次のような現象が発生する。まず、比較的低温（〜２００℃）で前駆体中の溶剤成分がその沸点に応じた温度までに揮発し、塗布された前駆体層の膜厚が大幅にに減少する。この時点での膜厚は、最終膜厚と比較してまだかなり大きく、膜中には多数の有機物が存在するため、膜は機械的に柔らかく、クラック等は発生し難い。
【００３０】
さらに温度が上がる（〜４００℃）と、金属源元素と（溶液中の）有機物との複合体から有機成分が徐々に分解等により揮発し、膜厚がさらに減少すると共に、膜が機械的に脆くなり、この膜の体積収縮に伴って発生する大きな引っ張り応力が発生する。この時点で最も大きなクラックが発生しやすくなる。
【００３１】
この段階の後、膜中から有機成分がほぼ無くなると共に、残った金属元素の酸化物が焼結により結晶性の誘電体膜が形成されると再度焼結に伴う物質移動により前段階の引っ張り応力が一部緩和されると同時に焼結に伴う応力が発生する。この時点でのクラックはあまり大きなものは形成されない。
【００３２】
溶液塗布焼成法により、形成される誘電体層は通常このような過程で形成されると推定され、当然このような焼成過程でクラックが発生しないように前駆体溶液の組成と塗布焼成条件を設定するのであるが、このように最適化された場合でも、前記クラックが金属電極層上では非常に高い頻度で発生してしまう。
【００３３】
この原因は、前述した焼成過程において、金属電極層が、基板と異なった熱膨張係数を持ち、通常この熱膨張係数が基板の熱膨張係数よりも大きいため電極層中に圧縮応力が発生し、電極中に微少なヒルロックが形成されたり、また電極を構成する金属の融点が十分高くないために、金属電極の再結晶現象が発生する。このため、通常のセラミックやガラス基板と比較して、溶液塗布焼成誘電体層に局所的に過大な応力がかかることが原因であると考えられる。
【００３４】
本発明者らは、このようにクラック発生原因を推定し、考察を行った結果、誘電体層と金属電極層との間にバッファ層を設け、金属電極層表面に対して機械的クランプ効果を持たせることで、クラックの発生を抑制できることを見いだした。
【００３５】
【発明の実施の形態】
本発明のＥＬ素子は、電気絶縁性を有する基板と、この基板上にパターンを有する電極層と、少なくとも前記電極層の一部を被覆する誘電体層と、この誘電体層上に少なくとも発光層および透明電極層が積層され、前記誘電体層が厚膜と溶液塗布焼成法によって形成された誘電体層の多層構造を有するＥＬ素子であって、少なくとも前記電極層上にバッファ層を有するものである。
【００３６】
このように、電極層上にバッファ層を配置することにより、その上に形成される溶液塗布焼成法によって形成された誘電体層のクラック、剥離を防止でき、ひいては下部電極層の剥離や断線を防止することができる。
【００３７】
本発明のＥＬ素子の基本構造を図１に示す。本発明のＥＬ素子は、例えば電気絶縁性を有する基板１上に、所定のパターンに形成された下部電極層２と、その上にバッファー層３を介して厚膜誘電体層４と、さらにその上に溶液塗布法により形成された誘電体層５とが積層され、多層状誘電体層を構成している。
【００３８】
そして、前記多層状誘電体層４，５上には薄膜絶縁体層６、発光層７、薄膜絶縁体層８、透明電極層９が積層されている。なお、薄膜絶縁体層６、８は省略しても良い。下部電極層２と上部透明電極層９は、それぞれ互いに直交する方向にストライプ状に形成されている。そして、任意の下部電極層２と上部透明電極層９をそれぞれ選択し、両電極の直交部の発光層に、交流電源・パルス電源１０から選択的に電圧を印加することにより特定画素の発光を得ることができる。
【００３９】
図２は、本発明のＥＬ素子の他の構成例を示したもので、この例では、バッファー層３は、厚膜誘電体層４上に、これを包み込むようにして形成されている。その他は図１と同様であり、同一構成要素には同一符号を付して説明を省略する。すなわち、バッファー層３は、下部電極２と、溶液塗布法により形成された誘電体層５との間に介在すれば、いずれの位置に形成されていてもよい。
【００４０】
基板は電気絶縁性を有しその上に形成される下部電極層、誘電体層を汚染することなく、所定の耐熱強度を維持できるもので有れば特に限定されるものではない。
【００４１】
具体的な材料としては、アルミナ（Ａｌ2Ｏ3）、石英ガラス（ＳｉＯ2）、マグネシア（ＭｇＯ）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、ステアタイト（ＭｇＯ・ＳｉＯ2）、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）、ベリリア（ＢｅＯ）、ジルコニア（ＺｒＯ2）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）等のセラミック基板や結晶化ガラスや、高耐熱ガラス等を用いてもよく、またホウロウ処理を行った金属基板等も使用可能である。
【００４２】
下部電極層は、表示装置を単純マトリクスタイプとする場合、複数のストライプ状のパターンを有するように形成される。また、その線幅が１画素の幅となり、ライン間のスペースは非発光領域となるため、極力ライン間のスペースを小さくしておくことが好ましい。具体的には、目的とするディスプレーの解像度にもよるが、例えば線幅２００〜５００μｍ、スペース２０〜５０μｍ程度が必要である。
【００４３】
下部電極層の材料としては、高い導電性が得られ、かつ誘電体層形成時にダメージを受けず、さらに誘電体層や発光層と反応性が低い材料が好ましい。このような下部電極層材料としては、Ａｕ、Ｐｔ、Ｐｄ、Ｉｒ、Ａｇ等の貴金属や、Ａｕ−Ｐｄ、Ａｕ−Ｐｔ、Ａｇ−Ｐｄ，Ａｇ−Ｐｔ等の貴金属合金や、Ａｇ−Ｐｄ−Ｃｕ等の貴金属を主成分とし非金属元素を添加した電極材料が誘電体層焼成時の酸化雰囲気に対する耐酸化性が容易に得られるため好ましい。また、ＩＴＯやＳｎＯ2（ネサ膜）、ＺｎＯ−Ａｌ等の酸化物導電性材料を用いてもよく、さらに、Ｎｉ，Ｃｕ等の卑金属を用い、誘電体層を焼成するときの酸素分圧をこれらの非金属が酸化されない範囲に設定して用いることもできる。
【００４４】
下部電極層の形成方法としては、スパッタ法、蒸着法、めっき法等の公知の技術を用いればよい。
【００４５】
特に本発明のバッファ層により、剥離防止効果を発揮しやすい電極として、金液（liquid gold, gold resinate, bright gold）と称する材料により形成されたものが挙げられる。この金液、水金と称する材料は、テルペン系の溶剤に金を有機金属化合物の形で、通常４〜２５％程度含有させたもので、褐色で粘性のある液体である。この金液を用いることにより、５０〜５００nmと極めて薄く、緻密な金膜が得られる。
【００４６】
この金液は、テルペンに可溶で、粘度を自由に調製できることから、スプレー法、スクリーン印刷等、種々の塗布、印刷法により電極パターンを形成することができる。
【００４７】
塗布された金液は、乾燥した後、４５０〜８５０℃程度の加熱処理により、金の配線パターンに形成される。
【００４８】
厚膜誘電体層は、高誘電率でかつ高耐圧であることが必要であり、さらに基板の耐熱性を考慮して低温焼成可能な物質であることが要求される。
【００４９】
ここで、厚膜誘電体層とは、いわゆる厚膜法により、粉末状の絶縁体材料を焼成して形成されるセラミック層である。この厚膜誘電体層は、例えば下部電極層が形成された基板上に、粉末状の絶縁体材料に、バインダーと溶媒を混合して作製された絶縁体ペーストを印刷して焼成して形成することができる。また、絶縁体ペーストをキャスティング成膜することによりグリーンシートを形成し、積層して形成してもよい。
【００５０】
焼成前に行なう脱バインダ処理の条件は、通常のものであってよい。
【００５１】
焼成時の雰囲気は、電極層用ペースト中の導電材の種類に応じて適宜決定すればよいが、酸化性雰囲気中で焼成を行う場合、通常の大気中焼成を行えばよい。
【００５２】
焼成時の保持温度は、絶縁体層の種類に応じて適宜決定すればよいが、通常、７００〜１２００℃程度、好ましくは１０００℃以下である。また、焼成時の温度保持時間は、０．０５〜５時間、特に０．１〜３時間が好ましい。
【００５３】
また、必要に応じてアニール処理を施してもよい。
【００５４】
ここで、厚膜誘電体層と発光層の比誘電率をそれぞれｅ１、ｅ２とし、膜厚をｄ１、ｄ２とし、上部電極層と下部電極層間に電圧Ｖｏを印加した場合、発光層に印加される電圧Ｖ２は次式で示される。
【００５５】
Ｖ２／Ｖｏ＝（ｅ１×ｄ２）／（ｅ１×ｄ２＋ｅ２×ｄ１）------（１）
発光層の比誘電率をｅ２＝１０、膜厚をｄ２＝１μｍと仮定した場合、
Ｖ２／Ｖｏ＝ｅ１／（ｅ１＋１０×ｄ１）  -------             （２）
【００５６】
発光層に実効的にかかる電圧は少なくとも印加電圧の５０％以上、好ましくは８０％以上、さらに好ましくは９０％以上であることから上式より
【００５７】
５０％以上の場合、ｅ１≧１０×ｄ１  --------                （３）
８０％以上の場合、ｅ１≧４０×ｄ１  --------                （４）
９０％以上の場合、ｅ１≧９０×ｄ１  --------                （５）
【００５８】
すなわち、誘電体層の比誘電率は少なくとも単位をμｍで表したときの膜厚の少なくとも１０倍以上、好ましくは４０倍以上、より好ましくは９０倍以上が必要となる。
【００５９】
厚膜誘電体の膜厚は、電極の段差や製造工程のゴミ等によって形成されるピンホールを排除するため厚いことが必要とされ、少なくとも１０μm以上、好ましくは２０μm以上、より好ましくは３０μm以上が必要となる。
【００６０】
例えば、誘電体層の膜厚が２０μｍであれば、その比誘電率は２００〜８００〜１８００以上が必要であり、誘電体層の膜厚が３０μmであればその比誘電率は３００〜１２００〜２７００が必要となる。
【００６１】
このような高誘電率厚膜材料としては、各種の材料が考えられるが、基板材料の耐熱性の制約を考えると低温形成可能な高誘電率セラミックス組成であることが望ましい。
【００６２】
例えばＢａＴｉＯ3 、（ＢａxＣａ1-x）ＴｉＯ3 、（ＢａxＳｒ1-x）ＴｉＯ3 、ＰｂＴｉＯ3 、Ｐｂ（ＺｒxＴｉ1-x）3 等のペロブスカイト構造を有する誘電体、強誘電体材料や、Ｐｂ（Ｍｇ1/3Ｎｉ2/3）Ｏ3 等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ4Ｔｉ3Ｏ12 、ＳｒＢｉ2Ｔａ2Ｏ9 に代表されるビスマス層状化合物、（ＳｒxＢａ1-x）Ｎｂ2Ｏ6 、ＰｂＮｂ2Ｏ6 等に代表されるタングステンブロンズ型強誘電体材料等が、誘電率が高く、焼成が容易なことから好ましい。
【００６３】
また、その組成に鉛を含んだ誘電体材料は、酸化鉛の融点が８８８℃と低く、かつ酸化鉛と他の酸化物系材料、例えばＳｉＯ2 やＣｕＯ、Ｂｉ2Ｏ3 、Ｆｅ2Ｏ3 等との間で７００℃から８００℃程度の低温で液相が形成されるため低温で焼成が容易であり、かつ高誘電率を得やすいため好ましい。例えばＰｂ（ＺｒxＴｉ1-x）3等のペロブスカイト構造誘電体材料や、Ｐｂ（Ｍｇ1/3Ｎｉ2/3）Ｏ3等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、ＰｂＮｂＯ6等に代表されるタングステンブロンズ型強誘電体材料等が挙げられる。これらは、アルミナセラミックス等の通常のセラミックス基板の上限耐熱温度である８００〜９００℃の焼成温度で容易に比誘電率１０００〜１００００の誘電体を形成することができる。
【００６４】
厚膜誘電体層上に積層する高誘電率誘電体層は、その目的が厚膜誘電体層の表面平坦性改善にあるため、溶液塗布焼成法を用いることが必要となる。
【００６５】
溶液塗布焼成法とは、ゾルゲル法やＭＯＤ法等の誘電体材料の前駆体溶液を基板に塗布し、焼成によって誘電体層を形成する方法を指す。
【００６６】
ゾルゲル法とは、一般には溶媒に溶かした金属アルコキシドに所定量の水を加え、加水分解、重縮合反応させてできるＭ−Ｏ−Ｍ結合を持つゾルの前駆体溶液を基板に塗布し焼成させることによって膜形成をする方法である。また、ＭＯＤ（ Metallo-Organic Decomposition ）法とは、Ｍ−Ｏ結合を持つカルボン酸の金属塩などを有機溶媒に溶かして前駆体溶液を形成し、基板に塗布し焼成させることによって膜形成をする方法である。ここで前駆体溶液とはゾルゲル法、ＭＯＤ法などの膜形成法において原料化合物が溶媒に溶解されて生成する中間化合物を含む溶液を指す。
【００６７】
ゾルゲル法とＭＯＤ法は、完全に別個の方法ではなく、相互に組み合わせて用いることが一般的である。例えばＰＺＴの膜を形成する際、Ｐｂ源として酢酸鉛を用い、Ｔｉ，Ｚｒ源としてアルコキシドを用いて溶液を調整することが一般的である。また、ゾルゲル法とＭＯＤ法の二つの方法を総称してゾルゲル法と呼ぶ場合もあるが、いずれの場合も前駆体溶液を基板に塗布し、焼成する事によって膜を形成することから本明細書では溶液塗布焼成法とする。また、サブミクロンサイズの誘電体粒子と誘電体の前駆体溶液を混合した溶液であっても本発明の誘電体の前駆体溶液に含まれ、その溶液を基板に塗布焼成する場合であっても本発明の溶液塗布焼成法に含まれる。
【００６８】
溶液塗布焼成法は、ゾルゲル法、ＭＯＤ法いずれの場合も、誘電体を構成する元素がサブμｍ以下のオーダーで均一に混合されるため、厚膜法による誘電体形成のような本質的にセラミックス粉体焼結を用いた手法と比較して、極めて低温で緻密な誘電体を合成することが可能である点が特徴である。
【００６９】
溶液塗布焼成法を用いる最大の目的は、この方法で形成された誘電体層の特徴として、前駆体溶液を塗布し焼成する工程をへて形成されるため、基板の凹み部には厚く、凸部には薄く層が形成されるため、基板表面の段差が平坦化される点にあり、ＥＬ素子の厚膜セラミックス誘電体層の表面平坦性を著しく改善し、この上に形成される薄膜発光層の均一性を大幅に改善することが出来ることにある。
【００７０】
したがって、溶液塗布焼成法によって形成する誘電体層の膜厚は厚膜表面の凹凸を十分に平坦化するためには０．５μm以上、好ましくは１μm以上、より好ましくは２μm以上が望まれる。
【００７１】
ここで、この溶液塗布焼成法による誘電体層の積層化による誘電体層全体の比誘電率への影響に関して説明する。厚膜誘電体層と溶液塗布焼成法で形成される高誘電率誘電体層の比誘電率をそれぞれｅ３、ｅ４とし、各層それぞれの総膜厚をｄ３、ｄ４とした場合、積層された誘電体層全体の実効比誘電率ｅ５は次式で示される。（但しここでは積層誘電体層全体の膜厚はｄ３のまま変化しないとして誘電率に換算する）
【００７２】
ｅ５＝ｅ３×１／[１＋（ｅ３／ｅ４）×（ｄ４／ｄ３）] -------  （６）
この式を変形すれば、
ｅ４／ｄ４＝ｅ３×ｅ５／（ｄ３×（ｅ３−ｅ５））      ------- （７）
【００７３】
溶液塗布焼成法によって形成された、高誘電率誘電体層の付加による積層誘電体層全体の実効的な比誘電率は、前記の議論から、厚膜層の膜厚を３０μmとした場合、好ましくは１２００〜２７００以上である。従って、例えば比誘電率４０００の厚膜を用い、実効誘電率２７００を得ようとした場合、溶液塗布焼成法によって形成する誘電体層の比誘電率と膜厚の比は２７７以上が必要となり、厚膜誘電体層の誘電率が３０００であればその比は９００となる。
【００７４】
前記のように、溶液塗布焼成法によって形成される誘電体層の膜厚は少なくとも０．５μm以上、好ましくは１μm以上、より好ましくは２μm以上である。このため、その比誘電率は少しでも高い方が望ましく、少なくとも２５０以上、好ましくは５００以上である。
【００７５】
このように、溶液塗布焼成法によって形成する高誘電率層は、膜厚が大きくかつ高誘電率であることが必要である。このような高誘電率材料としては、例えばＢａＴｉＯ3 、（ＢａxＣａ1-x）ＴｉＯ3 、（ＢａxＳｒ1-x）ＴｉＯ3 、ＰｂＴｉＯ3 、Ｐｂ（ＺｒxＴｉ1-x）3 等のペロブスカイト構造を有する誘電体、強誘電体材料や、Ｐｂ（Ｍｇ1/3Ｎｉ2/3）Ｏ3 等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ4Ｔｉ3Ｏ12 、ＳｒＢｉ2Ｔａ2Ｏ9 に代表されるビスマスビスマス層状化合物（ＳｒxＢａ1-x）Ｎｂ2Ｏ6 、ＰｂＮｂＯ6 等に代表されるタングステンブロンズ型強誘電体材料等が挙げられる。これらのなかでも、ＢａＴｉＯ3 やＰＺＴ等のペロブスカイト構造を有する強誘電体材料が、誘電率が高く、比較的低温での形成が容易であるため好ましい。
【００７６】
バッファ層はそれ自体が金属電極上でクラックを発生せず、かつ十分な機械的クランプ効果を持たせることが必要である。そのため、バッファ層の形成時や、バッファ層形成後の溶液塗布焼成法による焼成過程においてもバッファ層に過度な体積収縮が起こらず、かつ金属電極と比較して十分硬く、かつ適当な膜厚を持つことが必要である。
【００７７】
このようなバッファ層の形成方法としては、バッファ層を形成したその時点でバッファ層の密度が十分高く、バッファ層形成後の溶液塗布焼成層の焼成時にバッファ層の体積収縮が小さく、電極層のクランプ効果が発揮できる方法がよい。すなわちバッファ層の形成方法としては、上述した溶液塗布焼成法のような所期の構造を形成する過程で大幅な体積収縮が生じる方法は好ましくなく、体積収縮を生じることなく緻密な膜形成法が必要とされる。
【００７８】
このような膜形成法としては、真空蒸着法や、スパッタリング法、ＣＶＤ法等の方法を用い、目的組成物の組成と密度に近い膜を後熱処理等を経ずに直接基板上に形成できる成膜方法が必要である。
【００７９】
なかでもスパッタリング法は、ターゲット組成と同組成の薄膜を容易に形成できるため特に好ましい形成方法であり、結晶化状態の薄膜で密度９５％以上、アモルフアス状態の薄膜でも密度８０％以上の薄膜を容易に形成することが可能である。
【００８０】
次に、バッファ層の誘電率の影響に関して説明する。
【００８１】
ここで、誘電体層とバッファ層の比誘電率をそれぞれｅ７、ｅ６とし、各層それぞれの膜厚をｄ７、ｄ６とした場合、積層された誘電体層とバッファ層の実効比誘電率ｅ８は次式で示される。
【００８２】
ｅ８＝ｅ６×１／[１＋（ｅ６／ｅ７）×（ｄ７／ｄ６）] -------  （８）
【００８３】
バッファ層の挿入による誘電体層・バッファ層複合層の実効的な比誘電率の低下は、前記の誘電体層と発光層との比誘電率と発光層に印加される実効電圧との関係から考えて、少ないことが必要であり、複合層の比誘電率は少なくとも誘電体層単独の場合の９０％以上、好ましくは９５％以上であることが好まれる。従って、（８）式より
【００８４】
９０％以上の場合、ｅ６／ｄ６≦１／９×ｅ７／ｄ７    --------  （９）
９５％以上の場合、ｅ６／ｄ６≦１／１９×ｅ７／ｄ７  --------（１０）
【００８５】
例えば誘電体層の比誘電率を２７００、膜厚を３０μmと仮定すると、バッファ層の比誘電率と膜厚の比率は、８１０以上、好ましくは１７１０以上となる。
【００８６】
従って、例えばバッファ層の膜厚を０．１μmと仮定すると、比誘電率は１〜１７１以上が必要となり、０．０１μmと仮定すれば比誘電率は８．１〜１７．１以上が必要となる。
【００８７】
バッファ層の膜厚としては、電極層と誘電体層との相互作用による誘電体層形成時のクラック発生を抑制する効果が得られればよく、電極のクランプ効果という点では膜厚が大きければよりその効果が顕著になることが予想される。本発明者らの実験的検討によれば、スパッタリング法によって形成した酸化物薄膜の場合、膜厚としては１０nm以上からクラック抑制効果は十分に認められ、膜厚が増大するにつれてクラック抑制効果が向上し、１００nm以上になると、電極上のクラックが完全に無くなることが明らかになった。
【００８８】
従って、必要とされる膜厚は、少なくとも１０nm以上、好ましくは１００nm以上である。この効果は約1μm の厚さまで同様に認められるがそれ以上の厚さではオーバーハングを生じるおそれがある。このため、上限は好ましくは1μm 以下、より好ましくは電極層厚の１／２以下である。
【００８９】
バッファ層の材質としては、アルミナ（比誘電率８）、ジルコニア（比誘電率約１０）、Ｔａ2Ｏ5 （比誘電率約２５）等の絶縁性材料を用いることができるが、前述の比誘電率と膜厚の関係と、クラック抑制効果、誘電体層との反応性の点から、好ましくは高誘電率材料、例えばＴｉＯ2 （比誘電率約８０）等の材料、特に好ましくは１００以上の比誘電率を持つ高誘電率材料、例えば、Ｐｂ2（Ｚｒ1-yＴｉy）2Ｏ6 等のパイロクロア型誘電体、Ｂｉ4Ｔｉ3Ｏ12 、ＳｒＢｉ2Ｔａ2Ｏ9 等に代表されるＢｉ層状化合物型誘電体等の材料、チタン酸バリウム（ＢａＴｉＯ3）、チタン酸ストロンチウム（ＳｒＴｉＯ3）、チタン酸カルシウム（ＣａＴｉＯ3）、チタン酸鉛（ＰｂＴｉＯ3）、ジルコン酸鉛（ＰｂＺｒＯ3）等のペロブスカイト型高誘電率材料を形成する組成物や、これらの混合体、固溶体組成（（Ｂａ1-xＳｒx）ＴｉＯ3 、ＰＺＴ等）、ペロブスカイト型リラクサー酸化物が好適である。この中でも特に、ＢａＴｉＯ3 やＰＺＴ等のペロブスカイト構造を持った強誘電体材料が、比誘電率が高く比較的低温での合成が容易であるため好ましい。このような材料はバッファ層として好適な比誘電率を１００以上とすることが容易である。
【００９０】
また、溶液塗布焼成法で形成する誘電体層と同一の結晶構造の材料を用いることで、誘電体層とバッファ層の反応や誘電体層の異相の形成等を容易に避けることができる。さらに同一組成とすれば、バッファ層を用いることによる、バッファ層／誘電体層複合層の実効的な比誘電率の低下を完全になくすことが可能であり、発光層に印加させる実効電圧値の低下を避けることができる。
【００９１】
本発明者らによる詳細な実験の結果、上記の効果は、以下の条件において特に有効であることが認められた。
【００９２】
第１に、溶液塗布焼成法による誘電体層と下部電極層が直接接する可能性のある部分の下部電極表面上にバッファ層を形成することである。このバッファ層により、下部電極上に直接形成された溶液塗布焼成誘電体層のクラックの発生を防止し、誘電体層の剥離や、この剥離に伴う下部電極層の剥離や欠陥をなくすことができる。これによりパーティクルの発生による発光層のピンホール形成や、下部電極層の欠陥や断線を防止することにより、高品位で信頼性の高いＥＬ素子を高歩留まりで製造することができる。特に高精細なディスプレイパネルを製造する際には、個別画素が小型化し、さらに下部電極の線幅も縮小されるため、下部電極の信頼性や、パーティクルの防止の重要性が高まるが、このような場合特にバッファ層の挿入は効果的である。
【００９３】
第２にバッファ層をスパッタリング法で形成した、高誘電率組成膜とすることである。スパッタ法により形成された高誘電率組成膜を用いることで、高密度のバッファ層が形成できるため、膜厚が１０nmと非常に薄い領域から金属電極の機械的クランプ効果が発生し、溶液塗布焼成法による誘電体第１層のクラック発生を抑制することができる。このように膜厚が薄いバッファ層を用い、かつ高誘電率組成を用いることで、バッファ層が介在することによる誘電体層の実効的な比誘電率の低下を最小限に抑えることが可能となる。
【００９４】
第３に、前記高誘電率組成膜をペロブスカイト構造誘電体組成を用い、比誘電率を１００以上の物質とすることである。比誘電率を１００以上とすることで、バッファ層の介在による誘電体層の実効的な誘電率の低下を最小限に抑えることができる。
【００９５】
発光層の材料としては特に限定されないが、前述したＭｎをドープしたＺｎＳ等の公知の材料が使用できる。これらの中でも、ＳｒＳ：Ｃｅは優れた特性を得られることから特に好ましい。発光層の膜厚としては、特に制限されるものではないが、厚すぎると駆動電圧が上昇し、薄すぎると発光効率が低下する。具体的には、発光体材料にもよるが、好ましくは１００〜２０００nm程度である。
【００９６】
発光層の形成方法は、気相堆積法を用いることが可能である。気相堆積法としては、スパッタ法や蒸着法等の物理的気相堆積法やＣＶＤ法等の化学的気相堆積法が好ましい。また、前述したように特にＳｒＳ：Ｃｅの発光層を形成する場合には、Ｈ2Ｓ雰囲気下、エレクトロンビーム蒸着法により成膜中の基板温度を５００℃〜６００℃に保持して形成すると、高純度の発光層を得ることが可能である。
【００９７】
発光層の形成後、好ましくは加熱処理を行う。加熱処理は、基板側から電極層、誘電体層、発光層と積層した後に行っても良いし、基板側から電極層、誘電体層、発光層、絶縁体層、あるいはこれに電極層を形成した後に加熱処理（キャップアニール）を行っても良い。熱処理の温度は形成する発光層によるが、好ましくは３００℃以上、より好ましくは４００℃以上であり、誘電体層の焼成温度以下である。処理時間は１０〜６００分であることが好ましい。加熱処理時の雰囲気としては、発光層の組成、形成条件により空気、Ｎ2 ，ＨｅおよびＡｒ等から選択すればよい。
【００９８】
薄膜絶縁体層（６）および／または（８）は、前記したように省略しても良いがこれを有することが好ましい。
【００９９】
この薄膜絶縁体層は、その機能として発光層と誘電体層との間の界面の電子状態を調節し発光層への電子注入を安定化、効率化する事と、この電子状態が発光層の両面で対象的に構成することにより交流駆動時の発光特性の正負対象性を改善することが主要な目的であり、発光層誘電体層の役割である絶縁耐圧を保持する機能を考慮する必要はないため膜厚は小さくて良い。
【０１００】
この薄膜絶縁体層は、抵抗率として、１０8Ω・cm以上、特に１０10〜１０18Ω・cm程度が好ましい。また、比較的高い比誘電率を有する物質であることが好ましく、その比誘電率εとしては、好ましくはε＝３以上である。この薄膜絶縁体層の構成材料としては、例えば酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸化タンタル（Ｔａ2Ｏ5）、酸化イットリウム（Ｙ2Ｏ3）、ジルコニア（ＺｒＯ2）、シリコンオキシナイトライド（ＳｉＯＮ）、アルミナ（Ａｌ2Ｏ3）、等を用いることができる。また、薄膜絶縁体層を形成する方法としては、スパッタ法や蒸着法、ＣＶＤ法を用いることができる。また、薄膜絶縁体層の膜厚としては、好ましくは１０〜１０００nm、特に好ましくは２０〜２００nm程度である。
【０１０１】
透明電極層は、膜厚０．２μm 〜１μm のＩＴＯやＳｎＯ2（ネサ膜）、ＺｎＯ−Ａｌ等の酸化物導電性材料等が用いられる。透明電極層の形成方法としては、スパッタ法のほか蒸着法等の公知の技術を用いればよい。
【０１０２】
なお、上記したＥＬ素子は単一発光層のみを有するが、本発明のＥＬ素子は、このような構成に限定されるものではなく、膜厚方向に発光層を複数積層してもよいし、マトリックス状にそれぞれ種類の異なる発光層（画素）を組み合わせて平面的に配置するような構成としても良い。
【０１０３】
上記したように本発明のＥＬ素子は、発光層が積層される誘電体層表面の平滑性が極めて良好であり、絶縁耐圧が高くかつ欠陥がない。このため、輝度が高くかつ輝度の長期信頼性が高く、高性能、高精細のディスプレイを容易に構成することもできる。また、製造工程が容易であり、製造コストを低く抑えることが可能である。
【０１０４】
【実施例】
以下に本発明の実施例を具体的に示しさらに詳細に説明する。
９６％純度のアルミナ基板上に、サンプル１〜９として、スパッタリング法により微量添加物を添加したＡｕ薄膜を１μm の厚さに形成し、８５０℃で熱処理を行って安定化した。このＡｕ下部電極層をフォトエッチング法を用いて幅３００μｍ、スペース３０μｍの多数のストライプ状にパターニングした。
【０１０５】
また、同様にアルミナ基板上に、サンプル１０，１１として、ヘラウスＲＰ２００３／２３７−２２％レジネート金ペーストを用い、焼成後の膜厚が１μm となるように上記同様のパターンにスクリーン印刷、乾燥を繰り返した。その後、十分な空気を供給した雰囲気で８５０℃、２０minの焼成を行った。
【０１０６】
前記下部電極が形成された基板上に、さらにスクリーン印刷法により誘電体セラミックス厚膜を形成した。厚膜ペーストとしては、ＥＳＬ社製４２１０Ｃ厚膜誘電体ペーストを用い、焼成後の膜厚が３０μmになるようにスクリーン印刷、乾燥を繰り返した。
【０１０７】
印刷乾燥後、厚膜はベルト炉を用い、十分な空気を供給した雰囲気で８５０℃、２０minの焼成を行った。この厚膜単独の誘電率は約４０００であった。
【０１０８】
次に、ＢａＴｉＯ3 ，ＳｒＴｉＯ3 ，ＴｉＯ2 の各薄膜を、それぞれスパッタ法により前記基板上に形成し、各バッファ層とした。
【０１０９】
ＢａＴｉＯ3 薄膜の形成条件として、マグネトロンスパッタ装置を用い、ＢａＴｉＯ3 セラミックスをターゲットとして、Ａｒガス３Paの圧力で、１３．５６MHz 高周波電力密度２W/cm2 の条件で成膜を行つた。
【０１１０】
このときの成膜速度は約５nm/min であり、スパッタリング時間を調製することで膜厚１００nmのバッファ層を得た。このとき形成されたＢａＴｉＯ3 薄膜は、アモルフアス状態であり、膜密度は８０〜９０％であった。また、スパッタリングされた膜の比誘電率は約２０であり、この膜を７００℃で熱処理したところ、比誘電率５００の値が得られた。また、熱処理をしたＢａＴｉＯ3 薄膜は、ペロブスカイト型結晶構造を有することがＸ線回折法により確認された。
【０１１１】
ＳｒＴｉＯ3 薄膜の形成条件として、ＳｒＴｉＯ3 セラミックスをターゲットとして、上記ＢａＴｉＯ3 薄膜と同様にした。成膜速度は約４nm/min であり、スパッタリング時間を調製することで膜厚１００nmのバッファ層を得た。このとき形成されたＳｒＴｉＯ3 薄膜は、アモルフアス状態であり、膜密度は８０〜９０％であった。また、スパッタリングされた膜の比誘電率は、膜の導電性が高く測定できなかったが、この膜を６００℃で熱処理したところ、比誘電率２００〜３００の値が得られた。また、熱処理をしたＳｒＴｉＯ3 薄膜は、ペロブスカイト型結晶構造を有することがＸ線回折法により確認された。この膜は、６００℃の温度で熱処理を行ったが、５００〜７００℃の温度で熱処理を行っても結果は同様であった。
【０１１２】
ＴｉＯ2 薄膜の形成条件として、マグネトロンスパッタ装置を用い、ＴｉＯ2 セラミックスをターゲットとして、Ａｒガス１Paの圧力で、１３．５６MHz 高周波電力密度２W/cm2 の条件で成膜を行つた。
【０１１３】
このときの成膜速度は約２nm/min であり、スパッタリング時間を調製することで膜厚１００nmのバッファ層を得た。このとき形成されたＢａＴｉＯ3 薄膜は、アモルフアス状態であり、膜密度は８０〜９０％であった。また、スパッタリングされた膜の比誘電率は、膜の導電性が高く測定できなかったが、この膜を６００℃で熱処理したところ、比誘電率８０の値が得られた。この膜は、６００℃の温度で熱処理を行ったが、５００〜７００℃の温度で熱処理を行っても結果は同様であった。
【０１１４】
これらの基板上に、溶液塗布焼成法を用いて誘電体層を形成した。溶液塗布焼成法による誘電体層の形成方法として、以下の方法で作製したＰＺＴのゾルゲル液を用意し、溶液塗布焼成法前駆体溶液として用いた。先ず、バッファ層が形成された基板に、前駆体溶液をスピンコーティング法にて塗布し、７００℃で１５分間焼成する作業を所定回繰り返した。
【０１１５】
基本的なゾルゲル液の作製方法は、８．４９ｇの酢酸鉛三水和物と、４．１７ｇの１．３プロパンジオールを約２時間、加熱撹拌し、透明な溶液を得た。これとは別に、３．７０ｇのジルコニウム・ノルマルプロポキシド７０質量％、１−プロパノール溶液と、１．５８ｇのアセチルアセトンを乾燥窒素雰囲気中で３０分間加熱撹拌し、これに３．１４ｇのチタニウム・ジイソプロポキシド・ビスアセチルアセトネート７５質量％、２−プロパノール溶液と、２．３２ｇの１．３プロパンジオールを加え、更に２時間加熱撹拌した。これら２つの溶液を８０℃で混合し、乾燥窒素雰囲気中で２時間加熱撹拌し、褐色透明な溶液を作製した。この溶液を１３０℃で数分間保持することにより副生成物を取り除き、更に３時間加熱撹拌することによりＰＺＴ前駆体溶液を作製した。
【０１１６】
ＰＺＴ前駆体溶液の粘度調製は、ｎ−プロパノールを用いて希釈することにより行った。単層当たりの誘電体層の膜厚は、スピンコーティング条件、およびゾルゲル液の粘度を調製することにより、１層約０．７μm とした。上記ゾルゲル液をＰＺＴ前駆体溶液として、スピンコーティングによる塗布と焼成を４回繰り返すことで、膜厚が約３μm厚のＰＺＴ誘電体層を形成した。
【０１１７】
また、この厚膜セラミックス誘電体層と溶液塗布焼成法によるＰＺＴ層の積層構造での誘電率は、全体膜厚が３０μmで変わらないと仮定した場合、約２８００になった。
【０１１８】
得られた、ＰＺＴ誘電体層（平坦化層）付基板について、クラック、剥離、断線率、およびパーティクルについて評価した。評価は断線以外は目視観察によるものとし、断線の有無はＨＰ３４５６Ａデジタルメータを用い、一つの電極パターンの一端から他端までの抵抗が１ＭΩ以上のものを断線と判断した。結果を表１に示す。
【０１１９】
【表１】
0004685253.tif 000002
【０１２０】
図３から８は、本実施例のＰＺＴゾルゲル液を用い、スパッタ法によって形成したＢａＴｉＯ3 バッファ層の膜厚を各種変えた条件で、１層目の誘電体層を形成したときのＳＥＭおよび光学顕微鏡写真である。
【０１２１】
ここで、図３：サンプル１（ＳＥＭ写真：長辺=500μm）、図６：サンプル２（ＳＥＭ写真：長辺=250μm）、図７サンプル３（ＳＥＭ写真：長辺=250μm）、図８サンプル６（ＳＥＭ写真：長辺=250μm）、図４：サンプル１０（光学顕微鏡写真：長辺=1000μm）、図３：サンプル１１（光学顕微鏡写真：長辺=1000μm）である。
【０１２２】
図から明らかなように、ＢａＴｉＯ3 バッファ層が無い場合には、高密度のクラックが生じ、特にＡｕレジネートを用いた電極のサンプルで著しい。また、ＢａＴｉＯ3 バッファ層が１０nm以上の場合、クラックは等しく減少し、１００nmでは全くクラックが発生しない。
【０１２３】
また、表１から明らかなように、ＢａＴｉＯ3 バッファ層を持たない場合、下部電極の断線が発生し、さらにパーティクルの発生が確認された。
【０１２４】
これに対し、ＢａＴｉＯ3 バッファ層が１０nm以上の場合、下部電極の剥離は認められず、さらに膜厚がが１００nmではクラック、パーティクルの発生も全く認められなかった。
【０１２５】
また、バッファ層と誘電体層を合わせた実効誘電率は、バッファ層がある場合もほとんど変化が認められなかった。これは、バッファ層のＢａＴｉＯ3 膜が成膜簿点ではアモルフアスで低誘電率であっても、組成が高誘電率誘電体組成であるため、上部の誘電体層を溶液塗布焼成法で形成する際の高温処理で結晶化し、高誘電率化するためと考えられる。
【０１２６】
また、同膜厚のＳｒＴｉＯ3 バッファ層とＴｉＯ2 バッファ層を用いた場合も、下部電極の剥離は全く発生せず、パーティクルの発生も認められなかった。
【０１２７】
次に、表１のサンプル１，２，３，６，８，９，１０および１１の誘電体層付基板を用いて、ＥＬ素子を作製した。
【０１２８】
発光層は、２００℃に加熱した状態でＭｎをドープしたＺｎＳ蒸着源を用い、ＺｎＳ発光体薄膜を膜厚０．８μm となるよう真空蒸着法により形成した後、真空中６００℃で１０分間熱処理した。
【０１２９】
次に、絶縁体層としてＳｉ3Ｎ4 薄膜と上部電極層としてＩＴＯ薄膜をスパッタリング法により順次形成することによりＥＬ素子とした。その際、上部電極層のＩＴＯ薄膜はメタルマスクを成膜時に用いることにより、幅１mmのストライプ状にパターニングした。発光特性は、得られた素子構造の下部電極、上部透明電極から電極を引き出し、１kHzのパルス幅５０μｓにて発光輝度が飽和するまでの電界を印加して測定した。また、それぞれのＥＬ素子を所定の個数ずつ作製し評価した。
【０１３０】
その結果、いずれのサンプルも、飽和輝度７０００cd／m2 が得られたが、サンプル６，８は、発光しきい値が１６０V であったのに対し、サンプル９は発光しきい値が１７０V と上昇した。これはサンプル９に用いたＴｉＯ2 膜の誘電率がサンプル６，８のＢａＴｉＯ3 とＳｒＴｉＯ3 に比較して小さいためと考えられる。
【０１３１】
また、サンプル１，２，１０は下部電極層の断線による非発光画素が発生し、特にサンプル１０で顕著であった。また、サンプル１，２，３，１０は、発光部（画素）内に異常発光点や非発光点が発生した。これはパーティクルの発生により、発光層中にピンホールや発光層膜厚の薄い部分が形成されたことが原因と考えられる。
【０１３２】
【発明の効果】
以上のように、本発明によれば、厚膜セラミックス誘電体層の表面平坦性をゾルゲル誘電体層で確保したＥＬ素子において、ゾルゲル誘電体層を付加することによって発生する下部電極層の剥離や断線を防止し、欠陥のない信頼性の高いＥＬ素子を提供することができる。
【図面の簡単な説明】
【図１】本発明のＥＬ素子の基本構成を示した一部概略断面図である。
【図２】本発明のＥＬ素子の他の基本構成を示した一部概略断面図である。
【図３】実施例のＰＺＴ誘電体層（平坦化層）付基板の表面を撮影した図面代用写真である。
【図４】実施例のＰＺＴ誘電体層（平坦化層）付基板の表面を撮影した図面代用写真である。
【図５】実施例のＰＺＴ誘電体層（平坦化層）付基板の表面を撮影した図面代用写真である。
【図６】実施例のＰＺＴ誘電体層（平坦化層）付基板の表面を撮影した図面代用写真である。
【図７】実施例のＰＺＴ誘電体層（平坦化層）付基板の表面を撮影した図面代用写真である。
【図８】実施例のＰＺＴ誘電体層（平坦化層）付基板の表面を撮影した図面代用写真である。
【図９】従来の薄膜ＥＬ素子の基本構成を示した一部概略断面図である。
【図１０】従来の厚膜ＥＬ素子の基本構成を示した一部概略断面図である。
【図１１】従来の誘電体層の焼成時における膜厚変化を示したグラフである。
【符号の説明】
１    基板
２    下部電極
３    バッファ層
４    厚膜誘電体層
５    誘電体層
６    薄膜絶縁体層
７    発光層
８    薄膜絶縁体層
９    透明電極層
１０    交流電源
１１    基板
１２    下部電極
１４    厚膜誘電体層
１５    誘電体層
１６    薄膜絶縁体層
１７    発光層
１８    薄膜絶縁体層
１９    透明電極層
２０    交流電源
【図１】
0004685253.tif 000003
【図２】
0004685253.tif 000004
【図３】
0004685253.tif 000005
【図４】
0004685253.tif 000006
【図５】
0004685253.tif 000007
【図６】
0004685253.tif 000008
【図７】
0004685253.tif 000009
【図８】
0004685253.tif 000010
【図９】
0004685253.tif 000011
【図１０】
0004685253.tif 000012
【図１１】
0004685253.tif 000013