(57)【特許請求の範囲】
【請求項１】
テストサンプルの特定位置上の電気的性質をテストする多探針プローブであって，
（ａ）  第１の表面（１６）を規定する支持体（１２）と，
（ｂ）  第１の多数の導電性プローブアーム（１４ａ，１８ａ；１４ｂ，１８ｂ；１４ｃ，１８ｃ；１４ｄ，１８ｄ）であって，各々が前記支持体（１２）の前記第１の表面（１６）と共面関係に位置決めされる近端および遠端を規定し，かつ前記導電性プローブアーム（１４ａ，１８ａ；１４ｂ，１８ｂ；１４ｃ，１８ｃ；１４ｄ，１８ｄ）はその前記近端において前記支持体（１２）に接続され，前記支持体（１２）から自由に延びる前記遠端を有し，前記第１の多数の導電性プローブアーム（１４ａ，１８ａ；１４ｂ，１８ｂ；１４ｃ，１８ｃ；１４ｄ，１８ｄ）に個別の撓み運動を与える第１の多数の導電性プローブアーム（１４ａ，１８ａ；１４ｂ，１８ｂ；１４ｃ，１８ｃ；１４ｄ，１８ｄ）と，
（ｃ）  前記導電性プローブアームは，前記ウエーハ本体と面接触の関係でその上に前記導電性プローブアーム（１４ａ，１８ａ；１４ｂ，１８ｂ；１４ｃ，１８ｃ；１４ｄ，１８ｄ）を堆積により製作し，前記支持体（１２）を提供する前記ウエーハ本体の一部を除去し，前記支持体（１２）から自由に延びる前記導電性プローブアーム（１４ａ，１８ａ；１４ｂ，１８ｂ；１４ｃ，１８ｃ；１４ｄ，１８ｄ）を提供することを含む前記多探針プローブの製作工程から作り出され，
（ｄ）  前記多探針プローブはさらに，前記第１の多数の導電性プローブアーム（１４ａ，１８ａ；１４ｂ，１８ｂ；１４ｃ，１８ｃ；１４ｄ，１８ｄ）間の前記支持体（１２）の前記第１の表面（１６）に関して低められた第２の表面（１６）上に規定された第２の多数のエリア上に位置決めされる第２の多数の導電性電極を含み，さらに該導電性電極および前記導電性プローブアーム（１４ａ，１８ａ；１４ｂ，１８ｂ；１４ｃ，１８ｃ；１４ｄ，１８ｄ）間に絶縁間隔を含み，前記第２の多数の導電性電極はアクティブガーディング(active guarding) に特に適しており，
前記第２の多数の低められたエリアは前記支持体上の前記第１の多数の導電性プローブアームをアンダーカットして，前記支持体に対向する前記導電性プローブアームの表面よりも小さい前記支持体の支持面を提供する多探針プローブ。
【請求項２】
請求項１記載の多探針プローブであって，前記第１の多数の導電性プローブアームは単向性であり，前記支持体の第１の多数の平行自由延長部を構成する多探針プローブ。
【請求項３】
請求項１または２記載の多探針プローブであって，前記第１の多数の導電性プローブアームは２の倍数であり，少なくとも２本の前記導電性プローブアームから６４本の前記導電性プローブアームの範囲である多探針プローブ。
【請求項４】
請求項１−３のいずれかに記載の多探針プローブであって，前記第１の多数の導電性プローブアームは実質的に矩形の断面を有し，幅のディメンジョンを前記支持体の前記第１の表面に垂直な前記矩形断面のライン間の距離として，奥行きのディメンジョンを前記支持体の前記第１の表面に平行な前記矩形断面のライン間の距離として，かつ長さのディメンジョンを前記導電性プローブアームの前記近端からその前記遠端までの距離として規定する多探針プローブ。
【請求項５】
請求項４記載の多探針プローブであって，前記第１の多数の導電性プローブアームは前記長さ対幅の比が，５００：１から５：１の範囲内である多探針プローブ。
【請求項６】
請求項５記載の多探針プローブであって，前記第１の多数の導電性プローブアームは前記幅対奥行きの比が２０：１から２：１の範囲内である多探針プローブ。
【請求項７】
請求項１−６のいずれかに記載の多探針プローブであって，前記第１の多数の導電性プローブアームはその前記遠端から延びるテーパー付きエレメントを有する多探針プローブ。
【請求項８】
請求項１−６のいずれかに記載の多探針プローブであって，前記第１の多数の導電性プローブアームはその前記遠端から延びる尖った形状のエレメントを有する多探針プローブ。
【請求項９】
請求項１−６のいずれかに記載の多探針プローブであって，前記第１の多数の導電性プローブアームはその前記遠端から延びる拡大円形，楕円形もしくは直交方形エレメントを有する多探針プローブ。
【請求項１０】
請求項１−９のいずれかに記載の多探針プローブであって，前記第１の多数の導電性プローブアームはその長さが２０μｍから２ｍｍの範囲内である多探針プローブ。
【請求項１１】
請求項１−１０のいずれかに記載の多探針プローブであって，前記第１の多数の導電性プローブアームはその遠端の分離が１μｍから１ｍｍの範囲内である多探針プローブ。
【請求項１２】
請求項１−１１のいずれかに記載の多探針プローブであって，前記第１の多数の導電性プローブアームをアンダーカットする前記第２の多数の低められたエリアは，前記支持するウエーハ本体上にそれと面接触する前記導電性プローブアームを製作し，前記支持体上に前記第２の多数の低められたエリアを提供する前記ウエーハ本体の一部をＣＶＤ(chemical vapour deposition)，ＰＥＣＶＤ(plasma enhanced ＣＶＤ)，ＥＣＲ(electron cycloyton resonance) もしくはスパッタリング，機械的研削，エッチング，電子ビームリソグラフィ，ＡＦＭ(atomic force microscopy)リソグラフィもしくはレーザリソグラフィ等の高解像度リソグラフィ方法の工程により除去することを含む前記多探針プローブの製作工程から作り出される多探針プローブ。
【請求項１３】
請求項１−１２のいずれかに記載の多探針プローブであって，支持体はセラミック材料で出来ている多探針プローブ。
【請求項１４】
請求項１−１２のいずれかに記載の多探針プローブであって，支持体は半導体材料で出来ている多探針プローブ。
【請求項１５】
請求項１４記載の多探針プローブであって，前記半導体材料はＧｅ，Ｓｉもしくはその任意の組合せからなる多探針プローブ。
【請求項１６】
請求項１３−１５のいずれかに記載の多探針プローブであって，
（ａ）  前記多数の導電性プローブアーム上に位置決めされた導電層と，
（ｂ）  前記第１の多数の導電性プローブアーム間で前記支持体上の前記電極として作用する導電層と，
を含む多探針プローブ。
【請求項１７】
請求項１６記載の多探針プローブであって，前記導電層はＡｕ，Ａｇ，Ｐｔ，Ｎｉ，Ｔａ，Ｔｉ，Ｃｒ，Ｃｕ，Ｏｓ，Ｗ，Ｍｏ，Ｉｒ，Ｐｄ，Ｃｄ，Ｒｅ，導電性ダイヤモンド，メタルシリサイドもしくはそれらの任意の組合せからなる多探針プローブ。
【請求項１８】
請求項１−１７のいずれかに記載の多探針プローブであって，さらに，
（ｄ）  前記第１の多数の導電性プローブアームの前記遠端から延びる第３の多数の導電性チップエレメントを含み，
（ｅ）  前記導電性チップエレメントは前記第１の多数の導電性プローブアームの前記遠端における電子ビーム堆積のメタライゼーション工程から作り出される，多探針プローブ。
【請求項１９】
請求項１８記載の多探針プローブであって，前記第３の多数の導電性チップエレメントの各々がプライマリセクションおよびセカンダリセクションを含み，前記導電性チップエレメントはその各プライマリセクションを介して前記導電性プローブアームに接続されており，前記セカンダリセクションは自由接触端を規定する多探針プローブ。
【請求項２０】
請求項１９記載の多探針プローブであって，前記プライマリセクションの各々が第１の軸方向を規定し，前記第１の軸方向は前記支持体と前記自由接触端間の合計距離の増加を構成する多探針プローブ。
【請求項２１】
請求項２０記載の多探針プローブであって，前記プライマリセクションの前記第１の軸方向は前記第３の多数の導電性チップエレメントの前記自由接触端間の分離の減少を構成する多探針プローブ。
【請求項２２】
請求項２０または２１記載の多探針プローブであって，前記プライマリセクションの前記第１の軸方向は前記第３の多数の導電性チップエレメントの隣接する前記自由接触端間の分離の減少を構成する多探針プローブ。
【請求項２３】
請求項１９−２２のいずれかに記載の多探針プローブであって，前記セカンダリセクションの各々が第２の軸方向を規定し，前記第２の軸方向は前記支持体と前記自由接触端間の合計距離の増加を構成する多探針プローブ。
【請求項２４】
請求項２３記載の多探針プローブであって，前記セカンダリセクションの前記第２の軸方向は前記第３の多数の導電性チップエレメントの前記自由接触端間の分離の減少を構成する多探針プローブ。
【請求項２５】
請求項２３または２４記載の多探針プローブであって，前記セカンダリセクションの前記第２の軸方向は前記第３の多数の導電性チップエレメントの隣接する前記自由接触端間の分離の減少を構成する多探針プローブ。
【請求項２６】
請求項２０−２２のいずれかに記載の多探針プローブであって，前記プライマリセクションの前記第１の軸方向は前記支持体の前記第１の表面により規定される面に平行に延びる多探針プローブ。
【請求項２７】
請求項２３−２５のいずれかに記載の多探針プローブであって，前記セカンダリセクションの前記第２の軸方向は前記支持体の前記第１の表面により規定される平行に延びる多探針プローブ。
【請求項２８】
請求項１９−２７のいずれかに記載の多探針プローブであって，前記第３の多数の導電性チップエレメントは１ｎｍ−１００ｎｍの範囲の前記導電性チップエレメントの前記自由接触端の分離を有する多探針プローブ。
【請求項２９】
請求項１９−２８のいずれかに記載の多探針プローブであって，前記導電性チップエレメントの各々が導電性プローブアームの前記遠端と前記導電性チップエレメントの前記自由接触端との間の距離として全長を規定し，前記全長は１００ｎｍから１００μｍの範囲である多探針プローブ。
【請求項３０】
請求項１８−２９のいずれかに記載の多探針プローブであって，前記第３の多数の導電性チップエレメントの数は前記第１の多数の導電性プローブアームに等しい多探針プローブ。
【請求項３１】
請求項１８−２９のいずれかに記載の多探針プローブであって，前記第３の多数の導電性チップエレメントの数は前記第１の多数の導電性プローブアームよりも少ない多探針プローブ。
【請求項３２】
請求項１８−２９のいずれかに記載の多探針プローブであって，前記第３の多数の導電性チップエレメントの数は前記第１の多数の導電性プローブアームよりも多い多探針プローブ。
【請求項３３】
請求項１８−３２のいずれかに記載の多探針プローブであって，前記導電性チップエレメントの各々が直径を規定し，前記直径は１０ｎｍから１μｍの範囲である多探針プローブ。
【請求項３４】
請求項１８−３３のいずれかに記載の多探針プローブであって，前記第３の多数の導電性チップエレメントは主として炭素からなる多探針プローブ。
【請求項３５】
請求項１８−３４のいずれかに記載の多探針プローブであって，前記第３の多数の導電性チップエレメントはさらにある濃度の混入物からなる多探針プローブ。
【請求項３６】
請求項１８−３５のいずれかに記載の多探針プローブであって，前記第３の多数の導電性チップエレメントは傾斜電子ビーム堆積工程から作り出される多探針プローブ。
【請求項３７】
請求項１８−３５のいずれかに記載の多探針プローブであって，前記第３の多数の導電性チップエレメントは垂直電子ビーム堆積工程から作り出される多探針プローブ。
【請求項３８】
請求項１８−３５のいずれかに記載の多探針プローブであって，前記第３の多数の導電性チップエレメントは傾斜電子ビーム堆積と垂直電子ビーム堆積の組合せ工程から作り出される多探針プローブ。
【請求項３９】
請求項１８−３８のいずれかに記載の多探針プローブであって，前記第３の多数の導電性チップエレメントの前記メタライゼーションはインシチュー(in-situ)金属堆積工程から作り出される多探針プローブ。
【請求項４０】
請求項１８−３８のいずれかに記載の多探針プローブであって，前記第３の多数の導電性チップエレメントの前記メタライゼーションはエクスシチュー(ex-situ) 金属堆積工程から作り出される多探針プローブ。
【請求項４１】
テストサンプルの特定位置上の電気的性質をテストする多探針テスト装置であって，該装置は，
（i）  前記テストサンプルを受け入れて支持する手段と，
（ii）  テスト信号を発生する電気発生器手段および測定信号を検出する電気測定手段を含む電気的性質テスト手段と，
（iii）  前記電気的性質テスト手段と通信する請求項１−４０のいずれかに記載の多探針プローブと，
（iv）  前記テストサンプルの電気的性質のテストを行うため，前記導電性プローブアーム（１４ａ，１８ａ；１４ｂ，１８ｂ；１４ｃ，１８ｃ；１４ｄ，１８ｄ）を前記テストサンプルの前記特定位置と接触するように前記テストサンプルに対して前記多探針プローブを移動させる往復手段とを含む，多探針テスト装置。
【請求項４２】
請求項４１記載の多探針テスト装置であって，前記電気的性質テスト手段はさらに前記テストサンプルの電気的性質プロービング手段を含む多探針テスト装置。
【請求項４３】
請求項４１または４２記載の多探針テスト装置であって，前記往復手段はさらに前記多探針プローブに対する保持手段を含む多探針テスト装置。
【請求項４４】
請求項４３記載の多探針テスト装置であって，さらに前記テストサンプルを横切って前記保持手段を位置決めして，前記テストサンプルに対する前記保持手段の位置を記録する位置決め手段を含む多探針テスト装置。
【請求項４５】
請求項４４記載の多探針テスト装置であって，前記位置決め手段は前記テストサンプルと共面方向および前記テストサンプルに垂直な方向である全ての空間方向に機動性を有する多探針テスト装置。
【請求項４６】
請求項４４または４５記載の多探針テスト装置であって，前記位置決め手段はさらに，前記多探針プローブに対して角位置を与えるため，前記保持手段の角運動を与える手段を含む多探針テスト装置。
【請求項４７】
請求項４４または４５記載の多探針テスト装置であって，前記位置決め手段はさらに，前記多探針プローブに対して角位置を与えるため，前記テストサンプルの表面に平行な軸に沿って前記保持手段の角運動を与える手段を含む多探針テスト装置。
【請求項４８】
請求項４４または４５記載の多探針テスト装置であって，前記位置決め手段はさらに，前記多探針プローブに対して角位置を与えるため，前記テストサンプルの表面に垂直な軸に沿って前記保持手段の角運動を与える手段を含む多探針テスト装置。
【請求項４９】
請求項４４−４８のいずれかに記載の多探針テスト装置であって，前記位置決め手段はさらに前記テストサンプルと前記多探針プローブとの間の接触を感知する手段を含む多探針テスト装置。
【発明の詳細な説明】
【０００１】
(発明の分野)
本発明は一般的にテストサンプルの特定位置における電気的性質をテストする技術に関し、特に、例えばＬＳＩおよびＶＬＳＩ複合体の半導体集積回路をプロービングおよび解析する技術に関する。
【０００２】
（関連技術の説明）
テストサンプルの電気的性質をテストするために最も広く使用されている技術には、国際特許出願ＷＯ９４／１１７４５に記載されているような四探針プローブを利用して被処理半導体ウエーハの表面の抵抗率もしくはキャリヤ濃度プロフィールを発生することが含まれる。さらに、例えば、エス．エム．スツェ，Semiconductor devices-Physics and Technology, Wiley New York(1985)を参照されたい。
【０００３】
図１に一般的に示すように、従来の四探針プローブ技術は典型的にインライン構成として位置決めされる点を有する。図２に詳細に示すように、2つの周辺点に電流を加えることにより、四探針プローブの2つの内部点で電圧を測定することができる。したがってテストサンプルの電気的抵抗率を次式で求めることができ、
ρ＝ｃ・（Ｖ／Ｉ）
ここに、Ｖは内部の点間で測定した電圧であり、Ｉは周辺点に加えられる電流であり、ｃはテストサンプルの表面接触分離ｄおよびディメンジョンによって決まるジオメトリファクタである。修正係数を計算するためのいくつかの方式が開発されており、エフ．エム．スミツ，Measurement of Sheet Resistivities with the Four-Point Probe, Bell System Technical L. 37,711(1985),EP0299875B1,およびジェー．シおよびワイ．サン，New method for calculation of the correction factors for the measurement of sheet resistivity of a square sample with a square four-point probe, Rev.Schi.Instrum.681814(1997)を参照されたい。
【０００４】
四探針プローブは一般的に、例えば半導体ウエーハである、テストサンプルと接触位置決めされる4つのタングステンもしくは固体炭化タングステンからなっている。外部位置決めシステムが四探針プローブをウエーハ表面に対して垂直な方向に移動させることにより半導体ウエーハと物理的に接触させる。例えばでこぼこのウエーハ表面に四探針が全て物理的に接触することを保証するために、ウエーハ表面に対して垂直な圧力を四探針プローブに加えなければならない。したがって、表面上のチップからの圧力はチップ間で変動する。チップは典型的には０．５ｍｍ程度の図１に示す距離ｄだけ離されている。
【０００５】
前記した四探針プローブに替わるものは米国特許第５，３４７，２２６号に開示され本開示の一部としてここに組み入れられているＳＲ（広がり抵抗）プローブである。ＳＲプローブは１本のカンチレバーアーム上に配置された2つのプローブチップからなっている。ＳＲプローブは、半導体ウエーハのでこぼこな表面との物理的接触を正確に制御するために加えられる圧力等を監視しながら、外部位置決めシステムによりウエーハ表面と物理的に接触させられる。しかしながら、チップは同じカンチレバービーム上に配置されているため、最大圧力を監視しながら監視された圧力により１つのチップは物理的接触が悪いままとされることがある。
【０００６】
さらに、抵抗測定方法および測定プローブ製作方法に関する一般的技術分野について説明されている米国特許第５，４７５，３１８号、米国特許第５，５４０，９５８号、米国特許第５，５５７，２１４号、欧州特許ＥＰ０４６６２７４および欧州特許出願ＥＰ９８６１００２３．８、独国特許出願ＤＥ１９６４８４７５および日本国特許出願ＪＰ０７１９９２１９、ＪＰ０１１４７３７４およびＪＰＨ８−１５３１８を参照されたい。米国特許は本開示の一部としてここに組み入れられている。さらに、ＩＥＥＥ１９８９,ｐｇ．２８９−２９２，第７号のスーニルホン等の design and fabrication of a monolithic high-density probe card for high-frequency on-wafer testing に関する論文、ＩＥＥＥ１９９６,ｐｇ．４２９−４３４，第６号のチャンジオールリー等のhigh-density silicon microprobe arrays for LCD pixel inspection に関する論文、Journal of Vacuum Science & Technology B (Microelectronics Processing and Phenomena) １９９１ 第９号,ｐｇ．６６６のテー．フジイ等の micropattern measurement with an atomic force microscope に関する論文、Journal of Vacuum Science & Technology B (Microelectronics Processing and Phenomena) １９９３ 第１１号，ｐｇ．２３８６のエッチ．ダブリュ．ピー．クープ等の Constructive three-dimensional lithography with electron beam induced deposition for quantum effect devices に関する論文、Journal of Vacuum Science & Technology B (Microelectronics Processing and Phenomena) １９９６ 第１４号,ｐｇ．６のエッチ．ダブリュ．クープ等の conductive dots, wires, and supertips for field electron emitters produced by deposition on samples having increased temperature に関する論文、および Physics Rev. B １９９５第５1号、ｐｇ．５５０２のキュー．ニウ等の double tip scanning tunneling microscope for surface analysis に関する論文を参照されたい。
【０００７】
さらに、テストされるテストサンプルの表面との接触の確立に関する前記制限とは別に、従来技術のプローブはテスト技術の小型化に関して限界を有し、それはこれまで知られているプローブは任意の2つのチップ間の最大間隔を０．５ｍｍ程度の寸法に制限するためであり、それは、特に四探針プローブに関する限り、製造技術に個別のテストピンを機械的に位置決めおよび拘束することが含まれるためであり、またＳＲプローブに関する限り全体構造に関して極端な複雑さを示しまたＳＲプローブの全体構造によりＳＲプローブの利用に関してある欠点があるためである。
【０００８】
装置の接合部を破壊せずに半導体ウエーハ上の個別のデバイスの電気的性質を求めるのに利用できる技術は現在ないように見える。したがって、半導体ウエーハ表面の破壊の可能性を最小限に抑えながら、個別のデバイス上で高分解能電気的性質測定を実施することができる装置に対する必要性が生じている。
【０００９】
本発明の目的は従来のテスト技術に比べてより小さいディメンジョンの電子回路をテストすることができるテストプローブ、特にテストピン間の間隔を１００ｎｍ程度の、例えば、１ｎｍ−１μｍもしくはそれ以下の０．５ｍｍよりも小さい間隔とすることができる新しいテストプローブを提供することである。
【００１０】
本発明の特別な利点は、本発明に従ったテストプローブが個別に曲げたり撓めたりすることができるプローブアームを含んでいるため、新しい多探針プローブを含む新しいテスト技術により任意のテストピンとテストサンプルの特定位置との間に信頼できる接触を確立するのにプローブを利用できるという事実に関連している。
【００１１】
本発明の特徴は、本発明に従ったテストプローブを電子回路の製作とコンパチブルな工程で製作することができるため、測定電子装置をテストプローブ上に一体化することができ、プレーナ技術、ＣＭＯＳ技術、厚膜技術もしくは薄膜技術およびＬＳＩおよびＶＬＳＩ製作技術を含む任意適切な回路技術により作られる任意のデバイス上でテストを実施することができるという事実に関連している。
【００１２】
前記目的、前記利点および前記特徴は、本発明の好ましい実施例の下記の説明から自明となる非常にたくさんの他の目的、利点および特徴と共に、本発明の第１の特徴に従って、テストサンプルの特定位置における電気的性質をテストする多探針プローブによって得られ、それは、
（ａ）  支持体と、
（ｂ）  第１の多数の導電性プローブアームであって、前記支持体の表面と共面に位置決めされ、前記支持体から自由に延び、前記第１の多数の導電性プローブアームの個別に撓むことができる動作を与える第１の多数の導電性プローブアームと、を含み、
（ｃ）  前記導電性プローブアームは前記導電性プローブアームを前記支持ウエーハ本体上にそれと面接触させて製作し、前記支持体を提供する前記ウエーハ本体の一部を除去して前記支持体から自由に延びる前記導電性プローブアームを提供することを含む前記多探針プローブの製作工程から作り出される。
【００１３】
本発明の基本的な実現に従って、本発明の第１の特徴に従った多探針プローブは、特に支持体からプローブが製作されるプレーナ技術を含む、電子回路製作技術に従って実現され、それは第１の多数の導電性プローブアームがその上に製作されるウエーハ本体から作り出され、ＣＶＤ(chemical vapor deposition)，ＰＥＣＶＤ(plasma enhanced ＣＶＤ), ＥＣＲ(electron cyclotron resonance), もしくはスパッタリング、エッチングあるいは任意他の製作技術、例えば、電子ビームリソグラフィ、ＡＦＭ(atomic force microscopy) リソグラフィもしくはレーザリソグラフィ、等の高分解能リソグラフィ法、等の任意の既知の技術により達成される堆積を含み、それから元の支持体の一部が機械的研削もしくはエッチングにより除去されて自由に延びる導電性プローブアームが作り出され、それは本発明の第１の特徴に従って多探針プローブのテストピンを構成する本発明の特徴を示す。
【００１４】
元のウエーハ本体から除去されて導電性プローブアームを支持する本体を作り出す前記部分は元のウエーハ本体の非主要部もしくは主要部を構成することができ、支持体は本発明に従った多探針プローブの別の実施例に従って、導電性プローブアームの自由に延びる部分に比べて寸法的に非主要部もしくは主要部を構成することができる。
【００１５】
本発明の基本的実現に従って本発明の第１の特徴に従った多探針プローブの特徴を示す導電性プローブアームにより、テストサンプルの表面に関して垂直に移動される前記した四探針プローブから明確なテストされるテストサンプルの表面に関して導電性プローブアームの角位置決めにおける多探針プローブの接触が可能とされる。多探針プローブの導電性プローブアームの角方位により可撓性で弾性湾曲可能な導電性プローブアームはテストサンプルの任意特定の所期位置に接触して、問題とする位置と信頼度の高い電気的接触を達成することができる。
【００１６】
湾曲もしくは撓んで導電性プローブアームと接触するテストサンプルに関する導電性プローブアームの角位置決めを利用して多探針プローブとテストサンプルのテスト位置間の接触を確立する本発明の特徴を示す技術により、プローブアームはテストされるテストサンプルを機械的に破壊したり劣化させることを防止され、それはＬＳＩおよびＶＬＳＩ回路等の特定用途においては決定的に重要なことである。
【００１７】
従来技術の四探針プローブアームとは異なり、第１の多数の導電性プローブアームを含む本発明に従った多探針プローブは、導電性プローブアームを互いにかつ支持体に対して任意の相互方位としてテストされる特定のテストサンプル等の特定の必要条件に適合させることができる生産技術を利用するため、任意適切な構成とすることができる。この点について、本発明の特定の特徴、すなわち電子回路を生産するのに使用される技術とコンパチブルな生産技術を利用する可能性、により多探針プローブはマイクロシステム用の既存のＣＡＤ／ＣＡＭ技術を利用して特定の必要条件に従って容易に構成することができる。しかしながら、本発明の第１の特徴に従った多探針プローブの好ましい実施例に従って、第１の多数の導電性プローブアームは支持体の多数の平行な自由延長部を一方向に構成している。
【００１８】
特定の必要条件、特に、テストサンプルを構成する被テスト電子回路の特定の構成もしくはジオメトリに従って本発明の第１の特徴に従って多探針プローブを構成する前記した可能性により、導電性プローブアームは支持体の１表面上に位置決めすることができ、あるいは、別の実施例に従って支持体の２つの対向面上に、あるいは支持体の非対向面上、例えば、立方支持体の隣接表面上に位置決めすることができる。
【００１９】
本発明の第１の特徴に従った多探針プローブの１表面上の第１の多数の導電性プローブアームは２の倍数からなり、少なくとも２本の導電性プローブアームから６４本の導電性プローブアームまでの範囲であり、好ましい実施例として１表面上に位置決めされた４本の導電性プローブアームを有する。2つの周方向に位置決めされた導電性プローブアーム間でテストサンプルの表面にテスト信号を加えると、２つの内部導電性プローブアーム間でテストサンプルの電気的性質の情報を含むテスト信号が得られる。
【００２０】
本発明の第１の特徴に従った多探針プローブの第１の多数の導電性プローブアームは矩形断面を有し、ディメンジョンは次のように定義される、幅は多探針プローブの支持体の表面に平行であり、奥行きは多探針プローブの支持体の表面に垂直であり、長さは多探針プローブの支持体から自由に延びる導電性プローブアームの長さである。第１の多数の導電性プローブアームのディメンジョン比は長さ対幅が５００：１から５：１の範囲内であって５０：１および１０：１の比も含まれ好ましい実施例では１０：１の比であり、幅対奥行比は２０：１から２：１の範囲内であり好ましい実施例では１０：１の比である。第１の多数のプローブアームの長さは２０μｍから２ｍｍの範囲内であり好ましい実施例では２００μｍの長さである。導電性プローブアームの遠端点の分離は１μｍから１ｍｍの範囲であり、好ましい実施例では２０μｍ、４０μｍおよび６０μｍである。しかしながら、前記したように、本発明の第１の特徴に従った多探針プローブのディメンジョンは生産技術の現在の技術状況の関数として変動し、したがって本発明に対する制約とはならない。
【００２１】
第１の多数のプローブアームの遠端は本発明の第１の特徴に従った多探針プローブの支持体に対向する長さの端部に続く多様な任意の形状を含む。
【００２２】
自由に延びる導電性プローブアームの長さの連続部は尖った遠端点、テーパー付き遠端点もしくは拡大円形、楕円形もしくは直交方形遠端もしくはそれらの組合せとしての形状を含む。第１の多数の導電性プローブアームの精巧な遠端点により、ＬＦ範囲およびＨＦ範囲の周波数を含むＤＣからＲＦまでの周波数範囲におけるテストサンプルの抵抗性、容量性もしくは誘導性電気的性質である、テストサンプルの電気的性質の測定を最適化することができる。
【００２３】
本発明の第１の特徴に従った多探針プローブはさらに、特定の必要条件に従って、支持体上の第１の多数の導電性プローブアーム間の共面、持上げもしくはアンダーカットエリア上に配置された第２の多数の導電性電極を含む。第２の多数の導電性電極は第１の多数の導電性プローブアームをアクティブガード(active gurd)して漏洩抵抗を著しく低減するのに適しており、その結果、本発明の測定精度が高められる。
【００２４】
本発明の第１の特徴に従った多探針プローブの支持体の材料はセラミック材料もしくはＧｅ，Ｓｉ等の半導体材料もしくはそれらの組合せを含む。半導体材料Ｇｅ，Ｓｉもしくはそれらの組合せを使用することにより、多探針プローブの製作工程における微細製作技術が考慮され、したがって微細製作技術の利点から利益が得られる。
【００２５】
第１の多数の導電性プローブアームの頂面上の導電層および本発明の第１の特徴に従った多探針プローブ上の第２の多数の導電性電極の導電層はＡｕ，Ａｇ，Ｐｔ，Ｎｉ，Ｔａ，Ｔｉ，Ｃｒ，Ｃｕ，Ｏｓ，Ｗ，Ｍｏ，Ｉｒ，Ｐｄ，Ｃｄ，Ｒｅ，導電性ダイヤモンド、メタルシリサイドもしくはそれらの任意の組合せ等の導電性材料で作られる。
【００２６】
本発明の好ましい実施例の以下の詳細な説明から明らかである非常に多くの他の目的、利点および特徴が、本発明の特定の特徴に従って、テストサンプルの特定位置における電気的性質をテストする多探針プローブによって得られ、それは、さらに、
（ｄ）前記第１の多数の導電性プローブアームの前記遠端から延びる第３の多数の導電性チップエレメントを含み、
（ｅ）前記導電性チップエレメントはその前記遠端における前記第１の多数の導電性プローブアーム上の電子ビーム堆積のメタライゼーション工程から作り出される。
【００２７】
本発明の好ましい実施例のこの特徴により導電性チップエレメントの極端に小さい分離が行われ、したがって極端に小さいディメンジョンを有する広範なテストサンプルに対する測定ツールを提供することができる。
【００２８】
第３の多数の導電性チップエレメントはプライマリセクションおよびセカンダリセクションを含むことができ、導電性チップエレメントはその各プライマリセクションを介して導電性プローブアームに接続され、セカンダリセクションは自由接触端を規定する。それにより多探針プローブのいくつかの任意の構成および設計が得られる。
【００２９】
本発明の特定の特徴に従った多探針プローブは各プライマリセクションに対する第１の軸方向を規定し、第１の軸方向は支持体と自由接触端間の合計距離の増加を構成する。プライマリセクションの軸方向は第３の多数の導電性チップエレメントの自由接触端間の分離の減少を構成し、もしくは隣接する第３の多数の導電性チップエレメントの自由接触端間の分離の減少を構成する。さらに、各セカンダリセクションに対する第２の軸方向が規定され、第２の軸方向は支持体と自由接触端間の合計距離の増加の増加を構成する。セカンダリセクションの第２の軸方向は第３の多数の導電性チップエレメントの自由接触端間の分離の減少を構成する。セカンダリセクションに対する第２の軸方向は隣接する第３の多数の導電性チップエレメントの自由接触端間の分離の減少を構成する。
【００３０】
さらに、プライマリセクションの第１の軸方向は支持体の第１の表面により規定される面に平行な方向、もしくは支持体の第２の表面により規定される面に向かって収束する方向に延びる。同様に、セカンダリセクションの第２の軸方向は支持体の第１の表面により規定される面に平行な方向、もしくは支持体の第２の表面により規定される面に向かって収束する方向に延びる。これらの設計構成により多様なテストサンプルを検査する広範な可能性が得られる。
【００３１】
第３の多数の導電性チップエレメントは第１の多数の導電性プローブアームに等しいか、第１の多数の導電性プローブアームよりも少ないか、あるいは第１の多数の導電性プローブアームよりも多くすることができ、好ましい応用は２で割れる第３の多数の導電性チップエレメントを有する。
【００３２】
第３の多数の導電性チップエレメントは１ｎｍ−１００ｎｍの範囲の導電性チップエレメントの自由接触端の分離を有し、好ましい応用では、２ｎｍ，５ｎｍ，１０ｎｍ，２０ｎｍ，５０ｎｍ，１００ｎｍの分離を有する。
【００３３】
導電性チップエレメントのディメンジョンは導電性プローブアームの遠端と導電性チップエレメントの自由接触端間の距離として全長を規定し、全長は１００ｎｍから１００μｍの範囲内であり、好ましい応用では全長は５００ｎｍから５０μｍおよび１μｍから１０μｍの範囲内であり、直径は１０ｎｍから１μｍの範囲内であり、好ましい応用では全長は５０ｎｍから５００ｎｍの範囲内である。
【００３４】
第３の多数の導電性チップエレメントの生産に利用される材料は主としてカーボンからなり、さらのある濃度の混入物を含む。
【００３５】
第３の多数の導電性チップエレメントは傾斜電子ビーム堆積工程、垂直電子ビーム堆積工程、もしくは傾斜電子ビーム堆積と垂直電子ビーム堆積の組合せ工程から作り出すことができる。第３の多数の導電性チップエレメントのメタライゼーションはインシチュー(in-situ)金属堆積もしくはエクスシチュー(ex-situ)金属堆積工程から作り出すことができる。
【００３６】
前記目的、前記利点および前記特徴は、本発明の好ましい実施例の以下の詳細な説明から明らかな非常に多くの他の目的、利点および特徴と共に、本発明の第２の特徴に従って、テストサンプルの特定の位置における電気的性質をテストする多探針テスト装置によって得られ、それは、
（i）  前記テストサンプルを受け入れ支持する手段と、
（ii）  テスト信号を発生する電気発生器手段および測定信号を検出する電気測定手段を含む電気的性質テスト手段と、
（iii）  多探針プローブであって、
（ａ）  支持体と、
（ｂ）  前記支持体の表面と共面関係で位置決めされた第１の多数の導電性プローブアームであって、前記支持体から自由に延び、前記第１の多数の導電性プローブアームの個別に撓むことができる動作を与える第１の多数の導電性プローブアームとを含み、
（ｃ）  前記導電性プローブアームはそれを支持するウエーハ本体上でそれと面接触関係で製作し、前記支持体を提供する前記ウエーハ本体の一部を除去して前記支持体から自由に延びる前記導電性プローブアームを提供することを含む前記多探針プローブの製作工程から作り出され、
（ｄ）  前記電気的性質テスト手段と連絡する前記多探針プローブと、
（iv）  前記多探針プローブを前記テストサンプルに対して移動させその前記特定位置と接触させてその電気的性質の前記テストを実施する往復手段を含んでいる。
【００３７】
本発明の第２の特徴に従った多探針テスト装置は基本的に本発明の第１の特徴に従った多探針プローブを含み、本発明の第２の特徴に従った多探針テスト装置の構成要素を構成する多探針プローブは本発明の第１の特徴に従った多探針プローブの前記特徴のいずれかに従って実現することができる。さらに、本発明の第２の特徴に従った多探針テスト装置はテストサンプルの表面へテスト信号を与える電気発生器手段を含むテストサンプルをテストする電気的性質テスト手段を含み、前記テスト信号は抵抗、インダクタンス、キャパシタンス、スルーレート、単位利得帯域幅および３ｄＢ帯域幅の測定値等の特定の必要条件に従って、ＬＦからＨＦを含むＲＦまでの電流もしくは電圧、パルス信号、ＤＣもしくは正弦波、方形波、三角波信号内容もしくはそれらの組合せを有するＡＣである。電気的性質テスト手段はさらに前記したテスト信号タイプおよび周波数範囲の測定信号を検出するファシリティを提供する電気測定手段を含み、測定テスト信号の高速フーリエ変換（ＦＦＴ）、位相同期およびリアルタイム可視化のような機能を含む広範な電気的性質テスト情報を提供する。電気的性質テスト手段は、特定の必要条件に従って、テストサンプルのプロービングを行ってテストサンプルの表面と電気的性質テスト手段間のリンクを実施するプロービング手段を特徴とする。
【００３８】
本発明の第２の特徴に従った多探針テスト装置は本発明の第１の特徴に従って多探針プローブを保持する往復手段も含み、それは本発明の第１の特徴に従って多探針プローブをテストサンプルに対して位置決めし導電性プローブアームがテストサンプルの表面上の特定の位置と物理的に接触して電気的性質のテストを実施し、かつ本発明の第１の特徴に従ってテストサンプルに対する多探針プローブの特定位置を記録し、全空間方向において０．１μｍもしくはそれよりも小さい分解能を有する。テストサンプルの表面と共面であるかあるいはそれに垂直である、全空間方向において完全な機動性を有する目的は、本発明の第１の特徴に従った１つの校正された多探針プローブを利用してテストサンプルの全表面上で多探針測定を行うことができ、したがって多数の校正の違いによる不正確さを回避することである。機動性にはテストサンプルの表面に平行な軸に沿った角動作が含まれ、本発明の第１の特徴に従ってテストサンプルの表面と多探針プローブ上の導電性プローブアームの長さとの間の角度が与えられ、導電性プローブの柔軟性を利用してテストサンプルの表面上のデバイスの破壊や劣化に対して保証され、また本発明の第１の特徴に従ってテストサンプルの表面に垂直な軸に沿って多探針プローブを３６０°回転させて任意の相互相対共面角位置を有するテストサンプルの表面上のデバイスの測定を行うことができる。
【００３９】
本発明の第２の特徴に従った多探針テスト装置はさらに、テストサンプルの表面と本発明の第１の特徴に従った多探針プローブの多数の導電性プローブアーム間の物理的接触を感知する手段を含み、テストサンプルの非破壊テストを保証してテストサンプル表面上のデバイスの破壊を回避する。
【００４０】
前記目的、前記利点および前記特徴は、本発明の好ましい実施例の以下の詳細な説明から明らかな非常に多くの他の目的、利点および特徴と共に、本発明の第３の特徴により、多探針プローブを製作する方法によって得られ、それは、
（i）  ウエーハ本体を提供するステップと、
（ii）  前記ウエーハ本体と共面かつ面関係で位置決めされた第１の多数の導電性プローブを製作するステップと、
（iv）  前記ウエーハ本体の一部を除去して前記導電性プローブアームがそれから自由に延びる支持体を構成する前記ウエーハ本体の前記非除去部から自由に延びる前記導電性プローブアームを提供するステップと、
（v）  前記第１の多数の導電性プローブアームの前記遠端から延びる第３の多数の導電性チップエレメントを製作するステップと、を含む。
【００４１】
本発明の第３の特徴に従って多探針プローブを製作する方法は支持体に関して自由に延びる導電性プローブアームを製作することができる任意の関連する製作技術を含むことができる。関連する関心のある技術は半導体微細製作技術、圧膜技術、薄膜技術およびそれらの組合せに基づいている。
【００４２】
第３の多数の導電性チップエレメントの製作は下記のステップを含む。
（ａ）  水平に平行な支持体の前記第１の表面を有する多探針プローブを顕微鏡室内の保持手段上に搭載する、
（ｂ）  前記導電性チップエレメントの前記プライマリセクションおよび前記セカンダリセクションの傾斜を示す角度αおよびβを選択する、
（ｃ）  １つの位置に電子ビームを５分間集束させて得られる第１の堆積の長さを測定することにより堆積速度を測定する、
（ｄ）  前記保持手段を傾斜および回転させ前記選択した角度αおよびβに従った前記電子ビームの角度に等しい視野角から前記第１の堆積の視野を与える、
（ｅ）  前記導電性プローブアームの前記遠端の1つの上にある長さを堆積する、
（ｆ）  前記保持手段を傾斜および回転させて第２の堆積位置の視野を与える、
（ｇ）  前記導電性プローブアームの隣接する前記遠端上に前記長さを堆積する、
（ｈ）  導電性プローブアームの分離がそのじぐざくの分割よりもおよそ１００ｎｍ大きくなるまでステップｃからｇを繰り返す、
（ｉ）  前記セカンダリセクションの傾斜を示す角度α１を選択する、
（ｊ）  前記保持手段を傾斜および回転させてβ＝０およびα＝α１を選択する、
（ｋ）  前記プライマリセクションに連続して前記セカンダリセクションを延ばす、
（ｌ）  第１および第２の堆積における電子ビームの位置を交番することにより堆積が進行することを保証する。
【００４３】
本発明の第３の特徴に従って多探針プローブを製作する方法は、さらに、第１の多数の導電性プローブアームの遠端から延びる第３の導電性チップエレメントに導電層を施す技術とすることができ、電子ビーム堆積のメタライゼーションを含むことができる。
【００４４】
（実施例の詳細な説明）
好ましい実施例は多探針プローブの製作に向けられ、図３−６に関して説明される。
【００４５】
図３に中間製作状態におけるウエーハ１０、例えば半導体ウエーハの断面、を示す。それは酸化シリコン等の、電気的に絶縁する、支持層１４により被覆された基板１２の表面１６を示している。支持層１４の堆積はＣＶＤ(chemical vapour deposition)，ＰＥＣＶＤ(plasma enhanced ＣＶＤ)，ＥＣＲ(electron cyclotron resonance) もしくはスパッタリング等の任意の既知の従来技術により遂行することができる。図３に示すように、支持層１４はパターン化されエッチングされてテーパー付き端点１４ａ−ｄを有するビームを形成する。ビームは任意特定の形もしくは対称性に限定されず、適切な端点を有する任意のジオメトリとすることができる。
【００４６】
パターンは支持層１４の頂面上の４本のビームを規定するホトレジストパターン（図３には図示せず）を形成することにより形成される。ホトレジストパターンは従来のホトリソグラフィックホトレジスト形成、露光、現像および除去技術により形成される。次に、支持層は基板の頂面から支持層１４のマスクされない部分が除去されるまで、ドライエッチングやウエットエッチング等の、任意既知の従来技術を使用してエッチングされる。
【００４７】
本発明の別の実施例では、４本のビームもしくはその一部を電子ビームリソグラフィ、ＡＦＭ(atomic force microscopy) リソグラフィもしくはレーザリソグラフィ等の高分解能リソグラフィ法を使用して規定することができる。
【００４８】
支持層がパターン化されると、基板が部分的に除去されてパターン化された支持層が解放され、図４に示すように、尖った端点１４ａ−ｄを有する４本のカンチレバーを形成する。
【００４９】
好ましい実施例では、基板１２の頂面および底面に窒化シリコンの保護層（図４には図示せず）を堆積することにより基板が除去される。次に、従来のホトリソグラフィックホトレジスト形成、露光、現像および除去技術により基板の底面上にホトレジストパターンが形成される。次に、ＳＦ6およびＯ2もしくは類似の試薬を含むプラズマ内で反応性イオンエッチング（ＲＩＥ）を使用することにより基板の底面上の非マスクエリア内の窒化物層が除去され、自由に延びるプローブアームが露出されるまで水酸化カリウム（ＫＯＨ）もしくは類似の化学的性質を含むエッチング化学作用を使用して基板がエッチングされる。次に、ＲＩＥもしくは燐酸（Ｈ3ＰＯ4）または類似の化学的性質を含む化学作用によるウエットエッチングを使用して基板の頂面から窒化物の保護層が除去される。
【００５０】
図５に支持層１４をアンダーカットする基板１２のエッチングを示す。好ましい実施例では、このエッチングステップは等方性ＲＩＥエッチ等のドライエッチング法により実施される。
【００５１】
製作の最終段階を図６に示し、ウエーハの頂面上への導電層１８の堆積を含んでいる。導電層はＡｕ，Ａｇ，Ｐｔ，Ｎｉ，Ｔａ，Ｔｉ，Ｃｒ，Ｃｕ，Ｏｓ，Ｗ，Ｍｏ，Ｉｒ，Ｐｄ，Ｃｄ，Ｒｅ，導電性ダイヤモンド、メタルシリサイドもしくはそれらの組合せ等の導電性材料から作られる。あるいは、導電層は高濃度ドープ半導体材料で作ることができる。導電層は電子ビーム加熱真空蒸着、もしくは任意他の類似の既知の技術を使用して堆積することができる。支持層１４のアンダーカットにより、導電層は支持層内に作られた４本のビーム間に導電経路を生成せず、したがって4つの絶縁された電極が支持ビームの頂面上に形成され、点１８ａ−ｄはビームを介して外部位置決めおよび測定装置（図６には図示せず）に接続することができる。
【００５２】
図６に示すように、導電層の堆積により基板上に電極が作り出される。好ましい実施例では、これらの電極は導電性プローブアームのポジティブガードに使用されて、漏洩抵抗が著しく低減されしたがって本発明の測定精度が高められる。
【００５３】
再び図６について、本発明では最小プローブ端点分離ｓはおよそ１μｍである。しかしながら、最小プローブ端点分離は微細製作技術における現在の技術状態によって決まり、本発明が制約を受けることはない。したがって、微細製作技術がますます小型のデバイスを製作するにつれ、最小プローブ端点分離ｓも低減することができる。
【００５４】
動作において、外部位置決め装置は本発明に従って作られた多探針プローブをテストサンプルの表面と物理的に接触させて配置する。テストサンプルの表面と４本全部の導電性プローブアームとの電気的接触が達成されると、２本の導電性プローブアームに電流が加えられ他の２本の導電性アーム間の対応する電圧が測定される。電流を加えて電圧を検出する方法は既知の任意の方法とすることができる。
【００５５】
本発明の多探針テスト装置の好ましい実施例を図７に示す。図は多探針テスト装置１００を示し、ＸＹＺ位置決め機構を有するステージ１１２上にテストサンプル１１０が搭載される。この機構は自動的にもしくは手動で制御することができる。本発明に従って作られた多探針プローブ１０２が、０．１μｍもしくはそれよりも良好な分解能でＺ方向に移動させることができる、プローブホルダー１０４上でテストサンプルの表面上に搭載される。随意、プローブホルダー１０４は同様な空間分解能でＸおよびＹ方向に制御することができる。機構１００はＡＦＭやＳＴＭ(Scanning Tunneling Microscope) のそれと類似である。プローブ端点からの接続１１４はコントローラ１０６へ入力され、それは多探針プローブをテストサンプル１１０に対して移動させることができる。随意、テストサンプル１１０からの接続１１６もコントローラ１０６に入力することができる。コントローラ１０６はコンピュータもしくはプログラムされたマイクロコントローラとすることができる。４本のプローブアームの端点を使用して４点抵抗を監視するかあるいは４本のプローブアームの端点とテストサンプル１１０間の２点抵抗を監視することにより、コントローラ１０６は４本のプローブアームの全ての端点がテストサンプルと物理的に接触するまで多探針プローブをテストサンプルに向けて移動させることができる。プローブアーム長を有する多探針プローブをテストサンプル１１０の表面に対して、垂直よりも小さく平行よりも大きい、角度で保持することにより、完全に個別的なプローブアーム可撓性が達成され、テストサンプル頂面上の単独デバイスの破壊を回避することに関して安全な動作モードが得られる。次に、テストサンプル抵抗率の測定を行うことができ、コントローラ１０６は測定データを解析し測定情報をディスプレイ１０８上にディスプレイする。コントローラ１０６は多探針プローブに反応して、テストサンプル１１０をＸＹ面内で移動させこの手順を繰り返す。
【００５６】
図８はテストサンプルステージが標準光学顕微鏡２１４上のｘｙ位置決め２２２からなる類似の装置２００を示す。本発明に従って作られた多探針プローブ２０２が顕微鏡対物レンズ２１２上に搭載されるプローブホルダー２０４上に配置され、オペレータはテストサンプル表面上の特徴を識別しこれらの特徴における四探針測定を実施することができる。このようにして、単独超小型デバイスもしくは多結晶粒等のμｍサイズテストサンプル特徴を制御された方法でプローブすることができる。図７に示す前記した装置１００と同様に、テストサンプルに接続するリード２１６だけでなくプローブからの４本のリード２１８がコントローラ２０６に入力され、コントローラはプローブホルダーの動作を制御する出力信号２２０を出力し、コントローラ２０６は測定データを解析してディスプレイ２０８上に提示する。
【００５７】
図９は半導体ウエーハ内の取り外し可能な多探針プローブを示す。ウエーハはいくつかの多探針プローブを有することができ、それらはウエーハから分離することができる。この製作技術により極端に繰返し可能な安全な多探針プローブの製作方法が提供される。
【００５８】
図１０に電位計および電流源を含み測定を実施するのに使用される回路の回路図を示す。多探針プローブの製作に集積回路技術を応用することにより電位計、電流源および付加回路をウエーハ上に集積することができる。
【００５９】
本発明の特定の実施例はプローブアーム上にチップを成長させる電子ビーム堆積技術を利用する。図１１（ａ）は表面に垂直な関係の電子ビーム１１０３を有するプローブアームの表面１１０５から成長させて、表面に垂直な軸を有するプライマリチップ１１０１を作り出すこのような電子ビーム堆積を示す。電子ビーム１１１５を表面１１１３に関して傾けることにより、表面１１１３に垂直な予め製作されているチップ１１０７の頂部に連続して基板の表面１１１３上にプライマリチップ１１１１もしくはセカンダリチップ１１０９として傾斜電子ビーム堆積が成長する。
【００６０】
チップの電気的性質は低分圧有機金属化合物注入を利用してチップ１２０１に混入物１２０３を加え、９００Ωもの低抵抗を有するチップを得ることにより修正することができる（インシチュー(in-situ)メタライゼーション）。チップの電気的性質は、また、チップ成長の終了に続いてチップ１２０１および表面１１０５上に金属層１２０５，１２０７を作り出す金属霧もしくは蒸発１２０９を適用することにより修正することができる（イクスシチュー(ex-situ)メタライゼーション）。２つ以上の適用角度を使用して引き続き蒸発１２０９を適用することにより、チップ１１０１および表面１１０５の良好な金属カバレッジが達成され、有用なチップ１１０１が得られる。図１２にチップをメタライゼーションするための両方法を示す。
【００６１】
プローブのジオメトリの平面図、側面図および正面図を図１３に示す。プローブは電子ビーム堆積を利用してその上にプライマリチップ１３０３が成長されているプローブアーム１３０１を有して示されている。プライマリチップ１３０３はプローブアーム１３０１の軸長方向とプライマリチップ１３０３の軸長方向との間に角度１３０７（α１）を作り出す。セカンダリチップ１３０５はプローブアーム１３０１上のプライマリチップ１３０３から延びている。プライマリチップ１３０３はさらにプローブアーム１３０１の軸長方向に関して傾斜１３０９（β１）とセカンダリチップ１３０５と付加傾斜１３１１（β２）を有する。
【００６２】
いくつかのチップ構成が図１４に示されている。図１４（ａ）は４本の平行プローブアーム、２本のアウタープローブアーム１４０１および２本のインナープローブアーム１３０１上に位置決めされた2つのプライマリチップ１３０３を有する２本のインナープローブアーム１３０１、を示している。2つのプライマリチップ１３０３はそれが共通方位を指すようにインナープローブアーム１３０１の軸方向に関して角度を作り出す。図１４（ｂ）は端点が同じチップ分離を有するように位置決めされた４つのプライマリチップ１３０３，１４０３を有する４本の平行なプローブアーム１３０１，１４０１を示す。図１４（ｃ）は各々が遠端から延びるプライマリチップ１３０３，１４０３を有する４本の平行なプローブアーム１３０１，１４０１を示す。プライマリチップ１３０３を有する２本のインナープローブアーム１３０１は共通方位を指し２本のアウタープローブアーム１４０１はその軸方向を指している。図１４（ｄ）から（ｆ）はプライマリチップ１３０３，１４０３に付加されるセカンダリチップ１３０５，１４０３を示す。
【００６３】
電子ビーム堆積を応用してプライマリおよびセカンダリチップを作り出す製作方式を図１５に示す。図１５（ａ）は遠端１５０１および１５０５を有する２本のプローブアーム１３０１を示している。電子ビームは遠端１５０５の表面のコーナー１５０３に向けられて、プライマリチップ１３０３を作り出す。図１５（ｂ）に示すように、電子ビームは続いて遠端１５０１の表面のコーナー１５０７へ向けられて、第２のプライマリチップ１３０１を作り出す。この手順は２つのプライマリチップ１３０１間の分離がその間の所期ギャップＧ’よりも幾分大きくなるまで繰り返される。プライマリチップ１３０３はそれが多探針プローブの支持体から離れた向きを指すようにプローブアーム１３０１の軸方向に対する角度および遠端１５０１，１５０５に関する角度を作り出す。セカンダリチップ１３０５はさらにプライマリチップ１３０３の軸方向に関する角度を作り出す。プライマリチップ１３０１に関するセカンダリチップ１３０５のこのセカンダリ角度指定を達成するために、図１５（ｅ）に示すように多探針プローブが回転される。
【００６４】
図１６は前記しかつ図１５に示した製作方式の電子顕微鏡図である。
【００６５】
（多探針プローブの使用を示す例）
プローブチップ（図９に示す）がウエーハから取り出され、エポキシを使用して、４つの大きな厚膜電極パッドを有するセラミックダイ（５ｍｍ×１０ｍｍ）上に搭載される。シリコンチップ上の導電性プローブアームは、Ｋｕｌｉｃｋｅ−Ｓｏｆｆａウェッジボンディング(wedge-bonding)機械を使用して、その間を２５μｍ厚の金ワイヤでボンディングすることによりセラミックダイ上のパッドに接続される。
【００６６】
セラミックチップはＫａｒｌ−Ｓｕｓｓプローブステーション上の顕微鏡対物レンズ周りに嵌合するように加工されるアルミニウムマウント上に機械的に固定されかつ電気的に接続される。このマウントにより多探針プローブの導電性プローブアームは顕微鏡の視野中央に焦点を合わせることができる。次に、顕微鏡の通常の垂直ステージを使用してテストサンプルを移動させて焦点を合わせることができる。テストサンプルの焦点が合わされると、多探針プローブはテストサンプルに接触して測定を実施することができる。この機構は図８に一般的に示すものに類似している。
【００６７】
電位計および電流源からなる電子装置がアルミニウムマウントに内蔵されてプローブと電極間の距離を最小限に抑える。それにより測定におけるノイズが最小限に抑えられる。主要な回路図は図１０に示されている。多探針プローブの２つのインナー導電性プローブアームは入力インピーダンスが１０ＧΩよりも高く増幅率が５０００である電位計（計装増幅器）に接続される。プローブの周辺の２本の導電性プローブアームは１０ｎＡから１μＡの範囲の調整可能な出力を送出す電流源（電流コンバータへの差動電圧）に接続される。電流出力は電圧差Ｖ１−Ｖ２に比例する。これらの電圧はデジタル／アナログコンバータを有するコンピュータにより外部発生される。同じコンピュータが付属アナログ／デジタルコンバータを介して電位計の出力電圧Ｖｏを検出する。大地に対して浮動させるためにバッテリが回路に給電する。
【００６８】
電流の両極性について電位計の電圧をサンプリングし、２つの値の平均をとることにより測定が実施される。この平均化手順は電子装置内の熱ドリフトを解消するのに有用である。
【図面の簡単な説明】
【図１】  テストサンプル上の従来の四探針測定技術の全体図である。
【図２】  図１に示す測定技術の詳細図である。
【図３】  堆積した支持層をパターン化した後の基板を示す図である。
【図４】  基板の一部を除去してカンチレバーを形成することを示す図である。
【図５】  支持層内のパターンをアンダーカットする基板のエッチングを示す図である。
【図６】  導電層の堆積を示す図である。
【図７】  本発明に従って作られた多探針プローブを使用してテストサンプルを測定する機構を示す図である。
【図８】  光学顕微鏡上に搭載された本発明に従って作られた多探針プローブを有する機構を示す図である。
【図９】  半導体ウエーハ内の取り外し可能な多探針プローブを示す図である。
【図１０】  電位計および電流源を含み、測定を実施するのに使用される回路の主要回路図である。
【図１１】  電子ビーム堆積を示す図であり、（ａ）は垂直電子ビーム堆積を示し、（ｂ）は基板上もしくは予め作られたチップの頂部の連続部としての傾斜電子ビーム堆積を示す。
【図１２】  チップのメタライゼーションを示す図であり、（ａ）は導電性混入物を加えるチップのインシチューメタライゼーションを示し、（ｂ）は引続きメタライゼーションを適用するエクスシチューメタライゼーションを示す。
【図１３】  プローブアームから延びるチップを有するプローブジオメトリを示す図である。
【図１４】  一般的なチップ構成を示す図であり、（ａ）は２チップを示し、（ｂ）は非均一チップ間隔を有する４チップを示し、（ｃ）は４チップを示し、（ｄ）−（ｆ）はセカンダリチップを有する（ａ）−（ｃ）を示す。
【図１５】  プローブのチップ製作を示す図であり、（ａ）はプローブアーム１上にチップが成長される初期図を示し、（ｂ）はサンプルを回転／傾斜させ鏡映図を得て、チップ１の指示する線上にチップが成長されることを示し、（ｃ）−（ｄ）はギャップＧが所期ギャップＧ’よりも幾分大きくなるまで手順を繰り返す結果を示し、（ｅ）はサンプルを回転させて正面図を得、さらに傾斜させてセカンダリチップの選択された角度α’を得ることを示し、（ｆ）−（ｇ）は両方のチップ端に成長されたセカンダリチップを示し、（ｈ）は（ｆ）−（ｇ）を繰り返して調整された所期ギャップＧ’および長さを示す。
【図１６】  製作シーケンス（図１５と同じ）の走査電子顕微鏡図を示し、（ａ）−（ｃ）はチップ１および２の初期成長を示し、（ｄ）−（ｆ）は第２の反復を示し、（ｇ）−（ｌ）は３００ｎｍのギャップＧ’となる第３の反復を示し、（ｊ）はセカンダリチップの初期成長を示し、（ｋ）はギャップを狭くし長さを１０ｎｍ内に微調整した後のセカンダリチップを示し、（ｌ）は完成したプローブの全体図を示す。
【図１】
0004685240.tif 000002
【図２】
0004685240.tif 000003
【図３】
0004685240.tif 000004
【図４】
0004685240.tif 000005
【図５】
0004685240.tif 000006
【図６】
0004685240.tif 000007
【図７】
0004685240.tif 000008
【図８】
0004685240.tif 000009
【図９】
0004685240.tif 000010
【図１０】
0004685240.tif 000011
【図１１】
0004685240.tif 000012
【図１２】
0004685240.tif 000013
【図１３】
0004685240.tif 000014
【図１４】
0004685240.tif 000015
【図１５】
0004685240.tif 000016
【図１６】
0004685240.tif 000017