(57)【特許請求の範囲】
【請求項１】
元箔表面上に平均付着量が１５０ｍｇ／ｄｍ２の粗化粒子からなる突起物を付着させて粗化処理層を形成した表面粗化処理銅箔と、平均粒径が０．１〜1０μｍであり錫が２０〜８０重量％で残部が銀からなる低融点導電性ペーストを穿設した貫通孔に充填した熱可塑性樹脂基板とを積層し、前記表面粗化処理銅箔と前記熱可塑性樹脂基板との加熱積層による熱で前記貫通孔に充填した低融点導電性ペーストを溶融して、前記表面粗化処理銅箔に形成した粗化処理層との間で電気的に接続した積層回路基板であって、前記元箔の表面粗さがＲｚで０．１μｍ〜２μｍであり、前記表面粗化処理銅箔の表面粗さがＲｚで０．３〜３μｍであり、前記元箔が粒状結晶で構成されている電解銅箔または電解銅合金箔であり、かつ粒状結晶のサイズが平均０．３μｍ以上である、ことを特徴とする積層回路基板。
【請求項２】
前記元箔の粒状結晶のサイズが１μｍ以上のものが銅箔断面の１０％以上であることを特徴とする請求項１に記載の積層回路基板。
【請求項３】
前記粗化粒子からなる突起物が、Ｃｕ又はＣｕとＭｏの合金粒子、あるいはＣｕとＮｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｖ及びＷからなる群から選ばれる少なくとも１種の元素を含んでいる粒子であることを特徴とする請求項１又は２に記載の積層回路基板。
【請求項４】
前記粗化粒子からなる突起物が、その表面にＮｉ、Ｎｉ合金、Ｚｎ、Ｚｎ合金、Ａｇからなる群から選ばれる少なくとも１種の金属のめっき層を設けたものであることを特徴とする請求項１乃至３のいずれかに記載の積層回路基板。
【請求項５】
前記金属のめっき層が、Ｎｉ又はＮｉ合金であり、その付着量が０．０５〜１０ｍｇ／ｄｍ２であり、前記熱可塑性樹脂基板が液晶ポリマー樹脂であることを特徴とする請求項４に記載の積層回路基板。
【請求項６】
前記元箔上に形成された前記粗化処理層には、前記低融点導電性ペースト中に含まれる錫が拡散しており、前記粗化処理層に含まれる銅原子の個数が拡散した錫原子の個数の４倍以下であることを特徴とする請求項１乃至５のいずれかに記載の積層回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層回路基板（多層プリント配線板）において、表裏に設けられた配線の導通を導電性組成物（導電性ペースト）によって行う積層回路基板に関するものである。
【背景技術】
【０００２】
従来の積層回路基板には、多層配線基板用基材を多層に積層後、絶縁層にスルーホールを開口し、該スルーホールの内周面をめっき処理しためっき層によって層間導通を取るスルーホールめっき法によるものがある。該スルーホールめっき法による積層回路基板は、各層の回路を低く安定した接続抵抗で接続できる利点をもつが、工程が複雑で、工数も多いため、コストが高くなり、積層回路基板の用途を制限する要因となっている。
また、スルーホールめっき法による積層回路基板では、スルーホールの直上には部品を実装できず、配線の自由度が低いと云う欠点もある。
この欠点を解消するために、スルーホールめっき法による積層回路基板において、実装部品の配置位置を避けるように、スルーホールを基板表面に対して傾斜させて形成する手法も採用されている。
【０００３】
また近年、スルーホールめっき法に代わる層間接続法として、スルーホールに導電性ペーストを充填したＩＶＨ（Ｉｎｔｅｒｓｔｉｔｉａｌ  Ｖｉａ  Ｈｏｌｅ）による積層回路基板が実用化されている。この導電性ペーストを用いた積層回路基板は、スルーホールめっき法によるものに比して製造工程が簡素化され、低コスト化を図ることができる。
しかしながら現代ではさらなる工程の短縮などの要求から、一括プレスにより積層回路基板の製造方法も開発されており、この製造方法においても導電性ペーストが用いられている。
導電性ペーストを使用した多層配線基板としては、株式会社デンソーのＰＡＬＡＰ基板が知られている（特許文献１参照）。この工法では、錫と銀からなる金属粒子を、熱可塑性樹脂に形成した貫通孔に錫２０〜８０質量％になるように充填し、層間接続時の加熱により、より高い融点をもつ導電性組成物を形成することを特徴としている。
【特許文献１】特許第３４７３６０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、錫粒子を含有した導電性ペーストを使用してプレスにより積層回路基板を成形する場合、銅箔表面に銅と錫との拡散層が生成し、銅箔と導電性ペーストとの界面にボイドまたは亀裂が発生し、銅箔と導電性ペーストとの接続部に不具合が発生し、接続信頼性が損なわれる問題が発生することがある。
【０００５】
本発明は、錫と銀を含む導電性ペーストを使用した積層回路基板において、銅箔と、錫と銀からなる導電性ペーストとの界面にボイドが発生せず、接続信頼性の高い積層回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の積層回路基板は、表面粗さが０．１μｍ〜５μｍの元箔表面上に平均付着量が１５０ｍｇ／ｄｍ２の粗化粒子からなる突起物を付着させて表面粗さを０．３〜１０μｍの粗化処理層を形成した表面粗化処理銅箔と、平均粒径が０．１〜１０μｍの錫が２０〜８０重量％で残部が銀からなる低融点導電性ペーストを穿設した貫通孔に充填した熱可塑性樹脂基板と、を積層したことを特徴とする積層回路基板である。
【０００７】
前記表面粗化処理銅箔と前記熱可塑性樹脂基板に設けた前記貫通孔に充填の低融点導電性ペーストとの電気的接続を、前記表面粗化処理銅箔と前記熱可塑性樹脂基板とを加熱積層時の熱によって前記貫通孔に充填した低融点導電性ペーストを溶融して、前記表面粗化処理銅箔に形成した粗化処理層と電気的に接続すると良い。
【０００８】
前記元箔上に形成する前記粗化処理層は、導電性ペーストから加熱積層時粗化処理層に拡散する錫原子数に対し、粗化処理層の銅付着原子数が４倍以下であり表面粗さが０．３〜１０μｍの突起物で形成することが望ましい。
また、前記元箔の銅箔または銅合金箔は電解銅箔であることが好ましく、該電解銅箔の表面処理を行う面の粗さが２μｍ以下で、粒状結晶で構成されていることが更に好ましい。
【発明の効果】
【０００９】
本発明は、錫と銀からなる導電性ペーストを使用した積層回路基板において、銅箔と低融点金属を含む導電性ペーストとの界面にボイドが発生せず、接続信頼性の高い積層回路基板を提供することができる。
【発明を実施するための最良の形態】
【００１０】
本発明は、元箔（銅箔または銅合金箔。以下特に区別する必要がないときは単に元箔という）表面に特定の形状と分布を示す突起状粗化粒子を付着した表面粗化処理銅箔と、絶縁基板に穿設した貫通孔に錫と銀からなる導電性ペーストを充填した絶縁基板とを積層し、該積層基板を更に複数枚積層して構成した積層回路基板である。
【００１１】
本発明で用いる表面粗化処理銅箔は、吸湿性が著しく低いために誘電特性の変化が少なく半田付けに耐えられる耐熱性を有する液晶ポリマーフィルム、ポリエーテルエーテルケトン系樹脂フィルムと張り合わせた際、密着強度が大きく、ファインパターン化が可能で、元箔と前記導電性ペーストとの界面においてボイドが発生するようなことのない表面粗化処理銅箔である。
本発明で用いる絶縁基板としては、特に、エポキシ樹脂・ポリイミドフィルム・液晶ポリマーを５０%以上含む組成物からなるフィルムが適している。
【００１２】
本発明者等は、銅箔表面と錫と銀からなる導電性ペーストとの界面におけるボイド発生の原因につき鋭意研究し、導電性ペーストの金属粒子径に対し、ボイド発生が、錫が表面粗化処理銅箔の粗化処理層に拡散する時に発生することを突き止めた。すなわち、ボイド発生は、拡散する錫の量と粗化処理層に拡散する厚み（深さ）に依存することを解明し、元箔表面の表面粗さ、表面に付着する粗化粒子の付着量、導電性ペーストを設ける粗化表面の表面粗さにつき、ボイド発生の有無、亀裂発生の有無、絶縁基板との接着性、さらに粗化粒子の形状を検討し、本発明に至った。
【００１３】
本発明は、元箔の少なくとも片面の表面粗さが０．１μｍ〜５μｍの元箔表面上に、粗化処理において平均付着量が１５０ｍｇ／ｄｍ２の粗化粒子からなる突起物を付着させ、少なくとも導電性ペーストと接合する部分の表面粗さが、０．３〜１０μｍであり、錫と銀とからなる導電性ペーストを使用しても表面粗化処理銅箔と導電性ペーストとの境界においてボイドや亀裂が発生しない表面粗化処理銅箔を使用した積層回路基板である。
【００１４】
本発明では、元箔は、電解もしくは圧延によって製造された銅箔である。その銅箔の厚さは１μｍ〜２００μｍであり、少なくとも片面の表面粗さが、Ｒｚ：０．１μｍ〜５μｍの銅もしくは銅合金箔である。銅箔の厚みについては、厚さが１μｍ以下の元箔に対し、その表面上に粗化処理を施すことは非常に難しく、また、実用性を考慮すると、例えば高周波プリント配線板用に使用する元箔としては、２００μｍ以上の箔は現実的でないと考えられるためである。
【００１５】
元箔の表面粗さを、Ｒｚ：０．１μｍ〜５μｍに規定するのは、Ｒｚが０．１μｍ以下の箔は、現実的に製造も困難であり、もし製造できたとしても製造コストがかかることから現実的に不適であり、また、Ｒｚ：５．０μｍ以上の元箔を使用してもよいが、高周波特性及びファインパターン化を考えると５．０μｍ以下であることが好ましく、その表面粗さが２μｍ以下であると更に好ましい。また、この元箔は、導電性ペーストを使用し積層回路基板を形成する際、高温におけるプレス工程がはいるため元箔に柔軟性がないとプレス時に破断が生じる可能性があるため元箔には柔軟性が要求される。
元箔に柔軟性を付与するためには粒状晶で構成されている電解銅箔が好ましい。特に、粒状結晶のサイズは平均０．３μｍ以上が好ましく、１μｍ以上の結晶サイズのものが銅箔断面の１０％以上を占めているものが特に好ましい。
【００１６】
本発明においては、元箔に表面粗化処理を行う。元箔表面の表面粗化処理は、元箔の表面に粗化粒子を付着させ、その少なくとも片面の表面粗さがＲｚ：０．３〜１０．０μｍになるように粗化を施す。このように規定する理由は、粗化処理による表面粗さＲｚが０．３μｍ未満では、ピール強度が低いためその目的を果たす表面粗化処理銅箔としては満足でなく、また、Ｒｚ：１０．０μｍより大きいと、高周波特性が低下し、また、ファインパターン化にも不向きとなるためである。
高周波特性・ファインパターン化を考慮すると表面粗さは３μｍ以下にすることが好ましい。
【００１７】
また、上述したように、本発明の元箔上に施す表面粗化処理において付着させる銅もしくは銅合金の付着量によっては、導電性ペーストに含まれる錫元素が粗化粒子に拡散し、粗化処理層の厚さ及び銅と錫の化合物の性質によってはボイドまたは亀裂の発生が見られたり見られなかったりする。
銅箔と導電性ペースト層との界面に発生するボイドまたは亀裂を防止するためには、拡散可能な錫の原子個数に対し、粗化粒子を構成している銅原子個数が、４倍以下であることが好ましい。ただし、現実に導電性ペーストを使用する場合、抵抗値を上げる錫を多く添加することはあまり好ましいことではない。そのため、拡散する錫の原子個数も少なくしたい。
このような観点から本発明は、元箔上に付着させる銅もしくは銅合金の量を１ｍｇ／ｄｍ２〜１５０ｍｇ／ｄｍ２の範囲とすることが好ましい。付着量が１ｍｇ／ｄｍ２未満ではピール強度が低いためその目的を果たす表面粗化処理銅箔としては満足でなく、また１５０ｍｇ／ｄｍ２より多いと拡散可能な錫の原子個数も多く存在させることになり、そのような量は導電性ペーストの抵抗値を大きくすることとなり、あまり好ましくないからである。
【００１８】
なお、上述したように粗化粒子層に拡散する錫の原子個数に対し粗化粒子層を構成する銅原子個数が４倍以下であれば亀裂・ボイドの発生が抑えられることから粗化付着量を１５０ｍｇ／ｄｍ２以上としてもボイド・亀裂を抑制することはできる。したがって、導電性ペーストの抵抗増加を無視し、ピール強度に重点をおく場合は、拡散できる錫の原子個数に対し粗化銅原子個数が４倍以下にするならば亀裂・ボイドを抑制した表面粗化処理銅箔とすることは可能である。
【００１９】
本発明で採用する錫と銀からなる導電性ペーストは、各々の平均金属粒径が０．１μｍ〜１０μｍであり、錫の含有量が２０％〜８０％であるものを用いることが、積層回路基板用として特に好ましい。金属粒径が大きいと、穿設した貫通孔に充填しにくくなり、表面粗化処理銅箔との加熱接合時に錫と銅との化合物層が均一に形成されにくくなるからである。
【００２０】
本発明の表面粗化処理銅箔は、導電性ペーストによる亀裂・ボイドの影響を抑えるために粗化処理による付着金属量を絶縁樹脂との接着強度を充分持たせる量より少なく付着することになる。そのため、絶縁樹脂との密着性を上げるために最適な粗化形状が要求される。
元箔表面に形成される突起物の高さについては、０．３μｍ以下では、高さが低いためピール強度を上げる効果が得られず、また、１０μｍ以上では、高周波特性が低下するうえにファインパターン化に不向きとなる。
【００２１】
本発明の基板複合材を構成する表面粗化処理銅箔の突起物を形成する粗化粒子は、Ｃｕ又はＣｕとＭｏの合金粒子、あるいはＣｕとＮｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｖ及びＷの群から選ばれる少なくとも１種の元素を含んでいるものである。
Ｃｕ粒子又はＣｕとＭｏの合金粒子で所望の突起物は得られるが、Ｃｕ粒子又はＣｕとＭｏの合金粒子にＮｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｖ及びＷの群から選ばれる少なくとも１種の元素を含んでいる２種類以上の合金粗化粒子で形成された突起物は更に均一性のある突起物を形成できるためより効果的である。これらの突起物を形成する粗化粒子は、化学結合を絶縁樹脂と行うため、ピール強度を増大させると考えられる。樹脂種にもよるが、ピール強度を化学結合で増大させる粒子としてはＣｕ−Ｍｏ合金、Ｃｕ−Ｎｉ合金、Ｃｕ−Ｃｏ合金、Ｃｕ−Ｆｅ合金、Ｃｕ−Ｃｒ合金、Ｃｕ−Ｍｏ−Ｎｉ合金、Ｃｕ−Ｍｏ−Ｃｒ合金、Ｃｕ−Ｍｏ−Ｃｏ合金、Ｃｕ−Ｍｏ−Ｆｅ合金などがある。
【００２２】
前記突起物を形成する合金粒子として含まれるＭｏ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｖ及びＷの群から選ばれる少なくとも１種の元素は、Ｃｕに対し０．０１ｐｐｍ〜２０％を占めることが好ましい。存在量が２０％を越える合金組成では、後工程で回路パターンをエッチングする際に、溶解しにくくなるためである。
更に、均一な突起物を得るために、粗化処理時の各種電解液の選択、電流密度、液温、処理時間を最適にすることが望ましい。
【００２３】
また、突起物を設けた表面に、粉落ち性・耐塩酸性・耐熱性・導電性を向上させることを目的にＮｉ、Ｎｉ合金、Ｚｎ、Ｚｎ合金、Ａｇの群から選ばれる少なくとも1種の金属めっき層を設けると良い。更に、突起物を設けなかった方の表面にも耐塩酸性・耐熱性・導電性を向上させることを目的にＮｉ、Ｎｉ合金、Ｚｎ、Ｚｎ合金、Ａｇの少なくとも1種の金属めっき層を付着させると良い。これらの目的を果たすためには、付着金属量として ０．０５ｍｇ／ｄｍ２以上、１０ｍｇ／ｄｍ２以下であることが望ましい。
特に液晶ポリマー樹脂等におけるＮｉ金属またはＮｉ合金は、ピール強度を高める効果がある。
上記構成からなる表面粗化処理銅箔上にＣｒおよび／またはクロメート被膜を形成させ防錆処理を行い、又は、必要に応じシランカップリング処理または防錆処理＋シランカップリングを施す。
【実施例】
【００２４】
以下、本発明を実施形態に基づいて更に詳しく説明するが、本発明はこれらに限定されるものではない。
元箔１
厚さ：１２μｍで、マット面粗度：Ｒｚ＝０．８６μｍの未処理電解銅箔、及び未処理圧延銅箔（元箔）を用意した。
元箔２
厚さ：１２μｍで、マット面粗度：Ｒｚ＝１．２４μｍの未処理電解銅箔を用意した。
元箔３
厚さ：１２μｍで、マット面粗度：Ｒｚ＝１．５６μｍの未処理電解銅箔を用意した。
上記元箔１〜３を、下記電気めっきＡ〜Ｃの液組成・浴温度・電流条件範囲内にて、めっき浴１→めっき浴２の順番で少なくとも１回のめっき（粗化処理）を行い、更にその粗化処理面に、Ｎｉめっき（０．３ｍｇ／ｄｍ２）亜鉛めっき（０．１ｍｇ／ｄｍ２）を施し、その上にクロメート処理を施した。
【００２５】
（実施例１〜７）
電気めっきＡ
・めっき浴１
硫酸銅（Ｃｕ金属として）                      １〜１０ｇ／ｄｍ３
硫酸                                          ３０〜１００ｇ／ｄｍ３
モリブデン酸アンモニウム（Ｍｏ金属として）    ０．１〜５．０ｇ／ｄｍ３
電流密度      １０〜６０Ａ／ｄｍ２
通電時間      １秒〜２０秒
浴温          ２０〜６０℃
【００２６】
・めっき浴２
硫酸銅（Ｃｕ金属として）    ２０〜７０ｇ／ｄｍ３
硫酸                        ３０〜１００ｇ／ｄｍ３
電流密度      ５〜４５Ａ／ｄｍ２
通電時間      １秒〜２５秒
浴温          ２０℃〜６０℃
【００２７】
電気めっきＢ
・めっき浴１ 
硫酸銅（Ｃｕ金属として）                    １〜５０ｇ／ｄｍ３
硫酸ニッケル（Ｎｉ金属として）              ３〜２５ｇ／ｄｍ３
メタパナジン酸アンモニウム（Ｖ金属として）  ０．１〜１５ｇ／ｄｍ３
ｐＨ        １．０〜４．５
電流密度    １０〜６０Ａ／ｄｍ２
通電時間    ５秒〜２０秒
浴温        ２０℃〜６０℃
【００２８】
・めっき浴２
硫酸銅（Ｃｕ金属として）    １０〜７０ｇ／ｄｍ３
硫酸                        ３０〜１２０ｇ／ｄｍ３
電流密度    ２０〜５０Ａ／ｄｍ２
通電時間    ５秒〜２５秒
浴温        ２０℃〜６５℃
【００２９】
電気めっきＣ
・めっき浴１
硫酸銅（Ｃｕ金属として）                      １〜５０／ｄｍ３
硫酸コバルト（Ｃｏ金属として）                １〜５０ｇ／ｄｍ３
モリブデン酸アンモニウム（Ｍｏ金属として）    ０．１〜１０ｇ／ｄｍ３
ｐＨ          ０．５〜４．０
電流密度    １０〜６０Ａ／ｄｍ２
通電時間    ５秒〜２５秒
浴温        ２０℃〜６０℃
【００３０】
・めっき浴２
硫酸銅（Ｃｕ金属として）    １０〜７０ｇ／ｄｍ３
硫酸                        ３０〜１２０ｇ／ｄｍ３
電流密度    ５〜６０Ａ／ｄｍ２
通電時間    １秒〜２０秒
浴温        ２０℃〜６５℃
【００３１】
（比較例１〜７）
上記元箔１〜３を、下記電気めっきＤ〜Ｆの液組成・浴温度・電流条件範囲内にて、めっき浴３→めっき浴４の順番で少なくとも１回のめっき（粗化処理）を行い、表１に示す表面形状を得た。
更に、その粗化処理面に、Ｎｉめっき（０．３ｍｇ／ｄｍ２）亜鉛めっき（０．１ｍｇ／ｄｍ２）を施し、その上にクロメート処理を施した。
【００３２】
電気めっきＤ
・めっき浴３
硫酸銅（Ｃｕ金属として）                      １〜１０ｇ／ｄｍ３
硫酸                                          ３０〜１００ｇ／ｄｍ３
モリブデン酸アンモニウム（Ｍｏ金属として）    ０．１〜５．０ｇ／ｄｍ３
電流密度      １０〜６０Ａ／ｄｍ２
通電時間      １５秒〜６０秒
浴温          ２０〜６０℃
【００３３】
・めっき浴４
硫酸銅（Ｃｕ金属として）    ２０〜７０ｇ／ｄｍ３
硫酸                        ３０〜１２０ｇ／ｄｍ３
電流密度      ３Ａ／ｄｍ２
通電時間      ２分以上（表面粗さにおいて時間を変更）
浴温          １５℃
【００３４】
電気めっきＥ
・めっき浴３ 
硫酸銅（Ｃｕ金属として）                    １〜５０ｇ／ｄｍ３
硫酸ニッケル（Ｎｉ金属として）              ３〜２５ｇ／ｄｍ３
メタパナジン酸アンモニウム（Ｖ金属として）  ０．１〜１５ｇ／ｄｍ３
ｐＨ        １．０〜４．５
電流密度    １０〜６０Ａ／ｄｍ２
通電時間    １５秒〜６０秒
浴温        ２０℃〜６０℃
【００３５】
・めっき浴４
硫酸銅（Ｃｕ金属として）    ２０〜７０ｇ／ｄｍ３
硫酸                        ３０〜１２０ｇ／ｄｍ３
電流密度      ３Ａ／ｄｍ２
通電時間      ２分以上（表面粗さにおいて時間を変更）
浴温          １５℃
【００３６】
電気めっきＦ
・めっき浴３
硫酸銅（Ｃｕ金属として）                      １〜５０／ｄｍ３
硫酸コバルト（Ｃｏ金属として）                １〜５０ｇ／ｄｍ３
モリブデン酸アンモニウム（Ｍｏ金属として）    ０．１〜１０ｇ／ｄｍ３
ｐＨ          ０．５〜４．０
電流密度    １０〜６０Ａ／ｄｍ２
通電時間    １５秒〜６０秒
浴温        ２０℃〜６０℃
【００３７】
・めっき浴４
硫酸銅（Ｃｕ金属として）    ２０〜７０ｇ／ｄｍ３
硫酸                        ３０〜１２０ｇ／ｄｍ３
電流密度      ３Ａ／ｄｍ２
通電時間      ２分以上（表面粗さにおいて時間を変更）
浴温          １５℃
【００３８】
実施例１〜７、比較例１〜７の電気めっきによる粗化処理による粒子の付着量、粗化処理面の表面粗さ、表１に示す。
【００３９】
表面粗化処理銅箔のピール強度の評価
実施例及び比較例で作成した表面粗化処理銅箔に、液晶ポリマーフィルム１（以下フィルム１という）ポリエーテルエーテルケトンフィルム（以下フィルム２という）を下記ラミネート方法で貼り付け、ピール強度を測定した。
【００４０】
液晶ポリマーフィルムと表面粗化処理銅箔のラミネート方法
表面粗化処理銅箔と液晶ポリマーフィルム１を積層し、２８０℃で一定圧力をかけ、１０分間保持した後冷却し、基板用複合材とした。
ポリエーテルエーテルケトンフィルムと表面粗化処理銅箔のラミネート方法
表面粗化処理銅箔とポリエーテルエーテルケトンフィルムを積層し、２０５℃で一定圧力をかけ、１０分間保持した後冷却し、基板用複合材とした。
【００４１】
この様にして作成した表面処理箔とフィルムとの基板複合材（銅張積層）のピール強度を測定した。ピール強度の測定は、ＪＩＳ・Ｃ６４７１に準じ、１８０度方向に引き剥がして行い、その結果を表１に示す。
【００４２】
導電性ペーストと銅箔界面におけるボイド発生の確認方法
ボイド発生の確認方法は次のとおりである。
即ち、熱可塑性樹脂の表面に、５０μｍ厚になるように導電性ペーストを塗布した。導電性ペーストは、平均粒径５μｍの錫粒子と平均粒径１μｍの銀粒子各３００ｇを、有機溶剤であるテルピネオール６０ｇを添加したうえ、ミキサーによって混練しペースト化した。なお、導電性ペーストの充填後、１４０℃〜１６０℃にてテルピネオールを乾燥した。次に、銅箔を導電性ペーストに２〜１０ＭＰａの圧力で押しつけながら、２８０℃にて加熱処理を行い、金属粒子を焼結一体化し、銅箔との接合をおこなった。その後、導電性ペーストと銅箔との断面を観察し、ボイド及び亀裂の発生状況を確認した。結果を表１に示す。
【００４３】
【表１】
0004609849.tif 000002
【産業上の利用可能性】
【００４４】
本発明の積層回路基板を構成する表面粗化処理銅箔は、従来の銅箔と比較し粗化付着量を少なくし、表面粗さを小さくしながら従来の銅箔と同等のピール強度を有し、熱可塑性基板との接着強度が充分であり、また表面粗化処理が均一になされていることでファインパターン化にも適し、粗化粒子付着量を低減することで錫と銀を含有する導電性ペーストの抵抗値を下げることなく、かつ、粗化粒子と元箔界面（境界近辺）に発生するボイドまたは亀裂がない積層回路基板を提供することができ、種々の電子機器製品その他様々な分野の製品に利用することができる。