(57)【特許請求の範囲】
【請求項１】
基板上に透明導電層と第一導電層を順に形成し、
第一導電層と透明導電層をパターンニングし、複数のゲート電極、ゲート電極に電気的に接続した複数の走査線、複数のデータ線パターンおよび複数の画素電極パターンを形成し、そのうち、各データ線パターンが、前記透明導電層の一部分と、前記透明導電層の一部分上に位置する前記第一導電層の一部分と、を含む第一光学マスク工程を行い、
基板上に誘電体層と半導体層を順に形成し、
誘電体層と半導体層をパターンニングし、各ゲート電極上のチャネルと、データ線パターンの前記透明導電層の一部分を露出させる複数の接触窓開口部を形成し、画素電極パターンの第一導電層を除去して複数の画素電極を形成する第二光学マスク工程を行い、
基板上に第二導電層を形成し、前記第二導電層を接触窓開口部に充填し、データ線パターンに電気的に接続した複数の接触窓を形成し、
第二導電層をパターンニングし、接触窓に電気的に接続した複数の接触部、データ線パターンの前記透明導電層の一部分と接触する複数のソース電極、および画素電極に電気的に接続した複数のドレイン電極を形成し、各画素電極上の第二導電層を除去し、各ソース電極は、対応する接触部と直接接続する第三光学マスク工程を行い、
前記接触部と接触窓を介して、各列においてデータ線パターンを互いに電気的に接続して、データ線を構成することを含む画素アレイ基板の製造方法。
【請求項２】
第三光学マスク工程を行った後、さらに、
基板上に保護層とフォトレジスト層を順に形成し、
ゲート電極、ソース電極、ドレイン電極、走査線およびデータ線をマスクとして用いることによって背面露光工程を行い、それから現像工程を行ってパターンニングしたフォトレジスト層を形成し、
パターンニングしたフォトレジスト層をマスクとして用いることによって、保護層をエッチングし、画素電極を露出させ、
パターンニングしたフォトレジスト層を除去することを含む請求項１記載の方法。
【請求項３】
第一光学マスク工程がさらに、複数のパッドを形成し、対応する走査線またはデータ線の端部に各パッドを電気的に接続することを含み、
第二光学マスク工程がさらに、パッド上の誘電体層の一部と半導体層の一部を残し、パッドの第一導電層の一部を除去することを含み、
第三光学マスク工程がさらに、パッド上の第二導電層の一部を除去することを含む請求項１記載の方法。
【請求項４】
第一光学マスク工程がさらに、複数の下側電極を形成することを含み、
第二光学マスク工程がさらに、下側電極上に対応して配置した誘電体層と半導体層を残すことを含み、
第三光学マスク工程がさらに、下側電極の一部の上の半導体層上に複数の上側電極を形成することを含み、
前記下側電極と上側電極が複数のコンデンサを構成し、各下側電極を対応する走査線に電気的に接続し、各上側電極を対応する画素電極に電気的に接続する請求項１記載の方法。
【請求項５】
第三光学マスク工程がさらに、チャネルの厚さの一部を除去することを含む請求項１記載の方法。
【請求項６】
半導体層が、チャネル材料層とオーミック接触材料層を有する請求項１記載の方法。
【請求項７】
第一導電層の厚さが、第二導電層より厚い請求項１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体素子基板の製造方法、特に画素アレイ基板の製造方法に関する。
【背景技術】
【０００２】
遠距離通信および映像技術の発展に伴って、携帯電話、ノートブックコンピュータ、デジタルカメラ、携帯型情報端末（ＰＤＡ）等では、多くの種類の表示装置が広く用いられている。このような表示装置の中では、軽量、薄型および低消費電力等の利点を備えた液晶表示装置（ＬＣＤ）や有機発光ダイオード（ＯＬＥＤ）表示装置が、表示装置市場の主流となっている。ＬＣＤまたはＯＬＥＤ表示装置では、半導体工程を用いた画素アレイ基板の製造が必要である。画像は、画素アレイ基板の異なる画素内に表示される色を対応して調整することで表示装置上に生成される。
【０００３】
図１は既存の画素アレイ基板の一部の平面図であり、図２Ａ〜２Ｅは図１に示した画素アレイ基板を製造するステップフローを示す（図１に示したラインＡ−Ａ’における）断面図である。図１を参照すると、既存の画素アレイ基板１００は、基板１１０、複数の薄膜トランジスタ（ＴＦＴ）１２０、複数の走査線１３０、複数のデータ線１４０、および複数の画素電極１５０を有する。ＴＦＴ１２０は基板１１０上に配置し、各ＴＦＴ１２０はゲート電極１２２、ソース電極１２４およびドレイン電極１２６を有し、各々対応する走査線１３０、データ線１４０および画素電極１５０に電気的に接続する。走査線１３０とデータ線１４０は一般に列および行方向に交互に構成し、複数の画素ユニット（図示せず）を規定する。特に、走査線１３０は行方向に配置し、データ線１４０は列方向に配置し、ＴＦＴ１２０は走査線１３０とデータ線１４０の交差部の近傍に構成する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＴＦＴ１２０は、走査線１３０によって提供された走査信号に従って、オンまたはオフを切り替えるように制御する。ＴＦＴ１２０がオンになると、対応する画素電極１５０は対応するデータ線１４０からＴＦＴ１２０を介して、データ信号を受け取ることができる。従って、対応する画素は、表示すべき対応する色を調整できる。しかし、既存の工程によって制限され、データ線１４０の厚さは通常、走査線１３０の厚さより薄く、そのため、データ線１４０のシート抵抗は走査線１３０のシート抵抗より大きくなる。こうして、データ信号の送信遅延が発生し、画素アレイ基板１００の表示品質を低下させる。特に、大型の画素アレイ基板がより一般的になっており、画素アレイ基板が大きくなるほど、遅延もさらに問題になる。
【０００５】
このような画素アレイ基板１００の製造工程を以降に説明する。図２Ａを参照すると、第一光学マスク工程を行って基板１１０上にゲート電極１２２を形成し、図１に示したように同時に走査線１３０を形成する。それから、図２Ｂを参照すると、基板１００上に誘電体層１６０を形成してゲート電極１２２を被覆し、その後、第二光学マスク工程を行って、ゲート電極１２２上にチャネル１２８を形成する。図２Ｃを参照すると、第三光学マスク工程を行って、ソース電極１２４、ドレイン電極１２６およびデータ線１４０を形成し、ゲート電極１２２、ソース電極１２４、ドレイン電極１２６およびチャネル１２８は全体としてＴＦＴ１２０を構成する。図２Ｄを参照すると、それから保護層１７０を形成してＴＦＴ１２０を被覆し、その後、第四光学マスク工程を行って保護層１７０内に接触窓１７２を規定し、ドレイン電極１２６の一部を露出させる。図１と２Ｅを参照すると、最後に第五光学マスク工程を行って、保護層１７０上に画素電極１５０を形成し、画素電極１５０の一部は接触窓１７２内に充填し、画素電極１５０をドレイン電極１２６に電気的に接続する。これまでに、図１に示した画素アレイ基板１００が製造される。
【０００６】
光学マスクの作製コストは、このような画素アレイ基板１００を製造するためのかなりの費用の一つとなっている。残念ながら、上記の工程によると、このような画素アレイ基板１００を製造するために、異なる五枚の光学マスクが必要とされる。従って、このような工程に対処する製造コストを低減することは難しい。特に、より大きな画素アレイ基板１００を製造する場合、それに応じてより大きな光学マスクが必要となり、その結果、製造コストもさらに増大させなければならない。
【０００７】
この発明の目的は画素アレイ基板とその製造方法を提供することであり、それによって、それを製造するための製造コストを低減し、データ線遅延の問題を避けることができる。
【課題を解決するための手段】
【０００８】
以上の目的および他の目的を実現するために、この発明は、画素アレイ基板の製造方法を提供する。この方法は、まず基板上に透明導電層と第一導電層を順に 形成してから、第一光学マスク工程を行って第一導電層と透明導電層をパターンニングし、複数のゲート電極、ゲート電極に電気的に接続した複数の走査線、複 数のデータ線パターン、および複数の画素電極パターンを形成する。それから基板上に誘電体層と半導体層を順に形成し、第二光学マスク工程を行って誘電体層 と半導体層をパターンニングし、各ゲート電極上のチャネル、およびデータ線パターンを露出させるための複数の接触窓開口部を形成し、その後、画素電極パ ターンの第一導電層を除去して複数の画素電極を形成する。それから基板上に第二導電層を形成し、接触窓開口部に第二導電層を充填し、データ線パターンに電 気的に接続した複数の接触窓を形成してから、第三光学マスク工程を行って第二導電層をパターンニングし、接触窓に電気的に接続した複数の接触部、データ線パターンに電気的に接続した複数のソース電極、および画素電極に電気的に接続した複数のドレイン電極を形成し、その後、各画素電極上の第二導電層を除去し、各ソース電極は、対応する接触部と直接接続することを含んでいる。各列におけるデータ線パターンは、接触部および接触窓を介して互いに電気的に接続し、データ線を構成する。
【０００９】
以上の目的および他の目的を実現するために、この発明はさらに、画素アレイ基板の製造方法を提供し、この方法は、まず基板上に透明導電層と第一導電層を順に形成してから、第一光学マスク工程を行って第一導電層と透明導電層をパターンニングし、複数のゲート電極、ゲート電極に電気的に接続した複数の走査線パターン、複数のデータ線、および複数の画素電極パターンを形成する。それから基板上に誘電体層と半導体層を順に形成し、第二光学マスク工程を行って誘電体層と半導体層をパターンニングし、各ゲート電極上のチャネル、および走査線パターンを露出させるための複数の接触窓開口部を形成し、その後、画素電極パターンの第一導電層を除去して複数の画素電極を形成する。それから基板上に第二導電層を形成し、接触窓開口部に第二導電層を充填し、走査線パターンに電気的に接続した複数の接触窓を形成し、それから第三光学マスク工程を行って第二導電層をパターンニングし、接触窓に電気的に接続した複数の接触部、データ線に電気的に接続した複数のソース電極、および画素電極に電気的に接続した複数のドレイン電極を形成し、その後、各画素電極上の第二導電層を除去することを含んでいる。各行における走査線パターンは、接触部および接触窓を介して互いに電気的に接続され、走査線を構成する。
【００１０】
この発明の一実施例によると、第三光学マスク工程はさらに、基板上に保護層とフォトレジスト層を順に形成し、ゲート電極、ソース電極、ドレイン電極、走査線およびデータ線をマスクとして用いることによって背面露光工程を行い、それから現像工程を行ってパターンニングしたフォトレジスト層を形成し、パターンニングしたフォトレジスト層をマスクとして用いることによって、保護層をエッチングして画素電極を露出させ、パターンニングしたフォトレジスト層を最後に除去するステップを含んでいる。
【００１１】
この発明の一実施例によると、第一光学マスク工程はさらに、複数のパッドを形成し、対応する走査線またはデータ線の端部に各パッドを電気的に接続することを含んでいる。その上、第二光学マスク工程はさらに、パッド上の誘電体層と半導体層の一部を残し、パッドの第一導電層の一部を除去することを含んでいる。その上、第三光学マスク工程はさらに、パッド上の第二導電層の一部を除去することを含んでいる。
【００１２】
この発明の一実施例によると、第一光学マスク工程はさらに、複数の下側電極を形成することを含んでいる。その上、第二光学マスク工程はさらに、下側電極上に対応して配置した誘電体層と半導体層を残すことを含んでいる。その上、第三光学マスク工程はさらに、下側電極の一部の上の半導体層上に複数の上側電極を形成することを含んでいる。下側電極と上側電極は複数のコンデンサを構成し、前記下側電極は各々対応する走査線に電気的に接続し、上側電極は各々対応する画素電極に電気的に接続する。
【００１３】
この発明の一実施例によると、第三光学マスク工程はさらにチャネルの厚さの一部を除去することを含んでいる。
【００１４】
この発明の一実施例によると、半導体層はチャネル材料層とオーミック接触材料層を含んでいる。
【００１５】
この発明の一実施例によると、第一導電層の厚さは第二導電層より厚い。
【発明の効果】
【００１６】
要約すると、この発明の画素アレイ基板とその製造方法に従って、データ線パターンと走査線はどちらも第一導電層から得られ、その結果、同じ種類の材料から構成される。データ線は実質的に、データ線パターンから構成される。従って、データ線と走査線はほほ同じシート抵抗を備え、それによってデータ信号遅延を低減できる。さらに、五枚の光学マスクを必要とする既存の技術に比べて、この発明は、三枚の光学マスクだけを用いて画素アレイ基板を製造できる。従って、製造コストを低減できる。
【００１７】
新規であると思われる発明の特徴は、添付の請求項の特異性によって示される。この発明は、その目的および利点と共に、添付の図面と共に扱われる以降の説明を参照することによって最も理解され、その図面では同様の参照番号が同様の部材を識別する。
【発明を実施するための最良の形態】
【００１８】
図３はこの発明の一実施例による画素アレイ基板の部分平面図であり、図４Ａ〜４Ｆは図３に示したラインＢ−Ｂ’およびＣ−Ｃ’における各々の断面図であり、図３の画素アレイ基板を製造するためのステップフローを示している。図３に示したように、この発明による画素アレイ基板３００は基板３１０、複数の能動素子３２０、複数の走査線３３０、複数のデータ線３４０、および複数の画素電極３５０を有する。能動素子３２０は基板３１０上に配置し、各能動素子３２０は対応する走査線３３０、対応するデータ線３４０および対応する画素電極３５０に電気的に接続する。各データ線３４０は、複数のデータ線パターンと複数の接触部３４４を有する。接触部３４４はデータ線パターン３４２に電気的に接続し、各接触部３４４は走査線３３０に電気的に接続されることなく、それと交差する。
【００１９】
詳細には、データ線３４０は、データ線パターン３４２から構成される。データ線パターン３４２は、走査線３３０と同じ材料から同時に形成される。走査線３３０とデータ線３４０の交差部において、それらの間の短絡を避けるために、接触部３４４は走査線３３０上を交差し、隣接するデータ線パターン３４２を電気的に接続する。データ線パターン３４２と走査線３３０は同じ電気的特性を有するので、データ線３４０と走査線３３０はほぼ同じシート抵抗を有し、それによってデータ信号遅延を低減できる。
【００２０】
この発明の一実施例によると、能動素子３２０は、ゲート電極３２２、ソース電極３２４およびドレイン電極３２６を備えたＴＦＴである。ソース電極３２４は対応するデータ線３４０に電気的に接続し、ドレイン電極３２６は対応する画素電極３５０に電気的に接続する。一実施例によると、画素アレイ基板３００はさらに、基板３１０上に配置した複数のコンデンサ３６０と複数のパッド３７０を有する。コンデンサは画素電極３５０上に安定な電圧を維持するように調整し、各パッド３７０は走査線３３０またはデータ線３４０の端部に接続する。
【００２１】
この発明の一実施例による画素アレイ基板３００の製造方法をこれ以降に示す。図４Ａを参照すると、基板３１０上に透明導電層５１０と第一導電層５２０を形成する。透明導電層５１０はインジウム錫酸化物（ＩＴＯ）またはインジウム亜鉛酸化物（ＩＺＯ）からなり、第一導電層５２０はＡｌ、Ｍｏ、ＭｏＮ、Ｔｉ、ＴｉＮ、Ｃｒ、ＣｒＮからなるグループの一つ、およびそれらの組合せから選択した材料からなる。この実施例では、第一導電層５２０は好ましくは、四層のＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ積層構造を有する。好ましくは、Ａｌ層の厚さは約５００〜２０００Åの範囲内であり、Ｔｉ層とＴｉＮ層の厚さは３００〜１０００Åの範囲内である。
【００２２】
よりよく図示するために、図４Ｂで示した工程の結果の平面図を図５Ａに示す。図４Ｂと５Ａを参照すると、第一光学マスク工程を行って透明導電層５１０と第一導電層５２０をパターンニングし、複数のゲート電極３２２、複数の走査線３３０、複数のデータ線パターン３４２および複数の画素電極パターン３５０’を形成し、各ゲート電極３２２は対応する走査線３３０に電気的に接続する。
【００２３】
この発明の一実施例によると、第一光学マスク工程は、フォトレジスト層（図示せず）を形成し、それから光学マスクを用いてフォトレジスト層上で露光および現像工程を行って、パターンニングしたフォトレジスト層（図示せず）を形成し、それからパターンニングしたフォトレジスト層をマスクとして用いることによって、透明導電層５１０と第一導電層５２０をエッチングし、上記のゲート電極３２２、走査線３３０、データ線パターン３４２および画素電極パターン３５０’を規定し、最後に、パターンニングしたフォトレジスト層を除去するステップを含んでいる。光学マスク工程の詳細は当業者はよく理解しているので、以降では繰り返さない。
【００２４】
この発明の一実施例によると、第一光学マスク工程を行うステップはさらに複数のパッド３７０と複数の下側電極３６２を形成することを含み、下側電極３６２はコンデンサ３６０の構成において重要である。各下側電極３６２は、対応する走査線３３０に電気的に接続する。別の実施例によると、画素アレイ基板３００の開口率を改善するために、下側電極３６２を設けるための所定の領域を与えず、走査線３３０の一部を下側電極３６２として機能させる。
【００２５】
図４Ｃを参照すると、それから基板３１０上に誘電体層５３０と半導体層５４０を順に形成する。例えば、誘電体層５３０は、ＳｉＮｘ、ＳｉＯｘ、またはＳｉＯｘＮｙから選択した絶縁材料からなる。一実施例によると、半導体層５４０の電気的特性を改善するために、半導体層５４０はさらに、チャネル材料層５４２とオーミック接触層５４４を有する。例えば、チャネル材料層５４２はアモルファスシリコン、ａ−Ｓｉからなり、オーミック接触層５４４はｎ＋添加アモルファスシリコンｎ＋ａ−Ｓｉからなる。
【００２６】
よりよく図示するために、図４Ｄに示した工程の結果の平面図を図５Ｂに示す。図４Ｄと５Ｂを参照すると、第二光学マスク工程を行って、誘電体層５３０と半導体層５４０をパターンニングし、各ゲート電極３２２上にチャネル３２８を形成する。ここで、画素電極パターン３５０’の第一導電層５２０を同時に除去し、画素電極パターン３５０’の透明導電層５１０を露出させ、複数の画素電極３５０を構成する。当然のことながら、この発明によると、誘電体層と半導体層５４０内に複数の接触窓開口部５３２をさらに形成し、データ線パターン３４２を露出させ、接触窓開口部５３２はデータ線パターン３４２の両端の近傍に構成する。従って、同じ列におけるデータ線パターン３４２は、以降の工程で互いに電気的に接続され、データ線３４０を構成できる。
【００２７】
さらに、この発明の一実施例によると、第二光学マスク工程を行う上記のステップにおいて、パッド３７０上の誘電体層５３０と半導体層５４０の一部は残し、パッドの第一導電層５２０の一部は除去してパッド３７０の透明導電層５１０の一部を露出させる。さらに、下側電極３６２上の誘電体層５３０と半導体層５４０は残す。
【００２８】
それから、図４Ｅを参照すると、基板３１０上に第二導電層５５０を形成し、第二導電層５５０を接触窓開口部５３２内に充填し、データ線パターン３４２に電気的に接続する複数の接触窓３４６を構成する。第二導電層５５０は、Ａｌ、Ｍｏ、ＭｏＮ、Ｔｉ、ＴｉＮ、Ｃｒ、ＣｒＮから選択した材料、またはそれらの組合せからなる。この実施例では、第二導電層５５０は好ましくは、三層のＴｉＮ／Ａｌ／ＴｉＮ積層構造を有する。好ましくは、Ａｌ層の厚さは約５００〜２０００Åの範囲内であり、Ｔｉ層とＴｉＮ層の厚さは３００〜１０００Åの範囲内である。さらに、第一導電層５２０の厚さは第二導電層５５０より厚い。
【００２９】
図３は、図４Ｆに示した工程から得られた画素アレイ基板の部分平面図である。図４Ｆ、３を参照すると、第三光学マスク工程を行って第二導電層５５０をパターンニングし、複数の接触部３４４を形成し、接触窓３４６に電気的に接続する。従って、同じ列におけるデータ線パターン３４２は対応する接触部３４４によって互いに電気的に接続され、データ線３４０を構成する。データ線３４０は実質的にデータ線パターン３４２からなり、データ線パターン３４２と走査線３３０はどちらも第一導電層５２０から得られる。従って、それらは同じ材料からなり、同等の電気的特性を有する。データ線３４０と走査線３３０はほぼ同じシート抵抗を有し、それによってデータ信号遅延を低減できる。
【００３０】
さらに、この実施例の形態によると、第三光学マスク工程を行う上記のステップにおいて、ソース電極３２４とドレイン電極３２６は同時に形成される。ドレイン電極３２６は対応する画素電極３２４に電気的に接続し、ソース電極３２４は対応するデータ線パターン３４２に電気的に接続する。言い換えると、ソース電極３２４は接触部３４４に電気的に接続し、それから接触窓３４６を介してデータ線パターン３４２に電気的に接続する。ゲート電極３２２、ソース電極３２４、ドレイン電極３２６およびチャネル３２８は、能動素子３２０を構成する。別の実施例によると、チャネル３２８の厚さの一部は除去する。つまり、チャネル３２８のオーミック接触層５４４の一部を除去することによって、チャネル３２８のチャネル材料層５４２の一部を露出させ、ソース電極３２４とドレイン電極３２６の間の短絡を避ける。
【００３１】
なお、上記のステップの後、画素アレイ基板３００の製造が完了する。この発明による方法は、三ステップの光学マスク工程に対して三枚の光学マスクだけを用い、その結果、画素アレイ基板３００の製造コストが低減される。
【００３２】
さらに、この発明の上記のステップにおいて、下側電極３６２の一部の上に対応して、半導体層５４０上に複数の上側電極３６４を形成し、対応する画素電極３５０に電気的に接続できる。こうして、下側電極３６２と対応する上側電極３６４はコンデンサ３６０を構成し、画素電極３５０上に印加される電圧を安定に維持する。また、当然のことながら、この発明の実施例によるとパッド３７０上の第二導電層５５０の一部を除去できる。この実施例で好まれるように、パッド３７０上の第二導電層５５０はこのステップで完全に除去できる。
【００３３】
さらに、画素アレイ基板３００の特徴を改善するために、この発明の一実施例によると、その方法はさらに保護層５６０を形成し、その下部の部材が環境因子によって損傷されないようにすることを含んでいる。図４Ｇ〜４Ｊは、この発明の一実施例によって、画素アレイ基板上に保護層を形成するためのステップフローを示す断面図である。図４Ｇは、図４Ｆの次のフローを示している。図４Ｇを参照すると、基板３１０上に保護層５６０とフォトレジスト層５７０を形成する。保護層５６０は、その下部の部材を環境から遮断するために構成し、例えばＳｉｘＮｙ、ＳｉＯ２またはＳｉＮｘＯｙから選択した材料からなり、フォトレジスト層５７０は例えばポジ型のフォトレジストである。それから、ゲート電極３２２、ソース電極３２４、ドレイン電極３２６、走査線（図示せず）、データ線３４０および他の任意の遮光部材、例えば、コンデンサ３６０をマスクとして用いて、フォトレジスト層５７０に対して背面露光工程を行う。
【００３４】
図４Ｈに示したように、次に現像工程をフォトレジスト層５７０に行い、フォトレジスト層５７０の未露光部は現像されず、パターンニングしたフォトレジスト層５７２を形成する。上記のように、画素電極３５０は透明導電層５１０から得られ、その結果、露光工程によって画素電極３５０上に配置したフォトレジスト層５７０の一部を除去し、保護層５６０を露出させる。同様に、パッド３７０の一部の上には遮光部材がないので、その上の保護層の一部も露出される。
【００３５】
図４Ｉを参照すると、パターンニングしたフォトレジスト層５７２をマスクとして用いることによって、保護層５６０をエッチングし、画素電極３５０とパッド３７０の一部を露出させる。それから、図４Ｊを参照すると、剥離工程を行って、パターンニングしたフォトレジスト層５７２を除去し、それによって最終的に保護層５６０を備えた画素アレイ基板３００が実現される。当然のことながら、画素アレイ基板３００のそれらの遮光部材を光学マスクとみなすことによって、以上の背面露光工程を行うので、余分な光学マスクは必要とされない。従って、このような画素アレイ基板３００の製造コストをそれに応じて低減できる。
【００３６】
上記のように、この画素アレイ基板３００の実施例によると、データ線３４０は複数のデータ線パターンを電気的に接続することによって構成され、データ線３４０は走査線３３０とほぼ同じシート抵抗を有し、それによってデータ信号遅延を低減できる。しかし、この発明は、このような方法に限定されるものではない。例えば、この発明の原理によると、複数のデータ線パターンから各々構成したデータ線を用いる代わりに、画素アレイ基板３００は、互いに電気的に接続した複数の走査線パターンからなる走査線を備えた同様の構造を用いることもできる。
【００３７】
図６は、この発明の別の実施例による画素アレイ基板６００の部分平面図である。図６を参照すると、画素アレイ基板６００は、上記の画素アレイ基板３００と同様であるが、ただし、それは複数の走査線６３０を備え、各々が複数の走査線パターン６３２と複数の接触部６３４を有する。接触部６３４は走査線パターン６３２に電気的に接続し、各接触部６３４はデータ線６４０の一つに電気的に接続されることなく、それと交差する。
【００３８】
さらに、このような画素アレイ基板６００の製造方法は、画素アレイ基板３００のそれと同様である。違いについては、これ以降に示す。第一光学マスク工程を行う際、この実施例によると、複数の走査線パターン６３２と複数のデータ線６４０を形成する。第二光学マスク工程を行う際、この発明によると、走査線パターン６３２の一部の上に複数の接触窓開口部（図示せず）を形成し、走査線パターン６３２に電気的に接続するために、次に接触窓開口部の各々内に接触窓を形成する。第三光学マスク工程を行う際、この実施例によると、複数の接触部６３４を構成し、接触窓に電気的に接続する。このような方法では、同じ列における走査線パターン６３２は、対応する接触部６３４と接触窓によって互いに電気的に接続され、走査線６３０を構成する。当然のことながら、当業者は、図面と共にさらに詳しく示すことなく、上記の開示内容に従って、この発明を理解し適用できるに違いない。
【００３９】
さらに、当然のことながら、この発明の原理は、その分割したユニットからなるデータ線または走査線を用いるものに限定または規定すべきではない。この発明の原理によるこのような方法は、このようなラインが交互に構成され、ほぼ同じ電気的特性を必要とする限り、任意の異なる種類のライン、例えば、共通ライン、電源ライン、修正ラインに適用できる。対処する必要があるものは、ある種のラインを複数のラインパターンに分割し、その後、ラインパターンを電気的に接続するだけである。詳細は、上記の開示内容に従って、当業者には明確であり、よく理解されるに違いない。
【産業上の利用可能性】
【００４０】
要約すると、この発明による画素アレイ基板の製造方法は、少なくとも次の利点を有する。
１．この発明は画素アレイ基板の製造に三枚の光学マスクのみを必要とするが、既存の技術は五枚必要とし、それに対処する製造コストを低減できる。
２．この発明の方法は現在の既存の工程と互換性があり、余分な装置を必要としない。
３．データ線は主にデータ線パターンから構成され、データ線パターンと走査線は同じ材料で同時に形成されるので、同様の電気的特性を有し、その結果、データ線と走査線はほぼ同じシート抵抗を有し、それによってデータ信号遅延を低減できる。
【００４１】
当業者には明らかなように、発明の範囲または精神から逸脱することなく、この発明の構造に様々な修正および変形を行うことができる。以上の観点から、次の請求項およびそれらの等価物の範囲内にある限り、この発明はその修正および変形を含むものとする。
【図面の簡単な説明】
【００４２】
【図１】既存の画素アレイ基板の部分平面図である。
【図２Ａ】図１に示した画素アレイ基板を製造するためのステップフローを示す（図１に示したラインＡ−Ａ’における）断面図である。
【図２Ｂ】図１に示した画素アレイ基板を製造するためのステップフローを示す（図１に示したラインＡ−Ａ’における）断面図である。
【図２Ｃ】図１に示した画素アレイ基板を製造するためのステップフローを示す（図１に示したラインＡ−Ａ’における）断面図である。
【図２Ｄ】図１に示した画素アレイ基板を製造するためのステップフローを示す（図１に示したラインＡ−Ａ’における）断面図である。
【図２Ｅ】図１に示した画素アレイ基板を製造するためのステップフローを示す（図１に示したラインＡ−Ａ’における）断面図である。
【図３】この発明の一実施例による画素アレイ基板の部分平面図である。
【図４Ａ】図３に示した画素アレイ基板を製造するためのステップフローを示す断面図である。
【図４Ｂ】図３に示した画素アレイ基板を製造するためのステップフローを示す断面図である。
【図４Ｃ】図３に示した画素アレイ基板を製造するためのステップフローを示す断面図である。
【図４Ｄ】図３に示した画素アレイ基板を製造するためのステップフローを示す断面図である。
【図４Ｅ】図３に示した画素アレイ基板を製造するためのステップフローを示す断面図である。
【図４Ｆ】図３に示した画素アレイ基板を製造するためのステップフローを示す断面図である。
【図４Ｇ】この発明の一実施例による画素アレイ基板上に保護層を形成するためのステップフローを示す断面図である。
【図４Ｈ】この発明の一実施例による画素アレイ基板上に保護層を形成するためのステップフローを示す断面図である。
【図４Ｉ】この発明の一実施例による画素アレイ基板上に保護層を形成するためのステップフローを示す断面図である。
【図４Ｊ】この発明の一実施例による画素アレイ基板上に保護層を形成するためのステップフローを示す断面図である。
【図５Ａ】図４Ｂと４Ｄのステップからの結果を各々示す平面図である。
【図５Ｂ】図４Ｂと４Ｄのステップからの結果を各々示す平面図である。
【図６】この発明の別の実施例による画素アレイ基板の部分平面図である。
【符号の説明】
【００４３】
１００ 画素アレイ基板
１１０ 基板
１２２ ゲート電極
１２４ ソース電極
１２６ ドレイン電極
１２８ チャネル
１３０ 走査線
１４０ データ線
１５０ 画素電極
１６０ 誘電体層
１７０ 保護層
１７２ 接触窓
３００ 画素アレイ基板
３１０ 基板
３２０ 能動素子
３２２ ゲート電極
３２４ ソース電極
３２６ ドレイン電極
３２８ チャネル
３３０ 走査線
３４０ データ線
３４２ データ線パターン
３４４ 接触部
３４６ 接触窓
３５０ 画素電極
３５０’      画素電極パターン
３６０ コンデンサ
３６２ 下側電極
３６４ 上側電極
３７０ パッド
５１０ 透明導電層
５２０ 第一導電層
５３０ 誘電体層
５３２ 接触窓開口部
５４０ 半導体層
５４２ チャネル材料層
５４４ オーミック接触層
５５０ 第二導電層
５６０ 保護層
５７０ フォトレジスト層
５７２ フォトレジスト層
６００ 画素アレイ基板
６３０ 走査線
６３２ 走査線パターン
６３４ 接触部
６４０ データ線
【図１】
0004833799.tif 000002
【図２Ａ】
0004833799.tif 000003
【図２Ｂ】
0004833799.tif 000004
【図２Ｃ】
0004833799.tif 000005
【図２Ｄ】
0004833799.tif 000006
【図２Ｅ】
0004833799.tif 000007
【図３】
0004833799.tif 000008
【図４Ａ】
0004833799.tif 000009
【図４Ｂ】
0004833799.tif 000010
【図４Ｃ】
0004833799.tif 000011
【図４Ｄ】
0004833799.tif 000012
【図４Ｅ】
0004833799.tif 000013
【図４Ｆ】
0004833799.tif 000014
【図４Ｇ】
0004833799.tif 000015
【図４Ｈ】
0004833799.tif 000016
【図４Ｉ】
0004833799.tif 000017
【図４Ｊ】
0004833799.tif 000018
【図５Ａ】
0004833799.tif 000019
【図５Ｂ】
0004833799.tif 000020
【図６】
0004833799.tif 000021