(57)【特許請求の範囲】
【請求項１】
それぞれが複数のサブピクセルからなるサブピクセルグループを複数有する電界放出ディスプレイのビデオ信号を補正する補正方法であって、
メモリから補正係数を出力するステップと、
前記補正係数によってビデオ信号を補正するステップとを有しており、
前記補正係数は、陽極をグラウンド電位に保持した状態で、各サブピクセルグループ毎にその複数のサブピクセルを構成する集束構造を通る電流を計測することによって得た、または、陽極および集束電極をグラウンド電位に保持した状態で、各サブピクセルグループ毎にその複数のサブピクセルを構成するゲートを通る電流を計測することによって得た、各サブピクセルグループ毎にその複数のサブピクセルの明るさに関連するデータを、二次元の画面上の位置に対する電流の大きさとしてプロットした波形の垂直方向及び水平方向の変動から所定の周波数以下の低周波成分を除去することによって得た波形で表される、各サブピクセルグループの各位置ごとの明るさに関連する値のばらつきを補正する補正係数であり、
前記所定の周波数以下の低周波成分を除去する処理は、それぞれの空間周波数で人間が識別可能な閾値を超えないように適応的に行われることを特徴とする補正方法。
【請求項２】
前記補正係数は、サブピクセルの色に対応してそれぞれ記憶されていることを特徴とする請求項１に記載の補正方法。
【請求項３】
それぞれが複数のサブピクセルからなるサブピクセルグループを複数有する電界放出ディスプレイ装置であって、
補正係数を格納するメモリと、
前記補正係数によってビデオ信号を補正する手段とを有しており、
前記補正係数は、陽極をグラウンド電位に保持した状態で、各サブピクセルグループ毎にその複数のサブピクセルを構成する集束構造を通る電流を計測することによって得た、または、陽極および集束電極をグラウンド電位に保持した状態で、各サブピクセルグループ毎にその複数のサブピクセルを構成するゲートを通る電流を計測することによって得た、各サブピクセルグループ毎にその複数のサブピクセルの明るさに関連するデータを、二次元の画面上の位置に対する電流の大きさとしてプロットした波形の垂直方向及び水平方向の変動から所定の周波数以下の低周波成分を除去することによって得た波形で表される、各サブピクセルグループの各位置ごとの明るさに関連する値のばらつきを補正する補正係数であり、
前記所定の周波数以下の低周波成分を除去する処理は、それぞれの空間周波数で人間が識別可能な閾値を超えないように適応的に行われることを特徴とする電界放出ディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、ディスプレイ画面の分野に関する。より具体的には、本明細書は、フラットパネル電界放出ディスプレイ（ＦＥＤ）および／またはブラウン管（ＣＲＴ）ディスプレイに関するものであるが、これに限定されるものではない。本明細書は、フラットパネル電界放出ディスプレイを再較正するためのシステムおよび方法について説明する。
【背景技術】
【０００２】
フラットパネル電界放出ディスプレイ（ＦＥＤ）は、標準のブラウン管（ＣＲＴ）ディスプレイと同様、高エネルギー電子を蛍光面の画素（ピクセル）に衝突させることにより光を発生する。励起された蛍光体は、電子のエネルギーを可視光に変換する。しかしながら、１本の、または場合によっては、３本の電子線を使用して蛍光面をラスターパターンで走査する従来のＣＲＴディスプレイとは異なり、ＦＥＤでは、各ピクセルの各色要素に対し静止した電子線を使用する。このため、電子源から蛍光面までの距離を、従来のＣＲＴの走査電子線に必要な距離と比較して、非常に短くすることができる。更に、ＦＥＤの真空管は、従来のＣＲＴのものよりもかなり薄いガラスで形成することができる。更に、ＦＥＤの消費電力は、ＣＲＴに比べてはるかに少ない。これらの要因により、ＦＥＤは、ラップトップコンピュータ、ポケット型テレビ、および携帯型電子ゲームなどの携帯型電子製品に理想的なものとなっている。
【０００３】
上述のように、ＦＥＤおよび従来のＣＲＴディスプレイは、画像の走査方法に関して異なる。従来のＣＲＴディスプレイにおいては、蛍光面にわたる電子線をラスターパターンで走査することによってイメージを生成する。通常、電子線が横列（水平）方向に沿って走査すると、その強度は、横列の各ピクセルの所望の明度（または明るさ）に応じて調整される。複数のピクセルの横列が走査された後、電子線は１段下がり、次の横列を、その横列の所望の明度（または明るさ）に応じて調整された強度で走査する。ＦＥＤでは、通常、マークされたコントラストで、「マトリックス」アドレス指定方式によりイメージを生成する。ＦＥＤの各電子線は、ディスプレイの個々の横列と縦列との交差点で形成される。横列は、順次更新される。アクティブになっているすべての縦列と共に単一横列電極がアクティブにされ、各縦列に印加される電圧により、横列と縦列との交差点に形成される電子線の強度が決定される。更に、次の横列が続いてアクティブにされ、新しい明度情報（または明るさ情報）が縦列のそれぞれについて再び設定される。すべての横列が更新されると、新しいフレームが表示される。
【０００４】
しかしながら、ＦＥＤの各ピクセルについて電子線を形成する電子構造は必ずしも一様でない。製造時にバラツキがあるため、ピクセルが異なると、同じ入力を与えても発生する強度は異なる場合がある。必要なのは、外部の光学機器に頼り、そして／または高い動作電圧で測定を行うことなく、一様でないピクセルを測定し、補正するためのシステムである。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本明細書は、外部の光学機器に頼し、そして／または高い動作電圧で測定を行うことなく、表示デバイスの一様でないピクセルを測定し、補正するためのシステムおよび方法を説明する。
【課題を解決するための手段】
【０００６】
特に、補正係数を放出電流から導く補正システムを備えるフラットパネル電界放出ディスプレイ（ＦＥＤ）が提示される。本発明による一実施形態においは、ＦＥＤは、フェースプレートに陽極と集束構造とを備える。陽極電位は、グランドレベルに保持される一方、集束構造電位は４０から５０ボルトの間に保持されるが、これに限定されるものではない。集束構造に流れる電流を測定し、電界放出ディスプレイの補正係数の基準として使用する。
【０００７】
他の実施形態においては、本明細書は、ディスプレイ補正システムを説明する。このディスプレイ補正システムは、電界放出ディスプレイのコンポーネントに接続され、電流測定を行う電流測定系を備える。更に、ディスプレイ補正システムは、電流測定系から電流測定結果を受け取って、補正係数を生成するため接続されている計算系を備える。補正係数は、電界放出ディスプレイの未補正ビデオ入力信号から補正済みビデオ信号を生成するために使用されることが明らかである。
【０００８】
更に他の実施形態においては、本明細書は、電界放出ディスプレイのコンポーネントが陰極ドライバ、ゲートドライバ、集束構造、および陽極ドライバから選択される、前段で説明したディスプレイ補正システムを説明する。
【０００９】
更に他の実施形態では、本明細書は、電界放出ディスプレイの補正係数を評価する方法を説明する。この方法は、電界放出ディスプレイに入力パターンを適用することを含む。更に、この方法は、電界放出ディスプレイのコンポーネントから電流測定結果を決定することを含む。この方法は、更に、電流測定結果を利用して補正係数を決定することも含む。更に、この方法は、補正係数を使用して電界放出ディスプレイの未補正ビデオ入力信号から補正済みビデオ信号を生成することを含む。
【００１０】
更に他の実施形態においては、本明細書は、電界放出ディスプレイのコンポーネントが陰極ドライバ、ゲートドライバ、集束構造、および陽極ドライバから選択される、前段で説明した方法を説明する。
【００１１】
他の実施形態においては、本明細書は、電界放出ディスプレイの未補正ビデオ入力信号から補正済みビデオ信号を生成するためのディスプレイ補正システムを説明する。ディスプレイ補正システムは、電界放出ディスプレイのコンポーネントから電流測定結果を決定するだめの手段を備える。更に、ディスプレイ補正システムは、電流測定結果を使用して補正係数を決定するための手段を備える。ディスプレイ補正システムは、更に、補正係数を使用して電界放出ディスプレイの未補正ビデオ入力信号から補正済みビデオ信号を生成するための手段も備える。
【００１２】
更に他の実施形態においては、本明細書は、電界放出ディスプレイのコンポーネントが陰極ドライバ、ゲートドライバ、集束構造、および陽極ドライバから選択される、前段で説明したディスプレイ補正システムを説明する。
【００１３】
本明細書による他の実施形態においては、ＦＥＤの陽極および集束構造はグラウンド電位に保持される。ゲート電位は、４０から５０ボルトの範囲に保持されるが、これに限定されるものではない。ピクセルをアクティブにするテストパターンが適用される。ゲートに流れる電流を測定し、そのピクセルの補正係数の基準として使用する。
【００１４】
本明細書による更に他の実施形態においては、ＦＥＤは、通常の動作電圧で構成される。単一ピクセルをアクティブにするテストパターンが適用される。陽極に流れる電流が測定される。補正システムにおいては、補正係数が導かれ、使用される。補正システムは、補正係数を保持する係数メモリを備える。補正係数は、入力ビデオ信号の各成分をスケーリングするために使用される。その後、補正済み信号はＦＥＤに供給される。
【００１５】
本明細書による更に他の実施形態においては、ＦＥＤは通常の動作電圧で構成される。単一サブピクセルをアクティブにするテストパターンが適用される。陽極に流れる電流が測定される。補正システムにおいては、補正係数が導から、使用される。補正システムは、補正係数を保持する係数メモリを備える。補正係数は、サブピクセルに対応する入力ビデオ信号の色成分をスケーリングするために使用される。サブピクセル毎に、別々の補正係数が与えられる。その後、補正済み信号はＦＥＤに供給される。
【００１６】
本明細書による他の実施形態においては、ＦＥＤの陽極はグラウンド電位に保たれる。集束構造は、約４０から５０ボルトの電位に保持されるが、これに限定されるものではない。複数のピクセルを同時にアクティブにするテストパターンが適用される。集束構造への電流を測定し、補正係数を計算するための基準として使用する。補正係数は、補正システム内のピクセルに対応するデータに適用される。
【００１７】
本明細書による更に他の実施形態では、補正係数は、係数メモリから取得される。取得された係数はアナログ輝度信号に適用されるが、その際に、補正係数をアナログ電圧に変換し、その電圧とアナログ輝度信号との積を計算する。その後、その結果得られた補正済み輝度信号は、ブラウン管（ＣＲＴ）ディスプレイの駆動に使用される。
【００１８】
本発明のこれらおよびその他の利点は、当業者にとっては、図面に例示されている実施形態の以下の詳細な説明を読めば、疑いなく明白になるであろう。
【００１９】
要するに、本明細書は、放出電流から導かれた補正係数を持つ補正システムを備える電界放出ディスプレイ（ＦＥＤ）を開示する。一実施形態では、フェースプレートに陽極と集束構造とを備える電界放出ディスプレイが説明されている。陽極電位は、グランドレベルに保持されるが、集束構造電位は４０から５０ボルトの間に保持されるが、これに限定されるものではない。集束構造に流れる電流を測定し、電界放出ディスプレイの補正係数の基準として使用する。
【００２０】
本明細書に組み込まれ、その一部を形成する添付図面は、本発明のいくつかの態様を例示しており、詳細な説明と併わせて、本発明の原理の説明に使用される。
【発明を実施するための最良の形態】
【００２１】
本発明の実施形態を詳しく説明する。添付図面には本発明の実施形態の例が示されている。本発明を、これらの実施形態に関連して説明するが、本発明をこれらの実施形態に限定する意図はないものと理解すべきである。むしろ、本発明は、添付した請求項において特定されている本発明の本質、即ち、範囲に含めることが可能な代替形態、修正形態、および等価形態をカバーすることを意図している。更に、以下の明細書において、説明を目的として、本発明を完全に理解できるように多数の具体的詳細を述べている。しかしながら、この発明の開示内容を読めば、これらの特別な詳細事項がなくても、本発明を実施することが可能であることは、当業者にとって明らかであろう。他方においては、本発明の一面を不明確にすることを回避するために、周知の構造および装置については詳述しない。
【００２２】
図１は、本発明の一実施形態による補正システム１０５、ディスプレイ１１０、および補正係数を決定するためのサブシステムの関係を例示するシステム５０のブロック図である。システム５０において、ビデオ信号源１００からビデオ信号が補正システム１０５に供給される。システム５０の一実施形態では、ビデオ信号源１００によって供給されるビデオ信号は、三原色（ＲＧＢ）信号の形式であってもよい。システム５０の一実施形態では、ビデオ信号源１００によって供給されるビデオ信号は、輝度−クロミナンス信号の形式であってもよい。ビデオ信号源１００によって供給されるビデオ信号を受信すると、補正システム１０５は、補正係数によりスケーリングし、ディスプレイ１１０内の非一様性を補正する。その後、補正システム１０５により生成された補正済み信号は、ディスプレイ１１０を駆動し、イメージをユーザ１１５に送る。システム５０の一実施形態においては、ディスプレイ１１０は、電界放出ディスプレイ（ＦＥＤ）またはブラウン管（ＣＲＴ）ディスプレイであってもよいが、これらに限られるわけではない。
【００２３】
ディスプレイ１１０がシステム５０内でＦＥＤとして実装された場合、補正システム１０５内で使用される補正係数は、電流測定系１２０を用いて、ＦＥＤ内の放出電流を最初に測定することにより取得することが可能である。その後、係数計算系１２５は、ディスプレイ１１０内の基準電流および基底負荷に対する適切なスケーリングおよびオフセットを通じて、電流測定データから補正係数を計算することが可能である。
【００２４】
図２は、本発明の一実施形態による横列と縦列の交差点に置かれたゲート型電界エミッタを使用するフラットパネルＦＥＤスクリーン（例えば、１１０）の一部を示す構造断面図である。特に、図２は、ＦＥＤフラットパネルディスプレイ（例えば、１１０）の一部である多層構造７５を例示している。多層構造７５は、ベースプレート構造とも呼ばれる電界放出バックプレート構造４５、および電子を受け取るフェースプレート構造７０を含む。イメージは、フェースプレート構造７０により生成できることが理解される。バックプレート構造４５は、通常、電気的絶縁バックプレート６５と、エミッタ（また陰極）電極６０と、電気的絶縁層５５と、パターン形成されたゲート電極５０と、そして、絶縁層５５を貫通する開口部内に配置された円錐状電子放出素子４０とから構成される。更に、電子放出素子４０の先端は、ゲート電極５０内の対応する開口部を通して露出している。エミッタ電極６０および電子放出素子４０は共同して、ＦＥＤフラットパネルディスプレイ（例えば、１１０）の図示されている部分７５の陰極を構成する。導電性を有する集束構造９０は、絶縁層９１によって、ゲート電極５０から分離されている。フェースプレート構造７０は、電気的絶縁フェースプレート１５、陽極２５、および蛍光体の塗膜２０により形成される。
【００２５】
本実施形態による電子放出素子４０の一つのタイプは、Ｔｗｉｃｈｅｌｌ ｅｔ ａｌ．に１９９７年３月４日に付与された米国特許第５６０８２８３号に記載されており、他のタイプは、Ｓｐｉｎｄｔ ｅｔ ａｌ．に１９９７年３月４日に発行された米国特許第５６０７３３５号で説明されており、これらは何れも引用することによって本明細書に組み込まれている。本発明による集束構造９０は、Ｓｐｉｎｄｔ ｅｔ ａｌ．に１９９６年６月１８日に発行された米国特許第５５２８１０３号に記載されており、これは、引用することによって本明細書に組み込まれている。この実施形態によるＦＥＤフラットパネルディスプレイ（例えば、１１０）の一般的操作は、Ｄｕｂｏｃ，Ｊｒ．ｅｔ ａｌ．に１９９６年７月３０日に発行された米国特許第５５４１４７３号、Ｓｐｉｎｄｔ ｅｔ ａｌ．に１９９６年９月２４日に発行された米国特許第５５５９３８９号、Ｓｐｉｎｄｔ ｅｔ ａｌ．に１９９６年１０月１５日に米国特許第５５６４９５９号、およびＨａｖｅｎ ａｔ ａｌ．に１９９６年１１月２６日に発行された米国特許第５５７８８９９号に詳しく記載されており、これらは、引用することによって本明細書に組み込まれている。この実施形態によるピクセル毎に電流放出を測定する手法は、Ｃｕｍｍｉｎｇｓ ｅｔ ａｌ．に２００１年６月２８日に出願された米国同時係属出願第０９／８９５９８５号に記載されており、これは、引用することにより本明細書に組み込まれている。
【００２６】
ＦＥＤフラットパネルディスプレイ（例えば、１１０）においては、ディスプレイはピクセルと呼ばれる複数の画素に分割されている。本発明による一実施形態では、それぞれのピクセルは、赤色、緑色、および青色に対応する３つのサブピクセルに分割される。図２は、３つのサブピクセル８０、８１、および８２に分けられた単一ピクセルの構造を示している。サブピクセル（例えば、８０、８１、または８２）でのゲート５０、陰極６０／４０、陽極２５、および集束構造９０で電圧および電流を変化させることにより、異なる光の強さがそのサブピクセルの上のフェースプレート１５に現れる。そのサブピクセル（例えば、８０、８１、または８２）の色は、そのサブピクセルに対応するゲート５０および陰極６０／４０の上の蛍光体塗膜２０の特定の混合比により決定される。
【００２７】
ＦＥＤ（例えば、１１０）内では、ピクセルは横列と縦列の配列で構成される。本発明による一実施形態では、１つのピクセルに対応する複数のサブピクセル（例えば、８０、８１、または８２）は、隣接する縦列内に置かれている。一実施形態においては、陰極６０／４０は、所定の横列内のすべてのサブピクセルに共通であり、ゲートは、所定の縦列内のすべてのサブピクセルに共通である。他の実施形態においては、陰極６０／４０は、所定の縦列内のすべてのサブピクセルに共通であり、ゲート５０は、所定の横列内のすべてのサブピクセルに共通である。所定の横列および縦列内の特定のサブピクセル（例えば、８０、８１、または８２）は、その横列およびその縦列に対する電気信号の相互作用によって制御される。
【００２８】
図３は、本発明の一実施形態によるＦＥＤ（例えば、１１０）内において、複数のサブピクセルの配列に対する電源線と制御線との分配を含むシステム３００のブロック図である。システム３００のこの実施形態においては、これらの縦列は、複数の陰極（例えば、６０／４０）に接続され、これらの横列は、複数のゲート（例えば、５０）に接続される。特に、配列内の複数のサブピクセル要素からなる各縦列に対して、縦列ドライバ２１０（陰極ドライバ２１０とも呼ばれる）が存在している。縦列ドライバ線３２０は、同一の縦列内の各サブピクセルセル３０１を通る。更に、横列ドライバ線３２１は、同一の横列内の各サブピクセルセル３０１を通る。それぞれの縦列ドライバ２１０は、他の縦列ドライバと並行して動作する。縦列ドライバ２１０は、縦列ドライバ電圧線３２２および縦列ドライバ帰還線３２３を共有する。各横列ドライバ２００（ゲートドライバ２００とも呼ばれる）は、他の横列ドライバと並行して動作する。横列ドライバ２００は、共通横列ドライバ電圧線３２４および横列ドライバ帰還線３２５を共有する。本発明によるいくつかの実施形態においては、それぞれ、横列帰還線３２５および縦列帰還線３２３で電流測定デバイス３０６および／または３０５を使用してもよい。
【００２９】
図４は、本発明の一実施形態による個々のサブピクセルのセル（例えば、３０１）を電気的に制御する方法を示すシステム４００の概略図である。この実施形態においては、横列ドライバ２００はゲート５０に接続され、縦列ドライバ２１０は陰極６０／４０に接続される。スイッチ２０２が閉じ、スイッチ２０３が開いている場合、横列はアクティブである（従って、フェースプレート７０のその部分を照らす電子を供給することができる）。
【００３０】
フレーム毎に、各サブピクセル（例えば、８０、８１、または８２）は、そのサブピクセルに対する所望の強さレベルとみなされる値を有する。特定のサブピクセルを含む横列がアクティブである間、そのサブピクセルに対する値を使用して、そのサブピクセルを含む縦列について縦列ドライバ２１０を制御する。本発明による一実施形態では、この値は、電圧レベルを指定するデジタル量であってよい。他の実施形態では、値はアナログ値であってもよい。
【００３１】
図４のシステム４００においては、縦列ドライバ２１０は、複数のスイッチのグループのうちの１つを閉じるために、デジタル論理回路を使用する分圧器として動作してもよい。例えば、電流が最大になった場合、スイッチ２１７は閉じられる。逆に、最小の電流の場合、スイッチ２１２が閉じられる。
【００３２】
この実施形態の通常の動作では、陽極２５は、陽極電圧源２５０（陽極ドライバ２５０とも呼ばれる）を使用して比較的高い電圧に設定される。従って、陽極電流２４０は、陰極６０／４０を流れ、電流２３５の一部として縦列ドライバ２１０を抜ける。従来の電流測定手法を陽極電圧源２５０または縦列ドライバ２１０の出力に適用することにより、電流の数値が求められる。陽極２５に接続された電圧源は、陽極ドライバと呼ばれることは明白である。
【００３３】
図５は、本発明の一実施形態による陰極（例えば、６０／４０）とゲート（例えば、５０）との間の相対的電圧の変化に応じて流れる電流の変化を示すグラフ５００である。グラフ５００に示されているように、サブピクセル（例えば、８０、８１、または８２）の明度（或いは明るさ）は、（ｉ）そのサブピクセルの陰極（例えば、６０／４０）から陽極（例えば、２５）に流れる電流、および（ｉｉ）電流の持続時間に直接関連を有する。電流は、縦列ドライバ２１０で設定された電圧および横列ドライバ２００の電圧により左右される。サブピクセル（例えば、８０、８１、８２）の電流持続は、縦列ドライバ２１０により制御される。
【００３４】
本発明による一実施形態においては、縦列ドライバ２１０内の電圧レベルを設定するために、ある値が使用される。他の実施形態においては、縦列ドライバ２１０によって電流が発生している持続時間を決定するために、ある値が使用される。他の実施形態においては、ディスプレイ（例えば、１１０）に対しパルス幅変調制御を行う。
【００３５】
図５のグラフ５００に示されている電流−電圧応答は、ＦＥＤ（例えば、１１０）内のすべてのサブピクセル（例えば、８０、８１、または８２）に対し同一であること理想的である。しかしながら、通常作動期間におけるＦＥＤ（例えば、１１０）の製造および経年変化の問題などさまざまな理由から、電流−電圧応答は、サブピクセル（例えば、８０、８１、または８２）毎に異なる場合がある。従って、２つの異なるサブピクセルで同一の駆動値が示されても、明度レベル（または明るさのレベル）は異なる場合がある。明度レベル（または明るさのレベル）のこのような相違は、電流の差により測定することが可能である。１つのサブピクセル（例えば、８０、８１、または８２）に対する電流は、そのサブピクセルのみをアクティブにするテスト入力パターンを適用することにより測定される。他のサブピクセルに対する電流は、第２のパターンを適用して他のサブピクセルをアクティブにすることにより測定される。このような電流測定結果の配列を使用することにより、特定のピクセルに対する駆動値をスケーリングする方法を決定して、実際のディスプレイ（例えば、１１０）の均一性を高めることができる。
【００３６】
電流を測定し比較する回路は当業界においては周知であることは明らかである。従って、本発明による実施形態の一面を不明確にしないために、それらの回路の詳細な説明は、本明細書では行わない。
【００３７】
図６は、本発明の一実施形態による集束構造（例えば、９０）を通る電流を測定するために使用されるシステム６００の概略図である。本発明では、集束構造９０は、集束構造電圧源２６０により、４０から５０ボルトの電位に保持することができるが、それらに限定されるものではない。更に、陽極２５は、グラウンド電位に保持される。陽極２５に接続されたグラウンド電位は、陽極ドライバと呼ばれることは明白である。集束構造電流２６５は、陰極６０／４０を流れ、縦列ドライバ電流２３５の一部として縦列ドライバ２１０から流れ出る。この実施形態の電圧はフェースプレート（例えば、７０）上にイメージを発生するために使用される標準電圧よりもかなり低いことから、あまり高度でない電流測定回路を使用できる。
【００３８】
図７は、本発明の一実施形態によるゲート（例えば、５０）を通る電流を測定するために使用されるシステム７００の概略図である。この実施形態では、集束構造９０および陽極２５は、両方ともグラウンド電位に保持される。陽極２５に接続されたグラウンド電位は、陽極ドライバと呼ばれることは明白でる。横列ドライバ２００を流れるゲート電流２７０は、陰極６０／４０を流れ、縦列ドライバ電流２３５の一部として流出する。従って、縦列ドライバ電流２３５または横列ドライバ電流を測定することができる。図６のシステム６００の場合と同様に、この実施形態のシステム７００の電圧は、陽極２５で使用されている標準電圧よりもかなり低いため、電流測定プロセスは簡素化される。
【００３９】
この実施形態においては、縦列ドライバ（例えば、２１０）および横列ドライバ（例えば、２００）は、並列であるため、複数のサブピクセル（例えば、８０、８１、および８２）のグループに対し電流測定を１回実行すればよい。例えば、特定のピクセルに対応するすべてのサブピクセル（例えば、８０、８１、および８２）は、一度にアクティブにすることができ、対応する電流測定を行うことができる。更に、１回の電流測定に対し、同時に、複数のピクセルの小さなグループをアクティブにすることができる。
【００４０】
本発明の一実施形態では、特定のサブピクセル、ピクセル、または複数のピクセルのグループの補正係数は、電流測定結果にスカラーを乗算し、そして、定数オフセットを加えることにより、その要素に対して行った電流測定結果から求められる。スカラーおよび係数オフセットは、特定のＦＥＤ（例えば、１１０）による実験を通じて決定される。
【００４１】
本発明による他の実施形態では、電流測定結果を２次元ハイパスフィルタに通し、補正係数を計算するための基準を定める。ハイパスフィルタは、データから長期の明度（または明るさ）変動（例えば、１ｃｍを超えるもの）を除去することが可能であることが理解される。更に、このフィルタの特性は、補正されたイメージの明度変動（または明るさの変動）がそれぞれの空間周波数で人間が識別可能な閾値を超えないように、電流測定データのフーリエ解析を使って適応方式で決定される。
【００４２】
本発明による一実施形態においては、電流測定結果は、以下の２次元の低次多項式に当てはめられる：
Ａ＋Ｂｘ＋Ｃｘ２＋Ｄｙ＋Εｙ２＋Ｆｘｙ
ただし、「ｘ」および「ｙ」はピクセル座標である。特定のピクセルに対する補正係数は、この多項式の値の逆数であってもよい。
【００４３】
本発明による一実施形態では、電流測定結果は、電子と内部支持構造との相互作用から生じる局部的な異常に関して調整される。１つのピクセルに対する電流測定結果は、内部支持構造へのピクセルの近接性について調整される。
【００４４】
本明細書に記載した電流測定手法に加えて、陰極ドライバ（例えば、２１０）、ゲートドライバ（例えば、２００）、または陽極ドライバ（例えば、２５０）は、その出力電流に類似した信号を供給してもよい。例えば、供給される信号は、可変ＤＣ電圧でもパルス列でもよい。従って、本発明の一実施形態によれば、陰極ドライバ（例えば、２１０）、ゲートドライバ（例えば、２００）、または陽極ドライバ（例えば、２５０）は、その出力電流を決定するために使用することも可能である。そのため、電流測定結果は、本明細書に記載した方法と同様の方法で使用することが可能である。
【００４５】
図８は、本発明の一実施形態による三原色ビデオ信号に、単一の補正係数を使用する補正システム８００のブロック図である。特に、システム８００は、図１の補正システム１０５の一実施形態のアーキテクチャ例である。この実施形態では、ピクセルの赤色、緑色、および青色成分に対応するデジタル値は、それぞれ、ビデオ入力５０１、５０２、および５０３を介して受信される。更に、制御信号５４０は、フレーム内の特定のピクセルを示す情報を含む。補正システム８００のこの実施形態において、制御信号５４０は、クロック、第１のラインマーカー、およびラインパルスを含んでいてもよい。クロックは、フレーム内のすべてのピクセルについて１回時を刻み、ラインパルスは、線の先頭で１回時を刻む。更に、第１のラインマーカーは、フレーム内の第１の線について１回時を刻む。更に、制御信号５４０の他の実施形態では、現在のピクセルデータが有効であることを示すデータイネーブル信号も供給する。
【００４６】
図８のアドレスジェネレータ５１０は、制御信号５４０を使用して、フレーム内の各ピクセルのアドレスを計算する。アドレスは、その後、クセルに対する補正係数を求めるために、係数メモリ５１５で使用される。係数メモリ５１５により、補正係数が乗算器５５０、５５１、および５５２に供給され、色成分毎に強度値をスケーリングする。その後、乗算器５５０、５５１、および５５２は、それぞれビデオ出力５１１、５１２、および５１３を介して補正された色成分をディスプレイシステム１１０に供給する。本発明においては、乗算器５５０〜５５２、アドレスジェネレータ５１０、および係数メモリ５１５は、パイプライン化してスループットを高められる。この実施形態の制御信号遅延ユニット５２０を使用して、制御信号５４０を遅延させ、補正システム１０５の他の部分で入り込むパイプライン遅延を補正する。
【００４７】
図９は、本発明の一実施形態による三原色ビデオ信号の各成分に補正係数を使用する補正システム９００のブロック図である。特に、システム９００は、図１の補正システム１０５のアーキテクチャ例の他の実施形態である。図９のシステム９００では、係数メモリ５１５は、ピクセルの色成分毎に別々の補正係数を供給する。乗算器５５０〜５５２、ビデオ入力５０１〜５０３、ビデオ出力５１１〜５１３、アドレスジェネレータ５１０、制御信号５４０、および補正システム９００の制御信号遅延５２０は、図８に関して本明細書に記載した補正システム８００と同様の動作をする。
【００４８】
本発明による一実施形態においては、縦列ドライバ２１０内の電圧レベルを設定するために補正値が使用される。他の実施形態においては、縦列ドライバ２１０によって電流が発生している持続時間を決定するために補正値が使用される。
【００４９】
図１０は、本発明の一実施形態によるアナログクロミナンス／輝度信号に対する補正システム１０００のブロック図である。特に、システム１０００は、図１の補正システム１０５のアーキテクチャ例の他の実施形態である。図１０のシステム１０００は、クロミナンス−輝度信号（例えば、５０６〜５０８）の形のアナログビデオ情報を受信する。この補正されたアナログデータを使用して、ブラウン管（ＣＲＴ）、例えば、１１０を駆動する。システム１０００では、輝度成分（例えば、５０６）は、補正係数によってスケーリングされた成分とする。例えば、変換器／乗算器５６０は補正係数をアナログ値に変換し、アナログ乗算器を使用して、入力輝度信号５０６にアナログ補正係数を乗算して、補正された輝度信号５１６を生成する。更に、出力クロミナンス信号５１７および５１８は、遅延回路５６１および５６２によりそれぞれ遅延され、補正輝度信号５１６との同期を維持する。
【００５０】
図１１は、本発明の一実施形態によるアドレスジェネレータ（例えば、５１０）および係数メモリ（例えば、５１５）のシステム例１１００の図である。特に、システム１１００は、係数メモリ５１５に接続されたアドレスジェネレータ５１０の一実施形態を示している。複数のピクセルは１つのフレームにグループ化され、複数のピクセルが順次横列から次の横列へ到達することが理解される。この実施形態においては、第１のラインマーカー（ＦＭＬ）信号５４３は、複数のピクセルのフレームの開始を示すために使用される。更に、これは、縦列カウンタ６１０および横列カウンタ６２０をリセットして、補正係数の配列の先頭を指すようにする。クロック（ＣＬＫ）信号５４１は、ピクセル毎に１回時を刻む。更に、クロック信号５４１は、縦列カウンタ６１０を進める。すべての線の開始で、ラインパルス（ＬＰ）信号５４２は１回時を刻み、縦列カウンタ６１０をリセットし、横列カウンタ６２０を進める。これらのカウンタ値は１つにまとめられて、係数メモリ５１５のアドレスを形成する。各ピクセルの補正係数は、フレーム内のそのピクセル横列および縦列に対応する場所内の係数メモリ５１５に格納されることが理解される。他の実施形態においては、３つの並行メモリを係数メモリ５１５に使用し、それぞれのピクセルの異なる色成分に対し別々の係数を供給することができる。
【００５１】
図１１のシステム１１００においては、縦列カウンタ６１０は、ＯＲゲート６３０の出力を介して、ラインパルス信号５４２および第１のラインマーカー信号５４３を受信することが可能であることが理解される。特に、この実施形態のＯＲゲート６３０は、ラインパルス信号５４２および第１のラインマーカー信号５４３の両方を受信するように接続されている。更に、ＯＲゲート６３０は、縦列カウンタ６１０のリセットされた入力にそれらの信号のそれぞれを出力するように接続されている。そのようにして、ラインパルス信号５４２および／または第１のラインマーカー信号５４３で、縦列カウンタ６１０をリセットすることができる。
【００５２】
図１２は、本発明の一実施形態による三原色ビデオ信号１１の各成分に複数の補正係数を使用する補正システム１２００のブロック図である。特に、システム１２００は、図１の補正システム１０５のアーキテクチャ例の一実施形態である。図１２に示されているように、係数ベクトルメモリ６９０は、複数の係数をそれぞれの算術演算装置６５０、６５１、および６５２に供給する。算術演算装置６５０〜６５２のそれぞれは、ビデオ入力（例えば、５０１、５０２、または５０３）を介して受信した成分値と供給された係数から補正値を計算する。この実施形態においては、２つの係数を供給することができ、補正値は、１つの係数＋成分値に他の係数を乗算するという方法で計算される。システム１２００の他の実施形態においては、Ｎ個の係数を供給することができ、補正値は、次数（Ｎ−１）の多項式として計算される。
【００５３】
図１３は、本発明の一実施形態による三原色ビデオ信号の各成分にルックアップテーブルを使用する補正システム１３００のブロック図である。特に、システム１３００は、図１の補正システム１０５のアーキテクチャ例の一実施形態である。システム１３００のこの実施形態では、補正ユニット７５０、７５１、および７５２はそれぞれ、ビデオ入力（例えば、５０１、５０２、または５０３）を介して受信された成分値およびアドレスジェネレータ５１０により供給されるピクセルアドレスを使用したルックアップテーブルとして実装される。例えば、ルックアップテーブルには、そのピクセルでのその成分値に対応する補正値が格納される。このタイプのルックアップテーブルにおいては、利用可能なテーブル空間内に収まる任意の関数を実装することができることが理解される。
【００５４】
従って、本発明は、外部の光学機器に頼る、かつ／または高い動作電圧で測定を行うことなく、表示デバイスの不均一なピクセルを測定し、補正するためのシステムおよび方法を提供する。
【００５５】
本発明の特別な実施形態に関する記述は、図示および説明を目的として提示されている。これらは、網羅することも、また発明を開示されている正確な形態に限定することも意図しておらず、上記の教示に照らして多くの修正形態および変更形態が可能である。これらの実施形態は、本発明の原理およびその実際の応用を最もよく理解できるように選択され、説明されたものであり、従って、当業者であれば、考慮されている特定の用途に適したさまざまな修正を加えることにより、発明およびさまざまな実施形態を最もよく利用できるであろう。本発明の範囲は、付属の請求項およびその均等物により限定されることを意図するものである。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施形態による補正システム、ディスプレイ、および補正係数を決定するためのサブシステムの関係を例示するシステムのブロック図である。
【図２】本発明の一実施形態による横列と縦列ラインの交差点に置かれたゲート型電界エミッタを使用したフラットパネル電界放出ディスプレイ（ＦＥＤ）スクリーンの一部を示す構造断面図である。
【図３】本発明の一実施形態によるＦＥＤ内の複数のサブピクセルの配列に対する電源線と制御線との分配を含むシステムのブロック図である。
【図４】本発明の一実施形態による個々のサブピクセルのセルを電気的に制御する方法を例示するシステムの概略図である。
【図５】本発明の一実施形態による陰極とゲートとの間の相対的電圧の変化に応じて流れる電流の変化を示すグラフである。
【図６】本発明の一実施形態による集束構造を通る電流を測定するために使用されるシステムの概略図である。
【図７】本発明の一実施形態によるゲートを通る電流を測定するために使用されるシステムの概略図である。
【図８】本発明の一実施形態による三原色ビデオ信号に単一の補正係数を使用する補正システムのブロック図である。
【図９】本発明の一実施形態による三原色ビデオ信号の各成分に補正係数を使用する補正システムのブロック図である。
【図１０】本発明の一実施形態によるアナログクロミナンス／輝度信号に対する補正システムのブロック図である。
【図１１】本発明の一実施形態によるアドレスジェネレータおよび係数メモリのシステム例の図である。
【図１２】本発明の一実施形態による三原色ビデオ信号の各成分に複数の補正係数を使用する補正システムのブロック図である。
【図１３】本発明の一実施形態による三原色ビデオ信号の各成分にルックアップテーブルを使用する補正システムのブロック図である。
【００５７】
この説明で参照されている図面は、特に断りのない限り縮尺して描かれていると理解すべきではない。
【図１】
0004801900.tif 000002
【図２】
0004801900.tif 000003
【図３】
0004801900.tif 000004
【図４】
0004801900.tif 000005
【図５】
0004801900.tif 000006
【図６】
0004801900.tif 000007
【図７】
0004801900.tif 000008
【図８】
0004801900.tif 000009
【図９】
0004801900.tif 000010
【図１０】
0004801900.tif 000011
【図１１】
0004801900.tif 000012
【図１２】
0004801900.tif 000013
【図１３】
0004801900.tif 000014