(57)【特許請求の範囲】
【請求項１】
第一面及び第一導電率を有し且つ第一導電型である第一層と、前記第一面と界面を形成している第二層であって、前記第一層よりも大きな第二導電率を有し、第二導電型である第二層とを含む半導体材料からなる本体内にＭＯＳ装置を加工する方法であって、
前記界面とは反対面である前記第二層の第一面から始まり、前記界面を通って前記第一層に延びている、前記第二層を貫通したトレンチをエッチングする工程であって、前記トレンチが前記第一層及び前記第二層の露出面からなる連続した壁を有するものである工程と、
前記壁上に、前記第一層と前記第二層との界面を含む前記露出面を少なくとも部分的に被覆する誘電体からなる第三層を形成し、その後、ドーピングされたポリシリコンで前記トレンチを充填し、前記第三層を被覆する工程と、
二酸化シリコンからなる第四層を前記本体の露出した表面上に熱成長させる工程であって、前記ポリシリコンの酸化速度が前記第二層の酸化速度よりも大きいために、前記第四層の前記トレンチ及びその近傍上の部分が前記第二層上の部分よりも厚くなる工程と、
前記第四層の部分上に位置する第一イオンマスク部分を少なくとも有するイオンマスクを形成する工程であって、前記第一イオンマスク部分は前記トレンチから距離を置いて位置している工程と、
前記トレンチ及びその近傍上に位置する前記第四層の厚い部分をマスクとして用いて、前記第一導電型の第一ドーパントイオンを前記第四層の前記トレンチ及びその近傍上の厚い部分と前記第一イオンマスク部分との間の前記第二層に注入し、前記第一ドーパントイオンを前記壁の一部分に接するように熱拡散させ、それにより前記第二層の第一領域を前記第一導電型及び前記第二層の前記第二導電率よりも大きな第三導電率に変換する工程であって、前記第一領域が、前記ドーピングされたポリシリコンで被覆されている前記第三層と接している前記壁の一部分と接しており、前記第一領域が、前記第二層内で、前記第一層と前記第二層との前記界面から間隔を置いて位置している工程と、を含むことを特徴とする方法。
【請求項２】
前記第二層の濃度が前記第一層の濃度よりも少なくとも一桁大きく、前記第一領域の濃度が前記第二層の濃度よりも少なくとも４桁大きい、請求項１に記載の方法。
【請求項３】
前記第二層の前記反対面が１００結晶面にあり、前記エッチング工程が反応イオンエッチング法によりおこなわれ、前記トレンチの前記壁が１１０結晶面にある、請求項２に記載の方法。
【請求項４】
前記イオンマスクの前記第一イオンマスク部分が、フォトレジストからなることを特徴とする、請求項１に記載の方法。
【請求項５】
前記イオンマスクは、フォトレジストからなる第二イオンマスク部分を有し、
前記第二イオンマスク部分は、前記トレンチ及びその近傍上に配置され、
前記第二導電型のイオンを前記第四層の真下の領域まで貫通させることにより前記第二層に注入することを特徴とする、請求項１に記載の方法。
【請求項６】
第一面及び第一導電率を有し且つ第一導電型である第一層と、前記第一面と界面を形成している第二層であって、前記第一層よりも大きな第二導電率を有し、第二導電型である第二層とを含む半導体材料からなる本体内にＭＯＳ装置を加工する方法であって、
前記界面とは反対面である前記第二層の第一面から始まり、前記界面を通って前記第一層に延びている、前記第二層を貫通したトレンチをエッチングする工程であって、前記トレンチが前記第一層及び前記第二層の露出面からなる連続した壁を有するものである工程と、
前記壁上に、前記第一層と前記第二層との界面を含む前記露出面を少なくとも部分的に被覆する誘電体からなる第三層を形成し、その後、ドーピングされたポリシリコンで前記トレンチを充填し、前記第三層を被覆する工程と、
二酸化シリコンからなる第四層を前記本体の露出した表面上に熱成長させる工程であって、前記第四層は、前記トレンチを囲む前記界面の部分上において前記トレンチから間隙を挟んで離れて位置する第一部分、前記トレンチ内の前記ドーピングされたポリシリコンの表面上の第二部分、及び前記第三層及びその近傍上に位置して前記間隙を埋める第三部分を含み、前記ポリシリコンの酸化速度が前記第二層の酸化速度よりも大きいために前記第二部分及び前記第三部分は前記第一部分よりも厚くなる工程と、
前記第四層の前記第二部分及び前記第三部分をマスクとして用いて、前記第一導電型の第一ドーパントイオンを前記第一部分下の前記第二層に注入し、前記第一ドーパントイオンを前記壁の一部分に接するように熱拡散させ、それにより前記第二層の第一領域を前記第一導電型及び前記第二層の前記第二導電率よりも大きな第三導電率に変換する工程であって、前記第一領域が、前記ドーピングされたポリシリコンで被覆されている前記第三層と接している前記壁の一部分と接しており、前記第一領域が、前記第二層内で、前記第一層と前記第二層との前記界面から間隔を置いて位置している工程と、
前記第一ドーパントイオン注入工程後、前記第四層の前記第二部分及び前記第三部分並びに前記第三部分と接している前記第四層の前記第一部分の第一長さとを被覆し、前記トレンチから間隔を置いて位置している前記第一領域の一部分の上に位置している前記第四層の前記第一部分の第二長さを露出するイオンマスクを準備し、前記イオンマスクにより露出されている前記第二層の部分を通って前記第二層内に前記第一領域の厚さを超える厚さをエッチングして前記第二層の第二面を露出させ、第二ドーパントイオンを前記第二面を介して前記第二層に注入し、前記第二ドーパントイオンを前記第一領域に接するように熱拡散させ、それにより、前記第二導電型を有する第二領域であって、前記第二層の前記第二導電率よりも大きな第四導電率を有し且つ前記第一領域と接している前記第二領域を形成する工程と、を含むことを特徴とする方法。
【発明の詳細な説明】
【発明の属する技術分野】
【０００１】
本発明は、ＭＯＳトランジスタ部品を、半導体チップの”上”表面上に形成したトレンチの側壁に沿って配置して含む半導体装置の製造に関する。
【従来の技術】
【０００２】
半導体チップの表面積当たりの半導体装置部品の密度を増加するために、最近では、チップの表面上に狭いトレンチを形成し且つトレンチ壁に沿って垂直方向にＭＯＳトランジスタ部品を配置することが行われている。したがって、チップの表面積はトレンチにより費やされるとともに、トレンチで失われる表面積は、トレンチの垂直壁の表面積により形成される以上である。
【０００３】
典型的なＭＯＳトランジスタ部品（絶縁バイポーラトランジスタ、ＭＯＳ制御サイリスタ及びＭＯＳトランジスタ等の半導体装置の一部分を構成する）は、同じ導電型のソース領域とドレイン領域とを含んでなり、これらの領域は、反対の導電型のチャネル領域により分離されている。チャネル領域を介したソース領域からドレイン領域への電荷キャリヤの伝導は、チャネル領域の上に位置し、チャネル領域とは誘電体からなる薄層により分離されているゲート電極に加えられる電圧により制御される。シリコンチップの場合、誘電体は、典型的には二酸化シリコンである。
【０００４】
このようなトレンチ装置の製造、特にパワー制御用途に使用される半導体装置の製造においては、出発加工物は、例えばＮ型の比較的高度にドーピングされたシリコンからなる「下」基板と、前記基板と境界を形成している中間シリコン層（本例では低度にドーピングされたＮ型）と、「中程度」にドーピングされた上シリコン層（Ｐ型）とを含んでなるシリコンチップを含む。完成装置においては、上記中間層及び基板は、複数のＭＯＳ部品（単一又は「ディスクリート」パワーディバィス内で並列に接続されたもの）に共通のドレイン領域を含んでなり、上記上層は、ＭＯＳ部品の各々のチャネル領域を含んでなる。加工物を完成状態とするには、ソース領域、ゲート酸化物並びに各ＭＯＳ部品についてソース電極及びゲート電極の追加だけでなく、共通ドレイン領域用ドレイン電極の追加を必要とする。これは、まず、例えばイオン注入によりチップの上面を横断して間隔を置いて離してＮ型導電性領域を形成することにより達成される。Ｎ型領域は、上Ｐ型層を介して部分的にのみ延び且つＭＯＳ部品のソース領域を含んでなるべきものである。重要なことに、間隔を置いて離れて位置するソース領域は、均一にドーピングされた層、すなわち、規定された特徴なしに設けられるので、このプロセスにおいては、精度はほとんど必要としない。
【０００５】
ソース領域を所定の位置とした状態で、次に、トレンチを各ソース領域を介して上Ｐ層を貫通してエッチングする。ここでは、高精度を必要とするが、前に形成したソース領域が明瞭に見え、トレンチエッチング法に使用されるフォトマスクを正確に整列させるための手段となる。トレンチを所定の位置とした状態、すなわち、ソース領域、その下に位置するＰ型層及びＮ型中間層の一部分を介して延びる垂直面を露出した状態で、トレンチ壁に、例えば、熱酸化法で、二酸化シリコンからなる層を被覆する。次に、トレンチに、導電材料、例えば、ドーピングされた多結晶シリコン（トレンチ壁に沿って垂直に形成されたＭＯＳ部品のゲート電極としての役割りを果たす）を充填する。トレンチ壁を被覆する二酸化シリコン層は、種々のＭＯＳ部品のゲート電極誘電体層としての役割を果たすだけでなく、トレンチの底面での絶縁体としてゲート電極をその下に位置するドレイン領域から電気的に分離する役割を果たす。
【０００６】
全てのＭＯＳ部品を完全にするために、導電層を、ソース領域電極及びドレイン領域電極としての役割を果たすチップ表面及びゲート電極の延長部に設ける。チップ上にＭＯＳ部品を高充填密度で設けるために、初期チップ加工物に付加する全ての要素はできるだけ小さい、例えば、トレンチが公知のエッチング法を用いて得られる最小幅を有することが好ましい。また、所望の電気特性を得るためには、ゲート酸化物層は、均一に薄いものである。２つの基本的な問題が、公知の製造方法に存在することが判明した。そのうちの一つは、トレンチ壁が均一に垂直且つ平滑でないことである。第二の問題は、ゲート酸化物層が均一に厚くないことである。このような構造的な差は、種々のＭＯＳ部品の電気的特性の差となって影響する。理想的には、全てのＭＯＳ部品は、理想的な形状及び寸法並びに同一の電気的特性を有しなければならない。
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＭＯＳ部品間の構造的差を減少させ、それらの電気的特性の均一性を向上させることにある。
【課題を解決するための手段】
【０００８】
本発明によれば、第一面及び第一導電率を有し且つ第一導電型である第一層と、前記第一面と界面を形成している第二層であって、前記第一層よりも大きな第二導電率を有し、第二導電型である第二層とを含む半導体材料からなる本体内にＭＯＳ装置を加工する方法であって、前記界面とは反対面である前記第二層の第一面から始まり、前記界面を通って前記第一層に延びている、前記第二層を貫通したトレンチをエッチングする工程であって、前記トレンチが前記第一層及び前記第二層の露出面からなる連続壁を有するものである工程と、前記壁上に、前記第一層と前記第二層との界面を含む前記露出面を少なくとも部分的に被覆する誘電体第三層を形成する工程と、次に、前記誘電体層を少なくとも部分的に導電材料で被覆する工程と、次に、第一ドーパントを前記第二層に導入して前記第二層の第一領域を前記第一型導電率及び前記第二層の前記第二導電率よりも大きな第三導電率に変換する工程であって、前記第一領域が、前記導電材料で被覆されている前記誘電体層と接している前記トレンチ壁の一部分と接しており、前記第一領域が、前記第二層内で、前記第一層と前記第二層との界面から間隔を置いて位置しているものである工程とを含んでなり、前記半導体材料がシリコンであり、前記誘電体が二酸化シリコンである、ことを特徴とする方法が提供される。
【０００９】
また、本発明によれば、単結晶シリコンからなる本体内にＭＯＳ装置を加工する方法であって、１００面にある前記本体の表面から第一領域を通って第二領域内に延びたトレンチを異方性エッチングして前記第一領域との第一ｐ−ｎ接合であって、前記第一領域よりも約１桁小さい大きさの第一電気濃度を有する第一ｐ−ｎ接合を形成する工程と、前記第一領域から前記第二領域に延びるトレンチの壁の一部分を熱酸化する工程と、その後、前記第一領域内の前記表面に第三領域であって、前記トレンチ壁に接する前記第三領域を形成して、前記第一ｐ−ｎ接合から間隔を置いて位置する前記第一領域との第二ｐ−ｎ接合であって、前記第一濃度よりも少なくとも４桁大きな電気濃度を有する第二ｐ−ｎ接合を形成する工程と、を含んでなることを特徴とする、方法が提供される。
【００１０】
トレンチのエッチング及びトレンチ壁の酸化が生じる速度は、トレンチが通って延びるシリコン材料のドーピング（型及び濃度）と相関があることが判明した。すなわち、ソース領域とチップ上層との間の界面及びチップ上層と中間層との間の界面の各々で、処理速度の変動が生じて、エッチングされているトレンチ壁の傾斜の変化及び成長しているゲート酸化物層の厚さの変化が生じる。とりわけ、加工上の最も大きな差が、高度にドーピングされたソース領域（例えば、Ｎ型のソース領域）と中程度にドーピングされた（例えば、Ｐ型の）チップ上層との界面で生じることが判明した。この知見に基づいて、チップトレンチを形成し、チップにソース領域を付加する前にトレンチ壁を酸化するのに種々の方法が使用される。したがって、従来技術のように種々のトレンチを前に形成したソース領域に整合させるのでなく、ソース領域をトレンチと整合させる。
【発明の実施の形態】
【００１１】
以下、本発明を、添付図面を例として参照しながら説明する。
【００１２】
全ての図は、半導体チップ加工物の上部からみた側断面図であり、この加工物上に同時に形成した複数のトレンチ及び関連するＭＯＳ部品のうちの一つを示す。
【００１３】
本発明の理解を容易にするために、最初に従来の「トレンチ」型ＭＯＳ部品加工方法を説明する。公知の方法を、図１〜図６に示す。加工される半導体装置は、公知のパワーＭＯＳトランジスタである。
【００１４】
図１は、下に基板（本例では、高度にドーピングされたＮ型導電性シリコン）１０を含む半導体ウエハを含んでなる出発加工物８を示す。典型的には、基板１０は、約０．０２５インチの厚さを有し、成長させた単結晶シリコンから切断したものである。基板１０の上には厚さ約１００ミクロン以下の中間層１２が設けられ、その上には、厚さ約２ミクロンの上層１４が設けられている。厚さ寸法は、典型的な相対寸法の目安を示したものであり、実際の厚さは、作成される実際の装置及び使用される加工法に応じて異なることができる。
【００１５】
ここに図示されているものでは、中間層１２を基板１０の表面１５上にエピタキシャル成長させており、上層１４を、中間層１２の上部にイオンを注入及び拡散することにより形成している。この例では、基板１０が、砒素イオン又はアンチモンイオンにより、およそ１０１９〜１０２０／ｃｍ３の濃度範囲で高度にドーピング（Ｎ＋）されている。中間層１２は、砒素イオンにより、およそ１０１４〜１０１６／ｃｍ３の濃度範囲で低度にドーピング（Ｎ−）されている。上層１４は、ホウ素イオンにより、およそ１０１５〜１０１７／ｃｍ３の濃度範囲で中程度にＰドーピングされている。
【００１６】
図示されているものの厚み寸法と同様に、図示されているもののドーピング濃度は、典型的な相対的導電性を示しており、作成される装置に応じて異なることができる。図１は、直径およそ６インチの一般的に円形のウエハの一つの小さな部分のみ（例えば、横寸法がおよそ２ミクロンを有する）を示している。種々の製造プロセス完了後、ウエハをダイシングして複数のチップとする。各チップは、図１に示すような複数の部分に加えて、チップごとに、端子等を含む他の部分をも含む。
【００１７】
図１は、層１４の表面部１８を、フォトリソグラフィによりパターン化したフォトレジスト層２２により被覆された表面誘電体層２０（典型的には、熱成長させた二酸化シリコン）を貫通させた開口部２３を介して露出させるフォトリソグラフィプロセスシーケンスの終わりの加工物を示している。（図１には、上記したように、下にシリコン基板１０が図示されている。全ての他の図面では、基板１０（まだ存在しているが）は図示してない）
【００１８】
図２は、続いて実施されるプロセス工程を示す。この工程では、Ｎ型ドーパント、例えば、リン又は砒素をまず、開口部２３を介してＰ型層１４にイオン注入（濃度およそ１０１６／ｃｍ２及びエネルギーおよそ１２０ＫｅＶ）した後、拡散（加熱）プロセスで横方向および下方向に拡散させる。その結果、例えば、およそ１０１９〜１０２１／ｃｍ３の濃度で高度にドーピングされ、層表面が円形であるＮ＋ドープト領域２４が得られる。完成チップでは、領域２４は、ＭＯＳトランジスタのソース領域を構成する。以下の工程では、トランジスタの他の部分を、ソース領域２４に対して正確に位置させて作製する。
【００１９】
すなわち、図３に結果のみを示した一連の加工工程において、フォトリソグラフィによりパターン化した酸化物層２５をエッチマスクとして使用して、反応性イオンエッチング（ＲＩＥ）により、ソース領域２４に対して正確に位置させたトレンチ２６をエッチングする。典型的には、重要ではないが、Ｐ型層１４の表面１８は１００結晶面にあり、トレンチの垂直壁２８は、シリコン結晶において表平面に対して正確に垂直である１１０面にあることが「意図」される。ここに、従来の方法の問題がある。図３に示すように、エッチングされたトレンチ２６は、Ｎ＋ソース領域２４を貫通し、Ｐ層１４を貫通し、Ｎ層１２に部分的に延びている。しかしながら、シリコンのエッチングレートは、存在するドーパント（典型的には、リンＮドーパント及びホウ素Ｐドーパント）とシリコン中のドーパント濃度との両方に相関していることが公知である。すなわち、エッチングレートにより、ドープト領域のドーピングの差異、トレンチ壁の傾斜の差異が生じる。これは、多少強調されて図３に示されている。とりわけ傾斜変化度は、多少ランダムであり、実際のトレンチ形状は、トレンチごとに異なる。このような変動トレンチ分布は、トランジスタ電気特性において望ましくないランダム変化を生じる。
【００２０】
領域２４におけるドーピング濃度は、層１４におけるドーピング濃度よりもおよそ４桁大きい（それぞれのドーピング範囲の下端で１０１９対１０１５及びそれらの上端で１０２１対１０１７）。ドーピング濃度におけるこのような（およそ）４桁の大きさの差は、一般的に望ましくない大きなエッチングレート変化を生じさせるのに十分な大きさである。
【００２１】
トレンチ２６を所定の位置とした状態で、次にトレンチの壁を、典型的には熱酸化法で酸化して（図４）、薄（例えば、３００〜１，０００Ａ）二酸化シリコン層３０を形成する。しかしながら、ここでも、トレンチのシリコン壁の酸化速度は、存在するドーパント及びドーパントの濃度と相関があるトレンチ２６をエッチングする際に生じる問題と類似の問題が生じる。すなわち、Ｎ＋ソース領域２４とＰ層１４との間の接合３２で酸化速度が異なるために、図４に強調して示されているように、酸化物層３０の厚さが接合３２からはじまって層１４の顕著な長さにわたって異なる。酸化物層３０の厚さは、トランジスタ特性に関して重要であり、トレンチ間の極めて小さな厚さの変化で種々のトランジスタの電気特性の変化が顕著となる。（酸化物層３０の成長速度の若干の変化が、Ｐ上層１４とＮ−中間層１２との間の接合１６でも生じる。しかしながら、これらの２つの層１４及び１２におけるドーピング濃度が比較的近いので、それらの間の接合１６での酸化速度の変化が比較的小さい。）
【００２２】
ゲート酸化物層３０を所定の位置とした状態で、次に、トレンチに導電材料３４、典型的にはドープト多結晶シリコンを充填する（図５）。図示してないが、トレンチ充填工程は、加工物の表面全体にわたって多結晶シリコンを付着（公知のようにして）させた後、公知の「平面化」法を用いて、トレンチ内からは除去しないが、図示されている加工物の当該部分上の全ての箇所から望ましくないポリシリコンを除去することを含んでなる。トレンチ２６に残存するポリシリコン材料は、完成した装置においてゲート電極としての役割を果たす。
【００２３】
図５及び図６に示す最終工程において、加工物の上表面全体（ポリシリコンゲート電極３４を含む全体が酸化物層３５で被覆されている）を、フォトレジスト層３６で被覆し、パターン化してソース領域２４を包囲しているＰ層１４の酸化物で被覆された表面部１８ａを露出させる。表面部１８ａは、わずかにパターン化マスク層３６のエッジ３６ａ分だけソース領域２４から離れて位置する。次に、Ｐ型イオンを、露出された酸化物層を介し、その下に位置するＰ型層１４の表面部１８ａに注入して、層１４の表面１８ａにＰ＋型領域３８を形成する。この領域は、図６に示すように、打ち込み後、フォトレジスト層３６のエッジ３６ａの下に横方向に延びて、Ｎソース領域２４と電気接触する。
【００２４】
図６に示すトレンチ構造は、チップ表面に配置された複数の同一の面順次トレンチ構造のうちの一つにすぎない。図示されたチップ部の側エッジは、破断線で示されている。図６を、例えば、右に延長すると、図示されたＰ＋領域３８は延びて図６に示す構造と同一のトレンチ構造のソース領域２４と接触するであろう。
【００２５】
図示していない続いての工程において、種々の導電層を加工物上に付着させて、ドープト領域２４及び３８、基板１０の底面４０（図１）及びゲート電極３４に電極接続（及び一緒に短絡）させる。パワー半導体装置において、チップ上の全てのトランジスタを並列接続する。
【００２６】
上記したように、図１〜６に示した従来法には、トレンチエッチングプロセス及びゲート酸化物形成プロセスにおける変化の問題がある。このような加工変化は、ここで説明する本発明によれば大部分回避される。
【００２７】
図７は、図１に示す加工物８と類似の加工段階での加工物５０を示している。（特記のない限りは、加工物５０は、従来の加工物８と同一であることができ、同様の構造要素については、同様の参照番号を使用している。）図７の加工物５０は、Ｎ−型層１２（Ｎ＋シリコン基板（図示せず）上に位置する）と、Ｐ型層１４と、貫通した開口部５３を備えたパターン化誘電体層（２０）及びフォトレジスト（２２）層とを含んでなる。この実施態様では、層２０は、熱成長又は付着（例えば、ＣＶＤ）酸化物である。図１に示す加工物において、２つの層２２及び２０を貫通したエッチド開口部２３は、ソース領域２４のドーパントイオンが入れるようにするためのものである（図２）。図７における開口部５３は、ソース領域形成のためではなく、むしろ、図８に示すように、トレンチ５６のエッチングのためのものである。図８に示すトレンチ５６をエッチングするプロセスは、図３におけるトレンチ２６のエッチングと同様に正確にできるが、但し、及びとりわけ、エッチングプロセスの時には、ソース領域が存在せず、エッチングはＰ層１４のみを通りＮ−層１２内で生じる。Ｎ＋ソース領域がＰ層１４に存在しないので、エッチング（ＲＩＥ）は、均一にドーピングされたＰ層１４を通って均一な速度で進行し、トレンチ５６の側壁は、完全に垂直且つ平滑である。エッチングされるトレンチがＰ層１４とＮ−層１２との間の接合１６に到達すると、エッチング速度に多少の変化が生じる。但し、この場合のエッチング速度の変化は、図３から予想されるのとは多少異なる方法で生じる。すなわち、図３のようなｐ−ｎ接合１６に隣接して存在する垂直面からのかなり大きな壁の傾斜の変化があるのではなく、図８では、傾斜の変化が極めて小さい。
【００２８】
この理由は、垂直面からの変化はエッチングプロセスが図３のｐ−ｎ接合３２に到達すると生じるので、このようにして生じた傾斜の変化は、局部エッチングマスクとしての役割を果たし、エッチングが進行するにつれて傾斜変化を反復し、傾斜変化を増加することすらある（たとえエッチングが均一にドーピングされたシリコンを介するものであったとしても）。すなわち、図３において、ｐ−ｎ接合１６に到達すると、接合１６の存在により導入される傾斜変化は、実際には、その上に位置する接合３２が存在することにより生じる既に存在する適当な変化と比較して比較的小さい。［上記したように、２つの領域２４及び１４におけるドーピング濃度の比較的大きな（例えば、およそ４桁の大きさ）差のために、接合３２（図３）で比較的大きなエッチング速度の変化が生じる。領域１２と領域１４との間の接合１６（図３及び図８）では、ドーピング濃度の差がはるかにより小さい（例えば、ほぼ一桁の大きさ）ので、エッチング速度の変化は比較的小さい。］
【００２９】
すなわち、図３に示すトレンチと類似のトレンチの拡大写真を検討した結果、接合１６に存在する大きな傾斜変化は、主に接合１６自体の存在に固有の結果ではないことが判明した。したがって、及び本発明によれば、トレンチのエッチング中の接合３２及びその大きな影響を排除することにより、ｐ−ｎ接合１６自体により生じる傾斜変化が極めて小さく、比較的垂直且つ平滑な壁を有するトレンチが、図８に示すように生成される。図３を単に検討するだけでは、このような大きな向上は期待されない。
【００３０】
図８に示すようにトレンチが所定の位置にあり且つ壁が比較的垂直・平滑の場合には、次にトレンチの壁を、公知の熱酸化法により誘電体、好ましくは二酸化シリコン層６０で被覆する（図９）。図９に示す加工物は、図４に示す加工物とは類似しているが、２つの点で異なる。そのうちの一つは、図４に示すソース領域２４は図９に示す加工物には存在せず、このようなソース領域が存在しないことが、成長酸化物層６０の厚さがＰ層１４の厚さに沿って極めて均一である直接の結果となって現れる。層１２とＰ層１４との間の接合１６でも、酸化物は比較的均一に厚い。これは、上記したように、Ｐ層１４及びＮ−層１２におけるドーパント濃度が比較的同じであり、２つの層上の酸化物層の成長速度も比較的同じであることによる。
【００３１】
次の工程（結果を図１０に示す）では、導電材料（好ましくはドーピングされた多結晶シリコン）からなる層を、加工物上に十分な厚さで付着させてトレンチ５６を完全に充填する。公知の方法、例えば、上記した「平面化」法を用いて、トレンチ５６内のポリシリコン６４は除去しないが、図示されている加工物部分上の全てのポリシリコン材料を除去する。以前に加工物上にあったいずれの酸化物及びフォトレジスト層も除去され、図１０に示すような清浄な加工物上表面が残存する。次に（図１１）、加工物の上表面全体を熱酸化して、加工物表面上に酸化物層６８（例えば、厚さ３００〜４００Ａ）を形成する。酸化物層は、酸素と、酸化物を上に形成するシリコン材料との組み合わせにより形成し、酸化物の厚さは、シリコンの酸化速度と相関がある。多結晶シリコンは、層１４の単結晶シリコンよりも迅速（例えば、およそ３倍）且つ加工物の上表面に露出した二酸化シリコン層６０のエッジよりも迅速に酸化する。したがって、酸化物層６８は、厚みの大きな「キャップ」部６８ａを含む。図１１に示すように、酸化物キャップ６８ａの厚さは、ある程度徐々に変化するので、酸化物キャップ６８ａは、充填トレンチ５６の上に位置している部分の厚さ、例えば、９００〜１，２００Ａと、酸化物層６０の上に位置している部分の厚さ、例えば、４００〜９００Ａと、キャップ６８ａが酸化物層６０に隣接しているＰ層１４の表面１８の小さい部分１８ｂの上に位置している酸化物層６８の厚さまで減少している厚さを含むこととなる。続いての工程（結果を図１２に示す）において、フォトレジスト層７０を加工物上に設け、フォトリソグラフィによりパターン化して開口部７２を設けることにより、そこを介してトレンチ酸化物キャップ６８ａと、酸化物キャップ６８ａを包囲しているＰ層１４上の表面酸化物６８の一部分６８ｂを露出させる。
【００３２】
次に、開口部７２を介してＮ型ドーパントイオンを注入して、開口部７２の直下にＮドープト領域７４（図１２では破線で示した）を形成する。上記したように、酸化物キャップ６８ａは、酸化物層６８の残部よりも厚い。Ｎ型ドーパントイオン（例えば、リン）を、比較的薄い酸化物部６８ｂに浸透し且つＰ層１４に入るのには十分であるが酸化物キャップ６８ａを通って浸透するには不十分なエネルギー、例えば、４０〜１２０ＫｅＶのエネルギーで注入する。酸化物キャップ６８ａのエッジは、ゲート電極酸化物層６０上及びそれをわずかに超えて延びているので、ドーパントは酸化物層６０には注入されず、注入されたＮドープト領域７４は、酸化物層６０からわずかに離れて位置する。続いての加熱プロセス（フォトレジスト層７０の除去後）において、ドーパント領域７４を広げることによりゲート酸化物層６０と接触させて図１３に示すようなソース領域２４を形成する。図１３に示す加工物（続いて形成され且つパターン化されたフォトレジスト層７６を含む）は、図５に示す加工物と類似しており（但し、より垂直且つ平滑なトレンチ側壁及びより均一な厚さのゲート酸化物層６０を有する）、図５の加工物を完成させるのに使用する続いての工程を使用して図１３の加工物を完成できる。
【００３３】
図７〜図１３に示す本発明の第一の実施態様においては、酸化物キャップ６８ａ（図１２）をパターン化フォトレジスト層７０を介するイオン注入中に使用して、ゲート電極６４及びゲート酸化物層６０を注入イオンに対して遮蔽する。第一態様の変更態様では、加工物８０（図１４）を、まず図１０に示すような形状に加工する。即ち、トレンチ５６にポリシリコン６４を充填し、トレンチ充填工程中に付着させた過剰シリコンと前から存在している（図９）酸化物層２５とを除去して、Ｐ層表面を露出状態で残存させる。次に、図１１に示すような外観を有する加工物を生じる工程では、酸化物層７８（図１４）を酸化物キャップ７８ａを含む加工物上に成長させる。このような酸化物層７８及び酸化物キャップ７８ａは、加工物上の外観及び配置が図１１に示す層６８及びキャップ６８ａのようなものである。しかしながら、これらは、図１４に示す酸化物層７８及び７８ａが図１１（及び図１２）に示す酸化物層６８及び６８ａよりも薄いことが好ましい（しかしながら、必須ではない）点で異なる。例えば、酸化物層７８は、厚さ約１００〜２００Ａ（一方、前記層６８の厚さは３００〜４００Ａ）を有することができ、酸化物キャップ７８ａは、例えば３００〜６００Ａ（一方、キャップ６８ａの厚さは９００〜１，２００Ａ）の厚さ（ポリシリコン６４の上に位置している最も厚い部分）を有する。より薄い酸化物層７８及び７８ａを設けることの利点は、酸化物層７８及び７８ａを形成するのに使用する酸化プロセスが酸化物層６８及び６８ａを形成するのに使用するプロセスよりも温度を低下及び／又は時間を短縮できることにある。すなわち、酸化プロセスは、より迅速且つより経済的である。しかしながら、より顕著な利点は、ここに示す種々の加工物は、はるかにもっと大きな加工物の一部分であって、任意の数（作製される装置に応じた数）のドープト領域（図示してない）を含むことができる点にある。公知のように、使用されるいずれの熱プロセスでも、前に形成されたドープト領域の特性を破壊及び変化させる傾向がある。したがって、装置の前に形成されたドープト領域の破壊を減少させるために、高温法よりも低温法が一般的に好ましい。
【００３４】
酸化物層７８及び７８ａ（図１４）を所定の位置とした状態で、加工物表面にフォトレジスト層を付着させ、パターン化してマスキング層８２を形成する。図１４は、フォトレジスト層８２の一部分８２ａが比較的薄い酸化物キャップ７８ａの上に位置し、その厚さに付加されることを除いて図１２と同様である。酸化物キャップ７８ａと被覆フォトレジスト層８２ａとの組み合わせにより、ゲート電極６４とゲート酸化物層６０とを層８２を介して設けられた開口部８３を介して注入されるイオンによる汚染から極めて効果的に保護してＮ型領域７４を形成する（図１２と同様に）。
【００３５】
より薄い酸化物層７８を使用するさらなる利点は、より低いイオン注入エネルギーを使用して比較的薄い層７８に浸透させることができる。この低い注入エネルギーにより、注入イオンの位置及び濃度の制御性を高めることができるとともに、イオン損傷を減少できる。
【００３６】
本発明の第三の実施態様を、図１５に示す。ここでは、加工物９０を加工して、ゲート酸化物層６０を含むトレンチ５６を充填しているポリシリコンゲート電極６４と、その上に位置する酸化物層６８（酸化物キャップ６８ａを含む）とを含む、図１２に示すような状態としている。
【００３７】
図１２に示す加工物と図１５に示す加工物との間の差異は、図１２において、ドープト領域７４の形成中にマスキング層７０を使用することにある。マスキング層７０を介して設けた開口部７２は、ソース領域２４の「外」エッジ２４ａ（図１３）、すなわち、あとで続いて注入されるＰ＋領域３８により接触されるソース領域のエッジとなるであろうものを形成する。しかしながら、図１５では、図１２の層７０に類似のマスキング層は存在しない。Ｎドーパントを注入するが、しかしながら、このようにして注入された領域９０は図１３に示す上記の外エッジ２４ａ等の「外」エッジを有さず、図１５に部分的に示すような隣接トレンチ構造に延びている。したがって、図１２に示すマスク７０等のイオン注入マスクを使用せず、一つのフォトリソグラフィのシーケンスを完全になくせる。
【００３８】
次に、加工物を加熱して、注入したイオンを、領域９６に下方向及び横方向の両方に拡散する。その結果（図１６）、最初に注入された領域がゲート酸化物層６０に接触する領域９６ａに拡大する。その結果、横方向に大きいけれども、領域９６ａは、トランジスタＮ型ソース領域を形成する。
【００３９】
次に、図１６にも示すように、酸化物キャップ６８ａ及びキャップ６８ａを包囲する酸化物層６８の環状部１００を被覆するパターン化エッチャントマスク９８を設ける。マスク９８のパターン化には、相対的に精度はほとんど必要とされない。これは、ソース領域９６ａのより重要なパラメータ、すなわち、その深さ及びそれとゲート酸化物層６０との接触関係が既に規定され、それらよりも重要でない装置要素のみが形成されないで残っているからである。
【００４０】
次に、図１７に示すように、エッチャントマスク９８を介して露出されている加工物の表面部を、例えば、ＲＩＥを用いて、Ｐ層１４に、ドープトＮ型領域９６ａの深さよりも大きな深さまでエッチングする。このようにして、ゲート電極６４を包囲し且つゲート酸化物層６０に接触するソース領域９６ａを含む中央メサ構造が形成される。
【００４１】
Ｐ層１４の新しい表面１０４をここで露出させた状態で、Ｐ型イオンを注入して（図１７）Ｐ＋領域１０６を形成し、続いて加熱（拡散）工程をおこなった後、まずソース領域９６ａの下まで横方向にドライブし、次に上方向にドライブして部分的に合流させ（図１８に領域１０６ａで示すように）、ソース領域９６ａの外エッジ部１０８はゲート酸化物層６０から間隔をおいて位置した状態とする。この段階で、加工物９０は、メサ構造を含むけれども、図１３に示されている加工物５０と基本的に同一であり、以下同様にして加工できる。
【００４２】
本発明の第四の実施態様を、図１９に示す。ここで、加工物１２０は、Ｐ層１４の表面部１２４を露出している開口部１２２が、フォトレジスト層１２６、窒化シリコン層１２８及び二酸化シリコン層１３０を貫通していることを除いて、図７に示す加工物５０と同様にして加工したものである。図７に示す加工物とは２つの点で異なる。そのうちの一つは窒化シリコン層１２８の追加であり、第二は、酸化物層１３０は、図７に示す酸化物層２０（例えば、厚さ２，０００〜４，０００Ａ）よりもかなり薄い（例えば、厚さ約２００〜４００Ａ）。
【００４３】
次に、結果を図２０に示すように、トレンチ１３６をＰ層１４を貫通し且つＮ−層１２内にまでエッチングして形成し、トレンチ壁を酸化してゲート酸化物層１３８を形成し、トレンチにポリシリコン６４を充填し、過剰のポリシリコンを除去する。ここでは、上記したプロセスを使用できる。
【００４４】
次に、酸化物１３０層及び窒化物１２８層を除去することなしに、加工物を熱酸化して、ポリシリコン６４上に酸化物キャップ１４０を成長させる。図２０に示すように、開口部１２２は酸化物層１３０のエッジ及びゲート酸化物１３８のエッジを露出しているので、これらのエッジにも成長し、その結果、図２１に示すように、可変厚さのキャップ１４０が窒化物層１２８のエッジ１２８ａのわずか下に延びる。
【００４５】
この時点で、図２１に示す加工物は、図１１に示す加工物に多少類似している。しかしながら、上記したように、図２１における酸化物層１３０が図１１における酸化物層６８よりも薄い点で異なる。また、窒化物層１２８が酸化物層１３０を被覆して存在するので、酸化物キャップ１４０を成長させるのに使用される熱成長プロセスによっては、酸化物層１３０の厚さは増加しない。この重要性について、以下説明する。
【００４６】
酸化物キャップ１４０をこのように酸化物層１３０と無関係に成長させるので、図１１に示す酸化物キャップ６８ａの匹敵する部分の厚さ約９００〜１，２００Ａと比較して、比較的大きな厚さ、例えば、厚さ（最大厚さの部分で）約２，０００〜３，０００Ａにまで成長でき、及び成長する。
【００４７】
過剰に厚い酸化物キャップ１４０を所定の位置とした状態で、窒化物層１２８を貫通した開口部１２２を、図２２に示す開口部１４２までフォトリソグラフィにより拡大する。次に、Ｎ型ドーパントイオンを、開口部１４２及び酸化物層１３０の露出部１３０ａを介して（但し、酸化物キャップ１４０を介さず）注入して図１２における開口部７２を介して形成したＮ型領域７４と基本的に同一のＮ型領域１４４を形成する。しかしながら、これらの領域は、図２２におけるウインドウ１４２を介して露出している酸化物層部１３０ａが図１２における露出酸化物層部６８ｂよりも薄い（上記したように）ので、酸化物層に浸透して注入Ｎ型領域を形成するのに必要なエネルギーが低い点で異なる。これにより、ドーピング濃度及び注入領域の位置の制御がよりよくでき、シリコン材料損傷を減少できる。また、過剰に厚い酸化物キャップ１４０により、ゲート電極６４及びゲート酸化物層１３６へのイオン注入防止性が向上する。すなわち、図１４に示されているキャップマスキング層８２ａ等のイオンマスキング層を特別に設ける必要がない。
【００４８】
次に、図２２に示す注入領域１４４を拡散させて、この領域を図２３に示すようなゲート酸化物層１３８と接触するまで拡大し、Ｎ型ソース領域１４６を形成する。
【００４９】
加熱による拡散プロセス中、ウインドウ１４２を介して露出した酸化物層１３０（図２２）の部分１３０ａを露出したままとし、成長させて、例えば、厚さ約４００〜１，０００Ａを有する厚さがより大きな部分（一方、窒化物層１２８により被覆される酸化物層１３０の残部の厚さおよそ２００〜４００Ａ）とする。
【００５０】
次に、窒化物層１２８を、図２４に示すように除去する。次に、Ｐ型ドーパントイオンを、酸化物層１３０の最薄部のみに浸透するのに十分なエネルギーを加工物に注入して、Ｎソース領域１４６からわずかに間隔をおいた位置にＰ＋領域１５０を形成する。次に、Ｐ＋領域１５０を拡散させて、Ｎ領域１４６と接触させ、Ｐ＋領域３８がソース領域２４と接触している図１３に示すのと同様な外観とする。
【００５１】
以下、２つの点に言及する。一つは、図２４に示す酸化物キャップ１４０ａとともに、酸化物層１３０の厚部１３０ｂ部は、Ｐ型ドーパントのＰ層１４への注入中にマスクとしての役割を果たして、領域１５０を形成する。すなわち、例えば、図１３に示すマスク７６を形成するために他の実施態様に使用されるフォトリソグラフィ工程を必要としない。これにより、プロセスコストが減少する。
【００５２】
第二の点は、図示されていないが、加工のある段階で、酸化物層１３０を剥離してシリコン層１４の表面を露出させ、その上に金属電極を付着させなければならないことである。図１９〜２４に示すプロセスにおいて、原酸化物層１３０（図１９）を窒化シリコン層１２８により保護するので、酸化物層１３０は比較的純粋且つ汚染のないままであり、したがって、極めて容易に剥離できる。その結果、酸化物層１３０を剥離しても、このように露出されたＰ層１４の表面は極めて清浄であり、酸化物層の剥離に使用するプロセスによっては汚染されず、金属電極付着工程を、さらなる清浄又は表面調製プロセスなしで直ぐに実施できる。これは、加工をさらに簡略化し、コストを減少及び収率を増加するのに望ましい。
【００５３】
シリコンが、現在好ましい半導体材料である。同様に、二酸化シリコンが、現在ゲート酸化物及び種々のマスキング層に使用するのに好ましい誘電体である。他の誘電体、例えば、「オキシ窒化物」（二酸化シリコン＋窒化シリコン）又は酸化タンタル等の他の誘電体を使用してもよい。同様に、ドープト多結晶シリコンが好ましいゲート電極材料であるが、タングステン、コバルト又はチタンのケイ化物を使用できる。
【００５４】
半導体装置において、表面から下方に、高度にドーピングされた第一（ソース）領域と、中度にドーピングされた第二（本体）領域と、低度にドーピングされた第三（ドレイン）領域とを含んでなる半導体本体の表面をエッチングしてトレンチを設ける。次に、トレンチ壁を酸化する。異なる濃度の領域間の接合で生じるエッチング速度変化及び酸化物成長速度変化の影響を減少させるために、トレンチをまずエッチングにより形成し、次に、トレンチ壁を酸化してから、第一領域を形成する。このようにして、より垂直な壁を備えたトレンチ及びより均一な厚さの酸化物が形成される。
【図面の簡単な説明】
【００５５】
【図１】従来技術において使用される加工工程を示す側断面図である。
【図２】従来技術において使用される加工工程を示す側断面図である。
【図３】従来技術において使用される加工工程を示す側断面図である。
【図４】従来技術において使用される加工工程を示す側断面図である。
【図５】従来技術において使用される加工工程を示す側断面図である。
【図６】従来技術において使用される加工工程を示す側断面図である。
【図７】本発明の実施態様において使用される加工工程を示す側断面図である。
【図８】本発明の実施態様において使用される加工工程を示す側断面図である。
【図９】本発明の実施態様において使用される加工工程を示す側断面図である。
【図１０】本発明の実施態様において使用される加工工程を示す側断面図である。
【図１１】本発明の実施態様において使用される加工工程を示す側断面図である。
【図１２】本発明の実施態様において使用される加工工程を示す側断面図である。
【図１３】本発明の実施態様において使用される加工工程を示す側断面図である。
【図１４】図１２に示す加工工程の変更態様を示す側断面図である。
【図１５】本発明の実施態様において使用される加工工程を示す側断面図である。
【図１６】本発明の実施態様において使用される加工工程を示す側断面図である。
【図１７】本発明の実施態様において使用される加工工程を示す側断面図である。
【図１８】本発明の実施態様において使用される加工工程を示す側断面図である。
【図１９】本発明の実施態様において使用される加工工程を示す側断面図である。
【図２０】本発明の実施態様において使用される加工工程を示す側断面図である。
【図２１】本発明の実施態様において使用される加工工程を示す側断面図である。
【図２２】本発明の実施態様において使用される加工工程を示す側断面図である。
【図２３】本発明の実施態様において使用される加工工程を示す側断面図である。
【図２４】本発明の実施態様において使用される加工工程を示す側断面図である。
【符号の説明】
【００５６】
８、５０、８０、９０  加工物
１２  中間層
１４  上層
１６、３２  接合
１８、１８ａ、９６ａ  表面部
１８ｂ  Ｐ層表面の小部分
２０  誘電体層
２２、３６、７０、７６、８２、１２６  フォトレジスト層
２３、５３、７２、８３、１２２、１４２  開口部
２４  ソース領域
２５、３０、３５、６０、６８、７８、１３０  酸化物層
２６、５６、１３６  トレンチ
２８  垂直壁
３４  導電材料
３６ａ  エッジ
３８  Ｐ＋型領域
６４  ポリシリコン
６８ａ、７８ａ  酸化物キャップ
７４  Ｎ型領域
８２ａ  被覆フォトレジスト層
９６  イオン注入領域
９６ａ  Ｎ型ソース領域
９８  パターン化エッチャントマスク
１００  酸化物層の環状部
１０４  表面
１０６  Ｐ＋領域
１０６ａ  Ｐ＋領域とソース領域との合流部
１０８  外エッジ部
１２４  Ｐ層表面部
１２８  窒化シリコン層
１２８ａ  エッジ
１３０ａ  ウインドウを介して露出している酸化物層部
１３０ｂ  酸化物の厚部
１３８  ゲート酸化物層
１４４  注入領域
１４６  Ｎ型ソース領域
１５０  Ｐ領域
【図１】
0004833391.tif 000002
【図２】
0004833391.tif 000003
【図３】
0004833391.tif 000004
【図４】
0004833391.tif 000005
【図５】
0004833391.tif 000006
【図６】
0004833391.tif 000007
【図７】
0004833391.tif 000008
【図８】
0004833391.tif 000009
【図９】
0004833391.tif 000010
【図１０】
0004833391.tif 000011
【図１１】
0004833391.tif 000012
【図１２】
0004833391.tif 000013
【図１３】
0004833391.tif 000014
【図１４】
0004833391.tif 000015
【図１５】
0004833391.tif 000016
【図１６】
0004833391.tif 000017
【図１７】
0004833391.tif 000018
【図１８】
0004833391.tif 000019
【図１９】
0004833391.tif 000020
【図２０】
0004833391.tif 000021
【図２１】
0004833391.tif 000022
【図２２】
0004833391.tif 000023
【図２３】
0004833391.tif 000024
【図２４】
0004833391.tif 000025