(57)【特許請求の範囲】
【請求項１】
ファイバーチャンネルスイッチングにおいてアドレスをハードゾーニング保護する方法であって、
ファイバーチャンネルファブリックのポートにおいてフレームを受信することと、
該フレームのＳ＿ＩＤと該ポートの本来のＩＤとを比較し、その比較の結果が一致である場合に、該フレームを該フレームの宛先Ｆ＿ポートまたはＦＬ＿ポートにルーティングすることと、
該宛先ポートにおいて、ゾーニングの下で該宛先ポートに伝送することを許容されたソースの包含リストと該フレームのＳ＿ＩＤとを比較し、宛先がループであるアドレスに関して、該宛先のゾーンと該ソースのゾーンとを比較することと、
該宛先ポートにおける比較のうちのいずれか１つの比較の結果が一致である場合に、該フレームを該宛先ポートを介して附属のデバイスまたはデバイスのループに伝送することと
を包含する、方法。
【請求項２】
前記包含リストは、前記宛先ポートに関連付けられたプログラム可能なハードウェアリストであり、該包含リストは、ＣＡＭ（Ｃｏｎｔｅｎｔ  Ａｄｄｒｅｓｓａｂｌｅ  Ｍｅｍｏｒｙ）として実装され、その結果、前記フレームのＳ＿ＩＤは、該ＣＡＭの全てのエントリと同時に比較されることが可能である、請求項１に記載の方法。
【請求項３】
前記ソースのゾーンと前記宛先のゾーンとの比較において、前記宛先ポートに附属のループ毎に複数のゾーンが存在する、請求項１に記載の方法。
【請求項４】
前記ソースのゾーンと前記宛先のゾーンとの比較において、前記宛先ポートに附属のループ毎に複数の重なるゾーンが存在する、請求項１に記載の方法。
【請求項５】
前記包含リストは、ワイルドカードの宛先を表すことが可能であり、該ワイルドカードの宛先は、ファイバーチャンネルポート値またはポートとエリア値との比較が許容されないことを示す、請求項１に記載の方法。
【請求項６】
前記包含リストは、Ｓ＿ＩＤ値の範囲を定義するエントリと、該範囲の例外を定義するさらなるエントリとを有することが可能であり、許容されたＳ＿ＩＤの比較は、該範囲および該例外に基づく、請求項１に記載の方法。
【請求項７】
ソースポートとして接続可能なポートであって、フレームを受信するポートと、
該ソースポートに関連付けられたＳ＿ＩＤバリデータであって、Ｆ＿ポートまたはＦＬ＿ポートとして用いられるときの該ソースポートの本来のＩＤと、フレームＳ＿ＩＤとを比較するように動作可能であり、その比較の結果が一致である場合に、スイッチファブリックを介してフレームにルーティングするように動作可能であるＳ＿ＩＤバリデータと、
許可可能なＳ＿ＩＤの一意に定まる包含リストと、定義されたゾーニングによる該ポートに附属のデバイスおよびループデバイス用のゾーンとを有する宛先Ｆ＿ポートまたはＦＬ＿ポートとして、該ファブリックを介してルーティングされるフレームを受信するポートと、
該宛先ポートと動作可能に関連付けられた宛先ポートＳ＿ＩＤバリデータであって、Ｓ＿ＩＤ、および、該宛先ポートに該ファブリックを介してルーティングされるフレームのゾーンと包含リストとを比較し、該許可可能なＳ＿ＩＤおよび該包含リストのゾーンに一致するＳ＿ＩＤおよびゾーンを有するフレームのみを該ポートに附属のデバイスおよびループデバイスに伝送する、宛先ポートＳ＿ＩＤバリデータと
を備える、ファイバーチャンネルスイッチ。
【請求項８】
前記宛先ポートＳ＿ＩＤバリデータは、ＣＡＭ（Ｃｏｎｔｅｎｔ  Ａｄｄｒｅｓｓａｂｌｅ  Ｍｅｍｏｒｙ）として実装される包含リストを含み、その結果、該フレームのＳ＿ＩＤは、該ＣＡＭの全てのエントリと同時に比較されることが可能である、請求項７に記載のファイバーチャンネルスイッチ。
【請求項９】
前記定義されたゾーニングは、前記宛先ポートに附属のループ毎に複数のゾーンを含む、請求項７に記載のファイバーチャンネルスイッチ。
【請求項１０】
前記定義されたゾーニングは、前記宛先ポートに附属のループ毎に複数の重なるゾーンを含む、請求項７に記載のファイバーチャンネルスイッチ。
【請求項１１】
前記包含リストは、ワイルドカード宛先を表すことが可能であり、前記宛先ポートバリデータは、これに応答して、ファイバーチャンネルポート値またはポートと、エリア値との比較が許容されないことを示すように動作可能である、請求項７に記載のファイバーチャンネルスイッチ。
【請求項１２】
前記包含リストは、Ｓ＿ＩＤ値の範囲を定義する宛先と、該範囲の例外を定義するさらなるエントリとを表すことが可能であり、該宛先ポートバリデータは、これに応答して、該範囲を受け入れるが、該例外は受け入れないように動作可能である、請求項７に記載のファイバーチャンネルスイッチ。
【請求項１３】
ファイバーチャンネルスイッチングにおいてフレームをルーティングする方法であって、
ファイバーチャンネルファブリックのソースポートにおいてフレームを受信することであって、該フレームは、２４ビットのソース識別子（Ｓ＿ＩＤ）を含み、該Ｓ＿ＩＤは、８個の最小有効ビットを含む、ことと、
該ソースポートから該フレームを該フレームの宛先ポートにルーティングすることと、
該宛先ポートにおいて、該フレームを確認することであって、該宛先ポートにおいて、該フレームを確認することは、
該宛先ポートにおいて受信される該Ｓ＿ＩＤの該８個の最小有効ビットを用いて宛先ゾーンマスクを生成し、該宛先ポートにおいて受信される該Ｓ＿ＩＤに関連付けられたソースゾーンマスクを生成することと、
該ソースゾーンマスクと該宛先マスクとを比較することと
を包含する、ことと、
その比較の結果が一致である場合に、該宛先ポートを介して該フレームを伝送することと
を包含する、方法。
【請求項１４】
前記宛先ポートにおいて、前記フレームを確認することは、
該宛先ポートに伝送することを許容されたソースの包含リストに格納されたＳ＿ＩＤの全てのエントリと、該フレームのＳ＿ＩＤとを比較することと、
該Ｓ＿ＩＤの全てのエントリと該フレームの該Ｓ＿ＩＤとを比較したときに一致が見つかった場合に、前記宛先ゾーンマスクと、該Ｓ＿ＩＤに関連付けられた該ソースゾーンマスクとを比較することと
を包含する、請求項１３に記載の方法。
【請求項１５】
前記包含リストに格納されたＳ＿ＩＤの全てのエントリと、前記フレームのＳ＿ＩＤとを比較することは、該包含リストに格納されたＳ＿ＩＤの全てのエントリと、該フレームの該Ｓ＿ＩＤとを同時に比較することを包含する、請求項１４に記載の方法。
【請求項１６】
前記Ｓ＿ＩＤは、１６個の最小有効ビットを含み、前記包含リストは、ワイルドカード宛先が、該Ｓ＿ＩＤの８個の最小有効ビットまたは該Ｓ＿ＩＤの１６個の最小有効ビットのいずれかの比較が許容されないことを示すことを可能にするように構成されている、請求項１４に記載の方法。
【請求項１７】
前記Ｓ＿ＩＤの全てのエントリと前記フレームのＳ＿ＩＤとを比較したときに単一の一致が見つかった場合に、該フレームが受け入れられることを可能にするヒットをハードゾーニングステートマシンに提供する、請求項１４に記載の方法。
【請求項１８】
前記Ｓ＿ＩＤの全てのエントリと前記フレームのＳ＿ＩＤとを比較したときに１つよりも多くの一致が見つかった場合に、該フレームを拒絶する複数のヒットをハードゾーニングステートマシンに提供する、請求項１４に記載の方法。
【請求項１９】
前記包含リストは、Ｓ＿ＩＤ値の範囲を定義するエントリと、該範囲の少なくとも１つの例外を定義する少なくとも１つの他のエントリとを含み、許容されたＳ＿ＩＤの比較は、該範囲および該少なくとも１つの例外に基づく、請求項１４に記載の方法。
【請求項２０】
前記宛先ポートにおいて受信される前記Ｓ＿ＩＤの前記８個の最小有効ビットを用いて宛先ゾーンマスクを生成することは、全ての許可された８個の最小有効ビットに対するエントリを含むテーブルをプログラミングすることを含み、各エントリは、該エントリに対する該Ｓ＿ＩＤの該許可された８個の最小有効ビットに関連付けられた宛先ゾーンマスクを含む、請求項１３に記載の方法。
【請求項２１】
前記Ｓ＿ＩＤの前記８個の最小有効ビットを用いて宛先ゾーンマスクを生成することは、アービトレート型ループに対して宛先ゾーンマスクを生成することを包含する、請求項１３に記載の方法。
【請求項２２】
前記ソースポートは、本来のＩＤを有し、
前記ソースポートから前記フレームを該フレームの宛先ポートにルーティングすることは、該ソースポートにおいて該フレームを確認することを包含し、
該ソースポートにおいて該フレームを確認することは、該ソースポートにおいて受信された該フレームのＳ＿ＩＤと該ソースポートの本来のＩＤとを比較することを包含する、請求項１３に記載の方法。
【請求項２３】
ファイバーチャネルスイッチであって、
該ファイバーチャネルスイッチは、
フレームを受信するように接続可能なソースポートであって、該フレームは、８個の最小有効ビットを有する２４ビットのソース識別子（Ｓ＿ＩＤ）を含む、ソースポートと、
該スイッチのファブリックを介して該フレームをルーティングするように動作可能なルーターと、
該ファブリックを介してルーティングされたフレームを受信するように構成された宛先ポートと、
該宛先ポートにおいて受信されたフレームが伝送されるべきであるか否かを決定するように構成された宛先ポートＳ＿ＩＤバリデータと
を備え、
該バリデータは、
許可されたＳ＿ＩＤの包含リストと、
該宛先ポートにおいて受信されたフレームのＳ＿ＩＤと、許可可能なＳ＿ＩＤの包含リストとを比較することにより、Ｓ＿ＩＤ一致を識別するように構成されたＳ＿ＩＤ比較器と、
該Ｓ＿ＩＤ一致を用いて該フレームに対するソースゾーンマスクを生成するように構成されたソースゾーンマスク生成器と、
該宛先ポートにおいて受信されたフレームの８個の最小有効ビットと、許可可能な８個の最小有効ビットのリストとを比較し、該宛先ポートにおいて受信されたフレームの８個の最小有効ビットが許可可能である場合に宛先ゾーンマスクを生成するように構成された宛先ゾーンマスク生成器と、
該宛先ゾーンマスクと該ソースゾーンマスクとを比較するように構成されたハードゾーニング比較器であって、その比較の結果が一致である場合に、該フレームが伝送されるべきであることを決定するハードゾーニング比較器と
を備える、ファイバーチャネルスイッチ。
【請求項２４】
前記Ｓ＿ＩＤ比較器は、前記宛先ポートにおいて受信されたフレームのＳ＿ＩＤと、前記包含リスト内の全ての許可可能なＳ＿ＩＤとを同時に比較するように構成されている、請求項２３に記載のファイバーチャネルスイッチ。
【請求項２５】
前記包含リストは、許可可能なＳ＿ＩＤの範囲および該範囲の例外を定義する宛先を表すように構成されている、請求項２３に記載のファイバーチャネルスイッチ。
【請求項２６】
前記Ｓ＿ＩＤ比較器は、前記許可可能なＳ＿ＩＤの単一のエントリが前記宛先ポートにおいて受信されたフレームのＳ＿ＩＤと一致する場合にＳ＿ＩＤヒット信号を生成するように構成されており、
前記ハードゾーニング比較器は、該Ｓ＿ＩＤヒット信号を受信し、該Ｓ＿ＩＤヒット信号を受信したことに応答して、該宛先ポートにおいて受信されたフレームが受け入れられることを可能にするように構成されている、請求項２３に記載のファイバーチャネルスイッチ。
【請求項２７】
前記Ｓ＿ＩＤ比較器は、前記許可可能なＳ＿ＩＤの１つよりも多くのエントリが前記宛先ポートにおいて受信されたフレームのＳ＿ＩＤと一致する場合にＳ＿ＩＤ複数ヒット信号を生成するように構成されており、
前記ハードゾーニング比較器は、該Ｓ＿ＩＤ複数ヒット信号を受信し、該宛先ポートにおいて受信されたフレームを拒絶するように構成されている、請求項２３に記載のファイバーチャネルスイッチ。
【請求項２８】
プログラム可能なハードゾーニングイネーブル格納素子をさらに備え、前記ハードゾーニング比較器は、該ハードゾーニングイネーブル格納素子のプログラムされたステートに基づいてディセーブルまたはイネーブルされるように構成されている、請求項２３に記載のファイバーチャネルスイッチ。
【請求項２９】
前記Ｓ＿ＩＤ比較器は、前記Ｓ＿ＩＤ一致になった許可可能なＳ＿ＩＤを表すｍｕｘ選択信号を生成するように構成されており、
前記ソースゾーンマスク生成器は、ｍｕｘであって、ｍｕｘ選択信号を受信するように構成され、該Ｓ＿ＩＤ一致になった許可可能なＳ＿ＩＤに対する前記ソースゾーンマスクを生成するように構成されているｍｕｘである、請求項２３に記載のファイバーチャネルスイッチ。
【請求項３０】
前記許可されたＳ＿ＩＤの包含リストは、ファブリックマネージャによってプログラムされるように構成されており、前記許可可能な８個の最小有効ビットのリストは、該ファブリックマネージャによってプログラムされるように構成されている、請求項２３に記載のファイバーチャネルスイッチ。
【請求項３１】
前記ソースポートに関連付けられたＳ＿ＩＤバリデータであって、前記フレームのＳ＿ＩＤと前記ソースポートの本来のＩＤとを比較するように動作可能であるＳ＿ＩＤバリデータをさらに備える、請求項２３に記載のファイバーチャネルスイッチ。
【発明の詳細な説明】
【０００１】
（発明の分野）
本発明は、一般に、高性能スイッチングの分野に関し、特に、接続されたデバイスに許可されたアクセスをするためのゾーン（ｚｏｎｅ）の確立を提供するためのファイバチャンネルスイッチングの改良に関する。
【０００２】
（従来技術の背景）
ファイバチャンネル規格は確立されており、コンピューティングおよびデータハンドリングシステムのための高性能スイッチングの解決策を提供する。ファイバチャンネルスイッチの高速および広帯域幅が有利に使用され得るアプリケーションの例は、相互接続コンピュータおよび高性能格納デバイスを含み、複数のコンピュータオペレーティング環境のコンピュータを相互接続し、複数の高速データ内部接続の至る所にも、データハンドリングネットワークにおける所望のノードまたはノードのグループ間に確立される必要がある。
【０００３】
ファイバチャンネル規格（ＡＮＳＩ  Ｘ３．Ｔ１１）は、機能および性能の等級および規格を広く定義するが、この機能を提供するのに使用される実行技術に影響しない。ファイバチャンネル機能を実行するためのスイッチの特定の設計は、スイッチの「ファブリック（ｆａｂｒｉｃ）」として言及される。本発明がファイバチャンネルスイッチの改良に向けられるように、本明細書中の記載は、ファイバチャンネル（以下に注釈「ＦＣ」によって言及される）スイッチの分野からの専門用語および他の定義された用語を使用し、ＦＣ規格は定義のために調べられ得る。
【０００４】
データの統合性およびセキュリティのため、いくつかのネットワークにおいて、特定のホストまたはデバイスが制御されたアクセスを有することを確実にさせる必要がある。例えば、特定のホストは、特定の格納デバイスのみに、および特定の格納デバイス以外にアクセスが可能になり得る。この必要性は、影響されたホストまたはデバイスが取り付けられた特定のチャンネルまたはチャンネルのグループが、他のチャンネルまたはチャンネルのグループへの通信から、または他のチャンネルまたはチャンネルのグループからの通信から分離される必要があることを意味する。従来技術のシステムにゾーニング（ｚｏｎｉｎｇ）技術を用いて、スイッチに接続される様々なソースまたはデスティネーションの有効性を考慮するアドレスのゾーンを定義する。
【０００５】
（ソフトゾーニング：問題）
現在存在するようなファイバチャンネルゾーニングの有する問題は、ソフトウェアの強制ゾーニングであり、たいていソフトゾーニングとして言及される。ソフトゾーニングにおいて、ＦＣファブリックのＮ＿ポートおよびＮＬ＿ポートに接続されたデバイスは、ファブリックにログインし、ネームサーバの照会をして、デバイスのＦＣアドレス（Ｄ＿ＩＤ）と共に、遠隔デバイスのうちどのデバイスが通信できるかを判定する。ネームサーバは、ログイン要求者のゾーン（単数または複数）にあるデバイスのセット（Ｄ＿ＩＤによる）をログイン応答においてリストアップすることによってゾーンを定義し、実施する。この様態において、デバイスオーナーは、ネームサーバによって配布されたこれらのＤ＿ＩＤのみを用いてゾーンする。
【０００６】
しかし、このことは、全てのデバイスが法則に従い、ハードウェアの失敗がない場合のみ動作する。ソフトゾーニングは、次の方法において破られ得る。
・ゾーンは、誤ったＤ＿ＩＤを生成するＨＢＡソフトウェアのエラーによって不注意に破られ得る。
・ゾーンは、Ｄ＿ＩＤがソースデバイスとデスティネーションデバイスとの間のどこかで壊された場合、ハードウェアの失敗によって破られ得る。
・ゾーンは、故意のＨＢＡではない（例えば、他のＨＢＡが取り付けられる場所を発見するために全てのＤ＿ＩＤを経て通るＨＢＡなど）が、無作法によって故意に破られ得る。
・ゾーンは、意思によってシステムを崩壊する場合、ＨＢＡによって故意に破られ得る。
【０００７】
（発明の要旨）
本発明は、ハードウェア強制ゾーニングを提供することによってソフトゾーニングシステムで特有であると論じられる問題を解決し、さらに本明細書中でハードゾーニングとして言及される。ハードゾーニングは、上述された予想外のまたは意図的なソフトゾーニング問題によって割り当てられたゾーニングを破ることを防止し、それによって、システムデータの統合性またはセキュリティを改良する。
【０００８】
ハードゾーニングは、フレームがファブリックに入る点およびフレームがファブリックを去る点の両方におけるフレームのソースＩＤ（Ｓ＿ＩＤ）のハードウェアチェックを用いてソフトゾーニング問題を解決する。
【０００９】
図１に示されるように本発明によると、フレームＳ＿ＩＤは、フレームがファブリックに入る点（Ｅ＿ポートではなくＦ＿ポートまたはＦＬ＿ポートで）で有効にされ、誤ったＳ＿ＩＤが、フレームがファブリックを終了する点でテーブルドリブンゾーニングを破ることを防ぐ。Ｓ＿ＩＤが有効にされると、ファブリックに入って、普通にルーティングする。無効の場合、フレームは、ルーティングされずにＦＣ法則（ＦＣ  ｒｕｌｅ）によるファブリックによって処理される。
【００１０】
フレームＳ＿ＩＤは、フレームがファブリック（Ｅ＿ポートではなく、Ｆ＿ポートまたはＦＬ＿ポートにて）を終了する点で有効にされ、Ｓ＿ＩＤに基づくフレームは、取り付けられたＮ＿ポートまたはＮＬ＿ポートが属するゾーン（単数または複数）の部分になる。フレームＳ＿ＩＤは、Ｓ＿ＩＤのリストに対して比較される。Ｓ＿ＩＤのリストは、リストのサイズが実施の依存である場合、および各エントリがこのデスティネーションにフレームを伝送することができるソースを定義する場合、そのポートに対して有効である。Ｓ＿ＩＤがリストのエントリに一致する場合、Ｓ＿ＩＤは、デスティネーションに対してファブリックの外部へルーティングされる。Ｓ＿ＩＤがリストのエントリに一致しない場合、フレームは、デスティネーションに通過せず、ＦＣ法則によるファブリックによって処理される。
【００１１】
上記方法は、Ｅ＿ポートによって共に接続された同種のスイッチデバイスを含むファブリッククラウド（ｆａｂｒｉｃ  ｃｌｏｕｄ）およびＥ＿ポートによって共に接続された異種のスイッチデバイスを含むクラウドの両方に役に立ち、上記の様態においてＳ＿ＩＤベースのハードゾーニングを用いる全てのスイッチデバイスを提供する。
【００１２】
いくつかの異種のデバイスがＳ＿ＩＤハードゾーニングを備えるとき、およびそれ以外のデバイスがＳ＿ＩＤハードゾーニングを備えてないとき、上記方法はさらに部分的に役に立つ。この場合、そのように備わったデバイスはそのように備わっていないデバイスからファブリックを入力するフレームから除いたフルハードゾーニング保護を提示され、そのＳ＿ＩＤは誤っている。
【００１３】
上記方法はさらに、そのように備わったデバイスにおいて、いくつかのファブリックポートが故意にハードゾーニング保護から除外されるときに役に立ち、意図的な半二重ハードゾーニングの場合を作成する。このことは、ハードゾーニングＳ＿ＩＤ包含リスト（Ｈａｒｄ  Ｚｏｎｉｎｇ  Ｓ＿ＩＤ  Ｉｎｃｌｕｓｉｏｎ  Ｌｉｓｔ）の制限を避けて役に立つようになされ、有限の範囲を有する。
【００１４】
本発明のハードゾーニング法およびスイッチは、多くの有利な特徴を提供する。それは以下を含む。
【００１５】
本発明の方法および技術は、フレームがファブリックを出ることを許可される前に、許可可能なＳ ＩＤの包含リストに対するフレームＳ ＩＤのハードウェア確認によって実行されるスイッチファブリック中にハードゾーニングの形態を提供する。
【００１６】
本発明は、最大のＦＣファブリックを越える任意の宛先（Ｎ ポートまたはＮＬ ポート）について複数のオーバーラッピングハードゾーンを可能にする。Ｓ ＩＤ包含リストは２４ビットアドレスに基づき、これはゾーンが全体のファイバチャンネル１６，７７７，２１６アドレス空間内で任意のノードから構成されることを可能にする。
【００１７】
本発明は、複数のオーバーラッピングハードゾーンが、最良のＦＣアドレッシング粒度（これは、ループデバイスにまで下げられる）で、フレームソースおよびフレーム宛先の両方において、インプリメントされることを可能にする。ここで、ループ上の１２６の可能なノードのそれぞれは、独自のゾーン特性を示し得る。
【００１８】
本発明は、正当Ｓ ＩＤ値の（各ファブリックポートに独自の）介在テーブルによるファブリック宛先ポート（Ｆ ポートまたはＦＬ ポート）でハードゾーニングを達成する。介在テーブルはハードウェアにより使用されて正当フレームおよびバー不当フレームを通過する。この機構は、意図的な、および意図的でないゾーン境界妨害に対してガードする。
【００１９】
本発明は、複数のエントリ（各エントリは、種々の比較コントロールとともに２４ビットＳ ＩＤ値を含む）を含む（ＣＡＭとしてインプリメントされた）プログラマブルハードウェアテーブルとして介在テーブルをインプリメントする。単一のエントリは、典型的には単一のソース（例えば、Ｆ ポートに取付けられたＮ ポート、またはＦＬ ポートに取付けられたＮＬ ポート）を表す。
【００２０】
本発明は、Ｓ ＩＤのポート値またはポートおよびエリア値の比較をディセーブルし得るワイルドカードをエントリ毎に基づいてインプリメントすることにより、介在テーブルが表し得るソースの範囲を増加する方法を提供する。次いで、単一のエントリは、エリア内のすべてのポート、またはドメイン内のすべてのポートおよびエリアを表し得る。
【００２１】
本発明は、範囲の例外をインプリメントすることにより、範囲のフレキシビリティが増加することが可能になる。単一のエントリは範囲を規定し、１つ以上のエントリは範囲の例外を規定する。
【００２２】
本発明は、フレームがファブリックに入る場合にポートネイティブＩＤに対してＳ ＩＤ確認をインプリメントすることにより、偽Ｓ ＩＤによるゾーンブリーチングを防止する。正当Ｓ ＩＤは正常にルーティングされ、不当Ｓ ＩＤはルーティングされない。
【００２３】
本発明は、Ｆ ポートおよびそれに取付けられたＮ ポートがＳ ＩＤ包含リストが可能となる程の数のゾーンに属することを可能にする。
【００２４】
本発明は、ループあたりの複数のゾーンおよびループ上のオーバーラッピングゾーンを可能にする。ループ上にサポートされるゾーンの数は可変（ｎ）であり、少なくとも２であり、要求が可能となるくらいに多くてもよい。（ポートまたはＡＬ ＰＡに基づいた）任意のループデバイスは、１〜ｎゾーンに属し得る。
【００２５】
Ｆ ポート上のゾーンのすべての数、またはループ上のゾーンのすべての数に関する本発明の限定は、ファブリック中のゾーンのすべての数に関する限定ではない。
【００２６】
本発明は、単一のスイッチエレメント（ドメイン）を含むファブリック、Ｅ ポートによりともに接続された複数の同種のスイッチを含むファブリックにわたって働き、かつＥ ポートによりともに接続された複数の異種のスイッチを含むファブリックにわたって働く。
【００２７】
本発明は、あるフレームタイプがゾーンによる影響を受けないことを可能にする。ＦＣ周知Ｓ ＩＤを有するフレーム、およびファブリック自身により供給される任意のフレームは、ゾーニングから除外される（すなわち、それらは常にルーティングする）。
【００２８】
本発明は、公知の「まずいやり方の（ｉｌｌ−ｍａｎｎｅｒｅｄ）」Ｓ ＩＤがハードウェア中で認識されることを可能にし、これはこれらのフレームについての異なる性質（例えば、ファブリックマネージャにより例外として処理されるのではなく即時に動かすこと）を可能にする。
【００２９】
本発明は、二重ゾーニング（ここでは、双方向トラフィックハードゾーニングが両端で実施される）と半二重ゾーニング（ここでは、ハードゾーニングが一方端で実施され、他方端では実施されない）との両方に適用する。半二重ゾーニングは、いくつかのトポロジーについてＳ ＩＤ介在テーブルの制限を解消し得る。そして、半二重ゾーニングは、ファブリッククラウドが複数のスイッチタイプ（ここで、あるものはハードゾーニングを用いるが、あるものはハードゾーニングを用いない）を含む場合の要件である。
【００３０】
（好適な実施形態の詳細な説明）
Ｓ ＩＤ確認の全体の動作は、図１を参照して記載される。詳細な動作は、図面および表を参照して以下に記載される。
【００３１】
（ソースファブリックポートＳ ＩＤ確認）
図１は、ソースファブリックポートＳ ＩＤ確認に関する技術を示す。これは、ハードゾーニング機構が有効となるために、入来のフレームＳ ＩＤ値が正当であることを保証する。この特徴は、イネーブル／ディセーブルコントロールを必要とする。なぜなら、これはＥ ポートではなく、Ｆ ポートおよびＦＬ ポートでのみイネーブルされるべきだからである。
【００３２】
ネイティブＩＤレジスタ（１）はファブリックポートロジックに対して常駐であり、そして典型的には、ポートについて選択されたどんなＩＤに対してもファブリックマネージャ（１５）により書き込まれるが、より大きな動作制限とともにより簡単な設計で、ロジックへハードワイヤードされてもよい。ネイティブＩＤは、Ｆ ポートまたはＦＬ ポートのドメインおよびエリアである。イネーブルハードゾーニングＦＦ（２）もまた、ファブリックポートロジックに対して常駐であり、そしてファブリックマネージャ（１５）により書き込まれる。このファブリックマネージャ（１５）はＦ ポートおよびＦＬ ポート上で特徴をイネーブルするが、Ｅ ポート上では特徴をディセーブルする。
【００３３】
入来のフレーム（３）が解析され、フレームワード２のＳ ＩＤコンテンツ（ビット２３：０）がこの回路に提示される。フレームＳ ＩＤドメインおよびエリア（５）（フレームワード２のビット２３−８）は、比較器（１１）において、ネイティブＩＤレジスタ（１）ドメインおよびエリア（６）に対して比較される。適合／不適合がゲート（１４）に供給される。
【００３４】
不一致が存在すると、イネーブルハードゾーニング（２）はアクティブになり、ゲート（１０）は無効フレームＳ ＩＤを特定する。この場合、フレームは正常にルーティングされない（意図した宛先に到達することはない）が、典型的にはスイッチのためのファイバチャンネルルールに従って処理するためにファブリックマネージャに送られる。これは典型的には、Ｓ ＩＤテストを欠いたクラス２フレームがリーズンコードを有する送信者に戻す応答を生成し、Ｓ ＩＤテストを欠いたクラス３フレームが動かされることを意味する。
【００３５】
フレームＳ ＩＤに不一致が存在しない場合、あるいはイネーブルハードゾーニングがアクティブでない場合、ゲート（１０）はフレームが正常にルーティングすることを特定し、これはフレームがフレームＤ ＩＤによって特定されたファブリック宛先ポートへルーティングすることを意味する。
【００３６】
この特徴は、Ｓ ＩＤがどのようであっても不当である場合にファブリックに入るフレームが進められないことを保証する。
【００３７】
（宛先ファブリックポートＳ ＩＤ確認）
図３を参照して説明される宛先ファブリックポートＳ ＩＤ確認は、出て行くフレームが取り付けられたデバイス（単数または複数）に送られるために正当であることを保証する。この特徴は、イネーブル／ディセーブルコントロールを必要とする。なぜなら、これはＥ ポートではなく、Ｆ ポートおよびＦＬ ポートでのみイネーブルされるべきだからである。
【００３８】
（リニアテーブルを伴う発行）
理想的には、Ｓ ＩＤハードゾーニングは、ファブリックに取り付けられた各ホストバスアダプタ（ＨＢＡ）で実施される。各ＨＢＡは、その自身の独自のゾーニングテーブルを有する。しかし、ＦＣスタンダードはゾーニング機能（ハードおよびソフト）がファブリックに含まれることを要求する。
【００３９】
リニア介在テーブルは、最も簡単であるようである。しかし、ＦＣアドレッシング範囲中の任意のアドレスについて働くためには、非常に大きなテーブルが必要である。Ｆ ポートに関して、それはすべての可能なＦＣソースアドレスのためのエントリを有し、これは２５６ドメイン×２５６エリア×２５６ポート＝１６，７７７，２１６テーブルエントリ／ポートの深さ（ｄｅｐｔｈ）となる。ＦＬ ポート、テーブルもまた１２６までのループデバイスを示す必要がある場合、ループデバイスのそれぞれは異なるゾーンに属することができる。この異なるゾーンは、各ループデバイスについて独自のリニア介在を必要とする。そして、ＦＬ ポートの介在テーブルエントリの全数は、２５６×２５６×２５６×１２６＝２，１１３，９２９，２１６テーブルエントリ／ポートとなる。
【００４０】
より短い線形ゾーンテーブルが使用され得る。ここで、典型的には、値ドメイン１／エリア０、ポート０において開始し、実現された最大テーブルサイズまで連続的に増加するアドレスの制限されたセットが経済的であり得る。しかし、これらのテーブルは、任意のＦＣアドレスを表現できず、処理され得るファブリックを大幅に制限する。例えば、テーブルが５１２エントリを有する場合、ドメイン０×０１および０×０２内の全アドレスを表現できるが、ドメイン０×０３〜ドメイン０×ＥＦ内の全アドレスを表現できない。
【００４１】
本明細書中で説明された方法は、ＣＡＭ（コンテンツにアクセス可能なメモリ）として設計された２４−ビット（ｂｕｔ）  Ｓ＿ＩＤのランダムテーブルを利用する。ここで、ｆｒａｍｅ  Ｓ＿ＩＤは、比較または包含を同時に検索する全てのＣＡＭエントリに対して比較され得る。エントリが２４−ビットであるため、ＣＡＭは、任意のＦＣアドレスを表現し得るが、ＦＣアドレスの最大値よりもはるかに少ないＦＣアドレスのサブセットを表現することに限定されない。例えば、経済的にはＣＡＭが１６〜２５６アドレスを保持することが期待されるが、アプリケーションおよびリソースの有用性に応じてこのアドレスよりも多くてもよいし、少なくてもよい。
【００４２】
本方法は、宛先がＦＬ＿Ｐｏｒｔであっても、ファブリックポートトランスミッタ当たり単一のＣＡＭを有し、よって１２６個のループ宛先と同数のループ宛先で駆動する必要がある。この理由のために、ＣＡＭは、各Ｓ＿ＩＤエントリについてソースゾーンマスクを提供し、各Ｓ＿ＩＤエントリは、個々のルックアップテーブルに含まれる宛先ゾーンマスクに対して比較される。
【００４３】
ファブリックポートトランスミッタ当たりの単一の宛先ゾーンマスクテーブルが存在するが、各エントリは、ループ宛先またはＡＬ＿ＰＤを表現し、典型的には、このテーブルは、１２６個の有効なＡＬ＿ＰＤのそれぞれに対して１つのエントリを有する。
【００４４】
（ＣＡＭベースの包含テーブル）
これは、どのソースがこのポートへの送信を可能にするか、そして宛先がループである場合、各ソースがどのゾーンに属するかを説明するＳ＿ＩＤ包含リスト（ＳＩＬ）を使用する。
【００４５】
また、宛先がループである場合に限り、宛先ＡＬ＿ＰＡがどのゾーンに属するかを説明するＡＬ＿ＰＤゾーンリスト（ＡＺＬ）を使用する。
【００４６】
（Ｓ＿ＩＤ包含リスト（ＳＩＬ））
ＳＩＬ（３１）は、ファブリックマネージャによって、当該ポートとして同じゾーンに属するものとしてみなされる２４−ビットＳ＿ＩＤのプログラム可能なリストである。ここで、各エントリはまた、２−ビット比較マスクまたはおよびソースゾーンマスクを有する。ＳＩＬは、ゾーン情報に基づくファブリックマネージャ（３２）によって書き込まれる。ＳＩＬ（３１）は、任意のサイズであり得るが、典型的には、経済的に実現可能な数のエントリを含み、できるだけ多くの数のソースを可能にし、できるだけ多くの数のトポロジーを含む。ＳＩＬ（３１）は、Ｓ＿ＩＤ比較情報（３３）をＳ＿ＩＤ比較情報（３４）に提供し、ソースゾーンマスク（４１）をソースゾーンＭｕｘ（４２）に提供する。
【００４７】
Ｓｉｌ（３１）エントリフォーマットは図４に示される。
【００４８】
「比較マスク」値が００でない場合、「Ｓｏｕｒｃｅ  Ｓ＿ＩＤ」は２４ビットであり、有効なソースＳ＿ＩＤを規定する。０×０−ＦＦＦＦＦＦのＦＣアドレス範囲内の任意のＳ＿ＩＤが表現される。
【００４９】
「ソースゾーンマスク」は、変動可能なサイズのビットマスクであり、どのゾーンにソースが属するかを規定する。以下のゾーンマスクの説明を参照のこと。
【００５０】
「比較マスク」は、フレームＳ＿ＩＤに対する比較がどうのようにして行われるかを規定する。
００＝スロットが有効ではない。このエントリに対して比較が不可能である。
０１＝マスクがない。ドメイン／エリア／ポートが比較される［以下の注記１を参照］
１０＝マスクポート。ドメイン／エリア／が比較される［以下の注記２を参照］１１＝マスクエリアおよびポート。ドメインが比較される［以下の注記３を参照］
［注記１］エントリは、正確な１つのソースを表す。
［注記２］エントリは、正確な１２６のソースを表し得る。
［注記３］エントリは、２５６＊１２６＝３２，２５６ソースを表し得る。
【００５１】
（Ｓ＿ＩＤ比較）
Ｓ＿ＩＤ比較（３４）（図５を参照）を使用して、フレームのＳ＿ＩＤとＳＩＬ（３１）内の全エントリとを同時に比較し、この結果をハードゾーニングステートマシン（４７）に示す。ＳＩＬ（３１）のエントリ（３３）のＳ＿ＩＤ値および比較マスクを用いて、各ＳＩＬ（３１）エントリは、フレームＳ＿ＩＤ（２３：０）（３７）に対して比較される。整合がなされた場合、Ｓ＿ＩＤ比較（３４）は、選択されたエントリ数を、ソースゾーンマスクＭｕｘ（４２）を制御する値（４３）に符号化する。ヒット（４５）および複数のヒット（４６）ステータスは、処理のためにハードゾーニングステートマシン（４７）に転送される。
【００５２】
Ｓ＿ＩＤ比較（３４）は、上述のように各ＳＩＬエントリ比較からＨｉｔ／ｎｏｔステータスを抽出して、処理されるフレームについてＮｏ  Ｈｉｔ、Ｈｉｔまたは複数のＨｉｔステータスにする。またソースゾーンマスクＭｕｘにおける使用のために、ヒットのエントリ数をバイナリ値に符号化する。
【００５３】
図６に示されるように、各ＳＩＬエントリに対して自立比較回路が存在する。Ｈｉｔ／Ｎｏｔ  Ｈｉｔ出力が抽出器（Ｄｉｓｔｉｌｌｅｒ）（図５）に供給される。
【００５４】
（抽出器）
抽出器はＳＩＬエントリ比較の結果を処理する。
【００５５】
Ｈｉｔも複数のＨｉｔも発生しない場合、Ｍｉｓｓが発生する。これはフレームに拒絶させる。
【００５６】
単一のエントリが比較する場合、Ｈｉｔが発生する。これはフレームに受け入れさせる場合の第一のステップであり、第２のステップはＳＩＬ／ＡＺＬゾーンマスク比較である。
【００５７】
２つ以上のエントリが比較する場合、複数のＨｉｔが発生する。これはフレームに拒絶させる。これは、範囲の例外が実現される方法であり、プログラミングエラーも含む。
【００５８】
エントリ数がソースゾーンマスクＭｕｘに対してｍｕｘ選択するようにＨｉｔ上で使用される。
【００５９】
（ソースゾーンマスクＭｕｘ）
ソースゾーンマスクＭｕｘ（４２）は、フレームＳ＿ＩＤに整合したソースＳ＿ＩＤに関連付けられるゾーンマスクを生成する。ｍｕｘ選択（４３）は、フレームＳ＿ＩＤに整合するＳＩＬ（３１）エントリの符号化された値であるＳ＿ＩＤ比較（３４）によって生成される。ソースゾーンマスクＭｕｘ出力（４４）は、宛先ゾーンマスク（４０）に対してこれを比較するハードゾーニングステートマシン（４０）に与えられる。
【００６０】
ソースゾーンマスクは、どのようにしていくつのゾーンをループが処理するように設計されるかに応じて任意の数のビットを含み得る。例えば、４−ビットゾーンマスクは、ループが４つのゾーンマスクまで有し得ることを意味し、８−ビットマスクは８つのゾーンを可能にする。ＡＺＬ（３８）における宛先ゾーンマスクのサイズは、ＳＩＬ（３１）内のソースゾーンマスクのサイズと同一である必要がある。
【００６１】
（ＡＬ＿ＰＤソーンリスト（ＡＺＬ））
ＡＺＬ（３８）（図３）は、１２６−エントリのプログラム可能なテーブルであり、各有効なＡＬ＿ＰＡについて１つのエントリは、それぞれ宛先ループポートについてのゾーンマスクを含む。フレームＡＬ＿ＰＤ（３６）は、ＡＺＬ（３８）にアドレスを提供し、宛先ゾーンマスク（４０）を生成し、宛先ゾーンマスク（４０）は、ソースゾーンマスク（４４）に対して宛先ゾーンマスク（４０）を比較する宛先ゾーニングマシン（４７）に与えられる。ＡＺＬは、ゾーン情報に基づいてファブリックマネージャ（３９）によって書き込まれる。ループが割り当て可能なＡＬ＿ＰＡの選択において制限されないために、ＡＺＬが各有効なＡＬ＿ＰＡについて１２６のエントリを有することが望ましい。ＡＬ＿ＰＡの範囲の制限が受容可能である場合、より少ないエントリが可能である。
【００６２】
ループがどれくらいの数のゾーンを処理するように設計されたかに応じて、宛先ゾーンマスクが任意の数のビットを含み得る。例えば、４−ビットゾーンマスクは、ループが４つのゾーンまで有し得ること、および８−ビットマスクが８つのゾーンを可能にすることを意味する。ＡＺＬ（３８）中の宛先ゾーンマスクのサイズがＳＩＬ（３１）中のソースゾーンマスクのサイズと同一である必要がある。
【００６３】
（ハードゾーニングイネーブル）
ハードゾーニングイネーブル（５３）（図３）は、ポート上のハードゾーニングをイネーブルまたはディセーブルするようにプログラムされた格納素子であり、ゾーニング情報およびトポロジー情報に基づいてファブリックマネージャ（５４）によって書き込まれる。ハードゾーニングがファブリッククラウドにおいて使用された場合、Ｆ＿ＰｏｒｔおよびＦＬ＿Ｐｏｒｔ上でアクティブに設定され、Ｅ＿Ｐｏｒｔ上で非アクティブに設定される。
【００６４】
ハードゾーニングイネーブル（５２）のステートは、機能を調整するようにハードゾーニングステートマシン（４７）に提供される。ハードゾーニングイネーブル（５２）は、ポートに対して固有であり、入来フレームに対してＳ＿ＩＤ確認をイネーブル／ディセーブルする同一の格納素子である。
【００６５】
（ハードゾーニング状態のマシン）
ハードゾーニングマシン（４７）（図９）は、特定のポートにおいてファブリックから出ていくことを試みるすべてのフレームの処理を決定する。
【００６６】
ハードゾーニングがディセーブルされると
すべてのフレームは、この機能を伝達し、他のファブリック機能の代わりに、このファブリックから宛先ノードに転送される。
【００６７】
ハードゾーニングがイネーブルされると、
フレームＳ_ＩＤが０ｘＦｘｘｘｘｘ−ＦＦＦＦＦＦの範囲にある場合、またはフレームがスイッチボックスプロセッサ複合体において発信される場合、ハードゾーニングは無視され、フレームは、正常にルーティングされる。
【００６８】
ポートがＦ_ポートである場合、Ｓ_ＩＤの比較のみが必要とされる。この場合、ゾーンマスクは、論理的に不適切であるが、ＳＩＬにおけるすべてのゾーンマスクおよびＡＺＬにおけるすべてのゾーンマスクは、特定の値（例えば、１６進法のＦＦ）にセットされ、これは、すべての場合におけるゾーンマスクの比較を保証する。設計は、Ｆ_ポートがゾーンマスク比較をディセーブルし得、このゾーンマスクをプログラミングする必要を回避する場合にインプリメントされ得ることに留意されたい。
【００６９】
ポートがＦＬ_ポートである場合、この比較は同一であるが、ゾーンマスクは、ここで、適切であり、使用中の現在のゾーンに従ってプログラミングされなければならない。
【００７０】
ＳＩＬにおいてヒットがあるが、ＳＩＬゾーンマスク＝００である場合、フレームは無効である。これは、公知の不良ソースを拒絶するための意図的な方法である。
【００７１】
ＳＩＬにおいて複数のヒットがある場合、フレームは無効である。これは、範囲に対する例外（Ｅｘｃｅｐｔｉｏｎ  Ｔｏ  Ａ  Ｒａｎｇｅ）機能をインプリメントする。
【００７２】
ソースゾーンマスク（６２）は、ソースゾーンマスクマックス（４２）により提供される。宛先ゾーンマスク（６３）は、ＡＺＬ（３８）により提供される。ビット毎の比較は、ＡＮＤゲート（６６）における２つのマスク間で行なわれる。これらのゲートのすべては、ゲート（６７）において、共に論理和をとる。このゲートは、ビットの対がセットされる場合、活性であり、どのビットの対もセットされない場合、不活性である。
【００７３】
すべてのソースゾーンマスクビットがゼロの場合、関数（６８）は活性である。これは、公知の不良Ｓ_ＩＤに関する試験であり、この方法でタグ付けされ、迅速に検査されることを保証する。
【００７４】
Ｓ_ＩＤヒット（６０）およびＳ_ＩＤ複数ヒット（６１）は、Ｓ_ＩＤ比較（３４）から発する。ハードゾーンイネーブル（６５）は、同じ名称（５２）の記憶素子から発せられる。Ｓ_ＩＤ＝０ｘＦｘｘｘｘｘ＋フレームソース＝ファブリックマネージャ（６４）に関するデータ変換は、局所的に行なわれる。
【００７５】
ＡＮＤゲート（６９）は、ソースゾーンマスク＝０であるフレームの無条件検査（ｔｏｓｓ）をコマンドする。
【００７６】
ＡＮＤゲート（７０）は、フレームが一般的なハードゾーニング試験を通過するので有効であることをコマンドする。
【００７７】
ＡＮＤゲート（７１）は、一般的なフレームが有効であることをコマンドする。
【００７８】
（実施例Ａ）
（ＦＬポートにおける複数の記憶デバイスに接続されたＦポートにおける複数のホスト）
図１０における図は、これらの記憶領域へのアクセスであるスイッチに附属の２つのホストを示す。ハードゾーニングは、セットアップされるので、ホストＡは、ゾーンＡにおけるディスクにのみアクセスし得、ホストＢは、ゾーンＢにおけるディスクにのみアクセスし得る。ホストＡおよびホストＢは、さらに、互いにアクセスし合い、ホストＡおよびホストＢは、いくつかのディスクへのアクセスを共有する。ゾーンマスクは、ゾーンＡに割り当てられたビット０、およびゾーンＢに割り当てられたビット１を有する。
【００７９】
各ファブリックポートに関するプログラム可能な値は以下のとおりである。
【００８０】
（ポート０１、００（ドメイン０１、エリア００）：ホストＡ）
（表１：実施例Ａ  ＳＩＬコンテンツ）
【００８１】
【表１】
0004741039.tif 000002
【００８２】
（表２：実施例Ａ  ＡＺＬコンテンツ）
【００８３】
【表２】
0004741039.tif 000003
【００８４】
（ポート０１，０１（ドメイン０１、エリア０）：ループＸ）
（表３：実施例Ａ  ＳＩＬコンテンツ）
【００８５】
【表３】
0004741039.tif 000004
【００８６】
（表４：実施例Ａ  ＡＺＬコンテンツ）
【００８７】
【表４】
0004741039.tif 000005
【００８８】
（ポート０１，０２（ドメイン０１、エリア＝０２）：ループＹ）
（表５：実施例Ａ  ＳＩＬコンテンツ）
【００８９】
【表５】
0004741039.tif 000006
【００９０】
（表６：実施例Ａ  ＳＩＬコンテンツ）
【００９１】
【表６】
0004741039.tif 000007
【００９２】
（ポート０１，０３（ドメイン０１、エリア＝０３）：ホストＢ）
（表７：実施例Ａ  ＳＩＬコンテンツ）
【００９３】
【表７】
0004741039.tif 000008
【００９４】
（表８：実施例Ａ  ＡＺＬコンテンツ）
【００９５】
【表８】
0004741039.tif 000009
【００９６】
上述のように構成される場合、実施例Ａに関する所望のハードゾーニング、図１０が達成される。
【００９７】
（実施例Ｂ：ワイルドカーディング）
図１１の実施例は、単一のワイルドカードＳＩＬエントリが、ドメインにおけるすべてのデバイスをどのように表し得るかを示す。これは、ハードゾーニングのホストＡの図を示す。ここでは、同じドメイン内の他のポートのいくつかが、ゾーンＡにあり、他のドメインにあるすべてのポートはゾーンＡの部分である。
【００９８】
（ポート０１、０３（ドメイン０１、エリア＝００）：ホストＡ）
（表９：実施例Ｂ  ＳＩＬコンテンツ）
【００９９】
【表９】
0004741039.tif 000010
【０１００】
（表１０：実施例Ｂ  ＡＺＬコンテンツ）
【０１０１】
【表１０】
0004741039.tif 000011
【０１０２】
上述のように構成される場合、実施例Ｂに関する所望のハードゾーニング、図１１が達成される。この実施例は、ドメイン全体が１つのエントリによりどのように表され得るかを示すことに留意されたい。この同じ方法が、１つのエントリを有するドメイン／エリア全体を表すように用いられ得、これは、すべてのポートが１つのエントリで表されることを可能にする。
【０１０３】
（実施例Ｃ：例外を伴うワイルドカーディング）
図１２の実施例は、実施例Ｂに関するものと同じ位相を示すが、ワイルドカードに対する例外を伴う。これは、ハードゾーニングのホストＡの図を示し、ここでは、同じドメイン内の他のポートの幾つかがゾーンＡにあり、他のドメインにおける、ほとんどであるが全部ではないポートがゾーンＡの部分である。
【０１０４】
（ポート０１、０３（ドメイン０１、エリア＝００）ホストＡ）
（表１１：実施例Ｃ  ＳＩＬコンテンツ）
【０１０５】
【表１１】
0004741039.tif 000012
【０１０６】
（表１２：実施例Ｃ  ＡＺＬコンテンツ）
【０１０７】
【表１２】
0004741039.tif 000013
【０１０８】
上述のように構成される場合、実施例Ｃに関する所望のハードゾーニング、図１２が達成される。４個のエントリは、７個のソースを表すことに留意されたい。これは、単一のエントリを有するドメインのワイルドカーディングを示すが、このドメインに対する例外に関するさらなるエントリを用いることにも留意されたい。これは、さらに、ドメイン／エリアをワイルドカードするために用いられ得、このドメイン／エリアは、すべてのポートを扱うが、ドメイン／エリアに対する各ポートの例外に関するさらなるエントリを用いる。
【０１０９】
上述の説明から、本発明は、データ保全性およびセキュリティのためのロバストなハードウェアにより強化されたゾーニングを提供することにより、改善されたＦＣスイッチ技術を提供することが見出され得る。特定の実施形態および技術が記載されたが、これは、本発明がこれらの特定の実施形態に限定されず、本発明の範囲内で複数の変形が可能であることが理解される。
【図面の簡単な説明】
【図１】  図１は、本発明の１つの局面によるＳ ＩＤ確認ポイントを示すＦＣファブリッククラウドの記号的な図である。
【図２】  図２は、本発明の１つの局面によるソースポートＳ ＩＤ確認を示すファブリックの一部のブロック図である。
【図３】  図３は、本発明の１つの局面による宛先ポートＳ ＩＤ確認を示すファブリックの一部のブロック図である。
【図４】  図４は、図３の確認に使用され得るＳＩＬ（ソースＳ ＩＤ包含リスト）エントリの図である。
【図５】  図５は、本発明の１つの局面によるＳ ＩＤ比較を示すファブリックの一部のブロック図である。
【図６】  図６は、本発明の１つの局面によるＳＩＬエントリ比較を示すファブリックの一部のブロック図である。
【図７】  図７は、ソースゾーンマスクフォーマットを示す図である。
【図８】  図８は、宛先ゾーンマスクフォーマットを示す図である。
【図９】  図９は、本発明の１つの局面によるハードゾーニングステートのブロック図である。
【図１０】  図１０は、ハードゾーニングを伴って、複数のホストを複数の格納デバイスに接続する際の本発明の使用の例（例Ａ）の図である。
【図１１】  図１１は、ハードゾーニングを伴って、複数のホストを複数の格納デバイスに接続する際のワイルドカードの技術の使用の例（例Ｂ）の図である。
【図１２】  図１２は、ハードゾーニングを伴って、複数のホストを複数の格納デバイスに接続する際の例外を有するワイルドカードの技術の使用の例（例Ｃ）の図である。
【図１】
0004741039.tif 000014
【図２】
0004741039.tif 000015
【図３】
0004741039.tif 000016
【図４】
0004741039.tif 000017
【図５】
0004741039.tif 000018
【図６】
0004741039.tif 000019
【図７】
0004741039.tif 000020
【図８】
0004741039.tif 000021
【図９】
0004741039.tif 000022
【図１０】
0004741039.tif 000023
【図１１】
0004741039.tif 000024
【図１２】
0004741039.tif 000025