(57)【特許請求の範囲】
【請求項１】
波長λｍの目盛りが形成された第１のスケールと、該第１のスケールの信号を検出する第１の検出ヘッドと、上記第１のスケールと第１の検出ヘッドの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第１の変位量検出手段と、上記第１のスケールと異なる波長λａの目盛りが形成された第２のスケールと、該第２のスケールの信号を検出する第２の検出ヘッドと、上記第２のスケールと第２の検出ヘッドとの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第２の変位量検出手段と、上記第１の変位量検出手段より得られる位相変調信号と、第２の変位量検出手段から得られる位相変調信号との位相差を検出し、該位相差を用いて、第１のスケールの波長λｍのＮ倍波長で繰り返す周期的な信号を得て、上記第１のスケールの波長のＮ倍区間をアブソリュートに検出するように構成したアブソリュートエンコーダにおいて、
上記第１の変位量検出手段から得られるキャリア周波数ｆの位相変調信号を周波数ｆの基準信号と位相比較して第１のスケールの波長λｍ内における第１の検出ヘッドの絶対位置に対応したパルス幅変調信号を生成する第１の位相比較手段と、
この第１の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿して第１のスケールの波長λｍ内における第１の検出ヘッドの絶対位置に対応した分解能λｍ／Ｍのパルス列に変換する第１のゲート回路と、
上記第１の変位量検出手段から出力される位相変調信号と第２の変位量検出手段から出力される位相変調信号の位相差に対応するパルス幅変調信号を生成する第２の位相比較手段と、
この第２の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿し、上記位相差に対応したパルス列に変換する第２のゲート回路と、
上記第２の変位量検出手段と上記基準信号とを比較して第２のスケールの波長λａに対応する変位量ごとのパルス（以下、λａパルス）を生成するパルス生成手段と、
上記第２のゲート回路の出力を利用して第１のスケールの波長λｍのアドレス（以下、λｍアドレス）として特定するようになし、上記第１のゲート回路から出力されるパルス列を計数して第１のスケールの波長λｍ内の絶対位置を得て、上記特定されたλｍアドレスとを合成することにより、第１のスケールの波長λｍのＮ倍区間に亘って分解能λｍ／Ｍで検出するとともに、上記第２のパルス生成手段から出力されるλａパルスの発生位置に対応する第１のスケールの波長λｍ内の絶対位置を計測し、該計測値の理論値からのずれ量を内挿誤差として検出し、該検出された内挿誤差とあらかじめ設定された規格値とを記憶手段に保存し、上記検出された内挿誤差を分析して上記第１の変位量検出手段に設けられた電子的調整手段に調整信号を供給して第１のスケールにおける内挿誤差を最小にするように電気調整を行う演算手段と
を備えることを特徴とするアブソリュートエンコーダ。
【請求項２】
上記演算手段は、アブソリュート計測区間内の移動に対応して上記パルス生成手段から出力されるλａパルスの発生位置に対応する第１のスケールの波長λｍ内の位置を検出し、該検出された値と該位置における理論値との差異を、第１のスケールにおける波長λｍ内の内挿誤差の代表値とみなし、該代表値をフーリエ分析することによって第１のスケール内に重畳する内挿誤差の周期と位相成分を特定し、該特定された周期と位相とにより誤差要因の大きさとずれの方向を特定し、該特定された誤差要因の大きさとずれの方向を打ち消す方向に上記第１の変位量検出手段に設けられた電子的調整手段に調整信号を供給して第１のスケールにおける内挿誤差を最小にするように自動調整を行うことを特徴とする請求項１記載のアブソリュートエンコーダ。
【請求項３】
上記演算手段は、アブソリュート計測区間内の移動に対応して上記パルス生成手段から出力されるλａパルスの発生位置に対応する第１のスケールの波長λｍ内の位置を検出し、該検出された値と該位置における理論値との差異を、第１のスケールにおける波長λｍ内の内挿誤差の代表値とみなし、該代表値が第１のスケールの波長λｍにおいて極大値又は極小値をとる周期と位置とを検出し、内挿誤差の発生要因に固有な極大値又は極小値をとる周期と位置とを基準として誤差要因の大きさとずれの方向を特定し、該特定された誤差要因の大きさとずれの方向を打ち消す方向に上記第１の変位量検出手段に設けられた電子的調整手段に調整信号を供給して第１のスケールにおける内挿誤差を最小にするように自動調整を行うことを特徴とする請求項１記載のアブソリュートエンコーダ。
【請求項４】
上記演算手段は、あらかじめ設定された規格値として所定のメモリに格納された値を基準として計測時における内挿誤差を監視し、該検出された内挿誤差が上記規格値を超えたことを検出した時点で該検出された内挿誤差を分析し、該分析結果に基づいて上記第１の変位量検出手段の電子的調整手段に調整信号を供給し、該検出された内挿誤差を最小にする自動調整モードを実行することを特微とする請求項１記載のアブソリュートエンコーダ。
【請求項５】
上記演算手段は、あらかじめ設定された規格値として所定のメモリに格納された値を基準とし計測時における内挿誤差を監視し、該検出された内挿誤差が上記規格値を超えたことを検出して警報信号を出力するとともに、該警報信号若しくは外部から供給される指令信号に基づいて内挿誤差を分析し、該分析結果に基づいて上記第１の変位量検出手段の電子的調整手段に調整信号を供給し、該検出された内挿誤差を最小にする自動調整モードを実行するように構成したことを特徴とする請求項１記載のアブソリュートエンコーダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、産業機械分野における寸法測定、例えばモールドプレス金型の密着度や平行度の測定、ロール圧延機における圧延量の測定・制御、さらには生産・組立工場等における部品寸法の測定などに用いて好選なアブソリュートエンコーダに関する。
【０００２】
【従来の技術】
所定の波長λｍを有する第１のスケールと、該第１のスケールの信号を検出する第１の検出へッドとの相対変位に対応して位相が繰り返し変化する位相変調信号を出力する第１の検出手段と、上記第１のスケールとは異なる波長λａを有する第２のスケールと該第２のスケールの信号を検出する第２の検出ヘッドとの相対変位に対応して位相が繰り返し変化する位相変調信号を出力する第２の検出手段と、上記第１の検出手段と第２の検出手段から得られる信号の位相差を比較する位相比較回路とを有し、該位相比較回路より上記第１のスケール及び第２のスケールの波長よりも十分に長い波長の信号に相当して位相が変化する信号を得て、上記第１のスケール及び第２のスケールと、上記第１の検出ヘッド及び第２の検出ヘッドとの相対位置を検出する測尺装置が特公昭５０−２３６１８号公報に開示されている。
【０００３】
この測尺装置において第１の検出手段から得られる位相変調信号ｅｐｍ、第２の検出手段から得られる位相変調信号ｅｐａは、次式のように表すことができる。
【０００４】
ｅｐｍ＝Ｅｐ１×Ｓｉｎ（２πｆｔ＋２πＸ／λｍ）
ｅｐａ＝Ｅｐ２×Ｓｉｎ（２πｆｔ＋２πＸ／λａ）
さらに、波長λｍとλａとの関係を、例えばＮ×λｍ＝（Ｎ−１）×λａなる関係に選ぶと、これらの信号の位相θｍ（＝２πＸ／λｍ）及びθａ（＝２πＸ／λａ）の差Δθ（＝θｍ−θａ）は、次式に示すように波長λｍのＮ倍の周期で繰り返す信号となる。
【０００５】
Δθ＝２πＸ／（Ｎ×λｍ）
したがって、上記測尺装置では、上記の位相差Δθを所定の位相差、すなわち、２π／Ｎで除算することにより、Ｎ×λｍ区間内におけるλｍ単位の位置を検出ことが可能である。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記測尺装置においては、各々のスケールから理想的な信号が得られない場合、例えば、位相変調信号が不完全な場合は、波長λ内に周期的な誤差を生じ、これらの誤差はλｍ単位の切替え位置にも重畳する。したがって、上記のごとく位相差Δθを２π／Ｎで除算したときに上記誤差のために、ズレを生じ、結果としてλｍ単位の誤差を発生することがある。
【０００７】
また、これらの誤差を避けるためには、上記２つのスケールから得られる位相差Δθを用いて直接Ｎλｍ内を検出する方法が考えられるが、本方法では位相差ΔθがＮλｍなる仮想的に長いスケール内で位相が２πになる、すなわち周期的に位相が変化する信号であるため、キャリア周波数ｆ内にキャリア周波数ｆのＭ倍のクロックパルスＭ×ｆを内挿して高分解能を得ようとした場合、分解能λｍ／（Ｍ×Ｎ）が、波長λｍやＮを拡大するほど高分解能を得るのが難しくなる。また、経時的変化により検出精度が悪化するなどの問題があった。
【０００８】
そこで、上述の如き従来の問題点に鑑み、本発明の目的は、アブソリュートエンコーダの取付け状態や構成部品等の経時変化等に伴う検出誤差を監視し、必要に応じて自動調整を行うことにより、常に高精度な検出を実現することにある。
【０００９】
【課題を解決するための手段】
本発明は、波長λｍの目盛りが形成された第１のスケールと、該第１のスケールの信号を検出する第１の検出ヘッドと、上記第１のスケールと第１の検出ヘッドの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第１の変位量検出手段と、上記第１のスケールと異なる波長λａの目盛りが形成された第２のスケールと、該第２のスケールの信号を検出する第２の検出ヘッドと、上記第２のスケールと第２の検出ヘッドとの相対的な変位量をキャリア周波数ｆの位相変調信号として取り出すように構成された第２の変位量検出手段と、上記第１の変位量検出手段より得られる位相変調信号と、第２の変位量検出手段から得られる位相変調信号との位相差を検出し、該位相差を用いて、第１のスケールの波長λｍのＮ倍波長で繰り返す周期的な信号を得て、上記第１のスケールの波長のＮ倍区間をアブソリュートに検出するように構成したアブソリュートエンコーダにおいて、上記第１の変位量検出手段から得られるキャリア周波数ｆの位相変調信号を周波数ｆの基準信号と位相比較して第１のスケールの波長λｍ内における第１の検出ヘッドの絶対位置に対応したパルス幅変調信号を生成する第１の位相比較手段と、この第１の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿して第１のスケールの波長λｍ内における第１の検出ヘッドの絶対位置に対応した分解能λｍ／Ｍのパルス列に変換する第１のゲート回路と、上記第１の変位量検出手段から出力される位相変調信号と第２の変位量検出手段から出力される位相変調信号の位相差に対応するパルス幅変調信号を生成する第２の位相比較手段と、この第２の位相比較手段により生成されたパルス幅変調信号にキャリア周波数ｆのＭ倍のクロックパルスを内挿し、上記位相差に対応したパルス列に変換する第２のゲート回路と、上記第２の変位量検出手段と上記基準信号とを比較して第２のスケールの波長λａに対応する変位量ごとのパルスを生成するパルス生成手段と、上記第２のゲート回路の出力を利用して第１のスケールの波長λｍのアドレスとして特定するようになし、上記第１のゲート回路から出力されるパルス列を計数して第１のスケールの波長λｍ内の絶対位置を得て、上記特定されたλｍアドレスとを合成することにより、第１のスケールの波長λｍのＮ倍区間に亘って分解能λｍ／Ｍで検出するとともに、上記第２のパルス生成手段から出力されるλａパルスの発生位置に対応する第１のスケールの波長λｍ内の絶対位置を計測し、該計測値の理論値からのずれ量を内挿誤差として検出し、該検出された内挿誤差とあらかじめ設定された規格値とを記憶手段に保存し、上記検出された内挿誤差を分析して上記第１の変位量検出手段に設けられた電子的調整手段に調整信号を供給して第１のスケールにおける内挿誤差を最小にするように電気調整を行う演算手段とを備えることを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１１】
以下に説明する本発明の実施の形態は、異なる波長を有する２つのトラックから出力される位相変調信号を用いて、該トラックの記録波長より長い範囲をアブソリュートに検出する測長システム、例えば、特公昭５０−２３６１８号公報に開示されている測尺装置を改良したものである。本発明が最も効果的に適用可能な磁気方式を例に図面を参照しながら詳細に説明する。また、磁気式においても検出ヘッドに過飽和コアを用いた方式や磁気抵抗効果素子（以下ＭＲセンサ）を用いた方式等があり、後者においては記録波長と再生波長が異なる場合があるが、ここでは、検出ヘッドとしてＭＲセンサを用いた場合について、再生波長を基準に説明することとする。
【００１２】
本発明においては、第１のスケールの波長λｍと第２のスケールの波長λａとの関係をＮ×λｍ＝（Ｎ±１）×λａと選び、第１のスケールから出力されるキャリア周波数ｆの位相変調信号に対し、該キャリア周波数ｆのＭ倍のクロックパルスを用いて内挿することにより、第１のスケールの波長λｍのＮ倍の区間に亘って分解能λｍ／Ｍで計測可能であり、上記Ｎ及びＭは、本発明の主旨を逸脱しない範囲で任意に設定できる。
【００１３】
ここでは、説明を簡単にするため、上記λｍとＮ及びＭに具体的な数値を当てはめて説明することとし、波長λｍを１，０２４μｍ、内挿数Ｍを１，０２４（＝２１０）として、さらに、上記Ｎを１６として波長λｍとλａとの関係を１６×λｍ＝（１６＋１）×λａ＝１７×λａとすることにより、λｍの１波長を１，０２４分割して１μｍの分解能でアブソリュートに検出できるようにした具体的な構成例をもとに説明する。
【００１４】
図１は、本発明に係るアブソリュートエンコーダ１００の構成を示すブロック図である。
【００１５】
このアブソリュートエンコーダ１００は、図示しないスケール部材上に波長λｍ（＝１，０２４μｍ）の目盛りを記録することにより形成された第１のスケール１１と、この第１のスケール１１と対向し、波長λｍに対して９０゜位相差（λｍ／４）をもって配設された２チャンネルのＭＲセンサ１２Ａ，１２Ｂで構成された第１の検出ヘッド１２を備える。この第１の検出ヘッド１２は、上記第１のスケール１１との相対移動により、相対移動周期が２πｘ／λｍ（ただし、ｘは変位量）で、９０゜位相差を有する２系統の正弦波信号Ｓｉｎ（２πｘ／λｍ），Ｃｏｓ（２πｘ／λｍ）を出力する。
【００１６】
これら２相の正弦波信号Ｓｉｎ（２πｘ／λｍ），Ｃｏｓ（２πｘ／λｍ）は、例えば、図２に示すような構成の第１の変位量検出部１３に導かれる。
【００１７】
第１の変位量検出部１３は、上記第１の検出ヘッド１２を構成している２チャンネルのＭＲセンサ１２Ａ，１２Ｂにより得られた２相の正弦波信号Ｓｉｎ（２πｘ／λｍ），Ｃｏｓ（２πｘ／λｍ）をタイミング信号生成部１８により与えられる互いに９０°の位相差をもつキャリア周波数ｆの２相信号ＭＯＤＣ，ＭＯＤＳで平衡変調する乗算器３１，３２と、この乗算器３１，３２による平衡変調信号Ｓｉｎ（２πｘ／λｍ）×Ｃｏｓωｔ，Ｃｏｓ（２πｘ／λｍ）Ｓｉｎωｔを加算する加算増幅器３３を備える。
【００１８】
上記第１の検出ヘッド１２を構成している２チャンネルのＭＲセンサ１２Ａ，１２Ｂは、２チャンネルのＭＲセンサ１２Ａ，１２Ｂは、図３に示すように、それぞれＭＲ素子１２Ａ１，１２Ａ２，１２Ａ３，１２Ａ４（１２Ｂ１，１２Ｂ２，１２Ｂ３，１２Ｂ４ＤＣ２）をブリッジ接続してなり、ブリッジ接続されたＭＲセンサの他方の端子に直流バイアスのずれ（以下、ＤＣのずれ）を補整する電子ボリュームＤＣ１（ＤＣ２）を装備している。
【００１９】
また、上記加算増幅器３３は、各チャンネルから得られる平衡変調信号Ｓｉｎ（２πｘ／λｍ）×Ｃｏｓωｔ，Ｃｏｓ（２πｘ／λｍ）Ｓｉｎωｔを加算して位相変調信号Ｅｐ１×Ｓｉｎ（ωｔ＋２πｘ／λｍ）を生成するものであって、図４に示すように、２チャンネル間の平衡変調信号Ｓｉｎ（２πｘ／λｍ）×Ｃｏｓωｔ，Ｃｏｓ（２πｘ／λｍ）Ｓｉｎωｔの出力レベルを等しくするための電子ボリュームＧＡＪを装備している。
【００２０】
各電子ボリュームＤＣ１，ＤＣ２，ＧＡＪは、その代表的な構成を図５に示すように、選択信号ＣＳとワイパー制御信号Ｕ／Ｄ，ＩＮＣが供給されるアップダウンカウンタ９１、このアップダウンカウンタ９１の計数出力をデコードするポジションデコーダ９２、このポジションデコーダ９２のデコード出力により抵抗値が切り換えられる可変抵抗器９３からなる。
【００２１】
そして、この第１の変位量検出部１３は、上記３箇所の電子ボリュームＤＣ１，ＤＣ２，ＧＡＪを選択して調整信号を供給するための調整信号制御回路３４を備えている。この調整信号制御回路３４は、図６に具体的な構成例を示すように、演算部１７から供給される調整信号ＡＤＪの選択信号ＳＬＴをデコードするデコーダ３４Ａを備え、調整対象となる３箇の電子ボリュームＤＣ１，ＤＣ２，ＧＡＪに選択信号ＣＳ１，ＣＳ２，ＣＳ３とワイパー制御信号Ｕ／Ｄ，ＩＮＣを供給し、電子ボリュームＤＣ１，ＤＣ２，ＧＡＪのワイパー位置を電子的に可変制御する。
【００２２】
上記第１の変位量検出部１３は、上記第１の検出ヘッド１２を構成している２チャンネルのＭＲセンサ１２Ａ，１２Ｂにより得られた２相の正弦波信号Ｓｉｎ（２πｘ／λｍ），Ｃｏｓ（２πｘ／λｍ）を乗算器３１，３２においてタイミング信号生成部１８により与えられる互いに９０°の位相差をもつキャリア周波数ｆの２相信号ＭＯＤＣ，ＭＯＤＳで平衡変調し、上記乗算器３１，３２による平衡変調信号Ｓｉｎ（２πｘ／λｍ）×Ｃｏｓωｔ，Ｃｏｓ（２πｘ／λｍ）Ｓｉｎωｔを加算増幅器３３により信号レベルを合わせて加算することにより、次の（１）式に示すような位相変調信号ｅｐｍを出力する。
【００２３】
ｅｐｍ＝Ｅｐ１×Ｓｉｎ（ωｔ＋２πｘ／λｍ）              （１）
ただし、ω＝２πｆ、ｘ＝相対変位量
この位相変調信号ｅｐｍは、例えば、図７に示すような構成の第１の位相比較部１４に導かれる。
【００２４】
第１の位相比較部１４は、タイミング信号生成部１８により与えられる周波数Ｍ×ｆのクロックパルスが供給されている第１及び第２の同期微分回路４２，４３並びにＪＫフリップフロップ４４を備え、第１の変位量検出部１３から位相変調信号ｅｐｍが波形整形回路４１を介して供給される上記第１の同期微分回路４２による微分出力が上記ＪＫフリップフロップ４４のＫ入力端子に供給され、また、基準信号ＭＯＤＳが供給される上記第２の同期微分回路４３による微分出力が上記ＪＫフリップフロップ４４のＪ入力端子に供給されることにより、時刻ｔｉにおける波長λｍ内の絶対位置に対応した位相量φｍ（ｔｉ）を有するパルス幅変調信号ＰＷＳｍを上記ＪＫフリップフロップ４４から出力する。
【００２５】
ここで、この第１の位相比較部１４の動作タイミングを図８に示してあるように、サンプリング周期Ｔ（＝１／ｆ）ごとに第１の変位量検出部１３から出力される位相変調信号ｅｐｍでセットされ、基準信号ＭＯＤＳでリセットされるパルス幅変調信号ＰＷＳｍの時刻ｔｉにおける波長λｍ内の絶対位置ｘ（ｔｉ）に対応した位相量φｍ（ｔｉ）は、次の（２）式のように表すことができる。
【００２６】
φｍ（ｔｉ）＝２π×ｘ（ｔｉ）／λｍ                      （２）
上記第１の位相比較部１４により得られたパルス幅変調信号ＰＷＳｍは、タイミング信号生成部１８により与えられるキャリア周波数ｆのＭ（＝１，０２４）倍のクロックパルスＭ×ｆとともに第１のゲート回路１５に入力される。
【００２７】
ここで、位相量φｍ（ｔｉ）を有するパルス幅変調信号ＰＷＳｍは、波長λｍ内の位置ｘに対応しパルス幅の変化する信号であり、最大位相量２π、すなわち、最大変位量λｍに達したときのパルス幅はサンプリング周期Ｔ（＝１／ｆ）に等しいので、第１のゲート回路１５では、Ｍ×ｆのクロック周波数を用いることにより位相量φｍ（ｔｉ）を１／Ｍの分解能、すなわち、変位ｘ（ｔｉ）を分解能１μｍ（＝λｍ／Ｍ＝１，０２４／１，０２４）のパルス列ＳＡＰｍとして検出可能であり、上記第１のゲート回路１５により変換されたパルス列ＳＡＰｍが演算部１７に入力される。
【００２８】
このアブソリュートエンコーダ１００は、図示しないスケール部材上に第１のスケール１１と平行して波長λａ（＝９６３．８μｍ）の目盛りを記録することにより形成された第２のスケール２１と、この第２のスケール２１と対向し、波長λａに対して９０゜位相差（λａ／４）をもって配設された２チャンネルのＭＲセンサで構成された第２の検出ヘッド２２を備える。この第２の検出ヘッド２２は、上記第１のスケール検出ヘッド１２と一体的に構成されており、上記第２のスケール２１との相対移動により、相対移動周期が２πｘ／λａで９０゜の位相差を有する２系統の正弦波信号２πｘ／λａ（ただし、ｘは変位量）で、９０゜位相差を有する２系統の正弦波信号Ｓｉｎ（２πｘ／λａ），Ｃｏｓ（２πｘ／λａ）を出力する。
【００２９】
上記第２の検出ヘッド２２により得られる２系統の正弦波信号Ｓｉｎ（２πｘ／λａ），Ｃｏｓ（２πｘ／λａ）は、上記第１の変位量検出部１３と同様な構成を有する第２の変位量検出部２３に導かれる。
【００３０】
第２の変位量検出部２３は、次の（３）式に示すように、変位量λａごとに位相が２πだけ変化する位相変調信号ｅｐａを出力する。
【００３１】
ｅｐａ＝Ｅｐ２×Ｓｉｎ（ωｔ＋２πｘ／λａ）            （３）
ただし、ω＝２πｆ、ｘ＝波長λａ内の位置
この位相変調信号ｅｐａは、第１の位相比較部１４と同様の構成を有する第２の位相比較部２４において、第１の変位量検出部１３から出力される位相変調信号ｅｐｍと位相比較される。第２の位相比較部２４は、第２の変位量検出部２３から出力される位相変調信号ｅｐａと第１の変位量検出部１３から出力される位相変調信号ｅｐｍとの位相差に対応するパルス幅変調信号ＰＷＳ２を出力する。
【００３２】
上記（２）式からも明らかなように、位相変調信号の位相差φａ（ｔｉ）は次の（４）式のように表せる。
【００３３】
φａ（ｔｉ）＝２π×ｘ（ｔｉ）／λａ            （４）
したがって、上記位相差Δφ（＝φａ（ｔｉ）−φｍ（ｔｉ））は、
Δφ＝φａ（ｔｉ）−φｍ（ｔｉ）
＝２π×ｘ（ｔｉ）（１／λａ−１／λｍ）      （５）
ここで、第１のスケール１１の波長λｍと第２のスケール２１の波長λａとは、１６λｍ＝１７λａの関係に選択されているので、上記Δφ（ｔｉ）は、
Δφ＝２π×ｘ（ｔｉ）／１６λｍ
＝２π×ｘ（ｔｉ）／１７λａ                  （５）’
となり、第１のスケールの波長λｍの１６倍（Ｎ＝１６）の位置に達したときに一致する繰り返し信号である。
【００３４】
図９は、上記アブソリュート計測区間において第１の変位量検出部１３で検出された位相量φｍと、第２の変位量検出回路９で検出された位相量φａとの関係を示している。
【００３５】
そして、図１０は、第１のスケールの波長λｍの１６倍区間内における任意の位置ｘに対する、第１の変位量検出部１３で検出された位相量φｍと、φａとφｍとの位相差Δφ（＝φａ−φｍ）との関係を示したものである。この図１０に示されるように、位相量φｍはλｍの１周期ごとに２π、Δφはλｍの１周期ごとに２π／１６ずつなる信号である。
【００３６】
したがって、上記位相差Δφをλｍの１周期に対応する位相量（以下、区間位相量）２π／１６で除算し、その商としてｘが位置するアブソリュート計測区間内におけるλｍアドレスＡｊを検出することができる。
【００３７】
ここで、上記位相差Δφは、キャリア周波数ｆのＭ倍のクロックパルスＭ×ｆとともに第１のゲート回路１５と同様な構成を有する第２のゲート回路２５に導かれ、上記位相差Δφに対応したパルス列ＳＡＰａに変換される。
【００３８】
したがって、上記区間位相量２π／１６は、区間パルス数Ｍ／１６と等価であり、上記パルス列ＳＡＰａを区間パルス数Ｍ／１６で除算することにより、その商としてｘが位置するλｍ単位の絶対位置、すなわち、１６λｍ内のλｍアドレスＡｊを検出することができる。
【００３９】
また、次の表１は、１６λｍ＝１７λａの場合に、変位量ｘを０から１６λｍまで変化させたときのΔφとλｍアドレスＡｊとの関係、及び、Δφに対応するパルス数ΔＤとの関係を示したものである。
【００４０】
【表１】
0004748558.tif 000002
【００４１】
演算部１７は、上記の関係を利用してλｍアドレスＡｊを特定するとともに、上記φｍをもとに生成された分解能１μｍのパルス列ＳＡＰｍとにより、１μｍの分解能で１６λｍ区間の絶対位置を生成する。例えば、図１１に示すようにカウンタ機能（タイマー）を備えるマイクロコンピュータ（ＣＰＵ）７３を用いてソフトウエア処理で実現することができる。
【００４２】
ここで、演算部１７における主要な機能であるλｍアドレスＡｊの検出にかかる基本原理について説明する。
【００４３】
この演算部１７は、上記第１のゲート回路１５から出力される１μｍ分解能のパルス列ＳＡＰｍをカウントするパルスカウンタ７１と、第２のゲート回路２５から出力されるパルス列ＳＡＰａをカウントするパルスカウンタ７２を備え、該パルスカウンタ７１，７２の計測値をＣＰＵ７３に取り込むためのトリガ信号として、パルス幅変調信号ＰＷＳｍ，ＰＷＳａのセット入力となる基準信号ＭＯＤＳがタイミング信号生成部１８からＣＰＵ７３への割り込み端子に供給されている。
【００４４】
サンプリング時刻ｔｉにおいて、上記（２）式に示す位相量φｍ（ｔｉ）のリセットタイミングに対応した基準信号ＭＯＤＳが入力されると、ＣＰＵ７３が割り込み動作を開始し、パルスカウンタ７１で計測された第１のスケール１１の波長λｍ内の絶対位置に対応するデータＤｍ（ｔｉ）と、パルスカウンタ７２で計測された上記２つの位相変調信号の位相差Δφに対応したパルス列ＳＡＰｍの計測値ΔＤ（ｔｉ）がＣＰＵ７３に取り込まれ、ＲＡＭ７４内の所定のメモリ領域に格納される。
【００４５】
次に、ＣＰＵ７３は、上記位相差Δφに対応したこれらの計数値の差ΔＤをＲＡＭ７４内の所定の領域に格納するとともに、上記区間パルス数Ｍ／１６で除算し、その商としてλｍアドレスＡｊを特定し、該求められたＡｊをλｍ倍し、さらに、タイミングｔｉにおけるλｍ内の絶対値Ｄｍ（ｔｉ）とを加算し、１６λｍ区間全域に亘る分解能１μｍの絶対位置を生成する。
【００４６】
このようにして生成された絶対位置は、ＲＡＭ７４内の所定のメモリ領域内に格納するとともに、例えば、測定データとして外部に出力する。
【００４７】
ところで、上記の演算部１７の動作は理想的な状態で述べたものであり、実際のシステムにおいては検出された信号の不完全さ、例えば、各々の検出ヘッド１２，２２に重畳するＤＣのずれ、さらには両チャンネルのヘッドから出力される平衡変調信号の９０°位相からのずれ、すなわち、出力の位相ずれ等に起因する検出誤差、すなわち、波長λｍ内を高分解能で検出する際に発生する内挿誤差を内包しており、これらの内挿誤差がλｍアドレスＡｊの切替え部に重畳するため、λｍアドレスのＡｊ判定に誤動作を起こすことがある。
【００４８】
ここで、上述のずれと内挿誤差との関係について数式を用いて説明する。
【００４９】
本発明の具体的な実施の形態として検出ヘッドとしてＭＲセンサを用いた場合について説明してきた。周知のごとく、ＭＲセンサにおいてはリソグラフィーを基本としてマスクを製作するため、両チャンネルのヘッドの間隔を波長λに対して正確に９０°（λ／４）に設定することができる。
【００５０】
したがって、上記に示す誤差要因のうち、「出力の位相ずれ」の影響は無視することができる。
【００５１】
以下、説明を簡単にするため、検出ヘッドに重畳するＤＣのずれと出力レベルのずれによって生ずる内挿誤差について説明する。
【００５２】
上述の（１）式及び（２）式に示した位相変調信号は、２チャンネルの検出ヘッドから理想的な信号が得られることを前提にした理論式である。
【００５３】
しかしながら、実際のシステムでは各の検出ヘッドに重畳するＤＣのずれや出力レベルのずれにより、（１）式や（２）式に示すような完全な位相変調信号とのずれを生じ、結果として内挿誤差を生ずる。
【００５４】
ＤＣのずれと出力レベルのずれが一般式として、波長λのスケールにおけるＣＨ１検出ヘッド及びＣＨ２検出ヘッドから得られる平衡変調信号を各々ｅ１，ｅ２とすると、平衡変調信号ｅ１，ｅ２は、
ｅ１＝｛Ａ＋（１＋ａ）×Ｓｉｎ（２πｘ／λ）｝×Ｃｏｓωｔ  （６）
ｅ２＝｛Ｂ＋（１＋ｂ）×Ｃｏｓ（２πｘ／λ）｝×Ｓｉｎωｔ  （７）
ただし、
ａ：ＣＨ１出力の基準値からのずれ、ｂ：ＣＨ２出力の基準値からのずれ
Ａ：ＣＨ１ヘッドへのＤＣの重畳、  Ｂ：ＣＨ２ヘッドへのＤＣの重畳
となり、式を簡単にするため、２πＸ／λ＝Ｘ、ωｔ＝Ｔとおけば、（６）式及び（７）式は
ｅ１＝｛Ａ＋（１＋ａ）×ＳｉｎＸ｝×ＣｏｓＴ            （６）’
ｅ２＝｛Ｂ＋（１＋ｂ）×ＣｏｓＸ｝×ＳｉｎＴ            （７）’
と表すことができる。
【００５５】
次に、単一の誤差要因による場合の内挿誤差パターンについて説明する。
【００５６】
ここでは、説明を簡単にするため、ＤＣのみにずれがあった場合と出力レベルのみにずれがあった場合に分けて説明する。
（１）ＤＣのみにずれがあった時（出力レベルのずれはない）
ＤＣのみにずれがあったときの位相変調信号をｅｐｍ（Ｄ）は、（６）’式及び（７）’式において、ａ＝ｂ＝０とおいて加算した信号であり、次のように表すことができる。
【００５７】
0004748558.tif 000003
Ａ及びＢが１より十分小さいとして近似式を求めると、
0004748558.tif 000004
ただし、
δ＝ｔａｎ−１（Ａ／Ｂ）
θ＝ｔａｎ−１｛（Ａ＋ＳｉｎＸ）／（Ｂ＋ＣｏｓＸ）｝        （９）
ここで、（８）式の｛  ｝の中は、位相変調信号ｅｐｍ（Ｄ）のエンベロープを表しており、基準振幅１に対しＸの基準位置から位相がδだけ遅れた振幅が√（Ａ２＋Ｂ２）のリップルが重畳した、Ｘに対して一次の成分を有する正弦波状の信号であることが分かる。
【００５８】
また、（９）式のθは変位量を表しているので、誤差がないときの理論値｛θ＝ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ）｝から減算すると、位相変調信号が理想からずれた、すなわち、ＤＣのずれがあった時の誤差を表すことになる。
【００５９】
今、Ｘに対して０から２πにわたる１波長内の内挿誤差をΔＸ（Ｄ）とおくと、内挿誤差をΔＸ（Ｄ）は、
ΔＸ（Ｄ）＝ｔａｎ−１｛（Ａ＋ＳｉｎＸ）／（Ｂ＋ＣｏｓＸ）｝
−ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ）            （１０）
であるから、ここで、
α＝｛（Ａ＋ＳｉｎＸ）／（Ｂ＋ＣｏｓＸ）｝、
β＝ＳｉｎＸ／ＣｏｓＸ
とおけば
ｔａｎ−１α−ｔａｎ−１β＝ｔａｎ−１｛（α−β）／（１＋α×β）｝ゆえ、
ΔＸ（Ｄ）＝ｔａｎ−１｛（Ａ×ＣｏｓＸ−Ｂ×ＳｉｎＸ）／（１＋Ａ×ＳｉｎＸ＋Ｂ×ＣｏｓＸ）｝
となる。さらに、（Ａ×ＳｉｎＸ＋Ｂ×ＣｏｓＸ）が１より十分小さいことを考慮してΔＸ（Ｄ）の近似式を求めると、
ΔＸ（Ｄ）＝ｔａｎ−１（Ａ×ＣｏｓＸ−Ｂ×ＳｉｎＸ）    （１１）
となる。
【００６０】
さらに、微小角ではｔａｎ｛ΔＸ（Ｄ）｝＝ΔＸ（Ｄ）と近似できる。
【００６１】
したがって、ＤＣのみにずれが生じたときの誤差の近似式は次のよう表すことができる。
【００６２】
0004748558.tif 000005
ただし、
γ＝ｔａｎ−１（Ａ／Ｂ）                                （１３）
（１２）式からも明らかなように、ＤＣのみがずれた時の内挿誤差は、振幅がずれの大きさに比例し、かつ振幅の最大（最小）となる位置が（以下、位相）がずれによって変化するＸの１周期、すなわち波長λに対して１周期の正弦波となることがわかる。
【００６３】
（２）出力レベルのみにずれがあったとき（ＤＣのずれはない）
出力レベルのみにずれがあったときの位相変調信号ｅｐｍ（Ｇ）は、（６）’式及び（７）’において、Ａ＝Ｂ＝０とおいて加算した信号であり、簡単のためａ＝０とおき、ｂをＣＨ１側出力に対する変化分とすれば、次のように表すことができる。
【００６４】
0004748558.tif 000006
ここで、ｂが１より十分小さいとして近似値を求めると、
0004748558.tif 000007
ただし、
θ’＝ｔａｎ−１｛ＳｉｎＸ／（１＋ｂ）×ＣｏｓＸ｝      （１５）
ここで、（１４）式の｛  ｝の中は、位相変調信号ｅｐｍ（Ｇ）のエンベロープを表しており、基準振幅（１＋ｂ／２）に対し、ｂの符号、すなわち、ＣＨ１とＣＨ２の出力の大小関係によって、極性が異なる振幅が（ｂ／２）で、Ｘに対して２次の成分を有する正弦波状の信号が重畳している事が分かる。
【００６５】
また、（１５）式のθ’は変位量を表しているので、誤差がないときの理論値｛θ＝ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ）｝から減算すると、位相変調信号の理想からずれた、すなわち、両チャンネルの出力にずれがあった時の内挿誤差を表すことになる、今、Ｘに対して０から２πにわたる１波長内の内挿誤差をΔＸ（Ｇ）とおくと、内挿誤差ΔＸ（Ｇ）は、
ΔＸ（Ｇ）＝ｔａｎ−１｛ＳｉｎＸ／（１＋ｂ）×ＣｏｓＸ｝−ｔａｎ−１（ＳｉｎＸ／ＣｏｓＸ）
であり、ここで、
α’＝｛ＳｉｎＸ／（１＋ｂ）×ＣｏｓＸ｝、
β’＝（ＳｉｎＸ／ＣｏｓＸ）
とおけば、
ΔＸ（Ｇ）＝ｔａｎ−１（α’−β’）／（１＋α’×β’）
ゆえ、
0004748558.tif 000008
となる。
【００６６】
さらに、ｂが１に対して十分小さいときは、ｔａｎ｛ΔＸ（Ｄ）｝＝ΔＸ（Ｄ）に、分母は１と近似できる。
【００６７】
したがって、出力レベルにずれが生じたときの誤差の近似式は次のように表すことができる。
【００６８】
ΔＸ（Ｇ）＝（−ｂ／２×Ｃｏｓ２Ｘ）                  （１７）
（１７）式より明らかなように、出力レベルのみにずれが生じた時の内挿誤差ΔＸ（Ｇ）は、その振幅とその極性（出力の大小関係）が、ｂの絶対値と極性（両チャンネルの出力の大小関係）に比例し、位相が一定で、波長λの１周期に対して２周期の成分を有する正弦波状に変化する信号であることが分かる。
【００６９】
単一誤差要因の場合の波長λの１周期内における振動の周期と極大（山）と極小（谷）の現れる位置を次の表２に示してある。この表２から各々の要因に対して独立なことが分かる。
【００７０】
【表２】
0004748558.tif 000009
【００７１】
次に、２つ以上の誤差要因が重畳した場合について説明する。
【００７２】
同様に、２つ以上の誤差要因が重畳した場合としては、２つのヘッドにＤＣのずれが発生した場合と、いずれかのヘッドに対するＤＣのずれと出力レベルのずれが生じた場合である。
【００７３】
（１）ＣＨ１ヘッドの正負のＤＣずれ（Ａ＞０，Ａ＜０）とＣＨ２ヘッドの正負のＤＣずれ（Ｂ＞０，Ｂ＜０）とが重畳する４通りであり、これらが重畳したときの内挿誤差は、波長λに対して１周期の成分を持ち、各々の組合せにより極大（山）と極小（谷）の位置が変化する。簡単のために係数を１とおいた時の内挿誤差の例を図１２〜図１５に示す。
【００７４】
（２）ＣＨ１ヘッドの正負のＤＣずれと出力レベルのずれが重畳する４通りであり、上記同様に係数を１とおいた時の内挿誤差の一例を図１６に示す。波長λに対して２周期成分を持つが、一組の極大（山）と極小（谷）の位置が各々の組合せによって変化する。
【００７５】
（３）ＣＨ２ヘッドの正負のＤＣずれと出力レベルのずれが重畳する４通りであり、上記同様に係数を１とおいた時の内挿誤差の一例を図１７に示す。（２）と同様、波長λに対して２周期の成分を持っており、組合せによって極大（山）と極小（谷）の位置が変化し、かつ、（２）とは独立である。
【００７６】
次に、３つ以上の要因が重畳した場合について説明する。
【００７７】
３つ以上の誤差要因の重畳としては、出力レベルのずれと２つのヘッドのＤＣずれが同時に発生した場合である。
【００７８】
（１）ＣＨ１の出力がＣＨ２の出力より小さい状態で、ＣＨ１ヘッド及びＣＨ２ヘッドの正負のＤＣずれが重畳する４通りであり、図１８に内挿誤差の一例を示す。波長λ内にただ１つの極大（山）又は極小（谷）を持ち、その位置が各々の組合せにより変化する。
【００７９】
（２）ＣＨ１の出力がＣＨ２の出力より大きい状態で、ＣＨ１ヘッド及びＣＨ２ヘッドの正負のＤＣずれが重畳した場合の４通りにおける内挿誤差の一例を図１９に示す。上記同様、波λ内にただひとつの極大（山）又は極小（谷）をもち、かつ、上記（２）とは独立である。
【００８０】
次の表３は、２つ以上の誤差要因による内挿誤差の周期と、極大（山）と（谷）の位置を一覧表に示したものである。
【００８１】
【表３】
0004748558.tif 000010
【００８２】
以上より、位相変調信号が理想状態からずれたときには、位相変調信号のエンベロープに対し、ずれの要因に応じて固有の周期と位相を持つリップル成分が重畳し、かつ、ずれの要因に固有な周期と位相をもつ内挿誤差が発生することが分かる。
【００８３】
これらからも明らかなように、λｍアドレスＡｊの切替え部は第１のスケール１１の波長λｍの整数倍に対応した位置であるが、第２のスケール２１の波長λａに対しては、λｍアドレスＡｊごとに、波長λａの１／１６の整数倍ずつずれた位置に対応しているため、λｍアドレス切替え部において検出されるΔφには、第２のスケール２１の波長λａの内挿誤差が重畳するため位相差Δφの逆転現象が生じ、上記表１に示した関係をもとに、単純に検出されたΔφを区間位相量φＺ（＝２π／１６）に対する商を求めるだけでは、λｍアドレスＡｊの検出に誤動作を生じることになる。
【００８４】
図２０は、第２のスケール２１のＣＨ１検出ヘッド及びＣＨ２検出ヘッドに正方向のＤＣのずれが生じた時、すなわち、（１２）式に示す内挿誤差を波長λａの１周期にわたってプロットしたものであり、次の表４は、内挿誤差が重畳するλｍアドレスＡｊとの対応関係を示したものである。
【００８５】
【表４】
0004748558.tif 000011
【００８６】
次に、本発明において適用される実際のシステム、すなわち、内挿誤差が発生した場合でも正しくλｍアドレスＡｊを検出可能とする演算部１７の構成及び動作について詳細に説明する。
【００８７】
先ず、図２１を参考にしながら、本発明におけるλｍアドレスＡｊの確定にかかる基本的な原理を説明する。
【００８８】
（１）λｍアドレスＡｊの切替え部、すなわち、λｍの両端部において検出される位相差Δφは、第２のスケール２１の波長λａの内挿誤差Ｉｅａに対応して位相量φｉｅａだけ変動する。したがって、実際にはλｍアドレスＡｊがｊとして検出されるべきものが、その前後、すなわち、ｊ−１又はｊ＋１として検出される可能性がある。
【００８９】
（２）しかしながら、上記誤検出される可能性を有する領域に対し、さらに第１のスケールにおける内挿誤差Ｉｅｍに対応する位相量φｉｅｍだけ内側の領域においては、内挿誤差の影響を受けず、λｍアドレスＡｊを一義的に決定できる領域がある。
【００９０】
（３）さらに、上記（１）においても、第１のスケールにおいて検出された位相φｍが、波長λｍ内のどの位置に属するかを、例えば、λｍの中央値λｍ／２に対して左側（ｘ≦λｍ／２）にあるか、又は右側（ｘ＞λｍ／２）に位置するかの判定条件を加え、該判定結果をもとに補正することにより、正しくλｍアドレス（Ａｊ）を判定できる。
【００９１】
すなわち、λｍアドレスＡｊの切替え部において、λｍアドレス（Ａｊ）の判定領域にヒステリシスを持たせ、該ヒステリシス領域内においては、第１のスケールλｍの位置による判定条件を付加することにより、内挿誤差の影響を受けず誤動作のないλｍアドレスＡｊの検出が実現できる。
【００９２】
次に、本発明におけるλｍアドレスＡｊの切替え部に付与すべきヒステリシス及びその他の判定条件の設定について、具体的な数値を適用し説明する。
【００９３】
上述のように、位相差Δφはパルス数ΔＤとして検出され、区間位相量φＺ（＝２π／１６）は区間パルス数ＮＤ（＝６４）に対応している。
【００９４】
第１のスケール及び第２のスケールの波長が略等しいので、システムにおいて想定される内挿誤差が略等しいとして、その振幅をＩｅとすれば、内挿誤差に対応する位相量φｉｅ及びパルス数Ｄｉｅは次のように表すことができる。
【００９５】
φｉｅ＝２π×（Ｉｅ／λｍ）                        （１７）
Ｄｉｅ＝Ｍ×φｉ／２π＝１，０２４×（Ｉｅ／λｍ）  （１８）
すなわち、λｍアドレス（Ａｊ）の切替え部においては、パルス数ΔＤはＤｉｅずつ変動する可能性がある。
【００９６】
ここで、波長λに対する内挿誤差率Ｉｅ／λｍは通常１％程度であり、そのときのＤｉｅは、（１８）式から約１０パルスであり、λｍアドレスＡｊの切替え部においては、第２のスケールλａの内挿誤差により、区間パルス数ＮＤ（＝６４）に対して±１０パルスの変動が生ずると考えることができる。さらに、第１のスケール１１における内挿誤差の影響に伴うパルス数Ｄｉｅも１０パルスとすれば、この値を加えた区間パルス数ＮＤ（＝６４）に対して±２０パルス分内側の領域、すなわち、パルス数ΔＤが２０以上（＝０＋２０）から４４未満（＝６４−２０）の区間は、内挿誤差の影響を受けず一義的にλｍアドレスＡｊを決定できる領域（以下、無条件判別領域）である。
【００９７】
また、上記無条件判別領域の外側、すなわち、ΔＤが０以上２０未満の下側領域及びΔＤが４４以上６４未満の上端領域においては、第１のスケールにおいて検出される位相量φｍが、λｍの中間値、すなわち、Ｄｍが５１２パルス（１，０２４／２）位置を基準にして大小を判別する条件を付加し、該判定結果に応じて仮決定されたλｍアドレスＡｊを補正すれば良い。
【００９８】
次に、図２２に示す処理フローに従い、本発明におけるλｍアドレス（Ａｊ）の判定手順を説明する。
【００９９】
先ず、最初のステップＳ１では、サンプリング時刻ｔｉにおいて、基準信号ＭＯＤＳが入力されると、ＣＰＵ７３が割り込み動作を開始し、上記第１のパルスカウンタ７１の計数値Ｄｍ（ｔｉ）及び第２のパルスカウンタ７２の計数値ΔＤ（ｔｉ）を取り込み、ＲＡＭ７４の所定のメモリ領域に格納する。
【０１００】
次のステップＳ２において、ＣＰＵ７３は、上記ΔＤを区間パルス数ＮＺ（＝６４）で除算し、商ｊをλｍアドレスの候補として、また、剰余Ｒｅｓをλｍアドレス確定用のデータとしてＲＡＭ７４の所定のメモリ領域に格納する。
【０１０１】
次のステップＳ３において、ＣＰＵ７３は、剰余Ｒｅｓの値に応じて３つの領域に分別し、次の判定処理によりλｍアドレスＡｊを確定する。
【０１０２】
すなわち、０≦Ｒｅｓ＜２０のときには（ステップＳ４１）、Ｄｍ（ｔｉ）が中央値５１２を超えているか否かについての判定を行う（ステップＳ５１）。
【０１０３】
そして、このステップＳ５１における判定結果が”Ｙｅｓ”すなわちＤｍ（ｔｉ）≧５１２である場合は、上記ステップＳ２において算出された商ｊから１を減算し、この値をλｍアドレスＡｊとし（ステップＳ６１）、また、判定結果が”Ｎｏ”すなわちＤｍ（ｔｉ）＜５１２である場合には、上記ステップＳ２で検出されたＡｊをそのままλｍアドレスＡｊとする（ステップＳ６２）。
【０１０４】
また、２０≦Ｒｅｓ＜４４のときには（ステップＳ４２）、ステップＳ２で検出された商ｊをそのままλｍアドレスＡｊとする（ステップＳ６２）。
【０１０５】
さらに、４４≦Ｒｅｓ＜６４のときには（ステップＳ４３）、Ｄｍ（ｔｉ）が中央値５１２より小さいか否かについて判定を行う。
【０１０６】
そして、このステップＳ５３における判定結果が”Ｙｅｓ”すなわちＤｍ（ｔｉ）＜５１２である場合には、上記ステップＳ２において算出された商ｊに１を加算し、この値をλｍアドレスＡｊとし（ステップＳ６３）、また、判定結果が”Ｎｏ”すなわちＤｍ（ｔｉ）≧５１２である場合は、上記ステップＳ２で検出されたＡｊをそのままλｍアドレスＡｊとする（ステップＳ６２）。
【０１０７】
次のステップＳ７では、上記の手順によってλｍアドレスＡｊを確定した後、ＣＰＵ７３はλｍアドレスＡｊに波長λｍを乗じたのち、上記Ｄｍ（ｔｉ）と加算し、時刻ｔｉにおける１６λｍ区間内における絶対位置Ｘ（ｔｉ）を生成する。
【０１０８】
以下、サンプリング時刻ごとに同様の手順（Ｓ１〜Ｓ７）を繰り返し、１６λｍ区間内における絶対位置を求める。また、生成された絶対位置Ｘ（ｔｉ）は、例えば表示として利用する、又は測定データとして外部のシステムに出力するなど、必要に応じて利用できる。
【０１０９】
ところで、本発明に係る位相検出型のアブソリュートエンコーダ１００では、λｍアドレス切替え部にあらかじめシステムに想定される内挿誤差を見越した判定ゾーンを設け、上記λｍアドレスＡｊの検出に伴う誤動作を防いでいる。
【０１１０】
しかしながら、出荷時においては高精度であっても、例えば、構成部品の劣化や調整状態の変化などにより内挿誤差が悪化し、あらかじめ想定した内挿誤差の見積量を超え、結果としてλｍアドレスＡｊの検出に誤差を生じる。
【０１１１】
さらには、これらの内挿誤差を多めに見積もると上記Ｎを大きくできず、結果としてアブソリュートで計測区間が狭まる等の問題がある。
【０１１２】
そこで、このアブソリュートエンコーダ１００では、内挿誤差の劣化等を監視し、必要に応じて自動調整機能を起動することによって内挿誤差を常に適正なレベル以下に保つことを保証し、上記Ｎとして大きな値を設定可能とし、もって高精度かつ広いアブソリュート計測区間の実現を可能としている。
【０１１３】
ここで、このアブソリュートエンコーダ１００における内挿誤差の監視及び自動調整ついて説明する。
【０１１４】
すなわち、このアブソリュートエンコーダ１００は、例えば、図２３に示すような構成のλａパルス生成部１６を備える。このλａパルス生成部１６は、上記第２の変位量検出部２３から位相変調信号ｅｐａが波形整形回路６１を介して供給されるＤ型フリップフロップ６２と、このＤ型フリップフロップ６２の出力が入力される同期微分回路６３とを備え、上記タイミング信号生成部１８から基準信号ＭＯＤＳがＤ型フリップフロップ６２に供給されるとともに、クロックパルスＭ×ｆが同期微分回路６３に供給されている。そして、このλａパルス生成部１６から出力されるλａパルスが、図１１に示した演算部１７のＣＰＵ７３に入力されており、必要に応じてＣＰＵ７３に対する割り込み信号として機能する。また、上記演算部１７のＲＡＭ７４の一部は、不揮発メモリで構成されている。
【０１１５】
次に、上記に示す内挿誤差の監視と自動調整の実現にかかる基本的な原理について説明する。
【０１１６】
一般に、第１のスケール１１及び第２のスケール２１の目盛り（波長）は光波干渉計を基準として形成（記録）するため極めて高精度である。また、上記１２式あるいは１７式からも明らかなように、Ｘの周期、すなわち、波長λａの移動ごとに発生するλａパルスのピッチは、たとえＤＣのずれや出力レベルのずれに拘わらず常に一定の値となる。
【０１１７】
２）図１に示す第１のλパルス生成部１６は、アブソリュート計測区間において、第２のスケール２１の波長λａの移動毎にλａパルスを生成し、アブソリュート計測区間における移動に伴って１７ヶのλａパルスを発生する。ここで、第２のスケール２１の波長λａの各アドレス毎に発生するλａパルスを特定するため、λａアドレス（Ａｋ）がｋからｋ＋１に変化するとき発生するλａパルスをλａ（ｋ）と表すことにすれば、λａパルス（λａ（ｋ））の発生位置に対応する第１のスケール１１の波長λｍ内の位置は（１６−ｋ）×λｍ／１７となる。
【０１１８】
次に、各スケール１１，２１の記録条件が一定であり、スケール素材が一定の品質を保っていれば、比較的狭い範囲、例えば、アブソリュート計測区間における各波長内の内挿誤差は類似性を有すると考えられる。
【０１１９】
したがって、上記アブソリュート計測区間に亘る移動に際して正確なピッチで発生する１７ヶのλａパルス（λａ（ｋ））は、第１のスケール１１の１波長内をλｍ／１７ピッチでサンプルしたことに相当する。
【０１２０】
ここで、次の表５はλａパルス（λａ（ｋ））によってサンプリングされる波長λｍ内の位置（１６−ｋ）×λｍ／１７と該位置に対応するパルス数の理論値Ｄｍｔ（ｋ）を示したものであり、実際には各々のスケールにおける内挿誤差によりずれを生ずる。
【０１２１】
【表５】
0004748558.tif 000012
【０１２２】
したがって、実際に計測された値と、上記表５に示す理論値との差異を検出することにより、各スケール１１，２１における内挿誤差を測定したことになる。
【０１２３】
ところで、この実施の形態においては、第１のスケール１１の波長λｍ内を１７回サンプリングしており、上述のようにＤＣのずれや出力レベルのずれによって発生する内挿誤差の周期は、波長λに対して最大でも２周期成分しか含まない。したがって、サンプリング定理からも明らかなように、これらの要因に伴う内挿誤差を完全に評価できる。
【０１２４】
次に、このアブソリュートエンコーダ１００における内挿誤差の監視と自動調整にかかる具体的な方法について説明する。
【０１２５】
内挿誤差の自動調整を行う場合、適切なタイミングで内挿誤差の監視を行い、該監視結果を所定の判定値と比較して自動調整を起動し、当該製品として許容する内挿誤差を維持するように構成する必要がある。
【０１２６】
１）「内挿誤差の規格値」の設定
既に述べたとおり、波長λに対する内挿誤差の比率（Ｉｅ／λ）は通常１％程度である。したがって、上記の値より大きく、かつ製品として許容し得る内挿誤差の規格値Ｉｒとして、例えば２％に設定すれば内挿誤差の規格値Ｉｒは０．００２×λとなり、この実施の形態では例えば２０μｍと設定することができる。
【０１２７】
この内挿誤差の規格値Ｉｒを演算部１７のＲＡＭ７４内の所定の不揮発領域に格納し、内挿誤差の監視時等に参照できるようにすればよいが、演算処理の面からは分解能単位のパルス数Ｄｒとして格納するのが好都合である。
【０１２８】
２）出荷時における内挿誤差の取得
上述のように、製品に許容する「内挿誤差の規格値Ｉｒ」を自動調整起動に際しての判定値とすることができる。
【０１２９】
しかしながら、同一の製品であっても個々の製品毎に内挿誤差の様子が異なること、さらには、経時的な変化を監視し、該監視結果に基づいて自動調整機能を起動することによって常に最良の精度を維持するという観点からは、当該製品の最良状態と想定される出荷時における内挿誤差を取得し、該取得された内挿誤差に所定のマージンを上乗せした値を判定値と設定する方が好都合な場合もある。
【０１３０】
以下、生産工程あるいは出荷時において実施される内挿誤差の取得について説明する。
【０１３１】
手順１１  第１のスケール１１における最適な電気調整が終了した時点で、演算部１７の制御入力に所定の信号を与え「内挿誤差保存モード」を起動する。この内挿誤差保存モードにおいては、例えば、λａパルスλａ（ｋ）によってＣＰＵ７３に割り込みをかけ、パルスカウンタ７２の計数値、すなわち、上記λａパルスλａ（ｋ）に対応する波長λｍ内の絶対値を読込むように構成するのが好都合である。
【０１３２】
手順１２  上記λａパルスλａ（ｋ）に対応する第１のスケール１１の波長λｍ内の理論的な絶対位置、すなわち、（１６−ｋ）×λｍ／１７に対応するパルスカウンタ７１の計数値Ｄｍ（ｋ）を取り込む。
【０１３３】
手順１３  次に、パルスカウンタ７２の計数値ΔＤ（ｋ）を取り込み、上述のλｍアドレス特定手順に準じて、上記λａ（ｋ）が発生したλａアドレスｋを特定し、該特定されたｋを用いて上記λａ（ｋ）に対応する波長λｍ内の位置、すなわち、（１６−ｋ）×λｍ／１７位置における理論値Ｄｍｔ（ｋ）との差として該位置における内挿誤差Ｉｅｓ（ｋ）を計測し、アドレスｋをインデックスとして、不揮発メモリの所定の領域（以下、出荷時内挿誤差テーブルＴｉｓ（ｋ））に格納する。
【０１３４】
手順１４  上記の手順１１〜手順１３を、全てのλａ（ｋ）、すなわち、ｋ＝０〜１６まで繰り返し、波長λｍ内の全域に亘って、λｍ／１７単位の内挿誤差を取得し、出荷時内挿誤差テーブルＴｉｓ（ｋ）に格納する。
【０１３５】
もし、上記によって計測された内挿誤差が製品に許容すべき内挿誤差Ｉｒより大きいときは、再度電気調整をやり直した上で上記手順１１〜手順１４を繰り返す。
【０１３６】
ここで、λａアドレスの特定は、λｍとλａとの関係を入れ換え、かつλａアドレスの１区間に対応するパルス数をＭ／１７（約６０）とし、さらに、上記Ｄｍ（ｋ）とΔＤ（ｋ）とを加算することによって、波長λａ内の絶対値Ｄａ（ｋ）を求めることにより、上述のλｍアドレスと同様の手順でλａアドレスを特定することができるが、該λａ（ｋ）パルスが入力されたときの波長λｍのＮ倍区間における絶対位置Ｘ（ｋ）を求め、該Ｘ（ｋ）をλａで除算する等の方法で実現できる。
【０１３７】
３）内挿誤差の監視
内挿誤差の監視は、通常ユーザ側において実施され、例えば、ユーザがキーボード等を介し、又は、電源投入時に自動的に「内挿誤差監視モード」を起動し、あらかじめ、当該製品の内挿誤差の規格値Ｉｒもしくは出荷時に取得され出荷時内挿誤差テーブルＴｉｓ（ｋ）に格納された値Ｉｅｓ（ｋ）に所定のマージンを持たせた値Ｉｅｃ（ｋ）を、ＲＡＭ７４内の所定の領域に設けた内挿誤差判定値テーブルＴｉｃ（ｋ）に格納し、波長λｍ内の所定の位置（λｍ／１７ピッチ）毎の判定値とするように構成するのが好都合である。また、このモードにおいては、規準信号ＭＯＤＳでの割り込みによる通常の絶対位置計測と、λａパルスでの割り込みによる内挿誤差監視とが同時並行的に実行するように構成するのが好都合であり、本発明の主旨を逸脱しない範囲で自由に選択することができる。
【０１３８】
ここでは、説明を簡単にするため内挿誤差の監視機能についてのみ説明する。
【０１３９】
手順２１  演算部１７にλａ（ｋ）が入力されると、ＣＰＵ７３は割り込み動作を開始し、パルスカウンタ７１の計数値Ｄｍ（ｋ）を取り込み、ＲＡＭ７４の一時記憶領域に保存する。
【０１４０】
手順２２  同時に、パルスカウンタ７２の計数値ΔＤ（ｋ）を取り込み、λａアドレスｋを特定し、該特定されたｋを用いて上記λａ（ｋ）に対応する波長λｍ内の位置、すなわち、（１６−ｋ）×λｍ／１７位置における理論値Ｄｔ（ｋ）との差として該位置における内挿誤差Ｉｅ（ｋ）を検出し、アドレスｋをインデックスとして所定の領域（以下、監視時内挿誤差テーブルＴｉ（ｋ））に格納する。
【０１４１】
手順２３  次に、該計測された内挿誤差Ｉｅ（ｋ）を、ＲＡＭ７４の内挿誤差判定値テーブルＴｉｃ（ｋ）内の所定の領域に格納された内挿誤差の判定値Ｉｅｃ（ｋ）と比較し、該規格値を超えた時は、上記監視時内挿誤差テーブルＴｉ（ｋ）の対応する位置に内挿誤差エラーＥｒ（ｋ）を書き込む。
【０１４２】
手順２４  上記の手順２１〜手順２３を、全（すべ）てのλａ（ｋ）に対して実行し、波長λｉｎ内におけるλｍ／１７単位のすべての位置における内挿誤差Ｉｅ（ｋ）及び内挿誤差エラーＥｒ（ｋ）を計測し、それらの結果を監視時内挿誤差テーブルＴｉ（ｋ）に格納する。
【０１４３】
４）内挿誤差エラーの判定
上記３）の内挿誤差の監視において計測されたＩｅ（ｋ）を内挿誤差判定値Ｉｅｃ（ｋ）と比較し、最初の内挿誤差エラーＥｒ（ｋ）が検出された時点で直ちに内挿誤差が判定値を超過したものと判定し、直ちに警報信号を出力することもできる。しかしながら、ただ１回の内挿誤エラーＥｒ（ｋ）のみで判定すると、例えばノイズ等による一時的な反応と混同し、過剰な警報信号となり得る。また、後述のように、通常、内挿誤差は波長λ内において１周期若しくは２周期で振動する信号である。
【０１４４】
したがって、次のように判定することにより、誤動作のない確実な内挿誤差エラーの判定が可能となる。
【０１４５】
波長λｍの１周期内で発生した内挿誤差エラーＥｒ（ｋ）の個数を計数し、その個数に応じて次の処理を行う。
【０１４６】
処理１  １箇所のみで発生した時は、次のサイクルにおいても同じ位置、すなわち、同一のλａ（ｋ）で内挿誤差エラーＥｒ（ｋ）された場合のみ、内挿誤差エラーが発生したものと判定する。
【０１４７】
処理２  波長λｍ内の２箇所以上で内挿誤差エラーＥｒ（ｋ）発生した時は、無条件に内挿誤差エラーが発生したものと判定する。
５）内挿誤差要因の特定
内挿誤差エラーと判定されると、ＣＰＵ７３は、該誤差要因を補正する電子ボリュームＤＣ１，ＤＣ２，ＧＡＪに適切な調整信号ＡＤＪを与えるための前準備としての誤差要因の特定処理を開始する。
【０１４８】
誤差要因の特定方法としては、波長λａの１周期にわたって検出され、監視時内挿誤差テーブルＴｉ（ｋ）に格納された内挿誤差Ｉｅ（ｋ）をフーリエ解析によって分析し、波長λｍに対する１周期若しくは２周期成分のレベルと位相とに分解することにより誤差要因を特定することもできる。
【０１４９】
しかしながら、誤差の要因が極めて限られていること、また、表２にも示すごとく、波長λ内における内挿誤差の周期と位相は各々の誤差要因に対して独立なパターンを有することを利用し、波長λ内において検出された内挿誤差の周期と、該内挿誤差の極大（山）となる位置と極小（谷）となる位置のとの関係を利用し、所定の判定ルールに照らして誤差要因を特定するのがコスト的な面や処理速度の面からも好都合である。
【０１５０】
図２４は、誤差要因の特定に関する手順を示したものであり、以下詳細に説明する。
【０１５１】
先ず、Ｅｒ（ｋ）の発生した位置に対し、ｋの降順、すなわち、波長λｍ内の０側から内挿誤差Ｉｅ（ｋ）を検査し、符号を考慮して最大の内挿誤差Ｉｅ（ｋ）ｍａｘが検出されたλａ（ｋ）ｍａｘ及び最小の内挿誤差Ｉｅ（ｋ）ｍｉｎが検出されたλａ（ｋ）ｍｉｎを探す（ステップＳ１１）。
【０１５２】
次に、最大の内挿誤差Ｉｅ（ｋ）ｍａｘが検出されたλａ（ｋ）ｍａｘ及び最小の内挿誤差Ｉｅ（ｋ）ｍｉｎが検出されたλａ（ｋ）ｍｉｎから波長λｋ内の位置を求め、第１の極大値（山）及び第１の極小値（谷）としてＲＡＭ７４の所定の記憶領域に記憶する（ステップＳ１２）。ここで、λａ（ｋ）に対応する第１のスケール１１の波長λｍ内の位置は（１６−ｋ）×λｍ／１７として求まることは既に述べたとおりである。
【０１５３】
次に、上記ステップＳ１２で検出された第１の極大値（山）と第１の極小値（谷）の数を判定する（ステップＳ１３）。
【０１５４】
そして、第１の極大（山）と第１の極小値（谷）が各々１箇ずつ検出された時はステップＳ１４に移り、また、第１の極大（山）すなわちＩｅ（ｋ）ｍａｘ若しくは第１の極小（谷）すなわちＩｅ（ｋ）ｍｉｎのいずれかしか検出されなかった時は、３要因によるものと判定してステップＳ２２に移る。
【０１５５】
次のステップＳ１４では、上記Ｉｅ（ｋ）ｍａｘ及びＩｅ（ｋ）ｍｉｎを除く位置で、２番目に大きな内挿誤差Ｉｅ（ｋ）ｍａｘ２が検出された第２の極大値（山）と２番目に小さい内挿誤差Ｉｅ（ｋ）ｍｉｎ２が検出された第２の極小値（谷）を探す。そして、第２の極大値（山）及び第２の極小値（谷）の位置を求め（ステップＳ１５）、その有無と数を判定し（ステップＳ１６）、次の処理を行う。
【０１５６】
すなわち、上記Ｉｅ（ｋ）ｍａｘ２とＩｅ（ｋ）ｍｉｎ２のいずれも検出されなかった時は、１周期成分、すなわち、ＤＣのずれのみと判定し、上記ＲＡＭ７４に格納されている第１の極大値（山）と第１の極小値（谷）の値を表２及び表３のルールを用いて分析し、ＤＣの重畳しているヘッドの数（単独若しくは両方）と帯磁の方向（Ａ及びＢ符号）を判定する（ステップＳ１７）。
【０１５７】
また、Ｉｅ（ｋ）ｍａｘ２とＩｅ（ｋ）ｍｉｎ２が検出された時、すなわち、２周期成分が検出された時は、該検出された第２の極大値（山）及び第２の極小値（谷）をＲＡＭ７４の所定の記憶領域に格納し、上記ＲＡＭ７４に格納されているこれら２組の極大値と極小値の大小関係を判定し（ステップＳ１８）、その判定結果に基づいて、単独要因によるものか、２つの要因によるものかを判定する（ステップＳ１９）。
【０１５８】
ステップＳ２０では、Ｉｅ（ｋ）ｍａｘとＩｅ（ｋ）ｍａｘ２及びＩｅ（ｋ）ｍｉｎとＩｅ（ｋ）ｍｉｎ２のレベルに明らかな差が認められるときに、片側のヘッドのＤＣずれと出力レベルのずれが重畳しているものと判断し、上記ＲＡＭ７４に格納されている第１の極大値（山）と極小値（谷）の位置を表３に示すルールを用いて分析し、帯磁しているヘッド（Ａ又はＢ）とずれの方向（正負）及び出力レベルのずれの方向（ｂの符号）を特定する。
【０１５９】
ステップＳ２１では、Ｉｅ（ｋ）ｍａｘとＩｅ（ｋ）ｍａｘ２及びＩｅ（ｋ）ｍｉｎとＩｅ（ｋ）ｍｉｎ２のレベル、すなわち内挿誤が略等しいときに、ＣＨ１出力レベルとＣＨ２出力レベルのずれによる要因と判定し、上記２組の極大値（山）及び極小値（谷）を表２のルールを用いて分析し、出力レベルの大小関係、すなわち、誤差要因ｂ符号を特定する。
【０１６０】
ステップＳ２２では、Ｉｅ（ｋ）ｍａｘ（極大（山））若しくはＩｅ（ｋ）ｍｉｎ（極小（谷））のいずれかしか検出できなかった時に、両チャンネルのヘッドのＤＣずれと出力レベルのずれとその方向（Ａ，Ｂ，ｂの極性）を特定する。
【０１６１】
そして、以上の手順により特定された誤差要因（Ａ，Ｂ，ｂ）と、該ずれの方向（正負）とをＲＡＭ７４の所定の記憶領域に格納した後（ステップＳ２３）、警報信号を出力する（ステップＳ２４）。
【０１６２】
ところで、今までの説明においては、理解を容易にするため、２チャンネルのヘッドのＤＣずれに関してはずれの絶対値を等しいものとして説明した。
【０１６３】
しかしながら、実際にはずれの絶対値が等しくならないことの方が多く、その場合においては、上述の（１３）式からも明らかなように、極大値（山）と極小値（谷）の位置がλ／８（π／４）単位の位置とずれることがあり、その前後、例えば、本事例におけるごとく波長λ／１６単位でサンプルしている場合についてはその前後において極大（山）と極小（谷）が検出されることを考慮する必要がある。
【０１６４】
また、この実施の形態では、表３を波長λ間を１６分割したテーブルで示したが、１７分割し、端数を丸めた値として計算し、該丸めた位置における極大（山）又は極小（谷）を理論的に算出し、その値を比較のためのテーブルとすれば良い。
【０１６５】
５）自動調整
警報信号が出力されると、システムは「自動調整モード」を起動し、上記の特定された誤差要因の情報をもとに自動調整を開始することができる。
【０１６６】
「自動調整モード」への移行方法としては、例えば、警報信号の出力と連動して自動的に移行する方法や、ユーザや他の機器等が警報信号の出力されたことを認識し、キーボードや外部からの指令信号等を介して起動する等の方法があり、必要に応じて選択すればよい。
【０１６７】
基本的には、上述のごとく誤差要因とそのずれの方向が明らかとなっているため、その要因を特定し、ＣＰＵ７３から調整信号ＡＤＪを与え、該要因を打ち消す方向に電子ボリュームＤＣ１、ＤＣ２、ＧＡＪを制御すれば良い。
【０１６８】
以下、「自動調整モード」が起動された時の自動調整の処理について説明する。
【０１６９】
なお、実際の調整動作においては、調整時における内挿誤差を格納する一次記憶用のテーブル領域を確保しておく必要があるが、説明を簡単にするため省略する。
【０１７０】
自動調整の処理は、原理的に次の手順３１〜手順３５にしたがって実行される。
【０１７１】
手順３１  「自動調整モード」が起動されると、ＣＰＵ７３は上記誤差要因を格納しているＲＡＭ７４を参照し、該誤差要因から調整対象とすべき電子ボリュームＤＣ１，ＤＣ２，ＧＡＪを特定し、調整信号ＡＤＪの選択信号ＳＬＴにより選択指定される該電子ボリュームに選択信号ＣＳ１，ＣＳ、ＣＳ３を供給する。
【０１７２】
手順３２  次に、上記ＲＡＭ７４からずれの方向を参照し、該ずれの方向を補整する向きに電子ボリュームＤＣ１，ＤＣ２，ＧＡＪのワイパー位置を可変するワイパー制御信号（Ｕ／Ｄ，ＩＮＣ）を与える。
【０１７３】
手順３３  しかる後、該誤差要因において特定される極大（山）位置における内挿誤差Ｉｅ（ｋ）ｍａｘと極小（谷）位置における内挿誤差Ｉｅ（ｋ）ｍｉｎを計測する。そして、該位置における内挿誤差が低減する方向に変化していれば、該検出された内挿誤差を出荷時の内挿誤差テーブルＴｉｓ（ｋ）に格納されている値と比較し、その差異が最小になるまで上記手順３２を繰り返す。また、検出された内挿誤差が増加する方向へ変化している時は、上記電子ボリュームのワイパーを反対方向へ移動する向きにワイパー制御信号を与え、該検出された内挿誤差を出荷時における内挿誤差テーブルＴｉｓ（ｋ）と比較し、その差異が最小になるまで上記手順３２を繰り返す。
【０１７４】
手順３４  上記の手順３１〜手順３３により、最良の調整状態における内挿誤差が出荷時の内挿誤差Ｉｅｓ（ｋ）を再現できたら終了信号を出力し、「自動調整モード」を終了する。
【０１７５】
以上、自動調整の基本的な処理について説明した。しかしながら、実際には、複数の誤差要因が重畳する場合もあり、調整の順序等も考慮する必要がある。この場合は、誤差パターンの特性を顧慮して、次のような順序で調整するのが好都合である。
【０１７６】
（ａ）ＤＣのずれと出力レベルのずれか重畳している場合は、最初にＤＣのずれを調整し、第１の極大値（山）における内挿誤差Ｉｅ（ｋ）ｍａｘと第２の極大値（山）における内挿誤差Ｉｅ（ｋ）ｍａｘ２（又は、第１の極小値（谷）における内挿誤差Ｉｅ（ｋ）ｍｉｎと第２の極小値における内挿誤差Ｉｅ（ｋ）ｍｉｎ２における差異を最小にするように調整した後、出力レベルの調整に移るのが好都合である。
【０１７７】
（ｂ）２チャンネルのＤＣずれと出力レベルのずれが重畳している場合においては、先ず、出力レベルの調整を行い、ＤＧのずれによる内挿誤差パターンを再現した後、波長λに対する１周期の成分とし、しかる後、極大点の位相からＤＣずれの大きい側のヘッドを特定して調整し、最後にＤＣずれの小さいほるのヘッドのＤＣずれを調整するのが好都合である。
【０１７８】
また、これら複数の要因が重畳している場合には、最良状態に調整でき、かつ、調整された結果が規格値を満足できた場合においても必ずしも出荷時における内挿誤差Ｉｅｓ（ｋ）のパターン、例えば、誤差の周期や（山）と極小（谷）の位置等が一致しない場合もあり得る。
【０１７９】
この場合は、最良状態に調整した時点での内挿誤差を次回に自動調整が起動された時の判定基準とする、例えば、出荷時内挿誤差テーブルＴｉｓ（ｋ）の内容を、上記最良調整状態での内挿誤差テーブルＴｉ（ｋ）の値で書き換え、次回はこの値を基準として調整するなど、本発明の主旨を逸脱しない範囲で自由に対応できる。
【０１８０】
本発明の具体的な実施の形態として、所望の分解能Ｒを１μｍ得るために、第１のスケール１１の波長λｍを所望の分解能１μｍの１，０２４倍とし、位相変調信号のキャリア周波数ｆの１，０２４（Ｍ＝１，０２４）倍のクロックパルスを用いて内挿するとともに、第１スケール１１の波長λｍの１６倍区間（Ｎ＝１６）の絶対位置を検出するため、第１のスケール１１の波長λｍと第２のスケール２１の波長λａとの関係を１６×λｍ＝１７×入ａなる２進系列の数値を設定した事例について説明した。
【０１８１】
しかしながら、上述のごとく、所望の分解能λｍ／Ｍを得るため第１のスケールの波長λｍ及び設計条件Ｍ、Ｎは１０進系列の値、例えば、λｍ＝ｌ，０００、Ｍ＝１０００、Ｎ＝２０のよう設定し得ることは言うまでもない。
【０１８２】
また、本実施例において、第１のスケールと第２のスケールの位相差Δφを第２の位相比較部２４を用いて直接算出している。
【０１８３】
しかしながら、第１の位相比較部１４におけるごとく、第２の位相比較部２４においても、位相変調信号ｅｐａと上記基準信号との位相比較により第２のスケール２１の波長λａ内の絶対位置として検出し、該位相差をφａ（ｔｉ）として検出した後、第２のゲート回路２５及びパルスカウンタ７２を介してパルス数Ｄａ（ｔｉ）として検出し、演算部１７により演算処理ΔＤ＝Ｄａ（ｔｉ）−Ｄｍ（ｔｉ）として検出できることは言うまでもない。
【０１８４】
また、本発明においては、測尺の基準となる第１のスケール１１、すなわち、第１の変位量検出部１３のみを調整する例を説明したが、図１において破線で示したごとく、第１の変位量検出部１３からの出力と基準信号を供給して第２のλパルス生成部２６から出力されるλｍパルスを用い、第２の変位量検出部２３の自動調整を行うように構成することもできる。
【０１８５】
さらに、内挿誤差の監視においても、システムに電源が投入された時点、あるいはタイマー等により定期的なタイミングで監視を起動するなど、本発明の主旨を逸脱しない範囲で様々な方法が適用できる。
【０１８６】
また、自動調整の開始においても、警報信号の出力とともに自動的に調整モードを起動するだけでなく、例えば、ユーザは外部からの制御信号を入力した時点で自動調整を起動するなど、様々な態様に適用可能である。
【０１８７】
さらに、上述の実施の形態においては磁気式について説明したが、本発明は、磁気式に制約されることなく、例えば光学方式のごとくスケールとヘッドとの相対移動に対応した２チャンネルの直交する正弦波信号が出力されるようなシステムにおいても、該検出された２相の正弦波信号を、キャリア周波数ｆの信号で直交変調した後加算することにより、位相変調信号を取り出すようにすれば同様に適用できる。
【０１８８】
さらに、本発明においてはリニアエンコーダヘの適用について説明したが、繰り返し区間を円周長と一致させることにより回転量のアブソリュート検出にも適用可能である。
【０１８９】
【発明の効果】
以上のように、本発明によれば、トラック数が少ないため、システムの構造が簡単になり、小型・低コストで絶対位置検出システムを実現できる。
【０１９０】
また、位相変調信号を用いた位置検出システムのため、該位相変調信号のキャリア周波数ｆに対し、クロックパルスの周波数Ｍ×ｆを高く、すなわち、Ｍを大きくするだけで容易に高分  解能を実現することができる。また、交流結合方式のため、例えば、差動トランス方式におけるようなＤＣドリフトの影響を受けないため、ウオームアップなしで直ちに測定できる。さらに、差動トランス方式においては出力レベルの変動が直ちに誤差の要因となるが、本方式においては、たとえ２チャンネルの検出ヘッドからの出力レベルが変化しても、出力の比が変動しない限り誤差の要因とならず、安定かつ高精度なリニアエンコーダを実現できる。
【０１９１】
また、他の計測システムの助けを借りることなく、本システム単独で内挿誤差を監視することができるだけでなく、計測された内挿誤差を分析し、該内挿誤差の発生要因を特定することができる。
【０１９２】
したがって、内挿誤差が所定のレベルを超えた時点で警報信号を出力することができるだけでなく、警報信号を検出して時点で自立的若しくは外部の制御信号の指令により自動調整を実行することができるため、取付け状態の変化や部品の劣化等に起因する内挿誤差の悪化を事前に検出し補正することができ、長期間にわたって高精度な検出が実現できる。
【０１９３】
さらに、内挿誤差を所定のレベルに維持することが可能なため、内挿誤差に起因するλアドレスの誤動作を防ぐために設定したλアドレスの切替え領域における判定ゾーンを最小に設定でき、結果としてＮを大きく選ぶことができ、アブソリュート計測範囲を拡大することができる。
【図面の簡単な説明】
【図１】本発明に係るアブソリュートエンコーダの構成を示すブロック図である。
【図２】上記アブソリュートエンコーダにおける第１の変位量検出部の構成を示すブロック図である。
【図３】上記アブソリュートエンコーダにおける検出ヘッドを構成するＭＲセンサの構成例を示す図である。
【図４】上記第１の変位量検出部に備えられる加算増幅器の構成例を示す図である。
【図５】上記第１の変位量検出部に備えられる電子ボリュームの構成例を示す図である。
【図６】上記第１の変位量検出部に備えられる調整信号制御回路の構成例を示す図である。
【図７】上記アブソリュートエンコーダにおける第１の位相比較部の構成を示すブロック図である。
【図８】上記第１の位相比較部の動作タイミングを示す図である。
【図９】アブソリュート計測区間において第１の変位量検出回路で検出された位相量φｍと、第２の変位量検出回路で検出された位相量φａとの関係を示す図である。
【図１０】第１の変位量検出部で検出された位相量φｍと、φａとφｍとの位相差Δφ（＝φａ−φｍ）との関係を示す図である。
【図１１】演算部の構成例を示すブロック図である。
【図１２】ＣＨ１ヘッド及びＣＨ２ヘッドの正負のＤＣずれが重畳した内挿誤差の一例を示す図である。
【図１３】ＣＨ１ヘッド及びＣＨ２ヘッドの正負のＤＣずれが重畳した内挿誤差の一例を示す図である。
【図１４】ＣＨ１ヘッド及びＣＨ２ヘッドの正負のＤＣずれが重畳した内挿誤差の一例を示す図である。
【図１５】ＣＨ１ヘッド及びＣＨ２ヘッドの正負のＤＣずれが重畳した内挿誤差の一例を示す図である。
【図１６】ＣＨ１ヘッド及びＣＨ２ヘッドの正負のＤＣずれが重畳した内挿誤差の一例を示す図である。
【図１７】ＣＨ１ヘッド及びＣＨ２ヘッドの正負のＤＣずれが重畳した内挿誤差の一例を示す図である。
【図１８】ＣＨ１ヘッド及びＣＨ２ヘッドの正負のＤＣずれが重畳した内挿誤差の一例を示す図である。
【図１９】ＣＨ１ヘッド及びＣＨ２ヘッドの正負のＤＣずれが重畳した内挿誤差の一例を示す図である。
【図２０】ＤＣ偏倚が乗じたときの第１のスケールの内挿誤差ΔＸの例を示す図である。
【図２１】λｍアドレスＡｊの確定にかかる基本的な考え方を説明する図である。
【図２２】λｍアドレスＡｊの判定手順を示すフローチャートである。
【図２３】上記アブソリュートエンコーダに備えれるλパルス生成部の構成例を示すブロック図である。
【図２４】誤差要因の特定に関する手順を示すフローチャートである。
【符号の説明】
１１  第１のスケール、１２Ａ，１２Ｂ  ＭＲセンサ、１２  第１の検出ヘッド、１２Ａ１，１２Ａ２，１２Ａ３，１２Ａ４，１２Ｂ１，１２Ｂ２，１２Ｂ３，１２Ｂ４  ＭＲ素子、１３  第１の変位量検出部、１４  第１の位相比較部、１５  第１のゲート回路、１７  演算部、１８  タイミング信号生成部、２１  第２のスケール、２２  第２の検出ヘッド、２３  第２の変位量検出部、２４  第２の位相比較部、２５  第２のゲート回路、３１，３２  乗算器、３３  加算増幅器、３４  調整信号制御回路、３４Ａ  デコーダ、４１  波形整形回路、４２，４３  第１及び第２の同期微分回路、４４  ＪＫフリップフロップ、６１  波形整形回路、６２  Ｄ型フリップフロップ、６３  同期微分回路、７１，７２パルスカウンタ、７３  ＣＰＵ、７４  ＲＡＭ、９１  アップダウンカウンタ、９２  ポジションデコーダ、９３  可変抵抗器、ＤＣ１，ＤＣ２，ＧＡＪ  電子ボリューム、１００  アブソリュートエンコーダ
【図１】
0004748558.tif 000013
【図２】
0004748558.tif 000014
【図３】
0004748558.tif 000015
【図４】
0004748558.tif 000016
【図５】
0004748558.tif 000017
【図６】
0004748558.tif 000018
【図７】
0004748558.tif 000019
【図８】
0004748558.tif 000020
【図９】
0004748558.tif 000021
【図１０】
0004748558.tif 000022
【図１１】
0004748558.tif 000023
【図１２】
0004748558.tif 000024
【図１３】
0004748558.tif 000025
【図１４】
0004748558.tif 000026
【図１５】
0004748558.tif 000027
【図１６】
0004748558.tif 000028
【図１７】
0004748558.tif 000029
【図１８】
0004748558.tif 000030
【図１９】
0004748558.tif 000031
【図２０】
0004748558.tif 000032
【図２１】
0004748558.tif 000033
【図２２】
0004748558.tif 000034
【図２３】
0004748558.tif 000035
【図２４】
0004748558.tif 000036