(57)【特許請求の範囲】
【請求項１】
図柄を演出的に表示する図柄表示器と、
基本的な遊技の進行を制御するメイン制御基板と、
前記メイン制御基板からのコマンドに基づいて表示用データを生成して出力することにより前記図柄表示器の動作を制御するサブ制御基板とを備えた遊技機であって、
前記サブ制御基板は、同一基板上に構成されるとともに互いに作動周波数が高低に異なる高作動周波数型の第１のＣＰＵおよび低作動周波数型の第２のＣＰＵを有し、
高作動周波数型の前記第１のＣＰＵは、前記図柄表示器の動作を制御する処理を分担し、低作動周波数型の前記第２のＣＰＵは、前記メイン制御基板との間の通信を行う処理を分担し、
前記第１のＣＰＵは実行中のプログラムの進行状況に関する情報を前記第２のＣＰＵに送信し、
前記第２のＣＰＵは、前記第１のＣＰＵに対して特定のコマンドに基づく指令を行った時点を基準としてタイマを起動させ、前記第１のＣＰＵからの実行中のプログラムの進行状況に関する情報と前記タイマの経過時間とに基づいて前記第１のＣＰＵの動作タイミングを監視することを特徴とする遊技機。
【請求項２】
前記第２のＣＰＵは、前記第１のＣＰＵの動作が正規の動作タイミングからずれた場合、前記第１のＣＰＵの動作を正規の動作タイミングに修正する請求項１記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技の進行を制御するための制御基板を有した遊技機に関する。
【背景技術】
【０００２】
この種の遊技機に関連する技術として、図柄表示器による表示の内容を制御基板により制御することができる図柄表示装置が挙げられる（例えば、特許文献１参照。）。第１種のパチンコ機のように遊技盤面に図柄表示器を備えた遊技機では、遊技球の入賞とともに図柄表示の変動によって遊技が具体的に進行し、いわゆるリーチアクションや予告アクション、さらに大当り等の各種の演出が実施される。こうした遊技の進行はハードウェアによる電算処理を通じて電子制御されており、それゆえ、パチンコ機には各種の制御基板が装備されている。個々の制御基板にはＣＰＵをはじめＲＯＭやＲＡＭ等の回路素子が多数実装されており、それぞれのＣＰＵにより制御プログラムが実行されている。
【０００３】
より具体的には、メイン制御部（基板）は各種入賞の検出や図柄の抽選等の基本的な遊技の進行を制御しており、そして、メイン制御部からのコマンドに基づいて表示制御部（基板）が図柄表示器の動作を制御している。表示制御部はそのＣＰＵにてメイン制御部からのコマンドデータを受け取ると、これに基づいて必要な表示用データを生成し、これを図柄表示器に出力する。図柄表示器は表示制御部からの制御信号に基づいて図柄を表示し、実際の画面上に各種の図柄を演出的に表示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２５２４３２号公報（第２−４頁、図２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
パチンコ機やスロットマシン等の遊技機は、上述した制御基板の他にも各種の機構部分を備えており、それゆえ、機体内部には限られたスペース内に制御基板と機構部分とが相密集した状態で収容される。機構部分には、遊技球やメダル等の遊技媒体を貯留したり払い出したりする動作機構が含まれるため、機体内部では帯電性の遊技媒体が次々と流動することで、比較的高いレベルの電気ノイズが常に発生しやすい環境にある。その他にも、遊技機は島設備内での遊技媒体の流動によるノイズや周囲で発生する電磁波等の影響を受けるため、きわめてノイズの多い環境下にあるといえる。
【０００６】
こうした電気ノイズが制御基板間で転送されるコマンドデータに介入したり、あるいは、制御基板上を行き交うデータに介入したりすると、例えば表示画面の乱れや役物の動作不良を引き起こして遊技の円滑な進行が妨げられるおそれがあるため、これをどのようにして取り除くかが重要な課題となる。
【０００７】
そこで本発明は、きわめてノイズの多い環境で使用される遊技機の特異性に鑑み、特に有効なノイズ対策を施すことを課題としたものである。
【課題を解決するための手段】
【０００８】
本発明の遊技機は、遊技の進行に伴い所定の遊技動作を実行する動作機器と、動作機器の作動を制御する回路素子を有した機器制御基板ボックスと、機器制御基板ボックスに接続されて回路素子との間で通信を行う別の制御基板ボックスとを備えている（解決手段１）。
【０００９】
本発明の遊技機によれば、回路素子は制御基板ボックス内に収容されているためノイズの影響を受けにくい。また、別の制御基板ボックスとの通信を行う場合はその通信用のハーネスをシールド仕様にすることで、上述した電気ノイズの介入を有効に防止することができる。
【００１０】
また本発明の遊技機は、遊技の進行に伴い所定の遊技動作を実行する動作機器と、互いに作動周波数が高低に異なる２つの回路素子を有し、その一方の回路素子がより高い作動周波数で動作機器の作動を制御し、他方の回路素子がより低い作動周波数で外部との通信を行う機器制御基板と、この機器制御基板に接続され、その外部にて他方の回路素子との間で通信を行う関連制御基板とを備えている（解決手段２）。
【００１１】
例えば、動作機器が図柄表示装置のように激しい動作（より高速化された描画プロセス）を実行するものである場合、その作動を制御する回路素子（ＣＰＵ）には、それだけ高速な処理能力が求められる。一方、制御基板間で行われるコマンドデータ等の通信は特定のタイミングでしか発生せず、動作機器の制御に比較するとデューティ比率が低いため、ここではあまり高速な処理能力は求められない。
【００１２】
また上述のように、遊技機の制御基板はきわめてノイズの多い環境で使用される。特に物理的なノイズシールド性からいえば、制御基板上の配線よりも制御基板間をつなぐワイヤリングハーネスの方がノイズに多く晒されやすい。このため、制御基板間でコマンドの誤受信が多発し、動画再生における信頼性を低下させる可能性が大きい。
【００１３】
この点、本発明では機器制御基板上に２つのＣＰＵを敢えて備え、ノイズの介入を受けやすい部分（基板間の通信）に低周波数（低速）のＣＰＵを用いてノイズによるコマンドの誤受信を排除することで、高周波数（高速）のＣＰＵに負担をかけることなく、本来の安定した動画再生が見込まれる。
【００１４】
なお、より最新のＣＰＵは、より微細化されたプロセスによって処理速度が高められている分、発熱量を抑えるためにより低電圧での駆動が実現されている。こうした低電圧型のＣＰＵでは信号電圧の絶対値がそもそも低く、信号入力の有無（ｈｉｇｈ／ｌｏｗ）を判別するための閾値もまた低く設定されている。このため高周波数型すなわち低電圧型のＣＰＵは、ノイズの介入によって信号電圧が変動すると、それが少しの影響であっても簡単に閾値を超えてしまうため、信号入力の有無を取り違えて判別しやすいという脆弱性をあわせもつ。この点、最新のＣＰＵよりも作動電圧の高いものであれば、いくぶんノイズに対する耐性は高くなる。
【００１５】
このように、遊技機の制御基板における処理速度の向上という主題とノイズ耐性の強化という主題とは一見すると互いにトレード・オフの関係にあるが、本発明ではこれらを共通に実現する有効な手段として、作動電圧の異なる２つの回路素子（ＣＰＵ）の使い分けに着目し、高速処理に適した高周波数型のＣＰＵには動作機器の制御だけに専念させる一方、より高いノイズ耐性が求められる通信には作動電圧が高い方、つまり低周波数型のＣＰＵを用いるものとしている。
【００１６】
また、本発明のように機器制御基板上に２つのＣＰＵを敢えて混在させて、基板間での通信にノイズ耐性の高いＣＰＵを用いる一方で、動作機器の制御に処理速度の高いＣＰＵを用いる態様は、ノイズによる不具合を解消するための手段としてきわめて合理的である。特に、制御基板間で行うコマンドデータ等の通信は特定のタイミングでしか発生せず、動作機器の制御に比較するとデューティ比率が低いため、通信ジョブ用に処理速度に劣るＣＰＵを割り当てていても実用上の問題はない。
【００１７】
また省電力の観点からいうと、よりデューティ比率の高い制御に作動電圧の低いＣＰＵを使用することで、全体的な消費電力を抑えることができる。ただし、ノイズの介入を受けやすい部分には敢えて作動電圧の高いＣＰＵを割り当てているため、各制御基板のノイズ耐性は格段に高くなっている。
【００１８】
また、機器制御基板上の２つの回路素子は互いに同期した動作タイミングでそれぞれの動作を行い、かつ、これら２つの回路素子が相互に通信を行うことで一方の回路素子の動作を他方の回路素子により監視可能である（解決手段３）。
【００１９】
上述のように基板間での通信データに比較すると、機器制御基板上を行き交うデータにノイズが介入することは少ないと考えられるものの、それは決して皆無ではない。このため、一方の回路素子（作動周波数の高いＣＰＵ）を他方の回路素子（作動周波数の低いＣＰＵ）の監視下に置いておくことで、例えば一方のＣＰＵがノイズの影響によって暴走し始めたとしても、他方のＣＰＵはその高いノイズ耐性を発揮することでなおも動作の正常を保ち、一方のＣＰＵが暴走し始めたことを正確にキャッチすることができる。
【００２０】
こうした利点を生かすことで、一方の回路素子の動作が同期した動作タイミングからずれたとき、他方の回路素子により一方の回路素子の動作を正規の動作タイミングに修正可能である（解決手段４）。すなわち、一方の回路素子（作動周波数の高いＣＰＵ）が暴走し始めたとしても、他方の回路素子（作動周波数の低いＣＰＵ）が正常に動作していれば、一方のＣＰＵの動作を本来あるべき正規の動作タイミングまで引き戻すことで容易にシステムの復帰が可能となる。この場合、一方のＣＰＵはそれまで実行していた制御プログラムをリスタートすることなく、正規の復帰位置から制御プログラムを続行することができる。
【発明の効果】
【００２１】
本発明の遊技機は、その特異なノイズ環境のもとでも優れたノイズ耐性を発揮しつつ、より高度に微細化された制御能力をも発揮することができる。このため、常に安定した遊技動作を実行し、高品質で信頼性の高い遊技を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】一実施形態のパチンコ機の正面図である。
【図２】図１のパチンコ機の背面図である。
【図３】制御系のモデルを示したブロック図である。
【図４】監視ルーチンのフローチャートである。
【発明を実施するための形態】
【００２３】
本発明の遊技機は、例えば遊技球を媒体としてパチンコ遊技やアレンジボール遊技を提供するパチンコ機として好適な一実施形態をとることができる。ただし本発明はパチンコ機に限らず、遊技球やメダルを媒体とするスロットマシン遊技機であってもよい。
【００２４】
図１および図２は、一実施形態として好適なパチンコ機１を示している。公知のように、パチンコ機１は外枠２を外形の基準として構成されており、遊技者に相対する前面側には前面枠４を備え、その背面側に機構盤６を備えている。前面枠４の上半分以上はガラス枠８に覆われており、ガラス枠８の中央は大きく開口している。ガラス枠８の奥に遊技盤１０が配置されており、その盤面はガラス枠８の開口を通して遊技者に視認される。一方、外枠２を含めて背面側の機構盤６は遊技者から視認されず、これらは通常、島設備等に固定または収容されている。
【００２５】
遊技盤１０の盤面には各種の盤面構成要素があり、この例のパチンコ機１で最も遊技者の目を引くものは中央の表示画面１２である。表示画面１２の周囲はセンター役物１４に取り囲まれており、センター役物１４はその造形によって盤面を装飾するほか、ワープ通路や球受け棚、回転体、球放出口等（いずれも参照符号なし）を付属することで遊技球の動きに面白みのある変化を与えることができる。その他、遊技盤１０の盤面には各種の入賞口やゲート口、風車等（いずれも参照符号なし）が配置されており、さらには図示しない多数の障害釘が所定のゲージ配列で打設されている。
【００２６】
図２に示されているように、機構盤６はその上部に球タンク１６を備えており、その下方にタンクレール１８が設けられている。タンクレール１８の終端は裏セット２０に連なっており、裏セット２０は機構盤６の一側縁部（図２でみると右側縁部）に沿って縦方向に配置されている。
【００２７】
その他にも機構盤６には、電源基板２２や賞球制御基板２４等が設置されており、このうち電源基板２２は電気コード２６を介して外部電源を取り入れ可能となっている。パチンコ機１の動作に必要な電力は電源基板２２にて生成され、ここから各所へ分配されている。また、賞球制御基板２４は裏セット２０の動作機構を制御するためのものであり、その内部に各種の電子部品を実装した賞球制御基板が収容されている。なお、ここでいう各種の「基板」は、実際には保護カバーやボックス等に内蔵されているものであり、それゆえ、図中の参照符号とは厳密に一致していない場合もあるが、説明の便宜上、単に保護カバーやボックス等を指して「基板」と称する場合があるものとする。
【００２８】
パチンコ機１の機構要素としては、その他に球発射装置２８や球回収部（図示していない）があり、このうち球発射装置２８は発射モータ３０を動力源として遊技球を打ち出す動作を行う。また球回収部には、盤面上で入賞した球やアウト球等が回収される。
【００２９】
図２に示されているように、外枠２の内側には基枠３２が設けられており、上述の機構盤６や遊技盤１０は基枠３２に対して取り付けられている。図２でみて機構盤６の中央がほぼ矩形に大きく開口しており、この開口を通じて遊技盤１０の背面の一部を視認することができる。遊技盤１０の背面にはメイン制御基板３４やサブ制御基板３６が取り付けられており、これらは機構盤６の開口を通じて背面側に突出している。図２では、ちょうどメイン制御基板３４の背後に隠れて視認されないが、この例のパチンコ機１ではメイン制御基板３４と遊技盤１０との間に表示制御基板が配置されている。
【００３０】
図３は、パチンコ機１における一部の制御系を概略的に示している。パチンコ機１において実際に遊技動作を行う機器と、その作動を制御するのに必要な構成は図３のモデルで表すことができる。
【００３１】
図３のモデル中、制御系の末端に動作機器Ｙを配置すると、この動作機器Ｙに対して制御信号Ｃを出力する送信元が機器制御基板Ｈとなる。機器制御基板Ｈは制御信号Ｃに基づいて動作機器Ｙの作動を制御し、所望の遊技動作を実行させる。機器制御基板Ｈは、その外部に接続された関連制御基板Ｇとの間で通信可能であり、この例では関連制御基板Ｇから機器制御基板Ｈに対して指令信号Ｄが送信されるものとする。
【００３２】
機器制御基板Ｈは２つのＣＰＵ４０，４２を有しており、これらＣＰＵ４０，４２は互いに作動周波数が高低で異なっている。すなわち、一方のＣＰＵ４０がより高い作動周波数により、また他方のＣＰＵ４２がより低い作動周波数によりそれぞれの処理を実行する。
【００３３】
これら２つのＣＰＵ４０，４２は単に作動周波数が異なるだけでなく、その特性に応じて使い分けがなされている。すなわち、作動周波数がより高い方のＣＰＵ４０は高速処理が可能であり、それゆえ、このＣＰＵ４０は動作機器Ｙの動作を細かく制御する用途にあてられる。これに対し、作動周波数がより低い方のＣＰＵ４２は処理速度で劣る分、ノイズ耐性に優れた特性を有するため、こちらはより多くのノイズに晒される環境下での用途にあてられる。
【００３４】
このため機器制御基板Ｈでは、作動周波数のより高いＣＰＵ４０が動作機器Ｙの制御を分担し、また、作動周波数のより低いＣＰＵ４２は関連制御基板Ｇとの通信を分担するものとしている。なお、関連制御基板ＧのＣＰＵ４４には、信号電圧の整合をとるためＣＰＵ４２と同じ作動電圧のものを使用するのが好ましい。
【００３５】
[実施例]
以下、図３の制御系を一実施形態のパチンコ機１に適用した場合の具体的な実施例について説明する。
【００３６】
（第１実施例）
第１実施例では、上述の表示画面１２を有する液晶表示ユニットが図３の動作機器Ｙに該当する。また、遊技盤１０に装備されている表示制御基板が図３の機器制御基板Ｈに該当するものとなり、そして、サブ制御基板３６が関連制御基板Ｇとなる。
【００３７】
この場合、図３のモデルに従って表示制御基板には２つのＣＰＵ４０，４２が設けられ、そのうち一方のＣＰＵ４０がより高い作動周波数（例えば数百ＭＨｚ）で液晶表示ユニットの制御を行う。
【００３８】
他方の低周波数型ＣＰＵ４２は、より低い作動周波数（例えば数ＭＨｚ）でサブ制御基板３６との通信を行う。表示制御基板とサブ制御基板３６との通信はワイヤリングハーネス（図示していない）を用いて行うことができるが、このようなハーネスは、その取り回しの途中で裏セット２０や球発射装置２８に接近して配線されることがあるため、常にノイズに晒されやすい環境下にある。このため、より低い作動周波数のＣＰＵ４２を用いてサブ制御基板３６と表示制御基板との間の通信を行うことにより、その間のノイズ介入によるデータの誤受信（例えば、コマンド信号線そのものにノイズが介入して情報化けするような事態、あるいは、コマンド送信状態を示す制御線にノイズが介入して、コマンドが送信されたと判断を誤って受け入れるような事態）を有効に防止することができる。
【００３９】
このような２つのＣＰＵ４０，４２の使い分けにより、サブ制御基板３６から表示制御基板へ指令信号Ｄを確実に転送させるとともに、表示画面１２に表示させる図柄の変動や映像による演出をより微細に表現することができる。また、指令信号Ｄへのノイズ介入によって本来表示するべきでない図柄態様が表示画面１２に表示されたり、逆に、本来表示するべき図柄態様が表示画面１２に表示されなかったりするような誤動作が確実に防止される。前者の例としては、始動口に入賞していないのに図柄が変動を開始したり、あるいは、本来表示するべきでないリーチ目や大当り図柄等が誤って表示されたりすることが挙げられる。逆に後者の例としては、始動口に入賞したにもかかわらず図柄の変動が表示されなかったり、あるいは、本来表示するべきリーチ目や大当り図柄等が表示されなかったりすることが挙げられる。特に、こうした表示の誤動作は遊技者の目に直接触れるものであり、かつ、遊技利益に関係する内容であることから、表示画面１２での表示エラーを確実に防止することで、より信頼性の高い遊技を提供することができる。
【００４０】
（第２実施例）
次に第２実施例は、表示制御基板上へのノイズの介入に関するものである。上述のように、各種の基板等は保護カバーやボックス等に覆われており、ある程度はノイズシールド性を有するものの、ノイズの影響が皆無というわけではない。したがって表示制御基板上へのノイズの介入を想定した場合、ノイズ耐性に劣る高作動周波数型のＣＰＵ４０（低作動電圧のもの）が先に何らかの影響を受けることがあるといえる。
【００４１】
このため第２実施例では、２つのＣＰＵ４０，４２を互いに同期した動作タイミングで動作させるとともに、これらＣＰＵ４０，４２間で相互に通信を行わせることで、ノイズ耐性に優れる低作動周波数型のＣＰＵ４２（高作動電圧のもの）にもう一方のＣＰＵ４０の動作を監視させることができる。
【００４２】
図４は、ＣＰＵ４２による監視ルーチンの処理フローを示している。先ずＣＰＵ４２は、高作動周波数型のＣＰＵ４０と動作タイミングの同期をとる（ステップＳ１）。例えば、低作動周波数型のＣＰＵ４２から高作動周波数型のＣＰＵ４０に対し、ある制御プログラム（図柄の変動・停止プログラム等）の実行を指令した時点をスタートポイントとしてそれぞれタイマカウンタを起動することで、その時点からＣＰＵ４２とＣＰＵ４０との動作タイミングを同期させることができる。
【００４３】
次に、同期後のプログラムの進行具合（例えば、実行中のプログラム番地等）を順次ＣＰＵ４０からＣＰＵ４２に送信し、ＣＰＵ４２はタイマカウンタの経過時間とプログラムの進行具合とを照らし合わせながらＣＰＵ４０の動作タイミングを監視する（ステップＳ２）。
【００４４】
ＣＰＵ４２は、ステップＳ２で行った監視結果に基づいてＣＰＵ４０が暴走しているか否かを判断し（ステップＳ３）、このとき特にＣＰＵ４０の同期がずれていなければ（Ｎｏ）、引き続き監視を続ける。これに対し、ＣＰＵ４０の動作が正規の動作タイミングを逸脱しており、それゆえＣＰＵ４０が暴走していると判断できる場合（Ｙｅｓ）、ＣＰＵ４２はもう一方のＣＰＵ４０の動作を正規の動作タイミングに修正する（ステップＳ４）。
【００４５】
具体的には、ＣＰＵ４２はタイミングの同期（ステップＳ１）からカウントしている経過時間に照らし合わせて、本来正常であれば実行されるべき制御プログラムの位置までＣＰＵ４０の動作を強制的に修正する。このため、一時的にＣＰＵ４０の動作がおかしくなったとしても、その修正後からＣＰＵ４０は正規の状態に復帰してプログラムを続行することができるで、例えば表示画面１２による図柄の変動や停止等の演出を何事もなかったかのように表示させることができる。
【００４６】
なお好ましくは、図４の監視ルーチンには動作タイミングの修正が行われたことを表示画面１２により遊技者に報知する処理が含まれる。例えば、ＣＰＵ４０が暴走している間に、一時的とはいえ表示画面１２の表示が乱れることが考えられる。このような場合であっても、その後の修正処理によってシステムが正常に復帰したことを遊技者が知ることができれば、遊技者の不信感を取り除くとともに安心感を高めることができる。
【００４７】
このため例えば、図４のステップＳ４においてＣＰＵ４０の動作タイミングを修正したときは、さらに表示画面１２等において「不具合が発生しましたが正常に復帰しました」とか、「トラブルは解消しましたので引き続き遊技をお楽しみください」等の報知メッセージを表示画面１２に表示させる処理を行うことが好ましい。
【００４８】
なお、ステップＳ４による動作タイミングの修正は、ＣＰＵ４０から順次進行具合を受信する方法に代えて、例えばＣＰＵ４０自身に内蔵されたウォッチドッグタイマーによるリセットが働いたことを検知する方法であってもよい。この場合、ＣＰＵ４０は制御プログラムがリスタートしたときにリスタート信号あるいはコマンドをＣＰＵ４２に出力する。これら信号またはコマンドをＣＰＵ４２がタイマカウンタの起動中に受け取ると、ＣＰＵ４２は再指令を行うとともに復帰ポイントの情報を出力する。このようにしても、正規の復帰ポイントから継続してプログラムを実行することができるので、例えば図柄の変動表示が改めてやり直しになるようなことはない。
【００４９】
上述した第１および第２実施例では、液晶表示ユニットの制御系について説明しているが、図３の制御系はその他の動作機器を制御する場合にも適用可能である。例えば、パチンコ機１はスピーカ（図示していない）を有しており、そこから各種の効果音や音声メッセージ等の演出情報が出力されている。本実施形態のパチンコ機１では、こうした音による演出はサブ制御基板３６により制御されているため、図３の制御系において動作機器Ｙにスピーカを当てはめることもできる。
【００５０】
この場合、機器制御基板Ｈにはサブ制御基板３６が該当し、また関連制御基板Ｇにはメイン制御基板３４が該当する。そして、サブ制御基板３６もまた２つのＣＰＵ４０，４２を有し、このうち一方の高作動周波数型のＣＰＵ４０をスピーカからの音声出力の制御にあて、他方の低作動周波数型のＣＰＵ４２をメイン制御基板３４との通信にあてることで、上述した各実施例と同様の効果を達成することができる。例えば、音声出力を制御するＣＰＵ４０がノイズの影響を受けた場合、それまで流れていた効果音やＢＧＭが途切れてしまったり、音飛びしたりすることが考えられるが、こうした場合に他方のＣＰＵ４２による動作タイミングの修正が行われることで、音声出力の制御を正常に復帰させることができる。
【００５１】
なお、上述した監視ルーチンにおいてサブ制御基板３６や表示制御基板が２つのＣＰＵ４０，４２による双方向通信を行っていても、これは従属基板からメイン制御基板３４への逆方向通信に該当するものではないため、公的な規制上も何ら問題はない。
【００５２】
また、基板間の通信は特定のタイミング（例えば入賞検出時や変動開始時等）だけに実行されるものであり、全体的な稼働からみるとデューティ比率が低いため、処理速度に劣るＣＰＵ４２を用いていても実用上は何ら問題とならない。これとは逆に、液晶表示ユニット等の制御にはより微細な高速処理が求められ、かつ、そのデューティ比率も高いことから、こうした制御には処理速度に優れる方のＣＰＵ４０を用いることで、要求レベルに応じて２つのＣＰＵ４０，４２を適所に使い分けしつつ、全体としてノイズ耐性に強いシステムを合理的に構築することができる。
【００５３】
さらには、サブ制御基板３６や表示制御基板等による高速処理が必要な制御プロセスを低作動電圧型のＣＰＵ４０により行うことで、パチンコ機１の全体的な消費電力を抑えることができる。このように、本実施形態では省電力型のＣＰＵ４０を使用しつつ、ノイズ耐性が必要なところには敢えて低い作動周波数のＣＰＵ４２を配置しているので、全体として省電力化を実現しながら、ノイズ耐性にも強いシステムが高度に実現されている。
【００５４】
なお図３の制御系では、関連制御基板Ｇと機器制御基板Ｈ、動作機器Ｙの接続関係を一般にモデル化して示しているが、本実施形態のパチンコ機１のように、メイン制御基板３４から順にサブ制御基板３６および表示制御基板がデイジチェーン接続されている場合、それぞれの制御基板が２つのＣＰＵ４０，４２を備えている態様が好ましい。この場合、隣り合う基板間の通信（指令信号Ｄの転送）を低作動周波数型のＣＰＵ４２により行い、当該基板に接続される機器の制御（制御信号Ｃの出力）を高作動周波数型のＣＰＵ４０により行うことで、基板間の通信に対する有効なノイズ対策が可能となるし、また、基板上へのノイズの介入による不具合が生じたとしても、適宜その修正が可能である。
【００５５】
その他、一実施形態で挙げたパチンコ機の具体的な構成や各種電子部品、機構部品等の配置はいずれも好ましい例示であり、これらは本発明の実施にあたり適宜変形が可能である。
【符号の説明】
【００５６】
１    パチンコ機
１２    表示画面
３４    メイン制御基板
３６    サブ制御基板
４０、４２    ＣＰＵ
【図１】
0004756510.tif 000002
【図２】
0004756510.tif 000003
【図３】
0004756510.tif 000004
【図４】
0004756510.tif 000005