(57)【特許請求の範囲】
【請求項１】
半導体基板の一方の主面に外部接続用端子パッドを具備する半導体素子が、前記外部接続用端子パッド上に配設された凸状外部接続端子及びはんだからなる接続部材を介して、支持基板上の導電層に接続される半導体装置であって、
前記外部接続用端子パッドは、前記半導体基板上に複数個列状に並んで配設され、
前記外部接続用端子パッドは複数個の凸状外部接続端子を具備し、
前記凸状外部接続端子は、前記外部接続用端子パッドの列方向に対して直角方向に並んで配設され、
前記接続部材は当該複数個の凸状外部接続端子を共通に被覆してなることを特徴とする半導体装置。
【請求項２】
半導体基板、前記半導体基板の一方の主面に複数個列状に並んで配設された外部接続用端子パッド、及び前記外部接続用端子パッド上に複数個配設された凸状外部接続端子を具備する半導体素子と、
絶縁性基板、前記絶縁基板の一方の主面に配設された導電層、及び前記絶縁基板の前記一方の主面上に配設されて前記導電層を選択的に被覆する絶縁層を具備する支持基板と、
前記絶縁層に被覆されない前記導電層に、前記複数個の凸状外部接続端子を共通に被覆して固着するはんだからなる接続部材と、を具備し、
前記凸状外部接続端子は、前記外部接続用端子パッドの列方向に対して直角方向に並んで配設されることを特徴とする半導体装置。
【請求項３】
半導体基板の一方の主面に複数個の外部接続用端子パッドが列状に並んで配設され、当該外部接続用端子パッド上に少なくとも一つの第１の凸状外部接続端子が配設されてなる半導体素子と、
前記外部接続用端子パッドに対応した複数個の導電層が配設され、当該導電層上に少なくとも一つの第２の凸状外部接続端子が配設されてなる支持基板と、を具備し、
前記第１の凸状外部接続端子又は前記第２の凸状外部接続端子は複数個配設されており、前記複数の第１の凸状外部接続端子又は前記複数の第２の凸状外部接続端子は、前記外部接続用端子パッドの列方向に対して直角方向に並んで配設され、
前記第１の凸状外部接続端子がはんだからなる接続部材を介して前記導電層に接続されるとともに、前記第２の凸状外部接続端子が当該接続部材を介して前記外部接続用端子パッドに接続されてなることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置であって、
前記外部接続用端子パッドにおける前記第１の凸状外部接続端子の配設箇所と、前記導電層における前記第２の凸状外部接続端子の配設箇所とは、当該半導体装置の幅方向において位置が異なっており、
前記第１の凸状外部接続端子の先端面の位置と、前記第２の凸状外部接続端子の先端面の位置は、当該半導体装置の厚さ方向において相違している、ことを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置であって、
前記第１の凸状外部接続端子又は前記第２の凸状外部接続端子の少なくとも一方は複数個配設されており、
隣り合う前記第１の凸状外部接続端子の間に前記第２の凸状外部接続端子が、又は隣り合う前記第２の凸状外部接続端子の間に前記前記第１の凸状外部接続端子が配設されていることを特徴とする半導体装置。
【請求項６】
請求項１乃至５いずれか一項記載の半導体装置であって、
前記半導体素子は第１の半導体素子として機能し、
前記第１の半導体素子の上に第２の半導体素子が接着固定されていることを特徴とする半導体装置。
【請求項７】
支持基板と、
前記支持基板の上に実装された配線基板を介して前記支持基板に接続され、前記配線基板の上に実装された半導体素子と、を備えた半導体装置であって、
前記半導体素子の半導体基板の主面のうち、前記配線基板に面した側の面に複数個の半導体素子外部接続用端子パッドが列状に並んで配設され、
当該半導体素子外部接続用端子パッド上に少なくとも一つの第１の凸状外部接続端子が配設され、
前記配線基板の主面のうち、前記半導体素子に面した側の面に複数個の配線基板外部接続用端子パッドが配設され、当該配線基板外部接続用端子パッド上に少なくとも一つの第２の凸状外部接続端子が配設され、
前記第１の凸状外部接続端子又は前記第２の凸状外部接続端子の少なくとも一方は複数個配設されており、
前記複数個の第１の凸状外部接続端子又は前記複数個の第２の凸状外部接続端子は、前記外部接続用端子パッドの列方向に対して直角方向に並んで配設され、
前記第１の凸状外部接続端子がはんだからなる接続部材を介して前記配線基板外部接続用端子パッドに接続されるとともに、前記第２の凸状外部接続端子が当該接続部材を介して前記半導体素子外部接続用端子パッドに接続されてなることを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置であって、
前記半導体素子外部接続用端子パッドにおける前記第１の凸状外部接続端子の配設箇所と、前記配線基板外部接続用端子パッドにおける前記第２の凸状外部接続端子の配設箇所とは、当該半導体装置の幅方向において位置が異なっており、
前記第１の凸状外部接続端子の先端面の位置と、前記第２の凸状外部接続端子の先端面の位置は、当該半導体装置の厚さ方向において相違している、ことを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置であって、
隣り合う前記第１の凸状外部接続端子の間に前記第２の凸状外部接続端子が、又は隣り合う前記第２の凸状外部接続端子の間に前記前記第１の凸状外部接続端子が配設されていることを特徴とする半導体装置。
【請求項１０】
請求項７乃至９いずれか一項記載の半導体装置であって、
前記配線基板は、シリコンから成ることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、より具体的には、支持基板の主面に選択的に配設された導電層に対して、半導体素子の主面上に配設された凸状電極が接続固着されて構成される半導体装置の電極接続構造に関する。
【背景技術】
【０００２】
ガラスエポキシ樹脂などの絶縁性樹脂を基材とし、その表面に銅（Ｃｕ）などからなる導電層が選択的に配設された配線用基板を複数積層して形成された支持基板を用い、その一方の主面に選択的に配設された導電層に、半導体集積回路素子（以下半導体素子と称する）の主面に配設された凸状電極が接続され、一方、前記支持基板の他方の主面には選択的に形成された導電層の表面に球状電極端子などの外部接続端子が配設されてなる半導体装置がある。即ち、半導体素子は所謂フェイスダウン状態で、支持基板に搭載されている。
【０００３】
かかる構成に於いては、前記半導体素子の主面にあって、外部接続用端子パッド上に所謂ボールボンディング法によって金（Ａｕ）ボールが圧接固着・接続されて台座部及び当該台座部上に突出する部位からなる凸状の外部接続端子が形成される。尚、当該突出する部位は、必要に応じて平坦化処理がなされる。このように、金線など軟質の金属線を用いて形成され、台座部とその上に突出する部位とからなる端子構造は、スタッドバンプ（Ｓｔｕｄ  ｂｕｍｐ）と称される。
【０００４】
このように、台座部とその上に突出する部位とからなる端子構造は、その表面積が大きいことから、前記支持基板上の導電層に対して、はんだなどの導電性部材をもって容易に接続固着される。
【０００５】
このような接続形態は比較的安価に実施することができることから、外部接続端子数が数個〜数百個の比較的小型の半導体素子への適用がなされている。
【特許文献１】特開平２−１６３９５０号公報
【特許文献２】特開平１０−１１７０６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述の半導体装置を形成する際には、例えば支持基板の一方の主面に配設された導電層の表面に選択的にはんだなどの導電性部材を配設した後、当該導電性部材上に半導体素子の凸状外部接続端子を接触させ、かかる状態に於いて導電性部材の融点以上の温度に加熱して当該導電性部材を溶融せしめる。
【０００７】
しかる後、常温など導電性部材の融点以下の温度とすることにより当該導電性部材は固化し、半導体素子の凸状外部接続端子は、支持基板上の導電層に機械的・電気的に接続される。
【０００８】
ところが、この様に昇温・降温工程が執られることから、半導体素子と支持基板との熱膨張係数の違いに基づく応力が半導体素子の凸状外部接続端子と支持基板上の導電層との間に於ける導電性部材部分に集中して、当該導電性部材にクラック（割れ）を生じ、半導体素子の凸状外部接続端子と支持基板上の導電層との電気的接続が破断されてしまう。
【０００９】
降温直後にあってはクラックが生じなくとも、半導体素子の凸状外部接続端子と支持基板の導電層との間に於ける導電性部材部分には応力が集中して残存することから、その後の製造工程に於ける温度変化あるいは振動などによりクラックを生じてしまう。
【００１０】
更に、製造工程に於いてはクラックを生ずることがなかった場合であっても、半導体装置として実働する際にクラックを生ずる可能性が残り、半導体装置としての信頼性の低下を招来してしまう。
【００１１】
前記支持基板として両面配線基板など板厚の薄い基板を用いる場合には、その反り量が大きいことから、クラックの発生を招来する可能性が大きい。
【００１２】
そこで、本発明は、上記の点に鑑みてなされたものであって、このような半導体装置に於ける、半導体素子の凸状外部接続端子と支持基板上の導電層との間の機械的・電気的接続を高い信頼性をもって実現することができる半導体装置構造を提供することを本発明の目的とする。
【課題を解決するための手段】
【００１３】
本発明の一観点によれば、半導体基板の一方の主面に外部接続用端子パッドを具備する半導体素子が、前記外部接続用端子パッド上に配設された凸状外部接続端子及びはんだからなる接続部材を介して、支持基板上の導電層に接続される半導体装置であって、前記外部接続用端子パッドは、前記半導体基板上に複数個列状に並んで配設され、前記外部接続用端子パッドは複数個の凸状外部接続端子を具備し、前記凸状外部接続端子は、前記外部接続用端子パッドの列方向に対して直角方向に並んで配設され、前記接続部材は当該複数個の凸状外部接続端子を共通に被覆してなることを特徴とする半導体装置が提供される。
【００１４】
本発明の別の観点によれば、半導体基板、前記半導体基板の一方の主面に複数個列状に並んで配設された外部接続用端子パッド、及び前記外部接続用端子パッド上に複数個配設された凸状外部接続端子を具備する半導体素子と、絶縁性基板、前記絶縁基板の一方の主面に配設された導電層、及び前記絶縁基板の前記一方の主面上に配設されて前記導電層を選択的に被覆する絶縁層を具備する支持基板と、前記絶縁層に被覆されない前記導電層に、前記複数個の凸状外部接続端子を共通に被覆して固着するはんだからなる接続部材と、を具備し、前記凸状外部接続端子は、前記外部接続用端子パッドの列方向に対して直角方向に並んで配設されることを特徴とする半導体装置が提供される。
【００１５】
本発明の更に別の観点によれば、半導体基板の一方の主面に複数個の外部接続用端子パッドが列状に並んで配設され、当該外部接続用端子パッド上に少なくとも一つの第１の凸状外部接続端子が配設されてなる半導体素子と、前記外部接続用端子パッドに対応した複数個の導電層が配設され、当該導電層上に少なくとも一つの第２の凸状外部接続端子が配設されてなる支持基板と、を具備し、前記第１の凸状外部接続端子又は前記第２の凸状外部接続端子は複数個配設されており、前記複数の第１の凸状外部接続端子又は前記複数の第２の凸状外部接続端子は、前記外部接続用端子パッドの列方向に対して直角方向に並んで配設され、前記第１の凸状外部接続端子がはんだからなる接続部材を介して前記導電層に接続されるとともに、前記第２の凸状外部接続端子が当該接続部材を介して前記外部接続用端子パッドに接続されてなることを特徴とする半導体装置が提供される。
【００１６】
本発明の更に別の観点によれば、支持基板と、前記支持基板の上に実装された配線基板を介して前記支持基板に接続され、前記配線基板の上に実装された半導体素子と、を備えた半導体装置であって、前記半導体素子の半導体基板の主面のうち、前記配線基板に面した側の面に複数個の半導体素子外部接続用端子パッドが列状に並んで配設され、
当該半導体素子外部接続用端子パッド上に少なくとも一つの第１の凸状外部接続端子が配設され、前記配線基板の主面のうち、前記半導体素子に面した側の面に複数個の配線基板外部接続用端子パッドが配設され、当該配線基板外部接続用端子パッド上に少なくとも一つの第２の凸状外部接続端子が配設され、前記第１の凸状外部接続端子又は前記第２の凸状外部接続端子の少なくとも一方は複数個配設されており、前記複数個の第１の凸状外部接続端子又は前記複数個の第２の凸状外部接続端子は、前記外部接続用端子パッドの列方向に対して直角方向に並んで配設され、前記第１の凸状外部接続端子がはんだからなる接続部材を介して前記配線基板外部接続用端子パッドに接続されるとともに、前記第２の凸状外部接続端子が当該接続部材を介して前記半導体素子外部接続用端子パッドに接続されてなることを特徴とする半導体装置が提供される。
【発明の効果】
【００１７】
本発明によれば、半導体素子に於ける一つの外部接続端子パッド上には複数個、即ち少なくとも２個の凸状外部接続端子が配設される。
【００１８】
これにより、半導体素子の一つの外部接続端子に於ける凸状外部接続端子と支持基板上の導電層との対向面積が、前記従来技術に比してほぼ倍増する。即ち、半導体素子の凸状外部接続端子と支持基板上の導電層との間に介在される接続部材との接触面積が増加することから、前記昇温・降温の際に生じるストレスが当該凸状外部接続端子と支持基板上の導電層との間に集中し、或いは残存したとしても、当該ストレスはより広い範囲に分散される。
【００１９】
この結果、半導体素子の凸状外部接続端子と支持基板上の導電層との間に於ける接続部材の全域に跨がってクラックを生ずる恐れが大きく低減する。
【００２０】
従って、当該半導体素子と支持基板との間の電気的・機械的接続が、高い信頼性をもって実現される。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について説明する。
【実施例１】
【００２２】
本発明に基づき、半導体素子の凸状外部接続端子と支持基板上の導電層との間の機械的・電気的接続がなされた、本発明の第１の実施例である半導体装置を、図１に示す。
【００２３】
同図に於いて、１１はガラスエポキシ樹脂などの絶縁性樹脂を基材とし、その表面に銅（Ｃｕ）などからなる配線層が選択的に配設された基板が複数積層されて形成された支持基板である。当該支持基板１１は、インターポーザー或いは配線基板と称される場合もある。
【００２４】
また、１２Ａは当該支持基板１１の一方の主面上に選択的に配設された導電層であって、銅（Ｃｕ）層から構成されている。当該導電層１２Ａは、当該支持基板１１に搭載される半導体素子（後述）の外部接続端子が接続される導電層および配線層を含み、当該半導体素子の外部接続端子が接続される領域を除いてソルダーレジスト層１３Ａにより選択的に被覆されている。即ち、当該ソルダーレジスト層１３Ａは、導電層１２Ａに於ける、半導体素子との接続領域を画定している。
【００２５】
また、１００は、シリコン（Ｓｉ）半導体基板１０１を用い、周知の半導体製造プロセスをもって形成された半導体集積回路素子（以下半導体素子と称する）である。
【００２６】
勿論、半導体基板として、ガリウム砒素（ＧａＡｓ）等の化合物半導体を適用した半導体集積回路素子を具備する半導体装置に対しても本発明を適用することができる。
【００２７】
本実施例にあっては、当該半導体基板１０１の一方の主面に選択的に（例えば、当該主面の四辺近傍において当該四辺に沿って、又は対向する二辺近傍において当該二辺に沿って）配設された複数個の外部接続用パッド１０２には、それぞれ２個の凸状外部接続端子１０３Ａ、１０３Ｂが並設されている。
【００２８】
即ち、当該外部接続用パッド１０２上に於いて、凸状外部接続端子１０３Ａ、１０３Ｂは、半導体素子１００の縁部の延びる方向に対して直角方向に並んで配設されている。
【００２９】
尚、ここでは、当該半導体素子１００にあって、シリコン半導体基板１０１内に形成された能動素子及び／或いは受動素子、並びに当該一方の主面上に形成された多層配線層及び／或いは再配線層を図示することを省略している。
【００３０】
前記外部接続用パッド１０２は、アルミニューム（Ａｌ）、銅（Ｃｕ）、及びこれらの合金（例えば、Ａｌ９５％−Ｃｕ５％合金等）等をもって形成されており、また凸状外部接続端子１０３は、前述の従来技術と同様、所謂ボールボンディング法によって金（Ａｕ）ボールが圧接固着・接続されて台座部が形成され、更に当該台座部上に突出する部位からなる凸状の外部接続端子が一体に形成されている。金線の突出部分の頂部は必要に応じて平坦化処理がなされる。
【００３１】
なお、外部接続端子パッド１０２の露出表面（最上層）には、電解めっき法又は蒸着法等により金（Ａｕ）層を形成しておくことが望ましい。
【００３２】
かかる半導体素子１００の凸状外部接続端子１０３Ａ、１０３Ｂと、これに対応する前記支持基板１１上の導電層１２Ａは、はんだ或いは導電性接着剤等からなる接続部材１４によって共通に被覆され、機械的・電気的に接続されている。並設された２個の凸状外部接続端子１０３Ａ、１０３Ｂは、広い接触面積をもって、導電層１２Ａに接続・固着されている。
【００３３】
即ち、当該半導体素子１００は、支持基板１１の一方の主面上にフリップチップ（フェイスダウン）方式をもって搭載・固着されている。
【００３４】
そして、当該半導体素子１００と支持基板１１の一方の主面との間には、エポキシ系樹脂を主体とするアンダーフィル材１５が充填されている。
【００３５】
一方、前記支持基板１１の他方の主面には、外部接続端子１６の配設用或いは配線層を含む導電層１２Ｂが選択的に配設されている。当該導電層１２Ｂはソルダーレジスト層１３Ｂにより選択的に被覆されており、当該ソルダーレジスト層１３Ｂは外部接続端子１６の配設領域を画定している。当該ソルダーレジスト層１３Ｂにより画定された導電層１２Ｂには、はんだを主体とする外部接続端子１６が配設されている。
【００３６】
尚、かかる支持基板１１に於ける外部接続用端子部の配設構造は、ここに示す形態に特定されるものではない。支持基板１１の一方の主面、即ち半導体素子１００が搭載される主面に於いて、当該半導体素子１００の周囲に外部接続用端子を配設することも可能であり、また外部接続用端子の導出構造もワイヤボンディング法、ボール・グリッド・アレイ（ＢＧＡ）構造など適宜選択することができる。
【００３７】
また、当該支持基板１１は、前述の多層構造の配線基板に限られるものではなく、単一の絶縁基板の表裏両面に導電層が配設された所謂両面配線基板、或いは単一の絶縁基板の片面に導電層が配設された片面配線基板を適用することもできる。
【００３８】
前記支持基板１１の一方の主面に於いて、半導体素子１００の凸状外部接続端子１０３Ａ、１０３Ｂが接続される導電層１２Ａの平面形状を、図２（ａ）〜（ｃ）に示す。ここでは、導電層１２Ａが３本（条）並んで配設された状態に於ける形態を示す。
【００３９】
同図（ａ）に示される形態にあっては、ソルダーレジスト層１３Ａによって半導体素子１００の凸状外部接続端子との接続領域２００が規定される導電層１２Ａは、当該ソルダーレジスト層１３Ａ下に延在する領域と同一の幅を有している。接続領域２００内にあって、円２０１は、半導体素子１００の凸状外部接続端子１０３Ａ、１０３Ｂが接続される部位を示す。
【００４０】
また、同図（ｂ）に示される形態にあっては、ソルダーレジスト層１３Ａによって半導体素子１００の凸状外部接続端子との接続領域２００が規定される導電層１２Ａは、当該ソルダーレジスト層１３Ａ下に延在する領域よりも幅広とされている。接続領域２００内にあって、円２０１は、半導体素子１００の凸状外部接続端子１０３Ａ、１０３Ｂが接続される部位を示す。
【００４１】
かかる形態によれば、前記（ａ）に示す形態に比して、接続領域２００に収容可能な接続部材１４の量を増加させることができ、凸状外部接続端子１０３Ａ、１０３Ｂと、導電層１２Ａとの接続をより強固に行うことができる。
【００４２】
一方、同図（ｃ）に示される形態にあっては、ソルダーレジスト層１３Ａによって半導体素子１０１の凸状外部接続端子との接続領域２００が規定される導電層１２Ａは、当該ソルダーレジスト層１３Ａ下に延在する領域よりも幅広とされ、且つ半導体素子１００の凸状外部接続端子１０３Ａ、１０３Ｂが接続される部位の間２０３にあってはその幅を狭く、ソルダーレジスト層１３Ａ下に延在する領域と同等の幅とされている。
【００４３】
かかる形態によれば、前記（ａ）に示す形態に比して、接続領域２００に収容可能な接続部材１４の量を増加させることができ、且つ凸状外部接続端子１０３Ａ、１０３Ｂが接続される部位間にあっては幅狭とされていることにより、接続部材１４の量が過多にならないように所定の量に制御することが容易となる。
【００４４】
これにより、凸状外部接続端子１０３Ａ、１０３Ｂと導電層１２Ａとの接続を、より強固に行うことができ、且つ半導体素子１００の外部接続用パッド１０２のパッドピッチが微細になった場合であっても、隣接する外部接続用パッド間での接続部材１４のブリッジによる短絡の発生を抑制することができる。
【００４５】
このように、図２（ａ）乃至（ｃ）に示す構成にあっては、支持基板１１上に配設された導電層１２Ａは、半導体素子１０１の凸状外部接続端子１０３が接続される接続領域２００を表出し、当該接続領域２００の周囲はソルダーレジスト層１３Ａにより被覆された構造を有する。
【００４６】
前記支持基板１１の一方の主面に於いて、半導体素子１００の凸状外部接続端子１０３Ａ、１０３Ｂが接続される導電層１２Ａを覆うソルダーレジスト１３Ａの被覆形状は、このような形状に限られるものではない。
【００４７】
当該ソルダーレジスト１３Ａの被覆形状の変形例を、図３に示す。同図（ａ）乃至（ｃ）に示される導電層１２Ａの形状は、前記図２（ａ）乃至（ｃ）に示される導電層の形状に対応している。
【００４８】
図３に示される例にあっては、隣接する導電層１２Ａは、接続領域２０１から離間した位置に於いて、ソルダーレジスト１３Ａにより共通に被覆されている。隣接する接続領域２０１間にはソルダーレジスト１３Ａは配設されておらず、支持基板１１が表出している。
【００４９】
この様なソルダーレジストの被覆形態は、導電層１２Ａの配設される間隔がより狭くされた場合に適用することができる。
【００５０】
前記半導体素子１００に於いて、一つの外部接続用パッド１０２上に並設された凸状外部接続端子１０３Ａ、１０３Ｂの形態を図４に示す。同図（ａ）は当該凸状外部接続端子１０３Ａ、１０３Ｂの配置の平面形状を示し、同図（ｂ）は同図（ａ）のＸ−Ｘ断面を示す。
【００５１】
同図に於いて、１０１はシリコン半導体基板、１０４は窒化シリコン（Ｓｉ３Ｎ４）などからなる表面保護膜を示す。 尚、シリコン半導体基板１０１の主面に於ける他の導電層、絶縁層の表示は省略している。
【００５２】
同図に於いて、凸状外部接続端子１０３Ａ、１０３Ｂは、前述の如く、金（Ａｕ）ボールが圧接固着・接続されて台座部３０１及び当該台座部３０１上に突出する部位３０２からなり、一体に凸状に形成される。当該突出する部位３０２は、ボンディングツール（図示せず）の先端部の形状により前記金ボールの一部が整形されて生ずるものであって、必要に応じて平坦化処理がなされるが、ここでは当該平坦化処理を施していない。
【００５３】
かかる形態に於いて、凸状外部接続端子１０３Ａと１０３Ｂは、できるだけ近接して配置されることが望ましい。
【００５４】
前記ボンディングツールの先端部の形状により制限を受けるものであるが、凸状外部接続端子１０３Ａの台座部３０１Ａと凸状外部接続端子１０３Ｂの台座部３０１Ｂとがより近接して配置されることにより両端子間の空間が減少し、これにより前記接続部材１４の回り込みが容易になされ、両端子間に当該接続部材１４の未充填領域（ボイド）を生じない。
【００５５】
未充填領域を生じないことから、半導体素子１００と支持基板１１との間隙部にアンダーフィル材１５を充填する際に、両端子間にアンダーフィル材１５の未充填領域が生じることを抑制することができる。これにより、アンダーフィル材１５内に於けるボイドの存在に起因する半導体装置の信頼性の低下を抑制することができる。
【００５６】
本実施例に於ける半導体装置の製造工程を、図５に示す。
【００５７】
同図（ａ）は、ボンディングステージ４０１上に載置・固定された支持基板１０１と、吸着用治具４０２に吸着保持された半導体素子１００とを対向させた状態を示す。
【００５８】
支持基板１１の一方の主面に於ける導電層１２Ａには、予め例えば錫（Ｓｎ）を主体とするはんだ（半田）からなる接続部材１４が選択的に被覆されている。
【００５９】
当該接続部材１４は、印刷法、メッキ法或いは蒸着・リフロー法などにより、被着・形成することができ、その厚さは５μｍ〜７０μｍ程とされる。尚、導電層１２Ａは厚さ９μｍ〜２５μｍ程の銅（Ｃｕ）から形成されるが、他の材料から適宜選択することができる。
【００６０】
また、ソルダーレジスト層１３Ａは例えば５μｍ〜２５μｍ程の厚さとされる。
【００６１】
尚、支持基板１１に於ける外部接続用端子部の構成は、前述の如く種々選択可能であることから、ここでは当該支持基板１１の他方の主面に於ける導電層などの表示を省略する。
【００６２】
一方、半導体素子１００にあっては、シリコン半導体基板１０１の主面上に形成された多層配線層を含む絶縁層を介して配設された外部接続用端子パッド１０２上に、本発明思想に従って凸状外部接続端子１０３Ａ、１０３Ｂが配設されている。
【００６３】
外部接続用端子パッド１０２は、厚さ０．４μｍ〜１．５μｍ程のアルミニューム（Ａｌ）から形成されている。
【００６４】
また、凸状外部接続端子１０３Ａ、１０３Ｂは、外部接続用端子パッド１０２表面に所謂ボールボンディング法によって金（Ａｕ）ボールが圧接固着・接続されて、台座部（図４、３０１）が形成され、更に当該台座部上に突出する部位（図４、３０２）からなる凸状をもって一体に形成されている。
【００６５】
当該台座部の直径は３０μｍ〜６０μｍ、厚さは５μｍ〜２５μｍ程とされ、一方突出する部位は直径１０μｍ〜５０μｍ、その高さは１０μｍ〜７０μｍ程とされる。
【００６６】
これらの寸法は、半導体素子に於ける設計ルールに基づき、端子パッドの面積、隣接する間隔或いは半導体装置として求められる高さなどから、適宜選択される。
【００６７】
なお、外部接続用端子パッド１０２表面への凸状外部接続端子１０３Ａ、１０３Ｂの形成は、上述したボールボンディング法の他、電解めっき法又は無電解めっき法により外部接続用端子パッド１０２表面に金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等の金属を析出させるめっき法を用いることで形成してもよい。
【００６８】
また、外部接続用端子パッド１０２の露出表面（最上層）には、電解めっき法又は蒸着法等により金（Ａｕ）層を形成しておくことが望ましい。
【００６９】
このように、導電層１２Ａと凸状外部接続端子１０３Ａ、１０３Ｂとが位置合わせされ、対向された状態で、ボンディングステージ４０１を加熱・昇温して、前記接続部材１４の融点以上の温度に加熱すると共に、前記吸着用治具４０２を降下させて、凸状外部接続端子１０３Ａ、１０３Ｂを溶融状態にある接続部材１４中に圧入する。
【００７０】
この結果、当該接続部材１４は、凸状外部接続端子１０３Ａ、１０３Ｂを覆うと共に、外部接続用端子パッド１０２の露出表面にも接して、導電層１２Ａと外部接続用端子パッド１０２との間を結合する。この時、凸状外部接続端子１０３Ａと１０３Ｂとの間の空間も、当該接続部材１４により充填される。かかる状態を、同図（ｂ）に示す。
【００７１】
尚、ボンディングステージ４０１を加熱・昇温する代わりに、半導体素子１００を、予め所定温度（例えば２８０℃〜３００℃）に加熱された吸着用治具４０２に吸着・保持し、加熱・昇温された凸状外部接続端子１０３Ａ、１０３Ｂを接続部材１４に接触させることにより、当該接続部材１４を昇温・溶融させてもよい。
【００７２】
また、ボンディングステージ４０１を予め所定温度（例えば５０℃〜１００℃）に加熱して、支持基板１１に対し予熱を印加しておくことにより、接続部材１４をより短時間で昇温させることができる。
【００７３】
このように、支持基板１１上の導電層１２Ａに半導体素子１００の凸状外部接続端子１０３Ａ、１０３Ｂが接続・固着され、当該支持基板１１に半導体素子１００が搭載された後、当該支持基板１１と半導体素子１００との間に、エポキシ系樹脂を主体とするアンダーフィル材１５が充填される。かかる状態を、同図（Ｃ）に示す。
【００７４】
しかる後、支持基板１１の前記一方の主面或いは他方の主面に、必要とする外部接続端子を形成する。
【実施例２】
【００７５】
本発明の第２の実施例に於ける半導体装置を、図６及び図７に示す。
【００７６】
図７は、図６に示される半導体素子１５０が支持基板１１上に搭載された半導体装置構造を示し、図７に於ける半導体素子１５０は、図６のＸ−Ｘ'断面を示す。
【００７７】
尚、前記第１の実施例に於ける構造と対応する部位には同一の符号を付している。
【００７８】
図６及び図７を参照するに、当該第２の実施例に於ける半導体装置にあっては、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等、複数個の外部接続用パッド１５２が半導体基板１５１の中央部に列状に並んで配設された構造を有する半導体素子１５０が、支持基板１１にフリップチップ接続されている。
【００７９】
本実施例に於ける半導体装置に於いては、前記第１の実施例に於ける半導体装置と同様に、外部接続用パッド１５２上に並設された凸状外部接続端子１５３Ａ、１５３Ｂは、当該凸状外部接続端子１５３Ａ、１５３Ｂを共通に被覆する接続部材１４を介して、支持基板１１の一方の主面上に配設された導電層１２Ａに固着されている。
【００８０】
本実施例に於ける半導体装置にあっては、半導体素子１５０に於ける複数個の外部接続用パッド１５２が、半導体基板１５１の略中央に列状に配設されている。
【００８１】
従って、当該半導体装置の製造工程に於いて、或いは当該半導体装置に於いて、半導体素子１５０の半導体基板１５１の略中央に配設された凸状外部接続端子１５３Ａ、１５３Ｂと支持基板１１上の導電層１２Ａとの間に於ける接続部材１４に、半導体素子１５０と支持基板１１との熱膨張係数の違いに基づく応力が集中して、当該接続部材１４にクラックを生じ、凸状外部接続端子１５３Ａ、１５３Ｂと導電層１２Ａとの電気的接続が破断されてしまう恐れがある。
【００８２】
しかしながら、本実施例に於いても、１つの外部接続用パッド１５２に、２個の凸状外部接続端子１５３Ａ、１５３Ｂが配設され、当該凸状外部接続端子１５３Ａ、１５３Ｂは、当該凸状外部接続端子１５３Ａ、１５３Ｂを共通に被覆する接続部材１４を介して、支持基板１１の一方の主面上に配設された導電層１２Ａに接続・固着されている。
【００８３】
即ち、当該外部接続用パッド１５２上に於いて、凸状外部接続端子１５３Ａ、１５３Ｂは、当該パッド配列の延びる方向に対して直角方向に並んで配設されている。
【００８４】
従って、半導体素子１５０の凸状外部接続端子１５３Ａ、１５３Ｂと支持基板１１上の導電層１２Ａとの間に介在される接続部材１４との接触面積が増加することから、半導体素子１５０と支持基板１１との熱膨張係数の違いに基づく応力が、当該凸状外部接続端子１５３Ａ、１５３Ｂと導電層１２Ａとの間に集中したとしても、当該応力はより広い範囲に分散される。
【００８５】
従って、半導体素子１５０の凸状外部接続端子１５３Ａ、１５３Ｂと支持基板１１上の導電層１２Ａとの間に於ける接続部材１４の全域に跨がってクラックを生ずる恐れは大きく低減する。このように、本実施例においても、半導体素子１５０と支持基板１１との間の電気的・機械的接続は、高い信頼性をもって実現される。
【００８６】
尚、本実施例に於いても、導電層１２Ａの形状及び配設構造として、前記図２又は図３に示す構造を適用してよく、また凸状外部接続端子１５３Ａ、１５３Ｂの配設形態も前記図４に示す形態を適用することができる。
【００８７】
更に、支持基板１１上に半導体素子１５０を実装する際の工程として、前記図５に示した工程を適用することができる。
【実施例３】
【００８８】
本発明の第３の実施例に於ける半導体装置について、図８を参照して説明する。尚、前記第１の実施例に於ける構造と対応する部位には同一符号を付している。
【００８９】
図８を参照するに、本発明の第３の実施例に於ける半導体装置は、前記第１の実施例に於ける半導体装置の半導体素子１００、即ち支持基板１１上にフリップチップ接続された半導体素子１００（以下、本実施例においては「第１の半導体素子１００」と称する）の背面上に、外部接続用パッド１６１が形成された面を上とした所謂フェイスアップ状態で、第２の半導体素子１６０が載置されてなる半導体素子積層構造を有する。
【００９０】
当該第２の半導体素子１６０は、接着剤１６４を介して第１の半導体素子１００の背面上に固着されている。接着剤１６４としては、エポキシ、ポリイミド等のフィルム状又はペースト状の樹脂接着剤を用いることができるが、これに限定されるものではない。
【００９１】
そして、当該第２の半導体素子１６０の上面に配設された外部接続用パッド１６１と、前記支持基板１１の第２半導体素子用導電層１６２（以下、本実施例においては、前記第１の実施例に於ける導電層１２Ａを第１半導体素子用導電層１２Ａと称する。）は、ボンディングワイヤ１６５により接続されている。
【００９２】
また、第１の半導体素子１００及び第２の半導体素子１６０は、支持基板１１上に於いて、封止樹脂１６６によって樹脂封止されている。封止樹脂１６６としては、シリコン系樹脂、アクリル系樹脂或いはエポキシ系樹脂等を用いることができるが、これらに限定されない。
【００９３】
このように、本実施例の半導体装置は、支持基板１１上に実装された第１の半導体素子１００の上に、第２の半導体素子１６０が載置・積層された構造を有する。
【００９４】
当該半導体装置は、支持基板１１上に第１の半導体素子１００をフリップチップ実装し、次いで、当該第１の半導体素子１００上に第２の半導体素子１６０を接着固定し、当該第２の半導体素子１６０の外部接続用パッド１６１と支持基板１１上の第２半導体素子用導電層１６２とをワイヤボンディングする。
【００９５】
次いで、前記支持基板１１、第１の半導体素子１００及び第２の半導体素子１６０を、封止樹脂１６６により樹脂封止し、しかる後支持基板１１の他方の主面に外部接続端子１６を形成する。
【００９６】
この様に、本実施例に於いても、第１の半導体素子１００の１つの外部接続用パッド１０２には２個の凸状外部接続端子１０３Ａ、１０３Ｂが配設され、当該凸状外部接続端子１０３Ａ、１０３Ｂは、当該凸状外部接続端子１０３Ａ、１０３Ｂを共通に被覆する接続部材１４を介して支持基板１１の一方の主面上に配設された導電層１２Ａに接続・固着されている。
【００９７】
従って、第１の半導体素子１００の凸状外部接続端子１０３Ａ、１０３Ｂと支持基板１１上の導電層１２Ａとの間に介在される接続部材１４との接触面積が増加する。
尚、外部接続用パッド１０２に於いて、凸状外部接続端子１０３Ａ及び凸状外部接続端子１０３Ｂは、半導体素子１００の縁部の延びる方向に対して直角方向に並んで配設されている。
【００９８】
この為、前記製造工程中、印加される熱応力及び／或いは機械的応力等により、或いは第１の半導体素子１００と支持基板１１との熱膨張係数の相違によって、第１の半導体素子１００の半導体基板１０１に配設された凸状外部接続端子１０３Ａ、１０３Ｂと支持基板１１上の導電層１２Ａとの間に設けられた接続部材１４に応力が集中したとしても、当該応力はより広い範囲に分散される。
【００９９】
よって、第１の半導体素子１００の凸状外部接続端子１０３Ａ、１０３Ｂと支持基板１１上の導電層１２Ａとの間に於ける接続部材１４の全域に跨がってクラックを生ずる恐れは大きく低減する。
【０１００】
このように、本実施例に於いても、第１の半導体素子１００と支持基板１１との間の電気的・機械的接続は、高い信頼性をもって実現される。
【０１０１】
尚、本実施例に於いても、導電層１２Ａの形状及び配設構造として、前記図２又は図３に示す構造を適用してよく、また凸状外部接続端子１０３Ａ、１０３Ｂの配設形態も前記図４に示す形態を適用することができる。
【０１０２】
更に、支持基板１１上に半導体素子１００を実装する際の工程として、前記図５に示した工程を適用することができる。
【実施例４】
【０１０３】
本発明の第４の実施例に於ける半導体装置を、図９及び図１０に示す。当該第４の実施例に於ける半導体装置の断面構造を図９に示し、図９に於いて破線で囲んだ部分を図１０に拡大して示す。なお、本実施例の説明に於いて、前記第１乃至第３の実施例に於ける部位と対応する部位については同じ符号を付し、その詳細な説明は省略する。
【０１０４】
図９を参照するに、本実施例に於ける半導体装置にあっては、支持基板１１の上に、配線基板６００を介して半導体素子５００が搭載されている。
【０１０５】
当該配線基板６００は、支持基板１１と半導体素子５００とを接続する中継基板（ターミナルチップ）として機能する。
【０１０６】
前記支持基板１１の一方の主面上には、銅（Ｃｕ）層からなる導電層１１２Ａが選択的に配設されている。
【０１０７】
当該導電層１１２Ａは、支持基板１１と配線基板６００とを接続するボンディングワイヤ２６５が接続される導電層及び配線層を含み、ボンディングワイヤ２６５が接続される領域を除いてソルダーレジスト層１３Ａにより選択的に被覆されている。即ち、当該ソルダーレジスト層１３Ａは、導電層１１２Ａに於ける、配線基板６００との接続領域を画定している。
【０１０８】
一方、前記配線基板６００は、例えばガラスエポキシ、ガラスビスマレイミドトリアジン（ＢＴ：Ｂｉｓｍａｌｅｉｍｉｄｅ−Ｔｒｉａｚｉｎｅ）或いはポリイミド等からなる有機絶縁性基板をもって構成され、接着剤１６４を介して支持基板１１上に固着されている。
【０１０９】
当該配線基板６００の上面、即ち半導体素子５００が載置される面には、当該半導体素子５００の外部接続用パッドに対応して、銅（Ｃｕ）から成る外部接続用パッド６１２Ａが複数個配設され、当該外部接続用パッド６１２Ａには、それぞれ一つの凸状外部接続端子６０３が配設されている。
【０１１０】
また、配線基板６００の上面にあって、前記半導体素子５００の周囲に位置して、銅（Ｃｕ）から成る外部接続用パッド６１２Ｂが複数個配設されている。当該外部接続用パッド６１２Ｂは、配線基板６００の主面の四辺または対向する二辺の近傍に設けられる。
【０１１１】
前記外部接続用パッド６１２Ａは、配線基板６００の表面或いは内部に形成された配線層（図示せず）をもって、対応する外部接続用パッド６１２Ｂに接続されている。
【０１１２】
当該パッド６１２Ａ、６１２Ｂの表面には、下層側からニッケル（Ｎｉ）／金（Ａｕ）、或いは下層側から銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）からなるめっき層が形成されていることが好ましい。
【０１１３】
また、前記半導体素子５００は、第１乃至第３の実施例における半導体素子１００と同様、シリコン（Ｓｉ）、或いはガリウム砒素（ＧａＡｓ）等の半導体基板を用い、周知の半導体製造プロセスをもって形成されている。
【０１１４】
当該半導体素子５００の主面には、複数個の外部接続用パッド５０２が設けられ、当該外部接続用パッド５０２上には、一つの凸状外部接続端子５０３が配設されている。
【０１１５】
当該半導体素子５００は、前記配線基板６００上に所謂フリップチップ方式をもって実装される。この時、当該半導体素子５００の外部接続用パッド５０２上に設けられた凸状外部接続端子５０３と、配線基板６００の外部接続用パッド６１２Ａ上に設けられた凸状外部接続端子６０３は、互いにその先端部を対向することなく、即ち当該半導体層素子５００の表面或いは配線基板６００の表面と平行な平面に於いて位置が異ならしめられた状態とされる。当該凸状外部接続端子５０３、凸状外部接続端子６０３は、半導体素子５００の縁部の延びる方向に対して直角方向に並んで配設されている。
【０１１６】
加えて、当該凸状外部接続端子５０３、凸状外部接続端子６０３は、前記平面に垂直な方向、即ち半導体素子５００或いは配線基板６００の厚さ方向には重畳した（互いに入り込んだ）状態とされる。
【０１１７】
そして、当該凸状外部接続端子５０３と凸状外部接続端子６０３は、はんだ或いは導電性接着剤等からなる接続部材１４により機械的・電気的に接続され、また半導体素子５００と配線基板６００との間にはエポキシ系樹脂を主体とするアンダーフィル材１５が充填されて、半導体素子５００は配線基板６００に固着されている。
【０１１８】
そして、配線基板６００に於ける外部接続用パッド６１２Ｂと、前記支持基板１１の導電層１１２Ａは、ボンディングワイヤ２６５により接続されている。
【０１１９】
更に、前記支持基板１１、第１の半導体素子１００は、支持基板１１上にあって封止樹脂１６６により樹脂封止され、支持基板１１の他方の主面には外部接続端子１６が配設されている。
【０１２０】
この様な構造に於いて、前記配線基板６００としては、セラミック、ガラス等の無機絶縁性基板、或いはシリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）等の半導体基板を適用することができる。
【０１２１】
配線基板６００として、半導体基板を適用した場合には、半導体素子の形成と同様のウエハプロセスを適用し、前記外部接続用パッド６１２を、アルミニューム（Ａｌ）、銅（Ｃｕ）、及びこれらの合金（例えば、Ａｌ９５％−Ｃｕ５％合金等）等をもって形成することができる。
【０１２２】
また配線基板６００を、当該配線基板６００上に実装される半導体素子５００と同じシリコン（Ｓｉ）により形成することにより、両者の熱膨張係数を略同一にすることができ、半導体素子５００の外部接続用パッド５０２と配線基板６００の外部接続用パッド６０２との間に配設される接続部材１４に於ける応力の集中を低減することができる。
【０１２３】
従って、半導体素子５００と配線基板６００との間の電気的・機械的接続を高い信頼性をもって実現することができる。
【０１２４】
ウエハプロセスの適用により、外部接続用パッド５０２及び外部接続用パッド６１２Ｂのピッチをより微細なものとすることができ、半導体装置の小型化及び高集積化を図ることができる。更に、半導体素子５００の外部接続用パッド５０２の配設数を容易に増加させることができ、半導体装置の高機能化及び多ビット化に対応することができる。
【０１２５】
また、前記配線基板６００として半導体基板を適用した場合には、当該配線基板６００に半導体集積回路が形成されてもよい。
【０１２６】
当該配線基板６００に半導体集積回路を形成することにより、複数個の半導体素子を３次元に実装してパッケージ化した所謂チップ・オン・チップ（ＣＯＣ：Ｃｈｉｐ−Ｏｎ−Ｃｈｉｐ）型の半導体装置を構成することができ、実装面積をより小とすることができる。
【０１２７】
更に、当該配線基板６００には、必要に応じて多層配線構造が適用されてよく、またその表面或いは内層の配線部に、抵抗素子、容量素子或いはインダクタンス素子等の受動素子が搭載、或いは形成されてもよい。
【０１２８】
前述の如く、本実施例にあっては、半導体素子５００の外部接続用パッド５０２上に設けられた凸状外部接続端子５０３と、配線基板６００の外部接続用パッド６１２Ａ上に設けられた凸状外部接続端子６０３は、互いにその先端部を対向することなく、即ち当該半導体層素子５００の表面或いは配線基板６００の表面と平行な平面に於いて位置が異ならしめられた状態とされ、且つ当該平面に垂直な方向には重畳した（互いに入り込んだ）状態とされて、接続部材１４により機械的・電気的に固着・接続されている。
【０１２９】
かかる凸状外部接続端子５０３と凸状外部接続端子６０３との相互接続構造を、図１０（Ａ）に拡大して示す。
【０１３０】
外部接続用パッド５０２に於ける凸状外部接続端子５０３の配設箇所と外部接続用パッド６１２Ｂに於ける凸状外部接続端子６０３との配設箇所は、半導体素子５００の表面或いは配線基板６００の表面と平行な平面に於いて位置が異ならしめられた状態とされて、図９に於ける横方向即ち半導体素子５００或いは配線基板６００の幅方向に於いて、互いに異なる位置とされている。
【０１３１】
加えて、当該凸状外部接続端子５０３と凸状外部接続端子６０３は、当該平面に垂直な方向、即ち半導体素子５００或いは配線基板６００の厚さ方向には、寸法Ａに相当する高さ分重畳した（互いに入り込んだ）状態とされている。
【０１３２】
この様な接続・固着構造にあっては、凸状外部接続端子５０３と凸状外部接続端子６０３とが横方向に異なる位置に在り、且つその先端部は異なる平面に位置する。
【０１３３】
従って、熱的或いは機械的ストレスによって、凸状外部接続端子５０３の先端部と接続部材１４との界面及び凸状外部接続端子６０３の先端部と接続部材１４との界面にクラックが生じても、一方の凸状外部接続端子の先端部に於けるクラックが他方の凸状外部接続端子の先端部に於けるクラックに伝搬して連続することは生じない。
【０１３４】
従って、当該凸状外部接続端子５０３と凸状外部接続端子６０３の周囲を覆う接続部材１４の全体にわたるクラックの発生、接続部材１４の破断を招来せず、強固な固着・接続が維持される。
【０１３５】
即ち、本実施例に於ける凸状外部接続端子配設構造によれば、接続部材１４において、応力が集中する部位、即ち、クラックが発生し得る部位は分散されるため、半導体素子５００と配線基板６００との間の電気的・機械的接続は高い信頼性をもって実現される。
【０１３６】
前述の如く、前記半導体基板１１、配線基板６００、及び半導体素子５００は、封止樹脂１６６により樹脂封止される。
【０１３７】
従って、本実施例における半導体装置の製造工程中に印加される熱応力及び／或いは機械的応力等により、或いは半導体素子５００、配線基板５００、及び支持基板１１との熱膨張係数の違いに基づき、接続部材１４に応力が集中する恐れがある。
【０１３８】
しかしながら、本実施例に於ける半導体装置にあっては、半導体素子５００の外部接続用パッド５０２上に設けられた凸状外部接続端子５０３と、配線基板６００の外部接続用パッド６１２Ａ上に設けられた凸状外部接続端子６０３は、互いにその先端部を対向することなく、即ち当該半導体層素子５００の表面或いは配線基板６００の表面と平行な平面に於いて位置が異ならしめられた状態とされ、且つ当該平面に垂直な方向には重畳した（互いに入り込んだ）状態とされて、接続部材１４により機械的・電気的に固着・接続されている。
【０１３９】
かかる構成により、応力が集中してクラックが発生し得る部位が分散され、半導体素子５００と配線基板６００との間の電気的・機械的接続は、高い信頼性をもって実現される。
【０１４０】
尚、外部接続用パッド５０２上に設けられた凸状外部接続端子５０３の先端部と、外部接続用パッド６１２Ｂ上に設けられた凸状外部接続端子６０３の先端部が、図１０（ｂ）に示すように、半導体素子５００の厚さ方向（図１０に於ける縦方向）において略一致、即ち同一平面上に位置すると、熱的或いは機械的ストレスによって、凸状外部接続端子５０３と接続部材１４との界面及び凸状外部接続端子６０３の先端部と接続部材１４との界面にクラックが生じた場合、一方の凸状外部接続端子の先端部に於けるクラックが他方の凸状外部接続端子の先端部に於けるクラックに容易に伝搬して連続し、当該接続部材１４が最終的に破断してしまう可能性が大きい。
【０１４１】
本実施例の様に、半導体素子の電極パッドとこれに対応する支持基板上の電極パッドとの間を複数個の凸状外部接続端子を用いて接続する構成に於いて、前記図９、図１０（ａ）に示される如く、当該半導体素子の電極パッドと支持基板上の電極パッドのそれぞれに凸状外部接続端子を配設し、且つ当該凸状外部接続端子の位置ならびに高さを設定する構成は、前記第１乃至第３実施例に於ける半導体素子の搭載構造に適用することができる。
【０１４２】
かかる半導体素子の電極パッドと支持基板上の電極パッドのそれぞれに凸状外部接続端子を配設し、且つ当該凸状外部接続端子の位置ならびに高さを設定する構成を、前記第１実施例に示される半導体装置に適用した例を図１１に示す。
【０１４３】
図１１を参照するに、支持基板１１の導電層１２Ａには、凸状外部接続端子１９が配設され、一方、半導体素子１００の外部接続用パッド１０２には、凸状外部接続端子１１９が配設されている。
【０１４４】
即ち、半導体素子１００の外部接続用パッド１０２上に形成された凸状外部接続端子１９と、支持基板１１の外部接続用パッド１０２上に形成された凸状外部接続端子１１９は、その先端部を対向することなく、即ち当該半導体層素子１００の表面或いは支持基板１１の表面と平行な平面に於いて位置が異ならしめられた状態とされ、且つ当該平面に垂直な方向には重畳した（互いに入り込んだ）状態とされて、接続部材１４により機械的・電気的に固着・接続されている。
【０１４５】
そして、当該凸状外部接続端子１９及び凸状外部接続端子１１９は、半導体素子１００の縁部の延びる方向に対して直角方向に並んで配設されている。
【０１４６】
かかる構成によれば、接続部材１４に於いて応力が集中する部位、即ち、クラックが発生し得る部位が分散されるため、半導体素子１００と支持基板１１との間の電気的・機械的接続は、高い信頼性をもって実現される。
【０１４７】
当該第４の実施例における半導体装置の、製造工程の要部について、図１２を用いて説明する。
【０１４８】
同図（ａ）は、ボンディングステージ４０１上に載置・固定された配線基板６００と、吸着用治具４０２に吸着保持された半導体素子５００とを対向させた状態を示す。
【０１４９】
半導体素子５００の外部接続用パッド５０２上には凸状外部接続端子５０３が、また、配線基板６００の外部接続用パッド６１２Ｂ上には凸状外部接続端子６０３が形成されている。
【０１５０】
外部接続用パッド５０２及び６１２Ｂの周囲は、窒化シリコン（Ｓｉ３Ｎ４）などからなる表面保護膜１０４により被覆されている。
【０１５１】
図示されるように、半導体素子５００の外部接続用パッド５０２上に形成された凸状外部接続端子５０３と、配線基板６００の外部接続用パッド６０２上に形成された凸状外部接続端子６０３は、互いにその先端部を対向することなく、即ち当該半導体層素子５００の表面或いは支持基板６００の表面と平行な平面に於いて位置が異ならしめられて配置される。
【０１５２】
尚、かかる対向状態とする前に、半導体素子５００の凸状外部接続端子５０３或いは配線基板６００の凸状外部接続端子６０３の少なくとも一方に、予め接続部材１４を被着形成しておく。
【０１５３】
図示される例では、当該接続部材１４が半導体素子５００の外部接続用パッド５０２上に設けられた凸状外部接続端子５０３の先端に被覆形成されているが、勿論配線基板６００の外部接続用パッド６１２Ｂ上に設けられた凸状外部接続端子６０３の先端に被着形成してもよい。また凸状外部接続端子５０３及び凸状外部接続端子６０３の双方に被着形成してもよい。
【０１５４】
凸状外部接続端子５０３と凸状外部接続端子６０３の双方に被着形成することにより、外部接続用パッド５０２と外部接続用パッド６１２Ｂとの間に接続部材１４を均一に配設することができる。
【０１５５】
接続部材１４が銀ペースト等の導電性樹脂から成る場合には、当該接続部材１４を凸状外部接続端子５０３及び凸状外部接続端子６０３の双方に被着することにより、より均一に配設することができる。
【０１５６】
このように、半導体素子５００と配線基板６００とを対向させた状態において、ボンディングステージ４０１を前記接続部材１４の融点以上の温度（例えば２８０℃〜３００℃）に加熱すると共に、吸着用治具４０２を降下させて、溶融した接続部材１４中に凸状外部接続端子５０３及び６０３を圧入する。
【０１５７】
尚、この時吸着用治具４０２も所定温度（例えば８０℃〜２００℃）に加熱してもよい。
【０１５８】
この結果、接続部材１４は、凸状外部接続端子５０３又は６０３を覆うと共に、外部接続用端子パッド５０２及び６１２Ａの露出表面にも接して、外部接続用端子パッド５０２及び６１２Ａ間を結合する。この時、凸状外部接続端子５０３及び６０３間の空間も、当該接続部材１４により充填される。
【０１５９】
また、この時、凸状外部接続端子５０３と凸状外部接続端子６０３は、当該平面に垂直な方向、即ち半導体素子５００或いは配線基板６００の厚さ方向に、前記図１０（ａ）に示す寸法Ａに相当する高さ分重畳した（互いに入り込んだ）状態とされている。かかる状態を、同図（ｂ）に示す。
【０１６０】
この様に、外部接続用端子パッド５０２と凸状外部接続端子６０３とが、また外部接続用端子パッド６１２Ａと凸状外部接続端子５０３とが、それぞれ接続部材１４を介して接続・固着され、当該配線基板６００上に半導体素子５００が搭載された後、当該配線基板６００と半導体素子５００との間に、エポキシ系樹脂を主体とするアンダーフィル材１５が充填される。かかる状態を、同図（Ｃ）に示す。
【０１６１】
次いで、前記配線基板６００を支持基板１１上に搭載し、配線基板６００上の端子パッド６１２Ｂと支持基板１１上の導電層１１２Ａとをボンディングワイヤ２６５により接続する。
【０１６２】
次いで、支持基板１１、配線基板６００及び半導体素子５００を封止樹脂１６６により樹脂封止する。
【０１６３】
しかる後、支持基板１１の他方の主面に外部接続端子１６を配設して、前記図９に示す半導体装置を形成する。
【実施例５】
【０１６４】
本発明の第５の実施例に於ける半導体装置を、図１３及び図１４に示す。
【０１６５】
当該第５の実施例に於ける半導体装置の断面構造を図１３に示し、当該図１３に於いて破線で囲んだ部分を拡大して図１４に示す。
【０１６６】
なお、本実施例の説明に於いて、前記第１乃至第４の実施例に於ける部位と対応する部位については同じ符号を付し、その詳細な説明を省略する。
【０１６７】
図１３及び図１４を参照するに、本実施例における半導体装置にあっては、半導体素子５００の外部接続用パッド５０２には、そのほぼ中央部に、１つの凸状外部接続端子５０３が配設されている。
【０１６８】
一方、配線基板６００の外部接続用パッド６１２Ｂ上には、２つの凸状外部接続端子６０３−１及び６０３−２が、所定の間隔Ｂ（図１４参照）をもって離間して配設されている。
【０１６９】
当該２つの凸状外部接続端子６０３−１と６０３−２の相互の間隔Ｂは、前記半導体素子５００の外部接続用パッド５０２に設けられた凸状外部接続端子５０３の幅Ｃ（図１４参照）よりも僅かに大きくされている。
【０１７０】
この様な凸状外部接続端子の配設構成によって、半導体素子５００が配線基板６００上にフリップチップ接続・固着される際、半導体素子５００の外部接続用パッド５０２上の凸状外部接続端子５０３は、その先端部を配線基板６００の外部接続用パッド６１２Ｂ上の２つの凸状外部接続端子６０３−１或いは６０３−２に対向することなく、当該凸状外部接続端子６０３−１と６０３−２との間に受容されている。
【０１７１】
そして、当該凸状外部接続端子６０３−１、凸状外部接続端子５０２及び凸状外部接続端子６０３−２は、半導体素子５００の縁部の延びる方向に対して直角方向に並んで配設されている。
【０１７２】
また、この時、凸状外部接続端子５０３と凸状外部接続端子６０３−１、６０３−２は、半導体素子５００或いは配線基板６００の平面に垂直な方向、即ち半導体素子５００或いは配線基板６００の厚さ方向に、寸法Ａ（図１４参照）に相当する高さ分重畳した（互いに入り込んだ）状態とされている。
【０１７３】
この様な接続・固着構造によれば、凸状外部接続端子５０３に対し、その両側に凸状外部接続端子６０３−１、６０３−２が位置することにより、前記実施例に示す構造に比して接続部材１４との接触面積が増大し、配線基板６００に対する半導体素子５００の接続・固着強度を高めることができる。
【０１７４】
また、この様な接続・固着構造によれば、凸状外部接続端子５０３と凸状外部接続端子６０３−１、６０３−２とが横方向に異なる位置に在り、且つその先端部も異なる平面にあることから、熱的或いは機械的ストレスによって、凸状外部接続端子５０３の先端部と接続部材１４との界面及び凸状外部接続端子６０３−１或いは６０３−２の先端部と接続部材１４との界面にクラックが生じても、一つの凸状外部接続端子の先端部に於けるクラックが他の凸状外部接続端子の先端部に於けるクラックに伝搬して連続する可能性は極めて低い。即ち、横方向に異なる位置に在り、且つその先端部が互いに異なる平面にある３個の凸状外部接続端子先端部に於けるクラックが全て連続する確率は極めて低い。
【０１７５】
従って、凸状外部接続端子５０３と凸状外部接続端子６０３の周囲を覆う接続部材１４の全体にわたるクラックの発生、接続部材１４の破断を招来せず、強固な固着・接続が維持される。
【０１７６】
尚、図１３及び図１４に示す本実施例にあっては、半導体素子５００の外部接続用パッド５０２に１つの凸状外部接続端子５０３を設け、配線基板６００の外部接続用パッド６１２Ｂには２つの凸状外部接続端子６０３−１及び６０３−２を設けているが、勿論かかる構成に限定されるものではない。
【０１７７】
半導体素子５００の外部接続用パッド５０２に複数個の凸状外部接続端子５０３を設け、配線基板６００の外部接続用パッド６１２Ｂに一つの凸状外部接続端子６０３を設けることとしてもよく、また、半導体素子５００の外部接続用パッド５０２並びに配線基板６００の外部接続用パッド６１２Ａ のそれぞれに複数個の凸状外部接続端子を設けてもよい。
【０１７８】
何れの構成にあっても、半導体素子５００の凸状外部接続端子５０３と配線基板６００の凸状外部接続端子６０３は、相互に横方向に異なる位置に在り、且つその先端部も異なる平面にあることが必要とされる。
【０１７９】
当該第５の実施例に於ける半導体装置の、製造工程の要部について、図１５を用いて説明する。
【０１８０】
同図（ａ）は、ボンディングステージ４０１上に載置・固定された配線基板６００と、吸着用治具４０２に吸着保持された半導体素子５００とを対向させた状態を示す。
【０１８１】
半導体素子５００の外部接続用パッド５０２上には１つの凸状外部接続端子５０３が、一方配線基板６００の外部接続用パッド６１２Ｂ上には２つの凸状外部接続端子６０３−１及び６０３−２が間隔Ｂを有して離間して形成されている。
【０１８２】
そして、外部接続用パッド５０２及び６１２Ｂの周囲は、窒化シリコン（Ｓｉ３Ｎ４）などからなる表面保護膜１０４により被覆されている。
【０１８３】
図示されるように、半導体素子５００の外部接続用パッド５０２上に形成された凸状外部接続端子５０３と、配線基板６００の外部接続用パッド６０２上に形成された凸状外部接続端子６０３−１及び６０３−２は、互いにその先端部を対向することなく、即ち当該半導体層素子５００の表面或いは支持基板６００の表面と平行な平面に於いて位置が異ならしめられて配置され、配線基板６００の凸状外部接続端子６０３−１と６０３−２との間に、半導体素子５００の凸状外部接続端子５０３が位置している。
【０１８４】
尚、かかる対向状態とする前に、半導体素子５００の凸状外部接続端子５０３或いは配線基板６００の凸状外部接続端子６０３の少なくとも一方に、予め接続部材１４を被着形成しておく。図（ａ）に示す例にあっては、半導体素子５００の凸状外部接続端子５０３に接続部材１４を被着形成している。
【０１８５】
この様に、半導体素子５００と配線基板６００とを対向させた状態において、ボンディングステージ４０１を前記接続部材１４の融点以上の温度（例えば２８０℃〜３００℃）に加熱すると共に、吸着用治具４０２を降下させて、溶融した接続部材１４中に凸状外部接続端子５０３及び６０３を圧入する。
【０１８６】
この時、吸着用治具４０２を所定温度（例えば８０℃〜２００℃）に加熱してもよい。
【０１８７】
この結果、接続部材１４は、凸状外部接続端子５０３、６０３−１及び６０３−２を覆うと共に、外部接続用端子パッド５０２及び６１２Ａの露出表面にも接して、外部接続用端子パッド５０２及び６１２Ａ間を結合する。凸状外部接続端子５０３と凸状外部接続端子６０３−１、６０３−２間の空間も、当該接続部材１４により充填される。
【０１８８】
この時、凸状外部接続端子５０３と凸状外部接続端子６０３は、当該平面に垂直な方向、即ち半導体素子５００或いは配線基板６００の厚さ方向に、前記図１０（ａ）に示す寸法Ａに相当する高さ分重畳した（互いに入り込んだ）状態とされている。かかる状態を、同図（ｂ）に示す。
【０１８９】
この様に、外部接続用端子パッド５０２と凸状外部接続端子６０３とが、また外部接続用端子パッド６１２Ａと凸状外部接続端子５０３とが接続部材１４を介して接続・固着され、当該配線基板６００上に半導体素子５００が搭載された後、当該配線基板６００と半導体素子５００との間に、エポキシ系樹脂を主体とするアンダーフィル材１５が充填される。かかる状態を、同図（Ｃ）に示す。
【０１９０】
次いで、前記配線基板６００を、支持基板１１上に搭載し、配線基板６００上の端子パッド６１２Ｂと支持基板１１上の導電層１１２Ａとをボンディングワイヤ２６５により接続する。
【０１９１】
次いで、支持基板１１、配線基板６００及び半導体素子５００を封止樹脂１６６により樹脂封止する。
【０１９２】
しかる後、支持基板１１の他方の主面に外部接続端子１６を配設して、図１３に示す半導体装置を形成する。
【０１９３】
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
【０１９４】
一つに、前記半導体素子の外部接続用パッド上に設けられる凸状外部接続端子は、金、銅、ニッケル又はこれらの合金等から形成され、例えば金属ワイヤを用いたボールボンディング法により形成されるスタッドバンプ、或いはめっき法により形成されるバンプを適用することができる。
【０１９５】
また、前記配線基板が、ガラスエポキシ、ガラスビスマレイミドトリアジン（ＢＴ：Ｂｉｓｍａｌｅｉｍｉｄｅ−Ｔｒｉａｚｉｎｅ）、ポリイミド等の有機絶縁材料或いはセラミック、ガラス等の無機絶縁材料から成る場合には、外部接続用パッドを表面に下層側からニッケル（Ｎｉ）／金（Ａｕ）の２層めっき層、又は下層側から銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）の３層めっき層が形成された銅（Ｃｕ）から形成し、当該外部接続用パッドに対し、金（Ａｕ）、銅（Ｃｕ）及びこれらの合金等からなる金属ワイヤを用いてボールボンディング法により、凸状外部接続端子５０３を形成することができる。
【０１９６】
或いは、銅（Ｃｕ）等からなる外部接続用パッド上に、銀（Ａｇ）等からなる凸状外部接続端子を印刷法、転写法、インクジェット法等で形成し、外部接続用パッド及び凸状外部接続端子全体に下層側からニッケル（Ｎｉ）／金（Ａｕ）の２層めっき層、又は下層側から銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）の３層めっき層を被覆形成してもよい。
【０１９７】
更には、銅（Ｃｕ）等からなる外部接続用パッドにエッチング処理を施し、局所的に凸状外部接続端子を形成し、下層側からニッケル（Ｎｉ）／金（Ａｕ）の２層めっき層、又は下層側から銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）の３層めっき層を被覆形成してもよい。
【０１９８】
或いは、銅（Ｃｕ）等からなる外部接続用パッド上に局所的に銅（Ｃｕ）めっきを施して凸状外部接続端子を形成し、下層よりニッケル（Ｎｉ）／金（Ａｕ）の２層めっき層、又は下層側から銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）の３層めっき層を被覆形成してもよい。
【０１９９】
一方、配線基板が、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）等の半導体基板から成る場合には、外部接続用パッドをアルミニューム（Ａｌ）、銅（Ｃｕ）、及びこれらの合金等から形成し、当該外部接続用パッド上に下層側よりニッケル（Ｎｉ）／金（Ａｕ）、チタン（Ｔｉ）／タングステン（Ｗ）／金（Ａｕ）、チタン（Ｔｉ）／パラジウム（Ｐｄ）／金（Ａｕ）、或いはチタン（Ｔｉ）／ニッケル（Ｎｉ）／パラジウム（Ｐｄ）／金（Ａｕ）等の金属被膜を形成し、当該金属被膜上に、金（Ａｕ）、銅（Ｃｕ）及びこれらの合金等から成る金属ワイヤを用いてボールボンディングすることにより、凸状外部接続端子を形成することができる。
【０２００】
或いは、前記アルミニューム（Ａｌ）、銅（Ｃｕ）、及びこれらの合金等から成る外部接続用パッド上に、下層側よりチタン（Ｔｉ）／タングステン（Ｗ）、下層側からチタン（Ｔｉ）／タングステン（Ｗ）／金（Ａｕ）、下層側からチタン（Ｔｉ）／パラジウム（Ｐｄ）、下層側からチタン（Ｔｉ）／パラジウム（Ｐｄ）／金（Ａｕ）、或いは下層側からチタン（Ｔｉ）／ニッケル（Ｎｉ）／パラジウム（Ｐｄ）等の金属被膜を形成し、当該金属被膜上に電解めっき法により金（Ａｕ）、銅（Ｃｕ）等から成る凸状外部接続端子を形成してもよい。
【０２０１】
また、外部接続用パッドに於ける、少なくとも凸状外部接続端子が形成されていない箇所の表面（最上層）には、電解めっき法又は蒸着法等により金（Ａｕ）層を形成しておくことが望ましい。
【０２０２】
かかる金（Ａｕ）層を形成しておくことにより、接続部材として半田を用いる場合、当該半田が外部接続用パッドの表面（最上層）において濡れ広がることを確保することができる。
【０２０３】
また、凸状外部接続端子としてスタッドバンプを適用する場合、当該凸状外部接続端子を形成する箇所の表面（最上層）に、予め金（Ａｕ）層を形成しておくことにより、金（Ａｕ）線を用いたスタッドバンプを容易に形成することができる。
【０２０４】
なお、当該下地金（Ａｕ）層の形成にあっては、当該金（Ａｕ）層と凸状外部接続端子の表面（最上層）との間に、下層としてチタン（Ｔｉ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、又はこれらの合金等の金属層を形成することが望ましい。これらの金属層により、外部接続用パッドの腐食を防止することができ、また、層間密着力の向上等を図ることができる。
【０２０５】
具体的には、当該金（Ａｕ）層と凸状外部接続端子の表面（最上層）との間に、外部接続用パッド側からニッケル（Ｎｉ）、チタン（Ｔｉ）／タングステン（Ｗ）、チタン（Ｔｉ）／パラジウム（Ｐｄ）、或いはチタン（Ｔｉ）／ニッケル（Ｎｉ）／パラジウム（Ｐｄ）を設けることが望ましい。
【０２０６】
また、前記接続部材としては、錫（Ｓｎ）−銀（Ａｇ）、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）、又は錫（Ｓｎ）−銀（Ｓｇ）−インジウム（Ｉｎ）から成る半田、或いは銀（Ａｇ）、銅（Ｃｕ）、銅合金等の金属粒子或いはこれら金属の金属被膜を形成した粒子等を含むエポキシ樹脂等の導電性樹脂を用いることができる。
【０２０７】
かかる接続部材は、外部接続用パッドの表面への選択的電解めっき法、又は他の基板上に塗布され均一な厚さとされた接続部材層に凸状外部接続端子の先端を接触させて当該先端に接続部材を付着させる転写法、或いはペースト状または微細粒子状の接続部材をマイクロノズルより噴出して凸状外部接続端子の先端に局所的に付着させる方法等により形成することができる。
【０２０８】
以上の説明に関し、更に以下の項を開示する。
（付記１）  半導体基板の一方の主面に外部接続用端子パッドを具備する半導体素子が、前記外部接続用端子パッド上に配設された凸状外部接続端子及び接続部材を介して、支持基板上の導電層に接続される半導体装置であって、
前記外部接続用端子パッドは複数個の凸状外部接続端子を具備し、前記接続部材は当該複数個の凸状外部接続端子を共通に被覆してなることを特徴とする半導体装置。
（付記２）  半導体基板、前記半導体基板の一方の主面に配設された外部接続用端子パッド、及び前記外部接続用端子パッド上に複数個配設された凸状外部接続端子を具備する半導体素子と、
絶縁性基板、前記絶縁基板の一方の主面に配設された導電層、及び前記絶縁基板の前記一方の主面上に配設されて前記導電層を選択的に被覆する絶縁層を具備する支持基板と、
前記絶縁層に被覆されない前記導電層に、前記複数個の凸状外部接続端子を共通に被覆して固着する接続部材と、を具備することを特徴とする半導体装置。
（付記３）  半導体基板の一方の主面に複数個の外部接続用端子パッドが配設され、当該外部接続用端子パッド上に少なくとも一つの第１の凸状外部接続端子が配設されてなる半導体素子と、
前記外部接続用端子パッドに対応した複数個の導電層が配設され、当該導電層上に少なくとも一つの第２の凸状外部接続端子が配設されてなる支持基板と、を具備し、
前記第１の凸状外部接続端子が接続部材を介して前記導電層に接続されるとともに、前記第２の凸状外部接続端子が当該接続部材を介して前記外部接続用端子パッドに接続されてなることを特徴とする半導体装置。
（付記４）  付記３記載の半導体装置であって、
前記外部接続用端子パッドにおける前記第１の凸状外部接続端子の配設箇所と、前記導電層における前記第２の凸状外部接続端子の配設箇所とは、当該半導体装置の幅方向において位置が異なっており、
前記第１の凸状外部接続端子の先端面の位置と、前記第２の凸状外部接続端子の先端面の位置は、当該半導体装置の厚さ方向において相違している、ことを特徴とする半導体装置。
（付記５）  付記４記載の半導体装置であって、
前記第１の凸状外部接続端子又は前記第２の凸状外部接続端子の少なくとも一方は複数個配設されており、
隣り合う前記第１の凸状外部接続端子の間に前記第２の凸状外部接続端子が、又は隣り合う前記第２の凸状外部接続端子の間に前記前記第１の凸状外部接続端子が配設されていることを特徴とする半導体装置。
（付記６）  付記１乃至５いずれか一項記載の半導体装置であって、
前記半導体素子は第１の半導体素子として機能し、
前記第１の半導体素子の上に第２の半導体素子が接着固定されていることを特徴とする半導体装置。
（付記７）  付記１乃至６いずれか一項記載の半導体装置であって、
前記複数個の外部接続端子パッドは、前記半導体基板の略中央において列を形成して配設されえていることを特徴とする半導体装置。
（付記８）  付記６及び７記載の半導体装置であって、
前記第１の半導体素子、前記第２の半導体素子及び前記支持基板は封止樹脂により封止されていることを特徴とする半導体装置。
（付記９）  支持基板と、
前記支持基板の上に実装された配線基板を介して前記支持基板に接続され、前記配線基板の上に実装された半導体素子と、を備えた半導体装置であって、
前記半導体素子の半導体基板の主面のうち、前記配線基板に面した側の面に複数個の半導体素子外部接続用端子パッドが配設され、当該半導体素子外部接続用端子パッド上に少なくとも一つの第１の凸状外部接続端子が配設され、
前記配線基板の主面のうち、前記半導体素子に面した側の面に複数個の配線基板外部接続用端子パッドが配設され、当該配線基板外部接続用端子パッド上に少なくとも一つの第２の凸状外部接続端子が配設され、
前記第１の凸状外部接続端子が接続部材を介して前記配線基板外部接続用端子パッドに接続されるとともに、前記第２の凸状外部接続端子が当該接続部材を介して前記半導体素子外部接続用端子パッドに接続されてなることを特徴とする半導体装置。
（付記１０）  付記９記載の半導体装置であって、
前記半導体素子外部接続用端子パッドにおける前記第１の凸状外部接続端子の配設箇所と、前記配線基板外部接続用端子パッドにおける前記第２の凸状外部接続端子の配設箇所とは、当該半導体装置の幅方向において位置が異なっており、
前記第１の凸状外部接続端子の先端面の位置と、前記第２の凸状外部接続端子の先端面の位置は、当該半導体装置の厚さ方向において相違している、ことを特徴とする半導体装置。
（付記１１）  付記１０記載の半導体装置であって、
前記第１の凸状外部接続端子又は前記第２の凸状外部接続端子の少なくとも一方は複数個配設されており、
隣り合う前記第１の凸状外部接続端子の間に前記第２の凸状外部接続端子が、又は隣り合う前記第２の凸状外部接続端子の間に前記前記第１の凸状外部接続端子が配設されていることを特徴とする半導体装置。
（付記１２）  付記９乃至１１いずれか一項記載の半導体装置であって、
前記配線基板は、有機材料、セラミック、又はガラスから選択される材料から構成されていることを特徴とする半導体装置。
（付記１３）  付記９乃至１１いずれか一項記載の半導体装置であって、
前記配線基板は、シリコンから成ることを特徴とする半導体装置。
（付記１４）  付記１３記載の半導体装置であって、
前記配線基板に、半導体集積回路が形成されていることを特徴とする半導体装置。
（付記１５）  付記９及び１４記載の半導体装置であって、
前記半導体素子、前記配線基板及び前記支持基板は封止樹脂により封止されていることを特徴とする半導体装置。
【図面の簡単な説明】
【０２０９】
【図１】本発明の第１の実施例における半導体装置の構造を示す、断面図である。
【図２】本発明の第１の実施例における半導体装置に於いて、支持基板の主面に配設される導電層の形状を示す平面図である。
【図３】本発明の第１の実施例における半導体装置に於いて、支持基板の主面に配設される導電層の配設例の変形例を示す平面図である。
【図４】本発明の第１の実施例における半導体装置に於いて、半導体素子の凸状外部接続端子の構成を示す平面図及び断面図である。
【図５】本発明の第１の実施例における半導体装置の製造工程を示す断面図である。
【図６】本発明の第２の実施例における半導体装置に於いて、凸状外部接続端子が配設された半導体素子の主面を示す平面図である。
【図７】本発明の第２の実施例における半導体装置の構造を示す、断面図である。
【図８】本発明の第３の実施例における半導体装置の構造を示す、断面図である。
【図９】本発明の第４の実施例における半導体装置の構造を示す、断面図である。
【図１０】図９において点線で囲んだ部分を説明するための図である。
【図１１】本発明の第４の実施例の半導体素子の外部接続用パッドと配線基板の外部接続用パッドとの接続構造を、図１に示す半導体装置に適用した場合の、当該半導体装置の断面図である。
【図１２】本発明の第４の実施例における半導体装置の製造工程を示す断面図である。
【図１３】本発明の第５の実施例における半導体装置の構造を示す、断面図である。
【図１４】図１３において点線で囲んだ部分の拡大図である。
【図１５】本発明の第５の実施例における半導体装置の製造工程を示す断面図である。
【符号の説明】
【０２１０】
１１    支持基板
１２    導電層
１３    ソルダーレジスト
１４    接続部材
１５    アンダーフィル材
１９、１０３、１１９、１５３、５０３、６０３  凸状外部接続端子
１００、１５０、１６０、５００  半導体素子
１０１、１５１、１６１、５０１  半導体基板
１０２、１５２、５０２、６１２Ｂ  外部接続用パッド
２００  接続領域
３０１  台座部
３０２  突出する部位
４０１  ボンディングステージ
４０２  吸着用治具
６００  配線基板
【図１】
0004817892.tif 000002
【図２】
0004817892.tif 000003
【図３】
0004817892.tif 000004
【図４】
0004817892.tif 000005
【図５】
0004817892.tif 000006
【図６】
0004817892.tif 000007
【図７】
0004817892.tif 000008
【図８】
0004817892.tif 000009
【図９】
0004817892.tif 000010
【図１０】
0004817892.tif 000011
【図１１】
0004817892.tif 000012
【図１２】
0004817892.tif 000013
【図１３】
0004817892.tif 000014
【図１４】
0004817892.tif 000015
【図１５】
0004817892.tif 000016