(57)【特許請求の範囲】
【請求項１】
第１導電型の高抵抗層内に形成され、前記高抵抗層の表面側に配置された第２導電型の主拡散領域と、
前記主拡散領域内に形成され、その表面に配置された第１導電型のソース領域と、
前記主拡散領域の一部であって、該主拡散領域の縁と前記ソース領域との縁との間に位置し、環状に形成された環状チャネル領域と、
前記環状チャネル領域で囲われたドレイン領域と、
少なくとも前記環状チャネル領域表面に配置されたゲート絶縁膜と、
前記ゲート絶縁膜表面に配置されたゲート電極膜とを有し、
前記ソース領域は前記環状チャネル領域の外周に配置され、
前記ゲート電極膜に印加された電圧により、前記環状チャネル領域表面が第１導電型に反転すると、前記ソース領域と前記ドレイン領域とが電気的に接続される電界効果トランジスタであって、
前記ドレイン領域は、細長の幹部を少なくとも一本と、
前記幹部に一端が接続された複数の細長の枝部とを有し、
前記環状チャネル領域は、前記幹部と前記枝部の周囲を取り囲んで配置され、
前記枝部と枝部の間に位置する幹部は、前記幹部自身の内側に向けて円形に膨出され、
前記主拡散領域は、第２導電型のベース領域と、前記ベース領域よりも拡散深さが深い第２導電型のオーミック領域とを有し、
前記幹部の前記円形に膨出された部分では、前記ベース領域の内周よりも前記オーミック領域の内周の方が前記ドレイン領域内に侵入し、前記オーミック領域と前記ドレイン領域とがｐｎ接合を形成する電界効果トランジスタ。
【請求項２】
請求項１記載の電界効果トランジスタであって、前記枝部先端の前記環状チャネル領域は、四角形の三辺を構成するように、略直角に折れ曲がって構成された電界効果トランジスタ。
【請求項３】
前記ドレイン領域内部の表面側には、前記高抵抗層よりも抵抗が低い第１導電型の導電層を有する請求項１又は請求項２のいずれか１項記載の電界効果トランジスタ。
【請求項４】
前記ドレイン領域内部の表面側には、前記チャネル領域とは非接触の第２導電型の浮遊電位領域が配置された請求項１乃至請求項３のいずれか１項記載の電界効果トランジスタ。
【請求項５】
前記高抵抗層の裏面側には、第１導電型で前記高抵抗層よりも抵抗が低い低抵抗層が配置され、
前記低抵抗層の表面には、前記低抵抗層とオーミック接合を形成するドレイン電極膜が配置された請求項１乃至請求項４のいずれか１項記載の電界効果トランジスタ。
【請求項６】
前記高抵抗層の裏面には、該高抵抗層とショットキー接合を形成するアノード電極膜が配置され、前記アノード電極膜をアノードとし、前記高抵抗層をカソードとするダイオードが形成された請求項１乃至請求項４のいずれか１項記載の電界効果トランジスタ。
【請求項７】
前記高抵抗層の裏面側には、第２導電型のコレクタ層が配置され、
前記コレクタ層の表面には、前記コレクタ層とオーミック接合を形成するコレクタ電極膜が配置された請求項１乃至請求項４のいずれか１項記載の電界効果トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電界効果トランジスタに関し、特に、高耐圧低抵抗の電界効果トランジスタに関する。
【０００２】
【従来の技術】
従来より、電流を基板の厚み方向に流す電界効果トランジスタが電力制御素子として用いられている。
【０００３】
図２６を参照し、符号１０５は、従来型の電界効果トランジスタの一例であり、シリコン単結晶基板１１１を有している。単結晶基板１１１の表面に、エピタキシャル成長によって形成されたドレイン領域１１２が配置されている。
【０００４】
シリコン単結晶基板１１１内には、Ｎ型の不純物が高濃度にドープされており、その裏面には、ドレイン電極膜１４８が形成されている。また、ドレイン領域１１２内には、Ｎ型の不純物が低濃度にドープされており、その表面近傍には、Ｐ型のベース領域１５４が形成されている。
【０００５】
ベース領域１５４内には、更に、その表面からＮ型の不純物が拡散され、ソース領域１６１が形成されている。
【０００６】
符号１１０は、ソース領域１６１の縁部分とベース領域１５４の縁部分との間に位置するチャネル領域である。このチャネル領域１１０の上部には、ゲート絶縁膜１２６とゲート電極膜１２７とがこの順序で配置されている。
【０００７】
ゲート電極膜１２７の表面及び側面には、層間絶縁膜１４１が形成されており、その表面には、ソース電極膜１４４が配置されている。
【０００８】
上記のようなベース領域１５４は、ドレイン領域１１２表面近傍に島状に配置されており、１個のベース領域１５４と、そのベース領域１５４内に配置されたソース領域１６１及びチャネル領域１１０とで、１個のセル１０１が形成されている。
【０００９】
図２７は、ドレイン領域１１２の表面を示す平面図であり、矩形形状のセル１０１が複数個行列状に配置されている。
【００１０】
この電界効果トランジスタ１０５を使用する場合、ソース電極膜１４４を接地電位に置き、ドレイン電極膜１４８に正電圧を印加し、ゲート電極膜１２７にスレッショルド電圧以上のゲート電圧(正電圧)を印加すると、Ｐ型のチャネル領域１１０表面にＮ型の反転層が形成され、ソース領域１６１と導電領域１１２とがその反転層によって接続され、電界効果トランジスタ１０５は導通する。
【００１１】
その状態からゲート電極膜１２７にスレッショルド電圧以下の電圧(例えば接地電位)を印加すると、反転層は消滅し、電界効果トランジスタ１０５は遮断する。
【００１２】
しかしながら上記のようなセル１０１を多数配置した場合、耐圧を上げようとするとセル１０１間の距離が小さくなり、ゲート電極幅が小さくなるため、導通抵抗が増大してしまう。
【００１３】
また、耐圧はセル１０１の角部分で決定されてしまい、セル１０１間の距離を小さくしても、期待するほど耐圧は向上しないという問題がある。
【００１４】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、高耐圧低抵抗の電界効果トランジスタを提供することにある。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、第１導電型の高抵抗層内に形成され、前記高抵抗層の表面側に配置された第２導電型の主拡散領域と、前記主拡散領域内に形成され、その表面に配置された第１導電型のソース領域と、前記主拡散領域の一部であって、該主拡散領域の縁と前記ソース領域との縁との間に位置し、環状に形成された環状チャネル領域と、前記環状チャネル領域で囲われたドレイン領域と、少なくとも前記環状チャネル領域表面に配置されたゲート絶縁膜と、前記ゲート絶縁膜表面に配置されたゲート電極膜とを有し、前記ソース領域は前記環状チャネル領域の外周に配置され、前記ゲート電極膜に印加された電圧により、前記環状チャネル領域表面が第１導電型に反転すると、前記ソース領域と前記ドレイン領域とが電気的に接続される電界効果トランジスタであって、前記ドレイン領域は、細長の幹部を少なくとも一本と、前記幹部に一端が接続された複数の細長の枝部とを有し、前記環状チャネル領域は、前記幹部と前記枝部の周囲を取り囲んで配置され、前記枝部と枝部の間に位置する幹部は、前記幹部自身の内側に向けて円形に膨出され、前記主拡散領域は、第２導電型のベース領域と、前記ベース領域よりも拡散深さが深い第２導電型のオーミック領域とを有し、前記幹部の前記円形に膨出された部分では、前記ベース領域の内周よりも前記オーミック領域の内周の方が前記ドレイン領域内に侵入し、前記オーミック領域と前記ドレイン領域とがｐｎ接合を形成する電界効果トランジスタである。
請求項２記載の発明は、請求項１記載の電界効果トランジスタであって、前記枝部先端の前記環状チャネル領域は、四角形の三辺を構成するように、略直角に折れ曲がって構成された電界効果トランジスタである。
請求項３記載の発明は、前記ドレイン領域内部の表面側には、前記高抵抗層よりも抵抗が低い第１導電型の導電層を有する請求項１又は請求項２のいずれか１項記載の電界効果トランジスタである。
請求項４記載の発明は、前記ドレイン領域内部の表面側には、前記チャネル領域とは非接触の第２導電型の浮遊電位領域が配置された請求項１乃至請求項３のいずれか１項記載の電界効果トランジスタである。
請求項５記載の発明は、前記高抵抗層の裏面側には、第１導電型で前記高抵抗層よりも抵抗が低い低抵抗層が配置され、前記低抵抗層の表面には、前記低抵抗層とオーミック接合を形成するドレイン電極膜が配置された請求項１乃至請求項４のいずれか１項記載の電界効果トランジスタである。
請求項６記載の発明は、前記高抵抗層の裏面には、該高抵抗層とショットキー接合を形成するアノード電極膜が配置され、前記アノード電極膜をアノードとし、前記高抵抗層をカソードとするダイオードが形成された請求項１乃至請求項４のいずれか１項記載の電界効果トランジスタ。
請求項７記載の発明は、前記高抵抗層の裏面側には、第２導電型のコレクタ層が配置され、前記コレクタ層の表面には、前記コレクタ層とオーミック接合を形成するコレクタ電極膜が配置された請求項１乃至請求項４のいずれか１項記載の電界効果トランジスタである。
【００１６】
【発明の実施の形態】
本発明の電界効果トランジスタを図面を用いて説明する。
図２０(ａ)、(ｂ)を参照し、符号１は本発明の第１例の電界効果トランジスタを示している。この図２０(ａ)と同図(ｂ)は、電界効果トランジスタ１の互いに直角な方向の断面図である。
【００１７】
この電界効果トランジスタ１は、シリコンウェハーである基板９を有している。該基板９は、不純物が比較的高濃度に添加されたシリコン単結晶から成る低抵抗層１１と、その低抵抗層１１上にエピタキシャル法によって成長され、比較的高抵抗の高抵抗層１２とで構成されている。
【００１８】
この基板９の高抵抗層１２内部の表面側には、図２１に示すように、比較的高濃度のＮ型の導電層２６が配置されている。導電層２６の平面形状は櫛状になっており、その外周の表面近傍には、Ｐ型のチャネル領域４０が位置している。
【００１９】
チャネル領域４０の更に外周の基板９内部の表面側には、Ｎ型のソース領域３９が位置している。ソース領域３９は、チャネル領域４０と連通するＰ型の領域内に形成されており、チャネル領域４０の表面近傍がＮ型に反転した場合にソース領域３９と導電層２６とが電気的に接続されるようになっている。ソース領域３９はチャネル領域４０と接し、チャネル領域４０を取り囲んでいる。
【００２０】
この電界効果トランジスタの製造工程を説明する。図１(ａ)〜(ｃ)を参照し、先ず、Ｎ型の低抵抗層１１と、Ｎ型の高抵抗層１２とが積層された基板９を用意し、高抵抗層１２の表面に、部分的にＰ型の不純物を注入し、拡散してＰ型の第１、第２のガードリング領域１３、１４と、浮遊電位領域１５とを形成した後、表面にシリコン酸化膜を形成し、パターニングしてフィールド絶縁膜１６を形成する。図１(ａ)〜(ｃ)はその状態の基板９を示しており、図１(ａ)は、基板９の高抵抗層１２表面側の平面図であり、図１(ｂ)は、基板９のＡ−Ａ線截断面図、図１(ｃ)は、Ｂ−Ｂ線截断面図である。
【００２１】
第１、第２のガードリング領域１３、１４と、浮遊電位領域１５とは、同じ深さに拡散されており、その底面は、低抵抗層１１とは接触しないようになっている。第２のガードリング領域１４は、後述するソース電極膜に接続され、ソース領域と同電位にされるが、第１のガードリング領域１３と浮遊電位領域１５とは、ソース電極膜やゲート電極膜には接続されず、浮遊電位に置かれる。
【００２２】
第１、第２のガードリング領域１３、１４は、それぞれリング形状になっており、第１のガードリング領域１３が基板外周に配置され、第２のガードリング領域１４は、第１のガードリング領域１３の内側に配置されている。
【００２３】
符号１７は、この基板９内で、１個の電界効果トランジスタを構成させる領域の縁部分を示している。基板９内には、電界効果トランジスタは複数形成され、ダイシング工程において、その縁部分１７よりも外側の位置で互いに切り離されるようになっている。
【００２４】
第１、第２のガードリング領域１３、１４は、縁部分１７の近傍に配置されており、第２のガードリング領域１４の内側が、後述するベース領域やソース領域等を配置する活性領域になっている。
【００２５】
浮遊電位領域１５は細長の矩形形状になっており、この浮遊電位領域１５は、第２のガードリング領域１４の内側の活性領域内に配置されている。ここでは浮遊電位領域１５は２本設けられており、それぞれ互いに離間した位置に平行に配置されている。
【００２６】
フィールド絶縁膜１６は、浮遊電位領域１５の表面を覆う部分と、第１のガードリング領域１３の表面と第２のガードリング領域１４の一部表面とを覆う部分に分かれている。
【００２７】
そのフィールド絶縁膜１６は、大面積に形成されたパット部２７を有しており、このパット部２７上に、後述するゲートパッドが形成されるようになっている。
【００２８】
次に、フィールド絶縁膜１６をマスクとし、基板９の表面にＮ型の不純物を照射すると、高抵抗層１２の表面にその不純物が注入される。図２(ａ)は、その状態の高抵抗層１２の表面の平面図であり、符号１８は、Ｎ型の不純物の注入によって形成された高濃度不純物層を示している。第１のガードリング拡散領域１３と浮遊電位領域１５の表面には、フィールド絶縁膜１６が配置されているため、その部分には、高濃度不純物層１８は形成されない。
【００２９】
図２(ｂ)、(ｃ)は、それぞれ図２(ａ)のＡ−Ａ線截断面図、Ｂ−Ｂ線截断面図である。
【００３０】
このＮ型の不純物の濃度は、第２のガードリング領域１４の表面濃度よりも薄いので、第２のガードリング領域１４の表面はＮ型にはならない。従って、高濃度不純物層１８は、第２のガードリング領域１４よりも内側の活性領域内に位置している。
【００３１】
次に、熱酸化法によって基板９の表面を酸化すると、図３(ａ)〜(ｃ)に示すように、第２のガードリング領域１４の内周側表面部分と高濃度不純物層１８表面に、酸化膜から成るゲート絶縁膜１９が形成される。
【００３２】
図３(ｂ)、(ｃ)は、それぞれ図３(ａ)のＡ−Ａ線截断面図、Ｂ−Ｂ線截断面図である。
【００３３】
この状態の基板９の表面に、ＣＶＤ法により、ポリシリコン薄膜を全面成膜した後、パターニングし、ゲート電極膜を形成する。図４(ａ)〜(ｃ)の符号２１ａ、２１ｂは、そのゲート電極膜を示しており、２個に分離されている。
【００３４】
２個のゲート電極膜２１ａ、２１ｂのうち、一方のゲート電極膜２１ａは、第２のガードリング領域１４の内側の活性領域内に位置し、ゲート絶縁膜１９上に配置されている。この部分のゲート電極膜２１ａは、それぞれ細長に形成された二本の幹部２２1、２２2と一本の接続部２３と複数本の枝部２４とで構成されている。
【００３５】
二本の幹部２２1、２２2は互いに平行に配置されており、その一端部に、接続部２３が接続されている。各幹部２２1、２２2には、複数の枝部２４の端部が接続されている。接続部２３と各枝部２４とは幹部２２1、２２2に対して垂直に、なっている。
【００３６】
幹部２２1、２２2は、第２のガードリング領域１４の内側の活性領域内に位置するフィールド絶縁膜１６上に配置されている。従って、幹部２２1、２２2の下方には、それぞれ浮遊電位領域１５が位置している。
【００３７】
他方のゲート電極膜２１ｂは、外周付近のフィールド絶縁膜１６上に配置されており、フィールド絶縁膜１６の内側の活性領域を取り囲むように、リング状に形成されている。このゲート電極膜２１ｂは、フィールド絶縁膜１６のパッド部２７上では、大面積に形成されている。
【００３８】
次に、ゲート絶縁膜１９上に配置されたゲート電極膜２１ａをマスクとして用い、ゲート絶縁膜１９をエッチングすると、ゲート絶縁膜１９は、図５(ａ)、(ｂ)に示すように、ゲート電極膜２１ａと同じ平面形状にパターニングされる。この図５や、後述する図６〜図８等では、平面図は省略する。
【００３９】
次いで、熱処理により、高濃度不純物層１８を拡散すると、図６(ａ)、(ｂ)に示すような導電層２６が形成される。この導電層２６は、高抵抗層１２と同じ導電型であるが、高抵抗層１２よりも不純物濃度が高いため、高抵抗層１２よりも低抵抗になっている。
【００４０】
高濃度不純物層１８は、ゲート絶縁膜１９の下方にも配置されているので、導電層２６は、第２のガードリング領域１４の内側の活性領域内の浮遊電位領域１５が位置する部分を除いた領域内に形成される。
【００４１】
導電層２６の形成後、基板９の表面にＰ型の不純物を照射する。不純物はゲート電極膜２１ａ、２１ｂやフィールド絶縁膜１６を透過しないので、フィールド絶縁膜１６の内側では、ゲート電極膜２１ａがマスクとなり、第２のガードリング領域１４の内周部分の表面や導電層２６が露出した部分に、その不純物が注入される。
【００４２】
その結果、図７(ａ)、(ｂ)に示すように、ゲート絶縁膜１９の周囲に、Ｐ型の高濃度不純物層２８が形成される。即ち、ゲート絶縁膜１９及びその表面のゲート電極膜２１ａや、ゲート絶縁膜１９直下の導電層２６の部分は、高濃度不純物層２８で取り囲まれる。
【００４３】
次いで、熱処理により、高濃度不純物層２８を拡散させると、図８(ａ)、(ｂ)に示すように、Ｐ型のベース領域２９が形成される。このベース領域２９の外周部分は第２のガードリング層１４に接続される。
【００４４】
高濃度不純物層２８は横方向にも拡散するので、ベース領域２９の内周端部は、ゲート絶縁膜１９の外周端部の下方まで潜り込む。
【００４５】
次に、基板表面に、図９(ａ)〜(ｃ)に示すように、パターニングしたレジスト膜３１を形成し、ゲート電極膜２１ａ、２１ｂの表面と、活性領域内のゲート電極膜２１ａ近傍に位置するベース領域２９の表面とを覆っておく。
【００４６】
この状態では、ベース領域２９の表面は、部分的に基板上に露出しており、その状態の基板９の表面にＰ型不純物を照射すると、図１０(ａ)〜(ｃ)に示すように、ベース領域２９の露出部分に不純物が注入され、Ｐ型の高濃度不純物層３２が形成される。
【００４７】
次に、レジスト膜３１を除去した後、熱処理し、Ｐ型の高濃度不純物層３２を拡散させると、図１１(ａ)、(ｂ)に示すように、Ｐ型のオーミック領域３３が形成される。このオーミック領域３３は、ベース領域２９と同じく第２の導電型であり、ベース領域２９に接続され、ベース領域２９とオーミック領域３３とで主拡散領域が構成されている。
【００４８】
このオーミック領域３３とゲート電極膜２１ａ及びゲート酸化膜１９とは、ほぼレジスト膜３１の幅だけ離れている。
【００４９】
また、このオーミック領域３３の底部は、導電層２６内に位置しているが、ベース領域２９の底部よりも深い位置まで拡散されている。
【００５０】
なお、オーミック領域３３の表面濃度はベース領域２９の表面濃度よりも大きくなっており、後述するソース電極膜は、このオーミック領域３３とオーミック接続され、その結果、ベース領域２９が低抵抗でソース電極膜に接続されるようになっている。
【００５１】
次に、図１２(ａ)〜(ｃ)に示すように、基板９の表面にパターニングしたレジスト膜３５を形成し、その窓部３６内に、ゲート絶縁膜１９上に配置されたゲート電極膜２１ａの表面と、そのゲート電極膜２１ａから所定距離だけ離れた領域とを露出させる。即ち、この窓部３６の形状は、ゲート電極膜２１ａよりも一回り大きな相似形になっている。
【００５２】
符号ｗは、窓部３６内に露出するゲート電極膜２１ａの端部と窓部３６の縁部分との距離である。
【００５３】
この距離ｗの範囲には、ベース領域２９の表面と、オーミック領域３３の一部表面が露出している。
【００５４】
その状態で基板上にＮ型の不純物を照射すると、レジスト膜３５とゲート電極膜２１ａとがマスクとなり、それらで覆われていない部分にＮ型不純物が注入される。図１３(ａ)、(ｂ)の符号３８は、その不純物の注入によって形成されたＮ型の高濃度不純物層を示している。
【００５５】
このＮ型の高濃度不純物層３８は、ベース領域２９とオーミック領域３３の内部の表面近傍に配置されている。
【００５６】
次に、レジスト膜３５を除去した後、熱処理し、高濃度不純物層３８を拡散させると、図１４(ａ)、(ｂ)に示すように、Ｎ型のソース領域３９が形成される。ゲート絶縁膜１９上のゲート電極膜２１ａは、幹部２２1、２２2と接続部２３と枝部２４とが互いに接続されており、Ｎ型の高濃度不純物層３８は、ゲート電極膜２１ａの周囲に形成されているから、ソース領域３９は、ゲート絶縁膜１９とその表面に配置されたゲート電極膜２１ａとを取り囲んでおり、従って、ソース領域３９は、全体がリング状に連続して形成されている。この状態ではオーミック領域３３の中央部分は露出している。
【００５７】
また、横方向拡散により、ソース領域３９のゲート絶縁膜１９側の端部、即ちリング状のソース領域の内周側の端部は、ゲート絶縁膜１９の下方位置まで潜り込んでいるが、ベース領域２９よりも内側の位置に止まっている。
【００５８】
従って、Ｎ型のソース領域３９全体が、ベース領域２９とオーミック領域３３とが形成するＰ型の領域の内部に位置している。
【００５９】
このソース領域３９の内周側の端部とベース領域２９の縁部分との間には、ベース領域２９の外周部分が存しており、この部分の表面には、ゲート絶縁膜１９とゲート電極膜２１ａとが配置されている。
【００６０】
符号４０は、ソース領域３９の内周側の端部とベース領域２９の縁部分との間のベース領域２９であり、ゲート電極膜２１ａに正電圧が印加されると表面がＮ型に反転し、ソース領域３９と導電層２６とが電気的に接続されるので、チャネル領域と呼ばれている。
【００６１】
チャネル領域４０は、活性領域内のゲート電極膜２１ａの縁部分に沿って配置されており、従って、チャネル領域４０は、ゲート電極膜２１ａの形状に従った凹凸を有するリング形状になっている。
【００６２】
チャネル領域４０で囲まれた部分の導電層２６は、ゲート電極膜２１ａの幹部２２1、２２2の下方位置と、接続部２３の下方位置と、複数の枝部２４の下方位置が、それぞれ幹部２２1、２２2、接続部２３、枝部２４と同じ形状の幹部、接続部、枝部となっているが、その大きさは、チャネル領域４０がゲート絶縁膜１９の下方に横方向拡散した分だけ、ゲート電極膜２１ａよりも小さくなっている。
【００６３】
次に、ＣＶＤ法によって基板表面にシリコン酸化膜を形成した後、エッチングによってパターニングし、層間絶縁膜を形成する。図１５(ａ)、(ｂ)の符号４１は、その層間絶縁膜を示しており、三種類の開口４２ａ、４２ｂ、４２ｃが形成されている。
【００６４】
三種類の開口４２ａ、４２ｂ、４２ｃは、互いに分離されており、第１の開口４２ａは、フィールド絶縁膜１６よりも内側の活性領域内に配置されており、その底面には、オーミック領域３３の表面と、ソース領域３９の表面とが露出されている。
【００６５】
第２の開口４２ｂは、フィールド絶縁膜１６上のゲート電極膜２１ｂ上に配置されており、その底面には、フィールド絶縁膜１６上に配置されたゲート電極膜２１ｂの表面が露出されている。
【００６６】
また、第３の開口４２ｃは、幹部２２1、２２2上に部分的に配置されており、その底面には、活性領域内に位置するゲート電極膜２１ａ表面が露出されている。
【００６７】
次に、基板９の表面にアルミニウム薄膜を全面成膜し、パターニングし、図１６に示すように、ソース電極膜４５とゲート接続膜４６とを形成する。ソース電極膜４５とゲート接続膜４６とは、パターニングの際に互いに分離されており、電気的に絶縁されている。ソース電極膜４５とゲート接続膜４６の間には、層間絶縁膜４１表面が露出している。
【００６８】
図１７(ａ)、(ｂ)は、図１６のＡ−Ａ線、Ｂ−Ｂ線の截断面図である。この図１７(ａ)、(ｂ)に示されるとおり、ソース電極膜４５は、オーミック領域３３とソース領域３９とに接続されている。従って、チャネル領域４０を含むベース領域２９とオーミック領域３３とから成るＰ型の主拡散領域と、Ｎ型のソース領域３９とは電気的に短絡されている。
【００６９】
ソース電極膜４５は、第３の開口４２ｃをよけるように配置されており、開口４２ｃが位置する部分ではくびれて形成されている。ソース電極膜４５はゲート電極膜２１ａとは接触しないようになっている。
【００７０】
くびれた部分には、ゲート接続膜４６が張り出しており、第３の開口４２ｃ内に充填されている。従って、ゲート接続膜４６は、幹部２２1、２２2の位置でゲート電極膜２１ａに接続されている。符号５１は、幹部２２1、２２2上に張り出した部分のゲート接続膜４６を示している。
【００７１】
また、ゲート接続膜４６は、第２の開口４２ｂ内にも充填され、その底面に位置するゲート電極膜２１ｂにも接続されている。従って、ゲート電極膜２１ａ、２１ｂ同士は、ゲート接続膜４６によって接続されている。
【００７２】
また、ゲート接続膜４６は、フィールド絶縁膜１６の大面積に形成されたパッド部分２７の上では大面積に形成されており、この部分がゲートパッドとして用いられるようになっている。
【００７３】
次に、ＣＶＤ法により、基板９の表面(ソース電極膜４５とゲート接続膜４６と層間絶縁膜４１の表面)にシリコン酸化物薄膜を形成し、パターニングして図１８、図１９(ａ)、(ｂ)に示すように、保護膜４８を形成する。この保護膜４８は、開口を２個有しており、一方の開口５３の底面に、ソース電極膜４５を露出させてソースパッドとし、他方の開口５４の底面にゲート接続膜４６表面を露出させ、ゲートパッドとすると、後工程において、ソースパッドとゲートパッドにそれぞれ金属細線の一端を接続し、他端をリードに接続すると、ソース電極膜４５とゲート電極膜２１ａとが外部回路に接続できるようになる。
【００７４】
保護膜４８の形成後、基板９の裏面側に露出した低抵抗層１１の表面に、低抵抗層１１とオーミック接合を形成する金属膜を成膜し、図２０(ａ)、(ｂ)に示すように、ドレイン電極膜４９とすると、本発明の電界効果トランジスタ１が得られる。
【００７５】
この電界効果トランジスタ１は、１枚のシリコンウェハー内に複数個形成されており、各電界効果トランジスタ１は、後工程であるダイシング工程において、バラバラに切り離される。
【００７６】
本発明の電界効果トランジスタ１の、ソース領域３９と、チャネル領域４０と、導電層２６との相対的な位置関係を図２１(ａ)に示す。チャネル領域４０で囲われた部分はドレイン領域になっており、ドレイン領域内の、幹部２２1、２２2の下方位置には、図２１(ｂ)に示すように、浮遊電位領域１５が配置されている。
【００７７】
この電界効果トランジスタ１は、ソース電極膜４５が接地電位に接続され、ドレイン電極膜４９に正電圧が印加された状態で、ゲート電極膜２１ａに、スレッショルド電圧以上の正電圧を印加すると、Ｐ型のチャネル領域４０表面にＮ型の反転層が形成され、ドレイン領域とソース領域３９とが反転層で接続され、電界効果トランジスタ１が導通する。
【００７８】
その導通した状態からゲート電極膜２１ａを接地電位に接続すると、反転層は消滅し、電界効果トランジスタ１は遮断する。
【００７９】
ソース電極膜４５が接地電位に接続され、ドレイン電極膜４９に正電圧が印加された状態では、チャネル領域４０と、ベース領域２９と、オーミック領域３３と、第２のガードリング領域１４とを含むＰ型の主拡散領域と、Ｎ型の導電層２６及び高抵抗層１２の間のＰＮ接合は逆バイアスされており、空乏層は導電層２６側に向かって伸びている。即ち、空乏層は、チャネル領域４０で囲まれたドレイン領域の内部に向かって伸びている。
【００８０】
上述のように、ゲート電極膜２１ａの幹部２２1、２２2下方位置には、図２１(ｂ)に示すように、浮遊電位領域１５が配置されている。この浮遊電位領域１５の両端部は、チャネル領域４０には接しておらず、浮遊電位に置かれている。
【００８１】
また、第１のガードリング領域１３も浮遊電位に置かれており、浮遊電位拡散層１５は、第１のガードリング領域１３が高抵抗層１２内に形成される空乏層の表面を伸ばすのと同じように、導電層２６内に形成される空乏層を伸ばし、耐圧を向上させる。
【００８２】
上記実施例では、導電層２６を形成させるＮ型の不純物は、図３(ａ)〜(ｃ)に示したように、フィールド絶縁膜１６が配置された部分を除き、基板９の表面に全面的に注入し、高濃度不純物層１８を形成し、その高濃度不純物層１８の拡散によって導電層２６を形成した。
【００８３】
従って、上記実施例の電界効果トランジスタ１では、チャネル領域４０の内側のドレイン領域の内部の表面側には、導電層２６が全面的に配置されてたが、本発明の電界効果トランジスタは、それに限定されるものではなく、ドレイン領域内部の表面側には、導電層２６を部分的に配置することができる。
【００８４】
例えば、Ｎ型の高濃度不純物を注入する際に、パターニングしたレジストマスクを配置しておき、高抵抗層１２の表面に選択的に注入すると、Ｎ型の高濃度不純物層１８を、チャネル領域４０で環状に囲われたドレイン領域内に部分的に形成することができる。
【００８５】
図２２は、その場合のチャネル領域４０と導電層２６との位置関係を示す図である。チャネル領域４０の、ドレイン領域の内側に突き出た角部分５５の近傍には、導電層２６が配置されておらず、高抵抗層１２表面が露出している。従って、角部分５５では、チャネル領域４０と高抵抗層１２との間にＰＮ接合が形成されるため、そのＰＮ接合が逆バイアスされた場合には、角部分５５から高抵抗層１２内に向かい、空乏層が伸びやすくなっている。そのため、この構造の電界効果トランジスタでは耐圧が高くなる。
【００８６】
次に、一層耐圧が高い電界効果トランジスタについて説明する。
その電界効果トランジスタは、図２３に示すように上記電界効果トランジスタ１と同じ構造であり、異なる点は、活性領域内のゲート絶縁膜と、ゲート電極膜の平面形状である。
【００８７】
各拡散層や薄膜は、上記工程と同じ工程で形成されるので、同じ符号を付すと、符号７０は、二重の環を形成するソース領域３９及びチャネル領域４０と、チャネル領域４０で囲われた高抵抗層１２と、導電層２６と、浮遊電位領域１５とが形成する平面形状を示している。
【００８８】
高抵抗層１２と導電層２６とが形成するＮ型の領域のうち、チャネル領域４０で囲われた部分の平面形状は、上記実施例と同様に、２本の幹部２２1、２２2と、一本の接続部２３と複数本の枝部２４とで構成されている。幹部２２1、２２2のうち、枝部２４の間では、チャネル領域４０が、チャネル領域４０で囲んだＮ型の領域の内側に向けて膨出されており、膨出部分７１が形成されている。
【００８９】
従って、チャネル領域４０とＮ型の領域とが形成するｐｎ接合は、この部分７１では、球状接合よりも緩やかに曲がっており、球状接合のアバランシェ降伏電圧よりも大きな耐圧が得られるようになっている。
【００９０】
他方、枝部２４の先端部分７２では、枝部２４を構成する導電層２６の表面の三辺７５ａ、７６、７５ｂは直角に交わっている。即ち、先端部分７２では、チャネル領域４０は直角に折れ曲がっており、従って、チャネル領域４０と導電層２６とが形成するｐｎ接合の表面部分も、直角に折れ曲がっている。
【００９１】
この先端部分７２では、空乏層は導電層２６の内側に広がるから、三辺７５ａ、７６、７５ｂの交点が形成する２個の頂点７７ａ、７７ｂの部分でも、アバランシェ降伏電圧は円筒接合よりも大きくなっている。
【００９２】
導電層２６は、各枝部２４の先端部分７２から膨出部分７１近傍まで配置されており、膨出部分７１の付近には配置されていない。従って、膨出部分７１ではチャネル領域４０と高抵抗層１２とがｐｎ接合を形成するので、空乏層が高抵抗層１２側に広がりやすく、アバランシェ降伏電圧が高くなっている。
【００９３】
また、この平面形状７０では、枝部２４の、ソース領域３９で囲われた領域の内側に向けて突き出された先端部分７２が半円形ではなく、矩形になっているため、チャネル領域４０の長さが、半円形にした場合よりも長く、導通抵抗が低くなっている。
【００９４】
図２４の符号８０は、ソース電極膜、ゲート電極膜、及びシリコン酸化膜等の薄膜を省略した状態の基板９表面であり、枝部２４の先端が半円形にされた場合の平面形状を示している。また、符号７３は、その円形部分を示している。この円形部分７３の半径をＲとすると、この円形部７３のチャネル幅はπ×Ｒであるのに対し、図２３の平面形状７０の先端部分７２では、チャネル長は４×Ｒになるから、枝部２４の先端は、矩形である方が優れている。
【００９５】
上記実施例では、ベース領域３３の内周の縁とオーミック領域３３の内周の縁との間の間隔は一定であったが、本発明はそれに限定されるものではない。例えば、オーミック領域３３の内周の縁の一部が、ベース領域３２の内周を超えて、チャネル領域４０で囲われたＮ型の領域に突き出た構造の電界効果トランジスタも含まれる。
【００９６】
図２８の符号８１は、その一例の平面形状であり、ソース電極膜、ゲート電極膜、及びシリコン酸化膜等の薄膜と、第１、第２のガードリング領域１３、１４は省略してある。この平面形状８１では、オーミック領域３３の平面形状が異なる他は、基板９の深さ方向の構造は、上記各実施例と同じであるので、拡散層の符号や薄膜の符号は、上記実施例と同じ符号を付す。
【００９７】
図２８の符号８８は、チャネル領域４０で囲われたＮ型の領域の内側に向けて突き出された膨出部分であり、この膨出部分は半円形にされ、且つ、半円形の膨出部分８８の一部であるオーミック領域３３は、他の部分のオーミック領域３３の幅よりも広がっている。
【００９８】
即ち、この平面形状では、膨出部分８８のオーミック領域３３の方が、枝部２４の直線部分の間に位置するオーミック領域３３よりも、チャネル領域４０で囲われたＮ型の領域の内側に向けて膨らんでおり、膨出部分８８のオーミック領域３３の縁は、少なくともソース領域３９の内周の縁を超えてＮ型の領域の内側に向けて広がっている。
【００９９】
膨出部分８８以外の形状は、第１の実施例の電界効果トランジスタ１と同じ形状である。従って、この平面形状８１を構成する枝部２４の側辺部分のＣ−Ｃ線断線面の製造工程を説明するための図面は、図１、２等のＡ−Ａ線断面図の部分の製造工程を説明するための図面と同じである。
【０１００】
この平面形状８１の形成手順を説明すると、先ず、基板９の高抵抗層１２内部の表面側に、Ｐ型の第１、第２のガードリング領域１３、１４が形成された状態は、Ｃ−Ｃ線断面図の部分については図１(ｂ)に示されており、Ｄ−Ｄ線断面図については図３４(ａ)に示されている。この状態では、図１(ｃ)の部分に相当する部分には、浮遊電位領域１５が形成されている。
【０１０１】
図３４〜図３９は、Ｄ−Ｄ線断面図の部分を説明するための工程図である。
その状態から、図２(ｂ)と図３４(ｂ)に示すように、高抵抗層１２内部の表面近傍にＮ型の高濃度不純物層１８を形成し、図３(ｂ)と図３４(ｃ)に示すように、熱酸化法によってゲート絶縁膜１９を形成する。
【０１０２】
次に、図４(ｂ)と図３５(ａ)に示すように、ゲート絶縁膜１９表面に、パターニングされたポリシリコン薄膜から成るゲート電極膜２１ａ、２１ｂを形成した後、そのゲート電極膜２１ａ、２１ｂをマスクに用いて、図５(ａ)と図３５(ｂ)に示すように、ゲート絶縁膜１９をエッチングした後、高濃度不純物層１８を拡散し、図６(ａ)と図３５(ｃ)に示すように、Ｎ型の導電層２６を形成する。この導電層２６の深さは、上記各実施例と同様に、第１、第２のガードリング領域１３、１４の深さよりも浅く形成する。
【０１０３】
次に、ゲート電極膜２１ａ、２１ｂをマスクに用い、導電層２６表面にＰ型の不純物を注入し、図７(ａ)と図３６(ａ)に示すように、導電層２６内部の表面側に、Ｐ型の高濃度不純物層２８を形成した後、その高濃度不純物層２８を拡散し、図８(ａ)と図３６(ｂ)に示すように、Ｐ型のベース領域２９を形成する。
【０１０４】
次に、図９(ｂ)と図３６(ｃ)に示すように、ゲート電極膜２１ａ、２１ｂ上にパターニングしたレジスト膜３１を形成する。このとき、膨出部分８８となる部分では、レジスト膜３１は、ゲート電極膜２１ａ上にだけ配置し、ゲート電極膜２１ａの側方位置に露出するベース領域２９上にははみ出ないようにしておく。
【０１０５】
上記第１の実施例では、図９(ｃ)に示すように、ゲート電極膜２１ａの端部から、ベース領域２９上に位置するレジスト膜３１の幅Ｄ1だけ離れた位置までレジスト膜３１で覆われている。
【０１０６】
この状態で、ベース領域２９の内側にＰ型の不純物を注入し、図１０(ｂ)と図３７(ａ)に示すように、ベース領域２９内の表面近傍に、Ｐ型の高濃度不純物層３２を形成し、レジスト膜３１を除去した後拡散すると、図１１(ａ)と図３７(ｂ)に示すようにオーミック領域３３が形成される。
【０１０７】
オーミック領域３３の横方向拡散により、オーミック領域３３の端部は、ゲート電極膜２１ａの下に位置するゲート絶縁膜１９の下方位置まで潜り込むが、上記第１の実施例では、Ｐ型の高濃度不純物層３２の端部は、ベース領域２９上のレジスト膜３１の幅Ｄ1だけゲート絶縁膜１９の端部から離れていたため、オーミック領域３３の端部は、横方向拡散の距離から、幅Ｄ1だけ差し引いた距離だけ、ゲート絶縁膜１９の下方に潜り込む。
【０１０８】
他方、膨出部分８８では、ベース領域２９上のレジスト膜３１の幅Ｄ2は、上記幅Ｄ1よりも小さく、ゼロに近くなっているため、オーミック領域３３の端部は、横方向拡散の距離だけゲート絶縁膜１９の下方に潜り込む。
【０１０９】
この状態では、オーミック領域３３とベース領域２９とが接続され、１個の櫛形のパターンの主拡散領域が形成される。
【０１１０】
その状態で、図１２(ｂ)と図３７(ｃ)に示すように、オーミック領域３３の表面に、パターニングしたレジスト膜３５を形成する。このレジスト膜３５の端部は、ゲート電極膜２１ａの端部から所定距離だけ離間しており、レジスト膜３５の端部とゲート電極膜２１ａの間には、オーミック領域３３又はベース領域２９の表面が露出している。
【０１１１】
その状態で、Ｎ型の不純物を注入すると、図１３(ａ)と図３８(ａ)に示すように、レジスト膜３５とゲート電極膜２１ａの間の位置に、Ｎ型の高濃度不純物層３８が形成され、次いで、レジスト膜３５を除去した後、拡散すると、図１４(ａ)と図３８(ｂ)に示すように、オーミック領域３３とベース領域２９とで形成されるＰ型の領域内に、ソース領域３９が形成される。
【０１１２】
このソース領域３９は、ゲート電極膜２１ａの内周の縁に沿った櫛形のリング形状になっている。リング形状のソース領域３９の内側の縁は、ゲート電極膜２１ａの下のゲート絶縁膜１９の下方位置に潜り込んでいる。
【０１１３】
また、膨出部分８８を除く枝部２４や幹部２２1、２２2及び接続部２３では、ソース領域３９の内側の縁よりも内側の基板９内部の表面側には、ベース領域２９が位置しており、ソース領域３９の内側の縁とベース領域２９の内側の縁との間は、チャネル領域４０になっている。
【０１１４】
膨出部分８８では、ソース領域３９の内側の縁よりも内側の基板９の表面には、ベース領域２９の内周の縁を超えてオーミック領域３３が横方向拡散されている。従って、膨出部分８８では、オーミック領域３３及びベース領域２９が形成するＰ型の領域の内側の縁と、ソース領域３９の内側の縁との間の位置の、基板９内部の表面近傍には、オーミック領域３３が存している。
【０１１５】
符号５２は、膨出部分８８のソース領域３９の内周の縁とオーミック領域３３の内周の縁との間のオーミック領域３３の表面近傍部分で形成されるチャネル領域を示している。このチャネル領域５２の表面がＮ型に反転すれば、膨出部分８８においても、ソース領域３９とチャネル領域４０、５２で囲われた部分のＮ型の領域２６とが反転層によって接続される。
【０１１６】
膨出部分８８のチャネル領域５２では、オーミック領域３３とチャネル領域２９とが、少なくとも一部は重なっているが、オーミック領域３３の表面濃度の方がベース領域２９の表面濃度よりも高いため、ベース領域２９の表面濃度は無視することができる。従って、膨出部分８８のチャネル領域５２の閾電圧は、オーミック領域３３の横方向拡散した部分の表面濃度で決まり、膨出部分８８のチャネル領域５２の閾電圧は、ベース領域２９の横方拡散した部分の表面濃度で決まる他の部分のチャネル領域４０の閾電圧よりも高くなっている。
【０１１７】
図２９は、オーミック領域３３の形状を説明するための図面であり、同図の符号３３1は、オーミック領域３３の内側の縁を示している。また、図３０は、２種類のチャネル領域４０、５２間の平面形状と位置関係を説明するための図であり、図３１は、ソース領域３９の平面形状を説明するための図である。
【０１１８】
符号３９1、３９2は、それぞれソース領域３９の表面の内周の縁と外周の縁を示しており、符号２９1はベース領域２９の表面の内周の縁を示している。
【０１１９】
ベース領域２９の表面近傍の部分で構成されるチャネル領域４０は、ソース領域３９の内周の縁３９1とベース領域２９の内周の縁２９1とで確定され、オーミック領域３３の表面近傍の部分で構成されるチャネル領域５２は、膨出部分８８のオーミック領域３３の内周の縁３３1と、ソース領域３９の内周の縁３９1とで確定される。
【０１２０】
２種類のチャネル領域４０、５２は、ソース領域３９の内周の縁３９1に沿って連続しており、２種類のチャネル領域４０、５２により、リング形状の１個の櫛形の領域が形成されている。
【０１２１】
上記のように、ソース領域３９を形成した後、表面に層間絶縁膜を形成した後、その層間絶縁膜をパターニングし、図１５(ａ)と図３８(ｃ)に示すように、ソース領域３９の内側の縁３９1の近傍部分と、その縁３９1で囲われたオーミック領域３３の部分が露出させる。同図の符号４１は、その状態の層間絶縁膜を示している。
【０１２２】
次いで、図１７(ａ)、図１９(ａ)、図２０(ａ)と、図３９(ａ)〜(ｃ)とに示すように、パターニングしたソース電極膜４５及び保護膜４８と、基板９裏面のドレイン電極膜４９を形成すると、本発明の電界効果トランジスタ５が得られる。
【０１２３】
この電界効果トランジスタ５では、チャネル領域４０、５２の内側全部に導電層２６が配置されており、膨出部分８８の位置のｐｎ接合は、オーミック領域３３と導電領域２６とで形成されている。
【０１２４】
オーミック領域３３の深さはベース領域２９に比べて拡散深さが深くなっているので、膨出部分８８の耐圧は、他の部分の耐圧と同程度まで高くなっている。膨出部分８８の周囲に導電領域２６を配置しなければ、更に耐圧は高くなるが、チャネル領域４０、５２の内側全部に導電領域２６を配置した場合でも、膨出部分によって耐圧が著しく低下するようなことはない。従って、導電領域２６を形成するためのＮ型の不純物を注入する際に、チャネル領域４０、５２の内側となる部分の表面にはレジスト膜を配置する必要がないため、図２３、２４の平面形状７０、８０を形成する場合に比べて写真工程が１回少なくて済む。
【０１２５】
上記膨出部分８８は半円形であったが、枝部２４や幹部２２1、２２2、又は接続部２３の直線部分のオーミック領域３３が徐々に膨らみ、オーミック領域３３の表面近傍の部分で構成されるチャネル領域５２が形成されるようにしてもよい。
【０１２６】
図３２の符号８２は、オーミック領域３３が徐々に膨らんだ場合の平面形状を示しており、膨出部分８９の先端では、オーミック領域３３が、ベース領域２９の内周の縁を超えて導電領域２６の内側に向けて拡散されており、膨出部分８９の根本部分に向かうに連れ、オーミック領域３３の内周の縁は、ベース領域２９の内側に向けて徐々に後退している。この平面形状８２のオーミック領域３３の形状を図３３に示す。
【０１２７】
図４１(ａ)〜(ｃ)は、図３２の膨出部分８９の先端部分であるＥ1−Ｅ1線と、オーミック領域の膨らみが変化する部分であるＥ2−Ｅ2線と、根本位置の部分であるＥ3−Ｅ3線の断面図である。膨出部分８９のオーミック領域３３は、先端部分で導電領域２６内に大きく横方向拡散しており、根本部分では、枝部２４の直線部分や、幹部２２1、２２2及び接続部２３におけるオーミック領域３３の内周の縁とベース領域２９の内周の縁との間の間隔と同じになっている。
【０１２８】
上記のように、オーミック領域３３が徐々に膨らむ膨出部分８９を形成する場合には、オーミック領域３３の拡散源となるＰ型の高濃度領域３２を形成する際に、Ｐ型不純物のマスクとなるレジスト膜３１のゲート電極膜２１ａ上からのはみ出し量を変化させればよい。
【０１２９】
図４０(ａ)〜(ｃ)は、図３２のＥ1−Ｅ1線、Ｅ2−Ｅ2線、及びＥ3−Ｅ3線に対応する断面を形成する際のレジスト膜３１の、はみ出し量Ｄ3〜Ｄ5を示す図である。ここでは、Ｄ3＜Ｄ4＜Ｄ5になっている。
【０１３０】
このように、レジスト膜３１のはみ出し量を、膨出部分８９の根本方向から先端方向に向けて徐々に少なくすることで、オーミック領域３３が徐々に膨らんだ形状を作ることができる。
【０１３１】
この場合には、膨出部分８９の根本部分ではベース領域２９によってチャネル領域４０が形成され、先端部分ではオーミック領域３３によってチャネル領域５２が形成される。根本部分と先端部分の間の位置では、オーミック領域３３によるチャネル領域５２がソース領域３９と接し、そのチャネル領域５２と導電領域２６との間に、ベース領域２９によるチャネル領域４０が配置される。
【０１３２】
また、本発明の電界効果トランジスタでは、膨出部分の先端において、必ずしも上記のように、オーミック領域３３がベース領域２９を超えて横方向まで伸びている必要はない。
【０１３３】
図４２の符号９０に示した平面パターンのオーミック領域３３は、図２８に示した平面パターン８１と同様の形状であり、チャネル領域４０で囲われたＮ型の領域の内側に向けて膨出部分９１が突き出されている。この膨出部分９１のオーミック領域３３は、膨出部分９１以外の他の部分のオーミック領域３３の幅よりも広がっており、半円形になっている。
【０１３４】
この図４２の膨出部分９１のオーミック領域３３は、図２８の平面パターン８１が有する膨出部分８８とは異なり、ベース領域２９を超えてＮ型の領域内には広がっていない。
【０１３５】
膨出部分９１のＦ1−Ｆ1線断面図を図４４(ａ)に示す。また、膨出部分９１以外の部分として、枝部２４間に位置し、ベース領域２９やオーミック領域３３が直線的に伸びている部分のＦ2−Ｆ2線断面図を同図(ｂ)に示す。
【０１３６】
図４４(ｂ)から分かるように、枝部２４と幹部２２1、２２2と接続部２３に含まれるベース領域２９の直線部分の内周の縁部分と、オーミック領域３３の直線部分の内周の縁部分との間の距離をＳ0とし、膨出部分９１におけるベース領域２９の内周の縁部分と、オーミック領域３３の内周の縁部分との間の距離をＳ1とすると、この平面パターン９０では、Ｓ1＜Ｓ0にされている。
【０１３７】
特に、距離Ｓ1が負の値である場合(Ｓ1＜０の場合)は、図３９(ａ)〜(ｃ)や図４１(ａ)に示すように、オーミック領域３３がベース領域２９の内周の縁を超えてＮ型領域まで伸びている場合である。
【０１３８】
このような膨出部分９１を形成するためには、オーミック領域３３の拡散源となるＰ型の高濃度不純物層３２を形成する際に、図４３(ａ)に示すように、膨出部分におけるレジスト膜３１のゲート電極膜２１ａからのはみ出し距離Ｄ7を、図４３(ｂ)に示すようなレジスト膜３１の直線部分におけるはみ出し距離Ｄ8よりも小さくすればよい。
【０１３９】
本発明の典型的なベース領域２９とソース領域３９の形成方法としては、ゲート電極膜２１ａをマスクとして、Ｐ型不純物とＮ型不純物を注入し、Ｐ型の高濃度不純物層３２とＮ型の高濃度不純物層３８とを、それぞれベース領域２９とソース領域３９の拡散源としているから、ゲート電極膜２１ａの下方におけるベース領域２９とソース領域３９の潜り込み量は、ドレイン領域の全外周に亘って一定である。
【０１４０】
それに対し、本発明では、オーミック領域３３の拡散源となるＰ型の高濃度不純物層３２は、レジスト膜３１をマスクとするイオン注入によって形成されているから、オーミック領域３３内周の端部と、ゲート電極膜２１ａの縁部分との相対的な位置関係は、レジスト膜３１のゲート電極膜２１ａからのはみ出し距離Ｓ1によって調整することができる。
【０１４１】
このように、本発明の電界効果トランジスタは、膨出部分のレジスト膜３１のはみ出し距離Ｓ1を調節することでオーミック領域３３の内周の縁部分とベース領域２９の内周の縁部分との間の距離を調節することができる。
【０１４２】
本発明は、オーミック領域３３の内周の縁部分のうち、球状接合を形成する膨出部分９１の縁部分を、円筒接合を形成する幹部２２1、２２2や接続部２３や枝部２４の縁部分よりも内側に伸ばした平面パターンを持つ電界効果トランジスタを広く含むものである。
【０１４３】
なお、以上は、電界効果トランジスタを製造する場合について説明したが、図２５(ａ)に示すように、低抵抗層１１に代え、高抵抗層１２を、Ｎ型で厚みが薄いダイオード構成層３４上に形成し、そのダイオード構成層３４の裏面に、ダイオード構成層３４とショットキー接続する金属膜を形成し、アノード電極膜５０とすると、ショットキー接合を用いたＩＧＢＴ型の電界効果トランジスタ２が得られる。
【０１４４】
この場合、アノード電極膜５０とダイオード構成層３４との間に形成されるショットキーダイオードは、ドレイン電極膜５０がアノードとなり、ダイオード構成層３４がカソードとなる。高抵抗層３４に、エピタキシャル成長させたシリコン単結晶層ではなく、引き上げ法によって形成した単結晶のシリコンウェハーそのものを用いる場合には、ダイオード構成層３４を設けず、高抵抗層３４の裏面にアノード電極膜５０を形成し、ショットキーダイオードを構成させてもよい。
【０１４５】
また、図２５(ｂ)に示すように、Ｎ型のシリコン単結晶層１１に替え、Ｐ型のシリコン単結晶基板を用いてコレクタ層２０とし、コレクタ層２０に、コレクタ層２０とオーミック接続するコレクタ電極５６を形成すると、ＰＮ接合を用いたＩＧＢＴ型の電界効果トランジスタ３が得られる。この電界効果トランジスタ３も本発明に含まれる。
いずれの電界効果トランジスタ１、２、３についても、ソース領域３９やチャネル領域４０は１個である。
【０１４６】
また、上記の高抵抗層１２は、低抵抗層１１上にエピタキシャル成長させたものを用いたが、高抵抗のシリコンウェハー自体で高抵抗層１２を構成させ、その高抵抗層１２の裏面側から高抵抗層１２と同じ導電型の不純物を拡散させ、高抵抗層１２よりも低抵抗の低抵抗層１１を構成させてもよい。
【０１４７】
以上は、ｎ型を第１の導電型、ｐ型を第２の導電型とした実施例について説明したが、その逆に、ｐ型を第１の導電型、ｎ型を第２の導電型にしてもよい。この場合は、例えば高抵抗層とソース領域はｐ型になり、ベース領域はｎ型になる。
【０１４８】
【発明の効果】
導通抵抗が低く、耐圧が高い電界効果トランジスタが得られる。
オーミック領域の深さはベース領域に比べて拡散深さが深くなっているので、膨出部分の耐圧は、他の部分の耐圧と同程度まで高くすることができる。
【図面の簡単な説明】
【図１】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１)
【図２】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(２)
【図３】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(３)
【図４】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(４)
【図５】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(５)
【図６】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(６)
【図７】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(７)
【図８】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(８)
【図９】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(９)
【図１０】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１０)
【図１１】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１１)
【図１２】(ａ)〜(ｃ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１２)
【図１３】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１３)
【図１４】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１４)
【図１５】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(１５)
【図１６】本発明の一例の電界効果トランジスタの製造工程を説明するための図(１６)
【図１７】(ａ)、(ｂ)：図１６の断面図であり、本発明の一例の電界効果トランジスタの製造工程を説明するための図(１７)
【図１８】本発明の一例の電界効果トランジスタの製造工程を説明するための図(１８)
【図１９】(ａ)、(ｂ)：図１８の断面図であり、本発明の一例の電界効果トランジスタの製造工程を説明するための図(１９)
【図２０】(ａ)、(ｂ)：本発明の一例の電界効果トランジスタの製造工程を説明するための図(２０)
【図２１】(ａ)：導電層とチャネル領域とソース領域の位置関係を説明するための図    (ｂ)：その部分拡大図であり、浮遊電位領域の位置を説明するための図
【図２２】ドレイン領域内に導電層を部分的に形成した状態を説明するための図
【図２３】本発明の電界効果トランジスタのチャネル領域とその内側の拡散層の平面形状の例
【図２４】本発明の電界効果トランジスタのチャネル領域とその内側の拡散層の平面形状の例
【図２５】(ａ)：本発明の他の例であり、ショットキー接合を用いたＩＧＢＴ型の電界効果トランジスタを説明するための図    (ｂ)：本発明の他の例であり、ＰＮ接合を用いたＩＧＢＴ型の電界効果トランジスタを説明するための図
【図２６】従来技術の電界効果トランジスタを説明するための図
【図２７】その電界効果トランジスタのセルの配置を説明するための図
【図２８】本発明の電界効果トランジスタのうち、オーミック領域が一部膨らんだ場合のパターンを説明するための図
【図２９】そのオーミック領域のパターンを説明するための図
【図３０】そのチャネル領域のパターンを説明するための図
【図３１】そのソース領域のパターンを説明するための図
【図３２】本発明の電界効果トランジスタのうち、オーミック領域の一部が徐々に膨らんだパターンを説明するための図
【図３３】そのオーミック領域のパターンを説明するための図
【図３４】(ａ)〜(ｃ)：オーミック領域が一部膨らんだパターンの電界効果トランジスタの製造工程を説明するための図(１)
【図３５】(ａ)〜(ｃ)：その工程の続きを説明するための図(２)
【図３６】(ａ)〜(ｃ)：その工程の続きを説明するための図(３)
【図３７】(ａ)〜(ｃ)：その工程の続きを説明するための図(４)
【図３８】(ａ)〜(ｃ)：その工程の続きを説明するための図(５)
【図３９】(ａ)〜(ｃ)：その工程の続きを説明するための図(６)
【図４０】膨出部分のオーミック領域が徐々に膨らんだパターンの作成方法を説明するための図であって、(ａ)：先端部分、(ｂ)：中間部分、(ｃ)：根本部分
【図４１】膨出部分のオーミック領域が徐々に膨らんだパターンの(ａ)：先端部分の断面図、(ｂ)：中間部分の断面図、(ｃ)：根本部分の断面図
【図４２】本発明の他の平面パターンを説明するための図
【図４３】(ａ)、(ｂ)：その断面図
【図４４】(ａ)、(ｂ)：その膨出部分の形成方法を説明するための図
【符号の説明】
１、２、３……電界効果トランジスタ
１１……第１導電型の低抵抗層
１２……第１導電型の高抵抗層
１９……ゲート絶縁膜
２０……コレクタ層
２１ａ……ゲート電極膜
２６……第１導電型の導電層
２９……第２導電型のベース領域
３４……ダイオード構成層
３９……第１導電型のソース領域
４０……チャネル領域
４５……ソース電極膜
４９……ドレイン電極膜
５０……アノード電極膜
５６……コレクタ電極膜
【図１】
0004845293.tif 000002
【図２】
0004845293.tif 000003
【図３】
0004845293.tif 000004
【図４】
0004845293.tif 000005
【図５】
0004845293.tif 000006
【図６】
0004845293.tif 000007
【図７】
0004845293.tif 000008
【図８】
0004845293.tif 000009
【図９】
0004845293.tif 000010
【図１０】
0004845293.tif 000011
【図１１】
0004845293.tif 000012
【図１２】
0004845293.tif 000013
【図１３】
0004845293.tif 000014
【図１４】
0004845293.tif 000015
【図１５】
0004845293.tif 000016
【図１６】
0004845293.tif 000017
【図１７】
0004845293.tif 000018
【図１８】
0004845293.tif 000019
【図１９】
0004845293.tif 000020
【図２０】
0004845293.tif 000021
【図２１】
0004845293.tif 000022
【図２２】
0004845293.tif 000023
【図２３】
0004845293.tif 000024
【図２４】
0004845293.tif 000025
【図２５】
0004845293.tif 000026
【図２６】
0004845293.tif 000027
【図２７】
0004845293.tif 000028
【図２８】
0004845293.tif 000029
【図２９】
0004845293.tif 000030
【図３０】
0004845293.tif 000031
【図３１】
0004845293.tif 000032
【図３２】
0004845293.tif 000033
【図３３】
0004845293.tif 000034
【図３４】
0004845293.tif 000035
【図３５】
0004845293.tif 000036
【図３６】
0004845293.tif 000037
【図３７】
0004845293.tif 000038
【図３８】
0004845293.tif 000039
【図３９】
0004845293.tif 000040
【図４０】
0004845293.tif 000041
【図４１】
0004845293.tif 000042
【図４２】
0004845293.tif 000043
【図４３】
0004845293.tif 000044
【図４４】
0004845293.tif 000045