(57)【特許請求の範囲】
【請求項１】
互いに交差するように配列される複数のゲートラインと複数のデータラインとを有する液晶パネルと、
前記ゲートラインにゲートパルスを供給するゲートドライバと、
入力されるＮビット（Ｎは、正の整数を表わす。）デジタルデータ信号をサンプリングしてアナログデータ電圧を発生し、前記サンプリングされたデータ信号のうちＭビット（Ｍは、Ｎより小さいか等しい正の整数を表わす。）データ値によって液晶の応答速度を速くするための変調データ電圧を発生し、前記変調データ電圧を前記アナログデータ電圧と混合して前記データラインに供給するデータドライバであって、
前記データドライバは、
サンプリング信号を生成するシフトレジスタと、
前記サンプリング信号によって前記Ｎビットデジタルデータ信号をラッチし、ラッチされたＮビットデジタルデータ信号をデータ出力信号によって出力するラッチ部と、
前記ラッチ部から出力される前記Ｍビットデジタルデータ信号によって前記変調データ電圧を生成する変調部と、
前記ラッチ部から出力される前記Ｎビットデジタルデータ信号を前記アナログデータ電圧に変換し、前記アナログデータ電圧と前記変調データ電圧とを混合して正極性及び負極性データ電圧を生成し、これを極性制御信号によって前記データラインに出力するデジタル−アナログ変換部と、を備え、
前記変調部は、
前記変調データ電圧の電圧レベルを設定する変調電圧生成部と、
前記変調データ電圧のパルス幅を設定するためのスイッチング制御信号を生成するスイッチング制御信号生成部と、
前記スイッチング制御信号によって、前記変調電圧生成部からの前記変調データ電圧を前記混合部に供給するスイッチング素子と、を備え、
前記変調電圧生成部は、
前記Ｍビットデジタルデータ信号をデコードして第１デコーディング信号を生成する第１デコーダと、
駆動電圧端と前記変調電圧生成部の出力ノードとの間に接続された第１抵抗と、
前記変調電圧生成部の出力ノードと前記第１デコーダとの間に接続され、前記第１デコーディング信号によって前記変調電圧生成部の出力ノードの電圧レベルが可変するように前記駆動電圧端からの駆動電圧を分圧する複数の分圧抵抗と、を備え、
前記変調データ電圧は、前記Ｍビットデジタルデータ信号によって、電圧レベル及びパルス幅のうち少なくとも一つが変調されることを特徴とする液晶表示装置の駆動装置。
【請求項２】
前記変調データ電圧は、アナログデータ電圧よりも大きい大きさを有することを特徴とする請求項１に記載の液晶表示装置の駆動装置。
【請求項３】
前記データドライバは、前記ゲートパルスの第１区間に、前記変調データ電圧と前記アナログデータ電圧とを混合して前記データラインに供給し、前記ゲートパルスの第２区間には、前記アナログデータ電圧を前記データラインに供給することを特徴とする請求項１に記載の液晶表示装置の駆動装置。
【請求項４】
前記変調電圧生成部は、駆動電圧端と基底電圧源との間に接続され、抵抗値によって、前記駆動電圧端からの駆動電圧を、固定された電圧レベルを有する前記変調データ電圧に分圧して前記スイッチング素子に供給する第１及び第２抵抗を備えることを特徴とする請求項１に記載の液晶表示装置の駆動装置。
【請求項５】
前記スイッチング制御信号生成部は、
前記Ｍビットデジタルデータ信号をデコードして第２デコーディング信号を生成する第２デコーダと、
入力されるクロック信号を前記第２デコーディング信号分だけカウントして相異なるパルス幅を有する前記スイッチング制御信号を生成し、これを前記スイッチング素子に供給するカウンタと、
を備えることを特徴とする請求項１に記載の液晶表示装置の駆動装置。
【請求項６】
前記スイッチング制御信号生成部は、入力されるクロック信号を設定値分だけカウントして固定されたパルス幅を有する前記スイッチング制御信号を生成し、これを前記スイッチング素子に供給するカウンタを備えることを特徴とする請求項１に記載の液晶表示装置の駆動装置。
【請求項７】
前記スイッチング制御信号は、前記データ出力信号または前記ゲートパルスに同期して前記スイッチング素子に供給されることを特徴とする請求項５または６に記載の液晶表示装置の駆動装置。
【請求項８】
前記スイッチング制御信号生成部は、
前記変調電圧生成部の出力ノードと前記スイッチング素子の制御端子との間に接続された抵抗と、
前記スイッチング素子の制御端子と基底電圧源との間に接続にされて前記スイッチング制御信号を生成するキャパシタと、
前記スイッチング素子から出力される前記変調データ電圧を、前記Ｍビットデジタルデータ信号によってデコードしてクリア信号を生成するクリア信号生成部と、
前記スイッチング素子の制御端子と基底電圧源との間に配置され、前記クリア信号によって前記キャパシタに保存された電圧を放電させるトランジスタと、
を備えることを特徴とする請求項１に記載の液晶表示装置の駆動装置。
【請求項９】
前記クリア信号生成部は、
前記変調データ電圧をバッファするバッファー部と、
前記トランジスタの制御端子に接続された出力端及び前記バッファー部に接続された抵抗と、
前記出力端に並列に接続された複数のキャパシタと、
前記Ｍビットデジタルデータ信号によって前記複数のキャパシタのうちいずれか一つを選択する第２デコーダと、
を備えることを特徴とする請求項８に記載の液晶表示装置の駆動装置。
【請求項１０】
前記スイッチング制御信号生成部は、
前記変調電圧生成部の出力ノードと前記スイッチング素子の制御端子との間に接続された抵抗と、
前記スイッチング素子の制御端子と基底電圧源との間に接続にされて、前記スイッチング制御信号を生成するキャパシタと、
前記スイッチング素子から出力される前記変調データ電圧を用いてクリア信号を生成するクリア信号生成部と、
前記スイッチング素子の制御端子と基底電圧源との間に配置されて、前記クリア信号によって前記キャパシタに保存された電圧を放電させるトランジスタと、
を備えることを特徴とする請求項１に記載の液晶表示装置の駆動装置。
【請求項１１】
前記クリア信号生成部は、
前記変調データ電圧をバッファするバッファー部と、
前記トランジスタの制御端子に接続された出力端及び前記バッファー部に接続された抵抗と、
前記出力端と基底電圧源との間に接続されたキャパシタと、
を備えることを特徴とする請求項１０に記載の液晶表示装置の駆動装置。
【請求項１２】
前記クリア信号生成部は、前記出力端と前記トランジスタの制御端子との間に接続された少なくとも一つのインバータをさらに備えることを特徴とする請求項９または１１に記載の液晶表示装置の駆動装置。
【請求項１３】
前記デジタル−アナログ変換部は、
前記ラッチ部から出力される前記Ｎビットデジタルデータ信号をデコードして正極性及び負極性アナログデータ電圧を生成するデコーディング部と、
前記正極性及び負極性アナログデータ電圧のそれぞれを、前記変調データ電圧と混合して前記正極性及び負極性データ電圧を生成する混合部と、
前記極性制御信号によって前記混合された前記正極性及び負極性データ電圧を選択して出力するマルチプレクサ部と、
を備えることを特徴とする請求項１に記載の液晶表示装置の駆動装置。
【請求項１４】
前記混合部は、
前記正極性アナログデータ電圧に前記変調データ電圧を加算して前記正極性データ電圧を生成する加算部と、
前記負極性アナログデータ電圧から前記変調データ電圧を減算して前記負極性データ電圧を生成する減算部と、を備えることを特徴とする請求項１３に記載の液晶表示装置の駆動装置。
【請求項１５】
前記混合部は、
前記正極性アナログデータ電圧に前記変調データ電圧を加算して前記正極性データ電圧を生成する第１加算部と、
前記変調データ電圧の極性を反転させる反転部と、
前記負極性アナログデータ電圧に前記反転された変調データ電圧を加算して前記負極性データ電圧を生成する第２加算部と、
を備えることを特徴とする請求項１３に記載の液晶表示装置の駆動装置。
【請求項１６】
前記反転部は、反転増幅器であることを特徴とする請求項１５に記載の液晶表示装置の駆動装置。
【請求項１７】
互いに交差するように配列された複数のゲートラインと複数のデータラインとを有する液晶パネルの駆動方法において、
入力されたＮビット（Ｎは、正の整数を表わす。）デジタルデータ信号をサンプリングしてアナログデータ電圧を生成する段階と、
前記サンプリングされたデータ信号のうちＭビット（Ｍは、Ｎより小さいか等しい正の整数を表わす。）データ値によって液晶の応答速度を速くする変調データ電圧を生成する段階と、
前記ゲートラインにゲートパルスを生成する段階と、
前記ゲートパルスに同期して前記変調データ電圧を前記アナログデータ電圧に混合し、混合されたデータ電圧を前記データラインに供給する段階であって、
前記変調データ電圧を前記アナログデータ電圧と混合する段階は、前記Ｎビットデジタルデータ信号をデコードして正極性及び負極性アナログデータ電圧を生成する段階と、前記正極性及び負極性アナログデータ電圧のそれぞれに前記変調データ電圧を混合して正極性及び負極性データ電圧を生成する段階と、極性制御信号によって前記正極性及び負極性データ電圧を選択的に前記データラインに供給する段階と、を含み、
前記変調データ電圧を生成する段階は、
前記変調データ電圧の電圧レベルを設定する段階と、
前記変調データ電圧のパルス幅を設定するスイッチング制御信号を生成する段階と、
前記設定された電圧レベルとパルス幅を有する前記変調データ電圧を生成するために前記スイッチング制御信号によってスイッチング素子を制御する段階と、を含み、
前記変調データ電圧の電圧レベルを設定する段階は、
前記Ｍビットデジタルデータ信号によって複数の抵抗のうち２個の抵抗を選択的に接続させる段階と、
前記選択的に接続された２個の抵抗を用いて前記変調データ電圧を生成するための駆動電圧を分圧する段階と、を備え、
前記変調データ電圧は、前記Ｍビットデジタルデータ信号によって電圧レベル及びパルス幅のうち少なくとも一つが変調されることを特徴とする液晶表示装置の駆動方法。
【請求項１８】
前記混合されたデータ電圧は、前記ゲートパルスの第１区間に前記データラインに供給され、前記アナログデータ電圧は、前記ゲートパルスの第２区間に前記データラインに供給されることを特徴とする請求項１７に記載の液晶表示装置の駆動方法。
【請求項１９】
前記変調データ電圧の電圧レベルを設定する段階は、駆動電圧と基底電圧源との間に接続された第１及び第２抵抗を用いて、前記固定された電圧レベルの前記変調データ電圧を生成するために前記駆動電圧を分圧することを特徴とする請求項１７に記載の液晶表示装置の駆動方法。
【請求項２０】
前記スイッチング制御信号を生成する段階は、前記Ｍビットデジタルデータ信号によって決定される相異なるパルス幅を有する前記スイッチング制御信号を生成するために入力クロック信号をカウントし、前記生成されたスイッチング制御信号を前記スイッチに供給することを特徴とする請求項１７に記載の液晶表示装置の駆動方法。
【請求項２１】
前記スイッチング制御信号を生成する段階は、入力されるクロック信号を設定値分だけカウントして固定されたパルス幅を有する前記スイッチング制御信号を生成し、生成されたスイッチング制御信号を前記スイッチに供給することを特徴とする請求項１７に記載の液晶表示装置の駆動方法。
【請求項２２】
前記スイッチング制御信号は、前記ゲートパルスに同期して前記スイッチに供給されることを特徴とする請求項２０または２１に記載の液晶表示装置の駆動方法。
【請求項２３】
前記スイッチング制御信号を生成する段階は、
前記スイッチング制御信号を生成するために前記スイッチに入力された変調データ電圧を第１キャパシタに保存する段階と、
前記スイッチから出力された前記変調データ電圧をバッファし、前記バッファされた電圧を、前記Ｍビットデジタルデータ信号によって決定された抵抗を通して複数の第２キャパシタのうち少なくとも一つに保存する段階と、
前記第１キャパシタに保存された電圧を放電させて、前記少なくとも一つの第２キャパシタに保存された電圧によってクリア信号を生成する段階と、を備えることを特徴とする請求項１７に記載の液晶表示装置の駆動方法。
【請求項２４】
前記スイッチング制御信号を生成する段階は、
前記スイッチング制御信号を生成するために前記スイッチに入力された前記変調データ電圧を第１キャパシタに保存する段階と、
前記スイッチから出力された前記変調データ電圧をバッファし、前記バッファされた電圧を第１抵抗を通して第２キャパシタに保存する段階と、
前記第１キャパシタに保存された電圧を放電させて、前記第２キャパシタに保存された電圧によってクリア信号を生成する段階と、
を備えることを特徴とする請求項１７に記載の液晶表示装置の駆動方法。
【請求項２５】
前記正極性及び負極性データ電圧を生成する段階は、
前記正極性アナログデータ電圧に前記変調データ電圧を加算して前記正極性データ電圧を生成する段階と、
前記負極性アナログデータ電圧から前記変調データ電圧を減算して前記負極性データ電圧を生成する段階と、
を備えることを特徴とする請求項１７に記載の液晶表示装置の駆動方法。
【請求項２６】
前記正極性及び負極性データ電圧を生成する段階は、
前記正極性アナログデータ電圧に前記変調データ電圧を加算して前記正極性データ電圧を生成する段階と、
前記変調データ電圧の極性を反転させる段階と、
前記負極性アナログデータ電圧に前記反転された変調データ電圧を加算して前記負極性データ電圧を生成する段階と、
を備えることを特徴とする請求項１７に記載の液晶表示装置の駆動方法。
【請求項２７】
前記反転された変調データ電圧は、反転増幅器によって極性が反転されることを特徴とする請求項２６に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に、メモリを使用しなくても液晶の応答速度を速くすることによって画質低下を防止することができる液晶表示装置の駆動装置及びその駆動方法に関する。
【背景技術】
【０００２】
通常、液晶表示装置（ＬＣＤ）は、ビデオ信号によって液晶セルの光透過率を調節して画像を表示する。液晶セルごとにスイッチング素子が形成されたアクティブマトリクスタイプの液晶表示装置は、動画像を表示するのに適している。アクティブマトリクスタイプの液晶表示装置に用いられるスイッチング素子としては、薄膜トランジスタ（以下、「ＴＦＴ」という。）が主として使用されている。
【０００３】
液晶表示装置は、次に示す式数１及び数２からわかるように、液晶固有の粘性や弾性などの特性によって応答速度が遅いという欠点がある。
【０００４】
【数１】
0004673803.tif 000002
ここで、τγは、液晶に電圧が印加される時の立上り時間を表し、Ｖａは、印加電圧を表し、ＶＦは、液晶分子が傾斜運動を始めるフリーデリック（Freederick）遷移電圧を表し、ｄは、液晶セルのセルギャップを表し、γ（ガンマ）は、液晶分子の回転粘度を表す。
【０００５】
【数２】
0004673803.tif 000003
ここで、τＦは、液晶に印加された電圧がオフされた後に液晶が弾性復元力によって原位置に復元する立下り時間を、Ｋは、液晶固有の弾性係数をそれぞれ表す。
【０００６】
ツイステッドネマチック（ＴＮ）モードの液晶応答速度は、液晶材料の物性とセルギャップなどによって異なってくるが、通常、立上り時間が２０〜８０ｍｓで、立下り時間が２０〜３０ｍｓである。このような液晶の応答速度は、動画像の１フレーム期間（ＮＴＳＣ方式の場合１６．６７ｍｓ)よりも長いため、図１に示すように液晶セルに充電される電圧が所望の電圧に至る前に次のフレームに進行され、これにより、動画像において画面が不鮮明になるモーションぼかし(Motion Blurring)現象が現れる。
【０００７】
図１を参照すると、関連技術による液晶表示装置は、動画像の具現に当たり、遅い応答速度によって、あるレベルから他のレベルにデータＶＤが変わる際にそれに対応する表示輝度ＢＬが所望の輝度に至らず、所望の色と輝度が表現できなくなる。その結果、液晶表示装置は、動画像においてモーションぼかし現象が現れ、コントラスト比の低下によって表示品位が落ちてしまう。
【０００８】
このような液晶表示装置の遅い応答速度を解決するために、ルックアップテーブルを用いてデータの変化の有無に応じてデータを変調する案（以下、「高速駆動」という。）が提案されたことがある（例えば、特許文献１及び２参照）。この高速駆動方法は、図２のような原理に基づいてデータを変調する。
【０００９】
図２を参照すると、関連技術による高速駆動方法は、入力データＶＤを変調し、それによる変調データＭＶＤを液晶セルに印加して所望の輝度ＭＢＬを得る。この高速駆動方法は、１フレーム期間内に入力データの輝度値に対応して所望の輝度が得られるように、データの変化の有無に基づいて上記の式数１において｜Ｖａ２−ＶＦ２｜を大きくすることによって液晶の応答速度を速く加速させる。
【００１０】
したがって、関連技術による高速駆動方法を用いる液晶表示装置は、液晶の遅い応答速度をデータ値の変調で補償し動画像におけるモーションぼかし現象を緩和させることによって、所望の色と輝度で画像を表示できるようになる。
【００１１】
具体的に、関連技術による高速駆動方法は、ハードウェア具現時にメモリへの容量負担を軽減させるために、図３に示すように、以前フレームＦｎ−１と現フレームＦｎのそれぞれの上位ビットＭＳＢのみを比較して変調するようになる。すなわち、関連技術による高速駆動方法は、以前フレームＦｎ−１と現フレームＦｎのそれぞれの上位ビットデータＭＳＢを比較し、上位ビットデータＭＳＢ間の変化があると、ルックアップテーブルから該当する変調データＭＲＧＢを現フレームＦｎの上位ビットデータＭＳＢとして選択する。
【００１２】
このような高速駆動方法が具現される高速駆動装置を、図４に示す。
【００１３】
図４を参照すると、関連技術による高速駆動装置は、上位ビットバスライン４２に接続されたフレームメモリ４３と、上位ビットバスライン４２及びフレームメモリ４３の出力端子に共通して接続されたルックアップテーブル４４とを備える。
【００１４】
フレームメモリ４３は、上位ビットＭＳＢを１フレーム期間の間に保存し、保存されたデータをルックアップテーブル４４に供給する。ここで、上位ビットＭＳＢは、８ビットのソースデータＲＧＢのうち、上位４ビットと設定される。
【００１５】
ルックアップテーブル４４は、上位ビットバスライン４２から入力される現フレームＦｎの上位ビットデータＭＳＢと、フレームメモリ４３から入力される以前フレームＦｎ−１の上位ビットデータＭＳＢとを、次の表１に示したように比較し、その結果に対応する変調データＭＲＧＢを選択する。変調データＭＲＧＢは、下位ビットバスライン４１からの下位ビットデータＬＳＢと加算されて液晶表示装置に供給される。
【００１６】
上位ビットデータＭＳＢを４ビットと限定した場合に高速駆動装置及び駆動方法のルックアップテーブル４４に登載される変調データＭＲＧＢを、次の表１に示す。
【００１７】
【表１】
0004673803.tif 000004
【００１８】
表１において、左列は、以前フレームＦｎ−１のデータ電圧ＶＤｎ−１であり、最上行は、現フレームＦｎのデータ電圧ＶＤｎである。また、表１は、上位４ビットを１０進数で表現したルックアップテーブル情報である。
【００１９】
【特許文献１】米国特許第５，４９５，２６５号
【特許文献２】ＰＣＴ国際公開番号ＷＯ９９／０９９６７
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、上記の関連技術による高速駆動装置及びその駆動方法は、以前フレームＦｎ−１と現フレームＦｎのデータとを比較して変調データＭＲＧＢを発生するためにルックアップテーブル４４のようなメモリを備えなければならず、製造コストの上昇及びチップサイズの増加を招くという問題点があった。
【００２１】
本発明は上記の問題点を解決するためのもので、その目的は、メモリを使用しなくても液晶の応答速度を速くすることによって画質低下を防止することができる液晶表示装置の駆動装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、本発明に係る液晶表示装置の駆動装置は、互いに交差するように配列される複数のゲートラインと複数のデータラインを有する液晶パネルと、前記ゲートラインにゲートパルスを供給するゲートドライバと、入力されるＮビット（ただし、Ｎは、正の整数）デジタルデータ信号をサンプリングしてアナログデータ電圧を発生し、前記サンプリングされたデータ信号のうちＭビット（ただし、Ｍは、Ｎより小さいか等しい正の整数）データ値によって液晶の応答速度を速くするための変調データ電圧を発生し、前記変調データ電圧を前記アナログデータ電圧と混合して前記データラインに供給するデータドライバと、を備えることを特徴とする。
【００２３】
前記変調データ電圧は、アナログデータ電圧よりも大きい大きさを有することを特徴とする。
【００２４】
前記データドライバは、前記ゲートパルスの第１区間に前記変調データ電圧と前記アナログデータ電圧とを混合して前記データラインに供給し、前記ゲートパルスの第２区間には前記アナログデータ電圧を前記データラインに供給することを特徴とする。
【００２５】
本発明の実施形態による液晶表示装置の駆動装置は、互いに直交する複数のゲートラインと複数のデータラインを備える液晶パネルと、前記ゲートラインにゲートパルスを供給するゲートドライバと、前記ゲートパルスの第１区間に第１電圧を有するデータ電圧、及び前記ゲートパルスの第２区間に前記第１電圧の大きさとパルス幅が異なる第２電圧を有するデータ電圧を前記データラインに供給するデータドライバと、を備えることを特徴とする。
【００２６】
前記データドライバは、前記第１電圧を生成するために前記第２電圧と変調データとを混合する混合部と、前記変調データ電圧の大きさを設定する変調電圧生成部と、前記変調データ電圧の幅を設定するためのスイッチング制御信号を生成するスイッチング制御信号生成部と、前記スイッチング制御信号によって前記変調電圧生成部からの変調データ電圧を前記混合部に供給するスイッチと、を備えることを特徴とする。
【００２７】
本発明の実施形態による液晶表示装置の駆動方法は、互いに交差するように配列される複数のゲートラインと複数のデータラインとを有する液晶パネルの駆動方法において、入力されるＮビット（ただし、Ｎは、正の整数）デジタルデータ信号をサンプリングしてアナログデータ電圧を生成する段階と、前記サンプリングされたデータ信号のうちＭビット（ただし、Ｍは、Ｎより小さいか等しい正の整数）データ値によって液晶の応答速度を速くするための変調データ電圧を生成する段階と、前記ゲートラインにゲートパルスを生成する段階と、前記ゲートパルスに同期して前記変調データ電圧を前記アナログデータ電圧と混合し、混合したデータ電圧を前記データラインに供給する段階と、を備えることを特徴とする。
【００２８】
前記混合されたデータ電圧は、前記ゲートパルスの第１区間に前記データラインに供給され、前記アナログデータ電圧は、前記ゲートパルスの第２区間に前記データラインに供給されることを特徴とする。
【発明の効果】
【００２９】
本発明による液晶表示装置の駆動装置及びその駆動方法は、ゲートラインに供給されるゲートパルスの第１区間に、変調データ電圧を含むデータ電圧をデータラインに供給して液晶をデジタルデータ信号に対応するアナログデータ電圧よりも高い変調データ電圧であらかじめ駆動させた後、ゲートパルスの第２区間に、所望の階調アナログデータ電圧をデータラインに供給して液晶を所望の状態で駆動させる。
【００３０】
したがって、本発明による液晶表示装置の駆動装置及びその駆動方法は、別のメモリを使用しなくても液晶の応答速度を速くして画質低下を防止することができ、さらには、メモリ不使用による製造コストの節減が図られる。
【発明を実施するための最良の形態】
【００３１】
以下、添付の図面を参照して本発明の好適な実施形態について詳細に説明する。
【００３２】
図５は、本実施形態による液晶表示装置の駆動装置を概略的に示すブロック図である。
【００３３】
図５を参照すると、本実施形態による液晶表示装置の駆動装置は、セル領域を定義するために互いに垂直な方向に配列される複数のゲートラインＧＬ１〜ＧＬｎと複数のデータラインＤＬ１〜ＤＬｍを備えた液晶パネル１０２と、液晶パネル１０２のゲートラインＧＬ１〜ＧＬｎを駆動するゲートドライバ１０６と、入力されるＮビット（ただし、Ｎは、正の整数）デジタルデータ信号Ｄａｔａをサンプリングし、サンプリングされたＮビットデジタルデータ信号Ｄａｔａに対応するアナログデータ電圧Ｖｄａｔａを発生すると同時に、サンプリングされたＮビットデジタルデータ信号ＤａｔａのうちＭビット（ただし、Ｍは、Ｎより小さいか等しい正の整数）データ値によって、液晶の応答速度を速くするための変調データ電圧Ｖｍｄａｔａをアナログデータ電圧Ｖｄａｔａと混合してデータラインＤＬに供給するデータドライバ１０４と、データ及びゲートドライバ１０４，１０６の駆動タイミングを制御してデータドライバ１０４にデジタルデータ信号Ｄａｔａを供給するタイミングコントローラ１０８とを備える。
【００３４】
液晶パネル１０２は、各ゲートラインＧＬ１〜ＧＬｎと各データラインＤＬ１〜ＤＬｍとが交差する箇所に形成された薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴに接続される液晶セルとを備える。薄膜トランジスタＴＦＴは、ゲートラインＧＬ１〜ＧＬｎからのゲートパルスに応答してデータラインＤＬ１〜ＤＬｍからのアナログデータ電圧を液晶セルに供給する。液晶セルは、液晶を介在して対面する共通電極と薄膜トランジスタＴＦＴに接続された画素電極とで構成されるので、等価的に液晶キャパシタＣlｃで表示されることができる。このような液晶セルは、液晶キャパシタＣlｃに充電されたアナログデータ電圧を次のデータ信号が充電されるまで保持するためのストレージキャパシタＣｓｔを含む。
【００３５】
タイミングコントローラ１０８は、外部から供給されるソースデータＲＧＢを液晶パネル１０２の駆動に対応するデジタルデータ信号Ｄａｔａとして整列し、整列されたデジタルデータ信号Ｄａｔａをデータドライバ１０４に供給する。また、タイミングコントローラ１０８は、外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃを用いてデータ制御信号ＤＣＳとゲート制御信号ＧＣＳを生成し、これら制御信号に応じてデータドライバ１０４とゲートドライバ１０６のそれぞれの駆動タイミングを制御する。
【００３６】
ゲートドライバ１０６は、タイミングコントローラ１０８からのゲート制御信号ＧＣＳ、すなわち、ゲートスタートパルス（ＧＳＰ）、ゲートシフトクロック（ＧＳＣ）及びゲート出力イネーブル（ＧＯＥ）信号などを用いて薄膜トランジスタＴＦＴをオン／オフさせるための順次的なゲートパルスを生成してゲートラインＧＬ１〜ＧＬｎに供給する。このとき、ゲートパルスは、薄膜トランジスタＴＦＴをターンオンさせるためのゲートハイ電圧ＶＧＨと、薄膜トランジスタＴＦＴをターンオフさせるためのゲートロー電圧ＶＧＬとを含む。
【００３７】
データドライバ１０４は、タイミングコントローラ１０８から供給されるデータ制御信号ＤＣＳによってタイミングコントローラ１０８からのＮビット（ただし、Ｎは、正の整数）デジタルデータ信号Ｄａｔａをサンプリングし、サンプリングされたＮビットデジタルデータ信号Ｄａｔａに対応するアナログデータ電圧Ｖｄａｔａを発生すると同時に、サンプリングされたＮビットデジタルデータ信号ＤａｔａのうちＭビット（ただし、Ｍは、Ｎより小さいか等しい正の整数）データ値によって、液晶の応答速度を速くするための変調データ電圧Ｖｍｄａｔａをアナログデータ電圧Ｖｄａｔａと混合してデータラインＤＬに供給する。
【００３８】
このため、本発明の実施形態に適用されるデータドライバ１０４は、図６に示すように、サンプリング信号を順次的に生成するシフトレジスタ１２０と、Ｎビットデジタルデータ信号Ｄａｔａをサンプリング信号によってラッチするラッチ部１２２と、ラッチされたＮビットデジタルデータ信号Ｄａｔａによって、複数のガンマ電圧ＧＭＡのうちいずれか一つを選択して、デジタルデータ信号Ｄａｔａに対応するアナログデータ電圧Ｖｄａｔａを生成するデジタル−アナログ変換部１２４と、ラッチされたＮビットデジタルデータ信号ＤａｔａのうちＭビットデータ値によって、液晶の応答速度を速くするための変調データ電圧Ｖｍｄａｔａを生成する変調部１３０と、アナログデータ電圧Ｖｄａｔａと変調データ電圧Ｖｍｄａｔａとを混合する混合部１２６と、混合されたデータ電圧ＶｐをバッファしてデータラインＤＬに供給する出力部１２８とを備える。
【００３９】
シフトレジスタ１２０は、タイミングコントローラ１０８からのデータ制御信号ＤＣＳのうちソーススタートパルスＳＳＰ及びソースシフトクロックＳＳＣを用いて順次的なサンプリング信号を発生してラッチ部１２２に供給する。
【００４０】
ラッチ部１２２は、シフトレジスタ１２０からのサンプリング信号によって、タイミングコントローラ１０８からのＮビットデジタルデータ信号Ｄａｔａを１水平ライン分ずつラッチする。そして、ラッチ部１２２は、タイミングコントローラ１０８からのデータ制御信号ＤＣＳのうちソース出力イネーブルＳＯＥ信号によって、ラッチされた１水平ライン分のＮビットデジタルデータ信号Ｄａｔａをデジタル−アナログ変換部１２４に供給する。
【００４１】
デジタル−アナログ変換部１２４は、ラッチ部１２２から供給されるＮビットデジタルデータ信号Ｄａｔａによって、ガンマ電圧発生部（図示せず）から供給される複数のガンマ電圧ＧＭＡのうちいずれか一つを選択することによって、Ｎビットデジタルデータ信号Ｄａｔａをアナログデータ電圧Ｖｄａｔａに変換して混合部１２６に供給する。このとき、Ｎビットデジタルデータ信号Ｄａｔａが８ビットである場合、複数のガンマ電圧ＧＭＡは、図７Ａに示すように、２５６個の相異なるガンマ電圧レベルを有するようになる。これにより、デジタル−アナログ変換部１２４は、２５６個の相異なるガンマ電圧レベルのうち、ラッチ部１２２から供給されるＮビットデジタルデータ信号Ｄａｔａに対応するガンマ電圧ＧＭＡを選択してアナログデータ電圧Ｖｄａｔａを発生する。
【００４２】
変調部１３０は、ラッチ部１２２から出力されるＮビットのうち、Ｍビットデジタルデータ信号Ｄａｔａによって液晶の応答速度を速くするための変調データ電圧Ｖｍｄａｔａを発生して混合部１２６に供給する。
【００４３】
具体的に、変調部１３０は、ラッチ部１２２から供給されるＭビットデジタルデータ信号Ｄａｔａによって、相異なる電圧レベルと相異なるパルス幅を有する変調データ電圧Ｖｍｄａｔａを発生するようになる。
【００４４】
一方、変調部１３０は、ラッチ部１２２から入力されるＭビットデジタルデータ信号Ｄａｔａが８ビットの場合、２５６個の相異なる電圧レベル及びパルス幅を有する変調データ電圧Ｖｍｄａｔａを発生する。しかし、変調部１３０に入力されるＭビットデジタルデータ信号が８ビットの場合には変調部１３０の大きさが増加する。そこで、本実施形態では、ラッチ部１２２から出力される８ビットのうち上位４ビットＭＳＢ１〜ＭＳＢ４デジタルデータ信号Ｄａｔａが変調部１３０に供給されると仮定する。したがって、変調部１３０は、ラッチ部１２２からの上位４ビットＭＳＢ１〜ＭＳＢ４に基づいて、図７Ｂに示すように１６個の相異なる電圧レベル及び幅うちいずれか一つの変調データ電圧Ｖｍｄａｔａを発生して混合部１２６に供給する。
【００４５】
混合部１２６は、デジタル−アナログ変換部１２４からのアナログデータ電圧Ｖｄａｔａと変調部１３０からの変調データ電圧Ｖｍｄａｔａとを混合し、混合されたデータ電圧Ｖｐを出力部１２８に供給する。
【００４６】
出力部１２８は、混合部１２６から供給されるデータ電圧Ｖｐを該当のデータラインＤＬに供給する。
【００４７】
図８は、１水平期間の間に図５の液晶パネル１０２に供給されるゲートパルスＧＰ及びデータ電圧Ｖｐを示す波形図である。
【００４８】
図８を図６と関連付けて説明すると、液晶パネル１０２のゲートラインにはゲートドライバ１０６から一定の幅Ｗを有するゲートパルスＧＰが供給される。これに同期して、ゲートラインにゲートハイ電圧ＶＧＨが供給される第１区間ｔ１の間に、液晶パネル１０２のデータラインＤＬには、混合部１２６によってデジタル−アナログ変換部１２４からのアナログデータ電圧Ｖｄａｔａと変調部１３０からの変調データ電圧Ｖｍｄａｔａとが混合されてなるデータ電圧Ｖｐが供給される。そして、ゲートラインにゲートハイ電圧ＶＧＨが供給される第１区間ｔ１以後の第２区間ｔ２の間に、液晶パネル１０２のデータラインＤＬにはデジタル−アナログ変換部１２４からのアナログデータ電圧Ｖｄａｔａが供給される。ここで、第１区間ｔ１は、第２区間ｔ２よりも短い期間を有する。
【００４９】
これにより、本実施形態による液晶表示装置の駆動装置及びその駆動方法は、ゲートラインＧＬに供給されるゲートパルスＧＰの第１区間ｔ１に、変調データ電圧Ｖｍｄａｔａを含むデータ電圧ＶｐをデータラインＤＬに供給して、液晶をアナログデータ電圧Ｖｄａｔａよりも高い電圧であらかじめ駆動させた後、ゲートパルスＧＰの第２区間ｔ２に、所望の階調のアナログデータ電圧ＶｐをデータラインＤＬに供給して、液晶を所望の状態に駆動させるようになる。すなわち、本実施形態による液晶表示装置の駆動装置及びその駆動方法は、液晶パネル１０２のスキャン区間の第１区間ｔ１に、変調データ電圧Ｖｍｄａｔａとアナログデータ電圧Ｖｄａｔａとを混合して液晶を高速駆動させた後、この第１区間ｔ１以後の第２区間ｔ２に、通常のアナログデータ電圧Ｖｄａｔａで液晶を駆動させる。
【００５０】
したがって、本実施形態による液晶表示装置の駆動装置及びその駆動方法によれば、別のメモリを使用しなくても液晶の応答速度を速くして画質低下を防止することが可能になる。
【００５１】
図９は、図５及び図６に示す液晶表示装置の駆動装置における変調部１３０の第１実施例を示す図である。
【００５２】
図９を図６と関連付けて説明すると、変調部１３０は、ラッチ部１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって、相異なるレベルを有する変調データ電圧Ｖｍｄａｔａを出力する変調電圧生成部１３２と、ラッチ部１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって、相異なるパルス幅を有するスイッチング制御信号ＳＣＳを生成するスイッチング制御信号生成部１３４と、スイッチング制御信号ＳＣＳによって、変調電圧生成部１３２の出力ノードｎ１からの変調データ電圧Ｖｍｄａｔａを混合部１２６に供給するスイッチング素子１３６とを備える。
【００５３】
変調電圧生成部１３２は、ラッチ部１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４をデコードし、デコーディング信号を複数の出力端子に出力する第１デコーダ１４０と、各出力端子に接続されるとともに、出力ノードｎ１に共通して接続された複数の分圧抵抗Ｒ１〜Ｒ１６と、駆動電圧端ＶＤＤと出力ノードｎ１との間に電気的に接続された第１抵抗Ｒｖとを備える。
【００５４】
各分圧抵抗Ｒ１〜Ｒ１６は、相異なる抵抗値を有し、出力ノードｎ１と第１デコーダ１４０の各出力端子との間に電気的に接続される。これら第１抵抗Ｒｖと複数の分圧抵抗Ｒ１〜Ｒ１６は、第１デコーダ１４０のデコードによって変調データ電圧の電圧レベルを設定する電圧分配回路を構成する。
【００５５】
第１デコーダ１４０は、ラッチ部１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４をデコードして複数の分圧抵抗Ｒ１〜Ｒ１６のうちいずれか一つを内部の基底電圧源に選択的に接続させることによって、第１抵抗Ｒｖと選択された分圧抵抗Ｒ１〜Ｒ１６間の分圧抵抗によって駆動電圧ＶＤＤを分圧して変調データ電圧Ｖｍｄａｔａを出力ノードｎ１上に現れるようにする。このとき、変調データ電圧Ｖｍｄａｔａは、次の式数３で示される。
【００５６】
【数３】
0004673803.tif 000005
式数３において、Ｒｘは、複数の分圧抵抗Ｒ１〜Ｒ１６のうちいずれか一つである。
【００５７】
このような変調電圧生成部１３２は、ラッチ部１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって複数の分圧抵抗Ｒ１〜Ｒ１６のうちいずれか一つを内部の基底電圧源に選択的に接続させることによって、相異なる電圧レベルを有する変調データ電圧Ｖｍｄａｔａをスイッチング素子１３６に供給する。
【００５８】
スイッチング制御信号生成部１３４は、ラッチ部１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４をデコードする第２デコーダ１４２と、第２デコーダ１４２からのデコーディング信号に対応するようにクロック信号ＣＬＫをカウントして、相異なるパルス幅を有するスイッチング制御信号ＳＣＳを生成し、これをソース出力イネーブルＳＯＥ信号に同期してスイッチング素子１３６に供給するカウンタ１４４とを備える。
【００５９】
第２デコーダ１４２は、ラッチ部１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４をデコードして、相異なる値を有するデコーディング信号をカウンタ１４４に供給する。
【００６０】
カウンタ１４４は、第２デコーダ１４２から供給されるデコーディング値分だけのクロック信号ＣＬＫをカウントして、デコーディング値に対応するパルス幅を有するスイッチング制御信号ＳＣＳを生成する。そして、カウンタ１４４は、生成されたスイッチング制御信号ＳＣＳを、ソース出力イネーブルＳＯＥ信号に同期してスイッチング素子１３６に供給する。このとき、カウンタ１４４は、ソース出力イネーブルＳＯＥ信号の代わりにゲートパルスＧＰに同期してスイッチング制御信号ＳＣＳをスイッチング素子１３６に供給しても良い。
【００６１】
スイッチング素子１３６は、スイッチング制御信号生成部１３４のカウンタ１４４から供給されるスイッチング制御信号ＳＣＳによってターンオンされて、変調電圧生成部１３２の出力ノードｎ１上の変調データ電圧Ｖｍｄａｔａを混合部１２６に供給する。このとき、スイッチング素子１３６は、スイッチング制御信号ＳＣＳのパルス幅に対応する期間分だけ変調データ電圧Ｖｍｄａｔａを混合部１２６に供給する。
【００６２】
このような本発明の第１実施例による変調部１３０は、ラッチ部１２２からの上位４ビットデジタルデータ信号Ｄａｔａによって変調データ電圧Ｖｍｄａｔａ及びスイッチング制御信号ＳＣＳを生成して、混合部１２６に供給される変調データ電圧Ｖｍｄａｔａの電圧レベル及びパルス幅を設定するようになる。
【００６３】
したがって、本発明の第１実施例による変調部１３０を備える液晶表示装置の駆動装置及びその駆動方法は、液晶パネル１０２のスキャン区間の第１区間ｔ１に、Ｍビットデジタルデータ信号Ｄａｔａに対応する電圧レベルとパルス幅を有する変調データ電圧Ｖｍｄａｔａとアナログデータ電圧Ｖｄａｔａとを混合して液晶を高速駆動させた後、この第１区間ｔ１以後の第２区間ｔ２に通常のアナログデータ電圧Ｖｄａｔａで液晶を駆動させるようになる。
【００６４】
一方、本発明の第１実施例による変調部１３０は、変調電圧生成部１３２の出力ノードｎ１とスイッチング素子１３６との間に、図示せぬバッファー部をさらに備えても良い。このバッファー部は、変調電圧生成部１３２の出力ノードｎ１から出力される変調データ電圧Ｖｍｄａｔａをバッファしてスイッチング素子１３６に供給する機能を担う。
【００６５】
なお、本発明の第１実施例による変調部１３０は、上述したようにラッチ部１２２から出力される８ビットデジタルデータ信号Ｄａｔａのうち上位４ビットのみを用いるものとしたが、これに限定されるものではなく、８ビットデジタルデータ信号Ｄａｔａによって相異なる電圧レベル及びパルス幅を有する変調データ電圧Ｖｍｄａｔａを生成して混合部１２６に供給しても良い。
【００６６】
図１０は、図５及び図６に示す液晶表示装置の駆動装置における第２実施例による変調部１３０を示す図である。
図１０を図６と関連付けて説明すると、第２実施例による変調部１３０は、スイッチング制御信号生成部１３４の以外は、図９に示す第１実施例による変調部１３０と同じ構成を有する。したがって、スイッチング制御信号生成部１３４以外の構成についての説明は省略するものとする。
【００６７】
第２実施例による変調部１３０のスイッチング制御信号生成部１３４は、クロック信号ＣＬＫの個数を設定された値までカウントして一定のパルス幅を有するスイッチング制御信号ＳＣＳを生成し、これをソース出力イネーブルＳＯＥ信号に同期してスイッチング素子１３６に供給するカウンタ１４６を備える。
【００６８】
カウンタ１４６は、クロック信号ＣＬＫの個数を設定された個数だけカウントしてスイッチング制御信号ＳＣＳを発生する。そして、カウンタ１４６は、ソース出力イネーブルＳＯＥ信号に同期して、生成されたスイッチング制御信号ＳＣＳをスイッチング素子１３６に供給する。
【００６９】
一方、カウンタ１４６は、ソース出力イネーブルＳＯＥ信号の代わりにゲートパルスＧＰに同期してスイッチング制御信号ＳＣＳをスイッチング素子１３６に供給しても良い。
【００７０】
このような本発明の第２実施例による変調部１３０においてスイッチング制御信号生成部１３４は、カウンタ１４６を用いて固定されたパルス幅を有するスイッチング制御信号ＳＣＳを生成してスイッチング素子１３６を制御することによって、Ｍビットデジタルデータ信号Ｄａｔａにかかわらず、固定されたパルス幅を有する変調データ電圧Ｖｍｄａｔａが混合部１２６に供給されるようにする。
【００７１】
したがって、本発明の第２実施例による変調部１３０を備える液晶表示装置の駆動装置及び駆動方法は、液晶パネル１０２のスキャン区間の第１区間ｔ１に、固定されたパルス幅を有するとともに、Ｍビットデジタルデータ信号Ｄａｔａに対応する電圧レベルを有する変調データ電圧Ｖｍｄａｔａとアナログデータ電圧Ｖｄａｔａとが混合して液晶を高速駆動させた後、この第１区間ｔ１以後の第２区間ｔ２に、通常のアナログデータ電圧Ｖｄａｔａで液晶を駆動させる。
【００７２】
図１１は、図５及び図６に示す液晶表示装置の駆動装置における第３実施例による変調部１３０を示す図である。
【００７３】
図１１を図６と関連付けて説明すると、第３実施例による変調部１３０は、スイッチング制御信号生成部１３４以外は、図９に示す第１実施例による変調部１３０と同じ構成を有する。したがって、スイッチング制御信号生成部１３４以外の構成についての説明は省略するものとする。
【００７４】
第３実施例による変調部１３０のスイッチング制御信号生成部１３４は、変調電圧生成部１３２の出力ノードである第１ノードｎ１とスイッチング素子１３６の制御端子である第２ノードｎ２との間に電気的に接続された抵抗Ｒｔと、第２ノードｎ２と基底電圧源との間に並列接続された第１キャパシタＣｔ及びトランジスタＭ１と、ラッチ部１２２から供給される上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって、スイッチング素子１３６から出力される変調データ電圧ＶｍｄａｔａをデコードしてトランジスタＭ１をオン／オフさせるためのクリア信号Ｃｓを発生するクリア信号生成部２４４とを備える。
【００７５】
抵抗Ｒｔは、第１ノードｎ１上の電圧を第２ノードｎ２上に供給する。
【００７６】
第１キャパシタＣｔは、抵抗ＲｔとＲＣ回路を形成して第２ノードｎ２の電圧、すなわち、スイッチング素子１３６をオンさせる。これにより、スイッチング素子１３６は、第１キャパシタＣｔと抵抗ＲｔとのＲＣ回路により第１キャパシタＣｔに電圧が充電にされている間にターンオンされて、変調電圧生成部１３２からの変調データ電圧Ｖｍｄａｔａを混合部１２６に供給する。
【００７７】
トランジスタＭ１は、クリア信号生成部２４４からのクリア信号Ｃｓによって第２ノードｎ２を基底電圧源に電気的に接続させて、第１キャパシタＣｔに保存されている電圧を放電させる。
【００７８】
クリア信号生成部２４４は、ラッチ部１２２から供給される上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって、スイッチング素子１３６から混合部１２６に供給される変調データ電圧Ｖｍｄａｔａをデコードしてクリア信号Ｃｓを生成する。
【００７９】
このため、クリア信号生成部２４４は、図１２に示すように、混合部１２６から出力される変調データ電圧Ｖｍｄａｔａをバッファするバッファー部２４５と、トランジスタＭ１の制御端子に接続された出力端ｎＯとバッファー部２４５とに電気的に接続された抵抗Ｒｄと、出力端ｎ０に並列接続された複数の第２キャパシタＣ１〜Ｃ１６と、上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって、複数の第２キャパシタＣ１〜Ｃ１６のうちいずれか一つをデコードする第２デコーダ２４２とを備える。
【００８０】
バッファー部２４５は、スイッチング素子１３６から混合部１２６に供給される変調データ電圧Ｖｍｄａｔａをバッファして抵抗Ｒｄに供給する。
【００８１】
各キャパシタＣ１〜Ｃ１６は、出力端ｎＯに電気的に接続される第１電極と、第２デコーダ２４２に電気的に接続される第２電極とで構成される。このような各第２キャパシタＣ１〜Ｃ１６は相異なる静電容量を有する。したがって、各キャパシタＣ１〜Ｃ１６は、図１３に示すような充電特性を有する。
【００８２】
第２デコーダ２４２は、ラッチ部１２２からの上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４をデコードして複数の第２キャパシタＣ１〜Ｃ１６のうちいずれか一つの第２電極を内部の基底電圧源に選択的に接続させることによって、各第２キャパシタＣ１〜Ｃ１６のうちいずれか一つと抵抗Ｒｔとから構成されるＲＣ回路を形成する。
【００８３】
このようなクリア信号生成部２４４は、上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４によって複数の第２キャパシタＣ１〜Ｃ１６のうちいずれか一つを選択して基底電圧源に接続させることによって、バッファー部２４５から入力される電圧を、選択された第２キャパシタＣ１〜Ｃ１６に充電させるようになる。したがって、クリア信号生成部２４４は、第２デコーダ２４２によって選択された第２キャパシタＣ１〜Ｃ１６に充電される電圧に対応するクリア信号Ｃｓを発生してトランジスタＭ１に供給する。
【００８４】
これにより、クリア信号Ｃｓは、選択された第２キャパシタＣ１〜Ｃ１６に充電される電圧がトランジスタＭ１のしきい電圧Ｖｔｈ以下の場合に第１論理状態を有する一方、トランジスタＭ１がしきい電圧Ｖｔｈ以上の場合には第１論理状態と異なる第２論理状態を有する。このとき、第２論理状態は、トランジスタＭ１をターンオンさせうる電圧レベルを有し、第１論理状態は、トランジスタＭ１をターンオフさせうる電圧レベルを有する。
【００８５】
したがって、トランジスタＭ１は、各第２キャパシタＣ１〜Ｃ１６の静電容量に応じて発生する第２論理状態のクリア信号Ｃｓによってターンオンされることによって、第２ノードｎ２の電圧を基底電圧源に放電させる。結果として、スイッチング制御信号生成部１３４は、上位４ビットデジタルデータ信号ＭＳＢ１〜ＭＳＢ４に応じて発生するクリア信号Ｃｓによって相異なるパルス幅を有するスイッチング制御信号ＳＣＳを生成することによって、変調データ電圧Ｖｍｄａｔａが混合部１２６に供給される時間ｔ１を設定するようになる。
【００８６】
一方、クリア信号生成部２４４は、図１４に示すように、出力端ｎＯとトランジスタＭ１の制御端子との間に接続されたインバータ２４６をさらに備える。
【００８７】
インバータ２４６は、出力端ｎ０から供給されるクリア信号Ｃｓを反転させてトランジスタＭ１の制御端子に供給する。このとき、トランジスタＭ１は、Ｐタイプトランジスタであることが好ましい。
【００８８】
なお、クリア信号生成部２４４は、出力端ｎＯとトランジスタＭ１の制御端子との間に接続された２個のインバータを備え、クリア信号Ｃｓを２回反転させてトランジスタＭ１の制御端子に供給するとしてもよい。このとき、トランジスタＭ１はＮタイプトランジスタであることが好ましい。
【００８９】
このような本発明の第３実施例による変調部１３０においてスイッチング制御信号生成部１３４は、Ｍビットデジタルデータ信号Ｄａｔａに対応するクリア信号Ｃｓを生成してスイッチング素子１３６を制御することによって、Ｍビットデジタルデータ信号Ｄａｔａによって相異なる電圧レベルと相異なるパルス幅を有する変調データ電圧Ｖｍｄａｔａが混合部１２６に供給されるようにする。
【００９０】
このような本発明の第３実施例による変調部１３０においてスイッチング制御信号生成部１３４は、第１キャパシタＣｔと抵抗Ｒｔを用いてスイッチング素子１３６をターンオンさせて、ゲートパルスＧＰの第１区間ｔ１の間に、Ｍビットデジタルデータ信号Ｄａｔａに対応する電圧レベルを有する変調データ電圧Ｖｍｄａｔａが、固定された幅で混合部１２６に供給されるようにし、Ｍビットデジタルデータ信号Ｄａｔａに対応するクリア信号Ｃｓを生成してゲートパルスＧＰの第２区間ｔ２の間に第１キャパシタＣｔに保存された電圧を放電させることによってスイッチング素子１３６がターンオフされるようにする。
【００９１】
したがって、本発明の第３実施例による変調部１３０を備える液晶表示装置の駆動装置及びその駆動方法は、液晶パネル１０２のスキャン区間の第１区間ｔ１に、相異なるパルス幅を有するとともに、Ｍビットデジタルデータ信号Ｄａｔａに対応する電圧レベルを有する変調データ電圧Ｖｍｄａｔａとアナログデータ電圧Ｖｄａｔａとが混合して液晶を高速駆動させた後、この第１区間ｔ１以後の第２区間ｔ２に、通常のアナログデータ電圧Ｖｄａｔａで液晶を駆動させるようになる。
【００９２】
図１５は、図５及び図６に示す液晶表示装置の駆動装置における第４実施例による変調部１３０を示す図である。
【００９３】
図１５を図６と関連付けて説明すると、第４実施例による変調部１３０は、スイッチング制御信号生成部１３４以外は、図９に示す第１実施例による変調部１３０と同じ構成を有する。したがって、スイッチング制御信号生成部１３４以外の構成についての説明は省略する。
【００９４】
第４実施例による変調部１３０のスイッチング制御信号生成部１３４は、変調電圧生成部１３２の出力ノードである第１ノードｎ１とスイッチング素子１３６の制御端子である第２ノードｎ２との間に電気的に接続された抵抗Ｒｔと、第２ノードｎ２と基底電圧源との間に並列接続された第１キャパシタＣｔ及びトランジスタＭ１と、スイッチング素子１３６から出力される変調データ電圧Ｖｍｄａｔａを用いてトランジスタＭ１をオン／オフさせるためのクリア信号Ｃｓを発生するクリア信号生成部３４４とを備える。
【００９５】
抵抗Ｒｔは、第１ノードｎ１上の電圧を第２ノードｎ２上に供給する。
【００９６】
第１キャパシタＣｔは、抵抗ＲｔとＲＣ回路を形成して、第２ノードｎ２の電圧、すなわち、スイッチング素子１３６をオンさせる。これにより、スイッチング素子１３６は、第１キャパシタＣｔと抵抗ＲｔとのＲＣ回路によって第１キャパシタＣｔに電圧が充電にされている間にターンオンされて、変調電圧生成部１３２からの変調データ電圧Ｖｍｄａｔａを混合部１２６に供給する。
【００９７】
トランジスタＭ１は、クリア信号生成部２４４からのクリア信号Ｃｓによって第２ノードｎ２を基底電圧源に電気的に接続させて、第１キャパシタＣｔに保存された電圧を放電させる。
【００９８】
クリア信号生成部３４４は、スイッチング素子１３６から混合部１２６に供給される変調データ電圧Ｖｍｄａｔａを用いてトランジスタＭ１をオンオフさせるためのクリア信号Ｃｓを生成する。
【００９９】
このため、クリア信号生成部３４４は、図１６に示すように、変調データ電圧Ｖｍｄａｔａをバッファするバッファー部３４５と、トランジスタＭ１の制御端子に接続された出力端ｎＯ及びバッファー部３４５に電気的に接続された抵抗Ｒｄと、出力端子ｎＯ及び基底電圧源に電気的に接続された第２キャパシタＣｄとを備える。
【０１００】
バッファー部３４５は、混合部１２６に供給される変調データ電圧Ｖｍｄａｔａをバッファして抵抗Ｒｄに供給する。
【０１０１】
抵抗Ｒｄ及び第２キャパシタＣｄは、ＲＣ時定数によってバッファー部３４５から供給される変調データ電圧Ｖｍｄａｔａを遅延させてクリア信号Ｃｓを発生し、これをトランジスタＭ１の制御端子に供給する。このとき、抵抗Ｒｄ及び第２キャパシタＣｄによるＲＣ時定数は、ゲートラインに供給されるゲートパルスＧＰの第２区間ｔ２の間にクリア信号Ｃｓが発生してトランジスタＭ１をオンさせるように設定される。
【０１０２】
一方、クリア信号生成部３４４は、出力端ｎＯとトランジスタＭ１の制御端子間に少なくとも一つのインバータをさらに備えることができる。
【０１０３】
このような本発明の第４実施例による変調部１３０においてスイッチング制御信号生成部１３４は、第１キャパシタＣｔと抵抗Ｒｔを用いてスイッチング素子１３６をターンオンさせて、ゲートパルスＧＰの第１区間ｔ１の間に、Ｍビットデジタルデータ信号Ｄａｔａに対応する電圧レベルを有する変調データ電圧Ｖｍｄａｔａが、固定された幅で混合部１２６に供給されるようにし、クリア信号生成部３４４及びトランジスタＭ１を用いてゲートパルスＧＰの第２区間ｔ２の間に第１キャパシタＣｔに保存された電圧を放電させることによってスイッチング素子１３６がターンオフされるようにする。
【０１０４】
したがって、本発明の第４実施例による変調部１３０を備える液晶表示装置の駆動装置及び駆動方法は、液晶パネル１０２のスキャン区間の第１区間ｔ１に、固定されたパルス幅を有するとともに、Ｍビットデジタルデータ信号Ｄａｔａに対応する電圧レベルを有する変調データ電圧Ｖｍｄａｔａとアナログデータ電圧Ｖｄａｔａとが混合して液晶を高速駆動させた後、この第１区間ｔ１以後の第２区間ｔ２に、通常のアナログデータ電圧Ｖｄａｔａで液晶を駆動させるようになる。
【０１０５】
図１７は、図５及び図６に示す液晶表示装置の駆動装置における第５実施例による変調部１３０を示す図である。
【０１０６】
図１７を図６と関連付けて説明すると、第５実施例による変調部１３０は、変調電圧生成部１３２の以外は、図９に示す第１実施例による変調部１３０と同じ構成を有する。したがって、変調電圧生成部１３２以外の構成についての説明は省略する。
【０１０７】
第５実施例による変調部１３０の変調電圧生成部１３２は、駆動電圧ＶＤＤと基底電圧源との間に直列接続された第１及び第２分圧抵抗Ｒｖ、Ｒｆを備え、第１及び第２分圧抵抗Ｒｖ、Ｒｆ間の出力ノードｎ１はスイッチング素子１３６に電気的に接続される。
【０１０８】
第１及び第２分圧抵抗Ｒｖ、Ｒｆは、自分の抵抗値によって駆動電圧ＶＤＤを分圧して、固定されたレベルの分圧電圧をスイッチング素子１３６に供給する。
【０１０９】
このような本発明の第５実施例による変調部１３０において変調電圧生成部１３２は、第１及び第２分圧抵抗Ｒｖ、Ｒｆを用いて、固定された電圧レベルを有する変調データ電圧Ｖｍｄａｔａを生成してスイッチング素子１３６に供給する。
【０１１０】
したがって、本発明の第５実施例による変調部１３０を備える液晶表示装置の駆動装置及びその駆動方法は、液晶パネル１０２のスキャン区間の第１区間ｔ１に、Ｍビットデジタルデータ信号Ｄａｔａにかかわらず、固定された電圧レベルとＭビットデジタルデータ信号Ｄａｔａによるパルス幅を有する変調データ電圧Ｖｍｄａｔａとアナログデータ電圧Ｖｄａｔａとが混合して液晶を高速駆動させた後、この第１区間ｔ１以後の第２区間ｔ２に、通常のアナログデータ電圧Ｖｄａｔａで液晶を駆動させるようになる。
【０１１１】
図１８は、図５及び図６に示す液晶表示装置の駆動装置における第６実施例による変調部１３０を示す図である。
【０１１２】
図１８を図６と関連付けて説明すると、第６実施例による変調部１３０は、変調電圧生成部１３２の以外は、図１１に示す第３実施例による変調部１３０と同じ構成を有する。したがって、変調電圧生成部１３２以外の構成についての説明は省略する。
【０１１３】
第６実施例による変調部１３０の変調電圧生成部１３２は、駆動電圧ＶＤＤと基底電圧源との間に直列接続された第１及び第２分圧抵抗Ｒｖ、Ｒｆを備え、第１及び第２分圧抵抗Ｒｖ、Ｒｆ間の出力ノードｎ１は、スイッチング素子１３６に電気的に接続される。
【０１１４】
第１及び第２分圧抵抗Ｒｖ、Ｒｆは、自分の抵抗値によって駆動電圧ＶＤＤを分圧して、固定されたレベルの分圧電圧をスイッチング素子１３６に供給する。
【０１１５】
このような本発明の第６実施例による変調部１３０において変調電圧生成部１３２は、第１及び第２分圧抵抗Ｒｖ、Ｒｆを用いて、固定された電圧レベルを有する変調データ電圧Ｖｍｄａｔａを生成してスイッチング素子１３６に供給する。
【０１１６】
したがって、本発明の第６実施例による変調部１３０を備える液晶表示装置の駆動装置及びその駆動方法は、液晶パネル１０２のスキャン区間の第１区間ｔ１に、Ｍビットデジタルデータ信号Ｄａｔａにかかわらず、固定された電圧レベルとＭビットデジタルデータ信号Ｄａｔａによるパルス幅を有する変調データ電圧Ｖｍｄａｔａとアナログデータ電圧Ｖｄａｔとが混合して液晶を高速駆動させた後、この第１区間ｔ１以後の第２区間ｔ２に、通常のアナログデータ電圧Ｖｄａｔａで液晶を駆動させるようになる。
【０１１７】
図１９は、本発明の第２実施例によるデータドライバを概略的に示すブロック図である。
【０１１８】
図１９を図５と関連付けて説明すると、本発明の第２実施例によるデータドライバ１０４は、サンプリング信号を順次的に生成するシフトレジスタ１２０と、Ｎビットデジタルデータ信号Ｄａｔａをサンプリング信号によってラッチするラッチ部１２２と、ラッチされたＮビットデジタルデータ信号ＤａｔａのうちＭビットデータ値によって液晶の応答速度を速くするための変調データ電圧Ｖｍｄａｔａを生成する変調部１３０と、ラッチされたＮビットデジタルデータ信号Ｄａｔａによって複数のガンマ電圧ＧＭＡのうちいずれか一つを選択してデジタルデータ信号Ｄａｔａに対応するアナログデータ電圧Ｖｄａｔａを生成し、生成されたアナログデータ電圧Ｖｄａｔａと変調部１３０からの変調データ電圧Ｖｍｄａｔａとを混合して出力するデジタル−アナログ変換部２２４と、デジタル−アナログ変換部２２４からの混合されたデータ電圧ＶｐをバッファしてデータラインＤＬに供給する出力部１２８とを備える。
【０１１９】
シフトレジスタ１２０は、タイミングコントローラ１０８からのデータ制御信号ＤＣＳのうちソーススタートパルスＳＳＰ及びソースシフトクロックＳＳＣを用いて順次的なサンプリング信号を発生してラッチ部１２２に供給する。
【０１２０】
ラッチ部１２２は、シフトレジスタ１２０からのサンプリング信号によってタイミングコントローラ１０８からのＮビットデジタルデータ信号Ｄａｔａを１水平ライン分ずつラッチする。そして、ラッチ部１２２は、タイミングコントローラ１０８からのデータ制御信号ＤＣＳのうちソース出力イネーブルＳＯＥ信号によってラッチされた１水平ライン分のＮビットデジタルデータ信号Ｄａｔａをデジタル−アナログ変換部２２４に供給する。
【０１２１】
変調部１３０は、ラッチ部１２２から出力されるＮビットのうちＭビットデジタルデータ信号Ｄａｔａによって液晶の応答速度を速くするための変調データ電圧Ｖｍｄａｔａを発生して混合部１２６に供給する。このような変調部１３０は、既に上述した本発明の第１乃至第６実施例の変調部１３０のうちいずれか一つとなり、よって、その詳細説明は省くものとする。
【０１２２】
デジタル−アナログ変換部２２４は、ラッチ部１２２から供給されるＮビットデジタルデータ信号Ｄａｔａをデコードして正極性（＋）及び負極性（−）アナログデータ電圧Ｖｄａｔａ＿Ｐ、Ｖｄａｔａ＿Ｎを生成するデコーディング部２２５と、正極性（＋）及び負極性（−）アナログデータ電圧Ｖｄａｔａ＿Ｐ、Ｖｄａｔａ＿Ｎのそれぞれを変調部１３０からの変調データ電圧Ｖｍｄａｔａと混合する混合部２２６と、極性制御信号ＰＯＬによって混合部２２６からの混合された正極性（＋）及び負極性（−）データ電圧Ｖｐ＿Ｐ、Ｖｐ＿Ｎのうちいずれか一つを選択して出力部１２８に供給するマルチプレクサ部２２７とを備える。
【０１２３】
デコーディング部２２５は、正極性（＋）アナログデータ電圧Ｖｄａｔａ＿Ｐを生成するための正極性デコーダ２２５Ｐと、負極性（−）アナログデータ電圧Ｖｄａｔａ＿Ｎを生成するための負極性デコーダ２２５Ｎとを備える。
【０１２４】
正極性デコーダ２２５Ｐは、Ｎビットデジタルデータ信号Ｄａｔａによって複数の正極性ガンマ電圧ＧＭＡのうちいずれか一つをデコードして正極性（＋）アナログデータ電圧Ｖｄａｔａ＿Ｐを生成して混合部２２６に供給する。
【０１２５】
負極性デコーダ２２５Ｎは、Ｎビットデジタルデータ信号Ｄａｔａによって複数の負極性ガンマ電圧ＧＭＡのうちいずれか一つをデコードして負極性（−）アナログデータ電圧Ｖｄａｔａ＿Ｎを生成して混合部２２６に供給する。
【０１２６】
混合部２２６は、正極性データ電圧Ｖｐ＿Ｐを生成する加算部２２６Ａと、負極性データ電圧Ｖｐ＿Ｎを生成する減算部２２６Ｓと、を備える。
【０１２７】
加算部２２６Ａは、図２０Ａに示すように、正極性デコーダ２２５Ｐからの正極性（＋）アナログデータ電圧Ｖｄａｔａ＿Ｐと変調データ電圧Ｖｍｄａｔａを加算（Ｖｄａｔａ＿Ｎ＋Ｖｍｄａｔａ）して正極性データ電圧Ｖｐ＿Ｐを生成する。
【０１２８】
減算部２２６Ｓは、図２０Ｂに示すように、負極性デコーダ２２５Ｎからの負極性（−）アナログデータ電圧Ｖｄａｔａ＿Ｎから変調データ電圧Ｖｍｄａｔａを減算（Ｖｄａｔａ＿Ｎ−Ｖｍｄａｔａ）して負極性データ電圧Ｖｐ＿Ｎを生成する。
マルチプレクサ部２２７は、タイミングコントローラ１０８から供給されるデータ制御信号ＤＣＳのうち極性制御信号ＰＯＬによって混合部２２６の加算部２２６Ａ及び減算部２２６Ｓのそれぞれから供給される正極性（＋）及び負極性（−）データ電圧Ｖｐ＿Ｐ、Ｖｐ＿Ｎのうちいずれか一つを選択して出力部１２８に供給する。
【０１２９】
出力部１２８は、デジタル−アナログ変換部２２４のマルチプレクサ部２２７から供給されるデータ電圧Ｖｐを該当データラインＤＬに供給する。
【０１３０】
図２１は、図１９に示すデジタル−アナログ変換部２２４の変形例を概略的に示すブロック図である。
【０１３１】
図２１を図１９と関連付けて説明すると、変形例によるデジタル−アナログ変換部２２４は、ラッチ部１２２から供給されるＮビットデジタルデータ信号Ｄａｔａをデコードして正極性（＋）及び負極性（−）アナログデータ電圧Ｖｄａｔａ＿Ｐ、Ｖｄａｔａ＿Ｎを生成するデコーディング部２２５と、正極性（＋）及び負極性（−）アナログデータ電圧Ｖｄａｔａ＿Ｐ、Ｖｄａｔａ＿Ｎのそれぞれを変調部１３０からの変調データ電圧Ｖｍｄａｔａと混合する混合部２２６と、極性制御信号ＰＯＬによって混合部２２６からの混合された正極性（＋）及び負極性（−）データ電圧Ｖｐ＿Ｐ、Ｖｐ＿Ｎのうちいずれか一つを選択して出力部１２８に供給するマルチプレクサ部２２７とを備える。
【０１３２】
デコーディング部２２５は、正極性（＋）アナログデータ電圧Ｖｄａｔａ＿Ｐを生成するための正極性デコーダ２２５Ｐと、負極性（−）アナログデータ電圧Ｖｄａｔａ＿Ｎを生成するための負極性デコーダ２２５Ｎとを備える。
【０１３３】
正極性デコーダ２２５Ｐは、Ｎビットデジタルデータ信号Ｄａｔａによって複数の正極性ガンマ電圧ＧＭＡのうちいずれか一つをデコードして正極性（＋）アナログデータ電圧Ｖｄａｔａ＿Ｐを生成し、これを混合部２２６に供給する。
【０１３４】
負極性デコーダ２２５Ｎは、Ｎビットデジタルデータ信号Ｄａｔａによって複数の負極性ガンマ電圧ＧＭＡのうちいずれか一つをデコードして負極性（−）アナログデータ電圧Ｖｄａｔａ＿Ｎを生成し、これを混合部２２６に供給する。
【０１３５】
混合部２２６は、変調データ電圧Ｖｍｄａｔａを用いて正極性データ電圧Ｖｐ＿Ｐを生成する第１加算部２２６Ａ１と、変調データ電圧Ｖｍｄａｔａの極性を反対極性に反転させる反転部２２６Ｉと、反転部２２６Iからの反転された変調データ電圧Ｖｍｄａｔａを用いて負極性データ電圧Ｖｐ＿Ｎを生成する第２加算部２２６Ａ２とを備える。
【０１３６】
第１加算部２２６Ａ１は、図２０Ａに示すように、正極性デコーダ２２５Ｐからの正極性（＋）アナログデータ電圧Ｖｄａｔａ＿Ｐと変調データ電圧Ｖｍｄａｔａを加算（Ｖｄａｔａ＿Ｎ＋Ｖｍｄａｔａ）して正極性データ電圧Ｖｐ＿Ｐを生成する。
【０１３７】
反転部２２６Ｉは、変調部１３０から供給される変調データ電圧Ｖｍｄａｔａの極性を反転させて第２加算部２２６Ａ２に供給する。このため、反転部２２６Ｉは、図２２に示すように反転増幅器ＯＰを備える。
【０１３８】
反転増幅器ＯＰの反転端子（−）には変調データ電圧Ｖｍｄａｔａが供給され、非反転端子（＋）には基底電圧が供給される。そして、反転増幅器ＯＰは、出力端子と反転端子（−）間に帰還ループを有する。
【０１３９】
第２減算部２２６Ａ２は、図２３に示すように、負極性デコーダ２２５Ｎからの負極性（−）アナログデータ電圧Ｖｄａｔａ＿Ｎと反転部２２６Ｉからの反転された変調データ電圧BＶｍｄａｔａを加算（Ｖｄａｔａ＿Ｎ＋ＢＶｍｄａｔａ）して負極性データ電圧Ｖｐ＿Ｎを生成する。
【０１４０】
マルチプレクサ部２２７は、タイミングコントローラ１０８から供給されるデータ制御信号ＤＣＳのうち極性制御信号ＰＯＬによって混合部２２６の加算部２２６Ａ及び減算部２２６Ｓのそれぞれから供給される正極性（＋）及び負極性（−）データ電圧Ｖｐ＿Ｐ、Ｖｐ＿Ｎのうちいずれか一つを選択して出力部１２８に供給する。
【０１４１】
以上説明してきた本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で種々の置換、変形及び変更が可能であるということは、本発明の属する技術分野における通常の知識を持つ者にとって明白である。
【図面の簡単な説明】
【０１４２】
【図１】関連技術による液晶表示装置のデータによる輝度変化を示す波形図である。
【図２】関連技術による液晶表示装置の高速駆動方法のデータ変調による輝度変化の一例を表す波形図である。
【図３】関連技術による液晶表示装置の高速駆動装置において上位ビットデータの変調を示す図である。
【図４】関連技術による液晶表示装置の高速駆動装置を示すブロック図である。
【図５】本発明の実施形態による液晶表示装置の駆動装置を概略的に示す図である。
【図６】図５に示すデータドライバを概略的に示す図である。
【図７Ａ】図６に示すデジタル−アナログ変換部に供給されるガンマ電圧または変調部から出力される変調データ電圧の電圧レベルを示す図である。
【図７Ｂ】図６に示す変調部から出力される変調データ電圧の電圧レベルを示す図である。
【図８】図５に示す液晶パネルのゲートライン及びデータラインに供給される波形を示す波形図である。
【図９】図６に示す変調部の第１実施例を示す図である。
【図１０】図６に示す変調部の第２実施例を示す図である。
【図１１】図１０に示す変調部の第３実施例を示す図である。
【図１２】図１１に示すクリア信号生成部の第１実施例を示す図である。
【図１３】図１２に示す各キャパシタに保存される電圧を示す波形図である。
【図１４】図１１に示すクリア信号生成部の第２実施例を示す図である。
【図１５】図６に示す変調部の第４実施例を示す図である。
【図１６】図１５に示すクリア信号生成部を示す図である。
【図１７】図６に示す変調部の第５実施例を示す図である。
【図１８】図６に示す変調部の第６実施例を示す図である。
【図１９】本発明の第２実施例によるデータドライバを概略的に示すブロック図である。
【図２０Ａ】図１９に示す正極性アナログデータ電圧と変調データ電圧とを混合した波形図である。
【図２０Ｂ】図１９に示す負極性アナログデータ電圧と変調データ電圧とを混合した波形図である。
【図２１】図１９に示す他の形態のデジタル−アナログ変換部を概略的に示すブロック図である。
【図２２】図２１に示す反転部を示す回路図である。
【図２３】図２１に示す負極性アナログデータ電圧と変調データ電圧とを混合した波形図である。
【図１】
0004673803.tif 000006
【図２】
0004673803.tif 000007
【図３】
0004673803.tif 000008
【図４】
0004673803.tif 000009
【図５】
0004673803.tif 000010
【図６】
0004673803.tif 000011
【図７Ａ】
0004673803.tif 000012
【図７Ｂ】
0004673803.tif 000013
【図８】
0004673803.tif 000014
【図９】
0004673803.tif 000015
【図１０】
0004673803.tif 000016
【図１１】
0004673803.tif 000017
【図１２】
0004673803.tif 000018
【図１３】
0004673803.tif 000019
【図１４】
0004673803.tif 000020
【図１５】
0004673803.tif 000021
【図１６】
0004673803.tif 000022
【図１７】
0004673803.tif 000023
【図１８】
0004673803.tif 000024
【図１９】
0004673803.tif 000025
【図２０Ａ】
0004673803.tif 000026
【図２０Ｂ】
0004673803.tif 000027
【図２１】
0004673803.tif 000028
【図２２】
0004673803.tif 000029
【図２３】
0004673803.tif 000030