(57)【特許請求の範囲】
【請求項１】
第一の電極、トランジスタがオフ状態である場合は電荷の移動に対して障壁となる一方、ゲート電極に電圧を印加し、トランジスタがオン状態である場合はトンネル層としての機能を有する電荷注入障壁層（以下、「バリア層」という。）、第一の有機半導体層、ゲート電極として機能する第二の電極、第二の有機半導体層、第三の電極を順次積層してなる積層構造を有する有機薄膜トランジスタ。
【請求項２】
前記バリア層は、金属酸化物により形成されていることを特徴とする請求項１記載の有機薄膜トランジスタ。
【請求項３】
前記バリア層は、１ｎｍ以下であることを特徴とする請求項１記載の有機薄膜トランジスタ。
【請求項４】
前記バリア層は、０．１ｎｍ以上１ｎｍ以下であることを特徴とする請求項１記載の有機薄膜トランジスタ。
【請求項５】
前記第一の電極は、前記第一の有機半導体材料のＨＯＭＯ（Ｈｉｇｈｅｓｔ  Ｏｃｃｕｐｉｅｄ  Ｍｏｌｅｃｕｌａｒ  Ｏｒｂｉｔ）準位よりも小さな仕事関数を満足する金属的な性質の材料により構成されていることを特徴とする請求項１記載の有機薄膜トランジスタ。
【請求項６】
前記第一の有機半導体層は、前記第一の電極の仕事関数よりも大きなＨＯＭＯ（Ｈｉｇｈｅｓｔ  Oｃｃｕｐｉｅｄ  Ｍｏｌｅｃｕｌａｒ  Ｏｒｂｉｔ）準位を満足する有機半導体材料により構成されていることを特徴とする請求項１記載の有機薄膜トランジスタ。
【請求項７】
前記第一の電極はソース電極、前記第二の電極はゲート電極、前記第三の電極はドレイン電極として機能することを特徴とする請求項１記載の有機薄膜トランジスタ。
【請求項８】
前記バリア層は、前記第一の有機半導体層のＨＯＭＯ準位及び前記第一の電極の仕事関数よりも大きなＨＯＭＯ準位もしくは仕事関数を有することを特徴とする請求項１記載の有機薄膜トランジスタ。
【請求項９】
基板、第一の電極、トランジスタがオフ状態である場合は電荷の移動に対して障壁となる一方、ゲート電極に電圧を印加し、トランジスタがオン状態である場合はトンネル層としての機能を有する電荷注入障壁層（以下、「バリア層」という。）、第一の有機半導体層、ゲート電極として機能する第二の電極、第二の有機半導体層、第三の電極を順次積層してなる積層構造を有する有機薄膜トランジスタが複数形成されてなることを特徴とする半導体素子。
【請求項１０】
基板、第一の電極、第一の有機半導体層、ゲート電極として機能する第二の電極、第二の有機半導体層、トランジスタがオフ状態である場合は電荷の移動に対して障壁となる一方、ゲート電極に電圧を印加し、トランジスタがオン状態である場合はトンネル層としての機能を有する電荷注入障壁層（以下、「バリア層」という。）、第三の電極、を順次積層してなる積層構造を有する有機薄膜トランジスタが複数形成されてなることを特徴とする半導体素子。
【請求項１１】
前記バリア層は、金属酸化物により形成されていることを特徴とする請求項９記載の半導体素子。
【請求項１２】
前記バリア層は、金属酸化物により形成されていることを特徴とする請求項１０記載の半導体素子。
【請求項１３】
前記バリア層は、１ｎｍ以下であることを特徴とする請求項９記載の半導体素子。
【請求項１４】
前記バリア層は、１ｎｍ以下であることを特徴とする請求項１０記載の半導体素子。
【請求項１５】
前記バリア層は、０．１ｎｍ以上１ｎｍ以下であることを特徴とする請求項９記載の半導体素子。
【請求項１６】
前記バリア層は、０．１ｎｍ以上１ｎｍ以下であることを特徴とする請求項１０記載の半導体素子。
【請求項１７】
前記第一の電極はソース電極、前記第二の電極はゲート電極、前記第三の電極はドレイン電極として機能することを特徴とする請求項９記載の半導体素子。
【請求項１８】
前記第一の電極はソース電極、前記第二の電極はゲート電極、前記第三の電極はドレイン電極として機能することを特徴とする請求項１０記載の半導体素子。
【請求項１９】
前記第一の電極は、前記第一の有機半導体材料のＨＯＭＯ準位よりも小さな仕事関数を満足する金属的な性質の材料により構成されていることを特徴とする請求項９記載の半導体素子。
【請求項２０】
前記第一の有機半導体層は、前記第一の電極の仕事関数よりも大きなＨＯＭＯ準位を満足する有機半導体材料により構成されていることを特徴とする請求項９記載の半導体素子。
【請求項２１】
前記第三の電極は、前記第二の有機半導体材料のＨＯＭＯ準位よりも小さな仕事関数を満足する金属的な性質の材料により構成されていることを特徴とする請求項１０記載の半導体素子。
【請求項２２】
前記第二の有機半導体層は、前記第三電極の仕事関数よりも大きなＨＯＭＯ（Ｈｉｇｈｅｓｔ  Ｏｃｃｕｐｉｅｄ  Ｍｏｌｅｃｕｌａｒ  Ｏｒｂｉｔ）準位を満足する有機半導体材料により構成されていることを特徴とする請求項１０記載の半導体素子。
【請求項２３】
前記バリア層は、前記第一の有機半導体層のＨＯＭＯ準位及び前記第一の電極の仕事関数よりも大きなＨＯＭＯ準位もしくは仕事関数を有することを特徴とする請求項９記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機薄膜トランジスタ及びそれを用いた半導体素子に関し、有機エレクトロルミネッセンス（ＥＬ）ディスプレイ素子や有機論理素子等に好適に用いられるものである。
【背景技術】
【０００２】
近年、有機半導体を用いた有機薄膜トランジスタ（有機Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下単に「有機ＴＦＴ」ともいう。）を駆動素子として利用する有機ＥＬディスプレイ素子、有機論理回路などの研究開発が行われている。【０００３】
有機半導体を用いた有機ＴＦＴについての公知の技術として、下記非特許文献１に、基板、ソース電極、銅フタロシアニン層（以下「ＣｕＰｃ層」という。）、ドレイン電極を順次積層し、このＣｕＰｃ層内部に真空蒸着によりアルミニウムのゲート電極を埋め込んだ縦型有機ＴＦＴが記載されている。また、下記特許文献１及び特許文献２に、基板、第一の電極、電荷注入層又は電荷輸送層、第一の有機半導体層、第二の電極、第二の有機半導体層、第三の電極を積層してなる有機薄膜トランジスタが記載されている。【０００４】
【非特許文献１】工藤ら、Ｔ．ＩＥＥＥ．Ｊａｐａｎ、１９９８年、１１８−Ａ巻、１０号、１１６６−１１７１頁
【特許文献１】特開２００４−３３５５５７号公報
【特許文献２】特開２００４−１０３９０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記非特許文献１に記載の技術をもとに有機半導体層としてＰｅｎｔａｃｅｎｅを例に用いて検討を行ったところ、この有機半導体層に埋め込まれたゲート電極に電圧を印加しない場合であっても、ソース電極とドレイン電極との間に電界が印加されている場合にはキャリアの移動が起こることによってトランジスタのオフ特性が下がってしまっていること（オフ状態であっても電流を多く流してしまっていること）が課題である点に着目した。これは上記特許文献１及び２に記載の技術においても同様であり、具体的には、特許文献１及び２に記載の技術では、第一の電極と第一の有機半導体層との間に、第一の電極よりも大きく、第一の有機半導体層よりも小さなＨＯＭＯ（Ｈｉｇｈｅｓｔ  Ｏｃｃｕｐｉｅｄ  Ｍｏｌｅｃｕｌａｒ  Ｏｒｂｉｔ）準位を有する層（電荷注入層、電荷輸送層）を挿入し、注入障壁の高さを低減してしまっているため、有用ではあるものの、オフ特性において課題を残してしまう。オフ特性が下がると、トランジスタのオン状態とオフ状態における流れる電流値の比（以下「オンオフ比」という。）が下がり、トランジスタのソース電極とドレイン電極との間に流れる電流値の制御が難しくなり、例えば本トランジスタを有機ＥＬ駆動用回路に用いたときに輝度変調が取りにくくなってしまう場合がある。【０００６】
そこで、本発明は上記課題を鑑み、オフ特性を向上させ、よりオンオフ比が高く信頼性の高い有機薄膜トランジスタ及びそれを用いた半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題について本発明者らが更に鋭意検討を行ったところ、二つの電極（ソース電極とドレイン電極）の間に有機半導体層を有する有機薄膜トランジスタにおいて、あえてキャリアの移動を妨げるバリア層を設け、ゲートに印加する電圧によりバリア層をトンネル効果により流れる電流を制御することによりオン特性を殆ど下げることなく極めて有効なオフ特性を得ることができることに想到し、本発明に想到した。【０００８】
即ち、本発明に係る有機薄膜トランジスタは、第一の電極、バリア層、第一の有機半導体層、第二の電極、第二の有機半導体層、第三の電極を順次積層してなる積層構造を有することを特徴とする。ここで「バリア層」とは、トンネル層としての機能を有する電荷注入障壁層をいい、より具体的にはトランジスタがオフ状態である場合は電荷の移動に対して障壁となる一方、トランジスタがオン状態である場合はトンネル層としての機能を有する層をいう。更に具体的には、第一の有機半導体層及び前記第一の電極よりもＨＯＭＯ準位の大きな仕事関数を有する層である。このようにすることで、オフ状態では注入障壁の高さを維持しつつ、オン状態ではトンネル層として働くことができ、オンオフ比の高い有機薄膜トランジスタ及びそれを用いた半導体素子を得ることができるのである。【０００９】
また、本発明に係る有機薄膜トランジスタにおいて、バリア層は、金属酸化物により形成されていることも望ましく、その厚さとしては、１ｎｍ以下であることが望ましく、より望ましくは０．１ｎｍ以上１ｎｍ以下である。【００１０】
また第一の電極は、第一の有機半導体材料のＨＯＭＯ（Ｈｉｇｈｅｓｔ  Oｃｃｕｐｉｅｄ  Ｍｏｌｅｃｕｌａｒ  Ｏｒｂｉｔ）準位よりも小さな仕事関数Φｍを満足する金属的な性質の材料により構成されていることが望ましく、また、第一の有機半導体層は、第一の電極の仕事関数Φｍよりも大きなＨＯＭＯ準位を満足する有機半導体材料により構成されていることも望ましい。【００１１】
また、本発明に係る有機薄膜トランジスタにおいて、第一の電極はソース電極、第二の電極はゲート電極、第三の電極はドレイン電極として機能することも望ましい。また、第一の電極はドレイン電極、第二の電極はゲート電極、第三の電極はソース電極として機能することも望ましい。【００１２】
また、本発明に係る半導体素子は、基板、第一の電極、バリア層、第一の有機半導体層、第二の電極、第二の有機半導体層、第三の電極を順次積層してなる積層構造を有する有機薄膜トランジスタが複数形成されてなる。【００１３】
なおこの半導体素子において、第一の電極は、第一の有機半導体材料のＨＯＭＯ準位よりも小さな仕事関数Φｍを満足する金属的な性質の材料により構成されていること、また、第一の有機半導体層は、第一の電極の仕事関数Φｍよりも大きなＨＯＭＯ準位を満足する有機半導体材料により構成されていることも望ましい。【００１４】
また、本発明に係る半導体素子は、第一の電極、バリア層、第一の有機半導体層、第二の電極、第二の有機半導体層、第三の電極、基板、を順次積層してなる積層構造を有する有機薄膜トランジスタが複数形成されてなる。【００１５】
なおこの半導体素子において、第三の電極は、第二の有機半導体材料のＨＯＭＯ準位よりも小さな仕事関数Φｍを満足する金属的な性質の材料により構成されていること、また、第二の有機半導体層は、第三電極の仕事関数Φｍよりも大きなＨＯＭＯ準位を満足する有機半導体材料により構成されていることも望ましい。【００１６】
また、上記本発明に係る半導体素子において、バリア層は、金属酸化物により形成されていることも望ましく、その厚さとしては、１ｎｍ以下であることが望ましく、より望ましくは０．１ｎｍ以上１ｎｍ以下である。【００１７】
また、上基本発明に係る半導体素子において、第一の電極はソース電極、第二の電極はゲート電極、第三の電極はドレイン電極として機能することも望ましい。また、第一の電極はドレイン電極、第二の電極はゲート電極、第三の電極はソース電極として機能することも望ましい。
【発明の効果】
【００１８】
以上の構成により、本発明の有機薄膜トランジスタはオフ特性を向上させ、よりオンオフ比が高く信頼性の高い有機薄膜トランジスタ及びそれを用いた半導体素子を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本実施形態に係る有機ＴＦＴの斜視概略図である。
【図２】図１のＡ−Ａに沿って切断した場合の断面図である。
【図３】本発明の一実施の形態を示す有機薄膜トランジスタにおけるソース電極（Ｓ）、バリア層、ゲート電極（Ｇ）、ドレイン電極（Ｄ）及び、有機半導体層のキャリアのポテンシャルエネルギーの高さを示すグラフである。
【図４】本発明の一実施の形態を示す有機薄膜トランジスタの製造工程図である。
【図５】実施例１で得られた有機薄膜トランジスタのゲート-ソース間、ゲート-ドレイン間のＩ−Ｖ特性を示す図である。
【図６】実施例１で得られた有機薄膜トランジスタのソース-ドレイン間のＩ−Ｖ特性を示す図である。
【図７】実施例１で得られた有機薄膜トランジスタのＩ−Ｖ特性を示す図である。
【図８】比較例１で得られたバリア層を形成する工程を抜いた以外は実施例１と同様の工程により作製した有機薄膜トランジスタのＩ−Ｖ特性を示す図である。
【図９】実施例２で得られた有機薄膜トランジスタのゲート-ソース間、ゲート-ドレイン間のＩ−Ｖ特性を示す図である。
【図１０】実施例２で得られた有機薄膜トランジスタのソース-ドレイン間のＩ−Ｖ特性を示す図である。
【図１１】実施例２で得られた有機薄膜トランジスタのＩ−Ｖ特性を示す図である。
【図１２】比較例２で得られたバリア層を形成する工程を抜いた以外は実施例２と同様の工程により作製した有機薄膜トランジスタのＩ−Ｖ特性を示す図である。
【符号の説明】
【００２０】
１…基板、２…ソース電極、３…バリア層、４…第一の有機半導体層、５…ゲート電極、６…第二の有機半導体層、７…ドレイン電極
【発明を実施するための最良の形態】
【００２１】
（実施形態１）
以下、本発明の実施の形態について図面を用いて詳細に説明する。図１は本実施形態に係る半導体素子の斜視概略図であり、図２は図１のＡ−Ａに沿って切断した場合の断面図である。【００２２】
本実施形態に係る半導体素子（以下「本半導体素子」ともいう。）は、有機ＴＦＴを基板１上に複数有して構成されており、有機ＴＦＴは、ソース電極２、バリア層３、第一の有機半導体層４、ゲート電極５、第二の有機半導体層６、ドレイン電極７を順次積層してなる積層構造を有する。この積層構造により、有機ＴＦＴはいわゆる縦型の有機ＴＦＴとなっている。【００２３】
基板は、有機ＴＦＴを保持するためのものであって、上記機能を奏する限りにおいて限定されるわけではないが、例えばガラス基板、プラスチック基板、半導体基板など各種の基板を好適に用いることができる。【００２４】
ソース電極は、第一及び第二の有機半導体層を介してドレイン電極に対し電流を供給するために用いられる電極であって、導電性のものであれば特段に制限はなく、例えばクロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、錫（Ｓｎ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）等の金属、これら金属の酸化物、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、又は導電性ポリアニリン、導電性ポリピロール若しくは導電性ポリチアジル等の導電性ポリマー等を好適に用いることができる。ソース電極の厚さとしては特段に制限されるものではないが、５０ｎｍ以上１５０ｎｍ以下であることが望ましい。なおソース電極は半導体素子外部の電源線に接続されている（図示略）。【００２５】
なお、本実施形態では基板とソース電極とを別の材質として構成するが、これらは兼用することができ、兼用する場合、例えばボロン（Ｂ）等を高濃度ドープされた半導体基板を用いることが考えられる。なおこの高濃度とは概ね抵抗率が０．０２〜１０Ωｃｍ程度にあることをいう。【００２６】
本実施形態に係るバリア層は、ソース電極とゲート電極の間に設けられるものであって、電荷注入障壁層のために用いられる層である。バリア層を構成する材料は上記の機能を有する限りにおいて限定されるわけではないが、例えば酸化アルミ（Ａｌ２Ｏ３）、酸化シリコン（ＳｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）等の金属酸化膜、ポリビニルフェノール、ポリイミド等の有機絶縁膜、又は、使用する有機半導体層のＨＯＭＯ（Ｈｉｇｈｅｓｔ  Ｏｃｃｕｐｉｅｄ  Ｍｏｌｅｃｕｌａｒ  Ｏｒｂｉｔ）準位よりも大きいＨＯＭＯ（Ｈｉｇｈｅｓｔ  Ｏｃｃｕｐｉｅｄ  Ｍｏｌｅｃｕｌａｒ  Ｏｒｂｉｔ）準位を有する有機層（例えば、有機半導体層Ｐｅｎｔａｃｅｎｅを用いた場合には、バリア層としてα―ＮＰＤ、ＺｎＰｃ等）等を好適に用いることができる。いずれにしても、本実施形態に係るバリア層とは、ソース電極の仕事関数及び有機半導体層のＨＯＭＯ準位よりも大きな仕事関数もしくはＨＯＭＯ順位を有する材料である。また、このバリア層の基板側に設けられる第一の電極の界面を酸処理、アルカリ処理、プラズマ処理など化学的に界面処理することによって、バリア層として形成させることもできる。なお特に、第一の有機半導体材料のＨＯＭＯ準位よりも小さな仕事関数Φｍを満足する金属的な性質の材料をソース電極として選定することにより、バリア層をソース電極と第一の有機半導体層の界面に形成することもできる。またバリア層の厚さとしては、材料やデバイス構造によって適宜調節が可能であるが、薄すぎると電荷の移動をバリアする効果を得ることはできない一方、厚すぎるとゲートがオン状態となった場合であってもキャリアの移動を妨げてしまう（トンネル層として機能しない）虞があるため、概ね１ｎｍ以下の範囲であることが望ましく、より望ましくは０．１ｎｍ以上１ｎｍ以下である。【００２７】
第一の有機半導体層は、電荷輸送のために設けられるものであって、材質としては上記機能を奏する限りにおいて限定されるものではないが、例えばＰｅｎｔａｃｅｎｅ、α―ＮＰＤ、ＣｕＰｃ等が挙げられる。また、第一の有機半導体層の厚さとしてはデバイス構造や用いる電極材料、有機半導体材料に応じて適宜調整可能であるが薄すぎるとソース電極とゲート電極とがショートしてしまう虞があり、また厚すぎると抵抗が高くなり駆動電圧が高くなってしまうため、１００ｎｍ以上３００ｎｍ以下であることが望ましく、より望ましくは１００ｎｍ以上２００ｎｍ以下である。【００２８】
ゲート電極は、第一の有機半導体層と第二の有機半導体層との間に配置されるものであって、ソース−ドレイン電流を制御するために用いられる電極である。この材質についても、上記ソース電極と同様の構成材料を用いることができるが、ｐ型半導体性質を示す材料とショットキー障壁を形成する観点からアルミニウム（Ａｌ）を用いることが望ましい。また、ゲート電極は、図２においては断面のみ記載されているが、図１に示すように、櫛形形状となっており、その先は半導体素子外部の電源線に接続されている（図示略）。なお、図２におけるゲート電極の厚さとしては、デバイス構造により適宜調整可能であるが、薄すぎると電流が流れにくくなる傾向があり、一方厚すぎるとマスクするサイズ等により異なるものの、蒸着の際に金属マスクの下部にアルミが回り込むいわゆる「にじみ効果」により櫛型形状の電極とはならずに第一の半導体層上の一面にアルミが蒸着され、ソース−ドレイン電流の流れを止めてしまう問題があるため、望ましい厚さの範囲としては、例えばゲート幅及びマスク幅が１０〜３０μｍの範囲にある場合、５ｎｍ以上３０ｎｍ以下であり、１０ｎｍ以上２０ｎｍ以下であることがより望ましい。【００２９】
第二の有機半導体層は、ゲート電極とドレイン電極との間に配置され、キャリア輸送のために用いられる電極である。この層の構成材料としては、上記第一の有機半導体層と同様であり、同一の構成要件を採用することがデバイスプロセス簡易化の観点から望ましいが、異なる構成材料としてももちろん良い。厚さについても、上記第一の有機半導体層とほぼ同様であり、第一の有機半導体層とほぼ同じ厚さとすることがゲート電極とドレイン電極とのショート問題の観点から望ましいが、異ならせても良い。【００３０】
ドレイン電極は、上記第一及び第二の有機半導体層を介してソース電極からの電流の供給を受けるために用いられるものであって、導電性のものであれば特段に制限はなく、構成材料としては上記のソース電極とほぼ同じものを採用することができ、厚さなどの形状についても上記ソース電極と同様である。【００３１】
また上記構成のほか、上記層構造に加え、これら有機ＴＦＴを保護するための保護層等を形成することも可能である。保護層としては、ＳｉＯｘＮｙ、ＳｉＮｘ等が好適に用いられる。【００３２】
図３（ａ）は本実施形態を示す有機薄膜トランジスタにおけるソース電極（Ｓ）、バリア層、ゲート電極（Ｇ）、ドレイン電極（Ｄ）の仕事関数及び、有機半導体層のＨＯＭＯ準位の関係を表すエネルギーバンド図である。図３（ｂ）は、ドレインに負の電圧を印加し、ゲート電圧が０（ゼロ）から正のときのソース電極（Ｓ）、バリア層、有機半導体層付近のエネルギーバンド図である。このときは、ゲート電極に印加される電圧によってバリア層のポテンシャルU（ｘ）の形は、キャリアがトンネルする程度には変化しないため、このポテンシャルU（ｘ）をキャリアが通り抜けることができないため、オフ電流を抑えることができる。一方、図３（ｂ）は、ドレインに負の電圧を印加し、ゲート電圧に負の電圧を印加したときのソース電極（Ｓ）、バリア層、ゲート電極（Ｇ）、ドレイン電極（Ｄ）及び、有機半導体層のキャリアのポテンシャルエネルギーの高さを示すグラフである。このときは、ゲート電極に印加される電界とともに、バリア層のポテンシャルU（ｘ）の形が変化し等価的にバリア層の厚さが薄くなるため、キャリアがトンネル現象でバリアを通過することで、オン電流を得る。即ち、本実施形態に係る有機ＴＦＴは、上記構成を採用することで、ゲート電極に電圧がほぼ印加されていない状態においては電荷を遮断する層として働く一方、ゲート電極にオン状態に対応する電圧が印加された状態ではトンネル層として働き、よりオンオフ比を高くすることができ、信頼性の高い有機薄膜トランジスタを作製することができる。特に、材料の選択によってはトランジスタのＩ−Ｖ特性において飽和特性を得ることができ、より制御しやすく信頼の高い有機薄膜トランジスタ、及びこれを用いた半導体素子を作製することができる。【００３３】
またここで、本半導体素子は、特段に限定されるわけではないが以下の工程により作製することができる。この工程について、図４を用いて説明する。【００３４】
まず、基板に対し、ソース電極を形成する。ソース電極の形成においては、例えば構成材料がＩＴＯ等の金属酸化物である場合はスパッタリング法、イオンプレーティング、塗布法を用いることができ、Ａｕ等の金属で構成する場合はスパッタリング法や蒸着法を用いることができる。【００３５】
次に、ソース電極が形成された基板に対し、更にバリア層を形成する。バリア層の形成においては、バリア層として例えばＳｉＯ２を用いた場合、熱酸化法を用いることができ、ソース電極が例えば金属電極である場合、酸処理、アルカリ処理、プラズマ処理などの化学的な界面処理によって形成することもできる。【００３６】
次に、バリア層の上に、第一の有機半導体層を形成する。有機半導体層の形成においては、有機半導体層としてＰｅｎｔａｃｅｎｅを用いた場合、蒸着法を用いることができるし、また例えばＰ３ＨＴを用いた場合、スピンコート法を用いることができる。【００３７】
次に、この第一の有機半導体層の上にゲート電極を形成する。ゲート電極は例えば櫛歯状又はメッシュ状に形成したＮｉマスクを用いて形成することができる。【００３８】
次に、このゲート電極及び第一の有機半導体の上に第二の有機半導体層を形成する。第二の有機半導体層の形成については、第一の有機半導体層と同様に形成することができる。【００３９】
そして、この第二の有機半導体層の上にドレイン電極を形成する。ドレイン電極の形成については、上記ソース電極と同様に形成することができる。【００４０】
なお、この上に更に保護層を形成する場合、例えばＳｉＮｘ等を構成材料として用いる場合、Ｃａｔ−ＣＶＤ法などを採用することができ、また、ＳｉＯｘＮｙを構成材料として用いる場合は、Ｒｅａｃｔｉｖｅ  Ｐｌａｓｍａ  Ｄｅｐｏｓｉｔｉｏｎ法などを用いて形成することができる。【００４１】
以上により、本半導体素子を製造することができる。【００４２】
（実施形態２）
本実施形態では、ほぼ実施形態１と同様であるが、バリア層の位置のみが異なる。即ち、本実施形態に係る半導体素子は、基板１と、ソース電極２と、第一の有機半導体層４と、ゲート電極５と、第二の有機半導体層６と、バリア層３と、ドレイン電極７と、を順次積層してなることを特徴とする。この構成によっても実施形態１と同様の効果を得ることができる。【００４３】
なお製造方法に関しては、実施形態１において説明したバリア層の形成工程を第二の有機半導体層を形成する工程の後に移動させることにより実現できる。【００４４】
（実施形態３）
本実施形態では、ほぼ実施形態１と同様であるが、ソース電極とドレイン電極とを入れ替えた点が異なる。即ち、本実施形態に係る半導体素子は、基板１と、ドレイン電極７と、バリア層３と、第一の有機半導体層４と、ゲート電極５と、第二の有機半導体層６と、ソース電極２と、を順次積層してなることを特徴とする。この構成によっても実施形態１と同様の効果を得ることができる。【００４５】
（実施形態４）
本実施形態では、ほぼ実施形態１と同様であるが、ソース電極とドレイン電極とを入れ替えた点及びバリア層の位置が実施形態１と異なる。即ち、本実施形態に係る半導体素子は、基板１と、ドレイン電極７と、第一の有機半導体層４と、ゲート電極５と、第二の有機半導体層６と、バリア層３と、ソース電極２と、を順次積層してなることを特徴とする。この構成によっても実施形態１と同様の効果を得ることができる。
【実施例】
【００４６】
以下、実施形態１に係る半導体素子について、具体的な半導体素子を作製し、その特性について評価を行った。以下、実施例として図面を用いて説明する。なお、実施形態２〜４については構成から理論上、実施形態１とほぼ同様の効果を得ることができると考えられる。従って、実施形態１に係る半導体素子について実施例を示すことで効果を確かめることができると考えられる。【００４７】
（実施例１）
本実施例では、高ドープｐ型Ｓｉ基板そのものをソース電極として兼用し、以下の工程により作製した。
（１）高ドープｐ型Ｓｉ基板に熱酸化を加え、極薄の（０．１ｎｍ〜１ｎｍの範囲内）のＳｉＯ２層をバリア層として形成した。
（２）このＳｉＯ２層の上にｐ型有機半導体であるＰｅｎｔａｃｅｎｅを２１０℃、２×１０−４Ｐａにおいて真空蒸着し、１００ｎｍ厚の第一の有機半導体層を形成した。
（３）第一の有機半導体層の上面にストライプ状に形成したＮｉメタルマスクを用いて、アルミニウム（Ａｌ）を２×１０−４Ｐａ、抵抗加熱下において真空蒸着し、厚さ２０ｎｍのゲート電極を形成した。なおＮｉマスクの開口部の幅は２０μｍ、開口部間のマスクの幅も２０μｍであった。
（４）ゲート電極及び第一の有機半導体層の上面に第一の有機半導体層と同様ｐ型半導体であるＰｅｎｔａｃｅｎｅを２１０℃、２×１０−４Ｐａにおいて真空蒸着し、１００ｎｍ厚の第二の有機半導体層を形成した。
（５）第二の有機半導体層の上に金（Ａｕ）を２×１０−４Ｐａ、抵抗加熱下において真空蒸着し、３０ｎｍ厚のドレイン電極を形成した。【００４８】
以上作製した、有機ＴＦＴに対し、ソース電極／ゲート電極間のＩ−Ｖ特性を測定し、ゲート電極界面にショットキー接触が形成されていることを確認した。また、その有機ＴＦＴのドレイン電極／ゲート電極間のＩ−Ｖ特性を測定して、ゲート電極界面にショットキー接触が形成されていることを確認した。更に、ゲート電極をフローティングにして測定したソース電極／ドレイン電極の間のＩ−Ｖ特性から、ソース電極と第一の有機半導体層の界面でトンネル障壁或いはショットキー障壁が形成されていることを確認した。この結果を図５及び図６に示しておく。なお、図５はドレイン電極／ゲート電極のI-V特性及びソース電極／ゲート電極のI-V特性を、図６は上記ソース電極／ドレイン電極のI-V特性をそれぞれ示している。【００４９】
また、その有機ＴＦＴのトランジスタのＩ−Ｖ特性を複数のゲート電圧に対して測定し、トランジスタとして動作していることを確認した。この結果を図７に示す。図７によると、ソース電極／ドレイン電極間の電圧ＶＤＳが−１Ｖにおいて、ゲート電圧ＶＧが＋０．３Ｖの場合即ちトランジスタがオフ状態である場合、ソース電極／ドレイン電極間に流れる電流値ＩＤＳは−０．０３×１０−７Ａである。ゲート電圧ＶＧが−０．３Ｖの場合、ソース電極／ドレイン電極間に流れる電流値ＩＤＳは−１．８×１０−７Ａである。そして、オンオフ比は６０であり、良好なオフ特性を得ることができていることがわかった。また、図７で示す有機ＴＦＴのＩ−Ｖ特性においては、ソース電極／ドレイン電極間の印加電圧に対し、流れる電流の値がある程度電圧を印加した場合飽和していることが確認された。この原理については明確ではないが、飽和する値を示すことから、トランジスタの性能においてデバイスの信頼性向上のため極めて有用であると考えることができる。【００５０】
以上、オンオフ特性が向上し、更には飽和特性を得、より信頼性の高い有機薄膜トランジスタを提供することができた。【００５１】
（比較例１）
上記実施例１において、バリア層を形成する工程を抜いた以外は実施例１と同様の工程により作製した有機ＴＦＴについて、実施例１と同様にソース電極／ドレイン電極の間のＩ−Ｖ特性を測定した。この結果を図８に示す。【００５２】
図８によると、ソース電極／ドレイン電極間の電圧ＶＤＳが−１Ｖにおいて、ゲート電圧ＶＧが＋０．１５Ｖの場合即ちトランジスタがオフ状態である場合、ソース電極／ドレイン電極間に流れる電流値ＩＤＳは−０．８×１０−６Ａである。ゲート電圧ＶＧが−０．１５Ｖの場合、ソース電極／ドレイン電極間に流れる電流値ＩＤＳは−１．３×１０−６Ａである。そして、オンオフ比は約１．８であり、良好なオフ特性とはいいがたいものであった。また、上記実施例と比べると上記実施例の方が非常に大きな値を示しており、実施例１に係る有機ＴＦＴの有用性が立証された。【００５３】
（実施例２）
本実施例に係る有機ＴＦＴを、以下の工程により作製した。
（１）基板として０．７ｍｍ厚のガラス基板（コーニング社製、無アルカリガラス１７３７Ｆ）を用い、その上面にＩＴＯをスパッタリングにより成膜し、１１０ｎｍ厚のソース電極を形成した。
（２）ＩＴＯの上にアルミニウム（Ａｌ）を２×１０−４Ｐａ、抵抗加熱下で真空蒸着により０．１ｎｍ厚形成し、大気暴露により自然酸化させてＡｌ２Ｏ３層をバリア層として形成した。
（３）このＡｌ２Ｏ３層の上に、ｐ型有機半導体層であるＰｅｎｔａｃｅｎｅを、２１０℃、２×１０−４Ｐａの条件下で形成し、１００ｎｍ厚の第一の有機半導体層として形成した。
（４）第一の有機半導体層の上に、スリット上に形成したＮｉメタルマスクを用いて、アルミニウムを２×１０−４Ｐａ、抵抗加熱下において真空蒸着させることにより、２０ｎｍのゲート電極を形成した。
（５）ゲート電極及び第一の有機半導体層の上に、上記第一の有機半導体層と同様、Ｐｅｎｔａｃｅｎｅを同一の条件で形成し、１００ｎｍの第二の有機半導体層を形成した。
（６）第二の有機半導体層の上に、金（Ａｕ）を２×１０−４Ｐａ、抵抗加熱下において真空蒸着し、３０ｎｍ厚さのゲート電極を形成した。【００５４】
本実施例に係る有機ＴＦＴについても、実施例１と同様、ソース電極／ゲート電極間のＩ−Ｖ特性を測定し、ゲート電極界面にショットキー接触が形成されていることを確認した。また、その有機ＴＦＴのドレイン電極／ゲート電極間のＩ−Ｖ特性を測定して、ゲート電極界面にショットキー接触が形成されていることを確認した。更に、ゲート電極をフローティングにして測定したソース電極／ドレイン電極の間のＩ−Ｖ特性から、ソース電極と第一の有機半導体層の界面でトンネル障壁或いはショットキー障壁が形成されていることを確認した。この結果を図９及び図１０に示しておく。なお、図９はドレイン電極／ゲート電極のI-V特性及びソース電極／ゲート電極のI-V特性を、図１０は上記ソース電極／ドレイン電極のI-V特性をそれぞれ示している。【００５５】
また、その有機ＴＦＴのトランジスタのI-V特性を複数のゲート電圧に対して測定し、トランジスタとして動作していることを確認した。この結果を図１１に示す。図１１によると、ソース電極／ドレイン電極間の電圧ＶＤＳが−３Ｖにおいて、ゲート電圧ＶＧが＋０．８Ｖの場合即ちトランジスタがオフ状態である場合、ソース電極／ドレイン電極間に流れる電流値ＩＤＳは−０．５×１０−７Ａである。ゲート電圧ＶＧが−０．８Ｖの場合、ソース電極／ドレイン電極間に流れる電流値ＩＤＳは−６．２×１０−７Ａである。そして、オンオフ比は１２．４であり、良好なオフ特性を得ることができていることがわかった。また、図１１で示す有機ＴＦＴのトランジスタの静特性においては、ソース電極／ドレイン電極間の印加電圧に対し、流れる電流の値が飽和する特性は見られなかったが、良好なオフ特性を得ることができており、本発明の効果を十分に達成できており、オンオフ比が高く、より信頼性の高い有機薄膜トランジスタを提供することができた。【００５６】
（比較例２）
上記実施例２において、バリア層を形成する工程を抜いた以外は実施例２と同様の工程により作製した有機ＴＦＴについて、実施例２と同様にソース電極／ドレイン電極の間のＩ−Ｖ特性を測定した。この結果を図１２に示す。【００５７】
図１２によると、ソース電極／ドレイン電極間の電圧ＶＤＳが−３Ｖにおいて、ゲート電圧ＶＧが＋０．８Ｖの場合即ちトランジスタがオフ状態である場合、ソース電極／ドレイン電極間に流れる電流値ＩＤＳは−２．５×１０−７Ａである。ゲート電圧ＶＧが−０．８Ｖの場合、ソース電極／ドレイン電極間に流れる電流値ＩＤＳは−４．４×１０−７Ａである。そして、オンオフ比は約１．８であり、良好なオフ特性とはいいがたいものであった。これらの結果から、実施例２に係る有機ＴＦＴの有用性が立証された。
【図５】
0004848522.tif 000002
【図６】
0004848522.tif 000003
【図７】
0004848522.tif 000004
【図８】
0004848522.tif 000005
【図９】
0004848522.tif 000006
【図１０】
0004848522.tif 000007
【図１１】
0004848522.tif 000008
【図１２】
0004848522.tif 000009
【図１】
0004848522.tif 000010
【図２】
0004848522.tif 000011
【図３】
0004848522.tif 000012
【図４】
0004848522.tif 000013