(57)【特許請求の範囲】
【請求項１】
ウェーハ上のチップを分離するためにウェーハを切断するウェーハソーイング工程と、
表面実装部品（ＳＭＣ）を電子回路に取り付ける部品表面実装工程と、
前記チップを基板に貼り付けるダイボンディング工程と、
前記チップ上のボンディングパッドとリードフレームをワイヤーにより貼り合わせるワイヤーボンディング工程と、
前記チップと前記ワイヤーを合成樹脂により封止してモールドを形成するモールディング工程と、
前記モールドの表面のうち電磁波遮蔽膜をコーティングする必要がない領域を、接地端子に対応する溝が凹設され、かつ、前記モールドの上面を露出させる冶具で遮断するマスキング工程と、
前記マスキング工程後に、前記モールドの上面及び前記接地端子に対応する側面にプラズマスパッタリング装置を用いてニッケルと銀またはニッケルと銅からなるターゲット金属をコーティングして電磁波遮蔽膜を成膜するスパッタリング工程と、
前記電磁波遮蔽膜が成膜された半導体パッケージの各々を互いに分離可能に前記基板を切断するシンギュレーション工程と、
を含むことを特徴とする、電磁波遮蔽機能を有する半導体パッケージの製造方法。
【請求項２】
前記スパッタリング工程においては、ニッケル１０〜９０重量％と銀１０〜９０重量％の合金またはニッケル１０〜９０重量％と銅１０〜９０重量％の合金をターゲット金属として使用し、真空度が２．０〜３．０×１０−３Ｔｏｒｒのスパッタリングチャンバーに１００〜１５０ｓｃｃｍの反応ガスを注入して２０〜３０分間スパッタリングを行うことを特徴とする、請求項１に記載の電磁波遮蔽機能を有する半導体パッケージの製造方法。
【請求項３】
前記スパッタリング工程において、前記モールドの表面に、ニッケルと銀またはニッケルと銅合金からなり、且つ、厚さが４０００〜８０００Åの電磁波遮蔽膜がコーティングされる、請求項１または２に記載の電磁波遮蔽機能を有する半導体パッケージの製造方法。
【請求項４】
前記マスキング工程で、前記モールドは、前記冶具が有する、端面が上に進むにつれて広くなる上広下狭の、冶具孔に嵌入される請求項１から３のいずれか一項に記載の電磁波遮蔽機能を有する半導体パッケージの製造方法。
【請求項５】
前記冶具は、前記半導体パッケージに対応する複数の前記冶具孔を有し、
前記スパッタリング工程で、複数の前記冶具孔で前記モールドの上面に前記電磁波遮蔽膜が形成され、
前記スパッタリング工程の後に、前記シンギュレーション工程が行われる
請求項４に記載の電磁波遮蔽機能を有する半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電磁波遮蔽機能を有する半導体パッケージとその製造方法及び冶具に係り、さらに詳しくは、半導体パッケージの表面にスパッタリング方法によりニッケル合金をコーティングすることにより半導体パッケージにおいて発生する電磁波を遮蔽することのできる、電磁波遮蔽機能を有する半導体パッケージとその製造方法及びそれに用いられるプラズマスパッタリング用の冶具に関する。
【背景技術】
【０００２】
半導体が開発されて以来、半導体は家電機器、産業機器、医療機器など種々の電子製品に採用されて機器の小型化、軽量化、多機能化が進んでおり、機器のデジタル化も急速に進んでいる。
【０００３】
一般に、半導体素子は、マイクロプロセッサーの速度によって５０ＭＨｚ〜３ＧＨｚの電磁気波を放出し、最近、高速マイクロプロセッサーの開発と相まって、高速ネットワーキング及びスイッチング容量への需要が急増するに伴い、電磁気波の放出量が増大している。すなわち、機器のデジタル化に伴ってさらに多量の電磁気波が放出されており、このような電磁気波は、他の機器の動作を妨げる電磁波障害（ＥＭＩ：Electromagnetic Interference）や無線周波数干渉（ＲＦＩ：Radio Frequency Interference）として作用する。例えば、ＥＭＩやＲＦＩにより、自動設備システムや航空機などの先端装備が誤作動したり作動が停止したりするなどの問題が発生している。このような誤作動や作動停止は膨大な経済的損失を蒙らせることがあり、酷い場合には、人命被害の発生にもつながる。
【０００４】
これにより、半導体素子のＥＭＩやＲＦＩを遮蔽するための種々の方法が提案されている。一例として、半導体素子の電磁気波を遮蔽するために金属カバーを製作して半導体素子に取り付ける方法が提案されている（例えば、下記の特許文献１参照）。ところが、このように金属カバーを別途に製作する場合、部品点数の増加によりコストが高くなり、金属カバーを取り付けるための工数が増加するため、部品の組み立て作業が煩雑になるという欠点がある。なお、この方法は、小型化が進んでいる今日の半導体の開発傾向に逆行するという限界がある。
【０００５】
一方、半導体素子の表面に無電解めっきやスプレイ方式を用いてめっきを行う方法も提案されている。しかしながら、無電解めっきの場合、半導体素子をエッチング溶液または化学的な沈殿槽に浸漬させる必要があるが、浸漬が不可能なパッケージの場合にはめっきそのものが不可能になり、スプレイ方式の場合、塗布効率が低下し、厚さが増大すると共に、厚さが不揃いのため薄膜を成膜するには不向きである。
【０００６】
この理由から、半導体素子の表面に薄膜の電磁波遮蔽膜を簡単な方法によりコーティングすることができると共に、あらゆる種類の半導体素子に適用可能な電磁波遮蔽膜の形成方法の開発が望まれる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許公開ＵＳ７、１０９、４１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、半導体パッケージにおいて発生する電磁波を遮蔽する方法において、全般的な工程が極めて簡単であり、製造コストが安価である他、種々の半導体パッケージに適用可能な電磁波遮蔽方法を提供するところにある。
【０００９】
本発明の他の目的は、ニッケル合金をターゲット金属として用いて半導体パッケージの表面にスパッタリング方法により電磁波遮蔽膜をコーティングしてなる、電磁波遮蔽機能を有する半導体パッケージを提供するところにある。
【００１０】
本発明のさらに他の目的は、プラズマスパッタリング装置を用いて半導体パッケージの表面に電磁波遮蔽膜を成膜するに当たって、前記電磁波遮蔽膜をコーティングする必要がない部分を遮断するのに用いられるプラズマスパッタリング装置用の冶具を提供するところにある。
【課題を解決するための手段】
【００１１】
上述した目的を達成するために、本発明の一実施形態による電磁波遮蔽機能を有する半導体パッケージの製造方法は、ウェーハ上のチップを分離するためにウェーハを切断するウェーハソーイング工程と、表面実装部品（ＳＭＣ）を電子回路に取り付ける部品表面実装工程と、前記チップを基板に貼り付けるダイボンディング工程と、前記チップ上のボンディングパッドとリードフレームをワイヤーにより貼り合わせるワイヤーボンディング工程と、前記チップとワイヤーを合成樹脂により封止してモールドを形成するモールディング工程と、前記モールド間の空間が所定の幅だけ窪むように切断する第１のシンギュレーション工程と、前記モールドの表面にプラズマスパッタリング装置を用いてニッケルと銀またはニッケルと銅からなるターゲット金属をコーティングして電磁波遮蔽膜を成膜するスパッタリング工程と、前記各半導体パッケージが互いに分離されるように基板を完全に切断する第２のシンギュレーション工程と、を含むことを特徴とする。
【００１２】
また、本発明の他の実施形態による電磁波遮蔽機能を有する半導体パッケージの製造方法は、ウェーハ上のチップを分離するためにウェーハを切断するウェーハソーイング工程と、表面実装部品（ＳＭＣ）を電子回路に取り付ける部品表面実装工程と、前記チップを基板に貼り付けるダイボンディング工程と、前記チップ上のボンディングパッドとリードフレームをワイヤーにより貼り合わせるワイヤーボンディング工程と、前記チップとワイヤーを合成樹脂により封止してモールドを形成するモールディング工程と、前記モールドの表面のうち電磁波遮蔽膜をコーティングする必要がない領域を、接地端子に対応する溝が凹設され、かつ、前記モールドの上面を露出させる冶具で遮断するマスキング工程と、前記マスキング工程後に、前記モールドの上面及び接地端子に対応する側面にプラズマスパッタリング装置を用いてニッケルと銀またはニッケルと銅からなるターゲット金属をコーティングして電磁波遮蔽膜を成膜するスパッタリング工程と、前記各半導体パッケージを互いに分離可能に基板を切断するシンギュレーション工程と、を含むことを特徴とする。
【００１３】
さらに、本発明による電磁波遮蔽機能を有する半導体パッケージは、プリント回路基板と、前記プリント回路基板上に取り付けられた半導体チップと、前記チップの表面を覆うモールドと、を有する半導体パッケージにおいて、前記モールドの表面には、プラズマスパッタリング方法により、ニッケルと銀またはニッケルと銅合金からなり、且つ、厚さが４０００〜８０００Åの電磁波遮蔽膜がコーティングされていることを特徴とする。
【００１４】
最後に、本発明による半導体パッケージのプラズマスパッタリング装置用の冶具は、平板状構造を有し、前記半導体パッケージの上面が露出されるように半導体パッケージを収容する多数の冶具孔を備えるが、前記冶具孔のうち半導体パッケージの接地端子に対応する冶具孔にはその冶具孔の一方の端面に扇形のコーティング溝が凹設されていて、前記電磁波遮蔽膜が半導体パッケージの上面から接地端子まで連結されるように構成されたことを特徴とする。
【発明の効果】
【００１５】
本発明による電磁波遮蔽機能を有する半導体パッケージ及びその製造方法によれば、半導体パッケージのモールド表面にスパッタリング方法を用いてニッケルと銀またはニッケルと銅合金から形成された電磁波遮蔽膜をコーティングすることにより、半導体パッケージに電磁波が流入することを遮蔽することができる。
【００１６】
このため、半導体パッケージから放出される電磁波により他の機器や素子の作動に影響を与えて誤りが発生することを防止することができる。また、ＳＩＰモジュールパッケージやパンチＱＦＮ（Quad Flat No-lead）パッケージなどの半導体パッケージの場合にも電磁波遮蔽膜がコーティング可能になることから、電磁波遮蔽膜を様々な半導体パッケージに成膜することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明による電磁波遮蔽機能を有する半導体ＳＩＰモジュールパッケージの側断面図。
【図２】図１に示す半導体ＳＩＰモジュールパッケージの製造工程図。
【図３Ａ】第１のシンギュレーション工程を示すモジュールパッケージの概略断面図である。
【図３Ｂ】スパッタリング工程により電磁波遮蔽膜がコーティングされた状態を示すモジュールパッケージの概略断面図である。
【図３Ｃ】第２のシンギュレーション工程を示すモジュールパッケージの概略断面図である。
【図３Ｄ】コースパッタリング装置の構成図である。
【図４】スパッタリングコーティング時間をそれぞれ２０分、２５分、３０分にした場合のＥＭＩテスト結果を示すグラフである。
【図５】本発明による電磁波遮蔽機能を有するパンチＱＦＮパッケージの平面図である。
【図６】図５に示すパンチＱＦＮパッケージの側面図である。
【図７】図５に示すパンチＱＦＮパッケージの製造工程図である。
【図８】冶具の写真である。
【図９】冶具孔領域の拡大写真である。
【図１０】パンチＱＦＮパッケージのモールド正面と、側面中の接地部だけが電磁波遮蔽膜でコーティングされた状態を撮影した写真である。
【図１１】パンチＱＦＮパッケージのモールド正面と、側面中の接地部だけが電磁波遮蔽膜でコーティングされた状態を撮影した写真である。
【発明を実施するための形態】
【００１８】
以下、添付図面に基づき、本発明を詳述する。
【００１９】
以下、本発明を説明するに当たって、関連する公知の機能または構成についての具体的な説明が本発明の要旨を余計に曖昧にする恐れがあると認められる場合にはその詳細な説明を省略する。また、後述する用語は本発明における機能を考慮して定義された用語であり、これは、ユーザー、運用者の意図または慣例などによって異なり、これにより、各用語の意味はこの明細書の全般に亘っての内容を踏まえて解釈さるべきである。
【００２０】
図１は、本発明による電磁波遮蔽機能を有する半導体モジュールパッケージの側断面図であって、ＳＩＰモジュールパッケージを例示したものであり、図２は、図１に示すＳＩＰモジュールパッケージの製造工程図である。
【００２１】
このＳＩＰ（System In Package）モジュールパッケージ１０は、プリント回路基板１５と、チップ１４及びモールド１３を備え、モールド１３の表面に電磁波を遮蔽するための電磁波遮蔽膜１１がコーティングされたような構造を有する。前記電磁波遮蔽膜１１はニッケルと銀またはニッケルと銅合金からなり、プラズマスパッタリング装置によりコーティングされると共に、厚さが４０００〜８０００Åであることを特徴とする。
【００２２】
このＳＩＰモジュールパッケージ１０を製造する工程は、図２に示すように、ウェーハソーイング工程（Ｓ２００）と、部品表面実装工程（ＳＭＴ：surface mount technology）（Ｓ２１０）と、ダイボンディング工程（Ｓ２２０）と、ワイヤーボンディング工程（Ｓ２３０）と、モールディング工程（Ｓ２４０）と、第１のシンギュレーション工程（Ｓ２５０）と、スパッタリング工程（Ｓ２６０）と、第２のシンギュレーション工程（Ｓ２７０）と、を含んでなる。
【００２３】
先ず、ウェーハソーイング 工程（Ｓ２００）は、ウェーハ上の多数のチップを分離するためにダイアモンドソーを用いてウェーハを切断する工程であり、部品表面実装（Ｓ２１０）工程は、基板、すなわち、プリント回路基板１５の表面に実装可能な表面実装部品（ＳＭＣ：surface mounted components）を電子回路に直接的に取り付ける工程であり、ダイボンディング工程（Ｓ２２０）は、前記チップ１４をプリント回路基板１５に貼り付ける工程である。また、ワイヤーボンディング工程（Ｓ２３０）は、チップ１４上のボンディングパッドとリードフレームを金またはアルミニウムワイヤー１６により貼り合わせる工程であり、モールディング工程（Ｓ２４０）は、合成樹脂によりチップ１４と金またはアルミニウムワイヤー１６を封止する工程である。
【００２４】
次に、第１のシンギュレーション工程（Ｓ２５０）において、各半導体モジュールパッケージ１０をハーフカットする。前記第１のシンギュレーション工程（Ｓ２５０）は、一つのストリップに多数の半導体モジュールパッケージ１０が製造されるため、各半導体モジュールパッケージ１０の側面に電磁波遮蔽膜１１をコーティングする目的でモールド１３の側面を露出するために行われる。
【００２５】
図３は、第１のシンギュレーション工程（Ｓ２５０）とスパッタリング工程（Ｓ２６０）及び第２のシンギュレーション工程（Ｓ２７０）を行う過程を示すものである。先ず、図３Ａに示すように、第１のシンギュレーション工程（Ｓ２５０）において、ＳＩＰモジュールパッケージ１０のモールド１３部分をハーフカットする。これにより、各モールド１３間の空間が窪んでモールド１３の側面が露出される。次いで、図３Ｂに示すように、前記モールド１３上に電磁波遮蔽膜１１をコーティングするスパッタリング工程（Ｓ２６０）工程を行った後、図３Ｃに示すように、第２のシンギュレーション工程（Ｓ２７０）において、基板、すなわち、プリント回路基板１５をフルカットして各ＳＩＰモジュールパッケージ１０を一つずつ分離させる。
【００２６】
一方、本発明においては、先ず、第２のシンギュレーション工程（Ｓ２７０）を行った後にスパッタリング工程（Ｓ２７０）を行ってもよい。また、第２のシンギュレーション工程（Ｓ２７０）後には、例えば、レーザーを用いて前記モジュールパッケージ１０の表面に所要の文字を表示するマーキング工程（図示せず）を行ってもよい。
【００２７】
以下、本発明の特徴であるスパッタリング工程（Ｓ２６０）を詳述する。
【００２８】
第１のシンギュレーション工程（Ｓ２５０）においてハーフカットされた半導体モジュールパッケージ１０とターゲット金属をスパッタリングチャンバーに取り付け、コーティングが不要なＰＣＢ１５の裏面を遮断した後、プラズマガスをスパッタリングチャンバーに所定の圧力にて充填し、次いで、電源を供給して半導体モジュールパッケージ１０の露出された表面にターゲット金属を蒸着させる。
【００２９】
前記スパッタリング工程（Ｓ２６０）は、マグネトロンスパッタリングシステムを用いて行ってもよく、図３Ｄに示すコースパッタリング装置を用いて行ってもよい。このとき、スパッタリングチャンバーの真空度は２．０〜３．０×１０−３Ｔｏｒｒ、好ましくは、２．５×１０−３Ｔｏｒｒであり、反応ガスとしては９９．９９％のアルゴン（Ａｒ）を使用することができ、前記反応ガスの量は１００〜１５０ｓｃｃｍ、好ましくは、１２５ｓｃｃｍである。
【００３０】
前記ターゲット金属としてはニッケルと銀の合金を使用するが、その組成比がニッケル１０〜９０重量％と銀１０〜９０重量％からなる合金を使用したり、ニッケル１０〜９０重量％と銅１０〜９０重量％からなる合金を使用することができる。前記ターゲット金属におけるニッケルの含量が１０重量％未満であるか、逆に、９０重量％以上であれば、電磁波遮蔽効果が減少するという不都合がある。
【００３１】
そして、前記スパッタリング工程（Ｓ２７０）は２０分〜３０分間行うことが好ましい。
【００３２】
図４は、ニッケル１０重量％と銀９０重量％からなるターゲット物質を用いて上記の条件下においてそれぞれ２０分、２５分、３０分間スパッタリングコーティングを行った後のＥＭＩテスト結果を示すグラフである。
【００３３】
図４のグラフにおいて、Ｃｅｌｌ＃１は２０分間スパッタリングを行った場合、Ｃｅｌｌ＃２は２５分間スパッタリングを行った場合、Ｃｅｌｌ＃３は３０分間スパッタリングを行った場合、No-shieldは電磁波遮蔽膜１１を成膜しなかった場合を示す。ここで、２０分〜３０分間スパッタリングを行う場合、４０００〜８０００Åの厚さの電磁波遮蔽膜１１がコーティングされることが分かる。
【００３４】
前記図４のグラフに示すように、本発明により電磁波遮蔽膜１１をコーティングした場合、電磁波遮蔽膜１１をコーティングしない場合よりもＥＭＩが顕著に低減されていることが分かる。特に、移動通信に汎用される周波数帯域である８００ＭＨｚ〜２ＧＨｚ帯域において、未スパッタリングの場合に比べて４０〜６０ｄＢのＥＭＩが低減されていることが分かる。
【００３５】
特に、Ｃｅｌｌ＃１〜Ｃｅｌｌ＃３のうち、スパッタリング時間が２５分である場合に最もＥＭＩの低減効果が高いことが分かり、このとき、電磁波遮蔽膜１１の厚さは略７０００〜８０００Åであった。
【００３６】
一方、スパッタリング工程後、単一層に成膜した電磁波遮蔽膜１１の密着力を試験した結果、優れた密着力を示していた。
【００３７】
他方、本発明の他の実施形態として、図５は、電磁波遮蔽機能を有するパンチＱＦＮパッケージの平面図であり、図６は、前記パンチＱＦＮパッケージの側面図であり、図７は、前記パンチＱＦＮパッケージの製造工程図である。
【００３８】
前記パンチＱＦＮパッケージ２０は、図１に示すＳＩＰ半導体モジュールパッケージ１０と同様に、モールド２３の表面に電磁波遮蔽のための電磁波遮蔽膜２１が成膜されている。
【００３９】
前記ＱＦＮパッケージ２０を製作する工程は、ウェーハソーイング工程（Ｓ８００）と、部品表面実装工程（Ｓ８１０）と、ダイボンディング工程（Ｓ８２０）と、ワイヤーボンディング工程（Ｓ８３０）と、モールディング工程（Ｓ８４０）と、マスキング工程（Ｓ８５０）と、スパッタリング工程（Ｓ８６０）と、シンギュレーション工程（Ｓ８７０）と、を含む。
【００４０】
前記パンチＱＦＮパッケージ２０の製造工程においては、ＳＩＰモジュールパッケージ１０におけるハーフカット工程、すなわち、第１のシンギュレーション工程（Ｓ２６０）は省略されている。そして、最初の４工程、すなわち、ウェーハソーイング工程（Ｓ８００）、部品表面実装工程（Ｓ８１０）、ダイボンディング工程（Ｓ８２０）、ワイヤーボンディング工程（Ｓ８３０）及びモールディング工程（Ｓ８４０）と、最後の２工程、すなわち、スパッタリング工程（Ｓ８６０）とシンギュレーション工程（Ｓ８７０）は上述したＳＩＰモジュールパッケージ１０の製造工程と同様であるため、繰り返される説明は省略する。
【００４１】
前記パンチＱＦＮパッケージ２０の場合にも、ＳＩＰモジュールパッケージ１０と同様に、スパッタリングチャンバーに収容されて上述したスパッタリング方法により電磁波遮蔽膜２１がモールド２３の露出された表面にコーティングされる。但し、スパッタリング工程（Ｓ８６０）はシンギュレーション工程（Ｓ８７０）前に行われてもよく、シンギュレーション工程（Ｓ８７０）後に行われてもよい。
【００４２】
このようにして電磁波遮蔽膜２１をコーティングするとき、パンチＱＦＮパッケージ２０の場合にリード２９が外部に露出されているため、リード２９には電磁波遮蔽膜２１をコーティングせず、接地端子２９Ｅにのみ電磁波遮蔽膜２１をコーティングする必要がある。このために、本発明の特徴であるマスキング工程（Ｓ８５０）においては、図８に示すマスキング用の冶具５０を用いて他の端子、すなわち、リード２９を覆い被せることにより、これらの部位には電磁波遮蔽膜２１が成膜されないようにしている。
【００４３】
前記マスキング工程（Ｓ８６０）に用いられる冶具５０は、図８に示すように、平板状の構造であり、パンチＱＦＮパッケージ２０の形状に対応する多数の冶具孔５１が等間隔にて並設されている。このため、前記冶具孔５１にはそれぞれパンチＱＦＮパッケージ２０が一つずつ嵌入されてモールド２３の上面は前記冶具孔５１の上に露出され、前記パンチＱＦＮパッケージ２０の側面は冶具孔５１の端面に当接する。
【００４４】
このとき、前記冶具孔５１の端面には、図９に示すように、各パンチＱＦＮパッケージ２０の接地部２８に対応する個所に扇状のコーティング溝５３が凹設されている。このため、前記コーティング溝５３によりパンチＱＦＮパッケージ２０の側面の接地部２８と接地端子２９Ｅにも電磁波遮蔽膜２１がコーティングされる。
【００４５】
そして、前記冶具孔５１の端面はパンチＱＦＮパッケージ２０を挿抜し易くするために、上に進むにつれて広くなる上広下狭の構造に形成されることが好ましい。
【００４６】
本発明において、前記接地部２８の形状はパンチＱＦＮパッケージ２０の種類によって異なるため、接地部２８の位置と形状によってコーティング溝５３の形状を異ならせることができる。
【００４７】
図１０は、本発明に従い製造されたパンチＱＦＮパッケージ２０の実物写真であり、図１１は、前記図１０に示す接地部２８の拡大写真である。前記図１０及び図１１に示すように、本発明に従い製造されたパンチＱＦＮパッケージ２０は、モールド２３の上面と、側面中の接地端子２９Ｅにつながる接地部２８にのみ電磁波遮蔽膜２１がコーティングされている。
【００４８】
このように、本発明によれば、ＳＩＰモジュールパッケージ１０やパンチＱＦＮパッケージ２０などの半導体パッケージのモールド１３、２３の表面に、スパッタリング方法を用いて、ニッケルと銀またはニッケルと銅合金からなる電磁波遮蔽膜１１、２１をコーティングして成膜することにより、半導体パッケージにおいて発生する電磁波の流入を遮断することができる。このため、半導体パッケージから放出される電磁波を遮蔽することができるため、半導体パッケージから放出される電磁波に他の機器や素子の作動が影響されて誤りが発生することを防止することができる。
【００４９】
このように、本発明は、その構造的な特徴に起因して従来のめっき方法によっては電磁波遮蔽膜を成膜することが困難であったパンチＱＦＮパッケージの場合であっても、スパッタリング方法を用いて電磁波遮蔽膜をコーティングすることが可能であることから、種々の半導体パッケージに電磁波遮蔽膜を成膜することができる。
【００５０】
一方、上述した実施形態においては、モジュールパッケージ１０及びパンチＱＦＮパッケージ２０について説明しているが、他の種類のパッケージにも上述したスパッタリングを用いた電磁波遮蔽膜コーティング方法を適用することが可能であることはいうまでもない。
【符号の説明】
【００５１】
１０  モジュールパッケージ
１１  電磁波遮蔽膜
１３  モールド
１４  チップ
１５  プリント回路基板
２０  ＱＦＮパッケージ
２１  電磁波遮蔽膜
２８  接地部
２９  リード
２９Ｅ  接地端子
５０  冶具
５１  冶具孔
５３  コーティング溝
【図１】
0004833319.tif 000002
【図２】
0004833319.tif 000003
【図３Ａ】
0004833319.tif 000004
【図３Ｂ】
0004833319.tif 000005
【図３Ｃ】
0004833319.tif 000006
【図３Ｄ】
0004833319.tif 000007
【図５】
0004833319.tif 000008
【図６】
0004833319.tif 000009
【図７】
0004833319.tif 000010
【図４】
0004833319.tif 000011
【図８】
0004833319.tif 000012
【図９】
0004833319.tif 000013
【図１０】
0004833319.tif 000014
【図１１】
0004833319.tif 000015