(57)【特許請求の範囲】
【請求項１】
ラジオ・データ・システムにおけるＦＭ受信機の同一プログラム放送局の代替周波数への自動切替時の同期方法であって、
現に受信しているチューニングネットワーク局のプログラム識別コードまたはエンハンスト・アザー・ネットワーク局のプログラム識別コードからチェックワード＋オフセットワードのデータを生成してこれを前記プログラム識別コードの後につなげて成る全２６ビットのデータ配列若しくは受信している放送局からのラジオ・データ・システムのＡブロックの全２６ビットのデータ配列をチェック用データとしてメモリ装置に記録するステップと、
ラジオ・データ・システムの非同期状態で受信される受信データを順次メモリ装置に記録するステップと、
前記メモリ装置に記録されたチェック用データと前記受信データの２６ビット分の配列を１ビットづつずらしながら前記メモリ装置から読み出して逐次比較して一致しているか否かを判定するステップと、
一致した場合には当該２６ビットのデータ配列をＡブロックとして同期成立させるステップと、
を備えることを特徴とするラジオ・データ・システムの同期方法。
【請求項２】
ラジオ・データ・システムにおけるＦＭ受信機の同一プログラム放送局の代替周波数への自動切替時の同期方法であって、
現に受信しているチューニングネットワーク局のプログラム識別コードまたはエンハンスト・アザー・ネットワーク局のプログラム識別コードからチェックワード＋オフセットワードのデータを生成してこれを前記プログラム識別コードの後につなげて成る全２６ビットのデータ配列若しくは受信している放送局からのラジオ・データ・システムのＡブロックの全２６ビットのデータ配列をチェック用データとしてメモリ装置に記録するステップと、
ラジオ・データ・システムの非同期状態で受信される受信データを順次メモリ装置に記録するステップと、
前記メモリ装置に記録されたチェック用データと前記受信データの２６ビット分の配列を１ビットづつずらしながら前記メモリ装置から読み出し、チェック用データのデータ配列と読み出された受信データのデータ配列をビット毎に排他的論理和をとり、その結果全ビットの中で１が立つエラービット数を算出し、エラービット数が所定数以下か否かを判定するステップと、
エラービット数が所定数以下の場合には当該２６ビットのデータ配列をＡブロックとして同期成立させるステップと、
を備えることを特徴とするラジオ・データ・システムの同期方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ラジオ・データ・システム（以下、ＲＤＳとも略称する。）における同期方法に関するものである。
【０００２】
【従来の技術】
ラジオ・データ・システム（ＲＤＳ）はヨーロッパ電気技術標準化委員会（ＣＥＮＥＬＥＣ）が定めた規格に基づくステレオ放送またはモノラル放送を搬送する８７．６ＭＨｚ〜１０７．９ＭＨｚの範囲でのＶＨＦ／ＦＭ音声放送送信機に適用するために意図されたものである。
【０００３】
上記ＲＤＳでは、図５のデータ配列構造図に示されるように、副搬送波にて各ブロックが２６ビットからなるＡ、Ｂ、Ｃ（またはＣ′）、Ｄの４ブロックを１グループとしてＡ、Ｂ、Ｃ（Ｃ′）、Ｄ、Ａ、Ｂ、Ｃ（Ｃ′）、Ｄ、Ａ・・というように順次送信されている。各ブロックは前の１６ビットがデータ、後の１０ビットがエラー訂正用のチェックワード＋位置情報のオフセットワードの配列となっている。
【０００４】
ＲＤＳで同期を取るには、受信データからオフセットワードを算出し、予めメモリ装置に記録したオフセットワード（Ａ、Ｂ、Ｃ（Ｃ′）、Ｄ）と比較してブロックを判別するとともにブロックの順番を検出して同期を確認するのが通常の方法であり、従来の同期判定方法では、最低でも連続する２ブロック分のオフセットワードの完全一致の確認が必要と考えられている。
【０００５】
上記連続する２ブロック分のオフセットワードの完全一致の確認の必要性を詳述すると、ランダムなデータから２６ビットのデータを抽出してオフセットワードが検出できる確率は、１／２０４．８である。即ち、１６ビットのデータ×オフセットワード５通り（Ａ，Ｂ，Ｃ，Ｃ′，Ｄ）であるので、ＲＤＳの有効なデータの数は２１６×５通りである。それに対して２６ビットで表現できる数は、２２６通りであるので、オフセットワードを検出する確率は、２１６×５／２２６＝５／２１０＝１／２０４．８となる。
【０００６】
つまり２０５ビットに一度はオフセットワードが検出できる計算になる。これは相当に高い確率である。そこで、従来の同期判定方法では、オフセットワードが検出できたところから更に２６ビットを受信し、オフセットワードを抽出する。そこでオフセットワードが連続で（ＡからＢ、ＢからＣ（Ｃ′）、Ｃ（Ｃ′）からＤ、ＤからＡ）受信できた場合に同期がとれたと判断するように構成している。このときの同期がとれる確率は、オフセットワードが連続という条件なので、（２１６×５／２２６）×（２１６／２２６）＝５／２２０＝１／２０９７１５．２となり、約２０万ビットに一回の確率で同期がとれたと判断してしまうことになる。従来の同期方法では、上記連続する２ブロック分のオフセットワードの一致を確認する方法で概ね正しい同期が取れると考えている訳である。
【０００７】
従来の同期方法では、１ブロックの時間が２２ｍｓなので最低でも約４４ｍｓの時間が同期を取る（同期成立と判断する）に必要となる。例えば、受信データで初めにＢブロックのチェックワード＋オフセットワードが一致したならば、続いてＣブロックのチェックワード＋オフセットワードが一致することを確認した段階で同期成立と判断するのである。
【０００８】
なお、実際にミュートを解除して受信を開始するためには、同期が取れた後に更に同期を取っているＡＦ局（代替周波数の放送局）のＡブロックの始めの１６ビットのＰＩコード（プログラム識別コード）の確認が必要不可欠である。したがって、実際上は４４ｍｓで受信開始となる確率は高くなく、むしろエラーデータのある受信状態が日常であって、一度目のオフセットワード検出が間違ったところで検出された場合、同期が取れていないと判断するまでの間に受信したデータが無駄になってしまうことがある。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の同期方法では、最短でも２ブロック分の時間約４４ｍｓが必要となるので、放送局が切り替わる度に空白の時間（ミュート）が生じることになる。そして同期成立の条件として２ブロックがエラーなしで連続して取れる必要があるので、４４ｍｓで同期が取れる確率は非常に低く、通常は同期成立までの時間は長くなるのが現実である。
【００１０】
上記同期を取っている間のミュートの存在は音切れとなってＦＭ放送を聴く者にとって無視し得ない違和感を感じるので、可及的に違和感の少ないレベルに短くすることが望まれる。
【００１１】
本発明は上記従来のＲＤＳの同期方法の同期成立判定に要する時間に鑑みてなされたものであり、ＲＤＳにおけるより高速な同期成立の可能性を有する同期方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、上記課題を解決するために、
（１）  ラジオ・データ・システム（ＲＤＳ）におけるＦＭ受信機の同一プログラム放送局の代替周波数（ＡＦ）への自動切替時の同期方法であって、
現に受信しているチューニングネットワーク局のプログラム識別コード（ＰＩコード）またはエンハンスト・アザー・ネットワーク局（ＥＯＮ局）のプログラム識別コードからチェックワード＋オフセットワードのデータを生成してこれを前記プログラム識別コードの後につなげて成る全２６ビットのデータ配列若しくは受信している放送局からのラジオ・データ・システムのＡブロックの全２６ビットのデータ配列をチェック用データＲＤとしてメモリ装置に記録するステップ（Ｓ１）と、
ラジオ・データ・システムの非同期状態で受信される受信データＤＤを順次メモリ装置に記録するステップ（Ｓ２）と、
前記メモリ装置に記録されたチェック用データＲＤと前記受信データＤＤの２６ビット分の配列を１ビットづつずらしながら前記メモリ装置から読み出して逐次比較して一致しているか否かを判定するステップ（Ｓ３）と、
一致した場合には当該２６ビットのデータ配列をＡブロックとして同期成立させるステップ（Ｓ４）と、
を備えることを特徴とするラジオ・データ・システムの同期方法を提供する。
（２）  また、ラジオ・データ・システムにおけるＦＭ受信機の同一プログラム放送局の代替周波数への自動切替時の同期方法であって、
現に受信しているチューニングネットワーク局のプログラム識別コードまたはエンハンスト・アザー・ネットワーク局のプログラム識別コードからチェックワード＋オフセットワードのデータを生成してこれを前記プログラム識別コードの後につなげて成る全２６ビットのデータ配列若しくは受信している放送局からのラジオ・データ・システムのＡブロックの全２６ビットのデータ配列をチェック用データとしてメモリ装置に記録するステップ（Ｓ１）と、
ラジオ・データ・システムの非同期状態で受信される受信データを順次メモリ装置に記録するステップ（Ｓ２）と、
前記メモリ装置に記録されたチェック用データと前記受信データの２６ビット分の配列を１ビットづつずらしながら前記メモリ装置から読み出し、チェック用データのデータ配列と読み出された受信データのデータ配列をビット毎に排他的論理和をとり、その結果全ビットの中で１が立つエラービット数を算出し、エラービット数が所定数以下か否かを判定するステップ（Ｓ３）と、
エラービット数が所定数以下の場合には当該２６ビットのデータ配列をＡブロックとして同期成立させるステップ（Ｓ４）と、
を備えることを特徴とするラジオ・データ・システムの同期方法を提供する。
【００１３】
上記（１）の同期方法は、ＲＤＳにおけるＡＦ時（代替周波数への切替時）には、通常Ａブロックで送信されてくるはずのＰＩコードとチェックワード＋オフセットワードの全２６ビットのデータ配列が予め判るので、この２６ビットの全配列を受信データがＡブロックであると判定するためのチェック用データＲＤとして利用する点に創意工夫があり、２６ビットの配列の完全一致はランダムなデータが送信されている状態で一致する可能性は確率的にゼロに近く誤認識の恐れは無いという考えに基づく。
【００１４】
また、上記（２）の同期方法は、上記（１）の同期方法が２６ビットの完全一致を同期成立の条件としていることから、仮に１ビットのみが違っていた場合でも不一致と判定することになり、受信されるべきＡブロックであっても何らかの理由（ノイズその他の要因）で１〜３ビットのみが異なって受信・読み出された場合に同期が不成立となって無駄に同期のための時間を費やすことを防止し、受信されるべきＡブロックの正しいチェック用データＲＤに対して僅かにエラービットが生じた場合には、同期成立と判定して高速な同期の可能性を持たせるものである。これは受信データＤＤの中で２６ビット中の１ビット〜３ビットのみが送信されてくるはずのＡブロックのチェック用データＲＤと違う場合には、これはＡブロックである可能性が高く、そうでない確率は非常に低いという想定に基づく。
【００１５】
【発明の実施の形態】
本発明に係るＲＤＳにおける同期方法の実施の形態について図面を基に詳述する。なお、本同期方法は図３に示されるようなブロック回路構成の従来のＲＤＳ受信機１０におけるチューナ回路５からの検波出力をＲＤＳデモジュレータ２に入力し、このＲＤＳデモジュレータ２より出力されるＲＤＳ−ＤＡＴＡをマイクロプロセッサ１にて演算処理され、外付けメモリ装置（図示略）またはマイクロプロセッサ１に内蔵のメモリ装置３へのデータ格納／読出、比較処理を行うことによって実現される。以下では同期判定の手順について詳述する。
【００１６】
図１は本発明に係る第１の同期方法を説明するためのフロー図である。図２は本発明に係る第２の同期方法を説明するためのフロー図である。図４は従来の同期方法と本発明の同期方法を組み合わせた同期処理の手順を示すフロー図である。
【００１７】
本発明の同期方法の要諦は、Ａブロックの始めの１６ビットには他のブロックの不定なデータと異なり、ＰＩコードが入っているので、それによって計算される１０ビットのチェックワード＋オフセットワードを含め、ＡＦ時（オルタネート・フリークエンシーの略で代替周波数切替時の意味）には同期を取る前からＡブロックについては同期成立の正しい２６ビット全てが予め判っている点に着目し、受信データからＡブロックの同期が取れた場合にＡブロックのみの判定で同期成立と見做すことによって同期成立までの時間短縮の効果を得ることにある。
【００１８】
即ち、ＡＦ時は同一ＰＩコードの周波数に切り替わる、又は切り替わるべきＰＩコードが分かっているので、目的のＰＩコード＋チェックワード＋オフセットワードをチェック用データとしてのＡブロックのパターンとして認識し、これを受信データと逐次比較することで高速に同期を取るのである。初めにＡブロックが受信されれば最短で約２２ｍｓで同期成立となる。
【００１９】
図１において、本発明の同期方法は、現に受信しているチューニングネットワーク局のプログラム識別コード（ＰＩコード）またはエンハンスト・アザー・ネットワーク局（ＥＯＮ局）のプログラム識別コードからチェックワード＋オフセットワードのデータを生成してこれを前記プログラム識別コードの後につなげて成る全２６ビットのデータ配列若しくは受信している放送局からのラジオ・データ・システムのＡブロックの全２６ビットのデータ配列をチェック用データＲＤとして前記メモリ装置３に記録するステップ（Ｓ１）と、ＲＤＳの非同期状態で受信される受信データを順次メモリ装置３に記録するステップ（Ｓ２）と、前記メモリ装置３に記録されたチェック用データＲＤと前記受信データＤＤの２６ビット分の配列を１ビットづつずらしながら前記メモリ装置３から読み出して逐次比較して一致しているか否かを判定するステップ（Ｓ３）と、一致した場合には当該２６ビットのデータ配列をＡブロックとして同期成立させるステップ（Ｓ４）と、を備えており、最初の受信データの２６ビットがＡブロックである最短の場合は約２２ｍｓで同期成立に至る。なお、本同期方法では同時にＰＩコードの一致も識別されているので、同期成立すれば直ちにミュートを解除して受信状態に移れることになる。
【００２０】
ステップＳ１では、図５においてＰＩコードは全てのグループの１ブロック目（Ａブロック）に送信されてくることを利用している。即ち、現在のＴＮ（Tuning Network）局のＰＩコード又はＥＯＮ局のＰＩコードから、チェックワード＋オフセットワードを生成し、ＰＩコードの後ろにつなげる。または、現在受信している放送局のＡブロックのデータをメモリ装置３（ＳＲＡＭやフラッシュＥＰＲＯＭ等）にチェック用データＲＤとして記録しておく。この処理により通常１グループ目に送信されてくるはずのＡブロックのデータと同一な２６ビットのチェック用データＲＤが用意される。
【００２１】
次に、ステップＳ２でＲＤＳの非同期状態で同一プログラム放送局の代替周波数の受信データＤＤを記録し、ステップＳ１で生成して記録された前記チェック用データＲＤと１ビット受信する毎に比較し（ステップＳ３）、２６ビットが完全に一致した場合、ＰＩコードが一致するエラー無しのＡブロックであると判断されるので、その時点で同期が取れた（同期成立）と判定する（ステップＳ４）。
【００２２】
つまり、エラーの無い状態でデータを受信した場合、最短で１ブロック２６ビットの受信（Ａブロックの受信のみ）で同期が確認できることになる。ランダムなデータが送られている状態で完全一致する確率は１／２２６＝１／６７１０８８６４の確率となり誤検出の恐れは殆ど無いのである。
【００２３】
仮に、最初に比較する受信データのブロックがＡブロックでなく、ＢブロックやＣブロックである場合はそのまま通常の同期判定処理が行われる（図４における本発明の同期判定処理１１（一点鎖線の枠内部分）と従来の同期判定処理（一点鎖線の枠以外の部分）を参照）。
【００２４】
具体例で示すと、ＡブロックにおけるＰＩコードを含む始めの１６ビットの配列がＣ２０２（１１００００１０００００００１０）の場合のチェックワード＋オフセットワード（１０ビット）は、所定の計算処理により０Ａ６（００１０１００１１０）となるから、１１００００１０００００００１０００１０１００１１０をメモリ装置３に記録しておく。この２６ビットの配列をチェック用データＲＤＡとする。
【００２５】
次に、１１０１０１１００００１０００００００１０００１０１００１１０００１０１０１０・・・というような受信データが送信されてきた場合、１ビット受信する毎に２６ビットからなる比較対象のデータを順次ずらしていき、前記チェック用データＲＤＡとの比較を逐次行う。
【００２６】
即ち、比較１番目は、初めの受信データＤＤ＝１１０１０１１００００１０００００００１０００１０１と、メモリの記録チェック用データＲＤＡの１１００００１０００００００１０００１０１００１１０とを比較し、これは異なるので未だ同期していないと判断される。
【００２７】
比較２番目は、１ビットずらした受信データＤＤ＝１０１０１１００００１０００００００１０００１０１０と、チェック用データＲＤＡを比較して同じく未同期。
【００２８】
比較３番目は、さらに１ビットずらした受信データＤＤ＝０１０１１００００１０００００００１０００１０１０１と、チェック用データＲＤＡを比較して同じく未同期。
【００２９】
比較６番目は、受信データ＝１１００００１０００００００１０００１０１０１１０１と、チェック用データＲＤＡを比較して一致するので、この時点でＰＩコード確認と受信データの同期が取れたと判断し（同期成立）、通常の同期判定処理を飛ばして次の処理（ミュートを解除して受信状態に遷移）を行う。
【００３０】
ところで、上記同期方法では、Ａブロックの２６ビットの完全一致がなければ同期成立しない構成であるが、ＡＦ時にＡＦ局のＡブロックのデータが受信データＤＤとして受信されても、Ａブロックの２６ビットの内、１〜３ビットのエラーが含まれる場合も少なからずあり（余程電界強度が高く受信状態が良くない限り僅かのノイズを拾ってしまう）、この場合に同期成立と判定しないのでは、せっかく正しいＡブロックを受信したときであっても同期不成立となって通常の同期方法または更に１グループ後のＡブロックの受信まで待たなければならなくなって同期に要する時間が徒に長くなってしまう。
【００３１】
そこで、本発明に係る第２の同期方法として、Ａブロック中の僅かのビットエラーでは同期不成立とは判断しないで一致と判定する方法をとることで高速化を実現することができる。
【００３２】
その実現手段としては例えば、図２の同期処理を示すフロー図に示されるように、前述の同期方法のチェック用データＲＤと受信データＤＤの一致しているか否かを判定するステップＳ３に代えて、チェック用データＲＤのデータ配列と受信データＤＤのデータ配列をビット毎に排他的論理和（ＥＸＯＲ）をとり、その結果全２６ビットの中で１が立つエラービット数Ｎを算出し、エラービット数Ｎが所定数以下の場合（例えば図２ではＮ≦３としている。）は、同期成立と判定することで実現できる。
【００３３】
本同期方法は、エラービット数ＮがＮ≦１の条件では、全２６ビットの中で１ビットのみがエラーの場合を完全一致の場合と同様に同期成立と判断するものであり、間違って同期成立と判断する確率は、１／２２５＝１／３３５５４４３２となる。仮に２ビットがエラーの場合も同期成立と見做すようにすること（Ｎ≦２）も同期の確実性を多少落とすことを容認すれば可能である。この場合は間違って同期成立と判断する確率は、１／２２４＝１／１６７７７２１６となり、誤判断の可能性は非常に低い。同様にＮ≦３とすると、間違って同期成立と判断する確率は、１／２２３＝１／８３８８６０８となり、これでも十分に同期成立と見做してよいレベルである。
【００３４】
しかしながら、許容するエラービット数Ｎを増やしていくと、同期を取り易く（エラーに強く）なるが、間違って同期成立と判断してしまう確率は倍増してくる。この意味で上記許容されるエラービット数Ｎは１〜３辺りが妥当ということになる。
【００３５】
なお、本発明に係るＲＤＳの同期方法はＡＦ時に正しいＡＦ局と同期を取る場合には有効に機能して殆どの場合に従来の同期方法よりも速く同期成立と判定されてミュートが解除されて受信状態となるが、図４に示される同期判定処理のフローのように既述の従来の同期方法と併用して実施されることが望ましい。蓋し、ＡＦリスト中の周波数と同じ周波数であってもＰＩコードの異なる違うプログラムの放送局が存在することも有り得るので、ＡＦ時にＰＩコードの異なる局の同期を取りに行って、同期が成立しない場合に本発明の同期方法ではミュートの制限時間一杯まで同期判定を行い続けることになって、ミュート状態から元の受信状態への復帰が遅くなるのであり、従来の同期方法によるＡブロックのＰＩコードの判定を行ってその時点でＡＦ局でない（ＰＩコードが不一致である。）ことを検知して同期不可として復帰させることが必要であるからである。
【００３６】
【発明の効果】
本発明に係るＲＤＳの同期方法は上記のように構成されているため、以下に記載するような効果を有する。
【００３７】
（１）受信状態が良好な状態下で、ＡＦ時に非同期状態での受信データと予め判っているＡＦ局のＡブロックのデータとの比較一致を確認するだけで以後の同期を取る処理を省くことができるため、高速に同期判断が可能である。
【００３８】
（２）受信データと予め判っているＡＦ局のＡブロックのデータとの比較において、数ビットのみエラービットが含まれている場合でも、同期成立と判定するので、同期を高速に成立させることができる。
【００３９】
【図面の簡単な説明】
【図１】本発明に係る第１の同期方法を説明するためのフロー図である。
【図２】本発明に係る第２の同期方法を説明するためのフロー図である。
【図３】ＲＤＳ受信機のブロック回路図例である。
【図４】本発明に係る同期方法と従来の同期方法を組み合わせた同期判定処理のフロー図である。
【図５】ＲＤＳのデータ配列構造を示す図である。
【符号の説明】
１    マイクロプロセッサ
２    ＲＤＳデモジュレータ
３    メモリ装置
５    チューナ回路
１０    ＲＤＳ受信機
１１    本発明の同期判定処理
ＲＤ    チェック用データ
ＤＤ    受信データ
Ｎ    エラービット数
【図１】
0004756778.tif 000002
【図２】
0004756778.tif 000003
【図３】
0004756778.tif 000004
【図４】
0004756778.tif 000005
【図５】
0004756778.tif 000006