(57)【特許請求の範囲】
【請求項１】
入力信号に対して並列接続された複数のコンダクタ増幅器と、
前記複数のコンダクタ増幅器に各々接続された複数の指数乗算器と、
前記複数の指数乗算器の乗算係数を外部からの制御信号に応じて変化させる制御部と、
前記複数の指数乗算器の電流出力を集約し電圧に変換する電流−電圧変換回路とを具備してなり、
前記複数のコンダクタ増幅器の数をｎとした場合に、前記複数のコンダクタ増幅器の各
コンダクタンスの増幅比が1、2、22、・・・、2n-1であり、
前記複数の指数乗算器それぞれに対して前記制御信号に応じて異なるタイミングで前記乗算係数を与えることにより、前記複数の指数乗算器の出力電流の利得の変化が前記制御信号に対して連続かつ対数線形となることを特徴とする可変利得増幅器。
【請求項２】
請求項１において、
前記制御部の出力信号を外部制御信号と複数の参照電位との比較により生成することを特徴とする可変利得増幅器。
【請求項３】
請求項２において、
前記複数の参照電位を電流源と複数の直列抵抗を用いて生成することを特徴とする可変利得増幅器。
【請求項４】
請求項３において、
前記複数の直列抵抗に対し、前記可変利得増幅器の増幅率と外部制御電圧とが対数線形
となるよう、抵抗値に対して重み付けされていることを特徴とする可変利得増幅器。
【請求項５】
請求項１において、
前記電流−電圧変換回路は、変換用の抵抗とレベル調整用電流源の能動負荷とを含んで
構成されていることを特徴とする可変利得増幅器。
【請求項６】
請求項５において、
前記変換用の抵抗が対接地に折り返されていることを特徴とする可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変利得増幅器に関し、特に超音波診断装置用プリアンプの利得可変に使用する場合に好適な可変利得増幅器に関する。
【背景技術】
【０００２】
特許文献１は、MOSを用いた可変利得増幅器について記載された文献である。図８（文献図１）に示したような個別設定された相互コンダクタンスのOn／Offをプログラマブルに組み合わせる事で所定の利得を実現する可変利得増幅器の例が記載されている。
【０００３】
非特許文献１は、超音波診断装置に適した可変利得増幅器について記載された文献である。特に図９（文献図60）に示したような、R−２Ｒ抵抗ラダーとインタ−ポレーションタップ制御を組み合わせた減衰器及と後段増幅器の構成で、制御電圧に対する対数線形増幅特性を持たせた可変利得増幅器の例が記載されている。
【０００４】
非特許文献2は、超音波診断装置に適した可変利得増幅器について記載された文献である。特に図１０（文献図12）に示したような、抵抗とMOSFETを並列に接続しそのOn／Offの組み合わせで分圧比を可変させる減衰器と後段増幅器の構成で、制御電圧に対する対数線形増幅特性を持たせた可変利得増幅器の例が記載されている。
【０００５】
【特許文献１】特開平１１−１７７３５７号公報
【０００６】
【非特許文献１】アナログ・デバイセズ（Analog Devices）社データシートAD8332
【非特許文献２】テキサス・インスツルメンツ（Texas Instruments）社データシートVCA2616
【発明の開示】
【発明が解決しようとする課題】
【０００７】
超音波診断システムは、測定対象に対して超音波を投射し、その反射波の挙動を観測するシステムである。一般的に、反射波の信号電力は反射位置（対象表面からの深度）に応じて指数関数的に（対数表示した場合は線形に）減衰するため、受信端で受ける反射波の信号電力も時間経過とともに指数関数的に減衰する。超音波診断システムにおける可変利得増幅器は、時間経過、即ち反射位置に応じて増幅器の利得を連続的に変化させることで、反射位置に関係なく所望のレベルまで入力信号電力、即ち受信信号を増幅させる目的で使用される。このような用途では、可変利得増幅器に対して、低雑音、制御電圧に対する増幅利得の連続性及び対数線形性等の特性が重要となる。
【０００８】
本発明者等は本願に先立って、可変利得増幅器について検討を行った。可変利得増幅機能を個別設定された複数相互コンダクタンス増幅器の組み合わせで実現する特許文献１の回路については図８に示される。しかし、この回路は制御電圧に対する各相互コンダクタンス増幅器の組み合わせ、即ち可変利得増幅器の設定が離散的であり、制御電圧に対する可変利得の連続性は考慮されていない。また、離散間隔が無視できるレベルまで、増幅器のタップ数を増やすことは回路規模の面から現実的ではない。
【０００９】
可変利得増幅機能を制御電圧に応じて連続かつ対数線形に変化させる増幅器として、減衰器と後段増幅器の構成を持つ非特許文献１及び非特許文献２の回路がある。同回路は図９及び図１０に示されている。しかし、これらの回路は、減衰器＋後段増幅器の構成を持つため、減衰器の負荷が増幅器の入力に直列に挿入されることによる雑音の増加が考慮されていない。
【００１０】
本発明の目的は、制御電圧に対する利得の変化が連続かつ対数線形であると同時に、雑音増加要因となる減衰器を使用しない可変利得増幅器を提供する事にある。
【課題を解決するための手段】
【００１１】
本発明の代表的なものの一例を示せば以下の通りである。即ち、入力信号に対して並列接続された複数のコンダクタ増幅器と、同増幅器に各々接続される指数乗算器と、指数乗算器の乗算係数を外部からの制御信号に応じて変化させる制御部と、乗算後の電流出力を集約し電圧に変換する電流−電圧変換回路とで可変利得増幅器を構成する。
【発明の効果】
【００１２】
上記手段による発明の代表的な効果は、利得の変化が連続となる低雑音の可変利得増幅器を提供できることである。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例について図面を用いて詳細に説明する。実施例の各ブロックを構成する回路素子は、特に制限されないが、公知のバイポーラ、ＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような１個の半導体基板上に形成される。
【実施例１】
【００１４】
図１は本発明を適用した可変利得増幅器の第一の実施例を示したものである。本可変利得増幅器は差動入力Vip，Vinに並列に接続される複数のコンダクタ増幅器G1〜Gnを持つコンダクタ増幅部100と、コンダクタ増幅器G1〜Gnの各々出力電流に対して指数乗算を行う指数乗算器M1〜Mnを持つ乗算部200と、各指数乗算器M1〜Mnの乗算係数を制御電圧端子VextCtlに応じて制御する利得制御部300と、各指数乗算器M1〜Mnの出力電流を集約し差動電圧出力Vop，Vonに変換する電流−電圧変換回路部400とで構成される。ここで、コンダクタ増幅器G1〜Gnのコンダクタンスは電流増幅比が1，2，22，・・・，2n-1となるよう設定している。
【００１５】
従来の技術のようにコンダクタ増幅器をOn/Offする形式にした場合、利得は離散的な遷移しかできないため、本発明では増幅器のOn/Offの変わりに、指数乗算器を用いた電流のフィルタリングにより、On/Off相当の動作を行っている。図２Ａに指数乗算器の入出力信号の対応関係を、図２Ｂに制御電圧に対する指数乗算器の乗算係数応答を示す。図２Ｂに示す乗算特性を入力電流に対して与えると、乗算器制御電圧>>0の時、出力電流＝2倍、乗算器制御電圧＝0の時出力電流＝1倍、乗算器制御電圧<<0の時出力電流利得≒0倍の特性を示す。各指数乗算器M1〜Mnに対して、図２Ｂに示す乗算係数を異なるタイミングで与える事により、連続な利得の変化を実現することができる。図３に、各指数乗算器M1〜Mnに対して割り当てる、乗算係数と制御電圧との対応を示す。図３に示す設定を与える事で、各指数乗算器通過後の総和出力電流の利得は制御電圧に対し連続かつ線形な応答を実現することができる。また、同構成は雑音の増加要因となる減衰器を必要としないため、低雑音特性も期待できる。
【００１６】
図４に、図１の具体的な構成例を示す。図中の符号100、200、300、400はそれぞれ図１の同符号に対応するブロックを示している。コンダクタ増幅部100はバイポーラトランジスタ（Q11-1〜Q11-n，Q12-1〜Q12-n）、抵抗（R11-1〜R11-n，R12-1〜R12-n，）、電流源（Is11-1〜Is11-n）、から成るコンダクタ増幅器をn組み有しており、各組の抵抗値を調整して各コンダクタンスの増幅比が1，2，22，・・・2n-1となるよう設定している。乗算部200は2対のエミッタ結合バイポーラペア（Q21-1〜Q21-n，Q22-1〜Q22-n，Q23-1〜Q23-n，Q24-1〜Q24-n）からなる乗算器n組で構成されている。利得制御部300は電流源（Is31，Is32）、PMOSトランジスタ（Mp31，Mp32）、抵抗（R31，R32-1〜R32-n）及びバッファ（B1P〜BnP，B1N〜BnN）で構成されており、外部制御電圧Vextctlを基に生成した信号と抵抗の電位効果を利用して生成した一定間隔の電位差を持つ内部参照電位とを利用して指数乗算器の制御信号を生成している。電流−電圧変換回路部400は電流源（Is40-1〜Is40-n，Is41〜Is44）、抵抗（R41，R42）、バイポーラトランジスタ（Q41-1〜Q41-n，Q42-1〜Q42-n，Q43，Q44）、PMOSトランジスタ（Mp41，Mp42，Mp43）で構成されている。各指数乗算器通過後の出力電流は負荷抵抗（R41，R42）を介して電圧に変換される。このとき、指数乗算器通過後のDC出力電流も外部制御電圧に応じて変化するため、出力のDCレベルが変化しないように、DC出力電流変動分に相当する電流をPMOSトランジスタ（Mp42，Mp43）の電流源を用いて与えている。図４から分かるように、同回路の消費電流は利得の設定に関係なく一定である。そのため、利得変化の際、消費電流変動に起因した電源VCCの揺らぎが発生せず、同電源揺らぎによる雑音の抑制効果も期待できる。
【００１７】
尚、本実施例の図４において、利得制御部300の抵抗R32-1〜R32-nの抵抗値を同値にした場合、図５Ａに示すように、対数換算した増幅利得と外部制御電圧の応答特性に、非線形の領域が、制御電圧範囲の両端で生じる。同非線形性は、抵抗R32-1〜R32-nの抵抗値に重み付けを与える事で、図５Ｂに示すような線形の応答にすることができる。
【００１８】
また、本実施例において、図４の利得制御部300のバッファ（B1P〜BnP，B1N〜BnN）は、図６に示す様に、低利得の差動増幅器（A40-1〜A40-n）に置き換える事もできる。置き換えることにより、各指数乗算器の制御電圧のDCレベルが一律となるため、回路全体のDC設計に対する制約を緩和する効果が得られる。また、各指数乗算器の制御電圧と利得制御部300の抵抗（R32-1〜R32-n，R31）とが、寄生容量を介してカップリングする影響も低減することができる。
【００１９】
また、本実施例において、図４の電流−電圧変換回路400は、図７に示す電流−電圧変換回路400と置き換えることができる。置き換えることにより、電流−電圧変換の動作領域は電源VCC−指数乗算器出力間から、指数乗算器出力−GND間に変わるため、出力ダイナミックレンジの拡大や電源電圧の低減といった効果が得られる。
【図面の簡単な説明】
【００２０】
【図１】本発明を適用した可変利得増幅器のブロック構成図である。
【図２Ａ】図１内の指数乗算回路の入出力信号対応を示す図である。
【図２Ｂ】図１内の指数乗算回路の乗算特性を示す図である。
【図３】n個の指数乗算器に設定する乗算特性と利得制御電圧との対応を示す図である。
【図４】本発明を適用した可変利得増幅器の詳細な回路図である。
【図５Ａ】図４の回路の対数換算した増幅利得と外部制御電圧の応答特性を示す図である。
【図５Ｂ】図４の回路の対数換算した増幅利得と外部制御電圧の応答特性を示す図である。
【図６】図４の利得制御部のバッファを差動増幅器で置き換えた適用例である。
【図７】図４の電流-電圧変換回路の出力ダイナミックレンジを改善した実施例である。
【図８】従来の可変利得増幅器の構成例である。
【図９】従来の可変利得増幅器の構成例である。
【図１０】従来の可変利得増幅器の構成例である。
【符号の説明】
【００２１】
VCC…可変利得増幅器の電源、  GND…可変利得増幅器のグラウンド、  Vip…可変利得増幅器の差動入力正端子、  Vin…可変利得増幅器の差動入力負端子、  Vextctl…可変利得増幅器の利得制御信号、  Vop…可変利得増幅器の差動出力正端子、  Von…可変利得増幅器の差動出力負端子、  100…可変利得増幅器のコンダクタ増幅ブロック、  200…可変利得増幅器の指数乗算回路ブロック、  300…可変利得増幅器の乗算利得制御ブロック、  400…可変利得増幅器の電流―電圧出力変換ブロック。
【図１】
0004765521.tif 000002
【図２Ａ】
0004765521.tif 000003
【図２Ｂ】
0004765521.tif 000004
【図３】
0004765521.tif 000005
【図４】
0004765521.tif 000006
【図５Ａ】
0004765521.tif 000007
【図５Ｂ】
0004765521.tif 000008
【図６】
0004765521.tif 000009
【図７】
0004765521.tif 000010
【図８】
0004765521.tif 000011
【図９】
0004765521.tif 000012
【図１０】
0004765521.tif 000013