(57)【特許請求の範囲】
【請求項１】
電源（ＶＣ）から、少なくとも１つの給電ライン（４）の少なくとも２本の導体を介して、少なくとも１つのパルス化電圧（ＶＩ）を、コンバータに接続された負荷（２）に供給する、電力用半導体素子（３，２０，２１，２２）を制御する制御手段（５）を備えたコンバータの制御装置において、
前記ラインにおける電圧反射効果を補償するために、前記電力用半導体素子（２０，２０Ａ〜２０Ｄ，２１，２１Ａ〜２１Ｄ，２２，２２Ａ〜２２Ｄ）が前記ラインの導体に、まず低値すなわちゼロ値（Ｖ０，Ｖ１）から中間値（ＶＭ）へと変化する第１エッジ（１０）を有し、次に予め設定された遅延時間（Ｔ２）の後に前記中間値（ＶＭ）から全電圧値（ＶＣ，Ｖ２）へと変化する第２エッジ（１１）を有する第１パルス化電圧を供給するように、前記制御手段が前記電力用半導体素子を制御し、
・前記電源は、正電圧値（Ｖ＋）と、負電圧値（Ｖ−）と、中間電圧値（ＶＭ）とを含み、
・前記電力用半導体素子は、アーム（２０，２１，２２）を形成するように接続され、
各アームは、
・共通の中間電圧点（ＶＭ）と前記ライン（４）との間にダイオード（２４，２５）に直列に接続された、前記第１エッジ（１０）の中間値（ＶＭ）を供給するための第１電力用半導体素子（２０Ａ，２１Ａ，２２Ａ，２０Ｂ，２１Ｂ，２２Ｂ）、及び
・正電圧値（Ｖ＋）または負電圧値（Ｖ−）を供給する給電ラインと、前記第１電力用半導体素子（２０Ａ，２１Ａ，２２Ａ，２０Ｂ，２１Ｂ，２２Ｂ）との間に接続された、前記第２エッジ（１１）の前記全電圧値（ＶＣ，Ｖ２）を供給するための第２電力用半導体素子（２０Ｃ，２１Ｃ，２２Ｃ，２０Ｄ，２１Ｄ，２２Ｄ）、
を備えることを特徴とするコンバータの制御装置。
【請求項２】
前記遅延時間が前記ラインにおける電圧エッジの反射時間（Ｔ）の１ないし３倍の間に設定されていることを特徴とする請求項１に記載の制御装置。
【請求項３】
前記遅延時間（Ｔ２）が前記ラインにおける反射時間（Ｔ）の１．５ないし２．５倍の間に設定されていることを特徴とする請求項１又は２に記載の制御装置。
【請求項４】
前記遅延時間（Ｔ２）が前記ラインにおける反射時間（Ｔ）の２倍にほぼ等しいことを特徴とする請求項１ないし３のいずれか１項に記載の制御装置。
【請求項５】
前記パルス化電圧の中間値（ＶＭ）が前記電源の電圧（ＶＣ）の半分にほぼ等しいことを特徴とする請求項１ないし４のいずれか１項に記載の制御装置。
【請求項６】
前記半導体素子が前記ラインの導体に、まず全電圧値（ＶＣ，Ｖ２）から中間値（ＶＭ）へと変化する第３エッジ（３０）を有し、次に予め設定された遅延時間（Ｔ２）の後に前記中間値（ＶＭ）から低値すなわちゼロ値（Ｖ０，Ｖ１）へと変化する第４エッジを有するパルス化電圧を供給して給電を停止するように、前記制御手段（５）が前記半導体素子を制御することを特徴とする請求項１ないし５のいずれか１項に記載の制御装置。
【請求項７】
電圧低減時の前記遅延時間（Ｔ２）が前記ラインにおける電圧エッジの反射時間（Ｔ）の１ないし３倍の間に設定されていることを特徴とする請求項６に記載の制御装置。
【請求項８】
前記制御手段が前記エッジ（１０，１１，３０，３１）の少なくとも１つの電圧変化率（ｄｖ／ｄｔ）を制限する手段（５７，１０１Ｂ，１０３Ｂ，１０５Ｂ，１０７Ｂ）を備えていることを特徴とする請求項１ないし７のいずれか１項に記載の制御装置。
【請求項９】
前記電圧変化率を制限する手段が、前記電圧変化率を、第１エッジ（１０）及び第３エッジ（３０）の少なくとも一方は第１変化率値に、又、前記第２エッジ（１１）及び第４エッジ（３１）は前記第１変化率値より小さい第２変化率値にそれぞれ制御することを特徴とする請求項８に記載の制御装置。
【請求項１０】
給電ライン（４）における電圧エッジの反射時間を決定する手段（５９）を備えていることを特徴とする請求項１ないし９のいずれか１項に記載の制御装置。
【請求項１１】
給電ライン（４）における電圧エッジの反射時間を表す値を保存する手段（５９）を備えていることを特徴とする請求項１ないし１０のいずれか１項に記載の制御装置。
【請求項１２】
・ＤＣ電源（９）、
・前記ＤＣ電源（９）と少なくとも１つの負荷用給電ライン（４）との間に接続された電力用半導体素子（２０，２０Ａ〜２０Ｄ，２１，２１Ａ〜２１Ｄ，２２，２２Ａ〜２２Ｄ）、及び
・負電圧値（Ｖ−）と正電圧値（Ｖ＋）との間の中央値ＤＣ電圧（ＶＭ）を供給する手段（１８，１９）、
を備えたコンバータにおいて、前記電力用半導体素子を制御するために、請求項１ないし１１のいずれか１項に記載の制御装置を備えていることを特徴とするコンバータ。
【請求項１３】
・ＤＣ電源（９）、
・前記ＤＣ電源と少なくとも１つの負荷用給電ライン（４）との間に接続された電力用半導体素子（２０，２０Ａ〜２０Ｄ，２１，２１Ａ〜２１Ｄ，２２，２２Ａ〜２２Ｄ）、
・負電圧値（Ｖ−）と正電圧値（Ｖ＋）との間の中央値ＤＣ電圧（ＶＭ）を供給する手段（１８，１９）、及び
・コンバータによって供給されるパルス化電圧（ＶＩ）を受電する負荷（２）、
・を有するコンバータと、
・前記負荷を前記コンバータに接続する給電ライン（４）と、
を備えた電気装置において、前記電力用半導体素子を制御するために、前記コンバータが請求項１ないし１１のいずれか１項に記載の制御装置を備えていることを特徴とする電気装置。
【請求項１４】
正電圧値（Ｖ＋）と、負電圧値（Ｖ−）と、中間電圧値（ＶＭ）とを含む電源と、アーム（２０，２１，２２）を形成するように接続される電力用半導体素子と、を備え、パルス化電圧（ＶＩ）を負荷（２）に供給するコンバータの制御方法において、
・共通の中間電圧点（ＶＭ）とライン（４）との間にダイオード（２４，２５）に直列に接続された、第１エッジ（１０）の中間値（ＶＭ）を供給するための第１電力用半導体素子（２０Ａ，２１Ａ，２２Ａ，２０Ｂ，２１Ｂ，２２Ｂ）を指令することによって、ゼロ値（Ｖ０，Ｖ１）から前記中間値（ＶＭ）へと変化する前記第１電圧エッジ（１０）を供給する第１電圧エッジステップ（１０１，１０１Ｂ）、
・遅延時間（Ｔ２）を導入する第１遅延ステップ（１０２）、及び
・正電圧値（Ｖ＋）または負電圧値（Ｖ−）を供給する給電ラインと、前記第１電力用半導体素子（２０Ａ，２１Ａ，２２Ａ，２０Ｂ，２１Ｂ，２２Ｂ）との間に接続された、第２エッジ（１１）の全電圧値（ＶＣ，Ｖ２）を供給するための第２電力用半導体素子（２０Ｃ，２１Ｃ，２２Ｃ，２０Ｄ，２１Ｄ，２２Ｄ）を指令することによって、前記中間値（ＶＭ）から前記パルス全電圧値（ＶＣ，Ｖ２）へと変化する前記第２電圧エッジ（１１）を供給して電圧反射効果を補償する第２電圧エッジステップ（１０３，１０３Ｂ）、
を備えることを特徴とするコンバータの制御方法。
【請求項１５】
・パルス幅周期（Ｔ３）中にパルスを継続させるパルス幅ステップ（１０４）、
・パルス全電圧値（ＶＣ，Ｖ２）から中間値（ＶＭ）へと変化する電圧低減エッジ（３０）を生じさせる第３電圧エッジステップ（１０５，１０５Ｂ）、
・遅延時間（Ｔ２）を導入する第２遅延ステップ（１０６）、及び
・前記中間値（ＶＭ）からゼロ値（Ｖ０，Ｖ１）へと変化する電圧低減エッジ（３１）を生じさせる第４電圧エッジステップ（１０７，１０７Ｂ）、
を備えることを特徴とする請求項１４に記載の制御方法。
【請求項１６】
前記第１電圧エッジステップ（１０１Ｂ）、第２電圧エッジステップ（１０３Ｂ）、第３電圧エッジステップ（１０５Ｂ）、及び第４電圧エッジステップ（１０７Ｂ）のうちの少なくとも１つが電圧変化率（ｄｖ／ｄｔ）を制限することによって電圧エッジを制御することを特徴とする請求項１５に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源から、少なくとも１つの給電ラインの少なくとも２本の導体を介して、少なくとも１つのパルス化電圧を、コンバータに接続された負荷に供給する、電力用半導体素子（power semi-conductor）を制御する制御手段を備えたコンバータの制御装置に関する。
【０００２】
本発明は又、
・ＤＣ電源、
・ＤＣ電源と負荷に給電する少なくとも１本の給電線との間に接続された電力用半導体素子、
・負電圧値と正電圧値との間に位置する値の中央値（median）ＤＣ電圧を供給する手段、及び
・上記制御装置、
を備えたコンバータに関する。
【０００３】
本発明はさらに、上記コンバータ、そのコンバータによって供給されるパルス化電圧を受電する負荷、及びその負荷をコンバータに接続する給電ラインを備えた電気装置に関する。
【０００４】
本発明は又、負荷にパルス化電圧を供給するコンバータの制御方法に関する。
【背景技術】
【０００５】
図１に示されているコンバータ１は、モータ２を可変速制御する可変速駆動装置として用いられ、整流器すなわちＤＣ電源９と電力用半導体素子３からなるインバータすなわちチョッパとを備えている。ＤＣ電源９は、ＡＣ主電源ラインに接続される入力端及び少なくとも１つのＤＣ又は整流電圧Ｖｃを出力する出力端を持っている。インバータは、交流の相数に応じたアーム数の電力用半導体素子３を備え、ＤＣ電圧Ｖｃを入力し、それをパルス幅変調（ＰＷＭ）方式でパルス化されたＡＣ電圧に変換し出力する。インバータの出力端は給電線４を介して、同期モータ又は非同期モータからなる負荷２に接続される。コンバータ１を制御する制御回路５がインバータを構成する半導体素子のターンオン及びターンオフを制御する。
【０００６】
長い給電線ケーブルを介して負荷に接続されるコンバータ、特にモータ２に接続される可変速駆動型コンバータ１の場合、出力電圧パルスの立上りエッジ（front）７及び立下りエッジ（front）６の少なくとも一方によって発生されるサージ電圧が電気部品を損傷することがある。例えば、ＰＷＭコンバータ１によって発生される非常に大きな電圧変化率を有する電圧の立下りエッジ６及び立上りエッジ７により電気ストレスが生じ、可変速駆動型コンバータ１から数メートルの所に位置するモータ２の巻線の絶縁部がその電気ストレスにさらされる。給電線４が長いケーブル長を持っている場合、負荷側及びコンバータ側の電圧立下りエッジ及び立上りエッジの反射による電圧サージはコンバータのＤＣ電圧Ｖｃの２倍以上にも達することがある。この電圧サージは、マイクロ秒以下の短い立上り時間でＤＣ電圧を容易にスイッチングすることができる電力用半導体素子の性能の結果でもある。図２はコンバータの出力電圧パルスＶＩ、及びそのパルスの電圧反射による電圧サージＶＲを表す信号を示すものである。電圧サージは電圧パルスの立下り及び立上りエッジの給電線における伝播による電圧振動である。給電線における単位長当たりの伝播速度は給電ケーブルの構造に依存すると共に、反射及び減衰速度は接続されている負荷に依存する。振動の周波数はケーブル長及び伝播速度に依存する伝播時間の関数である。
【０００７】
モータの巻線にかかる繰返し電圧サージはその絶縁部の早期の劣化を引き起こし、したがって、そのモータの寿命を大幅に縮めることになる。
【０００８】
さらに、モータに生じる電圧サージないし大きな電圧変化率は大きな電磁障害を引き起こす原因となる。
【０００９】
電圧サージ及びその障害の影響を低減するために受動フィルタを用いることは公知である。負荷すなわちモータ側に適合させた受動フィルタは給電ケーブルの長さに応じて引き起こされる電圧サージを低減させる。コンバータ側に適合させた受動フィルタは半導体素子のチョッピングによって発生される電圧振動を低減する。
【００１０】
インダクタンスコイル及びキャパシタを有する負荷側フィルタは、用いられる受動部品のサイズにより高価であって大型になる。さらに、これらのフィルタは負荷及びコンバータのある一定の周波数のもとで共振を生じがちである。このフィルタの他の欠点は、負荷に応じた部品の変更によって調整をしなければならないカットオフ周波数に関するものである。コンバータ側で電圧及び電流の変化を制限するフィルタはやや小さくなるが、フィルタを通して流れる大きな電流により大きな損失を生じるという欠点を持っている。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、スイッチングにより負荷にかかる電圧サージを抑制することができ、かつ受動フィルタの大型化を回避することができるコンバータの制御装置及び方法、並びにその装置を有するコンバータ及び電気装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明による制御装置においては、ラインにおける電圧反射効果を補償するために、電力用半導体素子がラインの導体に、まず低値すなわちゼロ値から中間値（intermediate vale）へと変化する第１エッジ（front）を有し、次に予め設定された遅延時間の後に中間値から全電圧値へと変化する第２エッジ（front）を有する第１パルス化電圧を供給するように、制御手段が電力用半導体素子を制御する。
【００１３】
好ましくは、遅延時間はラインにおける電圧エッジの反射時間の１ないし３倍の間に設定する。
【００１４】
遅延時間はラインにおける反射時間の１．５ないし２．５倍の間にするのがよい。
【００１５】
パルス化電圧の中間値は電源電圧の半分にほぼ等しくするのが好ましい。
【００１６】
好ましい実施例においては、半導体素子がラインの導体に、まず全電圧値から中間値へと変化する第３エッジ（front）を有し、次に予め設定された遅延時間の後に中間値から低値すなわちゼロ値へと変化する第４エッジ（front）を有するパルス化電圧を供給して給電を停止するように、制御手段が半導体素子を制御する。
【００１７】
好ましくは、電圧低減時の遅延時間はラインにおける電圧エッジの反射時間の１ないし３倍の間に設定する。
【００１８】
制御手段はエッジの少なくとも１つの電圧変化率を制限する手段を備えるのがよい。
【００１９】
好ましい実施例においては、電圧変化率を制限する手段は、電圧変化率を、第１エッジ及び第３エッジの少なくとも一方は第１変化率値に、又、第２エッジ及び第４エッジは第１変化率値より小さい第２変化率値にそれぞれ制御する。
【００２０】
好ましくは、制御手段は給電ラインにおける電圧エッジ（front）の反射時間を決定する手段を備える。
【００２１】
制御手段は給電ラインにおける電圧エッジの反射時間を表す値を保存する手段を備えるのがよい。
【００２２】
本発明による電気装置は、
・ＤＣ電源、
・ＤＣ電源と少なくとも１つの負荷用給電ラインとの間に接続された電力用半導体素子、及び
・負電圧値と正電圧値との間の中央値ＤＣ電圧を供給する手段、
を備えたコンバータにおいて、電力用半導体素子を制御するために、上記制御装置を備えるものとする。
【００２３】
本発明による電気装置は、
・ＤＣ電源、
・ＤＣ電源と少なくとも１つの負荷用給電ラインとの間に接続された電力用半導体素子、
・負電圧値と正電圧値との間の中央値ＤＣ電圧を供給する手段、及び
・コンバータによって供給されるパルス化電圧を受電する負荷、
・を有するコンバータと、
・負荷をコンバータに接続する給電ラインと、
を備えた電気装置において、電力用半導体素子を制御するために、コンバータが上記制御装置を備えるものとする。
【００２４】
パルス化電圧を負荷に供給する本発明によるコンバータの制御方法は、
・ゼロ値から中間値へと変化する第１電圧エッジを供給する第１電圧エッジステップ、
・遅延時間を導入する第１遅延ステップ、及び
・中間値からパルス全電圧値（amplitude value）へと変化する第２電圧エッジを供給して電圧反射効果を補償する第２電圧エッジステップ、
を備える。
【００２５】
好ましくは、この制御方法は、
・パルス幅周期中にパルスを継続させるパルス幅ステップ、
・パルス全電圧値から中間値へと変化する電圧低減エッジを生じさせる第３電圧エッジステップ、
・遅延時間を導入する第２遅延ステップ、及び
・中間値から初期値へと変化する電圧低減エッジを生じさせる第４電圧エッジステップ、
を備える。
【００２６】
好ましくは、第１電圧エッジステップ、第２電圧エッジステップ、第３電圧エッジステップ、及び第４電圧エッジステップのうちの少なくとも１つは電圧変化率を制限することによって電圧エッジを制御する。
【発明を実施するための最良の形態】
【００２７】
他の利点及び特徴は本発明の特定の実施例に関する次の説明から、より明瞭になるであろう。なお、以下の実施例は、あくまでも一実施例であって、なんら本発明を限定するものではないことに留意されたい。
【００２８】
本発明の一実施例による装置においては、ライン４の導体に、まず低値すなわちゼロ値Ｖ０から電源電圧ＶＣより低い中間値ＶＭへと変化する第１立上りエッジ（front）１０を有し、次に、コンバータと負荷との間のラインにおける伝播時間Ｔの２倍より少ないプリセット伝播遅延時間Ｔ２の後に、中間値ＶＭから電源電圧ＶＣにほぼ等しい高値へと変化する第２立上りエッジ（front）１１を有する第１パルス化電圧ＶＩを供給するように制御回路５が半導体素子３を制御する。
【００２９】
可変速駆動装置によってモータを制御する場合、モータ巻線のインピーダンスはラインのそれより高く、コンバータのインピーダンスはラインのそれより低い。それは、反射が結果としてモータ側で＋１という最高値を有する正極性であり、コンバータ側で−１という逆極性電圧をもって負極性に低下する、ということを意味する。図３Ａに示す立上りエッジ１０は振動１２を発生し、その周期はラインにおける伝播時間Ｔの４倍である。振幅は時刻ｔ１でモータでの反射による電圧上昇によってブレークダウンし、時刻ｔ２でコンバータ上での反射によって反転上昇し、次にモータ上でさらに反射する。本発明の一実施例による装置においては、第２立上りエッジ１１が好ましくは図３Ｂに示されているように、ラインにおける立上り及び立下りエッジに対応するように、反射時間の約２倍の遅延時間Ｔ２をもって印加される。第２エッジ１１も第１エッジ１０によって引き起こされる振動１２に類似する特性を有する振動１３を発生する。このようにして第２エッジの遅延時間Ｔ２は、第１エッジ１０によって発生される振動及び障害の補償を可能とする。図３Ｃは負荷への給電パルスＶＩを形成する第１及び第２電圧エッジの組合せを示す。このようにしてタイミングをずらせた２つの立上りエッジによって始動するパルスＶＩは大きく低減された電圧サージを有する障害電圧ＶＲしか生じない。
【００３０】
２つの立上りエッジ間の遅延時間Ｔ２は、コンバータと負荷、例えばモータとの間のラインにおける伝播時間Ｔの１倍から３倍までの間で選択される。好ましくは、遅延時間Ｔ２は伝播時間Ｔの１．５ないし２．５倍の間に選択される。非常に効率的な補償を行わせるために、遅延時間Ｔ２は伝播時間Ｔの約２倍に選択するのがよい。
【００３１】
図４は本発明の一実施例による制御装置を有するコンバータの回路構成を示すものである。このコンバータにおいて、ＤＣ電圧ＶＣの正電圧ラインＶ＋と負電圧ラインＶ−との間に直列に接続された２つのキャパシタ１８及び１９の共通接続点に中央値電圧ＶＭが発生される。このコンバータは、モータ２に給電する三相電圧を発生するために３相アーム２０，２１，２２を備えている。各相アームは第１エッジ及び第２エッジでの給電を可能とする複数の電力用半導体素子を備えている。
【００３２】
各エッジは、それぞれ各アームからライン導体への電流信号出力に応じて、上昇方向又は下降方向の、正極性又は負極生の３つの電圧レベルを持っている。上昇又は下降のエッジ方向に応じて、半導体素子は導通の始まりに対応してターンオンされ、３電圧レベルを供給するためにターンオフされる。
【００３３】
コンバータからの電流出力が正である場合、各アームに備えられている半導体素子２０Ａ，２１Ａ又は２２Ａが、いずれかのダイオード２４を介して正の第１中間電圧エッジＶＭを供給するためにターンオンすることができ、又、半導体素子２０Ｂ，２０Ｄ；２１Ｂ，２１Ｄ又は２２Ｂ，２２Ｄに接続されているダイオードを介して負電圧ラインＶ−から負の第２電圧エッジを供給するためにターンオフされる。各アームは半導体素子２０Ｃ，２１Ｃ又は２２Ｃをも備えており、これらの半導体素子は正電圧ラインＶ＋から第２正電圧エッジを供給するためにターンオンされ、ダイオード２４を介して負の第１中間電圧エッジＶＭを供給するためにターンオフされる。
【００３４】
コンバータからの電流出力が負である場合、各アームに備えられている半導体素子２０Ｂ，２１Ｂ又は２２Ｂが、いずれかのダイオード２５を介して負の第１中間電圧エッジＶＭを供給するためにターンオンすることができ、又、半導体素子２０Ａ，２０Ｃ；２１Ａ，２１Ｃ又は２２Ａ，２２Ｃに接続されているダイオードを介して正電圧ラインＶ＋から正の第２電圧エッジを供給するためにターンオフされる。各アームは半導体素子２０Ｄ，２１Ｄ又は２２Ｄをも備えており、これらの半導体素子は負電圧ラインＶ−から負の第２電圧エッジを供給するためにターンオンされ、ダイオード２５を介して正の第１中間電圧エッジＶＭを供給するためにターンオフされる。
【００３５】
半導体素子は特に絶縁ゲート金属酸化物を有する電界効果トランジスタ（ＦＥＴ）、又はバイポーラ半導体素子、好ましくは集積化された逆並列ダイオードを有するバイポーラ半導体素子である。
【００３６】
複数のパルスエッジとそのタイミングをずらすことによる補償とを組合せるために、半導体素子は、好ましくはシーケンサによって制御される。このようにしてトランジスタ２０Ｃはトランジスタ２０Ａの後にオフセット遅延時間Ｔ２をもってターンオンされ、トランジスタ２０Ａの前にオフセット遅延時間Ｔ２をもってターンオフされる。同様に、トランジスタ２０Ｄはトランジスタ２０Ｂの後にオフセット遅延時間Ｔ２をもってターンオンされ、トランジスタ２０Ｂの前にオフセット遅延時間Ｔ２をもってターンオフされる。他のアーム２１Ｃ，２１Ａ；２１Ｄ，２１Ｂ；２２Ｃ，２２Ａ及び２２Ｄ，２２Ｂのトランジスタの制御シーケンスも同様に行われる。
【００３７】
図４の実施例において、半導体素子は、好ましくは対をなして制御される。すなわち、トランジスタ２０Ｃの制御パルスは、トランジスタ２０Ｃ及びトランジスタ２０Ｂのターンオンにおける遅延によって達成される中断時間を与え又は受けるトランジスタ２０Ｂの制御パルスと相補関係にある。同様に、トランジスタ２０Ａの制御パルスは、トランジスタ２０Ａ及びトランジスタ２０Ｄのターンオンにおける遅延によって達成される中断時間を与え又は受けるトランジスタ２０Ｄの制御パルスと相補関係にある。他のアーム２１Ｃ，２１Ｂ；２１Ａ，２１Ｄ；２２Ｃ，２２Ｂ及び２２Ａ，２２Ｄのトランジスタ対も同様に制御される。半導体素子制御間の中断時間は遅延時間Ｔ２とは無関係である。
【００３８】
キャパシタ１８及び１９の共通接続点に生じる中間電圧ＶＭはその目的で備えられる部品又は回路によって制御され又は平衡されうる。
【００３９】
図４において制御回路５はパルス幅制御手段３０及び伝播時間Ｔのパラメータ設定手段３１に従って各トランジスタを制御する。
【００４０】
負荷側及びコンバータ側の少なくとも一方の反射係数が非常に高くはない時、例えばその反射係数が＋１又は−１に近くはない時、いくらかの残留電圧サージがなお残り、それはタイミングをずらした２つのエッジの補償によっても完全には無くならない。図５Ａないし５Ｃに示されているように、振動１２及び１３は例えば約０．６という悪い反射係数によって急速に減衰される。その場合、パルスＶＩには残留電圧サージＶＲが存在する。この電圧サージは図２のそれと比較して大きく低減されてはいるが、それは好ましいことにもっと低減させることができる。
【００４１】
本発明の好ましい実施例において、制御装置はパルスの電圧エッジの変化率を制御する手段を備えている。好ましくは、第２エッジの電圧変化率は第１エッジの電圧変化率より小さい。すなわち、図６Ａないし６Ｃにおいて、第１エッジ１０は大きな電圧変化率を持っており、悪い反射によって急速に減衰される大きな振幅の振動を発生する。その場合、次の第２エッジ１１は図６Ｂに傾斜をもって示されているように制限された電圧変化率を持っている。この変化率は第１エッジ１０の減衰された振動を補償するように定められた小さな振幅の振動を発生する。第２エッジ１１によって生成された振動１３もその第２エッジの低減された変化率によって低減される。図６Ｃに示されている両エッジの組合せは非常に低い振動電圧サージＶＲを有するパルスＶＩとなることを示している。
【００４２】
好ましくは、連続するエッジも特に振動及び電磁妨害を低減するためにパルスの終わりでも用いられうる。
【００４３】
図７、８及び９は、それぞれ１つの完全なＰＷＭパルスを示すものである。ここでは、ライン導体の電流の方向及びライン導体に印加される電圧に応じてアームの各トランジスタが次々とターンオフされたりターンオンされたりして、ラインに供給する電圧に応じて電圧Ｖ１、ＶＭ及びＶ２は正極性であったり負極性であったりする。
【００４４】
図７において、パルスＶＩはまず低値すなわちゼロ値Ｖ１から中間値ＶＭへと変化する第１エッジ１０によって始動する。次に遅延時間Ｔ２だけ遅延して、中間値ＶＭからパルス全電圧値Ｖ２へと変化するように続く。次にパルス幅Ｔ３中に、電圧はほぼＶ２で継続する。このパルスの終わりに、第３エッジ３０が値Ｖ２から中間値ＶＭへと電圧を低下させる。次に、遅延時間Ｔ２の後、第４エッジ３１が中間値ＶＭから低値すなわちゼロ値Ｖ１へと電圧を低下させる。
【００４５】
図８に示す好ましい実施例においては、反射が非常に良くはない時の補償を改善し、導入され放射される電磁妨害を大幅に低減するために、パルスＶＩに対し、第２及び第４エッジの電圧変化率ｄｖ／ｄｔを制御する手段を備えている。電磁妨害をさらに十分に低減するために、図９のパルスＶＩは全てのエッジに対する電圧変化率制御手段を備える。好ましくは、半導体素子の損失を極少化し分散させつつ高効率を維持するために、第２エッジ１１の電圧変化率は第１エッジの変化率より小さくなるように制御され、第４エッジ３１の電圧変化率は第３エッジ３０のそれより小さくなるように制御される。
【００４６】
例えば、第１エッジ１０及び第３エッジ３０の少なくとも一方の電圧変化率は５ｋＶ／μｓより大きくし、第２エッジ１１及び第４エッジ３１の少なくとも一方の電圧変化率は１ないし５ｋＶ／μｓとすることができる。電圧の極性に応じて、これらの好ましい電圧値は正極性又は負極性でありうる。
【００４７】
図１０は本発明の一実施例による装置におけるＰＷＭ制御信号を示すものである。特性線４０は基準信号、特に正弦（サイン）曲線信号に対する基準信号を示すものである。電力用半導体素子、特に特性線４５及び４６によって表されるトランジスタ２０Ｃ及び２０Ａのターンオフ又はターンオンを指令するために、変調信号４１及び４２が基準信号４０と比較される。変調信号４１及び４２間のオフセット４３が、連続する電圧エッジを供給するために半導体素子指令間の遅延時間Ｔ２を可能とする。
【００４８】
図１１に示す制御回路のブロック図はライン導体５０にパルス化電圧を供給するための、コンバータアーム２０のターンオン又はターンオフを制御する制御部を示している。この制御回路は、電源電圧信号５３及び負荷電圧信号５４を受信する調整モジュール５２を含むＰＷＭ制御回路５１を備えている。ＰＷＭモジュール５５が、調整モジュール５２からの信号、及び遅延時間Ｔ２を表す信号を受信し、電力用半導体素子のターンオン及びターンオフを制御する制御モジュール５６に制御信号を送出する。モジュール５６は電圧変化率制御回路５７を介して電力用半導体素子に制御信号を送出する。活性化回路５８によって電圧変化率制限の活性化が制御される。電圧値又は電圧変化率も回路５８によって供給されるようにすることができる。
【００４９】
第１エッジ及び第２エッジ間の遅延時間Ｔ２の値はパラメータ設定回路５９内に保存しておくことができる。コンバータ及び負荷間の伝播時間に依存する遅延時間Ｔ２の値はラインの特性に従い、装置が始動した瞬間の時間測定によって、又は時間値Ｔを供給する伝播時間測定装置によって自動的に決定されうる。
【００５０】
図１２は本発明の一実施例によるコンバータ制御方法のフローチャートを示している。ステップ１００は、パルスのスタートを示している。次にステップ１０１において、初期値Ｖ１から中間値ＶＭへと変化する第１電圧エッジが印加される。次にステップ１０２において遅延時間値Ｔ２が設定される。次にステップ１０３において、中間値からパルス全電圧値Ｖ２へと変化する第２エッジが印加される。ステップ１０４において、ＰＷＭによって特定される周期Ｔ３の間パルスが継続する。次にステップ１０５において、第３エッジが値Ｖ２から中間値ＶＭへとの間でパルス値を低減する。次に時間遅延ステップ１０６において遅延時間Ｔ２を導入する。その後、ステップ１０７において、中間値ＶＭの電圧を値Ｖ１に低減する。ステップ１０８において、パルスを終わりとする。
【００５１】
図１３のフローチャートには、エッジに関する図１２のステップ１０１，１０３，１０５及び１０７が、それぞれ同じ機能のほかに、付加的にｄｖ／ｄｔ（電圧変化率）を制御する制御手段を備えるステップ１０１Ｂ、１０３Ｂ、１０５Ｂ及び１０７Ｂによって置き換えられている。
【００５２】
図１４、１５及び１６はパルスＶＩの始動時におけるコンバータ側の電圧信号ＶＡ及びモータ側の電圧信号ＶＢをプロットした結果を示すものである。図１４において、これらの信号は単一の電圧エッジが存在する従来技術の装置に対応する。図１５は、連続する２つの遅延エッジを有する、本発明の第１実施例による装置を用いた場合の信号を示すものである。図１６は、連続する２つの遅延エッジを有する、本発明の第２実施例による装置を用い、第２エッジの電圧変化率を制限した場合の信号を示すものである。
【００５３】
以上説明した実施例及び図においては、電圧は正極性で示されているが、負極性電圧も本発明によって同様に制御される。電力用半導体素子は種々のタイプのものでありうる。例えばバイポーラトランジスタ、好ましくは絶縁ゲート型のトランジスタ、又は電界効果トランジスタを用いることができる。
【００５４】
コンバータは多くの分野で用いられる。特に本発明はモータの可変速駆動装置に適用することができる。
【図面の簡単な説明】
【００５５】
【図１】モータに給電する可変速駆動装置として用いられる、従来技術によるコンバータを有する装置のブロック図である。
【図２】従来技術のコンバータによって引き起こされる、給電線に生じる電圧信号及び電圧立上り及び立下りエッジを示す波形図である。
【図３】図３Ａないし３Ｃは本発明の第１実施例によるコンバータに接続されたラインにおける電圧信号の推移を示す波形図である。
【図４】モータに給電する可変速駆動装置として用いられる、本発明の一実施例によるコンバータを有する装置のブロック図である。
【図５】図５Ａないし５Ｃは本発明の第１実施例によるコンバータに接続されたラインにおける電圧信号の推移を示す波形図である。
【図６】図６Ａないし６Ｃは本発明の第２実施例によるコンバータに接続されたラインにおける電圧信号の推移を示す波形図である。
【図７】本発明の第１実施例によるコンバータによって供給される電圧信号の推移を示す波形図である。
【図８】本発明の第２実施例によるコンバータによって供給される電圧信号の推移を示す波形図である。
【図９】本発明の第３実施例によるコンバータによって供給される電圧信号の推移を示す波形図である。
【図１０】本発明の一実施例による装置のＰＷＭ制御信号を示す波形図である。
【図１１】可変速駆動装置としてのコンバータを制御する、本発明の一実施例による制御装置のブロック図である。
【図１２】本発明の一実施例による制御方法を説明するフローチャートである。
【図１３】本発明の他の実施例による制御方法を説明するフローチャートである。
【図１４】従来技術の装置による場合のコンバータ電圧及び負荷電圧推移を示す波形図である。
【図１５】本発明の第１実施例による装置の場合のコンバータ電圧及び負荷電圧の推移を示す波形図である。
【図１６】本発明の第２実施例による装置の場合のコンバータ電圧及び負荷電圧の推移を示す波形図である。
【図１】
0004673648.tif 000002
【図２】
0004673648.tif 000003
【図３】
0004673648.tif 000004
【図４】
0004673648.tif 000005
【図５】
0004673648.tif 000006
【図６】
0004673648.tif 000007
【図７】
0004673648.tif 000008
【図８】
0004673648.tif 000009
【図９】
0004673648.tif 000010
【図１０】
0004673648.tif 000011
【図１１】
0004673648.tif 000012
【図１２】
0004673648.tif 000013
【図１３】
0004673648.tif 000014
【図１４】
0004673648.tif 000015
【図１５】
0004673648.tif 000016
【図１６】
0004673648.tif 000017