(57)【特許請求の範囲】
【請求項１】
入力部と出力部との間に直列接続された第１のインダクタおよび第２のインダクタと、前記第１のインダクタと並列接続された第１の信号ラインバリスタと、
前記第２のインダクタと並列接続された第２の信号ラインバリスタと、
前記第１および第２のインダクタの接続点とグランド電位との間に接続されたグランドラインバリスタと
を具備するノイズフィルタであって、
前記第１および第２の信号ラインバリスタのバリスタ電圧は、前記グランドラインバリスタのバリスタ電圧よりも高いことを特徴とするノイズフィルタ。
【請求項２】
バリスタ機能を有する複数の誘電体層が積層されてなる積層体と、
前記誘電体層間に形成された内部グランド電極と、
該内部グランド電極を挟んで前記積層体の内部の積層方向の一方側および他方側に、それぞれ前記誘電体層間に形成された複数のインダクタパターン導体を順次接続して形成され、一端同士が前記内部グランド電極を絶縁されて貫通する接続共通電極で接続された第１のインダクタ素子および第２のインダクタ素子と、
前記誘電体層間に互いに対向して形成された、前記接続共通電極に接続されて前記内部グランド電極側に位置する第１グランド側容量電極および前記第１のインダクタ素子の他端に接続された第１ホット側容量電極の対からなる第１の信号ラインバリスタ素子と、
前記誘電体層間に互いに対向して形成された、前記接続共通電極に接続されて前記内部グランド電極側に位置する第２グランド側容量電極および前記第２のインダクタ素子の他端に接続された第２ホット側容量電極の対からなる第２の信号ラインバリスタ素子と、
前記第１グランド側容量電極と前記内部グランド電極との対からなる第１のグランドラインバリスタ素子および前記第２グランド側容量電極と前記内部グランド電極との対からなる第２のグランドラインバリスタ素子と、
前記積層体の表面に形成された、前記第１のインダクタ素子の他端に接続された入力端子電極および前記第２のインダクタ素子の他端に接続された出力端子電極と
を具備するノイズフィルタであって、
前記第１の信号ラインバリスタ素子および前記第２の信号ラインバリスタ素子のバリスタ電圧は、前記第１のグランドラインバリスタ素子および前記第２のグランドラインバリスタ素子の少なくとも一方のバリスタ電圧よりも高いことを特徴とする積層ノイズフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波のノイズの除去またはＲＦ回路ブロック内での高調波成分の除去に用いられるノイズフィルタおよび積層ノイズフィルタに関するものである。
【背景技術】
【０００２】
従来から、高周波のノイズの除去やＲＦ回路ブロック内での高調波成分の除去等の目的でノイズフィルタが幅広く利用されており、最近では、静電気を除去する機能を備えたノイズフィルタも利用されている。
【０００３】
図５は、従来のノイズフィルタの一例を示す回路図である。
【０００４】
図５に示すように、従来のノイズフィルタとして、入力部Ｉｎと出力部Ｏｕｔとの間に直列接続された２つのインダクタＬ１，Ｌ２と、入力部Ｉｎとグランド電位との間に接続されたバリスタＣ１と、出力部Ｏｕｔとグランド電位との間に接続されたバリスタＣ２と、２つのインダクタＬ１，Ｌ２の接続点とグランド電位との間に接続されたバリスタＣ３とを具備するものが知られている（例えば、特許文献１を参照。）
上述の従来のノイズフィルタは、２つのインダクタＬ１，Ｌ２のインダクタンスと３つのバリスタＣ１，Ｃ２，Ｃ３のキャパシタンスとがそれぞれ高周波側の周波数帯域を全体的に減衰させることにより高周波のノイズを除去するとともに、入力部Ｉｎに入力した静電気を３つのバリスタＣ１，Ｃ２，Ｃ３のいずれかを通してグランド電位に流すことによって静電気が出力部Ｏｕｔから出力されないようにすることで、後段の回路が静電気で破壊されないようにするものである。
【０００５】
また、上述の従来のノイズフィルタを構成するものとしては、積層ノイズフィルタが知られている。従来の積層ノイズフィルタは、例えば、複数のバリスタ機能を有する誘電体層が積層されてなる積層体と、積層体の表面に形成された入力端子電極および出力端子電極と、積層体の内部または表面に形成されたグランド電極と、積層体の内部に形成され、一端同士が接続共通電極で接続され、他端が入力端子電極および出力端子電極のいずれかに接続する２つのインダクタ素子と、入力端子電極に接続された容量電極とグランド電極との間で容量を得る入力側バリスタ素子と、出力端子電極に接続された容量電極とグランド電極との間で容量を得る出力側バリスタ素子と、２つのインダクタ素子の接続共通電極に接続された容量電極とグランド電極との間で容量を得るグランドバリスタ素子とを具備するものである。上述した構成の従来の積層ノイズフィルタは、各バリスタ素子のキャパシタンスを大きくし、ノイズフィルタとしての特性を向上させることができるというものである。
【特許文献１】特開2004−311877号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来のノイズフィルタは、静電気を除去する機能と高周波のノイズを除去する機能とを有しているものの、信号を阻止する周波数帯域においてインピーダンスが極小になる点、いわゆる減衰極が得られないので、信号を阻止する周波数帯域と信号を通過する周波数帯域との周波数間隔が広くなり、信号の阻止と通過との選択性が悪いという問題点がある。
【０００７】
また、ノイズフィルタの回路としては、インダクタ、バリスタ、入力部、出力部およびグランド電位を互いに分離させているものの、積層ノイズフィルタとしては、入力端子電極から静電気が入力したときに、入力端子電極から接続共通電極への短絡や、接続共通電極から出力端子電極への短絡などが発生する可能性があり、静電気の除去が不十分なまま出力端子電極に出力されることがあるという問題点がある。
【０００８】
本発明は上記のような従来のノイズフィルタおよび積層ノイズフィルタにおける問題点に鑑み案出されたものであり、その目的は、減衰極が形成されて信号の阻止と通過との選択性が高く、しかも静電気が十分に除去されるノイズフィルタおよび積層ノイズフィルタを提供することにある。
【課題を解決するための手段】
【０００９】
本発明のノイズフィルタは、入力部と出力部との間に直列接続された第１のインダクタおよび第２のインダクタと、前記第１のインダクタと並列接続された第１の信号ラインバリスタと、前記第２のインダクタと並列接続された第２の信号ラインバリスタと、前記第１および第２のインダクタの接続点とグランド電位との間に接続されたグランドラインバリスタとを具備するノイズフィルタであって、前記第１および第２の信号ラインバリスタのバリスタ電圧は、前記グランドラインバリスタのバリスタ電圧よりも高いことを特徴とするものである。
【００１０】
また、本発明の積層ノイズフィルタは、バリスタ機能を有する複数の誘電体層が積層されてなる積層体と、前記誘電体層間に形成された内部グランド電極と、該内部グランド電極を挟んで前記積層体の内部の積層方向の一方側および他方側に、それぞれ前記誘電体層間に形成された複数のインダクタパターン導体を順次接続して形成され、一端同士が前記内部グランド電極を絶縁されて貫通する接続共通電極で接続された第１のインダクタ素子および第２のインダクタ素子と、前記誘電体層間に互いに対向して形成された、前記接続共通電極に接続されて前記内部グランド電極側に位置する第１グランド側容量電極および前記第１のインダクタ素子の他端に接続された第１ホット側容量電極の対からなる第１の信号ラインバリスタ素子と、前記誘電体層間に互いに対向して形成された、前記接続共通電極に接続されて前記内部グランド電極側に位置する第２グランド側容量電極および前記第２のインダクタ素子の他端に接続された第２ホット側容量電極の対からなる第２の信号ラインバリスタ素子と、前記第１グランド側容量電極と前記内部グランド電極との対からなる第１のグランドラインバリスタ素子および前記第２グランド側容量電極と前記内部グランド電極との対からなる第２のグランドラインバリスタ素子と、前記積層体の表面に形成された、前記第１のインダクタ素子の他端に接続された入力端子電極および前記第２のインダクタ素子の他端に接続された出力端子電極とを具備するノイズフィルタであって、前記第１の信号ラインバリスタ素子および前記第２の信号ラインバリスタ素子のバリスタ電圧は、前記第１のグランドラインバリスタ素子および前記第２のグランドラインバリスタ素子の少なくとも一方のバリスタ電圧よりも高いことを特徴とするものである。
【発明の効果】
【００１１】
本発明のノイズフィルタによれば、入力部と出力部との間に直列接続された第１のインダクタおよび第２のインダクタと、第１のインダクタと並列接続された第１の信号ラインバリスタと、第２のインダクタと並列接続された第２の信号ラインバリスタと、第１および第２のインダクタの接続点とグランド電位との間に接続されたグランドラインバリスタとを具備することから、第１のインダクタのインダクタンスおよび第１の信号ラインバリスタのキャパシタンスの並列共振による減衰極と、第２のインダクタのインダクタンスおよび第２の信号ラインバリスタのキャパシタンスの並列共振による減衰極とが得られるので、信号を阻止する周波数帯域と信号を通過する周波数帯域との周波数間隔を狭くすることができるようになり、信号の阻止と通過との選択性を良好にすることができる。
【００１２】
一方、上述した構成のままでは、減衰極を得るために入力部と出力部との間に第１の信号ラインバリスタおよび第２の信号ラインバリスタを接続していることにより、入力部から入力された静電気が出力部まで到達して出力されてしまうこととなるので、本発明のノイズフィルタにおいては、第１および第２の信号ラインバリスタのバリスタ電圧がグランドラインバリスタのバリスタ電圧よりも高くなるようにしている。このことにより、第１の信号ラインバリスタを通過した静電気は第２の信号ラインバリスタを通過するよりもグランドラインバリスタを通過してグランド電位に流れやすくなるので、入力部から入力された静電気が出力部から出力されにくいものとすることができる。
【００１３】
また、本発明の積層ノイズフィルタによれば、第１の信号ラインバリスタ素子および第２の信号ラインバリスタ素子のバリスタ電圧が、第１のグランドラインバリスタ素子および第２のグランドラインバリスタ素子の少なくとも一方のバリスタ電圧よりも高くなるようにしていることから、第１の信号ラインバリスタ素子を通過した静電気は第２の信号ラインバリスタ素子を通過するよりも、それよりバリスタ電圧の低い第１のグランドラインバリスタ素子および第２のグランドラインバリスタ素子を通過してグランド電位に流れやすくなるので、入力端子電極から入力された静電気が出力端子電極から出力されにくいものとすることができる。
【００１４】
そして、内部グランド電極を挟んで、第１のインダクタ素子は積層体の内部の積層方向の一方側に配置され、第２のインダクタ素子は積層体の内部の積層方向の他方側に配置されていることから、第１のインダクタ素子から積層体の内部の積層方向の他方側へ短絡しようとする静電気は内部グランド電極に流れやすくなるので、第１のインダクタ素子から第２のインダクタ素子への静電気の短絡を抑えて静電気が出力端子電極から出力されにくいものとすることができる。
【００１５】
その上で、接続共通電極が内部グランド電極を内部グランド電極と絶縁された状態で貫通するように形成されていることから、第１のインダクタ素子を迂回して接続共通電極に流れ込んだ静電気が積層体の側面に形成されている出力端子電極に向けて放出されても、その手前に設けられている内部グランド電極でその放出された静電気がトラップされやすくなるので、接続共通電極から出力端子電極への静電気の短絡を少なくした積層ノイズフィルタとすることができる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明のノイズフィルタについて添付図面を参照しつつ詳細に説明する。
【００１７】
図１は本発明のノイズフィルタの実施の形態の一例を示す回路図である。図１に示す本発明のノイズフィルタは、入力部Ｉｎと出力部Ｏｕｔとの間に直列接続された第１のインダクタＬ１および第２のインダクタＬ２と、第１のインダクタＬ１と並列接続された第１の信号ラインバリスタＣＲ１と、第２のインダクタＬ２と並列接続された第２の信号ラインバリスタＣＲ２と、第１および第２のインダクタＬ１，Ｌ２の接続点とグランド電位との間に接続されたグランドラインバリスタＣＲ３とから構成されるものである。
【００１８】
第１のインダクタＬ１および第１の信号ラインバリスタＣＲ１は、第１のインダクタＬ１のインダクタンスおよび第１の信号ラインバリスタＣＲ１のキャパシタンスの並列共振について、所望の周波数においてインピーダンスが極小になるように設計される。
【００１９】
また、第２のインダクタＬ２および第２の信号ラインバリスタＣＲ２は、第２のインダクタＬ２のインダクタンスおよび第２の信号ラインバリスタＣＲ２のキャパシタンスの並列共振について、所望の周波数においてインピーダンスが極小になるように設計される。
【００２０】
図２に、本発明のノイズフィルタと従来のノイズフィルタとについて、一定レベルの信号を０〜１ＧＨｚの周波数帯域で入力部Ｉｎに入力させたときに、出力部Ｏｕｔから出力される信号を測定した結果を線図で示す。比較例である従来のノイズフィルタとしては、図５に示す、入力部Ｉｎと出力部Ｏｕｔとの間に直列接続された２つのインダクタＬ１，Ｌ２と、入力部Ｉｎとグランド電位との間に接続されたバリスタＣ１と、出力部Ｏｕｔとグランド電位との間に接続されたバリスタＣ２と、２つのインダクタＬ１，Ｌ２の接続点とグランド電位との間に接続されたバリスタＣ３とを具備するものを用意した。
【００２１】
図２はノイズフィルタの減衰特性を示す線図である。図２において、横軸は周波数（単位：ＭＨｚ）を、縦軸は信号の減衰量（単位：ｄＢ）を表しており、実線の特性曲線Ｘは本発明のノイズフィルタの減衰特性の例を示し、破線の特性曲線Ｙは従来のノイズフィルタの減衰特性の例を示す。
【００２２】
図２に示す結果から分かるように、本発明のノイズフィルタは、従来のノイズフィルタに比べて、900ＭＨｚ付近で信号が大きく減衰していることから、ここでインピーダンスが大きく低下していることが分かる。これは、第１のインダクタＬ１のインダクタンスおよび第１の信号ラインバリスタＣＲ１のキャパシタンスの並列共振と、第２のインダクタＬ２のインダクタンスおよび第２の信号ラインバリスタＣＲ２のキャパシタンスの並列共振とによるものである。すなわち、本発明のノイズフィルタは、インダクタンス−キャパシタンスの並列共振による減衰極が２組得られるので、信号を阻止する周波数帯域と信号を通過する周波数帯域との周波数間隔を狭くすることができるようになり、信号の阻止と通過との選択性を良好にすることができることが分かる。なお、本例のノイズフィルタにおいては、第１のインダクタＬ１のインダクタンスおよび第１の信号ラインバリスタＣＲ１のキャパシタンスの並列共振の周波数と、第２のインダクタＬ２のインダクタンスおよび第２の信号ラインバリスタＣＲ２のキャパシタンスの並列共振の周波数とが同じになるように設計し、900ＭＨｚ付近のインピーダンスをより低いものとしている。
【００２３】
また、本発明のノイズフィルタは、上述した構成のままでは、減衰極を得るために入力部Ｉｎと出力部Ｏｕｔとの間に第１の信号ラインバリスタＣＲ１および第２の信号ラインバリスタＣＲ２を接続していることにより、入力部Ｉｎから入力された静電気が出力部Ｏｕｔまで到達して出力されてしまうので、本発明のノイズフィルタにおいては、第１および第２の信号ラインバリスタＣＲ１，ＣＲ２のバリスタ電圧がグランドラインバリスタＣＲ３のバリスタ電圧よりも高くなるようにしている。このことにより、第１の信号ラインバリスタＣＲ１を通過した静電気は第２の信号ラインバリスタＣＲ２を通過するよりも、これよりバリスタ電圧が低いグランドラインバリスタＣＲ３を通過してグランド電位に流れやすくなるので、入力部Ｉｎから入力された静電気が出力部Ｏｕｔから出力されにくいものとすることができる。なお、バリスタのバリスタ電圧とは、印加電圧を上げていったときに抵抗値が急激に低下する最小の電圧のことをいう。
【００２４】
次に、本発明の積層ノイズフィルタについて添付図面を参照しつつ詳細に説明する。
【００２５】
図３は本発明の積層ノイズフィルタ10の実施の形態の一例を示す外観斜視図であり、図４は図３に示す積層ノイズフィルタ10の分解斜視図である。これらの図に示す本発明の積層ノイズフィルタ10は、積層体１、入力端子電極11、出力端子電極12、内部グランド電極２、第１のインダクタ素子３、第２のインダクタ素子４、接続共通電極５、第１の信号ラインバリスタ素子６、第２の信号ラインバリスタ素子７、グランドラインバリスタ素子８を備えたものである。
【００２６】
積層体１は、バリスタ機能を有する複数の長方形状の誘電体層１ａ〜１ｍが積層されてなる直方体状の誘電体ブロックである。バリスタ機能を有する誘電体層１ａ〜１ｍは、例えば、酸化亜鉛等のセラミックスを主成分とする誘電体材料によって１層あたり５μｍ〜300μｍの厚みで形成されたものである。なお、最表面に位置する誘電体層１ａ，１ｍは保護層としての機能も有するものとするために、他の誘電体層１ｂ〜１ｌよりも厚くすることが好ましい。
【００２７】
入力端子電極11、出力端子電極12およびグランド端子電極13は、積層体１の側面側の表面に積層方向に渡って、例えば、Ｃｕ，ＡｇまたはＡｇ系合金を主成分とする導電性材料を用いて10μｍ〜70μｍの厚みで形成されたものである。
【００２８】
なお、本例の積層ノイズフィルタ10は、入力端子電極11および出力端子電極12がそれぞれ積層体１の同一側面内に４つ形成されており、対向する入力端子電極11と出力端子電極12との間にそれぞれ独立するフィルタ機能を有した多連型の構成としている。
【００２９】
内部グランド電極２は、誘電体層間１ｇ−１ｈに入力端子電極11、出力端子電極12およびグランド端子電極13との絶縁が確保されるように誘電体層１ｈを若干内側に小さくした長方形状に形成されており、一部が積層体１の側面に引き出され、積層体１の側面に形成されたグランド端子電極13と電気的に接続された内部導体である。本発明の積層ノイズフィルタ10の積層体１の内部に形成された内部導体は、例えば、Ｃｕ、ＡｕまたはＡｇ系合金を主成分とする導電体材料を用いて10μｍ〜70μｍの厚みで形成されたものである。
【００３０】
第１のインダクタ素子３は、内部グランド電極２を挟んで積層体１の内部の一方側、本例では上側に、誘電体層間１ｂ−１ｃ，１ｃ−１ｄ，１ｄ−１ｅに形成された複数の内部導体のインダクタパターン導体３ａ〜３ｃを、各インダクタパターン導体３ａ〜３ｃ間の誘電体層１ｃ，１ｄに形成された貫通導体３ｄ〜３ｅで順次接続して形成されたものである。
【００３１】
第２のインダクタ素子４は、内部グランド電極２を挟んで積層体１の内部の他方側、本例では下側に、誘電体層間１ｊ−１ｋ，１ｋ−１ｌに形成された複数の内部導体のインダクタパターン導体４ａ，４ｂを、各インダクタパターン導体４ａ，４ｂ間の誘電体層１ｋに形成された貫通導体４ｃで順次接続することにより形成されたものである。
【００３２】
なお、これら貫通導体３ｄ〜３ｆ，４ｃの材料としては、内部導体と同じ導電性材料を用いることができる。
【００３３】
そして、これら第１のインダクタ素子３および第２のインダクタ素子４は、第１のインダクタ素子３の一端３ｘと、第２のインダクタ素子４の一端４ｘとが、誘電体層１ｅ〜１ｊに形成された、内部グランド電極２を絶縁されて貫通する、貫通導体５ａ〜５ｆからなる接続共通電極５で接続されている。
【００３４】
また、第１のインダクタ素子３は、他端３ｙが内部導体の引出し電極３ｍおよび貫通導体３ｎを介して入力端子電極11と電気的に接続されており、第２のインダクタ素子４は、他端４ｙが内部導体の引出し電極４ｍおよび貫通導体４ｎを介して出力端子電極12と電気的に接続されている。
【００３５】
以上の第１のインダクタ素子３および第２のインダクタ素子４は、インダクタパターン導体３ａ〜３ｃ，４ａ，４ｂを図４に示すような巻線状にすることにより、磁束密度を高めて効率よく高インダクタンスが得られるものとなっている。
【００３６】
第１の信号ラインバリスタ素子６は、誘電体層間１ｈ−１ｉ，１ｉ−１ｊに互いに対向して形成された、接続共通電極５に接続されて内部グランド電極２側に位置する、内部導体の第１グランド側容量電極６ａと、第１のインダクタ素子３の他端３ｙに引出し電極３ｍ、貫通導体３ｎおよび入力端子電極11を介して接続された内部導体の第１ホット側容量電極６ｂとの対で、バリスタ機能を有する誘電体層、本例では誘電体層１ｉを挟んで構成されているものである。
【００３７】
以上のような構成の第１の信号ラインバリスタ素子６は、入力端子電極11に入力した静電気が第１ホット側容量電極６ｂまで到達してバリスタ電圧以上の電圧が印加されたときに誘電体層１ｉの抵抗値が急激に下がり、静電気が第１グランド側容量電極６ａへと流れるものとなっている。
【００３８】
第２の信号ラインバリスタ素子７は、誘電体層間１ｅ−１ｆ，１ｆ−１ｇに互いに対向して形成された、接続共通電極５に接続されて内部グランド電極２側に位置する、内部導体の第２グランド側容量電極７ａと、第２のインダクタ素子４の他端４ｙに引出し電極４ｍ、貫通導体４ｎおよび出力端子電極12を介して接続された内部導体の第２ホット側容量電極７ｂとの対で、バリスタ機能を有する誘電体層、本例では誘電体層１ｆを挟んで構成されているものである。
【００３９】
そして、第１のグランドラインバリスタ素子８は、バリスタ機能を有する誘電体層１ｈを間に挟んだ第１グランド側容量電極６ａと内部グランド電極２との対からなり、第２のグランドラインバリスタ素子９は、バリスタ機能を有する誘電体層１ｇを間に挟んだ第２グランド側容量電極７ａと内部グランド電極２との対からなるものである。なお、本例では、第１のグランドラインバリスタ素子８を積層体１の内部の積層方向の他方側（内部グランド電極２の下側）に配置し、第２のグランドラインバリスタ素子９を積層体１の内部の積層方向の一方側（内部グランド電極２の上側）に配置しているが、これらの配置を入れ替えて、第１のグランドラインバリスタ素子８を第１のインダクタ素子３と同じく積層体１の内部の積層方向の一方側（内部グランド電極２の上側）に配置し、第２のグランドラインバリスタ素子９をだ意２のインダクタ層４と同じく積層体１の内部の積層方向の他方側（内部グランド電極２の下側）に配置してもよい。
【００４０】
以上のような構成の第１のグランドラインバリスタ素子８および第２のグランドラインバリスタ素子９は、静電気が第１グランド側容量電極６ａまで到達してバリスタ電圧以上の電圧が印加されたときに誘電体層１ｈの抵抗値が急激に下がり、静電気が内部グランド電極２へと流れるものとなっている。
【００４１】
本発明の積層ノイズフィルタ10は、上述した構成とすることにより、図１の回路図に示すような等価回路を構成するものであり、第１の信号ラインバリスタ素子６は、第１グランド側容量電極６ａおよび第１ホット側容量電極６ｂが互いに対向する部分でキャパシタンスが得られるものとなり、第２の信号ラインバリスタ素子７は、第２グランド側容量電極７ａおよび第２ホット側容量電極７ｂが互いに対向する部分でキャパシタンスが得られるものとなっている。これらの対向する部分の面積を広く設計すると、図２に示す特性曲線Ｘの900ＭＨｚ付近に得られる共振点を低周波側へ移動させることになり、対向する部分の面積を狭く設計すると、この共振点は高周波側へ移動することになる。
【００４２】
一方、上述した構成のままでは、減衰極を得るために入力端子電極11と出力端子電極12との間に第１の信号ラインバリスタ素子６および第２の信号ラインバリスタ素子７を接続していることにより、入力端子電極11に入力された静電気が、第１の信号ラインバリスタ素子６および第２の信号ラインバリスタ素子７の抵抗値を低下させてこれらを通過し、出力端子電極12まで到達して出力されてしまう。そこで、本発明の積層ノイズフィルタ10においては、第１の信号ラインバリスタ素子６および第２の信号ラインバリスタ素子７のバリスタ電圧が、第１のグランドラインバリスタ素子８および第２のグランドラインバリスタ素子９の少なくとも一方のバリスタ電圧よりも高くなるようにしており、このことにより、第１の信号ラインバリスタ素子６を通過した静電気は第２の信号ラインバリスタ素子７を通過するよりも、それよりバリスタ電圧が低い第１のグランドラインバリスタ素子８および第２のグランドラインバリスタ素子９を通過してグランド電位に流れやすくなるので、入力端子電極11から入力された静電気が出力端子電極12から出力されにくいものとなっている。また、第１の信号ラインバリスタ素子６および第２の信号ラインバリスタ素子７のバリスタ電圧を第１のグランドラインバリスタ素子８および第２のグランドラインバリスタ素子９のいずれのバリスタ電圧よりも高くなるようにしておけば、静電気のグランド電位への流れやすさを向上させることができる。
【００４３】
本発明の積層ノイズフィルタ10においては、第１グランド側容量電極６ａと内部グランド電極２とが対向する部分の面積、および第２グランド側容量電極７ａと内部グランド電極２とが対向する部分の面積を、第１グランド側容量電極６ａと第１ホット側容量電極６ｂとが対向する面積、および第２グランド側容量電極７ａと第２ホット側容量電極７ｂとが対向する面積よりも広く、かつ誘電体層１ｆ〜１ｉの厚みを等しく設計することにより、第１の信号ラインバリスタ素子６および第２の信号ラインバリスタ素子７のバリスタ電圧を30Ｖ以上とし、第１のグランドラインバリスタ素子８および第２のグランドラインバリスタ素子９のバリスタ電圧を20Ｖ以下とすることにより、最大２ｋＶのパルス電圧を加えたときに出力される電圧の最大値を150Ｖ以下にすることができた。なお、第１および第２のグランドラインバリスタ素子６，７のバリスタ電圧は、対向する電極間の距離（対向する電極間の誘電体層の厚み）を小さくすることによっても低くすることが可能である。
【００４４】
また、本発明の積層ノイズフィルタ10は、第１の信号ラインバリスタ素子６、第２の信号ラインバリスタ素子７およびグランドラインバリスタ素子８のそれぞれのバリスタ電圧が、同じ誘電体材料からなる積層体１内に形成する電極が対向する部分で得られるものであるため、第１の信号ラインバリスタ素子６およびグランドラインバリスタ素子８のバリスタ電圧の比、ならびに第２の信号ラインバリスタ素子７およびグランドラインバリスタ素子８のバリスタ電圧の比について設計しやすいものとなっている。
【００４５】
また、本発明の積層ノイズフィルタ10は、第１のインダクタ素子３は、内部グランド電極２を挟んで積層体１の内部の積層方向の一方側（図４に示す例では上側）に配置され、第２のインダクタ素子４は、内部グランド電極２を挟んで積層体１の内部の積層方向の他方側（図４に示す例では下側）に配置されていることから、第１のインダクタ素子３から積層体１の内部の積層方向の他方側へ短絡しようとする静電気は内部グランド電極２に流れやすくなるので、第１のインダクタ素子３から第２のインダクタ素子４への静電気の短絡を抑えて、入力端子電極11から入力された静電気を出力端子電極12から出力されにくいものとすることができる。
【００４６】
その上で、接続共通電極５が内部グランド電極２を絶縁されて貫通するように、具体的には内部グランド電極２に設けた電極非形成領域２ｓを内部グランド電極２の導体と所定の間隔を空けて貫通して形成されていることから、第１のインダクタ素子３を迂回して接続共通電極５に流れ込んだ静電気が積層体１の側面に形成されている出力端子電極12に向けて放出されても、その手前に設けられている内部グランド電極２でその放出された静電気がトラップされやすくなるので、本発明の積層ノイズフィルタ10は接続共通電極５から出力端子電極12への静電気の短絡を少なくしたものとすることができる。このため、接続共通電極５および内部グランド電極２の非電極形成領域２ｓは、入力端子電極11と出力端子電極12との中間地点に配置することがより好ましい。
【００４７】
本発明の積層ノイズフィルタ10は、例えば以下に示す方法により製造される。
【００４８】
本発明の積層ノイズフィルタ10の製造方法は、基本的には、所定の内部導体および貫通導体に対応する導体ペーストのパターンを有した複数の誘電体グリーンシートを積層して成る積層シートを作製する第１工程と、積層シートを切断して直方体状の複数の個片に分離する第２工程と、個片の積層シートを焼成することにより焼結させて各内部導体および貫通導体を有する直方体状の積層体１を作製する第３工程と、積層体１の側面に導体ペーストを塗布し焼き付けて入力端子電極11および出力端子電極12を形成する第４工程とを備えるものである。
【００４９】
第１工程において、誘電体グリーンシートは、焼成後にバリスタ機能を有する誘電体層となるものであり、例えば、酸化亜鉛等の金属酸化物の粉末に適当な有機溶剤および有機バインダ等を添加・混合して誘電体セラミック・スラリーを作製し、この誘電体セラミック・スラリーを例えばドクターブレード法等によって所定形状・所定厚みに形成することにより作製するものである。また、導体ペーストは、焼成後に各電極や貫通導体を形成する導体となるものであり、例えば、Ｃｕ，ＡｇまたはＡｇ系合金を主成分とする導体材料の粉末に適当な有機溶剤および有機バインダ等を添加・混合することにより作製するものである。内部導体に対応する導体ペーストのパターンは、例えばスクリーン印刷法等により各電極として適当な所定形状・所定厚みに塗布して形成するものである。貫通導体に対応する導体ペーストのパターンは、例えば金型等を用いて誘電体グリーンシートの所定箇所を打ち抜くことにより貫通孔を形成し、スクリーン印刷法等によりこの貫通孔に導体ペーストを充填させることによって形成するものである。
【００５０】
そして、上述した導体ペーストのパターンが形成された誘電体グリーンシートを積層して互いに密着させることにより、積層シートを作製する。
【００５１】
第２工程において、積層シートは、縦横の並びに複数配置した積層ノイズフィルタ10に対応する個片の領域の境界線に沿って、例えばダイシング・ソー等の切断刃を用いて切断することにより、複数の個片へ分離するものである。
【００５２】
第３工程において、焼成する温度は、上述した材料を用いる場合は、例えば最大温度900℃〜950℃に設定するものである。
【００５３】
第４工程において、入力端子電極11および出力端子電極12を形成する導体ペーストは、Ｃｕ，ＡｇまたはＡｇ系合金を主成分とする導体材料の粉末に適当な有機溶剤および有機バインダ等を添加・混合することにより作製するものである。また、入力端子電極11および出力端子電極12の表面は、ＮｉおよびＳｎ等の金属膜をめっき処理によりめっき膜として形成しておくことが好ましい。
【００５４】
なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更，改良等が可能である。
【００５５】
例えば、上述した実施の形態の例においては、積層ノイズフィルタ10は、４つのフィルタ機能を有した多連型の構成としているが、１つのフィルタ機能を有したものとしてもよいことは言うまでもない。
【００５６】
また、上述した実施の形態の例においては、インダクタパターン導体３ａ〜３ｃ，４ａ，４ｂは巻線状としているが、これらは必要とするインダクタンスが得られるパターンであれば、例えば直線状に形成しても構わない。
【００５７】
また、上述した実施の形態の例においては、第１のインダクタＬ１のインダクタンスおよび第１の信号ラインバリスタＣＲ１のキャパシタンスの並列共振の周波数と、第２のインダクタＬ２のインダクタンスおよび第２の信号ラインバリスタＣＲ２のキャパシタンスの並列共振の周波数とが同じになるように設計しているが、広い範囲でインピーダンスの低い周波数帯域を得る必要があるときなどには、これら２つの並列共振の周波数を異ならせるとよい。
【図面の簡単な説明】
【００５８】
【図１】本発明のノイズフィルタの回路図である。
【図２】ノイズフィルタの減衰特性を示す線図である。
【図３】本発明の積層ノイズフィルタの実施の形態の一例を示す外観斜視図である。
【図４】図１に示す積層体の分解斜視図である。
【図５】従来のノイズフィルタの一例を示す回路図である。
【符号の説明】
【００５９】
ＣＲ１・・・第１の信号ラインバリスタ
ＣＲ２・・・第２の信号ラインバリスタ
ＣＲ３・・・グランドラインバリスタ
Ｌ１・・・第１のインダクタ
Ｌ２・・・第２のインダクタ
Ｉｎ・・・入力部
Ｏｕｔ・・・出力部
１・・・積層体
１ａ〜１ｍ・・・誘電体層
２・・・内部グランド電極
３・・・第１のインダクタ素子
３ａ〜３ｃ・・・インダクタパターン導体（第１のインダクタ素子）
３ｄ〜３ｅ・・・貫通導体（第１のインダクタ素子）
４・・・第２のインダクタ素子
４ａ，４ｂ・・・インダクタパターン導体（第２のインダクタ素子）
４ｃ・・・貫通導体（第２のインダクタ素子）
５・・・接続共通電極
５ａ〜５ｆ・・・貫通導体（接続共通電極）
６・・・第１の信号ラインバリスタ素子
６ａ・・・第１グランド側容量電極
６ｂ・・・第１ホット側容量電極
７・・・第２の信号ラインバリスタ素子
７ａ・・・第２グランド側容量電極
７ｂ・・・第２ホット側容量電極
８・・・グランドラインバリスタ素子
10・・・積層ノイズフィルタ
11・・・入力端子電極
12・・・出力端子電極
【図１】
0004741566.tif 000002
【図２】
0004741566.tif 000003
【図３】
0004741566.tif 000004
【図４】
0004741566.tif 000005
【図５】
0004741566.tif 000006