(57)【特許請求の範囲】
【請求項１】
交流電路に接続される主回路と、前記主回路を開閉する開閉部と、前記主回路に流れる漏電電流に基づいて出力電流を発生する二次巻線とテスト電流により付勢されたとき前記二次巻線に出力電流を発生させる三次巻線とを備えた零相変流器と、テスト操作時に前記三次巻線に前記テスト電流を供給するテスト回路と、前記零相変流器の二次巻線の出力電流に基づいて出力信号を発生する漏電検出回路と、前記漏電検出回路の出力信号に基づいて駆動され前記開閉部を引外して前記主回路を遮断する引外し装置と、前記漏電検出回路と前記引外し装置とに電力を供給する電源回路と、ブリッジ接続された複数個の整流ダイオードにより構成され前記主回路に印加された交流電圧を全波整流して直流電圧を出力する全波整流回路とを備え、前記電源回路は、前記全波整流回路から出力された前記直流電圧の供給を受けて発生した所定の直流制御電圧を前記漏電検出回路と前記引外し装置とに供給し、前記テスト回路は、前記全波整流回路を構成する前記複数個の整流ダイオードのうちの少なくとも１個の整流ダイオードの通電電流若しくは印加電圧を検出することにより前記主回路に流れる交流電流の位相と同期した位相の電流を生成し、この生成した電流を前記テスト電流として前記三次巻線に供給することを特徴とする漏電遮断器。
【請求項２】
前記主回路は三相交流電圧が印加される三相電路により構成され、前記全波整流回路は三相全波整流回路により構成され、前記テスト回路は、前記三相全波整流回路の正極側アームを構成する複数個の整流ダイオードのうち任意の２つの相に夫々接続された２個の整流ダイオードの通電を検出する正極側検出器と、前記三相全波整流回路の負極側アームを構成する複数個の整流ダイオードのうちの前記任意の２つの相以外の一つの相と前記任意の２つの相のうちの何れかの一つの相とに夫々接続された２個の整流ダイオードの通電を検出する負極側検出器と、前記正極側検出器による前記通電の検出と前記負極側検出器による前記通電の検出とが同時に行われているときとそれ以外のときとに同期して前記直流制御電圧をスイッチングすることにより前記テスト電流を生成するテスト電流駆動回路とを備えたことを特徴とする請求項１に記載の漏電遮断器。
【請求項３】
前記正極側検出器及び前記負極側検出器は、前記整流ダイオードの通電時に導通状態が変化するスイッチング素子を有するフォトカプラにより夫々構成され、前記テスト電流駆動回路は、前記夫々のフォトカプラのスイッチング素子を直列に接続した回路を介して入力される駆動信号に基づいて前記直流制御電圧をスイッチングすることを特徴とする請求項２に記載の漏電遮断器。
【請求項４】
前記負極側検出器は、前記三相全波整流回路の負極側アームを構成する複数個の整流ダイオードのうち任意の２つの相に接続された２個の整流ダイオードの通電電流の少なくとも一部がベース電流として供給されたとき導通する第１のトランジスタを備え、前記正極側検出器は、前記三相全波整流回路の正極側アームを構成する複数個の整流ダイオードのうちの前記任意の２つの相以外の一つの相と前記任意の２つの相のうちの何れかの一つの相とに接続された２個の整流ダイオードに印加される電圧に基づいてベース電流が供給され且つ前記第１のトランジスタの導通時に導通する第２のトランジスタを備え、前記テスト電流駆動回路は、前記第２のトランジスタの導通状態に基づいて前記直流制御電圧をスイッチングすることにより前記テスト電流を生成することを特徴とする請求項２に記載の漏電遮断器。
【請求項５】
前記テスト回路は、前記全波整流回路の負極側アームを構成する複数個の整流ダイオードのうちの任意の２つの相に接続された２個の整流ダイオードの夫々の通電電流の少なくとも一部がベース電流として供給されたとき導通する夫々のトランジスタと、前記夫々のトランジスタの導通状態に基づいて前記直流制御電圧をスイッチングすることにより前記テスト電流を生成すると共に、前記２個の整流ダイオードのうち何れか一つの整流ダイオードが導通状態にあるときは、もう一方の整流ダイオードの導通状態を伝える信号を所定の時間だけ抑制するテスト電流駆動回路とを備えたことを特徴とする請求項１に記載の漏電遮断器。
【請求項６】
前記テスト回路は、前記全波整流回路の負極側アームを構成する複数個の整流ダイオードのうちの何れか一つの整流ダイオードの通電を検出して出力信号を発生する検出回路を備え、前記検出回路により発生された出力信号に基づいて前記電源回路により発生された前記直流制御電圧をスイッチングすることにより前記テスト電流を生成することを特徴とする請求項１に記載の漏電検出器。
【請求項７】
前記検出回路は、前記全波整流回路の何れか一つの負極側アームを構成する整流ダイオードと前記全波整流回路の負極側出力端子との間にベース及びエミッタが直列に挿入され前記整流ダイオードの通電電流のうちの少なくとも一部をベース電流として駆動されるトランジスタを備え、前記トランジスタのコレクタ電流を、前記出力信号とすることを特徴とする請求項６に記載の漏電遮断器。
【請求項８】
前記電源回路は、前記全波整流回路により出力された直流電圧を所定の電圧に降圧した直流電圧を前記直流制御電圧として前記漏電検出回路と前記引外し装置とに供給し、前記テスト回路は、前記直流制御電圧をスイッチングして前記テスト電流を生成することを特徴とする請求項１乃至７の何れか一項に記載の漏電遮断器。
【請求項９】
前記直流制御電圧の供給により前記漏電検出回路と前記引外し装置に流れる電流を平滑化する平滑コンデンサと、前記テスト操作時に前記平滑コンデンサの電荷が前記テスト電流として消費されるのを阻止するダイオードとを備えたことを特徴とする請求項１乃至８の何れか一項に記載の漏電遮断器。
【請求項１０】
前記漏電検出回路の出力に基づいて前記引外し装置が駆動される間、前記テスト回路に於ける前記テスト電流の生成機能を停止させることを特徴とする請求項１乃至９の何れか一項に記載の漏電遮断器。
【請求項１１】
前記引外し装置が駆動された後、所定の時間、前記テスト回路に於ける前記停止されたテスト電流の生成機能の復帰に時間遅れを持たせるようにしたことを特徴とする請求項１０に記載の漏電遮断器。
【請求項１２】
前記テスト回路は、前記テスト操作時に所定の時間のみ前記テスト電流を生成させるワンパルス回路を備えたことを特徴とする請求項１乃至９の何れか一項に記載の漏電遮断器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、配電系統等の交流電路に流れる漏電電流を検出して交流電路を遮断し漏電事故を未然に防ぐようにした漏電遮断器に関するものである。
【背景技術】
【０００２】
周知のように、漏電遮断器は、交流電路に接続される主回路と、この主回路を開閉する開閉機構を備えた開閉部と、主回路に流れる漏電電流を検出する漏電検出回路と、漏電検出回路が漏電電流を検出したときに開閉部の開閉機構を引外して主回路を遮断する引外し装置と、漏電検出回路にテスト電流を流して漏電引外し機能の動作確認を行うためのテスト回路等を備えている。
【０００３】
従来の一般的な漏電遮断器は、主回路の２相の電路から漏電検出回路及び引外し装置の電源を得ており、又、テスト回路についても主回路の２相の整流前の交流電圧から電源を得ており、この電源から抵抗で所定の値に抑制したテスト電流をテスト回路に流すように構成されている（例えば、特許文献１参照）。
【０００４】
又、別の従来の漏電遮断器は、主回路である三相電路の全てから漏電検出回路及び引外し装置の電源供給を受けるように構成し、更に、三相電路に印加されている三相交流電圧を整流して得た直流電圧を電源として抵抗により所定の値に抑制したテスト電流をテスト回路に流し、このテスト電流のリップル成分を用いて漏電検出回路を作動させることにより、１相が欠相した状態でも漏電保護機能を維持し、更にテスト動作も可能となるように構成されている（例えば、特許文献２参照）。
【０００５】
更に、別の従来の漏電遮断器として、特許文献２と同様に１相が欠相した状態でも漏電保護機能及びテスト動作が可能となるように、主回路の三相電路全てから漏電検出回路及び引外し装置の電源供給を受けるように構成すると共に、三相電路の三相交流電圧を全波整流した後の直流電圧を電源として動作する低周波の発振器を設け、この発振器の出力電流をテスト電流としてテスト回路に流すように構成されている（例えば、特許文献３参照）。
【０００６】
【特許文献１】特開平５−１８２５７９号公報
【特許文献２】特開２００７−１４９６０３号公報
【特許文献３】特開２００６−３０２６０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載された従来の漏電遮断器の場合、三相電路で使用する場合であっても、三相のうち２相のみからしか電源供給されない為、その２相の何れかに欠相が生じた場合は漏電保護機能を失う可能性がある。又、テスト回路に流すテスト電流を所定の電流値に制限する抵抗とテストスイッチに主回路電圧が印加されるため、その抵抗とテストスイッチに絶縁耐圧を確保させる必要があり、テスト回路の小形化が困難となっていた。
【０００８】
又、特許文献２の実施の形態１に記載された従来の漏電遮断器の場合、テスト電流は直流成分が主体であって交流成分が極めて少なく、従ってこのテスト電流による零相変流器からの出力は、通常の正弦波交流電流による零相変流器の出力と比べ非常に小さく、テスト動作させるためのテスト電流を非常に大きな電流とする必要がある。又、テスト電流は、三相全波整された電流であり、主回路の周波数の３倍の基本周波数を有する第３次高調波の電流となる。その結果、漏電検出回路に一般的に組み込まれている高調波除去用のローパスフィルターの影響により、テスト動作に必要なテスト電流を更に大きな電流とする必要があるという課題があった。
【０００９】
更に、特許文献２の実施の形態２に記載された従来の漏電遮断器の場合、テスト電流の基本周波数は主回路電流の周波数と同一となり、テスト電流の交流成分も非常に大きくなるが、整流後の電圧は必ず１相が欠けた整流波形となり、漏電検出回路の電源として用いる為には十分な平滑手段が必要となる。又、半波整流回路を用いているので、片側のアームのみに設けられる２つの整流ダイオードは逆電圧が抑制されない為、交流側の各相にサージアブソーバ等を用いて個別に過電圧を抑制するか、非常に耐圧の高い整流ダイオードを選定しなければならないといった課題があった。
【００１０】
又、特許文献３に記載された従来の漏電遮断器に於いては、主回路電流の位相と発振器により発生させるテスト電流の位相とが同期していない場合、漏電を検出する時間にばらつきが生じたり、主回路に漏電引外しにまで至らない程度の常時漏電電流が流れている状態でのテスト動作を行なった場合には、テスト電流と常時漏電電流の合成電流にうねり（ビート）が生じ、テスト電流による漏電引外し機能の動作確認が不安定となる課題があった。
【００１１】
この発明は、上述のような課題を解決するためになされたもので、漏電検出回路及び引外し装置に安定した電源を供給すると共に安定したテスト動作が可能な漏電遮断器を得ることを目的としたものである。
【課題を解決するための手段】
【００１２】
この発明による漏電遮断器は、交流電路に接続される主回路と、前記主回路を開閉する開閉部と、前記主回路に流れる漏電電流に基づいて出力電流を発生する二次巻線とテスト電流により付勢されたとき前記二次巻線に出力電流を発生させる三次巻線とを備えた零相変流器と、テスト操作時に前記三次巻線に前記テスト電流を供給するテスト回路と、前記零相変流器の二次巻線の出力電流に基づいて出力信号を発生する漏電検出回路と、前記漏電検出回路の出力信号に基づいて駆動され前記開閉部を引外して前記主回路を遮断する引外し装置と、前記漏電検出回路と前記引外し装置とに電力を供給する電源回路と、ブリッジ接続された複数個の整流ダイオードにより構成され前記主回路に印加された交流電圧を全波整流して直流電圧を出力する全波整流回路とを備え、前記電源回路は、前記全波整流回路から出力された前記直流電圧の供給を受けて発生した所定の直流制御電圧を前記漏電検出回路と前記引外し装置とに供給し、前記テスト回路は、前記全波整流回路を構成する前記複数個の整流ダイオードのうちの少なくとも１個の整流ダイオードの通電電流若しくは印加電圧を検出することにより前記主回路に流れる交流電流の位相と同期した位相の電流を生成し、この生成した電流を前記テスト電流として前記三次巻線に供給することを特徴とするものである。
【００１３】
この発明に於いて、「漏電」とは地絡を含み、「漏電電流」とは地絡電流を含むものである。
【発明の効果】
【００１４】
この発明による漏電遮断器によれば、電源回路は、全波整流回路から出力された直流電圧の供給を受けて発生した所定の直流制御電圧を漏電検出回路と引外し装置とに供給し、テスト回路は、全波整流回路を構成する複数個の整流ダイオードのうちの少なくとも１個の整流ダイオードの通電電流若しくは印加電圧を検出することにより主回路に流れる交流電流の位相と同期した位相の電流を生成し、この生成した電流をテスト電流として零相変流器の三次巻線に供給するので、安定した漏電検出回路及び引外し装置の動作が得られると共に、安定したテスト動作を行なうことができる。
【発明を実施するための最良の形態】
【００１５】
実施の形態１．
図１は、この発明の実施の形態１による漏電遮断器を示す回路図である。図１に於いて、漏電遮断器１は、電源側接続端子２と負荷側接続端子３とを接続するＲ相、Ｓ相、Ｔ相の各電路からなる主回路４と、この主回路４を開閉する開閉部５と、主回路４の全相の導体により貫通され、主回路４に流れる漏電又は地絡事故電流（以下、単に、漏電電流と称する）を検出して二次巻線６ａから検出電流を出力する零相変流器６と、この零相変流器６の二次巻線６ａの検出電流を監視して漏電又は地絡（以下、単に、漏電と称する）の有無を判定する漏電検出回路７と、漏電発生時に漏電検出回路７の出力信号により開閉部５の開閉機構を引外して主回路４を遮断する引外し装置８及び漏電検出回路７に電力を供給する電源回路９と、後述するテスト回路とを備えている。漏電遮断器１は、電源側接続端子２と負荷側接続端子３とにより、漏電を検出すべき三相交流電路（図示せず）に接続される。
【００１６】
漏電遮断器１に設けられた三相全波整流回路１０は、６個の整流ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６で構成されるもので、主回路４の三相交流電圧を整流して電源回路９に電力を供給する。尚、三相全波整流回路１０の交流側は、インピーダンス素子１１を介して主回路４のＲ相、Ｓ相、Ｔ相の各電路に夫々接続され、直流側には電圧抑制素子１２が接続されている。
【００１７】
電圧抑制素子１２は、三相全波整流回路１０の各相の正極側アームと負極側アームを夫々構成する２個の整流ダイオードＤ１とＤ４、Ｄ２とＤ５、Ｄ３とＤ６の夫々に対し並列に接続されており、サージやインパルス等の過電圧から、これらの６個の整流ダイオードＤ１〜Ｄ６全てに対する逆電圧を抑制し、又、三相全波整流回路１０も含めた漏電遮断器１の内部回路全体を保護するものである。
【００１８】
電源回路９は、三相全波整流回路１０により全波整流された直流電圧ＶＤが供給され、この直流電圧ＶＤを所定の直流制御電圧ＶＳに降圧して制御電源端子から漏電検出回路７に供給する。
【００１９】
次に、漏電のテスト動作を行うテスト回路について説明する。漏電のテスト動作は、零相変流器６に設けられた三次巻線６ｂにテスト電流を通電することにより漏電引外しを行うものであり、そのテスト電流は、電源回路９により降圧された直流制御電圧ＶＳをテスト電流駆動回路１３のスイッチング動作により発生される。テスト電流駆動回路１３のスイッチング動作は、ＡＮＤ回路１４の出力によって行われ、このＡＮＤ回路１４には正極側検出器１５と負極側検出器１６の各々の検出信号が入力される。テスト電流駆動回路１３は、テストスイッチ１７が操作員によりオン操作されることによりテスト電流を発生させる動作を行なう。
【００２０】
ここで、正極側検出器１５は、三相全波整流回路１０の正極側アームを構成するＲ相、Ｓ相の２つの相の整流ダイオードＤ１、Ｄ２の導通を検出することができる正極側導体に配置されている。又、負極側検出器１６は、三相全波整流回路１０の負極側アームのうち、整流ダイオードＤ１、Ｄ２に対応するＲ相、Ｓ相の２つの相のうちの一方の相に対応する相であるＳ相の整流ダイオードＤ５と、整流ダイオードＤ１、Ｄ２に対応する２つの相以外の相に対応する相であるＴ相の整流ダイオードＤ６の導通を検出することができる負極側導体に配置されている。
【００２１】
正極側検出器１５、負極側検出器１６、ＡＮＤ回路１４、及びテスト電流駆動回路１３、テストスイッチ１７は、この発明の実施の形態１に係る漏電遮断器１のテスト回路を構成している。
【００２２】
尚、正極側検出器１５は、三相全波整流回路１０の正極側アームの任意の２つの相の整流ダイオードの導通を検出できる正極側導体に配置されれば良く、又、負極側検出器１６は、正極側検出器１５が導通を検出する正極側アームの２つの相のうちの一方の相に対応する負極側アームの相の整流ダイオードと、正極側検出器１５が導通を検出する正極側アームの２つの相以外の相に対応する負極側アームの相の整流ダイオードとの導通を検出できる負極側導体に配置されれば良く、図１に示す配置に限定されるものではない。
【００２３】
テスト操作は、テストスイッチ１７をオンすることにより行なわれ、テストスイッチ１７のオン時にのみ、テスト電流がテスト電流駆動回路１３から零相変流器６の三次巻線６ｂに流される。
【００２４】
以上のように構成されたこの発明の実施の形態１に係る漏電遮断器１は、漏電を検出すべき交流電路に漏電が発生して主回路に漏電電流が流れると、零相変流器６の二次巻線６ａから検出電流が出力されて漏電検出回路７に入力される。漏電検出回路７は入力された検出電流に基づいて漏電の発生を検出し、電源回路９により降圧された直流制御電圧ＶＳを引外し装置８に供給してこれを付勢する。付勢された引外し装置８は、開閉部５の開閉機構を引外して主回路４を遮断する。
【００２５】
次に、漏電遮断器１の漏電テストの動作について説明する。図２は、図１に示す漏電遮断器１の主回路４に三相交流電流を通電した時に三相全波整流回路１０の整流ダイオードに流れる電流の波形図であり、（ａ）〜（ｆ）は、夫々、整流ダイオードＤ１〜Ｄ６に流れる電流の波形を示している。図３は、図２に示す正常な通電状態でのテスト動作における各部の波形を示す波形図であり、（ａ）は正極側検出器１５に入力される電流、（ｂ）は負極側検出器１６に入力される電流、（ｃ）は正極側検出器１５の出力信号、（ｄ）は負極側検出器１６の出力信号、（ｅ）はＡＮＤ回路１４の出力信号、（ｆ）はテスト電流駆動回路１３から出力されるテスト電流を、夫々示している。
【００２６】
図３の（ａ）に示すように、正極側検出器１５には整流ダイオードＤ１、Ｄ２の通電電流の和の電流が入力され、正極側検出器１５は、低いレベルに設定された検出閾値によって図３の（ｃ）に示すパルス信号である出力信号を出力する。この正極側検出器１５から出力される出力信号は、整流ダイオードＤ１、Ｄ２の導通タイミングに同期して出力され、整流ダイオードＤ１、Ｄ２の通電電流の和の電流の位相に同期した信号となり、整流ダイオードＤ１、Ｄ２が導通状態にあることを示している。
【００２７】
又、図３の（ｂ）に示すように、負極側検出器１６には整流ダイオードＤ５、Ｄ６の通電電流の和の電流が入力され、負極側検出器１６は、低いレベルに設定された検出閾値によって図３の（ｄ）に示すパルス信号である出力信号を出力する。この負極側検出器１６から出力される出力信号は、整流ダイオードＤ５、Ｄ６との導通タイミングに同期して出力され、整流ダイオードＤ５、Ｄ６の通電電流の和の電流の位相に同期した信号となり、整流ダイオードＤ５、Ｄ６とが導通状態にあることを示している。
【００２８】
正極側検出器１５の出力信号と負極側検出器１６の出力信号は、三相全波整流回路１０のダイオードの導通状態を検出したものであり、主回路４の電流位相に完全に同期した信号となる。即ち、Ｒ相の電流の負から正へのゼロクロスのポイントを位相角０°とした場合、正極側検出器１５の出力信号は位相角６０°〜３００°に同期して出力され、負極側検出器１６の出力信号は位相角０°〜２４０°に同期して出力される。
【００２９】
図３の（ｅ）に示すＡＮＤ回路１４の出力信号は、正極側検出器１５の出力信号と負極側検出器１６の出力信号とが同時に入力されたときに出力信号が出力されるので、このＡＮＤ回路１４の出力信号の位相角は、６０°〜２４０°、つまり信号幅が１８０°の矩形波となる。テスト電流駆動回路１３は、ＡＮＤ回路１４の出力信号に基づいて電源回路９により降圧されて制御電源端子から出力される直流制御電圧ＶＳをスイッチングしてテスト電流を発生させるので、図３の（ｆ）に示すようにデューティ比が約５０％のテスト電流を得ることができる。
【００３０】
テスト電流駆動回路１３は、図１に示す電源回路９により降圧された直流制御電圧ＶＳをスイッチングしてテスト電流を出力するので、零相変流器６の三次巻線６ｂへの印加電圧を低くすることができ、更に、三次巻線６ｂの一端がシグナルグランド側であるグランドラインＧＮＤに接続されているので、三次巻線６ｂと漏電検出回路７に接続された二次巻線６ａとの電位差を最小限に抑制でき、特に、二次巻線６ａと三次巻線６ｂをともに零相変流器６のコアに巻き付けてポッティングするような場合、二次巻線６ａと三次巻線６ｂの絶縁処理を簡略化することが可能となる。
【００３１】
図１に示すテストスイッチ１７は、ＡＮＤ回路１４の出力信号がテスト電流駆動回路１３に入力されるまでの回路を開閉する構成とされているが、電源回路９からテスト電流駆動回路１３へ電源供給を行なう回路を開閉する構成としてもよい。テストスイッチ１７をその何れの構成としても、テスト電流駆動回路１３及びＡＮＤ回路１４は全て低電圧構成とすることが可能であり、テストスイッチ１７に低圧用の安価なスイッチを使用することも可能となる。
【００３２】
次に、漏電遮断器１の漏電テストの動作について説明する。図４は、図１に示す構成に於いて三相交流電源のＲ相が欠相した場合の動作を説明する波形図を示したものであり、（ａ）は正極側検出器１５に入力される電流、（ｂ）は負極側検出器１６に入力される電流、（ｃ）は正極側検出器１５の出力信号、（ｄ）は負極側検出器１６の出力信号、（ｅ）はＡＮＤ回路１４の出力信号、（ｆ）はテスト電流駆動回路１３から出力されるテスト電流、を夫々示している。
【００３３】
Ｒ相が欠相した場合、漏電遮断器１への制御電源の供給は主回路４のＳ―Ｔ相の単相電圧となり、正極側検出器１５へ入力される電流は、主回路４のＳ相から三相全波整流回路１０の整流ダイオードＤ２へ流れる電流のみとなるため、図４の（ａ）に示す半波波形となる。一方、負極側検出器１６へ入力される電流は、整流ダイオードＤ５から主回路４のＳ相への電流と整流ダイオードＤ６から主回路４のＴ相へ流れる電流の和の電流となるため、図４の（ｂ）に示す単相全波整流波形となる。
【００３４】
従って、正極側検出器１５と負極側検出器１６の夫々の出力信号は、図４の（ｃ）と（ｄ）に示す波形となる。ＡＮＤ回路１４の出力信号は、正極側検出器１５と負極側検出器１６の出力のＡＮＤであるので、図４の（ｅ）に示すように結果的に正極側検出器１５の出力信号と同一となる。従って、ＡＮＤ回路１４の出力信号に基づいてスイッチング動作を行うテスト電流駆動回路１３から得られるテスト電流は、図４の（ｆ）に実線で示すようにデューティ比約５０％の半波波形となる。
【００３５】
尚、図４の（ｅ）の波形は、電源回路９が降圧しただけの平滑していない直流制御電圧ＶＳをテスト電流駆動回路１３でスイッチングした場合のテスト電流を示しているが、直流制御電圧ＶＳを十分に平滑すれば、テスト電流をデューティ比約５０％の矩形波とすることができる。
【００３６】
次に、主回路４のＳ相が欠相した場合の動作について説明する。図５は、図１に示す構成に於いて三相電源のＳ相が欠相した場合の動作を説明する波形図を示したものであり、（ａ）は正極側検出器１５に入力される電流、（ｂ）は負極側検出器１６に入力される電流、（ｃ）は正極側検出器１５の出力信号、（ｄ）は負極側検出器１６の出力信号、（ｅ）はＡＮＤ回路１４の出力信号、（ｆ）はテスト電流駆動回路１３から出力されるテスト電流、を夫々示している。
【００３７】
Ｓ相が欠相した場合、漏電遮断器１への制御電源の供給は、主回路４のＲ−Ｔ相の単相電圧となり、正極側検出器１５へ入力される電流は、Ｒ相から整流ダイオードＤ１へ流れる電流のみとなり図５の（ａ）に示す半波波形となる。一方、負極側検出器１６へ入力される電流は、整流ダイオードＤ６からＴ相へ流れる電流のみとなるため図５の（ｂ）に示す半波波形となり、正極側検出器１５へ入力される電流と同一となる。従って、図５の（ｃ）と（ｄ）に示す正極側検出器１５と負極側検出器１６の出力信号、及び図５の（ｅ）に示すＡＮＤ回路１４の出力信号は全て同じ波形となり、従って、テスト電流駆動回路１３から出力されるテスト電流は、図５の（ｆ）に実線で示すようにデューティ比約５０％の半波波形となる。
【００３８】
次に、主回路４のＴ相が欠相した場合の動作について説明する。図６は、図１に示す構成に於いて三相電源のＴ相が欠相した場合の動作を説明する波形図を示したものであり、（ａ）は正極側検出器１５に入力される電流、（ｂ）は負極側検出器１６に入力される電流、（ｃ）は正極側検出器１５の出力信号、（ｄ）は負極側検出器１６の出力信号、（ｅ）はＡＮＤ回路１４の出力信号、（ｆ）はテスト電流駆動回路１３から出力されるテスト電流、を夫々示している。
【００３９】
Ｔ相が欠相した場合、漏電遮断器１への制御電源の供給は、主回路４のＲ−Ｓ相の単相電圧となり、正極側検出器１５へ入力される電流は、Ｒ相から整流ダイオードＤ１へ流れる電流とＳ相から整流ダイオードＤ２へ流れる電流の和の電流となるため図６の（ａ）に示す単相全波整流波形となる。一方、負極側検出器１６へ入力される電流は、整流ダイオードＤ５からＳ相へ流れる電流のみとなるため図６の（ｂ）に示す半波波形となる。これらの電流は、Ｒ相が欠相した場合の正極側検出器１５と負極側検出器１６の動作が逆転した場合の電流と同じであり、Ｔ相が欠相した場合もテスト電流駆動回路１３から出力されるテスト電流は、図６の（ｆ）に実線で示すようにデューティ比約５０％の半波波形となる。
【００４０】
以上の様に、この発明の実施の形態１に係る漏電遮断器によれば、主回路に三相電源の全相が通電されている状態だけでなく、一相が欠相した状態に於いてもテスト動作が可能であり、更にテスト電流は常に主回路に通電されている電源の周波数と同一周波数のデューティ比約５０％の波形を得ることが可能となる。
【００４１】
実施の形態２．
図７は、この発明の実施の形態２による漏電遮断器を示す回路図である。図７に於いて、正極側検出器１５は、フォトカプラ１８と抵抗１９とツェナーダイオード２０とにより構成されている。フォトカプラ１８は、抵抗１９と直列に接続された上でツェナーダイオード２０と並列に接続され、且つ、三相全波整流回路１０のＲ相及びＳ相の正極側アームを構成する整流ダイオードＤ１、Ｄ２のカソードと、三相全波整流回路１０の正極側出力端子との間に挿入されている。又、負極側検出器１６は、フォトカプラ２１と抵抗２２とツェナーダイオード２３とにより構成されている。フォトカプラ２１は、抵抗２２と直列に接続された上でツェナーダイオード２３と並列に接続され、且つ、三相全波整流回路１０のＳ相及びＴ相の負極側アームを構成する整流ダイオードＤ５、Ｄ６のアノードと三相全波整流回路１０の負極側出力端子であるグランドラインＧＮＤとの間に挿入されている。  
【００４２】
フォトカプラ１８の出力側トランジスタとフォトカプラ２１の出力側トランジスタとは直列に接続され、抵抗２４とテストスイッチ１７を介して、直流制御電圧ＶＳとトランジスタ２５のベースとの間に接続されている。トランジスタ２５のエミッタは零相変流器６の三次巻線６ｂを介してグランドラインＧＮＤに接続され、且つ、コレクタは抵抗２６を介して直流制御電圧ＶＳに接続されており、トランジスタ２５のオン期間で三次巻線６ｂに抵抗２６により設定される所定の大きさのテスト電流が流れて三次巻線６ｂを励磁するように構成されている。
【００４３】
ここで、トランジスタ２５、抵抗２６の回路構成は、テスト電流駆動回路１３を構成している。又、正極側検出器１５、負極側検出器１６、抵抗２４、及びテスト電流駆動回路１３、テストスイッチ１７は、実施の形態２に係る漏電遮断器１のテスト回路を構成している。その他の構成は、図１に示す実施の形態１の漏電遮断器１と同様である。
【００４４】
以上のように構成されたこの発明の実施の形態２に係る漏電遮断器１は、漏電を検出すべき交流電路に漏電が発生して主回路に漏電電流が流れると、零相変流器６の二次巻線６ａから検出電流が出力されて漏電検出回路７に入力される。漏電検出回路７は入力された検出電流に基づいて漏電の発生を検出し、電源回路９により降圧された直流制御電圧ＶＳを引外し装置８に供給してこれを付勢する。付勢された引外し装置８は、開閉部５の開閉機構を引外して主回路４を遮断する。
【００４５】
次に、漏電遮断器１の漏電テストの動作について説明する。三相全波整流回路１０を構成している各整流ダイオードＤ１〜Ｄ６に漏電検出回路７等で消費される消費電流が流れるが、三相全波整流回路１０のＲ相及びＳ相の正極側アームを構成する整流ダイオードＤ１、Ｄ２にその消費電流が流れる期間、つまり整流ダイオードＤ１、Ｄ２の導通時に、正極側検出器１５のフォトカプラ１８の入力側ＬＥＤに電流が流れ、その出力側トランジスタがオンとなる。
【００４６】
一方、負極側検出器１６のフォトカプラ２１は、三相全波整流回路１０のＳ相及びＴ相の負極側アームを構成する整流ダイオードＤ５、Ｄ６の導通時にフォトカプラ２１の入力側ＬＥＤに電流が流れ、その出力側トランジスタがオンとなる。従って、夫々のフォトカプラ１８、２１の出力トランジスタのオン、オフの出力状態が、正極側検出器１５及び負極側検出器１６の出力信号のオン、オフの出力状態として現れる。ここで、抵抗１９と抵抗２２はフォトカプラ１８、２１の入力側ＬＥＤに流れる電流を抑制するもので、回路の最大消費電流に対してフォトカプラ１８、２１の入力側ＬＥＤの許容電流が十分に大きい場合は省略してもよい。
【００４７】
又、ツェナーダイオード２０、２３は、フォトカプラ１８、２１の入力側ＬＥＤの逆バイアスを抑制して耐圧破壊を防止すると共に、抵抗１９と抵抗２２により回路の消費電流をバイパスするもので、フォトカプラ１８、２１の駆動に影響が無い範囲でツェナー電圧を２〜３Ｖと低く設定することで電圧降下を抑制でき、整流回路としてのロスを防ぐことができる。
【００４８】
フォトカプラ１８、２１の夫々の出力側トランジスタが直列に接続されており、その直列回路は、夫々の出力側トランジスタの出力のＡＮＤ出力が得られるＡＮＤ回路を構成している。従って、テストスイッチ１７をオン状態とすれば、フォトカプラ１８、２１が共にオンの期間のみテスト電流駆動回路１３のトランジスタ２５がオンとなり、電源回路９からの直流制御電圧ＶＳから抵抗２６、トランジスタ２５を介して零相変流器６の三次巻線６ｂにテスト電流を流すことができる。
【００４９】
漏電遮断器１の漏電テストの一連の動作については、実施の形態１で説明した図３から図６に示した動作と全く同じである。
【００５０】
以上述べた様に、この発明の実施の形態２に係る漏電遮断器によれば、比較的少ない部品で、又、小形の部品だけで一相が欠相した時でも動作が可能なテスト回路を構成することができる。尚、三次巻線６ｂに流すテスト電流が比較的小さい場合には、フォトカプラ１８、２１に変換効率の良いフォトカプラを使用することにより、スイッチング用のトランジスタ２５を省略してフォトカプラ１８、２１の出力トランジスタで直流制御電圧ＶＳを直接スイッチングさせることも可能であり、この場合は、部品数を更に削減することができる。
【００５１】
実施の形態３．
図８は、この発明の実施の形態３による漏電遮断器を示す回路図である。図８に於いて、三相全波整流回路１０のＲ相とＳ相の正極側アームを構成する整流ダイオードＤ１、Ｄ２の各カソードは、そのカソード電圧を降圧するための抵抗２７に接続されると共に、逆流阻止用ダイオード２８のアノードに接続されている。逆流阻止用ダイオード２８のカソードは、Ｔ相の正極側アームを構成する整流ダイオードＤ３のカソードに接続されている。
【００５２】
一方、全波整流回路１０のＳ相とＴ相の負極側アームを構成する整流ダイオードＤ５、Ｄ６の各アノードは、ＮＰＮ型のトランジスタにより構成された第１のトランジスタ２９のエミッタに接続され、その第１のトランジスタ２９のベースは、抵抗３０を介してＲ相の負極側アームを構成する整流ダイオードＤ４のアノードと共にグランドラインＧＮＤに接続されている。又、第１のトランジスタ２９のベース、エミッタ間に逆バイアスが掛からないようにするため、及び第１のトランジスタ２９のベース電流を制限するため、整流ダイオードＤ５、Ｄ６のアノード接続点とグランドラインＧＮＤの間にツェナーダイオード３１が挿入されている。第１のトランジスタ２９のコレクタは、ベースが抵抗２７の一端に接続されたＮＰＮ型のトランジスタで構成された第２のトランジスタ３２のエミッタに接続されている。
【００５３】
第１のトランジスタ２９、ツェナ−ダイオード３１、抵抗３０は、実施の形態１及び２に於ける負極側検出器１６に相当する。又、抵抗２７、第２のトランジスタ３２は、実施の形態１及び２に於ける正極側検出器１５に相当する。又、第２のトランジスタ３２は、後述するようにＡＮＤ回路としても機能する。
【００５４】
第２のトランジスタ３２のコレクタは、抵抗３３を介してＰＮＰ型のトランジスタにより構成された第３のトランジスタ３４のベースに接続され、電流増幅された第３のトランジスタ３４のコレクタ電流は抵抗３５とテストスイッチ１７を介して、テスト駆動回路１３を構成するトランジスタ２５のベースに入力される。
【００５５】
逆流阻止用ダイオード２８、ツェナーダイオード３１、３６、抵抗２７、３０、３３、３５、第１のトランジスタ２９、第２のトランジスタ３２、第３のトランジスタ３４、及びテスト電流駆動回路１３は、実施の形態３に係る漏電遮断器１のテスト回路を構成している。尚、その他の構成は、図７の実施の形態２の漏電遮断器と同様である。
【００５６】
以上のように構成されたこの発明の実施の形態３に係る漏電遮断器１は、漏電を検出すべき交流電路に漏電が発生して主回路に漏電電流が流れると、零相変流器６の二次巻線６ａから検出電流が出力されて漏電検出回路７に入力される。漏電検出回路７は入力された検出電流に基づいて漏電の発生を検出し、電源回路９により降圧された直流制御電圧ＶＳを引外し装置８に供給してこれを付勢する。付勢された引外し装置８は、開閉部５の開閉機構を引外して主回路４を遮断する。
【００５７】
次に、漏電遮断器１の漏電テストの動作について説明する。三相全波整流回路１０の正極側アームを構成する整流ダイオードＤ１、Ｄ２のカソードの電圧は、抵抗２７により降圧されて第２のトランジスタ３２のベース電流となる。ここで、整流ダイオードＤ１、Ｄ２のカソードの電位がグランドラインＧＮＤの電位より上昇するのは、整流ダイオードＤ１、Ｄ２の何れかの整流ダイオードのアノードの電位が上昇している状態であり、その期間は整流ダイオードＤ１、Ｄ２の何れかが導通状態にある期間と等しくなる。従って、第２のトランジスタ３２にベース電流が供給されるのは、整流ダイオードＤ１又は整流ダイオードＤ２が導通状態にある期間のみとなる。
【００５８】
一方、負極側にある第１のトランジスタ２９は、そのエミッタが整流ダイオードＤ５、Ｄ６に接続され、ベースが抵抗３０を介してグランドラインＧＮＤに接続されているので、整流ダイオードＤ５又は整流ダイオードＤ６に電流が流れた時に、第１のトランジスタ２９のコレクタ電流が流れる。
【００５９】
ここで、第１のトランジスタ２９のコレクタは第２のトランジスタ３２のエミッタに接続されているため、第２のトランジスタ３２がオン状態となるのは、第１のトランジスタ２９がオン状態で、且つ抵抗２７からのベース電流が供給されている期間となり、これは、整流ダイオードＤ１又は整流ダイオードＤ２が導通状態で、且つ整流ダイオードＤ５又は整流ダイオードＤ６が導通状態の期間となり、実施の形態１で説明したＡＮＤ回路１４の出力、若しくは、実施の形態２で説明したフォトカプラ１８、２１の出力側トランジスタからなるＡＮＤ回路の出力と同一となる。
【００６０】
第３のトランジスタ３４は、第２のトランジスタ３２のコレクタ電流を増幅すると共に波形を完全なパルス波形とするもので、この第３のトランジスタ３４の出力、つまりはそのコレクタ電流をテスト電流駆動回路１３に入力することにより、実施の形態１及び２と同様のテスト電流を得ることができる。
【００６１】
以上述べたこの発明の実施の形態３による漏電遮断器によれば、小信号で動作する汎用トランジスタや抵抗により、一相が欠相した時でも動作が可能なテスト回路を構成することができ、回路スペースは実施の形態２に於けるフォトカプラを使用した場合と同等であり、高温使用時においてはフォトカプラより安定した動作が期待することができる。
【００６２】
実施の形態４．
図９はこの発明の実施の形態４に於ける漏電遮断器を示す回路図であり、漏電遮断器１のテスト回路は、三相全波整流回路１０を構成している整流ダイオードのうち、任意の２相のグランドライン側に接続された整流ダイオードから主回路４の交流成分を得るように構成されている。
【００６３】
図９に於いて、三相全波整流回路１０を構成している整流ダイオードのうち、任意の１相としてのＴ相の整流ダイオードＤ６のグランドラインへの接続箇所に、トランジスタ２９のベース・エミッタと抵抗３０との直列接続体が挿入され、この直列接続体に並列にツェナーダイオード３１が接続されている。又、前記任意の１相を除く別の任意の１相としてのＲ相の整流ダイオードＤ４のグランドラインへの接続箇所に、トランジスタ３７のベース・エミッタと抵抗３８との直列接続体が挿入され、この直列接続体に並列にツェナーダイオード３９が接続されている。
【００６４】
前述のＴ相の整流ダイオードＤ６に接続されるトランジスタ２９、抵抗３０、及びツェナーダイオード３１による構成及び動作は、前述の実施の形態３で示した第１のトランジスタ２９、抵抗３０、ツェナーダイオード３１による構成及び動作と類似しているが、実施の形態３の場合と異なるのは、トランジスタ２９のベース・エミッタと抵抗３０との直列接続体とツェナーダイオード３１がＴ相の整流ダイオードＤ６のみに接続され、Ｓ相の整流ダイオードＤ５がグランドラインＧＮＤに直接接続されているという点であり、Ｒ相の整流ダイオードＤ４に接続されるトランジスタ３７、抵抗３８、及びツェナーダイオード３９による構成及び動作もまた接続される相が異なるだけで、構成及び動作はトランジスタ２９、抵抗３０、及びツェナーダイオード３１による構成及び動作と同様である。
【００６５】
トランジスタ３７のコレクタは、抵抗４０とダイオード４２を介してトランジスタ２５のベースに接続されている。同様に、トランジスタ２９のコレクタは抵抗４１とダイオード４３を介してトランジスタ２５のベースに接続され、トランジスタ３７とトランジスタ２９のオン動作に連動してトランジスタ２５がオンし、抵抗２６を介して零相変流器６の三次巻線６ｂにテスト電流が流れるように構成されている。
【００６６】
又、トランジスタ３７のコレクタには抵抗４０と共に抵抗４４が接続され、トランジスタ３７のコレクタ電流は抵抗４４を介してベースに抵抗４５が直列に接続されたＰＮＰ型のトランジスタ４６及びコンデンサ４７にも流れるように構成されている。トランジスタ４６のエミッタはコンデンサ４７の一端及びトランジスタ２５のエミッタと共にテストスイッチ１７を介して直流制御電圧ＶＳに接続され、また、トランジスタ４６のコレクタは抵抗４１とダイオード４３の接続点に接続される。
【００６７】
トランジスタ２５、２９、３７、４６、抵抗２６、３０、３８、４０、４１、４４、４５、ツェナーダイオード３１、３９、ダイオード４２、４３、コンデンサ４７は、実施の形態４に係る漏電遮断器１のテスト回路を構成している。その他の構成は、実施の形態１乃至３の漏電遮断器と同様である。
【００６８】
尚、図９に於いては、トランジスタ２９、３７、抵抗３０、３８、及びツェナーダイオード３１、３９をＲ相及びＴ相の負極側アームに配置しているが、これらを配置する相は負極側アームの任意の２相でよく、図９に示す配置に限定されるものではない。
【００６９】
以上のように構成されたこの発明の実施の形態４に係る漏電遮断器１は、漏電を検出すべき交流電路に漏電が発生して主回路に漏電電流が流れると、零相変流器６の二次巻線６ａから検出電流が出力された漏電検出回路７に入力される。漏電検出回路７は入力された検出電流に基づいて漏電の発生を検出し、電源回路９により降圧された直流制御電圧ＶＳを引外し装置８に供給してこれを付勢する。付勢された引外し装置８は、開閉部５の開閉機構を引外して主回路４を遮断する。
【００７０】
次に、実施の形態４に於ける漏電遮断器１の漏電テストの動作について説明する。図１０は、正常な通電状態でのテスト動作における各部の波形を示す波形図であり、（ａ）は整流ダイオードＤ４に流れる電流、（ｂ）は整流ダイオードＤ６に流れる電流、（ｃ）はトランジスタ３７のコレクタ電流、（ｄ）はトランジスタ２９のコレクタ電流、（ｅ）はコンデンサ４７の両端電圧、（ｆ）はダイオード４２に流れる電流、（ｇ）はダイオード４３に流れる電流、（ｈ）はトランジスタ２５のベース電流、（ｉ）はテスト電流となるトランジスタ２５のコレクタ電流を、夫々示している。
【００７１】
図１０の（ａ）は、整流ダイオードＤ４に流れる電流を示したものであり、三相交流電源が入力される場合には、三相全波整流回路１０を構成している整流ダイオードには夫々導通角１２０°の電流が流れる。同様に、図１０の（ｂ）は、整流ダイオードＤ６に流れる電流を示したものであり、図１０の（ａ）に示した整流ダイオードＤ４に流れる電流と１２０°の位相差がある。  
【００７２】
図１０の（ｃ）は整流ダイオードＤ４に接続されたトランジスタ３７のコレクタ電流を示したものである。トランジスタ３７は、そのエミッタが整流ダイオードＤ４に接続され、ベースが抵抗３８を介してグランドラインＧＮＤに接続されているので、整流ダイオードＤ４に電流が流れた時に、トランジスタ３７のコレクタ電流が流れる。トランジスタ３７は、その増幅率により僅かなベース電流でオン動作するので、トランジスタ３７のコレクタ電流は、図１０の（ｃ）に示すように整流ダイオードＤ４の導通に同期したパルス波形となる。
【００７３】
図１０の（ｄ）は整流ダイオードＤ６に接続されたトランジスタ２９のコレクタ電流を示したものである。トランジスタ２９は、そのエミッタが整流ダイオードＤ６に接続され、ベースが抵抗３０を介してグランドラインＧＮＤに接続されているので、整流ダイオードＤ６に電流が流れた時に、トランジスタ２９のコレクタ電流が流れる。トランジスタ２９は、その増幅率により僅かなベース電流でオン動作するので、トランジスタ２９のコレクタ電流は、図１０の（ｄ）に示すように整流ダイオードＤ６の導通に同期したパルス波形となる。
【００７４】
トランジスタ２９のコレクタ電流は、抵抗４１とダイオード４３を介して、トランジスタ２５のベース電流となるが、トランジスタ３７のコレクタ電流は、抵抗４０とダイオード４２を介してトランジスタ２５のベースに流れる電流と共に、抵抗４４を介してベースに抵抗４５が直列に接続されているトランジスタ４６及びコンデンサ４７にも流れ、トランジスタ４６をオンさせると共にコンデンサ４７を充電する。
【００７５】
コンデンサ４７は図１０の（ｅ）に示すように、トランジスタ４６がオン状態、つまり整流ダイオードＤ４の導通期間に充電され、トランジスタ４６がオフ状態、つまり整流ダイオードＤ４が導通していない期間に放電される。このコンデンサ４７の充放電の時定数はコンデンサ４７の静電容量と抵抗４４、４５の抵抗値により所定の時定数に設定されるが、コンデンサ４７が放電する期間は、コンデンサ４７の電荷が抵抗４５を介してトランジスタ４６のベース電流となって放電されるので、コンデンサ４７の両端電圧が、図１０の（ｅ）に破線で示すトランジスタ４６のベース・エミッタ電圧（約０．６Ｖ）を下回らない限りトランジスタ４６はオン状態を維持する。
【００７６】
トランジスタ４６のコレクタは抵抗４１とダイオード４３の接続点に接続されているので、トランジスタ４６がオン状態にある時は、ダイオード４３は逆バイアス状態となり、トランジスタ２９のコレクタ電流はダイオード４３には流れず、トランジスタ４６のコレクタに流れるようになる。したがって、図１０の（ｆ）と（ｇ）に示すように、トランジスタ３７がオン状態になると一定期間トランジスタ２９からの信号をキャンセルするように働くため、ダイオード４２にだけ信号が流れ、ダイオード４３には信号が流れない。
【００７７】
トランジスタ２５のベースに対してダイオード４２、４３はダイオードＯＲとなるので、トランジスタ２５のベース電流は図１０の（ｈ）に示すように、ダイオード４２に流れる電流と同一になる。従って、トランジスタ２５のスイッチング動作により得られるテスト電流は、図１０の（ｉ）に実線で示すように、整流ダイオードＤ４の導通位相に同期したデューティ比約３３％の波形となる。
【００７８】
次に、三相交流電源に欠相が生じた状態に於ける漏電遮断器１の漏電テストの動作について説明する。図１１は、図９に示す構成に於いて三相交流電源のＲ相が欠相した場合の動作を説明する波形図を示したものであり、（ａ）は整流ダイオードＤ４に流れる電流、（ｂ）は整流ダイオードＤ６に流れる電流、（ｃ）はトランジスタ３７のコレクタ電流、（ｄ）はトランジスタ２９のコレクタ電流、（ｅ）はコンデンサ４７の両端電圧、（ｆ）はダイオード４２に流れる電流、（ｇ）はダイオード４３に流れる電流、（ｈ）はトランジスタ２５のベース電流、（ｉ）はテスト電流となるトランジスタ２５のコレクタ電流を、夫々示している。
【００７９】
Ｒ相が欠相した場合、漏電遮断器１への制御電源の供給は主回路４のＳ−Ｔ相の単相電圧となり、整流ダイオードＤ４には図１１の（ａ）に示すように電流が流れず、整流ダイオードＤ６には図１１の（ｂ）に示すように半波波形の電流が流れる。従って、トランジスタ３７のコレクタ電流は図１１の（ｃ）に示すように流れず、トランジスタ２９のコレクタ電流のみ図１１の（ｄ）に示すように流れる。
【００８０】
前述のようにトランジスタ３７のコレクタ電流が流れないので、コンデンサ４７の両端電圧は図１１の（ｅ）のように上昇せず、トランジスタ４６もオフした状態のままとなるので、ダイオード４３側の信号はキャンセルされず、図１１の（ｆ）と（ｇ）に示すように、トランジスタ２９のコレクタ電流がダイオード４３を介してトランジスタ２５のベースに流れる。トランジスタ２５のベース電流は図１１の（ｈ）に示すように、ダイオード４３に流れる電流と同一になる。従って、トランジスタ２５のスイッチング動作により得られるテスト電流は、図１１の（ｉ）に実線で示すように、整流ダイオードＤ６の導通位相と同位相のデューティ比約５０％の半波波形となる。
【００８１】
尚、図１１（ｉ）の波形は、電源回路９が降圧しただけの平滑していない直流制御電圧ＶＳをトランジスタ２５でスイッチングした場合のテスト電流を示しているが、直流制御電圧ＶＳを十分に平滑すれば、テスト電流をデューティ比約５０％の矩形波とすることができる。
【００８２】
次に、主回路４のＳ相が欠相した状態での漏電テスト動作について説明する。図１２は、図９に示す構成に於いて三相電源のＳ相に欠相した場合の動作を説明する波形図を示したものであり、（ａ）は整流ダイオードＤ４に流れる電流、（ｂ）は整流ダイオードＤ６に流れる電流、（ｃ）はトランジスタ３７のコレクタ電流、（ｄ）はトランジスタ２９のコレクタ電流、（ｅ）はコンデンサ４７の両端電圧、（ｆ）はダイオード４２に流れる電流、（ｇ）はダイオード４３に流れる電流、（ｈ）はトランジスタ２５のベース電流、（ｉ）はテスト電流となるトランジスタ２５のコレクタ電流を、夫々示している。
【００８３】
Ｓ相が欠相した場合、漏電遮断器１への制御電源の供給は主回路４のＲ−Ｔ相の単相電圧となり、整流ダイオードＤ４、Ｄ６には図１２の（ａ）及び（ｂ）に示すように夫々半波波形の電流が流れる。従って、トランジスタ３７、２９のコレクタ電流は図１２の（ｃ）及び（ｄ）のように、逆位相のパルスが交互に現れる電流波形となる。
【００８４】
トランジスタ３７にパルス波形のコレクタ電流が流れることで、コンデンサ４７の両端電圧も図１２の（ｅ）のように充放電を繰返す波形となり、トランジスタ４６がオンした状態を維持することで、図１２の（ｆ）と（ｇ）に示すように、ダイオード４３側の信号がキャンセルされ、図１２の（ｈ）に示すようにダイオード４２側の信号のみがトランジスタ２５のベースに入力される。従って、トランジスタ２５のスイッチング動作により得られるテスト電流は、図１２の（ｉ）に実線で示すように、整流ダイオードＤ４の導通位相と同位相のデューティ比約５０％の半波波形となる。
【００８５】
次に、主回路４のＴ相が欠相した状態での漏電テスト動作について説明する。図１３は、図９に示す構成に於いて三相電源のＴ相が欠相した場合の動作を説明する波形図を示したものであり、（ａ）は整流ダイオードＤ４に流れる電流、（ｂ）は整流ダイオードＤ６に流れる電流、（ｃ）はトランジスタ３７のコレクタ電流、（ｄ）はトランジスタ２９のコレクタ電流、（ｅ）はコンデンサ４７の両端電圧、（ｆ）はダイオード４２に流れる電流、（ｇ）はダイオード４３に流れる電流、（ｈ）はトランジスタ２５のベース電流、（ｉ）はテスト電流となるトランジスタ２５のコレクタ電流を、夫々示している。
【００８６】
Ｔ相が欠相した場合、漏電遮断器１への制御電源の供給は、主回路４のＲ−Ｓ相の単相電圧となり、図１３の（ａ）と（ｂ）に示すように、整流ダイオードＤ４には半波波形の電流が流れるが、整流ダイオードＤ６には半波波形の電流が流れない。従って、図１３の（ｃ）と（ｄ）に示すように、トランジスタ３７のコレクタ電流のみ流れ、トランジスタ２９のコレクタ電流は流れない。
【００８７】
トランジスタ３７にコレクタ電流が流れるので、コンデンサ４７の両端電圧は図１３の（ｅ）のように充放電を繰り返し、トランジスタ４６がオン状態となりダイオード４３側の信号をキャンセルするが、ダイオード４３側、つまりトランジスタ２９にはコレクタ電流が元々流れていないので、図１３の（ｆ）と（ｇ）に示すように、トランジスタ３７のコレクタ電流のみが図１３の（ｈ）に示すように、ダイオード４２を介してトランジスタ２５のベースに流れる。従って、トランジスタ２５のスイッチング動作により得られるテスト電流は、図１３の（ｉ）に実線で示すように、整流ダイオードＤ４の導通位相と同位相のデューティ比約５０％の半波波形となる。
【００８８】
以上の様に、この発明の実施の形態４に係る漏電遮断器によれば、テスト回路を構成する全ての部品が直流制御電圧ＶＳ以下の低い電圧に抑制でき、又、小信号の部品が使用できることから、回路スペースを小さくすることが可能となる。
【００８９】
尚、三相交流電路で欠相が無い正常状態に於いては、テスト電流のデューティ比が約３３％と小さくなるが、デューティ比が約３３％となっても漏電検出回路７の漏電検出への影響は殆どなく、むしろ、デューティ比が小さくなるだけテスト電流の消費エネルギーが抑制できることから、電源回路９やテスト回路を構成する部品の容量を小さくすることが可能となる。
【００９０】
実施の形態５．
実施の形態１乃至実施の形態４に於いては、三相交流電源の一相が欠相した場合でも漏電のテスト動作が可能な漏電遮断器を示したが、必ずしも１相が欠相した状態で漏電のテスト動作が可能である必要はなく、場合によっては、欠相事故を判別する手段として漏電遮断器のテスト動作を行うことも考えられる。
【００９１】
図１４は、この発明の実施の形態５に於ける漏電遮断器を示すもので、漏電遮断器１のテスト回路は、三相交流電源のうち、所定の１相であるＴ相のみから主回路４の交流成分を得るように構成されている。図１４に於いて、三相全波整流回路１０を構成している整流ダイオードのうち、所定の１相としてのＴ相の整流ダイオードＤ６のグランドラインへの接続箇所に、トランジスタ２９のベース・エミッタと抵抗３０との直列接続体が挿入され、この直列接続体に並列にツェナーダイオード３１が接続されている。
【００９２】
前述のトランジスタ２９、抵抗３０、及びツェナーダイオード３１による構成及び動作は、実施の形態４で示した第１のトランジスタ２９、抵抗３０、ツェナーダイオード３１による構成及び動作と同一である。実施の形態４の場合と異なるのは、整流ダイオードＤ４の導通状態を検出する回路が無く、整流ダイオードＤ６の導通のみを検出するという点である。
【００９３】
トランジスタ２９のコレクタは、抵抗３３を介してトランジスタ３４のベースに接続され、トランジスタ２９のオン動作に連動してトランジスタ３４がオンし、抵抗２６を介して零相変流器６の三次巻線６ｂにテスト電流が流れるように構成されている。ツェナーダイオード３１、抵抗２６、３０、３３、トランジスタ２９、３４は、実施の形態５に係る漏電遮断器１のテスト回路を構成している。その他の構成は、実施の形態１乃至４の漏電遮断器と同様である。
【００９４】
以上のように構成されたこの発明の実施の形態５に係る漏電遮断器１は、漏電を検出すべき交流電路に漏電が発生して主回路に漏電電流が流れると、零相変流器６の二次巻線６ａから検出電流が出力されて漏電検出回路７に入力される。漏電検出回路７は入力された検出電流に基づいて漏電の発生を検出し、電源回路９により降圧された直流制御電圧ＶＳを引外し装置８に供給してこれを付勢する。付勢された引外し装置８は、開閉部５の開閉機構を引外して主回路４を遮断する。
【００９５】
前述のように構成されたテスト回路に於いては、整流ダイオードＤ６に電流が流れる期間のみトランジスタ２９がオンとなり、トランジスタ３４はトランジスタ２９のオン時にオンとなる。このようにトランジスタ３４は、トランジスタ２９のオン、オフ動作に同期して、オン、オフ動作を行い、電源回路９からの直流制御電圧ＶＳをスイッチングしてテスト電流を発生させる。従って、主回路４に三相交流電源が供給されている状態でのテスト電流は、前述の図１０の（ｉ）に示した波形と同一となり、デューティ比約３３％のテスト電流を得ることができる。又、Ｒ相若しくはＳ相が欠相した状態でのテスト電流は、夫々図１１の（ｉ）と図１２の（ｉ）と同一のデューティ比５０％のテスト電流を得ることができる。尚、Ｔ相が欠相した場合は、当然ながらテスト電流は発生しない。
【００９６】
尚、図１４に於いては、図８に示す実施の形態３のテスト電流駆動回路１３に相当する部分が省略されており、トランジスタ３４により直接テスト電流を駆動するように構成しているが、これは実施の形態３の場合と比べトランジスタ２９のコレクタ電流が大きく設定でき、これによりトランジスタ３４のベース電流が十分に確保できるためであり、トランジスタ２９に許容コレクタ電流及び増幅率の高いものが使用できれば、トランジスタ２９により直接テスト電流を駆動することも可能である。
【００９７】
又、図１４に於いて、テストスイッチ１７は、電源回路９の出力端子からトランジスタ３４への電源供給ラインに設けているが、これ以外にトランジスタ２９から零相変流器６の三次巻線６ｂに至る間でテスト用の信号が開閉できる箇所等に設けてもテストスイッチとして機能することは言うまでもない。
【００９８】
このように、図９に示す実施の形態５に係る漏電遮断器によれば、テスト回路は、三相電源のうちテスト回路が接続された特定の一相が欠相した場合にはテスト動作しないものの、テスト回路全ての部品を直流制御電圧ＶＳ以下に抑制でき、又、小信号の部品が使用できることから、従来から一般的にテスト回路に採用されていた主回路の相間から電力用抵抗を介してテスト電流を得る方式と比べても回路スペースが小さくなる。又、主回路電圧以上の絶縁耐圧が必要であったテストスイッチも、小信号、低電圧の安価な汎用スイッチが使用できるので小形化と共にコスト低減が可能となる。
【００９９】
又、実施の形態４に係る漏電遮断器を単相用の漏電遮断器にも適用することができるが、その場合、一相が欠相した場合には漏電遮断器そのものが機能を失うことになるので、一相のみからテスト信号を得るこの実施の形態５に係る漏電遮断器の方式が合理的であり大きな効果が期待できる。
【０１００】
実施の形態６．
図１５は、この発明の実施の形態６に於ける漏電遮断器を示す回路図である。図１５に於いて、平滑コンデンサ４８は、電源回路９からの直流制御電圧ＶＳからダイオード４９を介して漏電検出回路７に供給される制御電源を平滑化し、且つ引外し装置８の初期駆動をより確実に行うようバックアップ用コンデンサを兼ねている。又、テスト電流駆動回路１３の制御電源は、ダイオード４９のアノード側、つまり制御電源端子側から供給される。
【０１０１】
以上の構成により、テスト電流の発生に必要な電気エネルギーは、電源回路９の直流制御電圧ＶＳからのみ供給され、平滑コンデンサ４８の電荷がテスト電流の発生に消費されないため、漏電検出回路７と引外し装置８の安定した動作が期待することができる。又、平滑化されていない制御電源をスイッチングした場合、テスト電流波形は主回路電圧を半波整流したような波形が得られるのに対し、平滑化された制御電源をスイッチングした場合は、テスト電流波形が矩形波に近くなってしまう。テスト機能としては、どちらの波形でも問題ないが、平滑化されていない制御電源をスイッチングした方が元の主回路電圧の周波数成分が多く残っているため、テスト回路の電気エネルギーは、この実施の形態６のように平滑化する前の直流制御電圧ＶＳから供給される方が望ましいといえる。
【０１０２】
次に、図１５に於いて、ＮＯＴ回路５０は、漏電検出回路７の出力側に一端が接続され、他端は遅延回路５１の一端に接続されている。遅延回路５１の他端は、ＡＮＤ回路１４の一つの入力端に接続されている。遅延回路５１は、立上がりのみ出力が所定の時間遅れを持つように構成されている。ワンパルス回路５２は、テストスイッチ１７を連続的にオン操作しても操作した瞬間のみ出力を出すもので、テストスイッチ１７を一旦オフにするか、十分な休止時間を経過しないと初期状態に復帰しないように構成されている。
【０１０３】
正極側検出器１５、負極側検出器１６、ＡＮＤ回路１４、遅延回路５１、ＮＯＴ回路５０、テスト電流駆動回路１３、ワンパルス回路５２、及びテストスイッチ１７等は、実施の形態６に於ける漏電遮断器１のテスト回路を構成している。尚、その他の構成は、実施の形態１に係る漏電遮断器と同様である。
【０１０４】
以上のように構成されたこの発明の実施の形態６に係る漏電遮断器１は、漏電を検出すべき交流電路に漏電が発生して主回路に漏電電流が流れると、零相変流器６の二次巻線６ａから検出電流が出力されて漏電検出回路７に入力される。漏電検出回路７は入力された検出電流に基づいて漏電の発生を検出し、電源回路９により降圧された直流制御電圧ＶＳを引外し装置８に供給してこれを付勢する。付勢された引外し装置８は、開閉部５の開閉機構を引外して主回路４を遮断する。
【０１０５】
次に、漏電検出回路７がテスト電流を検出して、この出力により引外し装置８が駆動を開始してからのテスト回路の動作について述べる。漏電検出回路７の出力は引外し装置８に送られると共にＮＯＴ回路５０と遅延回路５１を介してＡＮＤ回路１４の入力に送られる。ＮＯＴ回路５０は単に論理を反転するものであるが、漏電検出回路７が出力していない状態つまり定常状態においてはＮＯＴ回路５０の出力はＨレベルであり、ＡＮＤ回路１４はアクティブ状態となる。逆にテスト動作若しくは漏電事故発生により漏電検出回路７が漏電を検出し出力状態にある場合には、ＮＯＴ回路５０の出力はＬレベルとなり、ＡＮＤ回路１４は他の入力状態に関係なく無出力となるため、仮にこの状態でテストボタン１７をオン状態としてもテスト電流は発生しない。
【０１０６】
又、遅延回路５１は、立上がりのみ出力が所定の時間遅れを持つ回路であり、ＮＯＴ回路５０の出力がＬレベルからＨレベルに変化するときだけ、つまり漏電検出回路７が出力状態から定常状態に復帰するときだけ、タイミングを遅延させてＡＮＤ回路１４の入力に信号を送るので、漏電検出回路７が出力した後の所定の時間はテスト動作の機能を停止させる。
【０１０７】
一般に、漏電遮断器１の電源側と負荷側を逆に接続した状態（一般的に電源負荷の逆接続と呼ばれている状態）に於いては、漏電遮断器１が動作した後も制御電源が供給され続けるため、漏電検出回路７の出力がワンパルス出力の回路であっても、テストスイッチ７をオンにし続けた場合には、漏電検出と引外しを繰返すことで引外し装置８や電源回路９が焼損する恐れがあるが、実施の形態６による漏電遮断器によれば、遅延回路５１を設けていることによって、テスト機能の復帰が遅くなり結果的に引外し装置８の励磁時間に対して休止時間を長くすることができ、引外し装置８や電源回路９の焼損防止を図ることができる。
【０１０８】
遅延回路５１は、前述したように、電源負荷の逆接続時にテストスイッチ７を連続的にオンにした場合の引外し装置８や電源回路９の焼損を防止するものであるが、遅延時間を長く設定すると、一時的な短時間のテスト操作の繰り返しでテスト動作しないといった不具合が発生する可能性もあり、確実な焼損防止が困難となる場合もある。
【０１０９】
そこでワンパルス回路５２は、このテストスイッチ７を連続的にオン操作してもオン操作した瞬間のみ出力を出すもので、テストスイッチ７を一旦オフにするか、十分な休止時間を経過しないと初期状態に復帰しないものであり、テストスイッチ７の信号をワンパルス回路５２を通すことにより、テスト動作はテストスイッチ７をオン操作した直後の一回のみとなり、テストスイッチ７がオンのまま放置された状態でも十分なインターバルをもっての繰り返しとなり引外し装置８や電源回路９の焼損を確実に防止することが可能となる。
【０１１０】
以上述べたこの発明の実施の形態６による漏電遮断器によれば、電源負荷の逆接続時にテストスイッチ７を連続的にオンにした場合の引外し装置８や電源回路９の焼損を防止することができ、且つ、テストスイッチ７がオンのまま放置された状態でも引外し装置８や電源回路９の焼損を確実に防止することが可能となる。
【０１１１】
尚、実施の形態１乃至５に於いて、実施の形態６の場合と同様に、電源回路の出力を平滑化する平滑コンデンサを備え、前記テスト操作時に前記平滑コンデンサの電荷が前記テスト電流として消費されないように前記平滑コンデンサにダイオードを直列に接続することも可能である。
【０１１２】
又、実施の形態１乃至５に於いて、実施の形態６の場合と同様に、漏電検出回路の出力に基づいて引外し装置が駆動される間、テスト回路がテスト電流を発生させる機能を停止させるように構成することも可能であり、更に、実施の形態６の場合と同様に、引外し装置が駆動された後、所定の時間、テスト回路の停止された機能の復帰に時間遅れを持たせることも可能である。
【０１１３】
更に、実施の形態１乃至５に於いて、実施の形態６の場合と同様に、テスト回路は、テスト操作時に所定の時間のみテスト電流を発生させるワンパルス回路を備えることも可能である。
【図面の簡単な説明】
【０１１４】
【図１】この発明の実施の形態１による漏電遮断器を示す回路図である。
【図２】この発明の実施の形態１による漏電遮断器の整流ダイオードに流れる電流の波形を示す波形図である。
【図３】この発明の実施の形態１による漏電遮断器の正常状態でのテスト動作における各部の波形を示す波形図である。
【図４】この発明の実施の形態１による漏電遮断器のＲ相が欠相した状態でのテスト動作における各部の波形を示す波形図である。
【図５】この発明の実施の形態１による漏電遮断器のＳ相が欠相した状態でのテスト動作における各部の波形を示す波形図である。
【図６】この発明の実施の形態１による漏電遮断器のＴ相が欠相した状態でのテスト動作における各部の波形を示す波形図である。
【図７】この発明の実施の形態２による漏電遮断器を示す回路図である。
【図８】この発明の実施の形態３による漏電遮断器を示す回路図である。
【図９】この発明の実施の形態４による漏電遮断器を示す回路図である。
【図１０】この発明の実施の形態４による漏電遮断器の正常状態でのテスト動作における各部の波形を示す波形図である。
【図１１】この発明の実施の形態４による漏電遮断器のＲ相が欠相した状態でのテスト動作における各部の波形を示す波形図である。
【図１２】この発明の実施の形態４による漏電遮断器のＳ相が欠相した状態でのテスト動作における各部の波形を示す波形図である。
【図１３】この発明の実施の形態４による漏電遮断器のＴ相が欠相した状態でのテスト動作における各部の波形を示す波形図である。
【図１４】この発明の実施の形態５による漏電遮断器を示す回路図である。
【図１５】この発明の実施の形態６による漏電遮断器を示す回路図である。
【符号の説明】
【０１１５】
１    漏電遮断器
２    電源側接続端子
３    負荷側接続端子
４  主回路
５    開閉部
６    零相変流器
６ａ    二次巻線
６ｂ    三次巻線
７    漏電検出回路
８    引外し装置
９    電源回路
１０    三相全波整流回路
１１    インピーダンス素子
１２    電圧抑制素子
１３    テスト電流駆動回路
１４    ＡＮＤ回路
１５    正極側検出器
１６    負極側検出器
１７    テストスイッチ
１８、２１    フォトカプラ
１９、２２、２４、２６、２７、３０、３３、３５、３８、４０、４１、４４、４５  
抵抗
２０、２３、３１、３６、３９    ツェナーダイオード、
２５、２９、３２、３４、３７、４６    トランジスタ
２８、４２、４３、４９    ダイオード
４７    コンデンサ
４８    平滑コンデンサ
５０    ＮＯＴ回路
５１    遅延回路
５２    ワンパルス回路
【図１】
0004845910.tif 000002
【図２】
0004845910.tif 000003
【図３】
0004845910.tif 000004
【図４】
0004845910.tif 000005
【図５】
0004845910.tif 000006
【図６】
0004845910.tif 000007
【図７】
0004845910.tif 000008
【図８】
0004845910.tif 000009
【図９】
0004845910.tif 000010
【図１０】
0004845910.tif 000011
【図１１】
0004845910.tif 000012
【図１２】
0004845910.tif 000013
【図１３】
0004845910.tif 000014
【図１４】
0004845910.tif 000015
【図１５】
0004845910.tif 000016