(57)【特許請求の範囲】
【請求項１】
パッド部、内部回路領域、及び保護抵抗が基板に設けられ、
該パッド部と該保護抵抗の第１電極とが配線で接続され、かつ該内部回路領域と該保護抵抗の第２電極とが配線で接続され、
該保護抵抗が、該内部回路領域を静電気放電から保護する半導体装置であって、
該第１電極と該内部回路領域との距離が、該第２電極と該内部回路領域との距離より大きく、
該基板に、該パッド部、該内部回路領域、及び該保護抵抗を囲む、矩形枠状のガードリング領域が設けられ、
矩形形状の該第１電極の垂直に折れ曲がる２辺から、該第１電極の該２辺とそれぞれが平行な該ガードリング領域までの距離が等しいことを特徴とする半導体装置。
【請求項２】
上記保護抵抗が、上記基板に設けられたウエル領域からなり、上記第１電極の垂直に折れ曲がる２辺から、該第１電極に隣接する該ウエル領域の周辺部までの距離が等しいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記パッド部が、絶縁層を介して上記保護抵抗の上方に設けられたことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
上記保護抵抗が、上記基板に形成された不純物拡散層よりなることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
上記保護抵抗と、上記内部回路領域に含まれた保護トランジスタとが、保護回路を構成することを特徴とする請求項１〜４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、静電破壊を防止するための保護回路を有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置では、静電気が入力することによる半導体装置の破壊を防止するために、半導体装置の入力パッドの内部回路側に保護回路が設けられている（例えば、特許文献１）。
【０００３】
図８は、全体が１０００で表される、保護回路を有する半導体装置の回路図である。半導体装置１０００では、入力部（ＩＮ）と半導体素子との間に、点線で示すような保護回路が設けられている。保護回路は、保護抵抗と保護トランジスタ（ダイオードとして機能する）で構成される。
【０００４】
保護回路では、入力部（ＩＮ）から静電気（電荷）が入力されると、保護抵抗を通ることにより電圧を低減し、内部回路の半導体素子が保護される。入力部（ＩＮ）から入力された電圧が高く、保護抵抗で十分に低減できない場合には、保護トランジスタがＯＮ状態となってＶｓｓに電荷を逃がし、内部回路の半導体素子を保護する。なお、ここでは、保護トランジスタと、これより半導体素子側にある素子を含めて内部回路と呼ぶ。
【０００５】
図９は、半導体装置１０００の部分断面図である。入力パッドはメタル配線（ＭＥ１）と一体として形成されている。保護抵抗は、Ｎウエルから形成される。Ｎウエル中には、Ｎ＋領域からなる電極１（第１電極）と電極２（第２電極）が設けられている。電極１は、メタル配線層（ＭＥ１）を介して入力パットに接続され、一方、電極２は、メタル配線層（ＭＥ２）を介して保護トランジスタのドレインに接続されている。保護トランジスタのゲートとソースは短絡され、負側の電源（Ｖｓｓ）に接続されている。内部回路の半導体素子は、メタル配線層（ＭＥ２）と接続されている。
【０００６】
半導体装置に電源を供給するために、シリコン基板に独立して形成されたＰ＋領域と負側の電源（Ｖｓｓ）とが接続され、また、Ｎ＋領域と正側の電源（Ｖｄｄ）とが接続されている。
【０００７】
入力パッドの開口部以外はシリコン酸化膜で覆われ、絶縁されている。入力パッドのメタル配線層（ＭＥ２）とシリコン基板との間もシリコン酸化膜で絶縁されている。
【０００８】
上述のように、入力パッドに高電圧の静電気が印加されると、通常破線で示すように、入力パッドからメタル配線層（ＭＥ１）、保護抵抗、メタル配線層（ＭＥ２）と流れた電流が、保護トランジスタのドレインからソースへと流れ、最終的に電源（Ｖｓｓ）に流れる。この結果、メタル配線（ＭＥ２）に接続されている内部回路の半導体素子にはダメージを与えない。
【０００９】
なお、これ以外にも、静電気の流れるルートとしては、保護抵抗の電極１からＮウエル領域を通って正側の電源（Ｖｄｄ）に流れる場合や、負側の電源（Ｖｓｓ）に流れる場合もある。
【特許文献１】特開平９−１７９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、図１０の部分レイアウト図に示すように、半導体装置１０００では、保護抵抗２が入力パッド６と内部回路領域１０との間に配置されていたが、保護抵抗の第１電極３と入力パッド６とは略同電位であり（図９参照）、しかも、第１電極３はシリコン基板１中に形成されているため、第１電極３からシリコン基板１に形成された他の回路、特に内部回路領域１０に設けられた半導体素子への放電（リーク）が発生し、半導体素子の破壊を招いていた。このため、放電を防止するためには、内部回路領域１０と第１電極３との距離（Ｌ２）を大きくする必要があり、半導体装置の高集積化や小型化が困難であった。
【００１１】
また、図１１の部分レイアウト図に示すように、入力パッド６を、半導体装置１１００の周辺部、特に隅部近傍に配置する場合には、内部回路領域１０と第１電極３との距離（Ｌ３）を大きくする必要があり、半導体装置１１００の小型化が困難であった。
【００１２】
そこで、本発明は、保護回路を有する半導体装置において、保護抵抗の電極と他の半導体素子との間の放電を防止するとともに、小型化、高集積化を可能とした半導体装置の提供を目的とする。
【課題を解決するための手段】
【００１３】
本発明は、パッド部、内部回路領域、及び保護抵抗が基板に設けられ、パッド部と保護抵抗の第１電極とが配線で接続され、かつ内部回路領域と保護抵抗の第２電極とが配線で接続され、保護抵抗が、内部回路領域を静電気放電から保護する半導体装置であって、保護抵抗と内部回路領域との間に、パッド部が配置されたことを特徴とする半導体装置である。
かかる半導体装置では、第１電極と内部回路領域との間の距離を十分に確保して、両者の間での放電を防止できる。更に、パッド部は内部回路領域の近傍に形成するため、半導体装置の高集積化、小型化が可能となる。
【００１４】
パッド部から、第１電極及び第２電極までの距離は、略等しいことが好ましい。
【００１５】
また、本発明は、パッド部、内部回路領域、及び保護抵抗が基板に設けられ、パッド部と保護抵抗の第１電極とが配線で接続され、かつ内部回路領域と保護抵抗の第２電極とが配線で接続され、保護抵抗が、内部回路領域を静電気放電から保護する半導体装置であって、第１電極と内部回路領域との距離が、第２電極と内部回路領域との距離より大きいことを特徴とする半導体装置でもある。
【００１６】
上記基板に、パッド部、内部回路領域、及び保護抵抗を囲む、略矩形枠状のガードリング領域が設けられ、略矩形形状の第１電極の２辺から、第１電極に隣接するガードリング領域までの距離が略等しいことが好ましい。
これにより、第１電極からガードリング領域への放電条件が、第１電極の２つの辺で略均一となり、放電の偏りが無くなり放電耐圧を高くできる。
【００１７】
上記保護抵抗が基板に設けられたウエル領域からなり、上記第１電極の２辺から第１電極に隣接するウエル領域の周辺部までの距離が略等しいことが好ましい。
これにより、第１電極からウエル領域の周辺部への放電条件が第１電極の２つの辺で略均一となり、放電の偏りが無くなり放電耐圧を高くできる。
【００１８】
更に、上記ウエル領域の２つの周辺部から、ウエル領域に隣接する上記ガードリング領域までの距離が、略等しいことが好ましい。
【００１９】
パッド部は、絶縁層を介して保護抵抗の上方に設けられたことが好ましい。かかる構造により、更に半導体装置の集積化、小型化が可能となる。
【００２０】
好適には、保護抵抗は、基板に形成された不純物拡散層よりなる。
【００２１】
好適には、保護抵抗と、上記内部回路領域に含まれた保護トランジスタとは、保護回路を構成する。
【発明の効果】
【００２２】
本発明にかかる半導体装置では、保護回路を有する半導体装置の高集積化、小型化が可能となる。
【発明を実施するための最良の形態】
【００２３】
実施の形態１．
図１は、全体が１００で表される、本発明の実施の形態１にかかる半導体装置の部分レイアウト図である。
半導体装置１００は、シリコン基板１上に規定された、内部回路領域１０と、内部回路領域１０の周りに形成された周辺素子領域２０を含む。周辺素子領域２０は、ガードリング領域３０により囲まれている。チップの周辺に配置されたガードリング領域３０は、拡散層より形成され、基板電位をとるために後述のメタル配線層と接続される。また、チップをダイシングする際には、チップの損傷を防止する役割も果たす。
【００２４】
周辺素子領域２０には、ｐ型のシリコン基板１に形成されたｎウエルからなる保護抵抗（ＥＳＤ（Electrostatic Discharge）保護抵抗）２が設けられている。保護抵抗２には、ｎ＋領域からなる第１電極３および第２電極４が設けられている。
【００２５】
第１電極３は、メタル配線層（ＭＥ１）５を介して入力パッド６に接続されている。一方、第２電極４は、メタル配線層（ＭＥ２）７を介して内部回路領域１０に形成されている保護トランジスタや半導体素子（図示せず）に接続されている。かかる回路構成は、図８に示す半導体装置１０００と同じである。なお、メタル配線層５、７及び入力パッド６は、例えばアルミニウムやポリシリコンからなる。
【００２６】
図９に示す半導体素子１０００と同様に、シリコン基板１上にはシリコン酸化膜（図示せず）が形成され、その上にメタル配線層５、７、及び入力パッド６が形成されている。ここで、シリコン酸化膜は、薄くても非常に高い絶縁性能を有するため、入力パッドと内部回路領域１０の距離を近づけても、高い静電耐圧を維持することができる。従って、入力パッド６と内部回路領域１０との距離（水平距離：Ｌ１）は、第１電極３と内部回路領域１０との距離（例えば、図１０のＬ２）より短くすることができる。
【００２７】
一方、図１に示すように、半導体装置１００では、内部回路領域１０と保護抵抗２との間に入力パッド６が配置されている。かかる配置とすることにより、保護抵抗２の第１電極３と内部回路領域１０との間の距離を十分に大きく維持することができる。
【００２８】
即ち、半導体装置１００では、第１電極３と内部回路領域１０との間の距離を大きく保ちつつ、内部回路領域１０と、それに隣接する入力パッド６との距離Ｌ１を、従来の半導体装置１０００における、内部回路領域１０と、それに隣接する保護抵抗２の第１電極３との距離Ｌ２に比較して、十分に小さくすることが可能となる。
【００２９】
従って、本実施の形態１にかかるレイアウトを採用することにより、同一の大きさの半導体装置では、内部回路領域１０を大きくすることができ、高集積化が可能となる。また、内部回路領域１０の面積が同一であれば、半導体装置の小型化が可能となり、製造コストの低減が可能となる。
【００３０】
実施の形態２．
図２は、全体が２００で表される、本発明の実施の形態２にかかる半導体装置の部分レイアウト図である。本実施の形態２は、入力パッド６が半導体装置２００の隅部近傍に配置されている場合であり、図２中、図１と同一符号は、同一又は相当箇所を示す。
【００３１】
図２に示すように、半導体装置２００では、保護抵抗２が半導体装置２００の隅部近傍に配置されている。保護抵抗２の、第１電極３と第２電極４とが、周辺素子領域２０を囲むガードリング領域３０の一辺から略等距離に配置されている（保護抵抗２の長手方向が、ガードリング領域３０の一辺と略平行となっている）。
【００３２】
また、入力パッド６は、保護抵抗２を挟んでガードリング領域３０と反対側に配置されている。入力パッド６の一辺と、内部回路領域１０の端部とは略平行となり、その距離は、上述の半導体装置１００と同様のＬ１となっている。
【００３３】
保護抵抗２の第１電極３と入力パッド６とはメタル配線層５で接続されている。メタル配線層５は、保護抵抗２の長手方向と垂直方向に、ガードリング領域３０に沿って配置されている。一方、保護抵抗２の第２電極４と内部回路領域１０とはメタル配線層７で接続されている。メタル配線層７は保護抵抗２の長手方向に、ガードリング領域３０に沿って配置されている。
【００３４】
図２に示すように、矩形形状の第１電極３は、その２つの辺が、垂直に折れ曲って延びるガードリング領域３０からの距離がそれぞれａ、ｂとなるように配置されるが、距離ａと距離ｂとが略等しくなるように配置されることが好ましい。距離ａ、ｂを等しくすることにより、ガードリング領域３０から、ガードリング領域３０に対向する第１電極３までの距離が一定となる。これにより、第１電極３からガードリング領域３０への放電条件が、第１電極３の２つの辺で略均一となる。この結果、放電の偏りが無くなり放電耐圧を高くできる。
【００３５】
特に、半導体装置２００では、ガードリング領域３０に対向する第１電極３の辺の長さが、上述の半導体装置１００より長くなるため、第１電極３とガードリング領域３０との間の距離（ａ、ｂ）を、半導体装置１００より短くできる。
【００３６】
このように、本実施の形態２にかかるレイアウトを採用することによっても、半導体装置２００の高集積化、小型化が可能となる。
特に、周辺素子領域２０を挟んで対向する内部回路領域１０とガードリング領域３０との間の距離は、上述の半導体装置１００よりも短くできる。
【００３７】
なお、ここでは、保護抵抗２の長手方向が、ガードリング領域３０の一辺と略平行となっている場合について説明したが、第１電極３と内部回路領域１０との距離が、第２電極４と内部回路領域１０との距離より大きくなる範囲で、保護抵抗２の長手方向が、ガードリング領域３０の一辺に対して任意の角度で設けられても構わない。
【００３８】
ここでは、第１電極３の２辺からガードリング領域３０までの距離を略等しくしたが、第１電極３の２辺から保護抵抗２を形成するウエル領域の周辺部までの距離も略等しくすることが好ましい。また、ウエル領域の周辺部からガードリング領域３０までの距離も略等しくすることが好ましい。
かかる構造により、放電の偏りが無くなり、放電耐圧が高くなるからである。
【００３９】
実施の形態３．
図３は、全体が３００で表される、本実施の形態３にかかる半導体装置の部分断面図である。また、図４は、同じく半導体装置３００の部分レイアウト図である。図４中、図１と同一符号は、同一又は相当箇所を示す。
【００４０】
半導体装置３００では、上述の半導体装置１００と同様に、保護抵抗２がシリコン基板１に形成され、保護抵抗２の第２電極４が、メタル配線層７を介して内部回路領域１０に接続されている。一方、入力パッド６は、保護抵抗２の上部に設けられ、メタル配線層（図示せず）を介して第１電極３に接続されている。入力パッド６と内部回路領域１０との距離は、実施の形態１、２と同様にＬ１となる。
図３に示すように、入力パッド６と保護抵抗２との間は、シリコン酸化膜で絶縁されている。
なお、図４では、レイアウトを理解しやすいように、実際は入力パッド６に隠れる保護抵抗２も併せて記載した。
【００４１】
このように、本実施の形態３にかかるレイアウトでは、入力パッド６を保護抵抗２の上方に設けることにより、第１電極３と内部回路領域１０との間の距離を十分に確保しながら、半導体装置３００の高集積化、小型化が可能となる。
特に、入力パッド６と保護抵抗２とを重ねて形成することにより、更に高集積化、小型化が可能となる。
【００４２】
実施の形態４．
図５は、全体が４００で表される、本実施の形態４にかかる半導体装置の部分断面図である。また、図６は、同じく半導体装置４００の部分レイアウト図である。図６中、図１と同一符号は、同一又は相当箇所を示す。図６では、レイアウトを理解しやすいように、実際は入力パッド６に隠れる保護抵抗２も併せて記載した。
【００４３】
半導体装置４００では、保護抵抗２が長く（第１電極３と第２電極４との距離が大きい）入力パッド６から左右に飛び出している以外は、半道体装置３００と同じ構造を有する。例えば、保護抵抗２の抵抗値を大きくする場合にかかる構造が用いられる。
【００４４】
本実施の形態４にかかるレイアウトでも、第１電極３と内部回路領域１０との間の距離を十分に確保しながら、半導体装置４００の高集積化、小型化が可能となる。
【００４５】
実施の形態５．
図７は、全体が５００で表される、本実施の形態５にかかる半導体装置の部分レイアウト図である。図７中、図１と同一符号は、同一又は相当箇所を示す。図７でも、レイアウトを理解しやすいように、実際は入力パッド６に隠れる保護抵抗２も併せて記載した。
【００４６】
上述の半導体装置４００では、保護抵抗２の長手方向（第１電極３と第２電極４との配置方向）が、内部回路領域１０の端部に対して略平行になっているのに対して、半導体装置５００では、略垂直となっている。これ以外の構造は、半導体装置４００と略同一である。
【００４７】
このように、本実施の形態５にかかるレイアウトでも、入力パッド６を保護抵抗２の上方に設けることにより、第１電極３と内部回路領域１０との間の距離を十分に確保しながら、半導体装置５００の高集積化、小型化が可能となる。
【００４８】
なお、実施の形態１〜５では、入力パッド６を例に説明したが、これらのレイアウトは、出力パッド等の他のパッドにも適用できる。
また、シリコン基板１の代りにＧａＡｓ等の他の半導体基板を用いても構わない。更に、シリコン酸化膜に代えて、窒化シリコン膜や燐ガラス等の、他の絶縁材料を用いても構わない。
【００４９】
なお、実施の形態１〜５の、保護回路を有する半導体装置の回路は、図８に示す半導体装置１０００の回路と同様である。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態１にかかる半導体装置の部分レイアウト図である。
【図２】本発明の実施の形態２にかかる半導体装置の部分レイアウト図である。
【図３】本発明の実施の形態３にかかる半導体装置の部分断面図である。
【図４】本発明の実施の形態３にかかる半導体装置の部分レイアウト図である。
【図５】本発明の実施の形態４にかかる半導体装置の部分断面図である。
【図６】本発明の実施の形態４にかかる半導体装置の部分レイアウト図である。
【図７】本発明の実施の形態５にかかる半導体装置の部分レイアウト図である。
【図８】保護回路を有する半導体装置の回路図である。
【図９】保護回路を有する半導体装置の部分断面図である。
【図１０】従来の半導体装置の部分レイアウト図である。
【図１１】従来の半導体装置の部分レイアウト図である。
【符号の説明】
【００５１】
１...シリコン基板、２...保護抵抗、３...第１電極、４...第２電極、５...メタル配線層、６...入力パッド、７...メタル配線層、１０...内部回路領域、２０...周辺素子領域、３０...ガードリング領域、１００...半導体装置。
【図１】
0004673569.tif 000002
【図２】
0004673569.tif 000003
【図３】
0004673569.tif 000004
【図４】
0004673569.tif 000005
【図５】
0004673569.tif 000006
【図６】
0004673569.tif 000007
【図７】
0004673569.tif 000008
【図８】
0004673569.tif 000009
【図９】
0004673569.tif 000010
【図１０】
0004673569.tif 000011
【図１１】
0004673569.tif 000012