(57)【特許請求の範囲】
【請求項１】
複数の行電極と複数の列電極を有する液晶表示装置の行電極を複数本一括して選択し、選択した各行電極に選択期間毎に直交行列の成分にもとづく所定の電圧を印加するとともに、表示データと前記直交行列の成分とから得られる値に応じた列電圧を各列電極に印加する液晶表示装置の駆動回路において、
１選択期間を複数に分割したそれぞれの期間に対応して設けられ、対応する期間における表示データの階調に応じたデータと直交行列の成分とから列電圧に応じた値を演算する演算手段と、前記演算手段の演算値の発生数を計数する計数手段と、前記計数手段の計数結果にもとづいて、列電圧に応じた値を出力順序を昇順または降順にして出力する列電圧値出力手段と、隣接する選択期間では、前記列電圧値出力手段における列電圧に応じた値の出力順序を逆にさせる時間的位相反転手段とを備え、
前記列電圧値出力手段は、１選択期間におけるそれぞれの期間のうちどの期間にあるのかを示すサイクル信号を出力するサイクル信号出力手段を有し、該サイクル信号出力手段が出力するサイクル信号に従って、値が低いものから順にまたは値が高いものから順に、発生数に応じて前記演算手段の演算値に対応する列電圧に応じた値を出力し、
前記時間的位相反転手段は、前記サイクル信号出力手段が出力するサイクル信号が１選択期間における最初の期間を示すときに、隣接する選択期間のうちの前の選択期間における列電圧に応じた値の出力順序とは逆の出力順序にすることを示す信号を出力する
ことを特徴とする液晶表示装置の駆動回路。
【請求項２】
所定の空間的周期で、列電圧値出力手段における昇順に出力する状態と降順に出力する状態とを逆にさせる空間的位相反転手段を備えた請求項１に記載の液晶表示装置の駆動回路。
【請求項３】
直交行列は実際に表示しないダミーラインに対応した行を含み、演算手段は、１選択期間に列電極に印加する電圧レベルの数を減らすように設定された仮想データを階調に応じたデータに含めて演算を行う請求項１または請求項２に記載の液晶表示装置の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数ライン同時選択法によって液晶表示装置を駆動する駆動回路に関する。特に、消費電流の増大とクロストークの増大を抑制できる液晶表示装置の駆動回路に関する。
【０００２】
【従来の技術】
【０００３】
液晶表示装置は、軽量・小型という特性を生かして、携帯電話機や携帯情報端末等の携帯端末に広く適用されている。液晶表示装置には、主として、パッシブ駆動されるＳＴＮ液晶素子を使用したものと、ＴＦＴを備えたアクティブマトリックス液晶素子を使用したものとがあるが、ＳＴＮ液晶素子は、アクティブマトリックス液晶素子に比べて、製造工程が短く、簡単な素子構造を持ち、低コストで生産できるという利点がある。
【０００４】
携帯端末においても、カラー表示や簡単な動画表示を行うことが望まれている。そのため、高速応答することと階調表示ができる液晶表示装置が要求される。
【０００５】
アクティブマトリックス液晶素子では、比較的高速な応答特性が得られる。一方、ＳＴＮ液晶素子では、駆動方式として、ＡＰＴ（Alto Pleshko Technique）やＩＡＰＴ（Improved APT）などの線順次駆動法が用いられるのが一般的である。線順次駆動法は、オンレベル／オフレベルを簡単に発生できるためマルチプレクス駆動として有効であるが、ＳＴＮ液晶素子を高速応答させるには限界がある。
【０００６】
ＳＴＮ液晶素子をより高速に駆動するための駆動方法として、複数ライン同時選択法（マルチラインアドレッシング法：ＭＬＡ法）がある。ＭＬＡ法は、複数の走査電極（行電極）を一括して選択して駆動する方法である。ＭＬＡ法では、データ電極（列電極）に供給される列表示パターンを独立に制御するために、同時に駆動される各行電極には、所定の電圧パルス列が印加される。
【０００７】
各行電極に印加される電圧パルス電圧群（選択パルス群）は、Ｌ行Ｋ列の行列で表すことができる。以下、この行列を選択行列という。Ｌは同時選択ライン数である。電圧パルス電圧群は、互いに直交するベクトル群として表される。従って、それらのベクトルを要素として含む行列は直交行列となる。各行列内の各行ベクトルは互いに直交している。
【０００８】
直交行列において、各行は液晶表示装置の各ラインに対応する。例えば、Ｌ本の選択ライン中の第１番目のラインに対して、選択行列の第１行目の要素が適用される。すなわち、１列目の要素、２列目の要素の順に選択パルスが、第１番目の行電極に印加される。
【０００９】
図１３は、列電極に印加される電圧波形のシーケンスの決め方を示す説明図である。図１３において、（ａ）は選択行列および表示データの例、（ｂ）は列表示パターンと電圧パターンの例、（ｃ）は列電極ｉ，ｊの電圧波形例を示す。ここでは、図１３（ａ）に示すように、画素として４行２列、選択行列として４行４列の直交行列を例にとる。図１３（ａ）に示す選択行列において、「１」は正の選択パルス、「０」は負の選択パルスを意味する。
【００１０】
列電極ｉ，ｊにおいて表示されるべき表示データが図１３（ａ）の右側に示すようになっているとする。図１３（ａ）において、白丸は点灯であること、黒丸は消灯であることを示す。すると、列表示パターンは、図１３（ｂ）に示すようなベクトル（ｄ）で表される。図１３（ｂ）に示すベクトル（ｄ）では、「１」はオン表示に対応し、「０」はオフ表示に対応する。
【００１１】
列電極ｉ，ｊに順次印加されるべき電圧レベルは、図１３（ｂ）に示すベクトル（ｖ）のようになる。このベクトルは、列表示パターンとそれに対応する行選択パターン（選択行列における列）とについてビットごとに排他的論理和をとり、それらの結果の和をとったものに対応する。図１３（ｃ）は、図１３（ｂ）に示したベクトル（ｖ）に対応した列電極ｉ，ｊの電圧波形を示すタイミング図である。図１３（ｃ）において、縦軸は列電極に印加される電圧（列電圧）を示し、横軸は時間を示している。ここで、「０」は−２Ｖｃ、「１」は−Ｖｃ、「２」は０、「３」は＋Ｖｃ、「４」は＋２Ｖｃに対応している。
【００１２】
このような駆動方法によると、液晶のフレーム応答を抑制し、その結果、高速応答と高コントラストとを同時に達成できる。すなわち、単純マトリックス表示装置において従来駆動表示では困難とされていた高品位の画像提供が可能になる。
【００１３】
ＭＬＡ法によって液晶表示装置を駆動する場合、列表示パターンおよび行選択パターンにおけるオンオフ表示および選択パターンを「１」と「０」とで表すと、列電極に印加される電圧パターンは、列表示パターンとそれに対応する行選択パターンとについてビットごとに排他的論理和をとり、それらの結果の和をとったものに対応する。以下、列表示パターンとそれに対応する行選択パターンとについてビットごとに排他的論理和をとり、それらの結果の和をとる演算をＭＬＡ演算と呼ぶ。
【００１４】
従って、列電圧のレベル数は、同時選択されるライン数がＬのときＬ＋１となる。例えば、選択行列として図１３（ａ）に示す４行４列の直交行列を用いた場合には、同時選択ライン数は４なので印加電圧レベル数は５である。具体的には、図１３（ｃ）に示すように、（−２Ｖｃ，−Ｖｃ，０，＋Ｖｃ，＋２Ｖｃ）の５種類のレベルが列電極ｉ，ｊに印加されることになる。
【００１５】
アクティブマトリクス駆動法では、中間調表示を行うために、振幅変調を用いて中間電圧を比較的容易に発生することができる。しかし、パッシブ駆動法では、単純に振幅変調を行うと線順次駆動における非選択時の電圧変動が生じて、非表示部分にオン表示またはオフ表示に応じた電圧とは異なる不正電圧が印加されてしまう。そこで、種々の中間電圧を発生させるための手法が用いられている。
【００１６】
以下、ＭＬＡ法に対してパルス幅変調方式による階調方法（以下、ＰＷＭ法という。）を適用した場合の駆動方法について説明する。まず、一般的なＰＷＭ法の例を図１４に示す。図１４において「１」はオン表示、「０」はオフ表示に対応する。
【００１７】
図１４に示すように、例えば、選択期間（Ｔ）を５つ分割期間（Ｔ０〜Ｔ４）に等分に分割する。階調レベル５／５はＴ０〜Ｔ４の期間オン表示を行い、階調レベル０／５ではＴ０〜Ｔ４の期間オフ表示を行う。そして、階調レベル１／５，２／５，３／５，４／５ではオン表示とオフ表示の期間を混在させることによって中間レベルの階調を表示する。このように選択期間を５分割した場合には６レベルの階調を表示できる。
【００１８】
次に、ＭＬＡ法においてＰＷＭ法によって階調表示を行う方法について説明する。図１５において、（ａ）は１列分の表示データの例、（ｂ）は（ａ）に示す表示データに対応した各期間Ｔ０〜Ｔ４における列表示パターン（階調データ）およびＭＬＡ演算結果の例、（ｃ）は選択行列の例である。ＭＬＡ法においてＰＷＭ法によって階調表示を行う場合には、行選択パターンと各階調データとについてＭＬＡ演算を行う。
【００１９】
図１５（ｃ）に示す選択行列の２列目（Ｒ２）を行選択パターンとして使用している期間を考える。期間Ｔ０では階調データ（１，１，１，１）と行選択パターンとの各ビットの排他的論理和の和は「１」である。期間Ｔ１では列表示パターン（１，１，０，１）と行選択パターンとの各ビットの排他的論理和の和は「２」である。期間Ｔ２では列表示パターン（１，０，０，１）と行選択パターンとの各ビットの排他的論理和の和は「１」である。期間Ｔ３では列表示パターン（１，０，０，０）と行選択パターンとの各ビットの排他的論理和の和は「２」である。期間Ｔ４では列表示パターン（０，０，０，０）と行選択パターンとの各ビットの排他的論理和の和は「３」である。従って、列電極に順次印加されるべき電圧レベルを示す値は、（１，２，１，２，３）となる。図１５（ｄ）は列電極の電圧波形を示すタイミング図である。（ｄ）において、縦軸は列電圧を示し、横軸は時間を示している。
【００２０】
【発明が解決しようとする課題】
図１５（ｄ）に示すように、ＭＬＡ法に対してＰＷＭ法を適用した場合には、１選択期間における列電極の電圧波形において列電圧の変化点が多くなってしまう。このため、クロストークが大きくなるという課題がある。また、列電圧の変化点が多くなってしまうことから、消費電流が増大してしまうという課題もある。
【００２１】
そこで、本発明は、ＭＬＡ法に対してＰＷＭ法を適用した場合に、消費電流の増大とクロストークの増大を抑制できる液晶表示装置の駆動回路を提供することを目的とする。
【００２６】
【課題を解決するための手段】
本発明の態様１の液晶表示装置の駆動回路は、１選択期間を複数に分割したそれぞれの期間に対応して設けられ、対応する期間における表示データの階調に応じたデータと直交行列の成分とから列電圧に応じた値を演算する演算手段と、演算手段の演算値の発生数を計数する計数手段と、計数手段の計数結果にもとづいて、列電圧に応じた値を出力順序を昇順または降順にして出力する列電圧値出力手段と、隣接する選択期間では、列電圧値出力手段における列電圧に応じた値の出力順序を逆にさせる時間的位相反転手段とを備え、列電圧値出力手段は、１選択期間におけるそれぞれの期間のうちどの期間にあるのかを示すサイクル信号を出力するサイクル信号出力手段を有し、該サイクル信号出力手段が出力するサイクル信号に従って、値が低いものから順にまたは値が高いものから順に、発生数に応じて演算手段の演算値に対応する列電圧に応じた値を出力し、時間的位相反転手段は、サイクル信号出力手段が出力するサイクル信号が１選択期間における最初の期間を示すときに、隣接する選択期間のうちの前の選択期間における列電圧に応じた値の出力順序とは逆の出力順序にすることを示す信号を出力することを特徴とする。すなわち、列電圧値出力手段が、列電圧に応じた値の並べ替えを行った上で、さらに、ＰＷＭ位相を時間的に反転させる。
【００２８】
態様２の液晶表示装置の駆動回路は、態様１の駆動回路において、所定の空間的周期で、列電圧値出力手段における昇順に出力する状態と降順に出力する状態とを逆にさせる空間的位相反転手段を備えたことを特徴とする。すなわち、列電圧値出力手段が、列電圧に応じた値の並べ替えを行った上で、さらに、ＰＷＭ位相を空間的にも反転させる。
【００２９】
態様３の液晶表示装置の駆動回路は、態様１または態様２の駆動回路において、直交行列が実際に表示しないダミーラインに対応した行を含み、演算手段が、１選択期間に列電極に印加する電圧レベルの数（種類）を減らすように設定された仮想データを階調に応じたデータに含めて演算を行うことを特徴とする。この場合、列電極に印加する電圧レベルの数が減ることから、１選択期間における列電圧の変化点がさらに減ることになる。
【００３０】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態について説明する。図１は、本発明による液晶表示装置の駆動回路の実施の形態１の構成例を示すブロック図である。ここでは、同時選択ライン数を４とし、ＭＬＡの１選択期間をＴ０〜Ｔ４の５つの期間に等分に分割してＰＷＭ法を実現する場合を例にする。以下、各期間Ｔ０〜Ｔ４をＰＷＭ期間と呼ぶ。図１に示す構成では、駆動回路であるＭＬＡＤ１０Ｃにおいて、階調処理回路であるＧＤＡＴＰ１１は、表示データから各ＰＷＭ期間Ｔ０〜Ｔ４の階調データ（ＰＷＭ成分）を生成する。図１において、各ＰＷＭ期間Ｔ０〜Ｔ４の階調データが、Ｄ（０），Ｄ（１），Ｄ（２），Ｄ（３），Ｄ（４）で示されている。
【００３１】
なお、１選択期間を分割する際に、分割された各期間は等分またはほぼ等分に分割された均等期間またはほぼ均等期間であることが好ましいが、場合によっては、非等分であってもよい。
【００３２】
また、ＭＬＡ演算を行うハードウェア回路であるＭＬＡＣ１２Ｃ０，１２Ｃ１，１２Ｃ２，１２Ｃ３，１２Ｃ４は、各ＰＷＭ期間Ｔ０〜Ｔ４に対応して設けられ、それぞれ、ＧＤＡＴＰ１１から出力される各ＰＷＭ期間Ｔ０〜Ｔ４のＰＷＭ成分と、選択行列保持を行うＲＳＥＬＲ１５から出力される行選択パターンとについてＭＬＡ演算を行う。すなわち、ＭＬＡＣ１２Ｃ０〜１２Ｃ４は、それぞれ、ＰＷＭ成分の各ビットと行選択パターンの成分との排他的論理和を算出して算出結果を加算するというＭＬＡ演算を行い、加算結果を出力する。従って、ＭＬＡＣ１２Ｃ０〜１２Ｃ４から「０」〜「４」のいずれかが出力される。ＭＬＡＣ１２Ｃ０〜１２Ｃ４から出力される加算結果は、列電圧のレベルを示す値である。
【００３３】
さらに、計数を行う回路であるＣＮＴ１３は、各ＭＬＡＣ１２Ｃ０〜１２Ｃ４から出力される「０」〜「４」のそれぞれの個数を計数し計数結果（「０」〜「４」のそれぞれの個数（０〜５の６値のうちのいずれか））を、比較を行う回路であるＣＭＰ１４に出力する。ＣＭＰ１４は、ＣＮＴ１３から出力された計数結果を、ＣＹＣＴ１６から出力されるサイクル信号に従って、列電圧（−２Ｖｃ，−Ｖｃ，０，＋Ｖｃ，＋２Ｖｃ）を発生する列電圧発生回路（図示せず）に出力する。サイクル信号は、１選択期間における各ＰＷＭ期間Ｔ０〜Ｔ４のうちどの期間にあるのかを示す信号であり、例えば、サイクル信号として０〜４を示す信号が順に繰り返し出力される。なお、本例では、ＧＤＡＴＰ１１、ＭＬＡＣ１２Ｃ０〜１２Ｃ４、ＣＮＴ１３、ＣＭＰ１４、ＲＳＥＬＲ１５およびＣＹＣＴ１６は、クロック信号に従って動作する。また、サイクル信号が示す値をサイクル値と呼ぶ。
【００３４】
また、本実施の形態では、ＣＮＴ１３からＣＭＰ１４に、５レベルの列電圧（−２Ｖｃ，−Ｖｃ，０，＋Ｖｃ，＋２Ｖｃ）に対応した「０」〜「４」のそれぞれについて０〜５の６値のうちのいずれかの値を個数として出力するが、任意の４レベルの列電圧についての個数を出力するようにしてもよい。個数の合計はＰＷＭ期間Ｔ０〜Ｔ４に応じた５個であるから、ＣＮＴ１３が４レベルの列電圧についての個数を出力するようにしても、ＣＭＰ１４は、残り１つのレベルについての個数はわかる。
【００３５】
ＰＷＭ位相反転指示回路であるＰＩＮＶ１７は、上記のクロック信号を計数して５クロックを計数する毎に出力を反転する。従って、ＰＩＮＶ１７は、ハイレベルまたはローレベルを出力するが、クロック信号の５クロック分の時間が経過する毎に出力を反転する。後述するように、ＣＭＰ１４は、ＣＮＴ１３から出力された加算結果（列電圧のレベルを示す値）を大きい値から順に（降順に）または小さい値から順に（昇順に）出力するのであるが、ＰＩＮＶ１７の出力に応じて、降順とするか昇順とするか決定する。本例では、ＰＩＮＶ１７の出力がハイレベルであると昇順に出力し、ＰＩＮＶ１７の出力がローレベルであると降順に出力することにする。
【００３６】
なお、本実施の形態では、各演算手段は、各ＰＷＭ期間に対応して設けられている各ＭＬＡＣ１２Ｃ０〜１２Ｃ４で実現され、各演算手段から出力される演算値（本例では０〜４のいずれか）の発生数を計数する計数手段は、ＣＮＴ１３で実現され、列電圧値出力手段は、ＣＭＰ１４およびＣＹＣＴ１６で実現されている。また、隣接する選択期間では、列電圧値出力手段における昇順に出力する状態と降順に出力する状態とを逆にさせる時間的位相反転手段はＰＩＮＶ１７で実現されている。
【００３７】
図２は、表示データが格納されるビットマップメモリ３１と駆動回路１０Ｃ１，・・・，１０Ｃｎの接続例を示すブロック図である。図２に示す例では、４ライン，Ｃ１〜Ｃｎのｎ列分の表示データを記憶できる例を示す。そして、ビットマップメモリ３１の各列に対応した駆動回路であるＭＬＡＤ１０Ｃ１，・・・，１０Ｃｎが接続されている。各ＭＬＡＤ１０Ｃ１，・・・，１０Ｃｎは、それぞれ、図１に示すように構成されている。
【００３８】
図３は、ＭＬＡ法にＰＷＭ法を適用した例を示す説明図である。図３において、（ａ）は１列分の表示データの例を示す説明図、（ｂ）は（ａ）に示す表示データに対応した１選択期間（Ｔ）の各ＰＷＭ期間Ｔ０〜Ｔ４におけるＰＷＭ成分の例を示す説明図、（ｃ）は選択行列の例、（ｄ）は列電極の電圧波形を示すタイミング図である。また、図４は、図１に示すＭＬＡＤ１０Ｃの動作を示すタイミング図である。
【００３９】
次に、図１に示すＭＬＡＤ１０Ｃの動作を、図３の説明図および図４のタイミング図を参照して説明する。図４において、４Ａはサイクル値、４ＢはＧＤＡＴＰ１１から出力されるＰＷＭ成分、４ＣはＲＳＥＬＲ１５から出力される行選択パターン、４ＤはＭＬＡＣ１２Ｃ０〜１２Ｃ４の出力、４ＥはＣＮＴ１３の出力（出力更新）、４ＦはＣＭＰ１４の出力、４ＧはＰＩＮＶ１７の出力を示す。図４に示すように、サイクル値が「０」になると、ビットマップメモリ３１から、ＭＬＡＤ１０ＣにおけるＧＤＡＴＰ１１に対してラインＬ０の表示データが出力され、サイクル値が「１」になるとラインＬ１の表示データが出力され、サイクル値が「２」になるとラインＬ２の表示データが出力され、サイクル値が「３」になるとラインＬ３の表示データが出力される。
【００４０】
また、ＧＤＡＴＰ１１は、それぞれのラインＬｎ（本例ではｎは０〜３）の表示データを入力する毎に、入力した表示データに対応した各ＰＷＭ期間Ｔ０〜Ｔ４のＰＷＭ成分を生成する。そして、ＰＷＭ成分の各要素を対応するＭＬＡＣ１２Ｃ０〜１２Ｃ４に出力する。表示データが図３の（ａ）に示すようであるとすると、図３の（ｂ）に示すＰＷＭ期間Ｔ０のＰＷＭ成分がＭＬＡＣ１２Ｃ０に出力され、ＰＷＭ期間Ｔ１のＰＷＭ成分がＭＬＡＣ１２Ｃ１に出力され、ＰＷＭ期間Ｔ２のＰＷＭ成分がＭＬＡＣ１２Ｃ２に出力され、ＰＷＭ期間Ｔ３のＰＷＭ成分がＭＬＡＣ１２Ｃ３に出力され、ＰＷＭ期間Ｔ４のＰＷＭ成分がＭＬＡＣ１２Ｃ４に出力される。
【００４１】
そして、ＲＳＥＬＲ１５は、ＧＤＡＴＰ１１から各ＭＬＡＣ１２Ｃ０〜１２Ｃ４にラインＬｎのＰＷＭ成分が出力されるときに、その時点の選択期間に対応する行選択パターンにおける成分を出力している。例えば、図３（ｃ）に示すＲ２の行選択パターンを使用している場合には、ＲＳＥＬＲ１５は、ＧＤＡＴＰ１１から各ＭＬＡＣ１２Ｃ０〜１２Ｃ４にラインＬ０のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ０に対応した成分である「１」を出力する。また、ＧＤＡＴＰ１１から各ＭＬＡＣ１２Ｃ０〜１２Ｃ４にラインＬ１のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ１に対応した成分である「０」を出力する。同様に、ＧＤＡＴＰ１１から各ＭＬＡＣ１２Ｃ０〜１２Ｃ４にラインＬ２，Ｌ３のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ２，Ｌ３に対応した成分を出力する。
【００４２】
各ＭＬＡＣ１２Ｃ０〜１２Ｃ４は、ＧＤＡＴＰ１１から出力されたＰＷＭ成分と行選択パターンの成分とについてＭＬＡ演算を行い、演算結果をＣＮＴ１３に出力する。例えば、各ＭＬＡＣ１２Ｃ０〜１２Ｃ４は、ＧＤＡＴＰ１１からラインＬ０のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ０の成分が出力されている。各ＭＬＡＣ１２Ｃ０〜１２Ｃ４は、ラインＬ０のＰＷＭ成分と行選択パターンにおけるラインＬ０の成分との排他的論理和を算出し算出結果を記憶する。また、各ＭＬＡＣ１２Ｃ０〜１２Ｃ４は、ＧＤＡＴＰ１１からラインＬ１のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ１の成分が出力されている。各ＭＬＡＣ１２Ｃ０〜１２Ｃ４は、ラインＬ１のＰＷＭ成分と行選択パターンにおけるラインＬ１の成分との排他的論理和を算出し算出結果を記憶する。同様に、各ＭＬＡＣ１２Ｃ０〜１２Ｃ４は、ＧＤＡＴＰ１１からラインＬ２，Ｌ３のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ２，Ｌ３の成分が出力されている。各ＭＬＡＣ１２Ｃ０〜１２Ｃ４は、ラインＬ２，Ｌ３のＰＷＭ成分と行選択パターンにおけるラインＬ２，Ｌ３の成分との排他的論理和を算出し算出結果を記憶する。各ＭＬＡＣ１２Ｃ０〜１２Ｃ４は、サイクル値が「４」になると、記憶された各値を加算する。そして、加算結果をＭＬＡ演算結果（列電圧のレベルを示す値）としてＣＮＴ１３に出力する。
【００４３】
行選択パターンが図３の（ｃ）に示す選択行列のうちのＲ２であったとすると、ＭＬＡＣ１２Ｃ０は列電圧のレベルを示す値として「１」をＭＬＡ演算結果として出力し、ＭＬＡＣ１２Ｃ１は「２」を出力し、ＭＬＡＣ１２Ｃ２は「１」を出力し、ＭＬＡＣ１２Ｃ３は「２」を出力し、ＭＬＡＣ１２Ｃ４は「３」を出力する。
【００４４】
ＣＮＴ１３は、サイクル値が「４」になると、各ＭＬＡＣ１２Ｃ０〜１２Ｃ４から出力される「０」〜「４」のそれぞれの個数を計数し計数結果をＣＭＰ１４に出力するのであるが、本例では、「４」について０、「３」について１個、「２」について２個、「１」について２個、「０」について０を示す信号をＣＭＰ１４に出力するように出力値を更新する。
【００４５】
ＣＭＰ１４は、サイクル値が「０」になると、列電圧のレベルを示す値のうち最も小さい値を出力する。この場合には、「１」を出力する。また、サイクル値が「１」になると、その時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。なお、既に出力済みの値は、最も小さい値の判断対象から除外される。ＣＭＰ１４は、同様に、サイクル値が「２」，「３」，「４」になると、それぞれの時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。
【００４６】
図４に示すように、このとき、ＰＩＮＶ１７の出力はハイレベルである。従って、上述したように、ＣＭＰ１４から、列電圧のレベルを示す値が昇順に出力される。この結果、図３の（ｄ）に示すように、１選択期間における列電圧の変化点は２回しか生じていない。図１７の（ｄ）に示すように、本発明を適用しない場合には、１選択期間における列電圧の変化点は４回である。このように、本発明によれば、ＭＬＡ演算後の列電圧を示す値を昇順に並べ替えることによって、列電圧の変化点が生ずる回数が低減されている。また、ＭＬＡ演算後の列電圧を示す値を降順に並べ替えても、昇順に並べ替える場合と同様に、列電圧の変化点が生ずる回数が低減される。
【００４７】
さらに、ＭＬＡ演算後の列電圧を示す値を昇順または降順に並べ替えると、列電圧の変化点が生ずる回数が低減されるだけでなく、各変化点における電圧変化の程度を小さくできる。各変化点における電圧変化の程度が小さくなるので、コンデンサとして作用する液晶を充電するための電流量が小さくなって、回路全体における消費電流が小さくなる。また、電圧変化の程度が小さくなることから、電圧変化点で行電極にのるスパイクノイズをいっそう小さくすることができ、その結果、クロストークが小さくなって表示むらがさらに低減する。
【００４８】
なお、図３の（ｄ）において、「０」は−２Ｖｃ、「１」は−Ｖｃ、「２」は０、「３」は＋Ｖｃ、「４」は＋２Ｖｃに対応している。また、サイクル値が「０」，「１」，「２」，「３」になるときに、ビットマップメモリ３１から再度、ラインＬ０の表示データ〜ラインＬ３の表示データが出力される。
【００４９】
サイクル信号は「４」を示した後、「０」を示す状態に戻るのであるが、そのとき、ＰＩＮＶ１７の出力が反転する。図４に示す例では、ハイレベルからローレベルに変化する。すると、ＣＭＰ１４は、列電圧のレベルを示す値を降順に出力する状態になる。すなわち、ＣＭＰ１４は、サイクル値が「０」になると、列電圧のレベルを示す値のうち最も大きい値を出力する。図３に示す例を用いた場合には、「３」を出力する。また、サイクル値が「１」になると、その時点で、列電圧のレベルを示す値のうち最も大きい値（本例では「２」）を出力する。なお、既に出力済みの値は、最も大きい値の判断対象から除外される。従って、サイクル値が「１」になると、ＣＭＰ１４から「２」が出力される。ＣＭＰ１４は、同様に、サイクル値が「２」，「３」，「４」になると、それぞれの時点で、列電圧のレベルを示す値のうち最も大きい値を出力する。
【００５０】
このように、ＣＭＰ１４およびＣＹＣＴ１６で実現される列電圧値出力手段は、計数手段としてのＣＮＴ１３の計数結果にもとづいて、列電圧に応じた値（本例では、０〜４のいずれか）を昇順または降順に出力する。また、ＰＩＮＶ１７で実現される時間的位相反転手段は、隣接する選択期間では、列電圧値出力手段における昇順に出力する状態と降順に出力する状態とを逆にさせる。
【００５１】
ある選択期間においてビットマップメモリ３１から出力された表示データがその前の選択期間において出力された表示データと同一であり、かつ、ＰＩＮＶ１７の出力にもとづく制御（隣接する選択期間では昇順に出力する状態と降順に出力する状態とを逆にする制御）を行わない場合には、列電極の電圧波形は図５の（ａ）に示すようになる。しかし、本実施の形態では、ＰＩＮＶ１７の出力に従って、１選択期間毎にＰＷＭ位相が反転している。すなわち、ＰＷＭ位相の時間的な反転が行われている。図５（ｂ）は、ＰＩＮＶ１７の出力に従ってＰＷＭ位相の時間的な反転が行われた場合の列電圧の波形を示す。図５の（ａ），（ｂ）からわかるように、ＰＷＭ位相の時間的な反転を行った場合には、選択期間の境界での列電圧の変化が生じていないので、全体的な（例えば１フレーム期間全体）列電圧の変化の回数を低減させることができる。
【００５２】
上述したように、ＣＭＰ１４が列電圧のレベルを示す値を昇順または降順に出力すると１選択期間における列電圧の変化の回数を低減させることができるのであるが、選択期間毎に昇順と降順とを代えることによってＰＷＭ位相の時間的な反転を行えば、列電圧の変化の回数をさらに低減させることができる。この結果、消費電流の増大をより効果的に抑制することができ携帯電話機や携帯情報端末等の携帯端末に用いるのに適した駆動回路が実現されるとともに、クロストークを低減させることができる。
【００５３】
（実施の形態２）
上記の実施の形態では、列電圧の電圧レベル数は５レベルであったが（同時選択ライン数が４の場合）、ＭＬＡ法において列電圧の電圧レベル数を低減化する方法として同時選択されるラインの一部を実際に表示させないダミーラインとする方法がある。
【００５４】
以下、ダミーラインを設けたＭＬＡ法にＰＷＭ法を適用した例を図６を用いて説明する。図６において、（ａ）は１列分の表示データの例を示す説明図、（ｂ）は（ａ）に示す表示データに対応した各ＰＷＭ期間Ｔ０〜Ｔ３におけるＰＷＭ成分およびＭＬＡ演算結果の例を示す説明図、（ｃ）はダミーラインを含む選択行列の例を示す説明図、（ｄ）はＭＬＡ演算後の列電圧を示す値の並べ替えを行わない場合の列電極の電圧波形を示すタイミング図である。さらに、（ｅ）は本発明を適用した場合の列電極の電圧波形を示すタイミング図である。なお、ここでは、１選択期間を４つのＰＷＭ期間Ｔ０〜Ｔ３に等分に分割した場合を例にする。
【００５５】
Ｔ０〜Ｔ３のそれぞれの期間で、列電圧の電圧レベル数を２レベルにするための仮想行のデータを決定する。図６（ｃ）に示す直交行列を用い、Ｒ２が行選択パターンである場合には、Ｔ０，Ｔ２では仮想データ（ダミーデータ）を「１」とする。また、Ｔ１，Ｔ３では仮想データを「０」とする。
【００５６】
そして、ＭＬＡ演算を行うと、演算結果には「１」および「３」の２種類しか現れない。このように、ダミーラインを設けた場合には列電圧の電圧レベル数を低減することができ、同時選択ライン数を３として１ラインのダミーラインを設けた場合には、列電圧の電圧レベル数を２レベルにすることができる。
【００５７】
図７は、実施の形態２の構成例を示すブロック図である。ここでは、同時選択ライン数を３とし、１つのダミーラインを設定し、ＭＬＡの１選択期間をＴ０〜Ｔ３の４つのＰＷＭ期間に分割してＰＷＭ法を実現する場合を例にする。図７に示す構成では、駆動回路であるＭＬＤＡ１０１Ｃにおいて、ＧＤＡＴＰ１１は、表示データから各ＰＷＭ期間Ｔ０〜Ｔ３のＰＷＭ成分を生成する。また、ＭＬＡＣ１２Ｃ０，１２Ｃ１，１２Ｃ２，１２Ｃ３は、各ＰＷＭ期間Ｔ０〜Ｔ３に対応して設けられ、それぞれ、ＧＤＡＴＰ１１から出力される各ＰＷＭ期間Ｔ０〜Ｔ３のＰＷＭ成分に列電圧の電圧レベル数を低減させるための仮想データを付加したものと、ＲＳＥＬＲ１５から出力される行選択パターンの成分とからＭＬＡ演算を行う。なお、ＧＤＡＴＰ１１から出力されるＰＷＭ成分に既に仮想データが含まれているように構成してもよい。
【００５８】
ＭＬＡＣ１２Ｃ０〜１２Ｃ３は、それぞれ、各ＰＷＭ成分（仮想データを含む）とダミーラインを含む選択行列の成分との排他的論理和を加算し加算結果を出力する。この場合、仮想データを適当に設定することによって、ＭＬＡＣ１２Ｃ０〜１２Ｃ３によるＭＬＡ演算の結果を「１」または「３」のいずれかにすることができる。そして、ＭＬＡＣ１２Ｃ０〜１２Ｃ３は、ＭＬＡ演算の結果が「１」である場合には「０」を出力し、ＭＬＡ演算の結果が「３」である場合には「１」を出力する。
【００５９】
ＭＬＡ演算の結果が「１」である場合には列電圧として−Ｖｃが用いられ、ＭＬＡ演算の結果が「３」である場合には列電圧として＋Ｖｃが用いられるので、ＭＬＡＣ１２Ｃ０〜１２Ｃ３が出力する「０」は−Ｖｃに対応し、ＭＬＡＣ１２Ｃ０〜１２Ｃ３が出力する「１」は＋Ｖｃに対応する。
【００６０】
加算を行う回路であるＡＤＤ１３１は、各ＭＬＡＣ１２Ｃ０〜１２Ｃ３から出力される「１」のの個数（０〜４の５値のうちのいずれか）を加算し加算値をＣＭＰ１４に出力する。ＣＭＰ１４は、ＡＤＤ１３１から出力された加算値に応じて、データをＣＹＣＴ１６から出力されるサイクル信号に従って出力する。
【００６１】
また、本実施の形態では、ＡＤＤ１３１からＣＭＰ１４に、２レベルの列電圧（−Ｖｃ，＋Ｖｃ）のうちの一方（＋Ｖｃ）に対応した「１」について０〜４の５値のうちのいずれかの値が加算値として出力されるが、個数の合計はＰＷＭ期間Ｔ０〜Ｔ３に応じた４個である。よって、ＡＤＤ１３１が一方のレベルの列電圧についての加算値を出力するようにしても、ＣＭＰ１４は、残り１つのレベルについての個数はわかる。なお、それぞれのレベルの列電圧についての個数を出力するようにしてもよい。
【００６２】
なお、本実施の形態では、各演算手段は、各ＰＷＭ期間に対応して設けられている各ＭＬＡＣ１２Ｃ０〜１２Ｃ３で実現され、各演算手段から出力される演算値（本例では０〜１のいずれか）の発生数を計数する計数手段は、ＡＤＤ１３１で実現され、列電圧値出力手段は、ＣＭＰ１４およびＣＹＣＴ１６で実現されている。また、隣接する選択期間では、列電圧値出力手段における昇順に出力する状態と降順に出力する状態とを逆にさせる時間的位相反転手段はＰＩＮＶ１７で実現されている。
【００６３】
図８は、表示データが格納されるビットマップメモリ３１と駆動回路１０１Ｃ１，・・・，１０１Ｃｎの接続例を示すブロック図である。図８に示す例では、３ライン，Ｃ１〜Ｃｎのｎ列分の表示データを記憶できる例を示す。そして、ビットマップメモリ３１の各列に対応して、すなわち各列電極に対応した駆動回路であるＭＬＡＤ１０１Ｃ１，・・・，１０１Ｃｎが接続されている。各ＭＬＡＤ１０１Ｃ１，・・・，１０１Ｃｎは、それぞれ、図７に示すように構成されている。図９は、図７に示すＭＬＡＤ１０１Ｃの動作を示すタイミング図である。なお、図９において、９Ａはサイクル値、９ＢはＧＤＡＴＰ１１から出力されるＰＷＭ成分、９ＣはＲＳＥＬＲ１５から出力される行選択パターン、９ＤはＭＬＡＣ１２Ｃ０〜１２Ｃ３の出力、９ＥはＡＤＤ１３１の出力（出力更新）、９ＦはＣＭＰ１４の出力、９ＧはＰＩＮＶ１７の出力を示す。
【００６４】
次に、図７に示すＭＬＡＤ１０１Ｃの動作を、図６の説明図および図９のタイミング図を参照して説明する。図９に示すように、サイクル値が「０」になると、ビットマップメモリ３１から、ＭＬＡＤ１０１ＣにおけるＧＤＡＴＰ１１に対してラインＬ０の表示データが出力され、サイクル値が「１」になるとラインＬ１の表示データが出力され、サイクル値が「２」になるとラインＬ２の表示データが出力される。
【００６５】
また、ＧＤＡＴＰ１１は、ラインＬｎ（本例ではｎは０〜２）の表示データを入力する毎に、入力した表示データに対応した各ＰＷＭ期間Ｔ０〜Ｔ３のＰＷＭ成分を生成する。そして、ＰＷＭ成分の各要素を対応するＭＬＡＣ１２Ｃ０〜１２Ｃ３に出力する。表示データが図６の（ａ）に示すようであるとすると、図６の（ｂ）に示すＰＷＭ期間Ｔ０のＰＷＭ成分がＭＬＡＣ１２Ｃ０に出力され、ＰＷＭ期間Ｔ１のＰＷＭ成分がＭＬＡＣ１２Ｃ１に出力され、ＰＷＭ期間Ｔ２のＰＷＭ成分がＭＬＡＣ１２Ｃ２に出力され、ＰＷＭ期間Ｔ３のＰＷＭ成分がＭＬＡＣ１２Ｃ３に出力される。
【００６６】
そして、ＲＳＥＬＲ１５は、ＧＤＡＴＰ１１から各ＭＬＡＣ１２Ｃ０〜１２Ｃ３にラインＬｎのＰＷＭ成分が出力されるときに、その時点の選択期間に対応する行選択パターンにおける成分を出力している。例えば、図６（ｃ）に示すＲ２の行選択パターンを使用している場合には、ＲＳＥＬＲ１５は、ＧＤＡＴＰ１１から各ＭＬＡＣ１２Ｃ０〜１２Ｃ３にラインＬ０のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ０に対応した成分である「１」を出力し、ＧＤＡＴＰ１１から各ＭＬＡＣ１２Ｃ０〜１２Ｃ３にラインＬ１のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ１に対応した成分である「０」を出力する。同様に、ＧＤＡＴＰ１１から各ＭＬＡＣ１２Ｃ０〜１２Ｃ３にラインＬ２のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ２に対応した成分を出力する。
【００６７】
各ＭＬＡＣ１２Ｃ０〜１２Ｃ３は、ＧＤＡＴＰ１１から出力されたＰＷＭ成分と行選択パターンの成分とについてＭＬＡ演算を行い、演算結果をＡＤＤ１３１に出力する。例えば、各ＭＬＡＣ１２Ｃ０〜１２Ｃ３は、ＧＤＡＴＰ１１からラインＬ０のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ０の成分が出力されている。各ＭＬＡＣ１２Ｃ０〜１２Ｃ３は、ラインＬ０のＰＷＭ成分と行選択パターンにおけるラインＬ０の成分との排他的論理和を算出し算出結果を記憶する。
【００６８】
また、各ＭＬＡＣ１２Ｃ０〜１２Ｃ３は、ＧＤＡＴＰ１１からラインＬ１のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ１の成分が出力されている。各ＭＬＡＣ１２Ｃ０〜１２Ｃ３は、ラインＬ１のＰＷＭ成分と行選択パターンにおけるラインＬ１の成分との排他的論理和を算出し算出結果を記憶する。同様に、各ＭＬＡＣ１２Ｃ０〜１２Ｃ３は、ＧＤＡＴＰ１１からラインＬ２のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ２の成分が出力されている。各ＭＬＡＣ１２Ｃ０〜１２Ｃ３は、ラインＬ２のＰＷＭ成分と行選択パターンにおけるラインＬ２の成分との排他的論理和を算出し算出結果を記憶する。
【００６９】
さらに、ダミーラインの成分と仮想データとの排他的論理和を算出して、その算出結果と記憶されている各算出結果とを加算する処理を行って最終的なＭＬＡ演算結果を得るように構成している。しかし、ＭＬＡ演算結果を「１」または「３」の２種類とするには、記憶されている各算出結果の和が「０」または「１」であればＭＬＡ演算結果を「１」とし、記憶されている各算出結果の和が「２」または「３」であればＭＬＡ演算結果を「３」とすればよい。
【００７０】
換言すれば、そうなるように仮想データが決められる。従って、各ＭＬＡＣ１２Ｃ０〜１２Ｃ３は、ダミーラインの成分と仮想データとの排他的論理和を算出することなく、サイクル値が「３」になると、記憶されている各算出結果を加算する。その、加算結果が「０」または「１」（２進２桁表示した場合の上位ビットが「０」）であれば、ＭＬＡ演算結果（列電圧のレベルを示す値）としての「１」を示す「０」をＡＤＤ１３１に出力する。加算結果が「２」または「３」（２進２桁表示した場合の上位ビットが「１」）であれば、ＭＬＡ演算結果としての「３」示す「１」をＡＤＤ１３１に出力する。
【００７１】
行選択パターンが図６の（ｃ）に示す選択行列のうちのＲ２であったとすると、ＭＬＡＣ１２Ｃ０のＭＬＡ演算結果は「１」であり、ＭＬＡＣ１２Ｃ１のＭＬＡ演算結果は「３」であり、ＭＬＡＣ１２Ｃ２のＭＬＡ演算結果は「１」であり、ＭＬＡＣ１２Ｃ３のＭＬＡ演算結果は「３」である。よって、ＭＬＡＣ１２Ｃ０は「０」を出力し、ＭＬＡＣ１２Ｃ１は「１」を出力し、ＭＬＡＣ１２Ｃ２は「０」を出力し、ＭＬＡＣ１２Ｃ３は「１」を出力する。
【００７２】
このように、直交行列は実際に表示しないダミーラインに対応した行を含む。そして、演算手段は、１選択期間に列電極に印加する電圧レベルの数（種類）を減らすように設定された仮想データを階調に応じたデータに含めて演算を行っている。
【００７３】
サイクル値が「３」になると、ＡＤＤ１３１は、各ＭＬＡＣ１２Ｃ０〜１２Ｃ３から出力される「１」の個数を加算して、加算値を示す信号をＣＭＰ１４に出力するように出力値を更新する。本例では、加算値として「２」を演算する。
【００７４】
また、本実施の形態では、ＣＭＰ１４は、ＰＩＮＶ１７の出力がハイレベルである場合、すなわち列電圧のレベルを示す値を昇順に出力する場合には、［（ＰＷＭ分割数（ＰＷＭ期間Ｔ０〜Ｔ３の数、本例では４）−加算値］＞サイクル信号が示す値（サイクル値）、という条件が満たされていれば、「０」（−Ｖｃに対応）を出力する。それ以外の場合には、「１」（＋Ｖｃに対応）を出力する。
【００７５】
本例では、加算値は「２」であるから、ＣＭＰ１４は、ＰＷＭ期間Ｔ０，Ｔ１では「０」を出力し、ＰＷＭ期間Ｔ２，Ｔ３では「１」を出力する。従って、列電圧波形は図６（ｅ）に示すようになる。つまり、１選択期間における列電圧の変化点は１回である。このように、同時選択ライン数が３であって仮想ラインを１ライン設定した場合には、本発明によれば、列電圧の変化点が生ずる回数は高々１回に低減される。
【００７６】
サイクル信号は「３」を示した後、「０」を示す状態に戻るのであるが、そのとき、ＰＩＮＶ１７の出力が反転する。本例では、ハイレベルからローレベルに変化する。すると、ＣＭＰ１４は、列電圧のレベルを示す値を降順に出力する状態になる。具体的には、ＣＭＰ１４は、加算値＞サイクル値、という条件が満たされていれば「１」（＋Ｖｃに対応）を出力する。それ以外の場合には、「０」（−Ｖｃに対応）を出力する。従って、図６の（ａ）〜（ｃ）に示す例を用いると、加算値は「２」であるから、ＣＭＰ１４は、ＰＷＭ期間Ｔ０，Ｔ１では「１」を出力し、ＰＷＭ期間Ｔ２，Ｔ３では「０」を出力する。
【００７７】
このように、ＣＭＰ１４およびＣＹＣＴ１６で実現される列電圧値出力手段は、計数手段としてのＡＤＤ１３１の計数結果にもとづいて、列電圧に応じた値（本例では、０〜１のいずれか）を昇順または降順に出力する。また、ＰＩＮＶ１７で実現される時間的位相反転手段は、隣接する選択期間では、列電圧値出力手段における昇順に出力する状態と降順に出力する状態とを逆にさせる。
【００７８】
ある選択期間においてビットマップメモリ３１から出力された表示データが、その前の選択期間において出力された表示データと同一であり、かつ、ＰＩＮＶ１７の出力にもとづく制御（隣接する選択期間では昇順に出力する状態と降順に出力する状態とを逆にする制御）を行わない場合には、列電圧の波形は図１０の（ａ）に示すようになる。しかし、本実施の形態では、１選択期間毎にＰＷＭ位相が反転している。すなわち、ＰＷＭ位相の時間的な反転が行われている。図１０（ｂ）は、ＰＩＮＶ１７の出力に従ってＰＷＭ位相の時間的な反転が行われた場合の列電圧の波形を示す。図１０の（ａ），（ｂ）からわかるように、ＰＷＭ位相の時間的な反転を行った場合には、選択期間の境界での列電圧の変化が生じていないので、全体的な（例えば１フレーム期間全体）列電圧の変化の回数を低減できる。
【００７９】
上述したように、同時選択ライン数が３であって１ラインのダミーラインを設けた場合には、ＣＭＰ１４が列電圧のレベルを示す値を昇順または降順に出力すると１選択期間における列電圧の変化の回数を０または１回に低減できる。さらに、ＰＷＭ位相の時間的な反転を行うことによって、全体的な（例えば１フレーム期間全体）列電圧の変化の回数を低減できる。この結果、消費電流の増大をより効果的に抑制することができ携帯電話機や携帯情報端末等の携帯端末に用いるのに適した駆動回路が実現される。また、クロストークを低減させることができる。
【００８０】
このような効果は、同時選択ライン数が３であって１ラインのダミーラインを設けた場合、あるいは、同時選択ライン数が６であって２ラインのダミーラインを設けた場合のように、列電圧の電圧レベル数を少なくできるときに特に顕著である。
【００８１】
実施の形態１，２では、ＣＭＰ１４は、ＰＩＮＶ１７の出力に従ってＰＷＭ位相を時間的に反転する制御を行ったが、ＰＷＭ位相を空間的に反転するようにしてもよい。ＰＷＭ位相を空間的に反転するとは、隣接する列電極に印加される列電圧の位相を反転させることである。例えば、図８に示す構成において、奇数列の列電極に対応するＭＬＡＤ１０１Ｃが昇順に列電圧のレベルを示す値を出力しているときには、偶数列の列電極に対応するＭＬＡＤ１０１Ｃが降順に列電圧のレベルを示す値を出力するように制御する。
【００８２】
このような制御は、例えば、奇数列の列電極に対応するＭＬＡＤ１０１ＣにおけるＰＩＮＶ１７の出力の極性と、偶数列の列電極に対応するＭＬＡＤ１０１ＣにおけるＰＩＮＶ１７の出力の極性とが反対になるように設定しておけばよい。また、図１１に、ＰＷＭ位相を空間的に反転させた場合の列電極の電圧波形等を示すタイミング図を示す。図１１において、ｎ、ｎ＋１、ｎ＋２、ｎ＋３は、それぞれの列の列電圧の波形例を示し、１１Ａ〜１１Ｃは行電極にのるスパイクノイズの例を示す。
【００８３】
全ての列電極に対して列電圧が同方向（立ち上がる方向または立ち下がる方向）に変化すると、行電極には大きなスパイクノイズがのる。その結果、列電極の電圧の変化タイミングにおいて、画素に印加される電圧がなまるので、画素に印加される電圧実効値の損失が大きくなってクロストークが大きくなる。
【００８４】
しかし、ＰＷＭ位相を空間的に反転させた場合には、空間的に、列電圧の電圧変化方向が揃わないようにすることができ、その結果、図１１の１１Ｃに示すように、行電極に生ずるスパイクノイズをかなり低減できる。すなわち、画素に印加される電圧実効値の損失が大きくなることはなく、クロストークを低減できる。
【００８５】
なお、各列電圧の変化点が時間的にずれているような場合でも、図１２の１２Ｃに示すように、１選択期間（Ｔ）内でスパイクノイズの向きは異なるので、その選択期間における電圧実効値の損失が緩和され、クロストークを低減できる。図１２において、ｎ、ｎ＋１、ｎ＋２、ｎ＋３は、それぞれの列の列電圧の波形例を示し、１２Ａ〜１２Ｃは行電極にのるスパイクノイズの例を示す。また、図１１に示す例では１列毎にＰＷＭ位相を反転させたが、反転の空間的周期は「１」（１列）に限られず、２以上の空間的周期でＰＷＭ位相を反転させるようにしてもよい。
【００８６】
また、図１１に示す例は、同時選択ライン数が３であってダミーラインを１に設定した場合の例である。すなわち、図７に示す構成に対してＰＷＭ位相を空間的に反転する制御を適用した場合の例である。しかし、同時選択ライン数が３であって仮想ラインを１ライン設定した場合に限らず、列電圧のレベルを示す値を昇順または降順に出力するとともにＰＷＭ位相の時間的な反転を行う駆動回路に対して、ＰＷＭ位相を空間的に反転する制御を適用することができる。
【００８７】
以上に説明したように、液晶表示装置の駆動回路では、ＣＮＴ１３またはＡＤＤ１３１で実現されている計数手段の計数結果にもとづいて、ＣＭＰ１４およびＣＹＣＴ１６で実現されている列電圧値出力手段が、列電圧に応じた値を昇順または降順に出力する。さらに、ＰＩＮＶ１７によって、所定の空間的周期で、列電圧値出力手段における昇順に出力する状態と降順に出力する状態とを逆にさせる空間的位相反転手段を実現するように構成してもよい。
【００８８】
なお、図１１には、ＰＷＭ位相を時間的に反転する制御を行い、かつ、ＰＷＭ位相を空間的に反転する制御を行った場合の例を示したが、ＰＷＭ位相を空間的に反転する制御のみを適用してもよい。その場合、図７に示す構成を例にとると、ＰＷＭ位相反転回路１７をなくし、例えば奇数列の列電極に対応するＭＬＡＤ１０１ＣにおけるＣＭＰ１４が昇順に列電圧のレベルを示す値を出力し、偶数列の列電極に対応するＭＬＡＤ１０１ＣにおけるＣＭＰ１４が降順に列電圧のレベルを示す値を出力するように構成すればよい。
【００８９】
また、上記の実施の形態１，２では、各列電極に対応してＭＬＡＤ１０Ｃ１，・・・，１０ＣｎまたはＭＬＡＤ１０１Ｃ１，・・・，１０１Ｃｎが設けられていたが、１つの演算回路を設け、その演算回路において、液晶表示装置の全ての列電極のそれぞれに対応した列電圧を示す値を演算して出力するようにしてもよい。あるいは、列電極数よりも少ない数の複数の演算回路を設けてもよい。例えば、列電極数の１／ｎ（ｎは２以上の整数）の演算回路を設け、各演算回路がｎ本の列電極に対応した演算を行うようにしてもよい。
【００９０】
同時選択数および選択期間の分割数によらずに、本発明の昇順または降順のパルスの位置合わせが常に成立するのは、選択期間を完全またはほぼ完全に等分に分割する場合のみである。しかし、階調性の表示を最低限行うという観点では、「短い方から２つの分割期間の和＞最長の分割期間」であれば、パルスの位置合わせが成立する。なお、パルスの位置合わせとは、列電圧を形成するパルスが昇順または降順に出力されるように、ＭＬＡ演算結果を並べ替えることである。
【００９１】
「短い方から２つの分割期間の和≦最長の分割期間」であると、階調性の表示が成立しなくなる。例えば、３分割（０．３：０．４：１、合計１．７）の場合をあげる。データ処理上は、選択期間を等分に分割した均等分割として扱うと、１／３階調であるべきところが、０．３／１．７、０．４／１．７、または１／１．７階調として表示され、２／３階調であるべきところが、０．７／１．７、１．３／１．７、または１．４／１．７階調として表示される。すると、階調の逆転が生じ、階調表示として成立しなくなる。
【００９２】
ただし、同時選択数が３で仮想行が１行の場合などのＭＬＡ演算結果が２種類（＋Ｖｃと−Ｖｃ）である場合で、３分割（例えば、３：１：１、合計５）で２つの分割期間の長さが等しいような場合には、ＭＬＡ演算結果の並べ替えによって変化点を１つにすることができ、階調表示が成立する。
【００９３】
【発明の効果】
以上に述べたように、本発明によれば、列電圧の変化点の増加を抑制できるとともに、各変化点における電圧変化の程度を小さくすることができる。よって、消費電流の増大とクロストークの増大を抑制できる効果がある。
【００９４】
また、隣接する選択期間では、昇順に出力する状態と降順に出力する状態とを逆にするように構成されているので、全体的な（例えば１フレーム期間全体）列電圧の変化の回数を低減させることができる。
【００９５】
また、所定の空間的周期で、昇順に出力する状態と降順に出力する状態とを逆にするように構成することによって、スパイクノイズに起因する電圧実効値の損失が低減され、クロストークの増大をさらに抑制できる。
【図面の簡単な説明】
【図１】  液晶表示装置の駆動回路の構成例を示すブロック図。
【図２】  ビットマップメモリと駆動回路の接続例を示すブロック図。
【図３】  実施の形態１のＭＬＡ法にＰＷＭ法を適用した例を示す説明図。
【図４】  実施の形態１の駆動回路の動作を示すタイミング図。
【図５】  列電極の電圧波形例を示すタイミング図。
【図６】  実施の形態２のＭＬＡ法にＰＷＭ法を適用した例を示す説明図。
【図７】  液晶表示装置の駆動回路の他の構成例を示すブロック図。
【図８】  ビットマップメモリと駆動回路の接続例を示すブロック図。
【図９】  実施の形態２の駆動回路の動作を示すタイミング図。
【図１０】  列電極の電圧波形例を示すタイミング図。
【図１１】  ＰＷＭ位相を空間的に反転させた場合の列電極の電圧波形等を示すタイミング図。
【図１２】  ＰＷＭ位相を空間的に反転させた場合の列電極の電圧波形等を示すタイミング図。
【図１３】  ＭＬＡ法にＰＷＭ法を適用した従来例を示す説明図。
【図１４】  一般的なＰＷＭ法の例を示す説明図。
【図１５】  仮想行を設けた場合のＭＬＡ法にＰＷＭ法を適用した従来例を示す説明図。
【符号の説明】
１０Ｃ，１０１Ｃ  ＭＬＡＤ
１０Ｃ１〜１０Ｃｎ，１０１Ｃ１〜１０１Ｃ１  ＭＬＡＤ
１１    ＧＤＡＴＰ
１２Ｃ０，１２Ｃ１，１２Ｃ２，１２Ｃ３，１２Ｃ４  ＭＬＡＣ
１３    ＣＮＴ
１３１  ＡＤＤ
１４    ＣＭＰ
１５    ＲＳＥＬＲ
１６    ＣＹＣＴ
１７    ＰＩＮＶ
３１    ビットマップメモリ
【図１】
0004673516.tif 000002
【図２】
0004673516.tif 000003
【図３】
0004673516.tif 000004
【図４】
0004673516.tif 000005
【図５】
0004673516.tif 000006
【図６】
0004673516.tif 000007
【図７】
0004673516.tif 000008
【図８】
0004673516.tif 000009
【図９】
0004673516.tif 000010
【図１０】
0004673516.tif 000011
【図１１】
0004673516.tif 000012
【図１２】
0004673516.tif 000013
【図１３】
0004673516.tif 000014
【図１４】
0004673516.tif 000015
【図１５】
0004673516.tif 000016