(57)【特許請求の範囲】
【請求項１】
温度係数が正の第１の電流を生成する電流発生部と、
温度係数が負の電圧を生成する電圧発生部と、
抵抗に温度係数が正の電流を流すことで前記抵抗の端子間に現れる温度係数が正の電圧と、前記温度係数が負の電圧とを合成した電圧を生成する合成部と、
を備えた基準電圧発生回路であって、
温度係数が正の第２の電流を生成する補償電流発生部をさらに備え、
前記抵抗には、前記第１の電流と前記第２の電流とを合成した電流を流し、
前記合成部は、前記第１の電流と前記第２の電流との合成電流による前記抵抗の端子電圧と、前記温度係数が負の電圧とを合成した電圧を生成し、基準電圧として出力し、
前記補償電流発生部は、前記合成部より出力される前記基準電圧から、温度係数が負の電圧を減算した差電圧に比例する電流を、前記第２の電流として出力する、ことを特徴とする基準電圧発生回路。
【請求項２】
前記第２の電流の温度係数は、前記第１の電流の温度係数よりも大である、ことを特徴とする請求項１記載の基準電圧発生回路。
【請求項３】
前記抵抗には、前記第１の電流と前記第２の電流との和電流が流れ、
前記合成部は、前記第１の電流と前記第２の電流との和電流による前記抵抗の端子電圧と、前記温度係数が負の電圧とを加算した電圧を前記基準電圧として出力する、ことを特徴とする請求項１記載の基準電圧発生回路。
【請求項４】
前記温度係数が負の電圧は、バイポーラトランジスタのベース−エミッタ間電圧に相当するものである、ことを特徴とする請求項１に記載の基準電圧発生回路。
【請求項５】
前記温度係数が正の第１の電流は、熱電圧（＝ｋＴ／ｑ、ただし、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷）に比例した電流である、ことを特徴とする請求項１に記載の基準電圧発生回路。
【請求項６】
温度係数が正の第１の電流を生成する電流発生部と、
温度係数が負の電圧を生成する電圧発生部と、
抵抗に温度係数が正の電流を流すことで前記抵抗の端子間に現れる温度係数が正の電圧と、前記温度係数が負の電圧とを合成した電圧を生成する合成部と、
を備えた基準電圧発生回路であって、
温度係数が正の第２の電流を生成する補償電流発生部をさらに備え、
前記抵抗には、前記第１の電流と前記第２の電流とを合成した電流を流し、
前記合成部は、前記第１の電流と前記第２の電流との合成電流による前記抵抗の端子電圧と、前記温度係数が負の電圧とを合成した電圧を生成し、基準電圧として出力し、
前記合成部が、差動アンプよりなり、
前記電流発生部は、
前記差動アンプの出力端子に一端が接続された第１の抵抗と、
前記第１の抵抗の他端にコレクタが接続され、エミッタがグランド電位に接続された第１のトランジスタと、
前記差動アンプの出力端子に一端が接続された第２の抵抗と、
前記第２の抵抗の他端にコレクタが接続され、エミッタが第３の抵抗を介してグランド電位に接続された第２のトランジスタと、
を備え、
前記電圧発生部は、
前記差動アンプの出力端子に一端が接続された第４の抵抗と、
前記第４の抵抗の他端にコレクタとベースが接続され、エミッタがグランド電位に接続された第３のトランジスタと、
を備え、
前記第２のトランジスタのベースは、前記第１のトランジスタのベースに第５の抵抗を介して接続され、且つ、前記第３のトランジスタのコレクタ及びベースは前記第１のトランジスタのベースが接続され、
前記第１及び第２のトランジスタのコレクタは前記差動アンプの非反転入力端子及び反転入力端子にそれぞれ接続され、
前記補償電流発生部は、
前記差動アンプの出力端子に一端が接続された第６の抵抗と、
前記第４の抵抗の他端にコレクタが接続され、エミッタがグランド電位に接続された第４のトランジスタと、
エミッタがグランド電位に接続され、前記第６の抵抗の他端にコレクタとベースが共通に接続され、コレクタとベースが前記第４のトランジスタのベースに接続された第５のトランジスタと、
を備えている、ことを特徴とする基準電圧発生回路。
【請求項７】
前記電流発生部において、前記第１、第２のトランジスタのエミッタサイズの比が１：Ｎ（Ｎは１より大の整数）である、ことを特徴とする請求項６に記載の基準電圧発生回路。
【請求項８】
前記差動アンプが、ソースが共通接続され非反転入力端子と反転入力端子にゲートがそれぞれ接続された電界効果トランジスタよりなる差動対と、前記差動対の共通ソースとグランド間に接続され、前記差動対に電流を供給する電流源と、前記差動対の電界効果トランジスタのドレインと電源間に接続された負荷回路を備えた入力差動段と、前記入力差動段の出力を受け出力端子を駆動する出力段を備えている、ことを特徴とする請求項６に記載の基準電圧発生回路。
【請求項９】
温度係数が正の第１の電流を生成する電流発生部と、
温度係数が負の電圧を生成する電圧発生部と、
前記電圧発生部で生成された温度係数が負の電圧を分圧する分圧回路と、
前記第１の電流を抵抗に流して得られる端子電圧と、前記温度係数が負の電圧を前記分圧回路で分圧した電圧とを合成した電圧を生成し、基準電圧として出力する合成部と、
を備え、
前記合成部は、差動アンプよりなり、
前記電流発生部は、
前記差動アンプの出力端子に一端が接続された第１の抵抗と、
前記第１の抵抗の他端にコレクタが接続され、エミッタがグランド電位に接続された第１のトランジスタと、
前記差動アンプの出力端子に一端が接続された第２の抵抗と、
前記第２の抵抗の他端にコレクタが接続され、エミッタが第３の抵抗を介してグランド電位に接続された第２のトランジスタと、
を備え、
前記電圧発生部は、
前記差動アンプの出力端子に一端が接続された第４の抵抗と、
前記第４の抵抗の他端にコレクタが接続され、エミッタがグランド電位に接続された第３のトランジスタと、
を備え、
前記第１及び第２の抵抗と前記第１及び第２のトランジスタのコレクタとの接続点に非反転入力端子及び反転入力端子がそれぞれ接続され、出力端子が前記第３のトランジスタのベースに接続された別の差動アンプを備え、
前記第１乃至第３のトランジスタのベースは共通接続され、
前記第１乃至第３のトランジスタの共通接続されたベースとグランド間に挿入され、ベース−エミッタ間電圧を分圧する分圧回路を備え、
前記分圧回路による分圧出力電圧が、前記差動アンプの非反転入力端子に入力され、前記第４の抵抗と前記第３のトランジスタのコレクタの接続点が、前記差動アンプの反転入力端子に接続されている、ことを特徴とする基準電圧発生回路。
【請求項１０】
前記電流発生部の前記第１、第２の抵抗は、ベース−エミッタ間電圧を分圧しないで温度依存性を相殺する場合の抵抗値に対して、前記分圧回路の分圧比を乗じた値の抵抗値を有する、ことを特徴とする請求項９に記載の基準電圧発生回路。
【請求項１１】
前記差動アンプが、ソースが共通接続され非反転入力端子と反転入力端子にゲートがそれぞれ接続された電界効果トランジスタよりなる差動対と、前記差動対の共通ソースとグランド間に接続され、前記差動対に電流を供給する電流源と、前記差動対の電界効果トランジスタのドレインと電源間に接続された負荷回路を備えた入力差動段と、前記入力差動段の出力を受け出力端子を駆動する出力段を備えている、ことを特徴とする請求項９に記載の基準電圧発生回路。
【請求項１２】
第１、第２、第３の抵抗と、第１の差動アンプと、第１、第２、第３のバイポーラジャンクショントランジスタとを含み、
前記第１及び第２のバイポーラジャンクショントランジスタのコレクタは、前記第１の差動アンプの第１及び第２の入力端子にそれぞれ接続され、
前記第１、第２、第３の抵抗の一端は、前記第１の差動アンプの出力端子に共通接続され、
前記第１の抵抗の他端は、前記第１のバイポーラジャンクショントランジスタのコレクタに接続され、
前記第２の抵抗の他端は、前記第２のバイポーラジャンクショントランジスタのコレクタに接続され、
前記第３の抵抗の他端は、前記第３のバイポーラジャンクショントランジスタのコレクタとベースに接続され、
前記第３のバイポーラジャンクショントランジスタのベースは、前記第１及び前記第２のバイポーラジャンクショントランジスタのベースに接続され、
第１と第２のバイポーラジャンクショントランジスタのエミッタサイズ比は１：Ｎ（ただし、Ｎは１より大の整数）に設定されており、
前記第１のバイポーラジャンクショントランジスタ又は前記第２のバイポーラジャンクショントランジスタのコレクタ電流よりも大きな正の温度係数を持つ電流を生成する補償電流発生回路を備え、
前記第３の抵抗に、前記第１のバイポーラジャンクショントランジスタ又は前記第２のバイポーラジャンクショントランジスタのコレクタ電流に等しい電流と、前記コレクタ電流に等しい電流よりも大きな正の温度係数を持つ電流を重畳させて流し、
前記第１の差動アンプより、前記第３の抵抗の端子間電圧と、前記第３のバイポーラジャンクショントランジスタのベース−エミッタ間電圧とを加算した電圧を出力する、ことを特徴とする基準電圧発生回路。
【請求項１３】
前記補償電流発生回路は、エミッタがグランド電位に接続され、コレクタが第４の抵抗を介して前記第１の差動アンプの出力端子に接続され、ベースがコレクタに接続された第４のトランジスタと、
エミッタがグランド電位に接続され、コレクタが前記第３のトランジスタのコレクタに接続され、ベースが前記第４のトランジスタのベースに接続された第５のトランジスタと、
を備えている、ことを特徴とする請求項１２に記載の基準電圧発生回路。
【請求項１４】
前記第１及び第２のバイポーラジャンクショントランジスタのエミッタサイズ比は１：Ｎ（Ｎは１より大の整数）に設定されている、ことを特徴とする請求項１２に記載の基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧発生回路に関し、特に、低電圧で動作し、製造ばらつきの小さな基準電圧発生回路に関する。
【背景技術】
【０００２】
図１は、温度依存性のない基準電圧を出力する、従来のバンドギャップ基準電圧発生回路（"Band-Gap-Referenced Biasing Circuit"ともいう）の構成の一例を示す図である。この種の回路については、非特許文献１等の記載が参照される。この基準電圧発生回路は、ＰＮＰ型のバイポーラジャンクショントランジスタ（「ＢＪＴ」とも略記される）Ｑ１、Ｑ２と、差動アンプＡ１と、抵抗Ｒ１、Ｒ２とを備えている。ベースとコレクタがグランド電位に接続されたＢＪＴ  Ｑ１のエミッタには、差動アンプＡ１の出力に一端が接続された抵抗Ｒ１の他端が接続され、ベースとコレクタがグランド電位に接続されたＢＪＴ  Ｑ２のエミッタには、抵抗Ｒ２の一端が接続され、抵抗Ｒ２の他端には、差動アンプＡ１の出力に一端が接続された抵抗Ｒ１の他端が接続され、抵抗Ｒ１とＢＪＴ  Ｑ１のエミッタの接続点のノードＮ１、抵抗Ｒ１とＲ２の接続点のノードＮ２は、差動アンプＡ１の非反転入力端子、反転入力端子に接続されている。なお、Ｎ−ウェルプロセスでは、Ｎ−ウェル中のＰ＋領域はエミッタ、Ｎ−ウェルはベース、Ｐ型基板はコレクタとなり、該コレクタはグランド電位に接続され、ＰＮＰ型バイポーラジャンクショントランジスタとして動作する（非特許文献１参照）。
【０００３】
ＢＪＴ  Ｑ１、Ｑ２のエミッタサイズの比は、ＡＥ（Ｑ１）：ＡＥ（Ｑ２）＝１：Ｎとしてある。この回路の出力電圧ＶＲＥＦは、以下のようにして求められる。
【０００４】
差動アンプＡ１の負帰還により、ノードＮ１とＮ２の電位が等しくなる。したがって、２つのＲ１に流れる電流が等しくなり、ＢＪＴ  Ｑ１とＱ２に流れる電流（コレクタ電流）も等しくなる。
【０００５】
ここで、ＢＪＴ  Ｑ１とＱ２のエミッタ面積はＱ２の方が大きいので、Ｑ２のベース−エミッタ間電圧ＶＢＥ２は低くなり、Ｑ１のベース−エミッタ間電圧ＶＢＥ１との差電圧ΔＶＢＥが、抵抗Ｒ２にかかる。この電位差ΔＶＢＥ＝ＶＢＥ１−ＶＢＥ２は、次式（１）で与えられる。
【０００６】
0004817825.tif 000002
（１）
【０００７】
式（１）の導出について簡単に説明しておくと、ＢＪＴ  Ｑ１、Ｑ２のコレクタ電流Ｉ１、Ｉ２はそれぞれ、I1=ISexp(qＶBE1/(kT)）、I2=IＳexp(qＶBE2/(kT)）で与えられることから（ただし、ＩＳは飽和電流、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷（単位電荷）である）、Ｑ１、Ｑ２のベース−エミッタ間電圧は、VBE1=(kT/q)ln(I1/IS)、VBE2=(kT/q)ln(I2/IS)と表される。よって、
ΔVBE=VBE1-VBE2=(kT/q)ln(I1/IS)-(kT/q)ln(I2/(NIS))
＝(kT/q)ln(NI1/I2)
となり、Ｉ１＝Ｉ２のとき、上式（１）が導出される。
【０００８】
抵抗Ｒ２に流れる電流Ｉ２は、次式（２）で与えられる。
0004817825.tif 000003
（２）
【０００９】
したがって、差動アンプＡ１の出力電圧ＶＲＥＦは次式（３）で表される。
0004817825.tif 000004
（３）
【００１０】
上式（３）において、
第１項のＶＢＥ１は、負の温度依存性（温度係数が負、温度が高くなるにしたがい電圧下がる）、
第２項の（R1/R2）(kT/q)lnNは、絶対温度Ｔに比例し、正の温度依存性を持つ。
【００１１】
したがって、抵抗Ｒ１と抵抗Ｒ２の比を適当に調整することにより、出力電圧ＶＲＥＦの温度依存性をキャンセルすることができる。
【００１２】
そして、このときの電圧が、「バンドギャップ電圧」と呼ばれ、ＳｉのＢＪＴでは、１．２〜１．３Ｖになる。また電流Ｉ１、Ｉ２は、絶対温度Ｔに比例するので、Proportional To Absolute Temperature電流、略して、「ＰＴＡＴ電流」といわれている。
【００１３】
この種の回路は、大きく、ＰＴＡＴ電流発生部と基準電圧発生部とに分けることができる。図１においては、抵抗Ｒ１、Ｒ２、ＢＪＴ  Ｑ１、Ｑ２が、ＰＴＡＴ電流発生部、抵抗Ｒ１とＢＪＴ  Ｑ１が基準電圧発生部に対応する。ＢＪＴ  Ｑ１は、ＰＴＡＴ電流発生部と基準電圧発生部に共通とされる。
【００１４】
一般に、ＢＪＴのベース−エミッタ間電圧ＶＢＥはプロセスばらつきが小さい。このため、差動アンプを理想的なアンプとした場合、ばらつきの極めて小さな基準電圧を実現することができる。
【００１５】
しかしながら、一般的な近接したＭＯＳトランジスタの閾値電圧ＶＴばらつきは、数ｍＶから数１０ｍＶと大きい。このため、ＭＯＳトランジスタを用いた差動アンプでは、それによるオフセット電圧が発生する。
【００１６】
このオフセット電圧を、回路全体で足し合わせてアンプの入力電圧に換算したものが、所謂、入力換算オフセット電圧である。図１のＶＯＳは、入力換算オフセット電圧を表している。
【００１７】
図６に、ＭＯＳトランジスタを用いた差動アンプの典型例を示す。差動アンプは、ソースが共通接続され、ゲートに電圧ＶＩＮ−、ＶＩＮ＋をそれぞれ入力し差動対をなすＮチャネルＭＯＳトランジスタＭ１、Ｍ２と、電源ＶＥＸＴとＮチャネルＭＯＳトランジスタＭ１、Ｍ２のドレイン間に接続され、差動対の能動負荷をなしカレントミラー構成のＰチャネルＭＯＳトランジスタＭ３、Ｍ４と、ＮチャネルＭＯＳトランジスタＭ１、Ｍ２の共通ソースとグランド間に接続され定電流源をなすＮチャネルＭＯＳトランジスタＭ５と、電源ＶＥＸＴと出力端子ＶＯＵＴ間に接続され、ゲートがトランジスタＭ４、Ｍ２のドレイン同士の接続点に接続されたＰチャネルＭＯＳトランジスタＭ６と、出力端子ＶＯＵＴとグランド間に接続され定電流源をなすＮチャネルＭＯＳトランジスタＭ７を備え、ＮチャネルＭＯＳトランジスタＭ５、Ｍ７のゲートにはバイアス電圧ＶＢＩＡＳが供給される。
【００１８】
この差動アンプにおいて、特に入力換算オフセットに影響を与えるのが、入力段の差動対トランジスタＭ１、Ｍ２である。
【００１９】
このオフセット電圧ＶＯＳと出力電圧ＶＲＥＦの関係は、次式（４）で表される。
【００２０】
0004817825.tif 000005
（４）
【００２１】
ここで、上式（４）は、以下の２つ方程式をそれぞれＶＯＳで微分することで求めることができる。式（５）は、図１において、抵抗Ｒ２の端子間電圧が、ＢＪＴ  Ｑ１、Ｑ２のベース−エミッタ間電圧の差電圧ΔＶＢＥとオフセット電圧ＶＯＳとの和に等しいことに対応している。また式（６）は、ノードＮ１、Ｎ２の電圧の差がオフセット電圧ＶＯＳとなることに対応している。
【００２２】
0004817825.tif 000006
（５）
【００２３】
0004817825.tif 000007
（６）
【００２４】
上式（４）から、図１の回路構成の場合、オフセット電圧ＶＯＳは、１０倍以上されて、差動アンプＡ１の出力として現れることになる。
【００２５】
これは、通常のアプリケーションにおいても無視できない量である。このため、レーザーや電気ヒューズなどで抵抗Ｒ１またはＲ２をトリミングする必要がある。
【００２６】
また、図１の回路構成の場合、出力電圧ＶＲＥＦは、１．２Ｖ〜１．３Ｖである。したがって、図７に示すように、電源電圧ＶＥＸＴとして、少なくとも１．３Ｖ以上必要となる。なお、図７は、従来の回路と後述される本発明について、出力電圧Ｖｏｕｔ（ＶＲＥＦ）（縦軸）と電源電圧ＶＥＸＴ（横軸）の関係を対比して示した図である。
【００２７】
図２は、特許文献１（特開平８−３２０７３０号公報）に開示されている回路構成を示す図である。図２を参照すると、ＮＰＮ型  Ｑ１のエミッタは、直接、グランド電位に接続され（接地され）、ＮＰＮ型ＢＪＴ  Ｑ２のエミッタは抵抗Ｒ２を介してグランド電位に接続され、ＢＪＴ  Ｑ１、Ｑ２のコレクタは、差動アンプＡ１の非反転入力端子（＋）、反転入力端子（−）にそれぞれ接続されている。３つの抵抗Ｒ０、Ｒ０、Ｒ１の一端は、差動アンプＡ１の出力端子に共通接続され、抵抗Ｒ０、Ｒ０の他端は、ＢＪＴ  Ｑ１、Ｑ２のコレクタにそれぞれ接続され、抵抗Ｒ１の他端は、ＮＰＮ型ＢＪＴ  Ｑ３のコレクタとベースに接続されている。ＢＪＴ  Ｑ３のベースは、ＢＪＴ  Ｑ１、Ｑ２のベースに接続されている。ＢＪＴ  Ｑ１のベースとＢＪＴ  Ｑ２のベースの間は抵抗Ｒ３が接続されている。ＢＪＴ  Ｑ１、Ｑ２のエミッタサイズ比は１：Ｎ（ただし、Ｎは所定の正整数）とされる。この構成では、ＮＰＮ型のＢＪＴを用いてΔＶＢＥ発生用抵抗Ｒ２をエミッタに接続し、差動アンプＡ１への帰還は、それらのコレクタ端子から行っている。
【００２８】
図２の基準電圧発生回路において、ＰＴＡＴ電流を発生するＰＴＡＴ電流発生部は、抵抗Ｒ０、Ｒ２、Ｒ３、ＢＪＴ  Ｑ１、Ｑ２よりなる。温度係数が負の電圧を生成する基準電圧発生部は、抵抗Ｒ１とＢＪＴ  Ｑ３よりなる。
【００２９】
ＢＪＴ  Ｑ１、Ｑ２、Ｑ３のコレクタ電流Ｉ１、Ｉ２、Ｉ３は、後述の式（８）、（９）、（１０）からわかるように、比例関係にあり、いずれもＰＴＡＴ電流になる。この回路の出力電圧ＶＲＥＦは、トランジスタＱ３のベース−エミッタ間電圧ＶＢＥ３と、抵抗Ｒ１の端子間電圧Ｒ１・Ｉ１の和となり、次式（７）で表される。
【００３０】
0004817825.tif 000008
（７）
【００３１】
トランジスタＱ３のベース−エミッタ間電圧ＶＢＥ３は、負の温度依存性（温度係数が負）、電流Ｉ３は正の温度依存性（温度係数が正）を持つことから、抵抗Ｒ１を適当に調整することにより、図１の回路と同様、温度依存性がキャンセルされたバンドギャップ電圧を得ることができる。
【００３２】
【特許文献１】特開平８−３２０７３０号公報
【非特許文献１】Behzad Razavi著、黒田  忠広訳、“アナログＣＭＯＳ集積回路の設計”、第４７０−４７１頁、図１１．１１、丸善株式会社
【発明の開示】
【発明が解決しようとする課題】
【００３３】
図２の構成によれば、差動アンプのＭＯＳのオフセットによる出力誤差を大幅に低減することができる。この点は、特許文献１には記載は無く、本願発明者等が、全く独自に見出した特性である。以下、本願発明者等によって為された解析結果に基づいて説明する。  
【００３４】
図２におけるオフセット電圧ＶＯＳと出力電圧ＶＲＥＦの関係は、次式（８）で表される。
【００３５】
0004817825.tif 000009
（８）
【００３６】
また、ＢＪＴ  Ｑ２のベース−エミッタ間電圧をＶＢＥ２、エミッタ電流をＩ２’とすると、ベース電圧はＶＢＥ２＋Ｒ２・Ｉ２’で与えられる。また、ＢＪＴ  Ｑ２のベース接地電流増幅率をα（Ｉ２＝αＩ２’）とすると、Ｑ２のベース電流ＩＢは、（１−α）Ｉ２／αで与えられる。図２において、ＢＪＴ  Ｑ２のベース電圧は、Ｑ１のベース−エミッタ間電圧をＶＢＥ１とすると、ＶＢＥ１＋Ｒ３・ＩＢとなり、ＶＢＥ２＋Ｒ２・Ｉ２’＝ＶＢＥ１＋Ｒ３・（１−α）Ｉ２／α、Ｒ３＝２Ｒ２より、次式（９）が導出される。
【００３７】
0004817825.tif 000010
0004817825.tif 000011
（９）
【００３８】
また、抵抗Ｒ１に流れる電流Ｉ３は、ＢＪＴ  Ｑ３のコレクタ電流Ｉ１と、３つのＢＪＴ  Ｑ１、Ｑ２、Ｑ３のベース電流ＩＢの和であるため、次式（１０）が成り立つ。
【００３９】
0004817825.tif 000012
（１０）
【００４０】
したがって、出力電圧ＶＲＥＦは、次式（１１）で表される。
【００４１】
0004817825.tif 000013
（１１）
【００４２】
ここで、式（８）、（９）をそれぞれオフセット電圧ＶＯＳで微分して、さらに式（１０）、（１１）を使って、ｄＶＲＥＦ／ｄＶＯＳのＶＯＳ→０を求めると、次式（１２）が得られる。
【００４３】
0004817825.tif 000014
（１２）
【００４４】
αは、ＢＪＴ  Ｑ１、Ｑ２のベース接地電流増幅率（α＜１）である。式（１２）を計算すると、ｄＶＲＥＦ／ｄＶＯＳとして、１〜２の値が得られる。したがって、図２の回路構成では、オフセット電圧ＶＯＳは１〜２倍されて出力電圧に現れることになる。
【００４５】
この値は、図１の構成（オフセット電圧ＶＯＳは１０倍以上されて出力として現れる）と比べ、十分に小さい。これは、定性的には、ＢＪＴ  Ｑ１、Ｑ２と２つの抵抗Ｒ０による増幅作用のためであるということができる。
【００４６】
すなわち、出力電圧ＶＲＥＦが変化すると、その変化分は、抵抗Ｒ１を介して、ＢＪＴ  Ｑ３のベースとコレクタ電位の変化となって現れる。
【００４７】
そして、ＢＪＴ  Ｑ３のベース電位の変化は、ＢＪＴ  Ｑ１、Ｑ２のベース電流の変化となる。この電流変化が、ＢＪＴ  Ｑ１、Ｑ２と２つの抵抗Ｒ０で増幅され、それぞれのコレクタ（ノードＮ１、Ｎ２）に現れ、差動アンプＡ１の入力となる。この増幅される分だけ、図１の構成の場合よりも、小さな出力電圧ＶＲＥＦの変化で、ＶＯＳによるノードＮ１、Ｎ２間のアンバランスを補正することができる。
【００４８】
前述したように、差動アンプのオフセット電圧は数ｍＶ〜数１０ｍＶであることから、この誤差の大きさは、メモリや論理回路の内部電源としてのアプリケーションにおいてはほとんど無視できる。つまり、トリミングは不要になる。
【００４９】
しかしながら、図２の回路構成において、その出力電圧は、図１の回路構成と同じく、１．２Ｖ〜１．３Ｖである。このため、電源電圧は、１．３Ｖ以上必要である。
【００５０】
近年、１．５Ｖ以下で動作するＬＳＩが増えてきており、そのためには、基準電圧は余裕をとって、１Ｖ程度まで動作することが必要である。
【００５１】
上記したように、図１の回路構成においては、基準電圧発生回路の構成要素に、ＭＯＳトランジスタを使った場合、出力電圧のばらつきが大きい、という問題があった。
【００５２】
また、この問題を解決するための構成として、図２に示した基準電圧発生回路においては、出力電圧が１．２Ｖ程度とされることから、この基準電圧発生回路を動作させるためには１．３Ｖ以上の電源電圧が必要である、という問題があった。
【００５３】
したがって、本発明は上記問題点に鑑みて創案されたものであって、その目的は、ばらつきが小さく、動作開始電圧の低い基準電圧発生回路を提供することにある。
【課題を解決するための手段】
【００５４】
本願で開示される発明は、上記課題を解決するため概略以下の構成とされる。
【００５５】
本発明の１つの側面に係る基準電圧発生回路は、温度係数が正の第１の電流を生成する電流発生部と、温度係数が負の電圧を生成する電圧発生部と、抵抗に温度係数が正の電流を流すことで前記抵抗の端子間に現れる温度係数が正の電圧と、前記温度係数が負の電圧とを合成した電圧を生成する合成部と、を備えた基準電圧発生回路であって、温度係数が正の第２の電流を生成する補償電流発生部をさらに備え、前記抵抗には、前記第１の電流と前記第２の電流とを合成（重畳）した電流を流し、前記合成部は、前記第１の電流と前記第２の電流との合成電流による前記抵抗の端子電圧と、前記温度係数が負の電圧とを合成した電圧を生成し、基準電圧として出力し、前記補償電流発生部は、前記合成部より出力される前記基準電圧から、温度係数が負の電圧を減算した差電圧に比例する電流を、前記第２の電流として出力する、ことを特徴としている。
【００５７】
本発明において、温度係数が正の第１の電流を生成する電流発生部と、温度係数が負の電圧を生成する電圧発生部と、抵抗に温度係数が正の電流を流すことで前記抵抗の端子間に現れる温度係数が正の電圧と、前記温度係数が負の電圧とを合成した電圧を生成する合成部と、を備えた基準電圧発生回路であって、温度係数が正の第２の電流を生成する補償電流発生部をさらに備え、前記抵抗には、前記第１の電流と前記第２の電流とを合成した電流を流し、前記合成部は、前記第１の電流と前記第２の電流との合成電流による前記抵抗の端子電圧と、前記温度係数が負の電圧とを合成した電圧を生成し、基準電圧として出力し、前記合成部が、差動アンプよりなり、前記電流発生部は、前記差動アンプの出力端子に一端が接続された第１の抵抗と、前記第１の抵抗の他端にコレクタが接続され、エミッタがグランド電位に接続された第１のトランジスタと、前記差動アンプの出力端子に一端が接続された第２の抵抗と、前記第２の抵抗の他端にコレクタが接続され、エミッタが第３の抵抗を介してグランド電位に接続された第２のトランジスタと、を備えた構成としてもよい。前記電圧発生部は、前記差動アンプの出力端子に一端が接続された第４の抵抗と、前記第４の抵抗の他端にコレクタとベースが接続され、エミッタがグランド電位に接続された第３のトランジスタとを備え、前記第２のトランジスタのベースは、前記第１のトランジスタのベースに第５の抵抗を介して接続され、且つ、前記第３のトランジスタのコレクタ及びベースは前記第１のトランジスタのベースが接続され、前記第１及び第２のトランジスタのコレクタは前記差動アンプの非反転入力端子及び反転入力端子にそれぞれ接続され、前記補償電流発生部は、前記差動アンプの出力端子に一端が接続された第６の抵抗と、前記第４の抵抗の他端にコレクタが接続され、エミッタがグランド電位に接続された第４のトランジスタと、エミッタがグランド電位に接続され、前記第６の抵抗の他端にコレクタとベースが共通に接続され、コレクタとベースが前記第４のトランジスタのベースに接続された第５のトランジスタと、を備えた構成としてもよい。
【００５８】
本発明の他の側面に係る基準電圧発生回路は、温度係数が正の第１の電流を生成する電流発生部と、温度係数が負の電圧を生成する電圧発生部と、前記電圧発生部で生成された温度係数が負の電圧を分圧する分圧回路と、前記第１の電流を抵抗に流して得られる端子電圧と、前記温度係数が負の電圧を前記分圧回路で分圧した電圧を合成した電圧を生成出力する合成部と、を備えている。
【００６２】
本発明の１つの側面に係る回路は、好ましくは、少なくとも第１、第２、第３の抵抗、第１の差動アンプ、第１、第２、第３のトランジスタ（バイポーラジャンクショントランジスタ）を有し、該第１のトランジスタのコレクタ端子と該第１の差動アンプの第１の入力端子を接続し、第２のトランジスタのコレクタ端子と該第１の差動アンプの第２の入力端子を接続し、該第１、第２、第３の抵抗の一端と差動アンプの出力を接続し、第１の抵抗の他端は第１のトランジスタのコレクタに、第２の抵抗の他端は第２のトランジスタのコレクタに、第３の抵抗の他端は、該第３のトランジスタのコレクタおよびベースに、さらに該第３のトランジスタのベースは該第１および該第２のトランジスタのベースに接続され、第１と第２のトランジスタのエミッタサイズ比は１：Ｎに設定されており、該第３の抵抗に、該第１のトランジスタまたは、該第２のトランジスタのコレクタ電流にほぼ等しい電流とそれよりも大きな正の温度係数を持つ電流を重畳させて流し、該第３の抵抗の両端に発生した電圧と該第３のトランジスタのベース−エミッタ間電圧とを加算した電圧を出力すればよい。
【００６３】
本発明の他の側面に係る回路は、好ましくは、少なくとも第１の抵抗、第１の差動アンプ、第１、第２、第３のトランジスタ（バイポーラジャンクショントランジスタ）を有し、該第１のトランジスタのコレクタ端子と該第１の差動アンプの第１の入力端子を接続し、該第２のトランジスタのコレクタ端子と該第１の差動アンプの第２の入力端子を接続し、該第１および第２のトランジスタのベースと該第１の差動アンプの出力を接続し、該第１と第２のトランジスタのエミッタサイズ比は１：Ｎに設定されており、該第１のトランジスタのベース−エミッタ間電圧を分圧した電圧と、該第１の抵抗に、該第１のトランジスタまたは、該第２のトランジスタのコレクタ電流と等しい電流を流すことにより得られる電圧とを加算した電圧を出力すればよい。
【発明の効果】
【００６６】
本発明によれば、該第１の差動アンプのオフセット電圧依存性を小さくしたまま、１．２Ｖより低い電圧で温度依存性をキャンセルすることができるのでばらつきが小さく、温度依存性の小さい基準電圧発生回路を実現できる。
【発明を実施するための最良の形態】
【００６７】
上記した本発明についてさらに詳細に説明すべく添付図面を参照して説明する。本発明は、図３を参照すると、温度係数が正の第１の電流（Ｉ１）を生成するＰＴＡＴ電流発生部（ＢＪＴ  Ｑ１、Ｑ２、抵抗Ｒ０、Ｒ０、Ｒ２、Ｒ４）と、温度係数が負の電圧（ＶＢＥ３）を生成する基準電圧発生部（ＢＪＴ  Ｑ３、抵抗Ｒ１）と、抵抗（Ｒ１）の端子電圧と、前記温度係数が負の電圧（ＶＢＥ３）とを合成した電圧を生成する合成部（差動アンプＡ１）とを備え、さらに、温度係数が正の第２の電流を生成する補償電流発生部（Ｑ４、Ｑ５、抵抗Ｒ３）を備えている。ＰＴＡＴ電流発生部のＢＪＴ  Ｑ１、Ｑ２のエミッタサイズ比は１：Ｎに設定されている。抵抗（Ｒ１）に流す電流として、第２の電流（Ｉ４）を第１の電流（Ｉ１）に重畳した合成電流（和電流）（Ｉ３）を流し、合成部（Ａ１）は、第１の電流（Ｉ１）と第２の電流（Ｉ４）の合成電流による抵抗（Ｒ１）の端子電圧と、前記温度係数が負の電圧（ＶＢＥ３）とを合成した電圧を基準電圧（ＶＲＥＦ）として出力する。補償電流発生部は、合成部（Ａ１）から出力される電圧（ＶＲＥＦ）から、温度係数が負の電圧（Ｑ５のベース−エミッタ間電圧ＶＢＥ）を減算した差電圧に比例する電流を、第２の電流（Ｉ４）として出力するカレントミラーより構成される。
【００６８】
本発明によれば、抵抗（Ｒ１）に、トランジスタ（Ｑ１またはＱ２）のコレクタ電流（Ｉ１又はＩ２）にほぼ等しい電流と、それよりも大きな正の温度係数を持つ電流（Ｉ４）を重畳させて流し、抵抗（Ｒ１）の端子間電圧と、トランジスタ（Ｑ３）のベース−エミッタ間電圧（ＶＢＥ３）を加算した電圧を出力する。
【００６９】
かかる構成により、差動アンプ（Ａ１）のオフセット電圧依存性を小さくしたまま、１．２Ｖよりも低い電圧で、温度依存性をキャンセルすることができる。このため、ばらつきが小さく、温度依存性の小さい基準電圧発生回路を実現できる。
【００７０】
また、本発明の別の実施の形態として、図４を参照すると、温度係数が正の第１の電流を生成するＰＴＡＴ電流発生部（ＢＪＴ  Ｑ１、Ｑ２、抵抗Ｒ１、Ｒ１、Ｒ２）と、温度係数が負の電圧を生成する基準電圧発生部（ＢＪＴ  Ｑ３、抵抗Ｒ０）と、前記基準電圧発生部で生成された温度係数が負の電圧を分圧する分圧回路（Ｒ３、Ｒ４）と、前記第１の電流を抵抗に流して得られる端子電圧と、前記温度係数が負の電圧（ＶＢＥ）を、分圧回路（Ｒ３、Ｒ４）で分圧した電圧を合成した電圧を生成出力する合成部（差動アンプＡ２）とを備えている。ＰＴＡＴ電流発生部のＢＪＴ  Ｑ１、Ｑ２のエミッタサイズ比は１：Ｎに設定されている。さらに、ＰＴＡＴ電流発生部のＢＪＴ  Ｑ１のコレクタと抵抗Ｒ１の接続点に非反転入力端子が接続され、ＢＪＴ  Ｑ１のコレクタと抵抗Ｒ１の接続点に反転入力端子が接続され、出力端子がＢＪＴ  Ｑ３のベースに接続された差動アンプ（Ａ２）を備えている。ＢＪＴ  Ｑ１、Ｑ２、Ｑ３のベースは共通に接続されている。差動アンプ（Ａ２）の非反転入力端子は、分圧回路（Ｒ３、Ｒ４）の出力端子に接続され、反転入力端子は、ＢＪＴ  Ｑ３と抵抗Ｒ０の接続点に接続されている。ＢＪＴ  Ｑ１のベース−エミッタ間電圧（＝ＶＢＥ）を分圧した電圧（＝｛Ｒ４／（Ｒ３＋Ｒ４）｝ＶＢＥ）と、抵抗（Ｒ０）に、ＢＪＴ  Ｑ１、Ｑ２のコレクタ電流（Ｉ１又はＩ２）とほぼ等しい電流を流すことにより得られる電圧とを加算した電圧を出力することにより、該差動アンプ（Ａ１）のオフセット電圧依存性を小さくしたまま、１．２Ｖよりも低い電圧で温度依存性をキャンセルすることができる。このため、本発明の別の実施の形態によれば、ばらつきが小さく、温度依存性の小さい基準電圧発生回路を実現できる。
【００７１】
本発明のさらに別の実施の形態によれば、図５を参照すると、第１の端子がグランド電位に接続され、制御端子と第２の端子が接続された第１のトランジスタ（Ｍ１）と、第１の端子が第１の抵抗（Ｒ２）を介してグランド電位に接続され、制御端子が前記第１のトランジスタの第２の端子と制御端子とに共通接続された第２のトランジスタ（Ｍ２）と、前記第１トランジスタの第２の端子と、前記第２のトランジスタの第２の端子に、差動入力対がそれぞれ接続された差動アンプ（Ａ１）と、前記第１及び第２のトランジスタ（Ｍ１、Ｍ２）の第２の端子に一端がそれぞれ接続され、前記差動アンプ（Ａ１）の出力端に他端が共通接続された第２及び第３の抵抗（Ｒ１、Ｒ１）を備えている。第１、第２のトランジスタ（Ｍ１、Ｍ２）をＭＯＳトランジスタで構成し、チャネル幅（Ｗ）の比は１：Ｎに設定される。第１および該第２のＭＯＳトランジスタのしきい電圧を、ＢＪＴのベース−エミッタ間電圧よりも低く設定し、該第１の差動アンプの出力端子から出力することにより、該第１の差動アンプのオフセット電圧依存性を小さくしたまま、１．２Ｖより低い電圧で温度依存性をキャンセルすることができるのでばらつきが小さく、温度依存性の小さい基準電圧発生回路を実現できる。なお、この実施の形態において、第１、第２のトランジスタは、エミッタサイズの比が１：ＮのＢＪＴであってもよい。以下、実施例に即して説明する。
【実施例】
【００７２】
図３は、本発明の第一の実施例の構成を示す図である。本実施例は、図２に示した回路に対して、抵抗Ｒ１を、出力電圧ＶＲＥＦ＜バンドギャップ電圧となるように、その抵抗値をより小さくしている。そして、ＰＴＡＴ電流よりも大きな正の温度係数を持つ電流を発生するための補償電流発生部を新たに設け、補償電流発生部で生成した電流を、ＰＴＡＴ電流と合成して、抵抗Ｒ１に流すように構成したものである。
【００７３】
より詳細には、図３を参照すると、本実施例の基準電圧発生回路において、補償電流発生部は、抵抗Ｒ１とトランジスタＱ３のベースとコレクタの接続点にコレクタが接続され、エミッタがグランド電位に接続されたＢＪＴ  Ｑ４と、エミッタがグランド電位に接続され、差動アンプＡ１の出力に抵抗Ｒ３を介してコレクタとベースが接続されたＢＪＴ  Ｑ５を備え、ＢＪＴ  Ｑ４、Ｑ５のベースは共通接続され、カレントミラーを構成している。
【００７４】
図３を参照すると、本実施例において、ＰＴＡＴ電流発生部は、図２の構成と同様とされており、差動アンプＡ１の出力に一端が接続された抵抗Ｒ０と、この抵抗Ｒ０の他端にコレクタが接続され、エミッタがグランド電位に接続されたＢＪＴ  Ｑ１と、差動アンプＡ１の出力に一端が接続された抵抗Ｒ０と、この抵抗Ｒ０の他端にコレクタが接続され、エミッタが抵抗Ｒ２を介してグランド電位に接続されたＢＪＴ  Ｑ２とを備え、ＢＪＴ  Ｑ１、Ｑ２のエミッタサイズ比は１：Ｎとされる。
【００７５】
また、基準電圧発生部は、差動アンプＡ１の出力に一端が接続された抵抗Ｒ１と、抵抗Ｒ１の他端にコレクタとベースが接続され、エミッタがグランド電位に接続されたＢＪＴ  Ｑ３を備えている。ＢＪＴ Ｑ２のベースは、ＢＪＴ  Ｑ１のベースに抵抗Ｒ４を介して接続され、ＢＪＴ  Ｑ３のベースとコレクタは、ＢＪＴ  Ｑ１のベースに接続されている。
【００７６】
かかる構成により、差動アンプのオフセット電圧依存性（ＶＯＳ依存性）を小さくしたまま、従来技術のバンドギャップ電圧（１．２Ｖ）よりも低い電圧で温度依存性をキャンセルすることができる。図７には、本発明と従来技術における、出力電圧と外部電圧の関係が対比して示されている。なお、図７において、縦軸の出力電圧（Ｖｏｕｔ）は、出力基準電圧ＶＲＥＦに対応する。例えば出力電圧は、従来技術では１．２６Ｖであるのに対して、本発明によれば、出力電圧（Ｖｏｕｔ）の温度依存性をキャンセルし、差動アンプのオフセット電圧依存性を小さくしながら、従来技術よりも低い出力電圧を出力することができる。
【００７７】
ＰＴＡＴ電流よりも大きな正の温度係数を持つ電流Ｉ５は、抵抗Ｒ３とＢＪＴ  Ｑ５によって生成される。抵抗Ｒ３の一端は、差動アンプＡ１の出力端子に接続され、抵抗Ｒ３の他端は、エミッタがグランド電位に接続されたＢＪＴ  Ｑ５のベースとコレクタに接続されている。
【００７８】
また、ＢＪＴ  Ｑ４のコレクタを、ＢＪＴ  Ｑ３のコレクタと抵抗Ｒ１の接続ノードに接続し、そのベースを、ＢＪＴ  Ｑ５のコレクタとベースに接続することにより、カレントミラーを構成し、電流Ｉ５に比例した電流Ｉ４（＝Ｉ５）を抵抗Ｒ１に流す。
【００７９】
ここで、カレントミラー回路（Ｑ４、Ｑ５）の入力電流Ｉ５（ＢＪＴ  Ｑ５のコレクタ電流）は、次式（１３）で表される。
【００８０】
0004817825.tif 000015
（１３）
【００８１】
出力電圧（基準電圧）ＶＲＥＦは、温度依存性が相殺され、温度係数が零とすると、電流Ｉ５の温度依存性は、トランジスタＱ５のベース−エミッタ間電圧の負極性−ＶＢＥで決まることになる。
【００８２】
一方、ＰＴＡＴ電流を発生するためのＢＪＴ  Ｑ１とＱ２のベース−エミッタ間電圧ＶＢＥの差ΔＶＢＥは、上式（１）で表される。
【００８３】
ＶＢＥの温度依存性は−２ｍＶ／℃、
ΔＶＢＥは、Ｎ＝１０として、＋０．２ｍＶ／℃となり、
ＶＢＥの方が、温度依存性は１０倍程度大きい。
【００８４】
補償電流発生部の出力電流Ｉ４の温度係数（正特性）は、Ｑ１、Ｑ２のベース−エミッタ間電圧の差電圧に基づくＰＴＡＴ電流Ｉ１の温度係数よりも大となる。
【００８５】
したがって、補償電流発生部の出力電流Ｉ４を抵抗Ｒ１にも流すようにすることで、抵抗Ｒ１は、図２の構成の場合よりも小さな抵抗値で、出力電圧の温度依存性をキャンセルできることになる。抵抗Ｒ１の端子間電圧に関して、該抵抗Ｒ１に流れる電流Ｉ３の温度依存性は、ＰＴＡＴ電流Ｉ１と、補償電流発生部の出力電流Ｉ４とを重畳した電流（和電流）に相当する（実効的に温度係数の値が大となる）。
【００８６】
ここで、出力電圧ＶＲＥＦは、式（７）より、次式（１４）で与えられる。
0004817825.tif 000016
（１４）
【００８７】
式（１４）より、抵抗Ｒ１の抵抗値を小さくすることで、差動アンプよりＡ１出力される基準電圧ＶＲＥＦはより低くなる。すなわち、１．２Ｖ以下の基準電圧ＶＲＥＦを出力することができる。
【００８８】
次に、本発明の第２の実施例を説明する。図４は、本発明の第２の実施例の構成を示す図である。本実施例は、２個のＢＪＴ  Ｑ１、Ｑ２（エミッタサイズ比１：Ｎ）のコレクタ端子と差動アンプＡ１の差動入力端子をそれぞれ接続し、ＢＪＴ  Ｑ１、Ｑ２のベースと差動アンプＡ１の出力を接続して帰還ループを作り、ＢＪＴ  Ｑ２のエミッタには、一端がグランド電位に接続された抵抗Ｒ２を接続することにより、ＢＪＴ  Ｑ１、Ｑ２のベースおよびコレクタにＰＴＡＴ電流が流れるようにし、ＢＪＴ  Ｑ１のベース−エミッタ間電圧ＶＢＥを分圧した電圧と、ＰＴＡＴ電流を、抵抗Ｒ１よりも抵抗値の小さい抵抗Ｒ０に流したときの電圧を合成することにより、ＶＯＳ依存性を小さくしたまま、従来のバンドギャップ電圧（１．２Ｖ）より低い電圧で温度依存性をキャンセルできるようにしている。
【００８９】
ここで、ＢＪＴ  Ｑ１、Ｑ２のコレクタ電流Ｉ１、Ｉ２がＰＴＡＴ電流になることは、以下のように証明される。ただし、αはＢＪＴ  Ｑ２の電流増幅率（Ｉ２＝αＩ２’）である。
【００９０】
0004817825.tif 000017
0004817825.tif 000018
0004817825.tif 000019
（１５）
【００９１】
前述の式（３）において、ＢＪＴ  Ｑ１のベース−エミッタ間電圧ＶＢＥ１と抵抗Ｒ１に係数ｍ（０＜ｍ＜１）を共通に掛けた場合、出力電圧は、ｍ×ＶＲＥＦと小さくなるが、温度依存性がないという特性は、そのまま保たれることは明らかである。
【００９２】
本実施例は、この原理に基づいている。すなわち、抵抗Ｒ３とＲ４により、ベース−エミッタ間電圧ＶＢＥの分圧電圧を発生する。
【００９３】
一方、新たにＢＪＴ  Ｑ３を設け、ＢＪＴ  Ｑ３のベースを、ＢＪＴ  Ｑ１、Ｑ２のベースと接続することにより、カレントミラーを構成する。かかる構成により、ＢＪＴ  Ｑ３に、ＰＴＡＴ電流Ｉ３が流れる。
【００９４】
本実施例においては、図４に示すように、差動アンプＡ２が追加されており、非反転入力端子（＋）を抵抗Ｒ３とＲ４の接続点に接続して、ベース−エミッタ間電圧ＶＢＥの分圧電圧（ＶＢＥ×Ｒ４／（Ｒ３＋Ｒ４））を入力し、その出力を、抵抗Ｒ０を介してＢＪＴ  Ｑ３のコレクタに接続している。このような構成にすることにより、ＢＪＴ  Ｑ３のコレクタ（差動アンプＡ２の反転入力端子に接続される）は、ベース−エミッタ間電圧ＶＢＥの分圧電圧とされる。
【００９５】
ＢＪＴ  Ｑ３のコレクタには、ＰＴＡＴ電流Ｉ３が流れることから、抵抗Ｒ０にも、ＰＴＡＴ電流Ｉ３が流れる。ここで、抵抗Ｒ０の抵抗値を、ベース−エミッタ間電圧ＶＢＥを分圧しないで温度依存性をキャンセルできる大きさに対して、ベース−エミッタ間電圧ＶＢＥの分圧比（＝｛Ｒ４／（Ｒ３＋Ｒ４）｝）と同じ係数を掛けた値にすると、温度依存性がなく、従来の回路よりも低い電圧の基準電圧ＶＲＥＦを得ることができる。
【００９６】
差動アンプＡ２の出力端子は、ＰＴＡＴ電流発生回路の抵抗Ｒ１の一端にも接続されている。差動アンプＡ２の出力電圧は、外部電圧電圧、温度に依存しないので、安定なＰＴＡＴ電流を得ることができる。
【００９７】
次に、本発明の第３の実施例を説明する。図５は、本発明の第３の実施例の構成を示す図である。本実施例は、ＰＴＡＴ電流の発生と基準電圧の発生のためにＭＯＳトランジスタを用いている。
【００９８】
ＭＯＳトランジスタの閾値電圧ＶＴは、ＢＪＴのベース−エミッタ間電圧ＶＢＥよりも低くすることができる。このため、本実施例によれば、ＢＪＴを用いた場合の構成と比べてより低いレベルの出力電圧ＶＲＥＦを得ることができる。
【００９９】
図５を参照すると、本実施例は、３個の抵抗（Ｒ１が２個、Ｒ２が１個）とチャネル幅比を１：Ｎに設定したＭＯＳトランジスタＭ１、Ｍ２、及び、差動アンプＡ１から構成される。
【０１００】
ＮチャネルＭＯＳトランジスタＭ１は、ダイオード接続され、そのドレイン端子とゲート端子を差動アンプＡ１の非反転入力端子（＋）へ接続されている。ＮチャネルＭＯＳトランジスタＭ２のドレイン端子は差動アンプＡ１の反転入力端子（−）に接続され、ＭＯＳトランジスタＭ２のゲートは、ＭＯＳトランジスタＭ１のドレイン及びゲートに接続され、ＭＯＳトランジスタＭ２のソースは、抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、グランド電位に接続されている。ＭＯＳトランジスタＭ１、Ｍ２のドレインには、一端が差動アンプＡ１の出力端子に共通接続された２つの抵抗Ｒ１、Ｒ１の他端に、それぞれ接続されている。
【０１０１】
ＭＯＳトランジスタでは、弱反転領域（またはサブスレッショールド領域）で動作させたとき、ＢＪＴのベース−エミッタ間電圧とコレクタ電流の関係と同様に、ゲート−ソース電圧とドレイン電流の間には、次式（１６）が成り立つ。
【０１０２】
0004817825.tif 000020
（１６）
【０１０３】
ここで、ｎはプロセスに依存する定数であり、通常１〜２の値を取る。
【０１０４】
したがって、図５のような構成とすることにより、ＢＪＴを使った場合と同じく、抵抗Ｒ１には、ＰＴＡＴ電流Ｉ１（＝Ｉ２）が流れる。すなわち、ＭＯＳトランジスタＭ１、Ｍ２のゲート・ソース間電圧の差電圧ΔＶＧＳ＝ＶＧＳ１−ＶＧＳ２は、次式（１７）で表される。ただし、ｎ＝１としている。したがって、Ｉ１（＝Ｉ２）は次式（１８）で表される。
【０１０５】
0004817825.tif 000021
（１７）
【０１０６】
0004817825.tif 000022
（１８）
【０１０７】
一方、ＭＯＳトランジスタのしきい電圧ＶＴも、ＢＪＴのベース−エミッタ間電圧ＶＢＥとほぼ同じ温度依存性を持っている。
【０１０８】
したがって、ＭＯＳトランジスタのしきい電圧ＶＴをＢＪＴのベース−エミッタ間電圧ＶＢＥよりも低くすることで、ＢＪＴを用いた場合よりも、低い出力電圧ＶＲＥＦで、温度依存性をキャンセルすることができる。これは、本実施例の回路では，次式（１９）が成り立つことから明らかである。
【０１０９】
0004817825.tif 000023
（１９）
【０１１０】
式（１９）から、第１項は負、第２項は正の温度依存性を持つことから、抵抗Ｒ１を適当に調整することにより、温度依存性をキャンセルできることがわかる。
【０１１１】
ここで、本実施例において、出力電圧（出力基準電圧）ＶＲＥＦの差動アンプの入力オフセット電圧依存性は、図３、図４を参照して説明した前記第１、第２の実施例とほぼ同程度である。
【０１１２】
これは、前記第１、第２の実施例と同様、ＭＯＳトランジスタＭ２の増幅作用により、出力電圧ＶＲＥＦのわずかな変化（ＶＯＳ程度）で、Ｍ２のドレイン電流が変化し、Ｒ１によりそのドレイン電圧が大きく変化するためである。
【０１１３】
本実施例の回路構成では、プロセスばらつきに伴うＭＯＳトランジスタのしきい値電圧ＶＴの絶対値ばらつき（５０ｍＶ〜１００ｍＶ）が、そのまま出力電圧（出力基準電圧）ＶＲＥＦに現れるので、特に高精度を要求される用途には向かないともいえる。しかしながら、素子数が少なく、ＮウェルやＰウェルなどの面積の大きな接合部がないことから、リーク電流が少なく、例えば、１ｕＡ若しくはそれ以下の低消費電流化が必要な用途に向いている。
【０１１４】
次に、本発明の第４の実施例について説明する。図８は、本発明の第４の実施例の構成を示す図である。本実施例は、図５のＮチャネルＭＯＳトランジスタを、ＢＪＴで置き換えたものである。
【０１１５】
本実施例においては、出力電圧ＶＲＥＦは、図２に示した構成とほぼ同じになるが、素子数が少ない分、レイアウト面積を低減することができるという利点がある。
【０１１６】
一方で、抵抗Ｒ１を介して、ＢＪＴ  Ｑ１とＱ２のベース電流を供給しなければならないため、ＢＪＴ  Ｑ１とＱ２の電流密度比が１：Ｎからずれ、正確なバンドギャップ電圧が出力されない場合もある。したがって、ある程度の精度が必要であるが、面積を低減したい用途に向いているといえる。
【０１１７】
次に、本発明の参考例について説明する。図９は、本発明の参考例の構成を示す図である。図９を参照すると、この参考例は、図１に示した構成に、図３を参照して説明した、本発明の補償電流発生部を追加したものである。なお、図９では、トランジスタＱ１、Ｑ２は、ＮＰＮ型  ＢＪＴとしているが、図１のように、ＰＮＰ型  ＢＪＴとしてもよいことは勿論である。
【０１１８】
図９に示すように、補償電流発生部は、差動アンプＡ１の出力端に一端が接続された抵抗Ｒ３と、エミッタが接地され、ベースとコレクタとが抵抗Ｒ３の他端に接続されたＢＪＴ  Ｑ３と、エミッタが接地され、コレクタがＢＪＴ  Ｑ１のコレクタとともにノードＮ１に接続され、ベースがＢＪＴＱ３のベースに接続されたＢＪＴ  Ｑ４を備えている。さらに、エミッタが接地され、コレクタがＢＪＴ  Ｑ２のコレクタとともにノードＮ２に接続され、ベースがＢＪＴ  Ｑ３のベースに接続されたＢＪＴ  Ｑ５を備えている。電流Ｉ３は、（ＶＲＥＦ−ＶＢＥ３）／Ｒ３とされ、前述したように、正の温度係数を有する。Ｉ３のミラー電流Ｉ４を、ＢＪＴ  Ｑ１のコレクタ電流（ＰＴＡＴ電流）Ｉ１に重畳した合成電流（和電流）が、ノードＮ１と差動アンプＡ１の出力端子との間に接続される抵抗Ｒ１に流れ、ミラー電流Ｉ４をＢＪＴ  Ｑ２のコレクタ電流（ＰＴＡＴ電流）Ｉ２に重畳した合成電流（和電流）が、ノードＮ２と差動アンプＡ１の出力端子との間に接続される抵抗Ｒ１に流れる。
【０１１９】
図９の参考例の回路によれば、補償電流発生部で生成された温度係数が正の電流Ｉ４を、ＰＴＡＴ電流Ｉ１（又はＩ２）に重畳した電流を、抵抗Ｒ１に流すことで、抵抗Ｒ１の抵抗値を小とし、出力電圧（出力基準電圧）ＶＲＥＦを、図１の従来技術よりも低い電圧としている。なお、差動アンプＡ１をＭＯＳトランジスタで構成した場合、前述したように、オフセットＶＯＳが１０倍程度で出力に現れることになるが、この場合、前述したように、レーザーや電気ヒューズなどで抵抗Ｒ１またはＲ２をトリミングする等がなされるか、あるいは、差動アンプにオフセット調整機能等を付加することで、例えば１．２６Ｖよりも低い基準電圧ＶＲＥＦが出力される。
【０１２０】
以上各種実施例に即して説明した本発明は、例えば電源電圧１．５Ｖ以下の低電源電圧で動作するメモリ、論理、アナログ集積回路など幅広い集積回路に適用可能である。
【０１２１】
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみに制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【０１２２】
【図１】従来の基準電圧回路の構成の一例を示す図である。
【図２】従来の基準電圧回路の構成の別の例を示す図である。
【図３】本発明の第１の実施例の構成を示す図である。
【図４】本発明の第２の実施例の構成を示す図である。
【図５】本発明の第３の実施例の構成を示す図である。
【図６】本発明に用いる差動アンプの実施例である。
【図７】本発明と従来の基準電圧回路の出力電圧と外部電圧の関係を表すグラフである。
【図８】本発明の第４の実施例の構成を示す図である。
【図９】本発明の参考例の構成を示す図である。
【符号の説明】
【０１２３】
ＶＥＸＴ  外部電源電圧
ＶＲＥＦ  基準電圧
Ａ１、Ａ２  差動アンプ
Ｒ０〜Ｒ４  抵抗
Ｑ１〜Ｑ５  バイポーラジャンクショントランジスタ
Ｍ１〜Ｍ７  ＭＯＳトランジスタ
ＶＩＮ＋  差動アンプのプラス入力端子
ＶＩＮ−  差動アンプのマイナス入力端子
ＶＯＵＴ  差動アンプ出力端子
ＶＯＳ  差動アンプの入力換算オフセット電圧
【図１】
0004817825.tif 000024
【図２】
0004817825.tif 000025
【図３】
0004817825.tif 000026
【図４】
0004817825.tif 000027
【図５】
0004817825.tif 000028
【図６】
0004817825.tif 000029
【図７】
0004817825.tif 000030
【図８】
0004817825.tif 000031
【図９】
0004817825.tif 000032