(57)【特許請求の範囲】
【請求項１】
整流して得られる直流電圧を一次側のスイッチング素子でオン／オフし、ダイオードと平滑コンデンサとを有する二次側の整流・平滑回路を介して電圧を安定供給するスイッチング電源において、
スイッチング電源の（＋）出力端子と（−）出力端子との間に第１および第２の抵抗を直列接続し、第１および第２の抵抗の接続点を第１のオペアンプの（＋）入力端子に接続し、第１のオペアンプの（＋）入力端子と出力端子とを第４の抵抗で接続し、第１のオペアンプの出力端子と第２のオペアンプの出力端子とを直列接続した第１のフォトカプラのダイオードと第３の抵抗で接続し、第１のオペアンプの（−）入力端子をツェナーダイオードのカソードに接続し、該ツェナーダイオードのアノードをスイッチング電源の(−)出力端子に接続し、該ツェナーダイオードのカソード側と二次巻線側との間に第５および第６の抵抗を直列接続し、第５および第６の抵抗の接続点を第２のオペアンプの（−）入力端子に接続し、第６の抵抗の二次巻線側と第２のオペアンプの（＋）入力端子との間に第７の抵抗を接続し、かつ第７の抵抗と第２のオペアンプの（＋）入力端子の接続点をスイッチング電源の（−）出力端子側に接続し、スイッチング電源の（＋）出力端子と（−）出力端子から出力される出力電圧を検出する出力電圧検出用ＩＣに第２のフォトカプラのダイオードを接続し、第２のフォトカプラのトランジスタを一次側電源制御用ＩＣのフィードバック端子に接続し、第１のフォトカプラのトランジスタを一次側電源制御用ＩＣのＯＮ／ＯＦＦ端子に接続して、最低出力電圧および出力電流の検出回路を構成し、該検出回路からの信号でスイッチング素子の動作／停止を制御することを特徴とするスイッチング電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はスイッチング電源に関し、待機状態における省エネ対策として、スイッチング電源の待機電力を低減させる手段を備えたスイッチング電源に関するものである。
【０００２】
【従来の技術】
この種のスイッチング電源として、図２のものが提案されている。ＩＣ３は、出力電圧検出用ＩＣであり、出力電圧が定格電圧より上昇するとＩＣ３に接続されたフォトカプラＰＣ２のダイオードに流れる電流が増加して、フォトカプラＰＣ２のトランジスタが接続されている、電源制御用ＩＣ（ＩＣ４）のフィードバック（ＦＢ）端子の電圧が下がり、下がる量に応じて一定周波数動作しているスイッチング素子Ｑ１のオフ時間デューティが大きくなり、出力電圧を下げて定格電圧を安定供給することができる。
しかし、上記のスイッチング電源回路においては図４に示すように、スイッチング電源の動作状態にかかわらず、一定周波数でスイッチング素子Ｑ１が動作しているため、スイッチングロスが常に発生し、スイッチング電源の待機電力を悪化させるという問題があった。
【０００３】
【発明が解決しようとする課題】
上記のような問題があったため、スイッチング電源の待機状態において、スイッチングロスを大幅に減少させ、待機電力を低減することができる回路構成が要求されていた。
【０００４】
【課題を解決するための手段】
本発明は、上記課題を解決するもので、整流して得られる直流電圧を一次側のスイッチング素子Ｑ１でオン／オフし、ダイオードと平滑コンデンサとを有する二次側の整流・平滑回路を介して電圧を安定供給するスイッチング電源において、スイッチング電源の（＋）出力端子と（−）出力端子との間に第１の抵抗Ｒ１および第２の抵抗Ｒ２を直列接続し、第１の抵抗Ｒ１および第２の抵抗Ｒ２の接続点を第１のオペアンプＩＣ１の（＋）入力端子に接続し、第１のオペアンプＩＣ１の（＋）入力端子と出力端子とを第４の抵抗Ｒ４で接続し、第１のオペアンプＩＣ１の出力端子と第２のオペアンプＩＣ２の出力端子とを、直列接続した第１のフォトカプラＰＣ１のダイオードと第３の抵抗Ｒ３で接続し、第１のオペアンプＩＣ１の（−）入力端子をツェナーダイオードＤ１のカソードに接続し、該ツェナーダイオードＤ１のアノードをスイッチング電源の(−)出力端子に接続し、該ツェナーダイオードＤ１のカソード側と二次巻線側との間に第５の抵抗Ｒ５および第６の抵抗Ｒ６を直列接続し、第５の抵抗Ｒ５および第６の抵抗Ｒ６の接続点を第２のオペアンプＩＣ２の（−）入力端子に接続し、第６の抵抗Ｒ６の二次巻線側と第２のオペアンプＩＣ２の（＋）入力端子との間に第７の抵抗Ｒ７を接続し、かつ第７の抵抗Ｒ７と第２のオペアンプＩＣ２の（＋）入力端子の接続点をスイッチング電源の（−）出力端子側に接続し、スイッチング電源の（＋）出力端子と（−）出力端子から出力される出力電圧を検出する出力電圧検出用ＩＣ３に第２のフォトカプラＰＣ２のダイオードを接続し、第２のフォトカプラＰＣ２のトランジスタを一次側電源制御用ＩＣ４のフィードバック端子に接続し、第１のフォトカプラＰＣ１のトランジスタを一次側電源制御用ＩＣ４のＯＮ／ＯＦＦ端子に接続して、最低出力電圧および出力電流の検出回路を構成し、該検出回路からの信号でスイッチング素子Ｑ１の動作／停止を制御することを特徴とするスイッチング電源である。
【０００５】
上記の検出回路で検出した出力電流が所定の値以下であり、かつ、検出した出力電圧が定格出力電圧から設定電圧に下がるまでの間、第１のフォトカプラを動作させ、一次側の電源制御用ＩＣ（ＩＣ４）のＯＮ／ＯＦＦ端子に信号を伝え、スイッチング素子Ｑ１を停止させる。
【０００６】
そして、検出した出力電圧が設定電圧となった時、第１のフォトカプラを停止させてスイッチング素子Ｑ１を動作させ、出力電圧が定格出力電圧とほぼ等しい電圧まで上昇させる。
検出回路で検出した出力電流が所定の値以下である間、上記動作を繰り返す。
【０００７】
また、上記検出回路で検出した出力電流が所定の値より大きい時、第１のフォトカプラを動作停止させ、通常のスイッチング動作をさせる。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。図１は本発明の実施形態が適用されるスイッチング電源の一例である。
この回路は、フライバックコンバータと呼ばれるものであり、図１はその回路構成を示したものである。Ｔは一次側に蓄積されたエネルギーを二次側へ伝達するためのコンバータトランス、Ｑ１はスイッチング素子であるＦＥＴ、Ｃ１は電源入力平滑用コンデンサ、Ｒ８は電源起動用抵抗、Ｃ２は二次側出力平滑用コンデンサであり、ＩＣ４はスイッチング電源制御用ＩＣ、ＩＣ３は出力電圧検出用ＩＣであり、ＰＣ１は二次側回路に電圧を安定供給するための信号を一次側にフィードバックするフォトカプラ、Ｒ７は出力電流検出用抵抗、Ｒ５、Ｒ６は基準電圧を分圧する抵抗、ＩＣ２は出力電流が増加しＲ７の両端電圧が上昇したことを検出するオペアンプ、ＩＣ１およびＲ１、Ｒ２、Ｒ４は負荷側が許容できる最低出力電圧を検出するオペアンプと抵抗、Ｄ１はＩＣ１とＩＣ２の基準電圧となるツェナーダイオード、ＰＣ１は負荷側が許容できる最低出力電圧になるまでスイッチング素子Ｑ１を停止させる信号を一次側にフィードバックするフォトカプラ、Ｒ３はフォトカプラの電流を制限する抵抗である。
【０００９】
出力電圧が定格電圧より上昇すると、出力電圧検出用ＩＣ３に接続されたフォトカプラＰＣ２のダイオードに流れる電流が増加して、フォトカプラＰＣ２のトランジスタが接続されている電源制御用ＩＣ（ＩＣ４）のフィードバック（ＦＢ）端子電圧が下がり、下がる量に応じて一定周波数動作しているスイッチング素子Ｑ１のオフ時間デューティが大きくなり、出力電圧を下げて定格電圧を安定供給することができる。
負荷側が待機状態となり、電源の出力電流が非常に小さくなると、抵抗Ｒ７の両端電圧と基準電圧となるツェナーダイオードＤ１の電圧を抵抗Ｒ５とＲ６で分圧して得られる電圧を比較し、Ｒ７の両端電圧が低くなるとオペアンプＩＣ２の出力はＬレベルとなる。
二次側出力平滑用コンデンサＣ２の両端電圧は安定化出力電圧になっており、抵抗Ｒ１、Ｒ２、およびＲ４で分圧し得られたＲ２両端電圧と、基準電圧となるツェナーダイオードＤ２の電圧を比較し、Ｒ２両端電圧が高くなっている間、オペアンプＩＣ１の出力はＨレベルとなり、オペアンプＩＣ１の出力端子から電流がフォトカプラＰＣ１のダイオード、抵抗Ｒ３、ＬレベルとなっているオペアンプＩＣ２の出力端子に流れ込み、フォトカプラＰＣ１のトランジスタ側がオンとなり、電源制御用ＩＣ（ＩＣ４）のＯＮ／ＯＦＦ端子がＬレベルとなり、電源制御用ＩＣ（ＩＣ４）はＯＮ／ＯＦＦ端子がＬレベルになると発振停止となる機能を有しているため、スイッチング素子Ｑ１は停止する。
二次側出力平滑用コンデンサＣ２の両端電圧は、微小待機負荷電流とＣ２に接続されている電源内部回路で消費される微小電流によって徐々に放電され、負荷側が許容できる最低出力電圧に達すると、抵抗Ｒ２の両端電圧が基準電圧であるＤ１の電圧より低くなるため、オペアンプＩＣ１の出力端子はＬレベルとなり、フォトカプラＰＣ１のダイオードに電流が流れなくなり、フォトカプラＰＣ１のトランジスタ側がオフし、電源制御用ＩＣ（ＩＣ４）のＯＮ／ＯＦＦ端子がＨレベルになるので、スイッチング素子Ｑ１は動作を開始する。
【００１０】
図３は電源の動作状態と時間との関係を示した図である。
負荷側が待機状態の間は、図３のＡ部分に示すように、定格出力電圧と負荷側が許容できる最低出力電圧の間になるようにスイッチング素子Ｑ１はオン／オフを繰り返す。図３のＡ部分のタイムチャートから分かるように、停止時間が動作時間に対して非常に長く、停止中はスイッチングロスがゼロになるので、電源の待機電力を低減することができる。
待機状態から電源の出力電流を若干増加させると、図３のＢ部分に示すように、増加させた電流に応じて出力平滑コンデンサＣ２の放電される時間が短くなり、上記スイッチング素子Ｑ１の停止時間が短くなる。
さらに電源の出力電流を増加させ、抵抗Ｒ７の両端電圧が抵抗Ｒ５とＲ６で分圧して得られる電圧に対して高くなると、オペアンプＩＣ２の出力はＨレベルとなり、今までオペアンプＩＣ１の出力端子からフォトカプラＰＣ１のダイオード、抵抗Ｒ３、オペアンプＩＣ２の出力端子へ流れていた電流が流れなくなり、スイッチング素子Ｑ１のオフ信号が一次側にフィードバックできなくなるため、電源の動作状態は本来の一定周波数動作に移行する（図３のＣ部分）。
上記したように、負荷側が待機状態の時、定格出力電圧と負荷側が許容できる最低出力電圧の間になるようにスイッチング素子Ｑ１はオン／オフ動作を繰り返し、停止時間が動作時間に対して非常に長く、停止中はスイッチングロスがゼロになるので、電源の待機電力が低減される。
ところが、従来例では図４に示すように、スイッチング電源の動作状態にかかわらず、一定周波数でスイッチング素子Ｑ１が動作しているため、スイッチングロスが常に発生する。
実施例と従来例とで、待機電力を比較した結果を表１に示す。
【００１１】
【表１】
0004668473.tif 000002
【００１２】
入力電圧ＡＣ１００Ｖ、定格出力電圧１３Ｖ、負荷側が許容できる最低出力電圧１０Ｖ、コンデンサＣ２の容量３０００μＦ、発振周波数７０ｋＨｚ、待機負荷２ｍＡの場合、従来回路方式では入力電力が０．３Ｗに対して、本回路方式ではスイッチング素子Ｑ１のオフ時間が１．５秒、スイッチング素子Ｑ１のオン時間が１００ｍｓｅｃで、入力電力は０．０７２Ｗと従来例の２４％にまで低減することができた。
【００１３】
【発明の効果】
以上説明したように、本発明によれば、負荷側が待機状態の時、定格出力電圧と負荷側が許容できる最低出力電圧の間で、スイッチング素子がオン／オフを繰り返し、停止時間を動作時間に対して長くとることができ、この間はスイッチングロスがゼロになるので、電源の待機電力が低減でき、待機時の省エネに貢献することができる。
【図面の簡単な説明】
【図１】本発明の実施例によるスイッチング電源の回路図である。
【図２】従来のスイッチング電源の回路図である。
【図３】図１の実施例による電源の動作状態を示すタイムチャートである。
【図４】図２の従来例による電源の動作状態を示すタイムチャートである。
【符号の説明】
Ｑ１  スイッチング素子（ＦＥＴ）
ＩＣ１  第１のオペアンプ（最低出力電圧検出用）
ＩＣ２  第２のオペアンプ（出力電流検出用）
ＩＣ３  出力電圧検出用ＩＣ
ＩＣ４  電源制御用ＩＣ
ＰＣ１  第１のフォトカプラ（電源停止信号フィードバック用）
ＰＣ２  第２のフォトカプラ（出力電圧検出信号フィードバック用）
Ｃ１  平滑コンデンサ（電源入力平滑用）
Ｃ２  平滑コンデンサ（出力平滑用）
Ｒ１  第１の抵抗（最低出力電圧検出用）
Ｒ２  第２の抵抗（最低出力電圧検出用）
Ｒ３  第３の抵抗（電流制限用）
Ｒ４  第４の抵抗（最低出力電圧検出用）
Ｒ５  第５の抵抗（基準電圧分圧用）
Ｒ６  第６の抵抗（基準電圧分圧用）
Ｒ７  第７の抵抗（出力電流検出用）
Ｒ８  第８の抵抗（電源起動用）
Ｔ    コンバータトランス
Ｄ１  ツェナーダイオード（基準電圧設定用）
【図１】
0004668473.tif 000003
【図２】
0004668473.tif 000004
【図３】
0004668473.tif 000005
【図４】
0004668473.tif 000006