(57)【特許請求の範囲】
【請求項１】
入力信号を検波する検波手段と、
上記検波手段の検波出力レベルが所定のしきい値を越えるか否か判定する判定手段と、
上記判定手段でしきい値を越えたと判定したとき、上記入力信号の歪補償を、振幅歪の補償を行う振幅歪補償手段と、位相歪の補償を行う位相歪補償手段とで行う歪補償手段と、
上記歪補償手段の出力を電力増幅する増幅素子と、
上記判定手段でしきい値を越えてないと判定したとき、上記検波手段の検波出力を所定の時定数のローパスフィルタで平均化して得た平均レベルに基づいて、上記増幅素子のゲート電圧のバイアス電圧を複数段階に可変設定させ、ドレイン電圧を一定とする制御手段とを備えた
増幅回路。
【請求項２】
請求項１記載の増幅回路において、
上記制御手段は、平均レベルの値とバイアス電圧との対応を記憶したメモリを備えた
増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力電力を増幅させる増幅回路に関し、特に携帯電話端末などの通信機器における高周波電力増幅に適用して好適な増幅回路に関する。
【０００２】
【従来の技術】
近年、デジタル無線通信機器の送信電力増幅器に求められる線形性は、通信の高速化、大容量化に伴い厳しくなりつつあり、電力増幅器の電力効率の向上を妨げる事態を生じさせている。
【０００３】
一般に、通信系の高周波電力増幅器は、その電力利用効率を高めようとすると、非線形性が増し、出力信号が歪んでしまうという問題がある。そこで、従来より増幅器の前段に、その増幅器の逆特性を持つ補償器を接続して、歪みをキャンセルする、プレディストーション法が用いられている。
【０００４】
このプレディストーション処理を行う場合には、増幅器の入力信号の振幅などを計算して、歪みが発生する状況であるか否か判定し、歪みが発生する入力レベルであるとき、振幅歪みを補正する信号を入力信号に加えて、結果的に増幅器の出力に歪み成分が含まれないようにするものである。このプレディストーション処理を行うように回路構成を組むことで、歪みのない電力増幅が行える効果を有する。
【０００５】
【発明が解決しようとする課題】
ところが、プレディストーション処理を行うようにすると、歪み補正信号を生成させるための複雑な演算処理（振幅計算、逆正接関数処理など）が常時必要であり、その演算処理のために消費電力を増大させてしまう問題がある。この増幅器が組み込まれる通信装置として、例えば電源としてバッテリを使用した携帯電話端末の場合には、バッテリの持続時間の長時間化が重要であり、消費電力の増加は好ましくない。また、プレディストーション処理は、基本的に大振幅時に出力が歪むのを補正する処理であり、小信号入力時には、一定のバイアス電圧動作時において、必ずしも電力増幅器の効率の改善にはなっていない。
【０００６】
本発明はこのような状況に鑑みてなされたものであり、通信装置などが備える電力増幅器の効率を効果的に改善出来るようにすることにある。
【０００９】
【課題を解決するための手段】
本発明は、入力信号を検波する検波手段と、検波手段の検波出力レベルが所定のしきい値を越えるか否か判定する判定手段と、判定手段でしきい値を越えたと判定したとき入力信号の歪補償を、振幅歪の補償を行う振幅歪補償手段と、位相歪の補償を行う位相歪補償手段とで行う歪補償手段と、歪補償手段の出力を電力増幅する増幅素子と、判定手段でしきい値を越えてないと判定したとき検波手段の検波出力を所定の時定数のローパスフィルタで平均化して得た平均レベルに基づいて増幅素子のゲート電圧のバイアス電圧を複数段階に可変設定させ、ドレイン電圧を一定に制御する制御手段とを備えたものである。
【００１０】
かかる本発明によると、入力信号の最大レベルが所定のしきい値を越えてない場合には、入力信号の平均レベルに基づいて増幅器を構成する増幅素子のゲート電圧のバイアス電圧が複数段階に可変設定され、そのときの入力レベルに適したバイアス電圧による効率の良い増幅が可能になる。また、そのバイアス電圧の可変設定で対処できない入力レベルになって、入力信号の最大レベルが所定のしきい値を越えたことを検出したときには、歪補償手段での歪補償処理が行われ、入力レベルが大レベルのときの歪みも無くすことができる。
【００１１】
【発明の実施の形態】
以下、図１〜図６を参照して、本発明の第１の実施の形態の増幅回路について説明する。
【００１２】
図１は、本例の増幅回路の全体構成を示す図である。本例の増幅回路は、携帯電話端末などの通信装置の送信系回路が備える高周波信号の電力増幅回路としてある。入力端子１１に得られる入力信号は、カプラ１２に供給して、入力信号に比例してレベルが変化する分岐信号を得る。例えば、入力信号から１０ｄＢ程度下がったレベルの分岐信号を得る。カプラ１２を通過した入力信号は、増幅器２０に供給し、この増幅器２０が備える増幅素子で増幅させる処理を行い、その増幅された信号を出力信号として出力端子１３に供給する。増幅器２０の詳細構成については後述するが、増幅素子のバイアス電圧が可変設定できる構成としてある。
【００１３】
カプラ１２で得られた分岐信号は検波器１４に供給し、エンベロープ検波を行い、検波信号Ｖenv を得る。この検波信号Ｖenv は、ローパスフィルタ１５に供給して平均化処理を行い、平均化信号Ｖavを得る。ローパスフィルタ１５は、例えば抵抗器，コンデンサなどの素子で構成され、これらの素子の値の選定で平均化される時定数が選定される。
【００１４】
ローパスフィルタ１５が出力する平均化信号Ｖavは、制御ルックアップテーブル部３０に供給する。制御ルックアップテーブル部３０では、供給される平均化信号Ｖavに対応した増幅素子のバイアス電圧の値を判定する。そして、制御ルックアップテーブル部３０で判定されたバイアス電圧値を、増幅器２０内の増幅素子のバイアス電圧として設定させる。本例の場合には、増幅器２０内の増幅素子として電界効果トランジスタ（ＦＥＴ）を使用し、ゲート電圧Ｖggを可変設定させるようにしてある。
【００１５】
図２は、制御ルックアップテーブル部３０の構成例を示した図で、ローパスフィルタ１５から供給される平均化信号Ｖavを、アナログ／デジタルコンバータ３１に供給して、デジタルデータ化する。このデジタルデータ化された平均レベルデータは、ルックアップテーブルを構成するＲＯＭ３２に供給する。ＲＯＭ３２は、例えば図３に示すように、平均化信号Ｖavの値と、バイアス電圧であるゲート電圧Ｖggの値との対応が予め記憶させてあるメモリであり、平均化信号Ｖavのデータを記憶することで、対応したバイアス電圧Ｖggのデータが読出される構成としてある。ＲＯＭ３２から読出されたバイアス電圧Ｖggのデータは、図２に示すように、デジタル／アナログコンバータ３３に供給してアナログ電圧信号（バイアス電圧信号Ｖgg）とし、このバイアス電圧信号Ｖggを増幅器２０内の増幅素子のゲートにバイアス電圧として印加させる。
【００１６】
平均化信号Ｖavの値とゲート電圧Ｖggの値との対応としては、本例の場合には、平均化信号Ｖavのレベルが低いとき、低いゲート電圧Ｖggを設定させ、平均化信号Ｖavのレベルが高いとき、高いゲート電圧Ｖggを設定させるように可変設定させるようにしてある。
【００１７】
図４は、増幅器２０の構成例を示した図である。入力端子２１には、カプラ１２を通過した入力信号ＰINが供給される。この入力端子２１を、コンデンサＣ1 を介して増幅素子である電界効果トランジスタ２２のゲートに接続する。このトランジスタ２２のゲートには、ゲート電圧ＶggがコイルＬ1 を介して供給される。トランジスタ２２のソースは接地させてあり、ドレインはコンデンサＣ2 を介して出力端子２３に接続してある。ドレインには、ドレイン電圧ＶddがコイルＬ2 を介して供給される。
【００１８】
このように構成される増幅器２０の入力端子２１に得られる入力信号ＰINが、トランジスタ２２で増幅されて、出力端子２３に増幅された出力信号ＰO が得られるようになる。そして本例の場合には、トランジスタ２２のゲートのバイアス電圧Ｖggが、上述した制御ルックアップテーブル部３０の出力で設定される。なお本例の場合にはトランジスタ２２のドレイン電圧Ｖddは一定値としてある。
【００１９】
次に、本例の増幅回路の動作を、図５，図６の特性図を参照して説明する。本例のような電界効果トランジスタを使用した電力増幅器の電力付加効率（Power Added Effciency:ＰＡＥ）は、次式で定義される。
【００２０】
【数１】
ＰＡＥ＝〔（Ｐout −Ｐin）×１００〕／Ｐdc（％）
但し、Ｐout は増幅器の出力信号、Ｐinは増幅器の入力信号である。また、Ｐdc＝Ｉdd *Ｖddであり、Ｉddは増幅素子のドレイン電流、Ｖddは増幅素子のドレイン電圧である。
【００２１】
増幅素子の動作点（バイアス点）は、ドレイン電圧Ｖddとゲート電圧Ｖggを操作することにより、負荷直線を設定することにより決定される。本例の場合には、ゲート電圧Ｖggを可変設定するようにしたものである。
【００２２】
動作点を決定するには、図５，図６に示す静特性の図を用いる。図５は縦軸をドレイン電流Ｉd とし、横軸をゲート電圧Ｖg としたときの負荷曲線を示したものである。図６は縦軸をドレイン電流Ｉd とし、横軸をドレイン電圧Ｖd として負荷直線を示してあり、ゲートのバイアス電圧Ｖggの変化による特性曲線を同時に示してある。
【００２３】
図５に示すように、ゲート電圧Ｖg のスイングはドレイン電流Ｉd のスイングとなることが判る。また図６に示すように、ドレイン電流Ｉd のスイングは、トランジスタの出力インピーダンスＺ0 を通してドレイン電圧Ｖd のスイングを伴って出力信号out として出力される。
【００２４】
図６では、ゲートのバイアス電圧Ｖggを０Ｖ、−０．０５Ｖ、−０．１Ｖ、−０．２Ｖ、−０．２５Ｖの５段階に変化させた例を示してある。例えばバイアス電圧Ｖgg＝−０．２Ｖを設定したときの動作点Ａでは、入力信号のレベルが低い場合（１点鎖線で示した波形例）でも、高い場合（実線で示した波形例）でも、出力信号の波形は歪まない。これに対して、例えばバイアス電圧Ｖgg＝−０．２５Ｖを設定したときの動作点Ｂでは、入力信号のレベルが低いときの出力波形（１点鎖線で示した波形例）は歪まないが、入力信号のレベルが高いときの出力波形（実線で示した波形例）は、電圧Ｖddを越えた部分がクリップしてしまい歪んだものになってしまう。
【００２５】
バイアス電圧Ｖggが低いとき（例えば図６の動作点Ｂ）は、図５に示すように、ドレイン電流Ｉd が減少する。ここで、〔数１〕式に示したＰdc＝Ｉdd *Ｖddであるので、〔数１〕式による電力増幅器の電力付加効率ＰＡＥが向上していることが判る。ところが、このように高い入力電力の信号は歪んでしまい、このように歪んだ信号を扱うことはできない。バイアス電圧Ｖggを高くすると（例えば図６の動作点Ａ）、入力電力が高くても歪まずに出力させることができるが、電力付加効率ＰＡＥが減少する。
【００２６】
ここで本例の場合には、入力電力が低いときには低いバイアス電圧Ｖggを設定し、入力電力が高いときには高いバイアス電圧Ｖggを設定するようにしたので、出力波形を歪ませない範囲で、そのときの入力電力で最も高い電力付加効率ＰＡＥとなるように設定できる。このように、出力波形を歪ませないようにした上で常時最も高い電力付加効率ＰＡＥとなるように設定することができることで、結果的に効率の良い増幅が行えるようになる。本例の場合には、入力電力（入力レベル）の平均値を検出して、その平均レベルに応じて増幅素子のバイアス電圧を可変設定させるだけで良いので、プレディストーション処理などで増幅効率を改善させる場合のような複雑な演算処理構成が必要なく、非常に簡単な構成で実現できる効果を有する。
【００２７】
次に、図７を参照して、本発明の第２の実施の形態の増幅回路について説明する。
【００２８】
本実施の形態においても、第１の実施の形態と同様に、携帯電話端末などの通信装置の送信系回路が備える高周波信号の電力増幅回路としたものである。本例の場合には、第１の実施の形態で説明した増幅素子のバイアス電圧の制御処理と、歪補償処理とを組み合わせた例としたものである。
【００２９】
図７は、本例の増幅回路の全体構成を示す図である。本例の増幅回路は、入力端子５１に得られる入力信号は、歪補償回路部６０内のカプラ６１に供給して、入力信号に比例してレベルが変化する分岐信号を得る。例えば、入力信号から１０ｄＢ程度下がったレベルの分岐信号を得る。カプラ６１を通過した入力信号は、可変利得部６２及び移相器６３を介して、増幅器５２に供給し、この増幅器５２が備える増幅素子で増幅させる処理を行い、その増幅された信号を出力信号として出力端子５３に供給する。本例の増幅器５２は、増幅素子のバイアス電圧が可変設定できる構成としてある。この増幅器５２の詳細な構成は、例えば第１の実施の形態で図４に示した構成と同一の構成とする。
【００３０】
歪補償回路部６０内のカプラ６１で得られた分岐信号は検波器６４に供給し、エンベロープ検波を行い、検波信号を得る。この検波信号は、コンパレータ５４に供給し、予め設定されたしきい値と検波信号の最大レベルとを比較し、検波信号の最大レベルがしきい値を越えたとき、そのときの検波信号を歪補償回路部６０内の振幅補償計算部６５及び位相補償ルックアップテーブル部６６に供給する。
【００３１】
振幅補償計算部６５では、供給される検波信号のレベルに応じて発生する振幅歪の補償量を計算する。位相補償ルックアップテーブル部６６では、供給される検波信号のレベルに対応した位相の補償量を、メモリで構成されるルックアップテーブルを参照して得る。そして、振幅補償計算部６５で計算された振幅歪の補償量に相当する利得を可変利得部６２に設定して、振幅歪を補償させる。また、位相補償ルックアップテーブル部６６で得られた位相歪の補償量だけ、移相器６３で信号位相を偏移させ、位相歪を補償させる。
【００３２】
そして、コンパレータ５４での比較で、検波信号の最大レベルがしきい値を越えてないとき、そのときの検波信号をローパスフィルタ５５に供給して平均化処理を行い、平均化信号を得る。ローパスフィルタ５５は、例えば抵抗器，コンデンサなどの素子で構成され、これらの素子の値の選定で平均化される時定数が選定される。
【００３３】
ローパスフィルタ５５が出力する平均化信号は、制御ルックアップテーブル部５６に供給し、平均化信号に対応した増幅素子のバイアス電圧の値を判定する。そして、制御ルックアップテーブル部５６で判定されたバイアス電圧値を、増幅器５２内の増幅素子のバイアス電圧として設定させる。本例の場合には、増幅器５２内の増幅素子として例えば電界効果トランジスタ（ＦＥＴ）を使用し、ゲート電圧Ｖggを可変設定させる。ゲート電圧の可変設定処理としては、第１の実施の形態で説明したように、入力電力が低いときには低いバイアス電圧Ｖggを設定し、入力電力が高いときには高いバイアス電圧Ｖggを設定し、そのときの入力電力で最も高い電力付加効率となるようにする。また、コンパレータ５４での比較で、検波信号の最大レベルがしきい値を越えたことが検出されたときには、バイアス電圧Ｖggを高い値に固定させる。制御ルックアップテーブル部５６の構成についても、例えば第１の実施の形態で図２に示した構成が適用できる。
【００３４】
このように構成したことで、増幅器が備える増幅素子のバイアス電圧の可変処理で対処できるレベルの信号が入力したときには、バイアス電圧を可変設定し、バイアス電圧の可変だけで対処できない程度の大レベルの信号が入力したときには、歪補償回路部６０で振幅歪補償及び位相歪補償が行われ、入力信号レベルの大小に係わらず良好な増幅が行える。即ち、入力レベルが歪補償をする必要がない場合には、歪補償回路部６０を作動させる必要がなく、バイアス電圧を制御するだけの簡単な処理で、効率の良い増幅が行える。そして、増幅素子で歪が発生するような大振幅波形の増幅が必要なときには、バイアス電圧が高い値に固定設定された上で、歪補償処理が行われ、歪の少ない大振幅の出力信号が良好に得られるようになる。
【００３５】
なお、このように歪補償回路部での振幅歪補償処理及び位相歪補償処理については、従来から知られている各種歪補償処理が適用できる。また、ここでは振幅歪補償処理と位相歪補償処理の双方を行うようにしたが、いずれか一方の歪補償処理だけを行うようにしても良い。
【００３６】
なお、上述した第１及び第２の実施の形態では、携帯電話端末などの通信装置の送信回路が備える高周波増幅回路に適用した例としたが、その他の装置が備える高周波信号を増幅する増幅回路にも適用できることは勿論である。また、図６などで説明したバイアス電圧の値については、一例を示したものであり、この値に限定されるものではない。
【００３７】
また、上述した第１及び第２の実施の形態では、増幅回路が備える増幅素子として電界効果トランジスタを使用したが、その他の増幅素子を使用しても良い。また、制御されるバイアス電圧として、ゲート電圧としたが、その他のバイアス電圧を制御するようにしても良い。
【００３８】
また、上述した第１及び第２の実施の形態では、入力信号の平均レベルに基づいてバイアス電圧を生成させる制御手段として、メモリを使用したルックアップテーブルを使用したが、演算処理などでバイアス電圧を生成させるようにしても良い。
【００４３】
【発明の効果】
本発明によると、入力信号の最大レベルが所定のしきい値を越えてない場合には、入力信号の平均レベルに基づいて増幅器を構成する増幅素子のバイアス電圧が可変設定され、そのときの入力レベルに適したバイアス電圧による効率の良い増幅が可能になる。また、そのバイアス電圧の可変設定で対処できない入力レベルになって、入力信号の最大レベルが所定のしきい値を越えたことを検出したときには、歪補償手段での歪補償処理が行われ、入力レベルが大レベルのときの歪みも無くすことができる。従って、増幅素子で歪みなく増幅できる入力レベルの場合には、増幅素子の能力を生かした効率の良い増幅が行われ、歪みが発生するような状況の場合になったとき、その歪みの補正についても行うことができる。
【００４４】
この場合に、歪補償手段は、振幅歪の補償を行う手段と、位相歪の補償を行う手段で構成したことで、振幅歪と位相歪の双方を補償した良好な歪補償が行える。
【００４５】
また、制御手段は、増幅素子のゲート電圧を複数段階に可変設定させることで、ゲート電圧の制御で効率の良い良好な増幅が行える。
【００４６】
さらに、平均化手段は、ローパスフィルタで構成したことで、ローパスフィルタを構成する素子の抵抗値などの値の選定で時定数を適正に設定でき、簡単に所望の特性の平均化手段が得られるようになる。
【００４７】
さらにまた、制御手段は、平均レベルの値とバイアス電圧との対応を記憶したメモリを備えたことで、メモリによるテーブルの参照で、簡単に適正なバイアス電圧を設定できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による増幅回路の全体構成の例を示す構成図である。
【図２】本発明の第１の実施の形態による制御ルックアップテーブルの例を示す構成図である。
【図３】本発明の第１の実施の形態によるＲＯＭの例を示す説明図である。
【図４】本発明の第１の実施の形態による電力増幅器の例を示す回路図である。
【図５】本発明の第１の実施の形態による増幅特性（電流−電圧特性）の説明に供する特性図である。
【図６】本発明の第１の実施の形態による増幅特性（バイアス電圧の変化特性）の説明に供する特性図である。
【図７】本発明の第２の実施の形態による増幅回路の全体構成の例を示す構成図である。
【符号の説明】
１１…入力端子、１２…カプラ、１３…出力端子、１４…検波器、１５…ローパスフィルタ（ＬＰＦ）、２０…増幅器、２１…入力端子、２２…増幅素子、２３…出力端子、３０…制御ルックアップテーブル、３１…アナログ／デジタル変換器、３２…ＲＯＭ、３３…デジタル／アナログ変換器、５１…入力端子、５２…増幅器、５３…出力端子、５４…コンパレータ、５５…ローパスフィルタ、５６…制御ルックアップテーブル、６０…歪補償回路部、６１…カプラ、６２…可変利得部、６３…移相器、６４…検波器、６５…振幅補償計算部、６６…位相補償ルックアップテーブル部
【図１】
0004691785.tif 000002
【図２】
0004691785.tif 000003
【図３】
0004691785.tif 000004
【図４】
0004691785.tif 000005
【図５】
0004691785.tif 000006
【図６】
0004691785.tif 000007
【図７】
0004691785.tif 000008