(57)【特許請求の範囲】
【請求項１】
トランスと、
一端が、入力電圧の印加される入力端子に接続され、他端が、前記トランスの１次側コイルの第１端子に接続された第１ハイサイドトランジスタと、
一端が、電位の固定された電位固定端子に接続され、他端が、前記１次側コイルの第１端子に接続された第１ローサイドトランジスタと、
一端が、前記入力端子に接続され、他端が、前記１次側コイルの第２端子に接続された第２ハイサイドトランジスタと、
一端が、前記電位固定端子に接続され、他端が、前記１次側コイルの第２端子に接続された第２ローサイドトランジスタと、
前記トランスの２次側コイルの電流を電圧に変換し、検出電圧として出力する電流電圧変換部と、
三角波信号を生成する三角波信号生成部と、
前記検出電圧と、所定の基準電圧との誤差に応じた誤差電圧を出力する誤差増幅器と、
前記誤差増幅器から出力される前記誤差電圧および前記三角波信号生成部により生成される前記三角波信号にもとづき、前記第１、第２ハイサイドトランジスタおよび前記第１、第２ローサイドトランジスタのオンオフを制御する論理制御部と、を備え、
前記論理制御部は、
前記三角波信号がボトムエッジから前記誤差電圧に達するまでの第１期間に、前記第１ハイサイドトランジスタおよび前記第２ローサイドトランジスタをオンし、残りのトランジスタをオフし、
次に前記三角波信号がピークエッジに達するまでの第２期間に、前記第１ハイサイドトランジスタをオン、残りのトランジスタをオフし、
次に前記三角波信号がボトムエッジに達するまでの第３期間に、前記第２ハイサイドトランジスタをオン、残りのトランジスタをオフし、
次に前記三角波信号が再度前記誤差電圧に達するまでの第４期間に、前記第１ローサイドトランジスタおよび前記第２ハイサイドトランジスタをオン、残りのトランジスタをオフし、
次に前記三角波信号が再度ピークエッジに達するまでの第５期間に、前記第２ハイサイドトランジスタをオン、残りのトランジスタをオフし、
次に前記三角波信号が再度ボトムエッジに達するまでの第６期間に、前記第１ハイサイドトランジスタをオン、残りのトランジスタをオフし、
続いて前記第１期間に戻るよう構成され、
前記三角波信号生成部と、前記誤差増幅器と、前記論理制御部と、は１つの半導体基板上に一体集積化され、
前記第１、第２ハイサイドトランジスタおよび前記第１、第２ローサイドトランジスタは、前記半導体基板とは別に構成されることを特徴とするインバータ。
【請求項２】
前記三角波信号生成部は、前記三角波信号に加えて、前記三角波信号のピークおよびボトムでレベルが遷移する周期信号を生成し、
前記論理制御部は、
前記誤差電圧と前記三角波信号を比較し、比較結果を示すパルス幅変調信号を生成するコンパレータを含み、
前記周期信号の一方のエッジを契機として前記第１期間に遷移し、
前記パルス幅変調信号の一方のエッジを契機として前記第２期間に遷移し、
前記周期信号の他方のエッジを契機として前記第３期間に遷移し、
前記周期信号の次の前記一方のエッジを契機として前記第４期間に遷移し、
前記パルス幅変調信号の前記一方のエッジを契機として前記第５期間に遷移し、
前記周期信号の次の前記他方のエッジを契機として前記第６期間に遷移し、
前記第１から前記第６期間の遷移を順に繰り返すことを特徴とする請求項１に記載のインバータ。
【請求項３】
前記三角波信号生成部は、
一端の電位が固定されたキャパシタと、
前記キャパシタの電圧を、最大電圧と比較する第１コンパレータと、
前記キャパシタの電圧を、最小電圧と比較する第２コンパレータと、
前記第１コンパレータ、前記第２コンパレータそれぞれの出力が入力され、前記キャパシタの電圧が前記最大電圧を超えると、その出力信号が第１レベルに遷移し、前記キャパシタの電圧が前記最小電圧を下回ると、その出力信号が第２レベルに遷移するＲＳフリップフロップと、
前記ＲＳフリップフロップの出力信号が前記第２レベルのときオン状態となり、前記キャパシタを充電する第１定電流源と、
前記ＲＳフリップフロップの出力信号が前記第１レベルのときオン状態となり、前記キャパシタを放電する第２定電流源と、
を含み、
前記キャパシタの電圧を、前記三角波信号として出力するとともに、前記ＲＳフリップフロップの出力信号を、前記周期信号として出力することを特徴とする請求項２に記載のインバータ。
【請求項４】
前記三角波信号のボトムエッジからピークエッジまでの遷移時間を、ピークエッジからボトムエッジまでの遷移時間の２倍から１００倍の範囲に設定したことを特徴とする請求項１から３のいずれかに記載のインバータ。
【請求項５】
前記論理制御部は、前記ピークエッジと前記ボトムエッジを反転して、前記第１、第２ハイサイドトランジスタおよび前記第１、第２ローサイドトランジスタのオンオフを制御することを特徴とする請求項１から４のいずれかに記載のインバータ。
【請求項６】
前記第１、第２ハイサイドトランジスタ、前記第１、第２ローサイドトランジスタをＭＯＳＦＥＴで構成したことを特徴とする請求項１から５のいずれかに記載のインバータ。
【請求項７】
蛍光ランプと、
前記蛍光ランプに駆動電圧を供給する請求項１から６のいずれかに記載のインバータと、
を備えることを特徴とする発光装置。
【請求項８】
前記インバータは２つであって、前記蛍光ランプの両端にそれぞれ設けられ、互いに逆相となる駆動電圧を供給することを特徴とする請求項７に記載の発光装置。
【請求項９】
前記蛍光ランプは、冷陰極管蛍光ランプであることを特徴とする請求項７または８に記載の発光装置。
【請求項１０】
前記蛍光ランプは、外部電極蛍光ランプであることを特徴とする請求項７または８に記載の発光装置。
【請求項１１】
液晶パネルと、
前記液晶パネルの背面に配置される複数の請求項７から１０のいずれかに記載の発光装置と、
を備えることを特徴とする液晶テレビ。
【請求項１２】
インバータの駆動方法であって、
トランスの２次側コイルの電流を電圧に変換して検出電圧に変換するステップと、
前記検出電圧と、所定の基準電圧との誤差に応じた誤差電圧を生成するステップと、
前記誤差電圧および三角波信号にもとづき、Ｈブリッジ回路を構成する第１、第２ハイサイドトランジスタおよび第１、第２ローサイドトランジスタのオンオフを制御する制御ステップと、
を備え、前記制御ステップにおいて、
前記三角波信号がボトムエッジから前記誤差電圧に達するまでの第１期間に、前記第１ハイサイドトランジスタおよび前記第２ローサイドトランジスタをオン、残りのトランジスタをオフし、
次に前記三角波信号がピークエッジに達するまでの第２期間に、前記第１ハイサイドトランジスタをオン、残りのトランジスタをオフし、
次に前記三角波信号がボトムエッジに達するまでの第３期間に、前記第２ハイサイドトランジスタをオン、残りのトランジスタをオフし、
次に前記三角波信号が再度前記誤差電圧に達するまでの第４期間に、前記第１ローサイドトランジスタおよび前記第２ハイサイドトランジスタをオン、残りのトランジスタをオフし、
次に前記三角波信号が再度ピークエッジに達するまでの第５期間に、前記第２ハイサイドトランジスタをオン、残りのトランジスタをオフし、
次に前記三角波信号が再度ボトムエッジに達するまでの第６期間に、前記第１ハイサイドトランジスタをオン、残りのトランジスタをオフする動作を繰り返し、
前記第１、第２ハイサイドトランジスタおよび前記第１、第２ローサイドトランジスタは、それらを駆動する制御回路に外付けされることを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、蛍光ランプなどに駆動電圧を供給するインバータに関し、特にインバータの駆動方式に関する。
【背景技術】
【０００２】
近年、ブラウン管テレビに代えて、薄型、大型化が可能な液晶テレビの普及が進んでいる。液晶テレビは、映像が表示される液晶パネルの背面に、冷陰極蛍光ランプ（Ｃｏｌｄ  Ｃａｔｈｏｄｅ  Ｆｌｕｏｒｅｓｃｅｎｔ  Ｌａｍｐ、以下ＣＣＦＬという）や、外部電極蛍光ランプ（Ｅｘｔｅｒｎａｌ  Ｅｌｅｃｔｒｏｄｅ  Ｆｌｕｏｒｅｓｃｅｎｔ  Ｌａｍｐ、以下、ＥＥＦＬという）を複数本配置し、バックライトとして発光させている。
【０００３】
ＣＣＦＬやＥＥＦＬの駆動には、たとえば１２Ｖ程度の直流電圧を昇圧して交流電圧として出力するインバータ（ＤＣ／ＡＣコンバータ）が用いられる。インバータは、ＣＣＦＬに流れる電流を電圧に変換して制御回路に帰還し、この帰還された電圧にもとづいてスイッチング素子のオンオフを制御している。たとえば、特許文献１には、こうしたインバータによるＣＣＦＬの駆動技術が開示される。
【０００４】
【特許文献１】特開２００３−３２３９９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
インバータによって昇圧された交流電圧を生成するためには、トランスの１次側コイルに間欠的にスイッチング電圧を与え、エネルギを蓄える必要がある。トランスの１次側コイルにスイッチング電圧を与えるために、４つのスイッチングトランジスタを、Ｈブリッジ回路あるいはフルブリッジ回路と呼ばれる構成に配置し、１次側コイルの両端にスイッチング電圧を与える手法がとられる場合がある。
【０００６】
こうしたＨブリッジ回路を用いてスイッチング電圧を生成する場合、各スイッチングトランジスタのオンオフのタイミングは、インバータの効率に大きな影響を及ぼす。また、Ｈブリッジ回路を構成するスイッチングトランジスタのうち、入力電圧と接地間に直列に接続された１対のトランジスタが、同時にオンすると貫通電流が流れてしまうため、デッドタイムを設けてスイッチング制御を行う必要がある。
【０００７】
本発明はこうした課題に鑑みてなされたものであり、その目的は、Ｈブリッジ回路を用いたインバータのスイッチングトランジスタのオンオフのタイミングを、柔軟に設定可能なインバータの提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様のインバータは、トランスと、一端が入力電圧の印加される入力端子に接続され、他端がトランスの１次側コイルの第１端子に接続された第１ハイサイドトランジスタと、一端が電位の固定された電位固定端子に接続され、他端が１次側コイルの第１端子に接続された第１ローサイドトランジスタと、一端が入力端子に接続され、他端が１次側コイルの第２端子に接続された第２ハイサイドトランジスタと、一端が電位固定端子に接続され、他端が１次側コイルの第２端子に接続された第２ローサイドトランジスタと、トランスの２次側コイルの電流を電圧に変換し、検出電圧として出力する電流電圧変換部と、三角波信号を生成する三角波信号生成部と、検出電圧と所定の基準電圧との誤差に応じた誤差電圧を出力する誤差増幅器と、誤差増幅器から出力される誤差電圧および三角波信号生成部により生成される三角波信号にもとづき、第１、第２ハイサイドトランジスタおよび第１、第２ローサイドトランジスタのオンオフを制御する論理制御部と、を備える。論理制御部は、三角波信号がボトムエッジから誤差電圧に達するまでの第１期間に、第１ハイサイドトランジスタおよび第２ローサイドトランジスタをオンし、次に三角波信号がピークエッジに達するまでの第２期間に、第１ハイサイドトランジスタをオンし、次に三角波信号がボトムエッジに達するまでの第３期間に、第２ハイサイドトランジスタをオンし、次に三角波信号が再度誤差電圧に達するまでの第４期間に、第１ローサイドトランジスタおよび第２ハイサイドトランジスタをオンし、次に三角波信号が再度ピークエッジに達するまでの第５期間に、第２ハイサイドトランジスタをオンし、次に三角波信号が再度ボトムエッジに達するまでの第６期間に、第１ハイサイドトランジスタをオンする。
【０００９】
この態様では、Ｈブリッジ回路を構成する第１、第２ハイサイドトランジスタおよび第１、第２ローサイドトランジスタを、トランスの２次側コイルに流れる電流をモニタし、三角波信号と比較することにより駆動する。その結果、三角波信号の形状を調節することにより、各トランジスタのオンオフのタイミングを調節することができる。
【００１０】
論理制御部は、第５期間において、三角波信号が誤差電圧に達してから、所定の第１オフ時間が経過するまでの期間、第１ハイサイドトランジスタをオフし、第１オフ時間経過後に、第１ハイサイドトランジスタをオンしてもよい。
【００１１】
第５期間に第１ハイサイドトランジスタをオフし続けると、電流が第１ハイサイドトランジスタのボディダイオード（寄生ダイオード）に流れるため、順方向電圧Ｖｆ分の電圧降下が発生し、電力損失が大きくなる。そこで、第５期間において、所定の第１オフ時間が経過した後に、第１ハイサイドトランジスタをオンすることにより、ボディダイオードに流れていた電流を、第１ハイサイドトランジスタに流すことにより電力損失を低減することができる。また、第１オフ時間を適切に設定することにより、第１ハイサイドトランジスタと第１ローサイドトランジスタが同時にオンして貫通電流が流れるのを防止することができる。
【００１２】
論理制御部は、第２期間において、三角波信号が誤差電圧に達してから、所定の第２オフ時間が経過するまでの期間、第２ハイサイドトランジスタをオフし、第２オフ時間経過後に、第２ハイサイドトランジスタをオンしてもよい。
【００１３】
第２期間においても、第２ハイサイドトランジスタをオフし続けると、ボディダイオードに電流が流れて電力損失が大きくなる。そこで、所定の第２オフ時間が経過した後に、第２ハイサイドトランジスタをオンに切り換えることにより、電力損失を低減することができる。また、第２オフ時間を適切に設定することにより、第２ハイサイドトランジスタと第２ローサイドトランジスタが同時にオンして貫通電流が流れるのを防止することができる。
【００１４】
三角波信号のボトムエッジからピークエッジまでの遷移時間を、ピークエッジからボトムエッジまでの遷移時間の２倍から１００倍の範囲に、より好ましくは５倍から１５倍の範囲に設定してもよい。この場合、１次側コイルの通電時間および非通電時間に対する、デッドタイムの割合を好適に設定することができる。
【００１５】
論理制御部は、ピークエッジとボトムエッジを反転して、第１、第２ハイサイドトランジスタおよび第１、第２ローサイドトランジスタのオンオフを制御してもよい。また、第１、第２ハイサイドトランジスタ、第１、第２ローサイドトランジスタをＭＯＳＦＥＴで構成してもよい。
【００１６】
三角波信号生成部と、誤差増幅器と、論理制御部と、を１つの半導体基板上に一体集積化してもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。これらの回路素子を１つのＬＳＩとして集積化することにより、回路面積を削減することができる。
【００１７】
本発明の別の態様は、発光装置である。この発光装置は、蛍光ランプと、蛍光ランプに駆動電圧を供給する上述のインバータと、を備える。インバータは２つであって、蛍光ランプの両端にそれぞれ設けられ、互いに逆相となる駆動電圧を供給してもよい。また、蛍光ランプは、冷陰極管蛍光ランプであってもよく、外部電極蛍光ランプであってもよい。
【００１８】
この態様によると、インバータの効率とともに、蛍光ランプの発光効率を調節することができるため、装置全体の効率を改善することができる。
【００１９】
本発明のさらに別の態様は、液晶テレビである。この液晶テレビは、液晶パネルと、液晶パネルの背面に配置される複数の上述の発光装置と、を備える。
【００２０】
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明に係るインバータによれば、Ｈブリッジ回路を用いたインバータのスイッチングトランジスタのオンオフのタイミングを、柔軟に設定することができる。
【発明を実施するための最良の形態】
【００２２】
図１は、本発明の実施の形態に係る発光装置２００の構成を示す回路図である。図２は、図１の発光装置２００が搭載される液晶テレビ３００の構成を示すブロック図である。液晶テレビ３００は、アンテナ３１０と接続される。アンテナ３１０は、放送波を受信して受信部３０４に受信信号を出力する。受信部３０４は、受信信号を検波、増幅して、信号処理部３０６へと出力する。信号処理部３０６は、変調されたデータを復調して得られる画像データを液晶ドライバ３０８に出力する。液晶ドライバ３０８は、画像データを走査線ごとに液晶パネル３０２へと出力し、映像、画像を表示する。液晶パネル３０２の背面には、バックライトとして複数の発光装置２００が配置されている。本実施の形態に係る発光装置２００は、このような液晶パネル３０２のバックライトとして好適に用いることができる。以下、図１に戻り、発光装置２００の構成および動作について詳細に説明する。
【００２３】
本実施の形態に係る発光装置２００は、ＥＥＦＬ２１０、第１インバータ１００ａ、第２インバータ１００ｂを含む。ＥＥＦＬ２１０は、液晶パネル３０２の背面に配置される。第１インバータ１００ａ、第２インバータ１００ｂは、ＤＣ／ＡＣコンバータであり、直流電源から出力される入力電圧Ｖｉｎを交流電圧に変換して昇圧し、ＥＥＦＬ２１０の第１端子２１２、第２端子２１４に、それぞれ、第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２を供給する。第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２は、互いに逆相となる交流電圧である。
【００２４】
図１において、ＥＥＦＬ２１０は１つ示されているが、複数を並列に配置してもよい。以下、本実施の形態に係る第１インバータ１００ａ、第２インバータ１００ｂの構成について説明する。第１インバータ１００ａ、第２インバータ１００ｂは同様の構成となっているため、以下では、両者を区別せずに、インバータ１００と総称して説明を行う。
【００２５】
インバータ１００は、Ｈブリッジ回路１０、トランス１２、電流電圧変換部１４、制御回路２０、キャパシタＣ１０を含む。
【００２６】
Ｈブリッジ回路１０は、第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２の４つのパワートランジスタを含む。
【００２７】
第１ハイサイドトランジスタＭＨ１は、一端が、入力電圧の印加される入力端子１０２に接続され、他端が、トランス１２の１次側コイル１２ａの第１端子に接続される。第１ローサイドトランジスタＭＬ１は、一端が、電位の固定された接地端子に接続され、他端が１次側コイル１２ａの第１端子に接続される。第２ハイサイドトランジスタＭＨ２は、一端が、入力端子１０２に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイルの第２端子に接続される。第２ローサイドトランジスタＭＬ２は、一端が、接地端子に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイル１２ａの第２端子に接続される。
【００２８】
電流電圧変換部１４は、トランス１２の２次側コイル１２ｂと接地間に設けられる。電流電圧変換部１４は、２次側コイル１２ｂに流れる電流、すなわちＥＥＦＬ２１０に流れる電流を電圧に変換し、検出電圧Ｖｄｅｔ’として出力する。電流電圧変換部１４は、整流回路１６、フィルタ１８を含む。
【００２９】
整流回路１６は、第１ダイオードＤ１、第２ダイオードＤ２、抵抗Ｒ１を含む。第１ダイオードＤ１はアノードが接地され、カソードが２次側コイル１２ｂの一端に接続されている。第２ダイオードＤ２のアノードは、第１ダイオードＤ１のカソードと接続される。抵抗Ｒ１は、第２ダイオードＤ２のカソードと接地間に設けられる。２次側コイル１２ｂに流れる交流の電流は、第１ダイオードＤ１、第２ダイオードＤ２によって半波整流され、抵抗Ｒ１に流れる。抵抗Ｒ１には、２次側コイル１２ｂに流れる電流に比例した電圧降下が発生する。整流回路１６は、抵抗Ｒ１で発生した電圧降下を、検出電圧Ｖｄｅｔとして出力する。
【００３０】
フィルタ１８は、抵抗Ｒ２、キャパシタＣ１を含むローパスフィルタである。フィルタ１８は、検出電圧Ｖｄｅｔの高周波成分を除去した検出電圧Ｖｄｅｔ’を、制御回路２０に帰還する。
【００３１】
制御回路２０は、帰還された検出電圧Ｖｄｅｔ’にもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。Ｈブリッジ回路１０の制御によって、トランス１２の１次側コイル１２ａに、スイッチング電圧が供給される。その結果、トランス１２でエネルギ変換が行われ、２次側コイル１２ｂに接続されたＥＥＦＬ２１０には、第１駆動電圧Ｖｄｒｖ１が供給される。
【００３２】
以下、制御回路２０の構成について説明する。図３は、本実施の形態に係る制御回路２０の構成を示す回路図である。制御回路２０は、誤差増幅器２２、ＰＷＭコンパレータ２４、三角波信号生成部３０、論理制御部４０を含み、１つの半導体基板上に一体集積化された機能ＩＣである。
【００３３】
誤差増幅器２２の非反転入力端子には、電流電圧変換部１４から帰還された検出電圧Ｖｄｅｔ’が入力され、反転入力端子には、所定の基準電圧Ｖｒｅｆが入力される。基準電圧Ｖｒｅｆは、ＥＥＦＬ２１０の発光輝度に応じて決定される。誤差増幅器２２は、検出電圧Ｖｄｅｔ’と、基準電圧Ｖｒｅｆとの誤差に応じた誤差電圧Ｖｅｒｒを出力する。
【００３４】
三角波信号生成部３０は所定の周波数の三角波状の三角波信号Ｖｏｓｃを生成する。図４は、三角波信号生成部３０の構成例を示す回路図である。三角波信号生成部３０は、第１コンパレータ３２、第２コンパレータ３４、ＲＳフリップフロップ３６、第１定電流源３８ａ、第２定電流源３８ｂ、キャパシタＣ２を含む。
【００３５】
この三角波信号生成部３０は、一般的な構成であるので、構成および動作については簡単に説明するにとどめる。第１定電流源３８ａは、一端が接地されたキャパシタＣ２を充電するための電流源であり、第２定電流源３８ｂは、キャパシタＣ２を放電するための電流源である。キャパシタＣ２に現れる電圧が、三角波信号Ｖｏｓｃとして出力される。
【００３６】
第１コンパレータ３２は、三角波信号Ｖｏｓｃの電位を、出力すべき三角波信号のピーク値を設定する最大電圧Ｖｍａｘと比較する。第１コンパレータ３２は、Ｖｏｓｃ＞Ｖｍａｘとなるとハイレベルを出力する。また、第２コンパレータ３４は、三角波信号Ｖｏｓｃの電位を、出力すべき三角波信号のボトム値を設定する最小電圧Ｖｍｉｎと比較する。第２コンパレータ３４は、Ｖｏｓｃ＜Ｖｍｉｎとなるとハイレベルを出力する。
【００３７】
第１コンパレータ３２、第２コンパレータ３４の出力信号は、それぞれＲＳフリップフロップ３６のセット端子、リセット端子に入力される。ＲＳフリップフロップ３６の出力信号Ｖｑは、第１定電流源３８ａに出力され、反転出力信号＊Ｖｑは、第２定電流源３８ｂへと出力される。第１定電流源３８ａは、出力信号Ｖｑがハイレベルのときオンし、定電流Ｉｃ１によりキャパシタＣ２を充電する。また、第２定電流源３８ｂは、反転出力信号＊Ｖｑがハイレベルのときにオンし、定電流Ｉｃ２によりキャパシタＣ２を放電する。
【００３８】
以上のように構成された三角波信号生成部３０からは、ピーク電圧がＶｍａｘ、ボトム電圧がＶｍｉｎに設定された三角波信号Ｖｏｓｃが出力される。また、ＲＳフリップフロップ３６の出力信号Ｖｑが、周期信号として論理制御部４０へと出力される。なお、三角波信号生成部３０は、ヒステリシスコンパレータを用いて構成してもよい。
【００３９】
図３に戻る。ＰＷＭコンパレータ２４は、誤差増幅器２２から出力される誤差電圧Ｖｅｒｒと、三角波信号生成部３０から出力される三角波信号Ｖｏｓｃと、を比較し、Ｖｅｒｒ＜Ｖｏｓｃのときハイレベル、Ｖｅｒｒ＞Ｖｏｓｃのときローレベルとなるパルス幅変調信号（以下、ＰＷＭ信号という）Ｖｐｗｍを生成する。このＰＷＭ信号Ｖｐｗｍは、三角波信号Ｖｏｓｃ、周期信号Ｖｑとともに、論理制御部４０に入力される。
【００４０】
論理制御部４０は、ＰＷＭ信号Ｖｐｗｍ、三角波信号Ｖｏｓｃ、周期信号Ｖｑにもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。以下、論理制御部４０について説明する。
【００４１】
論理制御部４０は、三角波信号生成部３０から出力される三角波信号Ｖｏｓｃの２周期を１サイクルとしてＨブリッジ回路１０を制御する。より具体的には、三角波信号Ｖｏｓｃの２周期を、第１から第６の６つの期間に分割し、スイッチング制御を行う。図５（ａ）〜（ｈ）は、インバータ１００の動作状態を示すタイムチャートである。図５（ａ）は、誤差電圧Ｖｅｒｒおよび三角波信号Ｖｏｓｃを、同図（ｂ）は、ＰＷＭ信号Ｖｐｗｍを、同図（ｃ）は、周期信号Ｖｑを、同図（ｄ）〜（ｇ）はそれぞれ、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２の状態を、同図（ｈ）は、トランス１２の１次側コイル１２ａの第１端子の電位Ｖｓｗを示す。同図（ｄ）〜（ｇ）において、ハイレベルがトランジスタがオンの状態を、ローレベルがトランジスタがオフの状態を示す。また、同図において、縦軸および横軸は説明を簡潔にするために適宜拡大、縮小されている。
【００４２】
はじめに、第１期間φ１から第６期間φ６の分割について説明する。論理制御部４０は、三角波信号Ｖｏｓｃがそのボトムエッジから誤差電圧Ｖｅｒｒに達するまでの期間を第１期間φ１とする。次に三角波信号Ｖｏｓｃがピークエッジに達するまでの期間を第２期間φ２とする。次に三角波信号Ｖｏｓｃがボトムエッジに達するまでの期間を第３期間φ３とする。次に三角波信号Ｖｏｓｃが再度誤差電圧Ｖｅｒｒに達するまでの期間を第４期間φ４とする。次に三角波信号Ｖｏｓｃが再度ピークエッジに達するまでの期間を第５期間φ５とする。次に三角波信号Ｖｏｓｃが再度ボトムエッジに達するまでの期間を第６期間φ６とする。この分割は、ＰＷＭ信号Ｖｐｗｍおよび周期信号Ｖｑにもとづいて、一般的な論理回路を用いて構成することができる。
【００４３】
次に、第１期間φ１から第６期間φ６におけるＨブリッジ回路１０のトランジスタのオンオフ状態について説明する。
論理制御部４０は、第１期間φ１において、第１ハイサイドトランジスタＭＨ１および第２ローサイドトランジスタＭＬ２をオンし、その他のトランジスタをオフする。続く第２期間φ２において、第１ハイサイドトランジスタＭＨ１をオンし、その他のトランジスタをオフする。続く第３期間φ３において、第２ハイサイドトランジスタＭＨ２をオンし、その他のトランジスタをオフする。続く第４期間φ４において、第１ローサイドトランジスタＭＬ１および第２ハイサイドトランジスタＭＨ２をオンし、その他のトランジスタをオフする。続く第５期間φ５において、第２ハイサイドトランジスタＭＨ２をオンし、その他のトランジスタをオフする。続く第６期間φ６において、第１ハイサイドトランジスタＭＨ１をオンし、その他のトランジスタをオフする。その後、第１期間φ１へと戻る。
【００４４】
以上のように構成された本実施の形態に係るインバータ１００の動作を説明する。図６（ａ）から（ｆ）は、本実施の形態に係るインバータ１００のＨブリッジ回路１０の電流の流れを示す回路図である。図６（ａ）から（ｆ）は、それぞれ、第１期間φ１〜第６期間φ６の各トランジスタのオンオフ状態およびコイル電流Ｉｓｗの状態を示している。
【００４５】
図６（ａ）に示すように、第１期間φ１では、第１ハイサイドトランジスタＭＨ１、第２ローサイドトランジスタＭＬ２がオンとなる。その結果、コイル電流Ｉｓｗは、第１ハイサイドトランジスタＭＨ１、１次側コイル１２ａ、第２ローサイドトランジスタＭＬ２の経路に流れる。このときのスイッチング電圧Ｖｓｗは、入力電圧Ｖｉｎにほぼ等しい電圧となる。第１期間φ１に、コイル電流Ｉｓｗは徐々に大きくなっていく。
【００４６】
続く第２期間φ２では、図６（ｂ）に示すように、第２ローサイドトランジスタＭＬ２がオフされ、第１ハイサイドトランジスタＭＨ１のみがオンとなる。その結果、１次側コイル１２ａに蓄えられたエネルギによって、第２ハイサイドトランジスタＭＨ２のボディダイオードに回生電流が流れる。この間、スイッチング電圧Ｖｓｗは、入力電圧にほぼ等しい電圧を維持する。
【００４７】
次に、第３期間φ３では、図６（ｃ）に示すように、第２ハイサイドトランジスタＭＨ２がオンに切り換えられ、第１ハイサイドトランジスタＭＨ１がオフされる。このとき、第２期間φ２において第１ハイサイドトランジスタＭＨ１から供給されていたコイル電流Ｉｓｗは、第１ローサイドトランジスタＭＬ１のボディダイオードを介して接地から供給されることになる。第３期間φ３のスイッチング電圧Ｖｓｗは、接地電位（０Ｖ）よりも第１ローサイドトランジスタＭＬ１のボディダイオードの順方向電圧Ｖｆだけ低い負の値となる。また、第１期間φ１に１次側コイル１２ａに蓄えられたエネルギは、第３期間φ３において、すべて２次側コイル１２ｂに転送され、コイル電流Ｉｓｗは０となる。
【００４８】
続く第４期間φ４では、図６（ｄ）に示すように、第２ハイサイドトランジスタＭＨ２がオンを維持した状態で、第１ローサイドトランジスタＭＬ１がオンに切り換えられる。このとき、スイッチング電圧Ｖｓｗは、接地電位付近に固定される。また、コイル電流Ｉｓｗは、第２ハイサイドトランジスタＭＨ２、１次側コイル１２ａ、第１ローサイドトランジスタＭＬ１の経路で、１次側コイル１２ａの右から左に向かって流れる。第４期間φ４に、コイル電流Ｉｓｗは徐々に大きくなっていく。
【００４９】
続く第５期間φ５では、図６（ｅ）に示すように、第２ハイサイドトランジスタＭＨ２のオンを維持したまま、第１ローサイドトランジスタＭＬ１をオフに切り換える。その結果、第４期間φ４において第１ローサイドトランジスタＭＬ１に流れていたコイル電流Ｉｓｗは、第１ハイサイドトランジスタＭＨ１のボディダイオードを流れることになる。このときのスイッチング電圧Ｖｓｗは、入力電圧Ｖｉｎよりもボディダイオードの順方向電圧Ｖｆだけ高い電圧となる。
【００５０】
続く第６期間φ６では、図６（ｆ）に示すように、第１ハイサイドトランジスタＭＨ１がオンに切り替えられ、第２ハイサイドトランジスタＭＨ２がオフされる。このとき、第５期間φ５において第２ハイサイドトランジスタＭＨ２から供給されていたコイル電流Ｉｓｗは、第２ローサイドトランジスタＭＬ２のボディダイオードを介して接地から供給されることになる。第６期間φ６のスイッチング電圧Ｖｓｗは、入力電圧Ｖｉｎとほぼ等しくなる。第４期間φ４に１次側コイル１２ａに蓄えられたエネルギは、第６期間φ６においてすべて２次側コイル１２ｂに転送され、コイル電流Ｉｓｗは０となる。
【００５１】
本実施の形態に係るインバータ１００によれば、Ｈブリッジ回路１０を構成するトランジスタを、トランス１２の２次側コイル１２ｂに流れる電流をモニタし、三角波信号Ｖｏｓｃと比較することにより駆動する。したがって、三角波信号Ｖｏｓｃの形状を調節することにより、各トランジスタのオンオフのタイミングを柔軟に調節することができる。
【００５２】
たとえば、本実施の形態では、第１期間φ１、第４期間φ４の長さは、三角波信号Ｖｏｓｃのボトムエッジからピークエッジに遷移するときの傾きに依存する。この傾きは、図４の三角波信号生成部３０において、定電流Ｉｃ１を調節することにより変化させることができる。
【００５３】
また、本実施の形態では、三角波信号Ｖｏｓｃのピークエッジからボトムエッジまでの遷移期間は、第３期間φ３、第６期間φ６となる。第３期間φ３、第６期間φ６の長さは、図４の三角波信号生成部３０において、定電流Ｉｃ２を調節することにより変化させることができる。
【００５４】
ここで、１次側コイル１２ａに蓄えられるエネルギは、第１期間φ１、第４期間φ４の長さに依存する。また、第１期間φ１、第４期間φ４において蓄えられたエネルギは、第３期間φ３、第６期間φ６において、２次側コイル１２ｂに転送される。したがって、トランス１２の特性や、駆動対象となるＥＥＦＬ２１０の特性に応じて、三角波信号Ｖｏｓｃの形状や周期を調節することにより、高効率に駆動することができる。
【００５５】
なお、三角波信号Ｖｏｓｃのボトムエッジからピークエッジまでの遷移時間を、ピークエッジからボトムエッジまでの遷移時間の２倍から１００倍の範囲、より好ましくは、５倍から１５倍の範囲に設定するのが望ましい。いずれの値に設定するかは、三角波の周波数やトランスの特性などに応じて決めればよい。この範囲で三角波信号Ｖｏｓｃを設計することにより、高効率駆動が可能となる。
【００５６】
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５７】
たとえば、論理制御部４０によるＨブリッジ回路１０の制御としては、以下の変形例が考えられる。
本変形例において、論理制御部４０は、第５期間φ２５おいて、三角波信号Ｖｏｓｃが誤差電圧Ｖｅｒｒに達してから、所定の第１オフ時間Ｔｏｆｆ１が経過するまでの期間、第１ハイサイドトランジスタＭＨ１をオフしておき、第１オフ時間Ｔｏｆｆ１の経過後に、第１ハイサイドトランジスタＭＨ１をオンする。
【００５８】
さらに、論理制御部４０は、第２期間φ２においても、三角波信号Ｖｏｓｃが誤差電圧Ｖｅｒｒに達してから、所定の第２オフ時間Ｔｏｆｆ２が経過するまでの期間、第２ハイサイドトランジスタＭＨ２をオフしておき、第２オフ時間Ｔｏｆｆ２の経過後に、第２ハイサイドトランジスタＭＨ２をオンする。第１オフ時間Ｔｏｆｆ１、第２オフ時間Ｔｏｆｆ２は、三角波信号Ｖｏｓｃの周期に応じて、５０ｎｓから２００ｎｓ程度で設定してもよい。
【００５９】
図７（ａ）〜（ｅ）は、変形例に係るインバータ１００の動作状態を示すタイムチャートである。図７（ａ）は、第１ハイサイドトランジスタＭＨ１の、同図（ｂ）は、第２ハイサイドトランジスタＭＨ２の、同図（ｃ）は、第１ローサイドトランジスタＭＬ１の、同図（ｄ）は、第２ローサイドトランジスタＭＬ２のオンオフ状態を示し、同図（ｅ）は、スイッチング電圧Ｖｓｗを示す。
【００６０】
第５期間φ５に第２ハイサイドトランジスタＭＨ２をオフし続けると、コイル電流Ｉｓｗが第２ハイサイドトランジスタＭＨ２のボディダイオード（寄生ダイオード）に流れるため、順方向電圧Ｖｆ分の電圧降下が発生し、電力損失が大きくなる。そこで、本変形例では、第５期間φ５において、所定の第１オフ時間Ｔｏｆｆ１が経過した後に、第１ハイサイドトランジスタＭＨ１をオンする。その結果、図７（ｅ）に示されるように、スイッチング電圧Ｖｓｗは、第１オフ時間Ｔｏｆｆ１経過後に、入力電圧Ｖｉｎに下がる。このとき、第１ハイサイドトランジスタＭＨ１のボディダイオードに流れていたコイル電流Ｉｓｗは、第１ハイサイドトランジスタＭＨ１に流れるため、電力損失を低減することができる。また、第１オフ時間Ｔｏｆｆ１を適切に設定することにより、第１ハイサイドトランジスタＭＨ１と第１ローサイドトランジスタＭＬ１が同時にオンして貫通電流が流れるのを防止することができる。
【００６１】
同様に、第２期間φ２においても、第２ハイサイドトランジスタＭＨ２をオフし続けると、そのボディダイオードに電流が流れるため電力損失が大きくなる。そこで、所定の第２オフ時間Ｔｏｆｆ２が経過した後に、第２ハイサイドトランジスタＭＨ２をオンすることにより、第２ハイサイドトランジスタＭＨ２に電流を流すことで電力損失を低減することができる。
【００６２】
第１オフ時間Ｔｏｆｆ１および第２オフ時間Ｔｏｆｆ２は、トランス１２の特性に応じて決定すればよく、３０ｎｓから１５０ｎｓ程度の範囲で設定するのが好ましい。より好適には、５０ｎｓから１００ｎｓの範囲で設定した場合に、電力損失を低減することができる。
【００６３】
本実施の形態において、制御回路２０は、すべて一体集積化されていてもよく、あるいは、その一部がディスクリート部品やチップ部品で構成されていてもよい。また、制御回路２０は、Ｈブリッジ回路１０を含んで集積化されてもよい。どの部分をどの程度集積化するかは、インバータ１００の仕様、コストや占有面積などによって決めればよい。
【００６４】
本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。たとえば、論理制御部４０は、ピークエッジとボトムエッジを反転して、Ｈブリッジ回路１０のトランジスタのオンオフを制御してもよい。
【００６５】
実施の形態において、Ｈブリッジ回路１０を構成するトランジスタのうち、ハイサイド側のトランジスタをＮチャンネルＭＯＳＦＥＴで構成する場合について説明したが、ＰチャンネルＭＯＳＦＥＴを用いてもよい。
【００６６】
実施の形態では、発光装置２００において、ＥＥＦＬ２１０の両端にインバータ１００を接続して、逆相の駆動電圧で駆動する場合について説明したが、これには限定されない。また、駆動対象の蛍光管は、ＥＥＦＬに限定されるものではなく、ＣＣＦＬなど他の蛍光管であってもよい。また、本実施の形態に係るインバータ１００により駆動される負荷は、蛍光管に限定されるものではなく、その他、交流の高電圧を必要とする様々なデバイスの駆動に適用することができる。
【図面の簡単な説明】
【００６７】
【図１】実施の形態に係る発光装置の構成を示す回路図である。
【図２】図１の発光装置が搭載される液晶テレビの構成を示すブロック図である。
【図３】実施の形態に係る制御回路の構成を示す回路図である。
【図４】三角波信号生成部の構成例を示す回路図である。
【図５】図５（ａ）〜（ｈ）は、図１のインバータの動作状態を示すタイムチャートである。
【図６】図６（ａ）〜（ｆ）は、図１のインバータのＨブリッジ回路の電流の流れを示す回路図である。
【図７】変形例に係るインバータの動作状態を示すタイムチャートである。
【符号の説明】
【００６８】
１０  Ｈブリッジ回路、  １２  トランス、  １２ａ  １次側コイル、  １２ｂ  ２次側コイル、  １４  電流電圧変換部、  ２２  誤差増幅器、  ３０  三角波信号生成部、  ４０  論理制御部、  １００  インバータ、  ２００  発光装置、  ２１２  第１端子、  ２１４  第２端子、  ３００  液晶テレビ、  ３０２  液晶パネル、  ＭＨ１  第１ハイサイドトランジスタ、  ＭＨ２  第２ハイサイドトランジスタ、  ＭＬ１  第１ローサイドトランジスタ、  ＭＬ２  第２ローサイドトランジスタ。
【図１】
0004823650.tif 000002
【図２】
0004823650.tif 000003
【図３】
0004823650.tif 000004
【図４】
0004823650.tif 000005
【図５】
0004823650.tif 000006
【図６】
0004823650.tif 000007
【図７】
0004823650.tif 000008