(57)【特許請求の範囲】
【請求項１】
第１のシリコン基板の上に絶縁膜を介して第２のシリコン基板を貼り合わせたＳＯＩ基板における第２のシリコン基板の第１の面に開口する凹部を形成する工程と、
前記ＳＯＩ基板における第２のシリコン基板の第１の面と第３のシリコン基板とを絶縁膜を介して貼り合わせる工程と、
前記ＳＯＩ基板の第１のシリコン基板を除去して凹部の底部にダイヤフラムを形成する工程と、
前記凹部及び該凹部と同時に前記第２のシリコン基板の第１の面に開口するように形成した第１のアライメント用凹部のいずれか１つを用いてＩＲアライナにより位置合わせをした後に、前記第２のシリコン基板の第２の面の上に残されたＳＯＩ基板における絶縁膜に第２のアライメントマーク用凹部または貫通孔を形成する工程と、
前記第２のアライメントマーク用凹部または貫通孔を用いて、少なくともゲージ抵抗、ゲージ抵抗用コンタクトホールおよびゲージ抵抗用配線のいずれかを形成する工程と、
を備えたことを特徴とする半導体圧力センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体圧力センサの製造方法に係り、詳しくは、超小型の半導体圧力センサの製造方法に関するものである。
【背景技術】
【０００２】
従来から半導体圧力センサとして、特許文献１に示すものが提案されている。この技術を簡単に説明すると、次のようになる。図１４（ａ）に示すように、基板１００の表面に酸化膜１０１を形成し、パターニングした酸化膜１０１をマスクにして基板１００をエッチングして凹部１０２を形成する。そして、図１４（ｂ）に示すように、凹部１０２の位置に基づいてアライメントマークとなる凹部１０３を形成し、図１４（ｃ），（ｄ）に示すように、ポリシリコン１０４で埋める。ここで、凹部１０３は凹部１０２より深く形成される。そして、図１４（ｅ）に示すように、凹部１０２の開口する面と基板１０５を酸化膜１０６を介して貼り合わせる。
【０００３】
その後、図１５（ａ）に示すように、基板１００に対し凹部１０３が露出するまで研磨を行い凹部１０２の底面に薄肉のダイヤフラム１０７を形成する。さらに、図１５（ｂ），（ｃ）に示すように、ポリシリコン１０４をアライメントマークとしたアライメントを経て所定の位置にゲージ抵抗となる不純物拡散領域１０８および周辺回路となる不純物拡散領域１０９を形成する。次に、図１５（ｄ）に示すように連通孔１１０を形成する。
【特許文献１】特開平８−２３６７８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この方法によれば、ダイヤフラムのサイズを通常の１／１０程度と小型にすることができる。そのメリットを享受し、かつ、ダイヤフラム上に発生する応力を有効に利用するためには、歪みゲージも小さくすることが望まれる。歪みゲージが小さくなると、線幅のバラツキ、コンタクトの位置のバラツキなどによって圧力ゼロ時のセンサ出力（いわゆるオフセット出力）のバラツキが大きくなるので、高精度のアライメントが可能なステッパを用いることが望ましい。
【０００５】
しかし、上記の方法によって形成されたアライメントマークは貼り合わせ時のウエハの反り、研磨時の厚さムラなどが原因でステッパ用のアライメントとして十分な位置精度が確保できない場合が多く、その結果、前述のオフセット出力のバラツキが大きくなるという問題がある。
【０００６】
そこで、この発明の目的は、十分な位置精度が確保できる半導体圧力センサの製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明によれば、半導体圧力センサの製造方法として、第１のシリコン基板の上に絶縁膜を介して第２のシリコン基板を貼り合わせたＳＯＩ基板における第２のシリコン基板の第１の面に開口する凹部を形成する工程と、上記ＳＯＩ基板における第２のシリコン基板の第１の面と第３のシリコン基板とを絶縁膜を介して貼り合わせる工程と、上記ＳＯＩ基板の第１のシリコン基板を除去して凹部の底部にダイヤフラムを形成する工程と、上記凹部及び該凹部と同時に上記第２のシリコン基板の第１の面に開口するように形成した第１のアライメント用凹部のいずれか１つを用いてＩＲアライナにより位置合わせをした後に、上記第２のシリコン基板の第２の面の上に残されたＳＯＩ基板における絶縁膜に第２のアライメントマーク用凹部または貫通孔を形成する工程と、上記第２のアライメントマーク用凹部または貫通孔を用いて、少なくともゲージ抵抗、ゲージ抵抗用コ
ンタクトホールおよびゲージ抵抗用配線のいずれかを形成する工程と、を備えるようにした。
【０００８】
よって、従来ではアライメントマークは貼り合わせ時のウエハの反り、研磨時の厚さムラなどが原因でステッパ用のアライメントとして十分な位置精度が確保できない場合が多く、オフセット出力のバラツキが大きくなるということがあったが、本発明においては、貼り合わせ工程およびＳＯＩ基板の母材であるシリコン基板の除去工程の後にアライメントマーク用凹部または貫通孔を形成することとなり、十分な位置精度が確保できる。
【発明を実施するための最良の形態】
【０００９】
（第１の比較例）
以下、この発明を具体化した実施の形態の説明に先立ち、第１の比較例を図面に従って説明する。
【００１０】
図１は、第１の比較例における半導体圧力センサの断面模式図を示す。
図１において、シリコン基板１上に酸化シリコン膜（絶縁膜）２を介してシリコン基板３が貼り合わされ、貼り合わせ基板を構成している。なお、図中では、絶縁膜（酸化シリコン膜）２はシリコン基板１側に形成しているが、シリコン基板３側に形成してもよい。
【００１１】
シリコン基板３には酸化シリコン膜２側（下側）に開口するダイヤフラム形成用凹部４が形成され、この開口部は酸化シリコン膜２およびシリコン基板１により塞がれている。この凹部４の内部がキャビティ５となっている。ここで、本センサはキャビティ（基準圧力室）５を真空とした絶対圧センサである。つまり、２枚のシリコン基板１，３を真空中で接合することによって、キャビティ５が真空封止されている。なお、基準圧力室は真空としたが、一定の圧力でも構わない。
【００１２】
また、シリコン基板３は上面から研磨され、シリコン基板３が薄膜化されている（シリコン基板３の上面３ａが研磨面となっている）。この薄膜化されたシリコン基板３における凹部４の底面にてダイヤフラム（薄肉部）６が形成されている。ダイヤフラム厚は５μｍである。ダイヤフラム６においてはゲージ抵抗として基板３とは逆導電型の不純物拡散領域７，８が形成されている。
【００１３】
シリコン基板３の上面３ａには酸化シリコン膜（絶縁膜）９が配置され、この酸化シリコン膜９の上にゲージ抵抗用金属配線１０，１１が配置されている。金属配線１０，１１はゲージ抵抗用コンタクトホール１２，１３を通して不純物拡散領域７，８と電気的に接続されている。詳しくは、複数のゲージ抵抗（７，８）にてホイートストーンブリッジを構成し、ダイヤフラム上下の圧力差に比例するダイヤフラム歪み信号を電圧変化で取り出すようになっている。
【００１４】
シリコン基板３において、ダイヤフラム６よりも外周側には酸化シリコン膜２に達するトレンチ溝１４，１５が形成され、トレンチ溝１４，１５の内部には光学定数の異なる材料（酸化シリコン膜等）１６，１７が充填されている。この酸化膜等１６，１７を充填したトレンチ溝１４，１５がアライメントマークとして使用される。
【００１５】
さらに、本比較例においては、シリコン基板３の表面に配置される酸化シリコン膜９において、トレンチ溝１４，１５よりも外周側にはアライメントマーク用凹部１８が形成され、凹部１８の底面は薄い酸化シリコン膜１９となっている。このアライメントマーク用凹部１８を用いたアライメントにて、ゲージ抵抗７，８、ゲージ抵抗用コンタクトホール１２，１３およびゲージ抵抗用金属配線１０，１１が所望の位置に形成されている。
【００１６】
また、酸化シリコン膜９において、ダイヤフラム６の上およびその周辺部は薄くなっており、薄い酸化シリコン膜２０が形成された構成となっている。前述の酸化シリコン膜１９とこの酸化シリコン膜２０の膜厚は等しくなっている。つまり、酸化シリコン膜１９，２０の膜厚ｔ２はその他の領域の膜厚ｔ１よりも薄くなっている。
【００１７】
図１には示していないが、シリコン基板３におけるダイヤフラム６の周辺には信号処理
回路が形成され、前述のホイートストーンブリッジ回路の出力信号の増幅等が行われる。この周辺回路はゲージ抵抗（不純物拡散領域）７，８の形成工程と同じ工程にて形成される。
【００１８】
なお、図中では、表面保護膜は記していないが、必要であれば形成することが望ましい。
また、本センサは図２に示す状態で使用される。つまり、このセンサチップをパッケージした圧力センサの模式図を示す。
【００１９】
図２において、下側ハウジング３０には凹部３１が形成され、この凹部３１の底面に、図１に示すシリコンチップ（センサチップ）３２が固定される。下側ハウジング３０にはリードピン３３が貫通する状態で固定されている。リードピン３３の先端部とシリコンチップ３２上の金属配線（パッド）とがワイヤ３４にてボンディングされている。シリコンチップ３２からはワイヤ３４を通して外部に電気信号の入出力が行われる。この状態で、チップ３２およびワイヤ３４を覆うようにシリコーンゲル３５が充填され、シリコーンゲル３５により測定媒体からチップ表面が保護される。
【００２０】
さらに、下側ハウジング３０の上に上側ハウジング３６がシール材（Ｏリング）３７を介して配置されている。上側ハウジング３６には圧力導入孔３８が設けられており、この圧力導入孔３８を通して圧力が印加され、ダイヤフラムに加わる圧力に応じて発生するダイヤフラムに加わる歪みをゲージ抵抗にて検出する。検出する圧力としては、自動車のエンジンの吸気圧であり、圧力導入孔３８を通してセンサ内に導かれた空気の圧力を測定する。そして、この圧力値がエンジン吸入空気量を応じた値としてエンジン制御のために利用される。
【００２１】
次に、半導体圧力センサの製造方法を、図３，４を用いて説明する。
図３（ａ）に示すように、シリコン基板（導電の型はｎ型とする）３の第１の面３ａに、例えば異方性のドライエッチングによって深さ１５μｍのトレンチ溝１４，１５を形成し、シリコンとは光学定数の異なる材料（酸化シリコン膜等）１６，１７を埋め込む。このトレンチ溝１４，１５の深さが、後工程での研磨後の基板３の厚さになる。
【００２２】
そして、図３（ｂ）に示すように、上記のトレンチ溝１４，１５と同一の面に、例えば異方性のウエットエッチング（水酸化カリウム水溶液等）により深さ１０μｍの凹部４を形成する。つまり、シリコン基板３の第１の面３ａに開口する凹部４を形成する。この凹部４の深さはトレンチ溝１４，１５の深さからダイヤフラムの厚さ（本例では５μｍ）を引いたものとする。
【００２３】
さらに、図３（ｃ）に示すように、シリコン基板３の上記加工面である第１の面３ａと、熱酸化法により厚さ１μｍの酸化シリコン膜２を形成したシリコン基板１とを酸化シリコン膜２を介して真空中で貼り合わせる。これにより、キャビティ（基準圧力室）５が形成される。熱酸化法によれば、シリコン基板１の裏面にも酸化シリコン膜が形成されるが、これは除去しても残しても構わない。図中では形成しないものとしている。
【００２４】
そして、図３（ｄ）に示すように、シリコン基板３の加工反対面である第２の面３ｂを、トレンチ溝１４，１５を埋め込んだ材料（酸化シリコン膜等）１６，１７が露出するまで研磨する。これにより、凹部５の底部にダイヤフラム６が形成される。
【００２５】
以上により、キャビティ（基準圧力室）５とアライメントマーク１４，１５が形成された貼り合わせ基板となる。
さらに、図３（ｅ）に示すように、シリコン基板３の第２の面３ｂにおける全面に、熱
酸化法によって厚さ５０００Åの酸化シリコン膜９を形成する。上記と同様、図中ではシリコン基板１の裏面には酸化膜は形成しないものとしている。
【００２６】
引き続き、図４（ａ）に示すように、アライメントマーク用酸化膜１６，１７に対して位置合わせを行い、酸化シリコン膜９の所定の位置（ダイヤフラム部およびその周辺の領域２６、本工程以降のアライメントマークとなる領域２７）をパターニングし、エッチング除去する。
【００２７】
さらに、図４（ｂ）に示すように、再度、熱酸化法によって厚さ２０００Åの酸化シリコン膜１９，２０を形成する。ここで、図３（ｅ）にて形成した酸化シリコン膜９よりもこの酸化シリコン膜１９，２０が薄く設定され、ステッパが光学的に認識できる。つまり、酸化シリコン膜１９を底面とした凹部１８が形成され、この凹部１８が以降の工程での新しいアライメントマークとなる。尚、凹部１８の形状は各ステッパで使用できるように、決められた形状にする。
【００２８】
このようにして、シリコン基板３の第２の面３ｂにアライメントマーク用凹部１８を有する酸化シリコン膜９が配置される。また、凹部１８を形成するときにシリコン基板３におけるダイヤフラム６及びその周辺には薄い酸化シリコン膜２０が配置されることになる。
【００２９】
そして、図４（ｃ）に示すように、表面全面に、図示しないレジストを塗布後、アライメントマーク用凹部１８を用いた位置合わせを行い（アライメントを行い）パターニングする。このレジストをマスク材として酸化シリコン膜２０を通してホウ素イオンを打ち込み、熱処理により活性化させることによってｎ型シリコン基板３にｐ型の拡散抵抗、即ち、歪みゲージ７，８を形成する。
【００３０】
さらに、図４（ｄ）に示すように、アライメントマーク用凹部１８を用いた位置合わせを行い酸化シリコン膜２０の所定の位置をエッチング除去してコンタクトホール１２，１３を形成する。
【００３１】
最後に、図１に示すように、アライメントマーク用凹部１８を用いた位置合わせを行い歪みゲージ７，８とオーミック接触を得る金属配線（電極）１０，１１を形成する。これにより、圧力センサの能動部が形成される。その結果、センサチップが完成する。
【００３２】
なお、必要に応じて、図４（ｂ）の工程あるいは図４（ｃ）の後に、酸化シリコン膜（リンをドープしたものとすれば、アルカリイオンに対する保護膜となる）を形成しても構わない。また、図１の工程の後、全面に表面保護のための例えばプラズマＣＶＤ法により厚さ１μｍの窒化シリコン膜を形成し、所定の位置をエッチング除去し、電気信号の取り出しを行ってもよい。
【００３３】
このように本比較例は、下記の特徴を有する。
（イ）従来ではアライメントマークは貼り合わせ時のウエハの反り、研磨時の厚さムラ、さらには図１４（ｂ）において凹部１０３が真っ直ぐに掘れずに凹部１０３の底部がアライメントマークとなるときに精度落ちるといったことが原因でステッパ用のアライメントとして十分な位置精度が確保できない場合が多く、オフセット出力のバラツキが大きくなるということがあったが、本比較例においては、貼り合わせ工程および研磨工程の後にアライメントマーク用凹部１９を形成したので、十分な位置精度が確保できる。なお、アライメントマーク用の凹部１９の代わりに貫通孔を用いてもよい。
（ロ）酸化シリコン膜９に対しアライメントマーク用凹部１９を形成するときにシリコン基板３におけるダイヤフラム６およびその周辺での酸化シリコン膜を薄く形成したので、
センサ感度が向上する。つまり、酸化膜１９と同時に形成する薄い酸化シリコン膜２０がダイヤフラム部とその周辺を覆うように形成しているので、ダイヤフラム６全体の膜厚増加を防ぐことができ、酸化シリコン膜９による感度の低下を最小限にすることができる。（実施の形態）
次に、実施の形態を第１の比較例との相違点を中心に説明する。
【００３４】
図５は本実施の形態における半導体圧力センサの断面模式図を示す。第１の比較例においては、図１のように、シリコン基板３を貫通し、シリコンとは光学定数の異なる材料（酸化シリコン膜等）１６，１７を埋め込んだトレンチ溝１４，１５をアライメントマークとして形成したが、本実施の形態においては、これを廃止している。
【００３５】
製造方法は、以下のようになる。
本実施の形態においては図３（ｃ）の状態においてトレンチ溝１４，１５が無いので図３（ｄ）のシリコンの研磨の際には、ダイヤフラム６あるいはシリコン基板３の膜厚を光干渉測定法などにより測定しながら、所望の厚さに合わせ込む。そして、図４（ａ）の工程においては、凹部４（キャビティ５）あるいは凹部４と同時に形成したアライメント用の凹部（図示はしていない）に対してＩＲアライナで位置合わせを行い、その表面全面に形成した酸化シリコン膜９の所定の位置（ダイヤフラム部とその周辺、および以降のアライメントマークとなる領域）をパターニングし、エッチング除去する。この後の工程は第１の比較例と同じとなる。
【００３６】
また、図５の構造を形成するため、ＳＯＩ基板を出発材料とすることもできる。図６，７はその製造プロセスを示す断面図である。
まず、図６（ａ）に示すように、ＳＯＩ基板４０、つまり、シリコン基板４１の上に酸化シリコン膜（絶縁膜）４２を介してシリコン基板３を貼り合わせたものを用意する。ここでのシリコン基板３の厚さは、最終的な基板３の厚さ、例えば１５μｍとする。
【００３７】
そして、図６（ｂ）に示すように、シリコン基板３の第１の面３ａに、例えば異方性のウエットエッチング（水酸化カリウム水溶液等）により深さ１０μｍの凹部４を形成する。つまり、シリコン基板３の第１の面３ａに開口する凹部４を形成する。ここで、ダイヤフラム厚が５（＝１５−１０）μｍと決まる。
【００３８】
さらに、図６（ｃ）に示すように、ＳＯＩ基板４０におけるシリコン基板３の上記加工面である第１の面３ａと、熱酸化法により厚さ１μｍの酸化シリコン膜２を形成したシリコン基板１を、酸化シリコン膜２を介して真空中で貼り合わせる。熱酸化法によれば、シリコン基板１の裏面にも酸化シリコン膜が形成されるが、これは除去しても残しても構わない。図中では形成しないものとしている。
【００３９】
引き続き、図６（ｄ）に示すように、ＳＯＩ基板４０のシリコン基板４１及び酸化シリコン膜４２を除去する。このとき、シリコン基板４１を所定の厚さまで研削により除去した後、ウエットエッチングにより基板４１を除去し、続いて酸化シリコン膜４２を除去するのが効率的である。これにより、凹部４の底部にダイヤフラム６が形成される。
【００４０】
以下、第１の比較例と同じの工程にて図５の構造が完成する。つまり、図６（ｅ）のように酸化シリコン膜９を形成し、図７（ａ）に示すように、酸化シリコン膜９の所定の領域２６，２７を除去し、さらに、図７（ｂ）に示すように、酸化シリコン膜１９，２０を形成する。これにより、シリコン基板３の第２の面３ｂにアライメントマーク用凹部１８を有する酸化シリコン膜９が配置される。
【００４１】
そして、図７（ｃ）に示すように、表面全面に、図示しないレジストを塗布後、アライ
メントマーク用凹部１８を用いた位置合わせを行いパターニングし、このレジストをマスク材として酸化シリコン膜２０を通してホウ素イオンを打ち込み、熱処理により活性化させることによってｎ型シリコン基板３にｐ型の拡散抵抗、即ち、歪みゲージ７，８を形成する。さらに、図７（ｄ）に示すように、アライメントマーク用凹部１８を用いて位置合わせを行い酸化シリコン膜２０の所定の位置をエッチング除去してコンタクトホール１２，１３を形成する。最後に、図５に示すように、アライメントマーク用凹部１８を用いて位置合わせを行い歪みゲージ７，８とオーミック接触を得る金属配線（電極）１０，１１を形成する。
【００４２】
このように本実施の形態は、下記の特徴を有する。
（イ）貼り合わせ工程およびＳＯＩ基板４０の母材であるシリコン基板４１及び酸化シリコン膜４２の除去工程の後に、アライメントマーク用凹部１８を形成したので、十分な位置精度が確保できる。なお、アライメントマーク用の凹部１９の代わりに貫通孔を用いてもよい。
【００４３】
応用例としては、図６（ｃ）の状態から図６（ｄ）のようにＳＯＩ基板４０の一部を除去する際に、ＳＯＩ基板４０のシリコン基板４１のみ除去し酸化シリコン膜４２を残し、この酸化シリコン膜４２に対し図７（ａ），（ｂ）のようにアライメントマーク用凹部１９を形成してもよい。このようしても、貼り合わせ工程およびＳＯＩ基板４０の母材であるシリコン基板４１の除去工程の後にアライメントマーク用凹部１８または貫通孔を形成することとなり、十分な位置精度が確保できる。
（第２の比較例）
次に、第２の比較例を、第１の比較例及び実施の形態との相違点を中心に説明する。
【００４４】
図８は、第２の比較例の断面模式図を示す。
第１の比較例及び実施の形態は、アライメントマーク用凹部１８を形成するために従来からのものに比べてフォトマスクが１枚増加するのでコストアップになる。しかし、本比較例は、従来からのものと同じフォトマスク枚数とすべく工夫をしてコストアップを回避している。ここで、図８では図１における酸化シリコン膜１９の膜厚ｔ２＝０とし、凹部ではなく貫通孔５０としている。つまり、図１の酸化シリコン膜１９が無く、また、図１の酸化シリコン膜２０の膜厚が厚くなっている。また、シリコン基板３におけるゲージ抵抗となる不純物拡散領域５１，５２は、コンタクトホール１２，１３の下方が他の領域より深い領域５１ａ，５２ａとなっている。
【００４５】
以下、製造工程を図９を用いて説明する。図３（ａ）〜（ｅ）までは、第１の比較例と同じなので、説明は省略する。
図３（ｅ）に示すように、シリコン基板３の第２の面３ｂに酸化シリコン膜９を形成した後において、図９（ａ）に示すように、酸化シリコン膜９の所定の位置をエッチング除去し、コンタクトホール１２，１３と同時にこれ以降の工程に用いるアライメントマーク用貫通孔５０を形成する。つまり、酸化シリコン膜９にコンタクトホール１２，１３を形成する際に、センサチップの外周部に新しいアライメントマーク用貫通孔５０を併せて形成する。
【００４６】
そして、図９（ｂ）に示すように、表面全面に、図示しないレジストを塗布後、アライメントマート用貫通孔５０を用いて位置合わせを行いパターニングする。このレジストをマスク材として酸化シリコン膜９を通してホウ素イオンを打ち込み、熱処理により活性化させることによってｎ型シリコン基板３にｐ型の拡散抵抗５１，５２，５２、即ち、歪みゲージ５１，５２を形成する。このとき、コンタクトホール１２，１３は酸化シリコン膜が無いので、シリコン基板３でのコンタクトホール部の下には深い拡散領域５１ａ，５２ａが形成される。
【００４７】
最後に、図８に示すように、アライメントマート用貫通孔５０を用いて位置合わせを行い、歪みゲージ５１，５２とオーミック接触を得るアルミ配線（電極）１０，１１を形成する。このとき、歪みゲージ５１，５２には深い拡散領域５１ａ，５２ａが形成されているので、配線を行う際にアルミ配線（電極）１０，１１からのスパイクが拡散領域５１ａ，５２ａを貫通することなくリーク電流の発生を回避することができる。
【００４８】
より詳しくは、この種の圧力センサ構造とすることによりダイヤフラムのサイズを通常の１／１０程度と小型にでき、この場合、ダイヤフラム上に発生する応力を有効に利用するためには歪みゲージを小さくすると同時に歪みゲージのｐｎ接合深さ（拡散領域の深さ）を浅くすることが望まれる。一方、アルミ配線（電極）１０，１１等からのスパイクがｐｎ接合界面に到達すると、リーク電流が発生するという不具合をもたらす。本比較例では、予めコンタクト部の酸化シリコン膜９を除去した後に歪みゲージ５１，５２を形成しているので、コンタクトホール１２，１３の部分のみｐｎ接合深さが深くなり、スパイクによるリーク電流の発生を回避することができる。このようにして、上記の要求を満たす構造とすることが可能となる。
【００４９】
なお、第１の比較例と同様、必要に応じて図９（ａ）の工程の後に酸化シリコン膜（リンをドープしたものとすれば、アルカリイオンに対する保護膜となる）を形成しても構わない。また、図８の工程の後、全面に表面保護のための例えばプラズマＣＶＤ法により厚さ１μｍの窒化シリコン膜を形成し、所定の位置をエッチング除去し、電気信号の取り出しを行ってもよい。
【００５０】
このように本比較例は、下記の特徴を有する。
（イ）酸化シリコン膜９に対しアライメントマーク用貫通孔（または凹部）５０と、ゲージ抵抗用コンタクトホール形成のための貫通孔（または凹部）１２，１３を同時に形成した後においてイオン注入を行いゲージ抵抗となる不純物拡散領域５１，５２を形成したので、コンタクトホール１２，１３での不純物拡散領域５１ａ，５２ａは深くなり、配線の形成工程においてスパイクによる不具合を抑制できる。
（第３の比較例）
次に、第３の比較例を、第２の比較例との相違点を中心に説明する。
【００５１】
本比較例の半導体圧力センサを図１０に示す。本センサの酸化シリコン膜９の膜厚ｔ３は図８の酸化シリコン膜９の膜厚ｔ１よりも薄くなっている。即ち、ｔ３＜ｔ１となっている。
【００５２】
製造工程としては、図３（ａ）〜（ｄ）までは、第１の比較例と同じであり、図１１（ｅ）に示すように、シリコン基板３の第２の面３ｂに酸化シリコン膜９を形成し、図１１（ｂ）に示すように、酸化シリコン膜９の所定の位置を所定量だけエッチングし、凹部６０，６１，６２の底面に酸化膜６３，６４，６５を残す。これにより、コンタクトホール形成用の凹部６１，６２とこれ以降の工程に用いるアライメントマーク用凹部６０が形成される。
【００５３】
そして、図１１（ｃ）に示すように、表面全面に、図示しないレジストを塗布後、アライメントマーク用凹部６０によってパターニングを行う。このレジストをマスク材として酸化シリコン膜９を通してホウ素イオンを打ち込み、熱処理により活性化させることによってｎ型シリコン基板３にｐ型の拡散抵抗（歪みゲージ）５１，５２および不純物拡散領域５３を形成する。凹部６１，６２の底部での酸化シリコン膜６４，６５は薄いのでその下の拡散領域５１ａ，５２ａが深くなる。
【００５４】
さらに、図１１（ｄ）に示すように、酸化シリコン膜９の表面を所定量だけエッチングして凹部６１，６２の底部での酸化シリコン膜６４，６５を除去し、貫通したコンタクトホール６１，６２とする。また、凹部６３の底部での酸化シリコン膜６３も除去され、貫通孔となる。
【００５５】
最後に、図１０に示すように、アライメントマート用貫通孔６０を用いて位置合わせを行い、歪みゲージ５１，５２とオーミック接触を得る配線１０，１１を形成する。
（第４の比較例）
次に、第４の比較例を、第１の比較例との相違点を中心に説明する。
【００５６】
図１２は、第４の比較例の半導体圧力センサにおける断面模式図を示す。図１２において、シリコン基板３におけるダイヤフラム形成面（図の上面）にはアライメントマーク用凹部１７が形成されている。
【００５７】
以下、製造工程を、図１３を用いて説明する。
図３（ａ）〜（ｅ）、図４（ａ）の工程を経る。このとき、凹部（キャビティ）４の深さは、第１の比較例よりも浅くなっている。また、図４（ａ）及び図１３（ａ）に示すように、酸化シリコン膜９の所定の領域Ｚ１、即ち、ダイヤフラム部とその周辺、および本工程以降のアライメントマークとなる領域Ｚ２をエッチング除去し、その酸化シリコン膜９をマスク材としてシリコン基板３に対し例えば異方性のウエットエッチング（水酸化カリウム水溶液等）によりダイヤフラム厚が所望の値になるまでエッチングする。その結果、凹部７０，７１が形成され、シリコン基板３の一部が薄くなるとともに新しいアライメントマーク用凹部７１が形成される。つまり、シリコン基板３の第２の面３ｂを研磨した後、シリコン基板３の第２の面３ｂにアライメントマーク用凹部７１を形成するとき、第２の面３ｂに凹部７０を形成してダイヤフラム６を薄くする。
【００５８】
ここで、例えば、トレンチ溝１５，１６の深さが１５μｍ、凹部４の深さが８μｍ、本工程でのシリコンエッチング量を２μｍとすると、ダイヤフラム６の厚さは５（＝１５−８−２）μｍとなる。
【００５９】
このとき、アライメントマーク用凹部７１はステッパを使用できるように各ステッパで決められた形状にする。
そして、図１３（ｂ）に示すように、再度、熱酸化法によって、厚さ２０００Åの酸化シリコン膜７２，７３を形成する。
【００６０】
さらに、図１３（ｃ）に示すように、表面全面に、図示しないレジストを塗布後、アライメントマーク用凹部７１を用いて位置合わせを行いパターニングする。このレジストをマスク材として酸化シリコン膜７３を通してホウ素イオンを打ち込み、熱処理により活性化させることによってｎ型シリコン基板３にｐ型の拡散抵抗（歪みゲージ）７，８を形成する。
【００６１】
そして、図１２に示すように、アライメントマーク用凹部７１を用いて位置合わせを行い酸化シリコン膜７３の所定の位置をエッチング除去してコンタクトホール１２，１３を形成する。最後に、アライメントマーク用凹部７１を用いて位置合わせを行い歪みゲージ７，８とオーミック接触を得る配線（電極）１０，１１を形成してセンサ能動部を形成する。その結果、センサチップが完成する。
【００６２】
第１の比較例と同様、必要に応じて図１３（ｂ）あるいは図１３（ｃ）の後に酸化シリコン膜（リンをドープしたものとすれば、アルカリイオンに対する保護膜となる）を形成しても構わない。また、図１２の工程の後、全面に表面保護のための例えばプラズマＣＶ
Ｄ法により厚さ１μｍの窒化シリコン膜を形成し、所定の位置をエッチング除去し、電気信号の取り出しを行ってもよい。
【００６３】
ここで、本比較例ではアライメントマーク用凹部７１と同時に凹部７０をダイヤフラム部とその周辺に形成することにより所望のダイヤフラム厚とするので、薄く、かつ、均一な厚さのダイヤフラムを形成することが可能である。詳しくは、ダイヤフラム６を形成するために研磨を行う際に研磨圧力によってダイヤフラム６が下方に変形するので中心部が研磨しにくくダイヤフラム厚を所定の膜厚にしにくい。よって、ダイヤフラム厚の面内バラツキが大きく、特性がバラつくなどといった不具合の原因となる。また、研磨のように機械的に削る方法ではダイヤフラムがダメージを受けやすく、特に微圧センサの場合、その傾向が顕著に現れる。これに対し、本比較例では、ダイヤフラムが十分な剛体と見なせる厚さで研磨を終了し、その後、エッチングにより所定の厚さに仕上げるので、薄く、かつ、均一な厚さのダイヤフラムを形成することが可能となる。
【００６４】
このように本比較例は、下記の特徴を有する。
（イ）貼り合わせ工程および研磨工程の後にアライメントマーク用凹部７１を形成したので、十分な位置精度が確保できる。
（ロ）シリコン基板３の第２の面３ｂに凹部７１を形成するときにシリコン基板３の第２の面３ｂに凹部７０を形成してダイヤフラム６を薄くしたので、薄く、かつ、均一な厚さのダイヤフラムを形成することができ実用上好ましいものとなる。
【図面の簡単な説明】
【００６５】
【図１】第１の比較例における半導体圧力センサの断面模式図。
【図２】センサチップをパッケージした状態での模式図。
【図３】半導体圧力センサの製造プロセスを示す断面図。
【図４】半導体圧力センサの製造プロセスを示す断面図。
【図５】本発明の一実施の形態における半導体圧力センサの断面模式図。
【図６】半導体圧力センサの製造プロセスを示す断面図。
【図７】半導体圧力センサの製造プロセスを示す断面図。
【図８】第２の比較例における半導体圧力センサの断面模式図。
【図９】半導体圧力センサの製造プロセスを示す断面図。
【図１０】第３の比較例における半導体圧力センサの断面模式図。
【図１１】半導体圧力センサの製造プロセスを示す断面図。
【図１２】第４の比較例における半導体圧力センサの断面模式図。
【図１３】半導体圧力センサの製造プロセスを示す断面図。
【図１４】従来技術を説明するための製造プロセスを示す断面図。
【図１５】従来技術を説明するための製造プロセスを示す断面図。
【符号の説明】
【００６６】
１…シリコン基板、２…酸化シリコン膜、３…シリコン基板、４…ダイヤフラム形成用凹部、６…ダイヤフラム、７，８…ゲージ抵抗、９…酸化シリコン膜、１０，１１…金属配線、１２，１３…コンタクトホール、１８…アライメントマーク用凹部、２０…酸化シリコン膜、４０…ＳＯＩ基板、４１…シリコン基板、４２…酸化シリコン膜、５１，５２…ゲージ抵抗。
【図１】
0004821839.tif 000002
【図２】
0004821839.tif 000003
【図３】
0004821839.tif 000004
【図４】
0004821839.tif 000005
【図５】
0004821839.tif 000006
【図６】
0004821839.tif 000007
【図７】
0004821839.tif 000008
【図８】
0004821839.tif 000009
【図９】
0004821839.tif 000010
【図１０】
0004821839.tif 000011
【図１１】
0004821839.tif 000012
【図１２】
0004821839.tif 000013
【図１３】
0004821839.tif 000014
【図１４】
0004821839.tif 000015
【図１５】
0004821839.tif 000016