(57)【特許請求の範囲】
【請求項１】
電子放出部を有する第１パネルと、電子照射面を有する第２パネルと、電子放出部を駆動するための電子放出部駆動回路と、電子放出部遮断回路とを具備する平面型表示装置であって、
電子放出部遮断回路は、電子放出部と電子放出部駆動回路との間に設けられ、電子放出部と電子照射面との間に放電が生じたときに動作することを特徴とする平面型表示装置。
【請求項２】
電子放出部遮断回路には第１の所定の電位（ＶPD1）が印加され、電子放出部遮断回路に接続された電子放出部の部分の電位が電子放出部と電子照射面との間に放電によって第２の所定の電位（ＶPD2）となったとき、第１の所定の電位と第２の所定の電位の電位差（ＶPD2−ＶPD1）に応じて電子放出部遮断回路が動作することを特徴とする請求項１に記載の平面型表示装置。
【請求項３】
電子放出部駆動回路の破壊電圧をＶCOLAPSE、出力電圧の最大値をＶOUT-MAXとしたとき、｜ＶOUT-MAX−ＶPD1｜＜ＶCOLAPSEを満足することを特徴とする請求項２に記載の平面型表示装置。
【請求項４】
ストライプ状のゲート電極と、
ストライプ状のゲート電極の延びる方向とは異なる方向に延びるストライプ状のカソード電極、
とを有し、
電子放出部は、ストライプ状のゲート電極の射影像と、ストライプ状のカソード電極の射影像の重複する重複領域に位置しており、
電子放出部駆動回路は、ゲート電極に接続された第１の駆動回路と、カソード電極に接続された第２の駆動回路とから構成され、
第１の駆動回路は、電子放出部遮断回路を介してゲート電極に接続されていることを特徴とする請求項１に記載の平面型表示装置。
【請求項５】
ストライプ状のゲート電極と、
ストライプ状のゲート電極の延びる方向とは異なる方向に延びるストライプ状のカソード電極、
とを有し、
電子放出部は、ストライプ状のゲート電極の射影像と、ストライプ状のカソード電極の射影像の重複する重複領域に位置しており、
電子放出部駆動回路は、ゲート電極に接続された第１の駆動回路と、カソード電極に接続された第２の駆動回路とから構成され、
第２の駆動回路は、電子放出部遮断回路を介してカソード電極に接続されていることを特徴とする請求項１に記載の平面型表示装置。
【請求項６】
電子放出部と電子照射面との間に放電が生じていない場合には、電子放出部遮断回路は不動作状態にあり、電子放出部と電子照射面との間に放電が生じたとき、電子放出部遮断回路が動作することを特徴とする請求項４又は請求項５に記載の平面型表示装置。
【請求項７】
ストライプ状のゲート電極と、
ストライプ状のゲート電極の延びる方向とは異なる方向に延びるストライプ状のカソード電極、
とを有し、
電子放出部は、ストライプ状のゲート電極の射影像と、ストライプ状のカソード電極の射影像の重複する重複領域に位置しており、
電子放出部駆動回路は、ゲート電極に接続された第１の駆動回路と、カソード電極に接続された第２の駆動回路とから構成され、
電子放出部遮断回路は、ゲート電極と第１の駆動回路との間に設けられた第１の遮断回路と、カソード電極と第２の駆動回路との間に設けられた第２の遮断回路とから構成されていることを特徴とする請求項１に記載の平面型表示装置。
【請求項８】
電子放出部と電子照射面との間に放電が生じていない場合には、第１及び第２の遮断回路は不動作状態にあり、電子放出部と電子照射面との間に放電が生じたとき、第１の遮断回路が動作し、第１の遮断回路の動作に基づき第２の遮断回路が動作することを特徴とする請求項７に記載の平面型表示装置。
【請求項９】
第１パネルは複数の冷陰極電界電子放出素子を備え、
各冷陰極電界電子放出素子は、
（イ）支持体と、
（ロ）支持体上に設けられたカソード電極と、
（ハ）支持体及びカソード電極上に形成された絶縁層と、
（ニ）絶縁層上に設けられたゲート電極と、
（ホ）ゲート電極及び絶縁層を貫通する開口部と、
（ヘ）開口部の底部に位置するカソード電極の部分の上に設けられた電子放出電極、
から成り、
開口部の底部に露出した電子放出電極が電子放出部に相当することを特徴とする請求項４、請求項５及び請求項７のいずれか１項に記載の平面型表示装置。
【請求項１０】
第１パネルは複数の冷陰極電界電子放出素子を備え、
各冷陰極電界電子放出素子は、
（イ）支持体と、
（ロ）支持体上に設けられたカソード電極と、
（ハ）支持体及びカソード電極上に形成された絶縁層と、
（ニ）絶縁層上に設けられたゲート電極と、
（ホ）ゲート電極及び絶縁層を貫通し、底部にカソード電極が露出した開口部、
から成り、
開口部の底部に露出したカソード電極の部分が電子放出部に相当することを特徴とする請求項４、請求項５及び請求項７のいずれか１項に記載の平面型表示装置。
【請求項１１】
第１パネルは複数の冷陰極電界電子放出素子を備え、
各冷陰極電界電子放出素子は、
（イ）支持体と、
（ロ）支持体の上方に設けられ、エッジ部を有するカソード電極と、
（ハ）少なくともカソード電極上に形成された絶縁層と、
（ニ）絶縁層上に設けられたゲート電極と、
（ホ）少なくともゲート電極及び絶縁層を貫通する開口部、
から成り、
開口部の底部若しくは側壁に露出したカソード電極のエッジ部が電子放出部に相当することを特徴とする請求項４、請求項５及び請求項７のいずれか１項に記載の平面型表示装置。
【請求項１２】
第２パネルは、基板、蛍光体層及びアノード電極から成ることを特徴とする請求項１に記載の平面型表示装置。
【請求項１３】
アノード電極駆動回路を更に備え、
アノード電極遮断回路は、アノード電極とアノード電極駆動回路との間に設けられ、電子放出部と電子照射面との間に放電が生じたときに動作することを特徴とする請求項１２に記載の平面型表示装置。
【請求項１４】
電子放出部を有する第１パネルと、蛍光体層及びアノード電極から成る電子照射面を有する第２パネルと、アノード電極を駆動するためのアノード電極駆動回路とを具備する平面型表示装置であって、
アノード電極遮断回路は、アノード電極とアノード電極駆動回路との間に設けられ、電子放出部と電子照射面との間に放電が生じたときに動作することを特徴とする平面型表示装置。
【請求項１５】
電子放出部と電子照射面との間に放電が生じていない場合には、アノード電極遮断回路は不動作状態にあり、電子放出部と電子照射面との間に放電が生じたとき、アノード電極遮断回路が動作することを特徴とする請求項１４に記載の平面型表示装置。
【請求項１６】
電子放出部と電子照射面との間の放電に起因してアノード電極とアノード電極駆動回路との間を流れる電流によりアノード電極遮断回路が動作することを特徴とする請求項１４又は請求項１５に記載の平面型表示装置。
【請求項１７】
電子放出部を有する第１パネルと、電子照射面を有する第２パネルと、電子放出部を駆動するための電子放出部駆動回路と、電子放出部と電子照射面との間に配設されたシールド部材と、シールド部材に電圧を印加するためのシールド部材印加手段を具備する平面型表示装置であって、
シールド部材遮断回路は、シールド部材とシールド部材印加手段との間に設けられ、シールド部材と電子照射面との間に放電が生じたときに動作することを特徴とする平面型表示装置。
【請求項１８】
第２パネルは、基板、蛍光体層及びアノード電極から成ることを特徴とする請求項１７に記載の平面型表示装置。
【請求項１９】
アノード電極駆動回路を更に備え、
アノード電極遮断回路は、アノード電極とアノード電極駆動回路との間に設けられ、シールド部材と電子照射面との間に放電が生じたときに動作することを特徴とする請求項１７に記載の平面型表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば冷陰極電界電子放出表示装置といった平面型表示装置に関する。
【０００２】
【従来の技術】
現在主流の陰極線管（ＣＲＴ）に代わる画像表示装置として、平面型（フラットパネル形式）の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬＤ）、プラズマ表示装置（ＰＤＰ）を例示することができる。また、熱的励起によらず、固体から真空中に電子を放出することが可能な冷陰極電界電子放出型の表示装置、所謂フィールドエミッションディスプレイ（ＦＥＤ）も提案されており、画面の明るさ及び低消費電力の観点から注目を集めている。
【０００３】
冷陰極電界電子放出表示装置（以下、表示装置と略称する場合がある）の代表的な構成例を図８２に示し、図８３には、第１パネル１０及び第２パネル２０の一部分の模式的な分解斜視図を示す。この表示装置においては、第１パネル（カソードパネル）１０と第２パネル（アノードパネル）２０とが対向配置され、第１パネル１０と第２パネル２０とは、各々の周縁部において図示しない枠体を介して互いに接着され、両パネル１０，２０の間の閉鎖空間が真空空間とされている。第１パネル１０は、電子放出体として冷陰極電界電子放出素子（以下、電界放出素子と略称する場合がある）を、複数、備えている。図８２には、電界放出素子の一例として、円錐形の電子放出電極１６Ａから構成された電子放出部１６を有する、所謂スピント（Ｓｐｉｎｄｔ）型電界放出素子を示す。スピント型電界放出素子は、支持体１１上に形成されたストライプ状のカソード電極１２と、絶縁層１３と、絶縁層１３上に形成されたストライプ状のゲート電極１４と、ゲート電極１４及び絶縁層１３に設けられた開口部１５内に形成された円錐形の電子放出電極１６Ａとから構成されている。通常、所定の配列を有する所定数の電子放出電極１６Ａが、後述する蛍光体層２２の１つに対応付けられている。電子放出電極１６Ａには、カソード電極駆動回路３４からカソード電極１２を通じて相対的に負電圧（走査信号）が印加され、ゲート電極１４にはゲート電極駆動回路３１から相対的に正電圧（ビデオ信号）が印加される。これらの電圧印加によって生じた電界に応じて、電子放出電極１６Ａの先端から電子が量子トンネル効果に基づき放出される。尚、電界放出素子としては、上述のようなスピント型電界放出素子に限られず、所謂エッジ型や平面型等、他のタイプの電界放出素子が用いられる場合もある。
【０００４】
一方、第２パネル２０は、ガラス等から成る基板２１上にマトリクス状あるいはストライプ状に形成された複数の蛍光体層２２（蛍光体層２２Ｒ，２２Ｇ，２２Ｂ）と、蛍光体層２２の間を埋めるブラックマトリクス２３と、蛍光体層２２及びブラックマトリクス２３上の全面に形成されたアノード電極２４とから構成されている。アノード電極２４には、ゲート電極１４に印加される正電圧よりも高い正電圧がアノード電極駆動回路３７から印加され、アノード電極２４は、電子放出電極１６Ａから真空空間中へ放出された電子を蛍光体層２２に向かって誘導する役割を果たす。また、アノード電極２４は、蛍光体層２２を構成する蛍光体粒子をイオン等の粒子によるスパッタから保護すると共に、電子励起によって生じた蛍光体層２２の発光を基板２１側へ反射させ、基板２１の外側から観察される表示画面の輝度を向上させる機能も有する。アノード電極２４は、例えば、アルミニウム薄膜から構成されている。
【０００５】
一般に、カソード電極１２とゲート電極１４とは、これらの両電極１２，１４の射影像が互いに直交する方向に各々ストライプ状に形成されており、これらの両電極１２，１４の射影像が重複する重複領域（単色表示装置の１画素分の領域、あるいは又、カラー表示装置の１画素を構成する３つのサブピクセルの内の１つのサブピクセル分の領域に相当する）に、通常、複数の電界放出素子が配列されている。更に、かかる重複領域が、第１パネル１０の有効領域（実際の表示画面として機能する領域）内に２次元マトリクス状に配列されている。１画素は、第１パネル１０側のカソード電極１２とゲート電極１４との重複領域に所定数配列された電界放出素子の一群と、これらの電界放出素子の一群に対面した第２パネル２０側の蛍光体層２２とによって構成されている。有効領域には、かかる画素が、例えば数十万〜数百万個ものオーダーにて配列されている。
【０００６】
【発明が解決しようとする課題】
第１パネル１０と第２パネル２０との間のギャップは０．１ｍｍ〜１ｍｍ程度である。第２パネル２０のアノード電極２４には高電圧（例えば、５ｋＶ）が印加される。このような表示装置においては、第１パネル１０に設けられたゲート電極１４と第２パネル２０に設けられたアノード電極２４との間で放電が発生することがあり、画像表示の品質が著しく損なわれる虞がある。真空空間中における放電の発生機構においては、先ず、強電界下における電子放出電極１６Ａからの電子やイオンの放出が放電のトリガーとなり、アノード電極駆動回路３７からアノード電極２４へエネルギーが供給されてアノード電極２４の温度が局所的に上昇し、アノード電極２４の内部の吸蔵ガスの放出、あるいはアノード電極２４を構成する材料そのものの蒸発が生じ、小規模な放電が大規模な放電（例えば、火花放電）へ成長すると考えられる。
【０００７】
表示装置において画像を表示する場合には、発光すべき画素を構成するゲート電極（選択ゲート電極と呼ぶ）に正の電圧ＶG-SL（例えば１６０ボルト）を印加する。一方、発光させない画素を構成するゲート電極（非選択ゲート電極と呼ぶ）には、電圧ＶG-NSL（例えば０ボルト）を印加する。また、発光すべき画素を構成するカソード電極（選択カソード電極と呼ぶ）に電圧ＶC-SL（輝度に応じて、例えば０ボルト以上、３０ボルト未満の電圧）を印加する。一方、発光させない画素を構成するカソード電極（非選択カソード電極と呼ぶ）に電圧ＶC-NSL（例えば３０ボルト）を印加する。従って、最も明るい画素におけるカソード電極１２とゲート電極１４との間の電位差は１６０ボルトであり、最も暗い画素におけるカソード電極１２とゲート電極１４との間の電位差は１３０ボルトである。この状態を、図８４の（Ａ）に模式的に示す。尚、ゲート電極１４に印加する電圧を「Ｖg」で表し、カソード電極１２に印加する電圧を「Ｖc」で表した。アノード電極２４の電圧は５ｋＶに保持されている。また、このような状態における選択ゲート電極と選択カソード電極の電位を図８５の（Ａ）に模式的に示す。尚、図８５及び図８６において、白三角印はカソード電極の電位の一例を示し、白丸印、黒丸印及び白四角印はゲート電極の電位の一例を示し、黒三角印はアノード電極の電位の一例を示す。
【０００８】
今、アノード電極２４とゲート電極１４との間で放電が生じ始めると、ゲート電極１４の電位は時間と共に上昇し、最終的には、アノード電極２４の電圧に近い電圧Ｖ”Gまで上昇する。ゲート電極１４の電位はゲート電極駆動回路３１に直ちに伝わり、ゲート電極駆動回路３１が損傷する可能性が生じる。また、ゲート電極１４の電位が時間と共に上昇する結果、カソード電極１２とゲート電極１４との間の電位差も増大し、電子放出電極１６Ａから過剰な電子放出電流が流れ、電子放出電極１６Ａとゲート電極１４との間、あるいは、電子放出電極１６Ａとアノード電極２４との間でも放電が生じ、ゲート電極１４や電子放出電極１６Ａの永久的な損傷の原因となる。更には、電位の上昇したゲート電極１４と電子放出電極１６Ａとの間の放電によって、カソード電極１２の電位も上昇し、かかる電位Ｖ”Cがカソード電極駆動回路３４に直ちに伝わり、カソード電極駆動回路３４が損傷する可能性が生じる。このような状態を、図８４の（Ｂ）に模式的に示す。更には、このような状態における選択ゲート電極と選択カソード電極の電位を図８５の（Ｂ）に模式的に示し、選択ゲート電極における電位の変化を模式的に図８６に示す。尚、図８５の（Ｂ）及び図８６において、ｔ0は放電開始からゲート電極の電位が上昇を開始するまでの経過時間（約２マイクロ秒）を示し、ｔ1はゲート電極の電位が約１７０ボルトとなったときの放電開始からの経過時間（約３マイクロ秒）を示し、ｔ2はゲート電極の電位が約２ｋＶとなったときの放電開始からの経過時間（約５マイクロ秒）を示す。
【０００９】
アノード電極２４とゲート電極１４との間の放電を抑制するには、放電のトリガーとなる電子やイオンの放出を抑制することが有効であるが、そのためには極めて厳密なパーティクル管理が必要となる。このような管理を第１パネルあるいはこれを用いた表示装置の製造プロセスにおいて実行することには、多大な技術的困難が伴う。
【００１０】
従って、本発明の目的は、画面の表示品質に劣化を生じさせるような、第１パネルと第２パネルとの間の放電の発生を確実に抑制することが可能な平面型表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記の目的を達成するための本発明の第１の態様に係る平面型表示装置は、電子放出部を有する第１パネルと、電子照射面を有する第２パネルと、電子放出部を駆動するための電子放出部駆動回路とを具備し、電子放出部と電子照射面との間の放電を防止するために、電子放出部と電子放出部駆動回路との間に電子放出部遮断回路が設けられていることを特徴とする。尚、本発明の平面型表示装置において、第１パネルと第２パネルとの間の閉鎖空間は真空空間となっている。第１パネルと第２パネルとは、各々の周縁部において、枠体を介して、あるいは、枠体を用いること無く、互いに接着されている。
【００１２】
本発明の第１の態様に係る平面型表示装置においては、電子放出部遮断回路には第１の所定の電位（ＶPD1）が印加され、電子放出部遮断回路に接続された電子放出部の部分の電位が電子放出部と電子照射面との間に放電によって第２の所定の電位（ＶPD2）となったとき、第１の所定の電位と第２の所定の電位の電位差（ＶPD2−ＶPD1）に応じて電子放出部遮断回路が動作することが好ましい。この場合、電子放出部駆動回路の破壊電圧をＶCOLAPSE、出力電圧の最大値をＶOUT-MAXとしたとき、｜ＶOUT-MAX−ＶPD1｜＜ＶCOLAPSEを満足することが、電子放出部駆動回路の破壊を防止するといった観点から望ましい。あるいは又、電子放出部駆動回路の破壊電流をＩCOLAPSE、電子放出部駆動回路と電子放出部との間の抵抗値をＲEMISSIONとしたとき、｜ＶOUT-MAX−ＶPD1｜＜ＲEMISSION・ＩCOLAPSEを満足することが、電子放出部駆動回路の破壊を防止するといった観点から望ましい。
【００１３】
本発明の第１の態様に係る平面型表示装置においては、第２パネルは、基板、蛍光体層及びアノード電極から成ることが好まし。そして、この場合、アノード電極駆動回路を更に備え、電子放出部と電子照射面との間の放電を防止するために、アノード電極とアノード電極駆動回路との間にアノード電極遮断回路が設けられている構成とすることが好ましい。アノード電極遮断回路の構成は、本発明の第２の態様に係る平面型表示装置におけるアノード電極遮断回路の構成と同様とすることができる。
【００１４】
上記の目的を達成するための本発明の第２の態様に係る平面型表示装置は、電子放出部を有する第１パネルと、蛍光体層及びアノード電極から成る電子照射面を有する第２パネルと、アノード電極を駆動するためのアノード電極駆動回路とを具備する平面型表示装置であって、
電子放出部と電子照射面との間の放電を防止するために、アノード電極とアノード電極駆動回路との間にアノード電極遮断回路が設けられていることを特徴とする。
【００１５】
本発明の第２の態様に係る平面型表示装置においては、電子放出部と電子照射面との間に放電が生じていない場合には、アノード電極遮断回路は不動作状態にあり、電子放出部と電子照射面との間に放電が生じたとき、アノード電極遮断回路が動作することが好ましい。また、電子放出部と電子照射面との間の放電に起因してアノード電極とアノード電極駆動回路との間を流れる電流によりアノード電極遮断回路が動作することが好ましい。
【００１６】
アノード電極は、有効領域を１枚のシート状の導電材料で被覆した形式のアノード電極としてもよいし、１又は複数の電子放出部、あるいは、１又は複数の画素に対応するアノード電極ユニットが集合した形式のアノード電極としてもよい。アノード電極が前者の構成の場合、アノード電極遮断回路を１つ設ければよい。一方、アノード電極が後者の構成の場合、アノード電極遮断回路をユニットの数だけ設ければよく、あるいは又、各アノード電極ユニットを１つの配線で接続し、この配線に１つのアノード電極遮断回路を接続してもよい。
【００１７】
上記の目的を達成するための本発明の第３の態様に係る平面型表示装置は、電子放出部を有する第１パネルと、電子照射面を有する第２パネルと、電子放出部を駆動するための電子放出部駆動回路と、電子放出部と電子照射面との間に配設されたシールド部材と、シールド部材に電圧を印加するためのシールド部材印加手段を具備する平面型表示装置であって、
シールド部材と電子照射面との間の放電を防止するために、シールド部材とシールド部材印加手段との間にシールド部材遮断回路が設けられていることを特徴とする。
【００１８】
本発明の第３の態様に係る平面型表示装置においては、シールド部材に対して、所謂収束電極としての機能を付与してもよい。シールド部材は、有効領域を１枚のシート状の導電材料で被覆した形式のシールド部材としてもよいし、１又は複数の電子放出部、あるいは、１又は複数の画素に対応するシールド部材ユニットが集合した形式のシールド部材としてもよい。シールド部材が前者の構成の場合、シールド部材遮断回路を１つ設ければよい。一方、シールド部材が後者の構成の場合、シールド部材遮断回路をユニットの数だけ設ければよく、あるいは又、各ユニットを１つの配線で接続し、この配線に１つのシールド部材遮断回路を接続してもよい。尚、収束電極とは、電子放出部から第２パネルの電子照射面へと向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の光学的クロストークの防止を可能とするための電極である。シールド部材を収束電極として機能させるためには、シールド部材印加手段から相対的な負電圧が印加される。シールド部材は、電子放出部と一体に設けてもよいし、電子放出部とは別個に設けてもよい。シールド部材には、電子放出部から放出された電子を通過させるための開口部を形成しておく必要があるが、かかる開口部は、１つの電子放出部に対応して１つ設けてもよいし、複数の電子放出部に対応して１つ設けてもよい。
【００１９】
本発明の第３の態様に係る平面型表示装置においては、第２パネルは、基板、蛍光体層及びアノード電極から成ることが好ましい。そして、この場合、アノード電極駆動回路を更に備え、電子放出部と電子照射面との間の放電を防止するために、アノード電極とアノード電極駆動回路との間にアノード電極遮断回路が設けられている構成とすることが好ましい。アノード電極遮断回路の構成は、本発明の第２の態様に係る平面型表示装置におけるアノード電極遮断回路の構成と同様とすることができる。あるいは又、本発明の第３の態様に係る平面型表示装置に、本発明の第１の態様に係る平面型表示装置における電子放出部遮断回路を組み込んでもよい。
【００２０】
本発明の第１の態様、第２の態様若しくは第３の態様に係る平面型表示装置（以下、これらの平面型表示装置を総称して、単に、本発明の平面型表示装置と呼ぶ場合がある）においては、ストライプ状のゲート電極と、ストライプ状のゲート電極の延びる方向とは異なる方向に延びるストライプ状のカソード電極とを有し、電子放出部は、ストライプ状のゲート電極の射影像と、ストライプ状のカソード電極の射影像の重複する重複領域に設けられており、電子放出部駆動回路は、ゲート電極に接続された第１の駆動回路と、カソード電極に接続された第２の駆動回路とから構成され、第１の駆動回路は電子放出部遮断回路を介してゲート電極に接続されている構成とすることができる。尚、このような構成を、便宜上、本発明の第１の構成に係る平面型表示装置と呼ぶ。
【００２１】
あるいは又、本発明の平面型表示装置においては、ストライプ状のゲート電極と、ストライプ状のゲート電極の延びる方向とは異なる方向に延びるストライプ状のカソード電極とを有し、電子放出部は、ストライプ状のゲート電極の射影像と、ストライプ状のカソード電極の射影像の重複する重複領域に設けられており、電子放出部駆動回路は、ゲート電極に接続された第１の駆動回路と、カソード電極に接続された第２の駆動回路とから構成され、第２の駆動回路は電子放出部遮断回路を介してカソード電極に接続されている構成とすることができる。尚、このような構成を、便宜上、本発明の第２の構成に係る平面型表示装置と呼ぶ。
【００２２】
本発明の第１の構成若しくは第２の構成に係る平面型表示装置にあっては、電子放出部と電子照射面との間に放電が生じていない場合には、電子放出部遮断回路は不動作状態にあり、電子放出部と電子照射面との間に放電が生じたとき、電子放出部遮断回路が動作する形態とすることが望ましい。
【００２３】
更には、本発明の平面型表示装置においては、ストライプ状のゲート電極と、ストライプ状のゲート電極の延びる方向とは異なる方向に延びるストライプ状のカソード電極とを有し、電子放出部は、ストライプ状のゲート電極の射影像と、ストライプ状のカソード電極の射影像の重複する重複領域に設けられており、電子放出部駆動回路は、ゲート電極に接続された第１の駆動回路と、カソード電極に接続された第２の駆動回路とから構成され、電子放出部遮断回路は、ゲート電極と第１の駆動回路との間に設けられた第１の遮断回路と、カソード電極と第２の駆動回路との間に設けられた第２の遮断回路とから構成されている構成とすることができる。尚、このような構成を、便宜上、本発明の第３の構成に係る平面型表示装置と呼ぶ。
【００２４】
本発明の第３の構成に係る平面型表示装置にあっては、電子放出部と電子照射面との間に放電が生じていない場合には、第１及び第２の遮断回路は不動作状態にあり、電子放出部と電子照射面との間に放電が生じたとき、第１の遮断回路が動作し、第１の遮断回路の動作に基づき第２の遮断回路が動作する形態とすることが望ましい。
【００２５】
本発明の第１の構成、第２の構成あるいは第３の構成に係る平面型表示装置において、第１パネルは複数の冷陰極電界電子放出素子を備え、
各冷陰極電界電子放出素子は、
（イ）支持体と、
（ロ）支持体上に設けられたカソード電極と、
（ハ）支持体及びカソード電極上に形成された絶縁層と、
（ニ）絶縁層上に設けられたゲート電極と、
（ホ）ゲート電極及び絶縁層を貫通する開口部と、
（ヘ）開口部の底部に位置するカソード電極の部分の上に設けられた電子放出電極、
から成り、
開口部の底部に露出した電子放出電極が電子放出部に相当する構造とすることができる。尚、このような構造を、便宜上、第１の構造を有する冷陰極電界電子放出素子と呼ぶ。かかる冷陰極電界電子放出素子の形式として、スピント型（円錐形の電子放出電極が、開口部の底部に位置するカソード電極の部分の上に設けられた冷陰極電界電子放出素子）、クラウン型（王冠状の電子放出電極が、開口部の底部に位置するカソード電極の部分の上に設けられた冷陰極電界電子放出素子）、扁平型（略平面の電子放出電極が、開口部の底部に位置するカソード電極の部分の上に設けられた冷陰極電界電子放出素子）を挙げることができる。
【００２６】
あるいは又、本発明の第１の構成、第２の構成あるいは第３の構成に係る平面型表示装置において、第１パネルは複数の冷陰極電界電子放出素子を備え、
各冷陰極電界電子放出素子は、
（イ）支持体と、
（ロ）支持体上に設けられたカソード電極と、
（ハ）支持体及びカソード電極上に形成された絶縁層と、
（ニ）絶縁層上に設けられたゲート電極と、
（ホ）ゲート電極及び絶縁層を貫通し、底部にカソード電極が露出した開口部、
から成り、
開口部の底部に露出したカソード電極の部分が電子放出部に相当する構造とすることができる。尚、このような構造を、便宜上、第２の構造を有する冷陰極電界電子放出素子と呼ぶ。かかる冷陰極電界電子放出素子の形式として、平坦なカソード電極の表面から電子を放出する平面型冷陰極電界電子放出素子、凹凸が形成されたカソード電極の表面の凸部から電子を放出するクレータ型冷陰極電界電子放出素子を挙げることができる。
【００２７】
更には、本発明の第１の構成、第２の構成あるいは第３の構成に係る平面型表示装置において、第１パネルは複数の冷陰極電界電子放出素子を備え、
各冷陰極電界電子放出素子は、
（イ）支持体と、
（ロ）支持体の上方に設けられ、エッジ部を有するカソード電極と、
（ハ）少なくともカソード電極上に形成された絶縁層と、
（ニ）絶縁層上に設けられたゲート電極と、
（ホ）少なくともゲート電極及び絶縁層を貫通する開口部、
から成り、
開口部の底部若しくは側壁に露出したカソード電極のエッジ部が電子放出部に相当する構造とすることができる。尚、このような構造を、便宜上、第３の構造を有する冷陰極電界電子放出素子、あるいはエッジ型冷陰極電界電子放出素子と呼ぶ。
【００２８】
更には、本発明の第１の構成、第２の構成あるいは第３の構成に係る平面型表示装置において、第１パネルは複数の冷陰極電界電子放出素子を備え、
各冷陰極電界電子放出素子は、
（イ）支持体上に配設された、絶縁材料から成る帯状のスペーサ、
（ロ）複数の開口部が形成された帯状材料層から成るゲート電極、並びに、
（ハ）電子放出部、
から成り、
スペーサの頂面に接するように、且つ、電子放出部の上方に開口部が位置するように帯状材料層が張架された構造とすることもできる。尚、このような構造を、便宜上、第４の構造を有する冷陰極電界電子放出素子と呼ぶ。第４の構造を有する冷陰極電界電子放出素子における電子放出部として、第１の構造〜第３の構造を有する冷陰極電界電子放出素子における各種電子放出電極や電子放出部を適用することができる。
【００２９】
電子放出部を駆動するための電子放出部駆動回路、第１の駆動回路、第２の駆動回路は、周知の構成の回路とすればよい。また、アノード電極駆動回路、シールド部材印加手段も、周知の構成の回路とすればよい。
【００３０】
本発明の第１の態様に係る平面型表示装置における電子放出部遮断回路、第１の遮断回路、第２の遮断回路、本発明の第３の態様に係る平面型表示装置におけるシールド部材遮断回路は、これらの構成に応じて、例えば、ＭＯＳ型ＦＥＴ（電界効果型トランジスタ）、ＭＯＳ型ＦＥＴとダイオードとの組合せ、ＮチャネルＭＯＳ型とＰチャネルＭＯＳ型ＦＥＴとの組合せ、ＮチャネルＭＯＳ型とＰチャネルＭＯＳ型ＦＥＴとダイオードとの組合せ、ＴＦＴ（薄膜トランジスタ）、ＴＦＴとダイオードとの組合せ、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとの組合せ、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとダイオードとの組合せ、これらと抵抗素子との組合せ等とすればよい。ＴＦＴとしては、ボトムゲート型、トップゲート型を挙げることができる。
【００３１】
あるいは又、本発明の第１の態様に係る平面型表示装置における電子放出部遮断回路、第１の遮断回路、第２の遮断回路、本発明の第３の態様に係る平面型表示装置におけるシールド部材遮断回路として、放電管やツェナーダイオードを挙げることができる。尚、放電管やツェナーダイオードが導通状態となるための電位差は、これらの誤動作を防止するために、放電管やツェナーダイオードが接続された駆動回路の出力電圧の最大値と第１の所定の電位（ＶPD1）との電位差よりも大きく、しかも、放電管やツェナーダイオードが接続された駆動回路の出力電圧の最小値と第１の所定の電位（ＶPD1）との電位差よりも大きいことが好ましい。
【００３２】
本発明の第２の態様に係る平面型表示装置におけるアノード電極遮断回路として、ＭＯＳ型ＦＥＴと抵抗素子との組合せを例示することができる。
【００３３】
電子放出部遮断回路、第１の遮断回路、第２の遮断回路、シールド部材遮断回路を、例えば、第１パネル内に組み込んでもよいし、電子放出部駆動回路、第１の駆動回路、第２の駆動回路、シールド部材印加手段内に組み込んでもよい。電子放出部遮断回路、第１の遮断回路、第２の遮断回路、シールド部材遮断回路を第１パネル内に組み込む場合、電子放出部遮断回路、第１の遮断回路、第２の遮断回路、シールド部材遮断回路を、無効領域（実際の表示画面として機能する有効領域の外側の領域であって、真空空間内の領域）内に配設してもよいし、枠体の外側に配設してもよい。
【００３４】
アノード電極遮断回路、シールド部材遮断回路を、例えば、第２パネル内に組み込んでもよいし、アノード電極遮断回路をアノード電極駆動回路内に組み込んでもよい。アノード電極遮断回路を第２パネル内に組み込む場合、アノード電極遮断回路を、無効領域内に配設してもよいし、枠体の外側に配設してもよい。
【００３５】
本発明の平面型表示装置における電子放出部遮断回路、第１の遮断回路、第２の遮断回路、アノード電極遮断回路、あるいはシールド部材遮断回路には、一旦、それら動作が開始したならば一定時間は動作し続けるようにするために、一種のタイマーが備えられていてもよい。かかるタイマーとして、マルチバイブレータを例示することができる。
【００３６】
第１の構造、第２の構造若しくは第３の構造を有する冷陰極電界電子放出素子におけるゲート電極を構成する材料として、あるいは又、シールド部材を構成する材料として、タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、鉄（Ｆｅ）、白金（Ｐｔ）及び亜鉛（Ｚｎ）から成る群から選択された少なくとも１種類の金属；これらの金属元素を含む合金あるいは化合物（例えばＴｉＮ等の窒化物や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシリサイド）；あるいはシリコン（Ｓｉ）等の半導体；ＩＴＯ（インジウム錫酸化物）、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。ゲート電極を作製するには、ＣＶＤ法、スパッタリング法、蒸着法、イオンプレーティング法、電解メッキ法、無電解メッキ法、スクリーン印刷法、レーザーアブレーション法、ゾル−ゲル法等の公知の薄膜形成技術により、上述の構成材料から成る薄膜を絶縁層上に形成する。尚、薄膜を絶縁層の全面に形成した場合には、公知のパターニング技術を用いて薄膜をパターニングし、ストライプ状のゲート電極を形成する。ストライプ状のゲート電極の形成後、ゲート電極に開口部を形成してもよいし、ストライプ状のゲート電極の形成と同時に、ゲート電極に開口部を形成してもよい。また、ゲート電極用導電材料層を形成する前の絶縁層上に予めレジストパターンを形成しておけば、リフトオフ法によるゲート電極の形成が可能である。更には、ゲート電極の形状に応じた開口部を有するマスクを用いて蒸着を行ったり、かかる開口部を有するスクリーンを用いてスクリーン印刷を行えば、成膜後のパターニングは不要となる。また、開口部を有する帯状材料層を予め作製しておき、かかる帯状材料層をスペーサ上に固定することによって、ゲート電極を設けることもでき、これによって第４の構造の冷陰極電界電子放出素子を得ることができる。
【００３７】
スピント型冷陰極電界電子放出素子から成る第１の構造を有する冷陰極電界電子放出素子にあっては、電子放出電極を構成する材料として、タングステン、タングステン合金、モリブデン、モリブデン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム及びクロム合金、不純物を含有するシリコン（ポリシリコンやアモルファスシリコン）から成る群から選択された少なくとも１種類の材料を挙げることができる。
【００３８】
クラウン型冷陰極電界電子放出素子から成る第１の構造を有する冷陰極電界電子放出素子にあっては、電子放出電極を構成する材料として、導電性粒子、あるいは、導電性粒子とバインダの組合せを挙げることができる。導電性粒子として、黒鉛等のカーボン系材料；タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）等の高融点金属；あるいはＩＴＯ（インジウム錫酸化物）等の透明導電材料を挙げることができる。バインダとして、例えば水ガラスといったガラスや汎用樹脂を使用することができる。汎用樹脂として、塩化ビニル系樹脂、ポリオレフィン系樹脂、ポリアミド系樹脂、セルロースエステル系樹脂、フッ素系樹脂等の熱可塑性樹脂や、エポキシ系樹脂、アクリル系樹脂、ポリエステル系樹脂等の熱硬化性樹脂を例示することができる。電子放出効率の向上のためには、導電性粒子の粒径が電子放出電極の寸法に比べて十分に小さいことが好ましい。導電性粒子の形状は、球形、多面体、板状、針状、柱状、不定形等、特に限定されないが、導電性粒子の露出部が鋭い突起となり得るような形状であることが好ましい。寸法や形状の異なる導電性粒子を混合して使用してもよい。
【００３９】
扁平型冷陰極電界電子放出素子から成る第１の構造を有する冷陰極電界電子放出素子にあっては、電子放出電極を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。冷陰極電界電子放出素子におけるカソード電極を構成する代表的な材料として、タングステン（Φ＝４．５５ｅＶ）、ニオブ（Φ＝４．０２〜４．８７ｅＶ）、モリブデン（Φ＝４．５３〜４．９５ｅＶ）、アルミニウム（Φ＝４．２８ｅＶ）、銅（Φ＝４．６ｅＶ）、タンタル（Φ＝４．３ｅＶ）、クロム（Φ＝４．５ｅＶ）、シリコン（Φ＝４．９ｅＶ）を例示することができる。電子放出電極は、これらの材料よりも小さな仕事関数Φを有していることが好ましく、その値は概ね３ｅＶ以下であることが好ましい。かかる材料として、炭素（Φ＜１ｅＶ）、セシウム（Φ＝２．１４ｅＶ）、ＬａＢ6（Φ＝２．６６〜２．７６ｅＶ）、ＢａＯ（Φ＝１．６〜２．７ｅＶ）、ＳｒＯ（Φ＝１．２５〜１．６ｅＶ）、Ｙ2Ｏ3（Φ＝２．０ｅＶ）、ＣａＯ（Φ＝１．６〜１．８６ｅＶ）、ＢａＳ（Φ＝２．０５ｅＶ）、ＴｉＮ（Φ＝２．９２ｅＶ）、ＺｒＮ（Φ＝２．９２ｅＶ）を例示することができる。仕事関数Φが２ｅＶ以下である材料から電子放出電極を構成することが、一層好ましい。尚、電子放出電極を構成する材料は、必ずしも導電性を備えている必要はない。
【００４０】
特に好ましい電子放出電極の構成材料として、炭素、より具体的にはダイヤモンド、中でもアモルファスダイヤモンドを挙げることができる。電子放出電極をアモルファスダイヤモンドから構成する場合、５×１０7Ｖ／ｍ以下の電界強度にて、平面型表示装置に必要な放出電子電流密度を得ることができる。また、アモルファスダイヤモンドは電気抵抗体であるため、各電子放出電極から得られる放出電子電流を均一化することができ、よって、平面型表示装置に組み込まれた場合の輝度ばらつきの抑制が可能となる。更に、アモルファスダイヤモンドは、平面型表示装置内の残留ガスのイオンによるスパッタ作用に対して極めて高い耐性を有するので、冷陰極電界電子放出素子の長寿命化を図ることができる。
【００４１】
あるいは又、扁平型冷陰極電界電子放出素子から成る第１の構造を有する冷陰極電界電子放出素子にあっては、電子放出電極を構成する材料として、かかる材料の２次電子利得δがカソード電極を構成する導電性材料の２次電子利得δよりも大きくなるような材料から適宜選択してもよい。即ち、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、コバルト（Ｃｏ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、タンタル（Ｔａ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）等の金属；シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等の半導体；炭素やダイヤモンド等の無機単体；及び酸化アルミニウム（Ａｌ2Ｏ3）、酸化バリウム（ＢａＯ）、酸化ベリリウム（ＢｅＯ）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）、酸化錫（ＳｎＯ2）、フッ化バリウム（ＢａＦ2）、フッ化カルシウム（ＣａＦ2）等の化合物の中から、適宜選択することができる。尚、電子放出電極を構成する材料は、必ずしも導電性を備えている必要はない。
【００４２】
第２の構造を有する冷陰極電界電子放出素子（平面型冷陰極電界電子放出素子あるいはクレータ型冷陰極電界電子放出素子）、若しくは第３の構造を有する冷陰極電界電子放出素子（エッジ型冷陰極電界電子放出素子）にあっては、電子放出部に相当するカソード電極を構成する材料として、タングステン（Ｗ）やタンタル（Ｔａ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）等の金属、あるいはこれらの合金や化合物（例えばＴｉＮ等の窒化物や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシリサイド）、あるいはダイヤモンド等の半導体、炭素薄膜を例示することができる。かかるカソード電極の厚さは、おおよそ０．０５〜０．５μｍ、好ましくは０．１〜０．３μｍの範囲とすることが望ましいが、かかる範囲に限定するものではない。カソード電極の形成方法として、例えば電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、ＣＶＤ法やイオンプレーティング法とエッチング法との組合せ、スクリーン印刷法、メッキ法等を挙げることができる。スクリーン印刷法やメッキ法によれば、直接、ストライプ状のカソード電極を形成することが可能である。
【００４３】
あるいは又、第２の構造（平面型冷陰極電界電子放出素子あるいはクレータ型冷陰極電界電子放出素子）、第３の構造を有する冷陰極電界電子放出素子（エッジ型冷陰極電界電子放出素子）、あるいは、扁平型冷陰極電界電子放出素子から成る第１の構造を有する冷陰極電界電子放出素子にあっては、カソード電極や電子放出電極を、導電性微粒子を分散させた導電性ペーストを用いて形成することもできる。導電性微粒子としては、グラファイト粉末；酸化バリウム粉末、酸化ストロンチウム粉末、金属粉末の少なくとも一種を混合したグラファイト粉末；窒素、リン、ホウ素、トリアゾール等の不純物を含むダイヤモンド粒子又はダイヤモンドライク・カーボン粉末；カーボン・ナノ・チューブ粉末；（Ｓｒ，Ｂａ，Ｃａ）ＣＯ3粉末；シリコン・カーバイド粉末を例示することができる。特に、導電性微粒子としてグラファイト粉末を選択することが、閾値電界の低減や電子放出部の耐久性の観点から好ましい。導電性微粒子の形状を、球状、鱗片状の他、任意の定形形状や不定形形状とすることができる。また、導電性微粒子の粒径は、カソード電極や電子放出電極の厚さやパターン幅以下であればよい。粒径が小さい方が、単位面積当たりの放出電子数を増大させることができるが、あまり小さ過ぎるとカソード電極や電子放出電極の導電性が劣化する虞がある。よって、好ましい粒径の範囲はおおよそ０．０１〜４．０μｍである。かかる導電性微粒子をガラス成分その他の適当なバインダと混合して導電性ペーストを調製し、この導電性ペースを用いてスクリーン印刷法により所望のパターンを形成した後、パターンを焼成することによって電子放出部として機能するカソード電極や電子放出電極を形成することができる。あるいは、スピンコーティング法とエッチング技術の組み合わせ、リフトオフ法により、電子放出部として機能するカソード電極や電子放出電極を形成することもできる。
【００４４】
また、スピント型冷陰極電界電子放出素子やクラウン型冷陰極電界電子放出素子から成る第１の構造を有する冷陰極電界電子放出素子にあっては、カソード電極を構成する材料として、タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等の金属；これらの金属元素を含む合金あるいは化合物（例えばＴｉＮ等の窒化物や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシリサイド）；シリコン（Ｓｉ）等の半導体；あるいはＩＴＯ（インジウム錫酸化物）を例示することができる。カソード電極の形成方法として、例えば電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、ＣＶＤ法やイオンプレーティング法とエッチング法との組合せ、スクリーン印刷法、メッキ法、リフトオフ法等を挙げることができる。スクリーン印刷法やメッキ法によれば、直接、ストライプ状のカソード電極を形成することが可能である。
【００４５】
第１の構成〜第３の構成に係る平面型表示装置、あるいは第１の構造〜第３の構造を有する冷陰極電界電子放出素子を備えた平面型表示装置を含む本発明の平面型表示装置において、第２パネルは、基板と蛍光体層とアノード電極とから成ることが好ましい。電子照射面は、第２パネルの構造に依るが、蛍光体層から構成され、あるいは又、アノード電極から構成される。
【００４６】
アノード電極の構成材料は、平面型表示装置の構成によって適宜選択すればよい。即ち、平面型表示装置が透過型（第２パネルが表示面に相当する）であって、且つ、基板上にアノード電極と蛍光体層がこの順に積層されている場合には、基板は元より、アノード電極自身も透明である必要があり、ＩＴＯ（インジウム錫酸化物）等の透明導電材料を用いる。一方、平面型表示装置が反射型（第１パネルが表示面に相当する）である場合、及び、透過型であっても基板上に蛍光体層とアノード電極とがこの順に積層されている場合には、ＩＴＯの他、カソード電極やゲート電極に関連して上述した材料を適宜選択して用いることができる。
【００４７】
蛍光体層を構成する蛍光体として、高速電子励起用蛍光体や低速電子励起用蛍光体を用いることができる。平面型表示装置が単色表示装置である場合、蛍光体層は特にパターニングされていなくともよい。また、平面型表示装置がカラー表示装置である場合、ストライプ状又はドット状にパターニングされた赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三原色に対応する蛍光体層を交互に配置することが好ましい。尚、パターニングされた蛍光体層間の隙間は、表示画面のコントラスト向上を目的としたブラックマトリクスで埋め込まれていてもよい。
【００４８】
アノード電極と蛍光体層の構成例として、（１）基板上に、アノード電極を形成し、アノード電極の上に蛍光体層を形成する構成、（２）基板上に、蛍光体層を形成し、蛍光体層上にアノード電極を形成する構成、を挙げることができる。尚、（１）の構成において、蛍光体層の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、（２）の構成において、アノード電極の上にメタルバック膜を形成してもよい。
【００４９】
ストライプ状のゲート電極の射影像とストライプ状のカソード電極の射影像とが直交する方向に延びていることが、平面型表示装置の構造の簡素化の観点から好ましい。尚、ストライプ状のカソード電極とストライプ状のゲート電極の射影像が重複する重複領域（１画素分の領域あるいは１サブピクセル分の領域に相当する）に電子放出部（１又は複数の冷陰極電界電子放出素子）が設けられており、かかる重複領域が、第１パネルの有効領域（実際の表示画面として機能する領域）内に、通常、２次元マトリクス状に配列されている。
【００５０】
第１の構造〜第３の構造を有する冷陰極電界電子放出素子において、開口部の平面形状（支持体表面と平行な仮想平面で開口部を切断したときの形状）は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。開口部の形成は、例えば、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。ゲート電極に１つの開口部を設け、かかるゲート電極に設けられた１つの開口部と連通する１つの開口部を絶縁層に設け、かかる絶縁層に設けられた開口部内に１つあるいは複数の電子放出電極を設けてもよいし、ゲート電極に複数の開口部を設け、かかるゲート電極に設けられた複数の開口部と連通する１つの開口部を絶縁層に設け、かかる絶縁層に設けられた１つの開口部内に１つあるいは複数の電子放出電極を設けてもよい。
【００５１】
絶縁層の構成材料として、ＳｉＯ2、ＳｉＮ、ＳｉＯＮ、ＳＯＧ（スピンオングラス）、低融点ガラス、ガラスペーストを、単独あるいは適宜組み合わせて使用することができる。絶縁層の形成には、ＣＶＤ法、塗布法、スパッタリング法、スクリーン印刷法等の公知のプロセスが利用できる。
【００５２】
絶縁層を隔壁状に形成してもよい。この場合、隔壁状の絶縁層を、隣り合うストライプ状のカソード電極の間の領域、あるいは、複数のカソード電極を一群のカソード電極群としたとき、隣り合うカソード電極群の間の領域に形成すればよい。隔壁状の絶縁層を構成する材料として、従来公知の絶縁材料を使用することができ、例えば、広く用いられている低融点ガラスにアルミナ等の金属酸化物を混合した材料を用いることができる。隔壁状の絶縁層の形成方法として、スクリーン印刷法、サンドブラスト法、ドライフィルム法、感光法を例示することができる。ドライフィルム法とは、支持体上に感光性フィルムをラミネートし、露光及び現像によって隔壁状の絶縁層を形成すべき部位の感光性フィルムを除去し、除去によって生じた開口部に絶縁層材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口部に埋め込まれた隔壁形成用の絶縁層材料が残り、隔壁状の絶縁層となる。感光法とは、支持体上に感光性を有する隔壁形成用の絶縁層材料を形成し、露光及び現像によってこの絶縁層材料をパターニングした後、焼成を行う方法である。第４の構造を有する冷陰極電界電子放出素子における絶縁材料から成る帯状のスペーサも、同様の方法で形成することができる。
【００５３】
カソード電極と電子放出電極との間に抵抗体層を設けてもよい。あるいは又、カソード電極の表面あるいはそのエッジ部が電子放出部に相当している場合、カソード電極を導電材料層、抵抗体層、電子放出部に相当する電子放出層の３層構成としてもよい。抵抗体層を設けることによって、冷陰極電界電子放出素子の動作安定化、電子放出特性の均一化を図ることができる。抵抗体層を構成する材料として、シリコンカーバイド（ＳｉＣ）といったカーボン系材料、ＳｉＮ、アモルファスシリコン等の半導体材料、酸化ルテニウム（ＲｕＯ2）、酸化タンタル、窒化タンタル等の高融点金属酸化物を例示することができる。抵抗体層の形成方法として、スパッタリング法や、ＣＶＤ法やスクリーン印刷法を例示することができる。抵抗値は、概ね１×１０5〜１×１０7Ω、好ましくは数ＭΩとすればよい。
【００５４】
第１パネルを構成する支持体あるいは第２パネルを構成する基板は、少なくとも表面が絶縁性部材より構成されていればよく、ガラス基板、表面に絶縁膜が形成されたガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成された半導体基板を挙げることができる。
【００５５】
第１パネルと第２パネルとを周縁部において接合する場合、接合は接着層を用いて行ってもよいし、あるいはガラスやセラミックス等の絶縁剛性材料から成る枠体と接着層とを併用して行ってもよい。枠体と接着層とを併用する場合には、枠体の高さを適宜選択することにより、接着層のみを使用する場合に比べ、第１パネルと第２パネルとの間の対向距離をより長く設定することが可能である。尚、接着層の構成材料としては、フリットガラスが一般的であるが、融点が１２０〜４００゜Ｃ程度の所謂低融点金属材料を用いてもよい。かかる低融点金属材料としては、Ｉｎ（インジウム：融点１５７゜Ｃ）；インジウム−金系の低融点合金；Ｓｎ80Ａｇ20（融点２２０〜３７０゜Ｃ）、Ｓｎ95Ｃｕ5（融点２２７〜３７０゜Ｃ）等の錫（Ｓｎ）系高温はんだ；Ｐｂ97.5Ａｇ2.5（融点３０４゜Ｃ）、Ｐｂ94.5Ａｇ5.5（融点３０４〜３６５゜Ｃ）、Ｐｂ97.5Ａｇ1.5Ｓｎ1.0（融点３０９゜Ｃ）等の鉛（Ｐｂ）系高温はんだ；Ｚｎ95Ａｌ5（融点３８０゜Ｃ）等の亜鉛（Ｚｎ）系高温はんだ；Ｓｎ5Ｐｂ95（融点３００〜３１４゜Ｃ）、Ｓｎ2Ｐｂ98（融点３１６〜３２２゜Ｃ）等の錫−鉛系標準はんだ；Ａｕ88Ｇａ12（融点３８１゜Ｃ）等のろう材（以上の添字は全て原子％を表す）を例示することができる。
【００５６】
第１パネルと第２パネルと枠体の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第１段階で第１パネル又は第２パネルのいずれか一方と枠体とを接合し、第２段階で第１パネル又は第２パネルの他方と枠体とを接合してもよい。三者同時接合や第２段階における接合を高真空雰囲気中で行えば、第１パネルと第２パネルと枠体と接着層とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、第１パネルと第２パネルと枠体と接着層とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧／減圧のいずれであってもよく、また、雰囲気を構成する気体は、大気であっても、あるいは窒素ガスや周期律表０族に属するガス（例えばＡｒガス）を含む不活性ガスであってもよい。
【００５７】
接合後に排気を行う場合、排気は、第１パネル及び／又は第２パネルに予め接続されたチップ管を通じて行うことができる。チップ管は、典型的にはガラス管を用いて構成され、第１パネル及び／又は第２パネルの無効領域に設けられた貫通部の周囲に、フリットガラス又は上述の低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られる。尚、封じ切りを行う前に、平面型表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。
【００５８】
本発明の第１の態様に係る平面型表示装置においては、電子放出部と電子照射面との間の放電を防止するために、電子放出部と電子放出部駆動回路との間に電子放出部遮断回路が設けられているので、放電が生じた場合であっても、電子放出部と電子放出部駆動回路との電気的な接続は電子放出部遮断回路によって直ちに遮断される。また、本発明の第２の態様に係る平面型表示装置においては、電子放出部と電子照射面との間の放電を防止するために、アノード電極とアノード電極駆動回路との間にアノード電極遮断回路が設けられているので、放電が生じた場合であっても、アノード電極とアノード電極駆動回路との電気的な接続はアノード電極遮断回路によって直ちに遮断される。更には、本発明の第３の態様に係る平面型表示装置においては、シールド部材と電子照射面との間の放電を防止するために、シールド部材とシールド部材印加手段との間にシールド部材遮断回路が設けられているので、放電が生じた場合であっても、シールド部材とシールド部材印加手段との電気的な接続はシールド部材遮断回路によって直ちに遮断され、シールド部材印加手段、更には、電子放出部や電子放出部駆動回路に悪影響が生じることがない。
【００５９】
【発明の実施の形態】
以下、図面を参照して、発明の実施の形態に基づき本発明を説明する。尚、実施の形態１〜実施の形態６において、本発明の第１の態様に係る各構成の平面型表示装置（具体的には、冷陰極電界電子放出表示装置）を説明し、実施の形態７において、本発明の第２の態様に係る平面型表示装置（具体的には、冷陰極電界電子放出表示装置）を説明し、実施の形態８及び実施の形態９において、本発明の第３の形態に係る平面型表示装置（具体的には、冷陰極電界電子放出表示装置）を説明する。更には、実施の形態１０において、種々の冷陰極電界電子放出素子（以下、電界放出素子と略称する）の構造を説明する。
【００６０】
（実施の形態１）
実施の形態１は、本発明の第１の態様に係る平面型表示装置（具体的には、冷陰極電界電子放出表示装置）に関し、更には、第１の構成の平面型表示装置に関する。実施の形態１の平面型表示装置の概念図を図１に示し、模式的な一部端面図を図３に示す。この平面型表示装置は、電子放出部１６を有する第１パネル（カソードパネル）１０と、電子照射面を有する第２パネル（アノードパネル）２０と、電子放出部１６を駆動するための電子放出部駆動回路３１，３４とを具備し、電子放出部１６と電子照射面との間の放電を防止するために、電子放出部１６と電子放出部駆動回路との間に電子放出部遮断回路が設けられている。より具体的には、実施の形態１の平面型表示装置は、ストライプ状のゲート電極１４と、ストライプ状のゲート電極１４の延びる方向とは異なる方向に延びるストライプ状のカソード電極１２とを有し、電子放出部１６は、ストライプ状のゲート電極１４の射影像と、ストライプ状のカソード電極１２の射影像の重複する重複領域に位置している。電子放出部駆動回路は、ゲート電極１４に接続された第１の駆動回路３１と、カソード電極１２に接続された第２の駆動回路３４とから構成されている。そして、第１の駆動回路３１は、電子放出部遮断回路３２を介してゲート電極１４に接続されている。電子放出部１６あるいはスピント型電子放出電極１６Ａの構造の詳細については後述する。
【００６１】
第２パネル２０は、ガラス等から成る基板２１上にマトリクス状あるいはストライプ状に形成された複数の蛍光体層２２と、蛍光体層２２の間を埋めるブラックマトリクス２３と、蛍光体層２２及びブラックマトリクス２３上の全面に形成されたアノード電極２４とから構成されている。アノード電極２４には、ゲート電極１４に印加される正電圧よりも高い正電圧がアノード電極駆動回路３７から印加され、アノード電極２４は、電子放出電極１６Ａから真空空間中へ放出された電子を、蛍光体層２２に向かって誘導する役割を果たす。また、アノード電極２４は、蛍光体層２２を構成する蛍光体粒子をイオン等の粒子によるスパッタから保護すると共に、電子励起によって生じた蛍光体層２２の発光を基板２１側へ反射させ、基板２１の外側から観察される表示画面の輝度を向上させる機能も有する。アノード電極２４は、例えば、アルミニウム薄膜から構成されている。
【００６２】
電子放出部遮断回路３２は、電子放出部１６と電子照射面（具体的には、アノード電極２４）との間に放電が生じていない場合には不動作状態にあり、電子放出部１６と電子照射面との間に放電が生じたとき、動作する。具体的には、電子放出部遮断回路３２は、Ｎチャネル型のボトムゲート型ＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）と、共通線３３と、抵抗素子（抵抗Ｒ）から構成されている。ここで、抵抗Ｒの一端は、共通線３３に接続され、他端は接地されている。各電子放出部遮断回路３２を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）の一方のソース／ドレイン領域及びゲート領域は、第１の駆動回路３１とゲート電極１４との間に接続されており、他方のソース／ドレイン領域は共通線３３及び抵抗Ｒを介して接地されている。電子放出部遮断回路３２は、更に、ダイオード（Ｄ11，Ｄ21，Ｄ31・・・）から構成され、かかるダイオード（Ｄ11，Ｄ21，Ｄ31・・・）が、ＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）のゲート領域と第１の駆動回路（ゲート電極駆動回路）３１との間に配設されている。また、カソード電極１２は第２の駆動回路（カソード電極駆動回路）３４に接続されており、カソード電極１２と第２の駆動回路３４との間には、ダイオード（Ｄ12，Ｄ22，Ｄ32・・・）が配設されている。各電子放出部遮断回路３２を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）は、それらのゲート領域の電位がＶGボトル以下（例えば１６０ボルト以下）では完全に非導通状態であり、Ｖ’Gボトル以上（例えば１７０ボルト以上）で完全に導通状態となる。尚、ＶGボトルを越え、Ｖ’Gボトル未満では不完全な導通状態となる。
【００６３】
平面型表示装置において画像を表示する場合には、発光すべき画素を構成する選択ゲート電極に正の電圧ＶG-SL（例えば１６０ボルト）を印加する。一方、発光させない画素を構成する非選択ゲート電極には、電圧ＶG-NSL（例えば０ボルト）を印加する。また、発光すべき画素を構成する選択カソード電極に電圧ＶC-SL（輝度に応じて、例えば０ボルト以上、３０ボルト未満の電圧）を印加する。一方、発光させない画素を構成する非選択カソード電極に電圧ＶC-NSL（例えば３０ボルト）を印加する。この状態を模式的に図２の（Ａ）に示す。従って、最も明るい画素におけるカソード電極１２とゲート電極１４との間の電位差は１６０ボルトであり、最も暗い画素におけるカソード電極１２とゲート電極１４との間の電位差は１３０ボルトである。尚、図２において、ＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）を、単に「ＴＲ」で表示し、ダイオード（Ｄ11，Ｄ21，Ｄ31・・・）、ダイオード（Ｄ12，Ｄ22，Ｄ32・・・）を、それぞれ、単に「Ｄ1」、「Ｄ2」で表示した。また、ゲート電極１４、カソード電極１２に印加する電圧を、それぞれ、「Ｖg」、「Ｖc」で表した。
【００６４】
今、アノード電極２４とゲート電極１４との間で放電が生じ始めると、ゲート電極１４の電位は時間と共に上昇する。そして、ゲート電極１４の電位がＶ’G以上になると、かかるゲート電極１４に接続されている電子放出部遮断回路３２を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）が完全に導通状態となり、かかるゲート電極１４は抵抗Ｒを介して接地される。この状態を模式的に図２の（Ｂ）に示す。このような動作は、数マイクロ秒で完了する。その結果、平面型表示装置においては部分的に画面表示がなされなくなるが、第１の駆動回路（ゲート電極駆動回路）３１が損傷することを確実に回避することができる。また、カソード電極１２とゲート電極１４との間の電位差が減少し、ゲート電極１４や電子放出部１６の永久的な損傷が発生することもない。ゲート電極１４の電位が低下してＶG以下になると、電子放出部遮断回路３２を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）が完全に非導通状態となる。その結果、平面型表示装置の画面表示動作が自動的に復旧する。アノード電極２４とゲート電極１４との間での放電が無くなるまで、以上の動作が繰り返される。尚、電子放出部遮断回路３２を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）にタイマーを接続しておけば、一定の時間が経過するまで、電子放出部遮断回路３２を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）が完全に非導通状態となることを阻止することができ、一層確実にアノード電極２４とゲート電極１４との間での放電を無くすることができる。
【００６５】
図４に、実施の形態１の平面型表示装置の変形例を示す。この平面型表示装置においては、各電子放出部遮断回路３２を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）の他方のソース／ドレイン領域が抵抗（Ｒ1，Ｒ2，Ｒ3・・・）のそれぞれを介して接地されている点が、図１に示した平面型表示装置と相違する。その他の構成、構造は同一である。
【００６６】
図５に、図１に示した実施の形態１の平面型表示装置の変形例を示す。この平面型表示装置においては、電子放出部遮断回路３２を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）の他方のソース／ドレイン領域とゲート電極１４との間にダイオード（Ｄ13，Ｄ23，Ｄ33・・・）が配設されている点が、図１に示した平面型表示装置と相違する。その他の構成、構造は同一である。このように、ダイオード（Ｄ13，Ｄ23，Ｄ33・・・）を配設することによって、放電が生じていないゲート電極１４の電位もＶ’Gに上昇し、隣接するゲート電極１４の間の電位差によってゲート電極１４間に放電が発生することを防ぐことができる。
【００６７】
電子放出部遮断回路３２を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）やダイオード（Ｄ11，Ｄ21，Ｄ31・・・）等は、無効領域に公知のＴＦＴ製造技術及びダイオード製造技術に基づき形成することができる。ＴＦＴはボトムゲート型だけでなく、トップゲート型としてもよい。ＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）やダイオード（Ｄ11，Ｄ21，Ｄ31・・・）等を第１パネル上に形成した後、後述する電界放出素子を製造することが好ましい。尚、電子放出部遮断回路３２を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）やダイオード（Ｄ11，Ｄ21，Ｄ31・・・）等を、第１パネル１０と第２パネル２０が接合された部分よりも外側の領域（外周部と呼ぶ）の第１パネル１０上に形成してもよいし、無効領域と外周部とに適宜形成してもよい。あるいは又、電子放出部遮断回路３２を構成するトランジスタをＭＯＳ型ＦＥＴから構成してもよい。更には、電子放出部遮断回路３２を第１の駆動回路３１内に組み込んでもよい。以下に説明する実施の形態２あるいは実施の形態３における電子放出部遮断回路、第１の遮断回路、第２の遮断回路についても同様とすることができる。
【００６８】
（実施の形態２）
実施の形態２は、本発明の第１の態様に係る平面型表示装置に関し、更には、第２の構成の平面型表示装置に関する。実施の形態２の平面型表示装置の概念図を図６に示し、模式的な一部端面図を図８に示す。この平面型表示装置は、ストライプ状のゲート電極１４と、ストライプ状のゲート電極１４の延びる方向とは異なる方向に延びるストライプ状のカソード電極１２とを有し、電子放出部１６は、ストライプ状のゲート電極１４の射影像と、ストライプ状のカソード電極１２の射影像の重複する重複領域に位置している。電子放出部駆動回路は、ゲート電極１４に接続された第１の駆動回路３１と、カソード電極１２に接続された第２の駆動回路３４とから構成されている。そして、第２の駆動回路３４は、電子放出部遮断回路３５を介してカソード電極１２に接続されている。
【００６９】
第２パネル２０の構造は、実施の形態１にて説明した第２パネル２０と同様とすることができるので、詳細な説明は省略する。
【００７０】
電子放出部遮断回路３５は、電子放出部１６と電子照射面（具体的には、アノード電極２４）との間に放電が生じていない場合には不動作状態にあり、電子放出部１６と電子照射面との間に放電が生じたとき、動作する。具体的には、電子放出部遮断回路３５は、Ｎチャネル型のボトムゲート型ＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）から構成されている。各電子放出部遮断回路３５を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）の一方のソース／ドレイン領域及びゲート領域は、第２の駆動回路３４とカソード電極１２との間に接続されており、他方のソース／ドレイン領域は、共通線３６を介して所定の電位を有する電源Ｖdに接続されている。電子放出部遮断回路３５は、更に、ダイオード（Ｄ12，Ｄ22，Ｄ32・・・）から構成され、かかるダイオード（Ｄ12，Ｄ22，Ｄ32・・・）が電子放出部遮断回路３５を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）と第２の駆動回路（カソード電極駆動回路）３４との間に配設されている。また、ゲート電極１４は第１の駆動回路（ゲート電極駆動回路）３１に接続されており、ゲート電極１４と第１の駆動回路３１との間には、ダイオード（Ｄ11，Ｄ21，Ｄ31・・・）が配設されている。各電子放出部遮断回路３５を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）は、それらのゲート領域の電位がＶCボトル以下（但し、ＶC＞ＶC-NSL）では完全に非導通状態であり、Ｖ’Cボトル以上（但し、Ｖ’C＞ＶC）で完全に導通状態となる。尚、ＶCボトルを越え、Ｖ’Cボトル未満では不完全な導通状態となる。
【００７１】
平面型表示装置において画像を表示する場合には、発光すべき画素を構成する選択ゲート電極に正の電圧ＶG-SL（例えば１６０ボルト）を印加する。一方、発光させない画素を構成する非選択ゲート電極には、電圧ＶG-NSL（例えば０ボルト）を印加する。また、発光すべき画素を構成する選択カソード電極に電圧ＶC-SL（輝度に応じて、例えば０ボルト以上、３０ボルト未満の電圧）を印加する。一方、発光させない画素を構成する非選択カソード電極に電圧ＶC-NSL（例えば３０ボルト）を印加する。この状態を模式的に図７の（Ａ）に示す。従って、最も明るい画素におけるカソード電極１２とゲート電極１４との間の電位差は１６０ボルトであり、最も暗い画素におけるカソード電極１２とゲート電極１４との間の電位差は１３０ボルトである。尚、図７において、ＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）を、単に「ＴＲ」で表示し、ダイオード（Ｄ11，Ｄ21，Ｄ31・・・）、ダイオード（Ｄ12，Ｄ22，Ｄ32・・・）を、それぞれ、単に「Ｄ1」、「Ｄ2」で表示した。また、ゲート電極１４、カソード電極１２に印加する電圧を、それぞれ、「Ｖg」、「Ｖc」で表した。
【００７２】
今、アノード電極２４とゲート電極１４との間で放電が生じ始めると、ゲート電極１４の電位は時間と共に上昇する。しかしながら、ゲート電極１４と第１の駆動回路（ゲート電極駆動回路）３１との間にはダイオード（Ｄ11，Ｄ21，Ｄ31・・・）が配設されているので、第１の駆動回路３１に損傷が発生することを防止し得る。ゲート電極１４の電位が時間と共に上昇する結果、カソード電極１２にも放電が生じ、カソード電極１２の電位も増大する。ところで、カソード電極１２の電位がＶ’C以上になると、かかるカソード電極１２に接続されている電子放出部遮断回路３５を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）が完全に導通状態となり、カソード電極１２の電位がＶdボルトとなる。この状態を模式的に図７の（Ｂ）に示す。このような動作は、数マイクロ秒で完了する。その結果、平面型表示装置においては部分的に画面表示がなされなくなるが、第２の駆動回路（カソード電極駆動回路）３４が損傷することを確実に回避することができる。また、電子放出部１６の永久的な損傷が発生することも防止できる。そして、カソード電極１２の電位が低下してＶC以下になると、電子放出部遮断回路３５を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）が完全に非導通状態となる。その結果、平面型表示装置の画面表示動作が自動的に復旧する。アノード電極２４とカソード電極１２との間での放電が無くなるまで、以上の動作が繰り返される。尚、電子放出部遮断回路３５を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）にタイマーを接続しておけば、一定の時間が経過するまで、電子放出部遮断回路３５を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）が完全に非導通状態となることを阻止することができ、一層確実にアノード電極２４とカソード電極１２との間での放電を無くすることができる。
【００７３】
（実施の形態３）
実施の形態３は、本発明の第１の態様に係る平面型表示装置に関し、更には、第３の構成の平面型表示装置に関する。実施の形態３の平面型表示装置の概念図を図９に示し、模式的な一部端面図を図１１に示す。実施の形態３の平面型表示装置は、ストライプ状のゲート電極１４と、ストライプ状のゲート電極１４の延びる方向とは異なる方向に延びるストライプ状のカソード電極１２とを有し、電子放出部１６は、ストライプ状のゲート電極１４の射影像と、ストライプ状のカソード電極１２の射影像の重複する重複領域に位置している。そして、電子放出部駆動回路は、ゲート電極１４に接続された第１の駆動回路（ゲート電極駆動回路）３１と、カソード電極１２に接続された第２の駆動回路（カソード電極駆動回路）３４とから構成されている。また、電子放出部遮断回路は、ゲート電極１４と第１の駆動回路３１との間に設けられた第１の遮断回路３２Ａと、カソード電極１２と第２の駆動回路３４との間に設けられた第２の遮断回路３５Ａとから構成されている。
【００７４】
第２パネル２０の構造は、実施の形態１にて説明した第２パネル２０と同様とすることができるので、詳細な説明は省略する。
【００７５】
電子放出部１６と電子照射面との間に放電が生じていない場合には、第１及び第２の遮断回路３２Ａ，３５Ａは不動作状態にあり、電子放出部１６と電子照射面との間に放電が生じたとき、第１の遮断回路３２Ａが動作し、第１の遮断回路３２Ａの動作に基づき第２の遮断回路３５Ａが動作する。具体的には、第１の遮断回路３２Ａは、Ｎチャネル型のボトムゲート型ＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）から構成されている。尚、かかるＴＦＴを、第１のＴＦＴと呼ぶ。各第１の遮断回路３２Ａを構成するこれらの第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）の一方のソース／ドレイン領域及びゲート領域は、第１の駆動回路３１とゲート電極１４との間に接続されており、他方のソース／ドレイン領域は、電子放出部遮断回路を構成する共通線３３に接続されている。第１の遮断回路３２Ａは、更に、ダイオード（Ｄ11，Ｄ21，Ｄ31・・・）から構成され、かかるダイオード（Ｄ11，Ｄ21，Ｄ31・・・）が、第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）のゲート領域と第１の駆動回路（ゲート電極駆動回路）３１との間に配設されている。
【００７６】
一方、第２の遮断回路３５Ａは、Ｐチャネル型のボトムゲート型ＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・・）と、Ｎチャネル型のボトムゲート型ＴＦＴ（ＴＲ13，ＴＲ23，ＴＲ33・・・）から構成されている。尚、Ｐチャネル型のボトムゲート型ＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・・）を第２のＴＦＴと呼び、Ｎチャネル型のボトムゲート型ＴＦＴ（ＴＲ13，ＴＲ23，ＴＲ33・・・）を第３のＴＦＴと呼ぶ。各第２の遮断回路３５Ａを構成する第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・・）の一方のソース／ドレイン領域は、第２の駆動回路３４とカソード電極１２との間に接続されており、他方のソース／ドレイン領域及びゲート領域は共通線３３に接続され、しかも、電子放出部遮断回路を構成する抵抗（Ｒ1，Ｒ2，Ｒ3・・・）を介して接地されている。また、各第２の遮断回路３５Ａを構成する第３のＴＦＴ（ＴＲ13，ＴＲ23，ＴＲ33・・・）の一方のソース／ドレイン領域は、第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・・）の一方のソース／ドレイン領域に接続されており、他方のソース／ドレイン領域は第２の駆動回路３４に接続されており、第３のＴＦＴ（ＴＲ13，ＴＲ23，ＴＲ33・・・）のゲート領域は、第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・・）の他方のソース／ドレイン領域に接続されている。
【００７７】
第１の遮断回路３２Ａを構成する第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）、並びに、第２の遮断回路３５Ａを構成する第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・・）は、それらのゲート領域の電位がＶGボトル以下（例えば１６０ボルト以下）では完全に非導通状態であり、Ｖ’Gボトル以上（例えば１７０ボルト以上）で完全に導通状態となる。尚、ＶGボトルを越え、Ｖ’Gボトル未満では不完全な導通状態となる。一方、第２の遮断回路３５Ａを構成する第３のＴＦＴ（ＴＲ13，ＴＲ23，ＴＲ33・・・）は、それらのゲート領域の電位がＶCボトル以下（ＶG≧ＶCであり、例えば１５０ボルト以下）では完全に導通状態であり、Ｖ’Cボトル以上（Ｖ’G≧Ｖ’Cであり、例えば１６０ボルト以上）で完全に非導通状態となる。尚、ＶCボトルを越え、Ｖ’Cボトル未満では不完全な導通状態となる。
【００７８】
平面型表示装置において画像を表示する場合には、発光すべき画素を構成する選択ゲート電極に正の電圧ＶG-SL（例えば１６０ボルト）を印加する。一方、発光させない画素を構成する非選択ゲート電極には、電圧ＶG-NSL（例えば０ボルト）を印加する。また、発光すべき画素を構成する選択カソード電極に電圧ＶC-SL（輝度に応じて、例えば０ボルト以上、３０ボルト未満の電圧）を印加する。一方、発光させない画素を構成する非選択カソード電極に電圧ＶC-NSL（例えば３０ボルト）を印加する。この状態を模式的に図１０の（Ａ）に示す。従って、最も明るい画素におけるカソード電極１２とゲート電極１４との間の電位差は１６０ボルトであり、最も暗い画素におけるカソード電極１２とゲート電極１４との間の電位差は１３０ボルトである。尚、図１０において、第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）、第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・・）及び第３のＴＦＴ（ＴＲ13，ＴＲ23，ＴＲ33・・・）のそれぞれを、単に「ＴＲ1」、「ＴＲ2」、「ＴＲ3」で表示し、ダイオード（Ｄ1，Ｄ2，Ｄ3・・・）を、単に「Ｄ」で表示し、抵抗（Ｒ1，Ｒ2，Ｒ3・・・）を、単に「Ｒ」で表示した。また、ゲート電極１４、カソード電極１２に印加する電圧を、それぞれ、「Ｖg」、「Ｖc」で表した。
【００７９】
今、アノード電極２４とゲート電極１４との間で放電が生じ始めると、ゲート電極１４の電位は時間と共に上昇する。そして、ゲート電極１４の電位がＶ’G以上になると、かかるゲート電極１４に接続されている第１の遮断回路３２Ａを構成する第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）が完全に導通状態となり、共通線３３の電位もＶ’Gボルトとなる。その結果、共通線３３に接続されている第２の遮断回路３５Ａを構成する第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・・）の全ても完全に導通状態となる。一方、第２の遮断回路３５Ａを構成する第３のＴＦＴ（ＴＲ13，ＴＲ23，ＴＲ33・・・）は、完全に非導通状態となる。この状態を模式的に図１０の（Ｂ）に示す。このような動作は、数マイクロ秒で完了する。以上の結果として、平面型表示装置においては画面表示がなされなくなるが、第１の駆動回路（ゲート電極駆動回路）３１及び第２の駆動回路（カソード電極駆動回路）３４が損傷することを確実に回避することができる。また、カソード電極１２とゲート電極１４との間の電位差が増大することもなく、ゲート電極１４や電子放出部１６の永久的な損傷が発生することもない。そして、ゲート電極１４の電位が低下してＶG以下になると、第１の遮断回路３２Ａを構成する第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）が完全に非導通状態となり、その結果、第２の遮断回路３５Ａを構成する第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・・）も完全に非導通状態となり、第３のＴＦＴ（ＴＲ13，ＴＲ23，ＴＲ33・・・）が完全に導通状態となる。その結果、平面型表示装置の画面表示動作が自動的に復旧する。アノード電極２４とゲート電極１４との間での放電が無くなるまで、以上の動作が繰り返される。尚、第１の遮断回路３２Ａを構成する第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）にタイマーを接続しておけば、一定の時間が経過するまで、第１の遮断回路３２Ａを構成する第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）が完全に非導通状態となることを阻止することができ、一層確実にアノード電極２４とゲート電極１４との間での放電を無くすることができる。
【００８０】
図１２に、実施の形態３の平面型表示装置の変形例を示す。この平面型表示装置においては、各第１の遮断回路３２Ａを構成する第１のＴＦＴ（ＴＲ31，ＴＲ32，ＴＲ33・・・）の他方のソース／ドレイン領域とゲート電極１４との間にダイオード（Ｄ12，Ｄ22，Ｄ32・・・）が配設されている点が、図９に示した平面型表示装置と相違する。その他の構成、構造は同一である。このようにダイオード（Ｄ12，Ｄ22，Ｄ32・・・）を配設することによって、放電が生じていないゲート電極１４の電位もＶ’Gに上昇し、隣接するゲート電極１４の間の電位差によってゲート電極１４間に放電が発生することを防ぐことができる。
【００８１】
図１３に、実施の形態３の平面型表示装置の別の変形例を示す。この平面型表示装置においては、各第２の遮断回路３５Ａは、第２のＴＦＴ（ＴＲ21，ＴＲ22，ＴＲ32・・・）とダイオード（Ｄ12，Ｄ22，Ｄ32・・・）から構成されている。そして、第２のＴＦＴ（ＴＲ21，ＴＲ22，ＴＲ32・・・）の一方のソース／ドレイン領域はカソード電極１２に接続され、他方のソース／ドレイン領域はダイオード（Ｄ12，Ｄ22，Ｄ32・・・）の一端に接続されている。また、第２のＴＦＴ（ＴＲ21，ＴＲ22，ＴＲ32・・・）のゲート領域は共通線３３に接続されている。ダイオード（Ｄ12，Ｄ22，Ｄ32・・・）の他端は、第２の駆動回路３４に接続されている。
【００８２】
第１の遮断回路３２Ａを構成する第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）は、それらのゲート領域の電位がＶGボトル以下（例えば１６０ボルト以下）では完全に非導通状態であり、Ｖ’Gボトル以上（例えば１７０ボルト以上）で完全に導通状態となる。尚、ＶGボトルを越え、Ｖ’Gボトル未満では不完全な導通状態となる。一方、第２の遮断回路３５Ａを構成する第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・・）は、それらのゲート領域の電位がＶCボトル以下（ＶG≧ＶCであり、例えば１５０ボルト以下）では完全に導通状態であり、Ｖ’Cボトル以上（Ｖ’G≧Ｖ’Cであり、例えば１６０ボルト以上）で完全に非導通状態となる。尚、ＶCボトルを越え、Ｖ’Cボトル未満では不完全な導通状態となる。
【００８３】
今、アノード電極２４とゲート電極１４との間で放電が生じ始めると、ゲート電極１４の電位は時間と共に上昇する。そして、ゲート電極１４の電位がＶ’G以上になると、かかるゲート電極１４に接続されている第１の遮断回路３２Ａを構成する第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）が完全に導通状態となり、共通線３３の電位もＶ’Gボルトとなる。その結果、共通線３３に接続されている第２の遮断回路３５Ａを構成する第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・・）の全ては完全に非導通状態となる。以上の結果として、平面型表示装置においては画面表示がなされなくなるが、第１の駆動回路（ゲート電極駆動回路）３１及び第２の駆動回路（カソード電極駆動回路）３４が損傷することを確実に回避することができる。また、カソード電極１２とゲート電極１４との間の電位差が左程増大することもなく、ゲート電極１４や電子放出部１６の永久的な損傷が発生することもない。そして、ゲート電極１４の電位が低下してＶG以下になると、第１の遮断回路３２Ａを構成する第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）は完全に非導通状態となり、第２の遮断回路３５Ａを構成する第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・・）が完全に導通状態となる。その結果、平面型表示装置の画面表示動作が自動的に復旧する。アノード電極２４とゲート電極１４との間での放電が無くなるまで、以上の動作が繰り返される。尚、第１の遮断回路３２Ａを構成する第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）にタイマーを接続しておけば、一定の時間が経過するまで、第１の遮断回路３２Ａを構成する第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）が完全に非導通状態となることを阻止することができ、一層確実にアノード電極２４とゲート電極１４との間での放電を無くすることができる。
【００８４】
図１４に、図１３に示した実施の形態３の平面型表示装置の変形例を示す。この平面型表示装置においては、各第１の遮断回路３２Ａを構成する第１のＴＦＴ（ＴＲ31，ＴＲ32，ＴＲ33・・・）の他方のソース／ドレイン領域とゲート電極１４との間にダイオード（Ｄ13，Ｄ23，Ｄ33・・・）が配設されている点が、図１３に示した平面型表示装置と相違する。その他の構成、構造は同一である。このように、ダイオード（Ｄ13，Ｄ23，Ｄ33・・・）を配設することによって、放電が生じていないゲート電極１４の電位もＶ’Gに上昇し、隣接するゲート電極１４の間の電位差によってゲート電極１４間に放電が発生することを防ぐことができる。
【００８５】
（実施の形態４）
実施の形態４は、実施の形態１の平面型表示装置の変形に関する。
【００８６】
実施の形態１〜実施の形態３においては、放電が生じ始め、電子放出部遮断回路が動作するまでの時間を充分に短くするために、電子放出部遮断回路を構成する各種のトランジスタの動作速度は充分に速いことが必要とされる。また、トランジスタを配置する位置に依存して、充分に高い耐圧を有するトランジスタを使用する必要がある。
【００８７】
実施の形態４、あるいは、後述する実施の形態５及び実施の形態６においては、電子放出部遮断回路を放電管あるいはツェナーダイオードから構成することによって、電子放出部遮断回路の高速応答、高耐圧を容易に実現することができる。
【００８８】
図１５に、実施の形態４の平面型表示装置の概念図を示す。この平面型表示装置は、図１に示した実施の形態１の平面型表示装置の変形である。尚、模式的な一部端面図は図３に示したと同様である。
【００８９】
電子放出部遮断回路３２Ｂは、具体的には、放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）と、共通線３３から構成されている。各放電管ＤＣの一端は、第１の駆動回路３１とゲート電極１４との間に接続されており、他端は共通線３３に接続されている。電子放出部遮断回路３２Ｂを構成する放電管ＤＣには、共通線３３を介して第１の所定の電位（ＶPD1）が印加されている。そして、電子放出部遮断回路３２Ｂに接続された電子放出部の部分（ゲート電極１４）の電位が電子放出部と電子照射面との間に放電によって第２の所定の電位（ＶPD2）となったとき、第１の所定の電位と第２の所定の電位の電位差（ＶPD2−ＶPD1）に応じて電子放出部遮断回路３２Ｂを構成する放電管ＤＣが動作する。具体的には、共通線３３には第１の所定の電位（ＶPD1＝８０ボルト）が印加されている。また、作動電圧が９０ボルトの放電管ＤＣを使用した。従って、電子放出部遮断回路３２Ｂに接続された電子放出部の部分（ゲート電極１４）の電位が電子放出部と電子照射面との間に放電によって第２の所定の電位（ＶPD2，１６０ボルトを越え、例えば１７０ボルト）となったとき、電子放出部遮断回路３２Ｂを構成する放電管ＤＣが動作する。尚、放電管ＤＣが導通状態となるための電位差は、放電管ＤＣの誤動作を防止するといった観点から、放電管ＤＣが接続された第１の駆動回路３１の出力電圧の最大値と第１の所定の電位（ＶPD1）との電位差よりも大きく、しかも、放電管ＤＣが接続された第１の駆動回路３１の出力電圧の最小値と第１の所定の電位（ＶPD1）との電位差よりも大きいことが好ましい。
【００９０】
尚、電子放出部駆動回路である第１の駆動回路（ゲート電極駆動回路）３１の破壊電圧をＶCOLAPSE、第１の駆動回路（ゲート電極駆動回路）３１の出力電圧の最大値をＶOUT-MAXとしたとき、｜ＶOUT-MAX−ＶPD1｜＜ＶCOLAPSEを満足しており、あるいは又、電子放出部駆動回路である第１の駆動回路（ゲート電極駆動回路）３１の破壊電流をＩCOLAPSE、第１の駆動回路（ゲート電極駆動回路）３１とゲート電極１４との間の抵抗値をＲEMISSIONとしたとき、｜ＶOUT-MAX−ＶPD1｜＜ＲEMISSION・ＩCOLAPSEを満足している。これらを満足することによって、第１の所定の電位（ＶPD1）により第１の駆動回路（ゲート電極駆動回路）３１が破壊されることを防止し得る。
【００９１】
今、アノード電極２４とゲート電極１４との間で放電が生じ始めると、ゲート電極１４の電位は時間と共に上昇する。そして、ゲート電極１４の電位が第２の所定の電位（ＶPD2）以上になると、かかるゲート電極１４に接続されている電子放出部遮断回路３２Ｂを構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）が導通状態となり、共通線３３を介してゲート電極１４には第１の所定の電位（ＶPD1）が印加される。その結果、平面型表示装置においては部分的に画面表示がなされなくなるが、第１の駆動回路（ゲート電極駆動回路）３１が損傷することを確実に回避することができる。また、カソード電極１２とゲート電極１４との間の電位差が減少し、ゲート電極１４や電子放出部１６の永久的な損傷が発生することもない。ゲート電極１４の電位が低下してＶPD2未満になると、電子放出部遮断回路３２Ｂを構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）が完全に非導通状態となる。その結果、平面型表示装置の画面表示動作が自動的に復旧する。アノード電極２４とゲート電極１４との間での放電が無くなるまで、以上の動作が繰り返される。尚、電子放出部遮断回路３２Ｂを構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）にタイマーを接続しておけば、一定の時間が経過するまで、電子放出部遮断回路３２Ｂを構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）が完全に非導通状態となることを阻止することができ、一層確実にアノード電極２４とゲート電極１４との間での放電を無くすることができる。
【００９２】
図１６には、放電管の代わりにツェナーダイオードＴＤ（ＴＤ1，ＴＤ2，ＴＤ3・・・）から電子放出部遮断回路３２Ｂが構成された例を示す。尚、ツェナーダイオードＴＤが導通状態となるための電位差は、ツェナーダイオードＴＤの誤動作を防止するといった観点から、ツェナーダイオードＴＤが接続された第１の駆動回路３１の出力電圧の最大値と第１の所定の電位（ＶPD1）との電位差よりも大きく、しかも、ツェナーダイオードＴＤが接続された第１の駆動回路３１の出力電圧の最小値と第１の所定の電位（ＶPD1）との電位差よりも大きいことが好ましい。また、図５に示した実施の形態１の平面型表示装置の変形例と同様に、電子放出部遮断回路３２Ｂを構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）の他端とゲート電極１４との間にダイオード（Ｄ13，Ｄ23，Ｄ33・・・）を配設してもよい（図１７参照）。尚、図１７において、放電管ＤＣをツェナーダイオードＴＤに置き換えてもよい。このように、ダイオード（Ｄ13，Ｄ23，Ｄ33・・・）を配設することによって、放電が生じていないゲート電極１４の電位もＶPD1となり、隣接するゲート電極１４の間の電位差によってゲート電極１４間に放電が発生することを防ぐことができる。
【００９３】
電子放出部遮断回路３２Ｂを構成する放電管ＤＣやツェナーダイオードＴＤ（ＴＤ1，ＴＤ2，ＴＤ3・・・）を、第１パネル１０と第２パネル２０が接合された部分よりも外側の領域（外周部と呼ぶ）の第１パネル１０上に形成してもよいし、無効領域と外周部とに適宜形成してもよい。あるいは又、電子放出部遮断回路３２Ｂを第１の駆動回路３１内に組み込んでもよい。以下に説明する実施の形態５あるいは実施の形態６における電子放出部遮断回路、第１の遮断回路、第２の遮断回路についても同様とすることができる。
【００９４】
（実施の形態５）
実施の形態５は、実施の形態２の平面型表示装置の変形に関する。図１８に、実施の形態５の平面型表示装置の概念図を示す。この平面型表示装置は、図６に示した実施の形態２の平面型表示装置の変形である。尚、模式的な一部端面図は図８に示したと同様である。
【００９５】
電子放出部遮断回路３５Ｂは、電子放出部１６と電子照射面（具体的には、アノード電極２４）との間に放電が生じていない場合には不動作状態にあり、電子放出部１６と電子照射面との間に放電が生じたとき、動作する。具体的には、電子放出部遮断回路３５Ｂは、放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）から構成されている。各電子放出部遮断回路３５Ｂを構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）の一端は、第２の駆動回路３４とカソード電極１２との間に接続されており、他端は、共通線３６を介して第１の所定の電位ＶPD1を有する電源に接続されている。放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）の一端と第２の駆動回路３４との間には、ダイオード（Ｄ12，Ｄ22，Ｄ32・・・）が配設されている。また、ゲート電極１４は第１の駆動回路（ゲート電極駆動回路）３１に接続されており、ゲート電極１４と第１の駆動回路３１との間には、ダイオード（Ｄ11，Ｄ21，Ｄ31・・・）が配設されている。そして、電子放出部遮断回路３５Ｂに接続された電子放出部の部分（カソード電極１２）の電位が電子放出部と電子照射面との間に放電によって第２の所定の電位（ＶPD2）となったとき、第１の所定の電位と第２の所定の電位の電位差（ＶPD2−ＶPD1）に応じて電子放出部遮断回路３５Ｂを構成する放電管ＤＣが動作する。具体的には、共通線３６には第１の所定の電位（ＶPD1＝４０ボルト）が印加されている。また、作動電圧が８０ボルトの放電管ＤＣを使用した。従って、電子放出部遮断回路３５Ｂに接続された電子放出部の部分（カソード電極１２）の電位が電子放出部と電子照射面との間に放電によって第２の所定の電位（ＶPD2，１２０ボルトを越え、例えば１３０ボルト）となったとき、電子放出部遮断回路３５Ｂを構成する放電管ＤＣが動作する。
【００９６】
尚、電子放出部駆動回路である第２の駆動回路（カソード電極駆動回路）３４の破壊電圧をＶCOLAPSE、第２の駆動回路（カソード電極駆動回路）３４の出力電圧の最大値をＶOUT-MAXとしたとき、｜ＶOUT-MAX−ＶPD1｜＜ＶCOLAPSEを満足しており、あるいは又、電子放出部駆動回路である第２の駆動回路（カソード電極駆動回路）３４の破壊電流をＩCOLAPSE、第２の駆動回路（カソード電極駆動回路）３４とカソード電極１２との間の抵抗値をＲEMISSIONとしたとき、｜ＶOUT-MAX−ＶPD1｜＜ＲEMISSION・ＩCOLAPSEを満足している。これらを満足することによって、第１の所定の電位（ＶPD1）によって第２の駆動回路（カソード電極駆動回路）３４が破壊されることを防止し得る。
【００９７】
今、アノード電極２４とゲート電極１４との間で放電が生じ始めると、ゲート電極１４の電位は時間と共に上昇する。しかしながら、ゲート電極１４と第１の駆動回路（ゲート電極駆動回路）３１との間にはダイオード（Ｄ11，Ｄ21，Ｄ31・・・）が配設されているので、第１の駆動回路３１に損傷が発生することを防止し得る。ゲート電極１４の電位が時間と共に上昇する結果、カソード電極１２にも放電が生じ、カソード電極１２の電位も増大する。ところで、カソード電極１２の電位が第２の所定の電位ＶPD2以上になると、かかるカソード電極１２に接続されている電子放出部遮断回路３５Ｂを構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）が導通状態となり、カソード電極１２の電位がＶPD1ボルトとなる。その結果、平面型表示装置においては部分的に画面表示がなされなくなるが、第２の駆動回路（カソード電極駆動回路）３４が損傷することを確実に回避することができる。また、電子放出部１６の永久的な損傷が発生することも防止できる。そして、カソード電極１２の電位が低下してＶPD2未満になると、電子放出部遮断回路３５Ｂを構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）が非導通状態となる。その結果、平面型表示装置の画面表示動作が自動的に復旧する。アノード電極２４とカソード電極１２との間での放電が無くなるまで、以上の動作が繰り返される。尚、電子放出部遮断回路３５Ｂを構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）にタイマーを接続しておけば、一定の時間が経過するまで、電子放出部遮断回路３５Ｂを構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）が非導通状態となることを阻止することができ、一層確実にアノード電極２４とカソード電極１２との間での放電を無くすることができる。
【００９８】
図１９には、放電管の代わりにツェナーダイオードＴＤ（ＴＤ1，ＴＤ2，ＴＤ3・・・）から電子放出部遮断回路３２Ｂが構成された例を示す。
【００９９】
（実施の形態６）
実施の形態６は、実施の形態３の平面型表示装置の変形に関する。
【０１００】
図２０に、実施の形態６の平面型表示装置の概念図を示す。この平面型表示装置は、図９に示した実施の形態３の平面型表示装置の変形である。尚、模式的な一部端面図は図１１に示したと同様である。実施の形態６においては、電子放出部遮断回路は、第１の遮断回路３２Ｃと第２の遮断回路３５Ｃから構成されている。第１の遮断回路３２Ｃ、第２の遮断回路３５Ｃのそれぞれは、実施例４の電子放出部遮断回路３２Ｂ、電子放出部遮断回路３５Ｂのそれぞれと同様とすることができるので、詳細な説明は省略する。ここで、第１の遮断回路３２Ｃを構成する放電管ＤＣには第１の所定の電位が印加されており、第２の遮断回路３５Ｃを構成する放電管ＤＣには第１の所定の電位が印加されており、これらの第１の所定の電位は異なるので、第１の遮断回路３２Ｃを構成する放電管ＤＣに印加されている第１の所定の電位をＶPD1で表し、第２の遮断回路３５Ｃを構成する放電管ＤＣに印加されている第１の所定の電位をＶ’PD1で表した。尚、放電が生じているときのアノード電流、カソード電流の変化を模式的に図２１に示す。また、図２２には、放電管の代わりにツェナーダイオードＴＤ（ＴＤ11，ＴＤ21，ＴＤ31・・・、ＴＤ12，ＴＤ22，ＴＤ32・・・）からそれぞれの遮断回路３２Ｃ，３５Ｃが構成された例を示す。更には、図１２に示した実施の形態３の平面型表示装置の変形例と同様に、第１の遮断回路３２Ｃを構成する放電管ＤＣ（ＤＣ11，ＤＣ21，ＤＣ31・・・）の他端とゲート電極１４との間にダイオード（Ｄ13，Ｄ23，Ｄ33・・・）を配設してもよい（図２３参照）。このように、ダイオード（Ｄ13，Ｄ23，Ｄ33・・・）を配設することによって、放電が生じていないゲート電極１４の電位もＶPD1となり、隣接するゲート電極１４の間の電位差によってゲート電極１４間に放電が発生することを防ぐことができる。尚、図２３において、放電管ＤＣをツェナーダイオードＴＤに置き換えてもよい。
【０１０１】
尚、第１の所定の電位ＶPD1による第１の駆動回路３１の損傷発生、第１の所定の電位Ｖ’PD1による第２の駆動回路３４の損傷発生を防止するために、｜ＶPD1−Ｖ’PD1｜の値が、選択ゲート電極に印加する電圧をＶG-SL、選択カソード電極に印加する電圧の最低値をＶ’C-SLとしたとき、以下の式を満足することが好ましい。尚、αは、一種の安全係数であり、１を超え、例えば１０以下の任意の値である。
【０１０２】
［数１］
｜ＶPD1−Ｖ’PD1｜＜α｜ＶG-SL−Ｖ’C-SL｜
【０１０３】
（実施の形態７）
実施の形態７は、本発明の第２の態様に係る平面型表示装置（具体的には、冷陰極電界電子放出表示装置）に関する。  図２４に、実施の形態７の平面型表示装置の概念図を示す。この平面型表示装置の模式的な一部端面図は、アノード電極遮断回路３８の有無を除き、実質的に図３に示した実施の形態１の平面型表示装置と同様であるので、詳細な説明は省略する。また、第１パネル１０の構成は、従来の第１パネルの構成、あるいは、実施の形態１〜実施の形態６にて説明した各種の第１パネルの構成と同様とすることができるので、詳細な説明は省略する。
【０１０４】
実施の形態７の平面型表示装置は、電子放出部１６を有する第１パネル（カソードパネル）１０と、蛍光体層２２及びアノード電極２４から成る電子照射面を有する第２パネル（アノードパネル）２０と、アノード電極２４を駆動するためのアノード電極駆動回路３７とを具備し、電子放出部１６と電子照射面との間の放電を防止するために、アノード電極２４とアノード電極駆動回路３７との間にアノード電極遮断回路３８が設けられている。
【０１０５】
実施の形態７におけるアノード電極駆動回路３７は周知の回路構成とすることができる。平面型表示装置の動作時、アノード電極駆動回路３７からアノード電極２４に対して、例えば、直流５ｋＶの電圧（Ｖa）が印加される。図２４に示したアノード電極２４は、有効領域を１枚のシート状の導電材料で被覆した形式のアノード電極である。
【０１０６】
アノード電極遮断回路３８は、Ｎチャネル型ＭＯＳ型ＦＥＴ（ＴＲA）と、第１の抵抗素子ＲA1と、第２の抵抗素子ＲA2から構成されている。ＭＯＳ型ＦＥＴ（ＴＲA）の一方のソース／ドレイン領域は、第１の抵抗素子ＲA1を介してアノード電極２４に接続され、他方のソース／ドレイン領域はアノード電極駆動回路３７に接続されている。第２の抵抗素子ＲA2は、その一端がアノード電極２４に接続され、他端は接地されている。実施の形態７においては、第１の抵抗素子ＲA1の抵抗値を１００Ω、第２の抵抗素子ＲA2の抵抗値を５ＭΩとした。また、ＭＯＳ型ＦＥＴ（ＴＲA）のゲート領域は、ＭＯＳ型ＦＥＴ駆動用電源Ｖ0（例えば、２ボルト）の一端に接続され、ＭＯＳ型ＦＥＴ駆動用電源Ｖ0の他端はアノード電極２４に接続されている。ＭＯＳ型ＦＥＴ（ＴＲA）は、ゲート領域に２ボルト以上の電圧が印加されている場合、導通状態となり、１ボルト以下では非導通状態になるものを使用する。尚、アノード電極駆動回路３７とアノード電極遮断回路３８との間には、過電流が流れることを防止するための高抵抗素子（図示せず）を配してもよい。
【０１０７】
今、平面型表示装置が通常の動作を行っている場合のアノード電流を１ｍＡとする。このとき、第１の抵抗素子ＲA1の両端には０．１ボルトの電位差が生じているに過ぎず、ゲート領域と一方のソース／ドレイン領域との間の電位差も１．９ボルトであり、ＭＯＳ型ＦＥＴ（ＴＲA）は導通状態にある。即ち、アノード電極２４とアノード電極駆動回路３７とは、アノード電極遮断回路３８を介して電気的に接続されている。
【０１０８】
アノード電極２４からの放電が生じ、放電電流が１０ｍＡになったとする。このとき、第１の抵抗素子ＲA1の両端の電位差は１ボルトとなり、ゲート領域と一方のソース／ドレイン領域との間の電位差は１．０ボルトとなる。その結果、ＭＯＳ型ＦＥＴ（ＴＲA）は非導通状態となる。即ち、アノード電極２４とアノード電極駆動回路３７とは、アノード電極遮断回路３８の動作によって電気的に非接続状態となる。しかも、電子放出部１６と電子照射面（具体的には、アノード電極２４）との間の放電に起因してアノード電極２４とアノード電極駆動回路３７との間を流れる電流によりアノード電極遮断回路３８が動作する。アノード電極２４は第２の抵抗素子ＲA2を介して接地されているので、アノード電極２４の電位は、５ｋＶから０ボルトに向かって、例えば数百ボルトまで低下する。以上の結果として、アノード電極２４と電子放出部１６との間の電位差が少なくなり、放電が停止する。アノード電極２４と電子放出部１６との間での放電が無くなるまで、以上の動作が繰り返される。
【０１０９】
尚、第２の抵抗素子ＲA2は、場合によっては省略することもできる。ＭＯＳ型ＦＥＴ（ＴＲA）は完全に非導通状態となるわけではなく、実際には、非導通状態にあってもリーク電流が存在する。従って、ＭＯＳ型ＦＥＴ（ＴＲA）が非導通状態となったとき、アノード電極２４の電位は、リーク電流の影響を受けて、５ｋＶから２〜３ｋＶに低下する。このようなアノード電極２４の電位の低下であっても、放電が停止するには充分な電位低下である。
【０１１０】
また、アノード電極を、１又は複数の電子放出部、あるいは、１又は複数の画素に対応するアノード電極ユニット（２４1，２４2，２４3・・・）が集合した形式のアノード電極から構成し、アノード電極ユニット（２４1，２４2，２４3・・・）の全てを、１つの配線を介してアノード電極遮断回路３８へ接続してもよい。
【０１１１】
図２５には、図２４に示した平面型表示装置の変形例を示す。この平面型表示装置においては、アノード電極は、１又は複数、あるいは、１又は複数の画素の電子放出部に対応するアノード電極ユニット（２４1，２４2，２４3・・・）が集合した形式のアノード電極である。アノード電極遮断回路３８Ａはアノード電極ユニット（２４1，２４2，２４3・・・）の数だけ設けられている。アノード電極遮断回路３８Ａの構成は、図２４に示したアノード電極遮断回路３８と同様とすることができるので、詳細な説明は省略する。
【０１１２】
図２６には、図２５に示した平面型表示装置の変形例を示す。この平面型表示装置においては、それぞれのアノード電極遮断回路３８Ａを構成するＭＯＳ型ＦＥＴ駆動用電源Ｖ0が共通化されている。即ち、それぞれのアノード電極遮断回路３８Ａを構成するＭＯＳ型ＦＥＴ（ＴＲA）のゲート領域が１つの配線に接続されている。このような構成にすることによって、１つのアノード電極ユニットに放電が生じ、そのアノード電極ユニットに接続されたアノード電極遮断回路３８Ａが動作すると、他のアノード電極遮断回路３８Ａの全ても動作を開始し、アノード電極全体はアノード電極駆動回路３７から電気的に切り離される。
【０１１３】
図２７には、図２４に示した平面型表示装置の変形例を示す。この平面型表示装置においては、アノード電極遮断回路３８Ｂに、ノンリトリガラブル・モノステーブル・マルチバイブレータから成るタイマー３９が接続されている。このように、タイマー３９を接続することによって、一定の時間（例えば、１〜数ミリ秒）が経過するまで、アノード電極遮断回路３８Ｂが導通状態となることを阻止することができ、一層確実にアノード電極２４と電子放出部１６との間での放電を無くすることができる。尚、タイマー３９を配設した場合の放電が生じたときのアノード電極の電位及びアノード電流の変化を図２８の（Ａ）に模式的に示し、タイマー３９を配設していない場合の放電が生じたときのアノード電極の電位及びアノード電流の変化を図２８の（Ｂ）に模式的に示す。
【０１１４】
（実施の形態８）
実施の形態８は、本発明の第３の態様に係る平面型表示装置（具体的には、冷陰極電界電子放出表示装置）に関する。図２９に、実施の形態８の平面型表示装置の概念図を示す。この平面型表示装置の模式的な一部端面図は、シールド部材４０、シールド部材印加手段４１及びシールド部材遮断回路４２の有無を除き、実質的に図３に示した実施の形態１の平面型表示装置と同様であるので、詳細な説明は省略する。また、第１パネル１０の構成は、従来の第１パネルの構成、あるいは、実施の形態１〜実施の形態６にて説明した各種の第１パネルの構成と同様とすることができるので、詳細な説明は省略する。更には、第２パネル２０は、従来の第２パネルの構成、あるいは、実施の形態７にて説明した各種の第２パネルの構成（シールド部材４０と電子照射面との間の放電を防止するために、アノード電極２４とアノード電極駆動回路３７との間にアノード電極遮断回路３８，３８Ａ，３８Ｂが設けられている構成）と同様とすることができるので、詳細な説明は省略する。
【０１１５】
実施の形態８の平面型表示装置は、電子放出部１６を有する第１パネル１０と、電子照射面を有する第２パネル２０と、電子放出部１６を駆動するための電子放出部駆動回路３１，３４と、電子放出部１６と電子照射面（具体的には、アノード電極２４）との間に配設されたシールド部材４０と、シールド部材４０に電圧を印加するためのシールド部材印加手段４１（電位：ＶCONV）を具備している。そして、シールド部材４０と電子照射面との間の放電を防止するために、シールド部材４０とシールド部材印加手段４１との間にシールド部材遮断回路４２が設けられている。第２パネル２０は、具体的には、基板２１、蛍光体層２２及びアノード電極２４から構成されている。
【０１１６】
実施の形態８においては、シールド部材４０は、収束電極としても機能する。
シールド部材４０は、有効領域を１枚のシート状の導電材料で被覆した形式のシールド部材としてもよいし、１又は複数の電子放出部、あるいは、１又は複数の画素に対応するシールド部材ユニットが集合した形式のシールド部材としてもよい。シールド部材が前者の構成の場合、シールド部材遮断回路を１つ設ければよい。一方、シールド部材が後者の構成の場合、シールド部材遮断回路をユニットの数だけ設ければよく、あるいは又、各シールド部材を１本の配線で接続し、かかる配線に１つのシールド部材遮断回路を配すればよい。シールド部材印加手段４１は、従来の周知の回路から構成することができる。シールド部材４０には、電子放出部１６から放出された電子を通過させるための開口部を形成しておく必要があるが、かかる開口部は、１つの電子放出部１６に対応して１つ設けてもよいし、複数の電子放出部１６に対応して１つ設けてもよい。
【０１１７】
実施の形態８におけるシールド部材遮断回路４２は、実質的に、実施の形態４において説明した電子放出部遮断回路３２Ｂ、あるいは実施の形態１において説明した電子放出部遮断回路３２と同様とすることができる。具体的には、図２９に示すように、シールド部材遮断回路４２は、例えば、放電管ＤＣから構成されている。放電管ＤＣの一端は、シールド部材４０とシールド部材印加手段４１との間に接続されており、他端には第１の所定の電位（ＶPD1）が印加されている。そして、シールド部材４０の電位がシールド部材４０と電子照射面（具体的には、アノード電極２４）との間に放電によって第２の所定の電位（ＶPD2）となったとき、第１の所定の電位と第２の所定の電位の電位差（ＶPD2−ＶPD1）に応じてシールド部材遮断回路４２を構成する放電管ＤＣが動作する。即ち、シールド部材４０の電位が電子放出部と電子照射面との間に放電によって第２の所定の電位（ＶPD2）となったとき、シールド部材遮断回路４２を構成する放電管ＤＣが動作する。
【０１１８】
尚、シールド部材印加手段４１の破壊電圧をＶCOLAPSE、シールド部材印加手段４１の出力電圧の最大値をＶOUT-MAXとしたとき、｜ＶOUT-MAX−ＶPD1｜＜ＶCOLAPSEを満足しており、あるいは又、シールド部材印加手段４１の破壊電流をＩCOLAPSE、シールド部材印加手段４１とシールド部材４０との間の抵抗値をＲEMISSIONとしたとき、｜ＶOUT-MAX−ＶPD1｜＜ＲEMISSION・ＩCOLAPSEを満足している。これらを満足することによって、第１の所定の電位（ＶPD1）によってシールド部材印加手段４１が破壊されることを防止し得る。
【０１１９】
今、アノード電極２４とシールド部材４０との間で放電が生じ始めると、シールド部材４０の電位は時間と共に上昇する。そして、シールド部材４０の電位が第２の所定の電位（ＶPD2）以上になると、シールド部材４０に接続されているシールド部材遮断回路４２を構成する放電管ＤＣが導通状態となり、シールド部材４０には第１の所定の電位（ＶPD1）が印加される。その結果、シールド部材印加手段４１が損傷することを確実に回避することができる。また、ゲート電極１４や電子放出部１６の永久的な損傷が発生することもない。シールド部材遮断回路４２の電位が低下してＶPD2未満になると、シールド部材遮断回路４２を構成する放電管ＤＣが完全に非導通状態となる。アノード電極２４とシールド部材４０との間での放電が無くなるまで、以上の動作が繰り返される。尚、シールド部材遮断回路４２を構成する放電管ＤＣにタイマーを接続しておけば、一定の時間が経過するまで、シールド部材遮断回路４２を構成する放電管ＤＣが完全に非導通状態となることを阻止することができ、一層確実にアノード電極２４とシールド部材４０との間での放電を無くすることができる。
【０１２０】
図３０には、放電管ＤＣの代わりに、ツェナーダイオードＴＤからシールド部材遮断回路４２が構成された例を示す。更には、図３１には、放電管ＤＣの代わりに、実施の形態１にて説明したと同様に、Ｎチャネル型のトランジスタ（ＴＲCONV）と、抵抗素子（抵抗ＲCONV）から構成することもできる。尚、トランジスタ（ＴＲCONV）の一方のソース／ドレイン領域及びゲート領域は、シールド部材４０とシールド部材印加手段４１との間に接続されており、他方のソース／ドレイン領域は抵抗ＲCONVを介して接地されている。トランジスタＴＲCONVの動作は、動作する電圧・電位の関係が異なる点を除き、実質的に実施の形態１にて説明したトランジスタと同様であるが故に、詳細な説明は省略する。
【０１２１】
（実施の形態９）
実施の形態９は、実施の形態８にて説明したシールド部材遮断回路４２の変形である。図３２に、実施の形態９の平面型表示装置の概念図を示す。また、放電の発生に基づくアノード電極２４及びシールド部材４０あるいはＸ点（図３２参照）における電位の変化を、模式的に図３３に示す。
【０１２２】
この平面型表示装置の模式的な一部端面図は、シールド部材４０、シールド部材印加手段４１及びシールド部材遮断回路４２の有無を除き、実質的に図３に示した実施の形態１の平面型表示装置と同様であるので、詳細な説明は省略する。また、第１パネル１０の構成は、従来の第１パネルの構成、あるいは、実施の形態１〜実施の形態６にて説明した各種の第１パネルの構成と同様とすることができるので、詳細な説明は省略する。更には、第２パネル２０は、従来の第２パネルの構成、あるいは、実施の形態７にて説明した各種の第２パネルの構成（シールド部材４０と電子照射面との間の放電を防止するために、アノード電極２４とアノード電極駆動回路３７との間にアノード電極遮断回路３８，３８Ａ，３８Ｂが設けられている構成）と同様とすることができるので、詳細な説明は省略する。
【０１２３】
実施の形態９においても、シールド部材４０は、収束電極としても機能する。
シールド部材４０は、有効領域を１枚のシート状の導電材料で被覆した形式のシールド部材としてもよいし、１又は複数の電子放出部、あるいは、１又は複数の画素に対応するシールド部材ユニットが集合した形式のシールド部材としてもよい。シールド部材が前者の構成の場合、シールド部材遮断回路を１つ設ければよい。一方、シールド部材が後者の構成の場合、シールド部材遮断回路をユニットの数だけ設ければよく、あるいは又、各シールド部材を１本の配線で接続し、かかる配線に１つのシールド部材遮断回路を配すればよい。シールド部材印加手段４１は、従来の周知の回路から構成することができる。シールド部材４０には、電子放出部１６から放出された電子を通過させるための開口部を形成しておく必要があるが、かかる開口部は、１つの電子放出部１６に対応して１つ設けてもよいし、複数の電子放出部１６に対応して１つ設けてもよい。
【０１２４】
実施の形態９におけるシールド部材遮断回路４２Ａは、一端がシールド部材４０に接続され、他端が第１の所定の電位（ＶPD1）に接続された第１の放電管ＤＣAと、一端がシールド部材４０に接続され、他端がアノード電極２４に接続された第２の放電管ＤＣBから構成されている。そして、シールド部材４０の電位がシールド部材４０と電子照射面（具体的には、アノード電極２４）との間に放電によって第２の所定の電位（ＶPD2）となったとき、第１の所定の電位と第２の所定の電位の電位差（ＶPD2−ＶPD1）に応じてシールド部材遮断回路４２Ａを構成する放電管ＤＣA，ＤＣBが動作する。即ち、シールド部材４０の電位が電子放出部と電子照射面との間に放電によって第２の所定の電位（ＶPD2）となったとき、シールド部材遮断回路４２Ａを構成する第１の放電管ＤＣA、第２の放電管ＤＣBが動作する。
【０１２５】
具体的には、例えば、シールド部材印加手段４１からシールド部材４０に印加される電位（ＶCONV）を−５ボルト、第１の所定の電位（ＶPD1）を−２５０ボルト、第１の放電管ＤＣAの動作電圧（放電管が導通状態となるときの放電管両端における電位差）を３００ボルト、第２の放電管ＤＣBの動作電圧を５．１キロボルト、アノード電極駆動回路３７からアノード電極２４に印加される電位を５キロボルトとする。
【０１２６】
今、アノード電極２４とシールド部材４０との間で放電が生じ始めると、シールド部材４０の電位は時間と共に上昇する。そして、シールド部材４０の電位が第２の所定の電位ＶPD2［ここで、ＶPD2は、（ＶPD2−ＶPD1）≧第１の放電管ＤＣAの動作電圧を満足する値であり、この例においては、（３００−２５０）＝５０ボルト］以上になると、シールド部材４０に接続されているシールド部材遮断回路４２Ａを構成する第１の放電管ＤＣAが導通状態となり、シールド部材４０には第１の所定の電位（ＶPD1＝−２５０ボルト）が印加される。同時に、第２の放電管ＤＣBの両端の電位差は（５０００＋２５０）ボルトとなり、第２の放電管ＤＣBも導通状態となり、アノード電極２４の電位も−２５０ボルトとなる。その結果、シールド部材印加手段４１が損傷することを確実に回避することができる。また、ゲート電極１４や電子放出部１６の永久的な損傷が発生することもない。シールド部材遮断回路４２Ａの電位が低下してＶPD2未満になると、シールド部材遮断回路４２Ａを構成する第１の放電管ＤＣAが完全に非導通状態となり、更には、第２の放電管ＤＣBも完全に非導通状態となる。アノード電極２４とシールド部材４０との間での放電が無くなるまで、以上の動作が繰り返される。尚、シールド部材遮断回路４２Ａを構成する第１の放電管ＤＣAにタイマーを接続しておけば、一定の時間が経過するまで、シールド部材遮断回路４２Ａを構成する第１の放電管ＤＣAが完全に非導通状態となることを阻止することができ、一層確実にアノード電極２４とシールド部材４０との間での放電を無くすることができる。
【０１２７】
図３４には、図３２に示したシールド部材遮断回路４２Ａの変形例を備えた平面型表示装置の概念図を示す。図３２に示したシールド部材遮断回路４２Ａにおいては、シールド部材４０とアノード電極２４との間に１段の放電管ＤＣBを配設したが、図３４に示すシールド部材遮断回路４２Ｂにおいては、シールド部材４０とアノード電極２４との間に２段の放電管（第２の放電管ＤＣB及び第３の放電管ＤＣC）が配設されている。
【０１２８】
即ち、このシールド部材遮断回路４２Ｂは、一端がシールド部材４０に接続され、他端が第１の所定の電位（ＶPD1）に接続された第１の放電管ＤＣAと、一端がシールド部材４０に接続され、他端が第３の放電管ＤＣCの一端に接続され、更には、他端が第３の所定の電位ＶPD3に接続された第２の放電管ＤＣBと、他端がアノード電極２４に接続された第３の放電管ＤＣCから構成されている。そして、シールド部材４０の電位がシールド部材４０と電子照射面（具体的には、アノード電極２４）との間に放電によって第２の所定の電位（ＶPD2）となったとき、第１の所定の電位と第２の所定の電位の電位差（ＶPD2−ＶPD1）に応じてシールド部材遮断回路４２Ｂを構成する放電管ＤＣA，ＤＣB，ＤＣCが動作する。即ち、シールド部材４０の電位が電子放出部と電子照射面との間に放電によって第２の所定の電位（ＶPD2）となったとき、シールド部材遮断回路４２Ａを構成する第１の放電管ＤＣA、第２の放電管ＤＣB、第３の放電管ＤＣCが動作する。
【０１２９】
具体的には、例えば、シールド部材印加手段４１からシールド部材４０に印加される電位（ＶCONV）を−５ボルト、第１の所定の電位（ＶPD1）を−２５０ボルト、第３の所定の電位（ＶPD3）を４キロボルト、第１の放電管ＤＣAの動作電圧を３００ボルト、第２の放電管ＤＣB、第３の放電管ＤＣCの動作電圧を４．１キロボルト、アノード電極駆動回路３７からアノード電極２４に印加される電位を８キロボルトとする。
【０１３０】
今、アノード電極２４とシールド部材４０との間で放電が生じ始めると、シールド部材４０の電位は時間と共に上昇する。そして、シールド部材４０の電位が第２の所定の電位ＶPD2［ここで、ＶPD2は、（ＶPD2−ＶPD1）≧第１の放電管ＤＣAの動作電圧を満足する値であり、この例においては、（３００−２５０）＝５０ボルト］以上になると、シールド部材４０に接続されているシールド部材遮断回路４２Ｂを構成する第１の放電管ＤＣAが導通状態となり、シールド部材４０には第１の所定の電位（ＶPD1＝−２５０ボルト）が印加される。同時に、第２の放電管ＤＣBの両端の電位差は（４０００＋２５０）ボルトとなり、第２の放電管ＤＣBも導通状態となり、第２の放電管ＤＣBの他端の電位も−２５０ボルトとなる。更には、第３の放電管ＤＣCの両端の電位差も動作電圧を超えるので、第３の放電管ＤＣCも導通状態となり、アノード電極２４の電位も−２５０ボルトとなる。その結果、シールド部材印加手段４１が損傷することを確実に回避することができる。また、ゲート電極１４や電子放出部１６の永久的な損傷が発生することもない。シールド部材遮断回路４２Ｂの電位が低下してＶPD2未満になると、シールド部材遮断回路４２Ｂを構成する第１の放電管ＤＣAが完全に非導通状態となり、更には、第２の放電管ＤＣB、第３の放電管ＤＣCも完全に非導通状態となる。アノード電極２４とシールド部材４０との間での放電が無くなるまで、以上の動作が繰り返される。尚、シールド部材遮断回路４２Ｂを構成する第１の放電管ＤＣAにタイマーを接続しておけば、一定の時間が経過するまで、シールド部材遮断回路４２Ｂを構成する第１の放電管ＤＣAが完全に非導通状態となることを阻止することができ、一層確実にアノード電極２４とシールド部材４０との間での放電を無くすることができる。
【０１３１】
図３２、図３４に示したシールド部材遮断回路４２Ａ，４２Ｂにおいては、放電開始を電位上昇の形態で検出したが、アノード電極２４とシールド部材４０との間を流れるリーク電流の上昇によって検出することも可能である。このような形態のシールド部材遮断回路４２Ｃを備えた平面型表示装置の概念図を、図３５に示す。
【０１３２】
このシールド部材遮断回路４２Ｃは、一端がシールド部材４０に接続され、他端が第１の所定の電位（ＶPD1）に接続された第１の放電管ＤＣDと、一端がアノード電極２４に接続され、他端が第１の放電管ＤＣDの一端に接続された第２の放電管ＤＣEとから構成されている。尚、シールド部材印加手段４１とシールド部材４０との間には抵抗Ｒ4が配設され、アノード電極駆動回路３７とアノード電極２４との間には抵抗Ｒ5が配設されている。そして、シールド部材４０の電位がシールド部材４０と電子照射面（具体的には、アノード電極２４）との間に放電によって第２の所定の電位（ＶPD2）となったとき、第１の所定の電位と第２の所定の電位の電位差（ＶPD2−ＶPD1）に応じてシールド部材遮断回路４２Ｃを構成する放電管ＤＣD，ＤＣEが動作する。即ち、シールド部材４０の電位が電子放出部と電子照射面との間に放電によって第２の所定の電位（ＶPD2）となったとき、シールド部材遮断回路４２Ｃを構成する第１の放電管ＤＣD、第２の放電管ＤＣEが動作する。
【０１３３】
具体的には、例えば、シールド部材印加手段４１からシールド部材４０に印加される電位（ＶCONV）を０ボルト、第１の所定の電位（ＶPD1）を−１００ボルト、第１の放電管ＤＣDの動作電圧を２００ボルト、第２の放電管ＤＣEの動作電圧を７．１キロボルト、アノード電極駆動回路３７からアノード電極２４に印加される電位を７キロボルト、抵抗Ｒ4，Ｒ5の抵抗値を１ＭΩとする。
【０１３４】
今、アノード電極２４とシールド部材４０との間で放電が生じ始め、０．１０ｍＡの電流（リーク電流）がアノード電極２４とシールド部材４０との間を流れたとすると、シールド部材４０の電位が第２の所定の電位ＶPD2［ここで、ＶPD2は、（ＶPD2−ＶPD1）≧第１の放電管ＤＣDの動作電圧を満足する値であり、この例においては、（２００−１００）＝１００ボルト］となる。その結果、第１の放電管ＤＣDの両端の電位差が２００ボルトとなり、シールド部材４０に接続されているシールド部材遮断回路４２Ｃを構成する第１の放電管ＤＣDが導通状態となり、シールド部材４０には第１の所定の電位（ＶPD1＝−１００ボルト）が印加される。同時に、第２の放電管ＤＣEの両端の電位差は７．１キロボルトとなり、第２の放電管ＤＣEも導通状態となる結果、シールド部材印加手段４１が損傷することを確実に回避することができる。また、ゲート電極１４や電子放出部１６の永久的な損傷が発生することもない。その後、抵抗Ｒ5によって電圧降下が生じ、第２の放電管ＤＣEの両端の電位差が７．１キロボルト未満となると、シールド部材遮断回路４２Ｃを構成する第２の放電管ＤＣEが完全に非導通状態となり、更には、第１の放電管ＤＣDも完全に非導通状態となる。アノード電極２４とシールド部材４０との間での放電が無くなるまで、以上の動作が繰り返される。尚、シールド部材遮断回路４２Ｃを構成する第２の放電管ＤＣEにタイマーを接続しておけば、一定の時間が経過するまで、シールド部材遮断回路４２Ｃを構成する第２の放電管ＤＣEが完全に非導通状態となることを阻止することができ、一層確実にアノード電極２４とシールド部材４０との間での放電を無くすることができる。
【０１３５】
（実施の形態１０）
以下、各種の電界放出素子について説明するが、これらの電界放出素子を用いた平面型表示装置の構成は、各種の変形を含む本発明の第１の態様〜第３の態様に係る平面型表示装置、あるいは、各種の変形を含む第１の構成〜第３の構成とすればよい。
【０１３６】
［スピント型電界放出素子］
スピント型電界放出素子から成る第１の構造を有する電界放出素子の模式的な一部端面図を、図３７の（Ｂ）に示す。スピント型電界放出素子は、支持体１１上に形成されたカソード電極１２と、支持体１１及びカソード電極１２上に形成された絶縁層１３と、絶縁層１３上に形成されたゲート電極１４と、ゲート電極１４及び絶縁層１３を貫通する開口部１５と、開口部１５の底部に位置するカソード電極１２上に設けられた円錐形の電子放出電極１６Ａから構成されている。
開口部１５の底部に露出した円錐形の電子放出電極１６Ａが電子放出部１６に相当する。
【０１３７】
スピント型電界放出素子の製造方法は、基本的には、円錐形の電子放出電極１６Ａを金属材料の垂直蒸着により形成する方法である。即ち、開口部１５に対して蒸着粒子は垂直に入射するが、開口部１５の付近に形成されるオーバーハング状の堆積物による遮蔽効果を利用して、開口部１５の底部に到達する蒸着粒子の量を漸減させ、円錐形の堆積物である電子放出電極１６Ａを自己整合的に形成する。ここでは、不要なオーバーハング状の堆積物の除去を容易とするために、ゲート電極１４上に剥離層１７を予め形成しておく方法について、支持体等の模式的な一部端面図である図３６〜図３７を参照して説明する。
【０１３８】
［工程−１００］
先ず、例えばガラス基板から成る支持体１１上にニオブ（Ｎｂ）から成るストライプ状のカソード電極１２を形成した後、全面にＳｉＯ2から成る絶縁層１３を形成し、更に、ゲート電極１４を絶縁層１３上に形成する。ゲート電極１４の形成は、例えば、スパッタリング法、リソグラフィ技術及びドライエッチング技術に基づき行うことができる。次に、ゲート電極１４及び絶縁層１３に開口部１５をＲＩＥ（反応性イオン・エッチング）法にて形成し、開口部１５の底部にカソード電極１２を露出させる（図３６の（Ａ）参照）。尚、カソード電極１２は、単一の材料層であってもよく、複数の材料層を積層することによって構成することもできる。例えば、後の工程で形成される各電子放出電極の電子放出特性のばらつきを少なくするために、カソード電極１２の表層部を残部よりも電気抵抗率の高い材料で構成することができる。
【０１３９】
［工程−１１０］
次に、開口部１５の底部に露出したカソード電極１２上に、電子放出電極１６Ａを形成する。具体的には、先ず、アルミニウムを斜め蒸着することにより、剥離層１７を形成する。このとき、支持体１１の法線に対する蒸着粒子の入射角を十分に大きく選択することにより、開口部１５の底部にアルミニウムを殆ど堆積させることなく、ゲート電極１４及び絶縁層１３上に剥離層１７を形成することができる。この剥離層１７は、開口部１５の開口端部から庇状に張り出しており、これにより開口部１５が実質的に縮径される（図３６の（Ｂ）参照）。
【０１４０】
［工程−１２０］
次に、全面に例えばモリブデン（Ｍｏ）を垂直蒸着する。このとき、図３７の（Ａ）に示すように、剥離層１７上でオーバーハング形状を有するモリブデンから成る導電体層１８が成長するに伴い、開口部１５の実質的な直径が次第に縮小されるので、開口部１５の底部において堆積に寄与する蒸着粒子は、次第に開口部１５の中央付近を通過するものに限られるようになる。その結果、開口部１５の底部には円錐形の堆積物が形成され、この円錐形のモリブデンから成る堆積物が電子放出電極１６Ａとなる。
【０１４１】
その後、電気化学的プロセス及び湿式プロセスによって剥離層１７を絶縁層１３及びゲート電極１４の表面から剥離し、絶縁層１３及びゲート電極１４の上方の導電体層１８を選択的に除去する。その結果、図３７の（Ｂ）に示すように、開口部１５の底部に位置するカソード電極１２上に円錐形の電子放出電極１６Ａを残すことができる。
【０１４２】
尚、かかる電界放出素子が多数形成された第１パネル（カソードパネル）１０と第２パネル（アノードパネル）２０とを組み合わせると、図３に示した平面型表示装置を得ることができる。具体的には、例えば、セラミックスやガラスから作製された高さ約１ｍｍの枠体（図示せず）を用意し、枠体と第１パネル１０と第２パネル２０とを例えばフリットガラスを用いて貼り合わせ、フリットガラスを乾燥した後、約４５０゜Ｃで１０〜３０分焼成すればよい。その後、平面型表示装置の内部を１０-4Ｐａ程度の真空度となるまで排気し、適当な方法で封止する。あるいは又、例えば、枠体と第１パネル１０と第２パネル２０との貼り合わせを高真空雰囲気中で行ってもよい。あるいは又、平面型表示装置の構造に依っては、枠体無しで、第１パネル１０と第２パネル２０とを貼り合わせてもよい。
【０１４３】
第２パネル２０の製造方法の一例を、以下、図３８を参照して説明する。先ず、発光性結晶粒子組成物を調製する。そのために、例えば、純水に分散剤を分散させ、ホモミキサーを用いて３０００ｒｐｍにて１分間、撹拌を行う。次に、発光性結晶粒子を分散剤が分散した純水中に投入し、ホモミキサーを用いて５０００ｒｐｍにて５分間、撹拌を行う。その後、例えば、ポリビニルアルコール及び重クロム酸アンモニウムを添加して、十分に撹拌し、濾過する。
【０１４４】
第２パネル２０の製造においては、例えばガラスから成る基板２１上の全面に感光性被膜５０を形成（塗布）する。そして、露光光源（図示せず）から射出され、マスク５３に設けられた開口５４を通過した露光光によって、基板２１上に形成された感光性被膜５０を露光して感光領域５１を形成する（図３８の（Ａ）参照）。その後、感光性被膜５０を現像して選択的に除去し、感光性被膜の残部（露光、現像後の感光性被膜）５２を基板２１上に残す（図３８の（Ｂ）参照）。次に、全面にカーボン剤（カーボンスラリー）を塗布し、乾燥、焼成した後、リフトオフ法にて感光性被膜の残部５２及びその上のカーボン剤を除去することによって、露出した基板２１上にカーボン剤から成るブラックマトリクス２３とを形成し、併せて、感光性被膜の残部５２を除去する（図３８の（Ｃ）参照）。その後、露出した基板２１上に、赤、緑、青の各蛍光体層２２（２２Ｒ，２２Ｇ，２２Ｂ）を形成する（図３８の（Ｄ）参照）。具体的には、各発光性結晶粒子（蛍光体粒子）から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物（蛍光体スラリー）を全面に塗布し、露光、現像し、次いで、緑色の感光性の発光性結晶粒子組成物（蛍光体スラリー）を全面に塗布し、露光、現像し、更に、青色の感光性の発光性結晶粒子組成物（蛍光体スラリー）を全面に塗布し、露光、現像すればよい。その後、蛍光体層２２及びブラックマトリクス２３上にスパッタリング法にて厚さ約０．０７μｍのアルミニウム薄膜から成るアノード電極２４を形成する。尚、スクリーン印刷法等により各蛍光体層２２を形成することもできる。
【０１４５】
尚、アノード電極は、有効領域を１枚のシート状の導電材料で被覆した形式のアノード電極としてもよいし、１又は複数の電子放出部、あるいは、１又は複数の画素に対応するアノード電極ユニットが集合した形式のアノード電極としてもよい。本発明の第１の態様あるいは第３の態様に係る平面型表示装置において、アノード電極が前者の構成の場合、かかるアノード電極にアノード電極駆動回路を接続すればよいし、アノード電極が後者の構成の場合、例えば、各アノード電極ユニットにアノード電極駆動回路を接続すればよい。また、本発明の第２の態様に係る平面型表示装置において、アノード電極が前者の構成の場合、アノード電極遮断回路を１つ設ければよいし、アノード電極が後者の構成の場合、例えば、アノード電極遮断回路をアノード電極ユニットの数だけ設ければよい。
【０１４６】
［クラウン型電界放出素子］
クラウン型電界放出素子から成る第１の構造を有する電界放出素子の模式的な一部端面図を図４１の（Ａ）に示し、一部を切り欠いた模式的な斜視図を図４１の（Ｂ）に示す。クラウン型電界放出素子は、支持体１１上に形成されたカソード電極１２と、支持体１１及びカソード電極１２上に形成された絶縁層１３と、絶縁層１３上に形成されたゲート電極１４と、ゲート電極１４及び絶縁層１３を貫通する開口部１５と、開口部１５の底部に位置するカソード電極１２の部分の上に設けられたクラウン（王冠）型の電子放出電極１６Ｂから構成されている。
開口部１５の底部に露出したクラウン（王冠）型の電子放出電極１６Ｂが電子放出部１６に相当する。
【０１４７】
以下、クラウン型電界放出素子の製造方法を、支持体等の模式的な一部端面図等である図３９〜図４１を参照して説明する。
【０１４８】
［工程−２００］
先ず、例えばガラス基板から成る支持体１１上に、ストライプのカソード電極１２を形成する。尚、カソード電極１２は、図面の紙面左右方向に延びている。
ストライプ状のカソード電極１２は、例えば支持体１１上にＩＴＯ膜をスパッタリング法により約０．２μｍの厚さに全面に亙って成膜した後、ＩＴＯ膜をパターニングすることによって形成することができる。尚、カソード電極１２は、単一の材料層であってもよく、複数の材料層を積層することによって構成することもできる。例えば、後の工程で形成される各電子放出電極の電子放出特性のばらつきを少なくするために、カソード電極１２の表層部を残部よりも電気抵抗率の高い材料で構成することができる。次に、支持体１１及びカソード電極１２上に絶縁層１３を形成する。ここでは、一例としてガラスペーストを全面に約３μｍの厚さにスクリーン印刷する。次に、絶縁層１３に含まれる水分や溶剤を除去し、且つ、絶縁層１３を平坦化するために、例えば１００゜Ｃ、１０分間の仮焼成、及び５００゜Ｃ、２０分間の本焼成といった２段階の焼成を行う。尚、上述のようなガラスペーストを用いたスクリーン印刷に替えて、例えばプラズマＣＶＤ法によりＳｉＯ2膜を形成してもよい。
【０１４９】
次に、絶縁層１３上に、ストライプ状のゲート電極１４を形成する（図３９の（Ａ）参照）。尚、ゲート電極１４は、図面の紙面垂直方向に延びている。ゲート電極１４は、例えば、絶縁層１３上に厚さ約２０ｎｍのクロム（Ｃｒ）膜と厚さ０．２μｍの金（Ａｕ）膜を電子ビーム蒸着法によりこの順に全面成膜し、続いてこの積層膜をパターニングすることにより形成することができる。尚、クロム膜は、絶縁層１３に対する金膜の密着性の不足を補うために形成される。ゲート電極１４の射影像の延びる方向は、ストライプ状のカソード電極１２の射影像の延びる方向と９０度を成す。
【０１５０】
［工程−２１０］
次に、例えばフォトレジスト材料から成るエッチング用マスクを用いてゲート電極１４及び絶縁層１３をＲＩＥ法に基づきエッチングし、ゲート電極１４及び絶縁層１３に開口部１５を形成し、開口部１５の底部にカソード電極１２を露出させる（図３９の（Ｂ）参照）。開口部１５の直径を約２〜５０μｍとする。
【０１５１】
［工程−２２０］
次に、エッチング用マスクを除去し、ゲート電極１４上、絶縁層１３上、及び開口部１５の側壁面上に剥離層６０を形成する（図４０の（Ａ）参照）。かかる剥離層６０を形成するには、例えば、フォトレジスト材料をスピンコーティング法により全面に塗布し、開口部１５の底部の一部分（中央部）のみを除去するようなパターニングを行えばよい。この時点で、開口部１５の実質的な直径は、約１〜２０μｍに縮径される。
【０１５２】
［工程−２３０］
次に、図４０の（Ｂ）に示すように、全面に組成物原料から成る導電性組成物層６１を形成する。ここで使用する組成物原料は、例えば、導電性粒子として平均粒径約０．１μｍの黒鉛粒子を６０重量％、バインダとして４号の水ガラスを４０重量％含む。この組成物原料を、例えば１４００ｒｐｍ、１０秒間の条件で全面にスピンコートする。開口部１５内における導電性組成物層６１の表面は、組成物原料の表面張力に起因して、開口部１５の側壁面に沿って迫り上がり、開口部１５の中央部に向かって窪む。その後、導電性組成物層６１に含まれる水分を除去するための仮焼成を、例えば大気中、４００゜Ｃで３０分間行う。
【０１５３】
組成物原料において、バインダは、（１）それ自身が導電性粒子の分散媒であってもよいし、（２）導電性粒子を被覆していてもよいし、（３）適当な溶媒に分散あるいは溶解されることによって、導電性粒子の分散媒を構成してもよい。（３）のケースの典型例は水ガラスであり、日本工業規格（ＪＩＳ）Ｋ１４０８に規定される１号乃至４号、又はこれらの同等品を使用することができる。１号乃至４号は、水ガラスの構成成分である酸化ナトリウム（Ｎａ2Ｏ）１モルに対する酸化珪素（ＳｉＯ2）のモル数（約２〜４モル）の違いに基づく４段階の等級であり、それぞれ粘度が大きく異なる。従って、リフトオフ・プロセスで水ガラスを使用する際には、水ガラスに分散させる導電性粒子の種類や含有量、剥離層６０との親和性、開口部１５のアスペクト比等の諸条件を考慮して、最適な等級の水ガラスを選択するか、又は、これらの等級と同等の水ガラスを調製して使用することが好ましい。
【０１５４】
バインダは一般に導電性に劣るので、組成物原料中の導電性粒子の含有量に対してバインダの含有量が多過ぎると、形成される電子放出電極１６Ｂの電気抵抗値が上昇し、電子放出が円滑に行われなくなる虞がある。従って、例えば水ガラス中に導電性粒子としてカーボン系材料粒子を分散させて成る組成物原料を例にとると、組成物原料の全重量に占めるカーボン系材料粒子の割合は、電子放出電極１６Ｂの電気抵抗値、組成物原料の粘度、導電性粒子同士の接着性等の特性を考慮し、概ね３０〜９５重量％の範囲に選択することが好ましい。カーボン系材料粒子の割合をかかる範囲内に選択することにより、形成される電子放出電極１６Ｂの電気抵抗値を十分に下げると共に、カーボン系材料粒子同士の接着性を良好に保つことが可能となる。但し、導電性粒子としてカーボン系材料粒子にアルミナ粒子を混合して用いた場合には、導電性粒子同士の接着性が低下する傾向があるので、アルミナ粒子の含有量に応じてカーボン系材料粒子の割合を高めることが好ましく、６０重量％以上とすることが特に好ましい。尚、組成物原料には、導電性粒子の分散状態を安定化させるための分散剤や、ｐＨ調整剤、乾燥剤、硬化剤、防腐剤等の添加剤が含まれていてもよい。また、導電性粒子を結合剤（バインダ）の被膜で覆った粉体を、適当な分散媒中に分散させて成る組成物原料を用いてもよい。
【０１５５】
一例として、王冠状の電子放出電極１６Ｂの直径を概ね１〜２０μｍとし、導電性粒子としてカーボン系材料粒子を使用した場合、カーボン系材料粒子の粒径は概ね０．１μｍ〜１μｍの範囲とすることが好ましい。カーボン系材料粒子の粒径をかかる範囲に選択することにより、王冠状の電子放出電極１６Ｂの縁部に十分に高い機械的強度が備わり、且つ、カソード電極１２に対する電子放出電極１６Ｂの密着性が良好となる。
【０１５６】
［工程−２４０］
次に、図４０の（Ｃ）に示すように、剥離層６０を除去する。剥離は、２重量％の水酸化ナトリウム水溶液中に、３０秒間浸漬することにより行う。このとき、超音波振動を加えながら剥離を行ってもよい。これにより、剥離層６０と共に剥離層６０上の導電性組成物層６１の部分が除去され、開口部１５の底部に露出したカソード電極１２上の導電性組成物層６１の部分のみが残される。この残存した部分が電子放出電極１６Ｂとなる。電子放出電極１６Ｂの形状は、表面が開口部１５の中央部に向かって窪み、王冠状となる。［工程−２４０］が終了した時点における状態を、図４１に示す。図４１の（Ｂ）は、電界放出素子の一部を示す模式的な斜視図であり、図４１の（Ａ）は図４１の（Ｂ）の線Ａ−Ａに沿った模式的な一部端面図である。図４１の（Ｂ）では、電子放出電極１６Ｂの全体が見えるように、絶縁層１３とゲート電極１４との一部を切り欠いている。尚、１つの重複領域には、５〜１００個程度の電子放出電極１６Ｂを設けることで十分である。尚、導電性粒子が電子放出電極１６Ｂの表面に確実に露出するように、電子放出電極１６Ｂの表面に露出したバインダをエッチングによって除去してもよい。
【０１５７】
［工程−２５０］
次に、電子放出電極１６Ｂの焼成を行う。焼成は、乾燥大気中、４００゜Ｃ、３０分間の条件で行う。尚、焼成温度は、組成物原料に含まれるバインダの種類に応じて選択すればよい。例えば、バインダが水ガラスのような無機材料である場合には、無機材料を焼成し得る温度で熱処理を行えばよい。バインダが熱硬化性樹脂である場合には、熱硬化性樹脂を硬化し得る温度で熱処理を行えばよい。但し、導電性粒子同士の密着性を保つために、熱硬化性樹脂が過度に分解したり炭化する虞のない温度で熱処理を行うことが好適である。いずれのバインダを用いるにしても、熱処理温度は、ゲート電極やカソード電極、絶縁層に損傷や欠陥が生じない温度とする必要がある。熱処理雰囲気は、ゲート電極やカソード電極の電気抵抗率が酸化によって上昇したり、あるいはゲート電極やカソード電極に欠陥や損傷が生ずることがないように、不活性ガス雰囲気とすることが好ましい。尚、バインダとして熱可塑性樹脂を使用した場合には、熱処理を必要としない場合がある。
【０１５８】
［扁平型電界放出素子（その１）］
扁平型電界放出素子から成る第１の構造を有する電界放出素子の模式的な一部断面図を、図４２の（Ｃ）に示す。扁平型電界放出素子は、例えばガラスから成る支持体１１上に形成されたカソード電極１２、支持体１１及びカソード電極１２上に形成された絶縁層１３、絶縁層１３上に形成されたゲート電極１４、ゲート電極１４及び絶縁層１３を貫通する開口部１５、並びに、開口部１５の底部に位置するカソード電極１２の部分の上に設けられた扁平の電子放出電極１６Ｃから成る。ここで、電子放出電極１６Ｃは、図４２の（Ｃ）の紙面垂直方向に延びたストライプ状のカソード電極１２上に形成されている。また、ゲート電極１４は、図４２の（Ｃ）の紙面左右方向に延びている。カソード電極１２及びゲート電極１４はクロムから成る。電子放出電極１６Ｃは、具体的には、グラファイト粉末から成る薄層から構成されている。また、電界放出素子の動作安定化、電子放出特性の均一化のために、カソード電極１２と電子放出電極１６Ｃとの間にＳｉＣから成る抵抗体層６２が設けられている。図４２の（Ｃ）に示した扁平型電界放出素子においては、カソード電極１２の表面の全域に亙って、抵抗体層６２及び電子放出電極１６Ｃが形成されているが、このような構造に限定するものではなく、要は、少なくとも開口部１５の底部に電子放出電極１６Ｃが設けられていればよい。
【０１５９】
以下、支持体等の模式的な一部断面図である図４２を参照して、扁平型電界放出素子の製造方法を説明する。
【０１６０】
［工程−３００］
先ず、支持体１１上に、クロム（Ｃｒ）から成るカソード電極用導電材料層をスパッタリング法にて形成した後、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングする。これによって、ストライプ状のカソード電極１２を支持体１１上に形成することができる（図４２の（Ａ）参照）。尚、カソード電極１２は、図４２の紙面垂直方向に延びている。
【０１６１】
［工程−３１０］
次に、カソード電極１２上に、電子放出電極１６Ｃを形成する。具体的には、先ず、全面にスパッタリング法にてＳｉＣから成る抵抗体層６２を形成し、次いで、抵抗体層６２の上にグラファイト粉末塗料から成る電子放出電極１６Ｃをスピンコーティング法にて形成し、電子放出電極１６Ｃを乾燥させる。その後、電子放出電極１６Ｃ及び抵抗体層６２を公知の方法に基づきパターニングする（図４２の（Ｂ）参照）。電子放出部は電子放出電極１６Ｃから構成される。
【０１６２】
［工程−３２０］
次に、全面に絶縁層１３を形成する。具体的には、電子放出電極１６Ｃ及び支持体１１上に、例えば、スパッタリング法にてＳｉＯ2から成る絶縁層１３を形成する。尚、絶縁層１３を、ガラスペーストをスクリーン印刷する方法や、ＳｉＯ2層をＣＶＤ法にて形成する方法に基づき形成することもできる。その後、ストライプ状のゲート電極１４を絶縁層１３上に形成する。
【０１６３】
［工程−３３０］
次に、エッチング用マスクを設けた後、ゲート電極１４及び絶縁層１３に開口部１５を形成し、開口部１５の底部に電子放出電極１６Ｃを露出させる。その後、エッチング用マスクを除去し、電子放出電極１６Ｃ中の有機溶剤を除去するために、４００゜Ｃ、３０分の熱処理を施す。こうして、図４２の（Ｃ）に示した電界放出素子を得ることができる。
【０１６４】
［扁平型電界放出素子（その２）］
扁平型電界放出素子から成る第１の構造を有する電界放出素子の変形例の模式的な一部断面図を、図４３の（Ｃ）に示す。図４３の（Ｃ）に示す扁平型電界放出素子においては、電子放出電極１６Ｃの構造が、図４２の（Ｃ）に示した扁平型電界放出素子と若干異なっている。以下、支持体等の模式的な一部断面図である図４３を参照して、かかる電界放出素子の製造方法を説明する。
【０１６５】
［工程−４００］
先ず、支持体１１上にカソード電極用導電材料層を形成する。具体的には、支持体１１の全面にレジスト材料層（図示せず）を形成した後、カソード電極を形成すべき部分のレジスト材料層を除去する。その後、全面にクロム（Ｃｒ）から成るカソード電極用導電材料層をスパッタリング法にて形成する。更に、全面にスパッタリング法にてＳｉＣから成る抵抗体層６２を形成し、次いで、抵抗体層６２の上にグラファイト粉末塗料層をスピンコーティング法にて形成し、グラファイト粉末塗料層を乾燥させる。その後、剥離液を用いてレジスト材料層を除去すると、レジスト材料層上に形成されたカソード電極用導電材料層、抵抗体層６２及びグラファイト粉末塗料層も除去される。こうして、カソード電極１２、抵抗体層６２及び電子放出電極１６Ｃが積層された構造を得ることができる（図４３の（Ａ）参照）。
【０１６６】
［工程−４１０］
次に、全面に絶縁層１３を形成した後、絶縁層１３上にストライプ状のゲート電極１４を形成する（図４３の（Ｂ）参照）。その後、ゲート電極１４及び絶縁層１３に開口部１５を形成することによって、開口部１５の底部に電子放出電極１６Ｃを露出させる（図４３の（Ｃ）参照）。開口部１５の底部に露出したカソード電極１２の表面に設けられた電子放出電極１６Ｃが電子放出部に相当する。
【０１６７】
［扁平型電界放出素子（その３）］
扁平型電界放出素子から成る第１の構造を有する電界放出素子の別の変形例の模式的な一部端面図を、図４５の（Ｂ）に示す。この扁平型電界放出素子においては、電子放出電極１６Ｄは、ＣＶＤ法に基づき形成された炭素薄膜から構成されている。
【０１６８】
電子放出部を炭素薄膜から構成することは、炭素（Ｃ）の仕事関数が低く、高い放出電子電流を達成することができるので、好ましい。炭素薄膜から電子を放出させるためには、炭素薄膜が適切な電界（例えば、１０6ボルト／ｃｍ程度の強度を有する電界）中に置かれた状態とすればよい。
【０１６９】
ところで、レジスト層をエッチング用マスクとして使用し、酸素ガスを用いてダイヤモンド薄膜のような炭素薄膜のプラズマエッチングを行った場合、エッチング反応系における反応副生成物として（ＣＨx）系あるいは（ＣＦx）系等の炭素系ポリマーが堆積性物質として生成する。一般に、プラズマエッチングにおいて堆積性物質がエッチング反応系に生成した場合、この堆積性物質はイオン入射確率の低いレジスト層の側壁面、あるいは被エッチング物の加工端面に堆積して所謂側壁保護膜を形成し、被エッチング物の異方性加工によって得られる形状の達成に寄与する。しかしながら、酸素ガスをエッチング用ガスとして使用した場合には、炭素系ポリマーから成る側壁保護膜は、生成しても、直ちに酸素ガスによって除去されてしまう。また、酸素ガスをエッチング用ガスとして使用した場合には、レジスト層の消耗も激しい。これらの理由により、従来のダイヤモンド薄膜の酸素プラズマ加工においては、ダイヤモンド薄膜のマスクの寸法に対する寸法変換差が大きく、異方性加工も困難な場合が多い。
【０１７０】
このような問題を解決するためには、例えば、カソード電極の表面に炭素薄膜選択成長領域を形成し、炭素薄膜選択成長領域上に炭素薄膜から成る電子放出部を形成する構成とすればよい。即ち、この電界放出素子の製造においては、支持体上にカソード電極を形成した後、カソード電極の表面に炭素薄膜選択成長領域を形成し、その後、炭素薄膜選択成長領域上に炭素薄膜（電子放出部に相当する）を形成する。尚、カソード電極の表面に炭素薄膜選択成長領域を形成する工程を、炭素薄膜選択成長領域形成工程と呼ぶ。
【０１７１】
ここで、炭素薄膜選択成長領域は、表面に金属粒子が付着したカソード電極の部分、若しくは、表面に金属薄膜が形成されたカソード電極の部分であることが好ましい。尚、炭素薄膜選択成長領域における炭素薄膜の選択成長を一層確実なものとするために、炭素薄膜選択成長領域の表面には、硫黄（Ｓ）、ホウ素（Ｂ）又はリン（Ｐ）が付着していることが望ましく、これらの物質は一種の触媒としての作用を果たすと考えられ、これによって、炭素薄膜の選択成長性を一層向上させることができる。尚、炭素薄膜選択成長領域は、開口部の底部に位置するカソード電極の部分の表面に形成されていればよく、開口部の底部に位置するカソード電極の部分から開口部の底部以外のカソード電極の部分の表面に延在するように形成されていてもよい。また、炭素薄膜選択成長領域は、開口部の底部に位置するカソード電極の部分の表面の全面に形成されていても、部分的に形成されていてもよい。
【０１７２】
炭素薄膜選択成長領域形成工程は、炭素薄膜選択成長領域を形成すべきカソード電極の部分の表面（以下、単にカソード電極の表面と呼ぶ場合がある）に、金属粒子を付着させ、若しくは、金属薄膜を形成する工程から成り、以て、表面に金属粒子が付着し、若しくは、表面に金属薄膜が形成されたカソード電極の部分から成る炭素薄膜選択成長領域を得ることが好ましい。また、この場合、炭素薄膜選択成長領域における炭素薄膜の選択成長を一層確実なものとするために、炭素薄膜選択成長領域の表面に、硫黄（Ｓ）、ホウ素（Ｂ）又はリン（Ｐ）を付着させることが望ましく、これによって、炭素薄膜の選択成長性を一層向上させることができる。炭素薄膜選択成長領域の表面に硫黄、ホウ素又はリンを付着させる方法としては、例えば、硫黄、ホウ素又はリンを含む化合物から成る化合物層を炭素薄膜選択成長領域の表面に形成し、次いで、例えば加熱処理を化合物層に施すことによって化合物層を構成する化合物を分解させ、炭素薄膜選択成長領域の表面に硫黄、ホウ素又はリンを残す方法を挙げることができる。硫黄を含む化合物としてチオナフテン、チオフテン、チオフェンを例示することができる。ホウ素を含む化合物として、トリフェニルボランを例示することができる。リンを含む化合物として、トリフェニルフォスフィンを例示することができる。
【０１７３】
あるいは又、炭素薄膜選択成長領域における炭素薄膜の選択成長を一層確実なものとするために、カソード電極の表面に、金属粒子を付着させ、若しくは、金属薄膜を形成した後、金属粒子の表面若しくは金属薄膜の表面の金属酸化物（所謂、自然酸化膜）を除去することが望ましい。金属粒子の表面若しくは金属薄膜の表面の金属酸化物の除去を、例えば、水素ガス雰囲気におけるマイクロ波プラズマ法、トランス結合型プラズマ法、誘導結合型プラズマ法、電子サイクロトロン共鳴プラズマ法、ＲＦプラズマ法等に基づくプラズマ還元処理、アルゴンガス雰囲気におけるスパッタ処理、若しくは、例えばフッ酸等の酸や塩基を用いた洗浄処理によって行うことが望ましい。尚、炭素薄膜選択成長領域の表面に硫黄、ホウ素又はリンを付着させる工程、あるいは又、金属粒子の表面若しくは金属薄膜の表面の金属酸化物を除去する工程を含む場合、絶縁層に開口部を設けた後、炭素薄膜選択成長領域上に炭素薄膜を形成する前にこれらの工程を実行することが好ましい。
【０１７４】
炭素薄膜選択成長領域を得るためにカソード電極の表面に金属粒子を付着させる方法として、例えば、炭素薄膜選択成長領域を形成すべきカソード電極の領域以外の領域を適切な材料（例えば、マスク層）で被覆した状態で、溶媒と金属粒子から成る層を炭素薄膜選択成長領域を形成すべきカソード電極の部分の表面に形成した後、溶媒を除去し、金属粒子を残す方法を挙げることができる。あるいは又、カソード電極の表面に金属粒子を付着させる工程として、例えば、炭素薄膜選択成長領域を形成すべきカソード電極の領域以外の領域を適切な材料（例えば、マスク層）で被覆した状態で、金属粒子を構成する金属原子を含む金属化合物粒子をカソード電極の表面に付着させた後、金属化合物粒子を加熱することによって分解し、以て、表面に金属粒子が付着したカソード電極の部分から成る炭素薄膜選択成長領域を得る方法を挙げることができる。この場合、具体的には、溶媒と金属化合物粒子から成る層を炭素薄膜選択成長領域を形成すべきカソード電極の部分の表面に形成した後、溶媒を除去し、金属化合物粒子を残す方法を例示することができる。金属化合物粒子は、金属粒子を構成する金属のハロゲン化物（例えば、ヨウ化物、塩化物、臭化物等）、酸化物、水酸化物及び有機金属から成る群から選択された少なくとも１種類の材料から成ることが好ましい。尚、これらの方法においては、適切な段階で、炭素薄膜選択成長領域を形成すべきカソード電極の領域以外の領域を被覆した材料（例えば、マスク層）を除去する。
【０１７５】
炭素薄膜選択成長領域を得るためにカソード電極の表面に金属薄膜を形成する方法として、例えば、炭素薄膜選択成長領域を形成すべきカソード電極の領域以外の領域を適切な材料で被覆した状態での、電解メッキ法、無電解メッキ法、ＭＯＣＶＤ法を含むＣＶＤ法（化学的気相成長法）、物理的気相成長法（ＰＶＤ法、Physical Vapor Deposition 法）等の公知の方法を挙げることができる。尚、物理的気相成長法として、（ａ）電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着等の各種真空蒸着法、（ｂ）プラズマ蒸着法、（ｃ）２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、（ｄ）ＤＣ(direct current)法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。
【０１７６】
ここで、金属粒子あるいは金属薄膜は、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、鉄（Ｆｅ）、銅（Ｃｕ）、白金（Ｐｔ）及び亜鉛（Ｚｎ）から成る群から選択された少なくとも１種類の金属から構成されていることが好ましい。
【０１７７】
炭素薄膜として、グラファイト薄膜、アモルファスカーボン薄膜、ダイヤモンドライクカーボン薄膜、あるいはフラーレン薄膜を挙げることができる。炭素薄膜の形成方法として、マイクロ波プラズマ法、トランス結合型プラズマ法、誘導結合型プラズマ法、電子サイクロトロン共鳴プラズマ法、ＲＦプラズマ法等に基づくＣＶＤ法、平行平板型ＣＶＤ装置を用いたＣＶＤ法を例示することができる。炭素薄膜の形態には、薄膜状はもとより、炭素のウィスカー、炭素のナノチューブ（中空及び中実を含む）が包含される。
【０１７８】
尚、カソード電極の構造としては、導電材料層の１層構成とすることもできるし、下層導電材料層、下層導電材料層上に形成された抵抗体層、抵抗体層上に形成された上層導電材料層の３層構成とすることもできる。後者の場合、上層導電材料層の表面に炭素薄膜選択成長領域を形成する。このように、抵抗体層を設けることによって、電子放出電極における電子放出特性の均一化を図ることができる。
【０１７９】
以下、支持体等の模式的な一部端面図である図４４及び図４５を参照して、扁平型電界放出素子の製造方法の一例を説明する。
【０１８０】
［工程−５００］
先ず、例えばガラス基板から成る支持体１１上にカソード電極用導電材料層を形成し、次いで、周知のリソグラフィ技術及びＲＩＥ法に基づきカソード電極用導電材料層をパターニングすることによって、ストライプ状のカソード電極１２を支持体１１上に形成する。ストライプ状のカソード電極１２は、図面の紙面左右方向に延びている。カソード電極１２は、例えばスパッタリング法により形成された厚さ約０．２μｍのクロム（Ｃｒ）層から成る。
【０１８１】
［工程−５１０］
その後、全面に、具体的には、支持体１１上及びカソード電極１２上に絶縁層１３を形成する。
【０１８２】
［工程−５２０］
次いで、ストライプ状のゲート電極１４を絶縁層１３上に形成した後、ゲート電極１４及び絶縁層１３に開口部１５を形成し、開口部１５の底部にカソード電極１２を露出させる（図４４の（Ａ）参照）。ストライプ状のゲート電極１４は図面の紙面垂直方向に延びている。開口部１５の平面形状は、例えば直径１μｍ〜３０μｍの円形である。開口部１５を、例えば、１画素分の領域（重複領域）に１個〜３０００個程度形成すればよい。
【０１８３】
［工程−５３０］
次に、開口部１５の底部に露出したカソード電極１２上に、電子放出電極１６Ｄを形成する。具体的には、先ず、開口部１５の底部に位置するカソード電極１２の表面に炭素薄膜選択成長領域６３を形成する。そのために、先ず、開口部１５の底部の中央部にカソード電極１２の表面が露出したマスク層６４を形成する（図４４の（Ｂ）参照）。具体的には、レジスト材料層をスピンコーティング法にて開口部１５内を含む全面に成膜した後、リソグラフィ技術に基づき、開口部１５の底部の中央部に位置するレジスト材料層に孔部を形成することによって、マスク層６４を得ることができる。マスク層６４は、開口部１５の底部に位置するカソード電極１２の一部分、開口部１５の側壁、ゲート電極１４及び絶縁層１３を被覆している。これによって、次の工程で、開口部１５の底部の中央部に位置するカソード電極１２の表面に炭素薄膜選択成長領域を形成するが、カソード電極１２とゲート電極１４とが金属粒子によって短絡することを確実に防止し得る。
【０１８４】
次に、露出したカソード電極１２の表面を含むマスク層６４上に、金属粒子を付着させる。具体的には、ニッケル（Ｎｉ）微粒子をポリシロキサン溶液中に分散させた溶液（溶媒としてイソプロピルアルコールを使用）をスピンコーティング法にて全面に塗布し、炭素薄膜選択成長領域６３を形成すべきカソード電極１２の部分の表面に溶媒と金属粒子から成る層を形成する。その後、マスク層６４を除去し、４００゜Ｃ程度に加熱することによって溶媒を除去し、露出したカソード電極１２の表面に金属粒子６５を残すことで、炭素薄膜選択成長領域６３を得ることができる（図４５の（Ａ）参照）。尚、ポリシロキサンは、露出したカソード電極１２の表面に金属粒子６５を固定させる機能（所謂、接着機能）を有する。
【０１８５】
［工程−５４０］
その後、炭素薄膜選択成長領域６３上に、厚さ約０．２μｍの炭素薄膜６６を形成し、電子放出電極１６Ｄを得る。この状態を図４５の（Ｂ）に示す。マイクロ波プラズマＣＶＤ法に基づく炭素薄膜６６の成膜条件を、以下の表１に例示する。
【０１８６】
［表１］
［炭素薄膜の成膜条件］
使用ガス        ：ＣＨ4／Ｈ2＝１００／１０ＳＣＣＭ
圧力            ：１．３×１０3Ｐａ
マイクロ波パワー：５００Ｗ（１３．５６ＭＨｚ）
成膜温度        ：５００゜Ｃ
【０１８７】
［平面型電界放出素子（その１）］
平面型電界放出素子から成る第２の構造を有する電界放出素子の模式的な一部断面図を、図４６の（Ｃ）に示す。この平面型電界放出素子は、例えばガラスから成る支持体１１上に形成されたストライプ状のカソード電極１２、支持体１１及びカソード電極１２上に形成された絶縁層１３、絶縁層１３上に形成されたストライプ状のゲート電極１４、並びに、ゲート電極１４及び絶縁層１３を貫通し、底部にカソード電極１２が露出した開口部１５から成る。カソード電極１２は、図４６の（Ｃ）の紙面垂直方向に延び、ゲート電極１４は、図４６の（Ｃ）の紙面左右方向に延びている。カソード電極１２及びゲート電極１４はクロム（Ｃｒ）から成り、絶縁層１３はＳｉＯ2から成る。ここで、開口部１５の底部に露出したカソード電極１２の部分が電子放出部１６に相当する。
【０１８８】
以下、支持体等の模式的な一部断面図である図４６を参照して、平面型電界放出素子の製造方法を説明する。
【０１８９】
［工程−６００］
先ず、支持体１１上に電子放出部１６として機能するカソード電極１２を形成する。具体的には、支持体１１上に、クロム（Ｃｒ）から成るカソード電極用導電材料層をスパッタリング法にて形成した後、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングする。これによって、ストライプ状のカソード電極１２を支持体１１上に形成することができる（図４６の（Ａ）参照）。尚、カソード電極１２は、図４６の紙面垂直方向に延びている。
【０１９０】
［工程−６１０］
次に、例えばＣＶＤ法にてＳｉＯ2から成る絶縁層１３を、支持体１１及びカソード電極１２の上に形成する。尚、絶縁層１３を、スクリーン印刷法に基づきガラスペーストから形成することもできる。
【０１９１】
［工程−６２０］
その後、ストライプ状のゲート電極１４を絶縁層１３上に形成する。具体的には、先ず、全面にクロムから成る導電材料層をスパッタリング法にて形成した後、リソグラフィ技術及びドライエッチング技術に基づき導電材料層をパターニングする。これによって、ストライプ状のゲート電極１４を形成することができる（図４６の（Ｂ）参照）。尚、ゲート電極１４は、図４６の紙面左右方向に延びている。例えばスクリーン印刷法にて、ストライプ状のゲート電極１４を絶縁層１３上に、直接形成することもできる。
【０１９２】
［工程−６３０］
次に、ゲート電極１４及び絶縁層１３に開口部１５を形成し、開口部１５の底部に電子放出部１６として機能するカソード電極１２を露出させる（図４６の（Ｃ）参照）。
【０１９３】
［平面型電界放出素子（その２）］
図４７の（Ａ）に模式的な一部断面図を示す平面型電界放出素子が図４６の（Ｃ）に示した平面型電界放出素子と相違する点は、開口部１５の底部に露出したカソード電極１２の表面（電子放出部１６に相当する）に、微小凹凸部１２Ａが形成されている点にある。このような平面型電界放出素子は、以下の製造方法にて製造することができる。
【０１９４】
［工程−７００］
先ず、実施の形態１の［工程−６００］〜［工程−６２０］と略同様にして、支持体１１上にストライプ状のカソード電極１２を形成し、全面に絶縁層１３を形成した後、ストライプ状のゲート電極１４を絶縁層１３上に形成する。即ち、例えばガラス基板から成る支持体１１の上に、スパッタリング法により厚さ約０．２μｍのタングステン層を成膜し、通常の手順に従ってこのタングステン層をストライプ状にパターニングし、カソード電極１２を形成する。次に、支持体１１及びカソード電極１２上に絶縁層１３を形成する。絶縁層１３は、ＴＥＯＳ（テトラエトキシシラン）を原料ガスとして用いるＣＶＤ法により形成することができる。更に、この絶縁層１３の上に、例えば厚さ約０．２μｍのクロムから成る導電材料層を成膜し、ストライプ状にパターニングして、ゲート電極１４を形成する。ここまでのプロセスが終了した状態は、実質的に、図４６の（Ｂ）に示したと同様である。
【０１９５】
［工程−７１０］
次に、［工程−６３０］と同様にして、ゲート電極１４及び絶縁層１３に開口部１５を形成し、開口部１５の底部にカソード電極１２を露出させる。その後、開口部１５の底部に露出したカソード電極１２の部分に、微小凹凸部１２Ａを形成する。微小凹凸部１２Ａの形成に際しては、エッチングガスとしてＳＦ6を用い、カソード電極１２を構成するタングステンの結晶粒のエッチング速度よりも粒界とエッチング速度の方が早くなるようなエッチング条件を設定してＲＩＥ法に基づくドライエッチングを行う。その結果、タングステンの結晶粒径をほぼ反映した寸法を有する微小凹凸部１２Ａを形成することができる。
【０１９６】
このような平面型電界放出素子の構成においては、カソード電極１２の微小凹凸部１２Ａ、より具体的には微小凹凸部１２Ａの凸部に、ゲート電極１４から大きな電界が加わる。このとき、凸部に集中する電界は、カソード電極１２の表面が平滑である場合に比べて大きいため、凸部からは量子トンネル効果によって電子が効率良く放出される。従って、開口部１５の底部に単に平滑なカソード電極１２が露出している平面型電界放出素子に比べて、平面型表示装置に組み込まれた場合の輝度の向上が期待できる。それ故、図４７の（Ａ）に示した平面型電界放出素子によれば、ゲート電極１４とカソード電極１２との間の電位差が比較的小さくても、十分な放出電子電流密度を得ることができ、平面型表示装置の高輝度化が達成される。あるいは、同じ輝度を達成するために必要なゲート電圧が低くて済み、以て、低消費電力化を達成することが可能である。
【０１９７】
尚、絶縁層１３をエッチングすることによって開口部１５を形成し、しかる後に異方性エッチング技術に基づきカソード電極１２に微小凹凸部１２Ａを形成したが、開口部１５を形成するためのエッチングによって、微小凹凸部１２Ａを同時に形成することも可能である。即ち、絶縁層１３をエッチングする際に、ある程度のイオンスパッタ作用が期待できる異方的なエッチング条件を採用し、垂直壁を有する開口部１５が形成された後もエッチングを継続することにより、開口部１５の底部に露出したカソード電極１２の部分に微小凹凸部１２Ａを形成することができる。その後、絶縁層１３の等方性エッチングを行えばよい。
【０１９８】
また、［工程−６００］と同様の工程において、支持体１１上に、タングステンから成るカソード電極用導電材料層をスパッタリング法にて形成した後、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングし、次いで、カソード電極用導電材料層の表面に微小凹凸部１２Ａを形成した後、［工程−６１０］〜［工程−６３０］と同様の工程を実行することによって、図４７の（Ａ）に示したと同様の電界放出素子を作製することもできる。
【０１９９】
あるいは又、［工程−６００］と同様の工程において、支持体１１上に、タングステンから成るカソード電極用導電材料層をスパッタリング法にて形成した後、カソード電極用導電材料層の表面に微小凹凸部１２Ａを形成し、次いで、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングした後、［工程−６１０］〜［工程−６３０］と同様の工程を実行することによって、図４７の（Ａ）に示したと同様の電界放出素子を作製することもできる。
【０２００】
図４７の（Ｂ）には、図４７の（Ａ）に示した電界放出素子の変形例を示す。
図４７の（Ｂ）に示す電界放出素子においては、微小凹凸部１２Ａの先端部の平均高さ位置が、絶縁層１３の下面位置よりも支持体１１側に存在している（即ち、下がっている）。かかる電界放出素子を形成するには、［工程−７１０］におけるドライエッチングの継続時間を延長すればよい。このような構成によれば、開口部１５の中央部近傍の電界強度を一層高めることができる。
【０２０１】
図４８には、電子放出部１６に相当するカソード電極１２の表面（より具体的には、少なくとも微小凹凸部１２Ａ上）に被覆層１２Ｂが形成されている平面型電界放出素子を示す。
【０２０２】
この被覆層１２Ｂは、カソード電極１２を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極１２を構成する材料の仕事関数、ゲート電極１４とカソード電極１２との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。被覆層１２Ｂの構成材料として、アモルファスダイヤモンドを例示することができる。被覆層１２Ｂをアモルファスダイヤモンドを用いて構成した場合には、５×１０7Ｖ／ｍ以下の電界強度にて、平面型表示装置に必要な放出電子電流密度を得ることができる。
【０２０３】
被覆層１２Ｂの厚さは、微小凹凸部１２Ａを反映し得る程度に選択する。これは、被覆層１２Ｂによって微小凹凸部１２Ａの凹部が埋め込まれ、電子放出部の表面が平滑化されてしまっては、微小凹凸部１２Ａを設けた意味が無くなるからである。従って、微小凹凸部１２Ａの寸法にも依るが、例えば微小凹凸部１２Ａが電子放出部の結晶粒径を反映して形成されている場合には、被覆層１２Ｂの厚さを概ね３０〜１００ｎｍ程度に選択することが好ましい。また、微小凹凸部１２Ａの先端部の平均高さ位置を絶縁層の下面位置よりも下げる場合には、厳密には、被覆層１２Ｂの先端部の平均高さ位置を絶縁層の下面位置よりも下げることが、一層好ましい。
【０２０４】
具体的には、［工程−７１０］の後、全面に例えばＣＶＤ法によりアモルファスダイヤモンドから成る被覆層１２Ｂを形成すればよい。尚、被覆層１２Ｂは、ゲート電極１４及び絶縁層１３の上に形成されたエッチング用マスク（図示せず）の上にも堆積するが、この堆積部分はエッチング用マスクの除去時、同時に除去される。原料ガスとして例えばＣＨ4／Ｈ2混合ガスや、ＣＯ／Ｈ2混合ガスを使用したＣＶＤ法に基づき被覆層１２Ｂを形成することができ、それぞれ炭素を含む化合物の熱分解によってアモルファスダイヤモンドから成る被覆層１２Ｂが形成される。
【０２０５】
あるいは又、［工程−６００］と同様の工程において、支持体１１上に、タングステンから成るカソード電極用導電材料層をスパッタリング法にて形成した後、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングし、その後、カソード電極用導電材料層の表面に微小凹凸部１２Ａを形成し、次いで、被覆層１２Ｂを形成した後、［工程−６１０］〜［工程−６３０］と同様の工程を実行することによって、図４８に示す電界放出素子を作製することもできる。
【０２０６】
あるいは又、［工程−６００］と同様の工程において、支持体１１上に、タングステンから成るカソード電極用導電材料層をスパッタリング法にて形成した後、カソード電極用導電材料層の表面に微小凹凸部１２Ａを形成し、次いで、被覆層１２Ｂを形成した後、リソグラフィ技術及びドライエッチング技術に基づき被覆層１２Ｂ、カソード電極用導電材料層をパターニングした後、［工程−６１０］〜［工程−６３０］と同様の工程を実行することによって、図４８に示す電界放出素子を作製することもできる。
【０２０７】
あるいは又、被覆層を構成する材料として、かかる材料の２次電子利得δがカソード電極を構成する導電性材料の２次電子利得δよりも大きくなるような材料を適宜選択することもできる。
【０２０８】
尚、図４６の（Ｃ）に示した平面型電界放出素子の電子放出部１６（カソード電極１２の表面）に被覆層を形成してもよい。この場合には、［工程−６３０］の後、開口部１５の底部に露出したカソード電極１２の表面に被覆層１２Ｂを形成すればよく、あるいは又、［工程−６００］において、例えば、支持体１１上にカソード電極用導電材料層を形成した後、カソード電極用導電材料層上に被覆層１２Ｂを形成し、次いで、リソグラフィ技術及びドライエッチング技術に基づき、これらの層をパターニングすればよい。
【０２０９】
［クレータ型電界放出素子（その１）］
クレータ型電界放出素子の模式的な一部断面図を、図５２の（Ｂ）に示す。クレータ型電界放出素子においては、電子を放出する複数の隆起部１１２Ａと、各隆起部１１２Ａに囲まれた凹部１１２Ｂとを有するカソード電極１１２が、支持体１１上に備えられている。尚、絶縁層１３及びゲート電極１４を取り除いた模式的な斜視図を図５１の（Ｂ）に示す。
【０２１０】
凹部の形状は特に限定されないが、典型的には略球面を成す。これは、かかるクレータ型電界放出素子の製造方法において球体が使用され、凹部１１２Ｂが球体の形状の一部を反映して形成されることと関連している。従って、凹部１１２Ｂが略球面を成す場合、凹部１１２Ｂを囲む隆起部１１２Ａは円環状となり、この場合の凹部１１２Ｂと隆起部１１２Ａとは、全体としてクレータあるいはカルデラのような形状を呈する。隆起部１１２Ａは電子を放出する部分であるため、電子放出効率を高める観点からは、その先端部１１２Ｃが先鋭であることが特に好ましい。隆起部１１２Ａの先端部１１２Ｃのプロファイルは、不規則な凹凸を有していても、あるいは滑らかであってもよい。１画素内における隆起部１１２Ａの配置は規則的であってもランダムであってもよい。尚、凹部１１２Ｂは、凹部１１２Ｂの周方向に沿って連続した隆起部１１２Ａにより囲まれていてもよいし、場合によっては、凹部１１２Ｂの周方向に沿って不連続な隆起部１１２Ａにより囲まれていてもよい。
【０２１１】
このようなクレータ型電界放出素子の製造方法において、支持体上にストライプ状のカソード電極を形成する工程は、より具体的には、
複数の球体を被覆したストライプ状のカソード電極を支持体上に形成する工程と、
球体を除去することによって、球体を被覆したカソード電極の部分を除去し、以て、電子を放出する複数の隆起部と、各隆起部に囲まれ、且つ、球体の形状の一部を反映した凹部とを有するカソード電極を形成する工程、
から成る。
【０２１２】
球体の状態変化及び／又は化学変化によって、球体を除去することが好ましい。ここで、球体の状態変化及び／又は化学変化とは、膨張、昇華、発泡、ガス発生、分解、燃焼、炭化等の変化若しくはこれらの組合せを意味する。例えば、球体が有機材料から成る場合、球体を燃焼させることによって除去することが一層好ましい。尚、球体の除去と球体を被覆するカソード電極の部分の除去、あるいは、球体の除去と球体を被覆するカソード電極、絶縁層及びゲート電極の部分の除去は、必ずしも同時に起こらなくてもよい。例えば、球体を被覆するカソード電極の部分、あるいはこれに加えて絶縁層やゲート電極の部分を除去した後に球体の一部が残存している場合、残存した球体の除去を後から行えばよい。
【０２１３】
特に、球体が有機材料から成る場合、球体を例えば燃焼させると、例えば、一酸化炭素、二酸化炭素、水蒸気が発生し、球体近傍の閉鎖空間の圧力が高まり、球体近傍のカソード電極は或る耐圧限界を超えた時点で破裂する。この破裂の勢いによって、球体を被覆するカソード電極の部分が飛散し、隆起部及び凹部が形成され、しかも、球体が除去される。あるいは又、球体を例えば燃焼させると、同様の機構に基づき、カソード電極と絶縁層とゲート電極は或る耐圧限界を超えた時点で破裂する。この破裂の勢いによって、球体を被覆するカソード電極と絶縁層とゲート電極の部分が飛散し、隆起部及び凹部と同時に開口部が形成され、しかも、球体が除去される。即ち、球体を除去する以前には絶縁層及びゲート電極には開口部が存在せず、球体の除去に伴って開口部が形成される。このとき、球体の燃焼の初期過程は閉鎖空間内で進行するため、球体の一部は炭化する可能性もある。球体を被覆するカソード電極の部分の厚さを、破裂によって飛散し得る程度に薄くすることが好ましい。また、球体を被覆するカソード電極、絶縁層及びゲート電極の部分の厚さを、破裂によって飛散し得る程度に薄くすることが好ましく、特に、絶縁層については、球体を被覆していない部分の厚さを球体の直径と同程度にすることが好適である。
【０２１４】
後述する［クレータ型電界放出素子（その３）］においても、球体の状態変化及び／又は化学変化によって球体を除去することができるが、カソード電極の破裂を伴わないので、外力によって除去を行う方が簡便な場合もある。また、後述する［クレータ型電界放出素子（その４）］では、球体を除去する前の時点で既に開口部が完成されているが、開口部の大きさが球体の直径よりも大きい場合には、球体を外力によって除去することができる。ここで、外力とは、空気又は不活性ガスの吹付け圧力、洗浄液の吹付け圧力、磁気吸引力、静電気力、遠心力等の物理的な力である。尚、［クレータ型電界放出素子（その３）］あるいは［クレータ型電界放出素子（その４）］においては、［クレータ型電界放出素子（その１）］と異なり、球体を被覆する部分のカソード電極、あるいは、場合によっては、更に絶縁層やゲート電極を飛散させる必要がないので、カソード電極、絶縁層あるいはゲート電極の残渣が発生し難いという利点がある。
【０２１５】
後述する［クレータ型電界放出素子（その３）］あるいは［クレータ型電界放出素子（その４）］で使用される球体は、少なくとも表面が、カソード電極、構成に依っては絶縁層やゲート電極を構成する材料の各界面張力（表面張力）に比べて、大きな界面張力を有する材料から構成されていることが好ましい。これにより、［クレータ型電界放出素子（その４）］では、カソード電極、絶縁層及びゲート電極は球体の少なくとも頂部を被覆することがなく、開口部が最初から絶縁層及びゲート電極に形成された状態が得られる。開口部の直径がどの程度になるかは、例えば、カソード電極、絶縁層やゲート電極を構成する材料の厚さと球体の直径との関係や、カソード電極、絶縁層やゲート電極の形成方法、カソード電極、絶縁層やゲート電極を構成する材料の界面張力（表面張力）に依存する。
【０２１６】
後述する［クレータ型電界放出素子（その３）］あるいは［クレータ型電界放出素子（その４）］において、球体は、少なくとも表面が界面張力に関する上述の条件を満たしていればよい。つまり、カソード電極、絶縁層及びゲート電極の各界面張力よりも大きな界面張力を有している部分は、球体の表面のみであっても全体であってもよく、また、球体の表面及び／又は全体の構成材料は、無機材料、有機材料、あるいは無機材料と有機材料の組合せのいずれであってもよい。［クレータ型電界放出素子（その３）］あるいは［クレータ型電界放出素子（その４）］において、カソード電極やゲート電極が通常の金属系材料から構成され、絶縁層がガラス等の酸化シリコン系材料から構成される場合、金属系材料の表面には吸着水分に由来する水酸基、絶縁層の表面にはＳｉ−Ｏ結合のダングリング・ボンドと吸着水分とに由来する水酸基が存在し、親水性の高い状態にあるのが普通である。従って、疎水性の表面処理層を有する球体を用いることが、特に有効である。疎水性の表面処理層の構成材料として、フッ素系樹脂、例えばポリテトラフルオロエチレンを挙げることができる。球体が疎水性の表面処理層を有する場合、疎水性の表面処理層の内側の部分を芯材と称することにすると、芯材の構成材料は、ガラス、セラミックス、フッ素系樹脂以外の高分子材料のいずれであってもよい。
【０２１７】
球体を構成する有機材料は特に限定されないが、汎用の高分子材料が好適である。但し、重合度が極端に大きかったり、多重結合含有量が極端に多い高分子材料では、燃焼温度が高くなり過ぎ、燃焼による球体の除去時、カソード電極や絶縁層、ゲート電極に悪影響が及ぶ虞がある。それ故、これらに対する悪影響が生じる虞のない温度にて燃焼若しくは炭化させることが可能な高分子材料を選択することが好ましい。特に、絶縁層をガラスペーストのような、後工程において焼成を要する材料を用いて形成する場合には、工数をなるべく減少させる観点から、ガラスペーストの焼成温度にて燃焼若しくは炭化可能な高分子材料を選択することが好適である。ガラスペーストの典型的な焼成温度は約５３０゜Ｃなので、かかる高分子材料の燃焼温度は３５０〜５００゜Ｃ程度であることが好ましい。代表的な高分子材料として、スチレン系、ウレタン系、アクリル系、ビニル系、ジビニルベンゼン系、メラミン系、ホルムアルデヒド系、ポリメチレン系のホモポリマー又は共重合体を挙げることができる。あるいは又、球体として、支持体上での確実な配置を確保するために、付着力を有する固着タイプの球体を使用することもできる。固着タイプの球体として、アクリル系樹脂から成る球体を例示することができる。
【０２１８】
あるいは又、例えば、塩化ビニリデン・アクリロニトリル共重合体を外殻とし、発泡材としてイソブタンを内包し、カプセル化した加熱膨張型マイクロスフェアを球体として使用することができる。［クレータ型電界放出素子（その１）］において、かかる加熱膨張型マイクロスフェアを用い、熱膨張型マイクロスフェアを加熱すると、外殻のポリマーが軟化し、しかも、内包されたイソブタンがガス化して膨張する結果、粒径が膨張前と比較して約４倍程度の真球の中空体が形成される。その結果、［クレータ型電界放出素子（その１）］において、電子を放出する隆起部、及び、隆起部に囲まれ、且つ、球体の形状の一部を反映した凹部を、カソード電極に形成することができる。また、かかる凹部や隆起部に加え、ゲート電極及び絶縁層を貫通した開口部を形成することもできる。尚、熱膨張型マイクロスフェアの加熱による膨張も、本明細書においては、球体の除去という概念に包含する。その後、熱膨張型マイクロスフェアを適切な溶剤を用いて取り除けばよい。
【０２１９】
［クレータ型電界放出素子（その１）］においては、支持体上に複数の球体を配置した後、球体を被覆するカソード電極を形成すればよい。この場合においては、あるいは又、後述する［クレータ型電界放出素子（その３）］あるいは［クレータ型電界放出素子（その４）］においては、支持体上への複数の球体の配置方法として、球体を支持体上に散布する乾式法を挙げることができる。球体の散布には、例えば、液晶表示装置の製造分野において、パネル間隔を一定に維持するためのスペーサを散布する技術を応用することができる。具体的には、圧搾気体で球体をノズルから噴射する、所謂スプレーガンを用いることができる。尚、球体をノズルから噴射する際、球体を揮発性の溶剤中に分散させた状態としてもよい。あるいは、静電粉体塗装の分野で通常使用されている装置や方法を利用して球体を散布することもできる。例えば、コロナ放電を利用して、静電粉体吹付けガンにより負に帯電させた球体を、接地した支持体に向かって吹き付けることができる。使用する球体は、後述するように非常に小さいため、支持体上に散布されると支持体の表面に例えば静電気力によって付着し、以降の工程においても容易に支持体から脱落することはない。支持体上に複数の球体の配置した後、球体を加圧すれば、支持体上の複数の球体の重なりを解消することができ、球体を支持体上で単層に密に配置することができる。
【０２２０】
あるいは、後述する［クレータ型電界放出素子（その２）］のように、球体とカソード電極材料とを分散媒中に分散させて成る組成物から成る組成物層を支持体上に形成し、以て、支持体上に複数の球体を配置し、カソード電極材料から成るカソード電極で球体を被覆した後、分散媒を除去することもできる。組成物の性状としては、スラリーやペーストが可能であり、これらの所望の性状に応じ、分散媒の組成や粘度を適宜選択すればよい。組成物層を支持体上に形成する方法としては、スクリーン印刷法が好適である。カソード電極材料は、典型的には、分散媒中における沈降速度が球体よりも遅い微粒子であることが好適である。かかる微粒子を構成する材料として、カーボン、バリウム、ストロンチウム、鉄を挙げることができる。分散媒を除去した後、必要に応じてカソード電極の焼成を行う。組成物層を支持体上に形成する方法としては、噴霧法、滴下法、スピンコーティング法、スクリーン印刷法を挙げることができる。尚、球体が配置されると共に、カソード電極材料から成るカソード電極で球体が被覆されるが、組成物層の形成方法に依っては、かかるカソード電極のパターニングを行う必要がある。
【０２２１】
あるいは、後述する［クレータ型電界放出素子（その３）］あるいは［クレータ型電界放出素子（その４）］にあっては、球体を分散媒中に分散させて成る組成物から成る組成物層を支持体上に形成し、以て、支持体上に複数の球体を配置した後、分散媒を除去することができる。組成物の性状としては、スラリーやペーストが可能であり、これらの所望の性状に応じ、分散媒の組成や粘度を適宜選択すればよい。典型的には、イソプロピルアルコール等の有機溶媒を分散媒として用い、蒸発により分散媒を除去することができる。組成物層を支持体上に形成する方法としては、噴霧法、滴下法、スピンコーティング法、スクリーン印刷法を挙げることができる。
【０２２２】
ところで、ゲート電極とカソード電極は互いに異なる方向（例えば、ストライプ状のゲート電極の射影像とストライプ状のカソード電極の射影像とが成す角度が９０度）に延びており、且つ、例えばストライプ状にパターニングされており、重複領域に位置する隆起部から電子が放出される。従って、隆起部は、機能上、重複領域にのみ存在すればよい。但し、たとえ重複領域以外の領域に隆起部及び凹部が存在していたとしても、このような隆起部及び凹部は絶縁層に被覆されたまま、何ら電子を放出するといった機能を果たさない。従って、球体を全面に配置しても何ら問題は生じない。
【０２２３】
これに対して、球体を被覆したカソード電極、絶縁層及びゲート電極（ゲート電極）の各部分を除去する場合、個々の球体の配置位置と開口部の形成位置とが一対一に対応するため、重複領域以外の領域にも開口部が形成される。以下、重複領域以外の領域に形成される開口部を「無効開口部」と呼び、電子放出に寄与する本来の開口部と区別する。ところで、重複領域以外の領域に無効開口部が形成されたとしても、この無効開口部は電界放出素子として何ら機能せず、重複領域に形成される電界放出素子の動作に何ら悪影響を及ぼさない。なぜなら、無効開口部の底部に隆起部及び凹部が露出していても、無効開口部の上端部にゲート電極が形成されていないからであり、あるいは又、無効開口部の上端部にゲート電極が形成されていても底部に隆起部及び凹部が露出していないか、あるいは、無効開口部の底部に隆起部及び凹部が露出しておらず、しかも、上端部にゲート電極が形成されておらず、単に支持体の表面が露出しているか、のいずれかであるからである。従って、球体を全面に配置しても何ら問題は生じない。尚、重複領域とそれ以外の領域との境界線上に形成された孔は、開口部に含まれる。
【０２２４】
球体の直径は、所望の開口部の直径、凹部の直径、電界放出素子を用いて構成される平面型表示装置の表示画面寸法、画素数、重複領域の寸法、１画素を構成すべき電界放出素子の個数に応じて選択することができるが、０．１〜１０μｍの範囲で選択することが好ましい。例えば、液晶表示装置のスペーサとして市販されている球体は、粒径分布が１〜３％と良好なので、これを利用することが好適である。球体の形状は真球であることが理想的ではあるが、必ずしも真球である必要はない。また、電界放出素子の製造方法に依っては、上述したように、球体の配置された場所に開口部か無効開口部のいずれかが形成され得るが、支持体上には球体を１００〜５０００個／ｍｍ2程度の密度で配置することが好適である。例えば球体を約１０００個／ｍｍ2の密度で支持体上に配置すると、例えば重複領域の寸法を仮に０．５ｍｍ×０．２ｍｍとした場合、この重複領域内に約１００個の球体が存在し、約１００個の隆起部が形成されることになる。１つの重複領域にこの程度の個数の隆起部が形成されていれば、球体の粒径分布や真球度のばらつきに起因する凹部の直径のばらつきはほぼ平均化され、実用上、１画素（又は１サブピクセル）当たりの放出電子電流密度や輝度はほぼ均一となる。
【０２２５】
［クレータ型電界放出素子（その１）］あるいは後述する［クレータ型電界放出素子（その２）］〜［クレータ型電界放出素子（その４）］においては、球体の形状の一部が電子放出部を構成する凹部の形状に反映される。隆起部の先端部のプロファイルは、不規則な凹凸を有していても、あるいは滑らかであってもよいが、特に、［クレータ型電界放出素子（その１）］や［クレータ型電界放出素子（その２）］においては、この先端部はカソード電極の破断により形成されるため、隆起部の先端部が不規則形状となり易い。破断により隆起部に先端部が先鋭化すると、先端部が高効率の電子放出部として機能し得るので、好都合である。［クレータ型電界放出素子（その１）］〜［クレータ型電界放出素子（その４）］においては、凹部を囲む隆起部はいずれも概ね円環状となり、この場合の凹部と隆起部とは、全体としてクレータあるいはカルデラのような形状を呈する。
【０２２６】
支持体上における隆起部の配置は規則的であってもランダムであってもよく、球体の配置方法に依存する。上述の乾式法あるいは湿式法を採用した場合、支持体上における隆起部の配置はランダムとなる。
【０２２７】
［クレータ型電界放出素子（その１）］〜［クレータ型電界放出素子（その４）］において、絶縁層の形成後、絶縁層に開口部を形成する場合、隆起部の先端部に損傷が生じないように、隆起部を得た後、保護層を形成し、開口部の形成後、保護層を取り除く構成とすることもできる。保護層を構成する材料として、クロムを例示することができる。
【０２２８】
以下、図４９〜図５２を参照して、［クレータ型電界放出素子（その１）］の電界放出素子の製造方法を説明するが、図４９の（Ａ）、図５０の（Ａ）、図５１の（Ａ）模式的な一部端面図であり、図５２の（Ａ）及び（Ｂ）は模式的な一部断面図であり、図４９の（Ｂ）、図５０の（Ｂ）及び図５１の（Ｂ）は、図４９の（Ａ）、図５０の（Ａ）及び図５１の（Ａ）よりも広い範囲を模式的に示す一部斜視図である。
【０２２９】
［工程−８００］
先ず、複数の球体７０を被覆したカソード電極１１２を支持体１１上に形成する。具体的には、先ず、例えばガラス基板から成る支持体１１上の全面に、球体７０を配置する。球体７０は、例えばポリメチレン系の高分子材料から成り、平均直径約５μｍ、粒径分布１％未満である。球体７０を、スプレーガンを用い、支持体１１上におおよそ１０００個／ｍｍ2の密度でランダムに配置する。スプレーガンを用いた散布は、球体を揮発性溶剤と混合して噴霧する方式、あるいは粉末状態のままノズルから噴射する方式のいずれでもよい。配置された球体７０は、静電気力で支持体１１上に保持されている。この状態を図４９の（Ａ）及び（Ｂ）に示す。
【０２３０】
［工程−８１０］
次に、球体７０及び支持体１１上にカソード電極１１２を形成する。カソード電極１１２を形成した状態を、図５０の（Ａ）及び（Ｂ）に示す。カソード電極１１２は、例えばカーボンペーストをストライプ状にスクリーン印刷することによって形成することができる。このとき、球体７０は支持体１１上の全面に配置されているので、球体７０の中には、図５０の（Ｂ）に示すように、カソード電極１１２で被覆されないものも当然存在する。次に、カソード電極１１２に含まれる水分や溶剤を除去し、且つ、カソード電極１１２を平坦化するために、例えば１５０゜Ｃにてカソード電極１１２を乾燥する。この温度では、球体７０は何ら状態変化及び／又は化学変化を起こさない。尚、上述のようなカーボンペーストを用いたスクリーン印刷に替えて、カソード電極１１２を構成するカソード電極用導電材料層を全面に形成し、このカソード電極用導電材料層を通常のリソグラフィ技術とドライエッチング技術を用いてパターニングし、ストライプ状のカソード電極１１２を形成することもできる。リソグラフィ技術を適用する場合、通常、レジスト層をスピンコーティング法により形成するが、スピンコーティング時の支持体１１の回転数が５００ｒｐｍ程度、回転時間が数秒間程度であれば、球体７０は脱落したり変位することなく、支持体１１上に保持され得る。
【０２３１】
［工程−８２０］
次に、球体７０を除去することによって、球体７０を被覆したカソード電極１１２の部分を除去し、以て、電子を放出する複数の隆起部１１２Ａと、各隆起部１１２Ａに囲まれ、且つ、球体７０の形状の一部を反映した凹部１１２Ｂとを有するカソード電極１１２を形成する。この状態を、図５１の（Ａ）及び（Ｂ）に示す。具体的には、カソード電極１１２の焼成を兼ね、約５３０゜Ｃにて加熱を行うことにより球体７０を燃焼させる。球体７０の燃焼に伴って球体７０が閉じ込められていた閉鎖空間の圧力が上昇し、球体７０を被覆するカソード電極１１２の部分が或る耐圧限界を超えた時点で破裂して除去される。その結果、支持体１１上に形成されたカソード電極１１２の一部分に、隆起部１１２Ａ及び凹部１１２Ｂが形成される。尚、球体を除去した後に、球体の一部分が残渣として残る場合には、使用する球体を構成する材料にも依るが、適切な洗浄液を用いて残渣を除去すればよい。
【０２３２】
［工程−８３０］
その後、カソード電極１１２及び支持体１１上に絶縁層１３を形成する。具体的には、例えば、ガラスペーストを全面に約５μｍの厚さにスクリーン印刷する。次に、絶縁層１３に含まれる水分や溶剤を除去し、且つ、絶縁層１３を平坦化するために、例えば１５０゜Ｃにて絶縁層１３を乾燥する。上述のようなガラスペーストを用いたスクリーン印刷に替えて、例えばプラズマＣＶＤ法によりＳｉＯ2膜を形成してもよい。
【０２３３】
［工程−８４０］
次に、絶縁層１３上に、ストライプ状のゲート電極１４を形成する（図５２の（Ａ）参照）。ゲート電極１４は、例えばカーボンペーストをストライプ状にスクリーン印刷することによって形成することができる。このときのストライプ状のゲート電極１４の射影像の延びる方向は、ストライプ状のカソード電極１１２の射影像の延びる方向と９０度の角度を成している。次に、ゲート電極１４に含まれる水分や溶剤を除去し、且つ、ゲート電極１４を平坦化するために、例えば１５０゜Ｃにてゲート電極１４を乾燥した後、ゲート電極１４及び絶縁層１３を構成する材料を焼成する。尚、カーボンペーストを用いたスクリーン印刷に替えて、ゲート電極１４を構成するゲート電極を絶縁層１３の全面に形成し、次いで、ゲート電極を通常のリソグラフィ技術とドライエッチング技術を用いてパターニングしてもよい。
【０２３４】
［工程−８５０］
その後、ゲート電極１４の射影像とカソード電極１１２の射影像とが重複する重複領域において、ゲート電極１４及び絶縁層１３に開口部１５を形成し、以て、開口部１５の底部に複数の複数の隆起部１１２Ａ及び凹部１１２Ｂを露出させる。開口部１５の形成は、通常のリソグラフィ技術によるレジストマスクの形成と、レジストマスクを用いたエッチングにより行うことができる。但し、カソード電極１１２に対して十分に高いエッチング選択比が確保できる条件でエッチングを行うことが好ましい。あるいは又、隆起部１１２Ａを形成した後、例えば、クロムから成る保護層を形成しておき、開口部１５を形成した後、保護層を取り除くことが好ましい。その後、レジストマスクを除去する。こうして、図５２の（Ｂ）に示した電界放出素子を得ることができる。
【０２３５】
尚、［クレータ型電界放出素子（その１）］の製造方法の変形例として、［工程−８１０］の後、［工程−８３０］〜［工程−８５０］を実行し、次いで、［工程−８２０］を実行してもよい。この場合、球体の燃焼とゲート電極１４及び絶縁層１３を構成する材料の焼成を同時に行えばよい。
【０２３６】
あるいは又、［工程−８１０］の後、［工程−８３０］を実行し、更に、［工程−８４０］と同様の工程において、開口部を有していないストライプ状のゲート電極を絶縁層上に形成した後、［工程−８２０］を実行する。これによって、球体７０を被覆したカソード電極１１２、絶縁層１３及びゲート電極１４の各部分が除去され、以て、ゲート電極１４及び絶縁層１３を貫通した開口部が形成されると共に、電子を放出する隆起部１１２Ａと、隆起部１１２Ａに囲まれ、且つ、球体７０の形状の一部を反映した凹部１１２Ｂとから成る電子放出部を、開口部の底部に位置するカソード電極１１２に形成することができる。即ち、球体７０の燃焼に伴って球体７０が閉じ込められている閉鎖空間の圧力が上昇し、球体を被覆する部分のカソード電極１１２と絶縁層１３とゲート電極１４とが或る耐圧限界を超えた時点で破裂し、隆起部１１２Ａ及び凹部１１２Ｂと同時に開口部が形成され、しかも、球体７０が除去される。開口部は、ゲート電極１４及び絶縁層１３を貫通し、且つ、球体７０の形状の一部を反映している。また、開口部の底部には、電子を放出する隆起部１１２Ａ、及び、隆起部１１２Ａに囲まれ、且つ、球体７０の形状の一部を反映した凹部１１２Ｂが残る。
【０２３７】
［クレータ型電界放出素子（その２）］
次に、［クレータ型電界放出素子（その２）］の製造方法を図５３を参照して説明するが、支持体１１上に複数の球体７０を配置する工程が、球体７０とカソード電極材料とを分散媒中に分散させて成る組成物から成る組成物層７１を支持体１１上に形成し、以て、支持体１１上に複数の球体７０を配置し、カソード電極材料から成るカソード電極１１２で球体を被覆した後、分散媒を除去する工程から成る、即ち、湿式法から成る点が、［クレータ型電界放出素子（その１）］の製造方法と相違する。
【０２３８】
［工程−９００］
先ず、支持体１１上に複数の球体７０を配置する。具体的には、球体７０とカソード電極材料７１Ｂとを分散媒７１Ａ中に分散させて成る組成物から成る組成物層７１を支持体１１上に形成する。即ち、例えば、イソプロピルアルコールを分散媒７１Ａとして使用し、平均直径約５μｍのポリメチレン系の高分子材料から成る球体７０と、平均直径約０．０５μｍのカーボン粒子をカソード電極材料７１Ｂとして分散媒７１Ａ中に分散させて成る組成物を支持体１１上にストライプ状にスクリーン印刷し、組成物層７１を形成する。図５３の（Ａ）には、組成物層７１の形成直後の状態を示す。
【０２３９】
［工程−９１０］
支持体１１に保持された組成物層７１中では、間もなく球体７０が沈降して支持体１１上に配置されると共に、球体７０から支持体１１上に亙ってカソード電極材料７１Ｂが沈降し、カソード電極材料７１Ｂから成るカソード電極１１２が形成される。これによって、支持体１１上に複数の球体７０を配置し、カソード電極材料から成るカソード電極１１２で球体７０を被覆することができる。この状態を、図５３の（Ｂ）に示す。
【０２４０】
［工程−９２０］
その後、分散媒７１Ａを例えば蒸発させることによって除去する。この状態を、図５３の（Ｃ）に示す。
【０２４１】
［工程−９３０］
次いで、［クレータ型電界放出素子（その１）］の［工程−８２０］〜［工程−８５０］と同様の工程、あるいは、［クレータ型電界放出素子（その１）］の製造方法の変形例を実行することによって、図５２の（Ｂ）に示したと同様の電界放出素子を完成することができる。
【０２４２】
［クレータ型電界放出素子（その３）］
次に、［クレータ型電界放出素子（その３）］の製造方法を説明するが、支持体上にストライプ状のカソード電極を形成する工程は、より具体的には、
支持体上に複数の球体を配置する工程と、
電子を放出する複数の隆起部と、各隆起部に囲まれ、且つ、球体の形状の一部を反映した凹部とを有し、各隆起部が球体の周囲に形成されたカソード電極を、支持体上に設ける工程と、
球体を除去する工程、
から成る。支持体上への複数の球体の配置は、球体の散布によって行う。また、球体は疎水性の表面処理層を有する。以下、［クレータ型電界放出素子（その３）］を、図５４を参照して説明する。
【０２４３】
［工程−１０００］
先ず、支持体１１上に複数の球体１７０を配置する。具体的には、ガラス基板から成る支持体１１上の全面に、複数の球体１７０を配置する。この球体１７０は、例えばジビニルベンゼン系の高分子材料から成る芯材１７０Ａをポリテトラフルオロエチレン系樹脂から成る表面処理層１７０Ｂで被覆して成り、平均直径約５μｍ、粒径分布１％未満である。球体１７０を、スプレーガンを用い、支持体１１上におおよそ１０００個／ｍｍ2の密度でランダムに配置する。配置された球体１７０は、静電気力で支持体１１上に吸着されている。ここまでのプロセスが終了した状態を、図５４の（Ａ）に示す。
【０２４４】
［工程−１０１０］
次に、電子を放出する複数の隆起部１１２Ａと、各隆起部１１２Ａに囲まれ、且つ、球体１７０の形状の一部を反映した凹部１１２Ｂとを有し、各隆起部１１２Ａが球体１７０の周囲に形成されたカソード電極１１２を、支持体１１上に設ける。具体的には、［クレータ型電界放出素子（その１）］で述べたと同様に、例えばカーボンペーストをストライプ状にスクリーン印刷するが、［クレータ型電界放出素子（その３）］では、球体１７０の表面が表面処理層１７０Ｂにより疎水性を帯びているために、球体１７０の上にスクリーン印刷されたカーボンペーストは直ちに弾かれて落下し、球体１７０の周囲に堆積して隆起部１１２Ａが形成される。隆起部１１２Ａの先端部１１２Ｃは、［クレータ型電界放出素子（その１）］の場合ほど先鋭とはならない。球体１７０と支持体１１との間に入り込んだカソード電極１１２の部分が、凹部１１２Ｂとなる。図５４の（Ｂ）では、カソード電極１１２と球体１７０との間に隙間が存在するように図示されているが、カソード電極１１２と球体１７０とは接触している場合もある。その後、カソード電極１１２を例えば１５０゜Ｃにて乾燥させる。ここまでのプロセスが終了した状態を、図５４の（Ｂ）に示す。
【０２４５】
［工程−１０２０］
次に、球体１７０に外力を与えることによって、支持体１１上から球体１７０を除去する。具体的な除去方法としては、洗浄や圧搾気体の吹付けを挙げることができる。ここまでのプロセスが終了した状態を、図５４の（Ｃ）に示す。尚、球体の除去は、球体の状態変化及び／又は化学変化に基づいて、より具体的には、例えば、燃焼によって球体を除去することも可能である。以下に説明する［クレータ型電界放出素子（その４）］においても同様である。
【０２４６】
［工程−１０３０］
その後、［クレータ型電界放出素子（その１）］の［工程−８３０］〜［工程−８５０］を実行することによって、図５２の（Ｂ）に示したと略同様の電界放出素子を得ることができる。
【０２４７】
尚、［クレータ型電界放出素子（その３）］の製造方法の変形例として、［工程−１０１０］の後、［クレータ型電界放出素子（その１）］の［工程−８３０］〜［工程−８５０］を実行し、次いで、［工程−１０２０］を実行してもよい。
【０２４８】
［クレータ型電界放出素子（その４）］
次に、［クレータ型電界放出素子（その４）］の製造方法を説明するが、この電界放出素子の製造方法において、支持体上にストライプ状のカソード電極を形成する工程は、より具体的には、
支持体上に複数の球体を配置する工程と、
電子を放出する複数の隆起部と、各隆起部に囲まれ、且つ、球体の形状の一部を反映した凹部とを有し、各隆起部が球体の周囲に形成されたカソード電極を支持体上に設ける工程、
から成る。尚、全面に絶縁層を設ける際、球体の上方に開口部が形成された絶縁層を、カソード電極及び支持体上に設ける。球体の除去は、開口部の形成後に行う。［クレータ型電界放出素子（その４）］の電界放出素子の製造方法においては、支持体上への複数の球体の配置は、球体の散布によって行う。また、球体は疎水性の表面処理層を有する。以下、［クレータ型電界放出素子（その４）］を、図５５及び図５６を参照して説明する。
【０２４９】
［工程−１１００］
先ず、支持体１１上に複数の球体１７０を配置する。具体的には、［クレータ型電界放出素子（その３）］の［工程−１０００］と同様の工程を実行する。
【０２５０】
［工程−１１１０］
その後、電子を放出する複数の隆起部１１２Ａと、各隆起部１１２Ａに囲まれ、且つ、球体１７０の形状の一部を反映した凹部１１２Ｂとを有し、各隆起部１１２Ａが球体１７０の周囲に形成されたカソード電極１１２を、支持体１１上に設ける。具体的には、［クレータ型電界放出素子（その３）］の［工程−１０１０］と同様の工程を実行する。
【０２５１】
［工程−１１２０］
次に、球体の上方に開口部１５Ａが形成された絶縁層１１３を、カソード電極１１２及び支持体１１上に設ける。具体的には、例えば、ガラスペーストを全面に約５μｍの厚さにスクリーン印刷する。ガラスペーストを用いたスクリーン印刷は、［クレータ型電界放出素子（その１）］と同様に行うことができるが、球体１７０の表面が表面処理層１７０Ｂにより疎水性を帯びているために、球体１７０の上にスクリーン印刷されたガラスペーストは直ちに弾かれて落下し、自らの表面張力により絶縁層１１３の球体１７０の上の部分は収縮する。その結果、球体１７０の頂部は絶縁層１１３に覆われることなく、開口部１５Ａ内に露出する。この状態を図５５の（Ａ）に示す。図示した例では、開口部１５Ａの上端部の直径は球体１７０の直径よりも大きいが、表面処理層１７０Ｂの界面張力が、ガラスペーストの界面張力よりも小さい場合には、開口部１５Ａの直径が小さくなる傾向にある。逆に、表面処理層１７０Ｂの界面張力が、ガラスペーストの界面張力よりも著しく大きい場合には、開口部１５Ａの直径は大きくなり易い。その後、絶縁層１１３を例えば１５０゜Ｃにて乾燥させる。
【０２５２】
［工程−１１３０］
次に、開口部１５Ａと連通する開口部１５Ｂを有するゲート電極１１４を絶縁層１１３上に形成する。具体的には、例えば、カーボンペーストをストライプ状にスクリーン印刷する。カーボンペーストを用いたスクリーン印刷は、［クレータ型電界放出素子（その１）］と同様に行えばよいが、球体１７０の表面が表面処理層１７０Ｂにより疎水性を帯びているために、球体１７０の上にスクリーン印刷されたカーボンペーストは直ちに弾かれて、自らの表面張力により収縮し、絶縁層１１３の表面のみに付着した状態となる。このとき、ゲート電極１１４は、図示するように、絶縁層１１３の開口端部から開口部１５Ａ内へ若干回り込むように形成されることもある。その後、ゲート電極１１４を例えば１５０゜Ｃにて乾燥させる。ここまでのプロセスが終了した状態を、図５５の（Ｂ）に示す。尚、表面処理層１７０Ｂの界面張力が、カーボンペーストの界面張力よりも小さい場合には、開口部１５Ａの直径が小さくなる傾向にある。逆に、表面処理層１７０Ｂの界面張力が、カーボンペーストの界面張力よりも著しく大きい場合には、開口部１５Ａの直径は大きくなり易い。
【０２５３】
［工程−１１４０］
次に、開口部１５Ｂ，１５Ａの底部に露出した球体１７０を除去する。具体的には、カソード電極１１２と絶縁層１１３とゲート電極１１４の焼成を兼ね、ガラスペーストの典型的な焼成温度である約５３０゜Ｃにて加熱を行うことにより、球体１７０を燃焼させる。このとき、［クレータ型電界放出素子（その１）］と異なり、絶縁層１１３及びゲート電極１１４には開口部１５Ａ，１５Ｂが最初から形成されているので、カソード電極１１２や絶縁層１１３、ゲート電極１１４の一部が飛散することはなく、球体１７０は速やかに除去される。尚、開口部１５Ａ，１５Ｂの上端部の直径が球体１７０の直径よりも大きい場合、球体１７０を燃焼させなくとも、例えば、洗浄や圧搾気体の吹付け等の外力によって球体１７０を除去することが可能である。ここまでのプロセスが終了した状態を、図５６の（Ａ）に示す。
【０２５４】
［工程−１１５０］
その後、開口部１５Ａの側壁面に相当する絶縁層１１３の一部を等方的にエッチングすると、図５６の（Ｂ）に示す電界放出素子を完成することができる。ここでは、ゲート電極１１４の端部が下方を向いているが、このことは、開口部１５内の電界強度を高める上で好ましい。
【０２５５】
［エッジ型電界放出素子］
エッジ型電界放出素子の模式的な一部断面図を図５７の（Ａ）に示す。このエッジ型電界放出素子は、支持体１１上に形成されたストライプ状のカソード電極２１２と、支持体１１及びカソード電極２１２上に形成された絶縁層１３と、絶縁層１３上に形成されたストライプ状のゲート電極１４から構成されており、開口部１５がゲート電極１４及び絶縁層１３に設けられている。開口部１５の底部にはカソード電極２１２のエッジ部２１２Ａが露出している。カソード電極２１２及びゲート電極１４に電圧を印加することによって、カソード電極２１２のエッジ部２１２Ａから電子が放出される。
【０２５６】
尚、図５７の（Ｂ）に示すように、開口部１５内のカソード電極２１２の下の支持体１１に凹部１１Ａが形成されていてもよい。あるいは又、模式的な一部断面図を図５７の（Ｃ）に示すように、支持体１１上に形成された第１のゲート電極１４Ａと、支持体１１及び第１のゲート電極１４Ａ上に形成された第１の絶縁層１３Ａと、第１の絶縁層１３Ａ上に形成されたカソード電極２１２と、第１の絶縁層１３Ａ及びカソード電極２１２に形成された第２の絶縁層１３Ｂと、第２の絶縁層１３Ｂ上に形成された第２のゲート電極１４Ｂから構成することもできる。そして、開口部１５が、第２のゲート電極１４Ｂ、第２の絶縁層１３Ｂ、カソード電極２１２及び第１の絶縁層１３Ａに設けられており、開口部１５の側壁にはカソード電極２１２のエッジ部２１２Ａが露出している。カソード電極２１２並びに第１のゲート電極１４Ａ、第２のゲート電極１４Ｂに電圧を印加することによって、カソード電極２１２のエッジ部２１２Ａから電子が放出される。
【０２５７】
例えば、図５７の（Ｃ）に示したエッジ型電界放出素子の製造方法を、支持体等の模式的な一部端面図である図５８を参照して、以下、説明する。
【０２５８】
［工程−１２００］
先ず、例えばガラス基板から成る支持体１１の上に、スパッタリング法により厚さ約０．２μｍのタングステン膜を成膜し、通常の手順に従ってフォトリソグラフィ技術及びドライエッチング技術によりこのタングステン膜をパターニングし、第１のゲート電極１４Ａを形成する。次に、全面に、ＳｉＯ2から成る厚さ０．３μｍの第１の絶縁層１３Ａを形成した後、第１の絶縁層１３Ａの上にタングステンから成るストライプ状のカソード電極２１２を形成する（図５８の（Ａ）参照）。
【０２５９】
［工程−１２１０］
その後、全面に、例えばＳｉＯ2から成る厚さ０．７μｍの第２の絶縁層１３Ｂを形成し、次いで、第２の絶縁層１３Ｂ上にストライプ状の第２のゲート電極１４Ｂを形成する（図５８の（Ｂ）参照）。第２のゲート電極１４Ｂの構成材料や厚さについては、第１のゲート電極１４Ａと同じであってもよいし、異なっていてもよい。
【０２６０】
［工程−１２２０］
次に、全面にレジスト層６７を形成した後、レジスト層６７に第２のゲート電極１４Ｂの表面を一部露出させるようにレジスト開口部６７Ａを形成する。レジスト開口部６７Ａの平面形状は矩形である。矩形の長辺はおおよそ１００μｍ、短辺は数μｍ〜１０μｍである。続いて、レジスト開口部６７Ａの底面に露出した第２のゲート電極１４Ｂを例えばＲＩＥ法により異方的にエッチングし、開口部を形成する。次に、開口部の底面に露出した第２の絶縁層１３Ｂを等方的にエッチングし、開口部を形成する（図５８の（Ｃ）参照）。第２の絶縁層１３ＢをＳｉＯ2を用いて形成しているので、緩衝化フッ酸水溶液を用いたウェットエッチングを行う。第２の絶縁層１３Ｂに形成された開口部の壁面は、第２のゲート電極１４Ｂに形成された開口部の開口端面よりも後退するが、このときの後退量はエッチング時間の長短により制御することができる。ここでは、第２の絶縁層１３Ｂに形成された開口部の下端が、第２のゲート電極１４Ｂに形成された開口部の開口端面よりも後退するまで、ウェットエッチングを行う。
【０２６１】
次に、開口部の底面に露出したカソード電極２１２を、イオンを主エッチング種とする条件によりドライエッチングする。イオンを主エッチング種とするドライエッチングでは、被エッチング物へのバイアス電圧の印加やプラズマと磁界との相互作用を利用して荷電粒子であるイオンを加速することができるため、一般には異方性エッチングが進行し、被エッチング物の加工面は垂直壁となる。しかし、この工程では、プラズマ中の主エッチング種の中にも垂直以外の角度を有する入射成分が若干存在すること、及び開口部の端部における散乱によってもこの斜め入射成分が生ずることにより、カソード電極２１２の露出面の中で、本来であれば開口部によって遮蔽されてイオンが到達しないはずの領域にも、ある程度の確率で主エッチング種が入射する。このとき、支持体１１の法線に対する入射角の小さい主エッチング種ほど入射確率は高く、入射角の大きい主エッチング種ほど入射確率は低い。
【０２６２】
従って、カソード電極２１２に形成された開口部の上端部の位置は、第２の絶縁層１３Ｂに形成された開口部の下端部とほぼ揃っているものの、カソード電極２１２に形成された開口部の下端部の位置はその上端部よりも突出した状態となる。つまり、カソード電極２１２のエッジ部２１２Ａの厚さが、突出方向の先端部に向けて薄くなり、エッジ部２１２Ａが先鋭化される。例えば、エッチング・ガスとしてＳＦ6を用いることにより、カソード電極２１２の良好な加工を行うことができる。
【０２６３】
次に、カソード電極２１２に形成された開口部の底面に露出した第１の絶縁層１３Ａを等方的にエッチングし、第１の絶縁層１３Ａに開口部を形成し、開口部１５を完成させる。ここでは、緩衝化フッ酸水溶液を用いたウェットエッチングを行う。第１の絶縁層１３Ａに形成された開口部の壁面は、カソード電極２１２に形成された開口部の下端部よりも後退する。このときの後退量はエッチング時間の長短により制御可能である。開口部１５の完成後にレジスト層６７を除去すると、図５７の（Ｃ）に示した構成を得ることができる。
【０２６４】
［スピント型電界放出素子：製造方法の変形−１］
先に、［スピント型電界放出素子］にて説明したスピント型電界放出素子の製造方法の変形例を、以下、支持体等の模式的な一部端面図である図５９〜図６１を参照して説明するが、このスピント型電界放出素子（図６２参照）は、基本的には、以下の工程に基づき作製される。即ち、
（ａ）支持体１１上にカソード電極１２を形成する工程
（ｂ）カソード電極１２上を含む支持体１１上に絶縁層１３を形成する工程
（ｃ）絶縁層１３上にゲート電極１４を形成する工程
（ｄ）底部にカソード電極１２が露出した開口部１５を、少なくとも絶縁層１３に形成する工程
（ｅ）開口部１５内を含む全面に電子放出部形成用の導電材料層８１を形成する工程
（ｆ）開口部１５の中央部に位置する導電材料層８１の領域を遮蔽するように、マスク材料層８２を導電材料層８１上に形成する工程
（ｇ）導電材料層８１の支持体１１に対して垂直な方向におけるエッチング速度がマスク材料層８２の支持体１１に対して垂直な方向におけるエッチング速度よりも速くなる異方性エッチング条件下で導電材料層８１とマスク材料層８２とをエッチングすることにより、導電材料層８１から成り、先端部が錐状形状を有する電子放出電極１６Ｅを開口部１５内に露出したカソード電極１２上に形成する工程
【０２６５】
［工程−１３００］
先ず、例えばガラス基板上に厚さ約０．６μｍのＳｉＯ2層を形成して成る支持体１１上に、クロム（Ｃｒ）から成るカソード電極１２を設ける。具体的には、支持体１１上に、例えばスパッタリング法やＣＶＤ法にてクロムから成るカソード電極用導電材料層を堆積させ、かかるカソード電極用導電材料層をパターニングすることによって、複数のカソード電極１２を形成することができる。カソード電極１２の幅を例えば５０μｍ、カソード電極１２の間のスペースを例えば３０μｍとする。その後、全面に、具体的には、カソード電極１２及び支持体１１上に、原料ガスとしてＴＥＯＳ（テトラエトキシシラン）を使用するプラズマＣＶＤ法にてＳｉＯ2から成る絶縁層１３を形成する。絶縁層１３の厚さを約１μｍとする。次に、絶縁層１３上の全面に、カソード電極１２と直交する方向に平行に延びるストライプ状のゲート電極１４を形成する。
【０２６６】
次に、ストライプ状のカソード電極１２とストライプ状のゲート電極１４との重複領域、即ち、１画素領域において、ゲート電極１４と絶縁層１３とを貫通する開口部１５を形成する。開口部１５の平面形状は、例えば、直径０．３μｍの円形である。開口部１５は、通常、１画素領域（１重複領域）に数百乃至千個程度形成される。開口部１５を形成するには、通常のフォトリソグラフィ技術により形成されたレジスト層をマスクとして、先ず、ゲート電極１４に開口部１５を形成し、続いて、絶縁層１３に開口部１５を形成する。ＲＩＥ終了後、レジスト層をアッシングにより除去する（図５９の（Ａ）参照）。
【０２６７】
［工程−１３１０］
次に、全面に密着層８０をスパッタリング法にて形成する（図５９の（Ｂ）参照）。この密着層８０は、ゲート電極が形成されていない領域や開口部１５の側壁面に露出している絶縁層１３と、次の工程で全面的に成膜される導電材料層８１との間の密着性を高めるために設けられる層である。導電材料層８１をタングステンで形成することを前提とし、タングステンから成る密着層８０を、ＤＣスパッタリング法により０．０７μｍの厚さに形成する。
【０２６８】
［工程−１３２０］
次に、開口部１５内を含む全面に、厚さ約０．６μｍのタングステンから成る電子放出部形成用の導電材料層８１を水素還元減圧ＣＶＤ法により形成する（図６０の（Ａ）参照）。成膜された導電材料層８１の表面には、開口部１５の上端面と底面との間の段差を反映した凹部８１Ａが形成される。
【０２６９】
［工程−１３３０］
次に、開口部１５の中央部に位置する導電材料層８１の領域（具体的には凹部８１Ａ）を遮蔽するようにマスク材料層８２を形成する。具体的には、先ず、スピンコート法により厚さ０．３５μｍのレジスト層をマスク材料層８２として導電材料層８１の上に形成する（図６０の（Ｂ）参照）。マスク材料層８２は、導電材料層８１の凹部８１Ａを吸収し、ほぼ平坦な表面となる。次に、マスク材料層８２を酸素系ガスを用いたＲＩＥ法によりエッチングする。このエッチングを、導電材料層８１の平坦面が露出した時点で終了する。これにより、導電材料層８１の凹部８１Ａを平坦に埋め込むようにマスク材料層８２が残る（図６１の（Ａ）参照）。
【０２７０】
［工程−１３４０］
次に、導電材料層８１とマスク材料層８２と密着層８０とをエッチングし、円錐形状の電子放出電極１６Ｅを形成する（図６１の（Ｂ）参照）。これらの層のエッチングは、導電材料層８１のエッチング速度がマスク材料層８２のエッチング速度よりも速くなる異方性エッチング条件下で行う。エッチング条件を以下の表２に例示する。
【０２７１】
［表２］
［導電材料層８１等のエッチング条件］
ＳＦ6流量 ：１５０ＳＣＣＭ
Ｏ2流量   ：３０ＳＣＣＭ
Ａｒ流量  ：９０ＳＣＣＭ
圧力      ：３５Ｐａ
ＲＦパワー：０．７ｋＷ（１３．５６ＭＨｚ）
【０２７２】
［工程−１３５０］
その後、等方的なエッチング条件にて開口部１５の内部において絶縁層１３に設けられた開口部１５の側壁面を後退させると、図６２に示す電界放出素子が完成される。等方的なエッチングは、ケミカルドライエッチングのようにラジカルを主エッチング種として利用するドライエッチング、あるいは、エッチング液を利用するウェットエッチングにより行うことができる。エッチング液として、例えば４９％フッ酸水溶液と純水の１：１００（容積比）混合液を用いることができる。
【０２７３】
ここで、［工程−１３４０］において、電子放出電極１６Ｅが形成される機構について、図６３を参照して説明する。図６３の（Ａ）は、エッチングの進行に伴って、被エッチング物の表面プロファイルが一定時間毎にどのように変化するかを示す模式図であり、図６３の（Ｂ）は、エッチング時間と開口部１５の中心における被エッチング物の厚さとの関係を示すグラフである。開口部１５の中心におけるマスク材料層の厚さをｈp、開口部１５の中心における電子放出電極１６Ｅの高さをｈeとする。
【０２７４】
表２に示したエッチング条件では、レジスト材料から成るマスク材料層８２のエッチング速度よりも、導電材料層８１のエッチング速度の方が当然速い。マスク材料層８２が存在しない領域では、導電材料層８１が直ぐにエッチングされ始め、被エッチング物の表面が速やかに下降してゆく。これに対して、マスク材料層８２が存在する領域では、最初にマスク材料層８２が除去されないとその下の導電材料層８１のエッチングが始まらないので、マスク材料層８２がエッチングされている間は被エッチング物の厚さの減少速度は遅く（ｈp減少区間）、マスク材料層８２が消失した時点で初めて、被エッチング物の厚さの減少速度がマスク材料層８２の存在しない領域と同様に速くなる（ｈe減少区間）。ｈe減少区間の開始時期は、マスク材料層８２が厚さが最大となる開口部１５の中心で最も遅く、マスク材料層８２の薄い開口部１５の周辺に向かって早くなる。このようにして、円錐形状の電子放出電極１６Ｅが形成される。
【０２７５】
レジスト材料から成るマスク材料層８２のエッチング速度に対する導電材料層８１のエッチング速度の比を、「対レジスト選択比」と称することにする。この対レジスト選択比が、電子放出電極１６Ｅの高さと形状を決定する重要な因子であることを、図６４を参照して説明する。図６４の（Ａ）は、対レジスト選択比が相対的に小さい場合、図６４の（Ｃ）は、対レジスト選択比が相対的に大きい場合、図６４の（Ｂ）はこれらの中間である場合の、電子放出電極１６Ｅの形状を示している。対レジスト選択比が大きいほど、マスク材料層８２の膜減りに比べて導電材料層８１の膜減りが激しくなるので、電子放出電極１６Ｅはより高く、且つ鋭くなることが判る。対レジスト選択比は、ＳＦ6流量に対するＯ2流量の割合を高めると低下する。また、基板バイアスを併用してイオンの入射エネルギーを変化させることが可能なエッチング装置を用いる場合には、ＲＦバイアスパワーを高めたり、バイアス印加用の交流電源の周波数を下げることで、対レジスト選択比を下げることができる。対レジスト選択比の値は１．５以上、好ましくは２以上、より好ましくは３以上に選択される。
【０２７６】
尚、上記のエッチングにおいては当然、ゲート電極１４やカソード電極１２に対して高い選択比を確保する必要があるが、表２に示した条件で全く問題はない。なぜなら、ゲート電極１４やカソード電極１２を構成する材料は、フッ素系のエッチング種では殆どエッチングされず、上記の条件であれば、概ね１０以上のエッチング選択比が得られるからである。
【０２７７】
［スピント型電界放出素子：製造方法の変形−２］
スピント型電界放出素子の製造方法の変形−２は、スピント型電界放出素子の製造方法の変形−１の変形である。製造方法の変形−２においては、マスク材料層により遮蔽される導電材料層の領域を、製造方法の変形−１におけるよりも狭くすることが可能である。即ち、製造方法の変形−２においては、開口部の上端面と底面との間の段差を反映して、柱状部とこの柱状部の上端に連通する拡大部とから成る略漏斗状の凹部を導電材料層の表面に生成させ、工程（ｆ）において、導電材料層の全面にマスク材料層を形成した後、マスク材料層と導電材料層とを支持体の表面に対して平行な面内で除去することにより、柱状部にマスク材料層を残す。
【０２７８】
以下、スピント型電界放出素子の製造方法の変形−２を、支持体等の模式的な一部端面図である図６５〜図６７を参照して説明する。
【０２７９】
［工程−１４００］
先ず、支持体１１上にカソード電極１２を形成する。カソード電極用導電材料層は、例えばＤＣスパッタリング法により、ＴｉＮ層（厚さ０．１μｍ）、Ｔｉ層（厚さ５ｎｍ）、Ａｌ−Ｃｕ層（厚さ０．４μｍ）、Ｔｉ層（厚さ５ｎｍ）、ＴｉＮ層（厚さ０．０２μｍ）及びＴｉ層（０．０２μｍ）をこの順に積層して積層膜を形成し、続いてこの積層膜をストライプ状にパターニングして形成する。尚、図ではカソード電極１２を単層で表した。次に、全面に、具体的には、支持体１１とカソード電極１２の上に、厚さ０．７μｍの絶縁層１３を、ＴＥＯＳ（テトラエトキシシラン）を原料ガスとするプラズマＣＶＤ法に基づき形成する。次いで、絶縁層１３の上にストライプ状のゲート電極１４を形成する。
【０２８０】
更に、全面に例えば ＳｉＯ2から成る厚さ０．２μｍのエッチング停止層８３を形成する。エッチング停止層８３は、電界放出素子の機能上不可欠な部材ではなく、後工程で行われる導電材料層８１のエッチング時に、ゲート電極１４を保護する役割を果たす。尚、導電材料層８１のエッチング条件に対してゲート電極１４が十分に高いエッチング耐性を持ち得る場合には、エッチング停止層８３を省略しても構わない。その後、ＲＩＥ法により、エッチング停止層８３、ゲート電極１４、絶縁層１３を貫通し、底部にカソード電極１２が露出した開口部１５を形成する。このようにして、図６５の（Ａ）に示す状態が得られる。
【０２８１】
［工程−１４１０］
次に、開口部１５内を含む全面に、例えば厚さ０．０３μｍのタングステンから成る密着層８０を形成する（図６５の（Ｂ）参照）。次いで、開口部１５内を含む全面に電子放出部形成用の導電材料層８１を形成する。但し、製造方法の変形−２における導電材料層８１は、製造方法の変形−１で述べた凹部８１Ａよりも深い凹部８１Ａが表面に生成されるように、導電材料層８１の厚さを選択する。即ち、導電材料層８１の厚さを適切に設定することによって、開口部１５の上端面と底面との間の段差を反映して、柱状部８１Ｂとこの柱状部８１Ｂの上端に連通する拡大部８１Ｃとから成る略漏斗状の凹部８１Ａを導電材料層８１の表面に生成させることができる。
【０２８２】
［工程−１４２０］
次に、導電材料層８１の全面に、例えば無電解メッキ法により、厚さ約０．５μｍの銅（Ｃｕ）から成るマスク材料層８２を形成する（図６６の（Ａ）参照）。無電解メッキ条件を以下の表３に例示する。
【０２８３】
0004670137.tif 000002
【０２８４】
［工程−１４３０］
その後、マスク材料層８２と導電材料層８１とを支持体１１の表面に対して平行な面内で除去することにより、柱状部８１Ｂにマスク材料層８２を残す（図６６の（Ｂ）参照）。この除去は、例えば化学的機械的研磨法（ＣＭＰ法）により行うことができる。
【０２８５】
［工程−１４４０］
次に、導電材料層８１と密着層８０のエッチング速度がマスク材料層８２のエッチング速度よりも速くなる異方性エッチング条件下で、導電材料層８１とマスク材料層８２と密着層８０とをエッチングする。その結果、開口部１５内に錐状形状を有する電子放出電極１６Ｅが形成される（図６７の（Ａ）参照）。尚、電子放出電極１６Ｅの先端部にマスク材料層８２が残存する場合には、希フッ酸水溶液を用いたウェットエッチングによりマスク材料層８２を除去することができる。
【０２８６】
［工程−１４５０］
次に、等方的なエッチング条件で開口部１５の内部において絶縁層１３に設けられた開口部１５の側壁面を後退させると、図６７の（Ｂ）に示す電界放出素子が完成される。このとき、エッチング停止層８３も除去される。等方的なエッチングについては、製造方法の変形−１で説明したと同様とすればよい。
【０２８７】
ところで、製造方法の変形−２で形成された電子放出電極１６Ｅにおいては、製造方法の変形−１で形成された電子放出電極１６Ｅに比べ、より鋭い錐状形状が達成されている。これは、マスク材料層８２の形状と、マスク材料層８２のエッチング速度に対する導電材料層８１のエッチング速度の比の違いに起因する。この違いについて、図６８を参照しながら説明する。図６８は、被エッチング物の表面プロファイルが一定時間毎にどのように変化するかを示す図であり、図６８の（Ａ）は銅から成るマスク材料層８２を用いた場合、図６８の（Ｂ）はレジスト材料から成るマスク材料層８２を用いた場合をそれぞれ示す。尚、簡略化のために導電材料層８１のエッチング速度と密着層８０のエッチング速度とをそれぞれ等しいものと仮定し、図６８においては密着層８０の図示を省略する。
【０２８８】
銅から成るマスク材料層８２を用いた場合（図６８の（Ａ）参照）は、マスク材料層８２のエッチング速度が導電材料層８１のエッチング速度に比べて十分に遅いために、エッチング中にマスク材料層８２が消失することがなく、従って、先端部の鋭い電子放出電極１６Ｅを形成することができる。これに対して、レジスト材料から成るマスク材料層８２を用いた場合（図６８の（Ｂ）参照）は、マスク材料層８２のエッチング速度が導電材料層８１のエッチング速度に比べてそれ程遅くないために、エッチング中にマスク材料層８２が消失し易く、従って、マスク材料層消失後の電子放出電極１６Ｅの錐状形状が鈍化する傾向がある。
【０２８９】
また、柱状部８１Ｂに残るマスク材料層８２には、柱状部８１Ｂの深さが多少変化しても、電子放出電極１６Ｅの形状は変化し難いというメリットもある。即ち、柱状部８１Ｂの深さは、導電材料層８１の厚さやステップカバレージのばらつきによって変化し得るが、柱状部８１Ｂの幅は深さによらずほぼ一定なので、マスク材料層８２の幅もほぼ一定となり、最終的に形成される電子放出電極１６Ｅの形状には大差が生じない。これに対して、凹部８１Ａに残るマスク材料層８２においては、凹部８１Ａが浅い場合と深い場合とでマスク材料層の幅も変化してしまうため、凹部８１Ａが浅くマスク材料層８２の厚さが薄い場合ほど、より早期に電子放出電極１６Ｅの錐状形状の鈍化が始まる。電界放出素子の電子放出効率は、ゲート電極とカソード電極との間の電位差、ゲート電極とカソード電極との間の距離、電子放出部の構成材料の仕事関数の他、電子放出部の先端部の形状によっても変化する。このため、必要に応じて上述のようにマスク材料層の形状やエッチング速度を選択することが好ましい。
【０２９０】
［スピント型電界放出素子：製造方法の変形−３］
製造方法の変形−３は、製造方法の変形−２の変形である。製造方法の変形−３においては、工程（ｅ）において、開口部の上端面と底面との間の段差を反映して、柱状部とこの柱状部の上端に連通する拡大部とから成る略漏斗状の凹部を導電材料層の表面に生成させ、工程（ｆ）において、導電材料層の全面にマスク材料層を形成した後、導電材料層上と拡大部内のマスク材料層を除去することにより、柱状部にマスク材料層を残す。以下、スピント型電界放出素子の製造方法の変形−３を、支持体等の模式的な一部端面図である図６９及び図７０を参照して説明する。
【０２９１】
［工程−１５００］
先ず、図６６の（Ａ）に示したマスク材料層８２の形成までを製造方法の変形−２の［工程−１４００］〜［工程−１４２０］と同様に行った後、導電材料層８１上と拡大部８１Ｃ内のマスク材料層８２のみを除去することにより、柱状部８１Ｂにマスク材料層８２を残す（図６９の（Ａ）参照）。このとき、例えば希フッ酸水溶液を用いたウェットエッチングを行うことにより、タングステンから成る導電材料層８１を除去することなく、銅から成るマスク材料層８２のみを選択的に除去することができる。柱状部８１Ｂ内に残るマスク材料層８２の高さは、エッチング時間に依存するが、このエッチング時間は、拡大部８１Ｃに埋め込まれたマスク材料層８２の部分が十分に除去される限りにおいて、それ程の厳密さを要しない。なぜなら、マスク材料層８２の高低に関する議論は、図６８の（Ａ）を参照しながら前述した柱状部８１Ｂの浅深に関する議論と実質的に同じであり、マスク材料層８２の高低は最終的に形成される電子放出電極１６Ｅの形状に大きな影響を及ぼさないからである。
【０２９２】
［工程−１５１０］
次に、導電材料層８１とマスク材料層８２と密着層８０のエッチングを、製造方法の変形−２と同様に行い、図６９の（Ｂ）に示すような電子放出電極１６Ｅを形成する。この電子放出電極１６Ｅは、図６７の（Ａ）に示したように全体が錐状形状を有していても勿論構わないが、図６９の（Ｂ）には先端部のみが錐状形状を有する変形例を示した。かかる形状は、柱状部８１Ｂに埋め込まれたマスク材料層８２の高さが低いか、若しくは、マスク材料層８２のエッチング速度が比較的速い場合に生じ得るが、電子放出電極１６Ｅとしての機能に何ら支障はない。
【０２９３】
［工程−１５２０］
その後、等方的なエッチング条件で開口部１５の内部において絶縁層１３に設けられた開口部１５の側壁面を後退させると、図７０に示す電界放出素子が完成される。等方的なエッチングについては、製造方法の変形−１で説明したと同様とすればよい。
【０２９４】
［スピント型電界放出素子：製造方法の変形−４］
製造方法の変形−４は、製造方法の変形−１の変形である。製造方法の変形−４にて製造されたスピント型電界放出素子の模式的な一部端面図を図７１に示す。製造方法の変形−４が製造方法の変形−１と異なる点は、電子放出部が、基部８４と、基部８４上に積層された錐状の電子放出電極１６Ｅとから構成されている点にある。ここで、基部８４と電子放出電極１６Ｅとは異なる導電材料から構成されている。具体的には、基部８４は、電子放出電極１６Ｅとゲート電極１４の開口端部との間の距離を調節するための部材であり、且つ、抵抗体層としての機能を有し、不純物を含有するポリシリコン層から構成されている。電子放出電極１６Ｅはタングステンから構成されており、錐状形状、より具体的には円錐形状を有する。尚、基部８４と電子放出電極１６Ｅとの間には、ＴｉＮから成る密着層８０が形成されている。尚、密着層８０は、電子放出部の機能上不可欠な構成要素ではなく、製造上の理由で形成されている。絶縁層１３がゲート電極１４の直下から基部８４の上端部にかけてえぐられることにより、開口部１５が形成されている。
【０２９５】
以下、製造方法の変形−４を、支持体等の模式的な一部端面図である図７２〜図７４を参照して説明する。
【０２９６】
［工程−１６００］
先ず、開口部１５の形成までを、製造方法の変形−１の［工程−１３００］と同様に行う。続いて、開口部１５内を含む全面に基部形成用の導電材料層８４Ａを形成する。導電材料層８４Ａは、抵抗体層としても機能し、ポリシリコン層から構成され、プラズマＣＶＤ法により形成することができる。次いで、全面に、スピンコート法にてレジスト層から成る平坦化層８５を表面が略平坦となるように形成する（図７２の（Ａ）参照）。次に、平坦化層８５と導電材料層８４Ａのエッチング速度が共に略等しくなる条件で両層をエッチングし、開口部１５の底部を上面が平坦な基部８４で埋め込む（図７２の（Ｂ）参照）。エッチングは、塩素系ガスと酸素系ガスとを含むエッチングガスを用いたＲＩＥ法により行うことができる。導電材料層８４Ａの表面を平坦化層８５で一旦平坦化してからエッチングを行っているので、基部８４の上面が平坦となる。
【０２９７】
［工程−１６１０］
次に、開口部１５の残部を含む全面に密着層８０を成膜し、更に、開口部１５の残部を含む全面に電子放出部形成用の導電材料層８１を成膜し、開口部１５の残部を導電材料層８１で埋め込む（図７３の（Ａ）参照）。密着層８０は、スパッタリング法により形成される厚さ０．０７μｍのＴｉＮ層であり、導電材料層８１は減圧ＣＶＤ法により形成される厚さ０．６μｍのタングステン層である。導電材料層８１の表面には、開口部１５の上端面と底面との間の段差を反映して凹部８１Ａが形成されている。
【０２９８】
［工程−１６２０］
次に、導電材料層８１の全面に、スピンコート法によりレジスト層から成るマスク材料層８２を表面が略平坦となるように形成する（図７３の（Ｂ）参照）。マスク材料層８２は、導電材料層８１の表面の凹部８１Ａを吸収して平坦な表面となっている。次に、マスク材料層８２を酸素系ガスを用いたＲＩＥ法によりエッチングする（図７４の（Ａ）参照）。このエッチングは、導電材料層８１の平坦面が露出した時点で終了する。これにより、導電材料層８１の凹部８１Ａにマスク材料層８２が平坦に残され、マスク材料層８２は、開口部１５の中央部に位置する導電材料層８１の領域を遮蔽するように形成されている。
【０２９９】
［工程−１６３０］
次に、製造方法の変形−１の［工程−１３４０］と同様にして、導電材料層８１、マスク材料層８２及び密着層８０を共にエッチングすると、前述の機構に基づき対レジスト選択比の大きさに応じた円錐形状を有する電子放出電極１６Ｅと密着層８０とが形成され、電子放出部が完成される（図７４の（Ｂ）参照）。その後、開口部１５の内部において絶縁層１３に設けられた開口部１５の側壁面を後退させると、図７１に示した電界放出素子を得ることができる。
【０３００】
［スピント型電界放出素子：製造方法の変形−５］
製造方法の変形−５は、製造方法の変形−２の変形である。製造方法の変形−５にて製造されるスピント型電界放出素子の模式的な一部端面図を図７６の（Ｂ）に示す。製造方法の変形−５が製造方法の変形−２と異なる点は、電子放出部が、製造方法の変形−４と同様に、基部８４と、基部８４上に積層された錐状の電子放出電極１６Ｅとから構成されている点にある。ここで、基部８４と電子放出電極１６Ｅとは異なる導電材料から構成されている。具体的には、基部８４は、電子放出電極１６Ｅとゲート電極１４の開口端部との間の距離を調節するための部材であり、且つ、抵抗体層としての機能を有し、不純物を含有するポリシリコン層から構成されている。電子放出電極１６Ｅはタングステンから構成されており、錐状形状、より具体的には円錐形状を有する。尚、基部８４と電子放出電極１６Ｅとの間には、ＴｉＮから成る密着層８０が形成されている。尚、密着層８０は、電子放出部の機能上不可欠な構成要素ではなく、製造上の理由で形成されている。絶縁層１３がゲート電極１４の直下から基部８４の上端部にかけてえぐられることにより、開口部１５が形成されている。
【０３０１】
以下、製造方法の変形−５を、支持体等の模式的な一部端面図である図７５及び図７６を参照して説明する。
【０３０２】
［工程−１７００］
先ず、開口部１５の形成までを、製造方法の変形−１の［工程−１３００］と同様に行う。次に、開口部１５内を含む全面に基部形成用の導電材料層を形成し、導電材料層をエッチングすることによって、開口部１５の底部を埋め込む基部８４を形成することができる。尚、図示される基部８４は平坦化された表面を有しているが、表面が窪んでいてもよい。尚、平坦化された表面を有する基部８４は、製造方法の変形−４の［工程−１６００］と同様のプロセスによって形成可能である。更に、開口部１５の残部を含む全面に、密着層８０、及び電子放出部形成用の導電材料層８１を順次形成する。このとき、開口部１５の残部の上端面と底面との間の段差を反映した柱状部８１Ｂとこの柱状部８１Ｂの上端に連通する拡大部８１Ｃとから成る略漏斗状の凹部８１Ａが導電材料層８１の表面に生成されるように、導電材料層８１の厚さを選択する。次に、導電材料層８１上にマスク材料層８２を形成する。このマスク材料層８２は、例えば銅を用いて形成する。図７５の（Ａ）は、ここまでのプロセスが終了した状態を示している。
【０３０３】
［工程−１７１０］
次に、マスク材料層８２と導電材料層８１とを支持体１１の表面に対して平行な面内で除去することにより、柱状部８１Ｂにマスク材料層８２を残す（図７５の（Ｂ）参照）。この除去は、製造方法の変形−２の［工程−１４３０］と同様に、化学的機械的研磨法（ＣＭＰ法）により行うことができる。
【０３０４】
［工程−１７２０］
次に、導電材料層８１とマスク材料層８２と密着層８０とをエッチングすると、前述の機構に基づき対レジスト選択比の大きさに応じた円錐形状を有する電子放出電極１６Ｅが形成される。これらの層のエッチングは、製造方法の変形−２の［工程−１４４０］と同様に行うことができる。電子放出電極１６Ｅと基部８４、及び、電子放出電極１６Ｅと基部８４の間に残存する密着層８０とによって、電子放出部が形成される。電子放出部は、全体が錐状形状を有していても勿論構わないが、図７６の（Ａ）には基部８４の一部が開口部１５の底部を埋め込むように残存した状態を示した。かかる形状は、柱状部８１Ｂに埋め込まれたマスク材料層８２の高さが低いか、若しくは、マスク材料層８２のエッチング速度が比較的速い場合に生じ得るが、電子放出部としての機能に何ら支障はない。
【０３０５】
［工程−１７３０］
その後、等方的なエッチング条件で開口部１５の内部において絶縁層１３の側壁面を後退させると、図７６の（Ｂ）に示した電界放出素子が完成される。等方的なエッチング条件は、製造方法の変形−１で説明したと同様とすればよい。
【０３０６】
［スピント型電界放出素子：製造方法の変形−６］
製造方法の変形−６は、製造方法の変形−３の変形である。製造方法の変形−６が製造方法の変形−３と異なる点は、電子放出部が、製造方法の変形−４と同様に、基部８４と、基部８４上に積層された錐状の電子放出電極１６Ｅとから構成されている点にある。以下、製造方法の変形−６を、支持体等の模式的な一部端面図である図７７を参照して説明する。
【０３０７】
［工程−１８００］
マスク材料層８２の形成までを製造方法の変形−５の［工程−１７００］と同様に行う。その後、導電材料層８１上と拡大部８１Ｃ内のマスク材料層８２のみを除去することにより、柱状部８１Ｂにマスク材料層８２を残す（図７７参照）。例えば希フッ酸水溶液を用いたウェットエッチングを行い、タングステンから成る導電材料層８１を除去することなく、銅から成るマスク材料層８２のみを選択的に除去することができる。この後の導電材料層８１とマスク材料層８２のエッチング、絶縁層１３の等方的なエッチング等のプロセスは、全て、製造方法の変形−５と同様に行うことができる。
【０３０８】
［平面型電界放出素子（その３）］
平面型電界放出素子（その３）は、先に説明した平面型電界放出素子（その１）の変形である。平面型電界放出素子（その３）が平面型電界放出素子（その１）と相違する点は、第４の構造を有している点にある。
即ち、平面型電界放出素子（その３）は、
（Ａ）支持体１１上に配設された、絶縁材料から成る帯状のスペーサ、
（Ｂ）複数の開口部３１５が形成された帯状材料層３１４Ａから成るゲート電極３１４、並びに、
（Ｃ）電子放出部、
から成り、
スペーサの頂面に接するように、且つ、電子放出部の上方に開口部３１５が位置するように帯状材料層３１４Ａが張架されている。帯状材料層３１４Ａは、スペーサの頂面に、熱硬化性接着剤（例えばエポキシ系接着剤）にて固定されている。あるいは又、図７８に、支持体１１の端部近傍の模式的な一部断面図を示すように、ストライプ状の帯状材料層３１４Ａの両端部は、支持体１１の周辺部に固定されている構造とすることもできる。より具体的には、例えば、支持体１１の周辺部に突起部３１６を予め形成しておき、この突起部３１６の頂面に帯状材料層３１４Ａを構成する材料と同じ材料の薄膜３１７を形成しておく。そして、ストライプ状の帯状材料層３１４Ａを張架した状態で、かかる薄膜３１７に、例えばレーザを用いて溶接する。尚、突起部３１６は、例えば、スペーサの形成と同時に形成することができる。
【０３０９】
以下、平面型電界放出素子（その３）の製造方法の一例を説明する。
【０３１０】
［工程−１９００］
先ず、平面型電界放出素子（その１）の［工程−６００］と同様にして、支持体１１上に、第１の方向に延びるストライプ状のカソード電極用導電材料層から構成されたカソード電極１２（Ｃｒから成る）を形成する。
【０３１１】
［工程−１９１０］
次いで、平面型電界放出素子（その１）の［工程−６１０］と同様にして、全面に絶縁層１３を形成する。その後、リソグラフィ技術及びエッチング技術を用いて絶縁層１３に開口部１５を形成する。あるいは、例えば、スクリーン印刷法にて、絶縁層１３を形成する際、併せて、開口部１５を形成してもよい。こうして、開口部１５の底部に電子放出部に相当するカソード電極１２の表面を露出させることができる。ここで、絶縁層１３がスペーサに相当する。
【０３１２】
［工程−１３２０］
その後、複数の開口部３１５が形成されたストライプ状の帯状材料層３１４Ａを、開口部３１５が電子放出部の上方に位置するように、ゲート電極支持部あるいはスペーサである絶縁層１３によって支持された状態に配設し、しかも、第１の方向とは異なる第２の方向にストライプ状の帯状材料層３１４Ａを配置し、以て、ストライプ状の帯状材料層３１４Ａから構成され、複数の開口部３１５を有するゲート電極３１４を電子放出部の上方に位置させる。
【０３１３】
尚、このようなゲート電極の形成方法は、上述した各種の電界放出素子の製造に対して適用することができる。
【０３１４】
［平面型電界放出素子（その４）］
平面型電界放出素子（その４）は、平面型電界放出素子（その３）の変形である。平面型電界放出素子（その４）は、図７９の（Ａ）に模式的な一部断面図を示すように、平面型電界放出素子（その３）と異なり、カソード電極１２とカソード電極１２との間に隔壁３１３（スペーサに相当する）が設けられている。カソード電極１２、帯状材料層３１４Ａ及びゲート電極３１４、並びに、隔壁３１３の模式的な配置図を、図７９の（Ｂ）に示す。
【０３１５】
そして、帯状材料層３１４Ａは、隔壁３１３の頂面に、熱硬化性接着剤（例えばエポキシ系接着剤）にて固定されている。あるいは又、図７８に模式的な一部断面図を示したと同様に、ストライプ状の帯状材料層３１４Ａの両端部は、支持体１１の周辺部に固定されている構造とすることもできる。より具体的には、例えば、支持体１１の周辺部に突起部３１６を予め形成しておき、この突起部３１６の頂面に帯状材料層３１４Ａを構成する材料と同じ材料の薄膜３１７を形成しておく。そして、ストライプ状の帯状材料層３１４Ａを張架した状態で、かかる薄膜３１７に、例えばレーザを用いて溶接する。
【０３１６】
平面型電界放出素子（その４）は、例えば、以下に説明する製造方法にて製造することができる。
【０３１７】
［工程−２０００］
先ず、支持体１１上にスペーサ（ゲート電極支持部）を構成する隔壁３１３を、例えば、サンドブラスト法に基づき形成する。
【０３１８】
［工程−２０１０］
その後、支持体１１上に電子放出部を形成する。具体的には、全面に、スピンコーティング法にてレジスト材料から成るマスク層を形成し、隔壁３１３と隔壁３１３との間のカソード電極を形成すべき領域の部分のマスク層を除去する。その後、平面型電界放出素子（その１）の［工程−６００］と同様にして、クロム（Ｃｒ）から成るカソード電極用導電材料層をスパッタリング法にて全面に形成した後、マスク層を除去する。これによって、マスク層上に形成されたカソード電極用導電材料層も除去され、隔壁３１３と隔壁３１３との間に、電子放出部として機能するカソード電極１２が残される。
【０３１９】
［工程−２０２０］
その後、複数の開口部３１５が形成されたストライプ状の帯状材料層３１４Ａを、複数の開口部３１５が電子放出部の上方に位置するように、スペーサである隔壁３１３によって支持された状態に配設し、以て、ストライプ状の帯状材料層３１４Ａから構成され、複数の開口部３１５を有するゲート電極３１４を電子放出部の上方に位置させる。ストライプ状の帯状材料層３１４Ａの配設方法は、上述のとおりとすればよい。
【０３２０】
尚、このようなゲート電極の形成方法は、上述した各種の電界放出素子の製造に対して適用することができる。
【０３２１】
平面型電界放出素子（その３）あるいは平面型電界放出素子（その４）における開口部３１５の平面形状は円形に限定されない。帯状材料層３１４Ａに設けられた開口部３１５の形状の変形例を図８０の（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）に例示する。
【０３２２】
［電界放出素子とシールド部材との組合せ］
本発明の第３の態様に係る平面型表示装置における電子放出部１６及びシールド部材４０の模式的な一部端面図を図８１に例示する。図８１に示した例においては、ゲート電極１４及び絶縁層１３の上に第２の絶縁層４３が形成され、第２の絶縁層４３の上にシールド部材４０が形成されている。シールド部材４０は、収束電極としての機能も有する。シールド部材４０及び第２の絶縁層４３には、開口部１５と連通した開口部４４が設けられている。尚、スピント型電界放出素子を例示したが、電界放出素子はこれに限定するものではなく、上述した各種の電界放出素子を用いることができる。
【０３２３】
このようなシールド部材４０が組み合わされた電界放出素子は、実質的に、ゲート電極１４及び絶縁層１３の上に第２の絶縁層４３を形成した後、第２の絶縁層４３の上にシールド部材４０を形成し、次いで、シールド部材４０及び第２の絶縁層４３に開口部４４を形成する工程を、上述の各種の電界放出素子の製造方法の工程に含ませることによって製造することができるので、詳細な説明は省略する。尚、シールド部材のパターニングに依存して、１又は複数の電子放出部、あるいは、１又は複数の画素に対応するシールド部材ユニットが集合した形式のシールド部材とすることもでき、あるいは又、有効領域を１枚のシート状の導電材料で被覆した形式のシールド部材とすることもできる。
【０３２４】
尚、シールド部材は、このような方法にて形成するだけでなく、例えば、厚さ数十μｍの４２％Ｎｉ−Ｆｅアロイから成る金属板の両面に、例えばＳｉＯ2から成る絶縁膜を形成した後、各画素に対応した領域にパンチングやエッチングすることによって開口部４４を形成することによってシールド部材を作製することもできる。そして、第１パネル、金属板、第２パネルを積み重ね、両パネルの外周部に枠体を配置し、加熱処理を施すことによって、金属板の一方の面形成された絶縁膜と絶縁層１３とを接着させ、金属板の他方の面に形成された絶縁膜と第２パネルとを接着し、これらの部材を一体化させ、その後、真空封入することで、平面型表示装置を完成させることもできる。
【０３２５】
以上、本発明を、発明の実施の形態に基づき説明したが、本発明はこれらに限定されるものではない。発明の実施の形態にて説明した各種電子放出部遮断回路やアノード電極遮断回路、シールド部材遮断回路の回路構成、平面型表示装置や冷陰極電界電子放出素子の構造、構成は例示であり、適宜変更することができるし、平面型表示装置や冷陰極電界電子放出素子の製造方法も例示であり、適宜変更することができる。平面型表示装置として、本発明の第１の態様に係る平面型表示装置、本発明の第２の態様に係る平面型表示装置、本発明の第３の態様に係る平面型表示装置のみならず、本発明の第１の態様に係る平面型表示装置と本発明の第２の態様に係る平面型表示装置の組合せ、本発明の第１の態様に係る平面型表示装置と本発明の第３の態様に係る平面型表示装置の組合せ、本発明の第２の態様に係る平面型表示装置と本発明の第３の態様に係る平面型表示装置の組合せ、本発明の第１の態様に係る平面型表示装置と本発明の第２の態様に係る平面型表示装置と本発明の第３の態様に係る平面型表示装置の組合せを挙げることができる。
【０３２６】
例えば、図１や図４に示した第１の構成の平面型表示装置における電子放出部遮断回路に、図５に示したダイオード（Ｄ13，Ｄ23，Ｄ33）を組み込んでもよい。また、図１や図４に示した第１の構成の平面型表示装置における電子放出部遮断回路と、図６に示した第２の構成の平面型表示装置における電子放出部遮断回路を組み合わせることによって、第３の構成の平面型表示装置における電子放出部遮断回路を得ることもできる。
【０３２７】
更には、冷陰極電界電子放出素子の製造において使用した各種材料も例示であり、適宜変更することができる。冷陰極電界電子放出素子においては、専ら１つの開口部に１つの電子放出部（電子放出電極）が対応する形態を説明したが、冷陰極電界電子放出素子の構造に依っては、１つの開口部に複数の電子放出部（電子放出電極）が対応した形態、あるいは、複数の開口部に１つの電子放出部（電子放出電極）が対応する形態とすることもできる。あるいは又、ゲート電極に複数の開口部を設け、絶縁層にかかる複数の開口部に連通した１つの開口部を設け、１又は複数の電子放出部を設ける形態とすることもできる。
【０３２８】
ゲート電極を、有効領域を１枚のシート状の導電材料（開口部を有する）で被覆した形式のゲート電極とすることもできる。この場合には、かかるゲート電極に正の電圧ＶG-SL（例えば１６０ボルト）を印加する。そして、各画素を構成する電子放出部と第２の駆動回路（カソード電極駆動回路）との間に、例えば、ＴＦＴから成るスイッチング素子を設け、かかるスイッチング素子の作動によって、各画素を構成する電子放出部への印加状態を制御し、画素の発光状態を制御する。尚、複数の画素を１単位とし（例えば、１列の画素）、かかる１単位の画素を構成する電子放出部と第２の駆動回路（カソード電極駆動回路）との間に電子放出部遮断回路を設ける構成とすることもできる。
【０３２９】
あるいは又、カソード電極を、有効領域を１枚のシート状の導電材料で被覆した形式のカソード電極とすることもできる。この場合には、かかるカソード電極に電圧ＶC-SL（例えば０ボルト）を印加する。そして、各画素を構成する電子放出部と第１の駆動回路（ゲート電極駆動回路）との間に、例えば、ＴＦＴから成るスイッチング素子を設け、かかるスイッチング素子の作動によって、各画素を構成する電子放出部への印加状態を制御し、画素の発光状態を制御する。尚、複数の画素を１単位とし（例えば、１列の画素）、かかる１単位の画素を構成する電子放出部と第２の駆動回路（ゲート電極駆動回路）との間に電子放出部遮断回路を設ける構成とすることもできる。
【０３３０】
表面伝導型電子放出素子と通称される素子から電子放出部を構成することもできる。この表面伝導型電子放出素子は、例えばガラスから成る支持体上に酸化錫（ＳｎＯ2）、金（Ａｕ）、酸化インジウム（Ｉｎ2Ｏ3）／酸化錫（ＳｎＯ2）、カーボン、酸化パラジウム（ＰｄＯ）等の導電材料から成り、微小面積を有し、所定の間隔（ギャップ）を開けて配された一対の電極がマトリクス状に形成されて成る。それぞれの電極の上には炭素薄膜が形成されている。そして、一対の電極の内の一方の電極に行方向配線が接続され、一対の電極の内の他方の電極に列方向配線が接続された構成を有する。一対の電極に電圧を印加することによって、ギャップを挟んで向かい合った炭素薄膜に電界が加わり、炭素薄膜から電子が放出される。かかる電子をアノードパネル上の蛍光体層に衝突させることによって、蛍光体層が励起されて発光し、所望の画像を得ることができる。尚、行方向配線及び／又は列方向配線と、電子放出部駆動回路の間に電子放出部遮断回路を設ければよい。あるいは又、一対の電極の上方に設けられたゲート電極と電子放出部駆動回路の間に電子放出部遮断回路を設ければよい。
【０３３１】
【発明の効果】
以上の説明からも明らかなように、本発明においては、電子放出部駆動回路と電子放出部との間に電子放出部遮断回路を設けることによって、あるいは又、アノード電極駆動回路とアノード電極との間にアノード電極遮断回路を設けることによって、あるいは又、シールド部材印加手段とシールド部材との間にシールド部材遮断回路を設けることによって、大規模な放電のトリガーとなる放電現象そのものを防止するのではなく、小規模な放電が発生しても大規模な放電へと成長することを効果的に防止することができる。その結果、カソード電極やアノード電極、ゲート電極、電子放出部の損傷発生、あるいは又、電子放出部駆動回路やアノード電極駆動回路、シールド部材印加手段の損傷発生を効果的に抑制することが可能となり、平面型表示装置の長寿命化を達成することができる。しかも、平面型表示装置の初期動作段階で多発する放電による損傷発生を抑制することができる結果、平面型表示装置のエージング処理を行い易くなる。
【図面の簡単な説明】
【図１】発明の実施の形態１における第１の構造の平面型表示装置の概念図である。
【図２】発明の実施の形態１におけるゲート電極及びカソード電極の電位の変化、電子放出部遮断回路の動作状態を模式的に示す図である。
【図３】発明の実施の形態１における第１の構造の平面型表示装置の模式的な一部端面図である。
【図４】発明の実施の形態１における第１の構造の平面型表示装置の変形例の概念図である。
【図５】発明の実施の形態１における第１の構造の平面型表示装置の別の変形例の概念図である。
【図６】発明の実施の形態２における第２の構造の平面型表示装置の概念図である。
【図７】発明の実施の形態２におけるゲート電極及びカソード電極の電位の変化、電子放出部遮断回路の動作状態を模式的に示す図である。
【図８】発明の実施の形態２における第２の構造の平面型表示装置の模式的な一部端面図である。
【図９】発明の実施の形態３における第３の構造の平面型表示装置の概念図である。
【図１０】発明の実施の形態３におけるゲート電極及びカソード電極の電位の変化、電子放出部遮断回路の動作状態を模式的に示す図である。
【図１１】発明の実施の形態３における第３の構造の平面型表示装置の模式的な一部端面図である。
【図１２】発明の実施の形態３における第３の構造の平面型表示装置の変形例の概念図である。
【図１３】発明の実施の形態３における第３の構造の平面型表示装置の別の変形例の概念図である。
【図１４】発明の実施の形態３における第３の構造の平面型表示装置の更に別の変形例の概念図である。
【図１５】発明の実施の形態４における第１の構造の平面型表示装置の概念図である。
【図１６】発明の実施の形態４における第１の構造の平面型表示装置の変形例の概念図である。
【図１７】発明の実施の形態４における第１の構造の平面型表示装置の別の変形例の概念図である。
【図１８】発明の実施の形態５における第２の構造の平面型表示装置の変形例の概念図である。
【図１９】発明の実施の形態５における第２の構造の平面型表示装置の別の変形例の概念図である。
【図２０】発明の実施の形態６における第３の構造の平面型表示装置の概念図である。
【図２１】放電が生じているときのアノード電流、カソード電流の変化を模式的に示す図である。
【図２２】発明の実施の形態６における第３の構造の平面型表示装置の変形例の概念図である。
【図２３】発明の実施の形態６における第３の構造の平面型表示装置の別の変形例の概念図である。
【図２４】発明の実施の形態７の平面型表示装置の概念図である。
【図２５】発明の実施の形態７の平面型表示装置の変形例の概念図である。
【図２６】発明の実施の形態７の平面型表示装置の別の変形例の概念図である。
【図２７】発明の実施の形態７の平面型表示装置の更に別の変形例の概念図である。
【図２８】発明の実施の形態７の平面型表示装置において、タイマーの有無によるアノード電極の電位及びアノード電流の変化を模式的に示す図である。
【図２９】発明の実施の形態８の平面型表示装置の概念図である。
【図３０】発明の実施の形態８の平面型表示装置の変形例の概念図である。
【図３１】発明の実施の形態８の平面型表示装置の別の変形例の概念図である。
【図３２】発明の実施の形態９の平面型表示装置の概念図である。
【図３３】発明の実施の形態９の平面型表示装置において、放電の発生に基づく各部位における電位の変化を模式的に示す図である。
【図３４】発明の実施の形態９の平面型表示装置の変形例の概念図である。
【図３５】発明の実施の形態９の平面型表示装置の別の変形例の概念図である。
【図３６】スピント型電界放出素子から成る第１の構造を有する電界放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。
【図３７】図３６に引き続き、スピント型電界放出素子から成る第１の構造を有する電界放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。
【図３８】第２パネル（アノードパネル）の製造方法の一例を説明するための基板等の模式的な一部端面図である。
【図３９】クラウン型電界放出素子から成る第１の構造を有する電界放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。
【図４０】図３９に引き続き、クラウン型電界放出素子から成る第１の構造を有する電界放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。
【図４１】図４０に引き続き、クラウン型電界放出素子から成る第１の構造を有する電界放出素子の製造方法を説明するための支持体等の模式的なな一部端面図、及び、部分的な斜視図である。
【図４２】扁平型電界放出素子から成る第１の構造を有する電界放出素子の製造方法を説明するための支持体等の模式的な一部断面図である。
【図４３】扁平型電界放出素子から成る第１の構造を有する電界放出素子の変形例の製造方法を説明するための支持体等の模式的な一部断面図である。
【図４４】扁平型電界放出素子から成る第１の構造を有する電界放出素子の別の変形例の製造方法を説明するための支持体等の模式的な一部端面図である。
【図４５】図４４に引き続き、扁平型電界放出素子から成る第１の構造を有する電界放出素子の別の変形例の製造方法を説明するための支持体等の模式的な一部端面図である。
【図４６】平面型電界放出素子から成る第２の構造を有する電界放出素子の製造方法を説明するための支持体等の模式的な一部断面図である。
【図４７】平面型電界放出素子から成る第２の構造を有する電界放出素子の変形例の模式的な一部断面図である。
【図４８】平面型電界放出素子から成る第２の構造を有する電界放出素子の別の変形例の模式的な一部断面図である。
【図４９】平面型電界放出素子から成る第２の構造を有する電界放出素子の更に別の変形例の製造方法を説明するための支持体等の模式的な一部端面図、及び、部分的な斜視図である。
【図５０】図４９に引き続き、平面型電界放出素子から成る第２の構造を有する電界放出素子の更に別の変形例の製造方法を説明するための支持体等の模式的な一部端面図、及び、部分的な斜視図である。
【図５１】図５０に引き続き、平面型電界放出素子から成る第２の構造を有する電界放出素子の更に別の変形例の製造方法を説明するための支持体等の模式的な一部端面図、及び、部分的な斜視図である。
【図５２】図５１に引き続き、平面型電界放出素子から成る第２の構造を有する電界放出素子の更に別の変形例の製造方法を説明するための支持体等の模式的な一部断面図である。
【図５３】平面型電界放出素子から成る第２の構造を有する電界放出素子の更に別の変形例の製造方法を説明するための支持体等の模式的な一部断面図である。
【図５４】平面型電界放出素子から成る第２の構造を有する電界放出素子の更に別の変形例の製造方法を説明するための支持体等の模式的な一部端面図である。
【図５５】平面型電界放出素子から成る第２の構造を有する電界放出素子の更に別の変形例の製造方法を説明するための支持体等の模式的な一部端面図である。
【図５６】図５５に引き続き、平面型電界放出素子から成る第２の構造を有する電界放出素子の更に別の変形例の製造方法を説明するための支持体等の模式的な一部端面図である。
【図５７】エッジ型電界放出素子から成る第３の構造を有する電界放出素子の模式的な一部断面図である。
【図５８】エッジ型電界放出素子から成る第３の構造を有する電界放出素子の一例の製造方法を説明するための支持体等の模式的な一部端面図である。
【図５９】図６２に示すスピント型電界放出素子を製造するための、［スピント型電界放出素子：製造方法の変形−１］を説明するための支持体等の模式的な一部端面図である。
【図６０】図５９に引き続き、図６２に示すスピント型電界放出素子を製造するための、［スピント型電界放出素子：製造方法の変形−１］を説明するための支持体等の模式的な一部端面図である。
【図６１】図６０に引き続き、図６２に示すスピント型電界放出素子を製造するための、［スピント型電界放出素子：製造方法の変形−１］を説明するための支持体等の模式的な一部端面図である。
【図６２】［スピント型電界放出素子：製造方法の変形−１］にて得られるスピント型電界放出素子の模式的な一部端面図である。
【図６３】円錐形状の電子放出部が形成される機構を説明するための図である。
【図６４】対レジスト選択比と、電子放出部の高さと形状の関係を模式的に示す図である。
【図６５】［スピント型電界放出素子：製造方法の変形−２］を説明するための支持体等の模式的な一部端面図である。
【図６６】図６５に引き続き、［スピント型電界放出素子：製造方法の変形−２］を説明するための支持体等の模式的な一部端面図である。
【図６７】図６６に引き続き、［スピント型電界放出素子：製造方法の変形−２］を説明するための支持体等の模式的な一部端面図である。
【図６８】被エッチング物の表面プロファイルが一定時間毎にどのように変化するかを示す図である。
【図６９】［スピント型電界放出素子：製造方法の変形−３］を説明するための支持体等の模式的な一部端面図である。
【図７０】図６９に引き続き、［スピント型電界放出素子：製造方法の変形−３］を説明するための支持体等の模式的な一部端面図である。
【図７１】［スピント型電界放出素子：製造方法の変形−４］にて製造されるスピント型電界放出素子の模式的な一部端面図である。
【図７２】［スピント型電界放出素子：製造方法の変形−４］を説明するための支持体等の模式的な一部端面図である。
【図７３】図７２に引き続き、［スピント型電界放出素子：製造方法の変形−４］を説明するための支持体等の模式的な一部端面図である。
【図７４】図７３に引き続き、［スピント型電界放出素子：製造方法の変形−４］を説明するための支持体等の模式的な一部端面図である。
【図７５】［スピント型電界放出素子：製造方法の変形−５］を説明するための支持体等の模式的な一部端面図である。
【図７６】図７５に引き続き、［スピント型電界放出素子：製造方法の変形−５］を説明するための支持体等の模式的な一部端面図である。
【図７７】［スピント型電界放出素子：製造方法の変形−６］を説明するための支持体等の模式的な一部端面図である。
【図７８】［平面型電界放出素子（その３）］の模式的な一部端面図である。
【図７９】［平面型電界放出素子（その４）］の模式的な一部端面図である。
【図８０】ゲート電極の有する複数の開口部を示す模式的な平面図である。
【図８１】本発明の第３の態様に係る平面型表示装置における電子放出部及びシールド部材の模式的な一部端面図である。
【図８２】従来の冷陰極電界電子放出表示装置の代表的な構成例を示す図である。
【図８３】第１パネル及び第２パネルの一部分の模式的な分解斜視図である。
【図８４】従来の冷陰極電界電子放出表示装置における問題点を説明するための図である。
【図８５】選択ゲート電極と選択カソード電極の電位を模式的に示す図である。
【図８６】放電が生じたときの、選択ゲート電極における電位の変化を模式的に示す図である。
【符号の説明】
１０・・・第１パネル（カソードパネル）、１１・・・支持体、１１Ａ・・・凹部、１２，１１２，２１２・・・カソード電極、１１２Ａ・・・隆起部、１１２Ｂ・・・凹部、１１２Ｃ・・・先端部、２１２Ａ・・・エッジ部、１３，１３Ａ，１３Ｂ，１１３，３１３・・・絶縁層、１４，１４Ａ，１４Ｂ，１１４，３１４・・・ゲート電極、１５，１５Ａ，１５Ｂ，４４，３１５・・・開口部、１６・・・電子放出部、１６Ａ，１６Ｂ，１６Ｃ，１６Ｄ，１６Ｅ・・・電子放出電極、１７・・・剥離層、１８・・・導電体層、２０・・・第２パネル（アノードパネル）、２１・・・基板、２２，２２Ｒ，２２Ｇ，２２Ｂ・・・蛍光体層、２３・・・ブラックマトリクス、２４・・・アノード電極、３１・・・第１の駆動回路（ゲート電極駆動回路）、３２，３２Ａ，３２Ｂ，３２Ｃ，３５，３５Ａ，３５Ｂ，３５Ｃ・・・電子放出部遮断回路、３３，３６・・・共通線、３４・・・第２の駆動回路（カソード電極駆動回路）、３７・・・アノード電極駆動回路、３８，３８Ａ，３８Ｂ・・・アノード電極遮断回路、４０・・・シールド部材、４１・・・シールド部材印加手段、４２，４２Ａ，４２Ｂ，４２Ｃ・・・シールド部材遮断回路、４３・・・第２の絶縁層、６０・・・剥離層、６１・・・導電性組成物層、６２・・・抵抗体層、６３・・・炭素薄膜選択成長領域、６４・・・マスク層、６５・・・金属粒子、６６・・・炭素薄膜、６７・・・レジスト層、６７Ａ・・・レジスト開口部、７０，１７０・・・球体、１７０Ａ・・・芯材、１７０Ｂ・・・表面処理層、７１・・・組成物層、７１Ａ・・・分散媒、７１Ｂ・・・カソード電極材料、８０・・・密着層、８１・・・導電材料層、８１Ａ・・・凹部、８１Ｂ・・・柱状部、８１Ｃ・・・拡大部、８２・・・マスク材料層、８３・・・エッチング停止層、８４・・・基部、８４Ａ・・・導電材料層、８５・・・平坦化層、３１４Ａ・・・帯状材料層、３１６・・・突起部、３１７・・・薄膜
【図１】
0004670137.tif 000003
【図２】
0004670137.tif 000004
【図３】
0004670137.tif 000005
【図４】
0004670137.tif 000006
【図５】
0004670137.tif 000007
【図６】
0004670137.tif 000008
【図７】
0004670137.tif 000009
【図８】
0004670137.tif 000010
【図９】
0004670137.tif 000011
【図１０】
0004670137.tif 000012
【図１１】
0004670137.tif 000013
【図１２】
0004670137.tif 000014
【図１３】
0004670137.tif 000015
【図１４】
0004670137.tif 000016
【図１５】
0004670137.tif 000017
【図１６】
0004670137.tif 000018
【図１７】
0004670137.tif 000019
【図１８】
0004670137.tif 000020
【図１９】
0004670137.tif 000021
【図２０】
0004670137.tif 000022
【図２１】
0004670137.tif 000023
【図２２】
0004670137.tif 000024
【図２３】
0004670137.tif 000025
【図２４】
0004670137.tif 000026
【図２５】
0004670137.tif 000027
【図２６】
0004670137.tif 000028
【図２７】
0004670137.tif 000029
【図２８】
0004670137.tif 000030
【図２９】
0004670137.tif 000031
【図３０】
0004670137.tif 000032
【図３１】
0004670137.tif 000033
【図３２】
0004670137.tif 000034
【図３３】
0004670137.tif 000035
【図３４】
0004670137.tif 000036
【図３５】
0004670137.tif 000037
【図３６】
0004670137.tif 000038
【図３７】
0004670137.tif 000039
【図３８】
0004670137.tif 000040
【図３９】
0004670137.tif 000041
【図４０】
0004670137.tif 000042
【図４１】
0004670137.tif 000043
【図４２】
0004670137.tif 000044
【図４３】
0004670137.tif 000045
【図４４】
0004670137.tif 000046
【図４５】
0004670137.tif 000047
【図４６】
0004670137.tif 000048
【図４７】
0004670137.tif 000049
【図４８】
0004670137.tif 000050
【図４９】
0004670137.tif 000051
【図５０】
0004670137.tif 000052
【図５１】
0004670137.tif 000053
【図５２】
0004670137.tif 000054
【図５３】
0004670137.tif 000055
【図５４】
0004670137.tif 000056
【図５５】
0004670137.tif 000057
【図５６】
0004670137.tif 000058
【図５７】
0004670137.tif 000059
【図５８】
0004670137.tif 000060
【図５９】
0004670137.tif 000061
【図６０】
0004670137.tif 000062
【図６１】
0004670137.tif 000063
【図６２】
0004670137.tif 000064
【図６３】
0004670137.tif 000065
【図６４】
0004670137.tif 000066
【図６５】
0004670137.tif 000067
【図６６】
0004670137.tif 000068
【図６７】
0004670137.tif 000069
【図６８】
0004670137.tif 000070
【図６９】
0004670137.tif 000071
【図７０】
0004670137.tif 000072
【図７１】
0004670137.tif 000073
【図７２】
0004670137.tif 000074
【図７３】
0004670137.tif 000075
【図７４】
0004670137.tif 000076
【図７５】
0004670137.tif 000077
【図７６】
0004670137.tif 000078
【図７７】
0004670137.tif 000079
【図７８】
0004670137.tif 000080
【図７９】
0004670137.tif 000081
【図８０】
0004670137.tif 000082
【図８１】
0004670137.tif 000083
【図８２】
0004670137.tif 000084
【図８３】
0004670137.tif 000085
【図８４】
0004670137.tif 000086
【図８５】
0004670137.tif 000087
【図８６】
0004670137.tif 000088