(57)【特許請求の範囲】
【請求項１】
半導体素子が形成された半導体基板上に、前記半導体素子と電気的に接続されて形成された配線と層間絶縁膜とを有する配線層を上方に積層して形成された多層配線を備えた半導体装置の配線構造において、
前記配線より腐食されやすい材料により形成された薄膜抵抗体が少なくとも１つの前記配線層内に配置され、前記薄膜抵抗体の抵抗値を測定可能に構成されており、
前記薄膜抵抗体が配置されている配線層の配線または当該配線層に隣接する下層の配線層の配線に対して正の電位を前記薄膜抵抗体に印加可能に構成されていることを特徴とする半導体装置の配線構造。
【請求項２】
前記薄膜抵抗体は、前記多層配線のすべての配線層内にそれぞれ配置されていることを特徴とする請求項１に記載の半導体装置の配線構造。
【請求項３】
半導体素子が形成された半導体基板上に、前記半導体素子と電気的に接続されて形成された配線と層間絶縁膜とを有する配線層を上方に積層して形成された多層配線を備えた半導体装置であって、前記配線よりも水分により腐食されやすい材料により形成された薄膜抵抗体が少なくとも１つの前記配線層内に配置され、前記薄膜抵抗体の抵抗値を測定可能に構成されている配線構造を有する半導体装置を用意し、
前記半導体装置を使用条件よりも高温高湿条件下で保持するとともに、前記薄膜抵抗体が配置されている配線層の配線または当該配線層に隣接する下層の配線層の配線に対して正の電位を前記薄膜抵抗体に印加し、前記薄膜抵抗体の抵抗値を測定することにより前記配線層内に存在する水分を検出することを特徴とする多層配線を有する半導体装置の水分検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多層配線を備えた半導体装置の配線構造、特に耐湿性評価が可能な半導体装置の多層配線構造及び多層配線を有する半導体装置の水分検出方法に関する。
【背景技術】
【０００２】
従来より、ＬＳＩなどの集積度が高い半導体装置には、微細化の要求から多層配線が用いられている。近年、更なるＩＣの高速化及びチップ小型化の要求により、３層以上の多層配線構造、微細配線及び低誘電率の層間絶縁膜が採用されているが、低誘電率の層間絶縁膜は機械的強度の弱いため欠陥が導入されやすく、この欠陥から水分が侵入して配線材料を腐食させ、例えば抵抗体の抵抗変動などが生じて、信頼性が低下することがあった。
この現象を防止するために各種方策が検討されており、例えば、特許文献１には、金属配線層の周囲をシリコン窒化膜で被覆する技術が開示されている。
【特許文献１】特開平９−１７８６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体装置の耐湿性に係る信頼性評価方法として、プレッシャークッカー試験（ＰＣＴ）や高温高湿バイアス（ＰＣＴ-Ｂｉａｓ）が行われている。
従来技術の半導体装置などでは、これらの信頼性試験を行い、半導体基板に形成された評価素子などを用いてデバイスの特性変動を計測することにより水分の影響を評価してきた。
車載用ＩＣなどの高信頼性が要求される半導体装置では、配線層内の水分の有無を測定することが重要であるが、従来の評価方法によると、配線層内の水分の有無を直接測定することは困難であるという問題があった。
【０００４】
そこで、この発明は、多層配線を有する半導体装置において配線層内の水分の有無を直接評価することができる配線構造及び多層配線を有する半導体装置の水分検出方法を実現することを目的とする。
【課題を解決するための手段】
【０００５】
この発明は、上記目的を達成するため、請求項１に記載の発明では、半導体素子が形成された半導体基板上に、前記半導体素子と電気的に接続されて形成された配線と層間絶縁膜とを有する配線層を上方に積層して形成された多層配線を備えた半導体装置の配線構造において、前記配線より腐食されやすい材料により形成された薄膜抵抗体が少なくとも１つの前記配線層内に配置され、前記薄膜抵抗体の抵抗値を測定可能に構成されており、前記薄膜抵抗体が配置されている配線層の配線または当該配線層に隣接する下層の配線層の配線に対して正の電位を前記薄膜抵抗体に印加可能に構成されている、という技術的手段を用いる。
【０００６】
請求項１に記載の発明によれば、半導体素子が形成された半導体基板上に、半導体素子と電気的に接続されて形成された配線と層間絶縁膜とを有する配線層を上方に積層して形成された多層配線を備えた半導体装置の配線構造において、配線より腐食されやすい材料により形成された薄膜抵抗体が少なくとも１つの配線層内に配置され、薄膜抵抗体の抵抗値を測定可能に構成されているため、水分の侵入などにより配線層内に水分が存在する場合には、水分が配線層内を移動して薄膜抵抗体に到達し、薄膜抵抗体が腐食されて抵抗が急増するので、薄膜抵抗体の抵抗値を測定することにより配線層内の水分の有無を直接検出することができる。
また、薄膜抵抗体が配置されている配線層の配線または当該配線層に隣接する下層の配線層の配線に対して正の電位を薄膜抵抗体に印加可能に構成されているため、薄膜抵抗体に正の電位を印加しない場合に比べて、配線と薄膜抵抗体との間に存在する水分（水分中のＯＨ−）を薄膜抵抗体に向かって加速して移動させることができる。これにより、より短時間で高感度に水分の有無を検出することができる。
【０００９】
請求項２に記載の発明では、請求項１に記載の半導体装置の配線構造において、前記薄膜抵抗体は、前記多層配線のすべての配線層内にそれぞれ配置されている、という技術的手段を用いる。
【００１０】
請求項２に記載の発明によれば、薄膜抵抗体は、多層配線のすべての配線層内にそれぞれ配置されているため、すべての配線層内における水分の有無を一度に評価することができる。
【００１１】
請求項３に記載の発明では、半導体素子が形成された半導体基板上に、前記半導体素子と電気的に接続されて形成された配線と層間絶縁膜とを有する配線層を上方に積層して形成された多層配線を備えた半導体装置であって、前記配線よりも水分により腐食されやすい材料により形成された薄膜抵抗体が少なくとも１つの前記配線層内に配置され、前記薄膜抵抗体の抵抗値を測定可能に構成されている配線構造を有する半導体装置を用意し、前記半導体装置を使用条件よりも高温高湿条件下で保持するとともに、前記薄膜抵抗体が配置されている配線層の配線または当該配線層に隣接する下層の配線層の配線に対して正の電位を前記薄膜抵抗体に印加し、前記薄膜抵抗体の抵抗値を測定することにより前記配線層内に存在する水分を検出する、という技術的手段を用いる。
【００１２】
請求項３に記載の発明によれば、半導体素子が形成された半導体基板上に、前記半導体素子と電気的に接続されて形成された配線と層間絶縁膜とを有する配線層を上方に積層して形成された多層配線を備えた半導体装置であって、配線よりも水分により腐食されやすい材料により形成された薄膜抵抗体が少なくとも１つの配線層内に配置され、薄膜抵抗体の抵抗値を測定可能に構成されている配線構造を有する半導体装置を用意し、半導体装置を使用条件よりも高温高湿条件下で保持するとともに、薄膜抵抗体が配置されている配線層の配線または当該配線層に隣接する下層の配線層の配線に対して正の電位を薄膜抵抗体に印加し、薄膜抵抗体の抵抗値を測定することにより配線層内に存在する水分を検出するため、半導体装置の製造工程において配線層内に水分が侵入していた場合には、半導体装置を使用条件よりも高温高湿条件下で保持し、正の電位を薄膜抵抗体に印加することにより、配線層内における水分の拡散が加速され、薄膜抵抗体の腐食が進行するので、水分の存在を検出することができる。また、半導体装置が耐湿性の高い構造か否かを、高温高湿条件下で保持した場合に配線層内に水分が侵入するか否かを調べることにより評価することができる。
【発明を実施するための最良の形態】
【００１３】
この発明に係る耐湿性評価用の半導体装置の配線構造について、図を参照して説明する。図１は、耐湿性評価用半導体装置の配線構造を示す断面説明図である。図２は、水分検出回路の配線構造を示す模式図である。図３は、薄膜抵抗体の配置位置の変更例を示す説明図である。
なお、各図においては、説明のために一部を拡大して誇張して示している。また、以下の説明において、ある層が他の層の上に存在すると記述される場合には、ある層が他の層の真上に存在する場合と、ある層と他の層との間に第３の層が介在される場合とを示す。
【００１４】
（半導体装置の構造）
本実施形態では、ＣＭＯＳトランジスタが形成された耐湿性評価用の半導体装置１を例に説明する。ＣＭＯＳトランジスタは、半導体基板１０の基板面１０ａに形成されたフィールド絶縁膜によって素子分離されたＰＭＯＳトランジスタと、ＮＭＯＳトランジスタとから構成されている。
【００１５】
半導体装置１は、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタが形成された半導体基板１０と、この半導体基板１０上に順番に形成された第１配線層３１、第２配線層３２及び第３配線層３３とを備えている。なお、図１には、ＮＭＯＳトランジスタのソース１０ｂ、コンタクト用のシリサイド膜１０ｃ及び素子分離のためのＳＴＩ膜１０ｄが形成されている領域の拡大部を示してある。
【００１６】
第１配線層３１は、半導体基板１０の基板面１０ａ上に形成されており、第１層間絶縁膜１１と第１配線２１とを備えている。
第１層間絶縁膜１１は、ＴＥＯＳ膜により形成されている。第１層間絶縁膜１１は、クロストークを低減するために低誘電率なＬｏｗ−ｋ膜で形成することが好ましく、ＳｉＯ２、ＳｉＯ２膜に多量の炭素を含有させたＳｉＯＣ、フッ素ドープケイ酸塩ガラス（ＦＳＧ）、リン含有ケイ酸塩ガラス（ＰＳＧ）、ホウ素リン含有ケイ酸ガラス（ＢＰＳＧ）など、低誘電率を有する材料により形成することができる。
第１配線層３１には、第１配線２１をシリサイド膜１０ｃに接続するための第１ビア溝３１ａが貫通形成されている。
【００１７】
第１配線２１は、スパッタリング法を用いてＡｌ合金により形成された第２層間絶縁膜１３の上面に露出する第１配線部２１ａと、第１ビア溝３１ａにＡｌ合金が充填されて形成された第１ビア部２１ｂとからなる。第１配線２１は、Ａｌ合金の第１層間絶縁膜１１への拡散を防止するために、ＴｉＮ膜などにより形成された図示しないバリア層を介して形成されている。
第１配線２１は、第１ビア溝３１ａを介して第１ビア部２１ｂの下端においてＮＭＯＳトランジスタのソース１０ｂとシリサイド膜１０ｃを介して電気的に接続されている。
【００１８】
第２配線層３２は、第１配線層３１の上面に形成されており、第１配線２１の第１配線部２１ａと第１層間絶縁膜１１とを覆って形成されているＰ−ＳｉＮ膜１２と、Ｐ−ＳｉＮ膜１２上に積層形成された第２層間絶縁膜１３と、第２層間絶縁膜１３上に積層形成され平坦化するための第１ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜１４と、第１ＳＯＧ膜１４上に積層形成された第３層間絶縁膜１５と、第２配線２２とを備えている。
【００１９】
第２層間絶縁膜１３及び第３層間絶縁膜１５は、ＴＥＯＳ膜により形成されている。第２層間絶縁膜１３は、第１層間絶縁膜１１と同様に、他の低誘電率を有する材料により形成することができる。
Ｐ−ＳｉＮ膜１２、第２層間絶縁膜１３、第１ＳＯＧ膜１４及び第３層間絶縁膜１５には、第１配線２１を第２配線２２に接続するための第２ビア溝３２ａが貫通形成されている。
【００２０】
第２配線２２は、第１配線２１と同様の構造に形成されており、第２層間絶縁膜１３の上面に露出する第２配線部２２ａと、第２ビア溝３２ａにＡｌ合金が充填された第２ビア部２２ｂとからなる。第２配線２２は、第２ビア部２２ｂの下端において第１配線２１の第１配線部２１ａと電気的に接続されている。
【００２１】
第３配線層３３は、第２配線層３２の上面に形成されており、第４層間絶縁膜１６、薄膜抵抗体２０ａ、２０ｂ、第５層間絶縁膜１７、第２ＳＯＧ膜１８、第６層間絶縁膜１９及び第３配線２３、２４を備えている。
第４層間絶縁膜１６は、第２配線２２の第２配線部２２ａと第３層間絶縁膜１５とを覆って形成されている。
【００２２】
薄膜抵抗体２０ａ、２０ｂは、ＣｒＳｉ膜からなる帯状の電極膜であり、第４層間絶縁膜１６の上面に並んで形成されている。薄膜抵抗体２０ｂは、後述する第３配線２４の下方に配置されている。薄膜抵抗体２０ａ、２０ｂ及び第３配線２４から構成される水分検出回路５０については後述する。
薄膜抵抗体２０ａ、２０ｂは、水分が存在する状態で、電圧を印加する、温度を付加するなどの加速要因により腐食しやすい導電性材料であれば、ＣｒＳｉ以外の材料で形成することもできる。例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、ＴｉＷ、Ｃｕなどを用いることができる。
【００２３】
第５層間絶縁膜１７は、第４層間絶縁膜１６及び薄膜抵抗体２０ａ、２０ｂを覆って積層形成されている。第５層間絶縁膜１７上には、第５層間絶縁膜１７の凹凸を平坦する第２ＳＯＧ膜１８が積層形成されている。第２ＳＯＧ膜１８上には、第６層間絶縁膜１９が積層形成されている。
第４層間絶縁膜１６、第５層間絶縁膜１７及び第６層間絶縁膜１９は、ＴＥＯＳ膜により形成されている。これらの層間絶縁膜は、第１層間絶縁膜１１と同様に、他の低誘電率を有する材料により形成することができる。
【００２４】
第４層間絶縁膜１６、第５層間絶縁膜１７、第２ＳＯＧ膜１８及び第６層間絶縁膜１９には、第２配線２２を第３配線２３に接続するための第３ビア溝３３ａが貫通形成されている。
【００２５】
第３配線２３は、第１配線２１と同様の構造に形成されており、第６層間絶縁膜１９の上面に露出する第３配線部２３ａと、第３ビア溝３３ａにＡｌ合金が充填された第３ビア部２３ｂとからなる。第３配線２３は、第３ビア部２３ｂの下端において第２配線２２の第２配線部２２ａと電気的に接続されている。
第３配線２４は、第６層間絶縁膜１９の上面に形成されており、外部配線により接地されている。
【００２６】
そして、第３配線層３３の上面及び第３配線２３，２４を覆って、Ｐ−ＳｉＮ膜やＰ−ＴＥＯＳ膜などからなる保護膜２５が形成されている。
【００２７】
なお、配線材料としては、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ−Ｃｕ合金などのＡｌ合金を用いることができる。また、スパッタリング法で配線を形成できる材料であれば、Ａｌ合金以外の材料も用いることができる。配線材料としては、Ａｌ合金を用いることにより、車載用など高温に晒される半導体装置に用いる場合においても、配線材料が絶縁膜中に拡散しにくい配線を形成することができる。
【００２８】
次に、層間絶縁膜中などに存在する水分を検出する水分検出回路の配線構造について、図２を参照して説明する。
例えば、第１ＳＯＧ膜１４または第２ＳＯＧ膜１８は、機械的強度が低いために、クラックなどの欠陥が発生するおそれがある。また、多孔質であるため、水分が侵入しやすい。そこで、製造工程や使用環境により水分が侵入するおそれがあるため、耐湿性が高い構造を検討する必要がある。
ここでは、第３配線層３３中の水分を検出するための水分検出回路５０の配線構造を示す。
【００２９】
図２は、水分検出回路５０（図１のＭ部）を上方から見た模式図である。図２に示すように、水分検出回路５０は、薄膜抵抗体２０ａ、２０ｂ、第３配線２３及びこれらを接続する外部配線より構成されている。
薄膜抵抗体２０ａ、２０ｂは蛇腹状に形成されており、それぞれの一端は抵抗Ｒａ、Ｒｂを介して外部配線により接地されており、他端はそれぞれ電源Ｖｂに接続されている。第３配線２３は、薄膜抵抗体２０ｂの上方に櫛歯状に形成されており、外部配線により接地されている。
【００３０】
続いて、半導体装置１の耐湿性評価方法について説明する。
まず、半導体装置１の耐湿性評価試験として、プレッシャークッカー試験（ＰＣＴ）を行う。ＰＣＴは、例えば、温度１２１℃、ＲＨ１００％で１２時間保持することにより行う。
【００３１】
続いて、高温高湿バイアス（ＰＣＴ-Ｂｉａｓ）を行う。ＰＣＴ-Ｂｉａｓは、例えば、温度１２１℃、ＲＨ８５％の条件下において、薄膜抵抗体２０ａ、２０ｂに電源Ｖｂにより例えば３０Ｖの電圧を一定時間印加することにより行う。
【００３２】
耐湿性評価試験により第３配線層３３中に水分が侵入した場合、上述のように第３配線２４に対して正の電位が印加されると、水分に由来するＯＨ−が薄膜抵抗体２０ｂ側に移動する。薄膜抵抗体２０ｂを構成するＣｒＳｉは水分により腐食しやすく、薄膜抵抗体２０ｂにおいて次式の反応が起こる。
【００３３】
２Ｃｒ＋６ＯＨ−＝Ｃｒ２Ｏ３・３Ｈ２Ｏ＋６ｅ−    （１）
【００３４】
ＣｒＳｉが腐食されることにより、薄膜抵抗体２０ｂの抵抗値が薄膜抵抗体２０ａの抵抗値に比べて急増するため、薄膜抵抗体２０ｂの抵抗値を測定することにより、ＯＨ−の存在、つまり、水分の存在を高感度に、かつ、直接検出することができる。
ここで、水分の有無の評価は、例えば、ＰＣＴ-Ｂｉａｓにおいて２０〜３０時間保持して薄膜抵抗体２０ｂの抵抗値を測定することにより行う。本実施形態では、２５時間保持して薄膜抵抗体２０ｂの抵抗値が急増していれば、第３配線層３３中に水分が存在しており、抵抗値が増加しなければ第３配線層３３中に水分が存在しないと判定することができる。
【００３５】
製造工程において第３配線層３３中に水分が侵入していた場合には、ＰＣＴ、ＰＣＴ-Ｂｉａｓにより第３配線層３３中における水分の拡散が加速され、薄膜抵抗体２０ｂの腐食が進行するので、水分の存在を短時間で検出することができる。
また、半導体装置１が耐湿性の高い構造か否かは、耐湿性評価試験により第３配線層３３中に水分が侵入するか否かを調べることにより評価することができる。
【００３６】
上述した実施形態では、薄膜抵抗体２０ａ、２０ｂは、第３配線層３３中の第４層間絶縁膜１６と第５層間絶縁膜１７との間に形成されているが、この位置に限定されるものではない。
例えば、図３に示すように、第２配線層３２のＰ−ＳｉＮ膜１２の上面（例えば図中Ａ部）や第２層間絶縁膜１３の上面（例えば図中Ｂ部）などに配置することもできる。これによれば、第２配線層３２中の水分を検出することができる。
また、第１配線層３１の第１層間絶縁膜１１中（例えば図中Ｃ部）に配置することもできる。これによれば、第１配線層３１中の水分を検出することができる。
【００３７】
第３配線層３３に隣接する下層の第２配線層３２の第２配線２２との間に水分検出回路５０を構成しても良い。この構成によれば、第２配線２２と薄膜抵抗体２０ｂとの間の水分を検出できる。
薄膜抵抗体２０ａ、２０ｂを第１配線層３１、第２配線層３２、第３配線層３３中にそれぞれ配置する構成を用いると、一度の耐湿性評価試験により各配線層の耐湿性を評価することができる。
ここで、薄膜抵抗体２０ａ、２０ｂは、配置された配線層より上層の配線に近接していれば、配置する位置は任意である。
【００３８】
なお、上述の半導体装置１における配線層の数などは例示であり、多層配線を有する各種半導体装置に適用することができる。
【００３９】
［最良の形態の効果］
（１）半導体装置１の多層配線構造において、第１配線層３１、第２配線層３２、第３配線層３３の各配線より腐食されやすい材料により形成された薄膜抵抗体２０ａ、２０ｂが少なくとも１つの配線層内、本実施形態では第３配線層３３に配置され、薄膜抵抗体２０ａ、２０ｂの抵抗値を測定可能に構成されているため、水分の侵入などにより配線層内に水分が存在する場合には、水分が配線層内を移動して薄膜抵抗体２０ａ、２０ｂに到達し、薄膜抵抗体２０ａ、２０ｂが腐食されて抵抗が急増するので、薄膜抵抗体２０ａ、２０ｂの抵抗値を測定することにより配線層内の水分の有無を直接検出することができる。
【００４０】
（２）薄膜抵抗体２０ａ、２０ｂは、第３配線２４に対して正の電位を印加可能に構成されているため、正の電位を印加しない場合に比べて、第３配線２４と薄膜抵抗体２０ａ、２０ｂとの間に存在する水分（水分中のＯＨ−）を薄膜抵抗体２０ａ、２０ｂに向かって加速して移動させることができる。これにより、より短時間で高感度に水分の有無を検出することができる。
【００４１】
（３）半導体装置１の耐湿性評価試験として、使用条件よりも高温高湿条件下で保持するプレッシャークッカー試験（ＰＣＴ）、高温高湿バイアス（ＰＣＴ-Ｂｉａｓ）を行うことにより、製造工程において第３配線層３３中に水分が侵入していた場合には、第３配線層３３中における水分の拡散が加速され、薄膜抵抗体２０ｂの腐食が進行するので、水分の存在を検出することができる。
また、半導体装置１が耐湿性の高い構造か否かは、耐湿性評価試験により第３配線層３３中に水分が侵入するか否かを調べることにより評価することができる。
【００４２】
（４）薄膜抵抗体２０ａ、２０ｂが、多層配線のすべての配線層（第１配線層３１、第２配線層３２、第３配線層３３）内にそれぞれ配置されている構成を用いると、一度の耐湿性評価試験により各配線層の耐湿性を評価することができる。
【００４３】
［その他の実施形態］
（１）本実施形態では、半導体装置１としてＣＭＯＳを備えた半導体装置を示したが、これに限定されるものではなく、例えば、ＬＤＭＯＳ、バイポーラトランジスタなどを備えた半導体装置を用いることもできる。また、本実施形態の半導体装置１は、配線構造の耐湿性を評価することを目的とする構成であるため、必ずしもデバイスを形成しなくてもよい。
【００４４】
（２）本実施形態では、ＰＣＴ-Ｂｉａｓにおいて薄膜抵抗体２０ｂの抵抗値の変化を測定したが、ＰＣＴにおいて薄膜抵抗体２０ｂの抵抗値の変化を測定することにより、半導体装置１の耐湿性評価を行うこともできる。つまり、薄膜抵抗体２０ａ、２０ｂに電圧を印加しなくてもよい。
【図面の簡単な説明】
【００４５】
【図１】耐湿性評価用半導体装置の配線構造を示す断面説明図である。
【図２】水分検出回路の配線構造を示す模式図である。
【図３】薄膜抵抗体の配置位置の変更例を示す説明図である。
【符号の説明】
【００４６】
１    半導体装置
１０    半導体基板
１１    第１層間絶縁膜
１３    第２層間絶縁膜
１４    第１ＳＯＧ膜
１５    第３層間絶縁膜
１６    第４層間絶縁膜
１７    第５層間絶縁膜
１８    第２ＳＯＧ膜
１９    第６層間絶縁膜
２０ａ、２０ｂ  薄膜抵抗体
２１    第１配線
２２    第２配線
２３、２４  第３配線
３１    第１配線層
３２    第２配線層
３３    第３配線層
５０    水分検出回路
【図１】
0004803139.tif 000002
【図２】
0004803139.tif 000003
【図３】
0004803139.tif 000004