(57)【特許請求の範囲】
【請求項１】
データ線に接続された画素から前記データ線に所定の電流が流れるように制御する少なくとも一つ以上の電流シンク回路と；
前記所定の電流が流れる時生成される補償電圧を利用して階調電圧の電圧値を設定する，少なくとも一つ以上の電圧生成部と；
外部から供給されるデジタルデータのビット値に対応して，前記階調電圧の中でいずれか一つの階調電圧をデータ信号として選択する，少なくとも一つ以上のデジタル−アナログ変換器と；
前記データ信号の電圧値を昇圧する，少なくとも一つ以上の昇圧部と；
前記昇圧されたデータ信号を前記データ線に供給する，少なくとも一つ以上のスイッチング部と；
を備え，
前記昇圧部は，前記データ線に負荷がかかることにより発生する前記補償電圧の電圧降下電圧に対応して，前記データ信号の電圧値を昇圧することを特徴とする，データ駆動回路。
【請求項２】
前記データ線は，画素に接続され，前記画素は，基準電源と前記昇圧されたデータ信号の電圧差を利用して電圧を充電し，充電された電圧に基づいて第１電源から発光素子に流れる電流を制御することを特徴とする，請求項１に記載のデータ駆動回路。
【請求項３】
前記昇圧部は，前記基準電源と前記基準電源から前記電圧降下電圧を差し引いた第２基準電源との入力を受け，前記基準電源と前記第２基準電源の差電圧分，前記データ信号の電圧を昇圧することを特徴とする，請求項２に記載のデータ駆動回路。
【請求項４】
前記電圧生成部は，前記第２基準電源の供給を受ける第１側端子と前記補償電圧の供給を受ける第２側端子の間に設置され，前記階調電圧を生成する複数の分圧抵抗を備えることを特徴とする，請求項３に記載のデータ駆動回路。
【請求項５】
前記電流シンク回路は，１水平期間内の一部の期間である第１期間の間，前記所定の電流を供給することを特徴とする，請求項１に記載のデータ駆動回路。
【請求項６】
前記所定の電流の電流値は，前記画素が，最大輝度に発光する時流れる電流と等しく設定されることを特徴とする，請求項５に記載のデータ駆動回路。
【請求項７】
前記電流シンク回路は，
前記所定の電流を供給する電流源と；
前記データ線と前記電圧生成部との間に設置されて，前記第１期間の間ターンオンされる第１トランジスタと；
前記データ線と前記電流源との間に設置されて，前記第１期間の間ターンオンされる第２トランジスタと；
前記補償電圧を充電するキャパシタと；
を備えることを特徴とする，請求項６に記載のデータ駆動回路。
【請求項８】
前記スイッチング部は，前記１水平期間の前記第１期間を除いた第２期間の間，前記データ線と前記昇圧部を接続する少なくとも一つ以上のトランジスタを備えることを特徴とする，請求項５に記載のデータ駆動回路。
【請求項９】
前記スイッチング部は，２個のトランジスタを具備し，前記２個のトランジスタは，トランスミッションゲート形態に接続されることを特徴とする，請求項８に記載のデータ駆動回路。
【請求項１０】
前記昇圧部と前記スイッチング部との間に設置される第１バッファと；
前記電流シンク回路と前記電圧生成部との間に設置される第２バッファと；
を備えることを特徴とする，請求項１に記載のデータ駆動回路。
【請求項１１】
前記電流シンク回路，前記電圧生成部，前記デジタル−アナログ変換器，前記昇圧部および前記スイッチング部は，前記データ駆動回路のチャンネルごとに設置されることを特徴とする，請求項１に記載のデータ駆動回路。
【請求項１２】
順次サンプリングパルスを生成するシフトレジスタを含むシフトレジスタ部と；
前記サンプリングパルスに応答して，前記デジタルデータの供給を受け，前記供給されたデジタルデータを保持するラッチを含むサンプリングラッチ部と；
前記サンプリングラッチ部のラッチに格納されたデジタルデータの供給を受け，前記供給されたデジタルデータを保持し，前記保持されたデジタルデータを前記デジタル−アナログ変換器に供給するラッチを含むデータラッチ部と；
を備えることを特徴とする，請求項１に記載のデータ駆動回路。
【請求項１３】
前記データラッチ部のラッチに保持された前記デジタルデータの電圧レベルを上昇させて，前記デジタル−アナログ変換器に供給するレベルシフタを含むレベルシフタ部をさらに備えることを特徴とする，請求項１２に記載のデータ駆動回路。
【請求項１４】
データ線に接続された画素から所定の電流の供給を受けて，供給を受けた電流に対応する補償電圧を生成する少なくとも一つ以上の電流シンク回路と；
前記補償電圧の電圧値を昇圧する少なくとも一つ以上の昇圧部と；
前記昇圧された補償電圧を利用して階調電圧の電圧値を設定する少なくとも一つ以上の電圧生成部と；
外部から供給されるデジタルデータのビット値に対応して，前記階調電圧の中でいずれか一つの階調電圧をデータ信号として選択する，少なくとも一つ以上のデジタル−アナログ変換器と；
前記データ信号を前記データ線に供給する，少なくとも一つ以上のスイッチング部と；
を備え，
前記昇圧部は，前記データ線に負荷がかかることにより発生する前記補償電圧の電圧降下電圧分，前記補償電圧の電圧値を昇圧することを特徴とする，データ駆動回路。
【請求項１５】
前記画素は，基準電源と前記データ信号の電圧差を利用して電圧を充電し，充電された電圧に基づいて第１電源から発光素子に流れる電流を制御することを特徴とする，請求項１４に記載のデータ駆動回路。
【請求項１６】
前記昇圧部は，前記基準電源と前記基準電源から前記電圧降下電圧を差し引いた第２基準電源との入力を受け，前記基準電源と前記第２基準電源との差分，前記補償電圧の電圧値を昇圧することを特徴とする，請求項１５に記載のデータ駆動回路。
【請求項１７】
前記電流シンク回路は，１水平期間内の一部の期間である第１期間の間，前記所定の電流を供給することを特徴とする，請求項１６に記載のデータ駆動回路。
【請求項１８】
前記スイッチング部は，前記１水平期間において，前記第１期間を除いた第２期間の間，前記データ線と前記デジタル−アナログ変換器とを接続させることを特徴とする，請求項１７に記載のデータ駆動回路。
【請求項１９】
前記電流シンク回路は，
前記所定の電流を供給する電流源と；
前記データ線と前記電圧生成部との間に設置されて，前記第１期間の間ターンオンされる第１トランジスタと；
前記データ線と前記電流源との間に設置されて，前記第１期間の間ターンオンされる第２トランジスタと；
一側端子が前記第１トランジスタに接続されて前記補償電圧を充電するキャパシタと；
を備えることを特徴とする，請求項１８に記載のデータ駆動回路。
【請求項２０】
前記昇圧部は，
前記キャパシタの他側端子に接続される第３バッファと；
前記第１期間の間ターンオンされて前記第２基準電源の電圧を前記第３バッファに供給する第３トランジスタと；
前記第２期間の間ターンオンされて前記基準電源の電圧を前記第３バッファに供給する第４トランジスタと；
を備えることを特徴とする，請求項１９に記載のデータ駆動回路。
【請求項２１】
前記所定の電流の電流値は，前記画素が，最大輝度に発光する時流れる電流と等しく設定されることを特徴とする，請求項１４に記載のデータ駆動回路。
【請求項２２】
前記電圧生成部は，前記基準電源の供給を受ける第１側端子と前記昇圧された補償電圧の供給を受ける第２側端子との間に設置され，前記階調電圧を生成する複数の分圧抵抗を備えることを特徴とする，請求項１５に記載のデータ駆動回路。
【請求項２３】
前記デジタル−アナログ変換器と前記スイッチング部との間に設置される第１バッファと；
前記電流シンク回路と前記電圧生成部との間に設置される第２バッファと；
を備えることを特徴とする，請求項１４に記載のデータ駆動回路。
【請求項２４】
前記電流シンク回路，前記昇圧部，前記電圧生成部，前記デジタル−アナログ変換器および前記スイッチング部は，前記データ駆動回路のチャンネルごとに設置されることを特徴とする，請求項１４に記載のデータ駆動回路。
【請求項２５】
順次サンプリングパルスを生成するシフトレジスタを含むシフトレジスタ部と；
前記サンプリングパルスに応答して，前記デジタルデータの供給を受け，前記供給されたデジタルデータを保持するラッチを含むサンプリングラッチ部と；
前記サンプリングラッチ部のラッチに格納されたデジタルデータの供給を受け，前記供給されたデジタルデータを保持し，前記保持されたデジタルデータを前記デジタル−アナログ変換器に供給するラッチを含むデータラッチ部と；
を備えることを特徴とする，請求項１４に記載のデータ駆動回路。
【請求項２６】
前記データラッチ部のラッチに保持された前記デジタルデータの電圧レベルを上昇させて，前記デジタル−アナログ変換器に供給するレベルシフタを含むレベルシフタ部をさらに備えることを特徴とする，請求項２５に記載のデータ駆動回路。
【請求項２７】
走査線，データ線および発光制御線と接続されるように位置する複数の画素を含む画素部と；
前記走査線に走査信号を順次供給し，前記発光制御線に発光制御信号を順次供給する走査駆動部と；
前記データ線にデータ信号を供給するデータ駆動回路と；
が含まれ，前記データ駆動回路は，
前記データ線に接続された画素から前記データ線に所定の電流が流れるように制御する少なくとも一つ以上の電流シンク回路と；
前記所定の電流が流れる時生成される補償電圧を利用して階調電圧の電圧値を設定する少なくとも一つ以上の電圧生成部と；
外部から供給されるデジタルデータのビット値に対応して，前記階調電圧の中でいずれか一つの階調電圧をデータ信号として選択する少なくとも一つ以上のデジタル−アナログ変換器と；
前記データ信号の電圧値を昇圧する少なくとも一つ以上の昇圧部と；
前記昇圧されたデータ信号を前記データ線に供給する少なくとも一つ以上のスイッチング部と；
を備え，
前記昇圧部は，前記データ線に負荷がかかることにより発生する前記補償電圧の電圧降下電圧に対応して，前記データ信号の電圧値を昇圧することを特徴とする，発光表示装置。
【請求項２８】
前記画素それぞれは，
第１電源と；
前記第１電源から電流の供給を受ける発光素子と；
前記データ線に接続されて，現在走査線に走査信号が供給される時ターンオンされる第５トランジスタおよび第６トランジスタと；
前記第５トランジスタの第２電極と基準電源の間に接続されて，以前走査線に走査信号が供給される時ターンオンされる第７トランジスタと；
前記第１電源と前記発光素子との間に接続されて前記発光素子に供給される電流量を制御し，第１電極が前記第１電源と接続され，第２電極が前記第６トランジスタの第２電極に接続される第８トランジスタと；
前記第８トランジスタのゲート電極と第２電極の間に接続されて，前記以前走査線に走査信号が供給される時ターンオンされ，第８トランジスタを，電流が一方方向に流れるダイオード形態で接続させる第９トランジスタと；
を備えることを特徴とする，請求項２７に記載の発光表示装置。
【請求項２９】
前記画素それぞれは，
前記第５トランジスタの第２電極と前記第１電源との間に接続される第１キャパシタと；
前記第５トランジスタの第２電極と前記第８トランジスタのゲート電極との間に接続される第２キャパシタと；
を備えることを特徴とする，請求項２８に記載の発光表示装置。
【請求項３０】
前記画素それぞれは，
前記第８トランジスタのゲート電極と前記第１電源との間に接続される第１キャパシタと；
前記第５トランジスタの第２電極と前記第８トランジスタのゲート電極との間に接続される第２キャパシタと；
を備えることを特徴とする，請求項２８に記載の発光表示装置。
【請求項３１】
前記第８トランジスタの第２電極と前記発光素子との間に接続され，前記発光制御信号が供給される時ターンオフされ，それ以外の期間の間ターンオンされる第１０トランジスタをさらに備えることを特徴とする，請求項２８に記載の発光表示装置。
【請求項３２】
画素に接続されたデータ線に所定の電流が流れるように制御する段階と；
前記所定の電流に対応する補償電圧を生成する段階と；
前記補償電圧を利用して階調電圧の電圧値を制御する段階と；
外部から供給されるデジタルデータのビット値に対応して，前記階調電圧の中でいずれか一つの階調電圧をデータ信号として選択する段階と；
前記データ信号の電圧値を昇圧して前記データ線に供給する段階と；
を含み，
前記画素に接続されたデータ線に所定の電流が流れるように制御する段階では，前記画素から前記データ線を経由してデータ駆動回路に前記所定の電流が供給され，
前記データ信号の電圧値を昇圧して前記データ線に供給する段階では，前記データ線に負荷がかかることよって発生する前記補償電圧の電圧降下電圧分，前記データ信号の電圧を昇圧することを特徴とする，発光表示装置の駆動方法。
【請求項３３】
前記所定の電流は，前記画素が最大輝度で発光する時流れる電流と同じであることを特徴とする，請求項３２に記載の発光表示装置の駆動方法。
【請求項３４】
画素に接続されたデータ線に所定の電流が流れるように制御する段階と；
前記所定の電流に対応して生成される補償電圧を昇圧する段階と；
前記昇圧された補償電圧を利用して階調電圧の電圧値を制御する段階と；
外部から供給されるデジタルデータのビット値に対応して，前記階調電圧の中でいずれか一つの階調電圧をデータ信号として選択する段階と；
前記データ信号を前記データ線を経由して前記画素に供給する段階と；
を含み，
前記画素に接続されたデータ線に所定の電流が流れるように制御する段階では，前記画素から前記データ線を経由してデータ駆動回路に前記所定の電流が供給され，
前記所定の電流に対応して生成される補償電圧を昇圧する段階では，前記データ線に負荷がかかることによって発生する電圧降下電圧分，前記補償電圧の電圧を昇圧することを特徴とする発光表示装置の駆動方法。
【請求項３５】
前記所定の電流は，前記画素が最大輝度で発光する時流れる電流と同じであることを特徴とする，請求項３４に記載の発光表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，データ駆動回路とこれを利用した発光表示装置およびその駆動方法に関し，特に，均一な輝度の映像を表示できるようにしたデータ駆動回路とこれを利用した発光表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年，陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）の短所である重さと嵩を減らすことができる各種平板表示装置が開発されている。平板表示装置としては，液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ），電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｍｉｓｉｏｎ  Ｄｉｓｐｌａｙ），プラズマ表示パネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ），および発光表示装置（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ）等がある。平板表示装置の中で発光表示装置は，電子と正孔の再結合によって光を発生する発光素子を利用して映像を表示する。このような発光表示装置は，応答速度が速く，低い消費電力で駆動するという長所がある。
【０００３】
図１は従来の発光表示装置を表す図である。
【０００４】
図１を参照すると，従来の発光表示装置は，走査線Ｓ１〜Ｓｎ（ｎは自然数）およびデータ線Ｄ１〜Ｄｍ（ｍは自然数）に接続された複数の画素４０を含む画素部３０と，走査線Ｓ１〜Ｓｎを駆動する走査駆動部１０と，データ線Ｄ１〜Ｄｍを駆動するデータ駆動部２０と，走査駆動部１０およびデータ駆動部２０を制御するタイミング制御部５０を備える。
【０００５】
タイミング制御部５０は，外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳおよび走査駆動制御信号ＳＣＳを生成する。タイミング制御部５０から生成されたデータ駆動制御信号ＤＣＳは，データ駆動部２０に供給され，走査駆動制御信号ＳＣＳは，走査駆動部１０に供給される。そして，タイミング制御部５０は，外部から供給されるデータをデータ駆動部２０に供給する。
【０００６】
走査駆動部１０は，タイミング制御部５０から走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１０は，走査信号を生成し，生成された走査信号を走査線Ｓ１〜Ｓｎに順次供給する。
【０００７】
データ駆動部２０は，タイミング制御部５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部２０は，データ信号を生成し，生成されたデータ信号を走査信号と同期するようにデータ線Ｄ１〜Ｄｍに供給する。
【０００８】
画素部３０は，外部から第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳの供給を受けてそれぞれの画素４０に供給する。第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳの供給を受けた画素４０それぞれは，データ信号に対応して第１電源ＥＬＶＤＤから発光素子を経由して第２電源ＥＬＶＳＳに流れる電流を制御することでデータ信号に対応する光を生成する。
【０００９】
すなわち，従来の発光表示装置で画素４０それぞれは，データ信号に対応して所定輝度の光を生成する。しかし，従来の発光表示装置には，画素４０それぞれに含まれるトランジスタの閾値電圧のバラ付きおよび電子移動度（ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ）の偏差によって，所望する輝度の映像を表示することができないという問題点がある。
【００１０】
実際に，画素４０それぞれに含まれるトランジスタの閾値電圧は，画素４０に含まれる画素回路の構造を制御することで，ある程度補償することができるが，電子移動度の偏差を補償することはできない。したがって，電子移動度の偏差と無関係に均一な画像を表示することができる発光表示装置が要求されている。
【００１１】
一方，上記従来のデータ駆動回路とこれを利用した発光表示装置およびその駆動方法に関する技術を記載した文献としては，下記特許文献１等がある。
【００１２】
【特許文献１】特開第２００３−１８６４５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
したがって，本発明の目的は，均一な輝度の映像を表示するようにしたデータ駆動回路とこれを利用した発光表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために，本発明のある観点によれば，データ線に所定の電流が流れるように制御する少なくとも一つ以上の電流シンク回路と，上記所定の電流が流れる時生成される補償電圧を利用して階調電圧の電圧値を設定する，少なくとも一つ以上の電圧生成部と，外部から供給されるデジタルデータのビット値に対応して，上記階調電圧の中でいずれか一つの階調電圧をデータ信号として選択する，少なくとも一つ以上のデジタル−アナログ変換器と，上記データ信号の電圧値を昇圧する，少なくとも一つ以上の昇圧部と，上記昇圧されたデータ信号を上記データ線に供給する，少なくとも一つ以上のスイッチング部とを備えるデータ駆動回路が提供される。
【００１５】
また，上記昇圧部は，上記データ線に負荷がかかることにより発生する上記補償電圧の電圧降下電圧に対応して，上記データ信号の電圧値を昇圧するとしてもよい。
【００１６】
また，上記データ線は，画素に接続され，上記画素は，基準電源と上記昇圧されたデータ信号の電圧差を利用して電圧を充電し，充電された電圧に基づいて第１電源から発光素子に流れる電流を制御するとしてもよい。
【００１７】
また，上記昇圧部は，上記基準電源と上記基準電源から上記電圧降下電圧を差し引いた第２基準電源との入力を受け，上記基準電源と上記第２基準電源の差電圧分，上記データ信号の電圧を昇圧するとしてもよい。
【００１８】
また，上記電圧生成部は，上記第２基準電源の供給を受ける第１側端子と上記補償電圧の供給を受ける第２側端子の間に設置され，上記階調電圧を生成する複数の分圧抵抗を備えるとしてもよい。
【００１９】
また，上記電流シンク回路は，１水平期間内の一部の期間である第１期間の間，上記所定の電流を供給するとしてもよい。
【００２０】
また，上記所定の電流の電流値は，上記画素が，最大輝度に発光する時流れる電流と等しく設定されるとしてもよい。
【００２１】
また，上記電流シンク回路は，上記所定の電流を供給する電流源と，上記データ線と上記電圧生成部との間に設置されて，上記第１期間の間ターンオンされる第１トランジスタと，上記データ線と上記電流源との間に設置されて，記第１期間の間ターンオンされる第２トランジスタと，上記補償電圧を充電するキャパシタとを備えるとしてもよい。
【００２２】
また，上記スイッチング部は，上記１水平期間の上記第１期間を除いた第２期間の間，上記データ線と上記昇圧部を接続する少なくとも一つ以上のトランジスタを備えるとしてもよい。
【００２３】
また，上記スイッチング部は，２個のトランジスタを具備し，上記２個のトランジスタは，トランスミッションゲート形態に接続されるとしてもよい。
【００２４】
また，上記データ駆動回路は，上記昇圧部と上記スイッチング部との間に設置される第１バッファと，上記電流シンク部と上記電圧生成部との間に設置される第２バッファとを備えるとしてもよい。
【００２５】
また，上記電流シンク部，上記電圧生成部，上記デジタル−アナログ変換器，上記昇圧部および上記スイッチング部は，上記データ駆動回路のチャンネルごとに設置されるとしてもよい。
【００２６】
また，上記データ駆動回路は，順次サンプリングパルスを生成するシフトレジスタを含むシフトレジスタ部と，上記サンプリングパルスに応答して，上記デジタルデータの供給を受け，上記供給されたデジタルデータを保持するラッチを含むサンプリングラッチ部と，上記サンプリングラッチ部のラッチに格納されたデジタルデータの供給を受け，上記供給されたデジタルデータを保持し，上記保持されたデジタルデータを上記デジタル−アナログ変換器に供給するラッチを含むデータラッチ部とを備えるとしてもよい。
【００２７】
また，上記データ駆動回路は，上記データラッチ部のラッチに保持された上記デジタルデータの電圧レベルを上昇させて，上記デジタル−アナログ変換器に供給するレベルシフタを含むレベルシフタ部をさらに備えるとしてもよい。
【００２８】
また，上記目的を達成するために，本発明の別の観点によれば，データ線に接続された画素から所定の電流の供給を受けて，供給を受けた電流に対応する補償電圧を生成する少なくとも一つ以上の電流シンク回路と，上記補償電圧の電圧値を昇圧する少なくとも一つ以上の昇圧部と，上記昇圧された補償電圧を利用して階調電圧の電圧値を設定する少なくとも一つ以上の電圧生成部と，外部から供給されるデジタルデータのビット値に対応して，上記階調電圧の中でいずれか一つの階調電圧をデータ信号として選択する，少なくとも一つ以上のデジタル−アナログ変換器と，上記データ信号を上記データ線に供給する，少なくとも一つ以上のスイッチング部とを備えるデータ駆動回路が提供される。
【００２９】
また，上記昇圧部は，上記データ線に負荷がかかることにより発生する上記補償電圧の電圧降下電圧分，上記補償電圧の電圧値を昇圧するとしてもよい。
【００３０】
また，上記画素は，基準電源と上記データ信号の電圧差を利用して電圧を充電し，充電された電圧に基づいて第１電源から発光素子に流れる電流を制御するとしてもよい。
【００３１】
また，上記昇圧部は，上記基準電源と上記基準電源から上記電圧降下電圧を差し引いた第２基準電源との入力を受け，上記基準電源と上記第２基準電源との差分，上記補償電圧の電圧値を昇圧するとしてもよい。
【００３２】
また，上記電流シンク回路は，１水平期間内の一部の期間である第１期間の間，上記所定の電流を供給するとしてもよい。
【００３３】
また，上記スイッチング部は，上記１水平期間において，上記第１期間を除いた第２期間の間，上記データ線と上記デジタル−アナログ変換器とを接続させるとしてもよい。
【００３４】
また，上記電流シンク回路は，上記所定の電流を供給する電流源と，上記データ線と上記電圧生成部との間に設置されて，上記第１期間の間ターンオンされる第１トランジスタと，上記データ線と上記電流源との間に設置されて，上記第１期間の間ターンオンされる第２トランジスタと，一側端子が上記第１トランジスタに接続されて上記補償電圧を充電するキャパシタとを備えるとしてもよい。
【００３５】
また，上記昇圧部は，上記キャパシタの他側端子に接続される第３バッファと，上記第１期間の間ターンオンされて上記第２基準電源の電圧を上記第３バッファに供給する第３トランジスタと，上記第２期間の間ターンオンされて上記基準電源の電圧を上記第３バッファに供給する第４トランジスタとを備えるとしてもよい。
【００３６】
また，上記所定の電流の電流値は，上記画素が，最大輝度に発光する時流れる電流と等しく設定されるとしてもよい。
【００３７】
また，上記電圧生成部は，上記基準電源の供給を受ける第１側端子と上記昇圧された補償電圧の供給を受ける第２側端子との間に設置され，上記階調電圧を生成する複数の分圧抵抗を備えるとしてもよい。
【００３８】
また，上記データ駆動回路は，上記デジタル−アナログ変換器と上記スイッチング部との間に設置される第１バッファと，上記電流シンク部と上記電圧生成部との間に設置される第２バッファとを備えるとしてもよい。
【００３９】
また，上記電流シンク部，上記昇圧部，上記電圧生成部，上記デジタル−アナログ変換器および上記スイッチング部は，上記データ駆動回路のチャンネルごとに設置されるとしてもよい。
【００４０】
また，上記データ駆動回路は，順次サンプリングパルスを生成するシフトレジスタを含むシフトレジスタ部と，上記サンプリングパルスに応答して，上記デジタルデータの供給を受け，上記供給されたデジタルデータを保持するラッチを含むサンプリングラッチ部と，上記サンプリングラッチ部のラッチに格納されたデジタルデータの供給を受け，上記供給されたデジタルデータを保持し，上記保持されたデジタルデータを上記デジタル−アナログ変換器に供給するラッチを含むデータラッチ部とを備えるとしてもよい。
【００４１】
また，上記データ駆動回路は，上記データラッチ部のラッチに保持された上記デジタルデータの電圧レベルを上昇させて，上記デジタル−アナログ変換器に供給するレベルシフタを含むレベルシフタ部をさらに備えるとしてもよい。
【００４２】
また，上記目的を達成するために，本発明のさらに別の観点によれば，走査線，データ線および発光制御線と接続されるように位置する複数の画素を含む画素部と，上記走査線に走査信号を順次供給し，上記発光制御線に発光制御信号を順次供給する走査駆動部と；
上記データ線にデータ信号を供給するデータ駆動回路とが含まれ，上記データ駆動回路は，上記データ線に所定の電流が流れるように制御する少なくとも一つ以上の電流シンク回路と，上記所定の電流が流れる時生成される補償電圧を利用して階調電圧の電圧値を設定する少なくとも一つ以上の電圧生成部と，外部から供給されるデジタルデータのビット値に対応して，上記階調電圧の中でいずれか一つの階調電圧をデータ信号として選択する少なくとも一つ以上のデジタル−アナログ変換器と，上記データ信号の電圧値を昇圧する少なくとも一つ以上の昇圧部と，上記昇圧されたデータ信号を上記データ線に供給する少なくとも一つ以上のスイッチング部とを備える発光表示装置が提供される。
【００４３】
また，上記画素それぞれは，第１電源と，上記第１電源から電流の供給を受ける発光素子と，上記データ線に接続されて，現在走査線に走査信号が供給される時ターンオンされる第５トランジスタおよび第６トランジスタと，上記第５トランジスタの第２電極と基準電源の間に接続されて，以前走査線に走査信号が供給される時ターンオンされる第７トランジスタと，上記発光素子に供給される電流量を制御する第８トランジスタと，上記第８トランジスタのゲート電極と第２電極の間に接続されて，上記以前走査線に走査信号が供給される時ターンオンされ，第８トランジスタを，電流が一方方向に流れるダイオード形態で接続させる第９トランジスタとを備えるとしてもよい。
【００４４】
また，上記画素それぞれは，上記第５トランジスタの第２電極と上記第１電源との間に接続される第１キャパシタと，上記第５トランジスタの第２電極と上記第８トランジスタのゲート電極との間に接続される第２キャパシタとを備えるとしてもよい。
【００４５】
また，上記画素それぞれは，上記第８トランジスタのゲート電極と上記第１電源との間に接続される第１キャパシタと，上記第５トランジスタの第２電極と上記第８トランジスタのゲート電極との間に接続される第２キャパシタとを備えるとしてもよい。
【００４６】
また，上記第８トランジスタの第２電極と上記発光素子との間に接続され，上記発光制御信号が供給される時ターンオフされ，それ以外の期間の間ターンオンされる第１０トランジスタをさらに備えるとしてもよい。
【００４７】
また，上記目的を達成するために，本発明のさらなる別の観点によれば，画素に接続されたデータ線に所定の電流が流れるように制御する段階と，上記所定の電流に対応する補償電圧を生成する段階と，上記補償電圧を利用して階調電圧の電圧値を制御する段階と；
外部から供給されるデジタルデータのビット値に対応して，上記階調電圧の中でいずれか一つの階調電圧をデータ信号として選択する段階と，上記データ信号の電圧値を昇圧して上記データ線に供給する段階とを含む発光表示装置の駆動方法が提供される。
【００４８】
また，上記所定の電流は，上記画素が最大輝度で発光する時流れる電流と同じであるとしてもよい。
【００４９】
また，上記画素に接続されたデータ線に所定の電流が流れるように制御する段階では，上記画素から上記データ線を経由してデータ駆動回路に上記所定の電流が供給されるとしてもよい。
【００５０】
また，上記データ信号の電圧値を昇圧して上記データ線に供給する段階では，上記データ線に負荷がかかることよって発生する上記補償電圧の電圧降下電圧分，上記データ信号の電圧を昇圧するとしてもよい。
【００５１】
また，上記目的を達成するために，本発明の他の観点によれば，画素に接続されたデータ線に所定の電流が流れるように制御する段階と，上記所定の電流に対応して生成される補償電圧を昇圧する段階と，上記昇圧された補償電圧を利用して階調電圧の電圧値を制御する段階と，外部から供給されるデジタルデータのビット値に対応して，上記階調電圧の中でいずれか一つの階調電圧をデータ信号として選択する段階と，上記データ信号を上記データ線を経由して上記画素に供給する段階とを含む発光表示装置の駆動方法が提供される。
【００５２】
また，上記所定の電流は，上記画素が最大輝度で発光する時流れる電流と同じであるとしてもよい。
【００５３】
また，上記画素に接続されたデータ線に所定の電流が流れるように制御する段階では，上記画素から上記データ線を経由してデータ駆動回路に上記所定の電流が供給されるとしてもよい。
【００５４】
また，上記所定の電流に対応して生成される補償電圧を昇圧する段階では，上記データ線に負荷がかかることによって発生する電圧降下電圧分，上記補償電圧の電圧を昇圧するとしてもよい。
【発明の効果】
【００５５】
以上説明したように，本発明の実施形態に係るデータ駆動回路とこれを利用した発光表示装置およびその駆動方法によれば，画素から電流をシンクする場合に発生する補償電圧を利用して，電圧生成部にて階調電圧の電圧値を設定し，設定された階調電圧を電流がシンクした画素に供給することにより，トランジスタの電子移動度と無関係に均一な画像を表示することができる。そして，本発明の実施形態に係るデータ駆動回路では，データ線によって発生する補償電圧の電圧降下電圧を補償することにより，画素で所望する輝度の映像を表示することができる。
【発明を実施するための最良の形態】
【００５６】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００５７】
また，以下に示す実施の形態についての説明において，添付図面に示されたトランジスタは，課題を解決するための手段に記載された第１トランジスタとしての第１２トランジスタＭ１２，以下同様に，上記手段に記載された第２トランジスタとしての第１３トランジスタＭ１３，上記手段に記載された第３トランジスタとしての第１５トランジスタＭ１５，上記手段に記載された第４トランジスタとしての第１６トランジスタＭ１６，上記手段に記載された第５トランジスタとしての第１トランジスタＭ１，上記手段に記載された第６トランジスタとしての第２トランジスタＭ２，上記手段に記載された第７トランジスタとしての第３トランジスタＭ３，上記手段に記載された第８トランジスタとしての第４トランジスタＭ４，上記手段に記載された第９トランジスタとしての第５トランジスタＭ５，上記手段に記載された第１０トランジスタとしての第６トランジスタＭ６，上記手段に記載されたスイッチング部が備えるトランジスタとしての第１１トランジスタおよび第１４トランジスタ，とする。
【００５８】
図２は，本発明の一実施形態に係る発光表示装置を表す図である。図２を参照すると，本発明の一実施形態に係る発光表示装置は，走査線Ｓ１〜Ｓｎ，発光制御線Ｅ１〜Ｅｎおよびデータ線Ｄ１〜Ｄｍに接続される複数の画素１４０を含む画素部１３０と，走査線Ｓ１〜Ｓｎおよび発光制御線Ｅ１〜Ｅｎを駆動する走査駆動部１１０と，データ線Ｄ１〜Ｄｍを駆動するデータ駆動部１２０と，走査駆動部１１０およびデータ駆動部１２０を制御するタイミング制御部１５０を備える。
【００５９】
画素部１３０は，走査線Ｓ１〜Ｓｎ，発光制御線Ｅ１〜Ｅｎおよびデータ線Ｄ１〜Ｄｍによって区画された領域に形成される画素１４０を備える。画素１４０は，外部から第１電源ＥＬＶＤＤ，第２電源ＥＬＶＳＳおよび基準電源Ｖｒｅｆの供給を受ける。基準電源Ｖｒｅｆの供給を受けた画素１４０それぞれは，基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤの値差を利用して第１電源ＥＬＶＤＤの電圧降下を補償する。
【００６０】
そして，画素１４０それぞれは，データ駆動部１２０から供給されるデータ信号に対応して，第１電源ＥＬＶＤＤから発光素子（図示せず）を経由して第２電源ＥＬＶＳＳに所定の電流を供給する。このため，画素１４０それぞれは，図３または図５のように構成することができる。図３または図５に示す画素１４０の詳細な構造は後述する。
【００６１】
タイミング制御部１５０は，外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳおよび走査駆動制御信号ＳＣＳを生成する。タイミング制御部１５０から生成されたデータ駆動制御信号ＤＣＳは，データ駆動部１２０に供給され，タイミング制御部１５０から生成された走査駆動制御信号ＳＣＳは走査駆動部１１０に供給される。そして，タイミング制御部１５０は，外部から供給されるデータをデータ駆動部１２０に供給する。
【００６２】
走査駆動部１１０は走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１１０は，走査線Ｓ１〜Ｓｎに走査信号を順次供給する。そして，走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１１０は，発光制御線Ｅ１〜Ｅｎに発光制御信号を順次供給する。ここで，発光制御信号は，２個の走査信号と重畳するように供給される。このために，発光制御信号の幅は，走査信号の幅と同じかまたは広く設定される。
【００６３】
データ駆動部１２０は，タイミング制御部１５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部１２０は，データ信号を生成し，生成されたデータ信号をデータ線Ｄ１〜Ｄｍに供給する。ここで，データ駆動部１２０は，１水平期間１Ｈ内の一部の期間（以下，「第１期間」という）の間データ線Ｄ１〜Ｄｍに所定の電流を供給し，１水平期間１Ｈ内の第１期間を除いた期間（以下，「第２期間」という）の間データ線Ｄ１〜Ｄｍに所定の電圧を供給する。このため，データ駆動部１２０は少なくとも一つ以上のデータ駆動回路２００を備える。以後，説明の便宜上，第２期間の間データ線Ｄ１〜Ｄｍに供給される電圧をデータ信号という。
【００６４】
図３は，図２に示す画素の一実施形態を表す図である。図３では説明の便宜上，第ｍデータ線Ｄｍ，第ｎ−１走査線Ｓｎ−１および第ｎ走査線Ｓｎ，第ｎ発光制御線Ｅｎに接続された画素を示す。
【００６５】
図３を参照すると，本発明の一実施形態に係る画素１４０は，発光素子ＯＬＥＤと，発光素子ＯＬＥＤに電流を供給する画素回路１４２を備える。
【００６６】
発光素子ＯＬＥＤは，画素回路１４２から供給される電流に対応して所定色の光を生成する。このために，発光素子ＯＬＥＤは，有機物質，燐鉱石と無機物質，または無機物質等で形成される。
【００６７】
画素回路１４２は，第ｎ−１走査線Ｓｎ−１（以下，「以前走査線」という）に走査信号が供給される場合，第１電源ＥＬＶＤＤの電圧降下と第４トランジスタＭ４の閾値電圧を補償し，第ｎ走査線Ｓｎ（以下，「現在走査線」という）に走査信号が供給される場合，データ信号に対応する電圧を充電する。このため，画素回路１４２は第１〜第６トランジスタＭ１〜Ｍ６と，第１キャパシタＣ１および第２キャパシタＣ２を備える。
【００６８】
第１トランジスタＭ１の第１電極は，データ線Ｄｍに接続されて，第２電極は，第１ノードＮ１に接続される。そして，第１トランジスタＭ１のゲート電極は，第ｎ走査線Ｓｎに接続される。このような第１トランジスタＭ１は，第ｎ走査線Ｓｎに走査信号が供給される場合にターンオンされてデータ線Ｄｍと第１ノードＮ１を電気的に接続する。
【００６９】
第２トランジスタＭ２の第１電極はデータ線Ｄｍに接続されて，第２電極は，第４トランジスタＭ４の第２電極に接続される。そして，第２トランジスタＭ２のゲート電極は第ｎ走査線Ｓｎに接続される。このような第２トランジスタＭ２は，第ｎ走査線Ｓｎに走査信号が供給される場合にターンオンされてデータ線Ｄｍと第４トランジスタＭ４の第２電極を電気的に接続する。
【００７０】
第３トランジスタＭ３の第１電極は，基準電源Ｖｒｅｆに接続されて，第２電極は，第１ノードＮ１に接続される。そして，第３トランジスタＭ３のゲート電極は，第ｎ−１走査線Ｓｎ−１に接続される。このような第３トランジスタＭ３は，第ｎ−１走査線Ｓｎ−１に走査信号が供給される場合にターンオンされて基準電源Ｖｒｅｆと第１ノードＮ１を電気的に接続する。
【００７１】
第４トランジスタＭ４の第１電極は，第１電源ＥＬＶＤＤに接続されて，第２電極は，第６トランジスタＭ６の第１電極に接続される。そして，第４トランジスタＭ４のゲート電極は，第２ノードＮ２に接続される。このような第４トランジスタＭ４は，第２ノードＮ２に印加される電圧，すなわち，第１キャパシタＣ１および第２キャパシタＣ２に充電された電圧に対応する電流を第６トランジスタＭ６の第１電極に供給する。
【００７２】
第５トランジスタＭ５の第１電極は，第２ノードＮ２に接続されて，第２電極は，第４トランジスタＭ４の第２電極に接続される。そして，第５トランジスタＭ５のゲート電極は，第ｎ−１走査線Ｓｎ−１に接続される。このような第５トランジスタＭ５は，第ｎ−１走査線Ｓｎ−１に走査信号が供給される場合にターンオンされて，第４トランジスタＭ４を電流が一方方向に流れるように（以下，「ダイオード形態」という）接続する。
【００７３】
第６トランジスタＭ６の第１電極は，第４トランジスタＭ４の第２電極に接続されて，第２電極は，発光素子ＯＬＥＤのアノード電極に接続される。そして，第６トランジスタＭ６のゲート電極は，第ｎ発光制御線Ｅｎに接続される。このような第６トランジスタＭ６は，第ｎ発光制御線Ｅｎに発光制御信号が供給される場合にターンオフされて，発光制御信号が供給されない場合にターンオンされる。
【００７４】
ここで，第ｎ発光制御線Ｅｎに供給される発光制御信号は，第ｎ−１走査線Ｓｎ−１および第ｎ走査線Ｓｎに供給される走査信号と重畳するように供給される。したがって，第６トランジスタＭ６は，第ｎ−１走査線Ｓｎ−１および第ｎ走査線Ｓｎに走査信号が供給されて第１キャパシタＣ１および第２キャパシタＣ２に所定の電圧が充電される場合にターンオフされて，それ以外の場合にターンオンされて第４トランジスタＭ４と発光素子ＯＬＥＤを電気的に接続する。
【００７５】
一方，図３では，説明の便宜上トランジスタＭ１〜Ｍ６をＰＭＯＳ（Ｐｏｓｉｔｉｖｅ−ｃｈａｎｎｅｌ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）タイプとして示したが，本発明の実施形態はこれに限定されない。
【００７６】
また，図３に示す本発明の一実施形態に係る画素において，基準電源Ｖｒｅｆは，発光素子ＯＬＥＤに電流を供給しない。すなわち，基準電源Ｖｒｅｆは，画素１４０に電流を供給しないため，電圧降下が発生せず，これによって画素１４０の位置と無関係に同じ電圧値を維持することができる。ここで，基準電源Ｖｒｅｆの電圧値は第１電源ＥＬＶＤＤと等しく設定されるか，または異なるように設定することができる。
【００７７】
図４は，図３に示す本発明の一実施形態に係る画素の駆動方法を表す波形図である。図４において，１水平期間１Ｈは，第１期間および第２期間に分けて駆動される。第１期間の間データ線Ｄ１〜Ｄｍには，所定の電流ＰＣ（Ｐｒｅｄｅｔｅｒｍｉｎｅｄ  Ｃｕｒｒｅｎｔ）が流れ，第２期間の間データ信号ＤＳが供給される。
【００７８】
実際に，第１期間の間には，画素１４０からデータ駆動回路２００に所定の電流ＰＣが供給される（Ｃｕｒｒｅｎｔ  Ｓｉｎｋ）。そして，第２期間の間には，データ駆動回路２００から画素１４０にデータ信号ＤＳが供給される。以後，説明の便宜上，基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤの初期電圧値が同じ値として設定されると仮定する。
【００７９】
図３および図４を参照して動作過程を詳しく説明すると，まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されると，第３トランジスタＭ３および第５トランジスタＭ５がターンオンされる。第５トランジスタＭ５がターンオンされると，第４トランジスタＭ４がダイオード形態に接続される。第４トランジスタＭ４がダイオード形態に接続されると，第２ノードＮ２には，第１電源ＥＬＶＤＤから第４トランジスタＭ４の閾値電圧を差し引いた電圧値が印加される。
【００８０】
そして，第３トランジスタＭ３がターンオンすると，基準電源Ｖｒｅｆの電圧が第１ノードＮ１に印加される。この時，第２キャパシタＣ２は，第１ノードＮ１と第２ノードＮ２の差に対応する電圧を充電する。この場合，基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤの電圧値が同じだと仮定すると，第２キャパシタＣ２には，第４トランジスタＭ４の閾値電圧に対応する電圧が充電される。そして，第１電源ＥＬＶＤＤで所定の電圧降下が発生すると，第２キャパシタＣ２には，第４トランジスタＭ４の閾値電圧および第１電源ＥＬＶＤＤの電圧降下電圧が充電される。
【００８１】
すなわち，本発明の一実施形態では，第ｎ−１走査線Ｓｎ−１に走査信号が供給される期間の間，第１電源ＥＬＶＤＤの電圧降下電圧および第４トランジスタＭ４の閾値電圧が第２キャパシタＣ２に充電されて，これによって第１電源ＥＬＶＤＤの電圧降下を補償することができる。
【００８２】
第２キャパシタＣ２に所定の電圧が充電された後，第ｎ走査線Ｓｎに走査信号が供給される。第ｎ走査線Ｓｎに走査信号が供給されると，第１トランジスタＭ１および第２トランジスタＭ２がターンオンされる。第２トランジスタＭ２がターンオンされると，第１期間の間所定の電流ＰＣが画素１４０からデータ線Ｄｍを経由してデータ駆動回路２００に供給される。
【００８３】
実際に，所定の電流ＰＣは，第１電源ＥＬＶＤＤ，第４トランジスタＭ４，第２トランジスタＭ２およびデータ線Ｄｍを経由してデータ駆動回路２００に供給される。この時，第１キャパシタＣ１および第２キャパシタＣ２には，所定の電流ＰＣに対応して所定の電圧が充電される。
【００８４】
一方，データ駆動回路２００は，所定の電流ＰＣがシンクされる時発生する所定の電圧値（以下，「補償電圧」という）を利用してガンマ電圧部（図示せず）の電圧（以下，「ガンマ電圧」という）を設定し，設定されたガンマ電圧を利用してデータ信号ＤＳを生成する。以後，第２期間の間データ信号ＤＳが第１トランジスタＭ１を経由して第１ノードＮ１に供給される
【００８５】
すると，第１キャパシタＣ１には，データ信号ＤＳと第１電源ＥＬＶＤＤの値差に対応する電圧が充電される。この時，第２ノードＮ２はフローティング状態に設定されるので第２キャパシタＣ２は以前に充電された電圧を維持する。
【００８６】
すなわち，本発明の一実施形態では，以前走査線に走査信号が供給される期間の間，第２キャパシタＣ２に第４トランジスタＭ４の閾値電圧および第１電源ＥＬＶＤＤの電圧降下に対応する電圧を充電することで，第１電源ＥＬＶＤＤの電圧降下および第４トランジスタＭ４の閾値電圧を補償することができる。
【００８７】
そして，本発明の一実施形態では，現在走査線に走査信号が供給される期間の間，画素１４０に含まれたトランジスタの電子移動度等が補償されるようにガンマ電圧を設定し，設定されたガンマ電圧を利用して生成されたデータ信号を供給する。したがって，本発明の一実施形態では，トランジスタの閾値電圧，電子移動度等のバラ付きを補償して均一な画像を表示することができる。ガンマ電圧すなわちガンマ電圧部の電圧が設定される過程等は後述する。
【００８８】
図５は，図２に示された画素の他の実施形態を表す図である。図５は，第１キャパシタＣ１が第２ノードＮ２と第１電源ＥＬＶＤＤとの間に設置されることを除き，図３と同じ構成で設定される。
【００８９】
図４および図５を参照して動作過程を詳しく説明すると，まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されると，第３トランジスタＭ３および第５トランジスタＭ５がターンオンされる。第５トランジスタＭ５がターンオンされると，第４トランジスタＭ４がダイオード形態に接続される。第４トランジスタＭ４がダイオード形態に接続されると，第２ノードＮ２には，第１電源ＥＬＶＤＤから第４トランジスタＭ４の閾値電圧を差し引いた電圧値が印加される。したがって，第１キャパシタＣ１には，第４トランジスタＭ４の閾値電圧に対応される電圧が充電される。
【００９０】
そして，第３トランジスタＭ３がターンオンされると，基準電源Ｖｒｅｆの電圧が第１ノードＮ１に印加される。すると，第２キャパシタＣ２は，第１ノードＮ１と第２ノードＮ２の差に対応する電圧が充電される。ここで，第ｎ−１走査線Ｓｎ−１に走査信号が供給される期間の間，第１トランジスタＭ１および第２トランジスタＭ２がターンオフされるので，データ信号ＤＳは画素１４０に供給されない。
【００９１】
以後，第ｎ走査線Ｓｎに走査信号が供給されて第１トランジスタＭ１および第２トランジスタＭ２がターンオンされる。第２トランジスタＭ２がターンオンされると，第１期間の間，所定の電流ＰＣが画素１４０からデータ線Ｄｍを経由してデータ駆動回路２００に供給される。
【００９２】
実際に，所定の電流ＰＣは第１電源ＥＬＶＤＤ，第４トランジスタＭ４，第２トランジスタＭ２およびデータ線Ｄｍを経由してデータ駆動回路２００に供給される。この時，第１キャパシタＣ１および第２キャパシタＣ２には所定の電流ＰＣに対応して所定の電圧が充電される。
【００９３】
一方，データ駆動回路２００は，所定の電流ＰＣに対応して印加される補償電圧を利用してガンマ電圧を設定し，設定されたガンマ電圧を利用してデータ信号ＤＳを生成する。
【００９４】
以後，第２期間の間，データ信号ＤＳが第１ノードＮ１に供給される。すると，第１キャパシタＣ１および第２キャパシタＣ２には，データ信号ＤＳに対応して所定の電圧が充電される。
【００９５】
実際に，データ信号ＤＳが供給されると，第１ノードＮ１の電圧が，基準電源Ｖｒｅｆからデータ信号ＤＳの電圧に下降する。この時，第２ノードＮ２がフローティングされているので，第１ノードＮ１の電圧下降量に対応して第２ノードＮ２の電圧値も下降する。この場合，第２ノードＮ２で下降される電圧値は，第１キャパシタＣ１および第２キャパシタＣ２の容量によって決まる。
【００９６】
第２ノードＮ２が電圧が下降すると，第１キャパシタＣ１には，第２ノードＮ２の電圧値に対応して所定の電圧が充電される。ここで，基準電源Ｖｒｅｆの電圧値は固定されているから，第１キャパシタＣ１に充電される電圧は，データ信号ＤＳによって決まる。つまり，図５に示す本発明の他の実施形態に係る画素１４０は，基準電源Ｖｒｅｆとデータ信号ＤＳに応じてキャパシタＣ１，Ｃ２に充電される電圧値が決まるので，第１電源ＥＬＶＤＤの電圧降下に無関係に所望する電圧を充電することができる。
【００９７】
そして，本発明の他の実施形態では，画素１４０に含まれたトランジスタの電子移動度等が補償されるようにガンマ電圧，すなわちガンマ電圧部の電圧を設定し，設定されたガンマ電圧を利用して生成されたデータ信号を供給する。したがって，本発明の他の実施形態では，トランジスタの閾値電圧，電子移動度等のバラ付きを補償して均一な画像を表示することができる。
【００９８】
図６は，図２に示すデータ駆動回路の第１の実施形態を表すブロック図である。図６では説明の便宜上データ駆動回路２００がｊ（ｊは２以上の自然数）個のチャンネルをもつと仮定する。
【００９９】
図６を参照すると，本発明の第１の実施形態に係るデータ駆動回路２００は，シフトレジスタ部２１０，サンプリングラッチ部２２０，データラッチ部２３０，ガンマ電圧部２４０，デジタル−アナログ変換部（Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ；以下，「ＤＡＣ」という）２５０，第１バッファ部２７０，第２バッファ部２６０，電流シンク部２８０および選択部２９０を備える。
【０１００】
シフトレジスタ部２１０は，タイミング制御部１５０からソースシフトクロックＳＳＣ（Ｓｏｕｒｃｅ  Ｓｈｉｆｔ  Ｃｒｏｃｋ；以下「ＳＳＣ」という），およびソーススタートパルスＳＳＰ（Ｓｏｕｒｃｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ；以下「ＳＳＰ」という）の供給を受ける。ここでＳＳＣとＳＳＰとは，外部からシフトレジスタへ入力されるクロックとパルスのことである。タイミング制御部１５０からＳＳＣおよびＳＳＰの供給を受けたシフトレジスタ部２１０は，ＳＳＣの１周期ごとにＳＳＰをシフトさせながら順次ｊ個のサンプリング信号を生成する。このため，シフトレジスタ部２１０はｊ個のシフトレジスタ２１０１〜２１０ｊを備える。
【０１０１】
サンプリングラッチ部２２０は，シフトレジスタ部２１０から順次供給されるサンプリング信号に応答してデジタルデータ（以下，「データ」という）を順次格納する。ここで，サンプリングラッチ部２２０は，ｊ個のデータを格納するためにｊ個のラッチ２２０１〜２２０ｊを備える。そして，それぞれのラッチ２２０１〜２２０ｊは，データのビット数に対応する大きさをもつ。例えば，データがｋビット（ｋは自然数）で構成される場合，ラッチ２２０１〜２２０ｉそれぞれはｋビットの大きさに設定される。以下，データはｋビットの大きさをもつと仮定する。
【０１０２】
データラッチ部２３０は，ソース出力イネーブル信号ＳＯＥがタイミング制御部から入力されると，サンプリングラッチ部２２０からデータの入力を受けてデータを格納する。そして，データラッチ部２３０は，ソース出力イネーブルＳＯＥが入力されると自分に格納されたデータをＤＡＣ部２５０に供給する。ここで，データラッチ部２３０はｊ個のデータを格納するｊ個のラッチ２３０１〜２３０ｊを備える。そして，それぞれのラッチ２３０１〜２３０ｊは，データのビット数に対応する大きさをもつ。例えば，データがｋビットで構成される場合，ラッチ２３０１〜２３０ｊそれぞれはデータを格納することができるようにｋビットに設定される。
【０１０３】
ガンマ電圧部２４０は，ｋビットのデータに対応して所定の階調電圧を生成するｊ個の電圧生成部２４０１〜２４０ｊを備える。それぞれの電圧生成部２４０１〜２４０ｊは，図８に示すように複数の分圧抵抗Ｒ１〜Ｒｌ（ｌは自然数）で構成され，２ｋ個の階調電圧を生成する。ここで，電圧生成部２４０１〜２４０ｊそれぞれは，第２バッファ部２６０から供給される補償電圧を利用して階調電圧の電圧値を設定し，設定された階調電圧をＤＡＣ２５０１〜２５０ｊに供給する。
【０１０４】
ＤＡＣ部２５０は，データのビット値に対応してデータ信号ＤＳを生成するｊ個のＤＡＣ２５０１〜２５０ｊを備える。ＤＡＣ２５０１〜２５０ｊそれぞれは，データラッチ部２３０から供給されるデータのビット値に対応して複数の階調電圧の中でいずれか一つを選択してデータ信号ＤＳを生成する。
【０１０５】
第１バッファ部２７０は，ＤＡＣ部２５０から供給されるデータ信号ＤＳを選択部２９０に供給する。このため，第１バッファ部２７０は，ボルテージホロワとしての機能を有するｊ個の第１バッファ２７０１〜２７０ｊを備える。
【０１０６】
選択部２９０は，データ線Ｄ１〜Ｄｊと第１バッファ２７０１〜２７０ｊの電気的連結を制御する。実際に，選択部２９０は，第２期間の間のみデータ線Ｄ１〜Ｄｊと第１バッファ２７０１〜２７０ｊを電気的に接続させ，それ以外は，データ線Ｄ１〜Ｄｊと第１バッファ２７０１〜２７０ｊを接続させない。このため，選択部２９０はｊ個のスイッチング部２９０１〜２９０ｊを備える。
【０１０７】
電流シンク部２８０は，第１期間の間，データ線Ｄ１〜Ｄｊに接続された画素１４０から所定の電流ＰＣをシンクする。実際に，電流シンク部２８０は，それぞれの画素１４０に流れることができる最大電流，すなわち，画素１４０が最大輝度に発光する場合に発光素子ＯＬＥＤに供給されるべき電流をシンクする。そして，電流シンク部２８０は，電流がシンクされる時発生する所定の補償電圧を第２バッファ部２６０に供給する。このため，電流シンク部２８０はｊ個の電流シンク回路２８０１〜２８０ｊを備える。
【０１０８】
第２バッファ部２６０は，電流シンク部２８０から供給される補償電圧をガンマ電圧部２４０に供給する。このため，第２バッファ部２６０は，ボルテージホロワとしての機能を有するｊ個の第２バッファ２６０１〜２６０ｊを備える。
【０１０９】
一方，本発明の実施形態に係るデータ駆動回路２００は，第２の実施形態として，図７のようにデータラッチ部２３０とＤＡＣ部２５０との間にレベルシフタ部３００をさらに備えることができる。レベルシフタ部３００は，データラッチ部２３０から供給されるデータの電圧レベルを上昇させてＤＡＣ部２５０に供給する。外部システムからデータ駆動回路２００に高い電圧レベルをもつデータが供給される場合，データの電圧レベルに対応した高い耐圧をもつ回路部品を用いなければならず，製造コストが増加する。したがって，データ駆動回路２００の外部では，低い電圧レベルをもつデータを供給し，この低い電圧レベルをもつデータをレベルシフタ部３００で高い電圧レベルに昇圧させる。
【０１１０】
図８は，本発明の実施形態に係るデータ駆動回路２００における，特定チャンネルに設置される電圧生成部２４０ｊ，ＤＡＣ２５０ｊ，第１バッファ２７０ｊ，第２バッファ２６０ｊ，スイッチング部２９０ｊ，電流シンク部２８０ｊおよび画素回路１４２の連結関係を表す図である。図８では説明の便宜上，ｊ番目チャンネルを示し，データ線Ｄｊが，図３に示す画素１４０に接続されると仮定する。
【０１１１】
図８を参照すると，電圧生成部２４０ｊは，複数の分圧抵抗Ｒ１〜Ｒｌを備える。分圧抵抗Ｒ１〜Ｒｌは，基準電源Ｖｒｅｆと第２バッファ２６０ｊの間に位置し，電圧を分圧する。実際に，分圧抵抗Ｒ１〜Ｒｌは，基準電源Ｖｒｅｆと第２バッファ２６０ｊから供給される補償電圧との間の電圧を分圧して複数の階調電圧Ｖ０〜Ｖ２ｋ−１を生成し，生成された階調電圧Ｖ０〜Ｖ２ｋ−１をＤＡＣ２５０ｊに供給する。
【０１１２】
ＤＡＣ２５０ｊは，データのビット値に応答して階調電圧Ｖ０〜Ｖ２ｋ−１の中でいずれか一つの階調電圧を選択し，選択された階調電圧を第１バッファ２７０ｊに供給する。ここで，ＤＡＣ２５０ｊで選択された階調電圧は，データ信号ＤＳとして利用される。
【０１１３】
第１バッファ２７０ｊは，ＤＡＣ２５０ｊから供給されるデータ信号ＤＳをスイッチング部２９０ｊに伝達する。
【０１１４】
スイッチング部２９０ｊは，第１１トランジスタＭ１１を備える。このような第１１トランジスタＭ１１は，図９に示すタイミング制御部から入力される第１制御信号ＣＳ１によって制御される。すなわち，第１１トランジスタＭ１１は，第２期間の間ターンオンされて，第１期間の間ターンオフされる。したがって，データ信号ＤＳは，第２期間の間データ線Ｄｊに供給され，それ以外の期間の間は供給されない。
【０１１５】
電流シンク回路２８０ｊは，タイミング制御部から入力される第２制御信号ＣＳ２によって制御される第１２トランジスタＭ１２および第１３トランジスタＭ１３と，第１３トランジスタＭ１３の第１電極に接続される電流源Ｉｍａｘと，第３ノードＮ３と基底電圧源ＧＮＤの間に接続される第３キャパシタＣ３を備える。
【０１１６】
第１２トランジスタＭ１２のゲート電極は，第１３トランジスタＭ１３のゲート電極に接続されて，第２電極は第１３トランジスタＭ１３の第２電極とデータ線Ｄｊに接続される。そして，第１２トランジスタＭ１２の第１電極は，第２バッファ２６０ｊに接続される。このような第１２トランジスタＭ１２は，第２制御信号ＣＳ２によって，第１期間の間ターンオンされて第２期間の間ターンオフされる。
【０１１７】
第１２トランジスタＭ１２のゲート電極は，第１３トランジスタＭ１３のゲート電極に接続されて，第２電極は，第１３トランジスタＭ１３の第２電極とデータ線Ｄｊに接続される。そして，第１２トランジスタＭ１２の第１電極は，第２バッファ２６０ｊに接続される。このような第１２トランジスタＭ１２は，第２制御信号ＣＳ２によって，第１期間の間ターンオンされて第２期間の間ターンオフされる。
【０１１８】
電流源Ｉｍａｘは，第１２トランジスタＭ１２および第１３トランジスタＭ１３がターンオンされる第１期間の間，画素１４０が最大輝度に発光する場合に発光素子ＯＬＥＤに供給されるべき電流を画素回路１４２からシンクする。
【０１１９】
第３キャパシタＣ３は，電流源Ｉｍａｘによって画素回路１４２から電流がシンクされる時，第３ノードＮ３に印加される補償電圧を格納する。実際に，第３キャパシタＣ３は，第１期間の間，第３ノードＮ３に印加される補償電圧を充電し，第１２トランジスタＭ１２および第１３トランジスタＭ１３がターンオフされても第３ノードＮ３の補償電圧を一定に維持する。
【０１２０】
第２バッファ２６０ｊは，第３ノードＮ３に印加される補償電圧，すなわち，第３キャパシタＣ３に充電された電圧を電圧生成部２４０ｊに供給する。すると，電圧生成部２４０ｊは，基準電源Ｖｒｅｆと第２バッファ２６０ｊから供給される補償電圧の間の電圧を分圧する。ここで，第３ノードＮ３に印加される補償電圧は，画素回路１４２に含まれたトランジスタの電子移動度等によって，画素回路１４２ごとに同一または相異なるように設定される。実際に，ｊ個の電圧生成部２４０１〜２４０ｊにそれぞれ供給される補償電圧は，データ線を通じて電流がシンクされ，データ信号が印加される（以下，「現在接続された」という）画素回路１４２によって決まる。
【０１２１】
一方，本発明の実施形態に係るデータ駆動回路２００において，ｊ個の電圧生成部２４０１〜２４０ｊで互いに異なる補償電圧が供給された場合，ｊ個のチャンネルごとに設置されるＤＡＣ２５０１〜２５０ｊに供給される階調電圧Ｖ０〜Ｖ２ｋ−１の電圧値も相異なるように設定される。ここで，階調電圧Ｖ０〜Ｖ２ｋ−１は，それぞれのデータ線Ｄ１〜Ｄｊにおける現在接続された画素回路１４２によって制御されるから，画素回路１４２に含まれたトランジスタの電子移動度等にバラ付きであっても画素部１３０では均一な画像を表示することができる。
【０１２２】
図９は，図８に示すスイッチング部２９０ｊ，電流シンク回路２８０ｊおよび画素回路１４２に供給される駆動波形を表す図である。
【０１２３】
図８および図９を参照して，画素回路１４２に供給されるデータ信号ＤＳの電圧値を詳しく説明する。まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給される場合，第３トランジスタＭ３および第５トランジスタＭ５がターンオンされる。すると，第２ノードＮ２には，第１電源ＥＬＶＤＤから第４トランジスタＭ４の閾値電圧を差し引いた電圧値が印加され，第１ノードＮ１には，基準電源Ｖｒｅｆの電圧が印加される。この時，第２キャパシタＣ２には，第１電源ＥＬＶＤＤの電圧降下電圧および第４トランジスタＭ４の閾値電圧に対応する電圧が充電される。
【０１２４】
実際に，第１ノードＮ１および第２ノードＮ２それぞれに印加される電圧は，数式１，数式２のように表現することができる。
【０１２５】
【数１】
0004612570.tif 000002
【０１２６】
【数２】
0004612570.tif 000003
【０１２７】
数式１，数式２において，ＶＮ１は，第１ノードＮ１に印加される電圧，ＶＮ２は，第２ノードＮ２に印加される電圧，ＶｔｈＭ４は，第４トランジスタＭ４の閾値電圧を表す。
【０１２８】
一方，第ｎ−１走査線Ｓｎ−１に供給される走査信号がオフされる時点と，第ｎ走査線Ｓｎに走査信号が供給される時点の間の期間，第１ノードＮ１および第２ノードＮ２は，フローティング状態に設定される。したがって，第２キャパシタＣ２に充電される電圧値は変化しない。
【０１２９】
以後，第ｎ走査線Ｓｎに走査信号が供給されて第１トランジスタＭ１および第２トランジスタＭ２がターンオンされる。そして，第ｎ走査線Ｓｎに走査信号が供給される期間中，第１期間の間第１２トランジスタＭ１２および第１３トランジスタＭ１３がターンオンされる。第１２トランジスタＭ１２および第１３トランジスタＭ１３がターンオンされる場合，第１電源ＥＬＶＤＤ，第４トランジスタＭ４，第２トランジスタＭ２，データ線Ｄｊおよび第１３トランジスタＭ１３を経由して電流源Ｉｍａｘに対応する電流がシンクされる。この時，第４トランジスタＭ４には，電流源Ｉｍａｘの電流が流れるから数式３のように表現することができる。
【０１３０】
【数３】
0004612570.tif 000004
【０１３１】
数式３で，ｕは移動度を表し，Ｃｏｘは酸化層の容量，Ｗはチャンネルの幅，Ｌはチャンネルの長さを表す。
【０１３２】
数式３のような電流が第４トランジスタＭ４に流れる時，第２ノードＮ２に印加される電圧は数式４のように表現することができる。
【０１３３】
【数４】
0004612570.tif 000005
【０１３４】
そして，第２キャパシタＣ２のカップリングによって，第１ノードＮ１に印加される電圧は，数式５のように表現することができる。
【０１３５】
【数５】
0004612570.tif 000006
【０１３６】
ここで，第１ノードＮ１に印加される電圧ＶＮ１は，理想状態として第３ノードＮ３に印加される電圧ＶＮ３および第４ノードＮ４に印加される電圧ＶＮ４と等しく設定される。すなわち，電流源Ｉｍａｘによって電流がシンクされる時，第４ノードＮ４には数式５のような電圧が印加される。
【０１３７】
一方，数式５に示されたように，第３ノードＮ３および第４ノードＮ４に印加される電圧は，現在電流がシンクされる画素回路１４２に含まれたトランジスタの電子移動度等の影響を受けるようになる。したがって，電流源Ｉｍａｘによって電流がシンクされる時，第３ノードＮ３および第４ノードＮ４に印加される電圧値は，それぞれの画素回路１４２ごとに相異なるように決まる（電子移動度が相異なる場合）。
【０１３８】
一方，数式５によって表現された電圧が，第４ノードＮ４に印加される時，電圧生成部２４０ｊの電圧Ｖｄｉｆｆは，数式６のように表現することができる。
【０１３９】
【数６】
0004612570.tif 000007
【０１４０】
そして，ＤＡＣ２５０ｊからデータに対応してｆ（ｆは自然数）個の階調電圧の中でｈ（ｈはｆ以下の自然数）番目階調電圧を選択した場合，第１バッファ２７０ｊに供給される電圧Ｖｂは，数式７のように表現することができる。
【０１４１】
【数７】
0004612570.tif 000008
【０１４２】
一方，第１期間の間電流がシンクされて第３キャパシタＣ３に数式５のような電圧が充電された後，第２期間の間第１２トランジスタＭ１２および第１３トランジスタＭ１３がターンオフされて，第１１トランジスタＭ１１がターンオンされる。この時，第３キャパシタＣ３は自分に充電された電圧値を維持する。したがって，第３ノードＮ３の電圧値は，数式５のように維持することができる。
【０１４３】
そして，第２期間の間，第１１トランジスタＭ１１がターンオンされるため，第１バッファ２７０ｊに供給された電圧は，第１１トランジスタＭ１１，データ線Ｄｊおよび第１トランジスタＭ１を経由して第１ノードＮ１に供給される。すなわち，第１ノードＮ１には，数式７のような電圧が供給される。そして，第２キャパシタＣ２のカップリングによって，第２ノードＮ２に印加される電圧は，数式８のように表現することができる。
【０１４４】
【数８】
0004612570.tif 000009
【０１４５】
この時，第４トランジスタＭ４を経由して流れる電流は，数式９のように表現することができる。
【０１４６】
【数９】
0004612570.tif 000010
【０１４７】
数式９を参照すると，本発明の実施形態に係るデータ駆動回路２００において，第４トランジスタＭ４に流れる電流は，電圧生成部２４０ｊから生成された階調電圧によって決まる。すなわち，本発明の実施形態に係るデータ駆動回路２００では，第４トランジスタＭ４の閾値電圧，電子移動度等と無関係に階調電圧によって決まる電流が第４トランジスタＭ４に流れ，これによって均一な画像を表示することができる。
【０１４８】
一方，本発明の実施形態に係るデータ駆動回路２００において，スイッチング部２９０ｊの構成は多様に設定することができる。例えば，スイッチング部２９０ｊは，図１０のように第１１トランジスタＭ１１および第１４トランジスタＭ１４が，トランスミッションゲート（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｇａｔｅ）形態に接続することができる。ＰＭＯＳタイプに形成された第１４トランジスタＭ１４は，第２制御信号ＣＳ２の供給を受け，ＮＭＯＳタイプに形成された第１１トランジスタＭ１１は，第１制御信号ＣＳ１の供給を受ける。
【０１４９】
ここで，第１制御信号ＣＳ１および第２制御信号ＣＳ２は，互いに反対の極性をもつから，第１１トランジスタＭ１１および第１４トランジスタＭ１４は同じ時間にターンオンおよびターンオフされる。
【０１５０】
一方，第１１トランジスタＭ１１および第１４トランジスタＭ１４が，トランスミッションゲート形態に接続される場合，電圧−電流特性曲線が，おおよそ直線形態に設定されるので，スイッチングエラーを最小化することができる。
【０１５１】
図１１は，本発明の実施形態に係るデータ駆動回路２００における特定チャンネルに設置される電圧生成部２４０ｊ，ＤＡＣ２５０ｊ，第１バッファ２７０ｊ，第２バッファ２６０ｊ，スイッチング部２９０ｊ，電流シンク回路２８０ｊおよび画素回路１４２の連結関係を表す他の実施形態である。図１１では，データ線Ｄｊに接続された画素回路１４２が図８と異なっており，それ以外の構造は図８と等しく設定される。したがって，画素回路１４２に供給される電圧のみについて簡単に説明する。
【０１５２】
図９および図１１を参照すると，まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給される場合，第１ノードＮ１および第２ノードＮ２には，数式１に記載した電圧が印加される。
そして，第ｎ走査線Ｓｎに走査信号が供給されて，第１２トランジスタＭ１２および第１３トランジスタＭ１３がターンオンされる第１期間の間，第４トランジスタＭ４に流れる電流は，数式２のように表現され，第２ノードＮ２に印加される電圧は数式３のように表現される。
【０１５３】
そして，第２キャパシタＣ２のカップリングによって，第１ノードＮ１に印加される電圧は数式１０のように表現することができる。ここで，Ｃ１は，キャパシタＣ１の容量を表し，また，Ｃ２は，キャパシタＣ２の容量を表す。
【０１５４】
【数１０】
0004612570.tif 000011
【０１５５】
そして，第１ノードＮ１に印加される電圧は，第３ノードＮ３および第４ノードＮ４に供給されるから，電圧生成部２４０ｊの電圧Ｖｄｉｆｆは，数式１１のように表現することができる。
【０１５６】
【数１１】
0004612570.tif 000012
【０１５７】
そして，ＤＡＣ２５０ｊからｆ個の階調電圧の中でｈ番目階調電圧が選択された場合，第１バッファ２７０ｊに供給される電圧Ｖｂは，数式１２のように表現することができる。
【０１５８】
【数１２】
0004612570.tif 000013
【０１５９】
第１バッファ２７０ｊに供給される電圧は，第１ノードＮ１に供給される。この時，第２ノードＮ２に印加される電圧は，数式８のように表現することができる。したがって，第４トランジスタＭ４を経由して流れる電流は，数式９のように表すことができる。
【０１６０】
すなわち，本発明に係るデータ駆動回路２００の他の実施形態において，第４トランジスタＭ４を経由して発光素子ＯＬＥＤに供給される電流は，第４トランジスタＭ４の閾値電圧，電子移動度等と無関係に階調電圧によって決まるので，均一な画像を表示することができる。
【０１６１】
一方，図５に示すような画素１４０は，第１ノードＮ１の電圧が大きく変わっても第２ノードＮ２の電圧は，緩やかに変化する（すなわち，（Ｃ１＋Ｃ２）／Ｃ２）特徴をもつ。したがって，図５に示す画素１４０が適用される場合，図３に示す画素１４０が適用される場合より電圧生成部２４０ｊの電圧範囲を広く設定することができる。このように，電圧生成部２４０ｊの電圧範囲が広く設定されれば，第１１トランジスタＭ１１および第１トランジスタＭ１等のスイッチングエラーによる影響を減らすことができるという長所がある。
【０１６２】
ここで，上述した図８および図１１の説明は，データ線Ｄｊの負荷を考慮しない理想的な場合である。実際に，所定の電流ＰＣがシンクされる時，第１ノードＮ１および第３ノードＮ３に印加される電圧値は，データ線Ｄｊの電圧降下によって相異なるように設定される。すなわち，所定の電流ＰＣがシンクされる時，データ線Ｄｊの電圧降下によって第３ノードＮ３の電圧値は，第１ノードＮ１の電圧値より低く設定され，これによって所望する階調の映像を表示することができない恐れがある。このような問題点を解消するために，本発明に係る実施形態では，図１２のようなデータ駆動回路を提案する。
【０１６３】
図１２は，図２に示すデータ駆動回路の第３の実施形態を表すブロック図である。図１２において，図６と同じ構成には同じ符号を割り当て，同じ構成に関する詳細な説明は省略する。
【０１６４】
図１２を参照すると，本発明の第３の実施形態に係るデータ駆動回路２００は，シフトレジスタ部２１０，サンプリングラッチ部２２０，データラッチ部２３０，ＤＡＣ部２５０，第１バッファ部２７０，第２バッファ部２６０，電流シンク部２８０，選択部２９０，ガンマ電圧部４００および昇圧ブロック４１０を備える。
【０１６５】
ガンマ電圧部４００は，ｋビットのデータに対応して所定の階調電圧を生成するｊ個の電圧生成部４００１〜４００ｊを備える。それぞれの電圧生成部４００１〜４００ｊは，図１４に示すように複数の分圧抵抗Ｒ１〜Ｒｌで構成されて２ｋ個の階調電圧を生成する。
【０１６６】
実際に，分圧抵抗Ｒ１〜Ｒｌは，第２基準電源Ｖｒｅｆ２と第２バッファ部２６０から供給される補償電圧を分圧して階調電圧を生成し，生成された階調電圧をＤＡＣ２５０１〜２５０ｊに供給する。ここで，第２基準電源Ｖｒｅｆ２は，基準電源Ｖｒｅｆの電圧値から電流シンク部２８０に電流をシンクする時発生する電圧降下電圧ΔＶを差し引いた値に設定される（すなわち，Ｖｒｅｆ２＝Ｖｒｅｆ−ΔＶ）。
【０１６７】
昇圧ブロック４１０は，ＤＡＣ部２５０と第１バッファ部２７０の間に設置されるｊ個の昇圧部４１０１〜４１０ｊを備える。昇圧部４１０１〜４１０ｊそれぞれは，ＤＡＣ２５０１〜２５０ｊそれぞれから階調電圧の供給を受ける。階調電圧の供給を受けた昇圧部４１０１〜４１０ｊそれぞれは，基準電源Ｖｒｅｆと第２基準電源Ｖｒｅｆ２の差に対応する電圧ΔＶ分を昇圧する。
【０１６８】
すなわち，昇圧部４１０１〜４１０ｊそれぞれは，画素１４０で所望する画像が表示されるように，階調電圧の電圧をデータ線の電圧降下電圧ΔＶ分昇圧させる。なお，本発明に係る実施形態では，昇圧部にて昇圧することにより，均一な輝度の映像の表示を図るが，均一な輝度の映像を表示する方法は，昇圧に限られない。すなわち，本発明の実施形態に係る昇圧部を，昇圧部または減圧部としての変圧部とすることは，本発明の等価範囲に属するものと理解すべきである。
【０１６９】
一方，本発明の実施形態に係るデータ駆動回路２００は，第４の実施形態として，図１３のようにデータラッチ部２３０とＤＡＣ部２５０との間にレベルシフタ部３００をさらに備えることができる。レベルシフタ部３００はデータラッチ部２３０から供給されるデータの電圧レベルを上昇させてＤＡＣ部２５０に供給する。
【０１７０】
外部システムからデータ駆動回路２００に高い電圧レベルをもつデータが供給される場合，電圧レベルに対応した高い耐圧をもつ回路部品を用いなければならないので，製造コストが増加する。したがって，データ駆動回路２００の外部では低い電圧レベルをもつデータを供給し，この低い電圧レベルをもつデータをレベルシフタ部３００で高い電圧レベルに昇圧させる。レベルシフタ部３００でデータを昇圧することにより，高い電圧レベルに対応する回路部品を回路全体に用いなくてすむので，製造コストを抑えることができる。
【０１７１】
図１４は，特定チャンネルに設置される電圧生成部４００ｊ，ＤＡＣ２５０ｊ，昇圧部４１０ｊ，第１バッファ２７０ｊ，第２バッファ２６０ｊ，スイッチング部２９０ｊ，電流シンク回路２８０ｊおよび画素回路１４２の連結関係を表す図である。図１４では説明の便宜上，ｊ番目チャンネルを示し，データ線Ｄｊが，図３に示す画素１４０に接続されると仮定する。ここで，データ線Ｄｊに図５に示す画素１４０が接続されても昇圧部４１０ｊおよび電圧生成部４００ｊの動作過程は同じであるから図５の画素１４０が接続された時の動作過程は省略する。
【０１７２】
図１４を参照すると，電圧生成部４００ｊは，複数の分圧抵抗Ｒ１〜Ｒｌを備える。分圧抵抗Ｒ１〜Ｒｌは，第２基準電源Ｖｒｅｆ２と第２バッファ２６０ｊの間に位置して電圧を分圧する。
【０１７３】
実際に，分圧抵抗Ｒ１〜Ｒｌは，第２基準電源Ｖｒｅｆ２と第２バッファ２６０ｊから供給される補償電圧の間の電圧を分圧して複数の階調電圧Ｖ０〜Ｖ２ｋ−１を生成し，生成された階調電圧Ｖ０〜Ｖ２ｋ−１をＤＡＣ２５０ｊに供給する。
【０１７４】
ここで，第２基準電源Ｖｒｅｆ２の電圧値は，現在接続された画素１４０の位置によって相異なるように設定される。これは，現在接続された画素１４０の位置によって，発生する電圧降下電圧ΔＶが異なるからである。実際に，第１走査線Ｓ１に接続された画素１４０で発生する電圧降下電圧ΔＶと，第ｎ走査線Ｓｎに接続された画素１４０で発生する電圧降下電圧ΔＶとは相異なる。第２基準電源Ｖｒｅｆ２の電圧値は，画素１４０ごとの電圧降下電圧ΔＶを測定して，例えばメモリのような記憶媒体に保存し，記憶媒体に保存された電圧降下電圧ΔＶを利用して生成することができる。また，第２基準電源Ｖｒｅｆ２の電圧値は，設計者により適宜設定されてもよい。
【０１７５】
ＤＡＣ２５０ｊは，データのビット値に応答して階調電圧Ｖ０〜Ｖ２ｋ−１の中でいずれか一つの階調電圧を選択し，選択された階調電圧を第１バッファ２７０ｊに供給する。ここで，ＤＡＣ２５０ｊで選択された階調電圧は，データ信号ＤＳとして利用される。
【０１７６】
昇圧部４１０ｊは，基準電源Ｖｒｅｆの電圧から第２基準電源Ｖｒｅｆ２の電圧値を差し引いて電圧降下電圧ΔＶを生成し，電圧降下電圧ΔＶ分データ信号ＤＳの電圧を昇圧させる。すると，画素部１４０では所望する輝度の映像を表示することができる。
【０１７７】
図９および図１４を参照して，電圧生成部４００ｊおよび昇圧部４１０ｊの動作過程を詳しく説明し，残りの構成については簡単に説明する。まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給される場合，第１ノードＮ１および第２ノードＮ２には，数式１，数式２のような電圧が印加される。以後，第ｎ走査線Ｓｎに走査信号が供給される期間中，第１期間の間電流源Ｉｍａｘによってシンクされる電流値に対応して第１ノードＮ１には，数式５のような電圧値が印加される。そして，データ線Ｄｊの負荷によって第３ノードＮ３には，数式１３のような電圧が印加される。
【０１７８】
【数１３】
0004612570.tif 000014
【０１７９】
すなわち，第３ノードＮ３には，第１ノードＮ１に印加された電圧値からデータ線Ｄｊによる電圧降下電圧ΔＶを差し引いた電圧値が印加される。そして，第３ノードＮ３の電圧値は，第２バッファ２６０ｊを経由して第４ノードＮ４に供給されるので，第３ノードＮ３の電圧と第４ノードＮ４の電圧は，等しく設定される。
【０１８０】
すると，電圧生成部４００ｊは，第４ノードＮ４に印加される補償電圧と第２基準電源Ｖｒｅｆ２の電圧を分圧して多数の階調電圧Ｖ０〜Ｖ２ｋ−１を生成し，生成された階調電圧Ｖ０〜Ｖ２ｋ−１をＤＡＣ２５０ｊに供給する。ＤＡＣ２５０ｊは，データのビット値に対応してｆ（ｆは自然数）個の階調電圧の中でｈ（ｈはｆ以下の自然数）番目階調電圧をデータ信号ＤＳとして選択する。
【０１８１】
昇圧部４１０ｊは，ＤＡＣ２５０ｊから供給されるデータ信号ＤＳの電圧を電圧降下電圧ΔＶ分上昇させる。実際に，昇圧部４１０ｊは，基準電源Ｖｒｅｆから第２基準電源Ｖｒｅｆ２の電圧値を差し引いて電圧降下電圧ΔＶを生成し，生成された電圧降下電圧ΔＶ分データ信号ＤＳの電圧を昇圧する。すると，第１バッファ２７０ｊには，数式７のような電圧が供給される。
【０１８２】
一方，昇圧部４１０ｊは，図１５のように外部から電圧降下電圧ΔＶの供給を受けて，供給された電圧降下電圧ΔＶ分データ信号ＤＳの電圧を昇圧することもできる。
【０１８３】
以後，第２期間の間，第１１トランジスタＭ１１がターンオンされて第１バッファ２７０ｊに供給された電圧が，第１ノードＮ１に供給される。すると，第１ノードＮ１には数式７のような電圧が供給され，第２ノードＮ２には，数式８のような電圧が印加される。この時，第４トランジスタＭ４には，数式９のような電流が流れる。
【０１８４】
すなわち，本発明の第３の実施形態に係るデータ駆動回路２００では，電流がシンクされる時データ線Ｄｊによって発生される電圧降下電圧ΔＶを補償する過程が，本発明の第１の実施形態に係るデータ駆動回路２００に追加されるだけで，残りの動作過程は，本発明の第１の実施形態に係るデータ駆動回路２００と同様である。
【０１８５】
図１６は，図２に示すデータ駆動回路２００の第５の実施形態を表すブロック図である。図１６において，図６と同じ構成には同じ符号を割り当て，同じ構成に関する詳細な説明は省略する。
【０１８６】
図１６を参照すると，本発明の第５の実施形態に係るデータ駆動回路２００は，シフトレジスタ部２１０，サンプリングラッチ部２２０，データラッチ部２３０，ガンマ電圧部２４０，ＤＡＣ部２５０，第１バッファ部２７０，第２バッファ部２６０，電流シンク部２８０，選択部２９０および昇圧ブロック４２０を備える。
【０１８７】
昇圧ブロック４２０は，電流シンク部２８０に接続される。このような昇圧ブロック４２０は，ｊ個の昇圧部４２０１〜４２０ｊを備える。昇圧部４２０１〜４２０ｊそれぞれは，電流シンク部２８０１〜２８０ｊの中でいずれか一つに接続されて，電流シンク部２８０１〜２８０ｊから生成される補償電圧の電圧値を昇圧させる。
【０１８８】
実際に，昇圧部４２０１〜４２０ｊそれぞれは，基準電源Ｖｒｅｆと第２基準電源Ｖｒｅｆ２の供給を受け，基準電源Ｖｒｅｆと第２基準電源Ｖｒｅｆ２の差に対応する電圧ΔＶを昇圧する。すなわち，昇圧部４２０１〜４２０ｊそれぞれは，データ線の負荷によって発生する電圧降下電圧ΔＶ分，補償電圧を昇圧させる。
【０１８９】
ガンマ電圧部２４０は，ｋビットのデータに対応して所定の階調電圧を生成するｊ個の電圧生成部２４０１〜２４０ｊを備える。それぞれの電圧生成部２４０１〜２４０ｊは，図１７に示すように複数の分圧抵抗Ｒ１〜Ｒｌで構成されて２ｋ個の階調電圧を生成する。
【０１９０】
実際に，分圧抵抗Ｒ１〜Ｒｌは，基準電源Ｖｒｅｆと第２バッファ部２６０から供給される補償電圧を分圧して階調電圧を生成し，生成された階調電圧をＤＡＣ２５０１〜２５０ｊに供給する。すなわち，ガンマ電圧部２４０は，昇圧ブロック４２０によって昇圧された補償電圧の供給を受けるから基準電源Ｖｒｅｆと補償電圧の間の電圧を分圧する。
【０１９１】
一方，本発明の実施形態に係るデータ駆動回路２００は，データラッチ部２３０とＤＡＣ部２５０との間に図１３のようなレベルシフタ部３００をさらに備えることができる。
【０１９２】
図１７は，本発明の実施形態に係るデータ駆動回路２００における特定チャンネルに設置される電圧生成部２４０ｊ，ＤＡＣ２５０ｊ，第１バッファ２７０ｊ，第２バッファ２６０ｊ，スイッチング部２９０ｊ，電流シンク回路２８０ｊ，昇圧部４２０ｊおよび画素回路１４２の連結関係を表す図である。図１７では，説明の便宜上，ｊ番目チャンネルを示し，データ線Ｄｊが，図３に示す画素１４０に接続されると仮定する。ここで，データ線Ｄｊに図５に示す画素１４０が接続されても昇圧部４２０ｊの動作過程は同じであるので，図５の画素１４０が接続された場合の動作過程は省略する。
【０１９３】
図１７を参照すると，昇圧部４２０ｊは，第３キャパシタＣ３の一側端子に接続される。このような昇圧部４２０ｊは，ボルテージホロワとしての機能を有する第３バッファ４２１と，第１５トランジスタＭ１５および第１６トランジスタＭ１６を備える。
【０１９４】
第１５トランジスタＭ１５の第１電極は，第２基準電源Ｖｒｅｆ２に接続されて，第２電極は第３バッファ４２１に接続される。そして，第１５トランジスタＭ１５のゲート電極は第２制御信号ＣＳ２の供給を受ける。このような第１５トランジスタＭ１５は，第１期間の間ターンオンされて，第２期間の間ターンオフされる。
【０１９５】
第１６トランジスタＭ１６の第１電極は，基準電源Ｖｒｅｆに接続されて，第２電極は第３バッファ４２１に接続される。そして，第１６トランジスタＭ１６のゲート電極は第１制御信号ＣＳ１の供給を受ける。このような第１６トランジスタＭ１６は，第２期間の間ターンオンされて，第１期間の間ターンオフされる。
【０１９６】
第３バッファ４２１は，第１５トランジスタＭ１５または第１６トランジスタＭ１６から供給される第２基準電源Ｖｒｅｆ２または第１基準電源Ｖｒｅｆの電圧を第３キャパシタＣ３の一側端子に供給する。
【０１９７】
図９および図１７を参照して，昇圧部４２０ｊの動作過程を詳しく説明する。まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給される場合，第１ノードＮ１および第２ノードＮ２には，数式１のような電圧が印加される。
【０１９８】
以後，第ｎ走査線Ｓｎに走査信号が供給される期間中，第１期間の間電流源Ｉｍａｘによってシンクされる電流値に対応して，第１ノードＮ１に数式５のような電圧値が印加される。そして，データ線Ｄｊの負荷によって第３ノードＮ３には，数式１３のような電圧が印加される。
【０１９９】
すなわち，第３ノードＮ３には，第１ノードＮ１に印加された電圧値からデータ線Ｄｊによる電圧降下電圧ΔＶを差し引いた電圧値が印加される。一方，第１期間の間，第１５トランジスタＭ１５がターンオンされて第３キャパシタＣ３の一側端子に第２基準電源Ｖｒｅｆ２の電圧が印加される。
【０２００】
第３ノードＮ３に数式１３のような電圧が印加された後，第２期間の間第１５トランジスタＭ１５がターンオフされ，第１６トランジスタＭ１６がターンオンされる。第１６トランジスタＭ１６がターンオンされれば，第３キャパシタＣ３の一側端子に基準電源Ｖｒｅｆの電圧が印加される。
【０２０１】
ここで，基準電源Ｖｒｅｆの電圧から第２基準電源Ｖｒｅｆ２を差し引いた電圧値は，データ線Ｄｊの電圧降下電圧ΔＶに設定されるので，第３ノードＮ３の電圧値は，電圧降下電圧ΔＶ分上昇される。すなわち，第１６トランジスタＭ１６がターンオンされれば第３ノードＮ３および第４ノードＮ４には数式５のような電圧が印加される。
【０２０２】
以後，電圧生成部２４０ｊは，第４ノードＮ４に印加される補償電圧と基準電源Ｖｒｅｆの電圧を分圧して多数の階調電圧Ｖ０〜Ｖ２ｋ−１を生成し，生成された階調電圧Ｖ０〜Ｖ２ｋ−１をＤＡＣ２５０ｊに供給する。ＤＡＣ２５０ｊは，データのビット値に対応してｆ（ｆは自然数）個の階調電圧の中でｈ（ｈはｆ以下の自然数）番目階調電圧をデータ信号ＤＳとして選択する。すると，第１バッファ２７０ｊには数式７のような電圧が供給される。
【０２０３】
一方，第２期間の間，第１１トランジスタＭ１１がターンオンされるため，第１バッファ２７０ｊに供給された電圧が第１ノードＮ１に供給される。すると，第１ノードＮ１には，数式７のような電圧が供給され，第２ノードＮ２には，数式８のような電圧が印加される。この時，第４トランジスタＭ４には，数式９のような電流が流れる。
【０２０４】
すなわち，本発明の第５の実施形態に係るデータ駆動回路２００では，電流がシンクされる時データ線Ｄｊによって発生される電圧降下電圧ΔＶを補償する過程が，本発明の第１の実施形態に係るデータ駆動回路２００に追加されるだけで，残りの動作過程は本発明の第１の実施形態に係るデータ駆動回路２００と同様である。
【０２０５】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【０２０６】
例えば，本発明の実施形態に係る発光表示装置において，トランジスタにＰＭＯＳタイプだけではなく，ＮＭＯＳタイプ等を用いること，または，図１７に示す本発明の実施形態に係るデータ駆動回路において，スイッチング部２９０ｊをトランスミッションゲートとすること等は，当業者が容易に変更し得る程度のことであり，本発明の等価範囲に属するものと理解すべきである。
【図面の簡単な説明】
【０２０７】
【図１】従来の発光表示装置を表す説明図である。
【図２】本発明の実施形態に係る発光表示装置を表す説明図である。
【図３】図２に示す画素の一実施形態を表す回路図である。
【図４】図３に示す画素の駆動方法を表す波形図である。
【図５】図２に示す画素の他の実施形態を表す回路図である。
【図６】図２に示すデータ駆動回路の第１の実施形態を表すブロック図である。
【図７】図２に示すデータ駆動回路の第２の実施形態を表すブロック図である。
【図８】図６に示すデータ駆動回路の第１の実施形態に係る各構成要素における連結関係の一実施形態を表す説明図である。
【図９】図８に示す画素回路，スイッチング部および電流シンク回路の駆動方法を表す波形図である。
【図１０】図８に示すスイッチング部の他の実施形態を表す説明図である。
【図１１】図６に示すデータ駆動回路の第１の実施形態に係る各構成要素における連結関係の他の実施形態を表す説明図である。
【図１２】図２に示すデータ駆動回路の第３の実施形態を表すブロック図である。
【図１３】図２に示すデータ駆動回路の第４の実施形態を表すブロック図である。
【図１４】図１２に示すデータ駆動回路の第３の実施形態に係る各構成要素における連結関係の一実施形態を表す説明図である。
【図１５】図１２に示すデータ駆動回路の第３の実施形態に係る各構成要素における連結関係の他の実施形態を表す説明図である。
【図１６】図２に示すデータ駆動回路の第５の実施形態を表すブロック図である。
【図１７】図１６に示すデータ駆動回路の第５の実施形態に係る各構成要素における連結関係の一実施形態を表す説明図である。
【符号の説明】
【０２０８】
１０，１１０    走査駆動部
３０，１３０    画素部
４０，１４０    画素
２００          データ駆動回路
２１０１〜２１０ｊ    シフトレジスタ
２２０１〜２２０ｊ，２３０１〜２３０ｊ  ラッチ
２４０１〜２４０ｊ，４００１〜４００ｊ  電圧生成部
２５０１〜２５０ｊ    デジタル−アナログ変換器
２６０１〜２６０ｊ    第２バッファ
２７０１〜２７０ｊ    第１バッファ
２８０１〜２８０ｊ    電流シンク回路
２９０１〜２９０ｊ    スイッチング部
３００１〜３００ｊ    レベルシフタ
４１０１〜４１０ｊ，４２０１〜４２０ｊ  昇圧部
４２１          第３バッファ
Ｃ３            キャパシタ
Ｃ１            第１キャパシタ
Ｃ２            第２キャパシタ
Ｄｍ            データ線
Ｉｍａｘ        電流源
Ｍ１１，Ｍ１４  トランジスタ
Ｍ１２          第１トランジスタ
Ｍ１３          第２トランジスタ
Ｍ１５          第３トランジスタ
Ｍ１６          第４トランジスタ
Ｍ１            第５トランジスタ
Ｍ２            第６トランジスタ
Ｍ３            第７トランジスタ
Ｍ４            第８トランジスタ
Ｍ５            第９トランジスタ
Ｍ６            第１０トランジスタ
ＯＬＥＤ        発光素子
Ｒ１〜Ｒｌ      分圧抵抗
Ｖｒｅｆ        基準電源
Ｖｒｅｆ２      第２基準電源
【図１】
0004612570.tif 000015
【図２】
0004612570.tif 000016
【図３】
0004612570.tif 000017
【図４】
0004612570.tif 000018
【図５】
0004612570.tif 000019
【図６】
0004612570.tif 000020
【図７】
0004612570.tif 000021
【図８】
0004612570.tif 000022
【図９】
0004612570.tif 000023
【図１０】
0004612570.tif 000024
【図１１】
0004612570.tif 000025
【図１２】
0004612570.tif 000026
【図１３】
0004612570.tif 000027
【図１４】
0004612570.tif 000028
【図１５】
0004612570.tif 000029
【図１６】
0004612570.tif 000030
【図１７】
0004612570.tif 000031