(57)【特許請求の範囲】
【請求項１】
ｎビット（ｎは自然数）のデジタル信号を受け、入力されたデジタル信号に応じた定電流を電流出力端子から出力する電流出力型デジタルアナログ変換器であって、
第１端子の電位が、共通の固定電圧によって固定され、前記第１端子と反対側の第２端子が前記電流出力端子に接続されたｎ個の出力トランジスタと、
前記ｎ個の出力トランジスタと前記第１端子および制御端子が共通に接続された入力トランジスタと、
前記入力トランジスタの前記第２端子側に接続され、前記入力トランジスタに流れる電流を電圧に変換する第１電流電圧変換部と、
基準電流を生成する定電流源と、
前記基準電流を電圧に変換する第２電流電圧変換部と、
前記第１、第２電流電圧変換部それぞれの出力電圧が入力され、前記入力トランジスタおよび前記ｎ個の出力トランジスタの制御端子の電圧を調節する第１誤差増幅器と、
前記第１誤差増幅器の出力が、前記ｎ個の出力トランジスタの制御端子に至る経路上に設けられたｎ個のスイッチと、
前記ｎビットのデジタル信号に応じて、前記ｎ個のスイッチのオンオフを制御する制御部と、
を備えることを特徴とする電流出力型デジタルアナログ変換器。
【請求項２】
前記入力トランジスタの前記第２端子に接続され、該入力トランジスタの前記第２端子の電圧が所定の基準電圧に近づくように調節する電圧調節部をさらに備えることを特徴とする請求項１に記載の電流出力型デジタルアナログ変換器。
【請求項３】
前記電圧調節部は、
前記入力トランジスタと直列に接続される調節トランジスタと、
前記入力トランジスタおよび前記調節トランジスタの接続点の電圧と、前記所定の基準電圧と、が入力され、前記調節トランジスタの制御端子の電圧を調節する第２誤差増幅器と、
を含むことを特徴とする請求項２に記載の電流出力型デジタルアナログ変換器。
【請求項４】
前記所定の基準電圧は、前記電流出力端子の電圧と同一に設定されることを特徴とする請求項２または３に記載の電流出力型デジタルアナログ変換器。
【請求項５】
前記所定の基準電圧は、前記入力トランジスタが非定電流領域で動作するように設定されることを特徴とする請求項４に記載の電流出力型デジタルアナログ変換器。
【請求項６】
前記第１電流電圧変換部は、
前記入力トランジスタと同一の電流経路上に設けられた第１検出トランジスタと、
前記第１検出トランジスタとカレントミラー接続される第２検出トランジスタと、
前記第２検出トランジスタと同一の電流経路上に設けられ、一端の電位が、前記共通の固定電圧によって固定された第１基準抵抗と、
を含み、
前記第２電流電圧変換部は、
前記基準電流の経路上に設けられ、一端の電位が、前記共通の固定電圧によって固定された第２基準抵抗を含み、
前記第１誤差増幅器には、前記第１、第２電流電圧変換部の出力として、前記第１、第２基準抵抗の他端の電位が入力されることを特徴とする請求項１から３のいずれかに記載の電流出力型デジタルアナログ変換器。
【請求項７】
入力されたｎビット（ｎは自然数）のデジタル信号に応じた出力電流を生成し、電流出力端子から出力する電流出力型デジタルアナログ変換器と、
前記電流出力型デジタルアナログ変換器の電流出力端子に接続される負荷回路に駆動電圧を供給する電圧生成部と、
を備え、
前記電流出力型デジタルアナログ変換器は、
第１端子の電位が、共通の固定電圧によって固定され、前記第１端子と反対側の第２端子が前記電流出力端子に接続されたｎ個の出力トランジスタと、
前記ｎ個の出力トランジスタと前記第１端子および制御端子が共通に接続された入力トランジスタと、
前記入力トランジスタの前記第２端子側に接続され、前記入力トランジスタに流れる電流を電圧に変換する第１電流電圧変換部と、
基準電流を生成する定電流源と、
前記基準電流を電圧に変換する第２電流電圧変換部と、
前記第１、第２電流電圧変換部それぞれの出力電圧が入力され、前記入力トランジスタおよび前記ｎ個の出力トランジスタの制御端子の電圧を調節する第１誤差増幅器と、
前記第１誤差増幅器の出力が、前記ｎ個の出力トランジスタの制御端子に至る経路上に設けられたｎ個のスイッチと、
前記ｎビットのデジタル信号に応じて、前記ｎ個のスイッチのオンオフを制御する制御部と、
を含むことを特徴とする負荷駆動装置。
【請求項８】
前記電流出力型デジタルアナログ変換器は、
前記入力トランジスタの前記第２端子に接続され、該入力トランジスタの前記第２端子の電圧が所定の基準電圧に近づくように調節する電圧調節部をさらに含み、
前記電圧生成部は、前記負荷回路を駆動した結果、前記定電流回路の電流出力端子に現れる電圧が前記基準電圧に近づくように前記駆動電圧を生成することを特徴とする請求項７に記載の負荷駆動装置。
【請求項９】
発光素子と、
前記発光素子を負荷回路として駆動する請求項７に記載の負荷駆動装置と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力されたデジタル信号に応じた出力電流を生成して出力する電流出力型デジタルアナログ変換器に関する。
【背景技術】
【０００２】
近年の携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）、等の小型情報端末においては、たとえば液晶のバックライトに用いられる発光ダイオード（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、以下ＬＥＤという）などのように電池の出力電圧よりも高い電圧を必要とするデバイスが存在する。これらの小型情報端末では、Ｌｉイオン電池が多く用いられ、その出力電圧は通常３．５Ｖ程度であり、満充電時においても４．２Ｖ程度であるが、ＬＥＤはその駆動電圧として電池電圧よりも高い電圧を必要とする。このように、電池電圧よりも高い電圧が必要とされる場合には、スイッチングレギュレータやチャージポンプ回路などを用いた昇圧型の電源装置を用いて電池電圧を昇圧し、ＬＥＤなどの負荷回路を駆動するために必要な電圧を得ている。
【０００３】
このような電源装置により、ＬＥＤを駆動する際には、ＬＥＤの駆動系路上に定電流回路を接続して、ＬＥＤに流れる電流を一定に保つことによってその発光輝度の制御の安定化を図っている。この際、ＬＥＤと定電流回路の接続点の電圧をモニタし、この電圧が一定値となるようにＬＥＤの駆動電圧を生成する方法がとられる場合がある（特許文献１参照）。
【０００４】
【特許文献１】特開２００４−２２９２９号公報
【特許文献２】特開２００２−３３００７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、ＬＥＤを輝度を調節するために、入力されたデジタル値に応じた定電流回路により生成する電流を切り換える場合を考える。一般的には、デジタル値をデジタルアナログ変換して電圧に変換し、この電圧を、電圧電流変換することによって所望の定電流を生成する。すなわち、定電流回路は、電流出力型のデジタルアナログ変換器として機能する。
【０００６】
ところが、この回路では、電圧電流変換を行う際に、電圧電流変換回路の入力電圧がデジタル信号の値に応じて、幅広い範囲で変化する。したがって、電圧電流変換回路においては、幅広い入力電圧範囲において、良好なリニアリティが要求されるという問題があった。電圧電流変換回路は、演算増幅器を用いて設計される場合が多いが、幅広い入力電圧範囲で、演算増幅器のリニアリティを良好に保つのは非常に困難であった。したがって、この形式の電流出力型のデジタルアナログ変換器では、変換精度が低下するという問題が生ずる。
【０００７】
本発明はこうした課題に鑑みてなされたものであり、その目的は、精度の高い電流出力型デジタルアナログ変換器の提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様は、ｎビット（ｎは自然数）のデジタル信号を受け、入力されたデジタル信号に応じた定電流を電流出力端子から出力する電流出力型デジタルアナログ変換器に関する。この電流出力型デジタルアナログ変換器は、第１端子の電位が、共通の固定電圧によって固定され、第１端子と反対側の第２端子が電流出力端子に接続されたｎ個の出力トランジスタと、ｎ個の出力トランジスタと第１端子および制御端子が共通に接続された入力トランジスタと、入力トランジスタの第２端子側に接続され、入力トランジスタに流れる電流を電圧に変換する第１電流電圧変換部と、基準電流を生成する定電流源と、基準電流を電圧に変換する第２電流電圧変換部と、第１、第２電流電圧変換部それぞれの出力電圧が入力され、入力トランジスタおよびｎ個の出力トランジスタの制御端子の電圧を調節する第１誤差増幅器と、第１誤差増幅器の出力が、ｎ個の出力トランジスタの制御端子に至る経路上に設けられたｎ個のスイッチと、ｎビットのデジタル信号に応じて、ｎ個のスイッチのオンオフを制御する制御部と、を備える。
【０００９】
トランジスタの制御端子とは、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）においてはゲート端子を、バイポーラトランジスタにおいてはベース端子をいう。この態様によれば、入力トランジスタおよび出力トランジスタの制御端子の電圧は、第１誤差増幅器によって、第１、第２電流電圧変換部からそれぞれ出力される電圧が近づくように帰還制御される。その結果、基準電流に比例した定電流が出力トランジスタに流れる。デジタル信号に応じて、スイッチを切り換えることにより、ｎ個のトランジスタのオン、オフが切り替わり、電流入力端子に接続される回路に、デジタル信号に応じた電流を流すことができる。
【００１０】
ある態様において、電流出力型デジタルアナログ変換器は、入力トランジスタの第２端子に接続され、該入力トランジスタの第２端子の電圧が所定の基準電圧に近づくように調節する電圧調節部をさらに備えてもよい。
入力トランジスタの一端の電圧を基準電圧に固定することによって、各出力トランジスタに流れる電流を安定化することができ、デジタルアナログ変換器の精度を向上することができる。
【００１１】
電圧調節部は、入力トランジスタと直列に接続される調節トランジスタと、入力トランジスタおよび調節トランジスタの接続点の電圧と、所定の基準電圧と、が入力され、調節トランジスタの制御端子の電圧を調節する第２誤差増幅器と、を含んでもよい。
この場合、調整トランジスタおよび第２誤差増幅器により３端子レギュレータを構成することによって、入力トランジスタの第２端子の電圧を基準電圧に固定することができる。
【００１２】
所定の基準電圧は、電流出力端子の電圧と同一に設定されてもよい。
この場合、電流出力端子の電圧と入力トランジスタの第２端子の電圧は等しくなるため、入力トランジスタおよびｎ個の出力トランジスタは３端子とも同電位となり、トランジスタのサイズ比に応じた電流を精度良く生成することができ、デジタルアナログ変換の精度を向上することができる。
【００１３】
所定の基準電圧は、入力トランジスタが非定電流領域で動作するように設定されてもよい。
本明細書において、非定電流領域とは、トランジスタの両端の電圧を変化させたときに、流れる電流が変化する領域をいい、ＦＥＴにおいては非飽和領域をいい、バイポーラトランジスタにおいては飽和領域をいう。
この場合、入力トランジスタおよびｎ個の出力トランジスタは、いずれも非定電流領域で動作することになるため、各トランジスタの電圧降下を小さくすることができ、消費電力を低減することができる。また、従来のカレントミラー回路では、非定電流領域で動作させると、ミラー比に影響を及ぼすという問題があったが、この態様によれば、入力トランジスタと出力トランジスタは、３端子とも同電位であるため、各トランジスタに、面積比に応じた電流を流すことができ、精度の高いデジタルアナログ変換が実現される。
【００１４】
第１電流電圧変換部は、入力トランジスタと同一の電流経路上に設けられた第１検出トランジスタと、第１検出トランジスタとカレントミラー接続される第２検出トランジスタと、第２検出トランジスタと同一の電流経路上に設けられ、一端の電位が、共通の固定電圧によって固定された第１基準抵抗と、を含んでもよい。第２電流電圧変換部は、基準電流の経路上に設けられ、一端の電位が、共通の固定電圧によって固定された第２基準抵抗を含んでもよい。第１誤差増幅器には、第１、第２電流電圧変換部の出力として、第１、第２基準抵抗の他端の電位が入力されてもよい。
【００１５】
本発明の別の態様は、負荷駆動装置である。この負荷駆動装置は、入力されたｎビット（ｎは自然数）のデジタル信号に応じた出力電流を生成し、電流出力端子から出力する電流出力型デジタルアナログ変換器と、電流出力型デジタルアナログ変換器の電流出力端子に接続される負荷回路に駆動電圧を供給する電圧生成部と、を備える。電流出力型デジタルアナログ変換器は、第１端子の電位が、共通の固定電圧によって固定され、第１端子と反対側の第２端子が電流出力端子に接続されたｎ個の出力トランジスタと、ｎ個の出力トランジスタと第１端子および制御端子が共通に接続された入力トランジスタと、入力トランジスタの第２端子側に接続され、入力トランジスタに流れる電流を電圧に変換する第１電流電圧変換部と、基準電流を生成する定電流源と、基準電流を電圧に変換する第２電流電圧変換部と、第１、第２電流電圧変換部それぞれの出力電圧が入力され、入力トランジスタおよびｎ個の出力トランジスタの制御端子の電圧を調節する第１誤差増幅器と、第１誤差増幅器の出力が、ｎ個の出力トランジスタの制御端子に至る経路上に設けられたｎ個のスイッチと、ｎビットのデジタル信号に応じて、ｎ個のスイッチのオンオフを制御する制御部と、を含む。
【００１６】
この態様によると、負荷に流す電流を、デジタル値に応じて精度良く切り換えることができる。
【００１７】
本発明のさらに別の態様は、電子機器である。この電子機器は、発光素子と、発光素子を駆動する上述の態様の負荷駆動装置と、を備える。
この態様によれば、基準電流によって発光素子の輝度を高精度に調整することができる。
【００１８】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明によれば、精度の高い電流出力型デジタルアナログ変換器が提供される。
【発明を実施するための最良の形態】
【００２０】
以下本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２１】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電流出力型デジタルアナログ変換器１００（以下、電流ＤＡＣ１００ともいう）の構成を示す回路図である。
この電流ＤＡＣ１００は、ｎビット（ｎは自然数）のデジタル信号ＤＩＧを受け、入力されたデジタル信号ＤＩＧに応じた定電流Ｉｃを電流出力端子１０２から出力する。
【００２２】
電流ＤＡＣ１００は、ｎ個（ｎは自然数）の出力トランジスタＭ１１〜Ｍ１ｎ、入力トランジスタＭ２、定電流源１０、第１誤差増幅器１２、第１電流電圧変換部１４、第２電流電圧変換部１６を備える。
【００２３】
出力トランジスタＭ１１〜Ｍ１ｎは、Ｎ型のＭＯＳＦＥＴであって、第１端子、すなわちソースが、共通の固定電圧、すなわち接地電圧によって固定され、第１端子と反対側の第２端子、すなわちドレインが、電流出力端子１０２に接続される。出力トランジスタＭ１１〜Ｍ１ｎのトランジスタサイズは、１：２：４…：２（ｎ−１）となるように設計される。
【００２４】
入力トランジスタＭ２は、ｎ個の出力トランジスタＭ１１〜Ｍ１ｎと同型のトランジスタ、すなわちＮ型のＭＯＳＦＥＴであって、ソースおよび制御端子であるゲートが共通に接続され、いわゆるカレントミラー接続がなされている。後述のように、出力トランジスタＭ１１〜Ｍ１２は個別にオンオフが制御され、各出力トランジスタＭ１１〜Ｍ１ｎに流れる電流の総和が、定電流Ｉｃとして電流出力端子１０２から出力される。
【００２５】
第１電流電圧変換部１４は、入力トランジスタＭ２の第２端子であるドレイン側に接続されており、入力トランジスタＭ２に流れる電流Ｉｍ２を電圧Ｖｘ１に変換する。本実施の形態において、第１電流電圧変換部１４は、第１抵抗Ｒ１を含む。第１抵抗Ｒ１は、一端が入力トランジスタＭ２のドレイン端子に接続され、他端に第２の固定電圧（以下、電源電圧Ｖｄｄともいう）が印加されている。第１抵抗Ｒ１には、入力トランジスタＭ２に流れる電流Ｉｍ２が流れ、Ｒ１×Ｉｍ２の電圧降下が発生する。第１電流電圧変換部１４の出力電圧Ｖｘ１は、Ｖｘ１＝Ｖｄｄ−Ｒ１×Ｉｍ２となる。こうして第１電流電圧変換部１４は入力トランジスタＭ２に流れる電流Ｉｍ２を電圧Ｖｘ１に変換する。
【００２６】
定電流源１０は、基準電流Ｉｒｅｆを生成する。
第２電流電圧変換部１６は、第２抵抗Ｒ２を含む。第２抵抗Ｒ２は、一端が定電流源１０に接続され、電源電圧Ｖｄｄが印加されている。第２抵抗Ｒ２には、定電流源１０により生成される基準電流Ｉｒｅｆが流れ、Ｒ２×Ｉｒｅｆの電圧降下が発生する。第２電流電圧変換部１６の出力電圧Ｖｘ２は、Ｖｘ２＝Ｖｄｄ−Ｒ２×Ｉｒｅｆとなる。
こうして第２電流電圧変換部１６は基準電流Ｉｒｅｆを電圧Ｖｘ２に変換する。
【００２７】
第１誤差増幅器１２の非反転入力端子には、第１電流電圧変換部１４の出力電圧Ｖｘが入力され、反転入力端子には、第２電流電圧変換部１６の出力電圧Ｖｘ２が入力される。第１誤差増幅器１２の出力端子は出力トランジスタＭ１１〜Ｍ１ｎ、入力トランジスタＭ２のゲートに接続され、電圧Ｖｘ１、Ｖｘ２が一致するように、ゲート電圧Ｖｇを調節する。
【００２８】
ｎ個のスイッチ第１誤差増幅器１２の出力が、ｎ個の出力トランジスタＭ１１〜Ｍ１ｎのゲートに至る経路上には、ｎ個のスイッチＳＷ１１〜ＳＷｎ１と、ｎ個のスイッチＳＷ１２〜ＳＷｎ２が設けられる。スイッチＳＷ１１〜ＳＷｎ１は、それぞれ、同一のゲートに接続されるスイッチＳＷ１２〜ＳＷｎ２といずれか一方のみがオンするように構成される。インバータＩＮＶ１〜ＩＮＶｎは、同一のゲートに接続される２つのスイッチが同時にオンしないように設けられる。なお、各出力トランジスタＭ１１〜Ｍ１２のゲートに設けられたスイッチは、ＳＷ１１〜ＳＷｎ１のみ、あるいはＳＷ１２〜ＳＷｎ２であってもよい。
【００２９】
制御部３０には、ｎビットのデジタル信号ＤＩＧが入力される。制御部３０は、入力されたデジタル信号ＤＩＧの各ビットの値に応じて、ｎ個のスイッチのオンオフを制御する。すなわち、ｎビットのデジタル信号の最下位ビットは、出力トランジスタＭ１１に接続されたスイッチＳＷ１１、ＳＷ１２のオンオフに対応付けられ、最上位ビットは出力トランジスタＭ１ｎに接続されたスイッチＳＷｎ１、ＳＷｎ２のオンオフに対応付けられる。すなわち、各ビットが１であれば、そのビットに対応付けられた出力トランジスタがオンし、ビットが０であれば、そのビットに対応付けられた出力トランジスタはオフする。
【００３０】
なお、第１誤差増幅器１２からｎ個の出力トランジスタＭ１１〜Ｍ１ｎのゲートに至る経路には、安定化抵抗Ｒ１０が設けられる。これは、スイッチＳＷの容量および出力トランジスタのゲート容量が、オンオフに応じて変化し、第１誤差増幅器１２の出力から望んだインピーダンスが変動することにより、回路が発振したり、不安定となったりするのを防止するためである。なお、出力トランジスタＭ１１〜Ｍ１ｎのゲートのインピーダンスは高いため、安定化抵抗Ｒ１０には電流は流れず、電圧降下も発生しないため、入力トランジスタＭ２と出力トランジスタＭ１１〜Ｍ１ｎのゲートは一致する。安定化抵抗Ｒ１０は、省略してもよい。
【００３１】
以上のように構成された電流ＤＡＣ１００の動作について説明する。
第１誤差増幅器１２、入力トランジスタＭ２、第１電流電圧変換部１４は帰還ループを形成しており、電圧Ｖｘ１は第１誤差増幅器１２の出力電圧、すなわち入力トランジスタＭ２のゲート電圧Ｖｇに応じて変化する。
【００３２】
その結果、第１誤差増幅器１２は、非反転入力端子と反転入力端子に印加される電圧Ｖｘ１、Ｖｘ２が等しくなるように入力トランジスタＭ２のゲート端子Ｖｇを帰還制御する。すなわち、入力トランジスタＭ２のゲート電圧Ｖｇは、Ｖｄｄ−Ｒ２×Ｉｒｅｆ＝Ｖｄｄ−Ｒ１×Ｉｍ２となるように調節される。このとき、入力トランジスタＭ２に流れる電流Ｉｍ２は、Ｉｍ２＝Ｒ２／Ｒ１×Ｉｒｅｆで与えられる。
【００３３】
出力トランジスタＭ１１〜Ｍ１ｎと入力トランジスタＭ２は、ゲートおよびソースが共通に接続されるカレントミラー回路を構成するため、出力トランジスタＭ１１〜Ｍ１ｎには、入力トランジスタＭ２に流れる電流Ｉｍ２に比例した電流が流れる。上述のように、出力トランジスタＭ１１〜Ｍ１ｎのサイズ比は、１：２：４…：２（ｎ−１）となっている。いま、出力トランジスタＭ１１と入力トランジスタＭ２のトランジスタサイズが等しいと仮定し、デジタル信号ＤＩＧの各ビットをａ１、ａ２、…ａｎと記せば、電流出力端子１０２に流れる定電流Ｉｃは、
Ｉｃ＝ａ１×Ｉｍ２×２０＋ａ２×Ｉｍ２×２１＋…＋ａｎ×Ｉｍ２×２（ｎ−１）
となり、デジタル信号ＤＩＧに応じた定電流を出力することができる。また、入力トランジスタＭ２に流れる電流Ｉｍ２は、基準電流Ｉｒｅｆを用いて、
Ｉｍ２＝Ｒ２／Ｒ１×Ｉｒｅｆ
で与えられる。したがって、本実施の形態に係る電流ＤＡＣ１００によれば、基準電流Ｉｒｅｆ、抵抗値Ｒ１、Ｒ２を調節することにより、電流ＤＡＣ１００のＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）に対応する電流量を調節することができる。
【００３４】
さらに、本実施の形態に係る電流ＤＡＣ１００では、以下の効果を得ることができる。
一般にＮ型ＭＯＳＦＥＴに流れる電流は、ゲート電圧Ｖｇを高く設定するほど増加する。しかしながら、入力側のトランジスタのゲート端子がドレイン端子と接続される通常のカレントミラー回路においては、ゲート端子の電圧はそれほど高くならないため、出力側のトランジスタの能力をフルに発揮させることができない。
これに対して、本実施の形態に係る電流ＤＡＣ１００では、第１抵抗Ｒ１の抵抗値を低く設定することによって、出力トランジスタＭ１、入力トランジスタＭ２のゲート電圧Ｖｇを高く設定することができるため、トランジスタの能力を完全に引き出すことができる。なぜなら、Ｉｍ２＝Ｒ２／Ｒ１×Ｉｒｅｆが成り立っており、Ｒ１を小さくすると、Ｉｍ２を増加させるために、入力トランジスタＭ２がよりオンする方向にゲート電圧Ｖｇが調節されるからである。これは、トランジスタサイズが小さくても、より多くの電流を流すことができることを意味し、出力トランジスタＭ１１〜Ｍ１ｎのサイズを小さくすることができ、ひいては、電流ＤＡＣ１００全体のサイズを小さくすることができる。
【００３５】
（第２の実施の形態）
第２の実施の形態に係る電流ＤＡＣ１００ａは、第１の実施の形態に係る電流ＤＡＣ１００に加えて、入力トランジスタＭ２のドレインの電圧を固定する電圧調節部２０をさらに備える。
図２は、第２の実施の形態に係る電流ＤＡＣ１００ａの構成を示す回路図である。以降の図において、図１と同一もしくは同等の構成要素には同一の符号を付し、適宜説明を省略する。
【００３６】
電圧調節部２０は、入力トランジスタＭ２の一端であるドレインと第１抵抗Ｒ１の間に接続され、入力トランジスタＭ２のドレインの電圧Ｖｄ２を所定の基準電圧に近づくように調節する。図２において、出力トランジスタＭ１２〜Ｍ１ｎは省略される。
電圧調節部２０は、調節トランジスタＭ３、第２誤差増幅器２２、基準電圧源２４を含み、レギュレータ回路を構成する。
【００３７】
調節トランジスタＭ３は、Ｎ型のＭＯＳＦＥＴであって、入力トランジスタＭ２と直列に接続される。すなわち、調節トランジスタＭ３のソースは、入力トランジスタＭ２のドレインに接続され、ドレイン端子は第１抵抗Ｒ１に接続される。
基準電圧源２４は、バンドギャップリファレンス回路、あるいは定電圧源など、その他の電圧生成手段であって、所定の基準電圧Ｖｒｅｆを生成する。
【００３８】
第２誤差増幅器２２の非反転入力端子には基準電圧源２４により生成される基準電圧Ｖｒｅｆが入力される。反転入力端子には、入力トランジスタＭ２と調節トランジスタＭ３の接続点、すなわち入力トランジスタＭ２のドレイン端子の電圧Ｖｄ２が入力される。第２誤差増幅器２２の出力端子は調節トランジスタＭ３のゲートに接続される。
【００３９】
以上の構成された電流ＤＡＣ１００ａの動作について説明する。本実施の形態に係る電流ＤＡＣ１００ａは、第１の実施の形態に係る電流ＤＡＣ１００と同様に、基準電流Ｉｒｅｆを基準として、デジタル信号ＤＩＧに応じた定電流Ｉｃを生成する。
【００４０】
はじめに、本実施の形態に係る電流ＤＡＣ１００ａにより得られる効果をより明確とするため、従来のカレントミラー回路の特性について説明する。
図３は、ＭＯＳＦＥＴの電流電圧特性を示す。横軸はドレインソース間電圧、縦軸はドレインソース電流を表し、異なるゲートソース間電圧Ｖｇｓ１、Ｖｇｓ２に対する電流電圧特性が示されている。同図において、電圧Ｖｔｈ１、Ｖｔｈ２は、ゲートソース間電圧Ｖｇｓ１、Ｖｇｓ２それぞれにおける定電流領域と非定電流領域のしきい値電圧を表す。同図に示すように、ドレインソース間電圧がしきい値電圧Ｖｔｈより低い非定電流領域（非飽和領域）においては、ドレインソース間電圧が変化するとドレインソース電流が大幅に変化してしまう。
したがって、従来のカレントミラー回路においては、２つのトランジスタがいずれも定電流領域で動作する場合には、トランジスタのサイズに比に応じた電流が各トランジスタに流れることになるが、２つのトランジスタのいずれかまたは両方が非定電流領域で動作すると、トランジスタのペア性が損なわれ、サイズ比に応じた電流が生成されなくなる。
【００４１】
本実施の形態に係る電流ＤＡＣ１００ａの説明に戻る。
上述のように、電圧調節部２０において、第２誤差増幅器２２は、非反転入力端子と反転入力端子に印加される電圧が等しくなるようにその出力である調節トランジスタＭ３のゲート電圧を調節する。その結果、調節トランジスタＭ３のオン抵抗が調節され、基準電圧Ｖｒｅｆと入力トランジスタＭ２のドレイン電圧Ｖｄ２が等しくなるように帰還がかかる。
【００４２】
上述したように、カレントミラー回路を構成する２つのトランジスタのドレインソース間電圧が異なる場合、非定電流領域では、正確なカレントミラー回路として動作しない。しかしながら、本実施の形態に係る出力トランジスタＭ１、入力トランジスタＭ２の場合には、電圧調節部２０の存在により２つのトランジスタのドレインソース間電圧を等しくできる。そのため、各トランジスタは３端子とも等しい電圧で動作することになり、非定電流領域においても、サイズ比に応じた電流が流せるようになる。
【００４３】
いま、基準電圧Ｖｒｅｆの値を、電流出力端子１０２に現れる電圧Ｖｄ１と同一に設定した場合、出力トランジスタＭ１および入力トランジスタＭ２は、３端子ともにほぼ同一の電圧が印加されることになる。言い換えれば、出力トランジスタＭ１、入力トランジスタＭ２は、ドレインソース間電圧が低い非飽和領域で動作する場合においても、各トランジスタのサイズに比例した電流を精度よく生成することができる。
【００４４】
電流ＤＡＣ１００ａにて消費される電力は、出力トランジスタＭ１および入力トランジスタＭ２のドレインソース間電圧が低い方が低減される。ここで、上述のように、基準電圧Ｖｒｅｆの値を電流出力端子１０２に現れる電圧Ｖｄ１と同一に設定した場合、出力トランジスタＭ１、入力トランジスタＭ２を非飽和領域で動作させても精度よくミラー比に応じた定電流を生成できる。したがって、本実施の形態に係る電流ＤＡＣ１００ａにおいては、基準電圧Ｖｒｅｆおよび電流出力端子１０２に現れる電圧Ｖｄ１を、入力トランジスタＭ２、出力トランジスタＭ１が非飽和領域で動作するように設定することにより、電流ＤＡＣ１００ａの消費電力を低減することができる。
【００４５】
また、従来のカレントミラー回路においては、トランジスタをフルに駆動するために、出力トランジスタＭ１、入力トランジスタＭ２のゲートソース間電圧を大きくした場合、ドレインソース間電圧を大きくする必要があった。図３に示すように、ゲートソース間電圧を上げると、しきい値電圧Ｖｔｈが高くなるためである。
これに対して、本実施の形態に係る電流ＤＡＣ１００ａにおいては、出力トランジスタＭ１、入力トランジスタＭ２の能力をフルに引き出すために、ゲートソース間電圧を大きく設定した場合においても、２つのトランジスタのペア性が保たれるため、各トランジスタのドレインソース間電圧、すなわち基準電圧Ｖｒｅｆおよび電流出力端子１０２に現れる電圧Ｖｄ２を低く設定することができる。
【００４６】
（第３の実施の形態）
第３の実施の形態に係る電流ＤＡＣ１００ｂは、第２の実施の形態に係る電流ＤＡＣ１００ａの変形例であって、第１電流電圧変換部１４の構成が異なっている。図４は、第３の実施の形態に係る電流ＤＡＣ１００ｂの構成を示す回路図である。ここでも、図２と同様に、出力トランジスタＭ１２〜Ｍ１ｎを省略している。
【００４７】
図４の第１電流電圧変換部１４ｂは、第１検出トランジスタＭ４、第２検出トランジスタＭ５、第１基準抵抗Ｒ１１を含む。第１検出トランジスタＭ４は、入力トランジスタＭ２と同一の電流経路上に設けられる。第１検出トランジスタＭ４は、Ｐ型のＭＯＳＦＥＴであって、ソースが電源端子に接続され、ドレインおよびゲートが調節トランジスタＭ３のドレインに接続される。第２検出トランジスタＭ５は、第１検出トランジスタＭ４とカレントミラー接続される。第１基準抵抗Ｒ１１は、第２検出トランジスタＭ５と同一の電流経路上に設けられる。この第１基準抵抗Ｒ１１は、一端の電位が、共通の固定電圧である接地電圧によって固定される。
【００４８】
第２電流電圧変換部１６ｂは、定電流源１０により生成される基準電流Ｉｒｅｆの経路上に設けられ、第２基準抵抗Ｒ１２を含む。第２基準抵抗Ｒ１２は、一端の電位が、共通の固定電圧である接地電位によって固定される。
【００４９】
第１誤差増幅器１２の非反転入力端子および反転入力端子には、第１電流電圧変換部１４ｂ、第２電流電圧変換部１６ｂの出力として、第１基準抵抗Ｒ１１、第２基準抵抗Ｒ１２の他端の電位Ｖｘ１、Ｖｘ２が入力される。
【００５０】
第１検出トランジスタＭ４と第２検出トランジスタＭ５のサイズ比を、Ｍ：１に設定する。ここで、Ｍは、Ｍ＞１となる実数である。第１検出トランジスタＭ４には、入力トランジスタＭ２に流れる電流Ｉｍ２が流れ、第２検出トランジスタＭ５には、Ｉｍ２／Ｍの電流が流れる。その結果、第１電流電圧変換部１４ｂの出力電圧Ｖｘ１は、Ｉｍ２／Ｍ×Ｒ１１となる。一方、第２電流電圧変換部１６ａの出力電圧Ｖｘ２は、Ｉｒｅｆ×Ｒ１２となる。図４の電流ＤＡＣ１００ｂにおいて、第１誤差増幅器１２により、Ｖｘ１＝Ｖｘ２が成り立つように帰還がかかり、その結果、
Ｉｒｅｆ×Ｒ１２＝Ｉｍ２／Ｍ×Ｒ１１
が成り立つ。すなわち、入力トランジスタＭ２の電流は、
Ｉｍ２＝Ｉｒｅｆ×Ｍ×Ｒ１２／Ｒ１１
に安定化される。本実施の形態に係る電流ＤＡＣ１００ｂによれば、定数Ｍを大きく設定することにより、第２の実施の形態に係る電流ＤＡＣ１００ａにおいて、第１抵抗Ｒ１を小さくしたのと同様の効果を得ることができる。
【００５１】
（第４の実施の形態）
本発明の第４の実施の形態は、発光素子であるＬＥＤを含む発光装置である。この発光装置は、携帯電話端末やＰＤＡなどの電池駆動型の電子機器に搭載される。ＬＥＤは、液晶パネルのバックライトや、着信を知らせるための発光素子として設けられる。
【００５２】
図５は、第４の実施の形態に係る発光装置１０００の構成を示す回路図である。発光装置１０００は、ＬＥＤ３００、電圧生成部４０、電流ＤＡＣ１００を含む。
ここで電流ＤＡＣ１００は、第２の実施の形態に係る電流ＤＡＣ１００ａとして記載しているが、別の形態の電流ＤＡＣ１００を利用してもよい。また、ｎ個の出力トランジスタＭ１１〜Ｍ１ｎは、一つのトランジスタとして示される。
【００５３】
電流ＤＡＣ１００ａの電流出力端子１０２にはＬＥＤ３００のカソード端子が接続されている。ＬＥＤ３００は、デジタル信号ＤＩＧに応じて電流ＤＡＣ１００により生成される定電流Ｉｃによってその発光輝度が制御される。ＬＥＤ３００のアノード端子には、電圧生成部４０の出力端子５０が接続され、電圧生成部４０の出力電圧Ｖｏｕｔが印加される。
【００５４】
電圧生成部４０は、スイッチングレギュレータであって、入力端子４８に入力される入力電圧Ｖｉｎを昇圧した電圧Ｖｏｕｔを、出力端子５０から出力する。入力端子４８には、電池からの電圧が入力される。電圧生成部４０は、スイッチング素子ＳＷ１、整流ダイオードＤ１、インダクタＬ１、出力コンデンサＣ１、第３誤差増幅器４２、発振器４４、電圧比較器４６を含む。なお、電圧生成部４０は、同期整流型のスイッチングレギュレータであってもよい。
【００５５】
第３誤差増幅器４２の非反転入力端子には、電流出力端子１０２の電圧Ｖｄ１が入力されている。また、反転入力端子には、電流ＤＡＣ１００ａの基準電圧源２４から出力される基準電圧Ｖｒｅｆが印加されている。第３誤差増幅器４２は電圧Ｖｄ２、Ｖｒｅｆの誤差電圧を増幅して得られる誤差電圧Ｖｅｒｒを出力する。この誤差電圧Ｖｅｒｒは、電圧比較器４６へ入力される。
【００５６】
発振器４４は三角波、もしくはのこぎり波状の周期電圧Ｖｏｓｃを生成し、電圧比較器４６へと出力する。
電圧比較器４６は、誤差電圧Ｖｅｒｒと周期電圧Ｖｏｓｃを比較し、その大小関係に応じてハイレベル、ローレベルが変化するスイッチング信号Ｖｓｗを生成する。こうして生成されるスイッチング信号Ｖｓｗは、ハイレベルとローレベルの期間の比、すなわちデューティ比が変化するパルス幅変調された信号となる。
【００５７】
このスイッチング信号Ｖｓｗは、図示しないドライバ回路を介してスイッチング素子ＳＷ１であるＭＯＳＦＥＴのゲート端子に入力される。スイッチング素子ＳＷ１は、スイッチング信号Ｖｓｗがハイレベルの期間オンし、ローレベルの期間オフする。
スイッチング素子ＳＷ１がオンオフすることにより、インダクタＬ１および出力コンデンサＣ１によってエネルギ変換が行われ、入力端子４８に印加された入力電圧が昇圧される。昇圧された電圧は、出力コンデンサＣ１によって平滑化され、直流の出力電圧Ｖｏｕｔとして出力される。こうして電圧生成部４０により生成された出力信号Ｖｏｕｔは、駆動電圧としてＬＥＤ３００に供給される。
【００５８】
以上のように構成された発光装置１０００の動作について説明する。
電流ＤＡＣ１００ａの電流出力端子１０２には、負荷回路であるＬＥＤ３００を駆動した結果、Ｖｄ１＝Ｖｏｕｔ−Ｖｆという電圧が現れる。ここで、ＶｆはＬＥＤ３００の順方向電圧である。
電圧生成部４０におけるスイッチング信号Ｖｓｗは、第３誤差増幅器４２に入力される２つの電圧ＶｒｅｆとＶｄ１が等しくなるように生成される。その結果、電圧生成部４０の出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝Ｖｄ１＋Ｖｆ＝Ｖｒｅｆ＋Ｖｆが成り立つように安定化される。
【００５９】
このとき、電流ＤＡＣ１００ａにおいては、電圧調節部２０によって、入力トランジスタＭ２のドレイン端子の電圧Ｖｄ２が基準電圧Ｖｒｅｆに近づくように調節される。
その結果、電流出力端子１０２の電圧Ｖｄ１と、入力トランジスタＭ２のドレイン端子の電圧Ｖｄ２は等しくなるように制御されることになる。
【００６０】
本実施の形態に係る電流ＤＡＣ１００ａにおいては、出力トランジスタＭ１、入力トランジスタＭ２はカレントミラー回路を構成し、そのゲート端子、ソース端子に加えてドレイン端子の電圧も等しくなるように調節される。したがって、出力トランジスタＭ１は、デジタル信号ＤＩＧの各ビットに応じて、入力トランジスタＭ２に流れる電流Ｉｍ２を精度よく増幅し、ＬＥＤ３００に定電流Ｉｃを流すことができる。
【００６１】
従来においては、出力トランジスタＭ１を飽和領域（定電流領域）で動作させる必要があったため、電流出力端子１０２に現れる電圧をたとえば０．３Ｖ以上に制御する必要があった。
一方、本実施の形態に係る電流ＤＡＣ１００ａにおいては、第２の実施の形態で説明したように、出力トランジスタＭ１、入力トランジスタＭ２は、非飽和領域においても、２つのトランジスタのペア性が保たれる。その結果、本実施の形態に係る電流ＤＡＣ１００ａでは、出力トランジスタＭ１を非飽和領域で動作させることができるため、たとえば、基準電圧Ｖｒｅｆを０．１Ｖに設定することができる。その結果、出力トランジスタＭ１、入力トランジスタＭ２での電力消費を減少させることができ、発光装置１０００の効率を改善することができる。
【００６２】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００６３】
図６は、第２の実施の形態に係る電流ＤＡＣの変形例を示す回路図である。本変形例に係る電流ＤＡＣ１００ｃは、ＭＯＳＦＥＴのＮ型、Ｐ型が置換して構成されている。この電流ＤＡＣ１００ｃによっても、電流出力端子１０２に接続される回路に定電流Ｉｃを流すことができる。本変形例に係る電流ＤＡＣ１００ｃは、電流出力端子１０２に接続される回路の電圧降下が小さい場合や、負電源が使用可能な電子機器において好適に用いることができる。
【００６４】
実施の形態においては、各トランジスタはＭＯＳＦＥＴの場合について説明したが、バイポーラトランジスタ等の別のタイプのトランジスタを用いてもよい。これらの選択は、定電流回路に要求される設計仕様、使用する半導体製造プロセスなどによって決めればよい。
【００６５】
実施の形態において、定電流回路、電源装置等を構成する素子はすべて一体集積化されていてもよく、その一部がディスクリート部品で構成されていてもよい。どの部分を集積化するかは、使用する半導体製造プロセスや、コスト、占有面積などにもとづいて決めればよい。
【００６６】
実施の形態において、電圧生成部４０はスイッチングレギュレータであるとして説明したが、絶縁型のスイッチングレギュレータ、チャージポンプ回路や、３端子レギュレータなどであってもよい。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施の形態に係る電流出力型デジタルアナログ変換器の構成を示す回路図である。
【図２】第２の実施の形態に係る電流ＤＡＣの構成を示す回路図である。
【図３】ＭＯＳＦＥＴの電流電圧特性を示す図である。
【図４】第３の実施の形態に係る電流ＤＡＣの構成を示す回路図である。
【図５】第４の実施の形態に係る発光装置の構成を示す回路図である。
【図６】第２の実施の形態に係る電流ＤＡＣの変形例を示す回路図である。
【符号の説明】
【００６８】
Ｒ１  第１抵抗、  Ｍ１  出力トランジスタ、  ＳＷ１  スイッチング素子、  Ｄ１  整流ダイオード、  Ｃ１  出力コンデンサ、  Ｌ１  インダクタ、  Ｒ２  第２抵抗、  Ｍ２  入力トランジスタ、  Ｍ３  調節トランジスタ、  Ｍ４  第１検出トランジスタ、  Ｍ５  第２検出トランジスタ、  １０  定電流源、  １２  第１誤差増幅器、  １４  第１電流電圧変換部、  １６  第２電流電圧変換部、  ２０  電圧調節部、  ２２  第２誤差増幅器、  ２４  基準電圧源、  ３０  制御部、  ４０  電圧生成部、  ４２  第３誤差増幅器、  ４４  発振器、  ４６  電圧比較器、  １００  電流ＤＡＣ、  １０２  電流出力端子、  ２００  定電流回路、  ３００  ＬＥＤ、  １０００  発光装置。
【図１】
0004823765.tif 000002
【図２】
0004823765.tif 000003
【図３】
0004823765.tif 000004
【図４】
0004823765.tif 000005
【図５】
0004823765.tif 000006
【図６】
0004823765.tif 000007