(57)【特許請求の範囲】
【請求項１】
複数の信号の出力端子を有し、停止状態から起動状態へ遷移し、起動状態において割り込み信号を１の出力端子から出力する第一の回路と、
割り込み信号の入力端子に所定の割り込みレベルの信号が入力されると、割り込み処理を実行する第二の回路と、
二入力のうちの一方の入力端子が前記第一の回路の割り込み信号の出力端子に接続され、出力端子が前記第二の回路の前記割り込み信号の入力端子に接続される二入力論理回路と、
多段接続された複数のＤフリップフロップであって、前記第一の回路の前記複数の出力端子のうちの前記割り込み信号の出力端子以外の出力端子にクロック端子が共通に接続される複数のＤフリップフロップを有し、前記多段における最終段のＤフリップフロップの出力に基づく信号を前記二入力論理回路の他方の入力端子へ出力する信号生成回路と、
を有し、
前記信号生成回路は、
前記第一の回路が停止状態である際に、前記複数のＤフリップフロップが共通にリセットされ、多段に接続される前記複数のＤフリップフロップが同じリセットレベルの信号を出力し、前記最終段のＤフリップフロップの出力に基づく信号により前記二入力論理回路の出力レベルを前記割り込みレベル以外のレベルに維持させ、
起動状態にある前記第一の回路が出力した信号が前記複数のＤフリップフロップにクロック信号として共通に入力されることにより、初段のＤフリップフロップの入力レベルを前記複数のＤフリップフロップが順番に出力し、最終段のＤフリップフロップから出力された前記初段のＤフリップフロップの入力レベルにより前記二入力論理回路の出力レベルを前記第一の回路の割り込み信号に応じて変化可能にさせる
信号処理装置。
【請求項２】
前記複数のＤフリップフロップのクロック端子と前記第一の回路との間には、
後段のフリップフロップにおける信号のラッチのタイミングが前段に比べて遅れないように、後段側より前段側のＤフリップフロップのほうが個数が増加するように遅延回路が接続されている
請求項１記載の信号処理装置。
【請求項３】
前記複数のＤフリップフロップは、３段であり、
初段のＤフリップフロップのクロック端子と前記第一の回路との間には、２個の遅延回路が接続され、
２段目のＤフリップフロップのクロック端子と前記第一の回路との間には、１個の遅延回路が接続されている
請求項１または２記載の信号処理装置。
【請求項４】
多段接続された前記複数のＤフリップフロップの間には、遅延回路が接続されている
請求項１から３のいずれか一項記載の信号処理装置。
【請求項５】
前記第二の回路は、携帯電話機の主制御部であり、
前記第一の回路、前記二入力論理回路および前記信号生成回路は、
前記携帯電話機に搭載された非接触ＩＣカードであり、
前記第一の回路は、
前記非接触ＩＣカードの外部入力により停止状態から起動状態へ遷移される
請求項１から４のいずれか一項記載の信号処理装置。
【請求項６】
前記非接触ＩＣカードは、
リーダライタとの間で電波を授受するためのアンテナと、
前記アンテナに接続された整流回路を有するアナログ回路と、
前記アナログ回路に接続された前記第一の回路としてのデジタル回路と、
前記整流回路により整流された電圧と所定の閾値電圧とを比較するコンパレータを有し、整流電圧が閾値電圧より低い状態において停止状態のリセット信号を出力し、整流電圧が閾値電圧より高い状態において起動状態のリセット信号を出力する電源制御部と、
電源と、
前記アナログ回路および前記デジタル回路と前記電源との間に接続され、前記起動状態のリセット信号により前記アナログ回路および前記デジタル回路を前記電源に接続し、停止状態のリセット信号により前記アナログ回路および前記デジタル回路を前記電源から切り離すスイッチ回路と
を有し、
前記信号生成回路の前記複数のＤフリップフロップは、前記停止状態のリセット信号によりリセットされる
請求項５記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、上位装置に対して割り込み信号を出力する回路の電源を省電力等のために一時的にオフする信号処理装置に係り、例えば携帯電話機において非接触ＩＣカードの機能を制御する信号処理装置に関するものである。
【背景技術】
【０００２】
非接触ＩＣカードは、その情報の読み取りや書き込みを行う装置（以降、リーダライタと表記する）との間で無線通信により簡単に情報のやり取りを行うことが可能であるとともに、磁気カードに比べて記憶容量が大きく、また、格納した情報の不正な読み出しや改竄に対する耐性が高いなど、数々の優れた特徴を有している。そのため、近年では、例えば金融機関のクレジットカードや、電子マネーの格納用カード、交通機関の定期券などの用途で、広く一般に利用されている。
【０００３】
一方、携帯電話機に代表されるような、個人が持ち歩いて使用できる携帯端末の普及率が非常に高くなっている。そのため、上述した非接触ＩＣカードやリーダライタの機能を携帯端末に内蔵させて利用することへの要望が強くなっている。非接触ＩＣカードの機能を内蔵した携帯電話機に関する従来技術としては、例えば下記の特許文献１がある。
【０００４】
図８は、非接触ＩＣカードの機能を内蔵した携帯電話機の構成の一例を示す図である。
図８に示す携帯電話機１６は、主制御部１７と、リーダライタからの変調された電波を受けるアンテナ１８と、非接触ＩＣカード部１９とを有する。
【０００５】
主制御部１７は、例えばＣＰＵ、ＲＡＭ、ＲＯＭ、ＥＰＲＯＭなどから構成されており、携帯電話機１６全体の動作を統括的に制御する。
【０００６】
非接触ＩＣカード部１９は、リーダライタとの通信機能を制御する回路であり、アンテナ１８の送受信信号に変調・復調等のアナログ信号処理を施す回路（アナログ回路）と、復号や誤り訂正等のデジタル信号処理を行う回路（デジタル回路）とを有する。
【０００７】
非接触ＩＣカード部１９に内蔵される上述のデジタル回路は、主制御部１７に対して種々の要求や通知を行うための割り込み信号Ｓｉｎｔを出力する。主制御部１７は、この割り込み信号Ｓｉｎｔに応じて非接触ＩＣカード部１９にアクセスし、受信データの取得や状態の確認等を行う。
【０００８】
【特許文献１】特開２００３−３６４２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、通常の非接触ＩＣカードでは、リーダライタとの通信が行われていない場合、内部で生成される電源電圧がゼロになり、回路の消費電力がゼロになる。したがって、上述した携帯電話機１６においても、リーダライタとの通信が行われていない場合には、非接触ＩＣカード部１９の上述したアナログ回路やデジタル回路への電源をオフして、消費電力の低減を図ることが望ましい。
【００１０】
しかしながら、非接触ＩＣカード部１９の電源がオンオフされると、そのデジタル回路において生成される割り込み信号Ｓｉｎｔに不要な変動が生じてしまい、これが主制御部１７の誤動作を招いてしまうという不都合が生じる。
以下、この現象について図９〜図１１を参照して説明する。
【００１１】
図９は、非接触ＩＣカード部１９のデジタル回路において、割り込み信号Ｓｉｎｔの出力に係わる部分の一例を示す図である。
【００１２】
図９に示す回路において、Ｄフリップフロップ２０は、前段の図示しない回路から出力される信号Ｄをクロック信号ＣＫに同期して保持し、信号Ｑとして出力する。また、リセット信号ＲＳＴが‘０’（ローレベル）のとき、クロック信号ＣＫに同期して信号Ｑを‘０’に設定する。
【００１３】
Ｉ／Ｏセル２１は、オープンドレイン型の出力回路を有しており、例えば図９に示すように、バッファ回路２２と、抵抗２３と、ｎ型ＭＯＳトランジスタ２４とを有する。ｎ型ＭＯＳトランジスタ２４のゲートには、バッファ回路２２を介してＤフリップフロップ２０の信号Ｑが入力され、そのドレインは出力端子Ｔｏに接続され、そのソースは基準電位に接続される。抵抗２３は、ｎ型ＭＯＳトランジスタ２４のゲートと基準電位との間に接続される。
【００１４】
Ｉ／Ｏセル２１の出力端子Ｔｏは、抵抗２４を介して主制御部１７の電源電圧ＨＶＤＤに接続される。出力端子Ｔｏに生じる信号は、割り込み信号Ｓｉｎｔとして主制御部１７に出力される。
【００１５】
主制御部１７に割り込みを要求する場合、図示しない回路によってＤフリップフロップ２０の入力信号Ｄが‘１’に設定される。これにより、クロック信号ＣＫの立ち上がりに同期して信号Ｑが‘１’になり、ｎ型ＭＯＳトランジスタ２４がオンし、割り込み信号Ｓｉｎｔが‘１’から‘０’へ変化する。主制御部１７は、割り込み信号Ｓｉｎｔが‘０’へ変化した場合、非接触ＩＣカード部１９において割り込み要求が発生したと認識する。
【００１６】
ここで、非接触ＩＣカード部１９がリーダライタとの通信を行っていない場合にその電源電圧ＩＶＤＤをオフするものとする。
この場合、通信を開始するために電源電圧ＩＶＤＤをオフからオンへ切り替えると、デジタル回路を構成するロジック回路は一斉に起動せず、個々の特性に応じた様々なタイミングで起動する。したがって、電源電圧ＩＶＤＤをオフからオンへ切り替えた後も、デジタル回路を構成する全ロジック回路の起動が完了するまで、デジタル回路の出力信号は不定な状態になる。
この不定状態においてＤフリップフロップ２０の出力信号Ｑが例えば‘０’から‘１’へ変化すると、割り込み信号Ｓｉｎｔが一時的に‘１’から‘０’へ変化してしまい、主制御部１７は非接触ＩＣカード部１９の割り込み要求が発生したと誤認識してしまう。
【００１７】
割り込み要求を誤認識すると、主制御部１７は現在実行中のタスクを停止して非接触ＩＣカード部１９に無断なアクセスを行うため、処理能力の低下や消費電力の増大を招いてしまう。
【００１８】
このような不都合を避けるため、例えば起動時にＤフリップフロップ２０のリセット信号ＲＳＴをローレベルに固定する方法が考えられる。しかしながら、図９の例におけるＤフリップフロップ２０はクロック信号ＣＫのエッジに同期して出力信号Ｑをリセットするため、クロック信号ＣＫのエッジを検出できない状態では正常なリセットができない。したがって、電源電圧ＩＶＤＤが低い場合には有効なリセットを行えず、出力信号Ｑが不定状態になる。
【００１９】
そこで、Ｄフリップフロップ２０のリセット方式を、クロック信号ＣＫに無関係な非同期のリセット方式に変更することも考えられる。しかしながら、この場合でも、電源電圧ＩＶＤＤがオフからオンへ立ち上がるときのスピードや、リセット信号ＲＳＴの発生タイミング、ＩＣの個体特性のバラツキなどの要因によって、出力信号Ｑの過渡的な変動を防止できない場合がある。
【００２０】
図１０は、リセット信号ＲＳＴと割り込み信号Ｓｉｎｔのタイミング関係を説明するための図である。
リセット信号ＲＳＴ（図１０（Ｂ））は、例えば電源電圧ＩＶＤＤ（図１０（Ａ））が通常の電圧より低いある一定の範囲にあるときに‘０’となるように、コンパレータ等を用いて生成される。図１０（Ｂ）の例では、時刻ｔ２においてリセット信号ＲＳＴが‘０’になっている。リセット信号ＲＳＴが‘０’になると、Ｄフリップフロップ２０は上述した非同期のリセットによって出力信号Ｑを強制的に‘０’に設定する。
【００２１】
一方、図１０（Ｃ）は、Ｄフリップフロップ２０のリセットを行わない場合の割り込み信号Ｓｉｎｔを示す。リセットを行わない場合、図の例では時刻ｔ１において割り込み信号Ｓｉｎｔが‘１’から‘０’へ変化する。この信号変化は、先に述べた主制御部１７の誤認識を引き起こす。
【００２２】
もし時間差'ｔ１−ｔ２'が負になると（すなわち、割り込み信号Ｓｉｎｔが‘０’へ変化するより早くリセット信号ＲＳＴが‘０’になると）、Ｄフリップフロップ２０の出力信号Ｑは非同期のリセットによって‘０’に固定されるため、割り込み信号Ｓｉｎｔは‘１’のまま変化しない。これに対し、時間差'ｔ１−ｔ２'が正になると（すなわち、割り込み信号Ｓｉｎｔが‘０’へ変化した後にリセット信号ＲＳＴが‘０’になると）、非同期リセットより前に割り込み信号Ｓｉｎｔが‘１’から‘０’へ変化するため、主制御部１７の誤認識が生じる。
【００２３】
図１１は、電源電圧ＩＶＤＤの立ち上がり時間と上述した時間差'ｔ１−ｔ２'との関係をシミューレーションにより算出した結果の一例を示す図である。
横軸は、電源電圧ＩＶＤＤが所定の電圧まで立ち上がる時間を示し、横軸は上述した時間差'ｔ１−ｔ２'を示す。
図１１では、ＩＣの個体特性のバラツキを示すために、バラツキの中心値（ｔｙｐ）、最良値（Ｂｅｓｔ）、最悪値（Ｗｏｒｓｔ）の各プロットをそれぞれ示している。
【００２４】
図１１から分かるように、時間差'ｔ１−ｔ２'は電源電圧ＩＶＤＤの立ち上がり速度やＩＣの個体特性のバラツキによって様々に変化し、これを常に負にすることは困難である。したがって、Ｄフリップフロップ２０において非同期のリセットを行っても、主制御部１７へ出力される割り込み信号Ｓｉｎｔが一時的に‘０’へ変化する現象を有効に防止することはできない。
【００２５】
本発明はかかる事情に鑑みてなされたものであり、その目的は、上位装置に対して割り込み等のための信号を出力する回路の電源をオンオフしたとき、この信号に不要な変動が生じて上位装置が誤認識を起こすことを有効に防止できる信号処理装置を提供することにある。
【課題を解決するための手段】
【００２６】
本発明の信号処理装置は、
複数の信号の出力端子を有し、停止状態から起動状態へ遷移し、起動状態において割り込み信号を１の出力端子から出力する第一の回路と、
割り込み信号の入力端子に所定の割り込みレベルの信号が入力されると、割り込み処理を実行する第二の回路と、
二入力のうちの一方の入力端子が前記第一の回路の割り込み信号の出力端子に接続され、出力端子が前記第二の回路の前記割り込み信号の入力端子に接続される二入力論理回路と、
多段接続された複数のＤフリップフロップであって、前記第一の回路の前記複数の出力端子のうちの前記割り込み信号の出力端子以外の出力端子にクロック端子が共通に接続される複数のＤフリップフロップを有し、前記多段における最終段のＤフリップフロップの出力に基づく信号を前記二入力論理回路の他方の入力端子へ出力する信号生成回路と、
を有し、
前記信号生成回路は、
前記第一の回路が停止状態である際に、前記複数のＤフリップフロップが共通にリセットされ、多段に接続される前記複数のＤフリップフロップが同じリセットレベルの信号を出力し、前記最終段のＤフリップフロップの出力に基づく信号により前記二入力論理回路の出力レベルを前記割り込みレベル以外のレベルに維持させ、
起動状態にある前記第一の回路が出力した信号が前記複数のＤフリップフロップにクロック信号として共通に入力されることにより、初段のＤフリップフロップの入力レベルを前記複数のＤフリップフロップが順番に出力し、最終段のＤフリップフロップから出力された前記初段のＤフリップフロップの入力レベルにより前記二入力論理回路の出力レベルを前記第一の回路の割り込み信号に応じて変化可能にさせる。
【発明の効果】
【００３２】
本発明によれば、上位装置へ信号を出力する回路が未だ起動していないと判定した場合、当該回路から上位装置へ出力される信号の値を所定の値に保持することにより、当該回路の電源をオフからオンへ切り替えたときにその出力信号に不要な変動が生じても、上位装置がその変動を当該回路の正常な出力信号の変化として誤って認識することを有効に防止できる。
【発明を実施するための最良の形態】
【００３３】
次に、本発明に係る信号処理装置の実施形態として、携帯電話機に搭載される非接触ＩＣカード用の信号処理装置に適用する例について、図１〜図５を参照して説明する。
【００３４】
図１は、携帯電話機に搭載された本実施形態に係る非接触ＩＣカード用の信号処理装置に対してデータの書き込みや読み出しを行うシステムの一例を示す図である。
図１に示すシステムは、携帯電話機７と、外部のリーダライタ８と、通信網９と、サーバ１０とを有する。
【００３５】
携帯電話機７に搭載される非接触ＩＣカード用の信号処理装置（以下、単に非接触ＩＣカード部と呼ぶ）には、例えば電車の前払い運賃や定期乗車券、クレジットカード、電子マネー、商品の購入ポイントなどの情報が格納されている。
この非接触ＩＣカード部は、外部のリーダライタ８からの電波を検出すると、リーダライタ８との間で無線通信を行ってコネクションを確立させ、次いで、リーダライタ８及び通信網９を経由してサーバ１０に接続し、必要な認証処理を行う。非接触ＩＣカード部とサーバ１０との間で相互の認証に成功すると、非接触ＩＣカード部に格納される情報をサーバ１０に読み出す処理や、非接触ＩＣカード部に格納される情報をサーバ１０の指示に従って書き換える処理が行われる。
【００３６】
図２は、携帯電話機７の構成の一例を示す図である。
携帯電話機７は、例えば図２に示すように、上位装置である主制御部３Ａ（第二の回路３）と、上述した信号処理装置に相当する非接触ＩＣカード部１１と、アンテナ１２とを有する。なお、図２では、携帯電話の諸機能を制御する回路のうち、主制御部３Ａと非接触ＩＣカード機能に係わる部分を抜き出して示している。なお、主制御部３Ａと非接触ＩＣカード部１１はそれぞれ、図中に示した第一の電源（バッテリーＢ）によって常時給電されている。
【００３７】
主制御部３Ａは、例えばＣＰＵ、ＲＡＭ、ＲＯＭ、ＥＰＲＯＭなどから構成されており、携帯電話機７全体の動作を統括的に制御する。
【００３８】
非接触ＩＣカード部１１は、リーダライタ８との通信機能を制御する回路であり、アンテナ１２において送受信される信号を処理する。
【００３９】
また、非接触ＩＣカード部１１は、主制御部３Ａに対して割り込みを要求するための割り込み信号Ｓｉｎｔを出力する。非接触ＩＣカード部１１は、割り込みを要求する場合に割り込み信号Ｓｉｎｔを‘１’から‘０’へ変化させる。割り込み信号Ｓｉｎｔが‘１’から‘０’へ変化すると、主制御部３Ａはこれに応じて非接触ＩＣカード部１１にアクセスし、受信データの取得や非接触ＩＣカード部１１の状態確認等の割り込み処理を実行する。
【００４０】
図３は、非接触ＩＣカード部１１の構成の一例を示す図である。
非接触ＩＣカード部１１は、例えば図３に示すように、第一の電源ＭＶＤＤと、第一の回路２Ａと、第一の回路２Ａの電源をオンオフするスイッチ回路ＳＷ１と、電源制御部１５と、判定部４Ａと、信号保持部５Ａとを有する。
また、非接触ＩＣカード部１１は、この図３に示す構成に加えて、後述する非接触方式で給電を受ける第二の電源（整流回路１３１）（図５）を有する。なお、信号保持部５Ａはその出力Ｓｉｎｔが主制御部３Ａに入力する。さらに図示していないが、電源制御部１５、判定部４Ａ、信号保持部５Ａはともに、第一の電源ＭＶＤＤから給電を受けている。
【００４１】
第一の回路２Ａは、少なくとも非接触方式で送受信が行えるようにアンテナ１２を備えている。そして、アンテナ１２の送受信信号に変調・復調等のアナログ信号処理を施すアナログ回路１３と、受信信号の復号や誤り訂正、認証処理等のデジタル信号処理を行うデジタル回路１４とを有する。
【００４２】
第一の回路２Ａは、スイッチ回路ＳＷ１を介して供給される電源電圧ＩＶＤＤに基づいてオンオフする。したがって、スイッチ回路ＳＷ１がオフすると、第一の回路２Ａの上述したアナログ回路１３やデジタル回路１４は動作を停止する。一方で、以下で説明するように、第二の電源が所定レベルに達したときはスイッチ回路ＳＷ１がオンになる。
【００４３】
デジタル回路１４は、主制御部３Ａに対して種々の要求や通知を行うための割り込み信号ＳｉｎｔＡを出力する。例えばデジタル回路１４は、通常時において割り込み信号ＳｉｎｔＡを‘１’に保持し、主制御部３Ａへ割り込みを要求する場合に割り込み信号ＳｉｎｔＡを‘１’から‘０’に変化させる。
【００４４】
判定部４Ａは、第一の回路２Ａの電源ＩＶＤＤが第一の電源ＭＶＤＤから給電を受けてオフからオンへ変化した後、第一の回路２Ａから３つのパルスが出力された場合に、第一の回路２Ａが起動したことを示す値‘０’の信号Ｓ４Ａを出力する。また、第一の回路２Ａの電源ＩＶＤＤがオンからオフへ変化した後、上述の３つのパルスが出力されるまでの間は、第一の回路２Ａが起動していないことを示す‘１’の信号Ｓ４Ａを出力する。
【００４５】
判定部４Ａは、例えば図３に示すように、縦続接続されたフリップフロップ６１，６２，６３と、遅延回路６４〜６８と、インバータ回路６９と、抵抗Ｒ１とを有する。
【００４６】
フリップフロップ６１，６２，６３は、この順序で縦続に接続されており、初段のフリップフロップ６１には値‘１’の信号が入力され、終段のフリップフロップ６３の出力信号はインバータ回路６９に入力される。インバータ回路６９は、フリップフロップ６３の出力信号を論理反転し、これを上述の信号Ｓ４Ａとして出力する。
【００４７】
フリップフロップ６１，６２，６３は、例えばＤ型のフリップフロップであり、クロック端子ＣＫに入力される第一の回路２Ａからの信号Ｓ２Ａの立ち上がりに同期して、前段の出力信号を次段に伝播する。また、リセット端子Ｒに入力されるリセット信号ＲＳＴが‘０’の場合、その出力信号を強制的に‘０’に設定する。なお、リセット信号ＲＳＴは、第一の回路２Ａの電源がオンのとき‘１’になり、電源がオフのとき‘０’になる信号であり、後述の電源制御部１５によって生成される。
【００４８】
上記の構成によると、第一の回路２Ａの電源がオフのとき、リセット信号ＲＳＴが‘０’になり、フリップフロップ６１〜６３の各出力信号が‘０’になるため、信号Ｓ４Ａは‘１’になる。一方、第一の回路２Ａの電源がオフからオンへ変化し、リセット信号ＲＳＴが‘１’になると、各フリップフロップのリセットが解除される。そのため、信号Ｓ２Ａにパルスが生じる度にフリップフロップ６１の初段の信号（値‘１’）が後段へ順次伝播する。そして、合計３つのパルスが信号Ｓ２Ａに生じると、終段のフリップフロップ６３の出力信号が‘０’から‘１’へ変化し、信号Ｓ４Ａが‘１’から‘０’へ変化する。
【００４９】
なお、一般にフリップフロップを縦続接続した回路では、後段のフリップフロップにおいて信号をラッチするタイミングが前段に比べて大きく遅れた場合、前段のフリップフロップから出力されたばかりの信号が後段のフリップフロップにラッチされてしまい、この後段より更に後の段へ信号が伝播してしまうという現象が生じる。このような現象を防止するため、図３に示す判定部４Ａでは、後段のフリップフロップにおける信号のラッチのタイミングが前段に比べて遅れないように、遅延回路６４〜６８が用いられている。
【００５０】
すなわち、終段のフリップフロップ６３のクロック端子ＣＫには、第一の回路２Ａからの信号Ｓ２Ａがそのまま入力され、中段のフリップフロップ６２のクロック端子ＣＫには、１段の遅延回路６８を介して信号Ｓ２Ａが入力され、初段のフリップフロップ６１のクロック端子ＣＫには、２段の遅延回路６６，６７を介して信号Ｓ２Ａが入力される。これにより、後段のフリップフロップのクロック端子ＣＫには前段に比べて早く信号Ｓ２Ａのパルスが入力されるため、上述した現象が防止される。
【００５１】
また、図３に示す回路では、縦続接続された２つのフリップフロップの間（６１及び６２の間，６２及び６３の間）にそれぞれ遅延回路６４，６５が挿入されているため、前段のフリップフロップにおいて出力された信号は直ちに次段へ入力されず、遅延回路６４，６５による遅延を経た後で次段へ入力される。したがって、仮に後段のフリップフロップにおける信号のラッチのタイミングが前段の比べて遅れても、この遅れ時間より遅延回路６４，６５の遅延時間が長い場合には上述した現象が防止される。
【００５２】
信号保持部５Ａは、第一の回路２Ａが起動していないことを示す値‘１’の信号Ｓ４Ａが判定部４Ａから出力される場合、主制御部３Ａへ出力される割り込み信号Ｓｉｎｔを‘１’に保持する。他方、第一の回路２Ａが起動していることを示す値‘０’の信号Ｓ４Ａが判定部４Ａから出力される場合は、上述した信号の保持を解除して、第一の回路２Ａの割り込み信号ＳｉｎｔＡをそのまま割り込み信号Ｓｉｎｔとして主制御部３Ａに出力する。
信号保持部５Ａは、例えば、信号Ｓ４Ａと信号ＳｉｎｔＡとの論理和演算を行うＯＲ回路によって構成される。
【００５３】
図５は、スイッチ回路ＳＷ１の制御信号を生成する電源制御部１５の構成の一例を示す図であり、図３と図５の同一符号は同一の構成要素を示す。
電源制御部１５は、例えば図５に示すように、コンパレータ１５１と、基準電圧発生部１５２と、ＯＲ回路１５３とを有する。
【００５４】
コンパレータ１５１は、アンテナ１２の受信信号レベルが所定値を超えているか否か判定するための回路である。コンパレータ１５１は、例えばアンテナ１２に発生する受信信号を整流した電圧（すなわち、アンテナから非接触方式で給電を受ける第二の電源と考えることもできる。）と基準電圧発生部１５２において発生する基準電圧Ｖｒｅｆとを比較し、整流電圧が基準電圧Ｖｒｅｆより低い場合は値‘０’、その逆の場合は値‘１’の信号を出力する。図５の例においては、アナログ回路１３内の整流回路１３１において整流された電圧を利用して、上記の比較を行っている。
【００５５】
ＯＲ回路１５３は、コンパレータ１５１の出力信号と、主制御部３Ａから供給される制御信号Ｐｏｎとの論理和を演算し、その演算結果をスイッチ回路ＳＷ１の制御信号として出力する。
制御信号Ｐｏｎは、第一の回路２Ａに供給する電源を制御するために主制御部３Ａが出力する信号であり、電源をオンするとき値‘１’に設定される。
【００５６】
ＯＲ回路１５３の出力信号は、アンテナ１２の整流電圧が基準電圧Ｖｒｅｆより高い場合や、主制御部３Ａによって制御信号Ｐｏｎが‘１’に設定された場合に‘１’になる。  このとき、第一の回路２Ａはスイッチ回路ＳＷ１がオンになり外部と受信又は送信が可能となる。すなわち、ＯＲ回路１５３とコンパレータ１５１からなる回路は、外部装置と通信可能であることを検出する働きをする回路である。
【００５７】
一方、アンテナ１２の整流電圧が基準電圧Ｖｒｅｆより低く、かつ制御信号Ｐｏｎが‘０’の場合、ＯＲ回路１５３の出力信号は‘０’になる。
ＯＲ回路１５３の出力信号が‘１’のときスイッチ回路ＳＷ１はオンし、この出力信号が‘０’のときスイッチ回路ＳＷ１はオフする。
【００５８】
なお、ＯＲ回路１５３の出力信号は、上述したリセット信号ＲＳＴとして判定部４Ａのフリップフロップ６１〜６３に供給される。
【００５９】
ここで、上述した構成を有する図２〜図５に示す携帯電話機７の動作を説明する。
【００６０】
リーダライタ回路８による電波がアンテナ１２において受信されていない場合、整流回路１３１の整流電圧はほぼゼロになるため、電源制御部１５のコンパレータ１５１から出力される信号は‘０’になる。このとき、第一の回路２Ａの電源をオンする旨の指令が主制御部３Ａから出力されていないものとすると、制御信号Ｐｏｎは‘０’に設定されるため、ＯＲ回路１５３の出力信号は‘０’になる。
ＯＲ回路１５３の出力信号が‘０’になると、スイッチ回路ＳＷ１がオフし、第一の回路２Ａへの電源供給が遮断される。また、判定部４Ａのフリップフロップ６１〜６３に値‘０’のリセット信号ＲＳＴが供給されるため、判定部４Ａから出力される信号Ｓ４Ａは‘１’になり、割り込み信号Ｓｉｎｔは‘１’に保持される。
【００６１】
ここで、リーダライタ回路８からの電波によりアンテナ１２の受信信号レベルが所定値に達するか、若しくは、主制御部３Ａによって第一の回路２Ａの電源オンをする指令が出力されると、ＯＲ回路１５３の出力信号は値‘１’になる。
すなわち、アンテナ１２の受信信号レベルが上昇し、その整流電圧が基準電圧Ｖｒｅｆを超えると、コンパレータ１５１から出力される信号が値‘１’になるため、ＯＲ回路１５３の出力信号は値‘１’になる。また、主制御部３Ａが第一の回路２Ａの電源をオンするように制御信号Ｐｏｎを値‘１’に設定すると、ＯＲ回路１５３の出力信号が値‘１’になる。
ＯＲ回路１５３の出力信号が値‘１’になると、スイッチ回路ＳＷ１がオフからオンへ変化し、第一の回路２Ａへの電源供給が開始される。
【００６２】
第一の回路２Ａへの電源供給が開始されるとき、第一の回路２Ａの各回路は停止状態から起動状態へ遷移するが、その遷移過程においてデジタル回路１４の出力信号は一時的に不定な状態になる。もし、この不定状態にある割り込み信号ＳｉｎｔＡがそのまま主制御部３Ａに供給されると、主制御部３Ａは不定状態の割り込み信号ＳｉｎｔＡに生じる不要な信号変化を正規の割り込み要求であると誤認識し、誤動作や無駄な割り込み処理を生じてしまう可能性がある。
【００６３】
そこで、図３に示す回路では、第一の回路２Ａへの電源供給が開始されても、判定部４Ａにおいて第一の回路２Ａが起動したと判定されるまでは、割り込み信号ＳｉｎｔＡを‘１’に保持する。
第一の回路２Ａの電源がオンし、その後上述した遷移過程を経てデジタル回路１４が起動すると、図４に示すようにデジタル回路１４は３つのパルス信号Ｓ２Ａを発生する。
【００６４】
第一の回路２Ａの電源がオンするとき、リセット信号ＲＳＴは‘１’になるため、判定部４Ａのフリップフロップ６１〜６３はリセット状態を解除される。したがって、信号Ｓ２Ａにパルスが発生すると、その度に初段のフリップフロップ６１に入力される値‘１’の信号が後段へ伝播する。そして、信号Ｓ２Ａに３つ目のパルスが発生したとき、終段のフリップフロップ６３の出力信号が‘０’から‘１’へ変化する。これにより、信号Ｓ４Ａは‘１’から‘０’へ変化し、判定部４Ａにおいて第一の回路２Ａが起動したとの判定が下される。
【００６５】
判定部４Ａにおいて第一の回路２Ａが起動したと判定されると、信号保持部５Ａによる割り込み信号Ｓｉｎｔの保持が解除される。具体的には、判定部４Ａの信号Ｓ４Ａが‘０’になることによって、信号Ｓ４Ａと割り込み信号ＳｉｎｔＡとの論理和は割り込み信号ＳｉｎｔＡと等しくなるため、信号保持部５Ａから主制御部３Ａへ出力される割り込み信号Ｓｉｎｔは、デジタル回路１４から出力される割り込み信号ＳｉｎｔＡと等しくなる。
したがって、第一の回路２Ａの起動後は、第一の回路２Ａの割り込み信号ＳｉｎｔＡがそのまま割り込み信号Ｓｉｎｔとして主制御部３Ａへ供給される。
【００６６】
以上説明したように、携帯電話機７に搭載された本実施形態に係る信号処理装置によれば、第一の回路２Ａが起動していない場合に割り込み信号Ｓｉｎｔを所定の値に保持することにより、第一の回路２Ａの電源が立ち上がるときの不定状態において生じる割り込み信号ＳｉｎｔＡの不要な変化が主制御部３Ａへ伝播されなくなるため、主制御部３Ａの誤動作や処理能力の低下を有効に防止できる。また、主制御部３Ａにおける不要な割り込み処理の実行を防止することにより、無駄な電力の消費を抑えることができる。
【００６７】
以上、本発明の一実施形態について説明したが、本発明は上記の形態のみに限定されるものではない。
【００６８】
上述した実施形態では、回路２（２Ａ）の電源がオフからオンへ変化した後に回路２（２Ａ）から出力されるパルスの数に応じて、回路２（２Ａ）が起動しているか否かを判定しているが、本発明はこれに限定されない。
【００６９】
例えば判定部４（４Ａ）は、回路２（２Ａ）の電源がオフからオンへ変化した後、回路２（２Ａ）から所定の時間幅のパルスが出力された場合に、回路２（２Ａ）が起動したと判定しても良い。
起動が完了していない不定状態の回路から所定の時間幅のパルスが偶然に出力される確率は、通常、非常に小さいと考えられる。また、この確率は、回路から出力される信号のパルス幅の測定精度を高めることによって小さくなる。そのため、回路から出力される信号のパルス幅に基づく上記の方法でも、回路２（２Ａ）の起動を正確に判定することができる。
【００７０】
また、例えば判定部４（４Ａ）は、回路２（２Ａ）の電源がオフからオンへ変化した後、回路２（２Ａ）から出力される複数ビットの信号が所定の値になった場合に、回路２（２Ａ）が起動したと判定しても良い。
起動が完了していない不定状態の回路から出力される複数ビットの信号の値が偶然に所定の値と一致する確率は、特にビット数を多くする程小さくなると考えられる。そのため、回路から出力される複数ビットの信号の値に基づく上記の方法でも、回路２（２Ａ）の起動を正確に判定することができる。
【００７１】
上述した実施形態では、携帯電話機の内部に非接触ＩＣカード部１１が内蔵される場合を例示した、本発明はこれに限定されない。例えば、有線で接続される固定の電話機や、携帯情報端末(Personal Digital Assistants)などの小型情報機器、時計、コンピュータなど、その形態や通信機能の有無、有線／無線の違いなどによって限定されない様々な電子機器に本発明の信号処理装置は適用可能である。また、本発明の信号処理装置は、これらの電子機器の内部に着脱自在、あるいは着脱不可のいずれの形態で内蔵されていても良いし、本発明の信号処理装置をＩＣとして内蔵したＩＣカードやメモリカード等の外部記憶媒体をこれらの電子機器に着脱可能な形で搭載しても良い。
【００７２】
上述した実施形態では、具体的な携帯電話機の内部に非接触ＩＣカード部１１が内蔵される場合を例示しているが、これをより一般化した説明を以下行う。
図６は、本発明の実施形態に係る信号処理装置１の構成の一例を示す図である。
図６に示す信号処理装置１は、第一の回路２と、第二の回路３と、判定部４と、信号保持部５とを有する。
【００７３】
第一の回路２は、例えば省電力のため、その電源がオン又はオフする。すなわち、回路動作が必要な場合に電源がオンし、不要な場合に電源がオフする。第一の回路２の電源供給線には例えば電源スイッチが挿入されており、回路動作が不要な場合にその電源スイッチがオフするように制御される。
【００７４】
判定部４は、第一の回路２から出力される信号Ｓ２に応じて、回路２が起動しているか否かを判定する。なお、ここで「起動」とは、回路が正常に動作をしている状態を示す。電源がオフになっており第一の回路２が動作していない場合や、電源がオンになっているが未だ第一の回路２が正常に動作していない場合は、ここで言う「起動」に該当しない。
【００７５】
判定部４は、例えば、第一の回路２の電源がオフからオンへ変化した後、第一の回路２から複数のパルスが出力された場合に、第一の回路２が起動したと判定する。
一般に、電源の立ち上がり時においてデジタル回路の出力に生じるレベル変化は０〜２回であり、このレベル変化をパルスに見立てると、そのパルス数は０〜１個である。したがって、第一の回路２から出力される複数のパルスは、電源立ち上がり時の動作不定状態において生じる偶発的なパルスではなく、起動後の正常な状態で第一の回路２が発生するパルスと考えられる。判定部４は、例えばこのような第一の回路２の出力信号の性質を利用して、第一の回路２が起動したか否かを判定する。
なおこの場合、第一の回路２は、電源投入後に判定部４へ所定数のパルスを出力するように構成される。
【００７６】
信号保持部５は、第一の回路２が起動していないと判定部４が判定した場合、第一の回路２から第二の回路３へ出力される信号Ｓ１の値を所定の値（例えば‘１’）に保持し、第一の回路２が起動していると判定部４が判定した場合は、上記保持を解除する。
すなわち信号保持部５は、判定部４の判定結果に応じて、第一の回路２が起動していないとき信号Ｓ１を‘１’に保持し、第一の回路２が起動しているときは第一の回路２の出力信号Ｓ１をそのまま第二の回路３に出力する。
【００７７】
第二の回路３は、第一の回路２から出力される信号Ｓ１に応じて処理を実行する。例えば第二の回路３は、コンピュータやシーケンサ等の処理装置を有しており、第一の回路２は第二の回路３に対して割り込みを要求するために信号Ｓ１を出力する。信号Ｓ１の値が‘１’から‘０’へ変化すると、第二の回路３は第一の回路２から割り込みを要求されたと判断して、第一の回路２に関連する割り込み処理を実行する。
【００７８】
ここで、図６に示す信号処理装置１の動作を説明する。
第一の回路２の動作が不要な場合、第一の回路２の電源に挿入された不図示の電源スイッチがオフし、これにより第一の回路２の電源がオフする。第一の回路２の動作が必要になると、上記の電源スイッチが不図示の制御回路（例えば第二の回路３）などによってオンに設定され、これにより第一の回路２の電源がオフからオンに切り替わる。
【００７９】
電源がオンすると、第一の回路２は動作停止状態から起動状態へ遷移するが、その遷移過程において第一の回路２の各出力信号（Ｓ１，Ｓ２）は不定状態になる。もし、この不定状態の信号Ｓ１が第二の回路３にそのまま出力されると、第一の回路２の本来の動作とは無関係に生じる信号Ｓ１の不要な変化が第二の回路３に伝播してしまい、第二の回路３の誤動作や処理能力の低下がもたらされる。
【００８０】
そこで、図６に示す信号処理装置１では、判定部２において第一の回路２が起動しているか否かの判定が行われ、第一の回路２が起動していないと判定される場合、信号保持部５において信号Ｓ１が所定の値（例えば‘１’）に保持される。
【００８１】
電源が十分に立ち上がり、第一の回路２が正常に動作し始めると、第一の回路２において複数のパルスが生成され、これが信号Ｓ２として判定部４に入力される。第一の回路２から複数のパルスが出力されると、判定部４において第一の回路２が起動したとの判定がなされる。これにより、信号保持部５による信号Ｓ１の保持が解除され、第一の回路２から出力される信号Ｓ１がそのまま第二の回路３へ供給される。
【００８２】
以上説明したように、本実施形態に係る信号処理装置１によれば、第一の回路２が起動していない場合に信号Ｓ１を所定の値に保持することにより、第一の回路２の電源が立ち上がるときの不定状態において生じる信号Ｓ１の不要な変化が第二の回路３へ伝播されなくなるため、第二の回路３の誤動作や処理能力の低下を有効に防止できる。また、第二の回路３において不要な処理が行われることを防止することにより、無駄な電力の消費を抑えることができる。
【００８３】
次に、上記動作を実現するための判定部４の構成の一例について図７を参照しながら説明する。
図７に示す判定部４は、縦続に接続された複数のフリップフロップ６を有する。
【００８４】
縦続に接続された複数のフリップフロップ６の初段には値‘１’の信号が入力され、その終段からは判定結果を示す信号Ｓ４が出力される。
【００８５】
各フリップフロップ６は、前段から入力される信号を、信号Ｓ２のパルスの立ち上がりに同期して後段に伝播する。また、リセット信号ＲＳＴが‘０’の場合、後段へ出力する信号の値を強制的に‘０’に設定する。なお、リセット信号ＲＳＴは、第一の回路２の電源がオフのとき‘０’に設定され、電源がオンのとき‘１’に設定される。
【００８６】
図７に示す構成によれば、第一の回路２の電源がオフし、これに応じてリセット信号ＲＳＴが‘０’になる場合、各フリップフロップ６の出力信号が‘０’に設定されるため、判定部４の判定結果の信号Ｓ４は‘０’になる。したがって、第一の回路２が起動していない場合、信号Ｓ４は‘０’になる。
【００８７】
第一の回路２の電源がオフからオンに変化し、これに応じてリセット信号ＲＳＴが‘０’から‘１’へ変化すると、各フリップフロップ６はリセット状態を解除される。これにより、各フリップフロップ６は、信号Ｓ２のパルスの立ち上がりに同期して前段から後段に信号を伝播することが可能になる。このとき、信号Ｓ４は未だ‘０’のままである。
【００８８】
この状態で信号Ｓ２にパルスが生じると、パルスの発生の度に初段から後段へ向かって値‘１’の信号が順次に伝播する。縦続接続されたフリップフロップ６の段数を'Ｎ'とすると、リセット解除後から合計でＮ個のパルスが信号Ｓ２に生じたときに、終段のフリップフロップ６の出力信号が‘０’から‘１’へ変化する。したがって、第一の回路２の電源がオフからオンへ変化した後に第一の回路２からＮ個のパルスが出力された場合、判定結果の信号Ｓ４は‘１’になる。
【００８９】
このように図７に示す判定部４によれば、第一の回路２の電源をオフからオンへ切り替えた後、フリップフロップ６の段数Ｎに相当する数のパルスが第一の回路２から出力されると、終段から出力される信号Ｓ４が‘０’から‘１’へ変化する。したがって、縦続接続するフリップフロップ６の段数Ｎに応じて、第一の回路２が起動しているか否かの判定基準となる信号Ｓ２のパルス数を任意に設定することができる。
【図面の簡単な説明】
【００９０】
【図１】携帯電話機に搭載された本実施形態に係る非接触ＩＣカード用の信号処理装置に対してデータの書き込みや読み出しを行うシステムの一例を示す図である。
【図２】図１に示す携帯電話機の構成の一例を示す図である。
【図３】非接触ＩＣカード部の構成の一例を示す図である。
【図４】デジタル回路から発生するパルス信号の波形である。
【図５】電源制御部の構成の一例を示す図である。
【図６】本発明の実施形態に係る信号処理装置の構成の一例を示す図である。
【図７】判定部の構成の一例を示す図である。
【図８】非接触ＩＣカードの機能を内蔵した携帯電話機の構成の一例を示す図である。
【図９】非接触ＩＣカード部のデジタル回路において、割り込み信号の出力に係わる部分の一例を示す図である。
【図１０】フリップフロップに供給するリセット信号と割り込み信号とのタイミング関係を説明するための図である。
【図１１】リセット信号と割り込み信号との時間差が、電源電圧の立ち上がり時間に応じてどのように変化するかをシミューレーションにより算出した結果の一例を示す図である。
【符号の説明】
【００９１】
１…信号処理装置、２，２Ａ…第一の回路、３…第二の回路、３Ａ…主制御部、４，４Ａ…判定部、５，５Ａ…信号保持部、６，６１〜６３…フリップフロップ、７…携帯電話機、８…リーダライタ、９…通信網、１０…サーバ、１１…非接触ＩＣカード部、１２…アンテナ、１３…アナログ回路、１４…デジタル回路、１５…電源制御部
【図１】
0004821193.tif 000002
【図２】
0004821193.tif 000003
【図３】
0004821193.tif 000004
【図４】
0004821193.tif 000005
【図５】
0004821193.tif 000006
【図６】
0004821193.tif 000007
【図７】
0004821193.tif 000008
【図８】
0004821193.tif 000009
【図９】
0004821193.tif 000010
【図１０】
0004821193.tif 000011
【図１１】
0004821193.tif 000012