(57)【特許請求の範囲】
【請求項１】
対向して配置された第１及び第２の基板、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ第１の方向に延びる複数本の走査電極及び共通電極、並びに前記第２の基板における前記第１の基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極が設けられたプラズマディスプレイパネルと、前記データ電極にデータパルスを印加する複数個のデータドライバと、映像信号に基づいて前記データドライバの動作を制御する制御回路と、１サブフィールド以上１フレーム未満の時間内に前記複数個のデータドライバからデータ電極に供給される電流の総和が予め設定された第１の規定電流値を超えたときに前記制御回路に対し前記データドライバの動作を抑制させる第１の保護信号を出力する保護信号出力回路と、を有し、前記保護信号出力回路はさらに、前記複数個のデータドライバのうち少なくとも一のデータドライバからデータ電極に供給される電流が予め設定された第２の規定電流値を超えているか否かを判定し前記一のデータドライバに供給される電流が前記第２の規定電流値を超えている場合に前記制御回路に対し前記データドライバの動作を抑制させる第２の保護信号を出力することを特徴とするプラズマ表示装置。
【請求項２】
前記保護信号出力回路は、前記判定を前記データドライバ周辺の温度が予め設定された規定温度を超えたときに開始することを特徴とする請求項１に記載のプラズマ表示装置。
【請求項３】
前記制御回路は、前記第１又は第２の保護信号の入力をトリガとして、１フレームを構成する複数のサブフィールドのうち最下位から順次サブフィールドを削除することを特徴とする請求項１又は２に記載のプラズマ表示装置。
【請求項４】
前記制御回路は、前記第１又は第２の保護信号の入力をトリガとして、隣接する２本の走査電極に対し前記データドライバに互いに同一のデータパルスを印加させることを特徴とする請求項１乃至３のいずれか１項に記載のプラズマ表示装置。
【請求項５】
対向して配置された第１及び第２の基板、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ第１の方向に延びる複数本の走査電極及び共通電極、並びに前記第２の基板における前記第１の基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極が設けられたプラズマディスプレイパネルと、前記データ電極にデータパルスを印加する複数個のデータドライバとを有するプラズマ表示装置に映像信号に応じた表示を行わせるプラズマ表示装置の駆動方法において、１サブフィールド以上１フレーム未満の時間内に前記複数個のデータドライバからデータ電極に供給される電流の総和が予め設定された第１の規定電流値を超えたときに前記データドライバの動作を抑制させる工程と、前記複数個のデータドライバのうち少なくとも一のデータドライバからデータ電極に供給される電流が予め設定された第２の規定電流値を超えているか否かを判定する工程と、前記一のデータドライバに供給される電流が前記第２の規定電流値を超えている場合に前記データドライバの動作を抑制させる工程と、を有することを特徴とするプラズマ表示装置の駆動方法。
【請求項６】
前記判定を前記データドライバ周辺の温度が予め設定された規定温度を超えたときに開始することを特徴とする請求項５に記載のプラズマ表示装置の駆動方法。
【請求項７】
前記データドライバの動作を抑制させる工程は、１フレームを構成する複数のサブフィールドのうち最下位から順次サブフィールドを削除する工程を有することを特徴とする請求項５又は６に記載のプラズマ表示装置の駆動方法。
【請求項８】
前記データドライバの動作を抑制させる工程は、隣接する２本の走査電極に対し互いに同一のデータパルスを印加する工程を有することを特徴とする請求項５乃至７のいずれか１項に記載のプラズマ表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は平面型テレビジョン及び情報表示ディスプレイ等に利用されるプラズマ表示装置及びその駆動方法に関し、特に、内蔵される回路の保護を図ったプラズマディスプレイパネルの駆動方法及び駆動回路に関する。
【０００２】
【従来の技術】
一般に、プラズマディスプレイパネル（ＰＤＰ）は、薄型構造でちらつきがなく表示コントラスト比が大きいこと、また、比較的に大画面とすることが可能であり、応答速度が速く、自発光型で蛍光体の利用により多色発光も可能であること等、数多くの特徴を有している。このため、近年、コンピュータ関連の表示装置分野及びカラー画像表示の分野等において、広く利用されるようになりつつある。
【０００３】
このプラズマディスプレイには、その動作方式により、電極が誘電体で被覆されて間接的に交流放電の状態で動作させるＡＣ型のものと、電極が放電空間に露出して直流放電の状態で動作させるＤＣ型のものとがある。更に、ＡＣ型のプラズマディスプレイには、駆動方式として表示セルのメモリを利用するメモリ動作型と、それを利用しないリフレッシュ動作型とがある。なお、プラズマディスプレイの輝度は、放電回数に比例する。上記のリフレッシュ型の場合は、表示容量が大きくなると輝度が低下するため、小表示容量のプラズマディスプレイに対して主として使用されている。
【０００４】
図９はＡＣ型プラズマディスプレイの一つの表示セル構成を例示する斜視図である。
【０００５】
表示セルには、ガラスからなる２つの絶縁基板１０１及び１０２が設けられている。絶縁基板１０１は背面基板となり、絶縁基板１０２は前面基板となる。
【０００６】
絶縁基板１０２における絶縁基板１０１との対向面側には、透明な走査電極１０３及び透明な共通電極１０４が設けられている。走査電極１０３及び共通電極１０４は、パネルの水平方向（横方向）に延びている。また、夫々走査電極１０３及び共通電極１０４に重なるようにトレース電極１０５及び１０６が配置されている。トレース電極１０５及び１０６は、例えば金属製であり、各電極と外部の駆動装置との間の電極抵抗値を小さくするために設けられている。更に、走査電極１０３及び共通電極１０４を覆う誘電体層１１２並びにこの誘電体層１１２を放電から保護する酸化マグネシウム等からなる保護層１１４が設けられている。
【０００７】
絶縁基板１０１における絶縁基板１０２との対向面側には、走査電極１０３及び共通電極１０４と直交するデータ電極１０７が設けられている。従って、データ電極１０７は、パネルの垂直方向（縦方向）に延びる。また、水平方向で表示セルを区切る隔壁１０９が設けられている。また、データ電極１０７を覆う誘電体層１１３が設けられ、隔壁１０９の側面及び誘電体層１１３の表面上に放電ガスの放電により発生する紫外線を可視光１１０に変換する蛍光体層１１１が形成されている。そして、絶縁基板１０１及び１０２の空間に隔壁１０９により放電ガス空間１０８が確保され、この放電ガス空間１０８内に、ヘリウム、ネオン若しくはキセノン等又はこれらの混合ガスからなる放電ガスが充填される。
【０００８】
図１０は従来のＡＣ型プラズマディスプレイを示すブロック図である。ＰＤＰ１に、行方向に延びるｎ（ｎ：自然数）本の走査電極３−１乃至３−ｎ（１０３）及びｎ本の共通電極４−１乃至４−ｎ（１０４）が互いに交互に所定間隔で設けられ、これらの走査電極３−１乃至３−ｎ及び共通電極４−１乃至４−ｎに直交するように列方向に延びるｍ（ｍ：自然数）本のデータ電極１０−１乃至１０−ｍ（１０７）が設けられている。従って、ＰＤＰ１には、（ｎ×ｍ）個の表示セルが設けられている。
【０００９】
従来のプラズマディスプレイには、ＰＤＰ１の駆動回路として、駆動用電源２１、コントローラ２２、スキャンドライバ２３、走査パルスドライバ２４、維持ドライバ２５及びデータドライバ２６が設けられている。
【００１０】
駆動用電源２１は、例えば、５Ｖの論理電圧Ｖｄｄ、約７０Ｖのデータ電圧Ｖｄ及び約１７０Ｖの維持電圧Ｖｓを生成すると共に、維持電圧Ｖｓに基づいて、約４００Ｖのプライミング電圧Ｖｐ、約１００Ｖの走査ベース電圧Ｖｂｗ及び約１８０Ｖのバイアス電圧Ｖｓｗを生成する。論理電圧Ｖｄｄはコントローラ２２に供給され、データ電圧Ｖｄはデータドライバ２６に供給され、維持電圧Ｖｓはスキャンドライバ２３及び維持ドライバ２５に供給され、プライミング電圧Ｖｐ及び走査ベース電圧Ｖｂｗはスキャンドライバ２３に供給され、バイアス電圧Ｖｓｗは維持ドライバ２５に供給される。
【００１１】
コントローラ２２は、外部から供給される映像信号Ｓｖに基づいて、スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎ、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３並びにデータドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びＳｄｄ２１乃至Ｓｄｄ２ｍを生成する回路である。スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６はスキャンドライバ２３に供給され、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎは走査パルスドライバ２４に供給され、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３は維持ドライバ２５に供給され、データドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びＳｄｄ２１乃至Ｓｄｄ２ｍはデータドライバ２６に供給される。
【００１２】
スキャンドライバ２３は、図１１に示すように、例えば６個のスイッチ２３−１乃至２３−６から構成されている。スイッチ２３−１の一端にはプライミング電圧Ｖｐが印加され、その他端はポジティプライン２７に接続されている。スイッチ２３−２の一端には維持電圧Ｖｓが印加され、その他端はポジティブライン２７に接続されている。スイッチ２３−３の一端は接地され、その他端はネガティブライン２８に接続されている。スイッチ２３−４の一端には走査ベース電圧Ｖｂｗが印加され、その他端はネガティブライン２８に接続されている。スイッチ２３−５の一端は接地され、その他端はポジティブライン２７に接続されている。スイッチ２３−６の一端は接地され、その他端はネガティブライン２８に接続されている。スイッチ２３−１乃至２３−６は、夫々スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６に基づいてオン／オフを切り替え、ポジティブライン２７及びネガティブライン２８を介して所定波形の電圧が走査パルスドライバ２４に供給される。
【００１３】
走査パルスドライバ２４は、図１１に示すように、例えばｎ個のスイッチ２４−１１乃至２４−１ｎ、ｎ個のスイッチ２４−２１乃至２４−２ｎ、ｎ個のダイオード２４−３１乃至２４−３ｎ及びｎ個のダイオード２４−４１乃至２４−４ｎから構成されている。ダイオード２４−３１乃至２４−３ｎは、夫々スイッチ２４−１１乃至２４−１ｎの両端に並列接続され、ダイオード２４−４１乃至２４−４ｎは、夫々スイッチ２４−２１乃至２４−２ｎの両端に並列接続されている。また、スイッチ２４−１ａ（ａ：ｎ以下の自然数）とスイッチ２４−２ａとが従属接続され、スイッチ２４−１１乃至２４−１ｎの各他端はネガティブライン２８に共通接続され、スイッチ２４−２１乃至２４−２ｎの各他端はポジティブライン２７に共通接続されている。更に、スイッチ２４−１ａとスイッチ２４−２ａとの接続点は、ＰＤＰ１の上から第ａ行目に配置された走査電極３−ａに接続されている。スイッチ２４−１１乃至２４−１ｎ及び２４−２１乃至２４−２ｎは、夫々走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎに基づいてオン／オフを切り替え、走査電極３−１乃至３−ｎに、夫々所定波形の電圧Ｐｓｃ１乃至Ｐｓｃｎが順次供給される。
【００１４】
維持ドライバ２５は、図１２に示すように、例えば３個のスイッチ２５−１乃至２５−３から構成されている。スイッチ２５−１の一端には維持電圧Ｖｓが印加され、その他端には共通電極４−１乃至４−ｎが共通接続されている。スイッチ２５−２の一端は接地され、その他端には共通電極４−１乃至４−ｎが共通接続されている。スイッチ２５−３の一端にはバイアス電圧Ｖｓｗが印加されると共に、その他端には共通電極４−１乃至４−ｎが共通接続されている。スイッチ２５−１乃至２５−３は、夫々維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３に基づいてオン／オフを切り替え、共通電極４−１乃至４−ｎに所定波形の電圧Ｐｓｕが同時に供給される。
【００１５】
データドライバ２６は、図１３に示すように、例えばｍ個のスイッチ２６−１１乃至２６−１ｍ、ｍ個のスイッチ２６−２１乃至２６−２ｍ、ｍ個のダイオード２６−３１乃至２６−３ｍ及びｍ個のダイオード２６−４１乃至２６−４ｍから構成されている。ダイオード２６−３１乃至２６−３ｍは、夫々スイッチ２６−１１乃至２６−１ｍの両端に並列接続され、ダイオード２６−４１乃至２６−４ｍは、夫々スイッチ２６−２１乃至２６−２ｍの両端に並列接続されている。スイッチ２６−１ｂ（ｂ：ｍ以下の自然数）とスイッチ２６−２ｂとが従属接続され、スイッチ２６−１１乃至２６−１ｍの各他端は接地に共通接続され、スイッチ２６−２１乃至２６−２ｍの各他端にはデータ電圧Ｖｄが供給されている。更に、スイッチ２６−１ｂとスイッチ２６−２ｂとの接続点は、ＰＤＰ１の左から第ｂ列目に配置されたデータ電極１０−ｂに接続されている。スイッチ２６−１１乃至２６−１ｍ及び２６−２１乃至２６−２ｍは、夫々データドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びＳｄｄ２１乃至Ｓｓｐｄ２ｍに基づいてオン／オフを切り替え、データ電極１０−１乃至１０−ｍに、夫々所定波形の電圧Ｐｄ１乃至Ｐｄｍが順次供給される。
【００１６】
次に、上述のように構成された従来のプラズマディスプレイの書込選択型駆動動作について説明する。図１４は従来のプラズマディスプレイの書込選択型駆動動作を示すタイミングチャートである。この書込選択型駆動動作では、サブフィールド法が採用され、各サブフィールドには、順次設定されるプライミング期間Ｔｐ、アドレス期間Ｔａ、維持期間Ｔｓ及び電荷消去期間Ｔｅの４つの期間が設けられている。以下、走査電極及び共通電極の基準電位を維持電圧Ｖｓとし、これよりも高い電位を正極性といい、これよりも低い電位を負極性という。また、データ電極の基準電位は接地電位ＧＮＤとし、これよりも高い電位を正極性、これよりも低い電位を負極性という。
【００１７】
プライミング期間Ｔｐでは、先ず、外部から供給される映像信号Ｓｖに基づいて、コントローラ２２がスキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎの生成を開始すると共に、映像信号Ｓｖに基づいたレベルのデータドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びロウレベルのデータドライバ制御信号Ｓｄｄ２１乃至Ｓｄｄ２ｍの生成を開始し、これらの制御信号を所定のドライバに供給する。
【００１８】
この結果、プライミング期間Ｔｐにおいては、ハイレベルのスキャンドライバ制御信号Ｓｓｃｄ１によってスイッチ２３−１がオンすると共に、ハイレベルの維持ドライバ制御信号Ｓｓｕｄ２によりスイッチ２５−２がオンする。従って、図１３に示すように、全ての走査電極３−１乃至３−ｎに正極性のプライミングパルスＰｐｒｐが印加され、全ての共通電極４−１乃至４−ｎに負極性のプライミングパルスＰｐｒｎが印加される。このため、全ての表示セルにおいて、走査電極１０３（３−１乃至３−ｎ）と共通電極１０４（４−１乃至４−ｎ）との間の電極間ギャプ近傍の放電ガス空間１０８でプライミング放電が発生する。これにより、表示セルの放電を発生させやすくする活性粒子が放電ガス空間１０８内に生成されると共に、走査電極３−１乃至３−ｎに負の壁電荷が付着し、共通電極４−１乃至４−ｎに正の壁電荷が付着し、データ電極１０−１乃至１０−ｍ上に正の壁電荷が付着する。
【００１９】
続いて、維持ドライバ制御信号Ｓｓｕｄ２がロウレベルに立ち下がることによりスイッチ２５−２がオフすると同時に、維持ドライバ制御信号Ｓｓｕｄ１がハイレベルに立ち上がることによりスイッチ２５−１がオンする。その後スキャンドライバ制御信号Ｓｓｃｄ２が立ち下がることによりスイッチ２３−２がオフすると共に、スキャンドライバ制御信号Ｓｓｃｄ３が立ち上がることによりスイッチ２３−３がオンする。従って、全ての共通電極４−１乃至４−ｎの電位が約１７０Ｖの維持電圧Ｖｓに保持された後、全ての走査電極３−１乃至３−ｎにプライミング消去パルスＰｐｒｅが印加される。このため、全ての表示セルにおいて弱い放電が発生する。これにより、走査電極３−１乃至３−ｎ上の負の壁電荷、共通電極４−１乃至４−ｎ上の正の壁電荷及びデータ電極１０−１乃至１０−ｍ上の正の壁電荷が減少する。
【００２０】
次に、アドレス期間Ｔａの初期状態においては、ハイレベルの維持ドライバ制御信号Ｓｓｕｄ３によりスイッチ２５−３がしていると共に、プライミング期間Ｔｐの後半から供給されているハイレベルのスキャンドライバ制御信号Ｓｓｃｄ４及びＳｓｃｄ５によりスイッチ２３−４及び２３−５がオンしている。従って、全ての共通電極４−１乃至４−ｎに正極性（バイアス電圧Ｖｓｗ）のバイアスパルスＰｂｐが印加されると共に、全ての走査電極３−１乃至３−ｎに印加されるパルスＰｓｃ１乃至Ｐｓｃｎの電位が一旦走査ベース電圧Ｖｂｗに保持される。
【００２１】
このような状態において、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎを順次ロウレベルに立ち下げると共に、これに整合させて走査パルスドライバ制御信号Ｓｓｐｄ２１乃至Ｓｓｐｄ２ｎを順次ハイレベルに立ち上げることにより、スイッチ２４−１１乃至２４−１ｎを順次オフさせると共に、スイッチ２４−２１乃至２４−２ｎを順次オンさせる。更に、これに同期して、図示しないが、データドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍを映像信号Ｓｖに基づいてハイレベルに立ち上げると共に、これに整合させてデータドライバ制御信号Ｓｄｄ２１乃至Ｓｄｄ２ｍを立ち下げることにより、スイッチ２６−１１乃至２６−１ｍを映像信号Ｓｖに基づいてオンさせると共に、スイッチ２６−２１乃至２６−２ｍをオフさせる。これにより、第ａ行目の第ｂ列目の表示セルにおいて書き込みが行われる場合には、走査電極３−ａに負極性の走査パルスＰｗｓｎが印加されると同時に、第ｂ列目のデータ電極１０−ｂに正極性のデータパルスＰｄｂが印加される。この結果、第ａ行目の第ｂ列目の表示セルにおいて対向放電が発生し、更にこの対向放電をトリガとする面放電が書込放電として走査電極及び共通電極間で発生し、電極に壁電荷が付着する。これに対し、書込放電が発生しなかった表示セルにおいては、プライミング期間Ｔａの電荷消去後の壁電荷が少ない状態のままである。
【００２２】
次に、維持期間Ｔｓにおいては、スキャンドライバ制御信号Ｓｓｃｄ２及びＳｓｃｄ６がそのサブフィールドに応じた回数だけ交互に立ち上がり／立ち下がりを繰り返す。この結果、スイッチ２３−２及び２３−６が交互にオン／オフを繰り返す。また、これと同期して、維持ドライバ制御信号Ｓｓｕｄ１及びＳｓｕｄ２もそのサブフィールドに応じた回数だけ交互に立ち上がり／立ち下がりを繰り返す。この結果、スイッチ２５−１及び２５−２が交互にオン／オフを繰り返す。従って、全ての走査電極３−１乃至３−ｎに負極性の維持パルスＰｓｕｎ１がサブフィールドに応じた回数だけ印加されると共に、全ての共通電極４−１乃至４−ｎに負極性の維持パルスＰｓｕｎ２がサブフィールドに応じた回数だけ維持パルスＰｓｕｎ１に対し排他的に印加される。これにより、アドレス期間Ｔａで書き込みが行われなかった表示セルの壁電荷量は極めて少ないので、その表示セルに維持パルスが印加されても維持放電は発生しない。一方、アドレス期間Ｔａで書込放電が発生した表示セルにおいては、走査電極に正電荷が、共通電極に負電荷が付着しているため、維持パルスと壁電荷電圧とが互いに重畳され、電極間の電圧が放電開始電圧を超えて放電が発生する。
【００２３】
次に、電荷消去期間Ｔｅにおいては、スキャンドライバ制御信号Ｓｓｃｄ３が立ち上がることによりスイッチ２３−３がオンする。この結果、全ての走査電極３−１乃至３−ｎに負極性の電荷消去パルスＰｅｅｎが印加される。従って、全ての表示セルにおいて弱い放電が発生する。これにより、維持期間Ｔｓにおいて発光していた表示セル内の走査電極及び共通電極上に蓄積していた壁電荷が消去され、全ての表示セルの電荷状態が均一化される。
【００２４】
そして、このようなサブフィールドが繰り返されて１のフィールドが構成される。維持パルス数をサブフィールド毎に異ならせ、そのサブフィールドの組み合わせによって階調表現を実現することができる。従って、各サブフィールドの維持パルス数の比を、例えば１：２：４：８：１６：３２：６４：１２８にすると、２５６（＝２8）階調を表現することができる。
【００２５】
このようなプラズマ表示装置においては、データドライバにおける電力の損失は表示する映像により大きく変動し、プラズマ表示装置全体の消費電力はデータドライバにおける最大損失に大きく依存している。このため、データドライバにおける電力の損失の低減を図った表示装置が種々提案されている（特許２８５３５３７号公報、特開平１１−３８９３０号公報）。図１５は特開平１１−３８９３０号公報に開示された表示装置を示すブロック図である。
【００２６】
特許２８５３５３７号公報に開示された表示装置では、１フレーム単位で消費されるアドレス電流、即ちデータドライバから供給される電流の値を検出し、その値が所定値を超えたときにアドレス周波数が低減されている。
【００２７】
また、特開平１１−３８９３０号公報に開示された表示装置においては、走査電極５３及び共通電極５４が設けられたＰＤＰ５１のデータ電極５２に接続された３個のドライバ集積回路（ＩＣ）８４がアドレスドライバ回路８３に設けられている。アドレスドライバ回路８３には、更に温度検出回路８５が設けられている。アドレスドライバ回路８３には制御回路６７からデータ信号ＤＡＴＡ、クロック信号ＣＬＯＣＫ、ブランク信号ＢＬＡＮＫ及びラッチ信号ＬＡＴＣＨが入力される。制御回路６７には、表示データ制御部６８及びパネル駆動制御部６９が設けられており、入力された映像信号に基づいて表示データ制御部６８によりデータ信号ＤＡＴＡが作成され、パネル駆動制御部６９によりクロック信号ＣＬＯＣＫ、ブランク信号ＢＬＡＮＫ及びラッチ信号ＬＡＴＣＨが作成される。制御回路６７には、マイクロコンピュータ８１からの制御信号が入力される。なお、マイクロコンピュータ８１には温度検出回路８５から温度の検出結果が入力され、マイクロコンピュータ８１は、この検出結果に基づいてアドレスドライバ回路８３に電源電圧を供給する電源８２の動作の制御も行う。
【００２８】
このような表示装置によれば、アドレスドライバ回路８３の温度に応じて電源電圧の制御を行うことが可能である。
【００２９】
なお、データドライバにおいて最大損失が発生する表示は、１ドット千鳥の表示、即ち一の表示セルが発光状態であればその表示セルに上下左右で隣接する全ての表示セルは非発光状態であり、更にこれらの非発光状態の表示セルに上下左右で隣接する全ての表示セルは発光状態であり、このような関係がパネル全体で成り立っているような表示である。
【００３０】
【発明が解決しようとする課題】
しかしながら、特許２８５３５３７号公報に開示された表示装置においては、消費電流の検出が１フレーム単位で行われるため、１フレーム内に一時的に消費電流が高くなるサブフィールドがあったとしても、例えば一のフレームの後半部分及びその次のフレームの前半部分に消費電流が高くなるサブフィールドが連続して存在していても、１フレーム全体での消費電流が基準値を超えていなければ、何ら保護が行われない。従って、電源への負荷が多大なものになる虞がある。また、データ電極毎にドライバが設けられるが、一のドライバにかかる負荷が大きくなってもその検出が不可能なので、そのドライバにおける消費電流が極端に大きくなる虞もある。
【００３１】
また、特開平１１−３８９３０号公報に開示された表示装置では、温度の検出のみが行われているため、電源及び個々のドライバに対する直接的な負荷の検出を行うことができないという問題点がある。このため、適切に消費電流を低減するためには、基準となる温度を低くする必要があり、保護が過剰になってしまう。
【００３２】
本発明はかかる問題点に鑑みてなされたものであって、過剰な保護を回避しながら回路を適切に保護することができるプラズマ表示装置及びその制御方法を提供することを目的とする。
【００３３】
【課題を解決するための手段】
本発明に係るプラズマ表示装置は、対向して配置された第１及び第２の基板、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ第１の方向に延びる複数本の走査電極及び共通電極、並びに前記第２の基板における前記第１の基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極が設けられたプラズマディスプレイパネルと、前記データ電極にデータパルスを印加する複数個のデータドライバと、映像信号に基づいて前記データドライバの動作を制御する制御回路と、１サブフィールド以上１フレーム未満の時間内に前記複数個のデータドライバからデータ電極に供給される電流の総和が予め設定された第１の規定電流値を超えたときに前記制御回路に対し前記データドライバの動作を抑制させる第１の保護信号を出力する保護信号出力回路と、を有し、前記保護信号出力回路はさらに、前記複数個のデータドライバのうち少なくとも一のデータドライバからデータ電極に供給される電流が予め設定された第２の規定電流値を超えているか否かを判定し前記一のデータドライバに供給される電流が前記第２の規定電流値を超えている場合に前記制御回路に対し前記データドライバの動作を抑制させる第２の保護信号を出力することを特徴とする。
【００３４】
本発明においては、１サブフィールド以上１フレーム未満の時間内に電流の総和が第１の規定電流値と比較され、この比較結果に基づいてデータドライバの動作が制御回路により制御される。従って、消費電流が高くなるサブフィールドが存在しても適切に電源を保護することができる。なお、電流の総和は、全てのデータドライバにおけるものに限定されるものではなく、データドライバを複数の群に分割し、群毎に第１の規定電流値を設定してもよい。但し、電源を最も効果的に保護できるのは、全てのデータドライバにおける電流の総和に対して第１の規定電流値を設定した場合である。
【００３５】
本発明のように、前記保護信号出力回路に、前記複数個のデータドライバのうち少なくとも一のデータドライバからデータ電極に供給される電流が予め設定された第２の規定電流値を超えているか否かを判定させ、前記一のデータドライバに供給される電流が前記第２の規定電流値を超えている場合に前記制御回路に対し前記ドライバの動作を抑制させる第２の保護信号を出力させることにより、個々のデータドライバにおける損失をも適切に低減することができる。
【００３７】
なお、前記保護信号出力回路に、前記判定を前記データドライバ周辺の温度が予め設定された規定温度を超えたときに開始させることにより、過剰な保護をより確実に回避できる。
【００３８】
また、前記制御回路に、前記第１又は第２の保護信号の入力をトリガとして、１フレームを構成する複数のサブフィールドのうち最下位から順次サブフィールドを削除させてもよく、隣接する２本の走査電極に対し前記データドライバに互いに同一のデータパルスを印加させてもよい。更に、前記保護信号出力回路は、マイクロコンピュータにより構成されていてもよい。
【００３９】
本発明に係るプラズマ表示装置の駆動方法は、対向して配置された第１及び第２の基板、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ第１の方向に延びる複数本の走査電極及び共通電極、並びに前記第２の基板における前記第１の基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極が設けられたプラズマディスプレイパネルと、前記データ電極にデータパルスを印加する複数個のデータドライバとを有するプラズマ表示装置に映像信号に応じた表示を行わせるプラズマ表示装置の駆動方法において、１サブフィールド以上１フレーム未満の時間内に前記複数個のデータドライバからデータ電極に供給される電流の総和が予め設定された第１の規定電流値を超えたときに前記データドライバの動作を抑制させる工程と、前記複数個のデータドライバのうち少なくとも一のデータドライバからデータ電極に供給される電流が予め設定された第２の規定電流値を超えているか否かを判定する工程と、前記一のデータドライバに供給される電流が前記第２の規定電流値を超えている場合に前記データドライバの動作を抑制させる工程と、を有することを特徴とする。
【００４２】
前記判定を前記データドライバ周辺の温度が予め設定された規定温度を超えたときに開始してもよく、前記ドライバの動作を抑制させる工程において、１フレームを構成する複数のサブフィールドのうち最下位から順次サブフィールドを削除することができ、及び／又は隣接する２本の走査電極に対し互いに同一のデータパルスを印加することができる。
【００４３】
【発明の実施の形態】
以下、本発明の実施例に係るプラズマ表示装置について、添付の図面を参照して具体的に説明する。図１は本発明の実施例に係るプラズマ表示装置の構造を示すブロック図である。
【００４４】
本実施例においては、プラズマディスプレイパネル（ＰＤＰ）５１に、ｎ本の走査電極５３及びｎ本の共通電極５４並びに（３×ｍ）本のデータ電極５２が設けられている。走査電極５３及び共通電極５４は、交互に水平方向（行方向）に延びるようにして配置され、データ電極５２は、走査電極５３及び共通電極５４に対して直交に、即ち垂直方向（列方向）に延びるようにして配置されている。走査電極５３は走査パルスドライバ（図示せず）に接続され、共通電極は維持ドライバ（図示せず）に接続されている。データ電極５２については、第１列目から第ｍ列目のデータ電極５２がデータハイブリッド集積回路（データＨＩＣ）６１に接続され、第（ｍ＋１）列目から第（２×ｍ）列目のデータ電極５２がデータＨＩＣ６２に接続され、第（２×ｍ＋１）列目から第（３×ｍ）列目のデータ電極５２がデータＨＩＣ６３に接続されている。データＨＩＣ６１乃至６３がデータドライバに相当する。
【００４５】
図２はデータＨＩＣ６１の構造を示すブロック図である。データＨＩＣ６１には、データ信号ＤＡＴＡ及びクロック信号ＣＬＯＣＫが入力されるシフトレジスタＳＲ、シフトレジスタＳＲから出力されたデータ信号をラッチするラッチ回路ＬＥ、夫々ラッチ回路ＬＥの出力端子Ｌ１乃至Ｌｍからの出力信号が一方の入力端に入力される２入力の論理積ゲートＡＮＤ１乃至ＡＮＤｍ、並びに夫々論理積ゲートＡＮＤ１乃至ＡＮＤｍの出力信号がゲートに入力されるＣＭＯＳトランジスタからなるインバータＩＶ１乃至ＩＶｍが設けられている。ラッチ回路ＬＥには、出力タイミングを指示するラッチ信号ＬＡＴＣＨが入力され、論理積ゲートＡＮＤ１乃至ＡＮＤｍの他方の入力端には、アドレス期間にハイになりその他の期間にロウになるブランク信号ＢＬＡＮＫが入力される。インバータＩＶ１乃至ＩＶｍを構成するＣＭＯＳトランジスタのＰチャネルＭＯＳトランジスタのドレインには、データ電圧Ｖｄ１が供給され、ＮチャネルＭＯＳトランジスタのドレインは接地されている。インバータＩＶｋ（ｋはｍ以下の自然数）の出力信号は第ｋ列目のデータ電極５２にデータパルスＤｋとして出力される。
【００４６】
データＨＩＣ６２及び６３の構造はデータＨＩＣ６１のものとほぼ同様であるが、夫々データ電圧としてデータ電圧Ｖｄ２、Ｖｄ３が供給される点で、データＨＩＣ６１と相違している。
【００４７】
データＨＩＣ６１、６２及び６３は、信号中継基板６４に接続されている。図３は信号中継基板６４の構造を示す回路図である。信号中継基板６４には、電源（図示せず）から電源電圧ＶＤＤが供給される抵抗素子Ｒ１−４及びＲ２−４が設けられている。抵抗素子１−４の他端はバイポーラトランジスタＴｒ４のベースに接続され、抵抗素子２−４の他端はバイポーラトランジスタＴｒ４のエミッタに接続されている。バイポーラトランジスタＴｒ４のコレクタと接地との間に抵抗素子Ｒ３−４及びＲ４−４が直列に接続されている。抵抗素子Ｒ３−４及びＲ４−４の接続点に、マイクロコンピュータ６５に内蔵されたアナログ／デジタル（Ａ／Ｄ）変換器６６ａが接続されている。
【００４８】
また、バイポーラトランジスタＴｒ４のベースに抵抗素子Ｒ１−１、Ｒ２−１、Ｒ１−２、Ｒ２−２、Ｒ１−３及びＲ２−３が並列に接続されている。抵抗素子１−１の他端はバイポーラトランジスタＴｒ１のベースに接続され、抵抗素子２−１の他端はバイポーラトランジスタＴｒ１のエミッタに接続されている。バイポーラトランジスタＴｒ１のコレクタと接地との間に抵抗素子Ｒ３−１及びＲ４−１が直列に接続されている。同様に、抵抗素子１−２の他端はバイポーラトランジスタＴｒ２のベースに接続され、抵抗素子２−２の他端はバイポーラトランジスタＴｒ２のエミッタに接続されている。バイポーラトランジスタＴｒ２のコレクタと接地との間に抵抗素子Ｒ３−２及びＲ４−２が直列に接続されている。更に、抵抗素子１−３の他端はバイポーラトランジスタＴｒ３のベースに接続され、抵抗素子２−３の他端はバイポーラトランジスタＴｒ３のエミッタに接続されている。バイポーラトランジスタＴｒ３のコレクタと接地との間に抵抗素子Ｒ３−３及びＲ４−３が直列に接続されている。抵抗素子Ｒ３−１及びＲ４−１の接続点、抵抗素子Ｒ３−２及びＲ４−２の接続点並びに抵抗素子Ｒ３−３及びＲ４−３の接続点は、マイクロコンピュータ６５に内蔵されたＡ／Ｄ変換器６６ｂに共通接続されている。
【００４９】
更に、電源電圧ＶＤＤが供給されるサーミスタＴＨ１乃至ＴＨ３が設けられている。サーミスタＴＨ１乃至ＴＨ３と接地との間には、夫々抵抗素子Ｒ５−１乃至Ｒ５−３が接続されている。サーミスタＴＨ１及び抵抗素子Ｒ５−１の接続点、サーミスタＴＨ２及び抵抗素子Ｒ５−２の接続点並びにサーミスタＴＨ３及び抵抗素子Ｒ５−３の接続点は、マイクロコンピュータ６５に内蔵されたＡ／Ｄ変換器６６ｃに共通接続されている。サーミスタＴＨ１乃至ＴＨ３は、夫々データＨＩＣ６１乃至６３の近傍に配置されている。
【００５０】
マイクロプログラム制御装置（ＭＣＵ）としてのマイクロコンピュータ（保護信号出力回路）６５は、Ａ／Ｄ変換器６６ａ乃至６６ｃから出力されたデジタル信号に基づいて、所定の温度又は電流値が予め設定された値を超えたときにプロテクト検出信号（第１乃至第４の保護信号）を制御回路６７に出力する。制御回路６７には、表示データ制御部６８及びパネル駆動制御部６９が設けられており、入力された映像信号に基づいて表示データ制御部６８によりデータ信号ＤＡＴＡが作成され、パネル駆動制御部６９によりクロック信号ＣＬＯＣＫ、ブランク信号ＢＬＡＮＫ及びラッチ信号ＬＡＴＣＨが作成される。また、制御回路６７によって走査パルスドライバ及び維持ドライバ（図示せず）等の制御も従来と同様に行われる。
【００５１】
次に、上述のように構成された本実施例の動作について説明する。図４及び図５は本発明の実施例に係るプラズマ表示装置の動作を示すフローチャートである。なお、以下の動作の説明では、１フレームが８のサブフィールドＳＦ１乃至ＳＦ８により構成され、２５６階調の表示が可能なものとする。また、保護動作が行われない場合には、プログレッシブ表示が行われるものとする。
【００５２】
本実施例においては、映像信号が制御回路６５に入力されると、データ信号ＤＡＴＡ、クロック信号ＣＬＯＣＫ、ブランク信号ＢＬＡＮＫ及びラッチ信号ＬＡＴＣＨが制御回路６５から信号中継基板６４に出力される。信号中継基板６４では、ブランク信号ＢＬＡＮＫのみがマイクロコンピュータ６５に入力され、その他のデータ信号ＤＡＴＡ、クロック信号ＣＬＯＣＫ及びラッチ信号ＬＡＴＣＨは、単に中継されるのみで、そのままデータＨＩＣ６１乃至６３に出力される。
【００５３】
データＨＩＣ６１では、クロック信号ＣＬＯＣＫに同期してデータ信号ＤＡＴＡがシフトレジスタＳＲに取り込まれ、更にラッチ信号ＬＡＴＣＨがロウとなっている間にラッチ回路ＬＥにラッチされる。そして、ラッチ信号ＬＡＴＣＨがハイとなったときにデータ信号が論理積ゲートＡＮＤ１乃至ＡＮＤｍに出力され、ブランク信号ＢＬＡＮＫがハイであれば、インバータＩＶ１乃至ＩＶｍによって反転されてデータパルスＤ１乃至Ｄｍとして各データ電極５２に出力される。
【００５４】
この結果、各インバータＩＶ１乃至ＩＶｍのＰチャネルＭＯＳトランジスタのソースに供給されている電流が変動する。このような動作は、データＨＩＣ６２及び６３においても同時に行われ、同様に、夫々のＰチャネルＭＯＳトランジスタのソースに供給されている電流が変動する。
【００５５】
信号中継基板６４では、サーミスタＴＨ１乃至ＴＨ３によって検出された温度が電圧に変換され、更にＡ／Ｄ変換器６６ｃによりデジタル信号に変換される。また、データＨＩＣ６１に供給される電流値は、抵抗素子Ｒ１−１、Ｒ２−１、Ｒ３−１、Ｒ４−１及びＲ５−１並びにバイポーラトランジスタＴｒ１により構成される個別電力検出部７１により検出され、データＨＩＣ６２に供給される電流値は、抵抗素子Ｒ１−２、Ｒ２−２、Ｒ３−２、Ｒ４−２及びＲ５−２並びにバイポーラトランジスタＴｒ２により構成される個別電力検出部７２により検出され、データＨＩＣ６３に供給される電流値は、抵抗素子Ｒ１−３、Ｒ２−３、Ｒ３−３、Ｒ４−３及びＲ５−３並びにバイポーラトランジスタＴｒ３により構成される個別電力検出部７３により検出される。そして、Ａ／Ｄ変換器６６ｂによりデジタル信号に変換される。更に、データＨＩＣ６１、６２及び６３に供給される電流値の総和が、抵抗素子Ｒ１−４、Ｒ２−４、Ｒ３−４、Ｒ４−４及びＲ５−４並びにバイポーラトランジスタＴｒ４により構成される総合電力検出部７４により検出される。
【００５６】
そして、マイクロコンピュータ６５は、ブランク信号ＢＬＡＮＫの立ち上がりをトリガとして、アドレス期間になったことを認識して、サーミスタＴＨ１乃至ＴＨ３により検出された温度Ｔのうち少なくとも１つが規定温度Ｔ０を超えているか否かを判定する（ステップＳ１）。いずれの温度も規定温度Ｔ０を超えていなければ、所定時間を経過した後に、再度温度の判定を行う。
【００５７】
少なくとも１つが規定温度Ｔ０を超えている場合には、個別電力検出部７１乃至７３により検出された電流値Ｉのうち少なくとも１つが規定電流値Ｉ１を超えているか否かを判定する（ステップＳ２）。この判定では、例えば、１０μ秒間に流れた電流値を１０回検出してそのうち６回以上で規定電流値Ｉ１を超えたか否かを判別し、この検出から判別までの工程を１０工程繰り返し、この１０工程のうち６工程以上連続して電流値Ｉが規定電流値Ｉ１を超えていると判別された場合に、個別電力検出部７１乃至７３により検出された電流値Ｉのうち少なくとも１つが規定電流値Ｉ１を超えていると判定する。そして、いずれの電流値Ｉも規定電流値Ｉ１を超えていなければ、所定時間を経過した後に、再度温度の判定を行う。
【００５８】
少なくとも１つが規定電流値（第２の規定電流値）Ｉ１を超えている場合には、マイクロコンピュータ６５は、第１の保護動作を行うための指示をプロテクト検出信号（第２の保護信号）として制御回路６７に出力する。制御回路６７は、このプロテクト検出信号を入力すると、例えば最下位（ＬＳＢ：Least Significant Bit）のサブフィールドＳＦ１の削除を行う。即ち、１フレームを７のサブフィールドＳＦ２乃至ＳＦ８により構成し、階調を１２８に低下させる（ステップＳ３）。次いで、マイクロコンピュータ６５は、個別電力検出部７１乃至７３により検出された電流値Ｉのうち少なくとも１つが規定電流値（第３の規定電流値）Ｉ２を超えているか否かを判定する（ステップＳ４）。規定電流値Ｉ２は、例えば規定電流値Ｉ１よりも大きく設定される。この判定も、例えば電流値Ｉのうち少なくとも１つが規定電流値Ｉ１を超えているか否かの判定と同様の方法により行うことができる。そして、いずれの電流値Ｉも規定電流値Ｉ２を超えていなければ、第１の保護動作により十分に電流が低減されたとして、再度規定電流値Ｉ１を超えているか否かの判定を行う。
【００５９】
少なくとも１つが規定電流値Ｉ２を超えている場合には、第１の保護動作では電流の低減が不十分であるとして、マイクロコンピュータ６５は、第２の保護動作を行うための指示をプロテクト検出信号（第３の保護信号）として制御回路６７に出力する。制御回路６７は、このプロテクト検出信号を入力すると、例えばサブフィールドＳＦ１より１だけ上位のサブフィールドＳＦ２の削除を行う。即ち、１フレームを６のサブフィールドＳＦ３乃至ＳＦ８により構成し、階調を６４に低下させる（ステップＳ５）。次に、マイクロコンピュータ６５は、個別電力検出部７１乃至７３により検出された電流値Ｉのうち少なくとも１つが規定電流値（第４の規定電流値）Ｉ３を超えているか否かを判定する（ステップＳ６）。規定電流値Ｉ３は、例えば規定電流値Ｉ２よりも大きく設定される。この判定も、例えば電流値Ｉのうち少なくとも１つが規定電流値Ｉ１を超えているか否かの判定と同様の方法により行うことができる。そして、いずれの電流値Ｉも規定電流値Ｉ３を超えていなければ、第２の保護動作により十分に電流が低減されたとして、再度規定電流値Ｉ２を超えているか否かの判定を行う。
【００６０】
少なくとも１つが規定電流値Ｉ３を超えている場合には、第２の保護動作では電流の低減が不十分であるとして、マイクロコンピュータ６５は、第３の保護動作を行うための指示をプロテクト検出信号（第４の保護信号）として制御回路６７に出力する。制御回路６７は、このプロテクト検出信号を入力すると、例えばプログレッシブ表示を隣接する２表示行を同時に駆動するインタレース表示に切り替える。即ち、データ信号ＤＡＴＡをラッチするタイミングを２ビットずつとし、更に奇数番目のフィールドと偶数番目のフィールドとの間でデータ信号ＤＡＴＡをラッチするタイミングを１ビットずらす（ステップＳ７）。
【００６１】
また、これらのステップＳ１乃至Ｓ７とは別のルーチンで、マイクロコンピュータ６５は、図５に示すように、例えば１サブフィールド以上１フレーム以下の時間毎に総合電力検出部７４により検出された電流Ｉｔが規定電流値（第１の規定電流値）Ｉ４を超えているか否かの判定を行う（ステップＳ１１）。
【００６２】
電流Ｉｔが規定電流値Ｉ４を超えている場合には、マイクロコンピュータ６５は、第４の保護動作を行うための指示をプロテクト検出信号（第１の保護信号）として制御回路６７に出力する。制御回路６７は、このプロテクト検出信号を入力すると、例えば、第３の保護動作と同様に、プログレッシブ表示を隣接する２表示行を同時に駆動するインタレース表示に切り替える（ステップＳ１２）。
【００６３】
規定電流値Ｉ１乃至Ｉ４の値については、最も電力消費が大きくなる１ドット千鳥の表示を行う際に１個の信号中継基板に流れる電流の総和を１００とすると、通常のテレビジョン放送での動画表示で３個のデータＨＩＣに供給される個別の電流は大きくても２０乃至３０程度であるので、例えば、規定電流値Ｉ１を１６、規定電流値Ｉ２を１８、規定電流値Ｉ３を２０、規定電流値Ｉ４を５０とすることができるが、本発明はこれらに限定されるものではない。
【００６４】
このような本実施例によれば、先ず、温度の比較及び３段階の個別電流値の比較が行われるので、各データＨＩＣ６１乃至６３に対して過剰な保護を回避しながら適切な保護を行うことができる。また、常に１個の信号中継基板６４に接続された３個のデータＨＩＣ６１乃至６３に供給される電流の総和Ｉｔが規定電流値Ｉ４と比較され、電流の総和Ｉｔが規定電流値Ｉ４を超えた場合には、第１乃至第３の保護動作のうちで最も電流削減に効果がある第３の保護動作と同じ第４の保護動作が行われるので、速やかに電源にかかる負荷を低減することができる。
【００６５】
なお、前述の実施例においては、１個のＰＤＰ１に対して１個の信号中継基板６４及び３個のデータＨＩＣ６１乃至６３が設けられているが、２個以上の信号中継基板が設けられていてもよく、また、２又は４個以上のデータＨＩＣが設けられていてもよい。また、２個以上の信号中継基板が設けられている場合に、各信号中継基板に接続されるデータＨＩＣの数は信号中継基板毎に同一である必要はなく、例えば、一の信号中継基板には３個のデータＨＩＣが接続され、他の一の信号中継基板に４個のデータＨＩＣが接続されていてもよい。
【００６６】
また、個別の電流又はその総和が各規定電流値を超えているか否かを判定する方法は、上述の方法に限定されるものではなく、検出時間及び／又は検出回数が異なっていてもよい。
【００６７】
更に、各保護動作についても、上述の実施例におけるものに限定されるものではない。例えば、下位のサブフィールド全体を削除するのではなく、サブフィールドを残したまま、そのサブフィールドでのアドレス期間においてデータパルスの印加を停止させるようにしてもよい。但し、サブフィールドの削除数が大きくなりすぎると、階調数の低下に伴う画質の劣化の虞があり、また、インタレース表示に切り替えた場合には、フリッカの発生の虞があるため、これらの点に注意することが必要である。
【００６８】
次に、１フレームを１１フィールドで構成した場合における消費電力の低減の効果についてシミュレーションに基づいて説明する。図６は９段階の保護動作を示す図である。図６において、「Ｐ」はプログレッシブ表示が行われることを示し、「Ｉ」はインタレース表示が行われることを示し、「Ｃ」はコーディングの変更としてそのサブフィールド内でデータパルスの印加の削除が行われることを示す。また、比率とは、１フレーム中でそのサブフィールドが占める割合を示す。但し、実映像の比率は映像に応じて随時変化するものであるが、平均的なものを想定して設定したものである。このシミュレーションでは、温度が規定温度を超えたときに保護動作０から保護動作１に移行し、その後、一定時間おきに下位のサブフィールドからインタレース表示に切り替えることとし、更に、下位の３つのサブフィールドをインタレース表示に切り替えた後には、データパルスの印加の削除を行うこととしている。
【００６９】
図７は９段階の保護動作による消費電力の低減率を示すグラフ図である。図７において、実線は実映像における低減率を示し、破線は１ドット千鳥における低減率を示す。上述のような９段階の保護動作が行われた場合、実映像の方がより消費電力が低減されている。これは、図６に示すように、実映像の方が下位のサブフィールドの比率が高く、これらが削減されることによる消費電力の低減が大きく影響するからである。但し、実映像によっては、１ドット千鳥の表示の方が消費電力の低減の効果が大きくなる場合がある。
【００７０】
なお、本発明に係るプラズマ表示装置は、例えばテレビ受像機及びコンピュータのモニタ等の表示装置として使用することができる。図８に本発明を適用したプラズマディスプレイ（ＰＤＰマルチメディアモニタ）の構成の一例を示す。図８において、図１０に示す従来のプラズマディスプレイと同一の構成要素には、同一の符号を付してその詳細な説明は省略する。このプラズマ表示装置では、ＰＤＰ１及びその駆動回路の前段にアナログ・インターフェイス回路９１と、デジタル信号処理回路９２とが設けられている。また、交流１００Ｖから装置各部に直流電圧を供給する電源回路９３が設けられている。アナログ・インターフェイス回路９１は、Ｙ／Ｃ分離回路及びクロマ・デコーダ９４と、アナログ・デジタル変換器（ＡＤＣ）９５と、画像フォーマット変換回路９６と、逆ガンマ変換回路９７と、同期信号制御回路９８とから構成されている。
【００７１】
Ｙ／Ｃ分離回路及びクロマ・デコーダ９４は、この表示装置がテレビ受像機の表示部として用いられる場合に、アナログの映像信号ＡＶを赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の各輝度信号に分解する回路である。ＡＤＣ９５は、この表示装置がコンピュータ等のモニタとして用いられる場合に、アナログのＲＧＢ信号ＡＲＧＢをデジタルのＲＧＢ信号に変換し、この表示装置がテレビ受像機の表示部として用いられる場合に、Ｙ／Ｃ分離回路及びクロマ・デコーダ９４から供給されるＲ、Ｇ、Ｂ各色の輝度信号をデジタルのＲ、Ｇ、Ｂ各色の輝度信号に変換する回路である。画像フォーマット変換回路９６は、ＰＤＰ１の画素構成とＡＤＣ９５から供給されるデジタルのＲ、Ｇ、Ｂ各色の輝度信号の画素構成とが相違している場合に、デジタルのＲ、Ｇ、Ｂ各色の輝度信号の画素構成をＰＤＰ１の画素構成に適合するように変換する回路である。逆ガンマ変換回路９７は、ＣＲＴディスプレイのガンマ特性に適合するようにガンマ補正されているデジタルのＲＧＢ信号又は画像フォーマット変換回路９６からのデジタルのＲ、Ｇ、Ｂ各色の輝度信号の特性をＰＤＰ１の線形なガンマ特性に適合するように逆ガンマ補正する回路である。同期信号制御回路９８は、アナログの映像信号ＡＶとともに供給される水平同期信号に基づいて、ＡＤＣ９５のサンプリングクロック信号及びデータクロック信号を生成する回路である。
【００７２】
なお、図１０に示す従来のプラズマディスプレイでは、論理電圧Ｖｄｄ、データ電圧Ｖｄ及び維持電圧Ｖｓが駆動用電源２１により生成されると共に、プライミング電圧Ｖｐ等が維持電圧Ｖｓに基づいて駆動用電源２１により生成されている。一方、図８に示すプラズマ表示装置では、電源回路９３が交流１００Ｖから論理電圧Ｖｄｄ、データ電圧Ｖｄ及び維持電圧Ｖｓを生成し、駆動用電源２１は、電源回路９３から供給される維持電圧Ｖｓに基づいて、プライミング電圧Ｖｐ等を生成する構成を採用している。また、ＰＤＰ１、コントローラ２２、信号中継基板６４、駆動用電源２１、スキャンドライバ２３、走査パルスドライバ２４、維持ドライバ２５、データドライバ２６及びデジタル信号処理回路９２がモジュール化されており、図１における制御回路６７はコントローラ２２に内蔵され、データＨＩＣ６１乃至６３がデータドライバ２６に相当し、信号中継基板６４がコントローラ２２とデータドライバ２６との間に設けられている。
【００７３】
【発明の効果】
以上詳述したように、請求項１又は７に係る発明によれば、過剰な保護を回避しつつ、消費電流が高くなるサブフィールドが存在しても適切に電源を保護することができる。また、請求項３又は９に係る発明によれば、個々のデータドライバにおける損失を適切に低減することができる。更に、個々のデータドライバにおける電流の検出を温度検出の後に行うようにすれば、過剰な保護をより確実に回避することができる。
【図面の簡単な説明】
【図１】本発明の実施例に係るプラズマ表示装置の構造を示すブロック図である。
【図２】データＨＩＣ６１の構造を示すブロック図である。
【図３】信号中継基板６４の構造を示す回路図である。
【図４】本発明の実施例に係るプラズマ表示装置の動作を示すフローチャートである。
【図５】同じく、本発明の実施例に係るプラズマ表示装置の動作を示すフローチャートである。
【図６】９段階の保護動作を示す図である。
【図７】９段階の保護動作による消費電力の低減率を示すグラフ図である。
【図８】本発明を適用した表示装置の構成の一例を示すブロック図である。
【図９】ＡＣ型プラズマディスプレイの一つの表示セル構成を例示する斜視図である。
【図１０】従来のＡＣ型プラズマディスプレイを示すブロック図である。
【図１１】スキャンドライバ２３及び走査パルスドライバ２４の構造を示す回路図である。
【図１２】維持ドライバ２５の構造を示す回路図である。
【図１３】データドライバ２６の構造を示す回路図である。
【図１４】従来のプラズマディスプレイの書込選択型駆動動作を示すタイミングチャートである。
【図１５】特開平１１−３８９３０号公報に開示された表示装置を示すブロック図である。
【符号の説明】
５１；ＰＤＰ
５２；データ電極
５３；走査電極
５４；共通電極
６１、６２、６３；データＨＩＣ
６４；信号中継基板
６５；マイクロコンピュータ
６６ａ、６６ｂ、６６ｃ；Ａ／Ｄ変換器
６７；制御回路
６８；表示データ制御部
６９；パネル駆動制御部
７１、７２、７３；個別電力検出部
７４；総合電力検出部
ＴＨ１、ＴＨ２、ＴＨ３、ＴＨ４；サーミスタ
【図１】
0004667619.tif 000002
【図２】
0004667619.tif 000003
【図３】
0004667619.tif 000004
【図４】
0004667619.tif 000005
【図５】
0004667619.tif 000006
【図６】
0004667619.tif 000007
【図７】
0004667619.tif 000008
【図８】
0004667619.tif 000009
【図９】
0004667619.tif 000010
【図１０】
0004667619.tif 000011
【図１１】
0004667619.tif 000012
【図１２】
0004667619.tif 000013
【図１３】
0004667619.tif 000014
【図１４】
0004667619.tif 000015
【図１５】
0004667619.tif 000016