(57)【特許請求の範囲】
【請求項１】
セラミック素子と、
前記セラミック素子内部に配設され、引き出し部によって前記セラミック素子の表面に導出された内部電極と、
前記セラミック素子外面に形成され、前記内部電極の引き出し部と接続された外部電極とを有し、
前記内部電極は前記セラミック素子とともに焼成することによって形成される積層セラミック電子部品において、
前記内部電極の厚みを４μｍ未満であって、かつ前記内部電極と前記セラミック素子の収縮の応力によるデラミネーションの発生を防止するための厚みとするとともに、
前記内部電極の引き出し部と前記外部電極との接合性を十分に確保するためにかつ前記内部電極と前記外部電極との接合界面における接触抵抗を減少するために、前記内部電極の引き出し部の厚みを前記内部電極の厚みより薄くしたことを特徴とする、積層セラミック電子部品。
【請求項２】
前記内部電極と前記引き出し部との間に段差部が形成された、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記引き出し部は前記セラミック素子の表面側に向って徐々に薄くなるように形成された、請求項１に記載の積層セラミック電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は積層セラミック電子部品に関し、特に積層されるセラミック層、セラミック層間に形成される内部電極、およびセラミック層の端面に形成され内部電極の端部に接続される外部電極を有する、たとえば積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックバリスタおよび積層セラミックサーミスタなどの積層セラミック電子部品に関する。
【０００２】
【従来の技術】
積層セラミックコンデンサは、セラミック素子内部に複数枚の内部電極を、セラミック層を介して積層・配設し、この内部電極を素子端部に形成した外部電極に接続している。ところで、比較的低容量の積層セラミックコンデンサは、内部電極の積層枚数が少なくてすむが、内部電極が少なくなれば等価直列抵抗が増加するという問題が生じる。そして、この問題を解決するために、従来から、内部電極の厚みを厚くすることが行われている。
【０００３】
【発明が解決しようとする課題】
ところで、積層セラミックコンデンサは、セラミック素子と内部電極とが同時に焼成されるが、セラミックと内部電極とは焼成時の収縮量が異なるため、焼成後は内部電極がセラミック素子内に引っ込んだ状態となり、外部電極との接合が不十分になることがある。内部電極の厚みを厚くすると、焼成時の収縮がより大きくなり、外部電極との接合信頼性がさらに劣化するという問題が発生していた。
図３のような、内部電極の引き出し部だけ厚みを厚くして接合領域を大きくしたもの（特開平５−３３５１７５号）も案出されているが、これでも厚くした分は焼成収縮によって大きく引っ込んでしまうため、外部電極との接合不良の根本的な解決策ではなかった。
一旦引っ込んだ内部電極を露出させるためには、外部電極形成前にセラミック素子をバレル研磨等することが行われるが、工程が長時間化するばかりか、セラミック素子にワレやカケ、キズ等が発生し易く好ましくなかった。
上述のような問題は、積層セラミックインダクタ、積層セラミックバリスタおよび積層セラミックサーミスタなどの他の積層セラミック電子部品においても存在する。
【０００４】
それゆえに、この発明の主たる目的は、内部電極と外部電極との接合性がよく、等価直列抵抗が小さい、積層セラミックコンデンサなどの積層セラミック電子部品を提供することである。
【０００５】
【課題を解決するための手段】
この発明にかかる積層セラミック電子部品は、セラミック素子と、セラミック素子内部に配設され、引き出し部によってセラミック素子の表面に導出された内部電極と、セラミック素子外面に形成され、内部電極の引き出し部と接続された外部電極とを有し、内部電極はセラミック素子とともに焼成することによって形成される積層セラミック電子部品において、内部電極の厚みを４μｍ未満であって、かつ内部電極とセラミック素子の収縮の応力によるデラミネーションの発生を防止するための厚みとするとともに、内部電極の引き出し部と外部電極との接合性を十分に確保するためにかつ内部電極と外部電極との接合界面における接触抵抗を減少するために、内部電極の引き出し部の厚みを内部電極の厚みより薄くしたことを特徴とする、積層セラミック電子部品である。
この発明にかかる積層セラミック電子部品では、内部電極と引き出し部との間に段差部が形成されたり、引き出し部がセラミック素子の表面側に向って徐々に薄くなるように形成されたりしてもよい。
【０００６】
この発明にかかる積層セラミック電子部品では、内部電極の引き出し部の厚みが内部電極の厚みより薄くされるので、引き出し部の焼成時の収縮量が少なくなる。そのため、この発明にかかる積層セラミック電子部品では、製造する際にたとえばバレル研磨工程が不要となったり短時間化できるとともに、内部電極と外部電極との接合性がよくなる。内部電極と外部電極との接合性がよくなると、その接合界面における接触抵抗の減少により、等価直列抵抗が小さく誘電損失の小さい積層セラミックコンデンサなどの積層セラミック電子部品が得られる。
【０００７】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明の実施の形態の詳細な説明から一層明らかとなろう。
【０００８】
【発明の実施の形態】
図１はこの発明にかかる積層セラミックコンデンサの一例を示す図解図である。図１に示す積層セラミックコンデンサ１０は、直方体状のセラミック素子１２を含む。セラミック素子１２は、誘電体からなる多数のセラミック層１４を含む。これらのセラミック層１４は積層される。セラミック層１４間には、内部電極１６ａおよび１６ｂが交互に形成される。この場合、内部電極１６ａは引き出し部（図１のＡで示す部分）がセラミック素子１２の一端部に延びて形成され、内部電極１６ｂは引き出し部（図１のＢで示す部分）がセラミック素子１２の他端部に延びて形成される。また、内部電極１６ａおよび１６ｂは、図１のＣで示す部分でセラミック層１４を介して重なり合い容量が形成される。さらに、内部電極１６ａおよび１６ｂの引き出し部は、それぞれ、内部電極の厚みより薄くなるように形成される。この場合、各引き出し部は全て略等しい厚みに形成される。そのため、内部電極１６ａおよび１６ｂと引き出し部との間には、段差部１８ａおよび１８ｂがそれぞれ形成される。
【０００９】
セラミック素子１２の一端部には、外部電極２０ａが内部電極１６ａに接続されるように形成される。外部電極２０ａは、セラミック素子１２の一端部に形成されるＡｇやＣｕからなる焼付電極２２ａを含む。焼付電極２２ａ上には、Ｎｉからなる第１めっき膜２４ａが形成され、第１めっき膜２４ａ上には、Ｓｎからなる第２めっき膜２６ａが形成される。
【００１０】
同様に、セラミック素子１２の他端部には、焼付電極２２ｂやめっき膜２４ｂ、２６ｂからなる外部電極２０ｂが内部電極１６ｂに接続されるように形成される。
【００１１】
次に、図１に示す積層セラミックコンデンサ１０の製造方法の一例について説明する。
【００１２】
図１に示す積層セラミックコンデンサ１０を製造するためには、まず、セラミック素子１２のセラミック層１４となる誘電体材料からなるセラミックグリーンシートが準備される。
【００１３】
そのセラミックグリーンシート上には、内部電極材料をスクリーン印刷やグラビア印刷等で印刷することによって、内部電極と引き出し部となる内部電極材料層が形成される。この場合、内部電極材料層は引き出し部の厚みが内部電極の厚みより薄くなるように形成される。
【００１４】
そして、それらのセラミックグリーンシートが積層され、押圧、切断後焼成されることによって、セラミック素子１２が形成される。
【００１５】
セラミック素子１２の両端部には、ＡｇやＣｕ等の導電ペーストを塗布・焼き付けした焼付電極２２ａおよび２２ｂ、Ｎｉの電気めっきによる第１めっき膜２４ａおよび２４ｂ、Ｓｎの電気めっきによる第２めっき膜２６ａおよび２６ｂからなる外部電極２０ａおよび２０ｂが形成される。
【００１６】
図１に示す積層セラミックコンデンサ１０では、内部電極１６ａおよび１６ｂの引き出し部の厚みが内部電極の厚みより薄く形成されるので、引き出し部の収縮量が少なくなる。そのため、この積層セラミックコンデンサ１０では、内部電極１６ａおよび１６ｂと外部電極２０ａおよび２０ｂとの接合性がよくなる。したがって、セラミック素子１２表面に、引き出し部を露出させるためのバレル研磨工程を短時間化したり、省略させることができる。また、内部電極１６ａおよび１６ｂの引き出し部と外部電極２０ａおよび２０ｂとの接合性がよくなると、その接合界面における接触抵抗の減少により、等価直列抵抗が小さく誘電損失も小さくできる。
【００１７】
（実施例１）
実施例１では、上述の積層セラミックコンデンサ１０およびその製造方法において以下のようにした。
セラミックグリーンシート上に、Ｐｄからなる内部電極材料を取得容量を確保できる厚みとして２μｍの厚みで、かつ比抵抗が大きくならない程度の厚みとして引き出し部を１μｍの厚みでスクリーン印刷した。
これらグリーンシートを所定枚数積層圧着し、個々のチップに切断した後、空気中で焼成した。
この場合、内部電極１６ａおよび１６ｂは合計で１０枚とした。
焼付電極２２ａ、２２ｂは、Ａｇからなる電極材料を８００℃で焼付けることによって形成した。
製造された積層セラミックコンデンサ１０は、縦２．０ｍｍ、横１．２ｍｍ、厚み１．２ｍｍであった。
製造される積層セラミックコンデンサ１０は、目標とする静電容量が１０．０ｐＦである。
製造した積層セラミックコンデンサ１０は、１００００個であった。
【００１８】
（比較例１）
比較例１では、実施例１と比べて、引き出し部の厚みを２μｍとした。
【００１９】
（比較例２）
比較例２では、実施例１と比べて、内部電極および引き出し部の厚みをともに１μｍとした。
【００２０】
（比較例３）
比較例３では、実施例１と比べて、引き出し部の厚みを２μｍとし、内部電極の厚みを１μｍとした。
【００２１】
（比較例４）
比較例４では、実施例１と比べて、引き出し部の厚みを２μｍとし、内部電極の厚みを４μｍとした。
【００２２】
そして、実施例１、比較例１、比較例２、比較例３および比較例４で製造した積層セラミックコンデンサについて、取得容量Ｃ、等価直列抵抗ＥＳＲおよび誘電損失ＤＦの各特性を測定した。その結果を表１に示す。
【００２３】
【表１】
0004667703.tif 000002
【００２４】
表１の結果より、比較例１では、内部電極および外部電極の接合性が十分に確保されず、取得容量Ｃの不足、等価直列抵抗ＥＳＲおよび誘電損失の増大が発生している。
また、比較例２および比較例３では、内部電極がセラミック層を介して重なり合う部分の実効面積が取れず、取得容量Ｃの不足が発生している。
比較例４では、容量は取得できるものの内部電極の厚みが４μｍと厚いため、内部電極の収縮とセラミック素子の収縮の応力による、デラミネーションが発生した。
それに対して、実施例１では、取得容量Ｃが十分であり、等価直列抵抗ＥＳＲが小さく、誘電損失ＤＦも少なく、各特性が良好である。
【００２５】
図２はこの発明にかかる積層セラミックコンデンサの他の例を示す図解図である。図２に示す積層セラミックコンデンサ１０は、図１に示す積層セラミックコンデンサ１０と比べて、内部電極１６ａおよび１６ｂの引き出し部が、内部電極１６ａおよび１６ｂ側からセラミック素子１２の端部側に向って徐々に薄くなるように形成されている。
図２に示す積層セラミックコンデンサ１０でも、図１に示す積層セラミックコンデンサ１０と同様の効果を奏する。
【００２６】
上述の実施例からわかるように、この発明では、内部電極の引き出し部の厚みを、焼成時に引っ込まないように薄くすることで、外部電極との接合を良好にするというものである。したがって、この趣旨を逸脱しないような種々の設計変更等は全く任意に行えばよい。
特に内部電極の引き出し部の厚みは、少なくともセラミック素子の表面に露出する端部およびその近傍で薄くされていればよく、必ずしも引き出し部全体が薄くされている必要はない。
【００２７】
また、上述の実施例では積層セラミックコンデンサを例にとって説明したが、この発明は、積層セラミックバリスタ、積層セラミックインダクタ、積層セラミック複合部品、積層セラミックサーミスタ、多層基板など、セラミック素子中に内部電極や導体が形成された構造を有する種々の積層セラミック電子部品に適用することが可能である。
【００２８】
【発明の効果】
この発明によれば、製造が簡略化できるとともに内部電極と外部電極との接合性がよく、等価直列抵抗が小さい、積層セラミックコンデンサなどの積層セラミック電子部品が得られる。
【図面の簡単な説明】
【図１】この発明にかかる積層セラミックコンデンサの一例を示す図解図である。
【図２】この発明にかかる積層セラミックコンデンサの他の例を示す図解図である。
【図３】従来の積層セラミックコンデンサの一例を示す図解図である。
【符号の説明】
１０  積層セラミックコンデンサ
１２  セラミック素子
１４  セラミック層
１６ａ、１６ｂ  内部電極
１８ａ，１８ｂ  段差部
２０ａ、２０ｂ  外部電極
２２ａ、２２ｂ  焼付電極
２４ａ、２４ｂ  第１めっき被膜
２６ａ、２６ｂ  第２めっき被膜
【図１】
0004667703.tif 000003
【図２】
0004667703.tif 000004
【図３】
0004667703.tif 000005