(57)【特許請求の範囲】
【請求項１】
アンテナから与えられる交流信号を整流平滑して直流電圧を生成する電源回路と、
前記電源回路が生成する直流電圧で動作するチャージポンプ回路と、
クロック信号を発生するクロック発生回路と、
前記チャージポンプ回路の出力電圧と所定の電圧との差に応じた制御電圧を出力する電圧検出回路と
を具備し、
前記チャージポンプ回路は、前段の出力端子と後段の入力端子とが互いに接続されることによって縦続接続される複数の充放電回路を含んで構成され、
前記チャージポンプ回路は、前記クロック発生回路から供給されるクロック信号を利用して電圧発生動作を繰り返し、
前記複数の充放電回路の各々は、前記直流電圧を用いて充放電される容量と、前記充放電回路の入力端子と出力端子の間に接続された一方向性素子とを具備し、前記直流電圧を用いて前記容量への充放電を行ない、
前記クロック発生回路から前記複数の充放電回路の全てへ供給されるクロック信号が停止することなく継続することによって前記チャージポンプ回路が電圧発生動作を繰り返しているときに、前記複数の充放電回路の各々の容量への充放電電流が前記電圧検出回路から出力される前記制御電圧に応じて各々制御されることにより、前記チャージポンプ回路の出力電圧端子から出力される電荷量が抑制されて前記チャージポンプ回路の出力電圧が前記所定の電圧に保持される
ことを特徴とする半導体集積回路装置。
【請求項２】
請求項１において、
前記複数の充放電回路の各々は、
前記電源回路の電源端子間にインバータ回路とＭＯＳトランジスタとが直列接続され、かつ前記インバータ回路の出力端子と前記充放電回路の出力端子との間に前記容量が接続されており、
前記ＭＯＳトランジスタのゲート端子に前記電圧検出回路から出力される前記制御電圧が入力される
ことを特徴とする半導体集積回路装置。
【請求項３】
請求項２において、
前記インバータ回路の入力端子にクロック信号が入力され、かつ前記複数の充放電回路の隣り合う前段と後段に入力されるクロック信号は位相が互いに反転しており、
前記インバータ回路は、前記容量への充放電を前記クロック信号に応じて行なう
ことを特徴とする半導体集積回路装置。
【請求項４】
アンテナに接続されるアンテナ端子と、
前記アンテナから前記アンテナ端子に与えられる交流信号を整流平滑して直流電圧を生成する電源回路と、
前記電源回路が生成する直流電圧で動作するチャージポンプ回路と、
クロック信号を発生するクロック発生回路と、
前記チャージポンプ回路の出力電圧と所定の電圧との差に応じた制御電圧を出力する電圧検出回路と
を具備し、
前記チャージポンプ回路は、前段の出力端子と後段の入力端子とが互いに接続されることによって縦続接続される複数の充放電回路を含んで構成され、
前記チャージポンプ回路は、前記クロック発生回路から供給されるクロック信号を利用して電圧発生動作を繰り返し、
前記複数の充放電回路の各々は、
前記直流電圧が出力される一方の電源端子から充電電流が流入し、他方の電源端子へ放電電流が流出する容量と、
前記複数の充放電回路の各々は、充放電回路の入力端子と出力端子の間に接続された一方向性素子と、
前記容量への充放電を前記クロック信号に応じて行なうスイッチ回路と
を備え、
前記クロック発生回路から前記複数の充放電回路の全てへ供給されるクロック信号が停止することなく継続することによって前記チャージポンプ回路が電圧発生動作を繰り返しているときに、前記複数の充放電回路の各々の容量への充放電電流が前記電圧検出回路から出力される前記制御電圧に応じて各々制御されることにより、前記チャージポンプ回路の出力電圧端子から出力される電荷量が抑制されて前記チャージポンプ回路の出力電圧が前記所定の電圧に保持される
ことを特徴とする半導体集積回路装置。
【請求項５】
請求項４において、
前記スイッチ回路は、前記電源回路の一方の電源端子と他方の電源端子の間に直列接続されたインバータ回路とＭＯＳトランジスタとを含んで構成され、
前記容量は、前記インバータ回路の出力端子と前記充放電回路の出力端子の間に接続され、
前記インバータ回路の入力端子に前記クロック信号が入力され、
前記ＭＯＳトランジスタのゲート端子に前記電圧検出回路から出力される前記制御電圧が入力される
ことを特徴とする半導体集積回路装置。
【請求項６】
請求項４において、
前記複数の充放電回路の隣り合う前段と後段に入力されるクロック信号は位相が互いに反転している
ことを特徴とする半導体集積回路装置。
【請求項７】
請求項２又は請求項５において、
前記一方向性素子は、ダイオードである
ことを特徴とする半導体集積回路装置。
【請求項８】
請求項２又は請求項５において、
前記一方向性素子はＭＯＳトランジスタであり、前記ＭＯＳトランジスタのオンオフ動作の制御がゲート電圧によって行なわれる
ことを特徴とする半導体集積回路装置。
【請求項９】
請求項１又は請求項４において、
前記電圧検出回路は、第１の抵抗と第２の抵抗と演算増幅回路とを具備し、
前記第１の抵抗と前記第２の抵抗によって、前記電源回路の出力電圧と前記チャージポンプ回路の出力電圧との電位差が分圧され、
前記分圧された電圧と基準電圧とを前記演算増幅回路によって比較することにより、チャージポンプ回路の出力電圧に応じた前記制御電圧が出力される
ことを特徴とする半導体集積回路装置。
【請求項１０】
基板と
前記基板上に形成された、アンテナとなるコイルと、
前記コイルに接続され、前記基板に搭載される請求項１又は請求項４に記載の半導体集積回路装置とを有する
ことを特徴とする非接触電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に適用して好適な電源回路技術に係り、特に、アンテナで受信した電磁波から電源電圧を生成し、この電源電圧から高電圧を生成するチャージポンプ回路を搭載する半導体集積回路装置及びそれを用いた非接触電子装置に関する。
【背景技術】
【０００２】
チャージポンプ回路では、一般に、スイッチングによって容量の充電を行なうことにより電圧の昇降が行なわれる。そのようなチャージポンプ回路において昇圧動作を担っているインバータの電源電圧に、出力電圧検出部と昇圧電圧制御部を介してチャージポンプ回路の出力電圧をフィードバックする自律調整系を備えた定電圧回路の例が特許文献１に開示されている。
【０００３】
また、昇圧用クロック信号を入力して高電圧を生成する昇圧部を有するチャージポンプ回路において、昇圧部の出力電圧を所定の電圧と比較して上記昇圧用クロック信号を生成する昇圧制御部を備えた電源回路の例が特許文献２に開示されている。この例では、出力電圧を任意に設定し、それを一定に保つために、昇圧制御部において昇圧用クロック信号の供給、停止が行なわれる。
【０００４】
【特許文献１】特開２０００−２６２０４３号公報
【特許文献２】特開２０００−１６６２２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
バッテリ等の電源を持たず、アンテナで受けた電磁波から電源を生成して動作する非接触電子装置（以下、「非接触型ＩＣカード」という）が交通や金融等の分野で盛んに使われるようになってきた。非接触型ＩＣカードは、リーダ・ライタ（質問器）から電磁波を変調して送られるデータを受信し、更に、受信したデータに対して信号処理を行なって送信データを得る。非接触型ＩＣカードは、得られた送信データに応じて、アンテナ端子間の負荷を変化させる。その結果、アンテナで受信している電磁波が送信データで変調され、送信データがリーダ・ライタに送信される。リーダ・ライタは、送信した電磁波の反射が変化することを検知して送信データを受信する。
【０００６】
また、非接触型ＩＣカードは、必要に応じてデータの保持などの機能を必要とするためＥＥＰＲＯＭ（電気的書換可能不揮発性メモリ）等のような不揮発性メモリを搭載している。
【０００７】
例えば、ＥＥＰＲＯＭはデータの消去や書込みに高電圧を使用するため、供給される電源電圧から高電圧を生成するチャージポンプ回路を必要とする。このとき、ＥＥＰＲＯＭの十分なデータ保持特性を確保するためには、チャージポンプ回路の出力電圧を所定の電圧レベルに保持する必要がある。更に、チャージポンプ回路は、受信電波から生成される限られた電源電力で動作するよう、低消費電力で動作する必要があり、加えて、半導体集積化に適した回路である必要がある。
【０００８】
次に、上述のように、非接触型ＩＣカードでは、アンテナに流れる電流を変化させることで、リーダ・ライタ（質問器）へデータを送信する。このとき、電源電圧を一定に保つために、特許文献２に記載されているように、昇圧用クロック信号の供給、停止を行なう等によってチャージポンプ回路が間欠動作を繰り返すと、間欠周期に伴って、チャージポンプ回路の消費電流が変動する。
【０００９】
これにより、チャージポンプ回路の間欠周期がリーダ・ライタ（質問器）が検知できる周波数帯域内にあり、かつ、電流変動がリーダ・ライタが検知できる大きさ以上であると、リーダ・ライタは、チャージポンプ回路の消費電流の変動を非接触型ＩＣカードから送信されたデータであると誤認識することとなる。
【００１０】
特許文献１の定電圧回路は、フィードバック（自律調整）によって電圧を一定にするので、間欠動作を避けることができ、更に、ツェナーダイオード等の集積化が困難な部品を用いなくて済むという特徴がある。しかし、その一方で、全てのインバータの電源を昇圧電圧制御部から供給するため、昇圧電圧制御部の駆動能力を大きくせざるを得なく、そのため消費電力が大きくなることが避けられない。
【００１１】
本発明の目的は、消費電流を間欠的に変化させることなく、出力電圧を所定の電圧レベルに保持することが可能な低消費電力のチャージポンプ回路を備えた半導体集積回路装置を提供すること、又はそれを用いた非接触電子装置を提供することにある。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、本発明に係る半導体集積回路装置及びそれを用いた非接触電子装置は、アンテナから与えられる交流信号を整流平滑して直流電圧を生成する電源回路と、前記電源回路が生成する直流電圧で動作するチャージポンプ回路と、前記チャージポンプ回路の出力電圧に応じた電圧を出力する電圧検出回路とを具備し、前記チャージポンプ回路は、前段の出力端子と後段の入力端子とが互いに接続されることによって縦続接続される複数の充放電回路を含んで構成され、前記複数の充放電回路の各々は、容量を具備し、前記直流電圧を用いて前記容量への充放電を行ない、前記容量への充放電電流が前記電圧検出回路の出力電圧に応じて制御されることにより、前記チャージポンプ回路の出力電圧が所定の電圧に保持される。電圧検出回路の出力電圧を用いた制御によりフィードバックが掛かるため、間欠動作をすることなく出力電圧を一定に保つことができる。更に、容量への充電が電源回路から行なわれ、その充放電電流の制御が電圧検出回路の出力電圧によって行なわれるため、電圧検出回路の負荷を軽減することができ、電圧検出回路を低消費電力のものにすることができる。
【発明の効果】
【００１３】
本発明によれば、チャージポンプ回路の消費電流を間欠的に変化させることなく、チャージポンプ回路の出力電圧を所定の電圧レベルに保持することが可能になり、消費電力を低く抑えることが可能になる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る半導体集積回路装置及びそれを用いた非接触電子装置を図面に示した実施形態を参照して更に詳細に説明する。
【００１５】
＜実施形態１＞
図１は、本発明の半導体集積回路装置及び非接触型ＩＣカード（非接触電子装置）の第１の実施形態の基本構成を示すブロック図である。
【００１６】
図１において、１は非接触型ＩＣカード、２は非接触型ＩＣカード１に搭載される半導体集積回路装置、Ｌ１は非接触型ＩＣカード１に搭載されるアンテナである。アンテナＬ１と並列に接続された容量ＣＡは、共振回路を構成する。容量ＣＡは、寄生容量等も考慮して調整されるため、必ずしも接続されるものではない。半導体集積回路装置２は、電源端子ＰＡ及びＰＢを有する電源回路（ＰＳＣ）３、内部回路４、及びアンテナＬ１を接続するためのアンテナ端子ＬＡ及びＬＢを有している。
【００１７】
図２に、非接触型ＩＣカード１の構造を示す。非接触型ＩＣカード１は、樹脂モールドされたプリント基板１０によってカードの形態を成す。外部のリーダ・ライタ１３からの電磁波を受けるアンテナＬ１は、プリント基板１０の配線により形成される渦巻き状のコイル１１によって形成される。また、特に限定はされないが、半導体集積回路装置２は、公知の半導体集積回路装置の製造技術によって、単結晶シリコン等のような１個の半導体基板上にＩＣチップ１２として形成される。このように半導体集積回路装置２である１個のＩＣチップ１２は、プリント基板１０に実装され、ＩＣチップ１２にアンテナＬ１となるコイル１１が接続される。
【００１８】
リーダ・ライタ１３からの電磁波を受けたアンテナＬ１は、アンテナ端子ＬＡ及びＬＢに高周波の交流信号を出力する。交流信号は、特定の期間に情報信号（データ）によって変調されている。
【００１９】
本発明は、典型的には外部と入出力端子をカードの表面に持たない非接触電子装置である非接触型ＩＣカードに適用されるが、勿論、本発明は、非接触インタフェースのほかに入出力のための端子を持つデュアルタイプＩＣカードに適用可能である。
【００２０】
また、特に限定されないが、半導体集積回路装置２であるＩＣチップ１２は、公知の半導体集積回路装置の製造技術によって、単結晶シリコン等のような１個の半導体基板上に形成される。
【００２１】
図１において、電源回路３は、整流回路、平滑容量から構成される。勿論、電源回路３が出力する電圧ＶＤＤが所定の電圧レベルを超えないように制御するレギュレータ機能を設けても良い。
【００２２】
電源回路３が電源端子ＰＡ，ＰＢから出力される電圧ＶＤＤが、内部回路４の電源電圧ＶＤＤとして供給される。内部回路４は、受信回路（ＲＵ）５、送信回路（ＴＵ）６、制御部（ＣＴＲ）７、メモリ（ＭＥＭ）８、チャージポンプ回路（ＣＰＣ）９を含んで構成される。受信回路５は、非接触型ＩＣカード１に備えられるアンテナＬ１によって受信された交流信号に重畳されている情報信号を復調し、得られたディジタルの情報信号である受信信号を制御部７に供給する。
【００２３】
送信回路６は、制御部７から出力されるディジタルの情報信号である送信信号を受け、アンテナＬ１が受信している交流信号を同送信信号によって変調する。リーダ・ライタ１３は、アンテナＬ１からの電磁波の反射が上記変調によって変化することを受けて、制御部７からの送信信号を受信する。
【００２４】
メモリ８は、制御部７との間で、復調された情報データや送信データの記録などに利用される。チャージポンプ回路９は電源電圧から負電圧や高電圧を生成する。この生成した高電圧は、例えば、メモリ８がデータの記録等に使用されるが、特に使用目的は限定されない。
【００２５】
図３は、本実施例の半導体集積回路装置に搭載されるチャージポンプ回路９の一例を示す回路構成図である。図３において、チャージポンプ回路９はＮ段のチャージポンプ回路単位セル（充放電回路）１５ａ，１５ｂ，１５ｃ，１５ｄと一方向性素子Ｄ２から構成され、全てのチャージポンプ回路単位セル１５のクロック入力端子ＣＬＫＩＮに、クロック発生回路１６からクロック信号ＣＬＫ、又はクロック信号ＣＬＫを反転したクロック信号ＣＬＫＢが供給される。
【００２６】
チャージポンプ回路単位セル１５は、ＰＭＯＳ（Metal Oxide Semiconductor）トランジスタＭ１及びＮＭＯＳトランジスタＭ２によって構成されるインバータ回路と、制御端子ＣＴＲＬがゲート端子に接続されたＰＭＯＳトランジスタＭ３とを含んでいる。トランジスタＭ３とインバータ回路は、一方の電源端子ＰＡと他方の電源端子ＰＢの間に直列接続される。このインバータ回路は、クロック入力端子ＣＬＫＩＮに入力されるクロック信号によって、チャージポンプ回路単位セル１５の電荷出力端子ＱＯＵＴとインバータ回路の出力端子との間に接続された容量Ｃ１を駆動する。ここで、クロック入力端子ＣＬＫＩＮには、クロック信号がクロック発生回路１６から供給される。また、チャージポンプ回路単位セル１５の電荷入力端子ＱＩＮと電荷出力端子ＱＯＵＴの間には一方向性素子Ｄ１が挿入される。
【００２７】
なお、図３において、一方向性素子Ｄ１，Ｄ２はダイオードで構成されているが、これに限らず、例えばゲート電圧がゲート電圧制御回路によって制御されてオンオフ動作を行なＭＯＳトランジスタで構成されても良い。また、トランジスタＭ１とトランジスタＭ３の直列接続では、トランジスタＭ１が電源側にトランジスタＭ３がトランジスタＭ２側に接続されても良い。
【００２８】
チャージポンプ回路単位セル１５の制御端子ＣＴＲＬには、演算増幅回路１７及び抵抗Ｒ１、Ｒ２で構成された電圧検出回路１８の出力信号Ｓ１が入力される。この出力信号Ｓ１は、抵抗Ｒ１と抵抗Ｒ２によってチャージポンプ回路９の出力端子ＶＰＰにおける出力電圧Ｖｏｕｔを分圧した電圧と基準電圧Ｖ１とを比較することで、チャージポンプ回路９の出力電圧Ｖｏｕｔに応じて出力される電圧信号である。
【００２９】
クロック入力端子ＣＬＫＩＮが“Ｌ”の場合は、トランジスタＭ１がオンし、トランジスタＭ２がオフするため、トランジスタＭ３，Ｍ１を介して電流Ｉ１が流れ、容量Ｃ１が充電される。このとき電荷は一方向性素子Ｄ１を介して、電荷入力端子ＱＩＮから供給される。クロック入力端子ＣＬＫＩＮが“Ｈ”の場合は、トランジスタＭ１がオフし、トランジスタＭ２がオンするため、トランジスタＭ２を介して電流Ｉ２が流れ、容量Ｃ１に蓄積された電荷が放電される。このとき、一方向性素子Ｄ１がオフするため、電荷は電荷出力端子ＱＯＵＴから後段のチャージポンプ回路単位セルに出力される。このように、インバータ回路とトランジスタＭ３とは、容量Ｃ１の一方の端子を電源端子ＰＡにトランジスタＭ３を介して結合するか、又は電源端子ＰＢに接続するかのスイッチング動作を行なうスイッチ回路を成す。
【００３０】
クロック入力端子ＣＬＫＩＮにはクロック信号が入力されるため、上記動作が繰り返され、電荷が後段に供給され続ける。前段と後段に供給されるクロック信号は、互いに位相が反転したそれぞれクロック信号ＣＬＫとクロック信号ＣＬＫＢであるため、前段が充電動作のときに後段は放電動作、逆に前段が放電動作のときに後段は充電動作となる。これによって、Ｎ段の後方に向かって容量Ｃ１への電荷が加算されながら一方向性素子Ｄ２を介して出力端子ＶＰＰに最終電荷が供給され、負電圧を生成することができる。
【００３１】
一方、出力端子ＶＰＰの電圧レベルに応じて制御信号Ｓ１が変化するため、この制御信号Ｓ１が制御端子ＣＴＲＬに入力されることで、トランジスタＭ３に流れる電流が変化する。出力電圧Ｖｏｕｔが所定の電圧レベルに達したら、トランジスタＭ３に流れる電流が小さくなるように制御される。これによって、容量Ｃ１に蓄積される電荷が抑制され、次段に出力される電荷を抑えることが可能になる。
【００３２】
図４には、図３に示したチャージポンプ回路９の動作波形の一例が示される。図４に示すように、チャージポンプ回路９にクロック信号ＣＬＫが供給されることで、上述の動作が繰り返され、出力電圧Ｖｏｕｔは降下する。チャージポンプ回路の出力電圧Ｖｏｕｔが所定の電圧レベルに達するまで、電圧検出回路３の出力信号Ｓ１は接地電圧レベルを出力する。これにより、チャージポンプ回路単位セル１５のＰ型であるトランジスタＭ３はオンの状態になり、チャージポンプ回路９は最大能力で出力電圧を降下させる。
【００３３】
その後、チャージポンプ回路９の出力電圧Ｖｏｕｔが所定の電圧レベルに達すると、電圧検出回路１８の出力信号Ｓ１が上昇し、チャージポンプ回路単位セル１５のＰ型であるトランジスタＭ３のゲート・ソース間電圧Ｖｇｓｐを小さくするように帰還が掛かる。これにより、トランジスタＭ３に流れる電流が小さくなり、容量Ｃ１への充電電流Ｉ１が抑制される。この結果、チャージポンプ回路９から一方向性素子Ｄ２を介して出力される電荷が抑制されるため、出力電圧Ｖｏｕｔが所定の電圧レベルに保持される。
【００３４】
以上の動作により、チャージポンプ回路単位セル１５のトランジスタＭ３に流れる電流を制御することで、出力電圧Ｖｏｕｔを所定の電圧レベルに保持することが可能になる。これにより、チャージポンプ回路９が間欠的に動作することはなくなるため、チャージポンプ回路９の消費電流ＩＣＰも間欠的に変動することがなくなる。更に、チャージポンプ回路９の出力電圧Ｖｏｕｔの制御をトランジスタＭ３のゲートに対して行なうため、演算増幅回路１７の駆動能力を低くすることができ、従って演算増幅回路１７に消費電力の低い回路を採用することができ、チャージポンプ回路９を低消費電力化することができる。
【００３５】
＜実施形態２＞
図５は、本実施例の半導体集積回路装置に搭載されるチャージポンプ回路の他の構成を示す回路構成図である。図５において、チャージポンプ回路９はＮ段のチャージポンプ回路単位セル１９ａ，１９ｂ，１９ｃ，１９ｄと一方向性素子Ｄ４から構成され、全てのチャージポンプ回路単位セル１９のクロック入力端子ＣＬＫＩＮに、クロック発生回路１６からクロック信号ＣＬＫ、又はクロック信号ＣＬＫを反転したクロック信号ＣＬＫＢが供給される。
【００３６】
チャージポンプ回路単位セル１９は、ＰＭＯＳトランジスタＭ４及びＮＭＯＳトランジスタＭ５によって構成されるインバータ回路と、制御端子ＣＴＲＬがゲート端子に接続されたＮＭＯＳトランジスタＭ６とを含んでいる。トランジスタＭ６とインバータ回路は、一方の電源端子ＰＡと他方の電源端子ＰＢの間に直列接続される。このインバータ回路は、クロック入力端子ＣＬＫＩＮに入力されるクロック信号によって、チャージポンプ回路単位セル１９の電荷出力端子ＱＯＵＴとインバータ回路の出力端子との間に接続された容量Ｃ２を駆動する。ここで、クロック入力端子ＣＬＫＩＮには、クロック信号がクロック発生回路１６から供給される。また、チャージポンプ回路単位セル１９の電荷入力端子ＱＩＮと電荷出力端子ＱＯＵＴの間には一方向性素子Ｄ３が挿入される。
【００３７】
なお、図５において、一方向性素子Ｄ３，Ｄ４はダイオードで構成されているが、これに限らず、例えばゲート電圧がゲート電圧制御回路によって制御されてオンオフ動作を行なＭＯＳトランジスタで構成されても良い。また、トランジスタＭ５とトランジスタＭ６の直列接続では、トランジスタＭ５が接地側にトランジスタＭ６がトランジスタＭ４側に接続されても良い。
【００３８】
チャージポンプ回路単位セル１９の制御端子ＣＴＲＬには、演算増幅回路２０及び抵抗Ｒ３、Ｒ４で構成された電圧検出回路２１の出力信号Ｓ２が入力される。この出力信号Ｓ２は、抵抗Ｒ３と抵抗Ｒ４によってチャージポンプ回路９の出力電圧Ｖｏｕｔを分圧した電圧と基準電圧Ｖ２とを比較することで、チャージポンプ回路９の出力電圧Ｖｏｕｔに応じて出力される電圧信号である。
【００３９】
クロック入力端子ＣＬＫＩＮが“Ｌ”の場合は、トランジスタＭ４がオンし、ＭＯＳトランジスタＭ５がオフするため、トランジスタＭ４を介して電流Ｉ３が流れ、容量Ｃ２に充電される。このとき電荷は一方向性素子Ｄ３を介して、電荷入力端子ＱＩＮから供給される。クロック入力端子ＣＬＫＩＮが“Ｈ”の場合は、トランジスタＭ４がオフし、トランジスタＭ５がオンするため、トランジスタＭ５及びＭ６を介して電流Ｉ４が流れ、容量Ｃ２に蓄積された電荷が放電される。このとき、一方向性素子Ｄ３はオフするため、電荷は電荷出力端子ＱＯＵＴから後段のチャージポンプ回路単位セルに出力される。このように、インバータ回路とトランジスタＭ６とは、容量Ｃ２の一方の端子を電源端子ＰＡに接続するか、又は電源端子ＰＢにトランジスタＭ６を介して結合するかのスイッチング動作を行なうスイッチ回路を成す。
【００４０】
クロック入力端子ＣＬＫＩＮにはクロック信号が入力されるため、上記動作が繰り返され、電荷が後段に供給され続ける。前段と後段に供給されるクロック信号は、互いに位相が反転したそれぞれクロック信号ＣＬＫとクロック信号ＣＬＫＢであるため、前段が充電動作のときに後段は放電動作、逆に前段が放電動作のときに後段は充電動作となる。これによって、Ｎ段の後方に向かって容量Ｃ２への電荷が加算されながら一方向性素子Ｄ２を介して出力端子ＶＰＰに最終電荷が供給され、負電圧を生成することができる。
【００４１】
上述のように、出力端子ＶＰＰの電圧レベルに応じて制御信号Ｓ２が変化するため、この制御信号Ｓ２が制御端子ＣＴＲＬに入力されることで、トランジスタＭ６に流れる電流が変化する。出力電圧Ｖｏｕｔが所定の電圧レベルに達したら、トランジスタＭ６に流れる電流が小さくなるように制御される。これによって、容量Ｃ２に蓄積される電荷が抑制され、次段に出力される電荷を抑えることが可能になる。
【００４２】
図６には、図５に示したチャージポンプ回路９の動作波形の一例が示される。図６に示すように、チャージポンプ回路９にクロック信号が供給されることで、上述の動作が繰り返され、出力電圧Ｖｏｕｔは降下する。チャージポンプ回路の出力電圧Ｖｏｕｔが所定の電圧レベルに達するまで、電圧検出回路２１の出力信号Ｓ２は電源電圧レベルを出力する。これにより、チャージポンプ回路単位セル１９のＮ型であるトランジスタＭ６はオンの状態になり、チャージポンプ回路９は最大能力で出力電圧を降下させる。
【００４３】
その後、チャージポンプ回路９の出力電圧Ｖｏｕｔが所定の電圧レベルに達すると、電圧検出回路２１の出力信号Ｓ２が下降し、チャージポンプ回路単位セル１９のＮ型であるトランジスタＭ６のゲート・ソース間電圧Ｖｇｓｎを小さくするように帰還が掛かる。これにより、トランジスタＭ６に流れる電流が小さくなり、容量Ｃ２への放電電流Ｉ４が抑制される。この結果、チャージポンプ回路９から一方向性素子Ｄ４を介して出力される電荷が抑制されるため、出力電圧Ｖｏｕｔが所定の電圧レベルに保持される。
【００４４】
以上の動作により、チャージポンプ回路単位セル１９のトランジスタＭ６に流れる電流を制御することで、出力電圧Ｖｏｕｔを所定の電圧レベルに保持することが可能になる。これにより、チャージポンプ回路９が間欠的に動作することはなくなるため、チャージポンプ回路９の消費電流ＩＣＰも間欠的に変動することがなくなる。更に、チャージポンプ回路９の出力電圧Ｖｏｕｔの制御をトランジスタＭ６のゲートに対して行なうため、演算増幅回路１７の駆動能力を低くすることができ、従って演算増幅回路１７に消費電力の低い回路を採用することができ、チャージポンプ回路を低消費電力化することができる。
【００４５】
このとき、ＮＭＯＳトランジスタはＰＭＯＳトランジスタに比べて移動度が大きいため、容量Ｃ２への充電電流を制御するＮＭＯＳトランジスタＭ６のトランジスタを小さくすることができ、チップ面積を縮小することができる。
【００４６】
以上、本発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図３及び図５におけるチャージポンプ回路は負電圧を生成するように構成されているが、正電圧を生成するチャージポンプ回路においても、同様の制御を行なうことが可能である。正電圧を生成するチャージポンプ回路は、例えば、電荷が接地側から与えられて容量を充電し、続いて充電した電荷を正の電源側に放電するが、そのとき一方向性素子がオフになって電荷が後段のチャージポンプ回路単位セルに出力されるように構成される。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る半導体集積回路装置及び非接触電子装置の実施形態１を説明するためのブロック図。
【図２】本発明の非接触電子装置を説明するための斜視図。
【図３】実施形態１の半導体集積回路装置に搭載されるチャージポンプ回路の一例を説明するための回路構成図。
【図４】図３に示したチャージポンプ回路の動作波形の一例を示す図。
【図５】本発明の実施形態２を説明するためのチャージポンプ回路の回路構成図。
【図６】図５に示したチャージポンプ回路の動作波形の一例を示す図。
【符号の説明】
【００４８】
１…非接触型ＩＣカード、２…半導体集積回路装置、３…電源回路、４…内部回路、９…チャージポンプ回路、１０…プリント基板、１１…コイル、１２…ＩＣチップ、１３…リーダ・ライタ、１５，１９…チャージポンプ回路単位セル、１６…クロック発生回路、１７，２０…演算増幅回路、１８，２１…電圧検出回路、Ｃ１，Ｃ２…容量、ＣＬＫ，ＣＬＫＢ…クロック信号、Ｄ１〜Ｄ４…一方向性素子、ＩＣＰ…チャージポンプ回路の消費電流、Ｌ１…アンテナ、ＬＡ，ＬＢ…アンテナ接続端子、Ｍ１，Ｍ３，Ｍ４…ＰＭＯＳトランジスタ、Ｍ２，Ｍ５，Ｍ６…ＮＭＯＳトランジスタ、ＰＡ，ＰＢ…電源端子、Ｒ１〜Ｒ４…抵抗、Ｓ１，Ｓ２…制御信号、Ｖ１，Ｖ２…基準電圧、ＶＤＤ…電源電圧、Ｖｏｕｔ…出力電圧、ＶＰＰ…出力端子。
【図１】
0004750530.tif 000002
【図２】
0004750530.tif 000003
【図３】
0004750530.tif 000004
【図４】
0004750530.tif 000005
【図５】
0004750530.tif 000006
【図６】
0004750530.tif 000007