(57)【特許請求の範囲】
【請求項１】
高周波信号が流れる高周波線路を接地または非接地にするための高周波スイッチ回路であって、
外部から供給される制御信号にしたがってオンまたはオフする、前記高周波線路と接地電位間に接続された第１の電界効果トランジスタと、
前記第１の電界効果トランジスタのオン／オフ動作と同期してオンまたはオフする、前記第１の電界効果トランジスタのゲート端子と接地電位間に接続されたゲートスイッチ部と、
前記第１の電界効果トランジスタのオン／オフ動作と同期してオンまたはオフする、前記第１の電界効果トランジスタのバックゲート端子と接地電位間に接続されたバックゲートスイッチ部と、
を有し、
前記ゲートスイッチ部は、
容量素子と、
前記容量素子と直列に接続された第２の電界効果トランジスタと、
を有する高周波スイッチ回路。
【請求項２】
前記第２の電界効果トランジスタのバックゲート端子が接地電位と直接接続された、若しくは前記第２の電界効果トランジスタのバックゲート端子と接地電位間が、抵抗素子、インダクタンス素子、並列に接続された抵抗素子及びインダクタンス素子または直列に接続された抵抗素子及びインダクタンス素子によって接続された請求項１記載の高周波スイッチ回路。
【請求項３】
前記バックゲートスイッチ部は、
前記第１の電界効果トランジスタのバックゲート端子と接地電位間に接続された第３の電界効果トランジスタを有する請求項１または２記載の高周波スイッチ回路。
【請求項４】
前記第３の電界効果トランジスタのバックゲート端子が接地電位と直接接続された、若しくは前記第３の電界効果トランジスタのバックゲート端子と接地電位間が、抵抗素子、インダクタンス素子、並列に接続された抵抗素子及びインダクタンス素子、または直列に接続された抵抗素子及びインダクタンス素子によって接続された請求項３記載の高周波スイッチ回路。
【請求項５】
前記第１の電界効果トランジスタのバックゲート端子へ所定の直流電位を与えるための直流電位供給回路をさらに有する請求項１から４のいずれか１項記載の高周波スイッチ回路。
【請求項６】
前記直流電位供給回路は、
抵抗素子、インダクタンス素子、直列に接続された抵抗素子及びインダクタンス素子、並列に接続された抵抗素子及びインダクタンス素子、または並列に接続されたインダクタンス素子及びキャパシタンス素子を有する請求項５記載の高周波スイッチ回路。
【請求項７】
前記直流電位は、接地電位である請求項５または６記載の高周波スイッチ回路。
【請求項８】
前記高周波線路と前記第１の電界効果トランジスタのドレイン端子間に接続されるインピーダンス素子をさらに有する請求項１から７のいずれか１項記載の高周波スイッチ回路。
【請求項９】
前記インピーダンス素子は、
抵抗素子、インダクタンス素子、容量素子、直列に接続された抵抗素子及び容量素子、または並列に接続されたインダクタンス素子及び容量素子を有する請求項８記載の高周波スイッチ回路。
【請求項１０】
前記第１の電界効果トランジスタは、Ｎ型電界効果トランジスタである請求項１から９のいずれか１項記載の高周波スイッチ回路。
【請求項１１】
前記第１の電界効果トランジスタは、Ｐ型電界効果トランジスタである請求項１から９のいずれか１項記載の高周波スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波信号が流れる高周波線路の接地または非接地を切り替えるための高周波スイッチ回路に関する。
【背景技術】
【０００２】
高周波回路で用いられる高周波スイッチ回路としては、図３３に示す構成（以下、第１従来例と称す）が従来から知られている。
【０００３】
図３３は第１従来例の高周波スイッチ回路の構成を示す回路図である。
【０００４】
図３３に示すように、第１従来例の高周波スイッチ回路は、抵抗素子１４１と、ドレイン端子が高周波入力端子１０１に接続され、ゲート端子が抵抗素子１４１を介して制御端子１００と接続され、ソース端子がグランド（接地電位）と接続されたＮ型電界効果トランジスタ１０２とを有する構成である。Ｎ型電界効果トランジスタ１０２のバックゲート端子は、ラッチアップ防止のために接地電位と接続されている。高周波入力端子１０１は高周波信号が流れる高周波線路と接続され、制御端子１００には図３３に示す高周波スイッチ回路をオン／オフさせるための制御信号が入力される。この第１従来例の高周波スイッチ回路を抵抗素子及び容量素子を用いて表すと図３４に示す等価回路となる。
【０００５】
図３４に示すように、第１従来例の高周波スイッチ回路は、ドレイン−ソース間抵抗素子８５と、直列に接続されたドレイン−ゲート間容量８１及びソース−ゲート間容量８２と、直列に接続されたドレイン−バックゲート間容量８３及びソース−バックゲート間容量８４とが並列に接続された回路と等価である。ドレイン−ソース間抵抗素子８５の一端は高周波入力端子１０１と接続され、他端は接地電位と接続される。また、ドレイン−ゲート間容量８１とソース−ゲート間容量８２の接続ノードは抵抗素子１４１を介して制御端子１００と接続される。図３３に示した高周波スイッチ回路では、Ｎ型電界効果トランジスタ１０２のバックゲート端子が接地電位と接続されているため、ドレイン−バックゲート間容量８３とソース−バックゲート間容量８４の接続ノードが接地電位と接続される。
【０００６】
このような構成において、図３３に示した第１従来例の高周波スイッチ回路の制御端子１００にハイレベルが入力されると、Ｎ型電界効果トランジスタ１０２がオンし、高周波入力端子１０１に接続された高周波線路が接地される。一方、制御端子１００にロウレベルが入力されると、Ｎ型電界効果トランジスタ１０２がオフし、高周波入力端子１０１に接続された高周波線路が非接地状態となる。
【０００７】
なお、第１従来例で示した高周波スイッチ回路の変形例として、Ｎ型電界効果トランジスタ１０２のバックゲート端子と接地電位間に、制御端子１００から入力される制御信号に同期してオン／オフするスイッチ回路を設けた構成が特許文献１で提案されている（以下、第２従来例と称す）。
【０００８】
また、従来から用いられる高周波スイッチ回路の他の例として特許文献２に記載された回路が知られている（以下、第３従来例と称す）。
【０００９】
図３５は第３従来例の高周波スイッチ回路の構成を示す回路図である。
【００１０】
図３５に示すように、第３従来例の高周波スイッチ回路は、高周波線路に対して第１の高周波端子２０１及び第２の高周波端子２０２を介して接続される。第３従来例の高周波スイッチ回路は、高周波線路上に挿入される第１のＰ型電界効果トランジスタ２１１を有し、第１のＰ型電界効果トランジスタ２１１のオン／オフ動作が、制御端子２００から入力される制御信号にしたがって、第１のインバータ３０１、第２のインバータ３０２、第２のＰ型電界効果トランジスタ２１２及び第３のＰ型電界効果トランジスタ２１３を用いて制御される。
【００１１】
図３５に示すように、第１のＰ型電界効果トランジスタ２１１のドレイン端子には第１の高周波端子２０１（または第２の高周波端子２０２）が接続され、ソース端子には第２の高周波端子２０２（または第１の高周波端子２０１）が接続されている。第１のＰ型電界効果トランジスタ２１１のゲート端子は抵抗素子２４１を介して第２のインバータ３０２の出力端子と接続されている。また、第１のＰ型電界効果トランジスタ２１１のゲート端子には第２のＰ型電界効果トランジスタ２１２のソース端子が接続されている。
【００１２】
第１のＰ型電界効果トランジスタ２１１のバックゲート端子は抵抗素子２５１を介して電源端子２０４と接続されている。また、第１のＰ型電界効果トランジスタ２１１のバックゲート端子には第３のＰ型電界効果トランジスタ２１３のソース端子が接続されている。
【００１３】
第２のＰ型電界効果トランジスタ２１２のドレイン端子及びバックゲート端子、並びに第３のＰ型電界効果トランジスタ２１３のドレイン端子及びバックゲート端子は、それぞれ電源端子２０４と接続されている。
【００１４】
第１のインバータ３０１の入力端子は制御端子２００と接続され、第１のインバータ３０１の出力端子は、第２のインバータ３０２の入力端子、第２のＰ型電界効果トランジスタ２１２のゲート端子及び第３のＰ型電界効果トランジスタ２１３のゲート端子とそれぞれ接続されている。
【００１５】
このような構成において、第３従来例の高周波スイッチ回路の制御端子２００にハイレベルが入力されると、第１のインバータ３０１からロウレベルが出力され、第２のＰ型電界効果トランジスタ２１２及び第３のＰ型電界効果トランジスタ２１３がそれぞれオンして第２のインバータ３０２からハイレベルが出力される。このとき、第１のＰ型電界効果トランジスタ２１１がオンし、第１の高周波端子２０１と第２の高周波端子２０２間が導通する。
【００１６】
一方、制御端子２００にロウレベルが入力されると、第１のインバータ３０１からハイレベルが出力され、第２のＰ型電界効果トランジスタ２１２及び第３のＰ型電界効果トランジスタ２１３がそれぞれオフし、第２のインバータ３０２からロウレベルが出力される。このとき、第１のＰ型電界効果トランジスタ２１１がオフし、第１の高周波端子２０１と第２の高周波端子２０２間が非導通状態となる。
【特許文献１】特開２００４−２０７４３７号公報
【特許文献２】特開２００１−２１７７０１号公報、図４
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上述した従来の高周波スイッチ回路のうち、第１従来例の高周波スイッチ回路では、Ｎ型電界効果トランジスタがオフのとき、図３４の等価回路で示したドレイン−バックゲート間容量を介して高周波線路が接地されるために良好な遮断特性を得ることが難しいという問題がある。
【００１８】
そこで、第２従来例の高周波スイッチ回路では、Ｎ型電界効果トランジスタのオン時にスイッチ回路を用いてバックゲート端子を接地し、Ｎ型電界効果トランジスタのオフ時にスイッチ回路を用いてバックゲート端子を開放している。このようにすると、Ｎ型電界効果トランジスタのオン時に、Ｎ型電界効果トランジスタのドレイン−ソース間抵抗素子及びドレイン−バックゲート間容量を通して高周波線路が接地されため、接地経路が増えて高周波スイッチ回路の接地特性が改善される。また、Ｎ型電界効果トランジスタのオフ時は、高周波線路がドレイン−バックゲート間容量を介して接地されないため、高周波スイッチ回路の遮断特性が改善される。
【００１９】
しかしながら、近年は高周波スイッチ回路の用途が広がり、例えば高周波線路により大きな容量を持つ負荷が接続されることがある。そのような場合でも高周波スイッチ回路を用いて問題無くスイッチ動作するためには、高周波スイッチ回路の接地特性や遮断特性がより良好であることが望ましい。そのため、第２従来例の高周波スイッチ回路よりもさらに良好な接地特性や遮断特性を備えた高周波スイッチ回路が必要となる。
【００２０】
なお、第３従来例の高周波スイッチ回路は、基本的に高周波線路の接地／非接地を制御する構成ではない。但し、第１の高周波端子へ高周波線路を接続し、第２の高周波端子を接地すれば、第１従来例や第２従来例と同様に高周波線路の接地／非接地を切り替える回路に利用できる。しかしながら、第３従来例の高周波スイッチ回路は、第１のＰ型電界効果トランジスタと、そのバックゲート端子に接続された第３のＰ型電界効果トランジスタのオン／オフ動作が逆であり、第１のＰ型電界効果トランジスタがオフのときに、第３のＰ型電界効果トランジスタがオンするため、第１の高周波端子が、第１のＰ型電界効果トランジスタのドレイン−バックゲート間容量を介して直流電源と接続されてしまう。この場合、高周波線路が交流的に接地されることになるため、第３従来例の高周波スイッチ回路も良好な遮断特性を得ることが難しいという問題があった。
【００２１】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、高周波線路の接地時により良好な接地特性が得られ、高周波線路の非接地時により良好な遮断特性が得られる高周波スイッチ回路を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記目的を達成するため本発明の高周波スイッチ回路は、高周波信号が流れる高周波線路を接地または非接地にするための高周波スイッチ回路であって、
外部から供給される制御信号にしたがってオンまたはオフする、前記高周波線路と接地電位間に接続された第１の電界効果トランジスタと、
前記第１の電界効果トランジスタのオン／オフ動作と同期してオンまたはオフする、前記第１の電界効果トランジスタのゲート端子と接地電位間に接続されたゲートスイッチ部と、
前記第１の電界効果トランジスタのオン／オフ動作と同期してオンまたはオフする、前記第１の電界効果トランジスタのバックゲート端子と接地電位間に接続されたバックゲートスイッチ部と、
を有し、
前記ゲートスイッチ部は、
容量素子と、
前記容量素子と直列に接続された第２の電界効果トランジスタと、
を有する。
【００２３】
上記のような構成では、第１の電界効果トランジスタのオフ時に、ゲートスイッチ部及びバックゲートスイッチ部もそれぞれオフするため、高周波線路が、第１の電界効果トランジスタのドレイン−ゲート間容量及びドレイン−バックゲート間容量を介して接地されることがない。
【００２４】
また、第１の電界効果トランジスタのオン時に、ゲートスイッチ部及びバックゲートスイッチ部もそれぞれオンするため、高周波線路が、第１の電界効果トランジスタのドレイン−ソース間抵抗素子だけでなく、第１の電界効果トランジスタのドレイン−ゲート間容量及びドレイン−バックゲート間容量を介した経路でも接地される。
【発明の効果】
【００２５】
本発明によれば、第１の電界効果トランジスタのオフ時に、高周波線路が、第１の電界効果トランジスタのドレイン−ゲート間容量及びドレイン−バックゲート間容量を介して接地されることがないため、上述した第１従来例〜第３従来例よりも、オフ時の遮断特性がより良好になる（遮断性能が高くなる）。
【００２６】
また、第１の電界効果トランジスタのオン時に、高周波線路が、第１の電界効果トランジスタのドレイン−ソース間抵抗素子だけでなく、第１の電界効果トランジスタのドレイン−ゲート間容量及びドレイン−バックゲート間容量を介した経路でも接地される。したがって、上述した第１従来例〜第３従来例よりも、オン時に、より多くの経路で接地されるため、良好な接地特性が得られる。
【発明を実施するための最良の形態】
【００２７】
次に本発明について図面を参照して説明する。
【００２８】
（第１の実施の形態）
図１に示すように、第１の実施の形態の高周波スイッチ回路は、抵抗素子４１と、ドレイン端子が高周波入力端子５１に接続され、ゲート端子が抵抗素子４１を介して制御端子５０と接続され、ソース端子がグランド（接地電位）と接続された第１のＮ型電界効果トランジスタ１とを有する構成である。高周波入力端子５１は高周波信号が流れる高周波線路と接続され、制御端子５０には図１に示す高周波スイッチ回路をオン／オフさせるための制御信号が入力される。
【００２９】
さらに、第１の実施の形態の高周波スイッチ回路は、第１のＮ型電界効果トランジスタ１のゲート端子と接地電位間に第１のＮ型電界効果トランジスタ１のオン／オフ動作と同期してオンまたはオフするゲートスイッチ部２が接続され、第１のＮ型電界効果トランジスタ１のバックゲート端子と接地電位間に第１のＮ型電界効果トランジスタ１のオン／オフ動作と同期してオンまたはオフするバックゲートスイッチ部３が接続された構成である。
【００３０】
ゲートスイッチ部２の制御端子は抵抗素子４２を介して制御端子５０と接続され、バックゲートスイッチ部３の制御端子は抵抗素子４３を介して制御端子５０と接続されている。
【００３１】
ゲートスイッチ部２は、図２に示すように、容量素子２１と、該容量素子２１とドレイン−ソース端子が直列に接続された第２のＮ型電界効果トランジスタ２２とを備えた回路で実現できる。このとき、ゲートスイッチ部２の制御端子は第２のＮ型電界効果トランジスタ２２のゲート端子となる。
【００３２】
第２のＮ型電界効果トランジスタ２２のバックゲート端子は、図２に示すように接地電位と直接接続されていてもよく、図３〜図６に示すように、抵抗素子２３、インダクタンス素子２４、並列に接続された抵抗素子２３及びインダクタンス素子２４、または直列に接続された抵抗素子２３及びインダクタンス素子２４が接地電位との間に挿入されていてもよい。
【００３３】
また、ゲートスイッチ部２は、図７に示すように複数の第２のＮ型電界効果トランジスタ２２が直列に接続された構成でもよい（図７では２つを例示）。その場合、容量素子２１は第１のＮ型電界効果トランジスタ１のゲート端子との接続ノードに最も近い部位に１つだけ備えていればよい。なお、図７では図３で示したバックゲート端子と接地電位間に抵抗素子２３を備えた２つの第２のＮ型電界効果トランジスタ２２が直列に接続された例を示しているが、各第２のＮ型電界効果トランジスタ２２のバックゲート端子は、図２に示したように接地電位に直接接続されていてもよく、図３〜図６に示したように抵抗素子２３やインダクタンス素子２４が接続されていてもよい。
【００３４】
図８に示すように、図１に示したバックゲートスイッチ部３は第３のＮ型電界効果トランジスタ３１を備えた回路で実現できる。このとき、バックゲートスイッチ部３の制御端子は第３のＮ型電界効果トランジスタ３１のゲート端子となる。第３のＮ型電界効果トランジスタ３１のバックゲート端子は、図８に示したように接地電位に直接接続されていてもよく、図９〜図１２に示すように、抵抗素子３２、インダクタンス素子３３、並列に接続された抵抗素子３２及びインダクタンス素子３３、または直列に接続された抵抗素子３２及びインダクタンス素子３３が接地電位との間に挿入されていてもよい。
【００３５】
また、バックゲートスイッチ部３は、図１３に示すように複数の第３のＮ型電界効果トランジスタ３１が直列に接続された構成でもよい（図１３では２つを例示）。図１３ではバックゲート端子と接地電位間に抵抗素子３２を備えた２つの第３のＮ型電界効果トランジスタ３１が直列に接続された例を示しているが、各第３のＮ型電界効果トランジスタ３１のバックゲート端子は、図８に示したように接地電位に直接接続されていてもよく、図９〜図１２に示したように抵抗素子３２やインダクタンス素子３３が接続されていてもよい。
【００３６】
図１４は、図１に示した高周波スイッチ回路のゲートスイッチ部２に図３で示した回路を用い、バックゲートスイッチ部３に図９で示した回路を用いた例である。
【００３７】
図１４に示した高周波スイッチ回路を抵抗素子と容量素子を用いて表すと図１５に示す等価回路となる。図１５に示すように、図１４に示した高周波スイッチ回路は、第１のＮ型電界効果トランジスタ１、ゲートスイッチ部２が備える第２のＮ型電界効果トランジスタ２２及びバックゲートスイッチ部３が備える第３のＮ型電界効果トランジスタ３１を、図３４に示したＮ型電界効果トランジスタの等価回路にそれぞれ置き換えた構成である。
【００３８】
すなわち、第１のＮ型電界効果トランジスタ１、第２のＮ型電界効果トランジスタ２２及び第３のＮ型電界効果トランジスタ３１は、ドレイン−ソース間抵抗素子８５と、直列に接続されたドレイン−ゲート間容量８１及びソース−ゲート間容量８２と、直列に接続されたドレイン−バックゲート間容量８３及びソース−バックゲート間容量８３とが並列に接続された回路とそれぞれ等価である。
【００３９】
なお、第１の実施の形態では、高周波線路を１つのＮ型電界効果トランジスタを用いて接地する例を示したが、例えば、図１６に示すように、図１に示した高周波スイッチ回路を複数備え、各高周波スイッチ回路のＮ型電界効果トランジスタ１を直列に接続した回路を高周波線路と接地電位間に挿入した構成も本実施形態に含まれる（図１６では２つの高周波スイッチ回路を直列に接続した回路を例示している）。その場合も、各高周波スイッチ回路のゲートスイッチ部２には図２〜図７に示した回路のいずれを適用してもよく、バックゲートスイッチ部３には図８〜図１３に示した回路のいずれを適用してもよい。
【００４０】
次に、第１の実施の形態の高周波スイッチ回路の動作について図１を用いて説明する。
【００４１】
まず、図１に示した制御端子５０にロウレベルが入力されると、第１のＮ型電界効果トランジスタ１がオフし、高周波入力端子５１と接続された高周波線路が非接地状態となる。このとき、第１のＮ型電界効果トランジスタ１のゲート端子に接続されたゲートスイッチ部２及びバックゲート端子に接続されたバックゲートスイッチ部３もそれぞれオフするため、高周波入力端子５１に接続された高周波線路は、第１のＮ型電界効果トランジスタ１のドレイン−ゲート間容量８１及びドレイン−バックゲート間容量８３を介して接地されることがない。そのため、本実施形態の高周波スイッチ回路は、第１従来例〜第３従来例よりも、オフ時の遮断特性がより良好になる（遮断性能が高くなる）。
【００４２】
一方、図１に示した制御端子５０にハイレベルが入力されると、第１のＮ型電界効果トランジスタ１がオンし、高周波入力端子５１に接続された高周波線路が接地される。このとき、第１のＮ型電界効果トランジスタ１のゲート端子に接続されたゲートスイッチ部２及びバックゲート端子に接続されたバックゲートスイッチ部３もそれぞれオンするため、高周波入力端子５１に接続された高周波線路は、第１のＮ型電界効果トランジスタ１のドレイン−ソース間抵抗素子８５だけでなく、第１のＮ型電界効果トランジスタ１のドレイン−ゲート間容量８１及びドレイン−バックゲート間容量８３を介した経路でも接地される。したがって、本実施形態の高周波スイッチ回路は、第１従来例〜第３従来例よりも、オン時に、より多くの経路で接地されるため、良好な接地特性が得られる。
【００４３】
なお、ゲートスイッチ部２に図２〜図７に示した回路を適用した場合、あるいはバックゲートスイッチ部３に図８〜図１３に示した回路を適用した場合も、第１のＮ型電界効果トランジスタ１、ゲートスイッチ部２及びバックゲートスイッチ部３は上記と同様に動作する。したがって、このような構成でも、オフ時に良好な遮断特性が得られ、オン時に良好な接地特性が得られる。
【００４４】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。
【００４５】
図１７に示すように、第２の実施の形態の高周波スイッチ回路は、上記第１の実施の形態で示した高周波スイッチ回路に、第１のＮ型電界効果トランジスタ１のバックゲート端子へ直流電位を与える直流電位供給回路６を追加した構成である。その他の構成は第１の実施の形態で示した高周波スイッチ回路と同様であるため、その説明は省略する。
【００４６】
直流電位供給回路６は、例えば、第１のＮ型電界効果トランジスタ１のバックゲート端子と接地電位間に挿入される。直流電位供給回路６は、図１８〜図２２に示す抵抗素子６１、インダクタンス素子６２、直列に接続された抵抗素子６１及びインダクタンス素子６２、並列に接続された抵抗素子６１及びインダクタンス素子６２、または並列に接続されたインダクタンス素子６２及びキャパシタンス素子６３が用いられる。
【００４７】
図２３は、図１７に示した高周波スイッチ回路の直流電位供給回路６に図１８に示した回路を用い、ゲートスイッチ部２に図３に示した回路を用い、バックゲートスイッチ部３に図９に示した回路を用いた例である。ゲートスイッチ部２には図２〜図７に示した回路のいずれを適用してもよく、バックゲートスイッチ部３には図８〜図１３に示した回路のいずれを適用してもよい。
【００４８】
なお、図１７に示した高周波スイッチ回路では直流電位供給回路６を介して第１のＮ型電界効果トランジスタ１のバックゲート端子が接地された例を示しているが、第１のＮ型電界効果トランジスタ１のバックゲート端子には図１８〜図２２に示した直流電位供給回路６を介して直流電圧が供給されてもよい。その場合、直流電圧は、正電圧でもよく、負電圧でもよい。第１のＮ型電界効果トランジスタ１のバックゲート端子へ供給する直流電圧の値は、図１７に示した高周波スイッチ回路を含む装置に供給される電源電圧以下であることが望ましい。
【００４９】
また、第２の実施の形態では、高周波線路を１つのＮ型電界効果トランジスタを用いて接地する例を示したが、第１の実施の形態と同様に、図２３に示した高周波スイッチ回路を複数備え、各高周波スイッチ回路の第１のＮ型電界効果トランジスタ１を直列に接続した回路を高周波線路と接地電位間に挿入した構成も本実施形態に含まれる。その場合、直流電位供給回路６には図１８〜図２２に示した回路のいずれを適用してもよく、各高周波スイッチ回路のゲートスイッチ部２には図２〜図７に示した回路のいずれを適用してもよく、バックゲートスイッチ部３には図８〜図１３に示した回路のいずれを適用してもよい。
【００５０】
次に、第２の実施の形態の高周波スイッチ回路の動作について図１７を用いて説明する。
【００５１】
まず、図１７に示した制御端子５０にロウレベルが入力されると、第１の実施の形態と同様に、第１のＮ型電界効果トランジスタ１がオフし、高周波入力端子５１に接続された高周波線路は非接地状態となる。このとき、第１のＮ型電界効果トランジスタ１のゲート端子に接続されたゲートスイッチ部２及びバックゲート端子に接続されたバックゲートスイッチ部３もそれぞれオフするため、高周波入力端子５１に接続された高周波線路は、第１のＮ型電界効果トランジスタ１のドレイン−ゲート間容量８１やドレイン−バックゲート間容量８３を介して接地されることがない。そのため、本実施形態の高周波スイッチ回路も、第１の実施の形態と同様に、第１従来例〜第３従来例よりも、オフ時の遮断特性がより良好になる（遮断性能が高くなる）。
【００５２】
さらに、本実施形態の高周波スイッチ回路では、第１のＮ型電界効果トランジスタ１のバックゲート端子に直流電位供給回路６を接続することで、電界効果トランジスタに特有の現象であるバックゲートのラッチアップ現象が抑制されるため、安定して動作する。
【００５３】
一方、図１７に示した制御端子５０にハイレベルが入力されると、第１のＮ型電界効果トランジスタ１がオンし、高周波入力端子５１に接続された高周波線路が接地される。このとき、第１のＮ型電界効果トランジスタ１のゲート端子に接続されたゲートスイッチ部２及びバックゲート端子に接続されたバックゲートスイッチ部３もそれぞれオンするため、高周波入力端子５１に接続された高周波線路は、第１のＮ型電界効果トランジスタ１のドレイン−ソース間抵抗素子８５だけでなく、第１のＮ型電界効果トランジスタ１のドレイン−ゲート間容量８１及びドレイン−バックゲート間容量８３を介した経路でも接地される。したがって、本実施形態の高周波スイッチ回路も、第１の実施の形態と同様に、第１従来例〜第３従来例よりもオン時により多くの経路で接地されるため、良好な接地特性が得られる。
【００５４】
第２の実施の形態の高周波スイッチ回路も、第１の実施の形態と同様にゲートスイッチ部２に図２〜図７に示した回路を適用した場合、あるいはバックゲートスイッチ部３に図８〜図１３に示した回路を適用した場合も、第１のＮ型電界効果トランジスタ１、ゲートスイッチ部２及びバックゲートスイッチ部３は上記と同様に動作する。したがって、このような構成でも、オフ時に良好な遮断特性が得られ、オン時に良好な接地特性が得られる。
【００５５】
さらに、直流電位供給回路６に図１８〜図２２に示した回路を適用した場合も、第１のＮ型電界効果トランジスタ１、ゲートスイッチ部２及びバックゲートスイッチ部３は上記と同様に動作する。したがって、このような構成でも、オフ時に良好な遮断特性が得られ、オン時に良好な接地特性が得られる。
【００５６】
（第３の実施の形態）
次に本発明の第３の実施の形態について説明する。
【００５７】
図２４に示すように、第３の実施の形態の高周波スイッチ回路は、上記第１の実施の形態で示した高周波スイッチ回路に、高周波入力端子５１と第１のＮ型電界効果トランジスタ１のドレイン端子間に接地インピーダンス素子７（インピーダンス素子）を挿入した構成である。その他の構成は第１の実施の形態で示した高周波スイッチ回路と同様であるため、その説明は省略する。
【００５８】
接地インピーダンス素子７には、図２５〜図２９に示す、抵抗素子７１、インダクタンス素子７２、容量素子７３、直列に接続された抵抗素子７１及び容量素子７３、または並列に接続されたインダクタンス素子７２及び容量素子７３が用いられる。
【００５９】
図３０は、図２４に示した高周波スイッチ回路の接地インピーダンス素子７に図２８に示した回路を用い、ゲートスイッチ部２に図２に示した回路を用い、バックゲートスイッチ部３に図８に示した回路を用いた例である。ゲートスイッチ部２には図２〜図７に示した回路のいずれを適用してもよく、バックゲートスイッチ部３には図８〜図１３に示した回路のいずれを適用してもよい。
【００６０】
なお、図２４では、高周波線路を１つのＮ型電界効果トランジスタを用いて接地する例を示したが、第１の実施の形態と同様に、図２４に示した高周波スイッチ回路を複数備え、各高周波スイッチ回路の第１のＮ型電界効果トランジスタ１を直列に接続した回路を高周波線路と接地電位間に挿入した構成も本実施形態に含まれる。その場合、各高周波スイッチ回路の接地インピーダンス素子７には、図２５〜図２９に示した回路のいずれを適用してもよく、各高周波スイッチ回路のゲートスイッチ部２には図２〜図７に示した回路のいずれを適用してもよく、バックゲートスイッチ部３には図８〜図１３に示した回路のいずれを適用してもよい。
【００６１】
次に、第３の実施の形態の高周波スイッチ回路の動作について図２４を用いて説明する。
【００６２】
まず、図２４に示した制御端子５０にロウレベルが入力されると、第１の実施の形態と同様に、第１のＮ型電界効果トランジスタ１がオフし、高周波入力端子５１に接続された高周波線路は非接地状態となる。このとき、第１のＮ型電界効果トランジスタ１のゲート端子に接続されたゲートスイッチ部２及びバックゲート端子に接続されたバックゲートスイッチ部３もそれぞれオフするため、高周波入力端子５１に接続された高周波線路は、第１のＮ型電界効果トランジスタ１のドレイン−ゲート間容量８１やドレイン−バックゲート間容量８３を介して接地されることがない。そのため、本実施形態の高周波スイッチ回路でも、第１の実施の形態及び第２の実施の形態と同様に、第１従来例〜第３従来例よりもオフ時の遮断特性がより良好になる（遮断性能が高くなる）。
【００６３】
一方、図２４に示した制御端子５０にハイレベルが入力されると、第１のＮ型電界効果トランジスタ１がオンし、高周波入力端子５１に接続された高周波線路が接地インピーダンス素子７を通して接地される。このとき、第１のＮ型電界効果トランジスタ１のゲート端子に接続されたゲートスイッチ部２及びバックゲート端子に接続されたバックゲートスイッチ部３もそれぞれオンするため、高周波入力端子５１に接続された高周波線路は、第１のＮ型電界効果トランジスタ１のドレイン−ソース間抵抗素子８５だけでなく、第１のＮ型電界効果トランジスタ１のドレイン−ゲート間容量８１及びドレイン−バックゲート間容量８３を介した経路でも接地される。したがって、本実施形態の高周波スイッチ回路でも、第１の実施の形態及び第２の実施の形態と同様に、第１従来例〜第３従来例よりもオン時により多くの経路で接地されるため、良好な接地特性が得られる。
【００６４】
第３の実施の形態の高周波スイッチ回路も、第１の実施の形態と同様にゲートスイッチ部２に図２〜図７に示した回路を適用した場合、あるいはバックゲートスイッチ部３に図８〜図１３に示した回路を適用した場合も、第１のＮ型電界効果トランジスタ１、ゲートスイッチ部２及びバックゲートスイッチ部３は上記と同様に動作する。したがって、このような構成でも、オフ時に良好な遮断特性が得られ、オン時に良好な接地特性が得られる。
【００６５】
さらに、接地インピーダンス素子７に図２５〜図２９に示した回路を適用した場合も、第１のＮ型電界効果トランジスタ１、ゲートスイッチ部２及びバックゲートスイッチ部３が上記と同様に動作する。したがって、このような構成でも、オフ時に良好な遮断特性が得られ、オン時に良好な接地特性が得られる。
【００６６】
（第４の実施の形態）
次に本発明の第４の実施の形態について説明する。
【００６７】
図３１に示すように、第４の実施の形態の高周波スイッチ回路は、上記第１の実施の形態で示した高周波スイッチ回路に、第２の実施の形態で示した直流電位供給回路６及び第３の実施の形態で接地インピーダンス素子７をそれぞれ追加した構成である。その他の構成は第１の実施の形態で示した高周波スイッチ回路と同様であるため、その説明は省略する。
【００６８】
直流電位供給回路６には、第２の実施の形態と同様に、図１８〜図２２に示した抵抗素子６１、インダクタンス素子６２、直列に接続された抵抗素子６１及びインダクタンス素子６２、並列に接続された抵抗素子６１及びインダクタンス素子６２、または並列に接続されたインダクタンス素子６２及びキャパシタンス素子６３が用いられる。
【００６９】
接地インピーダンス素子７には、第３の実施の形態と同様に、図２５〜図２９に示した抵抗素子７１、インダクタンス素子７２、容量素子７３、直列に接続された抵抗素子７１及び容量素子７３、または並列に接続されたインダクタンス素子７２及び容量素子７３が用いられる。
【００７０】
図３２は、図３１に示した高周波スイッチ回路の直流電位供給回路６に図２１に示した回路を用い、接地インピーダンス素子７に図２７に示した回路を用い、ゲートスイッチ部２に図３に示した回路を用い、バックゲートスイッチ部３に図９に示した回路を用いた例である。ゲートスイッチ部２には図２〜図７に示した回路のいずれを適用してもよく、バックゲートスイッチ部３には図１８〜図１３に示した回路のいずれを適用してもよい。
【００７１】
なお、図３２では、高周波線路を１つのＮ型電界効果トランジスタを用いて接地する例を示したが、第１の実施の形態と同様に、図３１に示した高周波スイッチ回路を複数備え、各第１のＮ型電界効果トランジスタ１を直列に接続した回路を高周波線路と接地電位間に挿入した構成も本実施形態に含まれる。その場合、各高周波スイッチ回路の接地インピーダンス素子７には図２５〜図２９に示した回路のいずれを適用してもよく、各高周波スイッチ回路の直流電位供給回路６には図１８〜図２２に示した回路のいずれを適用してもよく、各高周波スイッチ回路のゲートスイッチ部２には図２〜図７に示した回路のいずれを適用してもよく、バックゲートスイッチ部３には図８〜図１３に示した回路のいずれを適用してもよい。
【００７２】
次に、第４の実施の形態の高周波スイッチ回路の動作について図３１を用いて説明する。
【００７３】
まず、図３１に示した制御端子５０にロウレベルが入力されると、第１の実施の形態と同様に、第１のＮ型電界効果トランジスタ１がオフし、高周波入力端子５１に接続された高周波線路は非接地状態となる。このとき、第１のＮ型電界効果トランジスタ１のゲート端子に接続されたゲートスイッチ部２及びバックゲート端子に接続されたバックゲートスイッチ部３もそれぞれオフするため、高周波入力端子５１に接続された高周波線路は、第１のＮ型電界効果トランジスタ１のドレイン−ゲート間容量８１やドレイン−バックゲート間容量８３を介して接地されることがない。そのため、本実施形態の高周波スイッチ回路でも、第１の実施の形態〜第３の実施の形態と同様に、第１従来例〜第３従来例よりもオフ時の遮断特性がより良好になる（遮断性能が高くなる）。
【００７４】
ここで、本実施形態の高周波スイッチ回路では、第２の実施の形態と同様に、第１のＮ型電界効果トランジスタ１のバックゲート端子に直流電位供給回路６を接続することで、バックゲートのラッチアップ現象が抑制されるため、安定して動作する。
【００７５】
一方、図３１に示した制御端子５０にハイレベルが入力されると、第１のＮ型電界効果トランジスタ１がオンし、高周波入力端子５１に接続された高周波線路が接地インピーダンス素子７を通して接地される。このとき、第１のＮ型電界効果トランジスタ１のゲート端子に接続されたゲートスイッチ部２及びバックゲート端子に接続されたバックゲートスイッチ部３もそれぞれオンするため、高周波入力端子５１に接続された高周波線路は、第１のＮ型電界効果トランジスタ１のドレイン−ゲート間容量８１及びドレイン−バックゲート間容量８３を介した経路でも接地される。したがって、本実施形態の高周波スイッチ回路でも、第１の実施の形態〜第３の実施の形態と同様に、第１従来例〜第３従来例よりもオン時により多くの経路で接地されるため、良好な接地特性が得られる。
【００７６】
第４の実施の形態の高周波スイッチ回路も、第１の実施の形態と同様に、ゲートスイッチ部２に図２〜図７に示した回路を適用した場合、あるいはバックゲートスイッチ部３に図８〜図１３に示した回路を適用した場合も、第１のＮ型電界効果トランジスタ１、ゲートスイッチ部２及びバックゲートスイッチ部３は上記と同様に動作する。したがって、このような構成でも、オフ時に良好な遮断特性が得られ、オン時に良好な接地特性が得られる。
【００７７】
また、直流電位供給回路６に図１８〜図２２に示した回路を適用した場合も、第１のＮ型電界効果トランジスタ１、ゲートスイッチ部２及びバックゲートスイッチ部３は上記と同様に動作する。したがって、このような構成でも、オフ時に良好な遮断特性が得られ、オン時に良好な接地特性が得られる。
【００７８】
さらに、接地インピーダンス素子７に図２５〜図２９に示した回路を適用した場合も、第１のＮ型電界効果トランジスタ１、ゲートスイッチ部２及びバックゲートスイッチ部３は上記と同様に動作する。したがって、このような構成でも、オフ時に良好な遮断特性が得られ、オン時に良好な接地特性が得られる。
【００７９】
上述した第１の実施の形態〜第４の実施の形態では、高周波スイッチ回路にＮ型電界効果トランジスタを用いる例を示したが、Ｎ型電界効果トランジスタに代わってＰ型電界効果トランジスタを用いることも可能である。その場合、図１、図１７、図２４、図３１に示した接地電位を直流電源（正電圧）に置き換えればよい。
【００８０】
但し、Ｐ型電界効果トランジスタを用いて第１の実施の形態〜第４の実施の形態で示したような高周波スイッチ回路を構成すると、制御端子５０からハイレベルを入力した場合にＰ型電界効果トランジスタがオフして高周波線路が非接地状態となり、制御端子５０からロウレベルを入力した場合にＰ型電界効果トランジスタがオンして高周波線路が接地される（直流電源と接続されて、交流的に接地される。すなわち、電源電位が接地電位となる）。このような構成でも、第１の実施の形態〜第４の実施の形態で示した高周波スイッチ回路と同様に、オフ時に良好な遮断特性が得られ、オン時に良好な接地特性が得られる。
【図面の簡単な説明】
【００８１】
【図１】本発明の高周波スイッチ回路の第１の実施の形態の構成を示す回路図である。
【図２】図１に示したゲートスイッチ部の構成例を示す回路図である。
【図３】図１に示したゲートスイッチ部の構成例を示す回路図である。
【図４】図１に示したゲートスイッチ部の構成例を示す回路図である。
【図５】図１に示したゲートスイッチ部の構成例を示す回路図である。
【図６】図１に示したゲートスイッチ部の構成例を示す回路図である。
【図７】図１に示したゲートスイッチ部の構成例を示す回路図である。
【図８】図１に示したバックゲートスイッチ部の構成例を示す回路図である。
【図９】図１に示したバックゲートスイッチ部の構成例を示す回路図である。
【図１０】図１に示したバックゲートスイッチ部の構成例を示す回路図である。
【図１１】図１に示したバックゲートスイッチ部の構成例を示す回路図である。
【図１２】図１に示したバックゲートスイッチ部の構成例を示す回路図である。
【図１３】図１に示したバックゲートスイッチ部の構成例を示す回路図である。
【図１４】第１の実施の形態の高周波スイッチ回路の具体的な構成例を示す回路図である。
【図１５】図１４に示した高周波スイッチ回路の等価回路を示す回路図である。
【図１６】第１の実施の形態の高周波スイッチ回路の変形例を示す回路図である。
【図１７】本発明の高周波スイッチ回路の第２の実施の形態の構成を示す回路図である。
【図１８】図１７に示した直流電位供給回路の構成例を示す回路図である。
【図１９】図１７に示した直流電位供給回路の構成例を示す回路図である。
【図２０】図１７に示した直流電位供給回路の構成例を示す回路図である。
【図２１】図１７に示した直流電位供給回路の構成例を示す回路図である。
【図２２】図１７に示した直流電位供給回路の構成例を示す回路図である。
【図２３】第２の実施の形態の高周波スイッチ回路の具体的な構成例を示す回路図である。
【図２４】本発明の高周波スイッチ回路の第３の実施の形態の構成を示す回路図である。
【図２５】図２４に示した接地インピーダンス素子の構成例を示す回路図である。
【図２６】図２４に示した接地インピーダンス素子の構成例を示す回路図である。
【図２７】図２４に示した接地インピーダンス素子の構成例を示す回路図である。
【図２８】図２４に示した接地インピーダンス素子の構成例を示す回路図である。
【図２９】図２４に示した接地インピーダンス素子の構成例を示す回路図である。
【図３０】第３の実施の形態の高周波スイッチ回路の具体的な構成例を示す回路図である。
【図３１】本発明の高周波スイッチ回路の第４の実施の形態の構成を示す回路図である。
【図３２】第４の実施の形態の高周波スイッチ回路の具体的な構成例を示す回路図である。
【図３３】第１従来例の高周波スイッチ回路の構成を示す回路図である。
【図３４】図３３に示した高周波スイッチ回路の等価回路を示す回路図である。
【図３５】第３従来例の高周波スイッチ回路の構成を示す回路図である。
【符号の説明】
【００８２】
１    第１のＮ型電界効果トランジスタ
２    ゲートスイッチ部
３    バックゲートスイッチ部
６    直流電位供給回路
７    接地インピーダンス素子
２１、６３、７３    容量素子
２２    第２のＮ型電界効果トランジスタ
２３、３２、４１、４２、４３、６１、７１    抵抗素子
３１    第３のＮ型電界効果トランジスタ
２４、３３、６２、７２    インダクタンス素子
５０    制御端子
５１    高周波入力端子
８１    ドレイン−ゲート間容量
８２    ソース−ゲート間容量
８３    ドレイン−バックゲート間容量
８４    ソース−バックゲート間容量
８５    ドレイン−ソース間抵抗素子
【図１】
0004780302.tif 000002
【図２】
0004780302.tif 000003
【図３】
0004780302.tif 000004
【図４】
0004780302.tif 000005
【図５】
0004780302.tif 000006
【図６】
0004780302.tif 000007
【図７】
0004780302.tif 000008
【図８】
0004780302.tif 000009
【図９】
0004780302.tif 000010
【図１０】
0004780302.tif 000011
【図１１】
0004780302.tif 000012
【図１２】
0004780302.tif 000013
【図１３】
0004780302.tif 000014
【図１４】
0004780302.tif 000015
【図１５】
0004780302.tif 000016
【図１６】
0004780302.tif 000017
【図１７】
0004780302.tif 000018
【図１８】
0004780302.tif 000019
【図１９】
0004780302.tif 000020
【図２０】
0004780302.tif 000021
【図２１】
0004780302.tif 000022
【図２２】
0004780302.tif 000023
【図２３】
0004780302.tif 000024
【図２４】
0004780302.tif 000025
【図２５】
0004780302.tif 000026
【図２６】
0004780302.tif 000027
【図２７】
0004780302.tif 000028
【図２８】
0004780302.tif 000029
【図２９】
0004780302.tif 000030
【図３０】
0004780302.tif 000031
【図３１】
0004780302.tif 000032
【図３２】
0004780302.tif 000033
【図３３】
0004780302.tif 000034
【図３４】
0004780302.tif 000035
【図３５】
0004780302.tif 000036