(57)【特許請求の範囲】
【請求項１】
電力半導体スイッチの電力端子間の電圧を測定する手段及び処理する手段、目標値発生器、目標値をこれらの電力端子間の電圧と比較する比較ユニット並びに電力半導体スイッチの制御端子又はゲートに対する操作変数を生成する増幅器から構成された電力半導体スイッチ用のゲートドライバにおいて、
ターンオン過程又はターンオフ過程に対してフェイズＡ及びフェイズＢを実施することによってゲート電流ｉＧ（ｔ）を生成するため、
ａ）目標値発生器は、第１発生器によって第１目標値を生成する第１発生器を有し、電力半導体スイッチに対して直列にあるフリーホイールダイオードが導通状態にあるフェイズＡ内では、電力半導体スイッチの電圧を第１目標値に制御することによって、操作変数が、電力半導体スイッチのコレクタ電流勾配ｄｉＣ／ｄｔを制御するために適合され、
ｂ）目標値発生器は、第２発生器によって第２目標値を生成する第２発生器を有し、フリーホイールダイオードが遮断状態にあるフェイズＢ内では、操作変数が、電力半導体スイッチの電圧勾配ｄｖＣＥ／ｄｔを制御するために適合されるゲートドライバ。
【請求項２】
ａ）測定する手段及び処理する手段は、電力半導体スイッチの電力端子間の電圧及び電力端子間の電圧勾配に対する信号検出器及び実際値発生器を有し、
ｂ）第１発生器は、コレクタ電圧の振幅変化を生成するために構成され、第２発生器は、コレクタ電圧勾配を生成するために構成され、
ｃ）目標値発生器は、プリセットされ得る共通の電圧目標値関数から全ての目標値を計算する手段を有する請求項１に記載のゲートドライバ。
【請求項３】
前記ゲートドライバは、少なくとも１つの二次状態変数の実際値を増幅器の少なくとも１つの出力段に帰還させる請求項１に記載のゲートドライバ。
【請求項４】
前記増幅器は、幾つかの出力段を有する請求項１に記載のゲートドライバ。
【請求項５】
少なくとも１つの電力半導体スイッチの過渡的なスイッチング操作を制御する方法において、
この電力半導体スイッチは、少なくとも１つの制御端子又はゲートを有し、この制御端子又はゲートは、ドライバ又はゲートドライバによって制御され、この電力半導体スイッチは、第１電力端子又はコレクタ（Ｃ）及び第２電力端子又はエミッタ（Ｅ）を有し、フリーホイールダイオード（ＤＳ）が、電力半導体スイッチ（Ｓ１−Ｓ４）に対して直列に配置されていて、さらにターンオン過程又はターンオフ過程に対してフェイズＡ及びフェイズＢを実施することによってゲート電流ｉＧ（ｔ）を生成するため、
ａ）少なくとも１つの実際値が、電力半導体スイッチの少なくとも１つの一次状態変数のために測定され、ゲートドライバに帰還され、この一次状態変数は、電力端子間又はコレクタとエミッタとの間の電力半導体スイッチの電圧であり、
ｂ）この実際値及び一次状態変数の目標値関数が、制御端子に対して操作変数を生成する入力値として使用され、
ｃ）フリーホイールダイオードが導通状態にあるフェイズＡ内では、電力半導体スイッチを通電する電流の電流勾配ｄｉＣ／ｄｔが、この電力半導体スイッチの電圧を目標値関数に制御することによって制御され、
ｄ）フリーホイールダイオードが遮断状態にあるフェイズＢ内では、電力半導体スイッチの電圧勾配ｄｖＣＥ／ｄｔが、目標値関数の時間依存性に対して制御される方法。
【請求項６】
前記操作変数は、ゲート電流又はゲート電圧である請求項５に記載の方法。
【請求項７】
ａ）制御方法の制御パラメータが、一次状態変数及び／又は二次状態変数の測定値又は近似値として、及び／又は理想的な操作変数の期待値の関数として不連続なステップで又は連続的に適合され、及び
ｂ）制御パラメータは、制御ループゲイン、操作変数に対する上限若しくは下限、帰還係数又は実際値の帰還に対する帰還関数である請求項５に記載の方法。
【請求項８】
操作変数を制御端子に対して生成するため、一次状態変数及び適用可能な場合は二次状態変数の測定値が、過渡的なスイッチング操作の間に連続して記録されてゲートドライバに帰還される請求項５に記載の方法。
【請求項９】
区分的線形の目標値関数又は台形状の目標値関数が、プリセットされる請求項５に記載の方法。
【請求項１０】
ａ）電圧目標値関数の振幅変化が、フェイズＡ内で制御すべき電流勾配ｄｉＣ／ｄｔに比例してプリセットされ、
ｂ）目標値関数の勾配の最大値が、フェイズＢ内で制御すべき電力半導体の電圧勾配ｄｖＣＥ／ｄｔに比例してプリセットされる請求項５に記載の方法。
【請求項１１】
フェイズＢ中の電圧目標値関数の平均勾配及び／又は全振幅変化は、フェイズＡ中の電圧目標値関数の平均勾配及び／又は全振幅変化よりも少なくとも２倍大きい請求項５に記載の方法。
【請求項１２】
直列接続された少なくとも１つのフリーホイールダイオードを有し、直列接続されたｉ＝１・・・ｎ個の電力半導体スイッチのうちの少なくともｎ−１個の電力半導体スイッチのコレクタ−エミッタ電圧又はコレクタ−ゲート電圧が、ターンオン過程又はターンオフ過程の間に制御される請求項５に記載の方法。
【請求項１３】
ａ）許容帯域が、上の目標値関数と下の目標値関数とによって少なくとも１つの一次状態変数に対してプリセットされ、
ｂ）これらの状態変数の実際値が、制御端子に対するパルス化された操作変数及び／又は制御信号によってこの許容帯域内に保持される請求項５に記載の方法。
【請求項１４】
ａ）電力半導体スイッチの電圧に比例する１つの第１実際値、及び、電力半導体スイッチの電圧勾配ｄｖＣＥ／ｄｔに比例する少なくとも１つの第２実際値が算定されて帰還され、
ｂ）１つの規格化された第１制御偏差が、この第１実際値及び対応する１つの目標値から算定され、少なくとも１つの規格化された第２制御偏差が、少なくとも１つの第２実際値及び対応する目標値から算定され、
ｃ）これらの制御偏差の絶対値の最大値が、操作変数を生成するために使用される請求項５に記載の方法。
【請求項１５】
ａ）フェイズＡとフェイズＢとの間の引継時点が検出され、
ｂ）この引継時点を算定するため、電力半導体スイッチの測定された又は概算された一次状態変数及び／又は二次状態変数に対する主基準値及び選択的に追加の基準値が評価される請求項５に記載の方法。
【請求項１６】
引継時点を算定するための主基準値が、ターンオン過程で以下から成るグループ：
ａ）｜ＶＡＫ｜＞εＡＫであり、ＶＡＫは、フリーホイールダイオード（ＤＳ）の電圧であり、εＡＫは、プリセット可能な第１閾値であり、及び／又は、
ｂ）｜ｄｉＣ／ｄｔ｜＜εｄｉＣ、｜ｖＬｅ｜／Ｌｅ＜εｄｉＣであり、ｖＬｅは、エミッタのインダクタンスＬｅの誘導電圧であり、εｄｉＣは、プリセット可能な第２閾値であり、この主基準値をその次に違反したときでも、引継時点の検出が取り消されなく、及び／又は、
ｃ）｜ΔｖＣ｜＞εｖＣであり、ΔｖＣは、コレクタ−エミッタ電圧の振幅変化であり、εｖＣは、プリセット可能な第３閾値であり、及び／又は、
ｄ）｜ｄｖＣ／ｄｔ｜＞εｄｖＣであり、εｄｖＣは、プリセット可能な第４閾値であり、ｄｖＣ／ｄｔは、コレクタ電圧勾配であり、及び、
ｅ）｜ｉＧ｜＜εｉＧであり、ｉＧは、ゲート電流であり、εｉＧは、プリセット可能な第５閾値であり、及び、
ｆ）｜ｄｖＧ／ｄｔ｜＞εｄｖＧであり、ｄｖＧ／ｄｔは、ゲート−エミッタ電圧（ｖＧＥ；ｖＧｅ，ｖｇＥ，ｖｇｅ）の電圧勾配であり、εｄｖＧは、プリセット可能な第６閾値であり、及び、
ｇ）｜ｖＧ｜＜｜ｖＧｍａｘ｜＊εｖＧｍａｘであり、ｖＧｍａｘは、ゲート−エミッタ電圧（ｖＣＧ；ｖＣｇ，ｖｃＧ，ｖｃｇ）の最大値であり、ｖＧは、ゲート電圧であり、εｖＧｍａｘは、プリセット可能な第７閾値であり、及び、
ｈ）ｔ１＞ｔＭ又はｔ２＞ｔＭであり、ｔＭは、スイッチング過程の開始以降の最大期間であり、ｔ１，ｔ２は、フェイズＡ，Ｂの引継時点であり、及び、
ｉ）状態変数の実際値の変化が検出可能であり、｜ΔｖＣ｜＞εｖＣ＊ε１であり、εｖＣは、プリセット可能な第３閾値であり、ΔｖＣは、コレクタ−エミッタ電圧の振幅変化であり、ε１は、ε１＜１の定数であり、δ１は、δ１＜１の定数である、から選択される請求項１５に記載の方法。
【請求項１７】
電力半導体スイッチの制御端子又はゲートに対して操作変数を生成する少なくとも１つの出力段を有する増幅器から構成された電力半導体スイッチ用のゲートドライバにおいて、
この増幅器の出力段が、
ａ）制御偏差が僅かでかつ制御の安定性が大きい小さいゲート電流を生成する線形に制御可能な少なくとも１つの第１電流源、及び
ｂ）非線形に又はステップ状に制御可能であり、かつ、大きい制御動特性を呈する大きいゲート電流を生成するための並列接続され得る少なくとも１つの第２電流源を有する請求項１に記載のゲートドライバ。
【請求項１８】
少なくとも１つの電流源又はこの電流源の一部を起動させる構造制御部が構成されている請求項１７載のゲートドライバ。
【請求項１９】
前記構造制御部は、一次及び／又は二次状態変数の実際値を帰還させる信号検出部に接続されている請求項１８記載のゲートドライバ。
【請求項２０】
２つの電力端子及び１つの制御端子を有する電力半導体スイッチ、
前記電力半導体スイッチに直列接続されたフリーホイールダイオード、
前記フリーホイールダイオードが導通状態にあるフェイズＡとフリーホイールダイオードが遮断状態にあるフェイズＢとの間の遷移時間を検出する検出器、
電力端子の実際の電圧を測定する測定手段を有し、制御端子を制御するゲートドライバ、
電力端子の希望する電圧を示す時間に依存する目標値を生成する目標値発生器、
実際の電圧を希望する電圧と比較する比較器、及び
制御端子を作動させる電圧を生成するために比較器の出力信号に応答する増幅器から構成されている装置において、
ターンオン過程又はターンオフ過程に対してフェイズＡ及びフェイズＢを実施することによってゲート電流ｉＧ（ｔ）を生成するため、
ａ）目標値発生器は、フェイズＡで目標値を生成する第１発生器を有し、この目標値は、フェイズＡで実際の電圧及び電力半導体スイッチのコレクタ電流勾配ｄｉＣ／ｄｔを制御し、
ｂ）目標値発生器は、フェイズＢでの電圧勾配ｄｖＣＥ／ｄｔに対する目標値を生成する第２発生器を有する装置。
【請求項２１】
少なくとも１つの電力半導体スイッチの操作時の過渡的な切り替えを制御する方法において、
電力半導体スイッチは、少なくとも１つの制御端子、第１電力端子及び第２電力端子を有し、フリーホイールダイオードが、電力半導体スイッチの電力端子に直列にあり、このフリーホイールダイオードは、過渡的な切り替え操作のフェイズＡで導通状態にあり、このフリーホイールダイオードは、過渡的な切り替え操作のフェイズＢで遮断状態にあり、この方法は、以下のステップから成る：
電力半導体スイッチの電力端子の実際の電圧を測定し、
電力半導体スイッチの電力端子の時間に依存する希望の電圧をプリセットし、
実際の電圧を希望する電圧に制御するための帰還ループ内で制御端子を制御し、フェイズＡでは、実際の電圧が、電力端子に通電する負荷電流の勾配に依存し、それ故に実際の電圧の制御部が、負荷電流の勾配を制御し、
フェイズＢでは、希望する電圧が、フェイズＡの終了時の値からフェイズＢの終了時の最小値までの電圧勾配に対応する方法。
【請求項２２】
少なくとも１つの電力半導体スイッチの過渡的な切り替え操作を制御する方法において、
電力半導体スイッチは、少なくとも１つの制御端子、コレクタ及びエミッタを有し、フリーホイールダイオードが、電力半導体スイッチのコレクタ及びエミッタに直列にあり、このフリーホイールダイオードは、過渡的な切り替え操作のフェイズＡで導通状態にあり、このフリーホイールダイオードは、過渡的な切り替え操作のフェイズＢで遮断状態にあり、この方法は、以下のステップから成る：
電力半導体スイッチのコレクタと制御端子との間の実際の電圧を測定し、
電力半導体スイッチの電力端子の時間に依存する希望の電圧をプリセットし、
実際の電圧を希望する電圧に制御するための帰還ループ内で制御端子を制御し、フェイズＡでは、実際の電圧が、電力端子に通電する負荷電流の勾配に依存し、それ故に実際の電圧の制御部が、負荷電流を制御し、
フェイズＢでは、希望する電圧が、フェイズＡの終了時の値からフェイズＢの終了時の最小値までの電圧勾配に対応する方法。
【発明の詳細な説明】
【０００１】
本発明は、電力電子機器の分野に関する。本発明は、請求項１の上位概念に記載の電力半導体スイッチの過渡状態を制御する方法と装置から出発する。
【０００２】
このような方法は、Ｈ．  Ｒｕｅｄｉ等の論文“Ｄｙｎａｍｉｃ  Ｇａｔｅ  Ｃｏｎｔｒｏｌｌｅｒ（ＤＧＣ）  −  Ａ  ｎｅｗ  ＩＧＢＴ  Ｇａｔｅ  Ｕｎｉｔ  ｆｏｒ  Ｈｉｇｈ  Ｃｕｒｒｅｎｔ／Ｈｉｇｈ  Ｖｏｌｔａｇｅ  Ｍｏｄｕｌｅｓ”，  ＰＣＩＭ’９５（Ｏｆｆｉｃｉａｌ，第２４１頁〜第２４９頁，ニュルンベルグ，ドイツ連邦共和国，１９９５中に開示されている。スイッチング時のＩＧＢＴ（電圧勾配ｄｖＣＥ／ｄｔ）によるコレクタ・エミッタ電圧とフリーホイールダイオード又はＩＧＢＴ（コレクタ電流の勾配ｄｉＣ／ｄｔ）による電流との時間的な偏移の一定にプリセットされた値が、負荷電流及び直流母線電圧に関係なく保持されるように、ＩＧＢＴが動的なゲート制御器（ＤＧＣ）によって制御される。このために、この電圧勾配と電流勾配とに比例する信号がゲートドライバの入力部に帰還（フィードバック）される。ＩＧＢＴモジュールのエミッタ−補助エミッタのインダクタンスによる電圧又はＩＧＢＴモジュールの電力端子の電界のサンプル信号（ｄａｓ  Ｓｉｇｎａｌ  ｅｉｎｅｒ  Ｆｅｌｄｐｒｏｂｅ）が、電流勾配ｄｉＣ／ｄｔに対する信号として使用される。
【０００３】
経費のかかるスナバ回路との接続が、ＤＧＣによって確かに阻止され得る。しかしながら、このＤＧＣは、複数のＩＧＢＴの直列接続に対してはほとんど適さない。直列接続された各ＩＧＢＴモジュールに対する電流勾配ｄｉＣ／ｄｔが同一であるものの、ＩＧＢＴ制御回路内の個々の伝達率間の相違が、理想的なゲート電流からの偏差を招く。これらの誤差は、これらのＩＧＢＴの同等の出力容量を異なって充電し、これによって個々のＩＧＢＴの個々のコレクタ・エミッタ電圧を制御不能に上昇させる。その結果、直列に配置された複数のＩＧＢＴが、十分な精度で同期してスイッチングできない。ターンオン速度が、より高い過渡損失を犠牲にして低下されることによってだけ、直列のコレクタ−エミッタ電圧が均等化可能である。
【０００４】
さらに、電圧勾配と電流勾配とに対して一定にかつ部分的に逆に作用する目標値のプリセットに基づくＤＧＣ制御は、特に急激なターンオン時のＩＧＢＴの非常に非線形な動作を確実に制御することには適さない。特に、電流勾配ｄｉＣ／ｄｔ及び電圧勾配ｄｖＣＥ／ｄｔ用の両制御回路の遮断動作（Ａｂｌｏｅｓｅｖｅｒｈａｌｔｅｎ）が制御不能である。極端な場合には、ＩＧＢＴの制御能力が、スイッチング過程の間に振動する解除動作によって喪失する。
【０００５】
もう１つの問題は、エミッタ−補助エミッタのインダクタンスが低下する傾向から発生する。このために必要な大きい信号増幅が、制御動特性を非常に制限する。制御回路の速度の上昇には限界があるために、特に不足している制御能力の問題が遮断領域内でさらに厳しくなる。
【０００６】
ヨーロッパ特許発明第０７９７３０１号明細書中には、ゲート電流がゲート電圧を制御する操作変数として使用されることによって、ＩＧＢＴのターンオン過程が制御される。この場合、二乗の関係が、閾値電圧より上のゲート電圧と負荷電流との間にある。ＩＧＢＴの出力側の状態を示す状態変数をゲートドライバに帰還させるＩＧＢＴ制御回路は設けられていない。ゲート側の制御回路だけでは、非線形なスイッチング動作を制御するためは不十分である。
【０００７】
本発明の課題は、電力半導体スイッチの過渡的なスイッチング過程を能動的に制御する方法と装置を提供することにある。この方法は、特に直列の複数の電力半導体スイッチのスイッチング動作の同期に適する。
【０００８】
本発明の第１の側面では、電力半導体スイッチの過渡的なスイッチング過程に関する制御方法が提唱される。この場合、この電力半導体スイッチは、ゲートドライバによって制御される制御端子又はゲート、第１電力端子又はコレクタ、及び第２電力端子又はエミッタを有する。この場合、フリーホイールダイオードが、電力半導体スイッチに対して直列に配置されている。この場合、フリーホイールダイオードが導通状態にあるフェイズＡ中に、電力半導体スイッチのコレクタ電流勾配が制御され、フリーホイールダイオードが遮断状態にあるフェイズＢ中に、コレクタ・エミッタ電圧勾配が制御されるように、さらに電力半導体スイッチの少なくとも１つの一次状態変数に対して、少なくとも１つの実際値が算定されるか又は概算され、ゲートドライバに帰還され、状態変数のこの実際値と１つの目標値とが、制御端子に対して制御信号を生成するための入力値として使用される。両勾配は、制御回路の直接的な制御値でもよいし又は別の制御値によって間接的に制御されてもよい。一次状態変数は、特に電力回路内の電力半導体スイッチの電気負荷及び／又は熱負荷の状態を示すために使用される。この一次状態変数は、例えばコレクタ電圧、コレクタ電流又はこれらの値の勾配でもよい。この場合、複数の状態変数から導き出された値自体が、再び状態変数とみなされる。
【０００９】
電力半導体スイッチのｄｉＣ／ｄｔ制御とｄｖＣＥ／ｄｔ制御とを区別する直列なフリーホイールダイオードの蓄積状態に対する２フェイズモデルを本発明にしたがって使用することによって、電力半導体スイッチの非常に非線形な過渡状態の確実な制御が初めて実現可能である。この方法は、完全な又は部分的なターンオン過程に又はターンオフ過程に適用可能である。フェイズＡ内では、フリーホイールダイオードの蓄積状態と導電率とが、最適な速度で切り替えられ得、同時にコレクタ電流の過振動動作が、電力半導体スイッチのターンオン時に制限可能であるように、コレクタ電流ｉＣの主要遷移（Ｈａｕｐｔｔｒａｎｓｉｅｎｔｅ）がｄｉＣ／ｄｔ制御によって制御される。フェイズＢ内では、電力半導体スイッチが、最適な動特性によってオン又はオフされ得、同時にコレクタ電圧の過振動が、電力半導体スイッチのターンオフ時に制限可能であるように、コレクタ−エミッタ電圧ｖＣＥの主要遷移がｄｖＣＥ／ｄｔ制御によって制御される。両制御ループの制御されない遷移動作及びこれから生じる振動動作が効果的に阻止されるので、制御能力（Ｓｔｅｕｅｒｂａｒｋｅｉｔ）が遷移の間に常に維持されている。
【００１０】
第１の実施の形態では、フェイズが、電力半導体スイッチのターンオン時にＡ−Ｂの順序で進行し、又はターンオフ過程時にＢ−Ａの順序で進行する。この場合、電力半導体スイッチがそれぞれ、先頭のフェイズＡ０又はＢ０中に制御可能な状態で制御される、すなわち例えばフェイズＡ０内ではゲート−エミッタ電圧を閾値電圧ｖＴより高くすることによって、又はフェイズＢ０内ではゲート−エミッタ電圧を限界値ｖＴ＋ｉＣ／ｇｍ，ｇｍ＝電力半導体スイッチのトランスコンダクタンス、より低くすることによって制御される。
【００１１】
第２の実施の形態では、コレクタ電流勾配｜ｄｉＣ／ｄｔ｜がフェイズＡ内で、そしてコレクタ−エミッタ電圧勾配｜ｄｖＣＥ／ｄｔ｜がフェイズＢ内で量的に一時的に上昇し、これらのフェイズの終りに対して低下する。これによって、スイッチングの過渡過程が加速され得、スイッチング損失電力がさらに減少する。
【００１２】
第３の実施の形態では、電力半導体スイッチの少なくとも１つの二次状態変数、例えばゲート電圧、ゲート電流、その勾配又はコレクタ−エミッタの電圧勾配に対する制御方法の動特性と安定性を改善するため、実際値が、算定されるか又は概算され、ゲートドライバの増幅器の出力段に帰還される。１つの又は多数の増幅器の増幅段への帰還を伴うこのような包括的な状態制御によって、制御回路の共振周波数がシフトでき、振動が減衰され得、その結果、制御方法の周波数応答が適切に変更され得る。
【００１３】
第４の実施の形態では、少なくとも１つの一次状態変数及び／又は二次状態変数及び／又はこれから導き出された値に対する測定される実際値（測定値）及び／又は概算した実際値が算定される。この概算は、例えば複数の測定値を微分又は平均することによって、後の実際値の予測値を算定するための補外法によって、例えば既知の校正係数若しくは検定係数による間接的な測定値からの換算によって又はこれらの方法ステップを組合わせることによって実施され得る。例えば、コレクタ電流が、ゲート−エミッタ電圧から又はゲート電流若しくはエミッタのインダクタンスによる誘導電圧の時間積分から算出可能である。ゲート−エミッタ電圧は、ゲート電流の時間積分から算定され得る。
【００１４】
第５の実施の形態では、時間的に変化する目標値関数がプリセットされ、及び／又は、状態変数の実際値が、スイッチングの過渡過程の間に繰返し測定される。さらに、状態変数の目標値と実際値との間の算定した又は予測した制御偏差に基づいて、変更した目標値が、実際の又はその次のスイッチング過程の少なくとも１つのフェイズＡ，Ｂ，Ａ０，Ｂ０に対してプリセットされ得る。このようにして、制御方法が、高精度に実施され得、実際のシステム状態に適合され得る。
【００１５】
第６の実施の形態では、１つのコレクタ電圧ｖＣ、すなわち例えばコレクタ−エミッタ電圧ｖＣＥ又は近似的にコレクタ−ゲート電圧ｖＣＧが、特にただ１つの一次状態変数として選択される。特に、付随する電圧目標値関数ｖＣＥｒｅｆ（ｔ），ｖＣＧｒｅｆ（ｔ）内では、フェイズＡが、制御すべきコレクタ電流勾配ｄｉＣ／ｄｔに比例する振幅ステップによって実現され、フェイズＢが、制御すべきコレクタ−エミッタ電圧勾配ｄｖＣＥ／ｄｔをプリセットすることによって実現される。制御回路の優れた動特性と安定性が、このようなｖＣＥ制御によって比較的簡単な手段で実現され得る。さらに、このｖＣＥ制御は、直列接続された電力半導体スイッチの電圧を均一化するために特に適する。別形態は：フェイズＡに対するフェイズＢ内での平均した勾配及び／又は電圧目標値関数の全体の振幅変化の少なくとも１つの２倍値、負荷電流、コレクタ電流の時間変化の形態、フリーホイールダイオードの温度及び／又はフリーホイールダイオードの電流若しくは電圧の大まかな動作の関数としてのフェイズＡ内の振幅変化の適合、スイッチング過程を短縮するフェイズＡ内の多数の振幅ステップ、必要なゲート電流を制限するフェイズＢ内の異なるコレクタ−エミッタの電圧勾配、電圧目標値関数の先行する小さい振幅ステップをプリセットすることによってフェイズＡ０を実行すること、ターンオン及び／又はターンオフ時の実際値の帰還で制御された適合性のある目標値の変更によって若しくは場合によっては目標値の一定の変更によって改善変更した電圧目標値関数をフェイズＡ内で決定すること、少なくともコレクタ電圧とコレクタ電圧勾配とに対する制御偏差を算定すること、及び制御信号を生成する最大制御偏差を使用することに関する。
【００１６】
第７の実施の形態では、フェイズＡとフェイズＢとの間の引継時点が、特に測定された又は概算された状態変数に対する主基準値を変更するためのこの主基準値及び／又は追加の基準値によって検出される。
【００１７】
第８の実施の形態では、制御方法の制御パラメータ、例えば制御増幅率、制御信号に対する制限、帰還係数又は帰還関数が、状態変数の測定値又は近似値に基づいて及び／又は予測した理想的な制御信号に基づいて不連続なステップで又は連続的に適合される。例えば、制御増幅率及び／又は制御信号に対する制限が、フェイズＡ０又はフェイズＢ０内で大きく選択され、場合によってはフェイズＡ０又はフェイズＢ０内で最大に選択され、フェイズＡとフェイズＢとの間の移行時に、すなわち大きいコレクタ−エミッタ電圧及び大きいコレクタ電流時に低下する。すなわち、制御増幅率を適合することによって、ターンオフされた状態中に減少したトランスコンダクタンスが校正され、電力半導体スイッチの上昇したゲート−コレクタ容量又はミラー容量が、ターンオンされた状態中に校正される。そして、制御回路の動特性と精度が、スイッチの過渡過程の間の制御増幅率の低下によって最適化される。この場合、特に制御増幅関数は、制御増幅率が大きいときはステップ状に変更され、制御増幅率が小さいときは比較的連続的に変更される。非線形な制御回路の固有振動に起因した制御信号中の振動が、この制御信号に対する上限と下限を同時に適合することによって制限される。これによって、この制御方法の信頼性がさらに高まる。予測した理想的な制御信号としては、ゲート電流の値の経時変化が、フェイズＡ内ではｔＡ−０．５に比例するとみなされ得、フェイズＢ内ではｔＢ２に比例するとみなされ得る。この場合、ｔＡ，ｔＢ＝フェイズＡ，Ｂに対する時間変数である。
【００１８】
第９の実施の形態では、一次状態変数の実際値が、パルス化された制御信号又は制御信号によって上の目標値関数と下の目標値関数とでプリセットされた許容範囲内に保持される。特にフェイズＡ後のターンオフ過程では、フェイズＣが進行する。このフェイズＣ内では、コレクタ電圧がプリセット可能な最小値に低下するまで、コレクタ電圧がプリセット可能な最大値より上に上昇するごとに、半導体スイッチがパルス化されたゲート電流によって一時的に部分的にオンされる。
【００１９】
第１０の実施の形態では、少なくともｎ−１個のスイッチがｖＣＥ制御されることによって、ｖＣＥ制御が、ｉ＝１．．．ｎ個の電力半導体スイッチから成る直列回路のターンオン過程又はターンオフ過程に使用される。全ての電力半導体スイッチを制御可能領域内に持っていくため、ターンオン過程では、フェイズＡ０が、各スイッチに対して個別に、特に非同期に開始され得る。フェイズＡ内では、コレクタ電流勾配の急勾配な初期上昇を得るため、直列回路の寄生インダクタンスに対して誘導された全電圧降下の大部分が、個々の電力半導体スイッチに割当てられ得る。その代わりに、コレクタ電流勾配ｄｉＣ／ｄｔ及び／又はコレクタ電流ｉＣの実際値が限界値を超えたことが検出されることによって、フェイズＡに対する複数のターンオン時点をほぼ同期させてもよい。各々の場合において、フェイズＡとフェイズＢとの間のほぼ共通の１つの引継時点が、ｖＣＥ制御によって全ての電力半導体スイッチに対して保証される。
【００２０】
第１１の実施の形態では、直列な複数の電力半導体スイッチとこれらの電力半導体スイッチに対して並列な複数のフリーホイールダイオードとを有するインバータ内で、第１ブリッジアームのターンオンの過渡過程が本発明にしたがって制御される一方で、フリーホイールダイオードのアノード−カソード電圧及び／又は損失電力が均一化されるように、フリーホイールダイオードのターンオフ過渡過程が、第２ブリッジアーム内で並列な電力半導体スイッチの部分的なオンによって制御される。
【００２１】
第２の側面では、本発明は、本発明の方法を実施するために構成されているゲートドライバに関する。このようなゲートドライバは、電力半導体スイッチの少なくとも１つの一次状態変数に対する測定手段及び評価手段、目標値発生器、実際値−目標値比較ユニット及び制御端子に対して制御信号を生成するための増幅器又は電力半導体スイッチのゲートを有する。この場合、目標値発生器は、第１目標値を生成する第１発生器を有する。電力半導体スイッチのコレクタ電流勾配ｄｉＣ／ｄｔを制御する制御信号が、フェイズＡ内でこの第１目標値によって適合される。このフェイズＡ内では、電力半導体スイッチに対して直列なフリーホイールダイオードが導通状態にある。この場合、目標値発生器は、第２目標値を生成する第２発生器をさらに有する。電力半導体スイッチのコレクタ−エミッタ電圧勾配ｄｖＣＥ／ｄｔを制御する制御信号が、フェイズＢ内でこの第２目標値によって適合される。このフェイズＢ内では、フリーホイールダイオードが遮断状態にある。
【００２２】
第１の実施の形態では、測定手段と評価手段が、信号検出部、コレクタ電圧に対する実際値発生器及び電力半導体スイッチのコレクタ電圧勾配を有する。さらに、コレクタ電圧の振幅変化を生成する第１発生器及びコレクタ電圧勾配を生成する第２発生器が構成されている。特に、目標値発生器は、共通のプリセット可能な１つの電圧目標値関数から全ての目標値を算定する手段を有する。
【００２３】
第２の実施の形態では、実際値発生器は、実際値から勾配を生成する微分ユニット、及び実際値と実際値の勾配とを重み付けして加算する加算ユニットを有する。その代わりに、実際値発生器及び目標値発生器が、コレクタ電圧とコレクタ電圧勾配の規格化された制御偏差の最大値を算定する極値発生器を有する。
【００２４】
第３の実施の形態では、フェイズＡとフェイズＢとの間の引継時点を算定するゲートドライバが検出手段を有する。この検出手段は、特に信号検出部及び主基準値用の閾値スイッチを有する計算ユニット並びに選択的に追加の基準値用の発生器及び信頼性ユニットを有する。
【００２５】
第４の実施の形態では、ゲートドライバが、少なくとも１つの二次状態変数の実際値を増幅器の出力段に帰還させる信号検出部をさらに有する。
【００２６】
第５の実施の形態では、ゲートドライバが、制御パラメータ、例えば制御増幅率、制御信号用の上限若しくは下限、帰還係数、又は一次状態変数及び／若しくは二次状態変数の信号検出部用の帰還関数を適合するための手段を有する。特に、これらの手段は、フェイズＡ内ではｔＡ−０．５に比例し、フェイズＢ内ではｔＢ２に比例したゲート電流値の近似的な制御のために決められていて、そしてフェイズＡとフェイズＢとの引継時点の領域内では最小値による制御のために決められている。
【００２７】
第６の実施の形態では、増幅器が、ゲート電流制御信号用の電流増幅器である。この増幅器は、多数の出力段を有する。
【００２８】
第７の実施の形態では、ゲートドライバが、電力半導体スイッチの制御端子又はゲート用の制御信号を生成する少なくとも１つの出力段を有する増幅器を備える。この場合、出力段は、制御偏差が僅かで制御の安定性が大きい小さいゲート電流を生成する線形に制御可能な少なくとも１つの第１電流源、及び大きい制御動特性を呈する大きいゲート電流を生成するための並列接続可能で非線形な又はステップ状に制御可能な少なくとも１つの第２電流源を有する。電力半導体スイッチの制御端子に対しては、大きいゲート電流がスイッチング過程の開始と終了に対して極めて短い上昇時間で任意に処理可能であり、弱いゲート電流がフェイズＡとフェイズＢとの移行時の中央の領域内で精確な制御能力で処理可能であることが、この電流源の構成によって可能である。
【００２９】
これに続く第８の実施の形態では、第１の電流源又は第２の電流源が、論理的な及び／又は物理的な多数の第１部分又は第２部分に分割されている。さらに、ゲートドライバは、第１電流源及び／若しくは第２電流源並びに／又は第１電流源及び／若しくは第２電流源の複数の部分を作動させる構造制御部を有する。特に、（ｉ）第２部分がスイッチング過程の第１フェイズＢ又はＡの進行中に連続してオフ可能であり、このとき第１部分が連続して降下するように制御可能であり及び／又はオフ可能であるように、及び、第１部分がスイッチング過程のフェイズＢ又はＡの進行中に連続して上昇するように制御可能であり、このとき第２部分が連続してオン可能であるように、この構造制御部は構成されている。さらにフェイズＡ０，Ｂ０内では、全ての部分が作動可能である。パルス化されたゲート電流が第２の部分及び／又は第１の部分をオン・オフさせることによって生成可能であるように、構造制御部を構成してもよい。
【００３０】
第９の実施の形態では、第１電流源が、複数のトランジスタの電流ミラー配置による線形なカスケードを有する。さらに、第２電流源は、複数のトランジスタの電流ミラー配置を有する。この場合、この電流ミラー配置の出力トランジスタのゲートが、２つの電位間で切替え可能である。さらに、これらの電流源を高速に制御する実際値−目標値比較ユニットが、複数のトランジスタのミラー配置を有し、特に多数の電流ミラー配置の第３部分に分割されている。
【００３１】
さらに、本発明は、電力半導体スイッチ又は本発明にしたがって構成された少なくとも１つのゲートドライバを有する電力半導体スイッチの配置に関する。電力半導体スイッチとしては、ＩＧＢＴ，ＭＯＳＦＥＴ及び／又はＢＪＴが適する。
この配置は、直列回路、並列回路、複数の並列回路から成る直列回路、特に牽引、高電圧直流伝達部、ラジオ放送局、誘導加熱又は誘導溶接用のインバータでもよい。
本発明のその他の構成、利点及び用途は、従属請求項及び図面に基づく以下の説明に記載されている。
【００３２】
発明の詳細な説明
図１は、電力半導体スイッチＳ１、模範的には電力回路をスイッチングするＩＧＢＴモジュールを示す。この電力回路２は、直流電圧源ＶＤＣ及び負荷電流ｉＬとインダクタンスＬＳに対する電流源によって構成されている。フリーホイールダイオードＤＳが、電力半導体スイッチＳ１に対して直列に存在する。電力区間であるコレクタＣ−エミッタＥを制御するため、ゲート電流が、ゲートドライバＧＴによってスイッチＳ１の制御端子Ｇに供給される。スイッチＳ１の内部構造に対する簡略化したこのモデルは、ゲートインダクタンスＬｇ、ゲート抵抗Ｒｇ及び補助ゲートｇ、コレクタインダクタンスＬＣ及び補助コレクタＣ、補助コレクタ−補助ゲート又はミラー容量Ｃμ、エミッタインダクタンスＬｅ及び補助エミッタｅ並びに補助ゲート−補助エミッタ容量Ｃπを有する。電圧は、一般に基準点の記号を表示することによって示されている。電圧ＶＣＥ、Ｖｃｅ、ＶＣＧ、Ｖｃｇ又は例えばＶＣｅ、ＶｃＥ、ＶＣｇ、ＶｃＧもコレクタ電圧ＶＣとして纏めて記すことができ、そしてＶＧＥ、Ｖｇｅ、又は例えばＶＧｅ、ＶｇＥもゲート電圧ＶＧとして纏めて記すことができる。ＶＬｅは、エミッタインダクタンスＬｅによる誘導電圧である。コレクタ電流ｉＣには、ｉＣ＝ｇｍ＊Ｖｇｅの関係がある。この場合、ｇｍ＝スイッチＳ１のトランスコンダクタンス。
【００３３】
図２は、スイッチＳ１のターンオン過程とターンオフ過程に対する本発明の２フェイズ制御の例を示す。ターンオン時には、ステップΔＶＣＥ、１０４又は目標値ＶＣＥｒｅｆに対する多少の急斜面１０２又はコレクタ−エミッタ電圧ＶＣＥに対する目標値関数ＶＣＥｒｅｆ（ｔ）が、フェイズＡ中にプリセットされる。近似的に導き出すことが可能な方程式
ΔＶＣＥ＝ＶＤＣ−ＶＣＥ≒ＬＳ＊ｄｉＣ／ｄｔ                          （Ｇ１）に基づいて、コレクタ電流勾配ｄｉＣ／ｄｔが、振幅の変化ΔＶＣＥに比例するインダクタンスＬＳによって誘導される。すなわち、フェイズＡ中にフリーホイールダイオードＤＳの追い出し動作（Ａｕｓｒａｅｍｖｅｒｈａｌｔｅｎ）によって引き起こされた電力端子Ｃ，Ｅ間の電流勾配ｄｉＣ／ｄｔが、電力端子Ｃ，Ｅ間の電圧ＶＣＥによって間接的に制御される。ダイオードＤＳの「逆回復」動作が、フェイズＡの終りにコレクタ電流の遷移の自己パシベーション（Ｓｅｌｂｓｔ  Ｐａｓｓｉｖｉｅｒｕｎｇ）をもたらす。蓄積キャリヤがダイオードＤＳの境界領域（Ｒａｎｄｚｏｎｅｎ）から追い出されていると、このダイオードＤＳは、遮断電圧（Ｓｐｅｒｒｓｐａｎｎｕｎｇ）を形成でき、ΔＶＣＥが上昇し、そしてコレクタ−エミッタ電圧ＶＣＥが閾値ＶＣＥｒｅｆの下に降下する。
次いで、フェイズＢが開始される。コレクタ−エミッタ電圧ｄｖＣＥ／ｄｔの勾配が、フェイズＢ中に目標値ｄｖＣｒｅｆ／ｄｔ又は目標値関数ｄｖＣｒｅｆ（ｔ）／ｄｔをプリセットすることによって制御される。このターンオフ時には、まずフェイズＢが同様に実行され、次いでフェイズＡが同様に実行される。
【００３４】
コレクタ電流ｄｉＣ／ｄｔとコレクタ−エミッタ電圧ｄｖＣＥ／ｄｔとの勾配に対しては、完全に独立した目標値ｄｉＣｒｅｆ／ｄｔ，ｄｖＣＥｒｅｆ／ｄｔ又は目標値関数ｄｉＣｒｅｆ（ｔ）／ｄｔ，ｄｖＣＥｒｅｆ（ｔ）／ｄｔを設けてもよい。各場合では、これらの勾配は、ゲートＧに対する操作変数によって間接的にだけ制御され得る。ゲート電流ｉＧ又はゲート電圧ｖＧが、操作変数として適する。制御回路への帰還のためには、ｉＧ若しくはｖＧ又はｉＧ若しくはｖＧに対する近似値が使用可能である。この場合、この近似値は、例えばｉＧ，ｖＧの時間に依存する値やスイッチＳ１のその他の状態変数の微分、積分、短時間の平均化、評価等によって得ることができる。さらにスイッチング過程に対する本発明の２フェイズモデルでは、一次状態変数、特にコレクタ電圧ｖｃ、コレクタ電流ｉｃ又は例えば勾配のようなこれらから導き出された値の少なくとも１つの実際値が、算定又は概算され、ゲートドライバＧＴに入力されることによって、閉ループの制御回路が実現される。（制御値，“ｐｌａｎｔ  ｏｕｔｐｕｔ”，“ｏｕｔｐｕｔ”，又は“ｐｒｏｃｅｓｓ  ｖａｒｉａｂｌｅ”とも呼ばれる）実際値と（案内値又は“ｒｅｆｅｒｅｎｃｅ  ｖａｒｉａｂｌｅ”とも呼ばれる）目標値との制御偏差から、（“ｐｌａｎｔ  Ｉｎｐｕｔ”又は“ｍａｎｉｐｕｌａｔｅｄ  ｖａｒｉａｂｌｅ”とも呼ばれる）操作変数が決定される。
【００３５】
図３は、ターンオン過程に対してフェイズＡ，Ｂを実現するために実際に必要なゲート電流ｉＧ（ｔ）を示す。上には、コレクタ−エミッタ電圧値関数ｖＣＥｒｅｆ（ｔ）、コレクタ−エミッタ電圧値関数ｖＣＥ（ｔ）及びコレクタ電流値関数ｉＣ（ｔ）が示されている。そして下には、ゲート電流ｉＧ（ｔ）及びエミッタ誘導電圧ｖＬｅ（ｔ）のコレクタ電流勾配に比例する実際値関数が示されている。この場合、ＩＧＢＴスイッチＳ１の簡略化した動作モデルでは、トランスコンダクタンスｇｍの非線形が、ゲート−エミッタ電圧ｖｇｅの関数として、ミラー容量Ｃμが、ゲート−エミッタ電圧ｖＣＥの関数として方程式
ｇｍ＝ｄｉＣ／ｄｖｇｅ≒Ｔ＊（ｖｇｅ−ｖＴ）このとき、ｖｃｅ＞ｖｇｅ−ｖＴ
（Ｇ２）  Ｃμ＝ｋｏｎｓｔ＊ＶＣＥ−０．５                                      （Ｇ３）によって近似されている。この場合、Ｔ＝トランスコンダクタンスパラメータ、ｖＴ＝ＩＧＢＴ  Ｓ１の制御能力のゲート閾値電圧、ｋｏｎｓｔ＝定数である。トランスコンダクタンスｇｍは、ｖｇｅ−ｖＴのより大きい値（例えば、数ボルト）に対してはｖｇｅ−ｖＴによって準線形に変化する。
【００３６】
まず初めに、ゲート電流ｉＧが、コレクタ電圧ステップΔｖＣＥをプリセットすることによって最大に制御される。ＩＧＢＴ  Ｓ１が制御可能になると、ｖＣＥ（ｔ）が降下し始めかつｉＣ（ｔ）が上昇し始めることによって、フェイズＡが開始される。フェイズＡの開始は、エミッタ誘導電圧ｖＬｅ（ｔ）の量的な増加に基づいてとりわけ簡単に検出可能である。制御偏差ｖＣＥ（ｔ）−ｖＣＥｒｅｆ（ｔ）が小さくなると、ゲート電流ｉＧ（ｔ）が小さくなるように制御される。理想的な電流が、フェイズＡ中に量的にｔＡ−０．５にほぼ比例して減少することが分かる。この場合、ｔＡ＝フェイズＡに対する時間変数であり、フェイズＡの開始時にほぼｔＡ＝０に設定され得る。フェイズＡとフェイズＢとの引継時点ｔ１の領域２００が、コレクタ電流ｉＣ（ｔ）の最大値の近くに存在する。フリーダイオードＤＳの境界領域が十分空になっているので、コレクタ電流勾配ｄｉＣ／ｄｔが、そこではもはや維持できなくなる。電圧勾配の制御が開始され、エミッタ誘導電圧ｖＬｅ（ｔ）が量的に減少し、そしてゲート電流｜ｉＧ｜が最小値によって制御される。再上昇は、理想的にはｔＢ２にほぼ比例して実行される。この場合、ｔＢ＝フェイズＢに対する時間変数であり、フェイズＢの開始時にほぼｔＢ＝０に設定され得る。ゲート電流ｉＧ（ｔ）の実際の変化では、一次状態変数（例えば、ｉＣ（ｔ））の実際に帰還された変化が原因で、又は制御動特性が原因で、多少大きい偏移が発生しうる。
【００３７】
すなわち、特に電力半導体スイッチＳ１の非常に非線形なトランスコンダクタンスｇｍ及びミラー容量Ｃμ並びにフリーホイールダイオードＤＳの境界領域の非常に非線形な放電動作を考慮した電力半導体スイッチＳ１のターンオン及びターンオフの完全な制御が、本発明によって初めて実現されている。この２フェイズ制御では、コレクタ電流ｉＣ（ｔ）の主要遷移（Ｈａｕｐｔｔｒａｎｓｉｅｎｔｅ）が、フェイズＡ中に制御値としてのｄｉＣ／ｄｔによって制御され、コレクタ電圧ｖＣ（ｔ）の主要な遷移が、フェイズＢ中に制御値としてのｄｖＣＥ／ｄｔによって制御される。
【００３８】
図４は、図２、３のｖＣＥ制御の場合に制御の遷移動作を制御する簡単は装置を示す。振幅変化ΔｖＣＥとコレクタ電圧ｖＣの電圧勾配ｄｖＣＥ／ｄｔとに対する実際値が、抵抗及びコンデンサＲｆｂ，Ｃｆｂ，Ｃｆｂ′によって減結合され、差動ユニット６内で付随する目標値ΔｖＣＥｒｅｆ及びｄｖＣＥｒｅｆ／ｄｔと比較される。その制御偏差が規格化され、量的により大きく規格化された制御偏差が、ゲート電流ｉＧを生成する入力値として最大値発生器１２からスイッチング指示部８に依存して電流増幅器７に入力される。明らかに、最小値発生器が、最大値発生器１２に等価である。量的により大きい逆符号のスイッチング指示電圧８を有する制御偏差の和が、この最小値発生器１２の複数の入力部にそれぞれ入力する。この意味では、１２は、極値発生器を一般に示す。フェイズＡでは振幅ステップΔｖＣＥｒｅｆをプリセットすることによって、制御偏差ΔｖＣＥ−ΔｖＣＥｒｅｆが支配し、フェイズＢ中では実際値よりも急峻であるコレクタ電圧勾配ｄｖＣＥｒｅｆ／ｄｔ又は対応するコレクタ電圧ステップをプリセットすることによって、制御偏差ｄｖＣＥ−ｄｖＣＥｒｅｆ／ｄｔが支配するので、所望の値が常にこのようにして制御され、フェイズＡとフェイズＢとの間の制御された遷移が保証される。
【００３９】
コレクタ電圧ｖＣＥとコレクタ電圧勾配ｄｖＣＥ／ｄｔとを帰還させるとりわけ簡単な制御回路は、最大値発生器１２による代わりに数値を決定する加算によっても実現され得る。このとき、組み合わされた状態変数の実際値ｘｍ（ｔ）及び目標値ｘｒｅｆ（ｔ）並びにゲート電流ｉＧに対しては、方程式
ｘｍ（ｔ）＝ｃ１＊ｖＣＥ（ｔ）＋ｃ２＊ｄｖＣＥ（ｔ）／ｄｔ            （Ｇ４）
ｘｒｅｆ（ｔ）＝ｃ１＊ｖＣＥｒｅｆ（ｔ）＋ｃ２＊ｄｖＣＥｒｅｆ（ｔ）／ｄｔ
（Ｇ５）
ｉＧ（ｔ）＝ｋｐ＊（ｘｍ（ｔ）−ｘｒｅｆ（ｔ））                      （Ｇ６）
この場合、ｋｐ＝制御増幅率である。もう１つの実施形では、帰還係数ｃ１が零に設定され得る。その結果、コレクタ電圧勾配ｄｖＣＥ／ｄｔが直接制御される。これによって、電力回路内の構成要素が節減され得る。この構成の安定性を改良するため、追加の積分器が制御回路内で使用され得る。動特性を改良するため、積分が、スイッチング過程の間、フェイズＡ０とＢ０中に阻止されるか又は制限されなければならない。
【００４０】
本発明の制御方法では、フェイズＡ，Ｂの引継時点ｔ１，ｔ２がさらに決定され得る。この目的のために、特に主基準値と場合によってはこの主基準値を変更するための追加の基準値とが、検出され、第２のフェイズＢを能動的に開始するためにターンオン過程で使用される。主基準値としては、例えば以下の１つ又は多数の不等式が適する：
｜ＶＡＫ｜＞εＡＫ、この場合、ＶＡＫ＝フリーホイールダイオードＤＳによる電圧であり、εＡＫ＝プリセット可能な第１閾値である；
｜ｄｉ／ｄｔ｜＜εｄｉＣ、特に｜ＶＬｅ｜／Ｌｅ＜εｄｉＣ、この場合、εｄｉＣ＝プリセット可能な第２閾値である。この場合、（例えば、図９中の振動によって）特にこの主基準値をその次に違反したときでも、引継時点ｔ１，ｔ２の検出が取り消されない；
｜ΔｖＣ｜＞εｖＣ、この場合、εｖＣＥ＝プリセット可能な第３閾値である；
｜ｄｖＣ／ｄｔ｜＞εｄｖＣ、この場合、εｄｖＣＥ＝プリセット可能な第４閾値である；
｜ｉＧ｜＜εｉＧ、この場合、εｉＧ＝プリセット可能な第５閾値である；
｜ｄｖＧ／ｄｔ｜＞εｄｖＧ、この場合、ｄｖＧ／ｄｔ＝ゲート電圧の勾配であり、εｄｖＧ＝プリセット可能な第６閾値である；
｜ｖＧ｜＜｜ｖＧｍａｘ｜＊εｖＧｍａｘ、この場合、ｖＧｍａｘ＝ゲート電圧の最大値であり、εｖＧｍａｘ＝プリセット可能な第７閾値である；
及び／又は
ｔ１＞ｔＭ又はｔ２＞ｔＭ、この場合、ｔＭ＝スイッチング過程の開始以降の最大期間及び／又は
特に｜ΔｖＣ｜＞εｖＣ＊ε１，ε１＜１が成立するときには、状態変数ｖＣ，ｄｖＣ／ｄｔ，ｉＣ，ｄｉＣ／ｄｔ，ｉＧ，ｖＧ，ｄｉＧ／ｄｔ，ｄｖＧ／ｄｔの検出可能な変化以降の最大期間である。
【００４１】
フリーホイールダイオードＤＳによる電圧ＶＡＫの算定又は概算が、方程式ＶＡＫ＝−δｖＣＥ＋ＶＡＫｆ＋Ｋ＊ＶＬｅにしたがって可能である。この場合、ＶＬｅ及びフリーホイールダイオードＤＳの順方向電圧ＶＡＫｆが、フェイズＡの最初にあるフェイズＡ０中に測定されるか又は評価される。δｖＣＥは、フェイズＡ０に対するフェイズＡ内のコレクタ−エミッタ電圧の振幅変化を示す。Ｋは、比例定数を示す。特に、Ｋ＝−（Ｌσ・−ＬＣ）／Ｌｅが成立する。この場合、Ｌσ・＝ＬＣ＋Ｌｅ＋ＬＳは、電力回路２の総インダクタンスであり、ＬＣは、コレクタのインダクタンスであり、又は、Ｋは、ＶＡＫ（例えば、０Ｖ＜ＶＡＫ＜４Ｖ）に対する評価値にしたがってプリセット可能な比例定数である。
【００４２】
追加の基準値としては、１つ又は多数の以下の不等式が適する：
｜ｖＧ｜＞εｖＧ，εｖＧ＞ｖＴ、この場合、εｖＧ＝プリセット可能な第８閾値である；
｜ｉＣ｜＞εｉＣ、この場合、εｉＣ＝プリセット可能な第９閾値である；
ｔ１＞ｔｍ又はｔ２＞ｔｍ、この場合、ｔｍ＝スイッチング過程の開始以降の最小期間である。
【００４３】
有益的には、引継時点が、１０％、特に４％、特に好ましくは２％より良好な精度でフェイズＡの期間に対して検出される。
【００４４】
図５は、ゲート電流ｉＧの関数としてのコレクタ電流遷移の制御能力を獲得するためのフェイズＡ０が、電圧の目標値関数ｖＣＥｒｅｆ（ｔ）の小さい振幅ステップ１０１によって実行され得ることをターンオン過程に対して示す。さらに、大きい振幅ステップ１０３がまず最初にプリセットされ、そして逆に指向された振幅ステップ１０５がフェイズＡの進行中にｖＣＥｒｅｆ（ｔ）内でプリセットされることによって、フェイズＡが加速され得る。全く同様に、フェイズＢ内では、傾きの増した電圧勾配１０６又は最大電圧勾配１０６が進行され得、制限された電圧勾配１０７が、フェイズＢの終りに進行され得る。一般に、電圧の目標値関数ｖＣＥｒｅｆ（ｔ），ｖＣＧｒｅｆ（ｔ）の時間依存性が、部分的な一次関数又は台形状の関数によって最も簡単にプリセットされる。コレクタ−エミッタの電圧勾配ｄｖＣＥ／ｄｔの制御可能性、すなわちゲート電圧ｖＧＥ＜ｖＴ＋ｉＣ／ｇｍ，ｖＴ＝閾値電圧が、その次に続くターンオフ過程のフェイズＢ内でゲート電流ｉＧによって保証されるように、引続きフェイズＢに対して、ゲート電流ｉＧ（ｔ）がフェイズＢ０内で制御され得る。
【００４５】
目標値関数ｖＣＥｒｅｆ（ｔ）の変更に関する例が、図６中のターンオンに関して及び図２中のターンオフに関して示されている。ターンオン（図６）時には、制御偏差ｖＣＥ（ｔ）−ｖＣＥｒｅｆ（ｔ）が、検出され、変更された電圧の目標値関数ｖＣｒｅｆ’（ｔ）＝ｖＣｒｅｆ（ｔ）＋ΔΔｖＣＥをプリセットすることによって、ここではすなわち付加的な小さい振幅ステップΔΔｖＣＥによって校正され得る。制御偏差を検出するため、コレクタ電流勾配ｄｉＣ／ｄｔの実際値が、例えば少なくとも２つの時点ｔ１０，ｔ１１に対するコレクタ電流ｉＣを測定することによって算定され、目標値ｄｉｃｒｅｆ／ｄｔと比較され得る。ターンオフ（図２）時には、１０９が、ｖＣＥに対する到達すべき一定の目標値を示す。ＬＳの誘導電圧を制御するためには、電圧値１０８が一定の目標値１０９よりも常に大きくあるように、振幅ステップΔｖＣＥ，１０４がフェイズＡ内でプリセットされる必要がある。さらに、校正値ΔΔｖＣＥ，１０８だけ低くした振幅ステップΔｖＣＥ，１０４が、変更した目標値ｖＣＥｒｅｆとしてプリセットされることによって、コレクタ−エミッタ電圧ｖＣＥの過振動が回避され得る。これによって、特に電圧値１０８が、一定の目標値１０９の下に存在させることができる。
【００４６】
図７は、一次状態変数としてのコレクタ電圧ｖＣに基づく許容帯域制御を示す。この場合、許容帯域が、最大値ｖＣｍａｘとｖＣｍｉｎをｖＣに対してプリセットすることによってプリセットされ、ｖＣの実際値が、特にパルス化された制御信号ｉＧ，ｖＧによって許容帯域ｖＣｍａｘ，ｖＣｍｉｎ内に保持される。特に、ゲート電圧パルスｖＧ＞ｖＴが、正の電流パルスｉＧ（ｔ）とその次に続く遅延された負の電流パルスｉＧ（ｔ）とによって生成される。コレクタ電圧ｖＣが許容帯域ｖＣｍａｘ，ｖＣｍｉｎ内のプリセット可能な値に低下するように、ゲート電圧パルスｖＧ＞ｖＴの期間が、この負の電流パルスｉＧ（ｔ）の遅延によって適合される。
【００４７】
図８，９は、模範的な２つの電力半導体スイッチＳ１，Ｓ２を有する直列回路内のｖＣＥ制御の好適な用途を示す。この場合、コレクタ電圧ｖＣ１，ｖＣ２、特にｖＣＥ１，ｖＣＥ２が、各電力半導体スイッチＳ１，Ｓ２によって上述したように制御される。フェイズ０Ａの同期は不要である。図８中に示したように、直列回路の寄生インダクタンスに対して誘導された総電圧降下ΔｖＣＥ１＋ΔｖＣＥ２の大部分を個々の電力半導体スイッチＳ２に割当てるため、時間遅延Δｔ及び／又は異なる基準電圧ステップΔｖＣＥ１＞ΔｖＣＥ２が設定され得る。これによって、コレクタ電流遷移ｉＣ（ｔ）の精確に規定された急激な初期上昇が発生する。それ以外の電力半導体スイッチＳ２が、時間遅延Δｔ後にスイッチオンされる。これによって、コレクタ電流の勾配ｄｉｃ／ｄｔが上昇する。時点と振幅とに関して個別にプリセット可能な基準電圧ステップΔｖＣＥ１，ΔｖＣＥ２によって、熱的な損失電力の所望の分散又は均一化が、電力半導体スイッチＳ１，Ｓ２に対しても実現され得る。
【００４８】
図９は、フェイズＡ又は場合によってはフェイズＡ０の非同期な開始後に複数の位相Ａを同期させる例を示す。ｖＣＥの制御に必要なゲート電流の変化ｉＧ２（ｔ），ｉＧ２（ｔ）が、フェイズＢの開始まで示されている。まず最初に、時間遅延した電圧ステップΔｖＣＥ２によって制御された電力半導体スイッチＳ２のコレクタ電圧ｖＣＥ２（ｔ）が過度に上昇する。全ての制御偏差が減少するか、又は、制御が全ての電力半導体スイッチＳ１，Ｓ２に対して可能になると、コレクタ電流ｉＣ（ｔ）が上昇し始め、フェイズＡが、さらなる同期経費なしに全ての電力半導体スイッチＳ１，Ｓ２に対して開始される。コレクタ電流ｉＣ又はコレクタ電流勾配ｄｉＣ／ｄｔがプリセット可能な閾値を超えると、最初のフェイズＡ０の場合には、フェイズＡが全ての電力半導体スイッチＳ１に対して能動的に共通に開始され得る。コレクタ電流ｉＣは、例えばエミッタインダクタンスＬｅによる誘導電圧ｖＬｅの時間積分から算定可能である。コレクタ電流勾配は、例えばコレクタ電流ｉＣが異なる時点ｔ１２，ｔ１３に対して測定され、その勾配ｄｔＣ／ｄｔが算定されることによって算定される。
【００４９】
図１０は、電力半導体スイッチＳ１，Ｓ２及び並列ダイオードＤＰ３，ＤＰ４を有する第１ブリッジアーム並びに個別スイッチＳ１を１つだけ有する簡単に示されている第２ブリッジアームをインバータのハーフブリッジに対して示す。本発明の制御方法がＳ１に使用される。特に、ｖＣＥ制御がターンオン過程に使用される。
さらに、少なくとも１つのフリーホイールダイオードＤＰ４が、過度に上昇したアノード・カソード電圧勾配ｄｖＡＫ４／ｄｔによって確認され、付随する並列な電力半導体スイッチＳ４が、少なくとも１回の制御動作によって制御方法に依存して一時的に及び／又は部分的にオンされることによって、第２ブリッジアームの同時のターンオフ過程では、この第２ブリッジアームのフリーホイールダイオードＤＰ３，ＤＰ４のアノード・カソード電圧ＶＡＫ３、ＶＡＫ４及び／又は損失電力の少なくとも一部が制限され、特に均一化され得る。図１０では、ｖＣ３＝ｖＡＫ３、ｖＣ３＝ｖＡＫ３及びｖＣ＝ｖＣ３＋ｖＡＫ３が成立する。特に、フェイズＢがこの制御方法中に検出されると、制御動作が開始される。第２ブリッジアーム内の付随する電力半導体スイッチＳ４のコレクタ電圧勾配｜ｄｖＣ４／ｄｔ｜の値が閾値εｄｖを超えないように、制御信号ｉＧ，ｖＧも、この制御動作時にプリセットされ得る。好ましくは、Ｎ＝第１ブリッジアームのコレクタ電圧勾配｜ｄｖＣ／ｄｔ｜の期待値の値、ｎ＝第２ブリッジアームのフリーホイールダイオードＤＰ３、ＤＰ４の数及びＥ＝（ｄｖＣ／ｄｔ−ｄｖＣｒｅｆ／ｄｔ）／ｄｖＣｒｅｆ／ｄｔによるεｄｖ＝Ｎ／（ｎ＊（１＋Ｅ））が、制御動作の規格化された制御偏差に値する。１つのブリッジアーム内での電流の高い横軸成分を阻止するため、この制御動作は、第２ブリッジアームの全てのフリーホイールダイオードＤＰ３，ＤＰ４で同時に使用されてはいけない。例えば、最も遅いダイオードＤＰ３に属する電力半導体スイッチＳ３の作動が阻止され得る。この最も遅いダイオードＤＰ３は、例えばターンオフ遷移のオフの直後の最も高いアノード・カソード電圧ＶＡＫ３つまり付随するスイッチＳ３のコレクタ・エミッタ電圧ｖＣＥ３で確認され得る。第２ブリッジアーム内の作動すべき電力半導体スイッチＳ４を迅速にターンオン可能にするために、この電力半導体スイッチＳ４のトランスコンダクタンスｇｍが零より大きく保持されることがさらに望ましい。
【００５０】
制御動作の大きな利点が、図１０の下の部分から分かる。スイッチＳ４が部分的にオンする。その結果、僅かなコレクタ校正電流ｉｋ４（ｔ）がＳ４によって流れる。これによって、Ｓ４のエミッタ電圧ｖＥ４が約１００Ｖだけ上昇し、同時に第２ブリッジアーム内のコレクタ電圧ｖＣが、均等に配分される。この例では、コレクタ校正電流ｉｋ３（ｔ）はＳ３によって零であり、付随するエミッタ電圧ｖＥ３は不変である。
【００５１】
図１１は、本発明の制御方法を実施するためのゲートドライバＧＴ用の例を示す。このゲートドライバＧＴは、信号検出部９、この信号検出部９に接続されている一次状態変数ｖＣ、ｄｖＣ／ｄｔ，ｉＣ，ｄｉＣ／ｄｔ用の実際値発生器３、目標値発生器４、実際値−目標値の比較ユニット６及びゲートＧ用の制御信号ｉＧ，ｖＧを生成するための増幅器７を有する。目標値発生器４は、フェイズＡ内でコレクタ電流勾配ｄｉＣ／ｄｔを制御する第１目標値ｖＣｒｅｆを生成するための第１発生器４、及びフェイズＢ内でコレクタ−エミッタ電圧勾配ｄｖＣＥ／ｄｔを制御する第２目標値ｄｖＣｒｅｆ／ｄｔを生成するための第２発生器を有する。以下に、好適な実施の形態を記す。
【００５２】
実際値発生器３は、実際値から勾配を形成する微分ユニット３１、及び実際値と実際値の勾配とを数値決定的に加算する加算ユニット３２を有する。その代わりに、実際値発生器３及び目標値発生器４は、フェイズＡ，Ｂに対する規格化された制御偏差の値の最大値を算定するための図４の極値発生器１２を有してもよい。
【００５３】
さらに、フェイズＡとフェイズＢとの間の引継時点ｔ１，ｔ２を検出するための手段５，１０を有してもよい。一般に、検出手段５，１０は、信号検出部１０及び計算ユニット５を有する。この場合、計算ユニット５は、主基準値用の閾値スイッチ５１及び選択的に追加の基準値用の発生器５２を有する。有効性確認ユニット５３内では、主基準値が、追加の基準値によって検査され、良好と判断されるか又は拒否される。５１ａ，５２ａは、主基準値及び追加の基準値用の信号線を示す。
【００５４】
図１２は、少なくとも１つの二次状態変数ｉＧ，ｖＧ，ｄｉＧ／ｄｔ，ｄｖＧ／ｄｔ，ｄｖＣ／ｄｔの実際値を増幅器７の少なくとも１つの出力段７ａ，７ｂに帰還させるための信号検出部９を有するゲートドライバＧＴを示す。模範的には、コレクタ−エミッタ電圧ｖＣＥ、コレクタ−エミッタの電圧勾配α３＊ｄｖＣＥ／ｄｔ、ゲート−エミッタ電圧ｖＧＥ、ゲート電流α１＊ｉＧ及び／又はゲート電流勾配α２＊ｄｉＧ／ｄｔに比例する信号が帰還される。この場合、α１，α２，α３は、比例定数である。この場合、（明細書の）その他の箇所及び特許請求の範囲中でも、電力半導体スイッチＳ１−Ｓ４のコレクタＣ、エミッタＥ又はゲートＧを示す値が、同時に補助コレクタｃ、補助エミッタｅ又は補助ゲートｇと一般的に解釈されてもよい。Ｃ７は、増幅器７の出力容量を示す。Ｒは、測定抵抗を示す。Ｌは、測定インダクタンスを示す。Ｃｆｂは、出力容量を示す。帰還係数ｃ１−ｃ５は、一次状態変数及び／又は二次状態変数ｖＣ，ｄｖＣ／ｄｔ，ｉＣ，ｄｉＣ／ｄｔ，ｉＧ，ｖＧ，ｄｉＧ／ｄｔ，ｄｖＧ／ｄｔの重み付けに使用される。これらの帰還係数ｃ１−ｃ５は、帰還関数ｆと交換してもよい。これらの実際値は、ユニット９１，９２，９３内で加算される。さらに、ゲートドライバＧＴは、制御信号ｉＧ，ｖＧに対する制御増幅率ｋｐ、上限ＳＭ又は下限Ｓｍを適合させるための手段を有し得る。
【００５５】
図１３は、既に説明した極値発生器１２と増幅器７の本発明の分割した出力段とを有するゲートドライバＧＴを示す。この増幅器７は、並列に接続された部分増幅器又は第１分割部Ｌ１−Ｌ４を有する線形に制御可能な第１電流源、及び並列に接続された部分増幅器又は第２分割部Ｎ１−Ｎ４を有する並列に接続可能で非線形に又はステップ状に制御可能な第２電流源Ｎを有する。さらに、電流源Ｌ，Ｎ及び分割部Ｌ１−Ｌ４，Ｎ１−Ｎ４を作動させる構造制御部１１が存在する。これらの分割Ｌ１−Ｌ４，Ｎ１−Ｎ４は、論理的に及び／又は物理的に実行され得る。重み付けされた分割部Ｌ１−Ｌ４，Ｎ１−Ｎ４を使用することによって、電力半導体スイッチＳ１−Ｓ４の伝達関数が校正され得、同時にゲートドライバの帯域幅が最大化され得る。
【００５６】
図１４は、分割された増幅器７の関数を示す。理想的なゲート電流変化ｉＧ（ｔ）と分割部Ｌ１−Ｌ３，Ｎ１−Ｎ３によって近似された本発明によるゲート電流変化とが示されている。理想的なゲート電流ｉＧ（ｔ）は、例えば先に説明したようにフェイズＡ内ではｔＡ−０．５比例し、フェイズＢ内ではｔＢ２に比例する。フェイズＡ０内では、分割部Ｌ１−Ｌ２及びＮ１−Ｎ３がアクティブである。まず最初に第２分割部Ｎ３，Ｎ２，Ｎ１がオフされ、その後に第１分割部がＬ２，Ｌ１がオフされるか及び／又は減衰制御されることによって、ゲート電流ｉＧがフェイズＡの最初に低下する。ゲート電流ｉＧが、フェイズＡとフェイズＢとの間の移行時に最小値によって制御され、次いでフェイズＢの間にこれらの手段の逆の順序によってフェイズＡから再び上昇する。フェイズＢ０内では、分割部Ｌ１−Ｌ３，Ｎ１−Ｎ２の大半又は全てが必要に応じてアクティブである。スイッチング時間が、大きい又は最大制御増幅率ｋｐによって短くなる。
【００５７】
ゲート電流ｉＧの振動、特に固有振動又は限界サイクルの振幅を抑えるため、太線は、ゲート電流ｉＧ用の上限ＳＭ及びＳｍ又は接続可能な分割部Ｌ１−Ｌ４，Ｎ１−Ｎ４をプリセットする。この上限ＳＭ及びこの下限Ｓｍは、フェイズＡ，Ａ０，Ｂ，Ｂ０の通過時に理想的なゲート電流要求に依存して、特に近似的に説明した時間依存性に応じてフェイズＡ内ではｔＡ−０．５に比例して、フェイズＢ内ではｔＢ２に比例して適合される。小さいゲート電流ｉＧが、第１電流源Ｌによって高速で高精度で高い安定性で制御可能である。大きいゲート電流ｉＧが、第２電流源Ｎによって非常に急勾配な立上がりエッジで、一般に大きい動特性で制御可能である。
【００５８】
図１５は、本発明の分割した入力増幅段及び出力増幅段を有するゲートドライバＧＴの拡張した形態を示す。入力側では、コレクタ電圧ｖＣに対する実際値電流ｉｖＣＥ及び目標値電流ｉｒｅｆ用の比較ユニット６が、電流源Ｌ，Ｎを迅速にかつ精確に制御するために互いに並列に配置された第３分割部Ｅ０−Ｅ３内で分割されている。出力側では、線形な又は制御可能な電流源ＬつまりＬ１−Ｌ４及び非線形な又はステップ状にスイッチング可能な電流源ＮつまりＮ１−Ｎ４を有する第１増幅段７ａ並びに線形な電流源ＬつまりＬ１−Ｌ４だけを有する第２増幅段７ｂが直列に存在する。構造制御部１１内では、分割部Ｌ１−Ｌ４，Ｎ１−Ｎ４，Ｅ０−Ｅ３を作動させる制御信号が、少なくとも１つの閾値スイッチによって生成される。実際値が信号検出部９によって、並びに／又は一次及び／若しくは二次状態変数ｖＣ，ｄｖＣ／ｄｔ，ｉＣ，ｄｉＣ／ｄｔ，ｉＧ，ｖＧ，ｄｉＧ／ｄｔ，ｄｖＧ／ｄｔの目標値が目標値発生器４によって入力値としてこの閾値スイッチに入力され得る。
【００５９】
図１６ａ，１６ｂ，１６ｃは、個々の部分増幅器Ｅ０−Ｅ３，Ｌ１−Ｌ４，Ｎ１−Ｎ４の構成を示す。第１分割部Ｌ１−Ｌ４は、トランジスタＴ５−Ｔ８の電流ミラー配置による線形カスケードを有する。制御回路を安定化する状態変数の帰還部９が、トランジスタＴ９を介して第１電流ミラー配置のエミッタに接続されている。構造制御部１１の出力信号が、このトランジスタＴ９のゲートに入力する。第２分割部Ｎ１−Ｎ４は、トランジスタＴ１０−Ｔ１１のミラー配置を有する。この場合、ミラー配置の出力トランジスタＴ１１のゲートが、ゲート電圧に対する線形なバッファＢＵを介して入力トランジスタＴ１０のゲート電位又は（図示しなかった）固定電位ともう１つのプリセット可能な電位、特にミラー配置のエミッタ電位との間で少なくとも１つのスイッチＳによって切替え可能である。例えば、第１スイッチＳが直接に、第２スイッチＳがインバータＶを介して、構造制御部１１に接続されている。ｉｎは、電流ミラー入力電流を示す。ｉＧは、ゲートドライバＧＴのゲート出力電流を示す。第３分割部Ｅ０−Ｅ３は、関連する一次状態変数ｖＣ，ｄｖＣ／ｄｔ，ｉＣ，ｄｉＣ／ｄｔの付随する実際値と目標値の実際値電流ｉｖＣＥと目標値電流ｉｒｅｆ用の入力トランジスタＴ１，Ｔ２を有する差動入力部、及びトランジスタＴ３，Ｔ４の電流ミラー配置を有する。構造制御部１１は、Ｔ１，Ｔ２のゲート端子に接続されている。ＤＩＦは、比較ユニット６として作用する分割部Ｅ０−Ｅ３の出力信号を示し、同時に線形の第２分割部Ｌ１引くＬ４の入力信号を示す。制御増幅率を低減するため、出力信号ＤＩＦは、Ｅ０内では局所基準電位に導かれている。図１５とは違って、各第１分割部Ｌ１−Ｌ３を３つの分割部Ｅ１−Ｅ３によって制御してもよい。このとき、第１分割部Ｌ１−Ｌ３の動作は、中間スイッチなしに第３分割部Ｅ１−Ｅ３の動作によって直接実施される。本発明は、電力半導体スイッチＳ１−Ｓ４又は少なくとも１つの本発明のゲートドライバＧＴを有する電力半導体スイッチＳ１−Ｓ４の配置にも関する。特に、この又は各電力半導体スイッチＳ１−Ｓ４は、一次及び／又は二次の状態変数ｖＣ，ｄｖＣ／ｄｔ，ｉＣ，ｄｉＣ／ｄｔ，ｉＧ，ｖＧ，ｄｉＧ／ｄｔ，ｄｖＧ／ｄｔの測定値を検出する手段を有する。電力半導体スイッチとしては、特にＩＧＢＴ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒｓ），ＭＯＳＦＥＴ（ｍｅｔａｌ  ｏｘｉｄｅ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒｓ）及びＢＪＴ（ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒｓ）が適する。この配置は、直列回路、並列回路、複数の並列回路から成る直列回路、及び例えば牽引、高電圧直流伝達部、ラジオ放送局、誘導加熱又は誘導溶接用のインバータのような特にスイッチモジュールでもよい。
【図面の簡単な説明】
【図１】  ＩＧＢＴ電力半導体スイッチ用の簡略化した使用回路図である。
【図２】  コレクタ・エミッタ電圧に対する目標値関数ＶＣＥｒｅｆ（ｔ）の基準値によるターンオン・ターンオフ過程の本発明のＶＣＥ制御を示す。
【図３】  コレクタ・エミッタ電圧に対する目標値関数ＶＣＥｒｅｆ（ｔ）の基準値によるターンオン・ターンオフ過程の本発明のＶＣＥ制御を示す。
【図４】  ＶＣＥ制御を実施するための本発明のゲートドライバを示す。
【図５】  制御動特性及び制御精度を改良するために変更されたＶＣＥ制御を示す。
【図６】  制御動特性及び制御精度を改良するために変更されたＶＣＥ制御を示す。
【図７】  パルス化された基準信号によるコレクタ電圧ＶＣの許容範囲の制御を示す。
【図８】  ＶＣＥ制御を複数の電力半導体スイッチによる直列回路に使用したときを示す。
【図９】  ＶＣＥ制御を複数の電力半導体スイッチによる直列回路に使用したときを示す。
【図１０】  他方のブリッジアーム内の電圧分布を均一化する制御と組合わせたインバータの一方のブリッジアームに対するＶＣＥ制御を示す。
【図１１】  本発明の制御方法を実施するためのゲートドライバを示す。
【図１２】  二次状態変数の帰還部を有するゲートドライバを示す。
【図１３】  本発明の分割した入力増幅段及び出力増幅段を有するゲートドライバを示す。
【図１４】  ターンオン過程の間の理想的なゲート電流過程及び本発明の近似したゲート電流過程を示す。
【図１５】  本発明の分割した入力増幅段及び出力増幅段を有するゲートドライバを示す。
【図１６ａ】  個々の増幅部分の構成を示す。
【図１６ｂ】  個々の増幅部分の構成を示す。
【図１６ｃ】  個々の増幅部分の構成を示す。
【符号の説明】
２    電力回路
３    実際値発生器
４    目標値発生器
５    検出手段
６    比較ユニット
７    増幅器
７ａ    出力段
７ｂ    出力段
８    スイッチング指示部
９    信号検出部
１０    検出手段
１１    構造制御部
１２    最大値発生器
３１    微分ユニット
３２    加算ユニット
４１    第１発生器
４２    第２発生器
５１    閾値切替器
５２    発生器
９１    ノード
９２    ノード
９３    ノード
Ｓ１−Ｓ４    電力半導体スイッチ
Ｇ    ゲート
Ｃ    コレクタ
Ｅ    エミッタ
ＧＴ    ゲートドライバ
ＤＳ    フリーホイールダイオード
Ｌ１−Ｌ４    第１部分
Ｎ１−Ｎ４    第２部分
Ｅ０−Ｅ３    第３部分
Ｌ    第１電流源
Ｎ    第２電流源
ＢＵ    バッファ
Ｓ    スイッチ
ＤＩＦ    出力信号
Ｔ１−Ｔ８    トランジスタ
【図１】
0004823470.tif 000002
【図２】
0004823470.tif 000003
【図３】
0004823470.tif 000004
【図４】
0004823470.tif 000005
【図５】
0004823470.tif 000006
【図６】
0004823470.tif 000007
【図７】
0004823470.tif 000008
【図８】
0004823470.tif 000009
【図９】
0004823470.tif 000010
【図１０】
0004823470.tif 000011
【図１１】
0004823470.tif 000012
【図１２】
0004823470.tif 000013
【図１３】
0004823470.tif 000014
【図１４】
0004823470.tif 000015
【図１５】
0004823470.tif 000016
【図１６ａ】
0004823470.tif 000017
【図１６ｂ】
0004823470.tif 000018
【図１６ｃ】
0004823470.tif 000019