(57)【特許請求の範囲】
【請求項１】
所定のクロック信号に応じて動作して、１フレームが複数のブロックで構成され、各ブロックにブロック識別コード（Block Identity code: BIC）が付され、移動体FM多重放送システムで用いられるデータの同期をとる同期装置において、該装置は、
複数の段を有して構成されて、各段に記憶されたデータを前記クロック信号に応じてシフトする記憶手段と、
該記憶手段における前記記憶データのうち、所定の段に記憶された比較対象データを得て、基準BICコードと比較してBICを検出するBIC比較手段と、
該BIC比較手段で検出されたBICに基づいてブロック同期を検出するブロック同期手段と、
前記BIC比較手段で検出されたBICに基づいてフレーム同期を検出するフレーム同期手段と、
ブロック同期テスト動作の場合には、ブロック同期テスト用データを生成し、またフレーム同期テスト動作の場合には、フレーム同期テスト用データとして、各ブロックのビット数を通常動作時のフレームデータよりも減少して少なくとも各ブロックがBICを含むように構成したデータを生成して、それぞれ前記記憶手段に書き込む制御手段と、
前記クロック信号に応じて前記比較対象データの１ブロックにおけるビット番号をカウントし、そのビット番号が１ブロックの本来のビット長に達するとカウンタ値をリセットするブロックカウンタとを含み、
前記制御手段は、フレーム同期テスト用データにおけるBICを検出した後で、減少したビット数に応じて前記ブロックカウンタのカウンタ値を調整することを特徴とする同期装置。
【請求項２】
請求項１に記載の同期装置において、前記制御手段は、前記ブロック同期テスト用データまたは前記フレーム同期テスト用データを前記記憶手段に書き込むためのタイミングを示す割り込み信号を、前記クロック信号に応じて発生させることを特徴とする同期装置。
【請求項３】
請求項１に記載の同期装置において、前記制御手段は、フレーム変化点に係るブロックだけを有する前記フレーム同期テスト用データを生成することを特徴とする同期装置。
【請求項４】
請求項２に記載の同期装置において、前記制御手段は、前記ブロック同期手段による同期検出結果を読み取ってブロック同期したことを知り、ブロック同期した後で所定の書き込みビット数だけ前記割り込み信号を数えると、後続する前記ブロック同期テスト用データまたは前記フレーム同期テスト用データを前記所定の書き込みビット数だけ前記記憶手段に書き込むことを特徴とする同期装置。
【請求項５】
請求項１に記載の同期装置において、前記制御手段は、前記ブロック同期テスト用データまたは前記フレーム同期テスト用データを前記記憶手段にパラレル入力して書き込むことを特徴とする同期装置。
【請求項６】
請求項４に記載の同期装置において、前記制御手段は、前記ブロック同期テスト用データまたは前記フレーム同期テスト用データを所定の複数ビット単位で前記記憶手段に書き込むようにライト信号を生成して前記記憶手段に供給し、これらのテスト用データを前記クロック信号の１周期の間に書き込むことを特徴とする同期装置。
【請求項７】
請求項１に記載の同期装置において、該装置は、前記記憶手段の先頭の段へ入力するデータとして、受信データと前記記憶手段の最終段の出力とを切り替えるスイッチ手段と、
通常動作の場合には前記受信データを前記入力データとし、テスト動作の場合にはシフトされた前記最終段出力を前記入力データとするように指示する制御信号を生成して前記スイッチ手段に供給する制御手段とを含むことを特徴とする同期装置。
【請求項８】
請求項７に記載の同期装置において、前記BIC比較手段は、前記比較対象データと前記基準BICコードとの比較において両者の不一致ビット数が誤りビット許容数以内であれば一致するとみなし、
該装置は、前記誤りビット許容数を設定可能とすることを特徴とする同期装置。
【請求項９】
請求項７に記載の同期装置において、該装置は、前記BIC比較手段で検出されたBICを、少なくとも次のBICが検出されるまで保持する保持手段と、
前記保持手段で保持されている前回BICから、前記BIC比較手段で検出された検出BICへの変化がフレーム変化であるか否かを判定して、フレーム変化である場合にBICの変化パターンを記録するフレーム変化検出手段とを含み、
前記フレーム同期手段は、フレーム同期後方保護段数に応じた数だけ、前記変化パターンを順に検出した場合にフレーム同期したと判定し、
該装置は、前記フレーム変化を示す変化パターンを設定可能とすることを特徴とする同期装置。
【請求項１０】
請求項７に記載の同期装置において、該装置が、前記ブロック同期テスト動作時に設定されるブロック同期後方保護段数に応じた数の前記BIC比較手段を有し、
前記記憶手段は、少なくとも前記ブロック同期後方保護段数のブロック数分のデータを記憶する容量を有し、
前記ブロック同期手段は、前記ブロック同期後方保護段数だけ連続したブロックのBICを検出するとブロック同期したと判定することを特徴とする同期装置。
【請求項１１】
請求項１０に記載の同期装置において、該装置が前記ブロック同期テスト動作する場合、前記制御手段は、先頭にBICを付した前記ブロック同期テスト用データを前記記憶手段に書き込むことを特徴とする同期装置。
【請求項１２】
請求項１１に記載の同期装置において、該装置は、前記ブロック同期テスト動作する場合、
前記制御手段が、前記ブロック同期テスト用データとして、前記ブロック同期保護段数だけ連続したブロックを前記記憶手段に書き込み、
前記記憶手段が、前記BICのビット長分だけ前記記憶データをシフトして前記BIC比較手段にBICを検出させ、
これらの前記制御手段の書き込みおよび前記記憶手段のシフトを繰り返し、このとき前記制御手段が前回書き込んだ連続したブロックから１ブロックずらして後続するブロックを前記記憶手段に書き込むことを特徴とする同期装置。
【請求項１３】
請求項１０に記載の同期装置において、該装置が前記ブロック同期テスト動作または前記フレーム同期テスト動作する場合、
前記制御手段は、所定のビット長のBICとダミーデータとからなるダミーブロックを１ブロックとして構成した前記ブロック同期テスト用データまたは前記フレーム同期テスト用データを前記記憶手段に書き込み、
前記ブロックカウンタは、前記ブロック同期手段がブロック同期を検出すると、前記BICのビット長の次のビット番号をカウンタ値に設定し、とくに前記ダミーブロックからなる前記ブロック同期テスト用データを用いる場合には、所定の後方ビット数を定めて、前記BICのビット長を超えたビット番号を検出すると、本来の１ブロックのビット長から前記所定の後方ビット数を差し引いたカウンタ値を設定することを特徴とする同期装置。
【請求項１４】
請求項１３に記載の同期装置において、該装置は、前記ブロック同期テスト動作または前記フレーム同期テスト動作する場合、前記記憶手段を前記ブロック同期保護段数の記憶領域に分けて、該記憶領域が所定の格納ブロック数分の前記ダミーブロックを格納できる容量を有し、
前記制御手段が、前記前記ブロック同期テスト用データまたは前記フレーム同期テスト用データとして、前記ブロック同期後方保護段数だけ連続したブロックをそれぞれ前記各記憶領域に書き込み、
ここで、前記記憶領域では、記憶したブロックの次に検出対象となるブロックを順次書き込んで、合わせて前記格納ブロック数分のブロックを書き込み、
前記記憶手段が、前記BICのビット長分だけ前記記憶データをシフトして前記BIC比較手段にBICを検出させ、さらに前記ダミーデータのビット長分だけ前記記憶データをシフトし、これらのシフトを繰り返して、書き込まれたすべてのブロックについて前記BIC比較手段にBICを検出させ、
これらの前記制御手段の書き込みおよび前記記憶手段のシフトを繰り返し、このとき前記制御手段が前回書き込んだ連続したブロックから前記格納ブロック数分ずらして後続するブロックをそれぞれ前記各記憶領域に書き込むことを特徴とする同期装置。
【請求項１５】
請求項１に記載の同期装置において、該装置は、受信装置に適用される場合、前記記憶手段の最終段から所定のビット数分のビットデータを前記受信装置に供給し、前記ブロック同期手段および前記フレーム同期手段による同期検出結果を前記受信装置に供給するように接続し、
該装置が通常動作する場合には前記受信装置が受信データを選択し、該装置が前記ブロック同期テスト動作または前記フレーム同期テスト動作する場合には、前記ビットデータを選択して、取り扱うことを特徴とする同期装置。
【請求項１６】
所定のクロック信号に応じて動作して、１フレームが複数のブロックで構成され、各ブロックにBICが付され、移動体FM多重放送システムで用いられるデータの同期をとる同期装置によってフレーム同期テストを行うテスト方法において、該方法は、
各ブロックのビット数を通常動作時のフレームデータよりも減少して少なくとも各ブロックがBICを含むように構成したフレーム同期テスト用データを生成して、前記同期装置におけるシフトレジスタに書き込む工程と、
前記シフトレジスタに書き込まれたデータを前記クロック信号に応じてシフトする工程と、
前記シフトレジスタに書き込まれたデータのうち、所定の段に記憶された比較対象データを得て、基準BICコードと比較してBICを検出する工程と、
前記クロック信号に応じて前記比較対象データの１ブロックにおけるビット番号を前記同期装置におけるブロックカウンタでカウントする工程と、
前記フレーム同期テスト用データにおけるBICを検出した後で、減少したビット数に応じて前記ブロックカウンタのカウンタ値を調整する工程とを含むことを特徴とするテスト方法。
【請求項１７】
請求項１６に記載のテスト方法において、該方法は、前記フレーム同期テスト用データを前記シフトレジスタに書き込むためのタイミングを示す割り込み信号を、前記クロック信号に応じて発生させることを特徴とするテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体FM多重放送システムで用いられるデータを受信して同期をとる同期装置に関するものである。
【背景技術】
【０００２】
従来から、同期装置は、移動体FM多重放送システムで用いられるデータを受信し、とくに複数のブロックで構成される１フレームのデータを受信して、ブロック同期およびフレーム同期をとるものがある。
【０００３】
このようなデータには、各ブロックの先頭に16ビットのブロック識別コード（Block Identity code: BIC）が付され、各ブロックは、複数種類のBIC、たとえばBIC1、BIC2、BIC3およびBIC4の４種類のBICのいずれかが付されている。
【０００４】
１ブロックにおいてBICが先頭から16ビットまでを占めることが分かっているので、１ビットごとに受信データを調べてBICを検出すれば、受信したビットデータの１ブロックにおけるビット番号がわかり、このビット番号に応じたブロック同期をとることができる。たとえば、ブロック同期後方保護段数が３である場合、３つの連続したブロックからBICを検出できればブロック同期したと判定してよい。
【０００５】
また、１フレームにおけるブロックの配列があらかじめ決まっていて、各ブロックに付されるBICの種類がブロック番号に応じて決まっている場合、各ブロック間でBICが変化する位置、すなわちフレーム変化点のブロック番号をあらかじめ知ることができる。したがって、受信データからBICを検出すれば、前回検出したBICからの変化パターンが得られるので、この変化パターンに基づいてフレーム変化点のブロック番号を得ることができ、ブロック番号に応じたフレーム同期をとることができる。
【０００６】
従来の同期装置は、FM多重放送の16kbit/secのクロック信号で動作するので、受信データのデータ転送レートは16kbit/secである。また、この回路は、たとえば１フレームが272ブロックで、１ブロックが288ビットであるデータを受信する場合、864ビットのシフトレジスタを有して受信データを格納するとよい。このシフトレジスタは、ブロック同期後方保護段数に応じた数、たとえば３ブロック分の受信データを格納することができる。
【０００７】
この同期装置は、ブロック同期後方保護段数に応じた数、たとえば３つのBIC比較回路を備えて、シフトレジスタの３ブロックから取り出した連続した16ビットのデータと本来あるべき基準のBICとを比較して、いずれかの基準BICに一致するかを判定する。このとき、不一致ビット数が誤り許容数以内であれば、一致するとみなしてよい。
【０００８】
また、同期装置は、３つのBIC比較回路の比較結果に応じてブロック同期信号を生成するブロック同期回路を備えて、ブロック同期後方保護段数が３であるならば、３つの比較結果が同時にBICに一致する場合に、ブロック同期したと判定する。同期装置は、クロック信号に応じてビット番号をカウントするブロックカウンタを有し、BICが16ビットなのでブロック同期したときに「17」のカウンタ値をこのカウンタに設定すれば、その後ビット番号に応じた正しいブロックカウンタ値を得ることができる。
【０００９】
また、BIC比較回路は、BICを検出するとBIC保持回路に保持し、またその検出したBICをフレーム変化検出部にも出力する。フレーム変化検出部では、BIC比較回路からの検出BICと、BIC保持回路に保持された前回のBICとの変化を検出し、これがフレーム変化を示す変化パターンである場合、フレーム変化レジスタに記録する。
【００１０】
さらに、同期装置は、フレーム変化レジスタから取り出した変化パターンに応じてフレーム同期信号を生成するフレーム同期回路を有する。フレーム同期回路は、フレーム保護段数が２であるならば、このレジスタに連続して記録された２つの変化パターンが１フレームにおけるブロック番号順であるかを検出して、順番通りであればフレーム同期したと判定する。
【００１１】
同期装置は、ブロックカウンタ値が「288」になるごとにブロック数をカウントするフレームカウンタを有し、フレーム同期したときのフレーム変化点に応じたブロック番号を示すカウンタ値をこのカウンタに設定すれば、その後も正しいフレームカウンタ値を得ることができる。
【００１２】
このような同期装置をテストする場合には、１フレームが272ブロックで、１ブロックが288ビットであるテストデータを受信して、ブロック同期信号、ブロックカウンタ値、フレーム同期信号およびフレームカウンタ値をモニタすることにより同期装置の動作状況を確認することができる。
【００１３】
たとえば、特許文献１に記載のエラー付加回路は、デジタル無線受信装置に組み込まれるもので、受信信号に誤りビットを付加したり、フレーム同期パターンを誤らせたりすることによって、受信装置の誤り訂正機能および同期検出保護機能の試験を行うことができる。
【特許文献１】特開平6-141056号
【発明の開示】
【発明が解決しようとする課題】
【００１４】
このような同期装置は、たとえば、BICの誤りビット許容数をパラメータにした場合のブロック同期や、BICのフレーム変化点をパラメータにした場合のフレーム同期をテストするケースがあり、受信状況が良いときばかりでなく、悪いときでもテストしなければならない。しかしながら、従来の同期装置では、受信状況が悪いときに、テストすることは困難である。
【００１５】
また、ブロック同期保護段数が３の場合、３つのBICを検出する必要があるので、少なくとも２つのブロックと１つのBICとのビット長、すなわち288*2+16=592ビットの受信データが必要である。このとき、従来の同期装置における受信データの転送レートが16kbit/secなので、１ブロックのテストには37msecの時間が必要となり、１フレームが272ブロックであるので、フレーム同期のテストには約10secの時間が必要となる。したがって、さまざまな条件の組み合わせを考慮すると、非常に長いテスト時間が必要となる。
【００１６】
本発明は、このような従来技術の欠点を解消し、短時間でテストすることができる同期装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明は上述の課題を解決するために、所定のクロック信号に応じて動作して、１フレームが複数のブロックで構成され、各ブロックにBICが付され、移動体FM多重放送システムで用いられるデータの同期をとる同期装置は、複数の段を有して構成されて、各段に記憶されたデータを前記クロック信号に応じてシフトする記憶手段と、この記憶手段におけるこの記憶データのうち、所定の段に記憶された比較対象データを得て、基準BICコードと比較してBICを検出するBIC比較手段と、このBIC比較手段で検出されたBICに基づいてブロック同期を検出するブロック同期手段と、このBIC比較手段で検出されたBICに基づいてフレーム同期を検出するフレーム同期手段と、この記憶手段の先頭の段へ入力するデータとして、受信データとこの記憶手段の最終段の出力とを切り替えるスイッチ手段と、通常動作の場合にはこの受信データをこの入力データとし、テスト動作の場合にはシフトされたこの最終段出力をこの入力データとするように指示する制御信号を生成してこのスイッチ手段に供給する制御手段とを含み、このクロック信号に応じてこの比較対象データの１ブロックにおけるビット番号をカウントし、そのビット番号が１ブロックの本来のビット長に達するとカウンタ値をリセットするブロックカウンタを含み、この制御手段は、ブロック同期テスト動作の場合には、ブロック同期テスト用データを生成し、またフレーム同期テスト動作の場合には、フレーム同期テスト用データとして、各ブロックのビット数を通常動作時のフレームデータよりも減少して少なくとも各ブロックがBICを含むように構成したデータを生成して、それぞれこの記憶手段に書き込み、また、この制御手段は、フレーム同期テスト用データにおけるBICを検出した後で、減少したビット数に応じてこのブロックカウンタのカウンタ値を調整することを特徴とする。
【発明の効果】
【００１８】
本発明の同期装置によれば、シフトレジスタが、受信データおよび該レジスタでシフトされた最終段出力のいずれかを切り替えて先頭段に入力し、また、CPUがテスト用データを短時間でシフトレジスタに書き込むことにより、シフトレジスタがテストデータをクロック信号に応じてシフトさせることができ、さらにフレーム同期テスト時には、フレーム同期検出に不要なデータを除去したフレーム同期テスト用データを使用し、このデータに合わせてブロックカウンタのカウンタ値を制御することができるので、ブロック同期およびフレーム同期のテストおよび各回路の動作確認を短時間で、たとえば１ブロック分の受信時間、すなわち通常動作時の1/273の時間で行うことができる。
【００１９】
また、本発明の同期装置は、16ビットのシフトクロックで同期動作ができるので、設計やテストに要する時間を短縮することができる。
【００２０】
さらに、本発明の同期装置は、同期テスト時において、シフトレジスタに格納されたテストデータを受信装置に供給して使用させることにより、同期装置だけでなく受信装置およびデータ処理回路も動作させることができる。また、これにより、同期がとれるまでの時間が短縮でき、任意のデータを用いることができる。したがって、同期装置に連動した受信装置およびデータ処理回路の動作確認を短時間で行うことができる。
【発明を実施するための最良の形態】
【００２１】
次に添付図面を参照して、本発明による同期装置の実施例を詳細に説明する。たとえば、同期装置10は、図１に示すように、CPU（Central Processing Unit）12で制御されるスイッチ回路14およびシフトレジスタ16を有し、この回路14によって受信データまたはレジスタ16の最終段出力を切り替えてレジスタ16に入力する。また、本装置10は、このレジスタ16から受信データの各ブロックのブロック識別コード（Block Identity code: BIC）を得てBIC比較回路18、20および22で比較し、その比較結果に基づいてブロック同期回路24でブロック同期をとり、その同期タイミングに合わせてブロックカウンタ26で受信データの１ブロックにおけるビット番号をカウントするもので、本実施例ではとくに、ブロックカウンタ26のカウンタ値をCPU 12で制御可能にしている。
【００２２】
また、本装置10は、BICの変化をフレーム変化検出部28で検出してフレーム変化レジスタ30に記録し、そのフレーム変化に基づいてフレーム同期回路32でフレーム同期をとり、その同期タイミングに合わせてフレームカウンタ34で１フレームにおけるブロック番号をカウントする。さらに本装置10は、ブロックカウンタ26およびフレームカウンタ34のカウンタ値に応じてアドレス発生回路36で書き込み先アドレスを生成し、受信データメモリ38におけるこのアドレスに受信データを書き込む。なお、本発明の理解に直接関係のない部分は、図示を省略し、冗長な説明を避ける。
【００２３】
本装置10は、たとえばFM多重放送受信装置に適用されて、ここで受信したデータの同期をとるもので、とくに、複数のブロックからなるフレームで構成されて各ブロックの先頭にBICを付加している受信データの同期をとることができる。本装置10は、たとえば図２に示すようなフレームデータを受信データ102として入力する。また、本装置10は、クロック信号114に応じて動作するもので、本実施例では、16KHzのFM多重放送のクロック信号114を入力する。
【００２４】
また、本装置10は、ブロック同期出力信号136、フレーム同期出力信号152、ブロックカウンタ値140およびフレームカウンタ値162をモニタすることによりブロック同期およびフレーム同期を確認することができる。本実施例ではとくに、本装置10は、ブロック同期およびフレーム同期のテストにおいて、受信データ102ではなくテストデータ108を用いてブロック同期およびフレーム同期を確認することができる。
【００２５】
本実施例において、本装置10は、所定数の連続したブロックからBICを同時に検出した場合にブロック同期したと判定するもので、この所定数をブロック同期後方保護段数として設定可能とする。たとえば、ブロック同期テスト時にはブロック同期後方保護段数を３に設定し、フレーム同期テスト時にはブロック同期後方保護段数を１に設定してよい。
【００２６】
CPU 12は、本装置全体の動作を制御および統括する機能を有するもので、本実施例では、制御信号104およびライト信号106をそれぞれスイッチ回路14およびシフトレジスタ16に供給して制御し、とくに、書き込み制御信号170および書き込みデータ172をブロックカウンタ26に供給して制御することができる。
【００２７】
このCPU 12は、たとえば、本装置10が通常動作する場合にLowを示し、テスト動作する場合にHighを示す制御信号104をスイッチ回路14に供給する。また、CPU 12は、本装置10がブロック同期テストをする場合には図３に示すように構成されるブロック同期テスト用のCPUデータを生成し、またフレーム同期テストをする場合にはフレーム同期テスト用のCPUデータを生成して、テストデータ108としてシフトレジスタ16に供給する。CPU 12は、テストデータ108の書き込みタイミングとして、クロック信号114の立ち上がりに応じて、16KHzごとに割り込み信号174を発生させる。
【００２８】
本実施例のCPU 12は、本装置10がフレーム同期テスト動作する場合には、BIC検出を優先したフレーム同期テスト用データとして、各ブロックのビット数を通常動作時のフレームデータよりも減少して少なくとも各ブロックがBICを含むように構成したテストデータ108を生成し、また書き込み制御信号170および書き込みデータ172によってこのブロックカウンタ26を制御してその減少数に応じてカウンタ26のカウンタ値を調整して、各ブロックのBICを効率良く検出できるようにする。CPU 12は、フレーム同期テスト時には、フレーム変化点に係るブロックだけを含むテストデータ108を生成してよく、本装置10のブロック同期後方保護段数を１にしてBICを最初に検出したときにブロック同期状態になるようにしてよい。
【００２９】
CPU 12は、たとえば図４に示すように、16ビットのBIC 176と、値が「0x0000」で16ビットのゼロデータ178および180とで各ブロックを構成してフレーム同期テスト用データ108を生成して用いる場合には、シフトレジスタ16におけるBIC 176および１番目のゼロデータ178のシフトによりブロックカウンタ26のカウンタ値が「32」になると、このカウンタ値を「273」に設定する書き込み制御信号170および書き込みデータ172をこのカウンタ26に供給して制御する。
【００３０】
スイッチ回路14は、CPU 12からの制御信号104に応じて、受信データ102またはレジスタ16の最終段出力110を切り替えて入力データ112としてシフトレジスタ16に入力する。この回路14は、たとえば、Lowを示す制御信号104を入力するときには受信データ102を、またHighを示す制御信号104を入力するときには最終段出力110を入力データ112とする。
【００３１】
本実施例のシフトレジスタ16は、ブロック同期後方保護段数に応じたブロック数分のデータを格納するものでよく、たとえば図２に示す受信データ102を３ブロック格納でき、すなわち１ブロック当たり288ビットである場合には864ビットのデータを格納できるものでよい。
【００３２】
このシフトレジスタ16は、864個のレジスタBICSFT(n)を有するように構成され（nは1から864までの整数）、ここではレジスタBICSFT(864)を先頭段とし、レジスタBICSFT(1)を最終段とする。シフトレジスタ16は、クロック信号114に応じて各レジスタBICSFT(n)をシフト動作させることができる。
【００３３】
シフトレジスタ16は、スイッチ回路14を介して入力データ112を入力して当該レジスタ16の先頭段に格納するもので、受信データ102または当該レジスタ16でシフトされた最終段出力110を入力データ112として入力することができる。また、シフトレジスタ16は、テスト動作時には、ライト信号106に応じてテストデータ108を格納することもできる。
【００３４】
たとえば、シフトレジスタ16は、16ビットごとにレジスタBICSFTをまとめて、16ビット単位でデータを書き込むライト信号106を入力してよく、すなわち16ビット分のレジスタBICSFTごとに同じタイミングのライト信号106を入力する。
【００３５】
また、シフトレジスタ16は、たとえば図５に示すように、各レジスタBICSFTがフリップフロップ50をならびにセレクタ52および54を含んで構成され、レジスタBICSFT(n-1)では、前段のレジスタBICSFT(n)出力を後段のレジスタBICSFT(n-1)出力へとシフトするもので、レジスタ数に応じた数のフリップフロップ50を有するとよい。
【００３６】
たとえば、レジスタBICSFT(n-1)は、シフトレジスタ16がシフト動作するときには、セレクタ52がクロック信号114に応じて前段のレジスタの出力BICSFT(n)または自身のレジスタ出力BICSFT(n-1)を選択して出力信号182としてフリップフロップ50に向けて供給することができ、クロック信号114がHighの場合には出力BICSFT(n)を選択し、またLowの場合には出力BICSFT(n-1)を選択する。
【００３７】
また、レジスタBICSFT(n-1)は、同期テスト動作においてシフトレジスタ16のシフト動作の間にテストデータ108を書き込むときには、セレクタ54がライト信号106に応じてテストデータ108またはセレクタ52からの出力信号182を選択して出力信号184としてフリップフロップ50に供給することができ、ライト信号106がHighの場合にはテストデータ108を選択し、またLowの場合には出力信号182を選択する。本実施例では、クロック信号114がLowのときにテストデータ108を書き込むので、セレクタ52からの出力信号182は、常に自身のレジスタ出力BICSFT(n-1)となる。
【００３８】
BIC比較回路18、20および22は、クロック信号114に応じて、たとえば１ビットの受信データがシフトレジスタに入力されるごとに、またはシフトレジスタ16がシフトされるごとに、シフトレジスタ16から比較対象データ118、120および122を得て、本来得られるべき基準のBICコード124と比較し、それぞれの比較結果128、130および132をブロック同期回路24に供給する。
【００３９】
本実施例の比較回路18、20および22は、それぞれ、たとえばレジスタ16の各16ビットのレジスタBICSFT(864〜849)、BICSFT(576〜561)およびBICSFT(288〜273)からのデータを比較対象データ118、120および122として、クロック信号114の経過に応じてそれぞれ比較回路18、20および22へ入力する。比較回路18、20および22は、このような16ビット比較対象データを、BIC1、BIC2、BIC3およびBIC4のいずれかの基準BICコード124と一致するか否かを比較し、一致する場合Highを示し、それ以外の場合Lowを示す比較結果128、130および132を出力する。本装置10は、基準BICコード124を保持するBICコードレジスタ42を有してもよい。
【００４０】
また、比較回路18、20および22は、誤り許容数126を入力して、比較対象データ118、120および122に基づく16ビット比較対象データと基準BICコード124との不一致ビット数が誤り許容数126以下であれば一致するとみなしてHighを示す比較結果128、130および132を出力することもできる。本装置10は、誤り許容数126を保持する誤り許容数レジスタ44を有してもよい。
【００４１】
とりわけ比較回路18は、現行のビットデータである比較対象データ118に基づく16ビット比較対象データと基準BICコード124とが一致してBICを検出した場合に、検出したBIC 134をBIC保持回路46に書き込み、またフレーム変化検出部28にも供給する。
【００４２】
ブロック同期回路24は、比較結果128、130および132に応じてブロック同期信号136を生成してフレーム変化検出部28に供給する。この同期回路24は、ブロック同期後方保護段数が１のときには比較結果128がHighを示す場合にブロック同期したと判定し、この保護段数が３のときには比較結果128、130および132がすべてHighを示す場合にブロック同期したと判定する。
【００４３】
また、同期回路24は、ブロック同期したと判定した場合、Highを示すブロック同期信号136を生成し、かつブロックカウンタ26のカウンタ値を「17」に設定するロード信号138をカウンタ26に供給し、それ以外の場合にはLowを示すブロック同期信号136を生成する。
【００４４】
ブロックカウンタ26は、受信データの１ブロックにおけるビット番号をカウントするもので、本実施例では、比較回路18に入力した比較対象データ118の１ブロックにおけるビット番号をカウントする1〜288ビットのカウンタで、そのブロックカウンタ値140をアドレス発生回路36に供給する。
【００４５】
本実施例のブロックカウンタ26は、通常はクロック信号に応じてカウントアップするが、ブロック同期回路24から供給されるロード信号138に応じてカウンタ値を「17」に設定して、ブロック同期に応じたビット番号をカウントすることができる。またこのカウンタ26は、カウンタ値が288ビットになるとHighを示すキャリー信号142をフレームカウンタ34に供給し、このHighを示すキャリー信号142に応じて自身のカウンタ値をリセットし、たとえば「1」に設定する。
【００４６】
本実施例ではとくに、ブロックカウンタ26は、CPU 12から書き込み制御信号170および書き込みデータ172を入力し、制御信号170がHighを示す場合にデータ172の示す値をカウンタ値として設定することができる。このカウンタ26は、たとえば本装置10がフレーム同期テストをする場合に、制御信号170およびデータ172によって制御されて、「32」であるカウンタ値を「273」に設定することができる。
【００４７】
ブロックカウンタ26は、たとえば、図６に示すように、自身のカウンタ値140を格納する格納部60と、カウンタ値140に１を加算する加算器62と、４つのセレクタ64、66、68および70とを含んで構成されるものでよい。
【００４８】
このセレクタ64は、カウンタ値140が「288」であるか否かを示すキャリー信号142に応じて、加算結果186または値「1」を選択するもので、カウンタ値140が「288」でキャリー信号142がHighを示す場合には、値「1」を選択し、それ以外の場合には加算結果186を選択して出力信号188としてセレクタ66に供給する。
【００４９】
セレクタ66は、ブロックカウンタ26のカウンタ値140を「17」に設定するロード信号138に応じて、出力信号188または値「17」を選択するもので、ロード信号138がHighで「17」への設定を示す場合には、値「17」を選択し、それ以外の場合には出力信号188を選択して出力信号190としてセレクタ68に供給する。
【００５０】
このセレクタ68は、クロック信号114に応じて、自身のカウンタ値140または出力信号190を選択するもので、クロック信号114がHighでカウンタ値の更新を示す場合には、出力信号190を選択し、それ以外の場合にはカウンタ値140を選択して出力信号192としてセレクタ70に供給する。
【００５１】
また、セレクタ70は、書き込み制御信号170に応じて、出力信号192または書き込みデータ172を選択するもので、制御信号170がHighで書き込みを示す場合には、データ172を選択し、それ以外の場合には出力信号192を選択して出力信号194としてカウンタ26に供給する。
【００５２】
また、フレーム変化検出部28は、BIC保持回路46で保持する前回BIC 146と、BIC比較回路18からの検出BIC 134との変化が、フレーム変化であるか否かを検出して、フレーム変化を検出した場合にその変化パターン148をフレーム変化レジスタ30に記録する。この検出部28は、ブロック同期回路24から得られるブロック同期信号136がHighを示す場合に限りフレーム変化を検出するように動作してもよい。
【００５３】
本実施例では、フレーム変化検出部28は、たとえば図２に示すようなフレームデータの１フレーム内において、BIC4からBIC1への変化（BIC41）、BIC1からBIC3への変化（BIC13）、BIC4からBIC2への変化（BIC42）、およびBIC2からBIC3への変化（BIC23）をフレーム変化（変化パターン）として検出する。
【００５４】
フレーム変化検出部28は、本装置10が通常に動作して受信データ102に関するフレーム同期をとる場合には、比較回路18に入力したBICのブロック番号が、「272」から「1」へ変化し、「13」から「14」へ変化し、「136」から「137」へ変化し、および「149」から「150」へ変化する場合に、変化パターンBIC41、BIC13、BIC42およびBIC23をそれぞれ検出する。
【００５５】
また、フレーム変化検出部28は、本装置10がフレーム同期テストをする場合には、図４に示すようなテストデータ108を用いるので、検出BIC 134としてBIC1、BIC3、BIC4、BIC2、BIC2、BIC3、BIC4およびBIC1を順に連続して入力し、変化パターンBIC13、BIC42、BIC23およびBIC41を連続して得ることができる。
【００５６】
フレーム同期回路32は、フレーム変化レジスタ30から得られる変化パターン150に応じてフレーム同期したか否かを判定し、その判定結果を示すフレーム同期信号152を生成して出力するものである。
【００５７】
本実施例のフレーム同期回路32は、たとえば本装置10が図２に示すようなフレームデータを入力するとき、変化パターンBIC41、BIC13、BIC42、BIC23がこの順に繰り返されるように変化パターン150を得た場合に、フレーム同期したと判定する。本装置10がフレーム同期後方保護段数を２とするとき、フレーム変化レジスタ30は、少なくとも２つの変化パターン148を保持し、この同期回路32は、２つの変化パターン150を得てこれらが順番通りであることを検出し、たとえばBIC42、BIC23の順に検出するとフレーム同期したと判定してよい。
【００５８】
また、フレーム同期回路32は、フレーム同期を検出したとき、最新の変化パターン148におけるフレーム変化時のブロックの番号、すなわちBIC比較回路18で検出された最新のBICに対応するブロックの番号をフレームカウンタ34のカウンタ値に設定するロード信号154、156、158または160をカウンタ34に供給する。この同期回路32は、ロード信号154、156、158または160によって、それぞれ、カウンタ34のカウンタ値を「1」、「14」、「137」または「150」に設定する。
【００５９】
フレーム同期回路32は、たとえば最新の変化パターン148がBIC41、BIC13、BIC42またはBIC23で、最新のBICがBIC1、BIC3、BIC2またはBIC3であるとき、そのブロック番号が「1」、「14」、「137」または「150」であるので、それぞれ、ロード信号154、156、158または160をフレームカウンタ34に供給する。
【００６０】
フレームカウンタ34は、１フレームのブロック数をカウントするもので、本実施例では、ブロックカウンタ26のキャリー信号142をカウントする「1」〜「272」のカウンタで、そのフレームカウンタ値162をアドレス発生回路36に供給する。
【００６１】
本実施例のフレームカウンタ34は、フレーム同期回路32から供給されるロード信号154、156、158または160に応じて、カウンタ値162を「1」、「14」、「137」または「150」に設定することができる。また、このカウンタ34は、カウンタ値162が「272」になり、かつHighを示すキャリー信号142を入力するとき、自身のカウンタ値162をリセットし、たとえば「1」に設定する。
【００６２】
フレームカウンタ34は、たとえば、ロード信号154、156、158または160がHighである場合、次のクロック信号114に応じてカウンタ値162を「1」、「14」、「137」または「150」に更新する。また、フレームカウンタ34は、カウンタ値162が「272」でキャリー信号142がHighを示す場合、次のクロック信号114に応じてカウンタ値162を「1」に更新する。
【００６３】
アドレス発生回路36は、ブロックカウンタ値140およびフレームカウンタ値162に応じて、受信データ102を書き込むための受信データメモリ38におけるアドレス166を決定するものである。
【００６４】
次に、本実施例における同期装置10のブロック同期テスト動作時における動作例を図７のタイミングチャートを参照しながら説明する。
【００６５】
本実施例では、まず、CPU 12によって本装置10のブロック同期をテストするように制御されて、ブロック同期テストに要する図３（A）に示すようなテストデータ108およびライト信号106が生成されてシフトレジスタ16に供給され、またHighを示す制御信号104がスイッチ回路14に供給される。このとき、スイッチ回路14では、制御信号104に応じて、シフトレジスタ16でシフトされた最終段出力110がこのレジスタ16の入力データ112として入力する。
【００６６】
また、本装置10では、ブロック同期後方保護段数が３に設定されて、３つの連続するブロックのBICに基づいてブロック同期を判定するように比較回路18、20および22ならびにブロック同期回路24を制御する。
【００６７】
このCPU 12では、図７に示すように、クロック信号114の立ち上がりの間隔である所定の期間t200の間、すなわちクロック信号114がLowの間にテストデータ108がシフトレジスタ16に書き込まれるようにライト信号106が生成される。また、書き込まれるテストデータ108は、CPU 12からシフトレジスタ16に16ビットごとにパラレル入力される。
【００６８】
本実施例では、864ビットのテストデータ108が16ビットごとにシフトレジスタ16に書き込まれるように、それぞれ書き込みタイミングの異なる54種類のライト信号106が生成される。
【００６９】
このようにして、テストデータ108がシフトレジスタ16に書き込まれるとき、シフトレジスタ16における図５に示すような所定のレジスタBICSFT(n-1)では、Lowを示すクロック信号114がセレクタ52に入力して自身のフリップフロップ50の出力BICSFT(n-1)が出力信号182として選択される。また、このレジスタBICSFT(n-1)では、テストデータ108またはセレクタ52からの出力信号182が、ライト信号106に応じてセレクタ54で選択されてフリップフロップ50に入力される。
【００７０】
このライト信号106は、16ビット分のレジスタBICSFT(n)ごとに異なる書き込みタイミングを有し、すなわち16個のフリップフロップ50ごとに書き込みタイミングが異なり、所定の期間t200の間に、SFT_WR1〜SFT_WR54の54種類のライト信号106が入力する。
【００７１】
本実施例では、まず、時刻t204でHighを示す１番目のライト信号SFT_WR1が、最初の段から16ビット分のレジスタBICSFT(864)〜BICSFT(849)に入力し、これらのレジスタに供給されるテストデータ108は、セレクタ54を介してフリップフロップ50に書き込まれる。
【００７２】
次に、時刻t206でHighを示す２番目のライト信号SFT_WR2が、次の16ビット分のレジスタBICSFT(848)〜レジスタBICSFT(833)に入力し、同様にしてテストデータ108が書き込まれる。
【００７３】
このようにして、Highを示す54種類のライト信号106が順次、シフトレジスタ16に入力し、最後に、時刻t208でHighを示す54番目のライト信号SFT_WR54がレジスタBICSFT(16)〜レジスタBICSFT(1)に入力してテストデータ108が書き込まれる。
【００７４】
たとえばクロック信号114が16KHzであるならば、その１周期である期間t200は1/16KHz=62.5μsecであり、ライト信号106による１回の書き込みに100nsecを要しても、54種類のライト信号106による書き込みは、5.4μsecを要するに過ぎず、クロック信号114の１周期の間でもテストデータ108を書き込む時間は十分にある。
【００７５】
このようにしてテストデータ108がシフトレジスタ16に書き込まれ、本実施例では、ブロック同期後方保護段数が３であるので３ブロック分のテストデータ108が書き込まれて、たとえば図３（A）に示すように、ブロック番号「3」のブロックがレジスタBICSFT(864)〜BICSFT(577)に、ブロック番号「2」のブロックがレジスタBICSFT(576)〜BICSFT(289)に、ブロック番号「1」のブロックがレジスタBICSFT(288)〜BICSFT(1)にそれぞれ書き込まれる。
【００７６】
このとき、各ブロックのBICは、シフトレジスタ16のレジスタBICSFT(592)〜BICSFT(577)、レジスタBICSFT(304)〜BICSFT(289)およびレジスタBICSFT(16)〜BICSFT(1)に格納されて、比較対象データ118、120および122が検出される位置、すなわちレジスタBICSFT(864)、レジスタBICSFT(576)およびレジスタBICSFT(288)には格納されない。
【００７７】
ところで、本実施例ではブロック同期後方保護段数が３であるので、BIC比較回路18、20および22では、シフトレジスタ16のレジスタBICSFT(864)、レジスタBICSFT(576)およびレジスタBICSFT(288)における１ビットのデータを、それぞれ比較対象データ118、120および122として入力し、これらのデータ118、120および122に基づいてBIC検出を行うが、図３（A）に示すように格納されたビットデータからBICを検出することはできないので、各レジスタBICSFT(n)におけるビットデータをシフトする必要がある。
【００７８】
シフトレジスタ16の各レジスタBICSFT(n)に書き込まれたビットデータは、クロック信号114に応じてシフトし、とくに最終段出力110が入力データ112として先頭段に入力してループする。クロック信号114が16サイクル入力して16回シフトすると、シフトレジスタ16の各ビットデータは、図３（B）に示すようにシフト移動する。
【００７９】
このようにシフトレジスタ16で各ビットデータが16回シフトされると、比較回路18、20および22では、比較対象データ118、120および122に基づく16ビット比較対象データが得られ、基準BICコード124と比較されて一致するか否かが判定される。
【００８０】
本実施例では、図３（B）に示す３つのブロックからBICが得られるので、比較回路18、20および22では同時にHighを示す比較結果128、130および132が得られてブロック同期回路24に供給される。さらに、比較回路18において検出されたBIC 134は、BIC保持回路46およびフレーム変化検出部28に供給されてフレーム同期に用いられる。
【００８１】
また、ブロック同期回路24では、ブロック同期後方保護段数が３であり、比較結果128、130および132がすべてHighを示すのでブロック同期が検出されて、Highを示すブロック同期信号136が生成され、ブロックカウンタ26のカウンタ値を「17」に設定するロード信号138がカウンタ26に供給される。
【００８２】
ブロックカウンタ26では、カウンタ値が「17」に設定された後もカウント動作が継続し、とくにこのブロック同期の後では、BIC比較回路18で得られる最新のビットデータ118の１ブロックにおけるビット番号とカウンタ値とが一致する。
【００８３】
本装置10では、このようにしてブロック同期を検出することができ、ここではブロック番号「3」のブロックについてブロック同期がとられたこととなる。ブロック同期のテストをする者は、ブロック同期信号136が１に変化したことと、ブロックカウンタ26のカウンタ値140が同期直後に17になったこととをモニタして、たとえばCPU 12が読み取ることによってブロック同期が正常に動作したことを知ることができる。
【００８４】
また、続けてテストしようとする場合には、シフトレジスタ16の各ビットデータが16ビットシフトされた後、クロック信号114がLowである期間にライト信号106を作用させてテストデータ108の書き込みを動作可能にする。このとき、前回書き込んだ連続したブロックから１ブロックずらして後続するブロックをテストデータ108として書き込むとよく、ブロック番号「4」のブロックがレジスタBICSFT(864)〜BICSFT(577)に、ブロック番号「3」のブロックがレジスタBICSFT(576)〜BICSFT(289)に、ブロック番号「2」のブロックがレジスタBICSFT(288)〜BICSFT(1)にそれぞれ書き込まれるようにする。
【００８５】
次に、本実施例における同期装置10のフレーム同期テスト動作時における動作例を説明する。
【００８６】
本実施例では、まず、CPU 12によって本装置10のフレーム同期をテストするように制御されて、フレーム同期テストに要する図４に示すようなテストデータ108およびライト信号106が生成されてシフトレジスタ16に供給され、またHighを示す制御信号104がスイッチ回路14に供給される。このとき、スイッチ回路14では、シフトレジスタ16の最終段出力110がレジスタ16の入力データ112として入力する。
【００８７】
また、本装置10では、ブロック同期後方保護段数が１に設定されて、１つのブロックのBICに基づいてブロック同期を判定するように比較回路18およびブロック同期回路24を制御し、フレーム同期後方保護段数が２に設定されて、２つの変化パターンに基づいてフレーム同期を判定するようにフレーム同期回路32を制御する。
【００８８】
本実施例において、フレーム同期テストに要するテストデータ108は、各ブロックのビット数を通常動作時のフレームデータよりも減少して少なくとも各ブロックがBICを含むように構成され、さらにフレーム変化点に係るブロックだけを含んで、BIC検出を優先するように生成され、図４に示すように、BIC1、BIC3、BIC4、BIC2、BIC2、BIC3、BIC4およびBIC1をそれぞれ有するブロックを含んで構成され、各ブロックは、BIC 176以外にゼロデータ178および180を有する。
【００８９】
このフレーム同期テストでは、前述のブロック同期テストと同様にして、CPU 12において、図７に示す所定の期間t200の間にテストデータ108が16ビットごとにシフトレジスタ16に書き込まれるようにライト信号106が生成されて、このライト信号106に応じて図４に示すフレーム同期テスト用データ108がシフトレジスタ16に書き込まれてよい。
【００９０】
本実施例では、たとえば図４に示すように、BIC1、BIC3、BIC4、BIC2、BIC2、BIC3、BIC4およびBIC1をそれぞれ含むブロックがレジスタBICSFT(1)から順に書き込まれるようにして、フレーム同期テスト用データ108がシフトレジスタ16に書き込まれる。
【００９１】
また、本実施例では、ブロック同期後方保護段数が１であるので、シフトレジスタ16からBICを検出するとき、レジスタBICSFT(864)の比較対象データ118だけがBIC比較回路18に供給される。したがって、上述のようにレジスタBICSFT(1)から順に書き込まれたビットデータは、シフトレジスタ16のシフトによって順次レジスタBICSFT(864)に移動し、順に比較対象データ118として比較回路18に供給される。
【００９２】
このようにしてシフトレジスタ16の各ビットデータが16ビットシフトされると、BIC比較回路18では、比較対象データ118に基づく16ビット比較対象データと、基準BICコード124とが一致するかが比較され、ここでは最初のBIC、すなわちBIC1がこの比較回路18で検出される。
【００９３】
比較回路18では、BIC1の検出に応じて比較結果128がブロック同期回路24に供給され、とくに検出されたBIC1 134がフレーム同期検出のためにフレーム変化検出部28に供給され、またBIC保持回路46で保持される。
【００９４】
ブロック同期回路24では、ブロック同期後方保護段数が１であるので、BIC1の検出を示す比較結果128に応じてブロック同期が検出されて、Highを示すブロック同期信号136が生成され、ブロックカウンタ26のカウンタ値140を「17」に設定するロード信号138がカウンタ26に供給される。
【００９５】
その後、ブロックカウンタ26では、クロック信号114に応じてカウント動作が継続し、このブロック同期の後では、BIC比較回路18で得られる最新のビットデータ118の１ブロックにおけるビット番号とカウンタ値140とが一致する。
【００９６】
次に、本装置10では、クロック信号114が16クロック分経過すると、シフトレジスタ16の各ビットデータがさらに16回シフトされて、最初のブロックにおける第１のゼロデータ178がレジスタBICSFT(864)〜BICSFT(849)に格納される。このとき、ブロックカウンタ26では、ロード信号138の供給から16クロック分経過しているので、「17」の設定を合わせて16回カウントアップされて、カウンタ値140が「32」になる。
【００９７】
このとき、CPU 12では、シフトレジスタ16におけるシフト回数を数えて、たとえば割り込みを数えることによって、ブロックカウンタ26のカウンタ値140を知ることができ、そのカウンタ値140が「32」になると、そのカウンタ値140を「273」に設定する制御信号、すなわち書き込み制御信号170および「273」を示す書き込みデータ172がCPU 12で生成されてブロックカウンタ26に供給される。
【００９８】
次に、本装置10において、クロック信号114が立ち上がると、シフトレジスタ16の各ビットデータがさらに１回シフトされて、最初のブロックにおける第２のゼロデータ180の最初のビットデータがレジスタBICSFT(864)に格納される。このとき、ブロックカウンタ26では、このクロック信号114ならびに書き込み制御信号170および「273」書き込みデータ172に応じてカウンタ値140が「273」に更新される。
【００９９】
その後、このブロックカウンタ26は、通常通りにクロック信号114に応じてクロックアップ動作することになる。さらに、本装置10において、クロック信号114が15クロック分経過すると、シフトレジスタ16の15回シフトによって最初のブロックの第２のゼロデータ180がすべてレジスタBICSFT(864)〜BICSFT(849)に格納され、このとき、ブロックカウンタ26では15回カウントアップされてカウンタ値140が「288」になる。
【０１００】
また、ブロックカウンタ26では、カウンタ値140が「288」になると、Highを示すキャリー信号142がフレームカウンタ34に供給されて、フレームカウンタ34のカウンタ値162は、このHighを示すキャリー信号142に応じてカウントアップされることになる。
【０１０１】
このキャリー信号142は、ブロックカウンタ26自身にも入力し、ブロックカウンタ26では、キャリー信号142がHighを示している場合、次のクロック信号114の立ち上がりによって自身のカウンタ値140が「1」に設定される。
【０１０２】
また、本装置10では、クロック信号114がさらに16クロック分経過してシフトレジスタ16が16回シフトされると、次のブロックにおけるBICが比較対象データ118によってBIC比較回路18に供給され、ここで次のブロックのBIC3 134が検出される。
【０１０３】
また、比較回路18では、BIC3 134の検出に応じて比較結果128がブロック同期回路24に供給され、検出されたBIC3 134はフレーム同期検出のためにフレーム変化検出部28およびBIC保持回路46に供給される。BIC検出後のブロック同期回路24およびブロックカウンタ26の動作は、上記と同様であるので、ここではその説明を省略する。
【０１０４】
フレーム変化検出部28では、BIC比較回路18から供給されるBIC 134だけでなく、BIC保持回路46に前回格納したBIC 146も入力し、ここでは、BIC 146および134がそれぞれ「BIC1」および「BIC3」であるので、「BIC13」のフレーム変化パターン148が検出されてフレーム変化レジスタ30に書き込まれる。
【０１０５】
また、フレーム変化レジスタ30で保持されるフレーム変化パターン150は、フレーム同期回路32にて判定され、ここでは、フレーム同期後方保護段数の数だけフレーム変化パターンが順番通りであるか否かが判定される。ここで、フレーム同期後方保護段数が１であれば、同期回路32において「BIC13」のフレーム変化パターン150を得ることにより、フレーム同期したと判定し、次のクロック信号114に応じてHighを示すフレーム同期信号152が出力される。
【０１０６】
また、同期回路32では、フレーム同期が検出されると、BIC比較回路18で検出されたBIC 134に対応するブロック番号、すなわち、フレーム変化パターンを構成する後方のBICに対応するブロック番号をカウンタ値として設定するロード信号がフレームカウンタ34に供給され、たとえば、フレーム同期検出時のフレーム変化パターンが「BIC41」、「BIC13」、「BIC42」または「BIC23」である場合、ロード信号154、156、158または160がフレームカウンタ34に供給されて、そのカウンタ値は、次のクロック信号に応じて「1」、「14」、「137」または「150」に設定される。
【０１０７】
本実施例では、同期回路32において、「BIC13」のフレーム変化パターンでフレーム同期が検出されるので、ロード信号156がフレームカウンタ34に供給されて、BIC3に対応するブロック番号「14」が次のクロック信号114に応じてカウンタ値として設定される。
【０１０８】
フレームカウンタ34は、ブロックカウンタ26からのキャリー信号142に応じてカウントアップされて、そのカウンタ値162によってブロック番号を示し、とくにこのフレーム同期の後では、カウンタ値162と、BIC比較回路18で検出されるBIC 134に対応するブロック番号とが一致する。
【０１０９】
本装置10において、フレーム同期信号152がHighに変化したこと、およびフレームカウンタ34のカウンタ値162がフレーム同期直後に所望の値になったことをCPU 12から読み取ることにより、フレーム同期回路32が正常に動作したことを知ることができる。
【０１１０】
ところで、本実施例の同期装置10は、図８に示すように、データ受信装置300と独立した回路構成である場合、シフトレジスタ16のレジスタBICSFT(864)〜BICSFT(849)に格納されたビットデータ312をこの受信装置300に出力するように、両者を接続して構成してよい。
【０１１１】
この受信装置300は、受信データ102をシリアル・パラレル変換するS/P変換回路304と、この装置300で受信したデータを保持するためのレジスタ308と、レジスタ308に格納するデータ316を選択するセレクタ306とを含んで構成され、この受信装置300で受信してレジスタ308に格納したデータ318を別のデータ処理回路302へと出力することができる。
【０１１２】
本実施例では、同期装置10および受信装置300が通常動作して受信データ102を取り扱う場合には、S/P変換回路314が受信データ102をパラレルデータ314に変換し、セレクタ306がこのパラレルデータ314を選択してレジスタ308に格納するが、テスト動作する場合には、セレクタ306は、同期装置10からパラレル入力されるビットデータ312を選択してレジスタ308に格納する。
【０１１３】
このテスト動作において、同期装置10では、CPU 12で生成されるテストデータ108をシフトレジスタ16に格納するので、セレクタ306は、このテストデータ108と同じ内容のデータ312を入力することとなる。
【０１１４】
次に、これらのような同期装置10および受信装置300を含む実施例において、図２に示すようなフレーム構成のテストデータ108を用いてテスト動作する場合の動作例を説明する。
【０１１５】
まず、同期装置10では、ブロック番号「273」、「1」、「2」の３ブロック分のテストデータ108がシフトレジスタ16に格納される。
【０１１６】
このシフトレジスタ16で16回シフトが行われると、BIC比較回路18、20および22においてBICが検出され、とくに比較回路18では番号「273」のブロックにおけるBIC4 134が検出されてBIC保持回路46に格納され、ブロック同期回路24においてブロック同期が検出される。このとき、同期回路24では、Highを示すブロック同期信号136が発生して受信装置300に供給される。
【０１１７】
さらに、シフトレジスタ16において１ブロック分のシフトが行われると、再度、BIC比較回路18、20および22においてBICが検出され、とくに比較回路18では番号「1」のブロックにおけるBIC1 134が検出される。このとき、フレーム変化検出部28では、BIC保持回路46に格納された前回のBIC4 146と、比較回路18から得られる現行のBIC1 134とに基づいて、BIC41を示すフレーム変化パターン148が検出される。
【０１１８】
これにより、フレーム同期後方保護段数が１であれば、フレーム同期回路32において、フレーム同期が検出されて、カウンタ値「1」を設定するロード信号154がフレームカウンタ34に供給され、また次のクロック信号114に応じてHighを示すフレーム同期信号152が出力され、受信装置300に供給される。
【０１１９】
また、同期装置10のCPU 12では、クロック信号114の立ち上がりに応じて割り込み信号174が発生し、割り込み信号174が16回発生することによってシフトレジスタ16のデータが16ビット分シフトすることを知ることができる。
【０１２０】
このCPU 12では、ブロック同期信号136を読み取ることによりブロック同期を判断することができるので、ブロック同期してから849ビット分のデータシフトの経過を、割り込み信号174を849回数えることにより知ることができ、すなわち３ブロック分のデータシフトの経過を知ることができる。
【０１２１】
このようにして、シフトレジスタ16における３ブロック分のデータシフトが行われると、CPU 12では、次のブロックのテストデータ108が生成され、本実施例では、ブロック番号「3」のブロックの最初の16ビットのテストデータ108がシフトレジスタ16のレジスタBICSFT(16)〜(1)に書き込まれる。
【０１２２】
次に、シフトレジスタ16のデータが16ビット分シフトして、CPU 12で割り込み信号174が16回発生すると、CPU 12では、番号「3」のブロックの次の16ビットのテストデータ108が生成されて、シフトレジスタ16のレジスタBICSFT(16)〜(1)に書き込まれる。
【０１２３】
このように、同期装置10では、割り込み信号174が16回発生し、すなわちシフトレジスタ16が16回シフトするごとに、テストデータ108が16ビットずつ順次、生成されてレジスタBICSFT(16)〜(1)に書き込まれる。したがって、同期装置10では、図２に示すようなフレームデータ構成のテストデータ108を順次、受信することができ、この場合、ビットカウンタは、上記のようなテスト動作に特有の書き換えを行う必要がなく、通常動作させてよい。
【０１２４】
また、受信装置300では、シフトレジスタ16のレジスタBICSFT(864)〜(849)における16ビットのデータ312が、たとえばクロック信号114に応じてパラレル入力し、セレクタ306を介してレジスタ308に供給される。したがって、受信装置300では、テスト動作において同期装置10の出力データ312を受信データとして用いることによって、通常動作と同様にして受信動作を行うことができ、レジスタ308に格納されたデータ318がデータ処理部302に供給される。
【０１２５】
また、本実施例の同期装置10において、CPU 12は、本来あるべきブロックよりも短いビット長のダミーブロックで構成されるテストデータ108を生成し、たとえば通常のBICとダミーデータとからなるダミーブロックを１ブロックとしてテスト用のテストデータ108を生成してもよい。この場合、本装置10は、所定の後方ビット数を定めて、ブロックカウンタ26がBICのビット長を超えたビット番号を検出すると、本来のブロックのビット長から所定の後方ビット数を差し引いたカウンタ値304を当該カウンタ26に設定するように構成される。
【０１２６】
このCPU 12は、16ビットのBICと16ビットのダミーデータとからなる32ビットのダミーブロックで１ブロックを構成してテストデータ108を生成し、このデータ108のうち、１〜24ビットのデータには、通常通りに１〜24のビット番号を付して、とくに24〜32ビットのデータには、281〜288のビット番号を付して、25〜280ビットのデータを削除するようなテストデータ108を構成する。
【０１２７】
ただし、このテストデータ108は、図２に示す受信データ102と同様に、１フレーム当たり272個のブロックを有するもので、各ブロックのBICの配列の順番も同じであり、すなわちフレーム変化のBICの配列も同じである。ここでは、各ブロックBLK(m)は（mは1から272までの整数）は、1〜272のブロック番号が付される。
【０１２８】
また、CPU 12は、ブロックカウンタ26に対して、通常動作かテスト動作かを示す制御信号を供給し、たとえば通常動作の場合にはLowを示し、テスト動作の場合にはHighを示す制御信号を生成する。
【０１２９】
このブロックカウンタ26は、所定の後方ビット数を８として、カウンタ値が24になるとカウンタ値を「281」に設定する。
【図面の簡単な説明】
【０１３０】
【図１】本発明に係る同期装置の一実施例を示すブロック図である。
【図２】移動体FM多重放送システムで用いられるフレームデータの構成例を示す図である。
【図３】図１に示す実施例の同期装置においてシフトレジスタに格納されるブロック同期テスト用のデータを概要的に示す図である。
【図４】図１に示す実施例の同期装置においてシフトレジスタに格納されるフレーム同期テスト用のデータを概要的に示す図である。
【図５】図１に示す実施例の同期装置におけるシフトレジスタの一部の例を示すブロック図である。
【図６】図１に示す実施例の同期装置におけるブロックカウンタの例を示すブロック図である。
【図７】図１に示す実施例の同期装置における動作手順を説明するタイミングチャートである。
【図８】図１に示す実施例の同期装置を受信装置に適用した場合の例を示す図である。
【符号の説明】
【０１３１】
10  同期装置
12  CPU
14  スイッチ回路
16  シフトレジスタ
18、20、22  BIC比較回路
24  ブロック同期回路
26  ブロックカウンタ
28  フレーム変化検出部
30  フレーム変化レジスタ
32  フレーム同期回路
34  フレームカウンタ
36  アドレス発生回路
38  受信データメモリ
【図１】
0004823181.tif 000002
【図２】
0004823181.tif 000003
【図３】
0004823181.tif 000004
【図４】
0004823181.tif 000005
【図５】
0004823181.tif 000006
【図６】
0004823181.tif 000007
【図７】
0004823181.tif 000008
【図８】
0004823181.tif 000009