(57)【特許請求の範囲】
【請求項１】
Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）膜をスピンコートにより堆積する方法であって、
表面を有する、貴金属を含む基板を形成するステップと、
該基板の表面に、底部及び側壁を有する開口部を形成するステップと、
酢酸を用いて該基板をスピンコーティングするステップと、
第１の低い濃度のＰＣＭＯ溶液を用いて該基板をスピンコーティングするステップと、
該第１の濃度よりも高いＰＣＭＯの濃度を有する第２の濃度のＰＣＭＯ溶液を用いて、該基板をスピンコーティングするステップと、
該基板に対してベーキング温度で熱処理を施すベーキング、および該ベーキング温度より高い温度で該基板に対して熱処理を施す高速熱アニーリングを行うステップと、
該高速熱アニーリングに比べて高い温度で、かつ長い時間に渡って、該基板に熱処理を施すポストアニーリングを行うステップとを含み、
該基板の表面に形成した底部及び側壁を有する開口部上にＰＣＭＯ膜を形成する、方法。
【請求項２】
前記基板の表面に底部及び側壁を有する開口部を形成するステップは、トレンチ構造およびバイア構造を含む群から選択される構造を形成するステップを含む、請求項１に記載の方法。
【請求項３】
第１の濃度のＰＣＭＯ溶液を用いて前記基板をスピンコーティングするステップは、０．０１〜０．１モル（Ｍ）の間のＰＣＭＯ濃度を塗布するステップを含み、
第２の濃度のＰＣＭＯ溶液を用いて該基板をスピンコーティングするステップは、０．２〜０．５Ｍの間のＰＣＭＯ濃度を塗布するステップを含む、請求項１に記載の方法。
【請求項４】
酢酸を用いて前記基板をスピンコーティングするステップは、１分間当たりの回転数（ＲＰＭ）が１５００〜４０００の間の速度で、３０〜６０秒の間の時間、該基板をスピンするステップを含む、請求項１に記載の方法。
【請求項５】
第１の濃度のＰＣＭＯ溶液を用いて前記基板をスピンコーティングするステップは、３００〜１０００ＲＰＭの間の速度で該基板をスピンしながらＰＣＭＯを塗布するステップを含み、
第２の濃度のＰＣＭＯ溶液を用いて該基板をスピンコーティングするステップは、３００〜１０００ＲＰＭの間の速度で該基板をスピンしながらＰＣＭＯを塗布するステップを含む、請求項３に記載の方法。
【請求項６】
第１の濃度のＰＣＭＯ溶液を用いて前記基板をスピンコーティングするステップは、１５００〜３０００ＲＰＭの間の速度で、３０〜６０秒の間の時間、該基板をスピンするステップを含み、
第２の濃度のＰＣＭＯ溶液を用いて該基板をスピンコーティングするステップは、１５００〜３０００ＲＰＭの間の速度で、３０〜６０秒の間の時間、該基板をスピンするステップを含む、請求項１に記載の方法。
【請求項７】
前記ベーキングを行うステップは、
１２０〜１８０℃の間の温度で、１分間、前記基板をベーキングするステップと、
２００〜２５０℃の間の温度で、１分間、該基板をベーキングするステップとを含み、
前記高速熱アニーリングを行うステップは、
４００〜６００℃の間の温度で、２〜１５分間の間の時間にわたって該基板に対する高速熱アニーリングを行うステップを含む、請求項１に記載の方法。
【請求項８】
前記第２の濃度のＰＣＭＯのスピンコーティングならびに前記ベーキングおよび前記高速熱アニーリングを１〜５回反復的に繰り返すステップをさらに包含する、請求項７に記載の方法。
【請求項９】
前記ポストアニーリングは、５００〜６００℃の間の温度で、５分〜２時間の間の時間にわたるポストアニーリングを含む、請求項８に記載の方法。
【請求項１０】
前記ポストアニーリングは、空気環境および酸素環境を含む群から選択される環境におけるポストアニーリングを含む、請求項９に記載の方法。
【請求項１１】
前記貴金属を含む基板を形成するステップは、Ｐｔ、Ｒｈ、Ｉｒ、Ｐｔ−Ｒｈ、Ｐｔ−Ｉｒ、およびＩｒ−Ｒｈを含む群から選択される材料から基板を形成するステップを含む、請求項１に記載の方法。
【請求項１２】
前記ＰＣＭＯ膜とその下にある基板の表面との間に形成されるボイドは、５０Å未満の直径を有するボイドである、請求項１に記載の方法。
【請求項１３】
前記基板の表面に形成した底部及び側壁を有する開口部上に形成されるＰＣＭＯ膜は、４００〜５０００Åの間の厚さを有する、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、集積回路（ＩＣ）製造に関し、より具体的には、下の貴金属基板との間に、ボイドがない界面を形成するＰＣＭＯ堆積プロセスに関する。
【背景技術】
【０００２】
Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）薄膜は、独自の抵抗変化特性を有することが分かっている。５ボルトの振幅および１００ナノ秒の持続時間を有する狭いナノ秒パルスを印加すると、抵抗は高抵抗状態に変化し得る。同様に、より広いマイクロ秒パルスが印加される場合、抵抗は、初期（低抵抗）状態にリセットされ得る。抵抗状態の観察された変化は、１〜３桁の範囲にわたる。さらに、抵抗状態変化は、ＰＣＭＯ膜において、反対の振幅極性の狭い（ナノ秒範囲）パルスの印加によって、影響され得る。したがって、ＰＣＭＯ膜の抵抗状態は、単極（同じ振幅極性を有する狭く、広いパルス）または双極（反対の振幅極性の狭いパルス）プログラミングを用いて制御され得る。これらのプログラミング特性によって、ＰＣＭＯはメモリセルおよび抵抗器ＲＡＭ（ＲＲＡＭ）用途において用いられることに適するようになる。これらのメモリセルデバイスは、代表的には、ＰＣＭＯメモリ抵抗器材料に隣接して位置する、少なくとも部分的に貴金属から形成されている電極を少なくとも１つ有している。
【０００３】
ＰＣＭＯ薄膜堆積に用いられる方法は多い。例えば、物理的気相成長法（ＰＶＤ）、有機金属化学的気相成長法（ＭＯＣＶＤ）、およびスピンコーティングがある。これら３つのうち、スピンコーティングが、比較的安価で、容易なプロセスであるため、大規模生産において用いられる可能性が最も高い。
【０００４】
図１は、従来のスピンコーティングプロセスを用いて、Ｐｔ電極（従来技術）の上に形成されるＰＣＭＯ膜を表す図である。図から分かるように、ボイドが、ＰＣＭＯ層とＰｔ層との間の界面に形成されている。問題は、Ｐｔ表面上でのＰＣＭＯスピンコーティング溶液の不十分な濡れ特性の結果である可能性が高い。これらのボイドは、ＲＲＡＭデバイスの性能にとって極めて有害である。ボイドは、上部電極と下部電極との間でのショートの形成を助長し、漏れ電流を悪化（増大）させる。さらに、ボイドは、ＰＣＭＯ膜が後の製造プロセス、例えば、化学機械的研磨（ＣＭＰ）ステップの間にＰｔ基板から剥がれる原因となり得る。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＰＣＭＯ膜をボイドなしに貴金属基板上で一貫して形成することができれば有用である。
【０００６】
上記のボイドがないＰＣＭＯ膜をスピンコーティングプロセスを用いて形成することができれば有用である。
【課題を解決するための手段】
【０００７】
（発明の要旨）
本発明は、ＰＣＭＯが貴金属基板にスピンコーティングされるとき、トレンチおよびバイアの両方の底部において、ボイドの形成をなくす、新規なスピンコーティングプロセスを記載する。ＳＥＭの画像は、従来のプロセスを用いてスピンコーティングされたＰＣＭＯ薄膜には、しばしば、ボイドが形成されることを示す。実験の結果は、本発明のスピンコーティングプロセスが用いられる場合、これらのボイドがなくなることを示している。
【０００８】
したがって、ボイドをなくす、Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）スピンコート堆積方法が提供される。この方法は、表面を有する、貴金属を含む基板を形成するステップと、バイアまたはトレンチなどの、該基板の表面に対して垂直なフィーチャを形成するステップと、酢酸を用いて該基板をスピンコーティングするステップと、第１の低い濃度のＰＣＭＯ溶液を用いて該基板をスピンコーティングするステップと、該第１の濃度よりも高いＰＣＭＯの濃度を有する第２の濃度のＰＣＭＯ溶液を用いて、該基板をスピンコーティングするステップと、１回〜５回繰り返される、ベーキングおよび高速熱アニーリング（ＲＴＡ）を行うステップと、ポストアニーリングを行うステップと、ＰＣＭＯ膜と下にある該基板の表面との間にボイドがない界面を有するＰＣＭＯ膜を形成するステップとを包含する。
【０００９】
第１の濃度のＰＣＭＯ溶液は、０．０１〜０．１モル（Ｍ）の間のＰＣＭＯ濃度を有する。第２の濃度のＰＣＭＯ溶液は、０．２〜０．５Ｍの間のＰＣＭＯ濃度を有する。
【００１０】
代表的なベーキングおよびＲＴＡは、以下の工程を含む。１２０〜１８０℃の間の温度で、約１分間、前記基板をベーキングするステップと、２００〜２５０℃の間の温度で、約１分間、該基板をベーキングするステップと、および４００〜６００℃の間の温度で、２〜１５分間の間の時間にわたってＲＴＡを行うステップである。ポストアニーリングは、５００〜６００℃の間の温度で、５分〜２時間の間の時間にわたるポストアニーリングを含む。
【００１１】
上記の方法、ボイドがないＰＣＭＯ膜構造、およびＰＣＭＯにボイドがないＲＲＡＭメモリデバイスのさらなる細部は、以下に記載される。
【００１２】
本発明の、  Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）膜をスピンコートにより堆積する方法は、Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）膜をスピンコートにより堆積する方法であって、
表面を有する、貴金属を含む基板を形成するステップと、
該基板の表面に、底部及び側壁を有する開口部を形成するステップと、
酢酸を用いて該基板をスピンコーティングするステップと、
第１の低い濃度のＰＣＭＯ溶液を用いて該基板をスピンコーティングするステップと、
該第１の濃度よりも高いＰＣＭＯの濃度を有する第２の濃度のＰＣＭＯ溶液を用いて、該基板をスピンコーティングするステップと、
該基板に対してベーキング温度で熱処理を施すベーキング、および該ベーキング温度より高い温度で該基板に対して熱処理を施す高速熱アニーリングを行うステップと、
該高速熱アニーリングに比べて高い温度で、かつ長い時間に渡って、該基板に熱処理を施すポストアニーリングを行うステップとを含み、
該基板の表面に形成した底部及び側壁を有する開口部上にＰＣＭＯ膜を形成するものであり、それにより上記目的が達成される。
【００１４】
前記基板の表面に底部及び側壁を有する開口部を形成するステップは、トレンチ構造およびバイア構造を含む群から選択される構造を形成するステップを含み得る。
【００１５】
第１の濃度のＰＣＭＯ溶液を用いて前記基板をスピンコーティングするステップは、０．０１〜０．１モル（Ｍ）の間のＰＣＭＯ濃度を塗布するステップを含み得、第２の濃度のＰＣＭＯ溶液を用いて該基板をスピンコーティングするステップは、０．２〜０．５Ｍの間のＰＣＭＯ濃度を塗布するステップを含み得る。
【００１６】
酢酸を用いて前記基板をスピンコーティングするステップは、１分間当たりの回転数（ＲＰＭ）が１５００〜４０００の間の速度で、３０〜６０秒の間の時間、基板をスピンするステップを含み得る。
【００１７】
第１の濃度のＰＣＭＯ溶液を用いて前記基板をスピンコーティングするステップは、３００〜１０００ＲＰＭの間の速度で該基板をスピンしながらＰＣＭＯを塗布するステップを含み得、第２の濃度のＰＣＭＯ溶液を用いて該基板をスピンコーティングするステップは、３００〜１０００ＲＰＭの間の速度で該基板をスピンしながらＰＣＭＯを塗布するステップを含み得る。
【００１８】
第１の濃度のＰＣＭＯ溶液を用いて前記基板をスピンコーティングするステップは、１５００〜３０００ＲＰＭの間の速度で、３０〜６０秒の間の時間、該基板をスピンするステップを含み得、第２の濃度のＰＣＭＯ溶液を用いて該基板をスピンコーティングするステップは、１５００〜３０００ＲＰＭの間の速度で、３０〜６０秒の間の時間、該基板をスピンするステップを含み得る。
【００１９】
前記ベーキングを行うステップは、
１２０〜１８０℃の間の温度で、１分間、前記基板をベーキングするステップと、
２００〜２５０℃の間の温度で、１分間、該基板をベーキングするステップとを含み、
前記高速熱アニーリングを行うステップは、
４００〜６００℃の間の温度で、２〜１５分間の間の時間にわたって該基板に対する高速熱アニーリングを行うステップを含み得る。
【００２０】
この方法は、前記第２の濃度のＰＣＭＯのスピンコーティングならびに前記ベーキングおよび前記高速熱アニーリングを１〜５回反復的に繰り返すステップをさらに包含し得る。
【００２１】
前記ポストアニーリングは、５００〜６００℃の間の温度で、５分〜２時間の間の時間にわたるポストアニーリングを含み得る。
【００２２】
前記ポストアニーリングは、空気環境および酸素環境を含む群から選択される環境におけるポストアニーリングを含み得る。
【００２３】
前記貴金属を含む基板を形成するステップは、Ｐｔ、Ｒｈ、Ｉｒ、Ｐｔ−Ｒｈ、Ｐｔ−Ｉｒ、およびＩｒ−Ｒｈを含む群から選択される材料から基板を形成するステップを含み得る。
【００２４】
前記ＰＣＭＯ膜とその下にある基板の表面との間に形成されるボイドは、５０Å未満の直径を有するボイドであり得る。
【００２５】
前記基板の表面に形成した底部及び側壁を有する開口部上に形成されるＰＣＭＯ膜は、４００〜５０００Åの間の厚さを有し得る。
【発明を実施するための最良の形態】
【００３５】
図２ａは、本発明のボイドがないＰＣＭＯ膜構造の部分的断面図である。構造２００は、表面２０４を有する基板２０２を含む。基板２０２は、貴金属を含む。基板２０２は、例えば、Ｐｔ、Ｒｈ、Ｉｒ、Ｐｔ−Ｒｈ、Ｐｔ−Ｉｒ、またはＩｒ−Ｒｈなどの材料であり得る。しかし、本発明の他の局面においては、他の貴金属、貴金属化合物、および貴金属以外の他の金属が用いられ得る。基板表面２０４に対して垂直なフィーチャ２０６が示されている。また、フィーチャ２０６は、バイアであってもよいし、トレンチであってもよく、側壁２０７などの、水平表面２０４に対して直角の垂直面に形成される要素または構造を有する。フィーチャ２０６はまた、バイアまたはトレンチ底面などの、表面２０４に対して平行の面に形成された要素または構造を有し得ることに留意されたい。
【００３６】
ＰＣＭＯ膜２０８は、基板表面２０４の上にある。Ｐｒ１−ＸＣａＸＭｎＯ３２０８のＸ変数は、０．１〜０．６の範囲内であり得る。ボイドがない界面２１０は、ＰＣＭＯ膜２０８と基板表面２０４との間に形成される。また、ボイドがない界面２１０は、ＰＣＭＯ膜２０８と下にあるフィーチャ２０８との間に、５０Å未満の直径２１４を有するボイド２１２を含む。代表的なＰＣＭＯ膜２０８は、４００〜５０００Åの間の厚さ２１６を有する。本明細書が書かれた時点では、走査型電子顕微鏡（ＳＥＭ）技術の解像度は、約５０Åであることが理解される必要がある。ＳＥＭを用いる場合、本発明のＰＣＭＯ界面２１０においてボイドは検出されない。したがって、本発明の構造２００におけるボイドのサイズは、実際には、５０Åよりも小さい可能性がある。すなわち、構造２００は、５０Å（ＳＥＭ）解像度においてボイドがない界面を有する。
【００３７】
図２ｂおよび図２ｃは、ボイドがないＰＣＭＯ電極界面を有する、本発明の抵抗器ＲＡＭ（ＲＲＡＭ）メモリセルの部分的断面図である。図２ｂは、１抵抗器／１トランジスタ（１Ｒ１Ｔ）構造を表し、図２ｃは、１抵抗器／１ダイオード（１Ｒ１Ｄ）構造を表す。以下の説明は、図２ｂおよび図２ｃのいずれかのメモリセルデバイス２５０に適用するように意図されている。デバイス２５０は、半導体活性領域２５２を含む。半導体活性領域２５２は、ＣＭＯＳトランジスタソースまたはトランジスタドレインであってもよいし（図２ｂ）、Ｐ／Ｎダイオード接合の一部を形成するドープＳｉ領域であってもよい（図２ｃ）。また、ＣＭＯＳトランジスタゲート２５４が示されている（図２ｂ）。貴金属を含む底部電極２５６は、表面２５８を有し、活性領域２５２の上にある。ＰＣＭＯ膜２６０は、底部電極表面２５８の上にある。ボイドがない界面２６２は、ＰＣＭＯ膜２６０と底部電極表面２５８との間に形成される。上部電極２６４は、ＰＣＭＯ膜２６０の上にある。
【００３８】
図２ａに関連して説明したように、ボイドがない界面２６２は、５０Å未満の直径を有するボイド（図示せず）を、ＰＣＭＯ膜２６０と底部電極表面２５８との間に含む。底部電極２５６は、Ｐｔ、Ｒｈ、Ｉｒ、Ｐｔ−Ｒｈ、Ｐｔ−Ｉｒ、およびＩｒ−Ｒｈを含む群から選択される材料である。上部電極２６４は、同じ材料群のうちの１つから形成されてもよいが、当該技術において、他の材料が用いられてもよい。ＰＣＭＯ膜２６０は、４００〜５０００Åの間の厚さ２６６を有する。
【００３９】
（機能的説明）
図３は、例示的なＰＣＭＯスピンコーティングプロセスを示すフローチャートである。このスピンコーティングプロセスは、０．２５モル（Ｍ）濃度のＰＣＭＯ溶液のウェハ表面への注入、ホットプレート上での２または３回の低温ベーキングステップ、高温でのＲＴＡベーキング、および最終的なポストアニーリングを含む。この例において、最終的に集積された生成物は、Ｐｔ／ＰＣＭＯ／Ｐｔ／Ｔｉ／ＳｉＯ２／ウェハである。しかし、このプロセスは、ＳＥＭ画像に示されるように、トレンチまたはバイアの底部においてボイドが形成されやすい（図１の表示を参照されたい）。
【００４０】
図４は、本発明のＰＣＭＯスピンコーティングプロセスを示すフローチャートである。上記のボイドの問題を解決するため、本発明のスピンコーティングプロセスは、まず、酢酸を用いて、ウェハ表面を濡らす。その後、低い濃度のＰＣＭＯ溶液がさらにウェハ表面を濡らすために塗布される。これらの２つの新規なステップ後、スピンコーティングプロセスは、従来のプロセスを用いて続けられ得る。本発明のスピンコーティングプロセスは、トレンチ底部またはバイア底部の両方においてボイドの形成をなくす（図２ａを参照されたい）。
【００４１】
図５は、ボイドをなくすＰＣＭＯスピンコート堆積方法の別の局面を示すフローチャートである。この方法は、明瞭化のため、数字が付けられた一連のステップとして表されているが、明確に記載されていない限り、これらの数字から順序が推測されるべきではない。これらのステップのうちのいくつかは飛ばされてもよいし、並行して行われてもよいし、厳密な一連の順序を守る必要はないことが理解される必要がある。この方法は、ステップ５００において開始される。
【００４２】
ステップ５０２において、表面を有する、貴金属を含む基板が形成される。ステップ５０４において、基板表面に対して垂直なフィーチャが形成される。ステップ５０６において、酢酸を用いて基板がスピンコーティングされる。ステップ５０８において、第１の低い濃度のＰＣＭＯ溶液を用いて基板がスピンコーティングされる。ステップ５１０において、第１の濃度よりも高いＰＣＭＯ濃度を有する、第２の濃度のＰＣＭＯ溶液を用いて基板がスピンコーティングされる。ステップ５１２において、ベーキングおよび高速熱アニーリング（ＲＴＡ）が行われる。ステップ５１４において、ポストアニーリングが行われる。ステップ５１６において、基板表面の上にＰＣＭＯ膜が形成される。いくつかの局面において、ステップ５１６は、ＰＣＭＯ膜と下にある基板表面との間にボイドがない界面を形成するステップを含む。他の局面において、ステップ５１６において、ＰＣＭＯ膜と基板表面との間に、５０Å未満の直径を有するボイドが形成される。すなわち、界面は、５０Åの解像度においてボイドがない。さらに別の局面において、ステップ５１６において、４００〜５０００Åの間の厚さを有するＰＣＭＯ膜が形成される。
【００４３】
代表的には、ステップ５０４において、基板表面に対して垂直なフィーチャを形成するステップは、トレンチまたはバイアなどの表面垂直フィーチャを形成するステップを含む。しかし、本発明はまた、本明細書に明確に記載されていないより複雑な構造にも適用可能である。
【００４４】
ある局面において、第１の濃度のＰＣＭＯ溶液を用いる基板のスピンコーティング（ステップ５０８）は、０．０１〜０．１Ｍの間のＰＣＭＯ濃度を塗布するステップを含む。第２の濃度のＰＣＭＯ溶液を用いる基板のスピンコーティング（ステップ５１０）は、０．２〜０．５Ｍの間のＰＣＭＯ濃度を塗布するステップを含む。
【００４５】
他の局面において、酢酸を用いる基板のスピンコーティング（ステップ５０６）は、１分当たりの回転数（ＲＰＭ）が１５００〜４０００の間の速度で、３０〜６０秒の間の時間、基板をスピンするステップを含む。
【００４６】
ある局面において、第１の濃度のＰＣＭＯ溶液を用いる基板のスピンコーティング（ステップ５０８）は、３００〜１０００ＲＰＭの間の速度で基板をスピンしながら、ＰＣＭＯ溶液を塗布するステップを含む。同様に、第２の濃度のＰＣＭＯ溶液を用いる基板のスピンコーティング（ステップ５１０）は、３００〜１０００ＲＰＭの間の速度で基板をスピンしながら、ＰＣＭＯ溶液を塗布するステップを含む。
【００４７】
他の局面において、第１の濃度のＰＣＭＯ溶液を用いる基板のスピンコーティング（ステップ５０８）は、１５００〜３０００ＲＰＭの間の速度で、３０〜６０秒の間の時間、基板をスピンするステップを含む。同様に、第２の濃度のＰＣＭＯ溶液を用いる基板のスピンコーティング（ステップ５１０）は、１５００〜３０００ＲＰＭの間の速度で、３０〜６０秒の間の時間、基板をスピンするステップを含む。
【００４８】
他の局面において、ベーキングおよびＲＴＡ（ステップ５１２）は、サブステップを含む。ステップ５１２ａにおいて、１２０〜１８０℃の間の温度で、約１分間、基板がベーキングされる。ステップ５１２ｂにおいて、２００〜２５０℃の間の温度で、約１分間、基板がベーキングされる。ステップ５１２ｃにおいて、４００〜６００℃の間の温度で、２〜１５分の間の時間、ＲＴＡが行われる。
【００４９】
この方法のいくつかの局面は、さらなるステップを含む。ステップ５１３は、第２の濃度のＰＣＭＯ溶液のスピンコーティング（ステップ５１０）ならびにベーキングおよびＲＴＡ（ステップ５１２）の手順を１〜５回反復的に繰り返す。すなわち、ステップ５１３は、ステップ５１０および５１２の、１〜５回の反復である。
【００５０】
ステップ５１４におけるポストアニーリングは、５００〜６００℃の間の温度での５分〜２時間の間の時間にわたるポストアニーリングを含み得る。他の局面において、ステップ５１４は、空気環境または酸素環境などの環境におけるポストアニーリングを含む。
【００５１】
ある局面において、貴金属を含む基板を形成するステップ（ステップ５０２）は、Ｐｔ、Ｒｈ、Ｉｒ、Ｐｔ−Ｒｈ、Ｐｔ−Ｉｒ、またはＩｒ−Ｒｈなどの材料から基板を形成するステップを含む。
【００５２】
ＰＣＭＯスピンコーティングプロセスおよびボイドがないＰＣＭＯ／貴金属界面、ならびにＲＲＡＭのボイドがないＰＣＭＯ電極界面を説明した。特定の基板材料の例が、本発明を例示するために用いられたが、本発明は、必ずしも、これらの例にのみ限定されるものではない。同様に、プロセスの変数が、明瞭化のために用いられた。しかし、本発明は、必ずしも、記載された例示的なモル比、温度およびＲＰＭのみに限定されるものではない。さらに、２つのＲＲＡＭ構造例が、本発明を明瞭にするために描かれたが、本発明は他のＲＲＡＭ構造にも適用可能である。当業者であれば、本発明の他の変形例および実施形態に想到する。
【図面の簡単な説明】
【００５３】
【図１】図１は、従来のスピンコーティングプロセスを用いて、Ｐｔ電極（従来技術）の上に形成された、ＰＣＭＯ膜を表す図である。
【図２ａ】図２ａは、本発明のボイドがないＰＣＭＯ膜構造の部分的断面図である。
【図２ｂ】図２ｂは、ボイドがないＰＣＭＯ電極界面を有する、本発明の抵抗器ＲＡＭ（ＲＲＡＭ）メモリセルの部分的断面図である。
【図２ｃ】図２ｃは、ボイドがないＰＣＭＯ電極界面を有する、本発明の抵抗器ＲＡＭ（ＲＲＡＭ）メモリセルの部分的断面図である。
【図３】図３は、例示的なＰＣＭＯスピンコーティングプロセスを示すフローチャートである。
【図４】図４は、本発明のＰＣＭＯスピンコーティングプロセスを示すフローチャートである。
【図５】図５は、ボイドをなくす、ＰＣＭＯスピンコート堆積方法の別の局面を示すフローチャートである。
【符号の説明】
【００５４】
２００  構造
２０２  基板
２０７  側壁
２０８  ＰＣＭＯ膜
２１０  ボイドがない界面
２５２  半導体活性領域
２５４  ＣＭＯＳトランジスタゲート
２５６  底部電極
２５８  底部電極表面
２６０  ＰＣＭＯ膜
２６２  ボイドがない界面
２６４  上部電極
【図１】
0004743748.tif 000002
【図２ａ】
0004743748.tif 000003
【図２ｂ】
0004743748.tif 000004
【図２ｃ】
0004743748.tif 000005
【図３】
0004743748.tif 000006
【図４】
0004743748.tif 000007
【図５】
0004743748.tif 000008