(57)【特許請求の範囲】
【請求項１】
電流に応じた明るさで発光する発光素子と前記発光素子を駆動する画素回路とが行方向および列方向に配列したマトリクス表示部と、
複数の色ごとに入力された映像信号から電流データ信号を生成し出力する複数の列制御回路と、
前記マトリクス表示部の列ごとに設けられ、前記列制御回路から出力された電流データ信号を列内の前記画素回路の１つに伝達するデータ線とを有する表示装置であって、
前記マトリクス表示部が複数の色の発光素子を含み、
前記データ線が、前記表示素子の色別の電流データ信号を伝達する色数のデータ線を１組として複数の組に分割され、
前記複数の列制御回路が、前記色数のデータ線の組に対して前記電流データ信号を出力する前記色数より多い列制御回路を１組とする複数の組からなり、
前記列制御回路の１組は、
前記複数の色のうち所定の色の電流データ信号を伝達するデータ線に接続され、接続された当該データ線に対して前記電流データ信号を出力する少なくとも１つの列制御回路と、
前記複数の色のうち残る色の電流データ信号を伝達するデータ線に共通に接続され、接続された当該データ線に対して前記電流データ信号の和を出力する、前記所定の色の電流データを伝達するデータ線に接続された列制御回路の数よりも多い数の列制御回路とからなり、
前記残る色の電流データを伝達するデータ線に共通に接続される前記列制御回路の個数は、前記所定の色を表示する発光素子の電流−発光効率と、前記残る色を表示する発光素子の電流−発光効率との比に基づいて設定されることを特徴とする表示装置。
【請求項２】
前記複数の色ごとに入力される映像信号の振幅を補正する手段をさらに有する請求項１に記載の表示装置。
【請求項３】
前記複数の色ごとに入力される映像信号と前記列制御回路の組とを切り替え可能に接続する第１のスイッチと、前記列制御回路の組と前記データ線の組とを切り替え可能に接続する第２のスイッチと、をさらに有し、
前記第２のスイッチの接続は、前記第１のスイッチの接続と同期して、
前記列制御回路に入力される映像信号の色と、前記列制御回路から出力される電流データ信号を送電するデータ線が接続された画素列の色とを一致させることを特徴とする請求項１に記載の表示装置。
【請求項４】
請求項１乃至３のいずれかに記載の表示装置を表示パネルとして有するデジタルカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力される電流に応じて発光するエレクトロルミネセンス（ＥＬ）素子をマトリクス状に配置した表示装置に係り、とくに電流駆動型発光素子と電流プログラミング型の画素回路とを用いたアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
近年、次世代ディスプレイとして発光素子を用いた自発光型のディスプレイ等が注目されている。その中でも素子に流れる電流によって発光輝度が制御される電流制御型の発光素子である有機ＥＬ素子の応用開発が活発に行われている。
【０００３】
カラー有機ＥＬディスプレイは、ＲＧＢの３原色の発光素子が並べて置かれて１つの色を表示する単位となり、これが行方向と列方向に配列してマトリクス表示装置を構成する。ＲＧＢ各色の発光素子は、それぞれその波長の光を発光するＥＬ材料で作られる。
【０００４】
同じ電流を流しても各色の発光輝度には違いがあり、実用に耐える有機ＥＬ材料のなかでは、青（Ｂ）の発光材料が赤（Ｒ）や緑（Ｇ）と比較して、電流−発光効率が低い。ここで、電流−発光効率は、単位面積あたりの電流（Ａ／ｍ２）と輝度（ｃｄ／ｍ２）の比として定義される。
【０００５】
有機ＥＬパネルにおいてＲＧＢがバランスの取れた発光輝度を得るためには、電流−発光効率の低い発光素子により多くの電流を供給しなければならない。そのために、その発光素子の入力映像信号の振幅を他の色の発光素子より大きくしたり、電流データを発生する回路の電圧電流変換ゲインをその発光素子に対してのみ大きくしたりして、その色の画素に流す電流を大きくすることが試みられている。
【０００６】
特許文献１には電流データ発生回路の出力電流値を検出して、検出電流値に応じて入力映像信号を補正する方法が提案されている。
【特許文献１】特開２００４−２９５０８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、入力映像信号の振幅を補正して輝度をそろえると、補正の程度が大きくなりすぎて特定の色の信号電圧が極端に高くなり、補正回路の電源電圧をそのために高くしなければならないので好ましくない。入力映像信号振幅を制御するコントローラＩＣの電源に要求される低電源電圧化を考慮すると、入力映像信号振幅を大きくすることは困難である。
【０００８】
また、特定の色の電流データ発生回路の電圧電流変換ゲインを大きくすると、異なる色の電流発生回路間の互換性がなくなり、表示部の色の配置が異なるたびに電流発生回路のパタンを変更する必要が生じる。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を鑑みたものであり、入力映像信号振幅を大きくすることなく、かつ表示品質を損なうことなく所望電流を各画素列に供給することができる表示装置およびその駆動方法を提供することを目的とする。
【００１０】
上記目的を達成するため、本発明に係る表示装置は、電流に応じた明るさで発光する発光素子と前記発光素子を駆動する画素回路とが行方向および列方向に配列したマトリクス表示部と、
複数の色ごとに入力された映像信号から電流データ信号を生成し出力する複数の列制御回路と、
前記マトリクス表示部の列ごとに設けられ、前記列制御回路から出力された電流データ信号を列内の前記画素回路の１つに伝達するデータ線とを有する表示装置であって、
前記マトリクス表示部が複数の色の発光素子を含み、
前記データ線が、前記表示素子の色別の電流データ信号を伝達する色数のデータ線を１組として複数の組に分割され、
前記複数の列制御回路が、前記色数のデータ線の組に対して前記電流データ信号を出力する前記色数より多い列制御回路を１組とする複数の組からなり、
前記列制御回路の１組は、
前記複数の色のうち所定の色の電流データ信号を伝達するデータ線に接続され、接続された当該データ線に対して前記電流データ信号を出力する少なくとも１つの列制御回路と、
前記複数の色のうち残る色の電流データ信号を伝達するデータ線に共通に接続され、接続された当該データ線に対して前記電流データ信号の和を出力する、前記所定の色の電流データを伝達するデータ線に接続された列制御回路の数よりも多い数の列制御回路とからなり、
前記残る色の電流データを伝達するデータ線に共通に接続される前記列制御回路の個数は、前記所定の色を表示する発光素子の電流−発光効率と、前記残る色を表示する発光素子の電流−発光効率との比に基づいて設定されることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、入力映像信号振幅を大きくすることなく、かつ表示品質を損なうことなく所望電流を各画素列に供給することができる表示装置およびその駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
本発明は、電流プログラミング装置、アクティブマトリクス型表示装置、およびこれらの電流供給方法に係わり、特に電流駆動型発光素子に用いたアクティブマトリクス型表示装置に適用される。この表示装置を用いて、例えば情報表示装置を構成できる。この情報表示装置は、例えば携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラのいずれかの形態をとる。もしくは、それらの各機能の複数を実現する装置である。情報表示装置は、情報入力部を備えている。例えば、携帯電話の場合には情報入力部は、アンテナを含んで構成される。ＰＤＡや携帯ＰＣの場合には、情報入力部は、ネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には、情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部を含んで構成される。
【００１３】
以下、本発明に係る表示装置を実施するための最良の実施形態について説明する。本実施形態は、ＥＬ素子を用いたアクティブマトリクス型表示装置である。
【００１４】
本実施の形態に係る表示装置は、色ごとに電流−発光効率の異なる発光素子が並んだ有機ＥＬディスプレイである。この有機ＥＬディスプレイにおいて、電圧−電流変換効率の特性のほぼ揃った列制御回路１をデータ線の数よりも多く準備し、最も小さい電流−発光効率の色の列に２以上の列制御回路を接続するものである。
【００１５】
ＲＧＢの３色の発光素子を含む有機ＥＬディスプレイで、赤と緑の電流−発光効率が青の電流−発光効率より２倍大きいときは、次のように構成してもよい。すなわち、ＲＧＢの１組のデータ線に対して４つの列制御回路を用意し、赤と緑にはそれぞれ１つの列制御回路から電流を供給し、残る２つの列制御回路を共通に青のデータ線に接続するとよい。
【００１６】
色数が３色より多い場合も同様である。電流−発光効率が大きい色に対しては１本のデータ線に１つの列制御回路を接続し、電流−発光効率の小さい色に対しては１本のデータ線に２つまたは３つの列制御回路を共通に接続して２倍または３倍の電流を供給する。また、電流−発光効率の小さい色に電流−発光効率の大きい色の１．５倍の電流を供給したい時には、次のように構成してもよい。すなわち、電流−発光効率が大きい色に対する１本のデータ線に２つの列制御回路を接続し、電流−発光効率の小さい色に対しては１本のデータ線に３つの列制御回路を接続し、接続される列制御回路の個数を適宜選択することもできる。これにより、各色の輝度をそろえることが出来る。
【００１７】
電流−発光効率の比が整数でないときは、電流−発光効率の小さい色のデータ線に２以上の列制御回路を接続することによりある程度輝度をそろえた上で、色別に入力映像信号の振幅を補正する。先に述べたように、入力信号の振幅だけで輝度をそろえると特定の色の信号電圧が極端に高くなり好ましくないが、２以上の列制御回路を共通に用いる本発明の方法を併用することにより、補正を小さく抑えて電流出力輝度を均一にすることができる。
【００１８】
すべての列制御回路を同じ特性になるように設計したとしても、構成要素のＴＦＴの特性ばらつきにより、列制御回路の出力特性にはばらつきが生じる。このばらつきを実効的に目に見えなくするために、米国特許第５９３３０３３号明細書に提案されているように、１つの列制御回路の組とデータ線の組とをスイッチで接続して、その接続の仕方を一定周期で切替えるようにしてもよい。これによって、同じ組内の列制御回路の出力特性のばらつきが平均化される。この場合の一定周期は、切り替えが目には直接見えず平均化される程度に十分速ければよい。１Ｈ周期（単位水平ライン周期）、１Ｆ周期（単位フレーム周期）、その中間のサブフレーム周期（１／２Ｆ周期）あるいはそれ以外の周期でもよい。
【００１９】
列制御回路とデータ線との接続が上のように切替えられるとき、各列制御回路の入力もそれに合わせて、各データ線には常にそれが接続される表示素子の色の電流データ信号が供給されるように切替えられる。
【００２０】
列制御回路の出力特性のばらつきを補償する別の方法が、米国特許出願公開第２００４／０１８３７５２号明細書に提案されている。これに倣って、１つの組の中で列電流を１本ずつ検出して、それに合わせて入力映像信号をさらに補正してもよい。
【実施例１】
【００２１】
図１に本実施形態の表示装置の全体構成を示す。
【００２２】
表示装置１００は、１枚の基板上に形成された発光素子と回路の全体である。表示装置１００の外部に、入力映像信号Ｖｉｄｅｏの振幅を補正するためのデータ補正回路３２が配置される。
【００２３】
表示装置１００内では、ＥＬ表示素子ＥＬ（不図示）とそれを駆動する画素回路２とが行方向および列方向に配列してマトリクス表示部９を構成する。図１において各画素回路２はＲＧＢいずれかの色のＥＬ表示素子の駆動回路である。
【００２４】
本実施例に用いたＥＬ表示素子は、全画素を点灯させて５００ｃｄ／ｍ２の白を表示したとき、各画素の電流密度は、
Ｒ画素：１２０Ａ／ｍ２
Ｇ画素：１８７Ａ／ｍ２
Ｂ画素：２７３Ａ／ｍ２      …（１）
であった。
【００２５】
すなわち、最大輝度で発光させるには、Ｒが最も小さい電流で済み、次いでＧである。最も大きなのはＢに流れる電流で、Ｒの２倍以上の電流を必要とする。なお、白色を表示するときのＲＧＢ各輝度は必ずしも等しくなく、ホワイトバランスを考慮した輝度比に設定されることが好ましい。上の値はそのときのものである。
【００２６】
マトリクス表示部９には、行ごとに走査線２０、列ごとにデータ線１４が設けられ、さらに、表示部９の周辺に、走査線２０に走査信号を出力する走査線駆動回路５と、データ線１４に出力する電流データ信号を発生する列制御回路１とが配置されている。
【００２７】
マトリクス表示部９は、１つの色が１列に並んで配置している。図１では、１つの列はストライプ状に直線的に配置されているが、これ以外に、行ごとに１．５画素ピッチずれたいわゆるデルタ配置であってもよい。また必ずしも１つの列は１本のデータ線でつながれた同じ色のＥＬ素子で構成されていなくてもよい。ただし、任意の３本のデータ線には常にＲＧＢの３色の表示素子のいずれかが接続されているものとする。
【００２８】
走査線駆動回路５は、シフトレジスタであって、垂直同期信号Ｖｓｙｎｃによりシフト動作を行い、走査線に順次選択パルスを送り出して行を選択する。走査線の選択は上から順に１本ずつであってもよいが、１本おきに奇数行のみ選択し次の垂直同期で偶数行のみを選択するインタレース走査を行ってもよい。インタレースの場合はシフトレジスタを２系列設けて垂直同期ごとに切替えるようにしてもよい。
【００２９】
列側の周辺回路は、列制御回路１のほかに、水平シフトレジスタ３と、水平シフトレジスタ３と列制御回路１に制御信号を与えるゲート回路４が設けられている。マトリクス表示部９と周辺の回路とはＴＦＴで構成され、１つの基板に一体に形成されている。
【００３０】
水平シフトレジスタ３は、水平同期信号Ｈｓｙｎｃによりシフト動作を行い、列制御回路１に順次サンプリングパルスを供給する。
【００３１】
外部から入力される映像信号Ｖｉｄｅｏは、３本の信号線Ｒ、Ｇ、Ｂによって伝達される並列信号である。各々の信号線の映像データはシリアル信号であるので、列制御回路１はこれを順にサンプリングする。サンプリングのタイミングは、水平シフトレジスタ３から出力されるサンプリングパルスにより決められる。
【００３２】
列制御回路１は、サンプリングされた映像信号から対応する電流データを発生し、行制御回路５の行選択に同期して出力端子から出力する。図１では、列制御回路１はＲＧＢの３列に対して１つのまとまりとして描かれているが、実際には以下で示すように、複数個の列制御回路が含まれている。
【００３３】
図２は、本発明の特徴である列制御回路１の１組を詳しく示す図である。図１で１つのまとまりとして示した列制御回路１は、４つが１組となって同じサンプリングパルスＳｐを水平シフトレジスタ３から受け、Ｒ（赤）、Ｇ（緑）、Ｂ（青）３原色の映像信号Ｖｉｄｅｏを同時にサンプリングする。図２の回路は複数列ある。第１列の列制御回路１（Ｇｍ１−４）とデータ線１４（Ｒ列、Ｇ列、Ｂ列）は１列目のＲＧＢ３つの画素に電流データを供給し、第２列の列制御回路１とデータ線１４は２列目の画素に電流データを供給し、以下同様にそれぞれ対応する列に電流データを供給する。
【００３４】
本実施例においては、１つの組を構成する４つの列制御回路１Ｇｍ１−４にはそれぞれＲ、Ｇ、Ｂ、Ｂの映像信号が入力される。すなわち、第１の列制御回路Ｇｍ１にはＲの映像信号、第２の列制御回路Ｇｍ２にはＧの映像信号、第３と第４の列制御回路Ｇｍ３、Ｇｍ４には同じＢの映像信号が入力される。
【００３５】
各列制御信号は、入力された映像信号の電圧に対して電流データ信号を生成する。列制御信号の入力電圧に対する出力電流の特性はすべて同じに設計されているので、Ｂの画素列にはＲとＧの画素列の２倍の電流データ信号が供給される。
【００３６】
さらにホワイトバランスの取れた色を発光させるには、ＲＧＢの電流比が先に上げた値になるように、補正回路３２における補正後の映像信号振幅を
ＶＲ：ＶＧ：ＶＢ＝１２０：１８７：１３７      …（２）
に設定する。Ｂの列制御回路は２つあるので、各列制御回路が供給する電流は先に述べた電流の半分でよい。この結果、補正後の映像信号振幅も小さくて済む。上式で比が必要電流密度２７３Ａ／ｍ２の半分の数になっているのはこのためである。
【００３７】
この補正された映像信号を各列制御回路に送ると、それぞれの列制御回路からの出力電流も同じ比率になり、ＲＧＢ各列の電流比は、Ｂが２倍されて
ＩＲ：ＩＧ：ＩＢ＝１２０：１８７：２７３      …（３）
となり、ホワイトバランスの取れた色が再現される。
【００３８】
補正回路３２は、ＲＧＢの各色の補正係数ｋＲ、ｋＧ、ｋＢを記憶し、入力映像信号にこの補正係数を乗じて表示装置１００に送り出す。補正後の映像信号振幅が上記の（２）であるとすると、Ｒ信号を基準として補正する場合、補正係数は、
ｋＲ＝１
ｋＧ＝１．５６
ｋＢ＝１．１４
となる。
【００３９】
従来のように各列に列制御信号が１つしかないときは、上の（３）に基づいた補正係数は、
ｋＲ＝１
ｋＧ＝１．５６
ｋＢ＝２．２８
が必要で、元の信号の２倍以上の振幅の信号を発生させなければならない。これに比べ、本発明のように、最も電流を必要とする色の列制御回路を２以上設けることにより、必要な信号振幅は小さくなり、補正回路３２の電源電圧も低くて済む。
【００４０】
列制御回路の特性が均一であれば、他のＲＧＢの組に対しても同じ係数で補正することができる。しかし、ＴＦＴの特性ばらつきによってＲＧＢの組の間で電流出力がばらつくことがあり、これも輝度ムラとして目に見える。
【００４１】
この対策として、上記米国特許出願公開第２００４／０１８３７５２号明細書に提案されているように、列制御回路の出力をすべて共通に接続して総和電流として取り出し、その値を検出回路で検出して、これを補正回路の補正係数に反映させることもできる。
【００４２】
補正回路３２は、各組毎に検出された電流信号と基準となる電流信号とで演算処理を行い、各組毎に補正係数を得る。この補正係数を上のＲＧＢ色別補正係数の乗じることにより１列ずつの補正係数を得る。
【００４３】
以下、その他の回路の具体例を説明する。上で説明した機能を持つものであれば、ここに示す回路以外に周知の回路を用いることができる。
【００４４】
（列制御回路）
図３は本実施例の列制御回路１の回路例である。
【００４５】
列制御回路１は、サンプリング部４１と電圧電流変換部４２から構成される。図３の例では、サンプリング部４１が、Ｍ１、Ｍ３などの奇数番号の回路要素からなる群と、Ｍ２、Ｍ４などの偶数番号の回路要素からなる群との２系統の回路で構成される。そして、１水平同期Ｈｓｙｎｃごとに入れ替わって入力されるサンプリングパルスＳｐａとＳｐｂによって交互にサンプリングを行う。
【００４６】
まず、奇数系統のサンプリングパルスＳｐａが入力されると、Ｍ１とＭ５がオンになり、Ｖｉｄｅｏ信号と基準信号ＲＥＦがキャパシタＣ１とＣ３にそれぞれ記憶される。１水平ラインのサンプリングが終了すると、ゲート回路４からの制御信号Ｐ１１が入力されてＭ３とＭ７がオンになり、サンプリングデータＶ（ｄａｔａ）とＶ（ｒｅｆ）を電圧電流変換部４２に送る。この間、次のラインの映像信号Ｖｉｄｅｏが入ってくるので、偶数系統のサンプリングパルスＳｐｂと制御信号Ｐ１２によって同様の動作が偶数系統の回路によって行われる。
【００４７】
電圧電流変換部４２では、ＶＢによって調節される電流がＭ１１から供給され、Ｖ（ｄａｔａ）とＶ（ｒｅｆ）の差に応じてＭ１２とＭ１３に分かれて流れる。それぞれのドレインから出力される差動出力は、次段の差動増幅器Ｍ１９とＭ２０によって整形され、入力に対する線形度を増す。Ｍ２０の電流は、Ｍ１４とＭ１５のカレントミラー回路によって電流ｉ（ｄａｔａ）として出力される。
【００４８】
（画素回路）
図４は画素回路２の例である。Ｐ７とＰ８は図１の行制御回路５から出力される走査線であって、１行につき２本の信号線になっている。ｉ（ｄａｔａ）は、図３の列制御回路からの出力である。Ｐ７（Ｈレベル）とＰ８（Ｌレベル）によって１つの行が選択されると、Ｍ５２とＭ５３がオン状態となり、データ線からＭ５３とＭ５２を介して電流データｉ（ｄａｔａ）がＣ５１に流れてこれを充電する。充電が終了すると、Ｍ５４がオンになり、Ｃ５１の電圧に応じた電流が、電源ＶＡからＭ５１を介してＥＬ素子ＥＬに流れる。
【実施例２】
【００４９】
図５は、本発明の第２の実施例における列制御回路の１組をあらわしている。
【００５０】
図５に示すように、本実施例の表示装置の列制御回路１は、４個の（狭義の）列制御回路Ｇｍ１−Ｇｍ４の組と、その前後のＴＦＴ回路から構成されている。
【００５１】
図５の列制御回路１が実施例１の列制御回路（図２）と異なる点は、次のとおりである。すなわち、入力映像信号がＧｍ１−Ｇｍ４に固定的に接続されず、第１のスイッチ３３で切り替え可能になっている点、および列制御回路１の出力とデータ線の接続も固定されておらず、第２のスイッチ３４で切り替え可能になっている点である。
【００５２】
まず、第１スイッチ３３の動作を説明する。
【００５３】
第１スイッチ３３は、ＲＧＢ３本の入力映像ライン（ＶｉｄｅｏＲ、ＶｉｄｅｏＧ、ＶｉｄｅｏＢ）と４個の列制御回路Ｇｍ１−４の入力端子を結ぶＴ１１からＴ４４の計１６個のＴＦＴから構成される。Ｔ１１他のＴＦＴが個々にスイッチの役割を果たして、入力映像ライン１４ｒ、１４ｂ、１４ｇと列制御回路１の各々（Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ４）とを切り替え可能に結びつける。
【００５４】
Ｔ１１〜Ｔ１４、Ｔ２１〜Ｔ２４、Ｔ３１〜Ｔ３４、Ｔ４１〜Ｔ４４は、それぞれのソース端子が３本の入力映像ライン（ＶｉｄｅｏＲ、ＶｉｄｅｏＧ、ＶｉｄｅｏＢ）に接続されている。その接続は、４つのＴＦＴが３本の映像信号ラインの組をＶｉｄｅｏＢのみ重複するように選択し、かつ異なる列制御回路についてその選択がサイクリックに異なるようになっている。
【００５５】
すなわち、第１の列制御回路Ｇｍ１の入力端子に繋がるＴＦＴ（Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４）のソース端子は、それぞれＶｉｄｅｏＢ、ＶｉｄｅｏＧ、ＶｉｄｅｏＲ、ＶｉｄｅｏＢに接続されている。第２の列制御回路Ｇｍ２の入力端子に繋がるＴＦＴ（Ｔ２１、Ｔ２２、Ｔ２３、Ｔ２４）のソース端子は、それぞれＶｉｄｅｏＢ、ＶｉｄｅｏＢ、ＶｉｄｅｏＧ、ＶｉｄｅｏＲに接続されている。第３の列制御回路Ｇｍ３の入力端子に繋がるＴＦＴ（Ｔ３１、Ｔ３２、Ｔ３３、Ｔ３４）のソース端子は、それぞれＶｉｄｅｏＲ、ＶｉｄｅｏＢ、ＶｉｄｅｏＢ、ＶｉｄｅｏＧに接続されている。第４の列制御回路Ｇｍ４の入力端子に繋がるＴＦＴ（Ｔ４１、Ｔ４２、Ｔ４３、Ｔ４４）のソース端子は、それぞれＶｉｄｅｏＧ、ＶｉｄｅｏＲ、ＶｉｄｅｏＢ、ＶｉｄｅｏＢに接続されている。
【００５６】
各ＴＦＴのゲート端子は４つおきに共通に接続され、ＯＮ／ＯＦＦの制御信号Ｌ１、Ｌ２、Ｌ３、Ｌ４が送られ、各ＴＦＴの開閉が制御される。Ｌ１はＴ１１、Ｔ２１、Ｔ３１、Ｔ４１のゲート端子に、Ｌ２はＴ１２、Ｔ２２、Ｔ３２、Ｔ４２のゲート端子に、Ｌ３はＴ１３、Ｔ２３、Ｔ３３、Ｔ４３のゲート端子に、Ｌ４はＴ１４、Ｔ２４、Ｔ３４、Ｔ４４のゲート端子にそれぞれ接続されている。
【００５７】
Ｌ１〜Ｌ４の制御信号は図１のゲート回路４から図６に示すように予め設定された動作タイミングで出力される。
【００５８】
図６のタイミングチャートは、ゲート端子に入力されるＬ１〜Ｌ４の信号の論理レベルを示す。Ｌ１−Ｌ４は水平同期信号Ｈｓｙｎｃに同期して、それぞれＴ１−Ｔ４の期間にＨレベルになり、４水平周期でそれを繰り返す。
【００５９】
このとき、図５の第１スイッチ３３は表１に示す動作をする。表１において、Ｎｏ．欄は水平同期シーケンス番号、ＯＮ−ＴＦＴ欄はＯＮ状態のトランジスタ、Ｇｍ１−４の欄はそれぞれの入力映像信号を示す。
【００６０】
【表１】
0004617284.tif 000002
【００６１】
まず、第１の水平ライン周期Ｔ１では、Ｌ１のみにＨｉｇｈレベルの信号が入力され、Ｌ２、Ｌ３およびＬ４にはＬｏｗレベルの信号が入力される。このとき、スイッチ３３のＴ１１、Ｔ２１、Ｔ３１、Ｔ４１のトランジスタのみがＯＮとなり、その他のトランジスタはＯＦＦである。この状態では、Ｇｍ１−Ｇｍ４はそれぞれ映像信号ラインＶｉｄｅｏＢ、ＶｉｄｅｏＢ、ＶｉｄｅｏＲ、ＶｉｄｅｏＧに接続される。
【００６２】
第２の単位水平ライン周期Ｔ２では、Ｌ２のみにＨｉｇｈレベルが入力され、Ｌ１、Ｌ３およびＬ４はＬＯＷレベルの信号が入力される。このときＴ１２、Ｔ２２、Ｔ３２、Ｔ４２のトランジスタがＯＮとなり、その他のトランジスタはＯＦＦである。この状態では、Ｇｍ１−Ｇｍ４は、それぞれ第１の単位水平ライン周期における接続を１つずらせたＶｉｄｅｏＧ、ＶｉｄｅｏＢ、ＶｉｄｅｏＢ、ＶｉｄｅｏＲに接続される。
【００６３】
以下、第３の周期Ｔ３と第４の周期Ｔ４で同様の動作が行われ、接続がサイクリックに１つずつずれていく。第５の周期Ｔ５では、第１の周期Ｔ１と同様の動作が行われ、以後、上記の動作が繰り返し実行される。
【００６４】
次に、第２スイッチ３４の動作を説明する。
【００６５】
第２のスイッチ３４におけるＴＦＴの接続は、第１のスイッチ３３による接続を逆にしたものである。すなわち、ＲＧＢの入力映像信号が列制御回路Ｇｍ１−４へ割り振りられたものを元に戻して、Ｒ列、Ｇ列、Ｂ列の各データ線に、それぞれＲ、Ｇ、Ｂの入力映像信号に対応する電流データ信号が供給されるようになっている。切り替えのタイミングも第１のスイッチ３３の切り替えに同期している。ＴＦＴの制御信号Ｌ１−Ｌ４は第１スイッチと同じ信号が用いられる。各単位水平ライン周期Ｔ１−Ｔ４における制御信号と、ＯＮ−ＴＦＴと、Ｇｍ１−４の出力端子の接続先のデータ線１４ｒ、１４ｇ、１４ｂは、表２で示される。
【００６６】
【表２】
0004617284.tif 000003
【００６７】
表１と表２を合わせて見れば分かる通り、Ｔ１−Ｔ４の４期間に、Ｇｍ１は、入力がＢ→Ｇ→Ｒ→Ｂと切り替わり、出力が１４ｂ→１４ｇ→１４ｒ→１４ｂと切り替わるので、入力先と出力先の色は常に一致している。Ｇｍ２−４についても同様である。したがって、ＲＧＢの各データ線には正しくその色の入力映像信号が電流データ信号として出力される。
【００６８】
上記のように一定周期毎に列制御回路を切り替えることによって、１列内を構成するＧｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ４内の各電圧電流変換トランジスタの特性バラツキを分散させることができ、縦スジなどとして現れる表示のムラを軽減できる。
【００６９】
なお、ＲＧＢ間の電流−発光特性がさらに大きく異なるときは、最も大きな電流を要する色の列制御回路を３個あるいはそれ以上にすることも可能である。
【００７０】
また、１色だけでなく、２色の列に対して複数列制御回路を割り当てることもできる。その個数は、適正な白を表示するためのＲＧＢ各発光素子の電流比から、上で説明したように映像信号の補正係数ができるだけ１に近くなるようにして定めることができる。
【実施例３】
【００７１】
本実施例は、上述した各実施例を電子機器に用いた例である。
【００７２】
図７は、本実施例のデジタルスチルカメラシステムの一例のブロック図である。図中、５０はデジタルスチルカメラシステム、５１は撮影部、５２は映像信号処理回路、５３は表示パネル、５４はメモリ、５５はＣＰＵ、５６は操作部を示す。
【００７３】
図７において、撮像部５１で撮影した映像または、メモリ５４に記録された映像を、映像信号処理回路５２で信号処理し、表示パネル５３で見ることができる。ＣＰＵ５５では、操作部５６からの入力によって、撮影部５１、メモリ５４、映像信号処理回路５２などを制御して、状況に適した撮影、記録、再生、表示を行う。また、表示パネル５３は、この他にも各種電子機器の表示部として利用できる。
【００７４】
なお、上記の各実施例において、ＥＬ素子を用いた表示装置を例にあげて説明したが、それに限らず、例えばＰＤＰ（Plasma Display Panel）やＦＥＤ（Field Emission Display）等の電流駆動型表示装置に適用可能である。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施例１に係る表示装置の全体構成を示す図である。
【図２】実施例１の列制御回路の１組の構成図である。
【図３】実施例１の列制御回路の詳細図である。
【図４】実施例１の画素回路の詳細図である。
【図５】本発明の実施例２の列制御回路の１組の構成図である。
【図６】実施例２の列制御回路の動作を示すタイミングチャートである。
【図７】本発明の実施例３のデジタルスチルカメラシステムの全体構成を示すブロック図である。
【符号の説明】
【００７６】
１  列制御回路
２  画素回路
３  列シフトレジスタ
４  ゲート回路
９  画像表示部
１０  映像信号線
１４  データ線
１６  ゲート回路
１７  水平サンプリング信号
１９  制御信号
２０  行制御信号
３２  補正回路
５０  デジタルスチルカメラシステム
５１  撮影部
５２  映像信号処理回路
５３  表示パネル
５４  メモリ
５５  ＣＰＵ
５６  操作部
【図５】
0004617284.tif 000004
【図１】
0004617284.tif 000005
【図２】
0004617284.tif 000006
【図３】
0004617284.tif 000007
【図４】
0004617284.tif 000008
【図６】
0004617284.tif 000009
【図７】
0004617284.tif 000010