(57)【特許請求の範囲】
【請求項１】
直流電圧源に直列接続され、少なくとも一方がＦＥＴからなり、スイッチング信号に基づくＯＮ又はＯＦＦ制御により誘導性負荷に電力を供給する一対の主回路スイッチング素子と、
前記一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、
前記一対の主回路スイッチング素子を駆動するためのＰＷＭ基本信号を生成するＰＷＭ基本信号生成手段と、
前記ＰＷＭ基本信号生成手段で生成されたＰＷＭ基本信号に基づき生成される前記スイッチング信号のＯＮタイミングを所定時間遅延させる遅延手段と、
前記ＦＥＴに対する前記ＰＷＭ基本信号のＯＮ時間が遅延時間より短い場合には、前記ＦＥＴと対となるスイッチング素子のＯＮ状態を維持するように前記スイッチング信号を補正するスイッチング信号補正手段と、
前記スイッチング信号補正手段による補正後のスイッチング信号のＯＮからＯＦＦの変化に基づいて前記ＦＥＴに逆並列接続された前記ダイオードに前記直流電源の電圧より低い逆電圧を印加する逆電圧印加手段と、
を備えることを特徴とする電力変換装置。
【請求項２】
前記スイッチング信号補正手段によるスイッチング信号の補正及び前記逆電圧印加手段による前記ダイオードへの逆電圧の印加を行う制御は、前記主回路スイッチング素子と前記誘導性負荷との間における電流方向の判断を行う判断手段の判断結果に基づいて行われることを特徴とする請求項１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主回路スイッチング素子の少なくとも一方にＦＥＴが使用され、誘導性負荷に電力を供給する電力変換装置に関する。
【背景技術】
【０００２】
従来、誘導性負荷を駆動する電力変換装置内のインバータ回路に設けられたスイッチング素子としてＦＥＴを使用する電力変換装置が提案されている（特許文献１参照）。この提案における電力変換装置では、スイッチング素子であるＭＯＳＦＥＴのＯＮ、ＯＦＦに従ってＭＯＳＦＥＴに逆並列接続された寄生ダイオード（ＭＯＳＦＥＴの構造上、自然に回路上に作成されてしまうダイオード）に生じる逆方向電流による損失を低減するために逆電圧印加回路を設けている。すなわち、この逆電圧印加回路によって一方のＭＯＳＦＥＴがＯＮからＯＦＦに変化した場合に、そのＭＯＳＦＥＴと対になる他方のＭＯＳＦＥＴのＯＮタイミング前に寄生ダイオードへ逆電圧を印加する。印加される逆電圧は、三角波信号と基準周波数と基準電圧に基づく基準信号を比較して生成されたＰＷＭ(Pulse Wide Modulation：パルス幅変調)基本信号及び逆電圧を印加するＭＯＳＦＥＴのＯＦＦ信号を組み合わせて生成される駆動信号を基にしている。
【特許文献１】特開平１０−３２７５８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ここで、上記特許文献１では、ＰＷＭ基本信号を加工した信号と、スイッチング素子の同時ＯＮを防止するための遅延後のスイッチング信号とを逆電圧印加のための駆動信号の生成のために用いている。
【０００４】
一般に、ＰＷＭ基本信号のパルス幅と遅延回路の遅延時間との関係から逆電圧を印加するための駆動信号をうまく生成できない場合が生じる。
【０００５】
その状況を具体的に説明すると、図１０は基準信号及び三角波信号から生成されたＰＷＭ基本信号に基づいて生成される各信号のＯＮ又はＯＦＦの状態を示すタイムチャートである。ＰＷＭ基本信号の各パルスには「ｔ１」から「ｔ６」までの符号が付されている。このタイムチャートにおいては、一対の主回路スイッチング素子をそれぞれ「上アーム」、「下アーム」と表記しており、「上アーム駆動信号」及び「下アーム駆動信号」は、スイッチング素子である各ＭＯＳＦＥＴを駆動するために出力される信号である。また、「上アーム逆電圧印加信号」及び「下アーム逆電圧印加信号」は、逆電圧印加回路に設けられ、各寄生ダイオードに逆電圧を印加するスイッチング素子（以下、「逆電流防止スイッチング素子」という。）に逆電圧の印加を指示するために出力される信号である。
【０００６】
図１０のタイムチャートの一番上に示すようなＰＷＭ基本信号が生成された場合に、上アームのＭＯＳＦＥＴを駆動する上アーム駆動信号がＯＮからＯＦＦに変化したことを条件として、実線ａに示すように上アームのＭＯＳＦＥＴの寄生ダイオードに逆電圧が印加される（上アーム逆電圧印加信号がＯＮとなる）。また、同様に、下アームのＭＯＳＦＥＴを駆動する下アーム駆動信号がＯＮからＯＦＦに変化したことを条件として、実線ｂに示すように下アームのＭＯＳＦＥＴの寄生ダイオードに逆電圧が印加される（下アーム逆電圧印加信号がＯＮとなる）。
【０００７】
通常、上下アームに設けられた一対のＭＯＳＦＥＴに同時にＯＮ信号が印加されると短絡してしまうことから、上下アームのそれぞれに対して印加されるＯＮ信号のタイミングをずらすために、遅延回路によってＰＷＭ基本信号から実際のＭＯＳＦＥＴのＯＮ信号は所定の時間遅延される（この時間を以下、「デッドタイム」或いは「遅延時間」と言い、その時間幅を「ｔｄ」と表記する。）。図１０の点線ｃに示すように、このデッドタイムの時間幅ｔｄよりもＰＷＭ基本信号のパルス幅が小さくなると（ＰＷＭ基本信号における「ｔ５」のパルス参照）、下アームを駆動するためのＯＮ信号が生成されない。ところが、通常、逆電圧印加のための信号は基本的に遅延後のスイッチング素子のＯＮからＯＦＦへの変化タイミングがベースに用いられる。従って、下アーム駆動信号がＯＦＦのままでは、ＯＮからＯＦＦになったことを条件に出力されるはずの下アーム逆電圧印加信号が生成されず（図１０の「下アーム逆電流印加信号」において点線で表示）、下アームのＭＯＳＦＥＴの寄生ダイオードに逆電圧が印加されないことになる。このため、このタイミングで生じる寄生ダイオードに流れる逆電流を制御することができなくなる。
【０００８】
なお、上記特許文献１に記載のシステムでは、ＰＷＭ基本信号を加工(遅延)した信号と遅延後のスイッチング素子の駆動信号を用いて逆電圧印加のための信号を生成しているが、同文献においては加工されたＰＷＭ基本信号をどのように生成するのか不明なため、上記のようなスイッチング素子の駆動信号が出力されない状況に対処できるかどうか明らかではない。
【０００９】
本発明は上記課題を解決するためになされたものであり、本発明の目的は、デッドタイムよりもＰＷＭ基本信号のパルス幅が小さくなる場合に、スイッチング信号補正手段によってスイッチング信号を補正することで、ダイオード（寄生ダイオード）に逆方向電流が流れる状況にあるにもかかわらず逆電圧印加回路が動作しないという状況の発生を防止しダイオード（寄生ダイオード）に逆方向電流が流れることを抑制し、消費電力やノイズの低減を図ることができる電力変換装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明の実施の形態に係る特徴は、電力変換装置は、直流電圧源に直列接続され、少なくとも一方がＦＥＴからなり、スイッチング信号に基づくＯＮ又はＯＦＦ制御により誘導性負荷に電力を供給する一対の主回路スイッチング素子と、この一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、一対の主回路スイッチング素子を駆動するためのＰＷＭ基本信号を生成するＰＷＭ基本信号生成手段と、ＰＷＭ基本信号生成手段で生成されたＰＷＭ基本信号に基づき生成される各スイッチング信号のＯＮタイミングを所定時間遅延させる遅延手段と、ＦＥＴに対するＰＷＭ基本信号のＯＮ時間が遅延手段の遅延時間より短い場合にはＦＥＴと対となるスイッチング素子のＯＮ状態を維持するか又は前記ＦＥＴが所定の時間ＯＮするようにスイッチング信号を補正するスイッチング信号補正手段と、スイッチング信号補正手段による補正後のスイッチング信号のＯＮからＯＦＦの変化に基づいてＦＥＴに逆並列接続されたダイオードに直流電源の電圧より低い逆電圧を印加する逆電圧印加手段とから構成される。
【発明の効果】
【００１１】
本発明によれば、デッドタイムよりもＰＷＭ基本信号のパルス幅が小さくなる場合に、スイッチング信号補正手段によってスイッチング信号を補正することで、ダイオード（寄生ダイオード）に逆方向電流が流れる状況にあるにもかかわらず逆電圧印加回路が動作しないという状況の発生を防止し、ダイオード（寄生ダイオード）に逆方向電流が流れることを抑制し、消費電力やノイズの低減を図ることができる電力変換装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の第１の実施の形態について図面を参照して詳細に説明する。
【００１３】
図１に示すように、本発明の第１の実施の形態に係る電力変換装置１においては、直流電圧源２の電源ラインにインバータ回路３が接続され、このインバータ回路３の出力側には、例えばモータなどの誘導性負荷４が接続されている。
【００１４】
このインバータ回路３には、主回路スイッチング素子である上側素子ＭＯＳＦＥＴ５ｕないし５ｗ及び下側素子ＭＯＳＦＥＴ５ｘないし５ｚが三相ブリッジ接続される。ここではＭＯＳＦＥＴ５ｕ及び５ｘ、ＭＯＳＦＥＴ５ｖ及び５ｙ、ＭＯＳＦＥＴ５ｗ及び５ｚがそれぞれ一対の主回路スイッチング素子を構成している。ＭＯＳＦＥＴ５ｕないし５ｗ及び５ｘないし５ｚのソース及びドレイン間には、ダイオード６ｕないし６ｗ及び６ｘないし６ｚが逆並列に接続される。なお、このＭＯＳＦＥＴにはＯＮ抵抗の小さいスーパージャンクション構造のＭＯＳＦＥＴを用いることが効率面から望ましい。
【００１５】
ダイオード６ｕないし６ｗ及び６ｘないし６ｚには、逆電圧印加手段としての逆電圧印加回路７ｕないし７ｗ及び７ｘないし７ｚが接続されている。これら各逆電圧印加回路７は、直流電圧源２よりも電圧値が低い低電圧直流電圧源８を有し、逆電圧印加回路７ｘないし７ｚにおいては低電圧直流電圧源８ｘを共用している。ＭＯＳＦＥＴ５ｕないし５ｗ及び５ｘないし５ｚのソース及びドレイン間に低電圧直流電源８の電源ラインがそれぞれ接続されている。また、Ｘ相ないしＺ相において構成される逆電圧印加回路７の一方の電源ラインは直流電圧源２の電源ラインと共用化されている。
【００１６】
逆電圧印加回路７の低電圧直流電圧源８と直列に抵抗９ｕないし９ｗ及び９ｘないし９ｚが設けられ、さらにコンデンサ１０ｕないし１０ｗ及び１０ｘないし１０ｚが並列に接続されている。抵抗９は、コンデンサ１０のチャージに伴う突入電流を防止するために設けられている。また、逆電流防止スイッチング素子１１ｕないし１１ｗ及び１１ｘないし１１ｚ、電流の逆流を防ぐダイオード１２ｕないし１２ｗ及び１２ｘないし１２ｚが低電圧直流電源８の電源ライン上に接続されている。ここで逆電流防止スイッチング素子１１には、電力消費の少ないＭＯＳＦＥＴが好適に使用される。
【００１７】
ワンショットパルス生成手段１４ｕないし１４ｗ及び１４ｘないし１４ｚ、ゲート駆動手段１５ｕないし１５ｗ及び１５ｘないし１５ｚを介してマイクロコンピュータ１３からスイッチング信号が出力され、この信号により逆電圧印加回路７が駆動される。このワンショットパルス生成手段１４及びゲート駆動手段１５は、スイッチング信号がＯＮからＯＦＦに変化した時点から若干遅延して逆電流防止スイッチング素子１１にＯＮ信号を供給し、所定の短時間ＯＮを継続し、その後、ＯＦＦするものである。この結果、逆電流防止スイッチング素子１１は、対応するＭＯＳＦＥＴと対になるＭＯＳＦＥＴのＯＮ状態の前後にわたって逆電圧を印加することができる。この結果、ＭＯＳＦＥＴに逆並列接続された(寄生)ダイオードに流れる逆電流を抑制できる。
【００１８】
マイクロコンピュータ１３は、後述するスイッチング信号補正手段１３ｅから出力される補正されたスイッチング信号を、Ｕ相ないしＷ相の主回路スイッチング素子５及びＵ相ないしＷ相のワンショットパルス生成手段１４、ゲート駆動手段１５から逆電圧印加回路７に伝える出力Ａ、Ｃ、Ｅと、Ｘ相ないしＺ相の主回路スイッチング素子５及びＸ相ないしＺ相のワンショットパルス生成手段１４、ゲート駆動手段１５から逆電圧印加回路７に伝える出力Ｂ、Ｄ、Ｆとを介して、インバータ回路３と接続されている。
【００１９】
図２に示すように、マイクロコンピュータ１３は、基準信号を生成する基準信号生成手段１３ａと、三角波信号を生成する三角波信号生成手段１３ｂと、一対の主回路スイッチング素子を駆動するためのＰＷＭ基本信号を生成するＰＷＭ基本信号生成手段１３ｃと、このＰＷＭ基本信号を下側のスイッチング素子用のＰＷＭ基本信号とするために反転させるインバータ１３ｄｃ、両方のＰＷＭ基本信号のＯＮタイミングを所定時間（デッドタイム）遅延させる遅延手段１３ｄａ、１３ｄｂと、ＰＷＭ基本信号のパルス幅とデッドタイムとを比較して、一方のＰＷＭ基本信号のパルス幅がデッドタイムよりも短いと判断されたときは、一対の主回路スイッチング素子のうち他方のスイッチング素子のＯＮ状態を維持するスイッチング信号補正手段１３ｅと電流検出手段１３ｆとから構成される。この電流検出手段１３ｆは、誘導性負荷であるモータの速度制御を行なうためにインバータ回路３と誘導性負荷４との間の各相ごとにおける電流値や電流の流れる方向を検出している。
【００２０】
基準信号生成手段１３ａと三角波信号生成手段１３ｂは、それぞれＰＷＭ基本信号の基となる基準信号と三角波信号を生成する。本実施の形態においては、これら基準信号生成手段１３ａと三角波信号生成手段１３ｂは、マイクロコンピュータ１３内に設けた構成としているが、マイクロコンピュータ１３の外に設けられていてもよい。
【００２１】
ＰＷＭ基本信号生成手段１３ｃは、基準信号及び三角波信号からスイッチング素子に印加するスイッチング信号の基となるＰＷＭ基本信号を生成する。すなわち、上述した図１０に示すように、ＰＷＭ基本信号は基準信号と三角波信号との大小比較の結果を基準にＯＮ又はＯＦＦを行うように生成される。
【００２２】
遅延手段１３ｄは、スイッチング素子を駆動する際に、上下の一対のスイッチング素子の両者に同時にＯＮ信号が印加されることにより生じる短絡を防止するために、各素子のＯＮ信号を所定時間（デッドタイム）遅延させる。ちなみにＯＦＦ信号は遅延させることはない。なお、この所定時間（デッドタイム）は、効率面から、短絡を防止できる範囲で極力短い方が望ましい。
【００２３】
各スイッチング素子に合わせて遅延手段１３ｄによって遅延されたＰＷＭ基本信号は、スイッチング信号補正手段１３ｅに入力される。また、基準信号生成手段１３ａで生成された基準信号と三角波信号生成手段１３ｂで生成された三角波信号もスイッチング信号補正手段１３ｅに入力される。
【００２４】
スイッチング信号補正手段１３ｅでは、ＰＷＭ基本信号に付加されるデッドタイムと、基準信号及び三角波信号から生成されるＰＷＭ基本信号のパルス幅とを事前に比較し、一方のＰＷＭ基本信号のパルス幅がデッドタイムよりも短いと判断したときは、一対の主回路スイッチング素子のうち他方のスイッチング素子のＯＮ状態を維持するようにＰＷＭ基本信号を補正して出力する。この補正されたＰＷＭ基本信号は、補正されたスイッチング信号として一対の主回路スイッチング素子に印加される。
【００２５】
なお、以下の説明は簡略化のために一対の主回路分のＵ相とＸ相のみを例示して説明するが、実際にはＵ相ないしＷ相及びＸ相ないしＺ相の３つの主回路に対する出力が行なわれ、そのそれぞれについて遅延手段及びスイッチング信号補正手段１３ｅが設けられ、各スイッチング素子に対応する出力Ａないし出力Ｆを介して６つの出力が行なわれる。
【００２６】
スイッチング信号補正手段１３ｅから出力された上側スイッチング素子用の補正されたスイッチング信号は、マイクロコンピュータの出力Ａ、Ｃ、Ｅを介してＵ相ないしＷ相の各主回路スイッチング素子５ｕ、５ｖ、５ｗに入力される。出力Ａ、Ｃ、Ｅからの信号は、Ｕ相ないしＷ相のワンショットパルス生成手段１４ｕ、１４ｖ、１４ｗにも入力される。この補正されたスイッチング信号に基づき所定のタイミングで所定の時間、逆電圧印加回路７に設けられている逆電流防止スイッチング素子１１がＯＮされる。
【００２７】
また、同様に下側スイッチング素子用に補正されたスイッチング信号は出力Ｂ、Ｄ、ＦからＸ相ないしＺ相の主回路スイッチング素子５ｘ、５ｙ、５ｚ及びＸ相ないしＺ相のワンショットパルス生成手段１４ｘ、１４ｙ、１４ｚに入力される。この補正されたスイッチング信号によりＸ相ないしＺ相の主回路スイッチング素子５及び逆電圧印加回路７に設けられている逆電流防止スイッチング素子１１がスイッチングされる。
【００２８】
このワンショットパルス生成手段１４は、逆電圧印加信号を出力するための波形を生成する手段であり、ここで生成された信号がさらにゲート駆動手段１５を介して、逆電流防止スイッチング素子１１に出力される。これにより逆電流防止スイッチング素子１１からＭＯＳＦＥＴに逆並列接続された各ダイオード６に逆電圧が印加され、ダイオード６に流れる逆電流を制御することができる。
【００２９】
スイッチング信号補正手段１３ｅにおける具体的なＰＷＭ基本信号のパルス幅とデッドタイムとの比較・判断手法は、第１の実施の形態では、以下の通りである。すなわち、図３ではフローチャート及び各態様における主回路スイッチング素子の導通状態を表わす波形を示しているが、まず基準信号が三角波信号を基に設定された上限値を超えたか否かが判断される（ＳＴ１）。この上限値ＶＡは、例えば以下の式（１）から求められる。
【数１】
0004819454.tif 000002
【００３０】
Ｖｔｒｉは、三角波信号を表わす式、ｔｐｗｍは、三角波の１周期、ｔｄはデッドタイムをそれぞれ表わす。なお、以下においては理解の便宜のため電力変換装置１に設けられている一対の主回路スイッチング素子５のうち、Ｕ相及びＸ相の一対の主回路スイッチング素子を５ｕ、５ｘ例に挙げて説明を行う。Ｖ相及びＹ相、Ｗ相及びＺ相の各一対の主回路スイッチング素子の動きはＵ相及びＸ相の場合と同一である。
【００３１】
基準信号がこの上限値ＶＡを越えた場合は（ＳＴ１のＹ）、Ｕ相とＸ相が短絡することを防止するために付加されるデッドタイムよりもＰＷＭ基本信号のパルス幅が小さくなる場合を示している。
【００３２】
例えば、Ｕ相の主回路スイッチング素子５ｕがＯＮ状態にあり誘導性負荷４から電流が流れた後に主回路スイッチング素子５ｕがＯＦＦ状態となると、誘導性負荷４を流れる電流は、Ｘ相の主回路スイッチング素子５ｘに逆並列に接続されているダイオード６ｘに流れる。このとき、Ｘ相の主回路スイッチング素子５ｘを駆動するための駆動信号のＯＮ時間がデットタイムよりも短いため、Ｘ相の主回路スイッチング素子５ｘを駆動するための駆動信号は生成されない。この結果、主回路スイッチング素子５ｘの駆動信号がＯＦＦであることを条件に出力されるはずの逆電圧印加信号が生成されず、従って主回路スイッチング素子５ｘのダイオード６ｘに逆電圧が印加されない。ここで、再びＵ相の主回路スイッチング素子５ｕがＯＮ状態となると、Ｕ相から誘導性負荷４に流れる電流の一部がダイオード６ｘに大きな逆方向電流として流れてしまう。
【００３３】
この場合において、主回路スイッチング素子５ｘのダイオード６ｘに逆方向電流が流れるのは、Ｘ相に対応するＵ相の主回路スイッチング素子５ｕがＯＦＦ状態となる時間が生じてしまうからである。そこで、基準信号がこの上限値ＶＡを越えた場合に、Ｕ相の主回路スイッチング素子５ｕに常にＯＮ状態となる駆動信号を出力する。このような判断をスイッチング信号補正手段１３ｅが行うことで、ＯＦＦ状態のない駆動信号がＵ相の主回路スイッチング素子５ｕに印加される（ＳＴ２）。この結果、Ｘ相の主回路スイッチング素子５ｘのダイオード６ｘには逆電流は流れない。なお、この際、Ｘ相の主回路スイッチング素子５ｘを駆動するための駆動信号は当然Ｕ相のスイッチング信号を反転したＯＦＦ状態が継続される。この状態は次の判断のタイミングまでそのまま維持される。
【００３４】
図３のＳＴ２の下部には、Ｕ相及びＸ相のそれぞれに設けられている主回路スイッチング素子５ｕ及び５ｘに印加される信号が示されている。それぞれ２段に分けられており、上部はスイッチング信号が印加されたＯＮ状態を示し、下部は信号が印加されないＯＦＦ状態を示す。この場合は、スイッチング素子５ｕには常にＯＮ状態となる駆動信号が出力され、一方スイッチング素子５ｘは駆動信号が生成されないことから常にＯＦＦ状態となっている。
【００３５】
次に基準信号が上限値を超えていない場合は（ＳＴ１のＮ）、基準信号が三角波信号を基に設定された下限値を超えた(下限値未満)か否かが判断される（ＳＴ３）。この下限値ＶＢは、例えば以下の式（２）から求められる。
【数２】
0004819454.tif 000003
【００３６】
基準信号がこの下限値ＶＢを超えた場合も（ＳＴ３のＹ）、Ｕ相とＸ相が短絡することを防止するために付加されるデッドタイムよりもＰＷＭ基本信号のパルス幅が小さくなった場合を示している。但し、上述の上限値ＶＡの場合と異なり、Ｕ相の主回路スイッチング素子５ｕを駆動するための駆動信号が生成されない。
【００３７】
この場合において、主回路スイッチング素子５ｕのダイオード６ｕに逆方向電流が流れるのは、Ｘ相の主回路スイッチング素子５ｘがＯＦＦ状態となる時間が生じてしまうからである。そこで、基準信号がこの下限値ＶＢを越えた場合に、Ｘ相の主回路スイッチング素子５ｘに常にＯＮ状態となる駆動信号を出力する。このような判断をスイッチング信号補正手段１３ｅが行うことで、ＯＦＦ状態のない駆動信号がＸ相の主回路スイッチング素子５ｘに印加される（ＳＴ４）。なお、この際、Ｕ相の主回路スイッチング素子５ｕを駆動するための駆動信号はＯＦＦ状態が継続される。この状態は次の判断のタイミングまでそのまま維持される。
【００３８】
すなわち、図３のＳＴ４の下部のスイッチング信号に示すとおり、スイッチング素子５ｘには常にＯＮ状態となる駆動信号が出力され、一方スイッチング素子５ｕは常にＯＦＦ状態となっている。
【００３９】
次に、基準信号が上限値ＶＡ及び下限値ＶＢの間にある場合には（ＳＴ３のＮ）、スイッチング信号補正手段１３ｅは、基準信号及び三角波信号の比較結果に基づくＰＷＭ基本信号を遅延手段１３ｄで遅延させたスイッチング信号そのままに出力し、補正は行なわない（ＳＴ５）。図３の下部に示す波形に表わされているように、Ｕ相又はＸ相の主回路スイッチング素子５ｕ、５ｘにはそれぞれをＯＮ又はＯＦＦする駆動信号が供給される。そして、この駆動信号に基づいて逆電圧印加信号が生成され、この信号に基づいてダイオード６に逆電圧が印加される。
【００４０】
このように、デッドタイムよりもＰＷＭ基本信号のパルス幅が小さくなることにより一方の主回路スイッチング素子へのＯＮ信号が生成されない場合には、スイッチング信号補正手段によってスイッチング信号を補正し、対をなす他方の主回路スイッチング素子へ常にＯＮ状態を維持する信号を生成し出力するため、主回路スイッチング素子への駆動信号とダイオードに逆電流の生じるタイミングを合わせることができ、確実にダイオード（寄生ダイオード）に逆方向電流が流れることを抑制することができる。また、マイクロコンピュータから出力されるスイッチング信号のみを用いてＦＥＴと逆並列接続されたダイオード（寄生ダイオード）に対して適切なタイミングで逆電圧を印加することができる。
【００４１】
（第２の実施の形態）
次に本発明における第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
【００４２】
第２の実施の形態では、図４に示すように、第１の実施の形態に示したスイッチング信号補正手段１３ｅにおけるスイッチング信号の補正の手法が異なる。すなわち、第１の実施の形態では、基準値を超えた場合はいずれかの主回路スイッチング素子を連続して、常にＯＮ状態を維持するように信号を補正して出力していたのに対して、第２の実施の形態においては、基準値を超えた場合は、予め設定された幅の信号を出力するようにしている。
【００４３】
上述したように、まずスイッチング信号補正手段１３ｅは、基準信号が上限値を超えたかを判断する（ＳＴ１１）。但し第２の実施の形態における上限値の意味は、第１の実施の形態とは異なる。ここでの上限値ＶＣは、例えば以下の式（３）で表わされる値である。
【数３】
0004819454.tif 000004
【００４４】
この式において、Ｖｔｒｉは、三角波信号を表わす式、ｔｐｗｍは、三角波の１周期、ｔｄはデッドタイムをそれぞれ表わす。また、Ａは、予め設定された幅の信号を出力させるために設定されたデューティー比である。基準信号がこの上限値ＶＡを越えた場合は（ＳＴ１１のＹ）、Ｕ相とＸ相が短絡することを防止するために付加されるデッドタイムよりもＰＷＭ基本信号のパルス幅が小さくなった場合を示している。
【００４５】
この場合、主回路スイッチング素子５ｘの駆動信号がＯＦＦであることを条件に出力されるはずの逆電圧印加信号が生成されず、従って主回路スイッチング素子５ｘのＭＯＳＦＥＴ５ｘのダイオード６ｘに逆電圧が印加されない状態になる。
【００４６】
このような場合にＸ相の主回路スイッチング素子５ｘを必ずＯＮ又はＯＦＦさせるための駆動信号を生成すべく、スイッチング信号補正手段１３ｅは、遅延手段１３ｄａ、ｄｂの出力するスイッチング信号を無視し、予め設定された最小パルス幅ｔＡのスイッチング信号に補正して出力する（ＳＴ１２）。なお、このスイッチング信号の最小パルス幅ｔＡを大きくとりすぎると、主回路の出力波形が正弦波から崩れるため、できるだけ短くしておくことが望ましい。
【００４７】
この結果、一対の主回路スイッチング素子の両方が必ずＯＮ又はＯＦＦするため、この補正後のスイッチング信号を用いて、逆電圧印加信号を生成することが可能となる。この判断は、各三角波周期ごとに実行される。
【００４８】
図４のＳＴ１２の下部にＵ相及びＸ相のそれぞれに設けられている主回路スイッチング素子５ｕ及び５ｘに印加される信号が示されている。この場合は、スイッチング素子５ｘに最小パルス幅ｔＡのスイッチング信号が供給される。一方スイッチング素子５ｕには、この最小パルス幅ｔＡの反転信号に遅延時間を加味したスイッチング信号がスイッチング信号補正手段１３ｅから供給される。
【００４９】
次に基準信号が上限値を超えていない場合は（ＳＴ１１のＮ）、基準信号が三角波信号を基に設定された下限値を超えた（下限値未満）か否かが判断される（ＳＴ１３）。この下限値ＶＤは、例えば以下の式（４）から求められる。
【数４】
0004819454.tif 000005
【００５０】
基準信号がこの下限値ＶＤを越えた場合も（ＳＴ１３のＹ）、Ｕ相とＸ相が短絡することを防止するために付加されるデッドタイムよりもＰＷＭ基本信号のパルス幅が小さくなった場合を示している。但し、上述の上限値ＶＣの場合と異なり、この場合、スイッチング信号補正手段１３ｅはＸ相にではなくＵ相に最小パルス幅ｔＢのスイッチング信号を生成する（ＳＴ１４）。
【００５１】
図４のＳＴ１４の下部に主回路スイッチング素子５ｕ及び５ｚに印加されるスイッチング信号が示されている。この場合、スイッチング信号補正手段１３ｅからスイッチング素子５ｕに最小パルス幅ｔＢのスイッチング信号が供給される。一方スイッチング素子５ｘには、この最小パルス幅ｔＢの反転信号に遅延時間を加味したスイッチング信号がスイッチング信号補正手段１３ｅから供給される。なお、基準信号が上限値ＶＣ及び下限値ＶＤの間にある場合には（ＳＴ１３のＮＯ）、スイッチング信号補正手段１３ｅは遅延手段１３ｄの出力するスイッチング信号をそのまま出力する（ＳＴ１５）。
【００５２】
このように、一対の主回路スイッチング素子の一方への駆動信号が生成されないことを防止すべく、少なくとも予め設定された最小パルス幅のＯＮ時間を持つスイッチング信号を必ず生成し出力することで、マイクロコンピュータから出力されるスイッチング信号のみを用いてＦＥＴと逆並列接続されたダイオード（寄生ダイオード）に対して適切なタイミングで逆電圧を印加することができ、ダイオードに逆方向電流が流れることを抑制し、消費電力やノイズの低減を図ることができる。
【００５３】
（第３の実施の形態）
次に本発明における第３の実施の形態について説明する。なお、第１及び第２の実施の形態において、上述の第１及び第２の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
【００５４】
第３の実施の形態では、インバータ回路３と誘導性負荷４との間で流れる電流の向きによって逆電流防止スイッチング素子１１の動作或いは非動作を制御する点に特徴がある。
【００５５】
すなわち、ダイオード６に逆電流が流れるのは、一方の主回路スイッチング素子５に逆並列接続されたダイオード６に順方向に電流が流れている状態で、対となる他方の主回路スイッチング素子５がＯＮした場合のみである。このことから、電流の向きを予め検出または予測し、必要な場合のみ逆電流防止スイッチング素子１１を動作させ、不要な場合には非動作とすることで逆電流防止スイッチング素子１１の駆動回数を低減し、この回路における消費電力を低減することができる。
【００５６】
図５に示すように、第３の実施の形態にかかるマイクロコンピュータ１３には、電流検出手段１３ｆに接続されて判断手段１３ｇが設けられている。判断手段１３ｇは、電流検出手段１３ｆによって検出された電流の向きや電流値を基に、いずれの主回路スイッチング素子５の逆電圧印加回路７に設けられている逆電流防止スイッチング素子１１の制御を行うかを判断する。また、判断手段１３ｇが逆電流防止スイッチング素子１１の制御を行なわないと判断した場合、スイッチング信号を補正する必要もないため、スイッチング信号補正手段１３ｅに対しても補正を禁止する。
【００５７】
判断手段１３ｇにおける判断は、次のスイッチング信号が生成される前の電流検出手段１３ｆによって検出された出力に基づき、次のスイッチング信号が印加されることによって主回路スイッチング素子５に逆接続されたダイオード６に逆電流が流れる可能性があるかどうかを判別することで実行される。そしてこの判別結果に基づき、逆電流が流れる可能性があると判断された場合には、該当するダイオード６に対応する逆電流防止スイッチング素子１１の動作を許可する指令を対応するワンショットパルス生成手段１４に供給し、逆電流が流れる可能性がないと判断された場合にはその逆電流防止スイッチング素子１１の動作を禁止するよう、対応するワンショットパルス生成手段１４に動作を禁止する指令を供給する。また、このように、逆電流が流れる可能性がないと判断された場合には対応するスイッチング信号の補正も不要となるため、判断手段１３ｇは、スイッチング信号補正手段１３ｅに対しても同時に補正禁止の信号を出す。
【００５８】
すなわち、図６に示すマイクロコンピュータ１３とワンショットパルス生成手段１４とを接続する出力Ｇないし出力Ｌを介して、制御動作の許可或いは禁止の指令が判断手段１３ｇからワンショットパルス生成手段１４に出力される。具体的にはワンショットパルス生成手段１４の動作又は禁止入力に入力される。同時に判断手段１３ｇは、制御動作の許可或いは禁止の指令をスイッチング信号補正手段１３ｅにも供給する。
【００５９】
また、この実施例においては、図５に示すように、スイッチング信号補正手段１３ｅを遅延手段１３ｄａ、ｄｂの前に配置し、ＰＷＭ基本信号生成手段１３ｃで生成され、遅延時間が付加される前のＰＷＭ基本信号に対して補正を行うようにしている。この構成によれば、上側と下側素子のそれぞれに印加されるスイッチング信号に対して補正をかける必要がなく、一対の主回路スイッチング素子に対する単一のＰＷＭ基本信号を補正すればよいため、構成が大幅に簡単になるという効果がある。
【００６０】
なお、この構成によれば、スイッチング信号補正手段１３ｅから第２の実施の形態のように最小パルス幅の信号を出力させる場合には、そのパルス幅として第２の実施の形態における最小パルス幅ｔＡ，ｔＢのそれぞれに遅延時間を加算した時間幅のパルスを設定する必要がある。
【００６１】
図７のフローチャートに示すように、現在インバータ回路３と誘導性負荷４との間で流れる電流ＩＵが＋Ｉａ以上であるか否かを判断する（ＳＴ２１）。＋Ｉａ以上である場合には（ＳＴ２１のＹ）、インバータ回路３から誘導性負荷４に向かって電流が流れていると判断し、ＳＴ２２に移行する。ここにいう＋Ｉａはインバータ回路３から誘導性負荷４へ電流が流れることを示している。なお、この電流の向きは、第３の実施の形態において便宜上定めた向きであって、電流の向きの判断が可能であればどのような定め方であっても良い。
【００６２】
この場合には、図８に示すように、Ｕ相における主回路スイッチング素子５ｕを経由して、また、Ｘ相におけるダイオード６ｘを経由して誘導性負荷４に電流が流れる。そのため、Ｘ相に対応する逆電流防止スイッチング素子１１ｘに適切なタイミングで駆動信号を供給し、ダイオード６ｘに逆電圧を印加して逆方向電流の防止を図るよう制御する必要がある。そこで、判断手段１３ｇは出力Ｈを介してワンショットパルス生成手段１４ｘに逆電圧印加の動作を許可する信号を供給する（ＳＴ２２）。一方Ｕ相では、ダイオード６ｕに電流が流れることはないため、ワンショットパルス生成手段１４ｕに動作を禁止する信号を出力Ｇから供給する（ＳＴ２２）。この結果、この間逆電流防止スイッチング素子１１ｕは動作しない。
【００６３】
一方、現在インバータ回路３と誘導性負荷４との間で流れる電流ＩＵが＋Ｉａ以上ではない場合、次に現在インバータ回路３と誘導性負荷４との間で流れる電流ＩＵが−Ｉａ以下であるか否かを判断する（ＳＴ２３）。すなわち、ここにいう−Ｉａは誘導性負荷４からインバータ回路３へ電流が流れることを示している。−Ｉａ以下である場合には（ＳＴ２３のＹ）、図９に示すように誘導性負荷４からインバータ回路３に向かって電流が流れていると判断し、逆電流防止スイッチング素子１１ｕの逆電圧印加動作を行なわせるよう、出力Ｇから許可信号を出力する（ＳＴ２４）。一方Ｘ相に対しては、ワンショットパルス生成手段１４ｘに逆電圧印加の動作を禁止する信号を出力Ｈから供給する（ＳＴ２４）。
【００６４】
現在インバータ回路３と誘導性負荷４との間で流れる電流ＩＵが−Ｉａ以下であるか否かを判断した結果−Ｉａ以下でもなかった場合には、さらに細かい判断を行うこともでき、例えば以下のような式（５）に基づいて判断を行う（ＳＴ２５）。
【数５】
0004819454.tif 000006
【００６５】
ここで、ＩＵは最新の測定電流値、ＩＵ０は前回測定した電流値を示す。また、左辺第２項は、予測される電流値を指す。また、２で除しているのは、各信号はＰＷＭ基本信号の１周期の中心で波形を変えていることが多く、この位置、すなわち１周期の１／２の付近で電流値を予測するのが最も信頼性が高いと考えられるからである。
【００６６】
左辺が右辺よりも大きい場合は、電流の流れる方向が＋、すなわち、図８に示すようにインバータ回路３から誘導性負荷４へ電流が流れる向きに電流が流れている場合であり（ＳＴ２５のＹ）、Ｘ相の逆電流防止スイッチング素子１１ｘに逆電圧印加信号の出力を許可し、ダイオード６ｘに逆電圧を印加して逆方向電流が流れることを抑制する（ＳＴ２２）。一方Ｕ相では、ダイオード６ｕに電流が流れることはなく、逆電圧印加回路７ｕに逆電圧印加の動作を禁止する（ＳＴ２２）。
【００６７】
右辺が左辺よりも大きい場合は、電流の流れる方向が−、すなわち、図９に示すように誘導性負荷４からインバータ回路３の向きに電流が流れている場合であり（ＳＴ２５のＮ）、Ｕ相の逆電流防止スイッチング素子１１ｕの動作を許可し、逆電流防止スイッチング素子１１ｘに逆電圧を印加する動作を禁止する（ＳＴ２４）。
【００６８】
このようにして、もともと誘導性負荷４の制御のために設けられている電流検出手段１３ｆを用いて必要な場合にのみ逆電流防止スイッチング素子１１を動作させるようにしたため、逆電流の流れる可能性のない状態で逆電流防止スイッチング素子１１を無駄にＯＮさせて電力損失を増やすことがない。
【００６９】
なお、第３の実施の形態とは異なり、マイクロコンピュータ内にワンショットパルス生成手段１４及びゲート駆動手段１５の機能を取り込み、マイクロコンピュータの出力端子から直接逆電流防止スイッチング素子１１を駆動するようにしても良い。
【００７０】
また、各実施例においては、一対の主回路スイッチング素子５の両方にＭＯＳＦＥＴを採用した例で説明したが、主回路スイッチング素子５の上下のいずれか一方のみをＭＯＳＦＥＴとし、対となる他方の素子をＩＧＢＴ（Insulated Gate Bipolar Transistor）やトランジスタとしてもよい。この場合、ＭＯＳＦＥＴの寄生ダイオードに対して逆電流が流れるタイミングとなるスイッチング信号のみをスイッチング信号補正手段が補正すればよい。さらに、本発明の実施の形態ではモータを駆動する三相インバータを例としているが、モータに限らず誘導性負荷であれば本発明は適用可能である。また単相インバータにも適用可能である。
【００７１】
なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００７２】
【図１】電力変換装置を示す全体構成図である。
【図２】第１及び第２の実施の形態におけるマイクロコンピュータの構成を示すブロック図である。
【図３】第１の実施の形態における判定手法を示すフローチャート及び各判定結果に基づいて出力される波形を示した波形図である。
【図４】第２の実施の形態における判定手法を示すフローチャート及び各判定結果に基づいて出力される波形を示した波形図である。
【図５】第３の実施の形態におけるマイクロコンピュータの構成を示すブロック図である。
【図６】第３の実施の形態における電力変換装置を示す全体構成図である。
【図７】第３の実施の形態における判定手法を示すフローチャートである。
【図８】第３の実施の形態における各判定結果に基づいて流れる電流の流れを示した回路図である。
【図９】第３の実施の形態における各判定結果に基づいて流れる電流の流れを示した回路図である。
【図１０】従来の実施の形態において主回路スイッチング素子及び寄生ダイオードに印可される信号を示すタイムチャートである。
【符号の説明】
【００７３】
１      電力変換装置
２      直流電圧源
３      インバータ回路
４      負荷
５      主回路スイッチング素子
６      寄生ダイオード
７      逆電圧印加回路
８      低電圧直流電圧源
１１    逆電流防止スイッチング素子
１２    ダイオード
１３    マイクロコンピュータ
１３ａ  基準信号生成手段
１３ｂ  三角波信号生成手段
１３ｃ  ＰＷＭ基本信号生成手段
１３ｄ  遅延手段
１３ｅ  スイッチング信号補正手段
１３ｆ  電流検出手段
１３ｇ  判断手段
【図１】
0004819454.tif 000007
【図２】
0004819454.tif 000008
【図３】
0004819454.tif 000009
【図４】
0004819454.tif 000010
【図５】
0004819454.tif 000011
【図６】
0004819454.tif 000012
【図７】
0004819454.tif 000013
【図８】
0004819454.tif 000014
【図９】
0004819454.tif 000015
【図１０】
0004819454.tif 000016