(57)【特許請求の範囲】
【請求項１】
液晶層を介して対向配置される各基板のうち一方の基板の液晶側の面にて、
一対のゲート信号線と一対のドレイン信号線で囲まれた複数の画素領域を備え、
前記各画素領域に、前記ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介して前記ドレイン信号線からの映像信号が供給される画素電極と、この画素電極に離間して配置されて基準信号線からの基準信号が供給される基準電極とを備え、
前記基準電極は、絶縁膜を介してゲート信号線、ドレイン信号線より上層に形成され、
少なくともゲート信号線に沿って重畳された導電層と一体に形成され前記ドレイン信号線に沿って重畳された導電層を前記基準電極の一部とし、
ゲート信号線上に重畳された該導電層は少なくとも前記スイッチング素子と対向する部分にて開口が形成されていることを特徴とする液晶表示装置。
【請求項２】
前記開口は前記ドレイン信号線側へ前記ゲート信号線に沿って延在するようにして形成され、該ドレイン信号線の一部が該開口に対向して形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記ドレイン信号線に重畳する前記基準電極に隣接する他の基準電極との間に形成される前記導電層の開口が前記スイッチング素子の形成領域に及んで形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記ドレイン信号線に重畳する前記基準電極に隣接する他の基準電極との間に形成され前記導電層の前記開口は前記スイッチング素子の形成領域を超えて、前記ゲート信号線を間にして隣接する他の画素領域にまで及んで形成されていることを特徴とする請求項３に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に、アクティブ・マトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブ・マトリクス型の液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とｙ方向に延在しｘ方向に並設されるドレイン信号線とで囲まれる各領域を画素領域とし、この画素領域にはゲート信号線からの走査信号によって作動するアクティブ素子と、このアクティブ素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に生じせしめる容量を備えている。
【０００３】
このような液晶表示装置は、アクティブ素子により一定時間の書き込みと一定時間の保持を行って画素表示を実現している。
【０００４】
この保持方式として、ゲート信号線と画素電極の間で容量を形成するＣａｄｄ（付加容量）方式と、保持容量信号線と画素電極の間で容量を形成するＣｓｔｇ（保持容量）方式とが知られている。
【０００５】
Ｃｓｔｇ方式は保持容量信号線が必要なために開口率が低下するが、保持電位を安定にできるため、比較的高画質を得ることができる。
【０００６】
また、Ｃｓｔｇ方式を用いた液晶表示装置として、いわゆる横電界方式と称されるのが知られている。この種の液晶表示装置は、画素電極が形成された基板側に該画素電極との間に電界を生じせしめる基準電極が設けられて構成され、この基準電極に基準信号を供給する基準信号線に絶縁膜を介して画素電極を重畳させることによって保持容量を形成している。
【０００７】
これは、液晶表示装置の表示の広視野角化を実現できるものとして、近年、この方式を用いたものが製品化されている。
【０００８】
一方、液晶を介して対向配置される各基板の間隙（セルギャップ）を均一に確保するため、該液晶内にポリマー静ビーズを分散する構成、あるいは一方の基板面にホトリソグラフィ技術による選択エッチングにより有機材料の支柱を設ける構成が知られている。
【０００９】
ビーズあるいは支柱の周辺では光漏れが生じるが、画面内に支柱を配置する手法では予めその位置を設定できるため、ビーズ分散による手法よりもコントラスト比の向上を実現できる。
【００１０】
また、アクティブ素子に信号を供給するドライバ（半導体チップ）の実装として、ＴＣＰ方式とＦＣＡ（ＣＯＧとも称す）方式とが知られている。
【００１１】
ＴＣＰ方式は、ＦＣＰ方式よりも容易に製造でき、歩留まりが向上できるという特徴を有する。また、ＦＣＰ方式は外部への引き出し配線の本数を低減できるため、高精細化に適する。
【００１２】
【発明が解決しようとする課題】
（課題１）
まず、広視野角かつ高精細度の液晶表示装置を実現するためには、前述の横電界方式にＦＣＡ方式を採用することが望ましい。
【００１３】
しかし、横電界方式は、その液晶の表示モードは複屈折モードであるため、たとえばＴＮモードと比べると液晶層の厚みの変動に対して敏感となり、同じ液晶層厚の変動量に対しより着色して見えるという不都合が有する。
【００１４】
また、ＦＣＡ方式は、そのドライバが直接に液晶表示装置の基板に搭載されるため、該ドライバからの発熱が液晶表示装置の基板に直接伝わり、該ドライバの近傍の液晶に局所的な温度上昇を招き、この部分に変色して見えるという不都合が生じることを見出した。
（課題２）
また、ＦＣＡ方式を採用した場合、半導体チップのみからなるドライバをそのまま液晶表示装置の基板に実装する場合が多く、該半導体チップの周辺の基板に応力が生じ易くなる。
【００１５】
そして、この応力のために、表示面のドライバの近傍の部分に変色して見える不都合が生じることを見出した。
【００１６】
この場合、いわゆるノーマリブラックモードの場合、黒表示時に光抜けが生じ、コントラスト比の低下にまで到ることを確認した。ここで、ノーマリブラックモードとは液晶に電界を印加していない状態で該液晶の光透過率は最低となるように構成された態様をいう。
（課題３）
また、液晶を介して対向配置させる各基板のギャップを均一にするため、片側の基板に支柱を形成する場合、上記課題２で示した応力が原因して、チップ近傍の領域で上下基板の併せずれが他の領域より悪化するということが判明した。
【００１７】
ビーズを用いた場合、その形状が球体でありかつ強固な固定はされていないことにより、局所的な応力が加わった場合、それを緩和する方向にビーズの再配置がおこり、結果として半導体チップの近傍の上下基板の合わせずれが低減する。
【００１８】
しかし、支柱の場合、支柱と基板が面接触であり接触面積が大きいため、また、支柱自体は片側の基板に固定されているため、応力による半導体チップ近傍の局所的アライメントずれがそのままとなり、緩和されることがない。
（課題４）
さらに、横電界方式の場合、互いに電界を発生せしめる画素電極と基準電極のうち、基準電極は映像信号線に隣接した配置させることが知られている。
【００１９】
映像信号線からの電界を基準電極側に終端させて画素電極側にまで影響させないようにするためである。
【００２０】
そして、映像信号線と基準電極との間には間隙が形成され、この間隙部において液晶が駆動しいわゆるドメインの発生が生じるため、この部分に遮光膜を形成することが行われている。
【００２１】
しかし、該遮光膜の形成は画素の開口率を向上を妨げるということが指摘されている。
（課題５）
さらに、ゲート信号線あるいはドレンイ信号線のドライバとの接続にあって、該ドライバの近傍の信号線は半導体チップの寸法にまで絞り込むパターンとして形成されている。
【００２２】
この場合において、上記以外の信号線たとえば基準信号線をも半導体チップ側に引出し、上記各信号線の絞り込まれた部分で別の配線層に接続させることが必要とされ、このためのコンタクト領域の確保が要求される。
【００２３】
しかし、そのための領域の確保からいわゆる額縁（基板の外輪郭から表示面までの幅で形成される部分）の縮小を確保できない不都合が生じる。
【００２４】
本発明は、上記課題１に示した不都合を解消するため、すなわち、ドライバ近傍の液晶の局所的温度上昇を抑制させた液晶表示装置を提供することにある。
【００２５】
本発明は、上記課題２に示した不都合を解消するため、すなわち、ドライバの基板に対する応力の伝達を抑制させた液晶表示装置を提供することにある。
【００２６】
本発明は、上記課題３に示した不都合を解消するため、すなわち、ドライバ近傍の表示面にてアライメントずれを抑制させた液晶表示装置を提供することにある。
【００２７】
本発明は、上記課題４に示した不都合を解消するため、すなわち、開口率を向上せた液晶表示装置を提供することにある。
【００２８】
本発明は、上記課題５に示した不都合を解消するため、すなわち、いわゆる額縁の縮小を図った液晶表示装置を提供することにある。
【００２９】
【課題を解決するための手段】
本発明において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００３０】
上記課題１を解決するための代表的な手段としては、たとえば、液晶層を介して対向配置される各基板のうち一方の基板の液晶側の面にて、
その各画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を生じせしめる基準電極とを備えるとともに、
前記ドレイン信号線からの映像信号は前記一方の基板上に実装されたドライバチップによってなされ、
画素電極と基準電極との間の電圧が印加されていない場合に前記液晶層の光透過率が最低になるように構成されているとともに、
前記映像信号の電圧最大振幅を前記液晶層の相対透過率を９０％とするのに要する電圧以下に設定されていることを特徴とするものである。
【００３１】
上記課題２を解決するための代表的な手段としては、たとえば、液晶層を介して対向配置される各基板のうち一方の基板の液晶側の面にて、
その各画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を生じせしめる基準電極とを備えるとともに、
前記ドレイン信号線からの映像信号は前記一方の基板上に実装されたドライバチップによってなされ、
該ドライバチップの前記一方の基板との間に応力緩衝層が介在されていることを特徴とするものである。
【００３２】
上記課題３を解決するための代表的な手段としては、たとえば、液晶層を介して対向配置される各基板のうち一方の基板の液晶側の面にて、
その各画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を生じせしめる基準電極とを備えるとともに、
前記各信号線からの信号は前記一方の基板上に実装されたドライバチップによってなされ、
前記各基板のうちいずれかの基板の液晶側の面に対向する他の基板とのギャップを確保する支柱を備え、
該支柱は、隣接する２つの画素領域当たり１個以下の密度で配置されていることを特徴とするものである。
【００３３】
上記課題４を解決するための代表的な手段としては、たとえば、液晶層を介して対向配置される各基板のうち一方の基板の液晶側の面にて、
その各画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を生じせしめる複数の基準電極とを備え、
前記各基準電極のうちの一つは、無機材料よりも低誘電率の絶縁膜を介してドレイン信号線と重畳して形成され、かつその幅は該ドレイン信号線の幅よりも大きく形成されていることを特徴とするものである。
【００３４】
上記課題５を解決するための代表的な手段としては、たとえば、液晶層を介して対向配置される各基板のうち一方の基板の液晶側の面にて、
その各画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極に離間して配置されて基準信号線からの基準信号が供給される基準電極とを備え、
前記ドレイン信号線からの映像信号は前記一方の基板上に実装されたドライバチップによってなされ、
前記ゲート信号線、ドレイン信号線、および基準信号線はそれぞれ絶縁膜を介して互いに異なる層に形成されていることを特徴とするものである。
【００３５】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
（実施例１）
〔液晶表示装置の等価回路〕
図２は、本発明による液晶表示装置の一実施例を示す等価回路図である。同図は、回路図ではあるが、実際の幾何学的配置に対応して描かれている。
【００３６】
この実施例では、広い視野角をもつものとして知られているいわゆる横電界方式を採用した液晶表示装置に本発明を適用させている。
【００３７】
まず、液晶表示パネルＰＮＬがあり、その液晶表示パネルＰＮＬは、液晶を介して互いに対向配置された透明基板ＳＵＢ１、ＳＵＢ２を外囲器としている。この場合、一方の透明基板（図中下側の基板：マトリクス基板）は他方の透明基板（図中上側の基板：カラーフィルタ基板）に対して若干大きく形成され、図中下側と右側の周辺端はほぼ面一に合わせて配置されている。
【００３８】
この結果、一方の透明基板ＳＵＢ１の図中左側の周辺および図中上側の周辺は他方の基透明板ＳＵＢ２に対して外方に延在されるようになっている。後に詳述するが、この部分はゲート駆動回路（ＩＣ）５およびドレイン駆動回路（ＩＣ）６が搭載される領域となっている。
【００３９】
各透明基板ＳＵＢ１、ＳＵＢ２の重畳する領域にはマトリクス状に配置された画素２が構成され、この画素２は、図中ｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬとｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬとで囲まれる領域に形成され、少なくとも、一方のゲート信号線ＧＬからの走査信号の供給によって駆動されるスイッチング素子ＴＦＴと、このスイッチング素子ＴＦＴを介して一方のドレイン信号線ＤＬから供給される映像信号が印加される画素電極とが備えられている。
【００４０】
ここでは、上述したように、各画素２は、いわゆる横電界方式を採用したもので、後に詳述するように、上記のスイッチング素子ＴＦＴおよび画素電極ＰＸの他に、基準電極ＣＴおよび保持容量Ｃｓｔｇが備えられるようになっている。
【００４１】
そして、各ゲート信号線ＧＬはその一端（図中左側の端部）が透明基板ＳＵＢ１外にまで延在され、透明基板ＳＵＢ１に搭載されたゲート駆動回路５の出力端子に接続されるようになっている。
【００４２】
この場合、ゲート駆動回路５は複数設けられているとともに、前記ゲート信号線ＧＬは互いに隣接するもの同士でグループ化され（図５８参照）、これら各グループ化されたゲート信号線ＧＬが近接する各ゲート駆動回路５にそれぞれ接続されるようになっている。
【００４３】
また、同様に、各ドレイン信号線ＤＬはその一端（図中上側の端部）が透明基板ＳＵＢ１外にまで延在され、透明基板ＳＵＢ１に搭載されたドレイン駆動回路６の出力端子に接続されるようになっている。
【００４４】
この場合も、ドレイン駆動回路６は複数設けられているとともに、前記ドレイン信号線ＤＬは互いに隣接するもの同士でグループ化され、これら各グループ化されたドレイン信号線ＤＬが近接する各ドレイン駆動回路６にそれぞれ接続されるようになっている。
【００４５】
一方、このようにゲート駆動回路５およびドレイン駆動回路６が搭載された液晶表示パネルＰＮＬに近接して配置されるプリント基板１０（コントロール基板１０）があり、このプリント基板１０には電源回路１１等の他に、前記ゲート駆動回路５およびドレイン駆動回路６に入力信号を供給するためのコントロール回路（ＩＣ）１２が搭載されている。
【００４６】
そして、このコントロール回路１２からの信号はフレキシブル配線基板（ゲート回路基板１５、ドレイン回路基板１６Ａ、ドレイン回路基板１６Ｂ）を介してゲート駆動回路５およびドレイン駆動回路６に供給されるようになっている。
【００４７】
すなわち、ゲート駆動回路５側には、これら各ゲート駆動回路５の入力側の端子にそれぞれ対向して接続される端子を備えるフレキシブル配線基板（ゲート回路基板１５）が配置されている。
【００４８】
そのゲート回路基板１５は、その一部が前記コントロール基板１０側に延在されて形成され、その延在部において、該コントロール基板１０と接続部１８を介して接続されている。
【００４９】
コントロール基板１０に搭載されたコントロール回路１２からの出力信号は、該コントロール基板１０上の配線層、前記接続部１８、さらにはゲート回路基板１５上の配線層を介して各ゲート駆動回路５に入力されるようになっている。
【００５０】
また、ドレイン駆動回路６側には、これら各ドレイン駆動回路６の入力側の端子にそれぞれ対向して接続される端子を備えるドレイン回路基板１６Ａ、１６Ｂが配置されている。
【００５１】
このドレイン回路基板１６Ａ、１６Ｂは、その一部が前記コントロール基板１０側に延在されて形成され、その延在部において、該コントロール基板１０と接続部１９Ａ、１９Ｂを介して接続されている。
【００５２】
コントロール基板１０に搭載されたコントロール回路１２からの出力信号は、該コントロール基板１０上の配線層、前記接続部１９Ａ、１９Ｂ、さらにはドレイン回路基板１６Ａ、１６Ｂ上の配線層を介して各ドレイン駆動回路１６Ａ、１６Ｂに入力されるようになっている。
【００５３】
なお、ドレイン駆動回路６側のドレイン回路基板１６Ａ、１６Ｂは、図示のように、２個に分割されて設けられている。液晶表示パネル１の大型化にともなって、たとえばドレイン回路基板の図中ｘ方向への長さの増大による熱膨張による弊害を防止する等のためである。
【００５４】
そして、コントロール基板１０上のコントロール回路１２からの出力は、ドレイン回路基板１６Ａの接続部１９Ａ、およびドレイン回路基板１６Ｂの接続部１９Ｂをそれぞれ介して、対応するドレイン駆動回路６に入力されている。
【００５５】
さらに、コントロール基板１０には、映像信号源２２からケーブル２３によってインターフェース基板２４を介して映像信号が供給され、該コントロール基板１０に搭載されたコントロール回路１２に入力されるようになっている。
【００５６】
なお、この図では、液晶表示パネルＰＮＬ、ゲート回路基板１５、ドレイン回路基板１６Ａ、１６Ｂ、およびコントロール基板１０がほぼ同一平面内に位置づけられるように描かれているが、実際には該コントロール基板１０はゲート回路基板１５、ドレイン回路基板１６Ａ、１６Ｂの部分で屈曲されて液晶表示パネル１に対してほぼ直角になるように位置づけられるようになっている。
【００５７】
いわゆる額縁の面積を小さくさせる趣旨からである。ここで、額縁とは、液晶表示パネルＰＮＬの外枠の輪郭と表示領域ＡＲの輪郭の間の領域をいい、この領域を小さくすることによって、外枠に対して表示部の面積を大きくできる効果を得ることができる。
《画素の構成》
ここで、前記液晶表示パネルＰＮＬは、上述したように、その表示領域部ＡＲがマトリクス状に配置された多数の画素２から構成され、このうちの一の画素の構成は図３に示すようになっている。また、図４は図３のIV−IV線における断面図を、図５は図３のV−V線における断面図を示している。
【００５８】
同図において、透明基板ＳＵＢ１の主表面に、ｘ方向に延在するゲート信号線ＧＬと基準電圧信号線ＣＬとが形成されている。そして、これら各信号線ＧＬ、ＣＬと後述のｙ方向に延在するドレイン信号線ＤＬとで囲まれる領域が画素領域として形成されることになる。
【００５９】
すなわち、この実施例では、ゲート信号線ＧＬとの間に基準電圧信号線ＣＬが走行して形成され、その基準電圧信号線ＣＬを境にして±ｙ方向のそれぞれに画素領域が形成されることになる。
【００６０】
このようにすることによって、ｙ方向に並設される基準電圧信号線ＣＬは従来の約半分に減少させることができ、それによって閉められていた領域を画素領域側に分担させることができ、該画素領域の面積を大きくすることができるようになる。
【００６１】
各画素領域において、前記基準電圧信号線ＣＬにはそれと一体となってｙ方向に延在された基準電極ＣＴがたとえば３本等間隔に形成されている。これら各基準電極ＣＴはゲート信号線ＧＬに接続されることなく近接して延在され、このうち両脇の２本はドレイン信号線ＤＬに隣接して配置され、残りの１本は中央に位置づけられている。
【００６２】
さらに、このようにゲート信号線ＧＬ、基準電圧信号線ＣＬ、および基準電極ＣＴが形成された透明基板ＳＵＢ１の主表面には、これらゲート信号線ＧＬ等をも被ってたとえばシリコン窒化膜からなる絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは後述するドレイン信号線ＤＬに対してはゲート信号線ＧＬおよび基準電圧信号線ＣＬとの絶縁を図るための層間絶縁膜として、薄膜トランジスタＴＦＴに対してはゲート絶縁膜として、蓄積容量Ｃｓｔｇに対しては誘電体膜として機能するようになっている。
【００６３】
この絶縁膜ＧＩの表面には、まず、その薄膜トランジスタＴＦＴの形成領域において半導体層ＡＳが形成されている。この半導体層ＡＳはたとえばアモルファスＳｉからなり、ゲート信号線ＧＬ上において後述するドレイン信号線ＤＬに近接された部分に重畳されて形成されている。これにより、ゲート信号線ＧＬの一部が薄膜トランジスタＴＦＴのゲート電極を兼ねた構成となっている。
【００６４】
そして、この絶縁膜ＧＩの表面にはそのｙ方向に延在しかつｘ方向に並設されるドレイン信号線ＤＬが形成されている。このドレイン信号線ＤＬは、薄膜トランジスタＴＦＴを構成する前記半導体層ＡＳの表面の一部にまで延在されて形成されたドレイン電極ＳＤ１が一体となって備えられている。
【００６５】
さらに、画素領域における絶縁膜ＧＩの表面には薄膜トランジスタＴＦＴのソース電極ＳＤ２に接続された画素電極ＰＸが形成されている。この画素電極ＰＸは前記基準電極ＣＴのそれぞれの中央にｙ方向に延在して形成されている。すなわち、画素電極ＰＸの一端は前記薄膜トランジスタＴＦＴのソース電極ＳＤ２を兼ね、そのままｙ方向に延在され、さらに基準電圧信号線ＣＬ上をｘ方向に延在された後に、ｙ方向に延在するコ字形状となっている。
【００６６】
ここで、画素電極ＰＸの基準電圧信号線ＣＬに重畳される部分は、該基準電圧信号線ＣＬとの間に前記絶縁膜ＧＩを誘電体膜とする蓄積容量Ｃｓｔｇを構成している。この蓄積容量Ｃｓｔｇによってたとえば薄膜トランジスタＴＦＴがオフした際に画素電極ＰＸに映像情報を長く蓄積させる効果を奏するようにしている。
【００６７】
なお、前述した薄膜トランジスタＴＦＴのドレイン電極ＳＤ１とソース電極ＳＤ２との界面に相当する半導体層ＡＳの表面にはリン（Ｐ）がドープされて高濃度層となっており、これにより前記各電極におけるオーミックコンタクトを図っている。この場合、半導体層ＡＳの表面の全域には前記高濃度層が形成されており、前記各電極を形成した後に、該電極をマスクとして該電極形成領域以外の高濃度層をエッチングするようにして上記の構成とすることができる。
【００６８】
そして、このように薄膜トランジスタＴＦＴ、ドレイン信号線ＤＬ、画素電極ＰＸ、および蓄積容量Ｃｓｔｇが形成された絶縁膜ＧＩの上面にはたとえばシリコン窒化膜からなる保護膜ＰＳＶが形成され、この保護膜ＰＳＶの上面には配向膜ＯＲＩ１が形成されて、液晶表示パネルＰＮＬのいわゆる下側基板を構成している。
【００６９】
ここで、基準電極ＣＴおよび画素電極ＰＸはそのいずれにおいても金属のような不透光性の材料層で形成してもよく、また、少なくともいずれか一方をたとえばＩＴＯ（Indium-Tin-Oxide）等の透光性の材料層で形成してもよい。後者の場合、画素の開口率を向上させる効果を奏する。
【００７０】
また、上側基板となる透明基板（カラーフィルタ基板）ＳＵＢ２の液晶側の部分には、各画素領域に相当する部分に開口部を有するブラックマトリクスＢＭが形成されている。
【００７１】
さらに、このブラックマトリクスＢＭの画素領域に相当する部分に形成された開口部を被ってカラーフィルタＦＩＬが形成されている。このカラーフィルタＦＩＬはｘ方向に隣接する画素領域におけるそれとは異なった色を備えるととともに、それぞれブラックマトリクスＢＭ上において境界部を有するようになっている。
【００７２】
また、このようにブラックマトリクスＢＭ、およびカラーフィルタＦＩＬが形成された面には樹脂膜等からなる平坦膜ＯＣが形成され、この平坦膜ＯＣの表面には配向膜ＯＲＩ２が形成されている。
【００７３】
ここで、この実施例では、画素電極ＰＸと基準電極ＣＴとの間に電界を生じせしめない場合には、液晶の光透過率が最小となるいわゆるノーマリブラックモードの構成となっている。
【００７４】
そして、ドレイン信号線ＤＬに供給される映像信号（電圧）の最大振幅を、液晶層ＬＣの相対透過率を９０％とするのに要する電圧（Ｖ９０）以下となるように設定されている。
【００７５】
本実施例の液晶表示装置がノーマリブラックモードであり、このことを背景に、液晶駆動電圧の大幅な減少と、コントラスト比低下の影響を抑制することができる。
【００７６】
すなわち、図１は、ノーマリブラックモードでの液晶駆動電圧（Ｖ）と相対輝度（％）の関係を示したグラフである。ノーマリブラックモードの場合、白表示輝度は電圧に依存するが、相対輝度１００％を与える電圧（Vmax）の近傍では飽和傾向を示すことになる。このことは相対輝度１００％を与える電圧（Vmax）の近傍で液晶を駆動させても輝度にあまり変化はないことを意味する。
【００７７】
このため、輝度を９０％以下に抑えて白表示をすることによって、液晶の駆動電圧を大幅に低減できることになる。
【００７８】
このことは、映像信号をドレイン信号線ＤＬに供給するドレイン駆動ＩＣとして、その出力の小さいものを選択でき、また発熱の量も低減させることができるようになる。
【００７９】
また、この場合の黒表示は無通電状態であるため、ノーマリホワイトモードの場合（その特性を図６に示す）と比べて、コントラスト比への影響を抑制できるようになる。
（実施例２）
また、この実施例では、基準電圧信号線ＣＬを介して各画素領域の基準電極ＣＴに供給する基準信号をフレーム単位で反転させていることにある。
【００８０】
このことは、図７に示すように、フレーム単位で反転される基準信号に対して映像信号の振幅Ｖを定めることから、全体としての映像信号の振幅を小さくすることができる。
【００８１】
比較のため、図８に示すように基準信号をフレーム単位で一定である場合を考えると、映像信号は基準信号に対して（＋）側に振幅Ｖ、（−）側に振幅Ｖを取る必要が生じる。
【００８２】
このため、本実施例の場合、図８と比較すると映像信号の振幅を半分にすることができる。
【００８３】
このことは、ドレイン駆動ＩＣとして、その出力の小さいものを選択でき、また発熱の量も低減させることができるようになる。
（実施例３）
また、この実施例では、ドレイン信号線ＤＬと基準電圧信号線ＣＬのうち、１フレームあたりの平均電圧振幅の大きい方の信号が供給される信号線が他方の信号線よりも低抵抗に構成されている。
【００８４】
信号線に入力される各種駆動波形はその入力端では図９（ａ）に示すように方形波に近い形状を有するが、信号線の抵抗および寄生容量のため、遠端では図９（ｂ）に示すような歪んだ波形となる。
【００８５】
液晶表示パネルＰＮＬでは表示面の全域で均一な表示が要求され、実際の入力信号はこの波形の歪み分を考慮して入力電圧振幅を予め高めておくことが必要となるが、これにともない駆動電圧のさらなる上昇を行なわなければならなくなる。
【００８６】
そこで、１フレームあたりの平均振幅の最も大きい信号が加わる信号線に、他方の信号線よりも低抵抗の配線を用いることにより、特に大きな電圧信号を用いることなく、振幅の大きい信号線での波形歪を低減させるようにしている。
【００８７】
この場合、基準信号（電圧）を一定とする駆動（図８参照）では、ドレイン信号線ＤＬの配線の比抵抗を基準電圧信号線ＣＬのそれよりも低くすることが得策となる。
【００８８】
たとえば、ドレイン信号線ＤＬはＡｌもしくはそれを含む合金あるいはそれらの多層構造とし、基準信号線はＡｌ、Ｃｒ、Ｔａ、Ｍｏ、Ｗもしくはそれらのうち少なくとも１つを含む合金あるいはそれらの多層構造とすることができる。
【００８９】
また、ドレイン信号線ＤＬはＣｒもしくはそれを含む合金あるいはそれらの多層構造とし、基準信号線はＣｒ、Ｔａ、Ｍｏ、Ｗもしくはそれらのうち少なくとも１つを含む合金あるいはそれらの多層構造とすることができる。
【００９０】
さらに、ドレイン信号線ＤＬはＡｌ、Ｃｒ、Ｍｏ、Ｔａ、Ｗもしくはそれを含む合金あるいはそれらの多層構造とし、基準信号線はＩＴＯ、Ｉｎ2Ｏ3、ＳｎＯ2、ＩＺＯ、ＺｎＯ2もしくはそれらのうち２つの混合体あるいはそれらの多層構造とすることができる。
【００９１】
また、基準電圧信号ＣＬをフレーム毎に反転させる駆動では、基準電圧信号線ＣＬの比抵抗をドイン信号線ＤＬのそれよりも低くすることが得策となる。
【００９２】
たとえば、ドレイン信号線ＤＬはＡｌ、Ｃｒ、Ｔａ、Ｍｏ、Ｗもしくはそれらのうち一つを含む合金あるいはそれらの多層構造とし、基準信号線はＡｌ、Ｃｒもしくはそれらのうち少なくとも１つを含む合金あるいはそれらの多層構造とすることができる。
【００９３】
なお、ドレイン信号線ＤＬと基準電圧信号線ＣＬは同種の材料の多層構造で構成して、上記の関係をたとえば一方の線幅を大きくしたり小さくしたりして充足させるようにしてもよいことはいうまでもない。
（実施例４）
図１０（ａ）は図２のｘ−ｘ線における断面を示した図である。半導体チップからなるドレイン駆動ＩＣ６はその入力バンプ、出力バンプが形成された面を透明基板ＳＵＢ１に対向させ（フェースダウン）、それぞれの各バンプは透明基板ＳＵＢ１面に形成された配線層の端子と接続されている（この明細書ではＦＣＡ方式と称す）。
【００９４】
この場合、ドレイン駆動ＩＣ６は並設された入力バンプ群と出力バンプ群との間の領域にて、少なくとも該バンプの高さ以上の間隙を透明基板ＳＵＢ１側との間に有している。
【００９５】
そして、この間隙を埋めるようにして該透明基板ＳＵＢ１側に応力緩衝層３１が形成されている。これにより、該透明基板ＳＵＢ１側に形成された応力緩衝層３１によって前記ドレイン駆動ＩＣ６の撓み（該ドレイン駆動ＩＣの中央部において透明基板ＳＵＢ１側へ凹部となる撓み）を吸収するようになっている。
【００９６】
このようにした場合、ドレイン駆動ＩＣ６に生じる応力が透明基板ＳＵＢ１側へ伝達し難くなり、その近傍における透明基板ＳＵＢ１と透明基板ＳＵＢ２との局所的アライメントずれを回避できるようになる。
【００９７】
また、図１０（ｂ）は、他の実施例を示す構成図で、図１０（ｂ）と対応した図となっている。
【００９８】
この図１０（ｂ）において、応力緩衝層３１はドレイン駆動ＩＣ６の実装領域に限らずその周辺にまで到って形成されている。また、ドレイン駆動ＩＣ６の各バンプと接続される配線層（ドレンイ信号線ＤＬ）は該応力緩衝層３１の上面に形成されている。
【００９９】
なお、各画素領域に形成される前記保護膜ＰＳＶをたとえばＳｉＮ膜からなる無機材料層および樹脂からなる有機材料層の順次積層体で形成する場合がある。たとえば保護膜ＰＳＶとしてその誘電率を小さくさせたい場合、あるいは無機材料層のクラック等を有機材料層で被覆させたい場合等の要求があるからである。
【０１００】
この場合において、前記応力緩衝層３１として前記有機材料層の形成の際に同時に形成することによって（そのまま延在させて形成してもよい）製造工数の増大を回避できる効果を有する。
【０１０１】
なお、この実施例ではドレイン駆動ＩＣ６について説明したものであるが、ゲート駆動ＩＣ５においても事情が同じであることから、このゲート駆動ＩＣ５の実装領域においても同様の構成を採用してもよいことはもちろんである。
（実施例５）
上述した各実施例では、透明基板ＳＵＢ１をガラス基板として説明したものであるが、この実施例では該透明基板ＳＵＢ１として特に樹脂で構成された樹脂基板を用いたものである。
【０１０２】
この透明基板ＳＵＢ１にはドレイン駆動ＩＣ６およびゲート駆動ＩＣ５が実装されており、その基板としてガラスより伸縮性の高い樹脂を用いることにより、該各駆動ＩＣに生じる応力による不都合が解消できる。
【０１０３】
上述した各実施例のうち少なくとも一つを採用することにより、駆動ＩＣの駆動電力を低減させることができ、また、それによる発熱量をも低減させることができることができることから、図１１に示すように、表示領域部ＡＲのうち該駆動ＩＣに近接する領域ＴＲにおいて、該発熱による影響（変色等）を回避することができる。
（実施例６）
図１２に示すように、液晶を介して対向配置される各透明基板のうち透明基板ＳＵＢ２にはブラックマトリクスＢＭと称される遮光膜が形成されている。なお、同図において、その（ａ）は平面図を、（ｂ）は（ａ）のｂ−ｂ線における断面図を示している。
【０１０４】
そして、透明基板ＳＵＢ１と透明基板ＳＵＢ２とのギャップを確保するためのスペーサとして、たとえば透明基板ＳＵＢ２側に形成した樹脂層をフォトリソグラフィ技術による選択エッチングによって形成した支柱３３を用いている。
【０１０５】
この支柱３３は各画素領域の集合として形成される表示部内に所定どおりの位置に配置させることができ、前記ブラックマトリクスＢＭと重ねられるようにして形成されている。
【０１０６】
支柱３３の周辺には液晶の分子の配向乱れが生じやすく、これが目視されやすいからである（ドメインと称される）。
【０１０７】
そして、この実施例では、ドレイン駆動ＩＣ６、ゲート駆動ＩＣ５の近傍におけるブラックマトリクスの幅を他の部分におけるブラックマトリクスの幅よりも大きく形成している。
【０１０８】
このようにした理由は、各駆動ＩＣの近傍は該駆動ＩＣの発熱のために透明基板ＳＵＢ１、ＳＵＢ２のアライメントずれが発生しやすく、該アライメントずれによって前記ドメインが目視され易くするからである。
【０１０９】
なお、この遮光膜としてはブラックマトリクスＢＭに限定されることはなく、他の目的で形成される遮光膜であっても適用できることはいうまでもない。
（実施例７）
この実施例では、表示部内の前記支柱を、２単位画素〜８単位画素あたり１個となる密度で配置させたことにある。
【０１１０】
ここで、単位画素とはＲＧＢもしくはＣＭＹセットで１単位画素と定めるものとする。
【０１１１】
仮に、前記支柱を８単位画素あたり１個未満で配置させた場合、応力によって上下の基板が容易に動いてしまい、かえってアライメントのずれが悪化し、また該応力に対して支柱の強度がもたず、塑性変形で上下基板のギャップの均一性が阻害されるに到る。
【０１１２】
上述した各実施例は、たとえば図１３に示す画素構成の液晶表示装置に適用したものであるが、これ以降に示す画素構成の液晶表示装置にも適用できるものである。
（実施例８）
この実施例では、図１３に示すように、ドレイン信号線ＤＬと画素電極ＰＸが同層に位置づけられ、基準電極ＣＴは保護膜ＰＳＶ１を介して該ドレイン信号線ＤＬと画素電極ＰＸの上層に形成されている。また、この基準電極ＣＴはゲート信号線ＧＬと同層に形成された基準電圧信号線ＣＬとスルホールＴＨを通して互いに接続されている。なお、同図において、その（ａ）は平面図を、（ｂ）は（ａ）のｂ−ｂ線における断面図を、（ｃ）は（ａ）のｃ−ｃ線における断面図を示している。
【０１１３】
そして、基準電極ＣＴをドレイン信号線ＤＬに重なるようにして形成し、これによりドレイン信号線ＤＬと基準電極ＣＴの間に発生する電界による液晶の予期しない挙動（ドメイン）を目視できないようにしている。
【０１１４】
すなわち、ドレイン信号線ＤＬからの電界によって発生するドメインを前記基準電極ＣＴによって遮光させた構成となっている。
【０１１５】
また、このようにすることによって、ドレイン信号線ＤＬからの電界は電位が固定された基準電極ＣＴ側に終端され、画素領域側への影響を抑制できるようになる。
【０１１６】
そして、前記基準電極ＣＴとしては、金属層のような不透明の導電層で形成する場合と、ＩＴＯ（Indium-Tin-Oxide）のような透明の導電層で形成する場合とが考えられる。
【０１１７】
ここで、透明の導電層で基準電極ＣＴを構成した場合、この基準電極ＣＴをドメインの目視を遮光する遮光膜としての機能をもたせるためには、いわゆるノーマリホワイトモードにすることが必要になる。
【０１１８】
ノーマリホワイトモードは、画素電極ＣＴと基準電圧電極ＣＬとの間に電界が発生していない場合に液晶の光透過率を最低にできる該液晶の材料の選択によって構成することができる。
【０１１９】
なお、透明の導電層としてはＩＴＯに限定されることはなく、たとえばＩｎ2Ｏ3、ＳｎＯ2、ＩＺＯ、ＺｎＯ2、それらの混合物、あるいは積層体であってもよい。
【０１２０】
また、この実施例では、基準電極ＣＴの上面に保護膜ＰＳＶ２が形成され、この保護膜ＰＳＶ２の上面に配向膜（図示せず）が形成されている。
【０１２１】
この場合、保護膜ＰＳＶ２として樹脂等の有機材料を用いることができ、このようにした場合、その表面を平坦化できる等の効果を奏する。
（実施例９）
この実施例は、実施例８（図１３）に示した構成において、保護膜ＰＳＶ１をたとえばＳｉＮからなる無機材料と樹脂からなる有機材料との順次積層体で構成したものである。
【０１２２】
このようにした場合、画素電極ＰＸと基準電極ＣＴとの間の誘電率を低く抑えることができる効果を奏する。
（実施例１０）
この実施例では、上述した実施例８（図１３）の構成において、基準電極ＣＴを特に金属層で構成した場合に、その上面に該基準電極ＣＴをも被って保護膜ＰＳＶ２を形成し、この保護膜ＰＳＶ２の上面に配向膜を形成する構成としたものである。
【０１２３】
基準電極ＣＴを金属層で構成した場合に、この金属層は極めて薄い配向膜を介して液晶と対向することになり、該金属層は液晶と化学反応を起こしやすく、たとえば電食等の不都合な現象が生じる。
【０１２４】
このため、基準電極ＣＴと配向膜との間に絶縁膜を介在させることによって、該基準電極ＣＴの保護を図っている。
【０１２５】
前記絶縁膜としてはたとえばＳｉＮ、ＳｉＯ2のような無機材料、あるいは樹脂のような有機材料であってもよい。
（実施例１１）
この実施例では、図１３に示すように、基準電極ＣＴに基準信号を供給するための基準信号線ＣＬがゲート信号線ＧＴと同層に形成され、かつ、ゲート信号線ＧＴと同一の材料（金属層）で形成されている。
【０１２６】
基準信号線ＣＬはゲート信号線ＧＬとほぼ平行に配置されているとともに、互いに隣接するゲート信号線ＧＬのほぼ中央に位置づけられている。
【０１２７】
そして、基準電極ＣＴは前記基準信号線ＣＬが形成された透明基板ＳＵＢ１の面から絶縁膜ＧＩおよび保護膜ＰＳＶ１を介して該保護膜上に形成されている。
【０１２８】
基準信号線ＣＬと基準電極ＣＴとの接続は画素領域のほぼ中央にて保護膜ＰＳＶ１と絶縁膜ＧＩに形成されたスルホールＴＨを通してなされている。
【０１２９】
基準電極ＣＴはたとえばＩＴＯ膜によって形成され、図中ｙ方向に延在してｘ方向に並設される合計３本の電極として形成されている。
【０１３０】
この場合、中央の基準電極ＣＴは前記スルホールＴＨを介して基準信号線ＣＬに接続され、この基準電極ＣＴを除く残りの２本の基準電極ＣＴはそれぞれ映像信号線ＤＬに重畳されて形成され、また、各基準電極ＣＴの上下の端部はそれぞれゲート信号線ＧＬに重畳されたＩＴＯ膜によって互いに接続されている。
【０１３１】
このため、保護膜ＰＳＶ１上に形成されたＩＴＯ膜は画素領域を囲むようにして、換言すれば、ドレイン信号線ＤＬおよびゲート信号線ＧＬ上に重ねられ、かつそれら信号線の幅よりも大きな幅を有するようにして形成されている。
【０１３２】
そして、このＩＴＯ膜は他の隣接する画素領域のＩＴＯ膜と一体に形成されている。
【０１３３】
このようにした場合、ＩＴＯ膜は表示領域内において格子状のパターンとして形成されるため、それ自体の抵抗値を低減させる効果を有する。
【０１３４】
そして、このＩＴＯ膜に基準信号を供給する基準信号線ＣＬは抵抗値の低い金属層で形成していることから、基準電極ＣＴに供給される基準信号の信号歪みの発生を抑制できるようになる。
（実施例１２）
この実施例では、上記実施例１１の構成において、保護膜ＰＳＶ１をたとえばＳｉＮからなる無機材料と樹脂からなる有機材料との順次積層体から構成されるようにしたものである。
（実施例１３）
実施例１１、１２において、基準電圧信号線ＣＬを金属層で形成するとともに、基準電極ＣＴをＩＴＯ等の透光性の導電層で形成したものであるが、基準電圧信号線ＣＬの材料層の抵抗が基準電極ＣＴの材料層の抵抗より小さい限り、これらの材料は必ずしも限定されることはない。
【０１３５】
このようにすることにより、基準電圧信号線ＣＬと基準電極ＣＴの全体の抵抗を低減でき、各基準電極ＣＴに供給される基準信号の電位の安定化を確保できるようになる。
（実施例１４）
実施例１１（図１３）の構成において、ノーマリブラックモードを採用していることにある。
【０１３６】
すなわち、画素電極ＰＸと基準電極ＣＴの間に電界が印加されていない場合は液晶の光透過率が最低となる（黒表示）ようになっている。
【０１３７】
この場合、基準電極ＣＴを一部として構成したＩＴＯ膜は遮光膜として機能し、ゲート信号線ＧＬおよびドレイン信号線ＤＬを充分に被った遮光膜が形成されるようになる。
【０１３８】
このことは、同様の機能を有するたとえばブラックマトリクス等の遮光膜を別個の工程で形成しなくてもよいという効果を奏する。
【０１３９】
なお、この場合、基準電極を一部として形成する材料としては、ＩＴＯに限ることはなく、Ｉｎ2Ｏ3、ＳｎＯ2、ＩＺＯ、ＺｎＯ2またはそれらの混合体、積層体であってもよい。
（実施例１５）
実施例１１ないし１４の各構成において、基準電極ＣＴを一部として形成する材料層は、表示領域内において格子状のパターンとして形成されるため、この材料層にも基準信号を供給することができる。
【０１４０】
このため、この実施例では、基準電圧信号線ＣＬはもちろんのこと、基準電極ＣＴを一部として形成する材料層にも基準信号を供給するようにし、この場合、基準信号線ＣＬの延在方向と直交する方向から該基準信号を供給する構成としている。
【０１４１】
すなわち、基準電極ＣＴを一部として形成する材料層の周辺のうち、図中ｘ方向に平行なる周辺のうちいずれか、あるいはその双方から基準信号を供給するようになっている。
【０１４２】
この場合、図１４に示すように、該材料層の一辺に帯状の低抵抗の金属層３５を重畳させ、この金属層を介して基準信号を供給するようになっている。
【０１４３】
このようにすることによって、各画素領域における基準電極ＣＴに供給される基準信号の波形歪みを緩和させることができる。
【０１４４】
なお、この実施例においては、前記基準電極ＣＴを一部とする材料層は透光性の高い材料あるいは金属層であってもよいことはいうまでもない。
（実施例１６）
この実施例では、上記実施例１３ないし１５のいずれかの構成において、基準信号を１フレーム毎に反転（コモン反転駆動）させるように構成したものである。
【０１４５】
上述したように、基準電圧信号線ＣＬは基準電極ＣＴより低抵抗に構成しているため、基準信号の基準電極ＣＴへの供給の際の信号波形歪みを少なくできる。
【０１４６】
また、コモン反転駆動をしていることから、ドレイン駆動ＩＣの出力を低減でき、該ドレイン駆動ＩＣとして出力の小さいものを用いることができる。
【０１４７】
この場合、ドレイン駆動ＩＣの実装としてＦＣＡ方式を採用している場合、該ドレイン駆動ＩＣの発熱が小さいことから、信頼性あるドレイン駆動ＩＣの使用ができる。
【０１４８】
なお、このような構成として、基準電圧信号線ＤＬ（Ａｌ、Ｃｒ、Ｔａ、Ｍｏ、Ｗおよびそれらの混合体あるいは積層体）における信号歪みの抑制ととともに、ドレイン信号線における信号歪みもその材料をＡｌ、Ｃｒおよびそれらの混合体あるいは積層体とすることによって抑制できるようになる。
（実施例１７）
この実施例では、図１３に示すように、画素領域内に形成するスルホールＴＨを隣接する各画素電極ＰＸのほぼ中央に形成し、このスルホールＴＨによって基準電圧信号線ＣＬと基準電極ＣＴの接続を図っている。
【０１４９】
このように構成した場合、スルホールＴＨとそれに隣接する画素電極ＰＸとの短絡の発生の確率を小さくできるようになる。
（実施例１８）
この実施例では、スルホールＴＨの径を、図１３に示すように、基準電圧信号線ＣＬの幅よりも小さく、しかも基準電極ＣＴの幅よりも小さくしたことにある。
【０１５０】
このようにした場合、基準電極ＣＴの該スルホールＴＨ部での断線の発生を低減することができるようになる。
（実施例１９）
この実施例では、図１５に示すように、基準電圧信号線ＣＬと保護膜ＰＳＶ１を介して該保護膜ＰＳＶ１上に基準電極ＣＴを一部とする材料層が形成され、この材料層は少なくとも基準信号線ＣＬに沿って重畳された帯状の部分３７と、この帯状の部分３７と交差するようにして延在する基準電極ＣＴを有し、これらの交差部において、スルホールＴＨを通して前記基準電圧信号線ＣＬに接続された構成となっている。
【０１５１】
このように構成することによって、基準電圧信号線ＣＬからの電位を基準電極ＣＴに低抵抗で伝達できるので、基準電位の歪をいっそう抑制できる。
（実施例２０）
この実施例では、図１６に示すように、基準電圧信号線ＣＬと保護膜ＰＳＶ１を介して該保護膜ＰＳＶ１上に基準電極ＣＴを一部とする材料層が形成され、この材料層は少なくとも基準電圧信号線ＣＬと交差して延在する基準電極ＣＴを有するとともに、該基準電圧信号線ＣＬとの交差部にてそれ以外の部分よりも幅が広く形成され、この幅が広く形成された部分において、スルホールＴＨを通して前記基準電圧信号線ＣＬに接続された構成となっている。
【０１５２】
このように構成することによって、スルホールＴＨ部での基準電極ＣＴの断線を回避することができる。
（実施例２１）
この実施例は、図１７に示すように、図１５に示した構成と類似し、まず、基準電極ＣＴを一部とする材料層が金属層からなる不透光性の導電材で構成されている。
【０１５３】
そして、基準電圧信号線ＣＬに沿って重畳して形成される材料層は、その中心軸が該基準電圧信号線ＣＬの中心軸とほぼ一致づけられているととともに、その幅が該基準電圧信号線ＣＬの幅よりも小さく形成されている。
【０１５４】
このように構成することとによって、画素領域における光透過領域を大きくでき、開口率の向上が図れる。
（実施例２２）
この実施例は、図１８に示すように、基準電圧信号線ＣＬと保護膜ＰＳＶ１を介して該保護膜ＰＳＶ１上に基準電極ＣＴを一部とする材料層が形成され、この材料層は少なくとも基準電圧信号線ＣＬに沿って重畳された帯状の部分と、この帯状の部分と交差にして延在する基準電極ＣＴを有し、これら交差部において、スルホールＴＨを通して前記基準電圧信号線ＣＬに接続された構成となっているととともに、該スルホールＴＨの近傍にて、前記基準電極ＣＴが該スルホールＴＨに近づくにつれ幅広に構成されている。
【０１５５】
そして、この場合、基準電極ＣＴは不透光性の金属層から形成され、基準電圧信号線ＣＬに沿って重畳された前記帯状の部分の幅は該基準電圧信号線ＣＬのそれよりも小さく形成されている。
（実施例２３）
この実施例では、図１９に示すように、たとえば実施例１１（図１５）の構成において、ゲート信号線ＧＬを被って形成される基準電極を一部とする材料層をその薄膜トランジスタＴＦＴに対向する部分に開口（該材料層の非形成領域）を設けていることにある。
【０１５６】
薄膜トランジスタＴＦＴの上部に電位が加わると、該薄膜トランジスタＴＦＴのしきい値が変動することから（バックチャネル）、上記開口によってこの不都合を回避せんとするものである。
（実施例２４）
この実施例では、図２０に示すように、たとえば実施例１１の構成において、薄膜トランジスタＴＦＴに対向する部分に形成された前記材料層の開口をドレイン信号線ＤＬ側へゲート信号線ＧＬに沿って延在するようにして大きく形成し、該ドレイン信号線ＤＬの一部が該開口に対向するようにしている。
【０１５７】
このように構成することによって、基準電極ＣＴの電位から薄膜トランジスタＴＦＴのバックチャネルへの飛込み電圧の影響を回避できるようになる。
（実施例２５）
この実施例では、図２１に示すように、ドレイン信号線ＤＬと重畳する基準電極ＣＴと隣接する他の基準電極ＣＴとの間に形成される材料層の開口を薄膜トランジスタＴＦＴの形成領域にまで広げることによって該材料層が薄膜トランジスタと重なることのないようにしている。
【０１５８】
このように構成した場合でも基準電極ＣＴから薄膜トランジスタＴＦＴのバックチャネルへの飛込み電圧の影響を回避できる。
【０１５９】
また、該材料層の微細加工を必要としないことから（たとえば実施例１１と比較して）、歩留まりの向上が図れる。
（実施例２６）
この実施例では、図２２に示すように、実施例２５の構成（図２１）において、ドレイン信号線ＤＬと重畳する基準電極ＣＴと隣接する他の基準電極ＣＴとの間に形成される材料層の開口を薄膜トランジスタＴＦＴの形成領域を超えて、ゲート信号線ＧＬを間にして隣接する他の画素領域にまで及んで形成されている。
【０１６０】
この場合においても、該材料層の微細加工を必要としないことから（たとえば実施例２４と比較して）、歩留まりの向上が図れる。
【０１６１】
なお、実施例２３ないし２６の構成は、そのいずれもが基準電極ＣＴと基準電圧信号線ＣＬとが異なる層として形成されるものであるが、これに限定されず、該基準電極と基準信号線とが同層でかつ一体に形成されている場合であっても適用できることはいうまでもない。
（実施例２７）
図２３はたとえば図１３のXXIII−XIII線における断面図で、基準電圧信号線ＣＬと基準電極ＣＴとの接続を行うためのスルホールＴＨの断面を示している。
【０１６２】
透明基板ＳＵＢ１の表面にまず基準電圧信号線ＣＬが形成され、この基準電圧信号線ＣＬをも被って基板上にＳｉＮ膜からなる絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは薄膜トランジスタＴＦＴのゲート絶縁膜として機能するものである。また、この絶縁膜ＧＩの上面には保護膜ＰＳＶ１、ＰＳＶ２が形成され、これら保護膜ＰＳＶ１、ＰＳＶ２はＳｉＮ膜からなる無機材料および樹脂膜からなる有機材料の順次積層体からなっている。
【０１６３】
そして、前記保護膜ＰＳＶ２、ＰＳＶ１および絶縁膜ＧＩにまで到って前記基準電圧信号線ＣＬの一部を露出させるスルホールＴＨが形成され、このスルホールＴＨ内の前記絶縁膜ＧＩとしてのＳｉＮ膜と前記保護膜ＰＳＶ１としてのＳｉＮ膜の側壁にはＳｉＯ2膜４０が形成されている。
【０１６４】
これにより、該スルホールＴＨの側壁における斜面を滑らかな面に形成でき、基準電極ＣＴの段差による段切れを回避できる構成となっている。
【０１６５】
比較のため、図２６は前記ＳｉＯ2膜を形成していない状態を示す断面図であり、絶縁膜ＧＩとしてのＳｉＮ膜と保護膜ＰＳＶ１としてのＳｉＮ膜との間、保護膜ＰＳＶ１としてのＳｉＮ膜と保護膜ＰＳＶ２としての樹脂膜との間には段差が生じている。
【０１６６】
絶縁膜ＧＩとしてのＳｉＮ膜は薄膜トランジスタＴＦＴのゲート絶縁膜としての機能をもたすことからその密度が緻密になるのに対し、保護膜ＰＳＶ１としてのＳｉＮはスループットの向上を優先させることからその密度が該絶縁膜ＧＩよりも疎となっている。
【０１６７】
このため、積層体の各材料においてエッチングレートが異なることから、図２６に示したような段差が生じることになる。
【０１６８】
前記ＳｉＯ2膜４０の形成方法としては、たとえば前記ＳｉＮ膜のエッチングの際にＯ2ガスを導入しアッシング処理を行う方法を採用できる。
【０１６９】
また、他の方法として、樹脂層をドライエッチングし、その際にＯ2を含むガスによりエッチングを行う方法を採用できる。
（実施例２８）
この実施例は前記スルホールＴＨの構成の他の実施例であり、図２４にその断面図を示している。
【０１７０】
ここでは、保護膜ＰＳＶ２としての樹脂膜が、その保護膜ＰＳＶ１の下層に形成されるＳｉＮ膜（保護膜ＰＳＶ１）さらにその下層のＳｉＮ膜（絶縁膜ＧＩ）の各側壁を被うようにして形成されている。
【０１７１】
このように構成した場合、ＳｉＮ膜（絶縁膜ＧＩ）とＳｉＮ膜（保護膜ＰＳＶ１）との間の段差は樹脂膜によって被われるとともに、スルホールＴＨの側壁の全域にわたって樹脂膜が形成されることからその斜面は滑らかなものとして形成される。
【０１７２】
このため、このスルホールＴＨを通して基準電圧信号線ＣＬと接続される基準電極ＣＴの段差による段切れを回避できる。
【０１７３】
なお、このようなスルホールＴＨの生成方法として、まず、透明基板ＳＵＢ１上に形成された絶縁膜ＧＩとしてのＳｉＮ膜、保護膜ＰＳＶ１としてのＳｉＮ膜にスルホールＴＨを形成する。そして、このスルホールＴＨをも被って基板上に保護膜ＰＳＶ２としての樹脂膜を形成し、この樹脂膜に前記スルホールＴＨと同心的にしかも該スルホールＴＨの径よりも小さい径でスルホールＴＨを形成する方法が採用される。
【０１７４】
この場合、樹脂膜として光分解性のものあるいは光硬化性のものを用いることができることはいうまでもない。
（実施例２９）
この実施例では、図２５に示すように、スルホールＴＨを形成する絶縁膜が多層構造であることに鑑み、基準電圧信号線ＣＬと基準電極ＣＴとの接続において他の導電層４２を介在させていることにある。
【０１７５】
すなわち、絶縁膜ＧＩ、無機材料からなる保護膜ＰＶＳ１、有機材料からなる保護膜ＰＳＶ２との順積層体において、前記絶縁膜ＧＩに形成したスルホールＴＨを介して基準電圧信号線ＣＬと接続される導電層４２を形成し、さらに、無機材料および有機材料の順次積層体からなる保護膜ＰＳＶに形成したスルホールＴＨを介して前記導電層４２と接続させる基準電極ＣＴを形成している。
【０１７６】
スルホールＴＨはその底部にいくに従い径が小さくなる形状となっているため、該スルホールＴＨからの露呈面積が基準電圧信号線ＣＬの場合よりも大きな前記導電層４２を介して基準電圧信号線ＣＬと基準電極ＣＴとの接続を行うことにより、断線の発生率を低減させるとともに、接触抵抗の低減を図ることができる。
【０１７７】
また、基準電圧信号線ＣＬに対して接続が良好でない材料からなる基準電極ＣＴの場合、該導電層４２の材料の選択によってこの不都合を回避できる効果も奏する。
【０１７８】
たとえば基準電圧信号線ＣＬがＡｌ系の材料、基準電極ＣＴがＩＴＯ等のような透光性の導電膜の場合がそうであり、この場合、前記導電層４２としてＣｒ系の材料を用いることにより、互いの接続が良好となる。
【０１７９】
また、この導電層４２は、たとえばドレイン信号線ＤＬの形成と同時に形成することによって、製造工数の増大を回避できる。
【０１８０】
なお、この実施例では、基準電圧信号線ＣＬと基準電極ＣＴとの接続について説明したものであるが、これらに限定することなく、スルホールを介して各導電層を接続する場合に適用できる。
（実施例３０）
図２７（ａ）ないし（ｂ）は、それぞれ画素領域内に形成するスルホールを、表示領域を全体として観た場合にその配置状態の各実施例を示した平面図である。
【０１８１】
各図は、カラー表示の三原色Ｒ、Ｇ、Ｂをそれぞれ担当する各画素領域が隣接して形成され、以下の説明では、この３つの各画素をカラー表示における単位画素と表現する場合がある。
【０１８２】
図２７（ａ）は、スルホールＴＨがたとえば一個おきの画素領域に形成されている。このため、各単位画素において該スルホールが１個の場合もあるし、２個の場合もある。
【０１８３】
このようにした場合、スルホールが低減する分だけ開口率が向上するという効果を奏する。
【０１８４】
なお、このように構成する場合、画素領域の構成は、たとえば図１３に示すように、基準電極ＣＴが表示面上に格子状に形成され、この基準電極ＣＴに基準電圧信号線ＣＬを介して基準信号を供給できる構成となっている。
【０１８５】
図２７（ｂ）は、単位画素あたり１個のスルホールＴＨが形成され、このスルホールはＧ（緑）の色を担当する画素領域内に形成されている。
【０１８６】
Ｇ（緑）の色を担当する画素領域は他の色を担当する画素領域よりも光の透過率が高いため、この領域にスルホールＴＨを形成することにより、該スルホールＴＨの形成による開口率の低減を極力抑えるようにしている。
（実施例３１）
この実施例では、図２８に示すように、基準電圧信号線ＣＬと基準電極ＣＴとの接続を図るスルホールＴＨを形成する場合においてその形状を基準電圧信号線ＣＬの延在方向に沿って広がるように構成したものである。
【０１８７】
すなわち、基準電圧信号線ＣＬと絶縁膜（絶縁膜ＧＩ、保護膜ＰＳＶ１、ＰＳＶ２）を介して該絶縁膜上にある基準電極ＣＴとの接続は、該絶縁膜に該基準電圧信号線ＣＬの幅内の領域上でかつ該基準電圧信号線ＣＬの延在方向に沿って広がるようにして形成したスルホールＴＨを通してなされている。
【０１８８】
このように構成した場合、基準電圧信号線ＣＬに対する基準電極ＣＴとの接続面積を大きくとれ、その接続抵抗を大幅に低減できる効果を奏する。
（実施例３２）
この実施例では、基準電圧信号線ＣＬと画素電極ＰＸとの間に形成する容量素子Ｃｓｔｇの構成を示したものである。
【０１８９】
すなわち、図２９に示すように、基準電極ＣＴとして前記基準電圧信号線ＣＬと絶縁膜を介して交差する方向に形成され、かつ該絶縁膜に形成されたスルホールＴＨを通して接続されたものを備えるととともに、
画素電極ＰＸとして前記基準電極ＣＴの両脇に位置づけられたものを備え、この画素電極ＰＸは前記基準電圧信号線ＣＬ上にて前記スルホールＴＨと遠ざかる方向に延在する延在部４５を有している。
【０１９０】
この延在部４５によって、画素電極ＰＸと基準電圧信号線ＣＬとの間にはある値以上の容量を有する容量素子Ｃｓｔｇを形成することができ、しかも該延在部４５はスルホールＴＨから遠ざかって形成されるため、画素電極ＰＸと基準電圧信号線ＣＬとの短絡の発生を回避できる効果を奏する。
（実施例３３）
この実施例は、実施例３２をさらに改良したものであり、図３０に示すように、基準電圧信号線ＣＬとスルホールＴＨを通して接続された基準電極ＣＴの両脇に位置づけられた画素電極ＰＸは、前記基準電圧信号線ＣＬ上にて前記スルホールＴＨと近づく方向に延在する延在部４６も有し、かつ該スルホールＴＨと遠ざかる方向に延在する前記延在部４５よりも長さが小さく形成されているように構成したものである。
【０１９１】
このように構成することによって、延在部４６のスルホールＴＨとの緩衝を回避できるととともに、容量素子Ｃｓｔｇの容量を大きくできる効果を奏する。
（実施例３４）
この実施例は、図３１に示すように、上述した基準電圧信号線ＣＬを形成せず、これにより開口率の向上を図った構成となっている。
【０１９２】
図３１に示すように、基準電極ＣＴは、ゲート信号線ＧＬ、薄膜トランジスタＴＦＴ、ドレイン信号線ＤＬ、画素電極ＰＸよりも上層に位置づけられているとともに、前記ゲート信号線ＧＬおよびドレイン信号線ＤＬに重畳されて形成される導電層の一部として構成され、該基準電極ＣＴへの基準信号の供給は前記導電層を介してなされている。
【０１９３】
すなわち、該導電層は隣接する他の画素領域に対応する他の導電層とも一体に形成され、これにより表示領域の周辺にまで及んで形成されることになる。このため、基準信号はこの導電層の周辺から容易に供給することができる。
【０１９４】
この場合の給電はたとえば図１４に示したように金属層３５を介して行うことにより、前記導電層に均一に基準信号を供給することができる。
【０１９５】
なお、この実施例の場合、基準電極はＩＴＯ膜等の光透光性を有する導電層に限らず、金属層のような不透明の導電層であってもよいことはいうまでもない。
（実施例３５）
この実施例は、上述した基準電圧信号線ＣＬと称したものを形成しない場合に、画素電極ＰＸと基準電極ＣＴとの間の容量素子Ｃａｄｄを確保するための構成を示したものである。
【０１９６】
すなわち、図３２に示すように、基準電極ＣＴの両脇に配置される各画素電極の接続部４８を設け、この接続部４８が前記基準電極ＣＴと交差するようにし、この交差部にて容量素子Ｃａｄｄを形成している。
【０１９７】
この基準電極ＣＴはゲート信号線ＧＬを被う材料層と一体に形成され、前記各基準電極ＣＴのそれぞれの両端は前記材料層と重ねられるようにして、この重ねられた部分においても容量素子Ｃａｄｄを形成している。
（実施例３６）
また、図３３に示すように、各画素電極ＰＸの接続部４８と重ねられるように、基準電極ＣＴを一部として形成する材料層に接続部４９を形成するようにしてもよい。
（実施例３７）
この実施例では、一の画素領域に容量素子Ｃｓｔｇと容量素子ａｄｄとを形成した構成となっている。
【０１９８】
図３４に示すように、画素電極ＰＸの延在部は絶縁膜ＧＩを介してゲート信号線ＧＬの一部に重畳されて容量素子Ｃａｄｄを形成するとともに、保護膜ＰＳＶを介して前記基準電極ＣＴの延在部にも重畳されて容量素子Ｃｓｔｇを形成している。なお、図３５は図３４の３５−３５線における断面を示した図である。
（実施例３８）
また、図３５に示す実施例に対する他の実施例を図３６に示すように、保護膜ＰＳＶが無機材料と有機材料との順次積層体（ＰＳＶ１、ＰＳＶ２）で構成されている場合、容量素子Ｃｓｔｇの容量を充分確保できないことから、容量素子Ｃａｄｄを併用させた構成とすることは有益となる。
【０１９９】
また、図３６に対応する図３７に示すように、基準電極ＣＴの上面にさらに保護膜ＰＳＶ３が形成されていてもよいことはもちろんである。
（実施例３９）
また、上述した構成から、容量素子Ｃｓｔｇと容量素子Ｃａｄｄはほぼ同じ領域内に形成され、換言すれば各素子Ｃｓｔｇ、Ｃａｄｄは重畳されて形成されているため、それらの占有面積を小さくでき開口率の向上を図ることができる。
（実施例４０）
また、上述した構成から、容量素子Ｃｓｔｇの面積より容量素子Ｃａｄｄの面積を小さく形成することにより、必要な容量を確保しつつ、より電気的に安定な容量素子Ｃｓｔｇでの保持の役割を確保して保持電位の安定化を図ることができる。
（実施例４１）
また、上述した構成から、画素電極ＰＸの延在部は他の隣接する画素電極ＰＸとの接続部とゲート信号線ＧＬの一部と重畳する部分（容量素子Ｃａｄｄ形成部）とで構成しているため、たとえば該容量素子Ｃａｄｄの形成部にてショートが生じた場合、ゲート信号線と重畳する部分を他の部分とたとえばレーザ光線によって切り離すことによって、救済を図ることができる。
【０２００】
この場合、容量素子Ｃｓｔｇによって一定の容量が確保でき、該画素の画質の低下を抑制できる。
（実施例４２）
また、実施例４１の場合において、基準電極ＣＴを一部とする材料層を光透光性の材料層で構成することにより、該容量素子Ｃａｄｄの形成部にて生じるショートを容易に目視できる効果を奏する。
（実施例４３）
上述した実施例３７〜４２に示した効果は、図３８に示すように、基準信号線を形成し、この基準信号線と基準電極をスルホールによって接続させた構成の場合においても同様に適用できる。
（実施例４４）
図３９は、上述した実施例３７ないし４３の構成をいわゆるマルチドメイン方式に適用した場合の構成を示している。
【０２０１】
マルチドメイン方式とは、画素電極ＰＸと基準電極ＣＴとの間に発生する電界の方向を画素領域内に２個形成するようにし、これにより、表示面の垂直方向に対して異なる方向から観察しても色調の変化が生じないようにしたものである。
【０２０２】
そのための一実施例として、画素電極および基準電極をそれぞれその延在方向に沿って複数の屈曲部を形成してジグザグ形状としたものである。
【０２０３】
なお、本実施例では、図３９として、容量素子Ｃａｄｄを構成した例を示したが、容量素子Ｃｓｔｇのみの場合であっても適用できる。
（実施例４５）
図４０は実施例４４の構成にゲート信号線ＧＬと平行に基準電圧信号線ＣＬを設け、絶縁膜に形成されたスルホールＴＨを通して基準電極ＣＴに接続された構成となっている。
（実施例４６）
図４１は実施例４４の構成において、ドレイン信号線ＤＬをその上層に形成されている基準電極ＣＴの形状に対応させてその走行方向にジグザグ状にしたものである。
【０２０４】
これにより基準電極ＣＴは、ドレイン信号線ＤＬを均一な幅で被うことになり、該ドレイン信号線ＤＬからの電界の基準電極ＣＴ側への終端を信頼性よく行うことができるようになる。
（実施例４７）
この実施例は、図４２に示すように、上述の実施例４６の構成において基準電圧信号線ＣＬを備えた構成とするとともに、スルホールＴＨを通して接続される基準電極ＣＴの該接続部の幅を広く形成している。
（実施例４８）
この実施例は、実施例２３ないし２６の各構成において、薄膜トランジスタＴＦＴのバックチャネルの発生を回避するため、基準電極ＣＴを一部として構成する導電膜の該薄膜トランジスタＴＦＴ上の領域において開口を設けた構成としたものである。
（実施例４９）
この実施例は、実施例３７ないし４８の各構成において、基準電極ＣＴとして、Ａｌ、Ｃｒ、Ｍｏ、Ｔａ、Ｗのいずれかの材料、あるいはそれらの合金からなる材料、あるいはそれらのいくつかを積層させた材料を用いたものである。
【０２０５】
このようにすることによって、ドレイン信号線ＤＬ上の遮光膜の特別の形成を不要とし、また、低抵抗となるためコモン反転駆動での波形歪みを抑制できるようになる。
（実施例５０）
この実施例は、実施例３７ないし４８の各構成において、基準電極ＣＴとして、Ａｌ、Ｃｒ、Ｍｏ、Ｔａ、Ｗのいずれかの材料、あるいはそれらの合金からなる材料、あるいはそれらのいくつかを積層させた材料を用いるととともに、基準電圧信号線ＣＬとして、Ａｌ、Ｃｒのいずれかの材料、あるいはそれらの合金からなる材料、あるいはそれらのいくつかを積層させた材料を用いたものである。
（実施例５１）
この実施例は、基準電極ＣＴとして、ＩＴＯ、Ｉｎ2Ｏ3、ＳｎＯ2、ＩＺＯ、ＺｎＯ2いずれかの材料、あるいはそれらの合金からなる材料、あるいはそれらのいくつかを積層させた材料を用いたものである。
【０２０６】
この場合、ゲート信号線ＧＬ、ドレイン信号線ＤＬ、基準電圧信号線ＣＬの端子部において、電食を防止するために上記材料を被覆する構成とした場合、該基準電極の形成はそれと同時に行うことができ、製造工数の増大を回避することができる。
【０２０７】
また、この場合、容量素子の修復の際において、該容量素子を該基準電極ＣＴを通して直接に目視できるので、レーザ切断によるリペア時の位置決めが容易となる効果を奏する。
（実施例５２）
この実施例は、実施例５１の構成において、いわゆるノーマリブラックモードとなっていることにある。
【０２０８】
これにより、ドレイン信号線上の基準電極ＣＴは遮光膜として機能し、たとえばノーマリホワイトモードで構成した場合と比較して、光漏れによる不都合を解消することができる。
【０２０９】
ここで、ノーマリホワイトモードとは、画素電極ＰＸと基準電極ＣＴとの間に電界を発生せしめた場合、液晶の光透過率が最高となる構成をいう。
（実施例５３）
この実施例は、実施例５１、５２の各構成において、いわゆるドット反転駆動で基準電極ＣＴと画素電極ＰＸとの間に電圧を印加することにある。
【０２１０】
基準電極ＣＴが上述した材料（ＩＴＯ、Ｉｎ2Ｏ3、ＳｎＯ2、ＩＺＯ、ＺｎＯ2等）で構成しその抵抗が比較的高くなることに鑑み、該ドット反転を行うことにより、表示面の輝度の均一化を向上させるようにするものである。
（実施例５４）
この実施例は、上述した各構成のうち、薄膜トランジスタＴＦＴの上方に基準電極ＣＴを一部とする導電層が形成されたもの（開口が形成されていないもの）において、基準電極をその電位が（−）５Ｖ以上（＋）１０Ｖ以下の範囲内となるように駆動させることにある。
【０２１１】
このようにした理由は、上記範囲での基準電極の駆動は、薄膜トランジスタＴＦＴのしきい値の変動が許容範囲内に抑えられることが判明したからである。
（実施例５５）
上述した各実施例では、画素内に形成されるスイッチング素子として薄膜トランジスタＴＦＴに限定されることなく他の構成のスイッチング素子にも適用できる。
【０２１２】
しかし、薄膜トランジスタＴＦＴを適用した場合、それをＯＮ状態とするのにゲート信号線に供給する走査信号は＋１２Ｖ以上、ＯＦＦ状態とするためには−５Ｖ以下に設定されている。
【０２１３】
このため、基準電極ＣＴの電位を該条件にかからない領域として駆動することにより、この基準電極ＣＴによって該薄膜トランジスタＴＦＴの誤動作を防止できる。
（実施例５６）
この実施例では、上述した各構成のうち、薄膜トランジスタＴＦＴの上方に基準電極を一部とする導電層が形成されたもの（開口が形成されていないもの）において、いわゆるコモン反転駆動方法において、該基準電極の電位の最小値を−５Ｖ以上としたものである。
【０２１４】
このようにした場合においても、薄膜トランジスタＴＦＴのしきい値変動を抑制させることができる。
（実施例５７）
この実施例では、上述した各構成のうち、薄膜トランジスタＴＦＴの上方に基準電極ＣＴを一部とする導電層が形成されたもの（開口が形成されていないもの）において、基準電極の電位をほぼ一定とする駆動において、その電位を−５Ｖ以上＋１０Ｖ以下の範囲、望ましくは−１Ｖ以上＋７Ｖ以下の範囲に設定したものである。
【０２１５】
このようにした場合においても、薄膜トランジスタＴＦＴのしきい値変動を抑制させることができる。
（実施例５８）
この実施例は、たとえばゲート信号線ＧＬのゲート駆動ＩＣ５の接続近傍の構成を示したものである。
【０２１６】
図４３に示すように、ゲート信号線ＧＬのゲート駆動ＩＣ５の接続近傍は、上述したように、隣接する他のゲート信号線ＧＬととともにゲート駆動ＩＣ５側に収束するパターンとして形成されている。なお、この部分は図５８の一点鎖線枠Ａに囲まれる部分に対応している。
【０２１７】
この場合において、各ゲート信号線ＧＬの間に基準電圧信号線ＣＬが同層で配置され、この基準電極信号線ＣＬもゲート駆動ＩＣ５側に引き出す場合、各ゲート信号線ＧＬの前記収束する領域にて隣接するゲート信号線ＧＬと干渉し、ショートを起こし易くなる。
【０２１８】
このため、この実施例では、基準電圧信号線ＣＬはゲート信号線ＧＬに対して絶縁膜を介した他の層で形成するとともに、各ゲート信号線ＧＬの前記収束する領域にて該ゲート信号線ＧＬとほぼ直交する方向に延在する配線層５０と前記絶縁膜に形成したスルホールを通して接続させる構成としたものである。
【０２１９】
このように構成することによって、いわゆる額縁と称される領域の増大を回避することができる。
【０２２０】
すなわち、先の例で、基準電圧信号線ＣＬを各ゲート信号線ＧＬの前記収束する領域にてショートなく形成しようとした場合、該収束の部分の各ゲート信号線の屈曲角度を小さく形成しなければならず、それだけゲート駆動ＩＣ５を表示領域ＡＲから遠のく位置に実装しなければならないからである。
【０２２１】
なお、この実施例の画素としてたとえば図１３に示すように構成した場合に、前記配線層５０はドレイン信号線ＤＬと同時に形成する配線層とすることができる。
【０２２２】
また、この実施例では、ゲート信号線ＧＬのゲート駆動ＩＣ５の接続近傍の構成を示したものであるが、ドレイン信号線ＤＬのドレイン駆動ＩＣ６の接続近傍においても適用できることはもちろんである。
（実施例５９）
この実施例は、図４３（ｂ）に対応する図４４に示すように、前記配線層５０を基準電圧信号線ＣＬと一体に形成したものである。
（実施例６０）
この実施例は、実施例５８に示す構成において、画素領域における構成をも示した図である。すなわち、ゲート信号線ＧＬと基準電圧信号線ＣＬとを同層に形成し、絶縁膜を介して該絶縁膜の上面に形成された基準電極ＣＴと該絶縁膜に形成されたスルホールＴＨによって接続されている。
（実施例６１）
この実施例は、実施例５９に示す構成において、やはり画素領域における構成をも示した図である。
（実施例６２）
図４７は、図４３に対応する図であり、図４３と異なる構成は、配線層５０に引き出される基準電圧信号線ＣＬは、一つ置きに配置されたものとなっている。この場合、一つ置きに限定されることはなく、二つ置き、あるいは三つ置き等であってもよいことはいうまでもない。
【０２２３】
なお、この場合において、基準電極ＣＴは、上述したように材料層の一部として形成されるもので、この材料層は隣接する他の画素領域における対応する材料層と接続されて形成されるようになっている。
【０２２４】
このように構成した場合、各ゲート信号線ＧＬが収束する領域において、信号線の密集を回避できるようになる。
【０２２５】
なお、この実施例では基準電圧信号線について説明したものであるが、たとえば保持容量線においても適用できることはいうまでもない。
（実施例６３）
この実施例では、図４８に示すように、前記配線層５０は一つのドライバチップ（ドレイン駆動ＩＣ６、ゲート駆動ＩＣ５）に接続される各ゲート信号線ＧＬの束の外側を迂回し、さらに、該ドライバチップに隣接して引き出されるように構成されている。
【０２２６】
このように構成した場合、該配線層５０を該ドライバチップの入力側の端子側に引き出せるようにできる。
【０２２７】
なお、図４８に示す部分は図５８に示す一点鎖線枠Ｂに示す部分に対応している。
（実施例６４）
この実施例では、図４８に対する他の実施例を示すもので、図４９に示すように、ドライバチップに隣接して引き出される配線層５０はドライバチップの下側に位置するように構成されている。
（実施例６５）
この実施例では、上述した各実施例の構成において、配向膜ＯＲＩ１、ＯＲＩ２として、下記の構造式からなる材料を用いていることにある。
【０２２８】
【化５】
0004667587.tif 000002
【０２２９】
【化６】
0004667587.tif 000003
【０２３０】
このような配向膜ＯＲＩ１、ＯＲＩ２を用いることにより、液晶層内のイオン性不純物の移動による残像（イオン性残像）の発生を抑制できるようになる。
【０２３１】
さらに、配向膜中の式（１）および式（２）の物質の合計の成分比に対し、式（１）の物質が３０％〜７０％の割合である場合に、さらに発生を抑制できるようになる。
【０２３２】
ここで、イオン性残像とは、図５０（ａ）に示すように、初期状態で隣接する領域に白および黒の表示を１時間行い、その表示を中間調で表示、その輝度変化を白表示の領域から黒表示の領域にわたって検出した際の該中間調に対応する輝度から突出した輝度の部分をいう。
【０２３３】
この場合、前記配向膜ＯＲＩ１、ＯＲＩ２として上述した材料を用いることによって、図５０（ａ）に示すイオン性残像強度を３以下（好ましくは２以下）に抑えることができ、イオン性残像の回避を達成することができる。
【０２３４】
なお、図５０（ｂ）は、図５０（ａ）の初期の黒の表示を共通の部分とし、その右側に白の表示があることを示している。
【０２３５】
図５０（ａ）の場合と比べて中間調における輝度分布が異なるのはイオンが図中左側へ移動する現象が見られるからである。
（実施例６６）
この実施例では、たとえば図３１の構成において、その（ｂ）に対応する図５１（ａ）に示すように、基準電極ＣＴが保護膜ＰＳＶ（その上層が有機材料からなる保護膜ＰＳＶ２）上に形成され、該基準電極ＣＴをも被って該保護膜ＰＳＶ上に配向膜ＯＲＩ１が形成されている。
【０２３６】
そして、該保護膜ＰＳＶの上面の該基準電極ＣＴが形成されている部分に凹陥部が形成されている。
【０２３７】
これにより、該基準電極ＣＴの段差を極力小さくし、前記配向膜ＯＲＩ１の該基準電極ＣＴの近傍におけるラビング性の低下、および残像悪化、配向不良による光ぬけを解消した構成となっている。
【０２３８】
この場合、図５１（ｂ）に示すように、電極の厚さをＨ(=300nm)、凹陥部にから突出した電極の高さをＨ1(=0、90、150、300nm)とした場合、それぞれの電極の光抜けの状態を調査した結果、図５２に示すようになった。図中、◎は光抜けの回避が最も良い状態、○は良好な状態、×は良好でない状態を示している。
【０２３９】
このことから、該基準電極ＣＴは保護膜ＰＳＶ２に埋め込ませた構成とすることがよく、該基準電極ＣＴの厚さをＨ1、凹陥部から突出した電極の高さをＨ2は次式（３）に示す関係にあることが好ましいことがわかる。
【０２４０】
【数１１】
０≦（Ｈ−Ｈ1）／Ｈ≦０．５  ……（３）
そして、この実施例では、基準電極ＣＴの表面に直接配向膜ＯＲＩ１を形成した場合について説明したものである。しかし他の絶縁膜を形成しその表面に配向膜ＯＲＩ１を形成した構成の場合にも適用できる。
【０２４１】
この場合、基準電極ＣＴによる段差が前記他の絶縁膜の表面に顕在化した段差におけるその高さをＨ1として換算すればよい。
【０２４２】
なお、この場合の電極として基準電極ＣＴに限定されることはなく、他の電極であってもよく、また、透光性あるいは非透光性の材料層に限定されることはない。
（実施例６７）
この実施例では、上述した各実施例で、保護膜ＰＳＶを無機材料からなる保護膜ＰＳＶ１と有機材料からなる保護膜ＰＳＶ２の順次積層体で形成する場合において、該保護膜ＰＳＶ２の材料として、アクリル系（透明性が高い、ポジ型感光性）、ポリイミド系（耐熱性が高い）、ノボラック系（着色し易い）、ポリイミド−エポキシ共重合体（配向膜を兼用しうる）のいずれか、あるいはそれらの積層体を用いていることにある。
【０２４３】
このような保護膜ＰＳＶ２は、膜厚４００ｎｍで９５％の透光性、２３０℃以上の耐熱性を有する。
【０２４４】
また、液晶に対する汚染性が低く、耐プロセス性（スパッタ、エッチング液、剥離液、配向膜溶媒、ＵＶ／Ｏ3洗浄に耐える）を有する。
（実施例６８）
画素電極ＰＸと基準電極ＣＴとの間に電圧を印加して電界を形成する場合、それら各電極との間に有機材料の保護膜ＰＳＶ２が介在されている場合、該保護膜ＰＳＶ２による駆動電圧を増加せざるを得ないことが確かめられる。
【０２４５】
この場合、ドライバ、すなわちゲート信号線ＧＬに走査信号を供給するゲート駆動ＩＣ５、あるいはドレイン信号線ＤＬに映像信号を供給するドレイン駆動ＩＣ６が、透明基板ＳＵＢ１に直接実装されている場合（ＦＣＡ方式）において、該駆動ＩＣの発熱対策が必要となる。
【０２４６】
そこで、ノーマリブラックモードで最大輝度となる液晶駆動電圧Ｖmaxを有機材料からなる保護膜ＰＳＶ２の膜厚、画素電極Ｐｘと基準電極ＣＴとの間隔、液晶の誘電率異方性との関係を究明した。
【０２４７】
まず、液晶の誘電率異方性、画素電極ＰＸと基準電極ＣＴとの間隔、Ｖmaxとの関係を示すグラフである図５３、液晶の誘電率異方性＝１０での保護膜ＰＳＶ２の膜厚、画素電極ＰＸと基準電極ＣＴとの間隔、Ｖmaxとの関係を示すグラフである図５４、液晶の誘電率異方性＝１４．５での保護膜ＰＳＶ２の膜厚、画素電極ＰＸと基準電極ＣＴとの間隔、Ｖmaxとの関係を示すグラフである図５５を得た。
【０２４８】
このことから、図５３に示すように、液晶の誘電率異方性の高い液晶材料を用いることによりＶmaxを低減できる。そして、保護膜ＰＳＶ２の膜厚の増加ととともにＶmaxは増大し、画素電極ＰＸと基準電極ＣＴとの間隔の増加ととともにＶmaxは増大する。この関係は図５４、および図５５に示される。
【０２４９】
従って、上述のグラフから次式（４）の関係が成立することが導かれる。
【０２５０】
【数１２】
Ｖmax＝1.9ｄ＋0.4146Ｗ−0.2328Δε＋2.8218  ……（４）
ここで、ｄは有機材料からなる保護膜ＰＳＶ２の膜厚（μｍ）、Ｗは画素電極Ｐｘと基準電極ＣＴとの間隔（μｍ）、Δεは液晶の誘電率異方性を示している。
【０２５１】
このことから、まず、高いΔεを有する液晶の材料としては、図５５の化学構造式に示すようにシアノジフッ素液晶を用いるのが望ましく、また、Δεが１４．５以上のような高い領域を実現するには、図５７の化学構造式に示すようにトリフッ素ジオキサン液晶を用いるのが望ましい。
【０２５２】
いずれにしても、上記各液晶のうち少なくとも一方を含む液晶を用いることにより、上記Ｖmaxを低減できることになる。
（実施例６９）
ノーマリブラックモードの構成において、画素電極ＰＸと基準電極ＣＴとが有機材料からなる保護膜ＰＳＶ２を介して異なる層にある場合、白表示の際のドレインドライバの出力電圧の振幅を片側７．５Ｖ以下とすることによって、液晶表示を可能ならしめる。
（実施例７０）
また、ノーマリブラックモードの構成において、画素電極ＰＸと基準電極ＣＴとが有機材料からなる保護膜ＰＳＶ２を介して異なる層にある場合、上記式（４）が１５Ｖより小さくなるようにｄ、Ｗ、Δεを設定し、さらに、いわゆるコモン反転を行い、白表示の際のドレインドライバの出力電圧の振幅を片側７．５Ｖ以下とすることによって、液晶表示を可能ならしめる。
【０２５３】
これは、コモン反転駆動によれば、同じ液晶駆動電圧を得るのに必要なドライバの出力電圧をほぼ半減できるからである。
（実施例７１）
また、ノーマリブラックモードの構成において、画素電極ＰＸと基準電極ＣＴとが有機材料からなる保護膜ＰＳＶ２を介して異なる層にある場合、上記式（４）が７．５Ｖより小さくなるようにｄ、Ｗ、Δεを設定し、さらに、白表示の際のドレインドライバの出力電圧の振幅を片側７．５Ｖ以下とすることによって、液晶表示を可能ならしめる。
（実施例７２）
また、ノーマリブラックモードの構成において、画素電極ＰＸと基準電極ＣＴとが有機材料からなる保護膜ＰＳＶ２を介して異なる層にある場合、映像信号の電圧最大振幅を前記液晶層の相対透過率を９０％とするのに要する電圧以下に設定することによって、上記式（４）が９．３７５Ｖより小さい場合において、白表示の際のドレインドライバの出力電圧の振幅を７．５Ｖ以下として、液晶表示を可能ならしめる。
【０２５４】
これは、ノーマリブラックモードにおいては、Ｖmax近辺でＢ−Ｖのカーブが緩やかになるため、透過率１００を得るのに要する電圧に対し、透過率９０％を得るのに要する電圧はその８０％で済むことによる。
（実施例７３）
また、ノーマリブラックモードの構成において、画素電極ＰＸと基準電極ＣＴとが有機材料からなる保護膜ＰＳＶ２を介して異なる層にある場合、いわゆるコモン反転を行い、映像信号の電圧最大振幅を前記液晶層の相対透過率を９０％とするのに要する電圧以下に設定することによって、上記式（４）が１８．７５Ｖより小さい場合において、白表示の際のドレインドライバの出力電圧の振幅を７．５Ｖ以下として、液晶表示を可能ならしめる。
（実施例７４）
ノーマリブラックモードの構成において、画素電極ＰＸと基準電極ＣＴとが有機材料からなる保護膜ＰＳＶ２を介して異なる層にある場合、白表示の際のドライバの出力電圧の振幅を片側５Ｖ以下とすることによって、ドレインドライバの発熱の対策を図る。
（実施例７５）
また、ノーマリブラックモードの構成において、画素電極ＰＸと基準電極ＣＴとが有機材料からなる保護膜ＰＳＶ２を介して異なる層にある場合、いわゆるコモン反転を行い、白表示の際のドレインドライバの出力電圧の振幅を片側５Ｖ以下とし、かつ上記式（４）を１０Ｖより小さくなるようにｄ、Ｗ、Δεを設定し、ドライバの発熱の対策を図る。
（実施例７６）
また、ノーマリブラックモードの構成において、画素電極ＰＸと基準電極ＣＴとが有機材料からなる保護膜ＰＳＶ２を介して異なる層にある場合、いわゆるコモン反転を行い、白表示の際のドレインドライバの出力電圧の振幅を片側５Ｖ以下とし、かつ上記式（４）を１０Ｖより小さくなるようにｄ、Ｗ、Δεを設定することによって、ドライバの発熱の対策を図る。
（実施例７７）
また、ノーマリブラックモードの構成において、画素電極ＰＸと基準電極ＣＴとが有機材料からなる保護膜ＰＳＶ２を介して異なる層にある場合、映像信号の電圧最大振幅を前記液晶層の相対透過率を９０％とするのに要する電圧以下に設定することによって、上記式（４）が６．２５Ｖより小さい場合において、白表示の際のドレインドライバの出力電圧の振幅を片側５Ｖ以下とし、ドライバの発熱の対策を図る。
（実施例７８）
また、ノーマリブラックモードの構成において、画素電極ＰＸと基準電極ＣＴとが有機材料からなる保護膜ＰＳＶ２を介して異なる層にある場合、いわゆるコモン反転を行い、映像信号の電圧最大振幅を前記液晶層の相対透過率を９０％とするのに要する電圧以下に設定して、上記式（４）が１２．５Ｖより小さい場合において、白表示の際のドレインドライバの出力電圧の振幅を片側５Ｖ以下として、ドライバの発熱の対策を図る。
【０２５５】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、ドライバ近傍の液晶の局所的温度上昇を抑制させた液晶表示装置を得ることができる。
【０２５６】
また、ドライバの基板に対する応力の伝達を抑制させた液晶表示装置を得ることができる。
【０２５７】
また、ドライバ近傍の表示面にてアライメントずれを抑制させた液晶表示装置を得ることができる。
【０２５８】
また、開口率を向上せた液晶表示装置を得ることができる。
【０２５９】
さらに、いわゆる額縁の縮小を図った液晶表示装置を得ることができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の一実施例を示す説明図で、ノーマリブラックモードにおける液晶駆動電圧と相対輝度との関係を示したグラフである。
【図２】本発明による液晶表示装置の一実施例を示す全体構成図である。
【図３】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図４】図３のIV−IV線における断面図である。
【図５】図３のV−V線における断面図である。
【図６】ノーマリホワイトモードにおける液晶駆動電圧と相対輝度との関係を示したグラフである。
【図７】コモン反転における画素電極と基準電極との間の電圧値を時間との関係で示したグラフである。
【図８】コモン電圧一定における画素電極と基準電極との間の電圧値を時間との関係で示したグラフである。
【図９】信号線に伝達する際の信号の歪みの発生を示した説明図である。
【図１０】信号線に接続されるドライバ（ゲート駆動ＩＣ、ドレイン駆動ＩＣ）およびその近傍の構成を示す側面図である。
【図１１】液晶表示装置の表示領域のうちドライバに近接する部分に変色が生じることを示す説明図である。
【図１２】液晶表示装置の液晶を介して対向配置させる各基板の間に配置される支柱の一実施例を示す構成図である。
【図１３】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図１４】本発明による液晶表示装置に形成される基準電極の一実施例を示す平面図である。
【図１５】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図１６】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図１７】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図１８】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図１９】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図２０】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図２１】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図２２】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図２３】本発明による液晶表示装置の画素内に形成されるスルホールの一実施例を示す断面図である。
【図２４】本発明による液晶表示装置の画素内に形成されるスルホールの他の実施例を示す断面図である。
【図２５】本発明による液晶表示装置の画素内に形成されるスルホールの他の実施例を示す断面図である。
【図２６】本発明による液晶表示装置の画素内に形成されるスルホールの他の実施例を示す断面図である。
【図２７】本発明による液晶表示装置の画素内に形成されるスルホールの配置の実施例を示す断面図である。
【図２８】本発明による液晶表示装置の画素内に形成されるスルホールの他の実施例を示す断面図である。
【図２９】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３０】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３１】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３２】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３３】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３４】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３５】図３４の３５−３５線における断面図である。
【図３６】本発明による液晶表示装置の他の実施例を示す図で、図３５に対応する図である。
【図３７】本発明による液晶表示装置の他の実施例を示す図で、図３５に対応する図である。
【図３８】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図３９】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図４０】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図４１】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図４２】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図４３】本発明による液晶表示装置の他の実施例を示す構成図で、各基準電圧信号線の引出部を示した平面図である。
【図４４】本発明による液晶表示装置の他の実施例を示す構成図で、各基準電圧信号線の引出部を示した断面図である。
【図４５】本発明による液晶表示装置の他の実施例を示す構成図で、各基準電圧信号線の引出部を示した断面図である。
【図４６】本発明による液晶表示装置の他の実施例を示す構成図で、各基準電圧信号線の引出部を示した断面図である。
【図４７】本発明による液晶表示装置の他の実施例を示す構成図で、各基準電圧信号線の引出部を示した断面図である。
【図４８】本発明による液晶表示装置の他の実施例を示す構成図で、ドライバの実装部分の近傍を示す平面図である。
【図４９】本発明による液晶表示装置の他の実施例を示す構成図で、ドライバの実装部分の近傍を示す平面図である。
【図５０】液晶内のイオン性残像の現象およびイオン性残像強度を示す説明図である。
【図５１】本発明による液晶表示装置の他の実施例を示す構成図である。
【図５２】図５１に示した構成において電極の絶縁膜に対する埋込具合と該電極近傍の光抜け具合の関係を示したグラフである。
【図５３】液晶の誘電率異方性、画素電極と基準電極との間隔、電極間電圧Ｖmaxとの関係を示すグラフである。
【図５４】液晶の誘電率異方性＝１０での有機材料からなる保護膜の膜厚、画素電極と基準電極との間隔、Ｖmaxとの関係を示すグラフである。
【図５５】液晶の誘電率異方性＝１４．５での有機材料からなる保護膜の膜厚、画素電極と基準電極との間隔、Ｖmaxとの関係を示すグラフである。
【図５６】本発明による液晶表示装置に用いられる液晶中に含まれる液晶の一実施例を示す化学構造式である。
【図５７】本発明による液晶表示装置に用いられる液晶中に含まれる液晶の一実施例を示す化学構造式である。
【図５８】本発明による液晶表示装置のドライバの実装領域の近傍を示した平面図である。
【符号の説明】
ＡＲ……表示領域、ＳＵＢ……透明基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……基準電圧信号線、ＰＸ……画素電極、ＣＴ……基準電極、ＴＦＴ……スイッチング素子（薄膜トランジスタ）、ＴＨ……スルホール、ＧＩ……絶縁膜、ＰＳＶ……保護膜、ＰＳＶ１……無機材料からなる保護膜、ＰＳＶ２……有機材料からなる保護膜、３３……支柱、５……ゲート駆動ＩＣ（ドライバ）、６……ドレイン駆動ＩＣ（ドライバ）、ＯＲＩ……配向膜、ＢＭ……ブラックマトリクス、ＯＣ……平坦化膜。
【図１】
0004667587.tif 000004
【図２】
0004667587.tif 000005
【図３】
0004667587.tif 000006
【図４】
0004667587.tif 000007
【図５】
0004667587.tif 000008
【図６】
0004667587.tif 000009
【図７】
0004667587.tif 000010
【図８】
0004667587.tif 000011
【図９】
0004667587.tif 000012
【図１０】
0004667587.tif 000013
【図１１】
0004667587.tif 000014
【図１２】
0004667587.tif 000015
【図１３】
0004667587.tif 000016
【図１４】
0004667587.tif 000017
【図１５】
0004667587.tif 000018
【図１６】
0004667587.tif 000019
【図１７】
0004667587.tif 000020
【図１８】
0004667587.tif 000021
【図１９】
0004667587.tif 000022
【図２０】
0004667587.tif 000023
【図２１】
0004667587.tif 000024
【図２２】
0004667587.tif 000025
【図２３】
0004667587.tif 000026
【図２４】
0004667587.tif 000027
【図２５】
0004667587.tif 000028
【図２６】
0004667587.tif 000029
【図２７】
0004667587.tif 000030
【図２８】
0004667587.tif 000031
【図２９】
0004667587.tif 000032
【図３０】
0004667587.tif 000033
【図３１】
0004667587.tif 000034
【図３２】
0004667587.tif 000035
【図３３】
0004667587.tif 000036
【図３４】
0004667587.tif 000037
【図３５】
0004667587.tif 000038
【図３６】
0004667587.tif 000039
【図３７】
0004667587.tif 000040
【図３８】
0004667587.tif 000041
【図３９】
0004667587.tif 000042
【図４０】
0004667587.tif 000043
【図４１】
0004667587.tif 000044
【図４２】
0004667587.tif 000045
【図４３】
0004667587.tif 000046
【図４４】
0004667587.tif 000047
【図４５】
0004667587.tif 000048
【図４６】
0004667587.tif 000049
【図４７】
0004667587.tif 000050
【図４８】
0004667587.tif 000051
【図４９】
0004667587.tif 000052
【図５０】
0004667587.tif 000053
【図５１】
0004667587.tif 000054
【図５２】
0004667587.tif 000055
【図５３】
0004667587.tif 000056
【図５４】
0004667587.tif 000057
【図５５】
0004667587.tif 000058
【図５６】
0004667587.tif 000059
【図５７】
0004667587.tif 000060
【図５８】
0004667587.tif 000061