(57)【特許請求の範囲】
【請求項１】
光透過性基板と、該光透過性基板上に順次に形成された第１の裏面遮光膜、第１の層間膜、第２の裏面遮光膜および第２の層間膜と、該第２の層間膜上に形成された活性層を有する薄膜トランジスタとを備え、前記第１の裏面遮光膜が少なくとも前記薄膜トランジスタの活性層に対向する位置に形成され、前記第２の裏面遮光膜が前記活性層のチャネル領域の少なくとも一部に対向する位置に開口部を有し、前記第１の裏面遮光膜と前記第２の裏面遮光膜の外形が、前記光透過性基板と直交方向に見て相互に重なり合う、ことを特徴とする薄膜トランジスタアレイ基板。
【請求項２】
前記第２の裏面遮光膜は、光吸収性材料で形成される、請求項１に記載の薄膜トランジスタアレイ基板。
【請求項３】
前記第２の裏面遮光膜は、不純物ドープシリコン又はシリコン含有材料から成る、請求項２に記載の薄膜トランジスタアレイ基板。
【請求項４】
光透過性基板と、該光透過性基板上に順次に形成された第１の裏面遮光膜、第１の層間膜、第２の裏面遮光膜および第２の層間膜と、該第２の層間膜上に形成された活性層を有する薄膜トランジスタとを備え、前記第１の裏面遮光膜が少なくとも前記薄膜トランジスタの活性層に対向する位置に形成され、前記第２の裏面遮光膜が前記活性層のチャネル領域の少なくとも一部に対向する位置に開口部を有し、前記光透過性基板の表面を基準としたときに、前記第２の裏面遮光膜の最上部が、前記薄膜トランジスタの活性層の上面よりも上に位置する、ことを特徴とする薄膜トランジスタアレイ基板。
【請求項５】
請求項１〜４の何れか一に記載の薄膜トランジスタアレイ基板と、該薄膜トランジスタアレイ基板に対向して配設された対向基板と、前記薄膜トランジスタアレイ基板と前記対向基板との間に封入された液晶層とを備えることを特徴とするアクティブマトリクス型液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ基板及びアクティブマトリクス（Active Matrix）型液晶表示装置に関し、更に詳細には、画素を制御するアクティブ素子として薄膜トランジスタ（Thin Film Transistor）を用いた薄膜トランジスタアレイ基板及びそれを備えたアクティブマトリクス型液晶表示装置に関する。
【背景技術】
【０００２】
近年、壁掛け型ＴＶや投射型ＴＶ、あるいはＯＡ機器用表示装置として、液晶表示装置を用いた各種表示装置の開発が行われている。特に、能動素子である薄膜トランジスタをスイッチング素子として使用するアクティブマトリクス型液晶表示装置は、走査線数が増加してもコントラストや応答速度が低下しない等の利点があるため、高品位のＯＡ機器用表示装置やハイビジョンＴＶ用表示装置を実現する上で有力である。また、プロジェクタと呼ばれる投射型表示装置のライトバルブとして使用した場合には、大画面表示が容易に得られるという利点を有している。
【０００３】
透過型液晶を用いたライトバルブ用の液晶表示装置では、通常、光源から液晶表示装置に高輝度の光を入射させ、画像情報に応じてその透過を制御している。即ち、薄膜トランジスタをスイッチング駆動させて画素毎に液晶層に電界を印加して液晶の配向を変化させることにより、入射光の透過を制御する。液晶表示装置を通過した光は、レンズなどから成る投影用光学系を介してスクリーン上に拡大投影される。この場合、光源は液晶表示装置の対向基板側に配置され、投射用光学系は液晶表示装置の薄膜トランジスタアレイ基板側に配置される。
【０００４】
アモルファス・シリコン（amorphous silicon）や多結晶シリコンから成る活性層を有する薄膜トランジスタでは、チャネル領域やＬＤＤ領域に光が照射されると、光励起により光リーク電流が発生し、薄膜トランジスタの特性に影響を及ぼすという問題がある。ここで、薄膜トランジスタの活性層に入射する光には、光源からの光だけでなく、液晶表示装置を一旦透過して投影用光学系で反射され、液晶表示装置の裏面側から再び液晶表示装置に入射する光、即ち戻り光が含まれる。
【０００５】
特に、ライトバルブ用液晶表示装置では、高輝度の光を用いるので、液晶表示装置に入射する光源光及び戻り光の強度が大きく、活性層に入射する光の強度も大きい。このため、大きな光リーク電流が発生する。近年では、投射型表示装置の小型化および高輝度化が進んでおり、液晶表示装置へ入射する光の強度が更に増加する傾向にあるため、光リーク電流が更に大きくなり、薄膜トランジスタの特性への影響が更に大きくなるという問題があった。
【０００６】
光リーク電流を抑制するため、液晶表示装置では一般的に、光源光の活性層への入射を遮る上部遮光膜と、戻り光の活性層への入射を遮る裏面遮光膜が、それぞれ絶縁膜を介して活性層の上方及び下方に設けられている。ここで、光リーク電流を十分に低減させるためには、上部遮光膜及び裏面遮光膜の遮光面積を十分に大きくする必要がある。これは、上部遮光膜及び裏面遮光膜の遮光面積が小さいと、基板法線方向に対して斜めに入射した光が、裏面遮光膜とデータ線、ゲート線、又は上部遮光膜などとの間で多重に反射した結果、活性層のチャネル領域やＬＤＤ領域に入射し易くなるからである。また、裏面遮光膜などを画素電極に対して電気的に並列に接続して蓄積容量として構成する際に、裏面遮光膜の面積を大きくすることによって、蓄積容量の容量値を増やして、保持特性を向上させ、光リーク電流の影響を低減させることが出来る。
【０００７】
しかし、多重反射に対する遮光効果を高めるために、上部遮光膜や裏面遮光膜などの遮光面積を増大させると、相対的に画素開口領域の面積が低下する。これによって、白表示時の明るさが減少し、コントラスト比が低下するという問題がある。このため、大きなコントラスト比を有する液晶表示装置を得るためには、上部遮光膜及び裏面遮光膜の遮光面積を出来るだけ小さく保つ必要がある。
【０００８】
特許文献１では、裏面遮光膜と活性層との間に第２の裏面遮光膜を設ける構成を提案している。図１７は第２の裏面遮光膜を有する薄膜トランジスタアレイ基板の一例の構成を、図１８に図１７のXVIII−XVIII線に沿った断面をそれぞれ示す。薄膜トランジスタアレイ基板１３０では、図１７に示すように、ゲート線１０９とデータ線１２２とが直交して配置され、これらの交点に薄膜トランジスタが配置される。
【０００９】
図１８に示すように、活性層を構成する多結晶シリコン層１０７の下方には、多結晶シリコン層１０７と対向し、多結晶シリコン層１０７と略同形状の第１裏面遮光膜１０３が設けられている。第１裏面遮光膜１０３は、タングステンシリサイドなどの光透過性の低い材料から成る。また、多結晶シリコン層１０７と第１裏面遮光膜１０３との間には、第１裏面遮光膜１０３と対向し、第１裏面遮光膜１０３と略同形状の第２裏面遮光膜１０５が設けられている。第２裏面遮光膜１０５は、アモルファス・シリコンなどの光吸収性を有する材料から成る。第１裏面遮光膜１０３と第２裏面遮光膜１０５との間、及び第２裏面遮光膜１０５と多結晶シリコン層１０７との間には、酸化シリコン膜などの絶縁膜が介在している。
【特許文献１】特開２００３−１３１２６１号（図１、２）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
特許文献１によれば、多結晶シリコン層１０７と第１裏面遮光膜１０３との間に設けられた光吸収性を有する第２裏面遮光膜１０５により、基板法線方向に対して斜めに入射した光が、第１裏面遮光膜１０３とデータ線１２２等との間の多重反射によってチャネル領域１０７ｃ及びＬＤＤ領域１０７ｂ、１０７ｄに到達する前に、光吸収性を有する第２裏面遮光膜１０５に入射、吸収させることが出来る。従って、遮光に必要な面積を小さく保ちつつ、且つ光リーク電流を減少させることが出来る。この場合、第２裏面遮光膜１０５と多結晶シリコン層１０７との距離、即ち酸化シリコン膜１０６の膜厚ｄ２を小さくすることによって、上記基板法線方向に対して斜めに入射した光を、より効率的に第２裏面遮光膜１０５に入射、吸収させることが出来る。
【００１１】
しかし、上記酸化シリコン膜１０６の膜厚を小さくして、第２裏面遮光膜１０５と多結晶シリコン層１０７のチャネル領域１０７ｃ及びＬＤＤ領域１０７ｂ、１０７ｄとを近接させると、第２裏面遮光膜１０５がチャネル領域１０７ｃ及びＬＤＤ領域１０７ｂ、１０７ｄに対してゲート電極として作用するバックゲート効果が発生し、薄膜トランジスタの特性が変動する問題が生じる。このため、多結晶シリコン層１０７と第２裏面遮光膜１０５との間に介在する絶縁膜の膜厚ｄ２を一定値以上に保つ必要があり、第２裏面遮光膜１０５による光リーク電流の低減効果には限界があった。
【００１２】
本発明は、上記に鑑み、バックゲート効果及び光リーク電流による薄膜トランジスタの特性の変動を同時に抑制する、薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成する本発明に係る薄膜トランジスタアレイ基板は、光透過性基板と、該光透過性基板上に順次に形成された第１の裏面遮光膜、第１の層間膜、第２の裏面遮光膜および第２の層間膜と、該第２の層間膜上に形成された活性層を有する薄膜トランジスタとを備え、前記第１の裏面遮光膜が少なくとも前記薄膜トランジスタの活性層に対向する位置に形成され、前記第２の裏面遮光膜が前記活性層のチャネル領域の少なくとも一部に対向する位置に開口部を有し、前記第１の裏面遮光膜と前記第２の裏面遮光膜の外形が、前記光透過性基板と直交方向に見て相互に重なり合う、ことを特徴としている。又は、本発明に係る薄膜トランジスタアレイ基板は、光透過性基板と、該光透過性基板上に順次に形成された第１の裏面遮光膜、第１の層間膜、第２の裏面遮光膜および第２の層間膜と、該第２の層間膜上に形成された活性層を有する薄膜トランジスタとを備え、前記第１の裏面遮光膜が少なくとも前記薄膜トランジスタの活性層に対向する位置に形成され、前記第２の裏面遮光膜が前記活性層のチャネル領域の少なくとも一部に対向する位置に開口部を有し、前記光透過性基板の表面を基準としたときに、前記第２の裏面遮光膜の最上部が、前記薄膜トランジスタの活性層の上面よりも上に位置する、ことを特徴としている。
【００１４】
本発明に係るアクティブマトリクス型液晶表示装置は、本発明に係る薄膜トランジスタアレイ基板と、該薄膜トランジスタアレイ基板に対向して配設された対向基板と、前記薄膜トランジスタアレイ基板と前記対向基板との間に封入された液晶層とを備えることを特徴としている。
【発明の効果】
【００１５】
本発明に係る薄膜トランジスタアレイ基板によれば、第２の裏面遮光膜が活性層のチャネル領域の少なくとも一部に対向する位置に開口部を有するので、第２の裏面遮光膜のチャネル領域に対するバックゲート効果を低減できる。また、開口部周辺の第２の裏面遮光膜によって、第１の裏面遮光膜と、データ線、ゲート線又は上部遮光膜との間で多重反射して活性層のチャネル領域に向かう光を遮断できるので、活性層のチャネル領域への光の入射を抑制し、光リーク電流を低減できる。バックゲート効果及び光リーク電流の低減によって、薄膜トランジスタの特性の変動を抑制することが出来る。
【００１６】
本発明の薄膜トランジスタアレイ基板の好適な実施態様では、前記第２の裏面遮光膜は、光吸収性材料で形成される。この場合、第２の裏面遮光膜に入射する光は吸収されるので、活性層のチャネル領域に向かう光を効果的に遮断することが出来る。本発明の薄膜トランジスタアレイ基板は、好適には、前記第２の裏面遮光膜は、不純物ドープシリコン又はシリコン含有材料から成る。
【００１７】
本発明の薄膜トランジスタアレイ基板の好適な実施態様では、前記第２の裏面遮光膜は定電位に維持される。本発明の薄膜トランジスタアレイ基板では、好適には、前記第２の裏面遮光膜は、列又は行方向に並ぶ薄膜トランジスタの裏面に、連続して形成される。或いは、前記第１の裏面遮光膜と前記活性層のドレイン領域とを電気的に接続することも出来る。この場合、第１の裏面遮光膜と活性層のドレイン領域との間で蓄積容量を構成し、単位面積あたりの蓄積容量の容量値を高めることが出来る。
【００１８】
本発明の薄膜トランジスタアレイ基板の好適な実施態様では、前記第１の裏面遮光膜と前記第２の裏面遮光膜の外形が、前記光透過性基板と直交方向に見て相互に重なり合う。      
【００１９】
本発明の薄膜トランジスタアレイ基板の好適な実施態様では、前記第２の層間膜の厚みが３０ｎｍ〜１００ｎｍである。第２の層間膜の厚みが１００ｎｍ以下であることによって、第２の裏面遮光膜を活性層の近くに形成し、光リーク電流を効果的に低減できる。また、活性層のドレイン領域と第２の裏面遮光膜との間で蓄積容量が構成される際には、その容量値を十分に増加させることが出来る。第２の層間膜の厚みが３０ｎｍ以上であることによって、第２の裏面遮光膜によるバックゲート効果と類似の効果を十分に抑制することが出来る。
【００２０】
本発明の薄膜トランジスタアレイ基板の好適な実施態様では、前記第１の層間膜の厚みと前記第２の層間膜の厚みの和が１５０ｎｍ以上である。バックゲート効果を十分に低減することが出来る。
【００２１】
本発明の薄膜トランジスタアレイ基板の好適な実施態様では、前記光透過性基板の表面を基準としたときに、前記第２の裏面遮光膜の最上部が、前記薄膜トランジスタの活性層の上面よりも上に位置する。この場合、前述の多重反射に対する遮光効果に加えて、光透過性基板の表面に略平行な方向から活性層のチャネル領域に入射する光を、上面が活性層の上面よりも上側に位置する第２の裏面遮光膜によって遮ることが出来る。従って、活性層のチャネル領域に入射する光を低減し、光リーク電流を更に低減することが出来る。
【００２２】
本発明の薄膜トランジスタアレイ基板の好適な実施態様では、前記開口部は、前記光透過性基板と直交方向に見て、前記薄膜トランジスタのゲート電極と前記活性層とが対向する位置と重なり合う。ゲート線に第２の裏面遮光膜による段差が生じないので、配線切れを起こす確率が低くなり、歩留り及び信頼性を高めることが出来る。
【００２３】
本発明の薄膜トランジスタアレイ基板の好適な実施態様では、前記第２の裏面遮光膜の開口部の端部と前記薄膜トランジスタのソース・ドレイン領域の端部との間の距離が、前記第１の層間膜の厚みと前記第２の層間膜の厚みとの和よりも大きい。これにより、第２の裏面遮光膜によって光透過性基板の表面に略平行な方向から活性層のチャネル領域に及ぼされる、バックゲート効果と類似の効果が抑制できる。
【００２４】
本発明に係るアクティブマトリクス型液晶表示装置によれば、上記本発明に係る薄膜トランジスタアレイ基板と同様の効果を有するアクティブマトリクス型液晶表示装置を得ることが出来る。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照し、本発明に係る実施形態例に基づいて本発明を更に詳細に説明する。図１は、本発明の第１実施形態例に係る薄膜トランジスタアレイ基板の構成を示す平面図であり、図２は図１のII−II線に沿った断面を示す断面図であり、図３は図１のIII−III線に沿った断面を示す断面図である。図１〜図３には、１画素に対応する薄膜トランジスタ及びその近傍を示す。薄膜トランジスタアレイ基板３０において複数の画素がマトリクス状に配置され、表面に対向電極を備えた対向基板と液晶を介して対向配置される。
【００２６】
薄膜トランジスタアレイ基板３０は、ガラス基板１と、ガラス基板１上に形成された第１酸化シリコン膜２とを有する。第１酸化シリコン膜２は、ガラス基板１に含まれる重金属の拡散を防止するために形成されている。
【００２７】
第１酸化シリコン膜２上には、第１裏面遮光膜３が形成されている。第１裏面遮光膜３は、隣接する画素の間に形成され、行方向に沿って延在するストライプ状の第１部分３ａと列方向に沿って延在するストライプ状の第２部分３ｂとが交差して成る格子状の部分と、コンタクトホール１７の下方に形成された第３部分３ｃとを有し、多結晶シリコン層７、ゲート線９、及びデータ線１２に対向して形成されている。第１裏面遮光膜３は、光遮断性を有する、例えばタングステンシリサイドなどから成る。第１酸化シリコン膜２及び第１裏面遮光膜３を覆って、第２酸化シリコン膜４が形成されている。
【００２８】
第２酸化シリコン膜４上には、第２裏面遮光膜５が形成されている。第２裏面遮光膜５は、第１裏面遮光膜３の第１部分３ａに対向する第１部分５ａと、第１裏面遮光膜３の第２部分３ｂに対向する第２部分５ｂとを含む。第２裏面遮光膜５は、光吸収性を有する材料、例えばアモルファス・シリコンなどから成る。また、多結晶シリコン層７のチャネル領域７ｃ及びＬＤＤ領域７ｂに対向する開口部１９を有する。第２裏面遮光膜５は、薄膜トランジスタアレイ基板７の外縁部で所定の定電位を有する電源ラインに接続されている。第２酸化シリコン膜４及び第２裏面遮光膜５を覆って、第３酸化シリコン膜６が形成されている。第３酸化シリコン膜６の膜厚は３０ｎｍ〜３００ｎｍである。
【００２９】
第３酸化シリコン膜６上には、多結晶シリコン層７が形成されている。多結晶シリコン層７は、不純物がドープされていないチャネル領域７ｃ、低濃度の不純物がドープされたＬＤＤ領域７ｂ、７ｄ、及び高濃度の不純物がドープされた、ソース領域７ａ、ドレイン領域７ｅを有する。第２裏面遮光膜５の開口部１９の縁部とチャネル領域７ｃ又はＬＤＤ領域７ｂ、７ｄとの距離は、第２酸化シリコン膜４の膜厚ｄ１と、第３酸化シリコン膜６の膜厚ｄ２との和（ｄ１＋ｄ２）よりも大きく設定されている。
【００３０】
ドレイン領域７ｅの一部は第２裏面遮光膜５に沿って延在し、ドレイン領域７ｅと第２裏面遮光膜５との間で第３酸化シリコン膜６を挟んで蓄積容量の一部を形成している。ここで、第３酸化シリコン膜６の膜厚を３０ｎｍ〜３００ｎｍと薄く形成し、第２裏面遮光膜５が多結晶シリコン層７の近くに形成されることにより、光リーク電流を低減できると共に、蓄積容量の容量値を増加させることが出来る。第３酸化シリコン膜６及び多結晶シリコン層７を覆って、ゲート酸化膜８が形成されている。
【００３１】
ゲート絶縁膜８上には、不純物がドープされた多結晶シリコン膜やシリサイド膜などから成るゲート線９が形成されている。ゲート線９は、チャネル領域７ｃの上方を通過して形成され、薄膜トランジスタのゲート電極として機能する。ゲート絶縁膜８及びゲート線９を覆って、第１層間絶縁膜１０が形成されている。
【００３２】
第１層間絶縁膜１０及びゲート絶縁膜８を貫通し、ソース領域７ａに達するコンタクトホール１１が形成されている。コンタクトホール１１内及び第１層間絶縁膜１０上に連続して、アルミニウム等の低抵抗金属から成るデータ線１２が形成されている。第１層間絶縁膜１０及びデータ線１２を覆って、第２層間絶縁膜１３が形成されている。
【００３３】
第２層間絶縁膜１３上には、上部遮光膜１４が形成されている。上部遮光膜１４は、コンタクト接続領域７ｆを除く多結晶シリコン層７、ゲート線９、及びデータ線１２を覆うように格子状に形成されている。上部遮光膜１４は、また、薄膜トランジスタアレイ基板３０の外縁部で所定の定電位を有する電源ラインに接続されている。第２層間絶縁膜１３及び上部遮光膜１４を覆って、第３層間絶縁膜１５が形成されている。
【００３４】
第３層間絶縁膜１５上には平坦化膜１６が形成され、平坦化膜１６上にはＩＴＯ（Indium Tin Oxide）から成る画素電極１８が形成されている。図３に示すように、平坦化膜１６、第３層間絶縁膜１５、第２層間絶縁膜１３、第１層間絶縁膜１０、及びゲート絶縁膜８を貫通し、ドレイン領域７ｅに達するコンタクトホール１７が形成されている。コンタクトホール１７の底面及び側壁には、平坦化膜１６上に形成された画素電極１８に連続して、画素電極１８が形成され、薄膜トランジスタアレイ基板３０を構成している。
【００３５】
薄膜トランジスタアレイ基板３０をアクティブマトリクス型液晶表示装置のライトバルブとして用いる場合、図４に示すように対向電極４１を備えた対向基板４０が対向配置される。対向基板４０側から入射されチャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄに直接に向かう光Ｌ１は、上部遮光膜１４によって遮断される。上部遮光膜１４等によって遮断されなかった光の一部Ｌ２は薄膜トランジスタアレイ基板３０を通過する。上部遮光膜１４等によって遮断されなかった光の他の一部Ｌ３は、第１裏面遮光膜３で反射されるが、第２裏面遮光膜５において入射、吸収されるので、チャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄへの入射が遮られる。
【００３６】
薄膜トランジスタアレイ基板３０を通過する光のうちの一部は薄膜トランジスタアレイ基板３０の裏面側に設けられた図示しない光学系によって反射され、戻り光Ｌ４として薄膜トランジスタアレイ基板３０に入射する。この戻り光Ｌ４のうちチャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄに直接に向かうものは、第１裏面遮光膜３によって遮られる。また、ゲート線９、データ線１２や上部遮光膜１４により反射され、チャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄに向かう光は第２裏面遮光膜５に入射、吸収されるので、チャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄへの入射が遮られる。
【００３７】
ここで、第２裏面遮光膜５には開口部１９が設けられているものの、開口部１９周辺の第２裏面遮光膜５によってチャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄへ向かう光の大半が遮られる。従って、チャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄへの光の入射を抑制でき、光リーク電流を低減できる。更に、第１裏面遮光膜３と多結晶シリコン層７との距離、即ち第２酸化シリコン膜４の膜厚ｄ１と第３酸化シリコン膜６の膜厚ｄ２との和（ｄ１＋ｄ２）を大きく保ちつつ、第２裏面遮光膜５と多結晶シリコン層７と距離、即ち第３酸化シリコン膜６の膜厚ｄ２を小さくすることによって、バックゲート効果を抑制しつつ、チャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄに向かう光をより効果的に遮り、これによって、光リーク電流を更に低減することが出来る。
【００３８】
図５に本実施形態例の薄膜トランジスタアレイ基板３０、比較例１の薄膜トランジスタアレイ基板、及び比較例２の薄膜トランジスタアレイ基板における光リーク電流の測定結果を示す。比較例１の薄膜トランジスタアレイ基板は、第１裏面遮光膜３及び第２裏面遮光膜５を有しないことを除いては、本実施形態例の薄膜トランジスタアレイ基板３０と同様の構成を有している。比較例２の薄膜トランジスタアレイ基板は、第２裏面遮光膜５が開口部１９を備えていないことを除いては、本実施形態例の薄膜トランジスタアレイ基板３０と同様の構成を有している。同図中、グラフ（ａ）に示すデータが比較例１の薄膜トランジスタアレイ基板の光リーク電流を、グラフ（ｂ）に示すデータが比較例２の薄膜トランジスタアレイ基板の光リーク電流を、グラフ（ｃ）に示すデータが本実施形態例の薄膜トランジスタアレイ基板３０の光リーク電流をそれぞれ示している。
【００３９】
図５から理解できるように、本実施形態例の薄膜トランジスタアレイ基板３０では、光リーク電流は、比較例１の薄膜トランジスタアレイ基板よりも大幅に低減され、且つ比較例２の薄膜トランジスタアレイ基板と略同程度にまで低減されている。
【００４０】
図６は、本実施形態例の薄膜トランジスタアレイ基板３０において、第１裏面遮光膜３と多結晶シリコン層７との間の絶縁膜厚、即ち第２酸化シリコン膜２の膜厚ｄ１と第３酸化シリコン膜３の膜厚ｄ２との和（ｄ１＋ｄ２）と、バックゲート電圧によるＴＦＴリーク電流との関係について測定した結果を示す。同図から、絶縁膜厚（ｄ１＋ｄ２）が１００ｎｍの場合にはバックゲート電圧によるＴＦＴリーク電流の上昇が大きく、絶縁膜厚が２００ｎｍの場合には、バックゲート電圧によるＴＦＴリーク電流の上昇が抑えられる旨が理解できる。
【００４１】
実験によって求めたバックゲート電圧の最適値は３Ｖ程度であるが、薄膜トランジスタのバックゲート電圧によるバイアス条件は映像信号によって異なる。また、フレーム毎に極性の異なる信号が書き込まれることによっても、バックゲート電圧の最適値は異なる。従って、絶縁膜厚（ｄ１＋ｄ２）が薄い場合には、バックゲート電圧によるＴＦＴリーク電流の上昇が顕著に発生する。一方、絶縁膜厚（ｄ１＋ｄ２）が２００ｎｍの場合には、特性がフラットな領域に含まれるためバックゲート電圧によってＴＦＴリーク電流が上昇する問題は発生しない。
【００４２】
本実施形態例では、また、第３酸化シリコン膜５の膜厚ｄ２を小さくして、第２裏面遮光膜５と多結晶シリコン層７とを十分に近接させることにより、第２裏面遮光膜５とドレイン領域７ｅの一部によって構成される蓄積容量の容量値を高めることが出来る。これによって、光リーク電流による保持電位の変動を抑制することが出来る。
【００４３】
更に、第２裏面遮光膜５の開口部１９の縁部とチャネル領域７ｃ又はＬＤＤ領域７ｂ、７ｄとの距離が、第１裏面遮光膜３と多結晶シリコン層７との間に介在する絶縁膜の膜厚より大きく設定されていることにより、第２裏面遮光膜５によってチャネル領域７ｃ又はＬＤＤ領域７ｂ、７ｄの横方向から及ぼされる、バックゲート効果と類似の効果が抑制できる。
【００４４】
以上説明したように本実施形態例によれば、光リーク電流の抑制と蓄積容量の増加という２つの効果が得られるので、強い光が照射された場合でも画素電位の変動を十分に抑えることが出来る。
【００４５】
図７（ａ）〜（ｃ）、図８（ｄ）、（ｅ）は、薄膜トランジスタアレイ基板３０の各製造段階をそれぞれ示す断面図である。先ず、図７（ａ）に示すように、ＣＶＤ（Chemical Vapor Deposition）法を用いて、ガラス基板１の表面に第１酸化シリコン膜２を堆積する。次いで、第１酸化シリコン膜２上に図示しないタングステンシリサイド膜を形成し、一般的なフォトリソグラフィ技術及びエッチング技術を用いて、タングステンシリサイド膜をパターンニングすることにより、第１裏面遮光膜３を形成する。続いて、ＣＶＤ法を用いて、第１酸化シリコン膜２及び第１裏面遮光膜３上に第２酸化シリコン膜４を堆積し、第１裏面遮光膜３を第２酸化シリコン膜４で覆う。
【００４６】
次に、減圧化学気相成長（Low Pressure Chemical Vapor Deposition：ＬＰＣＶＤ）法やプラズマ化学気相成長（Plasma Chemical Vapor Deposition：ＰＣＶＤ）法などを用いて、第２酸化シリコン膜４上に図示しないアモルファス・シリコン膜を堆積し、フォトリソグラフィ技術及びエッチング技術を用いて、アモルファス・シリコン膜をパターンニングすることにより、第２裏面遮光膜５を形成する。
【００４７】
次に、図７（ｂ）に示すように、ＣＶＤ法を用いて、第２酸化シリコン膜４及び第２裏面遮光膜５上に第３酸化シリコン膜６を堆積し、第２裏面遮光膜５を第３酸化シリコン膜６で覆う。次いで、ＬＰＣＶＤ法やＰＣＶＤ法などを用いて、第３酸化シリコン膜６上に図示しないアモルファス・シリコン膜を堆積した後、レーザ・アニール法などを用いて、アモルファス・シリコン膜を結晶化させる。続いて、フォトリソグラフィ技術及びエッチング技術を用いて、結晶化したアモルファス・シリコン膜をパターニングすることにより、薄膜トランジスタ３１の活性層として機能する多結晶シリコン層７を形成する。
【００４８】
次に、図７（ｃ）に示すように、ＣＶＤ法を用いて、第３酸化シリコン膜６及び多結晶シリコン層７上に酸化シリコン膜から成るゲート絶縁膜８を形成し、多結晶シリコン層７をゲート絶縁膜８で覆う。次いで、不純物がドープされた図示しない多結晶シリコン膜及び図示しないシリサイド膜を順次にゲート絶縁膜８上に形成する。続いて、フォトリソグラフィ技術及びエッチング技術を用いて、積層された多結晶シリコン膜及びシリサイド膜をパターンニングすることにより、ゲート線９を形成する。
【００４９】
次に、ゲート線９をマスクとして、多結晶シリコン層７に低濃度の不純物を選択的にドープする。次いで、図示しないパターニングされたフォトレジスト膜をマスクとして、多結晶シリコン層７に高濃度の不純物を選択的にドープする。これによって、多結晶シリコン層７にソース領域７ａ、ＬＤＤ領域７ｂ、７ｄ、チャネル領域７ｃ、及びドレイン領域７ｅをそれぞれ形成することが出来る。
【００５０】
次に、図８（ｄ）に示すように、ＣＶＤ法を用いて、ゲート絶縁膜８及びゲート線９上に酸化シリコン膜から成る第１層間絶縁膜１０を形成し、ゲート線９を第１層間絶縁膜１０で覆う。次いで、フォトリソグラフィ技術及びエッチング技術を用いて、第１層間絶縁膜１０及びゲート絶縁膜８を選択的に除去し、ソース領域７ａを露出するコンタクトホール１１を形成する。続いて、スパッタ法などにより第１層間絶縁膜１０上に図示しないアルミニウム膜を堆積し、フォトリソグラフィ技術及びエッチング技術を用いて、アルミニウム膜をパターニングすることによりデータ線１２を形成する。データ線１２は、コンタクトホール１１の内部にも形成され、ソース領域７ａに電気的に接続される。
【００５１】
次に、図８（ｅ）に示すように、ＣＶＤ法を用いて、第１層間絶縁膜１０及びデータ線１２上に酸化シリコン膜から成る第２層間絶縁膜１３を形成し、データ線１２を第２層間絶縁膜１３で覆う。次いで、第２層間絶縁膜１３上にスパッタ法などにより図示しないクロム膜を堆積し、フォトリソグラフィ技術及びエッチング技術を用いて、クロム膜をパターンニングして上部遮光膜１４を形成する。次いで、ＣＶＤ法を用いて、第２層間絶縁膜１３及び上部遮光膜１４上に酸化シリコン膜から成る第３層間絶縁膜１５を堆積して、上部遮光膜１４を第３層間絶縁膜１５で覆う。続いて、塗布法を用いて、第３層間絶縁膜１５上に平坦化膜１６を形成する。
【００５２】
次に、フォトリソグラフィ技術及びエッチング技術を用いて、平坦化膜１６、第３層間絶縁膜１５、第２層間絶縁膜１３、第１層間絶縁膜１０、及びゲート絶縁膜８を選択的に除去し、ドレイン領域７ｅを露出するコンタクトホール１７を形成する。次いで、平坦化膜１６上にＩＴＯ膜を形成し、フォトリソグラフィ技術及びエッチング技術を用いて、ＩＴＯ膜をパターニングして画素電極１８を形成する。画素電極１８は、コンタクトホール１７の内部にも形成されて、ドレイン領域７ｅに電気的に接続される。上記工程によって、図１〜図３に示した本実施形態例の薄膜トランジスタアレイ基板３０が得られる。
【００５３】
図９は本発明の第２実施形態例に係る薄膜トランジスタアレイ基板３１の構成を示す平面図であり、図１０は、図９のＸ−Ｘ線に沿った断面を示す断面図である。本実施形態例の薄膜トランジスタアレイ基板３１では、第１実施形態例の薄膜トランジスタアレイ基板３０において格子状に形成されていた第１裏面遮光膜３が、画素単位で分離して島状に形成されている。また、ドレイン領域７ｅの下面より、第３酸化シリコン膜６及び第２酸化シリコン膜４を貫通して、第１裏面遮光膜３に達するコンタクトホール２２が設けられている。コンタクトホール２２内には、ドレイン領域７ｅを構成する多結晶シリコンに連続し、第１裏面遮光膜３に接続する、多結晶シリコンから成るコンタクトが設けられ、第１裏面遮光膜３とドレイン領域７ｅとが電気的に接続されている。第２裏面遮光膜５は、コンタクトホール２２が設けられている領域及びその近傍領域には形成されていない。本実施形態例の薄膜トランジスタアレイ基板３１は、上記を除いては第１実施形態例の薄膜トランジスタアレイ基板３０と同様の構成を有している。なお、これらの図中で、図１〜図３に示した第１実施形態例の薄膜トランジスタアレイ基板３０と同様の構成を有する部分については同じ符号を付した。
【００５４】
本実施形態例の薄膜トランジスタアレイ基板によれば、定電位に接続された第２裏面遮光膜５と、画素単位で分離して島状に形成された第１裏面遮光膜３との間でも、蓄積容量を構成し、単位面積あたりの蓄積容量の容量値を高めることが出来る。従って、第１実施形態例の薄膜トランジスタアレイ基板３０と比較して、画素電位の変動を更に小さくし、且つ所定の蓄積容量の確保に必要な面積を更に小さくすることが出来る。
【００５５】
なお、本実施形態例ではドレイン領域７ｅの下面から第１裏面遮光膜３の上面に直接に貫通するコンタクトホール２２を設けることにより、ドレイン領域７ｅと第１裏面遮光膜３との接続を行ったが、データ線１２に対向しない領域にドレイン領域７ｅ及び第１裏面遮光膜３をそれぞれ延在させ、この延在させた領域にコンタクトホールを設けることにより、ドレイン領域７ｅと第１裏面遮光膜３との接続を行っても構わない。
【００５６】
図１１（ａ）〜（ｃ）、図１２（ｄ）、（ｅ）は、第２実施形態例に係る薄膜トランジスタアレイ基板３１の各製造段階をそれぞれ示す断面図である。先ず、図１１（ａ）に示すように、一般的なＣＶＤ法を用いて、ガラス基板１の表面に第１酸化シリコン膜２を堆積する。次いで、第１酸化シリコン膜２上に図示しないタングステンシリサイド膜を堆積し、一般的なフォトリソグラフィ技術及びエッチング技術を用いて、タングステンシリサイド膜をパターニングすることにより、画素単位で分離した島状の第１裏面遮光膜３を形成する。続いて、ＣＶＤ法を用いて、第１酸化シリコン膜２及び第１裏面遮光膜３上に第２酸化シリコン膜４を堆積し、第１裏面遮光膜３を第２酸化シリコン膜４で覆う。
【００５７】
次に、減圧化学気相成長法やプラズマ化学気相成長法などを用いて、第２酸化シリコン膜４上に図示しないアモルファス・シリコン膜を堆積し、フォトリソグラフィ技術及びエッチング技術を用いて、アモルファス・シリコン膜をパターニングすることにより、略格子状の第２裏面遮光膜５を形成する。
【００５８】
次に、図１１（ｂ）に示すように、ＣＶＤ法を用いて、第２酸化シリコン膜４及び第２裏面遮光膜５上に第３酸化シリコン膜６を堆積し、第２裏面遮光膜５を第３酸化シリコン膜６で覆う。引き続き、フォトリソグラフィ技術及びエッチング技術を用いて、第３シリコン膜６及び第２酸化シリコン膜４を選択的に除去し、第１裏面遮光膜３が露出するコンタクトホール２２を形成する。
【００５９】
次いで、ＬＰＣＶＤ法やＰＣＶＤ法などを用いて、第３酸化シリコン膜６上に図示しないアモルファス・シリコン膜を堆積した後、レーザ・アニール法などを用いて、アモルファス・シリコン膜を結晶化させる。続いて、フォトリソグラフィ技術及びエッチング技術を用いて、結晶化したアモルファス・シリコン膜をパターニングすることにより、薄膜トランジスタ３１の活性層として機能する多結晶シリコン層７を第２酸化シリコン膜４上に形成する。多結晶シリコン層７は、コンタクトホール２２の内部にも形成されて、第１裏面遮光膜３に電気的に接続される。
【００６０】
次に、図１１（ｃ）に示すように、ＣＶＤ法を用いて、第３酸化シリコン膜６及び多結晶シリコン層７上に酸化シリコン膜から成るゲート絶縁膜８を形成し、多結晶シリコン層７をゲート絶縁膜８で覆う。続いて、図示しない不純物がドープされた多結晶シリコン膜及びシリサイド膜を順次にゲート絶縁膜８上に堆積して積層膜を形成した後、フォトリソグラフィ技術及びエッチング技術を用いて、この積層膜をパターニングしてゲート線９を形成する。
【００６１】
次に、ゲート線９をマスクとして、多結晶シリコン層７に低濃度の不純物を選択的にドープする。次いで、図示しないパターニングされたフォトレジスト膜をマスクとして、多結晶シリコン層７に高濃度の不純物を選択的にドープする。これによって、多結晶シリコン層７にソース領域７ａ、ＬＤＤ領域７ｂ、７ｄ、チャネル領域７ｃ、及びドレイン領域を形成することが出来る。
【００６２】
次に、図１２（ｄ）に示すように、ＣＶＤ法を用いて、ゲート絶縁膜８及びゲート線９上に酸化シリコン膜から成る第１層間絶縁膜１０を形成し、ゲート線９を第１層間絶縁膜１０で覆う。次いで、フォトリソグラフィ技術及びエッチング技術を用いて、第１層間絶縁膜１０及びゲート絶縁膜８を選択的に除去し、ソース領域７ａが露出するコンタクトホール１１を形成する。続いて、スパッタ法などを用いて、第１層間絶縁膜１０上に図示しないアルミニウム膜を形成し、フォトリソグラフィ技術及びエッチング技術を用いてアルミニウム膜をパターニングしてデータ線１２を形成する。データ線１２は、コンタクトホール１１の内部にも形成されて、ソース領域７ａに電気的に接続される。
【００６３】
次に、図１２（ｅ）に示すように、ＣＶＤ法により第１層間絶縁膜１０及びデータ線１２上に酸化シリコン膜から成る第２層間絶縁膜１３を形成し、データ線１２を第２層間絶縁膜１３で覆う。次いで、第２層間絶縁膜１３上にスパッタ法などを用いて、図示しないクロム膜を堆積し、フォトリソグラフィ技術及びエッチング技術を用いて、クロム膜をパターニングすることにより、上部遮光膜１４を形成する。続いて、ＣＶＤ法を用いて、第２層間絶縁膜１３及び上部遮光膜１４上に酸化シリコン膜から成る第３層間絶縁膜１５を堆積して、上部遮光膜１４を第３層間絶縁膜１５で覆う。続いて、塗布法を用いて、第３層間絶縁膜１５上に平坦化膜１６を形成する。
【００６４】
次に、フォトリソグラフィ技術及びエッチング技術により、平坦化膜１６、第３層間絶縁膜１５、第２層間絶縁膜１３、第１層間絶縁膜１０、及びゲート絶縁膜８を選択的に除去し、ドレイン領域７ｅを露出する、図９に示したコンタクトホール１７を形成する。次いで、平坦化膜１６上にＩＴＯ膜を形成し、フォトリソグラフィ技術及びエッチング技術を用いて、ＩＴＯ膜をパターニングして図示しない画素電極を形成する。画素電極は、コンタクトホール１７の内部にも形成されて、ドレイン領域７ｅに電気的に接続される。上述の工程により、図９及び図１０に示した本実施形態例の薄膜トランジスタアレイ基板３１が得られる。
【００６５】
図１３は、本発明の第３実施形態例に係る薄膜トランジスタアレイ基板の構成を示す平面図であり、図１４は図１３のXIV−XIV線に沿った断面を示す断面図である。本実施形態例の薄膜トランジスタアレイ基板３２では、第２裏面遮光膜５の開口部２０は、コンタクト接続領域７ｆを除く多結晶シリコン層７に対向する。また、第２裏面遮光膜５の第１部分５ａ及び第２部分５ｂは、それぞれ第１裏面遮光膜３の第１部分３ａ及び第２部分３ｂよりも画素開口領域の内側まで形成されている。更に、ガラス基板１の表面を基準として、第２裏面遮光膜５の上面がチャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄの上面よりも上になるように、第２裏面遮光膜５の膜厚が設定されている。本実施形態例の薄膜トランジスタアレイ基板３２は、上記を除いては第１実施形態例の薄膜トランジスタアレイ基板３０と同様の構成を有している。なお、これらの図中で、図１〜図３に示した第１実施形態例の薄膜トランジスタアレイ基板３０と同様の構成を有する部分については同じ符号を付した。
【００６６】
本実施形態例の薄膜トランジスタアレイ基板３２によれば、ガラス基板１の表面と平行な方向に、チャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄに入射する光は、第２裏面遮光膜５によって遮られるので、チャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄに到達することは出来ない。このように、薄膜トランジスタアレイ基板３２を構成する多層膜における屈折や反射によって、チャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄに向かう光も、第２裏面遮光膜５によって効率的に遮られ、且つ光吸収性を有する第２裏面遮光膜５によって吸収される。従って、チャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄに到達する光の量は極めて少なくなるので、光リーク電流を極めて低いレベルに抑えることが出来る。また、チャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄと第１裏面遮光膜３及び第２裏面遮光膜５における開口部２０の縁部との距離を十分に大きくすることによりバックゲート効果を抑制することが出来る。これらによって、薄膜トランジスタの特性の変動を抑制することが出来る。
【００６７】
薄膜トランジスタアレイ基板３２の製造方法について説明する。本実施形態例の薄膜トランジスタアレイ基板３２の製造方法は、図７及び図８を用いて説明した、第１実施形態例の薄膜トランジスタアレイ基板３０の製造方法とは、下記の点を除いては同様である。
【００６８】
即ち、図７（ａ）に示した工程において、第１裏面遮光膜３の厚さを２００ｎｍに、第２酸化シリコン膜４の厚さを３００ｎｍに、第２裏面遮光膜５の厚さを４００ｎｍにそれぞれ形成する。第２裏面遮光膜５のパターニングを行う際には、画素開口領域における内側領域、及びコンタクト接続領域７ｆを除く多結晶シリコン層７に対向する領域を除去する。また、第２裏面遮光膜５の側面がテーパー状に成るようにすると、上層の被覆性を良くすることが出来る。図７（ｂ）に示した工程において、第３酸化シリコン膜６を厚さ１００ｎｍに、多結晶シリコン層７を厚さ５０ｎｍにそれぞれ形成する。
【００６９】
本実施形態例の薄膜トランジスタアレイ基板３２では、第２裏面遮光膜５と第１裏面遮光膜３とが一部に重なりを有するので、第１酸化シリコン膜２の表面を基準とすると、第２裏面遮光膜５の最上部、即ち上面の高さは２００ｎｍ＋３００ｎｍ＋４００ｎｍ＝９００ｎｍである。一方、チャネル領域７ｃの上面の高さは２００ｎｍ＋３００ｎｍ＋１００ｎｍ＋５０ｎｍ＝６５０ｎｍであり、第２裏面遮光膜５の上面よりも低くなっている。このため、多結晶シリコン層７は、水平方向、即ちガラス基板１の表面に平行な方向に多結晶シリコン層７に入射する光から完全に遮蔽される。
【００７０】
なお、本実施形態例では第２裏面遮光膜５と第１裏面遮光膜３とが、一部に重なりを有するように形成されているが、必ずしも重なりを有しなくてもよい。この場合にも、好ましくは、第２裏面遮光膜５の最上部がチャネル領域７ｃおよびＬＤＤ領域７ｂ、ｄよりも上に位置するように薄膜トランジスタアレイ基板を構成する各層の膜厚を設定する。本実施形態例の薄膜トランジスタアレイ基板３２における第２酸化シリコン膜４、第２裏面遮光膜５、第３酸化シリコン膜６、及び多結晶シリコン層７の膜厚設定であれば、第１裏面遮光膜３と第２裏面遮光膜５とが重ならないとしても、第２裏面遮光膜５の最上部の高さは（３００＋４００）＝７００ｎｍであり、チャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄの上面の高さは６５０ｎｍであるので、第２裏面遮光膜５の最上部はチャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄよりも上側に位置している。
【００７１】
本実施形態例では、第２裏面遮光膜５の開口部２０が、コンタクト接続領域７ｆを除く多結晶シリコン層７の全ての領域に対向するものとしたが、第２裏面遮光膜５の開口部２０が、少なくともチャネル領域７ｃ及びＬＤＤ領域７ｂ、７ｄに対向することにより、本発明の効果を得ることが出来る。また、第２裏面遮光膜５の材料として、アモルファスシリコンに代えて、非晶質シリコンを用いても同様の効果を得ることが出来る。
【００７２】
図１５は本発明の第４実施形態例に係る薄膜トランジスタアレイ基板の構成を示す平面図であり、図１６は図１５のXVI−XVI線に沿った断面を示す断面図である。本実施形態例の薄膜トランジスタアレイ基板３３は、第２裏面遮光膜５の開口部２１が、第３実施形態例における第２裏面遮光膜５の開口部２０が有する領域に加えて、ゲート線９に対向する領域を含むことを除いては、第３実施形態例の薄膜トランジスタアレイ基板３２と同様の構成を有している。
【００７３】
第３実施形態例の薄膜トランジスタアレイ基板３２では、大きな膜厚を有する第２裏面遮光膜５の上方に形成されるゲート線９などの配線に段差を生じさせるので、配線の信頼性が低下する恐れがある。本実施形態例の薄膜トランジスタアレイ基板３３によれば、開口部２１がゲート線９に対向する領域を含むことにより、ゲート線９に第２裏面遮光膜５による段差が生じないので、配線切れを起こす確率が低くなり、歩留り及び信頼性を高めることが出来る。このように、本実施形態例の薄膜トランジスタアレイ基板３３によれば、第３実施形態例の薄膜トランジスタアレイ基板３２の効果に加えて、高い信頼性を得ることが出来る。
【００７４】
本実施形態例の薄膜トランジスタアレイ基板３３の製造方法は、第２裏面遮光膜５のパターニングを行う際に、ゲート線９に対向する領域を更に除去することを除いては、第３実施形態例の薄膜トランジスタアレイ基板３２の製造方法と同様である。なお、本実施形態例では、ゲート線９におけるゲート電極部分に連続する領域２３においても、第２裏面遮光膜５を除去しているが、除去しなくて本実施形態例の効果を得ることが出来る。
【００７５】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明に係る薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置も、本発明の範囲に含まれる。本発明に係る薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置は、ライトバルブとして好適に構成できる。
【図面の簡単な説明】
【００７６】
【図１】第１実施形態例の薄膜トランジスタアレイ基板の構成を示す平面図である。
【図２】図１のII−II線に沿った断面を示す断面図である。
【図３】図１のIII−III線に沿った断面を示す断面図である。
【図４】第１実施形態例に係る薄膜トランジスタアレイ基板の機能を示す断面図である。
【図５】第１実施形態例及び従来の薄膜トランジスタアレイ基板における光リーク電流をそれぞれ示すグラフである。
【図６】第１実施形態例及び従来の薄膜トランジスタアレイ基板における、バックゲート電圧とＴＦＴリーク電流との関係を示すグラフである。
【図７】図７（ａ）〜（ｃ）は、第１実施形態例に係る薄膜トランジスタアレイ基板の各製造段階をそれぞれ示す断面図である。
【図８】図８（ｄ）、（ｅ）は、第１実施形態例に係る薄膜トランジスタアレイ基板の、図７に後続する各製造段階をそれぞれ示す断面図である。
【図９】第２実施形態例に係る薄膜トランジスタアレイ基板の構成を示す平面図である。
【図１０】図９のＸ−Ｘ線に沿った断面を示す断面図である。
【図１１】図１１（ａ）〜（ｃ）は、第２実施形態例に係る薄膜トランジスタアレイ基板の各製造段階をそれぞれ示す断面図である。
【図１２】図１２（ｄ）、（ｅ）は、第２実施形態例に係る薄膜トランジスタアレイ基板の、図１１に後続する各製造段階をそれぞれ示す断面図である。
【図１３】第３実施形態例に係る薄膜トランジスタアレイ基板の構成を示す平面図である。
【図１４】図１３のXIV−XIV線に沿った断面を示す断面図である。
【図１５】第４実施形態例に係る薄膜トランジスタアレイ基板の構成を示す平面図である。
【図１６】図１５のXVI−XVI線に沿った断面を示す断面図である。
【図１７】第２の下部遮光膜を有する薄膜トランジスタアレイ基板の一例の構成を示す平面図である。
【図１８】図１７のXVIII−XVIII線に沿った断面を示す断面図である。
【符号の説明】
【００７７】
１：ガラス基板
２：第１酸化シリコン膜
３：第１裏面遮光膜
３ａ：第１部分
３ｂ：第２部分
３ｃ：第３部分
４：第２酸化シリコン膜
５：第２裏面遮光膜
５ａ：第１部分
５ｂ：第２部分
６：第３酸化シリコン膜
７：多結晶シリコン膜
７ａ：ソース領域
７ｂ、７ｄ：ＬＤＤ領域
７ｃ：チャネル領域
７ｅ：ドレイン領域
７ｆ：コンタクト接続領域
８：ゲート絶縁膜
９：ゲート線
１０：第１層間絶縁膜
１１：コンタクトホール
１２：データ線
１３：第２層間絶縁膜
１４：上部遮光膜
１５：第３層間絶縁膜
１６：平坦化膜
１７：コンタクトホール
１８：画素電極
１９、２０、２１：（第２下部遮光膜の）開口部
２２：コンタクトホール
２３：（ゲート線における）ゲート電極部分に連続する領域
３０、３１、３２、３３、１３０：薄膜トランジスタアレイ基板
【図１】
0004645022.tif 000002
【図２】
0004645022.tif 000003
【図３】
0004645022.tif 000004
【図４】
0004645022.tif 000005
【図５】
0004645022.tif 000006
【図６】
0004645022.tif 000007
【図７】
0004645022.tif 000008
【図８】
0004645022.tif 000009
【図９】
0004645022.tif 000010
【図１０】
0004645022.tif 000011
【図１１】
0004645022.tif 000012
【図１２】
0004645022.tif 000013
【図１３】
0004645022.tif 000014
【図１４】
0004645022.tif 000015
【図１５】
0004645022.tif 000016
【図１６】
0004645022.tif 000017
【図１７】
0004645022.tif 000018
【図１８】
0004645022.tif 000019