(57)【特許請求の範囲】
【請求項１】
充電によって２次電池の電圧が第１の電圧を超える過充電と、放電によって前記２次電池の電圧が第２の電圧を下回る過放電と、前記２次電池の充電電流が増加して接地電位に対する電流検出端子の絶対値電圧が第３の電圧以上になる充電過電流と、前記２次電池の放電電流が増加して前記電流検出端子の絶対値電圧が第４の電圧以上になる放電過電流と、短絡電流を検出して前記２次電池を保護する２次電池保護用半導体装置であって、
前記電流検出端子は、充電時は充電電流を前記２次電池の前記接地電位に対してマイナス電圧に変換し、放電時はプラス電圧に変換して検出し、
少なくとも放電時の検出回路として、前記電流検出端子の電圧が前記第４の電圧を超えたことを検出する第１放電過電流検出回路と、前記電流検出端子の電圧が前記第４の電圧より高い第５の電圧を超えたことを検出する第２放電過電流検出回路を備え、
前記第１放電過電流検出回路及び第２放電過電流検出回路の出力を、当該各検出回路毎に定めた遅延時間だけ遅延させる遅延回路と、前記電流検出端子に所定のマイナス電圧以下の電圧が印加された場合または第６の電圧以上のプラス電圧が印加された場合に前記遅延時間を所定の比率で短縮する遅延時間短縮信号を生成する短縮回路と、を備えたことを特徴とする２次電池保護用半導体装置。
【請求項２】
前記遅延回路は、前記遅延時間短縮信号を受信したときのモードが充電時と放電時とで前記遅延時間を短縮する比率を変更するようにしたことを特徴とする請求項１に記載の２次電池保護用半導体装置。
【請求項３】
前記第６の電圧を前記第４の電圧より高く、且つ前記第５の電圧より低く設定したことを特徴とする請求項１又は２に記載の２次電池保護用半導体装置。
【請求項４】
前記第６の電圧を前記第５の電圧より高く設定したことを特徴とする請求項１又は２に記載の２次電池保護用半導体装置。
【請求項５】
前記短縮回路は、少なくとも負電源端子を前記電流検出端子に接続して入力端子を接地電位あるいは所定の電位に接続したＣＭＯＳ構成の第１インバータ回路と、負電源端子を前記電流検出端子に接続して入力端子を前記第１インバータ回路の出力に接続したＣＭＯＳ構成の第２インバータ回路と、入力端子を前記第２インバータ回路の出力に接続したＣＭＯＳ構成の第３インバータ回路と、を備えたことを特徴とする請求項１乃至４の何れか一項に記載の２次電池保護用半導体装置。
【請求項６】
前記所定のマイナス電圧は、前記第１インバータ回路の入力端子がゲートに接続されているＮＭＯＳトランジスタの閾値電圧を製造プロセスにより設定し、前記第６の電圧以上のプラス電圧は、前記第３インバータ回路の入力端子がゲートに接続されているＮＭＯＳトランジスタの閾値電圧を製造プロセスにより設定したことを特徴とする請求項５に記載の２次電池保護用半導体装置。
【請求項７】
前記第１インバータ回路にヒステリシス特性を備えたことを特徴とする請求項５又は６に記載の２次電池保護用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２次電池保護用半導体装置に関し、さらに詳しくは、携帯電子機器などに用いる２次電池のバッテリパックに内蔵されているリチウムイオン電池などを、過充電、過放電、充電過電流、放電過電流、短絡電流から保護する保護用半導体装置に関するものである。
【背景技術】
【０００２】
従来から携帯電子機器の電源用バッテリとして、取扱いの簡便なバッテリパックが広く用いられている。バッテリパックは１つ乃至複数個の２次電池を１つのパッケージに格納したもので、２次電池としてはリチウムイオン電池、リチウムポリマ電池、ニッケル水素電池など高容量のものが用いられている。そして高容量の電池は、内部に保持しているエネルギー量が極めて大きいため、過充電、過放電、過電流を行った場合は高温で発熱し、時には発火に至ることもある。
そのため、２次電池を過充電、過放電、充電過電流、放電過電流、短絡電流から保護する保護用半導体装置がバッテリパック内に収められ、上記のようなことから保護の必要性が発生した場合は、２次電池と充電器あるいは負荷装置との接続を遮断して発熱、発火を防いでいる。
また保護用半導体装置は、過充電、過放電、充電過電流、放電過電流、短絡電流を検出するために、それぞれ専用の検出回路を備えている。検出回路は、保護動作が必要な異常を検出すると検出信号を出力し、２次電池と充電器あるいは負荷装置との間に設けられているスイッチ手段をオフして接続を遮断する。
しかし、検出信号が出力されて直ちにスイッチ手段をオフするように構成した場合、ノイズのように非常に短い信号でも検出信号が出力されて負荷装置への電力供給を停止するといった誤動作が発生する。このような誤作動を防止するため、通常、検出信号が出力されてから所定の時間経過しても、まだ検出信号が継続している場合に異常と判断してスイッチ手段をオフするようにしている。このような所定の時間を遅延時間と呼ぶ。遅延時間は検出した異常の内容によって異なる時間を設定している。すなわち、異常の程度が大きいものや緊急を要するものほど短く、あまり緊急を要しないものは長くしている。例えば、過充電保護の場合の遅延時間は約１Ｓ（秒）、過放電は約２０ｍＳ、放電過電流は約１２ｍＳ、充電過電流は約１６ｍＳ、短絡電流は約０．４ｍＳのように異常の内容や緊急度に合せて遅延時間を設定している。しかし、このような保護用半導体装置の特性検査や出荷検査などを行う場合は、上記遅延時間を待っていたのでは、検査に時間が掛かり過ぎ量産性がなくコストも増加してしまうといった問題がある。
【０００３】
ここで従来の保護用半導体装置では、遅延時間の生成は保護用半導体装置に外付けしたコンデンサの静電容量を基にして時間を決めていたため、検査時はコンデンサの静電容量を小さくして、遅延時間を短縮していた。ところが、装置の小型化やコストダウンの要求を受け、外付けコンデンサを使用せずに、発振回路やカウンタを全て保護用半導体装置内に組み込んで遅延時間を生成するようになった。その結果、コンデンサの静電容量の変更ができなくなり、保護用半導体装置に遅延時間を短縮するためのテスト端子を新たに追加していた。また保護用半導体装置はバッテリパック内に収める必要があるため小型化が不可欠である。テスト端子が１ピン増えただけで、既存の小型パッケージが使用できなくなり、大型のパッケージを使用するようになったり、テスト端子用にボンディングパッドが増えてＩＣのチップサイズが増えたりして、スペース、コスト供に増加してしまう。
特許文献１には、上記問題を解決するための保護用半導体装置について開示されている。図４は特許文献１のブロック図である。バッテリパック１２０は、保護用半導体装置１０１、２次電池２１、放電制御用ＮＭＯＳトランジスタＭ２１、充電制御用ＮＭＯＳトランジスタＭ２２、コンデンサＣ２１、抵抗Ｒ２１、抵抗Ｒ２２で構成され、プラス端子２２とマイナス端子２３を備えている。プラス端子２２とマイナス端子２３には充電器もしくは負荷装置３０が接続されている。保護用半導体装置１０１は、放電過電流または充電過電流を検出するための電流検出端子Ｖ−を備えている。端子Ｖｓｓに対する電流検出端子Ｖ−の電圧は、放電時はプラス電圧であり、充電時はマイナス電圧となる。
特許文献１では、電流検出端子Ｖ−に、通常の充電過電流で発生するマイナス電位よりさらに低いマイナス電圧を印加した場合に、遅延時間を短縮する機能を与えることで、従来のテスト端子を廃止し、パッケージの小型化とチップサイズの増加を抑えている。
【特許文献１】特開２００５−１２８５２公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、バッテリパック１２０内の２次電池に対するより繊細な保護を実現するために、最近では、放電過電流保護に対する要求が多様化してきた。例えば、電流検出端子Ｖ−の電圧が０．１Ｖ以上になった場合は遅延時間１０ｍＳでスイッチ手段をオフし、０．５Ｖ以上になった場合は２ｍＳで、０．８Ｖ以上になった場合は０．４ｍＳでスイッチ手段をオフするといったように、放電電流の大きさに応じてスイッチ手段オフまでの遅延時間を短くするようになってきている。このように、電流検出端子Ｖ−の電位を何段階にも分けて検出し、さらに電圧に応じて何種類もの遅延時間を設定するには多くの回路部品の追加が必要となり、ＩＣチップの面積の増加とそれに伴うコストアップが避けられなかった。
本発明は、かかる課題に鑑み、各検出回路毎に定めた遅延時間だけ遅延させる遅延回路と、この遅延回路の遅延時間を所定の比率で短縮する短縮回路を備えることにより、ＩＣチップ面積の増加を抑え、複数種類の放電過電流に対応可能な保護用半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明はかかる課題を解決するために、請求項１は、充電によって２次電池の電圧が第１の電圧を超える過充電と、放電によって前記２次電池の電圧が第２の電圧を下回る過放電と、前記２次電池の充電電流が増加して接地電位に対する電流検出端子の絶対値電圧が第３の電圧以上になる充電過電流と、前記２次電池の放電電流が増加して前記電流検出端子の絶対値電圧が第４の電圧以上になる放電過電流と、短絡電流を検出して前記２次電池を保護する２次電池保護用半導体装置であって、前記電流検出端子は、充電時は充電電流を前記２次電池の前記接地電位に対してマイナス電圧に変換し、放電時はプラス電圧に変換して検出し、少なくとも放電時の検出回路として、前記電流検出端子の電圧が前記第４の電圧を超えたことを検出する第１放電過電流検出回路と、前記電流検出端子の電圧が前記第４の電圧より高い第５の電圧を超えたことを検出する第２放電過電流検出回路を備え、前記第１放電過電流検出回路及び第２放電過電流検出回路の出力を、当該各検出回路毎に定めた遅延時間だけ遅延させる遅延回路と、前記電流検出端子に所定のマイナス電圧以下の電圧が印加された場合または第６の電圧以上のプラス電圧が印加された場合に前記遅延時間を所定の比率で短縮する遅延時間短縮信号を生成する短縮回路と、を備えたことを特徴とする。
本発明の最も大きな特徴は、遅延回路と短縮回路を備えた点である。即ち、遅延回路は各検出回路毎に定めた遅延時間だけ遅延させる構成とし、更に、短縮回路によりこの遅延回路の遅延時間を所定の比率で短縮するようにするものである。これにより、ＩＣチップ面積の増加を抑え、複数種類の放電過電流に対応可能な保護用半導体装置を提供することができる。
請求項２は、前記遅延回路は、前記遅延時間短縮信号を受信したときのモードが充電時と放電時とで前記遅延時間を短縮する比率を変更するようにしたことを特徴とする。
現在の動作モードが充電か放電かを判断し、遅延時間短縮信号を充電時に受信した場合と、放電時に受信した場合の短縮率を変えることでより適切な時間設定が可能となる。すなわち、例えば充電時は過充電検出時の遅延時間約１Ｓという長い時間があるため１／４０に設定し、放電時は１／５に短縮するものである。
【０００６】
請求項３は、前記第６の電圧を前記第４の電圧より高く、且つ前記第５の電圧より低く設定したことを特徴とする。
第１放電過電流検出回路が動作するためには、第６の電圧を第４の電圧より高くなる必要がある。しかし、第６の電圧は同時に第２放電過電流検出回路の比較対象となっているので、第１放電過電流検出回路と第２放電過電流検出回路が同時に動作することを禁止するために、第２放電過電流検出回路の基準電圧である第５の電圧は、第１放電過電流検出回路が動作したときの第６の電圧より更に高く設定する必要がある。
請求項４は、前記第６の電圧を前記第５の電圧より高く設定したことを特徴とする。
請求項３の結果、第５の電圧を第４の電圧より高く設定することになる。
請求項５は、前記短縮回路は、少なくとも負電源端子を前記電流検出端子に接続して入力端子を接地電位あるいは所定の電位に接続したＣＭＯＳ構成の第１インバータ回路と、負電源端子を前記電流検出端子に接続して入力端子を前記第１インバータ回路の出力に接続したＣＭＯＳ構成の第２インバータ回路と、入力端子を前記第２インバータ回路の出力に接続したＣＭＯＳ構成の第３インバータ回路と、を備えたことを特徴とする。
短縮回路は直列接続された３つのインバータより構成されている。そして電流検出端子の電位が接地電位に近いか、接地電位より低いかによりハイレベルかローレベルを出力する。
請求項６は、前記所定のマイナス電圧は、前記第１インバータ回路の入力端子がゲートに接続されているＮＭＯＳトランジスタの閾値電圧を製造プロセスにより設定し、前記第６の電圧以上のプラス電圧は、前記第３インバータ回路の入力端子がゲートに接続されているＮＭＯＳトランジスタの閾値電圧を製造プロセスにより設定したことを特徴とする。
短縮回路が遅延時間短縮信号を出力する電流検出端子の電圧設定は、マイナス電圧の場合は第１インバータ回路に使用されているＮＭＯＳトランジスタの閾値電圧で設定でき、プラス電圧の方は第３インバータ回路に使用されているＮＭＯＳトランジスタの閾値電圧を変えることで設定可能である。またＮＭＯＳトランジスタの閾値電圧を変更するのは製造プロセスを調整することで対応できる。
請求項７は、前記第１インバータ回路にヒステリシス特性を備えたことを特徴とする。
短縮回路はあまり敏感に動作すると非常に短いノイズやジッタにより誤動作する確率が増加する。そこで第１インバータ回路にヒステリシス特性を持たせることにより、それを防止するものである。即ち、ヒステリシス特性は立ち上がりの入力電圧と立下りの入力電圧が異なる電圧にすることにより、時間幅が非常に短いノイズやジッタを防止するものである。
【発明の効果】
【０００７】
請求項１の発明によれば、遅延回路は各検出回路毎に定めた遅延時間だけ遅延させる構成とし、更に、短縮回路によりこの遅延回路の遅延時間を所定の比率で短縮するようにするので、ＩＣチップ面積の増加を抑え、複数種類の放電過電流に対応可能な保護用半導体装置を提供することができる。
また請求項２では、遅延回路は、遅延時間短縮信号を受信したときのモードが充電時と放電時とで遅延時間を短縮する比率を変更するので、充電時と放電時とで最適な時間設定が可能となった。
また請求項３では、第６の電圧を第４の電圧より高く、且つ第５の電圧より低く設定したので、第１放電過電流検出回路と第２放電過電流検出回路が同時に動作することを防止することができる。
また請求項４では、第５の電圧を第４の電圧より高く設定したので、共通の第６の電圧を使用して異なる放電過電流を検出することができる。
また請求項５では、短縮回路は直列接続された３つのインバータより構成されているので、従来の回路に新たな回路の追加無しに、放電過電流レベルの追加と、そのレベルに見合った遅延時間の設定が可能となった。
また請求項６では、所定のマイナス電圧は、第１インバータ回路の入力端子がゲートに接続されているＮＭＯＳトランジスタの閾値電圧を製造プロセスにより設定し、第６の電圧以上のプラス電圧は、第３インバータ回路の入力端子がゲートに接続されているＮＭＯＳトランジスタの閾値電圧を製造プロセスにより設定したので、新たな回路の追加が不要となった。
また請求項７では、第１インバータ回路にヒステリシス特性を備えたので、電圧検出時のジッタを防ぐことができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の実施形態に係るバッテリパックの回路図である。このバッテリパック２０は保護用半導体装置１と、２次電池２１と、放電制御用ＮＭＯＳトランジスタＭ２１と、充電制御用ＮＭＯＳトランジスタＭ２２と、コンデンサＣ２１と、抵抗Ｒ２１と、抵抗Ｒ２２とを備えて構成される。またプラス端子２２とマイナス端子２３を備えている。尚、プラス端子２２とマイナス端子２３には充電器もしくは負荷装置３０が接続されている。
ここで保護用半導体装置１は、過充電検出回路２と、過放電検出回路３と、充電過電流検出回路４と、第１放電過電流検出回路５と、第２放電過電流検出回路６と、遅延回路７と、短縮回路８と、レベルシフト９と、異常充電器検出回路１０と、ＮＭＯＳトランジスタＭ１とＭ２で構成され、放電制御用ＮＭＯＳトランジスタＭ２１を制御するための放電制御端子Ｄｏｕｔ、充電制御用ＮＭＯＳトランジスタＭ２２を制御するための充電制御端子Ｃｏｕｔ、充放電電流を電圧に変換して検出するための電流検出端子Ｖ−を備えている。
また、保護用半導体装置１は放電時の保護仕様として、電流検出端子Ｖ−の電圧が０．１Ｖを超えたとき、遅延時間１０ｍＳで検出する放電過電流と、電流検出端子Ｖ−の電圧が０．５Ｖを超えたとき、遅延時間２ｍＳで検出する放電過電流と、電流検出端子Ｖ−の電圧が０．８Ｖを超えたとき、遅延時間０．４ｍＳで検出する短絡検出の３通りを備えている。ただし、上記電圧と時間は一例であって、必ずしも上記の通りでなくても良いが、電圧が大きくなるほど遅延時間は短くなるようにしている。
また、過充電検出回路２は、ヒステリシス特性を備えたコンパレータＣＭＰ１と、直列接続された抵抗Ｒ１と抵抗Ｒ２で構成されている。コンパレータＣＭＰ１の反転入力は電圧Ｖｓ１（第１の電圧）が接続され、非反転入力は抵抗Ｒ１とＲ２の交点が接続されている。直列抵抗Ｒ１とＲ２は電源Ｖｄｄと接地Ｖｓｓ間に接続されている。
即ち、充電によって２次電池２１の電圧が上昇し、抵抗Ｒ１とＲ２の接続ノードの電圧が電圧Ｖｓ１を超えると、２次電池は過充電となる。コンパレータＣＭＰ１は抵抗Ｒ１とＲ２の接続ノードの電圧が電圧Ｖｓ１を超えるとハイレベルを出力する。この出力は遅延回路７に入力される。
【０００９】
また、過放電検出回路３は、コンパレータＣＭＰ２と、電圧Ｖｓ１、直列接続された抵抗Ｒ３と抵抗Ｒ４で構成されている。コンパレータＣＭＰ２の非反転入力は電圧Ｖｓ１が接続され、反転入力は抵抗Ｒ３とＲ４の交点が接続されている。直列抵抗Ｒ３とＲ４は電源Ｖｄｄと接地Ｖｓｓ間に接続されている。
即ち、放電によって２次電池２１の電圧が低下し、抵抗Ｒ３とＲ４の接続ノードの電圧が電圧Ｖｓ１を下回ると、２次電池は過放電となる。コンパレータＣＭＰ２は抵抗Ｒ３とＲ４の接続ノードの電圧が電圧Ｖｓ１を下回るとハイレベルを出力する。この出力は遅延回路７に入力される。
また、充電過電流検出回路４は、コンパレータＣＭＰ３と、電圧Ｖｓ２（第２の電圧）で構成されている。コンパレータＣＭＰ３の反転入力は電圧Ｖｓ２のプラス電位が接続され、非反転入力は接地されている。なお、電圧Ｖｓ２のマイナス電位は電流検出端子Ｖ−に接続されている。
即ち、通常の充電電流では、接地電位Ｖｓｓに対する電流検出端子Ｖ−の電圧はマイナスであり、しかも電圧の絶対値は電圧Ｖｓ２より低いので、コンパレータＣＭＰ３の出力はローレベルである。しかし、何らかの異常が発生して充電電流が増加し、接地電位Ｖｓｓに対する電流検出端子Ｖ−の絶対値電圧が電圧Ｖｓ２以上になると、コンパレータＣＭＰ３の反転入力の電位が接地電位Ｖｓｓ以下になるので、コンパレータＣＭＰ３の出力はハイレベルに反転する。この出力は遅延回路７に入力される。
【００１０】
また、第１放電過電流検出回路５は、コンパレータＣＭＰ４と、電圧Ｖｓ３で構成されている。コンパレータＣＭＰ４の反転入力は電圧Ｖｓ３（第３の電圧）のプラス電位が接続され、非反転入力はＮＭＯＳトランジスタＭ２を介して電流検出端子Ｖ−に接続されている。なお、電圧Ｖｓ３のマイナス電位は接地されている。
即ち、通常の放電電流では、接地電位Ｖｓｓに対する電流検出端子Ｖ−の電圧は電圧Ｖｓ３より低いので、コンパレータＣＭＰ３の出力はローレベルである。しかし、何らかの異常が発生し放電電流が増加して、電流検出端子Ｖ−の電圧が電圧Ｖｓ３以上になると、コンパレータＣＭＰ４の出力はハイレベルに反転する。この出力は遅延回路７に入力される。
また、第２放電過電流検出回路６は、コンパレータＣＭＰ５と、電圧Ｖｓ４（第４の電圧）で構成されている。コンパレータＣＭＰ５の反転入力は電圧Ｖｓ４のプラス電位が接続され、非反転入力はＮＭＯＳトランジスタＭ２を介して電流検出端子Ｖ−に接続されている。なお、電圧Ｖｓ４のマイナス電位は接地されている。また、電圧Ｖｓ４は電圧Ｖｓ３より高い電圧を設定している。
即ち、通常の放電電流では、接地電位Ｖｓｓに対する電流検出端子Ｖ−の電圧は電圧Ｖｓ４より低いので、コンパレータＣＭＰ５の出力はローレベルである。しかし、何らかの異常が発生し、放電電流が増加して電流検出端子Ｖ−の電圧が電圧Ｖｓ４以上になると、コンパレータＣＭＰ５の出力はハイレベルに反転する。この出力は遅延回路７に入力される。
また、遅延回路７は、発振回路１１、カウンタ回路１２、ロジック回路Ｄ１３、ロジック回路Ｃ１４で構成されている。
【００１１】
発振回路１１には上記した各検出回路の出力が入力されている。さらに後述する短縮回路８から遅延時間短縮信号と、ロジック回路Ｄ１３とロジック回路Ｃ１４の出力も入力されている。
発振回路１１に各検出回路の出力が入力されると、発振回路１１で生成されたクロック信号をカウンタ回路１２で分周し、検出回路毎に定められた遅延時間を生成する。カウンタ回路１２で遅延された検出信号がロジック回路Ｄ１３またはロジック回路Ｃ１４に入力される。
放電時の場合は、ロジック回路Ｄ１３はローレベルを出力し、保護半導体装置１に外付けされているＮＭＯＳトランジスタＭ２１をオフにして、２次電池２１と負荷装置３０の接続を遮断する。
充電時の場合はロジック回路Ｃ１４がローレベルを出力し、レベルシフト９を介して保護半導体装置１に外付けされているＮＭＯＳトランジスタＭ２２をオフにして、２次電池２１と充電器３０の接続を遮断する。
また、発振回路１１は、後述する短縮回路８から出力される遅延時間短縮信号を受信すると、全ての遅延時間を一律に短縮する。例えば、１／４０に短縮した場合は、前記した過充電検出時の遅延時間約１Ｓが僅か２５ｍＳで済んでしまう。
さらに、現在の動作モードが充電か放電かはロジック回路Ｄ１３とロジック回路Ｃ１４の出力信号によって判断できるので、遅延時間短縮信号を充電時に受信した場合と、放電時に受信した場合の短縮率を変えることでより適切な時間設定が可能となる。すなわち、充電時は前述したように過充電検出時の遅延時間約１Ｓという長い時間があるため１／４０に設定し、放電時は１／５に短縮するようにしても良い。
また、短縮回路８は、電流検出端子Ｖ−の電圧が接地Ｖｓｓに対し所定のマイナス電圧以下になった場合と、所定のプラス電圧以上になった場合に遅延時間短縮信号を生成し、発振回路１１に出力する。なお、短縮回路８に付いての詳細は後述する。
また、レベルシフト９は、ロジック回路Ｃ１４の出力信号でＮＭＯＳトランジスタＭ２２を制御できるように信号レベルをシフトしている。
また、異常充電器検出回路１０は、誤って高電圧出力の充電器３０が接続された場合に、コンパレータＣＭＰ４とＣＭＰ５の入力に電流検出端子Ｖ−を介して高電圧が印加されないように、ＮＭＯＳトランジスタＭ１とＭ２をオフして保護を行っている。
【００１２】
図２は、本発明の短縮回路８の実施例を示す回路図である。短縮回路８はＣＭＯＳ構成の３つのインバータ回路で構成されている。インバータＩＮＶ１は、ヒステリシス特性を備えており、インバータＩＮＶ１の負側の電源端子は、電流検出端子Ｖ−に接続されている。また、入力は接地されている。インバータＩＮＶ２の負側の電源端子も、電流検出端子Ｖ−に接続されている。また、入力はインバータＩＮＶ１の出力に接続されている。インバータＩＮＶ３の負側の電源端子は接地されている。また、入力はインバータＩＮＶ２の出力に接続されている。
この回路の動作は、電流検出端子Ｖ−の電位が接地電位Ｖｓｓに近い場合は、インバータＩＮＶ１の出力Ａはハイレベルとなる。この信号はインバータＩＮＶ２とＩＮＶ３でそれぞれ反転されるので、短縮回路８の出力ＯＵＴはハイレベルとなる。そして電流検出端子Ｖ−の電位が接地電位Ｖｓｓより低下し、所定のマイナス電圧以下になると、インバータＩＮＶ１の出力Ａは反転しローレベルとなる。この信号はインバータＩＮＶ２とＩＮＶ３でそれぞれ反転されるので、短縮回路８の出力ＯＵＴはローレベルとなる。発振回路１１は短縮回路８の出力ＯＵＴがローレベルになると、遅延時間を所定の比率で短縮する。
尚、電流検出端子Ｖ−の電圧が接地電位Ｖｓｓに対しマイナス電圧になるのは充電のときである。そこで、前記所定のマイナス電圧としては、例えば、充電過電流時の検出電圧が−０．１Ｖとすると、その電圧より十分低い電圧、例えば−２Ｖとする。この電圧は通常の動作では決して起り得ない電圧である。この様に通常の動作では決して起らない電圧に設定しておいて、保護用半導体検査時には、電流検出端子Ｖ−に−２Ｖ以下の電圧を外部電源より印加する。するとインバータＩＮＶ１はローレベルに反転し、短縮回路８は遅延時間短縮信号であるローレベルを出力することができる。すなわち、検査時だけ遅延時間を短縮することが可能となる。実施例ではインバータＩＮＶ１の入力を接地電位Ｖｓｓに接続したが、接地電位Ｖｓｓに限ることなく、電流検出端子Ｖ−と所定の電圧差が得られる電位であれば他の電位に接続しても構わない。
【００１３】
図３は、図２に示した短縮回路８の詳細回路図である。インバータＩＮＶ１は、ＰＭＯＳトランジスタＭ１１とＭ１３、ＮＭＯＳトランジスタＭ１２とＭ１４、抵抗Ｒ１１とＲ１２で構成されている。
ＰＭＯＳトランジスタＭ１１のソースは抵抗Ｒ１１を介して電源Ｖｄｄに、ドレインはＮＭＯＳトランジスタＭ１２のドレインに、ゲートはＮＭＯＳトランジスタＭ１２のゲートと共通接続され、さらに所定の電位（実施例では接地電位Ｖｓｓ）に接続されている。  ＮＭＯＳトランジスタＭ１２のソースは抵抗Ｒ１２を介して電流検出端子Ｖ−に接続されている。ＰＭＯＳトランジスタＭ１３は抵抗Ｒ１１に並列に接続されている。ゲートはＮＭＯＳトランジスタＭ１４のゲートと共通接続され、さらにインバータＩＮＶ４の出力に接続されている。ＮＭＯＳトランジスタＭ１４は抵抗Ｒ１２に並列に接続されている。そしてＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２がインバータ本体を構成し、ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１４および抵抗Ｒ１１とＲ１２がインバータ入力にヒステリシス特性を与えている。
またインバータＩＮＶ２は、ＰＭＯＳトランジスタＭ１５とＮＭＯＳトランジスタＭ１６、ダイオードＤ１５とＤ１６で構成されている。なお、ダイオードＤ１５とＤ１６はＰＭＯＳトランジスタＭ１５とＮＭＯＳトランジスタＭ１６のソース−ドレイン間に生成される寄生ダイオードである。ＰＭＯＳトランジスタＭ１５のソースは電源Ｖｄｄに、ドレインはＮＭＯＳトランジスタＭ１６のドレインに、またゲートはＮＭＯＳトランジスタＭ１６のゲートと共通接続され、さらにインバータＩＮＶ１の出力Ａに接続されている。ダイオードＤ１５のアノードはＰＭＯＳトランジスタＭ１５のソースに、カソードはインバータＩＮＶ２の出力Ｂに接続されている。また、ダイオードＤ１６のアノードはインバータＩＮＶ２の出力Ｂに、カソードはＮＭＯＳトランジスタＭ１６のソースに接続されている。
【００１４】
またインバータＩＮＶ３は、ＰＭＯＳトランジスタＭ１７とＮＭＯＳトランジスタＭ１８で構成されている。ＰＭＯＳトランジスタＭ１７のソースは電源Ｖｄｄに、ドレインはＮＭＯＳトランジスタＭ１８のドレインに、ＮＭＯＳトランジスタＭ１８のソースは接地されている。また、両トランジスタのゲートは共通接続されて、インバータＩＮＶ２の出力Ｂに接続されている。さらに、両トランジスタのドレインは短縮回路８の出力ＯＵＴに接続されている。
尚、図２の回路には記載されていないが、短縮回路８の出力ＯＵＴはインバータ４を介してＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１４のゲートにフィードバックされ、ヒステリシス特性を作り出している。
電流検出端子Ｖ−の電位が接地電位Ｖｓｓに近い場合は、ＮＭＯＳトランジスタＭ１２はオフ、ＰＭＯＳトランジスタＭ１１はオンとなるので、インバータＩＮＶ１の出力Ａはハイレベルとなる。この信号はインバータＩＮＶ２とＩＮＶ３でそれぞれ反転されるのでので、短縮回路８の出力はハイレベルとなる。
また電流検出端子Ｖ−の電圧がＮＭＯＳトランジスタＭ１２の閾値電圧以下まで低下すると、ＮＭＯＳトランジスタＭ１２はオンとなり、インバータＩＮＶ１はローレベルに反転する。すなわち、検査モード時に電流検出端子Ｖ−に印加する電圧をＮＭＯＳトランジスタＭ１２の閾値電圧と同じ電圧に設定することで、短縮回路８は遅延時間短縮信号を生成することができるようになる。
また電流検出端子Ｖ−の電圧が接地Ｖｓｓ電圧以上になると、インバータＩＮＶ２の出力電圧Ｂはローレベルであるが、電流検出端子Ｖ−の電圧が寄生ダイオードＤ１６を介して、出力電圧Ｂの電圧を上昇させる。インバータＩＮＶ２の出力電圧ＢがＮＭＯＳトランジスタＭ１８の閾値電圧を超えると、ＮＭＯＳトランジスタＭ１８はオンとなり、インバータＩＮＶ３は反転してローレベルとなる。この信号は短縮回路８の出力ＯＵＴより発振回路１１に入力されるので、遅延回路７は遅延時間を短縮する。
【００１５】
以上のように、短縮回路８は、電流検出端子Ｖ−の電位がプラスの場合にも遅延時間短縮信号を出力することができる。
短縮回路８が遅延時間短縮信号を出力する電流検出端子Ｖ−のプラス電圧（Ｖｔとする）を、例えば、第１放電過電流回路の検出電圧Ｖｓ３より高く、且つ第２放電過電流回路の検出電圧Ｖｓ４より低い値に設定する。具体的には、Ｖｓ３＝０．１Ｖ、Ｖｔ＝０．５Ｖ、Ｖｓ４＝０．８Ｖにする。
電流検出端子Ｖ−が０．５Ｖ以上になった場合は、既に第１放電過電流回路からは検出信号が出力されているので遅延時間１０ｍＳがスタートしている。さらに、短縮回路８から遅延時間短縮信号が出力されているので、放電時の短縮率を１／５に設定しておくことで、０．５Ｖの時の遅延時間２ｍＳをわざわざ用意しなくても、遅延時間短縮信号によって２ｍＳの遅延時間を発生することができる。０．８Ｖの遅延時間０．４ｍＳは遅延時間が短縮された状態で発生するように設定して置けば問題ない。
別の例では、短縮回路８が遅延時間短縮信号を出力する電流検出端子Ｖ−のプラス電圧（Ｖｔ）を、第２放電過電流回路６の検出電圧Ｖｓ４より高く設定する。具体的には、Ｖｓ３＝０．１Ｖ、Ｖｓ４＝０．５Ｖ、Ｖｔ＝０．８Ｖにする。
電圧電流検出端子Ｖ−が０．８Ｖ以上になった場合は、既に第１放電過電流回路５と第２放電過電流回路６から検出信号が出力されているので遅延時間２ｍＳがスタートしている。さらに、短縮回路８から遅延時間短縮信号が出力されているので、放電時の短縮率を１／５に設定しておくことで、０．８Ｖとの時の遅延時間０．４ｍＳをわざわざ用意しなくても、遅延時間短縮信号によって０．４ｍＳの遅延時間を発生することができる。
また短縮回路８が遅延時間短縮信号を出力する電流検出端子Ｖ−の電圧設定は、マイナス電圧の場合はインバータＩＮＶ１に使用されているＮＭＯＳトランジスタＭ１２の閾値電圧で設定でき、プラス電圧の方はインバータＩＮＶ３に使用されているＮＭＯＳトランジスタＭ１８の閾値電圧を変えることで設定可能である。ＮＭＯＳトランジスタの閾値電圧を変更するのは製造プロセスを調整することで対応できる。
以上のように、従来、電流検出端子Ｖ−にマイナス電圧が印加されたことを検出して、遅延時間を短縮するための短縮回路８を、プラス電圧が印加された場合にも遅延時間短縮信号を出力可能にすることによって、新たな回路の追加を行うことなく、放電過電流検出レベルを１つ追加することが可能となった。
しかも、検出電圧レベルはインバータに使用されているＮＭＯＳトランジスタの閾値電圧で決まるため、製造プロセスの調整だけですみ、回路の増加とそれに伴うコストアップも抑えることが可能である。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るバッテリパックの回路図である。
【図２】本発明の短縮回路の実施例を示す回路図である。
【図３】本発明の短縮回路の詳細回路図である。
【図４】従来のバッテリパックの回路図である。
【符号の説明】
【００１７】
１  保護用半導体装置、２  過充電検出回路、３  過放電検出回路、４  充電過電流検出回路、５  第１放電過電流検出回路、６  第２放電過電流検出回路、７  遅延回路、８  短縮回路、９  レベルシフト、１０  異常充電器検出回路、２０  バッテリパック、２１  ２次電池、２２  プラス端子、２３  マイナス端子、Ｍ２１  放電制御用ＮＭＯＳトランジスタ、Ｍ２２  充電制御用ＮＭＯＳトランジスタ、Ｃ２１  コンデンサ、Ｒ２１  抵抗、Ｒ２２  抵抗、３０  充電器もしくは負荷装置、Ｍ１、Ｍ２  ＮＭＯＳトランジスタ
【図１】
0004667157.tif 000002
【図２】
0004667157.tif 000003
【図３】
0004667157.tif 000004
【図４】
0004667157.tif 000005