(57)【特許請求の範囲】
【請求項１】
主制御装置と、この主制御装置にネットワークを介して接続される複数の制御装置と、前記主制御装置から前記複数の制御装置への伝送動作を解析する伝送解析装置とを有し、前記主制御装置から前記各制御装置に対する制御データに各制御装置に固有のアドレスを付加して、一定周期ごとにアドレス順に前記各制御装置へ繰り返し伝送するエレベータ伝送システムにおいて、
前記伝送解析装置は、
前記各制御装置のうち、前記制御データの波形を表示すべきであって当該波形の表示前である単一の制御装置に固有のアドレスを指定するための入力操作を受け付ける指定手段と、
前記主制御装置が出力した各制御データを示す波形を連続的に表示する表示手段と、
前記主制御装置が出力した各制御データのうち前記指定手段が指定を受け付けたアドレスが付加された制御データを判別する判別手段と、
この判別手段が判別した制御データの波形を、前記指定手段により指定を受け付けた以外のアドレスが付加された制御データと区別して、かつ静止させて前記表示手段に表示させる表示制御手段と
を具備したことを特徴とするエレベータ伝送システム。
【請求項２】
前記表示制御手段は、前記主制御装置が前記制御データを出力している状態を前記表示手段に表示させることを特徴とする請求項１に記載のエレベータ伝送システム。
【請求項３】
前記表示制御手段は、前記指定手段により指定を受け付けたアドレスを前記主制御装置が出力している状態を前記表示手段に表示させることを特徴とする請求項１に記載のエレベータ伝送システム。
【請求項４】
前記表示制御手段は、前記指定手段により指定を受け付けたアドレスに対応する制御データを前記主制御装置が出力している状態を前記表示手段に表示させることを特徴とする請求項１に記載のエレベータ伝送システム。
【請求項５】
前記表示制御手段は、前記主制御装置が出力した、前記指定手段により指定を受け付けたアドレスが付加された制御データを数値化して前記表示手段に表示させること特徴とする請求項１に記載のエレベータ伝送システム。
【請求項６】
前記表示制御手段は、前記主制御装置が出力した制御データのエラーの有無を判別する手段を有し、この判別結果を前記表示手段に表示させることを特徴とする請求項１に記載のエレベータ伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレベータの運行動作を制御するための制御データを伝送するエレベータ伝送システムに関する。
【背景技術】
【０００２】
従来のエレベータ伝送システムでは、マスタコントローラと呼ばれる主制御装置から、この主制御装置とＬＡＮを介して接続され、乗りかごおよび各階床のホールにそれぞれ備えられる制御装置に、乗りかごの駆動のための制御データを伝送している。
【０００３】
乗りかごにおよび各階床のホールに備えられた制御装置には、それぞれに固有のアドレスが割り当てられており、マスタコントローラは、制御対象である、乗りかごおよび各階床のホールの制御装置に対する制御データに、それぞれの制御対象に割り当てられたアドレスを付加してアドレス順に一定周期で繰り返し出力する。
【０００４】
乗りかごおよび各階床のホールの制御装置は、マスタコントローラから入力した制御データに付加されたアドレスが自身に割り当てられたアドレスであれば、当該入力した制御データの内容にしたがった処理を行なう（例えば特許文献１参照）。
【特許文献１】特開２００３−０８１５４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述したエレベータにおいて、例えば開発試験やトラブル解析を行なう際は、マスタコントローラからＬＡＮを介して出力された制御データの波形の状態を確認する必要がある。この確認のため、マスタコントローラをオシロスコープと接続し、このオシロスコープにより制御データの波形を表示する。
【０００６】
しかし、制御データはアドレス順に一定周期で繰り返し出力されているので、乗りかごおよび各階床のホールの制御装置のうち、マスタコントローラからの制御データの伝送動作確認を行ないたい制御装置に対する、該制御データの波形をオシロスコープですぐに表示させることはできなかった。よって、マスタコントローラと、このマスタコントローラと接続される個々の制御対象との間の制御データの伝送動作確認が容易に行なえなかった。
【０００７】
そこで、本発明の目的は、エレベータの主制御装置から出力した制御データの伝送動作確認が容易に行なえるエレベータ伝送システムを提供することにある。
【課題を解決するための手段】
【０００８】
すなわち、本発明に係わるエレベータ伝送システムは、主制御装置と、この主制御装置にネットワークを介して接続される複数の制御装置と前記主制御装置から前記複数の制御装置への伝送動作を解析する伝送解析装置とを有し、前記主制御装置から前記各制御装置に対する制御データに各制御装置に固有のアドレスを付加して、一定周期ごとにアドレス順に前記各制御装置へ繰り返し伝送するエレベータ伝送システムにおいて、前記伝送解析装置は、前記各制御装置のうち、前記制御データの波形を表示すべきであって当該波形の表示前である単一の制御装置に固有のアドレスを指定するための入力操作を受け付ける指定手段と、前記主制御装置が出力した各制御データを示す波形を連続的に表示する表示手段と、前記主制御装置が出力した各制御データのうち前記指定手段が指定を受け付けたアドレスが付加された制御データを判別する判別手段と、この判別手段が判別した制御データの波形を、前記指定手段により指定を受け付けた以外のアドレスが付加された制御データと区別して、かつ静止させて前記表示手段に表示させる表示制御手段とを具備したことを特徴とする。
【０００９】
このようなエレベータ伝送システムを用いれば、主制御装置が出力した制御データのうち、予め指定したアドレスが付加された制御データを判別して、この波形を表示手段に表示させるので、主制御装置から、予め指定したアドレスが割り当てられた制御装置に対する制御データの伝送動作確認が容易に行なえるようになる。
【発明の効果】
【００１０】
本発明に係わるエレベータ伝送システムでは、主制御装置から、この主制御装置に接続される複数の制御装置のうち予め指定したアドレスが割り当てられた制御装置に対する制御データの伝送動作確認が容易に行なえるようになる。
【発明を実施するための最良の形態】
【００１１】
以下図面により本発明の実施形態について説明する。  
図１は、本発明の実施形態にしたがったエレベータ伝送システムの全体構成を示すブロック図である。  
このエレベータ伝送システム１は、マスタコントローラ２、ホールコントローラ３、かごコントローラ４を備える。マスタコントローラ２は、エレベータの乗りかご（図示せず）の昇降動作を含む、エレベータの運行の全体制御を行なうものであり、ＬＡＮケーブル５を介してホールコントローラ３、かごコントローラ４と接続される。
【００１２】
ホールコントローラ３は各階床に設置され、各階床のエレベータホール（図示せず）に備えられたスイッチの操作検出や、エレベータホールに備えられたホールインジケータ（図示せず）の表示制御を行なう。
【００１３】
かごコントローラ４は、乗りかご内に備えられたスイッチの操作検出や、乗りかご内のインジケータ（図示せず）の表示制御を行なう。各階床のホールコントローラ３、かごコントローラ４には、それぞれに固有のアドレスが割り当てられている。  
ここで、本システムにおいて、マスタコントローラ２はマスタ局、各階床のホールコントローラ３、かごコントローラ４はスレーブ局として存在する。
【００１４】
マスタコントローラ２から、各階床のホールコントローラ３に対して送信される制御データには、当該ホールコントローラ３に割り当てられたアドレスが付加される。ホールコントローラ３に対する制御データには、例えばホールインジケータを点灯させるためのデータなどが含まれる。
【００１５】
また、マスタコントローラ２から、かごコントローラ４に対して送信される制御データには、当該かごコントローラ４に割り当てられたアドレスが付加される。かごコントローラ４に対する制御データには、例えば乗りかご内のインジケータを点灯させるためのデータなどが含まれる。
【００１６】
マスタコントローラ２は、各階床のホールコントローラ３に対する制御データ、および、かごコントローラ４に対する制御データをアドレス順に一定周期ごとに繰り返し出力する。
【００１７】
図２に、マスタコントローラ２から出力される制御信号の一例を示す。  
この例では、第１の制御対象機器、第２の制御対象機器に対する制御データが一定周期ごとに繰り返される信号を示している。図中の、Ｔ１の時間に出力されている信号は、第１の制御対象機器に割り当てられたアドレスを示す。Ｔ２の時間に出力した信号は、第１の制御対象機器に対する制御データを示す。Ｔ３の時間に出力した信号は、第２の制御対象機器に割り当てられたアドレスを示す。Ｔ４の時間に出力した信号は、第２の制御対象機器に対する制御データを示す。Ｔ５の時間からは、前記各信号が繰り返し出力される。
【００１８】
各階床のホールコントローラ３、かごコントローラ４は、マスタコントローラ２が出力した制御信号に含まれる、自身に割り当てられたアドレスを有する制御データを入力した際に、この制御データで指示された処理を行なう。
【００１９】
ここでＬＡＮケーブル５には、プローブ７を介してオシロスコープ６が接続されると共に、伝送解析装置１１が接続されるオシロスコープ６は、マスタコントローラ２が出力した制御信号を入力し、この制御信号に含まれる制御データ、および当該制御データに付加されたアドレスの波形を表示する。
【００２０】
伝送解析装置１１は、プローブ７Ａを介してオシロスコープ６と接続される。伝送解析装置１１は、マスタコントローラ２が出力した制御信号を入力し、この制御信号に含まれる各制御データのうち、任意に指定されたアドレスの波形、およびこのアドレスに対応する制御データの波形をオシロスコープ６に表示するよう制御する。
【００２１】
図３は、オシロスコープ６の一例を示す図である。  
オシロスコープ６は、２現象オシロスコープであり、信号入力端子１０，１０Ａを備える。信号入力端子１０はプローブ７と接続される。信号入力端子１０Ａはプローブ７Ａと接続される。
【００２２】
また、伝送解析装置１１は、設定アドレス入力部１６を備える。設定アドレス入力部１６は、各階床のホールコントローラ３、かごコントローラ４のうち、制御データの波形をオシロスコープ６に表示させたい機器に割り当てられたアドレスの設定操作を受け付ける。本実施形態では、アドレスは１６進数３桁で表現される。
【００２３】
図４は、設定アドレス入力部１６の外観構成を示す図である。  
設定アドレス入力部１６は、ロータリスイッチ１６Ａ〜１６Ｃを備える。ロータリスイッチ１６Ａは、１６進数３桁のアドレスのうち、最上位桁の数値の設定操作を受け付け、ロータリスイッチ１６Ｂは、１６進数３桁のうち、２桁目の数値の設定操作を受け付け、ロータリスイッチ１６Ｃは、１６進数３桁のうち、最下位桁の数値の設定操作を受け付ける。
【００２４】
ユーザは、これらロータリスイッチ１６Ａ〜１６Ｃを操作して、各階床のホールコントローラ３、かごコントローラ４のうち、マスタコントローラ２から出力された制御データの内容の監視対象である機器に割り当てられた１６進数３桁のアドレスをセットする。例えば、制御データの波形を表示させたい機器が、かごコントローラ４であり、これに割り当てられた１６進数３桁のアドレスが「１ＥＦ」である場合には、ロータリスイッチ１６Ａを操作して「１」にセットし、ロータリスイッチ１６Ｂを操作して「Ｅ」にセットし、ロータリスイッチ１６Ｃを操作して「Ｆ」にセットする。
【００２５】
伝送解析装置１１は、このアドレス入力部１６により設定されたアドレスを有する制御データを入力した際に、トリガ信号をプローブ７Ａを介してオシロスコープ６の信号入力端子１０Ａに出力する。
【００２６】
信号入力端子１０Ａに入力されたトリガ信号の波形は、オシロスコープ６の表示部８にトリガ信号波形１３として表示される。また、伝送解析装置１１からオシロスコープ６の信号入力端子１０に入力された制御信号の波形は、オシロスコープ６の表示部８にオシロ波形９として表示される。
【００２７】
図３に示した表示画面中のトリガ位置１４はトリガ信号波形１３の立ち上がりエッジである。トリガ位置１４の位置は、オシロスコープ６側の設定スイッチ（図示せず）の操作により任意の位置に変更できる。
【００２８】
オシロ波形９は、アドレスフレーム９Ａとデータフレーム９Ｂが連続してなる。データフレーム９Ｂは、制御データを示す波形であり、アドレスフレーム９Ａは、データフレーム９Ｂで示された制御データに付加されたアドレスを示す波形である。
【００２９】
図５は、伝送解析装置１１の内部構成を示す図である。  
伝送解析装置１１は、前述した設定アドレス入力部１６の他に、伝送ドライバ１２、シリアル／パラレル変換部３０、通信フォーマットチェック部１５、設定アドレス比較部１７、取得データ認識部１８、ＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ  ｃｏｄｅ）エラーチェック部１９、表示部２７、設定アドレストリガ出力部２５、ＣＲＣエラー出力部２６、取得データＣＲＣエラー出力部２８、ＡＮＤ回路２９を備える。  
表示部２７は、伝送有無検出表示部２０、設定アドレス有無表示部２１、取得データ有無表示部２２、取得データ数値表示部２３、ＣＲＣエラー有無表示部２４を備える。
【００３０】
設定アドレス入力部１６は、設定アドレス比較部１７と接続される。伝送ドライバ１２は、ＬＡＮケーブル５を介してエレベータ伝送システム１のマスタコントローラ２と接続される。伝送ドライバ１２は、シリアル／パラレル変換部３０と接続される。シリアル／パラレル変換部３０は、通信フォーマットチェック部１５、設定アドレス比較部１７、取得データ認識部１８、ＣＲＣエラーチェック部１９、伝送有無検出表示部２０と接続される。また、設定アドレス比較部１７は、取得データ認識部１８と接続される。
【００３１】
設定アドレス有無表示部２１は、設定アドレス比較部１７と設定アドレストリガ出力部２５の間に備えられる。取得データ有無表示部２２は、取得データ認識部１８とＡＮＤ回路２９の入力端子の間に備えられる。取得データ数値表示部２３は、取得データ認識部１８と接続される。ＣＲＣエラー有無表示部２４は、ＣＲＣエラーチェック部１９とＡＮＤ回路２９の入力端子の間に備えられ、かつ、ＣＲＣエラー出力部２６と接続される。
【００３２】
また、設定アドレストリガ出力部２５はプローブ７Ａと接続され、取得データＣＲＣエラー出力部２８はプローブ７Ｂと接続され、ＣＲＣエラー出力部２６はプローブ７Ｂと接続される。プローブ７Ａ，７Ｂ，７Ｃのうちいずれかは、オシロスコープ６の信号入力端子１０Ａと接続される。
【００３３】
伝送ドライバ１２は、ＲＳ４８５規格に準拠した伝送ドライバである。通信フォーマットチェック部１５は、制御信号の基本フォーマットであるデータ長やパリティ、ストップビットを確認する。
【００３４】
次に、本システムの表示処理について説明する。表示処理とは、マスタコントローラ２からの制御信号のうち、設定アドレス入力部１６で入力したアドレスを示す波形、およびこのアドレスが付加された制御データの波形をオシロスコープ６により表示する処理である。この処理を行なう際に、プローブ７Ａをオシロスコープ６の信号入力端子６Ａに接続する。
【００３５】
まず、マスタコントローラ２から出力された制御信号は、ＬＡＮケーブル５を介して伝送ドライバ１２に入力される。この伝送ドライバ１２からマスタコントローラ２から入力した信号はＲＳ４８５規格の信号である。伝送ドライバ１２は、ＲＳ４８５規格の信号をロジック信号に変換し、これをシリアル／パラレル変換部３０に出力する。
【００３６】
シリアル／パラレル変換部３０に入力された信号はシリアル方式の信号であるが、シリアル／パラレル変換部３０は、このシリアル方式の信号をパラレル方式の信号に変換する。
【００３７】
シリアル／パラレル変換部３０は、パラレル方式に変換した信号を通信フォーマットチェック部１５、設定アドレス比較部１７、取得データ認識部１８、ＣＲＣエラーチェック部１９に出力する。
【００３８】
設定アドレス入力部１６で設定したアドレスは、設定アドレス比較部１７に出力される。設定アドレス比較部１７は、設定アドレス入力部１６からのアドレスを記憶する。
【００３９】
通信フォーマットチェック部１５は、シリアル／パラレル変換部３０から入力した制御信号のフォーマットを確認し、正常であると確認した場合に設定アドレス比較部１７を動作させる。
【００４０】
設定アドレス比較部１７は、通信フォーマットチェック部１５から動作を指示された際に、シリアル／パラレル変換部３０から出力された制御信号を入力する。そして、この入力した制御信号に含まれるアドレスと、設定アドレス入力部１６で設定したアドレスを照合する。そして、設定アドレス比較部１７は、シリアル／パラレル変換部３０からの制御信号に含まれるアドレスのうち、前述のように設定したアドレスと同一のアドレスを入力した際に、その旨を示す設定アドレス検出信号を、設定アドレス有無表示部２１に出力する。設定アドレス検出信号は、設定アドレス有無表示部２１を介して設定アドレストリガ出力部２５にも出力される。
【００４１】
設定アドレストリガ出力部２５は、設定アドレス有無表示部２１からの設定アドレス検出信号を入力すると、トリガ信号をプローブ７Ａを介してオシロスコープ６の信号入力端子１０Ａに出力する。  
信号入力端子１０Ａに入力されたトリガ信号は、図３に示すように、静止したトリガ信号波形１３としてオシロスコープ６の表示部８に表示される。
【００４２】
オシロスコープ６は、設定アドレストリガ出力部２５からのトリガ信号が入力された際に、当該トリガ信号を入力した時点で、信号入力端子１０を介して入力された制御信号の波形を表示部８に表示する。この表示された波形は静止する。このとき表示部８に表示された制御信号のアドレスフレーム９Ａの終了位置は、トリガ信号波形１３の立ち上がりエッジと一致する。つまり、トリガ信号波形１３とともに表示部８に表示されたアドレスフレーム９Ａは、設定アドレス入力部１６で設定したアドレスを示す波形である。また、アドレスフレーム９Ａに連続したデータフレーム９Ｂは、設定アドレス入力部１６で設定したアドレスに対応した制御データを示す波形である。
【００４３】
以上のように、設定アドレス入力部１６で予めアドレスを設定すると、マスタコントローラ２から入力した制御信号のうち、設定アドレスに対応する制御データの波形をオシロスコープ６の表示部８に表示することができる。したがって、各制御装置（コントローラ）毎の動作内容を個々に、かつ容易に確認できる。
【００４４】
次に、伝送解析装置１１の表示部２７による各種表示処理について説明する。  
図６は、図５に示した表示部２７の外観構成を示す図である。  
表示部２７は、伝送有無検出表示ランプ２０Ａ、ＣＲＣエラー有無表示ランプ２４Ａ、設定アドレス有無表示ランプ２１Ａ、取得データ有無表示ランプ２２Ａ、取得データ数値表示ランプ２３Ａを備える。伝送有無検出表示ランプ２０Ａは伝送有無検出表示部２０と、ＣＲＣエラー有無表示ランプ２４ＡはＣＲＣエラー有無表示部２４と、設定アドレス有無表示ランプ２１Ａは設定アドレス有無表示部２１と、取得データ有無表示ランプ２２Ａは取得データ有無表示部２２と、取得データ数値表示ランプ２３Ａは取得データ数値表示部２３とそれぞれ接続される。
【００４５】
取得データ数値表示ランプ２３Ａは、２桁の７セグメントＬＥＤ（図６参照）の数値部分である。設定アドレス有無表示ランプ２１Ａ、取得データ有無表示ランプ２２Ａは、７セグメントＬＥＤのドット部分である。
【００４６】
まず、伝送有無検出表示ランプ２０Ａよる表示処理について説明する。  
シリアル／パラレル変換部３０は、前述のようにシリアル方式からパラレル方式に変換した制御信号を伝送有無検出表示部２０に出力する。
【００４７】
伝送有無検出表示部２０は、シリアル／パラレル変換部３０からのパラレル方式の制御信号を入力した際に、伝送有無検出表示ランプ２０Ａを点滅させる。また、伝送有無検出表示部２０は、シリアル／パラレル変換部３０からのパラレル方式の制御信号を入力しない場合には、伝送有無検出表示ランプ２０Ａを消灯させる。これにより、ユーザは、シリアル／パラレル変換部３０による制御信号の変換処理が正常になされた否かを把握することが出来、また、マスタコントローラ２から制御信号が正常に出力されているか否かを容易に確認することが出来る。
【００４８】
次に、設定アドレス有無表示ランプ２１Ａによる表示処理について説明する。  
設定アドレス有無表示部２１は、前述したように設定アドレス比較部１７が出力したトリガ信号を入力した際に、設定アドレス有無表示ランプ２１Ａを点滅させる。また、設定アドレス有無表示部２１は、設定アドレス比較部１７からのトリガ信号を入力しない場合には、設定アドレス有無表示ランプ２１Ａを消灯させる。これにより、ユーザは、マスタコントローラ２からの制御信号に、設定アドレス入力部１６の操作により予め設定したアドレスが含まれているか否かを容易に把握することが出来る。
【００４９】
次に、取得データ有無表示ランプ２２Ａ、取得データ数値ランプ２３Ａによる表示処理について説明する。取得データ有無表示ランプ２２Ａによる表示処理は、設定アドレス入力部１６の操作により設定したアドレスがマスタコントローラ２からの制御信号中に存在することを設定アドレス比較部１７が検出した場合に、このアドレスに対応する制御データが存在するか否かを表示する処理である。取得データ数値ランプ２３Ａによる表示処理は、設定アドレス入力部１６の操作により設定したアドレスに対応する制御データを１６進数２桁で表示する処理である。
【００５０】
まず、設定アドレス比較部１７は、シリアル／パラレル変換部３０から出力された制御信号に、前述のように設定アドレス入力部１６で設定したアドレスが含まれる場合には、このアドレスを示すアドレス信号を取得データ認識部１８に出力する。
【００５１】
取得データ認識部１８は、設定アドレス比較部１７からのアドレス信号を入力した場合に、シリアル／パラレル変換部３０が出力した制御信号を入力する。そして、取得データ認識部１８は、シリアル／パラレル変換部３０から入力した制御信号のうち、設定アドレス比較部１７からのアドレス信号で示されたアドレスを入力した際に、このアドレスに対応する制御データが存在する場合には、これを取得する。取得データ認識部１８は、前述した制御データを取得した旨を示すデータ検出信号を取得データ有無表示部２２に出力する。
【００５２】
取得データ有無表示部２２は、取得データ認識部１８からのデータ検出信号を入力した際に、取得データ有無表示ランプ２２Ａを点滅させる。また、取得データ有無表示部２２は、取得データ認識部１８からのデータ検出信号を入力しない場合に、取得データ有無表示ランプ２２Ａを消灯させる。これにより、ユーザは、設定アドレス入力部１６により予め設定したアドレスに対応する制御データが存在するか否かを容易に把握することが出来る。
【００５３】
また、取得データ認識部１８は、前述した制御データを取得した際に、これを取得データ数値表示部２３に出力する。取得データ数値表示部２３は、取得データ認識部１８からの制御データを入力した際に、これを１６進数２桁の数値に変換し、この数値を取得データ数値表示ランプ２３Ａにより表示する。
【００５４】
取得データ数値表示ランプ２３Ａに表示された数値は、設定アドレス入力部１６により他のアドレスが設定されて、このアドレスに対応する制御データが該取得データ数値表示部２３に出力されるまで変化しない。  
これにより、ユーザは、設定アドレス入力部１６により予め設定したアドレスに対応する制御データの内容を容易に把握することができる。
【００５５】
次に、ＣＲＣエラー有無表示ランプ２４Ａによる表示処理について説明する。  
ＣＲＣエラーチェック部１９は、シリアル／パラレル変換部３０からの制御信号を入力し、この制御信号にエラーがあるか否かをアドレスおよび制御データごとに判別する。この判別の結果、全てのアドレスにそれぞれ対応する制御データにエラーがあると判別した場合には、これを示すエラー検出信号をＣＲＣエラー有無表示部２４に出力する。
【００５６】
ＣＲＣエラー有無表示部２４は、ＣＲＣエラーチェック部１９からのエラー検出信号を入力した際に、ＣＲＣエラー有無表示ランプ２４Ａを点滅させる。また、ＣＲＣエラー有無表示部２４は、ＣＲＣエラーチェック部１９からのエラー検出信号を入力しない場合に、ＣＲＣエラー有無表示ランプ２４Ａを消灯させる。これにより、ユーザは、マスタコントローラ２からの制御信号中のエラーの有無を把握することが出来る。
【００５７】
また、ＣＲＣエラーチェック部１９は、前述したエラー検出信号を、ＣＲＣエラー有無表示部２４を介してＣＲＣエラー出力部２６に出力する。ＣＲＣエラー出力部２６は、ＣＲＣエラーチェック部１９からのエラー検出信号を入力した際に、トリガ信号をプローブ７Ｃに出力する。
【００５８】
前述したプローブ７Ａに代えて、プローブ７Ｃをオシロスコープ６の信号入力端子１０Ａと接続した場合には、ＣＲＣエラー出力部２６からのトリガ信号が信号入力端子１０Ａに入力される。信号入力端子１０Ａに入力されたトリガ信号の波形は表示部８に表示される。よって、ユーザは、シリアル／パラレル変換部３０が出力した制御データにエラーが存在することを容易に把握することができる。
【００５９】
取得データ認識部１８は、前述したデータ検出信号を出力する際に、取得データ有無表示部２２を介して、“１”の信号をＡＮＤ回路２９に出力する。また、ＣＲＣエラーチェック部１９は、前述したエラー検出信号を出力する際に、ＣＲＣエラー有無表示部２４を介して、“１”の信号をＡＮＤ回路２９に出力する。
【００６０】
取得データ認識部１８、ＣＲＣエラーチェック部１９からともに“１”の信号が出力された際は、取得データ認識部１８が認識した制御データにエラーが存在することを意味する。ＡＮＤ回路２９は、取得データ認識部１８、ＣＲＣエラーチェック部１９からともに“１”の信号を入力した際に、“１”の信号を取得データＣＲＣエラー出力部２８に出力する。
【００６１】
取得データＣＲＣエラー出力部２８は、ＡＮＤ回路２９からの“１”の信号を入力した際に、トリガ信号をプローブ７Ｂに出力する。ここで、前述したプローブ７Ａ，７Ｃに代えて、プローブ７Ｂをオシロスコープ６の信号入力端子１０Ａと接続した場合には、トリガ信号はプローブ７Ｂを介して信号入力端子１０Ａに入力される。信号入力端子１０Ａに入力されたトリガ信号の波形は表示部８に表示される。よって、ユーザは、取得データ認識部１８が認識した制御データにエラーが存在することを容易に把握することができる。
【００６２】
また、伝送解析装置１１の機能は、ロジック回路により実現することができ、殆どの処理回路はＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）により組むことができる。よって、伝送解析装置１１の機能をプログラムで実現した場合と比較して、入力信号に対する応答性が非常に早くなるので、マスタコントローラ２からの制御信号に対する信号処理をリアルタイムで行なうことができる。
【００６３】
また、オシロスコープ６は、表示部８に表示した波形を複数保存する機能を有している。この機能を用いて、前述したＣＲＣエラー出力部２６が出力したトリガ信号の波形を複数保存できるため、エラーのトラブル解明に有効である。
【００６４】
なお、この発明は、前記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、前記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施形態にしたがったエレベータ伝送システムの全体構成を示すブロック図。
【図２】図１に示したマスタコントローラが出力する制御信号の一例を示す図。
【図３】図１に示したオシロスコープの一例を示す図。
【図４】図３に示した設定アドレス入力部の外観構成を示す図。
【図５】図１に示した伝送解析装置の内部構成を示す図。
【図６】図５に示した伝送解析装置の表示部の外観構成を示す図。
【符号の説明】
【００６６】
１…エレベータ伝送システム、２…マスタコントローラ、３…ホールコントローラ、４…かごコントローラ、５…ＬＡＮケーブル、６…オシロスコープ、７，７Ａ，７Ｂ，７Ｃ…プローブ、８…表示部、９…オシロ波形、９Ａ…アドレスフレーム、９Ｂ…データフレーム、１０，１０Ａ…信号入力端子、１１…伝送解析装置、１２…伝送ドライバ、１３…トリガ信号波形、１４…トリガ位置、１５…通信フォーマットチェック部、１６…設定アドレス入力部、１６Ａ〜１６Ｃ…ロータリスイッチ、１７…設定アドレス比較部、１８…取得データ認識部、１９…ＣＲＣエラーチェック部、２０…伝送有無検出表示部、２０Ａ…伝送有無検出表示ランプ、２１…設定アドレス有無表示部、２１Ａ…設定アドレス有無表示ランプ、２２…取得データ有無表示部、２２Ａ…取得データ有無表示ランプ、２３…取得データ数値表示部、２３Ａ…取得データ数値表示ランプ、２４…ＣＲＣエラー有無表示部、２４Ａ…ＣＲＣエラー有無表示ランプ、２５…設定アドレストリガ出力部、２６…ＣＲＣエラー出力部、２７…表示部、２８…取得データＣＲＣエラー出力部、２９…ＡＮＤ回路、３０…シリアル／パラレル変換部。
【図１】
0004619021.tif 000002
【図２】
0004619021.tif 000003
【図３】
0004619021.tif 000004
【図４】
0004619021.tif 000005
【図５】
0004619021.tif 000006
【図６】
0004619021.tif 000007