(57)【特許請求の範囲】
【請求項１】
コレクタ電極と、
コレクタ電極に接する第１導電型のコレクタ領域と、
コレクタ領域に接するとともにそのコレクタ領域によってコレクタ電極から隔てられている第２導電型のドリフト領域と、
ドリフト領域に接するとともにそのドリフト領域によってコレクタ領域から隔てられている第１導電型のボディ領域と、
ボディ領域に接するとともにそのボディ領域によってドリフト領域から隔てられている第２導電型のエミッタ領域と、
エミッタ領域と接するエミッタ電極と、
エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極と、
エミッタ電極に接するとともにボディ領域を貫通してドリフト領域に達する第１導電型半導体領域と、
第１導電型半導体領域内に配置されている第２導電型のキャリア蓄積層と、を備え、
前記第１導電型半導体領域は、トレンチゲート電極にオン電圧が印加された時にキャリアが通過するドリフト領域中のキャリア通過領域の外部に位置し、エミッタ・コレクタ間電圧が増加した時に第１導電型半導体領域とドリフト領域のｐｎ接合界面から広がる空乏層が前記キャリア通過領域に侵入する位置関係で配置されていることを特徴とする半導体装置。
【請求項２】
コレクタ電極と、
コレクタ電極に接する第１導電型のコレクタ領域と、
コレクタ領域に接するとともにそのコレクタ領域によってコレクタ電極から隔てられている第２導電型のドリフト領域と、
ドリフト領域に接するとともにそのドリフト領域によってコレクタ領域から隔てられている第１導電型のボディ領域と、
ボディ領域に接するとともにそのボディ領域によってドリフト領域から隔てられている第２導電型のエミッタ領域と、
エミッタ領域と接するエミッタ電極と、
エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極と、
エミッタ電極とエミッタ領域に接するとともにボディ領域を貫通してドリフト領域に達する第１導電型半導体領域と、
第１導電型半導体領域内に配置されている第２導電型のキャリア蓄積層と、を備えていることを特徴とする半導体装置。
【請求項３】
第１導電型半導体領域がトレンチゲート電極の長手方向と直交する方向に伸びていることを特徴とする請求項２の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチゲート電極によって通電電流をオン・オフする半導体装置に関し、特にラッチアップ現象の発生を抑制してオン耐量を向上させる技術に関する。
【背景技術】
【０００２】
バイポーラトランジスタの表面部にＭＯＳ構造を形成したＩＧＢＴ（Insulated Gate Bipolar Transistor）が知られている。この種の半導体装置の一例を図１１に示す。
従来のＩＧＢＴ４は、コレクタ電極Ｃに接するｐ＋型のコレクタ領域３２２と、コレクタ領域３２２に接するとともにそのコレクタ領域３２２によってコレクタ電極Ｃから隔てられているｎ＋型のバッファ領域３２４と、バッファ領域３２４に接するとともにそのバッファ領域３２４によってコレクタ領域３２２から隔てられているｎ−型のドリフト領域３２６と、ドリフト領域３２６に接するとともにそのドリフト領域３２６によってバッファ領域３２４から隔てられているｐ−型のボディ領域３２８と、ボディ領域３２８に接するとともにそのボディ領域３２８によってドリフト領域３２６から隔てられているｎ＋型のエミッタ領域３３４と、ボディ領域３２８と接するｐ＋型のコンタクト領域３３６を備えている。エミッタ領域３３４とコンタクト領域３３６は、エミッタ電極Ｅと接触している。エミッタ領域３３４とドリフト領域３２６を隔てているボディ領域３２８を貫通してドリフト領域３２６に達するトレンチが形成されており、そのトレンチの壁面はゲート酸化膜３３３で覆われ、その内側にトレンチゲート電極３３２が埋め込まれている。トレンチゲート電極３３２は、ゲート絶縁膜３３３を介して、エミッタ領域３３４とドリフト領域３２６を隔てているボディ領域３２８に対向している。エミッタ領域３３４はソース領域と称されることもあり、ボディ領域３２８はベース領域と称されることもある。上記では、バッファ領域３２４とドリフト領域３２６に区別して説明しているが、同一導電型であり、ドリフト領域と総称することもできる。
【０００３】
エミッタ電極Ｅを接地し、コレクタ電極Ｃに正電圧を印加し、トレンチゲート電極３３２に正電圧を印加すると、ボディ領域３２８のうちトレンチゲート電極３３２と対向する箇所がｎ型に反転する。すると電子キャリアがエミッタ領域３３４からｎ型に反転した箇所を通過してドリフト領域３２６へと注入される。ドリフト領域３２６に注入された電子キャリアは、そのドリフト領域３２６内で拡散してコレクタ電極Ｃ側へ向かって流れる（図１１の矢印３２７参照）。コレクタ電極Ｃ側へ向かって流れる電子キャリアはバッファ領域３２４内に蓄積する。バッファ領域３２４内に電子キャリアが蓄積すると、バッファ領域３２４とコレクタ領域３２２の接触電位差が低下し、コレクタ領域３２２からバッファ領域３２４へ正孔キャリアが供給され、さらにはドリフト領域３２６へ供給される。これによりバッファ領域３２４及びドリフト領域３２６に伝導度変調が起こり、低いオン電圧を実現する。
ドリフト領域３２６へ供給された正孔キャリアは、ボディ領域３２８とコンタクト領域３３６を通過してエミッタ電極Ｅへと排出される。
【０００４】
この種のＩＧＢＴ４の一般的な出力特性が図１２のカーブ１０に示されおり、横軸がエミッタ・コレクタ間電圧であり、縦軸がコレクタ電流である。
カーブ１０に示すように、エミッタ・コレクタ間電圧が増加するに伴い、コレクタ電流は増加する。エミッタ・コレクタ間電圧がＶ１を超えるとコレクタ電流はそれ以上増加することなく飽和する。通常は、電流が飽和するエミッタ・コレクタ電圧Ｖ１よりも低い電圧域でＩＧＢＴ４を用いる。
しかしながら、ＩＧＢＴ４の動作環境によっては、例えば負荷短絡時などに、エミッタ・コレクタ間に高い電圧が印加される場合がある。図１２で電圧Ｖ２に示すよりも高い電圧がＩＧＢＴ４に印加されると、カーブ１０に示すように、コレクタ電流が急激に増加してしまう。コレクタ電流が急激に増加してしまう現象はラッチアップ現象と呼ばれており、ボディ領域３２８に多量の正孔キャリアが流入することによってボディ領域３２８の電位が持ち上がり、エミッタ領域３３４とボディ領域３２８のｐｎ接合が順バイアスされるために発生する現象である。ラッチアップ現象が発生すると、エミッタ領域３３４とボディ領域３２８とドリフト領域３２６のｎｐｎからなるバイポーラトランジスタ構造がオン状態となり、トレンチゲート電極３３２のオン・オフでＩＧＢＴ４を制御することが不可能となり、ＩＧＢＴ４が破壊されてしまう。ＩＧＢＴ４が破壊されるエミッタ・コレクタ間電圧Ｖ２をラッチアップ耐量と称する。
【０００５】
特許文献１には、エミッタ領域（文献ではソース領域と説明している）の形状を工夫し、ボディ領域（文献ではベース領域と説明している）とエミッタ電極（文献ではソース・ベース電極と説明している）の導通面積を十分に確保することによって、ラッチアップ現象の発生を抑制する技術が紹介されている。
【特許文献１】特開２０００−２６９４８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
エミッタ領域の形状を工夫することによってボディ領域とエミッタ電極の導通面積を確保する方式は、半導体装置の微細化になじまず、微細化を進めると、ラッチアップ現象の発生を抑制することが難しくなる。
本発明者らは、エミッタ電極とボディ領域を接続するコンタクト領域３３６に着目し、そのコンタクト領域をうまく活用すると、ラッチアップ現象の発生を抑制できることを見出した。この方式は、半導体装置の微細化によく適合し、微細化を進めてもラッチアップ現象の発生を抑制しつづけることができる。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、コレクタ電極と、コレクタ電極に接する第１導電型のコレクタ領域と、コレクタ領域に接するとともにそのコレクタ領域によってコレクタ電極から隔てられている第２導電型のドリフト領域（これはバッファ領域と狭義のドリフト領域で構成されていてもよい）と、ドリフト領域に接するとともにそのドリフト領域によってコレクタ領域から隔てられている第１導電型のボディ領域と、ボディ領域に接するとともにそのボディ領域によってドリフト領域から隔てられている第２導電型のエミッタ領域と、エミッタ領域と接するエミッタ電極と、エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極を備えている。
本発明の半導体装置は、トレンチゲート電極にオン電圧が印加された時に、キャリアがドリフト領域を通過する。キャリアはドリフト領域の全域を通過するのではなく、その一部を通過する。以下では、キャリアが通過するドリフト領域中の部分領域をキャリア通過領域という。ここでは、キャリアの通過量が実効的に無視できない範囲をキャリア通過領域といい、それを狭めるとオン電圧が上昇する部分をいう。キャリアが通過してしていないとはいえないが、その通過量が微小であってオン電圧に実際的には影響しない領域までをもキャリア通過領域というものではない。
本発明の半導体装置の一つの特徴は、エミッタ電極に接するとともにボディ領域を貫通してドリフト領域に達する第１導電型半導体領域を備えていることである。特に、その第１導電型半導体領域が、キャリア通過領域の外部に位置し、エミッタ・コレクタ間電圧が増加した時に第１導電型半導体領域とドリフト領域のｐｎ接合界面から広がる空乏層がキャリア通過領域に侵入する位置関係で配置されていることを特徴とする。
キャリア通過領域の外部とは、実効的なキャリア通過領域として機能しないドリフト領域のことをいう。上記の半導体装置では、半導体装置の出力特性（エミッタ・コレクタ電圧―コレクタ電流）の飽和電圧値における実効的なキャリア通過領域の外部に、ボディ領域を貫通して第１導電型半導体領域が伸びて形成されている。なお、実効的なキャリア通過領域と第１導電型半導体領域は、所定の距離を離れて形成されていてもよい。この位置関係で第１導電型半導体領域が形成されていると、第１導電型半導体領域とドリフト領域のｐｎ接合界面から広がる空乏層が、飽和電圧値以上の電圧が印加されたときにキャリア通過領域に侵入することができる。
第１導電型半導体領域は、エミッタ電極の電位に等しい電位に維持されるように用いられる。エミッタ電極を接地して用いる場合には、第１導電型半導体領域を接地して用いればよく、必ずしもエミッタ電極に接続しておく必要はない。第１導電型半導体領域をエミッタ電極に接続しておいてもよい。
【０００８】
エミッタ・コレクタ間電圧が増加した時に第１導電型半導体領域とドリフト領域のｐｎ接合界面から広がる空乏層がキャリア通過領域に侵入する位置関係で第１導電型半導体領域が配置されていると、エミッタ・コレクタ間電圧が増加するにつれて（ここでいう増加とは、飽和電圧値以上の電圧領域において増加する場合をいう）実効的なキャリア通過領域が縮小され、コレクタ電流が制約される。その一方において、第１導電型半導体領域自体はキャリア通過領域の外部に位置しているために、エミッタ・コレクタ間電圧が低い場合には、実効的なキャリア通過領域が充分に確保されて低いオン電圧を実現することができる。
図１に、従来の半導体装置の出力特性（カーブ１０であり、図１２のそれに等しい）と本発明の半導体装置の出力特性（カーブ１１）を対比して示す。
第１導電型半導体領域自体はキャリア通過領域の外部に位置しているために、エミッタ・コレクタ間電圧が低い場合（電圧Ｖ１（飽和電圧値）以下の場合）には、実効的なキャリア通過領域が充分に確保され、低いオン電圧を実現する。第１導電型半導体領域は、コレクタ電流が流れることに影響を及ぼさない。
エミッタ・コレクタ間に高い電圧が印加されると（電圧Ｖ１（飽和電圧値）以上の場合）、第１導電型半導体領域とドリフト領域の接合界面から空乏層が広がってキャリア通過領域に侵入し、実効的なキャリア通過領域を縮小させる。このために、キャリア通過領域を通過して注入される多数キャリアが減少し、ひいては少数キャリアも減少する。コレクタ電流の飽和値が小さくなる。コレクタ電流の飽和値は、エミッタ・コレクタ間電圧の増加に対して減少する。ボディ領域に流入する少数キャリアの量が減少すれば、寄生バイポーラがオン状態となることが抑制される。エミッタ・コレクタ間に高い電圧が印加されたときにキャリア通過領域に侵入するように空乏層が広がる位置関係で第１導電型半導体領域が配置されていると、エミッタ・コレクタ間電圧が増加するにつれて実効的なキャリア通過領域が縮小し、ボディ領域に流入する少数キャリアの量が減少し、寄生バイポーラがオン状態となることが抑制され、半導体装置のラッチアップ耐量が向上する。
なお、特開２００１−１４４２９３号公報には、ボディ領域を貫通しドリフト領域に達するボディコンタクト領域を有する半導体装置が開示されている。この半導体装置では、エミッタ・コレクタ間に高い電圧が印加されてボディコンタクト領域とドリフト領域の界面から空乏層が広がってもキャリア通過領域に侵入するまでは広がらないために、ラッチアップ耐量が向上作用は得られない。
【０００９】
本発明に係る半導体装置のエミッタ電極を接地し、コレクタ電極に正電圧を印加し、トレンチゲート電極にオン電圧を印加すると（オン状態）、トレンチゲート電極に対向するボディ領域に反転層が形成され、この反転層に沿ってエミッタ電極から多数キャリアがドリフト領域へ注入される。多数キャリアが反転層に沿って流れる間は、反転層の幅内に沿って流れ、多数キャリアがドリフト領域に達すると、そのドリフト領域内で拡散し、コレクタ電極側に向かって流れていく。この多数キャリアが流れるキャリア通過領域の外側に第１導電型半導体領域が形成されている。エミッタ・コレクタ間に印加されている電圧によって、第１導電型半導体領域と第２導電型ドリフト領域の接合界面から空乏層が広がる。エミッタ・コレクタ間に印加される電圧が大きくなるほど空乏層が大きく広がり、キャリア通過領域に浸入して、多数キャリアが流れる領域を収縮させる。
上記半導体装置では、ドリフト領域内を流れる多数キャリアの通過領域を、空乏層によって自己的に調整する。具体的には、エミッタ・コレクタ間電圧が大きいときは、大きく広がる空乏層によって多数キャリアの通過領域を狭くし、一方、印加される電圧が小さいときは空乏層の広がりが小さいために、多数キャリアの通過領域が広く確保される。したがって、図１中のカーブ１１に示すように、エミッタ・コレクタ間電圧が小さいときは、多数キャリアの通過領域が広く確保されているために、オン抵抗あるいはオン電圧が従来構造に比して増大することはない。一方で、負荷短絡時などに高いエミッタ・コレクタ間電圧が印加された場合には、第１導電型半導体領域と第２導電型ドリフト領域のｐｎ接合界面から広がる空乏層によって多数キャリアの通過領域が狭くなり、飽和電流値が従来構造に比して小さくなる。この結果、エミッタ領域とボディ領域とドリフト領域からなる寄生バイポーラがオン状態となることを抑制する。ラッチアップ現象の発生が抑制され、ラッチアップ耐量が向上する。
【００１０】
本発明に係る半導体装置を具現化するには、第１導電型半導体領域と第２導電型ドリフト領域のｐｎ接合界面から広がる空乏層が、ドリフト領域中のキャリア通過領域に浸入するように伸びることが必要となる。空乏層がキャリア通過領域に浸入するように伸びる位置に、第１導電型半導体領域が形成されていることが重要である。
このためには、第１導電型半導体領域がエミッタ領域と接していてもよい。第１導電型半導体領域がエミッタ領域と隣接して形成されていてもよいし、あるいは第１導電型半導体領域がエミッタ領域を囲繞するように形成されていてもよい。
多数キャリアはエミッタ領域から注入され、トレンチゲート電極に沿って形成される反転層を流れ、ドリフト領域へと注入される。第１導電型半導体領域がエミッタ領域と接触する位置に形成されていると、第１導電型半導体領域と第２導電型ドリフト領域のｐｎ接合界面から広がる空乏層がドリフト領域中の多数キャリアの通過領域に浸入し、多数キャリアの通過領域を狭める。
また、本発明に係る半導体装置では、第１導電型半導体領域内に、第２導電型のキャリア蓄積層が配置されている。このキャリア蓄積層の形状や位置には特に制限はなく、例えば第１導電型半導体領域内の膜厚方向に対して離反して複数個形成されていてもよい。要は第１導電型半導体領域内に分散配置されていればよい。
本発明に係る半導体装置では、コレクタ領域からドリフト領域へと注入された少数キャリアが、第１導電型半導体領域を通過して排出される。この第１導電型半導体領域内に、高抵抗のキャリア蓄積層が分散配置されていると、コレクタ領域から注入された少数キャリアが、この第１導電型半導体領域を通過して素早く排出されるのを抑制する。したがって、エミッタ・コレクタ間の少数キャリアの密度が大きくなり、ひいてはオン抵抗あるいはオン電圧を低減することができる。即ち、図２中のカーブ１２ａに示すように、従来構造に比してオン抵抗あるいはオン電圧が低減され、さらにラッチアップ耐量が大きい半導体装置を実現することができる（屈曲点１２ｂの位置参照）。なお、図２中の破線１０は図１２中の従来の半導体装置である。
【００１１】
第１導電型半導体領域がトレンチゲート電極の長手方向と直交する方向に伸びていることが好ましい。
第１導電型半導体領域が上記の方向に伸びて形成されていると、トレンチゲート電極に沿ってエミッタ領域からドリフト領域方向へと形成されている反転層に対して、その両脇に第１導電半導体型領域が形成されることになる。したがって、その反転層から、ドリフト領域に注入された多数キャリアのうち、トレンチゲート電極の長手方向に拡散してドリフト領域を流れるキャリア通過領域が、第１導電型半導体領域と第２導電型のドリフト領域のｐｎ接合界面から広がる空乏層と確実に重なる。多数キャリアのキャリア通過領域を制限することができ、高いエミッタ・コレクタ間電圧が印加された場合に、コレクタ電流の飽和値を減少させることができる。
【００１３】
この種の半導体装置において、エミッタ・コレクタ間電圧の増加に対して、コレクタ電流の飽和値を減少させるという技術思想は存在しなかった。また、そのような技術思想がこの種の半導体装置のラッチアップ耐量に有効であるという知見も存在しなかった。
本発明は上記の具現化された半導体装置を提供するのと同時に、エミッタ・コレクタ間電圧の増加に対して、コレクタ電流の飽和値を低減させてラッチアップ現象を抑制するという新たな方法を実現したとも言える。
即ち、本発明では、コレクタ電極と、コレクタ電極に接する第１導電型のコレクタ領域と、コレクタ領域に接するとともにそのコレクタ領域によってコレクタ電極から隔てられている第２導電型のドリフト領域と、ドリフト領域に接するとともにそのドリフト領域によってコレクタ領域から隔てられている第１導電型のボディ領域と、ボディ領域に接するとともにそのボディ領域によってドリフト領域から隔てられている第２導電型のエミッタ領域と、エミッタ領域と接するエミッタ電極と、エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極を備える半導体装置において、ドリフト領域中のエミッタ領域下方領域外に第１導電型半導体領域を設け、その第１導電型半導体領域にエミッタ電極の電位を加えることによって、その第１導電型半導体領域とドリフト領域の接合界面から空乏層を広げてドリフト領域中に形成されるキャリア通過領域を縮小させることによって、エミッタ・コレクタ間電圧の増加に抗してコレクタ電流の飽和値を減少させる方法を提供する。
【発明の効果】
【００１４】
本発明によれば、第１導電型領域とドリフト領域のｐｎ接合界面から広がる空乏層によって多数キャリアのキャリア通過経路を自己的に調整することで、ラッチアップ耐量を向上することができる。
【発明を実施するための最良の形態】
【００１５】
最初に実施例の主要な特徴を列記する。
（第１実施形態）  コレクタ電極と、そのコレクタ電極上に形成されたｐ型のコレクタ領域と、そのコレクタ領域上に形成されたｎ型のドリフト領域と、そのドリフト領域上に形成されたｐ型のボディ領域と、そのボディ領域内に選択的に形成されたｎ型のエミッタ領域と、ボディ領域とドリフト領域を隔てるボディ領域に対してゲート絶縁膜を介して対向しているトレンチゲート電極とを備えた半導体装置において、ボディ領域を貫通して、ドリフト領域にまで達するｐ型の半導体領域が形成されている。エミッタ領域とｐ型半導体領域はエミッタ電極に接続している。エミッタ領域から注入される電子キャリアは、トレンチゲート電極に対向するｐ型半導体領域に形成されるｎ型の反転層を経由してドリフト領域へ注入され、そのドリフト領域内をコレクタ電極へと向かって流れる。この多数キャリアの大部分が流れる領域をキャリア通過領域という。このキャリア通過領域の周辺にｐ型半導体領域が形成されている。このｐ型半導体領域とｎ型のドリフト領域のｐｎ接合界面から広がる空乏層が、ドリフト領域内のキャリア通過領域を狭める。
（第２実施形態）ｐ型半導体領域のエミッタ・コレクタ電極間方向の膜厚は、トレンチゲート電極のエミッタ・コレクタ電極間方向の膜厚よりも大きい。
【実施例】
【００１６】
以下、図面を参照して各実施例を詳細に説明する。
【００１７】
（第１実施例）  図３は、第１実施例の半導体装置の要部斜視図を示している。
アルミニウム等からなるコレクタ電極Ｃ上にｐ＋型の不純物を含有するシリコン単結晶のコレクタ領域２２が形成されている。そのコレクタ領域２２上にはｎ＋型の不純物を含有するバッファ領域２４が形成されている。そのバッファ領域２４上にはｎ−型の不純物を含有するドリフト領域２６が形成されている。ドリフト領域２６上にはｐ＋型の不純物を含有するボディ領域２８が形成されている。ボディ領域３６内には選択的にｎ＋型の不純物を含有するエミッタ領域３４が形成されている。
エミッタ領域３４とドリフト領域２６を隔てているボディ領域２８を貫通してドリフト領域２６に達し、そのボディ領域２８にゲート絶縁膜３３を介して対向しているトレンチゲート電極３２が形成されている。ゲート絶縁膜３３は酸化シリコンで形成され、トレンチゲート電極３２はポリシリコンで形成されている。エミッタ領域３４は、トレンチゲート電極３２の長手方向に沿って断続的に形成されている。
このボディ領域２８を貫通してドリフト領域２６まで達するｐ＋型のｐ型半導体領域３６がトレンチゲート電極３２に直交する方向に伸びて形成されている。ｐ型半導体領域３６はエミッタ領域３４が形成されていない部分に形成され、エミッタ領域３４と接触して形成されている。ｐ型半導体領域３６のエミッタ・コレクタ電極間方向（紙面上下）の膜厚は、トレンチゲート電極３２のエミッタ・コレクタ電極間方向の膜厚よりも大きい。
エミッタ領域３４とｐ型半導体領域３６は、エミッタ電極Ｅに接触している。
【００１８】
図４は、半導体装置１の平面図であり、図中III−III矢視断面図に対応するのが図３の要部斜視図の正面である。
図４に示すように、ｐ型半導体領域３６はトレンチゲート電極３２の長手方向に直交する方向に伸びて形成され、またエミッタ領域３４の両端（トレンチゲート電極３２の長手方向の端部）に隣接している。
【００１９】
図４のV−V矢視断面図が図５に示されており、図５を用いて半導体装置１の動作を説明する。
図５には図示されないエミッタ電極Ｅを接地し、コレクタ電極Ｃに正電圧を印加し、図示されないトレンチゲート電極３２に正電圧を印加すると、ボディ領域２８のうちトレンチゲート電極３２と対向する箇所がｎ型に反転される。半導体装置１のｐ型半導体領域３６は、不純物濃度が高いために反転しない。したがって、エミッタ領域３４から注入された電子キャリアは、図５に示すように、ｎ型に反転した箇所のうちボディ領域２８側をトレンチゲート電極３２に沿って通過し、ドリフト領域２６へと注入される。注入された電子キャリアは、ドリフト領域２６をコレクタ電極Ｃへ向かって拡散して流れる（図示２７を参照）。
ドリフト領域に注入された電子キャリアに呼応して、コレクタ領域２２からバッファ領域２４とドリフト領域２６へ正孔キャリアが注入される。これによりバッファ領域２４及びドリフト層２６に伝導度変調が起こり、低いオン電圧を実現する。
【００２０】
図６には、半導体装置１に負荷短絡時などに高いエミッタ・コレクタ間電圧が印加された場合の、エミッタ領域３４から注入される電子キャリアの流れと、ｐ型半導体領域３６とドリフト領域２６のｐｎ接合界面から広がる空乏層３６ａの領域が模式的に図示されている。電子キャリアの流れが矢印で表示され、空乏層の領域は図中破線で示されている。
高いエミッタ・コレクタ間電圧が印加されると、ｐ型半導体領域３６とドリフト領域２６のｐｎ接合界面からは空乏層３６ａが広がる。電子キャリアはこの空乏層３６ａを避けて流れるため、ドリフト領域２６に注入された電子キャリアは、空乏層３６ａによって狭められた導通経路を流れていることが分かる（図示２７を参照）。即ち、空乏層３６ａがキャリア通過領域を狭める。
この空乏層３６ａは印加されるエミッタ・コレクタ間電圧が大きいほど広がって形成されるために、オン抵抗が上昇し、ひいては飽和電流値が低減される。
電子キャリアの注入量が減少すれば、それに呼応して注入される正孔キャリアの量も減少するために、ラッチアップ現象を抑制することができる。したがってラッチアップ耐量が向上する。
【００２１】
図７には第１実施例の半導体装置１の変形例が例示されている。なお、略同一構造の構成要素には、同一番号を付して説明を省略する。
半導体装置１ではｐ型半導体領域３６がエミッタ領域３４の両端に隣接して形成されていたが、本変形例ではｐ型半導体領域３６がエミッタ領域３４を囲繞して接している。この場合でも、図示されないエミッタ電極Ｅを接地し、コレクタ電極Ｃに正電圧を印加し、トレンチゲート電極３２に正電圧を印加すると、ボディ領域２８のうちトレンチゲート電極３２と対向する箇所がｎ型に反転される。ｐ型半導体領域３６のエミッタ・コレクタ電極間方向の膜厚が、トレンチゲート電極３２のエミッタ・コレクタ電極間方向の膜厚よりも大きいので、エミッタ領域３４から注入された電子キャリアは、ボディ領域２８側の反転層を経由しドリフト領域２８へ注入される。
高いエミッタ・コレクタ間電圧が印加されると、ｐ型半導体領域３６とドリフト領域２６のｐｎ接合界面から広がる空乏層３６ａが、電子キャリアの導通経路を狭める（図示２７を参照）。したがって、高いエミッタ・コレクタ間電圧が印加された場合には、電子キャリアの注入量が減少し、それに呼応して注入される正孔キャリアの量も減少するために、ラッチアップ現象を抑制することができる。
実施例１とその変形例から示唆されるように、エミッタ・コレクタ間電圧の増加に対して、コレクタ電流を減少させるには、エミッタ領域３４から注入される電子キャリアの導通経路の周辺にｐ型半導体領域が形成されていることが重要である。より具体的には、ｐ型半導体領域３６がエミッタ領域３４と接する位置に形成されていることが重要である。
【００２２】
（第２実施例）図８は、第２実施例の半導体装置２の要部斜視図を示している。
第１実施例の半導体装置1と比較すると、ｐ型半導体領域１３６がトレンチゲート電極１３２の長手方向に対して直交するのではなく、平行方向に伸びて形成されている。この場合でもｐ型半導体領域１３６はエミッタ領域１３３に接触して形成されている。
図９には半導体装置２の平面図が示されており、トレンチゲート電極１３２に対して平行方向に形成されているのが分かる。なお、図９中のVIII−VIII矢視断面図が図８の要部斜視図の正面に対応している。
【００２３】
半導体装置２の場合であっても、ｐ型半導体領域１３６とドリフト領域１２６のｐｎ接合界面から広がる空乏層１３６ａが電子キャリアの導通経路を狭くする（図示１２７を参照）。この場合、トレンチゲート電極１２６の長手方向に対して直交方向の方向成分（紙面左右）を持って拡散する電子キャリアの導通経路を抑制する。
エミッタ・コレクタ間電圧の増加に対してコレクタ電流の飽和値を低減することができるため、ラッチアップ現象を抑制し、ラッチアップ耐量を向上することができる。
【００２４】
（第３実施例）図１０は第３実施例の半導体装置３の要部断面図であり、その基本的な構成は第１実施例の半導体装置１と同一である。第３実施例の半導体装置３は、第１実施例の半導体装置１のｐ型半導体領域２３６内にｎ型のキャリア蓄積層２４０が付加されている。キャリア蓄積層２４０はコレクタ領域２２２から注入される正孔キャリアが、ｐ型半導体領域２４０を経由してエミッタ電極へと排出される場合に、キャリア蓄積層２４０によってその正孔キャリアを溜める機能を有する。正孔キャリアが留まることによって、キャリア密度が増大するためオン抵抗あるいはオン電圧を低減することができる。
【００２５】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る半導体装置の出力特性を示す（１）。
【図２】本発明に係る半導体装置の出力特性を示す（２）。
【図３】第１実施例の半導体装置１の要部斜視図を示す。
【図４】第１実施例の半導体装置１の平面図を示す。
【図５】第１実施例の半導体装置１の要部断面図を示す（１）。
【図６】第１実施例の半導体装置１の要部断面図を示す（２）。
【図７】第１実施例の半導体装置１の変形例を示す。
【図８】第２実施例の半導体装置２の要部斜視図を示す。
【図９】第２実施例の半導体装置２の平面図を示す。
【図１０】第３実施例の半導体装置３の要部断面図を示す。
【図１１】従来の半導体装置４の要部斜視図を示す。
【図１２】従来の半導体装置４の出力特性を示す。
【符号の説明】
【００２７】
２２：コレクタ領域
２４：バッファ領域
２６：ドリフト領域
２８：ボディ領域
３２：トレンチゲート電極
３３：ゲート絶縁膜
３４：エミッタ領域
３６：ｐ型半導体領域（第１導電型半導体領域）
【図１】
0004680495.tif 000002
【図２】
0004680495.tif 000003
【図３】
0004680495.tif 000004
【図４】
0004680495.tif 000005
【図５】
0004680495.tif 000006
【図６】
0004680495.tif 000007
【図７】
0004680495.tif 000008
【図８】
0004680495.tif 000009
【図９】
0004680495.tif 000010
【図１０】
0004680495.tif 000011
【図１１】
0004680495.tif 000012
【図１２】
0004680495.tif 000013