(57)【特許請求の範囲】
【請求項１】
制御信号が格納された駆動波形用ＲＯＭを有し、当該駆動波形用ＲＯＭから読み出した前記制御信号に基づいて駆動波形を生成する駆動波形生成手段と、該駆動波形により画像を表示する表示パネルを備えたプラズマ表示装置であって、
前記制御信号は、前記駆動波形の周波数自体を変動させた一単位の駆動波形データを有し、
前記駆動波形生成手段は、前記一単位の駆動波形データを前記駆動波形用ＲＯＭから繰り返して読み出し、読み出した前記駆動波形データに応じて、周波数が変動する駆動波形として、パルス幅が異なる少なくとも２種のパルスを有する複数の駆動パルスを出力して前記表示パネルを駆動し、
前記表示パネルから発生するノイズを分散して当該ノイズのピーク値を低減するようにしたことを特徴とするプラズマ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は表示装置およびその駆動方法に関し、特に、プラズマディスプレイ装置等の表示装置から発生する雑音（ノイズ）の低減技術に関する。
近年、様々な表示装置が研究・開発され、薄型で優れた表示品質を有するものとして、プラズマディスプレイ装置（ＰＤＰ：Plasma Display Panel）や液晶表示装置（ＬＣＤ：Liquid Crystal Display）等が実用化されている。ところで、これらの表示装置は、固定周波数のクロックに従った駆動波形により表示パネルを駆動するようになっており、また、表示パネルが露出しているため、ノイズの発生が問題となっている。そこで、ノイズを所定レベル以下に抑えるために、表示パネルの駆動波形の形状（立ち上がり／立ち下がり形状）を調整したり、表示パネルに対して導電性透明皮膜を設けてシールド構造を形成することが行われている。しかしながら、これらの手法は、表示装置の安定動作やコスト面において問題があり、抜本的な解決手法が求められている。
【０００２】
【従来の技術】
図１は従来の表示装置の一例としてのプラズマディスプレイ装置（三電極面放電交流駆動型（三電極ＡＣ型）プラズマディスプレイ装置）を示すブロック図である。図１において、参照符号１は表示パネル、２はＹスキャンドライバ、３はＹ共通ドライバ、４はＸ共通ドライバ、５はアドレスドライバ、そして、６は制御回路部を示している。
【０００３】
表示パネル１は、対向する２枚のガラス基板によって構成され、一方の基板には，平行する維持放電電極であるＹ電極Ｙ１〜ＹＮおよびＸ電極Ｘ１〜ＸＮが設けられ、また、他方の基板には維持放電電極（Ｘ電極およびＹ電極）と直交するアドレス電極Ａ１〜ＡＭが設けられている。Ｙ電極（スキャン電極）Ｙ１〜ＹＮは、Ｙスキャンドライバ２により駆動され、また、Ｘ電極Ｘ１〜ＸＮは、共通接続されてＸ共通ドライバ４により駆動され、そして、アドレス電極Ａ１〜ＡＭは、アドレスドライバ５により駆動される。
【０００４】
制御回路部６は、フレームメモリ７およびフレームメモリ制御回路８を有する表示データ制御部Ａと、クロック回路（固定型（通常型）クロック発振器）１３と、アドレスドライバ制御回路９，スキャンドライバ制御回路１０，共通ドライバ制御回路１１および共通論理制御回路１２を有する駆動制御部Ｂとを備えて構成される。そして、制御回路部６は、ドットクロック（ＣＬＯＣＫ），表示データ（ＤＡＴＡ），垂直同期信号（ＶＳＹＮＣ）および水平同期信号（ＨＳＹＮＣ）を受け取り、Ｙスキャンドライバ２，Ｙ共通ドライバ３，Ｘ共通ドライバ４およびアドレスドライバ５を制御して表示パネル１上に所定の画像を表示するようになっている。
【０００５】
クロック回路１３は、固定型（通常型）のクロック発振器として構成され、その出力（クロック信号）は、フレームメモリ７，フレームメモリ制御回路８および共通論理制御回路１２に与えられる。なお、駆動波形用ＲＯＭ１４は、共通論理制御回路１２からのアドレス信号（ＲＯＭアドレス）を受け取って対応する駆動波形データおよびループ信号を共通論理制御回路１２へフィードバックするようになっている。
【０００６】
【発明が解決しようとする課題】
上述したように、例えば、従来のプラズマディスプレイ装置において、クロック回路１３は、固定型のクロック発振器として構成されている。
図２は図１に示す従来のプラズマディスプレイ装置で使用するクロック（固定クロック）の時間と周波数との関係を示す図であり、図３は図２に示す固定クロックの強度と周波数との関係を示す図である。
【０００７】
図２および図３に示されるように、図１に示す従来のプラズマディスプレイ装置で使用するクロック（固定クロック）は、時間に対して一定の周波数ｆo を維持し、従って、その周波数特性も周波数ｆo だけに集中している。
すなわち、従来のプラズマディスプレイ装置は、例えば、固定周波数（ｆo)の原発振のクロックを使用し、このクロックを適宜分周して内部回路（例えば、駆動制御部Ｂの各回路やアドレスドライバ５等）を駆動している。内部回路は、その適宜分周されたクロックを元に映像信号等の信号処理を行うと共に、表示パネル１を駆動するための波形を生成し、その駆動波形を表示パネル１に印加して映像表示を行うようになっている。
【０００８】
そのため、プラズマディスプレイ装置から発生するノイズは、原発振（ｆo)や原発振の分周波等を基本波とする高調波成分のノイズであり、また、表示パネル１が外部に露出しているために、駆動制御部Ｂからの駆動波形に起因するノイズがそのまま放射或いは伝導される。このプラズマディスプレイ装置から発生するノイズの問題は、近年の画面の大型化に伴ってより深刻な問題となりつつある。
【０００９】
図４はプラズマディスプレイ装置からのノイズを測定する様子を示す図である。図４において、参照符号１００はプラズマディスプレイ装置（ＰＤＰモジュール）、ＡＮＴＶは垂直方向のノイズを検出するための垂直方向ノイズ用アンテナ、ＡＮＴＨは水平方向のノイズを検出するための水平方向ノイズ用アンテナ、そして、ＤはＰＤＰモジュール１００とアンテナＡＮＴＶおよびＡＮＴＨとの距離（例えば、１０メートル）を示している。
【００１０】
図４に示されるように、プラズマディスプレイ装置（ＰＤＰモジュール）１００から発生するノイズの測定は、そのＰＤＰモジュール１００から距離Ｄ（１０メートル）だけ離れた位置に設けられた垂直方向ノイズ用アンテナＡＮＴＶおよび水平方向ノイズ用アンテナＡＮＴＨにより行われる。
図５および図６は図１に示す従来のプラズマディスプレイ装置からのノイズを測定した結果を示す図であり、上述した図４により測定した結果を示すものである。なお、図５は周波数が３０ＭＨz 〜１００ＭＨz の範囲に対するノイズレベルを示し、また、図６はそれに続く周波数が１００ＭＨz 〜２００ＭＨz の範囲に対するノイズレベルを示している。
【００１１】
図５および図６に示されるように、本発明を適用していない従来のＰＤＰモジュールから発生するノイズは、例えば、周波数が３０ＭＨz 近傍において、垂直方向のノイズＮＳＶo が最大２３．４（ｄＢμＶ／ｍ）となっており、水平方向のノイズＮＳＨo が最大１９．３（ｄＢμＶ／ｍ）となっている。また、例えば、周波数が７０ＭＨz 〜９０ＭＨz 程度の範囲において、垂直方向のノイズＮＳＶo はほぼ１０（ｄＢμＶ／ｍ）近くまで達しており、水平方向のノイズＮＳＨo はほぼ２０（ｄＢμＶ／ｍ）近くまで達している。さらに、例えば、周波数が１００ＭＨz 〜１２０ＭＨz 程度の範囲において、垂直方向のノイズＮＳＶo は１０〜１５（ｄＢμＶ／ｍ）程度となっており、水平方向のノイズＮＳＨo は２０（ｄＢμＶ／ｍ）を越えて最大２５．７（ｄＢμＶ／ｍ）となっている。
【００１２】
具体的に、例えば、家庭用情報機器のノイズの規格である VCCI Class B はクリアするものの、十分な余裕をもってクリアしているとはいえない。
また、従来、例えば、プラズマディスプレイ装置からのノイズを所定レベル以下に抑えるために、表示パネルを駆動する波形の立ち上がりおよび立ち下がり形状を鈍らせるように調整したり、或いは、表示パネル自体に導電性透明皮膜を設けてシールド構造を形成することが行われている。しかしながら、表示パネルの駆動波形を調整した場合には、装置の動作マージンが小さくなるため安定動作の面で問題があり、また、表示パネルに導電性透明皮膜を設けた場合には、透過率が減少して表示品質が低下するといった問題がある。なお、これらの問題は、図１に示されるような構造を有するプラズマディスプレイ装置に限定されるものではなく、他の構造を有するプラズマディスプレイ装置や液晶表示装置等の様々な表示装置においても同様である。
【００１３】
本発明は、上述した従来の表示装置が有する課題に鑑み、種々の特性劣化を避けつつノイズ強度を関連する全ての周波数帯域に渡って低減することのできる表示装置の提供を目的とする。
【００１４】
【課題を解決するための手段】
本発明の第１の形態は、表示パネルの駆動に用いるクロックの周波数を連続的に変動させ、該変動するクロックにより表示パネルを駆動することによって、表示パネルから発生するノイズを分散してノイズのピーク値を低減する。
本発明の第２の形態は、表示パネルの駆動に用いるクロックとして少なくとも２つの周波数を準備し、その少なくとも２つの周波数の間でクロックを順次切り替え、該切り替えられたクロックにより表示パネルを駆動することによって、表示パネルから発生するノイズを分散して当該ノイズのピーク値を低減する。
【００１５】
本発明の第３の形態は、表示パネルの駆動波形を少なくとも２つの周波数に対応させて準備し、その少なくとも２つの周波数に対応した駆動波形を順次切り替え、該切り替えられた駆動波形により表示パネルを駆動することによって、表示パネルから発生するノイズを分散して当該ノイズのピーク値を低減する。
本発明の第４の形態は、クロック発生手段と、該クロック発生手段からのクロックを用いて駆動波形を生成する駆動波形生成手段と、該駆動波形により画像を表示する表示パネルを備えた表示装置である。クロック発生手段は、周波数が連続的に変動するクロックを発生し、また、駆動波形生成手段は、変動するクロックに応じて周波数が変動する駆動波形を出力して表示パネルを駆動し、これにより、表示パネルから発生するノイズを分散してノイズのピーク値を低減するようになっている。
【００１６】
本発明の第５の形態は、クロック発生手段と、該クロック発生手段からのクロックを用いて駆動波形を生成する駆動波形生成手段と、該駆動波形により画像を表示する表示パネルを備えた表示装置である。クロック発生手段は、少なくとも２つの周波数の間で順次切り替えられたクロックを発生し、また、駆動波形生成手段は、切り替えられたクロックに応じて周波数が切り替わる駆動波形を出力して表示パネルを駆動し、これにより、表示パネルから発生するノイズを分散してノイズのピーク値を低減するようになっている。
【００１７】
本発明の第６の形態は、クロック発生手段と、該クロック発生手段からのクロックを用いて駆動波形を生成する駆動波形生成手段と、該駆動波形により画像を表示する表示パネルを備えた表示装置である。駆動波形生成手段は、少なくとも２つの周波数に対応した駆動波形を順次切り替えて出力して表示パネルを駆動し、これにより、表示パネルから発生するノイズを分散してノイズのピーク値を低減するようになっている。
【００１８】
【発明の実施の形態】
以下、本発明に係る表示装置の各実施例を図面を参照して詳述する。
図７は本発明に係る表示装置の第１実施例としてのプラズマディスプレイ装置（三電極面放電交流駆動型（三電極ＡＣ型）プラズマディスプレイ装置）を示すブロック図である。図７において、参照符号１は表示パネル、２はＹスキャンドライバ、３はＹ共通ドライバ、４はＸ共通ドライバ、５はアドレスドライバ、そして、６は制御回路部を示している。この図７に示す本第１実施例のプラズマディスプレイ装置は、前述した図１に示す従来のプラズマディスプレイ装置において、クロック回路１３を、表示データ制御部Ａにクロックを供給する固定型（通常型）クロック発振器１３１と駆動制御部Ｂにクロックを供給するスプレッド型クロック発振器１３２とを有するクロック回路１３０により構成したもので、他の構成は図１の従来のプラズマディスプレイ装置と同様である。
【００１９】
すなわち、表示パネル１は、対向する２枚のガラス基板によって構成され、一方の基板には，平行する維持放電電極であるＹ電極Ｙ１〜ＹＮおよびＸ電極Ｘ１〜ＸＮが設けられ、また、他方の基板には維持放電電極（Ｘ電極およびＹ電極）と直交するアドレス電極Ａ１〜ＡＭが設けられている。Ｙ電極（スキャン電極）Ｙ１〜ＹＮは、Ｙスキャンドライバ２により駆動され、また、Ｘ電極Ｘ１〜ＸＮは、共通接続されてＸ共通ドライバ４により駆動され、そして、アドレス電極Ａ１〜ＡＭは、アドレスドライバ５により駆動される。
【００２０】
制御回路部６は、フレームメモリ７およびフレームメモリ制御回路８を有する表示データ制御部Ａと、固定型クロック発振器１３１およびスプレッド型クロック発振器１３２を有するクロック回路１３０と、アドレスドライバ制御回路９，スキャンドライバ制御回路１０，共通ドライバ制御回路１１および共通論理制御回路１２を有する駆動制御部Ｂとを備えて構成される。そして、制御回路部６は、ドットクロック（ＣＬＯＣＫ），表示データ（ＤＡＴＡ），垂直同期信号（ＶＳＹＮＣ）および水平同期信号（ＨＳＹＮＣ）を受け取り、Ｙスキャンドライバ２，Ｙ共通ドライバ３，Ｘ共通ドライバ４およびアドレスドライバ５を制御して表示パネル１上に所定の画像を表示するようになっている。
【００２１】
前述したように、クロック回路１３０は、表示データ制御部Ａにクロックを供給する固定型クロック発振器１３１と、駆動制御部Ｂにクロックを供給するスプレッド型クロック発振器１３２とにより構成されている。固定型クロック発振器１３１の出力（クロック信号）は、フレームメモリ７およびフレームメモリ制御回路８に供給され、また、スプレッド型クロック発振器１３２の出力（クロック信号）は、共通論理制御回路１２に供給される。なお、駆動波形用ＲＯＭ１４は、共通論理制御回路１２からのアドレス信号（ＲＯＭアドレス）を受け取って対応する駆動波形データおよびループ信号を共通論理制御回路１２へフィードバックする。
【００２２】
本第１実施例においては、後に詳述するように、駆動制御部Ｂに対しては、設定した周波数を中心として任意の範囲で周波数が時間依存で変動するスプレッド型クロック発振器１３２の出力クロックが供給され、アドレスドライバ制御回路９，スキャンドライバ制御回路１０および共通ドライバ制御回路１１は、スプレッド型クロック発振器１３２の出力クロックに同期して動作することになり、出力される波形も周波数の変動を伴ったものになる。その結果、表示装置（表示パネル１）の各部分から発生するノイズ（雑音）はそのピーク値が抑えられたものとなり、機器全体としての雑音特性が改善されることになる。なお、この原理においては、各波形の立ち上がり／立ち下がり特性に変更を与えていないので、プラズマディスプレイ装置の動作マージンに影響を及ぼすことはない。
【００２３】
図８は図７に示す本発明の第１実施例のプラズマディスプレイ装置で使用するクロック（スプレッド型クロック）の時間と周波数との関係を示す図であり、また、図９は図８に示すスプレッド型クロックの強度と周波数との関係を示す図である。なお、図９における破線は、前述した図３における固定型クロック発振器（１３）の出力を示すものである。
【００２４】
図７に示されるように、本第１実施例では、駆動制御部Ｂの共通論理制御回路１２に供給されるクロックは、スプレッド型クロック発振器１３２の出力であり、それは、図８および図９に示されるような特性を有している。すなわち、スプレッド型クロック発振器１３２の出力は、時間に対してその周波数が変動するようになっており、例えば、基準となる周波数（ｆo)に対してプラスマイナス数パーセント以下の範囲（具体的に、例えば、プラスマイナス１パーセント程度の範囲）で連続的に変動するようになっている。
【００２５】
上述したように、本発明の第１実施例のプラズマディスプレイ装置では、時間に対してその周波数が変動するスプレッド型クロック発振器１３２の出力を共通論理制御回路１２に供給して表示パネル１の駆動波形を生成するが、このように、スプレッド型クロック発振器１３２を用いることにより、表示パネル１から発生するノイズを分散して、そのノイズのピーク値を低減することができる。
【００２６】
すなわち、前述した図２に示すような一定の周波数を持つ連続クロックを使用した場合には、この波形の周波数特性は、周波数安定度が高いほど周波数特性のＱ値は増大し、鋭く高いピーク波形になる（図３参照）。これに対して、本第１実施例は、スプレッド型クロック発振器１３２を用いることで、クロックの周波数は図８に示されるように変化し、特定周波数の時間占有率が下がり、周波数特性はピーク値の低いものになる（図９参照）。
【００２７】
図１０は図７に示す本発明の第１実施例のプラズマディスプレイ装置におけるスプレッド型クロック発振器１３２の一例を示すブロック図であり、従来より知られているものの一例を示すものである。図１０において、参照符号３２０はＰＬＬ（Phase Locked Loop)回路、３２１は入力する基準クロックの周波数を１／Ｎに分周する分周器、そして、３２８はＰＬＬ回路３２０からの出力を分周するポスト分周器を示している。
【００２８】
図１０に示されるように、ＰＬＬ回路３２０は、位相検出器（位相比較器）３２２、チャージポンプ３２３、加算器３２４、電圧制御発振器（ＶＣＯ: Voltage Controlled Oscillator)３２５、変調波形出力部３２６、および、フィードバック分周器３２７を備えて構成される。位相検出器３２２は、分周器３２１の出力とフィードバック分周器３２７の出力の位相を検出し、両者の位相が一致するように、チャージポンプ３２３およびＶＣＯ３２５を介して制御する。フィードバック分周器３２７は、ＶＣＯ３２５の出力の周波数を１／Ｍに分周して位相検出器３２２に供給する。加算器３２４は、チャージポンプ３２３とＶＣＯ３２５との間に設けられ、変調波形出力部３２６からの出力をチャージポンプ３２３の出力に加えてＶＣＯ３２５を制御するようになっている。
【００２９】
このような構成を有するスプレッド型クロック発振器１３２により、基準となる周波数（ｆo)の近傍において、時間に対してその周波数が変動するようなクロックが得られることになる。
図１１および図１２は図７に示す本発明の第１実施例のプラズマディスプレイ装置からのノイズを測定した結果を示す図であり、前述した図４により測定した結果を示すものである。なお、図１１は周波数が３０ＭＨz 〜１００ＭＨz の範囲に対するノイズレベルを示し、図１２はそれに続く周波数が１００ＭＨz 〜２００ＭＨz の範囲に対するノイズレベルを示している。
【００３０】
図１１および図１２に示されるように、本第１実施例のプラズマディスプレイ装置（ＰＤＰモジュール）から発生するノイズは、例えば、周波数が３０ＭＨz 近傍において、垂直方向のノイズＮＳＶが最大２０．２（ｄＢμＶ／ｍ）となっており、水平方向のノイズＮＳＨが最大１７．１（ｄＢμＶ／ｍ）となっている。また、例えば、周波数が７０ＭＨz 〜９０ＭＨz 程度の範囲において、垂直方向のノイズＮＳＶはほぼ５（ｄＢμＶ／ｍ）前後であり、水平方向のノイズＮＳＨはほぼ１５（ｄＢμＶ／ｍ）以下となっている。さらに、例えば、周波数が１００ＭＨz 〜１２０ＭＨz 程度の範囲において、垂直方向のノイズＮＳＶはほぼ１０（ｄＢμＶ／ｍ）以下となっており、水平方向のノイズＮＳＨはほぼ２０（ｄＢμＶ／ｍ）程度で最大２１．２（ｄＢμＶ／ｍ）となっている。
【００３１】
すなわち、前述した図５および図６と、上述した図１１および図１２との比較から明らかなように、本発明を適用したプラズマディスプレイ装置からのノイズは、本発明を適用しないプラズマディスプレイ装置からのノイズよりもそのピーク値が大幅に低減され、関与するすべての高調波成分で効果を発揮することができる。このように、本第１実施例によれば、プラズマディスプレイ装置の動作周波数を時間依存で変動させることにより、装置の動作マージンや表示品質の低下を避けつつ、ノイズ強度を関連する全ての周波数帯域に渡って低減することができる。なお、本発明による調整（表示パネルの駆動に用いるクロックの制御）は、例えば、休止期間（Ｖｓｙｎｃから１フレームの動作期間を差し引いた残りの期間）内において行われる。
【００３２】
図１３は図７に示す本発明の第１実施例のプラズマディスプレイ装置の変形例を説明するためのクロックの時間と周波数との関係を示す図であり、また、図１４は図１３に示すクロックの強度と周波数との関係を示す図である。
前述した第１実施例では、図８および図９に示されるように、時間に対して周波数を連続的に変動させたが、例えば、基準となる周波数（ｆo)に対してプラスマイナス数パーセント以下の範囲で２つの周波数（ｆ+,ｆ-:具体的に、例えば、プラスマイナス１パーセント程度）を設定し、これらの周波数（ｆ+,ｆ-)間で断続的に周波数を変動させるように構成することもできる。なお、この変動させる周波数は、基準周波数（ｆo)に対してプラスマイナスの２つの周波数（ｆ+,ｆ-)に限定されるものではなく、例えば、基準周波数（ｆo)に対してプラスマイナス０．５パーセントとプラスマイナス１パーセントの４つの周波数を設定し、それら４つの周波数の間で変動させるようにしてもよい。なお、本変形例においても、各波形の立ち上がり／立ち下がり特性に変更を与えないので、プラズマディスプレイ装置の動作マージンに影響を及ぼすことはない。
【００３３】
図１５は本発明に係る表示装置の第２実施例としてのプラズマディスプレイ装置を示すブロック図である。
図１５と図７との比較から明らかなように、本第２実施例のプラズマディスプレイ装置は、前述した第１実施例のプラズマディスプレイ装置におけるクロック回路１３０を１つのスプレッド型クロック発振器１３３として構成したものである。
【００３４】
すなわち、第１実施例では、時間に対して周波数が連続的に変動するスプレッド型クロック発振器１３２の出力クロックは駆動制御部Ｂ（共通論理制御回路１２）にだけ供給され、表示データ制御部Ａ（フレームメモリ７およびフレームメモリ制御回路８）に対するクロックは固定型クロック発振器１３１の出力とされていたが、本第２実施例では、表示データ制御部Ａおよび駆動制御部Ｂの両方に対して、時間に対して周波数が連続的に変動するスプレッド型クロック発振器１３３（クロック回路）の出力クロックを供給するようになっている。
【００３５】
ところで、プラズマディスプレイ装置から発生するノイズは、主として駆動制御部Ｂを介して生成される表示パネル１の駆動波形に起因しており、前述した第１実施例により全ての周波数帯域に渡るノイズ強度の低減の効果は得られる。本第２実施例では、この駆動制御部Ｂを介して生成される表示パネル１の駆動波形に起因するノイズだけでなく、表示データ制御部Ａを介して生成されるノイズに対してもそのノイズ強度を低減せんとするものである。なお、他の構成は、前述した第１実施例と同様である。
【００３６】
図１６は本発明に係る表示装置の第３実施例としてのプラズマディスプレイ装置を示すブロック図である。
図１６に示されるように、本第３実施例のプラズマディスプレイ装置において、クロック回路１３は、図１に示した従来と同様の固定型クロック発振器として構成されている。しかしながら、本第３実施例においては、駆動波形用ＲＯＭ１４０は、２つのバンク（バンクＡＡ：１４１、バンクＢＢ：１４２）を備えて構成され、各バンク１４１および１４２には、それぞれ異なる周波数を持つ制御信号（駆動波形データおよびループ信号）が格納されている。そして、各バンク１４１および１４２に格納された制御信号は、例えば、フレーム或いはサブフレーム毎に交互に出力され、そのフレーム或いはサブフレーム毎に周波数の異なる制御信号に従って表示パネル１の駆動波形が生成される。これにより、前述した図１３および図１４のような異なる２つの周波数（ｆ+,ｆ-)間で断続的に周波数を変動させたのと同様の効果が得られることになる。なお、駆動波形用ＲＯＭ１４０に設けるバンクの数およびこれらのバンクに格納した異なる周波数の制御信号を読み出すタイミング等は、それぞれ上述した２つのバンクおよびフレーム或いはサブフレーム毎に限定されるものではなく、様々に変形し得るのは言うまでもない。
【００３７】
図１７は本発明に係る表示装置の第４実施例としてのプラズマディスプレイ装置を示すブロック図である。
図１７と図１との比較から明らかなように、本第４実施例のプラズマディスプレイ装置は、駆動波形用ＲＯＭ１４３に格納されている駆動波形がそれ自体周波数が変動するものとされている。すなわち、図１の従来例では一定の周波数の駆動波形データが駆動波形用ＲＯＭ１４に格納されているのに対して、本第４実施例では、駆動波形の周波数自体を変動させたものが駆動波形の一単位として駆動波形用ＲＯＭ１４３に格納され、その周波数が変動した駆動波形データを読み出して駆動波形を生成し、表示パネル１を駆動するようになっている。本第４実施例において、駆動波形用ＲＯＭ１４３に格納する一単位の駆動波形として、複数の周波数に応じたものを適用することにより、それに対応して表示パネルから発生するノイズを分散してそのノイズのピーク値を低減することができる。
【００３８】
以上のように、本発明に係る各実施例のプラズマディスプレイ装置は、各波形の立ち上がり／立ち下がり特性に変更を与えないので、装置の動作マージンに影響を及ぼすことがなく、安定した動作を維持しつつ装置から発生するノイズのピーク値を低減することができる。また、例えば、表示パネルに導電性透明皮膜を設けてシールド構造とする必要性が減少するため、透過率の減少による表示品質の低下を伴うことなく、装置から発生するノイズのピーク値を低減することが可能となる。
【００３９】
なお、以上の説明では、主として三電極面放電交流駆動型プラズマディスプレイ装置を例として説明したが、本発明は、この三電極面放電交流駆動型プラズマディスプレイ装置に限定されるものではなく、他の構造を有するプラズマディスプレイ装置（或いは、液晶表示装置等）の様々な表示装置に対して適用することができる。
【００４０】
［付記］  本発明は以下の特徴を有する。
（付記１）  表示パネルの駆動に用いるクロックの周波数を連続的に変動させ、該変動するクロックにより前記表示パネルを駆動し、これにより該表示パネルから発生するノイズを分散して当該ノイズのピーク値を低減するようにしたことを特徴とする表示装置の駆動方法。（請求項１）
（付記２）  付記１に記載の駆動方法において、前記表示パネルの駆動に用いるクロックは、前記表示装置の原発振のクロックであることを特徴とする表示装置の駆動方法。
（付記３）  付記１に記載の駆動方法において、前記表示パネルの駆動に用いるクロックは、基準となる周波数に対してプラスマイナス数パーセント以下の範囲で連続的に変動することを特徴とする表示装置の駆動方法。
（付記４）  表示パネルの駆動に用いるクロックとして少なくとも２つの周波数を準備し、該少なくとも２つの周波数の間で前記クロックを順次切り替え、該切り替えられたクロックにより前記表示パネルを駆動し、これにより該表示パネルから発生するノイズを分散して当該ノイズのピーク値を低減するようにしたことを特徴とする表示装置の駆動方法。（請求項２）
（付記５）  付記４に記載の駆動方法において、前記表示パネルの駆動に用いるクロックは、基準となる周波数に対してプラスマイナス数パーセント以下の２つの周波数が準備されることを特徴とする表示装置の駆動方法。
（付記６）  表示パネルの駆動波形を少なくとも２つの周波数に対応させて準備し、該少なくとも２つの周波数に対応した駆動波形を順次切り替え、該切り替えられた駆動波形により前記表示パネルを駆動し、これにより該表示パネルから発生するノイズを分散して当該ノイズのピーク値を低減するようにしたことを特徴とする表示装置の駆動方法。（請求項３）
（付記７）  付記６に記載の駆動方法において、前記表示パネルの駆動波形は、基準となる周波数に対してプラスマイナス数パーセント以下の２つの周波数に対して準備されることを特徴とする表示装置の駆動方法。
（付記８）  付記１〜７のいずれか１項に記載の駆動方法において、該表示装置はプラズマディスプレイ装置であることを特徴とする表示装置の駆動方法。
（付記９）  付記１〜８のいずれか１項に記載の駆動方法において、前期表示パネルの駆動に用いるクロックの制御は、休止期間内において行われることを特徴とする表示装置の駆動方法。
（付記１０）  クロック発生手段と、該クロック発生手段からのクロックを用いて駆動波形を生成する駆動波形生成手段と、該駆動波形により画像を表示する表示パネルを備えた表示装置であって、
前記クロック発生手段は、周波数が連続的に変動するクロックを発生し、前記駆動波形生成手段は、該変動するクロックに応じて周波数が変動する駆動波形を出力して前記表示パネルを駆動し、これにより前記表示パネルから発生するノイズを分散して当該ノイズのピーク値を低減するようにしたことを特徴とする表示装置。（請求項４）
（付記１１）  付記１０に記載の表示装置において、前記クロック発生手段は、該表示装置の原発振のクロックを発生することを特徴とする表示装置。
（付記１２）  付記１０に記載の表示装置において、前記クロック発生手段は、基準となる周波数に対してプラスマイナス数パーセント以下の範囲で連続的に変動する周波数のクロックを発生することを特徴とする表示装置。
（付記１３）  クロック発生手段と、該クロック発生手段からのクロックを用いて駆動波形を生成する駆動波形生成手段と、該駆動波形により画像を表示する表示パネルを備えた表示装置であって、
前記クロック発生手段は、少なくとも２つの周波数の間で順次切り替えられたクロックを発生し、前記駆動波形生成手段は、該切り替えられたクロックに応じて周波数が切り替わる駆動波形を出力して前記表示パネルを駆動し、これにより前記表示パネルから発生するノイズを分散して当該ノイズのピーク値を低減するようにしたことを特徴とする表示装置。（請求項５）
（付記１４）  付記１３に記載の表示装置において、前記クロック発生手段は、基準となる周波数に対してプラスマイナス数パーセント以下の２つの周波数の間で順次切り替えられたクロックを発生することを特徴とする表示装置。
（付記１５）  クロック発生手段と、該クロック発生手段からのクロックを用いて駆動波形を生成する駆動波形生成手段と、該駆動波形により画像を表示する表示パネルを備えた表示装置であって、
前記駆動波形生成手段は、少なくとも２つの周波数に対応した駆動波形を順次切り替えて出力して前記表示パネルを駆動し、これにより該表示パネルから発生するノイズを分散して当該ノイズのピーク値を低減するようにしたことを特徴とする表示装置。（請求項６）
（付記１６）  付記１５に記載の表示装置において、前記駆動波形生成手段は、基準となる周波数に対してプラスマイナス数パーセント以下の２つの周波数に対応した駆動波形を順次切り替えて出力することを特徴とする表示装置。
（付記１７）  付記１０〜１６のいずれか１項に記載の表示装置において、該表示装置はプラズマディスプレイ装置であることを特徴とする表示装置。
（付記１８）  付記１０〜１７のいずれか１項に記載の表示装置において、前記クロック発生手段は、前記表示パネルの駆動に用いるクロックの制御を休止期間内において行うことを特徴とする表示装置。
【００４１】
【発明の効果】
以上、詳述したように、本発明の表示装置によれば、種々の特性劣化を避けつつノイズ強度を関連する全ての周波数帯域に渡って低減することができる。
【図面の簡単な説明】
【図１】従来の表示装置の一例としてのプラズマディスプレイ装置を示すブロック図である。
【図２】図１に示す従来のプラズマディスプレイ装置で使用するクロック（固定クロック）の時間と周波数との関係を示す図である。
【図３】図２に示す固定クロックの強度と周波数との関係を示す図である。
【図４】プラズマディスプレイ装置からのノイズを測定する様子を示す図である。
【図５】図１に示す従来のプラズマディスプレイ装置からのノイズを測定した結果を示す図（その１）である。
【図６】図１に示す従来のプラズマディスプレイ装置からのノイズを測定した結果を示す図（その２）である。
【図７】本発明に係る表示装置の第１実施例としてのプラズマディスプレイ装置を示すブロック図である。
【図８】図７に示す本発明の第１実施例のプラズマディスプレイ装置で使用するクロック（スプレッド型クロック）の時間と周波数との関係を示す図である。
【図９】図８に示すスプレッド型クロックの強度と周波数との関係を示す図である。
【図１０】図７に示す本発明の第１実施例のプラズマディスプレイ装置におけるスプレッド型クロック発振器の一例を示すブロック図である。
【図１１】図７に示す本発明の第１実施例のプラズマディスプレイ装置からのノイズを測定した結果を示す図（その１）である。
【図１２】図７に示す本発明の第１実施例のプラズマディスプレイ装置からのノイズを測定した結果を示す図（その２）である。
【図１３】図７に示す本発明の第１実施例のプラズマディスプレイ装置の変形例を説明するためのクロックの時間と周波数との関係を示す図である。
【図１４】図１３に示すクロックの強度と周波数との関係を示す図である。
【図１５】本発明に係る表示装置の第２実施例としてのプラズマディスプレイ装置を示すブロック図である。
【図１６】本発明に係る表示装置の第３実施例としてのプラズマディスプレイ装置を示すブロック図である。
【図１７】本発明に係る表示装置の第４実施例としてのプラズマディスプレイ装置を示すブロック図である。
【符号の説明】
１…表示パネル
２…Ｙスキャンドライバ
３…Ｙ共通ドライバ
４…Ｘ共通ドライバ
５…アドレスドライバ
６…制御回路部
７…フレームメモリ
８…フレームメモリ制御回路
９…アドレスドライバ制御回路
１０…スキャンドライバ制御回路
１１…共通ドライバ制御回路
１２…共通論理制御回路
１３…クロック回路（固定型（通常型）クロック発振器）
１００…プラズマディスプレイ装置（ＰＤＰモジュール）
１３０…クロック回路
１３１…固定型（通常型）クロック発振器
１３２…スプレッド型クロック発振器
１３３…クロック回路（スプレッド型クロック発振器）
１４，１４０，１４３…駆動波形用ＲＯＭ
１４１，１４２…バンク
Ａ…表示データ制御部
Ｂ…駆動制御部
ＡＮＴＨ…水平方向ノイズ用アンテナ
ＡＮＴＶ…垂直方向ノイズ用アンテナ
Ｄ…ＰＤＰモジュールとアンテナとの距離
【図１】
0004694670.tif 000002
【図２】
0004694670.tif 000003
【図３】
0004694670.tif 000004
【図４】
0004694670.tif 000005
【図５】
0004694670.tif 000006
【図６】
0004694670.tif 000007
【図７】
0004694670.tif 000008
【図８】
0004694670.tif 000009
【図９】
0004694670.tif 000010
【図１０】
0004694670.tif 000011
【図１１】
0004694670.tif 000012
【図１２】
0004694670.tif 000013
【図１３】
0004694670.tif 000014
【図１４】
0004694670.tif 000015
【図１５】
0004694670.tif 000016
【図１６】
0004694670.tif 000017
【図１７】
0004694670.tif 000018