(57)【特許請求の範囲】
【請求項１】
入力端子及び出力端子に接続され、軽負荷及び重負荷対応モードに応じて設けられた第１及び第２のエラーアンプと、第１及び第２のエラーアンプを制御する制御回路とを備え、前記制御回路は、前記重負荷対応モードにおいて負荷電流量に応じて第２のエラーアンプを自動的にオン／オフさせるコントロール信号を出力する構成を備え、
前記第１のエラーアンプは、前記軽負荷及び重負荷対応モードにおいて動作状態にあり、且つ、前記入力端子及び基準電圧源に接続された差動増幅器１、前記出力端子に接続され、負荷の制御を行う制御トランジスタＭ１２、及び、差動増幅器１に接続され制御トランジスタＭ１２の電流をモニターするモニター用トランジスタＭ１１によって構成される一方、
前記第２のエラーアンプは、前記入力端子及び前記基準電圧源に接続された差動増幅器２、前記出力端子に接続された制御トランジスタＭ２２、及び、差動増幅器２に接続され制御トランジスタＭ２２の電流をモニターするモニター用トランジスタＭ２１によって構成されており、
前記制御回路は、前記第１及び第２のエラーアンプの前記モニター用トランジスタＭ１２，Ｍ２１から前記負荷電流量に応じたレベルを有する前記コントロール信号を受け、前記負荷電流量に応じたレベルを有し、互いに極性の異なる第１のスイッチ信号（Ｘ１３）及び第２のスイッチ信号（Ｙ１２）を生成するスイッチ信号生成回路と、
前記コントロール信号と前記第１のスイッチ信号（Ｘ１３）とを受け、前記重負荷対応モードと前記軽負荷対応モードに応じた電流を互いに異なる第１及び第２の設定電流となるまで、前記モニター用トランジスタＭ１１，Ｍ２1に供給すると共に、当該第１及び第２の設定電流に応じたレベルの前記コントロール信号を前記スイッチ信号生成回路に供給するスイッチ回路を有し、
前記第２のエラーアンプは、前記第２のスイッチ信号（Ｙ１２）を受けてオン状態、又は、オフ状態となり、
前記第２のエラーアンプのオン状態において、前記第１のエラーアンプと共に動作状態となって前記重負荷対応モードを形成し、
前記重負荷対応モードと前記軽負荷対応モードとの間の前記第２のエラーアンプの切替タイミングと、前記スイッチ回路における第１及び第２の電流の切替タイミングが異なっていることを特徴とするレギュレータ回路。
【請求項２】
請求項１において、前記制御回路を構成する前記スイッチ信号生成回路及び前記スイッチ回路は、前記第２のエラーアンプの切替タイミングと、前記スイッチ回路における前記第１及び第２の設定電流との切替タイミングとがヒステリシス特性を持つように、前記第１のスイッチ信号（Ｙ１２）と前記コントロール信号を制御することを特徴とするレギュレータ回路。
【請求項３】
請求項１又は２において、前記入力端子と前記第２のエラーアンプとの間に設けられた入力電圧の立ち上がりを検出する検出回路を更に備え、前記検出回路は、前記入力端子に与えられる入力電圧を微分する微分回路と、前記微分回路に接続され、前記入力電圧投入時、前記第２のエラーアンプを一時的に強制的にオン状態とする回路（Ｉｎｖ４１、４２）を有していることを特徴とするレギュレータ回路。
【請求項４】
請求項３において、前記検出回路は、前記微分回路に接続され、前記入力電圧の立ち上がり時に、前記スイッチ信号生成回路を一時的に前記重負荷モードの状態にする回路（Ｉｎｖ４３）を有していることを特徴とするレギュレータ回路。
【請求項５】
請求項１〜４のいずれか一項において、出力電圧変動をモニターにして、モニター結果に応じて、前記第１及び第２のエラーアンプの駆動能力を一時的に変化させる補正回路を備えていることを特徴とするレギュレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話機のような各種携帯機器等に使用されるレギュレータ回路、特に、シリーズレギュレータ回路に関する。
【背景技術】
【０００２】
一般に、この種、シリーズレギュレータは負荷に直列に接続されたトランジスタを備え、当該トランジスタから連続的に出力電流を負荷に供給する構成を有している。特開平９−２３３８１０号（特許文献１）には、スイッチング素子として、低電圧、低抵抗で大電流を扱えるパワーＦＥＴを使用したシリーズレギュレータ回路が提案されている。特許文献１に記載されたシリーズレギュレータ回路は、パワーＦＥＴを使用することによって、電力損失を大幅に軽減できると共に、低損失の電源回路を構成できる。
【０００３】
ここで、シリーズレギュレータ回路は、比較的消費電流の多いレギュレータ回路（高消費電流レギュレータと呼ぶ）と、消費電流の低い低消費電流レギュレータ回路とに分けることができる。
【０００４】
このうち、高消費電流レギュレータ回路は高い負荷駆動能力を有し、ノイズ除去等の特性にも優れているが、軽負荷時においては消費電流が負荷電流に勝る等、不都合な点も多い。一方、低消費電流レギュレータ回路は高消費電流レギュレータ回路に伴う不都合な点は無いが、負荷駆動能力、ノイズ除去等の特性が劣っていると云う欠点がある。したがって、ユーザは使用環境、求める特性に応じてレギュレータを選択する必要がある。
【０００５】
更に、特開２００４−１８０４７２号公報（特許文献２）には、ＣＰＵ等の負荷における消費電力が大きい状態では、スイッチングレギュレータを利用し、消費電力が小さいスタンバイ状態では、シリーズレギュレータを利用した電源切替回路が開示されている（００１１段落）。また、特許文献２は、電源切替時の出力電圧のオーバーシュート、アンダーシュートを十分に抑制しながら、定常的な動作状態では電源の選択によらずに一定の出力電圧を供給できる電源切替回路を提案している。具体的に云えば、特許文献２に示された電源切替回路は、２つの入力端子と少なくとも一つの定電圧回路の出力ノードが直接接続された出力端子を備えると共に、入力端子の電圧条件によっていずれの入力端子より電圧を出力するかを選択するように構成され、定電圧回路内に電源切替時に過渡的に両入力電圧より出力電圧を供給する制御手段を備えている。
【０００６】
【特許文献１】特開平９−２３３８１０号公報
【特許文献２】特開２００４−１８０４７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献２は、負荷の消費電力が大きい状態ではスイッチングレギュレータを利用し、消費電力が小さい状態ではシリーズレギュレータを利用する電源切替回路を開示しており、ここでは、２つの入力端子の一方を制御手段によって選択する構成が採用されている。即ち、特許文献２は、２つの入力端子からの電源電圧及びスイッチングレギュレータ出力電圧を選択して、出力端子に供給することを明らかにしており、単一の入力端子だけを備えたシリーズレギュレータ回路及び当該シリーズレギュレータ回路を負荷に応じて切り替えることについては何等開示していない。
【０００８】
また、高負荷駆動モード即ち重負荷モード用レギュレータと、低消費電流即ち軽負荷モード用レギュレータを設けておき、外部信号によって切り替え可能なレギュレータを選択し、予めどちらかのモードに設定した上で使用する手法も可能であるものと考えられる。この場合、レギュレータ使用中に負荷電流が変動してもモードの切替では、負荷電流の変動には対処できないこともある。また、重負荷モード用レギュレータと低負荷モード用レギュレータとの間の切替時、極端な出力電圧の変化が伴うため、２つのレギュレータを自動的に切り替える手法は、通常、好ましくないとされている。
【０００９】
更に、負荷電流に比例したバイアス電流でレギュレータのエラーアンプをバイアスし、負荷駆動能力を調整する手法も考えられるが、この手法では、消費電流が負荷電流に比例して増大することに加え、バイアス電流の変動に対するエラーアンプの安定性の維持が技術的に難しいと云った欠点がある。
【００１０】
本発明の課題は、外部電流による重―軽負荷モード設定型のレギュレータにおける欠点を除去したレギュレータ回路を提供することである。
【００１１】
本発明の他の課題は、使用中における負荷電流の変動にも対処できるレギュレータ回路を提供することである。
【００１２】
本発明の更に他の課題は、重−軽負荷モードの切替時における電圧変動を抑制できるレギュレータ回路を提供することである。
【課題を解決するための手段】
【００１３】
本発明によれば、レギュレータ内に重負荷対応の高駆動能力を有するエラーアンプと、軽負荷対応の低消費電流のエラーアンプとを設け、負荷電流量に応じて重負荷対応エラーアンプを自動的にオン／オフさせる構成を備えたレギュレータ回路及びレギュレータ制御方法が得られる。
【００１４】
具体的に説明すると、本発明の第１の態様によれば、入力電圧が与えられる入力端子と、負荷に接続される出力端子とを備えたレギュレータの制御方法において、前記負荷に流れる負荷電流に応じて自動的に重負荷モードと軽負荷モードを切り替え、負荷駆動能力及び消費電流を制御するレギュレータ制御方法が得られる。
【００１５】
本発明の第２の態様によれば、第１の態様において、前記軽負荷モードに対応して設けられた軽負荷対応エラーアンプと、前記重負荷モードに対応して設けられた重負荷対応エラーアンプとを備え、入力電源投入の際、前記軽負荷対応エラーアンプ及び前記重負荷対応エラーアンプの双方が動作状態を形成した後、前記軽負荷モードへ遷移することを特徴とするレギュレータ制御方法が得られる。
【００１６】
本発明の第３の態様によれば、入力端子及び出力端子に接続され、軽負荷及び重負荷に対応してそれぞれ設けられた第１及び第２のエラーアンプと、第１及び第２のエラーアンプを制御する制御回路とを備え、前記制御回路は負荷電流量に応じて第２のエラーアンプを自動的にオン／オフさせることを特徴とするレギュレータ回路が得られる。
【００１７】
本発明の第４の態様によれば、第３の態様において、前記制御回路は、前記負荷電流に応じて前記第１及び第２のエラーアンプを軽負荷モードと重負荷モードで動作させる制御を行い、前記重負荷モードでは、前記第１及び第２のエラーアンプの双方を動作させ、前記軽負荷モードでは、前記第２のエラーアンプをオフにし、前記第１のエラーアンプだけを動作させる制御を行うことを特徴とするレギュレータ回路が得られる。
【００１８】
本発明の第５の態様によれば、第４の態様において、前記制御回路は、前記第１及び第２のエラーアンプの前記負荷電流に対応した電流をモニターし、モニター結果に応じたスイッチ信号を出力すると共に、前記モニター結果に応じて第２のエラーアンプを選択的に動作状態にする手段と、前記スイッチ信号に応じて前記第１及び第２のエラーアンプに供給される電流を切り替えるスイッチ回路とを有することを特徴とするレギュレータ回路が得られる。
【００１９】
本発明の第６の態様によれば、第５の態様において、前記スイッチ回路は、前記モニター結果が軽負荷モードをあらわしている場合、前記モニター結果が重負荷モードをあらわしている場合に比較して、大きな電流を前記第１及び第２のエラーアンプに供給できるように構成されていることを特徴とするレギュレータ回路が得られる。
【００２０】
本発明の第７の態様によれば、第６の態様において、前記第１のエラーアンプは、差動増幅器１、差動増幅器１の出力側に接続され、負荷電流を供給する第１の制御トランジスタ、及び、前記第１の制御トランジスタの負荷電流をモニターする第１のモニター用トランジスタとを有し、他方、前記第２のエラーアンプは、差動増幅器２、差動増幅器２の出力側に接続され、負荷電流を供給する第２の制御トランジスタ、及び、前記第２の制御トランジスタの負荷電流をモニターする第２のモニター用トランジスタとを有しており、前記第１及び第２のモニター用トランジスタは前記スイッチ回路に共通に接続されており、且つ、前記第１及び第２の制御トランジスタよりも小容量であることを特徴とするレギュレータ回路が得られる。
【００２１】
本発明の第８の態様によれば、第３〜７の態様いずれかにおいて、更に、入力電圧投入時、出力を高速で立ち上がらせる回路を有していることを特徴とするレギュレータ回路が得られる。
【００２２】
本発明の第９の態様によれば、第３〜８の態様いずれかにおいて、出力電圧変動をモニターにして、モニター結果に応じて、前記第１及び第２のエラーアンプの駆動能力を一時的に変化させる補正回路を備えていることを特徴とするレギュレータ回路が得られる。
【発明の効果】
【００２３】
本発明に係るレギュレータ回路は、負荷の大きさに応じて自動的にモードを切り替えることができるため、使用中における負荷電流の変動にも容易に対処できると云う利点がある。更に、本発明では、モードの切替の際、単に、２つのエラーアンプを選択的に一方から他方に切り替えるのではなく、２つのエラーアンプの一方を常時動作させておき、他方を選択的オン／オフさせているため、切替に伴う電圧のドロップを最小限に抑えることができると云う利点もある。また、本発明では、出力電流とコントロール信号との間に、ヒステリシス特性を持たせることにより、２つのエラーアンプ間の切替をスムーズに行うことができるレギュレータ回路が得られる。
【発明を実施するための最良の形態】
【００２４】
図１を参照して、本発明に係るレギュレータ回路の原理を説明する。図示されたレギュレータ回路は、入力端子１０及び出力端子１２とを有し、入力端子１０には直流電圧が与えられ、他方、出力端子１２には、負荷抵抗によって表される負荷１３が接続される。更に、図示されたレギュレータ回路は、反転端子（−端子）及び非反転端子（＋端子）を備えた軽負荷対応エラーアンプ１６及び重負荷対応エラーアンプ１８とを有している。ここで、両エラーアンプ１６及び１８の反転端子（−端子）は、ノードＮＭに共通に接続される一方、両エラーアンプ１６及び１８の非反転端子（＋端子）は、共通にノードＮＰに接続されており、当該ノードＮＰを介して基準電圧源１７に接続され、当該基準電圧源１７から両非反転端子に基準電圧が印加されている。また、出力端子１２とノードＮＭとの間には、フィードバック回路２２が接続されている。
【００２５】
更に、図示されたレギュレータ回路は、更に、軽負荷対応エラーアンプ１６及び重負荷対応エラーアンプ１８の双方に入力側を接続されると共に、出力側を重負荷対応エラーアンプ１８にのみ接続された重負荷対応エラーアンプ制御回路２０を備えている。即ち、重負荷対応エラーアンプ制御回路（以下、単に、制御回路と呼ぶ）２０は、重負荷モードにおいて重負荷対応エラーアンプ１８を動作状態にするコントロール信号を出力し、これによって、重−軽負荷モード切替を行う制御回路である。即ち、図示されたレギュレータ回路は、重負荷対応エラーアンプ１８を負荷電流に応じて、制御回路２０によって選択的にオン／オフする回路である。換言すれば、図示された軽負荷対応エラーアンプ１６は軽負荷モードの時だけでなく、重負荷モードの時にも動作状態にある。
【００２６】
図２を参照すると、図１に示されたレギュレータ回路のうち、軽負荷対応エラーアンプ１６、重負荷対応エラーアンプ１８、及び、制御回路２０の一例が示されている。図示された軽負荷対応エラーアンプ１６は、差動増幅器１及び負荷の制御を行う制御トランジスタＭ１２とによって構成されており、更に、差動増幅器１には制御トランジスタＭ１２の電流（即ち、負荷電流）をモニターするモニター用トランジスタＭ１１が接続されている。他方、重負荷対応エラーアンプ１８は、差動増幅器２と制御トランジスタＭ２２とによって構成されると共に、差動増幅器２には、制御トランジスタＭ２２の電流（負荷電流）をモニターするモニター用トランジスタＭ２１が接続されている。図２に示された各トランジスタＭ１１、Ｍ１２、Ｍ２１、Ｍ２２はＰチャンネルＭＯＳトランジスタによって構成されている。
【００２７】
更に、制御トランジスタＭ２２のチャンネルの幅と長さの比（即ち、Ｗ／Ｌ）は制御トランジスタＭ１２のＷ／Ｌに比較して十分大きく設定されている。したがって、制御トランジスタ２２は制御トランジスタ１２に比較して大きな電流を流すことができる。他方、トランジスタＭ１１、Ｍ２１はそれぞれ制御トランジスタＭ１２、Ｍ２２のドレイン電流をモニターしており、各ドレイン電流に比例した電流を出力する。ここで、トランジスタＭ１１、Ｍ２１はそれぞれ制御トランジスタＭ１２、Ｍ２２と互いに異なるサイズを有するトランジスタ（トランジスタＭ１２、Ｍ２２よりも小さな容量を有するトランジスタ）によって構成されている。
【００２８】
図２に示された重負荷対応エラーアンプ制御回路２０は、スイッチ信号生成回路２０１と、スイッチ回路２０２とによって構成されており、これらスイッチ信号生成回路２０１及びスイッチ回路２０２は、ノードＮ１を介してトランジスタＭ１１、Ｍ２１のドレインに接続されている。図示されたスイッチ信号生成回路２０１は、トランジスタＭ１１、Ｍ２１のドレイン電流をコントロール信号とし、当該コントロール信号のレベルに応じて、スイッチ信号をスイッチ回路２０２に出力する。他方、スイッチ回路２０２はスイッチ信号生成回路２０１からのスイッチ信号を受け、トランジスタＭ１１、Ｍ２１に供給される電流を切り替えることができる回路であり、この例の場合、図示されたスイッチ回路２０２で、切り替えることができる電流を第１の設定電流Ｉｒ１、第２の設定電流Ｉｒ２とし、ここでは、Ｉｒ１＞Ｉｒ２の関係があるものとする。ここで、ノードＮ１のコントロール信号は、制御トランジスタＭ１２、Ｍ２２のドレイン電流のモニター結果をあらわすモニター電流と呼ぶこともできる。
【００２９】
図３をも参照すると、スイッチ信号生成回路２０１の一例が示されている。図示されたスイッチ信号生成回路２０１は２つのＮＡＮＤ回路２１１、２１３と、互いに直列に接続された２つのインバータ回路２１５、２１７とによって構成されている。また、入力端子を形成するノードＮ１は、図２に示されたノードＮ１に対応しており、トランジスタＭ１１、Ｍ２１のドレインに接続されているから、これらトランジスタＭ１１、Ｍ２１のドレイン電流がコントロール信号としてＮＡＮＤ回路２１１及びインバータ回路２１５に与えられている。更に、インバータ回路２１５の出力端子はインバータ回路２１７に接続されると共に、ＮＡＮＤ回路２１３にも接続され、他方、インバータ回路２１７の出力端子及びＮＡＮＤ回路２１３の出力端子を構成するノードＮ１２及びＹ１２は重負荷対応エラーアンプ１８に接続されている。更に、ＮＡＮＤ回路２１１はノードＸ１３を介してスイッチ回路２０２に接続されている。
【００３０】
また、２つのＮＡＮＤ回路２１１、２１３は、図示しない回路から、電源が投入された瞬間に、一時的にローレベル信号が与えられるノードＥ１０に接続されている。したがって、ＮＡＮＤ回路２１１、２１３には、ノードＥ１０を介して、電源投入時以外の状態では、通常、ハイレベルが与えられている。
【００３１】
この構成に係るスイッチ信号生成回路２０１では、電源投入時以外の通常動作状態の場合、ノードＮ１に与えられるコントロール信号のレベルがハイレベルの時、ＮＡＮＤ回路２１１を通してローレベルを有するスイッチ信号がスイッチ回路２０２に出力され、他方、ＮＡＮＤ回路２１３からノードＹ１２を介して、ハイレベルの信号が重負荷対応エラーアンプ１８に供給されている。同様に、インバータ回路２１７からも、重負荷対応エラーアンプ１８に対してハイレベルの信号がノードＮ１２を介して出力されている。
【００３２】
即ち、図示されたスイッチ信号生成回路２０１は、通常動作時、ハイレベルのコントロール信号が与えられている状態において、ローレベルのスイッチ信号をスイッチ回路２０２に出力する一方、ハイレベルの信号を重負荷対応エラーアンプ１８に出力していることが分かる。また、電源投入時、スイッチ信号生成回路２０１は、ノードＥ１０からローレベル信号が与えられ、強制的にノードＸ１３、Ｙ１２にハイレベルの信号を出力する。
【００３３】
図２及び図４を参照して、図３に示されたスイッチ信号生成回路２０１からのスイッチ信号によってスイッチ動作を行うスイッチ回路２０２を説明する。図４に示されたスイッチ回路２０２は、図２に示されたノードＮ１及び図３に示されたスイッチ信号生成回路２０１のノードＸ１３に接続されている。図４に示されたスイッチ回路２０２は、ノードＮ１にドレインを接続され、ゲートを互いに共通に接続された２つのＮチャンネルＭＯＳトランジスタ（以下、第１及び第２のトランジスタと呼ぶ）ＭＲ１、ＭＲ２と、ノードＸ１３にゲートを接続されたＮチャンネルＭＯＳトランジスタ（以下、第３のトランジスタと呼ぶ）ＭＲ３とを備え、第３のトランジスタＭＲ３のドレインは第１のトランジスタＭＲ１のソースに接続され第２及び第３のトランジスタＭＲ２、ＭＲ３のソースは接地されている。更に、第１及び第２のトランジスタＭＲ１、ＭＲ２のゲートには、基準電圧源２２１から基準電圧Ｖｒｅｆが与えられている。
【００３４】
この構成では、ノードＸ１３からハイレベルのスイッチ信号が与えられている場合、第３のトランジスタＭＲ３がオン状態となり、第１及び第２のトランジスタＭＲ１、ＭＲ２のドレイン電流の和に等しい電流がノードＮ１に流れる。このときの電流を前述したＩｒ１とする。他方、ローレベルのスイッチ信号がノードＸ１３から与えられている状態では、第３のトランジスタＭＲ３はオフ状態となり、第２のトランジスタＭＲ２が単独で電流をノードＮ１に流す。このとき、第２のトランジスタＭＲ２が単独で流すことのできる電流をＩｒ２とする。
【００３５】
図２〜図４を参照して、図示された重負荷対応エラーアンプ制御回路２０の
概略的な動作を説明する。まず、図２において、出力端子１２に接続された負荷が軽負荷である場合、トランジスタＭ１１、Ｍ２１双方のドレイン電流は、前述したＩｒ２よりも小さくなるように設定されている。このため、図２〜図４に示されたノードＮ１には、ローレベルのコントロール信号が与えられる。
【００３６】
スイッチ信号生成回路２０１はローレベルのコントロール信号を受けて、ハイレベルのスイッチ信号をノードＸ１３に出力するから、図４に示された第１及び第２のトランジスタＭＲ１、ＭＲ２の双方にドレイン電流が流れる。即ち、この状態で、第１及び第２のトランジスタＭＲ１、ＭＲ２に流れる電流は、Ｉｒ２よりも小さいにも拘わらず、Ｉｒ２よりも大きい電流Ｉｒ１に達するまで、スイッチ回路２０２の切替は行われない。このことは、軽負荷モードの状態が電流Ｉｒ１に達するまで継続することを意味している。尚、この状態では、トランジスタＭ２１は実際には非動作状態にあり、トランジスタＭ１１のみが動作状態にある。
【００３７】
次に、制御トランジスタＭ１２によって駆動される負荷の負荷電流が増加し、この結果、図２に示すトランジスタＭ１１のドレイン電流が増加して、ノードＮ１の電流がスイッチ回路２０２に設定されている電流Ｉｒ１を超えたものとする。
【００３８】
この場合、図３に示されたスイッチ回路２０１のノードＮ１には、コントロール信号として、ハイレベルの信号が与えられることになる。このとき、ＮＡＮＤ回路２１１からは、ローレベルのスイッチ信号がノードＸ１３を介して、図４に示された第３のトランジスタＭＲ３のゲートに与えられる。ローレベルのスイッチ信号によって、第３のトランジスタＭＲ３はオフ状態になって、第２のトランジスタＭＲ２のみが動作状態となる。この結果、重負荷対応モードでは、トランジスタＭ１１、Ｍ２１のドレイン電流として、Ｉｒ１より小さいＩｒ２がスイッチ回路２０２から供給されることになる。換言すると、スイッチ回路２０２はトランジスタＭ１１のドレイン電流が増加してＩｒ１を超えると、スイッチ回路２０２によって、Ｉｒ２に切り替えられることが分かる。
【００３９】
図３からも明らかな通り、コントロール信号がハイレベルになると、ノードＹ１２にローレベル、ノードＮ１２にハイレベルが供給される。この結果として、重負荷対応エラーアンプ１８は、後述するように動作状態になる。したがって、負荷１３には、軽負荷対応モードエラーアンプ１６及び重負荷対応モードエラーアンプ１８の双方から負荷電流Ｉｏｕｔが供給される。ここで、両エラーアンプ１６及び１８が動作状態になるときの負荷電流をＩｏ１とすると、負荷電流ＩｏｕｔがＩｏ１より大きい状態では、両エラーアンプ１６及び１８が動作状態にある。
【００４０】
次に、重負荷対応モードの状態から、負荷電流Ｉｏｕｔが減少し、それに伴って、トランジスタＭ２１の電流も減少したものとする。この状態で、負荷電流Ｉｏｕｔが前述したＩｏ１よりも小さくなっても、図示された重負荷対応モードエラーアンプ１８は動作状態を維持する。即ち、図示された例では、制御回路２０におけるスイッチ回路２０２のスイッチ動作のタイミングは、重負荷対応モードエラーアンプ１８の切替タイミングと異なるように設定されている。
【００４１】
具体的に云えば、図３及び図４の例では、ノードＮ１に与えられるコントロール信号（即ち、Ｍ１１及びＭ２１のドレイン電流）のレベルがＩｒ２よりも小さくなった場合に、重負荷対応モードエラーアンプ１８が非動作状態になるように設定されている。この時の負荷電流ＩｏｕｔをＩｏ２とすれば、重負荷対応モードエラーアンプ１８が非動作状態になる負荷電流Ｉｏ２はＩｏ１＞Ｉｏ２であらわされる。
【００４２】
上記した動作を以下、図２〜４と共に、図５をも併せ参照して説明する。
【００４３】
図４からも明らかな通り、図２に示されたトランジスタＭ１１、Ｍ２１のドレインは、ノードＮ１を介して共通にスイッチ回路２０２に接続されている。図示されたスイッチ回路２０２は前述したように、互いに異なる電流Ｉｒ１、Ｉｒ２（第１及び第２の設定電流）を供給することができる。この例の場合、第１及び第２の設定電流Ｉｒ１、Ｉｒ２は前述したように、Ｉｒ１＞Ｉｒ２となるように設定されている。
【００４４】
更に、図示されたトランジスタＭ１１、Ｍ２１のドレイン電流は、制御トランジスタＭ１２、Ｍ２２のドレイン電流、即ち、負荷電流Ｉｏｕｔに比例した関係にある。
【００４５】
図５を参照すると、図２に示されたコントロール信号（ノードＮ１の電流）のレベルと、負荷電流Ｉｏｕｔとの関係が示されている。まず、無負荷時、軽負荷対応エラーアンプ１６及び重負荷対応エラーアンプ１８もオン状態にあるとする。このとき、負荷電流ＩｏｕｔはＩｏ２を超えた状態にはならない。したがって、この状態では、トランジスタＭ１１、Ｍ１２のドレイン電流はコントロール信号をハイレベルにすることができない。故に、重負荷モード対応エラーアンプ１８は、オン状態にはあり得ず、軽負荷モードが確定する。
【００４６】
次に、図５から明らかな通り、負荷電流Ｉｏｕｔが小さい領域ａから大きい領域ｂまで増加していき、Ｉｏ１に達するまで、ノードＮ１のコントロール信号は、ローレベルに保たれており、この結果、ノードＸ１３はハイレベルに保たれ、Ｉｏ１に達すると、スイッチ信号生成回路２０１はノードＸ１３を介して、スイッチ回路２０２にローレベルを出力する。
【００４７】
この結果、スイッチ回路２０２は、電流Ｉｒ１の供給状態から電流Ｉｒ２の供給状態に切り替わると共に、重負荷対応モードエラーアンプ１８を動作状態にする。この結果、両エラーアンプ１６及び１８からトランジスタＭ１１、Ｍ２１を通して、ドレイン電流が与えられる。以後、負荷電流Ｉｏ１を超える領域ｃでは、制御回路２０は、ノードＮ１のコントロール信号をハイレベルに維持し、ノードＸ１３をローレベルに維持する。
【００４８】
他方、負荷電流Ｉｏｕｔが領域ｃから減少して、Ｉｏ１に達し、図５の領域ｄに示されているように、減少するものとする。図５に示されているように、この状態では、ノードＮ１のコントロール信号はハイレベル、ノードＸ１３はローレベルに維持されるように設定されているから、重負荷対応モードエラーアンプ１８は動作状態を継続し、且つ、スイッチ回路２０２は電流Ｉｒ２を供給する状態を維持している。
【００４９】
次に、負荷電流Ｉｏｕｔが更に低下してＩｏ２に達すると、スイッチ信号生成回路２０1は、図５に示すように、コントロール信号をローレベルに変化させ、重負荷対応モードエラーアンプ１８を非動作状態にすると共に、スイッチ回路２０２は電流Ｉｒ２の供給状態から電流Ｉｒ１（＞Ｉｒ２）の供給状態に切り替わる。
【００５０】
即ち、図２に示された制御回路２０は図５に示されたようなヒステリシス特性を有している。このように、本発明に係るレギュレータ回路は、軽負荷対応モードエラーアンプ１６を常時動作させておき、重負荷対応モードエラーアンプ１８を選択的に動作、非動作状態に切り替えている。また、重負荷対応エラーアンプ１８は、負荷電流Ｉｏｕｔが十分大きくなった後に動作状態にし、負荷電流Ｉｏｕｔが十分小さくなった後に非動作状態に遷移させるようなヒステリシス特性にしたがって、制御されている。
【００５１】
この構成では、負荷変動を自動的に検出して、その変動による電流のレベル変動を最小限に止めることができる。更に、図示されたレギュレータ回路は、重負荷モードで使用されている場合に、広範囲の負荷電流の変動に対処できる。また、上記したヒステリシス特性は、重負荷対応モードと軽負荷対応モードとの間の移行をスムーズ且つ確実に行うことができ、且つ、一方のモードから他方のモードへ逆戻りするのを防止することができる。
【００５２】
図６を参照すると、入力電圧の立ち上がりを検知する検知回路が示されており、この回路は、図１に示された入力端子１０に接続される。即ち、図示された検知回路は重負荷対応モードエラーアンプ１８の前段に設けられる。図に示されているように、当該検知回路には、入力電圧（ＶＩＮ）が与えられると共に、エラーアンプに接続されるノードＤ１１と、図３に示されたスイッチ信号生成回路２０１に接続されるノードＥ１０を備えている。検知回路は、コンデンサＣ４１と定電流バイアストランジスタＭ４１とを有し、これらコンデンサＣ４１と定電流バイアストランジスタＭ４１とにより微分回路を構成している。コンデンサＣ４１とトランジスタＭ４１との接続点とノードＤ１１との間には、２段のインバータＩｎｖ４１、Ｉｎｖ４２が接続されており、他方、コンデンサＣ４１とトランジスタＭ４１との接続点とノードＥ１０との間には、インバータＩｎｖ４３が接続されている。
【００５３】
この構成において、入力電圧ＶＩＮが急峻に立ち上がると、トランジスタＭ４１のドレイン電流もつられて上昇するが、トランジスタＭ４１により時間とともに接地レベルに近づく。この電圧が、その入力に接続されているインバータＩｎｖ４１の閾値電圧より高い時間内だけ、即ち、電源投入から数ｍｓの間だけ、インバータＩｎｖ４３はロー、インバータＩｎｖ４２はハイを出力する。
【００５４】
インバータＩｎｖ４２の出力は、ノードＤ１１を介して重負荷対応モードエラーアンプ１８に供給され、重負荷対応エラーアンプ１８を強制的に動作状態にする。これによって、重負荷対応エラーアンプ１８は立ち上がり時に必ず重負荷対応モードになるように設定される。他方、インバータＩｎｖ４３の出力は、ノードＥ１０を介して、図３に示されたスイッチ信号生成回路２０１のＮＡＮＤ回路２１１、２１３に与えられ、これらＮＡＮＤ回路２１１、２１３の出力を入力電圧投入時、一時的に、ローレベルにすることによって、制御回路２０の状態を重負荷対応モードにする。即ち、図示された検知回路は、立ち上がり時、必ず重負荷モードに設定するのに役立つ。
【００５５】
出力立ち上がり直後は出力電流として、負荷電流に過渡的に１０ｍＡ程度の内部負荷電流が加わることで、この間、ハイレベルのコントロール信号が出力されるが、１〜２ｍｓ後には負荷電流のみとなる。コンデンサＣ４１の容量とトランジスタＭ４１のゲート電圧、Ｗ／Ｌ値を調整し、この間、インバータＩｎｖ４１が反転しないように設定する。また、インバータＩｎｖ４３がローレベル出力時、図４に示されたスイッチ回路２０２の設定電流は強制的にＩｒ１に固定されており、この間は重負荷モードでありながら検出設定電流はＩｒ１に設定される。ここで、インバータＩｎｖ４３の閾値はインバータＩｎｖ４１のそれより低い値に設定する。
【００５６】
入力投入から約４ｍｓ後、インバータＩｎｖ４２がローレベルに転じる。また、この時点では出力電流は負荷電流のみとなっており、その負荷電流値がある値（このときは重負荷対応エラーアンプ１８も動作状態であるからトランジスタＭ１１とＭ２１のドレイン電流の和がＩｒ１と比較され、閾値となる負荷電流はＩｏ１より約１ｍＡ高めに設定されている）以上であれば、ハイレベルのコントロール信号が出力され続け、インバータＩｎｖ４２の出力がローレベルになっても重負荷対応エラーアンプ１８は動作を維持し、インバータＩｎｖ４３がハイに転じ、検出設定電流がＩｒ２に替わった時点から通常の重負荷モードになる。
【００５７】
一方、負荷電流Ｉｏｕｔが上記の値以下の場合、コントロール信号は一旦ローレベルになる。したがって、インバータＩｎｖ４２の出力がローレベルに転じると、重負荷対応エラーアンプ１８は非動作状態になり、トランジスタＭ１１のドレイン電流値とＩｒ１との比較になる。
【００５８】
前者が大きければ、再度コントロール信号はハイに転じ、次に、インバータＩｎｖ４３がハイに転じた時点で検出設定電流がＩｒ２に替わって重負荷モードが完成する。
【００５９】
逆に、後者が大きければコントロール信号はローのままで、インバータＩｎｖ４３の出力がハイに転じても検出設定電流はＩｒ１に留まり、軽負荷モードが選択される。このように、入力投入に際してモード選択の基準となる負荷電流ＩｏｕｔはＩｏ２である。
【００６０】
図１に示された重負荷対応エラーアンプ１８の内部回路の具体例が図７に示されている。図示された重負荷対応アンプ１８の内部回路は、重負荷対応アンプ１８（図１）の基準電圧源１７に接続されるノードＮＰ、反転端子に接続されるノードＮＭ、及び、出力端子１２とを備え、出力端子１２には制御トランジスタＭ２２のドレインが接続されている。
【００６１】
図７に示された回路は、ノードＹ１２、Ｄ１１、及び、Ｎ１２に接続されている。これらのノードのうち、ノードＹ１２は図３に示されたスイッチ回路２０１に接続され、ノードＤ１１は図６に示された検知回路に接続され、更に、ノードＮ１２は図３に示されたインバータ２１７に接続されている。
【００６２】
モード切替に伴うオン／オフはトランジスタＭ３１、Ｍ３４で行う。トランジスタＭ３２は入力電圧投入時にのみオンになるが、通常はオフを維持している。トランジスタＭ３４はこのアンプの動作時に十分なバイアス電流を供給するものであり、非動作時においてはトランジスタＭ３３が微小電流を供給する。図示された重負荷対応エラーアンプ１８はトランジスタＭ３１のゲートをノードＮ１２を介してローレベルにすることで非動作状態になる。
【００６３】
重負荷対応エラーアンプ１８の非動作時、軽負荷対応エラーアンプ１６は動作しているので、軽負荷対応エラーアンプ１６と入力が共通のエラーアンプの差動トランジスタ対Ｍ３５，Ｍ３６のゲート電圧は、軽負荷対応エラーアンプ１６の入力において成立しているイマジナリーショートのため等しく保たれる。
【００６４】
したがって、トランジスタＭ３３のドレイン電流はトランジスタＭ３５，Ｍ３６に分流し、トランジスタＭ３５のドレイン電流はカレントミラー（Ｍ３７、Ｍ３８）及びＭ３９を通じて、トランジスタＭ４０のゲート電圧を引き下げる。トランジスタＭ３１はオフであるからトランジスタＭ４０のドレイン電圧は上昇し、パワートランジスタＭ２２をオフに追い込む。尚、軽負荷対応エラーアンプ１６も図７に示された回路と同様な回路によって実現できる。
【００６５】
図８を参照すると、負荷変動等に伴う出力電圧の振れを検出し、素早く補正するための回路が示されており、この回路はエラーアンプの前段に接続される。図において、トランジスタＭ５１とＭ５２、及びＭ６１とＭ６２は２つのコンパレータＡ、Ｂの差動入力対であり、それぞれ一方の入力が図１に示されたエラーアンプの一方の入力に、他方の入力が基準電圧即ちエラーアンプの非反転端子（＋入力）に接続されて用いられる。これらのコンパレータＡ、Ｂはそれぞれ入力オフセットを備えており、基準電圧に対してコンパレータＡの閾値は低く、コンパレータＢの閾値は高い。出力電圧が振れたときその振れはフィードバックを介してエラーアンプの一方の入力に伝わるが、通常はエラーアンプのイマジナリーショートによりコンパレータの入力電圧は等しい。コンパレータＡに関しては（Ｍ５１のＷ／Ｌ）＜（Ｍ５２のＷ／Ｌ）に設定してあり、通常、Ｍ５３のドレイン電圧はハイとなっている。
【００６６】
レギュレータの出力電圧が接地側に振れ、Ｍ５１のゲート電圧が（基準電圧−コンパレータＡのオフセット電圧）以下になったときＭ５３のドレイン電圧はローになりＣ５１とＭ５４の微分回路の微分作用によってＭ５４のドレイン電圧が瞬間的にローになる。その結果、ＯＵＴ５１，ＯＵＴ５２から瞬時電流が供給され、これらの電流をエラーアンプのバイアス電流に追加供給するか、あるいは、出力トランジスタＭ１２，Ｍ２２のゲートに供給することにより、アンプの駆動能力を瞬間的に向上させ、レギュレータ出力の振れを押さえ込むことができる。
【００６７】
他方、コンパレータＢは出力電圧の電源（入力電圧）側への振れを補正するもので、（Ｍ６１のＷ／Ｌ）＜（Ｍ６２のＷ／Ｌ）に設定することでＭ６２のゲート電圧が（基準電圧＋コンパレータＢのオフセット電圧）以上になったときＭ６３のドレイン電圧はローになる。動作内容はコンパレータＡと同様でＯＵＴ６１，ＯＵＴ６２からの瞬間的な電流を利用して、電源側に振れたレギュレータ出力を補正するよう設定している。
【産業上の利用可能性】
【００６８】
本発明に係るレギュレータ回路は、携帯電話機等の携帯電子機器の電源供給回路に適用できる。また、本発明のレギュレータ回路は単体のＩＣとして構成されても良いし、集積回路の１機能ブロックとしてチップ上に集積化されても良い。
【図面の簡単な説明】
【００６９】
【図１】本発明に係るレギュレータ回路を概略的に説明するブロック図である。
【図２】図１に示されたレギュレータ回路の一部をより具体的に説明する図である。
【図３】図１に示されたレギュレータ回路に使用されるスイッチ信号生成回路の構成を示す回路図である。
【図４】図１に示されたレギュレータ回路に使用されるスイッチ回路の構成を示す回路図である。
【図５】図３及び図４に示された回路構成を有する制御回路の動作を説明する図である。
【図６】入力電圧投入時、出力を高速に立ち上がらせるための回路を示す図である。
【図７】図１に示された重負荷対応エラーアンプの具体的構成例を示す回路図である。
【図８】出力電圧の振れを補正する補正回路を示す回路図である。
【符号の説明】
【００７０】
１０          入力端子
１２          出力端子
１３          負荷
１６          軽負荷対応エラーアンプ
１７          基準電圧源
１８          重負荷対応エラーアンプ
２０          重負荷対応エラーアンプ制御回路
２２          フィードバック回路
【図１】
0004823586.tif 000002
【図２】
0004823586.tif 000003
【図３】
0004823586.tif 000004
【図４】
0004823586.tif 000005
【図５】
0004823586.tif 000006
【図６】
0004823586.tif 000007
【図７】
0004823586.tif 000008
【図８】
0004823586.tif 000009