(57)【特許請求の範囲】
【請求項１】
互いに交差する複数本の走査線及び複数本の信号線、これらの両線の各交差部に配置されたスイッチ素子、前記スイッチ素子に接続された画素電極を含む第１の基板、前記画素電極と対向する対向電極を含む第２の基板、前記第１の基板と前記第２の基板との間に保持された光変調層を有する表示パネルと、前記信号線にデータ信号を供給する信号線駆動回路と、前記走査線に走査信号を供給する走査線駆動回路と、前記信号線駆動回路と前記走査線駆動回路に所定の信号や電位を供給する外部制御回路とを備えた平面表示装置において、
前記外部制御回路に含まれる電圧源回路は、極性の異なる第１の薄膜トランジスタと第２の薄膜トランジスタが直列に接続され、第１の容量を介して前記信号線駆動回路又は前記走査線駆動回路を駆動する際に利用されるクロック信号を入力する第１入力部が前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタのゲート電極に接続され、かつ第２の容量を介して前記クロック信号の反転クロック信号を入力する第２入力部が、前記第１の薄膜トランジスタのドレイン電極と前記第２の薄膜トランジスタのソース電極とが接続された中間接続点に接続され、電源電圧が前記第１の薄膜トランジスタのソース電極に接続され、前記電圧源回路の出力部を前記第２の薄膜トランジスタのドレイン電極とするように構成され、
前記電圧源回路を前記第１の基板上に配置するとともに、前記電圧源回路の出力部とグランドとの間の容量、並びに前記第１の容量及び前記第２の容量を前記第１の基板の外に配置したことを特徴とする平面表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、平面表示装置に関し、詳しくは画素が形成された基板上に駆動回路などを配置した平面表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置に代表される平面表示装置は、薄型、軽量、低消費電力などの特性を活かし、幅広い分野で使用されている。中でも、画素毎にスイッチ素子としてＴＦＴ（薄膜トランジスタ）を配置した液晶表示装置は、情報機器端末や薄型テレビジョンなどの表示装置として広く利用されている。とくに近年では、同一面積のアレイ基板上での有効画面領域を広げ、かつ製造コストの低減を図るために、画素が形成されたアレイ基板上に駆動回路や電源回路などを配置したアクティブマトリクス型の液晶表示装置の開発が進んでいる。
【０００３】
【発明が解決しようとする課題】
ところで、アレイ基板上に配置された駆動回路や電源回路などには、外部に配置された外部制御回路から各種クロック信号や電源電圧などが供給されている。この外部制御回路には、コントロールＩＣ、Ｄ／Ａコンバータ、レベルシフタ、チャージポンプ回路（電圧源回路）などのＩＣ部品が配置されている。
【０００４】
このうちチャージポンプ回路では、出力電圧の変動を少なく抑えるために、クロック入力部と出力部に大容量のコンデンサを配置している。しかし、現状の製造プロセスでは、アレイ基板上に大容量のコンデンサを形成することはできないため、チャージポンプ回路をアレイ基板上へ配置することは困難であった。したがって、外部制御回路のコンパクト化が難しく、また高機能なＩＣ部品が必要になるためにコストが高くなるという問題点があった。
【０００５】
一方、アレイ基板のようなガラス板上にＴＦＴを形成する作業は、製造プロセスが難しく、トランジスタの特性が不安定になることが多い。このような理由から、チャージポンプ回路をアレイ基板上に形成した場合においても、回路を構成するＴＦＴのトランジスタ特性が不安定になり、しきい値にばらつきが生じ、出力電圧が変動するという問題点があった。
【０００６】
また、アレイ基板上のＴＦＴを多結晶Ｓｉで形成した場合、そのＴＦＴの能力は単結晶Ｓｉで形成した場合に比べて劣るため、これを補うためにゲート幅を大きくするなどの対策が必要となる。このため、配置に必要な面積が大きくなり、その分だけ額縁が大きくなるという問題点があった。
【０００７】
この発明の第１の目的は、外部制御回路のコンパクト化と低コストを実現した平面表示装置を提供することにある。
【０００８】
この発明の第２の目的は、ＴＦＴの製造プロセスに影響されることなしに、チャージポンプ回路からの出力電圧を安定させることができる平面表示装置を提供することにある。
【０００９】
この発明の第３の目的は、額縁を大きくすることなしにチャージポンプ回路などの回路をアレイ基板上に配置することができる平面表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１の発明は、互いに交差する複数本の走査線及び複数本の信号線、これらの両線の各交差部に配置されたスイッチ素子、前記スイッチ素子に接続された画素電極を含む第１の基板、前記画素電極と対向する対向電極を含む第２の基板、前記第１の基板と前記第２の基板との間に保持された光変調層を有する表示パネルと、前記信号線にデータ信号を供給する信号線駆動回路と、前記走査線に走査信号を供給する走査線駆動回路と、前記信号線駆動回路と前記走査線駆動回路に所定の信号や電位を供給する外部制御回路とを備えた平面表示装置において、前記外部制御回路に含まれる電圧源回路は、極性の異なる第１の薄膜トランジスタと第２の薄膜トランジスタが直列に接続され、第１の容量を介して前記信号線駆動回路又は前記走査線駆動回路を駆動する際に利用されるクロック信号を入力する第１入力部が前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタのゲート電極に接続され、かつ第２の容量を介して前記クロック信号の反転クロック信号を入力する第２入力部が、前記第１の薄膜トランジスタのドレイン電極と前記第２の薄膜トランジスタのソース電極とが接続された中間接続点に接続され、電源電圧が前記第１の薄膜トランジスタのソース電極に接続され、前記電圧源回路の出力部を前記第２の薄膜トランジスタのドレイン電極とするように構成され、前記電圧源回路を前記第１の基板上に配置するとともに、前記電圧源回路の出力部とグランドとの間の容量、並びに前記第１の容量及び前記第２の容量を前記第１の基板の外に配置したことを特徴とする。
【００１１】
好ましい形態として、前記画素電極と電気的に並列に補助容量が接続された構成において、前記電圧源回路の出力部とグランドとの間に配置された容量に前記補助容量を含むことを特徴とする。
【００１７】
【発明の実施の形態】
以下、この発明に係わる平面表示装置を、アレイ基板上に駆動回路を一体化したアクティブマトリクス型の液晶表示装置に適用した場合について説明する。
【００１８】
［実施形態１］
最初に実施形態１として、外部制御回路のコンパクト化と低コストを実現した液晶表示装置について説明する。
【００１９】
図１は、実施形態１に係わる液晶表示装置の回路構成図であり、とくにアレイ基板と外部制御回路の構成を示している。図１に示すアレイ基板１０１上には、複数の画素が形成された画素部１０３と、走査線駆動回路１０４及び信号線駆動回路１０５が配置されている。
【００２０】
画素部１０１には、複数本の信号線Ｓ１，Ｓ２，Ｓ３・・・（以下、総称Ｓ）及びこれと交差する複数本の走査線Ｇ１，Ｇ２・・・（以下、総称Ｇ）が互いに交差するように配置されており、両線の各交差部にはスイッチ素子としてのＴＦＴ１１が配設されている。信号線Ｓと走査線Ｇとは、図示しない絶縁膜により電気的に絶縁されている。
【００２１】
ＴＦＴ１１のソース電極は信号線Ｓに接続され、ドレイン電極は画素電極１２に接続されている。図１には示していないが、画素電極１２と対をなす対向電極は、図示しない対向基板上に形成されている。アレイ基板１０１と前記対向基板は、それぞれの電極面が対向するように所定間隔で配置され、その周囲はシール材で封止される。そして、両基板の内部には光変調層となる液晶材料が内部に充填される。
【００２２】
またアレイ基板１０１において、画素電極１２には図示しない対向電極との電位関係を保持するために、並列に補助容量１３が接続されている。この補助容量１３は画素電極１２と補助容量線Ｃ１，Ｃ２・・・（以下、総称Ｃ）との間に容量Ｃｓを形成している。補助容量線Ｃは、すべての画素の補助容量１３と電気的に接続されており、外部制御回路１０２から一定の電圧が与えられている。
【００２３】
また、図示しない対向電極には、外部制御回路１０２から一定のコモン電圧（Ｖｃｏｍ）が与えられている。信号線Ｓを通じて書き込まれたデータ信号は、液晶容量Ｃｌｃと容量Ｃｓにより１フレーム走査期間保持される。
【００２４】
走査線駆動回路１０４は、図示しないタイミング回路（シフトレジスタ）及びバッファ回路により構成され、外部制御回路１０２から供給される垂直クロック信号ＣＫＶ及び垂直スタート信号ＳＴＶに基づいて、走査線Ｇ１，Ｇ２・・・に順次走査信号を出力する。
【００２５】
信号線駆動回路１０５は、図示しないタイミング回路（シフトレジスタ）、ビデオバス及びアナログスイッチ回路などにより構成されている。アナログスイッチ回路はＴＦＴで構成されており、それぞれのドレイン電極は信号線Ｓ１，Ｓ２，Ｓ３・・・に接続されている。タイミング回路は、外部制御回路１０２からデータ信号とともに供給される水平クロック信号ＣＫＨ及び水平スタート信号ＳＴＨに基づいて前記アナログスイッチ回路を制御し、データ信号を所定のタイミングで信号線Ｓ１，Ｓ２，Ｓ３・・・にサンプリングする。なお、信号線駆動回路の駆動方式は、アナログサンプルホールド方式のほか、Ｄ／Ａ変換方式であってもよい。
【００２６】
外部制御回路１０２は、図示しないコントロールＩＣ、Ｄ／Ａコンバータ、レベルシフタなどで構成され、外部から供給される基準クロック信号やデジタルのデータ信号などを適宜に変換及び加工して、前記各駆動回路にアナログのデータ信号や水平／垂直クロック信号、スタート信号、電源電圧（ＶＤＤ１、ＶＤＤ２）、コモン電圧などを出力する。この外部駆動回路１０２とアレイ基板１０１との間は、図示しないＦＰＣ（フレキシブル配線基板）により電気的に接続されている。
【００２７】
アレイ基板１０１上には、チャージポンプ回路１０が配置されている。このチャージポンプ回路１０は、本体回路がアレイ基板１０１上に配置され、回路の出力部とグランド（ＧＮＤ）との間に設けられた出力側容量１５と、クロック入力部に設けられた入力側容量１６は、ともにアレイ基板１０１の外に配置されている。図１では回路の出力部とグランドとの関係を理解しやすくするために、出力側容量１５をアレイ基板外に描いているが、回路の出力部からの配線は電極パッド１７を介して外部制御回路１０２へ取り込まれ、外部制御回路１０２の内部で出力側容量１５が形成されている。ただし、これらの容量はアレイ基板１０１の外に配置されていればよく、この実施形態のように外部制御回路１０２内に配置する必要はない。
【００２８】
また出力側容量１５は、各画素の補助容量１３と補助容量線Ｃを介して接続されている。このように、すべての画素に取り付けられた補助容量１３と、アレイ基板１０１の外に配置された出力側容量１５とを接続することにより、出力電圧のさらなる安定化を図ることができる。画面が高密度化あるいは大型化した場合に、補助容量１３のもつ容量Ｃｓの総和が十分に大きいものであれば、アレイ基板１０１の外に配置された出力側容量１５の容量を小さくしたり、あるいは出力側容量１５そのものを不要とすることができる。
【００２９】
ここで、チャージポンプ回路１０の回路構成と動作について簡単に説明する。図２（ａ）はチャージポンプ回路１０の回路構成図、（ｂ）はその等価回路図である。図２では、図１と同等部分に同一符号を付している。
【００３０】
チャージポンプ回路１０は、２つのＮｃｈＴＦＴ１７、１８、入力側容量１５及び出力側容量１６により構成されている。このうち、ＮｃｈＴＦＴ１７のドレイン電極側は、ＮｃｈＴＦＴ１８のソース電極及びゲート電極と接続されている。
【００３１】
図３は、チャージポンプ回路１０の動作を示すタイミングチャートである。図３を参照しながら、チャージポンプ回路１０の動作例について説明する。
【００３２】
まず、クロック入力部１４から振幅ＶＤＤ１のクロック信号（ＣＫＵ）を入力する。例えば、図３（ａ）に示すような振幅１０Ｖで周波数１．５ＭＨｚの方形波を入力する。また電源入力部２１には、電源電圧ＶＤＤ１として、例えばＤＣ１０Ｖを入力する。
【００３３】
中間ノードｐｇでは、入力波形に応じて次のような電圧が維持される。すなわち、クロック入力部１４からクロック信号が入力されていない期間では、ＶＤＤ１からＮｃｈＴＦＴ１７のしきい値Ｖｔｈ分を差し引いた電圧が維持される。例えば、ＮｃｈＴＦＴ１７のしきい値Ｖｔｈが２Ｖとすると、中間ノードｐｇは８Ｖ（ＶＤＤ２−Ｖｔｈ）に維持される。また、クロック入力部１４からクロック信号が入力されている期間では、昇圧比αで昇圧された振幅波形が得られる。例えば、昇圧比αが１の場合、パルス波形は図３（ｂ）に示すように８〜１８Ｖ（ＶＤＤ２−Ｖｔｈ＋αＶＤＤ１）の振幅波形が得られる。そして、出力部２２の電圧は、クロック入力部１４にクロック信号が入力されるにしたがって徐々に昇圧され、最終的にはＶＤＤ２−２Ｖｔｈ＋αＶＤＤ１の出力電圧が得られる。例えば、図３（ｃ）において、ＮｃｈＴＦＴ１８のしきい値Ｖｔｈを２Ｖとした場合、出力電圧として１６Ｖが得られる。
【００３４】
上記のように構成された液晶表示装置１００によれば、アレイ基板１０１上にチャージポンプ回路１０を配置することができるため、外部制御回路１０２のコンパクト化が可能となり、また外部制御回路１０２に高機能なＩＣ部品が不要となるために低コスト化が可能となる。とくに、外部制御回路１０２に配置されていたチャージポンプ回路１０をそのままアレイ基板１０１上に移し替えた場合には、アレイ基板１０１上に大容量のコンデンサを形成することができないため、チャージポンプ回路１０の出力電圧の変動を少なく抑えることが難しくなる。しかしながら、この実施形態１の構成によれば、チャージポンプ回路１０を外部制御回路１０２に配置した場合と同様に出力電圧を安定させることが可能となる。
【００３５】
したがって、実施形態１の液晶表示装置において、従来と同様に出力電圧を安定させることができるだけでなく、さらに外部制御回路のコンパクト化と低コストを実現することができる。
【００３６】
［実施形態２］
次に実施形態２として、チャージポンプ回路をアレイ基板上に形成した場合に、ＴＦＴの製造プロセスに影響されることなしに、出力電圧を安定させることができるようにした液晶表示装置について説明する。
【００３７】
なお、この実施形態２に係わる液晶表示装置の基本構成は実施形態１と同じであるために説明を省略し、実施形態２に特徴的なチャージポンプ回路の構成についてのみ説明する。
【００３８】
図４は、実施形態２に係わるチャージポンプ回路の回路構成図である。このチャージポンプ回路２０は、ＮｃｈＴＦＴ２５、ＮｃｈＴＦＴ２６、ＰｃｈＴＦＴ２７、入力側容量２９、３２及び出力側３５により構成されている。
【００３９】
ＮｃｈＴＦＴ２６及びＰｃｈＴＦＴ２７は直列に接続されており、ＮｃｈＴＦＴ２５のドレイン電極側は、中間ノードｐｇを通じてＮｃｈＴＦＴ２６とＰｃｈＴＦＴ２７のそれぞれのゲート電極に接続されている。クロック入力部２８からは、入力側容量２９を介してＮｃｈＴＦＴ２６とＰｃｈＴＦＴ２７のそれぞれのゲート電極にクロック信号（ＣＫＵ）が供給される。また、クロック入力部３１からは、入力側容量３２を介してＮｃｈＴＦＴ２６とＰｃｈＴＦＴ２７の中間接続点である中間ノードｐｓに、前記クロック信号の反転クロック信号（／ＣＫＵ）が入力される。
【００４０】
なお、この実施形態２においても、チャージポンプ回路２０のクロック入力部及び出力部に配置される容量はアレイ基板の外に配置される。すなわち、図４に示す入力側容量２９及び３２、並びに出力部３４とグランドとの間に設けられた出力側容量３５は、ともにアレイ基板１０１の外に配置されている。
【００４１】
図５は、チャージポンプ回路２０の動作を示すタイミングチャートである。図５を参照しながら、チャージポンプ回路２０の動作例について説明する。
【００４２】
まず、クロック入力部２８から振幅Ｖｓのクロック信号（ＣＫＵ）を、またクロック入力部３１から同じく振幅Ｖｓの反転クロック信号（／ＣＫＵ）を入力する。例えば、図５（ａ）、（ｂ）に示すような振幅１０Ｖで周波数１．５ＭＨｚの方形波とその反転の方形波を入力する。また入力部３３には、電源電圧ＶＤＤとして、例えばＤＣ１０Ｖを入力する。
【００４３】
中間ノードｐｇでは、入力したクロック信号（ＣＫＵ）に応じて次のような電圧が維持される。すなわち、クロック信号（ＣＫＵ）が入力されていない期間では、ＶＤＤからＮｃｈＴＦＴ２５のしきい値Ｖｔｈ分だけ差し引かれた電圧が維持される。例えば、ＮｃｈＴＦＴ２５のしきい値Ｖｔｈが２Ｖとすると、中間ノードｐｇは図５（ｃ）に示すように８Ｖ（ＶＤＤ−｜Ｖｔｈ｜）に維持される。また、クロック信号（ＣＫＵ）が入力されている期間では、昇圧比αで昇圧された振幅波形が得られる。例えば、昇圧比αが１の時は、図５（ｃ）に示すように８〜１８Ｖ（ＶＤＤ＋Ｖｓ−｜Ｖｔｈ｜）の振幅波形が得られる。中間ノードｐｓには、ＮｃｈＴＦＴ２６がオンの時、すなわちクロック信号（ＣＫＵ）がＶｓとなる期間では、ＶＤＤが維持される。例えば、中間ノードｐｇが１８Ｖ、ＶＤＤが１０Ｖの時は１０Ｖが維持される。一方、ＮｃｈＴＦＴ２６がオフの時、すなわちクロック信号（ＣＫＵ）がＧＮＤとなる期間では、図５（ｄ）に示すように、その立ち上がりにおいて、反転クロック信号（／ＣＫＵ）の振幅（Ｖｓ）の分だけ瞬間的に電位が持ち上げられ、その後、電位が降下していく。例えば、反転クロック信号（／ＣＫＵ）の振幅が１０Ｖの場合は、立ち上がりで瞬間的に２０Ｖ（ＶＤＤ＋Ｖｓ）に持ち上げられ、その後は徐々に電位が降下する。そして、出力部３４には、ＰｃｈＴＦＴ２７がオンの時、すなわち反転クロック信号（／ＣＫＵ）がＶｓとなる期間に中間ノードｐｓから電流が流れ込み、この時の中間ノードｐｓでの電圧（ＶＤＤ＋Ｖｓ）が出力電圧となる。例えば、中間ノードｐｇが８Ｖ、同ｐｓが２０Ｖの時は、出力電圧として２０Ｖが得られることになる。
【００４４】
図４において、ＮｃｈＴＦＴ２６のしきい値Ｖｔｈがトランジスタ特性のばらつきにより、例えば設計値よりも大きくなった場合はＶＤＤ−｜Ｖｔｈ｜が小さくなる。このため、ＮｃｈＴＦＴ２６からの出力だけでは、駆動回路に必要な出力電圧を供給することができず、回路を正常に動作させることができなくなる。しかしながら、この実施形態２のチャージポンプ回路２０においては、ＮｃｈＴＦＴ２６のしきい値Ｖｔｈの変動にかかわらず、反転クロック信号（／ＣＫＵ）の振幅の分だけ瞬間的に電位が持ち上げられるため、このときの中間ノードｐｓでの電圧（ＶＤＤ＋Ｖｓ）を出力電圧として取り出すことにより、常に安定した出力電圧を得ることができる。
【００４５】
したがって、実施形態２の液晶表示装置においては、ＴＦＴの製造プロセスに影響されることなしに、チャージポンプ回路からの出力電圧を安定させることができる。
【００４６】
また、実施形態２においても、アレイ基板上にチャージポンプ回路を配置し、かつ入出力部に接続される大容量のコンデンサをアレイ基板の外に配置するようにしているため、実施形態１と同様に十分な大きさのコンデンサを配置することにより出力電圧を安定させることができ、さらに外部制御回路のコンパクト化と低コストを実現することができる。
【００４７】
［実施形態３］
次に実施形態３として、実施形態２と同様にチャージポンプ回路をアレイ基板上に形成した場合に、ＴＦＴの製造プロセスに影響されることなしに、出力電圧を安定させることができるようにした液晶表示装置について説明する。
【００４８】
なお、この実施形態３に係わる液晶表示装置についても、その基本構成は実施形態１と同じであるために説明を省略し、実施形態３に特徴的なチャージポンプ回路の構成についてのみ説明する。
【００４９】
図６は、実施形態３に係わるチャージポンプ回路の回路構成図である。このチャージポンプ回路３０は、２つのダイオード回路３６、３８、出力側容量４２及び入力側容量４４により構成されている。ダイオード回路３６は、直列に接続されたＮｃｈＴＦＴ１３６とＰｃｈＴＦＴ１３７とで構成されている。また、ダイオード回路３８は、同じく直列に接続されたＮｃｈＴＦＴ１３８とＰｃｈＴＦＴ１３９とで構成されている。さらに、これら２つのダイオード回路３６及び３８は直列に接続されている。また、チャージポンプ回路３０には、外部から電源電圧としてＶＤＤが、またクロック入力部４３からはクロック信号（ＣＫＵ）が入力される。
【００５０】
この実施形態３のチャージポンプ回路３０についても、回路の出力部４１とグランド（ＧＮＤ）との間に設けられた出力側容量４２、並びにクロック入力部４３に設けられた入力側容量４４は、ともにアレイ基板１０１の外に配置されている。
【００５１】
上記のように構成されたダイオード回路３６及び３８において、回路を構成する２つの極性の異なるＴＦＴのしきい値は、概ねＶｔｈｎ（ＮｃｈＴＦＴ）＋Ｖｔｈｐ（ＰｃｈＴＦＴ）と表すことができる。そして、製造プロセスの変動によりＮｃｈＴＦＴ又はＰｃｈＴＦＴのしきい値が設計値よりずれても、Ｖｔｈｎ＋Ｖｔｈｐの値は一定となる。したがって、製造プロセスの変動に影響されることなしに、チャージポンプ回路３０からは常に安定した電圧を出力することができる。
【００５２】
例えば、図６のチャージポンプ回路３０を使った一実施例では、Ｖｔｈｎ＝２．５Ｖ、Ｖｔｈｐ＝−１．５Ｖのときも、Ｖｔｈｎ＝１．５Ｖ、Ｖｔｈｐ＝−２．５Ｖのときも、同一の出力電圧を得ることができた。
【００５３】
ちなみに、比較例として図６の２つのダイオード回路３６及び３８を、同じチャネルのＰｃｈＴＦＴで構成し、同一条件で動作させたところ、Ｖｔｈｎ＝２．５Ｖ、Ｖｔｈｐ＝−１．５Ｖのときは、Ｖｔｈｎ＝１．５Ｖ、Ｖｔｈｐ＝−２．５Ｖのときよりも出力電圧が２Ｖ小さくなり、画面上で表示ムラが見える場合もあった。
【００５４】
したがって、実施形態３の液晶表示装置においても、ＴＦＴの製造プロセスに影響されることなしに、チャージポンプ回路からの出力電圧Ｖｇ１、Ｖｇ２を安定させることができる。
【００５５】
また、実施形態３においても、アレイ基板上にチャージポンプ回路を配置し、かつ入出力部に接続される大容量のコンデンサをアレイ基板の外に配置するようにしているため、実施形態１と同様に十分な大きさのコンデンサを配置することによりに出力電圧を安定させることができ、さらに外部制御回路のコンパクト化と低コストを実現することができる。
【００５６】
なお、図６に示す２つのダイオード回路３６及び３８では、ＮｃｈＴＦＴとＰｃｈＴＦＴを直列に接続しているが、図７に示すように、ＮｃｈＴＦＴとＰｃｈＴＦＴを並列に接続し、これらの２つのダイオード回路４６及び４７を直列に接続した構成とした場合も、同様の効果を得ることができる。
【００５７】
さらに、図６の回路にもう一つ別のチャージポンプ回路を追加し、走査線駆動回路１０４の電源電位を調整可能に構成することもできる。
【００５８】
図８は、実施形態３に係わるチャージポンプ回路の応用例を示す回路構成図である。図８において、追加されたチャージポンプ回路４０の構成は、チャージポンプ回路３０に含まれる２つのダイオード回路３６及び３８のＮｃｈＴＦＴとＰｃｈＴＦＴの配置を入れ替えたものと同じであり、負極性の電圧を発生している。そして、これらチャージポンプ回路３０及び４０を電源とし、同じくＴＦＴで構成したオペアンプ５０を配置することにより、出力電圧を調整する。ここでは、外部から供給される電源電圧ＶＤＤを基準電圧としている。このような回路構成とすることにより、ＴＦＴ製造プロセスの影響をほぼ無くすことができ、出力電圧Ｖｇ１、Ｖｇ２を安定させることができる。なお、図８に示すオペアンプ５０は、他の実施形態のチャージポンプ回路に接続してもよい。
【００５９】
［実施形態４］
次に実施形態４として、額縁を大きくすることなしにチャージポンプ回路などの回路をアレイ基板上に配置できるようにした液晶表示装置について説明する。
【００６０】
図９は、実施形態４に係わる液晶表示装置の回路構成図であり、とくにアレイ基板上での回路配置を示している。なお、図９では、図１と同等部分に同一符号を付している。
【００６１】
図９に示すように、チャージポンプ回路２００は、アレイ基板１０１上の走査線駆動回路１０４が配置されている領域に対し、画素部１０３を挟んで相対する領域Ａに配置されている。チャージポンプ回路２００へのクロック信号や電源電圧は、外部信号ライン１１５及び外部電源ライン１１６を通じて供給され、チャージポンプ回路２００からの出力電圧は、内部電圧源ライン１１７及び１１８を通じて走査線駆動回路１０４及び信号線駆動回路１０５へ供給されている。また、図示していないが、チャージポンプ回路２００のクロック入力部及び出力部に接続されるコンデンサは、実施形態１と同様にアレイ基板１０１の外に配置されている。
【００６２】
この実施形態４のようなアクティブマトリクス型の液晶表示装置では、走査線駆動回路１０４や信号線駆動回路１０５を画素部１０３に対して両側に配置する必要がないことが多いが、額縁は外部への取り付けなどの問題から画素部１０３の両側に必要となる。したがって、例えば図１のようにチャージポンプ回路１０を走査線駆動回路１０４側に配置した場合には額縁を大きくしなければならないが、図９のようにあらかじめ確保されている領域Ａに配置した場合には、額縁を大きくすることなしにチャージポンプ回路を配置することができる。
【００６３】
図１０は、チャージポンプ回路２００の代わりにバイパスコンデンサ２０１を配置した例を示す回路構成図である。この場合も、額縁を大きくすることなしに、アレイ基板１０１にバイパスコンデンサ２０１を配置することができる。
【００６４】
【発明の効果】
請求項１の発明においては、ＴＦＴのしきい値の変動にかかわらず必要な出力電圧を得ることができるので、ＴＦＴの製造プロセスに影響されることなしに、チャージポンプ回路からの出力電圧を安定させることができる。
【図面の簡単な説明】
【図１】実施形態１に係わる液晶表示装置の回路構成図。
【図２】図１に示すチャージポンプ回路の回路構成図。
【図３】図２に示すチャージポンプ回路の動作を示すタイミングチャート。
【図４】実施形態２に係わるチャージポンプ回路の回路構成図。
【図５】図４に示すチャージポンプ回路の動作を示すタイミングチャート。
【図６】実施形態３に係わるチャージポンプ回路の回路構成図。
【図７】図６に示すチャージポンプ回路の他の構成例を示す回路構成図。
【図８】実施形態３に係わるチャージポンプ回路の応用例を示す回路構成図。
【図９】実施形態４に係わる液晶表示装置の回路構成図。
【図１０】実施形態４に係わる液晶表示装置の他の構成例を示す回路構成図。
【符号の説明】
１０，２０，３０，４０，２００…チャージポンプ回路、１１…ＴＦＴ
１２…画素電極、１３…補助容量、１７，２５，２６…ＮｃｈＴＦＴ
１８，２７…ＰｃｈＴＦＴ、３６，３８，４６，４７…ダイオード回路
１０１…アレイ基板、１０２…外部制御回路、１０３…画素部
１０４…走査線駆動回路、１０５…信号線駆動回路
【図１】
0004612153.tif 000002
【図２】
0004612153.tif 000003
【図３】
0004612153.tif 000004
【図４】
0004612153.tif 000005
【図５】
0004612153.tif 000006
【図６】
0004612153.tif 000007
【図７】
0004612153.tif 000008
【図８】
0004612153.tif 000009
【図９】
0004612153.tif 000010
【図１０】
0004612153.tif 000011