(57)【特許請求の範囲】
【請求項１】
１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定された画素数を越え、１フレームがＲＧＢ、ＹＣｂＣｒ，４：４：４、ＹＣｂＣｒ，４：２：２、ＹＣｂＣｒ，４：２：０のうちいずれかのサンプル構造とされる入力画像信号を送信する信号送信装置であって、
前記入力画像信号の各フレームから抽出した画素サンプルのうち、同一ライン上で隣り合う２つの画素サンプルを間引いて、各フレームの奇数ライン上の各画素サンプルを交互に第１のサブイメージと第２のサブイメージの映像データ領域にマッピングし、各フレームの偶数ライン上の各画素サンプルを交互に第３のサブイメージと第４のサブイメージの映像データ領域とにマッピングし、その間引かれたサンプルを各フレームごとに均等な順序で取り出してＨＤ−ＳＤＩフォーマットの第１，第２，第３及び第４のサブイメージのアクティブ期間にマッピングし、マッピングされた前記第１，第２，第３及び第４のサブイメージを、それぞれ１つのサブイメージごとに第１のリンクの伝送チャンネルと第２のリンクの伝送チャンネルに分割して第１〜第８のチャンネルにマッピングするマッピング部と、
前記第１のリンクである第１，第３，第５及び第７のチャンネルのうち、タイミング基準信号ＳＡＶ、アクティブライン、タイミング基準信号ＥＡＶ、ライン番号ＬＮ及び誤り検出符号ＣＲＣにスクランブルを掛け、水平ブランキング期間のデータを８ビット／１０ビットエンコーディングし、前記第２のリンクである第２，第４，第６及び第８のチャンネルを８ビット／１０ビットエンコーディングするスクランブル・８ビット／１０ビットエンコード部と、
前記第１〜第８のチャンネルを、それぞれシリアル・デジタルデータにシリアル変換し、シリアル変換された前記シリアル・デジタルデータを出力するパラレル／シリアル変換部と、を備えた
信号送信装置。
【請求項２】
１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定された画素数を越え、１フレームがＲＧＢ、ＹＣｂＣｒ，４：４：４、ＹＣｂＣｒ，４：２：２、ＹＣｂＣｒ，４：２：０のうちいずれかのサンプル構造とされる入力画像信号を送信する信号送信方法であって、
前記入力画像信号の各フレームから抽出した画素サンプルのうち、同一ライン上で隣り合う２つの画素サンプルを間引いて、各フレームの奇数ライン上の各画素サンプルを交互に第１のサブイメージと第２のサブイメージの映像データ領域にマッピングし、各フレームの偶数ライン上の各画素サンプルを交互に第３のサブイメージと第４のサブイメージの映像データ領域とにマッピングし、その間引かれた画素サンプルを各フレームごとに均等な順序で取り出してＨＤ−ＳＤＩフォーマットの第１，第２，第３及び第４のサブイメージのアクティブ期間にマッピングし、マッピングされた前記第１，第２，第３及び第４のサブイメージを、それぞれ１つのサブイメージごとに第１のリンクの伝送チャンネルと第２のリンクの伝送チャンネルに分割して第１〜第８のチャンネルにマッピングし、マッピング処理と、
前記第１のリンクである第１，第３，第５及び第７のチャンネルのうち、タイミング基準信号ＳＡＶ、アクティブライン、タイミング基準信号ＥＡＶ、ライン番号ＬＮ及び誤り検出符号ＣＲＣにスクランブルを掛け、水平ブランキング期間のデータを８ビット／１０ビットエンコーディングし、前記第２のリンクである第２，第４，第６及び第８のチャンネルを８ビット／１０ビットエンコーディングするスクランブル・８ビット／１０ビットエンコード処理と、
前記第１〜第８のチャンネルを、それぞれシリアル・デジタルデータにシリアル変換し、シリアル変換された前記シリアル・デジタルデータを出力するパラレル／シリアル変換処理と、を行う
信号送信方法。
【請求項３】
１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定された画素数を越え、１フレームがＲＧＢ、ＹＣｂＣｒ，４：４：４、ＹＣｂＣｒ，４：２：２、ＹＣｂＣｒ，４：２：０のうちいずれかのサンプル構造とされる画像信号を受信する信号受信装置であって、
前記画像信号がマッピングされたシリアル・デジタルデータを受信し、それぞれが第１のリンクの伝送チャンネルと第２のリンクの伝送チャンネルに分割された第１，第２，第３及び第４のサブイメージを第１〜第８のチャンネルとして受信し、前記第１〜第８のチャンネルにパラレル変換するシリアル／パラレル変換部と、
パラレル変換された前記第１〜第８のチャンネルのうち、第１のリンクである第１，第３，第５及び第７のチャンネルのうち、タイミング基準信号ＳＡＶ、アクティブライン、タイミング基準信号ＥＡＶ、ライン番号ＬＮ及び誤り検出符号ＣＲＣにデスクランブルを掛け、水平ブランキング期間のデータを８ビット／１０ビットデコーディングし、前記第２のリンクである第２，第４，第６及び第８のチャンネルを８ビット／１０ビットデコーディングするデスクランブル・８ビット／１０ビットデコード処理部と、
前記第１，第２，第３及び第４のサブイメージのアクティブ期間に配置された画素サンプルを１サンプルずつ取り出して、前記第１のサブイメージと前記第２のサブイメージとにマッピングされた所定サンプルを、前記画像信号の１フレーム内における奇数ライン上に交互に配置し、前記第３のサブイメージと前記第４のサブイメージとにマッピングされた所定サンプルを、前記画像信号の１フレーム内における偶数ライン上に交互に配置し、各ライン上に配置されたサンプルから、そのサンプルに隣り合う間引かれた画素サンプルを復元する再生部と、を備えた
信号受信装置。
【請求項４】
１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定された画素数を越え、１フレームがＲＧＢ、ＹＣｂＣｒ，４：４：４、ＹＣｂＣｒ，４：２：２、ＹＣｂＣｒ，４：２：０のうちいずれかのサンプル構造とされる画像信号を受信する信号受信方法であって、
前記画像信号がマッピングされたシリアル・デジタルデータを受信し、それぞれが第１のリンクの伝送チャンネルと第２のリンクの伝送チャンネルに分割された第１，第２，第３及び第４のサブイメージを第１〜第８のチャンネルとして受信し、前記第１〜第８のチャンネルを、それぞれシリアル・デジタルデータにパラレル変換するシリアル／パラレル変換処理と、
パラレル変換された前記第１〜第８のチャンネルのうち、第１のリンクである第１，第３，第５及び第７のチャンネルのうち、タイミング基準信号ＳＡＶ、アクティブライン、タイミング基準信号ＥＡＶ、ライン番号ＬＮ及び誤り検出符号ＣＲＣにデスクランブルを掛け、水平ブランキング期間のデータを８ビット／１０ビットデコーディングし、前記第２のリンクである第２，第４，第６及び第８のチャンネルを８ビット／１０ビットデコーディングするデスクランブル・８ビット／１０ビットデコード処理と、
前記第１，第２，第３及び第４のサブイメージのアクティブ期間に配置された画素サンプルを１サンプルずつ取り出して、前記第１のサブイメージと前記第２のサブイメージとにマッピングされた所定サンプルを、前記画像信号の１フレーム内における奇数ライン上に交互に配置し、前記第３のサブイメージと前記第４のサブイメージとにマッピングされた所定サンプルを、前記画像信号の１フレーム内における偶数ライン上に交互に配置し、前記画像信号の１フレーム内に順に配置し、各ライン上に配置されたサンプルから、そのサンプルに隣り合う間引かれた画素サンプルを復元する再生処理と、を行う
信号受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定された画素数を越える画像信号をシリアル伝送するための信号送信装置、信号送信方法、信号受信装置及び信号受信方法に関する。
【背景技術】
【０００２】
現行の１フレームが１９２０サンプル×１０８０ラインの画像信号（映像信号）であるＨＤ（High Definition）信号を超える、超高精細映像信号の受像システムや撮像システムの開発が進んでいる。例えば、現行ＨＤの４倍、１６倍もの画素数を持つ次世代の放送方式であるＵＨＤＴＶ（Ultra High Definition Television）規格が、ＩＴＵ（International Telecommunication Union）やＳＭＰＴＥ（Society of Motion Picture and Television Engineers）に提案され、標準化が行われている。ＩＴＵやＳＭＰＴＥに提案されている映像規格は、１９２０サンプル×１０８０ラインの２倍、４倍のサンプル数、ライン数を持つ３８４０サンプル×２１６０ラインや７６８０サンプル×４３２０ラインの映像信号である。このうち、ＩＴＵで標準化されているものはＬＳＤＩ（Large screen digital imagery）と呼ばれ、ＳＭＰＴＥに提案されているものはＵＨＤＴＶ（Ultra High Definition TV）と呼ばれる。ＵＨＤＴＶに関しては次表１の信号が規定されている。
【０００３】
【表１】
0004645638.tif 000002
【０００４】
これらのインタフェースとして、ＵＨＤＴＶ規格の３８４０サンプル／６０フレームの映像信号は、ビットレート１０Ｇｂｐｓの伝送路を２チャンネル使用して伝送する方式が提案されている。
【０００５】
特許文献１には、４ｋ×２ｋ信号（４ｋサンプル×２ｋラインの超高解像度信号）の一種である３８４０×２１６０／３０Ｐ，３０／１．００１Ｐ／４：４：４／１２ビット信号を、ビットレート１０Ｇｂｐｓ以上でシリアル伝送する技術について開示されている。なお、［３８４０×２１６０／３０Ｐ］と示した場合には、［水平方向の画素数］×［垂直方向のライン数］／［１秒当りのフレーム数］を示している。本明細書において以下同じである。また、［４：４：４］は、原色信号伝送方式である場合、［赤信号Ｒ：緑信号Ｇ：青信号Ｂ］の比率を示し、色差信号伝送方式である場合、［輝度信号Ｙ：第１色差信号Ｃｂ：第２色差信号Ｃｒ］の比率を示す。
【特許文献１】特開２００５−３２８４９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、ＳＭＰＴＥやＩＴＵにおいて、３８４０サンプル×２１６０ラインや７６８０サンプル×４３２０ラインのフレームは標準化されているものの、インタフェースは標準化されていない。このようなＨＤ−ＳＤＩフォーマットを越える伝送レートの画像信号は、非常にデータ量が大きいため、既存の伝送方式の１チャンネルだけを使用してリアルタイムに伝送することは不可能である。
【０００７】
本発明はこのような状況に鑑みて成されたものであり、ＨＤ−ＳＤＩフォーマットを越える超高精細映像信号を、良好にリアルタイムで伝送できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定された画素数を越え、１フレームがＲＧＢ、ＹＣｂＣｒ，４：４：４、ＹＣｂＣｒ，４：２：２、ＹＣｂＣｒ，４：２：０のうちいずれかのサンプル構造とされる入力画像信号を送信する場合に適用される。
マッピング部は、入力画像信号の各フレームから抽出した画素サンプルのうち、同一ライン上で隣り合う２つの画素サンプルを間引いて、各フレームの奇数ライン上の各画素サンプルを交互に第１のサブイメージと第２のサブイメージの映像データ領域にマッピングし、各フレームの偶数ライン上の各画素サンプルを交互に第３のサブイメージと第４のサブイメージの映像データ領域とにマッピングし、その間引かれたサンプルを各フレームごとに均等な順序で取り出してＨＤ−ＳＤＩフォーマットの第１，第２，第３及び第４のサブイメージのアクティブ期間にマッピングする。さらにマッピング部は、マッピングされた第１，第２，第３及び第４のサブイメージを、それぞれ１つのサブイメージごとに第１のリンクの伝送チャンネルと第２のリンクの伝送チャンネルに分割して第１〜第８のチャンネルにマッピングする。
スクランブル・８ビット／１０ビットエンコード部は、第１のリンクである第１，第３，第５及び第７のチャンネルのうち、タイミング基準信号ＳＡＶ、アクティブライン、タイミング基準信号ＥＡＶ、ライン番号ＬＮ及び誤り検出符号ＣＲＣにスクランブルを掛け、水平ブランキング期間のデータを８ビット／１０ビットエンコーディングし、第２のリンクである第２，第４，第６及び第８のチャンネルを８ビット／１０ビットエンコーディングする。
パラレル／シリアル変換部は、第１〜第８のチャンネルを、それぞれシリアル・デジタルデータにシリアル変換し、シリアル変換されたシリアル・デジタルデータを出力する。
【００１０】
また、本発明は、１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定された画素数を越え、１フレームがＲＧＢ、ＹＣｂＣｒ，４：４：４、ＹＣｂＣｒ，４：２：２、ＹＣｂＣｒ，４：２：０のうちいずれかのサンプル構造とされる画像信号を受信する場合に適用される。
受信部は、画像信号がマッピングされ、それぞれが第１のリンクの伝送チャンネルと第２のリンクの伝送チャンネルに分割された第１，第２，第３及び第４のサブイメージを、多重された第１〜第８のチャンネルとして受信し、多重された前記第１〜第８のチャンネルを、それぞれシリアル・デジタルデータにシリアル変換する。
デスクランブル・８ビット／１０ビットデコード処理部は、シリアル変換された前記第１〜第８のチャンネルのうち、第１のリンクである第１，第３，第５及び第７のチャンネルのうち、タイミング基準信号ＳＡＶ、アクティブライン、タイミング基準信号ＥＡＶ、ライン番号ＬＮ及び誤り検出符号ＣＲＣにデスクランブルを掛け、水平ブランキング期間のデータを８ビット／１０ビットデコーディングし、前記第２のリンクである第２，第４，第６及び第８のチャンネルを８ビット／１０ビットデコーディングする。
再生部は、受信部で受信した第１，第２，第３及び第４のサブイメージのアクティブ期間に配置された画素サンプルを２サンプルずつ取り出して、第１のサブイメージと第２のサブイメージとにマッピングされた所定サンプルを、画像信号の１フレーム内における奇数ライン上に交互に配置し、第３のサブイメージと第４のサブイメージとにマッピングされた所定サンプルを、画像信号の１フレーム内における偶数ライン上に交互に配置し、画像信号の１フレーム内に順に配置し、各ライン上に配置されたサンプルから、そのサンプルに隣り合う間引かれた画素サンプルを復元する。
【発明の効果】
【００１２】
本発明によれば、１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定された画素数を越える画像信号の各画素サンプルを、それぞれがＨＤ−ＳＤＩフォーマットのシリアル・デジタルビデオ信号形式を有するチャンネルにマッピングすることにより、ビットレート１０．６９２Ｇｂｐｓなどのシリアル・デジタルデータに変換して伝送することができ、且つ、受信側で正確に元のデータを再生することができる。このため、従来のインタフェースを用いて、超高精細映像信号を伝送することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の第１の実施の形態の例について、図１〜図１８を参照して説明する。
図１は、本実施の形態を適用したテレビジョン放送局用のカメラ伝送システムの全体構成を示す図である。このカメラ伝送システムは、複数台の放送用カメラ１とＣＣＵ（カメラコントロールユニット）２とで構成されており、各放送用カメラ１が光ファイバーケーブル３でＣＣＵ２に接続されている。
【００１４】
放送用カメラ１は、同一構成のものであり、４ｋ×２ｋ信号（４ｋサンプル×２ｋラインの超高解像度信号）として、ＬＳＤＩに相当する３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号を生成し、送信する信号送信装置５として機能するカメラである。
【００１５】
ＣＣＵ２は、各放送用カメラ１を制御したり、各放送用カメラ１から映像信号を受信したり、各放送用カメラ１のモニタに他の放送用カメラ１で撮影中の映像を表示させるための映像信号（リターンビデオ）を送信するユニットである。ＣＣＵ２は、各放送用カメラ１から映像信号を受信する信号受信装置として機能する。
【００１６】
図２は、放送用カメラ１の回路構成のうち、本実施の形態に関連する部分を示すブロック図である。放送用カメラ１内の撮像部及び映像信号処理部（図示略）によって生成された３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号が、マッピング部１１に送られる。
【００１７】
３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号は、ワード長が１２ビットずつのＧデータ系列，Ｂデータ系列，Ｒデータ系列の同期を取って並列配置した、３６ビット幅の信号である。１フレーム期間は１／２４秒，１／２５秒，１／３０秒のうちのいずれかであり、１フレーム期間内に２１６０の有効ライン期間が含まれている。
【００１８】
各有効ライン期間には、タイミング基準信号ＥＡＶ（End of Active Video）と、ライン番号ＬＮと、誤り検出符号ＣＲＣと、水平ブランキング期間（補助データ／未定義ワードデータの区間）と、タイミング基準信号ＳＡＶ（Start of Active Video）と、映像データの区間であるアクティブラインとが配置される。アクティブラインのサンプル数は３８４０であり、Ｇデータ系列，Ｂデータ系列，Ｒデータ系列のアクティブラインには、それぞれＧ，Ｂ，Ｒの映像データが配置される。
【００１９】
図３は、ＵＨＤＴＶ規格のサンプル構造の例を示す説明図である。図３（ａ）〜図３（ｃ）の説明に用いるフレームは、３８４０×２１６０サンプルで１フレーム（以下、４ｋ×２ｋ信号の１フレームとも称する。）を構成する。
ＵＨＤＴＶ規格のサンプル構造は、以下の３種類がある。なお、ＳＭＰＴＥ規格において、Ｒ′Ｇ′Ｂ′のように、ダッシュ「′」をつけた信号は、ガンマ補正などが施された信号を示す。
図３（ａ）は、Ｒ′Ｇ′Ｂ′，Ｙ′Ｃｂ′Ｃｒ′  ４：４：４システムの例である。このシステムでは、全サンプルにＲＧＢ又はＹＣｂＣｒのコンポーネントが含まれる。
図３（ｂ）は、Ｙ′Ｃｂ′Ｃｒ′  ４：２：２システムの例である。このシステムでは、偶数サンプルにＹＣｂＣｒ、奇数サンプルにＹのコンポーネントが含まれる。
図３（ｃ）は、Ｙ′Ｃｂ′Ｃｒ′  ４：２：０システムの例である。このシステムでは、偶数サンプルにＹＣｂＣｒ、奇数サンプルにＹ、さらに奇数ラインにＹ（ＣｂＣｒが間引かれた状態）のコンポーネントが含まれる。
【００２０】
図４は、マッピング部１１によって、４ｋ×２ｋ信号の１フレームを構成するサンプルが第１〜第４のサブイメージにマッピングされる例を示す説明図である。本例のマッピング部１１は、入力画像信号の各フレームから抽出した画素サンプルを、それぞれ所定サンプルごとに間引く。本例では、同一ライン上で隣り合う２つのサンプルを間引く。そして、マッピング部１１は、その間引かれたサンプルを各フレームごとに均等な順序で取り出してＨＤ−ＳＤＩフォーマットの第１，第２，第３及び第４のサブイメージのアクティブ期間にマッピングする。
【００２１】
このとき、マッピング部１１は、各フレームの奇数ライン上の各２サンプルを交互に第１のサブイメージと第２のサブイメージにマッピングし、各フレームの偶数ライン上の各２サンプルを交互に第３のサブイメージと第４のサブイメージとにマッピングすることを特徴とする。
この結果、ＨＤ−ＳＤＩフォーマットのアクティブ期間に含まれる第１〜第４のサブイメージには、それぞれ２ｋ×１ｋ信号の１フレームを構成するサンプルがマッピングされる。
【００２２】
さらに、マッピング部１１は、マッピングされた第１，第２，第３及び第４のサブイメージを、それぞれ１つのサブイメージごとに第１のリンクの伝送チャンネル（ＬｉｎｋＡ）と第２のリンクの伝送チャンネル（ＬｉｎｋＢ）に分割して８つのチャンネルにマッピングする。
【００２３】
マッピング部１１は、この３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビットの画像信号で構成されるフレームを、ＳＭＰＴＥ  ４３５に従ってＣＨ１〜ＣＨ８（ＬｉｎｋＡであるＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７及びＬｉｎｋＢであるＣＨ２，ＣＨ４，ＣＨ６，ＣＨ８）の８チャンネルのビットレート１．４８５Ｇｂｐｓまたは１．４８５Ｇｂｐｓ／１．００１（以下単に１．４８５Ｇｂｐｓと記載する）のＨＤ−ＳＤＩ信号にマッピングする回路である。
【００２４】
本例のマッピング部１１は、３８４０個のサンプルと２１６０本のラインで構成されるフレームから抽出した画像信号を、第１〜第４のサブイメージにマッピングし、第１〜第４のサブイメージにマッピングされた画像信号を、ＣＨ１〜ＣＨ８の８チャンネルのビットレート１．４８５ＧｂｐｓのＨＤ−ＳＤＩ信号にマッピングすることを特徴とする。
【００２５】
図４に示すように、４ｋ×２ｋ信号で構成されるフレームには、複数のサンプルが含まれる。ここで、フレーム内におけるサンプルの位置を（サンプル番号，ライン番号）とする。
第０番目のライン上であって、隣り合う（０，０），（１，０）の２つのサンプルを示す第１のサンプル群５１は、第１のサブイメージの（０，４２），（１，４２）にマッピングされ、第１のサンプル群５１′として示される。
第０番目のライン上であって、隣り合う（２，０），（３，０）の２つのサンプルを示す第２のサンプル群５２は、第２のサブイメージの（０，４２），（１，４２）にマッピングされ、第２のサンプル群５２′として示される。
第１番目のライン上であって、隣り合う（０，１），（１，１）の２つのサンプルを示す第３のサンプル群５３は、第３のサブイメージの（０，４２），（１，４２）にマッピングされ、第３のサンプル群５３′として示される。
第１番目のライン上であって、隣り合う（２，１），（３，１）の２つのサンプルを示す第４のサンプル群５４は、第４のサブイメージの（０，４２），（１，４２）にマッピングされ、第４のサンプル群５４′として示される。
【００２６】
ここで、４ｋ×２ｋ信号の１フレームと、第１〜第４のサブイメージに含まれるサンプルの位置を（サンプル番号，ライン番号）とした場合におけるマッピングの具体例について、図５を参照して説明する。図５には、第１〜第４のサブイメージを抜き出して、マッピングする例について説明する。
【００２７】
図５に示すように、４ｋ×２ｋ信号の１フレームに対して、ライン方向にｉ，２ｉ，２ｉ−１、サンプル方向にｊ，２ｊ，２ｊ−１の値を加えた。
第１〜第４のサブイメージには、ライン方向にｉ、サンプル方向にｊを加えた。
【００２８】
マッピング部１１は、同一ライン上で隣り合う２つのサンプルをサンプル群とする場合に、フレームの２ｉ−１（ｉは自然数）番目のライン上であって、２ｊ―１（ｊは自然数）番目のサンプル群の位置に配置される第１のサンプル群を、第１のサブイメージのｉ番目のライン上であって、ｊ番目のサンプル群の位置にマッピングする。
また、マッピング部１１は、フレームの２ｉ―１番目のライン上であって、２ｊ番目のサンプル群の位置に配置される第２のサンプル群を、第２のサブイメージのｉ番目のライン上であって、ｊ番目のサンプル群の位置にマッピングする。
また、マッピング部１１は、フレームの２ｉ番目のライン上であって、２ｊ―１番目のサンプル群の位置に配置される第３のサンプル群を、第３のサブイメージのｉ番目のライン上であって、ｊ番目のサンプル群の位置にマッピングする。
また、マッピング部１１は、フレームの２ｉ番目のライン上であって、２ｊ番目のサンプル群の位置に配置される第４のサンプル群を、第４のサブイメージのｉ番目のライン上であって、ｊ番目のサンプル群の位置にマッピングする。
【００２９】
このように、サンプルをマッピングするのは次の理由に基づいている。
フレームは、ＲＧＢ、ＹＣｂＣｒ，４：４：４、ＹＣｂＣｒ，４：２：２、又は、ＹＣｂＣｒ，４：２：０のいずれかの方式で構成される。
フレームは、単に１本のＨＤ−ＳＤＩで送ることができれば問題ないが、通常、データ量が多くなるため、１本のＨＤ−ＳＤＩで送ることはできない。このため、フレームのサンプル（画像信号を含む情報である。）を、適切に抽出し、複数のサブイメージで送る必要がある。
【００３０】
図３（ａ）に示すようにフレームがＲＧＢ、又はＹＣｂＣｒ，４：４：４で構成される場合、いずれのサンプルを抽出しても元の画像が再生できる。
【００３１】
図３（ｂ）に示すようにフレームがＹＣｂＣｒ，４：２：２で構成される場合、奇数番目のサンプルには、輝度信号の情報Ｙしか含まれない。このため、隣り合う偶数番目のサンプル（ＣｂＣｒを含む。）と合わせて、サブイメージにマッピングすることで、フレームの元画像の解像度を落とした状態で、サブイメージから直接画像を再生できる。
【００３２】
図３（ｃ）に示すようにフレームがＹＣｂＣｒ，４：２：０で構成される場合、奇数番目のサンプルには、輝度信号の情報Ｙしか含まれない。さらに、奇数番目のラインには、輝度信号の情報Ｙしか含まれない。このため、隣り合う偶数番目のサンプル（ＣｂＣｒを含む。）と合わせて、サブイメージにマッピングすることで、フレームの元画像の解像度を落とした状態で、サブイメージから直接画像を再生できる。また、第３及び第４のサブイメージには、輝度信号の情報Ｙのみとなるが、再生する画像を確認する場合には輝度のみの画像であっても問題ない。
【００３３】
第１〜第４のサブイメージにサンプルがマッピングされることによって、デュアルリンク（２本のＨＤ−ＳＤＩ）で送ることができる。このため、いったん、第１〜第４のサブイメージにマッピングされたサンプルは、全部で８本のＨＤ−ＳＤＩで送ることができる。
【００３４】
図６は、サンプルがマッピングされた第１〜第４のサブイメージをＬｉｎｋＡ又はＬｉｎｋＢにマッピングする例を示す図である。
【００３５】
ＳＭＰＴＥ  ４３５は、複数チャンネルのＨＤ−ＳＤＩ信号を、２サンプル（４０ビット）単位で８Ｂ／１０Ｂエンコーディングして５０ビットに変換し、チャンネル毎に多重してビットレート１０．６９２Ｇｂｐｓまたは１０．６９２Ｇｂｐｓ／１．００１（以下単に１０．６９２Ｇｂｐｓと記載する）でシリアル伝送する１０Ｇインタフェースの規格である。４ｋ×２ｋ信号をＨＤ−ＳＤＩ信号にマッピングする技術は、ＳＭＰＴＥ  ４３５  Ｐａｒｔ１の５．４  Ｏｃｔａ  Ｌｉｎｋ  １．５  Ｇｂｐｓ  ＣｌａｓｓのＦｉｇｕｒｅ３及びＦｉｇｕｒｅ４に示される。
【００３６】
図６に示すように、マッピングされた第１〜第４のサブイメージから、ＳＭＰＴＥ  ３７２Ｍ（デュアルリンク）によるＣＨ１（ＬｉｎｋＡ）及びＣＨ２（ＬｉｎｋＢ），ＣＨ３（ＬｉｎｋＡ）及びＣＨ４（ＬｉｎｋＢ），ＣＨ５（ＬｉｎｋＡ）及びＣＨ６（ＬｉｎｋＢ），ＣＨ７（ＬｉｎｋＡ）及びＣＨ８（ＬｉｎｋＢ）がそれぞれ形成される。
【００３７】
本実施の形態に係るマッピング部１１は、３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号を、ライン方向に２サンプル毎に間引いて１サンプルとし、ＨＤ−ＳＤＩのアクティブ期間に多重する。それぞれのサンプルを、１９２０×１０８０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット  ４ｃｈにマッピングできるため、現行ＨＤ−ＳＤＩ  デュアルリンクで伝送できる。さらに、１０.６９２Ｇｂ／ｓに多重して伝送できる。
【００３８】
このうち、４：２：０の０にはＣｃｈのデフォルト値である２００ｈ（１０ビットシステム）、８００ｈ（１２ビットシステム）を割り当てることで４：２：２と同等の信号として扱う。また、４：２：２／１０ビットや４：２：０／１０ビットではＬｉｎｋＢは使用せず、ＬｉｎｋＡ  ４ｃｈのみ使用して伝送する。１０．６９２Ｇｂ／ｓのシリアルインタフェースでは、ＣＨ  １はクロック同期用に必要であるが、ＣＨ  ２からＣＨ  ８が接続されない場合には、ＣＨ  ２からＣＨ  ８にはＤ０．０を埋めて伝送される。
【００３９】
ところで、８ｃｈのＨＤ−ＳＤＩにマッピングした信号（図６参照）は、１９２０×１０８０／５０Ｐ，６０Ｐ／４：４：４，４：２：２，４：２：０／１２ビット相当の（Ｑｕａｄ  ｌｉｎｋ  ２９２）×２ｃｈに相当する。
【００４０】
ＬｉｎｋＡ，ＬｉｎｋＢのデータ構造は、ＳＭＰＴＥ  ３７２ＭのＴａｂｌｅ２及びＦｉｇｕｒｅ６に示されており、図７はその概略を示す図である。図７（ａ）に示すように、ＬｉｎｋＡは、１サンプルが２０ビットであり、全てのビットがＲＧＢの値を表している。ＬｉｎｋＢも、図７（ａ）に示すように１サンプルが２０ビットであるが、図７（ｂ）に示すように、１０ビットのＲ′Ｇ′Ｂ′ｎ：０−１のうち、ビットナンバー２〜７の６ビットのみがＲＧＢの値を表している。したがって１サンプル中でＲＧＢの値を表しているビット数は１６ビットである。
【００４１】
マッピング部１１によってこのようにマッピングされたＣＨ１〜ＣＨ８のＨＤ−ＳＤＩ信号は、図２に示すようにＳ／Ｐ・スクランブル・８Ｂ／１０Ｂ部１２に送られる。
【００４２】
図８は、Ｓ／Ｐ・スクランブル・８Ｂ／１０Ｂ部１２の構成を示すブロック図である。Ｓ／Ｐ・スクランブル・８Ｂ／１０Ｂ部１２は、各ＣＨ１〜ＣＨ８に一対一に対応した８個のブロック１２−１〜１２−８から成っている。
【００４３】
ＬｉｎｋＡであるＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７用のブロック１２−１，１２−３，１２−５，１２−７は、ブロック１２−１だけがブロック１２−３，１２−５，１２−７と構成が相違しており、ブロック１２−３，１２−５，１２−７は同一構成である（図ではブロック１２−３について構成を記載し，１２−５，１２−７の構成の記載は省略している）。ＬｉｎｋＢであるＣＨ２，ＣＨ４，ＣＨ６，ＣＨ８用のブロック１２−２，１２−４，１２−６，１２−８は、全て同一構成である（図ではブロック１２−２について構成を記載し，１２−４，１２−６，１２−８の構成の記載は省略している）。また、各ブロックにおいて同一の処理を行う部分には同一符号を付している。
【００４４】
最初に、ＬｉｎｋＡ用のブロック１２−１，１２−３，１２−５，１２−７について説明する。ブロック１２−１，１２−３，１２−５，１２−７では、入力したＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７のＨＤ−ＳＤＩ信号が、Ｓ／Ｐ（シリアル／パラレル）変換部２１に送られる。Ｓ／Ｐ変換部２１は、このＨＤ−ＳＤＩ信号をビットレート７４．２５Ｍｂｐｓまたは７４．２５Ｍｂｐｓ／１．００１（以下単に７４．２５Ｍｂｐｓと記載する）の２０ビット幅のパラレル・デジタルデータにシリアル／パラレル変換するとともに、７４．２５ＭＨｚのクロックを抽出する。
【００４５】
Ｓ／Ｐ変換部２１によってシリアル／パラレル変換されたパラレル・デジタルデータは、ＴＲＳ検出部２２に送られる。Ｓ／Ｐ変換部２１によって抽出された７４．２５ＭＨｚのクロックは、ＦＩＦＯメモリ２３に書込みクロックとして送られる。また、ブロック１２−１内のＳ／Ｐ変換部２１によって抽出された７４．２５ＭＨｚのクロックは、図２に示すＰＬＬ（Phase Locked Loop：位相同期回路）１３にも送られる。
【００４６】
ＴＲＳ検出部２２は、Ｓ／Ｐ変換部２１から送られたパラレル・デジタルビデオ信号からタイミング基準信号ＳＡＶ及びＥＡＶを検出し、その検出結果に基づいてビット同期及びワード同期を確立する。
【００４７】
ＴＲＳ検出部２２の処理を経たパラレル・デジタルデータは、ＦＩＦＯメモリ２３に送られて、Ｓ／Ｐ変換部２１からの７４．２５ＭＨｚのクロックによってＦＩＦＯメモリ２３に書き込まれる。
【００４８】
図２のＰＬＬ１３は、ブロック１２−１内のＳ／Ｐ変換部２１からの７４．２５ＭＨｚのクロックを１／２に分周した３７．１２５ＭＨｚのクロックを、各ブロック１２−１〜１２−８内のＦＩＦＯメモリ２３に読出しクロックとして送るとともに、各ブロック１２−１〜１２−８内のＦＩＦＯメモリ２６及びブロック１２−１内のＦＩＦＯメモリ２７に書込みクロックとして送る。
【００４９】
またＰＬＬ１３は、ブロック１２−１内のＳ／Ｐ変換部２１からの７４．２５ＭＨｚのクロックの周波数を９／８倍した８３．５３１２ＭＨｚのクロックを、各ブロック１２−１〜１２−８内のＦＩＦＯメモリ２６及びブロック１２−１内のＦＩＦＯメモリ２７に読出しクロックとして送るとともに、図２のＦＩＦＯメモリ１６に書込みクロックとして送る。
【００５０】
またＰＬＬ１３は、ブロック１２−１内のＳ／Ｐ変換部２１からの７４．２５ＭＨｚのクロックの周波数を９／４倍した１６７．０６２５ＭＨｚのクロックを、図２のＦＩＦＯメモリ１６に読出しクロックとして送る。
【００５１】
またＰＬＬ１３は、ブロック１２−１内のＳ／Ｐ変換部２１からの７４．２５ＭＨｚのクロックの周波数を９倍した６６８．２５ＭＨｚのクロックを、図２の多チャンネルデータ形成部１７に読出しクロックとして送る。
【００５２】
図８に示すように、ＦＩＦＯメモリ２３からは、Ｓ／Ｐ変換部２１からの７４．２５ＭＨｚのクロックによって書き込まれた２０ビット幅のパラレル・デジタルデータが、図２のＰＬＬ１３からの３７．１２５ＭＨｚのクロックにより、２サンプルを単位とした４０ビット幅のパラレル・デジタルデータとして読み出されて、スクランブラ２４に送られる。また、ブロック１２−１では、ＦＩＦＯメモリ２３から読み出されたこの４０ビット幅のパラレル・デジタルデータが、８Ｂ／１０Ｂエンコーダ２５にも送られる。
【００５３】
スクランブラ２４は、自己同期型のスクランブラである。自己同期型スクランブル方式は、ＳＭＰＴＥ２９２Ｍで採用されているスクランブル方式であり、送信側が、入力したシリアル信号を多項式とみなして９次の原始多項式
Ｘ９＋Ｘ４＋１
で順次割り算して、その結果である商を伝送することにより、統計的に伝送データのマーク率（１と０の割合）を平均１／２にするものである。このスクランブルは、原始多項式による信号の暗号化という意味も併せ持っている。この商をさらにＸ＋１で割ることによって極性フリー（データとその反転データで同じ情報を持つこと）のデータにして送信する。受信側では、受信したシリアル信号にＸ＋１を掛け、さらに上記原始多項式Ｘ９＋Ｘ４＋１を掛ける処理（デスクランブル）により、元のシリアル信号を再生する。
【００５４】
スクランブラ２４は、各水平ラインの全てのデータにスクランブルを掛けるのではなく、タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータのみにスクランブルを掛け、水平ブランキング期間のデータにはスクランブルを掛けない。そして、タイミング基準信号ＳＡＶの直前でスクランブラ内のレジスタの値を全て０にセットしてエンコードし、誤り検出符号ＣＲＣに続く１０ビットまでのデータを出力する。
【００５５】
スクランブラ２４でこうした処理を行うのは、次のような理由による。従来の自己同期型スクランブル方式では各水平ラインの全てのデータを途切れることなく送信するが、本例では、自己同期型スクランブルを掛けた水平ブランキング期間のデータを送信しない。そのための方法としては、水平ブランキング期間も含めて各水平ラインの全てのデータにスクランブルを掛けるが水平ブランキング期間のデータだけは送信しない、という方法もある。しかし、その方法では、送信のスクランブラと受信のデスクランブラとでデータの連続性が保存されないので、受信側のデスクランブラでデータを再生する時にＣＲＣの最後の数ビットで桁上がりの計算間違いを起こし、正確に誤り検出符号ＣＲＣが再生されない。また、データを送信しない水平ブランキング期間でスクランブラのクロックを止めることによって正確にＣＲＣを再生できるようにするという方式もあるが、その方法を採用すると、ＣＲＣの計算時に次のタイミング基準信号ＳＡＶが必要となり、タイミング制御が困難になる等の問題が発生する。
【００５６】
そこで、タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータのみにスクランブルを掛け、タイミング基準信号ＳＡＶの直前でスクランブラ２４内のレジスタの値を全て０にセットしてエンコードし、誤り検出符号ＣＲＣに続く少なくとも数ビット（一例として１０ビットとする）までのデータを出力するようにした。
【００５７】
こうすることにより、受信側の装置では、タイミング基準信号ＳＡＶの直前でデスクランブラ内のレジスタの値を全て０にセットしてデコードを開始するとともに、誤り検出符号ＣＲＣに続く少なくとも数ビットのデータにもデスクランブルを掛けることにより、掛け算回路であるデスクランブラの桁上がりを考慮した正確な計算を行って元のデータを再生することができる。
【００５８】
さらに、タイミング基準信号ＳＡＶの直前でスクランブラ内のレジスタの値を全て０にセットすると、スクランブルデータにパソロジカルパターンが発生しないことが計算によって判明した。パソロジカルパターンとは、自己同期型スクランブルを掛けた際に、シリアル伝送路上に、１水平ラインに亘り、図９（ａ）に示すように１ビットの‘Ｈ’に続いて１９ビットの‘Ｌ’が続くパターン（あるいはその反転パターン）の信号や、図９（ｂ）に示すように２０ビットの‘Ｈ’が連続した後２０ビットの‘Ｌ’が連続するパターン（あるいはその反転パターン）の信号が発生するものである。
【００５９】
図９（ａ）のパターンやその反転パターンは、直流成分の多いパターンである。そして、１０Ｇｂｐｓというような高速な伝送レートを実現するためにはＡＣ結合の伝送系を用いることが一般的であるが、ＡＣ結合の伝送系では、直流成分が多い場合に図１０に示すようなベースラインのうねりを起こしてしまうので、受信側の装置で直流成分を再生することが必要になってしまう。
【００６０】
図９（ｂ）のパターンやその反転パターンは、０から１への遷移や１から０への遷移が少ないパターンなので、受信装置の側でシリアル信号からクロックを再生することが困難になってしまう。
【００６１】
これに対し、前述のように、タイミング基準信号ＳＡＶの直前でスクランブラ内のレジスタの値を全て０にセットすることにより、こうしたパソロジカルパターンが発生しないことが計算によって判明したので、伝送符号として良好な信号であるといえる。
【００６２】
また、図１１に示すように、タイミング基準信号ＳＡＶ内の最後のワードであるＸＹＺ（同一フレームの第１フィールド／第２フィールドを識別したり、ＳＡＶとＥＡＶとを識別するためのワード）の下位２ビットは（０，０）になっていたりするが、例えば、ブロック１２−１内のスクランブラ２４ではこの下位２ビットを（０，０）にしたままスクランブルを掛け、ブロック１２−３内のスクランブラ２４ではこの下位２ビットを（０，１）に書き換えた後スクランブルを掛け、ブロック１２−５内のスクランブラ２４ではこの下位２ビットを（１，０）に書き換えた後スクランブルを掛け、ブロック１２−７内のスクランブラ２４ではこの下位２ビットを（１，１）に書き換えた後スクランブルを掛けるというように、ＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７のチャンネル毎にこの下位２ビットの値を変えてスクランブルを掛ける。
【００６３】
このような処理を行うのは、次のような理由による。３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号がフラットな（画面全体でＲＧＢの値がほぼ同じ）信号である場合に、ＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７とＣＨ２，ＣＨ４，ＣＨ６，ＣＨ８とでデータ値が均一になると、ＥＭＩ（電磁輻射）等が発生して好ましくない。これに対し、ＳＡＶ内のＸＹＺの下位２ビットの値をＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７のチャンネル毎に変えてスクランブルを掛けると、スクランブル後のデータは、ＸＹＺの下位２ビットを（０，０）にしたデータに加えて、（０，１），（１，０），（１，１）を生成多項式で割った結果を伝送することになるので、データの均一性を回避することが可能になる。 
【００６４】
さらに、このようにＸＹＺの下位２ビットの値をチャンネル毎に変えても、前述のようにタイミング基準信号ＳＡＶの直前でスクランブラ内のレジスタの値を全て０にセットすると、パソロジカルパターンが発生しないことが計算によって判明した。
【００６５】
このようにしてスクランブラ２４でスクランブルを掛けられた４０ビット幅のパラレル・デジタルデータは、図２のＰＬＬ１３からの３７．１２５ＭＨｚのクロックによってＦＩＦＯメモリ２６に書き込まれた後、ＰＬＬ１３からの８３．５３１２ＭＨｚのクロックによって４０ビット幅のままＦＩＦＯメモリ２６から読み出されて、図２に示す多重部１４に送られる。
【００６６】
ブロック１２−１内の８Ｂ／１０Ｂエンコーダ２５は、ＦＩＦＯメモリ２３から読み出された４０ビット幅のパラレル・デジタルデータのうち、水平ブランキング期間のデータのみを８ビット／１０ビットエンコーディングする。
【００６７】
８Ｂ／１０Ｂエンコーダ２５によって８ビット／１０ビットエンコーディングされた５０ビットのビット幅のパラレル・デジタルデータは、図２のＰＬＬ１３からの３７．１２５ＭＨｚのクロックによってＦＩＦＯメモリ２７に書き込まれた後、ＰＬＬ１３からの８３．５３１２ＭＨｚのクロックによって５０ビット幅のままＦＩＦＯメモリ２７から読み出されて、図２に示す多重部１４に送られる。
【００６８】
なお、ブロック１２−１からのみ（すなわちＣＨ１についてのみ）水平ブランキング期間のデータを多重部１４に送り、ブロック１２−３，１２−５，１２−７からは（ＣＨ３，ＣＨ５，ＣＨ７については)水平ブランキング期間のデータを多重部１４に送らないのは、データ量の制約上の理由からである。
【００６９】
次に、ＬｉｎｋＢ用のブロック１２−２，１２−４，１２−６，１２−８について説明する。ブロック１２−２，１２−４，１２−６，１２−８では、入力したＣＨ２，ＣＨ４，ＣＨ６，ＣＨ８のＨＤ−ＳＤＩ信号が、Ｓ／Ｐ変換部２１及びＴＲＳ検出部２２によってブロック１２−１，１２−３，１２−５，１２−７におけるのと同一の処理を施された後、抜き出し部２８に送られる。
【００７０】
抜き出し部２８は、ＬｉｎｋＢの各水平ラインのデータのうち、タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータのみからＲＧＢのビット（図７に示したＬｉｎｋＢの１サンプルの２０ビットのうちの、ＲＧＢの値を表している１６ビット）を抜き出す回路である。
【００７１】
抜き出し部２８によって抜き出された１６ビット幅のパラレル・デジタルデータは、Ｓ／Ｐ変換部２１からの７４．２５ＭＨｚのクロックによってＦＩＦＯメモリ２３に書き込まれた後、図２のＰＬＬ１３からの３７．１２５ＭＨｚのクロックにより、２サンプルを単位とした３２ビット幅のパラレル・デジタルデータとして読み出されて、Ｋ２８．５挿入部２９に送られる。
【００７２】
Ｋ２８．５挿入部２９は、タイミング基準信号ＳＡＶまたはＥＡＶの先頭部分に、２個の８ビットワードデータを挿入する。この８ビットワードデータは、８ビット／１０ビットエンコーディングした際に、映像信号を表すワードデータとしては用いられない１０ビットワードデータ（Ｋ２８．５というコードネームで呼ばれるもの）に変換されるものである。
【００７３】
Ｋ２８．５挿入部２９の処理を経た３２ビット幅のパラレル・デジタルデータは、８Ｂ／１０Ｂエンコーダ３０に送られる。８Ｂ／１０Ｂエンコーダ３０は、この３２ビット幅のパラレル・デジタルデータを８ビット／１０ビットエンコーディングして出力する。
【００７４】
２サンプルを単位とした３２ビット幅のパラレル・デジタルデータを８Ｂ／１０Ｂエンコーダ３０で８ビット／１０ビットエンコーディングさせるのは、１０Ｇインタフェース規格であるＳＭＰＴＥ  ４３５における５０ビットのＣｏｎｔｅｎｔ  ＩＤの上位４０ビットとの互換をとるためである。
【００７５】
８Ｂ／１０Ｂエンコーダ３０によって８ビット／１０ビットエンコーディングされた４０ビット幅のパラレル・デジタルデータは、図２のＰＬＬ１３からの３７．１２５ＭＨｚのクロックによってＦＩＦＯメモリ２６に書き込まれた後、ＰＬＬ１３からの８３．５３１２ＭＨｚのクロックによって４０ビット幅のままＦＩＦＯメモリ２６から読み出されて、図２に示す多重部１４に送られる。
【００７６】
図２の多重部１４は、Ｓ／Ｐ・スクランブル・８Ｂ／１０Ｂ部１２の各ブロック１２−１〜１２−８内のＦＩＦＯメモリ２６から読み出されたＣＨ１〜ＣＨ８の４０ビット幅のパラレル・デジタルデータ（タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのみのデータ）を、図１２（ａ）に示すように、４０ビット単位で、ＣＨ２（８ビット／１０ビットエンコーディングしたチャンネル），ＣＨ１（自己同期型スクランブルを掛けたチャンネル），ＣＨ４（８ビット／１０ビットエンコーディングしたチャンネル），ＣＨ３（自己同期型スクランブルを掛けたチャンネル），ＣＨ６（８ビット／１０ビットエンコーディングしたチャンネル），ＣＨ５（自己同期型スクランブルを掛けたチャンネル），ＣＨ８（８ビット／１０ビットエンコーディングしたチャンネル），ＣＨ７（自己同期型スクランブルを掛けたチャンネル）の順に３２０ビット幅に多重する。
【００７７】
このように、８ビット／１０ビットエンコーディングしたデータを、自己同期型スクランブルを掛けたデータに４０ビット毎にはさむことにより、やはり、スクランブル方式によるマーク率（０と１の割合）変動や、０−１、１−０の遷移の不安定さを解消し、前述したようなパソロジカルパターンの発生を防止することができる。
【００７８】
また、多重部１４は、Ｓ／Ｐ・スクランブル・８Ｂ／１０Ｂ部１２の各ブロック１２−１内のＦＩＦＯメモリ２７から読み出されたＣＨ１の水平ブランキング期間のみの５０ビット幅のパラレル・デジタルデータを、図１２（ｂ）に示すように、４サンプル分多重して２００ビット幅にする。
【００７９】
多重部１４によって多重されたこの３２０ビット幅のパラレル・デジタルデータと２００ビット幅のパラレル・デジタルデータとは、データ長変換部１５に送られる。データ長変換部１５は、シフトレジスタを用いて構成されており、この３２０ビット幅のパラレル・デジタルデータを２５６ビット幅に変換したデータと、この２００ビット幅のパラレル・デジタルデータを２５６ビット幅に変換したデータとを用いて、２５６ビット幅のパラレル・デジタルデータを形成する。そして、この２５６ビット幅のパラレル・デジタルデータをさらに１２８ビット幅に変換する。
【００８０】
図１３〜図１５は、データ長変換部１５によって形成される２５６ビット幅のパラレル・デジタルデータの構造を示す図であり、図１３は３０Ｐの場合の１ライン分のデータ構造、図１４は２５Ｐの場合の１ライン分のデータ構造、図１５は２４Ｐの場合の４ライン分のデータ構造である（２４Ｐの場合には、４ライン周期で最後のワードのビット数が１２８ビットになるので、４ライン分を描いている）。ＳＭＰＴＥ  ４３５では、フレームレート及びライン数が、ＣＨ１のＨＤ−ＳＤＩ信号と同じにされる。そして、Ｓ／Ｐ・スクランブル・８Ｂ／１０Ｂ部１２では、スクランブルと８Ｂ／１０Ｂエンコーディングとを併用しているが、ＣＨ１にはスクランブル（ＳＭＰＴＥ２９２Ｍで採用されているもの）を掛けている。したがって、図１３〜図１５に示したデータ構造は、基本的にはＨＤ−ＳＤＩ信号と同じになっている。
【００８１】
この図１３〜図１５に示すように、１ライン分のデータは、次の３つの領域で構成されている。
・斜線を付した領域：ＣＨ２，ＣＨ１，ＣＨ４，ＣＨ３，ＣＨ６，ＣＨ５，ＣＨ８，ＣＨ７の順に４０ビット単位で多重された各ＣＨ１〜ＣＨ８のタイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータの領域
・白地の領域：８Ｂ／１０ＢエンコーディングされたＣＨ１の５０ビットずつの水平ブランキング期間のデータの領域
・ドット模様を付した領域：データ量調整のための付加データの領域
【００８２】
図２に示すように、データ長変換部１５によって１２８ビット幅に変換されたパラレル・デジタルデータは、ＦＩＦＯメモリ１６に送られて、ＰＬＬ１３からの８３．５３１２ＭＨｚのクロックによってＦＩＦＯメモリ１６に書き込まれる。
【００８３】
ＦＩＦＯメモリ１６に書き込まれたこの１２８ビット幅のパラレル・デジタルデータは、図２のＰＬＬ１３からの１６７．０６２５ＭＨｚのクロックにより、６４ビット幅のパラレル・デジタルデータとしてＦＩＦＯメモリ１６から読み出されて、多チャンネルデータ形成部１７に送られる。
【００８４】
多チャンネルデータ形成部１７は、例えばＸＳＢＩ（Ten gigabit Sixteen Bit Interface：１０ギガビットイーサネット（登録商標）のシステムで使用される１６ビットインタフェース）である。そして、多チャンネルデータ形成部１７は、ＰＬＬ１３からの６６８．２５ＭＨｚのクロックを用いて、ＦＩＦＯメモリ１６からの６４ビット幅のパラレル・デジタルデータから、各々がビットレート６６８．２５Ｍｂｐｓを有する１６チャンネル分のシリアル・デジタルデータを形成する。多チャンネルデータ形成部１７によって形成された１６チャンネルのシリアル・デジタルデータは、多重・Ｐ／Ｓ変換部１８に送られる。
【００８５】
多重・Ｐ／Ｓ変換部１８は、多チャンネルデータ形成部１７からの１６チャンネルのシリアル・デジタルデータを多重し、その多重したパラレル・デジタルデータをパラレル／シリアル変換することにより、６６８．２５Ｍｂｐｓ×１６＝１０．６９２Ｇｂｐｓのシリアル・デジタルデータを生成する。本例の多重・Ｐ／Ｓ変換部１８は、マッピング部１１によってマッピングされた第１，第２，第３及び第４のサブイメージを、それぞれシリアル変換するパラレル／シリアル変換部としての機能を有する。
【００８６】
図１６は、この１０．６９２Ｇｂｐｓのシリアル・デジタルデータの１ライン分のデータ構造を示す図であり、図１６（ａ）は２４Ｐの場合の構造、図１６（ｂ）は２５Ｐの場合の構造、図１６（ｃ）は３０Ｐの場合の構造である。この図では、ライン番号ＬＮ及び誤り検出符号ＣＲＣを含めたものをＳＡＶ，アクティブライン及びＥＡＶとして示すとともに、図１３〜図１５に示した付加データの領域を含めたものを水平ブランキング期間として示している。
【００８７】
２４Ｐ，２５Ｐ，３０Ｐの場合の１ラインのビット数は、それぞれ下記式によって求められる。
１０.６９２Gbps÷２４フレーム/秒÷１１２５ライン/フレーム＝３９６０００ビット
１０.６９２Gbps÷２５フレーム/秒÷１１２５ライン/フレーム＝３８０１６０ビット
１０.６９２Gbps÷３０フレーム/秒÷１１２５ライン/フレーム＝３１６８００ビット
【００８８】
タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのビット数は、下記式によって求められる。
（１９２０Ｔ＋１２Ｔ)×３６ビット×４ｃｈ×４０/３６＝３０９１２０ビット
【００８９】
２４Ｐ，２５Ｐ，３０Ｐの場合の水平ブランキング期間のビット数は、それぞれ下記式によって求められる。
（１）２４Ｐの場合：３９６０００ビット−３０９１２０ビット＝８６８８０ビット
（２７５０Ｔ−１９２０Ｔ−１２Ｔ（ＳＡＶ＋ＥＡＶ＋ＬＮ＋ＣＲＣ))×２０ビット×１０/８＝２０４５０ビット
８６８８０ビット＞２０４５０ビット
（２）２５Ｐの場合：３８０１６０ビット−３０９１２０ビット＝７１０４０ビット
（２６４０Ｔ−１９２０Ｔ−１２Ｔ（ＳＡＶ＋ＥＡＶ＋ＬＮ＋ＣＲＣ))×２０ビット×１０/８＝１７７００ビット
７１０４０ビット＞１７７００ビット
（３）３０Ｐの場合：３１６８００ビット−３０９１２０ビット＝７６８０ビット
（２２Ｔ−１９２０Ｔ−１２Ｔ（ＳＡＶ＋ＥＡＶ＋ＬＮ＋ＣＲＣ))×２０ビット×１０/８＝６７００ビット
７６８０ビット＞６７００ビット
【００９０】
上記式に示したように、２４Ｐ，２５Ｐ，３０Ｐのいずれの場合にも、ＳＭＰＴＥ  ４３５による水平ブランキング期間のビット数である８６８８０ビット，７１０４０ビット，７６８０ビットのほうが、ＣＨ１の｛水平ブランキング期間のデータ−（タイミング基準信号ＳＡＶ，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータ｝のビット数である２０４５０ビット，１７７００ビット，６７００ビットよりもそれぞれ大きいので、ＣＨ１の水平ブランキング期間のデータを多重することが可能である。
【００９１】
図２に示すように、多重・Ｐ／Ｓ変換部１８によって生成されたビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータは、光電変換部１９に送られる。光電変換部１９は、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータをＣＣＵ２に出力する出力部として機能する。そして、光電変換部１９によって光信号に変換されたビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータが、放送用カメラ１から図１の光ファイバーケーブル３経由でＣＣＵ２に伝送される。
【００９２】
本例の信号送信装置５を用いることによって、３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号をシリアル・デジタルデータとして送信する側の信号処理を行うことができる。信号送信装置５，信号送信方法では、３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号をＣＨ１〜ＣＨ８（ＬｉｎｋＡであるＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７及びＬｉｎｋＢであるＣＨ２，ＣＨ４，ＣＨ６，ＣＨ８）のＨＤ−ＳＤＩ信号にマッピングすると、これらのＨＤ−ＳＤＩ信号がそれぞれシリアル／パラレル変換された後、ＬｉｎｋＡについては自己同期型スクランブルが掛けられ、ＬｉｎｋＢについてはＲＧＢのビットが８ビット／１０ビットエンコーディングされる。
【００９３】
ＬｉｎｋＡについては、各水平ラインの全てのデータに自己同期型スクランブルを掛けるのではなく、タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータのみに自己同期型スクランブルを掛け、水平ブランキング期間のデータには自己同期型スクランブルを掛けない。そして、タイミング基準信号ＳＡＶの直前でスクランブラ内のレジスタの値を全て０にセットしてエンコードし、誤り検出符号ＣＲＣに続く少なくとも数ビットまでのデータを出力する。
【００９４】
こうしたスクランブルを行うのは、次のような理由による。従来の自己同期型スクランブル方式では各水平ラインの全てのデータを途切れることなく送信するが、本実施の形態では、自己同期型スクランブルを掛けた水平ブランキング期間のデータを送信しない。そのための方法としては、水平ブランキング期間も含めて各水平ラインの全てのデータにスクランブルを掛けるが水平ブランキング期間のデータだけは送信しない、という方法もある。しかし、その方法では、送信のスクランブラと受信のデスクランブラとでデータの連続性が保存されないので、受信側のデスクランブラでデータを再生する時にＣＲＣの最後の数ビットで桁上がりの計算間違いを起こし、正確に誤り検出符号ＣＲＣが再生されない。また、データを送信しない水平ブランキング期間でスクランブラのクロックを止めることによって正確にＣＲＣを再生できるようにするという方式もあるが、その方法を採用すると、ＣＲＣの計算時に次のタイミング基準信号ＳＡＶが必要となり、タイミング制御が困難になる等の問題が発生する。
【００９５】
そこで、タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータのみにスクランブルを掛け、タイミング基準信号ＳＡＶの直前でスクランブラ内のレジスタの値を全て０にセットしてエンコードし、誤り検出符号ＣＲＣに続く少なくとも数ビットまでのデータを出力するようにした。
【００９６】
こうすることにより、受信側の装置では、タイミング基準信号ＳＡＶの直前でデスクランブラ内のレジスタの値を全て０にセットしてデコードを開始するとともに、誤り検出符号ＣＲＣに続く少なくとも数ビットのデータにもデスクランブルを掛けることにより、掛け算回路であるデスクランブラの桁上がりを考慮した正確な計算を行って元のデータを再生することができる。
【００９７】
さらに、タイミング基準信号ＳＡＶの直前でスクランブラ内のレジスタの値を全て０にセットすると、スクランブルデータにパソロジカルパターンが発生しないことが計算によって判明したので、伝送符号として良好な信号であるといえる。
【００９８】
ＬｉｎｋＢについては、各水平ラインのデータのうち、タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータのみからＲＧＢのビットが抜き出され、このＲＧＢのビットが８ビット／１０ビットエンコーディングされる。そして、このようにして自己同期型スクランブルを掛けられたＬｉｎｋＡのデータと、このようにして８ビット／１０ビットエンコーディングされたＬｉｎｋＢのデータとが多重され、その多重されたパラレル・デジタルデータから、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータが生成される。
【００９９】
図１７は、ＣＣＵ２の回路構成のうち、本実施の形態に関連する部分を示すブロック図である。ＣＣＵ２には、図１７に示すような回路が、各放送用カメラ１に一対一に対応して複数組設けられている。
【０１００】
放送用カメラ１から光ファイバーケーブル３経由で伝送されたビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータは、光電変換部３１によって電気信号に変換された後、Ｓ／Ｐ変換・多チャンネルデータ形成部３２に送られる。Ｓ／Ｐ変換・多チャンネルデータ形成部３２は、例えば前述したＸＳＢＩである。そして、Ｓ／Ｐ変換・多チャンネルデータ形成部３２は、画像信号がマッピングされ、それぞれが第１のリンクチャンネルと第２のリンクチャンネルに分割された第１，第２，第３及び第４のサブイメージを受信する。
【０１０１】
Ｓ／Ｐ変換・多チャンネルデータ形成部３２は、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータをシリアル／パラレル変換し、シリアル／パラレル変換したパラレル・デジタルデータから、各々がビットレート６６８．２５Ｍｂｐｓを有する１６チャンネル分のシリアル・デジタルデータを形成するとともに、６６８．２５ＭＨｚのクロックを抽出する。
【０１０２】
Ｓ／Ｐ変換・多チャンネルデータ形成部３２によって形成された１６チャンネルのパラレル・デジタルデータは、多重部３３に送られる。また、Ｓ／Ｐ変換・多チャンネルデータ形成部３２によって抽出された６６８．２５ＭＨｚのクロックは、ＰＬＬ３４に送られる。
【０１０３】
多重部３３は、Ｓ／Ｐ変換・多チャンネルデータ形成部３２からの１６チャンネルのシリアル・デジタルデータを多重して、６４ビット幅のパラレル・デジタルデータをＦＩＦＯメモリ３５に送る。
【０１０４】
ＰＬＬ３４は、Ｓ／Ｐ変換・多チャンネルデータ形成部３２からの６６８．２５ＭＨｚのクロックを４分の１に分周した１６７．０６２５ＭＨｚのクロックをＦＩＦＯメモリ３５に書込みクロックとして送る。
【０１０５】
またＰＬＬ３４は、Ｓ／Ｐ変換・多チャンネルデータ形成部３２からの６６８．２５ＭＨｚのクロックを８分の１に分周した８３．５３１２ＭＨｚのクロックを、ＦＩＦＯメモリ３５に読出しクロックとして送るとともに、後述するデスクランブル・８Ｂ／１０Ｂ・Ｐ／Ｓ部３８内のＦＩＦＯメモリ４４に書込みクロックとして送る。
【０１０６】
またＰＬＬ３４は、Ｓ／Ｐ変換・多チャンネルデータ形成部３２からの６６８．２５ＭＨｚのクロックを１８分の１に分周した３７．１２５ＭＨｚのクロックを、デスクランブル・８Ｂ／１０Ｂ・Ｐ／Ｓ部３８内のＦＩＦＯメモリ４４に読出しクロックとして送るとともに、デスクランブル・８Ｂ／１０Ｂ・Ｐ／Ｓ部３８内のＦＩＦＯメモリ４５に書込みクロックとして送る。
【０１０７】
またＰＬＬ３４は、Ｓ／Ｐ変換・多チャンネルデータ形成部３２からの６６８．２５ＭＨｚのクロックを９分の１に分周した７４．２５ＭＨｚのクロックを、デスクランブル・８Ｂ／１０Ｂ・Ｐ／Ｓ部３８内のＦＩＦＯメモリ４５に読出しクロックとして送る。
【０１０８】
ＦＩＦＯメモリ３５では、多重部３３からの６４ビット幅のパラレル・デジタルデータが、ＰＬＬ３４からの１６７．０６２５ＭＨｚのクロックによって書き込まれる。ＦＩＦＯメモリ３５に書き込まれたパラレル・デジタルデータは、ＰＬＬ３４からの８３．５３１２ＭＨｚのクロックによって１２８ビット幅のパラレル・デジタルデータとして読み出されて、データ長変換部３６に送られる。
【０１０９】
データ長変換部３６は、シフトレジスタを用いて構成されており、この１２８ビット幅のパラレル・デジタルデータを、２５６ビット幅（図１３〜図１５に示した構造のデータ）に変換する。そして、タイミング基準信号ＳＡＶまたはＥＡＶに挿入されているＫ２８．５を検出することによって各ライン期間を判別して、タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータを３２０ビット幅に変換するとともに、水平ブランキング期間のデータ（前述のように、８Ｂ／１０ＢエンコーディングされたＣＨ１の水平ブランキング期間のデータ）を２００ビット幅に変換する。図１３〜図１５に示した付加データは破棄する。
【０１１０】
データ長変換部３６によってデータ長を変換された３２０ビット幅のパラレル・デジタルデータと２００ビット幅のパラレル・デジタルデータとは、分離部３７に送られる。
【０１１１】
分離部３７は、データ長変換部３６からのこの３２０ビット幅のパラレル・デジタルデータ（タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータ）を、放送用カメラ１内の多重部１４（図２）によって多重される前の４０ビットずつのＣＨ１〜ＣＨ８のデータ（図１２参照）に分離する。そして、各ＣＨ１〜ＣＨ８の４０ビット幅のパラレル・デジタルデータを、デスクランブル・８Ｂ／１０Ｂ・Ｐ／Ｓ部３８に送る。
【０１１２】
また分離部３７は、データ長変換部３６からのこの２００ビット幅のパラレル・デジタルデータ（８Ｂ／１０ＢエンコーディングされたＣＨ１の水平ブランキング期間のデータ）を、多重部１４によって多重される前の５０ビットずつのデータ（図１２参照）に分離する。そして、この５０ビット幅のパラレル・デジタルデータを、デスクランブル・８Ｂ／１０Ｂ・Ｐ／Ｓ部３８に送る。
【０１１３】
図１８は、デスクランブル・８Ｂ／１０Ｂ・Ｐ／Ｓ部３８の構成を示すブロック図である。デスクランブル・８Ｂ／１０Ｂ・Ｐ／Ｓ部３８は、各ＣＨ１〜ＣＨ８に一対一に対応した８個のブロック３８−１〜３８−８から成っている。本例のデスクランブル・８Ｂ／１０Ｂ・Ｐ／Ｓ部３８は、画像信号がマッピングされ、それぞれが第１のリンクチャンネルと第２のリンクチャンネルに分割された第１，第２，第３及び第４のサブイメージを受信する受信部として機能する。
【０１１４】
ＬｉｎｋＡであるＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７用のブロック３８−１，３８−３，３８−５，３８−７は、ブロック３８−１だけがブロック３８−３，３８−５，３８−７と構成が相違しており、ブロック３８−３，３８−５，３８−７は同一構成である（図ではブロック３８−３について構成を記載し，３８−５，３８−７の構成の記載は省略している）。ＬｉｎｋＢであるＣＨ２，ＣＨ４，ＣＨ６，ＣＨ８用のブロック３８−２，３８−４，３８−６，３８−８は、全て同一構成である（図ではブロック３８−２について構成を記載し，３８−４，３８−６，３８−８の構成の記載は省略している）。また、各ブロックにおいて同一の処理を行う部分には同一符号を付している。
【０１１５】
最初に、ＬｉｎｋＡ用のブロック３８−１，３８−３，３８−５，３８−７について説明する。ブロック３８−１，３８−３，３８−５，３８−７では、入力したＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７の４０ビット幅のパラレル・デジタルデータ（自己同期型スクランブルを掛けられたタイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータ）が、デスクランブラ４１に送られる。
【０１１６】
デスクランブラ４１は、自己同期型のデスクランブラである。デスクランブラ４１は、送られたパラレル・デジタルデータにデスクランブルを掛けるが、タイミング基準信号ＳＡＶの直前でデスクランブラ４１内のレジスタの値を全て０にセットしてデコードを開始するとともに、誤り検出符号ＣＲＣに続く１０ビットのデータにも自己同期型デスクランブルを掛ける。
【０１１７】
これにより、放送用カメラ１内のスクランブラ２４（図８）の箇所で説明したように、自己同期型スクランブルを掛けた水平ブランキング期間のデータが送信されないにもかかわらず、掛け算回路であるデスクランブラ４１の桁上がりを考慮した正確な計算を行って元のデータを再生することができる。
【０１１８】
またデスクランブラ４１は、自己同期型スクランブルを掛けた後、タイミング基準信号ＳＡＶ内のＸＹＺの下位２ビット（スクランブラ２４の箇所で説明したように、ＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７のチャンネル毎に値を変えてスクランブルを掛けられたビット）の値を、元の値である（０，０）に変更する。
【０１１９】
ブロック３８−１内のデスクランブラ４１でデスクランブルを掛けられた４０ビット幅のパラレル・デジタルデータは、セレクタ４３に送られる。ブロック３８−１では、入力した５０ビット幅のパラレル・デジタルデータ（８Ｂ／１０ＢエンコーディングされたＣＨ１の水平ブランキング期間のデータ）が、８Ｂ／１０Ｂデコーダ４２に送られる。８Ｂ／１０Ｂデコーダ４２は、このパラレル・デジタルデータを８ビット／１０ビットデコーディングする。８Ｂ／１０Ｂデコーダ４２によって８ビット／１０ビットデコーディングされた４０ビット幅のパラレル・デジタルデータが、セレクタ４３に送られる。
【０１２０】
セレクタ４３は、デスクランブラ４１からのパラレル・デジタルデータと８Ｂ／１０Ｂデコーダ４２からのパラレル・デジタルデータとを交互に選択することにより、各水平ラインの全てのデータを一本化した４０ビット幅のパラレル・デジタルデータを形成して、この４０ビット幅のパラレル・デジタルデータをＦＩＦＯメモリ４４に送る。
【０１２１】
他方、ブロック３８−３，３８−５，３８−７では、５０ビット幅のパラレル・デジタルデータは入力しないので８Ｂ／１０Ｂデコーダ４２及びセレクタ４３は設けられておらず、デスクランブラ４１でデスクランブルを掛けられた４０ビット幅のパラレル・デジタルデータがそのままＦＩＦＯメモリ４４に送られる。
【０１２２】
ＦＩＦＯメモリ４４に送られた４０ビット幅のパラレル・デジタルデータは、ＰＬＬ３４（図１７）からの８３．５３１２ＭＨｚのクロックによってＦＩＦＯメモリ４４に書き込まれた後、ＰＬＬ３４からの３７．１２５ＭＨｚのクロックによって４０ビット幅のままＦＩＦＯメモリ４４から読み出されて、ＦＩＦＯメモリ４５に送られる。
【０１２３】
ＦＩＦＯメモリ４５に送られた４０ビット幅のパラレル・デジタルデータは、ＰＬＬ３４（図１７）からの３７．１２５ＭＨｚのクロックによってＦＩＦＯメモリ４５に書き込まれた後、ＰＬＬ３４からの７４．２５ＭＨｚのクロックによって２０ビット幅（図７に示したＬｉｎｋＡの１サンプル分ずつ）のパラレル・デジタルデータとしてＦＩＦＯメモリ４５から読み出されて、Ｐ／Ｓ（パラレル／シリアル）変換部４６に送られる。
【０１２４】
Ｐ／Ｓ変換部４６は、このパラレル・デジタルデータをＨＤ−ＳＤＩ信号をビットレート１．４８５ＧｂｐｓのＨＤ−ＳＤＩ信号にパラレル／シリアル変換して、ＨＤ−ＳＤＩ信号を再生する。各ブロック３８−１，３８−３，３８−５，３８−７で再生されたＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７のＨＤ−ＳＤＩ信号は、図１８の４ｋ×２ｋ再生部３９に送られる。
【０１２５】
次に、ＬｉｎｋＢ用のブロック３８−２，３８−４，３８−６，３８−８について説明する。ブロック３８−２，３８−４，３８−６，３８−８では、入力したＣＨ２，ＣＨ４，ＣＨ６，ＣＨ８の４０ビット幅のパラレル・デジタルデータ（８Ｂ／１０Ｂエンコーディングされたタイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータ）が、８Ｂ／１０Ｂデコーダ４７に送られる。
【０１２６】
８Ｂ／１０Ｂデコーダ４７は、このパラレル・デジタルデータを８ビット／１０ビットデコーディングする。８Ｂ／１０Ｂデコーダ４７によって８ビット／１０ビットデコーディングされた３２ビット幅のパラレル・デジタルデータは、ＦＩＦＯメモリ４４に送られる。
【０１２７】
ＦＩＦＯメモリ４４に送られた３２ビット幅のパラレル・デジタルデータは、ＰＬＬ３４（図１７）からの８３．５３１２ＭＨｚのクロックによってＦＩＦＯメモリ４４に書き込まれた後、ＰＬＬ３４からの３７．１２５ＭＨｚのクロックによって３２ビット幅のままＦＩＦＯメモリ４４から読み出されて、ＦＩＦＯメモリ４５に送られる。
【０１２８】
ＦＩＦＯメモリ４５に送られた３２ビット幅のパラレル・デジタルデータは、ＰＬＬ３４（図１７）からの３７．１２５ＭＨｚのクロックによってＦＩＦＯメモリ４５に書き込まれた後、ＰＬＬ３４からの７４．２５ＭＨｚのクロックによって１６ビット幅（図７に示したＬｉｎｋＢの１サンプル分ずつのＲＧＢのビット）のパラレル・デジタルデータとしてＦＩＦＯメモリ４５から読み出されて、サンプルデータ形成部４８に送られる。
【０１２９】
サンプルデータ形成部４８は、このＬｉｎｋＢのＲＧＢのビットから、図７に示したＲ′Ｇ′Ｂ′ｎ：０−１のビットナンバー０，１，８及び９の４ビットを付加したＬｉｎｋＢの２０ビットずつの各サンプルのデータを形成する。このようにして形成された２０ビット幅のパラレル・デジタルデータは、サンプルデータ形成部４８からＰ／Ｓ変換部４６に送られる。
【０１３０】
Ｐ／Ｓ変換部４６は、このパラレル・デジタルデータをＨＤ−ＳＤＩ信号をビットレート１．４８５ＧｂｐｓのＨＤ−ＳＤＩ信号にパラレル／シリアル変換して、ＨＤ−ＳＤＩ信号を再生する。各ブロック３８−２，３８−４，３８−６，３８−８で再生されたＣＨ２，ＣＨ４，ＣＨ６，ＣＨ８のＨＤ−ＳＤＩ信号は、図１８の４ｋ×２ｋ再生部３９に送られる。
【０１３１】
図１８の４ｋ×２ｋ再生部３９は、Ｓ／Ｐ・スクランブル・８Ｂ／１０Ｂ部３８から送られたＣＨ１〜ＣＨ８（ＬｉｎｋＡ及びＬｉｎｋＢ）のＨＤ−ＳＤＩ信号に、ＳＭＰＴＥ  ４３５に従って放送用カメラ１内のマッピング部１１（図２）の処理（図６）と逆の処理を施す。この処理により、３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号を再生する回路である。
本例の４ｋ×２ｋ再生部３９は、Ｓ／Ｐ変換多チャンネルデータ形成部３２が受信した第１，第２，第３及び第４のサブイメージのアクティブ期間に配置された画素サンプルを１サンプルずつ取り出す。そして、画像信号の１フレーム内に順に配置し、配置されたサンプルから間引かれた画素を復元する。
【０１３２】
このとき、４ｋ×２ｋ再生部３９は、第１のサブイメージと第２のサブイメージとにマッピングされたサンプルを、奇数ライン上に交互に配置する。同様に、第３のサブイメージと第４のサブイメージとにマッピングされたサンプルを、偶数ライン上に交互に配置する。そして、各ライン上に配置されたサンプルから、そのサンプルに隣り合う間引き画素を復元する。
【０１３３】
４ｋ×２ｋ再生部３９によって再生された３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号は、ＣＣＵ２から出力されて、例えばＶＴＲ等（図示略）に送られる。
【０１３４】
なお、このようにして各放送用カメラ１からＣＣＵ２に３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号に伝送されるだけでなく、ＣＣＵ２からも前述のリターンビデオ（他の放送用カメラ１で撮影中の映像を表示させるための映像信号）が光ファイバーケーブル３経由で各放送用カメラ１に伝送されるが、このリターンビデオのほうは周知の技術を用いて生成される（例えば、２チャンネル分のＨＤ−ＳＤＩ信号を、それぞれ８ビット／１０ビットエンコーディングした後、多重してシリアル・デジタルデータに変換する）ので、そのための回路構成の説明は省略する。
【０１３５】
本例において信号受信装置６は、信号送信装置５によって生成されたシリアル・デジタルデータを受信する側の信号処理を行う。この信号受信装置６，信号受信方法では、このビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータからパラレル・デジタルデータが生成され、このパラレル・デジタルデータが、ＬｉｎｋＡ，ＬｉｎｋＢの各チャンネルのデータに分離される。
【０１３６】
分離されたＬｉｎｋＡのデータについては、自己同期型デスクランブルが掛けられるが、タイミング基準信号ＳＡＶの直前でデスクランブラ内のレジスタの値を全て０にセットしてデコードが開始されるとともに、誤り検出符号ＣＲＣに続く少なくとも数ビットのデータにも自己同期型デスクランブルが掛けられる。これにより、タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータのみに自己同期型スクランブルが掛けられ、水平ブランキング期間のデータには自己同期型スクランブルが掛けられていないにもかかわらず、掛け算回路であるデスクランブラの桁上がりを考慮した正確な計算を行って元のデータを再生することができる。
【０１３７】
分離されたＬｉｎｋＢのデータについては、８ビット／１０ビットデコーディングしたＲＧＢのビットから、ＬｉｎｋＢの各サンプルのデータが形成される。そして、自己同期型デスクランブルを掛けられたＬｉｎｋＡのパラレル・デジタルデータと、各サンプルを形成されたＬｉｎｋＢのパラレル・デジタルデータとがそれぞれパラレル／シリアル変換され、マッピングされたＣＨ１〜ＣＨ８のＨＤ−ＳＤＩ信号が再生される。
【０１３８】
このように、送信側である放送用カメラ１では、タイミング基準信号ＳＡＶの直前でスクランブラ２４内のレジスタの値を全て０にセットしてエンコードし、誤り検出符号ＣＲＣに続く１０ビットまでのデータを出力し、受信側であるＣＣＵ２では、タイミング基準信号ＳＡＶの直前でデスクランブラ４１内のレジスタの値を全て０にセットしてデコードを開始するとともに、誤り検出符号ＣＲＣに続く１０ビットのデータにもデスクランブルを掛けるので、自己同期型スクランブルを掛けた水平ブランキング期間のデータを送信しないにもかかわらず、受信側であるＣＣＵ２で正確に元のデータを再生することができる。
【０１３９】
また、ＬｉｎｋＡ，ＬｉｎｋＢともに、それぞれ２サンプルを単位として自己同期型スクランブル，８Ｂ／１０Ｂエンコーディングを施すので、ＳＭＰＴＥ  ４３５における５０ビットのＣｏｎｔｅｎｔ  ＩＤの上位４０ビットとの互換をとることができる。
【０１４０】
また、タイミング基準信号ＳＡＶ内のＸＹＺの下位２ビットの値をＬｉｎｋＡのチャンネル毎に変えてスクランブルを掛けることにより、３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号がフラットな（画面全体でＲＧＢの値がほぼ同じ）信号である場合にもＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７とＣＨ２，ＣＨ４，ＣＨ６，ＣＨ８とでデータ値が均一になることを回避できるので、ＥＭＩ（電磁輻射）の発生を防止することができる。
【０１４１】
また、８Ｂ／１０Ｂエンコーディングしたデータを、自己同期型スクランブルを掛けたデータに４０ビット毎にはさむことや、タイミング基準信号ＳＡＶの直前でデスクランブラ４１内のレジスタの値を全て０にセットすることにより、パソロジカルパターンの発生を防止することができる。
【０１４２】
以上説明した第１の実施の形態に係るカメラ伝送システムでは、３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号を、ＣＨ１〜ＣＨ８（ＬｉｎｋＡ及びＬｉｎｋＢ）のＨＤ−ＳＤＩ信号にマッピングすることにより、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータに変換して伝送することができる。つまり、４ｋ信号を、従来用いている１０.６９２Ｇｂ／ｓシリアルインタフェースの多チャンネルで伝送することが出来るという効果がある。
【０１４３】
また、１フレームを構成する４ｋ×８ｋ信号を２サンプル毎に抽出して、サブイメージにマッピングしている。各サブイメージにマッピングされたサンプルは、元の画像である１フレームのサンプルを全体に持つ。従って、多チャンネルで伝送されるデータの内の１ｃｈのデータだけからサブイメージを個別に取得することによっても、画面全体の映像を、現行のＨＤ用のモニタや波形モニタ、あるいは８ｋ信号を４ｋ用モニタ等で観測することができる。このため、受信側として現行のＨＤ用のモニタが使用可能になるだけでなく、伝送に使用する映像機器や光ファイバーケーブル３等の不具合を解析する場合に有効であるという効果がある。
【０１４４】
また、上述した第１の実施の形態では、２サンプル毎に間引くようにしている。例えば、ライン間引きして３８４０／６０Ｐ信号を、２ＣＨの３８４０／６０Ｉ信号としたり、フレーム間引きして３８４０／６０Ｐ信号を、２ＣＨの３８４０／３０Ｐ信号としたりすることも想定される。しかしながら、上述した第１の実施の形態のように、２つのサンプル毎にサブイメージにマッピングする処理を行う場合、保存して割り振るデータの量が少なくなる。このため、放送用カメラ１からＣＣＵ２に信号を送信する際の遅延時間が少なくなるという効果がある。このように遅延時間が少なくなる信号処理を行うことは、リアルタイムで信号処理、信号伝送を行うことが必要とされる業務用カメラシステムにとって極めて重要であると言える。
【０１４５】
次に、本発明の第２の実施の形態に係るマッピング部１１の動作例について、図１９を参照して説明する。
図１９は、マッピング部１１によって、４ｋ×２ｋ信号の１フレームを構成するサンプルが第１〜第４のサブイメージにマッピングされる例を示す説明図である。
本実施の形態において、マッピング部１１は、３８４０×２１６０／５０Ｐ，６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号を、第１〜第４のサブイメージにマッピングすることを特徴とする。その他の箇所については、上述した第１の実施の形態の各部と同様であるため、詳細な説明を省略する。また、ＣＣＵ２が備える信号受信装置６の処理については、上述した第１の実施の形態と同様であるため、詳細な説明を省略する。
【０１４６】
また、本例の放送用カメラ１は、４ｋ×２ｋ信号（４ｋサンプル×２ｋラインの超高解像度信号）として、ＵＨＤＴＶ１に相当する３８４０×２１６０／５０Ｐ，６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号を生成し、所定の方式でマッピングされたＨＤ−ＳＤＩ信号を送信する信号送信装置５を備えるカメラである。また、本例のＣＣＵ２が備える信号受信装置６は、放送用カメラ１から受信したＨＤ−ＳＤＩ信号に基づいて、３８４０×２１６０／５０Ｐ，６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号の画像を再生できる。
【０１４７】
本例のマッピング部１１は、３８４０×２１６０／５０Ｐ，６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号を、ＳＭＰＴＥ  ４３５に従ってＣＨ１〜ＣＨ８（ＬｉｎｋＡであるＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７及びＬｉｎｋＢであるＣＨ２，ＣＨ４，ＣＨ６，ＣＨ８）の８チャンネルのビットレート１．４８５ＧｂｐｓのＨＤ−ＳＤＩ信号にマッピングする回路である。そして、本実施の形態においても、上述した第１の実施の形態と同様に、マッピング部１１は、フレームに配置された画像信号を、第１〜第４のサブイメージにマッピングする。
【０１４８】
ここで、４ｋ×２ｋ信号の１フレームと、第１〜第４のサブイメージに含まれるサンプルの位置を（サンプル番号，ライン番号）としてマッピングの具体例について、図１９を参照して説明する。
例えば、４ｋ×２ｋ信号の１フレームに含まれる（０，０），（１，０）の２サンプルは、第１のサブイメージの（０，４２），（１，４２）にマッピングされる。
また、４ｋ×２ｋ信号の１フレームに含まれる（２，０），（３，０）の２サンプルは、第２のサブイメージの（０，４２），（１，４２）にマッピングされる。
また、４ｋ×２ｋ信号の１フレームに含まれる（０，１），（１，１）の２サンプルは、第３のサブイメージの（０，４２），（１，４２）にマッピングされる。
また、４ｋ×２ｋ信号の１フレームに含まれる（２，１），（３，１）の２サンプルは、第４のサブイメージの（０，４２），（１，４２）にマッピングされる。
以下、同様に、４ｋ×２ｋ信号の１フレームに含まれるサンプルは、第１〜第４のサブイメージにマッピングされる。
【０１４９】
このように、マッピング部１１は、３８４０×２１６０／５０Ｐ,６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット,１２ビット信号を、ライン方向に２サンプル毎に間引いて、ＨＤ−ＳＤＩのアクティブ期間に多重する。マッピング部１１は、各サンプルを１９２０×１０８０／５０Ｐ,６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット,１２ビット  ４ｃｈにマッピングした後、ＬｉｎｋＡ，Ｂにマッピングする（図６参照）。そして、放送用カメラ１は、現行ＨＤ−ＳＤＩのＱｕａｄ  ｌｉｎｋ  ４ｃｈで伝送することが可能となる。
【０１５０】
これは、図６に示した（（Ｑｕａｄ  ｌｉｎｋ  ２９２)×２ｃｈ)×２ｃｈであるので、１０Ｇｂｐｓの２ｃｈで伝送できる。そして、１０Ｇ  ２ｃｈの信号を、１本の光ファイバーで伝送する場合、１.３μｍ／１.５５μｍ  ２波長多重技術やＣＷＤＭ／ＤＷＤＭ波長多重技術を使うことが出来る。
【０１５１】
以上説明した第２の実施の形態によれば、３８４０×２１６０／５０Ｐ，６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号を、ＣＨ１〜ＣＨ８（ＬｉｎｋＡ及びＬｉｎｋＢ）のＨＤ−ＳＤＩ信号にマッピングすることにより、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータに変換して伝送することができる。つまり、フレーム間隔が５０Ｐ，６０Ｐとなった場合であっても、従来用いている１０.６９２Ｇｂ／ｓシリアルインタフェースの多ｃｈで伝送することが出来るという効果がある。
【０１５２】
次に、本発明の第３の実施の形態に係るマッピング部１１の動作例について、図２０を参照して説明する。
図２０は、マッピング部１１によって、８ｋ×４ｋ信号の１フレームを構成するサンプルが第１〜第４のサブイメージにマッピングされる例を示す説明図である。
本実施の形態において、マッピング部１１は、７６８０×４３２０／５０Ｐ，６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号を、第１〜第４のサブイメージにマッピングすることを特徴とする。その他の箇所については、上述した第１の実施の形態の各部と同様であるため、詳細な説明を省略する。
【０１５３】
また、本例の放送用カメラ１は、８ｋ×４ｋ信号（８ｋサンプル×４ｋラインの超高解像度信号）として、ＵＨＤＴＶ２に相当する７６８０×４３２０／５０Ｐ，６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号で規定される第１のフレームを生成し、所定の方式でマッピングされたＨＤ−ＳＤＩ信号を送信する信号送信装置５を備えるカメラである。また、本例のＣＣＵ２が備える信号受信装置６は、放送用カメラ１から受信したＨＤ−ＳＤＩ信号に基づいて、７６８０×４３２０／５０Ｐ，６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号の画像を再生できる。
【０１５４】
本例のマッピング部１１は、７６８０×４３２０／５０Ｐ，６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号を、ＳＭＰＴＥ  ４３５に従ってＣＨ１〜ＣＨ８（ＬｉｎｋＡであるＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７及びＬｉｎｋＢであるＣＨ２，ＣＨ４，ＣＨ６，ＣＨ８）の８チャンネルのビットレート１．４８５ＧｂｐｓのＨＤ−ＳＤＩ信号にマッピングする回路である。
７６８０×４３２０／５０Ｐ,６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット,１２ビット信号を、ライン方向に２サンプル毎に間引いて、図６の様にそれぞれを３８４０×２１６０／５０Ｐ,６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット,１２ビットで規定される４ｃｈの第２のフレームにマッピングする。
【０１５５】
３８４０×２１６０／５０Ｐ,６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット,１２ビット  ４ｃｈは、さらにライン方向に２サンプル毎に間引いて、ＨＤ−ＳＤＩのアクティブ期間に多重することで、図７の様にそれぞれを１９２０×１０８０／５０Ｐ,６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット,１２ビット  ４ｃｈにマッピングでき、現行ＨＤ−ＳＤＩの（Ｑｕａｄ  ｌｉｎｋ  ２９２)×４ｃｈで伝送する。
【０１５６】
従って、７６８０×４３２０／５０Ｐ,６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット,１２ビット信号をＱｕａｄ  ｌｉｎｋ  １６ｃｈにマッピング出来る。（Ｑｕａｄ  ｌｉｎｋ  ２９２)×２ｃｈは１０Ｇｂｐｓで伝送できるので、８ｃｈの１０Ｇｂｐｓで伝送できる。
【０１５７】
１０Ｇ  ８ｃｈの信号を１本の光ファイバーで伝送する際には、ＣＷＤＭ／ＤＷＤＭ（Coarse Wavelength Division Multiplexing/Dense Wavelength Division Multiplexing）波長多重技術を使うことが出来る。
【０１５８】
以上説明した第３の実施の形態によれば、７６８０×４３２０／５０Ｐ，６０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号を、ＣＨ１〜ＣＨ８（ＬｉｎｋＡ及びＬｉｎｋＢ）のＨＤ−ＳＤＩ信号にマッピングすることにより、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータに変換して伝送することができる。つまり、ＩＴＵやＳＭＰＴＥで審議されている次世代の映像信号である８ｋ信号を、従来用いている１０.６９２Ｇｂ／ｓシリアルインタフェースの多ｃｈで伝送することが出来るという効果がある。
【０１５９】
次に、本発明の第４の実施の形態に係るマッピング部１１の動作例について、図２１を参照して説明する。
図２１は、マッピング部１１によって、４ｋ×２ｋ信号の１フレームを構成するサンプルが第１〜第４のサブイメージにマッピングされる例を示す説明図である。
本実施の形態において、マッピング部１１は、４０９６×２１６０／２４Ｐ／４：４：４／１２ビット信号を、第１〜第４のサブイメージにマッピングすることを特徴とする。その他の箇所については、上述した第１の実施の形態の各部と同様であるため、詳細な説明を省略する。また、ＣＣＵ２が備える信号受信装置６の処理については、上述した第１の実施の形態と同様であるため、詳細な説明を省略する。
【０１６０】
また、本例の放送用カメラ１は、４ｋ×２ｋ信号（４ｋサンプル×２ｋラインの超高解像度信号）として、４０９６×２１６０／２４Ｐ／４：４：４／１２ビット信号を生成し、所定の方式でマッピングされたＨＤ−ＳＤＩ信号を送信する信号送信装置５を備えるカメラである。また、本例のＣＣＵ２が備える信号受信装置６は、放送用カメラ１から受信したＨＤ−ＳＤＩ信号に基づいて、４ｋ×２ｋ信号（４ｋサンプル×２ｋラインの超高解像度信号）として、４０９６×２１６０／２４Ｐ／４：４：４／１２ビット信号の画像を再生できる。
【０１６１】
本例のマッピング部１１は、４０９６×２１６０／２４Ｐ／４：４：４／１２ビット信号を、ＳＭＰＴＥ  ４３５に従ってＣＨ１〜ＣＨ８（ＬｉｎｋＡであるＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７及びＬｉｎｋＢであるＣＨ２，ＣＨ４，ＣＨ６，ＣＨ８）の８チャンネルのビットレート１．４８５ＧｂｐｓのＨＤ−ＳＤＩ信号にマッピングする回路である。そして、本実施の形態においても、上述した第１の実施の形態と同様に、マッピング部１１は、フレームに配置された画像信号を、第１〜第４のサブイメージにマッピングする。
【０１６２】
ここで、４ｋ×２ｋ信号の１フレームと、第１〜第４のサブイメージに含まれるサンプルの位置を（サンプル番号，ライン番号）としてマッピングの具体例について、図２１を参照して説明する。
例えば、４ｋ×２ｋ信号の１フレームに含まれる（０，０），（１，０）の２サンプルは、第１のサブイメージの（０，４２），（１，４２）にマッピングされる。
また、４ｋ×２ｋ信号の１フレームに含まれる（２，０），（３，０）の２サンプルは、第２のサブイメージの（０，４２），（１，４２）にマッピングされる。
また、４ｋ×２ｋ信号の１フレームに含まれる（０，１），（１，１）の２サンプルは、第３のサブイメージの（０，４２），（１，４２）にマッピングされる。
また、４ｋ×２ｋ信号の１フレームに含まれる（２，１），（３，１）の２サンプルは、第４のサブイメージの（０，４２），（１，４２）にマッピングされる。
以下、同様に、４ｋ×２ｋ信号の１フレームに含まれるサンプルは、第１〜第４のサブイメージにマッピングされる。
【０１６３】
このように、マッピング部１１は、４０９６×２１６０／２４Ｐ／４：４：４／１２ビット信号を、ライン方向に２サンプル毎に間引いて、ＨＤ−ＳＤＩのアクティブ期間に多重する。マッピング部１１は、各サンプルを２０４８×１０８０／２４Ｐ／４：４：４／１２ビット  ４ｃｈにマッピングした後、２０４８×１０８０／２４Ｐ／４：２：２／１０ビットであるＬｉｎｋＡ，Ｂにマッピングする。そして、放送用カメラ１は、８ｃｈの現行ＨＤ−ＳＤＩで伝送することが可能となる。
【０１６４】
以上説明した第４の実施の形態によれば、４０９６×２１６０／２４Ｐ／４：４：４／１２ビット信号を、ＣＨ１〜ＣＨ８（ＬｉｎｋＡ及びＬｉｎｋＢ）のＨＤ−ＳＤＩ信号にマッピングすることにより、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータに変換して伝送することができる。つまり、フレーム間隔が２４Ｐとなった場合であっても、従来用いている１０.６９２Ｇｂ／ｓシリアルインタフェースの多ｃｈで伝送することが出来るという効果がある。
【０１６５】
なお、以上の例ではカメラ伝送システムに本発明を適用しているが、他にも様々な方式の信号を伝送するようにしてもよい。このように、様々な信号を送信する場合に、適用することができる。
【図面の簡単な説明】
【０１６６】
【図１】本発明の第１の実施の形態に係るテレビジョン放送局用のカメラ伝送システムの全体構成を示す図である。
【図２】放送用カメラの回路構成のうち、信号送信装置の内部構成例を示すブロック図である。
【図３】ＵＨＤＴＶ規格における１フレームのサンプル構造の例を示す図である。
【図４】４ｋ×２ｋ信号の１フレームに含まれるサンプルを第１〜第４のサブイメージにマッピングする例を示す説明図である。
【図５】４ｋ×２ｋ信号の１フレームに含まれるサンプルを第１〜第４のサブイメージにマッピングする例を示す説明図である。
【図６】ＳＭＰＴＥ  ４３５  Ｐａｒｔ１の５．４  Ｏｃｔａ  Ｌｉｎｋ  １．５  Ｇｂｐｓ  Ｃｌａｓｓによる、４ｋ×２ｋ信号のＨＤ−ＳＤＩ信号へのマッピング方法の概略を示す図である。
【図７】ＳＭＰＴＥ  ３７２ＭによるＬｉｎｋＡ，ＬｉｎｋＢのデータ構造の概略を示す図である。
【図８】Ｓ／Ｐ・スクランブル・８Ｂ／１０Ｂ部の構成を示すブロック図である。
【図９】パソロジカルパターンを示す図である。
【図１０】ＡＣ結合の伝送系におけるベースラインのうねりを示す図である。
【図１１】タイミング基準信号ＳＡＶ内のＸＹＺのコードを示す図である。
【図１２】多重部での多重の様子を示す図である。
【図１３】データ長変換部によって形成されるデータの構造を示す図である。
【図１４】データ長変換部によって形成されるデータの構造を示す図である。
【図１５】データ長変換部によって形成されるデータの構造を示す図である。
【図１６】多重・Ｐ／Ｓ変換部によって生成される１０．６９２Ｇｂｐｓのシリアル・デジタルデータの１ライン分の構造を示す図である。
【図１７】ＣＣＵの回路構成のうち、信号受信装置の内部構成例を示すブロック図である。
【図１８】Ｓ／Ｐ・スクランブル・８Ｂ／１０Ｂ部の構成を示すブロック図である。
【図１９】４ｋ×２ｋ信号の１フレームに含まれるサンプルを第１〜第４のサブイメージにマッピングする例を示す説明図である。
【図２０】８ｋ×４ｋ信号の１フレームに含まれるサンプルを４チャンネルの４ｋ×２ｋ信号の１フレームにマッピングする例を示す説明図である。
【図２１】４ｋ×２ｋ信号の１フレームに含まれるサンプルを第１〜第４のサブイメージにマッピングする例を示す説明図である。
【符号の説明】
【０１６７】
１…放送用カメラ、２…ＣＣＵ（カメラコントロールユニット）、３…光ファイバーケーブル、５…信号送信装置、６…信号受信装置、１１…マッピング部、１２…Ｓ／Ｐ・スクランブル・８Ｂ／１０Ｂ部、３８−１〜３８−８…Ｓ／Ｐ・スクランブル・８Ｂ／１０Ｂ部のブロック、１３…ＰＬＬ、１４…多重部、１５…データ長変換部、１６…ＦＩＦＯメモリ、１７…多チャンネルデータ形成部、１８…多重・Ｐ／Ｓ変換部、１９…光電変換部、２１…Ｓ／Ｐ（シリアル／パラレル）変換部、２２…ＴＲＳ検出部、２３…ＦＩＦＯメモリ、２４…スクランブラ、２５…８Ｂ／１０Ｂエンコーダ、２６…ＦＩＦＯメモリ、２７…ＦＩＦＯメモリ、２８…抜き出し部、２９…Ｋ２８．５挿入部、３０…８Ｂ／１０Ｂエンコーダ、３１…光電変換部、３２…Ｓ／Ｐ変換・多チャンネルデータ形成部、３３…多重部、３４…ＰＬＬ、３５…ＦＩＦＯメモリ、３６…データ長変換部、３７…分離部、３８…デスクランブル・８Ｂ／１０Ｂ・Ｐ／Ｓ部、３８−１〜３８−８…デスクランブル・８Ｂ／１０Ｂ・Ｐ／Ｓ部のブロック、３９…４ｋ×２ｋ再生部、４２…デスクランブラ、４２…８Ｂ／１０Ｂデコーダ、４３…セレクタ、４４…ＦＩＦＯメモリ、４５…ＦＩＦＯメモリ、４６…Ｐ／Ｓ（パラレル／シリアル）変換部、４７…８Ｂ／１０Ｂデコーダ、４８…サンプルデータ形成部
【図１】
0004645638.tif 000003
【図２】
0004645638.tif 000004
【図３】
0004645638.tif 000005
【図４】
0004645638.tif 000006
【図５】
0004645638.tif 000007
【図６】
0004645638.tif 000008
【図７】
0004645638.tif 000009
【図８】
0004645638.tif 000010
【図９】
0004645638.tif 000011
【図１０】
0004645638.tif 000012
【図１１】
0004645638.tif 000013
【図１２】
0004645638.tif 000014
【図１３】
0004645638.tif 000015
【図１４】
0004645638.tif 000016
【図１５】
0004645638.tif 000017
【図１６】
0004645638.tif 000018
【図１７】
0004645638.tif 000019
【図１８】
0004645638.tif 000020
【図１９】
0004645638.tif 000021
【図２０】
0004645638.tif 000022
【図２１】
0004645638.tif 000023