(57)【特許請求の範囲】
【請求項１】
第１の主面及び第２の主面を有する半導体基板の第１の主面上に接着層を介して第１の支持体を貼り付ける工程と、
前記半導体基板を一部除去して、前記半導体基板の第２の主面から前記接着層を露出させる開口部を形成する工程と、
前記開口部を形成した後に、前記接着層の溶解剤を通過させることができる第２の支持体を前記半導体基板の第２の主面上に貼り付ける工程と、
前記第２の支持体及び前記開口部を介して前記接着層へと前記溶解剤を供給し、前記半導体基板から前記第１の支持体を剥離する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の支持体に溶解剤供給孔が形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の支持体を貼り付ける工程の後に、前記半導体基板の第２の主面を研削する工程を有することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１の支持体には、前記溶解剤を供給する経路が形成されていないことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第１の支持体は剛性の基板であることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置の製造方法。
【請求項６】
半導体基板と、前記半導体基板の第１の主面に接着層を介して貼り付けられた支持体とを剥離する前に、前記半導体基板の第２の主面に貼り付け、前記支持体を剥離した後の個々の半導体チップを固定するための支持テープであって、その表面から裏面にかけて前記接着層の溶解剤が通過可能なことを特徴とする支持テープ。
【請求項７】
その表面から裏面にかけて貫通する溶解剤供給孔が設けられていることを特徴とする請求項６に記載の支持テープ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、支持体を用いた半導体装置の製造方法に関するものである。また、本発明は半導体基板と前記支持体とを剥離する際に用いる支持テープに関するものである。
【背景技術】
【０００２】
近年、実装密度を高めるために半導体チップの薄型化，小型化が要求されており、この要求を満たすためにもシリコン等の半導体基板を薄くする必要がある。しかしながら、半導体基板が薄くなると、製造工程において強度低下による反りや破損が生じるため搬送が不可能になってしまう。そこで、ガラス基板や保護テープ等の支持体を半導体基板の一方の面に貼りつけ、支持体の貼り付けられていない面をグラインダー等で研削することで薄型化することが一般的に行われている。
【０００３】
図１７及び図１８は、従来の半導体装置の製造方法における支持体の剥離除去の工程の概略を示す断面図である。図１７に示すように、シリコン等から成る半導体基板１００の表面にはアルミニウム等から成るパッド電極１０１がシリコン酸化膜等の第１の絶縁膜１０２を介して形成されている。また、パッド電極１０１の一部上はシリコン窒化膜等のパッシベーション膜１０３で被覆されている。さらに、半導体基板１００の表面には、支持体としてのガラス基板１０４が接着層１０５を介して貼り付けられている。ここで、ガラス基板１０４には接着層１０５の溶解剤を供給するための貫通孔１０６が複数形成されているものとする。
【０００４】
また、半導体基板１００を貫通し、その裏面からパッド電極１０１に到達するビアホール１０７が形成されている。このビアホール１０７の側壁及び半導体基板１００の裏面にはシリコン酸化膜等の第２の絶縁膜１０８が形成されている。
【０００５】
さらに、ビアホール１０７の中にはパッド電極１０１と電気的に接続されたバリア層１０９，シード層１１０及び貫通電極１１１が形成され、半導体基板１００の裏面には、当該貫通電極１１１と繋がった配線層１１２が延在している。そして、第２の絶縁膜１０８，配線層１１２，貫通電極１１１を被覆して保護層１１３が形成され、保護層１１３の所定領域は開口し当該開口部にボール状の導電端子１１４が形成されている。
【０００６】
そして、図１８に示すように、貫通孔１０６から接着層１０５の溶解剤を供給し、ガラス基板１０４を剥離除去する。その後、ダイシングブレードやレーザーを用いてダイシングラインＤＬに沿ってカットすることで個々の半導体チップに分割する。
【０００７】
上述した技術は、以下の特許文献に記載されている。
【特許文献１】特開２００５−１９１５５０号公報
【特許文献２】特開２００１−１８５５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来の半導体装置の製造方法では、支持体としてのガラス基板１０４に、接着層１０５の溶解剤が供給できる経路としての微細な貫通孔１０６や溝等を形成させていたため、製造工程が複雑になりコスト高になるという問題があった。
【０００９】
また、このように溶解剤供給経路が形成された支持体を用いていたため、一連の製造プロセスの過程において当該経路が形成された箇所からアウトガスの発生や腐食物質が浸入する等して半導体装置の信頼性に悪影響を及ぼす場合がある。
【００１０】
そこで、本発明は支持体を用いた半導体装置の、製造コストの低減，信頼性及び歩留まりを向上させることを目的とする。さらに、半導体装置の薄型化・小型化に適した半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の主な特徴は以下のとおりである。すなわち、本発明の半導体装置の製造方法は、第１の主面及び第２の主面を有する半導体基板の第１の主面上に接着層を介して第１の支持体を貼り付ける工程と、前記半導体基板を一部除去して、前記半導体基板の第２の主面から前記接着層を露出させる開口部を形成する工程と、前記開口部を形成した後に、前記接着層の溶解剤を通過させることができる第２の支持体を前記半導体基板の第２の主面上に貼り付ける工程と、前記第２の支持体及び前記開口部を介して前記接着層へと前記溶解剤を供給し、前記半導体基板から前記第１の支持体を剥離する工程とを有することを特徴とする。
【００１２】
また、本発明の半導体装置の製造方法は、前記第２の支持体に溶解剤供給孔が形成されていることを特徴とする。
【００１３】
また、本発明の支持テープは、半導体基板と、前記半導体基板の第１の主面に接着層を介して貼り付けられた支持体とを剥離する前に、前記半導体基板の第２の主面に貼り付け、前記支持体を剥離した後の個々の半導体チップを固定するための支持テープであって、その表面から裏面にかけて前記接着層の溶解剤が通過可能なことを特徴とする。
【００１４】
また、本発明の支持テープは、その表面から裏面にかけて貫通する溶解剤供給孔が設けられていることを特徴とする。
【発明の効果】
【００１５】
本発明の半導体装置の製造方法によれば、製造プロセス中における当該溶解剤供給経路の存在に起因するアウトガスの発生や腐食物質の浸入といった影響を防止することができるため信頼性の高い半導体装置を製造することができる。
【００１６】
また、本発明の支持テープによれば、半導体基板と支持体の間に形成された接着層に対して、支持テープ側から溶解剤を供給することができ、半導体基板から支持体を剥離させることができる。同時に、支持体を剥離した際に、既に分割された個々の半導体チップがバラバラにならないように固定することができる。
【発明を実施するための最良の形態】
【００１７】
次に、本発明の実施形態について図面を参照しながら説明する。図１〜図１３はそれぞれ製造工程順に示した断面図である。
【００１８】
まず、図１に示すように、その表面に不図示の電子デバイス（例えば、ＣＣＤや赤外線センサー等の受光素子や発光素子またはその他の半導体素子）が形成された半導体基板１を準備する。半導体基板１は、例えばその口径が８インチ（２００ｍｍ）サイズであって、３００μｍ〜７００μｍ程度の厚さになっている。そして、半導体基板１の表面に第１の絶縁膜２（例えば、熱酸化法やＣＶＤ法によって形成されたシリコン酸化膜やＢＰＳＧ膜）を例えば２μｍの膜厚に形成する。
【００１９】
次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）やアルミニウム合金や銅（Ｃｕ）等の金属層を形成し、その後不図示のレジスト層をマスクとして当該金属層をエッチングし、第１の絶縁膜２上にパッド電極３を例えば１μｍの膜厚に形成する。パッド電極３は半導体基板１上の電子デバイスやその周辺素子と電気的に接続されている。
【００２０】
次に、半導体基板１の表面にパッド電極３の一部上を被覆するパッシベーション膜４（例えば、ＣＶＤ法によって形成されたシリコン窒化膜）を形成する。なお、第１の絶縁膜２及びパッシベーション膜４は、個々の半導体チップの境界上には形成させなくてもよいが、後述するようにストッパ層として用いる観点から境界上に形成させていてもよい。
【００２１】
次に、パッド電極３を含む半導体基板１の表面上に、エポキシ樹脂，レジスト，アクリル等の接着層５を介して支持体６を貼り合わせる。
【００２２】
支持体６は、例えばフィルム状の保護テープでもよいが、ガラスや石英，セラミック，プラスチック，金属，樹脂等の剛性のある基板であることが、薄型化される半導体基板１を強固に支え、人手によらない搬送の自動化をする上で好ましい。
【００２３】
なお、支持体６に接着層５の溶解剤を供給するための経路（貫通孔や溝等）を加工形成する必要はない。従って、以後のプロセスにおいて当該経路の存在によって従来あったアウトガスの発生や腐食物質の浸入といった悪影響を防止できる。また、支持体６に対しての溶解剤供給経路の加工形成が不要であるため、支持体６にかかるコストを削減することができる。
【００２４】
支持体６は、半導体基板１を支持すると共にその素子表面を保護する機能を有するものである。なお、支持体６は、半導体基板１の口径と同サイズかあるいは若干（１ｍｍ〜４ｍｍ）程度大きいサイズのものを用いる。
【００２５】
次に、半導体基板１の裏面に対して裏面研削装置（グラインダーやエッチング装置）を用いてバックグラインドを行い、半導体基板１の厚さを所定の厚さ（例えば、５０μｍ程度）に研削する。
【００２６】
次に、図２に示すように、半導体基板１の裏面上に選択的にレジスト層７を形成する。レジスト層７は、半導体基板１の裏面のうちパッド電極３に対応する位置に開口部を有している。次に、このレジスト層７をマスクとして半導体基板１をエッチングする。このエッチングにより、パッド電極３に対応する位置の半導体基板１を当該裏面から表面に至って貫通するビアホール８が形成される。ビアホール８の底部では第１の絶縁膜２が露出される。さらに、レジスト層７をマスクとしてエッチングを行い、当該露出された第１の絶縁膜２を除去する。なお、この第１の絶縁膜２のエッチング工程は、この段階では行わずに他のエッチング工程と同時に行われてもよい。
【００２７】
なお、図示はしないが、ビアホール８は半導体基板１を当該裏面から表面に至って貫通していなくてもよく、半導体基板１の途中にその底部があってもよい。
【００２８】
次に、レジスト層７を除去した後、図３に示すようにビアホール８内を含む半導体基板１の裏面の全面に第２の絶縁膜９（例えば、ＣＶＤ法によって形成されたシリコン酸化膜やシリコン窒化膜）を形成する。
【００２９】
次に、図４に示すように第２の絶縁膜９上にレジスト層１０を形成する。次に、図５に示すようにレジスト層１０をマスクとしてビアホール８の底部の第２の絶縁膜９をエッチングして除去する。なお、第２の絶縁膜９が半導体基板１の裏面が一番厚く、ビアホール８内の側壁、底部に向かうにしたがって薄く形成される傾向を利用して、マスクなしで当該エッチングを行うこともできる。マスクなしでエッチングすることで製造プロセスの合理化を図ることができる。
【００３０】
次に、図６に示すように、ビアホール８を含む半導体基板１の裏面の第２の絶縁膜９上にバリア層１５を形成する。さらに、バリア層１５上にシード層１６を形成する。ここで、上記バリア層１５は例えばチタン（Ｔｉ）層、チタンナイトライド（ＴｉＮ）層、タンタルナイトライド（ＴａＮ）層等から成る。また、上記シード層１６は、後述する配線層１８をメッキ形成するための電極となるものであり、例えば銅（Ｃｕ）等の金属から成る。これらの層は、スパッタ法やＣＶＤ法、その他の成膜方法によって形成される。
【００３１】
次に、ビアホール８内を含むシード層１６上に、例えば電解メッキ法によって銅（Ｃｕ）から成る貫通電極１７及びこれと連続して接続された配線層１８を形成する。貫通電極１７及び配線層１８は、バリア層１５及びシード層１６を介してビアホール８の底部で露出するパッド電極３と電気的に接続される。
【００３２】
なお、貫通電極１７はビアホール８内に完全に充填されていなくてもよく、図１５に示すように不完全に充填されていてもよい。かかる構成によれば、貫通電極１７及び配線層１８の形成に必要な導電材料を節約するとともに、完全に充填された場合に比して貫通電極１７，配線層１８を短時間で形成することができるためスループットが上昇する利点がある。
【００３３】
次に、図７に示すように、半導体基板１の裏面の配線層１８上に配線パターン形成用のレジスト層１９を選択的に形成する。次に、レジスト層１９をマスクとして不要な部分の配線層１８及びシード層１６をエッチングして除去する。このエッチングにより、配線層１８が所定の配線パターンにパターニングされる。続いて、配線層１８をマスクとして半導体基板１の裏面に形成されたバリア層１５を選択的にエッチングして除去する。
【００３４】
なお、バリア層１５，シード層１６，貫通電極１７，配線層１８の形成は上記工程に限られない。例えば、半導体基板１の裏面上のうちバリア層１５や配線層１８を形成させない領域にレジスト層等を形成させ、その後このレジスト層等で被覆されていない領域にバリア層１５や配線層１８等を形成させることでそのパターニングをしてもよい。かかる工程ではレジスト層１９は不要である。
【００３５】
次に、図８に示すように、半導体基板１の裏面上に例えばソルダーレジストのような有機材料やシリコン窒化膜などの無機材料から成る保護層２０を形成する。保護層２０のうち、導電端子形成領域を開口させ、当該開口で露出する配線層１８上にニッケル及び金から成る電極接続層（不図示）を形成した後にハンダをスクリーン印刷し、このハンダを熱処理でリフローさせることでボール状の導電端子２１を形成する。なお、導電端子２１の形成方法は、ディスペンサを用いてハンダ等から成るボール状端子等を塗布するいわゆるディスペンサ法（塗布法）や電解メッキ法等で形成することもできる。
【００３６】
次に、図９に示すように半導体基板１を一部除去し接着層５を一部露出させる開口部２２を形成する。具体的には例えば、図９（ａ）に示すように所定のダイシングラインに沿ってダイシングブレードやレーザービーム等で開口部２２を形成する。
【００３７】
あるいは、図９（ｂ）に示すように半導体基板１の裏面上にレジスト層２３を形成させ、これをマスクとして保護層２０，第２の絶縁膜９，半導体基板１，第１の絶縁膜２，及びパッシベーション膜４を順にエッチングして除去することで開口部２２を形成する。
【００３８】
なお、エッチングによる場合は、ダイシングブレードを用いる場合に比して切断面が機械的応力を受けないのでダメージが少なく、切断面を滑らかに形成できる利点や、クラック及びチッピングを防止できる利点がある。そのため、機械的欠陥を防止し、信頼性及び歩留まりの高い半導体装置を製造する観点からはエッチングによって開口部２２を形成することが好ましい。
【００３９】
なお、レジスト層２３をマスクとして用いずに、保護層２０に所定の開口部を設け、これをマスクとして当該エッチングを行うこともできる。この場合当該エッチングを行った後レジスト層２３を除去するが、接着層５が露出されていると、レジスト層２３と接着層５の材料の関係によっては、レジスト層２３を除去する際に接着層５も同時に除去されてしまう。そこで、レジスト層２３を除去する際に接着層５が同時に除去されることを防止する観点から、レジスト層２３をマスクとしたエッチングの際に第１の絶縁膜２，パッシベーション膜４をエッチングせずに残す。そして、レジスト層２３を除去する際にこれらの膜（第１の絶縁膜２及びパッシベーション膜４）をストッパ層として用いることで接着層５を保護することもできる。そして、レジスト層２３を除去した後に例えばウェットエッチング等の方法で第１の絶縁膜２及びパッシベーション膜４を除去することで、接着層５を一部露出させることができる。
【００４０】
また、接着層５の露出方法はこれに限らない。例えば図１で支持体６を半導体基板１に貼り付ける前に、開口部２２の形成予定領域にダイシングブレードやエッチングで半導体基板１の表面側に開口部を予め設けておく（以下、便宜上第１の開口部２２aと称する）。そして、保護層２０や導電端子２１が形成された後に半導体基板１の裏面側からダイシングブレードやエッチングで半導体基板１を除去することで第２の開口部２２ｂを形成し、第１の開口部２２ａと連通させて図１０に示すような全体として一つの開口部２２を形成し、接着層５を一部露出させることもできる。図１０では第１の開口部２２ａが第２の開口部２２ｂの開口のサイズよりも大きいものを示しているが、その逆あるいは同サイズであっても構わない。
【００４１】
なお、接着層５を一部露出させた後に、別工程のダイシングで半導体チップの分割を行うこともできるが、２つの工程を同時に行うことが好ましい。つまり、開口部２２をダイシングラインＤＬに沿って形成させることで、接着層５を一部露出させる工程と、半導体チップの分割を同時に行うことができ、製造工程が簡略化されコストを低減できる。
【００４２】
次に、図１１及び図１２に示すように、複数の微細な孔（溶解剤供給孔２４）が設けられた支持テープ２５を、少なくとも半導体基板１の裏面側全体が被覆されるように貼り付ける。図１２は、支持テープ２５が不図示の接着層を介して貼り付いた状態の概略平面図である。
【００４３】
支持テープ２５は半導体基板１から支持体６を剥離した際に、既に分割された個々の半導体チップがバラバラにならないように固定する役割を有する。また、溶解剤供給孔２４は、支持テープ２５を貫通している。そのため支持テープ２５は、開口部２２を介して接着層５へ溶解剤の供給を支持テープ２５側から行うための役割も有する。
【００４４】
また、接着層５の溶解剤が支持テープ２５の内部を通過して開口部２２へ、さらには接着層５へと到達するのであれば溶解剤供給孔２４は明確な孔でなくてもよい。つまり、ここでの支持テープ２５は、接着層５の溶解剤が通過可能であり、支持体６の剥離後の個々の半導体チップを固定する機能を有するのであればその材質や構成は限定されないものである。
【００４５】
溶解剤供給孔２４は例えばその孔のサイズに対応した突起物を複数備えた穴あけ装置を用い、当該突起物を孔の開いていない支持テープ２５に機械的に押し当てることで形成することができる。
【００４６】
なお、個片化される個々の半導体チップのサイズによるが、一つの半導体チップに対する溶解剤供給孔２４の大きさは全体としてあるいは単体としてチップサイズの３分の１程度の大きさであること望ましい。従って、一つの溶解剤供給孔２４が一つのチップに対応するように形成されていてもよく、あるいは複数の溶解剤供給孔２４が一つのチップに対応するように形成されていてもよい。また、支持テープ２５は、基材として例えばポリイミド，ポリオレフィン等、接着層としては例えばアクリル系，シリコーン系等の材料で構成される。
【００４７】
次に、支持テープ２５の上部及び半導体基板１の側壁側から溶解剤２６（例えば、アルコールやアセトン）を注ぐ。具体的には例えば、溶解剤２６を満たした容器内に支持テープ２５を貼り付けた状態で漬す。このようにして、溶解剤２６は支持テープ２５を通過し、保護層２０と支持テープ２５との界面を伝わり、開口部２２を介して露出された接着層５に対して供給され、接着層５の接着力が徐々に低下する。
【００４８】
また、図１１及び図１２に示すように半導体基板１の側壁側からも溶解剤２６が接着層５に供給される。なお、半導体基板１の側壁側からの溶解剤２６が半導体基板１の中心付近に到達するまでには長い時間を要することから、半導体基板１の中心付近に溶解剤供給孔２４を比較的多く設けておくことが、支持体６の剥離工程に要する時間を短縮する上で好ましい。
【００４９】
そして、図１３に示すように、半導体基板１から支持体６を剥離する。このように接着層５に対して溶解剤２６を供給して支持体６を剥離させることで、支持体６の剥離の際の負荷を少なくし、半導体装置に機械的欠陥が生じるという問題を低減させることができる。なお、支持体６は回収して再利用することも可能である。
【００５０】
次に、個々の半導体チップを支持テープ２５からピックアップする。具体的には例えば、熱を加えることやＵＶ照射によって支持テープ２５を剥がすことができる。ここで、支持テープ２５は溶解剤供給孔２４が設けられているため、孔が全く設けらていないテープと比べると接着面積は小さくなる。そのため、支持テープ２５を剥がす際の半導体チップへの負荷が低減でき、半導体チップの機械的欠陥が防止される。
【００５１】
以上の工程によって、半導体基板１の表面に形成されたパッド電極３からその裏面に設けられた導電端子２１に至るまでの配線がなされたチップサイズパッケージ型の半導体装置が完成する。この半導体装置を電子機器に組み込む際には、導電端子２１を回路基板上の配線パターンに実装することで外部回路と電気的に接続される。
【００５２】
また、以上の工程によって製造された半導体装置を他の半導体装置と積層させる用途で用いる場合には、その後半導体基板１の裏面に形成された電子デバイス等の素子を保護テープ等で保護しながら、パッド電極３上にニッケル（Ｎｉ）及び金（Ａｕ）等から成る電極接続層３０を形成する。
【００５３】
そして、図１４に示すように電極接続層３０を介して一方の半導体装置のパッド電極３と他の半導体装置の導電端子２１を接続させる。電極接続層３０が必要なのは、アルミニウム等から成るパッド電極３がハンダ等から成る導電端子２１と接合しにくいという理由や、積層の際に導電端子２１の材料が対向するパッド電極３側に流入することを防止するという理由による。なお、図１４においては半導体基板１の裏面に配線層１８が延在されていない構成を示している。
【００５４】
このように、完成した半導体装置を積層用として用いる場合には、完成後に積層に必要な電極接続層３０を形成させることが一般的である。しかしながら、半導体基板１は既に薄型化されているため、ハンドリング等の搬送の際に機械的欠陥が生じる可能性が高いという問題がある。また、半導体基板１表面のパッド電極３に対してのみの加工であるため、当該加工の際に他の表面を保護する必要がある。そのため製造工程が複雑化し、製造コストが増大する。
【００５５】
そこで、積層用の半導体装置を製造する場合には、支持体６を半導体基板１に貼り付ける前であって、半導体基板１を薄型化する前に電極接続層３０をパッド電極３上に加工形成しておくことが好ましい。半導体基板１の裏面に配線層１８や導電端子２１等が形成される前の加工であるため、裏面の特別な保護が不要となり、製造工程が簡略化される。また、半導体装置の完成と同時に積層が可能な状態となるため作業性、効率がよい。さらにまた、パッド電極３に至る貫通電極１７の形成に際して、電極接続層３０はパッド電極３を半導体基板１の表面側から補強部材としても機能しているため、貫通電極１７の形成時にパッド電極３の抜けや破れ，撓み等の問題を防止できるという利点もある。
【００５６】
具体的には例えば、パッド電極３上にニッケル（Ｎｉ）層と金（Ａｕ）層を順次スパッタリングし、その後レジスト層を除去するというリフトオフ法や、メッキ法によって電極接続層３０を形成することができる。なお、電極接続層３０の材質は、導電端子２１の材質に応じて適宜変更することができる。従って、ニッケル層と金層以外にチタン（Ｔｉ）層，タングステン（Ｗ）層，銅（Ｃｕ）層，スズ（Ｓｎ）層，バナジウム（Ｖ）層，ニッケルバナジウム（ＮｉＶ）層，モリブテン（Ｍｏ）層，タンタル（Ｔａ）層等で構成されていてもよく、パッド電極３と導電端子２１の電気的な接続を介在し、パッド電極３を保護する機能を有するのであればその材質は特に限定されず、それらの単層あるいは積層であってもよい。積層構造の例としては、ニッケル層／金層，チタン層／ニッケル層／銅層，チタン層／ニッケル層／金層，チタン層／ニッケルバナジウム層／銅層等である。
【００５７】
なお、以上の実施形態では、ボール状の導電端子２１を有するＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置について説明したが、本発明はボール状の導電端子を有さないＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型やその他のＣＳＰ型，フリップチップ型の半導体装置に適用するものであっても構わない。
【００５８】
また、以上の実施形態ではいわゆる貫通電極型の半導体装置について説明したが、本発明は上記実施形態に限定されることはなくその要旨を逸脱しない範囲で変更が可能であることは言うまでも無い。
【００５９】
例えば、上記実施形態では半導体基板１の表面側（素子面側）に支持体が貼り付けられていたが、図１６に示すように他方の面側（非素子面側）に支持体６を貼り付けることで所望の半導体装置を製造することも可能である。この半導体装置は、半導体基板１の表面側（素子面側）にパッド電極３，配線層１８，導電端子２１等が形成されている。この半導体装置を電子機器に組み込む際には、導電端子２１を回路基板上の配線パターンに実装することで外部回路と電気的に接続される。また、支持体６を剥離除去した後に、半導体基板１の裏面上であって、貫通電極１７に対応する位置の絶縁膜３１（例えば、ＣＶＤ法により形成されたシリコン酸化膜）を開口させ、当該開口に他の半導体装置の導電端子を接続させ、半導体装置の積層を図ることも可能である。図１６では、既に説明した構成と同様の構成については同一記号を付しており、その説明については省略する。このように、支持体は半導体基板のいずれの面に貼り付けても構わない。本発明は、支持体を用いた半導体装置の製造方法に広く適用できるものである。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図９】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１０】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１１】本発明の実施形態に係る半導体装置の製造方法及び支持テープを説明する断面図である。
【図１２】本発明の実施形態に係る半導体装置の製造方法及び支持テープを説明する平面図である。
【図１３】本発明の実施形態に係る半導体装置の製造方法及び支持テープを説明する断面図である。
【図１４】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１５】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１６】本発明の他の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１７】従来の半導体装置の製造方法を説明する断面図である。
【図１８】従来の半導体装置の製造方法を説明する断面図である。
【符号の説明】
【００６１】
１  半導体基板    ２  第１の絶縁膜    ３  パッド電極    
４  パッシベーション膜    ５  接着層    ６  支持体    ７  レジスト層
８  ビアホール    ９  第2の絶縁膜    １０  レジスト層    １５  バリア層
１６  シード層    １７  貫通電極    １８  配線層    １９  レジスト層    
２０  保護層    ２１  導電端子    ２２  開口部    ２２ａ  第１の開口部
２２ｂ  第２の開口部    ２３  レジスト層    ２４  溶解剤供給孔
２５  支持テープ    ２６  溶解剤    ３０  電極接続層    ３１  絶縁膜
１００  半導体基板    １０１  パッド電極    １０２  第１の絶縁膜
１０３  パッシベーション膜    １０４  ガラス基板    １０５  接着層
１０６  貫通孔    １０７  ビアホール    １０８  第２の絶縁膜
１０９  バリア層    １１０  シード層    １１１  貫通電極    １１２  配線層
１１３  保護層    １１４  導電端子    ＤＬ  ダイシングライン
【図１】
0004619308.tif 000002
【図２】
0004619308.tif 000003
【図３】
0004619308.tif 000004
【図４】
0004619308.tif 000005
【図５】
0004619308.tif 000006
【図６】
0004619308.tif 000007
【図７】
0004619308.tif 000008
【図８】
0004619308.tif 000009
【図９】
0004619308.tif 000010
【図１０】
0004619308.tif 000011
【図１１】
0004619308.tif 000012
【図１２】
0004619308.tif 000013
【図１３】
0004619308.tif 000014
【図１４】
0004619308.tif 000015
【図１５】
0004619308.tif 000016
【図１６】
0004619308.tif 000017
【図１７】
0004619308.tif 000018
【図１８】
0004619308.tif 000019