(57)【特許請求の範囲】
【請求項１】
少なくとも１以上の他の装置を、ネットワークを介して接続可能な情報処理装置において、
前記情報処理装置の起動時に、前記ネットワーク上の前記他の装置に搭載されたデータを記憶可能な記憶デバイスの空き容量を、前記ネットワークを介して検索する空き容量検索手段と、
この空き容量検索手段により検索された前記記憶デバイスを備えた所望の前記他の装置に対し、前記ネットワークを介して前記記憶デバイスの利用要求を発行する利用要求発行手段と、
前記記憶デバイスの利用要求の発行先である前記他の装置から、前記ネットワークを介して当該他の装置の前記記憶デバイスの空き領域の利用権を受領する空き領域利用権受領手段と、
前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用して情報処理を実行する情報処理手段と、
を備えることを特徴とする情報処理装置。
【請求項２】
前記記憶デバイスの空き領域の前記利用権の提供の中断の通知を受信した場合、実行中の処理の中断が可能となった時点で処理を一時停止し、中断を受け付けたことを前記利用権の中断を発行した前記他の装置に対して送信する処理中断手段を備える、
ことを特徴とする請求項１記載の情報処理装置。
【請求項３】
装置内部のバスはPCI  Express規格であって、前記ネットワークはAdvanced  Switch規格の高速シリアル伝送路と通信網からなるpeer  to  peer接続のネットワークであり、
PCI  Expressプロトコルのパケットを取り込んだＡＳ（Advanced  Switch）パケットを前記ネットワークに出力し、前記ネットワークから受け取ったＡＳパケットをPCI  Expressプロトコルのパケットに変換するブリッジ手段を備える、
ことを特徴とする請求項１または２記載の情報処理装置。
【請求項４】
前記空き容量検索手段は、前記情報処理装置の起動時に、検索要求の情報を含んだPCI  Express規格のメッセージパケットを、ブロードキャスト通信によって前記他の装置に対して送信する、
ことを特徴とする請求項３記載の情報処理装置。
【請求項５】
前記利用要求発行手段は、利用要求を所望の前記他の装置のみを宛先としたメッセージパケットまたはメモリライトによる割り込みパケットにより送信する、
ことを特徴とする請求項３記載の情報処理装置。
【請求項６】
前記割り込みパケットには、利用したい前記記憶デバイスおよび使用容量を含む、
ことを特徴とする請求項５記載の情報処理装置。
【請求項７】
前記情報処理手段は、印刷処理の際のジャムバックアップ領域用に、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項１記載の情報処理装置。
【請求項８】
前記情報処理手段は、集約印刷処理の際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項１記載の情報処理装置。
【請求項９】
前記情報処理手段は、電子ソート処理を行う際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項１記載の情報処理装置。
【請求項１０】
前記情報処理手段は、複数の画像データの合成処理を行う際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項１記載の情報処理装置。
【請求項１１】
ネットワークを介して接続可能な情報処理装置間における記憶デバイス共有方法であって、
前記情報処理装置の起動時に、前記ネットワーク上の前記他の装置に搭載されたデータを記憶可能な記憶デバイスの空き容量を、前記ネットワークを介して検索する空き容量検索工程と、
この空き容量検索工程により検索された前記記憶デバイスを備えた所望の前記他の装置に対し、前記ネットワークを介して前記記憶デバイスの利用要求を発行する利用要求発行工程と、
この利用要求発行工程により利用要求を受け付け、要求元に対して利用可能な前記記憶デバイスの利用権を通知する利用権通知工程と、
前記記憶デバイスの利用要求の発行先である前記他の装置から、前記ネットワークを介して当該他の装置の前記記憶デバイスの空き領域の利用権を受領する空き領域利用権受領工程と、
前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用して情報処理を実行する情報処理工程と、
を含むことを特徴とする記憶デバイス共有方法。
【請求項１２】
前記記憶デバイスの空き領域の利用権を提供している前記他の装置が、前記利用権の提供を中断することを通知する利用権提供中断工程と、
前記記憶デバイスの空き領域の前記利用権の提供の中断の通知を受信した場合、実行中の処理の中断が可能となった時点で処理を一時停止し、中断を受け付けたことを前記利用権の中断を発行した前記他の装置に対して送信する処理中断工程と、
を含むことを特徴とする請求項１１記載の記憶デバイス共有方法。
【請求項１３】
装置内部のバスはPCI  Express規格であって、前記ネットワークはAdvanced  Switch規格の高速シリアル伝送路と通信網からなるpeer  to  peer接続のネットワークであり、
PCI  Expressプロトコルのパケットを取り込んだＡＳ（Advanced  Switch）パケットを前記ネットワークに出力し、前記ネットワークから受け取ったＡＳパケットをPCI  Expressプロトコルのパケットに変換する工程を含む、
ことを特徴とする請求項１１または１２記載の記憶デバイス共有方法。
【請求項１４】
前記空き容量検索工程は、前記情報処理装置の起動時に、検索要求の情報を含んだPCI  Express規格のメッセージパケットを、ブロードキャスト通信によって前記他の装置に対して送信する、
ことを特徴とする請求項１３記載の記憶デバイス共有方法。
【請求項１５】
前記利用要求発行工程は、利用要求を所望の前記他の装置のみを宛先としたメッセージパケットまたはメモリライトによる割り込みパケットにより送信する、
ことを特徴とする請求項１３記載の記憶デバイス共有方法。
【請求項１６】
前記割り込みパケットには、利用したい前記記憶デバイスおよび使用容量を含む、
ことを特徴とする請求項１５記載の記憶デバイス共有方法。
【請求項１７】
前記情報処理工程は、印刷処理の際のジャムバックアップ領域用に、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項１１記載の記憶デバイス共有方法。
【請求項１８】
前記情報処理工程は、集約印刷処理の際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項１１記載の記憶デバイス共有方法。
【請求項１９】
前記情報処理工程は、電子ソート処理を行う際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項１１記載の記憶デバイス共有方法。
【請求項２０】
前記情報処理工程は、複数の画像データの合成処理を行う際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する、
ことを特徴とする請求項１１記載の記憶デバイス共有方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１以上の他の装置を、ネットワークを介して接続可能な情報処理装置および記憶デバイス共有方法に関する。
【背景技術】
【０００２】
一般に、画像データその他のデータを扱うデジタル複写機、複合機（ＭＦＰ）等の情報処理装置では、図２８に示すように、デバイス間のインタフェースにＰＣＩバスが使用されている。しかし、パラレル方式のＰＣＩバスでは、レーシングやスキューなどの問題があり、高速・高画質の画像形成装置に使用するには、転送レートが低い段階にきており、最近では、ＰＣＩバスのようなパラレル方式のインタフェースに代えて、IEEE1394やUSB等の高速シリアルインタフェースの使用が検討されている。例えば、特許文献１によれば、内部インタフェースとして、IEEE1394やUSB等の高速シリアルインタフェースを使用することが提案されている。
【０００３】
また、他の高速シリアルインタフェースとして、ＰＣＩバス方式の後継規格に当るPCI Express（登録商標）なるインタフェースも提案され、実用化の段階にきている（例えば、非特許文献１参照）。このPCI Expressシステムは、概略的には、例えば非特許文献１中の図１等に示されるようなルートコンプレックス−スイッチ（任意階層）−デバイス等のツリー構造（木構造）によるデータ通信網として構成されている。
【０００４】
ところで、スキャナ、プロッタ、コントローラなどにより構成される複合機（ＭＦＰ）等の情報処理装置は、大量の画像データを一時的に記憶するためにメモリ、ＨＤＤ（Hard Disk Drive）等の記憶デバイスを備えており、例えばプロッタで印刷処理を行う際のジャムリカバリ用のバックアップデータを保存したり、集約印刷や電子ソートや画像合成処理した結果を印刷する際に複数ページ分の画像データを保存したりする用途に使用されている。
【０００５】
このような記憶デバイスにおいては、一時記憶できる画像データのサイズが大きいほど、多くのページの画像データを一度に処理できる。そのため、記憶デバイスの容量を増やすことにより、集約印刷などの性能を大きく向上させることができる。すなわち、高い処理性能が必要な情報処理装置では、ＨＤＤやメモリを増設することによって性能を向上させている。
【０００６】
【特許文献１】特開２００１−０１６３８２号公報
【非特許文献１】“PCI Express 規格の概要”Interface誌、July’2003 里見尚志
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述したようにメモリやＨＤＤなどの記憶デバイスの容量を増やすことによって印刷性能を向上させることができるが、記憶デバイスの容量を増やした場合には、情報処理装置のコストアップを招くという問題がある。また、一台の情報処理装置に増設できるメモリ容量は、増設スロットや筐体の空きスペースなどの制約により上限があり、性能向上にも限界がある。
【０００８】
本発明は、上記に鑑みてなされたものであって、一台あたりの記憶デバイス容量を増やすことなく、装置に搭載されている記憶デバイスの容量を超えた領域を必要とする処理を実行することができるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、請求項１にかかる発明は、少なくとも１以上の他の装置を、ネットワークを介して接続可能な情報処理装置において、前記情報処理装置の起動時に、前記ネットワーク上の前記他の装置に搭載されたデータを記憶可能な記憶デバイスの空き容量を、前記ネットワークを介して検索する空き容量検索手段と、この空き容量検索手段により検索された前記記憶デバイスを備えた所望の前記他の装置に対し、前記ネットワークを介して前記記憶デバイスの利用要求を発行する利用要求発行手段と、前記記憶デバイスの利用要求の発行先である前記他の装置から、前記ネットワークを介して当該他の装置の前記記憶デバイスの空き領域の利用権を受領する空き領域利用権受領手段と、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用して情報処理を実行する情報処理手段と、を備える。
【００１０】
また、請求項２にかかる発明は、請求項１記載の情報処理装置において、前記記憶デバイスの空き領域の前記利用権の提供の中断の通知を受信した場合、実行中の処理の中断が可能となった時点で処理を一時停止し、中断を受け付けたことを前記利用権の中断を発行した前記他の装置に対して送信する処理中断手段を備える。
【００１１】
また、請求項３にかかる発明は、請求項１または２記載の情報処理装置において、装置内部のバスはPCI Express規格であって、前記ネットワークはAdvanced Switch規格の高速シリアル伝送路と通信網からなるpeer to peer接続のネットワークであり、PCI Expressプロトコルのパケットを取り込んだＡＳ（Advanced Switch）パケットを前記ネットワークに出力し、前記ネットワークから受け取ったＡＳパケットをPCI Expressプロトコルのパケットに変換するブリッジ手段を備える。
【００１２】
また、請求項４にかかる発明は請求項３記載の情報処理装置において、前記情報処理装置の起動時に、前記空き容量検索手段は、検索要求の情報を含んだPCI  Express規格のメッセージパケットを、ブロードキャスト通信によって前記他の装置に対して送信する。
【００１３】
また、請求項５にかかる発明は、請求項３記載の情報処理装置において、前記利用要求発行手段は、利用要求を所望の前記他の装置のみを宛先としたメッセージパケットまたはメモリライトによる割り込みパケットにより送信する。
【００１４】
また、請求項６にかかる発明は、請求項５記載の情報処理装置において、前記割り込みパケットには、利用したい前記記憶デバイスおよび使用容量を含む。
【００１５】
また、請求項７にかかる発明は、請求項１記載の情報処理装置において、前記情報処理手段は、印刷処理の際のジャムバックアップ領域用に、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する。
【００１６】
また、請求項８にかかる発明は、請求項１記載の情報処理装置において、前記情報処理手段は、集約印刷処理の際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する。
【００１７】
また、請求項９にかかる発明は、請求項１記載の情報処理装置において、前記情報処理手段は、電子ソート処理を行う際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する。
【００１８】
また、請求項１０にかかる発明は、請求項１記載の情報処理装置において、前記情報処理手段は、複数の画像データの合成処理を行う際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する。
【００１９】
また、請求項１１にかかる発明は、ネットワークを介して接続可能な情報処理装置間における記憶デバイス共有方法であって、前記情報処理装置の起動時に、前記ネットワーク上の前記他の装置に搭載されたデータを記憶可能な記憶デバイスの空き容量を、前記ネットワークを介して検索する空き容量検索工程と、この空き容量検索工程により検索された前記記憶デバイスを備えた所望の前記他の装置に対し、前記ネットワークを介して前記記憶デバイスの利用要求を発行する利用要求発行工程と、この利用要求発行工程により利用要求を受け付け、要求元に対して利用可能な前記記憶デバイスの利用権を通知する利用権通知工程と、前記記憶デバイスの利用要求の発行先である前記他の装置から、前記ネットワークを介して当該他の装置の前記記憶デバイスの空き領域の利用権を受領する空き領域利用権受領工程と、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用して情報処理を実行する情報処理工程と、を含む。
【００２０】
また、請求項１２にかかる発明は、請求項１１記載の記憶デバイス共有方法において、前記記憶デバイスの空き領域の利用権を提供している前記他の装置が、前記利用権の提供を中断することを通知する利用権提供中断工程と、前記記憶デバイスの空き領域の前記利用権の提供の中断の通知を受信した場合、実行中の処理の中断が可能となった時点で処理を一時停止し、中断を受け付けたことを前記利用権の中断を発行した前記他の装置に対して送信する処理中断工程と、を含む。
【００２１】
また、請求項１３にかかる発明は、請求項１１または１２記載の記憶デバイス共有方法において、装置内部のバスはPCI Express規格であって、前記ネットワークはAdvanced Switch規格の高速シリアル伝送路と通信網からなるpeer to peer接続のネットワークであり、PCI Expressプロトコルのパケットを取り込んだＡＳ（Advanced Switch）パケットを前記ネットワークに出力し、前記ネットワークから受け取ったＡＳパケットをPCI Expressプロトコルのパケットに変換する工程を含む。
【００２２】
また、請求項１４にかかる発明は、請求項１３記載の記憶デバイス共有方法において、前記空き容量検索工程は、前記情報処理装置の起動時に、検索要求の情報を含んだPCI  Express規格のメッセージパケットを、ブロードキャスト通信によって前記他の装置に対して送信する。
【００２３】
また、請求項１５にかかる発明は、請求項１３記載の記憶デバイス共有方法において、前記利用要求発行工程は、利用要求を所望の前記他の装置のみを宛先としたメッセージパケットまたはメモリライトによる割り込みパケットにより送信する。
【００２４】
また、請求項１６にかかる発明は、請求項１５記載の記憶デバイス共有方法において、前記割り込みパケットには、利用したい前記記憶デバイスおよび使用容量を含む。
【００２５】
また、請求項１７にかかる発明は、請求項１１記載の記憶デバイス共有方法において、前記情報処理工程は、印刷処理の際のジャムバックアップ領域用に、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する。
【００２６】
また、請求項１８にかかる発明は、請求項１１記載の記憶デバイス共有方法において、前記情報処理工程は、集約印刷処理の際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する。
【００２７】
また、請求項１９にかかる発明は、請求項１１記載の記憶デバイス共有方法において、前記情報処理工程は、電子ソート処理を行う際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する。
【００２８】
また、請求項２０にかかる発明は、請求項１１記載の記憶デバイス共有方法において、前記情報処理工程は、複数の画像データの合成処理を行う際の画像展開領域として、前記利用権を受領した前記他の装置の前記記憶デバイスの空き領域を使用する。
【発明の効果】
【００２９】
請求項１にかかる発明によれば、ネットワークを介して他の装置の記憶デバイスの空き領域を利用することにより、一台あたりの記憶デバイス容量を増やすことなく、当該装置に搭載されている記憶デバイスの容量を超えた領域を必要とする処理を実行することができる。また、一度に処理することができるデータサイズを増やすことができるので、処理の高速化を図ることができるという効果を奏する。また、記憶デバイスの容量が大きくない複数の情報処理装置を使って、記憶デバイスが増設された情報処理装置と同等の性能を出すことができる。さらに、個々の情報処理装置の記憶デバイスを増設する必要がなくなるため、低コスト化を図ることができるという効果を奏する。
【００３０】
また、請求項２にかかる発明によれば、記憶デバイスの空き領域の利用権を提供している他の装置において提供中の記憶デバイスの空き領域を利用することができるという効果を奏する。
【００３１】
また、請求項３にかかる発明によれば、より高度なプロトコルサービスの高速化を図ることができるという効果を奏する。
【００３２】
また、請求項４にかかる発明によれば、検索要求をネットワーク上の全ての装置に対して同報することができるという効果を奏する。
【００３３】
また、請求項５にかかる発明によれば、利用要求をネットワーク上の所望の他の装置に対して確実に送信することができるという効果を奏する。
【００３４】
また、請求項６にかかる発明によれば、ネットワークを介して他の装置の記憶デバイスの空き領域を確実に利用することができるという効果を奏する。
【００３５】
また、請求項７にかかる発明によれば、印刷処理の際のジャムバックアップ領域用に個々の情報処理装置の記憶デバイスを増設する必要がなくなるため、低コスト化を図ることができるという効果を奏する。
【００３６】
また、請求項８にかかる発明によれば、集約印刷処理の際の画像展開領域として個々の情報処理装置の記憶デバイスを増設する必要がなくなるため、低コスト化を図ることができるという効果を奏する。
【００３７】
また、請求項９にかかる発明によれば、電子ソート処理を行う際の画像展開領域として個々の情報処理装置の記憶デバイスを増設する必要がなくなるため、低コスト化を図ることができるという効果を奏する。
【００３８】
また、請求項１０にかかる発明によれば、複数の画像データの合成処理を行う際の画像展開領域として個々の情報処理装置の記憶デバイスを増設する必要がなくなるため、低コスト化を図ることができるという効果を奏する。
【００３９】
また、請求項１１にかかる発明によれば、ネットワークを介して他の装置の記憶デバイスの空き領域を利用することにより、一台あたりの記憶デバイス容量を増やすことなく、当該装置に搭載されている記憶デバイスの容量を超えた領域を必要とする処理を実行することができる。また、一度に処理することができるデータサイズを増やすことができるので、処理の高速化を図ることができるという効果を奏する。また、記憶デバイスの容量が大きくない複数の情報処理装置を使って、記憶デバイスが増設された情報処理装置と同等の性能を出すことができる。さらに、個々の情報処理装置の記憶デバイスを増設する必要がなくなるため、低コスト化を図ることができるという効果を奏する。
【００４０】
また、請求項１２にかかる発明によれば、記憶デバイスの空き領域の利用権を提供している他の装置において提供中の記憶デバイスの空き領域を利用することができるという効果を奏する。
【００４１】
また、請求項１３にかかる発明によれば、より高度なプロトコルサービスの高速化を図ることができるという効果を奏する。
【００４２】
また、請求項１４にかかる発明によれば、検索要求をネットワーク上の全ての装置に対して同報することができるという効果を奏する。
【００４３】
また、請求項１５にかかる発明によれば、利用要求をネットワーク上の所望の他の装置に対して確実に送信することができるという効果を奏する。
【００４４】
また、請求項１６にかかる発明によれば、ネットワークを介して他の装置の記憶デバイスの空き領域を確実に利用することができるという効果を奏する。
【００４５】
また、請求項１７にかかる発明によれば、印刷処理の際のジャムバックアップ領域用に個々の情報処理装置の記憶デバイスを増設する必要がなくなるため、低コスト化を図ることができるという効果を奏する。
【００４６】
また、請求項１８にかかる発明によれば、集約印刷処理の際の画像展開領域として個々の情報処理装置の記憶デバイスを増設する必要がなくなるため、低コスト化を図ることができるという効果を奏する。
【００４７】
また、請求項１９にかかる発明によれば、電子ソート処理を行う際の画像展開領域として個々の情報処理装置の記憶デバイスを増設する必要がなくなるため、低コスト化を図ることができるという効果を奏する。
【００４８】
また、請求項２０にかかる発明によれば、複数の画像データの合成処理を行う際の画像展開領域として個々の情報処理装置の記憶デバイスを増設する必要がなくなるため、低コスト化を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００４９】
以下に添付図面を参照して、この発明にかかる情報処理装置および記憶デバイス共有方法の最良な実施の形態を詳細に説明する。
【００５０】
本発明を実施するための最良の形態について図面を参照して説明する。以下では、PCI Expressの詳細について、［PCI Express規格の概要］〜［PCI Express のアーキテクチャの詳細］の欄で説明し、PCI Expressの技術を活用したAdvanced Switchについて、[Advanced Switchとは]〜[Advanced Switch技術の特徴]の欄で説明し、本実施の形態の情報処理装置について、［情報処理装置の構成］〜［システム動作例］の欄で説明する。
【００５１】
［PCI Express規格の概要］
まず、本実施の形態は高速シリアルバスの一つであるPCI Express（登録商標）を利用するものであり、本実施の形態の前提として当該PCI Express規格の概要について、非特許文献１の一部抜粋により説明する。ここに、高速シリアルバスとは、１本の伝送路を用いてシリアル（直列）伝送により高速（１００Ｍｂｐｓ程度以上）にデータをやり取りすることができるインタフェースを意味する。
【００５２】
PCI Expressは、PCIの後継規格としてコンピュータ全般に通用する標準拡張バスとして規格化されたバスであり、概略的には、低電圧差動信号伝送、ポイントツーポイントで送受信独立の通信チャネル、パケット化されたスプリットトランザクション、リンク構成の違いによる高いスケーラビリティなどの特徴を持つ。
【００５３】
図１に既存のPCIシステム、図２にPCI Expressシステムの各々の構成例を示す。既存のPCIシステムにあっては、ＣＰＵ１００やＡＧＰグラフィックス１０１やメモリ１０２が接続されたホストブリッジ１０３に対して、PCI-X（PCIの上位互換規格）デバイス１０４ａ，１０４ｂがPCI-Xブリッジ１０５ａを介して接続されたり、PCIデバイス１０４ｃ，１０４ｄが接続されたPCIブリッジ１０５ｂやPCIバススロット１０６が接続されたPCIブリッジ１０７がPCIブリッジ１０５ｃを介して接続されたりしたツリー構造（木構造）とされている。
【００５４】
これに対して、PCI Expressシステムにあっては、ＣＰＵ１１０やメモリ１１１が接続されたルートコンプレックス１１２に対して、PCI Expressグラフィックス１１３がPCI Express１１４ａにより接続され、また、エンドポイント１１５ａやレガシーエンドポイント１１６ａがPCI Express１１４ｂにより接続されたスイッチ１１７ａがPCI Express１１４ｃにより接続され、さらには、エンドポイント１１５ｂやレガシーエンドポイント１１６ｂがPCI Express１１４ｄにより接続されたスイッチ１１７ｂやPCIバススロット１１８が接続されたPCIブリッジ１１９がPCI Express１１４ｅにより接続されたスイッチ１１７ｃがPCI Express１１４ｆにより接続されたツリー構造（木構造）とされている。
【００５５】
実際に想定されるPCI Expressプラットホーム例を図３に示す。図示例は、デスクトップ／モバイルへの適用例を示し、ＣＰＵ１２１がＣＰＵホストバス１２２により接続され、メモリ１２３が接続されたメモリハブ１２４（ルートコンプレックスに相当する）に対して、例えば、グラフィックス１２５がｘ１６のPCI Express１２６ａにより接続され、また、変換機能を有するＩ／Ｏハブ１２７がPCI Express１２６ｂにより接続されている。このＩ／Ｏハブ１２７には、例えば、Serial ATA１２８によりストレージ１２９が接続され、LPC１３０によりローカルＩ／Ｏ１３１が接続され、USB 2.0１３２やPCIバススロット１３３が接続されている。さらには、Ｉ／Ｏハブ１２７には、PCI Express１２６ｃによりスイッチ１３４が接続され、このスイッチ１３４には、各々、PCI Express１２６ｄ，１２６ｅ，１２６ｆによりモバイルドック１３５、ギガビットイーサネット１３６（イーサネットは登録商標）、アドインカード１３７が接続されている。
【００５６】
即ち、PCI Expressシステムでは、従来のPCI，PCI-X，AGPといったバスがPCI Expressで置き換わり、既存のPCI／PCI-Xデバイスを接続するためにブリッジが使用される。チップセット間の接続もPCI Express接続となり、IEEE1394，Serial ATA，USB 2.0などの既存のバスはＩ／ＯハブによりPCI Expressに接続される。
【００５７】
［PCI Expressの構成要素］
Ａ．ポート（Port）／レーン（Lane）／リンク（Link）
図４に物理層の構造を示す。ポートは、物理的には同一半導体内にあり、リンクを形成するトランスミッタ／レシーバの集合で、論理的にはコンポーネント・リンク間を１対１で接続（ポイント・ツー・ポイント）するインタフェースを意味する。転送レートは、例えば片方向２．５Ｇｂｐｓとされている。レーンは、例えば０．８Ｖの差動信号ペアのセットで、送信側の信号ペア（２本）、受信側の信号ペア（２本）からなる。リンクは、２つのポートとその間を結ぶレーンの集まりであり、コンポーネント間のデュアルシンプレックス通信バスである。「ｘＮリンク」はＮ本のレーンから構成され、現在の規格では、Ｎ＝１，２，４，８，１６，３２が定義されている。図示例は、ｘ４リンク例である。例えば、図５に示すように、デバイスＡ，Ｂ間を結ぶこのレーン幅Ｎを可変することにより、スケーラブルなバンド幅を構成することが可能となる。
【００５８】
Ｂ．ルートコンプレックス（Root Complex）
ルートコンプレックス１１２は、Ｉ／Ｏ構造の最上位に位置し、ＣＰＵやメモリサブシステムをＩ／Ｏに接続する。ブロック図などでは、図３に示すように、「メモリハブ」と記述されることが多い。ルートコンプレックス１１２（又は、１２４）は、１つ以上のPCI Expressポート（ルートポート）（図２中では、ルートコンプレックス１１２中の四角で示す）を持ち、各々のポートは独立したＩ／Ｏ階層ドメインを形成する。Ｉ／Ｏ階層ドメインは、単純なエンドポイントである場合（例えば、図２中のエンドポイント１１５ａ側の例）や、多数のスイッチやエンドポイントから形成される場合（例えば、図２中のエンドポイント１１５ｂやスイッチ１１７ｂ，１１５ｃ側の例）がある。
【００５９】
Ｃ．エンドポイント（End Point）
エンドポイント１１５は、タイプ００ｈのコンフィグレーション空間ヘッダを持つデバイス（具体的には、ブリッジ以外のデバイス）で、レガシーエンドポイントとPCI Expressエンドポイントとに分けられる。両者の大きな違いは、PCI ExpressエンドポイントはＢＡＲ（ベースアドレスレジスタ）でＩ／Ｏリソースを要求せず、このためＩ／Ｏリクエストを要求しない。また、PCI Expressエンドポイントは、ロックリクエストもサポートしていない。
【００６０】
Ｄ．スイッチ（Switch）
スイッチ１１７（又は、１３４）は、２つ以上のポートを結合し、ポート間でのパケットルーティングを行う。コンフィグレーションソフトウェアからは、当該スイッチは、図６に示すように、仮想PCI-PCIブリッジ１４１の集合体として認識される。図中、両矢印はPCI Expressリンク１１４（又は、１２６）を示し、１４２ａ〜１４２ｄはポートを示す。このうち、ポート１４２ａはルートコンプレックスに近い方のアップストリームポートであり、ポート１４２ｂ〜１４２ｄはルートコンプレックスから遠い方のダウンストリームポートである。
【００６１】
Ｅ．PCI Express１１４ｅ−PCIブリッジ１１９
PCI ExpressからPCI／PCI-Xへの接続を提供する。これにより、既存のPCI／PCI-XデバイスをPCI Expressシステム上で使用することができる。
【００６２】
［階層アーキテクチャ］
従来のＰＣＩのアーキテクチャは、図７−１に示すように、プロトコルとシグナリングが密接に関連する構造であり階層という考え方はなかったが、PCI Expressでは、図７−２に示すように、一般的な通信プロトコルやInfiniBandのように、独立した階層構造とされ、各層に分けて仕様が定義されている。即ち、最上位のソフトウェア１５１、最下位の機構（メカニカル）部１５２間に、トランザクション層１５３、データリンク層１５４、物理層１５５を持つ構造とされている。これにより、各層のモジュール性が確保され、スケーラビリティを持たせることやモジュールの再利用が可能となる。例えば、新たな信号コーディング方式や伝送媒体を採用する場合、物理層を変更するだけでデータリンク層やトランザクション層は変更せずに対応できる。
【００６３】
PCI Expressのアーキテクチャの中心となるのは、トランザクション層１５３、データリンク層１５４、物理層１５５であり、各々図８を参照して説明する以下のような役割を持つ。
【００６４】
Ａ．トランザクション層１５３
トランザクション層１５３は、最上位に位置し、トランザクションレイヤパケット（ＴＬＰ）の組み立て、分解機能を持つ。トランザクションレイヤパケット（ＴＬＰ）は、リード／ライト、各種イベントといったトランザクションの伝達に用いられる。また、トランザクション層１５３は、トランザクションレイヤパケット（ＴＬＰ）のためのクレジットを用いたフロー制御を行う。各層１５３〜１５５におけるトランザクションレイヤパケット（ＴＬＰ）の概要を図９に示す（詳細は、後述する）。
【００６５】
Ｂ．データリンク層１５４
データリンク層１５４の主な役割は、エラー検出／訂正（再送）によりトランザクションレイヤパケット（ＴＬＰ）のデータ完全性を保証することと、リンク管理である。データリンク層１５４間では、リンク管理やフロー制御のためのパケットのやり取りを行う。このパケットは、トランザクションレイヤパケット（ＴＬＰ）と区別するために、データリンクレイヤパケット（ＤＬＬＰ）と呼ばれる。
【００６６】
Ｃ．物理層１５５
物理層１５５は、ドライバ、入力バッファ、パラレル−シリアル／シリアル−パラレル変換器、ＰＬＬ、インピーダンス整合回路といったインタフェース動作に必要な回路を含んでいる。また、論理的な機能としてインタフェースの初期化・保守の機能を持つ。物理層１５５は、データリンク層１５４／トランザクション層１５３を実際のリンクで使用される信号技術から独立させる役目も持っている。
【００６７】
なお、PCI Expressのハードウェア構成上、エンベデッド・クロックという技術を採用しており、クロック信号はなく、クロックのタイミングはデータ信号中に埋め込まれており、受信側でデータ信号のクロス・ポイントを基にクロックを抽出する方式とされている。
【００６８】
［コンフィグレーション空間］
PCI Expressは、従来のPCIと同様にコンフィグレーション空間を持つが、その大きさは従来のPCIが２５６バイトであるのに対して、図１０に示すように、４０９６バイトへと拡張されている。これにより、多数のデバイス固有レジスタセットを必要とするデバイス（ホストブリッジなど）に対しても、将来的に十分な空間が確保されている。PCI Expressでは、コンフィグレーション空間へのアクセスは、フラットなメモリ空間へのアクセス（コンフィグレーションリード／ライト）で行われ、バス／デバイス／機能／レジスタ番号はメモリアドレスにマップされている。
【００６９】
当該空間の先頭２５６バイトは、PCIコンフィグレーション空間として、ＢＩＯＳや従来のＯＳからＩ／Ｏポートを使用した方法でもアクセスできる。従来のアクセスをPCI Expressでのアクセスに変換する機能は、ホストブリッジ上に実装される。００ｈから３ＦｈまではPCI2.3互換のコンフィグレーションヘッダとなっている。これにより、PCI Expressで拡張された機能以外であれば、従来のＯＳやソフトウェアをそのまま使用することができる。即ち、PCI Expressにおけるソフトウェア層は、既存のPCIと互換性を保ったロード・ストア・アーキテクチャ（プロセッサが直接Ｉ／Ｏレジスタをアクセスする方式）を継承している。しかし、PCI Expressで拡張された機能（例えば、同期転送やＲＡＳ（Reliability,Availability and Serviceability）などの機能）を使用するには、４ＫバイトのPCI Express拡張空間にアクセスできるようにする必要がある。
【００７０】
なお、PCI Expressとしては様々なフォームファクタ（形状）が考えられるが、具体化している例としては、アドインカード、プラグインカード（Express Card）、Mini PCI Expressなどがある。
【００７１】
［PCI Express のアーキテクチャの詳細］
PCI Express のアーキテクチャの中心となっているトランザクション層１５３、データリンク層１５４、物理層１５５について、各々詳細に説明する。
【００７２】
Ａ．トランザクション層１５３
トランザクション層１５３の主な役割は、前述したように、上位のソフトウェア層１５１と下位のデータリンク層１５４との間でトランザクションレイヤパケット（ＴＬＰ）の組み立てと分解を行うことである。
【００７３】
ａ．アドレス空間とトランザクションタイプ
PCI Expressでは、従来のPCIでサポートされていたメモリ空間（メモリ空間とのデータ転送用）、Ｉ／Ｏ空間（Ｉ／Ｏ空間とのデータ転送用）、コンフィグレーション空間（デバイスのコンフィグレーションとセットアップ用）に加えて、メッセージ空間（PCI Expressデバイス間のインバンドでのイベント通知や一般的なメッセージ送信（交換）用…割り込み要求や確認は、メッセージを「仮想ワイヤ」として使用することにより伝達される）が追加され、４つのアドレス空間が定義されている。各々の空間に対してトランザクションタイプが定義されている（メモリ空間、Ｉ／Ｏ空間、コンフィグレーション空間は、リード／ライト、メッセージ空間は基本（ベンダ定義含む））。
【００７４】
ｂ．トランザクションレイヤパケット（ＴＬＰ）
PCI Expressは、パケット単位で通信を行う。図９に示したトランザクションレイヤパケット（ＴＬＰ）のフォーマットにおいて、ヘッダのヘッダ長は３ＤＷ（ＤＷはダブルワードの略；合計１２バイト）又は４ＤＷ（１６バイト）で、トランザクションレイヤパケット（ＴＬＰ）のフォーマット（ヘッダ長とペイロードの有無）、トランザクションタイプ、トラフィッククラス（ＴＣ）、アトリビュートやペイロード長などの情報が含まれる。パケット内の最大ペイロード長は１０２４ＤＷ（４０９６バイト）である。
【００７５】
ＥＣＲＣは、エンドツーエンドのデータ完全性を保証するためのもので、トランザクションレイヤパケット（ＴＬＰ）部分の３２ビットＣＲＣである。これは、スイッチ内部などでトランザクションレイヤパケット（ＴＬＰ）にエラーが発生した場合、ＬＣＲＣ（リンクＣＲＣ）ではエラーを検出できないためである（エラーとなったＴＬＰでＬＣＲＣが再計算されるため）。
【００７６】
リクエストは、完了パケットが不要なものと必要なものとがある。
【００７７】
ｃ．トラフィッククラス（ＴＣ）と仮想チャネル（ＶＣ）
上位のソフトウェアは、トラフィッククラス（ＴＣ）を使用することによりトラフィックの差別化（優先度をつける）を行うことができる。例えば、映像データをネットワークのデータよりも優先して転送する、といったことが可能となる。トラフィッククラス（ＴＣ）はＴＣ０からＴＣ７まで８つある。
【００７８】
仮想チャネル（ＶＣ：Vertual Channel）は、各々独立した仮想通信バス（同一のリンクを共用する複数の独立したデータ・フロー・バッファを使用するメカニズム）で、各々がリソース（バッファやキュー）を持ち、図１１に示すように、独立したフロー制御を行う。これにより、１つの仮想チャネルのバッファが満杯の状態（full）になっても、他の仮想チャネルの転送を行うことができる。つまり、物理的には１つのリンクを仮想的な複数のチャネルに分けることで、有効に使用することができる。例えば、図１１中に示すように、スイッチを経由してルートのリンクが複数のデバイスに分かれる場合、各デバイスのトラフィックの優先度を制御することができる。ＶＣ０は必須で、コストパフォーマンスのトレードオフに応じてその他の仮想チャネル（ＶＣ１〜ＶＣ７）が実装される。図１１中の実線矢印は、デフォルト仮想チャネル（ＶＣ０）を示し、破線矢印はその他の仮想チャネル（ＶＣ１〜ＶＣ７）を示している。
【００７９】
トランザクション層内では、トラフィッククラス（ＴＣ）が仮想チャネル（ＶＣ）にマッピングされる。１つの仮想チャネル（ＶＣ）に対して１つ又は複数のトラフィッククラス（ＴＣ）をマッピングできる（仮想チャネル（ＶＣ）の数が少ない場合）。単純な例では、各トラフィッククラス（ＴＣ）から各仮想チャネル（ＶＣ）に１対１、全てのトラフィッククラス（ＴＣ）を仮想チャネルＶＣ０にマッピングする、といったことが考えられる。ＴＣ０−ＶＣ０のマッピングは、必須／固定で、それ以外のマッピングは上位のソフトウェアから制御される。ソフトウェアはトラフィッククラス（ＴＣ）を利用することで、トランザクションの優先度を制御することが可能となる。
【００８０】
ｄ．フロー制御
受信バッファのオーバーフローを避け、伝送順序を確立するためにフロー制御（ＦＣ：Flow Control）が行われる。フロー制御は、リンク間のポイントツーポイントで行われ、エンドツーエンドではない。従って、フロー制御により最終的な相手（コンプリータ）にパケットが届いたことを確認することはできない。
【００８１】
PCI Expressのフロー制御は、クレジット・ベースで行われる（データ転送を始める前に、受け取り側のバッファの空き状況を確認し、オーバーフロー、アンダフローが発生しないメカニズム）。即ち、受信側はリンク初期化時にバッファ容量（クレジット値）を送信側に通知し、送信側はクレジット値と送信するパケットの長さとを比較し、一定の残りがある場合のみパケットを送信する。このクレジットには６種類ある。
【００８２】
フロー制御の情報交換はデータリンク層のデータリンクレイヤパケット（ＤＬＬＰ）を使用して行われる。フロー制御はトランザクションレイヤパケット（ＴＬＰ）のみに適用され、データリンクレイヤパケット（ＤＬＬＰ）には適用されない（ＤＬＬＰは常時送受信可能）。
【００８３】
Ｂ．データリンク層１５４
データリンク層１５４の主な役割は、前述したように、リンク上の２つのコンポーネント間での信頼性の高いトランザクションレイヤパケット（ＴＬＰ）交換機能を提供することである。
【００８４】
ａ．トランザクションレイヤパケット（ＴＬＰ）の扱い
トランザクション層１５３から受け取ったトランザクションレイヤパケット（ＴＬＰ）に対しては、先頭に２バイトのシーケンス番号、末尾に４バイトのリンクＣＲＣ（ＬＣＲＣ）を付加して、物理層１５５に渡す（図９参照）。トランザクションレイヤパケット（ＴＬＰ）は、リトライバッファに保管され、相手から受信確認（ＡＣＫ）が届くまで再送される。トランザクションレイヤパケット（ＴＬＰ）の送信に失敗が続いた場合は、リンク異常であると判断して物理層１５５に対してリンクの再トレーニングを要求する。リンクのトレーニングが失敗した場合、データリンク層１５４の状態はインアクティブに遷移する。
【００８５】
物理層１５５から受け取ったトランザクションレイヤパケット（ＴＬＰ）は、シーケンス番号とリンクＣＲＣ（ＬＣＲＣ）が検査され、正常であればトランザクション層１５３に渡され、エラーがあった場合は再送を要求する。
【００８６】
ｂ．データリンクレイヤパケット（ＤＬＬＰ）
トランザクションレイヤパケット（ＴＬＰ）は、物理層から送信されるときに自動的に図１２に示すようなデータリンクレイヤパケット（ＤＬＬＰ）に分割されて各レーンに送信される。データリンク層１５４が生成するパケットは、データリンクレイヤパケット（ＤＬＬＰ）と呼ばれ、データリンク層１５４間でやり取りされる。データリンクレイヤパケット（ＤＬＬＰ）には、
・Ack／Nak：ＴＬＰの受信確認、リトライ（再送）
・InitFC1／InitFC2／UpdateFC：フロー制御の初期化とアップデート
・電源管理のためのＤＬＬＰ
なる種類がある。
【００８７】
図１２に示すように、データリンクレイヤパケット（ＤＬＬＰ）の長さは６バイトで、種類を示すＤＬＬＰタイプ（１バイト）、ＤＬＬＰの種類で固有の情報（３バイト）、ＣＲＣ（２バイト）から構成される。
【００８８】
Ｃ．物理層−論理サブブロック１５６
図８中に示す物理層１５５の論理サブブロック１５６での主な役割は、データリンク層１５４から受け取ったパケットを電気サブブロック１５７で送信できる形式に変換することである。また、物理層１５５を制御／管理する機能も有する。
【００８９】
ａ．データ符号化とパラレル−シリアル変換
PCI Expressは、連続した“０”や“１”が続かないように（長い期間、クロス・ポイントが存在しない状態が続かないようにするため）、データ符号化に８Ｂ／１０Ｂ変換を用いる。変換されたデータは、図１３中に示すように、シリアル変換され、ＬＳＢからレーン上に送信される。ここに、レーンが複数ある場合は（図１３はｘ４リンクの場合を例示している）、符号化の前にデータがバイト単位で各レーンに割り振られる。この場合、一見パラレル・バスのようにみえるが、レーン毎に独立した転送を行うので、パラレル・バスで問題となるスキューが大幅に緩和される。
【００９０】
ｂ．電源管理とリンクステート
リンクの消費電力を低く抑えるために、図１４に示すように、Ｌ０／Ｌ０ｓ／Ｌ１／Ｌ２というリンクステートが定義されている。
【００９１】
Ｌ０が通常モードで、Ｌ０ｓからＬ２へと低消費電力となるが、Ｌ０への復帰にも時間がかかるようになる。図１５に示すように、ソフトウェアによる電源管理に加えて、アクティブステート電源管理を積極的に行うことにより、消費電力を極力小さくすることが可能となる。
【００９２】
Ｄ．物理層−電気サブブロック１５７
物理層１５５の電気サブブロック１５７での主な役割は、論理サブブロック１５６でシリアル化されたデータをレーン上に送信することと、レーン上のデータを受信して論理サブブロック１５６に渡すことである。
【００９３】
ａ．ＡＣカップリング
リンクの送信側では、ＡＣカップリング用のコンデンサが実装される。これにより、送信側と受信側のＤＣコモンモード電圧が同一である必要がなくなる。このため、送信側と受信側で異なる設計、半導体プロセス、電源電圧を使用することが可能となる。
【００９４】
ｂ．デエンファシス
PCI Expressでは、前述したように、８Ｂ／１０Ｂエンコーディングによってできるだけ連続した“０”や“１”が続かないように処理されるが、連続した“０”や“１”が続くこともある（最大５回）。この場合、送信側はデエンファシス転送を行わなければならないことが規定されている。同一極性のビットが連続する場合は、２つ目のビットからは差動電圧レベル（振幅）を３．５±０．５ｄＢ落とすことで、受信側で受け取る信号のノイズ・マージンを稼ぐ必要がある。これを、デエンファシスという。伝送路の周波数依存性減衰のため、変化するビットの場合は高周波成分が多く、減衰により受信側の波形が小さくなるが、変化しないビットの場合は高周波成分が少なく、相対的に受信側の波形が大きくなる。このため、受信側での波形を一定とするためにデエンファシスを行う。
【００９５】
[Advanced Switchとは]
次に、本実施の形態は上述したPCI Expressの技術を活用したAdvanced Switchを利用するものであり、本実施の形態の前提として当該Advanced Switchの概要について説明する。
【００９６】
近年においては、ブロードバンドと半導体技術の進歩を背景としたコンピューティングと通信の融合が急速に進み、新たなアプリケーションシステムに幅広く対応できる規格の出現が望まれるようになってきている。そこで登場してきたのがPCI Expressの技術を活用したＡＳ（Advanced Switching）規格であり、コンピューティングから通信まで幅広いアプリケーションに適用することを想定している。ＡＳ仕様の策定と普及は非営利団体であるASI-SIG（Advanced Switching Interconnect Special Interest Groupe）によって運営されている。
【００９７】
[Advanced Switch技術の概要]
次に、Advanced Switch技術の概要について説明する。
【００９８】
まず、PCI ExpressとＡＳ（Advanced Switching）の関係について説明する。図１６に、PCI ExpressとＡＳ（Advanced Switching）のプロトコルスタックの関係を示す。ＡＳ（Advanced Switching）はPCI Expressの高速シリアル伝送の物理層とリンク層の技術をそのまま採用しつつ、より広範囲なアプリケーションに対応できるようにしたものであり、その接続対象はChip-to-Chip, Board-to-Boardを想定している。PCI Expressはコンピューティングで培われてきたＰＣＩのトランザクションをそのまま継承しているが、ＡＳ（Advanced Switching）ではPCI Expressのトランザクション層を入れ替えて機能を拡張しており、より高度なデータフローとプロトコルに対応出来るようにしている。また、接続構造もPCI Expressのツリー構造から、より自由度の高いファブリック構造が出来るように拡張されており、マルチＣＰＵ環境にも対応している。ＡＳ（Advanced Switching）では、同様のファブリック構造が可能な他の規格（Ethernet（登録商標），InfiniBand等）よりもルーティング手法が格段に改善され、高速化が図られている。
【００９９】
ＡＳ（Advanced Switching）では、図１７に示すように、各種プロトコルをカプセル化する手法を採用することで、より高度なプロトコル（TCP/IP，Fibre Channel等）サービスの高速化を実現しようとしている。ＡＳ（Advanced Switching）の上位層にはPEI（Protocol Encapsulation Interface）と呼ばれる部分があり、外部から到達した各種パケットにＡＳヘッダを付加し、ＡＳパケットに変換する機能をもっている。ＡＳファブリックを通過したパケットは受信側のPEIでＡＳヘッダがはずされ、元のパケットとして抽出される。上流のプロトコルインターフェースはPI（パイ）と呼ばれ、各種標準に対応できる他、AS Native，Vendor Specificプロトコルも実装できる仕組みを採用している。PCI ExpressとＡＳ（Advanced Switching）をブリッジで接続しPCI Expressプロトコルをカプセル化し転送するプロファイルは、PI-8として定義されている。
【０１００】
[Advanced Switch技術の特徴]
ＡＳ（Advanced Switching）はPCI Expressの特徴である、高速性、バンド幅のスケーラビリティ、階層構造による物理層の拡張性、データの信頼性等に加えて、以下に示す、
・動画等のunreliable（lossy）パケット伝送への対応
・マルチキャスト、ブロードキャストパケットへの対応
・カプセル化によるマルチプロトコル伝送
・高速な独自のパスルーティング方式の採用
・輻輳管理機能のサポート
・ファブリック構造への対応
などのＡＳ（Advanced Switching）独自の特徴がある。
【０１０１】
このような特徴により、図１８に示すような複数デバイス間のストレージやＩＯリソースの共有が可能となる。また、これまでPCI，PCI-X，PCI Express，HyperTransport，RapidIO,StarFabricなどの規格は、同じロード／ストアプロトコルを使っていても物理層が異なるために複雑な接続手段が必要であったが、ＡＳ（Advanced Switching）技術を利用することで図１９に示すような相互通信もシンプルに実現できるようになり、デバイス間の通信速度が高速化される。また、各種上位プロトコルをトンネルさせることにより、TCP/IP等の通信を通常のEthernetの処理よりも高速に実現する局所システムを構築することも可能となる。更に、ファブリック構造への対応などでシステムに冗長性を持たせてロバスト性を向上させたり、動的なルーティングパスの切り替えができるようになる。
【０１０２】
［情報処理装置の構成］
図２０は、本実施の形態の情報処理装置１の構成例を示す概略ブロック図である。本実施の形態の情報処理装置１は、例えばＭＦＰ等の機器に適用されるもので、内部のデータバス２として高速シリアル規格のPCI Expressを用い、スイッチ３を介してRootComplexとなるコントローラ４とEndpointとなるプロッタ５、スキャナ６を接続する。
【０１０３】
コントローラ４は、インストールされているプログラム（ソフトウェア）に従い当該システム全体の制御を受け持つＣＰＵ等を含み、経路制御や経路判断等の処理を行うデバイス部分（プリンタコントローラ）を意味する。コントローラ４には、記憶デバイス、ＨＤＤ（および増設ＨＤＤ）８、メモリ（および増設メモリ）９が専用インタフェースにより接続されている。
【０１０４】
プロッタ５とは、画像データを紙などに印刷出力するデバイスやユニット部分を示し、例えば、電子写真方式のプロッタ（プリンタ）エンジン等により構成されている。なお、出力部４の印刷方式は、電子写真方式のほか、インクジェット方式、昇華型熱転写方式、銀塩写真方式、直接感熱記録方式、溶融型熱転写方式など、様々な方式を用いることができる。
【０１０５】
スキャナ６とは、原稿画像等に基づく画像データを当該システム内に取り込むためのデバイスやユニット部分を示し、例えば、原稿画像を光電的に読み取って画像データを取得するスキャナエンジン等により構成されている。
【０１０６】
また、本実施の形態の情報処理装置１の特徴として、ブリッジ手段として機能するＡＳブリッジ回路７をスイッチ３経由でコントローラ４に接続している。ＡＳブリッジ回路７は、情報処理装置１内部のPCI Expressバスプロトコルを外部のＡＳプロトコルのパケットへ変換して入出力する機能を有している。
【０１０７】
ここで、ＡＳブリッジ回路７について説明する。図２１は、ＡＳブリッジ回路７の動作を模式的に示す説明図である。ＡＳブリッジ回路７の送信回路７ａでは、情報処理装置１内部からPCI Expressプロトコルのパケットを受け、ＡＳ網の経路情報などを含むＡＳヘッダ情報を付加して、Advanced Switch規格の高速シリアル伝送路とスイッチ網からなるPeer to Peer接続のネットワーク（ＡＳ網）２０へＡＳパケットを出力する。ＡＳブリッジ回路７の受信回路７ｂでは、逆にＡＳ網２０からＡＳパケット受け、ＡＳヘッダ情報を破棄して画像システム内部のPCI Expressバス２へPCI Expressパケットを出力する。
【０１０８】
図２２にＡＳ網２０の接続構成例を示す。ツリー構造でなければならなかったＰＣＩやPCI Express規格と異なり、Advanced Switch規格ではスイッチを介したトポロジの形態に制限が無い。このため、図２２に示すように、スター型の接続やファブリック型の接続が可能であり、情報処理装置１間の通信頻度やトラフィックの偏りによって、最適構造を採ることができる。通信頻度やトラフィックに偏りが生じない場合は、経路競合を避けることが容易なファブリック構造をとることが望ましい。
【０１０９】
［情報処理システム構成例］
本実施の形態は、それぞれ記憶デバイス（ＨＤＤ８、メモリ９）を搭載した複数の情報処理装置１をＡＳ網２０を介して相互に接続し、情報処理装置１間でお互いが記憶デバイス（ＨＤＤ８、メモリ９）の空き領域を共有することによって、大容量の画像データの記憶が必要な印刷処理の性能を向上させるようにしたものである。この点について、以下に詳述する。
【０１１０】
図２３は、複数の情報処理装置１からなるシステム構成例を示すブロック図である。図２３に示すように、ここでは、それぞれ記憶デバイス（ＨＤＤ８、メモリ９）を搭載した４台の情報処理装置１（Ａ，Ｂ，Ｃ，Ｄ）をＡＳ網２０を介して接続している。
【０１１１】
［システム動作例］
次に、情報処理装置１（Ａ）のコントローラ４が他の情報処理装置１（Ｂ，Ｃ，Ｄ）に搭載されている記憶デバイス（ＨＤＤ８、メモリ９）の空き領域を使って、大量の画像データの一時保存が必要な処理を行うシステム動作について説明する。
【０１１２】
まず、情報処理装置１（Ａ）のコントローラ４はＡＳ網２０内で通信可能な他の情報処理装置１（Ｂ，Ｃ，Ｄ）に搭載された記憶デバイス（ＨＤＤ８、メモリ９）の空き容量を検索する。このとき、情報処理装置１（Ａ）のコントローラ（RootComplex）４は、図２４に示すように、検索要求の情報を含んだPCI ExpressメッセージパケットをBroadcast通信によって他の情報処理装置１に送信する。ここに、空き容量検索手段の機能が実行される。データパケットをPCI Express規格のメッセージパケット（Message Packet）により、下流側へPCI Express規格のブロードキャスト（Broadcast）モードを用いて送信する点については、
「PCI Express Base Specification Revision 1.0a」（http://www.pcisig.com/）
に記載されている。このメッセージパケットは、情報処理装置１（Ａ）のＡＳブリッジ回路７でＡＳパケットに変換され、ＡＳ網２０に繋がっている全ての情報処理装置１（Ｂ，Ｃ，Ｄ）へと転送される。これにより、検索要求をネットワーク上の全ての情報処理装置１に対して同報することができる。
【０１１３】
検索要求のメッセージは、それぞれの情報処理装置１（Ｂ，Ｃ，Ｄ）のＡＳブリッジ回路７において再びPCI Expressメッセージパケットに変換されて、コントローラ（RootComplex）４へと転送される。
【０１１４】
検索要求を受け取った情報処理装置１（Ｂ，Ｃ，Ｄ）のコントローラ（RootComplex）４は、図２５に示すように、自機に搭載されている記憶デバイス（ＨＤＤ８、メモリ９）の空き容量の情報を含んだメッセージパケットを、情報処理装置１（Ａ）のコントローラ（RootComplex）４へ向けて送信する。
【０１１５】
このようなメッセージパケットのやり取りの結果、情報処理装置１（Ａ）のコントローラ（RootComplex）４では、ＡＳ網２０の先で利用可能な全ての記憶デバイス（ＨＤＤ８、メモリ９）の空き容量が記憶される。
【０１１６】
以上の処理は、個々の情報処理装置１（Ａ，Ｂ，Ｃ，Ｄ）が起動した時点に実行し、その後も定期的に実行することによって、常に起動されている情報処理装置１（Ａ，Ｂ，Ｃ，Ｄ）の全ての記憶デバイス（ＨＤＤ８、メモリ９）の空き容量の情報を最新の状態に保つ。
【０１１７】
そして、情報処理装置１（Ａ）においては、自分の実行しようとする処理に自らの搭載している記憶デバイス（ＨＤＤ８、メモリ９）の容量不足が生じた際には、他の情報処理装置１（Ｂ，Ｃ，Ｄ）に対して、ＡＳ網２０を介して記憶デバイス（ＨＤＤ８、メモリ９）の空き領域の利用要求を発行することができるようになっている。この点について、以下に説明する。
【０１１８】
前述の記憶デバイス（ＨＤＤ８、メモリ９）の空き容量検索のやりとりによって、すでに情報処理装置１（Ａ）ではＡＳ網２０に接続されたどの情報処理装置１（Ｂ，Ｃ，Ｄ）がどれだけの記憶デバイス（ＨＤＤ８、メモリ９）の空き容量を有しているかが記憶されている。このため、利用要求はBroadcast通信ではなく、利用したい記憶デバイス（ＨＤＤ８、メモリ９）の空き容量を持った情報処理装置１（Ｂ，Ｃ，Ｄ）のみを宛先とした通常のメッセージパケット、またはメモリライトによる割り込みパケットを送信する。ここに、利用要求発行手段の機能が実行される。ここで、メッセージパケット、あるいはメモリライトするデータには、利用したい記憶デバイス（ＨＤＤ８、メモリ９）に対して使用したい容量を指定する。これにより、利用要求をネットワーク上の所望の他の情報処理装置１に対して確実に送信することができる。図２６に示す例では、情報処理装置１（Ａ）から情報処理装置１（Ｂ）に対してはＨＤＤ８とメモリ９の利用要求パケットを送信し、情報処理装置１（Ｃ）へはメモリ９の利用要求パケットを送信し、情報処理装置１（Ｄ）へはＨＤＤ８の利用要求パケットを送信している。
【０１１９】
情報処理装置１（Ｂ，Ｃ，Ｄ）はＡＳ網２０経由で情報処理装置１（Ａ）からの要求を受け、自機が搭載する記憶デバイス（ＨＤＤ８、メモリ９）に空き容量がある場合に利用要求を受け付け、図２７に示すように、要求元となる情報処理装置１（Ａ）に対して利用可能なリソースとして記憶デバイス（ＨＤＤ８、メモリ９）の利用権を提供する通知を発行する。同様に情報処理装置１（Ｃ）はメモリ９の利用権を提供する通知を発行し、情報処理装置１（Ｄ）はＨＤＤ８の利用権を提供する通知を発行する。
【０１２０】
ここでも、要求元となる情報処理装置１（Ａ）へ対する利用権提供の通知にはメッセージパケット、あるいはメモリライトによる割り込みパケットを送信する。メッセージ、またはメモリライトデータには、利用権を提供する記憶デバイス（ＨＤＤ８、メモリ９）との接続を確立する際にアクセスするＩＯアドレスやメモリアドレスを指定する。
【０１２１】
情報処理装置１（Ａ）は、記憶デバイス（ＨＤＤ８、メモリ９）の利用要求の発行先である他の情報処理装置１（Ｂ，Ｃ，Ｄ）から当該他の情報処理装置１（Ｂ，Ｃ，Ｄ）の記憶デバイス（ＨＤＤ８、メモリ９）の空き領域の利用権を受領する。ここに、空き領域利用権受領手段の機能が実行される。
【０１２２】
利用権を得た情報処理装置１（Ａ）は、メッセージ、またはメモリライトデータによって提供されたＩＯアドレスやメモリアドレスの情報を元に、接続先の情報処理装置１（Ｂ，Ｃ，Ｄ）内の記憶デバイス（ＨＤＤ８、メモリ９）との接続を確立し、自分の記憶デバイス（ＨＤＤ８、メモリ９）と同等に、他の情報処理装置１（Ｂ，Ｃ，Ｄ）の記憶デバイス（ＨＤＤ８、メモリ９）で開放された記憶領域を作業領域として情報処理を実行することができるようになる。ここに、情報処理手段の機能が実行される。
【０１２３】
例えば、各情報処理装置１は、プロッタ５において印刷処理を行う際のジャムバックアップ領域用に、利用権を受領した他の情報処理装置１の記憶デバイス（ＨＤＤ８、メモリ９）の空き領域を一時利用することができる。
【０１２４】
また、各情報処理装置１は、集約印刷処理を行う際の画像展開領域として、利用権を受領した他の情報処理装置１の記憶デバイス（ＨＤＤ８、メモリ９）の空き領域を一時利用することができる。
【０１２５】
さらに、各情報処理装置１は、電子ソート処理を行う際の画像展開領域として、利用権を受領した他の情報処理装置１の記憶デバイス（ＨＤＤ８、メモリ９）の空き領域を一時利用することができる。
【０１２６】
さらにまた、各情報処理装置１は、複数の画像データの合成処理を行う際の画像展開領域として、利用権を受領した他の情報処理装置１の記憶デバイス（ＨＤＤ８、メモリ９）の空き領域を一時利用することができる。
【０１２７】
なお、情報処理装置１（Ａ）に対して記憶デバイス（ＨＤＤ８、メモリ９）の空き領域の利用権を提供している情報処理装置１（Ｂ，Ｃ，Ｄ）が、自機で提供中の領域を使用する場合は、情報処理装置１（Ａ）に対して利用権の提供を中断することを通知するメッセージパケット、またはメモリライトによる割り込みパケットを送信する。情報処理装置１（Ａ）は中断の通知を受信した場合、処理中の画像データ処理を1ページ単位など、中断が可能となった時点で一時停止し、中断を受け付けたことを利用権中断を発行した情報処理装置１（Ｂ，Ｃ，Ｄ）に対して送信する。ここに、処理中断手段の機能が実行される。受け付け通知を受信した情報処理装置１（Ｂ，Ｃ，Ｄ）は、自機の記憶デバイス（ＨＤＤ８、メモリ９）の空き領域を使用した処理を実行し、その処理が完了した後に、再び利用権提供の通知を情報処理装置１（Ａ）に対して送信する。利用権の提供を受信した情報処理装置１（Ａ）は、中断させていた処理を再開する。これらの通知のやりとりにも、メッセージパケット、またはメモリライトによる割り込みパケットを用いるものとする。
【０１２８】
以上の動作により、情報処理装置１（Ａ）は情報処理装置１（Ｂ，Ｃ，Ｄ）に搭載された記憶デバイス（ＨＤＤ８、メモリ９）の空き領域を利用することによって、搭載している記憶デバイス（ＨＤＤ８、メモリ９）の容量を超えた領域が必要な処理を実行できる。また、画像処理で一度に処理できるデータサイズが増えるため、処理が高速化される。
【０１２９】
なお、情報処理装置１（Ｂ，Ｃ，Ｄ）についても、それぞれが同様に他の情報処理装置１の記憶デバイス（ＨＤＤ８、メモリ９）の利用要求を発行し、記憶デバイス（ＨＤＤ８、メモリ９）を共有し合いながら個々の処理を行うことができることは言うまでもない。
【０１３０】
このように本実施の形態によれば、ネットワーク２０を介して他の装置の記憶デバイス（ＨＤＤ８、メモリ９）の空き領域を利用することにより、一台あたりの記憶デバイス容量を増やすことなく、当該装置に搭載されている記憶デバイス（ＨＤＤ８、メモリ９）の容量を超えた領域を必要とする処理を実行することができる。また、一度に処理することができるデータサイズを増やすことができるので、処理の高速化を図ることができるという効果を奏する。また、記憶デバイス（ＨＤＤ８、メモリ９）の容量が大きくない複数の情報処理装置１を使って、記憶デバイス（ＨＤＤ８、メモリ９）が増設された情報処理装置１と同等の性能を出すことができる。さらに、個々の情報処理装置１の記憶デバイス（ＨＤＤ８、メモリ９）を増設する必要がなくなるため、低コスト化を図ることができる。
【図面の簡単な説明】
【０１３１】
【図１】既存PCIシステムの構成例を示すブロック図である。
【図２】PCI Expressシステムの構成例を示すブロック図である。
【図３】デスクトップ／モバイルでのPCI Expressプラットホームの構成例を示すブロック図である。
【図４】ｘ４の場合の物理層の構造例を示す模式図である。
【図５】デバイス間のレーン接続例を示す模式図である。
【図６】スイッチの論理的構造例を示すブロック図である。
【図７−１】既存のPCIのアーキテクチャを示すブロック図である。
【図７−２】PCI Expressのアーキテクチャを示すブロック図である。
【図８】PCI Expressの階層構造を示すブロック図である。
【図９】トランザクションレイヤパケットのフォーマット例を示す説明図である。
【図１０】PCI Expressのコンフィグレーション空間を示す説明図である。
【図１１】仮想チャネルの概念を説明するための模式図である。
【図１２】データリンクレイヤパケットのフォーマット例を示す説明図である。
【図１３】ｘ４リンクでのバイトストライピング例を示す模式図である。
【図１４】Ｌ０／Ｌ０ｓ／Ｌ１／Ｌ２というリンクステートの定義について説明する説明図である。
【図１５】アクティブステート電源管理の制御例を示すタイムチャートである。
【図１６】PCI ExpressアーキテクチャとＡＳ（Advanced Switching）の関係を示す説明図である。
【図１７】ＡＳ（Advanced Switching）におけるプロトコルのカプセル化を示す説明図である。
【図１８】ＡＳ（Advanced Switching）による複数デバイス間のストレージやＩＯリソースの共有を示す説明図である。
【図１９】ＡＳ（Advanced Switching）による通信例を示す説明図である。
【図２０】本発明の実施の一形態の情報処理装置の構成例を示す概略ブロック図である。
【図２１】ＡＳブリッジ回路の動作を模式的に示す説明図である。
【図２２】ＡＳ網の接続構成例を示す説明図である。
【図２３】複数の情報処理装置からなるシステム構成例を示すブロック図である。
【図２４】検索要求の情報を含んだPCI ExpressメッセージパケットをBroadcast通信によって他の情報処理装置に送信する様子を示す説明図である。
【図２５】記憶デバイスの空き容量の情報を含んだメッセージパケットを送信する様子を示す説明図である。
【図２６】記憶デバイスの空き領域の利用要求パケットを送信する様子を示す説明図である。
【図２７】記憶デバイスの利用権を提供する通知を発行する様子を示す説明図である。
【図２８】従来の情報処理装置の構成例を示す概略ブロック図である。
【符号の説明】
【０１３２】
１      情報処理装置
７      ブリッジ手段
８，９    記憶デバイス
２０    ネットワーク
【図１】
0004828899.tif 000002
【図２】
0004828899.tif 000003
【図３】
0004828899.tif 000004
【図４】
0004828899.tif 000005
【図５】
0004828899.tif 000006
【図６】
0004828899.tif 000007
【図７−１】
0004828899.tif 000008
【図７−２】
0004828899.tif 000009
【図８】
0004828899.tif 000010
【図９】
0004828899.tif 000011
【図１０】
0004828899.tif 000012
【図１１】
0004828899.tif 000013
【図１２】
0004828899.tif 000014
【図１３】
0004828899.tif 000015
【図１４】
0004828899.tif 000016
【図１５】
0004828899.tif 000017
【図１６】
0004828899.tif 000018
【図１７】
0004828899.tif 000019
【図１８】
0004828899.tif 000020
【図１９】
0004828899.tif 000021
【図２０】
0004828899.tif 000022
【図２１】
0004828899.tif 000023
【図２２】
0004828899.tif 000024
【図２３】
0004828899.tif 000025
【図２４】
0004828899.tif 000026
【図２５】
0004828899.tif 000027
【図２６】
0004828899.tif 000028
【図２７】
0004828899.tif 000029
【図２８】
0004828899.tif 000030