(57)【特許請求の範囲】
【請求項１】
多相電源（１２）から負荷（１６）へ継電するリレー（１４）と、
前記多相電源の各相電圧を整流して合成した合成電圧（ＶＪ）を生成する電圧合成回路（５０）と、
前記合成電圧の極大値が、予め定められた電圧閾値を超えたことをもって前記多相電源の過電圧を検知する過電圧検知回路（２２）と、
前記過電圧が検知されたことを契機として前記リレーに遮断動作を行わせるリレー駆動部（２４）と
を備え、
前記過電圧検知回路（２２）は、前記合成電圧（ＶＪ）が前記電圧閾値よりも大きいときに充電されるコンデンサ（７２）を含む充電回路（７０）を有し、
前記コンデンサの電圧に基づいて前記リレー駆動部（２４）が前記リレーに遮断動作を行わせ、
前記充電回路（７０）の前記コンデンサ（７２）には、抵抗（９２）を有する放電回路（９０）が接続され、
前記リレー駆動部（２４）は、前記コンデンサの両端電圧が予め定められた電圧値よりも低下したことを契機として前記リレー（１４）に継電動作を行わせ、
前記放電回路の時定数は前記相電圧の周期よりも長い、過電圧保護回路（１０）。
【請求項２】
請求項１記載の過電圧保護回路（１０）であって、
前記多相電源として３相４線式交流電源（１２）が採用され、
前記電圧合成回路（５０）は、前記３相４線式交流電源と前記リレー（１４）との間で前記第１の相電源線（４１）に接続され、前記第１の相電源（３１）の相電圧を整流する第１の整流素子（５１）と、前記３相４線式交流電源と前記リレーとの間で前記第２の相電源線（４２）に接続され、前記第２の相電源（２２）の相電圧を整流する第２の整流素子（５２）と、前記３相４線式交流電源と前記リレーとの間で前記第３の相電源線（４３）に接続され、前記第３の相電源（２３）の相電圧を整流する第３の整流素子（５３）とを含んで前記第１の整流素子ないし前記第３の整流素子のそれぞれからの出力電圧を合成して前記合成電圧（ＶＪ）を生成し、
前記過電圧検知回路（２２）は、前記合成電圧と、前記電圧閾値とを比較するコンパレータ（５５）とを含む過電圧判定回路（６０）を更に有し、
前記充電回路（７０）は、前記コンパレータによって前記合成電圧が前記電圧閾値よりも高いと判断された場合に前記コンデンサ（７２）を充電する充電経路（８０）を更に有する、過電圧保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電圧保護回路に関するものである。
【背景技術】
【０００２】
多相電源を用いた回路における過電圧に対する保護回路として過電圧保護回路が実用化されている。このような技術としては、下掲の特許文献１，２に開示されている。
【０００３】
過電圧の原因としては、全相の電圧が上昇して過電圧を引き起こす場合と、中点の開放（以下、単に「中性点の欠相」又は「Ｎ相の欠相」ともいう）や相電圧の欠相により各相の電圧が不平衡となって過電圧を引き起こす場合とがある。
【０００４】
図１１（ａ）は正常な（全相の電圧上昇がなく欠相もない）状態における３相４線式交流電源の模式図である。３相４線式交流電源を例に採ると、中性点は正三角形の中心点Ｎ０に相当し、当該中心点を基点として正三角形の各頂点へと向かうベクトルのそれぞれが３つの相電圧Ｌ１，Ｌ２，Ｌ３に相当する。ここで、各ベクトルの大きさは相電圧の電圧値に等しく、正常な状態では各相の相電圧は全て等しい。
【０００５】
図１１（ｂ）はＮ相が欠相した場合に図１１（ａ）から遷移した状態を示す模式図である。例えばＮ相が欠相すると、当該交流電源に対する負荷によって図１１（ｂ）に示す如く各ベクトルの長さが不揃いになることがある。この場合、各相の電圧が非平衡となり、過電圧を引き起こす。図１１（ｂ）では図１１（ａ）の状態よりも電圧が増加した（換言すれば、ベクトルが長くなった）相電圧のベクトルを太く、電圧が減少した（換言すれば、ベクトルが短くなった）相電圧のベクトルを細く図示している。すなわち、Ｎ相が欠相して３つのベクトルの基点Ｎ１が、例えばＬ３相寄りに変化した場合には、Ｌ１相及びＬ２相の相電圧は増加し、Ｌ３相の相電圧は減少する。
【０００６】
下掲の特許文献３には、Ｎ相欠相に対応する次のような技術が提案されている。すなわち、３相４線式交流電源に接続された遮断器において４本の導線の遮断・接続を行う際に、導線ごとの遮断・接続の時間的ズレによってＮ相の欠相が生じることがある。当該遮断器よりも負荷に近い側に設けられた分岐台においてＮ相を担う中性線を３本に分岐している場合、Ｎ相の欠相が生じると、３相を担うそれぞれの電力線は接続されたままになっている。したがって例えば、第１の相電源線→負荷→中性線→分岐台→中性線→負荷→第２の相電源線と順次に経由する閉回路が形成され、負荷に対して過大な電圧が印加されてしまう。そのため、当該閉回路の形成を回避する技術が提案されている。
【０００７】
また、下掲の特許文献４〜９には、Ｎ相を含む相電源に欠相が生じたときに導通状態から非導通状態へと遷移する開閉器を設け、当該開閉器が非導通状態にあるときはリレーが継電動作を行わない技術が開示されている。
【０００８】
【特許文献１】特開平４−１６１７４３号公報
【特許文献２】特開平１１−２１８３４６号公報
【特許文献３】特開２００２−２６８１９５号公報
【特許文献４】特開２００６−０３３９９９号公報
【特許文献５】特開２００６−１４１１１４号公報
【特許文献６】特開２００６−２６２６６０号公報
【特許文献７】特開２００７−１０４８５８号公報
【特許文献８】特開２００７−１５５２５６号公報
【特許文献９】特開２００７−２４４０１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記特許文献３〜９に開示されている技術は、いずれも欠相に対する回路の保護を図るものであり、過電圧を検知して負荷の保護を図るものではないため、全相の電圧が上昇することによる過電圧には対応できない。
【００１０】
過電圧を検知する一般的な手法としては、各相の相電圧を整流した後に平滑化し、当該平滑化された電圧が過電圧となっているか否かを判断するのが一般的であった。
【００１１】
しかしながら、上述の手法を用いた場合には、各相の相電圧が非平衡となった場合に、過電圧であるにもかかわらず、正常な電圧と判断されることがある。
【００１２】
本発明は上記課題に鑑み、各相の相電圧が不平衡となった場合であっても過電圧を検知することが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決すべく、第１の発明は、多相電源（１２）から負荷（１６）へ継電するリレー（１４）と、前記多相電源の各相電圧を整流して合成した合成電圧（ＶＪ）を生成する電圧合成回路（５０）と、前記合成電圧の極大値が、予め定められた電圧閾値を超えたことをもって前記多相電源の過電圧を検知する過電圧検知回路（２２）と、前記過電圧が検知されたことを契機として前記リレーに遮断動作を行わせるリレー駆動部（２４）とを備え、前記過電圧検知回路（２２）は、前記合成電圧（ＶＪ）が前記電圧閾値よりも大きいときに充電されるコンデンサ（７２）を含む充電回路（７０）を有し、前記コンデンサの電圧に基づいて前記リレー駆動部（２４）が前記リレーに遮断動作を行わせ、前記充電回路（７０）の前記コンデンサ（７２）には、抵抗（９２）を有する放電回路（９０）が接続され、前記リレー駆動部（２４）は、前記コンデンサの両端電圧が予め定められた電圧値よりも低下したことを契機として前記リレー（１４）に継電動作を行わせ、前記放電回路の時定数は前記相電圧の周期よりも長い、過電圧保護回路（１０）である。
【００１４】
第２の発明は、第１の発明であって、  前記多相電源として３相４線式交流電源（１２）が採用され、前記電圧合成回路（５０）は、前記３相４線式交流電源と前記リレー（１４）との間で前記第１の相電源線（４１）に接続され、前記第１の相電源（３１）の相電圧を整流する第１の整流素子（５１）と、前記３相４線式交流電源と前記リレーとの間で前記第２の相電源線（４２）に接続され、前記第２の相電源（２２）の相電圧を整流する第２の整流素子（５２）と、前記３相４線式交流電源と前記リレーとの間で前記第３の相電源線（４３）に接続され、前記第３の相電源（２３）の相電圧を整流する第３の整流素子（５３）とを含んで前記第１の整流素子ないし前記第３の整流素子のそれぞれからの出力電圧を合成して前記合成電圧（ＶＪ）を生成し、前記過電圧検知回路（２２）は、前記合成電圧と、前記電圧閾値とを比較するコンパレータ（５５）とを含む過電圧判定回路（６０）を更に有し、前記充電回路（７０）は、前記コンパレータによって前記合成電圧が前記電圧閾値よりも高いと判断された場合に前記コンデンサ（７２）を充電する充電経路（８０）を更に有する。
【発明の効果】
【００１７】
第１の発明によれば、全相の平均としては過電圧とならない場合であっても各相の電圧がアンバランスとなっていることを検知できるので、過電圧として検出できる。また、過電圧が発生したことをコンデンサの電圧によって検知できるので、相電圧に過電圧が発生したことを確実に検知できる。また、コンデンサの容量値と抵抗の抵抗値を適宜設定して時定数を長くもたせることによりチャタリング防止に資する。
【００１８】
第２の発明によれば、過電圧保護に資する。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の好適な実施形態について、図面を参照しながら説明する。なお、図１を初めとする以下の図には、本発明に関係する要素のみを示す。
【００２２】
〈電源−負荷間の回路構成〉
図１は本発明の実施形態に係る過電圧保護回路１０の回路構成を例示する図である。過電圧保護回路１０は３相４線式交流電源１２からリレー１４を介して電力を供給して負荷１６を稼働させる。なお、本実施形態においては、負荷１６はダイオードブリッジ１３、コンデンサ１５及びインバータ１７を備えている。
【００２３】
３相４線式交流電源１２は第１の相電源３１、第２の相電源３２、第３の相電源３３及び中性点３４を有しており、それぞれ第１の相電源線４１、第２の相電源線４２、第３の相電源線４３及び中性点電源線４４が接続されている。
【００２４】
第１ないし第３の相電源線４１〜４３はリレー１４を介してダイオードブリッジ１３に接続され、中性点電源線４４は直接にダイオードブリッジ１３に接続されている。ダイオードブリッジ１３に接続された３相４線式交流電源１２の電圧は、ダイオードブリッジ１３とコンデンサ１５とが協働することによって平滑化されインバータ１７に印加される。
【００２５】
この過電圧保護回路１０には、リレー１４よりも３相４線式交流電源１２に近い側で、電圧合成回路５０、過電圧検知回路２２及びリレー駆動部２４を備えており、過電圧検知回路２２及びリレー駆動部２４にはこれらの制御用の電源（以下、「制御電源部」と称する）２６が接続され、電力を供給している。このように、負荷１６を稼働するために継電するリレー１４よりも３相４線式交流電源１２に近い側で過電圧検知及び負荷１６の保護動作（過電圧保護動作）を行うので、リレー１４よりも負荷１６に近い側を過電圧に対応させることなく過電圧保護動作ができる。
【００２６】
〈電圧合成回路５０の構成〉
図２は電圧合成回路５０及び過電圧検知回路２２の構成を例示する回路図である。電圧合成回路５０の構成は以下のようになっている。なお、以下に示す構成は、過電圧保護回路１０において想定される過電圧に十分対応可能な仕様となっている。
【００２７】
第１の相電源線４１は、リレー１４よりも３相４線式交流電源１２に近い側の位置Ｐ１で分岐し、分岐した電源線４１ａは第１の相電源３１の相電圧Ｌ１を半波整流する第１の整流素子５１に接続されている。また、第２の相電源線４２は、リレー１４よりも３相４線式交流電源１２に近い側の位置Ｐ２で分岐し、分岐した電源線４２ａは第２の相電源３２の相電圧Ｌ２を半波整流する第２の整流素子５２に接続されている。また、第３の相電源線４３は、リレー１４よりも３相４線式交流電源１２に近い側の位置Ｐ３で分岐し、分岐した電源線４３ａは第３の相電源３３の相電圧Ｌ３を半波整流する第３の整流素子５３に接続されている。
【００２８】
第１ないし第３の整流素子５１〜５３は整流された各相の相電圧を合成して合成電圧ＶＪ（以下、特に断りのない限り「合成電圧ＶＪ」は「合成電圧ＶＪ１，ＶＪ２，ＶＪ３」を代表して用いる）を生成する。合成電圧ＶＪは抵抗Ｒ１，Ｒ２を用いて適宜分圧されて電圧ＶＫとなり、その波形は例えば以下のようになる。
【００２９】
図３は正常な状態（全相の電圧上昇がなく欠相もない状態）における各相電圧Ｌ１１，Ｌ１２，Ｌ１３の波形を示す図であり、図４は各相電圧Ｌ１１，Ｌ１２，Ｌ１３を半波整流した後の電圧ＶＫ１の波形を示す図である。図３及び図４に示す如く、電圧ＶＫ１の波形は、各相電圧Ｌ１１，Ｌ１２，Ｌ１３をそれぞれ半波整流及び分圧して得られる電圧波形Ｖ１１，Ｖ１２，Ｖ１３を周期的に並べた形になる。この合成電圧ＶＫ１の波形は、３つの相電圧Ｌ１１，Ｌ１２，Ｌ１３のいずれか１つを半波整流及び分圧して得られる波形を周期的に並べたものと同一である。
【００３０】
図５は全相の電圧が上昇した状態における各相電圧Ｌ２１，Ｌ２２，Ｌ２３の波形を示す図であり、図６は図５に示された状態での半波整流後の電圧ＶＫ２の波形を示す図である。図５及び図６に示す如く、全相の電圧が上昇した状態において半波整流及び分圧後の電圧ＶＫ２の波形もまた、図４の場合と同様に各相電圧Ｌ２１，Ｌ２２，Ｌ２３をそれぞれ半波整流及び分圧して得られる電圧波形Ｖ２１，Ｖ２２，Ｖ２３を周期的に並べた形になり、３つの相電圧Ｌ２１，Ｌ２２，Ｌ２３のいずれか１つを半波整流及び分圧して得られる波形を周期的に並べたものと同一である。
【００３１】
図７はＮ相欠相によって相電圧Ｌ３１，Ｌ３２，Ｌ３３にバラツキが生じた状態における各相電圧Ｌ３１，Ｌ３２，Ｌ３３の波形を示す図であり、図８は図７に示された状態での半波整流後の電圧ＶＫ３の波形を示す図である。図７及び図８に示す如く、各相電圧Ｌ３１，Ｌ３２，Ｌ３３にバラツキが生じた状態において電圧ＶＫ３の波形は、各相電圧Ｌ３１，Ｌ３２，Ｌ３３をそれぞれ半波整流及び分圧して得られる電圧波形Ｖ３１，Ｖ３２，Ｖ３３を周期的に並べた波形となるが、図３又は図５とは異なり、当該電圧波形Ｖ３１，Ｖ３２，Ｖ３３は互いに異なる波形となる。したがって、例えば相電圧Ｌ３１のみが過電圧の状態となり、相電圧Ｌ３２，Ｌ３３が不足電圧の状態となった場合、従来のように各相の相電圧を整流した後に平滑化し、当該平滑化された電圧が過電圧となっているか否かを判断する手法においては各相の過電圧状態を反映できなかったものが、本発明を用いることにより過電圧状態を反映できる。
【００３２】
〈過電圧検知回路２２の構成〉
過電圧検知回路２２は、合成電圧ＶＪを抵抗Ｒ１，Ｒ２で適宜分圧した電圧ＶＫが過電圧か否かを判定する過電圧判定回路６０と、過電圧判定回路６０の判定結果に基づいてコンデンサ７２を充電する充電回路７０とに分けて把握できる。
【００３３】
合成電圧ＶＪから得られた電圧ＶＫは、過電圧判定回路６０に含まれる第１のコンパレータ５５に入力される。第１のコンパレータ５５は、電圧ＶＫと制御電源部２６の電圧から得られる参照電圧６１の電圧値ｒｅｆ１とを比較する。この参照電圧６１の電圧値ｒｅｆ１が、３相４線式交流電源１２が過電圧となっているか否かの判定基準となる。ここで、参照電圧６１は制御電源部２６の電圧を抵抗Ｒ３，Ｒ４により分圧して得る。
【００３４】
第１のコンパレータ５５からの出力は、トランジスタ６３等が採用されるスイッチング素子に供給されており、電圧ＶＫが電圧値ｒｅｆ１よりも低い場合にはトランジスタ６３が導通し、過電圧判定回路６０から出力される電圧ＶＭは接地電位となる。一方、電圧ＶＫが電圧値ｒｅｆ１よりも高い場合には、トランジスタ６３が非導通となり、抵抗Ｒ６を介して電位ＶＭは制御電源部２６の電圧値まで上昇する（簡単のため、後述する第２のコンパレータ７４の入力インピーダンスが大きく、抵抗Ｒ６に流れる電流を無視した）。上述した例に照らせば、全相の電圧が上昇した場合には図６に示す如く、電圧ＶＫがその極大値近傍で電圧値ｒｅｆ１よりも高くなり、電圧ＶＭが高い値を採る。また、Ｎ相欠相によって相電圧Ｌ３１，Ｌ３２，Ｌ３３にバラツキが生じた場合には図８に示す如く、電圧波形Ｖ３１のみがその極大値近傍で電圧値ｒｅｆ１よりも高くなり、電圧ＶＭが高い値を採る。このように電圧ＶＭは過電圧の有無の判定結果を示すことになる。
【００３５】
過電圧判定回路６０から入力された電圧ＶＭは、充電回路７０に含まれる第２のコンパレータ７４に入力される。第２のコンパレータ７４は、電圧ＶＭとコンデンサ７２の両端電圧ＶＮとを比較する。
【００３６】
第２のコンパレータ７４からの出力は、第２のコンパレータ７４とともに充電経路８０を形成するダイオード７６、抵抗７８を介してコンデンサ７２に接続されており、電圧ＶＭが両端電圧ＶＮよりも高い場合にはコンデンサ７２に充電される。
【００３７】
コンデンサ７２は後述する放電回路もしくは自然放電によって放電されており、両端電圧ＶＮがゼロである状態を初期状態として、充電回路７０の動作を説明する。過電圧が発生するたびに電圧ＶＭは高電位を採り、充電経路８０を介してコンデンサ７２が充電される。
【００３８】
制御電源部２６からの電力供給を受けて駆動するリレー駆動部２４は両端電圧ＶＮに基づいて、具体的には両端電圧ＶＮが予め定められた電圧閾値ＶＰを超えた場合に、励磁コイル１４ａ（図１参照）への通電を制御し、リレー１４に遮断動作を行わせる。
【００３９】
電圧ＶＫは合成電圧ＶＪを分圧して得られ、合成電圧ＶＪは上述のように相電圧Ｌ１，Ｌ２，Ｌ３（以下、特に断りのない限り「相電圧Ｌ１」は「相電圧Ｌ１１，Ｌ２１，Ｌ３１」を代表して、「相電圧Ｌ２」は「相電圧Ｌ１２，Ｌ２２，Ｌ３２」を代表して、「相電圧Ｌ３」は「相電圧Ｌ１３，Ｌ２３，Ｌ３３」を代表して用いる）ごとに整流されて合成されて得られる。よって電圧ＶＫを電圧値ｒｅｆ１と比較して上述のようにコンデンサ７２に充電するということは、間接的に、相電圧Ｌ１，Ｌ２，Ｌ３が予め定められた電圧閾値を超えたことをもって多相電源の過電圧を検知することになる。
【００４０】
また、コンデンサ７２には、例えば抵抗９２を有する放電回路９０が接続されており、コンデンサ７２に蓄えられた電荷は所定の時定数で放電される。コンデンサ７２から放電されて、両端電圧ＶＮが予め定められた電圧値ＶＱ（図９参照）よりも低下した場合には、リレー駆動部２４は励磁コイル１４ａへの通電を制御し、リレー１４に継電動作を行わせる。つまり、リレー駆動部２４は両端電圧ＶＮに基づいて励磁コイル１４ａへの通電を制御してリレー１４に遮断・継電動作を行わせる。
【００４１】
要するに、合成電圧ＶＪから生成された電圧ＶＫの極大値が電圧値ｒｅｆ１よりも高いときに電圧ＶＭが高い値を採り、電圧ＶＭの値に基づいてコンデンサ７２を充電し、コンデンサ７２の両端電圧ＶＮが電圧閾値ＶＰを超えた場合に過電圧として検知する。したがって、間接的に合成電圧ＶＪの極大値が予め定められた電圧閾値を超えたことをもって過電圧を検知する。
【００４２】
図９は遮断動作後の両端電圧ＶＮを例示する図である。ここで図９には、図８で示した波形も示しているが、時間軸（横軸）の範囲が異なるために、図８の波形は図９の０ｓ付近に縮小されている。リレー駆動部２４がリレー１４に遮断動作を行った直後に両端電圧ＶＮが低下してリレー駆動部２４がリレー１４に継電動作を行わせると、負荷１６に供給される電力が安定せずチャタリング現象が生じ得る。そこで、コンデンサ７２の静電容量及び抵抗９２の抵抗値を適宜設定して放電回路９０の時定数を相電圧Ｌ１，Ｌ２，Ｌ３の周期よりも長くすることにより、チャタリングを防止する。
【００４３】
具体例を挙げれば、図８に示す如く過電圧検知の信号は２０ミリ秒程度であるから、放電回路９０の時定数を１秒程度に設定することによりチャタリングを防止する。
【００４４】
〈過電圧保護回路１０の動作〉
図１０は本発明の動作を説明するフローチャートである。以上のような構成を備えた過電圧保護回路１０の動作を説明する。
【００４５】
３相４線式交流電源１２がＯＮになると、図１０のフローチャートに沿った処理が開始され、第１の相電源線４１〜第３の相電源線４３のそれぞれから分岐した電源線４１ａ〜４３ａに接続された整流素子５１〜５３が各相電圧を半波整流し、半波整流された各相電圧Ｌ１，Ｌ２，Ｌ３を合成して合成電圧ＶＪを得、さらにそれを分圧して電圧ＶＫを得る（ステップＳ１１，Ｓ１２）。なお、便宜上、当該フローチャートではステップＳ１３〜Ｓ２０と共にループを形成して実行されるように示しているが、実際にはステップＳ１１，Ｓ１２は常時実行されている。
【００４６】
電圧ＶＫは過電圧判定回路６０の第１のコンパレータ５５に入力され、参照電圧６１の電圧値ｒｅｆ１を基準として大小が判断される。電圧ＶＫが電圧値ｒｅｆ１よりも大きければ、制御電源部２６から得られる電圧ＶＭを用いてコンデンサ７２が充電され、電圧ＶＫが電圧値ｒｅｆ１よりも小さければコンデンサ７２の充電を行わない（ステップＳ１３，Ｓ１４）。
【００４７】
その後、両端電圧ＶＮが電圧閾値ＶＰよりも低いときはリレー１４に継電動作を行わせてステップＳ１１に戻り、両端電圧ＶＮが電圧閾値ＶＰよりも高くなったときは、リレー駆動部２４が励磁コイル１４ａへの通電を制御してリレー１４に遮断動作を行わせる（ステップＳ１６，Ｓ１７）。
【００４８】
リレー１４が遮断されると、リレー駆動部２４は放電されている両端電圧ＶＮが電圧ＶＱよりも低くなったか否かを判断し、両端電圧ＶＮが電圧ＶＱよりも低ければ励磁コイル１４ａへの通電を制御してリレー１４に継電動作を行わせる（ステップＳ１８，Ｓ１９）。両端電圧ＶＮが電圧ＶＱ以上であればステップＳ１１へと処理が戻る。
【００４９】
その後は３相４線式交流電源１２がＯＦＦにされるまで上述した一連のステップが繰り返される（ステップＳ２０）。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態に係る過電圧保護回路の回路構成を例示する回路図である。
【図２】電圧合成回路及び過電圧検知回路の構成を例示する回路図である。
【図３】正常な状態における各相電圧の波形を示す図である。
【図４】各相電圧を半波整流した後の合成電圧の波形を示す図である。
【図５】全相の電圧が上昇した状態における各相電圧の波形を示す図である。
【図６】図５に示された状態での半波整流後の合成電圧の波形を示す図である。
【図７】Ｎ相欠相によって相電圧にバラツキが生じた状態における各相電圧の波形を示す図である。
【図８】図７に示された状態での半波整流後の合成電圧の波形を示す図である。
【図９】遮断動作後の両端電圧を例示する図である。
【図１０】本発明の動作を説明するフローチャートである。
【図１１】（ａ）正常な状態における３相４線式交流電源の模式図である。（ｂ）Ｎ相が欠相した場合に図１１（ａ）から遷移した状態を示す模式図である。
【符号の説明】
【００５１】
１０  過電圧保護回路
１２  ３相４線式交流電源（多相電源）
１４  リレー
１６  負荷
２２  過電圧検知回路
２４  リレー駆動部
３１〜３３  相電源
３４  中性点
４１〜４３  相電源線
４４  中性点電源線
５０  電圧合成回路
５１〜５３  整流素子
６０  過電圧判定回路
７０  充電回路
７２  コンデンサ
８０  充電経路
９０  放電回路
９２  抵抗
ＶＪ  合成電圧
【図１】
0004793396.tif 000002
【図２】
0004793396.tif 000003
【図３】
0004793396.tif 000004
【図４】
0004793396.tif 000005
【図５】
0004793396.tif 000006
【図６】
0004793396.tif 000007
【図７】
0004793396.tif 000008
【図８】
0004793396.tif 000009
【図９】
0004793396.tif 000010
【図１０】
0004793396.tif 000011
【図１１】
0004793396.tif 000012