(57)【特許請求の範囲】
【請求項１】
構成要素の制御と監視を行う制御監視部を備えた情報処理装置において、前記構成要素に備えられ、前記構成要素間の通信を行う情報伝送装置であって、
出力振幅、エンファシス強度、駆動インピーダンス、ＡＣ／ＤＣ結合の選択のいずれかを含む送信パラメータを記憶する送信制御部と、
第１の伝送速度で送信データが入力されると、前記第１の伝送速度の送信データを前記送信パラメータに従って調整し、第１の送信信号として接続先の情報伝送装置へ伝送路を介して送信し、前記第１の伝送速度より低い第２の伝送速度で送信データが入力されると、前記第２の伝送速度の送信データを前記第１の伝送速度のパターンで変調し、前記第１の伝送速度のパターンで変調された前記第２の伝送速度の送信データを前記送信パラメータに従って調整し、第２の送信信号として前記接続先の情報伝送装置へ前記伝送路を介して送信する送信部と、
イコライザ係数、ゲインのいずれかを含む受信パラメータを記憶する受信制御部と、
前記接続先の情報伝送装置から第１の送信信号を受信した場合、受信信号を前記受信パラメータに従って調整し、受信データとして前記第１の伝送速度で出力し、前記接続先の情報伝送装置から第２の送信信号を受信した場合、受信信号を前記受信パラメータに従って調整して復調し、受信データとして前記第２の伝送速度で出力する受信部と
を備えてなる情報伝送装置。
【請求項２】
請求項１に記載の情報伝送装置において、
前記送信部と前記受信部は、前記制御と監視のデータに対して前記第２の伝送速度を用いることを特徴とする情報伝送装置。
【請求項３】
請求項２に記載の情報伝送装置において、
前記情報伝送装置を備える前記構成要素において電源投入、リセット、活性挿入のいずれかが行われた場合、前記送信部と前記受信部は、まず、前記第２の伝送速度による通信を行い、該通信が終了した後、前記第１の伝送速度による通信を行うことを特徴とする情報伝送装置。
【請求項４】
請求項１乃至請求項３のいずれかに記載の情報伝送装置において、
前記送信部は、前記第１の送信信号の送信に先立って、前記第１の伝送速度のテストパターンを前記接続先の情報伝送装置へ送信し、
前記受信部は、前記接続先の情報伝送装置における前記テストパターンの受信結果を前記接続先の情報伝送装置から受信し、
前記送信制御部は、前記受信結果に基づいて前記送信パラメータを変更することを特徴とする情報伝送装置。
【請求項５】
構成要素の制御と監視を行う制御監視部を備えた情報処理装置において、情報処理装置の構成要素間の通信を行う情報伝送方法であって、
出力振幅、エンファシス強度、駆動インピーダンス、ＡＣ／ＤＣ結合の選択のいずれかを含む送信パラメータを記憶する送信制御ステップと、
第１の伝送速度で送信データが入力されると、前記第１の伝送速度の送信データを前記送信パラメータに従って調整し、第１の送信信号として接続先の情報伝送装置へ伝送路を介して送信し、前記第１の伝送速度より低い第２の伝送速度で送信データが入力されると、前記第２の伝送速度の送信データを前記第１の伝送速度のパターンで変調し、前記第１の伝送速度のパターンで変調された前記第２の伝送速度の送信データを前記送信パラメータに従って調整し、第２の送信信号として前記接続先の情報伝送装置へ前記伝送路を介して送信する送信ステップと、
イコライザ係数、ゲインのいずれかを含む受信パラメータを記憶する受信制御ステップと、
前記接続先の情報伝送装置から第１の送信信号を受信した場合、受信信号を前記受信パラメータに従って調整し、受信データとして前記第１の伝送速度で出力し、前記接続先の情報伝送装置から第２の送信信号を受信した場合、受信信号を前記受信パラメータに従って調整して復調し、受信データとして前記第２の伝送速度で出力する受信ステップと
を実行する情報伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、構成要素間で高速な通信を行うと共に、構成要素の制御監視を行うための情報伝送装置、情報伝送方法に関するものである。
【背景技術】
【０００２】
サーバ装置やストレージ装置等の情報処理装置では、制御監視ボードが備えられており、この制御監視ボードが情報処理装置の構成要素である各ボードの制御と監視を行っている。このため、制御監視ボードとその他のボードは制御監視用インタフェースを持ち、専用の伝送路で接続され、制御監視のための通信を行う。また、情報処理装置の高性能化、高速化に伴い、情報処理装置内及び情報処理装置間のデータ伝送速度の高速化が進んでおり、上述した情報処理装置では、制御監視のための通信とは別に、１Ｇｂｐｓを超える高速データ伝送であるマルチギガビット伝送系が用いられている。【０００３】
ここで、従来のマルチギガビット伝送系を用いた情報処理装置の構成について説明する。図１０は、従来の情報処理装置の構成の一例を示すブロック図である。この情報処理装置は、制御監視伝送路１１、マルチギガビット伝送路１２、制御監視ボード１３１、クロスバスイッチボード１３２、ＣＰＵ（Central Processing Unit）ボード１３３、ＩＯ（Input/Output）制御ボード１３４、ＳＣＳＩ（Small Computer System Interface）制御ボード１３５、ＬＡＮ（Local Area Network）制御ボード１３６、ＵＳＢ（Universal Serial Bus）制御ボード１３７を備える。【０００４】
制御監視ボード１３１は、情報処理装置の他の構成要素のボードであるクロスバスイッチボード１３２、ＣＰＵボード１３３、ＩＯ制御ボード１３４、ＳＣＳＩ制御ボード１３５、ＬＡＮ制御ボード１３６、ＵＳＢ制御ボード１３７の制御監視を行う。このため、制御監視ボード１３１は制御監視インタフェース１３を備え、各ボードは制御監視インタフェース１３を備え、制御監視インタフェース１３同士は、制御監視伝送路１１で接続されている。更に、各ボードは、他のボードとのマルチギガビット伝送を行うための、マルチギガビット伝送インタフェース１３８を備える。マルチギガビット伝送インタフェース１３８同士は、マルチギガビット伝送路１２で接続されている。【０００５】
次に、従来のマルチギガビット伝送系の構成について説明する。図１１は、従来のマルチギガビット伝送系の構成の一例を示すブロック図である。このマルチギガビット伝送系は、バックプレーン２１、ＢＰ（バックプレーン）コネクタ２２、情報処理装置の構成要素のいずれかであるボード１３９ａ，１３９ｂを備える。ボード１３９ａ，１３９ｂはそれぞれ、マルチギガビット伝送インタフェース１３８ａ，１３８ｂを備える。マルチギガビット伝送インタフェース１３８ａ，１３８ｂは、上述したマルチギガビット伝送インタフェース１３８に対応する。また、バックプレーン２１とＢＰコネクタ２２は、上述したマルチギガビット伝送路１２の構成要素であり、その配線長は各ボードの搭載スロットにより異なる。【０００６】
ボード１３９ａからの送信データは、マルチギガビット伝送インタフェース１３８ａで送信され、マルチギガビット伝送路１２を介してマルチギガビット伝送インタフェース１３８ｂで受信され、ボード１３９ｂへ受信データとして出力される。同様に、ボード１３９ｂからの送信データは、マルチギガビット伝送インタフェース１３８ｂで送信され、マルチギガビット伝送路１２を介してマルチギガビット伝送インタフェース１３８ａで受信され、ボード１３９ａへ受信データとして出力される。【０００７】
図１２は、従来のマルチギガビット伝送インタフェースの構成の一例を示すブロック図である。このマルチギガビット伝送インタフェース１３８は、送信部４１、送信パラメータ記憶部４２、送信パラメータ制御部１４３、受信部５１、受信パラメータ記憶部５２、受信パラメータ制御部１５３を備える。送信パラメータ制御部１４３は、送信パラメータ記憶部４２に送信パラメータを設定する。送信部４１は、送信パラメータ記憶部４２の送信パラメータに従って、ボードから入力された送信データの波形を調整し、マルチギガビット伝送路１２へ送信する。受信パラメータ制御部１５３は、受信パラメータ記憶部５２に受信パラメータを設定する。受信部５１は、受信パラメータ記憶部５２の受信パラメータに従って、マルチギガビット伝送路１２から受信した波形を調整し、受信データとしてボードへ出力する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したように、制御監視ボード１３１による制御監視は、低い伝送速度で良いが、確実に通信を行うために制御監視伝送路１１と各ボードにおける制御監視インタフェース１３が必要となる。また、制御監視伝送路１１にはＩＩＣやＵＳＢ等を用いており、制御監視インタフェース１３には専用ＬＳＩが必要であると共に、配線が輻輳する問題があった。【０００９】
また、高速伝送を保証するためには、実際の装置において伝送波形を観測して振幅波形及びジッタマージンを確認する必要がある。特に、マルチギガビット伝送系では、ＬＳＩ（Large Scale Integrated Circuit）パッケージの配線、ＬＳＩチップの保護回路等の回路や配線が、受信波形に大きく影響する。しかし、ＬＳＩのＩＯピンを用いてＬＳＩパッケージ外から観測できる波形は、ＬＳＩパッケージ内の受信回路入力点での受信波形とは異なることから、振幅及びジッタマージンを適切に評価し、判定するには、多くの工数が必要になる。また、実際の装置評価において、ＬＳＩパッケージを開封してＬＳＩチップに直接プローブを当てることは困難であり、非現実的である。【００１０】
また、情報処理装置に用いられるマルチギガビット伝送系においては、バックプレーンやケーブルを使用する多様な伝送路に対応するために、送信部／受信部をチューニングする必要がある。そのためには、伝送路の条件が変わる度に、送信部４１が用いる送信パラメータである出力振幅、エンファシス強度、駆動インピーダンス、ＡＣ／ＤＣ結合の選択、信号スピード等や、受信部５１が用いる受信パラメータであるイコライザ設定、ゲイン等を適切な値に設定しなければならない。更に、バックプレーンにおける各ボードの搭載スロットやケーブルの接続先によって、各パラメータの適切な設定値が異なる。また、部品の特性のばらつき、温度や電源に依存する特性変化によっても、各パラメータの適切な設定値が異なる。【００１１】
そこで、搭載スロットとケーブル長を固定にすることが行われていた。また、予め搭載スロットやケーブル長毎に各パラメータの設定値を決めておき、電源投入時や装置リセット時にファームウェア／ドライバで設定することが行われていた。これらの対策は、装置構成の自由度が低くなると共に、部品の特性のばらつきに対する許容範囲が狭くなることから、設定値を決めるために多大な工数を必要としていた。例えば、同一機能のボードを異なる搭載スロットに搭載する場合、搭載スロットの違いにより伝送路の条件が変わることから、その都度、送信機と受信機のパラメータを最適化するための工数が必要となっていた。【００１２】
本発明は上述した問題点を解決するためになされたものであり、制御監視用伝送系とマルチギガビット伝送系を共通のハードウェアで実現すると共に、マルチギガビット伝送系の最適化を容易にする情報伝送装置、情報伝送方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述した課題を解決するため、本発明は、構成要素の制御と監視を行う制御監視部を備えた情報処理装置において、前記構成要素に備えられ、前記構成要素間の通信を行う情報伝送装置であって、送信パラメータを記憶する送信制御部と、第１の伝送速度、または前記第１の伝送速度より低い第２の伝送速度で送信データが入力され、前記送信データを前記送信パラメータに従って調整し、送信信号として接続先の情報伝送装置へ送信する送信部と、受信パラメータを記憶する受信制御部と、接続先の情報伝送装置から受信した受信信号を前記受信パラメータに従って調整し、受信データとして前記第１の伝送速度、または前記第２の伝送速度で出力する受信部とを備えたものである。【００１４】
また、本発明に係る情報伝送装置において、前記送信部と前記受信部は、前記制御と監視のデータに対して前記第２の伝送速度を用いることを特徴とするものである。【００１５】
また、本発明に係る情報伝送装置において、前記情報伝送装置を備える前記構成要素において電源投入、リセット、活性挿入のいずれかが行われた場合、前記送信部と前記受信部は、まず、前記第２の伝送速度による通信を行い、該通信が終了した後、前記第１の伝送速度による通信を行うことを特徴とするものである。【００１６】
また、本発明に係る情報伝送装置において、前記送信部は、前記第２の伝送速度の送信データが入力されると、前記第１の伝送速度のパターンで前記第２の伝送速度の送信データを変調し、送信信号として送信し、前記受信部は、前記第１の伝送速度のパターンで変調された前記第２の伝送速度の受信信号を復調し、前記第２の伝送速度の受信データを出力することを特徴とするものである。【００１７】
また、本発明に係る情報伝送装置において、前記送信パラメータは、出力振幅、エンファシス強度、駆動インピーダンス、ＡＣ／ＤＣ結合の選択、伝送速度、のいずれかを含み、前記受信パラメータは、イコライザ係数、ゲインのいずれかを含むことを特徴とするものである。【００１８】
また、本発明に係る情報伝送装置において、前記送信部は、前記第１の伝送速度でテストパターンを接続先の情報伝送装置へ送信し、前記受信部は、前記接続先の情報伝送装置により、前記テストパターンが受信され、前記テストパターンの誤り率が測定され、前記第２の伝送速度で前記誤り率の測定結果が送信されると、前記誤り率の測定結果を受信し、前記送信制御部は、前記誤り率の測定結果に基づいて送信パラメータを変更することを特徴とするものである。【００１９】
また、本発明に係る情報伝送装置において、前記受信部は、接続先の情報伝送装置により前記第１の伝送速度で送信されたテストパターンを受信し、受信した前記テストパターンの誤り率を測定し、前記受信制御部は、前記誤り率の測定結果に基づいて受信パラメータを変更し、前記送信部は、前記第２の伝送速度で前記誤り率の測定結果を前記接続先の情報伝送装置へ送信することを特徴とするものである。【００２０】
また、本発明は、構成要素の制御と監視を行う制御監視部を備えた情報処理装置において、情報処理装置の構成要素間の通信を行う情報伝送方法であって、送信パラメータを記憶する送信制御ステップと、第１の伝送速度、または前記第１の伝送速度より低い第２の伝送速度で送信データが入力され、前記送信データを前記送信パラメータに従って調整し、送信信号として接続先の前記構成要素へ送信する送信ステップと、受信パラメータを記憶する受信制御ステップと、接続先の前記構成要素から受信した受信信号を前記受信パラメータに従って調整し、受信データとして前記第１の伝送速度、または前記第２の伝送速度で出力する受信ステップとを実行するものである。【００２１】
また、本発明に係る情報伝送方法において、前記送信ステップと前記受信ステップは、前記制御と監視のデータに対して前記第２の伝送速度を用いることを特徴とするものである。【００２２】
また、本発明に係る情報伝送方法において、前記構成要素において電源投入、リセット、活性挿入のいずれかが行われた場合、前記送信ステップと前記受信ステップは、まず、前記第２の伝送速度による通信を行い、該通信が終了した後、前記第１の伝送速度による通信を行うことを特徴とするものである。【００２３】
また、本発明に係る情報伝送方法において、前記送信ステップは、前記第２の伝送速度の送信データが入力されると、前記第１の伝送速度のパターンで前記第２の伝送速度の送信データを変調し、送信信号として送信し、前記受信ステップは、前記第１の伝送速度のパターンで変調された前記第２の伝送速度の受信信号を復調し、前記第２の伝送速度の受信データを出力することを特徴とするものである。【００２４】
また、本発明に係る情報伝送方法において、前記送信パラメータは、出力振幅、エンファシス強度、駆動インピーダンス、ＡＣ／ＤＣ結合の選択、伝送速度、のいずれかを含み、前記受信パラメータは、イコライザ係数、ゲインのいずれかを含むことを特徴とするものである。【００２５】
また、本発明に係る情報伝送方法において、前記送信ステップは、前記第１の伝送速度でテストパターンを接続先の前記構成要素へ送信し、前記受信ステップは、前記接続先の構成要素により、前記テストパターンが受信され、前記テストパターンの誤り率が測定され、前記第２の伝送速度で前記誤り率の測定結果が送信されると、前記誤り率の測定結果を受信し、前記送信制御ステップは、前記誤り率の測定結果に基づいて送信パラメータを変更することを特徴とするものである。【００２６】
また、本発明に係る情報伝送方法において、前記受信ステップは、接続先の前記構成要素により前記第１の伝送速度で送信されたテストパターンを受信し、受信した前記テストパターンの誤り率を測定し、前記受信制御ステップは、前記誤り率の測定結果に基づいて受信パラメータを変更し、前記送信ステップは、前記第２の伝送速度で前記誤り率の測定結果を前記接続先の構成要素へ送信することを特徴とするものである。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る情報処理装置の構成の一例を示すブロック図である。
【図２】本発明に係るマルチギガビット伝送系の構成の一例を示すブロック図である。
【図３】本発明に係るマルチギガビット伝送インタフェースの構成の一例を示すブロック図である。
【図４】本発明に係るマルチギガビット伝送インタフェースの動作の一例を示すフローチャートである。
【図５】本発明に係る自動チューニングの動作の一例を示すフローチャートである。
【図６】本発明に係る送信パラメータ最適化の動作の一例を示すフローチャートである。
【図７】本発明に係る受信パラメータ最適化の動作の一例を示すフローチャートである。
【図８】本発明に係る低速伝送モードによる送信の動作の一例を表す波形である。
【図９】本発明に係る低速伝送モードによる受信の動作の一例を表す波形である。
【図１０】従来の情報処理装置の構成の一例を示すブロック図である。
【図１１】従来のマルチギガビット伝送系の構成の一例を示すブロック図である。
【図１２】従来のマルチギガビット伝送インタフェースの構成の一例を示すブロック図である。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について図面を参照しつつ説明する。【００２９】
本発明に係る情報処理装置は、マルチギガビット伝送インタフェースとマルチギガビット伝送路において、マルチギガビット伝送を用いることにより、送信パラメータと受信パラメータの最適化が必要となる高速伝送モードと、マルチギガビット伝送より低い伝送速度を用いることにより、送信パラメータと受信パラメータの最適化が不要となる低速伝送モードとを切り替えて使用するものである。更に、この低速伝送モードで制御監視を行うことにより、制御監視インタフェースと制御監視伝送路を削減するものである。【００３０】
まず、本発明に係る情報処理装置の構成について説明する。【００３１】
図１は、本発明に係る情報処理装置の構成の一例を示すブロック図である。図１において、図１０と同一符号は図１０に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図１０と比較すると図１は、制御監視ボード１３１の代わりに制御監視ボード３１を備え、クロスバスイッチボード１３２の代わりにクロスバスイッチボード３２を備え、ＣＰＵボード１３３の代わりにＣＰＵボード３３を備え、ＩＯ制御ボード１３４の代わりにＩＯ制御ボード３４を備え、ＳＣＳＩ制御部１３５の代わりにＳＣＳＩ制御部３５を備え、ＬＡＮ制御ボード１３６の代わりにＬＡＮ制御ボード３６を備え、ＵＳＢ制御ボード１３７の代わりにＵＳＢ制御ボード３７を備え、マルチギガビット伝送インタフェース１３８の代わりにマルチギガビット伝送インタフェース３８を備える。【００３２】
また、本発明に係る情報処理装置において、ＣＰＵボード３３と制御監視ボード３１の間は、従来と同様、制御監視インタフェース１３と制御監視伝送路１１で接続されている。しかし、その他のボードである、クロスバスイッチボード３２、ＩＯ制御ボード３４、ＳＣＳＩ制御ボード３５、ＬＡＮ制御ボード３６、ＵＳＢ制御ボード３７の各ボードと、制御監視ボード３１の間は、制御監視伝送路１１と制御監視インタフェース１３を必要としない。従って、制御監視伝送路１１と制御監視インタフェース１３を大幅に削減することができる。【００３３】
次に、本発明に係るマルチギガビット伝送系の構成について説明する。【００３４】
図２は、本発明に係るマルチギガビット伝送系の構成の一例を示すブロック図である。図２において、図１１と同一符号は図１１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図１１と比較すると図２は、ボード１３９ａ，１３９ｂの代わりにボード３９ａ，３９ｂを備える。また、ボード３９ａ，３９ｂはそれぞれ、マルチギガビット伝送インタフェース１３８ａ，１３８ｂの代わりにマルチギガビット伝送インタフェース３８ａ，３８ｂを備える。マルチギガビット伝送インタフェース３８ａ，３８ｂは、上述したマルチギガビット伝送インタフェース３８に対応する。また、マルチギガビット伝送インタフェース３８ａ，３８ｂの一方がホスト側、他方がＩＯ側となって通信を行う。【００３５】
ボード３９ａにおいて高速伝送モードの送信データである高速送信データは、マルチギガビット伝送インタフェース３８ａで送信され、マルチギガビット伝送路１２を介してマルチギガビット伝送インタフェース３８ｂで受信され、ボード３９ｂへ高速伝送モードの受信データである高速受信データとして出力される。同様に、ボード３９ｂにおいて高速伝送モードの送信データである高速送信データは、マルチギガビット伝送インタフェース３８ｂで送信され、マルチギガビット伝送路１２を介してマルチギガビット伝送インタフェース３８ａで受信され、ボード３９ａへ高速伝送モードの受信データである高速受信データとして出力される。【００３６】
また、ボード３９ａにおいて低速伝送モードの送信データである低速送信データは、マルチギガビット伝送インタフェース３８ａで送信され、マルチギガビット伝送路１２を介してマルチギガビット伝送インタフェース３８ｂで受信され、ボード３９ｂへ低速伝送モードの受信データである低速受信データとして出力される。同様に、ボード３９ｂにおいて低速伝送モードの送信データである低速送信データは、マルチギガビット伝送インタフェース３８ｂで送信され、マルチギガビット伝送路１２を介してマルチギガビット伝送インタフェース３８ａで受信され、ボード３９ａへ低速伝送モードの受信データである低速受信データとして出力される。【００３７】
図３は、本発明に係るマルチギガビット伝送インタフェースの構成の一例を示すブロック図である。図３において、図１２と同一符号は図１２に示された対象と同一又は相当物を示しており、ここでの説明を省略する。マルチギガビット伝送インタフェース１３８と比較するとマルチギガビット伝送インタフェース３８は、送信パラメータ制御部１４３の代わりに送信パラメータ制御部４３を備え、受信パラメータ制御部１５３の代わりに受信パラメータ制御部５３を備え、新たに、テストパターン生成部４４、変調部４５、ＳＷ（スイッチ）４６、テストパターン生成部５４、復調部５５、ＢＥＲ（Bit Error Rate）測定部５６を備える。【００３８】
次に、本発明に係るマルチギガビット伝送インタフェースの動作について説明する。【００３９】
図４は、本発明に係るマルチギガビット伝送インタフェースの動作の一例を示すフローチャートである。このフローは、マルチギガビット伝送インタフェース３８ａの動作であり、マルチギガビット伝送インタフェース３８ａとマルチギガビット伝送インタフェース３８ｂにおいて高速伝送モードによる通信を行うための動作を示す。また、このフローは、マルチギガビット伝送インタフェース３８ａを備えたボード３９ａの電源投入、リセット、活性挿入のいずれかにより開始される。【００４０】
まず、マルチギガビット伝送インタフェース３８ａの各部は初期設定を行う（Ｓ１１）。ここで、マルチギガビット伝送インタフェース３８ａがホスト側、マルチギガビット伝送インタフェース３８ｂがＩＯ側となる。また、送信パラメータと受信パラメータはそれぞれ、送信パラメータ記憶部４２と受信パラメータ記憶部５２に格納された前回の値とする。次に、送信部４１は、受信側であるマルチギガビット伝送インタフェース３８ｂを検出する（Ｓ１２）。次に、マルチギガビット伝送インタフェース３８ａは、低速伝送モードでマルチギガビット伝送インタフェース３８ｂを介して制御監視ボード３１と通信を行うことにより、制御監視ボード３１による制御監視が行われる（Ｓ１３）。ここで、低速伝送モードで制御監視ボード３１からマルチギガビット伝送インタフェース３８ａを備えたボードの初期設定を行っても良い。【００４１】
本実施の形態において、マルチギガビット伝送インタフェース３８ａを備えたボードがＣＰＵボード３３以外のボードであれば、マルチギガビット伝送路１２、ＣＰＵボード３３、制御監視伝送路１１を介して制御監視ボード３１と通信を行うことにより、制御監視が行われる。マルチギガビット伝送路１２は低速伝送モードを用いる。一方、マルチギガビット伝送インタフェース３８ａを備えたボード３９ａがＣＰＵボード３３であれば、従来と同様、制御監視伝送路１１を介して制御監視ボード３１と通信を行うことにより、制御監視が行われる。なお、制御監視ボード３１とクロスバスイッチボード３２またはその他のボードを、マルチギガビット伝送インタフェース３８とマルチギガビット伝送路１２で接続し、制御監視伝送路１１と制御監視インタフェース１３をなくし、全てのボードが低速伝送モードで通信を行う構成としても良い。【００４２】
次に、送信パラメータ制御部４３と受信パラメータ制御部５３は、送信パラメータと受信パラメータの設定を行い、それぞれ送信パラメータ記憶部４２と受信パラメータ記憶部５２に格納する（Ｓ２１）。次に、送信部４１と受信部５１は、それぞれ送信パラメータ記憶部４２と受信パラメータ記憶部５２に従って、高速伝送モードによる通信を行う（Ｓ２２）。この状態が通常の高速伝送モードである。次に、ＢＥＲ測定部５６は、伝送品質が所定の閾値を満たすか否かの判断を行う（Ｓ２３）。ここで、伝送品質は、ＣＲＣ（Cyclic Redundancy Check）等を用いて行う。伝送品質が所定の閾値を満たさない場合（Ｓ２３，Ｙ）、処理Ｓ２１へ戻り、再び送信パラメータと受信パラメータの設定を行う。【００４３】
一方、伝送品質が所定の閾値を満たす場合（Ｓ２３，Ｎ）、送信部４１と受信部５１は、高速伝送モードによる伝送が行われない状態が所定の時間続いたか否かの判断を行う（Ｓ２４）。伝送が行われない状態が続いた場合（Ｓ２４，Ｙ）、送信部４１と受信部５１は、低速伝送モードでマルチギガビット伝送インタフェース３８ｂを介して制御監視ボード３１と通信を行うことにより、制御監視ボード３１による制御監視が行われ（Ｓ２５）、処理Ｓ２６へ移行する。【００４４】
一方、伝送が行われない状態が続いていない場合（Ｓ２４，Ｎ）、送信部４１と受信部５１は、搭載されているボードが他のボードの下位にある場合で、ボードの状態の変更があるか否かの判断を行う（Ｓ２６）。状態の変更がある場合（Ｓ２６，Ｙ）、低速伝送モードにより上位のボードに対して状態の変更の通知を行い（Ｓ２７）、処理Ｓ２８へ移行する。ここで例えば、上位のボードとはＩＯ制御ボード３４であり、下位のボードとはＩＯ制御ボード３４にマルチギガビット伝送路１２で接続されているＳＣＳＩ制御ボード３５、ＬＡＮ制御ボード３６、ＵＳＢ制御ボード３７である。一方、状態の変更がない場合（Ｓ２６，Ｎ）、送信部４１と受信部５１は通信を終了するか否かの判断を行う（Ｓ２８）。通信を終了しない場合（Ｓ２８，Ｎ）、処理Ｓ２２へ戻り、引き続き高速伝送モードによる通信を行う。通信を終了する場合（Ｓ２８，Ｙ）、このフローを終了する。【００４５】
上述した送信パラメータと受信パラメータの設定において、マルチギガビット伝送インタフェース３８ａとマルチギガビット伝送インタフェース３８ｂは、送信パラメータと受信パラメータの自動チューニングを行う。【００４６】
次に、本発明に係る自動チューニングの動作について説明する。【００４７】
図５は、本発明に係る自動チューニングの動作の一例を示すフローチャートである。ここでは、マルチギガビット伝送インタフェース３８ａとマルチギガビット伝送インタフェース３８ｂの動作について示す。まず、マルチギガビット伝送インタフェース３８ａにおいて、ＳＷ４６は、テストパターン生成部４４から入力されるＢＥＲ測定用のテストパターンを送信部４１へ出力することにより、マルチギガビット伝送インタフェース３８ｂへテストパターンを送信する（Ｓ３１）。テストパターンを受信したマルチギガビット伝送インタフェース３８ｂにおいて、ＢＥＲ測定部５６はＢＥＲを測定し、ＳＷ４６と送信部４１は、ＢＥＲ測定結果をマルチギガビット伝送インタフェース３８ａへ送信する。次に、マルチギガビット伝送インタフェース３８ａにおいて、受信部５１はＢＥＲ測定結果を受信し（Ｓ３２）、送信パラメータ制御部４３は送信パラメータ最適化を行う（Ｓ３３）。受信パラメータ制御部５３は受信パラメータ最適化を行う（Ｓ３４）。
マルチギガビット伝送インタフェース３８ａの送信側パラメータ最適化完了後、マルチギガビット伝送インタフェース３８ｂの受信パラメータ制御部５３は受信パラメータ最適化を行う（Ｓ３４）。同様にしてマルチギガビット伝送インタフェース３８ｂの送信側パラメータ最適化、マルチギガビット伝送インタフェース３８ａの受信パラメータ最適化を行う。次に、送信パラメータ制御部４３と受信パラメータ制御部５３は、最適化された送信パラメータと受信パラメータを、低速伝送モードにより制御監視ボード３１へ送信し、制御監視ボード３１は送信パラメータと受信パラメータを格納し（Ｓ３５）、このフローを終了する。【００４８】
次に、送信パラメータ最適化の動作について説明する。【００４９】
図６は、本発明に係る送信パラメータ最適化の動作の一例を示すフローチャートである。ここでは、マルチギガビット伝送インタフェース３８ａにおける送信パラメータ最適化の動作について示す。また、送信パラメータｉ（ｉは１から送信パラメータ数までの整数）の変化量として、１回目の変化量をｓ＿ｔｉステップ、２回目以降の変化量の絶対値をｔ＿ｔｉステップとする。また、ｉの初期値を１とする。また、上述したようにマルチギガビット伝送インタフェース３８ａからマルチギガビット伝送インタフェース３８ｂへ高速伝送モードでテストパターンが送信されている。【００５０】
まず、マルチギガビット伝送インタフェース３８ａの送信パラメータ制御部４３は、送信パラメータｉをｓ＿ｔｉステップ変化させる。（Ｓ５１）。次に、マルチギガビット伝送インタフェース３８ｂにおいて、ＢＥＲ測定部５６はＢＥＲを測定し、ＢＥＲ測定結果は変調部４５、ＳＷ４６、送信部４１により低速伝送モードでマルチギガビット伝送インタフェース３８ａへ送信される。次に、マルチギガビット伝送インタフェース３８ａにおいて、受信部５１は低速伝送モードによりＢＥＲ測定結果を受信し（Ｓ５３）、送信パラメータ制御部４３は前回のＢＥＲ測定結果と比較することにより、ＢＥＲ測定結果が減少したか否かの判断を行う（Ｓ５４）。ＢＥＲ測定結果が減少した場合（Ｓ５４，Ｙ）、送信パラメータ制御部４３は送信パラメータｉを前回と同符号でｔ＿ｔｉステップ変化させ（Ｓ５５）、処理Ｓ６１へ移行する。一方、ＢＥＲ測定結果が減少しない場合（Ｓ５４，Ｎ）、送信パラメータ制御部４３は送信パラメータｉを前回と逆符号でｔ＿ｔｉステップ変化させ（Ｓ５６）、処理Ｓ６１へ移行する。【００５１】
次に、送信パラメータ制御部４３は、逆符号の変化が所定の回数だけ連続したか否かの判断を行う（Ｓ６１）。連続しない場合（Ｓ６１，Ｎ）、処理Ｓ５３へ戻る。一方、連続した場合（Ｓ６１，Ｙ）、送信パラメータ制御部４３は、送信パラメータｉの変化前の値と変化後の値の中央値を送信パラメータｉの最適値として決定する（Ｓ６２）。次に、送信パラメータ制御部４３は、全ての送信パラメータの最適化が終了したか、即ちｉが送信パラメータ数と一致したか否かの判断を行う（Ｓ６３）。最適化が終了していない場合（Ｓ６３，Ｎ）、送信パラメータ制御部４３は、ｉを１増加させ（Ｓ６４）、処理Ｓ５１へ戻る。最適化が終了した場合（Ｓ６３，Ｙ）、このフローを終了する。【００５２】
次に、受信パラメータの最適化の動作について説明する。【００５３】
図７は、本発明に係る受信パラメータ最適化の動作の一例を示すフローチャートである。ここでは、マルチギガビット伝送インタフェース３８ｂにおける受信パラメータ最適化の動作について示す。また、受信パラメータｉ（ｉは１から受信パラメータ数までの整数）の変化量として、１回目の変化量をｓ＿ｒｉステップ、２回目以降の変化量の絶対値をｔ＿ｒｉステップとする。また、ｉの初期値を１とする。また、上述したようにマルチギガビット伝送インタフェース３８ａからマルチギガビット伝送インタフェース３８ｂへ高速伝送モードでテストパターンが送信されている。【００５４】
まず、マルチギガビット伝送インタフェース３８ｂにおいて、受信パラメータ制御部５３は、受信パラメータｉをｓ＿ｒｉステップ変化させる。（Ｓ７１）。次に、ＢＥＲ測定部５６は、受信したテストパターンによりＢＥＲを測定する（Ｓ７３）。次に、受信パラメータ制御部５３は、前回のＢＥＲ測定結果と比較することにより、ＢＥＲ測定結果が減少したか否かの判断を行う（Ｓ７４）。ＢＥＲ測定結果が減少した場合（Ｓ７４，Ｙ）、受信パラメータ制御部５３は、受信パラメータｉを前回と同符号でｔ＿ｒｉステップ変化させ（Ｓ７５）、処理Ｓ８１へ移行する。一方、ＢＥＲ測定結果が減少しない場合（Ｓ７４，Ｎ）、受信パラメータ制御部５３は、受信パラメータｉを前回と逆符号でｔ＿ｒｉステップ変化させ（Ｓ７６）、処理Ｓ８１へ移行する。【００５５】
次に、受信パラメータ制御部５３は、逆符号の変化が所定の回数だけ連続したか否かの判断を行う（Ｓ８１）。連続しない場合（Ｓ８１，Ｎ）、処理Ｓ７３へ戻る。一方、連続した場合（Ｓ８１，Ｙ）、受信パラメータ制御部５３は、受信パラメータｉの変化前の値と変化後の値の中央値を受信パラメータｉの最適値として決定する（Ｓ８２）。次に、受信パラメータ制御部５３は、全ての受信パラメータの最適化が終了したか、即ちｉが受信パラメータ数と一致したか否かの判断を行う（Ｓ８３）。最適化が終了していない場合（Ｓ８３，Ｎ）、受信パラメータ制御部５３は、ｉを１増加させ（Ｓ８４）、処理Ｓ７１へ戻る。最適化が終了した場合（Ｓ８３，Ｙ）、このフローを終了する。【００５６】
上述したように送信パラメータと受信パラメータの設定において、自動チューニングを行うことにより、送信パラメータと受信パラメータを、ＢＥＲが最小となる値に近づけることができる。なお、本実施の形態においては、マルチギガビット伝送インタフェース３８が自動チューニングを行うとしたが、外部からルチギガビット伝送インタフェース３８の送信パラメータと受信パラメータの設定を行っても良い。また、送信パラメータ最適化または受信パラメータ最適化において収束しない場合、制御監視ボード１１と低速伝送モードによる通信を行うことにより、制御監視ボード１１が格納している送信パラメータと受信パラメータをマルチギガビット伝送インタフェース３８へ伝送し、送信パラメータ記憶部４２や受信パラメータ記憶部５２に格納するようにしても良い。【００５７】
次に、低速伝送モードと高速伝送モードの送信の動作について説明する。【００５８】
低速伝送モードにおいて、変調部４５は、“０１”の繰り返しパターンを高速伝送モードの伝送速度で生成し、入力された低速データを繰り返しパターンで変調し、ＳＷ４６へ出力する。ＳＷ４６は、変調部４５からの入力を送信部４１へ出力する。送信部４１は、ＳＷ４６からの入力を送信パラメータに従って調整された状態で送信し、マルチギガビット伝送路１２へ出力する。図８は、本発明に係る低速伝送モードによる送信の動作の一例を表す波形である。上から、繰り返しパターン波形、低速送信データ波形、変調部出力波形を表す。また、高速伝送モードにおいて、ＳＷ４６は、ボード３９から入力される高速送信データを送信部４１へ出力する。送信部４１は、ＳＷ４６からの入力を送信パラメータに従って調整された状態で送信し、マルチギガビット伝送路１２へ出力する。【００５９】
次に、低速伝送モードと高速伝送モードの受信の動作について説明する。【００６０】
低速伝送モードにおいて、受信部５１は、マルチギガビット伝送路１２から受信した波形を受信パラメータに従って調整された状態で受信し、復調部５５へ出力する。復調部５５は、ＢＰＦ（バンドパスフィルタ）により“０１”の繰り返しの高速データのみを通過させ、コンパレータでＢＰＦ通過信号レベルが所定の値を超えたか否かの判定を行い、判定結果を低速受信データとしてボード３９と送信パラメータ制御部４３へ出力する。図９は、本発明に係る低速伝送モードによる受信の動作の一例を表す波形である。上から、受信部出力波形、復調部出力波形を表す。また、高速伝送モードにおいて、受信部５１は、マルチギガビット伝送路１２から受信した波形を受信パラメータに従って調整された状態で受信し、高速受信データとしてボード３９へ出力する。【００６１】
ここでは、“０１”の繰り返しパターンを用いたが、“００１１”の繰り返しパターン、“０００１１１”の繰り返しパターン、“００００１１１１”の繰り返しパターン、等を用いても良い。【００６２】
上述した低速伝送モードの動作により、マルチギガビット伝送インタフェース３８とマルチギガビット伝送路１２を用いて、送信パラメータと受信パラメータの最適化が不要な低速データを伝送することができ、制御監視やパラメータ設定に用いることができる。【００６３】
なお、情報伝送装置は、実施の形態におけるマルチギガビット伝送インタフェースに対応する。また、制御監視部とは、実施の形態における制御監視ボードに対応する。また、送信制御部とは、実施の形態における送信パラメータ制御部と送信パラメータ記憶部に対応する。また、受信制御部とは、実施の形態における受信パラメータ制御部と受信パラメータ記憶部に対応する。また、送信部とは、実施の形態における変調部とＳＷと送信部とテストパターン生成部に対応する。また、受信部とは、実施の形態における受信部と復調部とＢＥＲ測定部とテストパターン生成部に対応する。
【産業上の利用可能性】
【００６４】
以上説明したように、制御監視インタフェースと制御監視伝送路を削減することにより、情報処理装置における配線スペース、回路部品を大幅に削減することができると共に、伝送路間の輻輳を低減することができる。送信パラメータと受信パラメータの自動チューニングを行うことにより、伝送路条件が変わっても高品質の伝送を実現することができる。
【図１】
0004680255.tif 000002
【図２】
0004680255.tif 000003
【図３】
0004680255.tif 000004
【図４】
0004680255.tif 000005
【図５】
0004680255.tif 000006
【図６】
0004680255.tif 000007
【図７】
0004680255.tif 000008
【図８】
0004680255.tif 000009
【図９】
0004680255.tif 000010
【図１０】
0004680255.tif 000011
【図１１】
0004680255.tif 000012
【図１２】
0004680255.tif 000013