(57)【特許請求の範囲】
【請求項１】
入力された電圧に対する電位降下量を制御することで出力端の出力電圧を一定に制御する電圧制御手段を備えるレギュレータ回路において、該電圧制御手段の出力電流を監視し該出力電流が所定電流よりも大きくなったか否かを判定する電流判定手段と、前記電圧制御手段の前記出力端に接続され前記電流判定手段の判定結果に応じて補填電流を該出力端に流す電流ブースタ手段とを備え、前記電流ブースタ手段は、所定出力インピーダンスを有する第１電圧源と該第１電圧源よりも低い出力インピーダンスを有する第２電圧源のどちらかの出力を選択して出力する電圧選択手段と、前記電圧制御手段の前記出力端と前記電圧選択手段の出力端とを接続する容量素子とを備えることを特徴とするレギュレータ回路。
【請求項２】
前記電流判定手段は、前記出力電流が前記所定電流よりも大きくなった場合に検出信号を出力することを特徴とする請求項１に記載のレギュレータ回路。
【請求項３】
前記電圧選択手段は、前記出力電流が前記所定電流よりも小さい場合には前記第１電圧源の出力を選択し、前記出力電流が前記所定電流よりも大きい場合には前記第２電圧源の出力を選択することを特徴とする請求項１又は請求項２に記載のレギュレータ回路。
【請求項４】
前記電圧選択手段は、前記第２電圧源を選択した状態から前記第１電圧源を選択した状態に変化した際に流れる電流が、前記電圧制御手段が流すことのできる最大電流値よりも小さくなるように前記第１電圧源の出力インピーダンスを設定したことを特徴とする請求項１乃至請求項３のいずれか１項に記載のレギュレータ回路。
【請求項５】
前記電圧制御手段の出力電圧の絶対値に対して前記電圧選択手段の出力電圧の絶対値を相対的に低く設定したことを特徴とする請求項１乃至請求項４のいずれか１項に記載のレギュレータ回路。
【請求項６】
ＣＣＤ型固体撮像素子の垂直転送電極に印加する所定電圧を生成する電源回路において、入力電圧を該入力電圧より高電圧に昇圧するチャージポンプ回路と、該チャージポンプ回路の出力電圧を前記所定電圧に制御する請求項１乃至請求項５のいずれかに記載のレギュレータ回路とを備えることを特徴とする電源回路。
【請求項７】
ＣＣＤ型固体撮像素子と、該ＣＣＤ型固体撮像素子の垂直転送電極に所定電圧を出力する請求項６記載の電源回路とを備えることを特徴とする撮像モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像モジュール等に用いられるレギュレータ回路に係り、より詳しくは、ＣＣＤ（電荷結合素子：Charge Coupled Devices）型イメージセンサ（エリアセンサ）の垂直転送電極に駆動電圧を出力するレギュレータ回路，電源回路，撮像モジュールに関する。
【背景技術】
【０００２】
図６は、一般的なＣＣＤ型固体撮像モジュールのブロック構成図である。このＣＣＤ型固体撮像モジュールは、撮影レンズ１と、撮影レンズ１で結像された光学像を受光面で受け電気信号に変換するＣＣＤ型固体撮像素子２と、撮影レンズ１と撮像素子２との間に設けられたメカニカルシャッタ等の光遮蔽手段３とを備える。
【０００３】
このＣＣＤ型固体撮像モジュールは、更に、固体撮像素子２の出力に接続されたアナログフロントエンドプロセッサ（ＡＦＥ）４と、ＡＦＥ４の出力に接続されたデジタル信号処理（ＤＳＰ）部５と、撮像素子駆動回路（ドライブ回路：ＤＲＶ）６と、これらにタイミング信号を出力するタイミングジェネレータ（ＴＧ）７と、ＤＲＶ６に電源電圧（ＶＨ，ＶＬ，ＶＤＤ）を供給する電源（ＰＷＲ）８とを備える。
【０００４】
撮影レンズ１は被写体光束を撮像素子２の受光面に結像し、光遮蔽手段３はレンズ１からの被写体光束を受光面に通過させるか遮光させるかの制御を行う。撮像素子２は、入射光の光量に応じて電荷を生じさせる光電変換素子と、光電変換素子において生じた信号電荷を転送するための垂直転送電極及び水平転送電極を有する。
【０００５】
ＡＦＥ４は、撮像素子２から出力されるアナログの画像信号を基準電位部分と信号電位部分との２箇所で相関２重サンプリングし、差分に適切なゲインをかけてＡ／Ｄ（アナログ／デジタル）変換してデジタルの画像信号として出力する。ＤＳＰ５は、ＡＦＥ４から出力されるデジタルの画像信号に対して、各種信号処理を施す。
【０００６】
タイミングジェネレータ（ＴＧ）７は、撮像素子２に対して水平転送電極を駆動するためのタイミング信号Ｈを出力すると共に、ＡＦＥ４に対してタイミングパルスを出力し、また、ＤＳＰ５に対しても同期を取るためのタイミングパルスを出力する。ＴＧ７は更に、撮像素子２の垂直転送電極に駆動用電圧を供給する駆動用回路（ＤＲＶ）６に対してもタイミングパルスを出力する。
【０００７】
撮像素子２の水平転送電極への印加電圧（タイミング信号Ｈ）は３Ｖ程度の低電圧であるため、ＴＧ７から水平転送電極に水平転送電極駆動用のタイミング信号Ｈを直接出力するが、撮像素子２の垂直転送電極への印加電圧は高電圧であるため、ＤＲＶ６がＴＧ７からのタイミング信号を受けて垂直転送電極に高電圧の駆動電圧を印加する。
【０００８】
ＤＲＶ６は、撮像素子２の垂直転送電極を駆動するための集積回路（ＩＣ）であり、一般的に負電圧を含む３つの電圧、たとえば「＋１５Ｖ」「０Ｖ」「−８Ｖ」の電圧を垂直転送電極に出力する。ＡＦＥ４，ＤＳＰ５，ＴＧ７が動作するために必要な電源電圧は３Ｖ等の低い電圧であるが、ＤＲＶ６の出力電圧は「＋１５Ｖ」「−８Ｖ」の高電圧であるため、電源（ＰＷＲ）８がＤＲＶ６に高電圧を供給する様になっている。
【０００９】
図７は、図１に示した電源（ＰＷＲ）の詳細構成図である。電子装置が高電圧を必要とする場合、コイルを用いたスイッチングレギュレータで高電圧を生成することができる。しかし、携帯電話機では、電波を使用する関係で、周囲に磁束が漏れ電磁ノイズを撒き散らすスイッチングレギュレータは用いられず、コンデンサで高電圧生成を実現できるチャージポンプ回路が用いられる。
【００１０】
図７に示すチャージポンプ回路を有する電源（ＰＷＲ）８は、バッテリ１１と、バッテリ電圧ＶＢＡＴから電圧ＶＤＤを生成するＶＤＤレギュレータ１２と、電圧ＶＤＤを６倍する６倍昇圧チャージポンプ回路１３と、電圧ＶＤＤを６倍した電圧ＶＨ０から所定の高電圧ＶＨを生成するＶＨレギュレータ１４と、電圧ＶＤＤを−３倍する３倍負昇圧チャージポンプ回路１５と、電圧ＶＤＤを−３倍した電圧ＶＬ０から所定のマイナス側高電圧ＶＬを生成するＶＬレギュレータ１６とを備え、ＶＨレギュレータ１４から電圧ＶＨがＤＲＶ６に出力され、ＶＤＤレギュレータ１２から電圧ＶＤＤがＤＲＶ６，レギュレータ１４，１６に出力され、ＶＬレギュレータ１６から電圧ＶＬがＤＲＶ６に出力される。
【００１１】
バッテリ１１は、例えばリチウムイオン電池等の充電電池でなり、ＶＤＤレギュレータ１２にバッテリ電圧ＶＢＡＴを供給する。バッテリ電圧ＶＢＡＴは、例えば＋３．２Ｖ〜＋５．５Ｖの範囲の電圧であり、充電の状態および負荷電流の状態で変化する。ＶＤＤレギュレータ１２は、シリーズレギュレータであり、バッテリ電圧ＶＢＡＴの供給を受けて、ＶＢＡＴの電圧レベルや出力負荷電流の状態によらず、一定の電圧になるように制御されたＶＤＤ（例えば＋３Ｖ）を、各チャージポンプ回路１３，１５，ＤＲＶ６等に供給する。
【００１２】
６倍昇圧チャージポンプ回路１３は、スイッチトキャパシタを用いた昇圧用チャージポンプ回路であり、電圧ＶＤＤの供給を受けて、電圧ＶＤＤを６倍した電圧ＶＨ０（約＋１８Ｖ）を、ＶＨレギュレータ１４に供給する。
【００１３】
３倍負昇圧チャージポンプ回路１５は、スイッチトキャパシタを用いた昇圧用チャージポンプ回路で、電圧ＶＤＤの供給を受けて、電圧ＶＤＤを−３倍したＶＬ０（約−９Ｖ）を、ＶＬレギュレータ１６に供給する。
【００１４】
各チャージポンプポンプ回路１３，１５の出力電圧ＶＨ０，ＶＬ０の電圧値は、各チャージポンプ回路１３，１５の出力抵抗及び負荷電流により、若干低下する。
【００１５】
ＶＨレギュレータ１４は、電圧ＶＨ０の供給を受けて、電圧ＶＨ０の電圧レベルや出力負荷電流の状態によらず、一定電圧に制御された電圧ＶＨ（例えば＋１５Ｖ）をＤＲＶ６供給する。ＶＬレギュレータ１６は、電圧ＶＬ０の供給を受けて、電圧ＶＬ０の電圧レベルや出力負荷電流の状態によらず、一定電圧に制御された電圧ＶＬ（例えば−８Ｖ）をＤＲＶ６に供給する。
【００１６】
図８は、従来のＶＨレギュレータ１４の回路図である。従来のＶＨレギュレータは、誤差アンプ（Ａｍｐ）２１と、Ｖ／Ｉ（電圧／電流）変換トランジスタ２２と、ダイオード接続トランジスタ２３と、出力トランジスタ２４と、出力電圧を分圧するための抵抗２５，２６と、電源バイパスコンデンサ２７とで構成される。
【００１７】
誤差アンプ２１は、演算増幅器が用いられ、そのＤＣ利得は４０ｄＢ〜８０ｄＢ程度である。また抵抗２５，２６はその比が出力電圧ＶＨを抵抗分圧し、誤差アンプ２１の負入力に参照電圧（Ｖref）と同じ電圧を印加するように設定される。誤差アンプ２１の出力は、Ｖ／Ｉ変換トランジスタ２２のゲートに接続され、誤差アンプ２１の出力電圧に応じて誤差電流値を増減する。
【００１８】
誤差電流値は、ソースが電圧ＶＨ０に接続されたダイオード接続トランジスタ２３に流れる。出力トランジスタ２４は、ダイオード接続トランジスタ２３とカレントミラーを構成し、ダイオード接続トランジスタ２３と出力トランジスタ２４のサイズ比により誤差電流値を電流増幅し、その電流を電圧ＶＨ０の電源から電圧ＶＨを出力する端子２８へと流す。
【００１９】
例えば、出力電圧ＶＨが低くなった場合、抵抗２５と抵抗２６とで分圧された電圧も低くなり、誤差アンプ２１の正入力よりも負入力のほうが低くなる。すると誤差アンプ出力電圧は上昇し、Ｖ／Ｉ変換トランジスタ２２により誤差電流が増加する。その電流はカレントミラーにて電流増幅され、出力トランジスタ２４を流れる電流を増加させることで出力電圧ＶＨを上昇させ、出力電圧ＶＨを元に戻す方向に制御される。このような負帰還ループにより、出力電圧ＶＨが一定に制御される。
【００２０】
誤差アンプ２１は、ＶＤＤ―ＧＮＤ間にて動作することができるため、低耐圧の微細トランジスタにて構成できる。またＶ／Ｉ変換トランジスタ２２、ダイオード接続トランジスタ２３、および出力トランジスタ２４は、ＶＨ０―ＧＮＤ間にて動作しているため高耐圧トランジスタを使用する必要がある。
【００２１】
電源バイパスコンデンサ２７は、電圧ＶＨを出力する端子２８に接続され、高周波のノイズを抑制する。また、出力トランジスタ２４の出力抵抗と電源バイパスコンデンサ２７の容量値によりファーストポール（１ｓｔ  Ｐｏｌｅ）を設定して位相補償を行い、ＶＨレギュレータ１４は安定に動作する。
【００２２】
図９は、従来のＶＬレギュレータ１６（図７）の回路図である。ＶＬレギュレータは、誤差アンプ３１と、Ｖ／Ｉ変換トランジスタ３２と、ダイオード接続トランジスタ３３と、出力トランジスタ３４と、出力電圧を分圧するための抵抗３５，３６と、電源バイパスコンデンサ３７とで構成される。
【００２３】
誤差アンプ３１は、演算増幅器が用いられ、そのＤＣ利得は４０ｄＢ〜８０ｄＢ程度である。また抵抗３５と抵抗３６とはその比が出力電圧ＶＬを抵抗分圧し、誤差アンプ３１の負入力に参照電圧（Ｖref）と同じ電圧を印加するように設定される。
【００２４】
誤差アンプ３１の出力は、Ｖ／Ｉ変換トランジスタ３２のゲートに接続され、誤差アンプ３１の出力電圧に応じて誤差電流値を増減する。誤差電流値は、ソースが電圧ＶＬ０に接続されたダイオード接続トランジスタ３３に流れる。出力トランジスタ３４は、ダイオード接続トランジスタ３３とカレントミラーを構成し、ダイオード接続トランジスタ３３と出力トランジスタ３４とのサイズ比により誤差電流値を電流増幅し、その電流を電圧ＶＬ側から電圧ＶＬ０側へと流す。
【００２５】
例えば、出力電圧ＶＬが高くなった場合、抵抗３５と抵抗３６とで分圧された電圧も高くなり、誤差アンプ３１の正入力よりも負入力のほうが高くなる。すると誤差アンプ出力電圧は低下し、Ｖ／Ｉ変換トランジスタ３２により誤差電流が増加する。その電流はカレントミラーにて電流増幅され、出力トランジスタ３４を流れる電流を増加させることで出力電圧ＶＬを低下させ、出力電圧ＶＬを元に戻す方向に制御される。このような負帰還ループにより出力電圧ＶＬが一定に制御される。
【００２６】
誤差アンプ３１は、ＶＤＤ−ＧＮＤ間にて動作することができるため低耐圧の微細トランジスタにて構成できる。またＶ／Ｉ変換トランジスタ３２、ダイオード接続トランジスタ３３、および出力トランジスタ３４は、ＶＤＤ−ＶＬ０間にて動作しているため高耐圧トランジスタを使用する必要がある。
【００２７】
電源バイパスコンデンサ３７は、出力端子３８に接続され、高周波のノイズを抑制する。また出力トランジスタ３４の出力抵抗と電源バイパスコンデンサ３７の容量値によりファーストポール（１ｓｔ  Ｐｏｌｅ）を設定して位相補償を行い、レギュレータ１６は安定に動作する。
【００２８】
図１０は、撮像素子２とＤＲＶ６の詳細模式図である。撮像素子２は、インターライン型のＣＣＤエリアイメージセンサであり、多数個の光電変換素子２ａが複数行，複数列に沿って行列状に配置される。個々の光電変換素子列に１つずつ垂直電荷転送素子２ｂが配置され、各垂直電荷転送素子２ｂは水平電荷転送素子２ｃに電気的に接続される。
【００２９】
光電変換素子２ａから垂直電荷転送素子２ｂへの電荷読み出しと垂直電荷転送素子２ｂによる水平電荷転送素子２ｃ方向への電荷転送は、撮像素子２の垂直転送電極に転送駆動用のパルス電圧を印加することにより行われる。水平電荷転送素子２ｃによる出力部２ｄ方向への電荷転送は、撮像素子２の水平転送電極に転送駆動用のパルス電圧を印加することにより行われる。
【００３０】
ＤＲＶ６は、制御ロジック６ａと、垂直転送電極にパルス電圧を出力する２値ドライバ回路６ｂ，６ｃおよび３値ドライバ回路６ｄ，６ｅとで構成される。制御ロジック６ａにはタイミングジェネレータ７からのタイミングパルス信号が制御信号として入力される。制御ロジック６ａは、この制御信号を、各ドライバ回路６ｂ〜６ｅを制御できる信号レベルに変換し、各ドライバ回路６ｂ〜６ｅの出力を決定するための制御信号を各ドライバ回路６ｂ〜６ｅに供給する。
【００３１】
撮像素子２の垂直転送電極の駆動には、読み出し動作及び転送動作を行う３値駆動（＋１５Ｖ，０Ｖ，−８Ｖ）と、転送動作だけを行う２値駆動（０Ｖ，−８Ｖ）とがある。
【００３２】
図１０では、３値駆動用の３値ドライバ回路６ｄ，６ｅの出力ＴＯ１，ＴＯ２が、夫々、読み出しゲートを兼ねる垂直転送電極Ｖ２，Ｖ４に接続される。２値駆動用の２値ドライバ回路６ｂ，６ｃの出力ＢＯｌ，ＢＯ２は、夫々、転送のみを行う垂直転送電極Ｖ１，Ｖ３に接続される。ＤＲＶ６に設けられるドライバ回路数は、固体撮像素子２の垂直転送電極数によって増減する。
【００３３】
撮像素子２の光電変換素子２ａにおいて生じた信号電荷は、ＤＲＶ６にて駆動される垂直転送電極により垂直電荷転送素子２ｂに読み出され、その後、水平電荷転送素子２ｃに転送される。水平電荷転送素子２ｃに転送された電荷は、タイミングジェネレータ７から水平転送電極に印加される駆動パルスによって出力部２ｄの方向に転送され、出力部２ｄは電荷量を電圧値に変換し、出力信号（ＯＳ）として出力する。
【００３４】
図１１は、３値ドライバ回路の機能構成図である。３値ドライバ回路は、制御ロジック４１と、出力回路４２とで構成される。出力回路４２は、トランジスタにより、各電源電圧ＶＨ（＝＋１５Ｖ），ＶＬ（＝−８Ｖ），ＶＭ（＝ＧＮＤ０Ｖ）のうちの１つを選択して出力端子ＴＯに接続するスイッチ機能を持つ。３値ＶＨ，ＶＬ，ＶＭのうちの１つを選択するには２ビットの信号が必要で、このため、制御ロジック４１には、２つの信号ＴＩ，ＰＧが入力される。
【００３５】
タイミングジェネレータ７から制御ロジック４１に入力される３Ｖレベルの信号ＴＩ，ＰＧは、制御ロジック４１内の図示しないレベルシフト回路にて＋１５Ｖ／−８Ｖの振幅を持つ信号にレベル変換され、出力回路４２は、制御ロジック４１からの信号により、撮像素子２を駆動するための３種類の電圧ＶＨ，ＶＬ，ＶＭを出力する。
【００３６】
図１２は、２値ドライバ回路の機能構成図である。２値ドライバ回路は、制御ロジック４３と、出力回路４４とで構成される。出力回路４４は、トランジスタにより各電源電圧ＶＭ（＝０Ｖ），ＶＬ（＝−８Ｖ）のいずれかを選択し出力端子ＢＯに接続ためのスイッチ機能を有する。２値ＶＬ，ＶＭの選択であるため１ビットの信号で済み、このため、タイミングジェネレータ７から制御ロジック４３には例えば３Ｖレベルの信号ＢＩが１つだけ入力される。
【００３７】
制御ロジック４３は、３Ｖレベルの信号ＢＩを内部の図示しないレベルシフト回路により高電圧振幅の信号にレベル変換し、出力回路４４は、撮像素子２を駆動するための２種類の電圧ＶＭ，ＶＬを出力する。
【００３８】
図１３は、３値ドライバ回路から出力される電圧ＶＨ，ＶＬ，ＶＭによる電荷転送時および電荷読出時におけるタイミングチャートの一例を示す図である。
【００３９】
電荷転送時は、入力信号ＰＧをハイレベルに設定し、入力信号ＴＩを、ローレベルとハイレベルの交番信号とする。これにより、３値ドライバ回路からは、ＶＭ（＝０Ｖ）とＶＬ（＝−８Ｖ）との交番信号が出力ＴＯとして垂直転送電極に印加され、電荷転送が行われる。
【００４０】
電荷読出時は、入力信号ＴＩをローレベルに設定し、入力信号ＰＧをローレベルに設定する。これにより、３値ドライバ回路の出力ＴＯは、高電圧ＶＨ（＝＋１５Ｖ）となり、光電変換素子の蓄積電荷が垂直転送素子に読み出される。
【００４１】
図１４は、２値ドライバ回路から出力される電圧ＶＬ，ＶＭによる電荷転送時及び電荷読出時におけるタイミングチャートの一例を示す図である。
【００４２】
電荷転送時は、入力信号ＢＩをローレベルとハイレベルの交番信号にする。これにより、出力ＢＯは電圧ＶＭ（＝０Ｖ）と電圧ＶＬ（＝−８Ｖ）との交番信号となり、電荷転送が行われる。
【００４３】
電荷読出時には、入力信号ＢＩをローレベルに設定する。これにより、２値ドライバ回路の出力ＢＯは電圧ＶＭ（＝０Ｖ）となる。
【００４４】
図１５は、固体撮像素子２，ＤＲＶ６，電源８の要部の等価回路図である。尚、この図１５では、中間電圧ＶＭを選択するトランジスタ回路を簡略した記号で図示している。
【００４５】
ＤＲＶ６のＶＨレギュレータ１４は、電圧源１４ａと出力抵抗１４ｂで表すことができ、出力ＶＨには電源バイパスコンデンサ２７が接続される。ＶＬレギュレータ１６も電圧源１６ａと出力抵抗１６ｂで表すことができ、出力ＶＬには電源バイパスコンデンサ３７が接続される。この図１５でのＤＲＶ６には３値ドライバ回路だけを図示しており、その出力ＴＯは、撮像素子２に設けられている垂直転送電極の容量Ｃvccdを駆動する。
【００４６】
ＶＨレギュレータ１４の電源ＶＨ０は、図７で説明した様にチャージポンプ回路１３から供給している。チャージポンプ回路の電流供給能力は小さく、ＶＨレギュレータ１４の電流供給能力を大きくすることはできない。従って、ＶＨレギュレータ１４の出力抵抗は大きくなってしまう。同様に、ＶＬレギュレータ１６の電源ＶＬ０はチャージポンプ回路１５にて供給しているため、ＶＬレギュレータ１６の電流供給能力を大きくすることができず、ＶＬレギュレータ１６も出力抵抗が大きくなってしまう。
【００４７】
このような電源構成を用いて垂直転送電極を駆動した場合、以下のような問題が発生する。
【００４８】
図１６は、垂直転送電極を図１５の等価回路にて電荷読出動作させたときの波形図である。ＤＲＶ６の出力ＴＯは電圧ＶＭ（＝０Ｖ）から電圧ＶＨ（＝＋１５Ｖ）に切り換えられる。トランジスタＭｌがＯＮすると、出力ＶＨとＣvccdが低抵抗で接続され、ＣvccdをＶＨレベルに充電しようとするが、ＶＨレギュレータ１４の出力抵抗は、ＤＲＶ６のトランジスタＭ１のＯＮ抵抗に比べ非常に大きいため、ＶＨレギュレータ１４からの電流供給では、Ｃvccdをすぐに充電することができず、出力ＶＨの電源バイパスコンデンサ２７からＣvccdへ充電される。従って、Ｃvccdへ充電された分だけ出力ＶＨの電位レベルは低下する。
【００４９】
出力ＶＨの電位レベルは、ＶＨレギュレータ１４により、次の読み出し動作時までに元のレベルまで回復（充電）される。従って、出力ＴＯの振幅は、徐々に小さくなっていくことはないが、本来必要とされる出力ＴＯの振幅レベルよりも小さくなってしまうという問題が起こる。
【００５０】
図１７は、垂直転送電極を図１４の等価回路にて転送動作させたときの波形図である。ＤＲＶ６の出力ＴＯは電圧ＶＭから電圧ＶＬ（＝−８Ｖ）に切り換えられる。トランジスタＭ２がＯＮしたとき、出力ＶＬとＣvccdが低抵抗で接続され、ＣvccdをＶＬレベルに充電しようとするが、ＶＬレギュレータ１６の出力抵抗は、ＤＲＶ６のトランジスタＭ２のＯＮ抵抗に比べ非常に大きいため、ＶＬレギュレータ１６からの電流供給では、Ｃvccdをすぐに充電することができない。このため、出力ＶＬの電源バイパスコンデンサ３７からＣvccdへ充電される。従って、Ｃvccdへ充電された分だけ出力ＶＬの電位レベルは上昇する。
【００５１】
出力ＶＬの電位レベルは、ＶＬレギュレータ１６によって次の転送動作時までに元のレベルまで回復（充電）される。従って、出力ＴＯの振幅は、徐々に小さくなっていくことはないが、本来必要とされる出力ＴＯの振幅レベルよりも小さくなってしまうという問題が起こる。
【００５２】
更に、以下に説明するスミア電荷の高速掃き出しを行う場合にも、問題が発生する。図６に示す様に撮像素子２の前面に光遮蔽手段３が設けられている場合、ＤＶＲ６は、撮像素子２の垂直転送電極を電荷転送駆動（２値駆動）するとき、本来の信号電荷転送の前に、スミア電荷を垂直転送素子から掃き出すべく垂直転送電極を高速で電荷転送駆動する（例えば、下記特許文献１参照）。
【００５３】
図１８及び図１９は、３値ドライバ回路及び２値ドライバ回路がスミア電荷の高速掃き出しを行うときのタイミングチャートの一例を示す図である。どちらのタイミングチャートでも、垂直転送電極の読み出し駆動を行う前に、より高い駆動周波数（通常転送時の１０倍以上）でスミア電荷の高速掃き出しが行われる。
【００５４】
図２０は、垂直転送電極を図１５の等価回路にてスミア電荷高速掃出動作させたときの波形図である。ＤＲＶ６の出力ＴＯは電圧ＶＭから電圧ＶＬに切り換えられる。トランジスタＭ２がＯＮしたとき、出力ＶＬとＣvccdが低抵抗で接続され、ＣvccdをＶＬレベルに充電しようとするが、ＶＬレギュレータ１６の出力抵抗はＤＲＶ６のトランジスタＭ２のＯＮ抵抗に比べ非常に大きいため、ＶＬレギュレータ１６からの電流供給では、Ｃvccdをすぐに充電することができず、出力ＶＬの電源バイパスコンデンサ３７からＣvccdへ充電される。従って、Ｃvccdへ充電された分だけ出力ＶＬレベルは上昇する。
【００５５】
ここまでは、図１７で説明した転送動作と同様である。しかし、スミア電荷の高速掃き出しは駆動周波数が高いため、ＶＬレギュレータ１６は、次の出力ＴＯが電圧ＶＭから電圧ＶＬへ変化するまでに出力ＶＬを元のレベルまで回復（充電）させることができない。従って、出力ＴＯの振幅は、徐々に小さくなっていくことになり、本来必要とされる出力ＴＯの振幅レベルよりも小さくなってしまうという問題が起こる。
【００５６】
以上説明した様に、チャージポンプ回路とレギュレータ回路とを組み合わせた電源を使用して垂直転送電極の駆動を行うと、本来必要とされる振幅レベルにて駆動することができず、撮像素子２の特性に悪影響を与え、撮像モジュールから得られる画像が劣化してしまうという問題が起きる。
【００５７】
尚、３値ドライバ回路の従来例として、下記特許文献２記載のものがあり、チャージポンプ回路の従来例として、下記特許文献３記載のものがある。
【００５８】
【特許文献１】特開２００３−１９７８９５号公報
【特許文献２】特開２００１―１２８０７３号公報
【特許文献３】特開２０００―１０５６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００５９】
本発明の目的は、チャージポンプ回路などの電流供給能力の低い電源と組み合わされた場合でも、規定の振幅レベルの電圧を出力することができるレギュレータ回路と、このレギュレータ回路を用いた電源回路と、この電源回路を用いた撮像モジュールを提供することにある。
【課題を解決するための手段】
【００６０】
本発明のレギュレータ回路は、入力された電圧に対する電位降下量を制御することで出力端の出力電圧を一定に制御する電圧制御手段を備えるレギュレータ回路において、該電圧制御手段の出力電流を監視し該出力電流が所定電流よりも大きくなったか否かを判定する電流判定手段と、前記電圧制御手段の前記出力端に接続され前記電流判定手段の判定結果に応じて補填電流を該出力端に流す電流ブースタ手段とを備え、前記電流ブースタ手段は、所定出力インピーダンスを有する第１電圧源と該第１電圧源よりも低い出力インピーダンスを有する第２電圧源のどちらかの出力を選択して出力する電圧選択手段と、前記電圧制御手段の前記出力端と前記電圧選択手段の出力端とを接続する容量素子とを備えることを特徴とする。
【００６１】
本発明のレギュレータ回路の前記電流判定手段は、前記出力電流が前記所定電流よりも大きくなった場合に検出信号を出力することを特徴とする。
【００６３】
本発明のレギュレータ回路の前記電圧選択手段は、前記出力電流が前記所定電流よりも小さい場合には前記第１電圧源の出力を選択し、前記出力電流が前記所定電流よりも大きい場合には前記第２電圧源の出力を選択することを特徴とする。
【００６４】
本発明のレギュレータ回路の前記電圧選択手段は、前記第２電圧源を選択した状態から前記第１電圧源を選択した状態に変化した際に流れる電流が、前記電圧制御手段が流すことのできる最大電流値よりも小さくなるように前記第１電圧源の出力インピーダンスを設定したことを特徴とする。
【００６５】
本発明のレギュレータ回路は、前記電圧制御手段の出力電圧の絶対値に対して前記電圧選択手段の出力電圧の絶対値を相対的に低く設定したことを特徴とする。
【００６６】
本発明の電源回路は、ＣＣＤ型固体撮像素子の垂直転送電極に印加する所定電圧を生成する電源回路において、入力電圧を該入力電圧より高電圧に昇圧するチャージポンプ回路と、該チャージポンプ回路の出力電圧を前記所定電圧に制御する上記のいずれかに記載のレギュレータ回路とを備えることを特徴とする。
【００６７】
本発明の撮像モジュールは、ＣＣＤ型固体撮像素子と、該ＣＣＤ型固体撮像素子の垂直転送電極に所定電圧を出力する上記記載の電源回路とを備えることを特徴とする。
【発明の効果】
【００６８】
本発明によれば、電流供給能力の低いチャージポンプ回路とを組み合わせても、ＣＣＤ型固体撮像素子の垂直転送電極を規定の振幅レベルで駆動することが可能となる。
【発明を実施するための最良の形態】
【００６９】
以下、本発明の一実施形態について、図面を参照して説明する。
【００７０】
本発明の一実施形態に係るレギュレータ回路は、例えば、図６に示す撮像モジュールの電源８に設けられる図７のＶＨレギュレータ１４，ＶＬレギュレータ１６の代わりに用いられる。本実施形態に係る図６，図７，図８の構成及び動作は上述した通りであるため、その説明は省略する。
【００７１】
図１は、本発明の一実施形態に係るＶＨレギュレータ１１４をＤＲＶ６及び撮像素子２に接続した回路図である。本実施形態のＶＨレギュレータ１１４は、図８に示す従来のＶＨレギュレータ１４（電圧制御手段）の構成に付加回路を追加した構成になっている。このため、図８の回路素子と同一回路素子（誤差アンプ２１、Ｖ／Ｉ変換トランジスタ２２、ダイオード接続トランジスタ２３、出力トランジスタ２４、出力電圧を分圧するための抵抗２５，２６、電源バイパスコンデンサ２７、出力端２８）に同一符号を付して説明する。
【００７２】
本実施形態のＶＨレギュレータ１１４は、電圧制御手段を構成する図８の従来構成に加え、モニタトランジスタ５１と、定電流源（ＩlimＨ）５２とを備える電流判定手段と、出力トランジスタ５３と、スイッチトランジスタ５４と、定電流源（Ｉsink）５５とを備える電圧選択手段と、容量素子であるカップリングコンデンサ５６とが追加されている。電圧選択手段とカップリングコンデンサ５６とで電圧ブースタ手段が構成される。
【００７３】
誤差アンプ２１は、演算増幅器が用いられ、そのＤＣ利得は４０ｄＢ〜８０ｄＢ程度である。また、抵抗２５，２６はその比が出力電圧ＶＨを抵抗分圧し、誤差アンプ２１の負入力に参照値（Ｖref）と同じ電圧を印加するように設定される。
【００７４】
誤差アンプ２１の出力は、Ｖ／Ｉ変換トランジスタ２２とモニタトランジスタ５１の各ゲートに接続され、Ｖ／Ｉ変換トランジスタ２２とモニタトランジスタ５１は、誤差アンプ２１の出力電圧に応じて誤差電流値を増減する。
【００７５】
Ｖ／Ｉ変換トランジスタ２２による誤差電流値は、前段のチャージポンプ回路１３（図７参照）の出力電圧ＶＨ０にソースが接続されたダイオード接続トランジスタ２３に流れる。出力トランジスタ２４は、ダイオード接続トランジスタ２３とカレントミラーを構成し、ダイオード接続トランジスタ２３と出力トランジスタ２４のサイズ比により誤差電流値を電流増幅して、その電流を電源ＶＨ０から出力ＶＨ（出力端２８）に流す。
【００７６】
Ｖ／Ｉ変換トランジスタ２２に流れる電流は誤差電流値であるが、出力ＶＨの出力電流と比例関係にあり、Ｖ／Ｉ変換トランジスタ２２とゲート／ソース間電圧が同じであるモニタトランジスタ５１を流れる電流は、出力ＶＨからの出力電流の増減をモニタすることができる。
【００７７】
モニタトランジスタ５１とそのドレイン（接続ノードＸＢＴＨ）に接続された定電流源（ＩlimH）５２とで構成される電流判定手段は、モニタトランジスタ５１に流せる電流と定電流源（ＩlimH）５２の電流との比較を行い、電流判定結果をノードＸＢＴＨの電位変化として出力する。
【００７８】
定電流源（Ｉ1imH）５２の電流よりもモニタトランジスタ５１が流せる電流が小さい場合、ノードＸＢＴＨの電位は３Ｖ程度（ＶＤＤレベル）に上昇し、逆に定電流源（ＩlimH）５２の電流よりもモニタトランジスタ５１が流せる電流が大きい場合、ノードＸＢＴＨの電位はＧＮＤレベルに降下する。定電流源（ＩlimH）５２の電流値は、出力ＶＨが定格電流値以上のときに、ノードＸＢＴＨの電位がＶＤＤレベルからＧＮＤレベルに変化するように設定される。
【００７９】
ノードＸＢＴＨは、電圧選択手段を構成する出力トランジスタ５３とスイッチトランジスタ５４の各ゲートに共通に接続される。出力トランジスタ５３のソースは図７に示すＶＤＤレギュレータ１２の出力に接続され、ノードＸＢＴＨの電位がＶＤＤレベルの場合には、出力トランジスタ５３はカットオフしている。しかし、ノードＸＢＴＨの電位がＶＤＤレベルから下がってくると、出力トランジスタ５３は電源ＶＤＤからそのドレイン出力ＢＴＨとトランジスタ５４に電流を流す。
【００８０】
出力トランジスタ５３が流せる電流は、ノードＸＢＴＨの電位レベルにより制御される。出力トランジスタ５３は、電流供給能力を高くするためサイズが大きく設定されるが、ＶＤＤ−ＧＮＤ間にて動作することで低耐圧の微細トランジスタにて構成でき、チップサイズは増大しない。また、電流供給能力の高いＶＤＤレギュレータ１２の出力を電源ＶＤＤとして用いているため、出力ＶＨよりもはるかに大きい電流を流すことができる。
【００８１】
スイッチトランジスタ５４のソースには定電流源（Ｉsink）５５が接続され、ノードＸＢＴＨがＶＤＤレベルの場合にはスイッチトランジスタ５４がＯＮし、出力ＢＴＨからＧＮＤに定電流源５５の電流を流す。ノードＸＢＴＨの電位がＧＮＤレベルの場合にはスイッチトランジスタ５４がカットオフし、出力ＢＴＨからＧＮＤに電流は流れない。定電流源（Ｉsink）５５の電流値は、定電流源（ＩlimH）５２の電流値よりも小さく設定する。カップリングコンデンサ５６は、出力ＶＨと出力ＢＴＨとの間を接続する。
【００８２】
図２は、図１のＶＨレギュレータ１１４を用いた場合における垂直転送電極の読出動作時の波形図である。始めにＤＲＶ６はその出力ＴＯを電圧ＶＭ（＝０Ｖ）にし、撮像素子２のＣvccdをＶＭレベルにする。このとき、図１に示すＤＲＶ６のトランジスタＭ１はＯＦＦしているため、出力ＶＨからＣvccdに電流は流れない。出力ＶＨは負帰還ループにより規定のＶＨレベルになっている。出力ＶＨの負荷電流はほとんどないため、モニタトランジスタ５１が流せる電流は、定電流源（ＩlimH）５２の電流値よりも小さく、ノードＸＢＴＨはＶＤＤレベルとなる。
【００８３】
ノードＸＢＴＨの電位がＶＤＤレベルのため、出力トランジスタ５３はカットオフしている。また、スイッチトランジスタ５４はＯＮし、定電流源５５の電流を出力ＢＴＨからＧＮＤ（第１電圧源）に流す。出力ＢＴＨの電位がＧＮＤレベルより高い場合は、定電流源５５により出力ＢＴＨの電位は徐々に低下し、やがてＧＮＤレベルになると電流は流れなくなる。このときの出力ＶＨはＶＨレベル（＝＋１５Ｖ）となり、出力ＢＴＨはＧＮＤレベル（＝０Ｖ）となり、カップリングコンデンサ５６は初期化される。
【００８４】
次に、出力ＴＯは電圧ＶＭから電圧ＶＨに切り換えられる。ＤＲＶ６のトランジスタＭｌがＯＮし、出力ＶＨとＣvccdが低抵抗で接続され、ＣvccdをＶＨレベルに充電しようとする。ＶＨレギュレータ１１４は、Ｃvccdを充電するために、出力端２８から出力される電流は増加する。これにより、モニタトランジスタ５１が流せる電流も増加し、定電流源５２の電流値よりも大きくなり、ノードＸＢＴＨの電位はＶＤＤレベルからＧＮＤレベルの方向に低下する。
【００８５】
ノードＸＢＴＨの電位レベルがＧＮＤレベルの方向に低下すると、出力トランジスタ５３がＯＮし、電源ＶＤＤ（第２電圧源）から出力ＢＴＨへ流れる電流が増大する。この電流は、カップリングコンデンサ５６を通してＣvccdを急速に充電する。
【００８６】
Ｃvccdが充電され、出力ＶＨがＶＨレベルに近くなると、出力ＶＨからの出力電流は減少し、モニタトランジスタ５１が流せる電流も減少し、定電流源（ＩlimH）５２の電流値よりも小さくなり、ノードＸＢＴＨはＧＮＤレベルからＶＤＤレベルの方向に上昇する。すると、出力トランジスタ５３により電源ＶＤＤから出力ＢＴＨへ流れる電流は減少し、出力ＶＨがＶＨレベルになると、ノードＸＢＴＨはＶＤＤレベルとなり、出力トランジスタ５３はカットオフして電源ＶＤＤから出力ＶＨに流れる電流は無くなる。
【００８７】
従って、出力ＶＨは、規定のＶＨレベルまで高速に上昇するように制御され、ＤＲＶ６の出力ＴＯは規定のＶＨレベルとなる。出力ＢＴＨレベルは、Ｃvccdに充電した分、ＧＮＤレベルからＶＤＤレベルの方向に上昇しているが、ノードＸＢＴＨがＶＤＤレベルとなるため、スイッチトランジスタ５４はＯＮして出力ＢＴＨからＧＮＤに定電流源（Ｉsink）５５により定電流が流れ、出力ＢＴＨレベルを徐々にＧＮＤレベルにする。
【００８８】
この電流は出力ＶＨから供給されるが、定電流源（Ｉsink）５５の電流値は、定電流源（ＩlimH）５２の電流値よりも小さく設定されているため、モニタトランジスタ５１が流せる電流は、定電流源（ＩlimH）５２の電流値よりも小さく、ノードＸＢＴＨはＶＤＤレベルとなる。従って、出力トランジスタ５３がＯＮすることはない。
【００８９】
出力ＢＴＨは、次の電荷読出動作時までにＧＮＤレベルにすればよいので、Ｉsinkの電流供給能力は低くても問題はない。カップリングコンデンサ５６の容量値は、Ｃvccdに充電したとき、出力ＢＴＨが、ＶＤＤレベルに達しないような値に設定される。
【００９０】
本実施形態のＶＨレギュレータ回路１１４は、電源８でチャージポンプ回路１３と共に使用されても、撮像素子２の垂直転送電極を、規定の振幅レベルにて駆動することが可能となる。
【００９１】
また、本実施形態のＶＨレギュレータ回路１１４は、トランジスタ５３，５４でなる電圧選択手段がＶＤＤ電源（第２電圧源）を選択した状態からＧＮＤ（第１電圧源）を選択した状態に変化した際に流れる電流が、電圧制御手段が流すことのできる最大電流値よりも小さくなるように第１電圧源の出力インピーダンスを設定したため（即ち、定電流源５５が流せる電流を小さく設定したため）、また、電圧制御手段の出力電圧の絶対値（上記例ではＶＨ＝＋１５Ｖ）に対して電圧選択手段の出力電圧の絶対値（上記例ではＶＤＤ＝３Ｖ）を相対的に低く設定したため、規定の振幅レベルを更に安定に保つことができる。
【００９２】
図３は、本発明の一実施形態に係るＶＬレギュレータ１１６をＤＲＶ６及び撮像素子２に接続した回路図である。本実施形態のＶＬレギュレータ１１６は、図９に示す従来のＶＬレギュレータ１６（電圧制御手段）の構成に付加回路を追加した構成になっている。このため、図９の回路素子と同一回路素子（誤差アンプ３１、Ｖ／Ｉ変換トランジスタ３２、ダイオード接続トランジスタ３３、出力トランジスタ３４、出力電圧を分圧するための抵抗３５，３６、電源バイパスコンデンサ３７、出力端３８）に同一符号を付して説明する。
【００９３】
本実施形態のＶＬレギュレータ１１６は、電圧制御手段を構成する図９の従来構成に加え、電流判定手段を構成するモニタトランジスタ６１及び定電流源（ＩlimL）６２と、電圧選択手段を構成する出力トランジスタ６３，スイッチトランジスタ６４，定電流源（Ｉsource）６５と、容量素子であるカップリングコンデンサ６６が追加されている。電圧選択手段とカップリングコンデンサ６６とで電圧ブースタ手段が構成される。
【００９４】
誤差アンプ３１は、演算増幅器が用いられ、そのＤＣ利得は４０ｄＢ〜８０ｄＢ程度である。また、抵抗３５，３６はその比が出力電圧ＶＬを抵抗分圧し、誤差アンプ３１の負入力に参照電圧（Ｖref）と同じ電圧を印加するように設定される。
【００９５】
誤差アンプ３１の出力は、Ｖ／Ｉ変換トランジスタ３２とモニタトランジスタ６１の各ゲートに接続され、Ｖ／Ｉ変換トランジスタ３２とモニタトランジスタ６１は、誤差アンプ３１の出力電圧に応じて誤差電流値を増減する。
【００９６】
Ｖ／Ｉ変換トランジスタ３２による誤差電流値は、図７のチャージポンプ回路１５から出力される電圧ＶＬ０にソースが接続されたダイオード接続トランジスタ３３に流れる。出力トランジスタ３４は、ダイオード接続トランジスタ３３とカレントミラーを構成し、ダイオード接続トランジスタ３３と出力トランジスタ３４のサイズ比により誤差電流値を電流増幅して、その電流を出力ＶＬから電源ＶＬ０へと流す。
【００９７】
Ｖ／Ｉ変換トランジスタ３２に流れる電流は誤差電流値であるが、出力ＶＬの出力電流と比例関係にあり、Ｖ／Ｉ変換トランジスタ３２とゲート／ソース間電圧が同じであるモニタトランジスタ６１は、出力ＶＬからの出力電流の増減をモニタすることができる。
【００９８】
モニタトランジスタ６１のドレインに接続されるノードＸＢＴＬには、定電流源（ＩlimL）６２が接続されている。モニタトランジスタ６１に流れる電流と定電流源６２の電流との比較が行われ、定電流源６２の電流よりもモニタトランジスタ６１が流せる電流が小さい場合には、ノードＸＢＴＬはＶＤＤレベルからＧＮＤレベルの方向に降下する。
【００９９】
逆に、定電流源６２の電流よりもモニタトランジスタ６１が流せる電流が大きい場合には、ノードＸＢＴＬはＧＮＤレベルからＶＤＤレベルの方向に上昇する。定電流源６２の電流値は、出力ＶＬが定格電流値以上のときにノードＸＢＴＬがＧＮＤレベルからＶＤＤレベルの方向に変化するように設定される。
【０１００】
ノードＸＢＴＬは、出力トランジスタ６３とスイッチトランジスタ６４の夫々のゲートに接続される。出力トランジスタ６３のソースはＧＮＤに接続され、ノードＸＢＴＬの電位がＧＮＤレベルの場合は、出力トランジスタ６３はカットオフされる。ノードＸＢＴＬの電位がＧＮＤレベルから上がっていくと、出力トランジスタ６３のドレインに接続された出力ＢＴＬからＧＮＤに電流を流す。
【０１０１】
出力トランジスタ６３が流せる電流はノードＸＢＴＬの電位レベルにより制御できる。出力トランジスタ６３は、電流供給能力を高くするためサイズが大きく設定されるが、ＶＤＤ−ＧＮＤ間にて動作することで低耐圧の微細トランジスタにて構成でき、チップサイズは増大しない。
【０１０２】
また、出力トランジスタ６３はＧＮＤに電流を流すため、出力ＶＬよりもはるかに大きい電流を流すことができる。スイッチトランジスタ６４のソースには電流源６５が接続され、ノードＸＢＴＬの電位がＧＮＤレベルの場合、スイッチトランジスタ６４がＯＮして電源ＶＤＤから出力ＢＴＬに電流を流す。ノードＸＢＴＬの電位がＶＤＤレベルの場合は、スイッチトランジスタ６４がカットオフして電源ＶＤＤから出力ＢＴＬに電流は流れない。
【０１０３】
定電流源６５の電流値は、定電流源６２の電流値よりも小さく設定する。カップリングコンデンサ６６は、出力ＶＬと出力ＢＴＬとの間を接続する。
【０１０４】
図４は、図３のＶＬレギュレータ１１６を用いた場合における垂直転送電極の転送動作時の波形図である。始めにＤＲＶ６は出力ＴＯを電圧ＶＭにし、撮像素子２のＣvccdをＶＭレベルにする。このとき、図３に示すＤＲＶ６のトランジスタＭ２はＯＦＦしているため、Ｃvccdから出力ＶＬ（出力端３８）へ電流は流れない。
【０１０５】
出力ＶＬは負帰還ループにより規定のＶＬレベルになっている。出力ＶＬの負荷電流はほとんどないため、モニタトランジスタ６１が流せる電流は、定電流源６２の電流値よりも小さく、ノードＸＢＴＬの電位はＧＮＤレベルとなる。ノードＸＢＴＬの電位はＧＮＤレベルのため、出力トランジスタ６３はカットオフしている。また、スイッチトランジスタ６４はＯＮし、電流源６５は電源ＶＤＤから出力ＢＴＬに電流を流す。
【０１０６】
出力ＢＴＬの電位がＶＤＤレベルより低い場合には、定電流源６５により、出力ＢＴＬは徐々に上昇し、やがてＶＤＤレベルになると電流は流れなくなる。このときの出力ＶＬはＶＬレベル（＝−８Ｖ）となり、出力ＢＴＬはＶＤＤレベル（＝３Ｖ）となり、カップリングコンデンサ６６は初期化される。
【０１０７】
次に、出力ＴＯは電圧ＶＭ（＝０Ｖ）から電圧ＶＬ（＝−８Ｖ）に切り換えられる。ＤＲＶ６のトランジスタＭ２がＯＮし、出力ＶＬとＣvccdが低抵抗で接続され、ＣvccdをＶＬレベルに充電しようとする。ＶＬレギュレータ１１６は、Ｃvccdを充電するために、出力ＶＬから電源ＶＬ０に流れる電流は増加する。
【０１０８】
これにより、モニタトランジスタ６１が流せる電流も増加し、定電流源６２の電流値よりも大きくなり、ノードＸＢＴＬの電位はＧＮＤレベルからＶＤＤレベルの方向に上昇する。すると出力トランジスタ６３がＯＮし、出力ＢＴＬからＧＮＤへ流れる電流が増大する。この電流は、カップリングコンデンサ６６を通してＣvccdを急速に充電する。
【０１０９】
Ｃvccdが充電され、出力ＶＬがＶＬレベルに近くなると、出力ＶＬから電源ＶＬ０に流れる電流は減少し、モニタトランジスタ６１が流せる電流も減少し、定電流源６２の電流値よりも小さくなり、ノードＸＢＴＬの電位はＶＤＤレベルからＧＮＤレベルの方向に低下する。すると出力トランジスタ６３により出力ＢＴＬからＧＮＤへ流れる電流は減少する。
【０１１０】
出力ＶＬがＶＬレベルになると、ノードＸＢＴＬの電位はＧＮＤレベルとなり、出力トランジスタ６３はカットオフし、出力ＢＴＬからＧＮＤへ流れる電流は無くなる。従って、出力ＶＬは、規定のＶＬレベルまで高速に低下するように制御され、ＤＶＲ６の出力ＴＯは規定のＶＬレベルとなる。
【０１１１】
出力ＢＴＬの電位レベルは、Ｃvccdを充電した分、ＶＤＤレベルからＧＮＤレベルの方向に低下しているが、ノードＸＢＴＬの電位がＧＮＤレベルとなるため、スイッチトランジスタ６４はＯＮし、定電流源６５により電源ＶＤＤから出力ＢＴＬに電流が流れ、出力ＢＴＬの電位レベルは徐々にＶＤＤレベルになる。
【０１１２】
この電流は、出力ＶＬから電源ＶＬ０に流れるが、定電流源６５の電流値は、定電流源６２の電流値よりも小さく設定されているため、モニタトランジスタ６１が流せる電流は、定電流源６２の電流値よりも小さく、ノードＸＢＴＬの電位はＧＮＤレベルとなる。
【０１１３】
従って、出力トランジスタ６３がＯＮすることはない。出力ＢＴＬの電位は、次の転送動作時までにＶＤＤレベルにすればよいので、Ｉsourceの電流供給能力は低くても問題はない。カップリングコンデンサ６６の容量値は、Ｃvccdを充電したとき、出力ＢＴＬの電位がＧＮＤレベルに達しないような値に設定される。
【０１１４】
以上の様に、本実施形態のレギュレータ回路１１６であれば、電源８でチャージポンプ回路１５と共に使用されても、撮像素子２の垂直転送電極を、規定の振幅レベルにて駆動することが可能となる。
【０１１５】
図５は、上述した実施形態に係るレギュレータ回路を用い、固体撮像素子２の垂直転送電極をスミア電荷掃き出しのために高速駆動したときの波形図である。この場合、カップリングコンデンサ６６の容量値を大きく設定しておくのが良い。
【０１１６】
始めにＤＲＶ６は出力ＴＯを電圧ＶＭにし、撮像素子２のＣvccdをＶＭレベル（＝０Ｖ）にする。このとき、ＤＲＶ６のトランジスタＭ２はＯＦＦしているため、Ｃvccdから出力ＶＬへ電流は流れない。出力ＶＬは負帰還ループにより規定のＶＬレベル（＝−８Ｖ）になっている。出力ＶＬの負荷電流はほとんどないため、モニタトランジスタ６１が流せる電流は、定電流源６２の電流値よりも小さく、ノードＸＢＴＬの電位はＧＮＤレベル（＝０Ｖ）となる。
【０１１７】
ノードＸＢＴＬの電位がＧＮＤレベルのため、出力トランジスタ６３はカットオフしている。また、スイッチトランジスタ６４はＯＮし、定電流源６５により、電源ＶＤＤから出力ＢＴＬに電流が流れる。出力ＢＴＬの電位がＶＤＤレベルより低い場合には、定電流源６５により、出力ＢＴＬの電位は徐々に上昇し、やがてＶＤＤレベルになると電流は流れなくなる。このときの出力ＶＬの電位はＶＬレベル（＝−８Ｖ）となり、出力ＢＴＬの電位はＶＤＤレベル（３Ｖ程度）となり、カップリングコンデンサ６６は初期化される。
【０１１８】
次に、ＤＲＶ６の出力ＴＯは電圧ＶＭから電圧ＶＬに切り換えられる。ＤＲＶ６のトランジスタＭ２がＯＮし、出力ＶＬとＣvccdが低抵抗で接続され、ＣvccdをＶＬレベルに充電しようとする。
【０１１９】
ＶＬレギュレータ１１６は、Ｃvccdを充電するために、出力ＶＬから電源ＶＬ０に流れる電流は増加する。すると、モニタトランジスタ６１が流せる電流も増加し、定電流源６２の電流値よりも大きくなり、ノードＸＢＴＬの電位はＧＮＤレベルからＶＤＤレベルの方向に上昇する。これにより、出力トランジスタ６３がＯＮし、出力ＢＴＬからＧＮＤへ流れる電流が増大する。
【０１２０】
この電流は、カップリングコンデンサ６６を通してＣvccdを急速に充電する。Ｃvccdが充電され、出力ＶＬがＶＬレベルに近くなると、出力ＶＬから電源ＶＬ０に流れる電流は減少し、モニタトランジスタ６１が流せる電流も減少し、定電流源６２の電流値よりも小さくなり、ノードＸＢＴＬの電位はＶＤＤレベルからＧＮＤレベルの方向に低下する。すると、出力トランジスタ６３により、出力ＢＴＬからＧＮＤへ流れる電流は減少する。出力ＶＬがＶＬレベルになると、ノードＸＢＴＬの電位はＧＮＤレベルとなり、出力トランジスタ６３はカットオフし、出力ＢＴＬからＧＮＤへ流れる電流は無くなる。
【０１２１】
従って、出力ＶＬは、規定のＶＬレベルまで高速に低下するように制御され、ＤＶＲ６の出力ＴＯは規定のＶＬレベルとなる。出力ＢＴＬの電位レベルは、Ｃvccdを充電した分、ＶＤＤレベルからＧＮＤレベルの方向に低下するが、この場合、カップリングコンデンサ６６の容量値が大きいと、出力ＢＴＬの電位レベルの低下はわずかで、図４に示したＢＴＬ波形のように大きく低下することはない。
【０１２２】
また、ノードＸＢＴＬの電位がＧＮＤレベルとなるため、スイッチトランジスタ６４はＯＮし、電源ＶＤＤから出力ＢＴＬに、定電流源６５により定電流が流れ、出力ＢＴＬの電位をＶＤＤレベルの方向にしようとする。この電流は、出力ＶＬから電源ＶＬ０に流れるが、定電流源６５の電流値は、定電流源６２の電流値よりも小さく設定されているため、モニタトランジスタ６１が流せる電流は、定電流源６２の電流値よりも小さく、ノードＸＢＴＬの電位はＧＮＤレベルになる。
【０１２３】
従って、出力トランジスタ６３がＯＮすることはない。しかし、高速掃き出しを行う駆動周波数は高いため、すぐに次の出力ＴＯ変化となり、またカップリングコンデンサ６６の容量値を大きくしているため、出力ＢＴＬの電位をほとんど上昇させることができない。従って、高速掃き出し期間は、出力ＢＴＬの電位レベルがＧＮＤレベルに近づいていくため、高速掃き出しが終了するまでに出力ＢＴＬの電位がＧＮＤレベルにならないように、カップリングコンデンサ６６の容量値を大きくしておく。
【０１２４】
高速掃き出しが終了して通常の電荷転送になると、駆動周波数が低下する。出力ＢＴＬは、Ｃvccdの充電による低下よりも、定電流源６５による電流で上昇する方が大きくなる。電荷転送期間は、高速掃き出しの期間に比べはるかに長いため、出力ＢＴＬの電位は最終的にＶＤＤレベルとなる。従って、次の高速掃き出しまでに、出力ＢＴＬをＶＤＤレベルにすればよいので、Ｉsourceの電流供給能力は低くても問題がない。
【０１２５】
以上の様に、チャージポンプ回路とレギュレータ回路とを組み合わせた電源を使用する場合でも、上述した実施形態に係るＶＬレギュレータ１１６を用いれば、規定の振幅レベルにて垂直転送電極を高速掃き出し駆動することが可能となる。
【産業上の利用可能性】
【０１２６】
本発明に係るレギュレータ回路は、出力電圧を規定の振幅レベルに維持することができるため、例えばＣＣＤ型固体撮像素子の垂直転送電極の駆動回路に用いると有用である。
【図面の簡単な説明】
【０１２７】
【図１】本発明の一実施形態に係る高電圧レギュレータ回路の回路図である。
【図２】図１に示すレギュレータ回路の動作波形図である。
【図３】本発明の一実施形態に係る低電圧レギュレータ回路の回路図である。
【図４】図３に示すレギュレータ回路の動作波形図である。
【図５】図３に示すレギュレータ回路を用いて固体撮像素子の不要電荷掃き出し駆動を行ったときの動作波形図である。
【図６】携帯電話機等の小型電子機器に搭載する一般的な撮像モジュールの構成図である。
【図７】図６に示す電源の詳細構成図である。
【図８】図７に示す高電圧レギュレータ回路の従来の回路図である。
【図９】図７に示す低電圧レギュレータ回路の従来の回路図である。
【図１０】図６に示すＣＣＤ型撮像素子とドライブ回路の模式図である。
【図１１】図１０に示す３値選択ドライバの回路図である。
【図１２】図１０に示す２値選択ドライバの回路図である。
【図１３】図１１に示す３値選択ドライバを用いて撮像素子を駆動したときのタイミングチャートである。
【図１４】図１１に示す２値選択ドライバを用いて撮像素子を駆動したときのタイミングチャートである。
【図１５】図６に示す撮像素子とドライブ回路と電源の要部等価回路図である。
【図１６】図８，図９に示す従来のレギュレータ回路を用いて撮像素子を読み出し駆動したときの波形図である。
【図１７】図８，図９に示す従来のレギュレータ回路を用いて撮像素子を電荷転送駆動したときの波形図である。
【図１８】図１１に示す３値選択ドライバを用いて撮像素子を高速掃き出し駆動するときのタイミングチャートである。
【図１９】図１２に示す２値選択ドライバを用いて撮像素子を高速掃き出し駆動するときのタイミングチャートである。
【図２０】従来のレギュレータ回路を用いて撮像素子を高速掃き出し駆動したときのドライブ回路出力電圧の波形図である。
【符号の説明】
【０１２８】
２  ＣＣＤ型固体撮像素子（ＣＣＤ）
６  ドライブ回路（ＤＲＶ）
８  電源（ＰＷＲ）
１３，１５  チャージポンプ回路
１４，１１４  高電圧（ＶＨ）レギュレータ回路
１６，１１６  低電圧（ＶＬ）レギュレータ回路
２１，３１  誤差アンプ
２２，３２  Ｖ／Ｉ変換トランジスタ
２３，３３  ダイオード接続トランジスタ
２４，３４，５３，６３  出力トランジスタ
２５，２６，３５，３６  分圧用の抵抗
２８  出力端子
５１，６１  モニタトランジスタ
５２，５５，６２，６５  定電流源
５４，６４  スイッチトランジスタ
５６，６６  カップリングコンデンサ（容量素子）
【図１】
0004667282.tif 000002
【図２】
0004667282.tif 000003
【図３】
0004667282.tif 000004
【図４】
0004667282.tif 000005
【図５】
0004667282.tif 000006
【図６】
0004667282.tif 000007
【図７】
0004667282.tif 000008
【図８】
0004667282.tif 000009
【図９】
0004667282.tif 000010
【図１０】
0004667282.tif 000011
【図１１】
0004667282.tif 000012
【図１２】
0004667282.tif 000013
【図１３】
0004667282.tif 000014
【図１４】
0004667282.tif 000015
【図１５】
0004667282.tif 000016
【図１６】
0004667282.tif 000017
【図１７】
0004667282.tif 000018
【図１８】
0004667282.tif 000019
【図１９】
0004667282.tif 000020
【図２０】
0004667282.tif 000021