(57)【特許請求の範囲】
【請求項１】
ホモロガス化合物ＩｎＭＯ3（ＺｎＯ）m（Ｍ＝Ｉｎ、Ｆｅ、ＧａまたはＡｌ。ｍ＝１以上５０未満の整数）を含有する活性層と、この活性層に接し、仕事関数の絶対値が４．５〜４．９ｅＶの範囲である鉄、ルテニウムおよびレニウムからなる群から選ばれる少なくとも１つを含有するソース電極およびドレイン電極とを備えた薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アモルファス酸化物半導体を用いた薄膜トランジスタに関する。
【背景技術】
【０００２】
近年、情報機器用のフラットディスプレイの普及が目覚しい。このうち液晶ディスプレイは、液晶の光シャッター機能によりバックライトの光をオン／オフ制御し、カラーフィルターを用いて色彩を得る。これに対し、有機ＥＬディスプレイ（あるいは有機ＬＥＤディスプレイ）は、各画素が個々に発光（すなわち、自発光）するため、視野角が広いという利点があるばかりでなく、バックライトが不要であることから薄型化が可能になり、かつフレキシブルな基板上に形成が可能である等の多くの利点を持っている。よって、有機ＥＬディスプレイは次世代のディスプレイとして期待されている。
【０００３】
これらのディスプレイパネルの駆動方式は、大別して２つの種類に分けることができる。第一の駆動方式は、パッシブマトリックス型（あるいは、デューティー駆動方式、単純マトリックス方式）と呼ばれているものである。これは、複数のストライプ電極が行と列にマトリックス状に組み合わされ、行電極と列電極のそれぞれの交点に位置する画素を行電極と列電極に加えた駆動信号により発光させる。発光制御のための信号は、通常、行方向には１行毎に時系列で走査され、同一行の各列には同時に印加される。各画素には通常はアクティブ素子を設けず、行の走査周期のうち各行のデューティー期間にのみ発光制御するようにした方式である。
【０００４】
第二の駆動方式は、各画素にスイッチング素子を持ち、行の走査周期内にわたって発光が可能なアクティブマトリックス型と呼ばれるものである。例えば、１００行×１５０列のパネル全面を１００Ｃｄ／ｍ2の表示輝度で発光させる場合を想定する。この場合、アクティブマトリックス型では各画素は基本的に常時発光しているため、画素の面積率や各種の損失を考慮しない場合には、１００Ｃｄ／ｍ2で発光させれば良い。しかし、パッシブマトリックス型で同じ表示輝度を得ようとすると、各画素を駆動するデューティー比が１／１００になり、そのデューティー期間（選択期間）のみが発光時間となるため、発光時間内の発光輝度を１００倍の１００００Ｃｄ／ｍ2とする必要がある。
【０００５】
ここで、発光輝度を増すためには発光素子に流す電流を増大させればよい。しかし、例えば有機ＥＬ発光素子においては電流を増大させるとともに発光効率が低下することが知られている。この効率の低下により、アクティブマトリックス型の駆動方式とパッシブマトリックス型の駆動方式を同じ表示輝度で比較した場合、パッシブマトリクス型では相対的に消費電力が大きくなる。また、有機ＥＬ素子に流す電流を増すと、発熱等による材料の劣化が生じやすく、表示装置の寿命が短くなるという不都合がある。一方、これらの効率及び寿命の観点から最大電流を制限すると、同じ表示輝度を得るために発光期間を長くする必要が生じる。しかしながら、パッシブマトリックス型駆動方式での発光時間を定めるデューティー比はパネルの行数の逆数であることから、発光期間の延長は、表示容量（駆動ライン数）の制限に結びつく。これらの点から、大面積、高精細度のパネルを実現するにはアクティブマトリックス型の駆動方式を用いる必要があった。通常のアクティブマトリックス駆動の基本回路は、スイッチング素子として薄膜トランジスタを用いた方式が知られている。
【０００６】
大面積、高精細度に適したアクティブマトリックス型の駆動方式では、画素のスイッチング素子としてポリシリコンを用いた薄膜トランジスタ（ＴＦＴ）が最も広く用いられている。しかしながら、例えば、ポリシリコンを用いるＴＦＴを形成するプロセス温度は少なくとも２５０℃以上の高温であり、フレキシブルなプラスチック基板を用いることが困難である問題点がある。
【０００７】
また、室温で作製できる薄膜トランジスタとして有機薄膜トランジスタを用いることが検討されている。しかしながら、有機薄膜トランジスタの場合、高い移動度が得られるといわれているペンタセンでも、その移動度は高々１ｃｍ2／Ｖｓ程度であり有機ＥＬ素子を駆動するのに十分ではない。さらに、ペンタセン膜は多結晶体であるために、ディスプレイを駆動するために一番重要となる面内均一性に問題を抱えている。
【０００８】
こういった従来のディスプレイパネルが有する種々の問題点に対処するため、最近アモルファス酸化物半導体を用いた薄膜トランジスタが提案されている。例えば、特許文献１には、ホモロガス化合物ＩｎＭＯ3（ＺｎＯ）m（Ｍ＝Ｉｎ、Ｆｅ、Ｇａ、Ａｌ。ｍ＝１以上５０未満の整数）膜を用いた電界効果トランジスタ（ＦＥＴ）が開示されている。また、非特許文献１には、室温で作製したＩｎＧａＺｎＯ4膜を用いたトランジスタが電界効果移動度８ｃｍ2／Ｖｓを得たことが開示されている。この開示によれば、全ての製造プロセスを１５０℃以下で行うことが可能であり、プラスチック基板を用いることが可能となる。
【特許文献１】特開２００４−１０３９５７号公報
【非特許文献１】ノムラ、外５名，「アモルファス酸化物半導体を用いた透明フレキシブル薄膜トランジスタの室温製作」，ネイチャ（Nature），２００４年１１月２５日、第４３２巻、ｐ．４８８−４９２
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、このような薄膜トランジスタにおいては以下の問題があった。即ち、酸化物半導体として用いられる物質は、上記ホモロガス化合物ＩｎＭＯ3（ＺｎＯ）mを含め、酸化亜鉛、酸化スズ、酸化インジウムなど全てｎ型半導体である。このため、薄膜トランジスタとして低いオフ電流を達成するためには、ソース電極およびドレイン電極としてｐ型伝導性を示す物質を使う必要がある。ところが、ｐ型伝導性を示す酸化物半導体は作製することが難しく、オフ電流を低く維持することが困難であった。よってオフ電流に対するオン電流の比率（オンオフ比）が低いという問題があった。
【００１０】
そこで本発明は、上述の問題点に鑑み、活性層としてアモルファス酸化物半導体を用いても、高いオンオフ比を安定して実現することができる薄膜トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明に係る薄膜トランジスタは、ホモロガス化合物ＩｎＭＯ3（ＺｎＯ）m（Ｍ＝Ｉｎ、Ｆｅ、ＧａまたはＡｌ。ｍ＝１以上５０未満の整数）を含有する活性層と、この活性層に接し、仕事関数の絶対値が４．５〜４．９ｅＶの範囲であるソース電極およびドレイン電極とを備えたことを特徴とする。
【００１２】
ホモロガス化合物ＩｎＭＯ3（ＺｎＯ）mを活性層として用いた際には、ソース電極およびドレイン電極の仕事関数の絶対値が小さいほどオン電流が高くなり、大きいほどオフ電流が低くなる傾向があり、オンオフ比は最大でも約２００であったが、驚くべきことに仕事関数の絶対値が４．４〜４．９ｅｖの範囲の場合に限り、オンオフ比が約５００以上と飛躍的に向上した。
【００１３】
仕事関数の絶対値が４．４〜４．９ｅＶの範囲である物質として、クロム（Ｃｒ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）等が挙げられる。よって、ソース電極およびドレイン電極として、これらの物質のうち少なくとも１つを含有することで、ソース電極およびドレイン電極の仕事関数の絶対値を上記の範囲に制御することができる。
【発明の効果】
【００１４】
本発明によれば、活性層としてアモルファス酸化物半導体を用いても、ソース電極およびドレイン電極の仕事関数の絶対値を所定の範囲に制御することによって、高いオンオフ比を安定して実現する薄膜トランジスタを提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照して、本発明に係る薄膜トランジスタの実施形態について説明する。図１は、本発明に係る薄膜トランジスタの構成の一例を示す断面図である。図１に示すように、この薄膜トランジスタは、基板１０上に、ゲート電極１１、ゲート絶縁膜１２、活性層１３が順次形成されている。そして、活性層１３の表面にソース電極１４およびドレイン電極１５が形成されている。
【００１６】
基板１０としては、各種のガラス基板の他、ポリイミド、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）などの高分子フィルムを用いることができる。
【００１７】
ゲート電極１１に用いる金属については、いずれの金属も適用可能であるが、材料コスト、薄膜形成のしやすさ、基板への密着性、大気中での安定性などを勘案して決定される。以上の観点から望ましい金属としては、チタン、クロム、コバルト、ニッケル、銅、アルミニウム、ニオブ、タンタル、モリブデンなどが挙げられるが、それらに限定するものではない。
【００１８】
ゲート電極１１は、真空蒸着法、スパッタ法などにて容易に形成することができる。また必要に応じてシャドウマスクやフォトプロセスによりパターニングすることができる。例えば、予めフォトレジストで面積を限定しその後フォトレジストを剥離するか、あるいは、薄膜形成後、フォトレジストを塗布し、露光現像後、適切なエッチング液等により不要部分を除去することで可能である。
【００１９】
ゲート絶縁膜１２としては、二酸化ケイ素や、アルミニウム、タンタル、チタン、ストロンチウム、バリウム等の金属の酸化物、これら金属の陽極酸化膜、これら金属の混合酸化物を用いることができる。ゲート絶縁膜１２の薄膜形成およびパターニングは、ゲート電極１１と同様に、反応性蒸着やスパッタおよびフォトリソグラフにより容易に行うことができる。また、ゲート電極１１の金属を大気中酸化や陽極酸化などの方法で酸化することによっても形成できる。
【００２０】
また、ゲート絶縁膜１２としては、例えばポリスチレン、ポリビニールアルコール、ポリビニールフェノール、アクリルなどのポリマー材料も用いることができる。これらの材料薄膜は適当な溶剤に溶解して塗布することにより得ることができる。金属酸化物は高分子材料に比して誘電率が高い材料が多く、トランジスタを比較的低電圧で駆動することができるという特徴を有する。これに対し高分子材料は比較的誘電率が低いため、高速応答性が良いという特徴がある。また、高分子材料中に高誘電率の酸化物粒子を分散することにより薄膜の実効誘電率を上げることも可能である。
【００２１】
活性層（アモルファス酸化物半導体膜）１３としては、ホモロガス化合物ＩｎＭＯ3（ＺｎＯ）m（Ｍ＝Ｉｎ、Ｆｅ、Ｇａ、Ａｌ。ｍ＝１以上５０未満の整数）を用いる。アモルファス酸化物半導体膜は、スパッタ法、レーザーアブレーション法により形成することができるが、これに限定されるものではなく、様々な製膜方法が適用可能である。また、フォトリソグラフ、シャドウマスクなどを用いて容易にパターニングすることができる。活性層の厚さは１０〜１０００ｎｍの範囲が好ましい。
【００２２】
ソース電極１４およびドレイン電極１５としては、仕事関数の絶対値が４．４〜４．９ｅＶの範囲であるクロム、鉄、モリブデン、タングステン、銅、ルテニウム、レニウム等の金属を用いることができる。これら金属をスパッタ法や真空蒸着法などにより形成することで、仕事関数の絶対値が４．４〜４．９ｅＶの範囲のソース電極１４およびドレイン電極１５を形成することができる。なお、電極の仕事関数の絶対値が４．４〜４．９ｅＶの範囲であれば、上記の金属を２以上含む合金としてもよいし、上記の金属とこれら以外の金属との合金としてもよい。
【００２３】
なお、より好ましい仕事関数の絶対値は４．５〜４．６ｅＶの範囲であり、特にクロムおよび銅を用いることが好ましい。ソース電極１４およびドレイン電極１５は、フォトリソグラフ、シャドウマスクなどを用いて容易にパターニングすることができる。また必要により、ソース電極１４とドレイン電極１５を別々の金属から形成することもできる。
【００２４】
ソース電極１４およびドレイン電極１５の厚さは１０〜１０００ｎｍの範囲が好ましい。ソース電極１４とドレイン電極１５の間のチャネル領域としては、チャネル長さ（ソース電極１４とドレイン電極１５の距離）を１〜１００μｍ、チャネル幅（ソース電極１４およびドレイン電極１５の幅）を１〜１０００μｍとすることが好ましい。
【００２５】
なお、図１では、薄膜トランジスタの構造として、ゲート電極１１が最下層にあり、ソース電極１４およびドレイン電極１５が最上層となるボトムゲート構造を示したが、この構造に限定されず、最上部にゲート電極のあるトップゲート構造や、ＳＩＴ等の縦型構造などの公知の様々な構造に対して本発明は適用可能である。
【実施例】
【００２６】
（実施例１）
基板として、厚さ１００ｎｍの熱酸化膜がついたシリコンウエハを用いた。用いたシリコンウエハはハイドープしたｐ型でありゲート電極として機能し、また熱酸化膜はゲート絶縁膜として機能する。この熱酸化膜上に、酸化物半導体としてＩｎＧａＺｎＯ4のアモルファス膜を２００ｎｍの厚さで形成した。ＩｎＧａＺｎＯ4のアモルファス膜は、ＩｎＧａＺｎＯ4ターゲットを用い、アルゴンガス下、２Ｐａの真空度にて高周波マグネトロンスパッタ法にて形成した。
【００２７】
次に、ソース電極およびドレイン電極として銅の蒸着膜をシャドウマスク法により形成し、実施例１の試料を得た。なお、ソース電極とドレイン電極の厚さは８０ｎｍ、ソース電極とドレイン電極の間のチャネル領域はチャネル長さ５０μｍ、チャネル幅２ｍｍとした。上記の成膜に用いた蒸着装置は拡散ポンプ排気で、蒸着は４×１０-4Ｐａ（３×１０-6ｔｏｒｒ）の真空度で行った。また、蒸着は抵抗加熱方式により成膜速度はそれぞれ１０ｎｍ／ｓｅｃ、０．４ｎｍ／ｓｅｃで行った。なお成膜時の基板温度は室温とした。
【００２８】
（実施例２）
ソース電極およびドレイン電極として、クロム膜を電子線蒸着法にて形成した以外は実施例１と同様にして実施例２の試料を得た。
【００２９】
（比較例１）
ソース電極およびドレイン電極として、金膜を用いた以外は実施例１と同様にして比較例１の試料を得た。
【００３０】
（比較例２）
ソース電極およびドレイン電極として、アルミニウム膜を用いた以外は実施例１と同様にして比較例２の試料を得た。
【００３１】
（比較例３）
ソース電極およびドレイン電極として、白金膜を用いた以外は実施例１と同様にして比較例３の試料を得た。
【００３２】
実施例１、２および比較例１〜３の各試料を作製する過程で、ソース電極とドレイン電極の仕事関数の絶対値を理研計器製ＦＡＣ−１、ＡＣ−２を用いて測定した。また、これら各試料の電界効果トランジスタ特性（ドレイン電流）を微小電流計６４８７（ケースレー社製）を用いて測定し、ゲート電圧−ドレイン電流特性から飽和領域における電荷移動度を算出した。以上の結果を表１に示す。また、ソース電極およびドレイン電極の仕事関数の絶対値を横軸にとった時のＦＥＴ特性を図２に示す。なお、各試料ではそれぞれｎチャンネル型のトランジスタ動作が確認された。
【００３３】
【表１】
0004793679.tif 000002
【００３４】
表１に示すように、ＦＡＣ−１で測定したソース電極およびドレイン電極の仕事関数の絶対値の値は、用いた金属の一般に報告されている値とほぼ一致していた。また、表１および図２に示すように、この仕事関数の絶対値が小さいほどオン電流、オフ電流ともに大きくなる傾向があった。
【００３５】
ソース電極およびドレイン電極として仕事関数の絶対値が４．５ｅＶ未満のアルミニウムを用いた比較例２ではオンオフ比が３０であり、仕事関数の絶対値が４．９ｅＶを超える金、白金を用いた比較例１、３もオンオフ比が２３５、１２４と低かった。一方、仕事関数の絶対値が４．６５ｅｖ、４．５ｅＶの銅、クロムを用いた実施例１、２は、４８５、１１４３と非常に高いオンオフ比が得られた。なお、実施例１、２の飽和移動度は５ｃｍ2／Ｖｓ以上と高かった。
【図面の簡単な説明】
【００３６】
【図１】本発明に係る薄膜トランジスタの構成の一例を示す断面図である。
【図２】ソース電極およびドレイン電極の仕事関数の絶対値に対する飽和移動度、ドレイン電流、オンオフ比の各変化を示すグラフである。
【符号の説明】
【００３７】
１０：基板
１１：ゲート電極
１２：ゲート絶縁膜
１３：活性層
１４：ソース電極
１５：ドレイン電極
【図１】
0004793679.tif 000003
【図２】
0004793679.tif 000004