(57)【特許請求の範囲】
【請求項１】
映像信号に応じて発光素子を発光させる発光回路と、受光信号を出力する受光回路とを含む画素が行列状に配置されてなる画素アレイ部
を備え、
１フレーム期間において、前記発光回路および前記受光回路をそれぞれ動作させる
表示装置であって、
１フレーム期間は、映像信号取り込み期間、キャンセル信号出力期間、撮像期間、受光信号出力期間、及び、発光期間をその順番で含み、
前記発光回路は、
カソードが基準電源に接続された発光素子、
ソースが正電源に接続され、前記発光素子に駆動電流を供給する駆動用トランジスタ、
前記駆動用トランジスタのゲート−ソース間に接続された保持容量、
ソースが映像信号線に接続され、ゲートが発光制御線に接続されたサンプリング用トランジスタ、
及び、
前記発光素子のアノードと前記駆動用トランジスタのドレインとの間に接続され、発光モードと受光モードの切り替えを行うモード切替用トランジスタを含み、
前記映像信号取り込み期間において、前記映像信号線から供給される映像信号を前記サンプリング用トランジスタによりサンプリングして前記保持容量に保持し、
前記発光期間において、前記モード切替用トランジスタにより発光モードに切り替え、前記保持容量に保持された映像信号に基づいて前記駆動用トランジスタにより前記発光素子に流す電流を制御して当該発光素子を発光させ、
前記受光回路は、
電流増幅回路、
ソースが前記発光素子のアノードに接続され、ドレインが前記電流増幅回路の入力端に接続され、ゲートが第１の受光制御線に接続された第１のトランジスタ、
及び、
ドレインが前記第１のトランジスタのドレインに接続され、ゲートが第２の受光制御線に接続され、ソースに所定の固定電圧が与えられる第２のトランジスタを含み、
前記キャンセル信号出力期間、前記撮像期間、及び、前記受光信号出力期間を含む受光動作期間において、前記モード切替用トランジスタにより受光モードに切り替え、
前記キャンセル信号出力期間において、前記第２のトランジスタ及び前記第１のトランジスタをオン状態にして前記固定電圧を前記電流増幅回路及び前記発光素子に供給することにより、前記電流増幅回路から当該電流増幅回路の回路素子の特性バラツキを含んだ電流を出力させ、
前記撮像期間において、前記第２のトランジスタ及び前記第１のトランジスタをオフ状態にすることによって逆バイアスが印加された前記発光素子により撮像を行い、
前記受光信号出力期間において、前記第１のトランジスタをオン状態にすることにより前記発光素子で受光した光量に対応する電流を前記電流増幅回路から出力させる
表示装置。
【請求項２】
前記キャンセル信号出力期間に前記電流増幅回路から出力される電流と、前記受光信号出力期間に前記電流増幅回路から出力される電流とをデジタル信号に変換するアナログ−デジタル変換部と、
外部システムと
を備え、
前記外部システムは、
前記キャンセル信号出力期間において前記アナログ−デジタル変換部から出力される、前記固定電圧に応じた電流に基づく変換データと、前記受光信号出力期間における前記アナログ−デジタル変換部から出力される、前記発光素子の受光量に応じた電流に基づく変換データとの差分をとる
請求項１に記載の表示装置。
【請求項３】
前記キャンセル信号出力期間および前記受光信号出力期間において、前記発光素子のアノード電圧がカソード電圧よりも低くなるように設定される
請求項１または請求項２に記載の表示装置。
【請求項４】
前記アナログ−デジタル変換部は、
前記受光回路の受光素子に流れる電流により生じる当該受光素子の電圧を取り込む第１のスイッチ手段と、
前記第１のスイッチの出力端に一端が接続された保持容量と、
前記保持容量の他端に入力端が接続された反転増幅器と、
前記反転増幅器の入出力端間を選択的に短絡する第２のスイッチ手段と、
前記保持容量の一端に可変の基準電圧を与える第３のスイッチ手段とを有し、
前記第１のスイッチ手段と、前記第２のスイッチ手段とがオン状態となり、前記第３のスイッチ手段がオフ状態となることで、前記保持容量の両端の電圧を設定し、
次いで、前記第１のスイッチ手段と、前記第２のスイッチ手段とがオフ状態となり、前記第３のスイッチ手段がオン状態となることで、前記保持容量の一端に前記基準電圧が供給される
請求項１乃至請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記アナログ−デジタル変換手段は、
前記反転増幅器の出力をクロックに同期してラッチするラッチ回路をさらに有し、
前記基準電圧が所定のステップ数で階段状に可変である
請求項４に記載の表示装置。
【請求項６】
前記クロックの周期と前記基準電圧のステップ数が可変である
請求項５に記載の表示装置。
【請求項７】
映像信号に応じて発光素子を発光させる発光回路と、受光信号を出力する受光回路とを含む画素が行列状に配置されてなる画素アレイ部を有し、
１フレーム期間において、前記発光回路および前記受光回路をそれぞれ動作させ、
１フレーム期間は、映像信号取り込み期間、キャンセル信号出力期間、撮像期間、受光信号出力期間、及び、発光期間をその順番で含み、
前記発光回路は、
カソードが基準電源に接続された発光素子、
ソースが正電源に接続され、前記発光素子に駆動電流を供給する駆動用トランジスタ、
前記駆動用トランジスタのゲート−ソース間に接続された保持容量、
ソースが映像信号線に接続され、ゲートが発光制御線に接続されたサンプリング用トランジスタ、
及び、
前記発光素子のアノードと前記駆動用トランジスタのドレインとの間に接続され、発光モードと受光モードの切り替えを行うモード切替用トランジスタを含み、
前記受光回路は、
電流増幅回路、
ソースが前記発光素子のアノードに接続され、ドレインが前記電流増幅回路の入力端に接続され、ゲートが第１の受光制御線に接続された第１のトランジスタ、
及び、
ドレインが前記第１のトランジスタのドレインに接続され、ゲートが第２の受光制御線に接続され、ソースに所定の固定電圧が与えられる第２のトランジスタを含む
表示装置の駆動方法であって、
前記発光回路は、
前記映像信号取り込み期間において、前記映像信号線から供給される映像信号を前記サンプリング用トランジスタによりサンプリングして前記保持容量に保持し、
前記発光期間において、前記モード切替用トランジスタにより発光モードに切り替え、前記保持容量に保持された映像信号に基づいて前記駆動用トランジスタにより前記発光素子に流す電流を制御して当該発光素子を発光させ、
前記受光回路は、
前記キャンセル信号出力期間、前記撮像期間、及び、前記受光信号出力期間を含む受光動作期間において、前記モード切替用トランジスタにより受光モードに切り替え、
前記キャンセル信号出力期間において、前記第２のトランジスタ及び前記第１のトランジスタをオン状態にして前記固定電圧を前記電流増幅回路及び前記発光素子に供給することにより、前記電流増幅回路から当該電流増幅回路の回路素子の特性バラツキを含んだ電流を出力させ、
前記撮像期間において、前記第２のトランジスタ及び前記第１のトランジスタをオフ状態にすることによって逆バイアスが印加された前記発光素子により撮像を行い、
前記受光信号出力期間において、前記第１のトランジスタをオン状態にすることにより前記発光素子で受光した光量に対応する電流を前記電流増幅回路から出力させる
表示装置の駆動方法。
【請求項８】
前記キャンセル信号出力期間に前記電流増幅回路から出力される電流と、前記受光信号出力期間に前記電流増幅回路から出力される電流とをデジタル信号に変換するアナログ−デジタル変換部と、
外部システムと
を備え、
前記外部システムは、
前記キャンセル信号出力期間において前記アナログ−デジタル変換部から出力される、前記固定電圧に応じた電流に基づく変換データと、前記受光信号出力期間における前記アナログ−デジタル変換部から出力される、前記発光素子の受光量に応じた電流に基づく変換データとの差分をとる
請求項７に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその駆動方法に関し、特に表示エレメントとして自発光型の素子（以下、「自発光素子」と呼ぶ）を含む画素が行列状に配置されてなるアクティブマトリクス型表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
自発光素子として、例えば、有機薄膜に電界をかけると当該有機薄膜が発光する現象を利用した有機ＥＬ(electroluminescence) 素子がある。この有機ＥＬ素子を画素の表示エレメントとして用いてなる有機ＥＬ表示装置は、当該有機ＥＬ素子が１０Ｖ以下の低い駆動電圧で数１００ｎｉｔの輝度を得ることができるため低消費電力であり、また自発光型の素子であるため液晶表示装置では必須な照明装置を必要とせず、軽量化および薄型化が容易であり、さらには有機ＥＬ素子の応答速度が数μｓ程度と非常に高速であるため、液晶表示装置に代表されるホールド型表示装置に比べて動画表示時に残像の問題が発生しなく、表示性能に優れている等の特長を持っている。
【０００３】
このように、低消費電力で、軽量化および薄型化が容易であり、動画表示時の表示性能に優れている等の特長を持つ有機ＥＬ表示装置は、近年、特に低消費電力化、軽量化および薄型化が要求される携帯電話や携帯情報端末（ＰＤＡ;Personal Digital Assistants）に代表される携帯端末装置の表示装置として用いて好適なフラットパネルディスプレイとして有望視されている。この有機ＥＬ表示装置の中でも、とりわけ、画素の駆動素子として、多結晶シリコンを活性層とする薄膜トランジスタ（ＴＦＴ;Thin Film Transistor）を用いたアクティブマトリクス型有機ＥＬ表示装置の開発が盛んである。
【０００４】
一方、モバイル機器では、一般に、抵抗薄膜を用いた接触型タッチパネルが座標検出装置として用いられ、情報入力の手段として広く使用されている（例えば、非特許文献１参照）。
【０００５】
【非特許文献１】雑誌「メカトロニクス」技術調査会、１９９３，ＶＯＬ１８，Ｎｏ１２，ｐ．３６−３７
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、接触型タッチパネルでは、接触点における電位変化を検出する方式であるため、２点以上の接触点を検出することは不可能である。また、表示面上にタッチパネルを配置する構成を採らざるを得ないため、必然的に機器の厚さの増大および表示部の発光輝度の低下を招くという課題がある。
【０００７】
また、近年、ＣＣＤセンサあるいはＣＭＯＳセンサを搭載し、カメラ機能を備えた携帯電話が広く普及しており、さらに個人認証用に指紋センサを内蔵する携帯電話も登場してきている。しかしながら、これらセンサは画像表示部とは一体となっていないため、機器の実装密度の増加を招くという課題がある。
【０００８】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、機器の厚さを厚くしたり、表示部の発光輝度を低下させたりすることなく、画像情報の取り込みが可能な表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明では、発光回路と受光回路を含む画素が行列状に配置されてなる画素アレイ部を有し、前記画素アレイ部の各画素の前記発光回路に対して行単位で発光制御を行うとともに、前記画素アレイ部の各画素の前記受光回路に対して行単位で受光制御を行う表示装置において、前記画素アレイ部の各画素に対して列単位で配線された受光信号線の各々を通して前記受光回路から出力される受光信号をデジタル信号に変換して出力するようにする。
【００１０】
画素アレイ部の各画素は、発光回路と受光回路を含むことで、本来の発光機能（表示機能）を持つことに加えて受光機能をも持つ。そして、各画素の受光回路から受光信号線に出力される受光信号をデジタル信号に変換して外部に出力することで、表示装置外部にＣＣＤセンサやＣＭＯＳセンサを設けなくても画素アレイ部から画像情報を取り込んでデジタルデータで出力したり、タッチパネルを設けなくても画素アレイ部から座標情報を取り込んでデジタルデータで出力したりすることができる。
【発明の効果】
【００１１】
本発明によれば、ＣＣＤセンサやＣＭＯＳセンサを設けたり、タッチパネルを設けたりしなくても、画像情報を取り込むことができるとともに、取り込んだ画像情報をデジタルデータで出力することができるため、機器の厚さを厚くしたり、表示部の発光輝度を低下させたりすることなく、低コストにてシステムを構成できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】
図１は、本発明の一実施形態に係る表示装置、例えば表示エレメントとして自発光素子である有機ＥＬ素子を含む画素が行列状に配置されてなるアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すブロック図である。
【００１４】
図１から明らかなように、本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置１０は、発光回路および受光回路（共に図示せず）を含む多数の画素１１が行列状に配置されてなる画素アレイ部（表示エリア部）１２を有するとともに、その周辺駆動回路として発光制御部１３、受光制御部１４およびＡ／Ｄ（アナログ−デジタル）変換部１５を少なくとも有し、例えばＡ／Ｄ変換部１５を含む周辺駆動回路が画素アレイ部１２と同じ基板（図示せず）上に一体形成された構成となっている。
【００１５】
画素アレイ部１２には、ｍ行ｎ列の画素１１の配列に対して行ごとに発光制御線群１６−１〜１６−ｍおよび発光制御線群１７−１〜１７−ｍが配線されるとともに、列ごとに映像信号線１８−１〜１８−ｎおよび受光信号線１９−１〜１９−ｎが配線されている。発光制御線群１６−１〜１６−ｍの各々は、後述するように、例えば第１，第２の発光制御線１６Ａ，１６Ｂからなり、各一端が発光制御部１３に接続されている。発光制御線群１７−１〜１７−ｍも、後述するように、例えば第１，第２の受光制御線１７Ａ，１７Ｂからなり、各一端が受光制御部１４に接続されている。
【００１６】
発光制御部１３は、主にシフトレジスタによって構成され、発光期間において第１の発光制御線１６Ａ−１〜１６Ａ−ｍを所定の走査サイクルにて順に走査しつつ駆動することにより、発光駆動すべき画素１１を行単位で順次選択する。この発光制御部１３によって選択された行の各画素１１には、映像信号発生回路（図示せず）から映像信号線１８−１〜１８−ｎを通して映像信号が供給される。
【００１７】
受光制御部１４は、主にシフトレジスタによって構成され、撮像期間において第１の受光制御線１７Ａ−１〜１７Ａ−ｍを所定の走査サイクルにて順に走査しつつ駆動することにより、受光駆動すべき画素１１を行単位で順次選択する。この受光制御部１４によって選択された行の各画素１１からは受光信号が出力される。この受光信号は、受光信号線１９−１〜１９−ｎを通して画素アレイ部１２の外に出力される。
【００１８】
Ａ／Ｄ変換部１５は、受光信号線１９−１〜１９−ｎの各一端に接続されたｎ個のＡ／Ｄ変換回路１５−１〜１５−ｎによって構成され、選択行の各画素１１から受光信号線１９−１〜１９−ｎを通して供給されるアナログ受光信号をデジタル受光信号＃１〜＃ｎに変換して出力する。
【００１９】
（画素回路）
図２は、画素１１の回路構成の一例を示す回路図である。本例に係る画素回路２０は、自発光素子である有機ＥＬ素子２１を含む発光回路２２および受光回路２３を有する構成となっている。本例に係る画素回路２０では、発光素子である有機ＥＬ素子２１が、逆バイアス状態では受光素子として機能することに着目し、当該有機ＥＬ素子２１を受光回路２３の受光素子として兼用するようにしている。
【００２０】
発光回路２２は、有機ＥＬ素子２１に加えて、駆動素子として薄膜トランジスタ２２１〜２２４、さらに保持容量２２５を有する構成となっている。因みに、薄膜トランジスタ（以下、「ＴＦＴ」と記す）は、多結晶シリコンを活性層としており、駆動能力の高さから画素ごとの素子サイズを小さく形成できるため、有機ＥＬ表示装置の高精細化に有利である。
【００２１】
有機ＥＬ素子２１はカソードが例えばグランドに接続されている。ＴＦＴ２２１は、映像信号サンプリング用トランジスタであり、例えばＮチャネル型トランジスタからなり、ゲートが第１の発光制御線１６Ａ（図１の発光制御線群１６−１〜１６−ｍの各１本に相当）に、ソースが映像信号線１８（図１のデータ線１８−１〜１８−ｎに相当）にそれぞれ接続されている。ＴＦＴ２２２は、有機ＥＬ素子２１の駆動用トランジスタであり、例えばＰチャネル型トランジスタからなり、ゲートがＴＦＴ２２１のドレインに、ソースが例えば正電源ＶＤＤにそれぞれ接続されている。
【００２２】
ＴＦＴ２２３は、モード切替用トランジスタであり、例えばＮチャネル型トランジスタからなり、ゲートがモード切替制御線２４に、ドレインがＴＦＴ２２２のドレインにそれぞれ接続されている。ＴＦＴ２２４は、有機ＥＬ素子２１の発光期間制御用トランジスタであり、例えばＮチャネル型トランジスタからなり、ゲートが第２の発光制御線１６Ｂ（図１の発光制御線群１６−１〜１６−ｍの各他の１本に相当）に、ドレインがＴＦＴ２２３のソースに、ソースが有機ＥＬ素子２１のアノードにそれぞれ接続されている。保持容量２２５は、ＴＦＴ２２２のゲート−ソース間に接続されている。
【００２３】
受光回路２３は、例えばＮチャネル型の５つのＴＦＴ２３１〜２３５を有し、受光期間では有機ＥＬ素子２１を逆バイアス状態にすることによって当該有機ＥＬ素子２１を受光素子として用いる構成となっている。ＴＦＴ２３１は、有機ＥＬ素子２１の受光電流制御用トランジスタであり、ゲートが第１の受光制御線１７Ａ（図１の受光制御線群１７−１〜１７−ｍの各１本に相当）に、ソースが有機ＥＬ素子２１のアノードにそれぞれ接続されている。ＴＦＴ２３２は、キャンセル用トランジスタであり、ゲートが第２の受光制御線１７Ｂ（図１の受光制御線群１７−１〜１７−ｍの各他の１本に相当）に、ドレインがＴＦＴ２３１のドレインにそれぞれ接続され、ソースに一定のキャンセル電圧Ｖｃａｎが与えられる。
【００２４】
ＴＦＴ２３３は、ゲートとドレインが共通に接続されたダイオード接続の構成となっており、ゲート・ドレインがＴＦＴ２３１，２３２のドレイン共通接続点に、ソースが第１のバイアス電源Ｖｂ１にそれぞれ接続されている。ＴＦＴ２３４は、ゲートがＴＦＴ２３３のゲート・ドレインに共通に接続されて当該ＴＦＴ２３３と共にカレントミラー回路２３６を構成している。ＴＦＴ２３４のソースは、第２のバイアス電源Ｖｂ２に接続されている。
【００２５】
ここで、第１のバイアス電源Ｖｂ１は、受光時に有機ＥＬ素子２１が逆バイアス状態になるように、即ちアノード電圧がカソード電圧よりも低くなるように設定されている。具体的には、本例ではカソード電圧Ｖｋがグランドレベル（０［Ｖ］）であることから、負の電源電圧、例えば−５［Ｖ］程度に設定される。これに対して、第２のバイアス電圧Ｖｂ２は、有機ＥＬ素子２１に対して第１のバイアス電源Ｖｂ１よりも大きなバイアス電圧をかけられるように設定されている。具体的には、Ｖｂ１＝−５［Ｖ］であれば、Ｖｂ２＝−８［Ｖ］程度に設定される。
【００２６】
カレントミラー回路２３６は、有機ＥＬ素子２１の受光信号電流を増幅して受光信号線１９に出力するための電流増幅回路の一種である。したがって、当該電流増幅回路としては、カレントミラー構成のものに限られるものではない。ＴＦＴ２３５は、受光信号制御用トランジスタであり、ゲートが第１の受光制御線１７Ａに、ドレインが受光信号線１９に、ソースがＴＦＴ２３４のドレインにそれぞれ接続されている。
【００２７】
（Ａ／Ｄ変換回路）
図３は、Ａ／Ｄ変換部１５のｉ列のＡ／Ｄ変換回路１５−ｉの構成の一例を示す回路図である。
【００２８】
図３において、回路入力端子１５１は、画素アレイ部１２のｉ列の受光信号線１９−ｉの一端に接続される。抵抗Ｒは、回路入力端子１５１と所定の読出電圧Ｖｒｅａｄの直流電源との間には接続されている。この抵抗Ｒに画素１１の受光信号に応じた電流が流れることにより、ノードＮ１１の電位が決定される。具体的には、ノードＮ１１の電位は、読出電圧Ｖｒｅａｄに対して受光信号電流による抵抗Ｒでの電圧降下分だけ低い電位（受光信号電圧）となる。
【００２９】
スイッチＳ１は、ノードＮ１１とノードＮ１２の間に接続されており、オン状態になることによってノードＮ１１の電位、即ち受光信号電圧を選択的に取り込む（サンプリングする）。スイッチＳ３は、一端がノードＮ１２に接続されており、オン状態になることによって基準電圧発生回路１５２で発生される基準電圧ＶｒｅｆをノードＮ１２に選択的に与える。保持容量Ｃ１は、一端がノードＮ１２（スイッチＳ１の出力端）に接続されている。反転増幅器１５３は、入力端がノードＮ１３（保持容量Ｃ１の他端）に接続されている。なお、反動増幅器１５３に代えて、増幅度＝１のインバータを用いることも可能である。スイッチＳ２は、ノードＮ１３とノードＮ１４間（反転増幅器１５３の入出力端間）に接続されている。
【００３０】
ここで、保持容量Ｃ１は、ノードＮ１１の電位と反転増幅器１５３の動作点電圧Ｖｏｐとの間の電位差を保持する働きをする。スイッチＳ２は、反転増幅器１５３の動作点電圧キャンセル時にオン状態になることによって反転増幅器１５３の入出力端間を短絡する。ラッチ回路１５４は、例えばＤ型フリップフロップからなり、ノードＮ１４と回路出力端子１５５の間に接続され、外部から与えられるクロックＣＫに同期して反転増幅器１５３の出力をラッチする。ラッチ回路１５４のラッチ出力は、回路出力端子１５５を通して外部へ出力される。なお、スイッチＳ１〜Ｓ３は、例えばＴＦＴによって構成される。
【００３１】
続いて、上記構成の本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置１０の動作について説明する。図４に、１フレーム期間の動作の概略を示す。同図から明らかなように、先ず映像信号を全画素分（１フレーム分）取り込んだ後、受光動作に移行する。受光動作期間は、キャンセル信号出力期間、撮像期間および受光信号出力期間の３つの期間に分けられる。
【００３２】
先ず、映像信号取り込み期間の動作について説明する。図２に示す画素回路２０において、ＴＦＴ２２１は、図１の発光制御部１３から第１の発光制御線１６Ａを通して書込み走査信号ＷＳがゲートに与えられることで、映像信号線１８を通して供給される映像信号Ｓｉｇをサンプリングする。このサンプリングされた映像信号Ｓｉｇは、保持容量２２４によって１フレーム期間に亘って保持される。この映像信号のサンプリング動作が発光制御部１３による走査の下に、１行目からｍ行目に亘って順に繰り返されることで、映像信号が全画素分取り込まれる。
【００３３】
なお、発光モードと受光モードの切り替えは、図２に示す画素回路２０において、モード切替制御線２４を通して与えられるモード切替制御信号ｍｏｄによって行われる。すなわち、モード切替制御信号ｍｏｄが略ＶＤＤレベル（以下、「“Ｈ”レベル」と記す）のときは、発光回路２２内のＴＦＴ２２３がオン（導通）状態となることによって発光モードが設定され、モード切替制御信号ｍｏｄが略グランドレベル（以下、「“Ｌ”レベル」と記す）のときは、ＴＦＴ２２３がオフ（非導通）状態となることによって受光モードが設定される。
【００３４】
次に、受光動作期間の動作について、図５のタイミングチャートを用いて説明する。なお、図５には、１行目の画素行＃１について代表して示しており、他の画素行＃２〜＃ｍの動作についても基本的に同じである。
【００３５】
先ず、モード切替制御信号ｍｏｄが“Ｌ”レベルになることで、発光モードから受光モードに移行し、画素１１の発光動作が停止する。そして、キャンセル信号出力期間では、受光制御部１４から第１，第２の受光制御線１７Ａ，１７Ｂを通して供給される読出し走査信号ＲＥＡＤおよびキャンセル制御信号ＣＡＮＣＥＬが１水平読み取り期間だけ“Ｈ”レベルになる。すると、ＴＦＴ２３１，２３２がオン状態になるため、ＴＦＴ２３１を通して有機ＥＬ素子２１の受光信号電流の読み出しが可能になるとともに、ＴＦＴ２３２を通してキャンセル電圧Ｖｃａｎがカレントミラー回路２３６に供給される。
【００３６】
これにより、１行目の各画素１１の受光回路２３から、キャンセル電圧Ｖｃａｎによって決定される受光信号電流が出力され、受光信号線１８−１〜１８−ｎを通して対応するＡ／Ｄ変換回路１５−１〜１５−ｎに入力される。このキャンセル信号出力期間での受光信号電流は、有機ＥＬ素子２１に入射される光には依存せず、カレントミラー回路２３６の回路素子の特性バラツキを含んだ電流Ｉｃａｎとなる。
【００３７】
ここで、１水平読み取り期間（キャンセル信号出力期間）における図３のＡ／Ｄ変換回路１５−ｉの回路動作について、図６のタイミングチャートを用いて説明する。
【００３８】
読出し走査信号ＲＥＡＤが“Ｈ”レベル状態になっている最初のある期間にＡ／Ｄ変換回路１５−ｉのスイッチＳ１，Ｓ２がオン（閉）状態になり、スイッチＳ３がオフ（開）状態になることで、保持容量Ｃ１のスイッチＳ１側の端子電位、即ちノードＮ１２の電位は、抵抗Ｒと電流Ｉｃａｎによる電圧降下によって決定される電圧Ｖ１ｃａｎとなる。これにより、反転増幅器１５３の入力側ノードＮ１３の電位は、スイッチＳ２によって反転増幅器１５３の入出力端間が短絡されているため、反転増幅器１５２の動作点電圧Ｖｏｐとなる。このときには、反転増幅器１５３の出力は“Ｌ”レベルとなる。
【００３９】
続いて、スイッチＳ１，Ｓ２が“Ｌ”レベル状態になった後、スイッチＳ３がオン状態になることで、当該スイッチＳ３を介して保持容量Ｃ１に基準電圧Ｖｒｅｆが入力され、このとき同時にラッチ回路１５４にクロックＣＫが与えられる。このときのＡ／Ｄ変換回路１５−ｉの作用は次の通りである。
【００４０】
先ず、容量Ｃ１の端子間電圧Ｖｃａｐは、
Ｖｃａｐ＝Ｖ１ｃａｎ−Ｖｏｐ
である。ここで、基準電圧Ｖｒｅｆが入力されると、反転増幅器１５３の入力電圧Ｖｕｉｎは、保持容量Ｃ１の電位保持動作により次式で表すことができる。
Ｖｕｉｎ＝Ｖｒｅｆ−（Ｖ１ｃａｎ−Ｖｏｐ）
【００４１】
基準電圧Ｖｒｅｆが電圧Ｖ１ｃａｎよりも大きいと、反転増幅器１５３の入力電圧Ｖｕｉｎは、当該反転増幅器１５３の動作点電圧Ｖｏｐよりも大きくなるため、反転増幅器１５３の出力（即ち、ラッチ回路１５３の入力）は反転する。そこで、図６に示すように、スイッチＳ３がオンになっている状態で、基準電圧発生回路１５２から出力される基準電圧Ｖｒｅｆを階段状に変化させると、基準電圧Ｖｒｅｆが電圧Ｖ１ｃａｎよりも大きくなった時点で、反転増幅器１５３の出力が反転する。そして、ラッチ回路１５４の出力、即ちＡ／Ｄ変換回路１５−ｉの出力ＯＵＴは、クロックＣＫに同期して反転して“Ｌ”レベルとなり、その結果、図６に示すようなパルス幅Ｄｃの単峰パルスとなる。
【００４２】
この単峰パルスのパルス幅Ｄｃは、１行目の画素１１の受光回路２３におけるカレントミラー回路２３６の回路素子の特性バラツキに起因する電流に対応したデータ幅となる。すなわち、当該特性バラツキに起因する電流をキャンセル時のデータ幅ＤｃとしてＡ／Ｄ変換することができる。そして、外部システム（図示せず）において、単峰パルスのパルス幅Ｄｃを当該パルス期間内におけるクロックＣＫのクロック数として計測することにより、１行目の画素１１の受光回路２３におけるカレントミラー回路２３６の回路素子の特性バラツキに起因する電流の検出が可能になる。この動作を１水平読み取り期間ごとに各水平ライン（画素行）で行ない、各画素のキャンセル時のＡ／Ｄ変換データＤｃを外部システムのメモリ（図示せず）にストアしておく。
【００４３】
キャンセル信号出力期間の終了後、撮像期間に移行する。撮像期間中は、読出し走査信号ＲＥＡＤおよびキャンセル制御信号ＣＡＮＣＥＬは共に“Ｌ”レベルの状態になっている。この撮像期間では、キャンセル信号出力期間に有機ＥＬ素子２１の端子間容量に充電された電位が、有機ＥＬ素子２１の光リーク電流で放電されることにより、受光信号データ（画像データ）を取得できる。撮像期間としては、通常、１〜２ｍｓ程度の期間を必要とする。撮像期間の終了後、受光信号出力期間に移行する。
【００４４】
次に、受光信号出力期間の図３のＡ／Ｄ変換回路１５−ｉの回路動作について、図７のタイミングチャートを用いて説明する。
【００４５】
受光信号出力期間では、キャンセル信号出力期間とは異なり、読出し走査信号ＲＥＡＤのみが“Ｈ”レベル状態となり、キャンセル制御信号ＣＡＮＣＥＬは“Ｌ”レベルの状態となる。これにより、有機ＥＬ素子２１からＴＦＴ２３１を通して読み込まれた入射光量に応じた受光信号電流がカレントミラー回路２３６で電流増幅される。その結果、１行目の各画素１１の受光回路２３からは、撮像期間で取り込まれた画像データに対応した受光信号電流が出力される。そして、この受光信号電流をＡ／Ｄ変換部１５でＡ／Ｄ変換することによって受光信号データＤｒが得られる。
【００４６】
ここで、キャンセル時の受光信号電流が、画像データの読み取り時の受光信号電流よりも必ず大きくなるようにキャンセル電圧Ｖｃａｎが設定されているものとする。すると、キャンセル時のＡ／Ｄ変換データＤｃは画素１１の受光回路２３のバラツキに対応したものであり、画像データ読み取り時のＡ／Ｄ変換データＤｒは受光回路２３のバラツキを含んだ画像データであるので、キャンセル時のＡ／Ｄ変換データＤｃから画像データ読み取り時のＡ／Ｄ変換データＤｒを減じた値が、最終的にＡ／Ｄ変換された画像データ（撮像データ）となる。したがって、外部システムのメモリにストアしてあるキャンセル時のＡ／Ｄ変換データＤｃから、画像データ読み取り時のＡ／Ｄ変換データＤｒを減じて当該メモリに再ストアすることによって撮像データが得られる。
【００４７】
上記構成のＡ／Ｄ変換回路１５−ｉ（１５−１〜１５−ｎ）では、ラッチ回路１５４においてＡ／Ｄ変換に用いるクロックＣＫの周期と基準電圧Ｖｒｅｆのステップ数を変えることで、容易に撮像階調数を変更することが可能である。
【００４８】
なお、本例に係るＡ／Ｄ変換回路１５−ｉでは、基準電圧Ｖｒｅｆを所定のステップ数で階段状に可変にするとともに、反転増幅器１５３の後段にラッチ回路１５４を配置して当該ラッチ回路１５４によって反転増幅器１５３の出力をクロックＣＫに同期してラッチすることにより、受光信号を階調データとしてＡ／Ｄ変換するとしたが、基準電圧Ｖｒｅｆを固定とし、有機ＥＬ素子２１の受光信号電流に応じた電圧Ｖ１ｃａｎと基準電圧Ｖｒｅｆとを比較することにより、受光信号電流を１ビットのデジタルデータに変換して出力する構成を採ることも可能である。かかる構成を採る場合は、Ａ／Ｄ変換回路の回路構成を簡略化できるため、本有機ＥＬ表示装置に例えば座標検出装置としての機能を持たせる場合に有用なものとなる。
【００４９】
受光信号出力期間、即ち受光動作期間の動作が終了したら、図２の画素回路２０において、モード切替制御信号ｍｏｄが“Ｈ”レベルになり、ＴＦＴ２２３がオン状態になることで、受光モードから発光モードに移行し、１フレーム期間の最初に取り込んだ映像信号に基づいて有機ＥＬ素子２１を発光駆動する発光期間に入る。この発光期間では、ＴＦＴ２２２は、保持容量２２５に保持されている映像信号Ｓｉｇの信号レベルに応じた駆動電流をＴＦＴ２２３，２２４を介して有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を映像信号Ｓｉｇの信号レベルに対応した輝度で発光させる。これにより、画像の表示が行われる。
【００５０】
この画像表示において、１フレーム期間が完全に終了するまで画像を表示し続けると、動画表示を行う場合、動画の輪郭に沿った画素はフレームの切り替わる直前まで画像を表示することになり、これが人間の残像効果と相俟って、次のフレームでも輪郭部分にあたかも像が表示されているかの如く感知される。これが、動画表示時のいわゆる画像ボケとなって画質を劣化させる一因となる。
【００５１】
ＴＦＴ２２４は、第２の発光制御線１６Ｂを通してゲートに与えられる発光制御信号ＯＮＣＮＴに基づいて有機ＥＬ素子２１の発光期間を制御することで、動画表示時の画像ボケをなくす作用をなす。すなわち、発光制御信号ＯＮＣＮＴが“Ｈ”レベルのとき、ＴＦＴ２２４はオン状態になり、ＴＦＴ２２２からＴＦＴ２２３を通して供給される駆動電流を有機ＥＬ素子２１に流し続けることによって当該有機ＥＬ素子２１を発光させる。そして、発光制御信号ＯＮＣＮＴが“Ｌ”レベルになることで、ＴＦＴ２２４はオフ状態になり、有機ＥＬ素子２１への駆動電流の供給を遮断することによって当該有機ＥＬ素子２１を消灯させる。
【００５２】
以上の一連の動作により、１フレーム期間における映像信号取り込み期間、受光動作期間（キャンセル信号出力期間＋撮像期間＋受光信号出力期間）および発光期間の各動作が完了する。
【００５３】
上述したように、発光回路２２と受光回路２３を含む画素１１が行列状に配置されてなる有機ＥＬ表示装置１０において、各画素１１の受光回路２３から受光信号線１９−１〜１９−ｎに出力される受光信号をＡ／Ｄ変換回路１５−１〜１５−ｎでデジタル受光信号に変換して出力するようにしたことにより、ＣＣＤセンサやＣＭＯＳセンサ、さらにはタッチパネルを設けなくても、画像情報を取り込むことができるとともに、取り込んだ画像情報をデジタルデータで外部に出力することができるため、機器の厚さを厚くしたり、表示部の発光輝度を低下させたりすることなく、低コストにてシステムを構成できる。
【００５４】
特に、発光素子である有機ＥＬ素子２１を逆バイアス状態にすることによって当該有機ＥＬ素子を受光素子として用いるようにしたことにより、画素回路２０を構成する素子数を削減できるため、画素回路２０の構成を簡略化でき、画素１１の微細化を図る上で有利である。
【００５５】
また、受光回路２３が、受光時に有機ＥＬ素子２１に流れる電流、即ち受光信号電流を増幅して受光信号線１９−１〜１９−ｎに出力する電流増幅回路、例えばカレントミラー回路２３６を有する構成となっていることにより、有機ＥＬ素子２１に流れる受光信号電流が微弱な電流であっても、当該受光信号電流を画素情報として確実に取り出して出力することができる。
【００５６】
しかも、受光回路２３では、受光信号電流とは別に一定のキャンセル電圧Ｖｃａｎに応じた電流を、カレントミラー回路２３６を通して流すようにしていることにより、当該電流にも受光信号電流に乗るカレントミラー回路２３６の回路素子の特性バラツキ分と同じ特性バラツキ分が乗ることになるため、外部システムでは一定のキャンセル電圧Ｖｃａｎに応じた電流のＡ／Ｄ変換データと受光信号電流のＡ／Ｄ変換データの差分をとる演算処理を行うことによって当該特性バラツキ分をキャンセルすることができる。その結果、画素１１間で回路素子に起因する特性バラツキに差があったとしても、画素個々のバラツキに影響されない非常に高画質な撮像データを得ることができる。
【００５７】
また、Ａ／Ｄ変換回路１５−１〜１５−ｎが、基本的に、３つのスイッチＳ１〜Ｓ３、保持容量Ｃ１、基準電圧発生回路１５２、反転増幅器１５３およびラッチ回路１５４からなる比較回路構成の簡単な構成となっていることにより、画素アレイ部１２の画素列ごとにＡ／Ｄ変換回路１５−１〜１５−ｎを配置することができるため、これらＡ／Ｄ変換回路１５−１〜１５−ｎを画素アレイ部１２と同じ基板上に一体形成してパネル化することができる。また、Ａ／Ｄ変換回路１５−１〜１５−ｎをパネル内に組み込むことにより、外部システムの簡略化を図ることができる。しかも、Ａ／Ｄ変換に用いるクロックＣＫの周期と基準電圧Ｖｒｅｆのステップ数が可変であることで、撮像階調数を容易に変更することができる。
【００５８】
なお、上記実施形態では、有機ＥＬ素子２１を受光回路２３の受光素子として兼用する構成を例に挙げて説明したが、受光回路２３に専用の受光素子を設けた構成を採ることも可能である。受光素子としては、非晶質シリコンあるいは多結晶シリコンＴＦＴのドレインとゲートを接続した所謂ダイオード接続構成のフォトダイオードや、ＰＩＮ(positive intrinsic negative)ダイオードなどを用いることができる。このように、受光回路２３に専用の受光素子を設けた構成を採ることにより、発光動作と受光動作とを順番に行う必要がなく、両動作を非同期に行うことができる。
【００５９】
また、上記実施形態では、行単位で各画素１１の発光回路２２および受光回路２３の各動作を実行する１フレーム期間において、先ず映像信号を取り込み、次いで受光動作期間の各動作を実行し、しかる後発光期間に移行する場合を例に挙げて説明したが、その動作の順番は一例に過ぎず、これに限られるものではない。すなわち、映像信号を取り込んだら直ちに発光期間の動作に入り、しかる後に受光動作期間に移行するようにしたり、あるいは最初に受光動作期間の各動作を実行し、しかる後に映像信号を取り込んで発光期間に移行するようにしたりすることも可能である。
【００６０】
さらに、上記実施形態では、Ａ／Ｄ変換回路１５−１〜１５−ｎとして、受光信号電流に応じた電圧Ｖ１ｃａｎを基準電圧Ｖｒｅｆと比較する比較回路構成のものを用いた場合を例に挙げて説明したが、これに限られるものではなく、画素アレイ部１２の画素列ごとに配置可能な回路構成のものであれば、どのような回路方式のものであっても良い。
【産業上の利用可能性】
【００６１】
本発明に係る表示装置は、画素アレイ部を画面表示部としてのみならず、座標検出装置として用いたり、撮像装置として用いることができるため、モバイル機器に画面表示部兼座標検出装置として搭載したり、カメラ機能を備えた携帯電話等の形態端末装置に画面表示部兼撮像デバイスとして搭載したりすることができる。
【図面の簡単な説明】
【００６２】
【図１】本発明の一実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すブロック図である。
【図２】画素の回路構成の一例を示す回路図である。
【図３】Ａ／Ｄ変換回路の構成の一例を示す回路図である。
【図４】１フレーム期間の動作の概略を示す図である。
【図５】受光動作期間の動作説明に供するタイミングチャートである。
【図６】キャンセル信号出力期間の動作説明に供するタイミングチャートである。
【図７】受光信号出力期間の動作説明に供するタイミングチャートである。
【符号の説明】
【００６３】
１０…アクティブマトリクス型有機ＥＬ表示装置、１１…画素、１２…画素アレイ部、１３…発光制御部、１４…受光制御部、１５…Ａ／Ｄ変換部、１５−１〜１５−ｎ…Ａ／Ｄ変換回路、１６−１〜１６−ｍ…発光制御線群、１７−１〜１７−ｎ…受光制御線群、１８−１〜１８−ｎ…映像信号線、１９−１〜１９−ｎ…受光信号線、２０…画素回路、２１…有機ＥＬ素子、２２…発光回路、２３…受光回路
【図１】
0004670236.tif 000002
【図２】
0004670236.tif 000003
【図３】
0004670236.tif 000004
【図４】
0004670236.tif 000005
【図５】
0004670236.tif 000006
【図６】
0004670236.tif 000007
【図７】
0004670236.tif 000008