(57)【特許請求の範囲】
【請求項１】
連続して配列された複数の成膜室に帯状可撓性基板を通し、各成膜室の基板出入口において停止した状態の前記基板に密閉部材を密着させて各成膜室内を気密状態にして前記基板の表面上に成膜し、次いで前記基板から前記密閉部材を離して前記気密状態を解除した後、この基板を次の成膜室の位置まで搬送する操作を繰り返し、前記基板の上に複数の異なる性質の薄膜を積層する薄膜積層体の製造方法において、各成膜室において前記基板に前記密閉部材を密着させて前記気密状態を形成する際、前記基板の巻き取り側の成膜室から巻き出し側の成膜室に向かって順次時間差を設けて前記形成を行うことを特徴とする薄膜積層体の製造方法。
【請求項２】
各成膜室において前記基板から前記密閉部材を離して前記気密状態を解除する際、前記基板の巻き出し側の成膜室から巻き取り側の成膜室に向かって順次時間差を設けて前記解除を行うことを特徴とする請求項１に記載の薄膜積層体の製造方法。
【請求項３】
帯状可撓性基板の上に複数の異なる性質の薄膜を積層する薄膜積層体の製造装置において、前記基板が通るように連続して配列され、前記基板の表面上に成膜を行う複数の成膜室と、各成膜室の基板出入口において停止した状態の前記基板に密着して各成膜室内を気密状態にするとともに、成膜後には前記基板から離れて前記気密状態を解除する密閉部材と、前記基板を成膜室から次の成膜室へ搬送することを繰り返し行う基板搬送手段と、各成膜室において前記基板に前記密閉部材が密着して前記気密状態を形成する際、前記基板の巻き取り側の成膜室から巻き出し側の成膜室に向かって順次時間差を設けて前記気密状態の形成を行うように制御する制御手段とを備えたことを特徴とする薄膜積層体の製造装置。
【請求項４】
前記制御手段が、各成膜室において前記基板から前記密閉部材が離れて前記気密状態を解除する際、前記基板の巻き出し側の成膜室から巻き取り側の成膜室に向かって順次時間差を設けて前記気密状態の解除を行うように制御することを特徴とする請求項３に記載の薄膜積層体の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、帯状可撓性基板を用いて薄膜積層体を製造する方法および装置に関する。
【背景技術】
【０００２】
半導体薄膜などの薄膜積層体の基板には、通常、剛性の基板が用いられるが、例えば、太陽電池等に使用される光電変換素子の基板には、軽量で取り扱いが容易であるといった利便性や、大量生産によるコスト低減のため、樹脂などの可撓性基板も用いられている。
【０００３】
このような可撓性基板を用いて薄膜積層体を製造する装置として、連続して配列された複数の成膜室に帯状可撓性基板を通し、各成膜室で停止した状態の前記基板の表面上に成膜し、次いでこの基板を次の成膜室の位置まで搬送する操作を繰り返し、前記基板の上に複数の異なる性質の薄膜を積層する、ステッピングロール方式の成膜装置が開発されている（特許文献１を参照）。
【特許文献１】特開平６−２９１３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようなステッピングロール方式の成膜装置では、停止した状態の帯状可撓性基板に対し、各成膜室の基板出入口において密閉部材を密着させて各成膜室内を気密状態にしてから基板表面に薄膜を形成している。密閉部材の駆動源にはエアシリンダ等のアクチュエーターを使用しており、全成膜室の密閉部材を同時に駆動しても、十数室ある成膜室では、実際に密閉部材が基板に密着するタイミングが全て同時になるとは限らない。帯状可撓性基板は、巻出ローラから巻取ローラまでの間、一定の張力で張られるように張力制御ローラで制御されているが、張力制御ローラに一番近い成膜室の密閉部材が最初に基板に密着した場合、遠くの成膜室では基板の張力が制御されないまま、密閉部材が基板に密着することとなる。基板の張力が弱く、基板が弛んだ状態で密閉部材が密着した場合、膜厚分布が乱れたり、成膜位置が外れたりするという問題がある。一方、成膜室毎に張力制御ローラを設けることでこの問題は解決できるが、装置規模が長大となり、また制御も複雑になるという問題がある。
【０００５】
そこで本発明は、上記の問題点に鑑み、ステッピングロール方式で薄膜積層体を製造する際、帯状可撓性基板の正確な位置に、均一な膜厚分布の薄膜を容易に形成することができる薄膜積層体の製造方法および製造装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明は、その一態様として、連続して配列された複数の成膜室に帯状可撓性基板を通し、各成膜室の基板出入口において停止した状態の前記基板に密閉部材を密着させて各成膜室内を気密状態にして前記基板の表面上に成膜し、次いで前記基板から前記密閉部材を離して前記気密状態を解除した後、この基板を次の成膜室の位置まで搬送する操作を繰り返し、前記基板の上に複数の異なる性質の薄膜を積層する薄膜積層体の製造方法であって、各成膜室において前記基板に前記密閉部材を密着させて前記気密状態を形成する際、前記基板の巻き取り側の成膜室から巻き出し側の成膜室に向かって順次時間差を設けて前記形成を行うことを特徴とするものである。
【０００７】
このように、帯状可撓性基板の巻き取り側の成膜室から巻き出し側の成膜室に向かって順次時間差を設けて、各成膜室の密閉部材を基板に密着させて気密状態を形成することで、いずれの成膜室においても、その密閉部材を基板に密着させて気密状態を形成する直前まで基板の張力を制御することができるので、基板が弛んだ状態での気密状態の形成を防ぐことができ、よって、基板の正確な位置に、均一な膜厚分布の薄膜を形成することができる。
【０００８】
本発明に係る薄膜積層体の製造方法では、各成膜室において前記基板から前記密閉部材を離して前記気密状態を解除する際、前記基板の巻き出し側の成膜室から巻き取り側の成膜室に向かって順次時間差を設けて前記解除を行うことが好ましい。
【０００９】
成膜室の密閉部材を基板から離して気密状態を解除する際、全成膜室で同時に気密状態を解除すると、ＣＶＤやスパッタ等の処理により基板が伸びており、これによって基板全体の張力が不安定になって、基板の搬送時に搬送ローラ上で基板に皺が発生したり、成膜室等の装置構造物に接触して基板が損傷したり、基板が搬送ローラから脱落したりするという問題がある。そこで、このように、帯状可撓性基板の巻き出し側の成膜室から巻き取り側の成膜室に向かって順次時間差を設けて、各成膜室の密閉部材を基板から離して気密状態を解除することで、いずれの成膜室においても気密状態を解除する直前まで基板の張力を制御することができるので、上記のような問題を回避することができる。
【００１０】
本発明は、別の態様として、帯状可撓性基板の上に複数の異なる性質の薄膜を積層する薄膜積層体の製造装置であって、前記基板が通るように連続して配列され、前記基板の表面上に成膜を行う複数の成膜室と、各成膜室の基板出入口において停止した状態の前記基板に密着して各成膜室内を気密状態にするとともに、成膜後には前記基板から離れて前記気密状態を解除する密閉部材と、前記基板を成膜室から次の成膜室へ搬送することを繰り返し行う基板搬送手段と、各成膜室において前記基板に前記密閉部材が密着して前記気密状態を形成する際、前記基板の巻き取り側の成膜室から巻き出し側の成膜室に向かって順次時間差を設けて前記気密状態の形成を行うように制御する制御手段とを備えたことを特徴とするものである。
【００１１】
前記制御手段としては、各成膜室において前記基板から前記密閉部材が離れて前記気密状態を解除する際、前記基板の巻き出し側の成膜室から巻き取り側の成膜室に向かって順次時間差を設けて前記気密状態の解除を行うように制御するものであることが好ましい。
【発明の効果】
【００１２】
このように本発明によれば、ステッピングロール方式で薄膜積層体を製造する際、帯状可撓性基板の正確な位置に、均一な膜厚分布の薄膜を容易に形成する薄膜積層体の製造方法および製造装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して、本発明に係る薄膜積層体の製造方法および製造装置の一実施の形態について説明する。なお、ここでは、薄膜積層体の例として太陽電池用の光電変換素子について説明するが、本発明は光電変換素子に限定されず、帯状可撓性基板の表面上に複数の異なる性質の薄膜を積層する薄膜積層体であれば、有機ＥＬ等のその他の半導体薄膜でも、同様の効果を得ることができる。
【００１４】
図１は、本発明に係る薄膜積層体の製造装置の一実施の形態であって、ステッピングロール方式の薄膜光電変換素子の製造装置を模式的に示す平面図である。図２は、図１に示した成膜室を模式的に拡大して示す断面平面図である。
【００１５】
図１に示すように、この薄膜光電変換素子の製造装置１０は、帯状可撓性基板がロール状に巻かれた原反から帯状可撓性基板１を送り出す巻出ローラ１１と、帯状可撓性基板１の表面上に薄膜光電変換素子を構成する各層を形成する複数の成膜室４１〜５３と、薄膜光電変換素子が形成された基板を巻き取る巻取ローラ１２とから主に構成されている。
【００１６】
なお、帯状可撓性基板１の表面ならびに巻出ローラ１１及び巻取ローラ１２の各軸は鉛直に設置されている。また、本装置は、２本の帯状可撓性基板１ａ、１ｂに同時に薄膜を形成できるように、巻出ローラ１１ａから巻取ローラ１２ａまでの系統と巻出ローラ１１ｂから巻取ローラ１２ｂまでの系統の２つの系統が並んで設けられている。
【００１７】
巻出ローラ１１と最初の成膜室である第１成膜室４１との間には、帯状可撓性基板１をこの成膜室４１内の所定の位置へと送る第１フィードローラ２１が設けられている。このフィードローラ２１には、帯状可撓性基板１をフィードローラ２１とで挟んで、基板の張力を制御するように構成されている第１ピンチローラ２２が設けられている。
【００１８】
第１成膜室４１から第１１成膜室５１まで一線上に配列されており、これら複数の成膜室の中央の位置、すなわち第５成膜室５５と第６成膜室５６の間に、帯状可撓性基板１の張力を測定する第１テンションモニタリングローラ３１と、帯状可撓性基板１の蛇行を制御する一対の第１ＥＰＣローラ２３とが設置されている。
【００１９】
第１１成膜室５１を出た位置には、帯状可撓性基板１の進行方向を９０度変える第２フィードローラ２４と第１ガイドローラ２６の２つが設けられている。これら第２フィードローラ２４と第１ガイドローラ２６の間には、帯状可撓性基板１の張力を測定する第２テンションモニタリングローラ３２と、帯状可撓性基板１の蛇行を制御する一対の第２ＥＰＣローラ２５とが設置されている。
【００２０】
第１ガイドローラ２６で進行方向が変わった後にも、第１２成膜室５２と第１３成膜室５３の複数の成膜室が一線上に配列されている。これら成膜室５２、５３の間には、帯状可撓性基板１を挟んで搬送する第２ガイドローラ２７と第２ピンチローラ２８が設置されている。第１３成膜室５３を出た位置には、巻取ローラ１２が設けられており、帯状可撓性基板１を巻き取るとともに、張力を制御する機能を有している。第１３成膜室５３と巻取ローラ１２との間には、帯状可撓性基板１の張力を測定する第３テンションモニタリングローラ３３と、帯状可撓性基板１の蛇行を制御する一対の第３ＥＰＣローラ２９とが設置されている。
【００２１】
次に、成膜室４１〜５３の構造について説明する。各成膜室の構造は、形成する薄膜の種類によって異なるが、ここでは、光電変換層を形成するために、プラズマＣＶＤによってアモルファスシリコン層を成膜する成膜室について説明する。その他の薄膜を形成する成膜室についても、成膜室内を気密状態にする場合は、同様の構造を採用することができる。
【００２２】
図２（ａ）に示すように、２本の帯状可撓性基板１ａ、１ｂが平行に並んでおり、これら２本の基板１ａ、１ｂの外側に、それぞれ断面コの字形状の成膜室の壁６０ａ、６０ｂが配置されている。壁６０の端部には、基板と密着した場合に気密性を保つシール材６１が取り付けられている。壁６０に囲まれた成膜室内部には、高電圧電極６２が設置されている。また、２本の基板１ａ、１ｂの内側には、基板ヒータ６５を備えた接地電極６４が配置されている。すなわち、高電圧電極６２と接地電極６４とが基板１を挟んで対向するように配置されている。
【００２３】
成膜室の壁６０は、成膜する際に、帯状可撓性基板１に向かって可動する構成となっている。図２（ｂ）に示すように、成膜室の壁６０は、壁６０端部に取り付けられたシール材６１が基板１の表面に密着するとともに、さらに基板１を押して、基板１の裏面が接地電極６４に接触するまで移動し、これによって成膜室内を気密状態にするように構成されている。
【００２４】
成膜室には、成膜室内を排気して真空雰囲気にする排気管（図示省略）が設けられている。また、成膜室には、高電圧電極６２と接地電極６４との間に生ずるプラズマ５により分解されて薄膜を形成するためのシラン等の反応ガスを導入する導入管（図示省略）が設けられている。反応室の壁６０は、成膜が完了した後、図２（ａ）に示す元の位置まで移動するように構成されている。
【００２５】
また、本装置１０には、第１から第１３成膜室４１〜５３の各壁６０の移動を制御する制御手段（図示省略）が設けられている。この制御手段は、帯状可撓性基板１の搬送および停止を行うため、巻出ローラ１１や巻取ローラ１２等の駆動を制御するとともに、第１から第３テンションモニタリングローラ３１〜３３による張力測定結果に基づいて、第１フィードローラ２１、第２フィードローラ２４、巻取ローラ１２等を駆動して基板１の張力を制御するように構成されている。
【００２６】
以上の構成によれば、先ず、第１から第１３の各成膜室４１〜５３において、停止した状態の帯状可撓性基板１上に薄膜を形成する際、図１の実線の矢印１１０で示すように、巻取ローラ１２側の第１３成膜室５３から巻出ローラ１１側の第１成膜室４１に向かって順次時間差を設けて各成膜室の壁６０を移動させ、シール材６１と基板１とを密着させて成膜室内を気密状態にする。すなわち、最初に第１３成膜室５３の壁のシール材６１を基板１に密着させるが、もし、残りの第１から第１２成膜室４１〜５２内を通る基板１の張力が弱まった場合、第２フィードローラ２４の駆動により張力を所定の値に制御してから、次の第１２成膜室５２の壁のシール材６１を基板１に密着させる。これにより、第１２成膜室５２で、張力が弛んだ状態の基板１にシール材６１が密着するのを防ぐことができる。
【００２７】
同様にして、第１１成膜室５１から第１成膜室４１への順に、残りの成膜室内を通る基板１の張力が弱まったら、第１フィードローラ２１の駆動により張力を所定の値に制御した後、次の成膜室のシール材６１を基板１に密着させるという操作を繰り返すことで、いずれの成膜室においても、所定の張力の基板１にシール材６１を密着させることができる。なお、基板１の張力制御は、第１フィードローラ２１又は第２フィードローラ２４のみが行うとは限らず、第１３成膜室５３における張力制御は第３フィードローラ２８及び巻取ローラ１２が行うこともできる。
【００２８】
第１から第１３の各成膜室４１〜５３では、成膜室内を気密状態にしたら、基板１の表面上に薄膜を形成する。成膜後、気密状態を解除する際、今度は、図１の破線の矢印１２０で示すように、巻出ローラ１１側の第１成膜室４１から巻取ローラ１２側の第１３成膜室５３に向かって順次時間差を設けて、各成膜室の壁６０を元の位置に移動させて、シール材６１を基板１から離して気密状態を解除する。
【００２９】
すなわち、最初に第１成膜室４１の壁のシール材６１を基板から離して、第１成膜室４１の気密状態を解除するが、このとき基板１は、成膜時に基板ヒータ６５によって加熱されているため、伸びて張力が弱まる。これを、巻出ローラ１１と第１フィードローラ２１との間に設けられたテンションモニタリングローラ（図示省略）にて検出して、第１フィードローラ２１を駆動することにより基板１の張力を所定の値に制御する。同様にして、第２成膜室４２から第５成膜室４５への順に、気密状態を解除して成膜室を通る基板１の張力が弱まったら、第１フィードローラ２１の駆動により張力を所定の値に制御する。次に、第６成膜室４６から第１１成膜室５１への順に、気密状態を解除して基板１の張力が弱まった場合は、第１テンションモニタリングローラ３１にて検出し、上記と同様に張力を制御する。さらに、第１２成膜室５２から第１３成膜室５３の順に、気密状態を解除して基板１の張力が弱まった場合は、第２テンションモニタリングローラ３２にて検出し、第２フィードローラ２４の駆動により張力を所定の値に制御する。なお、第１３成膜室５３の気密状態を解除する際は、第３テンションモニタリングローラ３３にて基板１の張力が弱まったことを検出することもできるし、巻取ローラ１２による張力制御も可能である。
【００３０】
これにより、成膜処理によって基板１が伸びていた場合でも、第１フィードローラ２１、第２フィードローラ２４等の駆動により基板１の張力を所定の値に制御しながら、シール材６１を基板１から離すことになるので、基板全体の張力が極度に低下するのを回避することができる。
【００３１】
全成膜室の気密状態を解除したら、帯状可撓性基板１を次の成膜室の位置まで搬送する。そして、この停止した基板１に対し、再び、図１の実線の矢印１１０で示すように巻取ローラ１２側から巻出ローラ１１側に向かって順次時間差を設けて各成膜室のシール材６１を密着させて、成膜室内を気密状態にする。このように、連続して配列された第１から第１３の成膜室４１〜５３において、気密状態の形成および解除を所定の方向に向かって順次時間差を設けて行いながら、成膜を繰り返すことで、基板１上に光電変換層などの薄膜が積層した薄膜光電変換素子を製造することができる。
【００３２】
なお、本発明は、上記の実施の形態に限定されず、その他にも種々の実施の形態を採用することができる。例えば、図２では、２本の帯状可撓性基板１ａ、１ｂの外側に成膜室を配置したが、これらの内側に成膜室を配置しても良い。すなわち、２本の基板の外側に、可動式の接地電極を配置し、内側に壁に囲まれた高電圧電極を配置し、設置電極が基板を押すことで、基板が壁の端部のシール材と密着して、基板と壁とで気密状態を形成することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明に係る薄膜積層体の製造装置の一実施の形態を模式的に示す平面図である。
【図２】図１に示した装置の成膜室を模式的に拡大して示す断面平面図である。
【符号の説明】
【００３４】
１  帯状可撓性基板
５  プラズマ
１０  薄膜光電変換素子の製造装置
１１  巻出ローラ
１２  巻取ローラ
２１、２４  フィードローラ
２２、２８  ピンチローラ
２３、２５、２９  ＥＰＣローラ
２６、２７  ガイドローラ
３１〜３３  テンションモニタリングローラ
４１〜５３  成膜室
６０  壁
６１  シール材
６２  高電圧電極
６４  接地電極
６５  基板ヒータ
【図１】
0004780474.tif 000002
【図２】
0004780474.tif 000003