(57)【特許請求の範囲】
【請求項１】
データを記憶する記憶部を各々に有し、各々の該記憶部に記憶されたデータを処理する第１及び第２の処理部を一体に備え、
該第１の処理部が、該第２の処理部と外部装置とに接続され、該外部装置から受信したデータのうち、該第２の処理部へ転送されるべきデータである転送データを該第２の処理部へ転送するデータ処理装置であって、
前記第１の処理部は、
前記転送データを前記第１の処理部の前記記憶部における第１の記憶領域に記憶する第１の記憶手段と、
前記転送データの転送後に、該転送データを前記第２の処理部から受信し、受信した該転送データを前記第１の処理部の前記記憶部における第２の記憶領域に記憶する第２の記憶手段と、
前記転送データの転送後に、該転送データと同一のデータである同一データを前記外部装置から受信し、受信した該同一データを前記第１の処理部の前記記憶部における第３の記憶領域に記憶する第３の記憶手段と、
前記第１の記憶領域と前記第２の記憶領域とに前記転送データが記憶され、前記第３の記憶領域に前記同一データが記憶されると、これらの記憶領域に記憶されたこれらのデータが互いに一致しているか否かを判定する一致判定手段と、
該一致判定手段の判定結果を前記外部装置へ送信する判定結果送信手段と
を備えることを特徴とするデータ処理装置。
【請求項２】
前記一致判定手段は、
前記第１の記憶領域に記憶された前記転送データと前記第２の記憶領域に記憶された前記転送データとが互いに一致しているか否かを判定する第１の判定手段と、
前記第２の記憶領域に記憶された前記転送データと前記第３の記憶領域に記憶された前記同一データとが互いに一致しているか否かを判定する第２の判定手段と、
前記第３の記憶領域に記憶された前記同一データと前記第１の記憶領域に記憶された前記転送データとが互いに一致しているか否かを判定する第３の判定手段と
を備え、
前記判定結果送信手段は、
前記第１の判定手段の判定結果と、前記第２の判定手段の判定結果と、前記第３の判定手段の判定結果とを前記外部装置へ送信する
ことを特徴とする請求項１記載のデータ処理装置。
【請求項３】
前記第１の処理部は、
前記第２の処理部へ転送される前記転送データを前記第２の処理部にて処理可能なデータに変換する第１の変換手段と、
前記同一データを前記第２の処理部にて処理可能なデータに変換する第２の変換手段と
を備え、
前記第１の記憶手段は、前記第１の変換手段によって変換された後の前記転送データを前記第１の記憶領域に記憶し、
前記第３の記憶手段は、前記第２の変換手段によって変換された後の前記同一データを前記第３の記憶領域に記憶する
ことを特徴とする請求項１または請求項２記載のデータ処理装置。
【請求項４】
前記第１の処理部は、
前記転送データを前記外部装置との通信プロトコルである第１の通信プロトコルとは異なる第２の通信プロトコルに基づいて、前記第２の処理部へ転送するプロトコル変換手段を備える
ことを特徴とする請求項１乃至請求項３いずれか記載のデータ処理装置。
【請求項５】
請求項１乃至請求項４いずれか記載のデータ処理装置における第１の処理部の各手段としてコンピュータを機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを記憶する記憶部を各々に有し、各々の記憶部に記憶されたデータを処理する第１及び第２の処理部を一体に備え、第１の処理部が、第２の処理部と外部装置とに接続されたデータ処理装置に関する。
【背景技術】
【０００２】
従来の制御装置の１つとして、データ（プログラムを含む）を記憶する記憶装置を各々に有し、各々の記憶装置に記憶されたデータを処理する、第１制御ユニットと第２制御ユニットとを一体に備え、第１制御ユニットが第２制御ユニットと外部のパーソナルコンピュータ（ＰＣ）とに接続されたものがある（特許文献１を参照）。
【０００３】
この制御装置では、第１制御ユニットとＰＣとの間でデータを伝送する伝送路がＩＳＯ（国際標準化機構）規格のＫラインに設定されており、第１制御ユニットは、ＰＣからデータのビット列と共にパリティビットを受信する。そして、第１制御ユニットは、受信したデータのビット列のパターンとパリティビットとに基づいて、受信したデータのビット列がＰＣと第１制御ユニットとの間で外来ノイズによって変化しているか否かを判定し、変化していると判定した場合には、データの再送信をＰＣに要求する。
【０００４】
また、第１制御ユニットは、ＰＣから受信したデータが第２制御ユニットへ転送されるべきデータであれば、このデータを第２制御ユニットへ転送する。
【特許文献１】特表平１１−５０８７１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、上述の制御装置では、第１制御ユニットと第２制御ユニットとの間でデータを伝送する伝送路がＫラインに設定されておらず、第２制御ユニットは、第１制御ユニットから受信したデータのビット列が第１制御ユニットと第２制御ユニットとの間で外来ノイズによって変化しているか否かについて判定することなく、受信したデータをそのまま処理している。
【０００６】
このため、上述の制御装置では、第１制御ユニットが第２制御ユニットに対するデータをＰＣから正常に受信しても、このデータを第２制御ユニットが正常に受信しているとは限らず、これに起因して、第２制御ユニットが異常な処理結果を導出してしまう可能性がある。
【０００７】
一方、これを解決するために、第１制御ユニットと第２制御ユニットとの間の伝送路をＫラインに設定する場合には、第２制御ユニットに用いるマイクロプロセッサがＫラインに対応する特定の種類に限定されてしまうため、設計上や製造上で不都合が生じる可能性がある。
【０００８】
そこで、本発明は、外部装置から受信したデータのビット列にパリティビットを付加せずとも、受信したデータをデータ処理装置内の処理部間で正常に転送することが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するためになされた発明である請求項１記載のデータ処理装置では、第１及び第２の処理部が、各々の記憶部に記憶されたデータを処理する一方で、第２の処理
部と外部装置とに接続された第１の処理部が、外部装置から受信したデータのうち、第２の処理部へ転送されるべきデータである転送データを第２の処理部へ転送する。
【００１０】
ここで、第１の処理部では、第１の記憶手段が、転送データを第１の処理部の記憶部における第１の記憶領域に記憶し、第２の記憶手段が、転送データの転送後に、該転送データを第２の処理部から受信し、受信した該転送データを第１の処理部の記憶部における第２の記憶領域に記憶する。また、その一方で、第３の記憶手段が、転送データの転送後に、該転送データと同一のデータである同一データを外部装置から受信し、受信した該同一データを第１の処理部の記憶部における第３の記憶領域に記憶する。そして、第１の記憶領域と第２の記憶領域とに転送データが記憶され、第３の記憶領域に同一データが記憶されると、一致判定手段が、これらの記憶領域に記憶されたこれらのデータが互いに一致しているか否かを判定し、判定結果送信手段が、一致判定手段の判定結果を外部装置へ送信する。
【００１１】
このデータ処理装置では、外部装置と第１の処理部との間、第１の処理部と第２の処理部との間で外来ノイズによってデータのビット列が変化していなければ、第１，第２，第３の記憶領域に記憶されたデータは全て一致するはずである。
【００１２】
よって、外部装置と第１の処理部との通信の形態、第１の処理部と第２の処理部との通信の形態に依存することなく、記憶されたデータの比較を確実に行うことができる。
このため、外部装置は、データ処理装置から受信した判定結果に基づいて、当該外部装置から送信したデータが第１の処理部に正常に受信され、第１の処理部から第２の処理部へと正常に転送されたか否かを判定できる。
【００１３】
そして、データが全て一致した旨を示す判定結果を受信するまで、外部装置がデータ処理装置へデータを再送信することで、データ処理装置は、外部装置から受信したデータのビット列にパリティビットを付加せずとも、このデータを第１の処理部から第２の処理部へと正常に転送することができる。
【００１４】
したがって、本発明によれば、外部装置から受信したデータのビット列にパリティビットを付加せずとも、受信したデータをデータ処理装置内の処理部間で正常に転送することができる。
【００１５】
尚、本発明におけるデータとしては、各種パラメータだけでなく、プログラムやコマンドなども該当する。
また、第１及び第２の処理部はそれぞれ、各々の記憶部と一体に構成されていても良いし、別体に構成されていてもよい。
【００１６】
また、上述のデータ処理装置は、第１，第２，第３の記憶領域に記憶されたデータが互いに一致しているか否かを判定し、その判定結果を外部装置へ送信するのであればどのように構成されていてもよいが、例えば、請求項２記載のように構成されていることが望ましい。
【００１７】
すなわち、請求項２記載のデータ処理装置では、一致判定手段における第１の判定手段が、第１の記憶領域に記憶された転送データと第２の記憶領域に記憶された転送データとが互いに一致しているか否かを判定し、一致判定手段における第２の判定手段が、第２の記憶領域に記憶された転送データと第３の記憶領域に記憶された同一データとが互いに一致しているか否かを判定し、一致判定手段における第３の判定手段が、第３の記憶領域に
記憶された同一データと第１の記憶領域に記憶された転送データとが互いに一致しているか否かを判定する。そして、判定結果送信手段が、第１の判定手段の判定結果と、第２の判定手段の判定結果と、第３の判定手段の判定結果とを外部装置へ送信する。
【００１８】
このように構成されたデータ処理装置によれば、外部装置は、当該データ処理装置から受信した判定結果に基づいて、外来ノイズによってデータのビット列が変化した区間を特定でき、これに応じてデータの再送信を行うことで、データを第１の処理部から第２の処理部へと正常に転送することができる。
【００１９】
ところで、第２の処理部として汎用のマイクロプロセッサを用いた場合、第三者は、第２の処理部で処理可能なデータ（特にコマンド）の内容を種々の情報源から容易に入手できる。
【００２０】
このため、第三者は、外部装置から送信されるデータを外部から読み取れば、第２の処理部が行う処理の内容を容易に把握でき、ひいては、第２の処理部に不正な処理を行わせるようにデータの書換が行うことができる。
【００２１】
そこで、データ処理装置は請求項３記載のように構成されていることが望ましい。
すなわち、請求項３記載のデータ処理装置では、第１の処理部における第１の変換手段が、第２の処理部へ転送される転送データを第２の処理部にて処理可能なデータに変換し、第１の処理部における第２の変換手段が、同一データを第２の処理部にて処理可能なデータに変換する。その一方で、第１の記憶手段が、第１の変換手段によって変換された後の転送データを第１の記憶領域に記憶し、第３の記憶手段が、第２の変換手段によって変換された後の同一データを第３の記憶領域に記憶する。
【００２２】
このデータ処理装置では、外部装置が第２の処理部にて処理可能なデータと異なるデータを送信しても、第２の処理部にて処理可能なデータを第１の処理部から第２の処理部へと正常に転送することができる。
【００２３】
つまり、このデータ処理装置では、第三者が外部装置から送信されるデータを外部から読み取っても、第２の処理部が行う処理の内容を把握することが困難であるため、高い機密性を発揮する。
【００２４】
また、上述のデータ処理装置では、第１の処理部と第２の処理部との間の通信プロトコルが、外部装置と第１の処理部との間の通信プロトコルと同一であってもよいが、外部装置と第１の処理部との間の通信プロトコルが特殊なものである場合、第２の処理部に用いる装置（マイクロプロセッサなど）が特定の種類に限定されてしまう。
【００２５】
そこで、上述のデータ処理装置は、例えば、請求項４記載のデータ処理装置のように構成されているとよい。
すなわち、請求項４記載のデータ処理装置では、第１の処理部におけるプロトコル変換手段が、転送データを外部装置との通信プロトコルである第１の通信プロトコルとは異なる第２の通信プロトコルに基づいて、第２の処理部へ転送する。
【００２６】
このデータ処理装置では、第１の通信プロトコルが特殊なものであっても、第２の処理部に用いる装置が第１の通信プロトコルに対応する特定の種類に限定されないため、設計上や製造上の自由度が高い。
【００２７】
ところで、請求項５記載の発明は、請求項１乃至請求項４いずれか記載のデータ処理装置における第１の処理部の各手段としてコンピュータを機能させるためのプログラムである。
【００２８】
このようなプログラムによれば、請求項１乃至請求項４いずれか記載のデータ処理装置における第１の処理部の各手段をコンピュータの処理で実現することができる。
尚、このプログラムは、第１の処理部の記憶部としてデータ処理装置に組み込まれるＲＯＭやバックアップＲＡＭに記録され、これらＲＯＭやバックアップＲＡＭからコンピュータにロードされて用いられてもよいし、ネットワークを介してコンピュータにロードされて用いられてもよい。
【００２９】
また、フレキシブルディスク（ＦＤ）や光ディスク（ＭＯ）、ＤＶＤ、ＣＤ−ＲＯＭ、Ｂｌｕ−Ｒａｙディスク、ＨＤ−ＤＶＤ、ハードディスク、メモリカードなどといったコンピュータにて読み取り可能な記録媒体に記録され、これら記録媒体からコンピュータにロードされて用いられてもよい。
【発明を実施するための最良の形態】
【００３０】
以下に本発明の実施形態を図面と共に説明する。
まず、図１は、本発明に係る制御装置１の構成と、制御装置１に接続された外部ツール２の構成とを概略的に示す構成ブロック図である。
【００３１】
図１に示すように、制御装置１は、第１演算装置１１と、第２演算装置１４と、外部ツール２と当該制御装置１とを接続するための外部接続用コネクタ１９とを一体に備える。
ここで、第１演算装置１１は、ＲＯＭ及びＲＡＭからなる記憶部１２と、記憶内容を書換可能な不揮発性メモリ（例えば、ＥＥＰＲＯＭなど）からなる記憶部１３とを一体に備えるマイクロプロセッサからなり、記憶部１２に記憶された各種プログラムに従って、各種処理を実行する。また、第１演算装置１１は、内部通信用ライン１７に接続されるシリアル通信インターフェイスＳ１と、外部通信用ライン１８に接続されるシリアル通信インターフェイスＳ２とを一体に備え、内部通信用ライン１７を介して、第２演算装置１４に接続されている一方、外部通信用ライン１８を介して、外部接続用コネクタ１９に接続されている。但し、第１演算装置１１では、シリアル通信インターフェイスＳ１が汎用の通信規格（例えば、ＲＳ−２３２Ｃ規格）に基づいて構成され、シリアル通信インターフェイスＳ２が車両用通信規格（例えば、Ｋライン）に基づいて構成されている。
【００３２】
一方、第２演算装置１４は、第１演算装置１１と同様に、ＲＯＭ及びＲＡＭからなる記憶部１５と、記憶内容を書換可能な不揮発性メモリからなる記憶部１６とを一体に備えるマイクロプロセッサからなり、記憶部１５に記憶された各種プログラムに従って、各種処理を実行する。また、第２演算装置１４は、内部通信用ライン１７に接続されるシリアル通信インターフェイスＳ３を一体に備え、内部通信用ライン１７を介して、第１演算装置１１に接続されている。但し、第２演算装置１４では、シリアル通信インターフェイスＳ３が汎用の通信規格（例えば、ＲＳ−２３２Ｃ規格）に基づいて構成されている。
【００３３】
また、外部ツール２は、外部ワイヤ３に接続されるシリアル通信インターフェイスＳ４を一体に備えた端末装置からなる。そして、外部ツール２は、外部ワイヤ３に接続された装置接続用コネクタ２２が制御装置１の外部接続用コネクタ１９に連結されることにより、外部ワイヤ３を介して、制御装置１（より詳細には、第１演算装置１１）に接続され、制御装置１に記憶されたデータ（プログラムを含む）の書換を実行する。但し、外部ツー
ル２では、シリアル通信インターフェイスＳ４が車両用通信規格（例えば、Ｋライン）に基づいて構成されている。
【００３４】
以下、制御装置１で実行される各種処理のうち、本発明に係る処理について詳述する。
まず、図２は、第１演算装置１１が実行する書換制御処理の全体の流れを示すフローチャートである。尚、第１演算装置１１は、外部ツール２との接続を検出した際に本書換制御処理を開始する。
【００３５】
図２に示すように、本書換制御処理では、まず、第１演算装置１１が外部ツール２からコマンドを受信するために必要な処理であるコマンド通信処理を実行したのち（Ｓ１００）、第１演算装置１１の状態をデータの書換を行う書換モードに移行する（Ｓ１０５）。尚、この際、第１演算装置１１は、第２演算装置１４に対して書換モードへの移行を指令し、第２演算装置１４の状態を書換モードに移行させる。
【００３６】
そして、外部ツール２から第１演算装置１１に対してデータの書換を開始する旨の第１開始通信コマンドを受信する第１開始通信処理を開始したのち（Ｓ１１０）、外部ツール２から第２演算装置１４に対してデータの書換を行う旨の分岐コマンドを受信したか否かを判定する（Ｓ１１５）。
【００３７】
ここで、分岐コマンドを受信していない場合には（Ｓ１１５：Ｎｏ）、後述のＳ１３０へ移行する一方、分岐コマンドを受信している場合には（Ｓ１１５：Ｙｅｓ）、上述の第１開始通信処理が終了しているか否かを判定する（Ｓ１２０）。
【００３８】
そして、第１開始通信処理が終了していない場合には（Ｓ１２０：Ｎｏ）、上述のＳ１１５へ再度移行する一方、第１開始通信処理が終了している場合には（Ｓ１２０：Ｙｅｓ）、第１演算装置１１に対してデータの書換を行う第１データ通信処理の途中であるか否かを判定する（Ｓ１２５）。
【００３９】
ここで、第１データ通信処理の途中である場合には（Ｓ１２５：Ｙｅｓ）、第１データ通信処理を実行（継続）して（Ｓ１３０）、後述のＳ１４０へ移行する一方、第１データ通信処理の途中でない場合（つまり、第１データ通信処理が終了している場合）には（Ｓ１２５：Ｎｏ）、第２演算装置１４に対してデータの書換を行う第２データ通信処理を実行する（Ｓ１３５）。
【００４０】
そして、第２データ通信処理が終了すると、外部ツール２との通信を終了するために必要な処理である終了通信処理を実行し（Ｓ１４０）、本書換制御処理を終了する。
ここで、図３は、上述の第２データ通信処理（Ｓ１３５）の流れを示すフローチャートである。
【００４１】
図３に示すように、本第２データ通信処理では、後述する第２開始通信処理（Ｓ２００）と、後述する消去通信処理（Ｓ２０５）と、後述する書換通信処理（Ｓ２１０）と、後述する比較通信処理（Ｓ２１５）とを順次実行する。
【００４２】
ここで、図４は、第２開始通信処理（Ｓ２００）の流れを示すフローチャートである。
図４に示すように、本第２開始通信処理では、まず、第２演算装置１４に対してデータの書換を開始する旨の第２開始通信コマンドを外部ツール２から受信するまで待機したのち（Ｓ３００：Ｎｏ）、第２開始通信処理コマンドを受信すると（Ｓ３００：Ｙｅｓ）、
第２演算装置１４に対してデータの書換を開始するために必要なデータである第２開始通信データを外部ツール２から受信するまで待機する（Ｓ３０５：Ｎｏ）。
【００４３】
そして、第２開始通信処理データを受信すると（Ｓ３０５：Ｙｅｓ）、第２開始通信コマンドを第２演算装置１４にて処理可能なコマンドに変換し（Ｓ３１０）、第２演算装置１４からハンドシェイク信号を受信するまで待機する（Ｓ３１５：Ｎｏ）。
【００４４】
第２演算装置１４からハンドシェイク信号を受信すると（Ｓ３１５：Ｙｅｓ）、変換後の第２開始通信コマンドを第２演算装置１４へ送信したか否かを判定し（Ｓ３２０）、未送信である場合には（Ｓ３２０：Ｎｏ）、変換後の第２開始通信コマンドを第２演算装置１４へ送信して（Ｓ３２５）、上述のＳ３１５へ再度移行する。
【００４５】
一方、変換後の第２開始通信コマンドの送信が完了している場合には（Ｓ３２０：Ｙｅｓ）、第２開始通信データを第２演算装置１４へ送信したか否かを判定する（Ｓ３３０）。ここで、第２開始通信データが未送信である場合には（Ｓ３３０：Ｎｏ）、第２開始通信データを第２演算装置１４へ送信して（Ｓ３３５）、上述のＳ３１５へ再度移行する一方、第２開始通信データの送信が完了している場合には（Ｓ３３０：Ｙｅｓ）、本第２開始通信処理を終了する。
【００４６】
ここで、図５は、消去通信処理（Ｓ２０５）の流れを示すフローチャートである。
図５に示すように、本消去通信処理では、まず、書き換えるべきデータを消去する旨の消去通信コマンドを外部ツール２から受信するまで待機したのち（Ｓ４００：Ｎｏ）、消去通信コマンドを受信すると（Ｓ４００：Ｙｅｓ）、消去すべきデータを示す消去通信データを外部ツール２から受信するまで待機する（Ｓ４０５：Ｎｏ）。
【００４７】
そして、消去通信データを受信すると（Ｓ４０５：Ｙｅｓ）、消去通信コマンドを第２演算装置１４にて処理可能なコマンドに変換し（Ｓ４１０）、第２演算装置１４からハンドシェイク信号を受信するまで待機する（Ｓ４１５：Ｎｏ）。
【００４８】
第２演算装置１４からハンドシェイク信号を受信すると（Ｓ４１５：Ｙｅｓ）、変換後の消去通信コマンドを第２演算装置１４へ送信したか否かを判定し（Ｓ４２０）、未送信である場合には（Ｓ４２０：Ｎｏ）、変換後の消去通信コマンドを第２演算装置１４へ送信して（Ｓ４２５）、上述のＳ４１５へ再度移行する。
【００４９】
一方、変換後の消去通信コマンドの送信が完了している場合には（Ｓ４２０：Ｙｅｓ）、消去通信データを第２演算装置１４へ送信したか否かを判定する（Ｓ４３０）。ここで、消去通信データが未送信である場合には（Ｓ４３０：Ｎｏ）、消去通信データを第２演算装置１４へ送信して（Ｓ４３５）、上述のＳ４１５へ再度移行する一方、消去通信データの送信が完了している場合には（Ｓ４３０：Ｙｅｓ）、本消去通信処理を終了する。
【００５０】
ここで、図６は、書換通信処理（Ｓ２１０）の流れを示すフローチャートである。
図６に示すように、本書換通信処理では、まず、第２演算装置１４に新たに書き込むデータである書換データを送信する旨の書換通信コマンドを外部ツール２から受信するまで待機したのち（Ｓ５００：Ｎｏ）、書換通信コマンドを受信すると（Ｓ５００：Ｙｅｓ）、書換データを外部ツール２から受信したか否かを判定する（Ｓ５０５）。
【００５１】
そして、書換データを未受信であれば（Ｓ５０５：Ｎｏ）、書換データを受信するための処理である書換データ受信処理を実行し（Ｓ５１０）、上述のＳ５０５へ再度移行する
。
【００５２】
一方、書換データを受信している場合には（Ｓ５０５：Ｙｅｓ）、書換通信コマンドを第２演算装置１４にて処理可能なコマンドに変換すると共に（Ｓ５１５）、書換データを第２演算装置１４にて処理可能なデータに変換し（Ｓ５２０）、変換後の書換データを記憶部１３における予め指定された第１記憶領域に記憶して、変換後の書換データを保持する（Ｓ５２５）。
【００５３】
そして、第２演算装置１４からハンドシェイク信号を受信するまで待機したのち（Ｓ５３０：Ｎｏ）、第２演算装置１４からハンドシェイク信号を受信すると（Ｓ５３０：Ｙｅｓ）、変換後の書換通信コマンドを第２演算装置１４へ送信したか否かを判定し（Ｓ５３５）、未送信である場合には（Ｓ５３５：Ｎｏ）、変換後の書換通信コマンドを第２演算装置１４へ送信して（Ｓ５４０）、上述のＳ５３０へ再度移行する。
【００５４】
一方、変換後の書換通信コマンドの送信が完了している場合には（Ｓ５３５：Ｙｅｓ）、第２演算装置１４への書換データの送信を完了したか否かを判定する（Ｓ５４５）。尚、本実施形態では、第２演算装置１４の受信バッファは、第１演算装置１１の送信バッファよりも保持可能なデータ量が小さいため、第１演算装置１１は、変換後の書換データを分割して第２演算装置１４へ送信する。
【００５５】
ここで、書換データの送信が未完了である場合には（Ｓ５４５：Ｎｏ）、未送信の書換データを第２演算装置１４へ送信して（Ｓ５５０）、上述のＳ５３０へ再度移行する一方、書換データの送信が完了している場合には（Ｓ５４５：Ｙｅｓ）、本書換通信処理を終了する。
【００５６】
ここで、図７，８は、比較通信処理（Ｓ２１５）の流れを示すフローチャートである。
図７，８に示すように、本比較通信処理では、まず、データの比較を行う旨の比較通信コマンドを外部ツール２から受信するまで待機したのち（Ｓ６００：Ｎｏ）、比較通信コマンドを受信すると（Ｓ６００：Ｙｅｓ）、書換データと同一のデータである比較データを外部ツール２から受信したか否かを判定する（Ｓ６０５）。
【００５７】
そして、比較データを未受信であれば（Ｓ６０５：Ｎｏ）、比較データを受信するための処理である比較データ受信処理を実行し（Ｓ６１０）、上述のＳ６０５へ再度移行する。
【００５８】
一方、比較データを受信している場合には（Ｓ６０５：Ｙｅｓ）、比較通信コマンドを第２演算装置１４にて処理可能なコマンドに変換すると共に（Ｓ６１５）、比較データを第２演算装置１４にて処理可能なデータに変換し（Ｓ６２０）、変換後の比較データを記憶部１３における予め指定された第２記憶領域に記憶して、変換後の比較データを保持する（Ｓ６２５）。
【００５９】
そして、第２演算装置１４からハンドシェイク信号を受信するまで待機したのち（Ｓ６３０：Ｎｏ）、第２演算装置１４からハンドシェイク信号を受信すると（Ｓ６３０：Ｙｅｓ）、変換後の比較通信コマンドを第２演算装置１４へ送信したか否かを判定し（Ｓ６３５）、未送信である場合には（Ｓ６３５：Ｎｏ）、変換後の比較通信コマンドを第２演算装置１４へ送信して（Ｓ６４０）、上述のＳ６３０へ再度移行する。
【００６０】
一方、変換後の比較通信コマンドの送信が完了している場合には（Ｓ６３５：Ｙｅｓ）、比較通信コマンドに応じて第２演算装置１４から送信されてくる上述の書換データの受
信を完了したか否かを判定する（Ｓ６４５）。
【００６１】
ここで、書換データの受信が未完了である場合には（Ｓ６４５：Ｎｏ）、未受信の書換データを第２演算装置１４から受信して（Ｓ６５０）、上述のＳ６３０へ再度移行する一方、書換データの受信が完了している場合には（Ｓ６４５：Ｙｅｓ）、受信した書換データを記憶部１３における予め指定された第３記憶領域に記憶して、書換データを保持する（Ｓ６５５）。
【００６２】
そして、後述のデータ比較処理を実行したのち（Ｓ６６０）、本比較通信処理を終了する。
ここで、図９は、データ比較処理（Ｓ６６０）の流れを示すフローチャートである。
【００６３】
図９に示すように、本データ比較処理では、まず、第１記憶領域に記憶された書換データ（第１データ）と、第２記憶領域に記憶された比較データ（第２データ）とが互いに一致しているか否かを判定し（Ｓ７００）、互いに不一致な場合には（Ｓ７０５：Ｎｏ）、後述のＳ７１５へ直ちに移行する。一方、第１，第２データが互いに一致している場合には（Ｓ７０５：Ｙｅｓ）、記憶部１３における予め指定された判定結果記憶領域の上位１ビット目の第１フラグ（初期設定ではＯＦＦ）をＯＮに設定する（Ｓ７１０）。
【００６４】
そして、第２データと、第３記憶領域に記憶された書換データ（第３データ）とが互いに一致しているか否かを判定し（Ｓ７１５）、互いに不一致な場合には（Ｓ７２０：Ｎｏ）、後述のＳ７３０へ直ちに移行する。一方、第２，第３データが互いに一致している場合には（Ｓ７２０：Ｙｅｓ）、判定結果記憶領域の上位２ビット目の第２フラグ（初期設定ではＯＦＦ）をＯＮに設定する（Ｓ７２５）。
【００６５】
そして、第３データと、第１データとが互いに一致しているか否かを判定し（Ｓ７３０）、互いに不一致な場合には（Ｓ７３５：Ｎｏ）、後述のＳ７４５へ直ちに移行する。一方、第３，第１データが互いに一致している場合には（Ｓ７３５：Ｙｅｓ）、判定結果記憶領域の上位３ビット目の第３フラグ（初期設定ではＯＦＦ）をＯＮに設定する（Ｓ７４０）。
【００６６】
そして、判定結果記憶領域に記憶された判定結果を外部ツール２へ送信して（Ｓ７４５）、本データ比較処理を終了する。
ここで、外部ツール２では、制御装置１から送信された判定結果に基づいて、以下の認識を行うことが可能である。
【００６７】
すなわち、第１，第２，第３フラグが全てＯＦＦである場合には、第１，第２，第３データが全て一致し、データの転送が正常であると認識できる。
また、第３フラグのみＯＮである場合には、内部でのＲＡＭ化けによって、間違ったアドレスのデータを比較したと認識できる。
【００６８】
また、第２フラグのみＯＮである場合には、上記と同様である。
また、第１フラグのみＯＮである場合にも、上記と同様に内部でのＲＡＭ化けによって、間違ったアドレスのデータを比較したと認識できる。
【００６９】
また、第１フラグのみＯＦＦである場合には、間違ったアドレスのデータを比較し、更
に、内部通信用ライン１７上でデータが変化したと認識できる。
また、第２フラグのみＯＦＦである場合には、間違ったアドレスのデータを比較し、更に、外部ワイヤ３上もしくは外部通信用ライン１８上でデータが変化したと認識できる。
【００７０】
また、第３フラグのみＯＦＦである場合には、外部ワイヤ３上もしくは外部通信用ライン１８上でデータが変化し、且つ、内部通信用ライン１７上でデータが変化したと認識できる。
【００７１】
また、第１，第２，第３フラグが全てＯＮである場合には、間違ったアドレスのデータを比較し、且つ、外部ワイヤ３上もしくは外部通信用ライン１８上でデータが変化し、且つ、内部通信用ライン１７上でデータが変化したと認識できる。
【００７２】
以上に述べたように、本実施形態の制御装置１によれば、外部ツール２は、制御装置１から受信した判定結果に基づいて、当該外部ツール２から送信した書換データなどが第１演算装置１１に正常に受信され、第１演算装置１１から第２演算装置１４へと正常に転送されたか否かを判定できる。
【００７３】
そして、第１，第２，第３データが全て一致した旨を示す判定結果を受信するまで、外部ツール２が制御装置１へ書換データなどを再送信することで、制御装置１は、外部ツール２から受信した書換データなどのビット列にパリティビットを付加せずとも、書換データなどを第１演算装置１１から第２演算装置１４へと正常に転送することができる。
【００７４】
また、本実施形態の制御装置１によれば、外部ツール２は、制御装置１から受信した判定結果に基づいて、外来ノイズによって書換データなどのビット列が変化した区間を特定できるため、これに応じて書換データなどの再送信を行うことで、書換データなどを第１演算装置１１から第２演算装置１４へと正常に転送することができる。
【００７５】
また、本実施形態の制御装置１では、第１演算装置１１が外部ツール２から受信したコマンドやデータを第２演算装置１４にて処理可能なコマンドやデータに変換するため、第三者が外部ツール２から送信されるコマンドやデータを外部から読み取っても、第２演算装置１４が行う処理の内容を把握することが困難であるため、高い機密性を発揮する。
【００７６】
また、本実施形態の制御装置１では、第１演算装置１１が、汎用の通信プロトコルに基づいて、第２演算装置１４へコマンドやデータを送信するため、第２演算装置１４に用いるマイクロプロセッサが特定の種類に限定されず、設計上や製造上の自由度が高い。
【００７７】
尚、本実施形態では、記憶部１２，１３，１５，１６が本発明における記憶部に相当し、第１演算装置１１が本発明における第１の処理部に相当し、第２演算装置１４が本発明における第２の処理部に相当し、外部ツール２が本発明における外部装置に相当する。
【００７８】
また、本実施形態では、記憶部１３の第１記憶領域が本発明における第１の記憶領域に相当し、書換通信処理のＳ５２５が本発明における第１の記憶手段に相当し、記憶部１３の第２記憶領域が本発明における第２の記憶領域に相当し、比較通信処理のＳ６１０，Ｓ６２５が本発明における第２の記憶手段に相当し、記憶部１３における第３記憶領域が本発明における第３の記憶領域に相当し、比較通信処理のＳ６５０，Ｓ６５５が本発明における第３の記憶手段に相当する。
【００７９】
また、本実施形態では、データ比較処理のＳ７００〜Ｓ７４０が本発明における一致判定手段に相当し、データ比較処理のＳ７４５が本発明における判定結果送信手段に相当す
る。より詳細には、データ比較処理のＳ７００が本発明における第１の判定手段に相当し、データ比較処理のＳ７１５が本発明における第２の判定手段に相当し、データ比較処理におけるＳ７３５が本発明における第３の判定手段に相当する。
【００８０】
また、本実施形態では、書換通信処理のＳ５２０が本発明における第１の変換手段に相当し、比較通信処理のＳ６２０が本発明における第２の変換手段に相当する。
また、第１演算装置１１に設けられたシリアル通信インターフェイスＳ１，Ｓ２が本発明におけるプロトコル変換手段に相当する。
【００８１】
以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態をとり得ることはいうまでもない。
【図面の簡単な説明】
【００８２】
【図１】本発明に係る制御装置１の構成と、制御装置１に接続された外部ツール２の構成とを概略的に示す構成ブロック図である。
【図２】第１演算装置１１が実行する書換制御処理の全体の流れを示すフローチャートである。
【図３】第１演算装置１１が実行する第２データ通信処理の流れを示すフローチャートである。
【図４】第１演算装置１１が実行する第２開始通信処理の流れを示すフローチャートである。
【図５】第１演算装置１１が実行する消去通信処理の流れを示すフローチャートである。
【図６】第１演算装置１１が実行する書換通信処理の流れを示すフローチャートである。
【図７】第１演算装置１１が実行する比較通信処理の前半の流れを示すフローチャートである。
【図８】第１演算装置１１が実行する比較通信処理の後半の流れを示すフローチャートである。
【図９】第１演算装置１１が実行するデータ比較処理の流れを示すフローチャートである。
【符号の説明】
【００８３】
１…制御装置、２…外部ツール、３…外部ワイヤ、１１…第１演算装置、１２，１３，１５，１６…記憶部、１４…第２演算装置、１７…内部通信用ライン、１８…外部通信用ライン、１９…外部接続用コネクタ、２２…装置接続用コネクタ、Ｓ１，Ｓ２，Ｓ３，Ｓ４…シリアル通信インターフェイス。
【図１】
0004645505.tif 000002
【図２】
0004645505.tif 000003
【図３】
0004645505.tif 000004
【図４】
0004645505.tif 000005
【図５】
0004645505.tif 000006
【図６】
0004645505.tif 000007
【図７】
0004645505.tif 000008
【図８】
0004645505.tif 000009
【図９】
0004645505.tif 000010