(57)【特許請求の範囲】
【請求項１】
ｃ−Ｓｉ基板である第一の層上にエッチストップ層を形成するステップと、
該エッチストップ層上に第二の層を形成するステップと、
該第二の層上に第一のフォトマスク層を形成するステップと、
該第一のフォトマスク層をパターニングするステップと、
前記第二の層を、前記第一のフォトマスク層をマスクにしてパターニングするステップと、
前記エッチストップ層を、前記第一のフォトマスク層をマスクにしてパターニングするステップと、
前記第一のフォトマスク層の一部を除去することにより前記第二の層の一部を露出するステップと、
前記第一の層を、前記第一のフォトマスク層をマスクにして、前記第二の層の一部を除去して前記エッチストップ層が露出するまでパターニングし、第一のトレンチを形成するステップとを行った後に、
露出した前記エッチストップ層の縁部を形成する前記第二の層上にある前記第一のフォトマスク層の一部をパターニングするステップと、
前記第二の層の一部を、前記第一のフォトマスク層の一部をマスクにしてパターニングするステップと、
前記第一のフォトマスク層の一部をマスクにして、前記第二の層の一部を除去して前記エッチストップ層が露出するまで前記第一の層をエッチングすることにより、前記第一のトレンチとともに段差を形成する追加トレンチを画定するステップと
を含んでなり、前記追加トレンチが前記第一のトレンチよりも深さが浅いものである、トレンチを形成する方法。
【請求項２】
前記エッチストップ層が酸化物である請求項１に記載の方法。
【請求項３】
前記第一の層がｃ−Ｓｉ基板であり、前記第二の層がアモルファス・シリコンである請求項１に記載の方法。
【請求項４】
前記アモルファス・シリコンをパターニングするステップが、塩素系のエッチング化学反応によりエッチングするステップを有するものである請求項３に記載の方法。
【請求項５】
前記第一の層がｃ−Ｓｉ基板であり、前記第二の層がエピタキシャル・シリコンである請求項３に記載の方法。
【請求項６】
前記エッチストップ層をパターニングするステップが、ウエットエッチング化学反応によりパターニングするステップを有するものである請求項１に記載の方法。
【請求項７】
前記エッチストップ層をパターニングするステップが、ドライエッチング化学反応によりパターニングするステップを有するものである請求項１に記載の方法。
【請求項８】
前記第二の層をパターニングするステップが、光学式エンドポイント検出法を用いてエッチング処理のエッチストップへの到達を判定することを含むものである請求項１に記載の方法。
【請求項９】
前記光学式エンドポイント検出ステップが、光放射スペクトルの適用を含むものである請求項８に記載の方法。
【請求項１０】
前記光学式エンドポイント検出ステップが、干渉計の利用を含むものである請求項８に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
膜のエッチング深さを制御するための従来手法の一つにおいては、要求されるトレンチ深さにエッチストップ層を埋め込むことが必要である。この膜をエッチング溶剤によりエッチストップ層よりも高速にエッチングすることにより、より精密な深さ制御を実現するものである。これは、例えばＣＭＯＳ技術におけるデュアル・ダマシン・プロセスのように基板上に複数の膜が設けられている場合には許容範囲において処理することができるが、基板またはごく厚い均質な膜をエッチングする場合には現実的ではない。
【０００２】
一般に、微小電気機械システム（ＭＥＭＳ）用途に用いられる他の従来技術としては、ＳＯＩ（シリコン・オン・インシュレータ）ウエハを用いるものがある。エッチストップ層は絶縁層中に埋め込まれる。この場合には、この製造プロセスの適用は、シリコン・絶縁体・シリコン積層基板に限定される。エッチストップ層を絶縁層中に埋め込む際のコストは高く、製造プロセスも複雑化する。
【０００３】
いずれの技術を用いても、埋め込み型エッチストップ層は、デバイスの膜の形態および成膜段階において障害になる可能性がある。
【発明の開示】
【課題を解決するための手段】
【０００４】
基板または厚い均質膜へのエッチング制御は、基板または厚膜がエッチングされた深さを測るための犠牲層（sacrificial film）を導入することにより実現される。エッチストップ層上にある犠牲層のエッチングの終了を光学的に認識することにより、主要トレンチまたはバイア（via）の深さに対する他の側面からのプロセス制御を得ることができる。
【０００５】
エッチストップ絶縁層が第一の層（例えばｃ−Ｓｉ基板）上に設けられる。エッチストップ層の上から第二の層（例えば、アモルファスＳｉ層、エピタキシャルＳｉ、または犠牲層）が設けられる。第二の層は、Ｃｌ２をベースとしたエッチング化学反応、または適切なウエットエッチング化学反応を用いて制御パターニングされる。そして、第一の層および第二の層の両方に対して高度な選択性をもつウエットまたはドライエッチング化学反応のいずれかを利用してエッチストップ層が除去される。マスクが剥離された後、第二の層をエッチング終点として用い、第一の層へと主要トレンチがエッチングされる。
【０００６】
従来技術と異なり、本発明においては、エッチングすべき基板または厚膜には埋め込み型エッチストップ層を必要としないため、製造プロセスの複雑性が緩和されるものである。
【０００７】
膜のエッチングは、光放射スペクトルまたは干渉計等の従来の終点検出技術（endpointing technology）によって精密に制御することができる。エンドポイント・システムは、エッチストップへの到達を検出するように調整される。時間計測によるエッチング手法も採用可能であるが、プロセスの制御性は劣ることになる。
【０００８】
本発明は、回折光学素子等の膜または基板中に段差をつけたトレンチを必要とするデバイスに幅広い種類の出発材料の利用を可能とするものである。
【０００９】
第一の層のトレンチ深さは、第二の層の厚さを変化させることにより画定することができる。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明に対応するプロセスのフローチャートの概要を示したものである。図２Ａ〜図６Ｉは、図１に示したプロセスのフローチャートを説明する図である。
【００１１】
ステップ１１０では、酸化物等のエッチストップ層が第一の層上に形成される。ステップ１２０では、エッチストップ層の上に第二の層が形成される。ステップ１１０および１２０を図２Ａに示している。ステップ１３０では、アルシン等のフォトマスク層が第二の層の上に設けられる（図２Ｂ）。ステップ１４０では、塩素（Ｃｌ2）ベースまたは任意の好適なドライエッチング化学反応もしくはウエットエッチング化学反応を用いて、第二の層が制御パターニングされる（図３Ｃ）。ステップ１５０では、ドライエッチングまたはウエットエッチング化学反応のいずれかにより、エッチストップ層がパターニングされる（図３Ｄ）。ステップ１６０では、フォトマスクが剥離される。ステップ１７０では、第二の層をエッチング終点として用いることにより、第一の層に主要トレンチがエッチングされる（図４Ｅ）。トレンチのエッチング深さは、第一の層に相対的な第二の層のエッチング速度と、エッチストップ層上にある第二の層のエッチング時間とにより決まる。このプロセスは、所要の段差をもつトレンチが形成されるまでステップ１３０から繰り返すことができる（図５Ｆ〜図６Ｉ）。
【００１２】
ＣＭＯＳプロセスに用いられるシャロー・トレンチ・アイソレーション法（Shallow Trench Isolation scheme）には、非反復プロセスを採用することができる。段差をつけたまたは多重レベルのトレンチを作るためには、同様ではあるものの、「遅延型（delayed）」主要トレンチ・エッチング手順（つまり、第一の主要トレンチのエッチングを、第一の犠牲層とエッチストップとのエッチング後に直ちに実施せずに第二の犠牲層エッチング後に実施するなど）の反復プロセスが用いられる。トレンチ深さを変更しなければならない場合には、犠牲層の厚さを変更することにより新たな深さが画定される。このようにすることにより、シリコンウエハ製造者が画定した基板仕様を変更せずにおくことができる。
【００１３】
図１に説明したプロセスを用いた一実施例においては、第一の層はｃ−Ｓｉ基板であり、第二の層は、基板と同じプロセス化学反応によりエッチングされるアモルファスＳｉ層または他の使用可能な層でありうる。
【００１４】
別の実施例においては、第一の層は一般にｋが１〜３．９の間にあるＬｏｗ−ｋ誘電体であり、第二の層はアモルファスＳｉである。
【００１５】
別の実施例においては、ｃ-Ｓｉ基板上に適正な犠牲エピタキシャル・シリコン（sacrificial epitaxial silicon）とエッチストップ絶縁層とを設けたＳＯＩウエハを業者から購入することが可能である。そのため、第一の膜はｃ−Ｓｉ基板であり、第二の膜は犠牲エピタキシャルＳｉ層である。しかしながら、基板トレンチ深さを任意に変更する場合には、エピタキシャルＳｉ層の厚さを新たに定めなおす必要があるので、ウエハまたは基板コストを増大させることになる。
【００１６】
別の実施例においては、エッチストップ層がデバイスのウエハまたは基板上にあらかじめ設けられた厚膜上に形成される。厚膜と同じプロセス化学反応によりエッチングされる犠牲層がエッチストップ層上に形成される。第一の層は（レベル間誘電体等の）この厚膜に対応し、第二の層は犠牲層に対応する。トレンチ深さを変えなければならない場合には、犠牲層の厚さを変更することにより新たな深さを画定することができる。
【００１７】
本発明は、回折光学素子の加工法、または、膜あるいは基板中に段差をつけたトレンチを必要とする他の加工法もしくはデバイス構造を単純化するものである。
【００１８】
エッチストップ層とアモルファスＳｉとを積層することによって多層エッチング構造を作成することができるのは当業者には明らかである。
【図面の簡単な説明】
【００１９】
【図１】本発明に基づくプロセス・フローチャートである。
【図２】ＡおよびＢは、図１に示したプロセス・フローチャートを説明する概略図である。
【図３】ＣおよびＤは、図１に示したプロセス・フローチャートを説明する概略図である。
【図４】Ｅは、図１に示したプロセス・フローチャートを説明する概略図である。
【図５】ＦおよびＧは、図１に示したプロセス・フローチャートを説明する概略図である。
【図６】ＨおよびＩは、図１に示したプロセス・フローチャートを説明する概略図である。
【符号の説明】
【００２０】
ＦＩＬＭ１        第一の層
ＦＩＬＭ２        第二の層
ＥＴＣＨＳＴＯＰ  エッチストップ層
【図１】
0004667786.tif 000002
【図２】
0004667786.tif 000003
【図３】
0004667786.tif 000004
【図４】
0004667786.tif 000005
【図５】
0004667786.tif 000006
【図６】
0004667786.tif 000007