(57)【特許請求の範囲】
【請求項１】
少なくとも第１および第２のＰＮシーケンスを発生し、前記少なくとも第１および第２のＰＮシーケンスをネットワークケーブルに印加するＰＮシーケンス発生器と、
前記少なくとも第１および第２のＰＮシーケンスの印加に対する前記ネットワークケーブルの応答を受信し、この応答を表す波形に基づいて前記ネットワークケーブルの特徴を決定する受信器とを備え、
前記ＰＮシーケンス発生器は、少なくとも第１および第２のＰＮシーケンスとして、前記ネットワークケーブルが利用されるネットワークにおけるネットワーク受信器のノイズしきい値以下に減衰した信号を印加する
ネットワーク試験装置。
【請求項２】
前記受信器は、少なくとも前記第１および第２のＰＮシーケンスに対する前記ネットワークケーブルの応答を結合することにより、前記ネットワークケーブルの特徴を決定する請求項１に記載のネットワーク試験装置。
【請求項３】
前記結合は、平均化を含む請求項２記載のネットワーク試験装置。
【請求項４】
前記結合は、少なくとも前記第１および第２のＰＮシーケンスに対する応答の積を求めることを含む請求項２記載のネットワーク試験装置。
【請求項５】
前記ネットワーク受信器のノイズしきい値以下に減衰した信号は１５０ｍＶピーク・ツー・ピーク以下に減衰された信号である請求項１〜４のいずれかに記載のネットワーク試験装置。
【請求項６】
ネットワークを試験する方法であって、
第１のＰＮシーケンスを発生し、ネットワークケーブルに対して前記第１のＰＮシーケンスを印加し、
前記第１のＰＮシーケンスの印加に対する前記ネットワークケーブルの応答を受信し、
少なくとも第２のＰＮシーケンスを発生し、ネットワークケーブルに対して前記第２のＰＮシーケンスを印加し、
前記第２のＰＮシーケンスの印加に対するネットワークケーブルの応答を受信し、
前記少なくとも第１および第２のＰＮシーケンスの印加に対して受信した前記ネットワークケーブルの応答を表す波形に基づいて前記ネットワークケーブルの特徴を決定し、
前記少なくとも第１および第２のＰＮシーケンスを印加するステップは、少なくとも第１および第２のＰＮシーケンスとして、前記ネットワークケーブルが利用されるネットワークにおけるネットワーク受信器のノイズしきい値以下に減衰した信号を印加することを含む
ネットワーク試験方法。
【請求項７】
前記少なくとも第１および第２のＰＮシーケンスに対する前記ネットワークケーブルの応答を結合することにより、ネットワークケーブルの特徴を決定する請求項６に記載のネットワーク試験方法。
【請求項８】
前記結合は、平均化を含む請求項７記載のネットワーク試験方法。
【請求項９】
前記結合は、前記少なくとも第１および第２のＰＮシーケンスに対する応答の積を求めることを含む請求項７記載のネットワーク試験方法。
【請求項１０】
前記ネットワーク受信器のノイズしきい値以下に減衰した信号は１５０ｍＶピーク・ツー・ピーク以下に減衰された信号である請求項６〜９のいずれかに記載のネットワーク試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＡＮ（ローカルエリアネットワーク）のようなネットワークを試験するための試験装置に関する。
【０００２】
【従来の技術】
例えばＬＡＮのようなネットワークの試験時、ケーブル不良等を検知することが望ましい。ケーブルの誤構成や破損（オープン、ショート、スプリットペア等）は常に存在し、これがネットワーク性能に好ましくない影響を与える可能性があるからである。種々の条件について試験を行うためには、ネットワークまたはケーブルに対して何らかの刺激(stimulus)を与えて、そのケーブルまたはネットワークの応答を測定する必要がある。しかしながら、その刺激はネットワーク性能に悪影響を与え、その結果、データエラーや、そのネットワークのユーザに対する他の問題を惹起することがしばしばある。
【０００３】
【発明が解決しようとする課題】
ネットワーク動作中、ネットワークパッチケーブル(network patch cable)の構成や信頼性に関する問題が生じることが多い。しかし、既存のネットワーク試験装置は、２０フィート（１フィートは３０．４８ｃｍ）より短い試験パッチケーブルに適応していない。したがって、ユーザは、問題の原因がパッチケーブルにあるのかどうか不明の状態に置かれる。また、そのケーブルを、正常と思われるケーブルと交換すると、そのケーブルが当該問題の原因ではない場合に、その疑われたケーブルを捨ててしまう無駄が発生することになる。ケーブルはぐちゃぐちゃになったり酷使されたりすることが多いため、ケーブルに関するオフィス環境は極めて厳しい場合があり、これはネットワーク性能の損失を引き起こす原因となりうる。しかし、そのような点を除けば、そのケーブルは目視検査では正常に見えるかもしれない。
【０００４】
また、試験や検査のために関心のある特定のネットワークケーブルを見つけだすことが困難な場合がある。特に、ネットワークワイヤクローゼット(network wiring closet)に、ほぼ同一サイズでジャケットカラーが同じ多数のケーブルが収納されている場合にはなおさらである。
【０００５】
【課題を解決するための手段】
本発明によれば、疑似ランダム数シーケンスがネットワークに印加され、そのネットワーク応答は、長さ、不良、インピーダンス等を決定するように特徴づけられる。
【０００６】
したがって、本発明の目的は、ネットワークを試験するための改良された装置および方法を提供することにある。
【０００７】
本発明の別の目的は、ネットワークケーブルの特性インピーダンスを決定するための改良された装置および方法を提供することにある。
【０００８】
本発明のさらに別の目的は、短いケーブルを試験するのに適した、改良されたネットワーク試験装置を提供することにある。
【０００９】
本発明の他の目的は、ネットワークトラフィックを乱すことなく、アクティブ状態のネットワークを試験するための改良された方法および装置を提供することにある。
【００１０】
本発明の別の目的は、ケーブルが接続されていることを自動的に検出して自動的に測定を開始することができる改良された試験装置を提供することにある。
【００１１】
本発明の他の目的は、ネットワーク上でオーディオ信号を駆動するのに適した、改良されたネットワーク試験装置を提供することにある。
【００１２】
本発明の別の目的は、イーサネット(登録商標)リンクパルスを検出して分類するための改良されたネットワーク試験装置を提供することにある。
【００１３】
本発明の要旨は、特許請求の範囲に記載したとおりである。しかし、本発明の構成および動作方法、ならびに他の目的および効果は、添付の図面とともに以下の実施の形態を参照することにより最大限に理解されよう。なお、図面において同様の参照符号は同様の構成要素を示している。
【００１４】
【発明の実施の形態】
本発明の好適な実施の形態によるシステムは、ネットワーク応答を決定するための疑似ランダム数（ＰＮ：Psuedo-random-number）シーケンスを採用するネットワーク試験装置を備える。
【００１５】
図１に、本発明による代表的なネットワーク試験装置の斜視図を示す。この装置１０は、好適には、ネットワークの試験および分析のための携帯型またはハンドヘルド型の装置として構成される。表示領域１２は、本装置とユーザとの対話を可能とするものであり、これはタッチスクリーン型のディスプレイであることが好ましい。スタイラス１４は、ユーザがこれを用いて本装置との対話を可能とするものであり、画面に書き込みまたはタッピングすることによりデータを入力したり選択したりすることができる。ケースの上部に沿って、リンク状態、送信、衝突（collision）、エラー、利用パーセンテージ（percentage utilization）等の種々のステータスインジケータ１６が配置されている。電源ボタン１８も設けられている。本装置は、好適には、内部電池システムにより電源が供給されるが、外部電源に接続されてもよい。
【００１６】
図２は、本試験装置の動作システムのブロック図である。マイクロプロセッサ２２は、メモリ２４とともに用いられ、本装置の全体動作を司る。表示部１２は、表示部およびそこからのデータ入力を制御するようにマイクロプロセッサに接続されている。フィールドプログラマブルゲートアレイ（ＦＰＧＡ）２６は、マイクロプロセッサと通信し、特定の実施の形態では、好適には５０ＭＨｚの水晶制御クロックであるクロック２８を用いる。ＦＰＧＡは、遅延線３０への入力を生成する。この遅延線の出力は、サンプルホールド・アナログデジタル変換器３２への第１の入力となる。ＦＰＧＡは、さらに、チャネルインタフェース３４への入力を生成する。本実施の形態では、４つのチャネルインタフェース３４ａ，３４ｂ，３４ｃ，３４ｄがある。本実施の形態における各チャネルは、ツイストペアイーサネット用の標準ＴＳＢ−６７の下でのイーサネットツイストペアに相当する。
【００１７】
インタフェース３４ａは、図２に詳細に示すように、出力変圧器(output transformer)３８につながっているドライバ３６を有する。変圧器３８の１次巻線の一端は接地され、他端はスイッチマトリクス４０への１入力端につながっている。変圧器３８の２次巻線は、物理ネットワークインタフェースコネクタ４２（これはツイストペア４４に接続される）、または、基準インピーダンス４６（これは好適実施の形態において１００オームの精密抵抗からなる）に対して、スイッチ３９により切り替えられる。この基準インピーダンスは「ゼロ長基準(zero-length reference)」ともいう。なぜなら、この基準インピーダンスは本装置に対するゼロ長接続(zero-length connection)の基準的な測定をもたらすからである。このスイッチの動作は、後述するように、ＦＰＧＡまたはマイクロプロセッサにより制御される。インタフェース３４ｂ、３４ｃ、３４ｄはインタフェース３４ａに対応し、スイッチマトリクス４０に対するそれぞれの入力を提供するとともに、ケーブル４４のそれぞれのツイストペアに接続される。
【００１８】
スイッチマトリクス４０は、可変利得増幅器(programmable gain amplifier)４８への入力を生成する。この増幅器の出力は、サンプルホールド・アナログデジタル変換器（ＡＤＣ）３２への入力となる。
【００１９】
本システムは、その動作時、ＦＰＧＡを介してインタフェース３４に刺激を与え、その応答信号をスイッチマトリクスおよび増幅器を介して受信し、サンプルホールド・アナログデジタル変換器でサンプルする。ＰＮシーケンスを複数、時間を遅延して与え、その反射情報を結合する。ノイズ等はこの結合から「抜け落ち(falls out)」、その結果得られたデータは反射異常(reflection anomalies)を与える。この反射異常を分析することにより、ケーブル長、欠陥等を決定することができる。
【００２０】
図３および図４は、ある種の測定を行うために本装置を用いる場合の動作ステップのフローチャートを示す。まず、ブロック５０において、本システムハードウェアは特定の測定が実行されるようにプログラムされる。このプログラミングには、刺激のタイプ、タイミング、振幅等が含まれる。ついで、判定ブロック５２が、ケーブル上のすべてのワイヤペアが試験されたかどうかを判定する。本実施の形態では、４つのワイヤペアを有するイーサネットツイストペアケーブルを試験する環境下で説明されている。すべてのワイヤペアが試験され終わったら、本試験処理は終了する。そうでなければ、続くステップ５３において、ハードウェア刺激出力およびレシーバが、試験対象の次のペアに対してセットされ、さらにステップ５４において本測定で用いるべきＰＮシーケンスが第１のシーケンス（すなわちＡシーケンス）にセットされる。ついで、このＰＮシーケンスが「ゼロ長」基準に印加され、その応答がデジタル化される（ブロック５６）。図２において、ゼロ長基準はインピーダンス４６からなる。スイッチ３９は、変圧器３８の２次巻線を当該インピーダンスに接続するようセットされ、ＰＮシーケンスはＦＰＧＡからドライバ３６に印加される。その結果、その刺激が当該基準インピーダンスを通過する。スイッチマトリクス４０は、試験中の特定のワイヤペアの出力を選択し、当該ＰＮ刺激に対する応答をプログラマブル利得増幅器４８に与える。この増幅器の出力はサンプルホールド・デジタルアナログ変換器３２によりサンプルされデジタル化され、このデジタル化された測定結果はマイクロプロセッサ２２に与えられる。ついでステップ５８において、測定中のワイヤペアからのＰＮ  Ａシーケンスに対する応答がデジタル化される。すなわち、スイッチ３９は外部ネットワークインタフェースコネクタ４２に接続されるようにセットされ、ＰＮ  Ａシーケンスは再度変圧器３８に与えられる。このとき、その応答は再びサンプルホールドされ、デジタル化され、記憶される。この応答波形のサンプリング動作のタイミングは、後述する遅延カウンタの動作により、好適には、０から５１０フルクロックサイクルだけ遅延させてもよい。また、サンプルホールド用に設けられたサンプリング信号に調整可能な時間遅延を与える遅延線３０により、端数的なクロックサイクル分のサンプリング遅延も実現される。多数の試験の繰り返しにわたって等価時間サンプリングをおこなうことにより、かつ、クロックサイクル以下の時間周期の範囲にわたってサンプルを行うためのサンプリングの端数的クロック遅延を調整することにより、応答波形レコードが積み重ねられて、詳細な応答レコードを生成する。
【００２１】
次に、ステップ５８の後、全ＰＮシーケンスの印加が完了したか否かが判定される（判定ブロック６０）。完了していなければステップ６２が実行される。ステップ６２では、ＰＮシーケンスが第２の”Ｂ”シーケンスにセットされる。この処理は次にブロック５６に続く。ブロック５６では、「ゼロ長」基準についてのＢ  ＰＮシーケンスに対する応答がデジタル化され、「未知の」ケーブルワイヤペアのこのＰＮシーケンスに対する応答が決定される（ステップ５８）。再び、判定ブロック６０に達し、終了ならば、処理はブロック６４へ移行する。図示した例では２つのＰＮシーケンス（ＡとＢ）を用いたが、これに限られるものではなく、他の個数のＰＮシーケンスを用いることも可能である。
【００２２】
続くステップ６４では、本測定結果は、好適には高速フーリエ変換（ＦＦＴ）の適用により、周波数ドメインに変換される。ついで、ステップ６６において、未知の信号（ケーブル接続による測定）と基準信号（インピーダンス４６に対する測定）の共役複素数(complex conjugate)の積(product)を求める。この処理は、当該基準の応答と未知の応答の相互相関関数(cross-correlation function)を計算することによりなされる。ステップ６６の後、処理は図４のステップに続く。
【００２３】
図４において、ステップ６８が次に実行される。このステップでは、ステップ６６の結果が、逆高速フーリエ変換（ｉＦＦＴ）により時間ドメインに変換される。ＦＦＴおよびｉＦＦＴ動作は、マイクロプロセッサ２２で実行するのが有利である。このマイクロプロセッサは、好適にはデジタル信号プロセッサ（ＤＳＰ）であり、多数の積和演算(sum-of-products operations)を必要とする計算方法の決定のための最適化された方法を提供する。次にブロック７０において、利得補正が行われ（ゼロ長１００％反射補償）、また、ブロック７２において、ケーブルタイプ特有の補正曲線を適用してもよい（長さに対する１００％反射補償）。ＡおよびＢ  ＰＮシーケンスの測定の結果は平均化される（ステップ７４）。この時点で生成されるデータレコード（波形）は、従来のタイムドメイン・リフレクトメータ（ＴＤＲ）測定の結果に極めて近い形となる。しかし、同じ結果を得るために必要なＴＤＲ測定は、通常、より多くの平均化、より大きい利得、および／またはより大きい刺激を必要とするため、一般により長い試験時間を要すると考えられる。ブロック７６では、これらの結果が処理され、有意な反射が特定される。ついで、次の試験対象のワイヤペアが選択され（ブロック７８）、処理が図３の判断ブロック５２に移行する。
【００２４】
図３に戻り、処理が図４のステップから継続する場合、ブロック５２の判断にて全ペアの試験が終了していないとき、上述のステップが継続し、基準インピーダンスおよびケーブルにＰＮ  ＡおよびＢシーケンスを印加し、測定情報を得る。判断ブロック５２の結果、試験対象の全ペアについてＰＮシーケンスの印加が行われ、それらの応答が記録されたら、処理は図３のステップ８０に移行する。このステップ８０では、例えばケーブルペアの端部を越える(past the end of the cable pair)値のような偽結果(false results)を不適格とするよう追加の分析を行う。この測定された結果は、次にユーザインタフェース（例えばディスプレイ１２）に送られ、ユーザに対する表示、または他の記録に供される（ステップ８２）。その後、処理は完了する。
【００２５】
偽結果を不適格化したり、応答を分類したりする際の助けとなる他の要因は、ある種の受動応答は典型的には刺激周波数が異なっても変わらない、ということである。しかし、能動素子からの応答はクロック周波数の変化に伴って変化しがちである。したがって、印加するＰＮシーケンスの周波数を変えることにより、異なる応答のタイプを分類することができる。
【００２６】
好適な実施の形態では、基準データの約４００ｍｓ分を収集するとともに、未知のワイヤペアデータの４００ｍｓ分を収集することにより、各ワイヤペアについてのデータ獲得を完了する。
【００２７】
図５に示した、本発明によるＰＮシーケンス発生システムのブロック図において、最大長シーケンス（ＭＬＳ: Maximum length sequence)ＰＮシーケンス発生器ブロック８４は、クロック信号８６および選択信号８８を受ける。出力９０はＰＮシーケンスを発生する。クロック信号８６はまた、遅延カウンタ９２にも供給され、この遅延カウンタの出力は遅延線３０（図２）へ供給される。この遅延カウンタはまた、ＰＮシーケンス発生器からのゼロ状態（ステート０）をも受ける。このＰＮシーケンス発生器は、動作時、図２の変圧器３８を駆動するドライバ３６に印加されるＰＮシーケンスを含むライン９０上に出力を発生する。
【００２８】
図６は、ＰＮシーケンス発生器８４の一部の詳細を示す図である。ＰＮ発生器は、多数のフィードバックを有する９ビット長シフトレジスタからなる。このシフトレジスタは、いずれもクロック信号８６でクロック駆動される９個のフリップフロップ９４，９６，９８，１００，１０２，１０４，１０６，１０８，１１０により構成される。これらのフリップフロップは、直列に配置され、１つのフリップフロップの出力が次順のフリップフロップへの入力となる。最後のフリップフロップ１１０が出力信号９０を出力する。選択ゲート１１２はその出力を最初のフリップフロップ９４への入力として供給し、Ａ，Ｂと示された２つの入力を受ける。これら２つの入力の各々は、それぞれ、排他的論理和（ＸＯＲ）ゲート１１４，１１６の出力から導かれる。ＸＯＲゲートは、フリップフロップの選択された出力から導かれる３入力を受ける。図では、ＸＯＲゲート１１４は、フリップフロップ９６，１０２，１１０の出力を入力として受け、ＸＯＲゲート１１６はフリップフロップ９４，１００，１０８の出力を入力として受ける。
【００２９】
動作時には、選択線８８を制御することにより、どちらのＸＯＲゲート出力が直列フリップフロップ群に帰還されるかが決定される。したがって、選択線の動作によって、その選択線の状態に応じて、異なるＰＮシーケンスが生成されることが理解される。すなわち、図示の例では、２つのＰＮシーケンスＡおよびＢが導き出される。しなしながら、２つを越える数のＰＮシーケンスを適切に採用することもできる。
【００３０】
ステート０（ゼロ状態）信号は、ＰＮシーケンス発生器がゼロ状態のとき、すなわち全フリップフロップの出力が例えばオール１のときに、アクティブ（能動）となる。フリップフロップの出力群は好適には９入力ＡＮＤゲートに供給され、これによって例えばそれらがオール１となったときを検出することができる。したがって、動作時に、ＰＮシーケンス発生器がゼロ状態に達したとき、ゼロ状態に達したことが遅延カウンタに通知され、遅延カウンタがカウントを開始して、本実施の形態では０から５１０までの遅延フルクロックサイクルだけ遅延させる。これにより、本実施の形態で使用されるＰＮシーケンスのとりうる５１１の状態をカバーする遅延を可能とする。遅延線は、０ｎｓから１クロック周期遅延(one clock period delay)までのクロック内周期遅延(intra-clock period delays)を提供する。したがって、サンプルホールド増幅器およびアナログデジタル変換器３２のタイミングは、部分的なクロックサイクル分遅延を行うことにより、極めて微細な分解能、例えば５０ＭＨｚクロック（図２のクロック２８）に基づく２．５ｎｓの分解能、で調整することができる。ＰＮシーケンスを繰り返して印加することによって、遅延カウンタおよび遅延線は反射信号データのサンプル点を変化させ、これにより、リターンされた信号データの微細な時間分解能が得られる。
【００３１】
本実施の形態では、（２のｎ乗−１）ビットのＰＮシーケンスが得られる（オール０の場合は除く）。ｎ＝９（９個のフリップフロップ）の場合、その結果は５１１ビットシーケンスとなる。この値は、１０００フィートの最長（おおよそ）のケーブルについての測定環境に基づいて選択されている。さらに長いケーブルを測定する場合には、これより長いシーケンスが採用される。より長いシーケンスは、より長いチャネル経路の分析を可能とするが、その計算量がより集中的となる。ゴレイコード(Golay Code）のような相補(complementary)ＰＮコードをＰＮシーケンスとして用いることも可能である。というのは、これらのコードは、ＰＮシーケンスデータを選択することによって生じる測定結果内の不均衡やアーティファクト(artifacts)のような「ノイズ」に対して本質的に耐性を有するからである。ゴレイコードは、測定データ内にそのような「ノイズ」を持ち込ませない。
【００３２】
本発明によれば、ある種のケーブルの問題および状態を測定することができる。そのような問題には、例えば、スプリットペア（与えられたツイストペアの２本のワイヤが、その２本を一緒に保つのではなく、他のワイヤとペアになった場合）、ブリッジタップ、破断ワイヤ、一端で過度の長さにわたりツイストされていないペア（クロストークの原因となる）、および、インピーダンス減衰として現れるクラッシュケーブル(crushed cables)（例えば、椅子やテーブルでつぶされた場合）がある。
【００３３】
試験を行うためにネットワークケーブルに印加された信号は、好適には、相当に減衰されたものである。例えば、好適な実施の形態では、１５０ｍＶピーク・ツー・ピークが採用される信号レベルである。したがって、試験信号は、ネットワーク環境で通常許容されるノイズレベル（典型的には２５０から３００ｍＶ）以下である。したがって、試験に使用される信号は、大抵のハブやスイッチのノイズしきい値より低いので、ネットワーク上の有害な効果(effects)なしにアクティブなハブやスイッチ上で試験を行うことができる。
【００３４】
この好適な実施の形態からの変形が可能であることが理解されよう。例えば、本実施の形態では２つの異なるＰＮシーケンスＡ，Ｂを用いたが、さらに精度を向上させるために２つを越えるコードを用いてもよい。また、より多くの平均化により、さらなる測定精度を得ることができる。さらに、平均化を、複数のＰＮシーケンスの結合の好適な実施の形態としたが、ＡおよびＢの積を採用することもできる（項(terms)の符号が追跡される）。異なる多項式を用いることも可能である（より長いまたは異なるフィードバック）。さらに、相互相関演算(cross-correlation operation)のために、ハードウェアまたはソフトウェアの異なる実現例を採用してもよい。
【００３５】
例えば、クロストーク／ＴＤＸ、パワーサム(power-sum)ＮＥＸＴ、ＡＣＲ(Attenuation to cross talk)、リターンロス、縦変換ロス(longitudinal conversion loss、ＥＬＦＥＸＴ、等の他の測定を本装置で行うこともできる。さらに、説明した応用例ではケーブルの一端に１台の装置を用いる単一端測定を採用したが、両端からのアクティブ測定のために両端に装置を配置することも可能である。デジタイザの分解能は、異なる測定に対して、変更することができる。クロストークイベントがケーブル上のある位置に与えられるタイムドメイン・クロストーク測定を行うことも可能である。クロックレートは、実行する測定に応じて変えることができる。例えば、長い長距離通信ケーブルについてはより遅いクロックレートを用い、近接した異常(anomalies)の識別を支援するためにはより速いクロックレートを用いることができる。この好適実施の形態では、通常のネットワーク装置によっては検出されない測定を可能とするために、刺激の振幅は小さくしてある。しかし、特定の測定環境によっては、極めて高速な測定のため、または極端に長いケーブルの測定のために、大きい振幅の刺激を用いることができる。
【００３６】
本発明による試験装置の別の応用は、ケーブルの特性インピーダンスに対するものである。特性インピーダンス測定のための、インピーダンス測定に用いるインタフェースの概略図である図７において、ハードウェア構成は図２の構成に対応する。しかし、ケーブルに対するインタフェースには、ある種の変形が行われている。信号発生器１２０は、インピーダンスＺｏを介して、変圧器３８に、好適には方形波パルスを印加する。Ｚｐは、この回路により与えられる等価並列インピーダンスであり、電圧Ｖｃはソース出力インピーダンス１２２の両端で測定される。測定対象のインピーダンス（例えば、好適にはケーブルのインピーダンス）は図７のＺｃで表される。スイッチ３９は、変圧器３８の出力を基準インピーダンス４６に切り替え接続するために用意されている。
【００３７】
動作時、２クロックサイクル分の単一パルス（図２で上述したと同じ刺激レベルを有する）が、基準インピーダンスに向けられたスイッチ３９により、校正のために印加される。この信号は印加され、サンプルホールド・アナログデジタル変換器がその応答を捕獲する。ついで、スイッチ３９は未知のワイヤペアＺｃに接続されるよう切り替えられ、応答測定がなされる。そのインピーダンスは次式で求められる。
【００３８】
Vo = [Vc(Zo+(100||Zp))]/Zo        （１）
Zc||Zp = [Zo(Vo-Vc)]/Vc           （２）
【００３９】
ＺｏとＺｐは既知であるので（特定の実施の形態では好適には１００Ωおよび７００Ω）、Ｚｃを求めることができる。
【００４０】
動作時、５０ｎｓパルスが印加され、１ｎｓ間隔のサンプルがとられる。平均インピーダンスを求めるために１０個のポイントが選択される。Ｖｃは、基準インピーダンスに対して測定される。
【００４１】
等価時間サンプリングを採用することにより、各ポイントについて複数のサンプルをとって平均化することができる。例えば、時間上の各ポイントにおいて８個のサンプルをとることができる。統計的に他のサンプルと有意に異なるサンプルは排除することができる。したがって、本発明によるシステムは、適応ショートケーブル測定(adaptive short cable measurements)を可能とし、自己校正を行い、適応ノイズ耐性(adaptive noise tolerance）を有する。特性インピーダンス測定は、受信信号トラフィックがあるときに行ってもよい。
【００４２】
本発明によれば、ショートケーブル（短いケーブル）を測定することができるので、従来の装置では短すぎるケーブルの特徴付けを行える。短いケーブルの測定を実現するには、２つのアプローチがとれる。まず、測定された応答の長さが１０個のサンプルポイントを収容するに足るだけの長さであれば、サンプルポイントは応答レコード内に早期に位置づけられる。この応答レコードが短すぎて１０個のサンプルポイントが得られない場合には、使用されるデータポイントは少なくなる。したがって、測定の精度は、極端に短いケーブルについては低下するが、測定は依然可能である。これに対して、従来技術では短いケーブルの測定は不可能であった。従来技術で測定可能な最小ケーブル長は１５から２５フィートであった。本発明によれば、ワイヤリング問題等について約３フィート以下のケーブルの特徴付けが可能である。
【００４３】
図１３（ａ）、図１３（ｃ）〜図１３（ｇ）は、ケーブルに印加される試験パルスに応答した、代表的な波形反射を表している。図１３（ａ）は、基準インピーダンス（本実施の形態では１００Ω）が接続され、または、欠陥のない任意の長いケーブルが接続された理想的な場合を示している。図１３（ｄ）は、極めて短いケーブルについてのリターンデータを表している。図１３（ｃ）は、８フィートの箇所にオープン部を有するケーブル（または終端されていない８フィートケーブル）についてのリターンデータを表している。図１３（ｇ）の波形は、スプリットペアを有するケーブルにより発生する波形である。スプリットペアとは、別個のツイストペアからの２本のワイヤが誤って１つのペアとして用いられる場合である。図１３（ｆ）はブリッジタップを表している。（これは、当該ケーブルに対してそのケーブルの中途位置に他のケーブルペアが接続された場合である。）図１３（ｅ）は、試験装置から８フィートのケーブル箇所にショート（短絡）部を有する場合を示している。
【００４４】
本発明による装置は、この装置に接続されるケーブルの有無を試験できるようになっている。この試験を行うには、本装置のネットワークインタフェース接続部に５０ｎｓのパルスを印加する。ついで、そのリターン反射データを分析して、時間ゼロ（当該パルス後）からある時間後の振幅を求める。この反射データのエッジ（縁）を、ケーブルの存在を示す特定の振幅しきい値で確認する。この振幅しきい値は、あるインピーダンスに対応している。すなわち、振幅が大きいほどそのインピーダンスは０に近づき、逆に、振幅が小さいほどインピーダンスは無限大（オープン）に近づく。この代わりに、時間しきい値を用いることができる。すなわち、反射信号はゼロ基準に対してよりも多くのリターン時間を要することが、ケーブルの存在を意味する。図１３（ｂ）は、本装置に接続された１２フィートのケーブル（または１２フィートの箇所にオープン部を有するケーブル）についての代表的な波形を示している。図中、Ｘ印を付したポイントは、振幅しきい値の代表的なエッジを示している。本装置でのケーブルの存在の検知によれば、ケーブルが接続されていることが検知された後に自動的に他の測定を開始することができる。上述した自己校正に対応する方法で、本装置は、スイッチ３９および基準インピーダンス４６を用いることにより、ゼロ長の場合について好適に装置の校正がなされる。
【００４５】
以上から示唆されるように、本発明のネットワーク試験装置は種々の測定構成において利用することが可能である。図８から図１２は本試験装置の代表的な配置を示している。図８では、本装置１０は、ネットワークの監視およびケーブル試験のためにネットワークハブまたはスイッチ２４に接続されている。ハブ／スイッチ１２４に対して２台のホスト１２６，１２８が接続されたものとして示してある。図９では、装置１０は、ケーブルを介してＰＣ１３０（または他のネットワークホスト）のネットワークインタフェースに接続され、そのＰＣ内のネットワークインタフェースカード（ＮＩＣ）を試験する。また、この構成では、本装置をＰＣに接続しているケーブルが（ＰＣのＮＩＣにより）終端されているので、終端されたケーブルについてのケーブル試験を行うこともできる。
【００４６】
図１０は、装置１０がケーブルを介してワイヤマップアダプタ１３２に接続された構成を示している。アダプタ１３２は種々のケーブルワイヤリングを相互接続している種々のインピーダンス終端を有するので、ワイヤのマッピングを決定するためのケーブル試験を行うことができる。図１１は、本装置に接続されたオープンケーブル（終端されていない）を試験する装置構成を示しており、図１２は、ケーブルの両端を本装置に接続してその特徴付けおよび分析を行うための試験構成を示している。
【００４７】
ここで図１４に示した、本発明の装置によるオーディオ駆動検出システムのブロック図を参照する。本発明によってネットワーク上にオーディオ信号を供給することができる。マイクロプロセッサ２２は、サウンドカード１３４または他の適切なオーディオデータ源から入力を受ける。この入力は、マイクロフォン（ＭＩＣ）１３６または他の保存済オーディオ情報から供給しうる。Ｉ／Ｏポート１３８は、マイクロプロセッサからのデータを受信し、第１および第２のトランジスタペア１４０，１４２を駆動する。第１のトランジスタペアのコレクタは１つのツイストペアの第１のワイヤに接続され、第２のトランジスタペアのコレクタはそのツイストペアの他方のワイヤに接続されている。ピックアップインダクタ１４８、増幅器１４９およびスピーカ１５０を有する携帯誘導オーディオ受信機１４６が適切に設けられる。
【００４８】
動作時、マイクロフォン１３６または任意のオーディオ源からの入力は、それがリアルタイムであれ保存されたものであれ、またはデジタルであれアナログであれ、サウンドカードによりエンコードされ、マイクロプロセッサに供給される。マイクロプロセッサはこのデータを駆動してネットワークケーブルペア１４４上に乗せる。ついで、ネットワークに沿って誘導レシーバ１４６を用いてそのネットワークケーブル上に駆動されたオーディオ情報をピックアップすることができる。この情報は、一人のネットワーク保守員から他の保守員に対する一方向通信を行うリアルタイムのスピーチ、単純なトーン（tones)、変調したトーン等からなる。デジタルオーディオファイル（例えば.WAVファイル）をネットワークケーブルに印加することもできる。例えば、特定のペアに誘導レシーバを接触させることによるペアの識別を支援するために、異なるペア上に異なるデータを駆動するようにしてもよい。ネットワークケーブルの駆動にオーディオ信号を利用することにより、ネットワーク保守員は多くのケーブル、例えばケーブルトレイまたはネットワーククローゼット内のケーブルのうちのどのケーブルがその時点で試験されている特定のケーブルであるかを知ることができる。ケーブルに印加される信号は例えばパルス幅変調することもできる。サウンドカード１３４は、例えばＵＳＢやＰＣＭＣＩＡカード、あるいは、ネットワークケーブル上にデータを駆動するためにマイクロプロセッサからＩ／Ｏポートに供給しうる任意のオーディオ情報源でありうる。通常、ネットワーク動作との干渉を避けるため、オーディオ信号はアクティブなネットワークケーブル上の受信ペアに印加することは意図されていない。
【００４９】
次に図１５の、イーサネットリンクパルス(link pulse)を検出・分類するために利用される回路図において、通常、ネットワーク試験装置が遭遇するイーサネットシステムには３つの慣用タイプがある。これらは、６から１５０ｍｓ間隔の１００ｎｓリンクパルスによって特徴づけられる１０Ｍ（ＮＬＰ：ノーマルリンクパルス）と、１６ｍｓ間隔で３３個までの１００ｎｓパルス（各々約６４μｓ離れている）を有する１０／１００ＦＬＰ（ファーストリンクパルス）と、ＭＬＴ−３、マルチレベルエンコーディングを用いる１００ＴＸである。これは、ある期間立ち上がった後、ある期間ベースラインへ戻り、ついである期間経ち下がった後、ある期間ベースラインに戻り、また、立ち上がってこれを繰り返すような方形波的信号を用いる。この波形の発生しうるエッジ間は１０ｎｓである。試験装置は、ユーザの介在無しに、それがどのようなタイプのシステムに接続されているかを決定することが好ましい（ユーザはそのタイプを知らないかもしれないから）。したがって、図１５に示した、リンクパルスを検出・分類するための本発明により採用された回路の概略図においては、信号はツイストペアケーブル１５２により受信され、変圧器１５４の１次巻線に入力される。この変圧器の２次巻線の一端は接地され、その他端は比較器１５６への第１の入力として供給される。比較器への第２の入力は、プログラマブルデジタルアナログ変換器（ＤＡＣ）から供給される。比較器は２つの出力を発生する。これらは立ち下がりエッジ検出ラッチ１６０および立ち上がりエッジ検出ラッチ１６２に供給され、Ｉ／Ｏポート１６４を介してマイクロプロセッサ２２によりサンプルされる。
【００５０】
動作時、図１５の回路はリンクパルスを検出・分類するために用いられる。まず、ワイヤペア上のノイズレベルが測定され、デジタルアナログ変換器１５８の出力がそのノイズレベルの２倍となるようにセットされる。ついで、立ち上がりエッジから立ち上がりエッジまでの時間が測定され、これにより、１０μｓの複数のバケット(buckets)に加えて１ｍｓより大きい１バケットを有するヒストグラム配列（histogram array)内に５０ｍｓの期間のデータを収集する。この測定中、唯一のエッジが検出された場合、１５０ｍｓのサンプルウィンドウで測定が繰り返される。上記測定は、信号が見つかるまで、受信信号ペアおよび極性のすべての可能な組み合わせについて、繰り返される。マイクロプロセッサは、タイマーを有し、ラッチ１６０，１６２により検知されるようなリンク信号エッジ間の時間を測定する。
【００５１】
次に、この結果は以下のようにして分類される。１００ＴＸについては、その測定はほぼすべて最初の２つのバケット内に収まる。１０Ｍ  ＮＬＰについては、その測定は最後のバケット（１ｍｓより大きいバケット）内にのみ収まる。１０／１００ＦＬＰについては、その結果は、６０ｍｓ、１２０ｍｓ、１８０ｍｓのバケットおよび１ｍｓより大きいバケットに収まる。
【００５２】
本発明によるリンクパルス検出は、極めて低い信号レベルで検出・分類を行う。また、極めて遅いリンクパルスに自動的に適合する。さらに、受信ペアおよびその極性を決定する。
【００５３】
特定の具現例では、測定はバケット境界にまたがってもよく、バケットのペアを適切に足し合わせることにより、１つのバケット境界にまたがる任意のエントリを捕獲することができる。上記ノイズレベルの２倍のしきい値は、必要であれば、ノイズレベルにより近くなるように調整してもよい。
【００５４】
よって、リンクパルスの検出は統計的に正確であり、ノイズに耐性を有する。
【００５５】
したがって、本発明による、試験用ＰＮシーケンスを用いる改良されたネットワーク試験装置は、ネットワークの通常の動作に干渉することなく、アクティブなネットワークを試験することができる。本装置は、さらに、極短ケーブルの特徴付けおよびインピーダンス測定を可能とする。また、本装置は、ネットワーク動作のトラブルシューティングに利用するために、ネットワークケーブル上にオーディオ信号を印加するよう適用できる。
【００５６】
以上、本発明の複数の実施の形態について図示し、説明したが、広い局面において本発明から逸脱することなく、多くの変形、変更を行うことができることは当業者に明らかであろう。したがって、添付の請求の範囲は、本発明の真の精神および範囲内に包含されるようなすべてのそのような変形および変更をカバーするよう意図されている。
【００５７】
【発明の効果】
本発明によれば、ネットワークを試験するための改良された装置および方法を提供することができる。
【００５８】
本発明によれば、ネットワークケーブルの特性インピーダンスを決定するための改良された装置および方法を提供することができる。
【００５９】
本発明によれば、短いケーブルを試験するのに適した、改良されたネットワーク試験装置を提供することができる。
【００６０】
本発明によれば、ネットワークトラフィックを乱すことなく、アクティブ状態のネットワークを試験するための改良された方法および装置を提供することができる。
【００６１】
本発明によれば、ケーブルが接続されていることを自動的に検出して自動的に測定を開始することができる改良された試験装置を提供することができる。
【００６２】
本発明によれば、ネットワーク上でオーディオ信号を駆動するのに適した、改良されたネットワーク試験装置を提供することができる。
【００６３】
本発明によれば、イーサネットリンクパルスを検出して分類するための改良されたネットワーク試験装置を提供することができる。
【図面の簡単な説明】
【図１】本発明を具現する試験装置の斜視図である。
【図２】図１の装置のブロック図である。
【図３】本発明によるツイストペアケーブルの分析時に実行されるステップのフローチャートである。
【図４】本発明によるツイストペアケーブルの分析時に実行される続きのフローチャートである。
【図５】本発明によるＰＮシーケンス発生システムの高レベルブロック図である。
【図６】図５のＰＮシーケンス発生ブロックの構成を示す詳細ブロック図である。
【図７】インピーダンス測定に採用されるインタフェースの概略図である。
【図８】本装置を採用する第１の測定構成を示す図である。
【図９】本装置を採用する第２の測定構成を示す図である。
【図１０】本装置を採用する第３の測定構成を示す図である。
【図１１】本装置を採用する第４の測定構成を示す図である。
【図１２】本装置を採用する第５の測定構成を示す図である。
【図１３】１００オーム基準または長い理想１００オームケーブルに対する応答を表す波形（ａ）、１２フィートの箇所にオープン部（open）を有するケーブルについての応答波形を表す波形（ｂ）、オープン部を有するケーブルの応答を表す波形（ｃ）、超短またはゼロ長ケーブルの応答を表す波形（ｄ）、試験装置から８フィートの箇所にショート（短絡）部を有するケーブルの応答を表す波形（ｅ）、ブリッジタップを有するケーブルの応答を表す波形（ｆ）、スプリットペアケーブルの応答を表す波形（ｇ）を示す図である
【図１４】本発明の装置によるオーディオ駆動・検出システムのブロック図である。
【図１５】本発明によるリンクパルス検出システムのブロック図である。
【符号の説明】
１２  タッチスクリーンまたは表示部（ディスプレイ）
１４  スタイラス
１６  送信ＬＥＤ
１６  衝突ＬＥＤ
１６  エラーＬＥＤ
１６  ライン利用ＬＥＤ（１０％きざみ）
１８  ＯＮ／ＯＦＦボタン
２２  マイクロプロセッサ（μＰ）
２４  メモリ
２６  ＦＰＧＡ
２８  クロック
３０  遅延線
３２  サンプルホールドＡＤＣ
４０  スイッチマトリクス
４８  プログラマブル利得増幅器
【図１】
0004612253.tif 000002
【図２】
0004612253.tif 000003
【図３】
0004612253.tif 000004
【図４】
0004612253.tif 000005
【図５】
0004612253.tif 000006
【図６】
0004612253.tif 000007
【図７】
0004612253.tif 000008
【図８】
0004612253.tif 000009
【図９】
0004612253.tif 000010
【図１０】
0004612253.tif 000011
【図１１】
0004612253.tif 000012
【図１２】
0004612253.tif 000013
【図１３】
0004612253.tif 000014
【図１４】
0004612253.tif 000015
【図１５】
0004612253.tif 000016