(57)【特許請求の範囲】
【請求項１】
基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置であって、
前記プラグは、前記貫通孔内に第１導電膜を埋め込んでなるプラグ導電層を有しており、
前記プラグ導電層上に形成されたリセス内に、チタン窒化物膜又はチタン合金窒化物膜からなり前記リセスの深さよりも薄い膜厚を有する下地導電膜が、前記リセスの内面を覆って形成され、
前記下地導電膜に囲まれる領域内に、シリコンを含むチタン窒化物膜又はシリコンを含むチタン合金窒化物膜からなる第２導電膜が埋め込まれており、
前記第２導電膜上には、（１１１）配向を有する窒化チタン膜からなる第３導電膜が形成されていることを特徴とする半導体装置。
【請求項２】
前記下地導電膜は、前記第２導電膜の構成成分からシリコンを除いた組成を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記下地導電膜の膜厚が１０ｎｍ以下であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置の製造方法であって、
前記基板上の層間絶縁膜に貫通孔を形成する工程と、
前記貫通孔内に第１導電膜を埋め込んでプラグ導電層を形成する工程と、
前記プラグ導電層上に形成されているリセスを含む前記層間絶縁膜上に、チタン窒化物膜又はチタン合金窒化物膜からなる下地導電膜を、前記リセスの深さよりも薄い膜厚に形成する工程と、
前記下地導電膜上に、シリコンを含むチタン窒化物膜又はシリコンを含むチタン合金窒化物膜からなる第２導電膜を形成する工程と、
前記第２導電膜及び前記下地導電膜にＣＭＰ処理を施すことで、前記プラグ導電層上のリセス内に前記下地導電膜と前記第２導電膜とを埋め込む工程と、
前記第２導電膜の上面と前記層間絶縁膜の表面とに、窒素と水素とが結合した分子構造を有するガスのプラズマを励起して照射する工程と、
前記プラズマを照射された前記第２導電膜の上面を含む領域に、（１１１）配向を有する窒化チタン膜からなる第３導電膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記第３導電膜を形成する工程が、
前記第２導電膜の上面を含む領域にチタン層を形成する工程と、当該チタン層の形成後に窒素雰囲気下での加熱処理により当該チタン層を窒化チタン層に変換する工程と、を有することを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
強誘電体メモリ（ＦｅＲＡＭ）は、低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できるため、ＤＲＡＭなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。例えば特許文献１、特許文献２には、上記１Ｔ／１Ｃ型（スタック型）の強誘電体メモリ装置においてメモリ特性や信頼性を低下させ得るタングステンプラグの酸化を防止するために、タングステンプラグとキャパシタとの接点（コンタクト領域）やキャパシタの電極の側壁に拡散防止層を設けることが記載されている。
【特許文献１】特開２００４−１７２３３０号公報
【特許文献２】特開２００４−３１５３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、スタック型の強誘電体メモリ装置においては、プラグ形成領域を含む基板上の領域にキャパシタが形成されるため、良好な特性のキャパシタを作製するには、キャパシタ形成面（プラグ表面とその周辺の層間絶縁膜の表面）における平坦性は極めて重要である。例えば特許文献１では、かかる平坦化処理についてタングステンプラグを形成した後にＣＭＰ（Chemical Mechanical Polishing）処理やエッチバック処理を施すことが記載されているが、良好な平坦面を得ようとするとプロセスマージンがほとんどなく量産には不向きである。また、タングステンプラグの表面は結晶粒が大きいために凹凸が生じやすく、タングステンプラグ表面に形成される層の結晶配向を向上させるのが困難であるという問題もある。
【０００４】
本発明は、上記従来技術の問題点に鑑み成されたものであって、プラグを介した導電接続構造を具備した半導体装置におけるデバイス構成層の結晶配向性を向上させた半導体装置、及び前記結晶配向性を向上させることができる半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明の半導体装置は、基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置であって、前記プラグは、前記貫通孔内に第１導電膜を埋め込んでなるプラグ導電層を有しており、前記プラグ導電層上に形成されたリセス内に、チタン窒化物膜又はチタン合金窒化物膜からなり前記リセスの深さよりも薄い膜厚を有する下地導電膜が、前記リセスの内面を覆って形成され、前記下地導電膜に囲まれる領域内に、シリコンを含むチタン窒化物膜又はシリコンを含むチタン合金窒化物膜からなる第２導電膜が埋め込まれており、前記第２導電膜上には、（１１１）配向を有する窒化チタン膜からなる第３導電膜が形成されていることを特徴とする。
本発明の半導体装置の製造方法は、基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置の製造方法であって、前記基板上の層間絶縁膜に貫通孔を形成する工程と、前記貫通孔内に第１導電膜を埋め込んでプラグ導電層を形成する工程と、前記プラグ導電層上に形成されているリセスを含む前記層間絶縁膜上に、チタン窒化物膜又はチタン合金窒化物膜からなる下地導電膜を、前記リセスの深さよりも薄い膜厚に形成する工程と、記下地導電膜上に、シリコンを含むチタン窒化物膜又はシリコンを含むチタン合金窒化物膜からなる第２導電膜を形成する工程と、前記第２導電膜及び前記下地導電膜にＣＭＰ処理を施すことで、前記プラグ導電層上のリセス内に前記下地導電膜と前記第２導電膜とを埋め込む工程と、前記第２導電膜の上面と前記層間絶縁膜の表面とに、窒素と水素とが結合した分子構造を有するガスのプラズマを励起して照射する工程と、前記プラズマを照射された前記第２導電膜の上面を含む領域に、（１１１）配向を有する窒化チタン膜からなる第３導電膜を形成する工程と、を有することを特徴とする。
本発明は、上記課題を解決するために、基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置であって、前記プラグは、前記貫通孔内に第１導電膜を埋め込んでなるプラグ導電層を有しており、少なくとも前記プラグ導電層上には、シリコンを含む導電材料からなる第２導電膜が形成されており、前記第２導電膜上には、自己配向性を有する導電材料からなる第３導電膜が形成されていることを特徴とする。
この構成によれば、プラグ導電層上にシリコンを含む導電材料からなる第２導電膜が設けられているので、かかる第２導電膜表面に対する表面改質処理（ＮＨ３プラズマ処理等のＮ−Ｈ結合を分子構造中に有するガスを励起したプラズマを照射する表面改質処理）を有効に機能させることができる。そして、上記表面改質処理後の第２導電膜上に自己配向性を有する導電材料を成膜してなる第３導電膜において優れた結晶配向性を得られるので、かかる第３導電膜を利用してキャパシタ等のデバイスを形成するならば、デバイスを構成する各層について優れた結晶配向性を得ることができる。
【０００６】
本発明の半導体装置では、前記第２導電膜が、前記プラグ導電層上に形成されたリセス内に埋め込まれている構成とすることもできる。
この構成によれば、プラグ表面と層間絶縁膜表面との境界の段差を解消して平坦化することができるので、前記段差に起因する第３導電膜の結晶配向性の低下を防止することができる。
【０００７】
本発明の半導体装置では、前記第２導電膜が、シリコンを含むチタン窒化物膜である構成とすることができ、前記第２導電膜が、シリコンを含むチタン合金窒化物膜である構成とすることもできる。これらの導電材料を用いるならば、特にリセス内に第２導電膜を埋め込んだ構造において優れた平坦性を得ることができる。
【０００８】
本発明の半導体装置では、前記プラグ導電層と前記第２導電膜との間に、下地導電膜が形成されている構成とすることもできる。シリコンを含む導電材料では、シリコンを含まない導電材料に比して抵抗が高くなる可能性があり、その程度によっては数十ｎｍ程度の薄膜であってもプラグのコンタクト導通不良を生じる可能性がある。そこで、下地導電膜をプラグ導電層上に形成し、下地導電膜上に第２導電膜を形成することで、第２導電膜の膜厚を減ずることができる。特に、リセス内に第２導電膜を埋め込む構造にあっては、リセスの深さによって第２導電膜の膜厚が決定されるため、下地導電膜によってリセスの実質的な深さを小さくしておくことは第２導電膜の膜厚低減に有効である。
【０００９】
本発明の半導体装置では、前記下地導電膜が、チタン窒化物膜又はチタン合金窒化物膜であることが好ましい。これらの材料を用いることで第２導電膜と下地導電膜との密着性や第２導電膜の結晶配向性に優れた構成とすることができ、半導体装置の歩留まり向上や第２導電膜の低抵抗化、第３導電膜の結晶性向上に寄与する構成となる。
【００１０】
本発明の半導体装置では、前記下地導電膜の膜厚が１０ｎｍ以下であることが好ましい。下地導電膜は厚く形成する必要はなく、特に第２導電膜をリセスに埋め込む構造においては、下地導電膜によりリセスを埋め立ててしまわないよう上記膜厚に抑えることが好ましい。
【００１１】
本発明の半導体装置では、前記第３導電膜が、窒化チタン膜であることが好ましい。このような構成とすることで、第２導電膜上における自己配向性が良好に得られ、またプラグ導電層の酸化防止にも有効な構成となる。
【００１２】
本発明の半導体装置の製造方法は、基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置の製造方法であって、前記基板上の層間絶縁膜に貫通孔を形成する工程と、前記貫通孔内に第１導電膜を埋め込んでプラグ導電層を形成する工程と、少なくとも前記プラグ導電層上にシリコンを含む導電材料からなる第２導電膜を形成する工程と、前記第２導電膜上に、窒素と水素とが結合した分子構造を有するガスのプラズマを励起して照射する工程と、本発明の半導体装置の製造方法は、前記プラズマを照射された前記第２導電膜上に自己配向性を有する導電材料からなる第３導電膜を形成する工程と、を有することを特徴とする。
この製造方法によれば、プラグ導電層上にシリコンを含有する導電材料からなる第２導電膜を形成しているので、プラグ導電層表面やシリコンを含まない導電材料からなる第２導電膜に表面改質処理を施す場合に比して、表面改質処理の効果を大幅に向上させることができる。これにより、第２導電膜上に形成した第３導電膜について、良好な結晶配向性を得ることができる。
【００１３】
本発明の半導体装置の製造方法は、前記プラグ導電層上に前記第２導電膜を形成した後、当該第２導電膜にＣＭＰ処理を施すことで、前記プラグ導電層上に形成されているリセス内に前記第２導電膜を埋め込むことを特徴とする。このような製造方法とすることで、プラグ導電層上のリセスを平坦化することができるので、プラグと層間絶縁膜との境界における段差に起因して第３導電膜の結晶配向性が低下するのを防止することができ、第３導電膜を利用したデバイスの機能低下を防止することができる。
【００１４】
本発明の半導体装置の製造方法は、前記第２導電膜を形成する工程に先立って、前記リセスを含む前記層間絶縁膜上に下地導電膜を形成する工程を有することを特徴とする。このようにリセス内に下地導電膜を形成することで、シリコンを含むため高抵抗膜となるおそれのある第２導電膜を薄くすることができ、プラグのコンタクト導通不良が生じるのを効果的に防止し、半導体装置の歩留まり向上に大いに寄与する。
【００１５】
本発明の半導体装置の製造方法は、前記第３導電膜がチタンからなる層であり、当該チタン層の形成後に窒素雰囲気下での加熱処理により当該チタン層を窒化チタン層に変換する工程を有することを特徴とする。この製造方法によれば、第２導電膜上にまずチタン層を形成して良好な自己配向作用を得ることができ、その後チタン層を窒化することでチタン層の酸化を防止することができる。また、貫通孔内のプラグ導電層の酸化防止にも寄与する構造となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を参照して説明する。
【００１７】
（半導体装置）
図１は、本発明の一実施の形態の半導体装置（強誘電体メモリ装置）１００を模式的に示す断面図である。図１に示すように、半導体装置１００は、強誘電体キャパシタ３０と、プラグ２０と、強誘電体キャパシタ３０のスイッチングトランジスタ１８とを備えて構成されている。なお、本実施形態においては、１Ｔ／１Ｃ型（１トランジスタ／１キャパシタ型）のメモリセルについて説明するが、本発明が適用されるのは１Ｔ／１Ｃ型のメモリセルに限定されない。
【００１８】
スイッチングトランジスタ１８は、ゲート絶縁膜１１と、ゲート絶縁膜１１上に設けられたゲート導電層１３と、ソース／ドレイン領域である第１不純物領域１７及び第２不純物領域１９とを備えている。強誘電体キャパシタ３０は、窒化チタン層１２と、窒化チタン層１２上に形成されたバリア層１４と、バリア層１４上に形成された第１電極３２と、第１電極３２上に形成された強誘電体層３４と、強誘電体層３４上に形成された第２電極３６とを備えている。
【００１９】
スイッチングトランジスタ１８と強誘電体キャパシタ３０とを電気的に接続するプラグ２０は、スイッチングトランジスタ１８を覆う層間絶縁膜２６を貫通して形成された貫通孔２４の内部に形成されており、スイッチングトランジスタ１８の第２不純物領域１９と強誘電体キャパシタ３０の窒化チタン層１２との間に介挿されている。プラグ２０は、貫通孔２４内に設けられた第１下地層２２ａと、第１下地層２２ａ上に形成された第２下地層２２ｂと、第２下地層２２ｂに囲まれる孔部に、例えば、タングステン，モリブデン，タンタル，チタン，ニッケルなどからなる第１導電膜を充填して形成されたプラグ導電層２２と、プラグ導電層２２の強誘電体キャパシタ３０側を覆って形成された第２導電膜２１とを備えている。プラグ導電層２２は、上記に挙げた金属材料のうちでもタングステンを用いて形成することが好ましい。
【００２０】
本発明に係る半導体装置では、プラグ導電層２２の図示上面が層間絶縁膜２６の表面よりも貫通孔２４の内部側に位置しており、プラグ導電層２２上にいわゆるリセスが形成されている。そして、プラグ導電層２２を覆うようにして前記リセス内に形成された第２導電膜２１によって、プラグ２０の表面と層間絶縁膜２６の表面との境界を平坦に調整されたものとなっている。第２導電膜２１は、シリコンを含む導電材料からなるものであり、シリコンを添加したチタン窒化物又はシリコンを添加したチタン合金窒化物からなるものとすることが好ましい。本発明では、これらの材料を用いて第２導電膜を形成することで、プラグ２０の形成領域の層間絶縁膜２６表面について良好な平坦性が得られるようにするとともに、プラグ２０表面に対する改質処理の効果を高め、プラグ２０上における窒化チタン層１２の結晶配向性を良好なものとすることを可能にしている。
【００２１】
第２導電膜２１上を含む層間絶縁膜２６上の領域に形成された窒化チタン層（第３導電膜）１２は、少なくとも一部がプラグ２０上に設けられている。窒化チタン層１２は成膜時に自己配向性を呈する窒化チタンの結晶質膜であり、かつ、（１１１）配向を有するものとされている。窒化チタン層１２は、Ｔｉ膜を窒化処理することで形成することができ、ＴｉＮからなるものとすることもできる。窒化チタン層１２の形成方法については後述する。窒化チタン層１２の膜厚は５ｎｍ〜２０ｎｍであるのが好ましい。
【００２２】
バリア層１４は、導電性を有し、かつ、酸素バリア性を有する材料からなるものであれば特に限定されない。バリア層１４の形成材料としては、例えば、ＴｉＡｌＮ，ＴｉＡｌ，ＴｉＳｉＮ，ＴｉＮ，ＴａＮ，ＴａＳｉＮを挙げることができ、これらのうちでもＴｉＡｌＮを用いることがより好ましい。バリア層１４がＴｉＡｌＮからなる場合、バリア層１４におけるチタン，アルミニウム，窒素の組成（原子比）は、バリア層１４の組成を化学式Ｔｉ（１−ｘ）ＡｌｘＮｙで表すとき、０＜ｘ≦０．３であり、かつ、０＜ｙであるのがより好ましい。
【００２３】
バリア層１４は、結晶質の薄膜とすることが好ましく、（１１１）配向を有する多結晶膜ないし単結晶膜とすることが好ましい。バリア層１４の結晶配向を（１１１）配向とすることにより、バリア層１４上に、バリア層１４の結晶配向を反映した結晶配向（（１１１）配向）を有する第１電極３２を形成することができるからである。バリア層１４の膜厚は少なくとも２０ｎｍであることが好ましく、例えば、１００〜２００ｎｍであることがより好ましい。成膜時にバリア層１４の結晶配向を反映した結晶配向を有する第１電極３２をバリア層１４上に良好に形成するためである。
【００２４】
第１電極３２は、白金、ルテニウム、ロジウム、パラジウム、オスミウム、及びイリジウムから選ばれる少なくとも１種の金属材料を用いて形成することができる。さらに、白金またはイリジウムからなるものとすることが好ましく、イリジウムからなるものとすることがより好ましい。第１電極３２は、上記金属材料の単層膜でもあってもよく、複数の金属膜を積層した多層膜であってもよい。第１電極３２は、バリア層１４上にエピタキシャル成長した結晶質の薄膜であることが好ましい。また、第１電極３２上に形成される強誘電体層３４も、第１電極３２上にエピタキシャル成長したものとするのがよい。
【００２５】
例えば、バリア層１４が立方晶系に属し、その結晶配向が（１１１）配向である場合、あるいはバリア層１４が六方晶系に属し、その結晶配向が（００１）配向である場合、第１電極３２の結晶配向が（１１１）配向であることが好ましい。この構成によれば、第１電極３２上に強誘電体層３４を形成する際に、強誘電体層３４の結晶配向を（１１１）配向にすることが容易になる。
【００２６】
強誘電体層３４は、強誘電体物質を含む。この強誘電体物質は、Ａ１−ｂＢ１−ａＸａＯ３の一般式で示されるペロブスカイト型の結晶構造を有するものとすることが好ましい。ＡはＰｂを含み、Ｐｂの一部をＬａに置換したものであってもよい。Ｂは、Ｚｒ又はＴｉである。Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｃａ、Ｓｒ、及びＭｇから選ばれる少なくとも１つの金属元素である。強誘電体層３４に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（ＢＬＴ）が挙げられる。これらのうちでも、強誘電体層３４の材料としてはＰＺＴが好ましく、この場合、素子の信頼性の観点から、第１電極３２はイリジウムであるのがより好ましい。
【００２７】
強誘電体層３４としてＰＺＴを用いる場合、より大きな自発分極量を獲得するため、ＰＺＴにおけるチタンの含有量をジルコニウムの含有量より多くすることが好ましい。このような組成のＰＺＴは正方晶に属し、その自発分極軸はｃ軸となる。この場合、ｃ軸と直交するａ軸配向成分が同時に存在するため、ＰＺＴをｃ軸配向させたときは、このａ軸配向成分が分極反転に寄与しないため、強誘電特性が損なわれるおそれがある。これに対して、強誘電体層３４に用いられるＰＺＴの結晶配向を（１１１）配向にすることにより、ａ軸を基板法線から一定の角度だけずらした方向に向けることができる。すなわち分極軸が基板法線方向の成分をもつようになるため、分極反転に寄与させることができる。よって、強誘電体層３４がＰＺＴからなり、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であるのが好ましい。
【００２８】
第２電極３６は、第１電極３２に使用可能な材料として例示した上記材料により形成することができ、あるいは、アルミニウム，銀，ニッケル等を用いることもできる。第２電極３６は、上記に例示した金属材料の単層膜でもよいし、または複数の金属膜を積層した多層膜であってもよい。第２電極３６は、白金の単層膜、あるいはイリジウムオキサイド膜とイリジウム膜との積層膜とすることが好ましい。
【００２９】
本実施の形態の半導体装置１００においては、プラグ２０の強誘電体キャパシタ３０側に第２導電膜２１を形成して強誘電体キャパシタ３０が形成される層間絶縁膜２６及びプラグ２０の表面を平坦化しているので、プラグ２０とその周囲の層間絶縁膜２６との段差に起因する第１電極３２、強誘電体層３４等の結晶配向性の低下を効果的に防止することができ、結晶配向性に優れた高品質の強誘電体キャパシタ３０を具備した強誘電体メモリを構成することができる。
【００３０】
また、詳細は後述するが、プラグ２０の形成工程において第２導電膜２１により下層側のプラグ導電層２２の結晶構造が上層側の強誘電体キャパシタ３０を構成する各層の結晶構造に反影されないようにしているため、プラグ２０表面と層間絶縁膜２６表面との材質の差異に起因する第１電極３２，強誘電体層３４の結晶配向性の低下も防止することができる。さらに、強誘電体キャパシタ３０の第１電極３２が窒化チタン層１２及びバリア層１４を介してプラグ２０上に設けられているため、より良好に下層（プラグ２０）の結晶構造が反映されていない第１電極３２及び強誘電体層３４を形成可能になっている。
【００３１】
強誘電体キャパシタ３０の第１電極３２がプラグ２０のプラグ導電層２２上に直接配置されている場合を仮に想定する。この場合、プラグ導電層２２が、結晶性が高い材料からなる場合、プラグ導電層２２の結晶配向が第１電極３２の結晶配向に影響を及ぼすことがある。例えば、プラグ２０のプラグ導電層２２がタングステンからなる場合、タングステンは結晶性が高いため、このタングステンからなるプラグ導電層２２上に第１電極３２が直接設けられると、プラグ導電層２２の結晶構造が第１電極３２の結晶構造に影響を及ぼし、第１電極３２を所望の結晶構造にすることが困難となる。さらに、第１電極３２上には強誘電体層３４が設けられているため、第１電極３２の結晶配向が、強誘電体層３４の結晶配向に影響を及ぼすことがある。そして、強誘電体層３４の結晶配向は第１電極３２の結晶配向を反映しているため、望まない方向に分極が生じる結果、強誘電体キャパシタ３０のヒステリシス特性が低下することがある。
【００３２】
これに対して、本実施の形態の強誘電体キャパシタ３０によれば、プラグ２０の強誘電体キャパシタ３０との接点部側にシリコンを含む導電材料からなる第２導電膜２１が設けたことで、かかる第２導電膜２１の表面に対して施される表面改質処理の効果を向上させることができるようになっている。これにより、窒化チタン層１２の自己配向性が向上し、好ましい配向方向で成長した良好な結晶配向性を有する窒化チタン層１２を得ることができる。その結果、窒化チタン層１２上のバリア層１４についても好ましい結晶配向性が得られるようになり、当該バリア層１４上に形成される第１電極３２、強誘電体層３４についてもプラグ導電層２２の結晶配向に影響されない好ましい配向状態とすることができる。これにより、ヒステリシス特性に優れた強誘電体キャパシタ３０を得ることができる。
【００３３】
なお、プラグ２０の断面積が同じである場合、強誘電体キャパシタ３０の平面面積が小さくなるほど、プラグ２０の断面積に対する強誘電体キャパシタ３０の平面面積の割合が小さくなるため、プラグ導電層２２の結晶配向に起因して、第１電極３２及び強誘電体層３４に及ぶ結晶配向の問題はより深刻化する。これに対して、本実施の強誘電体キャパシタ３０によれば、上述した理由により、強誘電体キャパシタ３０がより微細化された場合においても、ヒステリシス特性の低下を防止することができる点で有用である。
【００３４】
また、本発明の強誘電体キャパシタ３０によれば、結晶質のバリア層１４上に第１電極３２が設けられている。これにより、バリア層１４上に設けられる第１電極３２の結晶配向性を高めることができる。その結果、第１電極３２上に、結晶配向性に優れた強誘電体層３４を設けることができるため、ヒステリシス特性に優れている。
【００３５】
特に、上述したように、強誘電体層３４がＰＺＴからなり、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であるのが好ましい。本実施の形態の強誘電体キャパシタ３０によれば、結晶配向が（１１１）配向を有するバリア層１４が設けられていることにより、第１電極３２及び強誘電体層３４の結晶配向を（１１１）配向にすることが容易である。これにより、本実施の形態の強誘電体キャパシタ３０はヒステリシス特性に優れている。
【００３６】
（半導体装置の製造方法）
次に、上記実施形態に係る半導体装置の製造方法について図面を参照しつつ説明する。
図２（ａ）〜図２（ｄ）、及び図３（ａ）〜図３（ｃ）は、それぞれ図１の半導体装置１００の製造工程の一例を模式的に示す断面図である。なお、図２及び図３では、図１の半導体装置１００のうちスイッチングトランジスタ１８を簡略化して示している。
【００３７】
本実施形態の半導体装置１００の製造方法は、以下の工程Ｓ１〜Ｓ６を有している。
（Ｓ１）基板１０上に形成した層間絶縁膜２６に貫通孔２４を形成する工程。（Ｓ２）貫通孔２４内を含む層間絶縁膜２６上に第１導電膜を形成し、層間絶縁膜２６上の第１導電膜を除去することで貫通孔２４内に埋め込まれたプラグ導電層２２を形成する工程。（Ｓ３）プラグ導電層２２上のリセスを含む層間絶縁膜２６上に第２導電膜を形成する工程。（Ｓ４）層間絶縁膜２６上の第２導電膜をＣＭＰ（Chemical Mechanical Polishing）処理により除去してプラグ導電層２２上のリセス内に第２導電膜を埋め込み、プラグ２０の形成領域を含む層間絶縁膜２６の上面を平坦化する工程。（Ｓ５）プラグ２０上にチタン層を形成し、窒素を含む雰囲気下で熱処理を行なうことにより、チタン層を窒化チタン層１２に変換する工程。（Ｓ６）窒化チタン層１２上にバリア層１４、第１電極３２、強誘電体層３４、第２電極３６を積層して形成する工程。
【００３８】
まず、半導体基板１０にスイッチングトランジスタ１８等を形成する（図１参照）。次に、例えば常圧又は減圧ＣＶＤ法により、ＴＥＯＳ（テトラエチルオルソシリケート）、ＢＰＳＧ（ボロンリンシリケートガラス）、ＮＳＧ（ノンドープトシリケートガラス）等の酸化膜を形成する。このとき、前記酸化膜の膜厚が１μｍ程度以上であればスイッチングトランジスタ１８上を十分に被覆することができる。続いて、ＣＭＰ処理により前記酸化膜の表面を平坦化することで層間絶縁膜２６を形成することができる。その後、例えばフォトリソグラフィ法及びドライエッチング法を用いて層間絶縁膜２６に貫通孔２４を形成する。
【００３９】
次に、貫通孔２４が形成された層間絶縁膜２６上にスパッタ法等を用いて第１下地層２２ａとしてのチタン膜、及び第２下地層２２ｂとしての窒化チタン膜を積層し、さらに第１導電膜としてのタングステン膜を形成する。次いで、ＣＭＰ処理により層間絶縁膜２６上の第１下地層２２ａ、第２下地層２２ｂ、及び第１導電膜を除去することで、図２（ａ）に示すように貫通孔２４内に第１下地層２２ａ、第２下地層２２ｂを介して第１導電膜を埋め込んでなるプラグ導電層２２を形成する。このとき、上記ＣＭＰ処理によってプラグ導電層２２上に深さ３０ｎｍ程度の凹部からなるリセス２４ａが形成されている。
【００４０】
次に、図２（ｂ）に示すように、層間絶縁膜２６上にシリコンを含むチタン窒化物又はシリコンを含むチタン合金窒化物からなる第２導電膜１２１をスパッタ法等により形成する。例えば、数ａｔ％のシリコンを添加したＴｉターゲットを用い、スパッタガスにＡｒ−Ｎ２混合ガスを用いた成膜を行うことで、数ａｔ％のシリコンを含有するチタン窒化物膜を形成することができる。またシリコン含有Ｔｉターゲットに代えてシリコン含有ＴｉＡｌターゲットを用いて成膜を行えば、数ａｔ％のシリコンを含むチタン合金窒化物膜を形成することができる。なお、成膜時の第２導電膜１２１の膜厚は、１００ｎｍ〜５００ｎｍ程度である。またＴｉターゲット、ＴｉＡｌターゲットへのシリコンの添加量が多すぎると、ターゲット製造時にシリコンが凝集ないし偏析して異常放電等の原因となるおそれがあるため、シリコン含有量は通常は１０ａｔ％未満である。
【００４１】
次に、ＣＭＰ処理により層間絶縁膜２６上の第２導電膜１２１を除去し、図２（ｃ）に示すように、リセス２４ａ内に第２導電膜２１が埋め込まれた状態とする。このようにして、貫通孔２４内に埋め込まれた第１下地層２２ａ、第２下地層２２ｂ、プラグ導電層２２と、リセス２４ａに埋め込まれたシリコン含有チタン窒化物又はシリコン含有チタン合金窒化物からなる第２導電膜２１とを備えたプラグ２０を形成することができる。このようにリセス２４ａ内に第２導電膜２１を埋め込むことで、プラグ２０の図示上面を層間絶縁膜２６の表面に対して面一にすることができ、後段の工程で強誘電体キャパシタ３０が形成される基板上の領域を良好に平坦化することができる。
【００４２】
次に、図２（ｄ）に示すように、プラグ２０を含む層間絶縁膜２６上の領域に、ＮＨ３プラズマ処理を施す。ＮＨ３プラズマ処理とは、アンモニアガスのプラズマをプラグ２０表面（表面部２１ａ）及び層間絶縁膜２６の表面に照射することで、当該表面を改質する処理である。このような表面改質処理を行うことで、シリコン酸化物からなる層間絶縁膜２６上のみならず、プラグ２０上においても自己配向性の材料の成膜により自己配向層の形成が可能になる。本実施形態の場合、自己配向層としてチタン層を形成し、これを窒化処理することで、高度に配向した窒化チタン層１２を得る。
上記工程におけるＮＨ３ プラズマ処理の条件として、例えば、チャンバ内に導入されるＮＨ３ のガス流量を３５０ｓｃｃｍ、チャンバ内の圧力を１Ｔｏｒｒ、基板温度を４００℃、基板に供給される１３．５６ＭＨｚ の高周波電源のパワーを１００Ｗ、プラズマ発生領域に供給される３５０  ｋＨｚの高周波電源のパワーを５５Ｗ、電極と半導体基板１０との距離を３５０ｍｉｌｓ、プラズマ照射時間を６０秒に設定する。
【００４３】
次に、図３（ａ）に示すように、ＮＨ３プラズマ処理により表面改質されたプラグ２０及び層間絶縁膜２６上に、スパッタ法等により厚さ２０ｎｍ程度のチタン層（自己配向層）１２ａを形成する。チタン層１２ａの膜厚は、当該チタン層１２ａを窒化処理してなる窒化チタン層１２上に形成されるバリア層１４の配向制御を良好なものとするため、５ｎｍ〜２０ｎｍとすることが好ましい。チタン層１２ａの膜厚が５ｎｍ未満であると、バリア層１４を（１１１）配向に制御するための（００２）配向が得られにくくなる。一方、チタン層１２ａの膜厚が２０ｎｍを超えると、後述する工程において、チタン層１２ａの窒化が進行しにくくなる。
【００４４】
本実施形態では、先のＮＨ３プラズマ処理によって自己配向性材料であるチタンが層間絶縁膜２６上及び第２導電膜２１上でｃ軸配向するようになり、（００２）配向のチタン層１２ａを得ることができる。ところで、ＮＨ３プラズマ処理を行わずにチタン層の成膜を行うと、層間絶縁膜２６上においても良好な（００２）配向が得られないことがわかっている。これは、チタンが酸素原子と結びつきやすいため、何ら表面改質処理をしない状態で成膜するとシリコン酸化物である層間絶縁膜２６表面の酸素原子と容易に結合し、チタン結晶の配向軸がｃ軸からずれた状態で結晶成長が生じるためであると考えられる。
【００４５】
一方、ＮＨ３プラズマ処理を施すことで、層間絶縁膜２６上において（００２）配向のチタン層１２ａを容易に得られるようになる。これは、ＮＨ３プラズマ処理を行うことで、層間絶縁膜２６を構成するシリコン酸化物の表面部に露出している酸素原子（Ｏ）に対してＮＨ３由来のＮＨｘ基が結合し、層間絶縁膜２６の表面にＯ−Ｎ−Ｈ結合を形成するためであると考えられる。そして、チタンと結合しやすい表面の酸素原子に対して窒素原子及び水素原子を結合させることで、層間絶縁膜２６とチタンとの反応性を低下させることができ、これにより表面に飛来したチタンのマイグレーションが促進される結果、基板に対して垂直方向にチタン結晶のｃ軸を配向させることができるのであると考えられる。
【００４６】
上述したようにＮＨ３プラズマ処理は、シリコン酸化物膜上にチタン等を配向させるのに極めて有効であるが、本実施形態の場合、第２導電膜２１がシリコン含有チタン窒化物膜ないしシリコン含有チタン合金窒化物からなるものとされているために、当該第２導電膜２１の表面部２１ａにおいてもＮＨ３プラズマ処理が有効に機能するようになっている。シリコンを含有する導電材料からなる第２導電膜２１の表面部２１ａにはシリコン原子が存在しており、かかるシリコン原子に対してＮＨ３由来のＮＨｘ基が吸着し易いことから、チタン原子と結合しやすいシリコン原子にＮＨｘ基が結合してＳｉ−Ｎ−Ｈ結合を前記表面部２１ａに形成する。そのため、当該表面部２１ａとチタンとの反応性が低下し、飛来したチタンのマイグレーションが促進される結果、基板に対してチタン結晶のｃ軸を配向させることができる。
従って、本実施形態の製造方法によれば、層間絶縁膜２６及びプラグ２０上の全面で（００２）配向のチタン層１２ａを形成することができる。
【００４７】
次に、図３（ｂ）に示すように、窒素雰囲気下でＲＴＡ（Rapid Thermal Annealing）処理によりチタン層１２ａを窒化処理して窒化チタン層１２を得る。ＲＴＡ処理の条件としては例えば６５０℃、２分間である。強誘電体キャパシタ３０を形成した後の酸素雰囲気下での加熱処理（回復アニール処理）によってこのチタン層が酸化されるのを、本工程のＲＴＡ処理によってチタン層を予め窒化しておくことで防止することができる。
【００４８】
次に、図３（ｃ）に示すように、窒化チタン層１２上にさらに強誘電体キャパシタ３０の構成層を順次積層し、当該積層膜をパターニングすることで本発明に係る半導体装置１００を製造することができる。バリア層１４以降の製造工程について、以下に簡単に説明する。
【００４９】
窒化チタン層１２上には、スパッタ法やＣＶＤ法を用いて、先に記載のＴｉＡｌＮ等からなるバリア層１４を形成する。本実施形態では窒化チタン層１２が良好な（００２）配向を呈するものであるため、かかるバリア層１４について（１１１）配向にエピタキシャル成長したＴｉＡｌＮ膜を形成することができる。
次いで、バリア層１４上に、スパッタ法等を用いて例えば膜厚１００ｎｍのイリジウム膜を成膜することで、第１電極３２を形成する。本実施形態では、バリア層１４が良好な（１１１）配向を呈するものであるため、第１電極３２についても良好な（１１１）配向のイリジウム膜を得ることができる。
【００５０】
次いで、第１電極３２上に、スピンオン法，スパッタリング法，ＭＯＣＶＤ法等を用いて例えば膜厚１００ｎｍのＰＺＴ膜を形成することで、強誘電体層３４を形成する。上述したように第１電極３２のイリジウム膜が良好な（１１１）配向を呈するものであるため、強誘電体層３４についても良好な（１１１）配向のＰＺＴ膜を得ることができる。ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向は（１１１）配向であるのが好ましい。よって、バリア層１４の結晶配向を（１１１）配向にすることにより、第１電極３２及び強誘電体層３４ともに（１１１）配向にすることができるため、ヒステリシス特性に優れた強誘電体キャパシタ３０を得ることができる。
【００５１】
次いで、強誘電体層３４上に、例えば膜厚１００ｎｍのイリジウムオキサイド膜と膜厚１００ｎｍのイリジウム膜との積層膜からなる第２電極３６を形成する。第２電極３６の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。
以上の各層の成膜が終了したならば、所定のパターンのレジスト層を第２電極３６上に形成し、このレジスト層Ｒ１をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、スタック型の強誘電体キャパシタ３０を含む半導体装置１００が得られる（図１参照）。この半導体装置１００に含まれる強誘電体キャパシタ３０は、バリア層１４上に設けられた第１電極３２と、第１電極３２上に設けられた強誘電体層３４と、強誘電体層３４上に設けられた第２電極３６とを有する。
【００５２】
なお、半導体装置１００についてさらに第２電極３６への導電接続構造を形成する場合には、さらに以下のような工程を行えばよい。
まず、基板１０上に形成された強誘電体キャパシタ３０を覆う水素バリア膜を、スパッタ法ないしＡＬＤ（Atomic Layer Deposition）法を用いてアルミニウム酸化物（ＡｌＯｘ）を成膜することで形成する。次いで、かかる水素バリア膜を覆う層間絶縁膜を、ＰＥ−ＴＥＯＳやＨＤＰ（高密度プラズマＣＶＤ）を用いてシリコン酸化物膜を成膜することにより形成し、形成したシリコン酸化物膜の表面をＣＭＰ処理により平坦化する。上記層間絶縁膜を形成したならば、フォトリソグラフィ法及びドライエッチング法により層間絶縁膜及び水素バリア膜を貫通して上記第２電極３６に達する貫通孔を形成し、かかる貫通孔内にプラグ２０と同様の形成方法で、第１下地層及び第２下地層並びにプラグ導電層を形成することで、強誘電体キャパシタ３０にコンタクトするプラグを形成することができる。
【００５３】
以上説明したように、本態様の半導体装置１００の製造方法によれば、以下の作用効果を有する。
まず、プラグ導電層２２上にシリコンを含有する導電材料、例えばシリコン含有チタン窒化物又はシリコン含有チタン合金窒化物からなる第２導電膜２１を形成し、かかる第２導電膜２１上を含む層間絶縁膜２６上の領域にＮＨ３プラズマ処理を施すようにしているので、第２導電膜２１に含まれるシリコンの作用によりＮＨ３プラズマ処理による表面改質作用を第２導電膜２１の表面部２１ａにおいても有効に機能させることができる。これにより、シリコン酸化物からなる層間絶縁膜２６表面のみならず、第２導電膜２１の表面においてもチタン層１２ａを良好にｃ軸配向させることができ、これを窒化させた窒化チタン層１２上に好ましい結晶配向性を有するバリア層１４、第１電極３２、強誘電体層３４を形成することができる。これにより、ヒステリシス特性に優れた強誘電体キャパシタ３０を形成することができる。
【００５４】
また、貫通孔２４内にプラグ導電層２２を埋め込んだときに形成されるリセス２４ａに前記第２導電膜２１を埋め込むことで、窒化チタン層１２が形成される面を良好に平坦化することができ、基板上の凹凸に起因して生じる強誘電体キャパシタ３０の構成層の結晶配向性の低下を防止することができる。
【００５５】
また、プラグ２０上に形成したチタン層１２ａについて窒素を含む雰囲気下でＲＴＡ処理を行なうことにより、チタン層１２ａを窒化チタン層１２に変換しているので、窒化チタン層１２について良好な結晶配向性を得ることができ、さらには窒化チタン層１２上に形成されるバリア層１４についても、その結晶配向性を向上させることができる。またＲＴＡ処理によりチタン層１２ａをあらかじめ窒化チタン層１２に変換しているので、後の工程（例えば、強誘電体層３４の特性回復のためのリカバリーアニール（酸素雰囲気下での熱処理））において、窒化チタン層１２が酸化されるのを防止できる。
【００５６】
（第２の実施形態）
次に、本発明の第２実施形態について、図４及び図５を参照して説明する。
図４は、本実施形態の半導体装置の模式断面図である。図５は、本実施形態の半導体装置の製造工程を説明するための断面工程図である。
本実施形態の半導体装置２００は、第１実施形態に係る半導体装置と同様の基本構成を具備しており、プラグ導電層２２上の層構成に差異を有するのみである。従って図４及び図５において図１から図３に示した構成要素と共通のものには同一の符号を付し、詳細な説明は省略することとする。
【００５７】
本実施形態の半導体装置２００は、図４に示すように、貫通孔２４内に設けられたプラグ２０が、プラグ導電層２２と、プラグ導電層２２上のリセス２４ａ内に形成された下地導電膜２３と、下地導電膜２３に囲まれる領域内に形成された第２導電膜２１とを備えている点に特徴を有している。上記下地導電膜２３が形成されていることで、本実施形態の半導体装置２００は、スイッチングトランジスタ１８と強誘電体キャパシタ３０との導通をより良好なものとすることができる。
【００５８】
先に記載のように、第２導電膜２１はシリコンを含む導電材料、例えばシリコン含有チタン窒化物（ＴｉＮ等）やシリコン含有チタン合金窒化物（ＴｉＡｌＮ等）により形成されているため、シリコンを含まない導電材料（ＴｉＮやＴｉＡｌＮ）等と比較すると、抵抗が高くなる傾向にある。従って、３０ｎｍ程度の薄い膜であってもコンタクト導通不良を生じるおそれがある。そこで本実施形態では、プラグ導電層２２と第２導電膜２１との間に、厚さ１０ｎｍ未満（数ｎｍ程度）のシリコンを含まない導電材料からなる下地導電膜２３を形成し、第２導電膜２１が埋め込まれるリセスを浅くしている。これにより、第２導電膜２１の膜厚を薄くすることができるので、第２導電膜２１の抵抗を減ずることができ、コンタクト導通不良の発生を効果的に防止し、半導体装置の製造歩留まり向上に寄与する構成としている。
【００５９】
下地導電膜２３は、例えばシリコンを含まないチタン窒化物（ＴｉＮ等）、チタン合金窒化粒（ＴｉＡｌＮ等）により形成することができ、第２導電膜２１の構成材料（シリコン含有チタン窒化物、シリコン含有チタン合金窒化物）からシリコンを除いたものと同一の材料を用いて形成することが好ましい。例えば第２導電膜２１がシリコンを含有するＴｉＮからなるものである場合には、下地導電膜２３をＴｉＮからなる導電膜とすることが好ましい。このような構成とすることで、下地導電膜２３と第２導電膜２１との密着性や結晶配向性を容易に高めることができる。
【００６０】
次に、本実施形態の半導体装置２００の製造方法について、図５を参照して説明する。
まず、半導体基板１０にスイッチングトランジスタ１８等を形成し、スイッチングトランジスタ１８等を覆って形成された層間絶縁膜２６に貫通孔２４を形成する。その後、貫通孔２４内に第１下地層２２ａ、第２下地層２２ｂ、及びプラグ導電層２２を埋め込む。以上の工程は第１実施形態に係る製造方法と同様であるからここでは詳細は説明しない。
【００６１】
貫通孔２４内にプラグ導電層２２を形成したならば、図５（ａ）に示すように、基板１０上の全面に、例えばチタン窒化物（ＴｉＮ等）からなる下地導電膜２３ａを形成する。下地導電膜２３ａの膜厚は、プラグ導電層２２上のリセス２４ａを埋めてしまわない膜厚（例えば数ｎｍ）とする。
次に、図５（ｂ）に示すように、下地導電膜２３ａ上の全面に、例えばシリコン含有チタン窒化物からなる第２導電膜１２１を１００ｎｍ〜５００ｎｍ程度の膜厚に形成する。
【００６２】
次に、第２導電膜１２１及び下地導電膜２３ａが形成された基板１０をＣＭＰ処理に供することで、層間絶縁膜２６上の第２導電膜１２１及び下地導電膜２３ａを除去し、リセス２４ａ内に下地導電膜２３と第２導電膜２１とが埋め込まれた状態とする。これらの工程を経た層間絶縁膜２６及び第２導電膜２１の表面は非常に平坦化されたものとなる。
【００６３】
次に、図５（ｄ）に示すように、層間絶縁膜２６及び第２導電膜２１の表面にＮＨ３プラズマ処理を施す。これにより、層間絶縁膜２６の表面と第２導電膜２１の表面部２１ａとに、ＮＨ３に由来するＮＨｘ基が結合した状態となる。その後、先の第１実施形態と同様、第２導電膜２１上を含む層間絶縁膜２６上にチタンを形成すれば、前記ＮＨ３プラズマ処理の表面改質作用によりチタンのマイグレーションが促進される結果、良好に（００２）配向したチタン層１２ａを形成することができる（図３参照）。以後の工程は第１実施形態に係る半導体装置１００の製造方法と同様であるから省略する。
【００６４】
なお、上記半導体装置（強誘電体メモリ装置）１００，２００は、携帯電話、パーソナルコンピュータ、液晶装置、電子手帳、ページャ、ＰＯＳ端末、ＩＣカード、ミニディスクプレーヤ、液晶プロジェクタ、及びエンジニアリング・ワークステーション（ＥＷＳ）、ワードプロセッサ、テレビ、ビューファイダ型またはモニタ直視型のビデオテープレコーダ、電子卓上計算機、カーナビゲーション装置、タッチパネルを備えた装置、時計、ゲーム機器、電気泳動装置など、様々な電子機器に適用することができる。
【図面の簡単な説明】
【００６５】
【図１】第１実施形態に係る半導体装置の模式断面図。
【図２】同、半導体装置の製造方法を説明するための断面工程図。
【図３】同、半導体装置の製造方法を説明するための断面工程図。
【図４】第２実施形態に係る半導体装置の模式断面図。
【図５】同、半導体装置の製造方法を説明するための断面工程図。
【符号の説明】
【００６６】
１００  半導体装置（強誘電体メモリ装置）、１０  半導体基板、１２  窒化チタン層、１４  バリア層、１８  スイッチングトランジスタ、２０  プラグ、２１  第２導電膜、２１ａ  表面部、２２  プラグ導電層（第１導電膜）、２２ａ  第１下地層、２２ｂ  第２下地層、２３  下地導電膜、２６  層間絶縁膜、３０  強誘電体キャパシタ、３２  第１電極、３４  強誘電体層、３６  第２電極
【図１】
0004828306.tif 000002
【図２】
0004828306.tif 000003
【図３】
0004828306.tif 000004
【図４】
0004828306.tif 000005
【図５】
0004828306.tif 000006