(57)【特許請求の範囲】
【請求項１】
複数の画素ユニットを含んだ水平電界型液晶ディスプレイ装置の画素構造であって、
前記各画素ユニットは、
画素ユニットに対応するゲートラインと、
画素ユニットに対応するデータラインと、
少なくとも１つの薄膜トランジスタと、を備え、
前記薄膜トランジスタは前記ゲートラインと前記データラインと電気的に連結され、前記ゲートラインと前記データラインにより前記画素ユニットが４つの子画素に分割され、前記子画素に前記薄膜トランジスタと電気的に連結された画素電極が設けられ、前記画素電極に方向が設定された複数のスリットが設けられた水平電界型液晶ディスプレイ装置の画素構造。
【請求項２】
前記子画素の面積は同じであることを特徴とする請求項１に記載の水平電界型の液晶ディスプレイ装置の画素構造。
【請求項３】
第１〜４の子画素において、前記スリットと前記ゲートラインとの間の角度がそれぞれ、（ｎπ／２）＋θ、［（ｎ＋１）π／２］＋θ、［（ｎ＋２）π／２］＋θ、［（ｎ＋３）π／２］＋θであり、又は、第１〜４の子画素において、前記スリットと前記データラインとの間の角度が、それぞれ（ｎπ／２）＋θ、［（ｎ＋１）π／２］＋θ、［（ｎ＋２）π／２］＋θ、［（ｎ＋３）π／２］＋θであり、但し、ｎは自然数、πは１８０度、０≦θ≦９０度であることを特徴とする請求項１に記載の水平電界型液晶ディスプレイ装置の画素構造。
【請求項４】
第１〜４の子画素において、前記スリットと前記ゲートラインとの間の角度が、それぞれ、ｎπ＋θ、ｎπ−θ、（ｎ＋１）π＋θ、（ｎ＋１）π−θであり、又は、第１〜４の子画素において、前記スリットと前記ゲートラインとの間の角度が、それぞれ、ｎπ−θ、ｎπ＋θ、（ｎ＋１）π−θ、（ｎ＋１）π＋θであり、又は、第１〜４の子画素において、前記スリットと前記データラインとの間の角度が、ぞれぞれ、ｎπ＋θ、ｎπ−θ、（ｎ＋１）π＋θ、（ｎ＋１）π−θであり、又は、第１〜４の子画素において、前記スリットと前記データラインとの夾角が、それぞれ、ｎπ−θ、ｎπ＋θ、（ｎ＋１）π−θ、（ｎ＋１）π＋θであり、但し、ｎは自然数、πは１８０度、０≦θ≦９０度であることを特徴とする請求項１に記載の水平電界型液晶ディスプレイ装置の画素構造。
【請求項５】
隣接しない子画素内に位置する前記スリットは相互に平行することを特徴とする請求項１または２に記載の水平電界型液晶ディスプレイ装置の画素構造。
【請求項６】
隣接する子画素内に位置する前記スリットは相互に垂直することを特徴とする請求項５に記載の水平電界型液晶ディスプレイ装置の画素構造。
【請求項７】
隣接する子画素内に位置するスリットは対称軸とするゲートラインに対して対称し、隣接する子画素内に位置するスリットは対称軸とするデータラインに対して対称することを特徴とする請求項５に記載の水平電界型の液晶ディスプレイ装置の画素構造。
【請求項８】
前記薄膜トランジスタは１つであり、前記薄膜トランジスタは１つの子画素内の画素電極と電気的に連結され、異なる子画素内に位置する画素電極は相互に電気的に連結されることを特徴とする請求項５に記載の水平電界型液晶ディスプレイ装置の画素構造。
【請求項９】
前記薄膜トランジスタは２つであり、各前記薄膜トランジスタは夫々２つの子画素内に位置する画素電極と電気的に連結されることを特徴とする請求項５に記載の水平電界型液晶ディスプレイ装置の画素構造。
【請求項１０】
前記薄膜トランジスタは２つであり、各前記薄膜トランジスタは夫々１つの子画素内に位置する画素電極と電気的に連結され、薄膜トランジスタと電気的に連結された前記画素電極は、薄膜トランジスタと電気的に連結していないもう１つの前記画素電極と電気的に連結されることを特徴とする請求項５に記載の水平電界型液晶ディスプレイ装置の画素構造。
【請求項１１】
前記薄膜トランジスタは４つであり、各薄膜トランジスタは１つの子画素内の画素電極と電気的に連結されることを特徴とする請求項５に記載の水平電界型液晶ディスプレイ装置の画素構造。
【請求項１２】
前記水平電界は共同平面電界転換方式の水平電界、又はフリンジフィールド転換方式の水平電界であることを特徴とする請求項５に記載の水平電界型液晶ディスプレイ装置の画素構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイの画素構造、特に水平電界型液晶ディスプレイ装置の画素構造に関する。
【背景技術】
【０００２】
共同平面電場転換（ｉｎ−ｐｌａｎｅ  ｆｉｅｌｄ  ｓｗｉｔｃｈｉｎｇ、以下は「ＩＰＳ」と称する）技術は、共同平面内に相互平行する水平電界を生じさせ、液晶分子の回転を発生させることにより、液晶ディスプレイ装置の視角性能を向上できる。フリンジフィールド転換（ｆｒｉｎｇｅ  ｆｉｅｌｄ  ｓｗｉｔｃｈｉｎｇ、以下は「ＦＦＳ」と称する）技術は、電極間でフリンジフィールドを生じさせ、電極間及び電極正上方の全ての液晶分子を平面方向に回転転換させることにより、液晶ディスプレイ装置の視角性能を向上する。しかし、液晶ディスプレイ装置のディスプレイパネルが次第に増大することに伴い、ＩＰＳ型の液晶ディスプレイ装置とＦＦＳ型の液晶ディスプレイ装置などの水平電界型の液晶ディスプレイ装置の視角性能はみな、大型液晶ディスプレイ装置、特に４０インチ以上のワイド液晶ディスプレイ装置の視角性能に対する要求を満足できなくなる。
【０００３】
従来のＩＰＳ型の液晶ディスプレイ装置とＦＦＳ型の液晶ディスプレイ装置はみなディスプレイパネル内の画素構造により同じ方向に視角を形成するため、見る視角と画素構造により形成された視角との方向が一致しない場合、使用者は正常の画面を見えなくなる。また、使用者のディスプレイパネルを見る角度が視角の極限に接近すれば接近するほど色違いがひどくなり、使用者の視覚効果に影響を与える。
【０００４】
同時に、従来技術によって製造した大型の液晶ディスプレイ装置によくダックドット現象があり、即ち液晶ディスプレイパネルの製造過程においてディスプレイオアネルに損傷された画素が現れ、該画素は正常に仕事できない。それによりディスプレイパネルにダックドットが現れ、液晶ディスプレイ装置の顕示効果に大きな影響を与える。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は水平電界型の液晶ディスプレイ装置の画素構造を提供し、大型液晶ディスプレイ装置の視角性能を効果的に向上し、色違いとダックドットの欠陥を克服することである。
【０００６】
本発明の１つの方面において、水平電界型の液晶ディスプレイ装置の画素構造が提供される。該画素構造は複数の画素ユニットを含み、各画素ユニットは、画素ユニットに対応するゲートラインと、画素ユニットに対応するデータラインと、少なくとも１つの薄膜トランジスタと、を備え、薄膜トランジスタはゲートラインとデータラインと電気的に連結され、ゲートラインとデータラインにより画素ユニットが４つの子画素に分割され、子画素に薄膜トランジスタと電気的に連結された画素電極が設けられ、画素電極に方向が設定された複数のスリットが設けられる。
【０００７】
子画素の面積は同じであることが望ましい。
【０００８】
第１〜４の子画素において、スリットとゲートラインとの間の角度が、それぞれ（ｎπ／２）＋θ、［（ｎ＋１）π／２］＋θ、［（ｎ＋２）π／２］＋θ、［（ｎ＋３）π／２］＋θであり、又は、第１〜４の子画素において、スリットとデータラインとの間の角度が、それぞれ、（ｎπ／２）＋θ、［（ｎ＋１）π／２］＋θ、［（ｎ＋２）π／２］＋θ、［（ｎ＋３）π／２］＋θであり、但し、ｎは自然数、πは１８０度、０≦θ≦９０度であることが望ましい。
【０００９】
第１〜４の子画素において、スリットとゲートラインとの間の角度が、それぞれ、ｎπ＋θ、ｎπ−θ、（ｎ＋１）π＋θ、（ｎ＋１）π−θであり、又は、第１〜４の子画素において、スリットとゲートラインとの間の角度が、それぞれ、ｎπ−θ、ｎπ＋θ、（ｎ＋１）π−θ、（ｎ＋１）π＋θであり、又は、第１〜４の子画素において、スリットとデータラインとの間の角度が、それぞれ、ｎπ＋θ、ｎπ−θ、（ｎ＋１）π＋θ、（ｎ＋１）π−θ、又は、第１〜４の子画素において、スリットとデータラインとの間の角度が、それぞれ、ｎπ−θ、ｎπ＋θ、（ｎ＋１）π−θ、（ｎ＋１）π＋θ、但し、ｎは自然数、πは１８０度、０≦θ≦９０度であることが望ましい。
【００１０】
隣接しない子画素内に位置するスリットは相互に平行することが望ましい。
【００１１】
隣接する子画素内に位置するスリットは相互に垂直することが望ましい。
【００１２】
隣接する子画素内に位置するスリットは、対称軸とするゲートラインに対して対称し、隣接する子画素内に位置するスリットは、対称軸とするデータラインに対して対称することが望ましい。
【００１３】
薄膜トランジスタは１つであり、薄膜トランジスタと１つの子画素内の画素電極と電気的に連結され、異なる画素内に位置する画素電極は相互に電気的に連結されることが望ましい。
【００１４】
薄膜トランジスタは２つであり、各薄膜トランジスタは夫々２つの子画素内に位置する画素電極と電気的に連結されることが望ましい。
【００１５】
薄膜トランジスタは２つであり、各薄膜トランジスタは夫々１つの子画素内に位置する画素電極と電気的に連結され、薄膜トランジスタと電気的に連結された画素電極は、もう１つの薄膜トランジスタと電気的に連結していない画素電極と連結されることが望ましい。
【００１６】
薄膜トランジスタは４つであり、各薄膜トランジスタは１つの子画素内の画素電極と電気的に連結されることが望ましい。
【００１７】
水平電界は共同平面電界転換方式の水平電界、又は境界電界転換方式の水平電界であることが望ましい。
【発明を実施するための最良の形態】
【００１８】
本発明の実施例により水平電界型液晶ディスプレイ装置の画素構造を提供し、該画素構造は、複数の画素ユニットを含み、各画素ユニットは画素ユニットに対応するゲートラインと、画素ユニットに対応するデータラインと、少なくとも１つの薄膜トランジスタと、を備え、薄膜トランジスタはゲートラインとデータラインと電気的に連結され、ゲートラインとデータラインにより画素ユニットが４つの子画素に分割され、子画素に薄膜トランジスタと電気的に連結された画素電極が設けられ、画素電極に方向が設定された複数のスリットが設けられた。
【実施例１】
【００１９】
図１は本発明実施例１の構造概略図である。図１に示すように、各画素ユニットは、画素ユニットに対応するゲートライン１と、画素ユニットに対応するデータライン２と、２つの薄膜トランジスタ３と、４つの子画素４と、４つの画素電極５と、を備え、前記ゲートライン１は画素ユニット内の隣接する子画素４同士の間に位置し、データライン２は画素ユニット内の隣接する子画素４同士の間に位置し、ゲートライン１とデータライン２とは相互に垂直し、１つの薄膜トランジスタ３はゲートライン１、データライン２及び２つの隣接子画素４と電気的に連結され、各子画素４内に１つの画素電極５が設けられ、各画素電極に方向が設定された複数のスリットが設けられ、更に該画素ユニットは水平電界を生じさせ、液晶分子の配列を制御する。
【００２０】
本実施例に提供される液晶ディスプレイ装置の画素構造は、水平電界により液晶分子を配列し、更に画素電極のスリットにより方向の異なる水平電界を形成し、異なる方向に視角を形成する技術案である。本実施例の画素構造は複数の方向に視角を形成したため、１つの方向に視角を形成した従来の画素構造と比べ、本実施例の技術案は液晶ディスプレイ装置の視角性能を更に向上し、それにより使用者は異なる方向、異なる視角からディスプレイパネルを見ても視覚効果が影響されない。また、該技術案は４つの子画素により一つの画素ユニットを構成し、且つ各子画素内のスリットの方向が異なるため、使用者の視角がある方向の極限視角に接近する時、近い方向に形成された視角から光線の補償を得られ、ある方向の極限視角に接近する時に発生する色違いを効果的に防止できる。同時に、製造過程において、ある画素電極が損傷される場合、該画素電極に対応する子画素はスリット方向が異なる隣接の子画素から光線の補償を得られるため、損傷画素電極による影響を効果的に低減できる。
【００２１】
本実施例にかかるゲートラインとデータラインは垂直交差する網状型構造であるが、必要に応じて設定された角度をもつ網状型構造であっても良い。また、本実施例にかかる各子画素の面積は同じであり、更に色顕示の具体的な必要に応じて画素面積の大きさを調整できる。
【００２２】
図２は本発明図１のＡ領域の拡大概略図である。図２に示すように、ゲートライン１と画素電極５との間の角度はａである。図３本発明図１のＢ領域の拡大概略図である。図３に示すように、ゲートライン２と画素電極５との間の角度はｂである。実際において、具体的な必要によって子画素同士の間の角度ａ、ｂを夫々調整でき、それにより異なる子画素内に位置する画素電極のスリットの方向を夫々異ならせ、同時に画素電極のスリットの数量も必要に応じて調整できる。図４は本発明の図１のＣ領域の拡大概略図である。図４に示すように、２つの子画素内のスリットにより形成された角度はｃである。実際の必要によって、２つのスリットの間に形成された角度ｃも調整できる。
【００２３】
図１に示すように、第１〜４の子画素において、スリットとゲートライン１との間の角度が、それぞれ、（ｎπ／２）＋θ、［（ｎ＋１）π／２］＋θ、［（ｎ＋２）π／２］＋θ、［（ｎ＋３）π／２］＋θであり、但し、ｎは自然数、πは１８０度、０≦θ≦９０度である。仮にｎ＝０、θ＝４５度の場合、右上の子画素、即ち第１の子画素において、スリットとゲートライン１との間の角度は４５度であり、左上の子画素、即ち第２の子画素において、スリットとゲートライン１との間の角度は１３５度であり、左下の子画素、即ち第３の子画素において、スリットとゲートライン１との間の角度は２２５度であり、右下の子画素、即ち第４の子画素において、スリットとゲートライン１との間の角度は３１５度である。
【００２４】
この時、θの数値を問わず、隣接する子画素内に形成された画素電極のスリット同士の間は、９０度の角度を有する。第１〜４の子画素において、スリットとデータラインとの間の角度が、それぞれ、（ｎπ／２）＋θ、［（ｎ＋１）π／２］＋θ、［（ｎ＋２）π／２］＋θ、［（ｎ＋３）π／２］＋θであると、状況が同じであるため、詳細が省略する。
【００２５】
図１に示すように、第１〜４の子画素において、スリットとゲートラインとの間の角度が、それぞれ、ｎπ＋θ、ｎπ−θ、（ｎ＋１）π＋θ、（ｎ＋１）π−θであり、但し、ｎは自然数、πは１８０度、０≦θ≦９０度である。仮にｎ＝０、θ＝４５度の場合、右上の子画素、即ち第１の子画素において、スリットとゲートライン１との間の角度は４５度であり、左上の子画素、即ち第２の子画素において、スリットとゲートライン１との間の角度は１３５度であり、左下の子画素、即ち第３の子画素において、スリットとゲートライン１との間の角度は２２５度であり、右下の子画素、即ち第４の子画素において、スリットとゲートライン１との間の角度は３１５度である。
【００２６】
この時、θの数値を問わず、隣接の子画素内に形成された画素電極のスリット同士は、ゲートライン、或いはデータラインを対称軸として対称し、即ち隣接の画素電極のスリットの位置関係は上下関係である時、ゲートラインを対称軸として上下対称し、隣接の画素電極のスリットの位置関係は左右関係である時、データラインを対称軸として左右対称する。第１〜４の子画素において、スリットとゲートラインとの間の角度が、それぞれ、ｎπ−θ、ｎπ＋θ、（ｎ＋１）π−θ、（ｎ＋１）π＋θであり、又は、第１〜４の子画素において、スリットとデータラインとの間の角度が、それぞれ、ｎπ＋θ、ｎπ−θ、（ｎ＋１）π＋θ、（ｎ＋１）π−θであり、又は、第１〜４の子画素において、スリットとデータラインとの間の角度が、それぞれ、ｎπ−θ、ｎπ＋θ、（ｎ＋１）π−θ、（ｎ＋１）π＋θである場合、状況は同じであるため、ここで省略する。
【００２７】
また、本実施例において、隣接しない画素電極のスリットは画素中心を対称点にして相互に点対称する。
【００２８】
更に、画素電極のスリットをゲートライン、或いはデータラインと平行させてもよく、また、スリットは直線形のほかに、曲線形であってもよい。
【００２９】
更に、本実施例にかかる水平電界はＩＰＳ方式、或いはＦＦＳ方式であってよく、この２種類方式の水平電界は従来技術であるため、ここで省略する。
【実施例２】
【００３０】
図５は本発明の実施例２の構造概略図である。図５に示すように、画素ユニットは、画素ユニットに対応するゲートライン１と、画素ユニットに対応するデータライン２と、４つの薄膜トランジスタ３と、４つの子画素４と、４つの画素電極５と、を備え、前記ゲートライン１は画素ユニット内の隣接画素４同士の間に位置し、データライン２は画素ユニット内の隣接画素４同士の間に位置し、ゲートライン１とデータライン２とは相互に垂直し、１つの薄膜トランジスタ３は、ゲートライン１、データライン２及び１つの子画素４と電気的に連結され、即ち各薄膜トランジスタ３は、それぞれ１つの子画素４に対応し、各子画素４内に１つの画素電極５が設けられ、各画素電極５に方向が設定された複数のスリットが設けられ、更に該画素ユニットは水平電界を生じさせ、液晶分子の配列を制御する。
【００３１】
本実施例に提供された液晶ディスプレイ装置の画素構造は、４つの薄膜トランジスタを有する画素ユニットにより画素構造を形成し、実施例１と同じの技術的効果を実現した。同時に４つの薄膜トランジスタを採用したため、１つの薄膜トランジスタが損傷される場合、２つの子画素にダックドット現象は発生しない。それにより液晶ディスプレイ装置の顕示効果が向上されるとともに、許容度も向上される。
【実施例３】
【００３２】
図６は本発明の実施例３の構造概略図である。図６に示すように、画素ユニットは、画素ユニットに対応するゲートライン１と、画素ユニットに対応するデータライン２と、２つの薄膜トランジスタ３と、４つの子画素４と、４つの画素電極５と、を備え、前記ゲートライン１は画素ユニット内の隣接子画素４同士の間に位置し、データライン２は画素ユニット内の隣接子画素４同士の間に位置し、ゲートライン１とデータライン２とは相互に垂直し、１つの薄膜トランジスタ３は、ゲートライン１、データライン２及び２つの隣接子画素４と電気的に連結され、各子画素４内に１つの画素電極５が設けられ、各画素電極５に方向が設定された複数のスリットが設けられ、更に隣接画素電極５のスリット同士の間に形成された角度は直角であり、また、２つの画素電極５のスリットはゲートライン１と平行し、残りの２つの画素電極５のスリットはデータライン２と平行し、更に該画素ユニットは水平電界を生じさせ、液晶分子の配列を制御する。
【００３３】
本実施例に提供された液晶ディスプレイ装置の画素構造は、画素電極のスリットの間の角度を直角に設置する技術案により、各方向に形成する視角を均一に分布でき、異なる方向、異なる視角の視覚効果を考慮できる。
【００３４】
更に、図６に示すように、第１〜４の子画素において、スリットとゲートライン１との間の角度が、それぞれ、（ｎπ／２）＋θ、［（ｎ＋１）π／２］＋θ、［（ｎ＋２）π／２］＋θ、［（ｎ＋３）π／２］＋θであり、ｎは自然数、πは１８０度、０≦θ≦９０度である。仮にｎ＝０、θ＝０の場合、右上の子画素、即ち第１の子画素において、スリットとゲートライン１との間の角度は０度であり、左上の子画素、即ち第２の子画素において、スリットとゲートライン１との間の角度は９０度であり、左下の子画素、即ち第３の子画素において、スリットとゲートライン１との間の角度は１８０度であり、右下の子画素、即ち第４の子画素において、スリットとゲートライン１との間の角度は２７０度である。第１〜４の子画素において、スリットとデータラインとの間の角度が、それぞれ、（ｎπ／２）＋θ、［（ｎ＋１）π／２］＋θ、［（ｎ＋２）π／２］＋θ、［（ｎ＋３）π／２］＋θであれば、ｎ＝０、θ＝９０度となる場合について、詳細な説明がここで省略する。
【実施例４】
【００３５】
図７は本発明の実施例４の構造概略図である。図７に示すように、画素ユニットは、画素ユニットに対応するゲートライン１と、画素ユニットに対応するデータライン２と、１つの薄膜トランジスタ３と、４つの子画素４と、４つの画素電極５と、を備え、前記ゲートライン１は画素ユニット内の隣接画素４同士の間に位置し、データライン２は画素ユニット内の隣接画素４同士の間に位置し、ゲートライン１とデータライン２とは相互に垂直し、薄膜トランジスタ３はゲートライン１、データライン２及び１つの隣接子画素４と電気的に連結され、各子画素４内に１つの画素電極５が設けられ、隣接画素４内の画素電極５は導電梁６を介して相互に電気的に連結され、各画素電極５に設定方向を有する複数のスリットが設けられ、更に該画素ユニットは水平電界を生じさせ、液晶分子の配列を制御する。
【００３６】
更に、導電梁は隣接子画素内の画素電極を電気的に連結することに用いらるため、導電梁自身は画素電極材料であってよく、又はデータライン金属材料であってもよい。即ち、導電梁は画素電極材料である時、画素電極の形成過程において同時に形成できる。導電梁はデータライン金属材料である時、データラインとソース・ドレイン電極の形成過程において同時に形成でき、更にパッシべーション層に設置された電気的連結ビアーホールを介して隣接子画素内の画素電極の電気的な連結を実現する。
【実施例５】
【００３７】
図８は本発明の実施例５の構造概略図である。図８に示すように、画素ユニットは、画素ユニットに対応するゲートライン１と、画素ユニットに対応するデータライン２と、２つの薄膜トランジスタ３と、４つの子画素４と、４つの画素電極５と、を備え、前記ゲートライン１は画素ユニット内の隣接画素４同士の間に位置し、データライン２は画素ユニット内の隣接画素４同士の間に位置し、ゲートライン１とデータライン２とは相互に垂直し、１つの薄膜トランジスタ３はゲートライン１、データライン２及び１つの隣接子画素４と電気的に連結され、各子画素４内に１つの画素電極５が設けられ、薄膜トランジスタ３と電気的に連結された画素電極５は導電梁６を介して、薄膜トランジスタ３と電気的に連結していない画素電極５と電気的に連結され、各画素電極５に設定方向を有する複数のスリットが設けられ、更に該画素ユニットは水平電界を生じさせ、液晶分子の配列を制御する。
【００３８】
更に、導電梁は隣接子画素内の画素電極を電気的に連結することに用いらるため、導電梁自身は画素電極材料であってよく、又はデータライン金属材料であってもよい。即ち、導電梁は画素電極材料である時、画素電極の形成過程において同時に形成できる。導電梁はデータライン金属材料である時、データラインとソース・ドレイン電極の形成過程において同時に形成でき、更にパッシべーション層に設置された電気的連結ビアーホールを介して隣接子画素内の画素電極の電気的な連結を実現する。
【００３９】
上記実施例は本発明の技術案を説明するものであり、限定するものではない。最良な実施形態を参照して本発明を詳細に説明したが、当業者にとって、必要に応じて異なる材料や設備などをもって本発明を実現できる。即ち、その要旨を逸脱しない範囲内において種種の形態で実施しえるものである。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例１の構造概略図。
【図２】本発明図１のＡ領域の拡大概略図。
【図３】本発明図１のＢ領域の拡大概略図。
【図４】本発明図１のＣ領域の拡大概略図。
【図５】本発明の実施例２の構造概略図。
【図６】本発明の実施例３の構造概略図。
【図７】本発明の実施例４の構造概略図。
【図８】本発明の実施例５の構造概略図。
【符号の説明】
【００４１】
１：ゲートライン
２：データライン
３：薄膜トランジスタ
４：子画素
５：画素電極
６：導電梁
【図１】
0004819094.tif 000002
【図２】
0004819094.tif 000003
【図３】
0004819094.tif 000004
【図４】
0004819094.tif 000005
【図５】
0004819094.tif 000006
【図６】
0004819094.tif 000007
【図７】
0004819094.tif 000008
【図８】
0004819094.tif 000009