(57)【特許請求の範囲】
【請求項１】
裏面に加工工程を有する薄型基板より成る電力用半導体素子の製造方法において、
前記基板表面に加工を施した後、前記基板裏面への電極用の裏面金属膜蒸着に先だって前記基板表面に表面保護用のテープを貼り付け、前記基板裏面側よりダイシングラインに沿って前記基板に切れ目を入れる第１のダイシングを施し、
前記裏面金属膜蒸着実施後、前記基板表面保護用のテープを取り除き、前記ダイシングラインに沿って前記基板を切断する第２のダイシングを行なう工程を有することを特徴とする電力用半導体素子の製造方法。
【請求項２】
前記表面保護用のテープは、耐熱性ポリイミドテープであることを特徴とする請求項１記載の電力用半導体素子の製造方法。
【請求項３】
裏面に加工工程を有する薄型基板より成る電力用半導体素子の製造方法において、
前記基板表面に加工を施した後、前記基板裏面への電極用の裏面金属膜蒸着に先だって前記基板表面に表面保護用のテープを貼り付け、
前記表面保護用のテープの上に引っ張り応力膜を形成してから前記基板裏面側よりダイシングラインに沿って前記基板に切れ目を入れる第１のダイシングを施すか、あるいは、前記基板裏面側よりダイシングラインに沿って前記基板に切れ目を入れる第１のダイシングを施してから前記表面保護用のテープの上に引っ張り応力膜を形成し、
前記裏面金属膜蒸着実施後、前記基板表面保護用のテープ及び前記引っ張り応力膜とを取り除き、前記ダイシングラインに沿って前記基板を切断する第２のダイシングを行なう工程を有することを特徴とする電力用半導体素子の製造方法。
【請求項４】
前記表面保護用のテープは、耐熱性ポリイミドテープであることを特徴とする請求項３記載の電力用半導体素子の製造方法。
【請求項５】
前記引っ張り応力膜は、金属膜であることを特徴とする請求項３記載の電力用半導体素子の製造方法。
【請求項６】
前記引っ張り応力膜は、ポリイミド膜であることを特徴とする請求項３記載の電力用半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電力用半導体素子の製造方法に関し、特に裏面に加工工程を有する薄型基板より成る電力用半導体素子の製造方法に関する。
【０００２】
【従来の技術】
従来から電力の変換や電力制御が行なわれる場合、電力用半導体素子であるパワー半導体デバイスがキーデバイスとして不可欠であり、その適用分野は電力、交通輸送、産業、情報、通信、家電等、多岐に及ぶ。中でもＩＧＢＴ（Insulated Gate Bipolar Transistor ）は、パワーＭＯＳ  ＦＥＴが苦手とする高耐圧大電流の高速動作が要求される低損低騒音インバータ等の用途で実用化が進んでいる。
【０００３】
近年の半導体分野では、低オン電圧、かつ低コスト化の要求が高くなっており、また、小型化・薄型化の要求も強い。そこで、例えば、ＩＧＢＴでは、従来のコスト高の要因となっていたエピタキシャル基板を用いずに、ＦＺ基板を用いてチップ形成が行なわれるようになってきている。チップ形成では、表面工程終了後、バックラップ、イオン注入、裏面熱処理、金属蒸着による電極形成等を行なう裏面製造工程が実施される。以下、ノンパンチスルー型ＩＧＢＴの例で説明する。図５は、ノンパンチスルー型ＩＧＢＴの従来の裏面製造工程である。
【０００４】
ウェハ（以下、基板という場合もある）の製造工程では、（１）表面プロセス処理において、成膜、フォトリソグラフィ、不純物拡散導入のためのイオン注入、拡散等の微細構造形成プロセスを用いて表面側が製作される。基本的な裏面製造工程では、最初に表面側を保護するため、（２）レジスト塗布が行なわれる。続く（３）裏面バックラップにおいて、バックグランド（ＢＧ）によりウェハ裏面を削り、ウェハ薄にする。次に（４）裏面イオン注入を実行し、表面側に塗布したレジストの（５）レジスト灰化、（６）裏面熱処理、電極層としての（７）裏面金属膜蒸着を実施する。
【０００５】
図６に、従来の裏面製造工程による反り量の推移を示す。図６の横軸の工程は、図５に示した裏面製造工程の（１）から（７）の数値に対応する。また、縦軸の反り量は、基板表面からみた応力方向とその大きさを示している。反り量が０の場合は、ウェハの中央部と端部との間の水平が保たれていて、表面側及び裏面側のどちらにも反っていない状態である。また、反り量がプラス（＋）の状態は、表面からみて引っ張り方向に応力が働いており、ウェハ中央部に対して端部が表面側方向に向かって反っている状態である。一方、反り量がマイナス（−）の状態は、表面からみて圧縮方向に応力が働いているため、ウェハ中央部に対して端部が裏面側方向に向かって反っている状態である。
【０００６】
工程（１）表面プロセス処理が終了した際の反り量を０とする。工程（２）レジスト塗布では、反り量に変化はほとんどないが、工程（３）バックグランド処理終了後には引っ張り応力が働き、ウェハの端部は表面側方向に向かって約２ｍｍ反る。次の工程（５）レジスト灰化によるレジスト剥離後には、若干の圧縮応力が働き、工程（６）裏面熱処理によって引っ張り応力が働く。そして、工程（７）裏面蒸着により表面側からみると非常に大きい圧縮応力（裏面側からみれば、引っ張り応力）が働き、反り量が−３．１ｍｍ（反りに生じたウェハ中央部と端部との差）が発生する。
【０００７】
なお、図６の実施例では、表面保護のためのレジスト膜厚は３μｍ、パックグランドは３５０μｍから１５０μｍまでＦＺ−Ｎ基板を削った試料である。裏面金属膜は、Ｎｉを３μｍ蒸着した。その後、ウェハチェック、ダイシング作業により、所望のチップサイズとした。
【０００８】
【発明が解決しようとする課題】
しかし、従来の裏面製造工程では、ウェハが薄いため、応力により発生する反りにより、多くのプロセス上の問題が生じる。
【０００９】
例えば金属膜蒸着後、金属膜は基板側からみて圧縮圧力の大きな膜となり、ウェハが割れてしまうことがある。また、割れない場合であっても、圧縮圧力により発生する反りによって、ダイシング工程が行ないにくくなるという問題が生じる。また、ダイシング後のチップの形が歪み、理論通りのＩＧＢＴ特性が得られない可能性もある。この結果、裏面製造工程を必要とする電力用半導体素子の製造工程における生産性を向上させることが難しかった。
【００１０】
本発明はこのような点に鑑みてなされたものであり、電力用半導体素子の裏面製造工程においてウェハにかかる応力を低減させることの可能な電力用半導体素子の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明では上記課題を解決するために、裏面に加工工程を有する薄型基板より成る電力用半導体素子の製造方法において、前記基板表面に加工を施した後、前記基板裏面への電極用の裏面金属膜蒸着に先だって前記基板表面に表面保護用のテープを貼り付け、前記基板裏面側よりダイシングラインに沿って前記基板に切れ目を入れる第１のダイシングを施し、前記裏面金属膜蒸着実施後、前記基板表面保護用のテープを取り除き、前記ダイシングラインに沿って前記基板を切断する第２のダイシングを行なう工程を有することを特徴とする電力用半導体素子の製造方法、が提供される。
【００１２】
このような工程の電力用半導体素子の製造方法では、電力用半導体基板素子の基板表面に加工を施した後、基板裏面への電極用の裏面金属膜蒸着を行なう工程の前に、基板表面に施した加工を保護する表面保護用のテープを貼り付け、基板裏面側よりダイシングラインに沿って基板に切れ目を入れる第１のダイシングを施す。その後、裏面金属膜蒸着工程を実施する。裏面金属膜蒸着実施後、基板表面保護用テープを取り除き、ダイシングラインに沿って基板を切断する第２のダイシングを行ない、チップを製造する。
【００１３】
また、上記課題を解決するために、裏面に加工工程を有する薄型基板より成る電力用半導体素子の製造方法において、前記基板表面に加工を施した後、前記基板裏面への電極用の裏面金属膜蒸着に先だって前記基板表面に表面保護用のテープを貼り付け、前記表面保護用のテープの上に引っ張り応力膜を形成してから前記基板裏面側よりダイシングラインに沿って前記基板に切れ目を入れる第１のダイシングを施すか、あるいは前記基板裏面側よりダイシングラインに沿って前記基板に切れ目を入れる第１のダイシングを施してから前記表面保護用のテープの上に引っ張り応力膜を形成し、前記裏面金属膜蒸着実施後、前記基板表面保護用のテープ及び前記引っ張り応力膜とを取り除き、前記ダイシングラインに沿って前記基板を切断する第２のダイシングを行なう工程を有することを特徴とする電力用半導体素子の製造方法、が提供される。
【００１４】
このような工程の電力用半導体素子の製造方法では、電力用半導体基板素子の基板表面に加工を施した後、基板裏面への電極用の裏面金属膜蒸着を行なう工程の前に、基板表面に施した加工を保護する表面保護用のテープの貼り付けが行なわれる。続いて、前記表面保護用のテープの上に引っ張り応力膜を形成するとともに、前記基板裏面側よりダイシングラインに沿って前記基板に切れ目を入れる第１のダイシングを実施する。引っ張り応力膜の形成と第１のダイシングとは、どちらを先に実施してもよい。その後、裏面金属膜蒸着工程を実施する。裏面金属膜蒸着実施後、基板表面保護用テープ及び基板表面保護テープの上に形成された引っ張り応力膜とを取り除き、ダイシングラインに沿って基板を切断する第２のダイシングを行ない、チップを製造する。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態である電力用半導体素子の製造方法による裏面製造工程の手順である。
【００１６】
本発明の第１の実施の形態に係る電力用半導体素子の製造方法では、表面形成プロセス処理が終了した後、裏面製造工程として、（１）テープの貼り付け、（２）バックグランド、（３）ダイシング（１回目）、（４）裏面イオン注入、（５）熱処理、（６）裏面金属膜の蒸着、（７）テープの除去、（８）ダイシング（２回目）、の各工程を順次実施する。
【００１７】
（１）テープの貼り付け工程は、表面形成処理が終了したウェハ１０の表面に基板表面保護用のテープ（以下、テープとする）２０の貼り付けを行なう。テープ２０は、（５）熱処理に耐え得る耐熱性の材質、例えば耐熱性ポリイミドテープ等である。耐熱性ポリイミドテープは、４００℃程度までの熱に耐えることができる。また、テープ２０をウェハ１０表面に貼り付けることにより、表面保護用のレジスト塗布の工程を省略することができる。さらに、レジスト塗布を行なわないため、レジスト灰化工程も省略することができる。
【００１８】
（２）バックグランド（ＢＧ）工程は、ウェハ１０の裏面を削り、ウェハ１０のウェハ厚を薄くする工程である。
（３）ダイシング（１回目）の工程は、基板裏面側よりダイシングラインに沿って切れ目を入れる第１のダイシングを実施する工程である。ダイシング（１回目）では、裏面側よりダイシングを実施するとき、テープ２０の表面側からわずかに（例えば、数μｍ程度）ウェハ厚を残すようにする。ダイシング（１回目）の工程は、従来の工程のレジスト塗布及びバックグランド処理により発生した引っ張り応力を、ウェハ１０に切れ目を入れることにより低減させることが可能である。このようにすることによって、ウェハ１０に発生する応力がほとんどなくなり、反り量を低減させることができる。
【００１９】
続いて、従来の裏面製造工程と同様に、（４）裏面イオン注入、（５）熱処理、（６）裏面金属膜蒸着を実施する。
（６）裏面金属膜蒸着の工程は、ウェハ１０裏面に、例えばＮｉを蒸着し、裏面金属膜３０を形成する。従来の製造方法により裏面金属膜３０を形成した場合には、表面側からみて非常に大きな圧縮応力が働いていたが、本発明に係る製造方法では、（３）ダイシング（１回目）で形成された切れ目により、圧縮応力を低減させることができる。このため、（４）裏面イオン注入後の工程をほとんど応力の影響を受けることなく、すなわちウェハ１０の反りの影響を受けることなく、スムースに進めることができる。
【００２０】
（７）テープの除去工程は、裏面金属膜３０が形成されたウェハ１０の表面に貼り付けられたテープ２０の除去を行なう。
（８）ダイシング（２回目）の工程は、（７）テープの除去が終了した後、（３）ダイシング（１回目）で数μｍの残したウェハ１０のダイシングラインに沿ってダイシングを実行し、ウェハ１０をチップ状にする。うまくチップに切断できない場合には、再びダイシングを実施してもよい。
【００２１】
次に、本発明の第１の実施の形態の製造方法の各工程における応力の発生について、実施例１で説明する。図２に、本発明の第１の実施の形態に係る裏面製造工程による反り量の推移を示す。図２の横軸の工程は、図１に示した裏面製造工程の（１）から（８）の数値に対応する。また、縦軸の反り量は、基板表面からみた応力方向とその大きさを示している。反り量がプラス（＋）の状態は、表面からみて引っ張り方向に応力が働いており、反り量がマイナス（−）の状態は、表面からみて圧縮方向に応力が働いている状態である。
【００２２】
工程（１）テープ貼り付けが終了した際の反り量は、ほぼ０である。工程（２）バックグランド終了後は、わずかに引っ張り応力が働き、ウェハの端部は表面側方向に向かって１．５ｍｍ程度反る。この値は、従来のバックグランドにより発生する反り量（約２ｍｍ）と比べて少ない。次の工程（３）ダイシング（１回目）で基板にダイシングを施すことにより、基板に働く応力はほとんどなくなり、反り量はほぼ０に戻る。工程（４）裏面イオン注入、工程（５）熱処理による反り量の変化はほとんどない。そして、工程（６）裏面金属膜蒸着により表面側からみるとわずかに圧縮応力（裏面側からみれば、引っ張り応力）が働く。その反り量は、−０．８ｍｍとなり、従来例の−３．１ｍｍに比べて２．３ｍｍも反り量を低減することができる。工程（７）テープの除去により、さらに反り量は低減するため、工程（８）ダイシング（２回目）における切断処理が容易になる。この結果、チップの生産性が向上する。
【００２３】
このように、本発明の第１の実施の形態に係る製造方法では、ウェハ１０表面側にテープ２０を設け、ウェハ１０の裏面側からダイシング（１回目）を施すことにより、裏面イオン注入後の工程をほとんど応力の影響を受けることなくスムースに進めることができる。これにより、高い生産性でチップ素子を製造することができる。また、レジスト塗布、レジスト灰化の工程を省略することができるので、スピンコート等による割れ発生をなくすことができる。これもチップ素子の製造の生産性向上に寄与する。
【００２４】
次に、本発明の第２の実施の形態に係る電力用半導体素子の製造方法について説明する。図３は、本発明の第２の実施の形態である電力用半導体素子の製造方法による裏面製造工程の手順である。図１と同じものには同じ番号を付し、説明は省略する。
【００２５】
本発明の第２の実施の形態に係る電力用半導体素子の製造方法では、表面形成プロセス処理が終了した後、裏面製造工程として、（１）テープの貼り付け、（２）バックグランド、（３）ダイシング（１回目）、（４）表面蒸着膜成膜、（５）裏面イオン注入、（６）熱処理、（７）裏面金属膜の蒸着、（８）テープと表面蒸着膜の除去、（９）ダイシング（２回目）、の各工程を順次実施する。
【００２６】
（１）テープの貼り付け工程は、表面形成処理が終了したウェハ１０の表面にテープ２０の貼り付けを行なう。テープ２０は、例えば耐熱性ポリイミドテープ等である。
【００２７】
（２）バックグランド（ＢＧ）工程は、ウェハ１０の裏面を削り、ウェハ１０のウェハ厚を薄くする工程である。
（３）ダイシング（１回目）の工程は、基板裏面側よりダイシングラインに沿って切れ目を入れる第１のダイシングを実施する工程である。ダイシング（１回目）では、裏面側よりダイシングを実施するとき、テープ２０の表面側からわずかに（例えば、数μｍ程度）ウェハ厚を残すようにする。
【００２８】
（４）表面蒸着膜成膜の工程は、テープ２０の上に、引っ張り応力膜を形成するため、金属膜等の表面蒸着膜４０を成膜する。ここでは、例えば、表面蒸着膜としてＡｌ金属膜を蒸着によって成膜する。表面蒸着膜４０は、ウェハ１０の表面側からみて引っ張り応力を働かせるとともに、（３）ダイシング（１回目）工程により保持しにくくなったチップをしっかりと保持する。テープ２０上に蒸着した表面蒸着膜４０は、引っ張り応力を持つが、すでにウェハ１０にダイシングが施されていることから、その応力は低い。また、ここでは、引っ張り応力膜として、金属膜をテープ２０上に蒸着して表面蒸着膜４０を形成するとしたが、ポリイミドをスピンコート法によりテープ２０の上に塗布しても、同様に引っ張り応力膜を形成することができる。
【００２９】
続いて、従来の裏面製造工程と同様に、（５）裏面イオン注入、（６）熱処理、（７）裏面金属膜蒸着を実施する。
（７）裏面金属膜蒸着は、ウェハ１０裏面に、例えばＮｉを蒸着し、裏面金属膜３０を形成する。従来の製造方法により裏面金属膜３０を形成した場合には、表面側からみて非常に大きな圧縮応力が働いていたが、本発明に係る製造方法では、（３）ダイシング（１回目）で形成された切れ目により、圧縮応力を低減させることができる。このため、（５）裏面イオン注入後の工程をほとんど応力の影響を受けることなく、スムースに進めることができる。
【００３０】
（８）テープと表面蒸着膜の除去は、裏面金属膜３０が形成されたウェハ１０の表面に貼り付けられたテープ２０及び表面蒸着膜４０との除去を行なう。
（９）ダイシング（２回目）は、（８）テープと表面蒸着膜の除去が終了した後、（３）ダイシング（１回目）で数μｍの残したウェハ１０のダイシングラインに沿ってダイシングを実行し、ウェハ１０をチップ状にする。うまくチップに切断できない場合には、再びダイシングを実施してもよい。
【００３１】
上記の説明では、ダイシング（１回目）の後に、表面蒸着膜４０を形成するとしたが、ダイシング（１回目）実施前あるいはバックグランド実施前に表面蒸着膜４０を形成することもできる。表面蒸着膜４０の成膜は、テープの貼り付けた後から、裏面金属蒸着が実施される前の任意の段階で行なえばよい。
【００３２】
次に、本発明の第２の実施の形態の製造方法の各工程における応力の発生について、実施例２で説明する。実施例２では、テープ２０に蒸着する膜として、Ａｌ金属膜３μｍを蒸着した。図４は、本発明の第２の実施の形態に係る裏面製造工程による反り量の推移を示す。図２と同様、横軸の工程は、図３に示した裏面製造工程の（１）から（９）に対応し、縦軸の反り量は、基板表面からみた応力方向とその大きさを示している。
【００３３】
工程（１）テープ貼り付けが終了した際の反り量は、ほぼ０である。工程（２）バックグラン終了後は、わずかに引っ張り応力が働き、ウェハの端部は表面側方向に向かって１．５ｍｍ程度反る。この値は、従来のバックグランドにより発生する反り量（約２ｍｍ）と比べて、少ない。次の工程（３）ダイシング（１回目）で基板にダイシングを施すことにより、基板に働く応力はほとんどなくなり、反り量はほぼ０に戻る。工程（４）表面蒸着膜成膜により、テープ２０上に成膜された表面蒸着膜４０は引っ張り応力を持つが、すでにウェハがダイシングされていることから、その値は０．３ｍｍ程度である。工程（５）裏面イオン注入、工程（６）熱処理により、０．５ｍｍまで反り量は増加するが、（７）裏面金属膜蒸着すると表面側からみると非常にわずかに圧縮応力（裏面側からみれば、引っ張り応力）が働く。その反り量は、−０．１ｍｍであり、ほとんど応力による反りを持たない状態となる。従来例の−３．１ｍｍに比べて３ｍｍも応力による反り量を低減することができる。このように、応力により発生する反り量を低減させることができるため、チップの生産性が向上する。
【００３４】
このように、本発明の第２の実施の形態に係る製造方法では、ウェハ１０表面側にテープ２０を設け、ウェハ１０の裏面側からダイシング（１回目）を施した後、テープ２０上に表面蒸着膜４０を形成することにより、裏面イオン注入後の工程をほとんど応力の影響を受けることなくスムースに進めることができる。これにより、高い生産性でチップ素子を製造することができる。また、テープ２０の上に引っ張り応力膜である表面蒸着膜４０を成膜することにより、チップをしっかりと保持することができ、作業にかかる労力をさらに低減させることができる。これらに加えて、第１の実施の形態と同様に、レジスト塗布、レジスト灰化の工程を省略することができるので、スピンコート等による割れ発生をなくすことができる。これもチップ素子の製造の生産性向上に寄与する。
【００３５】
【発明の効果】
以上説明したように本発明では、基板表面に加工を施した後、基板裏面への電極用の裏面金属膜蒸着を行なう工程の前に、基板表面保護用のテープを貼り付け、基板裏面側よりダイシングラインに沿ってダイシングを施す。裏面金属膜蒸着実施後、基板表面保護用のテープを取り除き、ダイシングラインに沿って再びダイシングを行ない、チップを製造する。
【００３６】
このように、表面保護用のテープを貼り付け、基板裏面側よりダイシングラインに沿ってダイシングを施すことにより、電力用半導体素子の裏面製造工程においてウェハにかかる応力を低減させることができる。この結果、裏面製造工程を必要とする電力用半導体素子を高い生産性で製造することができる。
【００３７】
また、本発明では、基板表面に加工を施した後、基板裏面への電極用の裏面金属膜蒸着を行なう工程の前に、表面保護用のテープの貼り付けが行なわれる。続いて、表面保護用のテープの上に引っ張り応力膜を形成するとともに、基板裏面側よりダイシングラインに沿ってダイシングを実施する。引っ張り応力膜の形成とダイシングとは、どちらを先に実施してもよい。裏面金属膜蒸着実施後、基板表面保護用テープと引っ張り応力膜とを取り除き、ダイシングラインに沿って再びダイシングを行ない、チップを製造する。
【００３８】
このように、表面保護用のテープを貼り付け、テープの上に引っ張り応力膜を形成するとともに基板裏面側よりダイシングラインに沿ってダイシングを施すことにより、電力用半導体素子の裏面製造工程においてウェハにかかる応力をさらに低減させることができる。この結果、裏面製造工程を必要とする電力用半導体素子を高い生産性で製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である電力用半導体素子の製造方法による裏面製造工程の手順である。
【図２】本発明の第１の実施の形態に係る裏面製造工程による反り量の推移を示す。
【図３】本発明の第２の実施の形態である電力用半導体素子の製造方法による裏面製造工程の手順である。
【図４】本発明の第２の実施の形態に係る裏面製造工程による反り量の推移を示す。
【図５】ノンパンチスルー型ＩＧＢＴの従来の裏面製造工程である。
【図６】従来の裏面製造工程による反り量の推移を示す。
【符号の説明】
１０  ウェハ
２０  テープ
３０  裏面金属膜
４０  表面蒸着膜
【図１】
0004617559.tif 000002
【図２】
0004617559.tif 000003
【図３】
0004617559.tif 000004
【図４】
0004617559.tif 000005
【図５】
0004617559.tif 000006
【図６】
0004617559.tif 000007