(57)【特許請求の範囲】
【請求項１】
１つ以上のドナー原子を導入して、前記各ドナー原子の原子核において大きな電子波動関数を有するドナー原子核スピン電子システムを、前記各ドナー原子についてそれぞれ形成した半導体基層と、
前記基層上の絶縁層と、
前記各ドナー原子上方で前記絶縁層上にそれぞれ設けられ、前記ドナー原子における拘束電子状態のエネルギーを制御する導電Ａゲートと、
前記Ａゲートの一方の端部において前記絶縁層上に設けられ、前記基層と前記絶縁層との間の接触面において電子の格納部を形成する導電Ｅゲートと、を備え、
使用時には、前記格納部の全ての電子スピンが同一方向に極性化されており、前記ドナーは微細相互作用により前記格納部の電子と結合した、スピンをもつ原子核であり、前記原子核スピンがもともと前記電子スピンと対立している場合にのみ、前記Ｅゲートがバイアスされることにより電流がこれらＥゲート間を流れるようになっている、単一原子核スピン計測用電子装置。
【請求項２】
前記Ｅゲート間をドナーを横断する形で流れる電流がドナー原子核のスピン極性を維持すると共に、前記ドナーにおける前記原子核スピンの方向に基づいて電流がオン・オフされる、請求項１記載の単一スピン計測用電子装置。
【発明の詳細な説明】
【０００１】
［技術分野］
電子及びある種の原子核は「スピン」と呼ばれる角運動量の量子化単位をもっている。本発明は単一電子及び原子核スピン計測用電子装置に関するものである。
【０００２】
ここでは、｜↑↓＞の表記で電子スピン状態を表し、｜０１＞の表記で原子核状態を表すものとする。簡単のため、規格化定数は省略されている。
【０００３】
２電子のシステムにおいて電子スピンは、三重項状態（｜↓↓＞と｜↑↑＞と｜↑↓＋↓↑＞）に整列（全スピン角運動量＝１）されているか、又は一重項状態（｜↑↓−↓↑＞）に対立（全スピン角運動量＝０）されている。同様に、原子核スピンも整列又は対立されている。｜↓↓１１＞状態において、全てのスピンは同一方向を向いている。
【０００４】
［背景技術］
通常、実験室では、多数（約１０２３）の電子及び原子核スピンの研究を、従来からの磁気共鳴技術を用いることにより行っている。
【０００５】
単一電子又は原子核スピンを計測できる装置や技術は重要な応用性を有している。例えば、磁気共鳴実験は、単一原子や分子については実行できず、現場環境（電場及び磁場）はそれほど正確には計測できなかった。ところが、単一電子又は原子核スピンは量子コンピュータのキュービット（qubit）として使用され得る。該コンピュータにおいては、単一スピンキュービットの初期化及び計測のために単一スピン計測装置が必要とされている。
【０００６】
［発明の概要］
本発明の第１の態様は単一スピン計測用電子装置であり、
少なくとも１つのドナー原子を導入して、該ドナー原子の原子核において大きな電子波動関数を有するドナー原子核スピン電子システムを形成した半導体基層と、
前記基層上の絶縁層と、
前記ドナー原子上方で前記絶縁層上に設けられ、前記ドナーにおける拘束電子状態のエネルギーを制御する第１の導電ゲートと、
前記第１のゲートに隣接して前記絶縁層上に設けられ、前記基層において少なくとも１つの電子を発生させる第２の導電ゲートと、を備えている。
使用時に、単一電子が前記ドナーに拘束され、前記ドナー原子が前記基層における少なくとも１つの電子に弱く結合される。前記少なくとも１つの電子及び前記ドナーのスピンが電子の移動を許可する関係になっている場合にのみ、前記ゲートがバイアスされることで、前記基層における前記少なくとも１つの電子が前記ドナーの方に移動するようになっている。
該装置における電流の検出又は単一電子の移動により、単一スピンの計測が行われる。
【０００７】
単一電子の移動は、例えば単一電子静電容量検査を用いることにより、前記システムを容量的に検査して検出してもよい。そして、スピン極性化された電子に対する特別な要求無しに、いかなる金属導線でも該システムに接続可能である。或いは、電荷付与動作は単一電子トンネルトランジスタ電気容量計測法により検出してもよい。
【０００８】
本発明の第１の例である単一スピン計測用電子装置は、
少なくとも１つのドナー原子を導入して、該ドナー原子の原子核において大きな電子波動関数を有するドナー原子核スピン電子システムが形成された半導体基層と、
前記基層上の絶縁層と、
前記ドナー原子上方で前記絶縁層上に設けられ、前記ドナーにおける拘束電子状態のエネルギーを制御する導電Ａゲートと、
前記Ａゲートの一方の端部において前記絶縁層上に設けられ、前記基層と前記絶縁層との間の接触面においてスピン極性電子の格納部を生成する導電Ｅゲートと、を備えている。
使用時に、前記ドナー原子が前記スピン極性化された電子の２つの格納部に弱く結合され、これら両格納部が同一極性をもち、所定のスピンをもつ単一電子が前記ドナーに拘束される。前記Ｅゲートがバイアスされることで、前記ドナーのスピンが前記格納部の前記スピン極性と対立している場合にのみ、前記両格納部間に電流が流れる。この場合、前記格納部の１つから一度に１つの電子が、拘束された電子として同一の量子状態（対立したスピンをもつ状態）に入ることができ、その後前記ドナーから離れて他の格納部に移る。しかし、電子が全て同一方向に極性化されている場合には、格納部からの電子が拘束された電子として同一の量子状態に入ることができないので電流が流れない。
【０００９】
別の例では、２つのドナーを有すると共に、該各ドナー上方にＡゲートを配置し、かつこれらドナー間にＥゲートを配置し、電子はこれら正電荷が付与された２つのドナーに拘束され、これらドナーは、これらの間で電子伝送又は交換結合が可能となるように互いに十分に接近して配置する。
使用時、増加する電位差が前記２つのＡゲートに適用されると、電子が互いに一重項状態となっている場合にのみ、ある位置ではエネルギー的にこれら両電子が同一のドナーに拘束され易くなる。異なるバイアスが前記Ａゲートに適用される際のドナー間の帯電動作として、前記一重項状態の特徴が外部より検出可能である。
【００１０】
別の例の単一スピン計測用電子装置は、 少なくとも１つのドナー原子を導入して、該ドナー原子の原子核において大きな電子波動関数を有するドナー原子核スピン電子システムが形成された半導体基層と、
前記基層上の絶縁層と、 前記ドナー原子上方で前記絶縁層上に設けられ、前記ドナーにおける拘束電子状態のエネルギーを制御する導電Ａゲートと、
前記Ａゲートの一方の端部において前記絶縁層上に設けられ、前記基層と前記絶縁層との間の接触面において電子の格納部を生成する導電Ｅゲートと、を備えている。
ここでは、全ての電子スピンが同一方向に極性化され、前記ドナーは微細相互作用により前記電子に接続された、スピンをもつ原子核である。前記原子核スピンがもともと前記電子スピンと対立している場合にのみ、前記Ｅゲートがバイアスされることにより電流がこれらＥゲート間を流れるようになっている。この手順には、格納部から来て原子核スピンとスピンの交換を行うことにより、該スピンがドナー電子と対立し一重項を形成できる電子が含まれている。この構成により、装置内での単一電子の移動検出により、ドナー上での原子核スピンの計測がなされる。
【００１１】
また、電子のドナー上への移送及びドナーからの移送には２つのスピン切り替えが含まれているので、ドナーを横切る電流により原子核スピン極性が維持され、ドナー上の原子核スピンの方向に基づいて電流がオン・オフされる。
【００１２】
例えば、高磁場で低温にすることで電子を極性化してもよい。
【００１３】
Ａゲートの一方の側の絶縁層上に配置された導電Ｅゲートが、基層と絶縁層との間の接触面において２次元的な電子ガスを発生させてもよい。
【００１４】
使用時に、Ｅゲートがバイアスされることにより｜↓＞電子だけが前記ドナー原子の両側に存在してもよい。ＡゲートがバイアスされることによりＥＦは前記ドナーにおける２電子拘束状態のエネルギーになってもよい（Ｄ−状態）。
【００１５】
ホストが、スピンＩ＝０の原子核のみを含んでもよい。これは例えば、主としてＩ＝０同位体からなりＩ＝０同位体だけを含むように精製されたＩＶ族の半導体である。シリコンは前記半導体のホストとして魅力的な選択である。前記ドナーは３１Ｐであってもよい。
【００１６】
前記ゲートは、前記絶縁層の表面にパターン配置された金属片により形成してもよい。前記ゲートが交差する絶縁層の段により、前記ゲートの電場を前記ドナー原子近傍に配置する。
【００１７】
スピンシステムが、計測を行う前にスピン状態エネルギーへの断熱的変化によって調整され、これにより与えられたスピンの初期状態により前記計測結果が決定されることを確実にするならば、与えられたスピンシステムの状態を前記計測によって求めてもよい。
【００１８】
本発明の別の態様である、２電子システムにおけるスピン状態の調整方法は、以下のステップからなる。
最初に、Ａゲートを操作することにより、第１のスピンに第２のスピンよりも大きなエネルギーを与える。
次いで、媒介のＥゲートにバイアスを適用して２つの電子間の交換結合をオンにする。前記交換結合が増加させて、上方を向いている単一スピンをもつ前記２つの状態のうちエネルギーの低い状態を、大きなＥが最低エネルギーをもつ一重項状態に発展させる。
そして、前記Ａゲートを均一に戻すことにより、基準状態を正確な一重項とする。
【００１９】
もとのスピン構成が（↓↑）であった場合にのみ、計測により一重項に対する結果が得られる。計測後、断熱的操作の逆の手順により２つのスピンはもとの構成に戻され得る。
【００２０】
前記第１のスピンの状態が未知である場合、前記スピンについて２つの計測が順次実行可能であり、２番目の該計測は前記第１のスピンのスピン切り替えより始める。１番目の計測前の初期状態が（↑↑）であった場合にのみ、２番目の計測が一重項の結果を出す。
【００２１】
本発明の例には量子コンピュータに導入され得る。この量子コンピュータは、
ドナー原子を導入して、該ドナー原子の原子核において大きな電子波動関数を有するドナー原子核スピン電子システムの配列が形成される半導体基層と、
前記基層上の絶縁層と、
各ドナー原子上方で前記絶縁層上に設けられ、ドナー電子と前記ドナー原子の原子核スピンとの間での微細相互作用の強度及び前記ドナー原子の前記原子核スピンの共鳴周波数を制御する導電Aゲートと、
Ａゲート間において前記絶縁層上に設けられ、隣接する前記ドナー原子の原子核スピン間において電子を介する結合をオン・オフに切り替える導電Ｊゲートと、を備え、
前記ドナー原子の前記原子核スピンは、前記Ａ及びＪゲートに対する電圧の選択的適用及び前記基層に対する交番磁場の選択的適用により量子情報が格納され処理される量子状態又は「キュービット」となっている。
【００２２】
前記基層を十分に低い温度に冷却保持する冷却手段。動作中、該装置の温度は１００ミリケルビン（ｍＫ）以下となり得る。そしてこの温度は典型的には５０ｍＫの大きさである。この装置は非散逸性のものであり、その結果、演算中は比較的容易に低温で維持できる。このコンピュータに対する散逸性というのはゲートバイアスや交番磁場により起こる渦電流より外部的に生じるものであり、これらは演算の開始及び終了時における原子核スピンの極性化及び検出の最中に生じるものである。これらの影響により該コンピュータの最小限動作可能な温度が決定される。
【００２３】
ドナーにおける電子の拘束状態での二重スピン縮退を破壊するのに十分な強度の定常磁場源。該定常磁場は２テスラ程度の大きさを必要とするかもしれない。このような強力な磁場は超伝導により発生させてもよい。
【００２４】
冷却及び磁場の組み合わせにより、電子は非縮退の最低スピンエネルギーレベルのみを確実に占めるようになる。
【００２５】
磁場中で共鳴するドナー原子の前記原子核スピンを切り替えるのに十分な力の交番磁場源と、前記交番磁場を前記基層に対して選択的に適用する手段。及び、Ａゲート及びＪゲートに対して電圧を選択的に適用させる手段。
【００２６】
ＥゲートはＪゲートとは独立していてもよいし、或いはＥゲートはＪゲートに含まれていてもよい。
【００２７】
単一電子トンネルトランジスタ（ＳＥＴＴ）は、微小帯電及び微小帯電動作を計測するために現在開発された中で最も敏感な手段である。ＳＥＴＴは小さな「アイランド」電極を備えており、これはソース電極及びドレイン電極の間に配置されている。アイランドに、ソース及びドレインにおけるフェルミ・レベルと等しいエネルギーレベルが存在する場合にのみ、ソースからドレインに電流が流れる。電子が突き抜けることのできる前記アイランドにおいてエネルギーレベルが存在しない場合、「クーロン封鎖」となる。前記アイランドが非常に小さく、装置が低い温度にある場合に、ＳＥＴＴは非常に敏感になる。
【００２８】
金属電極をシリコン基層上に設けてもよく、該シリコン基層は前記電極下方に配置されたＰドナーを有する。ドナー間の帯電動作によりＳＥＴＴアイランドの電位が変化し、コンダクタンスが変化する。ゲートが適切にバイアスされている場合のＳＥＴＴのコンダクタンスにより、上述した方法で電子又は原子核スピンを求める計測が成り立っている。
【００２９】
Ａゲートの１つはＳＥＴＴのアイランドであってもよい。上述した装置が、量子コンピュータにおけるスピンの計測及び初期化をするために使用されるという計画においては、同時に多くのスピンを計測するために多くのＳＥＴＴが必要になる。スピン平面外の電極を使用してスピンの２次元配列を計測することが可能であり、配列における全てのスピンが、個々のＳＥＴＴ装置により独立して計測可能であるので、スピン計測のための容量性結合技術は特に魅力的である。このように、スピン計測に対する本方法は未来の大規模量子演算に適切なものである。
【００３０】
［図面の簡単な説明］
本発明の実施例を添付の図面を参照して説明する。
【００３１】
図１は、電子のスピン極性化格納部に弱く結合されたドナー原子の概念図である。図１（ａ）では、ドナー上の電子が格納部の電子に対立した形で極性化されている。一重項（｜↑↓＿↓↑＞）状態を通り抜けることにより前記ドナーを横断して電流が流れ得る。図１（ｂ）では、ドナー上の電子が格納部の電子と同一方向に極性化されており、電流は流れることは出来ない。
【００３２】
図２は、電子のスピン極性化格納部に弱く結合されたドナー原子の概念図である。この場合、格納部及びドナーの電子は同一方向に極性化されている。図２（ａ）では、ドナー原子核上のスピンが全電子のスピンに対して対立して極性化されており、その結果、前記ドナー原子核とスピンを交換している格納部からの電子によって電流が流れ、図２（ｂ）に示す状態になる。図２（ｂ）では、前記ドナー原子核のスピンが切り替えられており、電子が格納部から、存在する電子に対して対立して極性化されている原子核に移動している。原子核に移動している電子は、ドナー原子核との更なるスピン交換によって、更に他の格納部に移動することができる。この結果、１つの電子が左の格納部から右の格納部に移動し、ドナー原子核スピンが２度切り替えを行い初期状態に戻っている図２（ｃ）で示す状態になる。
【００３３】
図３は、金属バリアの下方の半導体に配置された２つのドナーの概念図である。この金属バリア上には、スピンシステムを検査するために使用する金属ゲートが設けられている。Ａゲートはドナー上に配置され、Ｅゲートはドナー間に配置されている。前記ドナー上でＡゲートを適切にバイアスすることにより、両電子を同一のドナーに拘束されやすくすることができる。この状態は一重項のみとなり得る。こうして、２つのドナー間の電荷付与動作の検出は、Ａゲート上の電位を変化させることにより検出でき、電子のスピンを求めるのに採用できる。
【００３４】
図４は、磁場における２電子システムのエネルギーレベルを、交換結合の関数Ｅとして示す図である。一点鎖線は、非結合の電子のスピン分離が等しい場合のエネルギーレベルであり、実線は、１つの電子が他の電子よりも大きなスピン分離エネルギーをもつ場合のエネルギーである。矢印及び破線は、｜↓↑＞状態をスピン一重項状態である｜↑↓＿↓↑＞にする断熱手順を示す。
【００３５】
図５は、結合システムの１６段階のエネルギーレベルを示すエネルギーレベル図である。該結合システムは２電子及び２原子核についてのものであり、超極細結合定数が各原子核について等しい場合のものが示されている。電子についての原子核のエネルギー分離は強調されている。Ｅ＝０において、４つの最低エネルギーレベルが｜↓↓＞電子状態に対応する。結合システムにおいて、これら状態のうち、Ｅの増加と共に２つは三重項に発展し、２つは一重項に発展する。
【００３６】
図６は、計測前の原子核スピン状態の断熱的発展を示すエネルギーレベル図である。これは、１つの原子核スピンの電子に対する超極細結合を別のものに対して増加させることで実現する。残りの原子核スピンの状態により、該システムが電子一重項状態に発展するか否かが決定される。
【００３７】
図７（ａ）は、単一電子トンネルトランジスタ（ＳＥＴＴ）のソース、ドレイン、ゲート及びアイランドの配置を示す概念図である。図７（ｂ）は、アイランド上でソース及びドレインにおけるフェルミ準位と等しい有効なエネルギーレベルが無い場合のクーロン封鎖の影響を示している。アイランドに前記ソース及びドレインにおけるフェルミ準位と等しいエネルギーレベルが存在する場合に導電が起こる。
【００３８】
［本発明の最も好ましい実施形態］
パウリの排他律（対立スピンの場合にのみ２つの電子は同じ量子状態を占めることができる）は、２つ以上の電子によるシステムにおいて現れる。本発明のいくつかの例は、前記排他律に基づき、２電子システムの内外への帯電動作を検出することでスピンを計測するものである。スピンが整列されているか（三重項状態）又は対立しているか（一重項状態）に応じて、前記パウリの原理により２電子システムのエネルギーレベルが相違する。
【００３９】
簡単のため以下の説明は、凝縮物質システムにおいて出会う最も単純な２電子システムの説明だけに限定する。即ち、単一正電荷（正電荷が半導体のドナーである場合にＤ−センタと呼ばれる）に拘束された２電子からなるシステムである。しかし、いかなる２電子システムでも同一の属性を有するものと解釈すべきである。
【００４０】
一般的にＤ−センタの拘束状態だけが電子スピンが対立した一重項である。そしてスピンが整列された三重項状態は連続体で存在する。シリコンの特別な凝縮物質システムにおいて、Ｐドナーに拘束された２つの一重項電子からなるＤ−センタは−１．７ｍｅＶの拘束状態エネルギーを有している。
【００４１】
「単一電子スピン値」
単一スピン計測用の最も簡単であろうと思われる装置概念が図１に示されている。単一ドナー原子１は、スピン極性化された電子２、３からなる２つの格納部に弱く結合されている。例えば、高磁場（Ｂ）で低温（Ｔ）状態にすることにより電子を極性化してもよい。所定のスピンをもつ単一電子４が前記ドナーに拘束されている。この装置を作動するには、前記ドナーのＤ−センタのエネルギーを、格納部におけるフェルミ・エネルギー（ＥＦ）と等しく、または共鳴させる。ドナーを横切る帯電伝送は一重項Ｄ−状態を通過しなければならないので、該ドナー上のスピンが格納部でのスピン極性化に対立している場合にのみ、図１（ａ）に示すように電流が流れる。適切な条件であれば、１つの格納部からの電子は拘束電子として同一量子状態に（対立するスピンと）入り、またドナーを離れて他の格納部に移ることができる。電子が全て同一方向に極性化されている場合には、図１（ｂ）に示すように、格納部からの電子が拘束電子として同一量子状態に入れないので電流は発生しない。本装置における電流の検出は、ドナー上の単一電子スピンの測定により行っている。
【００４２】
これにより、もともとドナー電子と同一方向を向いていた格納部電子を「切替える」メカニズムが存在しないので、これら格納部電子はＤ−センタを占め、格納部間を横切ることができるということが仮定される。ドナーがスピンを伴う原子核であり、微細相互作用により電子と結合されているならば、このようなプロセスが生じ、適切な状況において前記原子核スピンを計測可能にできる。このプロセスには、格納部から来て、そのスピンを原子核スピンと交換することにより、該スピンがドナー電子と対立し、それと一重項を形成することのできる電子が含まれる。図２（ａ）には、全ての電子スピンが同一方向に極性化されている（やはり低Ｔ及び大Ｂの環境により設けられている）。ここで、前記原子核スピンがもともと電子スピンに対立している場合にのみ、電流が前記結合を通ることができる。この「単一原子核スピン値」は、微細相互作用により電子と結合された原子核スピンが、これら単一電子スピンを計測する装置に類似した装置内でどのようにして計測され得るのかを示している。
【００４３】
「容量性技術を使用した単一スピン計測」
実証されていることであるが、実際にはこれら単一スピン値装置はいくつかの欠陥を有している。特にこれらは極性化された電子スピン格納部を必要としている。不適切なスピンをもつ電子を含んだ格納部が少し混入することによっても装置の不調を招く。また適用形態によっては、上記格納部に対する要求は、装置の価値を大幅に制限することになる。閉ざされたシステムに対する実験が行われ、該システムに対するスピン伝送が完全に排除されるならば、上述した制限は回避可能である。もし該システムが容量性を有する形で実験される場合は、スピン極性化された電子に対する特別な要求無しに、いかなる金属導線でも該システムに接続可能である。
【００４４】
もう一度、簡潔かつ明瞭にするため説明を２電子システムに限定する。２つの正電荷ドナーに拘束され、お互いに十分接近して配置されるため、２つのドナーの間で電子伝送、或いは交換結合が可能な２つの電子について考えてみる。これらドナーは、図３に示すように、スピンシステムを検出するための金属ゲートが上部に配置されたバリア物質６の下方の半導体５内に配置されている。「Ａゲート」７はドナー上に配置されており、「Ｅゲート」８はドナー間に配置されている。
【００４５】
２つのＡゲートに電位差が与えられると、上記システムはスピンを計測することができる。このように電圧が与えられると、エネルギー的にある位置では、両電子が同一ドナーに対して非常に拘束され易くなり、これがＤ−状態である。しかしながら上述したように、電子が相互に一重項状態である場合にのみＤ−拘束状態は可能である。相違なるバイアスがＡゲートに適用される際のドナー間における帯電動作である、前記一重項状態の特徴は、単一電子トンネルトランジスタ電気容量測定法により外部から検出可能である。
【００４６】
「計測のためのスピン状態の調整」
このスピン検出方法により２スピンシステムの一重項及び三重項状態を区別するが、個々のスピン状態を計測することはできない。与えられたスピンシステムの状態が前記計測から求めることができるのは、該システムが適切に調整されている場合である。ここで「調整」とは、計測実行前のスピン状態エネルギーに対する断熱交換を意味する。そしてこれにより、計測結果が与えられたスピンの初期状態により決定されることを確実にしている。
【００４７】
電子ｇ因子、即ちスピンエネルギー分離に適用されたＤＣ磁場に関する係数が、電子の配置に敏感である場合、又はＢに変化がある場合には、電子スピンエネルギーは徐々に変化する。媒介のＥゲートに適用するバイアスを制御することにより、電子の交換結合を制御することもできる。
【００４８】
この手順を説明するために、図４に示すように２つのスピン、左又は「Ｌ」と右又は「Ｒ」を考えてみる。Ｌを下向きにし、Ｒを決定すべきスピンとする。言い換えると、｜↓？＞からスタートする。
【００４９】
まずＡゲートを操作することにより、スピンＬはスピンＲより大きなエネルギーをもち、これによって、より低いエネルギーをもつＬ（↓）Ｒ（↑）の↑↓＿↓↑縮退を破壊する。次いで、２つの電子を結合する交換をオンにする。交換結合は増加すると、上向きの単一スピンをもつ２状態のうちのより低いエネルギー状態が一重項状態に発展する。この一重項状態は大きなＥにおいて最低のエネルギーをもつ。そして、Ａゲートは調和状態に戻され、基準状態が正確な一重項となり得る。もとのスピン構成がＬ（↓）Ｒ（↑）であった場合にのみ、計測により一重項状態に対する結果を得る。計測後、前記断熱的操作の逆の手順により２つのスピンは初期の構成に戻り得る。
【００５０】
スピンＬの状態が未知であれば、二番目にはスピンＬのスピン切替より始める形で、２つの計測はスピン上で順次実行可能である。（Ａゲートはスピンの共鳴周波数を制御するので、Ｌスピンは外部ＡＣ磁場及びその反対状態と選択的に共鳴自在である。）一番目の計測前の初期状態がＬ（↑）Ｒ（↑）であった場合にのみ、二番目の計測は一重項の結果を生む。スピンＬの初期状態にかかわらず、２つの計測のうちの１つに対する一重項の結果はＲ（↑）に対して生じる。
【００５１】
「原子核スピン計測に対する断熱的方法」
微細相互作用により電子がドナー原子核に結合される場合、原子核スピンの状態は電子スピンの計測結果を決定し得る。交換相互作用Ｅにより、同一エネルギーをもった電子の｜↑＞及び｜↓＞状態を重ねて、共鳴電子・原子核スピン交換を可能にする場合に、上記決定が達成される。上述した場合に、｜↓↓＞及び｜↑↓＿↓↑＞のレベルが交差する際に交換が生じ得る。
【００５２】
２つの電子及び２つの原子核の結合システムに対する１６段階に別れたエネルギーレベルが交換相互作用Ｅの関数として図５に示されている。この交換相互作用Ｅは、２つの位置の微細相互作用及びゼーマン・エネルギー（原子核及び電子スピン分離）が等しい場合のものである。（図では明確にするため、原子核レベルの分離の大きさが、電子レベルの分離に比べて強調されている。）もし２つの電子がもともとこれらの基準状態（Ｌ（↓）Ｒ（↓））にあるならば、２つの最低エネルギー原子核スピンレベルは一重項状態に発展する。また、２つの最高エネルギー原子核レベルが三重項状態に発展する。
【００５３】
Ａゲートのバイアスにより、電子スピンについて前述したと同様に原子核スピン縮退が破壊される場合、図６に示すように、システムが一重項に発展するか否かは、より大きな分離をもつ原子核スピンの初期スピン状態により完全に決定される。こうして、結合された電子・原子核スピンシステムに対し、選択された原子核スピンのスピン状態を単一計測により決定可能である。図６では、実線が電子エネルギーレベルをＥの関数として表している。破線は、最低エネルギー・結合の電子・原子核エネルギーレベルをＥの関数として表している。電子エネルギーレベルは図４に示すように振舞う。
【００５４】
「単一電子トンネルトランジスタを用いたスピン状態の計測」
単一電子トンネルトランジスタ（ＳＥＴＴ）は、微小帯電及び微小帯電動作を計測するために現在開発された中で最も敏感な手段である。ＳＥＴＴは小さな「アイランド」電極９を備えており、図７（ａ）に示すように、これはソース電極１０及びドレイン電極１１の間に配置されている。図７（ｂ）に示すように、アイランド９に、ソース１０及びドレイン１１におけるフェルミ・レベルと等しいエネルギーレベルが存在する場合にのみ、ソース１０からドレイン１１電流が流れる。電子が突き抜けることのできる前記アイランドにおいてエネルギーレベルが存在しない場合、図７（ｃ）に示すように「クーロン封鎖」となる。前記アイランド９が非常に小さく、装置が低い温度にある場合に、ＳＥＴＴは非常に敏感になる。
【００５５】
スピン検出に関しては、図３に示す３つのゲート構造を含めて、容易に設計が可能である。なお図３では、Ａゲートの１つもＳＥＴＴのアイランドとなっている。上述した装置が、量子コンピュータにおけるスピンの計測及び初期化をするために使用されるという計画においては、同時に多くのスピンを計測するために多くのＳＥＴＴが必要になる。スピン平面外の電極を使用してスピンの２次元配列を計測することが可能であり、配列における全てのスピンが、個々のＳＥＴＴ装置により独立して計測可能であるので、スピン計測のための容量性結合技術は特に魅力的である。このように、スピン計測に対する本方法は未来の大規模量子演算に適切なものである。
【００５６】
このような量子コンピュータは、３１Ｐドナー原子の配列が表層下２００オングストロームに導入されたシリコン基層を備えている。前記原子は２００オングストローム以下の間隔で配置されている。導電Ａゲートが前記シリコン基層上方のＳｉＯ２絶縁層上に設けられ、各Ａゲートは各３１Ｐ原子の真上にある。導電Ｅゲートは各セルの間で前記絶縁層上に設けられている。
【００５７】
ドナー原子の原子核スピンは、量子情報が格納及び処理される量子状態又は「キュービット」である。Ａゲートは原子核スピンキュービットの共鳴周波数を制御し、Ｅゲートは隣接する原子核スピン間の電子を媒介とした結合を制御する。
【００５８】
作動時、該装置は温度Ｔ＝５０ｍＫまで冷却される。また、定常磁場Ｂ＝２Ｔが適用され、二重スピン縮退を破壊するようになっている。この融合効果は、電子が非縮退の最低スピンエネルギーレベルのみを占めることである。演算の最中は電子はゼロエントロピー基準状態にとどまる。
【００５９】
Ａゲートにおいて電子・ドナーシステムに適用される電場は、電子波動関数包を原子核からそらし、微細相互作用を低減させる。Ａゲート近傍にあるドナー原子核のスピンの電子システムは電圧制御発振器として作用する。即ち、原子核スピンの歳差周波数は外部より制御可能であり、外部より適用された交番磁場ＢＡＣ＝１０−３Ｔによりスピンは選択的に共鳴させることができる。この際、原子核スピン上では任意の回転が実行可能である。
【００６０】
ドナーが互いに十分に接近している場合、電子スピン交換相互作用より２つのドナー・電子スピンシステム間の結合が生じる。ドナー間の分離が約１００〜２００オングストロームである場合に、原子核間における重要な結合が生じる。
【００６１】
２電子システムに関し、交換相互作用により電子一重項（｜↑↓＿↓↑＞）エネルギーが三重項に対して低減される。しかしながら磁場において、μＢＢ＞２Ｊの場合に電子基準状態は極性化される。原子核一重項｜１０−０１＞（１８０度のスピン位相ずれ）のエネルギが、｜１０＋０１＞（位相ずれのないスピン）に対して低減される。他の２つの三重項状態はこれら状態よりも高くもあり低くもある。
【００６２】
Ａゲートの電圧が原子核スピン一重項に等しくなく、三重項がもはや固有状態でない場合、電圧差が十分に大きい際に中央レベルの固有状態が｜１０＞及び｜０１＞に近づく。
【００６３】
Ａゲートの制御及びＢＡＣの適用と共になされるＥゲートの制御により、２つの隣接スピン間における回転操作の制御に十分効果を与えることができる。ＢＡＣと共にＡゲート及びＥゲートを動作させることにより、量子演算に対する全ての可逆操作を実行する。
【００６４】
「電子装置の構築」
このような電子装置を構築するために用いられる物質は、略完全にスピン（Ｉ＝／０同位体）及び不純物を含まないものである必要がある。これは物質内部においての位相ズレ変動を防止するためである。ドナーは前記物質中において表層より数１００オングストローム下方に導入されなければならない。最後に、横方向幅と間隔が１００オングストローム未満のゲートを表層にパターン配置しなければならず、これらの下方に前記ドナーが位置するように設定する。これらはいずれも、急速な動きを見せる半導体の大規模化及び微小構造の分野における現在の活発な研究において注目されているものである。この研究はシリコンで原子核スピン量子コンピュータを構築するという問題に直接係るものである。
【００６５】
適切な半導体物質を見分ける良い指標は、全体的及び部分的に量子ホール効果が観察できるかどうかということである。特に、上述したスピン検出技術では、電子が完全に極性をもってスピンされ得ることが必要である。これはスピンのギャップに対応した数で、ホール効果の量子化に通じる状態である。この状態は高流動性のＧａＡｓ／ＡｌｘＧａ１−ｘＡｓヘテロ構造体において好適に満足されている。ここでは原子核スピンを検知する電子工学が実証されている。しかし、これらの材料中にＩ＝０同位体が無いと、これらから電子装置を構築することは非常に難しいことになる。最近のＳｉ／ＳｉｘＧｅ１−ｘヘテロ構造体における進歩により、ＩＶ族の元素だけからなり、ＧａＡｓヘテロ構造体に匹敵する品質をもった物質が開発されている。部分的な量子ホール効果がこれらの物質中で観察され、スピン分離が好適に解消されている。また、高品質のＳｉ／ＳｉｘＧｅ１−ｘヘテロ構造体において微小構造が構築されている。
【００６６】
Ｓｉ／ＳｉＯ２接触面及びここに封入された電子システムの品質はエピタキシャルの接触面より劣っているが、スピン分離は低温にて良好に解消されている。ＳｉＯ２におけるＳｉ／ＳｉｘＧｅ１−ｘ（３．３ＶＶＳ〜０．２Ｖ）を超えた更に大きなバリア高が、１００オングストローム以下のサイズの微小構造にとって重要な利点となっている。バリア物質を横切る電子のリークはドナー状態からの電子の放出となるものであり、上述していないがこのリークが量子コンピュータの不調和の原因である。つまり、演算の最中、電子がバリアを横切って突き抜けてはいけない。また、大きなバリア高をもつ装置では、Ｅゲートが広い動的レンジに亘って交換相互作用を変化させることができる能力が向上する。電子機器に対して開発されている技術により、高い接触面品質のＳｉ／ＳｉｘＧｅ１−ｘ及びＳｉＯ２の大きなトンネルバリアの両方をもつ構造が得られるかもしれない。帯電変動及び乱れのため、もし電子装置をＳｉＯ２を用いて構築するのであれば、ＳｉＯ２における大きさ及び接触面の状態は低減或いは排除される必要があるようである。
【００６７】
上述した電子装置を構築するうえで最も明らかとなる困難は、ドナー列をバリア層下方のシリコン層に導入することである。最近は半導体のヘテロ構造体が複数層に構築されている。δドーピング技術により、物質中で平らに配設されたドナーが生成され、これらドナーは平面において任意に配分される。想定される電子装置では、ドナーが整列された列に配置されることが必要であり、リトグラフやイオン注入を用いることや、或いは焦点蒸着（focused deposition）により配列を生成することは非常に困難である。超高真空スキャニング・トンネリング顕微鏡（ultra high vacuum scannig tunnelling microscopy）を使用することにより単一原子を表面に配置する方法が最近開発されており、この方法はドナー列を配置するのに使用できそうである。この方法ではＧａ原子をシリコン表面に配置するのに採用されている。ドナーの配置に続いて、高品質の表面シリコン層の形成も開発されるであろう。
【００６８】
電子スピン間での結合交換が重要であるから、配列中のドナーそれぞれが２００オングストローム未満の間隔でなければならない。このため、Ｅゲートが正にバイアスされてドナー間のバリアを下げる場合に分離は大きくなるが、ゲートのサイズは１００オングストローム未満でなければならない。更に、ゲートは確実に下方のドナーと対応していなければならない。スキャン検出リトグラフ技術（Scanned probe lithography technique）では、表層にゲートのパターンを露光する前に該表層下のドナーの位置を検知することができる。例えば、スキャニング近視野光学顕微鏡（scanning near field optical microscope）により、フォトレジストを露光させない波長レンジにおいてＰドナーのフォトルミネセンス特性を検出することができる。Ｐの検出及びプローブを適切に配置した後、異なる光波長でレジストが露光される。ゲートの「カスタム・パターニング（Custom patterning）」は、ドナー配列の配置における不揃いや欠陥を補うために必要であるかもしれない。
【００６９】
このような電子装置の開発に取り組む技術的挑戦は、既存の電子機器についての次世代開発に取り組む努力と多くの類似点をもっている。即ち、上述した課題を解決するための多くの努力が既になされているのである。
【００７０】
広く説明された本発明の思想又は範囲から逸脱しない限り、多くのバリエーション及び／又は変更が、実施例で示された本発明になされ得ることが当業者により解釈される。従って本実施例は、全ての観点で例示的なものであり、限定的ではないと見なされるべきである。
【図１ａ】
0004819993.tif 000002
【図１ｂ】
0004819993.tif 000003
【図２ａ】
0004819993.tif 000004
【図２ｂ】
0004819993.tif 000005
【図２ｃ】
0004819993.tif 000006
【図３】
0004819993.tif 000007
【図４】
0004819993.tif 000008
【図５】
0004819993.tif 000009
【図６】
0004819993.tif 000010
【図７】
0004819993.tif 000011