(57)【特許請求の範囲】
【請求項１】
半導体基板上に設けられた第１パッド層と、該第１パッド層上に設けられた第２パッド層と、を有する下部パッド層と、
前記下部パッド層の周囲から離間し、当該離間した領域の表面に凹部を有する空間を形成して設けられた絶縁層と、
前記半導体基板と前記絶縁層との間に設けられ、前記第１パッド層の上面の一部を覆う下部絶縁層と、
前記下部パッド層および前記空間を包含し、且つ、前記絶縁層上に延在して設けられた、前記下部パッド層よりも大きな面積を有する上部パッド層と、を具備することを特徴とする半導体装置。
【請求項２】
前記上部パッド層の上面および側面は金で覆われていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記上部パッド層上に設けられた接続端子を具備することを特徴とする請求項１記載の半導体装置。
【請求項４】
半導体基板上に設けられた第１パッド層と、該第１パッド層上に設けられた第２パッド層と、を有する下部パッド層と、
前記下部パッド層の周囲から離間し、当該離間した領域の表面に凹部を有する空間を形成して設けられた絶縁層と、
前記半導体基板と前記絶縁層との間に設けられ、前記第１パッド層の上面の一部を覆う下部絶縁層と、
前記下部パッド層および前記空間を包含し、且つ、前記絶縁層上に延在して設けられた、前記下部パッド層よりも大きな面積を有する上部パッド層と、
前記半導体基板を実装する実装部と、を具備することを特徴とする電子装置。
【請求項５】
前記上部パッド層上に設けられた接続端子を具備し、
前記半導体基板は前記接続端子を用い前記実装部に実装されていることを特徴とする請求項４記載の電子装置。
【請求項６】
前記半導体基板を実装する前記実装部上に設けられた接続端子を具備し、
前記半導体基板は、前記接続端子を用い前記実装部に実装されていることを特徴とする請求項４記載の電子装置。
【請求項７】
半導体基板上に第１パッド層を形成する工程と、
前記第１パッド層を形成する工程の後に、前記半導体基板上に前記第１パッド層の上面の一部を覆う下部絶縁層を形成する工程と、
前記下部絶縁層を形成する工程の後に、前記第１パッド層上に第２パッド層を形成することにより、前記第１パッド層と前記第２パッド層とを有する下部パッド層を形成する工程と、
前記下部パッド層の周囲から離間し、当該離間した領域の表面に凹部を有する空間を形成して設けられた絶縁層を形成する工程と、
前記下部絶縁層上に、前記下部パッドおよび前記空間を包含し、且つ、前記絶縁層上に延在して設けられた、前記下部パッドよりも大きな面積を有する上部パッド層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記上部パッド層を形成する工程は、前記上部パッド層の最表面に金属膜を形成する工程を有することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記上部パッド層上に接続端子を形成する工程を有することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１０】
半導体基板上に第１パッド層を形成する工程と、
前記第１パッド層を形成する工程の後に、前記半導体基板上に前記第１パッド層の上面の一部を覆う下部絶縁層を形成する工程と、
前記下部絶縁層を形成する工程の後に、前記第１パッド層上に第２パッド層を形成することにより、前記第１パッド層と前記第２パッド層とを有する下部パッド層を形成する工程と、
前記下部絶縁層上に、前記下部パッド層の周囲から離間し、当該離間した領域の表面に凹部を有する空間を形成して設けられた絶縁層を形成する工程と、
前記下部パッド層および前記空間を包含し、且つ、前記絶縁層上に延在して設けられた、前記下部パッド層よりも大きな面積を有する上部パッド層を形成する工程と、
前記半導体基板を実装部に実装する工程と、を有することを特徴とする電子装置の製造方法。
【請求項１１】
前記上部パッド層上に接続端子を形成する工程を有し、
前記半導体基板を前記実装部に実装する工程は、前記半導体基板を、前記接続端子を用い前記実装部に実装する工程を有することを特徴とする請求項１０記載の電子装置の製造方法。
【請求項１２】
前記半導体基板を実装する前記実装部に接続端子を形成する工程を有し、
前記半導体基板を前記実装部に実装する工程は、前記半導体基板を、前記接続端子を用い前記実装部に実装する工程を有することを特徴とする請求項１０記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および電子装置並びにその製造方法に関し、特にパッド電極を有する半導体装置および電子装置並びにその製造方法に関する。
【背景技術】
【０００２】
マイクロ波やミリ波等の高周波を扱う半導体装置は、携帯電話、衛星放送受信器等の電子装置に用いられている。このような半導体装置または電子装置においては、能動素子や受動素子が形成された半導体基板（半導体チップ）をパッケージや電子装置の実装基板に実装し用いられる。半導体基板上には、半導体チップとパッケージや実装基板との電気的接続のためのパッド電極が形成されている。
【０００３】
図１（ａ）および図１（ｂ）は従来例に係る半導体チップのパッド電極構造を示した図である。図１（ａ）を参照に、半導体基板１０上に第１パッド層２２が設けられている。半導体基板１０と第１パッド層２２の周辺領域との上に第１絶縁層３２が設けられている。第１パッド層２２上に第２パッド層２４が設けられている。第１パッド層２２と第２パッド層２４とは下部パッド層２０を形成している。第１絶縁層３２と下部パッド層２０の周辺領域との上に第２絶縁層３８が設けられている。下部パッド層２０上に上部パッド層４０が設けられている。下部パッド層２０と上部パッド層４０とはパッド電極１２を形成する。図１（ｂ）を参照に、上部パッド層４０上に、半導体チップを実装するパッケージまたは実装基板と電気的に接続するための半田からなる接続端子５０が形成される。特許文献１には、下部パッド層２０が１層の場合の例が開示されている。
【０００４】
従来例においては、下部パッド層２０の第１パッド層２２や第２パッド層２４は半導体チップの配線としても用いられるため、金（Ａｕ）等の電気抵抗の小さい金属が用いられる。接続端子５０は、パッケージや実装基板と電気的に接続するため半田等のバンプが用いられる。上部バッド層４０は、接続端子５０に下部パッド層２０の材料が拡散することを防止するため、バリア層として機能する材料が用いられる。
【０００５】
【特許文献１】特開平９−２０５０９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
高周波を扱う半導体装置においては、パッド電極１２の容量を小さくすることが求められる。一方で、例えば、従来例のように、パッド電極１２上に接続端子５０を設ける場合、接続端子５０とパッド電極１２との密着強度を保つことが求められる。
【０００７】
図２（ａ）および図２（ｂ）は、従来例において、パッド電極１２の容量を小さくするため、パッド電極１２を小さく形成した場合を示す図である。図２（ａ）を参照に、パッド電極１２が小さくなると、上部パッド層４０上面の凹部の幅Ｂは図１（ａ）の上部パッド層４０上面の凹部の幅Ａに比べ小さくなる。特に、従来例のように、下部パッド層２０が第１パッド層２２と第２パッド層２４とからなり、第１絶縁層３２および第２絶縁層３８がそれぞれ第１パッド層２２と第２パッド層２４上の周辺領域上を被覆する場合、凹部は深く狭くなる。例えば、パッド電極１２の大きさを５０μｍ以下とし、上部パッド層４０をバリア性およびストレス緩和を確保のため１０〜２０μｍの高さとすると、Ｂは１０μｍ程度となってしまう。そうすると、図２（ｂ）のように、上部パッド層４０上に接続端子５０を例えば印刷法（メタルマスク）を用い形成した際、凹部にボイド５２が形成されてしまう。このため、パッド電極１２および接続端子５０を介し高周波信号を入出力する際のインピーダンスが大きくなり損失の原因となってしまう。また、パッド電極１２が小さくなると、上部パッド層４０と接続端子５０との接触面積が小さくなり、上部パッド層と接続端子５０との密着強度が弱くなってしまう。加えて、図２（ｂ）のようにボイド５２が形成されると、上部パッド層４０と接続端子５０との密着強度は一層弱くなってしまう。このように、パッド電極の上部を大きくすることが求められる。
【０００８】
本発明は、上記課題に鑑みなされたものであり、パッド電極の容量を低減し、かつ上部パッド層上に接続端子を形成した場合パッド電極と接続端子との密着強度を向上させることが可能な半導体装置および電子装置並びにその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、半導体基板上に設けられた第１パッド層と、該第１パッド層上に設けられた第２パッド層と、を有する下部パッド層と、前記下部パッド層の周囲から離間し、当該離間した領域の表面に凹部を有する空間を形成して設けられた絶縁層と、前記半導体基板と前記絶縁層との間に設けられ、前記第１パッド層の上面の一部を覆う下部絶縁層と、前記下部パッド層および前記空間を包含し、且つ、前記絶縁層上に延在して設けられた、前記下部パッド層よりも大きな面積を有する上部パッド層と、を具備することを特徴とする半導体装置である。本発明によれば、パッド電極の容量を低減し、かつ上部パッド層上に接続端子を形成した場合パッド電極と接続端子との密着強度を向上させることができる。また、上部パッド層と絶縁層の間には絶縁層の配置によって生じた凹部を有する空間が形成されることから、凹部の面積により、上部パッド部と絶縁層間の密着強度が向上する。
【００１１】
上記構成において、前記上部パッド層の上面および側面は金で覆われている構成とすることができる。この構成によれば、上部パッド層上に接続端子を形成した場合、パッド電極と接続端子との密着強度を向上させることができる。
【００１２】
上記構成において、前記上部パッド層上に設けられた接続端子を具備する構成とすることができる。この構成によれば、パッド電極と接続端子との密着強度を向上させるができる。
【００１３】
本発明は、半導体基板上に設けられた第１パッド層と、該第１パッド層上に設けられた第２パッド層と、を有する下部パッド層と、前記下部パッド層の周囲から離間し、当該離間した領域の表面に凹部を有する空間を形成して設けられた絶縁層と、前記半導体基板と前記絶縁層との間に設けられ、前記第１パッド層の上面の一部を覆う下部絶縁層と、前記下部パッド層および前記空間を包含し、且つ、前記絶縁層上に延在して設けられた、前記下部パッド層よりも大きな面積を有する上部パッド層と、前記半導体基板を実装する実装部と、を具備することを特徴とする電子装置である。本発明によれば、パッド電極の容量を低減し、かつ上部パッド層上に接続端子を形成した場合パッド電極と接続端子との密着強度を向上させることができる。また、上部パッド層と絶縁層の間には絶縁層の配置によって生じた凹部を有する空間が形成されることから、凹部の面積により、上部パッド部と絶縁層間の密着強度が向上する。
【００１５】
上記構成において、前記上部パッド層上に設けられた接続端子を具備し、前記半導体基板は前記接続端子を用い前記実装部に実装されている構成とすることができる。この構成によれば、パッド電極と接続端子との密着強度を向上させるができる。
【００１６】
上記構成において、前記半導体基板を実装する前記実装部上に設けられた接続端子を具備し、前記半導体基板は、前記接続端子を用い前記実装部に実装されている構成とすることができる。この構成によれば、パッド電極と接続端子との密着強度を向上させるができる。
【００１７】
本発明は、半導体基板上に第１パッド層を形成する工程と、前記第１パッド層を形成する工程の後に、前記半導体基板上に前記第１パッド層の上面の一部を覆う下部絶縁層を形成する工程と、前記下部絶縁層を形成する工程の後に、前記第１パッド層上に第２パッド層を形成することにより、前記第１パッド層と前記第２パッド層とを有する下部パッド層を形成する工程と、前記下部パッド層の周囲から離間し、当該離間した領域の表面に凹部を有する空間を形成して設けられた絶縁層を形成する工程と、前記下部絶縁層上に、前記下部パッドおよび前記空間を包含し、且つ、前記絶縁層上に延在して設けられた、前記下部パッドよりも大きな面積を有する上部パッド層を形成する工程と、を有することを特徴とする半導体装置の製造方法。である。本発明によれば、パッド電極の容量を低減し、かつ上部パッド層上に接続端子を形成した場合パッド電極と接続端子との密着強度を向上させることができる。また、上部パッド層と絶縁層の間には絶縁層の配置によって生じた凹部を有する空間が形成されることから、凹部の面積により、上部パッド部と絶縁層間の密着強度が向上する。
【００１９】
上記構成において、前記上部パッド層を形成する工程は、前記上部パッド層の最表面に金属膜を形成する工程を有する構成とすることができる。この構成によれば、上部パッド層上に接続端子を形成した場合、パッド電極と接続端子との密着強度を向上させることができる。
【００２０】
上記構成において、前記上部パッド層上に接続端子を形成する工程を有する構成とすることができる。この構成によれば、パッド電極と接続端子との密着強度を向上させるができる。
【００２１】
本発明は、半導体基板上に第１パッド層を形成する工程と、前記第１パッド層を形成する工程の後に、前記半導体基板上に前記第１パッド層の上面の一部を覆う下部絶縁層を形成する工程と、前記下部絶縁層を形成する工程の後に、前記第１パッド層上に第２パッド層を形成することにより、前記第１パッド層と前記第２パッド層とを有する下部パッド層を形成する工程と、前記下部絶縁層上に、前記下部パッド層の周囲から離間し、当該離間した領域の表面に凹部を有する空間を形成して設けられた絶縁層を形成する工程と、前記下部パッド層および前記空間を包含し、且つ、前記絶縁層上に延在して設けられた、前記下部パッド層よりも大きな面積を有する上部パッド層を形成する工程と、前記半導体基板を実装部に実装する工程と、を有することを特徴とする電子装置の製造方法である。本発明によれば、パッド電極の容量を低減し、かつ上部パッド層上に接続端子を形成した場合パッド電極と接続端子との密着強度を向上させることができる。また、上部パッド層と絶縁層の間には絶縁層の配置によって生じた凹部を有する空間が形成されることから、凹部の面積により、上部パッド部と絶縁層間の密着強度が向上する。
【００２２】
上記構成において、上記下部パッド層を形成する工程は、前記半導体基板上に第１パッド層を形成する工程と、前記第１パッド層上に第２パッド層を形成する工程と、を含み、前記半導体基板上に前記第１パッド層の上面の一部を覆う下部絶縁層を形成する工程を有し、前記絶縁層を形成する工程は、前記下部絶縁層上に前記絶縁層を形成する工程を含む構成とすることができる。この構成によれば、上部パッド層上に凹部が形成され易いパッド構造においても、上部パッド層上に凹部が形成されることを抑制し、上部パッド層上に接続端子を形成した場合、パッド電極と接続端子との密着強度を向上させることができる。
【００２３】
上記構成において、前記上部パッド層上に接続端子を形成する工程を有し、前記半導体基板を前記実装部に実装する工程は、前記半導体基板を、前記接続端子を用い前記実装部に実装する工程を有する構成とすることができる。この構成によれば、パッド電極と接続端子との密着強度を向上させるができる。
【００２４】
上記構成において、前記半導体基板を実装する前記実装部に接続端子を形成する工程を有し、前記半導体基板を前記実装部に実装する工程は、前記半導体基板を、前記接続端子を用い前記実装部に実装する工程を有する構成とすることができる。この構成によれば、パッド電極と接続端子との密着強度を向上させるができる。
【発明の効果】
【００２５】
本発明によれば、パッド電極の容量を低減し、かつ上部パッド層上に接続端子を形成した場合パッド電極と接続端子との密着強度を向上させることが可能な半導体装置および電子装置並びにその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施例を図面を参照に説明する。
【実施例１】
【００２７】
図３（ａ）から図４（ｄ）は実施例１に係る半導体装置の製造工程を示す断面図である。図３（ａ）を参照に、ＧａＡｓまたはＳｉからなる半導体基板１０上に、例えば蒸着法を用い、例えば基板側からＴｉ（チタン）膜およびＡｕ（金）膜であるＴｉ／Ａｕ膜からなる第１パッド層２２を形成する。第１パッド層２２は半導体基板１０上に形成したトランジスタ等の電極と兼ねることができる。図３（ｂ）を参照に、半導体基板１０および第１パッド層２２上に例えば非感光性ポリイミド膜からなる第１絶縁層３２を形成する。第１絶縁層３２の第１パッド層２２上の第１パッド層２２中心付近に開口部６２を形成する。つまり、第１絶縁層３２は第１パッド層２２の上面の一部を覆っている。
【００２８】
図３（ｃ）を参照に、第１パッド層２２上に例えばＴｉ／Ａｕ膜からなる第２パッド層２４を例えば蒸着法を用い形成する。これにより、第２バッド層２４は第１絶縁層３２の開口部６２を介し第１パッド層２２と電気的に接続される。第１パッド層２２と第２パッド層２４とより下部パッド層２０が形成される。図３（ｄ）を参照に、第１絶縁層３２および下部パッド層２０上に例えば窒化シリコン膜からなる第３絶縁層３４を形成する。図３（ｅ）を参照に、第３絶縁層３４上に感光性ポリイミド樹脂膜を塗布し、露光現像することにより下部パッド層２０周辺に開口部を有する第４絶縁層３６が形成される。
【００２９】
図４（ａ）を参照に、第４絶縁層３６をマスクに第３絶縁層３４をエッチングする。これにより、第２パッド層２４の上面が露出する。また、第３絶縁層３４および第４絶縁層３６より第２絶縁層３８が形成される。さらに、第１絶縁層３２および第２絶縁層３８より、下部パッド層２０を囲み、下部パッド層２０と同じ程度の高さの保護層３０が形成される。第２絶縁層３８は下部パッド層２０から間隔を置いて形成される。つまり、第２絶縁層３８と下部パッド層２０とは離間しており、離間した領域の表面(第１絶縁層３２の表面)に凹部を有する空間６４が形成されている。図４（ｂ）を参照に、保護層３０および下部パッド層２０上に、例えばＴｉ／Ａｕ膜からなるメッキのための種金属層４２を形成する。
【００３０】
図４（ｃ）を参照に、種金属層４２上であって、下部パッド層２０および第２絶縁層３８の上方に例えばＮｉ（ニッケル）膜からなるメッキ層４４をメッキ法を用い形成する。図４（ｄ）を参照に、メッキ層４４を覆うように例えばＴｉ／Ａｕ膜からなるカバー層４６を形成する。つまり、上部パッド層の最表面に金属膜を形成する。上部パッド層４０となるべき領域以外の種金属層４２およびカバー層４６をエッチングする。以上により、下部パッド層２０および保護層３０上に、種金属層４２、メッキ層４４およびカバー層４６からなる上部パッド層４０が形成される。上部パッド層４０は下部パッド層２０および空間６４を包含し、第２絶縁膜３８に延在して形成されている。言い換えれば、上部パッド層４０は、下部パッドの層の上面並びに空間６４の側面および底面上を覆うように形成されている。以上により、実施例１に係る半導体装置８０が完成する。図５を参照に、上部パッド層４０上に半田からなる接続端子５０を例えば印刷法により形成する。
【００３１】
実施例１に係る半導体装置においては、図５のように、半導体基板１０上に下部パッド層２０設けられている。第２絶縁層３８は下部パッド層２０の周囲から離間し半導体基板１０上に設けられている。離間した領域の表面には凹部を有する空間（図４（ａ）の空間６４）が形成されている。上部パッド層４０は下部パッド層２０および空間６４を包含し、かつ第２絶縁層３８上に延在して設けられている。上部パッド層４０は、下部パッド層２０よりも大きな面積を有する。上部パッド層４０は例えば１００μｍ×１００μｍ、下部パッド層２０は例えば５０μｍ×５０μｍである。
【００３２】
実施例１によれば、下部パッド層２０は例えば５０μｍ×５０μｍと小さな面積で半導体基板１０（または半導体基板上の半導体層）に接触するため、パッド電極１２の容量を小さくすることができる。特に高周波数を扱う半導体装置においては、半導体基板１０に接触するパッド電極１２の大きさは１００μｍ×１００μｍ以下が求められており、５０μｍ×５０μｍ以下が好ましい。一方、上部パッド層４０と接続端子５０とは、１００μｍ×１００μｍと大きい面積で接触できるため、上部パッド層４０と接続端子５０との密着性を向上させることができる。
【００３３】
また、実施例１においては、上部パッド層４０は下部パッド層２０および空間６４を包含し、かつ下部パッド層２０の周囲から離間して設けられた絶縁膜である第２絶縁層３８上に延在して設けられている。このように、下部パッド層２０の周辺領域上に第２絶縁層３８は形成されていない。言い換えれば、上部パッド層４０は下部パッド層２０の上面全面に接するように設けられている。このため、上部パッド層４０の上面に図２（ａ）のような凹部が形成することを抑制することができる。よって、図２（ｂ）のようなボイド５２が形成されることなく、パッド電極１２および接続端子５０のインピーダンスが大きくなることを抑制することができる。また、ボイド５２に起因した上部パッド層４０と接続端子５０との密着性の低下も防止することができる。さらに、空間６４により上部パッド層４０と第２絶縁層３８および下部パッド層との接する面積が大きくなり、上部パッド層４０と第２絶縁層３８および下部パッド層との密着強度を向上させることができる。第２絶縁層３８の材料および組成は上部パッド層４０との密着を考慮し選択されることが好ましい。実施例１においては、上部パッド層４０と第２絶縁層３８および下部パッド層２２との密着強度を向上させることができるため、第２絶縁層３８の材料および組成の選択の幅を増すことができる。さらに、図５のように、上部パッド層４０の空間６４の上方には、窪み５４が形成される。これにより、パッド電極１２と接続端子５０との密着強度を向上させることができる。
【００３４】
さらに、上部パッド層４０の上面および側面は金で覆われていることが好ましい。例えば接続端子５０が半田からなる場合、パッド電極１２と接続端子５０との密着強度を一層強くすることができる。さらに、図５のように、上部パッド層４０の側面にも接続端子５０が形成されているため、パッド電極１２と接続端子５０との密着強度を一層強くすることができる。
【００３５】
さらに、上部パッド層４０の上面の面積は下部パッド層２０の下面の面積より大きい。つまり半導体基板１０に接する下部パッド層２０の面積より、上部パッド層４０の上面の面積は大きい。さらにいえば、半導体基板１０に接する下部パッド層２０の面積より、接続端子５０に接する上部パッド層４０の面積は大きい。このため、パッド電極１２の容量を小さくし、かつパッド電極１２と接続端子５０との密着強度を確保することができる。
【００３６】
さらに、下部パッド層２０の上面と保護層３０の上面との高さを同じ程度の高さとすることが好ましい。これにより、上部パッド層４０の上面に図２（ａ）のような凹部が形成することを抑制することができる。よって、図２（ｂ）のようなボイド５２が形成されることを一層抑制することができる。このように、下部パッド層２０の上面と保護層３０の上面との高さを同じ程度とは、ボイド５２が形成されない程度である。例えば、保護層３０の上面の高さが下部パッド層２０の上面の高さより３μｍ以上高いと、ボイド５２が発生し易くなる。一方、保護層３０の上面の高さが下部パッド層２０の上面の高さより３μｍ以上低いと、実装時に半田がしみだしやすくなる。よって、下部パッド層２０と保護層３０の高さが同じ程度とは、保護層３０の上面と下部バッド層２０の上面の高さの差が３μｍ以下であることが好ましい。
【００３７】
さらに、下部パッド層２０は、半導体基板１０上に設けられた第１パッド層２２と、第１パッド層２２上に設けられた第２パッド層２４とを有している。第１絶縁層３２（下部絶縁層）は、半導体基板１０と第２絶縁層３８との間に設けられ、第１パッド層２２の上面の一部を覆っている。このような構成においては、第１パッド層２２上の周辺領域に第１絶縁層３２が形成されているため、第２パッド層２４の上面に窪みができ易い。よって、パッド電極１２を小さくすると、上部パッド層４０上に図２（ａ）のような凹部が形成され、上部パッド層４０と接続端子５０との間に図２（ｂ）のようなボイド５２が形成され易い。このように、下部パッド層２０の上面に窪みができ易く、上部パッド層上に凹部が形成されるパッド構造においても、上部パッド層４０上に凹部が形成されることを抑制することができる。よって、上部パッド層４０上に接続端子５０を形成した場合に、上部パッド層４０と接続端子５０の間にボイドが形成されることを抑制することができる。
【００３８】
図６は実施例１の変形例に係る半導体装置の断面図である。半導体基板１１０上に、例えばＴｉ／Ａｕ膜からなる下部パッド層１２０が設けられている。半導体基板１１０上に、例えば窒化シリコン膜からなる絶縁層１３０が、下部パッド層１２０の周囲から離間し設けられている。離間した領域の表面には凹部を有する空間１６４が形成されている。下部パッド層１２０および空間１６４を包含し、かつ絶縁層１３０上に延在するようにＡｕ／Ｎｉ／Ａｕ膜からなる上部パッド層１４０が設けられている。上部パッド層１４０は、下部パッド層１２０よりも大きな面積を有しており、上部パッド層１４０と下部パッド層１２０とはパッド電極１１２を形成している。実施例１の変形例においても実施例１と同様の効果を奏することができる。
【００３９】
このように、下部パッド層２０または１２０の周辺から離間して設けられる絶縁層としては、実施例１のように、２層の絶縁層である第２絶縁層３８であってもよいし、実施例１の変形例のように、１層の絶縁層１３０であっても良い。また、実施例１のように、下部パッド層２０の周辺から離間して設けられる第２絶縁層３８と半導体基板１０との間に第１絶縁層３２が設けられていても良いし、実施例１の変形例の絶縁層１３０のように、半導体基板１０上に直接設けられていてもよい。
【実施例２】
【００４０】
実施例２は、実施例１に係る半導体装置８０が実装された電子装置の例である。図７を参照に、実施例２に係る半導体装置の接続端子５０が実装部７０に設けられた例えばＡｕからなるパッド電極７２に接続されている。つまり、半導体装置８０の半導体基板１０が接続端子５０を用い実装部７０にフェースダウン実装されている。実装部７０としては、セラミック等からなるパッケージまたはプリント基板等の実装基板を用いることができる。なお、実施例２では、フェースダウン実装されていたが、フリップチップ実装等でも良い。
【００４１】
実装部７０がパッケージ、接続端子５０が半田、メッキ層４４が膜厚が３μｍのＮｉからなる場合の、実装部７０に実装した半導体装置８０のダイシェア強度を測定した。図８の白丸はその結果であり、接続端子５０の半田と上部パッド層４０との接合面積に対し、半導体装置８０のダイシェア強度を示した図である。接合面積が大きくなるとダイシェア強度は大きくなる。例えばダイシェア強度として３０Ｎ以上を確保するためには、接合面積は１００００μｍ２以上必要である。
【００４２】
実施例２によれば、実施例１に係る半導体装置８０を用いることにより、図８のように、半田と上部パッド層４０との接合面積を１００μｍ×１００μmと大きくすることができる、これにより、ダイシェア強度を大きくすることができる。一方、実施例１のように、下部パッド層２０が半導体基板１０（または半導体基板上の半導体層）に接する面積は例えば５０μｍ×５０μｍと小さくすることができる。よって、パッド電極１２の容量を小さくすることができる。なお、実施例２は、半導体装置８０のパッド電極１２に接続端子５０を形成し、半導体装置８０を実装部７０に実装する例であったが、実装部７０上に接続端子５０を形成し、半導体基板１０を接続端子５０を用い実装部７０に実装しても良い。また、実施例１の変形例に係る半導体装置を実装部７０に実装しても良い。
【００４３】
実施例１およびその変形例並びに実施例２において、下部パッド層２０はＡｕ以外の金属を用いることもできる。下部パッド層２０は半導体基板１０に形成された素子の電極や配線を兼ねることができ、この場合は、低抵抗な金属であることが好ましい。上部パッド層４０はＮｉ以外の金属を用いることもできる。例えば、Ｃｕ（銅）を用いることができる。上部パッド層２０は接続端子５０と下部パッド層２０とのバリア層として機能する金属とすることが好ましい。また、上部パッド層４０にＮｉ膜、接続端子５０に半田を用いる場合、Ｎｉ膜の膜厚は、半田のバリア層として３μｍ以上が好ましい。上部パッド層４０を接続端子５０の応力を緩和する層としても用いる場合は１０μｍ以上であることが好ましい。保護膜３０の各絶縁層３２、３４、３６および絶縁層１３０は、窒化シリコン膜等の無機膜またはポリイミド樹脂膜等の有機膜を用いることができる。接続端子５０は半田以外の金属とすることができ、外部の実装部７０と電気的に接続するための金属であれば良い。
【００４４】
以上、発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００４５】
【図１】図１（ａ）および図１（ｂ）は従来例に係る半導体装置の断面図である。
【図２】図２（ａ）および図２（ｃ）は従来例の課題を説明するための図である。
【図３】図３（ａ）から図３（ｅ）は実施例１に係る半導体装置の製造方法を示す断面図（その１）である。
【図４】図４（ａ）から図４（ｄ）は実施例１に係る半導体装置の製造方法を示す断面図（その２）である。
【図５】図５は実施例１に係る半導体装置の断面図である。
【図６】図６は実施例１の変形例に係る半導体装置の断面図である。
【図７】図７は実施例２に係る電子装置の断面図である。
【図８】図８は実施例２に係る電子装置のダイシェア強度を示す図である。
【符号の説明】
【００４６】
１０                  半導体基板
１２                  パッド電極
２０                  下部パッド層
２２                  第１パッド層
２４                  第２パッド層
３０                  保護層
３２                  第１絶縁層
３４                  第３絶縁層
３６                  第４絶縁層
３８                  第２絶縁層
４０                  上部パッド層
４２                  種金属層
４４                  メッキ層
４６                  カバー層
５０                  接続端子
７０                  実装部
１１０                半導体基板
１１２                パッド電極
１２０                下部パッド層
１３０                絶縁層
１４０                上部パッド層
【図１】
0004750586.tif 000002
【図２】
0004750586.tif 000003
【図３】
0004750586.tif 000004
【図４】
0004750586.tif 000005
【図５】
0004750586.tif 000006
【図６】
0004750586.tif 000007
【図７】
0004750586.tif 000008
【図８】
0004750586.tif 000009