(57)【特許請求の範囲】
【請求項１】
ＧaＡs基板上に、ＩnＧaＡsＰ層が形成されており、このＩnＧaＡsＰ層上に、部分的に窓を有する少なくともＡlとＧaとＡsとを含む第１のIII‐Ｖ族化合物半導体層が形成されて成る化合物半導体装置の製造方法であって、
少なくとも上記窓内に、上記ＩnＧaＡsＰ層に含まれているＰ元素が抜けない５５０℃以上且つ６００℃以下の成長温度によって、III族元素中におけるＡlの混晶比が１０％以下である第２のIII‐Ｖ族化合物半導体層を成長させる工程と、
上記第２のIII‐Ｖ族化合物半導体層上に、酸素が取り込まれてＡl元素が酸化しない６５０℃以上の成長温度によって、少なくともＡlを含む第３のIII‐Ｖ族化合物半導体層を成長させる工程
を含み、
上記第２のIII‐Ｖ族化合物半導体層および上記第３のIII‐Ｖ族化合物半導体層の成長を、有機金属化学気相成長法を用いて行い、
上記第２のIII‐Ｖ族化合物半導体層の成長を開始する直前まで、ＡsＨ3ガスおよびＰＨ3ガスをフローさせると共に、
上記第２のIII‐Ｖ族化合物半導体層の成長温度を、当該第２のIII‐Ｖ族化合物半導体層の成長中に上昇させる
ことを特徴とする化合物半導体装置の製造方法。
【請求項２】
請求項１に記載の化合物半導体装置の製造方法において、
上記窓内に上記第２のIII‐Ｖ族化合物半導体層を成長させるに先立って、上記窓から露出している上記ＩnＧaＡsＰ層の表面を硫酸によって洗浄する工程を含むことを特徴とする化合物半導体装置の製造方法。
【請求項３】
請求項１に記載の化合物半導体装置の製造方法において、
上記ＧaＡs基板上に、少なくとも第１クラッド層と活性層と第２クラッド層とを形成する工程を備えると共に、
上記ＩnＧaＡsＰ層は、上記第２クラッド層上に形成されたエッチストップ層あるいは光ガイド層であり、
上記窓を有する第１のIII‐Ｖ族化合物半導体層は電流ブロック層であり、
上記第３のIII‐Ｖ族化合物半導体層は第３クラッド層であって、
半導体レーザ素子が形成されることを特徴とする化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、化合物半導体装置の製造方法に関するものであり、特に光ディスク装置や光伝送システム等に用いられる低消費電力で高信頼性を有する化合物半導体装置の製造方法に関する。
【背景技術】
【０００２】
図１６は、従来の化合物半導体装置としての半導体レーザ素子の断面を示す(例えば、特許文献１（特開平６‐１３２６０７号公報）参照)。ｎ型のＧaＡs基板１の上にｎ型のＧaＡsバッファ層２が形成されており、その上にはｎ型のＧa0.5Ａl0.5Ａsクラッド層(以下、単にクラッド層と言う)３，Ｇa0.85Ａl0.15Ａs活性層(以下、単に活性層と言う)４，ｐ型のＧa0.5Ａl0.5Ａs第１光ガイド層（以下、単に第１光ガイド層と言う）５およびｐ型のＩn0.5Ｇa0.5Ｐ第２光ガイド層(以下、単に第２光ガイド層と言う)６が形成されている。
【０００３】
さらに、上記ｐ型の第２光ガイド層６上には、ｎ型のＧa0.4Ａl0.6Ａs電流ブロック層（以下、単に電流ブロック層と言う)７およびＧa0.8Ａl0.2Ａs保護層(以下、単に保護層と言う)８が形成されており、この電流ブロック層７および保護層８には電流狭窄のために電流チャンネルとなるストライプ状の窓７aが形成されている。そして、保護層８上および窓７a内にはｐ型のＧa0.5Ａl0.5Ａsクラッド層(以下、単にクラッド層と言う)９が形成され、クラッド層９上にはｐ型のＧaＡsコンタクト層(以下、単にコンタクト層と言う)１０が形成されている。
【０００４】
上記構造においては、上記コンタクト層１０から注入される電流は窓７a内に閉じ込められ、窓７aの下部の活性層４で７８０nm帯のレーザ発振が生じる。また、電流ブロック層７の禁制帯幅は活性層４の禁制帯幅よりも大きいために電流ブロック層７による光吸収がなく、導波路での損失が小さい低動作電流の半導体レーザ素子を得ることができる。
【０００５】
次に、図１６に示す従来の半導体レーザ素子の製造方法について、図面を参照しながら説明する。図１７〜図１９は、従来の半導体レーザ素子の各製造工程における断面図である。
【０００６】
先ず、図１７に示すように、ｎ型のＧaＡs基板１上に、ＭＯＣＶＤ(有機金属化学気相成長)法あるいはＭＢＥ(分子線エピタキシー)法によって、ｎ型のＧaＡsバッファ層２(厚さ、０.５μm)、ｎ型のＧa0.5Ａl0.5Ａsクラッド層３(厚さ、１μm)、Ｇa0.85Ａl0.15Ａs活性層４(厚さ、０.０４μm)、ｐ型のＧa0.5Ａl0.5Ａs第１光ガイド層５(厚さ、０.２２μm)、ｐ型のＩn0.5Ｇa0.5Ｐ第２光ガイド層６(厚さ、０.０３μm)、ｎ型のＧa0.4Ａl0.6Ａs電流ブロック層７(厚さ、０.５μm)、および、Ｇa0.8Ａl0.2Ａs保護層８(厚さ、０.０１μm)を、順次形成する。尚、上記保護層８は、ｎ型のＧa0.4Ａl0.6Ａs電流ブロック層７の上部を表面酸化から守るのに必要である。
【０００７】
次に、図１８に示すように、上記Ｇa0.8Ａl0.2Ａs保護層８およびＧa0.4Ａl0.6Ａs電流ブロック層７に、フォトリソグラフィ技術を用いたエッチングによってストライプ状の窓７aを形成する。その場合のエッチング方法としては、最初に、酒石酸または硫酸等のＡlＡs混晶比に対して選択性のあまり無いエッチャントで、Ｇa0.4Ａl0.6Ａs電流ブロック層７の途中までエッチングを行う。次に、ＡlＡs混晶比の高いＧaＡlＡs層を選択的にエッチングできる硫酸系,フッ酸系またはリン酸系等のエッチャントを用いて、電流ブロック層７の残りをエッチングして除去する。その際に、ｐ型のＩn0.5Ｇa0.5Ｐ第２光ガイド層６はエッチングストップ層としても作用するため、上記エッチング工程でのエッチングばらつきが小さく、高歩留が得られるのである。
【０００８】
次に、図１９に示すように、上記ＭＯＣＶＤ法またはＭＢＥ法によって、ｐ型のＧa0.5Ａl0.5Ａsクラッド層９およびｐ型のＧaＡsコンタクト層１０を再成長させる。そして、最後に、ｎ型のＧaＡs基板１側およびｐ型のＧaＡsコンタクト層１０側の夫々に電極(図示せず)を形成して、半導体レーザ素子が完成する。
【０００９】
しかしながら、上記従来の半導体レーザ素子においては、以下のような問題がある。すなわち、ｐ型のＩn0.5Ｇa0.5Ｐ第２光ガイド層６のように、電流チャンネルとなるストライプ状の窓７aに対して露出しているＰを含むIII‐Ｖ族化合物半導体層に対して、再成長を行う場合には、結晶再成長時の昇温過程において所謂「Ｐ(リン)抜け」と呼ばれる再成長の下地となる半導体層からのＰ元素の脱離現象が起きてしまう。このＰ抜けによって、上記Ｐを含むIII‐Ｖ族化合物半導体層６に格子定数のずれや半導体層表面の荒れが発生し、再成長させる半導体層９の結晶性が劣化し、再成長界面付近における電流チャンネルの抵抗が増大してしまうという問題がある。そして、このことによって、上記半導体レーザ素子を動作させる際の消費電力が大きくなるという問題や、上記電流チャンネルでの発熱増加に伴って寿命が低下するという問題が発生することになる。
【特許文献１】特開平６‐１３２６０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、この発明の課題は、少なくともＰを含むIII‐Ｖ族化合物半導体層に対して再成長を行う際のＰ抜けを防止し、上記再成長された半導体層における結晶性の劣化および再成長界面付近における抵抗値の増大を防止することによって、低消費電力での動作を可能にする化合物半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、この発明の化合物半導体装置の製造方法は、
ＧaＡs基板上に、ＩnＧaＡsＰ層が形成されており、このＩnＧaＡsＰ層上に、部分的に窓を有する少なくともＡlとＧaとＡsとを含む第１のIII‐Ｖ族化合物半導体層が形成されて成る化合物半導体装置の製造方法であって、
少なくとも上記窓内に、上記ＩnＧaＡsＰ層に含まれているＰ元素が抜けない５５０℃以上且つ６００℃以下の成長温度によって、III族元素中におけるＡlの混晶比が１０％以下である第２のIII‐Ｖ族化合物半導体層を成長させる工程と、
上記第２のIII‐Ｖ族化合物半導体層上に、酸素が取り込まれてＡl元素が酸化しない６５０℃以上の成長温度によって、少なくともＡlを含む第３のIII‐Ｖ族化合物半導体層を成長させる工程
を含み、
上記第２のIII‐Ｖ族化合物半導体層および上記第３のIII‐Ｖ族化合物半導体層の成長を、ＭＯＣＶＤ法を用いて行い、
上記第２のIII‐Ｖ族化合物半導体層の成長を開始する直前まで、ＡsＨ3ガスおよびＰＨ3ガスをフローさせると共に、
上記第２のIII‐Ｖ族化合物半導体層の成長温度を、当該第２のIII‐Ｖ族化合物半導体層の成長中に上昇させる
ことを特徴としている。
【００１２】
尚、上記「III族元素中におけるＡlの混晶比が１０％以下」とは「III族元素中におけるＡlの混晶比が０％(つまり、Ａl元素を含まない)」をも含む概念である。
【００１３】
上記構成によれば、上記第１のIII‐Ｖ族化合物半導体層に設けられた上記窓内に成長される上記第２のIII‐Ｖ族化合物半導体層は、上記ＩnＧaＡsＰ層に含まれているＰ元素が抜けない５５０℃以上且つ６００℃以下の成長温度によって成長される。したがって、上記ＩnＧaＡsＰ層からのＰ抜けが抑制され、上記ＩnＧaＡsＰ層に発生する格子定数のずれや表面の荒れが防止される。また、上記第２のIII‐Ｖ族化合物半導体層上に成長される第３のIII‐Ｖ族化合物半導体層における結晶性の劣化が防止される。
【００１４】
さらに、上記第２のIII‐Ｖ族化合物半導体層上に成長される第３のIII‐Ｖ族化合物半導体層は、酸素が取り込まれてＡl元素が酸化しない６５０℃以上の成長温度によって成長される。したがって、Ａlを含む第３のIII‐Ｖ族化合物半導体層への酸素の取り込まれによるＡl酸化が防止され、素子抵抗が低く保たれると共に、化合物半導体装置としての信頼性が向上される。
【００１５】
さらに、上記第２のIII‐Ｖ族化合物半導体層は５５０℃以上の成長温度で成長される。したがって、上記第２のIII‐Ｖ族化合物半導体層の成長機構が変わって結晶性が低下する恐れはない。また、上記第２のIII‐Ｖ族化合物半導体層は６００℃以下の成長温度で成長される。したがって、上記第２のIII‐Ｖ族化合物半導体層と上記第３のIII‐Ｖ族化合物半導体層との界面の抵抗値が急激に悪化することがなく、上記Ｐ抜けは発生していないと推測される。
【００１６】
さらに、上記第２のIII‐Ｖ族化合物半導体層の成長中にその成長温度を上昇させるので、上記第３のIII‐Ｖ族化合物半導体層の成長開始までの時間が短縮されて、成長装置のスループットが向上される。
【００１７】
さらに、上記第３のIII‐Ｖ族化合物半導体層は６５０℃以上の成長温度で成長される。したがって、上記Ａlを含む第３のIII‐Ｖ族化合物半導体層への酸素の取り込まれによるＡlの酸化が防止され、Ａlの酸化によって形成された深い準位の部分での光吸収の発生が防止される。その結果、本化合物半導体装置の動作時における信頼性が向上される。
【００１８】
さらに、上記第２のIII‐Ｖ族化合物半導体層の成長を開始する直前までＡsＨ3ガスおよびＰＨ3ガスをフローさせるので、上記第２のIII‐Ｖ族化合物半導体層を成長させる前(昇温中)から成長室中がＰＨ3リッチな雰囲気となり、上記Ｐ抜けが更に発生し難くなる。
【００１９】
さらに、量産性に優れたＭＯＣＶＤ法を用いることによって、上記第２,第３のIII‐Ｖ族化合物半導体層を再成長させる工程でのスループットが向上し、より安価に化合物半導体装置を製造することができる。尚、上記成長は、ＭＯＣＶＤ法に代わってＭＢＥ法を用いて行うことも可能である。
【００２０】
また、１実施例の化合物半導体装置の製造方法では、上記窓内に上記第２のIII‐Ｖ族化合物半導体層を成長させるに先立って、上記窓から露出している上記ＩnＧaＡsＰ層の表面を硫酸によって洗浄する工程を含んでいる。
【００２１】
この実施例によれば、上記ＩnＧaＡsＰ層上に窓を有する第１のIII‐Ｖ族化合物半導体層を形成する際に、このＩnＧaＡsＰ層と第１のIII‐Ｖ族化合物半導体層との界面に形成された両半導体層材料のミキシング層が硫酸によって除去されて、上記第２のIII‐Ｖ族化合物半導体層が再成長される際における上記ＩnＧaＡsＰ層の表面状態が改善される。こうして、素子抵抗が低減される。
【００２２】
また、１実施例の化合物半導体装置の製造方法では、上記ＧaＡs基板上に少なくとも第１クラッド層と活性層と第２クラッド層を形成する工程を備えると共に、上記ＩnＧaＡsＰ層は上記第２クラッド層上に形成されたエッチストップ層あるいは光ガイド層であり、上記窓を有する第１のIII‐Ｖ族化合物半導体層は電流ブロック層であり、上記第３のIII‐Ｖ族化合物半導体層は第３クラッド層であって、半導体レーザ素子が形成される。
【００２３】
この実施例によれば、上記エッチストップ層あるいは光ガイド層からのＰ抜けが抑制されて、格子定数のずれや表面の荒れが防止される。さらに、上記エッチストップ層あるいは光ガイド層の上に成長される第３クラッド層における結晶性の劣化が防止される。さらに、上記第３クラッド層への酸素の取り込まれによるＡl酸化が防止されて、素子抵抗が低く保たれる。こうして、信頼性の高い半導体レーザ素子が形成されるのである。
【発明の効果】
【００２４】
以上より明らかなように、この発明の化合物半導体装置の製造方法は、少なくともＡlとＧaとＡsとを含む第１のIII‐Ｖ族化合物半導体層に設けられた窓内に成長される第２のIII‐Ｖ族化合物半導体層を、III族元素中におけるＡlの混晶比を１０％以下にすると共に、少なくともＰを含むＩnＧaＡsＰ層に含まれているＰ元素が抜けない５５０℃以上且つ６００℃以下の成長温度によって成長するので、上記ＩnＧaＡsＰ層からのＰ抜けを抑制することができ、上記ＩnＧaＡsＰ層に発生する格子定数のずれや表面の荒れを防止できる。したがって、上記第２のIII‐Ｖ族化合物半導体層上に成長される第３のIII‐Ｖ族化合物半導体層における結晶性の劣化を防止でき、上記窓領域における成長膜界面付近の抵抗値の悪化を防止できる。
【００２５】
さらに、上記第３のIII‐Ｖ族化合物半導体層を、酸素が取り込まれてＡl元素が酸化しない６５０℃以上の成長温度によって成長するので、Ａlを含む第３のIII‐Ｖ族化合物半導体層への酸素の取り込まれによるＡl酸化を防止することができる。したがって、素子抵抗を低く保つ共に、化合物半導体装置としての信頼性を向上できる。
【００２６】
さらに、上記第２のIII‐Ｖ族化合物半導体層の成長を開始する直前までＡsＨ3ガスおよびＰＨ3ガスをフローさせるので、上記第２のIII‐Ｖ族化合物半導体層を成長させる前(昇温中)から成長室中をＰＨ3リッチな雰囲気にでき、上記Ｐ抜けを更に発生し難くできる。
【００２７】
さらに、上記第２のIII‐Ｖ族化合物半導体層の成長中にその成長温度を上昇させるので、上記第３のIII‐Ｖ族化合物半導体層の成長開始までの時間を短縮して、成長装置のスループットを向上できる。
【００２８】
さらに、量産性に優れたＭＯＣＶＤ法を用いることによって、上記第２,第３のIII‐Ｖ族化合物半導体層を再成長させる工程でのスループットが向上し、より安価に化合物半導体装置を製造することができる。尚、上記成長は、ＭＯＣＶＤ法に代わってＭＢＥ法を用いて行うことも可能である。
【発明を実施するための最良の形態】
【００２９】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３０】
・第１実施の形態
図１は、本実施の形態の化合物半導体装置の製造方法によって製造された半導体レーザ素子における概略構造を示す断面図である。尚、本実施の形態においては、上記第１の導電型はｐ型であり、上記第２の導電型はｎ型である。
【００３１】
この半導体レーザ素子では、ｎ型ＧaＡs基板１１上に、ｎ型ＧaＡsバッファ層１２、ｎ型Ｇa0.5Ａl0.5Ａs第１クラッド層１３、ｎ型Ｇa0.642Ａl0.358Ａs第１光ガイド層１４、多重量子井戸活性層１５、ｐ型Ｇa0.6Ａl0.4Ａs第２光ガイド層１６、ｐ型Ｇa0.5Ａl0.5Ａs第２クラッド層１７、Ｉn0.245Ｇa0.755Ａs0.54Ｐ0.46エッチストップ層１８、ｎ型のＧa0.4Ａl0.6Ａs電流ブロック層１９、および、ｎ型ＧaＡs保護層２０が、順に積層して形成されている。そして、ｎ型ＧaＡs保護層２０およびｎ型ＧaＡlＡs電流ブロック層１９には、電流狭窄のための電流チャンネルとなるストライプ状の窓１９aが設けられている。また、ｎ型ＧaＡs保護層２０上および窓１９a内にはＧaＡs半導体(低温成長)層２１が形成され、ＧaＡs半導体(低温成長)層２１上には、ｐ型Ｇa0.5Ａl0.5Ａs第３クラッド層２２,ｐ型ＧaＡsコンタクト層２３およびｐ型ＧaＡsコンタクト層２４が、順次形成されている。
【００３２】
上記ｎ型ＧaＡs基板１１の裏面側には、ＡuＧe/Ｎi/Ａuが順次積層された多層金属薄膜でなるｎ型電極２５が形成されている。また、ｐ型ＧaＡsコンタクト層２４上には、Ｔi/Ｐt/Ａuが順次積層された多層金属薄膜でなるｐ型電極２６が形成されている。
【００３３】
図２〜図４は、図１に示す構成を有する半導体レーザ素子の各製造工程における断面図である。また、図５は、再成長時における成長温度の制御シーケンスを示す。以下、図２〜図５に従って、上記半導体レーザ素子の製造方法について詳細に説明する。
【００３４】
先ず、図２に示すように、(１００)面を有するｎ型ＧaＡs基板１１上に、ｎ型ＧaＡsバッファ層１２(厚さ：０.５μm，Ｓiドープ：７.２×１０17cm-3)、ｎ型Ｇa0.5Ａl0.5Ａs第１クラッド層１３（厚さ：１.６μm，Ｓiドープ：５.４×１０17cm-3)、ｎ型Ｇa0.642Ａl0.358Ａs第１光ガイド層１４(厚さ：０.１μm，Ｓiドープ：５.４×１０17cm-3)、３層のＩn0.238Ｇa0.762Ａs0.5463Ｐ0.4537バリア層(各層の厚さ：基板１１側から２１５Å,７９Å,２１５Å)と２層のＩn0.1Ｇa0.9Ａs量子井戸層(各層の厚さ：４６Å)とを交互に積層してなる多重量子井戸活性層１５、ｐ型Ｇa0.6Ａl0.4Ａs第２光ガイド層１６(厚さ：０.１μm，Ｚnドープ：１.３５×１０18cm-3)、ｐ型Ｇa0.5Ａl0.5Ａs第２クラッド層１７(厚さ：０.１３μm,Ｚnドープ：１.３５×１０18cm-3)、Ｉn0.245Ｇa0.755Ａs0.54Ｐ0.46エッチストップ層１８(厚さ：２５０Å)、ｎ型Ｇa0.4Ａl0.6Ａs電流ブロック層１９(厚さ：０.８μm，Ｓiドープ：３×１０18cm-3)、および、ｎ型ＧaＡs保護層２０(厚さ：１００Å，Ｓiドープ：３×１０18cm-3)を、順次ＭＯＣＶＤ法によって結晶成長させる。
【００３５】
次に、図３に示すようにして、上記ｎ型ＧaＡs保護層２０およびｎ型ＧaＡlＡs電流ブロック層１９に、フォトリソグラフィ技術を用いたエッチングによって、ストライプ状の窓１９aを形成する。２７は上記フォトリソグラフィ技術によって形成されたレジストマスクである。上記エッチングは、Ｈ2ＳＯ4系エッチャントを使用し、ｎ型ＧaＡs保護層２０およびｎ型ＧaＡlＡs電流ブロック層１９をストライプ状にエッチングする。ＩnＧaＡsＰエッチストップ層１８はＨ2ＳＯ4系エッチャントではエッチングされないので、再現性よくストライプ状の窓１９aを形成することが可能である。本実施の形態においては、窓１９aの底部の幅を約３μmとしている。尚、レジストマスク２７は、エッチング後に除去する。
【００３６】
続いて、図４に示すように、ＭＯＣＶＤ法によって、上記ｎ型ＧaＡs保護層２０上および窓１９a内に、ＧaＡs半導体(低温成長)層２１(厚さ：５０Å)を再成長させる。引き続き、ＧaＡs半導体(低温成長)層２１上に、ｐ型Ｇa0.5Ａl0.5Ａs第３クラッド層２２(厚さ：１.２８μm，Ｚnドープ：２.４×１０18cm-3)、ｐ型ＧaＡsコンタクト層２３(厚さ：４.４５μm，Ｚnドープ：３×１０18cm-3)、および、ｐ型ＧaＡsコンタクト層２４(厚さ：０.３μm，Ｚnドープ：１×１０20cm-3)を、順次ＭＯＣＶＤ法によって再成長させる。
【００３７】
上記再成長時における成長温度の制御シーケンスを図５に示す。上記ストライプ状の窓１９aを形成した後の基板を、Ｈ2ＳＯ4に１０秒程度浸漬させた後よく水洗しておく。上記基板をＭＯＣＶＤ装置の成長室内に搬送した後、ＰＨ3およびＡsＨ3を成長室内に流しながら基板加熱を行う。基板温度が５５０℃に到達した後ＰＨ3の供給を停止し、代わりにＴＭＧ(トリメチルガリウム)をフローしてＧaＡs半導体(低温成長)層２１の結晶成長を行う。この成長間においても基板温度の昇温を継続する。こうして、５０ÅのＧaＡs半導体(低温成長)層２１の成長が終了した時点でＴＭＧフローを停止し、ＡsＨ3だけを流しながら６８５℃まで基板温度の昇温を続ける。そして、６８５℃に到達した後に基板温度の昇温を止めて、ｐ型Ｇa0.5Ａl0.5Ａs第３クラッド層２２の結晶成長を行う。引き続き、ｐ型ＧaＡsコンタクト層２３の結晶成長を行い、基板温度を６１０℃まで下降させた後、１×１０20cm-3の濃度でＺnがドープされたｐ型ＧaＡsコンタクト層２４を結晶成長させるのである。
【００３８】
こうして、上記再成長が終了した後、上記ＧaＡs基板１１の裏面側に、抵抗加熱蒸着法を用いて、ｎ型電極２５としてＡuＧe(厚さ：１５００Å)/Ｎi(厚さ：１５０Å)/Ａu(厚さ：３０００Å)を順次積層形成し、４００℃の窒素雰囲気中で１分間加熱して電極材料の合金化処理を行う。また、ｐ型ＧaＡsコンタクト層２４上に、電子ビーム蒸着法を用いて、Ｔi(厚さ：１５００Å)/Ｐt(厚さ：５００Å)/Ａu(厚さ：３０００Å)を順次積層形成させて、ｐ型電極２６とする。こうして、本実施の形態における化合物半導体装置としての半導体レーザ素子が完成するのである。
【００３９】
こうして得られた半導体レーザ素子を所望の共振器長を有するチップサイズに分割した後、両端面に反射膜(図示せず)をコーティングすることによって、発振波長８９０nmの半導体レーザ素子として機能することができるのである。
【００４０】
本発明の実施の形態における半導体レーザ素子の製造方法においては、再成長時に、５５０℃以上且つ６００℃以下の低成長温度でＧaＡs半導体(低温成長)層２１を形成している。その場合、ＧaＡs層２１を成長させるまで成長室中にＰＨ3ガスをフローしていることと、比較的低い成長温度で成長させることとから、少なくともＰを含む(以下、単にＰを含むと言う場合もある)III‐Ｖ族化合物半導体層(ＩnＧaＡsＰエッチストップ層１８)からのＰ抜けを抑制することができる。したがって、上記Ｐ抜けに伴う、Ｐを含むIII‐Ｖ族化合物半導体層１８に発生する格子定数のずれや半導体層表面の荒れ、再成長させる少なくともＡlを含む(以下、単にＡlを含むと言う場合もある) III‐Ｖ族化合物半導体層２２における結晶性の劣化、再成長界面付近における電流チャンネルの抵抗の増大等を、抑制することができる。その結果、本半導体レーザ素子を動作させる場合の消費電力の上昇、および、上記電流チャンネルでの発熱増加に伴う寿命の低下を、防止することができるのである。
【００４１】
ここで、成長温度が５５０℃よりも低い場合には、ＧaＡs半導体層２１の成長機構が変わってしまい、結晶性が低下する恐れがあるので好ましくない。また、成長温度が６００℃を超える場合には、再成長膜界面の抵抗値が急激に悪化し、Ｐ抜けが発生したと推測されるので好ましくない。さらに、ＧaＡs半導体層２１を成長させる前(昇温中)から成長室中をＰＨ3リッチな雰囲気にしておくことによって、Ｐ抜けを更に発生し難くすることができるのである。
【００４２】
また、本実施の形態における半導体レーザ素子の製造方法によれば、上記ＧaＡs半導体(低温成長)層２１を、基板温度を昇温させながら成長させるようにしている。そのため、ＧaＡs半導体(低温成長)層２１よりも相対的に高温で成長させる上記Ａlを含むIII‐Ｖ族化合物半導体層(ｐ型ＧaＡlＡs第３クラッド層２２)の成長開始までの時間を短縮でき、ＭＯＣＶＤ装置のスループットを向上させることができる。
【００４３】
また、本実施の形態における半導体レーザ素子の製造方法によれば、上記ＧaＡs半導体(低温成長)層２１を５５０℃〜６００℃の成長温度で成長させた後、ＡsＨ3のみを流しながら基板加熱を続け、基板温度が６８５℃になった時点でＡlを含むIII‐Ｖ族化合物半導体層を結晶成長２２させるようにしている。このように、Ａlを含む半導体層を比較的高い成長温度で成長させることによって、Ａlを含むIII‐Ｖ族化合物半導体層２２への酸素の取り込まれによるＡlの酸化を防止して、本半導体レーザ素子の動作時における信頼性を向上させることができる。
【００４４】
尚、上記「Ｐ抜け」を防止するだけであれば、上記ＧaＡs半導体(低温成長)層２１を形成せずに、Ａlを含むIII‐Ｖ族化合物半導体層２２をＰ抜けが発生しないような相対的に低い６００℃以下の成長温度で形成すればよい。ところが、その際には、Ａlの酸化に起因する半導体レーザ素子動作時の信頼性が犠牲となってしまう。化合物半導体装置が半導体レーザ素子として用いられる場合には、Ａlを含む層が酸化されると深い準位が形成されて、その部分で光吸収が起こってしまう。そのために、上述したように半導体レーザ素子の信頼性が低下するばかりではなく、発振閾値電流値や効率等の半導体レーザ素子の静特性をも悪化させてしまうことになる。尚、Ａlを含むIII‐Ｖ族化合物半導体層２２の成長温度が６５０℃以上であれば、酸素の取り込まれによるＡlの酸化を十分に防止することができるのである。
【００４５】
上述したように、本実施の形態における半導体レーザ素子の製造方法においては、上記Ｐ抜けを防止するために５５０℃〜６００℃という低い温度でＧaＡs半導体層２１を成長させ、６５０℃以上に基板温度を昇温した後にＡlを含むIII‐Ｖ族化合物半導体層２２を成長させるようにしている。そのために、Ａlを含む半導体層２２への酸素の取り込まれによるＡl酸化の問題が無くなり、素子抵抗を低く保ちつつ、化合物半導体装置としての信頼性を向上させることができるのである。
【００４６】
すなわち、本実施の形態においては、Ｐを含むIII‐Ｖ族化合物半導体層に対してＡlを含むIII‐Ｖ族化合物半導体層を再成長させる際に、先ずＡlをあまり含まない(III族元素中におけるＡlの混晶比が１０％以下)の半導体層を低温(５５０℃〜６００℃)で成長させて、Ｐを含む半導体層の表面をＰを含まない半導体層で被覆した後、Ａlを含む半導体層を成長させることによって、Ｐ抜け防止とＡlを含む半導体層への酸素の取り込まれ防止との両立を図ることができるのである。
【００４７】
さらに、本実施の形態における半導体レーザ素子は、上記Ｐを含むIII‐Ｖ族化合物半導体層(ＩnＧaＡsＰエッチストップ層１８)と、このIII‐Ｖ族化合物半導体層の上に形成された上記Ａlを含む再成長半導体層(ｐ型ＧaＡlＡs第３クラッド層２２)との界面に、層厚が３０Å以上且つ１００Å以下であってIII族元素中におけるＡlの混晶比(以下、ＡlのIII族混晶比と言う)が１０％以下であるIII‐Ｖ族化合物半導体層(ＧaＡs半導体(低温成長)層２１)を形成したことを特徴の一つとしている。ここで、上記「ＡlのIII族混晶比が１０％以下」とは、上記ＧaＡs半導体(低温成長)層２１のごとく「ＡlのIII族混晶比が０％」をも含む概念である。
【００４８】
上述のように、上記Ｐを含むIII‐Ｖ族化合物半導体層１８とＡlを含む再成長半導体層２２との界面に、ＡlのIII族混晶比が１０％以下である薄膜のIII‐Ｖ族化合物半導体層２１を挿入することによって、Ｐを含むIII‐Ｖ族化合物半導体層１８上に形成されるＡlを含む再成長半導体層２２の結晶性を向上させることができる。その結果、再成長膜界面付近の抵抗値の悪化を防止できるという効果がある。さらに、半導体レーザ素子の場合には、界面のラフネス低減によって内部損失が減るために、発振閾値電流値の低下や効率の改善を行うことができるという効果もある。
【００４９】
この場合、上記ＡlのIII族混晶比が１０％以下のIII‐Ｖ族化合物半導体層２１の膜厚が３０Åを下回ると、下地となるＰを含むIII‐Ｖ族化合物半導体層１８の表面を完全に被覆することができなくなり(つまり、部分的にＰを含むIII‐Ｖ族化合物半導体層１８が露出し)、再成長界面の改善効果が小さくなる。また、上記膜厚が１００Åを超えると、発振レーザ光の吸収成分となって半導体レーザ素子の特性を低下させる恐れがあるので好ましくない。したがって、ＡlのIII族混晶比が１０％以下のIII‐Ｖ族化合物半導体層２１の膜厚としては、３０Å以上且つ１００Å以下である必要がある。また、上記再成長界面に形成されるIII‐Ｖ族化合物半導体層としては、本実施の形態における「ＧaＡs半導体層」のごとくＡlを含まないことが好ましい。しかしながら、例えば、ＡlのIII族混晶比が１０％以下であれば特性値の大きな低下は無く、さらにＡlのIII族混晶比が５％以下であればＡlのIII族混晶比が０％であるＧaＡs半導体層２１の場合と略同一の特性値を得ることができる。したがって、ＡlのIII族混晶比としては、１０％以下且つ０％以上である必要がある。
【００５０】
上述の効果は、本実施の形態のように、第１導電型の半導体層の一部に窓を設け、この窓部分を電流チャンネルとして、上記第１導電型の半導体層の上下を第２導電型の半導体層で挟んだ構成であって、基板側の第２導電型(あるいは真性)の半導体層が上記少なくともＰを含むIII‐Ｖ族化合物半導体層であるような化合物半導体装置において、特に有効である。その理由は、上述のように、ある領域に電流チャンネルが制限される構造の場合には、電流チャンネルを形成する半導体層界面の抵抗の影響が、上記電流チャンネルの構造以外の構造に比べて非常に大きく寄与するためである。そして、上記化合物半導体装置を本実施の形態のような半導体レーザ素子とした場合には、上記電流チャンネルの幅は数μm程度であるので、上述したような素子抵抗値の改善効果は特に大きくなるのである。
【００５１】
また、本実施の形態における半導体レーザ素子の製造方法によれば、少なくともＰを含むIII‐Ｖ族化合物半導体層(ＩnＧaＡsＰエッチストップ層１８)上に形成された逆導電型の少なくともＡlとＧaとＡsとから成る(以下、単にＡlとＧaとＡsとから成ると言う場合もある)III‐Ｖ族化合物半導体層(ｎ型ＧaＡlＡs電流ブロック層１９)に部分的な窓１９aを形成した後であって、上記再成長を行う前に、Ｈ2ＳＯ4を用いて窓１９aの領域から露出しているＰを含むIII‐Ｖ族化合物半導体層１８の表面を洗浄するようにしている。したがって、素子抵抗をさらに低減することができる。尚、この理由は、厳密には分からないが、次のように推定される。すなわち、最初の結晶成長時に、上記ＡlとＧaとＡsとから成るIII‐Ｖ族化合物半導体層１９とＰを含むIII‐Ｖ族化合物半導体層１８との界面に両半導体層の材料がミキシングされた層が形成される。そして、この界面半導体層が、窓１９aの形成時に用いたＨ2ＳＯ4系エッチャント(Ｈ2ＳＯ4を過酸化水素水および水で希釈したもの)では除去しきれないのであるが、Ｈ2ＳＯ4原液を用いることで除去されて、上記再成長を行う際におけるＰを含むIII‐Ｖ族化合物半導体層１８の表面状態が改善されたためと考えられる。
【００５２】
尚、本実施の形態においては、この発明を発振波長８９０nm帯の半導体レーザ素子に適用した場合を例に挙げて説明しているが、これに限られるものではない。例えば、７８０nm帯や６５０nm帯等の他の発振波長帯の半導体レーザ素子に適用できることは言うまでも無い。さらに、上記少なくともＰを含むIII‐Ｖ族化合物半導体層上に、上記少なくともＡlを含むIII‐Ｖ族化合物半導体層を結晶再成長させる工程を含む化合物半導体装置、例えば、ＨＢＴ(ヘテロ接合バイポーラトランジスタ)やＦＥＴ(電界効果トランジスタ)やＬＥＤ(発光ダイオード)等とその製造方法にも好適に適用することができる。
【００５３】
尚、上記実施の形態においては、上記ｎ型ＧaＡsバッファ層１２からｎ型ＧaＡs保護層２０までの結晶成長、および、ＧaＡs半導体(低温成長)層２１からｐ型ＧaＡsコンタクト層２４までの再成長を、ＭＯＣＶＤ法によって行っている。しかしながら、この発明はこれに限定されるものではなく、ＭＢＥ法によって行っても構わない。
【００５４】
・第２実施の形態
本実施の形態は、この発明を、高周波信号を増幅して高出力動作する際に好適に用いられる上記ＨＢＴに適用した場合に関するものである。図６は、本実施の形態の化合物半導体装置の製造方法によって製造されたＨＢＴにおける概略構造を示す断面図である。尚、以下の説明において、「ｎ‐」および「ｎ+‐」は上記第２の導電型としてのｎ型を表し、「ｐ‐」および「ｐ+‐」は上記第１の導電型としてのｐ型を表す。
【００５５】
本ＨＢＴは、半絶縁性ＧaＡs基板３１上に、ｎ+‐ＧaＡsサブコレクタ層３２、ｎ‐ＧaＡsコレクタ層３３、ｐ+‐ＧaＡsベース層３４、Ｉn0.5Ｇa0.5Ｐエッチストップ層３５、および、ｎ‐Ａl0.3Ｇa0.7Ａsエミッタ層３６が、順次形成されている。そして、ｎ‐ＡlＧaＡsエミッタ層３６の一部には、ｐ+‐ＧaＡsベース層３４へのコンタクトを行うための窓が設けられている。
【００５６】
さらに、上記ｎ‐ＡlＧaＡsエミッタ層３６上には、ｎ+‐ＧaＡsエミッタ第１コンタクト層３７、および、ｎ+‐Ｉn0.5Ｇa0.5Ａsエミッタ第２コンタクト層３８が、順次形成されている。
【００５７】
また、上記ｎ‐ＡlＧaＡsエミッタ層３６の一部に設けられた上記窓内から上記窓の縁に掛けてＩn0.5Ｇa0.5Ｐ半導体層３９が形成され、このＩnＧaＰ半導体層３９上には、ｐ‐Ａl0.35Ｇa0.65Ａsバラスト抵抗層４０、および、ｐ+‐ＧaＡsベースコンタクト層４１が順に積層形成されている。
【００５８】
そして、上記ｎ+‐ＧaＡsサブコレクタ層３２上におけるｎ‐ＧaＡsコレクタ層３３が形成されていない領域にはコレクタ電極４２が設けられ、ｐ+‐ＧaＡsベースコンタクト層４１上にはベース電極４３が設けられ、ｎ+‐ＩnＧaＡsエミッタ第２コンタクト層３８上にはエミッタ電極４４が設けられている。
【００５９】
図７〜図１１は、図６に示す構成を有するＨＢＴの各製造工程における断面図である。以下、図７〜図１１に従って、上記ＨＢＴの製造方法について詳細に説明する。
【００６０】
先ず、図７に示すように、半絶縁性ＧaＡs基板３１上に、ＭＯＣＶＤ法によって、ｎ+‐ＧaＡsサブコレクタ層３２(厚さ：５０００Å，Ｓiドープ：５×１０18cm-3)、ｎ‐ＧaＡsコレクタ層３３(厚さ：５０００Å，Ｓiドープ：５×１０16cm-3)、ｐ+‐ＧaＡsベース層３４(厚さ：７００Å，Ｃドープ：４×１０19cm-3)、Ｉn0.5Ｇa0.5Ｐエッチストップ層３５(厚さ：２５０Å）、ｎ‐Ａl0.3Ｇa0.7Ａsエミッタ層３６(厚さ：８００Å，Ｓiドープ：５×１０17cm-3)、ｎ+‐ＧaＡsエミッタ第１コンタクト層３７(厚さ：５００Å，Ｓiドープ：５×１０18cm-3)、および、ｎ+‐Ｉn0.5Ｇa0.5Ａsエミッタ第２コンタクト層３８(厚さ１０００Å,Ｓiドープ：１×１０19cm-3)を、順次エピタキシャル成長させる。
【００６１】
ここで、本実施の形態においては明示していないが、上記ｎ+‐ＧaＡsエミッタ第１コンタクト層３７とｎ+‐ＩnＧaＡsエミッタ第２コンタクト層３８との界面に、Ｉn組成が徐々に変化するグレーディッド層を設けても勿論構わない。
【００６２】
次に、プラズマＣＶＤ法によって、ＳiＮx(窒化珪素)膜(図示せず)を基板上全面に形成する。そうした後に、エミッタ第２コンタクト層３８におけるエミッタとなる領域上にのみ、フォトリソグラフィ法によって上記ＳiＮx膜を残す。そして、上記ＳiＮx膜をマスクとし、アンモニアと過酸化水素水との混合水溶液をエッチャントに使用して、図８に示すように、ｎ+‐Ｉn0.5Ｇa0.5Ａsエミッタ第２コンタクト層３８およびｎ+‐ＧaＡsエミッタ第１コンタクト層３７を除去して、エミッタメサを形成する。その後、再度プラズマＣＶＤ法によって、基板全体にＳiＮx膜(図示せず)を形成し、ｐ+‐ＧaＡsベース層３４へのコンタクトを行うための上記窓を形成する部分のＳiＮx膜をフォトリソグラフィ法によって除去する。そして、上記ＳiＮx膜をマスクとして、図８に示すように、ベースコンタクト形成部分のｎ‐ＡlＧaＡsエミッタ層３６を除去する。こうして、上記エミッタメサ領域外であり且つベースコンタクト形成領域外に形成されたｎ‐ＡlＧaＡsエミッタ層３６は、ヘテロガードリングとして作用するのである。
【００６３】
そうした後に、ＭＯＣＶＤ法によって、図９に示すように、ベースコンタクト形成領域に、Ｉn0.5Ｇa0.5Ｐ半導体層３９(厚さ：５０Å)、ｐ‐Ａl0.35Ｇa0.65Ａsバラスト抵抗層４０(厚さ：５００Å，Ｃドープ：１×１０17cm-3)、および、ｐ+‐ＧaＡsベースコンタクト層４１(厚さ：１０００Å，Ｃドープ：７×１０19cm-3)を、順次再成長させる。
【００６４】
その際に、上記ＩnＧaＰ半導体層３９は、５５０℃から成長を開始させ、基板温度が６７５℃に到達した後、ｐ‐ＡlＧaＡsバラスト抵抗層４０を成長させる。その後に、基板温度を６００℃にまで下げた後、ｐ+‐ＧaＡsベースコンタクト層４１を成長させるのである。
【００６５】
次に、図１０に示すように、上記ｎ+‐ＩnＧaＡsエミッタ第２コンタクト層３８上に、フォトリソグラフィ法によって、膜厚１０００ÅのＷＮx(窒化タングステン)とＴi(５００Å)/Ｐt(５００Å)/Ａu(１０００Å)とを積層形成し、エミッタ電極４４とする。同様に、ｐ+‐ＧaＡsベースコンタクト層４１上に、フォトリソグラフィ法によって、Ｐt(５００Å)/Ｔi(５００Å)/Ｐt(５００Å)/Ａu(１０００Å)を積層形成し、ベース電極４３とする。さらに、ベース領域を規定するベースメサエッチングを実施して、ｎ+‐ＧaＡsサブコレクタ層３２を部分的に露出させる。
【００６６】
そして、図１１に示すように、上記ｎ+‐ＧaＡsサブコレクタ層３２における露出領域に、ＡuＧe(１５００Å)/Ｎi(１５０Å)/Ａu(１５００Å)を積層形成し、コレクタ電極４２とする。そうした後、素子間分離となるコレクタメサエッチングを行って、本実施の形態における化合物半導体装置としてのＨＢＴが完成するのである。
【００６７】
こうして得られたＨＢＴにおいては、ＭＯＣＶＤ法を用いた結晶再成長構造をベースコンタクト領域に形成することによって、ｐ+‐ＧaＡsベース層３４へのコンタクト抵抗を低減している。その際に、本実施の形態のＨＢＴにおいても、Ｐを含むIII‐Ｖ族化合物半導体層であるＩnＧaＰエッチストップ層３５上に再成長を行っている。しかしながら、上記第１実施の形態の場合と同様に、ＩnＧaＰ半導体層３９の再成長を５５０℃〜６００℃の基板温度で開始しているため、ＩnＧaＰエッチストップ層３５からのＰ抜けは防止されるのである。また、高出力動作時の熱安定性を向上させる目的で形成されるｐ‐ＡlＧaＡsバラスト抵抗層４０(Ａlを含むIII‐Ｖ族化合物半導体層)は、６５０℃以上の温度で結晶成長される。したがって、Ａlの酸化に起因する信頼性の低下の問題も防止できるのである。
【００６８】
一般に、上記ＨＢＴの特性向上には、ベース抵抗を低減させることが有効である。一方において、キャリアである電子のベース内走行時間をなるべく小さくしたいという要求から、ベース層厚はできるだけ薄く形成される。その場合、ドーパントの拡散を考慮するとベースのドーピング濃度には自ずと上限があり、さらに上述のようにベース層自体が薄く形成されているために、突き抜けの問題からアロイ型の電極材料を使用できなくなる。したがって、低コンタクト抵抗を有する良好なベースオーミック電極を形成することが困難であり、ベース抵抗を低減させることができなくなる。
【００６９】
ところが、本実施の形態におけるＨＢＴでは、薄いベース層に対して結晶再成長を用いた外部ベースコンタクト構造を形成している。そして、その際に、Ｐ抜けのない再成長を行っている。そのために、再成長界面における抵抗の悪化が無く、通常のＨＢＴの構造に比べて非常に低い１×１０-7Ωcm2程度のベースコンタクト抵抗を安定的に実現することができるのである。
【００７０】
さらに、本実施の形態におけるＨＢＴでは、高出力用増幅動作時の熱暴走による正帰還を防止するためのバラスト抵抗(ｐ‐ＡlＧaＡsバラスト抵抗層４０)を、再成長ベースコンタクト層中に一体に形成している。その場合、エピタキシャル成長によってバラスト抵抗層４０を形成することによりその抵抗値の制御性が向上し、更には、バラスト抵抗を外付けする場合よりも回路の小型化が実現可能になる。
【００７１】
勿論、上記ｐ‐ＡlＧaＡsバラスト抵抗層４０を必要としない場合には、厚さが５０ÅであるＩnＧaＰ半導体層３９上に直接ｐ+‐ＧaＡsベースコンタクト層４１を積層形成すればよい。また、ベース電極４３とのコンタクト抵抗をより低減させるために、ｐ+‐ＧaＡsベースコンタクト層４１上にｐ+‐ＩnＧaＡs層を形成することも有効である。その場合におけるIII族元素中におけるＩnの混晶比は、０.５程度あればよい。
【００７２】
また、本実施の形態においては、再成長開始時にＰを含む半導体層であるＩn0.5Ｇa0.5Ｐ半導体層３９を成長させている。したがって、再成長中の雰囲気がＰリッチとなっており、そのために下地となるＩn0.5Ｇa0.5Ｐエッチストップ層３５からのＰ抜けを抑制することができる。また、Ｉn0.5Ｇa0.5Ｐ半導体層３９にはＡlは含まれてはいない。したがって、成長中における酸素の取り込まれによる上記Ａlの酸化の問題は発生せず、信頼性を向上させることができる。このような効果は、Ｉn0.5Ｇa0.5Ｐ半導体層３９の代わりにＶ族にＡsを含んだＩnＧaＡsＰ半導体層を成長させた場合でも同様に得ることができる。
【００７３】
尚、本実施の形態においては、再成長開始時にＩn0.5Ｇa0.5Ｐ半導体層３９を成長させているが、上記第１実施の形態の場合と同様に、ＧaＡs半導体層を成長させてもよい。さらに、III族元素中における混晶比で１０％未満のＡlを含んでいても、界面抵抗値および信頼性には影響がない。
【００７４】
また、本実施の形態においては、上記ｎ+‐ＧaＡsサブコレクタ層３２からｎ+‐ＩnＧaＡsエミッタ第２コンタクト層３８までの結晶成長、および、ＩnＧaＰ半導体層３９からｐ+‐ＧaＡsベースコンタクト層４１までの再成長を、上記ＭＯＣＶＤ法によって行っている。しかしながら、この発明はこれに限定されるものではなく、ＭＢＥ法によって行っても構わない。
【００７５】
・第３実施の形態
本実施の形態は、上記第１実施の形態における半導体レーザ素子を用いた光伝送モジュールおよびこの光伝送モジュールを用いた光伝送システムに関する。図１２は、光伝送モジュール５１を示す断面図である。また、図１３は、図１２における光源の部分を示す斜視図である。
【００７６】
本光伝送モジュール５１では、光源として、上記第１実施の形態において説明した発振波長８９０nmのＩnＧaＡs系半導体レーザ素子(レーザチップ)５２を用いている。また、受光素子５３として、シリコン(Ｓi)のpinフォトダイオードを用いている。尚、上記光伝送システムにおいては、信号を送受信する相手側も同じ光伝送モジュール５１を備えていることを前提としている。
【００７７】
図１２において、回路基板５４上には半導体レーザ駆動用の正負両電極のパターン(図示せず)が形成されており、レーザチップ５２を搭載する部分には深さ３００μmの凹部５４aが設けられている。この凹部５４aの底部は平坦になっており、この平坦部上にレーザチップ５２が搭載されたレーザマウント(マウント材)５５を半田で固定する。レーザマウント５５の正電極５６の平坦部５７(図１３参照)は、回路基板５４上のレーザ駆動用正電極部(図示せず)とワイヤ５８aによって電気的に接続されている。また、凹部５４aはレーザ光の放射を妨げない程度の深さになっており、表面の粗さが放射角に影響を与えないようになっている。
【００７８】
上記受光素子５３は、上記レーザマウント５５と同様に回路基板５４に実装されて、ワイヤ５８bによって電気信号が取り出されるようになっている。この他に、回路基板５４上には、レーザ駆動用や受信信号処理用のＩＣ回路(集積回路)５９が実装されている。
【００７９】
また、上記回路基板５４の凹部５４aに搭載されたレーザマウント５５は、シリコン樹脂６０によって封止されている。この樹脂封止は、回路基板５４におけるレーザマウント５５が固定された凹部５４aの部分に液状のシリコン樹脂６０を適量滴下し、８０℃で約５分間加熱してゼリー状になるまで硬化させることによって行われる。上述のように滴下されたシリコン樹脂６０は、表面張力のために凹部５４a内に留まり、レーザマウント５５を覆い且つ凹部５４aに固定するのである。尚、本実施の形態においては、回路基板５４上に凹部５４aを設け、この凹部５４a内にレーザマウント５５を実装しているが、シリコン樹脂６０は表面張力によってレーザチップ５２の表面およびその近傍に留まるので、凹部５４aは必ずしも設ける必要はない。
【００８０】
さらに、上記回路基板５４上全体が、透明なエポキシ樹脂モールド６１によって被覆されている。その際に、レーザチップ５２の上面には、放射角制御のためのレンズ部６２が形成され、受光素子５３の上面には信号光を集光するためのレンズ部６３が形成されている。このレンズ部６２とレンズ部６３とは一体と成ってモールドレンズを構成している。
【００８１】
次に、図１３に従って、上記レーザマウント５５について詳細に説明する。図１３において、レーザチップ５２は、Ｌ字型のヒートシンク６４の垂直部６４aにＩn糊剤を用いてダイボンドされている。ここで、レーザチップ５２は、上記第１実施の形態におけるＩnＧaＡs系半導体レーザ素子であり、そのチップ下面５２bには高反射膜(図示せず)がコーティングされる一方、チップ上面５２aには低反射膜(図示せず)がコーティングされている。これらの反射膜は、レーザチップ５２端面の保護も兼ねている。
【００８２】
上記ヒートシンク６４の基部６４bには、正電極５６がヒートシンク６４と導通しないように絶縁物によって固着されている。この正電極５６とレーザチップ５２表面のｐ型電極５２cとは、金ワイヤ５８cによって接続されている。上記構成を有するレーザマウント５５は、図１２に示すように、回路基板５４の凹部５４aにおける平坦部に形成された負電極(図示せず)に半田で固定される一方、正電極５６上部の平坦部５７と回路基板５４上のレーザ駆動用正電極部(図示せず)とがワイヤ５８aで接続される。このように配線されることによって、発振によってレーザビーム６５を得ることが可能な光伝送モジュール５１が完成する。
【００８３】
図１４は、上記光伝送モジュール５１を用いた光伝送システムの概観図である。上述したように、この光伝送システムでは、相手側が同じ光伝送モジュール５１を保持して、光信号の送受信を行うことを前提としている。図１４に示す光伝送システムは、パーソナルコンピュータ７１と基地局７２とにおいて、光(赤外線)によるデータ通信を行うものである。
【００８４】
上記パーソナルコンピュータ７１における操作面には、図１２および図１３に示す構成を有する光伝送モジュール５１が光出射面および受光面を上方に向けて搭載されている。また、基地局７２は、部屋の天井に設置されており、図１２および図１３に示す構成を有する光伝送モジュール(図示せず)５１が光出射面および受光面を下方に向けて搭載されている。そして、パーソナルコンピュータ７１を端末として使用し、基地局７２サーバとして使用することによって、光(赤外線)によるデータ通信を行うのである。
【００８５】
例えば、上記パーソナルコンピュータ７１に搭載されている光伝送モジュール５１の光源(レーザチップ５２)から、特定の情報を表す信号光(データ信号が重畳されたレーザ光)が出射される。そうすると、この信号光は、基地局７２に搭載されている光伝送モジュール５１の受光素子５３によって受信される。同様にして、基地局７２から発信された信号光はパーソナルコンピュータ７１側の受光素子５３によって受信されるのである。
【００８６】
その場合において、本実施の形態における光伝送モジュール５１は、上述したように再成長膜界面部分の抵抗値の悪化が無く、さらに高信頼性を有する半導体レーザ素子を使用しているため、光伝送モジュール５１の消費電力を従来の光伝送モジュールに比べて低く抑えることができる。すなわち、本実施の形態によれば、省エネルギーで環境に与える負荷がより小さく、長寿命な光伝送システムを提供することができるのである。さらに、本光伝送システムを携帯機器等に搭載した場合には、その動作時間を従来の光伝送システムよりも延長させることができるのである。
【００８７】
・第４実施の形態
本実施の形態は、上記第１実施の形態における半導体レーザ素子を用いた光ディスク装置に関する。図１５は、本実施の形態における光ディスク装置の構成図である。この光ディスク装置は、光ディスク８１にデータを書き込んだり、光ディスク８１に書き込まれたデータを再生したりするものであり、その際に用いる発光素子として、上記第１実施の形態における半導体レーザ素子８２を備えている。
【００８８】
以下、本光ディスク装置の構成および動作について説明する。本光ディスク装置は、書き込みの際には、半導体レーザ素子８２から出射された信号光(データ信号が重畳されたレーザ光)はコリメートレンズ８３を通過して平行光となり、ビームスプリッタ８４を透過する。そして、λ/４偏光板８５によって偏光状態が調節された後に、レーザ光照射用対物レンズ８６によって集光されて光ディスク８１を照射する。こうして、データ信号が重畳されたレーザ光によって、光ディスク８１にデータが書き込まれる。
【００８９】
一方、読み出しの際には、上記半導体レーザ素子８２から出射されたデータ信号が重畳されていないレーザ光が、上記書き込みの場合と同じ経路を辿って光ディスク８１を照射する。そして、データが記録された光ディスク８１の表面で反射されたレーザ光は、レーザ光照射用対物レンズ８６およびλ/４偏光板８５を経た後、ビームスプリッタ８４で反射されて進行方向が９０°変更される。その後、再生光用対物レンズ８７によって集光され、信号検出用受光素子８８に入射される。そして、こうして信号検出用受光素子８８内で、入射したレーザ光の強弱に応じて光ディスク８１から読み出されたデータ信号が電気信号に変換され、信号光再生回路８９によって元の情報信号に再生されるのである。
【００９０】
本実施の形態における光ディスク装置においては、上述したように、再成長膜界面部分の抵抗値の悪化が無く、さらに高信頼性を有する半導体レーザ素子８２を使用している。したがって、光ディスク装置の消費電力を、従来の光ディスク装置に比べて低く抑えることができるのである。
【００９１】
尚、この発明の化合物半導体装置、化合物半導体装置の製造方法、光伝送システム、および、光ディスク装置は、上記第１,第２の実施の形態における化合物半導体装置およびその製造方法、上記第３実施の形態における光伝送システム、および、上記第４実施の形態における光ディスク装置に、限定されるものではない。例えば、井戸層・障壁層の層厚や層数等、この発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論のことである。
【産業上の利用可能性】
【００９２】
本発明の化合物半導体装置およびその製造方法は、少なくともＰを含むIII‐Ｖ族化合物半導体層に対して再成長を行う際のＰ抜けを防止し、上記再成長された半導体層における結晶性の劣化および再成長界面付近における抵抗値の増大を防止するのに有用であり、半導体レーザ素子やＨＢＴに利用することができる。
【図面の簡単な説明】
【００９３】
【図１】この発明の化合物半導体装置の製造方法によって製造された半導体レーザ素子における断面図である。
【図２】図１に示す半導体レーザ素子の製造工程中における断面図である。
【図３】図２に続く製造工程中における断面図である。
【図４】図３に続く製造工程中における断面図である。
【図５】再成長時における成長温度の制御シーケンスを示す図である。
【図６】この発明の化合物半導体装置の製造方法によって製造されたＨＢＴにおける断面図である。
【図７】図６に示すＨＢＴの製造工程中における断面図である。
【図８】図７に続く製造工程中における断面図である。
【図９】図８に続く製造工程中における断面図である。
【図１０】図９に続く製造工程中における断面図である。
【図１１】図１０に続く製造工程中における断面図である。
【図１２】図１に示す半導体レーザ素子を用いた光伝送モジュールの断面図である。
【図１３】図１２における光源の部分を示す斜視図である。
【図１４】図１２に示す光伝送モジュールを用いた光伝送システムの概観図である。
【図１５】図１に示す半導体レーザ素子を用いた光ディスク装置の構成図である。
【図１６】従来の半導体レーザ素子の断面図である。
【図１７】図１６に示す半導体レーザ素子の製造工程中における断面図である。
【図１８】図１７に続く製造工程中における断面図である。
【図１９】図１８に続く製造工程中における断面図である。
【符号の説明】
【００９４】
１１…ｎ型ＧaＡs基板、
１２…ｎ型ＧaＡsバッファ層、
１３…ｎ型ＧaＡlＡs第１クラッド層、
１４…ｎ型ＧaＡlＡs第１光ガイド層、
１５…多重量子井戸活性層、
１６…ｐ型ＧaＡlＡs第２光ガイド層、
１７…ｐ型ＧaＡlＡs第２クラッド層、
１８…ＩnＧaＡsＰエッチストップ層、
１９…ｎ型ＧaＡlＡs電流ブロック層、
２０…ｎ型ＧaＡs保護層、
２１…ＧaＡs半導体(低温成長)層、
２２…ｐ型ＧaＡlＡs第３クラッド層、
２３,２４…ｐ型ＧaＡsコンタクト層、
２５…ｎ型電極、
２６…ｐ型電極、
３１…半絶縁性ＧaＡs基板、
３２…ｎ+‐ＧaＡsサブコレクタ層、
３３…ｎ‐ＧaＡsコレクタ層、
３４…ｐ+‐ＧaＡsベース層、
３５…ＩnＧaＰエッチストップ層、
３６…ｎ‐ＡlＧaＡsエミッタ層、
３７…ｎ+‐ＧaＡsエミッタ第１コンタクト層、
３８…ｎ+‐ＩnＧaＡsエミッタ第２コンタクト層、
３９…ＩnＧaＰ半導体層、
４０…ｐ‐ＡlＧaＡsバラスト抵抗層、
４１…ｐ+‐ＧaＡsベースコンタクト層、
４２…コレクタ電極、
４３…ベース電極、
４４…エミッタ電極、
５１…光伝送モジュール、
５２…ＩnＧaＡs系半導体レーザ素子(レーザチップ)、
５３…受光素子、
５４…回路基板、
５５…レーザマウント、
５６…正電極、
６０…シリコン樹脂、
６１…エポキシ樹脂モールド、
６２,６３…レンズ部、
６４…ヒートシンク、
６５…レーザビーム、
７１…パーソナルコンピュータ、
７２…基地局、
８１…光ディスク、
８２…半導体レーザ素子、
８３…コリメートレンズ、
８４…ビームスプリッタ、
８５…λ/４偏光板、
８６…レーザ光照射用対物レンズ、
８７…再生光用対物レンズ、
８８…信号検出用受光素子、
８９…信号光再生回路。
【図１】
0004619647.tif 000002
【図２】
0004619647.tif 000003
【図３】
0004619647.tif 000004
【図４】
0004619647.tif 000005
【図５】
0004619647.tif 000006
【図６】
0004619647.tif 000007
【図７】
0004619647.tif 000008
【図８】
0004619647.tif 000009
【図９】
0004619647.tif 000010
【図１０】
0004619647.tif 000011
【図１１】
0004619647.tif 000012
【図１２】
0004619647.tif 000013
【図１３】
0004619647.tif 000014
【図１４】
0004619647.tif 000015
【図１５】
0004619647.tif 000016
【図１６】
0004619647.tif 000017
【図１７】
0004619647.tif 000018
【図１８】
0004619647.tif 000019
【図１９】
0004619647.tif 000020