(57)【特許請求の範囲】
【請求項１】
絶縁性材料で構成されたベースフィルムと、前記ベースフィルム上に形成されて半導体チップの外側に配置された電極パッドと連結される第１リードと、前記半導体チップの内側に配置された電極パッドと連結される第２リードと、が形成された配線パターン層を含むテープ配線基板；及び
主面に配置された複数の電極パッドにチップバンプが形成され、前記チップバンプにより前記配線パターン層のリードと接合して実装された半導体チップを含み、
前記リードにおいて、前記電極パッドと接合する前記リードの先端部は前記リードの本体部より大きな幅を有し、２つの前記第１リードと３つの前記第２リードが交互に配置される
ことを特徴とする半導体チップパッケージ。
【請求項２】
前記リードの先端部の幅は１０〜１７μｍである
ことを特徴とする請求項１に記載の半導体チップパッケージ。
【請求項３】
前記リードにおいて、前記リードの本体部の幅は前記リードの先端部の幅の０．３〜０．９倍である
ことを特徴とする請求項１に記載の半導体チップパッケージ。
【請求項４】
前記配線パターン層は外部と電気的に接合される部分を除いて、ソルダレジストで封止される
ことを特徴とする請求項１に記載の半導体チップパッケージ。
【請求項５】
前記ベースフィルムには半導体チップを実装するためのウィンドーが形成され、前記リードは前記ウィンドー内に突出する
ことを特徴とする請求項１に記載の半導体チップパッケージ。
【請求項６】
前記リードの先端部の幅は１０〜１７μｍである
ことを特徴とする請求項５に記載の半導体チップパッケージ。
【請求項７】
前記リードにおいて、前記リードの本体部の幅は前記リードの先端部の幅の０．３〜０．９倍である
ことを特徴とする請求項５に記載の半導体チップパッケージ。
【請求項８】
前記配線パターン層は外部と電気的に接合される部分を除いて、ソルダレジストで封止される
ことを特徴とする請求項５に記載の半導体チップパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に係り、さらに詳細には半導体チップパッドのファインピッチ（ｆｉｎｅ  ｐｉｔｃｈ）化に対処できるテープ配線基板とそれを利用した半導体チップパッケージに関する。
【背景技術】
【０００２】
最近、半導体装置の薄形化、小型化、高集積化、高速化及び多ピン化趨勢にしたがって半導体チップ実装技術分野ではテープ配線基板の使用が増えている。テープ配線基板はポリイミド樹脂などの絶縁材料で構成された薄いフィルムに配線パターン層及びそれと連結されたリードが形成された構造であって、半導体チップ上にあらかじめ形成されたバンプとテープ配線基板のリードを一括的に接合させるタブ（ＴＡＢ；Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）技術の適用が可能である。このような特徴によってテープ配線基板はタブテープ（ＴＡＢ  ｔａｐｅ）と呼ばれている。
【０００３】
図１は、一般的なテープ配線基板を示す部分平面図である。
【０００４】
図１を参照すると、一般的なテープ配線基板１００はポリイミド樹脂のような絶縁性ベースフィルム１２０と、絶縁性ベースフィルム１２０上にラミネーティング（ｌａｍｉｎａｔｉｎｇ）された銅薄がフォト／エッチング工程（ｐｈｏｔｏ／ｅｔｃｈｉｎｇ）を介して形成された配線パターン層１４０を含む。そして、その配線パターン層１４０がソルダレジスト（ｓｏｌｄｅｒ  ｒｅｓｉｓｔ）などで構成される保護膜１３０で覆われて保護される。そして、半導体チップとの電気的な連結のために配線パターン層１４０に連結されたリード（ｌｅａｄ）１４０ａは保護膜１３０から露出してチップ実装部１１０まで突出した構造を有する。ここで、チップ実装部１１０は半導体チップが実装されるために配線パターン層１４０に保護膜１３０が形成されない部分をいう。
【０００５】
図２及び図３は、従来技術による半導体チップが実装されたテープ配線基板のリードを示す部分平面図である。
【０００６】
図２は、インラインリード（Ｉｎｌｉｎｅ  Ｌｅａｄ）構造を示し、図３はスタッガードリード（Ｓｔａｇｇｅｒｅｄ  Ｌｅａｄ）構造を示す。
【０００７】
図２に示すように、インラインリード構造の場合、リード２１０が保護膜１３０から露出してチップ実装部１１０で並んで突出した形態に形成される。リード２１０の先端部は半導体チップ２５０の電極パッド２２０と電気的に接続される。
【０００８】
図３に示すように、スタッガードリード構造の場合、リード２６０、２７０が保護膜１３０から露出してチップ実装部１１０に突出して形成される。そして前記リード２６０、２７０は半導体チップ２５０上にジグザグ（ｚｉｇｚａｇ）形態で形成された電極パッド２８０、２９０と電気的に接続され得るようにリード２６０、２７０の先端部の長さが交互に変わるように形成される。
【０００９】
すなわち、図１は前記タブ技術で使われたタブテープ（テープ配線基板）１００の概略図であり、図２及び図３は図１の所定の領域１５０を拡大して示す図であって、半導体チップ２５０を実装した状態を示している。図１に示すように、前記テープ配線基板１００には、ポリイミド樹脂やポリエステルなどの絶縁性フィルム１２０の表面にＣｕなどのパターンで構成されたリード１４０ａが形成される。この絶縁性フィルム１２０の両端にはタブテープに半導体チップを実装した工程で使われる伝送用穴１６０が長さ方向に沿って形成される。各リード１４０ａの先端部は、チップ実装部１１０内に突出形成されて、半導体チップ上に形成された電極パッド（図示せず）と電気的に接続し得るようにリード１４０ａの先端部が配置される。
【００１０】
図２及び図３を参照すると、半導体チップ２５０をテープ配線基板１００のチップ実装部１１０内に配置した後、それぞれリード２１０、２６０、２７０の先端部と前記半導体チップ２５０の電極パッド２２０、２８０、２９０を整列して加熱して圧力を加えることによって、リード２１０、２６０、２７０と電極パッド２２０、２８０、２９０を電気的に接合する。この時、図２のインラインリードの場合、リード２１０は半導体チップ２５０に一列に形成されて配置された電極パッド２２０と電気的に接合される。図３のスタッガードリードの場合、長さが長いリード２６０は半導体チップ２５０の内側に位置する電極パッド２８０に接合されて、長さが短いリード２７０は半導体チップ２５０の外側に位置する電極パッド２９０に接合される。
【００１１】
しかし、図２のインラインリードの場合、最近、半導体装置の薄形化、小型化趨勢によって半導体チップの電極パッドのファインピッチ化に対処するために、リード間の間隔が狭くなるとしても基本工程でリードの幅よりその幅が大きな電極パッドが要求されるが、電極パッド間の短絡を防止するために電極パッド間には所定の間隔が要求されるので、ファインピッチ化を達成するのは難しく、限界がある。
【００１２】
そして、図３のスタッガードリードの場合、インラインリードとは異なり、電極パッドがジグザグ形態で配置されて電極パッド間の短絡の問題は解決されてインラインリードより平均ピッチを減らすことができる。しかし、一般にリードの幅よりその幅が大きい電極パッド２９０とその周囲を過ぎるリード２６０との間隔は短絡などを防止するために所定の距離を維持しなければならないので、ファインピッチ化を具現するのは難しく、限界がある。
【特許文献１】特開平９−５５４０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的はテープ配線基板のファインピッチ化に対応できる構造を有するテープ配線基板とそれを利用した半導体チップパッケージを提供することである。すなわち、本発明はファインピッチ化が可能であってチップサイズの小型化を果たしてリード間の短絡を防止することを目的とする。
【課題を解決するための手段】
【００１４】
前記の本発明の目的を達成するために、本発明の一実施形態によるテープ配線基板は、絶縁性材料で構成されたベースフィルム；及び前記ベースフィルム上に形成され、半導体チップの外側に配置された電極パッドと連結される第１リードと、前記半導体チップの内側に配置された電極パッドと連結される第２リードと、が形成された配線パターン層を含む。ここで、前記リードにおいて、前記電極パッドと接合される前記リードの先端部は前記リードの本体部よりさらに大きな幅を有することが望ましい。
【００１５】
また、前記した本発明の目的を達成するために、本発明の一実施形態による半導体チップパッケージは、絶縁性材料で構成されたベースフィルムと、前記ベースフィルム上に形成されて半導体チップの外側に配置された電極パッドと連結される第１リードと、前記半導体チップの内側に配置された電極パッドと連結される第２リードと、が形成された配線パターン層を含むテープ配線基板；及び主面に配置された複数の電極パッドに接合部が形成され、前記接合部により前記配線パターン層のリードと接合して実装された半導体チップを含む。ここで、前記リードにおいて、前記電極パッドと接合される前記リードの先端部は前記リードの本体部よりさらに大きな幅を有することが望ましい。
【発明の効果】
【００１６】
以上のような本発明によるテープ配線基板及びそれを利用した半導体チップパッケージによれば、テープ配線基板のリードをスタッガードタイプで構成して、前記リードの構造において半導体チップ上の電極パッドと接合するリード先端部の幅に比べて他の部分の幅を小さくすることによって、ファインピッチ化が可能である。すなわち、スタッガードリードタイプにおいて、リードと電極パッド間の間隔をさらに狭めることができ、ピッチを減少させることが可能であってファインピッチ化された半導体装置の具現が可能である。
【発明を実施するための最良の形態】
【００１７】
本発明の利点及び特徴、そしてそれらを達成する方法は添付される図面と共に詳細に後述される実施形態を参照すると明確になる。しかし、本発明は以下で開示する実施形態に限定されることでなく異なる多様な形態で具現し得ることであり、本実施形態は本発明の開示を完全になして、当業者に発明の範囲を完全に知らせるために提供するものであり、本発明は特許請求の範囲により定義されるのみである。本願明細書全体に亘って同一の参照符号は同一の構成要素を表す。
【００１８】
以下、当業者が本発明をさらに容易に実施できるようにするために本発明の望ましい実施形態を紹介する。
【００１９】
図４Ａ及び図４Ｂは、本発明の一実施形態によるテープ配線基板を示す部分平面図である。
【００２０】
図５は、本発明の一実施形態による半導体チップが実装されたテープ配線基板のリードを示す部分平面図である。図５は図４Ａの所定の領域３５０を拡大した部分拡大図である。
【００２１】
図４Ａ及び図５を参照すると、本発明の一実施形態による半導体チップパッケージは、ベースフィルム３２０、配線パターン層３４０で構成されるテープ配線基板と前記テープ配線基板と電気的に連結された半導体チップ４００で構成される。
【００２２】
まず、本発明の一実施形態によるテープ配線基板に対して説明する。
【００２３】
ベースフィルム３２０は厚さ２０〜１００μｍの絶縁性材料で構成される。ここで、ベースフィルム３２０には半導体チップ４００を実装する部分にウィンドーすなわち開口部が形成し得るが、この場合のテープ配線基板をテープキャリアパッケージ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ、以下ＴＣＰ）という。また、ベースフィルム３２０に半導体チップ４００を実装する部分にウィンドーが形成しえないこともあるが、この場合のテープ配線基板をチップオンフィルム（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ、以下ＣＯＦ）という。本発明に関するテープ配線基板はタブ技術が適用されるＴＣＰまたはＣＯＦを含む。絶縁性ベースフィルム３２０としては既によく知られているポリイミド樹脂材料のフィルムが代表的に用い得る。
【００２４】
配線パターン層３４０は前記ベースフィルム３２０上に形成される。配線パターン層３４０は導電性物質が使われており、一般に銅薄が使用し得る。望ましくは、前記銅薄の表面に錫、金、ニッケルまたはハンダのメッキを実施する。
【００２５】
ベースフィルム３２０の上面に銅薄を形成する方法としては、キャスティング（ｃａｓｔｉｎｇ）、ラミネーティング、電気メッキ（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）などがある。
【００２６】
キャスティング方法は圧延銅薄上に液状ベースフィルムを撒いて熱硬化をさせる方法である。ラミネーティング方法はベースフィルムに圧延銅薄を置いて熱圧着する方法である。電気メッキ方法はベースフィルム上に銅シード層（ｓｅｅｄ  ｌａｙｅｒ）を蒸着して銅が溶けている電解質内にベースフィルムを入れて電気を流して銅薄を形成する方法である。
【００２７】
前記銅薄に配線パターンを形成する方法では銅薄にフォトエッチング（ｐｈｏｔｏ  ｅｔｃｈｉｎｇ）工程を進行させて銅薄を選択的にエッチングする。前記フォトエッチング工程を介して、所定回路を構成する配線パターン層３４０を形成する。
【００２８】
図４Ａに示すように、ベースフィルム３２０上に形成された配線パターン層３４０はソルダレジスト（Ｓｏｌｄｅｒ  Ｒｅｓｉｓｔｏｒ）で構成される保護膜３３０で覆われて保護される。この保護膜３３０は配線パターン層３４０が外部に露出しないようにベースフィルム３２０の上部を全体的に覆う。但し、半導体チップ４００と電気的に連結されるリード３４０ａは保護膜３３０で覆われていない。すなわち、半導体チップとの電気的な連結のために配線パターン層３４０に連結されたリード３４０ａは保護膜から露出してチップ実装部３１０の内部に突出した構造を有する。ここで、チップ実装部３１０とは、半導体チップを実装するために配線パターン層３４０で保護膜３３０が形成されていない部分をいう。
【００２９】
図５は、本発明の一実施形態によるテープ配線基板のリード構造を示した平面図である。配線パターン層３４０から延びたリード４０５、４２５はベースフィルム３２０上に形成される。前記リード４０５、４２５は配線パターン層３４０が外部に露出しないようにベースフィルム３２０の上部を全体的に覆うソルダレジストで構成された保護膜３３０から突出形成される。
【００３０】
半導体チップ４００上に形成されて半導体チップ４００とリード４０５、４２５を連結する電極パッドは半導体チップ４００上の外側に配置された電極パッド４６０と半導体チップ４００上の内側に配置された電極パッド４５０で構成される。
【００３１】
半導体チップ４００上に形成された電極パッド４５０、４６０と電気的に接合するためにチップ実装部３１０内に突出した前記リード４０５、４２５は半導体チップ４００上に配置された電極パッド４５０、４６０に対応した位置にリードの先端部４１０、４３０が形成される。前記リード４０５、４２５は半導体チップ４００上の外側に配置された電極パッド４６０と接合される第１リード４２５と、半導体チップ４００上の内側に配置された電極パッド４５０と接合する第２リード４０５と、に区分される。
【００３２】
ここで、前記リード４０５、４２５において、前記電極パッド４５０、４６０と接合される前記リードの連結部分をリードの先端部４１０、４３０であると説明したが、本発明の実施形態において、前記リード４０５、４２５の連結部分が前記リードの先端部４１０、４３０に限定されるのではなく、前記電極パッドと接合される部分であれば満足する。但し、以下、説明の便宜上、前記リードの連結部分をリードの先端部として説明する。
【００３３】
半導体チップ４００上に形成された電極パッドが一列に形成される場合、前記電極パッドと接合するリードはインラインタイプ（ｉｎｌｉｎｅ  ｔｙｐｅ）で形成される。この場合、配線の短絡を防止するためにリードの幅より幅が大きな電極パッド間にも所定の間隔が要求されるのでファインピッチ化を具現するのは難しく、限界がある。したがって、ファインピッチ化を具現するために、本発明の一実施形態によるテープ配線基板によるように、半導体チップ４００上に電極パッド４５０、４６０をジグザグ形態で配置して前記電極パッド４５０、４６０と符合する位置にそれぞれリードの先端部４１０、４３０を形成することが望ましい。このような、リードの構造をスタッガードタイプ（ｓｔａｇｇｅｒｅｄ  ｔｙｐｅ）という。
【００３４】
図５に示すように、第１リード４２５と第２リード４０５は交互に配置されて、前記第１リードの先端部４３０と第２リードの先端部４１０はジグザグ形態に形成されることが望ましい。
【００３５】
図５を参照して、それぞれのリード４０５、４２５の構造を詳細に説明する。前記リード４０５、４２５は、半導体チップ４００上に形成された電極パッド４５０、４６０と電気的に接合されるリード先端部４１０、４３０と、前記リード先端部４１０、４３０と配線パターン３４０を連結するリード本体部４２０、４４０と、で構成される。  
【００３６】
前記リード本体部４２０、４４０の幅は前記リード先端部４１０、４３０の幅より小さい。リード本体部４２０、４４０の幅を小さくすることによって、スタッガードタイプのリード構造で、リードとリード間の間隔をさらに狭めることができてさらに微細なファインピッチ化を具現することができる。
【００３７】
リード先端部４１０、４３０は半導体チップ４００と電気的に連結するために熱圧着工程を経るようになるので、温度変化と圧力変化によるリード破損（Ｌｅａｄ  Ｂｒｏｋｅｎ）現象を防止するためのリード先端部４１０、４３０の幅は所定の大きさ以上であることが要求される。すなわち、リード先端部４１０、４３０と電極パッド４５０、４６０の接合面積が減少すれば接合強度が低くなって、信頼性が落ちるためリード先端部４１０、４３０の幅は所定の大きさ以上であることが要求される。現製造工程上リード先端部４１０、４３０の幅は約１０〜１７μｍであることが望ましい。
【００３８】
リード本体部４２０、４４０の幅はリード先端部４１０、４３０の幅の約０．３〜０．９倍であることが望ましい。リード先端部４１０、４３０とは異なり、リード本体部４２０、４４０は半導体チップ４００と、直接、熱圧着工程を経ないのでリード先端部４１０、４３０の幅より小さくてもリード破損現象が起きない。しかし、リード自らの固有の強度と安定性を維持するために、現製造工程上、リード本体部４２０、４４０の幅はリード先端部４１０、４３０の幅の０．３倍以上であることが望ましい。
【００３９】
図５に示すように、第２リードのリード本体部４２０と第１リードのリード先端部４３０と接合される電極パッド４６０との間隔は、製造工程上、デザインルールで決まった最小の幅及び間隔になされる。
【００４０】
前記リード４０５、４２５は金属配線パターンの形成時のマスクを変更すれば従来と同一な工程で形成することができるため、製造工程を増やすことなく、従来と同一な設備で容易に生産可能である。
【００４１】
図６は、本発明の他の実施形態によるテープ配線基板のリード構造を示す平面図である。図６は図４Ｂの所定の領域３５０を拡大した部分拡大図である。
【００４２】
図４Ｂ及び図６を参照すると、本発明の他の実施形態による半導体チップパッケージは、ベースフィルム３２０、配線パターン層３４０で構成されるテープ配線基板と、前記テープ配線基板と電気的に連結した半導体チップ４００と、で構成される。
【００４３】
まず、本発明の他の実施形態によるテープ配線基板に対して説明する。
【００４４】
ベースフィルム３２０は厚さ２０〜１００μｍの絶縁性材料で構成される。ここで、ベースフィルム３２０には半導体チップ４００を実装する部分にウィンドーを形成し得るが、この場合のテープ配線基板をテープキャリアパッケージという。また、ベースフィルム３２０に半導体チップ４００を実装する部分にウィンドーを形成し得ないこともあるが、この場合のテープ配線基板をチップオンフィルムという。本発明に関するテープ配線基板はタブ技術が適用されるＴＣＰまたはＣＯＦを含む。絶縁性ベースフィルム３２０としては既によく知られているポリイミド樹脂材料のフィルムが代表的に用い得る。
【００４５】
配線パターン層３４０は前記ベースフィルム３２０上に形成される。配線パターン層３４０は導電性物質が使われており、一般に銅薄が使用し得る。望ましくは、前記銅薄の表面に錫、金、ニッケルまたはハンダのメッキを実施する。
【００４６】
ベースフィルム３２０の上面に銅薄を形成する方法としては、キャスティング、ラミネーティング、電気メッキなどがある。
【００４７】
前記銅薄に配線パターンを形成する方法は銅薄にフォトエッチング工程を進行させて銅薄を選択的にエッチングする。前記フォトエッチング工程を介して、所定回路を構成する配線パターン層３４０を形成する。
【００４８】
図４Ｂに示すように、ベースフィルム３２０上に形成された配線パターン層３４０は、ソルダレジストで構成される保護膜３３０で覆われて保護される。この保護膜３３０は配線パターン層３４０が外部に露出しないようにベースフィルム３２０の上部を全体的に覆う。但し、半導体チップ４００と電気的に連結されるリード３４０ｂは保護膜３３０で覆わない。すなわち、半導体チップとの電気的な連結のために配線パターン層３４０に連結されたリード３４０ｂは保護膜から露出してチップ実装部３１０の内部に突出した構造を有する。ここで、チップ実装部３１０は、半導体チップを実装するために配線パターン層３４０で保護膜３３０が形成されていない部分をいう。
【００４９】
図６は、本発明の他の実施形態によるテープ配線基板のリード構造を示す平面図である。配線パターン層３４０から延びたリード５０５、５２５はベースフィルム３２０上に形成される。前記リード５０５、５２５は配線パターン層３４０が外部に露出しないようにベースフィルム３２０の上部を全体的に覆うソルダレジストで構成された保護膜３３０から突出形成される。
【００５０】
半導体チップ４００上に形成されて半導体チップ４００とリード５０５、５２５を連結する電極パッドは、半導体チップ４００上の外側に配置された電極パッド５６０と、半導体チップ４００上の内側に配置された電極パッド５５０と、で構成される。
【００５１】
半導体チップ４００上に形成された電極パッド５５０、５６０と電気的に接合させるためにチップ実装部３１０内に突出した前記リード５０５、５２５は半導体チップ４００上に配置された電極パッド５５０、５６０に対応した位置にリードの先端部５１０、５３０が形成される。前記リード５０５、５２５は半導体チップ４００上の外側に配置された電極パッド５６０と接合される第１リード５２５と、半導体チップ４００上の内側に配置された電極パッド５５０と接合する第２リード５０５と、に区分される。
【００５２】
ここで、前記リード５０５、５２５において前記電極パッド５５０、５６０と接合される前記リードの連結部分をリードの先端部５１０、５３０であると説明したが、本発明の実施形態において、前記リード５０５、５２５の連結部分が前記リードの先端部５１０、５３０に限定されるのではなく、前記電極パッドと接合される部分であれば満足する。但し、以下、説明の便宜上、前記リードの連結部分をリードの先端部として説明する。
【００５３】
図６に示すように、所定の個数の第１リード５２５と所定の個数の第２リード５０５を交互に配置する。
【００５４】
図６を参照して、それぞれのリード５０５、５２５構造を詳細に説明する。前記リード５０５、５２５は、半導体チップ４００上に形成された電極パッド５５０、５６０と電気的に接合されるリード先端部５１０、５３０と、前記リード先端部５１０、５３０と配線パターン３４０を連結するリード本体部５２０、５４０と、で構成される。
【００５５】
前記リード本体部５２０、５４０の幅は前記リード先端部５１０、５３０の幅より小さい。リード本体部５２０、５４０の幅を小さくすることによって、スタッガードタイプのリード構造でリードとリード間の間隔をさらに狭めることができてさらに微細なファインピッチ化を具現することができる。
【００５６】
リード先端部５１０、５３０は半導体チップ４００と電気的に連結されるために熱圧着工程を経るようになるので、温度変化と圧力変化によるリード破損現象を防止するためのリード先端部５１０、５３０の幅は所定の大きさ以上であることが要求される。すなわち、リード先端部５１０、５３０と電極パッド５５０、５６０の接合面積が減少すれば、接合強度が低くなって、信頼性が落ちるため、リード先端部５１０、５３０の幅は所定の大きさ以上であることが要求される。現製造工程上、リード先端部５１０、５３０の幅は約１０〜１７μｍであることが望ましい。
【００５７】
リード本体部５２０、５４０の幅はリード先端部５１０、５３０の幅の約０．３〜０．９倍であることが望ましい。リード先端部５１０、５３０とは異なり、リード本体部５２０、５４０は半導体チップ４００と、直接、熱圧着工程を経ないのでリード先端部５１０、５３０の幅より小さくてもリード破損現象が起きない。しかし、リード自らの固有の強度と安定性を維持するために、現製造工程上、リード本体部５２０、５４０の幅はリード先端部５１０、５３０の幅の０．３倍以上であることが望ましい。
【００５８】
図６に示すように、第２リードのリード本体部５２０と第１リードのリード先端部５３０と接合される電極パッド５６０との間隔は、製造工程上、デザインルールで決まった最小の幅及び間隔になされる。
【００５９】
前記リード５０５、５２５は金属配線パターンの形成時のマスクを変更すれば従来と同一な工程で形成し得るため、製造工程を増やすことなく、従来と同一な設備で容易に生産可能である。
【００６０】
また、前記実施形態では、チップ実装部３１０内に突出したリード先端部４１０、４３０、５１０、５３０の形状が四角形である場合を例として説明したが、本発明はこの形状に限定されるものではない。例えば、前記リード先端部の形状は円形または楕円形を含む。また、形状の歪みまたは誤差の範囲内の膨張部分などがあっても本発明の実施形態の効果は同一である。さらに、絶縁性ベースフィルムの材料及び厚さ、リードの材料と幅も上述した例に限定されるものではないことはもちろんである。
【００６１】
図７は、本発明の一実施形態による半導体チップパッケージを示す断面図である。図７は図５のＡ−Ａ´に沿って切断した断面図である。図４Ａ及び図７を参照しながら説明する。
【００６２】
図４Ａ及び図７に示すように、本発明の一実施形態による半導体チップパッケージは、ベースフィルム３２０、配線パターン層３４０で構成されるテープ配線基板と、前記テープ配線基板と電気的に連結された半導体チップ４００と、で構成される。
【００６３】
前記半導体チップ４００の主面に配置された複数の電極パッド４５０とリードの先端部４１０は接合部６１０により電気的に接合される。前記接合部６１０としては、前記テープ配線基板と半導体チップ４００を電気的に連結するためにチップバンプ（ｃｈｉｐ  ｂｕｍｐ）６１０を使用し得る。したがって、前記リード先端部４１０と半導体チップ上の電極パッド４５０はチップバンプ６１０を介して電気的に接合される。チップバンプ６１０と、半導体チップ４００の主面に形成される電極パッド４５０と、リード先端部４１０との接合は熱圧着により構成し得る。前記チップバンプ６１０としては金（Ａｕ）や銅（Ｃｕ）及びソルダ（ｓｏｌｄｅｒ）等、様々なものを使用し得る。
【００６４】
テープ配線基板で配線パターン層３４０のリード４１０、４２０と半導体チップ４００との接合部分及び半導体チップ４００の主面は絶縁性封止樹脂で構成された封止部６２０で封止される。前記封止部６２０はエポキシ樹脂またはシリコーン樹脂を使用し得る。
【００６５】
図８は、本発明の他の実施形態による半導体チップパッケージを示す断面図である。図８は図６のＢ−Ｂ´に沿って切断した断面図である。図８は図７とその構成が実質的に同一であるので説明を省略する。
【００６６】
以上、添付した図面を参照して本発明の実施形態を説明してきたが、当業者は本発明の技術的思想や必須な特徴を変更せずに他の具体的な形態で実施し得ることを理解できる。それゆえ、上述した実施形態はすべての面で例示的なものであって限定的でないことを理解しなければならない。
【産業上の利用可能性】
【００６７】
本発明はタブ技術が適用されるＴＣＰまたはＣＯＦなどのテープ配線基板とそれを利用した半導体チップパッケージを含む。
【図面の簡単な説明】
【００６８】
【図１】一般的なテープ配線基板を示す部分平面図である。
【図２】従来技術による半導体チップが実装されたテープ配線基板のリードを示す部分平面図である。
【図３】従来技術による半導体チップが実装されたテープ配線基板のリードを示したす部分平面図である。
【図４Ａ】本発明の一実施形態によるテープ配線基板を示す部分平面図である。
【図４Ｂ】本発明の一実施形態によるテープ配線基板を示したす部分平面図である。
【図５】本発明の一実施形態による半導体チップが実装されたテープ配線基板のリード構造を示す部分平面図である。
【図６】本発明の他の実施形態によるテープ配線基板のリード構造を示す平面図である。
【図７】本発明の一実施形態による半導体チップパッケージを示す断面図である。
【図８】本発明の他の実施形態による半導体チップパッケージを示す断面図である。
【符号の説明】
【００６９】
１００、３００：テープ配線基板
１１０、３１０：チップ実装部
１２０、３２０：ベースフィルム
１３０、３３０：保護膜
１４０、３４０：配線パターン層
１４０ａ、３４０ａ、３４０ｂ：リード
１６０、３６０：伝送用穴
２１０：リード
２２０：電極パッド
２５０、４００：半導体チップ
２６０、２７０：リード
２８０、２９０：電極パッド
４０５、４２５、５０５、５２５：リード
４１０、４３０、５１０、５３０：リード先端部
４２０、４４０、５２０、５４０：リード本体部
４５０、４６０、５５０、５６０：電極パッド
６１０、７１０：チップバンプ
６２０、７２０：封じ部
【図１】
0004819335.tif 000002
【図２】
0004819335.tif 000003
【図３】
0004819335.tif 000004
【図４Ａ】
0004819335.tif 000005
【図４Ｂ】
0004819335.tif 000006
【図５】
0004819335.tif 000007
【図６】
0004819335.tif 000008
【図７】
0004819335.tif 000009
【図８】
0004819335.tif 000010