(57)【特許請求の範囲】
【請求項１】
チップが内部に設けられる携帯製品のためのチップ（５）であって、第一に、中央処理装置及びメモリが内部に集積された集積回路を有するアクティブ面（１３）を有するシリコン基板層（１２）と、第二に、前記シリコン基板層の前記アクティブ面に対してシールされたシリコンの追加の層（１４）とを含み、前記シリコンの追加の層（１４）は前記アクティブ面（１３）の少なくとも一部をカバーし、さらに、前記シリコンの追加の層は、１μｍよりも波長の長い赤外光領域の電磁放射の作用に対する物理的保護を与えるシリコンドーパント（１７）を含んでいることを特徴とするチップ。
【請求項２】
シリコンドーパント（１７）の密度は、１０17〜１０20原子／ｃｍ3の範囲であることを特徴とする請求項１に記載のチップ（５）。
【請求項３】
シリコンドーパント（１７）は、その化学的性質がシリコンのそれとは異なる原子群から選択されたものであり、当該原子群は、リン及びホウ素からなることを特徴とする、請求項１に記載のチップ（５）。
【請求項４】
シリコンドーパント（１７）は、シリコン基板層（１２）のアクティブ面（１３）から遠い部分に存在することを特徴とする、請求項１に記載のチップ（５）。
【請求項５】
シリコンドーパント（１７）は、シリコンの追加の層（１４）に存在することを特徴とする、請求項１に記載のチップ（５）。
【請求項６】
チップが内部に設けられた携帯製品であって、前記チップは、第一に、中央処理装置及びメモリが内部に集積された集積回路を有するアクティブ面（１３）を有するシリコン基板層（１２）と、第二に、前記シリコン基板層の前記アクティブ面に対してシールされたシリコンの追加の層（１４）とを含み、前記シリコンの追加の層（１４）は前記アクティブ面（１３）の少なくとも一部をカバーし、さらに、前記シリコンの追加の層は、１μｍよりも波長の長い赤外光領域の電磁放射の作用に対する物理的保護を与えるシリコンドーパント（１７）を含んでいることを特徴とする携帯製品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主としてカード形式の携帯製品に組み込むための集積回路（ＩＣ）チップに関する。
【０００２】
ＩＣカードは一般に、秘密の情報を格納し、これを安全に処理しなければならない分野で使用されている。このような実用化は、一例として、保健、電話通信、有料テレビ、電子財布への応用などの銀行業務などの分野においてなされている。
【０００３】
このようなカードは、内部にＩＣ又はチップのデバイスが組み込まれたプラスチックのカード本体からなる。
【０００４】
このようなチップでは、集積回路は、論理セルの複雑な組み合わせを構成し、この中で中央処理装置（ＣＰＵ）が、データバス及びアドレスバスを介してＲＡＭ、ＲＯＭ、或いはＥＥＰＲＯＭ型のメモリ内に格納された情報の供給及び制御を行っている。一般に論理セルには、ＣＭＯＳが使われている。これは、ｐ型の第一のＭＯＳトランジスタとｎ型の第二のＭＯＳトランジスタが直列に接続されて構成され、回路の入力に供給された電気信号とＲＯＭ又はＥＥＰＲＯＭメモリに格納されたプログラム又は関連する電子回路によって生成される電気信号の同時的な作用によって得られる共通の論理制御信号によって制御される。論理制御信号の機能として、価電子帯と伝導帯との間の電荷分布を変化させ、これにより前記トランジスタの制御されたスイッチングを行わせる。
【０００５】
とはいっても、いくつかのエネルギー源によってもこの分布を変えることができる。このようなエネルギー源には、特に電磁放射、中でも紫外光領域から赤外光領域のものが該当する。このため、このような放射を用いてチップのあるゾーン、例えばある論理セルの組を照らすと、論理回路によって命令される電気的な制御命令とは無関係に、この論理セルの組の中のトランジスタがスイッチング動作する。
【０００６】
このため、攻撃しようとする者（アタッカー）は、Ｖｄｄ、Ｖｓｓ、クロック、Ｉ／Ｏ、リセットなどのパッドを介してチップに接続し、紫外光領域、可視光領域、あるは赤外光領域の焦点合わせした電磁放射を選択した時刻ｔにおいてその回路の適当なゾーンに照射することによって、このゾーンの中のトランジスタにスイッチ動作を行わせ、これによってチップのメモリ内にプログラムされている動作の通常のシーケンスを変えること、特にチップに通常許されていない動作を実行させることが可能であり、このため回路を破壊することなく秘密情報にアクセスすることが可能だった。
【０００７】
それでも、電磁放射の作用に対して集積回路を保護するための周知の手段が開発された。これは、チップのＲＯＭ及びＥＥＰＲＯＭメモリにおけるプログラムが非常に多く、認証手段に関連しているという事実を特徴とするソフトウェアを含んでいる。しかしながら、これらの周知の手段は、「光の」攻撃に対して有効な保護を与えることがでず、また、チップ内に大量のメモリ空間を必要とし、このため実行しなければならない動作の速度を大幅に低下させるという欠点がある。
【０００８】
上記より、本発明が解決しようとする技術的な問題は、チップ内蔵の携帯製品、特にカード型の携帯製品のためのチップを提供することであり、このチップは、第一に、そのアクティブ面に中央処理装置及びメモリを構成する集積回路を有するシリコン基板層と、第二に、前記アクティブ面の少なくとも一部をカバーする追加のシリコン層とを含み、紫外光領域、可視光領域、および赤外光領域における電磁放射の作用に対して影響されないようにした。
【０００９】
本発明によれば、前述の技術的問題に対する解決策には、さらに、１μｍよりも波長の長い赤外光領域の電磁放射の作用に対する物理的保護を与える物理的手段が含まれている。
【００１０】
これらの電磁放射の作用に対する物理的保護を与える物理的手段は、具体的には、シリコンに対するドーパント（dopant）、あるいは、表面の不規則さ又は少なくとも一つの金属層によって形成されている。
【００１１】
本発明は、以下の限定的でない説明を、図面を参照しながら読むことによって、より良く理解される。
【００１２】
本発明は、一例として、スマートカードを取り扱うが、本発明は本来的に、ミニカード・フォーマットの加入者特定モジュール（SIM: subscriber identity module）或いは電子ラベルといった、携帯製品内に組み込まれる集積回路デバイスに広く適用される。
【００１３】
スマートカードは、接触及び／又は非接触で動作する標準的な携帯製品であり、ＩＯＳ規格７８１０及び７８１６において定義されており、その内容はこの説明中に参照として組み込まれる。
【００１４】
図１に示すように、スマートカードは、第一に、プラスチックのカード本体２と、第二に、カード本体２の表面と同一面に設けられたコンタクト領域４を有する電子モジュール３とを有している。
【００１５】
カード本体２は、熱可塑性又は熱硬化性のプラスチック材料から形成される。この形状は平らな長方形状の平行六面体で、その寸法はほぼ、長さが８５ミリメートル（ｍｍ）、幅が５４ｍｍ、厚さが０．７６ｍｍである。
【００１６】
図２に示した電子モジュール３は、集積回路、言い換えるとチップデバイス５を含んでおり、その後面６は、コンタクト領域４を伴うエポキシの厚い部分７に固定されている。チップ５上のコンタクトパッド８は、金属ワイヤによって前記領域４と電気的に接続されており、このワイヤはエポキシの厚い部分７を通して開口している穴１０を通っている。チップ５及びワイヤ９を含んだこの組立体は、保護用の樹脂１１に埋め込まれる。
【００１７】
本発明のチップ５の形状は小さい長方形状の平行六面体であり、実際には辺の長さは約２ｍｍ、厚さは数百μｍ、例えば２００μｍである。これには主要なタイプが二種類ある。
【００１８】
図３Ａに示す第一のタイプでは、チップ５は、シリコン基板層１２を有している。この層１２は、回路が集積化されているアクティブ面１３と、この面とは反対の側の後面６を有している。コンタクトパッド８は、一般には５個であり、これらはアクティブ面１３に集積されている。
【００１９】
図３Ｂに示す第二のタイプでは、チップ５は同じようにシリコン基板層１２を有し、その後面８は薄くしてある。このシリコン基板層１２は、同様に集積回路を含むアクティブ面１３と、このアクティブ面とは反対の側の後面６を有している。しかしながら、アクティブ面１３は追加のシリコン層１４によってカバーされており、このシリコン層１４は、シール層１５によって前記の面１３にシールされている。この追加の層１４は、上面１８と、シール層と接した底面１９とを有している。シール層１５及び追加の層１４は、コンタクトパッド８を除いて、チップ５のアクティブ面１３のすべて又は少なくともその主要な部分をカバーしている。コンタクトパッド８には、層１４及び１５を通って形成された開口部１６、すわなち「ヴィア」を通してアクセスすることができる。各層の実際の厚さは、次のようになっている。薄くした基板層：約１５μｍ、追加の層：約１５０μｍ、シール層：約１０μｍ。
【００２０】
本発明のチップ３は、そのタイプによらず、光の作用に対する、すわなち紫外光領域、可視光領域、赤外光領域の電磁放射の作用に対する物理的保護を与える物理的手段を有している。ここで各領域は、波長によって次のように定義される：
紫外光：１０ナノメートル（ｎｍ）＜λ＜４００ｎｍ；
可視光：４００ｎｍ＜λ＜７００ｎｍ；
赤外光：０．７μｍ＜λ＜０．１ｍｍ
図４のＡ〜Ｃに示す本発明の第一実施例では、これらの手段はシリコンドーパント１７である。
【００２１】
真性のシリコン結晶では、すべての原子或いはほぼすべての原子はシリコン原子である。図５Ａに示すように、３００ケルビン（Ｋ）における真性のシリコン結晶は、０．７μｍよりも長い波長の可視光及び紫外光スペクトルのほとんどの電磁放射に対して不透明であり、吸収係数は１００ｃｍ−１よりも大きい。しかしながら、ほぼ赤外光領域に対応する電磁波スペクトルの部分である１μｍを超える波長では、この吸収係数はかなり大きく低下する。すなわち、赤外放射は真性シリコンを透過する。
【００２２】
図５Ｂに示すように、Ｎｄ＝１０１９原子／ｃｍ３の密度でドーパント１７が存在する場合には、１μｍよりも短い波長においてだけでなく、これよりも長い波長においても、光の吸収係数は１００ｃｍ−１よりも大きい状態が維持される。しかも、波長が１μｍから１０μｍまで増えるに従って、吸収係数が増大することが分かる。
【００２３】
このように、シリコンの半導体的性質を変えるために一般的に使用されるドーパントは、１μｍよりも長い波長、すなわち特に赤外光領域の波長において吸収係数が相当大きくなるように、シリコンの真性結晶の吸収特性を変えることができる。
【００２４】
本発明では、ドーパント１７は、その化学的性質がシリコンのそれとは異なり、その存在によって結晶格子に欠陥を生じさせるような原子である。このような原子の例は、リン又はホウ素である。シリコン内に存在するドーパント原子の数は、１ｃｍ３当たり１０１７〜１０２０個の範囲であり、好ましくは１ｃｍ３当たり約１０１９個程度である。与えられた波長及び厚さにおける光の吸収は、ドーパントの密度の増加とともに大きくなる。
【００２５】
ドーパント１７は、シリコン結晶を成長させるときに結晶格子に混合させることもできるが、これ以外にも、不活性ガス雰囲気中で高温拡散させたり、イオン注入を行うこともできる。
【００２６】
ドーパント１７は、第一のタイプのチップ５又は第二のタイプのチップ５のシリコン基板層１２内に存在させることができる。ドーパントはまた、第二のタイプのチップ５の追加の層１４内にも混合させることができる。
【００２７】
第二のタイプのチップ５を示す図４Ａの変形例では、ドーパント１７はチップ５の追加の層１４内に存在する。これらはこの層１４全体に一様に分布している。しかしながら、前記の層１４の厚さ方向の一部だけ、特に、この層の上面１８に近い部分だけに集中させることもできる。
【００２８】
第一のタイプのチップ５を示す図４Ｂの変形例では、ドーパント１７はチップ５の基板層１２内に存在する。これらのドーパントは、前記の層１２の後側の部分に集中している。したがって、電気伝導に関するドーパントの作用は、チップ５のアクティブ面１３上の集積回路の適正な動作には干渉しない。
【００２９】
第二のタイプのチップ５を示す図４Ｃの変形例では、ドーパント１７は、チップの基板層１２と追加の層１４の両方に存在する。
【００３０】
図６Ａ〜Ｃに示す本発明の第二実施例では、光の作用に対する物理的保護を与える手段は、シリコンの層の面上に見える不規則面２０として形成されている。これらの不規則面は、第二のタイプのチップ５について、シリコン基板の後面、又は追加の層１４の上面及び底面の一方又は両方の上に見ることができる。
【００３１】
一例として、これらの不規則面２０は、基板又は追加の層の問題とする面の全面上に形成された凹部と凸部によって構成される。凹部と凸部の高さは、数ミクロンのオーダーである。
【００３２】
実際には、不規則面２０は、例えば機械的研磨などのドライ技術を用いた、あるいは水酸化カリウム（ＫＯＨ）加工などのウェット技術を用いた、シリコンのエッチングによって形成される。焦点合わせされて入射する電磁放射、特に１μｍよりも長い波長を有する電磁放射、特に赤外光の放射は、その一部はシリコンの不規則な壁によって反射され、一部は屈折を受ける。このように反射され、減衰され、拡散されることによって、放射はアタッカーが意図する目標には達せず、アタッカーはどの目標に最終的に到達すればよいのかを予測することはできない。これにより攻撃を不可能にする。
【００３３】
第二のタイプのチップ５を示す図６Ａの変形例では、不規則面２０は、追加の層１４のシール層１５と接する面上に形成されている。
【００３４】
第一のタイプのチップ５を示す図６Ｂの変形例では、不規則面２０は、シリコン基板層の後面に形成されている。
【００３５】
第二のタイプのチップ５を示す図６Ｃの変形例では、不規則面２０は、追加の層の面１８に形成されている。
【００３６】
第二のタイプのチップ５を示す図６Ｄの変形例では、不規則面２０は、追加の層１４の上面１８、底面１９、そしてチップ３の後面６に形成されている。
【００３７】
図７Ａ〜Ｃに示した本発明の第三実施例では、物理的保護手段は、基板又は追加の層１２又はシリコン層１４のうちの少なくとも一つの上に形成された金属層２１として構成されており、その厚さは５０オングストローム（Å）より厚く、好ましくは約１００Åである。
【００３８】
これは一例としてアルミニウムの層又はパラジウムの層、あるいは例えばニッケル、クロム、金などの金属の下位層の重ね合わせによって構成することができる。
【００３９】
面には、真空堆積によって金属を形成することができる。この金属の層は、回路への照射を意図するすべての入射光を反射し又は吸収するため、集積回路のアクティブ面を調べるために光学顕微鏡を用いることも、赤外線技術を用いて観察することもできなくなる。
【００４０】
第二のタイプのチップを示す図７Ａの変形例では、金属層２１は、追加の層１４とシール層１５の間に設けられている。
【００４１】
第一のタイプのチップを示す図７Ｂの変形例では、金属層２１は、基板の層１２の後面上に設けられている。
【００４２】
第二のタイプのチップ３を示す図７Ｃの変形例では、金属層２１は、追加の層１４の上面１８上に設けられている。
【００４３】
第二のタイプのチップ３を示す図７Ｄの変形例では、第一の金属層は追加の層１４とシール層１５の間に、第二の金属層は基板の層１２の後面上に設けられている。
【００４４】
本発明は、当然のこととして上記の説明には限定されない。加えて、一つのチップ５において異なる保護手段を用いることもできる。
【００４５】
第一のタイプのチップのアクティブ面上への追加の層の形成及び／又は上記の光の作用に対して回路を保護する手段の形成は、集積回路を製造するための通常の工程の後に続く工程において行うことができる。その結果、通常のチップ製造ラインをそのまま用いることができる。さらに、本発明のチップは、第一のタイプ及び第二のタイプのいずれも、最新のチップと実質的に同じ寸法である。そのため、モジュール製造用のラインを、本発明のチップを使ってそのまま使用することができる。
【００４６】
光の作用に対して物理的に保護する手段は、集積回路全体をカバーしてもよいし、その一部だけをカバーしてもよいことが分かる。前記集積回路のある一部だけをカバーするときは、カバーするのは重要な部分、すなわち光によって攻撃されやすく、かつ、このような光による妨害がチップ及びその中に含まれる秘密の保全性を脅かすものとなる部分とすべきである。特に、このような重要な部分は、ＥＥＰＲＯＭメモリセルをプログラミングする増倍電圧整流器（voltage multiplier）、メモリの内容を読み出す増幅器、そしていくつかの揮発性メモリ（ＲＡＭ）の抵抗又は中央処理装置（ＣＰＵ）によって構成される部分とすることができる。
【図面の簡単な説明】
【図１】  本発明のチップを有するカードの斜視図である。
【図２】  本発明のチップを含んだモジュールの斜視図である。
【図３】  Ａ及びＢは、本発明の二種類のチップを示した斜視図である。
【図４】  Ａ〜Ｃは、本発明のチップの第一実施例の三つの変形例の断面図である。
【図５】  Ａ及びＢは、本発明の手段が光の作用に対してチップにどの程度の保護を与えるかを示したグラフである。
【図６】  Ａ〜Ｄは、本発明のチップの第二実施例の四つの変形例を示した断面図である。
【図７】  Ａ〜Ｄは、本発明のチップの第三実施例の四つの変形例を示した断面図である。
【図１】
0004694693.tif 000002
【図２】
0004694693.tif 000003
【図３Ａ】
0004694693.tif 000004
【図３Ｂ】
0004694693.tif 000005
【図４Ａ】
0004694693.tif 000006
【図４Ｂ】
0004694693.tif 000007
【図４Ｃ】
0004694693.tif 000008
【図５Ａ】
0004694693.tif 000009
【図５Ｂ】
0004694693.tif 000010
【図６Ａ】
0004694693.tif 000011
【図６Ｂ】
0004694693.tif 000012
【図６Ｃ】
0004694693.tif 000013
【図６Ｄ】
0004694693.tif 000014
【図７Ａ】
0004694693.tif 000015
【図７Ｂ】
0004694693.tif 000016
【図７Ｃ】
0004694693.tif 000017
【図７Ｄ】
0004694693.tif 000018