(57)【特許請求の範囲】
【請求項１】
剥離可能な半導体基板を形成するための方法であって、
−マイクロキャビティおよび／またはマイクロバブルを含有した脆弱化層（４）を形成し得るような条件下で基板（１）内へと水素ガスおよび／または希ガスからなるガス種をイオン打込によってあるいはプラズマ雰囲気下での打込によって導入し、これにより、前記基板の前記脆弱化層（４）と一表面（２）との間に、半導体材料からなる薄膜を規定し；
−前記基板を熱処理することにより、前記脆弱化層（４）の脆弱化度合いを増大させ、この場合、この熱処理を、前記基板（１）の前記一表面（２）がブリスタといった形態で局所的に変形させる程度のものとし、なおかつ、前記薄膜の剥離を引き起こさない程度のものとし；
−前記基板の前記一表面上において半導体材料（６）のエピタキシャル成長を行い、これにより、前記薄膜上に少なくとも１つのエピタキシャル成長層を形成する；
ことを特徴とする方法。
【請求項２】
請求項１記載の方法において、
前記ガス種の導入を、プラズマ雰囲気下での打込によって行うとともに、この操作を、前記基板の両面に関して行うことを特徴とする方法。
【請求項３】
請求項１記載の方法において、
前記基板の前記熱処理の前に、打込基板の表面上に形成した酸化物であり熱的アニールの効果によって微視的割れ目をより大きくすることを可能とするシックナーの形成ステップを行い、
このシックナーの厚さを、前記薄膜の剥離を起こし得ないよう十分に大きなものとし、かつ、前記熱処理時に前記脆弱化層の高さレベルにおいて前記基板の分離を回避し得るよう十分に小さなものとすることを特徴とする方法。
【請求項４】
請求項３記載の方法において、
前記エピタキシャル成長ステップの前に、前記シックナーを完全にまたは部分的に除去することを特徴とする方法。
【請求項５】
請求項１記載の方法において、
複数の素子（７）を形成するという少なくとも１つのステップを行う場合には、エピタキシャル成長層を付与するという付加的ステップを行うことを特徴とする方法。
【請求項６】
請求項５記載の方法において、
前記複数の素子（７）を形成するという前記ステップにおいては、複数の光電池素子を形成することを特徴とする方法。
【請求項７】
請求項１〜６のいずれか１項に記載の方法において、
前記エピタキシャル成長層の上に、保護層を形成するという付加的ステップを行い、
この保護層を、前記脆弱化層の高さレベルにおける前記基板の分離のための化学的攻撃から前記エピタキシャル成長層を保護することを意図したものとすることを特徴とする方法。
【請求項８】
半導体材料からなる素子を形成するための方法であって、
−請求項１〜７のいずれか１項に記載された方法を使用することによって、劈開可能な半導体基板を準備し；
−前記脆弱化層の高さレベルにおいて劈開させ得る前記半導体基板において劈開を行い、この劈開すなわち分離を、前記薄膜と前記エピタキシャル成長層とからなるメンブランの形態をなす半導体材料素子に関して全体的に行う、あるいは、前記薄膜の一部と前記エピタキシャル成長層の対応部分とからなる１つまたは複数の半導体材料素子に関して部分的に行うことを特徴とする方法。
【請求項９】
請求項８記載の方法において、
前記分離の前に、前記エピタキシャル成長層を、支持体に対して固定することを特徴とする方法。
【請求項１０】
請求項８記載の方法において、
前記分離を、引っ張り応力および／または剪断応力の印加によって行うことを特徴とする方法。
【請求項１１】
請求項８記載の方法において、
前記分離を、
−前記脆弱化層内にさらなるガス種を導入し、
−その後、前記脆弱化層に対しての機械的応力の印加および／または熱処理を行う、
ことにより行うことを特徴とする方法。
【請求項１２】
請求項８記載の方法において、
前記分離を、前記脆弱化層の高さレベルにおける劈開応力の印加により行うことを特徴とする方法。
【請求項１３】
請求項８記載の方法において、
前記分離を、前記脆弱化層に対する化学的攻撃により行うことを特徴とする方法。
【請求項１４】
請求項８記載の方法において、
前記分離を、前記脆弱化層に対しての音波による処理によって行うことを特徴とする方法。
【請求項１５】
請求項８〜１４のいずれか１項に記載の方法において、
前記劈開可能な半導体基板を、請求項１〜７のいずれか１項に記載された方法によって事前的表面処理がなされ、さらに、既に分離された基板とすることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、剥離させ得るような半導体基板を形成するための方法に関するものである。本発明は、また、半導体材料内に素子を得るための方法に関するものである。
【背景技術】
【０００２】
仏国特許出願公開第２ ６８１ ４７２号明細書（米国特許第５，３７４，５６４号明細書に対応）には、半導体材料からなる薄膜の形成方法が開示されている。この文献には、希ガスまたは水素を、基板内へと導入することにより、ある条件下においては、打込イオンの平均侵入深さの近傍の深さのところに、マイクロキャビティまたはマイクロバブルの形成を誘起し得ることが、開示されている。打込面の側からこの基板に対して補剛体を緊密に接触させることにより、さらに、適切な熱処理を行うことにより、打込ゾーン内に存在しているマイクロキャビティどうしのまたはマイクロバブルどうしの間の相互作用を、引き起こすことができる。その後、この相互作用は、半導体基板の打込ゾーンの高さレベルにおける劈開をもたらすことができる。これにより、２つの部材が得られる。すなわち、一方においては、補剛体に対して付着した半導体フィルムが得られ、他方においては、初期打込基板の残部が得られる。基板の残部は、リサイクルして再使用することができる。この方法により、特に、半導体薄膜を、性質が異なり得る支持基板上へと、移送することができる。特に、ＳＯＩ基板（“Silicon On Insulator”）を形成することができる。
【０００３】
この方法は、また、仏国特許出願公開第２ ７４８ ８５０号明細書（米国特許第６，１９０，９９８号明細書に対応）に開示されているように、半導体材料以外の固体材料薄膜の製造に対しても適用することができる。例えば、導体材料や、誘電体材料や、結晶材料や、非結晶材料、に対しても適用することができる。
【０００４】
また、仏国特許出願公開第２ ７４８ ８５１号明細書（米国特許第６，０２０，２５２号明細書に対応）には、最初のイオン打込ステップと分離の最終段階との間において、例えば９００℃といったような高温の使用を必要とする中間的な技術的ステップを備え得るような方法が、開示されている。このような、熱処理を行う中間的ステップは、ウェハのフラット面の表面状態を変化させることなく、また、打込ゾーンの高さレベルにおける劈開をもたらすことなくすなわち上側に位置した薄膜の分離を誘起することなく、実行することができる。このような方法は、例えば、電子素子の形成操作の一部とすることができる。この場合、例えば水素の打込といったようなイオン打込ステップは、所定範囲の適切な照射量でもって、実行しなければならない。その後、最終的な分離ステップは、熱処理によっても、あるいは、構造に対しての機械的応力の印加によっても、あるいは、これらの２つの処理の組合せによっても、得ることができる。
【０００５】
仏国特許出願公開第２ ８０９ ８６７号明細書に開示された方法においては、基板内の埋設層に沿ってガス種を導入し、これにより、埋設層内にマイクロキャビティを形成する。このようにして脆弱化された埋設打込ゾーンは、基板の一面を有した薄膜を規定する。この方法においては、さらに、脆弱化ゾーンから、ガス種の全部または一部を除去する。ガス相のこの排気により、その後の処理を、高温で行うことを可能とし、その場合に、表面の変形（例えば、ブリスタという態様での表面変形）を引き起こすことも、また、上層の全体的なまたは部分的な分離を引き起こすこともない。マイクロキャビティゾーンの過脆弱化ステップを、付加的に、適切な熱処理の実行によってあるいは機械的応力の印加によってもあるいはこれらの２つのタイプの処理の組合せによっても、実行することができる。埋設ゾーンをこのようにして過脆弱化することにより、例えば、基板の上層と、基板の残部と、の間における最終的な分離を容易なものとすることができる。ガス種の打込ステップは、一方においては、埋設ゾーンの十分な脆弱化をもたらし得るような所定範囲の適切な照射量でもって、他方においては、その後のガス種の排気をもたらし得るような所定範囲の適切な照射量でもって、行われる。
【０００６】
仏国特許出願公開第２ ７５８ ９０７号明細書（米国特許第６，３１６，３３３号明細書に対応）においては、例えばシリコンといったような材料の層上に素子を形成し得るよう、そのような材料層を移送し得るような方法が、開示されている。処理済み層を備えた基板は、表面上の複数の所定領域がマスクされた状態で、準備される。その後、イオン打込ステップによってこの基板内に導入された種は、マスクされていない領域に局在化する。他方、マスクされたゾーンは、イオンを受領しない。打込ゾーンの高さレベルにおいては、したがって、ガス種の導入に関連した、例えばマイクロキャビティやマイクロバブルやあるいは微視的割れ目といった特定欠陥を有したような、埋設層が得られる。マスクゾーンは、素子のうちの、打込イオンの通過によって損傷を受けてしまうような活性領域を、保護し得るように、選択することができる。典型的には、マスクされたゾーンの寸法は、約１μｍとして記述される。その後、処理済み層と局所的打込領域とを有した基板を一体化し、さらに、分離操作を行う。分離操作は、特に、中程度の温度（約４００℃）でのアニールとすることができる。その後、複数の素子の各活性層を、支持基板上へと移送することができる。実際、打込ゾーンの高さレベルでのキャビティや微視的割れ目の進展は、表面層のウェハ全体にわたっての分離を引き起こすのに適切である。
【０００７】
C.H. Yun氏他によって公表された結果（“Transfer of patterned ion-cut silicon
layer”, Applied Physics Letters, vol. 73, No. 19, Nov. 1998、および、“Ion-cut
silicon layer transfer with patterned implantation of hydrogen”,Electrochemical
Society Proceedings, vol. 99-3, p. 125）は、打込ステップ時にマスクされた領域を、正方形あるいはラインを形成することができ、その最大寸法を、それぞれ、１５μｍ×１５μｍおよび１５μｍ×１００μｍとし得ることを示した。これらマスクパターンどうしを分離する打込ゾーンは、少なくとも５μｍでなければならない。その後、熱処理によって、あるいは、構造に対しての外部からの機械的な力の印加によって、支持体上への、表面層の移送を行うことができる。しかしながら、著者らは、移送された表面層が、打込埋設ゾーンの高さレベルにおいて、不均一な表面状態を有していることに注目している。寸法が大きくなるほど（１０μｍと１５μｍとの間で）、不均一さは、より大きなものとなる。著者らは、このような表面不規則性が、基板の劈開面（１１１）内における割れ目の不均一さの由来するものとして、説明している。
【０００８】
また、他の方法においては、高温処理（約１１００℃）を支持することができその後処理済み表面層を最終的に剥離させ得るような、剥離可能な基板の形成を可能とする。この方法は、イオン（水素、および／または、例えば希ガスといったような他のガス種）の導入時にマスクを使用することによって可能とされたような、局所的打込に基づいている。打込領域のサイズは、埋設ゾーンを脆弱化させるためのその後の熱処理が、および／または、素子を形成するために必要とされるステップの全部または一部が、表面を劣化させることがないように、工夫されている。この制約は、例えばマイクロエレクトロニクス素子といったような素子に関し、完全な表面状態を必要とするようなその後のステップと関連している。
【０００９】
剥離可能な基板を得ることに関しては、言い換えれば、基板表面と脆弱化済み埋設ゾーンとによって規定された表面層を有することに関しては、興味が増加してきている。その場合、基板は、高温処理を必要とするかもしれない素子の形成を意図した技術的ステップの実施に対して適合したものとされる。光電池に対する応用は、低コストの方法を使用するといったような追加の要求を有している。
【００１０】
仏国特許出願公開第２ ７４８ ８５０号明細書という上記文献は、小さな照射量でもってガス種（例えば水素）を導入することにより埋設層に沿って基板を脆弱化させるという方法を提案している。打ち込まれる照射量は、熱アニールによって表面変形や表面剥離が誘起されないように、選択されなければならない。分離を引き起こすために印加される機械的な力に依存して、埋設ゾーンの高さレベルにおいて達成される脆弱化ステップは、不十分であることが、判明した。その場合、埋設ゾーンの脆弱化の度合いを、増大させることが興味深い。
【００１１】
仏国特許出願公開第２ ８０９ ８６７号明細書という上記文献においては、制御された照射量の導入により、埋設ゾーンを脆弱化させ得るとともにその後にガスを除去することができ、これにより、温度上昇時の圧力効果を制限することができる。したがって、高温での技術的ステップ時において、表面の変形や剥離は、起こらない。この技術は、照射量を厳密に制御することを必要とするとともに、打込種の照射量の均一さを必要とする。打込パラメータに関する厳しい条件に関連した技術的制約を緩和することは、興味深いことである。
【００１２】
仏国特許出願公開第２ ７５８ ９０７号明細書という上記文献においては、基板の表面層内に複数の素子を形成した後に、ガス種を局所的に導入することを提案している。ガス種のこのような導入により、処理済み基板が支持基板上に一体化された後には劈開を生成し得るような不連続な埋設層を、形成することができる。したがって、基板は、複数の素子に関する様々な技術的ステップを実行した後に、脆弱化される。マスクされれる領域のアクセス可能なサイズ（複数の素子の各活性領域に対応する）は、目的とする用途に応じて、制限的であると考えられる。例えば、数十μｍ〜数百μｍという寸法の素子の場合には、この技術を実施することは、困難である。さらに、素子を形成するために使用される技術に応じて、活性層の厚さ、つまり、素子を有している厚さは、数μｍに到達することがあり得る（例えば、シリコン製の光電池の場合には、約５０μｍ）。その場合、かなりの深さのところにガス種を導入することと、マスキングによって領域を効果的に保護することと、を両立させることは、不可能である。それは、特に、例えば光電池応用においては、必要とされる設備（特定の打込器や加速器）のためであり、コストのためである。
【００１３】
劈開可能な基板は、イオンの導入時にマスクを使用しつつ、上記方法によって形成することができる。この方法においては、打込前に、中間ステップとしてのマスキングステップをを使用している。このため、微視的割れ目の側面制限によって、基板表面上において、ブリスタの形態とされた変形の発現をかなり制限することができる。この方法においては、基板の表面状態は、例えばマイクロエレクトロニクス素子といったような素子の形成に関する様々なステップに対して、完全に適合している。他方、この方法は、例えば光電池分野といったような応用分野においては、コスト高であるという欠点を有している。
【特許文献１】仏国特許出願公開第２ ６８１ ４７２号明細書
【特許文献２】米国特許第５，３７４，５６４号明細書
【特許文献３】仏国特許出願公開第２ ７４８ ８５０号明細書
【特許文献４】米国特許第６，１９０，９９８号明細書
【特許文献５】仏国特許出願公開第２ ７４８ ８５１号明細書
【特許文献６】米国特許第６，０２０，２５２号明細書
【特許文献７】仏国特許出願公開第２ ８０９ ８６７号明細書
【特許文献８】仏国特許出願公開第２ ７５８ ９０７号明細書
【特許文献９】米国特許第６，３１６，３３３号明細書
【非特許文献１】“Transfer of patterned ion-cut silicon layer”, AppliedPhysics Letters, vol. 73, No. 19, Nov. 1998
【非特許文献２】“Ion-cut silicon layer transfer with patterned implantationof hydrogen”,Electrochemical Society Proceedings, vol. 99-3, p. 125
【発明の開示】
【課題を解決するための手段】
【００１４】
本発明の目的は、コストを低減しつつも、構造を破壊したり劣化させたりすることなく基板から分離可能または剥離可能とされた処理済み表面層を得ることである。
【００１５】
したがって、本発明の目的は、剥離可能な半導体基板を形成するための方法に関するものであって、この方法においては、
−マイクロキャビティおよび／またはマイクロバブルを含有した脆弱化層を形成し得るような条件下で基板内へとガス種を導入し、これにより、基板の脆弱化層と一表面との間に、半導体材料からなる薄膜を規定し；
−基板を熱処理することにより、脆弱化層の脆弱化度合いを増大させ、この場合、この熱処理を、基板の一表面がブリスタといった形態で局所的に変形させる程度のものとし、なおかつ、薄膜の剥離を引き起こさない程度のものとし；
−基板の一表面上において半導体材料のエピタキシャル成長を行い、これにより、薄膜上に少なくとも１つのエピタキシャル成長層を形成する。
【００１６】
ガス種の導入は、イオン打込によって、あるいは、プラズマ雰囲気下での打込によって、行うことができる。
【００１７】
基板の熱処理の前に、シックナーの形成ステップを行うことができ、このシックナーの厚さは、薄膜の剥離を起こし得ないよう十分に大きなものとし、かつ、熱処理時に脆弱化相の高さレベルにおいて基板の分離を回避し得るよう十分に小さなものとすることができる。その後、シックナーは、エピタキシャル成長ステップの前に、完全にまたは部分的に除去することができる。
【００１８】
複数の素子を形成するという少なくとも１つのステップを行う場合には、エピタキシャル成長層を付与するという付加的ステップを行うことができる。複数の素子を形成するというステップにおいては、複数の光電池素子を形成することができる。
【００１９】
また、エピタキシャル成長層の上に、保護層を形成するという付加的ステップを行うことができ、この保護層は、脆弱化層の高さレベルにおける基板の分離のための化学的攻撃からエピタキシャル成長層を保護することを意図したものとすることができる。
【００２０】
本発明のさらなる目的は、半導体材料からなる素子を形成するための方法であって、この方法においては、
−上述した方法を使用することによって、劈開可能な半導体基板を準備し；
−脆弱化層の高さレベルにおいて劈開させ得る半導体基板において劈開を行い、この劈開すなわち分離を、薄膜とエピタキシャル成長層とからなるメンブランの形態をなす半導体材料素子に関して全体的に行う、あるいは、薄膜の一部とエピタキシャル成長層の対応部分とからなる１つまたは複数の半導体材料素子に関して部分的に行う。
【００２１】
また、分離の前に、エピタキシャル成長層は、支持体に対して補助的に固定することができる。
【００２２】
分離は、引っ張り応力および／または剪断応力の印加によって行うことができる。また、分離は、−脆弱化層内にさらなるガス種を導入し、−その後、脆弱化層に対しての機械的応力の印加および／または熱処理を行う、ことにより行うことができる。また、分離は、脆弱化層の高さレベルにおける劈開応力の印加により行うことができる。また、分離は、脆弱化層に対する化学的攻撃により行うことができる。また、分離は、これら手法の組合せによって行うことができる。
【００２３】
前記劈開可能な半導体基板は、上述した方法によって事前的表面処理がなされ、さらに、既に分離された基板とすることができる。
【発明を実施するための最良の形態】
【００２４】
添付図面を参照しつつ、本発明を何ら限定するものではなく単なる例示としての好ましい実施形態に関する以下の詳細な説明を読むことにより、本発明が、より完全に理解され、なおかつ、本発明の利点や特徴点が、より明瞭となるであろう。
【００２５】
本発明による方法は、特に、光電池応用という分野に適用される。本発明による方法においては、脆弱化埋設層を備えた基板（特に、シリコン基板）を形成することができる。基板に対しては、対象をなす光電池応用に関連したエピタキシャル成長および電池細部の形成といったような様々なステップを施すことができ、その後、処理済み表面層と、基板の残部と、の間において最終的な分離を行うことができる。
【００２６】
この方法は、マイクロキャビティや『プレートレット』やマイクロバブルによって脆弱化されたゾーンを最大濃度の深さのところに形成し得るような、水素イオンおよび／または希ガスイオンといったようなガス種の打込をベースとしている。脆弱化層の脆弱化度合いを増大させ得るような熱処理を、実行する。この熱処理は、以下においては、脆弱化熱処理と称される。ある条件下においては、打込基板に対して行われたこの脆弱化熱処理は、脆弱化埋設ゾーンにおけるキャビティおよび／または微視的割れ目を形成し、これにより、基板の表面上にブリスタまたはバブルを形成する。
【００２７】
本発明による方法においては、打込条件（この打込条件の主要なパラメータは、エネルギーと、照射量と、温度と、である）と、脆弱化熱処理のパラメータと、基板を準備するためのその後の様々な付加的なステップ（熱処理や、層の成膜、等）のパラメータとは、表面層の剥離が起こらないように、基板の性質（材料の特性、結晶配向、等）に応じて、選択されなければならない。剥離とは、脆弱化ゾーンの高さレベルにおける薄膜の部分的分離を意味している。このようにして、対象をなす応用に関連した特定の技術的ステップの際には、例えば、太陽電池の形成のために必要なシリコン層のエピタキシャル成長という技術的ステップの際には、一切の剥離が起こらない。
【００２８】
光電池の各構成要素の全部または一部を形成した後に、後述のある種の実施態様においては、マイクロキャビティおよび／または微視的割れ目による脆弱化ゾーンの高さレベルでの脆弱化によって、処理済み表面層（およそ５０μｍ）を、初期基板から分離することができる。
【００２９】
本発明による方法は、埋設脆弱化層の形成から開始される。これにより、様々な技術的ステップの実行後において、表面層と基板残部との間の分離を行うことができる。埋設脆弱化層の形成は、ガス種の局在深さを制御し得るような技術（例えば、イオン打込、プラズマ雰囲気中での打込、等）によって、例えば水素ガスおよび／または他の希ガス（ヘリウム、等）といったようなガス種を、基板内へと導入することをベースとしている。このような打込により、典型的にはマイクロキャビティや『プレートレット』やマイクロバブルからなるよ埋設脆弱化ゾーンを形成することができる。この埋設ゾーンと、基板表面と、によって、表面層が規定される。
【００３０】
埋設ゾーンの脆弱度合いを増大させる目的で、基板を準備する際の付加的ステップとして、例えば熱処理および／またはシックナーの成膜を行うことができる。このようなステップは、脆弱化熱処理の前に、基板上において行うことができる。
【００３１】
実際、熱的活性化状態においては、例えば水素イオンによって打込時に形成されたマイクロキャビティおよび／または『プレートレット』は、成長の法則に従う。したがって、打込照射量が十分な場合には、マイクロキャビティおよび／または微視的割れ目のサイズおよびそれらの中のガス圧力が増大するという累積効果が、ブリスタという形態でもって、表面層の局所的変形として発現する。
【００３２】
微視的割れ目および／またはキャビティの特性（モルフォロジー、サイズ、密度）は、埋設ゾーンの脆弱化状態を反映する。
【００３３】
脆弱化処理のある変形例においては、すべての熱処理に先立って、打込基板の表面上に、酸化物の成膜を実行することができる。酸化物は、シックナーという機械的役割を果たし、適切な熱的アニールの効果によって微視的割れ目がより大きな寸法へと横方向に寸法を大きくすることを可能とする。脆弱化度合いを大きくする上で好ましい微視的割れ目の特性は、酸化物層の追加によって、得ることができる。
【００３４】
与えられた基板に対し、打込パラメータ、脆弱化熱処理、および、基板を調整するためのパラメータ（熱処理、シックナーとして作用する層の成膜、等）は、基板表面上におけるブリスタのサイズおよび密度を決定する。言い換えれば、打込ゾーン内に含有されている微視的割れ目および／またはキャビティのサイズおよび密度をも、決定する。
【００３５】
また、基板の脆弱化度合いは、打込条件の関数として、および、その後の次処理の特性にの関数として、規定することができる。
【００３６】
したがって、与えられた基板について、以下のようにして、打込条件（エネルギー、照射量、温度）を選択する必要がある。
−適切な脆弱化熱処理の実行によって、効率的に、大きな寸法の微視的割れ目を得ることができ、基板表面上のブリスタを形成し得るように、選択する必要がある。しかしながら、この脆弱化熱処理は、すべての場合において、表面層の剥離を起こすものであってはならない。
−対象とする応用に関する特定の技術的ステップに関連したその後の処理が、例えば５５０℃〜１１００℃の範囲でのエピタキシャル成長といったようなその後の処理が、表面層の局所的な剥離を引き起こさないように、選択する必要がある。
【００３７】
本発明による方法においては、打込条件と脆弱化処理条件とを組み合わせることにより、対象をなす応用に関連した様々な技術的ステップの前後において、表面層の局所的な剥離を回避することができる。
【００３８】
脆弱化を増大させ得るようなすべての打込条件および熱処理条件は、埋設ゾーン内に微視的割れ目を含有した基板を得ることができるものでなければならず、基板表面上にブリスタを発現させ得るものでなければならない。微視的割れ目は、脆弱化埋設平面内においてランダムに分散しており、それらのサイズは、ガウス分布の法則に従う。このような脆弱化状態は、特に高温熱処理も含めて、基板に対して施されるすべての付加的処理の際に、例えば１つまたは複数の微視的割れ目の高さレベルにおいて、埋設ゾーンと基板表面との間に規定された表面層の局所的な剥離を誘起するものではない。
【００３９】
脆弱化層内に存在する微視的割れ目およびキャビティのモルフォロジーやサイズや密度が、脆弱化基板に対して施されるその後の処理に応じて、変化可能であることに注目することは重要である。基板を構成する材料の再構成に関する大きな累積熱印加量が、重要であって、打込とその後の脆弱化熱処理との後に形成された微視的割れ目のモルフォロジー変化に顕著な影響を有している。脆弱化熱処理はは、累積熱印加量が小さいことを要求する。大きな累積熱印加量の後には、これら微視的割れ目および／またはキャビティは、安定した多面体形状へと進展する。特に、割れ目のエッジが、多面体的に再構成されることに注意されたい。それらのサイズおよび密度は、また、脆弱化基板に課せられた累積熱印加量に強く依存する。脆弱化ステップが、打込ゾーン内に存在する微視的割れ目および／またはキャビティを、安定したオブジェクト（ガス種の全体または一部の除去、および、割れ目のエッジの少なくとも部分的な再構成）へと変換し得るような、高温熱処理を含み得ること注意されたい。これは、エピタキシャル成長および／または素子の形成という技術的ステップの際に、いかなる剥離現象をも回避することを目的としている。
【００４０】
この時点において、複数の素子を形成し得るよう、例えば複数の光電池素子を形成し得るよう、シリコン製の厚いエピタキシャル成長（最大でも約５０μｍまで）を、脆弱化基板上において実行することができる。表面上のブリスタがなす『中程度』の凹凸（典型的には、数μｍ〜数十μｍという範囲の直径、その場合に、最大変形は、数百ｎｍに達することができる）は、対象をなす応用に関して、良好な品質の単結晶シリコンからなる厚い層を、エピタキシャル成長によって得ることを可能とする。
【００４１】
その後、光電池タイプの素子を形成するための様々なステップを、実行することができる。
【００４２】
この方法の継続は、表面層と初期基板との間の最終的な分離に対応する。この分離は、脆弱化埋設ゾーンの高さレベルで行われることとなる。
【００４３】
このステップは、脆弱化ゾーンに対して、引っ張り応力を印加することにより、あるいは、剪断応力を印加することにより、あるいは、引っ張り応力と剪断応力との双方を有した混合モードを使用することにより、実行することができる。
【００４４】
第１実施形態においては、処理済み表面層を、初期基板から分離することができ、これにより、自立的なメンブランを形成することができる。このようなメンブランは、基板の表面全体にわたって分離することができる。あるいはこれに代えて、１つの素子または複数の素子からなるアセンブリの領域において局所的に分離することができる。分離は、脆弱化ゾーンの高さレベルのところに、分離用の応力を印加することにより、行うことができる。
【００４５】
第２実施形態においては、低コスト支持基板を、処理済みシリコン層に対して、接着剤層（ポリマー、樹脂、セラミック、金属、等）を使用して、連結することができる。その後、結合構造に対して例えば引っ張り応力や剪断応力やこれら双方を印加することによる分離を、脆弱化埋設ゾーンの高さレベルにおいて実行することができる。
【００４６】
この時点で、以下のものを得ることとなる。すなわち、
−一方においては、薄膜が剥離された初期基板（薄膜は、埋設ゾーンと、初期基板の表面と、よって規定されたゾーンである）と；
−他方においては、半導体材料（例えばシリコン）からなる処理済みメンブランを有した支持体と；
を得ることとなる。
【００４７】
本発明による方法の変形例においては、初期基板からのメンブランの最終的な分離を容易なものとし得るよう、化学的な攻撃を行うことができる。ＳＥＣＣＯ（登録商標）タイプの溶液は、シリコンを攻撃するという特性を有しているとともに、応力を受けたシリコンのゾーン、および／または、塑性変形を受けたゾーン、および／または、埋設構造や他のモルフォロジー的変形構造の分裂したゾーン、を優先的に攻撃するという特性を有している。したがって、微視的割れ目および／またはキャビティを含有してなる脆弱化ゾーンは、横方向サイズが数十ｎｍ〜数十μｍというものであって、ＳＥＣＣＯ（登録商標）溶液にとっての、優先的攻撃ゾーンとなる。このようにして、埋設脆弱化ゾーンの化学溶剤による漸次的な局所的消費によって、初期基板の処理済み表面層の分離を、開始することができる。分離ステップのこの変形例においては、保護層を成膜する必要がある。特に、基板の処理済み表面層上に、保護層を成膜する必要がある。これにより、形成された素子または形成された光電池の劣化を、回避することができる。
【００４８】
また、基板の処理済み領域が効果的に保護されている限りにおいては、脆弱化ゾーンの高さレベルにおいて半導体材料をエッチングし得るような他の溶液を、使用することができる。特に、半導体材料がシリコンである場合には、そのような溶液として、ＴＭＡＨやＫＯＨを例示することができる。
【００４９】
本発明による方法の変形例においては、脆弱化ゾーンの高さレベルにおいて局所的な攻撃を行うというこのステップは、素子（例えば、光電池セル）を形成する前に、実行することができる。この場合には、脆弱化基板の処理済み表面を保護するための予防措置を講ずる必要はない。
【００５０】
優先的な化学的攻撃というこの技術だけを使用することによって、初期基板から処理済みメンブランを完全に分離させることができる。これにより、自立した層を得ることができる。あるいは、これに代えて、安価な機械的支持体上にメンブランを移送することができる。
【００５１】
変形例においては、化学的攻撃というこの技術は、例えば引っ張り力といったような外力の印加による機械的分離技術と組み合わせて使用することができる。この場合、化学的攻撃は、埋設脆弱化ゾーンの高さレベルにおける割れ目のところから分離を開始させ得るとともに分離力をそこに集中させ得るという利点を有することとなり、したがって、最終的な分離を容易なものとし得るという利点を有することとなる。
【００５２】
変形例においては、基板に対して、音波（超音波、ナノ振動、等）による処理を施すことができる。
【００５３】
本発明による方法の変形例においては、処理済み基板の前面または背面から、例えば水素といったようなガス種を拡散させることを意図した処理を実行することができる。使用される技術は、例えば、プラズマによる水素化や、あるいは、拡散によってガス種を導入し得るような他の方法、とすることができる。このステップは、微視的割れ目および／またはマイクロキャビティからなる埋設ゾーンの脆弱化度合いを増強することを可能とする。材料内に導入されたガス種は、微視的割れ目ゾーンの高さレベルにおいて優先的にトラップされる。
【００５４】
その後、適切な熱処理によって、および／または、適切な機械的応力の印加によって、および／または、熱処理と機械的処理との双方を有した処理によって、最終的な分離を実現することができる。
【００５５】
表面層が剥離された後の初期基板は、その後、リサイクルすることができ、他の基板の脆弱化のために使用することができる。
【００５６】
有利な態様においては、リサイクルされた基板に関し、一切の表面調整処理（例えば、研磨）が不要であることに、注意されたい。分離ステップに関連した微小な表面粗さを基板表面が有していたとしても、ガス種の導入を、基板に対して直接的に行うことができる。
【００５７】
図１は、半導体基板（１）を示す横断面図である。この例においては、基板は、シリコンから形成されているとともに、本発明による方法の第１実施形態に基づく処理を受ける。シリコン基板（１）の主要な面（２）は、酸化シリコン層（３）によって被覆されている。
【００５８】
図１において矢印によって概略的に表わされている水素イオンの打込は、酸化物層（３）を通過して、基板（１）内において行われている。打込ビームは、２１０ｋｅＶというエネルギー、および、６×１０１６Ｈ＋／ｃｍ２という照射密度を有している。これにより、マイクロキャビティおよびマイクロバブルを有した脆弱埋設層（４）が形成されている。
【００５９】
５５０℃における３０分間にわたってのアニールを、この基板上において実行する。これにより、埋設ゾーンの脆弱化レベルを増大させることができる。実際、熱的活性化により、打込によって引き起こされたキャビティは、より大きなサイズの微視的割れ目および／またはキャビティを形成するように成長させるという法則に従う。これにより、図２に示すように、基板の表面上において、ブリスタ（５）という外観を引き起こす。
【００６０】
その後、基板の酸化表面から、酸素を除去する。次に、液相によるまたは気相によるシリコンのエピタキシャル成長という技術的ステップを、実行する。図３は、基板（１）の主要面（２）上における、エピタキシャル成長層（６）の存在を示している。エピタキシャル成長層（６）の厚さは、５０μｍとすることができる。液相でのエピタキシャル成長は、約９５０℃という温度でかつ２時間にわたって、行うことができる。気相でのエピタキシャル成長は、約１１００℃という温度でかつ１時間にわたって、行うことができる。
【００６１】
本発明の第２実施形態においては、水素イオンの打込は、シリコン基板を被覆している４００ｎｍ厚さの酸化シリコン層を通過して、７６ｋｅＶのエネルギー、および、６×１０１６Ｈ＋／ｃｍ２という照射密度でもって、行われる。その後、ＰＥＣＶＤによる成膜を実行し、３μｍという厚さの付加的な酸化シリコン層を形成する。その後、この基板に対して、４００℃から最大で１１００℃へと温度を上昇させていくようなアニールといったような脆弱化処理を行うことができる。温度上昇は、例えば、３℃／ｍｉｎとされ、１１００℃における処理持続時間は、１時間とすることができる。この処理は、打込ゾーンの高さレベルにおいてキャビティおよび／または微視的割れ目を成長させるという効果と、その後、高温においてこれらキャビティおよび／または微視的割れ目を安定化させるという効果と、を有している。これにより、厚い酸化物層の除去時にあるいはその後の技術的ステップ時に、基板の表面状態は、何ら変更を受けない。
【００６２】
その後、基板の酸化表面は、液相または気相での２０μｍ〜５０μｍという厚さでのシリコンのエピタキシャル成長の前に、還元される。
【００６３】
本発明の第３実施形態においては、水素打込を、シリコン基板を被覆している４００ｎｍ厚さの酸化シリコン層を通過させて、７６ｋｅＶというエネルギーでもってかつ６×１０１６Ｈ＋／ｃｍ２という照射密度でもって、プラズマ環境下において、実行する。その後、ＰＥＣＶＤによる成膜を実行し、３μｍ厚さの付加的な酸化シリコン層を形成する。その後、この基板に対して、４００℃から最大で１１００℃へと温度を上昇させていくようなアニールといったような脆弱化処理を行うことができる。温度上昇は、例えば、３℃／ｍｉｎとされる。
【００６４】
その後、基板の酸化表面は、部分的に還元される。酸化物は、例えば、基板の中央部分において除去され、基板のエッジにおいては、クラウンとして残される。酸化物からなるクラウンの幅は、数百μｍ〜数ｍｍとすることができる。その後、液相でのエピタキシャル成長を行い、２０μｍ〜５０μｍという厚さのエピタキシャル成長層を形成する。
【００６５】
図４は、本発明のこの第３実施形態を図示している。図４は、シリコン基板（１１）を示しており、シリコン基板（１１）は、脆弱化された埋設層（１４）と、基板（１１）上においてクラウンとして残された酸化物層（１３）と、基板面のうちの、酸化物によって被覆されていない部分上に成膜された、エピタキシャル成長層（１６）と、を備えている。クラウン（１３）上においては、エピタキシャル成長が行われていないことを、明瞭に理解することができる。
【００６６】
本発明の第４実施形態においては、水素イオンの打込を、シリコン基板を被覆している２００ｎｍ厚さの酸化シリコン層を通過させて、２１０ｋｅＶというエネルギーでもってかつ７×１０１６Ｈ＋／ｃｍ２という照射密度でもって、実行する。その後、ＰＥＣＶＤによる成膜を実行し、１０μｍ厚さの付加的な酸化シリコン層を形成する。
【００６７】
その後、この基板に対して、４５０℃において１４時間にわたって脆弱化のためのアニールを行うことができる。その後、温度を、３℃／ｍｉｎという増分で、１１００℃へと上昇させる。
【００６８】
その後、基板の酸化表面は、部分的に還元される。酸化物は、例えば、基板の中央部分において除去され、基板のエッジにおいては、クラウンとして残される。酸化物からなるクラウンの幅は、数百μｍ〜数ｍｍとすることができる。その後、気相でのエピタキシャル成長を行い、２０μｍ〜５０μｍという厚さのエピタキシャル成長層を形成する。
【００６９】
このステップの後の時点では、基板は、中央部分を備えており、この中央部分上において、エピタキシャル成長前に還元が行われていることのために、シリコン単結晶のエピタキシャル成長を行うことができる。よって、基板は、周縁部分に、酸化シリコンからなるクラウンを備えている。この周縁部分上においては、エピタキシャル成長は、多結晶という形態で行われる。
【００７０】
本発明の第５実施形態においては、プラズマ環境下における水素打込を、両面研磨済みシリコン基板を被覆している４００ｎｍ厚さの酸化シリコン層を通過させて、７６ｋｅＶというエネルギーでもってかつ６×１０１６Ｈ＋／ｃｍ２という照射密度でもって、実行する。この打込は、基板の両面に関して行う。その後、打込が行われた基板の両面上において、ＰＥＣＶＤによる成膜を実行し、３μｍ厚さの酸化シリコン層を形成する。その後、この基板に対して、４００℃から最大で１１００℃へと温度を上昇させていくようなアニールといったような脆弱化処理を行うことができる。温度上昇は、例えば、３℃／ｍｉｎとされる。
【００７１】
その後、基板の酸化表面は、部分的に還元される。特に、酸化物は、基板の両面の各中央部分において除去され、基板のエッジにおいては、クラウンとして残される。クラウンの幅は、数百μｍ〜数ｍｍとすることができる。その後、基板の両面に関し、液相でのエピタキシャル成長を行い、２０μｍ〜５０μｍという厚さのエピタキシャル成長層を形成する。このステップの後の時点では、基板は、中央部分を備えており、この中央部分上において、エピタキシャル成長前に還元が行われていることのために、シリコン単結晶のエピタキシャル成長を行うことができる。基板は、両面の各周縁部分に、ＰＥＣＶＤによって形成された酸化物からなるクラウンを備えている。これら周縁部分上においては、エピタキシャル成長を、行うことができない。
【００７２】
本発明の第６実施形態においては、水素イオンの打込を、シリコン基板を被覆している２００ｎｍ厚さの酸化シリコン層を通過させて、５２ｋｅＶというエネルギーでもってかつ５．５×１０１６Ｈ＋／ｃｍ２という照射密度でもって、実行する。その後、ＰＥＣＶＤによる成膜を実行し、５μｍ厚さの付加的な酸化シリコン層を形成する。その後、この基板に対して、５００℃において４時間にわたって脆弱化のためのアニールを行うことができる。その後、基板の酸化表面は、全体的に還元される。その後、６００℃において、液相でのエピタキシャル成長ステップを行うことにより、２０μｍ〜５０μｍという厚さのエピタキシャル成長層を形成する。
【００７３】
本発明のいずれの実施形態においても、例えば光電池素子といったような素子を形成するような技術的ステップを、実行することができる。図５は、図３に示された基板のエピタキシャル成長層（６）の中に形成された複数の素子（７）を示している。エピタキシャル成長が、基板の２つの主要面（両面）上において実行された場合には、複数の素子は、２つのエピタキシャル成長層の中に形成することができる。
【００７４】
その後、このようにして処理された処理済み基板は、図６に示すように、セラミック系接着剤（８）を使用することによって、例えばセラミック基板やガラス基板やムライト基板といったような機械的支持体（９）に対して、一体化される。その後、例えば傾斜したブレードを有したツールといったような適切なツールを、脆弱化された層（４）内へと挿入することにより、埋設ゾーンの高さレベルにおいてカットすることができ、これにより、処理済み基板（６）を支持基板（９）に対して一体化した状態で、初期基板（１）から処理済み層（６）を分離させることができる。その後、初期基板（１）は、脆弱化対象をなす新たな基板として、リサイクルすることができる。
【００７５】
本発明の第２実施形態における処理済み基板は、ポリマー接着剤を使用して、例えばプラスチック基板といったような機械的支持体に対して、一体化することができる。例えばＳＥＣＣＯ（登録商標）といったような溶液内に結合構造を浸漬することにより、多結晶シリコンと、酸化物からなるクラウンと、脆弱化埋設ゾーンと、を優先的に攻撃することができる。これにより、初期基板からの、処理済み層の分離を開始することができる。分離は、このような化学的手法によって完全に行うことができる、あるいはこれに代えて、機械的な応力の印加を併用することができる、あるいはこれに代えて、図６および図７において矢印（Ｆ）によって示されているような引っ張り応力および／または剪断応力を使用した機械的分離手法のみへと引き継ぐことができる。この初期基板は、その後、脆弱化対象をなす新たな基板として、リサイクルすることができる。
【００７６】
本発明の第３実施形態における処理済み基板は、ポリマー接着剤を使用して、例えばプラスチック基板といったような機械的支持体に対して、一体化することができる。その後、結合構造を、ＨＦバス内に浸漬することができる。この浸漬は、処理済み脆弱化基板上に存在する酸化物周縁層を攻撃するという効果を有している。これにより、ブレードの挿入時に応力を印加することにより、脆弱化ゾーンの高さレベルに、より良好に応力を集中させることができる。これにより、処理済み層と初期基板との間の分離を完了することができる。初期基板は、その後、脆弱化対象をなす新たな基板として、リサイクルすることができる。
【００７７】
本発明の第４実施形態における処理済み基板は、ポリマー接着剤を使用して、例えばプラスチック基板といったような機械的支持体に対して、一体化することができる。例えばＳＥＣＣＯ（登録商標）といったような溶液内に結合構造を浸漬することにより、多結晶シリコンと、酸化物からなるクラウンと、脆弱化埋設ゾーンと、を優先的に攻撃することができる。これにより、初期基板からの、処理済み層の分離を開始することができる。分離は、このような化学的手法によって完全に行うことができる、あるいはこれに代えて、機械的な応力の印加を併用することができる、あるいはこれに代えて、図６および図７において矢印（Ｆ）によって示されているような引っ張り応力および／または剪断応力を使用した機械的分離手法のみへと引き継ぐことができる。初期基板は、その後、脆弱化対象をなす新たな基板として、リサイクルすることができる。
【００７８】
本発明の第５実施形態における処理済み基板は、ポリマー接着剤を使用して、例えばプラスチック基板といったような機械的支持体に対して、一体化することができる。その後、結合構造を、ＨＦバス内に浸漬する。この浸漬は、処理済み脆弱化基板の両面上に存在する酸化物周縁層を攻撃するという効果を有している。これにより、ブレードの挿入時に応力を印加することにより、脆弱化ゾーンの高さレベルに、より良好に応力を集中させることができる。この応力は、基板の一方の面または他方の面の脆弱化層の領域に対して、個別的にまたは同時に、印加することができる。これにより、処理済み層と初期基板との間の分離を完了することができる。初期基板は、その後、脆弱化対象をなす新たな基板として、リサイクルすることができる。
【図面の簡単な説明】
【００７９】
【図１】本発明に基づき、脆弱化された埋設層を形成するという目的のために、イオン打込が行われた半導体基板を示す断面図である。
【図２】本発明に基づき、脆弱化された埋設層の脆弱化度合いを増大させ得るような熱処理が施された後における図１の半導体基板を示す断面図である。
【図３】本発明に基づき、基板の打込面の全面にわたって半導体材料層をエピタキシャル成長させた後における図２の半導体基板を示す断面図である。
【図４】本発明に基づき、基板の打込面の一部表面にわたって半導体材料層をエピタキシャル成長させた後における図２の半導体基板を示す断面図である。
【図５】本発明に基づき、エピタキシャル成長層内に複数の素子を形成した後における図３の半導体基板を示す断面図である。
【図６】本発明に基づき、エピタキシャル成長層を支持体上に取り付けた後における図５の半導体基板を示す断面図である。
【図７】本発明に基づき、支持体に対して固定された図６に示す半導体基板に関しての分離ステップを示す断面図である。
【符号の説明】
【００８０】
１  半導体基板
２  一表面
３  酸化シリコン層（シックナー）
４  脆弱化層
５  ブリスタ
６  エピタキシャル成長層
７  素子
９  機械的支持体（支持体）
１１  シリコン基板（半導体基板）
１４  脆弱化層
【図１】
0004777774.tif 000002
【図２】
0004777774.tif 000003
【図３】
0004777774.tif 000004
【図４】
0004777774.tif 000005
【図５】
0004777774.tif 000006
【図６】
0004777774.tif 000007
【図７】
0004777774.tif 000008