(57)【特許請求の範囲】
【請求項１】
差動線路と電源プレーン・グランドプレーン対とこの電源プレーン・グランドプレーン対を貫く差動ビアとを実装したプリント回路基板から放射される不要輻射（ＥＭＩ）の増加量が、前記差動線路にスキューが無い場合の基準ＥＭＩの量に対して所定の許容ＥＭＩ増加量を満たすときの最大の許容スキュー長を求める差動線路ＥＭＩ解析システムであって、
前記差動線路にスキューが無い場合とスキューが有る場合の各々について、プリント回路基板等価回路モデルを作成するプリント回路基板等価回路作成手段と、
このプリント回路基板等価回路モデルから、前記電源プレーン・グランドプレーン対の電圧分布と前記差動線路の電流分布を計算する回路計算手段と、
この回路計算手段の計算結果を用いて、前記差動線路にスキューが無い場合のプリント回路基板等価回路モデルから求めた基準ＥＭＩに対して、前記差動線路にスキューが有る場合のプリント回路基板等価回路モデルから求めたＥＭＩの増加量を計算するＥＭＩ増加量計算手段と、
あらかじめ指定された許容ＥＭＩ増加量と前記ＥＭＩ増加量計算手段が計算したＥＭＩ増加量の大小を比較し、前記許容ＥＭＩ増加量未満のＥＭＩ増加量となる最大のスキュー長を最大許容スキュー長として決定する最大許容スキュー決定手段とを備えることを特徴とする差動線路ＥＭＩ解析システム。
【請求項２】
請求項１記載の差動線路ＥＭＩ解析システムにおいて、
前記プリント回路基板等価回路作成手段は、前記差動線路にスキューが無い場合とスキューが有る場合の各々について、前記差動線路の等価回路モデルと前記電源プレーン・グランドプレーン対の等価回路モデルと前記差動ビアの等価回路モデルとを結合したプリント回路基板等価回路モデルを作成することを特徴とする差動線路ＥＭＩ解析システム。
【請求項３】
請求項２記載の差動線路ＥＭＩ解析システムにおいて、
さらに、前記プリント回路基板の構造に関する情報を入力するプリント回路基板情報入力手段と、
前記プリント回路基板を構成する材質の物理定数を入力する物理定数入力手段と、
前記電源プレーン・グランドプレーン対の等価回路モデル作成用のメッシュに関する情報を入力するメッシュ情報入力手段と、
前記差動線路の伝送線路特性を算出する伝送線路特性算出ソルバーと、
前記許容ＥＭＩ増加量を指定する許容ＥＭＩ増加量指定手段と、
前記プリント回路基板等価回路モデルの回路解析を実行する回路ソルバーとを備え、
前記伝送線路特性算出ソルバーは、前記プリント回路基板の構造に関する情報と前記物理定数を基に前記差動線路の伝送線路特性を算出し、
前記プリント回路基板等価回路作成手段は、前記プリント回路基板の構造に関する情報と前記物理定数と前記伝送線路特性算出ソルバーの算出結果と前記メッシュに関する情報を基に前記プリント回路基板等価回路モデルを作成し、
前記回路計算手段は、前記回路ソルバーを用いて前記電源プレーン・グランドプレーン対の電圧分布と前記差動線路の電流分布を計算することを特徴とする差動線路ＥＭＩ解析システム。
【請求項４】
請求項３記載の差動線路ＥＭＩ解析システムにおいて、
前記プリント回路基板等価回路作成手段は、前記メッシュ情報入力手段によって指定されたメッシュに対して、前記プリント回路基板の電源プレーン・グランドプレーン対に平行平板モデルを適用した等価回路を作成し、前記差動線路の伝送線路パラメータを計算した上で前記差動線路の等価回路モデルと前記差動ビアの等価回路モデルを作成し、前記差動線路の等価回路モデルと前記電源プレーン・グランドプレーン対の等価回路モデルと前記差動ビアの等価回路モデルとを結合したプリント回路基板等価回路モデルを作成することを特徴とする差動線路ＥＭＩ解析システム。
【請求項５】
請求項４記載の差動線路ＥＭＩ解析システムにおいて、
前記プリント回路基板等価回路作成手段は、前記電源プレーン・グランドプレーン対の等価回路モデルのメッシュ幅が前記差動ビアの間隔より大きい場合に、２つの差動ビア用のノードを１つにまとめた上で、電流制御型従属電流源と電圧制御型従属電圧源を併用して前記差動線路と前記差動ビアとの接合部の等価回路を作成し、コモンモード成分とディファレンシャルモード成分に分けて前記差動ビアの等価回路を作成することを特徴とする差動線路ＥＭＩ解析システム。
【請求項６】
請求項５記載の差動線路ＥＭＩ解析システムにおいて、
前記プリント回路基板等価回路作成手段と前記回路計算手段と前記ＥＭＩ増加量計算手段と前記最大許容スキュー決定手段とは、前記許容ＥＭＩ増加量と前記ＥＭＩ増加量計算手段によって計算されるＥＭＩ増加量が略等しくなるまで、前記スキュー長を更新する度に前記プリント回路基板等価回路モデルの作成と前記電圧分布と電流分布の計算と前記ＥＭＩ増加量の計算と前記ＥＭＩ増加量の大小比較とを行うことを特徴とする差動線路ＥＭＩ解析システム。
【請求項７】
請求項６記載の差動線路ＥＭＩ解析システムにおいて、
前記プリント回路基板等価回路作成手段は、前記差動線路の等価回路モデルの一端を電流源として指定することを特徴とする差動線路ＥＭＩ解析システム。
【請求項８】
ＣＰＵとメモリとを備えたコンピュータを用いて、差動線路と電源プレーン・グランドプレーン対とこの電源プレーン・グランドプレーン対を貫く差動ビアとを実装したプリント回路基板から放射される不要輻射（ＥＭＩ）の増加量が、前記差動線路にスキューが無い場合の基準ＥＭＩの量に対して所定の許容ＥＭＩ増加量を満たすときの最大の許容スキュー長を求める差動線路ＥＭＩ解析方法であって、
前記差動線路にスキューが無い場合とスキューが有る場合の各々について、プリント回路基板等価回路モデルを作成するプリント回路基板等価回路作成手順と、
このプリント回路基板等価回路モデルから、前記電源プレーン・グランドプレーン対の電圧分布と前記差動線路の電流分布を計算する回路計算手順と、
この回路計算手順の計算結果を用いて、前記差動線路にスキューが無い場合のプリント回路基板等価回路モデルから求めた基準ＥＭＩに対して、前記差動線路にスキューが有る場合のプリント回路基板等価回路モデルから求めたＥＭＩの増加量を計算するＥＭＩ増加量計算手順と、
あらかじめ指定された許容ＥＭＩ増加量と前記ＥＭＩ増加量計算手順で計算されたＥＭＩ増加量の大小を比較し、前記許容ＥＭＩ増加量未満のＥＭＩ増加量となる最大のスキュー長を最大許容スキュー長として決定する最大許容スキュー決定手順とを、前記メモリに記憶されたプログラムに従って前記ＣＰＵに実行させることを特徴とする差動線路ＥＭＩ解析方法。
【請求項９】
請求項８記載の差動線路ＥＭＩ解析方法において、
前記プリント回路基板等価回路作成手順は、前記差動線路にスキューが無い場合とスキューが有る場合の各々について、前記差動線路の等価回路モデルと前記電源プレーン・グランドプレーン対の等価回路モデルと前記差動ビアの等価回路モデルとを結合したプリント回路基板等価回路モデルを作成することを特徴とする差動線路ＥＭＩ解析方法。
【請求項１０】
差動線路と電源プレーン・グランドプレーン対とこの電源プレーン・グランドプレーン対を貫く差動ビアとを実装したプリント回路基板から放射される不要輻射（ＥＭＩ）の増加量が、前記差動線路にスキューが無い場合の基準ＥＭＩの量に対して所定の許容ＥＭＩ増加量を満たすときの最大の許容スキュー長を求める差動線路ＥＭＩ解析プログラムであって、
前記差動線路にスキューが無い場合とスキューが有る場合の各々について、プリント回路基板等価回路モデルを作成するプリント回路基板等価回路作成手順と、
このプリント回路基板等価回路モデルから、前記電源プレーン・グランドプレーン対の電圧分布と前記差動線路の電流分布を計算する回路計算手順と、
この回路計算手順の計算結果を用いて、前記差動線路にスキューが無い場合のプリント回路基板等価回路モデルから求めた基準ＥＭＩに対して、前記差動線路にスキューが有る場合のプリント回路基板等価回路モデルから求めたＥＭＩの増加量を計算するＥＭＩ増加量計算手順と、
あらかじめ指定された許容ＥＭＩ増加量と前記ＥＭＩ増加量計算手順で計算されたＥＭＩ増加量の大小を比較し、前記許容ＥＭＩ増加量未満のＥＭＩ増加量となる最大のスキュー長を最大許容スキュー長として決定する最大許容スキュー決定手順とを、コンピュータに実行させることを特徴とする差動線路ＥＭＩ解析プログラム。
【請求項１１】
請求項１０記載の差動線路ＥＭＩ解析プログラムにおいて、
前記プリント回路基板等価回路作成手順は、前記差動線路にスキューが無い場合とスキューが有る場合の各々について、前記差動線路の等価回路モデルと前記電源プレーン・グランドプレーン対の等価回路モデルと前記差動ビアの等価回路モデルとを結合したプリント回路基板等価回路モデルを作成することを特徴とする差動線路ＥＭＩ解析プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動線路と電源プレーン・グランドプレーン対と差動ビアとを実装したプリント回路基板構造の解析方法に係り、特に差動線路のスキューに依存する電源プレーン・グランドプレーン対からのＥＭＩを予測し、許容ＥＭＩ増加量を満たす差動線路のスキューの許容値を高速に決定する差動線路ＥＭＩ解析システム、差動線路ＥＭＩ解析方法およびプログラムに関するものである。
【背景技術】
【０００２】
電子機器の高速化に伴い、プリント回路基板からの不要輻射（Electro-Magnetic Interference、以下ＥＭＩと略す）問題が顕著となってきている。とりわけ、信号配線と電源プレーン・グランドプレーン対が交差する信号ビア構造は、信号を伝わる電磁波の一部が電源プレーン・グランドプレーン対内に伝播し、電源プレーン・グランドプレーン対の端部からのＥＭＩを増大させることが知られている。
【０００３】
昨今では、信号配線として差動配線が用いられることが多い。差動配線の場合、差動ビアから電源プレーン・グランドプレーン対に伝播する電磁波は、二本の差動ビアの電流が互いに逆位相となっていることによるキャンセル効果により、従来のシングル配線のビア構造よりも抑えることが可能である。しかし、差動ビア手前の差動線路部で配線長差、すなわちスキューが生じた場合は、２本の差動ビアの電流は完全な逆位相とはならない。このため、同相成分、すなわちコモンモード成分が、シングル配線のビア構造と同様に電源グランドプレーン間に電磁波を発生させてしまうため、不要なＥＭＩが増大する。
【０００４】
図１６（Ａ）、図１７（Ｂ）は差動線路を搭載したプリント回路基板の平面図、図１６（Ｂ）、図１７（Ｂ）はそれぞれ図１６（Ａ）、図１７（Ｂ）のＩ−Ｉ線断面図である。図１６（Ａ）、図１６（Ｂ）、図１７（Ａ）、図１７（Ｂ）は、上記スキュー（配線長差）が無い場合と有る場合の差動ビア部での電源系への干渉を模擬的に示した図である。図１６（Ａ）、図１６（Ｂ）は差動線路部にスキューが無い例を示し、図１７（Ａ）、図１７（Ｂ）は差動線路部にスキューが有る例を示している。
【０００５】
プリント回路基板５００は、４層基板である。一層目に実装されたＬＳＩであるドライバ５０１から２本の差動線路５０３には、互いに逆位相の差動信号が送られるようになっている。この差動信号は、グランドプレーン５０６と電源プレーン５０５を貫く差動ビア５０４を介して４層目の差動線路５１０を伝搬する。そして、差動信号は、差動ビア５０９を介して再び１層目の差動線路５１１を伝搬し、ＬＳＩであるレシーバ５０２にて受信されるようになっている。
【０００６】
図１６（Ａ）、図１６（Ｂ）のように差動線路５０３，５１１にスキューが無い構造の場合、差動ビア５０４，５０９から電源プレーン５０５とグランドプレーン５０６間に漏れる電磁波５０７は小さい。したがって、電源プレーン５０５とグランドプレーン５０６の端部から漏れるＥＭＩ５０８も小さい。
【０００７】
一方、図１７（Ａ）、図１７（Ｂ）のように差動線路５０３，５１１にスキュー６１２が有る構造の場合、差動ビア５０４，５０９を流れる電流がコモンモード成分を含んでいるため、差動ビア５０４，５０９から電源プレーン５０５とグランドプレーン５０６間に漏れる電磁波５０７が大きい。したがって、電源プレーン５０５とグランドプレーン５０６の端部から漏れるＥＭＩ５０８も大きくなる。
【０００８】
以上のように、差動線路を実装したプリント回路基板構造においては、差動線路５０３，５１１にスキュー６１２が存在する状態で電源プレーン５０５とグランドプレーン５０６を差動ビア５０４，５０９で貫通する場合がある。この場合、差動ビア５０４，５０９のコモンモード成分が電源プレーン５０５とグランドプレーン５０６との間に漏れ、結果として電源プレーン５０５とグランドプレーン５０６の端部から漏れるＥＭＩが増大する。
【０００９】
スキューに依存する電源グランドプレーンの端部からのＥＭＩの増加量を効率良く予測するためには、図１７（Ａ）、図１７（Ｂ）の構造を模擬した等価回路モデルを用いて素早く計算する必要がある。
本発明の発明者らは、多層プリント回路基板のＥＭＩ対策に利用できる方法として、多層プリント回路基板の電源系の解析方法を提案した（特許文献１参照）。この特許文献１に開示された解析方法によれば、多層プリント回路基板の電源系の等価回路モデルを効率良く作成することができる。
【００１０】
【特許文献１】特開２００７−００４４１８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
前述のように、スキューに依存する電源グランドプレーンの端部からのＥＭＩの増加量を効率良く予測するためには、図１７（Ａ）、図１７（Ｂ）の構造を模擬した等価回路モデルを用いて素早く計算する必要がある。しかしながら、該当する構造の等価回路モデルで一般化されているものはない。特許文献１に開示された解析方法では、差動線路にスキューが存在する場合のプリント回路基板構造の等価回路モデルを得ることはできなかった。
【００１２】
結果として、従来は３次元数値解析手法を用いてプリント回路基板構造に起因するＥＭＩを直接的に計算することが主流であった。しかし、３次元数値解析ツールは、対象構造を３次元的に直接メッシュ化するため、計算コスト（計算時間と計算容量）が膨大になるという問題点があった。
【００１３】
本発明は、以上の課題を克服するためになされたものであって、差動線路を実装したプリント回路基板構造に関して、構造を模擬したプリント回路基板等価回路モデルを作成し、差動線路のスキューに依存する電源プレーン・グランドプレーン対からのＥＭＩを効率的に予測し、あらかじめ指定した許容ＥＭＩ増加量を満たす差動線路のスキューの許容値を高速に決定することができる差動線路ＥＭＩ解析システム、差動線路ＥＭＩ解析方法およびプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、差動線路と電源プレーン・グランドプレーン対とこの電源プレーン・グランドプレーン対を貫く差動ビアとを実装したプリント回路基板から放射される不要輻射（ＥＭＩ）の増加量が、前記差動線路にスキューが無い場合の基準ＥＭＩの量に対して所定の許容ＥＭＩ増加量を満たすときの最大の許容スキュー長を求める差動線路ＥＭＩ解析システムであって、前記差動線路にスキューが無い場合とスキューが有る場合の各々について、プリント回路基板等価回路モデルを作成するプリント回路基板等価回路作成手段と、このプリント回路基板等価回路モデルから、前記電源プレーン・グランドプレーン対の電圧分布と前記差動線路の電流分布を計算する回路計算手段と、この回路計算手段の計算結果を用いて、前記差動線路にスキューが無い場合のプリント回路基板等価回路モデルから求めた基準ＥＭＩに対して、前記差動線路にスキューが有る場合のプリント回路基板等価回路モデルから求めたＥＭＩの増加量を計算するＥＭＩ増加量計算手段と、あらかじめ指定された許容ＥＭＩ増加量と前記ＥＭＩ増加量計算手段が計算したＥＭＩ増加量の大小を比較し、前記許容ＥＭＩ増加量未満のＥＭＩ増加量となる最大のスキュー長を最大許容スキュー長として決定する最大許容スキュー決定手段とを備えるものである。
【００１５】
また、本発明の差動線路ＥＭＩ解析システムの１構成例において、前記プリント回路基板等価回路作成手段は、前記差動線路にスキューが無い場合とスキューが有る場合の各々について、前記差動線路の等価回路モデルと前記電源プレーン・グランドプレーン対の等価回路モデルと前記差動ビアの等価回路モデルとを結合したプリント回路基板等価回路モデルを作成するものである。
【００１６】
また、本発明の差動線路ＥＭＩ解析システムの１構成例は、さらに、前記プリント回路基板の構造に関する情報を入力するプリント回路基板情報入力手段と、前記プリント回路基板を構成する材質の物理定数を入力する物理定数入力手段と、前記電源プレーン・グランドプレーン対の等価回路モデル作成用のメッシュに関する情報を入力するメッシュ情報入力手段と、前記差動線路の伝送線路特性を算出する伝送線路特性算出ソルバーと、前記許容ＥＭＩ増加量を指定する許容ＥＭＩ増加量指定手段と、前記プリント回路基板等価回路モデルの回路解析を実行する回路ソルバーとを備え、前記伝送線路特性算出ソルバーは、前記プリント回路基板の構造に関する情報と前記物理定数を基に前記差動線路の伝送線路特性を算出し、前記プリント回路基板等価回路作成手段は、前記プリント回路基板の構造に関する情報と前記物理定数と前記伝送線路特性算出ソルバーの算出結果と前記メッシュに関する情報を基に前記プリント回路基板等価回路モデルを作成し、前記回路計算手段は、前記回路ソルバーを用いて前記電源プレーン・グランドプレーン対の電圧分布と前記差動線路の電流分布を計算するものである。
【００１７】
また、本発明の差動線路ＥＭＩ解析システムの１構成例において、前記プリント回路基板等価回路作成手段は、前記メッシュ情報入力手段によって指定されたメッシュに対して、前記プリント回路基板の電源プレーン・グランドプレーン対に平行平板モデルを適用した等価回路を作成し、前記差動線路の伝送線路パラメータを計算した上で前記差動線路の等価回路モデルと前記差動ビアの等価回路モデルを作成し、前記差動線路の等価回路モデルと前記電源プレーン・グランドプレーン対の等価回路モデルと前記差動ビアの等価回路モデルとを結合したプリント回路基板等価回路モデルを作成するものである。
【００１８】
また、本発明の差動線路ＥＭＩ解析システムの１構成例において、前記プリント回路基板等価回路作成手段は、前記電源プレーン・グランドプレーン対の等価回路モデルのメッシュ幅が前記差動ビアの間隔より大きい場合に、２つの差動ビア用のノードを１つにまとめた上で、電流制御型従属電流源と電圧制御型従属電圧源を併用して前記差動線路と前記差動ビアとの接合部の等価回路を作成し、コモンモード成分とディファレンシャルモード成分に分けて前記差動ビアの等価回路を作成するものである。
【００１９】
また、本発明の差動線路ＥＭＩ解析システムの１構成例において、前記プリント回路基板等価回路作成手段と前記回路計算手段と前記ＥＭＩ増加量計算手段と前記最大許容スキュー決定手段とは、前記許容ＥＭＩ増加量と前記ＥＭＩ増加量計算手段によって計算されるＥＭＩ増加量が略等しくなるまで、前記スキュー長を更新する度に前記プリント回路基板等価回路モデルの作成と前記電圧分布と電流分布の計算と前記ＥＭＩ増加量の計算と前記ＥＭＩ増加量の大小比較とを行うものである。
また、本発明の差動線路ＥＭＩ解析システムの１構成例において、前記プリント回路基板等価回路作成手段は、前記差動線路の等価回路モデルの一端を電流源として指定することを特徴とするものである。
【００２０】
また、本発明は、ＣＰＵとメモリとを備えたコンピュータを用いる差動線路ＥＭＩ解析方法であって、前記差動線路にスキューが無い場合とスキューが有る場合の各々について、プリント回路基板等価回路モデルを作成するプリント回路基板等価回路作成手順と、このプリント回路基板等価回路モデルから、前記電源プレーン・グランドプレーン対の電圧分布と前記差動線路の電流分布を計算する回路計算手順と、この回路計算手順の計算結果を用いて、前記差動線路にスキューが無い場合のプリント回路基板等価回路モデルから求めた基準ＥＭＩに対して、前記差動線路にスキューが有る場合のプリント回路基板等価回路モデルから求めたＥＭＩの増加量を計算するＥＭＩ増加量計算手順と、あらかじめ指定された許容ＥＭＩ増加量と前記ＥＭＩ増加量計算手順で計算されたＥＭＩ増加量の大小を比較し、前記許容ＥＭＩ増加量未満のＥＭＩ増加量となる最大のスキュー長を最大許容スキュー長として決定する最大許容スキュー決定手順とを、前記メモリに記憶されたプログラムに従って前記ＣＰＵに実行させることを特徴とするものである。
【００２１】
また、本発明の差動線路ＥＭＩ解析プログラムは、前記差動線路にスキューが無い場合とスキューが有る場合の各々について、プリント回路基板等価回路モデルを作成するプリント回路基板等価回路作成手順と、このプリント回路基板等価回路モデルから、前記電源プレーン・グランドプレーン対の電圧分布と前記差動線路の電流分布を計算する回路計算手順と、この回路計算手順の計算結果を用いて、前記差動線路にスキューが無い場合のプリント回路基板等価回路モデルから求めた基準ＥＭＩに対して、前記差動線路にスキューが有る場合のプリント回路基板等価回路モデルから求めたＥＭＩの増加量を計算するＥＭＩ増加量計算手順と、あらかじめ指定された許容ＥＭＩ増加量と前記ＥＭＩ増加量計算手順で計算されたＥＭＩ増加量の大小を比較し、前記許容ＥＭＩ増加量未満のＥＭＩ増加量となる最大のスキュー長を最大許容スキュー長として決定する最大許容スキュー決定手順とを、コンピュータに実行させるようにしたものである。
【発明の効果】
【００２２】
本発明によれば、差動線路の等価回路モデルと差動ビアの等価回路モデルと電源プレーン・グランドプレーン対の等価回路モデルとを別個に作成した上で結合し、差動線路のスキューにより増加する、電源プレーン・グランドプレーン対からのＥＭＩの増加量を瞬時に計算し、許容ＥＭＩ増加量を超えない範囲で最大の許容スキュー長を瞬時に求めることができる。その結果、本発明は、不要輻射対策を行うＥＭＣ分野や電気実装の分野においてきわめて有用な手段を提供することができる。
【発明を実施するための最良の形態】
【００２３】
［第１実施例］
以下、本発明の実施例について図面を参照して詳細に説明する。図１は、本発明の第１実施例に係る差動線路ＥＭＩ解析システムの構成を示すブロック図である。
本実施例の差動線路ＥＭＩ解析システムは、プリント回路基板等価回路作成部１０５と、回路計算部１０８と、ＥＭＩ増加量計算部１０９ａと、最大許容スキュー決定部１０９ｂと、最大許容スキュー表示部１１０とから構成される。
【００２４】
以下の全ての実施例では、差動線路を実装したプリント回路基板の構造として、差動線路にスキューが無い場合は図１６（Ａ）、図１６（Ｂ）に示したような構造を想定し、差動線路にスキューが有る場合は図１７（Ａ）、図１７（Ｂ）に示したような構造を想定している。以下では、電源プレーンとグランドプレーンの組を電源プレーン・グランドプレーン対と呼ぶことにする。
【００２５】
プリント回路基板等価回路作成部１０５は、差動線路にスキューが無い場合とスキューが有る場合の各々について、差動線路の等価回路モデルと電源プレーン・グランドプレーン対の等価回路モデルと差動ビアの等価回路モデルとを結合したプリント回路基板等価回路モデルを作成する手段を有する。
回路計算部１０８は、プリント回路基板等価回路作成部１０５で作成されたプリント回路基板等価回路モデルを解く手段を有する。
【００２６】
ＥＭＩ増加量計算部１０９ａは、スキューが無い場合の差動線路部からのＥＭＩを基準ＥＭＩとし、スキューがある場合の電源プレーン・グランドプレーン対から発生するＥＭＩを、磁気ダイポールの放射式にしたがって算出し、このＥＭＩの計算値の基準ＥＭＩに対する増加量を計算する手段を有する。
【００２７】
最大許容スキュー決定部１０９ｂは、ＥＭＩ増加量と許容ＥＭＩ増加量との大小を比較して、最大許容スキュー長を決定する手段を有する。
最大許容スキュー表示部１１０は、最大許容スキュー値を表示する手段を有する。
【００２８】
次に、本発明の第１実施例に係る差動線路ＥＭＩ解析システムの解析処理の処理手順に関して説明する。図２は、本実施例の差動線路ＥＭＩ解析システムの解析処理の手順を示すフローチャートである。
プリント回路基板等価回路作成部１０５は、プリント回路基板の構造に関する情報と材質の物理定数と電源プレーン・グランドプレーン対の等価回路モデル作成用のメッシュに関する情報とスキュー長の情報を用いて、差動線路にスキューが無い場合とスキューが有る場合の各々について、差動線路の等価回路モデルと電源プレーン・グランドプレーン対の等価回路モデルと差動ビアの等価回路モデルとを結合したプリント回路基板等価回路モデルを作成し、その回路定数を算出する（ステップＳ１０１）。
【００２９】
回路計算部１０８は、プリント回路基板等価回路作成部１０５が作成したプリント回路基板等価回路モデルを数値的に解き、差動線路にスキューが無い場合とスキューが有る場合の各々について、電源プレーン・グランドプレーン対の電圧分布と差動線路の電流分布を計算する（ステップＳ１０２）。
【００３０】
ＥＭＩ増加量計算部１０９ａは、差動線路にスキューが無い場合のプリント回路基板等価回路モデルから計算された差動線路の電流分布を基に、スキューが無い場合の差動線路からのＥＭＩを基準ＥＭＩとして計算する。続いて、ＥＭＩ増加量計算部１０９ａは、差動線路にスキューが有る場合のプリント回路基板等価回路モデルから計算された電源プレーン・グランドプレーン対の端部の電圧と差動線路の電流分布を基に、差動線路にスキュー長ΔＬのスキューが有る場合の電源プレーン・グランドプレーン対の端部から発生するＥＭＩ（ΔＬ）を算出する。そして、ＥＭＩ計算部１０９は、この計算したＥＭＩ（ΔＬ）の基準ＥＭＩに対する増加量ΔＥｃａｌを計算する（ステップＳ１０３）。
【００３１】
最大許容スキュー決定部１０９ｂは、計算したＥＭＩ増加量ΔＥｃａｌと予め指定された許容ＥＭＩ増加量ΔＥの大小を比較し、許容ＥＭＩ増加量ΔＥ未満のＥＭＩ増加量となる最大のスキュー長ΔＬを最大許容スキュー長として決定する（ステップＳ１０４）。
最大許容スキュー表示部１１０は、最大許容スキュー長の値を表示する（ステップＳ１０５）。
【００３２】
以上のように、本実施例では、差動線路の等価回路モデルと差動ビアの等価回路モデルと電源プレーン・グランドプレーン対の等価回路モデルとを別個に作成した上で結合し、差動線路のスキューにより増加する、電源プレーン・グランドプレーン対からのＥＭＩの増加量を計算することにより、許容ＥＭＩ増加量を超えない範囲で最大の許容スキュー長を求めることができる。その結果、本実施例は、不要輻射対策を行うＥＭＣ（Electro magnet compatibility）分野や電気実装の分野においてきわめて有用な手段を提供することができる。
【００３３】
［第２実施例］
次に、本発明の第２実施例について説明する。図３は、本発明の第２実施例に係る差動線路ＥＭＩ解析システムの構成を示すブロック図である。本実施例は、第１実施例をより具体的に説明するものであり、第１実施例と同様の構成には同一の符号を付してある。
本実施例の差動線路ＥＭＩ解析システムは、プリント回路基板情報入力部１０１と、物理定数入力部１０２と、メッシュ情報入力部１０３と、伝送線路特性算出ソルバー１０４と、プリント回路基板等価回路作成部１０５と、許容ＥＭＩ増加量指定部１０６と、回路ソルバー１０７と、回路計算部１０８と、ＥＭＩ計算部１０９と、最大許容スキュー表示部１１０とから構成される。
【００３４】
プリント回路基板情報入力部１０１は、解析の対象となるプリント回路基板の構造に関する情報として、電源プレーン・グランドプレーン対の縦横の寸法と厚み、差動線路の構造と位置、差動ビアの場所などの情報を入力する手段を有する。
物理定数入力部１０２は、プリント回路基板を構成する材質の物理定数（誘電体の比誘電率と基板導体の損失値など）、解析したい周波数帯域（最低周波数ｆｍｉｎと最大周波数ｆｍａｘ）、初期スキュー長、及びスキューの更新幅であるスキュー調整間隔ΔＬｘを入力する手段を有する。
【００３５】
メッシュ情報入力部１０３は、プリント回路基板の電源プレーン・グランドプレーン対の等価回路モデル作成用のメッシュ数もしくはメッシュ間隔に関する情報を入力する手段を有する。
伝送線路特性算出ソルバー１０４は、プリント回路基板の差動線路の伝送線路特性を算出する手段を有する。
プリント回路基板等価回路作成部１０５は、メッシュ情報入力部１０３と伝送線路特性算出ソルバー１０４の出力を基に、差動線路にスキューが無い場合とスキューが有る場合の各々について、差動線路の等価回路モデルと電源プレーン・グランドプレーン対の等価回路モデルと差動ビアの等価回路モデルとを結合したプリント回路基板等価回路モデルを作成する手段を有する。
【００３６】
許容ＥＭＩ増加量指定部１０６は、プリント回路基板に差動線路と電源プレーン・グランドプレーン対と電源プレーン・グランドプレーン対を貫く差動ビアとがあって、差動線路にスキューがある場合の許容ＥＭＩ増加量を指定する手段を有する。
回路ソルバー１０７は、任意の等価回路モデルを数値的に解く手段を有する。この回路ソルバーとは、例えば節点電位解法等の回路解析法を用いて回路解析を実行するソフトウェアをいう。
【００３７】
回路計算部１０８は、プリント回路基板等価回路作成部１０５で作成されたプリント回路基板等価回路モデルを、回路ソルバー１０７を用いて解く手段を有する。
ＥＭＩ計算部１０９は、スキューが無い場合の差動線路部からのＥＭＩを基準ＥＭＩとし、スキューがある場合の電源プレーン・グランドプレーン対から発生するＥＭＩを、磁気ダイポールの放射式にしたがって算出し、このＥＭＩの計算値の基準ＥＭＩに対する増加量と許容ＥＭＩ増加量との大小を比較する手段を有する。このＥＭＩ計算部１０９は、第１実施例のＥＭＩ増加量計算部１０９ａと最大許容スキュー決定部１０９ｂとを含むものである。
最大許容スキュー表示部１１０は、ＥＭＩ計算部１０９から最終的に出力される最大許容スキュー値を表示する手段を有する。
【００３８】
次に、本発明の第２実施例に係る差動線路ＥＭＩ解析システムの解析処理の処理手順に関して説明する。図４は、本実施例の差動線路ＥＭＩ解析システムの解析処理の手順を示すフローチャートである。
まず、プリント回路基板情報入力部１０１は、解析の対象となるプリント回路基板の構造に関する情報として、電源プレーン・グランドプレーン対の縦横の寸法と厚み、差動線路の構造と位置、差動ビアの場所などの情報を入力する（ステップＳ２０１）。
【００３９】
物理定数入力部１０２は、プリント回路基板を構成する材質の物理定数（誘電体の比誘電率と基板導体の損失値など）、解析したい周波数帯域（最低周波数ｆｍｉｎと最大周波数ｆｍａｘ）、初期スキュー長、及びスキュー調整間隔ΔＬｘを入力する（ステップＳ２０２）。
メッシュ情報入力部１０３は、プリント回路基板の電源プレーン・グランドプレーン対の等価回路モデル作成用のメッシュ数もしくはメッシュ間隔に関する情報を入力する（ステップ２０３）。
【００４０】
許容ＥＭＩ増加量指定部１０６は、許容ＥＭＩ増加量ΔＥを入力する（ステップＳ２０４）。
ステップＳ２０１〜Ｓ２０４の入力情報は、例えば差動線路ＥＭＩ解析システムのユーザによって予め指定されている。
【００４１】
次に、プリント回路基板等価回路作成部１０５は、プリント回路基板の構造に関する情報と物理定数とメッシュに関する情報と伝送線路特性算出ソルバー１０４の算出結果とスキュー長の情報を用いて、差動線路にスキューが無い場合とスキューが有る場合の各々について、差動線路の等価回路モデルと電源プレーン・グランドプレーン対の等価回路モデルと差動ビアの等価回路モデルとを結合したプリント回路基板等価回路モデルを作成し、その回路定数を算出する（ステップＳ２０５）。
【００４２】
このとき、プリント回路基板等価回路作成部１０５は、ステップＳ２０３で指定されたメッシュの情報に対して、プリント回路基板の電源プレーン・グランドプレーン対に平行平板モデルを適用した等価回路モデルを作成し、伝送線路特性算出ソルバー１０４を用いて差動線路の伝送線路パラメータを計算した上で差動線路の伝送線路モデルと差動ビアの等価回路モデルを作成し、電源プレーン・グランドプレーン対の平行平板モデルと差動線路の等価回路モデルと差動ビアの等価回路モデルとを連結するプリント回路基板等価回路モデルを作成し、全体の回路定数を算出し、差動線路モデルの一端を電流源として指定する。
【００４３】
回路計算部１０８は、プリント回路基板等価回路作成部１０５が作成したプリント回路基板等価回路モデルを回路ソルバー１０７を用いて数値的に解き、差動線路にスキューが無い場合とスキューが有る場合の各々について、電源プレーン・グランドプレーン対の電圧分布と差動線路の電流分布を計算する（ステップＳ２０６）。
【００４４】
ＥＭＩ計算部１０９は、差動線路にスキューが無い場合のプリント回路基板等価回路モデルから計算された差動線路の電流分布を基に、スキューが無い場合の差動線路からのＥＭＩを基準ＥＭＩとして計算する。続いて、ＥＭＩ計算部１０９は、差動線路にスキューが有る場合のプリント回路基板等価回路モデルから計算された電源プレーン・グランドプレーン対の端部の電圧と差動線路の電流分布を基に、差動線路にスキュー長ΔＬのスキューが有る場合の電源プレーン・グランドプレーン対の端部から発生するＥＭＩ（ΔＬ）を、磁気ダイポールの放射式にしたがって算出する。そして、ＥＭＩ計算部１０９は、この計算したＥＭＩ（ΔＬ）の基準ＥＭＩに対する増加量ΔＥｃａｌを計算する（ステップＳ２０７）。
【００４５】
ＥＭＩ計算部１０９は、計算したＥＭＩ増加量ΔＥｃａｌとステップＳ２０４で指定された許容ＥＭＩ増加量ΔＥの大小を比較する（ステップＳ２０８）。
ＥＭＩ計算部１０９は、計算したＥＭＩ増加量ΔＥｃａｌよりも許容ＥＭＩ増加量ΔＥが大きい場合（ステップＳ２０８においてＮＯ）、現在のスキュー長ΔＬにスキュー調整間隔ΔＬｘを加算して、加算結果を新たなスキュー長ΔＬとし、この更新したスキュー長ΔＬをプリント回路基板等価回路作成部１０５に渡す（ステップＳ２０９）。
【００４６】
こうして、計算したＥＭＩ増加量ΔＥｃａｌと許容ＥＭＩ増加量ΔＥがほぼ等しくなるまで、ステップＳ２０５〜Ｓ２０９の処理が繰り返される。
ＥＭＩ計算部１０９は、ステップＳ２０７で計算したＥＭＩ増加量ΔＥｃａｌと許容ＥＭＩ増加量ΔＥがほぼ等しい場合は（ステップＳ２０８においてＹＥＳ）、計算に用いたスキュー長ΔＬを最大許容スキュー長として最大許容スキュー表示部１１０に出力する。最大許容スキュー表示部１１０は、ＥＭＩ計算部１０９から出力された最大許容スキュー長の値を表示する（ステップＳ２１０）。
【００４７】
次に、本発明の第２実施例に係る差動線路ＥＭＩ解析システムにおけるＥＭＩ解析方法の理論に関して、図面を参照にして説明する。
前述のように、電源プレーン・グランドプレーン対を貫く差動ビアの各々を流れる電流に同相成分、すなわちコモンモード成分があると、コモンモード成分から発生する電磁波が電源プレーンとグランドプレーンとの間をノイズとして伝播し、結果として電源プレーンとグランドプレーンの端部から漏れるＥＭＩが増大する。
【００４８】
通常、マイクロストリップ型の差動線路から発生するＥＭＩは、伝送線路モデルを用いて２本の配線の一次元的な電流分布を計算し、その電流分布を用いることにより計算可能である。なぜなら、配線電流の放射電磁界は、配線の電流分布とそのグランドに対する鏡象電流を放射源として、既存のＭａｘｗｅｌｌ方程式の変形式として表すことができるからである（参考文献１「S.Ramo et al.，“Fields and Waves in Communication Electronics”，Third Edition，p.616」参照）。具体的には、回路計算部１０８が計算した差動線路の配線電流、およびそのグランドに対する鏡象電流Ｊｓの計算値に、以下の式（１）を適用すればよい。
【００４９】
【数１】
0004803127.tif 000002
【００５０】
ここで、ｋは平面波の波数、ｒは座標系の原点と電界観測点との距離、ｒ’は座標系の原点と配線要素との距離、Ψは原点と電界観測点を結ぶ直線と、原点と配線要素を結ぶ直線とが成す角、Ｓ’は差動線路の配線電流およびそのグランドに対する鏡象電流Ｊｓがある部分の微小配線要素、μは電源プレーンとグランドプレーン間の誘電体の透磁率である。
【００５１】
一方、差動ビアの電流から発生する電磁波が電源プレーンとグランドプレーンとの間を伝播する場合、電源プレーンとグランドプレーンの端部から漏れるＥＭＩは、差動線路と電源プレーン・グランドプレーン対とを含むプリント回路基板の等価回路モデルを作成した上で、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis ）等の回路ソルバー１０７を用いて電源プレーン・グランドプレーン対の電圧分布を計算し、その電源プレーン・グランドプレーン対の端部電圧の解析結果の微小区間に微小磁気ダイポールを適用し、積分することにより、計算することが可能である。
【００５２】
なぜなら、平面アンテナ構造の放射電磁界は、板状導体の端部の電圧分布を等価磁流源として、既存のＭａｘｗｅｌｌ方程式の変形式として表すことができるからである（上記参考文献１参照）。具体的には、回路計算部１０８が計算した、電源プレーン・グランドプレーン対の端部の電圧値に対して、以下の式（２）を適用すればよい。
【００５３】
【数２】
0004803127.tif 000003
【００５４】
式（２）において、Ｓ1はプリント回路基板の電源プレーン・グランドプレーン対の端部沿いの境界、ｎはプリント回路基板端部沿い境界外向き単位法線ベクトル、Ｖ1はプリント回路基板の電源プレーン・グランドプレーン対の端部の電圧、ｈ1はプリント回路基板の誘電体の厚み、εは電源プレーンとグランドプレーン間の誘電体の誘電率である。
【００５５】
マイクロストリップ構造の差動線路と差動ビアと電源プレーン・グランドプレーン対とを含むプリント回路基板の等価回路モデルは以下のようにして作成する。
まず、参考文献２「T.Harada et al.，“Power-Distribution Plane Analysis for Multilayer Printed Circuit Boards with SPICE”，Proc.of 2000 IEMT/IMC Symposium，p.420-425，April，2000」に従って、微小平行平板の等価回路モデルから構成される２次元等価回路モデルを用いてプリント回路基板の電源プレーン・グランドプレーン対の等価回路モデルを作成し、結合線路モデルを用いてマイクロストリップ構造の差動線路の等価回路モデルを作成する。さらに、参考文献３「N.Kobayashi et al.，“Analysis of Multilayered Power-Distribution Planes with Via Structures using SPICE”，IEIECE Technical Report，EMCJ2005-97，p.25-30」の手順に従って、差動ビアの等価回路モデルを作成する。
【００５６】
図５（Ａ）〜図５（Ｄ）はプリント回路基板の電源プレーン・グランドプレーン対をメッシュ化して等価回路モデルで表した図であり、図５（Ａ）は電源プレーン・グランドプレーン対の等価回路モデルの平面図、図５（Ｂ）は図５（Ａ）の等価回路モデルを構成する１個のメッシュのより詳細な等価回路モデルを示す図、図５（Ｃ）は図５（Ａ）の電源プレーン・グランドプレーン対の等価回路モデルの側面図、図５（Ｄ）は図５（Ｃ）の等価回路モデルの高さ方向の一辺のより詳細な等価回路モデルを示す図である。
【００５７】
図５（Ａ）において、ａはプリント回路基板の横方向の大きさ、ｂはプリント回路基板の縦方向の大きさ、Δｘはメッシュαの横方向の大きさ、Δｙはメッシュαの縦方向の大きさである。
図５（Ｂ）は図５（Ａ）の１個のメッシュαの等価回路モデルを表している。ＲｘとＲｙはそれぞれ横方向と縦方向の辺の抵抗を表しており、ＬｘとＬｙはそれぞれ横方向と縦方向のインダクタンスを表している。
【００５８】
図５（Ｃ）において、Ｈは電源プレーンとグランドプレーン間の距離、３０５は等価回路モデルのグランドを表している。
図５（Ｄ）は図５（Ｃ）の等価回路モデルの高さ方向の一辺βのより詳細な等価回路モデルを表している。図５（Ｄ）では、キャパシタンスＣｚとコンダクタンスＧｚが並列接続されている。
【００５９】
インダクタンスＬｘ，Ｌｙ、抵抗Ｒｘ，Ｒｙ、キャパシタンスＣｚ及びコンダクタンスＧｚは、以下の式（３）〜式（８）のように計算できる。
【００６０】
【数３】
0004803127.tif 000004
【００６１】
Ｈはプリント回路基板情報入力部１０１が入力する電源プレーンとグランドプレーン間の距離である。σは導体板（電源プレーンとグランドプレーン）の導電率、μは電源プレーンとグランドプレーン間の誘電体の透磁率、εは誘電体の誘電率、δは誘電体の誘電損失であり、これらは物理定数入力部１０２が入力する物理定数である。ｆは物理定数入力部１０２が入力する解析周波数である。Δｘ，Δｙは前述のとおりメッシュの横方向、縦方向の大きさであり、物理定数入力部１０２が入力するメッシュ間隔の情報に含まれる。
【００６２】
図６（Ａ）はプリント回路基板の一対の差動線路の平面図、図６（Ｂ）は図６（Ａ）の差動線路のＩ−Ｉ線断面図である。図７（Ａ）、図７（Ｂ）は図６（Ａ）、図６（Ｂ）の差動線路を結合線路モデルを用いてモデル化した等価回路モデルを示す図であり、図７（Ａ）は差動線路にスキューが無い場合の等価回路モデルを示し、図７（Ｂ）は差動線路にスキューが有る場合の等価回路モデルを示している。
【００６３】
図６（Ａ）、図６（Ｂ）において、４００は差動線路、４０１，４０２，４０３，４０４はそれぞれ差動線路４００の第１ポート、第２ポート、第３ポート、第４ポート、４０５は誘電体である。ＤＷは差動線路４００の配線幅、ＤＩは差動線路４００の間隔、ＤＬは差動線路４００の配線長、Δｈは差動線路４００の配線の厚み、ｈは誘電体４０５の厚みである。
【００６４】
一般に、差動線路の伝送線路としての解析は、４ポートの入出力を有する結合線路を用いて解析することができ、この場合は、単位長あたりのキャパシタンス行列Ｃ、インダクタンス行列Ｌ、コンダクタンス行列Ｇ、レジスタンス行列Ｒ、および配線長ＤＬがあれば解析が可能である。
【００６５】
キャパシタンス行列Ｃ、インダクタンス行列Ｌ、コンダクタンス行列Ｇ、およびレジスタンス行列Ｒの各要素は、差動線路の断面構造に関する情報（例えば誘電体４０５の厚みｈ、差動線路４００の配線幅ＤＷ、配線間隔ＤＩ、配線の厚みΔｈ）と、導電体及び誘電体の物理定数をパラメータとして、数値計算手法により求めることができる。具体的には、市販の伝送線路特性算出ソルバー１０４を用いることにより計算可能である。差動線路の断面構造に関する情報はプリント回路基板情報入力部１０１から入力され、材質の物理定数は物理定数入力部１０２から入力される。ここで、キャパシタンス行列Ｃ、インダクタンス行列Ｌ、コンダクタンス行列Ｇ、レジスタンス行列Ｒは、それぞれ式（９）〜式（１２）のように表記することができる。
【００６６】
【数４】
0004803127.tif 000005
【００６７】
以上のキャパシタンス行列Ｃ、インダクタンス行列Ｌ、コンダクタンス行列Ｇ及びレジスタンス行列Ｒの行列要素と配線長ＤＬとを有する４ポート（第１ポート４０１、第２ポート４０２、第３ポート４０３、第４ポート４０４）の結合線路モデルを、図７（Ａ）のブロックモデル７０３で表すことにする。
【００６８】
ここで、一対の入力部である第１ポート４０１と第３ポート４０３に、差動線路の２つの配線の信号源として互いに逆位相の電流源７０１，７０２を設定することにより、差動線路上の差動信号入力の信号伝播を模擬したシミュレーションが可能となる。
【００６９】
さらに、差動線路の入出力部にスキュー、すなわち配線長差Ｘがある場合は、余計な配線長Ｘの分をシングル線路と見なし、伝送線路シミュレータを用いてシングル線路の伝送線路パラメータ、すなわち単位長あたりのキャパシタンスＣｓ、インダクタンスＬｓ、コンダクタンスＧｓ、レジスタンスＲｓを計算する。キャパシタンスＣｓ、インダクタンスＬｓ、コンダクタンスＧｓ、レジスタンスＲｓについても、伝送線路特性算出ソルバー１０４を用いることにより計算可能である。
【００７０】
そして、配線長Ｘのシングル線路モデルを、結合線路のモデル７０３に連結すれば、図７（Ｂ）のように差動線路の入出力部に長さｘのスキューがある場合の等価回路モデルを作成することができる。差動線路入力部でのスキューに相当する等価回路モデル７０４、差動線路出力部でのスキューに相当する等価回路モデル７０５は、それぞれ伝送線路パラメータがＣｓ，Ｌｓ，Ｇｓ，Ｒｓであり、かつ配線長がＸであるシングル線路の等価回路モデルのブロックを表している。
【００７１】
差動ビアが電源プレーン・グランドプレーン対と交差している部分の等価回路モデルは、上記の参考文献３の手法に従って、同軸線路と放射状線路との交差部の等価回路を適用することにより、作成可能である。
【００７２】
図８は、一対の差動ビアと電源プレーン・グランドプレーン対とが交差している構造を説明する断面図である。すなわち、図８は、図１６（Ａ）のプリント回路基板をＩＩ−ＩＩ線で切断した断面図に相当する。一対の差動ビア５０４の差動ビア第１ポート８０２と差動ビア第３ポート８０４が一対の差動入力ポートであり、差動ビア第２ポート８０３と差動ビア第４ポート８０５がそれぞれポート８０２，８０４に対する差動出力ポートである。
【００７３】
さらに、ポート８０２と８０３を結ぶビアを見込む電源プレーン５０６とグランドプレーン５０５の側のポートを電源プレーン・グランドプレーン対第１ポート８０８とし、ポート８０４と８０５を結ぶビアを見込む電源プレーン５０６とグランドプレーン５０５の側のポートを電源プレーン・グランドプレーン対第２ポート８０９とする。なお、図８において、ｒａは差動ビア５０４の半径、ｒｂは差動ビア５０４と電源プレーン・グランドプレーン対との間のビア用のクリアランス半径、Ｈは電源プレーン５０６とグランドプレーン５０５間の距離である。
【００７４】
図８の各ポート間の関係を示す等価回路を、図９に示す。図８の各ポート８０２，８０３，８０４，８０５，８０８，８０９に対応する個所には、同一の符号を付してある。図９において、Ｌｖは差動ビア単体のインダクタンス、Ｃｃは差動ビアのクリアランス部のキャパシタンスである。巻数比Ｎ：１の電源プレーン・グランドプレーン対と差動ビア間トランス回路９０９，９１０は、電源プレーン・グランドプレーン対と差動ビアとの間の等価回路を接合する部分である。
【００７５】
なお、電源プレーン・グランドプレーン対第１ポート８０８とトランス回路９０９との間、及び電源プレーン・グランドプレーン対第２ポート８０９とトランス回路９１０との間には、負性インダクタンス回路モデル９１１，９１２がある。この負性インダクタンス回路モデル９１１，９１２は、それぞれインダクタンスＬＤと、電流制御型従属電流源ＩＲ、さらには数値発散の抑えるための微小抵抗ｒｄから構成される。電流制御型従属電流源ＩＲには、電源プレーン・グランドプレーン対のポート８０８，８０９を流れる電流Ｉａの２倍の電流Ｉｂが流れるものとする。微小抵抗ｒｄには通常、１０-10程度の極めて小さい値を設定する。
【００７６】
差動ビアのインダクタンスＬｖ、負性インダクタンス回路モデル９１１，９１２のインダクタンスＬＤ、差動ビアのクリアランス部のキャパシタンスＣｃ、トランス回路９０９，９０１の巻数比Ｎの値は、それぞれ以下の式（１３）〜式（１６）を近似的に用いると良い。Ｈはプリント回路基板の誘電体の厚み、εは誘電体の誘電率、μは誘電体の透磁率である。
【００７７】
【数５】
0004803127.tif 000006
【００７８】
図９に示した差動ビアの一対のポート８０２と８０４、もしくは８０３と８０５は、図７（Ａ）、図７（Ｂ）で説明した差動線路の等価回路モデルの出力ポート４０２と４０４に連結可能である。また、図９に示した電源プレーン・グランドプレーン対のポート８０８もしくは８０９は、図５（Ａ）〜図５（Ｄ）で説明した電源プレーン・グランドプレーン対の等価回路モデルの該当する場所の電源プレーンとグランドプレーン間に連結可能である。
【００７９】
以上のようにして、電源プレーン・グランドプレーン対の等価回路モデルと、差動線路の等価回路モデルと、差動ビアの等価回路モデルとを、接合部で連結させることにより、差動線路のスキューの有無に係わらず、差動ビアの部分で電源プレーン・グランドプレーン対と干渉しているプリント回路基板の等価回路モデル化が可能となる。
【００８０】
連結後の等価回路モデルは、差動線路にスキューが無い場合は図１６（Ａ）、図１６（Ｂ）に示したプリント回路基板の構造を等価回路モデル化したものとなり、差動線路にスキューが有る場合は図１７（Ａ）、図１７（Ｂ）に示したプリント回路基板の構造を等価回路モデル化したものとなる。
【００８１】
差動線路の部分については、伝送線路シミュレータを用いることにより等価回路モデルを作成することが可能である。このとき、図７（Ａ）、図７（Ｂ）に示したように、入力部である第１ポート４０１と第３ポート４０３に、差動線路の２つの配線の信号源として互いに逆位相の電流源７０１，７０２を設定すると良い。
【００８２】
差動ビアの部分については、例えば参考文献３に記述されたモデルを適用することにより、等価回路モデルの作成が可能である。ＳＰＩＣＥ等の回路ソルバー１０７を用いることにより、差動線路の電流分布、電源プレーンとグランドプレーンの端部の電圧分布を効率良く計算することが可能である。
【００８３】
さらに、差動線路の電流分布、電源プレーンとグランドプレーンの端部の電圧分布に式（１）もしくは式（２）を適用することにより、ＥＭＩを効率良く計算することが可能である。
【００８４】
なお、差動線路にスキューが有る場合は、例えば図７（Ｂ）に示したように、差動線路の等価回路モデル７０３の第１ポート４０１と第４ポート４０４に、配線長差に相当する分のシングル線路の等価回路モデル７０４，７０５を付け加えた上で、逆位相の電流源７０１，７０２を、スキューが無い場合と同様に第１ポート４０１と第３ポート４０３に設定すると良い。
【００８５】
さて、以上説明したモデル化手法では、図１０（Ａ）に示すように、図５（Ａ）で説明した電源プレーン・グランドプレーン対のメッシュαの一辺の両端点が一対の差動ビア１００３の位置と一致する場合を想定した。この場合、周辺の電源プレーン・グランドプレーン対のメッシュαの一辺の長さ１００１を差動ビア１００３の間隔と同じにしなくてはならないので、電源プレーン・グランドプレーン対を分割するメッシュ数が膨大になり、計算容量が大きくなる。
【００８６】
この計算容量の緩和方法として、図１０（Ｂ）のように、差動ビア１００３の間隔が電源プレーン・グランドプレーン対のメッシュαの一辺の長さ１００１よりも小さいときに、差動ビア１００３の中点が電源プレーン・グランドプレーン対のメッシュαの１ノード１００４と一致するようにメッシュ化した上で、差動ビアの等価回路モデルと電源プレーン・グランドプレーン対の等価回路モデルを接続する近似モデル化手法を用いることにより、電源プレーン・グランドプレーン対のメッシュ数を削減することが可能である。以下にその手順を示す。
【００８７】
既に説明したとおり、差動ビアから電源プレーン・グランドプレーン対へのノイズ干渉は、コモンモード電流成分からの放射が支配的である。したがって、差動ビアの等価回路において、コモンモード成分とディファレンシャル成分を別個に表現し、コモンモードの等価回路モデルでは電源プレーン・グランドプレーン対との結合を考慮し、ディファレンシャルモードの等価回路モデルでは電源プレーン・グランドプレーン対との結合を無視することは近似として有効である。
【００８８】
例えば、差動ビアのコモンモードモデルに関しては、図１１（Ａ）に示すシングルビア同等の回路モデルを用いることが可能である。また、差動ビアのディファレンシャルモードモデルに関しては、図１１（Ｂ）に示す電源プレーン・グランドプレーン対との結合を無視したモデルを用いることが可能である。図１１（Ａ）、図１１（Ｂ）において、１１０１は差動ビアのコモンモード第１ポート、１１０２は差動ビアのコモンモード第２ポート、１１０３は差動ビアのディファレンシャルモード第１ポート、１１０４は差動ビアのディファレンシャルモード第２ポートである。
【００８９】
したがって、差動線路と差動ビアの接合部において、差動線路の出力電流および出力電圧を、コモンモード成分とディファレンシャルモード成分に分解し、差動線路の出力のコモンモード成分を差動ビアのコモンモードモデルの入出力（１１０１もしくは１１０２）に接合し、差動線路の出力のディファレンシャルモード成分を差動ビアのディファレンシャルモードモデルの入出力（１１０３もしくは１１０４）に接合することで、電源プレーン・グランドプレーン対のメッシュの一辺の長さが差動ビアの間隔よりも大きい場合の等価回路モデルを作成することが可能である。
【００９０】
差動線路の出力電流と出力電圧をコモンモード成分とディファレンシャル成分に分解する方法としては、以下の式（１７）〜式（２０）を満たす、一対の差動線路出力電圧Ｖ１，Ｖ２、差動線路出力電流Ｉ１，Ｉ２とコモンモード電圧成分Ｖｃ、コモンモード電流成分Ｉｃ、ディファレンシャルモード電圧成分Ｖｄ、およびディファレンシャルモード電流成分Ｉｄとの関係を利用する。
Ｉ１＋Ｉ２＝Ｉｃ                                              ・・・（１７）
（Ｉ１−Ｉ２）／２＝Ｉｄ                                      ・・・（１８）
（Ｖ１＋Ｖ２）／２＝Ｖｃ                                      ・・・（１９）
Ｖ１−Ｖ２＝Ｖｄ                                              ・・・（２０）
【００９１】
図１２に、式（１７）〜式（２０）の関係を満たす等価回路を示す。図１２に示すとおり、差動線路出力ポート１２０１の出力電圧Ｖ１、出力電流Ｉ１と、差動線路出力ポート１２０２の出力電圧Ｖ２、出力電流Ｉ２と、差動線路コモンモードポート１２０３のコモンモード電流成分Ｉｃ、コモンモード電圧成分Ｖｃと、差動線路ディファレンシャルモードポート１２０４のディファレンシャルモード電圧成分Ｖｄ、ディファレンシャルモード電流成分Ｉｄの関係は、電流制御型電流源１２０５、電圧制御型電圧源１２０６を用いることにより、等価回路モデルとして作成可能である。
【００９２】
以上の等価回路モデルをＳＰＩＣＥ等の等価回路ソルバーで計算し、配線の電流分布、および電源プレーン・グランドプレーン対の端部の電圧分布の計算結果を用いて、スキュー長によるＥＭＩの増加量を見積もることが可能である。
【００９３】
例えば、差動線路にスキューが無い場合のプリント回路基板のＥＭＩの計算値をＥＭＩｒｅｆ、差動線路にスキュー長ΔＬのスキューが有る場合のプリント回路基板のｎ（ｎ＝１，２，３，・・・・）回目のＥＭＩ計算値をＥＭＩ（ｎΔＬ）、許容ＥＭＩ増加量をΔＥとする。このとき、図４を用いて説明したように、スキュー長ΔＬを更新する度にＥＭＩ（ｎΔＬ）を計算し、特定のｎ回目の計算のときに初めて式（２１）を満たした場合、直前の（ｎ−１）回目の計算において用いたスキュー長ΔＬを最大許容スキュー長とすればよい。すなわち、（ｎ−１）回目の計算において、差動線路にスキューが有る場合の計算値ＥＭＩ（（ｎ−１）ΔＬ）と差動線路にスキューが無い場合の計算値ＥＭＩｒｅｆとの差であるＥＭＩ増加量ΔＥｃａｌが許容ＥＭＩ増加量ΔＥと略等しくなったと見なすことになる。
ＥＭＩ（ｎΔＬ）−ＥＭＩｒｅｆ＞ΔＥ                          ・・・（２１）
【００９４】
なお、初回の計算（ｎ＝１）において式（２１）を満たした場合は、スキュー長の初期値ΔＬをさらに小さい値、例えばΔＬ／２に設定し直した上で、図４で説明した処理を行えばよい。
【００９５】
以下に、本実施例の差動線路ＥＭＩ解析システムの計算結果を示す。差動線路の断面構造に関しては、図６（Ａ）、図６（Ｂ）において、差動線路の配線幅ＤＷ＝０．２４ｍｍ、差動線路の配線間隔ＤＩ＝０．２４ｍｍ、誘電体の厚みｈ＝０．２ｍｍ、差動線路の配線の厚みΔｈ＝０．０４３ｍｍとする。
【００９６】
さらに、図１３（Ａ）、図１３（Ｂ）に示す差動線路を実装したプリント回路基板構造において、差動線路５０３の配線長１３０１を５０ｍｍ、差動線路５１０の配線長１３０２を５０ｍｍ、差動線路５１１の配線長１３０３を５０ｍｍとする。電源プレーン・グランドプレーン対の縦の長さ１３０５を１００ｍｍ、横の長さ１３０４を２００ｍｍとする。
【００９７】
さらに、差動線路の位置情報として、図１３（Ａ）の電源プレーン・グランドプレーン対の左端から差動線路の入力ポートまでの距離１３０６を５０ｍｍ、図１３（Ａ）の電源プレーン・グランドプレーン対の下端から差動線路の入力ポートまでの距離１３０７を５０ｍｍとする。差動線路５０３，５１０，５１１は、電源プレーン・グランドプレーン対の横辺に平行であるとする。
【００９８】
さらに、電源プレーン５０５とグランドプレーン５０６間の距離Ｈを０．２ｍｍとする。プリント回路基板の比誘電率を４．３、導電率を５．８×１０-7Ｓ／ｍとする。さらに、プリント回路基板の電源プレーン・グランドプレーン対の等価回路モデルの１メッシュを５ｍｍ×５ｍｍの正方形とする。差動ビアのモデルは、差動ビア間隔が電源プレーン・グランドプレーン対の等価回路モデルのメッシュの一辺の長さより小さい場合の近似手法を用いたモデルとする。式（１３）〜式（１５）における差動ビアのクリアランス半径ｒｂは０．５ｍｍ、差動ビアの半径ｒａは０．１５ｍｍであるとする。
【００９９】
本実施例の差動線路ＥＭＩ解析システムにより、差動線路にスキューが無い場合の差動線路部からのＥＭＩ（差動線路の電流分布に式（１）を作用させることにより得られたＥＭＩ）であるＥＭＩｒｅｆ、差動線路にスキュー長ΔＬ＝０．２ｍｍ（ｎ＝１）のスキューが有る場合のＥＭＩ（１ΔＬ）、差動線路にスキュー長ΔＬ＝０．４ｍｍ（ｎ＝２）のスキューが有る場合のＥＭＩ（２ΔＬ）の計算結果は、図１４に示すとおりとなっている。
【０１００】
したがって、スキュー長ΔＬが０．４ｍｍ（ｎ＝２）となったとき、解析周波数において初めてＥＭＩ（ｎΔＬ）が許容ＥＭＩ増加量ΔＥ＝０ｄＢを超える値となる。これにより、最大許容スキュー長は、（ｎ−１）回目の計算において使用したスキュー長ΔＬ＝０．２ｍｍとなる。
【０１０１】
以上のように、本実施例によれば、差動線路の等価回路モデルと差動ビアの等価回路モデルと電源プレーン・グランドプレーン対の等価回路モデルとを別個に作成した上で結合し、差動線路のスキューにより増加する、電源プレーン・グランドプレーン対からのＥＭＩの増加量を等価回路解析結果に等価磁流源を想定することにより計算し、許容ＥＭＩ増加量を超えない範囲で最大の許容スキュー長を求めることができる。その結果、本実施例は、不要輻射対策を行うＥＭＣ分野や電気実装の分野においてきわめて有用な手段を提供することができる。
【０１０２】
［第３実施例］
次に、本発明の第３実施例について説明する。図１５は、本発明の第３実施例に係る差動線路ＥＭＩ解析システムの構成を示すブロック図である。本発明は、第２実施例の差動線路ＥＭＩ解析システムをコンピュータで実現する場合の構成を示すものである。
【０１０３】
図１５において、本実施例の差動線路ＥＭＩ解析システムは、本発明の差動線路ＥＭＩ解析プログラムと回路ソルバーのプログラムとが記録された記録媒体１５０２と、コンピュータ１５００とからなる。コンピュータ１５００は、データの入出力を行うインタフェースである入出力部１５０１と、記録媒体１５０２から読み込まれたプログラムあるいはデータを記憶するメモリ１５０３と、全体を制御したり、計算などの処理を行う演算部（ＣＰＵ）１５０４と、計算結果を出力して表示する表示部１５０５とを含む。また、バス１５０６は、入出力部１５０１とメモリ１５０３と演算部１５０４と表示部１５０５とを互いに接続している。
【０１０４】
このように、本実施例の差動線路ＥＭＩ解析システムは、パーソナルコンピュータやワークステーション等のコンピュータ１５００により実現される。このようなコンピュータを動作させるための差動線路ＥＭＩ解析プログラムは、ハードディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等の読み取り可能な記録媒体に記録された状態で提供される。演算部１５０４は、記録媒体１５０２から読み込んだプログラムをメモリ１５０３に書き込み、このプログラムに従って第１実施例、第２実施例で説明した処理を実行する。
【産業上の利用可能性】
【０１０５】
本発明は、差動線路と電源プレーン・グランドプレーン対と差動ビアとを実装したプリント回路基板構造の解析技術に適用することができ、不要輻射対策を行うＥＭＣ分野や電気実装の分野で利用することができる。
【図面の簡単な説明】
【０１０６】
【図１】本発明の第１実施例に係る差動線路ＥＭＩ解析システムの構成を示すブロック図である。
【図２】図１の差動線路ＥＭＩ解析システムの解析処理の手順を示すフローチャートである。
【図３】本発明の第２実施例に係る差動線路ＥＭＩ解析システムの構成を示すブロック図である。
【図４】図３の差動線路ＥＭＩ解析システムの解析処理の手順を示すフローチャートである。
【図５】本発明の第２実施例におけるプリント回路基板の電源プレーン・グランドプレーン対の等価回路モデルを示す図である。
【図６】本発明の第２実施例におけるプリント回路基板の差動線路の平面図及び断面図である。
【図７】図６の差動線路の等価回路モデルを示す図である。
【図８】一対の差動ビアと電源プレーン・グランドプレーン対とが交差している構造を説明する断面図である。
【図９】差動ビアと電源プレーン・グランドプレーン対との電気的結合を表す等価回路を示す図である。
【図１０】差動ビアの位置と電源プレーン・グランドプレーン対の等価回路モデルとの位置関係を示す平面図である。
【図１１】図１０において、電源プレーン・グランドプレーン対の等価回路モデルのメッシュの一辺が差動ビア間隔よりも大きい場合に適用される、差動ビアと電源プレーン・グランドプレーン対との電気的結合を表す等価回路を示す図である。
【図１２】差動線路の出力部において出力電流と出力電圧をコモンモード成分とディファレンシャル成分の電流と電圧に変換するための等価回路を示す図である。
【図１３】本発明の第２実施例における差動線路を搭載したプリント回路基板の構造情報を示す平面図及び断面図である。
【図１４】本発明の第２実施例の計算結果を示す図である。
【図１５】本発明の第３実施例に係る差動線路ＥＭＩ解析システムの構成を示すブロック図である。
【図１６】差動線路を搭載したプリント回路基板の平面図及び断面図であり、配線長差が無い場合の差動ビア部での電源系への干渉を模擬的に示した図である。
【図１７】差動線路を搭載したプリント回路基板の平面図及び断面図であり、配線長差が有る場合の差動ビア部での電源系への干渉を模擬的に示した図である。
【符号の説明】
【０１０７】
１０１…プリント回路基板情報入力部、１０２…物理定数入力部、１０３…メッシュ情報入力部、１０４…伝送線路特性算出ソルバー、１０５…プリント回路基板等価回路作成部、１０６…許容ＥＭＩ増加量指定部、１０７…回路ソルバー、１０８…回路計算部、１０９…ＥＭＩ計算部、１０９ａ…ＥＭＩ増加量計算部、１０９ｂ…最大許容スキュー決定部、１１０…最大許容スキュー表示部、１５００…コンピュータ、１５０１…入出力部、１５０２…記録媒体、１５０３…メモリ、１５０４…演算部、１５０５…表示部。
【図１】
0004803127.tif 000007
【図２】
0004803127.tif 000008
【図３】
0004803127.tif 000009
【図４】
0004803127.tif 000010
【図５】
0004803127.tif 000011
【図６】
0004803127.tif 000012
【図７】
0004803127.tif 000013
【図８】
0004803127.tif 000014
【図９】
0004803127.tif 000015
【図１０】
0004803127.tif 000016
【図１１】
0004803127.tif 000017
【図１２】
0004803127.tif 000018
【図１３】
0004803127.tif 000019
【図１４】
0004803127.tif 000020
【図１５】
0004803127.tif 000021
【図１６】
0004803127.tif 000022
【図１７】
0004803127.tif 000023