(57)【特許請求の範囲】
【請求項１】
再生信号の位相誤差を検出する検出部と、
前記再生信号のサンプリング周期ごとに前記位相誤差を積算し、その積算値に応じて、前記再生信号の位相分解能をＮとしたときの整数値（０〜Ｎ−１）を算出する積算部と、
前記整数値に基づいてフィルタ係数を算出し、そのフィルタ係数により再生信号を前記位相分解能にて補間することによって当該再生信号の位相調整を行い、位相調整がされた再生信号を前記検出部に与える位相補間フィルタ部と、
前記整数値がＮ−１を越えるごとに前記位相補間フィルタ部の補間動作を１サンプリング周期の間停止するとともに、前記整数値が０を下回った場合には再度Ｎ−１を越えたときに補間動作を停止しないように、位相補間フィルタ部の補間動作を制御する制御部と、
を備えた信号処理装置。
【請求項２】
前記位相補間フィルタ部は、前記整数値が０を下回ってから再度Ｎ−１を越えるまでの間、１サンプリング周期前の再生信号に基づいて位相調整を行う
請求項１記載の信号処理装置。
【請求項３】
再生信号の位相誤差を検出する第１工程と、
前記再生信号のサンプリング周期ごとに前記位相誤差を積算し、その積算値に応じて、前記再生信号の位相分解能をＮとしたときの整数値（０〜Ｎ−１）を算出する第２工程と、
前記整数値に基づいてフィルタ係数を算出し、そのフィルタ係数により再生信号を前記位相分解能にて補間することによって当該再生信号の位相調整を行う第３工程と、
前記整数値がＮ−１を越えるごとに前記位相補間フィルタ部の補間動作を１サンプリング周期の間停止するように、前記補間動作を制御する第４工程と、
前記整数値が０を下回った場合には再度Ｎ−１を越えたときに補間動作を停止しないように、前記補間動作を制御する第５工程と、
を備えた信号処理方法。
【請求項４】
前記位相補間フィルタ部は、前記整数値が０を下回ってから再度Ｎ−１を越えるまでの間、１サンプリング周期前の再生信号に基づいて位相調整を行う第６工程、
をさらに備えた請求項３記載の信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号の同期を適切に取るためのデジタル信号処理技術に関する。
【背景技術】
【０００２】
アナログ回路とデジタル回路が混載する装置、たとえば、磁気記録再生装置においては、ＬＳＩチップの歩留まり向上および動作の安定を図るため、それらを構成する回路要素を動作のばらつきが少なく、製造過程でのチップテスト手法が確立されているデジタル回路によってすべて実現することが求められている。たとえばデータの位相同期を取るＰＬＬ（Phase Locked Loop：位相同期ループ）回路は、デジタル化が要望される回路要素のひとつである。
【０００３】
ＰＬＬ回路（以下、単にＰＬＬ）のデジタル化には各種の手法が提案されており、たとえば、デジタル通信の分野においては、補間による位相同期（Interpolated Timing Recovery）（以下、ＩＴＲと略称する）方式によるデジタルＰＬＬ制御が実用化されている。ＩＴＲ方式によるＰＬＬ制御とは、再生信号の位相と、位相オフセット演算器（位相積算器（Phase Accumulator）とも称する）から出力される整数値が示す位相との位相誤差に基づいて、デジタルフィルタなどで再生信号を補間し、再生信号の位相を制御するものである。このＩＴＲ方式のＰＬＬ制御については、たとえば下記非特許文献１に詳細に開示されている。
また、ＩＴＲ方式のデジタルＰＬＬは、磁気記録再生装置にも応用されており、たとえば、下記非特許文献２または３に詳細に開示されている。
【０００４】
図１に、下記非特許文献等に開示されている、ＩＴＲ方式のデジタルＰＬＬ回路を含む従来の信号処理装置の構成を示すブロック図を示す。
図１に示す信号処理装置において、入力されるアナログ信号ｒ（ｔ）（たとえば磁気記録再生装置の場合、ヘッド再生信号）は、アナログＡＧＣ５によって帰還される振幅誤差電圧に従って利得を変化させるＶＧＡ(Variable Gain Amplifier：可変利得増幅器)２によって所定の振幅に増幅され、アナログフィルタ（またはアナログアンチエイリアシングフィルタとも称する）４によって等化される。そして、Ａ／Ｄコンバータ６は、等化されたアナログ信号を周波数シンセサイザ３が生成するＩＴＲサンプリング周波数ｆｓに同期してサンプリングし、サンプルデータｘに変換する。
【０００５】
なお、周波数シンセサイザ３では、基準クロックに基づいて、書き込み動作用のチャンネル周波数ｆｃｈのクロックを生成するとともに、このチャンネル周波数ｆｃｈよりも若干高い周波数の読み出し動作用のＩＴＲサンプリング周波数ｆｓ（周期ＴＳ）のクロックを生成してＡ／Ｄコンバータ６に供給する。
Ａ／Ｄコンバータ６により生成されたサンプルデータｘは、デジタル等化フィルタ７によって所定の等化方式で等化され、ＰＬＬ８０内の位相補間フィルタ８５により位相補間がなされた後、ビタビ検出器９に供給される。
【０００６】
ＰＬＬ８０では、位相補間フィルタ８５から帰還されたデジタル等化後の信号に基づいて、位相誤差検出器８２は位相誤差Δτを検出する。位相オフセット演算器８４は、検出された位相誤差Δτのループフィルタ８３の出力μを積算して、位相オフセット量φを算出する。位相補間フィルタ８５では、この位相オフセット量φに基づいてフィルタのタップ係数を逐次更新する。
つまり、ＰＬＬ８０では、位相オフセット演算器８４から指定された位相オフセット量φに対応したタップ係数を用いて、等化フィルタ７からのサンプルデータｙを補間してその位相を調整する。すなわち、位相補間フィルタ８５のタップ係数を位相オフセット演算器８４が算出する位相オフセット量φに応じて変動させて、再生信号を補間することで、再生信号の位相に追従することができるようになされている。
【０００７】
なお、上記位相オフセット量φは、位相分解能をＮ（整数）とした場合に、たとえば０〜Ｎ−１の整数値で表され、この整数値に応じて位相オフセット演算器８４のタップ係数が更新される。
【０００８】
図２は、再生信号に対するＰＬＬ８０の動作を説明するためのタイミングチャートであり、図３は、位相分解能を１６とした場合の位相オフセット量φの時間変化を示す図である。
アナログフィルタ４により等化されたサンプルデータｙは、チャンネル周波数ｆｃｈに対してオーバーサンプリングされたデータであるため、原理的に、位相オフセット演算器８４で算出される位相オフセット量φは、図２に示すように、φ（ｎ−２），φ（ｎ−１），φ（ｎ），φ（ｎ＋１），…と順次増加していく。仮に再生信号に歪みがないとしたならば、完全にリニアに増加していく。同様にして、図３においても、時間が経過するにつれて、位相オフセット量φ（０〜１５の整数値）は増加していく。
【０００９】
なお、図３において、位相オフセット量φがＮ−１（Ｎ：位相分解能、本実施形態では１６）を越えたときは、位相が１周したことになるので、「間引き点」において位相補間フィルタの動作を中断し、次のタイミング（時刻ＴＳ後）では中断したときの位相オフセット量φに基づいて、位相補間フィルタの動作を再開する。
なお、ＩＴＲ方式のデジタルＰＬＬでは、位相補間動作の中断は、オーバーサンプリングに伴って原理的に生ずるものである。図２において、この位相補間動作の中断はφ（ｎ＋４）の算出の際になされている。
【００１０】
【非特許文献１】Floyd M. Gardnerの"Interpolation in Digital Modems- Part I: Fundamentals", IEEE Transaction Communications , Vol.41、pp501-507、March 1993
【非特許文献２】Zi-Ning WuおよびJohn M. Cioffiの"A MMSE Interpolated Timing Recovery Scheme for The Magnetic Recording Channel," Communications, 1997. ICC '97 Montreal, Towards the KnowledgeMillennium. 1997 IEEE International Conference on, Volume: 3, 1997 pp1625 -1629 vol.3、
【非特許文献３】Mark Spurbeck, Richard T. Behrensの"Interpolated Timing Recovery for Hard Disk Drive Read Channels" Communications, 1997.ICC '97 Montreal, Towards the Knowledge Millennium. 1997 IEEE International Conference on, Volume: 3, 1997 pp1618 -1624 vol.3
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、従来の信号処理装置では、位相が１周期分進んだか否かの判断を、位相オフセット量φの値の変化のみに基づいて行っていた。たとえば位相分解能が１６の場合、位相オフセット量φが１５→１と変化したときには、位相が１周期進んだと判断され、１クロックの間、補間処理を中止する（図３参照）。
【００１２】
しかしながら、位相同期できていない状況（位相同期引き込み時）では、ループフィルタ出力が大きく乱れた振る舞いをすることが頻繁に起こりうる。これは、位相同期がとれていないとき、すなわち、位相補間フィルタ８５で補間するタイミングと、必要とする信号データのタイミングとが大きくずれているときは、位相誤差検出器８２で検出する位相誤差Δτもプラス方向にもマイナス方向にも大きくばらつくために生ずる。
したがって、位相誤差Δτがマイナス方向に大きな値をとるとき、位相オフセット演算器８４が出力する位相オフセット量φが減少する場合がある。
【００１３】
そして、位相分解能をＮとしたときに、たとえば位相オフセット量φの値がＮ−１→０への切り替わりのタイミングで位相オフセット量φが減少すると、必要以上にデータを間引いてしまい、その結果ビットスリップが発生するため、その間引き点を含む領域のデータは使用できなくなって、データが無駄になるという問題がある。
図４は、この問題が発生するときの、位相オフセット量φの時間変化を示す図である。
図４において、従来の信号処理装置（位相分解能：１６）は、時刻ｔ１のときに位相オフセット量φが１５→０と変化したため、１クロックの間補間処理を中止しデータの「間引き」を行う。そして、時刻ｔ２に位相誤差Δτがマイナス方向に大きくばらついて、位相オフセット量φが減少し、さらに時刻ｔ３において、位相オフセット量φが１５→１と変化したため、位相が再度１周期進んだと判断して、１クロックの間補間処理を中止しデータの「間引き」を行う。
このように、位相が１周期進む前後で位相オフセット量φが減少すると、ビットスリップが発生し、１周期間におけるデータの数がアンマッチとなって、その間のデータは無駄になってしまう。
【００１４】
本発明は上記した点に鑑みてなされたものであって、その目的とするところは、デジタルＰＬＬにおける位相オフセット量の適切に制御して、過度のデータ間引きを行わないようにした信号処理装置および信号処理方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を克服するために、本発明の第１の観点は、
再生信号の位相誤差を検出する検出部と、
前記再生信号のサンプリング周期ごとに前記位相誤差を積算し、その積算値に応じて、前記再生信号の位相分解能をＮとしたときの整数値（０〜Ｎ−１）を算出する積算部と、
前記整数値に基づいてフィルタ係数を算出し、そのフィルタ係数により再生信号を前記位相分解能にて補間することによって当該再生信号の位相調整を行い、位相調整がされた再生信号を前記検出部に与える位相補間フィルタ部と、
前記整数値がＮ−１を越えるごとに前記位相補間フィルタ部の補間動作を１サンプリング周期の間停止するとともに、前記整数値が０を下回った場合には再度Ｎ−１を越えたときに補間動作を停止しないように、位相補間フィルタ部の補間動作を制御する制御部と、
を備えた信号処理装置である。
【００１６】
上記課題を克服するために、本発明の第２の観点は、
再生信号の位相誤差を検出する第１工程と、
前記再生信号のサンプリング周期ごとに前記位相誤差を積算し、その積算値に応じて、前記再生信号の位相分解能をＮとしたときの整数値（０〜Ｎ−１）を算出する第２工程と、
前記整数値に基づいてフィルタ係数を算出し、そのフィルタ係数により再生信号を前記位相分解能にて補間することによって当該再生信号の位相調整を行う第３工程と、
前記整数値がＮ−１を越えるごとに前記位相補間フィルタ部の補間動作を１サンプリング周期の間停止するように、前記補間動作を制御する第４工程と、
前記整数値が０を下回った場合には再度Ｎ−１を越えたときに補間動作を停止しないように、前記補間動作を制御する第５工程と、
を備えた信号処理方法である。
【発明の効果】
【００１７】
本発明によれば、デジタルＰＬＬにおける位相オフセット量の適切に制御し、過度のデータ間引きを行わないようにするため、再生データの無駄が生じないようにすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を添付図面に関連付けて説明する。
図２は、本発明の信号処理装置の一実施形態としての磁気記録再生装置１の構成を示すブロック図である。
実施形態に係る磁気記録再生装置は、磁気記録媒体から読み取った再生信号の位相同期を取るために、ＩＴＲ方式のデジタルＰＬＬ（位相同期ループ）を備え、そのＰＬＬには、再生信号の位相誤差を検出する検出部、位相誤差を積算する積算部、サンプリング間の再生信号のデータを補間し、積算値に応じて位相調整を行う位相補間フィルタ部を含む。
実施形態に係る磁気記録再生装置は、その位相補間フィルタ部の補間動作を制御するための制御部を有する。
図５において、検出部は、ＰＬＬ８内の位相誤差検出器８２に相当する。積算部は、ループフィルタ８３および位相オフセット演算器８４に相当する。位相補間フィルタ部は、位相補間フィルタ８１に相当する。
図２において、制御部は、本実施形態では位相補間フィルタ８１内に含まれるが、これに限られず、独立した制御装置によって構成してもよい。
【００１９】
図５に示すように、実施形態に係る磁気記録再生装置１は、上述した構成要素のほか、ＶＧＡ（Variable Gain Amplifier:可変利得増幅器）２、周波数シンセサイザ３、アナログフィルタ４、アナログＡＧＣ（Automatic Gain Controller：自動利得制御器）５、Ａ／Ｄ（Analog/Digital）コンバータ６、等化フィルタ７、ビタビ検出器９を備える。
【００２０】
磁気記録再生装置１では、磁気ディスク（図示しない）に記録された信号が再生用ヘッド（図示しない）によって読み取られ、図５に示すように、その再生信号ｒ（ｔ）がＶＧＡ２に入力信号として取り込まれる。
アナログフィルタ４は、再生信号ｒ（ｔ）を適正に等化し、Ａ／Ｄコンバータ６に供給する。
なお、アナログＡＧＣ５は、アナログフィルタ４の出力の波形振幅のピーク値と理想検出値とのレベル誤差の積分値を算出し、ＶＧＡ２では、この積分値に従って利得を変化させることで、入力した再生信号ｒ（ｔ）のレベルを調整する。これによって、再生信号ｒ（ｔ）は、その振幅が所定のレベルに維持されたうえで、アナログフィルタ４に供給される。
【００２１】
Ａ／Ｄコンバータ６は、アナログフィルタ４からのアナログ信号を、サンプリング周波数ｆｓでサンプルし、デジタル信号に変換する。
周波数シンセサイザ３は、磁気ディスクへの書き込み動作用のチャンネル周波数ｆｃｈのクロックと、チャンネル周波数ｆｃｈよりも若干高い周波数の（オーバーサンプリングされた）読み出し動作用のサンプリング周波数ｆｓのクロックとを基準クロックに基づいて生成し、サンプリング周波数ｆｓのクロックをＡ／Ｄコンバータ６に供給する。
たとえば本実施形態では、チャンネル周波数ｆｃｈとサンプリング周波数ｆｓとの関係を下記式（１）に示すように設定する。
ｆｓ＝α・ｆｃｈ（α＝８／７）  …（１）
Ａ／Ｄコンバータ６によって時刻ｎＴＳ（ＴＳ：サンプリング周期，ＴＳ＝１／ｆｓ，ｎ＝１，２，…）にサンプルされた信号（サンプルデータ）ｘ（ｎ）が等化フィルタ７に供給される。
【００２２】
等化フィルタ７は、Ａ／Ｄコンバータ６からのサンプルデータｘを、所望の等化方式で等化する。たとえばパーシャル・レスポンス・クラス１（ＰＲ１）に等化する。
等化フィルタ７により得られたサンプルデータｙは、ＰＬＬ８に供給される。
【００２３】
ＰＬＬ８は、ＩＴＲ方式の位相同期ループであり、図５に示すように、そのループ内には、位相補間フィルタ８１、位相誤差検出器８２、ループフィルタ８３、位相オフセット演算器８４を備える。
【００２４】
位相補間フィルタ８１は、位相オフセット演算器８４から指定された位相φに対応したタップ係数を用いて、等化フィルタ７からのサンプルデータｙを補間してその位相を調整する。すなわち、位相補間フィルタ８１のタップ係数を位相オフセット演算器８４が算出する位相オフセットφに応じて変動させて、再生信号を補間することで、再生信号の位相に追従することができるようになされている。
【００２５】
位相補間フィルタ８１は、図６に示すように、タップ係数（本発明のフィルタ係数）を選択する係数選択部８１１と、ＦＩＲ（Finite Impulse Response）フィルタ８１２と、ＦＩＲフィルタ８１２の補間動作を実行するか否かを制御する制御部８１３とで構成されている。本実施形態では、ＦＩＲフィルタ８１２におけるタップ数を８、ビット幅を８ビットとした。
本実施形態では、位相分解能を１６、すなわち、サンプリング周期ＴＳは１６等分されているものとし、位相オフセット演算器８４が算出する位相オフセットφは、後述するように、０〜１５の整数値で位相補間フィルタ８１に与えられる。
【００２６】
係数選択部８１１では、１６組のタップ係数群の中から、位相オフセット量φと同一の値の位相アドレスｐ＿ａｄｒ（０〜１５の整数値）に対応するタップ係数が選択される。各位相アドレス（０〜１５）と、それに対応するタップ係数（８値）は、対応付けて図示しないメモリに予め記録されている。
ＦＩＲフィルタ８１２では、選択されたタップ係数に基づいて、フィルタ演算を行う。
なお、位相アドレスｐ＿ａｄｒは、本実施形態の説明では位相オフセット量φと同一の値であるが、これに限られず、メモリに記録されたタップ係数群の各タップ係数と対応付けられればよい。
【００２７】
図６において、たとえば入力した位相オフセット量φが「０」の場合には、位相アドレスｐ＿ａｄｒ：「０」に対応するタップ係数｛ｋ０，０  ｋ０，１  ｋ０，２  ｋ０，３  ｋ０，４  ｋ０，５  ｋ０，６  ｋ０，７｝が選択され、それぞれ、ＦＩＲフィルタ８１２の計算に用いられるタップ係数｛ｋ０  ｋ１  ｋ２  ｋ３  ｋ４  ｋ５  ｋ６  ｋ７｝と対応付けられる。また、たとえば入力した位相オフセット量φが「１５」の場合には、位相アドレスｐ＿ａｄｒ：「１５」に対応するタップ係数｛ｋ１５，０  ｋ１５，１  ｋ１５，２  ｋ１５，３  ｋ１５，４  ｋ１５，５  ｋ１５，６  ｋ１５，７｝が選択され、それぞれ、ＦＩＲフィルタ８１２の計算に用いられるタップ係数｛ｋ０  ｋ１  ｋ２  ｋ３  ｋ４  ｋ５  ｋ６  ｋ７｝と対応付けられる。
【００２８】
位相補間フィルタ８１の係数選択部８１１に用意されるタップ係数は、たとえば下記式（２）が示すように、時間軸上でチャンネル周期ＴＣＨ毎にヌル（ＮＵＬＬ）点を持つＳＩＮＣ関数を用いる。
ＳＩＮＣ（ｋ）＝（ｓｉｎ（πｋ／ＴＣＨ））／（πｋ／ＴＣＨ）  …（２）
【００２９】
なお、このタップ係数は、デジタル信号（再生信号）の位相を、位相オフセット演算器８４からの位相φに対応させて変化させることができるものであればよく、上記のＳＩＮＣ関数に対して、デジタル信号処理で用いられる各種の窓関数を乗じて用いてもよいし、ＳＩＮＣ関数ではなく多項式の関数を用いてもよい。
【００３０】
図７は、位相補間フィルタ８１によって算出される、サンプルデータｙの補間データを図解した図である。
図７に示すように、位相補間フィルタ８１は、サンプリング周期ＴＳごとのサンプルデータｙ（ｎ），ｙ（ｎ＋１），…を補間する。本実施形態では位相分解能が１６であるので、時刻ｎＴＳにおけるフィルタ出力ｚ（ｎ）は、サンプルデータｙ（ｎ）〜ｙ（ｎ＋１）間の１６個の補間データｙ０（ｎ），ｙ１（ｎ），…，ｙ１５（ｎ）のうち、位相アドレスｐ＿ａｄｒに応じたいずれかの値を取りうる。
【００３１】
図６において、位相補間フィルタ８１の制御部８１３は、位相オフセット演算器８４から与えられる位相オフセット量φに応じて、後述する各種制御信号を生成し、ＦＩＲフィルタ８１２の補間動作を実行するか否かを位相補間イネーブル信号ＥＮによって制御する。すなわち、制御部８１３は、磁気記録再生装置１におけるデジタルＰＬＬがデータ間引きを行うか否かを制御する。
制御部８１３において生成される各種制御信号並びに位相補間イネーブル信号ＥＮの生成方法については、後述する。
【００３２】
図５におけるビタビ検出器９は、たとえばＰＲ１用ビタビ検出器である。ビタビ検出器９は、時刻ｎＴＳにおける位相補間フィルタ８１の補間データｚに対して、所定の拘束長に応じた数の状態における生き残りパスを検出し、検出シンボルａを外部に出力する。
【００３３】
位相誤差検出器８２は、位相補間フィルタ８１の出力データｚ（ｎ）の位相誤差を検出し、その検出結果をループフィルタ８３に供給する。
位相誤差の検出式は、下記式（３）に示すように、文献「K. H. Mueller and M. Muller, “Timing recovery in digial synchronous data receivers,” IEEE Trans. Commun., vol. COM-24, pp. 516-530, May 1976.」に記載されているタイミング勾配の式を使用する。この式は、デジタルＰＬＬで一般的によく使用されている。
Δτ（ｎ）＝−ｂ(ｎ)・ｚ（ｎ−１）＋ｂ（ｎ−１）・ｚ（ｎ）  …（３）
【００３４】
なお、上記式（３）において、Δτ（ｎ）は時刻ｎＴＣＨにおける位相誤差の検出値、ｚ（ｎ）は時刻ｎＴＣＨにおける位相補間フィルタ８１の出力データである。ｂ(ｎ)は時刻ｎＴＣＨにおけるｚ（ｎ）のビット・バイ・ビット検出値｛−１，０，１｝である。
位相誤差検出器８２は、位相補間フィルタ８１からの信号ｚ（ｎ）の元々のビット値を検出閾値に基づいて検出する３値検出器を含み、この３値検出器では、信号ｚ（ｎ）から１、０、または−１のいずれかの値を検出し、その検出結果をビット・バイ・ビット検出値ｂ(ｎ)として上記式（２）の計算に使用する。
たとえば、信号ｚ（ｎ）のレベルが０．５以上である場合に検出値は「１」となり、信号ｚ（ｎ）のレベルが０．５未満で−０．５より大きい場合に検出値は「０」となり、信号ｚ（ｎ）のレベルが−０．５以下の場合に検出値は「−１」となる。なお、再生信号に対しては、信号ｚ（ｎ）を適切に３値化することができるように、レベル調整がなされているものとする。
【００３５】
ループフィルタ８３は、たとえばＩＩＲ（Infinite Impulse Response）フィルタによって構成される。
図８は、ループフィルタ８３のブロック線図の一例を示す図である。なお、図８において、Ｋｉ，Ｋｐはフィルタ係数であり、所望する引き込み特性によって調整される。Δτ（ｎ）は時刻ｎＴＣＨにおける位相誤差、μ（ｎ）は時刻ｎＴＣＨにおけるΔτ（ｎ）のフィルタ結果である。
図８に示すループフィルタ８３の伝達関数Ｈは、下記式（４）で表すことができる。
Ｈ＝Ｋｐ＋（Ｋｉ／（１−Ｄ））（Ｄ：遅延演算子）  …（４）
ループフィルタ８３では、上記（４）式によるフィルタ結果として位相誤差μ（ｎ）を算出し、位相オフセット演算器８４に供給する。
【００３６】
位相オフセット演算器８４は、図９にそのブロック線図を示すように、チャンネル周期ＴＣＨごとにループフィルタ８３からの位相誤差μ（ｎ）を積算し、位相オフセット量φ（ｎ）を算出する。すなわち、下記式（５）に示すように、位相オフセット量φ（ｎ）を逐次算出する。
φ（ｎ）＝φ（ｎ−１）＋μ（ｎ）  …（５）
なお、式（５）で、位相オフセット量φ（ｎ−１）は、位相オフセット量φ（ｎ）に対して１チャンネル周期前の値を示す。
【００３７】
位相オフセット演算器８４は、いわゆるデジタル・アキュムレータを備え、これにより、ＰＬＬ８の位相分解能をＮ（本実施形態では、Ｎ＝１６）としたならば、位相オフセット量φ（ｎ）の値に応じて０〜Ｎ−１のいずれかの整数値を算出する。この整数値が、チャンネル周期ＴＣＨをＮ等分した場合の位相を表す。
位相オフセット演算器８４は、この整数値を位相オフセット量φ（ｎ）として位相補間フィルタ８１に供給する。
【００３８】
次に、位相補間フィルタ８１の制御部８１３において位相オフセット量φに基づいて生成される５つの制御信号について、以下説明する。
［位相ジャンプ信号ＰＪ］
位相オフセット量φが最大値（本実施形態では位相分解能が１６なので、最大値は１５）を超えた場合ｈｉｇｈとなり、それ以外はｌｏｗとなる制御信号である。
［位相逆ジャンプ信号ＰＲＪ］
位相オフセット量φが最小値（本実施形態では０）を下回った時にｈｉｇｈとなり、それ以外はｌｏｗとなる制御信号である。
［位相ジャンプマスク信号ＰＪＭ］
位相逆ジャンプ信号ＰＲＪがｈｉｇｈになったときにｈｉｇｈとなり、その後に位相ジャンプ信号ＰＲＪがｌｏｗとなったときにｌｏｗとなる制御信号である。
［１周期シフト信号ＳＦＴ］
位相逆ジャンプ信号ＰＲＪがｈｉｇｈになったときにｈｉｇｈとなり、その後に位相ジャンプ信号がｈｉｇｈになったときにｌｏｗとなる制御信号である。
［位相補間イネーブル信号ＥＮ］
（位相ジャンプ信号ＰＪの反転論理）と（位相ジャンプマスク信号ＰＪＭ）との論理和（ＯＲ）とした制御信号である。この位相補間イネーブル信号ＥＮがｌｏｗとなったときに、位相補間の動作を中止する。
【００３９】
従来の磁気記録再生装置では、位相分解能をＮとしたときに、たとえば位相オフセット量φの値がＮ−１→０への切り替わりの後に位相オフセット量φが減少すると、必要以上にデータを間引いてしまう場合があり、かかる場合にはビットスリップが発生するため、その間引き点を含む領域のデータは使用できなくなって、データが無駄になるという問題があった。この問題を解決するために、本実施形態に係る磁気記録再生装置１では、上述したようにして、補間動作を制御するための位相補間イネーブル信号ＥＮを生成している。
なお、以下の説明では、位相オフセット量φがＮ−１を越えることをジャンプ、０を下回ることを逆ジャンプ、と表記する。
【００４０】
本実施形態に係る磁気記録再生装置１では、１度データの間引きを行った場合には、上記した各種制御信号によって、しばらくの間、再度の間引きを行わないようにしている。具体的には、位相オフセット量φがその最大値（位相分解能をＮとしたときのＮ−１）を越えた時に位相ジャンプが生じ、通常これによりデータ間引きを行うが、そのデータ間引き後にさらに位相オフセット量φが逆方向にジャンプした場合には、再度の位相ジャンプの時点でデータ間引きを行わないようにしている。
【００４１】
次に、制御部８１３の動作の具体例について、図１０および図１１を参照して説明する。
図１０，１１において、（ａ）は位相オフセット量φ、（ｂ）は位相ジャンプ信号ＰＪ、（ｃ）は位相逆ジャンプ信号ＰＲＪ、（ｄ）は位相ジャンプマスク信号ＰＪＭ、（ｅ）は１周期シフト信号ＳＦＴ、（ｆ）は位相補間イネーブル信号ＥＮのタイミングチャートである。なお、時刻ｔ１，ｔ２，…の間隔は、サンプリング周期ＴＳである。
また、図１０において、位相オフセット量φが連続した０〜１５（位相分解能：１６）の範囲を位相領域（位相領域１，２）と称する。
【００４２】
図１０において、時刻ｔ１には、それ以前から単調増加してきた位相オフセット量φが１５を越えたため、位相ジャンプ信号ＰＪがｈｉｇｈとなり、それに応じて、位相補間イネーブル信号ＥＮがｌｏｗとなる。これにより、時刻ｔ１〜ｔ２の間、補間動作が中止される（図中の「間引き点」）。
その後、位相誤差Δτの変動に伴って位相オフセット量φが下方向に振れ、時刻ｔ３にて０を下回ると、位相が逆方向にジャンプしたため、位相逆ジャンプ信号ＰＲＪがｈｉｇｈとなるとともに、位相ジャンプマスク信号ＰＪＭもｈｉｇｈとなる。
次に、時刻ｔ４において、再度位相ジャンプが発生し、位相オフセット量φが１５を越えると、位相ジャンプ信号ＰＪが時刻ｔ４〜ｔ５の間ｈｉｇｈとなる。そして、位相ジャンプ信号ＰＪがｌｏｗとなる時刻ｔ５において、位相ジャンプマスク信号ＰＪＭもｌｏｗとなる。すなわち、逆ジャンプが生じてから、再度の位相ジャンプ信号の発生後１クロック分経過するまでの間、位相ジャンプマスク信号ＰＪＭはｈｉｇｈを維持する。これによって、時刻ｔ４〜ｔ５の間は、位相ジャンプ信号ＰＪがｈｉｇｈであるにも関わらず、位相補間イネーブル信号ＥＮはｈｉｇｈを維持するため、この間は補間動作が中止されない。
【００４３】
なお、位相逆ジャンプが生じている期間（時刻ｔ３〜ｔ４）、位相オフセット量φは大きな値（図では１５）を示すので、位相補間フィルタ８１によるフィルタ演算を位相オフセット量φのみに基づいて行うと、データの連続性を損なう。すなわち、図１０では、時刻ｔ３〜ｔ４間の位相オフセット量φ：１５を位相領域２における値であるとして計算するために、その前後の演算結果との連続性を失ってしまう。
したがって、位相逆ジャンプが生じている期間は、１クロック前のサンプルデータｙを用いて補間演算を行うようにし、１周期前の補間データｚを生成するようにするのが好ましい。
本実施形態では、逆ジャンプが生じている期間（時刻ｔ３〜ｔ４）、１周期シフト信号ＳＦＴがｈｉｇｈとなるので、この情報に基づいて、１クロック前のサンプルデータｙを用いて補間演算を行うか否かを判断することができる。
【００４４】
図１１は、図１０と比較して、逆ジャンプが生じた期間が長い場合の例である。
図１１では、逆ジャンプが検出されてから（時刻ｔ３）、位相ジャンプマスク信号ＰＪＭがアクティブ（ｈｉｇｈ）となる。そして、この時刻ｔ３から、その後に位相ジャンプ信号ＰＪがｈｉｇｈからｌｏｗになる時刻ｔ６までの間、位相ジャンプマスク信号ＰＪＭがｈｉｇｈを維持し、位相ジャンプ信号ＰＪがｈｉｇｈである状態（時刻ｔ５〜ｔ６）をマスクする結果、時刻ｔ５〜ｔ６に位相補間イネーブル信号ＥＮがｌｏｗとなることはない。したがって、時刻ｔ５〜ｔ６において補間動作は中止されない。
【００４５】
以上説明したように、実施形態に係る磁気記録再生装置１によれば、位相オフセット量φがその最大値（位相分解能をＮとしたときのＮ−１）を越えた時に位相ジャンプが生じ、通常これによりデータ間引きを行うが、そのデータ間引き後にさらに位相オフセット量φが逆方向にジャンプした場合には、再度の位相ジャンプの時点でデータ間引きを行わないようにした。
したがって、位相誤差の変動に関係なく位相補間中止（間引き点）のタイミングが適切に制御され、位相同期が安定していない領域でもビットスリップを防ぐことができる。その結果、従来の磁気記録再生装置と比較して、位相同期が安定していない領域でも、より早い時刻からより正確なデータを得ることができる。
【００４６】
以上、本発明の実施の形態を詳述してきたが、具体的な構成及びシステムは本実施の形態に限られるものではなく、本発明の要旨を逸脱しない均等の範囲、設計変更、他のシステムへの適応なども含まれる。
また、上述した実施形態における各処理は、ハードウエアによって実現するだけでなく、コンピュータに実行されるソフトウエアとして実現することもできる。
【図面の簡単な説明】
【００４７】
【図１】ＩＴＲ方式のデジタルＰＬＬ回路を含む従来の信号処理装置の構成を示すブロック図である。
【図２】再生信号に対するＰＬＬの動作を説明するためのタイミングチャートである。
【図３】従来の信号処理装置のＰＬＬにおいて算出される位相オフセット量の時間変化を示す図である。
【図４】従来の信号処理装置のＰＬＬにおいて算出される位相オフセット量の時間変化を示す図である。
【図５】実施形態に係る磁気記録再生装置の構成を示すブロック図である。
【図６】位相補間フィルタの構成を示す図である。
【図７】位相補間フィルタによって算出される、サンプルデータの補間データを示す図である。
【図８】ループフィルタのブロック線図の一例を示す図である。
【図９】位相オフセット演算器のブロック線図の一例を示す図である。
【図１０】制御部で生成される制御信号の動作を説明するためのタイミングチャートである。
【図１１】制御部で生成される制御信号の動作を説明するためのタイミングチャートである。
【符号の説明】
【００４８】
１…磁気記録再生装置
２…ＶＧＡ
３…周波数シンセサイザ
４…アナログフィルタ
５…アナログＡＧＣ
６…Ａ／Ｄコンバータ
７…等化フィルタ
８，８０…ＰＬＬ
８１…位相補間フィルタ、８２…位相誤差検出器
８３…ループフィルタ、８４…位相オフセット演算器
９…ビタビ検出器
【図１】
0004645331.tif 000002
【図２】
0004645331.tif 000003
【図３】
0004645331.tif 000004
【図４】
0004645331.tif 000005
【図５】
0004645331.tif 000006
【図６】
0004645331.tif 000007
【図７】
0004645331.tif 000008
【図８】
0004645331.tif 000009
【図９】
0004645331.tif 000010
【図１０】
0004645331.tif 000011
【図１１】
0004645331.tif 000012