(57)【特許請求の範囲】
【請求項１】
基板を提供するステップと、
前記基板を提供後、基板上において、Ｎチャネルトランジスタの第一ゲートとＰチャネルトランジスタの第二ゲートとを形成するステップと、
前記第一及び第二ゲートを形成後、第一ゲートの側面にＮチャネルトランジスタの第一側壁スペーサを形成し、第二ゲートの側面にＰチャネルトランジスタの第二側壁スペーサを形成するステップであって、前記第一及び第二側壁スペーサは引張応力を有しているステップと、
前記第一及び第二側壁スペーサを形成後、第一側壁スペーサの側面にＮチャネルトランジスタの第三側壁スペーサを形成し、第二側壁スペーサの側面にＰチャネルトランジスタの第四側壁スペーサを形成するステップであって、前記第三及び第四側壁スペーサは引張応力を有しているステップと、
前記第三及び第四側壁スペーサを形成後、第一ゲート上に第一マスクを提供するステップと、
第一マスクにより第一ゲートが覆われている間に、第一導電型のドーパントを基板内に注入するステップと、
第一導電型のドーパントの埋め込みを行った後に第一マスクを除去するステップと、
第二ゲート上に第二マスクを提供するステップと、
第二マスクにより第二ゲートが覆われている間に、第二導電型のドーパントを基板内に注入するステップと、
第二マスクにより第二ゲートが覆われている間に、第三側壁スペーサを除去するステップであって、前記第三側壁スペーサの除去により、前記Ｎチャネルトランジスタのスペーサ絶縁領域の厚さが、前記Ｐチャネルトランジスタのスペーサ絶縁領域の厚さよりも小さくなるステップと、
前記第三側壁スペーサを除去後、Ｎチャネルトランジスタの基板内において第一シリサイド領域を形成すると共に、Ｐチャネルトランジスタの基板内において第二シリサイド領域を形成するステップであって、前記第一シリサイド領域は前記第一側壁スペーサと整合し、前記第二シリサイド領域は前記第四側壁スペーサと整合しているステップと
からなる方法。
【請求項２】
請求項１記載の方法は、更に、
第一側壁スペーサ及び第二側壁スペーサを形成する前に第一ゲート上に第一ライナを形成し、第二ゲート上に第二ライナを形成するステップと、
第三側壁スペーサ及び第四側壁スペーサを形成する前に第一側壁スペーサ上に第三ライナを形成し、第二側壁スペーサ上に第四ライナを形成するステップと
を含む方法。
【請求項３】
請求項２記載の方法において、
前記第三ライナは、第一の材料からなり、
前記第三側壁スペーサは、第一の材料から選択的にエッチングされる第二の材料よりなる方法。
【請求項４】
請求項３記載の方法において、
前記第一の材料は酸化物を含み、第二の材料は窒化物を含む方法。
【請求項５】
請求項１記載の方法において、前記第一シリサイド領域は、前記第一ゲートから第一の距離だけ離れており、前記第二シリサイド領域は、前記第二ゲートから第二の距離だけ離れており、前記第二の距離は前記第一の距離よりも大きい方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の製造方法に関する。
【背景技術】
【０００２】
幾つかの集積回路では、トランジスタのゲートに隣接するスペーサ絶縁領域を備えたＮチャネルトランジスタとＰチャネルトランジスタとが用いられる。通常、スペーサ絶縁領域は、Ｎチャネルトランジスタ及びＰチャネルトランジスタの両方と同じ幅を有している。
【０００３】
トランジスタチャネル格子の応力は、Ｎチャネルトランジスタの性能とは異なるＰチャネルトランジスタの性能に対して影響を及ぼす。通常、チャネル格子に作用する圧縮応力の増大（引張応力の低下）は、Ｐチャネルトランジスタの性能を向上（例えば、駆動電流を向上）させるが、Ｎチャネルトランジスタの性能を低下させてしまう。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
Ｎチャネル及びＰチャネルトランジスタの両方の性能が向上する集積回路が求められている。
【課題を解決するための手段】
【０００５】
本発明の一実施形態において、集積回路は、基板、基板上にＮチャネルトランジスタの第一ゲート、基板上にＰチャネルトランジスタの第二ゲート、基部において第一の幅を有し、第一ゲートに隣接する第一スペーサ絶縁領域、及び基部において第二の幅を有し、第二ゲートに隣接する第二スペーサ絶縁領域を含む。第二の幅は、第一の幅よりも大きい。
【０００６】
本発明の更に別の実施形態において、集積回路は、基板、基板上にＮチャネルトランジスタの第一ゲート、及び基板上にＰチャネルトランジスタの第二ゲートを含む。また、集積回路は、Ｎチャネルトランジスタの基板内に第一シリサイド領域を含む。第一シリサイド領域は、第一ゲートから第一の距離だけ離れている。更に、集積回路は、Ｐチャネルトランジスタの基板内に第二シリサイド領域を含む。第二シリサイド領域は、第二ゲートから第二の距離だけ離れている。第二の距離は、第一の距離よりも大きい。
【０００７】
本発明の更に別の実施形態において、方法は、基板を提供するステップと、基板上にＮチャネルトランジスタの第一ゲート及びＰチャネルトランジスタの第二ゲートを形成するステップとを含む。また、その方法は、第一ゲートの側面にＮチャネルトランジスタの第一側壁スペーサ、及び第二ゲートの側面にＰチャネルトランジスタの第二側壁スペーサを形成するステップと、第一側壁スペーサの側面にＮチャネルトランジスタの第三側壁スペーサ、及び第二側壁スペーサの側面にＰチャネルトランジスタの第四側壁スペーサを形成するステップとを含む。更に、その方法は、第一ゲート上に第一マスクを提供するステップと、第一マスクにより第一ゲートが覆われている間に、第一導電型ドーパントを基板内に注入するステップと、第一導電型ドーパントを注入した後に第一マスクを除去するステップと、第二ゲート上に第二マスクを提供するステップとを含む。その方法は、更に、第二マスクにより第二ゲートが覆われている間に、第二導電型ドーパントを基板内に注入するステップと、第二マスクにより第二ゲートが覆われている間に、第三側壁スペーサを除去するステップとを含む。
【発明を実施するための最良の形態】
【０００８】
本発明は、添付の図面を参照することにより、当業者にとって、理解がより一層深められるとともに、多くの目的、特徴及び利点が明らかになる。
各図中の同じ部材番号は、他に記載されていなければ、同一の部材を示す。図示される構造体は、必ずしも実寸に従い描かれていない。
【０００９】
以下に、本発明を実施するための方法について詳細に説明する。その説明は、本発明の例示を意図したものであり、限定的な意味として解釈すべきではない。
図１〜図８は、Ｎチャネルトランジスタよりも大きなスペーサ絶縁領域の全幅を有するＰチャネルトランジスタを備えた集積回路についてその製造工程におけるウェハの部分断面図である。幾つかの実施形態では、このような大きな幅によって、Ｎチャネルトランジスタのそれよりも大きいＰチャネルトランジスタの圧縮チャネル応力、即ちより小さい引張チャネル応力をもたらす。
【００１０】
図１は、Ｎチャネル領域１１３及びＰチャネル領域１１５を備えたウェハ１０１の部分断面図である。本実施形態において、ウェハ１０１は、絶縁層１０７上に位置するシリコン層１０９（例えば、ＳｉＯ２）を含む。絶縁層１０７は、シリコン基板１０５上に位置する。層１０９内には、Ｐチャネル領域１１５からＮチャネル領域１１３を隔離するように隔離溝１１１が形成されている。Ｐチャネル領域１１５の層１０９は、Ｎ型導電性ドーパント（Ｎ型ドーパント）（例えば、ヒ素、リン）によりドープされ、Ｎチャネル領域の層１０９は、Ｐ型導電性ドーパント（Ｐ型ドーパント）（例えば、ホウ素、ＢＦ２）によりドープされる。
【００１１】
ウェハ１０１は、Ｎチャネル領域１１３のシリコン層１０９上に位置するゲート誘電体１２１と、Ｐチャネル領域１１５のシリコン層１０９上に位置するゲート誘電体１２３とを含む。一実施形態において、誘電体１２１，１２３は、同じ厚さを有し、溝１１１を形成した後、層１０９から熱成長したものである。しかし、他の実施形態において、誘電体１２１，１２３の厚さは異なっていてもよい。また、他の実施形態において、誘電体１２１，１２３を別の方法により製造してもよい。
【００１２】
ゲート１１７は、Ｎチャネル領域１１３の誘電体１２１上に形成され、ゲート１１９は、Ｐチャネル領域１１５の誘電体１２３上に形成される。一実施形態において、ゲート１１７，１１９は、ウェハ１０１上にポリシリコン層（図示せず）を析出し、Ｎチャネル領域１１３の層をドープし、更に、その層をパターン化することにより形成される。ウェハ１０１は、図示しない他のＰチャネル領域とＮチャネル領域とに他のゲートを含んでもよい。他の実施形態において、ゲートは、金属などの他の材料から製造してもよい。
【００１３】
ゲート１１７，１１９を形成した後、薄い側壁スペーサ１２５がゲート１１７上に形成され、薄い側壁スペーサ１２７がゲート１１９上に形成される。一実施形態において、スペーサ１２５，１２７は、化学蒸着（ＣＶＤ）により二酸化ケイ素層を析出した後、パターン化することにより形成される。実施形態によっては、スペーサ１２５，１２７の厚さは６ｎｍ（６０オングストローム）〜１５ｎｍ（１５０オングストローム）の範囲である。他の実施形態において、スペーサ１２５，１２７を他の方法により形成してもよく、他の厚さを有してもよく、及び／又は他の材料から製造してもよい。
【００１４】
スペーサ１２５，１２７を形成した後、後でソース／ドレインエクステンション部分を形成するために使用される層１０９にドーパントを注入する。一実施形態において、Ｐチャネル領域１１５がマスクされている間、領域１２９，１３１には、Ｎ型ドーパント（例えば、ヒ素、リン）が注入される。同様に、実施形態によっては、Ｎチャネル領域１１３の層１０９には、Ｐ型ドーパント（例えば、ホウ素、ＢＦ２）のハロー・インプラントが注入される。一実施形態において、エクステンションインプラントは垂直インプラントであるが、他の実施形態において、傾斜インプラントであってもよい。実施形態によっては、エクステンションインプラントは、垂直インプラントに続くソース側から斜めに傾斜したインプラントを含む。
【００１５】
Ｎチャネル領域１１３がマスクされている間、領域１３３，１３５には、Ｐ型ドーパント（例えば、ホウ素、ＢＦ２）が例えばイオン注入によりドープされる。実施形態によっては、Ｎ型ドーパント（例えば、ヒ素、リン）のハロー・インプラントが行われる。エクステンションインプラントは、垂直及び／又は傾斜インプラントであってもよい。
【００１６】
図２は、側壁スペーサ２１３がゲート１１７に隣接して形成され、側壁２１７がゲート１１９に隣接して形成された後のウェハ１０１の部分側断面図である。この実施形態において、誘電体２１１（例えば、ＣＶＤ析出酸化ケイ素）は、スペーサ２１３，２１７を形成する前、ライナとしてウェハ１０１上に析出される。一実施形態において、誘電体２１１の厚さは、６ｎｍ（６０オングストローム）〜２０ｎｍ（２００オングストローム）の範囲であり、例えば、８ｎｍ（８０オングストロームである。誘電体２１１は、図２（又は次の図）に図示しないスペーサ１２５，１２７上に形成される。
【００１７】
誘電体２１１上には、スペーサ材料（例えば、窒化物、酸化物、オキシ窒化ケイ素）からなる層が（ＣＶＤ等のプロセス処理により）析出される。一実施形態において、スペーサ材料の層の厚さは、３０ｎｍ（３００オングストローム）〜７０ｎｍ（７００オングストローム）の範囲であるが、他の実施形態では、別の厚さであってもよい。次に、ウェハ１０１がドライエッチング処理されて、スペーサ材料の層の残りの部分がスペーサ２１３，２１７となる。ドライエッチングを実施している間に、誘電体２１１の露出部分の厚さも小さくなる。他の実施形態において、スペーサ２１３，２１７は、他のプロセス処理を用いて形成してもよく、及び／又は他の材料から作製してもよい。例えば、スペーサ２１３，２１７は、ライナから選択的にエッチングされる他の材料から作製してもよい。実施形態によっては、スペーサ２１３，２１７の基部における幅は、２０ｎｍ（２００オングストローム）〜５０ｎｍ（５００オングストローム）の範囲であるが、他の実施形態において、別の幅であってもよい。
【００１８】
図３は、側壁スペーサ３２１がスペーサ２１３に隣接して形成され、側壁スペーサ３２７がスペーサ２１７に隣接して形成された後のウェハ１０１の部分側断面図である。この実施形態において、誘電体３１９（例えば、ＣＶＤ析出酸化ケイ素）は、ライナとしてウェハ１０１上に析出される。一実施形態において、誘電体３１９の厚さは、６ｎｍ（６０オングストローム）〜２０ｎｍ（２００オングストローム）の範囲である。誘電体３１９上には、スペーサ材料（例えば、窒化物、酸化物、オキシ窒化ケイ素）からなる層が析出される。次に、ウェハがドライエッチング処理されて、スペーサ材料の層の残りの部分がスペーサ３２１，３２７となる。ドライエッチングを実施している間、誘電体３１９の露出部分の厚さも小さくなる。他の実施形態において、スペーサ３２１，３２７は、他のプロセス処理を用いて形成してもよく、及び／又は他の材料から作製してもよい。実施形態によっては、スペーサ３２１，３２７の基部における幅は、２０ｎｍ（２００オングストローム）〜５０ｎｍ（５００オングストローム）の範囲であるが、他の実施形態において、別の幅であってもよい。
【００１９】
図４を参照すれば、マスク４０３は、領域１１３を被覆するようＮチャネル領域１１３上に形成される。一実施形態において、マスク４０３は、フォトレジストのパターン層から形成される。
【００２０】
次に、層１０９の領域４０７，４０９には、Ｐ型ドーパント（例えば、ホウ素、ＢＦ２）がイオン４０５により注入される。一実施形態において、イオンは、５〜１０ＫｅＶのエネルギで注入されるホウ素イオンである。領域４０９，４０７内に注入されたドーパントによって、Ｐチャネル領域１１５には、Ｐチャネルトランジスタ（図８のトランジスタ８２３）の深いソース／ドレイン領域が形成される。イオン４０５は、垂直に及び／又は傾斜して注入される。
【００２１】
図５を参照すれば、マスク４０３が除去されるとともに、マスク５０３がＰチャネル領域１１５上に形成される。層１０９の領域５１１，５０９には、イオン５０７によりＮ型ドーパント（例えば、ヒ素、リン）が注入される。一実施形態において、イオン５０７は、１０〜２０ＫｅＶのエネルギで注入されるリンイオンである。領域５０９，５１１内に注入されたドーパントを用いて、Ｎチャネル領域１１５にはＮチャネルトランジスタ（図８のトランジスタ８２１）の深いソース／ドレイン領域が形成される。イオン５０７は、垂直に及び／又は傾斜して注入される。
【００２２】
図６を参照すれば、スペーサ３２１が（例えば、選択ドライエッチングにより）除去されるとともに、層１０９の領域６０９，６１１内には、さらに別のＮ型ドーパント（例えば、ヒ素、リン）のインプラントがイオン６０７により注入される。領域６０９，６１１内に注入されたドーパントは、領域１１３に形成されるＮチャネルトランジスタ（図８の８２１）のソース／ドレイン領域（例えば、図８の７０３，７０５）の直列抵抗を向上させるために用いられる。一実施形態において、イオン６０７は、２０〜５０ＫｅＶのエネルギで注入されるヒ素イオンである。イオン６０７は、垂直に及び／又は傾斜して注入される。
【００２３】
他の実施形態において、イオン５０７は、スペーサ３２１を除去した後に注入されるが、ここでは、イオン６０７の注入が省略される。さらに別の実施形態では、イオン６０７の注入を省略してもよい。
【００２４】
図７を参照すれば、マスク５０３を除去した後、層１０９中のドーパントは、領域１１３，１１５のトランジスタのソース／ドレイン領域を形成するために活性化される。領域５０９，６０９，１２９内のドーパントは、ソース／ドレイン領域７０３を形成するために活性化される。領域５１１、領域６１１および領域１３１のドーパントは、ソース／ドレイン領域７０５を形成するために活性化される。領域４０９，１３３のドーパントは、ソース／ドレイン７０７を形成するために活性化され、領域４０７，１３５のドーパントは、ソース／ドレイン領域７０９を形成するために活性化される。一実施形態において、ドーパントは、１０００〜１１００℃の温度でウェハ１０１を急速加熱してアニーリングすることにより活性化される。
【００２５】
次の工程では、誘電体２１１，３１９の残りの露出部分を除去するため、ウェハ１０１にはウェットエッチング処理が施される。
図８を参照すれば、シリサイド領域８０３はソース／ドレイン領域７０３に形成され、シリサイド領域８０５はソースドレイン領域７０５に形成され、シリサイド領域８１５はゲート１１７の上部に形成される。シリサイド領域８０７はソース／ドレイン領域７０７に形成され、シリサイド領域８０９はソース／ドレイン領域７０９に形成され、シリサイド領域８１７はゲート１１９の上部に形成される。一実施形態において、これらのシリサイド領域は、ウェハ１０１上に金属層（例えば、コバルト、ニッケル）を析出し、その金属層を露出されたシリコンと反応させて形成される。
【００２６】
ウェハ１０１は、トランジスタ８２３を図示及び説明したものと類似のスペーサ絶縁領域幅と、ソース／ドレインシリサイド領域からのゲート距離とを有する他のＰチャネルトランジスタを備えてもよい。ウェハ１０１は、トランジスタ８２１を図示及び説明したものと類似のスペーサ絶縁領域幅と、ソース／ドレインシリサイド領域からのゲート距離とを有する他のＮチャネルトランジスタを備えてもよい。
【００２７】
次の工程では、例えば、誘電体、相互接続及び外部端末を含む他の構造物（表示なし）がウェハ１０１上に形成される。続いて、ウェハは、複数の集積回路に個別化される。
図８に示すように、ゲート１１７及びシリサイド領域８０３間の距離は、スペーサ３２１の除去によって、シリサイド領域８０７及びゲート１１９間の距離よりも小さくなる（図６参照）。従って、Ｎ型トランジスタ８２１のスペーサ絶縁領域（例えば、この実施形態での側壁スペーサ２１３及び誘電体２１１）の厚さは、Ｐチャネルトランジスタ８２３のスペーサ絶縁領域（例えば、この実施形態でのスペーサ３２７、誘電体３１９、スペーサ２１７及び誘電体２１１）の厚さよりも小さい。
【００２８】
実施形態によっては、Ｐチャネルトランジスタ８２３のスペーサ絶縁領域の増大した幅（及びソース／ドレインシリサイド領域及びゲート間の増大した距離）によって、Ｎチャネルトランジスタ８２１のチャネル領域に作用する応力よりも、Ｐチャネルトランジスタのチャネル領域に作用する圧縮応力の方が相対的に大きく（引張応力が相対的に小さく）なる。このような応力差によって、Ｎチャネル及びＰチャネルトランジスタに関し同等のスペーサ絶縁領域幅を有する集積回路よりも、Ｎチャネルトランジスタ及びＰチャネルトランジスタの一方又は両方の性能を向上させることができる。
【００２９】
実施形態によっては、Ｎチャネルトランジスタ及びＰチャネルトランジスタ間のスペーサ絶縁領域幅の差は、５ｎｍ（５０オングストローム）〜１００ｎｍ（１０００オングストローム）の範囲である。しかし、他の実施形態において、その差は、別の厚さに基づくものであってもよい。
【００３０】
図９は、トランジスタ構造物に作用する応力と、該応力によるトランジスタのチャネル領域への影響とを示すトランジスタの側断面図である。トランジスタ９０１は、ゲート９０３に隣接するスペーサ絶縁領域９０７を含む。領域９０７は、少なくとも一つのスペーサを含み、同様に、一つ以上のライナを含む。ゲート９０３には、シリサイド領域９０４が形成され、シリサイド領域９１１，９１３は、領域９０７に隣接する基板９０２の内部に位置する。
【００３１】
一実施形態において、スペーサ絶縁領域９０７は、少なくとも一つのスペーサを含み、それは、プロセス処理により生じる応力による張力を有している。例えば、低圧ＣＶＤ処理により析出された窒化ケイ素フィルムは、７５０ＭＰａの固有引張応力を有している。この引張応力は、スペーサを内方に引っ張る力（矢印９１５，９１６を参照）を提供するように作用する。この内方への力は、ゲート９０３に作用する引張応力（矢印９１７，９１８を参照）を提供するように作用する。ゲート９０３に作用する引張応力は、チャネル９１２に作用する圧縮性の応力を提供する（矢印９２１，９２２を参照）。スペーサ絶縁領域９０７の幅を広くするほど、その領域に対しより大きな質量が提供され、ゲート９０３に作用する引張応力（矢印９１７，９１８で示す）を増大させ、それにより、チャネル領域９１２に作用する相対圧縮応力（矢印９２１，９２２で示す）を増大させる。
【００３２】
更に、シリサイド領域９１１，９１３は、シリサイドと、基板９０２を形成するシリコンとの間の熱膨張の不一致による張力を有している。この引張応力（矢印９２７，９２８で示す）は、チャネル領域９１２に作用する引張応力（矢印９３０，９３１で示す）を提供するように作用する。ソース／ドレインシリサイド領域とチャネル領域との間のスペースが増大することにより、ソース／ドレインシリサイド領域の応力によってチャネル領域に作用する相対引張応力は小さくなる。
【００３３】
従って、トランジスタのスペーサ絶縁領域幅をより大きくし、ソース／ドレインシリサイド領域及びチャネル領域からの距離をより大きくすることにより、より一層圧縮されたチャネル領域がトランジスタに提供され、それにより、Ｐチャネルトランジスタ性能を向上させることができる。一方、トランジスタのスペーサ絶縁領域幅をより小さくし、ソース／ドレインシリサイド領域及びチャンネル領域からの距離をより小さくすることにより、張力の大きいチャネル領域がトランジスタに提供され、それにより、Ｎチャネルトランジスタ性能を向上させることができる。
【００３４】
Ｐチャネル及びＮチャネルトランジスタの相対チャネル応力を識別するための能力は、トランジスタの性能がチャネル応力に敏感である構造体（例えば、絶縁構造体上にシリコンを備えるウェハ）に組込まれた回路に有利である。
【００３５】
上記に記載の特徴を絶縁構造体（例えば、１０７）上にシリコンを備えるウェハ（例えば、１０９）について説明してきたが、この特徴は、他の種類のウェハ、例えば、バルクシリコンや絶縁構造体上に他の種類のシリコンを備えるウェハに用いてもよい。
【００３６】
また、スペーサ絶縁幅の差と、ソース／ドレインシリサイド領域及びゲート間の距離の差とを有するトランジスタは、他のプロセス処理を用いて作製してもよい。例えば、実施形態によっては、Ｎチャネル領域１１３を被覆する（例えば、マスク４０３で）前に、Ｐチャネル領域１１５を（例えば、マスク５０３で）被覆してもよいが、ここでは、イオン４０５を注入する前にスペーサ３２１が除去される。プロセス処理によっては、スペーサ絶縁領域はライナを含まなくてもよい。
【００３７】
他の実施形態において、スペーサ絶縁領域幅の差と、ソース／ドレインシリサイド領域及びゲート間の差とは、ＮチャネルトランジスタとＰチャネルトランジスタとに異なる幅のスペーサを作製することにより達成される。
【００３８】
実施形態によっては、ライナの厚さは、チャネル応力に影響を及ぼす可能性がある。実施形態によっては、ライナの厚さを小さくするほど、より伸長性の高いチャンネル領域が得られる。例えば、誘電体２１１（図２を参照）の厚さを小さくすることにより、チャネルの引張応力が増大する。
【００３９】
本発明の特定の実施形態を図示し、説明してきたが、本明細書による示唆に基づいて、本発明及びその幅広い面から逸脱しないで、更なる変更及び変形を行うことができることから、その範囲内には添付の特許請求の範囲が含められるとともに、全ての変更及び変形全てが本発明の思想と範囲内であることは、当業者にとって明らかである。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る集積回路の一製造工程におけるウェハの部分断面図。
【図２】本発明に係る集積回路の別の製造工程におけるウェハの部分断面図。
【図３】本発明に係る集積回路の更に別の製造工程におけるウェハの部分断面図。
【図４】本発明に係る集積回路の更に別の製造工程におけるウェハの部分断面図。
【図５】本発明に係る集積回路の更に別の製造工程におけるウェハの部分断面図。
【図６】本発明に係る集積回路の更に別の製造工程におけるウェハの部分断面図。
【図７】本発明に係る集積回路の更に別の製造工程におけるウェハの部分断面図。
【図８】本発明に係る集積回路の更に別の製造工程におけるウェハの部分断面図。
【図９】トランジスタ構造について応力の影響を示すトランジスタの断面図。
【図１】
0004777335.tif 000002
【図２】
0004777335.tif 000003
【図３】
0004777335.tif 000004
【図４】
0004777335.tif 000005
【図５】
0004777335.tif 000006
【図６】
0004777335.tif 000007
【図７】
0004777335.tif 000008
【図８】
0004777335.tif 000009
【図９】
0004777335.tif 000010