(57)【特許請求の範囲】
【請求項１】
フィルタ特性を用いて信号波形のひずみを補正し、該信号波形を同期クロックにあわせてラッチして後段の回路に出力するシリアル転送用インターフェースであって、
前記フィルタ特性を変更するフィルタ特性調整部と、
前記同期クロックの位相を変更可能なクロック生成部と、
テスト用信号であるテストパターンが入力されると、前記フィルタ特性と前記同期クロックの位相とをそれぞれ所定の範囲で変更し、前記テストパターンを受信可能なフィルタ特性と同期クロックの位相の範囲から最適なフィルタ特性と同期クロックの位相を特定し、前記フィルタ特性調整部及びクロック生成部を用いて前記最適なフィルタ特性と同期クロックの位相に変更するパターン判定部と、
を備えるシリアル転送用インターフェース。
【請求項２】
前記パターン判定部は、
前記信号波形と前記テストパターンとを比較し、該比較結果からテストパターンを受信したことを検出するテストパターン検出部と、
フィルタ特性調整部に前記フィルタ特性を第１の範囲で順次変更させるとともに、前記クロック生成部に該フィルタ特性に対して前記同期クロックの位相を第２の範囲で順次変更させるパラメータ変更部と、
前記テストパターン検出部による検出結果から前記フィルタ特性及び前記同期クロックの位相におけるテストパターンの受信可否の関係を表す受信可能範囲を求め、該受信可能範囲から最適なフィルタ特性及び同期クロックの位相を特定するパラメータ特定部と、
を備えることを特徴とする請求項１に記載のシリアル転送用インターフェース。
【請求項３】
前記パラメータ特定部は、前記テストパターン検出部による検出結果から前記フィルタ特性及び前記同期クロックの位相におけるテストパターンの受信可否の関係を表す受信可能範囲テーブルを生成し、該受信可能範囲テーブルの前記フィルタ特性と前記同期クロックとで表される受信可能範囲の重心から、最適なフィルタ特性及び同期クロックの位相を特定する、
ことを特徴とする請求項２に記載のシリアル転送用インターフェース。
【請求項４】
前記フィルタ特性調整部は、ローパスフィルタ、ハイパスフィルタ又はバンドパスフィルタのいずれか１つ又は２つ以上の組み合わせによってフィルタ特性を変更する、
ことを特徴とする請求項１に記載のシリアル転送用インターフェース。
【請求項５】
フィルタ特性を用いて信号波形のひずみを補正し、該信号波形を同期クロックにあわせてラッチして後段の回路に出力するシリアル転送用インターフェースの最適化方法であって、
前記信号波形と前記テストパターンとを比較し、該比較結果からテストパターンを受信したことを検出し、
前記テストパターンを検出すると、前記フィルタ特性を第１の範囲で順次変更するとともに、該フィルタ特性に対して前記同期クロックの位相を第２の範囲で順次変更し、
前記フィルタ特性又は前記同期クロックの位相のいずれか一方又は両方を変更する毎に、前記比較結果から前記フィルタ特性及び前記同期クロックの位相におけるテストパターンの受信可否の関係を表す受信可能範囲を求め、
該受信可能範囲から最適なフィルタ特性及び同期クロックの位相を特定して、該最適なフィルタ特性と同期クロックの位相に変更する、
ことを特徴とするシリアル転送用インターフェースの最適化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波領域において生じる損失を補正するシリアル転送用インターフェースに関する。
【背景技術】
【０００２】
近年、パソコンやサーバのプロセッサバスと周辺機器とを接続する標準インタフェースなどに使用されてきたＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）やＰＣＩ−Ｘは、データ転送速度向上のために、シリアル転送用インターフェースであるＰＣＩ  Ｅｘｐｒｅｓｓに移行しつつある。
【０００３】
同様に、ＨＤＤやＣＤ−ＲＯＭなどのストレージデバイスへの接続に使用されてきたＡＴＡ（ＡＴ  Ａｔｔａｃｈｍｅｎｔ）はＳｅｒｉａｌ  ＡＴＡに、ＳＣＳＩ（Ｓｍａｌｌ  Ｃｏｍｐｕｔｅｒ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｆａｃｅ）はＳＡＳ（Ｓｅｒｉａｌ  Ａｔｔａｃｈｅｄ  ＳＣＳＩ）に移行しつつある。
【０００４】
これらのシリアル転送用インタフェースでは高周波帯域を使用するため、各周波数帯域での損失補正を自動的に行ない、より安定な信号波形を得る手法が求められている。
図７は、従来のシリアル転送用インターフェースを使用する構成の例を示している。
【０００５】
図７に示すシリアル転送用インタフェース７０は、送信器７１から出力された信号波形を伝送する伝送路７２と、受信器７３内の回路（以下、「後段回路」という）と、に接続される。伝送路７２は、プリント基板、コネクタ又はケーブル等で構成されるのが一般的である。
【０００６】
シリアル転送用インターフェース７０は、複数の高域通過フィルタ特性を外部から選択／設定可能なイコライザ部７４と、イコライザ部７４で調整された信号波形を後段回路で処理し易いように電圧増幅するとともに、クロック生成部７７で生成した同期クロックにあわせて信号波形をラッチして後段回路に出力するラッチ部７５と、データ転送速度の差異を含む低周波ジッタへの適切な追従と高周波ジッタへの過剰な追従抑制とを行うようにクロック生成部７７を制御するデジタルフィルタ部７６と、信号波形を時間軸上の適切な点でラッチするための同期クロックを生成するクロック生成部７７と、を備えている。
【０００７】
送信器７１から出力された信号波形は、伝送路７２を介して受信器７３に伝送される。受信器７３に入力された信号波形は、イコライザ部７４で調整され、ラッチ部７５で増幅されるとともに、同期クロックにあわせてラッチされて後段回路に出力される。
【０００８】
一方、デジタルフィルタ部７６は、信号波形からジッタを検出する。そして、低周波ジッタに対しては適切に追従するようにクロック生成部７７に対して指示を行う。また、高周波ジッタに対しては過剰な追従抑制するようにクロック生成部７７に対して指示を行う。
【０００９】
そして、クロック生成部７７はデジタルフィルタ部７６からの指示の応じて同期クロックを生成してラッチ部７５に供給する。
なお、波形１は、送信器７１−伝送路７２間で計測されるアイパターンを示している。同様に、波形２は、伝送路７２−受信器７３間のアイパターンを示し、波形３は、イコライザ部７４−ラッチ部７５間のアイパターンを示している。
【００１０】
波形２に示すように、信号波形は、伝送路７２等の環境の変化（温度等の変化）やＬＳＩプロセスによる特性のばらつきによって波形にばらつきが生じる。
従来のシリアル転送用インタフェースでは、受信器が受信した信号波形（図７に示す波形２）等をオシロスコープの計測器で観測するか、またはシミュレーションによって求め、データシートに記載される受信器のイコライザ部７４の特性を参照しながら、最適と思われるイコライザ部７４の設定を決定してマニュアルで設定していた。
【特許文献１】特開平１１−２０３７８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図７で説明したように、受信器７３が受信した信号波形のオシロスコープによる観測結果と、ＬＳＩメーカからデータシートによって提供される受信器７３のイコライザ７４の特性とから、およそ最適と考えられるイコライザ７４の設定を人為的に求めることができる。
【００１２】
しかし、送信器７１、伝送路７２及び受信器７３の各経路毎の信号波形（例えば、波形１〜３）を観測するには多くの時間を要する。
例えば、ＰＣＩ  Ｅｘｐｒｅｓｓ  ｘ４では往路と復路とにそれぞれ４レーンの経路があるので、計８経路について波形観測が必要となる。さらに、オシロスコープでアイパターンを表示するには、測定のためのセットアップに時間を要するほか、１経路当たり約２０秒の観測時間が必要となる。
【００１３】
また、代表経路のみで波形測定とイコライザ７４の最適化を実施し、その代表経路に他の経路の配線条件を合わせることで測定時間の短縮が図れるが、十分な最適化を図ることが難しい場合がある。さらに、そのために専用のプリント基板を設計する必要がある。
【００１４】
また、イコライザ７４の出力端子が波形観測用に割り当てられていることはない。そのため、装置によっては、プローブを当てるスペースの不足により、波形の観測が困難な場合もある。したがって、設定したイコライザによる信号波形の補正が正しく行われたかの確認ができない場合もある。
【００１５】
特許文献１には、光ディスクの再生位置に応じたカットオフ周波数特性制御信号をイコライザに供給することによって、イコライザの利得特性を変化させてＲＦ信号を正しく２値化し、誤り率及びジッタ量を所定の値以下に保つイコライザの特性制御回路を備えた光ディスク再生装置について開示されている。
【００１６】
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、環境の変化やＬＳＩプロセスによる特性のばらつきが生じる場合であっても、安定で高品質な信号伝送を実現するシリアル転送用インターフェースを提供することである。
【課題を解決するための手段】
【００１７】
上記課題を解決するために、本発明に係るシリアル転送用インターフェースは、フィルタ特性を用いて信号波形のひずみを補正し、該信号波形を同期クロックにあわせてラッチして後段の回路に出力するシリアル転送用インターフェースであって、前記フィルタ特性を変更するフィルタ特性調整部と、前記同期クロックの位相を変更可能なクロック生成部と、テスト用信号であるテストパターンが入力されると、前記フィルタ特性と前記同期クロックの位相とをそれぞれ所定の範囲で変更し、前記テストパターンを受信可能なフィルタ特性と同期クロックの位相の範囲から最適なフィルタ特性と同期クロックの位相を特定し、前記フィルタ特性調整部及びクロック生成部を用いて前記最適なフィルタ特性と同期クロックの位相に変更するパターン判定部と、を備える。
【００１８】
本発明によると、パターン判定部は、テストパターンが入力されたことを検出すると、フィルタ特性調整部とクロック生成部とを使用してフィルタ特性と同期クロックの位相とをそれぞれ所定の範囲で変更ながら、テストパターンを受信可能なフィルタ特性と同期クロックの位相の範囲を特定し、この特定した範囲から最適なフィルタ特性と同期クロックの位相とを特定する。
【００１９】
これにより、例えば、温度変化等の環境の変化やＬＳＩプロセスによる特性のばらつきが生じる場合でも、容易にシリアル転送用インターフェースの最適化を行うことが可能となるので、安定で高品質な信号伝送を行うことができる効果を奏する。
【００２０】
また、本発明は、フィルタ特性を用いて信号波形のひずみを補正し、該信号波形を同期クロックにあわせてラッチして後段の回路に出力するシリアル転送用インターフェースの最適化方法であって、前記信号波形と前記テストパターンとを比較し、該比較結果からテストパターンを受信したことを検出し、前記テストパターンを検出すると、前記フィルタ特性を第１の範囲で順次変更するとともに、該フィルタ特性に対して前記同期クロックの位相を第２の範囲で順次変更し、前記フィルタ特性又は前記同期クロックの位相のいずれか一方又は両方を変更する毎に、前記比較結果から前記フィルタ特性及び前記同期クロックの位相におけるテストパターンの受信可否の関係を表す受信可能範囲を求め、該受信可能範囲から最適なフィルタ特性及び同期クロックの位相を特定して、該最適なフィルタ特性と同期クロックの位相に変更する、ことを特徴とするシリアル転送用インターフェースの最適化方法であっても同様の効果を得ることができる。
【発明の効果】
【００２１】
以上のように、本発明によると、環境の変化やＬＳＩプロセスによる特性のばらつきが生じる場合であっても、安定で高品質な信号伝送を実現するシリアル転送用インターフェースを提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について図１〜図６に基づいて説明する。
図１は、本発明の原理を説明する図である。
図１に示すシリアル転送用インターフェース１０は、フィルタ特性を用いて信号波形のひずみを補正する信号波形補正部１１と、補正された信号波形を同期クロックにあわせてラッチして後段の回路に出力するラッチ部１２と、信号波形補正部１１のフィルタ特性を所定に範囲で変更するフィルタ特性調整部１３と、所望の位相を有する同期クロックを生成するクロック生成部１４と、テスト用信号であるテストパターンの検出やフィルタ特性調整部１３及びクロック生成部１４の制御を行うパターン判定部１５と、を少なくとも備えている。
【００２３】
信号波形補正部１１は、例えば、ローパスフィルタ、ハイパスフィルタ及びバンドパスフィルタ等を組み合わせることで得られるフィルタ特性を用いて信号波形のひずみを補正する。そして、補正した信号波形を、ラッチ部１２に出力する。
【００２４】
ラッチ部１２は、クロック生成部１４から入力される同期クロックにあわせて、信号波形補正部１１で補正された信号波形をラッチする。そして、シリアル転送用インターフェース１０の後段の回路にラッチした信号を出力する。
【００２５】
フィルタ特性調整部１３は、信号波形補正部１１のフィルタ特性を所定の範囲で変更する。例えば、信号波形補正部１１を構成するローパスフィルタ、ハイパスフィルタ及びバンドパスフィルタ等の組み合わせをスイッチ等で切り替えることによって、信号波形補正部１１のフィルタ特性を変更する。
【００２６】
クロック生成部１４は、パターン判定部１５が指定する位相の同期クロックを生成する。そして、クロック生成部１４は、生成した同期クロックをラッチ部１２に出力する。例えば、ＰＬＬ回路（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）によって実現される。
【００２７】
パターン判定部１５は、図示しないテストパターン記憶部に格納されているテストパターンとラッチ部１２が出力する出力信号とを比較して、比較結果が一致した場合にテストパターンを検出したと判断する。すなわち、シリアル転送用インターフェース１０にテストパターンが入力されたことを検出する。
【００２８】
また、パターン判定部１５は、テストパターンを検出すると、フィルタ特性調整部１３及びクロック生成部１４を制御して、信号波形補正部１１のフィルタ特性とラッチ部１２に入力する同期クロックの位相を所定の範囲で変更するとともに、テストパターンを受信可能か否かを判別する。そして、テストパターンを受信可能なフィルタ特性と同期クロックの位相の範囲（以下、「受信可能範囲」という）を特定する。
【００２９】
受信可能範囲を特定すると、パターン判定部１５は、信号波形補正部１１が信号波形のひずみを補正するために最適なフィルタ特性と同期クロックの位相とを受信可能範囲から特定する（以下、この時のフィルタ特性を「最適フィルタ特性」、同期クロックの位相を「最適位相」という）。
【００３０】
そして、パターン判定部１５は、フィルタ特性調整部１３によって信号波形補正部１１が最適フィルタ特性を有するようにフィルタ特性を変更する。また、パターン判定部１５は、クロック生成部１４が最適位相を有する同期クロックを生成するように設定する。
【００３１】
以上に説明した処理によって、シリアル転送用インターフェース１０に信号を伝送する伝送路の環境の変化やＬＳＩプロセスによる特性のばらつきが生じる場合であっても、信号波形補正部１１が当該伝送路に最適なフィルタ特性を有するように調整できる。その結果、安定かつ高品質な信号伝送を実現するシリアル転送用インターフェースを実現することが可能となる。
【００３２】
以下に、信号波形補正部１１をイコライザ部２４で実現し、フィルタ特性調整部１３を特性調整部２８で実現した場合の例について説明する。
図２は、本発明の実施例に係るシリアル転送用インターフェース２０を使用する構成の例を示している。
【００３３】
図２に示す本実施例に係るシリアル転送用インタフェース２０は、受信機２３内に備えられ、送信器２１から出力された信号波形を伝送する伝送路２２と、後段回路と、に接続される。
【００３４】
伝送路２２は、プリント基板、コネクタ又はケーブル等で構成される。
シリアル転送用インターフェース２０は、フィルタ特性（イコライザ特性）を選択／設定可能なイコライザ部２４と、イコライザ部２４で調整された信号波形を後段回路で処理し易いように電圧増幅するとともにクロック生成部２７で生成した同期クロックにあわせて信号波形をラッチして後段回路に出力するラッチ部２５と、データ転送速度の差異を含む低周波ジッタへの適切な追従と高周波ジッタへの過剰な追従抑制とを行うためにクロック生成部２７を制御するデジタルフィルタ部２６と、信号波形を時間軸上の適切な点でラッチするための同期クロックを生成するクロック生成部２７と、イコライザ部２４のフィルタ特性を調整する特性調整部２８と、ラッチ部２５から出力される出力信号がテストパターンか否かを判定するパターン判定部２９と、を備えている。
【００３５】
イコライザ部２４は、複数のフィルタ（ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ等）を組み合わせることによって構成されている。そして、フィルタの組み合わせを変更することによって、フィルタ特性を変更することが可能となっている。
【００３６】
ラッチ部２５は、クロック生成部２７で生成した同期クロックにあわせて、イコライザ部２４の出力信号をラッチする。そして、シリアル転送用インターフェース２０の後段回路にラッチした信号を出力する。
【００３７】
クロック生成部２７は、デジタルフィルタ部２６又はパターン判定部２９が指定する位相の同期クロックを生成する。そして、生成した同期クロックをラッチ部２５に出力する。本実施例に係るクロック生成部２７は、ＰＬＬ回路が使用され、同期クロックの位相をクロック位相番号０〜１５の１６段階に調整できるようになっている。
【００３８】
特性調整部２８は、イコライザ部２４のフィルタ特性をパターン判定部２９の指示に応じて変更する。イコライザ部２４及び特性調整部２８の構成例については、図３に後述する。
【００３９】
パターン判定部２９は、図示しないがテストパターンを記憶するテストパターン記憶部を有する。そして、テストパターンとラッチ部２５からの出力信号とを比較することによって、シリアル転送用インターフェース２０がテストパターンを受信したことを検出する。
【００４０】
なお、テストパターンには、２ビット以上で構成されるパターンを複数回繰り返す信号（例えば、「１１１１００００」、「１１００１１００」、「１０１０１０１０」といった信号）を使用すればよい。
【００４１】
テストパターンを検出すると、パターン判定部２９は、デジタルフィルタ部２６によるジッタの補正処理を停止する。そして、クロック生成部２７及び特性調整部２８を制御して、ラッチ部２５に入力する同期クロックの位相とイコライザ部２４のフィルタ特性を所定の範囲で変更することにより、テストパターンを受信可能なフィルタ特性と同期クロックの位相の範囲を示す受信可能範囲テーブル（図５を参照）を生成する。
【００４２】
そして、受信可能範囲テーブルにおけるフィルタ特性と同期クロックの位相の範囲の重心から、イコライザ部２４が信号波形のひずみを補正するために最適なフィルタ特性と同期クロックの位相と特定する。そして、クロック生成部２７によって最適位相を有する同期クロックを生成し、特性調整部２８によってイコライザ部２４が最適フィルタ特性を有するようにフィルタ特性を変更する。
【００４３】
図３は、イコライザ部２４と特性調整部２８の構成例を示す図である。
図３に示すイコライザ部２４は、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）３１と、ＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）３２と、ＬＰＦ３１の出力波形とＨＰＦ３２の出力波形を合成する加算回路３３と、を備えている。
【００４４】
ＬＰＦ３１は、制御信号（以下、「第１の特性調整コード」という）によってフィルタ特性を切り替えることができるローパスフィルタである。なお、本実施例では４ビットの制御信号を使用して、４通りにフィルタ特性を切り替えることができる。例えば、「０００１（Ｂ）」、「００１０（Ｂ）」、「０１００（Ｂ）」及び「１０００（Ｂ）」に対応した４通りのフィルタ特性に切り替える。
【００４５】
同様に、ＨＰＦ３２は、制御信号（以下、「第２の特性調整コード」という）によってフィルタ特性を切り替えることができるハイパスフィルタである。ＬＰＦ３１と同様に、４ビットの制御信号を使用して、４通りにフィルタ特性を切り替えることができる。
【００４６】
加算回路３３は、ＬＰＦ３１の出力波形とＨＰＦ３２の出力波形とを合成し、合成した信号波形を後段のラッチ部２５に出力する。
以上に説明したように、イコライザ部２４は１６（４×４）通りのフィルタ特性を切り替えて使用することができる。そこで、フィルタ特性毎に、イコライザ設定番号０〜１５を割り当てる。
【００４７】
一方、特性調整部２８は、パターン判定部２９から送られる制御コード（以下、「特性指示コード」という）に応じて第１及び第２の特性調整コードを生成する。
本実施例では、２ビットからなる特性指示コードを使用している。例えば、「０１（Ｂ）」をインクリメント指示、「１０（Ｂ）」をデクリメント指示、「００（Ｂ）」を固定指示、「１１（Ｂ）」を初期化指示と定義する。
【００４８】
そして、特性指示コード「０１（Ｂ）」が入力されると、特性調整部２８は、イコライザ設定番号を１だけインクリメントする。そして、このイコライザ設定番号に対応する第１及び第２の特性調整コードを生成してＬＰＦ３１とＨＰＦ３２とにそれぞれ特性調整コードを出力する。
【００４９】
また、特性指示コード「１０（Ｂ）」が入力されると、特性調整部２８は、イコライザ設定番号を１だけデクリメントする。そして、このイコライザ設定番号に対応する第１及び第２の特性調整コードを生成してＬＰＦ３１とＨＰＦ３２とにそれぞれ特性調整コードを出力する。
【００５０】
また、特性調整コード「００（Ｂ）」が入力された場合は、特性調整部２８は、イコライザ設定番号を変更しない。すなわち、イコライザ部２４のフィルタ特性を変更しない。
以上に説明した、特性調整部２８及びパターン判定部２９は、論理回路によって構成してもよいし、図示しないＣＰＵに所定のプログラムを実行させることによって実現してもよい。
【００５１】
図４は、本実施例に係るフィルタ特性の最適化処理を示すフローチャートである。
シリアル転送用インターフェース２０が動作を開始すると、パターン判定部２９は、ラッチ部２５の出力信号と、パターン判定部２９が有するテストパターン記憶部に格納されているテストパターンと、の比較を開始する（ステップＳ４００）。
【００５２】
シリアル転送用インターフェース２０が動作すると、操作者は、以後に説明するステップＳ４０１〜Ｓ４０９の処理が完了するまで、送信器２１から伝送路２２を介してテストパターンを送信し続ける。
【００５３】
ステップＳ４０１において、ラッチ部２５の出力信号とテストパターンとが一致すると、パターン判定部２９は、テストパターンを検出したと判断し、処理をステップＳ４０１に移行する。
【００５４】
ステップＳ４０２において、シリアル転送用インターフェース２０は、デジタルフィルタ部７６の動作を停止して、信号波形に同期クロックを追従する等のジッタ補正処理を停止する。そして、処理をステップＳ４０３に移行する。
【００５５】
ステップＳ４０３において、パターン判定部２９は、フィルタ特性の変更処理（以下、「フィルタ特性スイープ処理」という）を開始する。すなわち、パターン判定部２９は、特性調整部２８に特性指示コード「１１（Ｂ）」を出力して設定の初期化を指示し、イコライザ設定番号を０に設定する。
【００５６】
ステップＳ４０４において、パターン判定部２９は、クロック生成部２７で生成する同期クロックの位相の変更処理（以下、「位相スイープ処理」という）を開始する。すなわち、パターン判定部２９は、クロック生成部２７に特性指示コード「１１（Ｂ）」を出力して設定の初期化を指示し、クロック番号を０に設定する。
【００５７】
ステップＳ４０５において、パターン判定部２９は、ラッチ部２５の出力信号とテストパターンとの比較を行う。そして、比較結果が一致した場合には、テストパターンを受信可能と判断し、受信可能範囲テーブル５０に「１」を格納する。
【００５８】
また、比較結果が一致しない場合には、テストパターンを受信不可と判断し、受信可能範囲テーブル５０に「０」を格納する。
ここで、受信可能範囲テーブル５０を図５に示す。図５に示すように、受信可能範囲テーブル５０は、各イコライザ設定番号における各クロック位相番号時に、シリアル転送用インターフェース２０がテストパターンを受信可能か否かを表すテーブルである。この受信可能範囲テーブル５０は、シリアル転送用インターフェース２０が備える図示しない記憶部に格納される。
【００５９】
シリアル転送用インターフェース２０がテストパターンを受信可能な場合には「１」が、テストパターンを受信できない場合には「０」が格納される。
ステップＳ４０５において、テストパターンの比較処理が完了すると、パターン判定部２９は、処理をステップＳ４０６に移行する。
【００６０】
ステップ４０６において、パターン判定部２９は、同期クロックの位相スイープ処理が完了したかをチェックする。すなわち、クロック位相番号が１５であるかをチェックする。
【００６１】
同期クロックの位相スイープ処理が完了していない場合には、パターン判定部２９は、処理をステップＳ４０４に移行する。そして、クロック生成部２７に特性指示コード「０１（Ｂ）」を出力してクロック位相番号を１だけインクリメントする。そして、ステップＳ４０５で、テストパターン比較を行う。
【００６２】
そして、同期クロックの位相スイープ処理が完了するまで、ステップＳ４０４〜Ｓ４０６の処理を繰り返す。また、同期クロックの位相スイープ処理が完了すると、パターン判定部２９は、処理をステップＳ４０７に移行する。
【００６３】
ここで、図６は、以上に説明したステップＳ４０４〜Ｓ４０６の処理の概要について説明する図である。
図６に示すアイパターン６０は、ステップＳ４０３で決定したフィルタ特性（イコライザ設定番号が３）に設定されたイコライザ部２４とラッチ部２５との間で観測される信号波形のアイパターンを示している。
【００６４】
ステップＳ４０４〜Ｓ４０６の処理を繰り返す毎に、クロック位相番号を０〜１５まで順次変更する。この時、クロック位相番号は、１ＵＩ（ユニットインターバル）の範囲で変更する。
【００６５】
そして、各クロック位相番号の設定で生成される同期クロックにあわせてラッチ部２５でラッチした信号とテストパターンと一致するか否か（テストパターンを受信可能か否か）をチェックする。
【００６６】
図６に示すアイパターン６０は、クロック位相番号３〜１２の設定で生成される同期クロックを使用した場合に、テストパターンを受信可能であることを示している。
ステップＳ４０７において、パターン判定部２９は、フィルタ特性スイープ処理が完了したか否かをチェックする。すなわち、イコライザ設定番号が１５であるかをチェックする。
【００６７】
フィルタ特性スイープ処理が完了していない場合には、パターン判定部２９は、処理をステップＳ４０３に移行する。そして、特性調整部２８に特性指示コード「０１（Ｂ）」を出力してイコライザ設定番号を１だけインクリメントし、処理をステップＳ４０４に移行する。
【００６８】
そして、フィルタ特性スイープ処理が完了するまで、ステップＳ４０３〜Ｓ４０７の処理を繰り返す。また、フィルタ特性スイープ処理が完了すると、パターン判定部２９は、処理をステップＳ４０８に移行する。
【００６９】
以上に説明したステップＳ４０３〜Ｓ４０７の処理によって、図５に示す受信可能範囲テーブル５０が作成されることとなる。
ステップＳ４０８において、パターン判定部２９は、受信可能範囲テーブル５０について、イコライザ設定番号をＸ軸、クロック位相番号をＹ軸とした場合の受信可能範囲（「１」が設定されている範囲）の重心位置を求める。そして、重心位置に対応するイコライザ設定番号とクロック位相番号とをそれぞれ特性調整部２８、クロック生成部２７に設定する。
【００７０】
そして、送信器２１に対してデータ転送速度の１／ｎ倍のデータ転送速度でデータ（以下、「完了通知データ」という）を送信し、処理が完了したことを通知する。
ここで、１／ｎ倍のデータ転送速度でデータを送信するとは、例えば、同じ値（「１」又は「０」）をｎ個連続させたデータとその値と反転した値をｎ個連続させたデータとを交互に１又は２以上組み合わせたデータを送信することにより実現される。
【００７１】
例えば、１／４倍のデータ転送速度でデータを転送するには、同じ値を４個連続させた値「１１１１」とその値を反転した値を４個連続させた値「００００」とを交互に組み合わせた完了通知データ「１１１１００００」を送信すればよい。
【００７２】
そして、ステップＳ４０２で停止したデジタルフィルタ部７６の動作を再開させて処理を終了する（ステップＳ４０９）。
以上に説明したように、本発明に係るシリアル転送用インターフェース２０は、送信器２１からテストパターンを送信することによって、シリアル転送用インターフェース２０はテストパターンが入力されたことを検出する。
【００７３】
そして、イコライザ部２４のフィルタ特性についてフィルタ特性スイープ処理を行うとともに、同期クロックの位相について位相スイープ処理を行って、テストパターンの受信可能範囲を検出する（受信可能範囲テーブルを生成する）。
【００７４】
さらに、受信可能範囲からテストパターンを検出するために最適なイコライザ部２４のフィルタ特性とクロック生成部２７が生成する位相とを決定して自動的に設定される。
その結果、アイパターン等の波形計測やシミュレーション等を行った上で、人為的にイコライザ部２４を調整するといった作業を要しないので、短時間かつ容易にシリアル転送用インターフェース２０（イコライザ部２４及びクロック生成部２７）の最適化を行うことが可能となる。
【００７５】
操作者は送信器２１からテストパターンを送信するのみで最適化が可能となるので、経路（往路及び復路のレーン）の数が多い場合や、プローブを使用できないために信号波形の観測が困難な場合であっても容易にシリアル転送用インターフェース２０の最適化を行うことが可能となる。
【００７６】
伝送路２２等にＬＳＩプロセスによる特性のばらつきが生じている場合や、環境が変化したために信号波形を再度最適化する必要がある場合であっても、容易にシリアル転送用インターフェース２０の最適化が可能であるので、安定で高品質な信号伝送を実現するシリアル転送用インターフェースを提供できる。
【００７７】
なお、以上の説明において、イコライザ設定番号及びクロック位相番号をそれぞれ０〜１５としているが、これに限定されないのは当然である。それぞれ必要に応じて最大値を設定すればよい。
【００７８】
（付記１）  フィルタ特性を用いて信号波形のひずみを補正し、該信号波形を同期クロックにあわせてラッチして後段の回路に出力するシリアル転送用インターフェースであって、
前記フィルタ特性を変更するフィルタ特性調整部と、
前記同期クロックの位相を変更可能なクロック生成部と、
テスト用信号であるテストパターンが入力されると、前記フィルタ特性と前記同期クロックの位相とをそれぞれ所定の範囲で変更し、前記テストパターンを受信可能なフィルタ特性と同期クロックの位相の範囲から最適なフィルタ特性と同期クロックの位相を特定し、前記フィルタ特性調整部及びクロック生成部を用いて前記最適なフィルタ特性と同期クロックの位相に変更するパターン判定部と、
を備えるシリアル転送用インターフェース。
（付記２）  前記パターン判定部は、
前記信号波形と前記テストパターンとを比較し、該比較結果からテストパターンを受信したことを検出するテストパターン検出部と、
フィルタ特性調整部に前記フィルタ特性を第１の範囲で順次変更させるとともに、前記クロック生成部に該フィルタ特性に対して前記同期クロックの位相を第２の範囲で順次変更させるパラメータ変更部と、
前記テストパターン検出部による検出結果から前記フィルタ特性及び前記同期クロックの位相におけるテストパターンの受信可否の関係を表す受信可能範囲を求め、該受信可能範囲から最適なフィルタ特性及び同期クロックの位相を特定するパラメータ特定部と、
を備えることを特徴とする付記１に記載のシリアル転送用インターフェース。
（付記３）  前記パラメータ特定部は、前記テストパターン検出部による検出結果から前記フィルタ特性及び前記同期クロックの位相におけるテストパターンの受信可否の関係を表す受信可能範囲テーブルを生成し、該受信可能範囲テーブルの前記フィルタ特性と前記同期クロックとで表される受信可能範囲の重心から、最適なフィルタ特性及び同期クロックの位相を特定する、
ことを特徴とする付記２に記載のシリアル転送用インターフェース。
（付記４）  前記フィルタ特性調整部は、ローパスフィルタ、ハイパスフィルタ又はバンドパスフィルタのいずれか１つ又は２つ以上の組み合わせによってフィルタ特性を変更する、
ことを特徴とする付記１に記載のシリアル転送用インターフェース。
（付記５）  前記パターン判定部は、
送信器に対してデータ転送速度の１／ｎ倍のデータ転送速度で所定のデータを送信することにより、前記最適なフィルタ特性及び同期クロックの位相の特定処理が完了したことを通知する、
ことを特徴とする付記１に記載のシリアル転送用インターフェース。
（付記６）  フィルタ特性を用いて信号波形のひずみを補正し、該信号波形を同期クロックにあわせてラッチして後段の回路に出力するシリアル転送用インターフェースの最適化方法であって、
前記信号波形と前記テストパターンとを比較し、該比較結果からテストパターンを受信したことを検出し、
前記テストパターンを検出すると、前記フィルタ特性を第１の範囲で順次変更するとともに、該フィルタ特性に対して前記同期クロックの位相を第２の範囲で順次変更し、
前記フィルタ特性又は前記同期クロックの位相のいずれか一方又は両方を変更する毎に、前記比較結果から前記フィルタ特性及び前記同期クロックの位相におけるテストパターンの受信可否の関係を表す受信可能範囲を求め、
該受信可能範囲から最適なフィルタ特性及び同期クロックの位相を特定して、該最適なフィルタ特性と同期クロックの位相に変更する、
ことを特徴とするシリアル転送用インターフェースの最適化方法。
（付記７）  最適なフィルタ特性及び同期クロックの位相は、
前記比較結果から前記フィルタ特性及び前記同期クロックの位相におけるテストパターンの受信可否の関係を表す受信可能範囲テーブルを生成し、
該受信可能範囲テーブルの前記フィルタ特性と前記同期クロックとで表される受信可能範囲の重心により特定する、
ことを特徴とする付記６に記載のシリアル転送用インターフェースの最適化方法。
【図面の簡単な説明】
【００７９】
【図１】本発明の原理を説明する図である。
【図２】本実施例に係るシリアル転送用インターフェースを使用する構成の例を示す図である。
【図３】図２に示したイコライザ部と特性調整部の構成例を示す図である。
【図４】本実施例に係るフィルタ特性の最適化処理を示すフローチャートである。
【図５】本実施例に係る受信可能範囲テーブルの例を示す図である。
【図６】本実施例に係る同期クロックの位相スイープ処理を説明する図である。
【図７】従来のシリアル転送用インターフェースを使用する構成の例を示す図である。
【符号の説明】
【００８０】
１１      信号波形補正部
１２      ラッチ部
１３      フィルタ特性調整部
１４      クロック生成部
１５      パターン判定部
２０      シリアル転送用インターフェース
２１      送信器
２２      伝送路
２３      受信器
２４      イコライザ部
２５      ラッチ部
２６      デジタルフィルタ部
２７      クロック生成部
２８      特性調整部
２９      パターン判定部
【図１】
0004652961.tif 000002
【図２】
0004652961.tif 000003
【図３】
0004652961.tif 000004
【図４】
0004652961.tif 000005
【図７】
0004652961.tif 000006
【図５】
0004652961.tif 000007
【図６】
0004652961.tif 000008