(57)【特許請求の範囲】
【請求項１】
入力端子と、出力端子と、基準電流を出力する電流源である基準電流源と、前記入力端子と接地電位との間に直列に接続した第１のスイッチ素子および第２のスイッチ素子と、前記第１のスイッチ素子と前記第２のスイッチ素子との接続点に一端を接続し、他端を前記出力端子に接続した誘導性負荷と、前記第１のスイッチ素子と前記第２のスイッチ素子との接続点に一端を接続した第３のスイッチ素子と、前記基準電流源の出力に一端を接続し、他端を前記第３のスイッチ素子の他端に接続し、前記第３のスイッチ素子の電流駆動能力と前記基準電流源の電流駆動能力とを比較し、大小関係を判定して出力する電流比較器と、前記第１のスイッチ素子を導通とし、前記第２のスイッチ素子および前記第３のスイッチ素子を非導通として、前記入力端子から前記誘導性負荷に電流を流す第１の状態、および前記第１のスイッチ素子を非導通とし、前記第２のスイッチ素子および前記第３のスイッチ素子を導通させて、前記第１の状態において前記誘導性負荷に蓄えたエネルギーによって前記第２のスイッチ素子に前記接地電位から前記誘導性負荷に向けて電流が流れる第２の状態を交互に制御し、前記電流比較器の出力に基づいて前記第２の状態から前記第１の状態への移行を制御するスイッチ素子制御回路とを備え、
前記電流比較器が、一端および制御端子に基準電流源に比例した電流を出力する電流源を接続し、他端を接地電位と接続した第１のトランジスタと、制御端子を前記第１のトランジスタの制御端子に接続し、一端を前記基準電流源と接続し、他端を第３のスイッチ素子の他端と接続して、前記他端と第３のスイッチ素子の他端と接続した接続点の電位をほぼ接地電位に近づけるように動作する第２のトランジスタとを備え、
前記基準電流源と前記第２のトランジスタの一端との間の電位、または前記電位を２値化した値を、判定結果として出力することを特徴とする誘導性負荷電流制御回路。
【請求項２】
前記第１のトランジスタの他端は前記第２のスイッチ素子の他端を経由して接地電位と接続することを特徴とする請求項１記載の誘導性負荷電流制御回路。
【請求項３】
前記第１のトランジスタの他端から接地電位に至るまでの配線抵抗（Ｒ１）と、前記第２のトランジスタの他端から第３のスイッチ素子の他端に至るまでの配線抵抗（Ｒ２）との比の値（Ｒ１／Ｒ２）が、前記第１のトランジスタに流れる電流（Ｉ１）と、前記第２のトランジスタに流れる電流（Ｉ２）との比の値の逆数（Ｉ２／Ｉ１）に近づけるように構成したことを特徴とする請求項１記載の誘導性負荷電流制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源、モーター制御用インバータなどに用いるインダクタなどの誘導性負荷の電流を制御する誘導性負荷電流制御回路に関するものである。
【背景技術】
【０００２】
スイッチング電源またはモーター制御用インバータ等に用いる誘導性負荷電流制御回路は、入力電圧と接地電位との間に直列に接続された２個のスイッチ素子を交互に導通させ、その導通時間を制御することで、２個のスイッチ素子の接続点に接続されたインダクタ（誘導性負荷）に流れる電流を制御する。
【０００３】
近年、誘導性負荷をスイッチ素子で制御する電源装置、例えばＤＣ−ＤＣコンバータなどにおいて、誘導性負荷に流れる電流を正確に検出し制御する技術が求められている。
【０００４】
一例として入力電圧よりも低い電圧を出力する降圧ＤＣ−ＤＣコンバータについて説明する。降圧ＤＣ−ＤＣコンバータにおいて、一般に同期整流型と呼ばれるものは、入力電圧と接地電位の間に直列に接続された第１および第２のスイッチ素子を交互にオン，オフさせることにより、接続点の電位を交互に入力電圧と接地電位に導通させる。この電圧をインダクタとキャパシタからなる低域フィルタで平均化することによって、出力端子から直流電圧を出力する。
【０００５】
出力電圧と基準電圧の差電圧を増幅したエラー電圧をＰＷＭ変換器でパルス幅変調された信号に変換し、第１および第２のスイッチ素子を交互にオン，オフさせる時間の比（デューティーサイクル）を制御することによって出力電圧が目標値になるように制御している。
【０００６】
さらに近年の技術では、インダクタを流れる電流を監視して、定められた電流に達するとオン，オフの状態を切り換えて制御する方法が取られている。
【０００７】
そのインダクタ電流の監視方法としては主に２つの方法がある。１つは、入力電圧と接地電位との間に直列に接続された第１および第２のスイッチ素子のうち、入力電圧側に設けられた第１のスイッチ素子を流れる電流を監視してインダクタに流れる三角波状の電流の最大値を制御する方法であり、もう１つは、接地電位側に設けられた第２のスイッチ素子を流れる電流を監視してインダクタに流れる三角波状の電流の最小値を制御する方法が知られている。
【０００８】
降圧ＤＣ−ＤＣコンバータを低いデューティーサイクルで動作させる場合は、電流の最大値を制御するよりも最小値を制御する方が高速なスイッチング周波数に対応しやすいことが知られている。例えば特許文献１には、インダクタに流れる三角波状の電流の最小値を制御する方法による従来例の降圧ＤＣ−ＤＣコンバータが開示されている。
【０００９】
図４は従来例の降圧ＤＣ−ＤＣコンバータの構成を示す回路図である。図４に示す降圧ＤＣ−ＤＣコンバータは、基準電圧発生部１、エラー増幅器２、電流検出増幅器３、比較器４、発振器５、スイッチ素子制御回路６、入力端子７、接地電位の接地端子８、第１のスイッチ素子９、第２のスイッチ素子１０、インダクタ１１、出力コンデンサ１２、出力端子１３、エラー電圧入力端子１４を有し、さらに、直流電圧を出力する外部電源１５、第１のスイッチ素子９と第２のスイッチ素子１０との接続点である端子１６からなる。
【００１０】
また、電流検出増幅器３、比較器４、発振器５、スイッチ素子制御回路６、入力端子７、接地端子８、第１のスイッチ素子９、第２のスイッチ素子１０、インダクタ１１、出力端子１３、エラー電圧入力端子１４は誘導性負荷電流制御回路を構成する。
【００１１】
この誘導性負荷電流制御回路は、入力端子７および接地端子８から外部電源１５が出力する直流電圧を入力する。第１のスイッチ素子９および第２のスイッチ素子１０は、入力端子７と接地端子８との間に直列に接続される。Ｐチャンネル型ＦＥＴである高電位側の第１のスイッチ素子９のソースは入力端子７に接続される。Ｎチャンネル型ＦＥＴである低電位側の第２のスイッチ素子１０のソースは接地端子８に接続される。
【００１２】
インダクタ１１の一端は、第１のスイッチ素子９および第２のスイッチ素子１０であるＦＥＴ（電界効果トランジスタ）の各ドレイン、電流検出増幅器３の反転入力端子および端子１６に接続される。インダクタ１１の他端は出力コンデンサ１２の一端と出力端子１３に接続される。降圧ＤＣ−ＤＣコンバータの出力端子１３と接地端子８との間には図示しない外部負荷が接続される。電流検出増幅器３の２つの入力端子はそれぞれ、第２のスイッチ素子１０の両端に接続され、その降下電圧に比例した電圧を出力する。
【００１３】
基準電圧発生部１は、基準電圧ＶＲＥＦを出力する。エラー増幅器２は、基準電圧ＶＲＥＦと出力端子１３の出力電圧とを入力し、差電圧を増幅したエラー電圧を出力する。
【００１４】
エラー電圧入力端子１４は、エラー電圧を入力する。比較器４は、電流検出増幅器３が出力する第２のスイッチ素子１０の降下電圧に比例した電圧と、エラー増幅器２が出力するエラー電圧とを比較し、第２のスイッチ素子１０の降下電圧がエラー電圧未満となった時に出力を「ハイ」にし、そうでなければ出力を「ロー」にする。
【００１５】
発振器５は、降圧ＤＣ−ＤＣコンバータの動作周波数のクロックを出力する。スイッチ素子制御回路６は、立ち上がりエッジトリガーのセット／リセット型フリップフロップである。スイッチ素子制御回路６は、セット端子から比較器４の出力電圧を入力し、リセット端子から発振器５が出力するクロックを入力する。
【００１６】
スイッチ素子制御回路６は、リセット端子から入力するクロックが「ロー」から「ハイ」に切り換わった時にリセット状態になる。リセット状態において、スイッチ素子制御回路６は、第１のスイッチ素子９をオフ状態にし、第２のスイッチ素子１０をオン状態にする。
【００１７】
また、スイッチ素子制御回路６は、セット端子から入力する比較器４の出力電圧が「ロー」から「ハイ」に切り換わった時にセット状態になる。セット状態において、スイッチ素子制御回路６は、第１のスイッチ素子９をオン状態にし、第２のスイッチ素子１０をオフ状態にする。
【００１８】
次に、図４に示した従来の誘導性負荷電流制御回路を用いた降圧ＤＣ−ＤＣコンバータについて、その動作を説明する。
【００１９】
降圧ＤＣ−ＤＣコンバータの出力端子１３と接地端子８との間に外部負荷が接続されている。スイッチ素子制御回路６は起動時にセット状態に設定され、高電位側の第１のスイッチ素子９をオン状態にし、低電位側の第２のスイッチ素子１０をオフ状態にする。外部電源１５から入力端子７、第１のスイッチ素子９、インダクタ１１を介して出力コンデンサ１２と外部負荷に電流が供給される。インダクタ電流ＩＬ（ｔ）は時間ｔと共に増え、インダクタ１１にはエネルギーが蓄えられる。この状態を続けるとインダクタ電流ＩＬ（ｔ）は時間ｔと共に増え続ける。
【００２０】
所定の時間毎に、スイッチ素子制御回路６は、リセット端子から発振器５が出力するクロックを入力する。スイッチ素子制御回路６は、リセット端子から入力するクロックが「ロー」から「ハイ」に切り換わった時にリセット状態になり、高電位側の第１のスイッチ素子９をオフ状態にし、低電位側の第２のスイッチ素子１０をオン状態にする。インダクタ１１に蓄えられたエネルギーにより、インダクタ電流は前の状態を保持して連続して流れる特性がある。
【００２１】
インダクタ電流は、接地端子８から第２のスイッチ素子１０とインダクタ１１を介して外部負荷に供給される。第２のスイッチ素子１０がオフ状態からオン状態に切り換わった時、電流検出増幅器３が出力する第２のスイッチ素子１０の降下電圧に比例した電圧は、エラー増幅器２が出力するエラー電圧より高く、比較器４は「ロー」を出力する。この状態でインダクタ電流ＩＬ（ｔ）は時間ｔと共に減少する。
【００２２】
低電位側の第２のスイッチ素子１０の降下電圧がエラー電圧未満になると比較器４は「ロー」から「ハイ」に切り換わる。スイッチ素子制御回路６は、再度セット状態になり、第２のスイッチ素子１０をオフ状態にし、第１のスイッチ素子９をオン状態にする。外部電源１５から入力端子７、第１のスイッチ素子９、インダクタ１１を介して出力コンデンサ１２と外部負荷に電流が供給される。インダクタ電流ＩＬ（ｔ）は時間ｔと共に増え、インダクタ１１にはエネルギーが蓄えられる。
【００２３】
以下、前記の動作を繰り返す。回路が平衡動作状態となった時、比較器４の２つの入力信号である電流検出増幅器３が出力する三角波状の電圧の最小値とエラー電圧とは一致する。
【００２４】
このように図４に示した降圧ＤＣ−ＤＣコンバータの誘導性負荷電流制御回路は、第２のスイッチ素子１０に流れる電流を監視して、インダクタ１１に流れる三角波状の電流の最小値を制御する。
【特許文献１】特開２００１−１３６７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかしながら、このような従来例の降圧ＤＣ−ＤＣコンバータの誘導性負荷電流制御回路は、低電位側の第２のスイッチ素子での降下電圧とエラー電圧とを比較するように構成されている。第２のスイッチ素子での降下電圧はその導通抵抗とインダクタ電流との積で表される。スイッチ素子には一般にＦＥＴ（電界効果トランジスタ）を用いられるが、その導通抵抗は半導体製造工程のばらつきにより大きな個体誤差を持つ。この場合、一定の負荷電流に対して第２のスイッチ素子での降下電圧は大きな個体誤差を持つことになる。
【００２６】
電流検出増幅器の入力オフセット電圧は通常プラスマイナス１０ｍＶ程度あり、また電流検出増幅器の利得にはばらつきがある。第２のスイッチ素子での降下電圧のばらつきに入力オフセット電圧を加算して、ばらつきのある利得で増幅した電流検出増幅器の出力は、より大きな個体誤差を持つことになる。
【００２７】
前述のように、回路が平衡動作状態となった時、比較器の２つの入力信号である電流検出増幅器が出力する三角波状の電圧の最小値とエラー電圧とは一致する。したがって、電流検出増幅器の出力と一致したエラー電圧も大きな個体誤差を持つことになり、結果として降圧ＤＣ−ＤＣコンバータの出力電圧が大きな個体誤差を持つことになる。
【００２８】
低電位側の第２のスイッチ素子での降下電圧を増幅する代わりに、第２のスイッチ素子と接地電位との間に直列に高精度の抵抗を挿入し、抵抗の降下電圧を増幅する方法を取れば降下電圧の個体誤差は少なくできる。しかし、電流検出増幅器による誤差を無くすことはできないし、抵抗での降下電圧が電力損失の増加となるため、降圧ＤＣ−ＤＣコンバータの電力効率が低下するという大きな欠点があるという問題があった。
【００２９】
本発明は、前記従来技術の問題を解決することに指向するものであり、電力効率を低下させることなく、誘導性負荷に流れる電流を精度良く検出し制御する誘導性負荷電流制御回路を提供することを目的とする。
【課題を解決するための手段】
【００３０】
前記の目的を達成するために、本発明に係る請求項１に記載した誘導性負荷電流制御回路は、入力端子と、出力端子と、基準電流を出力する電流源である基準電流源と、入力端子と接地電位との間に直列に接続した第１のスイッチ素子および第２のスイッチ素子と、第１のスイッチ素子と第２のスイッチ素子との接続点に一端を接続し、他端を出力端子に接続した誘導性負荷と、第１のスイッチ素子と第２のスイッチ素子との接続点に一端を接続した第３のスイッチ素子と、基準電流源の出力に一端を接続し、他端を第３のスイッチ素子の他端に接続し、第３のスイッチ素子の電流駆動能力と基準電流源の電流駆動能力とを比較し、大小関係を判定して出力する電流比較器と、第１のスイッチ素子を導通とし、第２のスイッチ素子および第３のスイッチ素子を非導通として、入力端子から誘導性負荷に電流を流す第１の状態と、第１のスイッチ素子を非導通とし、第２のスイッチ素子および第３のスイッチ素子を導通させて、第１の状態において誘導性負荷に蓄えたエネルギーによって第２のスイッチ素子に接地電位から誘導性負荷に向けて電流が流れる第２の状態と、を交互に制御し、電流比較器の出力に基づいて第２の状態から第１の状態への移行を制御するスイッチ素子制御回路とを備え、前記電流比較器が、一端および制御端子に基準電流源に比例した電流を出力する電流源を接続し、他端を接地電位と接続した第１のトランジスタと、制御端子を前記第１のトランジスタの制御端子に接続し、一端を前記基準電流源と接続し、他端を第３のスイッチ素子の他端と接続して、前記他端と第３のスイッチ素子の他端と接続した接続点の電位をほぼ接地電位に近づけるように動作する第２のトランジスタとを備え、前記基準電流源と前記第２のトランジスタの一端との間の電位、または前記電位を２値化した値を、判定結果として出力する構成によって、第３のスイッチ素子および電流比較器を用いることにより、誘導性負荷に流れる電流を精度良く検出し、具体的には、誘導性負荷に流れる三角波状の電流の最小値を精度良く検出して、誘導性負荷の電流を制御することができる。また、第３のスイッチ素子に流れる電流を検出することができる。
【００３１】
また、請求項２又は３に記載した誘導性負荷電流制御回路は、請求項１の誘導性負荷電流制御回路であって、第１のトランジスタの他端は第２のスイッチ素子の他端を経由して接地電位と接続すること、さらに、第１のトランジスタの他端から接地電位に至るまでの配線抵抗（Ｒ１）と、第２のトランジスタの他端から第３のスイッチ素子の他端に至るまでの配線抵抗（Ｒ２）との比の値（Ｒ１／Ｒ２）が、第１のトランジスタに流れる電流（Ｉ１）と、第２のトランジスタに流れる電流（Ｉ２）との比の値の逆数（Ｉ２／Ｉ１）に近づけるように構成したことによって、第２のスイッチ素子から接地電位までの配線抵抗による電圧降下の影響を除去し、さらに第１のトランジスタと第２のトランジスタのミラー比を精度良く設定して、第２のスイッチ素子に流れる電流を精度良く検出できる。
【発明の効果】
【００３２】
本発明によれば、誘導性負荷に流れる電流を精度良く検出して、具体的には、誘導性負荷に流れる三角波状の電流の最小値を精度良く検出し、誘導性負荷の電流を制御する誘導性負荷電流制御回路を実現できるという効果を奏する。
【発明を実施するための最良の形態】
【００３３】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００３４】
図１は本発明の実施の形態１における誘導性負荷電流制御回路を有する降圧ＤＣ−ＤＣコンバータを示す回路図である。ここで、前記従来例を示す図４において説明した構成部材に対応し同等の機能を有するものには同一の符号を付して示し、また以下の各図においても同様とする。
【００３５】
図１に示すように、本実施の形態１の誘導性負荷電流制御回路を有する降圧ＤＣ−ＤＣコンバータは、基準電圧を出力する基準電圧発生部１、エラー増幅器２、位相補償回路２１、電圧電流変換器２２、基準電流源２３、電流比較器２４、発振器５、スイッチ素子制御回路６、入力端子７、接地電位の接地端子８、第１のスイッチ素子９、第２のスイッチ素子１０、第３のスイッチ素子２５、インダクタ１１、出力コンデンサ１２、出力端子１３、エラー電圧入力端子１４を有し、第１のスイッチ素子９と第２のスイッチ素子１０との接続点である端子１６からなる。
【００３６】
また、基準電流源２３、電流比較器２４、発振器５、スイッチ素子制御回路６、入力端子７、接地端子８、第１のスイッチ素子９、第２のスイッチ素子１０、第３のスイッチ素子２５、インダクタ１１、出力端子１３、エラー電圧入力端子１４は誘導性負荷電流制御回路を構成する。
【００３７】
図１に示す本実施の形態１における誘導性負荷電流制御回路では、従来の図４に示した電流検出増幅器３および比較器４に代えて、電流比較器２４および第３のスイッチ素子２５等で構成される電流検出回路を有する点が異なる。
【００３８】
本実施の形態１の誘導性負荷電流制御回路は、外部電源１５から出力される直流電圧Ｖｉｎが入力端子７および接地端子８に入力される。第１のスイッチ素子（高電位側のスイッチ素子）９および第２のスイッチ素子（低電位側のスイッチ素子）１０は、入力端子７と接地端子８との間に直列に接続される。Ｐチャンネル型ＦＥＴである高電位側の第１のスイッチ素子９のソースは入力端子７に接続される。Ｎチャンネル型ＦＥＴである低電位側の第２のスイッチ素子１０のソースは接地端子８に接続される。
【００３９】
誘導性負荷であるインダクタ１１の一端は、第１のスイッチ素子９と第２のスイッチ素子１０とＮチャンネル型ＦＥＴである第３のスイッチ素子２５の各ドレインおよび端子１６に接続される。インダクタ１１の他端は出力コンデンサ１２の一端と出力端子１３に接続される。降圧ＤＣ−ＤＣコンバータの出力端子１３と接地端子８との間には図示しない外部負荷が接続される。本実施の形態１の降圧ＤＣ−ＤＣコンバータは、出力端子１３から所定の電圧Ｖｏｕｔを出力する。
【００４０】
第３のスイッチ素子２５は、電流駆動能力が第２のスイッチ素子１０より小さいことを除いて、第２のスイッチ素子１０と同一の特性を有する。第３のスイッチ素子２５のゲートは第２のスイッチ素子１０のゲートと接続され、第３のスイッチ素子２５のソースは電流比較器２４の電流出力端子２６に接続される。
【００４１】
基準電圧発生部１は、基準電圧ＶＲＥＦを出力する。エラー増幅器２は、基準電圧ＶＲＥＦと出力端子１３の出力電圧Ｖｏｕｔとを入力して、基準電圧と出力電圧との差電圧を増幅したエラー電圧を出力する。
【００４２】
エラー電圧入力端子１４は、エラー電圧を入力する。位相補償回路２１はエラー電圧を入力し、位相を調整して出力する。電圧電流変換器２２は、入力した電圧を電流に変換して出力する。
【００４３】
基準電流源２３は、基準電流ＩＲＥＦを出力する。本実施の形態１において、基準電流ＩＲＥＦは可変である。基準電流源２３は、電圧電流変換器２２が出力する電流値に基づいて、基準電流ＩＲＥＦの電流値を決定する。基準電流ＩＲＥＦを、エラー増幅器２が出力するエラー電圧に基づいて可変とすることより、三角波状のインダクタ電流ＩＬ（ｔ）の最小値を検出し、インダクタ電流を制御し、出力電圧Ｖｏｕｔを安定化している。
【００４４】
電流比較器２４は、電流出力端子２６、電流入力端子２７、電圧安定化回路２８、バッファアンプ２９を有する。この電流比較器２４は、電流入力端子２７から基準電流源２３が出力する基準電流ＩＲＥＦを入力し、電流出力端子２６から第３のスイッチ素子２５に電流ＩＳ２（ｔ）を流す。
【００４５】
電圧安定化回路２８は、電流源３１、第１のトランジスタ３２、第２のトランジスタ３３を有する。電流源３１は、基準電流源２３が出力する基準電流ＩＲＥＦに比例した電流Ｉ３１を出力する。
【００４６】
第１のトランジスタ３２および第２のトランジスタ３３は、同一または所定の比率の電流駆動能力を有し、同一の特性を有するバイポーラトランジスタである。第１のトランジスタ３２のエミッタは接地され、ベースおよびコレクタは電流源３１の出力端子に接続され、コレクタからエミッタに電流Ｉ３１を流す。第２のトランジスタ３３のベースは第１のトランジスタ３２のベースおよびコレクタと接続され、そのベース電圧は第１のトランジスタ３２のベース電圧によって与えられる。第２のトランジスタ３３のコレクタは、電流入力端子２７およびバッファアンプ２９の入力端子に接続され、エミッタは電流出力端子２６に接続される。
【００４７】
電圧電流変換器２２は、基準電流源２３および電流源３１の電流駆動能力を、両者が同一または所定の比率を維持するように制御する。基準電流源２３および電流源３１がそれぞれ第２のトランジスタ３３と第１のトランジスタ３２に同一または所定の比率の電流を流す時、第２のトランジスタ３３と第１のトランジスタ３２の動作条件は同一になるように設定されている。したがって、第２のトランジスタ３３のエミッタ電位すなわち電流出力端子２６の電位は、常に第１のトランジスタ３２のエミッタ電位である接地電位と等しくなるように動作する。
【００４８】
電流出力端子２６から流れ出る電流ＩＳ２（ｔ）が基準電流ＩＲＥＦよりも大きいと、第２のトランジスタ３３のコレクタ電位は接地電位に近くなる。電流出力端子２６から流れ出る電流ＩＳ２（ｔ）が基準電流ＩＲＥＦよりも小さくなると、コレクタ電位は入力電圧Ｖｉｎに近くなる。バッファアンプ２９は、このコレクタ電位に応じて、２値化した値を電流比較器２４の出力として出力する。
【００４９】
いま、第３のスイッチ素子２５の電流駆動能力：第２のスイッチ素子１０の電流駆動能力＝１：ａとすると（ａ＞１）、第３のスイッチ素子２５には、常に第２のスイッチ素子１０に流れる電流の１／ａの電流が流れる。すなわち、本実施の形態１において、第２のスイッチ素子１０と第３のスイッチ素子２５は、所定の導通抵抗の比を持ち、第３のスイッチ素子２５に流れる電流が第２のスイッチ素子１０に流れる電流よりも少なくなるように設定する。第３のスイッチ素子２５と電流比較器２４の電流出力端子２６との接続点が接地電位に等しくなった時、第３のスイッチ素子２５には第２のスイッチ素子１０との導通抵抗の比の逆数に等しい比の電流が流れる。この電流ＩＳ２（ｔ）を電流比較器２４で基準電流ＩＲＥＦと比較する。
【００５０】
第３のスイッチ素子２５の電流駆動能力の電流ＩＳ２（ｔ）が基準電流源２３の電流駆動能力の基準電流ＩＲＥＦよりも大きくなると、第２のトランジスタ３３のコレクタ電位Ｖｃは接地電位に近くなる（Ｖｃ＜Ｖｉｎ／２）。第３のスイッチ素子２５の電流駆動能力の電流ＩＳ２（ｔ）が基準電流源２３の電流駆動能力の基準電流ＩＲＥＦよりも小さくなると、コレクタ電位Ｖｃは入力電圧Ｖｉｎに近くなる（Ｖｃ＞Ｖｉｎ／２）。このコレクタ電位はバッファアンプ２９を通して、電流比較器２４の出力になる。
【００５１】
Ｖｉｎ／２の閾値を有し、「ハイ」または「ロー」の２値を出力するバッファアンプ２９は、電流出力端子２６から電流が流れる第３のスイッチ素子２５の電流駆動能力の電流ＩＳ２（ｔ）と、電流入力端子２７から電流を入力する基準電流源２３の電流駆動能力の基準電流ＩＲＥＦとを比較し、大小関係を判定して出力する。すなわちバッファアンプ２９は、基準電流源２３、電流比較器２４、第３のスイッチ素子２５を通して流れる電流が基準電流ＩＲＥＦより大きければ「ロー」を、この電流が基準電流ＩＲＥＦより小さければ「ハイ」を出力する。
【００５２】
発振器５は、図４で説明したように降圧ＤＣ−ＤＣコンバータの動作周波数のクロックを出力する。スイッチ素子制御回路６は、立ち上がりエッジトリガーのセット／リセット型フリップフロップである。スイッチ素子制御回路６は、第１のスイッチ素子９と第２のスイッチ素子１０とを交互に導通させ、第１の状態（充電状態）と第２の状態（放電状態）とを切り換える。第１の状態から第２の状態への切り換えは、所定の時間が経過することにより実行する。また第２の状態から第１の状態への切り換えは、電流比較器２４の出力に基づいて行う。
【００５３】
スイッチ素子制御回路６は、セット端子から電流比較器２４の出力電圧を入力し、リセット端子から発振器５が出力するクロックを入力する。スイッチ素子制御回路６のＱバー出力端子（反転出力端子）は、第１，第２および第３のスイッチ素子のゲートに接続される。スイッチ素子制御回路６は、リセット端子から入力するクロックが「ロー」から「ハイ」に切り換わった時にリセット状態になる。リセット状態において、スイッチ素子制御回路６は、第１のスイッチ素子９をオフ状態にし、第２のスイッチ素子１０および第３のスイッチ素子２５をオン状態にする（第２の状態）。
【００５４】
また、スイッチ素子制御回路６は、セット端子から入力する電流比較器２４の出力電圧が「ロー」から「ハイ」に切り換わった時にセット状態になる。セット状態において、スイッチ素子制御回路６は、第１のスイッチ素子９をオン状態にし、第２のスイッチ素子１０および第３のスイッチ素子２５をオフ状態にする（第１の状態）。
【００５５】
次に、本実施の形態１の誘導性負荷電流制御回路を用いた降圧ＤＣ−ＤＣコンバータについて、その動作を説明する。
【００５６】
スイッチ素子制御回路６は起動時にセット状態に設定され、高電位側の第１のスイッチ素子９をオン状態にし、低電位側の第２のスイッチ素子１０および第３のスイッチ素子２５をオフ状態にする。外部電源１５から入力端子７、第１のスイッチ素子９、インダクタ１１を介して出力コンデンサ１２と外部負荷とに電流が供給される。インダクタ電流ＩＬ（ｔ）は時間ｔと共に増え、インダクタ１１にはエネルギーが蓄えられる。
【００５７】
所定の時間毎に、スイッチ素子制御回路６は、リセット端子から発振器５が出力するクロックを入力する。スイッチ素子制御回路６は、リセット端子から入力するクロックが「ロー」から「ハイ」に切り換わった時にリセット状態になり、高電位側の第１のスイッチ素子９をオフ状態にし、低電位側の第２のスイッチ素子１０および第３のスイッチ素子２５をオン状態にする。インダクタ電流は、接地端子８から第２のスイッチ素子１０とインダクタ１１を介して出力コンデンサ１２と外部負荷に供給される。インダクタ電流ＩＬ（ｔ）は時間ｔと共に減少し、インダクタ１１のエネルギーは放出される。第２のスイッチ素子１０がオフ状態からオン状態に切り換わった時、第３のスイッチ素子２５に流れる電流が基準電流ＩＲＥＦより大きく、電流比較器２４は「ロー」を出力する。
【００５８】
電流比較器２４は、電流出力端子２６から第３のスイッチ素子２５に向かって流れる電流ＩＳ２（ｔ）と、基準電流ＩＲＥＦとを比較し、比較結果を出力する。第２の状態において、第３のスイッチ素子２５に流れる電流ＩＳ２（ｔ）が基準電流ＩＲＥＦより小さくなった時に、電流比較器２４の出力電圧は「ロー」から「ハイ」に切り換わる。スイッチ素子制御回路６は、再度セット状態（第１の状態）になり、低電位側の第２のスイッチ素子１０および第３のスイッチ素子２５をオフ状態にし、第１のスイッチ素子９をオン状態にする。外部電源１５から入力端子７、第１のスイッチ素子９、インダクタ１１を介して出力コンデンサ１２と外部負荷とに電流が供給される。インダクタ電流ＩＬ（ｔ）は時間ｔと共に増え、インダクタ１１にはエネルギーが蓄えられる。以下、前記の動作を繰り返す。回路が平衡動作状態となった時、電流比較器２４を流れる三角波状の電流の最小値と基準電流ＩＲＥＦとは一致する。
【００５９】
このように降圧ＤＣ−ＤＣコンバータは、第２のスイッチ素子１０に流れる電流を監視して、インダクタ１１に流れる三角波状の電流の最小値を制御する。
【００６０】
また、図２（ａ）〜（ｄ）は本実施の形態１における第１の状態と第２の状態とを示すタイミング図である。図２（ａ）は、第１のスイッチ素子９および第２のスイッチ素子１０の接続点である端子１６の電圧ＶＬＸ（ｔ）を示す。図２（ｂ）は、インダクタ１１に流れる電流ＩＬ（ｔ）を示す。図２（ｃ）は、第２のスイッチ素子１０に流れる電流ＩＳ１（ｔ）を示し、接地電位側からインダクタ側へ流れる電流の方向をプラスとしている。図２（ｄ）は、第３のスイッチ素子２５に流れる電流ＩＳ２（ｔ）を示し、電流比較器２４側からインダクタ側へ流れる電流の方向をプラスとしている。
【００６１】
入力電圧側の第１のスイッチ素子９が導通しているＴＯＮの期間（第１の状態）、インダクタの端子１６の電圧ＶＬＸ（ｔ）は入力電圧Ｖｉｎに近い電圧となり、インダクタ電流ＩＬ（ｔ）が時間と共に増加する。
【００６２】
ＴＯＮの期間が終了し、接地側の第２のスイッチ素子１０が導通する（第２の状態）。端子１６の電圧ＶＬＸ（ｔ）は接地電位に近くなり、インダクタ電流ＩＬ（ｔ）は時間と共に減少する。このとき電流は、接地端子８から第２のスイッチ素子１０を通して供給され、第２のスイッチ素子１０に電流ＩＳ１（ｔ）が流れる。
【００６３】
また、第３のスイッチ素子２５は第２のスイッチ素子１０と同じ期間導通し、相互の導通抵抗の比に従って、第３のスイッチ素子２５に電流ＩＳ２（ｔ）が流れる。電流ＩＳ２（ｔ）は電流ＩＳ１（ｔ）に比例して時間と共に減少する。電流ＩＳ２（ｔ）が基準電流源２３の値ＩＲＥＦよりも少なくなった時点で、電流比較器２４の出力が切り換わり、第１のスイッチ素子９はオン状態、第２のスイッチ素子１０と第３のスイッチ素子２５はオフ状態に移行する。降圧ＤＣ−ＤＣコンバータは、この２つの状態を交互に繰り返して動作する。
【００６４】
次に、本実施の形態１における電流検出の精度について述べる。本実施の形態１の誘導性負荷電流制御回路は、第２のスイッチ素子１０に対して所定の導通抵抗の比にした第３のスイッチ素子２５に流れる電流を基準電流源２３と直接比較する。もし、第２のスイッチ素子１０と第３のスイッチ素子２５の導通抵抗の比の誤差が大きいと、検出する電流も当然誤差が大きくなる。
【００６５】
しかし、同一プロセスで作られたモノリシック半導体において近接して配置された素子であれば、導通抵抗の比は絶対値に比べて、比較的高精度に作ることができる。本実施の形態１において、第２のスイッチ素子１０と第３のスイッチ素子２５の各端子電圧は実質的に同一に維持される。したがって、本実施の形態１の誘導性負荷電流制御回路および降圧ＤＣ−ＤＣコンバータは、高精度に電流を検出できる。
【００６６】
このように本発明は、電流比較器２４で被検出電流ＩＳ２（ｔ）を基準電流ＩＲＥＦと直接比較するため、従来のように電圧増幅器を必要としない。また、従来技術のように電圧増幅器を使った場合は、入力オフセット電圧と利得のばらつきが電流検出の個体誤差の原因となるが、この誤差要因を無くすことができる。したがって、本実施の形態１では、高精度に電流を検出でき、また、電流検出用の抵抗を使用しないので電力損失も少なくでき、効率を高くすることができる。
【００６７】
なお、本実施の形態１では第１のトランジスタ３２と第２のトランジスタ３３にバイポーラトランジスタを用いたが、ＦＥＴに置き換えても同様の効果が得られる。
【００６８】
図３（ａ），（ｂ）は本発明の実施の形態２における誘導性負荷電流制御回路を説明するための図であり、図１に示した実施の形態１の誘導性負荷電流制御回路に配線抵抗を付け加えた回路構成である。図３（ｂ）が本実施の形態２の誘導性負荷電流制御回路の構成を示す回路図である。
【００６９】
本実施の形態２について説明すると、図３（ａ）において、４１Ａは第１のトランジスタ３２のエミッタから接地電位までの配線抵抗であり、その抵抗値をＲ１Ａとする。４２は第２のトランジスタ３３のエミッタから第３のスイッチ素子２５のソースまでの配線抵抗であり、その抵抗値をＲ２とする。４３は第２のスイッチ素子１０のソースから接地電位までの配線抵抗であり、その抵抗値をＲ３とする。また、基準電流源２３の電流駆動能力は電流源３１の電流駆動能力のｂ倍であるとし、第１のトランジスタ３２には（ＩＲＥＦ／ｂ）が流れるものとする。第２のスイッチ素子１０がオン状態にある第２の状態において、第３のスイッチ素子２５を流れる電流ＩＳ２(ｔ)が基準電流ＩＲＥＦと等しくなる時、第２のスイッチ素子１０を流れる電流値をＩＳ１とする。この時、第３のスイッチ素子２５のソース電位は、ＩＲＥＦ・（Ｒ１Ａ／ｂ−Ｒ２）であり、第２のスイッチ素子１０のソース電位は、−ＩＳ１・Ｒ３である。これらのソース電位が等しければ、第２のスイッチ素子１０を流れる電流と第３のスイッチ素子２５を流れる電流の比は、電流駆動能力の比ａ：１に等しくなる。すなわち、
−ＩＳ１・Ｒ３＝（ＩＳ１／ａ）・（Ｒ１Ａ／ｂ−Ｒ２）
より、次の
Ｒ１Ａ／ｂ−Ｒ２＋ａ・Ｒ３＝０
の関係を満たす時、第２のスイッチ素子１０を流れる電流を基準電流ＩＲＥＦのａ倍で制御できる。しかし、３つの配線抵抗を前記のように調整するのは困難である。
【００７０】
そこで、本実施の形態２の誘導性負荷電流制御回路では図３（ｂ）のように配線する。図３（ｂ）に示すように、第１のトランジスタ３２のエミッタは第２のスイッチ素子１０のソースに接続する。４１Ｂは第１のトランジスタ３２のエミッタから第２のスイッチ素子１０のソースまでの配線抵抗であり、その抵抗値をＲ１Ｂとする。その他は図３（ａ）と同じである。
【００７１】
第２のスイッチ素子１０がオン状態にある第２の状態において、第３のスイッチ素子２５を流れる電流ＩＳ２(ｔ)が基準電流ＩＲＥＦと等しくなる時、第２のスイッチ素子１０を流れる電流値をＩＳ１とする。この時、第３のスイッチ素子２５のソース電位は、ＩＲＥＦ・（Ｒ１Ｂ／ｂ−Ｒ２）−ＩＳ１・Ｒ３であり、第２のスイッチ素子１０のソース電位は、−ＩＳ１・Ｒ３である。これらのソース電位が等しければ、第２のスイッチ素子１０を流れる電流と第３のスイッチ素子２５を流れる電流の比は、電流駆動能力の比ａ：１に等しくなる。すなわち、
−ＩＳ１・Ｒ３＝（ＩＳ１／ａ）・（Ｒ１Ｂ／ｂ−Ｒ２）−ＩＳ１・Ｒ３
より、次の
Ｒ１Ｂ＝ｂ・Ｒ２
の関係を満たす時、第２のスイッチ素子１０を流れる電流を基準電流ＩＲＥＦのａ倍で制御できる。図３（ａ）の配線に比べ、配線抵抗４３の電流検出への影響が無視できる。また、以下に述べる理由により、配線抵抗４１Ｂと配線抵抗４２の比の値（Ｒ１Ｂ／Ｒ２）を基準電流源２３と電流源３１の比の値ｂとすることも容易である。
【００７２】
第１のトランジスタ３２と第２のトランジスタ３３は近接して配置され、第２のスイッチ素子１０と第３のスイッチ素子２５も近接して配置される。そのため、第１のトランジスタ３２のエミッタから第２のスイッチ素子１０のソースへの配線と第２のトランジスタ３３のエミッタから第３のスイッチ素子２５のソースへの配線は並行にすることができ、両者の配線長をほぼ等しくすることができる。
【００７３】
したがって、第２のトランジスタ３３から第３のスイッチ素子２５への配線幅を、第１のトランジスタ３２から第２のスイッチ素子１０への配線幅のｂ倍とすることにより、配線抵抗４１Ｂと配線抵抗４２の比の値（Ｒ１Ｂ／Ｒ２）を基準電流源２３と電流源３１の電流駆動能力の比の値ｂに近づけることができる。
【００７４】
以上のように、本実施の形態２による誘導性負荷電流制御回路は、配線抵抗の影響を除去することによって、より高精度に電流を検出できる。
【００７５】
以上に説明したように、本発明の誘導性負荷電流制御回路は、誘導性負荷に流れる電流を電力損失なく精度良く検出し制御するのに有用であり、降圧ＤＣ−ＤＣコンバータだけでなく、モーター制御用インバータなど誘導性負荷の電流を制御する回路として広く利用可能である。例えば、インダクタ１１をモーターのステータ巻線に置き換えることにより、本発明の誘導性負荷電流制御回路をモーター駆動回路として使用することができる。
【産業上の利用可能性】
【００７６】
本発明に係る誘導性負荷電流制御回路は、誘導性負荷に流れる電流を精度良く検出して、誘導性負荷の電流を制御する誘導性負荷電流制御回路を実現でき、スイッチング電源、モーター制御用インバータなどに用いられるインダクタなどの誘導性負荷の電流を制御する降圧ＤＣ−ＤＣコンバータだけでなく、モーター制御用インバータなど誘導性負荷の電流を制御する回路に用いて有用である。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の形態１における誘導性負荷電流制御回路を有する降圧ＤＣ−ＤＣコンバータを示す回路図
【図２】本実施の形態１における（ａ）〜（ｄ）は第１の状態と第２の状態とを示すタイミング図
【図３】本発明の実施の形態２における（ａ），（ｂ）は誘導性負荷電流制御回路を説明するための図
【図４】従来例の降圧ＤＣ−ＤＣコンバータの構成を示す回路図
【符号の説明】
【００７８】
１  基準電圧発生部
２  エラー増幅器
３  電流検出増幅器
４  比較器
５  発振器
６  スイッチ素子制御回路
７  入力端子
８  接地端子
９  第１のスイッチ素子
１０  第２のスイッチ素子
１１  インダクタ
１２  出力コンデンサ
１３  出力端子
１４  エラー電圧入力端子
１５  外部電源
１６  端子
２１  位相補償回路
２２  電圧電流変換器
２３  基準電流源
２４  電流比較器
２５  第３のスイッチ素子
２６  電流出力端子
２７  電流入力端子
２８  電圧安定化回路
２９  バッファアンプ
３１  電流源
３２  第１のトランジスタ
３３  第２のトランジスタ
【図１】
0004693527.tif 000002
【図２】
0004693527.tif 000003
【図３】
0004693527.tif 000004
【図４】
0004693527.tif 000005