(57)【特許請求の範囲】
【請求項１】
不揮発性記憶素子を有する半導体装置の製造方法において、
半導体基板上にCMOSトランジスタと不揮発性記憶素子と高融点金属配線または半導体配線を形成する工程と、
前記不揮発性記憶素子にデータを書き込む工程と、
保持特性検査用熱ストレス印加工程と、
低融点金属配線と保護膜を形成する工程と、
良品、不良品を判別する検査工程と、
パッケージに実装する工程と、
最終検査工程と、
からなる半導体装置の製造方法。
【請求項２】
前記半導体基板上にCMOSトランジスタと不揮発性記憶素子と高融点金属配線または半導体配線を形成する工程において、
前記高融点金属配線をタングステン化合物またはチタン化合物またはコバルト化合物で形成する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体基板上にCMOSトランジスタと不揮発性記憶素子と高融点金属配線または半導体配線を形成する工程において、
前記高融点金属配線を高不純物濃度のポリシリコンまたは高不純物濃度のシリコンで形成する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記低融点金属配線と保護膜を形成する工程において、
前記低融点金属配線をアルミニウム化合物で形成する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性記憶素子を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程は、前工程と呼ばれるウエハープロセス工程と、後工程と呼ばれる実装工程とから構成され、前工程と後工程の間や後工程の後に検査工程が設けられている。これらの検査工程では、ウエハー状態での良品／不良品の判定や、パッケージ（このあとPKGと記す）状態での良品／不良品の判定が行われる。
【０００３】
不揮発性記憶素子（このあと不揮発性メモリー素子またはメモリー素子と記す）を搭載する半導体装置の検査工程では、メモリー素子の保持特性の良品／不良品の判定を行う。（この保持特性は、リテンションとも呼ばれ、メモリー素子データの熱ストレス等による状態変化の程度を表したものである。）このリテンション検査は、ウエハー状態やPKG状態で熱ストレスを印加する必要があるが、サンプルの状態により熱ストレス量に制約がある。前工程の最終工程終了後では４５０℃程度、後工程終了後（PKG実装後）では１５０℃程度、を越えると一般的には半導体装置に劣化を生じさせてしまうからである。
【０００４】
またさらに熱ストレス量は、熱と印加時間で決定されるので、ある熱ストレス量をサンプルに印加するには、高温の場合、短時間で実現できるが、低温の場合、長時間でないと実現できない。つまり、高温で検査を行うとサンプルに弊害が生じ、低温で検査を行うと工程所要時間が長くなり製造工程に弊害を生じさせてしまう。
【０００５】
図１に従来の半導体装置の製造方法の工程フロー図を記した。
【０００６】
【発明が解決しようとする課題】
ここまで記述したように従来の技術では、半導体装置の製造工程、特に検査工程において、高温による半導体装置の劣化をなくすため、保持特性検査を低温で長時間実施していた。このため、製造工程が長く、製造上好ましくなかった。
【０００７】
【課題を解決する手段】
上記課題を解決するため本発明では不揮発性記憶素子を有する半導体装置の製造方法において、半導体基板上にCMOSトランジスタと不揮発性記憶素子と高融点金属配線または半導体配線を形成する工程と、不揮発性記憶素子にデータを書き込む工程と、保持特性検査用熱ストレス印加工程と、低融点金属配線と保護膜を形成する工程と、良品、不良品を判別する検査工程と、パッケージに実装する工程と、良品、不良品を判別する最終検査工程と、からなる半導体装置の製造方法を用いた。
【０００８】
このため、前工程内で高温熱ストレスを印加できるため、保持特性検査用熱ストレス印加工程を短時間で実現でき、半導体装置の製造工程の著しい短時間化を可能とするものである。
【０００９】
【発明の実施の形態】
前述してきたように、半導体装置の製造工程は、前工程と呼ばれる半導体基板上にCMOSトランジスタと不揮発性記憶素子と金属配線または半導体配線を形成する工程および保護膜を形成する工程と、後工程（または実装工程）と呼ばれる半導体基板（半導体ウエハー）をダイシングし半導体チップと呼ばれる小片にする工程と半導体チップをパッケージに載せてワイヤー等でボンディング配線する工程と樹脂等で半導体チップを封入する工程とから構成され、前工程終了後や後工程終了後に検査工程が設けられている。これらの検査工程では、ウエハー状態での良品／不良品の判定や、パッケージ（このあとPKGと記す）状態での良品／不良品の判定が行われる。
【００１０】
不揮発性記憶素子（このあと不揮発性メモリー素子またはメモリー素子と記す）を搭載する半導体装置の検査工程では、メモリー素子の保持特性の良品／不良品の判定も行う。（この保持特性は、リテンションとも呼ばれ、メモリー素子データの熱ストレス等による状態変化の程度を表したものである。）このリテンション検査は、ウエハー状態やPKG状態で不揮発性記憶素子へのデータ書き込み後、熱ストレスを印加し、その後データの保持状態を検査するものである。この検査工程はサンプルの状態により熱ストレス量に制約がある。熱的には、前工程の最終工程終了後では４５０℃程度以下まで、後工程終了後（PKG実装後）では１５０℃程度以下までが一般的には半導体装置に劣化を生じさせない限界である。前工程終了後の熱的限界は、金属配線（メタル配線）材料の特性劣化の限界で決定される。つまり、金属配線が形成された後は高温の熱ストレスが印加できない。半導体装置の配線材料として広く用いられるにアルミニウム化合物等は、４５０℃が熱的限界点である。しかし実際には検査工程で、製品化後、寿命保障期間に印加される熱的エネルギー分まで印加できないので、寿命保障期間に印加される最大熱的エネルギーＣを差し引いた熱的エネルギーが検査工程での限界熱的エネルギーＢとなる。金属配線の特性が劣化するまでの活性化エネルギーＡは、
金属配線の特性が劣化するまでの活性化エネルギーＡ
＝検査工程での印加エネルギーＢ＋寿命保障期間に印加される最大エネルギーＣとなる。熱的エネルギーは、温度と時間で定義され、寿命保障期間に印加される最大エネルギーＣは、保存温度、動作温度、保障期間の最大値から見積もられる。アルミニウム化合物等の場合、検査工程での限界熱的エネルギーＢは、前工程終了後は１５０〜２５０℃、１０〜１００時間程度が限界となる。
つまり、検査工程に１０〜１００時間程度の期間が必要となってしまい、製造工程上好ましくない。
【００１１】
本発明の半導体装置の製造方法は、上記問題点を解決するため、以下の製造工程順の製造方法を用いた。以下に図面基づいて、本発明の実施例を説明する。
図２に本発明の半導体装置の製造工程における第１の平面図を記した。半導体基板（半導体ウエハー）１００表面付近にメモリー素子１０１とCMOSトランジスタ１０２と外部接続端子１０４と高融点金属配線１０３が形成されている。この工程で各要素が電気的に接続され半導体装置１０５の電気的機能が実現されている。また、半導体装置１０５は半導体基板（半導体ウエハー）１００表面付近に多数形成されている。
【００１２】
ここで、高融点金属配線１０３は、タングステン化合物やチタン化合物やコバルト化合物等が用いられている。また、ここでは高融点金属配線を用いたが、高不純物濃度のポリシリコンやシリコンを用いることもできる。また、タングステンシリサイドも用いることが可能である。つまり、高温の熱処理を施しても特性劣化の少ない材料を配線に用いる。
【００１３】
図３に本発明の半導体装置の製造工程における第２の平面図を記した。
半導体基板（半導体ウエハー）１００表面付近に設けられた半導体装置１０５の外部接続端子１０４に、データ書き込み装置１０７に接続されているプローブ１０６の先端部を接続し、データ書き込み装置１０７から電気的信号を半導体装置１０５に送り、メモリー素子１０１にデータを書き込み、メモリー素子のデータ状態を任意に設定する。この工程は半導体基板１００上のすべての半導体装置１０５に対して施される。
【００１４】
ここでデータ書き込み装置１０７は、半導体装置１０５の機能に対応してプログラムされており、任意の情報を各メモリー素子１０１に送ることができる。一般的に検査工程で用いられるテスターと類似した機能を持つ装置である。また、前工程内のプロセスコントロールモニタリング工程（ＰＣＭ工程と呼ばれる）で一般的に用いられる電気的特性測定装置を用いることも容易である。
【００１５】
この後、図示してないが、プローブ１０６と外部接続端子１０４との接続を解除し、半導体基板１００に高温の熱処理を実施する。この熱処理は、前述したリテンション検査用の工程である。この工程順では、限界温度が６００℃程度以下となるので、従来の技術の検査工程での熱ストレス印加限界に対して著しく少ない時間設定が可能である。
【００１６】
またここでは、製品化後を含めた活性化エネルギーの見積もりは不要である。これは、最も熱的活性化エネルギーの低い金属配線形成工程が、この工程以降となるためである。
【００１７】
図４に本発明の半導体装置の製造工程における第３の平面図を記した。半導体基板１００表面付近にメモリー素子１０１とCMOSトランジスタ１０２と外部接続端子１０４と低融点金属配線１０８と保護膜が形成されている。この工程で各要素が電気的に良好に接続され半導体装置１０５の最終的な電気的機能と信頼性が実現されている。また、半導体装置１０５は半導体基板１００表面付近に多数形成されている。保護膜は半導体装置１０５の保護膜開口部１０９以外の領域に形成される。
【００１８】
ここで、低融点金属配線１０８は、アルミニウム化合物等が用いられている。また、ここでは低融点金属配線１０８を新たに形成したが、第１の工程(図1)で形成した高融点金属１０３等をそのまま用いて、低融点金属配線１０８を形成しないことも可能である。つまり、高温の熱処理を施しても特性劣化の少ない材料のみで配線を形成することも可能である。
【００１９】
この後は、図示しないが、検査工程でスクリーニングを行い不良品を排除する。この検査工程には、リテンション検査が含まれる。第２の工程で書き込まれた任意の情報が保持されていることを検査する。
【００２０】
さらにこの後は、後工程（または実装工程）と呼ばれる半導体基板（半導体ウエハー）をダイシングし半導体チップと呼ばれる小片にする工程と半導体チップをパッケージに載せてワイヤー等でボンディング配線する工程と樹脂等で半導体チップを封入する工程とから構成され、後工程終了後に最終検査工程が行われる。
【００２１】
図５に本発明の半導体装置の製造方法の工程フローを示す。前工程で、ＣＯＭＳトランジスタを形成し、不揮発性記憶素子を形成し、高融点金属配線を形成し、さらにメモリ素子へのデータ書き込みと熱ストレスを印加し、保持特性を検査し、低融点金属配線を形成し、保護膜を形成する。続いて、検査工程で保持特性検査を行い、後工程でダイシングとマウントとＰＫＧ実装を行った後、最終検査を行う。
【００２２】
【発明の効果】
本発明の半導体装置の製造方法では、保持特性検査工程の一部を前工程内で実施するため、製造時間を著しく短縮することが可能となった。
【図面の簡単な説明】
【図１】従来の半導体装置の製造工程フロー図
【図２】本発明の半導体装置の製造工程順概略図
【図３】本発明の半導体装置の製造工程順概略図
【図４】本発明の半導体装置の製造工程順概略図
【図５】本発明の製造工程フロー図
【符号の説明】
１００  半導体基板（半導体ウエハー）
１０１  メモリー素子
１０２  CMOSトランジスタ
１０３  高融点金属配線
１０４  外部接続端子
１０５  半導体装置
１０６  プローブ
１０７  データ書き込み装置
１０８  低融点金属配線
１０９  保護膜開口部
【図１】
0004787437.tif 000002
【図２】
0004787437.tif 000003
【図３】
0004787437.tif 000004
【図４】
0004787437.tif 000005
【図５】
0004787437.tif 000006