(57)【特許請求の範囲】
【請求項１】
電圧変換を行うトランスと、
前記トランスの一次側に接続され、前記トランスを駆動する第１のスイッチ素子と、
所定の電圧を出力する電源と、
前記電源からの電圧により前記第１のスイッチ素子の制御入力端の電圧をプルアップするプルアップ抵抗と、
前記プルアップ抵抗と前記電源との間に挿入された第２のスイッチ素子と、
前記第１のスイッチ素子をオンあるいはオフさせるＰＷＭ信号を前記第１のスイッチ素子の制御入力端に出力する第１の出力端子と、前記第２のスイッチ素子をオンあるいはオフさせる信号を前記第２のスイッチ素子の制御入力端に出力する第２の出力端子とを有し、前記電源より電源が供給されるＣＰＵと、
を備え、
前記第１及び第２の出力端子は、前記ＣＰＵへの電源が供給されて前記ＣＰＵのソフトウェアが起動し、該ソフトウェアによる設定がなされるまでは、前記第１及び第２のスイッチ素子がオフ状態となるようにハイインピーダンスとなっており、前記ＣＰＵは、前記ソフトウェアの起動後前記第２のスイッチ素子をオフ状態とするためのレベルに前記第２の出力端子を設定するとともに前記第１のスイッチ素子をオフ状態とするためのレベルに前記第１の出力端子を設定し、前記トランスの二次側から目標電圧を出力するタイミングになると、前記第２のスイッチ素子をオン状態とするためのレベルに前記第２の出力端子を設定し、その後前記第１の出力端子に前記ＰＷＭ信号を出力することを特徴とする電源装置。
【請求項２】
前記トランスの二次側からの出力を停止する場合は、前記ＣＰＵは、前記第２のスイッチ素子をオフ状態にするレベルに前記第２の出力端子を設定し、その後前記ＰＷＭ信号の出力を停止することを特徴とする請求項１記載の電源装置。
【請求項３】
前記第１の出力端子はオープンドレイン構成であることを特徴とする請求項１記載の電源装置。
【請求項４】
前記ＣＰＵの第１の出力端子と前記プルアップ抵抗との間に抵抗を挿入したことを特徴とする請求項１記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する分野】
本発明は、画像形成装置に好適な電源装置に関するものである。
【０００２】
【従来の技術】
従来から、複写機やプリンタ等の画像形成装置の電源装置において、画像形成装置を制御するためのＣＰＵを含む電源制御ＩＣが提案されている。
【０００３】
例えば特許２９８４６１６号や特許２６６２９７６号等に代表される構成で、パルス幅変調回路（以下ＰＷＭ回路という）を含むＣＰＵの構成で、画像形成装置の各種電源を動作させる内容が開示され、主に画像形成装置の電源装置等で利用が進んでいる。
【０００４】
【発明が解決しようとする課題】
ＣＰＵで画像形成装置等の電源装置を駆動する場合、電源装置内部で、各種回路や帯電器等プロセス要素に給電するために電圧変換するトランスを駆動するスイッチ素子が利用されている。スイッチ素子はＦＥＴやトランジスタ等半導体素子が利用されている。
【０００５】
前述ＣＰＵで画像形成装置の電源装置を制御する場合に、スイッチ素子を直接駆動しているが、この場合以下の様な課題も存在する。
【０００６】
▲１▼  ＣＰＵでスイッチ素子を駆動するためには、トランスを駆動するスイッチ素子によっては駆動する電流容量が大きくなってしまう場合がある。通常ＣＰＵの出力端子は大電流ポートと称してオープンドレインで構成されている場合が多いが、この際外部でＣＰＵを駆動する電源電圧にてプルアップするプルアップ素子を接続している。
【０００７】
電源装置に電源投入された場合、通常ＣＰＵの出力端子はハイインピーダンス状態から起動して、ＣＰＵのソフトウエアが起動した時点で出力端子に設定され所定のロジックレベルに設定される。
【０００８】
ここで問題となるのが、ＣＰＵの出力端子はハイインピーダンスになっている間の状態であり、この間ＣＰＵはソフトウエアの起動まで出力端子のロジックレベルが所定のレベルに確定する間にＣＰＵの出力端子に接続されるスイッチ素子が導通状態になり、電源出力に異常出力が出たり、スイッチ素子の故障に結びつく場合がある。
【０００９】
▲２▼  前記▲１▼の問題を回避するために前記スイッチ素子とＣＰＵの出力端子の間にスイッチ素子を挿入する場合には、回路素子数の増加となり、画像形成装置等にて複数の電源出力を要する場合には、回路の小型化やコスト低減を阻む要因にもなる。
【００１０】
本発明は、このような状況のもとでなされたもので、電源装置の電源投入時に、異常出力が出たり、スイッチ手段が故障したりすることのない電源装置を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
前記目的を達成するため、本発明では、電源装置を次のとおりに構成する。
（１）電圧変換を行うトランスと、前記トランスの一次側に接続され、前記トランスを駆動する第１のスイッチ素子と、所定の電圧を出力する電源と、前記電源からの電圧により前記第１のスイッチ素子の制御入力端の電圧をプルアップするプルアップ抵抗と、前記プルアップ抵抗と前記電源との間に挿入された第２のスイッチ素子と、前記第１のスイッチ素子をオンあるいはオフさせるＰＷＭ信号を前記第１のスイッチ素子の制御入力端に出力する第１の出力端子と、前記第２のスイッチ素子をオンあるいはオフさせる信号を前記第２のスイッチ素子の制御入力端に出力する第２の出力端子とを有し、前記電源より電源が供給されるＣＰＵと、を備え、前記第１及び第２の出力端子は、前記ＣＰＵへの電源が供給されて前記ＣＰＵのソフトウェアが起動し、該ソフトウェアによる設定がなされるまでは、前記第１及び第２のスイッチ素子がオフ状態となるようにハイインピーダンスとなっており、前記ＣＰＵは、前記ソフトウェアの起動後前記第２のスイッチ素子をオフ状態とするためのレベルに前記第２の出力端子を設定するとともに前記第１のスイッチ素子をオフ状態とするためのレベルに前記第１の出力端子を設定し、前記トランスの二次側から目標電圧を出力するタイミングになると、前記第２のスイッチ素子をオン状態とするためのレベルに前記第２の出力端子を設定し、その後前記第１の出力端子に前記ＰＷＭ信号を出力する電源装置。
【００１７】
【発明の実施の形態】
以下本発明の実施の形態を電源装置の実施例により詳しく説明する。
【００１８】
【実施例】
（実施例１）
図１は、実施例１である“電源装置”の構成を示すブロック図である。本電源装置は、電子写真用高圧電源に好適な電源装置である。図１において、１０は、本電源装置を制御するためのＰＷＭ制御回路を含むＣＰＵであり、ＣＰＵ１０の内部構成として電源供給を行う端子としてＶＤＤ端子，ＧＮＤ端子、出力端子としては、出力端子１，出力端子２等を有している。
【００１９】
ＣＰＵ１０の出力端子１はオープンドレイン構成であり、抵抗Ｒ２に接続されると共に、Ｒ２の他端は、電圧変換を行うトランスＴ１を駆動するためのスイッチ手段Ｑ１で示されるＦＥＴのゲート入力、およびプルアップ抵抗Ｒ１、抵抗Ｒ３に接続されている。抵抗Ｒ３の他端はＧＮＤ接続され、抵抗Ｒ１の他端はスイッチ手段Ｑ２で示されるトランジスタのコレクタ端子に直列接続されている。
【００２０】
Ｑ２で示されるトランジスタのベース端子は、抵抗Ｒ５を介してＣＰＵ１０の出力端子２に接続され、ベース端子とエミッタ端子間には抵抗Ｒ４が接続され、スイッチ手段Ｑ２のエミッタ端子は電源ＶＤＤへ接続される。トランスＴ１の１次側の一端はスイッチ手段Ｑ１のソース端子へ接続され、トランスＴ１の１次側の他端は抵抗Ｒ６を介して電源電圧ＶＣＣに接続される。
【００２１】
トランスＴ１の２次側には２次側出力を整流するためのダイオードＤ１，コンデンサＣ１および抵抗Ｒ７，抵抗Ｒ８がそれぞれ図１に示されるように接続され、Ｒ８の他端が本電源装置の出力端となる。
【００２２】
トランスＴ１の２次側は、整流した電圧をＣＰＵ１０に取り込めるレベルに変換する電圧検出手段２を介してＣＰＵ１０の入力端子に接続されている。
【００２３】
ここで前記トランスＴ１，ダイオードＤ１，コンデンサＣ１，抵抗Ｒ７，抵抗Ｒ８が請求項１の電源回路に相当する。
【００２４】
前述の構成の動作について説明する。
【００２５】
図１において、電源装置の制御はＣＰＵ１０にて行われ、前述トランスＴ１の２次側を整流した出力電圧を電圧検出手段２にてレベル変換し、ＣＰＵ１０の入力端子１に入力すると同時に、ＣＰＵ１０内部で設定される目標値と比較され、比較された値に応じてＣＰＵ１０の出力端子１、スイッチ手段Ｑ１を介して、トランスＴ１を駆動するパルス幅を変化させ目標値に従って一定の電圧に制御するＰＷＭ制御がなされる。
【００２６】
また本電源装置の出力は、ＣＰＵ１０により各種画像形成条件やシーケンスに応じて目標値を変化させることで、適宜電圧を変えながら動作することが可能である。
【００２７】
次に、ＣＰＵ１０からスイッチ手段Ｑ１およびＱ２の制御例について説明する。
【００２８】
ＣＰＵ１０の出力端子１および出力端子２は、電源が投入されてソフトウエアが起動した後、ソフトウエアを介して状態設定がなされるまではハイインピーダンスとなっており、スイッチ手段Ｑ２はオフとなる。スイッチ手段Ｑ２がオフであるとスイッチ手段Ｑ１は抵抗Ｒ１を介してのバイアスが印加されないので、ＣＰＵ１０の出力端子１の状態に関係なく確実にスイッチ手段Ｑ１をオフすることが可能である。
【００２９】
本電源装置を起動する際には、スイッチ手段Ｑ２をオンすると同時に、ＣＰＵ１０の出力端子１からＰＷＭパルスを出力しスイッチ手段Ｑ１を駆動することで電源装置が動作する。
【００３０】
図１では、ＣＰＵ１０の出力端子１に抵抗Ｒ２が挿入されているが、本実施例ではスイッチ手段Ｑ１のスイッチオンからオフ時およびオフからオンへの立ち下がりおよび立ち上がりスピードをそれぞれ抵抗Ｒ２および抵抗Ｒ１とで独立に制御することが出来る。
【００３１】
次に電源装置の各状態に於ける動作の一例について順に説明を行う。
【００３２】
図２に各種モードの動作フロー例を記載して説明を行う。図２の動作フローは、電源装置に電源投入した時点からの動作例をＳＥＱ１として示したものである。
【００３３】
以下幾つかの動作モードに分けて説明を行う。
【００３４】
＜電源投入時＞
図１では第１の電源電圧ＶＤＤは第２の電源電圧ＶＣＣから生成され（図示せず）、よって電源起動においても同タイミングにて起動している。
【００３５】
ＣＰＵ１０に通電されるとＣＰＵ１０の内部プログラムが起動して以下の各種初期設定が行われる。
【００３６】
ステップ１(図ではＳ１と表記する、以下同様)にて、出力端子２を出力ポートに設定して、同時にスイッチ手段Ｑ２をオフとするためＨレベルに設定する。
【００３７】
ステップ２にて、出力端子１を出力ポートに設定して、同時にスイッチ手段Ｑ１をオフとするためＬレベルに設定する。
【００３８】
前記設定にて初期設定を行うことで、電源装置としては出力停止のスタンバイ状態へ移行する。
【００３９】
＜電源装置の動作時＞
ステップ３にて、電源動作モードか判断する。電源動作モードであれば、ステップ４に進み、出力端子２を“Ｌ“レベルに設定し、第２のスイッチ手段Ｑ２をオンする。ＣＰＵ１０の内部にて、出力目標値等ＰＷＭ制御のための設定値等動作に必要な条件を設定した後（ステップ５参照、以下同様）、出力端子１へＰＷＭ出力をオンし（ステップ６）、電源動作モードに変化させることで動作可能となる。
【００４０】
ステップ３にて電源動作モードでなければ、電源動作モードになるまで、ステップ３の処理を繰り返す。
【００４１】
＜電源装置の停止＞
ステップ７にて、電源停止モードか判断する。電源停止モードであればステップ８に進み、出力端子２を“Ｈ”レベルに設定し、スイッチ手段Ｑ２をオフし、ステップ９に進み、出力端子１へのＰＷＭ出力をオフし、ステップ３へ戻り、電源動作モードになるのを待つ。
【００４２】
以上説明したように、本実施例によれば、ＣＰＵの外部に接続するプルアップ抵抗Ｒ１と直列にスイッチ手段Ｑ２を設け、同時にＣＰＵの各種状態によりスイッチ手段Ｑ２を状態に応じて制御することで、電源投入時にＣＰＵの出力端子に接続されるスイッチ素子Ｑ１が導通状態になり、電源出力の異常が発生し、スイッチ素子の故障に結びつく状況が回避できる。
【００４３】
また、動作停止状態においては確実に電源出力を停止させることが出来る。
【００４４】
また抵抗Ｒ１および抵抗Ｒ２を設けることで電源装置のスイッチングスピード等の調整がターンオンおよびターンオフそれぞれ個別に設定することが可能となり、電源装置のノイズ対策等が容易に可能となる。
【００４５】
（実施例２）
図３は、実施例２である“電源装置”の構成を示すブロック図である。本実施例は、破線で囲まれる電源装置Ａと電源装置Ｂの２種の電源装置をＣＰＵにて動作させている例である。
【００４６】
図３において、３０で示されるのが電源装置を制御するためのＰＷＭ制御回路を含むＣＰＵである。ＣＰＵ３０の内部構成として電源供給を行う端子としてＶＤＤ端子，ＧＮＤ端子、出力端子としては、出力端子１，出力端子２，出力端子３等を有している。ＣＰＵ３０の出力端子１はオープンドレイン構成であり、抵抗Ｒ２に接続されると共に、Ｒ２の他端は、電圧変換を行うトランスＴ１を駆動するためのスイッチ手段Ｑ１で示されるＦＥＴのゲート入力、およびプルアップ抵抗Ｒ１、抵抗Ｒ３に接続され、抵抗Ｒ３の他端はＧＮＤ接続される。
【００４７】
ＣＰＵ３０の出力端子３はオープンドレイン構成であり、抵抗Ｒ１２に接続されると共に、Ｒ１２の他端は、電圧変換を行うトランスＴ２を駆動するためのスイッチ手段Ｑ３で示されるＦＥＴのゲート入力、およびプルアップ抵抗Ｒ１１、抵抗Ｒ１３に接続され、抵抗Ｒ１３他端はＧＮＤ接続される。
【００４８】
抵抗Ｒ１およびＲ１１の他端はスイッチ手段Ｑ２で示されるトランジスタコレクタ端子に直列接続されている。
【００４９】
Ｑ２で示されるトランジスタのベース端子は、抵抗Ｒ５を介してＣＰＵ３０の出力端子２に接続され、さらにベース端子・エミッタ端子間には抵抗Ｒ４が接続され、スイッチ手段Ｑ２のエミッタ端子は電源ＶＤＤへ接続される。
【００５０】
トランスＴ１の１次側一端はスイッチ手段Ｑ１のソース端子へ接続され、トランスＴ１の１次側の他端は抵抗Ｒ６を介して第二の電源電圧ＶＣＣと接続される。トランスＴ１の２次側には、２次側出力を整流するためのダイオードＤ１，コンデンサＣ１および抵抗Ｒ７，抵抗Ｒ８がそれぞれ図３に示されるように接続され、Ｒ８の他端が出力端子となる。
【００５１】
トランスＴ１の２次側は、前述トランスＴ１の２次側を整流した電圧をＣＰＵ３０に取り込めるレベルに変換する電圧検出手段２を介してＣＰＵ３０の入力端子１に接続されている。
【００５２】
トランスＴ２の１次側一端はスイッチ手段Ｑ３のソース端子へ接続され、トランスＴ２の１次側の他端は抵抗Ｒ１６を介して電源電圧ＶＣＣと接続される。
【００５３】
トランスＴ２の２次側には２次側出力を整流するためのダイオードＤ２，コンデンサＣ２および抵抗Ｒ１７、抵抗Ｒ１８がそれぞれ図３に示されるように接続され、Ｒ１８の他端が第２の出力となる。
【００５４】
次に、前述の構成においての動作について説明する。
【００５５】
図３において、電源装置Ａのブロックについては実施例１にて説明しているので、ここでは説明を省略する。
【００５６】
電源装置Ｂについては、ＣＰＵ３０の内部にて決められたＰＷＭパルスが
ＣＰＵ３０の出力端子３より出力され、スイッチ手段Ｑ３を介してトランスＴ２が駆動されている。トランスＴ２の２次側ではダイオードＤ２，コンデンサＣ２等から構成される整流回路にて整流された電圧が出力２として画像形成装置へ供給されている。
【００５７】
電源装置Ｂのブロックでは、前記ＣＰＵ３０の出力端子３より出力されたパルスに応じた電圧が出力２に供給される。出力２はＣＰＵ３０により各種画像形成条件やシーケンスに応じてＰＷＭパルス幅を変化させることで、適宜電圧を変えながら動作することが可能である。
【００５８】
ＣＰＵ３０からスイッチ手段Ｑ１，Ｑ２およびＱ３の制御例について説明する。基本的な動作については実施例１と同様なので、その説明を援用する。本実施例では、電源装置Ａと電源装置Ｂの２回路でスイッチ手段Ｑ２を共用しており、スイッチ手段Ｑ２は複数電源装置にて共用することが可能である。
【００５９】
次に、電源装置の各状態に於ける動作の一例について順に説明を行う。
【００６０】
図４に本実施例での各種モードの動作フローの一例を記載して説明を行う。図４の動作フローは、電源装置に電源投入した時点からの動作例をＳＥＱ１として示したものである。
【００６１】
以下幾つかの動作モードに分けて説明を行う。
【００６２】
＜電源投入時＞
図４では第１の電源電圧ＶＤＤは第２の電源電圧ＶＣＣから生成され（図示せず）、よって電源起動においても同タイミングにて起動している。
【００６３】
ＣＰＵ３０に通電されるとＣＰＵ３０の内部プログラムが起動して以下の各種初期設定が行われる。
【００６４】
すなわち、ステップ１１にて、出力端子２を出力ポートに設定して、同時にスイッチ手段Ｑ２をオフとするため“Ｈ”レベルに設定する。
【００６５】
ステップ１２にて、出力端子１を出力ポートに設定して、同時にスイッチ手段Ｑ１をオフとするため“Ｌ”レベルに設定する。
【００６６】
ステップ１３にて、出力端子３を出力ポートに設定して、同時にスイッチ手段Ｑ３をオフとするため“Ｌ”レベルに設定する。
【００６７】
前記設定にて初期設定を行うことで、電源装置としては出力停止のスタンバイ状態へ移行する。
【００６８】
＜電源装置の動作時＞
ステップ１４にて、電源装置ＡまたはＢが電源動作モードか判断する。電源動作モードであれば、ステップ１５へ進み、出力端子２を“Ｌ”レベルに設定し、スイッチ手段Ｑ２をオンする。
【００６９】
その後電源装置Ａと電源装置Ｂの各動作モードおよび停止モード等を判別して各条件に応じて各種設定を行っている（Ｓ１６ないしＳ２５）。
【００７０】
ステップ１４にて、電源装置Ａ，Ｂのいずれも電源動作モードでなければ、電源装置Ａ，Ｂのいずれかが電源動作モードになるまでステップ１４の処理を繰り返す。
【００７１】
＜電源装置の停止＞
ステップ２６にて、電源装置Ａ，Ｂがともに動作停止モードであるか判断し，ともに動作停止モードの場合はステップ２７は進み、出力端子２を“Ｈ”レベルに設定してスイッチ手段Ｑ２をオフにし、ステップ１４へ戻り、電源装置Ａ，Ｂのいずれかが電源動作モードになるのを待つ。
【００７２】
ステップ２６にて、電源装置Ａ，Ｂのいずれかが動作停止モードでない場合は、ステップ１６に戻り、ステップ１６ないしステップ２６の処理を繰り返す。
【００７３】
以上説明したように、本実施例によれば、実施例１と同様に、ＣＰＵの外部に接続するプルアップ抵抗Ｒ１，Ｒ１１と直列にスイッチ手段Ｑ２を設け、同時にＣＰＵの各種状態によりスイッチ手段Ｑ２を状態に応じて制御することで、電源投入時に、ＣＰＵの出力端子に接続されるスイッチ素子Ｑ１，Ｑ３が導通状態になり、電源Ａ，Ｂに出力の異常が発生し、またスイッチ素子Ｑ１，Ｑ３の故障に結びつく状況が回避できる。
【００７４】
また、動作停止状態においては確実に電源出力を停止させることが出来る。
【００７５】
また抵抗Ｒ１および抵抗Ｒ２を設けることで電源装置のスイッチングスピード等の調整がターンオンおよびターンオフそれぞれ個別に設定することが可能となり、電源装置のノイズ対策等が容易に可能となる。
【００７６】
また、複数の電源装置においてスイッチ手段Ｑ２を共用することで、回路部品の増加を抑え、電源装置の小型化やコスト低減が可能となる。
【００７７】
【発明の効果】
以上説明したように、本発明によれば、電源装置の電源投入時に、異常出力が出たり、スイッチ手段が故障したりすることがない。
【００７９】
また、電源装置のノイズ対策等が容易に可能となる。
【図面の簡単な説明】
【図１】  実施例１の構成を示すブロック図
【図２】  実施例１の動作を示すフローチャート
【図３】  実施例２の構成を示すブロック図
【図４】  実施例２の動作を示すフローチャート
【符号の説明】
１０  ＣＰＵ
Ｑ１，Ｑ２  スイッチ手段
Ｒ１  プルアップ抵抗
【図１】
0004652629.tif 000002
【図２】
0004652629.tif 000003
【図３】
0004652629.tif 000004
【図４】
0004652629.tif 000005