(57)【特許請求の範囲】
【請求項１】
半導体基板上にエピタキシャル層を成長させる気相成長方法において、
予め半導体基板の室温における抵抗率を測定し、該半導体基板の抵抗率に関わらず基板の表面温度が所望の温度となるように、前記室温における抵抗率に応じて基板の設定温度を制御し、エピタキシャル層を成長させることを特徴とする気相成長方法。
【請求項２】
前記半導体基板は化合物半導体であることを特徴とする請求項１に記載の気相成長方法。
【請求項３】
前記半導体基板はＩｎＰ基板であることを特徴とする請求項２に記載の気相成長方法。
【請求項４】
前記半導体基板はＦｅドープＩｎＰ基板であることを特徴とする請求項３に記載の気相成長方法。
【請求項５】
分子線エピタキシー法を利用してエピタキシャル層を成長させることを特徴とする請求項１から請求項４のいずれかに記載の気相成長方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上にエピタキシャル層を成長させる気相成長方法に関し、特に、エピタキシャル層の特性及び表面モホロジーを改善する技術に関する。
【背景技術】
【０００２】
従来、半導体素子の用途には、ＩｎＰ基板上にＩｎＧａＡｓ層、ＡｌＧａＡｓ層、ＩｎＡｌＡｓ層、ＡｌＩｎＧａＡｓ層、ＩｎＧａＡｓＰ層等の化合物半導体からなるエピタキシャル層を有機金属気相成長法（ＭＯＣＶＤ）や分子線エピタキシー法（ＭＢＥ）等により成長させた半導体素子が広く用いられている。【０００３】
しかし、従来技術により、ＩｎＰ基板上にＩｎＡｌＡｓ等の化合物半導体からなるエピタキシャル層を成長させた場合、エピタキシャル層表面に異常モホロジーが発生することがあった。この異常モホロジーは半導体素子の素子特性を低下させる要因の一つとなるので、エピタキシャル層表面のモホロジーの改善は重要な課題となっている。【０００４】
例えば、本発明者等は、ＩｎＰ基板上にＩｎＧａＡｓ層またはＩｎＧａＡｓＰ層と、ＩｎＰ層を順次エピタキシャル成長させる過程にいて、ＩｎＰ層表面にクロスハッチと呼ばれる異常モホロジーが生じるのを効果的に防止できる気相成長方法を提案している（特許文献１）。具体的には、裏面側の反りが２０μｍ以下である半導体ウェハを基板として用いることにより、半導体基板の裏面と基板支持具との間の空隙を小さくし、基板裏面側に原料ガスが回り込むのを抑制して、エピタキシャル層表面の異常モホロジーの発生を防止するようにしている。
【特許文献１】特開２００３−２１８０３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記先願技術により、ＩｎＰ基板上にＩｎＧａＡｓ層、ＡｌＧａＡｓ層、ＩｎＡｌＡｓ層、ＡｌＩｎＧａＡｓ層等の化合物半導体からなるエピタキシャル層を成長させた場合でも、使用する基板によって、基板上に成長させるエピタキシャル層の特性や表面モホロジーに異常が生じることが明らかとなった。【０００６】
本発明は、上記問題点を解決するためになされたもので、ＦｅドープＩｎＰ等の半導体基板上にＩｎＡｌＡｓ等の化合物半導体からなるエピタキシャル層を再現性よく成長させることのできる気相成長方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以下に本発明を完成するに至った経緯について簡単に説明する。
まず、本発明者等は分子線エピタキシー（以下、ＭＢＥと略する）法によって様々な種類のＦｅドープＩｎＰ基板上にＩｎＡｌＡｓ層を成長させた。具体的には、液体封止チョクラルスキー法により作製したＦｅドープＩｎＰ単結晶から複数のＩｎＰウェハを切り出し、基板として用いた。ここで、得られたＩｎＰ単結晶の肩部直下の位置（胴体部開始位置）からの距離（ｍｍ）をそのＩｎＰウェハの切り出し位置とした。その結果、使用する基板によって、成長されるエピタキシャル層の表面モホロジーに異常が生じることが明らかとなった。つまり、同じＩｎＰ単結晶から切り出された基板を使用しても、その切り出し位置によって成長されるエピタキシャル層に変化が生じることが分かった。【０００８】
次に、この原因を探るため、切り出し位置の異なるＦｅドープＩｎＰ基板を同一のＭＢＥ装置に導入した後、同一の設定温度で基板を加熱し、該基板の表面温度をパイロメーターによって直接測定した。その結果を図１に示す。図１には、使用した基板のＦｅドープＩｎＰ単結晶からの切り出し位置と基板の表面温度との関係を示している。なお、図１中、□印は設定温度を５５０℃とした場合、○印は設定温度を６００℃とした場合の測定結果である。
【０００９】
図１より、設定温度を同一としたにもかかわらず、基板の切り出し位置によって表面温度が非常に大きく変化することが分かった。特に、ＩｎＰ単結晶の上部（切り出し位置０〜１０ｍｍ）から切り出された基板を用いた場合と、下部（切り出し位置１００〜１２０ｍｍ）から切り出された基板を用いた場合とでは、基板の表面温度に２０℃以上の差が生じていた。また、切り出し位置が１００〜１２０ｍｍの基板を用いた場合には、基板の表面温度は設定温度よりも２０〜３０℃程度高くなっていた。【００１０】
なお、上述した実験では、基板の表面温度は設定温度よりも高くなったが、使用するＭＢＥ装置によっては、基板の表面温度の方が設定温度よりも低くなることもある。ただし、この場合も基板の切り出し位置によって表面温度が変化するという現象は同じである。【００１１】
次に、同一のＦｅドープＩｎＰ単結晶から切り出した基板について、抵抗率及びＦｅ濃度を測定し、切り出し位置との関係を調査した。図２に抵抗率と切り出し位置との関係を、図３にＦｅ濃度と切り出し位置との関係を示す。図２，３より、抵抗率及びＦｅ濃度ともＦｅドープＩｎＰ単結晶からの切り出し位置によって変化していることがわかる。すなわち、図２より、抵抗率は切り出し位置が大きくなるに伴い緩やかに増大し、切り出し位置が１００ｍｍ以上でほぼ一定となる。また、図３より、Ｆｅ濃度は切り出し位置が大きくなるに伴い緩やかに増大し、切り出し位置が１００ｍｍ以上で著しく増大する。【００１２】
これらの測定結果と図１を比較すると、切り出し位置に対する変化の仕方が図１と図２ではほぼ同様であるため、基板の表面温度はＦｅ濃度ではなく基板の抵抗率と相関関係があるといえる。これは、ＭＢＥ法のように真空中において基板を加熱する場合には、輻射による影響が支配的になるため基板の抵抗率が基板の表面温度に影響すると考えられた。【００１３】
そこで、基板の抵抗率と表面温度の関係から、実際の基板の表面温度を所望の温度とするためには、事前に測定した基板の抵抗率に応じて設定温度を調整すればよく、これにより成長されるエピタキシャル層の品質を安定させることができるとの知見を得て、本発明を完成するに至った。【００１４】
すなわち、本発明は、半導体基板上にエピタキシャル層を成長させる気相成長方法において、予め半導体基板の室温における抵抗率を測定し、該半導体基板の抵抗率に関わらず実際の基板の表面温度が所望の温度となるように、前記室温における抵抗率に応じて基板の設定温度を制御し、エピタキシャル層を成長させることを特徴とする。また、基板の表面温度は、基板厚みや加熱方法によって変化するので、それぞれについて、半導体基板の抵抗率に対する設定温度と実際の基板表面温度との関係を把握しておけば、基板の表面温度を所望の温度とするための温度設定が容易となる。【００１５】
また、前記半導体基板はＩｎＰやＦｅドープＩｎＰ等の化合物半導体を用いることができる。ＩｎＰ基板やＦｅドープＩｎＰ基板を用いた場合、成長されるエピタキシャル層としては、ＩｎＰと比較的良好に格子整合しうるＩｎＧａＡｓ、ＡｌＧａＡｓ、ＩｎＡｌＡｓ、ＡｌＩｎＧａＡｓ、ＩｎＧａＡｓＰ等が考えられる。
また、上述した気相成長においては分子線エピタキシー法を利用することができる。
【発明の効果】
【００１６】
本発明によれば、ＦｅドープＩｎＰ等の半導体基板上にＩｎＡｌＡｓ層等の化合物半導体からなるエピタキシャル層を気相成長させる過程において、基板の抵抗率に起因して基板温度が変化することを考慮し、基板温度を適切に設定することで基板温度を所望の温度で一定とするようにしたので、品質の安定したエピタキシャル層を再現性よく成長させることができ、特性に優れた半導体素子を安定して製造することができるという効果を奏する。
【図面の簡単な説明】
【００１７】
【図１】ＩｎＰ単結晶からの切り出し位置と基板の表面温度との関係を示すグラフである。
【図２】ＩｎＰ単結晶からの切り出し位置と基板の抵抗率との関係を示すグラフである。
【図３】ＩｎＰ単結晶からの切り出し位置と基板のＦｅ濃度との関係を示すグラフである。
【図４】実施の形態における気相成長に係る温度プロファイルである。
【図５】ＩｎＡｌＡｓ層の抵抗率の温度依存性を示すグラフである。
【図６】ＩｎＡｌＡｓ層のＳｉドーピング効率の温度依存性を示すグラフである。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の好適な実施の形態を図面に基づいて説明する。【００１９】
はじめに、液体封止チョクラルスキー（Liquid Encapsulated Czochralski；ＬＥＣ）法により、ＦｅドープＩｎＰ単結晶を（１００）方向に成長させ、このＦｅドープＩｎＰ単結晶を直径２インチの円柱状に加工し、厚さ３５０μｍのＦｅドープＩｎＰウェハを切り出した。【００２０】
そして、これらの基板にＭＢＥ法によりアンドープＩｎＡｌＡｓ層を成長させた。図４は本実施形態に係る成長までの温度プロファイルである。図４に示すように、まず、ＩｎＡｌＡｓ層を成長させる前に５５０℃で基板にサーマルクリーニング処理を施し、その後、設定温度を５００℃として基板上にアンドープＩｎＡｌＡｓ層を１μｍエピタキシャル成長させた。このとき、サーマルクリーニングの処理時間は５分とし、アンドープＩｎＡｌＡｓ層の成長時間は６０分とした。【００２１】
本実施形態では、切り出し位置の異なる各種ＦｅドープＩｎＰ基板に対し、予め室温における基板の抵抗率を測定し、該基板の抵抗率に基づいて実際の基板温度が所望の温度で一定となるように設定温度を調整して、サーマルクリーニング処理及びアンドープＩｎＡｌＡｓ層の成長を行った。具体的には、室温における基板の抵抗率が１×１０8Ω・ｃｍ程度であるＦｅドープＩｎＰ基板を用いる場合には、サーマルクリーニング処理時の基板の設定温度を５３０℃とし、アンドープＩｎＡｌＡｓ層成長時の基板の設定温度を４８０℃とすることで、基板温度を所望の温度に制御した。【００２２】
なお、この温度設定は本実施形態において有効であって、使用するＭＢＥ装置、基板厚み等によっては異なる設定温度となることはいうまでもない。つまり、基板の表面温度は、基板厚み、加熱方法によって変化するので、室温における半導体基板の抵抗率に対する設定温度と実際の基板表面温度との関係を把握しておけば、基板の表面温度を所望の温度とするための温度設定は容易に決定することができる。例えば、本実施形態では、基板温度を所望の温度（５５０℃又は５００℃）とするために設定温度をそれぞれ２０℃低く設定しているが、逆に使用するＭＢＥ装置によっては所望の温度よりも高く設定することもあり得る。【００２３】
一方、比較のため、上記と同様の抵抗率を有する複数のＦｅドープＩｎＰ基板を用いて、基板の設定温度を一定（サーマルクリーニング処理時：５５０℃，アンドープＩｎＡｌＡｓ成長時：５００℃）とした条件で、サーマルクリーニング処理及びアンドープＩｎＡｌＡｓ層の成長を行った。【００２４】
上述した方法により得られた半導体素子について、アンドープＩｎＡｌＡｓ層の表面モホロジーを観察した結果、室温における抵抗率に応じて設定温度を調整し、サーマルクリーニング処理時の実際の基板表面温度を５５０℃に保った場合は、アンドープＩｎＡｌＡｓ層表面に荒れが生じず、良好なエピタキシャル層を成長させることができた。【００２５】
これに対して、設定温度を５５０℃で一定とした場合は、アンドープＩｎＡｌＡｓ層表面に荒れを生じた。これは、サーマルクリーニング処理時に基板の表面温度が設定温度（５５０℃）よりも高くなりすぎたために、基板表面が荒れたことによるものと考えられる。特に、室温における抵抗率が１×１０8Ω・ｃｍ以上である基板を用いた場合には、設定温度と実際の基板の表面温度との差が大きくなるため（図１，２参照）、上述した現象が顕著に現れていた。【００２６】
また、得られた半導体素子についてアンドープＩｎＡｌＡｓ層の抵抗率を測定した結果、室温における抵抗率が１×１０8Ω・ｃｍである基板を用いて、その抵抗率に応じて設定温度を調整し、アンドープＩｎＡｌＡｓ層成長時の実際の基板表面温度を５００℃に保った場合は、アンドープＩｎＡｌＡｓ層の抵抗率はすべて１×１０6Ω・ｃｍ以上となり、高抵抗率を実現できた。【００２７】
これに対して、設定温度を一定とした場合は上記実施形態では１×１０6Ω・ｃｍ以上となったアンドープＩｎＡｌＡｓ層の抵抗率が５×１０4Ω・ｃｍまで低下した。これは、アンドープＩｎＡｌＡｓ層の抵抗率の温度依存性によるものと考えられる。【００２８】
例えば、本発明者等の実験によりＩｎＡｌＡｓ層の抵抗率は図５のような温度依存性を示すことが明らかになっている。図５から、ＩｎＡｌＡｓ層は成長時の基板温度が５２０℃以上になると著しく抵抗率が低下することがわかる。つまり、比較例では、アンドープＩｎＡｌＡｓ層成長時の基板の設定温度を５００℃としたにもかかわらず、実際の基板温度は５２０℃以上に上昇していたと考えられる。なお、図５に示すグラフは本実施形態の成長条件とは異なる成長条件により成長されたＩｎＡｌＡｓ層に関するものであるため、ＩｎＡｌＡｓ層の抵抗率の絶対値については本実施形態と必ずしも一致していない。【００２９】
次に、上述した基板と同様のＦｅドープＩｎＰ基板を用いて、これらの基板にＭＢＥ法によりＳｉドープＩｎＡｌＡｓ層を成長させた。このとき、Ｓｉドープ量はドーピング濃度が２×１０19ｃｍ-3となる量とし、成長条件は上述したアンドープＩｎＡｌＡｓの場合と同様とした。また、比較のため、上記と同様の抵抗率を有する複数のＦｅドープＩｎＰ基板を用いて、基板の設定温度を一定とした条件で、サーマルクリーニング処理及びＳｉドープＩｎＡｌＡｓ層の成長を行った。【００３０】
得られた半導体素子について、ＳｉドープＩｎＡｌＡｓ層のＳｉドーピング濃度（キャリア濃度）を測定した結果、室温における抵抗率が１×１０8Ω・ｃｍ以上である基板を用いて、その抵抗率に応じて設定温度を調整し、ＩｎＡｌＡｓ層成長時の実際の基板表面温度を５００℃に保った場合は、ＳｉドープＩｎＡｌＡｓ層のＳｉドープ濃度はすべて２×１０19ｃｍ-3を達成できた。【００３１】
これに対して、設定温度を一定とした場合はＳｉドーピング濃度が１×１０19ｃｍ-3まで低下した。これは、ＳｉドープＩｎＡｌＡｓ層のＳｉドーピング効率の温度依存性によるものと考えられる。【００３２】
例えば、本発明者等の実験によりＩｎＡｌＡｓ層のＳｉドーピング効率は図６のような温度依存性を示すことが明らかになっている。図６から、ＩｎＡｌＡｓ層のＳｉドーピング濃度は成長時の基板温度が５００℃以上になると低下することがわかる。つまり、比較例では、ＳｉドープＩｎＡｌＡｓ層成長時の基板の設定温度を５００℃としたにもかかわらず、実際の基板温度は５００℃以上に上昇していたと考えられる。【００３３】
このように、ＦｅドープＩｎＰ基板上にアンドープＩｎＡｌＡｓやＳｉドープＩｎＡｌＡｓからなるエピタキシャル層を気相成長させる過程において、予め室温における半導体基板の抵抗率を測定し、該半導体基板の抵抗率に応じて基板の設定温度を制御することで、成長されるエピタキシャル層の表面モホロジー、抵抗率及びドーピング濃度を改善し、品質の安定したエピタキシャル層を再現性良く成長させることができた。【００３４】
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。【００３５】
例えば、本実施形態ではＭＢＥ法によってＦｅドープＩｎＰ基板上にＩｎＡｌＡｓ層を成長させた例に関して説明したが、抵抗率に応じて変化する表面温度を一定になるように成長させる成長方法は、成長させるエピタキシャル層の種類によらず同様の効果が期待できる。また、使用する基板、成長方法によらず適用できることは上述した説明から明らかである。
【図１】
0004838587.tif 000002
【図２】
0004838587.tif 000003
【図３】
0004838587.tif 000004
【図４】
0004838587.tif 000005
【図５】
0004838587.tif 000006
【図６】
0004838587.tif 000007