(57)【特許請求の範囲】
【請求項１】
直列に接続された複数の半導体モジュール（１０１、１０２、１０３）よりなる直列回路により高電圧（１０４）を制御し、必要に応じて高電圧が前記直列回路の端部間で下降する半導体回路構造であって、
各半導体モジュール（１０１、１０２、１０３）は、少なくとも２つの構成素子（１０５、１０６、１０７、１０８）からなる並列回路を有し、通常動作の場合は、前記の構成素子中の少なくとも第１の構成素子（１０８）が、この第１の構成素子に加えられる高電圧の分圧に対して導電状態または遮断状態となることができ、通常動作の場合で、第１の構成素子（１０８）が遮断状態にある際には少なくとも、並列回路の残りの構成素子（１０５、１０６、１０７）は遮断状態にあり、かつ、第１の構成素子（１０８）の機能障害時には、前記残りの構成素子（１０５、１０６、１０７）が継続的に導電状態に移行するように構成されており、
前記直列回路を構成する複数の半導体モジュール（１０１、１０２、１０３）における何れかの半導体モジュールにおいて前記第１の構成素子（１０８）の機能障害が発生した場合には、当該機能障害を発生した第１の構成素子（１０８）を有する半導体モジュールを除く残りの各半導体モジュールにより、前記高電圧（１０４）を制御するものであることを特徴とする半導体回路構造。
【請求項２】
並列に接続された複数の半導体モジュール（２０１、２０２、２０３）よりなる並列回路により高い強度の電流を制御し、それぞれのモジュールに電流の一部分が流れる半導体回路構造であって、
各半導体モジュール（２０１、２０２、２０３）は、少なくとも２つの構成素子（２０４、２０５、２０６）からなる直列回路を有し、通常動作の場合は、前記の構成素子中の少なくとも第１の構成素子（２０５）が、これに加えられる圧力に対して導電状態または遮断状態となることができ、通常動作の場合で、第１の構成素子（２０５）が導電状態にある際には少なくとも、各直列回路の残りの構成素子（２０４、２０６）は導電状態であり、かつ、第１の構成素子の機能障害時には、前記残りの構成素子が継続的に遮断状態に移行するように構成されており、
前記並列回路を構成する複数の半導体モジュール（２０１、２０２、２０３）における何れかの半導体モジュールにおいて前記第１の構成素子の機能障害が発生した場合には、当該機能障害を発生した第１の構成素子を有する半導体モジュールを除く残りの各半導体モジュールにより、前記高い強度の電流を制御するものであることを特徴とする半導体回路構造。
【請求項３】
少なくとも前記第１の構成素子（１０８、２０５）用に、下降する電圧を測定する電圧センサー（１１１、２１１）が設けられていることを特徴とする請求項１または２に記載の半導体回路構造。
【請求項４】
少なくとも前記第１の構成素子（１０８、２０５）用に、流れる電流を測定する電流センサー（１１０、２１０）が設けられていることを特徴とする請求項１、２、または３に記載の半導体回路構造。
【請求項５】
少なくとも前記第１の構成素子用に、制御入力を監視するセンサー（１１２、２１２）が設けられていることを特徴とする請求項１、２、３、または４に記載の半導体回路構造。
【請求項６】
制御入力（１０９、２０９）の導線が、ヒューズおよび／または回路リミッタを有することを特徴とする請求項１ないし５のいずれか１項に記載の半導体回路構造。
【請求項７】
回路リミッタは、制御入力の配線として、過剰負荷の場合に溶けるボンディングワイヤにより形成されることを特徴とする請求項６に記載の半導体回路構造。
【請求項８】
前記構成素子がサイリスタとして形成されていることを特徴とする請求項１ないし７のいずれか１項に記載の半導体回路構造。
【請求項９】
前記構成素子がＩＧＢＴとして形成されていることを特徴とする請求項１ないし５のいずれか１項に記載の半導体回路構造。
【請求項１０】
電圧センサー、電流センサー、および制御入力の監視用センサーのセンサーグループのうちの少なくとも２つが設けられ、制御装置が、そのセンサーからの信号を処理して、障害状態を検出することを特徴とする請求項１ないし９のいずれか１項に記載の半導体回路構造。
【請求項１１】
各半導体モジュール（１０１、１０２、１０３、２０１、２０２、２０３）中に少なくとも１つのセンサー（１１１、２１１、１１０、２１０、１１２、２１２）が設けられ、このセンサーにより前記制御装置が機能障害がないかどうかを調べ、ある構成素子（１０８、２０５）に機能障害がある場合には、前記制御装置が、その同じ半導体モジュールの少なくとも別の１つの構成素子を制御して、その半導体モジュール（１０１、１０２、１０３、２０１、２０２、２０３）が全体として、定められた導電状態または定められた遮断状態に移行するように制御することを特徴とする請求項１ないし１０のいずれか１項に記載の半導体回路構造。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、複数の半導体モジュールの直列回路を使用して、高電圧を制御するための半導体回路構造に関するものである。なお、高電圧は直列回路の端部間で必要に応じて下降する。
【０００２】
さらに、本発明は、電流の一部分がそれぞれに流れる複数の半導体モジュールの並列回路を使用して、高い強度の電流を制御するための半導体回路構造に関する。
【０００３】
本発明は、一般に少なくとも数千ボルト以上の高電圧、または一般に少なくとも数百アンペア以上の高強度の電流を制御する電力半導体（Leistungshalbleiter）の技術分野で応用される。これには、例えばエネルギー供給の分野が該当する。
【０００４】
通常、高電圧用のスイッチは機構スイッチとして構成され、ここでは、閃光またはアークを発生させる少なくとも１つの接点を動かすことで、２つの接点が互いに絶縁されている。この場合、耐アーク性の切換接点を駆動するために、スイッチ駆動部、電力蓄積部（Kraftspeicher）、トリガ（Verklinkung）、および制御部の構造および構成が必要である。
【０００５】
上述のスイッチを構成するための費用は、おおむね、半導体素子を使用することによって、実質的に低減できる。
【０００６】
しかしながら、高電力域における電力半導体（Leistungshalbleiter）の使用は、電力半導体の誘電耐力および電流強度（Spannungs und Stromfestigkeit）が限られているために難しい。
【０００７】
これゆえに、高電圧を切り換えるスイッチを、電気的に直列接続された構成素子より構成する。このようなスイッチは、例えば直流高電圧の伝送用に使用され、数百キロボルト（ｋＶ）の交流電圧が、半導体で整流され、長い伝送路の端部で、再び交流電圧に変換される。これにより、一方では高電圧を使用して、抵抗の電力損失を最小限に抑え、他方では整流によって、容量負荷と誘導負荷とによる誘電損失を小さく抑えることができる。
【０００８】
このような直列回路は、多数の半導体素子を使用するために、動作中に個々の構成素子が故障することが予想される。そのために、このような直列回路では、必要な電圧強度を得るのに必要以上の構成素子を配置することが一般的である。各構成素子の形態は、機能障害時に確実に継続的に導電状態に移行するような形態となり、機能する残りの半導体が、全体として必要な誘電耐力（Spannungsfestigkeit）を有するように、過剰に設けられている。
【０００９】
従来、故障または機能障害時に構成素子を確実に導電状態に移行する機能は、ディスクタイプの形のデザインの圧力接点（Druckkontakt）の設計（圧力パック（Presspack）、ホッケーパック（Hockeypug））を使用して、達成されている。これは、例えばサイリスタやダイオード用のものが知られている。シリコンチップが破損した場合には、これにより、シリコンチップの両側上に押圧された固体の電極板間で短絡が行なわれる。短絡は、各シリコンチップを溶かすことにより行なわれる。
【００１０】
ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）用の圧力パックケース中の設計も公知である。しかし、ＩＧＢＴのチップ上面におけるＭＯＳ（金属酸化物半導体）構造では、技術的な問題が生じる。圧力パックケース中にＩＧＢＴを製造する方法は、非常に複雑で高価となる。
【００１１】
高強度の電流を制御するために、半導体モジュールの並列回路を使用して、各モジュールそれぞれに電流の一部分を流すことも考えられる。この場合、機能障害により半導体モジュールが導電状態になると、並列回路全体、およびこれにより半導体回路構造が、この電流を導電させる。この場合、圧力パック型の構成素子で作動させることはできず、機能障害の場合は、半導体モジュールを回路構造または少なくとも電流路から絶縁させるようにせねばならない。
【００１２】
上述の背景より、本発明の目的は、冒頭で述べた種類の高電圧を制御する半導体回路構造および高強度の電流を制御する半導体回路構造において、個々の半導体モジュールが機能障害に陥ったときまたは故障したときにも、回路構造を確実に機能させることである。
【００１３】
前記の目的は、請求項１または２の半導体回路構造により達成される。発明の思想の構成およびさらなる形態は、従属請求項に記載されている。
【００１４】
請求項１による高電圧を制御する半導体回路構造においては、前記の目的は、以下のように達成される。すなわち、各半導体モジュールが少なくとも２つの構成素子からなる並列回路を有し、通常動作の場合は、前記の構成素子中の少なくとも第１の構成素子が、この第１の構成素子に加えられる高電圧の分圧に対して導電状態または遮断状態となることができ、通常動作の場合で、第１の構成素子が遮断状態にある際には少なくとも、並列回路の残りの構成素子は遮断状態にあり、第１の構成素子の機能障害時には、当該残りの構成素子が、継続的に導電状態に移行するように各半導体モジュールが設置されている。
【００１５】
このような直列または並列回路の必要条件と、これに対応する重複の必要条件とをより深く考慮すると、直列回路中の半導体モジュールの故障時または機能障害時に、半導体モジュールに存在する要求される短絡回路において任意の電流を流すことを上記モジュールに課す必要はない、ということが考えられる。むしろ、同じ直列回路の残りの半導体モジュールが機能する限り、この応用において発生する電流の限界まで通常のオン状態特性を示さねばならない。このオン状態特性は、シリコンチップが溶けることと、それに伴なった圧力パックの一貫した接続によって達成される必要はない。
【００１６】
むしろ本発明によれば、より単純に、半導体モジュールの構成素子が故障したときには、この構成素子が導電状態、部分的な導電状態、または遮断状態のいずれに移行した場合でも、これに対して並行に接続された半導体モジュールの別の構成素子のスイッチが入り、当該並列回路にある電圧が遮断されることなく、導電状態になる。これにより、当該第１の構成素子が定義されていない状態であるかもしれないことは、もはや重要ではない。これにより、並列回路は導電状態に移行され、当該並列回路にはスイッチオン電圧のみが生じる。そして、残りの半導体モジュールだけが、高電圧の制御を引き受ける。本発明の半導体回路構造における重複の程度に応じて、複数の半導体モジュールが故障しても、残りの半導体モジュールによる相殺が可能になる。残りの機能している半導体モジュール全てで、高電圧に相当する全絶縁耐力を有するという条件のみが満たされねばならない。
【００１７】
請求項２による高電流を制御するための半導体回路構造では、本発明の目的は以下のように達成される。各半導体モジュールは少なくとも２つの構成素子からなる直列回路を有し、通常動作の場合は、前記の構成素子中の少なくとも第１の構成素子が、これに加えられる圧力に対して導電状態または遮断状態となることができ、通常動作の場合は、第１の構成素子が導電状態にある際には少なくとも、直列回路の残りの構成素子は導電状態にあり、第１の構成素子の機能障害時には、当該残りの構成素子が、継続的に遮断状態に移行するように各半導体モジュールが設置されている。
【００１８】
従来技術において公知の半導体モジュールの並列回路では、１つの半導体モジュールが、継続的な導電状態に移行することにより故障すれば、当該並列回路全体が導電状態に移り、電流制御の目的で使用できなくなる。
【００１９】
個々の半導体モジュールが構成素子の直列回路を有することにより、当該構成素子のうちの１つが機能障害に陥るまたは故障した場合に、当該直列回路の別の構成素子が遮断状態に移行し、その結果直列回路全体、そしてこれにより対応する半導体モジュールが遮断状態に移行する。この状態においては、高い強度の電流の制御時における回路構造の機能は、残りの並列に接続された半導体モジュールに依存する。この半導体モジュールに相当する重複があれば、残りのモジュールが制御電流を継続して導電状態または遮断状態になることができる。これにより、半導体モジュールの故障の場合にも、故障した半導体モジュールを確実に遮断状態に移行することができるので、当該半導体回路構造をさらに確実に使用することができる。
【００２０】
本発明の好適な形態では、当該第１の構成要素用に、下降する電圧を測定するための少なくとも１つの電圧センサーが設けられている。
【００２１】
高電圧を制御するために、半導体回路構造が、複数の半導体モジュールの直列回路からなり、かつ個々の半導体モジュールが複数の構成素子の並列回路からなる場合、構成素子のうちの１つまたは全ての構成素子における逆電圧が、センサーで測定され、この測定結果が制御装置で処理されることが有用である。電圧測定により、ある半導体モジュールの構成素子の機能障害が判明した場合、制御装置が、同じ半導体モジュールのほかの半導体素子を導電状態に移行させる。これは、部品がサイリスタまたはＩＧＢＴである際に特に容易であり、制御入力のみが制御装置により相当に制御されれば良い。
【００２２】
高電流を制御するために、半導体回路構造が、複数の半導体モジュールの並列回路からなり、かつ個々の半導体モジュールが直列回路を有する場合、例えば、通常動作時には、残りの構成素子がスイッチを入れられた状態にされ、部分電流は、第１の構成素子のオンまたはオフによってのみ制御されることも考えられる。この場合第１の構成素子に機能障害が検出されると、少なくとも残りの構成素子のうちの１つが遮断状態、つまり導電状態ではない状態に移行され、半導体モジュール全体が、遮断状態、つまり導電状態ではない状態に移行される。これについても、構成素子がサイリスタまたはＩＧＢＴで構成される場合には、特に容易に実現することができ、制御装置が、残りの構成素子のうちの少なくとも１つを遮断状態に移行するように制御することにより、これが可能になる。
【００２３】
これにより、機能障害は電圧センサーにより検出され、少なくとも１つの構成素子は、機能障害のある半導体モジュールを、定められた導電状態または定められた遮断状態に移行するように適切に制御される。
【００２４】
本発明のさらなる有用な構成によれば、少なくとも第１の構成素子用に流れる電流を測定する電流センサーが設けられている。
【００２５】
制御装置は、電流測定に基づいて、構成素子が順調に機能しているかどうかを検出し、それに応じて作動することができる。
【００２６】
本発明のさらなる有用な構成によれば、少なくとも当該第１の構成素子用に制御入力を監視するセンサーが設けられている。
【００２７】
当該半導体構成素子の機能障害としては、例えば、制御入力とエミッタ−ターミナル（Emitteranschhluesse）との間に短絡がおき、その結果通常状態とは異なり、高い制御電流（ゲート電流）が流れるということがある。これにより、一方では、制御装置が、通常ではこのように設計されていない高い制御電流を供給しなければならないために好ましくない。他方、各半導体モジュールの機能が妨害されるため好ましくない。いずれにせよ、半導体モジュールを定められた導電状態または定められた遮断状態へ移行させるために、制御入力を監視するセンサーが、制御装置に障害信号を出力しなければならない。
【００２８】
制御入力の導線が、ヒューズおよび／または回路リミッタを有することも有用であると考えられる。本発明での実現形態では、特に単純な方法として、ヒューズを、制御入力の配線として、過剰負荷の場合に溶けるボンディングワイヤにより形成する。
【００２９】
特に有用な発明の実現形態としては、電圧センサー、電流センサー、および制御入力の監視センサーの３つのセンサーのグループのうちの少なくとも２つが設けられ、制御装置は、このセンサーの信号を処理して、障害状態を検出する。特に、異なるセンサーから得られる複数の信号を組み合わせて、制御装置は、より確実に機能障害があることを検出し、半導体回路構造をこれに応じて制御することができる。
【００３０】
さらに、本発明は、各半導体モジュール中に少なくとも１つのセンサーが設けられ、これにより、前記制御装置によって機能障害がないかどうかを調べ、ある構成素子に機能障害がある場合には、同じ半導体モジュールの少なくとも別の１つの構成素子を制御して、半導体モジュールが全体として、定められた導電状態または定められた遮断状態に移行するように制御する。
【００３１】
本発明を、以下に図面中に示された実施形態に基づきより詳細に説明する。
【００３２】
図１ａは、半導体モジュールの直列回路で、高電圧を制御する半導体回路構造の図である。
【００３３】
図１ｂは、図１ａの半導体モジュールのうちの１つの詳細な図である。
【００３４】
図２ａは、半導体モジュールの並列回路で、高強度の電流を制御する半導体回路構造の図である。
【００３５】
図２ｂは、図２ａの半導体モジュールのうちの１つの詳細な図である。
【００３６】
図３は、１つのモジュールケース中で１つの半導体モジュールにまとめられた複数の構成素子の図である。
【００３７】
図１ａにおいて、半導体回路構造１００は、半導体モジュール１０１・１０２・１０３による直列回路として示され、この直列回路には電圧源１０４により表される高電圧がある。電圧１０４の各分圧は、各半導体モジュール１０１・１０２・１０３に加えられる。
【００３８】
各半導体モジュール１０１・１０２・１０３については、例として１０１のみについて、以下で説明する。図１ｂに示すように、半導体モジュール１０１は、特に構成素子１０５・１０６・１０７・１０８による並列回路よりなるが、各々の構成素子が、半導体モジュール１０１に加えられる電圧を遮断または導電することができる。各構成素子は、制御入力を有するが、ここでは例として、構成素子１０５・１０８における導線１０９・１１５として示す。制御入力は制御装置により制御されている。通常動作時には、例えば構成素子１０５・１０６・１０７は、継続的に遮断され、第１の構成素子１０８が、半導体回路構造の必要性に応じて、交互に導電状態または遮断状態になるように制御される。これにより、第１の構成素子１０８の制御により、半導体モジュール１０１が導電状態であるか遮断状態であるかが決まる。残りの半導体モジュールは、これに応じてまた同調するように制御される。
【００３９】
半導体モジュールの機能は、電流センサー１１０、電圧センサー１１１、および第１の構成素子１０８の制御入力の導線１０９中のセンサー１１２により監視される。電流センサー１１０、電圧センサー１１１、または制御入力のセンサー１１２の１つまたは複数の測定値は、図１ａに概念的に矢印１１３で示されるように、制御装置１１４に送られる。
【００４０】
制御装置１１４は、監視された３つの各検出値が、対応する半導体モジュール１０１、または変動的に駆動される第１の構成素子１０８が、障害なく機能している場合の値に相当するかどうかを調べる。
【００４１】
これに相当する場合、制御装置１１４は、制御入力(例として１１５だけを示す)を通じて、残りの構成素子１０５・１０６・１０７の制御を行い、残りの構成素子が継続的に導電状態に移行し、その結果半導体モジュール１０１全体が、導電状態に移行するようにする。この時点から、残りの半導体モジュール１０２・１０３およびこのほかの図１ａに図示されていない半導体モジュールのみで、高電圧１０４の制御を引き受ける。
【００４２】
図２ａにおいて、半導体モジュール２０１・２０２・２０３による並列回路２００として示された半導体回路構造により、電流源２０４で象徴される高強度の電流が制御されている。
【００４３】
並列回路であるゆえに、各半導体モジュール２０１・２０２・２０３は、電流の一部分を引き受けている。
【００４４】
図２ｂに詳しく示すように、各半導体モジュール２０１・２０２・２０３については、その内部で、複数の構成素子２０４・２０５・２０６からなる直列回路を有する。
【００４５】
通常は、構成素子２０４・２０６は、制御入力２０７・２０８により継続的に導電状態にされる。構成素子２０５は、一時的に半導体回路構造の必要性に応じて、制御入力２０９により制御される。半導体モジュール２０３が、全体として導電状態または遮断状態になるかは、構成素子２０５の各状態に依存する。
【００４６】
電流センサー２１０、電圧センサー２１１、および制御入力２０９用のセンサー２１２を使って、またはこれらのセンサーのうちの１つのみを使って、半導体モジュール２０５の機能は、制御装置２１４により継続的に監視される。
【００４７】
検出された電圧、検出された電流、または制御入力２０９で検出された電流が所望の値と一致しない場合、構成素子２０５の機能に障害があると検出される。そして、構成素子２０４・２０６の制御入力２０７および／または２０８の制御によって、制御装置２１４が、対応する構成素子を非導電状態に移行させ、これにより、半導体モジュール２０３は全体として非導電状態に移行する。
【００４８】
この状態で、残りの半導体モジュール２０１・２０２および図２ａに図示していないこれ以外の半導体モジュールだけで、電流の制御を引き受ける。以上の方法で、この半導体回路構造は、１つの半導体モジュールが故障した場合でも、機能し続けることができる。
【００４９】
制御装置１１４と同様に、制御装置２１４にも、判定論理回路（Auswertelogik）が設けられる。これは、例えば異なるセンサーから検出した値を互いに組み合わせ、または参照値と比較し、これにより監視される構成素子の機能について信頼性のある結果を出す。
【００５０】
通常、各個々の半導体モジュールで発生する熱の半分は、導電損失（Durchlassverlust）で、残り半分は切換損失で発生する。そのため、半導体モジュールのスイッチを切った場合、切換損失がそれ以上生じなくなるので、それにより全体の熱量は下がる。これに応じて、残りの半導体モジュールではより高い損失が生じるが、これは、重複設計により埋め合わせることができる。
【００５１】
これにより、制御装置１１４・２１４が、必要に応じて機能障害のある複数の半導体モジュールを停止でき、これらを停止しても半導体回路構造全体は機能し続ける。
【００５２】
最も単純にすると、制御装置１１４・２１４は、極端に簡単に形成される。機能に欠陥がある場合でも、障害のある半導体モジュールの様々な構成素子の制御入力における単純なフリップフロップのみを、半導体モジュールが定められた導電状態または非導電状態になるような状態にする。より安定して機能させるために、制御装置自体も重複して設け、例えば、２つの制御装置を互いに並列に設置して動作させることが好ましい。
【００５３】
図３には、集積した設計での半導体モジュール１０１を示す。半導体モジュール１０１は、別体のケースを持たないシリコンチップとして実現される３つの半導体構成素子１０６・１０７・１０８を有する。例えば、ＩＧＢＴなどの３つの半導体構成素子が電気的に並列接続されている。３つのゲート線３０６・３０７・３０８は、モジュールケース３０９を通って外側へ別々に出ており、それにより、各構成素子を個々に制御できる。構成素子をグループにまとめて、グループ毎に共通に制御することも考えられる。例えば、４つの構成素子のグループを６つ作り、共通のゲート線を外側に導く。これによりグループ毎に個々に制御可能となる。
【００５４】
チップは個々に、キャリアにはんだ付けされるが、このキャリアは冷却用の熱連結を形成すると同時に、共通のコレクタ３１０として使用される。エミッタターミナル（Emitteranschhluesse）３１１・３１２・３１３は、都合よく、共通のターミナル（Anschhlusse）３１８に共に導かれる。各構成素子を電気的に絶縁するために、モジュールケース３０９の内部に可能な限り、気泡をいれず、シリコンゲルで密閉する。
【００５５】
モジュールにおけるゲートおよびエミッタ線は、導電層化されたセラミック基板または導電板３１４・３１５・３１６・３１７上に集められ、基部／キャリア３１０から絶縁される。このセラミック基板または導電板３１４・３１５・３１６・３１７は、さらにエミッタおよびゲート接続用の対応する配線およびグループでの接続のためにキャリアを形成し、必要であれば、チップ／半導体構成素子を接続するためのボンディングワイヤを支持する。外側に出された接続も、ここに接続される。
【００５６】
キャリア３１０は、シリコンチップ１０６・１０７・１０８に類似した熱伸張係数を有さなければならないので、例えば、はんだ付け可能な層を有するＭｏ、ＡｌＳｉｃ、またはＣｕＳｉＣから製造される。
【図面の簡単な説明】
【００５７】
【図１ａ】半導体モジュールの直列回路で、高電圧を制御する半導体回路構造の図である。
【図１ｂ】図１ａの半導体モジュールのうちの１つの詳細な図である。
【図２ａ】半導体モジュールの並列回路で、高電流を制御する半導体回路構造の図である。
【図２ｂ】図２ａの半導体モジュールのうちの１つの詳細な図である。
【図３】１つのモジュールケース中で１つの半導体モジュールにまとめられた複数の構成素子の図である。
【図１ａ】
0004729663.tif 000002
【図１ｂ】
0004729663.tif 000003
【図２ａ】
0004729663.tif 000004
【図２ｂ】
0004729663.tif 000005
【図３】
0004729663.tif 000006