(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面に形成された素子分離溝内に埋め込まれた素子分離絶縁膜と、
前記半導体基板上に設けられた複数の不揮発性メモリセルと
を具備してなる半導体装置であって、
前記不揮発性メモリセルは、
前記半導体基板上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられた電荷蓄積層と、
前記電荷蓄積層の上方に設けられた制御ゲート電極と、
前記制御ゲート電極と前記電荷蓄積層との間に設けられた第２の絶縁膜とを備え、
前記不揮発性メモリセルのチャネル幅方向の断面において、
前記素子分離絶縁膜の上面は、前記半導体基板の表面よりも高く、かつ、前記電荷蓄積層の上面よりも低く、
前記第２の絶縁膜は、前記素子分離絶縁膜の上面、前記電荷蓄積層の上面、および、前記電荷蓄積層の側面上に設けられており、
前記素子分離絶縁膜の上面上の前記第２の絶縁膜は、前記電荷蓄積層の上面上の前記第２の絶縁膜よりも誘電率が低く、かつ、前記電荷蓄積層の上面上の前記第２の絶縁膜とは組成が異なる第１の領域を含み、および
前記電荷蓄積層の側面上の前記第２の絶縁膜は、前記電荷蓄積層の上面上の前記第２の絶縁膜よりも誘電率が低く、かつ、前記第１の領域よりも誘電率が大きい第２の領域を含むことを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板の表面に形成された素子分離溝内に埋め込まれた素子分離絶縁膜と、
前記半導体基板上に設けられた複数の不揮発性メモリセルと
を具備してなる半導体装置であって、
前記不揮発性メモリセルは、
前記半導体基板上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられた電荷蓄積層と、
前記電荷蓄積層の上方に設けられた制御ゲート電極と、
前記制御ゲート電極と前記電荷蓄積層との間に設けられ、金属酸化物を有する第２の絶縁膜とを備え、
前記不揮発性メモリセルのチャネル幅方向の断面において、
前記素子分離絶縁膜の上面は、前記半導体基板の表面よりも高く、かつ、前記電荷蓄積層の上面よりも低く、
前記第２の絶縁膜は、前記素子分離絶縁膜の上面、前記電荷蓄積層の上面、および、前記電荷蓄積層の側面上に設けられており、
前記素子分離絶縁膜の上面上の前記第２の絶縁膜は、前記電荷蓄積層の上面上の前記第２の絶縁膜よりも酸素組成が大きい金属酸化物からなる第１の領域を含み、および
前記電荷蓄積層の側面上の前記第２の絶縁膜は、前記電荷蓄積層の上面上の前記第２の絶縁膜よりも酸素組成が大きく、かつ、前記第１の領域よりも酸素組成が小さい第２の領域を含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的に書き換え可能な不揮発性メモリセルを備えた半導体装置に関する。
【背景技術】
【０００２】
半導体記憶装置の一つとして、不揮発性半導体メモリがある。近年、不揮発性半導体メモリは、データ格納用のデバイスとしての需要が高くなってきている。浮遊ゲート電極を用いた代表的な電気的に書き換え可能な不揮発性メモリとして、ＮＡＮＤ型フラッシュメモリが知られている。
【０００３】
ＮＡＮＤ型フラッシュメモリは微細化に有利であるため、その大容量化が進んでいる（特許文献１）。メモリセルのカップリング比を所望の値に維持しながら、大容量化を進めると、メモリセルの横方向の寸法が縮小する。現在、メモリセル寸法および隣接メモリセル間隔が１００ｎｍ以下に達している。
【０００４】
このような横方向の寸法の縮小によって、浮遊ゲート電極の形がだんだんと縦長になってくる。そのため、メモリセル形状の加工形成が難しくなって動作特性のばらつきが生じやすくなる。さらに、隣接メモリセル間の寄生電気容量が増大する。以上述べた動作特性ばらつきや、寄生電気容量の増大は、メモリ誤動作の原因となる。
【特許文献１】特開２００５−２６５９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、記憶容量の大容量化に伴うメモリ誤動作の発生を抑制できる不揮発性メモリを含む半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、半導体基板と、前記半導体基板の表面に形成された素子分離溝内に埋め込まれた素子分離絶縁膜と、前記半導体基板上に設けられた複数の不揮発性メモリセルとを具備してなる半導体装置であって、前記不揮発性メモリセルは、前記半導体基板上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられた電荷蓄積層と、前記電荷蓄積層の上方に設けられた制御ゲート電極と、前記制御ゲート電極と前記電荷蓄積層との間に設けられた第２の絶縁膜とを備え、前記不揮発性メモリセルのチャネル幅方向の断面において、前記素子分離絶縁膜の上面は、前記半導体基板の表面よりも高く、かつ、前記電荷蓄積層の上面よりも低く、前記第２の絶縁膜は、前記素子分離絶縁膜の上面、前記電荷蓄積層の上面、および、前記電荷蓄積層の側面上に設けられており、前記素子分離絶縁膜の上面上の前記第２の絶縁膜は、前記電荷蓄積層の上面上の前記第２の絶縁膜よりも誘電率が低く、かつ、前記電荷蓄積層の上面上の前記第２の絶縁膜とは組成が異なる第１の領域を含み、および前記電荷蓄積層の側面上の前記第２の絶縁膜は、前記電荷蓄積層の上面上の前記第２の絶縁膜よりも誘電率が低く、かつ、前記第１の領域よりも誘電率が大きい第２の領域を含むことを特徴とする。
【０００７】
本発明に係る他の半導体装置は、半導体基板と、前記半導体基板の表面に形成された素子分離溝内に埋め込まれた素子分離絶縁膜と、前記半導体基板上に設けられた複数の不揮発性メモリセルとを具備してなる半導体装置であって、前記不揮発性メモリセルは、前記半導体基板上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられた電荷蓄積層と、前記電荷蓄積層の上方に設けられた制御ゲート電極と、前記制御ゲート電極と前記電荷蓄積層との間に設けられ、金属酸化物を有する第２の絶縁膜とを備え、前記不揮発性メモリセルのチャネル幅方向の断面において、前記素子分離絶縁膜の上面は、前記半導体基板の表面よりも高く、かつ、前記電荷蓄積層の上面よりも低く、前記第２の絶縁膜は、前記素子分離絶縁膜の上面、前記電荷蓄積層の上面、および、前記電荷蓄積層上の側面に設けられており、前記素子分離絶縁膜の上面上の前記第２の絶縁膜は、前記電荷蓄積層の上面上の前記第２の絶縁膜よりも酸素組成が大きい金属酸化物からなる第１の領域を含み、および前記電荷蓄積層の側面上の前記第２の絶縁膜は、前記電荷蓄積層の上面上の前記第２の絶縁膜よりも酸素組成が大きく、かつ、前記第１の領域よりも酸素組成が小さい第２の領域を含むことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、記憶容量の大容量化に伴うメモリ誤動作の発生を抑制できる不揮発性メモリを含む半導体装置を実現できるようになる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら本発明の実施形態を説明する。
【００１１】
（第１の実施形態）
図１および図２は、それぞれ、本実施形態の第１および第２の不揮発性メモリセルのワード線方向（チャネル幅方向）の断面図である。図中、１００は半導体基板、１０１はトンネル絶縁膜、１０２は浮遊ゲート電極、１０３はＳＴＩ（Shallow Trench Isolation）のための素子分離絶縁膜、１０４（１０４1 ，１０４2 ，１０４3 ）はゲート電極間絶縁膜（以下、単に電極間絶縁膜という。）、１０５は制御ゲート電極を示している。
【００１２】
図１の電極間絶縁膜１０４は、第１の電極間絶縁膜１０４1 と第２の電極間絶縁膜１０４2 とを備えている。第１の電極間絶縁膜１０４1 は、隣接する浮遊ゲート電極１０２間の領域に設けられている。第２の電極間絶縁膜１０４2 は、他の領域（ここでは、浮遊ゲート電極１０２の上面および上部側面）上に設けられている。
【００１３】
第１の電極間絶縁膜１０４1 の誘電率ε1は、第２の電極間絶縁膜１０４2 の誘電率ε2よりも小さい。上記誘電率の大小関係（ε1＜ε2）は、例えば、第１および第２の電極間絶縁膜１０４1 ，１０４2 の組成または相を変えることにより、実現される。ここで、組成とは、対象としている物質を構成している一群の成分（元素，化合物など）、およびそれらの量的関係をいう。具体的には、第１および第２の電極間絶縁膜１０４1 ，１０４2 の添加元素や主成分の元素（組成元素）を変える。また、相とは、物質を構成する成分同士の化学的な結合力、結合距離、結合角度などで規定される物質の状態をいう。
【００１４】
添加元素を変える例としては、第１の電極間絶縁膜１０４1 中には低誘電率となる元素を添加したり（例えば、アルミナを有する電極間絶縁膜中へのシリコン元素の添加）、または、第２の電極間絶縁膜１０４2 中には高誘電率となる元素を添加すること（例えば、アルミナを有する電極間絶縁膜中へのハフニウム元素の添加）があげられる。
【００１５】
また、組成元素を変える例として、電極間絶縁膜１０４として複数の金属元素を含む多元系金属酸化物を用い、第１の電極間絶縁膜１０４1 が第２の電極間絶縁膜１０４2 よりも低誘電率になるようにすること（例えば、ハフニウムアルミネートを有する電極間絶縁膜の場合には、第１の電極間絶縁膜１０４1 のアルミニウム含有率を増やしてハフニウム含有率を減らすこと）があげられる。
【００１６】
ところで、背景技術の項で述べたように、カップリング比を所望の値に維持しながら、横方向の寸法を縮小していくと、浮遊ゲート電極の形がだんだんと縦長になり、メモリセル形状の加工形成が難しくなって動作特性のばらつきや、隣接メモリセル間の寄生電気容量が増大する。
【００１７】
本願発明者らは、上記問題を解決する手段として、電極間絶縁膜として高誘電率絶縁物を用いることを考えた。しかし、電極間絶縁膜の誘電率を上げると、所望の電気容量を得るためには物理膜厚が厚くなるため、図２７に示すように、所望の浮遊ゲート電極ＦＧと制御ゲート電極ＣＧとの間の電気容量（電極間絶縁膜容量）Ｃ１を確保すると、隣接する浮遊ゲート電極ＦＧ間の寄生容量Ｃ２が増大してしまい、隣接セル間干渉によるメモリ誤動作を回避することができないことが、本願発明者らの検討により判明した。なお、図２７において、ＡＡは活性領域（半導体基板）、ＳＴＩはシャロウ・トレンチによる素子分離のための素子分離絶縁膜、ＩＰＤは電極間絶縁膜を示している。
【００１８】
これに対して、隣接する浮遊ゲート電極１０２間の誘電率が相対的に小さい、実施形態の電極間絶縁膜１０４(１０４1 ，１０４2 )を用いれば、電極間絶縁膜容量Ｃ１を確保しつつ、隣接する浮遊ゲート電極１０２間の寄生容量を低減できる。これにより、カップリング比を所望の値に維持しながら、横方向の寸法を縮小しても、隣接セル間干渉によるメモリ誤動作を回避できるようになる。なお、上記カップリング比は、図２７に示された容量Ｃipd，Ｃtnlを用いて、Ｃipd／（Ｃtnl＋Ｃipd）で与えられる。
【００１９】
また、浮遊ゲート電極１０２の側面の電極間絶縁膜１０４1を低誘電率化することで、浮遊ゲート電極１０２の側面における電極間絶縁膜１０４1の物理膜厚を薄くすることができる。これにより、隣接メモリセルの電極間絶縁膜１０４で形成される溝の深さを下げて、十分な長さの制御ゲート電極１０５を溝内に埋め込むことができ、電気力線のシールド効果による寄生容量の低下も可能となる。
【００２０】
図２の電極間絶縁膜１０４は、第１の電極間絶縁膜１０４1 と第２の電極間絶縁膜１０４2 と第３の電極間絶縁膜１０４3 とを備えている。第１の電極間絶縁膜１０４1 は、隣接する浮遊ゲート電極１０２間の領域に設けられている。第２の電極間絶縁膜１０４2 は浮遊ゲート電極１０２の上面およびその周囲に設けられている。第３の電極間絶縁膜１０４3は、他の領域（ここでは、浮遊ゲート電極１０２の上部側面）上に設けられている。言い換えれば、第３の電極間絶縁膜１０４3 は、第１の電極間絶縁膜１０４1 と第２の電極間絶縁膜１０４2 との間の、浮遊ゲート電極１０２の側面に設けられている。
【００２１】
第１の電極間絶縁膜１０４1 の誘電率ε1は、第２の電極間絶縁膜１０４2 の誘電率ε2よりも小さく、第３の電極間絶縁膜１０４3 の誘電率ε3は、誘電率ε1よりも大きくかつ誘電率ε2よりも小さい（ε1＜ε3＜ε2）。これにより、電気力線の回り込みによる隣接する浮遊ゲート電極１０２間の寄生容量がより低減して、上記効果はいっそう顕著となる。
【００２２】
また、浮遊ゲート電極１０２の側面の電極間絶縁膜１０４1 ，１０４3 を低誘電率化することで、浮遊ゲート電極１０２の側面における電極間絶縁膜１０４1 ，１０４3 の物理膜厚を薄くすることができる。これにより、隣接メモリセルの電極間絶縁膜１０４で形成される溝の間隔を広げて、十分な長さの制御ゲート電極１０５を溝内に埋め込むことができ、電気力線のシールド効果による寄生容量の低下も可能となる。
【００２３】
なお、図１および図２では、単層の電極間絶縁膜の場合を示したが、材料が異なる複数の絶縁膜が積層されてなる多層の電極間絶縁膜の場合でも、実施形態の効果を得ることはできる。特に、下層側が高誘電率の絶縁膜である場合に、下層側に本実施形態を適用することは有効である。
【００２４】
また、図１および図２では、隣接する浮遊ゲート電極間の電極間絶縁膜の全体が、浮遊ゲート電極の上面上の電極間絶縁膜よりも低誘電率になっている場合を示したが、隣接する浮遊ゲート電極間の電極間絶縁膜の一部が、浮遊ゲート電極の上面上の電極間絶縁膜よりも低誘電率になっている場合でも、上述した実施形態の効果は得ることはできる。さらに、隣接する浮遊ゲート電極間以外の一部の電極間絶縁膜が低誘電率になっていても、上述した実施形態の効果は得ることはできる。
【００２５】
次に、図３−図９を用いて、実施形態の不揮発性メモリセル（図１）の第１の製造方法を説明する。図３−図９において、左側はビット線方向（チャネル長方向）の断面図、右側はワード線方向（チャネル幅方向）の断面図を示している。
【００２６】
まず、図３に示すように、所望の不純物をドーピングした半導体基板（ここではシリコン基板）１００の表面に、厚さ６ｎｍのトンネル絶縁膜（ここではトンネル酸化膜）１０１を熱酸化法で形成し、その後、浮遊ゲート電極となる厚さ１００ｎｍのリンドープの多結晶シリコン層１０２、素子分離加工のためのマスク材２００を順次ＣＶＤ（Chemical Vapor Deposition）法で堆積した。次に、第１のレジストマスク（図示せず）を用いたＲＩＥ（Reactive Ion Etching）法により、マスク材２００、多結晶シリコン層１０２、トンネル絶縁膜１０１を順次エッチング加工し、さらに半導体基板１００の露出領域をエッチングして、深さ１００ｎｍの素子分離溝２０１を形成した。このとき、素子分離溝２０１の幅および多結晶シリコン層１０２の幅は、ともに約５０ｎｍとした。
【００２７】
次に、図４に示すように、全面に素子分離絶縁膜（ここではシリコン酸化膜）１０３を堆積して、素子分離溝２０１を完全に埋め込み、その後、表面部分の素子分離絶縁膜１０３をＣＭＰ（Chemical Mechanical Polish）法で除去して、表面を平坦化した。このとき、マスク材２００を露出させた。
【００２８】
次に、図５に示すように、露出したマスク材２００を化学薬液等で選択的にエッチング除去し、さらに、素子分離絶縁膜１０３の露出表面を希フッ酸溶液を用いてエッチング除去することにより、多結晶シリコン層１０２の側壁面２０２を露出させた。側壁面２０２の高さは５０ｎｍとした。
【００２９】
次に、図６に示すように、基板全体をアルミニウムの硝酸溶液に浸して、素子分離絶縁膜１０３の表層１０ｎｍ程度の領域２０３に、アルミニウム元素を１×１０15ａｔｏｍｓ／ｃｍ-2程度の濃度で染み込ませた。次に、加熱処理により素子分離絶縁膜１０３中の水分を蒸発させ、その後、全面に電極間絶縁膜となる厚さ２０ｎｍのハフニア膜１０４ａをＣＶＤ法で堆積した。
【００３０】
次に、図７に示すように、９００℃程度の酸化雰囲気アニールを行い、隣接する浮遊ゲート電極１０２間のハフニア膜１０４ａ中にアルミニウム元素を熱拡散させて、隣接する浮遊ゲート電極１０２間のハフニア膜１０４ａをハフニウムアルミネート膜１０４ａ’に変換した。ハフニウムアルミネート膜１０４ａ’は図１の第１の電極間絶縁膜１０４1 に相当し、ハフニア膜１０４ａは図１の第２の電極間絶縁膜１０４2 に相当する。
【００３１】
次に、図８に示すように、制御ゲート電極となる導電層１０５を形成する。ここでは、導電層１０５として、多結晶シリコン層とタングステンシリサイド層とからなる厚さ１００ｎｍの２層構造の導電層を用いた。上記多結晶シリコン層、上記タングステンシリサイド層は、例えば、順次ＣＶＤ法で形成する。次に、導電層１０５上に、ＲＩＥのマスク材となるシリコン窒化膜１０６をＣＶＤ法で堆積し、その後、上記第１のレジストマスクと直交するパターンを有する第２のレジストマスク（図示せず）を用いたＲＩＥ法により、シリコン窒化膜（マスク材）１０６、導電層１０５、電極間絶縁膜１０４（１０４ａ，１０４ａ’)、多結晶シリコン層１０２を順次エッチング加工して、浮遊ゲート電極１０２、制御ゲート電極１０５を形成した。このとき、浮遊ゲート電極１０２の幅および間隔は、ともに約５０ｎｍとした。
【００３２】
次に、図９に示すように、浮遊ゲート電極１０２および制御ゲート電極１０５の側壁に、熱酸化法とＣＶＤ法を組み合わせて厚さ１０ｎｍ程度のゲート側壁酸化膜１０７を形成し、その後、イオン注入法を行い、さらに、熱アニールを行うことにより、不純物拡散層（ソース／ドレイン領域）１０８を形成した。次に、ＣＶＤ法等を用いて層間絶縁膜１０９を形成し、さらに、公知の技術を用いて配線層等（図示せず）を形成して、不揮発性メモリセルを完成させた。
【００３３】
第１の製造方法により、隣接する浮遊ゲート電極１０２間の電極間絶縁膜１０４ａ’が他の部分の電極間絶縁膜１０４ａよりも誘電率が低い、電極間絶縁膜１０４が実現できた。
【００３４】
なお、本製造方法では、溶液に浸して低誘電率となる元素の供給源を形成したが、もちろん他の方法でも良い。また、電極間絶縁膜への低誘電率となる元素の導入は、熱拡散に限らない。さらに、本製造方法では、ハフニア膜にアルミニウム元素を導入する例を示したが、ε1＜ε2が実現されるなら、他の元素を導入したり、あるいは、他の膜と他の元素との組合せでも、同様の効果が得られる。
【００３５】
図１０および図１１は、第２の製造方法を示す断面図である。図１０および図１１は、それぞれ、第１の製造方法の図６および図７の右側に示された断面図に相当する。
【００３６】
まず、第１の製造方法と同様に、図３−図５までの工程を行う。
【００３７】
次に、図１０に示すように、全面に電極間絶縁膜となる厚さ１０ｎｍのシリコン酸窒化膜１０４ｂをＣＶＤ法で堆積した。次に、全面に入射角度３０°程度、ドーズ量１×１０15atoms／cm2 程度の条件で、アルミニウム元素２１０のイオン注入を行うことで、浮遊ゲート電極１０２の上面上のシリコン酸窒化膜１０４ｂ、浮遊ゲート電極１０２の側面上のシリコン酸窒化膜１０４ｂ、および、隣接する浮遊ゲート電極１０２間のシリコン酸窒化膜１０４ｂ中に、アルミニウム元素を導入した。
【００３８】
次に、図１１に示すように、９００℃程度の酸化雰囲気アニールを行うことにより、シリコン酸窒化膜１０４ｂを窒素含有アルミニウムシリケート膜１０４ｂ’，１０４ｂ’’，１０４ｂ’’’に変換した。窒素含有アルミニウムシリケート膜１０４ｂ’，１０４ｂ’’，１０４ｂ’’’は、それぞれ、図２の電極間絶縁膜１０４1 ，１０４2 ，１０４3 に相当する。その後は、第１の製造方法と同様に公知の技術を用いて、不揮発性メモリセルを完成させた。
【００３９】
第２の製造方法により、電極間絶縁膜の誘電率は、シリコン酸窒化膜１０４ｂのアルミニウム含有率に応じて、浮遊ゲート電極１０２の上面上の窒素含有アルミニウムシリケート膜１０４’’が最も高く、次が浮遊ゲート電極１０２の上部側面の窒素含有アルミニウムシリケート膜１０４’’’、そして、隣接浮遊ゲート電極間の窒素含有アルミニウムシリケート膜１０４’’が最も低くなった。
【００４０】
なお、本方法では、斜めイオン注入法で高誘電率となる元素を導入したが、もちろん他の方法でも良い。また、電極間絶縁膜の形成後に高誘電率となる元素を導入したが、電極間絶縁膜の成膜中に元素導入することも可能である。さらに、本方法では、シリコン酸窒化膜にアルミニウム元素を導入する例を示したが、ε1＜ε3＜ε2が実現されるなら、他の元素を導入したり、あるいは、他の膜と他の元素との組合せでも、同様の効果が得られる。
【００４１】
図１２および図１３は、第３の製造方法を示す断面図である。図１２および図１３は、それぞれ、第１の製造方法の図６および図７の右側に示された断面図に相当する。
【００４２】
まず、第１の製造方法と同様に、図３−図５までの工程を行う。
【００４３】
次に、図１２に示すように、全面に電極間絶縁膜となる厚さ２０ｎｍのハフニウムアルミネート膜１０４ｃをＡＬＤ（Atomic Layer Deposition）法で堆積した。金属ソースガスには、高分子のテトラキスエチルメチルアミノハフニウム（高分子ソースガス）２２１と低分子のトリメチルアルミニウム（低分子ソースガス）２２２を用い、酸素ソースガスには水蒸気を用いた。このとき、高分子ソースガス２２１は隣接する浮遊ゲート電極１０２間の領域に入り込みにくいため、この領域への高分子ソースガス２２１供給は抑制される。
【００４４】
次に、図１３に示すように、９００℃程度の加熱処理により、ハフニウムアルミネート膜１０４ｃを緻密化して、高品質のハフニウムアルミネート膜１０４ｃ’，１０４ｃ’’，１０４ｃ’’’に変換した。ハフニウムアルミネート膜１０４ｃ’，１０４ｃ’’，１０４ｃ’’’は、それぞれ、図２の電極間絶縁膜１０４1 ，１０４2 ，１０４3 に相当する。その後は、第１の製造方法と同様に公知の技術を用いて、不揮発性メモリセルを完成させた。
【００４５】
第３の製造方法により、電極間絶縁膜の誘電率は、ハフニウムアルミネート膜１０４ｃのハフニウム含有率に応じて、浮遊ゲート電極上面のハフニウムアルミネート膜１０４ｃ’’が最も高く、次が浮遊ゲート電極側面のハフニウムアルミネート膜１０４ｃ’’’、そして隣接浮遊ゲート電極間のハフニウムアルミネート膜１０４ｃ’が最も低くなった。
【００４６】
なお、本方法では、ＡＬＤ法で電極間絶縁膜を堆積したが、もちろん他の方法でも良い。また、本方法では、ハフニウムアルミネート膜の例を示したが、他のソースガス（金属）の組合せでも良く、低誘電率となる金属のソースガスとして低分子のものを選び、高誘電率となる金属のソースガスとして高分子のものを選べば、同様の効果が得られる。さらに、金属元素は３種類以上の場合でも適用できる。また、分子量に係わらず、気相中の移送効率が異なるソースガスを用いても、同様の効果が得られる。
【００４７】
（第２の実施形態）
図１４および図１５は、それぞれ、本実施形態の第１および第２の不揮発性メモリセルのワード線方向（チャネル幅方向）の断面図である。なお、前出した図と同一符号は同一部分を示し、詳細な説明は省略する。
【００４８】
図１４の電極間絶縁膜２０４は、金属酸化物を有する第１および第２の電極間絶縁膜２０４1 ，２０４2 を備えている。第１の電極間絶縁膜２０４1 は、隣接する浮遊ゲート電極１０２間の領域に設けられている。第２の電極間絶縁膜２０４2 は、他の領域（ここでは、浮遊ゲート電極１０２の上面および上部側面）上に設けられている。
【００４９】
第１の電極間絶縁膜２０４1 の酸素組成比ｒ１は、第２の電極間絶縁膜２０４2 の酸素組成比ｒ２よりも大きい。上記酸素組成比の大小関係（ｒ１＞ｒ２）は、例えば、電極間絶縁膜となる金属酸化物膜を成膜後に、隣接する浮遊ゲート電極１０２間の金属酸化物膜中に酸素を供給したり、または、浮遊ゲート電極１０２の上面および浮遊ゲート電極の上部側面の上の金属酸化物膜中に金属を供給することにより、実現される。あるいは、隣接する浮遊ゲート電極１０２間の金属酸化物膜中の金属濃度を下げたり、または、浮遊ゲート電極１０２の上面および浮遊ゲート電極１０２の上部側面の上の金属酸化物膜の酸素濃度を下げることにより、実現される。
【００５０】
ところで、高誘電率絶縁物は、印加電界が弱い場合でもホッピング伝導と思われる絶縁物中の電荷移動が起こりやすい。このため、図２８に示すように、電極間絶縁膜として高誘電率絶縁物を用いた場合、隣接する浮遊ゲート電極間で電荷（図２８では電子）の移動が起こってしまい、メモリセルの電荷保持特性が低下し、その結果として、メモリ誤動作の発生することが、本願発明者らの検討により判明した。
【００５１】
また、高誘電率絶縁物は、電荷の捕獲／放出（いわゆるトラップ／デトラップ）が起こりやすい。このため、図２９に示すように、高電界が印加される浮遊ゲート電極と制御ゲート電極の端部が対向する領域で、電荷（図２９では電子）のトラップ／デトラップが顕著に起こってしまい、メモリセルのしきい値変動によるメモリ誤動作が起こることが、本願発明者らの検討により判明した。
【００５２】
しかしながら、本実施形態の場合、ｒ１＞ｒ２を満たす電極間絶縁膜２０４（２０４1 ，２０４2 ）を設けることにより、浮遊ゲート電極１０２と制御ゲート電極１０５との間に高電界が印加されたときの、リーク電流抑制および絶縁破壊耐圧向上を実現しつつ、隣接する浮遊ゲート電極１０２間の電荷移動を低減して、セルの電荷保持特性を確保できる。
【００５３】
すなわち、酸素組成比の高い金属酸化物膜を有する第１の電極間絶縁膜２０４１ のトラップ準位起因の低電界リーク電流が抑制されるため、隣接する浮遊ゲート電極１０２間の第１の電極間絶縁膜２０４１ 中での電荷移動は起こらなくなる。
【００５４】
一方、酸素組成比の低い金属酸化物膜を有する第２の電極間絶縁膜２０４２ に高電界が印加されると、注入電荷は金属酸化物膜中に捕獲されるため、リーク電流は抑制され、絶縁破壊耐圧は向上する。
【００５５】
なお、隣接する浮遊ゲート電極間の電極間絶縁膜中での電荷移動を抑制するには、隣接する浮遊ゲート電極間の領域の一部分を低トラップ準位密度にすればよいので、例えば、図１５に示すように、隣接する浮遊ゲート電極１０２間の電極間絶縁膜２０４のうち、浮遊ゲート電極１０２の側面の部分２０４3 の酸素組成比を少し低くしておけば、電極間絶縁膜２０４の高電界耐性確保と隣接浮遊ゲート電極間の電荷移動低減の両立を、容易に実現できるようになる。
【００５６】
なお、図１４および図１５では、単層の電極間絶縁膜の場合を示したが、材料が異なる複数の絶縁膜が積層されてなる多層の電極間絶縁膜の場合でも、実施形態の効果を得ることはできる。積層の電極間絶縁膜の場合、膜中トラップ準位起因の低電界リーク電流が流れにくいシリコン酸化膜などの高品質な絶縁膜は下側にあると良い。
【００５７】
また、図１４および図１５では、隣接する浮遊ゲート電極間の電極間絶縁膜の全体が、浮遊ゲート電極の上面上の電極間絶縁膜よりも高酸素組成比になっている場合を示したが、隣接する浮遊ゲート電極間の電極間絶縁膜の一部が、浮遊ゲート電極の上面上の電極間絶縁膜よりも高酸素組成比になっている場合でも、上述した実施形態の効果は得ることはできる。さらに、隣接する浮遊ゲート電極間以外の一部の電極間絶縁膜が低酸素組成比になっていても、上述した実施形態の効果は得ることはできる。
【００５８】
図１６および図１７を用いて、実施形態の不揮発性メモリセル（図１４）の第１の製造方法を説明する。図１６および図１７は、ワード線方向（チャネル幅方向）の断面図を示している。
【００５９】
まず、第１の実施形態の図３−図５までの工程を行う。
【００６０】
次に、図１６に示すように、基板全体を水溶液に浸して、シリコン酸化膜を有する素子分離絶縁膜１０３の表層領域１０３ｓ（厚みは１原子層以上、１００ｎｍ程度以下）に、水分を１％程度の濃度で染み込ませた。次に、全面に電極間絶縁膜となる厚さ２０ｎｍのハフニウムシリケート膜２０４ａをＡＬＤ法で堆積した。堆積温度は、３００℃程度の低温で行い、素子分離絶縁膜１０３の表層領域１０３ｓに水分が残留するようにした。
【００６１】
次に、９００℃程度の加熱処理により、隣接する浮遊ゲート電極１０２間のハフニウムシリケート膜２０４ａ中に、素子分離絶縁膜１０３の表層領域１０３ｓ中の水分を熱拡散させる。これにより、隣接する浮遊ゲート電極１０２間のハフニウムシリケート膜２０４ａは、図１７に示すように、高酸素組成比のハフニウムシリケート膜２０４ａ’に変換される。
【００６２】
ハフニウムシリケート膜２０４ａ’は図１４の第１の電極間絶縁膜２０４1 に相当し、ハフニウムシリケート膜２０４ａは図１４の第２の電極間絶縁膜２０４2 に相当する。その後は、第１の実施形態と同様に公知の技術を用いて、不揮発性メモリセルを完成させた。
【００６３】
第１の製造方法により、隣接する浮遊ゲート電極１０２間の電極間絶縁膜２０４ａ’が他の部分の電極間絶縁膜２０４ａよりも酸素組成比が高い、電極間絶縁膜２０４が実現できた。
【００６４】
なお、本方法では、水分を酸素供給種として、水溶液に浸して酸素供給源を形成した。しかし、もちろん、酸素供給種は水分に限らないし、また、酸素供給源の形成方法は他の方法でも良い。例えば、制御ゲート電極と浮遊ゲート電極の加工工程（図８の工程）の後に、制御ゲート電極と浮遊ゲート電極で覆われていない素子分離絶縁膜の露出部から素子分離絶縁膜（例えばシリコン酸化膜）中を通して、酸素ガス等を熱拡散させることにより、隣接する浮遊ゲート電極間の電極間絶縁膜中に供給させてもよい。また、電極間絶縁膜への酸素の導入は、熱拡散に限らない。さらに、本方法では、ハフニウムシリケート膜の例を示したが、他の金属酸化物膜でも同様の効果が得られる。
【００６５】
図１８および図１９は、第２の製造方法を示す断面図である。
【００６６】
まず、第１の実施形態の図３−図５までの工程を行う。ただし、浮遊ゲート電極となるリンドープの多結晶シリコン層１０２には、あらかじめイオン注入法等によりアルミニウムが１％程度導入してある。
【００６７】
次に、図１８に示すように、全面に電極間絶縁膜となる厚さ２０ｎｍのアルミナ膜２０４ｂをＡＬＤ法で堆積した。
【００６８】
次に、９００℃程度の加熱処理により、浮遊ゲート電極１０２の上面および側面の上のアルミナ膜２０４ｂ中に、多結晶シリコン層１０２中のアルミニウムを熱拡散させることにより、浮遊ゲート電極１０２の上面および側面の上のアルミナ膜２０４ｂを、図１９に示すように、低酸素組成比のアルミナ膜２０４ｂ’に変換する。
【００６９】
アルミナ膜２０４ｂ，２０４ｂ’は、それぞれ、図１４の第１の電極間絶縁膜２０４1 ，２０４2 に相当する。その後は、第１の実施形態と同様に公知の技術を用いて、不揮発性メモリセルを完成させた。
【００７０】
第２の製造方法により、浮遊ゲート電極１０２の上面および側面の上の電極間絶縁膜２０４ｂ’が、他の部分電極間絶縁膜２０４ｂよりも低酸素組成比の電極間絶縁膜２０４が実現できた。
【００７１】
なお、本方法では、浮遊ゲート電極となる多結晶シリコン層をアルミニウム供給源としたが、もちろん、これに限らない。また、上記多結晶シリコン層へのアルミニウムの導入はイオン注入に限らないし、電極間絶縁膜へのアルミニウムの導入は熱拡散に限らない。
【００７２】
さらに、本方法では、アルミナ膜の例を示したが、他の金属酸化物膜でも同様の効果が得られる。また、金属酸化物膜を構成する金属とは別種類の金属を導入して、部分的に低酸素組成比にしても、実施形態の効果は得られる。
【００７３】
さらに、第１の製造方法と第２の製造方法を組み合わせることにより、図１５に示した酸素組成比を有する電極間絶縁膜２０４（２０４1 ，２０４2 ，２０４3 ）を形成することができる。
【００７４】
図２０および図２１は、第３の製造方法を示す断面図である。
【００７５】
まず、第１の実施形態の図３−図５までの工程を行う。
【００７６】
次に、図２０に示すように、全面に電極間絶縁膜となる厚さ２０ｎｍのアルミナ膜２０４ｃをＣＶＤ法で堆積した。その後、全面に入射角度３０°程度、ドーズ量１×１０15atoms／cm2程度の条件でアルミニウム元素２１０のイオン注入を行うことで、浮遊ゲート電極１０２の上面上および側面上のアルミナ膜２０４ｃ、ならびに、隣接する浮遊ゲート電極１０２間のアルミナ膜２０４ｃ中にアルミニウム元素を導入した。
【００７７】
次に、９００℃程度の加熱処理を行うことにより、導入したアルミニウム元素を、アルミナ膜２０４ｃのネットワーク構造中に結合させた。これにより、図２１に示すように、アルミナ膜２０４ｃはアルミニウム含有アルミナ膜２０４ｃ’，２０４ｃ’’，２０４ｃ’’’に変換された。アルミニウム含有アルミナ膜２０４ｃ’，２０４ｃ’’，２０４ｃ’’は、それぞれ、図１５の電極間絶縁膜２０４1 ，２０４2 ，２０４3 に相当する。その後は、公知の技術を用いて、不揮発性メモリセルを完成させた。
【００７８】
第３の製造方法により、電極間絶縁膜の酸素組成比はアルミニウム含有率に応じて、浮遊ゲート電極１０２の上面上のアルミニウム含有アルミナ膜２０４ｃ’’が最も低く、次が浮遊ゲート電極１０２の上部側面上のアルミニウム含有アルミナ膜２０４ｃ’’’、そして、隣接する浮遊ゲート電極１０２間のアルミニウム含有アルミナ膜２０４ｃ'が最も高くなった。
【００７９】
なお、本方法では、斜めイオン注入法で金属元素を導入したが、もちろん他の方法でも良い。さらに、本方法では、アルミナ膜にアルミニウム元素を導入する例を示したが、他の絶縁膜材料でも同様の効果が得られる。また、金属酸化物膜を構成する金属とは別種類の金属を導入して、部分的に低酸素組成比にしても、実施形態の効果は得られる
（第３の実施形態）
図２２は、本実施形態の不揮発性メモリセルのビット線方向（チャネル長方向）の断面図である。
【００８０】
図２２の電極間絶縁膜３０１は、例えば、金属酸化物を有する第１および第２の電極間絶縁膜３０１1 ，３０１2 を備えている。第２の電極間絶縁膜３０１2 は第１の電極間絶縁膜３０１1 の側面上に設けられている。言い換えれば、電極間絶縁膜３０１は、中央部の領域が第１の電極間絶縁膜３０１1 であり、制御／浮遊ゲート電極端部の領域が第２の電極間絶縁膜３０１2 となっている。
【００８１】
第１の電極間絶縁膜３０１1 の酸素組成比（酸素濃度）は、第２の電極間絶縁膜３０１2 の酸素組成比（酸素濃度）よりも低い。このような酸素組成比（酸素濃度）を有する第１および第２の電極間絶縁膜３０１1 ，３０１2 は、制御／浮遊ゲート電極の加工後に、制御／浮遊ゲート電極端部の領域に酸素を相対的に多く供給することにより、実現される。
【００８２】
図２２の電極間絶縁膜３０１は、例えば、複数の金属元素を含む多元系金属酸化物を有する電極間絶縁膜３０１1 ，３０１2 を備えていても構わない。この場合、第１の電極間絶縁膜３０１1 の電荷トラップ準位密度は、第２の電極間絶縁膜３０１2 の電荷トラップ準位密度よりも大きくする。このような電荷トラップ準位密度の分布を有する第１および第２の電極間絶縁膜３０１1 ，３０１2 は、金属元素の組成比を領域によって変化させて、制御／浮遊ゲート電極端部の領域が中央部の領域よりも低電荷トラップ準位密度になるようにすることにより、実現される。例えば、ハフニウムアルミネートを有する電極間絶縁膜の場合に、制御／浮遊ゲート電極端部の領域のアルミニウム含有率を増やしハフニウム含有率を減らすと、制御／浮遊ゲート電極端部領域の電荷トラップ準位密度が中央部領域よりも低くなる。この電荷トラップ準位密度分布は、酸素欠損の密度分布に対応している。すなわち、電荷トラップ準位密度が低いほど、酸素欠損が低く、酸素組成比は高くなる。この対応関係は、本発明者等が実験にて見出した新規な事実である。
【００８３】
このような電極間絶縁膜３０１（３０１1 ，３０１2 ）を設けることにより、浮遊ゲート電極１０２と制御ゲート電極１０５との間に高電界が印加されたときの、リーク電流抑制および絶縁破壊耐圧向上を実現しつつ、制御／浮遊ゲート電極端部の電荷トラップ／デトラップによるセルしきい値変動を低減して、メモリ誤動作を回避できる。
【００８４】
すなわち、酸素組成比の低い金属酸化物膜を有する中央部領域の第１の電極間絶縁膜３０１1 に高電界が印加されると、注入電荷は上記金属酸化物膜中に捕獲されるので、リーク電流は抑制され、絶縁破壊耐圧は向上する。
【００８５】
一方、制御／浮遊ゲート電極端部の領域は電極形状起因で電界強度が増大しており電荷トラップ／デトラップ現象が顕著となるが、酸素組成比の高い金属酸化物膜はその膜中の電荷トラップ準位密度が低いので、電荷トラップ／デトラップによるセルしきい値変動は、十分無視できるようになる。
【００８６】
なお、図２２では、単層の電極間絶縁膜の場合を示したが、材料が異なる複数の絶縁膜が積層されてなる多層の電極間絶縁膜の場合でも、実施形態の効果を得ることはできる。積層の電極間絶縁膜の場合、膜中トラップ準位起因の低電界リーク電流が流れにくいシリコン酸化膜などの高品質な絶縁膜が下側にあると良い。
【００８７】
次に、図２３を用いて、実施形態の不揮発性メモリセルの第１の製造方法を説明する。
【００８８】
まず、第１の実施形態の図３−図９までの工程を行う。
【００８９】
次に、図２３に示すように、基板全体を水溶液に浸して、層間絶縁膜１０９に、水分３０３を1％程度の濃度で染み込ませた。
【００９０】
次に、９００℃程度の加熱処理により、層間絶縁膜１０９中により導入した水分３０３を制御／浮遊ゲート電極端部の金属酸化物を有する電極間絶縁膜１０４にまで拡散させ、さらに、導入した水分３０３を電極間絶縁膜１０４のネットワーク構造中に結合させ、制御／浮遊ゲート電極端部の電極間絶縁膜１０４の酸素組成比を高くする。その後は、公知の技術を用いて、不揮発性メモリセルを完成させた。
【００９１】
第１の製造方法により、制御／浮遊ゲート電極端部の領域が他の領域よりも高酸素組成比の電極間絶縁膜が実現できた。本方法では、水分を酸素供給種として、水溶液に浸して酸素供給源を形成した。しかし、もちろん、酸素供給種は水分に限らないし、また、酸素供給源の形成方法は他の方法でも良い。また、電極間絶縁膜への酸素の導入は、熱拡散に限らない。さらには、電極中央部領域に金属元素を導入することでも、制御／浮遊ゲート電極端部の領域が他の領域よりも高酸素組成比の電極間絶縁膜を実現することは可能である。
【００９２】
図２４は、第２の製造方法を示す断面図である。
【００９３】
まず、第１の実施形態の図３−図８までの工程を行う。ここでは、電極間絶縁膜１０４はハフニウムアルミネートを有する絶縁膜である。
【００９４】
次に、全面に入射角度３０°程度、ドーズ量１×１０15atoms／cm2 程度の条件で、アルミニウム元素２１０のイオン注入を行うことで、制御／浮遊ゲート電極端部の電極間絶縁膜１０４にアルミニウム元素２１０を導入した。
【００９５】
次に、９００℃程度の酸化雰囲気アニールを行うことにより、導入したアルミニウム元素２１０を、電極間絶縁膜１０４のネットワーク構造中に結合させる。その後は、公知の技術を用いて、不揮発性メモリセルを完成させた。
【００９６】
第２の製造方法により、制御／浮遊ゲート電極端部の領域が他の領域よりも低電荷トラップ準位密度の電極間絶縁膜が実現できた。なお、本方法では、斜めイオン注入法で低電荷トラップ準位密度となる元素を導入したが、もちろん他の方法でも良い。さらに、本方法では、ハフニウムアルミネート膜にアルミニウム元素を導入する例を示したが、上記電荷トラップ準位密度の分布が実現されるなら、他の元素を導入したり、他の膜と他の元素との組合せでも、同様の効果が得られる。さらには、電極間絶縁膜の中央部に電荷トラップ準位密度が高くなる金属元素を導入することでも、制御／浮遊ゲート電極端部の領域が他の領域よりも低電荷トラップ準位密度の電極間絶縁膜を実現することは可能である。
【００９７】
以上、いくつかの実施形態を示したが、本発明の実施形態は、図１および図２、図１４および図１５、ならびに、図２２のようなメモリセル構造に対してのみ適用されるわけではない。例えば、図２５に示すように、電極間絶縁膜１０４がほぼ平坦な構造の場合にも、同様に適用できる。
【００９８】
さらに、図２６に示すように、絶縁膜に電荷を蓄積するＭＯＮＯＳ型不揮発性メモリにおいて、電荷蓄積絶縁膜４０１または電荷ブロック絶縁膜４０２に高誘電率絶縁物膜を用いた場合にも、本発明を適用すれば同様の効果が得られる。
【００９９】
さらに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【０１００】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【図面の簡単な説明】
【０１０１】
【図１】第１の実施形態の第１の不揮発性メモリセルを示すワード線方向（チャネル幅方向）の断面図。
【図２】第１の実施形態の第２の不揮発性メモリセルを示すワード線方向（チャネル幅方向）の断面図。
【図３】第１の実施形態の不揮発性メモリセルの第１の製造方法を示す断面図。
【図４】図３に続く第１の実施形態の不揮発性メモリセルの第１の製造方法を示す断面図。
【図５】図４に続く第１の実施形態の不揮発性メモリセルの第１の製造方法を示す断面図。
【図６】図５に続く第１の実施形態の不揮発性メモリセルの第１の製造方法を示す断面図。
【図７】図６に続く第１の実施形態の不揮発性メモリセルの第１の製造方法を示す断面図。
【図８】図７に続く第１の実施形態の不揮発性メモリセルの第１の製造方法を示す断面図。
【図９】図８に続く第１の実施形態の不揮発性メモリセルの第１の製造方法を示す断面図。
【図１０】第１の実施形態の不揮発性メモリセルの第２の製造方法を示す断面図。
【図１１】図１０に続く第１の実施形態の不揮発性メモリセルの第２の製造方法を示す断面図。
【図１２】第１の実施形態の不揮発性メモリセルの第３の製造方法を示す断面図。
【図１３】図１２に続く第１の実施形態の不揮発性メモリセルの第３の製造方法を示す断面図。
【図１４】第２の実施形態の第１の不揮発性メモリセルを示すワード線方向（チャネル幅方向）の断面図。
【図１５】第２の実施形態の第２の不揮発性メモリセルを示すワード線方向（チャネル幅方向）の断面図。
【図１６】第２の実施形態の不揮発性メモリセルの第１の製造方法を示す断面図。
【図１７】図１６に続く第２の実施形態の不揮発性メモリセルの第の製造方法を示す断面図。
【図１８】第２の実施形態の不揮発性メモリセルの第２の製造方法を示す断面図。
【図１９】図１８に続く第２の実施形態の不揮発性メモリセルの第２の製造方法を示す断面図。
【図２０】第２の実施形態の不揮発性メモリセルの第３の製造方法を示す断面図。
【図２１】図２０に続く第２の実施形態の不揮発性メモリセルの第３の製造方法を示す断面図。
【図２２】第３の実施形態の不揮発性メモリセルを示すビット線方向（チャネル長方向）の断面図。
【図２３】第３の実施形態の不揮発性メモリセルの第１の製造方法を示す断面図。
【図２４】第３の実施形態の不揮発性メモリセルの第２の製造方法を示す断面図。
【図２５】他の実施形態を説明するための断面図。
【図２６】さらに別の実施形態を説明するための断面図。
【図２７】本願発明者らの検討により判明した問題点を説明するための図。
【図２８】本願発明者らの検討により判明した他の問題点を説明するための図。
【図２９】本願発明者らの検討により判明したさらに別の問題点を説明するための図。
【符号の説明】
【０１０２】
１００…半導体基板、１０１…トンネル絶縁膜、１０２…浮遊ゲート電極、１０３…素子分離絶縁膜、１０３ｓ…素子分離絶縁膜の表層領域、１０４…電極間絶縁膜、１０４1 …第１の電極間絶縁膜、１０４2 …第２の電極間絶縁膜、１０４3 …第３の電極間絶縁膜、１０４ａ…ハフニア膜、１０４ａ’…ハフニウムアルミネート膜、１０４ｂ…シリコン酸窒化膜、１０４ｂ’，１０４ｂ’’，１０４ｂ’’’…窒素含有アルミニウムシリケート膜、１０５…制御ゲート電極、１０６…シリコン窒化膜、１０７…ゲート側壁酸化膜、１０８…不純物拡散層（ソース／ドレイン領域）、１０９…層間絶縁膜、２００…マスク材、２０１…素子分離溝、２０２…多結晶シリコン層の側壁面、２０３…素子分離絶縁膜の表層領域、２０４…電極間絶縁膜、２０４1 …第１の電極間絶縁膜、２０４2 …第２の電極間絶縁膜、２０４ａ…ハフニウムシリケート膜、２０４ａ’…ハフニウムシリケート膜、２０４ｂ，２０４ｂ’，２０４ｃ…アルミナ膜、２１０…アルミニウム元素、３０１，３０１1 ，３０１2 …電極間絶縁膜、４０１…電荷蓄積絶縁膜、４０２…電荷ブロック絶縁膜。
【図１】
0004746468.tif 000002
【図２】
0004746468.tif 000003
【図３】
0004746468.tif 000004
【図４】
0004746468.tif 000005
【図５】
0004746468.tif 000006
【図６】
0004746468.tif 000007
【図７】
0004746468.tif 000008
【図８】
0004746468.tif 000009
【図９】
0004746468.tif 000010
【図１０】
0004746468.tif 000011
【図１１】
0004746468.tif 000012
【図１２】
0004746468.tif 000013
【図１３】
0004746468.tif 000014
【図１４】
0004746468.tif 000015
【図１５】
0004746468.tif 000016
【図１６】
0004746468.tif 000017
【図１７】
0004746468.tif 000018
【図１８】
0004746468.tif 000019
【図１９】
0004746468.tif 000020
【図２０】
0004746468.tif 000021
【図２１】
0004746468.tif 000022
【図２２】
0004746468.tif 000023
【図２３】
0004746468.tif 000024
【図２４】
0004746468.tif 000025
【図２５】
0004746468.tif 000026
【図２６】
0004746468.tif 000027
【図２７】
0004746468.tif 000028
【図２８】
0004746468.tif 000029
【図２９】
0004746468.tif 000030