(57)【特許請求の範囲】
【請求項１】
表面が第１導電型の半導体基板と、
この半導体基板の表面に第２導電型不純物で島状に形成された第２導電型領域と、
この第２導電型領域内に高濃度の第１導電型不純物で形成された高濃度第１導電型領域と、
前記半導体基板の前記高濃度第１導電型領域の表面から少なくとも前記半導体基板に達するように形成された複数の第１の溝と、
この第１の溝内壁面に形成された絶縁膜と、
前記第１の溝内に前記絶縁膜を介した状態で充填された多結晶シリコンからなる電極部と、
隣接する前記第１の溝の間に位置する前記島状の第２導電型領域にその第１の溝に平行となるように形成された複数の第２の溝と、
第２導電型の不純物により形成された前記第２導電型領域よりも接合深さが深い第２導電型突出領域と、
前記高濃度第１導電型領域と前記第２の溝部分を介して前記第２導電型突出領域とを電気的に接触させる電極を形成可能なコンタクト孔と、を備え、
前記コンタクト孔は、前記複数の第２の溝のうちの隣接する２つの第２の溝の一方側に設けられ、他方側のコンタクト孔が形成されない第２導電型領域が電気的に浮遊状態となるように構成されていることを特徴とする半導体装置。
【請求項２】
表面が第１導電型の半導体基板と、
この半導体基板の表面に第２導電型不純物で島状に形成された第２導電型領域と、
この第２導電型領域内に高濃度の第１導電型不純物で形成された高濃度第１導電型領域と、
前記半導体基板の前記第１導電型領域の表面から少なくとも前記半導体基板に達するように形成された複数の第１の溝と、
この第１の溝内壁面に形成された絶縁膜と、
前記第１の溝内に前記絶縁膜を介した状態で充填された多結晶シリコンからなる電極部と、
隣接する前記第１の溝の間に位置する前記島状の第２導電型領域にその第１の溝に平行となるように形成された複数の第２の溝と、
第２導電型の不純物により形成された前記第２導電型領域よりも接合深さが深い第２導電型突出領域と、
前記高濃度第１導電型領域と前記第２の溝部分を介して前記第２導電型突出領域とを電気的に接触させる電極を形成可能なコンタクト孔と、を備え、
前記コンタクト孔部分に前記高濃度第１導電型領域と前記第２の溝部分を介して前記第２導電型突出領域とを電気的に接触させる電極を設け、
それら複数の電極のうちの互いに隣接する２つの電極の一方側を電気的に浮遊状態となるように構成したことを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記第２導電型領域は、深さ方向に対する濃度分布が台形状であることを特徴とする半導体装置。
【請求項４】
請求項１ないし３のいずれかに記載の半導体装置において、
前記ゲート電極は、前記多結晶シリコンを前記溝の開口部端部よりも延出して残すことにより縦断面がＴ字型に形成されていることを特徴とする半導体装置。
【請求項５】
請求項１ないし４のいずれかに記載の半導体装置において、
前記コンタクト孔を形成した半導体基板表面に電極形成用の高不純物濃度領域を形成したことを特徴とする半導体装置。
【請求項６】
請求項１ないし５のいずれかに記載の半導体装置において、
前記第１の溝は、前記電気的に浮遊状態に設けられるコンタクト孔部分もしくは電極形成部分の全周を取り囲むように形成されていることを特徴とする半導体装置。
【請求項７】
請求項１ないし６のいずれかに記載の半導体装置において、
前記第１の溝は、前記第２導電型突出領域の接合深さよりも浅く形成されていることを特徴とする半導体装置。
【請求項８】
請求項１ないし７のいずれかに記載の半導体装置において、
前記島状の第２導電型領域の外周部にこれを取り囲むように第２導電型の不純物により帯状に形成した複数の電界緩和領域を設けたことを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記電界緩和領域は、
帯状に形成された第３の溝と、
この第３の溝部分を介して導入された第２導電型の不純物により形成され、
コンタクト孔を介して金属電極により電気的に接触された状態に形成されていることを特徴とする半導体装置。
【請求項１０】
請求項８または９に記載の半導体層装置において、
前記電界緩和領域は、接合深さが前記島状の第２電導型領域の接合深さよりも深く形成されていることを特徴とする半導体装置。
【請求項１１】
請求項８ないし１０のいずれかに記載の半導体層装置において、
前記電極部を制御電極として前記半導体基板の裏面側と前記コンタクト孔を介して接触するように形成した金属電極との間の導通状態を制御するゲート駆動型パワー素子として形成されていることを特徴とする半導体装置。
【請求項１２】
表面が第１導電型の半導体基板に対し、島状に第２導電型領域を形成する工程と、
前記島状第２導電型領域内に第１導電型不純物を高濃度で導入して高濃度第１導電型領域を形成する工程と、
前記半導体基板の厚さ方向に異方性エッチングにより第１の溝を形成する工程と、
熱酸化により犠牲酸化膜を形成する工程と、
前記犠牲酸化膜を除去する工程と、
前記第１の溝内部に絶縁膜を形成する工程と、
前記絶縁膜で被覆された前記第１の溝を多結晶シリコンにより充填する工程と、
隣接する前記第１の溝の間に位置する前記島状の第２導電型領域にその第１の溝に平行となるように第２の溝を形成する工程と、
この第２の溝部分から第２導電型不純物を複数回イオン注入により導入することで前記第２導電型領域よりも接合深さが深い第２導電型突出領域を形成する工程と、
隣接する２つの前記第２の溝の一方側に形成されるコンタクト孔を介して前記第１導電型領域と前記第２の溝の前記第２導電型突出領域とを接触するよう金属電極を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項１３】
表面が第１導電型の半導体基板に対し、島状に第２導電型領域を形成する工程と、
前記島状第２導電型領域内に第１導電型不純物を高濃度で導入して高濃度第１導電型領域を形成する工程と、
前記半導体基板の厚さ方向に異方性エッチングにより第１の溝を形成する工程と、
熱酸化により犠牲酸化膜を形成する工程と、
前記犠牲酸化膜を除去する工程と、
前記第１の溝内部に絶縁膜を形成する工程と、
前記絶縁膜で被覆された前記第１の溝を多結晶シリコンにより充填する工程と、
隣接する前記第１の溝の間に位置する前記島状の第２導電型領域にその第１の溝に平行となるように第２の溝を形成する工程と、
この第２の溝部分から第２導電型不純物を複数回イオン注入により導入することで前記第２導電型領域よりも接合深さが深い第２導電型突出領域を形成する工程と、
前記第２の溝に形成されるコンタクト孔を介して前記第１導電型領域と前記第２の溝の前記第２導電型突出領域とを接触するよう金属電極を形成し、それら複数の電極のうちの互いに隣接する２つの電極の一方側を電気的に浮遊状態とする工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２または１３に記載の半導体装置の製造方法において、
前記半導体基板に対し、第２導電型不純物のイオン注入を複数回行うことにより前記第２導電型領域を形成することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１２ないし１４のいずれかに記載の半導体装置の製造方法において、
前記絶縁膜で被覆された第１の溝を多結晶シリコンにより充填する工程に続いて、
多結晶シリコンを成膜すると共にその多結晶シリコン膜を前記第１の溝開口部よりも幅広な状態に残してその縦断面がＴ字型となるように加工する工程と、
多結晶シリコンに被覆されていない前記第１導電型領域に前記第１導電型領域より高濃度な第１導電型領域を形成する工程と、
２本の前記第１の溝に囲まれた領域にある前記高濃度第１導電型領域の間に高濃度な第２導電層領域を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１２ないし１５のいずれかに記載の半導体装置の製造方法において、
前記島状の第２導電型領域の外周部にこれを取り囲む帯状をなすように第２導電型不純物を導入して複数の電界緩和領域を形成する工程と、
前記電界緩和領域内に、高濃度な帯状の第２導電型領域を形成する工程と、
前記帯状の第２導電型領域内に前記島状の第２導電型領域を取り囲むような帯状のコンタクト孔を形成する工程と、
前記コンタクト孔内に前記半導体基板の厚さ方向に異方性エッチングを行って帯状の第３の溝を形成する工程と、
前記第３の溝の内部領域に第２導電型不純物のイオン注入を複数回行うことにより深い第２導電型領域を形成する工程と、
前記コンタクト孔を介して帯状の第２導電型領域と前記深い第２導電型領域内の第３の溝内表面を接触するよう金属電極を形成する工程と、
少なくとも前記島状の第２導電型領域以外の領域の表面に保護膜を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６に記載の半導体装置の製造方法において、
前記深い第２導電型領域の接合深さが、前記ゲート駆動型高耐圧パワー素子においてチャネルを形成するための第２導電型領域の接合深さより深いことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、溝（トレンチ）を用いた埋め込みゲート構造（トレンチゲート構造）を有する半導体装置、特にトレンチゲート型で高耐圧の半導体装置およびその製造方法に関する。
【０００２】
【発明が解決しようとする課題】
半導体装置のうちで集積回路では、その集積度の向上や特性改善に向けた傾向のひとつとして、例えば半導体基板の表面に溝（以下、トレンチという）を設けて素子間分離をするなど種々の構造が提案されつつある。一方、パワー素子などの半導体装置においても、低オン抵抗化・低オン電圧化の改善のためにトレンチによる埋め込みゲート（トレンチゲート）を用いた構造のものが提案されつつある。
【０００３】
本発明においては、このような構造の半導体装置に関してその製造工程上および半導体装置の構造上において発生する技術的課題を解決しようとするものであり、以下にその従来技術およびその従来技術に起因して発生する３つの技術的課題について説明する。
【０００４】
まず第１に、従来より、パワーＭＯＳＦＥＴやＩＧＢＴ等の内部にＭＯＳ構造を有する半導体装置においては、チャネルを形成するための拡散層を２重拡散法により形成することが行われているが、トレンチゲート型半導体装置においても、チャネルを形成するための拡散層の形成を、この２重拡散法を適用して行っている。
【０００５】
この２重拡散法による従来のトレンチゲート型半導体装置の一般的な製造工程を図２０に示す。この図２０（ａ）に示すように、表面側がｎ型の半導体基板１に対し、マスク材としての酸化膜２を形成した状態で、イオン注入法によりｐ型の不純物（硼素Ｂ）を１００ｋｅＶ程度の加速エネルギーで注入してイオン注入層３ａを形成し（同図（ｂ））、この後拡散することにより素子形成領域の内部に島状にベース領域３を形成する（同図（ｃ））。
【０００６】
次に、ベース領域３内にｎ型の不純物を高濃度になるようイオン注入し、その後拡散を行ってベース領域３内に高濃度エミッタ領域４を形成する（同図（ｄ））。この２重に拡散した高濃度エミッタ領域４に対し、異方性エッチング処理によりトレンチ５を形成し（同図（ｅ））、このトレンチ５内壁面にゲート絶縁膜６を形成する（同図（ｆ））。続いて、全面に多結晶シリコン７を成膜し（同図（ｇ））、トレンチ５の開口部以外の部分をエッチングなどの処理を行って除去してゲート電極８を形成する（同図（ｈ））。
【０００７】
そして、ベース領域３内に高濃度でｐ型不純物を導入して高濃度ｐ型領域９を形成し（同図（ｉ））、全面に絶縁膜１０を形成してパターニングすることによりゲート電極８を絶縁分離した状態とし、この上にエミッタ電極１１を成膜する（同図（ｊ））。さらに、裏面にも金属電極を形成（同図（ｋ））することにより埋込ゲート（トレンチゲート）型のＭＯＳＦＥＴが形成される。
【０００８】
上記した製造工程を経て製造されたトレンチゲート型半導体装置（同図（ｊ）に相当）において、チャネル部の深さ方向に沿った不純物濃度分布（同図中Ａ−Ａで示す部分に相当）は、図２１に示すようになる。すなわち、チャネル部の不純物濃度分布中、ｐ型領域の濃度分布に相当）は高濃度エミッタ領域４に近い深さの領域で急峻に尖った濃度分布（図中白抜き矢印で示す部分）を持つようになる。
【０００９】
この場合、上述した２重拡散法で製造したトレンチゲート型半導体装置の場合、そのしいき値電圧はチャネル部の最高不純物濃度で定まり、カットオフ特性も最高不純物濃度の領域幅の影響を受けることになる。このため、最高不純物濃度の領域幅が狭い上記従来技術においては、しきい値のバラツキ，そのしきい値バラツキに起因する電流集中による半導体装置の破壊に加え、カットオフ特性の劣化が問題となる。
【００１０】
加えて、上記の半導体装置の構造をトレンチゲート型のＩＧＢＴとして形成する場合においては、次のような技術的な課題がある。すなわち、半導体基板１の裏面側に高濃度ｐ型領域が形成された構造のＩＧＢＴでは、ＩＧＢＴに固有の問題として知られる寄生バイポーラ動作がある。このバイポーラ動作は、高濃度エミッタ領域４直下のベース領域３の抵抗値（以下、Pinch 抵抗と記載する。）に依存するので、上記した従来技術により製造されるＩＧＢＴでは、チャネル部の急峻な不純物濃度分布に起因してPinch 抵抗が高くなることから寄生バイポーラ動作を起こしやすくなる。
【００１１】
また、本発明の第２の技術的課題として、次のような従来技術に起因した課題がある。従来、高耐圧のトレンチゲート型パワー半導体装置において、耐圧を向上させるため種々の取り組みが成されてきた。その代表的パワー素子であるＩＧＢＴの構造を、図２２に示す。同図（ａ）には、半導体基板１２として裏面側にｐ型領域１２ａが形成されたものを用いて、前述同様にして形成されたトレンチゲート構造を狭いピッチで配置したＩＧＢＴを示している。この構造によれば、トレンチゲート構造の配置間隔を狭めたことにより降伏時のトレンチ５底部の電界を緩和してゲート耐圧を向上せしめるものである。
【００１２】
しかしながら、この構造では、電界の集中を緩和することはできるが、電界集中点は依然としてトレンチゲート構造の底部に存在するため、降伏時の電界集中により発生するホットキャリアでゲート絶縁膜６にダメージが与えられるため、素子の長寿命化を図ることが難しくなるという技術的課題がある。
【００１３】
一方、同図（ｂ）にはトレンチゲート構造の間隔を狭めるのではなくＰボディと称される構造を形成して耐圧の向上を図る構成のものが示されている。すなわち、基本的には同図（ａ）と同様の構成としながら、ここでは、２つのトレンチゲート構造の間を広くとって、そこに接合深さの深いｐ型領域（以下、Ｐ型ボディ層と記載する。）１３を形成することにより、トレンチゲート構造底部の電界を緩和し、耐圧を向上せしめるものである。
【００１４】
このＰボディ構造のＩＧＢＴ（トレンチゲート型半導体装置）は図２３に示すような製造工程を経て形成される。すなわち、半導体基板１２（裏面側のｐ型領域１２ａは省略して示している）の表面に、トレンチ形成部の両側に位置する領域の一部にｐ型不純物のイオン注入を行う（同図（ａ））。イオン注入は、半導体基板１２の表面に形成した酸化膜１４を介して行い、フォトレジスト１５をパターニングしてマスクとして用いる。ｐ型の不純物を加速エネルギー約１００ｋｅＶで選択的に注入して部分的にイオン注入層１６を形成し、これを拡散することによりＰボディ層１３を形成する（同図（ｂ））。以下の工程（同図（ｃ）〜（ｊ））は、前述した図２０（ａ）〜（ｋ）に示すトレンチゲート構造を形成する製造工程と同様である。
【００１５】
この場合、Ｐボディ層１３は、不純物を導入した後に拡散により所定深さまで分布させるので、横方向拡散によるしきい値変動を抑止する必要がある。このためトレンチゲート電極の配置間隔を図２２（ａ）のものに比べてある程度広く確保しておく必要があり、これが制約となって、高集積化できない要因となっている。
【００１６】
さらに、第３の技術的課題として、次のような点がある。すなわち、高耐圧のパワー半導体装置においては、素子領域の外周部に電界緩和用の耐圧構造を形成することが行われている。例えば、図２４に示すような構造のものがある。これは、島状に形成されるベース領域３の外周部に接合深さの深いガードリング１６を設けたり、その外周部のｎ型の基板領域１２に基板表面の電界集中を緩和するための帯状をなすフィールドリミッティングリング１７を多重に設けて高耐圧化を図るものである。
【００１７】
これにより、ベース領域３とチップ最外周のＥＱＲ領域との間に、ベース領域３の外周に位置するガードリング１６の領域と、複数本のフィールドリミッティングリング１７の形成領域とが設けられた構造となる。高電圧が印加されるベース領域３とコレクタである半導体基板１２との間で、曲率が大きく深い接合により電界集中を緩和すると共に、複数本のフィールドリミッティングリング１７による表面での電界集中を緩和することで全体として高耐圧化を図ることができるようになる。
【００１８】
この場合、先に述べた図２２（ｂ）に示すＰボディ構造トレンチゲート型ＩＧＢＴにおいては、Ｐボディ層１３形成時に同一工程で同図中のｐ型ガードリング１６およびフィールドリミディングリング１７を形成できるため、コスト増にはならないが、同図（ａ）に示した狭ピッチトレンチゲート型のＩＧＢＴにおいては、接合深さの深いｐ型領域を設ける工程が本来存在していないので、専用工程を設けてガードリング１６およびフィールドリミッティングリング１７を形成せざるを得ないため、製造工程が増えることに起因して全体のコストが増加するという問題点がある。
【００１９】
また、図２２に示したいずれの構造においても、ガードリング１６やフィールドリミッティングリング１７を接合深さの深いｐ型領域として形成することから、横方向の拡散があるためその分だけチップサイズが大きくなるため、高耐圧化と集積化とのトレードオフの関係にあり、いずれか優先する機能を選択せざるを得ない状況であった。
【００２０】
以上のように、従来の製造方法を用いた場合、第１に、チャネル部の不純物濃度分布が急峻になることにより発生するしきい値のバラツキ，そのしきい値バラツキに起因する電流集中による半導体装置の破壊に加え、カットオフ特性が劣化するという問題があり、第２に、ＩＧＢＴにおいては、寄生バイポーラ動作が起こり易いという問題と降伏時にトレンチ底部に発生する集中電界により発生するホットキャリアによるゲート絶縁膜の信頼性が劣化するという問題があり、高耐圧化構造を形成するための製造コストの増加となる問題がある。
【００２１】
本発明は、上記事情に鑑みてなされたもので、その目的は、第１に、溝を用いたトレンチゲート型のゲートを有する半導体装置において、チャンネル部の不純物濃度の分布に起因したしきい値のばらつきや寄生バイポーラ動作を抑制することができ、そのしきい値バラツキに起因する電流集中による破壊や、カットオフ特性の劣化防止を図ることができ、第２に、高集積化が可能で且つ、降伏時にトレンチゲート電極底部に発生する電界を緩和してゲート絶縁膜の信頼性を高め、高耐圧化構造を形成においてコストを増加を抑制することができる半導体装置およびその製造方法を提供するものである。
【００２２】
【課題を解決するための手段】
請求項１の発明によれば、隣接する第１の溝の間に位置する島状の第２導電型領域にその第１の溝と平行になるように複数の第２の溝を設け、この第２の溝部分から第２導電型の不純物により第２導電型領域よりも接合深さが深い第２導電型突出領域を設ける構成としているので、第２導電型突出領域を横方向への拡散を少なくして深い接合を形成することができる。この第２導電型突出領域は、動作状態における第１の溝の電極部底部に発生する電界を緩和させるので、これを設けることで電界の集中を緩和してゲート絶縁膜へのホットキャリアの注入を低減することができ、ゲート絶縁膜の信頼性の向上を図ることができるようになる。
また、第２のトレンチ部分にコンタクト孔を形成して高濃度第１導電型領域と第２導電型突出領域とを電気的に接触させる電極を形成可能な構成としているので、上記した第２導電型突出領域による電界緩和の効果を効果的に行うことができるようになる。
さらに、上記したコンタクト孔を、複数の第２の溝のうちの互いに隣接する２つの第２の溝の一方側に設ける構成とし、他方側のコンタクト孔が形成されない第２導電型領域が電気的に浮遊状態となるように構成しているので、第１の溝の電極部に電圧を印加して半導体基板と高濃度の第１導電型領域との間でチャネルを形成してオン状態に動作させたときに、そのチャネルを経由したキャリアが高濃度の第１導電型の半導体基板側に放出されるようになる。このとき、その第１の溝の電極部のコンタクト孔を形成していない側では、高濃度の第２導電型領域が電気的に浮遊状態に形成されているので、電極部底部から電気的に浮遊している側に電位の低い部分が形成されるようになる。換言するとポテンシャルの谷が形成され、これによってチャネルからのキャリアの放出効率が増大することになり、オン抵抗あるいはオン電圧を低減する効果が生じ、電気的特性の向上を図ることができるようになる。
【００２３】
請求項２の発明によれば、隣接する第１の溝の間に位置する島状の第２導電型領域にその第１の溝と平行になるように複数の第２の溝を設け、この第２の溝部分からイオン注入により導入される第２導電型の不純物により第２導電型領域よりも接合深さが深い第２導電型突出領域を設ける構成としているので、第２導電型突出領域を横方向への拡散を少なくして深い接合を形成することができる。この第２導電型突出領域は、動作状態における第１の溝の電極部底部に発生する電界を緩和させるので、これを設けることで電界の集中を緩和してゲート絶縁膜へのホットキャリアの注入を低減することができ、ゲート絶縁膜の信頼性の向上を図ることができるようになる。
また、第２のトレンチ部分にコンタクト孔を形成して高濃度第１導電型領域と第２導電型突出領域とを電気的に接触させる電極を形成可能な構成としているので、上記した第２導電型突出領域による電界緩和の効果を効果的に行うことができるようになる。
さらに、コンタクト孔部分に高濃度第１導電型領域と第２の溝部分を介して第２導電型突出領域とを電気的に接触させる電極を設ける構成とし、それら複数の電極のうちの互いに隣接する２つの電極の一方側を電気的に浮遊状態となるように構成しているので、電気的特性においては、請求項１の発明と略同様の作用効果を生じさせることができるようになる。
【００２４】
請求項３の発明によれば、上記した請求項１または２の発明において、深さ方向に対する濃度分布が平坦で島状に形成された第２導電型領域を設けるので、第２導電型領域のチャネル部を形成する部分が不純物濃度分布の形状が台形に近いなだらかな変化となり、これによって、ゲート電極に電圧を印加して半導体基板と第１導電型領域との間の電気的導通を図る際に、しきい値のばらつきが低減され、寄生バイポーラ動作の発生し易さに関係するPinch 抵抗を低減することができるようになる。
【００２５】
請求項４の発明によれば、上記した請求項１ないし３の発明において、ゲート電極を、縦断面がＴ字型となるようにトレンチの開口部端部よりも延出するように形成しているので、ゲート電極を、縦断面がＴ字型となるように溝の開口部端部よりも延出するように形成しているので、高濃度の第１導電型領域にコンタクト用の高濃度層を形成するための不純物導入で溝の開口部端部への不純物導入によるダメージを防止することができ、これによってゲート絶縁膜の特性の劣化を防止することができる構造とすることができ、特性の優れたものとすることができるようになる。
【００２９】
請求項５の発明によれば、上記した請求項１ないし４の発明において、コンタクト孔を形成した側の半導体基板表面に電極形成用の高不純物濃度領域を形成したのでオーミックコンタクトを良好に形成することができる。また、コンタクト孔を形成しない側には、高不純物濃度領域を形成しなくとも良いので、不純物導入に伴うダメージなどの発生を極力低減することができるようになる。
【００３０】
請求項６の発明によれば、請求項１ないし５の発明において、第１の溝を、電気的に浮遊状態に設けられるコンタクト孔部分もしくは電極形成部分の全周を取り囲むように形成しているので、この第１の溝の形成によって構造的にその部分の領域を電気的に浮遊状態とすることが簡単になり、上記した作用効果を得ることができるようになる。
【００３１】
請求項７の発明によれば、請求項１ないし６の発明において、第１の溝を第２導電型突出領域の接合深さよりも浅く形成しているので、第１の溝の電極部での電界集中をさらに第２導電型突出領域側へ移行させてその効果をより向上させることができるようになる。
【００３２】
請求項８の発明によれば、請求項１ないし７の発明において、島状の第２導電型領域の外周部にこれを取り囲むように第２導電型の不純物を帯状に形成した複数の電界緩和領域を設けているので、この帯状の電界緩和領域をいわゆるガードリングやフィールドリミッティングリングとして作用させることができ、電力用の半導体装置の一つの特性として要求される高耐圧化の構造を得ることができるようになる。
【００３３】
請求項９の発明によれば、請求項８の発明において、電界緩和領域を、帯状に形成した第３の溝と、この第３の溝部分を介して第２導電型不純物で形成するので、深い接合深さに横方向への拡散を抑制しながら効果的に形成することができ、通常の半導体基板の表面から同一の接合深さの接合を形成する場合に比べて少ない面積で達成することができ、チップサイズの増大を抑制しながら高耐圧化を図る構造を採用することができるようになる。
【００３４】
請求項１０の発明によれば、請求項８または９の発明において、電界緩和領域を、その接合深さが島状の第２電導型領域の接合深さよりも深く形成した構成としているので、島状の第２導電型領域により得られる耐圧よりも高い耐圧を望ことができるようになり、しかも、前述した第２導電型突出領域を形成する際に同様のプロセスを採用して形成することができるので、これによる工程の大幅な追加がなく、コストの増加を抑制することもできる。
【００３５】
請求項１１の発明によれば、請求項８ないし１０の発明において、電極部を制御電極として半導体基板の裏面側とコンタクト孔を介して接触するように形成した金属電極との間の導通状態を制御するゲート駆動型パワー素子として形成しているので、例えば、半導体基板を第１導電型のものを使用することでパワーＭＯＳＦＥＴとして形成することができるし、あるいは半導体基板を裏面側に第２導電型の領域を形成したものを用いることでＩＧＢＴとして形成することもできるようになる。
【００４１】
請求項１２の発明によれば、隣接する第１の溝の間に位置する島状の第２導電型領域にその第１の溝と平行になるように複数の第２の溝を形成し、この第２の溝部分から第２導電型不純物を複数回イオン注入により導入して第２導電型領域よりも接合深さが深い第２導電型突出領域を形成するので、第２導電型突出領域を横方向への拡散を少なくして深い接合を形成することができる。この第２導電型突出領域は、半導体装置の動作状態における第１の溝の電極部底部に発生する電界を緩和させる効果があるので、これを設けることで電界の集中を緩和してゲート絶縁膜へのホットキャリアの注入を低減することができ、絶縁膜の信頼性の向上を図ることができるようになる。
請求項１３の発明によれば、コンタクト孔部分に高濃度第１導電型領域と第２の溝部分を介して第２導電型突出領域とを電気的に接触させる電極を設ける構成とし、それら複数の電極のうちの互いに隣接する２つの電極の一方側を電気的に浮遊状態となるように構成しているので、電気的特性においては、請求項１２の発明と略同様の作用効果を生じさせることができるようになる。
請求項１４の発明によれば、表面側が第１導電型の半導体基板に対し、第２導電型不純物のイオン注入を複数回行うことにより島状に第２導電型領域を形成するので、これによって島状の第２導電型領域の深さ方向に対する不純物濃度の分布を台形状のものとすることができるようになり、これによって前述した請求項１２に記載の半導体装置の島状の第２導電型領域の構成を実現することができるようになる。
【００４２】
請求項１５の発明によれば、請求項１２ないし１４の発明において、前記絶縁膜で被覆された第１の溝を多結晶シリコンにより充填する工程に続いて、多結晶シリコンを成膜すると共にその多結晶シリコン膜を前記第１の溝開口部よりも幅広な状態に残してその縦断面がＴ字型となるように加工する工程を実施するので、この後、高濃度の第１導電型領域にコンタクト用の高濃度層を形成するための不純物導入で溝の開口部端部への不純物導入によるダメージを防止することができ、これによってゲート絶縁膜の特性の劣化を防止することができる構造とすることができ、特性の優れた半導体装置を提供することができるようになる。
【００４６】
請求項１６の発明によれば、請求項１２ないし１５の発明において、島状の第２導電型領域の外周部にこれを取り囲む帯状をなすように第２導電型不純物を導入して複数の電界緩和領域を形成し、この電界緩和領域内に、高濃度な帯状の第２導電型領域および帯状のコンタクト孔を形成し、このコンタクト孔内に帯状の第３の溝を形成し、第３の溝の内部領域に第２導電型不純物のイオン注入を複数回行って深い第２導電型領域を形成すると共に、コンタクト孔を介して帯状の第２導電型領域と前記深い第２導電型領域内の第３の溝内表面を接触するよう金属電極を形成するので、高耐圧化を図る半導体装置を提供することができるようになる。
【００４７】
請求項１７の発明によれば、請求項１６の発明において、深い第２導電型領域の接合深さが、島状の第２導電型領域の接合深さよりも深く設定されるので、より高耐圧化を図った半導体装置を提供することができるようになる。
【００４８】
【発明の実施の形態】
（第１の実施形態）
以下、本発明をトレンチゲート型のＭＯＳＦＥＴあるいはＩＧＢＴに適用した場合の第１の実施形態について図１ないし図６を参照して説明する。
図１（ａ），（ｂ）は、本発明にかかるトレンチゲート型構造を採用したＭＯＳＦＥＴ２１およびＩＧＢＴ４１のゲート部分の構造を模式的断面図で示すものである。
【００４９】
まず、同図（ａ）を参照してＭＯＳＦＥＴ２１について説明する。第１導電型であるｎ型に形成された半導体基板２２は、裏面側に高濃度ｎ型領域２２ａが形成されており、表面側には素子形成領域に対応する部分に島状に第２導電型であるｐ型の不純物が複数回のイオン注入により導入されたベース領域２３が第２導電型領域として形成されている（ゲート電極部を示す本図では基板端部まで接合面が延びた状態で表示されている）。このベース領域２３の深さ方向の不純物濃度の分布すなわちチャネルに沿った方向の不純物濃度の分布は、後述するように、イオン注入によってなだらかな変化もしくは台形状をなすように設けられている。
【００５０】
ベース領域２３内に第１導電型であるｎ型の不純物が高濃度で導入された高濃度第１導電型領域であるソース領域２４が形成されている。また、ベース領域２３の他の領域には高濃度でｐ型不純物が導入され高濃度ｐ型領域２５が形成されている。ソース領域２４およびベース領域２３を貫通して半導体基板２１に達するようにトレンチ２６が形成されている。トレンチ２６の内部には内壁面に成膜された所定膜厚のゲート絶縁膜２７を介して多結晶シリコンからなるゲート電極２８が電極部として充填された状態に形成されている。
【００５１】
このゲート電極２８を覆うように絶縁膜２９が形成されており、ゲート電極２８は所定の部位から外部に電気的に接続される。絶縁膜２９を覆うようにし、且つソース領域２４の一部とベース領域２３とオーミックコンタクトをとるように金属膜によりなるソース電極３０が形成され、同様に裏面側には全面に金属膜によりドレイン電極３１が形成されている。
【００５２】
次に、図１（ｂ）に示すトレンチゲート型構造を採用したＩＧＢＴ４１について簡単に説明する。このＩＧＢＴ４１においては、第１導電型であるｎ型の半導体基板４２として、裏面側に第２導電型であるｐ型不純物を高濃度で導入したｐ型層４２ａを設けたものを使用している。そして、この半導体基板４２を用いて入ることを除いて、他の構造については上述したＭＯＳＦＥＴ２１とほぼ同じ構造に形成されている。
【００５３】
すなわち、第２導電型であるｐ型のベース領域４３、高濃度で第１導電型であるｎ型の不純物が導入形成された高濃度ｎ型エミッタ領域４４、高濃度ｐ型領域４５、トレンチ４６、ゲート絶縁膜４７、ゲート電極４８、絶縁膜４９、エミッタ電極５０および裏面側のコレクタ電極５１が形成された構成とされている。そして、図示したように、対応する部分の構成は、ソースがエミッタに、ドレインがコレクタに名称が変わっていることを除いて、両者は同じように形成されている。
【００５４】
上記した構成によれば、ＭＯＳＦＥＴ２１あるいはＩＧＢＴ４１のいずれにおいても、ベース領域２４，４４の深さ方向に対する不純物濃度分布をなだらかになるように形成しているので、ゲート電極２８，４８に制御電圧を与えて駆動制御する際に、チャネルを形成するベース領域２４，４４の部分でPinch 抵抗を低減することができる。また、この構成を採用することにより、サブショルド係数を改善することができ、カットオフ特性およびＦＥＴの増幅率も改善することができるようになる。さらに、ＦＥＴの電流能力に寄与するコンダクタンス特性についても改善することができるようになる。なお、これらの特性改善の具体的なデータについては、次に示す製造工程の説明の後に図を参照して説明する。
【００５５】
次に、上記構成のトレンチゲート型構造を採用したＭＯＳＦＥＴ２１およびＩＧＢＴ４１の製造工程について、特に、ゲート電極２８，４８を形成する工程を中心として図２を参照して説明する。なお、図２においては、図１（ａ）に示したＭＯＳＦＥＴ２１を代表として符号を付しているが、上述した対応する構成要素の符号と置き換えることによりＩＧＢＴ４１も全く同様の製造工程として説明することができるものである。
【００５６】
さて、図２（ａ）に示すように、ｎ型の半導体基板２２の表面に、例えば膜厚＝４０ｎｍの熱酸化膜をマスク材６１として形成する。次に、このマスク材６１を通して、例えば加速電圧４８０ｋｅＶで第１の高加速イオン注入処理を行って第１のイオン注入層６２を形成する。この第１の高加速イオン注入処理では、第２導電型不純物であるｐ型の不純物例えば硼素イオン（Ｂ）を、半導体基板２２に対して注入量が５．０×１０13（atoms/cm2 ）となるように設定して行う。また、注入するイオンは、素子形成領域であるベース領域２３に対応した島状の領域に選択的に導入される（同図（ｂ）参照）。なお、同図中では、ベース領域２３の中央部のみが示されるので、島状の周辺部は示されていない。
【００５７】
次に、同一マスク材６１を通して第２の高加速イオン注入処理を行う。この第２の高加速イオン注入処理は、第１の高加速イオン注入処理とは異なる加速電圧、例えば加速電圧３２０ｋｅＶで、ｐ型不純物である例えば硼素イオン（Ｂ）を第１の高加速イオン注入処理時と同じ島状になるよう半導体基板２２に注入量が５．０×１０13（atoms/cm2 ）となるように注入して第２のイオン注入層６３を形成する（同図（ｃ）参照）。この後、熱処理を実施することにより、前記の台形に近い上に凸ななだらかな不純物濃度分布を持つベース領域２３を形成する（同図（ｄ）参照）。
【００５８】
次に、ベース領域２３の内部に、第１導電型の不純物であるｎ型不純物例えば砒素（Ａｓ）をイオン注入処理により導入して熱処理を行うことで高濃度の第１導電型領域としてのソース領域２４を形成する（同図（ｅ）参照）。この時、その後の工程で形成するトレンチ２６の開口部のゲート絶縁膜２７の膜質を劣化させないようにするために、ソース領域２４の形成領域へのイオン注入量を１．０×１０15（atoms/cm2 ）以下に設定している。
【００５９】
その後、異方性エッチング処理を行うことにより、半導体基板２２の厚さ方向にトレンチ２５を形成する（同図（ｆ）参照）。この異方性エッチング処理では、トレンチ２５の深さ寸法がソース領域２４およびベース領域２３を貫通して半導体基板２２の部分に達するように形成される。
【００６０】
この後、犠牲酸化工程等を経てトレンチ２６の内壁面の形状を改善し、マスク材６１および、犠牲酸化膜を除去した後に、例えばＯＮＯ膜（Oxide-Nitride-Oxide ）をゲート絶縁膜２６として形成する（同図（ｇ）参照）。その後、例えば燐（Ｐ）を不純物として含んだ多結晶シリコン膜６４を全面に堆積させてゲート絶縁膜２７を形成したトレンチ２６内を埋め込み（同図（ｈ）参照）、続いて図示のようにＴ字型の断面となるようにパターニングしてエッチング処理を行うことでゲート電極２８を形成する（同図（ｉ）参照）。
【００６１】
続いて、ベース領域２３のうちでソース領域２４を除いた領域にｐ型不純物を高濃度で導入した高濃度ｐ型領域２５を形成し（同図（ｊ）参照）、全面に絶縁膜２９を形成してこれをゲート絶縁膜２７と共にパターニングすることで、ゲート電極２８の表面部分を覆うように残した状態に形成する。この後、全面に金属を蒸着などにより被膜してソース電極３０を形成する（同図（ｋ）参照）。最後に、裏面にも金属電極を形成して（同図（ｍ）参照）チップの製造工程が終了する。
【００６２】
次に、上記構成および製造工程によってもたらされる本実施形態の効果について実測データと共に説明する。まず、図３（ａ）は本実施形態の製造方法を適用してベース領域２３を形成した場合におけるチャネルに沿った不純物濃度分布の測定結果を示している。同図（ｂ）は、比較のために、従来品の同等位置における不純物濃度分布の測定結果を示している。
【００６３】
同図からわかるように、ｐ型の不純物であるＢ（硼素）の分布状態は、深さ方向に沿って台形状をなすようになだらかな変化を呈しており、従来品の急峻な低下傾向を示す分布状態と比較して大きく改善されている。これは、２回の高加速イオン注入工程を実施して深い領域にイオン注入層６２，６３を形成して熱処理によって再分布させベース領域２３を形成することにより実現しているからである。
【００６４】
このようにベース領域２３のチャネル部分の不純物分布をなだらかにすることで、ＭＯＳＦＥＴ２１の電気的特性として次のような結果を得ることができた。すなわち、上記した製造工程を経て作製した本実施形態におけるトレンチゲート型のＭＯＳＦＥＴ２１（本発明品）と、従来の製造工程を経て作製した同一ゲート絶縁膜でしきい値のほぼ等しいトレンチゲート型ＭＯＳＦＥＴ（従来品）を準備し（図４（ａ）参照）、それらのPinch 抵抗部のシート抵抗値（Ω／□）を比較した結果を図４（ｂ）に示している。
【００６５】
この図４（ｂ）からわかるように、本発明品のものは、従来品と同一ゲート絶縁膜厚，同一しきい値であるが、従来品に比べてPinch 抵抗が大幅に低減できていることがわかる。また、これらのＭＯＳＦＥＴについて測定したサブショルド係数について図５に示し、ゲート幅当たりのコンダクタンス値ｇｍ／Ｗ（μＳ／μｍ）を比較した結果を図６に示している。
【００６６】
図５からわかるように、本発明品のものは、カットオフ特性および、ＦＥＴの増幅率に寄与するサブショルド係数が従来品に比べて改善されている。また、図６からわかるように、本発明品のものは、ＦＥＴの電流能力に寄与するコンダクタンス値ｇｍ／Ｗが従来品に比べて約２０％向上している。
【００６７】
本実施形態によれば、トレンチゲート型の半導体素子のチャネルに沿った不純物濃度に着目し、ベース領域２３の不純物濃度の分布がなだらかな変化となるように、２回の高加速イオン注入処理工程を経てチャネル領域の不純物濃度を高めるように形成したので、しきい値のばらつきを低減することができると共に、Pinch 抵抗を低減することができる。また、サブショルド係数およびコンダクタンス値についても改善することができるので、電気的特性の向上を図ることができるようになる。
【００６８】
なお、上記実施形態においては、ベース領域２３の形成に際して２回の高加速イオン注入処理工程を実施するようにしたが、これに限らず、３回以上のイオン注入処理工程を実施して不純物濃度分布の改善をするようにしても良い。また、イオン注入量についても、熱処理後の分布状態を想定して適宜に変更設定することができる。
【００６９】
（第２の実施形態）
図７ないし図１７は本発明の第２の実施形態を示すもので、以下、第１の実施形態と異なる部分を中心として説明する。なお、この第２の実施形態においては、基本構成となる第１のタイプのものとこれを変形させた他のさまざまなタイプのものとがあり、これらのものの構造およびその製造方法を説明した上で、それらの電気的特性の測定結果について説明をする。
【００７０】
（１）第１のタイプ
図７は基本構成である第１のタイプのトレンチゲート型ＩＧＢＴ７１の模式的縦断面を示すものである。このＩＧＢＴ７１について、第１の実施形態におけるＩＧＢＴ４１と異なる部分を説明する。このＩＧＢＴ７１のトレンチゲート部分の構成は基本的には同じであり、隣接する第１の溝としてのトレンチ４６の間に位置するベース領域４３に第２の溝としてエミッタトレンチ７２を形成し、このエミッタトレンチ７２を介して不純物を導入して第１導電型突出領域としてのＰボディ領域７３を形成すると共に高濃度ｐ型領域７４を形成している。また、この構成においては、エミッタ電極５０を隣接するもの同士が異なるエミッタ電極５０ａ，５０ｂとして形成されているところが異なる。
【００７１】
さて、上述したＰボディ領域７３の接合深さは、トレンチ４６の底面部よりも深い位置まで達するように形成されており、後述するトレンチ４６の底面部における電界集中を緩和すると共にこれによってゲート絶縁膜４７の劣化を防止する機能を有する。
【００７２】
次に、上記した第１のタイプもトレンチゲート型ＩＧＢＴ７１の製造工程について簡単に説明する。図８はトレンチ４６の形成領域を中心として示した製造工程別の模式的断面図である。半導体基板４２は裏面側の高濃度ｐ型領域４２ａを省略して示している。同図（ａ）ないし（ｆ）までの製造工程は、図２（ａ）ないし（ｊ）と同様の過程であるから説明を省略する。
【００７３】
上述の過程を経て、同図（ｆ）に示すようにゲート電極４８を形成した後、このゲート電極４８を覆うように絶縁膜４９をパターニングして形成し、さらにマスク材７５をパターニング形成する（同図（ｇ）参照）。このマスク材７５のパターニングでは、前述したエミッタトレンチ７２を形成するように開口を形成する。この後、異方性エッチング処理を行って、半導体基板４２の膜厚方向に所定深さ寸法のエミッタトレンチ７２を形成する。
【００７４】
続いて、図９（ａ）に示すように、マスク材７５を利用してエミッタトレンチ７２の内部のみに、第１のイオン注入層７６を形成する。この場合、例えば加速電圧＝４８０ｋｅＶの第１の高加速イオン注入により第２導電型（ｐ型）不純物、例えば硼素（Ｂ）を注入する。その後、同一マスク材２３を利用して第１の高加速イオン注入とは異なる加速電圧、例えば加速電圧＝３２０ｋｅＶの第２の高加速イオン注入によりｐ型不純物、例えば硼素（Ｂ）をエミッタトレンチ７２の内部に注入して第２のイオン注入層７７を形成する（同図（ｂ）参照）。
【００７５】
続いて、熱処理を実施して第１および第２のイオン注入層７６，７７の不純物を拡散させてＰボディ領域７３を形成する（同図（ｃ）参照）。次に、もう一度マスク材７５を利用してエミッタトレンチ７２の内部のみに、例えば加速電圧＝２０ｋｅＶのイオン注入によりｐ型不純物として例えば硼素（Ｂ）を注入量＝４．０×１０15（atoms/cm2 ）注入してイオン注入層７８を形成する（同図（ｄ）参照）。そして、例えば９５０℃，２０分の低温短時間の熱処理を行うことにより接合深さの深い高濃度ｐ型領域７４を形成する（同図（ｅ）参照）。
【００７６】
その後、マスク材７５の除去処理を行ってから、例えば、アルミ合金を高温フロースパッタ法で成膜することにより、エミッタトレンチ７２内にもアルミ合金を充填してエミッタ電極５０ａ，５０ｂを形成する（同図（ｆ）参照）。さらに、裏面電極形成工程（同図（ｇ）参照）を経て半導体装置が形成される。
【００７７】
（２）第２のタイプ
次に、図１０および図１１を参照して第２のタイプのトレンチゲート型ＩＧＢＴ８１の構成について説明する。この第２のタイプのＩＧＢＴ８１では、図１１に示しているように、ゲート電極４８の平面的なパターンが単位領域毎に矩形状の閉じたパターンとなるように形成されている。つまり、図１０に示すゲート電極４８が隣接している物同士がエミッタ領域４４をはずれた部分で環状に連結されている。
【００７８】
そして、それら矩形の環状に連結されたゲート電極４８の間に設けられているエミッタ領域４４にはエミッタトレンチ７２が形成され、Ｐボディ領域７３が形成されている。さらに、コンタクト孔７９を介してエミッタ電極５０が形成されている。また、ゲート電極４８で囲われている領域内部はエミッタトレンチ７２を設けず、そのまま絶縁膜８２で覆う構成である。
【００７９】
これにより、ゲート電極４８の両側に設けられるｐ型領域４３のうちＰボディ領域７３が形成されている側のみをチャネルとして使用し、ゲート電極４８で囲われている側はチャネルとして使用しない構成となる。この結果、オン時にはゲート電極４８のＰボディ領域７３側にチャネルが形成され、ゲート電極４８で囲われた側は電気的に浮遊するため、キャリアの放出効率を増大させることができるようになり、オン抵抗または、オン電圧を著しく低減することができるようになる。
【００８０】
（３）第３および第４のタイプ
図１２（ａ）は第３のタイプのトレンチゲート型ＩＧＢＴ８３を示すものである。これは、第２のタイプのトレンチゲート型ＩＧＢＴ８１の矩形状の平面パターンを有するゲート電極４８に対して、そのコーナー部に傾斜部を設けたパターンとしたゲート電極４８ａを設けたものである。また、図１２（ｂ）は第４のタイプのトレンチゲート型ＩＧＢＴ８４を示すもので、同様にしてゲート電極４８ｂのようにコーナー部を丸くするパターンとしている。これにより、ゲート電極４８ａ，４８ｂのように環状に閉じたパターンを形成する際に、熱応力等による結晶欠陥の発生を抑止することができ、ゲート特性の向上を図ることができるようになる。
【００８１】
（４）第５のタイプ
図１３（ａ）は第５のタイプのトレンチゲート型ＩＧＢＴ８５を示している。これは、ゲート電極４８により囲われた領域のｐ型領域４３にはコンタクト形成用の高濃度ｐ型領域４５を形成しない構成としたものである。これは、その領域にエミッタ電極５０を設けないことから高濃度ｐ型領域４５を形成することが不要となるからである。
【００８２】
なお、ゲート電極４８で囲われた領域内においては、この領域を電気的に浮遊した状態に設けるから、素子の電気的構成上からはエミッタ領域４４は不要である。しかし、ここで高濃度ｎ型のエミッタ領域４４を形成しているのは、トレンチ４６を形成する際に、異方性エッチング処理に続いて行う表面処理で、不純物濃度に依存したエッチングを行って開口部を図１０に示したように上に凸の丸みを持たせた形状とすることができ、これによって、ゲート絶縁膜４７を形成した後にゲート電極４８を形成する場合に、電気的特性の向上を図ることができるからである。
【００８３】
（５）第６のタイプ
図１３（ｂ）は第６のタイプのトレンチゲート型ＩＧＢＴ８６を示している。この構成においては、ゲート電極４８で囲われた領域内においてもエミッタトレンチ７２ａを形成してＰボディ領域７３を形成し、その上でエミッタ電極５０ｂを設ける。しかし、ここで設けるエミッタ電極５０ｂは、ゲート電極４８間の領域に設けるエミッタ電極５０ａとは電気的な接続を行わず、電気的に浮遊した状態に設ける。
【００８４】
（６）本実施形態の特性測定結果の説明
次に、図１４ないし図１７を参照して本実施形態の構成を採用した場合における特性のシミュレーション結果および測定結果について説明する。
まず、本実施形態の特徴の一つであるＰボディ領域７３を設けた場合の特性について述べる。図１４は本実施形態にかかる構成のトレンチゲート型ＩＧＢＴにおける１次降伏状態をシミュレーションを行って得たＩｃ／Ｖｃｅ特性を示している。
【００８５】
図１４では、比較のために図２２（ａ）で示した従来構造のものを図中（ａ）として破線で示し、本実施形態にかかる第１のタイプのＩＧＢＴ７１を図中（ｂ）として実線で示し、第２のタイプのＩＧＢＴ８１を図中（ｃ）として示している（ここでは、ゲート電極４８を形成しているトレンチ４６をＰボディ領域７３よりも浅い深さで形成している）。また、これらの各構造のもので降伏時における電界分布を図１５（ａ）〜（ｃ）に対応させて示している。この電界分布を示す図１５（ａ）〜（ｃ）では、ゲート電極部分を中心とした半導体基板の断面についてシミュレーションした結果を示している。図中、破線でｐｎ接合の境界を示し、実線で等電位線を示している。図中、下方に位置する等電位線が高電圧側のものである。
【００８６】
図１４に示したシミュレーション結果から明かなように、同一仕様の半導体基板を用いた構成としながら、本実施形態にかかる第１のタイプ、第２のタイプのＩＧＢＴ７１，８１は、従来構成のものに比べて降伏電圧が５０〜８０Ｖ程度改善されていることがわかる。
【００８７】
また、図１５に示すように、従来構造（ａ）においては、降伏時にゲート電極底部に電界が集中しているが、た電界集中点は、第１のタイプのＩＧＢＴ７１の構造（ｂ）のものではゲート電極４８底部とＰボディ領域７３底部とに分散させることができる。また第２のタイプのＩＧＢＴ８１の構造（ｃ）のものでは、ゲート電極４８底部からＰボディ領域７３底部に電界集中点を移動させることができる。これにより、降伏時の電界集中により発生するホットキャリアがゲート絶縁膜４７に与える損傷で劣化するのを低減させることができるようになり、ゲート絶縁膜４７の長寿命化を図れるようになる。つまり、ＩＧＢＴ７１，８１の長寿命化を図れると共に長期信頼性を確保することができるようになる。
【００８８】
次に、上記した構成のものに加えて、前述した第６のタイプのＩＧＢＴ８６（ｄ）を含めた４つの構造のＩＧＢＴ（ａ）〜（ｄ）について、シミュレーションにより次の特性について求めた。それぞれのＩＧＢＴ（ａ）〜（ｄ）にゲート電圧Ｖｇとして１５Ｖ印加し、このときのコレクタ電流Ｉｃとコレクタ・エミッタ間電圧Ｖce特性を求めると共に、コレクタ電流Ｉｃが３００Ａ／ｃｍ2 の時のオン電圧Ｖonを求めた結果を図１６に示している。
【００８９】
この結果から分かるように、電子を放出するチャネルが片側にしかない構造を採用したＩＧＢＴ（ｃ）および（ｄ）であっても低いオン電圧Ｖonを得ることができている。これは、ゲート電極４８のチャンネルを形成している側と反対側において、電気的に浮遊した状態であることがオン電圧Ｖonを低減させることに寄与していることを示唆している。
【００９０】
これを解明するために、３つのタイプのＩＧＢＴ（ａ）〜（ｃ）の構造において、コレクタ電圧Ｖceを２．０Ｖ、ゲート電圧Ｖｇを１５Ｖとしたときのチャネル部に沿った方向に対する電子密度分布をシミュレーションにより求めた。この結果を図１７に示す。この結果から分かるように、ＩＧＢＴ（ｂ），（ｃ）においては、先に記載したように、ゲート電極４８の片側を電気的に浮遊させることで、チャネル内を流れる電子が従来構造のＩＧＢＴ（ａ）のものに比べて増大されていることがわかる。
【００９１】
このような第２の実施形態によれば、次のような効果を得ることができる。
第１に、第１のタイプに代表されるＩＧＢＴ７１のように、隣接するトレンチ４６のゲート電極４８間のベース領域４３に、接合深さが深いＰボディ領域７３を設ける構成としたので、降伏電圧の改善を図ることができると共に、ゲート電極４８底部とＰボディ領域７３底部とに電界集中点を分散させることができるので、ゲート絶縁膜４７がホットキャリアにより受ける損傷を低減して信頼性の向上を図ることができる。
【００９２】
第２に、第２のタイプに代表されるＩＧＢＴ８１のように、ゲート電極４８の片側にのみチャネルを形成させ、他方を電気的に浮遊させる構造を採用したので、キャリアの放出効率を増大させることができるようになり、オン抵抗または、オン電圧を著しく低減することができるようになる。
【００９３】
（第３の実施形態）
図１８および図１９は本発明の第３の実施形態を示すもので、高耐圧を得るための外周部の構造の改善を図ったものである。この実施形態においては、Ｐボディ層７３を形成した第２の実施形態の各タイプにおいて適用しており、これによって外周部の構造改善のための製造工程を別途に追加することなく実施できるようにしたものである。
【００９４】
この構成においては、図１８に示しているように、島状に形成したｐ型のベース領域４３の外周部にこれを取り囲むようにしてこのベース領域４３よりも接合深さの深い電界緩和領域としてのガードリング９１が形成されていると共に、ベース領域４３の外のｎ型の半導体基板４２の領域に同じく接合深さの深い例えば４本の環状をなす電界緩和領域としてのフィールドリミッティングリング９２を設けた構成としている。
【００９５】
４本のフィールドリミッティングリング９２は、その本数、接合深さおよび配置間隔が半導体基板４２の不純物濃度や種々の物性定数を基にして決められるもので、隣接するフィールドリミッティングリング９２間で分担する電位差が適切な範囲に入るように設定されているものである。
【００９６】
ガードリング９１の部分には、エミッタトレンチ７２の形成工程においてそのエミッタトレンチ７２と同じ深さで対応する形状に第３の溝としてのリング用トレンチ９３ａが形成されている。そして、Ｐボディ層７３形成工程と同じ工程において、このリング用トレンチ９３ａを介してイオン注入処理を行うことによりｐ型の不純物を導入してｐ型のガードリング９１を形成し、さらにコンタクト形成用としてリング用トレンチ９３を介して不純物を導入することで高濃度のｐ型領域９４を形成している。リング用トレンチ９３ａの内部には高濃度のｐ型領域９４とオーミックコンタクトを形成するようにエミッタ電極５０が延長して設けられている。
【００９７】
フィールドリミッティングリング９２の部分には、あらかじめ、島状のｐ型ベース領域４３を形成する際に同時にその形状に対応したリング状のｐ型領域４３ａを形成している。そして、エミッタトレンチ７２の形成工程においてそのエミッタトレンチ７２と同じ深さで対応する形状に第３の溝としてのリング用トレンチ９３ｂが形成される。
【００９８】
そして、Ｐボディ層７３形成工程と同じ工程において、このリング用トレンチ９３ｂを介してイオン注入処理を行うことによりｐ型の不純物を導入してｐ型のフィールドリミッティングリング９２を形成し、さらにコンタクト形成用としてリング用トレンチ９３ｂを介して不純物を導入することで高濃度のｐ型領域９５を形成している。各ｐ型領域９５には、エミッタ電極５０を形成する際に、同時にフィールドリミッティングリング９２と対応する形状にリング用電極９６が形成されており、フィールドリミッティングリング９２の全周に渡って電位が等しくなるように形成されている。各フィールドリミッティングリング９２の間においては、半導体基板４２の表面部分にＬＯＣＯＳ９７が形成されており、表面部分での空乏層の広がりを阻害する蓄積層の形成を抑制するようになっている。
【００９９】
これにより、島状のベース領域４３はその外周部分においてガードリングが形成され、その外周の半導体基板４２の表面領域にはフィールドリミッティングリング領域が設けられ、半導体チップの最外周部分にはいわゆるＥＱＲを設けるＥＱＲ領域として形成された状態となる。また、ガードリングの領域よりも外周部分の表面には絶縁膜による保護膜９８が形成されている。
【０１００】
このような構成とすることで、ガードリング９１およびフィールドリミッティングリング９２により、エミッタＥとコレクタＣとの間に電圧が印加された状態では、主としてベース領域４３の外側のｎ型領域（半導体基板４２側）に空乏層が広がるようになる。このとき、ベース領域４３の端部におけるｐｎ接合の曲率が小さいと電界集中が起こりやすくなって耐圧が低下しやすくなるが、ガードリング９１が深い位置まで形成されているので、曲率が大きくなって電界集中を緩和することができる。
【０１０１】
また、ベース領域４３の外側のｎ型領域（半導体基板４２側）では、半導体基板４２の表面の空乏層の広がりが抑制される傾向にあるので、バルクよりも電界集中が起こりやすい状態となるが、フィールドリミッティングリング９２が適切な間隔を持って配置されているので、それぞれの間で絶縁破壊を起こさない程度の適切な電位差に分担され、空乏層の広がりを良好にすることができる。
【０１０２】
これによって、全体としての耐圧を高めることができるようになる。また、この場合において、従来構造のもの（図２４参照）と異なり、深い接合のガードリング９１やフィールドリミッティングリング９２を形成する際に、リング用トレンチ９３ａ，９３ｂを形成して不純物の導入を行うので、横方向への不純物の拡散を少なくして形成することができるようになり、全体としてチップサイズが大型化するのを抑制することができるようになる。
【０１０３】
図１９は、上記構成の外周構造を有するダイオードを試作してその耐圧を測定した結果を示すものである。ここでは、同一半導体基板に、ガードリング９１の曲率、フィールドリミティングリング９２の本数および、間隔が等しい構造で、深さが１．０μｍのリング用トレンチ９３ａ，９３ｂから高加速イオン注入処理でｐ型不純物を導入して接合深さを２．２μｍとした構成を用いた。全体としてガードリング９１とフィールドリミッティングリング９２の接合深さは、半導体基板４２の表面から３．２μｍとなる。比較のために、従来構成（図２４参照）の高耐圧ダイオードを試作してその他圧を測定した。このときのガードリングおよびフィールドリミッティングリングの接合深さは４．０μｍである。
【０１０４】
この図１９から明らかなように、本発明にかかる構造のものでも従来構成のものと同等以上の耐圧（８００Ｖ以上）を得ることができた。これによって、深い接合深さを必要とする高耐圧構造を、ガードリング９１やフィールドリミッティングリング９２の横方向への拡散を抑制して得ることができ、チップサイズの増大を抑制することができるようになる。
【０１０５】
（他の実施形態）
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
第１の実施形態においては、ベース領域４３を２回のイオン注入処理により不純物を導入して行うようにしたが、これに限らず、３回以上のイオン注入処理により不純物を導入する工程を採用することもできる。また、それぞれのイオン注入処理におけるイオンの注入量やイオン種は適宜変更することができる。
【０１０６】
第２の実施形態においては、Ｐボディ領域７３を２回のイオン注入処理により不純物を導入して行うようにしたが、上述同様に、３回以上のイオン注入処理を行って形成しても良いし、イオン種や注入量も適宜変更することができる。
【０１０７】
また、ゲート電極４８の平面パターンも、ＩＧＢＴ８１，８３，８４以外にも適宜の形状に形成することができる。
第３の実施形態においては、フィールドリミッティングリング９２を４本等間隔に配置した場合のＩＧＢＴの例を示したが、これ以外にも、２本あるいは３本としても良いし、５本以上設ける構成とすることもできる。また、配置間隔も必要に応じて不等間隔にすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すトレンチゲート型ＭＯＳＦＥＴおよびトレンチゲート型ＩＧＢＴのゲート部分の模式的縦断側面図
【図２】製造工程毎に示すゲート部分の模式的縦断側面図
【図３】チャンネルに沿った部分の深さ方向の不純物濃度分布を示す図
【図４】しきい値およびシート抵抗の測定結果を従来品と比較して示す図
【図５】サブショルド係数の測定結果を従来品と比較して示す図
【図６】コンダクタンスの測定結果を従来品と比較して示す図
【図７】本発明の第２の実施形態の第１のタイプを示す図１相当図
【図８】図２相当図（その１）
【図９】図２相当図（その２）
【図１０】第２のタイプを示す図１相当図
【図１１】ゲート電極部分の配置状態を示す平面図
【図１２】第３および第４のタイプを示す図１１相当図
【図１３】第５および第６のタイプを示す図１１相当図
【図１４】降伏電圧をシミュレーションした結果を示す図
【図１５】第１のタイプ（ｂ）および第２のタイプ（ｃ）の降伏時の電界強度分布状態をシミュレーションした結果を従来構成（ａ）の結果とともに示す図
【図１６】第１，第２，第６の各タイプと従来構成のＩＧＢＴのコレクタ電圧Ｖceに対するコレクタ電流とＩｃの特性のシミュレーション結果を示す図
【図１７】第１，第２の各タイプと従来構成のＩＧＢＴのチャネルに沿った部分の電子密度分布のシミュレーション結果を示す図
【図１８】本発明の第３の実施形態を示す要部の模式的な縦断側面図
【図１９】ダイオードを高耐圧構造を用いて形成した場合の耐圧測定結果を示す図
【図２０】従来例を示す図２相当図
【図２１】チャネルに沿った深さ方向の不純物濃度分布の図
【図２２】隣接するトレンチの間の構成を示す異なる例
【図２３】Ｐボディ層を形成する場合の図２相当図
【図２４】図１９相当図
【符号の説明】
２１はトレンチゲート型ＭＯＳＦＥＴ（半導体装置）、２２，４２は半導体基板、２３，４３はベース領域（第２導電型領域）、２４はソース領域（高濃度第１導電型領域）、２５，４５は高濃度ｐ型領域、２６，４６はトレンチ（第１の溝）、２７，４７はゲート絶縁膜（絶縁膜）、２８，４８はゲート電極（電極部）、２９，４９，８２は絶縁膜、３０はソース電極、３１はドレイン電極、４１，７１，８１，８３，８４，８５，８６はトレンチゲート型ＩＧＢＴ（半導体装置）、４４はエミッタ領域（高濃度第１導電型領域）、５０はエミッタ電極、５１はコレクタ電極、６１はマスク材、６２，６３，７６，７７，７８はイオン注入層、６４は多結晶シリコン層、７２はエミッタトレンチ、７３はＰボディ層（第２導電型突出領域）、７５はマスク材、９１はガードリング（電界緩和領域）、９２はフィールドリミッティングリング（電界緩和領域）、９３ａ，９３ｂはリング用トレンチ（第３の溝）、９４，９５は高濃度ｐ型領域、９６はリング用電極、９７はＬＯＣＯＳ、９８は絶縁膜である。
【図１】
0004696335.tif 000002
【図２】
0004696335.tif 000003
【図３】
0004696335.tif 000004
【図４】
0004696335.tif 000005
【図５】
0004696335.tif 000006
【図６】
0004696335.tif 000007
【図７】
0004696335.tif 000008
【図８】
0004696335.tif 000009
【図９】
0004696335.tif 000010
【図１０】
0004696335.tif 000011
【図１１】
0004696335.tif 000012
【図１２】
0004696335.tif 000013
【図１３】
0004696335.tif 000014
【図１４】
0004696335.tif 000015
【図１５】
0004696335.tif 000016
【図１６】
0004696335.tif 000017
【図１７】
0004696335.tif 000018
【図１８】
0004696335.tif 000019
【図１９】
0004696335.tif 000020
【図２０】
0004696335.tif 000021
【図２１】
0004696335.tif 000022
【図２２】
0004696335.tif 000023
【図２３】
0004696335.tif 000024
【図２４】
0004696335.tif 000025