(57)【特許請求の範囲】
【請求項１】
二重ダマスク構造体を製造するための方法において、
ａ）少なくとも１つの導電性領域を含む半導体基板上に、流動性酸化物、ＣＶＤ酸化物、ＢＳＧ、パリレン（Parylene（登録商標））、ポリイミドおよびＰＢＯから成るグループから選択された物質から製造された犠牲物質層を形成させ、
ｂ）導電性領域を覆う少なくとも１つのスタッドが得られるよう犠牲物質層をパターン化させ、
ｃ）半導体基板上に少なくとも１つのスタッドを包囲する、有機ドープＣＶＤ酸化物、ＣＶＤ酸化物およびシリコン含有有機物質から成るグループから選択された物質から製造された金属間誘電層を形成させ、
ｄ）金属間誘電層に導電性ライン開口を形成させ、少なくとも１つのスタッドの頂部を開口内で露出させ、
ｅ）バイアを得るため金属間誘電層から少なくとも１つのスタッドを除去し、但し、この除去工程は少なくとも１つのスタッドのエッチングを含み、ＢＨＦまたは酸素はエッチング工程で使用され、および少なくとも1つのスタッドと前記金属間誘電層との間のエッチング選択性は≧８：１であるものとし、
さらに、金属間誘電層中のバイアを導電性物質で充填する工程を含む
ことから成ることを特徴とする、二重ダマスク構造体の製造方法。
【請求項２】
さらに、導電性ライン開口を形成する前に、金属間誘電層を平坦化する工程を含む、請求項１に記載の方法。
【請求項３】
導電性物質を、ＷとＡｌとから成るグループから選択する、請求項１に記載の方法。
【請求項４】
二重ダマスク構造体を製造する方法において、
ａ）半導体基板の少なくとも１部分の上に、少なくとも１つのスタッドにパターン化されている、流動性酸化物、ＣＶＤ酸化物、ＢＳＧ、パリレン（Parylene（登録商標））、ポリイミドおよびＰＢＯから成るグループから選択された物質から製造された犠牲物質層を形成させ、
ｂ）半導体基板の少なくとも１部分の上に、表面が平坦な、有機ドープＣＶＤ酸化物、ＣＶＤ酸化物およびシリコン含有有機物質から成るグループから選択された物質から製造された金属間誘電層を形成させて、少なくとも１つのスタッドを包囲させかつ覆わせ、
ｃ）金属間誘電層をエッチングして、少なくとも１つの導電性ライン開口を形成させ、少なくとも１つのスタッドの頂部を開口内で露出させ、かつ
ｄ）金属間誘電層から少なくとも１つのスタッドを除去して、バイアを形成させ、但し、この除去工程は少なくとも１つのスタッドのエッチングを含み、ＢＨＦまたは酸素はエッチング工程で使用され、および少なくとも1つのスタッドと前記金属間誘電層との間のエッチング選択性は≧８：１であるものとすることを含み、
さらに、金属間誘電層中のバイアを導電性物質で充填する工程を含むことを特徴とする、二重ダマスク構造体の製造方法。
【請求項５】
導電性物質を、ＷとＡｌとから成るグループから選択する、請求項４に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体の製造、さらに詳細には、二重ダマスク構造体の形成に関するものである。
【０００２】
【従来の技術】
一般に、半導体装置には、多数の回路が含まれ、これらが集積回路を形成している。集積回路は、コンピュータおよび電子機器にとって有用であり、数百万個のトランジスタおよび他の回路素子を含むことがあり、これらをシリコン単結晶半導体装置、すなわちチップ上に製造することができる。装置を作動させるためには、信号路の複雑なネットワークが、通常、装置の表面に分布させられた回路素子を接続するように経路決定することになる。装置全体に亘る前記の信号の効率的な経路決定は、集積回路の複雑性が増すよりも一層困難になる。したがって、二重ダマスク構造体として周知の多段または多層の配列は、装置の密度を増大させ、したがって高密度で組み込まれた半導体装置の積層相互接続段を可能にする性能により望ましい。
【０００３】
二重ダマスク構造体で集積回路を製造する場合、半導体装置の酸化シリコンのような絶縁物質または誘電物質が、通常、たとえば、数千の開口でパターン化されて、導電性ライン開口およびバイア開口を形成させる。次いで、集積回路の能動素子および／または受動素子を相互接続させるために、導電性ライン開口およびバイア開口を、導電性金属層、たとえばアルミニウムで充填することができる。また、二重ダマスク構造体は、半導体装置を取付けることができる多層基板の絶縁層、たとえばポリイミド中に、金属、たとえば銅の多層導電性ラインを形成させるのに利用することもできる。
【０００４】
二重ダマスク構造の製造方法は既知である。たとえば、米国特許第5,422,309号；同第5,529,953号；同第5,602,423号；および同第5,614,765号を参照されたい。一般に、標準二重ダマスク構造体は、まず、反射防止膜（ＡＲＣ）およびフォトレジスト層によって絶縁層をコーティングすることによって製造することができる。次いで、フォトレジストは、バイア開口の画像パターンを持つ第１マスクによって露光され、前記のパターンが、絶縁層によって異方性にエッチングされて、下にある導電性層を露光する。バイア開口をエッチングした後、残りのＡＲＣおよびフォトレジストが除去される。次いで、ＡＲＣおよびフォトレジストの新しい層が付着させられる。このレジストは、導電性ライン開口の画像パターンを持つ第２マスクによって露光される。第２画像パターンは、一般に、導電性ライン開口によってバイア開口を包囲するように第１マスクパターンと位置合わせされることになる。導電性ライン開口が形成されることになるレジストの部分が除去されて、バイア開口および絶縁層を露光する。次いで、露光された絶縁層は、エッチングされて、導電性ラインの高さに等しい所望の深さにされる。エッチングが完了すると、バイア開口および導電性ライン開口の２つを、導電性金属層で充填することができる。
【０００５】
ＡＲＣおよびフォトレジスト層の第２の付着によってバイアをＡＲＣで充填し、導電性ライン開口を形成する次のエッチングの間、バイア内にポリマーを沈着させる。原則として、小さくなるにつれて、前記ポリマーの沈着により、バイアおよび導電性ライン開口の境界面にＳｉＯ2フェンスが形成されることになる。フェンスの存在は金属がバイアへ流入するのを遮断し、そこに空隙を形成させる。このような空隙により、バイア抵抗および場合によってはバイア不良が増大することになる。
【０００６】
【発明が解決しようとする課題】
上記により、バイア−ライン開口においてフェンスを形成させない二重ダマスク構造体を提供するという課題が課された。
【０００７】
【課題を解決するための手段】
半導体基板上に犠牲物質層を形成する段階、半導体基板上に金属間誘電層を形成する段階、金属間誘電層に導電性ライン開口をエッチングする段階、そして犠牲物質層を除去する段階が含まれる二重ダマスク構造を製造する新規方法が見出された。
【０００８】
特に有用な実施態様において、この方法には下記の段階が含まれる：
ａ）半導体基板の少なくとも１部分の上に犠牲物質層を形成する；
ｂ）犠牲物質層を少なくとも１つのスタッド中にパターン化する；
ｃ）半導体基板の少なくとも１部分の上に金属間誘電層を形成する；
ｄ）金属間誘電層中に少なくとも１つの導電性ライン開口をエッチングする；
ｅ）金属間誘電層から少なくとも１つのスタッドを除去する；および
ｆ）金属間誘電層の少なくとも１つのスタッドを導電性物質と取替える。
【０００９】
好ましい実施例の説明
二重ダマスク構造体を製造する方法の好ましい実施例を図面を参照しながら以下に述べる。
【００１０】
本発明は、集積回路（ＩＣ）の組立てに関するものである。この種のＩＣには、たとえば、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、および読出し専用メモリ（ＲＯＭ）のような記憶回路が含まれる。他のＩＣもは、プログラム可能論理アレイ（ＰＬＡ）、用途特定ＩＣ（ＡＳＩＣ）のような論理装置あるいは任意の回路装置を含んでいる。本発明により、導電性ライン開口とバイア開口の境界面において、実質的に不完全に規定されたエッジのない二重ダマスク構造体が得られる。代表的には、複数のＩＣは、シリコンウエ−ハのような半導体基板上に並列に製造される。処理後、ＩＣを分割して複数の個々のチップにするためにウエ−ハが賽の目に切断される。次いで、チップはパッケージされて、たとえば、コンピュータシステム、携帯電話、個人用携帯情報機器（ＰＤＡ）のような消費者製品および他の製品で使用するための最終製品にされる。
【００１１】
１つの実施例では、この発明には、二重ダマスク構造が形成されている誘電物質と連結する犠牲物質の利用が含まれる。この場合、二重ダマスク構造が形成されている層が金属間誘電体（ＩＭＤ）として表される。不完全に規定されたエッジは、ＩＭＤと比較してより高速のウエットエッチング速度および／またはドライエッチング速度である犠牲物質を選択することによって回避される。
【００１２】
図１では、半導体基板２０の一部が得られている。基板は、たとえば、シリコンウエ−ハから成る。また、ひ化ガリウム、絶縁体上のシリコン、ゲルマニウム、あるいは他の半導体材料のような他の基板も有用である。基板２０には、その上に形成されたＩＣ（図示されていない）が含まれる。ＩＣは、処理工程のどの段階でもよい。基板には、金属化層のような導電性領域２２が下に置かれている。また、導電性領域は、ハイドープポリシリコン層あるいはトランジスタのソースまたはドレーン領域のような能動素子の任意の部分である。１つの実施態様では、導電性領域はＤＲＡＭチップのビットラインを表している。導電性領域は、たとえば、誘電物質によって絶縁されている。代表的には、上表面３０は平坦な上表面が得られるように平坦にされる。ＩＣには、付加的な装置、回路および他の相互接続レベルが含まれることがある。
【００１３】
図示されているように、犠牲物質層１５は表面３０上の半導体基板２０の上に形成されている。犠牲物質層１５に適した物質には、当業者に周知の任意の従来物質が含まれる。１つの実施態様において、層１５を形成するのに利用される物質には、流動性酸化物、ＣＶＤ酸化物、ＢＳＧ、およびパリレン（Parylene（登録商標））、ポリイミド（たとえば感光性ポリイミド）、ＰＢＯのような非シリコン含有物質等が含まれる。ここに記載された方法で使用された犠牲物質は、以下に記載される半導体基板２０の上に引き続き形成されるＩＭＤ層よりもはるかに高速なウエットエッチング速度および／またはドライエッチング速度である。
【００１４】
厚さの適切な均一性を達成するために、通常、犠牲物質層１５は、ほぼ平坦にされることになる。必要であれば、たとえば、ＣＭＰのような別個の平坦化工程を利用することができる。代表的には、半導体基板２０の上に形成された犠牲物質層１５の厚さは、通常、ここで記載された方法にしたがって形成されたバイア開口の期待された高さに少なくとも等しいか、それより大きくなる。犠牲物質層１５の厚さは約１０００Å〜約１００００Å、好ましくは約１０００Å〜約８０００Å、より好ましくは約３０００Å〜約６０００Åになることがある。もちろん、この厚さは設計のパラメータに依存して変わることがある。
【００１５】
図２では、犠牲層が、バイアホールまたは開口が形成されることになる少なくとも１つのスタッド１２を形成するようにパターン化されている。基板の例示部分には、３つのスタッドが形成されている。しかし、当業者には、ＩＣの製造の際に、複数のスタッドが、下にある導電性領域に接触するように形成できることは自明のことである。犠牲層のパターン化には、たとえば、ＡＲＣおよびホトレジスト層の付着およびスタッドが形成されることになる場所以外の領域のホトレジストを露光源を用いて選択的に露光することが含まれる。レジスト層は現像され、かつ露光部分が除去される。次いで、基板は、たとえば、反応性イオンエッチング（ＲＩＥ）によって異方性エッチングされる。レジストによって保護されていない犠牲層部分は除去され、導電性領域２２と接触するバイア部に対応するスタッドが残る。ポジ型レジストについて述べたが、ネガ型レジストの利用もまた有用である。
【００１６】
代表的には、導電性層とスタッドとの距離は、通常、所定の導体（以下に記載されるそれぞれのスタッド１２で代替されることになる導電性物質）にとっての電流要件によって変動することになるので、たとえばエレクトロマイグレーションのような信頼性の問題を回避することができる。しかし、低電流が期待される場合、導体のサイズおよび間隔は、所定の半導体装置および／または半導体製造工程に固有の最小幅に限定されることになる。それぞれのスタッド１２間の幅は、通常、約０．１５ミクロン（μｍ）〜約１．０ミクロン、好ましくは約０．１５μｍ〜約０．３５μｍ、そしてより好ましくは約０．１５μｍ〜約０．２５μｍになる。
【００１７】
少なくとも１つのスタッド１２のパターン化に続いて、ＩＭＤ層５が半導体基板２０の表面上に、スタッド１２の上表面を覆って形成される（図３参照）。ここに記載された方法で利用されるＩＭＤ物質は、当業者には公知の任意の適切な誘電物質をも含むことがある。１つの実施態様では、ＩＭＤ物質には、Ａ４１８ＳＯＧ，ＨＳＧ−Ｒ７ＳＯＧ、有機ドープＣＶＤ酸化物、変換ＣＶＤ酸化物、シリコン含有物、非ドープケイ酸塩ガラス、ＢＣＢのような有機物質等が含まれる。
【００１８】
ＩＭＤ層５は、通常、半導体基板２０上に、スタッド１２の上表面を覆って、ほぼ平坦な層として形成させることができる。ほぼ平坦な層は、たとえば、膜上のスピンの場合のような形成工程によって直接にかまたはＩＭＤ層の形成後、化学−機械研摩（ＣＭＰ）のような平坦化技術を適用することによって達成することができる。ＩＭＤの厚さは、スタッドおよび上にある導電性ラインを収容するのに十分である。ＩＭＤは、たとえば、スタッドの高さよりｈだけ大きい厚さであるが、ただしｈは導電性ラインの高さにほぼ等しいものとする。もちろん、ｈは設計パラメータに依存する。代表的には、金属間誘電層５の厚さは、約２０００Å〜約２００００Å、好ましくは約３０００Å〜約１２０００Å、そしてより好ましくは約４０００Å〜約９０００Åまでになる。金属間誘電層５を形成する技術は、当業者に公知の範囲内である。
【００１９】
また、ＩＭＤ層は、ほぼスタッドの厚さより少し小さいかまたは等しい。平坦化後、第２のＩＭＤ層がその上に形成される。第２のＩＭＤ層の厚さは、代表的には導電性ラインの高さにほぼ等しい。第２のＩＭＤ層は、選択的にエッチングされて第１のＩＭＤ層にできる物質から成る。二重のＩＭＤ層を備えることによって、第１のＩＭＤ層は、上にある導電性ラインを形成するエッチングに対するエッチングストップとして作用する。
【００２０】
図４では、ＩＭＤ層が、導電性ライン開口９を形成するようにパターン化されている。導電性ライン開口のパターン化は通常のリソグラフィック技術およびエッチング技術を利用して完成される。このような技術には、たとえば、ＡＲＣおよびホトレジスト層の付着および引き続く、露光源からの深紫外線（ＤＵＶ）または極紫外線（ＥＵＶ）のような照射線を用いるレジスト層の選択的な露光が含まれる。他の波長の照射線もまた有用である。次いで、レジスト層の露光領域は、現像の間に除去され、ライン開口９に対応するＩＭＤ面を露光する。ＲＩＥは、開口９を形成するように実行される。ＲＩＥは、スタッドの頂部に達するのに十分な深さにエッチングするよう時間調節された時間で終了させられるかまたは二重ＩＭＤ層が利用される場合には、エッチングストップ技術を用いて終了させられるかのいずれかである。
【００２１】
次に、それぞれのスタッド１２は、ウエットエッチング工程またはドライエッチング工程によって、導電性ライン開口９の中から選択的に除去されて、図５に示されるように、バイア開口１１が形成される。本発明によれば、スタッドは選択的にエッチングされてＩＭＤ層にすることができる。スタッドとＩＭＤとの間のエッチング選択性は、ＩＭＤ層を効率的に除去せずに、スタッドを除去することが十分に可能である。１つの実施態様では、スタッドとＩＭＤと間のエッチング選択性は約≧８：１、より好ましくは約≧１２：１、なお好ましくは約≧２０：１である。バイア開口１１の形成のためのパラメータ（たとえば、腐食剤のタイプ、腐食剤の濃度、時間、温度等）は、当業者に公知の範囲内である。腐食剤の選択はスタッドの構造を含む多数の要因に依存する。適切な腐食剤には、ＢＨＦまたは酸素が含まれる。表１は、スタッドの除去に利用できる物質の組合わせと腐食剤のタイプの実例のリストである。
【００２２】
【表１】
0004690509.tif 000002
【００２３】
バイア開口１１の形成に続いて、図６に示されるように、導電性物質２５をバイア開口１１および導電性ライン開口９の中に付着させ、かつ充填させる。導電性物質２５を、たとえば、選択的化学蒸着法（ＣＶＤ）のような任意の公知の方法または常法によって形成させることもできる。ここでは任意の通常の導電性物質を利用することができる。導電性物質２５の形成に適する物質には、Ｔｉ、ＴｉＮ、ＴｉＷ、Ｗ、Ａｌ、Ｃｕ、Ｐｄ等が含まれるが、これらに限定されるものではない。好ましい物質は、ＷおよびＡｌである。
【００２４】
上記の実施例に関して、ある程度詳細に本発明を記載したが、前記の説明を読めば、変更および変法が可能なことは当業者には明らかである。したがって、本発明の要旨および範囲から逸脱することなく、ここに詳細に記載された以外にも本発明は行われうるものである。
【図面の簡単な説明】
【図１】半導体基板に形成された犠牲物質層を示す断面図。
【図２】半導体基板上のスタッドにパターン化された犠牲物質層を示す断面図。
【図３】半導体基板表面にスタッドの上表面を覆って形成された金属間誘電層を示す断面図。
【図４】エッチングした導電性ライン開口を示す断面図。
【図５】スタッドを除去された導電性ライン開口を示す断面図。
【図６】導電性金属層で満たされた導電性ライン開口およびバイア開口を示す断面図。
【図１】
0004690509.tif 000003
【図２】
0004690509.tif 000004
【図３】
0004690509.tif 000005
【図４】
0004690509.tif 000006
【図５】
0004690509.tif 000007
【図６】
0004690509.tif 000008