(57)【特許請求の範囲】
【請求項１】
Ｓｉ、Ｃ、及びＦからなる群から選択された少なくとも１つの構成元素と酸素（Ｏ）を含む第１絶縁膜と、前記第１絶縁膜と接して設けられ前記第１絶縁膜のうちの少なくとも前記酸素および前記構成元素と、Ｃｕが含まれる層中において拡散速度がＣｕよりも早くＣｕよりも前記酸素と反応しやすく熱的に安定した酸化物を形成できる所定の金属元素との化合物を主成分とし前記第１絶縁膜よりも比誘電率が高い高誘電体膜とを少なくとも有するキャパシタ絶縁膜と、
前記キャパシタ絶縁膜を挟むように設けられ、前記金属元素を含みＣｕまたはＣｕを主成分とする第１、第２キャパシタ電極とを備えるキャパシタを具備し、
前記高誘電体膜と前記第１キャパシタ電極または前記第２キャパシタ電極とは接していること
を特徴とする半導体装置。
【請求項２】
前記キャパシタ絶縁膜は、第２絶縁膜を更に有すること
を特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属元素は、Ｍｎ、Ｎｂ、Ｚｒ、Ｃｒ、Ｖ、Ｙ、Ｔｃ、およびＲｅからなる群から選択された少なくとも１つの元素を含み、
前記高誘電体膜は、αｘＯｙ、αｘＳｉｙＯｚ、αｘＣｙＯｚ、およびαｘＦｙＯｚからなる群から選択された材料を主成分とし、ここで、αは前記金属元素を表すこと
を特徴とする請求項１または２に記載の半導体装置。
【請求項４】
層間絶縁膜中に溝を形成する工程と、
前記溝内に、Ｃｕが含まれる層中において拡散速度がＣｕよりも早くＣｕよりも酸素と反応しやすく熱的に安定した酸化物を形成できる所定の金属元素を含みＣｕまたはＣｕを主成分として第１キャパシタ電極の材料となる第１合金層を埋め込む工程と、
前記第１合金層上にＳｉ、Ｃ、及びＦからなる群から選択された少なくとも１つの元素と酸素（Ｏ）を含む絶縁膜を形成する工程と、
熱処理を行うことにより、前記金属元素と前記絶縁膜の構成元素との化合物を主成分とし前記絶縁膜よりも比誘電率が高い高誘電体膜を前記絶縁膜と前記第１合金層との界面に自己整合的に形成する工程と、
前記絶縁膜上に第２キャパシタ電極の材料となる第２合金層を形成する工程とを具備すること
を特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置およびその製造方法に関し、例えば、多層配線を用いたＭＩＭ（metal insulating metal）キャパシタの構造およびその製造方法等に適用されるものである。
【背景技術】
【０００２】
近年、ＬＳＩ（Large Scale Integrated Circuit）の高性能化要求に伴い、そのアプリケーションの一つである多層配線を用いたＭＩＭキャパシタの分野でも高周波数下での安定かつ高い容量が求められている。
【０００３】
ここで、ＭＩＭキャパシタの容量特性は、キャパシタ電極部の面積（キャパシタ電極部の加工性）とキャパシタ絶縁膜の薄膜性、均一性、高誘電率性（高容量性）によって決定される。そのため、高容量化実現の為には、キャパシタ電極の面積の拡張、またはキャパシタ絶縁膜の薄膜化、均一化、高誘電率化が必要になる。
【０００４】
しかしながら、ＬＳＩデザインの微細化も同時に求められている為、キャパシタ電極の面積の拡張には限度があり、現状では非常に困難と言える。
【０００５】
そこで、キャパシタ絶縁膜の薄膜化、均一化、高誘電率化が求められているが、従来のキャパシタ絶縁膜は、例えば、熱酸化法、スパッタリング法、ＣＶＤ（Chemical Vapor Deposition）法等の成膜工程により形成されていた。そのため、キャパシタ絶縁膜の薄膜化、均一化、高誘電率化が困難であるという問題があった。特に、例えば、スパッタリング法およびＣＶＤ法等では、１０ｎｍ以下の極薄膜領域で膜厚のバラツキ、均一成膜を行う事が非常に困難であるためより問題となる。
【０００６】
上記のように、従来の半導体装置およびその製造方法では、高容量化に対して不利であるという事情があった。
【特許文献１】特開２００２−３１９６２５号公報  明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この発明は、高容量化に対して有利な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００８】
この発明の一態様によれば、Ｓｉ、Ｃ、及びＦからなる群から選択された少なくとも１つの構成元素と酸素（Ｏ）を含む第１絶縁膜と、前記第１絶縁膜と接して設けられ前記第１絶縁膜のうちの少なくとも前記酸素および前記構成元素と、Ｃｕが含まれる層中において拡散速度がＣｕよりも早くＣｕよりも前記酸素と反応しやすく熱的に安定した酸化物を形成できる所定の金属元素との化合物を主成分とし前記第１絶縁膜よりも比誘電率が高い高誘電体膜とを少なくとも有するキャパシタ絶縁膜と、前記キャパシタ絶縁膜を挟むように設けられ、ＣｕまたはＣｕを主成分とする第１、第２キャパシタ電極とを備えるキャパシタを具備する半導体装置を提供できる。
【０００９】
この発明の一態様によれば、層間絶縁膜中に溝を形成する工程と、前記溝内に、Ｃｕが含まれる層中において拡散速度がＣｕよりも早くＣｕよりも酸素と反応しやすく熱的に安定した酸化物を形成できる所定の金属元素を含みＣｕまたはＣｕを主成分として第１キャパシタ電極の材料となる第１合金層を埋め込む工程と、前記第１合金層上にＳｉ、Ｃ、及びＦからなる群から選択された少なくとも１つの元素と酸素（Ｏ）を含む絶縁膜絶縁膜を形成する工程と、熱処理を行うことにより、前記金属元素と前記絶縁膜の構成元素との化合物を主成分とし前記絶縁膜よりも比誘電率が高い高誘電体膜を前記絶縁膜と前記第１合金層との界面に自己整合的に形成する工程と、前記絶縁膜上に第２キャパシタ電極の材料となる第２合金層を形成する工程とを具備する半導体装置の製造方法を提供できる。
【発明の効果】
【００１０】
この発明によれば、高容量化に対して有利な半導体装置およびその製造方法が得られる。
【発明を実施するための最良の形態】
【００１１】
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【００１２】
［第１の実施形態］
まず、この発明の第１の実施形態に係る半導体装置について、図１および図２を用いて説明する。図１は、第１の実施形態に係る半導体装置を模式的に示す断面図である。図２は、図１中の領域１９近傍の断面ＴＥＭ像の顕微鏡写真を示す図である。この実施形態は、ＬＳＩのアプリケーションの一つである多層配線を用いたＭＩＭ（metal insulating metal）キャパシタおよびその製造方法に関する。
【００１３】
図示するように、層間絶縁膜１１−１〜１１−３中にＭＩＭキャパシタＣ１が設けられている。このＭＩＭキャパシタＣ１は、キャパシタ電極（下部電極）１０、キャパシタ電極（上部電極）２０、コンタクト配線１３、２３、およびキャパシタ絶縁膜３０を備えている。
【００１４】
キャパシタ電極（下部電極）１０は、層間絶縁膜１１−１中の溝内に設けられたＣｕまたはＣｕを主成分（即ち、５０％以上）とするＣｕＭｎ（銅−マンガン）合金等により形成され、層間絶縁膜１１−１との界面に形成された高誘電体膜１５を備えている。この層間絶縁膜１１−１との界面に形成された高誘電体膜１５は、キャパシタ電極１０中のＣｕ元素の拡散を防止するためのバリア膜として働く。
【００１５】
キャパシタ電極（上部電極）２０は、層間絶縁膜１１−２中の溝内に設けられたＣｕまたはＣｕを主成分とするＣｕＭｎ合金等により形成され、層間絶縁膜１１−２との界面に形成された高誘電体膜２５を備えている。この層間絶縁膜１１−２との界面に形成された高誘電体膜２５は、キャパシタ電極２０中のＣｕ元素の拡散を防止するためのバリア膜として働く。
【００１６】
また、キャパシタ電極１０、２０は、キャパシタ絶縁膜３０が設けられていない部分については、多層配線として兼用されている。
【００１７】
コンタクト配線１３は、層間絶縁膜１１−２、１１−３、絶縁膜１７、高誘電体膜１５を貫通して、キャパシタ電極１０と電気的に接続され、Ｃｕを主成分とするＣｕＭｎ合金等により形成されている。また、層間絶縁膜１１−２、１１−３との界面に設けられ、コンタクト配線１３中のＣｕ元素の拡散を防止するためのバリアとして働くバリア膜１４を備えている。バリア膜１４は、ＭｎｘＳｉｙＯｚ膜により形成されている。
【００１８】
コンタクト配線２３は、層間絶縁膜１１−３、高誘電体膜２５を貫通して、キャパシタ電極２０と電気的に接続され、Ｃｕを主成分とするＣｕＭｎ合金等により形成されている。また、層間絶縁膜１１−３との界面に設けられ、コンタクト配線２３中のＣｕ元素の拡散を防止するためのバリアとして働くバリア膜２４を備えている。バリア膜２４は、ＭｎｘＳｉｙＯｚ膜により形成されている。
【００１９】
キャパシタ絶縁膜３０は、キャパシタ電極１０、２０の対向する面の間に挟まれるように設けられ、絶縁膜１７と、この絶縁膜１７よりも比誘電率が高い高誘電体膜１５、２５を備えている。
【００２０】
絶縁膜１７は、本例では、ＳｉＯ２膜（シリコン酸化膜）により形成されている。
【００２１】
高誘電体膜１５は、上記絶縁膜１７の下面に接して設けられ、絶縁膜１７よりも比誘電率が高く、絶縁膜１７の構成元素と所定の金属元素αとの化合物を主成分として自己整合的に形成される。高誘電体膜１５は、本例では、ＭｎｘＳｉｙＯｚ膜（マンガンシリコンオキサイド膜）により形成されている。
【００２２】
高誘電体膜２５は、上記絶縁膜１７の上面に接して設けられ、絶縁膜１７よりも比誘電率が高く、絶縁膜１７の構成元素と所定の金属元素αとの化合物を主成分として自己整合的に形成される。高誘電体膜２５は、本例では、ＭｎｘＳｉｙＯｚ膜により形成されている。上記高誘電体膜１５、２５のＭｎｘＳｉｙＯｚ膜の組成は、より具体的にはＭｎｘＳｉｙＯｚのｘ：ｙ：ｚとして、１：１：３乃至１：３：５、等と表される。
【００２３】
ここで、図２に示すように、絶縁膜１７上の高誘電体膜２５は、薄膜で且つ均一なＭｎｘＳｉｙＯｚ膜である。この高誘電体膜１５の膜厚Ｄ１は、２ｎｍ〜３ｎｍ程度である。そのため、絶縁層１７と共に良好なキャパシタ絶縁膜として働く。
【００２４】
尚、この所定の金属元素αは、この実施形態のようにＭｎに限らず、Ｎｂ、Ｚｒ、Ｃｒ、Ｖ、Ｙ、Ｔｃ、及びＲｅからなる群から選択された少なくとも１つの元素でも良い。これらの金属元素αは、Ｃｕが含まれる層中において拡散速度がＣｕよりも早く、Ｃｕよりも酸素と反応しやすく熱的に安定した酸化物を形成できる金属元素である。
【００２５】
絶縁膜１７および層間絶縁膜１１−１〜１１−３は、Ｓｉ、Ｃ、及びＦからなる群から選択された少なくとも１つの元素とＯとを具備することができる。具体的な材料として、例えば、ＳｉＯ２、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ等、を挙げることができる。
【００２６】
また、高誘電体膜１５、２５は、αｘＯｙ、αｘＳｉｙＯｚ、αｘＣｙＯｚ、及びαｘＦｙＯｚからなる群から選択された材料を主成分とすることができる。ここで、αは上述の所定の金属元素αを表す。
【００２７】
＜製造方法＞
次に、この実施形態に係る半導体装置の製造方法について、図１および図２に示した半導体装置を例に挙げ、図３乃至図１３を用いて説明する。
【００２８】
まず、図３に示すように、例えば、ＣＶＤ法等によりＳｉＯ２膜（シリコン酸化膜）を堆積し、層間絶縁膜１１−１を形成する。
【００２９】
続いて、層間絶縁膜１１−１上にフォトレジスト３１を塗布し、このフォトレジスト３１に露光および現像を行って、キャパシタ電極１０の形成予定領域上に溝を形成する。その後、このフォトレジスト３１をマスクとして、ＲＩＥ（Reactive Ion Etching）法等の異方性エッチングを層間絶縁膜１１−１中の所定の位置まで行い、溝３２を形成する。
【００３０】
続いて、図４に示すように、溝３２内部および層間絶縁膜１１−１上に、例えば、スパッタ法またはＣＶＤ法等を用いて、ＣｕＭｎ（銅−マンガン）合金層３３を形成する。
【００３１】
続いて、図５に示すように、ＣｕＭｎ合金層３３を、例えば、ＣＭＰ（Chemical Mechanical Polishing）法等を用いて層間絶縁膜１１−１表面上まで平坦化し、溝３２内に埋め込む。
【００３２】
続いて、図６に示すように、層間絶縁膜１１−１上、ＣｕＭｎ合金層３３上に、例えば、ＣＶＤ法等を用いてＳｉＯ２膜（絶縁膜）１７を形成する。
【００３３】
続いて、図７に示すように、ＣｕＭｎ合金層３３と絶縁層１７および層間絶縁膜１１−１とが接触した状態で、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理を行うことによって、ＣｕＭｎ合金層３３中のＭｎ元素を拡散させ、絶縁層１７および層間絶縁膜１１−１中のＳｉ元素、Ｏ元素とを反応させる。そして、その界面に自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（高誘電体膜）１５を形成する。
【００３４】
この工程により形成されたＭｎｘＳｉｙＯｚ膜（高誘電体膜）１５は、ＣｕＭｎ合金層３３中のＭｎ濃度や熱処理温度に関わらず常に一定の膜厚を保つ特徴がある。これは、均一にＭｎｘＳｉｙＯｚ膜１５が形成されると、ＣｕＭｎ合金層３３中のＭｎがそれ以上絶縁膜（ＳｉＯ２膜）１７の酸素（Ｏ）を取り込む事ができず、反応が止まってしてしまうためであると考えられる。
【００３５】
尚、上記熱処理工程の時間の反応条件やＭｎ元素の濃度等を選択することによって、ＣｕＭｎ合金層３３中のＭｎ元素のほとんど全てを析出することも可能である。この場合には、キャパシタ電極１０を、純Ｃｕにより形成することも可能である。
【００３６】
続いて、図８に示すように、絶縁膜１７上に、例えばＣＶＤ法等によりＳｉＯ２膜を堆積し、層間絶縁膜１１−２を形成する。
【００３７】
続いて、図９に示すように、層間絶縁膜１１−２上にフォトレジスト３４を塗布し、このフォトレジスト３４に露光および現像を行って、キャパシタ電極の形成予定領域上に溝を形成する。その後、このフォトレジスト３４をマスクとして、ＲＩＥ法等の異方性エッチングを絶縁膜１７表面上まで行い、溝３５を形成する。
【００３８】
続いて、図１０に示すように、溝３５内および層間絶縁膜１１−２上に、例えば、スパッタ法等を用いて、ＣｕＭｎ合金層３７を形成する。
【００３９】
続いて、図１１に示すように、例えば、ＣＭＰ法等を用いて、ＣｕＭｎ合金層３７を層間絶縁膜１１−２表面上まで平坦化し、ＣｕＭｎ合金層３７を溝３５内に埋め込む。
【００４０】
続いて、図１２に示すように、ＣｕＭｎ合金層３７上、層間絶縁膜１１−２上に、例えば、ＣＶＤ法等を用いて、ＳｉＯ２膜を堆積し、層間絶縁膜１１−３を形成する。その後、ＣｕＭｎ合金層３７と絶縁層１７および層間絶縁膜１１−２、１１−３とが接触した状態で、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理を行うことによって、ＣｕＭｎ合金層３７中のＭｎ元素を拡散させ、絶縁層１７および層間絶縁膜１１−２、１１−３中のＳｉ元素、Ｏ元素とを反応させる。そして、その界面に自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（高誘電体膜）２５を形成する。
【００４１】
上記と同様に、工程により形成されたＭｎｘＳｉｙＯｚ膜（高誘電体膜）２５は、ＣｕＭｎ合金層３７中のＭｎ濃度や熱処理温度に関わらず常に一定の膜厚を保つ特徴がある。これは、均一にＭｎｘＳｉｙＯｚ膜２５が形成されると、ＣｕＭｎ合金層３７中のＭｎがそれ以上絶縁膜（ＳｉＯ２膜）１７および層間絶縁膜１１−２、１１−３の酸素（Ｏ）を取り込む事ができず、反応が止まってしてしまうためであると考えられる。
【００４２】
尚、上記熱処理工程の時間の反応条件やＭｎ元素の濃度を選択することによって、ＣｕＭｎ合金層３７中のＭｎ元素のほとんど全てを析出することも可能である。この場合には、キャパシタ電極２０を、純Ｃｕにより形成することも可能である。
【００４３】
続いて、例えば、ＲＩＥ法等の異方性エッチングを用いて、層間絶縁膜１１−３、１１−２、絶縁膜１７、高誘電体膜１５を貫通するトレンチを形成すると共に、層間絶縁膜１１−３、高誘電体膜２５を貫通するトレンチを形成する。その後、層間絶縁膜１１−３上に、例えば、スパッタ法等を用いてＣｕＭｎ合金層を形成した後、このＣｕＭｎ合金層をＣＭＰ法等を用いて上記トレンチ内に埋め込み、コンタクト配線１３、２３を形成する。
【００４４】
続いて、図１３に示すように、上記高誘電体膜１５、２５と同様の熱処理を行い、上記ＣｕＭｎ合金層１３と層間絶縁膜１１−２、１１−３との界面、およびＣｕＭｎ合金層２３と層間絶縁膜１１−３との界面にバリア膜１４、２４を形成する。
【００４５】
このバリア膜１４、２４は、ＣｕＭｎ合金層１３、２３中のＭｎ元素と層間絶縁膜１１−２、１１−３中のＳｉ元素およびＯ元素との化合物ＭｎｘＳｉｙＯｚである。
【００４６】
以上の製造工程により、図１および図２に示す半導体装置を製造する。
【００４７】
上記のように、この実施形態に係る半導体装置およびその製造方法によれば、以下（１）乃至（５）に示す効果が得られる。
【００４８】
（１）キャパシタの高容量化に対して有利である。
【００４９】
上記のように、高誘電体膜（ＭｎｘＳｉｙＯｚ膜）１５、２５は、熱処理を行うことによって、ＣｕＭｎ合金層３３、３７中のＭｎを拡散させ、絶縁層１７中のＳｉ元素、Ｏ元素と反応させて、その界面に自己整合的に形成された反応生成膜である。
【００５０】
そのため、従来のスパッタ法等の成膜工程では形成困難である、極薄膜（２ｎｍ〜３ｎｍ）で均一な高誘電体膜１５、２５を形成することができる。結果、絶縁膜１７とともに、所望の高誘電率を有した高誘電体膜１５、２５を備えたキャパシタ絶縁膜３０を形成できるため、高容量化に対して有利である。
【００５１】
尚、この工程により形成された高誘電体膜１５、２５は、ＣｕＭｎ合金層３３、３７中のＭｎ濃度に関わらず常に一定の膜厚を保つことが確認されている（図２）。これは、均一にＭｎｘＳｉｙＯｚ膜１５、２５が形成されると、ＣｕＭｎ合金層３３、３７中のＭｎがそれ以上絶縁膜（ＳｉＯ２膜）１７の酸素（Ｏ）を取り込む事ができず、反応が止まってしてしまうためであると考えられる。
【００５２】
このように、上記高誘電体膜１５、２５は、薄膜性、均一成膜性、および高誘電率性を備えている点で、キャパシタ絶縁膜３０として非常に有効である。
【００５３】
（２）製造コストの面で有利である。
【００５４】
ここで、ＬＳＩの高性能化の要求に伴い、キャパシタの高性能化も併せて求められているが、その材料選定、成膜法の確立は非常に困難であった。しかし、上記のように、高誘電体膜１５、２５は、成膜プロセス（例えばスパッタ法、ＣＶＤ法等）を使用することなく、熱処理工程のみで形成できる。
【００５５】
また、高誘電体膜１５、２５を形成する際には、ＣｕＭｎ合金をスパッタ工程のターゲットとして使用可能である。そのため、従来のスパッタ工程用の製造装置をそのまま適用でき、新たな製造装置に対する設備投資の必要がない。そのため、製造コストの面で有利である。
【００５６】
（３）キャパシタ電極１０、２０を低抵抗化できる点で有利である。
【００５７】
上記高誘電体膜（ＭｎｘＳｉｙＯｚ膜）１５、２５を形成する熱処理工程の際には、キャパシタ電極１０、２０の材料となるＣｕＭｎ合金層３３、３７中のＭｎが界面に拡散する。この熱処理工程後の残存されたＣｕＭｎ合金層３３、３７は、よりＣｕの純度が向上され、抵抗値をこの熱処理工程前よりも低減できる。結果、キャパシタ電極１０、２０の抵抗値を低減でき、低抵抗化に対して有利である。
【００５８】
尚、上記熱処理工程の時間の反応条件やＭｎ元素の濃度を選択することによって、ＣｕＭｎ合金層３３、３７中のＭｎ元素のほとんど全てを析出することも可能である。この場合には、キャパシタ電極１０、２０を、純Ｃｕにより形成することも可能である。
【００５９】
（４）Ｃｕを主成分とするキャパシタ電極１０、２０の信頼性を向上できる。
【００６０】
上記のように、ゲート電極１０、２０は、Ｃｕを主成分とするＣｕＭｎ合金層により形成する。
【００６１】
ここで、一般的にＣｕは周辺の絶縁膜との間で相互拡散を生じ易く、また酸素雰囲気において容易に反応してＣｕ酸化膜を形成する。このため、Ｃｕを主成分とする金属層の形成に先立って、タンタル（Ｔａ）や窒化タンタル（ＴａＮ）などの拡散バリア膜を形成することが必要である。特に、本実施形態のようなダマシン構造のように、層間絶縁膜内に埋め込みＣｕ層を形成する場合、絶縁膜中へのＣｕの拡散がより顕著となり、拡散に対するバリア膜が必須であることが通常である。
【００６２】
しかし、本実施形態の場合には、上記熱処理を行うことによって、ＣｕＭｎ合金層３３、３７の界面に高誘電体膜（ＭｎｘＳｉｙＯｚ膜）１５、２５を自己整合的に形成できる。そのため、絶縁膜１７と接しキャパシタ絶縁膜として働く界面には、キャパシタ電極１０、２０中のＣｕの拡散を防止するバリア膜としても働く高誘電体膜１５、２５を同時に形成することができる。結果、キャパシタ電極１０、２０中のＣｕの拡散を防止し、界面拡散によるエレクトロマイグレーションを防止でき、キャパシタ電極１０、２０の信頼性を向上できる点で有利である。
【００６３】
（５）Ｃｕを主成分とするキャパシタ電極１０、２０の微細化に有効である。
【００６４】
上記（４）のように、Ｃｕ主成分とするキャパシタ電極の信頼性を確保するために、従来の技術では、拡散バリア膜の膜厚が１０ｎｍ以上必要である。そのため、Ｃｕを主成分とするキャパシタ電極を形成しようとすると、ゲート電極の専有面積が増大する。
【００６５】
しかし、ゲート電極１０、２０中のＣｕの拡散を防止するバリア膜として働く高誘電体膜１５、２５を自己整合的に形成できるため、バリア膜を低減または不要（バリアレス）とすることができる。そのため、バリア膜の専有面積を低減でき、キャパシタ電極１０、２０の微細化に有効である。ここで、上記バリア膜を不要とする場合には、バリア膜形成過程を一切省略したバリアレス構造なＣｕを主成分とするキャパシタ電極が考えられる。
【００６６】
尚、コンタクト配線１３、２３についても、キャパシタ電極１０、２０と実質的に同様の構成およびその製造方法であるため、上記（２）乃至（５）と同様の効果を得ることができる。
【００６７】
さらに、キャパシタ電極１０、２０は、キャパシタ絶縁膜３０が設けられていない部分については、多層配線として兼用されている。そのため、多層配線として働く場合には、上記（２）乃至（５）と同様の効果を得ることができる。
【００６８】
［変形例１（高誘電体膜の形成方法の一例）］
次に、この発明の変形例１に係る半導体装置の製造方法について、図１４乃至図１９を用いて説明する。この変形例に係る半導体装置の製造方法は、上記図１および図２に示す半導体装置を製造するにあたって、上記高誘電体膜１５を形成する際に、シード（seed）層を用いた場合に関する。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【００６９】
まず、図１４に示すように、上記第１の実施形態と同様の製造工程を用いて、層間絶縁膜１１−１のキャパシタ電極１０の形成予定領域に溝３２を形成する。続いて、上記溝３２内および層間絶縁膜１１−１上に、例えば、めっき法を用いてＣｕＭｎ合金層を堆積し、シード層３９を形成する。
【００７０】
続いて、図１５に示すように、シード層３９上に、例えば、スパッタ法等を用いて、Ｃｕ層４０を形成する。
【００７１】
続いて、図１６に示すように、シード層３９およびＣｕ層４０を、層間絶縁膜１１−１表面上まで平坦化して溝３２内に埋め込む。
【００７２】
続いて、図１７に示すように、シード層３９表面上およびＣｕ層４０表面上を、例えば、ウェットエッチング法等を用いて、リセスする。その後、上記リセスしたシード層３９上およびＣｕ層４０上に、上記シード層３９と同様の製造工程を用いて、ＣｕＭｎ合金層を堆積し、シード層４１を形成する。
【００７３】
続いて、図１８に示すように、シード層４１上および層間絶縁膜１１−１上に、例えばＣＶＤ法等を用いてＳｉＯ２膜を堆積し、絶縁膜１７を形成する。
【００７４】
続いて、シード層３９と層間絶縁膜１１−１およびシード層４１と絶縁膜１７とが接触した状態で、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理を行うことによって、シード層３９中のＭｎ元素を拡散させ層間絶縁膜１１−１中のＳｉ元素、Ｏ元素と反応させ、シード層４１中のＭｎ元素を拡散させ、絶縁層１７中のＳｉ元素、Ｏ元素と反応させる。そして、シード層３９、４１を自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（高誘電体膜）１５として形成する。
【００７５】
その後、上記第１の実施形態と実質的に同様の製造工程を用いて、図１および図２に示す半導体装置を製造する。
【００７６】
この変形例１に係る半導体装置の製造方法によれば、上記（１）乃至（５）と同様の効果が得られる。さらに、一般的なシード層３９、４１の製造工程を用いることができるため、製造コストの点で有利である。
【００７７】
尚、上記シード層３９、４１は必ずしも両方必要ではなく、シード層３９、４１のうちのいずれか一方があればよい。
【００７８】
［変形例２（高誘電体膜の形成方法の一例）］
次に、この発明の変形例２に係る半導体装置の製造方法について、図２０乃至図２３を用いて説明する。この変形例に係る半導体装置の製造方法は、上記図１および図２に示す半導体装置を製造するにあたって、上記高誘電体膜１５を形成する際に、イオン注入法を用いた場合に関する。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【００７９】
まず、図２０に示すように、上記第１の実施形態と同様の製造工程を用いて、層間絶縁膜１１−１のキャパシタ電極１０の形成予定領域に溝３２を形成する。続いて、上記溝３２内および層間絶縁膜１１−１上に、例えば、スパッタ法を用いて、純度の高いＣｕを堆積し、Ｃｕ層４３を形成する。
【００８０】
続いて、図２１に示すように、Ｃｕ層４３中に、例えば、イオン注入法（イオンインプラ）等を用いて、Ｍｎ元素４５をドーピングする。
【００８１】
続いて、図２２に示すように、層間絶縁膜１１−１上およびＣｕ層４３上に、例えばＣＶＤ法等を用いて、ＳｉＯ２膜を堆積し、層間絶縁膜１１−２を形成する。
【００８２】
続いて、図２３に示すように、Ｃｕ層４３と層間絶縁膜１１−１、１１−２とが接触した状態で、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理を行って、Ｃｕ層４３中のドーピングされたＭｎ元素４５を拡散させ、層間絶縁膜１１−１、１１−２中のＳｉ元素、Ｏ元素と反応させる。そして、Ｃｕ層４３の界面に、自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（高誘電体膜）１５を形成する。
【００８３】
その後、上記第１の実施形態と実質的に同様の製造工程を用いて、図１および図２に示す半導体装置を製造する。
【００８４】
この変形例１に係る半導体装置の製造方法によれば、上記（１）乃至（５）と同様の効果が得られる。さらに、必要に応じて、このような製造工程を用いて高誘電体膜１５を形成することも可能である。
【００８５】
［第２の実施形態］
次に、この発明の第２の実施形態に係る半導体装置について、図２４を用いて説明する。図２４は、この実施形態に係る半導体装置を示す断面図である。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【００８６】
図示するように、層間絶縁膜１１−１〜１１−３中にＭＩＭキャパシタＣ２が設けられている。このＭＩＭキャパシタＣ２のキャパシタ絶縁膜３０は、絶縁膜１７および高誘電体膜２５により構成され、絶縁膜１７上のみに高誘電体膜２５が設けられている点で上記第１の実施形態と相違している。
【００８７】
次に、この実施形態に係る半導体装置の製造方法について、図２４に示した半導体装置を例に挙げ、図２５乃至図２８を用いて説明する。
【００８８】
まず、図２５に示すように、上記第１の実施形態と同様の製造工程を用いて、層間絶縁膜１１−１のキャパシタ電極１０の形成予定領域に溝３２を形成する。続いて、上記溝３２内および層間絶縁膜１１−１上に、例えば、めっき法を用いてＣｕＭｎ合金層を堆積し、シード層３９を形成する。
【００８９】
続いて、図２６に示すように、シード層３９上に、例えば、スパッタリング法等を用いて、Ｃｕ層４０を形成する。
【００９０】
続いて、シード層３９と層間絶縁膜１１−１とが接触した状態で、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理を行うことによって、シード層３９中のＭｎ元素を拡散させ、層間絶縁膜１１−１中のＳｉ元素、Ｏ元素とを反応させる。そして、シード層３９を自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（高誘電体膜）４７として形成する。さらに、この熱処理工程の際には、酸素含有の雰囲気中で加熱処理することでＣｕ層４０の表面上に、余剰なＭｎと酸素Ｏとが反応したＭｎＯ層（図示せず）を形成する。
【００９１】
続いて、図２７に示すように、例えば、ＣＭＰ法等を用いて、上記ＭｎＯ層を除去すると共に、シード層３９およびＣｕ層４０を層間絶縁膜１１−１表面上まで平坦化する。
【００９２】
続いて、図２８に示すように、シード層３９上、層間絶縁膜１１−１上、Ｃｕ層４０上に、例えばＣＶＤ法等を用いてＳｉＯ２膜を堆積し、絶縁膜１７を形成する。
【００９３】
その後、上記第１の実施形態と実質的に同様の製造工程を用いて、図２４に示す半導体装置を製造する。
【００９４】
この実施形態に係る半導体装置の製造方法によれば、上記（１）乃至（５）と同様の効果が得られる。さらに、必要に応じて、かかる構成およびその製造方法を適用することが可能である。
【００９５】
［第３の実施形態］
次に、この発明の第３の実施形態に係る半導体装置について、図２９を用いて説明する。図２９は、この実施形態に係る半導体装置を示す断面図である。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【００９６】
図示するように、層間絶縁膜１１−１〜１１−３中にＭＩＭキャパシタＣ３が設けられている。そして、この実施形態に係る半導体装置は、以下の点で、上記第１の実施形態と相違している。
【００９７】
即ち、ＭＩＭキャパシタＣ２のキャパシタ絶縁膜３０は、絶縁膜１７、高誘電体膜１５、およびバリアメタル膜（Ｔａ膜）４７により構成されている。さらに、コンタクト配線１３の界面にバリアメタル膜（Ｔａ膜）４９が設けられており、コンタクト配線２３の界面にバリアメタル膜（Ｔａ膜）４８が設けられている。
【００９８】
さらに、この実施形態に係る半導体装置の製造方法は、以下の点で、上記第１の実施形態と相違している。
【００９９】
即ち、キャパシタ電極２０を層間絶縁膜１１−１の溝内に埋め込む前に、上記溝内の内壁に沿って、例えばスパッタ法等を用いてＴａ（タンタル）膜等を堆積し、バリアメタル膜４７を形成する。さらに、コンタクト配線１３を層間絶縁膜１１−２、１１−３のトレンチ内に埋め込む前に、上記トレンチの内壁に沿って、例えばスパッタ法等を用いてＴａ膜等を堆積し、バリアメタル膜４９を形成する。また、コンタクト配線２３を層間絶縁膜１１−３のトレンチ内に埋め込む前に、上記トレンチの内壁に沿って、例えばスパッタ法等を用いてＴａ膜等を堆積し、バリアメタル膜４８を形成する点で相違する。
【０１００】
この実施形態に係る半導体装置およびその製造方法によれば、上記（１）乃至（５）と同様の効果が得られる。さらに、必要に応じて、かかる構成およびその製造方法を適用することが可能である。
【０１０１】
［第４の実施形態］
次に、この発明の第４の実施形態に係る半導体装置について、図３０を用いて説明する。図３０は、この実施形態に係る半導体装置を示す断面図である。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【０１０２】
図示するように、層間絶縁膜１１−１〜１１−３中にＭＩＭキャパシタＣ４が設けられている。そして、この実施形態に係る半導体装置は、以下の点で、上記第１の実施形態と相違している。
【０１０３】
即ち、層間絶縁膜１１−１と層間絶縁膜１１−２との間に絶縁膜５５が設けられ、層間絶縁膜１１−２と層間絶縁膜１１−３との間に絶縁膜５６が設けられている。この絶縁膜５５、５６は、Ｓｉ、Ｃ、及びＦからなる群から選択された少なくとも１つの元素とＯとを含まない絶縁材料により形成されている。
【０１０４】
また、絶縁膜１７は高誘電体膜２５の下面上および側壁上、絶縁層５６の下面上に沿って設けられている。コンタクト配線１３の界面にバリアメタル膜（Ｔａ膜）４９が設けられており、コンタクト配線２３の界面にバリアメタル膜（Ｔａ膜）４８が設けられている。
【０１０５】
さらに、この実施形態に係る半導体装置の製造方法は、以下の点で、上記第１の実施形態と相違している。
【０１０６】
即ち、図３１に示すように、上記第１の実施形態と同様の製造方法を用いて、層間絶縁膜１１−１中にＣｕＭｎ合金層３３を形成する。その後、例えばＣＶＤ法等を用いて、Ｓｉ、Ｃ、及びＦからなる群から選択された少なくとも１つの元素とＯとを含まない絶縁膜を堆積し、絶縁膜５５を形成する。続いて、絶縁膜５５上に層間絶縁膜１１−２を形成し、この層間絶縁膜１１−２中のキャパシタ電極２０の形成予定領域に、ＣｕＭｎ合金層３３表面上が露出する溝３５を形成する。その後、この溝３５内壁上、層間絶縁膜１１−２上に沿って、例えばＣＶＤ法等を用いて、ＳｉＯ２膜を堆積し、絶縁膜１７を形成する。
【０１０７】
続いて、図３２に示すように、例えばスパッタ法を用いて、絶縁膜１７上にＣｕＭｎ合金層３７を形成する。
【０１０８】
続いて、図３３に示すように、ＣｕＭｎ合金層３３と絶縁膜１７、層間絶縁膜１１−１、およびＣｕＭｎ合金層３７と絶縁膜１７とが接触した状態で、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理を行うことによって、ＣｕＭｎ合金層３３、３７中のＭｎ元素を拡散させ、層間絶縁膜１１−１、１１−２および絶縁膜１７中のＳｉ元素、Ｏ元素と反応させる。そして、上記絶縁膜と接した界面に自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（高誘電体膜）１５、２５を形成する。
【０１０９】
続いて、ＣｕＭｎ合金層３７、高誘電体膜２５を層間絶縁膜１１−３表面上まで、例えばＣＭＰ法等により平坦化し、溝３５内に埋め込む（図示せず）。その後、上記第１の実施形態と実質的に同様な製造方法を用いて、図３０に示す半導体装置を製造する。
【０１１０】
この実施形態に係る半導体装置およびその製造方法によれば、上記（１）乃至（５）と同様の効果が得られる。さらに、必要に応じて、かかる構成およびその製造方法を適用することが可能である。
【０１１１】
［第５の実施形態（アルミニウム電極を適用した一例）］
次に、この発明の第５の実施形態に係る半導体装置について、図３４を用いて説明する。図３４は、この実施形態に係る半導体装置を示す断面図である。この実施形態は、キャパシタ電極としてＡｌ（アルミニウム）を適用した場合に関する。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【０１１２】
図示するように、この実施形態に係る半導体装置は、以下の点で上記第１の実施形態と相違している。即ち、キャパシタ絶縁膜３０は、高誘電体膜１５、絶縁膜１７、およびバリアメタル膜（ＴｉＮ膜）５８により構成されている。さらに、層間絶縁膜１１−２中にキャパシタ電極１０とともにキャパシタ絶縁膜３０を挟むように、Ａｌ合金により形成されたキャパシタ電極６０が設けられている。また、キャパシタ電極６０上にバリアメタル膜（ＴｉＮ膜）６２、５８が設けられている。
【０１１３】
この実施形態に係る半導体装置の製造方法については、上記第１の実施形態と実質的に同様であるため、詳細な説明を省略する。
【０１１４】
この実施形態に係る半導体装置およびその製造方法によれば、上記（１）乃至（５）と同様の効果が得られる。さらに、必要に応じて、かかる構成およびその製造方法を適用することが可能である。
【０１１５】
［第６の実施形態（スタック構造の一例）］
次に、この発明の第６の実施形態に係る半導体装置について、図３５を用いて説明する。図３５は、この実施形態に係る半導体装置を示す断面図である。この実施形態は、ＭＩＭキャパシタを複数積層させたスタック構造の場合に関する。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【０１１６】
図示するように、ＭＩＭキャパシタＣ１−１〜Ｃ１−３が順次積層されて設けられている。
【０１１７】
ＭＩＭキャパシタＣ１−１は、キャパシタ電極１０−１、１０−２、およびキャパシタ電極１０−１、１０−２の間に設けられたキャパシタ絶縁膜３０−１を備えている。キャパシタ電極１０−１、１０−２は、ＣｕＭｎ合金により形成されている。キャパシタ絶縁膜３０−１は、順次積層された高誘電体膜（ＭｎｘＳｉｙＯｚ膜）１５−１、絶縁膜（ＳｉＯ２膜）１７−１、高誘電体膜（ＭｎｘＳｉｙＯｚ膜）２５−１により構成されている。
【０１１８】
ＭＩＭキャパシタＣ１−２は、キャパシタ電極１０−２、１０−３、およびキャパシタ電極１０−２、１０−３の間に設けられたキャパシタ絶縁膜３０−２を備えている。キャパシタ電極１０−３は、ＣｕＭｎ合金により形成されている。キャパシタ絶縁膜３０−２は、順次積層された高誘電体膜（ＭｎｘＳｉｙＯｚ膜）１５−２、絶縁膜（ＳｉＯ２膜）１７−２、高誘電体膜（ＭｎｘＳｉｙＯｚ膜）２５−２により構成されている。
【０１１９】
ＭＩＭキャパシタＣ１−３は、キャパシタ電極１０−３、１０−４、およびキャパシタ電極１０−３、１０−４の間に設けられたキャパシタ絶縁膜３０−３を備えている。キャパシタ電極１０−４は、ＣｕＭｎ合金により形成されている。キャパシタ絶縁膜３０−３は、順次積層された高誘電体膜（ＭｎｘＳｉｙＯｚ膜）１５−３、絶縁膜（ＳｉＯ２膜）１７−３、高誘電体膜（ＭｎｘＳｉｙＯｚ膜）２５−３により構成されている。
【０１２０】
次に、この実施形態の半導体装置に係る製造方法について、図３５に示した半導体装置を例に挙げて、図３６および図３７を用いて説明する。
【０１２１】
まず、図３６に示すように、層間絶縁膜（図示せず）上に、例えば、スパッタ法等を用いて、ＣｕＭｎ合金層３７−１を形成する。続いて、ＣｕＭｎ合金層３７−１上に、例えばＣＶＤ法等を用いて、ＳｉＯ２膜を形成し、絶縁膜１７−１を形成する。
【０１２２】
その後、上記ＣｕＭｎ合金層３７−１および絶縁膜１７−１と同様の製造方法を用いて、ＣｕＭｎ合金層３７−２、絶縁膜１７−２、ＣｕＭｎ合金層３７−３、絶縁膜１７−３、ＣｕＭｎ合金層３７−４を順次形成し、図示する積層構造を形成する。
【０１２３】
続いて、図３７に示すように、ＣｕＭｎ合金層３３−１〜３３−４と絶縁膜１７−１〜１７−３とが接触した状態で、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理を行うことによって、ＣｕＭｎ合金層３３−１〜３３−４中のＭｎ元素を拡散させ、絶縁膜１７−１〜１７−４中のＳｉ元素、Ｏ元素と反応させる。そして、上記絶縁膜１７−１〜１７−４と接した界面に自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（高誘電体膜）１５−１〜１５−３、２５−１〜２５−３を形成する。以上の製造工程によって、図３５に示す半導体装置を製造する。
【０１２４】
この実施形態に係る半導体装置およびその製造方法によれば、上記（１）乃至（５）と同様の効果が得られる。
【０１２５】
さらに、上記絶縁膜１７−１〜１７−３を形成する際の反応条件を選択してその膜厚を制御することにより、キャパシタ絶縁膜３０−１〜３０−３膜厚を制御でき、ＭＩＭキャパシタＣ−１〜Ｃ−３の容量値を別個独立の制御することが可能である。そのため、ＭＩＭキャパシタＣ１−１〜Ｃ１−３の容量値を調整および変更できる点で有利である。
【０１２６】
［第７の実施形態（トレンチ構造の一例）］
次に、この発明の第７の実施形態に係る半導体装置について、図３８を用いて説明する。図３８は、この実施形態に係る半導体装置を示す断面図である。この実施形態は、ＭＩＭキャパシタをダマシンにより形成されたトレンチ内に設けたトレンチ構造の場合に関する。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【０１２７】
図示するように、層間絶縁膜１１−１中に形成されたトレンチＴＲ１、ＴＲ２構造を利用して、ＭＩＭキャパシタＣ６が設けられている。
【０１２８】
キャパシタ電極１０は、トレンチＴＲ１、ＴＲ２の底面上に沿うように設けられている。高誘電体膜１５は、キャパシタ電極１０の界面を囲むように設けられている。絶縁膜１７は、高誘電体膜１５上を沿うように設けられている。
【０１２９】
キャパシタ電極２０は、キャパシタ電極１０上に設けられ、トレンチＴＲ１、ＴＲ２内を埋め込むように設けられている。キャパシタ電極２０と絶縁膜１７および層間絶縁膜１１−２との界面に、高誘電体膜２５が設けられている。
【０１３０】
キャパシタ電極１０、２０との間に設けられた上記高誘電体膜１５、２５および絶縁膜１７が、このＭＩＭキャパシタＣ６のキャパシタ絶縁膜３０として働く。
【０１３１】
次に、この実施形態に係る半導体装置に製造方法について、図３８に示した半導体装置を例に挙げて説明する（図示せず）。
【０１３２】
まず、層間絶縁膜１１−１中の所定の位置に、例えば、ＲＩＥ法等の異方性エッチングを行い、トレンチＴＲ１、ＴＲ２を形成する。
【０１３３】
続いて、トレンチＴＲ１、ＴＲ２底面上を沿うように、例えば、スパッタ法またはＣＶＤ法等を用いて、ＣｕＭｎ合金層を形成する。
【０１３４】
続いて、上記ＣｕＭｎ合金層上を沿うように、例えば、ＣＶＤ法等を用いてＳｉＯ２膜を堆積し、絶縁膜１７を形成する。
【０１３５】
続いて、絶縁膜１７上に、例えば、スパッタ法等を用いて、ＣｕＭｎ合金層を形成する。
【０１３６】
続いて、例えば、ＣＭＰ法等を用いて、上記ＣｕＭｎ合金層を層間絶縁膜１１−２表面上まで平坦化し、ＣｕＭｎ合金層をトレンチＴＲ１、ＴＲ２内に埋め込む。
【０１３７】
続いて、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理を行うことによって、上記ＣｕＭｎ合金層中のＭｎ元素を拡散させ、絶縁層１７および層間絶縁膜１１−１、１１−２中のＳｉ元素、Ｏ元素と反応させる。そして、その界面に自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（高誘電体膜）１５、２５を形成する。
【０１３８】
以後、上記第１の実施形態と実質的に同様の製造方法を用いて、図３８に示す半導体装置を製造する。
【０１３９】
この実施形態に係る半導体装置およびその製造方法によれば、上記（１）乃至（５）と同様の効果が得られる。
【０１４０】
さらに、キャパシタ電極１０は、トレンチＴＲ１、ＴＲ２の底面上に沿うように設けられ、キャパシタ電極２０は、キャパシタ電極１０上に設けられ、トレンチＴＲ１、ＴＲ２内を埋め込むように設けられている。このように、キャパシタ電極１０、２０を備えたＭＩＭキャパシタＣ６は、トレンチＴＲ１、ＴＲ２構造を利用して設けられている。
【０１４１】
そのため、キャパシタ電極１０、２０の表面積を増大させて、キャパシタ容量を増大できる点で有効である。
【０１４２】
次に、この発明の第８の実施形態に係る半導体装置について、図３９乃至図４６を用いて説明する。図３９乃至図４６は、この実施形態に係る半導体装置のキャパシタ絶縁膜近傍を示す断面図である。この実施形態は、ＭＩＭキャパシタの種々のキャパシタ絶縁膜の例に関する。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【０１４３】
図３９に示すように、ＭＩＭキャパシタＣ７のキャパシタ絶縁膜３０は、キャパシタ電極１０、２０の間に設けられている。キャパシタ絶縁膜３０は、絶縁膜１７、キャパシタ電極１０と絶縁膜１７との界面に設けられた高誘電体膜１５、およびキャパシタ電極２０と絶縁膜１７との界面に設けられた高誘電体膜２５により構成されている。
【０１４４】
図４０に示すように、ＭＩＭキャパシタＣ８のキャパシタ絶縁膜３０は、絶縁膜（ＳｉＯ２膜）１７−１、１７−２、キャパシタ電極１０と絶縁膜１７−２との界面に設けられた高誘電体膜１５、キャパシタ電極２０と絶縁膜１７−１との界面に設けられた高誘電体膜２５、および絶縁膜１７−１、１７−２の間に設けられた高誘電体膜（ＳｉＮ膜）７１により構成されている。
【０１４５】
図４１に示すように、ＭＩＭキャパシタＣ９のキャパシタ絶縁膜３０は、絶縁膜１７、キャパシタ電極２０と絶縁膜１７との界面に設けられた高誘電体膜２５、およびキャパシタ電極１０と絶縁膜１７との間に設けられた高誘電体膜（ＳｉＮ膜）７２により構成されている。
【０１４６】
図４２に示すように、ＭＩＭキャパシタＣ１０のキャパシタ絶縁膜３０は、絶縁膜１７、キャパシタ電極２０と絶縁膜１７との界面に設けられた高誘電体膜２５により構成されている。
【０１４７】
図４３に示すように、ＭＩＭキャパシタＣ１１のキャパシタ絶縁膜３０は、絶縁膜１７−１、１７−２、キャパシタ電極２０と絶縁膜１７−１との界面に設けられた高誘電体膜２５、および絶縁膜１７−１、１７−２の間に設けられた高誘電体膜（ＳｉＮ膜）７１により構成されている。
【０１４８】
図４４に示すように、ＭＩＭキャパシタＣ１２のキャパシタ絶縁膜３０は、絶縁膜１７、キャパシタ電極１０と絶縁膜１７との界面に設けられた高誘電体膜１５により構成されている。
【０１４９】
図４５に示すように、ＭＩＭキャパシタＣ１３のキャパシタ絶縁膜３０は、絶縁膜１７−１、１７−２、キャパシタ電極１０と絶縁膜１７−２との界面に設けられた高誘電体膜１５、および絶縁膜１７−１、１７−２の間に設けられた高誘電体膜（ＳｉＮ膜）７１により構成されている。
【０１５０】
図４６に示すように、ＭＩＭキャパシタＣ１４のキャパシタ絶縁膜３０は、キャパシタ電極１０、２０の界面に設けられた高誘電体膜１５のみにより構成されている。
【０１５１】
このＭＩＭキャパシタＣ１４を製造する場合には、例えば、上記第１の実施形態と同様の製造工程によりＣｕＭｎ合金層を形成した後、ＣＶＤ法等を用いてこのＣｕＭｎ合金層上にＳｉＯ２膜（シリコン酸化膜）を形成する。このＳｉＯ２膜を形成する工程の際に、濃度や温度等の反応条件を選択することにより、ＳｉＯ２膜の膜厚を、後に形成される高誘電体膜１５の膜厚と同程度（２ｎｍ〜３ｎｍ程度）となるように制御する。
【０１５２】
続いて、上記第１の実施形態と同様の製造工程により、ＣｕＭｎ合金層を形成する。
【０１５３】
続いて、例えば、２００℃〜６００℃の温度により３０ｍｉｎ〜６０ｍｉｎ間熱処理を行うことによって、上記ＣｕＭｎ合金層中のＭｎ元素を拡散させ、ＳｉＯ２膜中のＳｉ元素、Ｏ元素と反応させる。そして、その界面に自己整合的に極薄膜（２ｎｍ〜３ｎｍ）で均一なＭｎｘＳｉｙＯｚ膜（高誘電体膜）１５を形成する。
【０１５４】
この熱処理工程の際において、上記ＳｉＯ２膜の膜厚は、高誘電体膜１５の膜厚と同程度となるように制御されている。そのため、ＳｉＯ２膜が反応生成されて、高誘電体膜１５となる。
【０１５５】
上記図３９乃至図４６に示したように、キャパシタ絶縁膜３０の少なくとも一層が高誘電体膜（ＭｎｘＳｉｙＯｚ膜）を含んでいるため、上記（１）乃至（５）と同様の効果が得られる。さらに、必要に応じて、かかる種々の構成およびその製造方法を適用することが可能である。
【０１５６】
尚、上記図４６に示したように、キャパシタ絶縁膜の全てを、高誘電体膜（ＭｎｘＳｉｙＯｚ膜）１５により形成することも可能である。
【０１５７】
以上、第１乃至第８の実施形態および変形例１、変形例２を用いてこの発明の説明を行ったが、この発明は上記各実施形態および上記各変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態および上記各変形例には種々の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば、各実施形態および各変形例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【０１５８】
【図１】この発明の第１の実施形態に係る半導体装置を示す断面図。
【図２】図１中のキャパシタ絶縁膜の近傍の断面ＴＥＭ像の顕微鏡写真を示す図。
【図３】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図４】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図５】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図６】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図７】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図８】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図９】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図１０】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図１１】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図１２】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図１３】この発明の第１の実施形態に係る半導体装置の一製造工程を示す断面図。
【図１４】この発明の変形例１に係る半導体装置の一製造工程を示す断面図。
【図１５】この発明の変形例１に係る半導体装置の一製造工程を示す断面図。
【図１６】この発明の変形例１に係る半導体装置の一製造工程を示す断面図。
【図１７】この発明の変形例１に係る半導体装置の一製造工程を示す断面図。
【図１８】この発明の変形例１に係る半導体装置の一製造工程を示す断面図。
【図１９】この発明の変形例１に係る半導体装置の一製造工程を示す断面図。
【図２０】この発明の変形例２に係る半導体装置の一製造工程を示す断面図。
【図２１】この発明の変形例２に係る半導体装置の一製造工程を示す断面図。
【図２２】この発明の変形例２に係る半導体装置の一製造工程を示す断面図。
【図２３】この発明の変形例２に係る半導体装置の一製造工程を示す断面図。
【図２４】この発明の第２の実施形態に係る半導体装置を示す断面図。
【図２５】この発明の第２の実施形態に係る半導体装置の一製造工程を示す断面図。
【図２６】この発明の第２の実施形態に係る半導体装置の一製造工程を示す断面図。
【図２７】この発明の第２の実施形態に係る半導体装置の一製造工程を示す断面図。
【図２８】この発明の第２の実施形態に係る半導体装置の一製造工程を示す断面図。
【図２９】この発明の第３の実施形態に係る半導体装置を示す断面図。
【図３０】この発明の第４の実施形態に係る半導体装置を示す断面図。
【図３１】この発明の第４の実施形態に係る半導体装置の一製造工程を示す断面図。
【図３２】この発明の第４の実施形態に係る半導体装置の一製造工程を示す断面図。
【図３３】この発明の第４の実施形態に係る半導体装置の一製造工程を示す断面図。
【図３４】この発明の第５の実施形態に係る半導体装置を示す断面図。
【図３５】この発明の第６の実施形態に係る半導体装置を示す断面図。
【図３６】この発明の第６の実施形態に係る半導体装置の一製造工程を示す断面図。
【図３７】この発明の第６の実施形態に係る半導体装置の一製造工程を示す断面図。
【図３８】この発明の第７の実施形態に係る半導体装置を示す断面図。
【図３９】この発明の第８の実施形態に係る半導体装置を示す断面図。
【図４０】この発明の第８の実施形態に係る半導体装置を示す断面図。
【図４１】この発明の第８の実施形態に係る半導体装置を示す断面図。
【図４２】この発明の第８の実施形態に係る半導体装置を示す断面図。
【図４３】この発明の第８の実施形態に係る半導体装置を示す断面図。
【図４４】この発明の第８の実施形態に係る半導体装置を示す断面図。
【図４５】この発明の第８の実施形態に係る半導体装置を示す断面図。
【図４６】この発明の第８の実施形態に係る半導体装置を示す断面図。
【符号の説明】
【０１５９】
Ｃ１…ＭＩＭキャパシタ、１１−１〜１１−３…層間絶縁膜、１０、２０…キャパシタ電極（ＣｕＭｎ合金）、３０…キャパシタ絶縁膜、１５、２５…高誘電体膜（ＭｎｘＳｉｙＯｚ膜）、１７…絶縁膜（ＳｉＯ２膜）、１３、２３…コンタクト配線、１４、２４…バリア膜。
【図１】
0004679270.tif 000002
【図２】
0004679270.tif 000003
【図３】
0004679270.tif 000004
【図４】
0004679270.tif 000005
【図５】
0004679270.tif 000006
【図６】
0004679270.tif 000007
【図７】
0004679270.tif 000008
【図８】
0004679270.tif 000009
【図９】
0004679270.tif 000010
【図１０】
0004679270.tif 000011
【図１１】
0004679270.tif 000012
【図１２】
0004679270.tif 000013
【図１３】
0004679270.tif 000014
【図１４】
0004679270.tif 000015
【図１５】
0004679270.tif 000016
【図１６】
0004679270.tif 000017
【図１７】
0004679270.tif 000018
【図１８】
0004679270.tif 000019
【図１９】
0004679270.tif 000020
【図２０】
0004679270.tif 000021
【図２１】
0004679270.tif 000022
【図２２】
0004679270.tif 000023
【図２３】
0004679270.tif 000024
【図２４】
0004679270.tif 000025
【図２５】
0004679270.tif 000026
【図２６】
0004679270.tif 000027
【図２７】
0004679270.tif 000028
【図２８】
0004679270.tif 000029
【図２９】
0004679270.tif 000030
【図３０】
0004679270.tif 000031
【図３１】
0004679270.tif 000032
【図３２】
0004679270.tif 000033
【図３３】
0004679270.tif 000034
【図３４】
0004679270.tif 000035
【図３５】
0004679270.tif 000036
【図３６】
0004679270.tif 000037
【図３７】
0004679270.tif 000038
【図３８】
0004679270.tif 000039
【図３９】
0004679270.tif 000040
【図４０】
0004679270.tif 000041
【図４１】
0004679270.tif 000042
【図４２】
0004679270.tif 000043
【図４３】
0004679270.tif 000044
【図４４】
0004679270.tif 000045
【図４５】
0004679270.tif 000046
【図４６】
0004679270.tif 000047