(57)【特許請求の範囲】
【請求項１】
各々が入射光をアナログ電気信号に変換して出力する、行列状に配列された複数の画素と、
前記画素の各列に設けられ、前記画素に基づくアナログ電気信号をデジタル信号に変換し、該デジタル信号を出力端子から出力するＡＤ変換器と、
前記画素の各列に設けられたレジスタ回路と、
前記ＡＤ変換器の出力端子と、該ＡＤ変換器が設けられた前記画素の列と同一の前記画素の列に設けられた前記レジスタ回路の入力端子との接続、および、前記ＡＤ変換器の出力端子と、該ＡＤ変換器が設けられた前記画素の列とは異なる前記画素の列に設けられた前記レジスタ回路の入力端子との接続を選択的に行う接続手段と、を有し、
前記レジスタ回路は、前記ＡＤ変換器の前記出力端子からのデジタル信号を入力端子に受けて、該デジタル信号を保持するものであり、
水平間引き動作において、一の前記画素の、入射光に基づくアナログ電気信号を、一の水平同期期間中の異なるタイミングで前記ＡＤ変換器によりＡＤ変換された複数のデジタル信号が、それぞれ前記接続手段を介して前記画素から信号を読み出される列のレジスタ回路および前記画素から信号を読み出されない列の前記レジスタ回路に保持され、
さらに、複数の前記レジスタ回路の出力端子の各々から並列に出力された、前記一の前記画素の、前記一の水平同期期間中の異なるタイミングで得られた前記デジタル信号を加算する演算処理装置をさらに有すること
を特徴とする固体撮像装置。
【請求項２】
前記一の水平同期期間中の異なるタイミングで前記ＡＤ変換器によりＡＤ変換された複数のデジタル信号のうち、
一のデジタル信号は、前記ＡＤ変換器が設けられた前記画素の列と同じ列の前記レジスタ回路に前記接続手段を介して入力され、
別の一のデジタル信号は、前記ＡＤ変換器が設けられた前記画素の列とは異なる、前記画素から信号を読み出されない列の前記レジスタ回路に前記ＡＤ変換器から前記接続手段を介して入力されること
を特徴とする請求項１に記載の固体撮像装置。
【請求項３】
各々が入射光をアナログ電気信号に変換して出力する、行列状に配列された複数の画素と、
前記画素の各列に設けられ、前記画素に基づくアナログ電気信号をデジタル信号に変換し、該デジタル信号を出力端子から出力するＡＤ変換器と、
前記画素の各列に設けられたレジスタ回路と、
前記ＡＤ変換器の出力端子と、該ＡＤ変換器が設けられた前記画素の列と同一の前記画素の列に設けられた前記レジスタ回路の入力端子との接続、および、前記レジスタ回路の出力端子と、該レジスタ回路が設けられた前記画素の列とは異なる前記画素の列に設けられた前記レジスタ回路の入力端子との接続を選択的に行う接続手段と、を有し、
前記レジスタ回路は、前記ＡＤ変換器の前記出力端子もしくは該レジスタ回路とは異なる前記画素の列に設けられた前記レジスタ回路の出力端子からのデジタル信号を入力端子に受けて、該デジタル信号を保持するものであり、
水平間引き動作において、一の前記画素の、入射光に基づくアナログ電気信号を、一の水平同期期間中の異なるタイミングで前記ＡＤ変換器によりＡＤ変換された複数のデジタル信号が、それぞれ前記接続手段を介して前記画素から信号を読み出される列のレジスタ回路および前記画素から信号を読み出されない列の前記レジスタ回路に保持され、
さらに、複数の前記レジスタ回路の出力端子の各々から並列に出力された、前記一の前記画素の、前記一の水平同期期間中の異なるタイミングで得られた前記デジタル信号を加算する演算処理装置をさらに有すること
を特徴とする固体撮像装置。
【請求項４】
前記一の水平同期期間中の異なるタイミングで前記ＡＤ変換器によりＡＤ変換された複数のデジタル信号のうち、
一のデジタル信号は、前記ＡＤ変換器が設けられた前記画素の列と同じ列の前記レジスタ回路に前記接続手段を介して入力され、
別の一のデジタル信号は、前記ＡＤ変換器が設けられた前記画素の列と同じ列の前記レジスタ回路に保持された後に、前記接続手段を介して前記ＡＤ変換器が設けられた前記画素の列とは異なる、前記画素から信号を読み出されない列の前記レジスタ回路に転送されること
を特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記一の前記画素の、入射光に基づくアナログ電気信号を、一の水平同期期間中の異なるタイミングで前記ＡＤ変換器によりＡＤ変換されたデジタル信号は、それぞれ異なる時間の長さで入射光を変換したアナログ電気信号に基づくことを特徴とする請求項１ないし４のいずれかに記載の固体撮像装置。
【請求項６】
前記画素は入射光に基づいて電荷を蓄積する光電変換部と、
フローティングディフュージョン部と、
該フローティングディフュージョン部の電位に基づく前記アナログ電気信号を出力する増幅部と、
蓄積部と、
該蓄積部と前記フローティングディフュージョン部との導通または非導通を切り替えるスイッチと、を有し、
前記一の前記画素の、入射光に基づくアナログ電気信号を、一の水平同期期間中の異なるタイミングで前記ＡＤ変換器によりＡＤ変換されたデジタル信号はそれぞれ、前記スイッチが非導通の状態における前記アナログ電気信号、または、前記スイッチが導通の状態における前記アナログ電気信号に基づくことを特徴とする請求項１ないし５のいずれかに記載の固体撮像装置。
【請求項７】
請求項１ないし６のいずれか１項に記載の固体撮像装置の駆動方法であって、水平間引き読み出しを行う場合には、
読み出す列の前記画素に基づく前記デジタル信号を、読み出さない列の前記レジスタ回路に転送することを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、列毎にＡＤ変換回路を有し、得られた複数のデジタル信号に演算処理を施すことを特徴とした固体撮像装置及び固体撮像装置の駆動方法に関する。
【背景技術】
【０００２】
従来の固体撮像装置においては、動画などの高速動作を必要とする用途では、行列状に配列された画素のうち、例えば各画素で入射光を変換したアナログ電気信号を１列おきに読み出す、いわゆる水平間引き読み出し（以下、水平間引き動作と同義）が知られている。
【０００３】
また、ＡＤ変換回路を画素の列毎に設け、デジタル化した信号を演算処理することが特許文献１に開示されている。具体的には、１画素列あたり２つのレジスタ回路を設け、同一画素の２つの異なる信号レベルを記憶した後、デジタル領域で両者の差分を演算するイメージセンサについての記載がある。
【０００４】
また、固体撮像装置においては、ダイナミックレンジを広くすることが求められており、様々な手法が提案されている。例えば特許文献２には、光電変換素子から溢れた電荷を保持する蓄積容量素子を各画素に設ける構成が開示されている。この他にも、より長い蓄積動作による信号と、より短い蓄積動作による信号に基づいてダイナミックレンジを拡大する手法がある。
【特許文献１】特開２００６−０２５１８９号公報
【特許文献２】特開２００５−３２８４９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述の特許文献１に開示されるような回路構成で水平間引き動作を行い、複数のレジスタ回路にそれぞれ保持される信号で演算を行うと、間引かれる、すなわち読み出されない列のＡＤ変換器及びレジスタ回路は動作に関与しない状態になる。これは、回路の利用効率の面で検討の余地がある。さらに、ダイナミックレンジを拡大することが求められる。
【課題を解決するための手段】
【０００６】
上記課題を解決するための本発明は、各々が入射光をアナログ電気信号に変換して出力する、行列状に配列された複数の画素と、前記画素の各列に設けられ、前記画素に基づくアナログ電気信号をデジタル信号に変換し、該デジタル信号を出力端子から出力するＡＤ変換器と、前記画素の各列に設けられたレジスタ回路と、前記ＡＤ変換器の出力端子と、該ＡＤ変換器が設けられた前記画素の列と同一の前記画素の列に設けられた前記レジスタ回路の入力端子との接続、および、前記ＡＤ変換器の出力端子と、該ＡＤ変換器が設けられた前記画素の列とは異なる前記画素の列に設けられた前記レジスタ回路の入力端子との接続を選択的に行う接続手段と、を有し、前記レジスタ回路は、前記ＡＤ変換器の前記出力端子からのデジタル信号を入力端子に受けて、該デジタル信号を保持するものであり、水平間引き動作において、一の前記画素の、入射光に基づくアナログ電気信号を、一の水平同期期間中の異なるタイミングで前記ＡＤ変換器によりＡＤ変換された複数のデジタル信号が、それぞれ前記接続手段を介して前記画素から信号を読み出される列のレジスタ回路および前記画素から信号を読み出されない列の前記レジスタ回路に保持され、さらに、複数の前記レジスタ回路の出力端子の各々から並列に出力された、前記一の前記画素の、前記一の水平同期期間中の異なるタイミングで得られた前記デジタル信号を加算する演算処理装置をさらに有することを特徴とする固体撮像装置である。
また、上記課題を解決するための本発明の別の側面は、各々が入射光をアナログ電気信号に変換して出力する、行列状に配列された複数の画素と、前記画素の各列に設けられ、前記画素に基づくアナログ電気信号をデジタル信号に変換し、該デジタル信号を出力端子から出力するＡＤ変換器と、前記画素の各列に設けられたレジスタ回路と、前記ＡＤ変換器の出力端子と、該ＡＤ変換器が設けられた前記画素の列と同一の前記画素の列に設けられた前記レジスタ回路の入力端子との接続、および、前記レジスタ回路の出力端子と、該レジスタ回路が設けられた前記画素の列とは異なる前記画素の列に設けられた前記レジスタ回路の入力端子との接続を選択的に行う接続手段と、を有し、前記レジスタ回路は、前記ＡＤ変換器の前記出力端子もしくは該レジスタ回路とは異なる前記画素の列に設けられた前記レジスタ回路の出力端子からのデジタル信号を入力端子に受けて、該デジタル信号を保持するものであり、水平間引き動作において、一の前記画素の、入射光に基づくアナログ電気信号を、一の水平同期期間中の異なるタイミングで前記ＡＤ変換器によりＡＤ変換された複数のデジタル信号が、それぞれ前記接続手段を介して前記画素から信号を読み出される列のレジスタ回路および前記画素から信号を読み出されない列の前記レジスタ回路に保持され、
さらに、複数の前記レジスタ回路の出力端子の各々から並列に出力された、前記一の前記画素の、前記一の水平同期期間中の異なるタイミングで得られた前記デジタル信号を加算する演算処理装置をさらに有することを特徴とする固体撮像装置である。
【発明の効果】
【０００７】
本発明によれば、複数のレジスタ回路に保持されるデジタル信号を用いて演算を行う場合でも、動作に関与しないレジスタ回路の数を低減でき、回路の利用効率を向上させることができる。さらに、ダイナミックレンジの拡大もできる。
【発明を実施するための最良の形態】
【０００８】
以下では、本発明に係る実施の形態を説明する。
【０００９】
（第一の実施形態）
最初に本発明の一実施形態に係る固体撮像装置の回路構成を説明する。次に、水平間引き動作において、読み出す列のレジスタ回路に保持されたデジタル信号を、読み出さない列のレジスタ回路に転送して、同列の異なる行の画素に基づく複数のデジタル信号に演算処理を施す動作を説明する。その後、本発明の一実施形態に係るダイナミックレンジを拡大することが可能な読み出し動作を説明する。
【００１０】
図１は、本発明の一実施形態に係る固体撮像装置を表すブロック図である。画素部１００には、その各々が入射光を電荷に変換する光電変換素子を含み、アナログ電気信号として出力する画素１０３が行列状に水平６画素、垂直４画素で配列されている。一行を構成する画素１０３は行選択線１０４で共通に垂直走査回路１０１と接続されており、選択された行選択線１０４に接続された６画素が同時に選択される。行選択信号をＰｖ１からＰｖ４まで順次ハイにすることで１行目から４行目までの画素を順次選択する。
【００１１】
行選択線１０４によって選択された行の画素から出力されるアナログ電気信号は、一列の画素が共通に接続される垂直出力線１０５を介して、１列ごとに設けられたＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）回路１１４に入力される。ＣＤＳ回路１１４は、アナログ電気信号に含まれるノイズレベルと、信号レベルとの差分処理を行うことでノイズキャンセルを行う。図１では垂直出力線１０５が直接ＣＤＳ回路に接続されているが、画素部１００と、ＣＤＳ１１４との間に、画素からのアナログ電気信号を増幅するための増幅器を接続し、アナログ電気信号に重畳されるノイズ成分の影響を低減してもよい。ノイズキャンセルされた各列のアナログ電気信号は、１列毎に設けられているＡＤ変換器（ＡＤＣ）１０６に入力される。ＡＤＣ１０６に入力されたアナログ電気信号は、デジタル信号へと変換される。デジタル信号は、ＡＤ変換器の出力端子から出力され、画素の１列毎に設けられたレジスタ回路１０７はこれを入力端子に受けて保持する。
【００１２】
レジスタ回路１０７に保持されたデジタル信号は、水平走査回路１０２でレジスタ回路１０７を適宜選択することでレジスタ回路１０７の出力端子から水平出力線に出力される。例えば、水平走査回路１０２が列選択信号をＰｈ１４、Ｐｈ２４、・・・の順番でハイに遷移させると、各レジスタ回路に保持されているデジタル信号は、レジスタ回路１乃至レジスタ回路６から水平出力線１１２に順次出力される。水平出力線１１２に出力されたデジタル信号は、セレクタ１１０を介して出力される。
【００１３】
また、水平走査回路１０２は、列選択信号Ｐｈ１５、Ｐｈ２５、・・・の順番でハイにすることで、レジスタ回路１乃至６の各々に保持されたデジタル信号を順次水平出力線１１３に出力させる。水平出力線１１２及び１１３にデジタル信号を同時に出力すると、水平出力線１１２及び１１３が並列に接続されている演算回路１０９において、両デジタル信号で加算、減算、平均化などの演算処理を施し、その演算結果を、セレクタ１１０を介して出力する。ここでは２本の水平出力線が演算回路１０９に接続されているが、３本以上の水平出力線を接続する、すなわち３以上のデジタル信号に対して演算を施す構成であっても良い。
【００１４】
本実施形態では、水平出力線１１２と水平出力線１１３とに読み出された２つのデジタル信号に演算処理を施して得られた信号と、水平出力線１１２に読み出された演算処理を施されていないデジタル信号と、をセレクタ１１０によって選択して出力している。
【００１５】
本実施形態では、水平６画素列を、３画素列毎に２つのブロックとしているが、ブロックあたりの画素列を増やしたり、３以上のブロックに分割したりしても、本発明の効果は変わらない。
【００１６】
図２に示したタイミングチャート図は、本実施形態による、拡大したダイナミックレンジで信号を読み出すための駆動方法を示すもので、水平６画素、垂直４画素のうち、２、３、５、及び６列目の画素を読み出さない水平間引き動作を示している。読み出される１及び４列目の画素については、１画素あたり２度の読み出し動作を行って得られた２つの異なる信号を演算処理して固体撮像装置の外部に出力している。ダイナミックレンジを拡大して信号を読み出すためには、１行の画素が選択されている期間である１水平同期期間内に、入射光に基づく信号を１つの画素からの少なくとも２回読み出す必要がある。
【００１７】
図２において、行選択信号Ｐｖ１がハイレベルの期間、１行目の画素が選択される。１行目の１度目の水平ブランキングステータスでは、１行目の画素の光電変換素子からのアナログ電気信号に変換してそれぞれの垂直出力線に読み出し、読み出されたアナログ電気信号を、続く１度目のＡＤ変換ステータスでデジタル信号に変換する。デジタル信号は、１度目のライトステータスでレジスタ回路１に保持される。
【００１８】
次に、１行目の２度目の水平ブランキングステータスで、１行目の画素からのアナログ電気信号が垂直信号線に読み出される。ここで垂直信号線に読み出されるのは、１度目の水平ブランキングステータスに読み出されるレベルとは異なるもので、例えば１度目に読み出されたレベルよりも短い蓄積時間で露光されたことによるレベルである。また、後述する構成において、フローティングディフュージョン部に接続される保持容量の大きさを変えることによるレベルであっても良い。２度目の水平ブランキングステータスで１行目の画素からアナログ電気信号が読み出される動作と並行して列選択信号Ｐｈ１３がハイレベルになる。これにより、１度目のライトステータスでレジスタ回路１に保持されたデジタル信号が、レジスタ回路２に転送される。２度目の水平ブランキングステータスで読み出されたアナログ電気信号は、続く２度目のＡＤ変換ステータスでデジタル信号に変換され、２度目のライトステータスでレジスタ回路１に保持される。
【００１９】
レジスタ回路１及び２に保持されたデジタル信号は、水平転送ステータスにおいてそれぞれ水平信号線１１２及び１１３に出力され、演算回路１０９で加算や増幅等の演算処理を施されて広ダイナミックレンジの画素信号を生成している。図２中、出力信号において、例えば１１´＋１１とあるのは、１１´が１度目の水平ブランキングステータスで読み出された信号、１１が２度目の水平ブランキングステータスで読み出された信号を意味している。ここで、行選択信号Ｐｖ１がハイレベルである期間、すなわち、１行目の画素に係る動作が行われる期間を水平同期期間として定義する。
【００２０】
２行目以降についても、上と同様の動作を行うことによって、広ダイナミックレンジの画像を得ることができる。つまり、一の画素の、入射光に基づくアナログ電気信号を、一の水平同期期間中の異なるタイミングでＡＤ変換器によりＡＤ変換されたデジタル信号を、接続手段を介してレジスタ回路に保持させる動作を行うことで、ダイナミックレンジを拡大できる。
【００２１】
次に、図２に示した動作における水平ブランキング期間のより詳細な動作を、回路構成例とともに説明する。
【００２２】
図３は、１つの画素と、１つのＣＤＳ回路の具体的な構成例を示す図である。画素は、光電変換部であるフォトダイオードＰＤと、転送部である転送トランジスタＴＸと、画素増幅部である増幅トランジスタＳＦと、リセット部であるリセットトランジスタＲＥＳと、選択部である選択トランジスタＳＥＬと、を含む。信号Ｐｔｘがハイレベルになると、転送トランジスタＴＸが導通し、フォトダイオードＰＤに蓄積された電荷が増幅トランジスタＳＦのゲートに転送される。増幅トランジスタＳＦのゲートが接続されるノードには不図示の容量であるフローティングディフュージョン部ＦＤが存在し、フォトダイオードＰＤから転送された電荷はここに保持される。信号Ｐｓｅｌがハイレベルになると、選択トランジスタＳＥＬが導通することで増幅トランジスタＳＦと定電流源Ｉとでソースフォロワ回路が形成され、増幅トランジスタのゲートの電位に応じたレベルが信号線ＶＬに現れる。信号線ＶＬは、図１における垂直出力線１０５に相当する。信号ＰｒｅｓがハイレベルになるとリセットトランジスタＲＥＳが導通し、増幅トランジスタＳＦのゲートの電位が、電源Ｖｃｃに応じてリセットされる。信号線ＶＬに現れたレベルはＡＤＣに入力され、ＡＤ変換動作が行われる。ここで、画素に含まれる各素子に供給される信号Ｐｒｅｓ、Ｐｔｘ、Ｐｓｅｌや、ＣＤＳ回路に与えられる信号Ｐｃ０ｒは、例えば垂直走査回路１０１から供給される。
【００２３】
図２に示した動作において、ある行の１度目の水平ブランキング期間から２度目のＡＤ変換期間までの動作を、図４を参照しながら説明する。図４に示す時刻ｔ０に先立って、フォトダイオードＰＤには入射光が照射され、フォトダイオードＰＤには入射光に基づく電荷が蓄積されているものとする。
【００２４】
時刻ｔ０に、信号Ｐｒｅｓがローレベルに遷移することで、画素のフローティングディフュージョン部ＦＤのリセット状態が解除される。これと同時に、信号Ｐｓｅｌがハイレベルとなり、画素が選択された状態になるので、フローティングディフュージョン部ＦＤをリセットしたことに応じたレベルが信号線ＶＬに現れ、クランプ容量Ｃ０の一方の端子（第１の端子）に入力される。このレベルには、リセットトランジスタを駆動することによって生じる成分も含まれるが、この成分は画素ごとに、また、駆動するごとにレベルが異なるので、ノイズ成分として作用する。
【００２５】
また、時刻ｔ０には信号Ｐｃ０ｒもハイレベルとなる。これにより増幅器Ａｍｐの反転入力端子と出力端子とがショートされたバッファ状態になる。そして、クランプ容量Ｃ０の、増幅器Ａｍｐの反転入力端子と接続された側のノード（第２の端子）には基準電圧が与えられる。
【００２６】
時刻ｔ１に信号Ｐｃ０ｒがローレベルに遷移することで、フローティングディフュージョン部ＦＤをリセットしたことに応じたレベルがクランプされる。
【００２７】
時刻ｔ２から時刻ｔ３まで信号Ｐｔｘがハイレベルになることで、フォトダイオードＰＤに蓄積された電荷がフローティングディフュージョン部ＦＤに転送され、転送された電荷量に応じて増幅トランジスタＳＦのゲート電位が変化する。これにともなって、信号線ＶＬに現れるレベルが変化する。このタイミングでは信号Ｐｃ０ｒがローレベルであり、クランプ容量Ｃ０が浮遊状態にあるので、増幅器Ａｍｐの反転入力端子には、時刻ｔ１でクランプされたレベルからの変化分のみが入力される。つまり、時刻ｔ１でクランプされたレベルに含まれるノイズ成分が低減された信号が増幅器Ａｍｐに入力されるものである。
【００２８】
時刻ｔ３に信号Ｐｔｘがローレベルに遷移することを以って、蓄積時間Ａが終了し、１度目の水平ブランキング期間も終了する。また、時刻ｔ３からｔ４までが１度目のＡＤ変換期間およびライト期間に相当する。
【００２９】
２度目の水平ブランキング期間が開始する時刻ｔ４に、信号ＰｒｅｓおよびＰｔｘがハイレベルになると転送トランジスタＴＸとリセットトランジスタＲＥＳとが導通するので、それまでにフォトダイオードＰＤに蓄積されていた電荷が電源Ｖｃｃへと排出される。そして、時刻ｔ５に信号Ｐｔｘがローレベルに遷移するとフォトダイオードＰＤは再び電荷を蓄積できる状態になる、すなわち蓄積時間Ｂが開始する。
【００３０】
時刻ｔ６に信号Ｐｒｅｓがローレベルに遷移することでフローティングディフュージョン部のリセット状態が解除される。時刻ｔ６から時刻ｔ９までの動作は、時刻ｔ０から時刻ｔ３までの動作と同様なので説明を省略する。蓄積時間Ｂは時刻ｔ５からｔ９までの期間であるが、蓄積時間Ｂは蓄積時間よりも短い場合を想定している。そのため、図４では、蓄積時間ＡとＢとをそれぞれ長秒、短秒として示している。これにより、蓄積時間Ａで蓄積したことによる信号が飽和レベルに達していても、蓄積時間Ｂで蓄積したことによる信号と合成することにより、ダイナミックレンジの広い画像を得ることができる。
【００３１】
時刻ｔ９から時刻ｔ１０までの期間が２度目のＡＤ変換期間およびライト期間に相当する。
【００３２】
時刻ｔ１０に信号ＰｒｅｓおよびＰｔｘがハイレベルとなり、再びフォトダイオードＰＤのリセットを開始する。時刻ｔ１１に信号ＰｔｘおよびＰｓｅｌがローレベルに遷移することでフォトダイオードＰＤのリセット状態が解除されると共に、１行目の画素の選択状態が解除される。
【００３３】
以上の動作により、異なる列のレジスタ回路に保持された二つの信号が、演算処理回路において例えば加算処理を施されて、ダイナミックレンジが拡大した信号として出力される。
【００３４】
なお、時刻ｔ１０で行うフォトダイオードＰＤをリセットする動作は必ずしも行わなければならないものではなく、２度目のＡＤ変換期間が終了した後であれば、例えば信号Ｐｓｅｌがローレベルに遷移した後の、画素が選択されていない状態で行っても良い。
【００３５】
また、図２に係る説明では、行選択信号Ｐｖ１がハイレベルである期間が１行目の画素が選択されている期間であると便宜的に説明したが、図４において、時刻ｔ１１に信号Ｐｓｅｌがローレベルに遷移した後に水平転送期間に係る動作が行われてもよい。
【００３６】
以上で説明した本発明の一実施形態によれば、レジスタ回路の出力端子と、このレジスタ回路とは異なる画素の列に設けられたレジスタ回路の入力端子とを接続する接続手段を有する。従って、従来と比較して動作に関与しないレジスタ回路の数を低減でき、回路の利用効率を向上させることができる。さらに、一の画素の、入射光に基づくアナログ電気信号を、一の水平同期期間中の異なるタイミングでＡＤ変換器によりＡＤ変換されたデジタル信号を、接続手段を介してレジスタ回路に保持させる動作を行うことで、ダイナミックレンジを拡大できる。なお、本実施形態において接続手段とは、図１において、ｎ列目の画素について、列選択信号線Ｐｈ１１がハイに遷移したときに導通する経路や、列選択信号Ｐｈｎ３がハイに遷移した時に、異なるレジスタ回路同士を接続する経路を指す。
【００３７】
（第二の実施形態）
本発明の別の実施形態を説明する。
【００３８】
図５は、１つの画素とそれに対応する列のＣＤＳ回路の具体的な構成例を示した図である。ＣＤＳ回路は図３に示したものと同様の構成であるので、図３との相違点を中心に説明する。
【００３９】
図５に示す画素は、図３に示した構成に加えて蓄積部である蓄積容量Ｃｓと、フローティングディフュージョン部ＦＤと蓄積容量Ｃｓとの接続を制御するためのスイッチＳが追加されている。スイッチＳは、例えば垂直走査回路から与えられる信号Ｐｓに基づいて導通、または非導通が切り替わる。
【００４０】
図２における１度目の水平ブランキング期間から２度目のＡＤ変換期間までの期間に相当する期間の動作をより詳細に示したものが図６である。ここで、ｎ−１フレームにおける時刻ｔ７からｎフレームの時刻ｔ０までの期間中に、フォトダイオードPDに光が入射しているものとする。
【００４１】
ｎ−１フレームにおいて、時刻ｔ７に信号Ｐｒｅｓ、Ｐｓｅｌ、Ｐｔｘがローレベルになった後、ｎフレームにおける時刻ｔ０までの期間にもフォトダイオードＰＤには光が入射している。このため、入射光の強度によってはフォトダイオードＰＤで蓄積できる電荷量以上の電荷が発生する。フォトダイオードＰＤで蓄積できる電荷量を超えて発生した電荷はフォトダイオードＰＤから溢れて、蓄積部である蓄積容量Ｃｓに蓄積される。
【００４２】
ｎフレーム目の時刻ｔ０に信号Ｐｓがローレベルになると、蓄積容量Ｃｓがフローティングディフュージョン部ＦＤから切り離された状態になり、ｎ−１フレームの時刻ｔ７からの期間にフォトダイオードＰＤから溢れた電荷が蓄積容量Ｃｓに保持される。また、時刻ｔ０には信号Ｐｒｅｓがハイレベルになることで、フローティングディフュージョン部ＦＤがリセットされる。さらに、信号Ｐｓｅｌもハイレベルとなるので、フローティングディフュージョン部ＦＤがリセットされたことに応じたレベルが信号線ＶＬに現れる。
【００４３】
時刻ｔ１に、信号Ｐｒｅｓがローレベルに遷移することで、画素のフローティングディフュージョン部ＦＤのリセット状態が解除される。このとき信号線ＶＬに現れるレベルには、リセットトランジスタを駆動することによって生じる成分も含まれるが、この成分は画素ごとに、また、駆動する度にレベルが異なるので、ノイズ成分として作用する。
【００４４】
時刻ｔ１から時刻ｔ２までの期間に信号Ｐｃ０ｒがハイレベルとなる。この期間は、増幅器Ａｍｐの反転入力端子および出力端子とが短絡され、期間容量Ｃｆにそれまで蓄積されていた電荷がリセットされる。時刻ｔ２に信号Ｐｃ０ｒがローレベルに遷移することで、フローティングディフュージョン部ＦＤをリセットしたことに応じたレベルが容量Ｃ０にクランプされる。
【００４５】
時刻ｔ３から時刻ｔ４まで信号Ｐｔｘがハイレベルになることで、フォトダイオードＰＤに蓄積された電荷がフローティングディフュージョン部ＦＤに転送され、転送された電荷量に応じて増幅トランジスタＳＦのゲート電位が変化する。これにともなって信号線ＶＬに現れるレベルが変化する。このタイミングでは信号Ｐｃ０ｒがローレベルであり、クランプ容量Ｃ０が浮遊状態にあるので、増幅器Ａｍｐの反転入力端子には、時刻ｔ２でクランプされたレベルからの変化分のみが入力される。つまり、時刻ｔ２でクランプされたレベルに含まれるノイズ成分が低減された信号が増幅器Ａｍｐに入力されるものである。従って、増幅器Ａｍｐから出力される信号からは、画素で発生したノイズ成分が低減されている。時刻ｔ４を以って、ｎフレームの１度目の水平ブランキング期間が終了する。
【００４６】
時刻ｔ４に信号Ｐｔｘがローレベルに遷移してから時刻ｔ５に信号Ｐｓがハイレベルになるまでの期間が１度目のＡＤ変換期間に相当し、ＡＤ変換された結果のデジタル信号がレジスタ回路に保持される。
【００４７】
時刻ｔ５に信号Ｐｓがハイレベルになると、フローティングディフュージョン部ＦＤに対して蓄積容量Ｃｓが接続され、蓄積容量Ｃｓの分だけフローティングディフュージョン部ＦＤの持つ容量値が大きくなる。蓄積容量Ｃｓにはｎ−１フレームの時刻ｔ７からｎフレームの時刻ｔ０までの期間にフォトダイオードＰＤから溢れた電荷が、また、フローティングディフュージョン部ＦＤには、時刻ｔ４にフォトダイオードから転送された電荷が、それぞれ保持されていた。時刻ｔ５にはこれらの電荷が、蓄積容量Ｃｓの分だけ容量値が増大したフローティングディフュージョン部ＦＤに保持された状態になる。言い換えると、容量値が増大したフローティングディフュージョン部ＦＤには、フォトダイオードＰＤから溢れた電荷と、フォトダイオードＰＤに蓄積された電荷（フォトダイオードＰＤから溢れなかった電荷）とが保持された状態である。
【００４８】
信号ＰｒｅｓおよびＰｔｘがハイレベルとなってフォトダイオードＰＤがリセットされる時刻ｔ６までの期間は図２における２度目のＡＤ変換期間に相当し、ＡＤ変換した結果のデジタル信号がレジスタ回路に保持される。こうして得られた２つのレベルの異なる信号に対して演算処理を施すことによって、ダイナミックレンジの拡大した画像を得ることができる。
【００４９】
時刻ｔ６に信号ＰｒｅｓおよびＰｔｘがハイレベルになると、フォトダイオードＰＤ、フローティングディフュージョン部ＦＤ、および蓄積容量Ｃｓに蓄積された電荷が電源Ｖｃｃへと排出されることでリセットされる。
【００５０】
時刻ｔ７に、信号Ｐｓｅｌ、Ｐｒｅｓ、およびＰｔｘがローレベルに遷移し、１つの行の画素の選択状態が解除される。
【００５１】
なお、時刻ｔ６から行われるフォトダイオードＰＤをリセットする動作は必ずしもこのタイミングで行わなければならないものではない。２度目のＡＤ変換期間が終了した後であれば、例えば信号Ｐｓｅｌがローレベルに遷移した後の、画素が選択されていない状態で行っても良い。
【００５２】
また、図２に係る説明では、行選択信号Ｐｖ１がハイレベルである期間が１行目の画素が選択されている期間であると便宜的に説明したが、図４において、時刻ｔ６に信号Ｐｓｅｌがローレベルに遷移した後に水平転送期間に係る動作が行われてもよい。
【００５３】
ところで、図２に係る動作では、１列目のレジスタに保持されたデジタル信号を２列目のレジスタ回路に転送する動作が、２度目の水平ブランキング期間に行われていた。本実施形態においては、１度目のライト期間と、２度目のＡＤ変換期間との間に転送する動作を行っても良い。また図２に係る動作では、１列目のＡＤ変換器からは１列目のレジスタ回路にのみ信号が与えられる。しかし、例えば２度目のライト期間では列選択信号Ｐｈ１１とＰｈ１２とを同時にハイレベルにし、１列目のＡＤ変換器が直接２列目のレジスタ回路にＡＤ変換の結果を書き込んでも良い。
【００５４】
以上で説明した本発明の一実施形態によれば、レジスタ回路の出力端子と、このレジスタ回路とは異なる画素の列に設けられたレジスタ回路の入力端子とを接続する接続手段を有する。したがって、従来と比較して動作に関与しないレジスタ回路の数を低減でき、回路の利用効率を向上させることができる。さらに、一の画素の、入射光に基づくアナログ電気信号を、一の水平同期期間中の異なるタイミングでＡＤ変換器によりＡＤ変換されたデジタル信号を、接続手段を介してレジスタ回路に保持させる動作を行うことで、ダイナミックレンジを拡大できる。なお、本実施形態において接続手段とは、図１において、ｎ列目の画素について、列選択信号線Ｐｈ１１がハイに遷移したときに導通する経路や、列選択信号Ｐｈｎ３がハイに遷移した時に、異なるレジスタ回路同士を接続する経路を指す。そして、ｎ列目のＡＤ変換器が、別の列のレジスタ回路にＡＤ変換の結果を書き込む場合には列選択信号Ｐｈｎ２がハイに遷移したときに導通する経路も指す。
【００５５】
（第三の実施形態）
本発明に係るさらに別の実施形態を説明する。
【００５６】
第一および第二の実施形態では、画素の各列にＣＤＳ回路を設けたが、必ずしもＡＤ変換器の前段でＣＤＳ処理を行わなければならないものではない。
【００５７】
例えば、図５に示した構成からＣＤＳ回路を省略した、図７のような構成を考える。この構成に係る動作を図８に示す。本実施形態では、３列に１列の画素に基づくデジタル信号が利用される場合を考えている。つまり、１、４、７、、、列目の画素に基づくデジタル信号が利用され、２、３、５、６、、、列目のレジスタ回路が利用されないような場合である。
【００５８】
また、第二の実施形態と同様に、本実施形態においてもｎ−１フレームにおける時刻ｔ７からｎフレームの時刻ｔ０までの期間中に、フォトダイオードＰＤに光が入射しているものとする。
【００５９】
１列目の画素についてその動作を説明する。
【００６０】
ｎ−１フレームにおける時刻ｔ６に信号Ｐｒｅｓ、Ｐｓｅｌ、Ｐｔｘがローレベルになった後、ｎフレームにおける時刻ｔ０までの期間にもフォトダイオードＰＤには光が入射している。このため、入射光の強度によってはフォトダイオードＰＤで蓄積できる電荷量以上の電荷が発生する。フォトダイオードＰＤで蓄積できる電荷量を超えて発生した電荷はフォトダイオードＰＤから溢れて、蓄積部である蓄積容量Ｃｓに蓄積される。
【００６１】
ｎフレーム目の時刻ｔ０に信号Ｐｓがローレベルになると、蓄積容量Ｃｓがフローティングディフュージョン部ＦＤから切り離された状態になり、ｎ−１フレームの時刻ｔ７からの期間にフォトダイオードＰＤから溢れた電荷が蓄積容量Ｃｓに保持される。また、時刻ｔ０には信号Ｐｒｅｓがハイレベルになることで、フローティングディフュージョン部ＦＤがリセットされる。さらに、信号Ｐｓｅｌもハイレベルとなるので、フローティングディフュージョン部ＦＤがリセットされたことに応じたレベルが信号線ＶＬに現れる。
【００６２】
時刻ｔ１に信号Ｐｒｅｓがローレベルに遷移することでフローティングディフュージョン部ＦＤのリセット状態が解除される。このとき信号線ＶＬに現れるレベルには、リセットトランジスタを駆動することによって生じる成分も含まれるが、この成分は画素ごとに、また、駆動する度にレベルが異なるので、ノイズ成分として作用する。このノイズ成分に対応するレベル（Ｎ信号）を時刻ｔ２までの期間にＡＤＣにより変換し、ＡＤ変換された結果をレジスタ回路に保持させる。ここで、ＡＤ変換した結果を保持させるのは１〜３列目のレジスタ回路のいずれであっても良い。
【００６３】
時刻ｔ２に信号Ｐｔｘがハイレベルになると、フォトダイオードＰＤに蓄積された電荷がフローティングディフュージョン部ＦＤに転送され、時刻ｔ３に信号Ｐｔｘがローレベルに遷移することを以ってフォトダイオードの蓄積時間が終了する。蓄積時間が終了してから、時刻ｔ４までの期間に、フォトダイオードＰＤに蓄積され、フローティングディフュージョン部ＦＤに転送された電荷に基づく信号成分（Ｓ信号）と、Ｎ信号と、が重畳されたレベル（Ｓ＋Ｎ信号）が信号線ＶＬに現れる。Ｓ＋Ｎ信号をＡＤＣによりＡＤ変換された結果を、Ｎ信号を保持したレジスタ回路とは異なるレジスタ回路に保持させる。
【００６４】
時刻ｔ４に信号Ｐｓがハイレベルになると、フローティングディフュージョン部ＦＤに接続された容量の大きさが大きくなるので、信号線ＶＬに現れるレベルが小さくなる。
【００６５】
フローティングディフュージョン部ＦＤに対して蓄積容量Ｃｓが接続され、蓄積容量Ｃｓの分だけフローティングディフュージョン部ＦＤの持つ容量値が大きくなる。蓄積容量Ｃｓにはｎ−１フレームの時刻ｔ６からｎフレームの時刻ｔ０までの期間にフォトダイオードＰＤから溢れた電荷が、また、フローティングディフュージョン部ＦＤには、時刻ｔ３にフォトダイオードから転送された電荷が、それぞれ保持されていた。時刻ｔ４にはこれらの電荷が、蓄積容量Ｃｓの分だけ容量値が増大したフローティングディフュージョン部ＦＤに保持された状態になる。言い換えると、容量値が増大したフローティングディフュージョン部ＦＤには、フォトダイオードＰＤから溢れた電荷と、フォトダイオードＰＤに蓄積された電荷（フォトダイオードＰＤから溢れなかった電荷）とが保持された状態である。このときのレベルをＮ＋Ｓ＋Ｗ信号とする。時刻ｔ５までの期間にＡＤＣによりＡＤ変換された結果を、N信号ともN+S信号とも異なるレジスタ回路に保持させる。
【００６６】
時刻ｔ５に信号Ｐｒｅｓおよび信号Ｐｔｘがハイレベルになることで、フォトダイオードＰＤ、フローティングディフュージョン部ＦＤ、蓄積容量Ｃｓに蓄積された電荷が電源Ｖｃｃに排出される。時刻ｔ６に信号Ｐｔｘがローレベルになると、フォトダイオードＰＤは再び電荷を蓄積できる状態になる。また、時刻ｔ６に信号Ｐｓｅｌがローレベルになることで、この画素の選択状態が解除される。ここで、時刻ｔ５からｔ６にかけて、フォトダイオードＰＤをリセットしているが、この動作は信号Ｐｓｅｌがローレベルになった後に行われても良い。
【００６７】
３つのレジスタ回路に保持されたＮ信号、Ｎ＋Ｓ信号、Ｎ＋Ｓ＋Ｗ信号について考える。例えば、演算処理回路でＮ信号とＮ＋Ｓ信号との間の差分処理および、Ｎ信号とＮ＋Ｓ＋Ｗ信号との間の差分処理を行い、ノイズ成分が低減された２つの信号を得る。これらの信号を合成することで、ダイナミックレンジを拡大することができる。
【００６８】
また、ここでは３列に１列の画素に基づくデジタル信号を利用する場合を説明したが、２列に１列の画素に基づくデジタル信号を利用するのでもよい。その場合には、まずＮ信号とＮ＋Ｓ信号とに基づくデジタル信号をそれぞれ異なるレジスタ回路に保持させた後に、演算処理回路で差分処理を行う。そして、Ｎ信号に基づくデジタル信号を一方のレジスタ回路に保持させたまま、他方のレジスタ回路にＮ＋Ｓ＋Ｗ信号に基づくデジタル信号を保持させた上で、演算処理回路で両者の差分処理を行う。その後、Ｎ信号に対応する成分が低減された２つの信号を合成することでダイナミックレンジを拡大することができる。
【００６９】
以上説明したように、ＡＤＣの前段にＣＤＳ回路を設けなくとも、駆動するタイミングを変えることによってノイズ成分を低減した上でダイナミックレンジを拡大することができる。さらに、一の画素の、入射光に基づくアナログ電気信号を、一の水平同期期間中の異なるタイミングでＡＤ変換器によりＡＤ変換されたデジタル信号を、接続手段を介してレジスタ回路に保持させる動作を行うことで、ダイナミックレンジを拡大できる。
【００７０】
（第四の実施形態）
本発明の第四の実施形態に係る撮像システム２００の概略構成及び概略動作を、図９を用いて説明する。図９は、本実施形態に係る撮像システム２００の構成図である。
【００７１】
撮像システム２００は、光学系１１０、固体撮像装置１２０、及び、信号処理部１８０を備える。信号処理部１８０は、信号処理回路部１３０、記録／通信部１４０、タイミング制御回路部１５０、システムコントロール回路部１６０、及び、再生／表示部１７０を含む。
【００７２】
光学系１１０は、固体撮像装置１２０の撮像面である画素配列へ被写体の像を形成する。
【００７３】
固体撮像装置１２０は、例えば第一の実施形態に係る固体撮像装置である。固体撮像装置１２０は、画素配列に形成された被写体の像を画像信号に変換する。固体撮像装置１２０は、その画像信号を画素配列から読み出して信号処理回路部１３０へ出力する。
【００７４】
信号処理回路部１３０は、予め決められた方法にしたがって、固体撮像装置１２０から供給された画像信号に対して、例えば、画像データの圧縮処理のような信号処理を行う。信号処理回路部１３０は、信号処理された画像データを記録／通信部１４０及び再生／表示部１７０へ供給する。
【００７５】
記録／通信部１４０は、信号処理回路部１３０から供給された画像データを、不図示の記録媒体に記録したり、同じく不図示の外部装置へ送信したりする。あるいは、記録／通信部１４０は、記録媒体から画像データを読み出して再生／表示部１７０へ供給したり、不図示の入力部から所定の指示を受け取ってシステムコントロール回路部１６０へ供給したりする。
【００７６】
再生／表示部１７０は、信号処理回路部１３０又は記録／通信部１４０から供給された画像データを、表示デバイスに表示する。
【００７７】
タイミング制御回路部１５０は、固体撮像装置１２０を駆動するタイミングを制御するための信号を供給するもので、モード切り換え手段としての役割を有する。例えば、水平間引き動作を行うモードで駆動させるための信号を供給したり、全画素の信号を読み出すモードで駆動させるための信号を供給したりする。
【００７８】
制御部であるシステムコントロール回路部１６０は、所定の指示の情報を記録／通信部１４０から受け取る。システムコントロール回路部１６０は、所定の指示に応じて、光学系１１０、記録／通信部１４０、再生／表示部１７０、及びタイミング制御回路部１５０を制御する。例えば、全画素読み出しモードや間引き読み出しモードで、光学系１１０、記録／通信部１４０、再生／表示部１７０、及びタイミング制御回路部１５０をそれぞれのモードに応じて制御する。また、例えばダイナミックレンジを拡大して読み出すための駆動モードに応じて撮像システムの各部に制御信号を与える。
【００７９】
本実施形態によれば、間引き動作時において、信号を読み出されない画素の列に設けられたレジスタ回路にデジタル信号を保持させることができる。これにより、水平間引き動作を行う場合に、動作に関与しないレジスタ回路の数を低減でき、回路の利用効率を向上させながら、加算、平均、減算（差分）といった演算処理を実現できる。
【００８０】
上述の実施形態ではいずれも、固体撮像装置の内部に演算回路１０９及びセレクタ１１０とが含まれる構成を挙げてきたが、これらは必ずしも固体撮像装置１２０の内部に設ける必要はない。例えば、図９において、信号処理回路部の中に設けられてもよい。この場合には、固体撮像装置１２０の半導体基板上の面積を低減でき、なおかつ、上述した効果が得られる。本発明において重要なのは、水平間引き動作を行う場合に、信号を読み出されない画素の列に設けられたレジスタ回路にデジタル信号を保持させることができる構成を有していることである。
【００８１】
（その他）
以上では、複数列に１列の画素に基づく信号を利用する、間引き動作を行う例を説明してきたが、図１に示す構成は、間引きもダイナミックレンジの拡大も行わずに出力することも可能である。図１０にその駆動方法を示す。この駆動方法は、静止画撮影等で、高い解像度が求められる場合に行う駆動方法である。
【００８２】
全ての画素から信号を読み出す本駆動方法においては、各行の読み出し期間中に水平転送動作が行われる。まず、１行目の水平ブランキング及びＡＤ変換ステータスでは、１行目の画素からのアナログ電気信号が、ＣＤＳでノイズキャンセルされ、ＡＤＣからノイズキャンセルされたデジタル信号として出力される。
【００８３】
次のライトステータスでは列選択信号Ｐｈ１１、Ｐｈ２１、・・・が同時にハイになり、各列のＡＤＣから出力されるデジタル信号が各列のレジスタ回路に保持される。
【００８４】
続く水平転送ステータスにおいて、列選択信号Ｐｈ１４、Ｐｈ２４、・・・が順番にハイとなり、各レジスタ回路に保持されたデジタル信号が水平出力線１１２へ順次出力される。水平出力線１１２に出力されたデジタル信号は、セレクタ１１０を介して固体撮像装置の外部へと出力される。
【００８５】
２行目以降についても同様に動作を行うことで、図１に示す固体撮像装置において全画素の信号を順次出力することができる。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施形態に係る固体撮像装置のブロック図
【図２】本発明の第一の実施形態に係る固体撮像装置の駆動方法を示すタイミングチャート図
【図３】本発明の第一の実施形態に係る画素およびＣＤＳ回路の構成例を示す図
【図４】図３に係る構成の駆動方法を示すタイミングチャート図
【図５】本発明の第二の実施形態に係る画素およびＣＤＳ回路の構成例を示す図
【図６】図５に係る構成の駆動方法を示すタイミングチャート図
【図７】本発明の第三の実施形態に係る画素の構成例を示す図
【図８】図７に係る構成の駆動方法を示すタイミングチャート図
【図９】本発明の第四の実施形態に係る撮像システムのブロック図
【図１０】図１に係る固体撮像装置の駆動方法例を示すタイミングチャート図
【符号の説明】
【００８７】
１００  画素部
１０１  垂直走査回路
１０２  水平走査回路
１０３  画素
１０４  行選択線
１０５  垂直出力線
１０６  ＡＤ変換器
１０７  レジスタ回路
１０８  接続手段
１０９  演算回路
１１０  セレクタ
１１１  列選択信号
１１２、１１３  水平出力線
１１４  ＣＤＳ回路
１１０  光学系
１２０  固体撮像装置
１３０  信号処理回路部
１４０  記録／通信部
１５０  タイミング制御回路部
１６０  システムコントロール回路部
１７０  再生／表示部
１８０  信号処理部
２００  撮像システム
【図１】
0004693863.tif 000002
【図２】
0004693863.tif 000003
【図３】
0004693863.tif 000004
【図４】
0004693863.tif 000005
【図５】
0004693863.tif 000006
【図６】
0004693863.tif 000007
【図７】
0004693863.tif 000008
【図８】
0004693863.tif 000009
【図９】
0004693863.tif 000010
【図１０】
0004693863.tif 000011