(57)【特許請求の範囲】
【請求項１】
磁性体粒子により形成される磁場を検知するための検知素子がＸ行Ｙ列（Ｘ及びＹは自然数、以下同じ）の２次元に配置されてなる検知素子アレイからの出力に基づき、前記磁性体粒子の量を測定するバイオセンサであって、
前記検知素子アレイは絶縁膜で覆われ、前記検知素子のそれぞれは、前記絶縁膜表面に付着した前記磁性体粒子を各検知素子で検知するようになっており、
前記検知素子と略同一構成の複数のダミー素子が前記検知素子アレイの外周を取り囲む形で配置され、
前記検知アレイ及び前記複数のダミー素子の全体が共通の前記絶縁膜で覆われていることを特徴とするバイオセンサ。
【請求項２】
前記検知素子及び前記ダミー素子は、それぞれ、一対の電流端子と、前記一対の電流端子間に流れる電流を制御するゲート電極と、前記一対の電流端子間に流れる電流に略垂直方向に電流が流れるように配置された一対の出力端子と、を備えた半導体ホール素子で構成され、
同一の列に配置された前記半導体ホール素子のゲート電極に接続するゲート電極線が各列に設置され、
同一の行に配置された前記半導体ホール素子の一対の電流端子にそれぞれ接続する一対の電流端子線が各行毎に設置され、
前記各列に設置されるゲート電極線のうちの任意の１つ、前記各行に設置される電流端子線のうちの任意の一対をそれぞれ動作電位にすることにより、複数の半導体ホール素子のうちの任意の素子を動作状態に設定可能であり、
前記ダミー素子は非動作状態に固定的に設定されていることを特徴とする請求項１に記載のバイオセンサ。
【請求項３】
前記ダミー素子を構成する半導体ホール素子は、前記一対の電流端子及び前記ゲート電極の少なくともいずれか一方を非動作電位に固定することで、非動作状態に設定されていることを特徴とする請求項２に記載のバイオセンサ。
【請求項４】
前記ダミー素子を構成する半導体ホール素子は、前記ゲート電極線及び電流端子線の少なくとも一方に対し非接続とされることで、非動作状態に設定されていることを特徴とする請求項２に記載のバイオセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバイオセンサに関し、特に磁性体粒子の検知素子を２次元に配置したバイオセンサに関する。
【背景技術】
【０００２】
近年、臨床診断・検出や遺伝子の解析においては、抗原、抗体、ＤＮＡ、ＲＮＡ等を検出するために、抗原とそれに対する抗体などの特定の分子同士の特異的な結合を利用した免疫学的手法が用いられている。
これらの分析手法の１つである固相結合分析には、磁性体粒子を用いる方法がある。ホール素子をアレイ状に配置し、磁性体粒子を検知する方法が、特許文献１及び特許文献２により開示されている。これらのホール素子は、周知の技術であるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ‐ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｅｖｉｃｅ）半導体製造プロセスにより形成される。
【特許文献１】国際公開０３／０６７２５８号パンフレット
【特許文献２】国際公開０５／０２２１５４号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特許文献に示すホール素子アレイの製造工程では、アレイ中央部に配置されたホール素子とアレイ周辺部に配置されたホール素子とで、エッチング速度のばらつきにより、Ｐウェル領域幅（Ｗ）、ゲート電極長（Ｌ）にばらつきが生じていた。またゲート電極形成後にホール素子表面に形成される絶縁膜の厚みもアレイ周辺部、中央部で異なったものとなっていた。
このようなＰウェル領域幅、ゲート電極長のばらつきは素子の感度ばらつきを生じさせるため、同一条件で磁性体粒子がアレイ表面に付着した場合でも検知素子出力のばらつきにつながる。
【０００４】
また絶縁膜厚みのアレイ周辺部・中央部でばらつくと、磁性体粒子が検知素子表面に付着した際の検知素子と磁性体粒子の距離にばらつきが生じることから、磁束の収束度合いがばらつき、結果として検知素子出力のばらつきが発生する。
本発明は上述の問題点に鑑みてなされたものであり、検知素子出力のばらつきが少ない検知素子アレイを備えたバイオセンサを提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の請求項１によるバイオセンサは、磁性体粒子により形成される磁場を検知するための検知素子がＸ行Ｙ列（Ｘ及びＹは自然数、以下同じ）の２次元に配置されてなる検知素子アレイからの出力に基づき、前記磁性体粒子の量を測定するバイオセンサであって、前記検知素子アレイは絶縁膜で覆われ、前記検知素子のそれぞれは、前記絶縁膜表面に付着した前記磁性体粒子を各検知素子で検知するようになっており、前記検知素子と略同一構成の複数のダミー素子が前記検知素子アレイの外周を取り囲む形で配置され、前記検知アレイ及び前記複数のダミー素子の全体が共通の前記絶縁膜で覆われていることを特徴とする。
【０００６】
ダミー素子を測定用のホール素子アレイの外周に配置することにより、測定に使用する全てのホール素子においてＰウェル領域幅及びゲート電極長の均一性や、磁性体粒子が付着する絶縁膜の厚みの均一性が改善される。それにより、測定に使用するホール素子の感度の均一性が向上し、かつ磁性体粒子付着時には、各々のホール素子において、付着した磁性体粒子とホール素子の距離のばらつきが小さくなるため、ホール素子の出力信号もばらつきが小さい安定した信号となり、バイオセンサによる測定の安定性が向上する。
【０００７】
本発明の請求項２によるバイオセンサは、請求項１において、前記検知素子及び前記ダミー素子は、それぞれ、一対の電流端子と、前記一対の電流端子間に流れる電流を制御するゲート電極と、前記一対の電流端子間に流れる電流に略垂直方向に電流が流れるように配置された一対の出力端子と、を備えた半導体ホール素子で構成され、同一の列に配置された前記半導体ホール素子のゲート電極に接続するゲート電極線が各列に設置され、同一の行に配置された前記半導体ホール素子の一対の電流端子にそれぞれ接続する一対の電流端子線が各行毎に設置され、前記各列に設置されるゲート電極線のうちの任意の１つ、前記各行に設置される電流端子線のうちの任意の一対をそれぞれ動作電位にすることにより、複数の半導体ホール素子のうちの任意の素子を動作状態に設定可能であり、前記ダミー素子は非動作状態に固定的に設定されていることを特徴とする。
【０００８】
本発明の請求項３によるバイオセンサは、請求項２において、前記ダミー素子を構成する半導体ホール素子は、前記一対の電流端子及び前記ゲート電極の少なくともいずれか一方を非動作電位に固定することで、非動作状態に設定されていることを特徴とする。
なお、「非動作電位に固定」には、一対の電流端子又はゲート電極が接地される場合のほか、開放されどこにも接続されていない状態も含むものとする。
【０００９】
本発明の請求項４によるバイオセンサは、請求項２において、前記ダミー素子を構成する半導体ホール素子は、前記ゲート電極線及び電流端子線の少なくとも一方に対し非接続とされることで、非動作状態に設定されていることを特徴とする。
【発明の効果】
【００１０】
本発明のバイオセンサによれば、検知素子の感度のばらつきが少ない。
【発明を実施するための最良の形態】
【００１１】
次に、図面を参照して本発明の実施の形態について説明する。
（バイオセンサの検出原理について）
まず、前提として、本実施形態のバイオセンサの検出原理について説明する。
図１は、バイオセンサによる測定の一例を説明する図であり、磁場を検知する検知素子としての測定用ホール素子Ｓ近辺の断面を模式的に表したものである。
【００１２】
バイオセンサを構成するセンサチップ１には、磁場を検知可能な測定用ホール素子Ｓが形成されている。
バイオセンサを用いて測定を行うには、このセンサチップ１表面に、抗原、抗体、ＤＮＡ、ＲＮＡなどの分子受容体６１をシランカップリング剤等を介して固定する。
次に、試料溶液をセンサチップ１上に滴下し、抗原、抗体、ＤＮＡ、ＲＮＡなどの測定対象物６２をセンサチップ１表面上の分子受容体６１と結合させる。さらに、センサチップ１表面に磁性体粒子Ｍｇを導入する。この磁性体粒子Ｍｇは、測定対象物６２と特異的に結合する２次分子受容体６３が表面に固定されたものである。したがって、磁性体粒子Ｍｇを導入すると、一部が測定対象物６２を介してセンサチップ１表面に特異的に結合する。
【００１３】
この状態でセンサチップ１上に磁場を印加する。磁束Ｂは矢印Ｚで示される方向に形成され、測定用ホール素子Ｓの感磁面に対して垂直である。磁束Ｂは磁性体粒子Ｍｇにより収束されるため、磁性体粒子Ｍｇがない場合に比べ測定用ホール素子Ｓでの磁束密度は増加する。センサチップ１表面に結合せずに溶液中を浮遊している磁性体粒子Ｍｇは、磁束により上方に引き上げられ、半導体ホール素子Ｓにより検知する磁束密度には影響しない。後述のように測定用ホール素子Ｓの出力電圧は磁束密度に比例するため、この出力電圧に基づいて磁性体粒子Ｍｇが測定用ホール素子Ｓ上に結合しているか否かを判定できる。
【００１４】
（バイオセンサの構成）
図２は本実施形態に係るバイオセンサの構成を示すブロック図である。
バイオセンサは、測定対象物を含有する試料溶液を投入、測定を行うためのセンサチップ１と、センサチップ１と信号を交換する測定装置本体（図示せず）と、を備える。センサチップ１上には、半導体ホール素子アレイ９、アレイ選択回路７１、増幅回路８１を搭載する。測定装置本体には、その他の制御回路８２（センサチップの制御を行うためのセンサチップ制御回路や、ホール素子からの出力信号を処理する信号処理回路等）を搭載する。センサチップ１は１回の測定毎に新たなものと取り替える。
【００１５】
（半導体ホール素子アレイについて）
図３に、半導体ホール素子アレイを形成したセンサチップ１の外観の一部を示す。
図３の半導体ホール素子アレイは、磁場を検知する上記測定用ホール素子Ｓが複数行方向及び列方向に略等間隔に形成されてなる測定用ホール素子アレイ（請求項における検知素子アレイ）と、測定用ホール素子アレイを取り囲む形で配置される複数のダミー素子Ｄと、からなる。なお、図３上では、測定用ホール素子Ｓ及びダミー素子は、凹部１３の下に位置しており、また、破線ｂｌを境に、内側の領域が測定用ホール素子アレイであり、その外側に形成された凹部１３の下にダミー素子が形成されている。これら測定用ホール素子及びダミー素子は、略同様の構成の半導体ホール素子であるが、測定に使用するのは測定用ホール素子Ｓのみであり、本実施形態では、ダミー素子Ｄは後述するように非動作状態に固定的に設定されている。
【００１６】
この測定用ホール素子アレイは、アレイ選択回路７１によって任意の測定用ホール素子Ｓが動作可能な状態に設定され、測定用ホール素子Ｓからの出力電圧は増幅回路８１に送られて増幅される。
なお、図３中、符号３０はゲート電極、符号４は金属配線であり、これら同一のシリコン基板上に形成されるゲート電極３０、金属配線４や後述するスイッチ等を介して、個々の半導体ホール素子の入力及び出力が行われる。
【００１７】
（半導体ホール素子の構造について）
次に、個々の測定用ホール素子Ｓの構造を図４を用いて説明する。
図４（ａ）は測定用ホール素子Ｓの上面図、（ｂ）は（ａ）の一点鎖線ａでの断面図、（ｃ）は（ａ）の一点鎖線ｂでの断面図である。測定用ホール素子Ｓはゲート電極３０、ソース電極３１、ドレイン電極３２、出力電極３３，３４及び絶縁膜３５を備えて構成され、Ｐウェル領域３６に形成される。出力電極３３，３４を除くとｎ型ＭＯＳＦＥＴと同じ構成であり、図中では各電極への金属配線は省略してある。出力電極３３，３４は、センサチップ１表面に略垂直に形成される外部の磁束と、ソース、ドレイン極間を流れる電流と、に垂直な電流が流れるように形成される。
【００１８】
この測定用ホール素子Ｓの動作について説明する。ゲート電極３０、ソース電極３１、ドレイン電極３２にバイアスを印加し、ＭＯＳＦＥＴと同様な動作状態に設定する。このときの動作状態は線形領域にあることが望ましい。この状態で外部から磁束が加わらない場合、２つの出力電極３３，３４は同電位である。ホール素子面に対して垂直な磁束が外部から加わると、磁束密度に比例した電圧が出力電極３３と３４の間に差動電圧として現れる。
なお、本実施形態では、ダミー素子Ｄも同じ構造である。
【００１９】
（各半導体ホール素子の選択方法）
次に、図５を用いて、各々のホール素子を選択して出力を取り出す方法について説明する。
各測定用ホール素子Ｓのソース、ドレイン電極及び一対の出力電極は、各行に共通のスイッチＲ０，Ｒ１を通して、ＶＬ，ＶＨ，ＯＵＴ１，ＯＵＴ２へそれぞれ接続させる。ＶＬ，ＶＨはホール素子にバイアスを供給する配線であり、ＯＵＴ１，ＯＵＴ２はホール素子からの出力を増幅回路へ送る配線である。また、各測定用ホール素子Ｓのゲート電極は、各列に共通のゲート電極線Ｃ０，Ｃ１に接続させる。
【００２０】
各スイッチＲ０，Ｒ１は、アレイ選択回路７１からの信号を入力する制御線Ｆが接続されており、アレイ選択回路７１に入力された制御回路８２からの測定用ホール素子Ｓの選択信号（各測定用ホール素子Ｓにはあらかじめアドレス番号Ｅ（０，０）〜Ｅ（１，１）が設定される）に基づいて、該当する行のスイッチがオン−オフ制御されるようになっている。
同様に、ゲート電極線Ｃ０，Ｃ１は、アレイ選択回路７１に入力された制御回路８２からの測定用ホール素子Ｓの選択信号に基づき、該当する列のゲート電極線が測定用ホール素子Ｓに動作電圧を印加するように制御される。
【００２１】
一方、ダミー素子Ｄのうち、ダミー素子のみが配置される行に配置されるダミー素子Ｄ１，Ｄ２のソース、ドレイン電極及び一対の出力電極は、各行に共通の金属配線を介して接地用配線ＧＮＤに接続させる。なお、これらのダミー素子Ｄ１，Ｄ２のゲート電極は、それぞれ列に共通の上記ゲート電極線Ｃ０，Ｃ１に接続されている。また、ダミー素子Ｄのうち、ダミー素子のみが配置される列に配置されるダミー素子Ｄ０，Ｄ３のゲート電極は、各列に共通のダミー素子用ゲート電極線ＣＤ０，ＣＤ１を介して接地用配線ＧＮＤに接続させる。なお、これらのダミー素子Ｄ０，Ｄ３のソース、ドレイン電極及び一対の出力電極は、上記ＶＬ，ＶＨ，ＯＵＴ１，ＯＵＴ２へそれぞれ接続されている。また、図５で四隅に配置されているダミー素子Ｄは、全ての電極が、金属配線やダミー素子用ゲート電極線ＣＤ０，ＣＤ１を介して接地用配線ＧＮＤに接続されている。
【００２２】
例示として、まず、アドレス番号Ｅ（０，０）の測定用ホール素子Ｓの出力を測定する場合の選択方法について説明する。この場合には、スイッチは、Ｒ０のみオンにされ、Ｒ１はオフにされる。また、ゲート電極線は、Ｃ０のみホール素子が動作状態になる電圧に設定され、Ｃ１はホール素子が動作しない電圧に設定される。このときＥ（０，０）と同じ行の測定用ホール素子Ｓのソース、ドレイン電極には、ＶＬ，ＶＨによりバイアス電圧が印加されるが、ゲート電極が動作しない電圧に設定されているため電流は流れない。すなわち、スイッチＲ０，Ｒ１及びゲート電極線Ｃ０，Ｃ１を制御することで、行及び列を選択し、特定の測定用ホール素子Ｓを動作状態とし、その出力を取り出すことができるようになっている。
【００２３】
また、Ｅ（０，０）と同一行のダミー素子Ｄ０，Ｄ３は、これらに接続されるダミー素子用ゲート電極線ＣＤ０，ＣＤ１が常に接地されているため測定時に動作状態になることはない。
測定用ホール素子と共通のゲート電極線Ｃ０，Ｃ１に接続されるダミー素子Ｄ１，Ｄ２については、ソース、ドレイン電極がバイアス供給配線ＶＬ，ＶＨに接続されていないため、ホール素子として動作することはない。また一対の出力端子も増幅回路への配線ＯＵＴ１，ＯＵＴ２に接続されていないため、ダミー素子の存在が増幅回路側へ影響を与えることもない。すなわち、ダミー素子Ｄは、ソース、ドレイン電極及びゲート電極のうちの少なくともいずれか一方が接地用配線ＧＮＤに接続されので、測定用ホール素子Ｓと同様の構造を有しながらも非動作状態に固定的に設定される。このため、測定時においてダミー素子Ｄから信号は出力されず、ダミー素子の存在が測定結果に影響を与えることはない。
【００２４】
（バイオセンサのその他の構成部分の動作について）
以上のようにして取り出された測定用ホール素子Ｓからの出力は、アレイ選択回路７１を介して増幅回路８１に入力される。増幅回路８１では、測定用ホール素子Ｓが出力した磁場の大きさに応じた差動電圧を増幅して、制御回路８２に出力する。測定装置本体側にある制御回路８２では、メモリ８３に出力し、次に選択すべき測定用ホール素子Ｓのアドレス信号を、再びセンサチップ１のアレイ選択回路７１に送る。アレイ選択回路７１は、このアドレス信号に基づいて、上述のように指定されたホール素子を選択する。全ての測定用ホール素子Ｓから出力信号を取得すると、制御回路８２において、当該出力値に基づいてセンサチップ１表面に結合した磁性体粒子の量を演算し、出力する。
【００２５】
次に、上記のように構成される本発明の効果を説明するために、半導体ホール素子アレイの製造方法について具体的に説明する。
（半導体ホール素子の製造方法）
半導体シリコンホール素子は周知の技術であるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ−ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｅｖｉｃｅ）製造プロセスによりシリコン基板１１上に形成される。製造工程の概略を図６を用いて説明する。
まずシリコン基板１１の全面に窒化膜４０を堆積させたあと、ウェル領域３６を形成する部分の窒化膜４０をエッチング工程で除去する。（同図（ａ））
【００２６】
次にウェル領域３６形成に必要なイオン種をインプラント工程により注入する。（同図（ｂ））。この時点では注入されたイオン種はウェル領域形成予定のシリコン基板表面近傍領域３６′に存在している。
続いて、熱拡散工程により、シリコン基板表面近傍領域３６′のイオン種はシリコン基板内に拡散し、ウェル領域３６を形成する。（同図（ｃ））
さらに窒化膜４０を一旦除去した後、新たな窒化膜４０′をウェハ上に堆積させ、絶縁膜３５を形成する領域の窒化膜４０′のみエッチングにより除去する。（同図（ｄ））。
その後の酸化工程により窒化膜４０′で覆われていない部分のシリコンが酸化され、絶縁膜３５が形成される。（同図（ｅ））
【００２７】
次に、窒化膜４０′をエッチングにより除去してから、デポジション工程によりゲート電極３０の材料となるポリシリコンをウェハ全面に堆積させ（同図（ｆ））、エッチング工程により不要な部分を除去することでゲート電極３０が形成される（同図（ｇ））。
最後に絶縁膜１２をチップ全体に堆積させる(同図（ｈ）)ことでホール素子は形成される。
【００２８】
図６に示す製造工程において同図（ａ），（ｄ）および（ｆ）から（ｇ）に示す工程中でエッチング処理が行われるが、エッチングで除去される領域の粗密の程度によりエッチング速度が異なる。したがって、ホール素子を連続して複数個配置したセンサを製造する際、ウェル領域幅及びゲート電極長はホール素子の配置場所によってばらつき、センサを構成するホール素子の感度ばらつきの原因になる。
【００２９】
（ばらつき発生原因）
次に、ばらつき発生の原理の詳細を図８〜図１０を用いて説明する。
図１０（ａ）に示すようにセンサチップに測定用ホール素子Ｓのみを配置した場合を考える。図８は、このセンサチップの製造工程の一部を示す概略図である。Ｓ１，Ｓ２，Ｓ３，Ｓ４で示した領域が完成時には測定用ホール素子が形成される部分であり、エッチングにより窒化膜４０が除去される。エッチング前が図８（ａ）、エッチング後が図８（ｂ）である。図８（ｂ）は図６（ａ）に相当する。Ｓ１〜Ｓ４領域同士の間隔は等間隔（距離ｄ０）に設定され、センサの外側領域の幅をｄ１，ｄ２としたとき、ｄ１，ｄ２＞ｄ０に設定される。このため、基板上の測定用ホール素子を配置する領域とその外側領域ではエッチング領域の配置に粗密がある状態となっている。従ってエッチングされる領域Ｓ１，Ｓ２，Ｓ３，Ｓ４のうちＳ１，Ｓ４領域と内側に位置するＳ２，Ｓ３領域ではエッチング速度が異なり、Ｓ１，Ｓ４領域における削れ幅Ｗ１′に対し、Ｓ２，Ｓ３領域における削れ幅Ｗ２′は大きくなる。従ってその後に形成されるウェル領域の幅(同図（ｃ）中でＷ１，Ｗ２で示される長さ)も測定用ホール素子Ｓの形成位置によってばらつく。（同図（ｃ））
【００３０】
図９は、図８と同じく半導体ホール素子を４個横並びに配置した例の断面図であり、製造工程においてウェハ全面にゲート電極材料を堆積した状態（図６（ｆ）に相当）を表している。図９（ａ）においてＳ１，Ｓ２，Ｓ３，Ｓ４の領域がゲート電極が形成される領域、矢印で示された領域ｄ′０，ｄ′１，ｄ′２がエッチングにより除去される領域である。
【００３１】
上記のように測定用ホール素子同士の間隔は全て等しく、センサの外側領域のエッチング領域ｄ′１及びｄ′２については測定用ホール素子同士の間隔よりも広い（ｄ′１、ｄ′２＞ｄ′０）。このため、ホール素子を配置する領域とその外側の領域ではエッチング領域の配置に粗密がある状態となっている。したがって、図８で解説したのと同じ原理により、測定用ホール素子Ｓ１のゲート電極のｄ′１側からの削れ量はｄ０側からの削れ量よりも多くなり、測定用ホール素子Ｓ１のゲート電極長は測定用ホール素子Ｓ２及びＳ３のゲート電極長より短くなる。測定用ホール素子Ｓ４のゲート電極についても同様のことがいえる。（図９（ｂ））
【００３２】
次の絶縁膜形成工程において絶縁膜１２はチップ全面を覆う形で形成されるが、絶縁膜堆積後の表面形状は下層の凹凸の影響をうける。図９（ｃ）の破線Ｒ１で囲んだ領域は、その他の領域と比較してウェハ表面にゲート電極が密集しているため、他の領域より絶縁膜が盛り上がった形状となり、端部の測定用ホール素子Ｓ１及びＳ４と、内側の測定用ホール素子Ｓ２及びＳ３上の膜厚の差は一点鎖線Ｐ，Ｑの差として表される。
【００３３】
以上に述べた理由により、従来のようにセンサチップに測定用ホール素子のみを配置した場合には、測定用ホール素子Ｓ１、Ｓ４とＳ２，Ｓ３はウェル領域幅及びゲート電極長に差が生じる。測定用ホール素子Ｓ１，Ｓ４は、ウェル領域及びゲート電極長がＳ２，Ｓ３と比較して短くわずかに短くなるため、素子抵抗もその分小さくなる。また表面の絶縁膜厚にも違いが生じ、測定用ホール素子Ｓ１，Ｓ４はシリコン基板１１から絶縁膜１２表面までの距離はＳ２，Ｓ３と比較して短い。
【００３４】
ここで、磁性体粒子が測定用ホール素子Ｓ１及びＳ２上に付着した場合について考えてみる（図１０（ｂ）参照）。磁性体粒子Ｍｇが付着したことにより印加磁束は収束されホール素子上での磁束密度は増加するが、Ｓ１とＳ２では同図一点鎖線Ｐ及びＱで示されるように磁性体粒子Ｍｇとホール素子の距離は異なるから磁束の収束度合いに差が生じる。粒子とホール素子の距離が短いＳ１の方がより収束の度合いが大きい。またＳ１はＳ２に比べゲート電極長が短いため素子抵抗が小さく、定電圧駆動の場合Ｓ１の方が素子感度が高い。したがって同じ大きさの磁性体粒子がＳ１、Ｓ２上に付着した場合であっても、測定用ホール素子Ｓ１とＳ２とではホール素子の出力信号がばらつく。
【００３５】
（ダミー素子を配置したことの効果）
一方、図７は本発明に基づく半導体ホール素子の配置方法である。同図（ａ）は配置状態を示す平面図で、破線ｃの内側に４行４列に配置された素子が測定用ホール素子、点線ｃの外側に配置された素子がダミー素子である。
端部に位置するダミー素子Ｄ１及びＤ２上のウェル幅、ゲート電極長、およびシリコン基板１１から絶縁膜１２表面までの厚みは図８で説明した理由により測定用ホール素子Ｓ１，Ｓ２，Ｓ３，Ｓ４とは異なるが、測定用ホール素子Ｓ１，Ｓ２，Ｓ３，Ｓ４は全てゲート電極長および電極上の絶縁膜厚ともに均一度の高い構造となっている。
【００３６】
磁性体粒子Ｍｇが測定用ホール素子Ｓ１，Ｓ２上に付着した場合を考えると、測定用ホール素子Ｓ１，Ｓ２のウェル幅及びゲート電極長は従来技術による配置方法と比べて均一度が高いため、素子感度も均一度が高い。さらに粒子から測定用ホール素子Ｓ１，Ｓ２までの距離は等しいため、ホール素子における磁束の収束度合いも等しく、その結果測定用ホール素子Ｓ１，Ｓ２の出力も従来技術によるセンサ配置方法に比べてばらつきは少ないものとなる。
【００３７】
以上、実施形態について説明したが、本発明は上記実施形態に限定されない。例えば、ダミー素子は測定に使用する測定用ホール素子アレイの外周に１列配置した形態となっているが、２列以上のダミー素子を配置してもかまわない。また、四隅のダミー素子は配置しなくてもよい。
このとき上記実施形態のようにダミー素子Ｄと測定用ホール素子Ｓの間隔及びダミー素子Ｄ同士の間隔は、測定用ホール素子Ｓ同士の間隔と行方向及び列方向の双方において同一とする場合に限定されないが、同一とするとより均一度の高い構造とすることができる。ダミー素子Ｄと測定用ホール素子Ｓの形状や大きさについても同じとする場合に限定されないが、同じにすれば均一度の高い構造とすることができる。
【００３８】
また、ダミー素子を測定に用いない状態にする方法についても上記実施形態に限定されない。例えば、ダミー素子のソース、ドレイン電極やゲート電極は、接地用配線等に接続せずに開放にしてもよく、またダミー素子を動作可能に構成してもよく、少なくともダミー素子の出力を測定に用いなければよいが、上記実施形態のように接地することが好ましい。
【図面の簡単な説明】
【００３９】
【図１】バイオセンサの検出原理を説明する図である。
【図２】本実施形態に係るバイオセンサの構成を示すブロック図である。
【図３】センサチップの外観の一部を示す図である。
【図４】（ａ）は測定用ホール素子の上面図、（ｂ）は（ａ）の一点鎖線ａでの断面図、（ｃ）は（ａ）の一点鎖線ｂでの断面図である。
【図５】半導体素子アレイの配線を示す図である。
【図６】半導体ホール素子の製造工程を説明する図である。
【図７】（ａ）は本実施形態に係る半導体ホール素子の配置状態を示す平面図、（ｂ）は（ａ）の一点差線ｂにおける断面図である。
【図８】従来の配置方法に係る半導体ホール素子アレイを製造する場合のばらつきの発生を説明する図である（Ｐウェル領域形成工程）。
【図９】従来の配置方法に係る半導体ホール素子アレイを製造する場合のばらつきの発生を説明する図である（ゲート電極形成工程）。
【図１０】（ａ）は従来の半導体ホール素子の配置状態を示す平面図、（ｂ）は（ａ）の一点差線ｂにおける断面図である。
【符号の説明】
【００４０】
１     センサチップ、４     金属配線、１１       シリコン基板、１２   絶縁膜、１３     凹部、３０    ゲート電極、３１     ソース電極、３２     ドレイン電極、３３，３４ 出力電極、３５       絶縁膜、３６  ウェル領域、４０     窒化膜、６１  分子受容体、６２  測定対象物、６３     ２次分子受容体、Ｃ０，Ｃ１  ゲート電極線、ＣＤ０，ＣＤ１    ダミー素子用ゲート電極線、Ｄ，Ｄ１，Ｄ２，Ｄ３，Ｄ４    ダミー素子，Ｆ   制御線、ＧＮＤ       接地用配線、Ｍｇ     磁性体粒子、Ｒ０，Ｒ１      スイッチ、Ｓ，Ｓ１，Ｓ２，Ｓ３，Ｓ４   測定用ホール素子
【図１】
0004704884.tif 000002
【図２】
0004704884.tif 000003
【図３】
0004704884.tif 000004
【図４】
0004704884.tif 000005
【図５】
0004704884.tif 000006
【図６】
0004704884.tif 000007
【図７】
0004704884.tif 000008
【図８】
0004704884.tif 000009
【図９】
0004704884.tif 000010
【図１０】
0004704884.tif 000011