(57)【特許請求の範囲】
【請求項１】
厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有する半導体チップと、
前記半導体チップの第１主面に対向するように配置された基板と、
前記半導体チップの第１主面と前記基板との間に介在され、双方を電気的に接続する複数の突起電極とを備え、
前記半導体チップは、増幅回路を構成する電界効果トランジスタを備え、
前記複数の突起電極の各々は、前記基板の電極に接する半田層と、前記半田層に接するように設けられ、前記半田層よりも融点の高い金属で形成された金属層とを有しており、
前記複数の突起電極の中には、前記増幅回路の第１突起電極と、前記増幅回路の第２突起電極と、前記第１、第２突起電極よりも大きな平面積を持つ第３突起電極とがあり、
前記第３突起電極の平面パターンは、その幅方向の寸法が、相対的に広い部分と狭い部分とを有しており、前記相対的に広い部分の隣接間に、前記相対的に狭い部分が配置される形状を有し、
前記第３突起電極は前記増幅回路のソース電極に電気的に接続される半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１突起電極は前記増幅回路のゲート電極に電気的に接続され、前記第２突起電極は前記増幅回路のドレイン電極に電気的に接続され、
前記複数の第２突起電極の全ては、前記半導体チップの一組の対向する辺に沿って配置される半導体装置。
【請求項３】
請求項２記載の半導体装置において、前記相対的に広い部分および狭い部分は、１つの前記第３突起電極の平面パターン内に複数箇所存在し、
前記相対的に広い部分同士は、その各々の面積が互いに等しくなるように形成され、
前記相対的に狭い部分同士は、その各々の面積が互いに等しくなるように形成されている半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記複数の第３突起電極の一部は、前記一組の対向する辺に並行に配置され、
前記第２突起電極は、前記辺に並行に配置された前記第３突起電極と、前記辺との間に配置される半導体装置。
【請求項５】
請求項４記載の半導体装置において、前記第３突起電極を、前記第１、第２突起電極の間に配置することで、前記第３突起電極に発振シールド機能を持たせる半導体装置。
【請求項６】
請求項３、４または５記載の半導体装置において、前記第１突起電極は前記増幅回路の電界効果トランジスタのゲート端子であり、前記第２突起電極は前記増幅回路の電界効果トランジスタのドレイン端子であり、前記第３突起電極には、接地電位が印加される半導体装置。
【請求項７】
厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有する半導体チップと、
前記半導体チップの第１主面に形成された複数の突起電極と、を備え、
前記半導体チップは、増幅回路を構成するトランジスタを有し、
前記複数の突起電極は、前記増幅回路のゲート電極に電気的に接続される第１突起電極と、前記増幅回路のドレイン電極に電気的に接続される第２突起電極と、前記第１、第２突起電極よりも大きな平面積を持ち、前記増幅回路のソース電極に電気的に接続される第３突起電極と、があり、
前記複数の突起電極の中には、相対的に平面積が異なる突起電極があり、
相対的に面積が大きな突起電極である前記第３突起電極の平面パターンは、その幅方向の寸法が、相対的に広い部分と狭い部分とを有しており、前記相対的に広い部分の隣接間に、前記相対的に狭い部分が配置される形状を有している半導体装置。
【請求項８】
請求項７記載の半導体装置において、前記複数の突起電極の各々は、前記半導体チップの端子と接した状態で形成された金属層と、前記金属層に接した状態で形成され、前記金属層よりも融点の低い半田層とを有する半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記複数の第３突起電極の一部は、一組の対向する辺に並行に配置され、
前記第２突起電極は、前記辺に並行に配置された前記第３突起電極と、前記辺との間に配置される半導体装置。
【請求項１０】
請求項８または９記載の半導体装置において、前記第３突起電極を、前記第１、第２突起電極の間に配置することで、前記第３突起電極に発振シールド機能を持たせる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置技術に関し、特に、ＲＦ（Radio Frequency：高周波）パワーモジュールに適用して有効な技術に関するものである。
【背景技術】
【０００２】
ＲＦパワーモジュールについては、例えば特開平９−１１６０９１号公報（特許文献１）に開示がある。この文献では、高周波電力増幅回路が形成された半導体チップが、その主面を上に向けた状態で配線基板上に実装されている。この半導体チップの主面の電極は、ボンディングワイヤを通じて配線基板に電気的に接続されている。
【特許文献１】特開平９−１１６０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、半導体装置の小型化要求に伴い、半導体チップを配線基板に実装する方式をフェイスアップ実装方式からフェイスダウン（フリップチップ）実装方式に変更することが検討されている。
【０００４】
しかし、フェイスアップ実装方式の場合は、半導体チップで生じた熱を半導体チップの裏面全面を通じて外部に放散していたのに対して、フリップチップ実装方式の場合は、半導体チップで生じた熱を、半導体チップの主面に形成された複数の微細なバンプ電極のみを通じて外部に放散するようになる。この結果、放熱領域が小さくなり、熱抵抗が増大してしまう。また、フェイスアップ実装方式でワイヤボンディング接続を行う場合、高周波信号の端子においてはボンディングワイヤ同士を直交させることで発振現象を抑制または防止しているが、フリップチップ実装方式の場合は、その手法を採用できず発振による不良発生のポテンシャルが大きい。いずれの不具合も半導体装置の動作信頼性を低下させるという問題がある。
【０００５】
そこで、本発明の目的は、半導体装置の動作信頼性を向上させることのできる技術を提供することにある。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
すなわち、本発明は、電極増幅回路を有する半導体チップの第１主面上に複数の突起電極を備え、前記複数の突起電極の各々は、金属層と、前記金属層に接した状態で形成され前記金属層よりも融点が低い半田層とを有しており、前記複数の突起電極のうちの第１突起電極と第２突起電極との間に、前記第１、第２突起電極よりも平面積の大きな発振シールド用の第３突起電極を配置したものである。
【０００９】
また、本願において開示される発明のうち、他のものの概要を簡単に説明すれば、次のとおりである。
【００１０】
すなわち、本発明は、半導体チップの第１主面に形成された複数の突起電極とを備え、前記複数の突起電極の中には、相対的に平面積が異なる突起電極があり、前記複数の突起電極のうち、相対的に面積が大きな突起電極の平面パターンは、その幅方向の寸法が、相対的に広い部分と狭い部分とを有しており、前記相対的に広い部分の隣接間に、前記相対的に狭い部分が配置される形状を有しているものである。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
すなわち、前記複数の突起電極のうちの第１突起電極と第２突起電極との間に、前記第１、第２突起電極よりも平面積の大きな発振シールド用の第３突起電極を配置したことにより、半導体装置の動作信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、本願で「高周波」と言う場合、概ね５００ＭＨｚ程度以上の周波数帯を指している。また、ＲＦパワーモジュールを単にパワーモジュールという。
【００１４】
（実施の形態１）
図１は本実施の形態１のパワーモジュール（半導体装置）ＰＭの一例の全体平面図、図２は図１のパワーモジュールＰＭのＹ１−Ｙ１線の断面図である。なお、図１および図２では、図面を見易くするため封止部材を取り除いた状態を示している。
【００１５】
パワーモジュールＰＭを構成するモジュール基板（基板）ＰＭＢは、例えば平面四角形状の薄板からなり、その厚さ方向に沿って複数の絶縁層および配線層を交互に積み重ねて一体化した多層配線構造を有している。モジュール基板ＰＭＢの絶縁層は、例えばミリ波域まで誘電損失の少ないアルミナ（酸化アルミニウム、Ａｌ２Ｏ３、比誘電率＝９〜９．７）等のようなセラミックによって形成されている。ただし、モジュール基板ＰＭＢの絶縁層の材料は、これに限定されるものではなく種々変更可能であり、例えばガラスエポキシ樹脂により形成しても良い。
【００１６】
また、モジュール基板ＰＭＢは、その厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有している。このモジュール基板ＰＭＢの第１主面には、電極３および配線（伝送線路）が形成されている。また、モジュール基板ＰＭＢの第１主面上には、半導体チップ１およびチップ部品２等のような電子部品が搭載されている。ここでは、モジュール基板ＰＭＢの第１主面上に、１個の半導体チップ１と複数のチップ部品２とが搭載されている場合が例示されている。
【００１７】
また、モジュール基板ＰＭＢの第２主面には、パワーモジュールＰＭの信号および電源用の複数の外部端子４が配置されている。この複数の外部端子４は、パワーモジュールＰＭを搭載する配線基板の電極と電気的に接続される。
【００１８】
さらに、モジュール基板ＰＭＢの第１主面と第２主面との間の上記配線層には配線５が形成されている。異なる配線層の配線５，５同士は、スルーホールによって電気的に接続されている。スルーホールは、配線層に対して交差する方向に延び、配線層間を貫通するように形成されている。
【００１９】
上記半導体チップ１は、例えばシリコン（Ｓｉ）等のような半導体を基材とする平面四角形状の薄板からなり、その厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有している。この半導体チップ１の第１主面には、複数のバンプ電極（突起電極）８が形成されている。また、半導体チップ１には増幅回路が形成されている。ここでは、その増幅回路が、例えば３段の高周波パワーＭＩＳ・ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：以下、単にパワーＭＩＳと略す）が直列接続された構成を有している。この増幅回路は、上記複数のバンプ電極８と電気的に接続されている。
【００２０】
このような半導体チップ１は、上記モジュール基板ＰＭＢの第１主面上にフリップチップボンディング（またはフェースダウンボンディング）されている。すなわち、半導体チップ１は、その第１主面を、上記モジュール基板ＰＭＢの第１主面に向けた状態で、バンプ電極８を介してモジュール基板ＰＭＢの第１主面上に搭載されている。これにより、半導体チップ１に形成された増幅回路はバンプ電極８を介してモジュール基板ＰＭＢの上記配線と電気的に接続されている。
【００２１】
ここでは、半導体チップ１が、モジュール基板ＰＭＢの第１主面の中央よりも若干入力（図１の左側）寄りに配置されており、モジュール基板ＰＭＢの第１主面の出力側の領域の方が入力側の領域よりも広くなっている。これにより、モジュール基板ＰＭＢに配置された出力用の整合回路を低損失に設計することができるので、パワーモジュールＰＭの出力損失を低減でき、高い出力を引き出すことが可能となっている。なお、半導体チップ１の第１主面とモジュール基板ＰＭＢの第１主面との対向面間には、アンダーフィルＵＦが充填されている。
【００２２】
上記チップ部品は、例えばコンデンサ、インダクタおよび抵抗等のような受動部品であり、例えばパワーモジュールＰＭの電力増幅回路の整合回路等を形成するものである。
【００２３】
次に、図３は上記半導体チップ１の第１主面の全体平面図、図４は図３の半導体チップ１の第１主面上のバンプ電極８の拡大平面図、図５はバンプ電極８の変形例の拡大平面図を示している。
【００２４】
半導体チップ１の第１主面には、上記複数のバンプ電極８が配置されている。このうち、黒塗りのバンプ電極（第１突起電極）８ｇは、上記パワーＭＩＳのゲート電極に電気的に接続されている。このバンプ電極８ｇは、例えば平面略円形状に形成されている。
【００２５】
また、複数のバンプ電極８のうち、斜線のハッチングが付されたバンプ電極（第２突起電極）８ｄは、上記パワーＭＩＳのドレイン電極に電気的に接続されている。このバンプ電極８ｄの中には、上記バンプ電極８ｇと同等の平面積および平面形状のものと、上記バンプ電極８ｇよりも平面積が大きく平面帯状に形成されたものとがある。
【００２６】
また、複数のバンプ電極８のうち、梨地のハッチングが付されたバンプ電極（第３突起電極）８ｓは、上記パワーＭＩＳのソース電極に電気的に接続されており、基準電位（例えばＧＮＤ電位で０Ｖ）が印加されるようになっている。このバンプ電極８ｓは、平面帯状（Ｌ字状やＴ字状）に形成されており、その平面積（長さ）が他のバンプ電極８よりも大きい（長い）。特に、本実施の形態１では、バンプ電極８ｓに発振シールド機能を持たせている。すなわち、相対的に面積が大きい（長さが長い）ソース電極用のバンプ電極８ｓが、相対的に面積が小さい（長さが短い）ゲート電極用のバンプ電極８ｇと、ドレイン電極用のバンプ電極８ｄとの間に配置されている。好ましくはソース電極用のバンプ電極８ｓがドレイン電極用のバンプ電極８ｄを取り囲むように配置されている。これにより、発振現象を抑制または防止できる。また、バンプ電極８ｓ，８ｄの面積を大きくしたことにより、半導体チップ１の回路動作時において発生した熱の放熱性を向上させることができる。これらにより、パワーモジュールＰＭの動作信頼性を向上させることができる。また、ゲート電極用のバンプ電極とドレイン電極用のバンプ電極とを離すことで発振現象を抑制または防止することも考えられるが、半導体チップのサイズ縮小と、それらの電極をあまり離して配置すると配線長が長くなり機能や動作信頼性が阻害される観点とからゲート電極用のバンプ電極とドレイン電極用のバンプ電極とをあまり離して配置することはできない。これに対して本実施の形態１では、ゲート電極用のバンプ電極とドレイン電極用のバンプ電極とを大きく離して配置することもないので、半導体チップのサイズ縮小と、機能や動作信頼性の向上とを確保したまま発振を抑制または防止できる。
【００２７】
なお、バンプ電極８の平面形状は、Ｌ字状やＴ字状の他に、図５に示すようにコ字状にしても良い。また、上記以外の平面円形状の白地のバンプ電極８は、その他の信号および電源用の電極である。また、本実施の形態１では、平面積が相対的に大きいバンプ電極８の幅方向（短方向）寸法は、設計上、バンプ電極８の延在方向（長手方向）において等しくなるように設計されている。
【００２８】
次に、図６は上記半導体チップ１のバンプ電極８の拡大平面図、図７は図６のＸ１−Ｘ１線の断面図である。なお、図７は、半導体チップ１の第１主面の最上の配線層（半導体チップ１の外部端子であるボンディングパッド（以下、単にパッドという）ＢＰが配置された層）とその上層とを示し、それよりも下層については図示を省略している。
【００２９】
半導体チップ１の第１主面の最上の配線層（最も表層の配線層）には、表面保護膜１０が堆積されている。この表面保護膜１０は、下層の保護膜１０ａと、その上層の保護膜１０ｂとの積層膜を有している。下層の保護膜１０ａは、例えば窒化シリコン（Ｓｉ３Ｎ４）の単体膜や酸化シリコン（ＳｉＯ２）膜上に窒化シリコン膜が堆積された積層膜で形成されている。その上層の保護膜１０ｂは、例えばポリイミド樹脂等のような有機膜で形成されている。
【００３０】
この表面保護膜１０の一部には開口部１１が形成されており、そこから上記パッドＢＰの一部が露出されている。パッドＢＰは、例えばアルミニウム（Ａｌ）等のような金属によって形成されている。パッドＢＰは、例えば平面八角形状に形成されている。
【００３１】
このパッドＢＰ上には、上記バンプ電極８が電気的に接続された状態で形成されている。バンプ電極８は、相対的に大きいものも小さいものも、下地金属層ＵＢＭと、金属層Ｍと、バリア金属層ＢＭと、半田層Ｓとを有している。
【００３２】
下地金属層ＵＢＭは、例えばＴｉＣｕ等のような上記半田層よりも融点の高い金属によって形成されている。下地金属層ＵＢＭは、その上下の金属層の原子の拡散を抑制または防止する機能を有する機能層であり、パッドＢＰおよび金属層の間にその各々に直接接した状態で形成されている。
【００３３】
上記金属層Ｍは、例えば銅（Ｃｕ）のような上記半田層よりも融点が高い金属によって形成されている。銅に代えて金（Ａｕ）を使用しても良いが、銅にすることでコストを低減できる。金属層Ｍの厚さは、下地金属層ＵＢＭよりも厚く形成されている。
【００３４】
上記バリア金属層は、例えばニッケル（Ｎｉ）等のような上記半田層よりも融点が高い金属によって形成されている。バリア金属層は、半田層Ｓおよび金属層Ｍの原子の拡散を抑制または防止する機能と、その他に、半田層Ｓと金属層Ｍとの接着性を向上させる機能とを有する機能層であり、半田層Ｓと金属層Ｍとの間にその各々に接触した状態で形成されている。
【００３５】
上記半田層Ｓは、例えば鉛（Ｐｂ）−錫（Ｓｎ）等により形成されている。半田層Ｓは、鉛―錫に代えて、例えば銅（Ｃｕ）−ニッケル（Ｎｉ）−錫（Ｓｎ）−銀（Ａｇ）合金等のような無鉛半田を用いても良い。
【００３６】
このようなバンプ電極８の形成方法は、例えば次のとおりである。まず、上記開口部１１を形成した後の半導体基板（半導体チップ１を構成する部材であって、この段階ではウエハと称する平面略円形状の半導体薄板）の第１主面上全面に、下地金属層ＵＢＭをスパッタリング法または蒸着法によって堆積した後、その上にバンプ電極形成領域（すなわち、パッドＢＰの上面）が露出されるようなフォトレジストパターンを形成する。続いて、フォトレジストパターンをマスクにして、そこから露出されるパッドＢＰ上に、例えば銅のような金属層Ｍをメッキ法により堆積する。その後、その金属層Ｍ上にバリア金属層をメッキ法または蒸着法によって堆積した後、さらにその上に半田層Ｓをメッキ法または蒸着法によって堆積する。その後、上記フォトレジストパターンを除去した後、残された金属層Ｍ、バリア金属層ＢＭおよび半田層Ｓのパターンをマスクにして、そこから露出される下地金属層ＵＢＭをエッチング除去する。その後、半導体基板に熱処理（リフロ処理）を施すことにより、上記半田層Ｓを溶融してバンプ電極８を形成する。
【００３７】
次に、図８は上記半導体チップ１の上記パワーＭＩＳのセル部分の要部拡大断面図である。
【００３８】
本実施の形態１のパワーＭＩＳは、例えば１．７ＧＨｚ以上の周波数の入出力信号で動作する携帯電話端末（移動通信機器）または携帯電話端末用の基地局の高周波電力増幅回路を構成するものである。
【００３９】
このパワーＭＩＳを有する半導体チップ１は、例えばホウ素（Ｂ）を含有するｐ型（第１導電型）のシリコン（Ｓｉ）単結晶からなる半導体基板１Ｓを有している。半導体基板１Ｓは、その厚さ方向に沿って互いに反対側に位置する第１主面（主面、上面）および第２主面（裏面、下面）を持ち、その全体が、例えばチョクラルスキー法等のような単結晶引き上げ法により形成されている。すなわち、パワーＭＩＳのドレイン直下にあたる半導体基板１Ｓの全体がｐ型の高比抵抗層で形成されている。半導体基板１Ｓの比抵抗値は、例えば３ｍΩｃｍ程度またはそれ以上である。半導体基板１Ｓの厚さは、例えば２８０μｍ程度である。
【００４０】
上記パワーＭＩＳＱは、複数のセルＱＣが並列接続されることで構成されている。各セルＱＣは、例えばエンハンスメント（ノーマリオフ）型のｎチャネル型のＬＤＭＩＳ・ＦＥＴ（Lateral Diffusion MIS・FET：電界効果トランジスタ）で構成されている。
【００４１】
このセルＱＣは、上記半導体基板１Ｓの第１主面のフィールド絶縁膜（分離用絶縁膜）１５で規定される活性領域に配置されている。このフィールド絶縁膜１５は、例えばＬＯＣＯＳ（Local Oxidation of Silicon）法により形成された酸化シリコン（ＳｉＯ２等）により形成されている。
【００４２】
また、セルＱＣは、ゲート絶縁膜１６と、ゲート電極ＧＥと、ソース用のｎ＋型（第２導電型）の半導体領域１７Ｓと、ドレイン用のｎ＋型の半導体領域（第１ドレイン領域）１７Ｄと、ｎ−型の半導体領域（第２ドレイン領域）１８ａと、ｎ型の半導体領域（第２ドレイン領域）１８ｂと、チャネル形成用のｐ型のウエル領域（半導体領域、チャネル形成領域）１９とを有している。
【００４３】
上記ゲート絶縁膜１６は、例えば熱酸化法で形成された酸化シリコンからなり、半導体基板１Ｓの第１主面上に形成されている。このゲート絶縁膜１６上には、上記ゲート電極ＧＥが形成されている。このゲート電極ＧＥは、例えば低抵抗多結晶シリコンからなる導体層の単体構成または低抵抗多結晶シリコンからなる導体層上にタングステンシリサイド等のようなシリサイド層を積み重ねた積層構成により形成されている。
【００４４】
ゲート電極ＧＥの側面には、サイドウォールスペーサ２０が形成されている。このサイドウォールスペーサ２０は、例えば酸化シリコンのような絶縁膜を上記ゲート電極ＧＥを覆うように半導体基板１Ｓの主面上にＣＶＤ（Chemical Vapor Deposition）法により堆積した後、その絶縁膜を異方性のドライエッチング法によりエッチバックすることにより形成されている。
【００４５】
上記ソース用のｎ＋型の半導体領域１７Ｓ、ドレイン用のｎ＋型の半導体領域１７Ｄ、ｎ−型の半導体領域１８ａ、ｎ型の半導体領域１８ｂおよびチャネル形成用のｐ型のウエル領域１９は、半導体基板１Ｓに形成されている。
【００４６】
このうち、ソース用のｎ＋型の半導体領域１７Ｓは、ｎ＋型の浅い半導体領域１７Ｓ１と、ｎ＋型の深い半導体領域１７Ｓ２とを有している。ソース用の浅い半導体領域１７Ｓ１は、ゲート電極ＧＥの幅方向の一方の端部からゲート電極ＧＥに対して遠ざかる方向に、かつ、半導体基板１Ｓの第１主面に沿って延びている。また、ソース用の深い半導体領域１７Ｓ２は浅い半導体領域１７Ｓ１に接続された状態で浅い半導体領域１７Ｓ１の終端からさらにゲート電極ＧＥに対して遠ざかる方向に、かつ半導体基板１Ｓの第１主面に沿って延びている。このようにソース用の浅い半導体領域１７Ｓ１を設けることにより、熱処理による不純物の広がりを抑制し、深い半導体領域１７Ｓ２のみでソース領域を形成する場合に比べて、パワーＭＩＳのしきい値電圧（Ｖｔｈ）の低下を防ぐことができる。このような半導体領域１７Ｓ１，１７Ｓ２には、例えばリンまたはヒ素が導入されている。ただし、浅い半導体領域１７Ｓ１は、上記ゲート電極ＧＥの形成後、上記サイドウォールスペーサ２０の形成前であって、上記ｎ−型の半導体領域１８ａとは別の不純物導入工程により形成されている。また、深い半導体領域１７Ｓ２は、サイドウォールスペーサ２０の形成後にサイドウォールスペーサ２０に対して自己整合的に上記浅い半導体領域１７Ｓ１よりも深い位置まで不純物を導入することで形成されている。
【００４７】
上記ドレイン用のｎ＋型の半導体領域１７Ｄは、上記ゲート電極ＧＥの幅方向の他方の端部から離れた位置に形成されている。ｎ−型の半導体領域１８ａおよびｎ型の半導体領域１８ｂは、上記チャネル形成用のｐ型のウエル領域１９と上記ドレイン用のｎ＋型の半導体領域１７Ｄとの間に設けられている。すなわち、ｎ−型の半導体領域１８ａは、上記ゲート電極ＧＥの幅方向の上記他方の端部から上記ドレイン用のｎ＋型の半導体領域１７Ｄまでに延び、その半導体領域１７Ｄに電気的に接続されている。ｎ型の半導体領域１８ｂは、ｎ−型の半導体領域１８ａよりも浅く形成され、ｎ−型の半導体領域１８ａに内包された状態で、サイドウォールスペーサ２０の端部から上記ドレイン用のｎ＋型の半導体領域１７Ｄまでに延び、その半導体領域１７Ｄに電気的に接続されている。このような半導体領域１７Ｄ，１８ａ，１８ｂには、例えばリン（Ｐ）またはヒ素（Ａｓ）等のようなｎ型を形成する不純物が含有されている。ただし、ｎ−型の半導体領域１８ａの不純物濃度は、ソース、ドレイン用の半導体領域１７Ｓ，１７Ｄおよびｎ型の半導体領域１８ｂの不純物濃度よりも低くなっている。また、半導体領域１８ｂの不純物濃度は、ソース、ドレイン用の半導体領域１７Ｓ，１７Ｄの不純物濃度よりも低くなっている。このような構成により、チャネル形成用のｐ型のウエル領域１９と上記ドレイン用のｎ＋型の半導体領域１７Ｄとの間の電界の強さを平均化（緩和）することができるので、ドレイン耐圧を高くすることが可能になっている。また、半導体領域１８ａ，１８ｂの不純物濃度を独立に変えることにより、パワーＭＩＳのオン抵抗を低減しつつ、ゲート−ドレイン間容量の低減も可能となる。これにより、電力増幅器の電力効率を向上させることができる。
【００４８】
上記チャネル形成用のｐ型のウエル領域１９は、ゲート電極ＧＥが対向する上記半導体基板１Ｓに形成されるように設けられている。上記パワーＭＩＳのセルＱＣの動作時には、上記ゲート電極ＧＥが対向する上記チャネル形成用のｐ型のウエル領域１９の表層に、ゲート電極ＧＥの対向面に沿うようにチャネル領域が形成される。すなわち、セルＱＣの動作時には、キャリアである電子が、ソース用のｎ＋型の半導体領域１７Ｓ、チャネル形成用のｐ型のウエル領域１９のチャネル領域およびｎ−型の半導体領域１８ａを半導体基板１Ｓの第１主面に対してほぼ水平に通り、ドレイン用のｎ＋型の半導体領域１７Ｄに達するようになっている。ウエル領域１９は、ｎ＋型の半導体領域１７Ｄからソース用のｎ＋型の半導体領域１７Ｓに延びる空乏層の延びを抑えるためのパンチスルーストッパとして機能する役割も有している。
【００４９】
次に、半導体基板１Ｓの第１主面上の配線層の構成等について説明する。なお、図６では、この配線層中にキャパシタＣＡおよびインダクタンスＬＡ等のような受動素子が形成されている場合が例示されている。
【００５０】
上記ゲート電極ＧＥは、プラグを通じて第１層配線に電気的に接続され、さらにプラグを通じて第２層配線に電気的に接続され、そして、プラグを通じて第３層配線のパッドＢＰに電気的に接続され、これを介してバンプ電極８ｇに電気的に接続されている。
【００５１】
上記ドレイン用の半導体領域１７Ｄは、プラグ２４ａ１を通じて第１層配線２５ａ１に電気的に接続され、さらにプラグ２４ａ２を通じて第２層配線２５ａ２に電気的に接続され、そして、プラグ２４ａ３を通じて第３層配線のパッドＢＰに電気的に接続され、これを介してバンプ電極８ｄに電気的に接続されている。
【００５２】
上記ソース用の半導体領域１７Ｓは、プラグ２４ｂ１を通じて第１層配線２５ｂ１に電気的に接続され、さらにプラグ２４ｂ２を通じて第２層配線２５ｂ２に電気的に接続され、そして、プラグ２４ｂ３を通じて第３層配線のパッドＢＰに電気的に接続され、これを介してバンプ電極８ｄに電気的に接続されている。
【００５３】
このように本実施の形態１では、ゲート電極ＧＥ、上記ドレイン用の半導体領域１７Ｄおよび上記ソース用の半導体領域１７Ｓが、半導体チップ１の第１主面側のバンプ電極８ｇ，８ｄ，８ｓ（８）に引き出されている。
【００５４】
上記プラグ２４ａ１，２４ｂ１は、例えばタングステン（Ｗ）からなり、絶縁層２６ａに穿孔されたコンタクトホール２７内に埋め込まれている。上記第１層配線２５ａ１，２５ｂ１は、例えばタングステンからなり、絶縁層２６ｂに形成された配線溝２８ａ内に埋め込まれている。上記プラグ２４ａ２，２４ｂ２は、例えば銅（Ｃｕ）またはタングステンを主材料としてなり、絶縁層２６ｃに形成されたスルーホール２９ａ内に埋め込まれている。上記第２層配線２５ａ２，２５ｂ２は、例えば銅またはタングステンを主材料としてなり、絶縁層２６ｄに形成された配線溝２８ｂ内に埋め込まれている。上記プラグ２４ａ３，２４ｂ３は、例えば銅またはタングステンを主材料としてなり、絶縁層２６ｅに形成されたスルーホール２９ｂ内に埋め込まれている。上記パッドＢＰおよび第３層配線は、例えばアルミニウムまたはアルミニウム合金からなる。第３層配線を銅（Ｃｕ）で形成しても良い。上記絶縁層２６ａ〜２６ｅは、例えば酸化シリコンからなる。
【００５５】
次に、上記パワーモジュールＰＭを有するシステムの一例を説明する。図９は、例えばＧＳＭ方式のネットワークを利用して情報を伝送するデジタル携帯電話システムＤＰＳを示している。このデジタル携帯電話システムＤＰＳは、マザーボードＭＢ上に搭載されたモジュール、回路および素子等によって構築されている。符号ＦＥＭはフロントエンド・モジュールである。符号ＢＢＣは音声信号をベースバンド信号に変換したり、受信信号を音声信号に変換したり、変調方式切換信号やバンド切換信号を生成したりする前記ベースバンド回路である。符号ＦＭＣは受信信号をダウンコンバートして復調しベースバンド信号を生成したり送信信号を変調したりする変復調用回路である。Ｔａ１，Ｔｂ１はパワーモジュールＰＭの入力端子、Ｔａ２，Ｔｂ２はパワーモジュールＰＭの出力端子である。フィルタＦＬＴ１はＧＳＭ用、フィルタＦＬＴ２はＤＣＳ用である。
【００５６】
ベースバンド回路ＢＢＣは、ＤＳＰやマイクロプロセッサ、半導体メモリ等の複数の半導体集積回路で構成されている。フロントエンド・モジュールＦＥＭは、ロウパスフィルタＬＰＦ１，ＬＰＦ２、スイッチ回路ＳＷ１，ＳＷ２、キャパシタＣ０，Ｃ０および分波器ＷＤＣを有している。スイッチ回路ＳＷ１，ＳＷ２は，ＧＳＭ９００帯の信号とＤＣＳ１８００帯の信号との各々で送受信信号切り換え用のスイッチ回路、分波器ＷＤＣは、ＧＳＭ９００帯の信号と、ＤＣＳ１８００帯の信号とを分波する回路である。スイッチ回路ＳＷ１，ＳＷ２の切換信号ＣＮＴ１，ＣＮＴ２は上記ベースバンド回路ＢＢＣから供給される。
【００５７】
なお、ＧＳＭ（Global System for Mobile Communication）は、デジタル携帯電話に使用されている無線通信方式の１つまたは規格をいう。ＧＳＭには、使用する電波の周波数帯が３つあり、９００ＭＨｚ帯をＧＳＭ９００または単にＧＳＭ、１８００ＭＨｚ帯をＧＳＭ１８００またはＤＣＳ（Digital Cellular System）１８００若しくはＰＣＮ、１９００ＭＨｚ帯をＧＳＭ１９００またはＤＣＳ１９００若しくはＰＣＳ（Personal Communication Services）という。また、ＧＳＭ１９００は主に北米で使用されている。北米ではその他に８５０ＭＨｚ帯のＧＳＭ８５０を使用する場合もある。
【００５８】
次に、図１０は、上記パワーモジュールＰＭの回路ブロック図の一例を示している。パワーモジュールＰＭは、例えばＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００およびＤＣＳ１９００の４つの周波数帯を使用可能（フォーバンド方式）で、それぞれの周波数帯でＧＭＳＫ（Gaussian filtered Minimum Shift Keying）変調方式とＥＤＧＥ（Enhanced Data GSM Environment）変調方式との２つの通信方式を使用可能な構成とされている。ＧＭＳＫ変調方式は、音声信号の通信に用いる方式で搬送波の位相を送信データに応じて位相シフトする方式である。ＥＤＧＥ変調方式は、データ通信に用いる方式でＧＭＳＫ変調の位相シフトにさらに振幅シフトを加えた方式である。
【００５９】
このパワーモジュールＰＭは、ＧＳＭ８５０およびＧＳＭ９００用の増幅回路部３５Ｂと、ＤＣＳ１８００およびＤＣＳ１９００用の増幅回路部３５Ｃと、それら増幅回路部３５Ｂ，３５Ｃの増幅動作の制御や補正等を行う周辺回路３６Ｂと、ＧＳＭ側の電源周辺パターン３７Ｂと、ＤＣＳ側の電源周辺パターン３７Ｃとを有している。
【００６０】
各増幅回路部３５Ｂ，３５Ｃは、それぞれ直列に接続された３つの増幅回路部（増幅素子、パワーＭＩＳ）３５ｂ１〜３５ｂ３，３５ｃ１〜３５ｃ３と、４つのインピーダンス整合回路３５Ｂｍ１〜３５Ｂｍ４，３５Ｃｍ１〜３５Ｃｍ４とを有している。すなわち、パワーモジュールＰＭの入力端子Ｔａ１，Ｔｂ１は、入力段のインピーダンス整合回路３５Ｂｍ１，３５Ｃｍ１を介して１段目の増幅回路部３５ｂ１，３５ｃ１の入力に電気的に接続されている。１段目の増幅回路部３５ｂ１，３５ｃ１の出力は段間用のインピーダンス整合回路３５Ｂｍ２，３５Ｃｍ２を介して２段目の増幅回路部３５ｂ２，３５ｃ２の入力に電気的に接続されている。２段目の増幅回路部３５ｂ２，３５ｃ２の出力は段間用のインピーダンス整合回路３５Ｂｍ３，３５Ｃｍ３を介して最終段の増幅回路部３５ｂ３，３５ｃ３の入力に電気的に接続されている。さらに、最終段の増幅回路部３５ｂ３，３５ｃ３の出力は出力段のインピーダンス整合回路３５Ｂｍ４，３５Ｃｍ４を介して出力端子Ｔａ２，Ｔｂ２に電気的に接続されている。なお、上記図１〜３の例では、３つの増幅回路部３５ｂ１〜３５ｂ３，３５ｃ１〜３５ｃ３が１つの半導体チップ１内に形成されている。ただし、最終段の増幅回路部３５ｂ３，３５ｃ３を別の半導体チップ内に形成して２つの半導体チップをモジュール基板ＰＭＢ上に実装するようにしても良いし、３つの増幅回路部３５ｂ１〜３５ｂ３，３５ｃ１〜３５ｃ３を段毎に別々の半導体チップに形成しても良い。
【００６１】
上記周辺回路３６Ｂは、制御回路、上記増幅回路部３５ｂ１〜３５ｂ３，３５ｃ１〜３５ｃ３にバイアス電圧を印加するバイアス回路、モード／バンド切換回路、パワー検出回路等を有している。制御回路は、上記増幅回路部３５Ｂ，３５Ｃに印加する所望の電圧を発生する回路であり、電源制御回路およびバイアス電圧生成回路を有している。電源制御回路は、上記増幅回路部３５ｂ１〜３５ｂ３，３５ｃ１〜３５ｃ３の各々の出力用のパワーＭＩＳのドレイン端子に印加される第１電源電圧を生成する回路である。また、上記バイアス電圧生成回路は、上記バイアス回路を制御するための第１制御電圧を生成する回路である。本実施の形態１では、電源制御回路が、パワーモジュールＰＭの外部の上記ベースバンド回路ＢＢＣから供給される出力レベル指定信号に基づいて上記第１電源電圧を生成すると、バイアス電圧生成回路が電源制御回路で生成された上記第１電源電圧に基づいて上記第１制御電圧を生成するようになっている。上記ベースバンド回路ＢＢＣは、上記出力レベル指定信号を生成する回路である。この出力レベル指定信号は、増幅回路部３５Ｂ，３５Ｃの出力レベルを指定する信号で、携帯電話と、基地局との間の距離、すなわち、電波の強弱に応じた出力レベルに基づいて生成されているようになっている。
【００６２】
（実施の形態２）
まず、本実施の形態２の説明の前に、前記実施の形態１の場合の平面帯状のバンプ電極８について本発明者が見出した課題を説明する。
【００６３】
図１１は、前記実施の形態１で説明したバンプ電極８の断面図である。同一の半導体チップ１の第１主面内に、相対的に面積の小さいバンプ電極８と、相対的に面積の大きなバンプ電極８とが存在すると、その面積の異なるバンプ電極８同士の高さにバラツキＤ１が生じる場合がある。また、半田だれの問題が生じる場合がある。また、図１２および図１３は、前記実施の形態１で説明したバンプ電極８の平面図である。半田層Ｓの相対的に高い部分に梨地のハッチングが付してある。図１２および図１３に示すように、相対的に面積が大きなバンプ電極８では、互いに交差する方向に延びるパターンが交わる角部に半田が集中し、同じバンプ電極８のパターン内で高さバラツキが生じる場合がある。
【００６４】
そこで、本実施の形態２においては、複数のバンプ電極のうち、相対的に面積が大きなバンプ電極の平面形状をドックボーン形状にした。図１４は本実施の形態２のバンプ電極８の拡大平面図、図１５は図１４のＸ２−Ｘ２線の断面図を示している。
【００６５】
本実施の形態２では、相対的に面積が大きな（長さが長い）バンプ電極８の平面形状がドックボーン形状とされている。すなわち、相対的に面積が大きな（長さが長い）バンプ電極８は、その幅方向（短方向）の寸法が、相対的に広い部分８Ａと狭い部分８Ｂとを一体的に有しており、相対的に広い部分８Ａの隣接間に、相対的に狭い部分８Ｂが配置される形状を有している。すなわち、相対的に面積が大きいバンプ電極８は、その長手方向に沿って相対的に広い部分８Ａと狭い部分８Ｂとが連続的に交互に配置されるような構成となっている。相対的に面積が大きなバンプ電極８における相対的に広い部分８Ａ同士の平面積は設計上互いに等しく、また、相対的に狭い部分８Ｂ同士の平面積も設計上互いに等しくなっている。
【００６６】
このような構成にすることにより、相対的に面積が大きいバンプ電極８の半田の量をコントロールすることができるので、図１５に示すように、相対的に面積の小さいバンプ電極８の高さと、相対的に面積の大きいバンプ電極８の高さとが等しくなるようにすることができる。すなわち、相対的に面積の小さいバンプ電極８と、相対的に面積の大きいバンプ電極８との高さバラツキを低減または無くすことができる。また、相対的に面積が大きいバンプ電極８の面内での高さバラツキも低減または無くすことができる。さらに、半田だれの問題も低減または無くすことができる。
【００６７】
次に、図１６は本実施の形態２の場合の半導体チップ１の第１主面の全体平面図、図１７は図１６の半導体チップ１の第１主面上のバンプ電極８の拡大平面図、図１８は本実施の形態２のバンプ電極８の変形例の拡大平面図を示している。
【００６８】
複数のバンプ電極８のうち、平面略円形状の黒塗りのバンプ電極８ｇは、前記実施の形態１と同様に、上記パワーＭＩＳのゲート電極に電気的に接続されている。また、複数のバンプ電極８のうち、斜線のハッチングが付されたバンプ電極８ｄは、上記パワーＭＩＳのドレイン電極に電気的に接続されている。このバンプ電極８ｄの中には、上記バンプ電極８ｇと同等の平面積および平面形状のものと、上記バンプ電極８ｇよりも平面積（長さ）が大きく（長く）平面帯状（Ｉ字状）に形成されたものとがある。
【００６９】
さらに、複数のバンプ電極８のうち、梨地のハッチングが付されたバンプ電極８ｓは、上記パワーＭＩＳのソース電極に電気的に接続されており、基準電位（例えばＧＮＤ電位で０ｂＶ）が印加されるようになっている。また、このバンプ電極８ｓは、平面帯状（Ｌ字状やＴ字状）に形成されており、その平面積（長さ）が他のバンプ電極８よりも大きい（長い）。
【００７０】
本実施の形態２でも、バンプ電極８ｓに発振シールド機能を持たせている。すなわち、相対的に面積が大きいソース電極用のバンプ電極８ｓが、相対的に面積が小さいゲート電極用のバンプ電極８ｇと、ドレイン電極用のバンプ電極８ｄとの間に配置されている。好ましくはソース電極用のバンプ電極８ｓがドレイン電極用のバンプ電極８ｄを取り囲むように配置されている。これにより、発振現象を抑制または防止できる。また、バンプ電極８ｓ，８ｄの面積を大きくしたことにより、半導体チップ１の回路動作時において発生した熱の放熱性を向上させることができる。これらにより、パワーモジュールＰＭの動作信頼性を向上させることができる。また、前記実施の形態１と同様に、ゲート電極用のバンプ電極とドレイン電極用のバンプ電極とを大きく離して配置することもないので、半導体チップのサイズ縮小と、機能や動作信頼性の向上とを確保したまま発振を抑制または防止できる。
【００７１】
ただし、相対的に面積が大きなバンプ電極８ｓ，８ｄは、その平面形状が上記のようにドックボーン形状とされている。相対的に面積が大きなバンプ電極８ｓでは、互いに異なる方向交差する方向に延在するパターン部分が交わる角部に、相対的に広い部分８Ａが配置されるようになっている。これにより、相対的に面積が大きなバンプ電極８のパターン内において、互いに交差する方向に延びるパターンが交わる角部に半田が集中するのを抑制または防止できるので、同じバンプ電極８のパターン内で高さバラツキが生じる問題を抑制または防止することができる。
【００７２】
なお、本実施の形態２の場合もバンプ電極８の平面形状は、Ｌ字状やＴ字状の他に、図１８に示すようにコ字状にしても良い。
【００７３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発
明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。
【００７４】
例えば前記実施の形態１，２では、フォーバンド方式の携帯電話に適用した場合について説明したが、これに限定されるものではなく、例えばＧＳＭ９００およびＧＳＭ１８００の２つの周波数帯の電波を取り扱うことが可能なデュアルバンド方式またはＧＳＭ９００、ＧＳＭ１８００およびＧＳＭ１９００の３つの周波数帯の電波を取り扱うことが可能なトリプルバンド方式の携帯電話に適用することもできる。
【００７５】
また、上記モジュール基板ＰＭＢの第１主面に断面凹状にキャビティを設け、そのキャビティ内に、半導体チップ１を収めるように搭載しても良い。
【００７６】
また、モジュール基板に代えてリードフレームを使用するような構成でも適用できる。
【００７７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話端末にかかる電子装置に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えば自動車用の電子装置にも適用できる。
【産業上の利用可能性】
【００７８】
本発明は、半導体装置の製造業に適用できる。
【図面の簡単な説明】
【００７９】
【図１】本発明の一実施の形態である半導体装置の一例の全体平面図である。
【図２】図１の半導体装置のＹ１−Ｙ１線の断面図である。
【図３】図１の半導体装置の半導体チップの第１主面の全体平面図である。
【図４】図３の半導体チップの第１主面上のバンプ電極の拡大平面図である。
【図５】図３の半導体チップの第１主面上のバンプ電極の変形例の拡大平面図である。
【図６】図３の半導体チップのバンプ電極の拡大平面図である。
【図７】図６のＸ１−Ｘ１線の断面図である。
【図８】図３の半導体チップの増幅回路を構成する電界効果トランジスタ部分の要部拡大断面図である。
【図９】図１の半導体装置を有するシステムの一例の説明図である。
【図１０】図１の半導体装置の回路ブロック図の一例の説明図である。
【図１１】発明者が見出した課題の説明する図であって、図３の半導体チップのバンプ電極の断面図である。
【図１２】発明者が見出した課題の説明する図であって、図３の半導体チップのバンプ電極の平面図である。
【図１３】発明者が見出した課題の説明する図であって、図３の半導体チップのバンプ電極の平面図である。
【図１４】本発明の他の実施の形態である半導体装置の半導体チップのバンプ電極の拡大平面図である。
【図１５】図１４のＸ２−Ｘ２線の断面図である。
【図１６】図１４のバンプ電極を有する半導体チップの第１主面の全体平面図である。
【図１７】図１６の半導体チップの第１主面上のバンプ電極の拡大平面図である。
【図１８】図１６の半導体チップの第１主面上のバンプ電極の変形例の拡大平面図である。
【符号の説明】
【００８０】
１  半導体チップ
２  チップ部品
３  電極
４  外部端子
５  配線
８  バンプ電極（突起電極）
８ｇ  バンプ電極（第１突起電極）
８ｄ  バンプ電極（第２突起電極）
８ｓ  バンプ電極（第３突起電極）
８Ａ  相対的に広い部分
８Ｂ  相対的に狭い部分
１０  表面保護膜
１０ａ  保護膜
１０ｂ  保護膜
１１  開口部
１５  フィールド絶縁膜
１６  ゲート絶縁膜
１７Ｓ  半導体領域
１７Ｄ  半導体領域
１８ａ  半導体領域
１８ｂ  半導体領域
１９  ウエル領域
２０  サイドウォールスペーサ
２４ａ１，２４ａ２，２４ａ３，２４ｂ１，２４ｂ２，２４ｂ３  プラグ
２５ａ１，２５ｂ１  第１層配線
２５ａ２，２５ｂ２  第２層配線
２６ａ〜２６ｅ  絶縁層
２７  コンタクトホール
２８ａ，２８ｂ  配線溝
２９ａ，２９ｂ  スルーホール
３５Ｂ，３５Ｃ  増幅回路部
３５ｂ１〜３５ｂ３  増幅回路部
３５ｃ１〜３５ｃ３  増幅回路部
３５Ｂｍ１〜３５Ｂｍ４  インピーダンス整合回路
３５Ｃｍ１〜３５Ｃｍ４  インピーダンス整合回路
３６Ｂ  周辺回路
３７Ｂ，３７Ｃ  電源周辺パターン
ＰＭ  ＲＦパワーモジュール（半導体装置）
ＰＭＢ  モジュール基板（基板）
ＵＦ  アンダーフィル
ＢＰ  ボンディングパッド
ＵＢＭ  下地金属層
Ｍ  金属層
ＢＭ  バリア金属層
Ｓ  半田層
ＱＣ  セル
ＣＡ  キャパシタ
ＬＡ  インダクタンス
ＤＰＳ  デジタル携帯電話システム
ＭＢ  マザーボード
ＦＥＭ  フロントエンド・モジュール
ＢＢＣ  ベースバンド回路
ＦＭＣ  変復調用回路
Ｔａ１，Ｔｂ１  入力端子
Ｔａ２，Ｔｂ２  出力端子
ＦＬＴ１，ＦＬＴ２  フィルタ
ＬＰＦ１，ＬＰＦ２  ロウパスフィルタ
ＳＷ１，ＳＷ２  スイッチ回路
Ｃ０  キャパシタ
ＷＤＣ  分波器
【図１】
0004828235.tif 000002
【図２】
0004828235.tif 000003
【図３】
0004828235.tif 000004
【図４】
0004828235.tif 000005
【図５】
0004828235.tif 000006
【図６】
0004828235.tif 000007
【図７】
0004828235.tif 000008
【図８】
0004828235.tif 000009
【図９】
0004828235.tif 000010
【図１０】
0004828235.tif 000011
【図１１】
0004828235.tif 000012
【図１２】
0004828235.tif 000013
【図１３】
0004828235.tif 000014
【図１４】
0004828235.tif 000015
【図１５】
0004828235.tif 000016
【図１６】
0004828235.tif 000017
【図１７】
0004828235.tif 000018
【図１８】
0004828235.tif 000019