(57)【特許請求の範囲】
【請求項１】
基板上にトランジスタ素子が複数整列配置され、且つ画素電極及び共通電極が設けられた液晶ディスプレイの製造方法であって、
フィルムに層間絶縁層を印刷するステップＳ１と、
該層間絶縁層の上面側の断面略台形状の溝に、ソース電極又はドレイン電極を印刷するステップＳ２と、
該ソース電極又はドレイン電極の凹部にＳｉ膜を印刷するステップＳ３と、
該Ｓｉ膜にイオン注入装置によりイオンドーピングし、ｎ型の半導体とするステップＳ４と、
イオンドーピングされたＳｉ膜の上面に更に前記Ｓｉ膜と同じ材料のＳｉ膜を印刷し、これらのＳｉ膜により半導体層を形成するステップＳ５と、
該半導体層の上面に、ゲート絶縁層を印刷するステップＳ６と、
該ゲート絶縁層の上に前記ソース電極又は前記ドレイン電極と同じ材質のゲート電極を印刷するステップＳ７と、
前記フィルムに形成されたこれらの複数の薄膜を、硬質ガラス基板に転写するステップＳ８と、
前記層間絶縁層にエッチングが施され、コンタクトホールを形成し、該コンタクトホールを埋めるようにＩＴＯ膜を形成し、そして、該ＩＴＯ膜をエッチングすることで、画素毎の電極である前記画素電極を形成するステップＳ９と、
該画素電極の上面に、配向膜を形成するステップＳ１０と、
もう一方の基板である硬質ガラス基板上にカラーフィルター層を形成するステップＳ１１と、
該カラーフィルター層の上に前記画素電極と同じ材料からなる前記共通電極を形成するステップＳ１２と、
該共通電極の上面に、前記配向膜と同じ材質の配向膜を形成するステップＳ１３と、
前記ステップＳ１からステップＳ１０を施した硬質ガラス基板と、前記ステップＳ１１〜ステップＳ１３を施した硬質ガラス基板と、をスペーサーを挟んで対向するように近接して配置し、前記画素電極と前記共通電極との間に液晶を注入し、液晶層を形成するステップＳ１４と、
を備え、
前記半導体層、前記ゲート絶縁層、前記層間絶縁層、前記画素電極及び前記共通電極、並びにトランジスタ素子の構成要素である前記ゲート電極、前記ソース電極及び前記ドレイン電極が、グラビア印刷法により形成されたものであり、
前記半導体層は、溶媒に半導体粒子が分散されてなるペーストを用いて形成され、
前記ゲート絶縁層又は前記層間絶縁層は、流動性のある高分子を用いて形成され、
トランジスタ素子の構成要素である前記ゲート電極、前記ソース電極又は前記ドレイン電極が、金属粒子が溶媒に分散されてなる金属ペーストを用いて形成され、
前記画素電極と前記共通電極とが、透明の導電性物質粒子が溶媒に分散されてなるペーストを用いて形成されたことを特徴とする液晶ディスプレイの製造方法。
【請求項２】
前記半導体粒子は、ｃ−Ｓｉ，ａ−Ｓｉ，ｐ−Ｓｉであることを特徴とする請求項１に記載の液晶ディスプレイの製造方法。
【請求項３】
前記流動性のある高分子は、ポリアミック酸、ポリイミド、及びアクリル樹脂の中の少なくとも１種類を有機溶媒に溶解したものであることを特徴とする請求項１に記載の液晶ディスプレイの製造方法。
【請求項４】
前記金属ペーストは、Ａｌ，Ｍｏ，Ｃｒ，Ｃｕ，Ａｇ，Ａｕの内の少なくとも１種類を含むことを特徴とする請求項１に記載の液晶ディスプレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス方式の液晶ディスプレイの製造方法に関する。
特に、薄膜形成にオフセット印刷法を用いた液晶ディスプレイの製造方法に関する。
【背景技術】
【０００２】
従来、トランジスタ素子を行列方向に整列配置させたアクティブマトリックス方式の液晶ディスプレイが知られている（特許文献１参照）。
そして、トランジスタ素子には、アモルファスシリコン（ａ−Ｓｉ）膜や多結晶シリコン（ｐ−Ｓｉ）膜が形成される。
一般にトランジスタ素子が形成される基板には、薄膜トランジスタ形成時の高温処理に耐え得るようにするため、軟化点や融点が高い材料が選択される。
【０００３】
現在では、１０００℃程度の温度に耐える基板として石英ガラスが使用され、５００℃前後の温度に耐える基板としては硬質ガラスが用いられている。
それに応じて、ａ−Ｓｉ膜を用いた液晶ディスプレイには硬質ガラス基板が、またｐ−Ｓｉ膜を用いた液晶ディスプレイには石英ガラス基板が用いられている。
ｐ−Ｓｉ膜は、基板上に形成されたａ−Ｓｉ膜をレーザーアニールして結晶化させることにより得られるので、耐熱性が必要とされるのである。
【０００４】
因みに近年では、低温ＣＶＤ技術の進展により硬質ガラス基板上にもｐ−Ｓｉの形成が可能となってきた（例えば、非特許文献１参照）。
なお単結晶シリコン（ｃ−Ｓｉ）が基板として用いられる場合もある。
【０００５】
以下、ａ−Ｓｉを積層したアクティブマトリックス方式の基板を例に採り、従来の製造方法（アレイ工程）の例について説明する。
図１１は従来のアクティブマトリックス基板の製造工程の流れを示しており、図１２はトランジスタ素子の断面を示している。
この製造工程では、先ず、ステップＳ１００において、硬質ガラス基板１００の上にゲート電極１０１が形成される。
ゲート電極１０１を形成するにあたっては、先ず、硬質ガラス基板上にＴｉ，Ｍｏ，Ａｌ，Ｔａ，Ｃｒ及びこれらの合金の単層膜又は積層膜からなる金属膜（膜厚３００〜５００ｎｍ）をスパッタ法や真空蒸着法により形成する。
因みに、スパッタ法とは、真空中に不活性ガス（主にＡｒガス）を導入しながら基板とターゲット（成膜させる物質）間に直流高電圧を印加し、イオン化したＡｒをターゲットに衝突させて、ターゲット物質を基板に成膜させる方法である。
【０００６】
次いで、フォトリソグラフィーによりパターニングされたフォトレジストを、マスクとして成膜された基板上に配置し、該金属膜をエッチングし、ゲート電極１０１を形成する。
エッチング後は、フォトレジストを硬質ガラス基板上から取り去る。
なお、エッチングとしては、ウェット式とドライ式とがある。
ウェット式のエッチングは、硫酸、硝酸、りん酸、又はフッ酸等の薬液で腐食を行う方法であり、ドライ式のエッチングは、被加工物にイオンを衝突させて、フォトレジストに覆われていない部分を削り取る方法である。
ドライ式を用いると、垂直方向にのみエッチングが進行しウェット式に比べて微細な加工を行うことができるが、製造コストは増加する。
【０００７】
次いで、ステップＳ１０１において、ゲート絶縁層１０２と半導体層１０３とをプラズマＣＶＤ法により連続して形成する。
なお、これらの層は、プラズマＣＶＤ法の他にも真空蒸着、スピンコート法又はディップ法等を用いて形成することも可能である。
ゲート絶縁層１０２は、窒化シリコン（ＳｉＮ）膜からなるが、この膜は例えば、ＳｉＨ４ガス、ＮＨ３ガス、Ｈ２ガス、及びＮ２ガスを原料とする。
【０００８】
半導体層１０３はａ−Ｓｉ膜からなるが、この膜は例えば、Ｈ２ガスによって１０％程度に希釈されたＳｉＨ４ガスを原料とする。
このａ−Ｓｉを成膜する際、最後の方にＰＨ３ガスが混合され、半導体層１０３の上層はｎ型のシリコン膜（Ｓｉ膜）とされる。
このようにして、ａ−Ｓｉ膜１０３ａとｎ型のＳｉ膜１０３ｂとが形成されることになる。
【０００９】
次いで、ステップＳ１０２において、半導体層１０３が形成された硬質ガラス基板上にソース／ドレイン電極１０４が形成される。
ソース／ドレイン電極１０４を形成するにあたっては、先ず、硬質ガラス基板上にＴｉ，Ｍｏ，Ａｌ，Ｔａ，Ｃｒ及びこれらの合金の単層膜又は積層膜からなる金属膜（膜厚３００〜５００ｎｍ）をスパッタ法や真空蒸着法により形成する。
次いで、フォトレジストをマスクして該金属膜をエッチングし、ソース／ドレイン電極１０４を形成する。
この時、ａ−Ｓｉ膜１０３ａに至るまで半導体層１０３をエッチングし、ｎ型のＳｉ膜１０３ｂを２つに分断すると、ｎｐｎ型のトランジスタが形成される。
【００１０】
次いで、ステップＳ１０３において、保護膜である層間絶縁層１０５（膜厚３００〜５００ｎｍ）をプラズマＣＶＤ法等により形成し、その後、ソース／ドレイン電極１０４と外部電極とのコンタクトを取るために、層間絶縁層１０５をフォトレジストによりマスクしてエッチングを行い、コンタクトホール１０５ａを形成する。
【００１１】
最後にステップＳ１０４において、透明性及び導電率が高いＩＴＯ（インジウム・錫酸化物）膜やＩＺＯ（酸化インジウム亜鉛）膜をプラズマＣＶＤ法により形成し、この上にフォトレジストをマスクしてエッチングすることにより無色透明の画素電極１０６が形成される。
【００１２】
次に、ｐ−Ｓｉを積層したアクティブマトリックス方式の基板を例に採り、従来の製造方法の例について説明する。
図１３は従来のアクティブマトリックス基板の製造工程の流れを示しており、図１４及び図１５はトランジスタ素子の製造時の各工程毎の断面を示している。
この製造工程では、先ず、ステップＳ１０５において、プラズマＣＶＤ法、スピンコート法、又はディップ法により、石英ガラス基板１０７の上面にＳｉＮ膜からなる下地層１０８が形成される〔図１４（ａ）参照〕。
このＳｉＮ膜は、例えば、ＳｉＨ４ガス、ＮＨ３ガス、Ｈ２ガス及びＮ２ガスを原料とし、１００ｎｍ程の厚さとされる。
下地層１０８は、石英ガラス基板１０７からの不純物をブロックする役割を果たす。
【００１３】
次いで、ステップＳ１０６において、ａ−Ｓｉ層からなる半導体層１０９が形成される。
半導体層１０９は、ステップＳ１０５で下地層１０８を形成した後に、石英ガラス基板１０７をＣＶＤ内から取り出すことなく、そのまま連続して成膜し〔図１４（ｂ）参照〕、次いで、レーザーアニール装置に移し、アニーリングによりａ−Ｓｉをｐ−Ｓｉに相変化させることにより形成される〔図１４（ｃ）参照〕。
【００１４】
次いで、ステップＳ１０７において、半導体層１０９にエッチングが施されチャネル部が形成される〔図１４（ｄ）参照〕。
更に、このチャネル部上には、ゲート絶縁膜となるＳｉＯ２膜１１０が形成される。
ＳｉＯ２膜１１０は、例えば、テトラエトキシシランを原料としプラズマＣＶＤ法により形成する。
【００１５】
次いで、ステップＳ１０８において、該ＳｉＯ２膜上に、ＳｉＯ２膜中に浸透したガスの分解又はＳｉＯ２膜１１０の再結晶化を促す活性金属膜を被着し、ゲート電極１１１を形成する。
そして、この活性金属膜を被着した状態で熱処理を施すことによって、ゲート電極中の結晶欠陥が減少させられ、結晶性が改善される。
ゲート電極１１１には、Ｔｉ，Ｍｏ，Ｗ，Ａｌ，Ｔａ，Ｃｒ及びこれらの合金の単層膜又は積層膜が用いられる。
次いで、フォトレジストをマスクしてエッチングすることにより、画素毎のＳｉＯ２膜１１０及びゲート電極１１１が形成される〔図１４（ｅ）参照〕。
【００１６】
次いで、ステップＳ１０９において、イオン打込み装置によりチャネル部の一部にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等のイオンがドーピングされ、イオンが打ち込まれた部分がｎ型の半導体とされる〔図１５（ａ）参照〕。
次いで、ステップＳ１１０において、ＣＶＤ装置内で層間絶縁層となるＳｉＯ２膜１１２が成膜され、フォトレジストをマスクとしてエッチングし、コンタクトホール１１２ａを形成する〔図１５（ｂ）参照〕。
【００１７】
次いで、ステップＳ１１１において、データ線１１３を形成する。
データ線１１３は、コンタクトホール１１２ａが埋まるようにスパッタリングによりＭｏ／ＡｌＮｄ／Ｍｏの積層層を形成してからフォトレジストをマスクとしてエッチングすることにより形成される〔図１５（ｃ）参照〕。
次いで、ステップＳ１１２において、ＳｉＯ２膜１１２及びデータ線１１３の上にＩＴＯ膜が形成され、フォトレジストをマスクしエッチングを施すことより、画素電極となる透明電極１１４が形成される〔図１５（ｄ）参照〕。
【００１８】
上述したようなフォトレジストをマスクしエッチングする方法として、オフセット印刷法が知られている（特許文献２）。
オフセット印刷法によるパターン形成には２種類ある。
その１つは、基板の被エッチング層に直接、レジストインキによるレジストパターンを印刷する方法（直接法）であり、もう１つは、被エッチング層上に先ずフォトレジスト層を形成し、又はその上に更に粘着層を形成し、このフォトレジスト層又は粘着層の上に遮光性インキによるマスクパターンを印刷し、次いで露光・現像して被エッチング層上にレジストパターンを形成する方法（マスク法）である。
【００１９】
【特許文献１】特開２００２−２６８５８５号公報
【特許文献２】特許第２７０２０６８号公報
【非特許文献１】「低温ｐ−ＳｉＴＦＴ−ＬＣＤ」、東芝レビューＶｏｌ．５５Ｎｏ．２（２０００）、ｐ．３２−３４
【発明の開示】
【発明が解決しようとする課題】
【００２０】
ところで近年、薄膜トランジスタを用いたアクティブマトリックス型液晶ディスプレイの需要が大幅に増加している。
それはアクティブマトリックス型液晶ディスプレイは、高速応答性に優れていること、階調表現が可能であること、画像に濃淡ムラが生じないこと等の種々の利点があるからである。
そこで、薄膜トランジスタ回路を形成するにあたり、タクトタイムの短縮化による生産効率の向上を図ると共に、設備面での省力化や材料費の低減化を通じて製造コストの削減を図ることが、要望されている。
【００２１】
本発明は、かかる背景技術をもとになされたもので、上記の背景技術の問題点を克服するためになされたものである。
すなわち、本発明は、液晶ディスプレイの生産効率を向上させると共に、設備面での省力化を図ることができる液晶ディスプレイの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
かくして、本発明者は、このような課題背景に対して鋭意研究を重ねた結果、極力、印刷手法を用いて、フィルムに薄膜を幾重にも重ねることで、上記の問題点を解決することができることを見出し、この知見に基づいて本発明を完成させたものである。
【００２３】
すなわち、本発明は、（１）、基板上にトランジスタ素子が複数整列配置され、且つ画素電極及び共通電極が設けられた液晶ディスプレイの製造方法であって、フィルムに層間絶縁層を印刷するステップＳ１と、該層間絶縁層の上面側の断面略台形状の溝に、ソース電極又はドレイン電極を印刷するステップＳ２と、該ソース電極又はドレイン電極の凹部にＳｉ膜を印刷するステップＳ３と、該Ｓｉ膜にイオン注入装置によりイオンドーピングし、ｎ型の半導体とするステップＳ４と、イオンドーピングされたＳｉ膜の上面に更に前記Ｓｉ膜と同じ材料のＳｉ膜を印刷し、これらのＳｉ膜により半導体層を形成するステップＳ５と、該半導体層の上面に、ゲート絶縁層を印刷するステップＳ６と、該ゲート絶縁層の上に前記ソース電極又は前記ドレイン電極と同じ材質のゲート電極を印刷するステップＳ７と、前記フィルムに形成されたこれらの複数の薄膜を、硬質ガラス基板に転写するステップＳ８と、前記層間絶縁層にエッチングが施され、コンタクトホールを形成し、該コンタクトホールを埋めるようにＩＴＯ膜を形成し、そして、該ＩＴＯ膜をエッチングすることで、画素毎の電極である前記画素電極を形成するステップＳ９と、該画素電極の上面に、配向膜を形成するステップＳ１０と、もう一方の基板である硬質ガラス基板上にカラーフィルター層を形成するステップＳ１１と、該カラーフィルター層の上に前記画素電極と同じ材料からなる前記共通電極を形成するステップＳ１２と、該共通電極の上面に、前記配向膜と同じ材質の配向膜を形成するステップＳ１３と、前記ステップＳ１からステップＳ１０を施した硬質ガラス基板と、前記ステップＳ１１〜ステップＳ１３を施した硬質ガラス基板と、をスペーサーを挟んで対向するように近接して配置し、前記画素電極と前記共通電極との間に液晶を注入し、液晶層を形成するステップＳ１４と、を備え、前記半導体層、前記ゲート絶縁層、前記層間絶縁層、前記画素電極及び前記共通電極、並びにトランジスタ素子の構成要素である前記ゲート電極、前記ソース電極及び前記ドレイン電極が、グラビア印刷法により形成されたものであり、前記半導体層は、溶媒に半導体粒子が分散されてなるペーストを用いて形成され、前記ゲート絶縁層又は前記層間絶縁層は、流動性のある高分子を用いて形成され、トランジスタ素子の構成要素である前記ゲート電極、前記ソース電極又は前記ドレイン電極が、金属粒子が溶媒に分散されてなる金属ペーストを用いて形成され、前記画素電極と前記共通電極とが、透明の導電性物質粒子が溶媒に分散されてなるペーストを用いて形成されたことに存する。
【００２６】
また、本発明は、（２）、前記半導体粒子は、ｃ−Ｓｉ，ａ−Ｓｉ，ｐ−Ｓｉであることに存する。
【００２８】
また、本発明は、（３）、前記流動性のある高分子は、ポリアミック酸、ポリイミド、及びアクリル樹脂の中の少なくとも１種類を有機溶媒に溶解したものであることに存する。
【００３０】
また、本発明は、（４）、前記金属ペーストは、Ａｌ，Ｍｏ，Ｃｒ，Ｃｕ，Ａｇ，Ａｕの内の少なくとも１種類を含むことに存する。
【００３５】
なお、本発明の目的に添ったものであれば、上記請求項を適宜組み合わせた構成も採用可能である。
【発明の効果】
【００３６】
本発明によれば、半導体層、ゲート絶縁層、及び層間絶縁層をグラビア印刷法を用いて形成したので、従来のように真空チャンバー内で薄膜形成をする必要がなく、連続的に基板上に薄膜を形成することができる。
また、印刷による転写を使用することから、エッジング等を必要としなくなり、化学的な感光剤の処理も不要となり、環境を汚さない。
そのため、タクトタイムの短縮化を伴う液晶ディスプレイの生産効率を向上を図ることができ、また、真空チャンバーやフォトレジストが不要となることから、設備面の省力化及び設備設置スペースの縮小化を図ることができる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明を実施するための最良の形態を図面に基づいて説明する。
図１は、本発明の一実施形態に係る液晶ディスプレイの製造方法に用いるグラビア印刷装置を示している。
本実施形態では、図１（ａ）に示すようにフィルム１にグラビア印刷を施してから、図１（ｂ）に示すようにフィルム１を硬質ガラス基板２に転写する。
なお、フィルム１には、例えば、Ｓｉ系のフィルムを用いることができる。
【００３８】
以下、具体的に硬質ガラス基板２にインキ（薄膜形成用の液体）が転写されるまでの流れを説明する。
一方のロール３に巻かれたフィルム１は、他方のロール４により積極的に巻き取られることで移動する。
フィルム１は、一対の静止ローラ６とテンションローラ５とにより張力が調整される。
【００３９】
次いで、テンションローラ５、静止ローラ６を通過して張力を調整されたフィルム１は、グラビアローラ７に送られる。
グラビアローラ７の外周面には多数の溝７ａが形成されており、この溝７ａにインキを充填しフィルム１を押圧することで、フィルム１にインキが転写される。
なお、グラビアローラ７は、ステッピングモータ等により駆動され、回転位置が正確に制御される。
【００４０】
グラビアローラ７には、グラビアローラ７にインキを供給するためにファニッシャーローラ８が当接して設けられている。
ファニッシャーローラ８の一部はインキ容器９内のインキに浸され、ファニッシャーローラ８が回転すると、ローラ表面に吸着されたインキがグラビアローラ７に接触し、グラビアローラ表面の溝７ａにインキを充填することになる。
【００４１】
グラビアローラ７には、溝７ａに充填されたインキのはみ出しをなくすために、ドクターナイフ１０が設けられている。
例えば、ドクターナイフ１０をグラビアローラ７に押し付ける圧力は、０．６〜０．７ｋｇ／ｃｍ２程にされる。
【００４２】
このように溝７ａにフラットに充填されたインキは、フィルム１と接触し、フィルム１にインキが転写されるのであるが、この転写は、グラビアローラ７に近接して又は当接して配置されるプレスローラ１１がフィルム１をグラビアローラ７に押圧することにより行われる。
このプレスローラ１１がフィルム１を押圧する圧力は、例えば、３．３ｋｇ／ｃｍ２が採用される。
そして、このようにしてインキが転写されたフィルム１は、静止ローラ１２を経て、乾燥機１３により９０℃程で熱風乾燥され、最後に、インキが乾燥した状態のフィルム１がロール４に巻き取られる。
【００４３】
以上が、フィルム１にインキが転写される工程であるが、インキが転写された後、フィルム１は、図１（ｂ）に示すように硬質ガラス基板２の大きさに合わせて裁断される。
すなわち液晶ディスプレイのパネルの大きさに合わせてフィルム１が裁断され、硬質ガラス基板上に載置される。
このとき、硬質ガラス基板２は水平面に沿って配置された多数のコンベアローラ１４により搬送される。
フィルム１が載置された硬質ガラス基板２は、コンベアローラ１４で搬送される状態で一対のプレスローラ１５により押圧され、乾燥したインキはフィルム１から基板上に転写される。
【００４４】
一対のプレスローラ１５は、その相対位置の高さを変更することができるようにされており、各プレスローラ１５の間隙の位置を硬質ガラス基板２の高さ位置に合わせてから、該間隙の大きさを調整することにより、転写圧力の設定が行われる。
フィルム１の転写速度は、例えば、４ｍ／ｍｉｎとされ、転写圧力は５ｋｇ／ｃｍ２とされる。
【００４５】
また、フィルム側に配置されたプレスローラ１５は、例えば、１４０℃に加熱されており乾燥したインキが基板上に転写され易くなるようにされている。
その後、フィルム１を基板上から剥離し、グラビア印刷法による基板へのインキの転写が終了する。
【００４６】
次に、上述したグラビア印刷法を用いて形成した液晶ディスプレイについて説明する。
先ず、トランジスタ素子が複数整列配置される液晶ディスプレイの一部分を示す。
硬質ガラス基板２には、ゲート電極１６、ゲート絶縁層１７、半導体層１８、ソース／ドレイン電極１９、層間絶縁層２０、画素電極２１が形成されている。
更にその上層には、配向膜２２Ａ、液晶層２３、配向膜２２Ｂ、共通電極２４、及びカラーフィルター層２５が形成され、カラーフィルター層２５の上面には硬質ガラス基板２６が設けられている。
なお、硬質ガラス基板２の下面側と硬質ガラス基板２６の上面側とには通常、偏向フィルターが設けられる。
【００４７】
カラーフィルター層２５は、硬質ガラス基板２のある側から入射してきた光の内、所望の色の波長のみ透過させる。
例えば、ＲＧＢ系では、カラーフィルター層２５は、赤色（Ｒ）、緑色（Ｇ）又は青色（Ｂ）の光を透過させる。
液晶ディスプレイを表示させるには、薄膜トランジスタに電圧を印加し、液晶層２３の分子を基板厚み方向に沿わせ光を透過可能な状態にする。
【００４８】
一方、電圧を印加していない状態では、液晶層２３の分子は、水平面に沿って配置され、しかも配向膜２２Ａから配向膜２２Ｂに向けてよじれながら連なり、配向膜２２Ａの位置にある分子と配向膜２２Ｂの位置にある分子とでは水平面において、例えば９０度異なる方向を向く。
そのため、光は液晶層２３を透過することができない。
【００４９】
なお、ＲＧＢの全画素に電圧が印加された状態では、ＲＧＢの光が混じり合い、硬質ガラス基板２６のある側から見ると白色となる一方、ＲＧＢの全画素に電圧が印加されていない状態では、光が液晶層２３を透過できず硬質ガラス基板２６のある側から見ると黒色となる。
【００５０】
以下、このアクティブマトリックス基板の製造工程の流れを図３を用いて説明する。
図３は、液晶ディスプレイの製造方法を示すフローチャートである。
この製造工程では、硬質ガラス基板２の上に薄膜トランジスタを形成するために、図１（ａ）に示した装置によりグラビア印刷を複数回繰り返すことで、フィルム１に複数の層からなるトランジスタが形成される。
【００５１】
具体的にいうと、先ず、ステップＳ１において、層間絶縁層２０が印刷される［図４（ａ）参照］。
層間絶縁層２０は流動性のある高分子により形成され、例えば、絶縁性が高く転移温度が高いポリアミック酸、ポリイミド、及びアクリル樹脂との内の少なくとも１種を有機溶媒に溶解したものが用いられる。
層間絶縁層２０に形成された凹凸は、グラビアローラ７の外周面に凹凸を形成することにより転写される。
層間絶縁層２０が印刷されたフィルム１は、ロール４に巻き取られた後、プレスローラ１１によるグラビアローラ７へのフィルム１の押圧が解除され、ロール３に巻き戻される。
【００５２】
ステップＳ２では、フィルム１に転写された層間絶縁層２０の上面側の断面略台形状の溝に、ソース／ドレイン電極１９が印刷される［図４（ｂ）参照］。
このときインキ容器９には、Ａｌ，Ｍｏ，Ｃｒ，Ｃｕ，Ａｇ，Ａｕの内の少なくとも１種類を含む金属粒子が溶媒に分散されてなる金属ペーストが収容されており、ソース／ドレイン電極１９の材料となる。
この溶媒は、流動性のある高分子とされ、例えば、ポリアミック酸、ポリイミド、及びアクリル樹脂との内の少なくとも１種を有機溶媒に溶解したものが用いられる。
そして、ソース／ドレイン電極１９が印刷されたフィルム１は、ロール４に巻き取られた後、ロール３に巻き戻され、ステップＳ３に進む。
【００５３】
ステップＳ３では、ソース／ドレイン電極１９の凹部にＳｉ膜１８ｂが印刷される［図４（ｃ）参照］。
Ｓｉ膜１８ｂは、流動性のある高分子に半導体粒子が分散されてなるペーストであり、半導体粒子には、ｃ−Ｓｉ，ａ−Ｓｉ，ｐ−Ｓｉ等が用いられる。
【００５４】
ステップＳ４では、Ｓｉ膜１８ｂにイオン注入装置により例えばＰ（リン）イオンがドーピングされ、ｎ型の半導体とされる（例えば、特開平２００３−１８８１１０号公報参照）［図５（ａ）参照］。
【００５５】
ステップＳ５では、イオンドーピングされたＳｉ膜１８ｂの上面に更にＳｉ膜１８ｂと同じ材料のＳｉ膜１８ａが印刷され、これらのＳｉ膜１８ａ，１８ｂにより半導体層１８が形成される［図５（ｂ）参照］。
このように半導体層１８は、溶媒に半導体粒子が分散されてなるペーストにより形成されているので、グラビア印刷にとって好適な粘度に調整することができる。
強いては、フィルム１に印刷を施した場合でも、ペーストのフィルム面方向への延展を避けることができ、回路の微細化に十分対応できる。
なお、Ｓｉ膜１８ｂが、層間絶縁層２０により２つに分断されることで、半導体層１８はｎｐｎ型の半導体にされる。
【００５６】
ステップＳ６では、半導体層１８の上面に、ゲート絶縁層１７が印刷される［図６（ａ）参照］。
ゲート絶縁層１７の材料には、ポリアミック酸、ポリイミド、及びアクリル樹脂の内の少なくとも１種を有機溶媒に溶解した流動性のある高分子が用いられる。
【００５７】
ステップＳ７では、ゲート絶縁層１７の上にソース／ドレイン電極１９と同じ材質のゲート電極１６が印刷される［図６（ｂ）参照］。
そして、ステップＳ８において、このように複数の薄膜が積層されたフィルム１が、図１（ｂ）に示すように硬質ガラス基板２に転写される［図７（ａ）参照］。
【００５８】
ステップＳ９では、層間絶縁層２０にエッチングが施され、コンタクトホール２０ａが形成される［図７（ｂ）参照］。
そして、層間絶縁層２０等が形成された硬質ガラス基板２が真空チャンバー内に搬送され、プラズマＣＶＤ法によりコンタクトホール２０ａを埋めるようにＩＴＯ膜が形成される［図８（ａ）参照］。
そして、このＩＴＯ膜をエッチングすることで、画素毎の電極である画素電極２１が形成される［図８（ｂ）参照］。
【００５９】
ステップＳ１０では、画素電極２１の上面に、スピンコート法やシルク印刷法等を用いて配向膜２２Ａが塗布等により形成される［図８（ｃ）参照］。
配向膜２２Ａは、上述したように液晶層内の分子を所定の方向に配向させる性質を有する。
配向膜２２Ａの材料としては、ポリイミド樹脂、ポリアミド樹脂、又はポリビニルアルコール樹脂等が用いられる。
【００６０】
ステップＳ１１では、もう一方の基板である硬質ガラス基板２６上にカラーフィルター層２５が形成される［図９（ａ）参照］。
カラーフィルター層２５は、ポリイミド樹脂、アクリル樹脂、又はエポキシ樹脂等に着色剤を混入して形成される。
【００６１】
ステップＳ１２では、カラーフィルター層２５の上に画素電極２１と同じ材料からなる共通電極２４がスパッタ法や真空蒸着法により形成される［図９（ｂ）参照］。
【００６２】
ステップＳ１３では、共通電極２４の上面に、スピンコート法やシルク印刷法等を用いて配向膜２２Ｂが形成される［図９（ｃ）参照］。
この配向膜２２Ｂは、配向膜２２Ａと同じ材質のものが用いられる。
以上が、いわゆるアレイ工程である。
【００６３】
そして、ステップＳ１４において、上述したように薄膜が形成された硬質ガラス基板２と硬質ガラス基板２６とが、スペーサー２７を挟んで近接して配置される［図１０参照］。
これはいわゆるセル工程である。
なお、スペーサー２７には、球状のポリマビーズを用いることができる。
この状態から、画素電極２１と共通電極２４との間に液晶を注入し、液晶層２３を形成する。
そして、図２に示したような液晶ディスプレイの液晶画面の作製が終了する。
【００６４】
以上、本発明を説明してきたが、本発明は上述した一実施形態にのみ限定されるものではなく、その本質を逸脱しない範囲で、他の種々の変形が可能であることはいうまでもない。
例えば、上述した一実施形態では、ロール４に巻き取られたフィルム１がロール３に巻き戻されるグラビア印刷装置の例について説明したが、他の印刷手法も可能である。
【００６５】
また、本発明においては、各電極、絶縁層、配向膜、をグラビア印刷により薄膜形成することで、前述したような種々の利点があり、その意味で、このような各電極、絶縁層、配向膜の相接するもの中から選ばれた複数のものに限り薄膜形成するようにすることも当然可能である。
また、上述した一実施形態では、プラズマＣＶＤ法によりＩＴＯ膜による画素電極２１を形成した例について説明したが、コンタクトホール２０ａの穴径を広げ、グラビア印刷により画素電極を形成するようにしても良い。
【００６６】
更に、上述した一実施形態では、共通電極２４をスパッタ法や真空蒸着法により形成したが、フィルム１にカラーフィルター層２５を形成してから、その上に共通電極２４をグラビア印刷により形成してもよい。
また、配向膜２２Ａや配向膜２２Ｂをスピンコート法やシルク印刷法等により形成する例で示したが、配向膜２２Ａは画素電極２１の上にグラビア印刷により形成してもよく、また配向膜２２Ｂを共通電極２４の上にグラビア印刷により形成してもよい。
【産業上の利用可能性】
【００６７】
本発明は、薄膜形成にオフセット印刷法を用いた液晶ディスプレイの製造方法に関するものであるが、その原理を逸脱しない限り、液晶ディスプレイの製造方法以外の薄膜形成技術に対しても適用が可能であり、十分効果が期待できる。
【図面の簡単な説明】
【００６８】
【図１】図１は、本発明の一実施形態に係る液晶ディスプレイの製造方法に用いる製造装置を示す説明図である。（ａ）はグラビア印刷装置を示しており、（ｂ）はフィルムを硬質ガラス基板に押圧する装置を示している。
【図２】図２は、図１の製造装置を用いて製造された液晶ディスプレイの構造を示す説明図である。
【図３】図３は、図２の液晶ディスプレイの製造工程を示す流れ図である。
【図４】図４は、フィルムにインキが転写される工程を示す説明図であり、（ａ）は層間絶縁層が形成された状態を示しており、（ｂ）はソース／ドレイン電極が形成された状態を示しており、（ｃ）はＳｉ膜が形成された状態を示している。
【図５】図５は、フィルムにインキが転写される工程を示す説明図であり、（ａ）はＳｉ膜がアニーリングされている状態を示しており、（ｂ）はＳｉ膜が形成された状態を示している。
【図６】図６は、フィルムにインキが転写される工程を示す説明図であり、（ａ）はゲート絶縁層が形成された状態を示しており、（ｂ）はゲート電極が形成された状態を示している。
【図７】図７は、フィルムに積層された膜を基板に転写した状態を示す説明図であり、（ａ）は基板に転写した直後の状態を示しており、（ｂ）は層間絶縁層にコンタクトホールが形成された状態を示している。
【図８】図８は、基板上に画素電極が形成された状態を示す説明図であり、（ａ）は層間絶縁層に透明電極膜が形成された状態を示しており、（ｂ）はエッチングにより画素毎の電極とされた状態を示しており、（ｃ）は配向膜が形成された状態を示している。
【図９】図９は、もう一方の基板上にカラーフィルター層が形成された状態を示しており、（ａ）は基板上にカラーフィルター層が載置された状態を示しており、（ｂ）は共通電極が形成された状態を示しており、（ｃ）は配向膜が形成された状態を示している。
【図１０】図１０は、２枚の基板の間にスペーサーが挟持された状態を示す説明図である。
【図１１】図１１は、ａ−Ｓｉを積層した従来のアクティブマトリックス基板の製造工程を示す流れ図である。
【図１２】図１２は、図１１の製造工程により製造された薄膜トランジスタの構造を示す説明図である。
【図１３】図１３は、ｐ−Ｓｉを積層した従来のアクティブマトリックス基板の製造工程を示す流れ図である。
【図１４】図１４は、図１３の製造工程における各工程毎の断面図である。（ａ）は基板上に下地層が形成された状態を示しており、（ｂ）は半導体層が形成された状態を示しており、（ｃ）は半導体層がアニーリングされた状態を示しており、（ｄ）は半導体層がエッチングされた状態を示しており、（ｅ）はＳｉＯ２膜及びゲート電極が形成された状態を示している。
【図１５】図１５は、図１３の製造工程における各工程毎の断面図である。（ａ）は半導体層にイオンがドーピングされている状態を示しており、（ｂ）はＳｉＯ２膜が形成された状態を示しており、（ｃ）はデータ線が形成された状態を示しており、（ｄ）は透明電極が形成された状態を示している。
【符号の説明】
【００６９】
１  フィルム
２  硬質ガラス基板
３，４  ロール
５  テンションローラ
６  静止ローラ
７  グラビアローラ
７ａ  溝
８  ファニッシャーローラ
９  インキ容器
１０  ドクターナイフ
１１  プレスローラ
１２  静止ローラ
１３  乾燥機
１４  コンベアローラ
１５  プレスローラ
１６  ゲート電極
１７  ゲート絶縁層
１８  半導体層
１８ａ，１８ｂ  Ｓｉ膜
１９  ソース／ドレイン電極
２０  層間絶縁層
２０ａ  コンタクトホール
２１  画素電極
２２Ａ，２２Ｂ  配向膜
２３  液晶層
２４  共通電極
２５  カラーフィルター層
２６  硬質ガラス基板
２７  スペーサー
１００  硬質ガラス基板
１０１  ゲート電極
１０２  ゲート絶縁層
１０３  半導体層
１０３ａ  ａ−Ｓｉ膜
１０３ｂ  Ｓｉ膜
１０４  ソース／ドレイン電極
１０５  層間絶縁層
１０５ａ  コンタクトホール
１０６  画素電極
１０７  石英ガラス基板
１０８  下地層
１０９  半導体層
１１０  ＳｉＯ２膜
１１１  ゲート電極
１１２  ＳｉＯ２膜
１１２ａ  コンタクトホール
１１３  データ線
１１４  透明電極
【図１】
0004652718.tif 000002
【図２】
0004652718.tif 000003
【図３】
0004652718.tif 000004
【図４】
0004652718.tif 000005
【図５】
0004652718.tif 000006
【図６】
0004652718.tif 000007
【図７】
0004652718.tif 000008
【図８】
0004652718.tif 000009
【図９】
0004652718.tif 000010
【図１０】
0004652718.tif 000011
【図１１】
0004652718.tif 000012
【図１２】
0004652718.tif 000013
【図１３】
0004652718.tif 000014
【図１４】
0004652718.tif 000015
【図１５】
0004652718.tif 000016