(57)【特許請求の範囲】
【請求項１】
光電変換部と、増幅部の入力部と、該光電変換部から該入力部に電荷を転送するための転送スイッチと、該入力部にリセット電圧を印加する為のリセットスイッチとを備えた画素が、２次元状に複数配され、
前記リセットスイッチをオンにし、そのオン期間と少なくとも一部同じ期間を有するように前記転送スイッチをオンし、全画素の前記光電変換部の一括リセットを行なった後に、前記光電変換部への光電荷の蓄積を行い、
蓄積期間終了後に、リセット後の前記入力部からノイズ成分を前記増幅部から画素外部へ読み出し、その後に前記転送スイッチをオンして、各画素の前記光電変換部に蓄積した該光電荷に基づく信号を前記増幅部から画素外部へ読み出した後、前記リセットスイッチをオンにし、そのオン期間と少なくとも一部同じ期間を有するように前記転送スイッチをオンし、各画素の前記光電変換部をリセットすることを、行毎に行うことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラ、ビデオカメラ、イメージスキャナー或いはＡＦセンサ等の画像入力装置に用いられる固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置の代表例は、ＣＣＤイメージセンサと、非ＣＣＤイメージセンサであり、前者はホトダイオードからなる光電変換部とＣＣＤシフトレジスタを有しており、後者はホトダイオード又はホトトランジスタからなる光電変換部とＭＯＳトランジスタからなる走査回路を有している。
【０００３】
非ＣＣＤイメージセンサのうちには、ホトダイオードおよびＭＯＳトランジスタからなるＡＰＳ（Active Pixel Sensor）と呼ばれるものがある。
【０００４】
ＡＰＳは、１画素毎にホトダイオード、ＭＯＳスイッチ、ホトダイオードからの信号を増幅するための増幅回路などを含み、「ＸＹアドレッシング」や、「センサと信号処理回路の１チップ化」などが可能といった多くのメリットを有している。その一方で１画素内の素子数が多いことから、光学系の大きさを決定するチップサイズの縮小化が比較的困難であるため、いまだ固体撮像装置の市場の大部分をＣＣＤイメージセンサが占めている。
【０００５】
しかし、近年、ＭＯＳトランジスタの微細化技術の向上と「センサと信号処理回路の１チップ化」や「低消費電力化」などの要求の高まりから、ＡＰＳがＣＭＯＳセンサ等とも呼ばれ、注目を集めている。
【０００６】
図２３は従来のＡＰＳの画素部の構造とその動作を説明する為の模式図である。
【０００７】
図２３において、光電変換部ＰＤは、ＣＣＤ等で用いられているものと同じ埋め込み型のホトダイオードである。埋め込み型のホトダイオードは、表面に不純物濃度が高いｐ+ 層を設けることで、ＳｉＯ2 面で発生する暗電流を抑制し、また、蓄積部のｎ層と表面のｐ+ 層との間に生じる接合容量によりホトダイオードの飽和電荷量を増やすことができる。
【０００８】
動作は以下のとおりである。ゲートＲＳＴにオンパルスを入力して拡散領域ＦＤを基準電圧にリセットする。その後ゲートＲＳＴにオフパルスを入力し、拡散領域を浮遊状態として蓄積を開始する。所定時間経過後、ゲートＴＸにオンパルスを入力し、光電変換部ＰＤで蓄積した光信号電荷をＭＯＳトランジスタからなる転送部ＴＸを介し増幅部の入力端子である浮遊拡散領域ＦＤに読み出す。この浮遊拡散領域ＦＤの容量ＣFDにより信号電荷Ｑsig をＱsig ／ＣFDに電圧変換し、浮遊拡散領域ＦＤを入力端子とするソースフォロワ回路を通して信号を読み出す。
【０００９】
埋め込み型のホトダイオードに逆バイアス電圧を印加すると、そのバイアス電圧に応じて表面のｐ+ 層との間のＰＮ接合及び基板のＰ型ウエルＰＷＬとの間のＰＮ接合からそれぞれ空乏層がｎ層内に上下に延びる。この時、ホトダイオードのｎ層内の電子数は、両空乏層に挟まれた中性領域の電子数にほぼ等しく、空乏層幅に比例して減少する。逆バイアス電圧が０Voltの時の前述の中性領域の電子数が飽和電荷量Ｑsatに相当する。逆バイアスにより、両空乏層が延び、両空乏層が接触し合うと、ホトダイオード内は完全に空乏化して、中性領域はなくなる。
【００１０】
この時の逆バイアス電圧を以下、空乏化電圧Ｖdpと称する。
【００１１】
より大きな逆バイアス電圧を印加するとホトダイオードのｎ層内の電子濃度は、逆バイアスに対し指数関数的に減少する。
【００１２】
上記ＡＰＳにおいて、読み出した際に、ホトダイオードのｎ層内が、空乏化すれば、光によって発生した電荷は、ほぼ完全に浮遊拡散領域ＦＤに転送されて、ホトダイオード内の電子のリセットが達成される。以下、この様にホトダイオードの電荷が完全に転送される転送方式を空乏転送と称する。
【００１３】
図２４では、ホトダイオードの飽和電荷量に対する、飽和電荷を読み出した際の浮遊拡散領域ＦＤの電圧値をＸ，Ｙとして示すとともに、飽和電荷量に対する空乏化電圧をＺとして示す。
【００１４】
浮遊拡散領域ＦＤの電圧値ＶFDsat は以下の式で与えられる。
【００１５】
ＶFDsat ＝Ｖres−Ｑsat／ＣFD
Ｖresは浮遊拡散領域のリセット電圧、Ｑsatはホトダイオードの飽和電荷量、ＣFDは浮遊拡散領域の容量である。
【００１６】
一般的にホトダイオードの飽和電荷は、所望の感度を達成するに必要なある値以上でなければならない。その値が例えば図２４中のＡであるとする。また、前述の空乏転送を達成するためには、
ＶFDsat ＞Ｖdp
を達成することが求められる。ここでＶdpはホトダイオードの空乏化電圧である。その値が図２４中のＢである。ＶFDsat ＜Ｖdpの場合、ホトダイオードの逆バイアス電圧が浮遊拡散領域の電圧となり、ホトダイオード内には中性領域が存在し、前述の両空乏層に因る容量と、浮遊拡散領域の容量との容量分割で信号電圧が読み出されることになる。それとともに読み出し後でも、ホトダイオード内には、飽和電荷量Ｑsatに近い量の電子が存在することになり、残像およびノイズの原因になる。
【００１７】
以上のとおり、従来のＡＰＳではホトダイオードの飽和電荷量Ｑsatが、Ａ＜Ｑsat＜Ｂを満足する、即ち区間Ｃにあるように設計されていた。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、飽和電荷量Ｑsatもしくは空乏化電圧Ｖdpは、製造工程のバラツキの影響を受けやすい。例えば、ホトダイオードのｎ層を形成する際のイオン打込みのドーズ量が１０％変動すると、空乏化電圧は０．４Voltも変動してしまう。この結果、製造歩留まりが低くなってしまう。
【００１９】
本発明の目的は、光電変換部に残る残留電荷を減らし、良好に光電変換を行い得る固体撮像装置とそのリセット方法を提供することにある。
【００２０】
本発明の別の目的は、所望のリセット動作を行い得る固体撮像装置の製造時のプロセス許容度を拡げることにある。
【課題を解決するための手段】
【００２１】
本発明の固体撮像装置は、光電変換部と、増幅部の入力部と、該光電変換部から該入力部に電荷を転送するための転送スイッチと、該入力部にリセット電圧を印加する為のリセットスイッチとを備えた画素が、２次元状に複数配され、
前記リセットスイッチをオンにし、そのオン期間と少なくとも一部同じ期間を有するように前記転送スイッチをオンし、全画素の前記光電変換部の一括リセットを行なった後に、前記光電変換部への光電荷の蓄積を行い、
蓄積期間終了後に、リセット後の前記入力部からノイズ成分を前記増幅部から画素外部へ読み出し、その後に前記転送スイッチをオンして、各画素の前記光電変換部に蓄積した該光電荷に基づく信号を前記増幅部から画素外部へ読み出した後、前記リセットスイッチをオンにし、そのオン期間と少なくとも一部同じ期間を有するように前記転送スイッチをオンし、各画素の前記光電変換部をリセットすることを、行毎に行うことを特徴とする。
【発明の効果】
【００２２】
本発明によれば、光電変換部を空乏化させるリセット動作を蓄積前に行い、固体撮像装置の製造バラツキの許容範囲を広げ、歩留まりの向上を果たすことができる。
【発明を実施するための最良の形態】
【００２３】
（実施形態１）
図１は本発明の一実施の形態による固体撮像装置の一画素の回路図であり、図２はその動作タイミングを示すタイミングチャートである。本形態は、後述する各実施形態にも共通に適用される基本的な構成を含む。
【００２４】
光電変換部ＰＤは、ＰＮ接合又はＰＩＮ接合を有するホトダイオード等からなり、その一方の端子は逆バイアスを与えるための基準電位に保持され、他方の端子は転送スイッチＱ１に接続されている。図１はカソードが転送スイッチＱ１に接続され電子が転送される構成を示している。
【００２５】
Ｑ２はリセットスイッチであり、一方の端子はリセット用の電圧を与えるための基準電圧源ＶDDに接続されている。
【００２６】
Ｑ３は入力端子としてのゲートに入力された信号に応じて増幅された信号を出力する為の増幅部となるトランジスタである。
【００２７】
Ｑ４は信号を読み出すべき画素を選択するための選択スイッチである。
【００２８】
各スイッチのゲートには、制御回路ＳＣＣから発生された図２に示すようなパルス信号が入力される。
【００２９】
図３は、図１に示した回路の一部が作り込まれた半導体チップの断面を模式的に示した図であり、図４はその各領域のポテンシャルプロファイルを示す模式図である。ＴＸは転送スイッチのゲート下を、ＲＳＴはリセットスイッチのゲート下のポテンシャルエネルギーを示している。
【００３０】
光電変換部ＰＤにおけるｎ型半導体層は転送スイッチＱ１を構成するＭＯＳトランジスタの一方の主電極と共通化されており、転送スイッチＱ１の他方の主電極は、増幅部の入力端子となっている浮遊拡散領域ＦＤを兼ねている。リセットスイッチＱ２は、浮遊拡散領域ＦＤとリセット用の基準電圧が印加される半導体領域ＶＤＤとを一対の主電極とするＭＯＳトランジスタからなる。
【００３１】
浮遊拡散領域ＦＤは、トランジスタＱ３のゲートに接続されているが、Ｑ３，Ｑ４の図示は、図３では省略されている。
【００３２】
この装置の動作は、図２、図４に示すとおり、まず、φRST のようにリセットスイッチＱ２のゲートにハイレベルのパルスを入力して、拡散領域ＦＤを基準電圧にリセットする。この時のポテンシャルプロファイルは図４のＰ１である。
【００３３】
次にφTXのように転送スイッチＱ１のゲートにハイレベルのパルスを入力して、光電変換部ＰＤをリセットする。この時、リセットスイッチＱ２はオンしたままであるので、ポテンシャルプロファイルはＰ２のようになり、電荷を拡散領域ＦＤに転送する。
【００３４】
そして、転送スイッチＱ１をオフして、光電変換部ＰＤと拡散領域ＦＤを分離する。光電変換部ＰＤに残留していた電荷は全て拡散領域ＦＤに転送されているので光電変換部ＰＤのｎ層は完全に空乏化する。
【００３５】
この転送スイッチＱ１のオフによって、光電変換部ＰＤへの光電荷の蓄積が始まる。
【００３６】
続いて、リセットスイッチＱ２をオフする。この時のポテンシャルプロファイルはＰ３のようになる。
【００３７】
一定時間電荷の蓄積を行った後、転送スイッチＱ１を再びオンして、光電変換部に蓄積された電荷を浮遊拡散領域ＦＤに転送する。この時のポテンシャルプロファイルはＰ４のようになる。そして、転送スイッチＱ１をオフした後、選択スイッチＱ４のゲートに選択パルスφT を入力してトランジスタＱ３により増幅された信号を読み出す。
【００３８】
転送スイッチＱ１をオフした時のポテンシャルプロファイルをＰ５に示す。光電変換部ＰＤに残留した電荷ＲＣは、上述したリセット動作を再び行うことで、除去される。
【００３９】
本実施の形態では、リセット用の基準電圧ＶDDとして空乏化電圧以上の逆バイアス電圧設定し、これをリセットスイッチを介して拡散領域ＦＤに供給した状態で、転送スイッチＱ１をオンする。
【００４０】
こうして、ホトダイオードに空乏化電圧以上の逆バイアスが印加され、ホトダイオード内の残存電荷を充分に小さくすることができる。
【００４１】
ホトダイオードの飽和電荷量Ｑsatが図５中のＢとＦの間の値を取った場合、従来の技術では、ホトダイオードに飽和電荷量相当の電荷が蓄積した状態で転送スイッチをオンすると、ＶFDsat＜Ｖdpのため、ホトダイオード内には、多くの電荷が存在している。この状態で転送スイッチＱ１をオフして、次の蓄積に入り、再び信号電荷を読み出すと、前回読み出しきれなかった電荷が混ざってしまうことになる。
【００４２】
本発明においては、次の蓄積に入る前に、拡散領域ＦＤを、空乏化電圧Ｖdp以上の逆バイアスがホトダイオードに印加できるに充分な電位に固定した状態とし、転送スイッチをオンすることで、ホトダイオード内に残った電荷を排出し、ホトダイオード内をリセットする。
【００４３】
この結果、信号転送の際にホトダイオードの電荷を空乏転送しなくてもよくなり、
ＶFDsat ＝Ｖres−Ｑsat／ＣFD＜Ｖdp
の条件であっても、従来生じていたような残像は生じない。したがって、ホトダイオードの飽和電荷量Ｑsatは、Ａ＜Ｑsat＜Ｆを満たせばよいことになる。故に、ホトダイオードの設計又は製造時バラツキの許容量が拡大し、製造歩留まりが向上する。
【００４４】
因みに、ＶFDsat ＞Ｖdpとなる飽和電荷量Ｑsatのマージンを拡げる方法として、リセット電圧Ｖresを大きくすることも考えられる。
【００４５】
即ち、浮遊拡散領域のリセット電圧Ｖresの電圧をＶres1からＶres2に上げ、図５中実線Ｘから一点鎖線Ｙの様にすることで、飽和電荷量Ｑsatのマージンを区間ＡＥまで広げることができる。しかし、この場合、電源電圧を少なくとも５Voltより高く上げる必要がある。これは消費電力の上昇を招いたりセンサチップ用に別の電源を用意する必要が生じるなど、その他のチップ性能を落とす原因となる。
【００４６】
本発明では、以下に述べる実施形態を含めて、半導体領域の導電型、電位、電荷の極性、ポテンシャルエネルギーを全て逆にした形態であってもよいことは勿論である。
（実施形態２）
以下、本発明の別の実施の形態について、図６、図７及び図８を用いて更に説明する。
【００４７】
図６は本発明の固体撮像装置の別の実施形態を示す模式的断面図である。図７は図６の固体撮像装置のポテンシャル図である。また図８は図６の固体撮像装置の動作を示す駆動タイミング図である。図６の固体撮像装置の基本回路構成は図１に示したものと同じである。
【００４８】
図６において、光電変換部となるホトダイオードは埋め込み型のホトダイオードであり、基板表面に形成されたＰ型ウエル１０１、Ｎ型領域１０５、表面のｐ領域１０４から構成される。既に説明したように、埋め込み型のホトダイオードは、表面に不純物濃度の高いｐ層を設けることで、ＳｉＯ2 からなる酸化膜１０６界面で発生する暗電流を抑制する。
【００４９】
また、蓄積部のｎ層と表面のｐ層との間にも接合容量を形成することができ、ホトダイオードの飽和電荷量を増やすことができる。また、１０２は転送スイッチＱ１のゲート電極、１０３は浮遊拡散領域ＦＤとなるＮ型半導体領域、１０７はリセットスイッチＱ２のゲート電極である。
【００５０】
図７において、ＰＤはホトダイオード部、ＴＸは転送スイッチのゲートの下部、ＦＤは浮遊拡散領域、ＲＳＴはリセットスイッチ部のゲートの下部におけるポテンシャルプロファイルを模式的に示しており、図６に対応している。
【００５１】
以下、この固体撮像装置の動作について説明する。
【００５２】
図８に示すように、ホトダイオード及び浮遊拡散領域１０３のリセットを行った後に、図１と同じような読み出し回路により出力端子Ｖoutからノイズ読み出しを行う。
【００５３】
次に、図８に示すように、転送スイッチＱ１のゲート１０２にハイレベルの信号（転送信号φTX）を印加して転送スイッチＱ１をオンして、ホトダイオードで蓄積した光信号電荷を転送スイッチを介して、浮遊拡散領域１０３（ＦＤ）に読み出す。この時のポテンシャル図が図７のＰＰ１である。
【００５４】
次に、図８に示すように、転送スイッチＱ１のゲート１０２にローレベルの信号を印加して、転送スイッチＱ１をオフし、読み出し信号をソースフォロワ回路に印加して、センサ信号読み出しを行う。なお、センサ信号は浮遊拡散領域ＦＤの容量ＣFDにより信号電荷ＱsigをＱsig ／ＣFDに電圧変換して読み出される。この時のポテンシャル図が図７のＰＰ２である。
【００５５】
次に、図８に示すように、リセットスイッチＱ２にハイレベルの信号（リセット信号φRST ）を印加してリセットスイッチＱ２をオンして浮遊拡散領域１０３をリセットし、更に転送スイッチＱ１をオンして、ホトダイオードのリセットも行う。この時のポテンシャル図が図７のＰＰ３である。ホトダイオードＰＤのポテンシャルエネルギーより拡散領域ＦＤのポテンシャルエネルギーが低いので残留電荷は全て除かれる。
【００５６】
次に、転送スイッチＱ１をオフした後に、リセットスイッチＱ２もオフして、リセットが終了する。リセット終了後のポテンシャル図が図７のＰＰ４である。
【００５７】
以上の通り、浮遊拡散領域を空乏化電圧以上の逆バイアスが印加できる電圧に固定した状態にし、転送スイッチを開く動作を行うことで、オーバーフロードレイン素子やホトダイオードのリセット素子を別途設けることなく、ホトダイオードを空乏化させるリセット動作を蓄積前に行うことで、ホトダイオードの製造バラツキの許容範囲を広げ、歩留まりの向上を果たすことができる。
（実施形態３）
図９は、本実施例による固体撮像装置の一画素部分の等価回路図である。図９中のホトダイオードＰＤは、前述したような埋め込み型のホトダイオードであり、Ｑ１はホトダイオードから浮遊拡散領域ＦＤへ光電荷を転送する転送スイッチとなるＭＯＳトランジスタ、Ｑ２は浮遊拡散領域ＦＤをリセットするためのリセットスイッチであるＭＯＳトランジスタ、Ｑ３は浮遊拡散領域ＦＤの電圧を出力するためのソースフォロワの入力ＭＯＳトランジスタであり、Ｑ４は画素を選択するための選択スイッチであるＭＯＳトランジスタである。ソースフォロワの入力ＭＯＳトランジスタＱ３は増幅部となり、浮遊拡散領域ＦＤはこの増幅部の入力端子となっている。
【００５８】
図１０は図９に示した画素ＰＸを２×２個行列に配した固体撮像装置の回路図である。
【００５９】
一行目の画素ＰＸ１、ＰＸ２においては、選択信号線５０６が共通化されてパルス信号φT1が入力されるようになっている。同様に２行目の画素ＰＸ３、ＰＸ４においても、選択信号線５０６が共通化され制御回路ＳＣＣよりパルス信号φT2が入力されるようになっている。
【００６０】
一列目の画素ＰＸ１、ＰＸ３においては信号出力線５０４が共通化されて、負荷アレイ５１１及びメモリ５１２に接続されている。同様に２列目の画素ＰＸ２、ＰＸ４においても信号出力線５０４が共通化されて、負荷アレイ５１１及びメモリ５１２に接続されている。メモリ５１２はノイズ成分蓄積用の容量と信号成分蓄積用の容量とを有しており、サンプリングパルスの入力によりそれらの容量へ出力信号を蓄積する。
【００６１】
リセット線５０２、転送制御線５０６には、全画素同時に、或いは一行毎に順次、対応するトランジスタをオンする為のパルス信号が入力できるように、各パルス信号を発生する制御回路ＳＣＣに接続されている。
【００６２】
又、メモリ５１２に読み出された信号はシフトレジスタのような走査回路５１３により走査されて出力端子ＳＧより出力される。
【００６３】
ある１つの画素の読み出しの際に用いられる駆動パルスを図１１の駆動タイミング図に示す。
【００６４】
蓄積動作を開始する前に、リセットスイッチＱ２をＯＮした状態で、Ｔ１に示すように転送制御線５０６にパルスφTXを入力して転送スイッチＱ１をＯＮし、ホトダイオード内をリセットして、空乏化させる。
【００６５】
例えば、電源ライン５０１の電圧ＶDDを５Voltとし、リセットスイッチＱ２をＯＮした状態では、浮遊拡散領域の電圧が、約３．５Voltになるようにする。この時のホトダイオードの空乏化電圧Ｖdpは約２．５Voltであるため、ホトダイオードのリセット動作により、ホトダイオード内が空乏化する。ホトダイオードの空乏化は残像実験により確認できる。
【００６６】
その後、１／３０秒間の蓄積を行う。本実施例においては、蓄積期間中の主要期間は、リセットスイッチＱ２はＯＮ状態を保持する。その後読み出しを行うため、Ｔ３のように、リセットスイッチＱ２をＯＦＦし、拡散領域ＦＤをフローティング状態とする。ついでＴ４のように読み出しのための選択スイッチＱ４をＯＮする。入力ＭＯＳトランジスタＱ３と信号出力線５０４に接続した負荷５１１からなるソースフォロワにより、浮遊拡散領域の電圧に応じた電圧が信号出力線５０４に出力される。この出力をメモリ５１２にサンプリングする。
【００６７】
この例では読み出し期間ＴR において、転送スイッチＱ１をオフにした状態で、リセットスイッチＱ２をオンからオフに変えてから、選択スイッチＱ４をオンすることにより、画素のノイズ成分を読み出すことができる。そのために、サンプリングパルスＴ５によって、メモリ５１２のノイズ蓄積容量にノイズ成分を蓄積する。
【００６８】
そして、読み出し期間ＴR に転送スイッチＱ１をパルスＴ６によりオンした後、サンプリングパルスＴ７を入力することで、メモリ５１２の信号蓄積容量に信号成分を蓄積する。
【００６９】
こうして、得られたノイズ成分と信号成分は差動増幅器のような減算器によって、それらの差分出力を得れば、ノイズが低減された出力信号を得ることができる。
【００７０】
信号成分のサンプリング時には、拡散領域ＦＤは浮遊状態であるため、拡散領域ＦＤの電圧ＶFDは、ＶFD＝Ｖres−Ｑ／ＣFD（ここでＱは転送された電荷量を示す）、即ち、リセット電圧ＶresからＱ／ＣFDだけ下がった電圧になる。この電圧に応じた信号が信号出力線５０４に出力されるので、この信号をサンプリングする。
【００７１】
次に蓄積に入る前に、リセットスイッチＱ２をＯＮし、転送スイッチＱ１を開いて、ホトダイオードの中を空乏化させる。
【００７２】
本実施例において、上述した動作を行い得られた信号から光電変換特性を評価したところ良好な線型性を確認した。また、出力が飽和状態になった時には、浮遊拡散領域の電圧は１．５Voltまで低下した。
【００７３】
比較例として、転送スイッチＱ１へのパルスφTXを常にローレベルとして残像特性を評価したところ、２０〜３０％の残像が確認された。
【００７４】
結果を以下の表にまとめる。
【００７５】
【表１】
0004672976.tif 000002
（実施形態４）
次に、図１０に示したような固体撮像装置の読み出し動作タイミングの他の例について述べる。リセット動作は前述したとおりである。
【００７６】
図１０は２×２画素の行列を示しているが、図１２は３行以上の行列のうち任意の３行についての動作タイミングを示している。
【００７７】
期間７ａ，７ｂ，７ｃはそれぞれ図１１における読み出し期間ＴR に相当する。一方、期間７Ａ，７Ｂ，７Ｃはそれぞれメモリ５１２に蓄積された各行の信号を走査回路５１３によって順次時列的に端子ＳＧより出力する水平走査期間を示す。詳しくは、読み出し期間７ａにおいて、第ｎ−１行の画素から読み出しを行い、１行分のラインメモリ５１２にノイズ成分と光信号成分とを書き込む。次に水平走査期間７Ａにラインメモリ５１２に書き込まれた信号を順次時系列的に読み出す。少なくとも、この水平走査期間７Ａの間、全てのホトダイオードは蓄積を行っている。ついで、読み出し期間７ｂに、第ｎ行の画素から読み出しを行い、水平走査期間７Ｂにラインメモリ５１２から信号を読み出した。以上のような、読み出し動作とラインメモリからの読み出し動作を行単位で行うローリングシャッタモードで各行の画素からの信号を読み出した。この結果、残像のない、良好な動画画像が得られる。
（実施形態５）
図１３は本発明による固体撮像装置１を用いた画像入力装置を示す模式図である。レンズのような光学系３にメカニカルシャッタ２を設け、固体撮像装置１の露光時間（蓄積時間）をこのシャッタ２により制御するものである。リセット動作は前述したとおりである。
【００７８】
この画像入力装置の動作は以下のとおりである。
【００７９】
図１４において、シャッタ開放期間中の初期において、リセット期間８ｓでホトダイオードのリセット動作を行い、その以前に蓄積されていた信号をすべて、除去する。その後蓄積を開始し、一定時間経過後にシャッタを閉じる。読み出し期間８ａにおいてｎ−１行目の画素の信号をラインメモリ等に読み出し、水平走査期間８Ａにおいて、前記ラインメモリ５１２に保持されている信号を走査回路５１３を用い順次読み出す。次に読み出し期間８ｂにｎ行目の画素の信号をラインメモリ５１２に読み出し、水平走査期間８Ｂに前記ラインメモリに保持されている信号を走査回路５１３を用い順次読み出した。以降、各行の画素から同様な動作で信号を読み出した。この方法は全ての画素の蓄積時間が同刻同時間である為、静止画撮像に好適である。
（実施形態６）
図１５は、行列に配された画素を有するセンサ部と、センサ部からの信号をＡ／Ｄコンバータに送るバスラインと、Ａ／Ｄ変換された全画素からの信号を保持するメモリ部とを有する固体撮像装置を示す。
【００８０】
図１６は図１５に示した固体撮像装置の動作タイミングを示している。リセット動作は前述したとおりである。
【００８１】
リセット期間９Ｓにおいて、全ての画素のリセットを行う。
【００８２】
所定の蓄積時間が経過した後、メカニカルシャッタ２を閉じて光情報の蓄積を終了する。
【００８３】
読み出し期間９ａにおいて、ｎ−１行目の画素からの信号をバスラインを介してＡ／Ｄコンバータに入力し、アナログ信号をデジタル信号に変換した後、デジタル信号をメモリ部の所定のアドレスに書き込む。
【００８４】
次に読み出し期間９ｂにおいて、ｎ行目の画素から信号を読み出し、Ａ／Ｄ変換して、メモリ部の別のアドレスにｎ行目の画素信号を書き込む。
【００８５】
そして、読み出し期間９ｃにおいて、ｎ−１行目の画素信号を読み出し、メモリ部の更に別のアドレスに書き込む。
【００８６】
こうしてホトダイオードの一括リセットを行った後に蓄積を行い、各行の信号の読み出し、各行の画素からの信号をバスラインを通してＡ／Ｄコンバータに入力し、このＡ／Ｄコンバータを介してデジタル化した画像信号を各画素毎に用意されたメモリセルへ書き込むことにより、動画、静止画の両方の撮像に良好に対応できる。特に、動画においては、蓄積期間中に画像処理ＩＣにより、前フレームの画像の処理を行うことが可能となる。
（実施形態７）
図１７は本発明による固体撮像の別の例を示している。
【００８７】
センサ部は４つのブロックに分割されており、各ブロックにはそれぞれ個別に動作し得る水平及び垂直走査選択回路が設けられている。
【００８８】
各走査選択回路は走査制御ＩＣによりそれぞれ独立したタイミングで行及び列を選択できるようになっている。
【００８９】
読み出された画素信号はＡ／Ｄ変換されてメモリ部に書き込まれる。
【００９０】
本例では、前フレームの画像信号を基に、次のフレームの蓄積時間を行毎に決定することができる。
【００９１】
例えば、図１８のように第１フレームでは、リセット期間１０Ｓにおいてホトダイオードのリセットを行い、蓄積を開始する。その後は、読み出し期間１０ａ〜１０ｃにおいて順次行毎に信号を読み出しメモリ部に書き込む。
【００９２】
メモリ部に蓄積された画像信号のうち、飽和信号とみなせる信号が存在する場合には、次のフレームにおいてリセット期間の発生タイミングを変えることにより蓄積時間を変えることができる。
【００９３】
例えば、ｎ行目とｎ＋１行目の画素に強い光が入射し、ｎ行目の画素と、ｎ＋１行目の画素からの信号が飽和している場合には、図１９に示すように走査制御ＩＣの判定結果に基づき、ｎ行目とｎ＋１行目のリセット期間９Ｓn，９Ｓn+1を遅らせて、蓄積時間をｎ−１行目よりも短くする。
【００９４】
本実施例においては、走査制御ＩＣにより、蓄積時間を制御することで、図２０のＣ１に示すような、光量−センサ出力の関係を得られる。具体的には、本発明のホトダイオードのリセット動作をｎ−１行目のリセット動作よりも遅らせ、ｎ行目とｎ＋１行目の蓄積時間をｎ−１行目の半分程度とする。この結果、全行のリセット期間が同時に発生する場合、図２０のＣ２のように本来飽和出力が出るべきところが、蓄積時間を短くしたため、倍以上の光量が入射した場合でも、図２０のＣ１のような階調をもった出力を得ることができる。
（実施形態８）
本発明の固体撮像装置においては、転送ゲートに印加される電圧を所定の値に定めることにより、蓄積時間中、ホトダイオードに蓄積された電荷の一部をリセット電位に保持された拡散領域ＦＤに流し出すことにより、ブルーミングを防止するものである。
【００９５】
例えば、これは図２のφTXにおけるローレベルのパルス電圧をｐ型ウエル１２０１の電圧より若干高くすることにより、転送ゲート部ＴＸのポテンシャル障壁を若干下げて余剰電荷を拡散領域ＦＤに流し出す。
【００９６】
より具体的には図２や図１１における転送スイッチのＭＯＳトランジスタＱ１のＬＯＷレベルは、グランドレベルであったのに対し、本実施例においては、ＬＯＷレベルをグランドレベルから０．３Volt高める。この結果、ホトダイオードおよび転送スイッチのポテンシャル図は図２２のＳ１のようになる。なお、図２２のＳ２は、ＬＯＷレベルをＧＮＤレベル（０Volt）としたときのポテンシャル図である。
【００９７】
本実施例のように、転送スイッチのＭＯＳトランジスタＱ１のＬＯＷレベルを高くすることで、最もポテンシャルの低い部分が転送スイッチのチャネル部ＴＸになり、転送スイッチが横形オーバーフロードレインとして機能する。すなわち、蓄積期間中に拡散領域を固定電圧に設定し、転送スイッチのゲート電圧を制御し、転送スイッチを半開きにすることで、転送スイッチを横形オーバーフロードレインとして機能させる。この結果、クロストークが制御される。
【００９８】
以上説明したように、本発明の各実施例によれば、次の蓄積に入る前に、浮遊拡散領域を空乏化電圧以上の逆バイアスが印加できる電圧に固定した状態にし、転送スイッチを開くことができるので、光電変換部内に残った電荷を排出し、光電変換部内をリセットすることで、以下のような効果を得ることができる。
（１）製造ばらつきにより、ホトダイオードの取り扱い電荷のばらつきに起因する、転送残りを除去することができる。
（２）電源電圧を上げず、画素サイズを大きくすることなく、残像のない固体撮像装置を提供できる。
【００９９】
なお、ホトダイオードのリセット動作としては、特公平７−１０５９１５号公報に開示されている、別途設けられたホトダイオードのスイッチ素子を用い、リセットを行う技術があるが、この場合には画素サイズの縮小化が困難であった。
【０１００】
また、上記公報に開示された技術の場合のホトダイオードはウエル中に設けられ、そのウエルとは反対導電型の高濃度不純物領域からなる、単純なＰＮ接合からなるものであり、リセット動作を行ったとしても、ホトダイオードの接合容量で決定される大きなリセットノイズが残る。これに対し、本実施形態は、埋め込みホトダイオードを空乏化させるリセットであるため、リセットノイズは、殆ど無視できるほどに小さい。
【０１０１】
また、ＣＣＤにおいて、縦形のオーバーフロードレインによるオーバーフロードレイン機能と画素の一括リセット機能を有するものがある。この場合、本実施形態と同様に埋め込みホトダイオードを空乏化させるリセットを行うが、縦形のオーバーフロードレインの素子構造はＭＯＳトランジスタなどの表面デバイスのそれとは全くことなり、深さ方向に延びる素子であるため、画素の面積を占有することはないものの、深さ方向の不純物のプロファイル制御が困難である。また、画素のリセットも全面一括でしか行えない。
【０１０２】
本発明においては、蓄積期間中に浮遊拡散領域を固定電圧に設定し、転送スイッチのゲート電圧を制御し、転送スイッチを半開きにすることで、転送スイッチを横形オーバーフロードレインとして機能させることも可能であり、製造が困難である縦形オーバーフロードレインや画素サイズの縮小化を妨げる横形オーバーフロードレイン素子を設ける必要がなく、画素サイズの縮小化ができる。
【０１０３】
各行毎に浮遊拡散領域に信号を読み出した後、転送スイッチを用いてホトダイオードのリセット動作を行えば、いわゆるローリングシャッタ動作ができる。
【０１０４】
また、転送スイッチの制御電極の走査部にデコーダを用いることで、任意の画素のホトダイオードのリセットを行うことも可能である。
【０１０５】
これに対し、浮遊拡散領域を空乏化電圧以上の逆バイアスが印加できる電圧に固定した状態にし、転送スイッチを開く動作を全画素一括で行えば、電子スチルカメラにおける電子シャッタとして機能させることも可能である。
【０１０６】
以上の通り、本発明によれば、浮遊拡散領域を空乏化電圧以上の逆バイアスが印加できる電圧に固定した状態にし、転送スイッチを開く動作を行うことができるので、光電変換部を空乏化させるリセット動作を蓄積前に行い、固体撮像装置の製造バラツキの許容範囲を広げ、歩留まりの向上を果たすことができる。
【０１０７】
本発明を用いれば、読み出し時に電荷をすべて転送できない条件でもリセット時に残留信号電荷を排出できるようになる。
【産業上の利用可能性】
【０１０８】
本発明は、デジタルカメラ、ビデオカメラ、イメージスキャナー或いはＡＦセンサ等の画像入力装置に用いられる固体撮像装置に適用することができる。
【図面の簡単な説明】
【０１０９】
【図１】本発明の好適な実施形態による固体撮像装置の回路図である。
【図２】本発明の好適な実施形態による固体撮像装置の動作を説明するための駆動タイミングチャートである。
【図３】本発明の好適な実施形態による固体撮像装置の主要部分の模式的断面図である。
【図４】本発明の好適な実施形態による固体撮像装置の主要部分のポテンシャルプロファイルの変化の様子を示す模式図である。
【図５】光電変換部の空乏化に必要なリセット電圧を説明するための、浮遊拡散領域の電圧の飽和電荷量依存性を示すグラフである。
【図６】本発明の好適な別の実施形態による固体撮像装置の主要部分の模式的断面図である。
【図７】本発明の好適な別の実施形態による固体撮像装置の主要部分のポテンシャルプロファイルの変化の様子を示す模式図である。
【図８】本発明の好適な別の実施形態による固体撮像装置の動作を説明するための駆動タイミングチャートである。
【図９】本発明の好適な別の実施形態による固体撮像装置の一画素の回路図である。
【図１０】本発明の好適な別の実施形態による固体撮像装置の回路図である。
【図１１】本発明の好適な別の実施形態による固体撮像装置の動作を説明するための駆動タイミングチャートである。
【図１２】本発明に用いられる固体撮像装置の動作タイミングの別の例を説明するための駆動タイミングチャートである。
【図１３】本発明の画像入力装置の模式図である。
【図１４】本発明に用いられる画像入力装置の動作タイミングの例を説明するための駆動タイミングチャートである。
【図１５】本発明の好適な別の実施形態による固体撮像装置の回路図である。
【図１６】本発明に用いられる画像入力装置の動作タイミングの別の例を説明するための駆動タイミングチャートである。
【図１７】本発明の好適な別の実施形態による固体撮像装置の回路図である。
【図１８】本発明に用いられる画像入力装置の動作タイミングの別の例を説明するための駆動タイミングチャートである。
【図１９】本発明に用いられる画像入力装置の動作タイミングの別の例を説明するための駆動タイミングチャートである。
【図２０】蓄積時間制御を利用したときと利用しないときの各出力の入射光量依存性を示すグラフである。
【図２１】本発明の好適な別の実施形態による固体撮像装置の主要部の断面図である。
【図２２】本発明の好適な別の実施形態による固体撮像装置の主要部分のポテンシャルプロファイルの変化の様子を示す模式図である。
【図２３】空乏化転送を説明するための固体撮像装置の断面図である。
【図２４】読み出し時の空乏化転送に必要な電圧の飽和電荷量依存性を示すグラフである。
【符号の説明】
【０１１０】
ＰＤ  光電変換部
Ｑ１  転送スイッチ
Ｑ２  リセットスイッチ
Ｑ３  増幅部
Ｑ４  選択スイッチ
１０１  Ｐ型ウエル（ＰＷＬ）
１０２  転送スイッチのゲート電極
１０３  浮遊拡散領域
１０４  表面のｐ領域
１０５  Ｎ型領域
１０６  酸化膜
１０７  リセットスイッチのゲート電極
【図１】
0004672976.tif 000003
【図２】
0004672976.tif 000004
【図３】
0004672976.tif 000005
【図４】
0004672976.tif 000006
【図５】
0004672976.tif 000007
【図６】
0004672976.tif 000008
【図７】
0004672976.tif 000009
【図８】
0004672976.tif 000010
【図９】
0004672976.tif 000011
【図１０】
0004672976.tif 000012
【図１１】
0004672976.tif 000013
【図１２】
0004672976.tif 000014
【図１３】
0004672976.tif 000015
【図１４】
0004672976.tif 000016
【図１５】
0004672976.tif 000017
【図１６】
0004672976.tif 000018
【図１７】
0004672976.tif 000019
【図１８】
0004672976.tif 000020
【図１９】
0004672976.tif 000021
【図２０】
0004672976.tif 000022
【図２１】
0004672976.tif 000023
【図２２】
0004672976.tif 000024
【図２３】
0004672976.tif 000025
【図２４】
0004672976.tif 000026