(57)【特許請求の範囲】
【請求項１】
（ａ）所定の半導体構造物層が形成された半導体基板上に第１層間絶縁膜、エッチング停止層及び第２層間絶縁膜を順次形成する段階と、
（ｂ）コンタクトホール用エッチングマスクを用いた第１のエッチング工程によって前記半導体構造物層の一部が露出されるコンタクトホールを形成する段階と、
（ｃ）前記コンタクトホールが十分に埋め込まれるようにタングステンプラグを形成する段階と、
（ｄ）前記タングステンプラグが形成された全体構造上部に拡散防止膜及び第３層間絶縁膜を順次形成する段階と、
（ｅ）トレンチ用エッチングマスクを用いたエッチング工程を行うが、前記エッチング停止層をエッチングバリアとして用いて該エッチング停止層及び前記第２層間絶縁膜を十分にオーバーエッチングすることにより、前記第３層間絶縁膜、拡散防止膜、第２層間絶縁膜、エッチング停止層を順次エッチングする第２のエッチング工程を行う段階と、
（ｆ）前記第２のエッチング工程の間に、前記第２層間絶縁膜の側壁エッチングを誘導して寄生スペーサの発生を防止してトレンチを形成する段階と、
（ｇ）前記トレンチが埋め込まれるように銅配線を形成する段階とを含む半導体素子の金属配線形成方法。
【請求項２】
前記エッチング停止層はＳｉＣ、ＳｉＮ又はＳｉＯＮで形成することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
【請求項３】
前記第１及び第２層間絶縁膜はＢＰＳＧ(Boron Phosphorus silicate Glass)、ＰＳＧ(Phosphorus Silicate Glass)、ＵＳＧ(Un-doped Silicate Glass)又はＦＳＧ(Fluorinated Silicate Glass)で蒸着し、或いはＳｉＯ又はＳｉＯ２に局部的にフッ素、水素、硼素又は燐が結合(substitutional)もしくは挿入(interstitial)された膜で蒸着することを特徴とする請求項１記載の半導体素子の金属配線形成方法。
【請求項４】
前記（ｂ）段階において、前記エッチング工程はＣｘＨｙＦｚ(ｘ、ｙ、ｚは０又は自然数)ガスを主エッチングガスとして用い、Ｏ２、Ｎ２、ＳＦ６、Ａｒ又はＨｅの不活性気体原子又は分子を添加ガスとして用いることを特徴とする請求項１記載の半導体素子の金属配線形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の金属配線形成方法に係り、特に、タングステンプラグと銅配線間の寄生スペーサーにより接触面積が減少する現象を防止し、これら間の接触抵抗を改善させることが可能な半導体素子の金属配線形成方法に関する。
【背景技術】
【０００２】
半導体素子や電子素子などにおいては、金属配線形成技術として、絶縁膜上にアルミニウムＡｌ又はタングステンＷなどの導電体膜を蒸着した後前記導電体膜を通常のフォトリソグラフィ工程及びドライエッチング工程によってパターニングすることにより金属配線を形成する技術が確立され、この分野で広く用いられている。特に、最近は、半導体素子の中でも高集積化と高性能化が要求される論理素子を中心としてＲＣ遅延を減らすための一環として、アルミニウム又はタングステンの代りに銅Ｃｕの如く比抵抗の低い金属を配線として用いる方法が研究されている。前記ＲＣにおいて、「Ｒ」は配線抵抗を示し、「Ｃ」は絶縁膜の誘電率を示す。
【０００３】
銅を用いた金属配線形成工程では、アルミニウム又はタングステンに比べてパターニング工程が難しい。これにより、まずトレンチを形成した後、前記トレンチが埋め込まれるように金属配線を形成する、いわゆる「ダマシン(damascene)」工程が使用されている。
【０００４】
現在、一般に使用される工程としてはシングルダマシン(single damascene)工程とデュアルダマシン(dual damascene)工程がある。シングルダマシン工程はビアホールを形成した後、導電材料で前記ビアホールを埋め込み、その上部に配線用トレンチを形成した後、さらに配線材料で前記トレンチを埋め込んで金属配線を形成する方法である。デュアルダマシン工程は、ビアホールと配線用トレンチを形成した後、配線材料で同時にビアホールと配線用トレンチを埋め込んで金属配線を形成する方法である。この他にも様々な方法が提示されている。
【０００５】
ところが、銅はシリコン内のインタスティシャルサイト(interstitial site)を介した拡散が非常に速く行われてトランジスターの飽和電流(saturation current)、しきい値電圧(threshold voltage)及び漏洩電流(leakage current)など特性を劣化させる問題が発生する。これにより、シリコン基板との接触のための、すなわちメタルコンタクト(metal contact)工程ではプラグとして銅金属層が使用できなくなる。したがって、メタルコンタクトのためのコンタクトホール内にはタングステンプラグが埋め込まれた後、ＣＭＰ(Chemical Mechanical Polishing)を用いた平坦化工程が行われる。このようにメタルコンタクトをタングステンプラグで形成する場合には、図７に示すように、タングステンプラグと銅金属配線との間に寄生スペーサー（円形の点線内）が発生して接触面積が減少するという結果が発生する。このような結果は、配線抵抗の増加をもたらし、配線の信頼性を低下させる。しかも、配線用トレンチのラインエンドショートニング(line-end-shortening)による影響と３０ｎｍ以上の露光装備のオーバーレイマージン(overlay margin)を考慮すると、０.１３μｍ以下のテクノロジーでは容易に発見することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、本発明の目的は、タングステンプラグと銅配線間の寄生スペーサーにより接触面積が減少する現象を防止し、これら間の接触抵抗を改善させることが可能な半導体素子の金属配線形成方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一側面によれば、所定の半導体構造物層が形成された半導体基板上に第１層間絶縁膜、エッチング停止層及び第２層間絶縁膜を順次形成する段階と、コンタクトホール用エッチングマスクを用いた第１のエッチング工程によって前記半導体構造物層の一部が露出されるコンタクトホールを形成する段階と、前記コンタクトホールが十分に埋め込まれるようにタングステンプラグを形成する段階と、前記タングステンプラグが形成された全体構造上部に拡散防止膜及び第３層間絶縁膜を順次形成する段階と、トレンチ用エッチングマスクを用いたエッチング工程を行うが、前記エッチング停止層をエッチングバリアとして用いて該エッチング停止層及び前記第２層間絶縁膜を十分にオーバーエッチングすることにより、前記第３層間絶縁膜、拡散防止膜、第２層間絶縁膜、エッチング停止層を順次エッチングする第２のエッチング工程を行う段階と、前記第２のエッチング工程の間に、前記第２層間絶縁膜の側壁エッチングを誘導して寄生スペーサの発生を防止してトレンチを形成する段階と、前記トレンチが埋め込まれるように銅配線を形成する段階とを含む半導体素子の金属配線形成方法が提供される。
【発明の効果】
【０００８】
本発明によれば、層間絶縁膜の間にエッチング停止層を蒸着した後、後続トレンチを形成するためのエッチング工程の際に前記エッチング停止層をエッチングバリアとして用いてオーバーエッチングすることにより、前記トレンチの内部に発生する寄生スペーサーを抑えることができる。
【発明を実施するための最良の形態】
【０００９】
以下、添付図面を参照して本発明の好適な実施例を説明する。ところが、本発明は、下記の実施例に限定されるものではなく、様々な変形実施が可能である。これらの実施例は発明の開示を完全にし、本当技術分野で通常の知識を有する者に発明の範疇をより完全に知らせるために提供されるものである。 
【００１０】
図１ないし図６は本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。ここで、図１ないし図６に示した参照符号のうち、互いに同一の参照符号は同一の機能を行う同一の構成要素である。
【００１１】
図１を参照すると、様々なウェル領域としきい値電圧イオン注入領域が含まれる半導体構造物層（図示せず）が形成された半導体基板１０を提供する。次に、全体構造上部にはゲート酸化膜１２、ポリシリコン膜１４及び金属シリサイド層（例えば、タングステンシリサイド層（示せず））を順次蒸着した後、パターニングしてゲート電極１６を形成する。その後、ゲート電極１６の両側壁にはＬＤＤ(Lightly Doped Drain)スペーサーを形成する。次に、ソース／ドレインイオン注入工程を行い、ゲート電極１６の両側に露出される半導体基板１０にはソース／ドレイン領域１８を形成する。これにより、ゲート電極１６及びソース／ドレイン領域１８を含むトランジスターが形成される。
【００１２】
前記トランジスターが形成された後、全体構造上部には第１層間絶縁膜(interlayer dielectric)２０を形成する。この際、前記第１層間絶縁膜２０は、ゲート電極１６に起因した段差を減少させて平坦化するために、１段階として、例えばＢＰＳＧ(Boron Phosphorus silicate Glass)、ＰＳＧ(Phosphorus Silicate Glass)、ＵＳＧ(Un-doped Silicate Glass)又はＦＳＧ(Fluorinated Silicate Glass)等で蒸着し、或いはＳｉＯ又はＳｉＯ２に局部的にフッ素、水素、硼素又は燐などが結合(substitutional)もしくは挿入(interstitial)された膜で蒸着した後、その上部に２段階としてＣＶＤ−ＴＥＯＳ(Chemical Vapor Deposition-TEOS)、ＰＥＣＶＤ−ＴＥＯＳ(Plasma Enhanced CVD-TEOS)などの酸化膜を蒸着して形成する。ここで、前記第１層間絶縁膜２０は３０００Å〜９０００Åの厚さにする。その後、前記第１層間絶縁膜２０はＣＭＰ工程によって平坦化することができる。
【００１３】
前記第１層間絶縁膜２０を形成した後、全体構造上部にはエッチング停止層(etch stopping layer)２２を形成する。この際、前記エッチング停止層２２はＳｉＣ、ＳｉＮ又はＳｉＯＮなどで形成することができる。ここで、前記エッチング停止層２２は５０Å〜１０００Åの厚さにする。その後、前記エッチング停止層２２上には第２層間絶縁膜２４を蒸着する。この際、第２層間絶縁膜２４はＢＰＳＧ、ＰＳＧ、ＵＳＧ又はＦＳＧ等で蒸着し、或いはＳｉＯ又はＳｉＯ２に局部的にフッ素、水素、硼素又は燐などが結合もしくは挿入された膜で蒸着する。ここで、前記第２層間絶縁膜２４は５０Å〜３０００Åの厚さにする。その後、前記第２層間絶縁膜２４はＣＭＰ工程によって平坦化することができる。
【００１４】
図２を参照すると、全体構造上部にはフォトレジストを全面塗布した後、フォトマスクを用いた露光工程及現像工程を順次行い、第２層間絶縁膜２４の一部が露出されるコンタクトホール形成用マスクとしてフォトレジストパターン(photoresist pattern)（図示せず）を形成する。その後、前記フォトレジストパターンをエッチングマスクとして用いたエッチング工程をドライエッチング方式とし、露出される第２層間絶縁膜２４、エッチング停止層２２及び第１層間絶縁膜２０を順次パターニングする。これにより、ソース／ドレイン領域１８が露出されるコンタクトホール２６を形成する。この際、前記エッチング工程は、ＣｘＨｙＦｚ（ｘ、ｙ、ｚは０又は自然数）ガスを主エッチングガスとし、Ｏ２、Ｎ２、ＳＦ６、Ａｒ又はＨｅ等の不活性気体原子又は分子を添加ガスとして行う。前記エッチング停止層２２との選択比を低めようとする場合には、Ｃ／Ｆ比を低めれば可能であるため、添加ガスを増加させるか、或いはＣｘＨｙＦｚにおいて「ｘ」減少させるか又は「ｚ」増加させるかの方法を用いればよい。また、エッチング停止層２２と層間絶縁膜２０及び２４のドライエッチングを多段階で行おうとする場合にも、前記列挙したＣ／Ｆ比の調整で可能である。その後、前記フォトレジストパターンをストリップ工程によって除去する。また、洗浄工程を行う場合もある。
【００１５】
図３を参照すると、図２でコンタクトホール２６が形成された後、第１バリア膜（図示せず）を形成する。前記第１バリア膜は接着層(glue layer)としての機能、拡散防止層としての機能を行う。この際、前記第１バリア膜はＴａ、ＴａＮ、ＴａＡｌＮ、ＴａＳｉＮ、ＴａＳｉ２、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、ＷＮ、Ｃｏ及びＣｏＳｉ２のいずれか一つからなる単層膜、或いはこれらが積層された２層膜で形成できる。その後、前記コンタクトホールが埋め込まれるように金属物質（図示せず）を蒸着した後、ＣＭＰ工程の代りに、ＳＦ６／Ｃｌ２／ＢＣｌ３等のガスを主エッチングガスとし、Ｏ２、Ｎ２、Ａｒ又はＨｅガス等の添加ガスを用いたドライエッチング方式、すなわちエッチバック(etchback)工程によってタングステンプラグ２８を形成する。
【００１６】
図４を参照すると、図３でタングステンプラグ２８が形成された後、全体構造上部には拡散防止膜３０を形成する。この際、前記拡散防止膜３０はＳｉＯＮ、ＳｉＮ又はＳｉＣ等の物質で形成することができる。その後、前記拡散防止膜３０上には第３層間絶縁膜３２を形成する。この際、前記第３層間絶縁膜３２はＢＰＳＧ、ＰＳＧ、ＵＳＧ又はＦＳＧ等で蒸着し、或いはＳｉＯ又はＳｉＯ２に局部的にフッ素、水素、硼素又は燐などが結合もしくは挿入された膜で蒸着する。
【００１７】
図５を参照すると、図４で第３層間絶縁膜３２が蒸着された後、全体構造上部にはフォトレジストを全面塗布し、その後フォトマスクを用いた露光工程及び現像工程を順次行い、第３層間絶縁膜３２の一部が露出されるトレンチ形成用エッチングマスクとしてフォトレジストパターンを形成する。その後、前記フォトレジストパターンをエッチングマスクとして用いたエッチング工程を行い、トレンチ３６を形成する。前記エッチング工程の際、エッチング停止層２２をバリアとして用いることにより、オーバーエッチングが可能である。これにより、図７の寄生スペーサー（円形の点線内）が形成されない。すなわち、図１で第１層間絶縁膜２０、エッチング停止層２２及び第２層間絶縁膜２４が順次蒸着された後、トレンチ３６を形成するためのエッチング工程の際に前記エッチング停止層２２をバリアとして十分オーバーエッチングする。この場合、トレンチ３６エッチング工程の際にエッチング停止層２２によって下方のエッチングが抑制されることにより、側壁エッチングが誘導される。これにより、この部位における寄生スペーサーが発生しない。このような過程によって図５のようなトレンチ３６のプロファイルが形成される。
【００１８】
図６を参照すると、図５でトレンチ３６が形成された後、前記トレンチ３６の内部面（すなわち、内側面と底面）に第２バリア膜（図示せず）を形成する。例えば、第２バリア膜は前記第１バリア膜と同一の物質で形成することができる。例えば、Ｔａ、ＴａＮ、ＴａＡｌＮ、ＴａＳｉＮ、ＴａＳｉ２、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、ＷＮ、Ｃｏ及びＣｏＳｉ２のいずれか一つからなる単層膜、或いはこれらが積層された二層膜で形成することができる。その後、前記トレンチが埋め込まれるように銅配線３８を形成する。この際、前記銅配線３８は電気メッキ方式を用いて形成することもできる。前記電気メッキ方式は、銅金属層の場合、前記第２バリア膜上に銅金属物質としてシード層（図示せず）を形成した後、前記シード層をシード(seed)としてシード層上に銅金属物質を蒸着することにより形成する。その後、ＣＭＰ方式を用いた平坦化工程を行い、トレンチが埋め込まれるように銅金属層を平坦化して銅配線３８を形成する。
【００１９】
上述した本発明の技術的思想は、好適な実施例で具体的に記述されたが、これらの実施例は本発明を説明するためのもので、制限するものではない。また、本発明は、当技術分野で通常の知識を有する者であれば、様々な実施が可能であることを理解すべきである。
【図面の簡単な説明】
【００２０】
【図１】本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。
【図２】本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。
【図３】本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。
【図４】本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。
【図５】本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。
【図６】本発明の好適な実施例に係る半導体素子の金属配線形成方法を説明するために示した断面図である。
【図７】従来の技術で発生する寄生スペーサーを説明するために示したＴＥＭ(Transmission Electron Microscope)写真である。
【符号の説明】
【００２１】
１０    半導体基板
１２    ゲート酸化膜
１４    ポリシリコン膜
１６    ゲート電極
１８    ソース／ドレイン領域
２０    第１層間絶縁膜
２２    エッチング停止層
２４    第２層間絶縁膜
２６    コンタクトホール
２８    タングステンプラグ
３０    拡散防止膜
３２    第３層間絶縁膜
３６    トレンチ
３８    銅配線
【図１】
0004638139.tif 000002
【図２】
0004638139.tif 000003
【図３】
0004638139.tif 000004
【図４】
0004638139.tif 000005
【図５】
0004638139.tif 000006
【図６】
0004638139.tif 000007
【図７】
0004638139.tif 000008