(57)【特許請求の範囲】
【請求項１】
ベース画像上にオーバーレイ画像を合成するオーバーレイ装置において、
外部から入力される外部同期信号を基準クロックのｎ倍（ただし、ｎ≧２）の周期を有するクロックを用いてラッチし、このラッチされた上記外部同期信号により内部カウンタをリセットして第一の同期信号を出力する第一のタイミング発生器を有し、上記第一の同期信号に同期したベース画像を出力する第一の回路、
上記外部から入力される外部同期信号を上記基準クロックのｎ倍の周期を有するクロックを用いてラッチし、このラッチされた上記外部同期信号により内部カウンタをリセットして第二の同期信号を出力する第二のタイミング発生器を有し、上記第二の同期信号に同期したオーバーレイ画像を出力する第二の回路、
上記第一の同期信号及び上記第二の同期信号の位相ずれを判定する判定回路、
この判定回路で上記位相ずれが判定された場合には、上記第一または上記第二のタイミング発生器内の内部カウンタリセット時の初期値を制御することにより上記第一の同期信号及び上記第二の同期信号の位相ずれを補正する制御回路を備えたことを特徴とするオーバーレイ装置。
【請求項２】
上記制御回路は、上記第一の回路及び上記第二の回路に同一位相の基準クロック及び上記基準クロックによりラッチされた外部同期信号を供給することを特徴とする請求項１記載のオーバーレイ装置。
【請求項３】
上記制御回路は、上記第一の回路及び上記第二の回路に同一位相の基準クロック及び上記基準クロックのｎ倍（ただし、ｎ≧２）の周期を有するクロックによりラッチされた外部同期信号を供給することを特徴とする請求項１記載のオーバーレイ装置。
【請求項４】
上記第二の回路は、画像を拡大及び縮小するように構成されたリサイズプロセッサであることを特徴とする請求項１〜請求項３のいずれか一項記載のオーバーレイ装置。
【請求項５】
上記第一の回路は、画像を拡大及び縮小するように構成されたリサイズプロセッサであることを特徴とする請求項１〜請求項４のいずれか一項記載のオーバーレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、パーソナルコンピュータ等のベース画像上の特定のエリア部分に、別の画像データをオーバーレイするオーバーレイ装置に関する。
【０００２】
【従来の技術】
図１０は、従来のオーバーレイ装置を示すブロック回路図である。
図において、１はベース画像入力端子、２〜５はオーバーレイ用画像入力端子、６はベース画面のＤＦＦ回路、７〜１０はオーバーレイ画像用リサイズプロセッサ、１１はオーバーレイ用スイッチ、１２は画像出力端子、１３はオーバーレイ画像用リサイズプロセッサ７〜１０及びオーバレイ用スイッチ１１を制御するマイコン制御回路である。
図１１は、従来のオーバーレイを説明する概念図である。
図１１において、１４はベース画面、１５はオーバーレイ画像である。
【０００３】
次に、従来のオーバーレイ装置の動作について説明する。
ベース画像入力端子１に入力される各映像信号は、Ｒ、Ｇ、Ｂの３系統で８ビットの精度で（０〜２５５の範囲）、ベース画面ＤＦＦ回路６に入力され、データラッチ回路にてベース画像データをＤＦＦする。また、オーバーレイ用画像入力端子２〜５に入力される各データは、Ｒ、Ｇ、Ｂの３系統で８ビットの精度で、それぞれオーバーレイ画像用リサイズプロセッサ７〜１０に入力される。
オーバーレイ画像用リサイズプロセッサ７〜１０では、入力されるオーバーレイ用映像をベース画像のフレームレートに変換する。さらに、マイコン制御回路１３から設定される拡大率にしたがって、映像を拡大縮小処理し、マイコン制御回路１３から設定される表示位置にオーバーレイ画像として出力する。この際、オーバーレイ画像用リサイズプロセッサ７〜１０は、オーバーレイ画像と共にオーバーレイ画像の有効領域信号も出力する。
【０００４】
通常、ベース画像入力端子１とオーバーレイ用画像入力端子２〜５に入力される映像信号は、全く非同期の信号が入力される。オーバーレイ装置の場合は、ベース画像上に複数入力される別の映像をオーバーレイするため、オーバーレイされる映像のフレームレートをベース画面と全く同じになるようにフレームレート変換する必要がある。
すなわち、図１１に示すように、ベース画面上の任意の位置にオーバーレイを行う場合は、オーバーレイ画像とベース画像がクロック単位で同期している必要がある。したがって、オーバーレイ画像用リサイズプロセッサ７〜１０には、ベース画像の出力ドットクロック、水平同期信号、垂直同期信号が入力され、オーバーレイ画像用リサイズプロセッサ７〜１０の出力ドットクロック、出力水平同期信号、出力垂直同期信号を、ベース画像のタイミングとクロック単位で同期するように制御する。
【０００５】
次に、オーバーレイ画像用リサイズプロセッサ７〜１０及びベース画面ＤＦＦ回路６の出力は、オーバーレイ用スイッチ１１に入力される。オーバーレイ用スイッチ１１では、各オーバーレイ画像用リサイズプロセッサ７〜１０から出力される有効領域信号がアクティブの場合は、各オーバーレイ画像用リサイズプロセッサ７〜１０の出力を選択し、すべての有効領域信号がアクティブでない場合は、ベース画面ＤＦＦ回路６の出力を選択して出力する。
また、複数の有効領域信号が同時にアクティブになる場合は、マイコン制御回路１３から出力される優先順位にしたがって、ベース画像とオーバーレイ画像１〜４（オーバーレイ画像用リサイズプロセッサ７〜１０の出力）を、オーバーレイ用スイッチ１１にて切り替えることにより、オーバーレイ機能を実現する。
【０００６】
【発明が解決しようとする課題】
従来のオーバーレイ装置は、以上のように構成され、オーバーレイ用画像のフレームレート変換及び拡大縮小処理を行うオーバーレイ画像用リサイズプロセッサ７〜１０に、ベース画像と同じドットクロック、水平同期信号、垂直同期信号を入力して、ベース画像とオーバーレイ画像の出力をクロック単位で同期させる必要がある。また、一部のオーバーレイ画像用リサイズプロセッサでは、内部にタイミングジェネレータを持ち、基準となる外部垂直同期信号とクロックを入力すると、外部から入力される垂直同期信号によって内部のタイミングジェネレータをリセットし、垂直同期信号、水平同期信号等を発生することができる。
【０００７】
しかし、一部のオーバーレイ画像用リサイズプロセッサでは、外部から入力される垂直同期信号によって内部のタイミングジェネレータをリセットする際に、タイミングジェネレータを基準クロックではなく、基準クロックの１／２等のクロックを使ってリセットを行うものがある。
このように基準クロックの１／２（２倍の周期を有するクロック）のクロックでタイミングジェネレータをリセットすると、ベース画像とオーバーレイ画像をクロック単位で同期させることができなくなり、電源を投入するタイミングによって、ベース画面とオーバーレイ画面の位置がずれるという問題があった。
【０００８】
この発明は、上記のような課題を解決するためになされたもので、基準クロックの１／ｎのクロック（ｎ倍の周期を有するクロック）で外部同期信号をリセットするリサイズプロセッサを使用しても、ベース画面とオーバーレイ画面の位置がずれることがないオーバーレイ装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係わるオーバーレイ装置においては、ベース画像上にオーバーレイ画像を合成するオーバーレイ装置において、外部から入力される外部同期信号を基準クロックのｎ倍（ただし、ｎ≧２）の周期を有するクロックを用いてラッチし、このラッチされた外部同期信号により内部カウンタをリセットして第一の同期信号を出力する第一のタイミング発生器を有し、第一の同期信号に同期したベース画像を出力する第一の回路、外部から入力される外部同期信号を基準クロックのｎ倍の周期を有するクロックを用いてラッチし、このラッチされた外部同期信号により内部カウンタをリセットして第二の同期信号を出力する第二のタイミング発生器を有し、第二の同期信号に同期したオーバーレイ画像を出力する第二の回路、第一の同期信号及び第二の同期信号の位相ずれを判定する判定回路、この判定回路で位相ずれが判定された場合には、第一または第二のタイミング発生器内の内部カウンタリセット時の初期値を制御することにより第一の同期信号及び第二の同期信号の位相ずれを補正する制御回路を備えたものである。
【００１０】
また、制御回路は、第一の回路及び第二の回路に同一位相の基準クロック及び基準クロックによりラッチされた外部同期信号を供給するものである。
さらに、制御回路は、第一の回路及び第二の回路に同一位相の基準クロック及び基準クロックのｎ倍（ただし、ｎ≧２）の周期を有するクロックによりラッチされた外部同期信号を供給するものである。
【００１１】
また、第二の回路は、画像を拡大及び縮小するように構成されたリサイズプロセッサであるものである。
また、第一の回路は、画像を拡大及び縮小するように構成されたリサイズプロセッサであるものである。
【００１２】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１について説明する。
図１は、この発明の実施の形態１によるオーバーレイ装置を示すブロック回路図である。
図１において、１はベース用映像が入力されるベース画像入力端子、２〜５はそれぞれオーバーレイ用映像が入力されるオーバーレイ用画像入力端子、７〜１０はそれぞれオーバーレイ用画像入力端子２〜５に接続され、入力されるオーバーレイ用映像をベース画像のフレームレートに変換すると共に、映像を拡大縮小処理するオーバーレイ画像用リサイズプロセッサ（第二の回路）、１１はベース画像及びオーバーレイ画像の出力を選択するオーバーレイ用スイッチ、１２はオーバーレイ用スイッチ１１によって選択された画像が出力される画像出力端子である。１３はオーバーレイ画像用リサイズプロセッサ７〜１０における処理及びオーバーレイ用スイッチ１１の出力の選択を制御するマイコン制御回路（制御回路）である。
１８はマイコン制御回路１３の制御によって、ベース画像入力端子１に入力される映像信号をリサイズ処理するベース画像用リサイズプロセッサ（第一の回路）、１９はベース画像用リサイズプロセッサ１８の出力する垂直同期信号（第一の同期信号）及びオーバーレイ画像用リサイズプロセッサ７〜１０の出力する垂直同期信号（第二の同期信号）の位相を判定する判定回路であり、判定結果をマイコン制御回路１３に出力する。
【００１３】
図２は、この発明の実施の形態１によるオーバーレイ装置のリサイズプロセッサ制御を説明する概念図である。
図３は、この発明の実施の形態１によるオーバーレイ装置のリサイズプロセッサ制御を説明する概念図である。
図４は、この発明の実施の形態１によるオーバーレイ装置の判定回路を説明するための概念図である。
【００１４】
図５は、この発明の実施の形態１によるオーバーレイ装置のリサイズプロセッサ制御を説明する概念図である。
図６は、この発明の実施の形態１によるオーバーレイ装置のリサイズプロセッサ制御を説明するフローチャートである。
図７は、この発明の実施の形態２によるオーバーレイ装置のリサイズプロセッサ制御を説明する概念図である。
【００１５】
次に、実施の形態１によるオーバーレイ装置の動作について説明する。
ベース画像入力端子１に入力される各映像信号は、Ｒ、Ｇ、Ｂの３系統で８ビットの精度で（０〜２５５の範囲）、ベース画像用リサイズプロセッサ１８に入力され、マイコン制御回路１３から出力される外部同期信号を基準にして、ベース画像をフレームレート変換してオーバーレイ用スイッチ１１に出力する。一方、オーバーレイ用画像入力端子２〜５に入力される各オーバーレイ映像信号は、Ｒ、Ｇ、Ｂの３系統で８ビットの精度で、それぞれオーバーレイ画像用リサイズプロセッサ７〜１０に入力される。
オーバーレイ画像用リサイズプロセッサ７〜１０には、マイコン制御回路１３を介して、ベース画像と同じ外部同期信号が入力されて、オーバーレイ用画像をベース画像と同じフレームレートに変換する。さらに、マイコン制御回路１３から設定される拡大率と表示位置にしたがって、映像信号を拡大縮小し、設定された表示位置にオーバーレイ画像を出力する。この際、オーバーレイ画像用リサイズプロセッサ７〜１０は、オーバーレイ画像と共にオーバーレイ画像の有効領域信号も出力する。また、マイコン制御回路１３は、オーバーレイ画像用リサイズプロセッサ７〜１０とベース画像用リサイズプロセッサ１８から、全く同じタイミングにて垂直同期信号及び水平同期信号が出力されるように各リサイズプロセッサのパラメータを設定する。
【００１６】
実施の形態１では、ベース画像用リサイズプロセッサ１８、オーバーレイ画像用リサイズプロセッサ７〜１０ともに、マイコン制御回路１３から出力される外部同期信号にしたがってフレームレート変換を行う。
ここで、ベース画像用リサイズプロセッサ１８は、内部タイミングジェネレータ（第一のタイミング発生器）を有し、オーバーレイ画像用リサイズプロセッサ７〜１０も、内部タイミングジェネレータ（第二のタイミング発生器）を持ち、それぞれ、外部から基準クロックと外部同期信号が入力されると、外部同期信号によって内部のタイミングジェネレータをリセットして、水平、垂直同期信号を生成することができる。したがって、オーバーレイ画像用リサイズプロセッサ７〜１０に対してベース画像と同一位相の基準クロックと、基準クロックにてデータラッチした垂直同期信号を入力することにより、ベース画像用リサイズプロセッサ１８とオーバーレイ画像用リサイズプロセッサ７〜１０の出力をクロック単位で同期させることができる。
【００１７】
次に、各リサイズプロセッサの内部タイミングジェネレータのリセット方法について、図２を用いて説明する。
タイミングジェネレータ内では、外部同期信号を基準クロックの１／２クロックでラッチして内部リセットを行う。内部リセットが発生すると、内部タイミングジェネレータのカウンタが、マイコン制御回路１３によって設定されたレジスタ値にジャンプして、内部カウンタが０ｘＦＦＦＦになった時点で垂直同期信号を発生して、１フレーム分のデータを出力開始する。
図２の場合は、外部同期信号によってリセットが発生すると内部タイミングジェネレータのカウンタを０ｘＦＦＦＣにセットする。次にカウンタが４クロック分カウントして０ｘＦＦＦＦに到達した時点で、垂直同期信号を外部に出力している。
以上のように、リサイズプロセッサ内では、基準クロックの１／２クロックで内部カウンタのリセットを行う。しかし、リサイズプロセッサ内の１／２クロックについては、電源投入直後の状態によって位相が異なるため、オーバーレイ画像用リサイズプロセッサ７〜１０に対しては、同位相の基準クロック及び外部同期信号を入力しても、内部リセットに使う１／２基準クロックの管理を外部から行うことができない。
【００１８】
このため、図３に示すように、内部リセットに使う１／２基準クロックの位相に依存して、ベース画面の出力同期信号とオーバーレイ映像１〜４（オーバーレイ画像用リサイズプロセッサ７〜１０の出力）の垂直同期信号Ｖがクロック単位でずれる。したがって、ベース画像用リサイズプロセッサ１８とオーバーレイ画像用リサイズプロセッサ７〜１０の出力を、クロック単位で同期させるために、各リサイズプロセッサの垂直同期信号を判定回路１９に入力する。
判定回路１９では、ベース画像用リサイズプロセッサ１８及びオーバーレイ画像用リサイズプロセッサ７〜１０の垂直同期信号の位相を各リサイズプロセッサに入力される基準クロック単位で観測する。すなわち、各オーバーレイ映像の垂直同期信号と、ベース画像の垂直同期信号を比較し、判定結果をマイコン制御回路１３に出力する。図３の場合では、オーバーレイ映像１、４（オーバーレイ画像用リサイズプロセッサ７、１０の出力）がベース画像に対して前にずれていることを、マイコン制御回路１３に出力する。
【００１９】
実際には、判定回路１９は、図４に示すようにベース画像の同期信号の立ち下がりと立ち上がりエッジ部分で判別用パルスを生成する。判定回路１９では、オーバーレイ画像用リサイズプロセッサ７〜１０をそれぞれ１ＣＫ分遅延し、図４に示すようにベース画像の立ち下がりパルスで、入力されるオーバーレイ画像の同期信号の極性を判別して判別結果が“１”の信号については、ベース画像に対して遅れていると判定する。一方、ベース画像の立ち上がりパルスで、１ＣＫ分遅延されたオーバーレイ画像の同期信号の極性を判別して判別結果が“１”の信号については、ベース画像に対して進んでいると判定する。各オーバーレイ画像の同期信号の位相判定結果については、マイコン制御回路１３に出力される。
【００２０】
ここで、図３の場合は、マイコン制御回路１３では、ベース画像に対して１ＣＫ進んだタイミングで動作しているオーバーレイ画像用リサイズプロセッサ７、１０に対して、リセット時のカウンタジャンプアドレスを１個少ない値（ベース画像が０ｘＦＦＦＣに対して、１ＣＫ進んでいるオーバーレイ画像に対して０ｘＦＦＦＢ）をレジスタに設定する。この結果、図５に示すようにオーバーレイ画像用リサイズプロセッサ７、１０から出力される垂直同期信号が１ＣＫ分遅れるため、ベース画像用リサイズプロセッサ１８から出力される垂直同期信号の位相と同じになる。ベース画像に対して１ＣＫ遅れたタイミングで動作しているオーバーレイ画像用リサイズプロセッサが存在する場合は、リセット時のカウンタジャンプアドレスを１個大きい値（ベース画像が０ｘＦＦＦＣの場合は、１ＣＫ遅れているオーバーレイ画像に対して０ｘＦＦＦＤ）をレジスタに設定する。
【００２１】
したがって、マイコン制御回路１３では、図６に示すようなアルゴリズムにて制御を行う。
まず、ステップＳ１の電源投入の直後に、ステップＳ２のベース画像用リサイズプロセッサ１８及びオーバーレイ画像用リサイズプロセッサ７〜１０の初期設定を行う。次に、ステップＳ３で判定回路１９の判定結果を確認する。この際に、ベース画像とオーバーレイ画像の垂直同期信号の位相がずれていると判定された場合は、ステップＳ４で位相がずれているリサイズプロセッサの内部カウンタのリセット値を変更する。パラメータ変更後にステップＳ３にもどり再び判定結果を確認する。このようにして、各リサイズプロセッサの同期信号出力がクロック単位で同期するように制御することにより、ベース画像とオーバーレイ画像の出力をクロック単位で管理する。
次に、ベース画像用リサイズプロセッサ１８とオーバーレイ画像用リサイズプロセッサ７〜１０の出力は、オーバーレイ用スイッチ１１に入力される。オーバーレイ用スイッチ１１の動作については、従来のオーバーレイ装置と同じのため説明を省略する。
【００２２】
以上のように、リサイズプロセッサが基準クロックの１／２クロックでリセットされる場合に、ベース画像とオーバーレイ画像の出力位相がずれても、電源投入直後に各リサイズプロセッサの出力位相を確認し、位相がずれているリサイズプロセッサ内にある内部カウンタのリセット時のジャンプアドレスを、ベース画像のジャンプ値に対して±１の範囲で変更する制御を行うことにより、オーバーレイ画像とベース画像の出力を、クロック単位で位相を管理できる。このため、電源投入その他の条件によって、オーバーレイ画像の位置がベース画像に対してずれることがない。
【００２３】
なお、上記実施の形態１の説明では、各リサイズプロセッサが出力する垂直同期信号によって出力の位相ずれを判定していたが、必ずしも垂直同期信号で判定する必要はなく、水平同期信号などの基準信号を用いて判定を行っても構成上問題はない。
【００２４】
また、上記実施の形態１の説明では、ベース画像に対してもリサイズプロセッサを使ってフレームレート変換を行っているが、必ずしもベース画像に対してリサイズプロセッサによってフレームレート変換等を行う必要はない。この場合でも、判定回路１９にベース画像の出力する垂直同期信号を入力して、オーバーレイ画像とベース画像の出力をクロック単位で管理すれば構成上問題はない。
【００２５】
また、実施の形態１のフレームレート変換は、内蔵のリサイズプロセッサによっているが、これをゲートアレイ等の外付け回路によって行っても問題はない。
なお、上記実施の形態１の説明では、リサイズプロセッサの内部リセットが外部から入力される基準クロックの１／２のクロックでリセットされるが、必ずしも１／２である必要はなく、１／ｎ（ｎ≧２）のクロックを用いるリサイズプロセッサを使っても構成上問題はない。
【００２６】
実施の形態２．
次に、この発明の実施の形態２を、図について説明する。
実施の形態１では、マイコン制御回路は、各リサイズプロセッサに基準クロックにてデータラッチした外部同期信号を供給していたが、実施の形態２は、１／２基準クロックにてラッチした外部同期信号を供給するようにしたものである。
実施の形態２によるオーバーレイ装置の構成は、図１におけるものと同一であり、実施の形態２は、図１を援用して説明する。
図７は、この発明の実施の形態２によるオーバーレイ装置のリサイズプロセッサ制御を説明する概念図である。
図８は、この発明の実施の形態２によるオーバーレイ装置のリサイズプロセッサ制御を説明する概念図である。
図９は、この発明の実施の形態２によるオーバーレイ装置のリサイズプロセッサ制御を説明する概念図である。
【００２７】
次に、１／２基準クロックにて外部同期信号をラッチした場合の動作について、図にしたがって説明する。
図１において、マイコン制御回路１３では、基準クロックにて外部同期信号をデータラッチしてベース画像用リサイズプロセッサ１８及びオーバーレイ用リサイズプロセッサ７〜１０に供給している。この場合、マイコン制御回路１３内では、例えば基準クロック以外のクロックによって生成された同期信号を使って各リサイズプロセッサ用の外部同期信号を作ることがある。
この場合は、マイコン制御回路１３に入力される同期信号と、各リサイズプロセッサの基準クロックは非同期のため、ラッチミスにより外部同期信号の位置が、図７及び図８に示すように１ＣＫ単位で変動する可能性がある。
図７の例では、リサイズプロセッサ内部で使われる基準クロックの１／２クロックと、外部同期信号のタイミングが、１ＣＫずれても内部カウンタのリセットタイミングは変らないために、リサイズプロセッサから出力される垂直同期信号のタイミングも変化しない。
【００２８】
一方、図８の例では、外部同期信号の入力タイミングが１ＣＫずれると、リサイズプロセッサのリセットタイミングが、２ＣＫ分ずれる（１／２基準クロックのタイミングで１ＣＫのずれ）のために、リサイズプロセッサから出力される垂直同期信号のタイミングも２ＣＫ分ずれてしまう。したがって、図７及び図８に示すように外部同期信号の入力タイミングによって、内部カウンタのリセットタイミングが変る場合と変らない場合が存在する。
この場合、リサイズプロセッサ内の１／２基準クロックのタイミングを管理することはできないため、マイコン制御回路１３内で同期信号のラッチタイミングが異なる毎に、映像の出力タイミングが２ＣＫ単位で、ずれる画像とずれない画像が現れる。すなわち、ベース画像の１／２基準クロックと同位相の１／２クロックを発生しているリサイズプロセッサの出力は、図７のようにずれないが、逆位相の１／２クロックを発生しているリサイズプロセッサの出力は、同期信号のラッチタイミングが変る毎に、図８のように２ＣＫ単位で位置がずれてしまう。このため、ベース画面上に一部のオーバーレイ画像が、外部同期信号のラッチミスが発生する毎に２ＣＫ単位で横方向にずれてしまう。
【００２９】
これに対して、基準クロックの１／２クロックにて同期信号をデータラッチする場合は、図９に示すように、同期信号とクロックのタイミングにより、基準クロック単位で２クロックずれる。この場合、２クロック単位でタイミングがずれるために、図９に示すようにリサイズプロセッサ内部の１／２基準クロックの位相（図９の基準クロック１／２Ａ、基準クロック１／２Ｂ）にかかわらず、内部カウンタのリセットタイミングが、２クロック分ずれることになる。したがって、リサイズプロセッサから出力される垂直同期信号も２クロック分ずれる。
図９の例では、基準クロック１／２Ａの場合は、リセット時に内部カウンタを０ｘＦＦＦＢにジャンプするように制御し、基準クロック１／２Ｂの位相では、リセット時に内部カウンタを０ｘＦＦＦＣにジャンプするように制御することにより、図９の垂直同期信号出力１と垂直同期信号出力３に示すように、出力同期信号のタイミングが同じになるように制御を行っている。
この状態で入力される外部同期信号のタイミングが変化して、２クロックずれた場合は、図９に示すように、基準クロック１／２Ａと基準クロック１／２Ｂに対するリセットタイミングも同じように２クロック遅延するため、出力同期信号のタイミングも、同様に２クロック遅れる。
【００３０】
以上のように、マイコン制御回路１３にて、同期信号を基準クロックの１／２クロックにてデータラッチして、各リサイズプロセッサに外部同期信号として入力すると、マイコン制御回路１３内で同期信号のラッチタイミングが変っても、必ずベース画像とオーバーレイ画像が同じクロック遅延（２ＣＫ）でずれるために、見かけ上ベース画面上のオーバーレイ映像が不定期にずれるような症状が発生しない。
また、電源投入直後に判定回路１９にて、ベース画像とオーバーレイ画像の出力タイミングのずれを判定する際に、常にベース画面とオーバーレイ画面のずれ量が一定のため、安定した制御を行うことができる。
さらに、基準クロックとは非同期のクロックにて生成された同期信号であっても、マイコン制御回路１３内でリサイズプロセッサに入力される基準クロックの１／２クロックで、同期信号をデータラッチされるので、各リサイズプロセッサの出力を常に一定の関係に保ことができ、見かけ上はベース画像とオーバーレイ画像が、不定期にずれる症状が発生しない。
【００３１】
なお、上記実施の形態２の説明では、リサイズプロセッサの内部リセットが、外部から入力される基準クロックの１／２のクロックでリセットされるが、必ずしも１／２である必要はなく、１／ｎ（ｎ≧２）のリサイズプロセッサを使っても同じ効果を得ることができる。
【００３３】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
ベース画像上にオーバーレイ画像を合成するオーバーレイ装置において、外部から入力される外部同期信号を基準クロックのｎ倍（ただし、ｎ≧２）の周期を有するクロックを用いてラッチし、このラッチされた外部同期信号により内部カウンタをリセットして第一の同期信号を出力する第一のタイミング発生器を有し、第一の同期信号に同期したベース画像を出力する第一の回路、外部から入力される外部同期信号を基準クロックのｎ倍の周期を有するクロックを用いてラッチし、このラッチされた外部同期信号により内部カウンタをリセットして第二の同期信号を出力する第二のタイミング発生器を有し、第二の同期信号に同期したオーバーレイ画像を出力する第二の回路、第一の同期信号及び第二の同期信号の位相ずれを判定する判定回路、この判定回路で位相ずれが判定された場合には、第一または第二のタイミング発生器内の内部カウンタリセット時の初期値を制御することにより第一の同期信号及び第二の同期信号の位相ずれを補正する制御回路を備えたので、基準クロックのｎ倍の周期を有するクロックを用いてタイミング発生器がリセットされても、ベース画像とオーバーレイ画像の位置ずれを発生しないようにすることができる。
【００３４】
また、制御回路は、第一の回路及び第二の回路に同一位相の基準クロック及び基準クロックによりラッチされた外部同期信号を供給するので、第一の回路と第二の回路の同期を取り、ベース画像とオーバーレイ画像の位置ずれを発生しないようにすることができる。
さらに、制御回路は、第一の回路及び第二の回路に同一位相の基準クロック及び基準クロックのｎ倍（ただし、ｎ≧２）の周期を有するクロックによりラッチされた外部同期信号を供給するので、第一の回路と第二の回路の同期を取り、ベース画像とオーバーレイ画像の位置ずれを発生しないようにすることができる。
【００３５】
また、第二の回路は、画像を拡大及び縮小するように構成されたリサイズプロセッサであるので、オーバーレイ画像を拡大縮小して、ベース画像上の特定のエリアにオーバーレイ画像を合成することができる。
また、第一の回路は、画像を拡大及び縮小するように構成されたリサイズプロセッサであるので、ベース画像を拡大縮小することができる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１によるオーバーレイ装置を示すブロック図である。
【図２】  この発明の実施の形態１によるオーバーレイ装置のリサイズプロセッサ制御を説明する概念図である。
【図３】  この発明の実施の形態１によるオーバーレイ装置のリサイズプロセッサ制御を説明する概念図である。
【図４】  この発明の実施の形態１によるオーバーレイ装置の判定回路を説明するための概念図である。
【図５】  この発明の実施の形態１によるオーバーレイ装置のリサイズプロセッサ制御を説明する概念図である。
【図６】  この発明の実施の形態１によるオーバーレイ装置のリサイズプロセッサ制御を説明するフローチャートである。
【図７】  この発明の実施の形態２によるオーバーレイ装置のリサイズプロセッサ制御を説明する概念図である。
【図８】  この発明の実施の形態２によるオーバーレイ装置のリサイズプロセッサ制御を説明する概念図である。
【図９】  この発明の実施の形態２によるオーバーレイ装置のリサイズプロセッサ制御を説明する概念図である。
【図１０】  従来のオーバーレイ装置を示すブロック図である。
【図１１】  従来のオーバーレイを説明する概念図である。
【符号の説明】
１  ベース画像入力端子、２〜５  オーバーレイ画像入力端子、
７〜１０  オーバーレイ画像用リサイズプロセッサ、
１１  オーバーレイ用スイッチ、１２  画像出力端子、
１３  マイコン制御回路、１８  ベース画像用リサイズプロセッサ、
１９  判定回路。
【図１】
0004707207.tif 000002
【図２】
0004707207.tif 000003
【図３】
0004707207.tif 000004
【図４】
0004707207.tif 000005
【図５】
0004707207.tif 000006
【図６】
0004707207.tif 000007
【図７】
0004707207.tif 000008
【図８】
0004707207.tif 000009
【図９】
0004707207.tif 000010
【図１０】
0004707207.tif 000011
【図１１】
0004707207.tif 000012