(57)【特許請求の範囲】
【請求項１】
三次元ＣＡＤを利用して設計した微小電子エミッタの微小立体構造物の三次元モデルから算出した描画データに基づいて、集束イオンビームの位置的、時間的制御を行い、絶縁性基部の中心部に形成されるカソード電極と、前記絶縁性基部の外周面に被覆されるアノード電極を形成する微小電子エミッタの作製方法において、前記カソード電極は、先端が針状体からなる外周面に曲面を有する突起状のＤＬＣチップであり、前記アノード電極は、ＤＬＣ支持柱と該ＤＬＣ支持柱の先端で支持される環状体を有し、該環状体の中心部に前記突起状のＤＬＣチップの先端の前記針状体が位置することを特徴とする微小電子エミッタの作製方法。
【請求項２】
請求項１記載の微小電子エミッタの作製方法を用いて作製される微小電子エミッタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外形の大きさがμｍからｎｍオーダの微小立体構造を任意の寸法、形状、表面粗さ、材料で形成可能な集束イオンビーム励起表面反応を利用した化学気相成長法（ＦＩＢ−ＣＶＤ）を用いた微小電子エミッタの作製方法及びそれによって作製される微小電子エミッタに関するものである。
【背景技術】
【０００２】
微小なツールは従来、半導体製造プロセスである光または電子ビームを用いたリソグラフィによるパターン形成およびドライまたはウェットエッチングを用いて作製されている。ＣＶＤを用いて微小立体構造を作製する方法としては、光（レーザ）、集束電子ビーム（ＦＥＢ）、ＦＩＢ（下記特許文献１〜３，非特許文献１〜２参照）を用いたものがある。
【特許文献１】特開２００４−３４５００９号公報
【特許文献２】ＷＯ２００４／０７７５３６号公報
【特許文献３】ＷＯ２００４／０７６３４３号公報
【非特許文献１】Ｓ．Ｍａｔｓｕｉ，Ｔ．  Ｋａｉｔｏ，Ｊ．Ｆｕｊｉｔａ，Ｍ．Ｋｏｍｕｒｏ，Ｋ．Ｋａｎｄａ  ａｎｄ  Ｙ．Ｈａｒｕｙａｍａ，J.Ｖａｃ．Ｓｃｉ．＆  Ｔｅｃｈｎｏｌ．，Ｂ１８，３１８１ (２０００) ．
【非特許文献２】Ｔ．Ｈｏｓｈｉｎｏ，Ｋ．Ｗａｔａｎａｂｅ，Ｒ．Ｋｏｍｅｔａｎｉ，Ｔ．Ｍｏｒｉｔａ，Ｋ．Ｋａｎｄａ，Ｙ．Ｈａｒｕｙａｍａ，Ｔ．Ｋａｉｔｏ，Ｊ．Ｆｕｊｉｔａ，Ｍ．Ｉｓｈｉｄａ，Ｙ．Ｏｃｈｉａｉ，ａｎｄ  Ｓ．Ｍａｔｓｕｉ，Ｊ．Ｖａｃ．Ｓｃｉ．＆  Ｔｅｃｈｎｏｌ．，Ｂ２１，２７３２ (２００３) ．
【発明の開示】
【発明が解決しようとする課題】
【０００３】
電子銃として用いる微小電子エミッタは、半導体製造プロセスである光または電子ビームを用いたリソグラフィによるパターン形成、及びドライまたはウェットエッチングにより、作製されている。そのため微小電子エミッタ構造を形成するためには、複数のプロセスが必要であった。また、既存の材料を利用したものとしては、カーボンナノチューブを用いたものがあるが、任意の形状や場所に微小電子エミッタ構造を形成するのが困難であった。
【０００４】
本発明は、上記状況に鑑みて、簡単なプロセスで任意の位置・形状に微小電子エミッタを作製することができる微小電子エミッタの作製方法及びそれを用いて作製される微小電子エミッタを提供することを目的とする。
【課題を解決するための手段】
【０００５】
〔１〕三次元ＣＡＤを利用して設計した微小電子エミッタの微小立体構造物の三次元モデルから算出した描画データに基づいて、集束イオンビームの位置的、時間的制御を行い、絶縁性基部の中心部に形成されるカソード電極と、前記絶縁性基部の外周面に被覆されるアノード電極を形成する微小電子エミッタの作製方法において、前記カソード電極は、先端が針状体からなる外周面に曲面を有する突起状のＤＬＣチップであり、前記アノード電極は、ＤＬＣ支持柱とこのＤＬＣ支持柱の先端で支持される環状体を有し、この環状体の中心部に前記突起状のＤＬＣチップの先端の前記針状体が位置することを特徴とする。
【０００６】
〔２〕微小電子エミッタであって、上記〔１〕記載の微小電子エミッタの作製方法を用いて作製される。
【発明の効果】
【０００７】
以上、詳細に説明したように、本発明により、以下のような効果を奏することができる。
（Ａ）ＦＩＢ−ＣＶＤによる微小電子エミッタの作製方法を利用することで、任意の場所に任意の材料で任意の形状を有する微小電子エミッタの作製が可能である。
（Ｂ）ガラスキャピラリーを利用した微小多端子電極の作製が可能であり、さまざまなデバイスへの適用が可能である。
【０００８】
（Ｃ）ＦＩＢ−ＣＶＤによる微小電子エミッタの作製方法を利用することにより得られた微小電子エミッタを応用して、さまざまなデバイスへの応用が可能である。
【発明を実施するための最良の形態】
【０００９】
本発明の微小電子エミッタの作製方法は、三次元ＣＡＤを利用して設計した微小電子エミッタの微小立体構造物の三次元モデルから算出した描画データに基づいて、集束イオンビームの位置的、時間的制御を行い、絶縁性基部の中心部に形成されるカソード電極と、前記絶縁性基部の外周面に被覆されるアノード電極を形成する微小電子エミッタの作製方法において、前記カソード電極は、先端が針状体からなる外周面に曲面を有する突起状のＤＬＣチップであり、前記アノード電極は、ＤＬＣ支持柱とこのＤＬＣ支持柱の先端で支持される環状体を有し、この環状体の中心部に前記突起状のＤＬＣチップの先端の前記針状体が位置する。
【実施例】
【００１０】
以下、本発明の実施の形態について詳細に説明する。
本発明者らはフェナントレンガス（原料ガス）を用いてＤｉａｍｏｎｄ−ｌｉｋｅ  Ｃａｒｂｏｎ (ＤＬＣ) で構成されたナノワイングラス、コイル、ピラーなどのさまざまな微小立体構造物をＦＩＢ−ＣＶＤにより自由に作製することをこれまでに示している〔上記特許文献１〜３及び非特許文献１参照〕。
【００１１】
図１は本発明にかかるＦＩＢ−ＣＶＤによる立体構造の形成原理を示す模式図である。
そのＦＩＢ−ＣＶＤによる立体構造形成の模式図を図１に示している。
この図に示すように、ここでは、電子計算機を利用して設計した微小立体構造物（ここでは微小電子エミッタ）の三次元モデルデータを基板１上の微小立体構造物２の先端の径方向と高さに分割して、その断面形状を算出して得られた積層構造の離散的な描画データに基づいて、ビームの照射位置、照射時間を決定し、集束イオンビーム４及びＣＶＤのガス原料３を制御する。そのために、制御装置５は、ＣＰＵ（中央処理装置）５Ａ、微小電子エミッタの三次元モデルデータメモリ５Ｂ、データ入力装置５Ｃ、入出力インターフェース５Ｄ、表示装置５Ｅ等を備えている。
【００１２】
そして、ＣＶＤのガス原料３をガスノズル（図示なし）から噴射し、基板１に吸着させ、その吸着原料分子にＧａ+ 集束イオンビーム４を照射することで微小立体構造物（微小電子エミッタ）２をＣＶＤにより形成していくものである。独自に開発した三次元−ＣＡＭを用いてイオンビームを任意方向にスキャンさせることで任意形状の立体構造（微小電子エミッタ）を作製することが可能である。このＦＩＢを用いた立体ナノ構造物の形成技術は、さまざまな立体ナノ構造デバイスを作製する上で非常に有効な技術である。
【００１３】
ここでは、微小電子エミッタの作製を目的として、ＦＩＢ−ＣＶＤにより堆積させたＤＬＣ・Ｗ・Ｆｅで形成したピラー構造の電界電子放出特性について調べた。
図２は本発明にかかるＦＩＢ−ＣＶＤにより作製したピラー構造を示す図であり、図２（ａ）は上記したＤＬＣピラー６を、図２（ｂ）はタングステン（Ｗ）ピラー７を、図２（ｃ）は鉄（Ｆｅ）ピラー８をそれぞれ示す図である。
【００１４】
この図に示すＤＬＣ・Ｗ・Ｆｅピラー６，７，８は、それぞれＦＩＢ−ＣＶＤのためのガス原料としてフェナントレン（Ｃ14Ｈ10）・タングステンヘキサカルボニル〔Ｗ（ＣＯ）6 〕・フェロセン（Ｆｅ（Ｃ5 Ｈ5 ）2 ）を用いて作製した。ＤＬＣ・Ｗ・Ｆｅピラー先端の曲率半径は、それぞれ３０ｎｍ、３９ｎｍ、５０ｎｍであった。電界電子放出実験は、図３のように室温でＦＩＢ装置の試料室内で行った。引き出し電極として、リング型のＤＬＣアノード１１をＷプローブ１２上に作製した。このＷプローブ１２上のリングアノード１１の位置をマニピュレータ（図示なし）で制御することにより、ＤＬＣ・Ｗ・Ｆｅピラー１３の先端とリングアノード１１の距離をそれぞれ、２７０ｎｍ、２５０ｎｍ、１１０ｎｍに調整した。その測定の結果を、図４にグラフとして示す。図４において、横軸は印加電圧〔Ｖ〕、縦軸は電流〔μＡ〕である。
【００１５】
ＤＬＣ・Ｗ・Ｆｅピラーからの電界電子放出の閾値電圧はそれぞれ５５Ｖ，１８０Ｖ、１９５Ｖであった。また、この測定データを基に図５に示すようなＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ (Ｆ−Ｎ）プロットを描いた。図５において、横軸は１０００／Ｖ〔１／Ｖ〕を、縦軸はＩ／Ｖ2 〔Ａ／Ｖ2 〕を示している。
それにより、Ｆ−Ｎの式に従いＦ−Ｎプロットが線形の関係を有していたことから、測定電流が電界電子放出によるエミッション電流であることが示された。また、Ｆ−Ｎプロットの傾きは仕事関数に依存しているため、これら３種の材料の中ではＤＬＣが一番小さな仕事関数を有していることが明らかとなった。
【００１６】
次に、ＤＬＣピラーからの電界電子放出の電界依存性について調べた。リングアノードとＤＬＣピラー先端の距離を２７０ｎｍ、４４０ｎｍ、４６０ｎｍと変えた場合の電界電子放出のＩ−Ｖ特性を測定した。その結果、図６のようなＩ−Ｖ曲線が得られた。図６において、横軸は印加電圧〔Ｖ〕、縦軸は電流〔Ａ〕、□は接触状態、リングアノードとＤＬＣピラー先端の距離が、○は２７０ｎｍ、△は４４０ｎｍ、◇は４６０ｎｍの場合である。また、そのデータを基にＦ−Ｎプロットを描き、測定電流が電子放出による物であることを確認した。リングアノードとＤＬＣピラー先端の距離が近くなる程、電界放出の閾値電圧は小さくなっていることやＦ−Ｎプロット（図７）の傾きがなだらかになることから、ＤＬＣピラーからの電界電子放出の電界依存性を明瞭に示しているといえる。なお、図７において、横軸は１０００／Ｖ〔１／Ｖ〕、縦軸はＩ／Ｖ2 〔Ａ／Ｖ2 〕、リングアノードとＤＬＣピラー先端の距離が、□は２７０ｎｍ、○は４４０ｎｍ、△は４６０ｎｍの場合である。
【００１７】
次に、ＦＩＢ−ＣＶＤにより作製した微小電子エミッタの適用例について述べる。
まず、ＦＩＢ−ＣＶＤによる微小電子エミッタの作製方法を用いることで、図８に示すようなナノマニュファクチュアリングを目的としたナノツールを作製することが可能である。具体的には、さまざまな方向からのスポットデポジションを目的としたナノツール（微小な電子銃）を作製することが可能である。
【００１８】
ＦＩＢ−ＣＶＤによる微小電子エミッタの作製方法を用いることで、ガラスキャピラリー上に電子エミッタを作製することができるため、電子銃の小型化を行うことができる。つまり、微小な電子銃は位置の三次元的自由度が高く、マニピュレータ等で電子銃自体の位置制御を行えば、さまざまな方向へと電子を放出させることができる。
以下、本発明の微小電子エミッタの作製方法について詳細に述べる。
【００１９】
図９は本発明の実施例を示すガラスキャピラリーを利用した２端子電極の作製工程図である。
まず、図９（ａ）に示すように、ガラスキャピラリー２１内にＡｌ−Ｎｉワイヤ２２を通し、マイクロピペットプラーでガラスキャピラリー２１とＡｌ−Ｎｉワイヤ２２を引き伸ばした。この工程で、ガラスキャピラリー２１内にＡｌ−Ｎｉ電極２３を作製することができる。その後、図９（ｂ）に示すように、ＤＣスパッタリングによりガラスキャピラリー２１の外周面にＡｕコーティングを行い、Ａｕ電極２４を作製した。次に、図９（ｃ）に示すように、ＦＩＢを用いたエッチングによりガラスキャピラリー先端２５を成形し、ガラスキャピラリー２１を利用してＡｌ−Ｎｉ電極２３とＡｕ電極２４からなる２端子電極２６を作製した。この２端子電極２６の作製方法を用いることにより、ガラスキャピラリーを用いて、３端子、４端子等の多端子電極の作製も可能であり、用途として微小電子エミッタのみに限定されるものではなく、マニピュレータ、センサ等のデバイスへの適用も可能である。
【００２０】
図１０は本発明の実施例を示す２端子電極を有したガラスキャピラリー上にＦＩＢ−ＣＶＤを用いて作製した微小電子エミッタの作製工程図である。
図１０に示すように、２端子電極３１（図９の２端子電極２６に対応）を有するガラスキャピラリー３２上にＦＩＢ−ＣＶＤを用いて微小電子エミッタの作製を行った。まず、図１０（ａ）に示すように、Ａｌ−Ｎｉ電極３３上に冷陰極（カソード）電極３５をＤＬＣで形成した。その後、図１０（ｂ）に示すように、ＤＬＣアノード電極３６をＡｕ電極３４上に作製した。
【００２１】
ここで、冷陰極（カソード）電極（第１電極）３５は、先端が針状体３５Ａからなる外周面が曲面を有する突起状のＤＬＣチップ３５Ｂであり、前記アノード電極（第２電極）３６は先端の環状体３６Ａとその環状体３６Ａを支持するＤＬＣ支持柱３６Ｂを有し、その環状体３６Ａの中心部に前記突起状のＤＬＣチップ３５Ｂの先端の針状体３５Ａが位置する。
【００２２】
図１１に２端子電極を有したガラスキャピラリー上に作製した微小電子源である微小電子エミッタのＳＥＭ像を示す。冷陰極（カソード）電極であるＤＬＣチップ先端の曲率半径は５０ｎｍであり、ＤＬＣチップ先端とＤＬＣアノード電極の距離は５００ｎｍである。電界電子放出特性評価を行った結果のＩ−Ｖ特性を図１２に示す。図１２において、横軸は印加電圧〔Ｖ〕、縦軸は電流〔ｎＡ〕を示している。
【００２３】
この図から明らかなように、１８０Ｖを閾値電圧として電子放出が起こった。また、測定したＩ−Ｖ曲線に基づくＦ−Ｎプロット（図１３）により測定電流が電子放出による物であることを確認した。なお、図１３において、横軸は１０００／Ｖ〔１／Ｖ〕、縦軸はＩ／Ｖ2 〔Ａ／Ｖ2 〕を示している。
また、上記したＤＬＣカソード電極又はＤＬＣアノード電極に代えて、図２に示したように、Ｗピラー及び又はＦｅピラーを用いるようにしてもよい。
【００２４】
さらに、ＦＩＢ−ＣＶＤによる微小電子エミッタの作製方法を用いることにより、微小電子エミッタアレイ等も作製することができ、フィールドエミッションディスプレイ（ＦＥＤ）等への応用も可能である。
上記にしたように、本発明によれば、
（１）ＦＩＢ−ＣＶＤによる微小電子エミッタの作製方法を利用することで、任意の形状を有する微小電子エミッタを作製することが可能である。
【００２５】
（２）ＦＩＢ−ＣＶＤによる微小電子エミッタの作製方法を利用することで、シリコン基板上、ＡＦＭのカンチレバー上、ガラスキャピラリー上等の任意の場所に微小電子エミッタを作製することが可能である。
（３）ＦＩＢ−ＣＶＤによる微小電子エミッタの作製方法を利用することで、ＣＶＤのためのガス原料を選択することにより、任意の材料で微小電子エミッタを作製することが可能である。
【００２６】
（４）ガラスキャピラリーを利用した微小多端子電極の作製が可能である。
（５）ＦＩＢ−ＣＶＤによる微小電子エミッタの作製方法を利用することで、任意の場所において微小電子エミッタを作製することが可能である。
（６）ＦＩＢ−ＣＶＤによる微小電子エミッタの作製方法を利用することにより得られた微小電子エミッタを、さまざまなデバイスに応用すること可能である。
【００２７】
さらに、本発明の微小電子エミッタの作製方法において、前記ＣＶＤは集束イオンビーム法または電子ビームＣＶＤ法によることができる。
なお、本発明は、上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形・応用が可能であり、これらを本発明の範囲から排除するものではない。
【産業上の利用可能性】
【００２８】
本発明の微小電子エミッタは、電子を放出させることができる電子銃として利用可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明にかかるＦＩＢ−ＣＶＤによる立体構造の形成原理を示す模式図である。
【図２】本発明にかかるＦＩＢ−ＣＶＤにより作製したピラー構造を示す図である。
【図３】電界電子放出実験概要図である。
【図４】電界電子放出実験装置による各材料からの電界電子放出のＩ−Ｖ特性図である。
【図５】電界電子放出実験装置による各材料からの電界電子放出のＦ−Ｎプロット図である。
【図６】ＤＬＣピラーからの電界電子放出のＩ−Ｖ特性図である。
【図７】ＤＬＣピラーからの電界電子放出のＦ−Ｎプロット図である。
【図８】ナノツールによるナノマニュファクチュアリングの模式図である。
【図９】本発明の実施例を示すガラスキャピラリーを利用した２端子電極の作製工程図である。
【図１０】本発明の実施例を示す２端子電極を有したガラスキャピラリー上にＦＩＢ−ＣＶＤを用いて作製した微小電子エミッタの作製工程図である。
【図１１】２端子電極を有したガラスキャピラリー上に作製した微小電子源である微小電子エミッタのＳＥＭ像を示す図である。
【図１２】ガラスキャピラリー上に作製した微小電子エミッタのＩ−Ｖ特性図である。
【図１３】ガラスキャピラリー上に作製した微小電子エミッタのＦ−Ｎプロット図である。
【符号の説明】
【００３０】
１    基板
２    微小立体構造物
３    ＣＶＤのガス原料
４    Ｇａ+ 集束イオンビーム
５    制御装置
５Ａ    ＣＰＵ（中央処理装置）
５Ｂ    微小電子エミッタの三次元モデルデータメモリ
５Ｃ    データ入力装置
５Ｄ    入出力インターフェース
５Ｅ    表示装置
６    ＤＬＣピラー
７    タングステン（Ｗ）ピラー
８    鉄（Ｆｅ）ピラー
１１    リング型のＤＬＣアノード
１２    Ｗプローブ
１３    ＤＬＣ・Ｗ・Ｆｅピラー
２１，３２    ガラスキャピラリー
２２    Ａｌ−Ｎｉワイヤ
２３，３３    Ａｌ−Ｎｉ電極
２４，３４    Ａｕ電極
２５    ガラスキャピラリー先端
２６，３１    ２端子電極
３５    冷陰極（カソード）電極
３６    ＤＬＣアノード電極
３５Ａ    針状体
３５Ｂ    外周面が曲面を有する突起状のＤＬＣチップ
３６Ａ    環状体
３６Ｂ    ＤＬＣ支持柱
【図４】
0004672534.tif 000002
【図５】
0004672534.tif 000003
【図６】
0004672534.tif 000004
【図７】
0004672534.tif 000005
【図１２】
0004672534.tif 000006
【図１３】
0004672534.tif 000007
【図１】
0004672534.tif 000008
【図２】
0004672534.tif 000009
【図３】
0004672534.tif 000010
【図８】
0004672534.tif 000011
【図９】
0004672534.tif 000012
【図１０】
0004672534.tif 000013
【図１１】
0004672534.tif 000014