(57)【特許請求の範囲】
【請求項１】
プリント配線基板上に搭載され、搭載される回路部品間がプリント配線により電気的に接続されるもので、
出力ポートを介して、シリアルデータを出力可能に構成されるワンチップマイクロコンピュータと、
このマイクロコンピュータより出力されるシリアルデータを受信して所定ビット数のパラレルデータに変換し、前記パラレルデータの出力制御が前記マイクロコンピュータより与えられる制御信号により行われるシリアル／パラレル変換回路とで構成されるマイクロコンピュータシステムにおいて、
前記シリアル／パラレル変換回路のパラレルデータ出力端子における、最上位側から１ビット以上の端子を、前記マイクロコンピュータの入力ポートに接続し、
前記マイクロコンピュータは、所定ビット数のシリアルデータ出力を完了した場合に、前記入力ポートを介して与えられるデータ値が対応する出力データ値と不一致であれば異常を判定することを特徴とするマイクロコンピュータシステム。
【請求項２】
プリント配線基板上に搭載され、搭載される回路部品間がプリント配線により電気的に接続されるもので、
出力ポートを介して、シリアルデータを出力可能に構成されるワンチップマイクロコンピュータと、
このマイクロコンピュータより出力されるシリアルデータを受信して所定ビット数のパラレルデータに変換し、前記パラレルデータの出力制御が前記マイクロコンピュータより与えられる制御信号により行われるシリアル／パラレル変換回路とで構成されるマイクロコンピュータシステムにおいて、
前記シリアル／パラレル変換回路が複数搭載される場合、それらはデイジーチェーン状に直列接続され、
前記複数のシリアル／パラレル変換回路の内、最上位側に配置される回路のパラレルデータ出力端子における１ビット以上の端子を、前記マイクロコンピュータの入力ポートに接続し、
前記マイクロコンピュータは、所定ビット数のシリアルデータ出力を完了した場合に、前記入力ポートを介して与えられるデータ値が対応する出力データ値と不一致であれば異常を判定することを特徴とするマイクロコンピュータシステム。
【請求項３】
前記最上位側に配置されるシリアル／パラレル変換回路のパラレルデータ出力端子における、最上位側から１ビット以上の端子を、前記マイクロコンピュータの入力ポートに接続することを特徴とする請求項２記載のマイクロコンピュータシステム。
【請求項４】
前記マイクロコンピュータは、前記入力ポートを介して与えられるデータ値に対応する出力データ値を、ハイ，ロウ交互に変化させることを特徴とする請求項１ないし３の何れかに記載のマイクロコンピュータシステム。
【請求項５】
前記マイクロコンピュータは、前記入力ポートを介して与えられるデータが複数ビットである場合、隣り合うビットの出力データ値が、互いに反転するように変化させることを特徴とする請求項１ないし４の何れかに記載のマイクロコンピュータシステム。
【請求項６】
前記マイクロコンピュータは、前記入力ポートを介して与えられるデータ値が対応する出力データ値と不一致となる状態が所定の期間継続した場合に、異常を判定することを特徴とする請求項１ないし５の何れかに記載のマイクロコンピュータシステム。
【請求項７】
マイクロコンピュータとシリアル／パラレル変換回路とがプリント配線基板上に搭載され、それらの間がプリント配線により電気的に接続されて構成されるマイクロコンピュータシステムに適用される異常判定方法であって、
前記シリアル／パラレル変換回路が、前記マイクロコンピュータより出力されるシリアルデータを受信して所定ビット数のパラレルデータに変換する場合に、前記シリアル／パラレル変換回路のパラレルデータ出力端子における、最上位側から１ビット以上の端子を、前記マイクロコンピュータの入力ポートに予め接続しておき、
前記マイクロコンピュータが所定ビット数のシリアルデータ出力を完了した場合に、前記入力ポートを介して与えられるデータ値が対応する出力データ値と不一致であれば異常を判定することを特徴とするマイクロコンピュータシステムの異常判定方法。
【請求項８】
マイクロコンピュータとシリアル／パラレル変換回路とがプリント配線基板上に搭載され、それらの間がプリント配線により電気的に接続されて構成されるマイクロコンピュータシステムに適用される異常判定方法であって、
前記シリアル／パラレル変換回路が複数搭載される場合、それらをデイジーチェーン状に直列接続し、
前記マイクロコンピュータより出力されるシリアルデータを受信して所定ビット数のパラレルデータに変換する場合に、前記複数のシリアル／パラレル変換回路の内、最上位側に配置される回路のパラレルデータ出力端子における１ビット以上の端子を、前記マイクロコンピュータの入力ポートに予め接続しておき、
前記マイクロコンピュータが所定ビット数のシリアルデータ出力を完了した場合に、前記入力ポートを介して与えられるデータ値が対応する出力データ値と不一致であれば異常を判定することを特徴とするマイクロコンピュータシステムの異常判定方法。
【請求項９】
前記最上位側に配置されるシリアル／パラレル変換回路のパラレルデータ出力端子における、最上位側から１ビット以上の端子を、前記マイクロコンピュータの入力ポートに接続することを特徴とする請求項８記載のマイクロコンピュータシステムの異常判定方法。
【請求項１０】
前記マイクロコンピュータの入力ポートを介して与えられるデータ値に対応する出力データ値を、ハイ，ロウ交互に変化させることを特徴とする請求項７ないし９の何れかに記載のマイクロコンピュータシステムの異常判定方法。
【請求項１１】
前記マイクロコンピュータの入力ポートを介して与えられるデータが複数ビットである場合、隣り合うビットの出力データ値が、互いに反転するように変化させることを特徴とする請求項７ないし１０の何れかに記載のマイクロコンピュータシステムの異常判定方法。
【請求項１２】
前記マイクロコンピュータの入力ポートを介して与えられるデータ値が対応する出力データ値と不一致となる状態が所定の期間継続した場合に、異常を判定することを特徴とする請求項７ないし１１の何れかに記載のマイクロコンピュータシステムの異常判定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線基板上にワンチップマイクロコンピュータと、シリアル／パラレル変換回路とを搭載して構成されるマイクロコンピュータシステム，及びマイクロコンピュータシステムの異常判定方法に関する。
【背景技術】
【０００２】
従来、マイクロコンピュータが出力するシリアルデータを、外部に接続されるシフトレジスタなどによりシリアル／パラレル変換することで、出力ポート数を拡張する技術は特許文献１，２などに開示されている。また、特許文献３には、ＳＴＭ−Ｎフレームフォーマット多重伝送データに関するフレーム同期方式において、シリアル／パラレル変換を行う技術が開示されている。
【特許文献１】特許第２７８６７３２号公報
【特許文献２】特開平４−１１２２２４号公報
【特許文献３】特開平４−２０７４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記のような構成を採用するマイコンシステムでは、データが伝送される経路に断線などの異常が発生すると、マイコンが出力したシリアルデータの送信が途切れて適切に変換されなくなり、制御対象とする機器の制御に異常が発生するという問題がある。
しかしながら、特許文献１，２に開示されている技術では、そのような異常に対処することは全く想定されていない。また、特許文献３は、通信に関する技術であると共に、やはり上記のような異常に対処することは想定されていない。
【０００４】
本発明は上記事情に鑑みてなされたものであり、その目的は、シリアルデータの伝送経路に異常が発生したことを確実に検出することができるマイクロコンピュータシステム，及びマイクロコンピュータシステムの異常判定方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、請求項１記載のマイクロコンピュータシステムは、プリント配線基板上に搭載され、搭載される回路部品間がプリント配線により電気的に接続されるもので、
出力ポートを介して、シリアルデータを出力可能に構成されるワンチップマイクロコンピュータと、
このマイクロコンピュータより出力されるシリアルデータを受信して所定ビット数のパラレルデータに変換し、前記パラレルデータの出力制御が前記マイクロコンピュータより与えられる制御信号により行われるシリアル／パラレル変換回路とで構成されるものにおいて、
前記シリアル／パラレル変換回路のパラレルデータ出力端子における、最上位側から１ビット以上の端子を、前記マイクロコンピュータの入力ポートに接続し、
前記マイクロコンピュータは、所定ビット数のシリアルデータ出力を完了した場合に、前記入力ポートを介して与えられるデータ値が対応する出力データ値と不一致であれば異常を判定することを特徴とする。
【０００６】
斯様に構成すれば、マイクロコンピュータより出力されるシリアルデータが、シリアル／パラレル変換回路においてパラレルデータに変換されるまでの経路中に異常がなければ、所定ビット数のシリアルデータ出力を完了した場合に、マイクロコンピュータの入力ポートを介して与えられるデータ値は、対応する出力データ値と一致する。したがって、両者が不一致の場合は、上記の経路中に断線などの故障が発生していることを示すことになり、異常を検出することができる。
【０００７】
また、請求項２記載のマイクロコンピュータシステムは、請求項１と同様の前提で構成されるものにおいて、
前記シリアル／パラレル変換回路が複数搭載される場合、それらはデイジーチェーン状に直列接続され、
前記複数のシリアル／パラレル変換回路の内、最上位側に配置される回路のパラレルデータ出力端子における１ビット以上の端子を、前記マイクロコンピュータの入力ポートに接続し、
前記マイクロコンピュータは、所定ビット数のシリアルデータ出力を完了した場合に、前記入力ポートを介して与えられるデータ値が対応する出力データ値と不一致であれば異常を判定することを特徴とする。
【０００８】
すなわち、複数のシリアル／パラレル変換回路がデイジーチェーン接続されている場合は、最上位側に配置される回路のパラレルデータ出力端子をマイクロコンピュータの入力ポートに接続して請求項１と同様に異常判定を行えば、データのシリ／パラ変換経路中に発生した断線などの故障を同様に検出できる。
【発明の効果】
【０００９】
請求項１記載のマイクロコンピュータシステムによれば、マイクロコンピュータが出力したデータのシリ／パラ変換経路中に発生した断線などの故障を検出できるので、システムの信頼性を向上させることができる。
【００１０】
請求項２記載のマイクロコンピュータシステムによれば、デイジーチェーン状に複数のシリアル／パラレル変換回路が接続されている場合でも、最上位側の回路の出力をチェックすることにより、途中に配置されるシリ／パラ変換回路の接続も含めて断線などの故障を効率良く検出することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明をヒートポンプ式洗濯乾燥機（ランドリー機器）に適用した一実施例について、図面を参照して説明する。まず、図３において、外箱１の内部には、水槽２が複数の支持装置３により弾性支持されて水平状態に配設されている。この水槽２の内部には、これと同軸状態で回転ドラム４が回転可能に配設されている。この回転ドラム４は、周側壁及び後壁に通風孔を兼ねる脱水孔４ａ（一部のみ図示）を多数有していて、洗濯槽、脱水槽及び乾燥室としても機能する。なお、回転ドラム４の内周面には、複数のバッフル４ｂ（１個のみ図示）が設けられている。
【００１２】
上記外箱１、水槽２及び回転ドラム４において、いずれも前面部（図中、右側部）には、洗濯物出し入れ用の開口部５、６及び７をそれぞれ有しており、そして開口部５と開口部６とは、弾性変形可能なベロー８によって水密に連通接続されている。また、外箱１の開口部５には、これを開閉する扉９が設けられている。また、前記回転ドラム４は、背面部に回転軸１０を有しており、この回転軸１０は、軸受（図示せず）に支持されて、水槽２の背面部の外側に取付けられた運転用モータとしてのアウタロータ型の三相ブラシレスＤＣモータからなるドラムモータ（洗い・脱水モータ）１１により回転駆動される。
【００１３】
外箱１の底板１ａには、複数の支持部材１２を介してケーシング１３が支持されており、そのケーシング１３の右端部上部及び左端部上部には、吐出口１３ａ及び吸入口１３ｂがそれぞれ形成されている。また、底板１ａには、ヒートポンプ（冷凍サイクル）１４を構成するコンプレッサ１５が設置されている。更に、ケーシング１３内には、同様にヒートポンプ１４を構成する凝縮器１６及び蒸発器１７が右側から左側に向け順に設置されているとともに、右端部に位置して送風ファン１８が配設されている。なお、ケーシング１３における蒸発器１７の下方に位置する部位には、皿状の水受け部１３ｃが形成されている。
【００１４】
水槽２において、前面部の上部には、吸気口１９が形成され、背面部下部には、排気口２０が形成されている。吸気口１９は、直線状ダクト２１及び伸縮自在な連結ダクト２２を介してケーシング１３の吐出口１３ａ接続されている。また、排気口２０は、環状ダクト２３及び伸縮自在の連結ダクト２４を介してケーシング１３の吸入口１３ｂに接続されている。環状ダクト２３は、水槽２の背面部の外側に取付けられており、ドラムモータ１１と同心円状をなすように形成されている。すなわち、環状ダクト２３の入口側が排気口２０に接続され、出口側が連結ダクト２４を介して吸入口１３ｂに接続されている。そして、上記ケーシング１３、連結ダクト２２、直線状ダクト２１、吸気口１９、排気口２０、環状ダクト２３及び連結ダクト１４は、空気循環経路２５を構成する。
【００１５】
外箱１内において、その後方上部には、三方弁からなる給水弁２６が配設され、また、前方上部には、洗剤投入器２６ａが配設されている。給水弁２６は、その入水口が給水ホースを介して水道の蛇口に接続され、第１の出水口が洗い用給水ホース２６ｂを介して洗剤投入器２６ａの上段の入水口に接続され、第２の出水口がすすぎ用給水ホース２６ｃを介して洗剤投入器２６ａの下段の入水口に接続されるように構成されている。そして、洗剤投入器２６ａの出水口は、水槽２の上部に形成された給水口２ａに給水ホース２６ｄを介して接続されている。
【００１６】
水槽２の底部の後方の部位には、排水口２ｂが形成されており、この排水口２ｂは、排水弁２７ａを介して排水ホース２７に接続されている。なお、排水ホース２７の一部は伸縮自在になっている。そして、ケーシング１３の水受け部１３ｃは、排水ホース２８及び逆止弁２８ａを介して排水ホース２７の途中部位に接続されている。
【００１７】
外箱１の前面上部には操作表示パネル２９が設けられており、この操作表示パネル２９には、図示はしないが、表示器及び各種の操作スイッチが設けられている。また、前記操作表示パネル２９の裏面には、制御回路３０が設けられている。制御回路３０は、ＣＰＵやＲＯＭ，ＲＡＭ，Ａ/Ｄ変換器，シリアルデータ出力回路などを含むワンチップ型のマイクロコンピュータで構成されており、操作表示パネル２９における各スイッチの操作に応じて給水弁２６、ドラムモータ１１及び排水弁２７ａを制御し、洗い、すすぎ及び脱水の洗濯運転や、ドラムモータ１１及びコンプレッサ１５を駆動する三相ブラシレスＤＣモータからなるコンプレッサモータ３２（図１参照）を制御することで乾燥運転を実行する。また、操作表示パネル２９には、洗濯運転の進行状況等が表示される。
【００１８】
図１は、制御回路３０により制御される周辺回路などを示すマイクロコンピュータシステムのブロック図である。制御回路３０は、ドラムモータ１１に取り付けた位置センサより出力される位置信号に基づいてインバータ回路３１に対して６相のＰＷＭ信号を出力してドラムモータ１１を駆動する。また、インバータ回路３１からは、ベクトル制御を行うための電流検知信号や過電流検知信号等を含む各種の検知信号が制御回路３０に与えられる。
【００１９】
また、制御回路３０は、コンプレッサモータ３２を駆動するインバータ回路３３に対して６相のＰＷＭ信号を出力してコンプレッサモータ３２を駆動する。また、インバータ回路３３からは、ベクトル制御を行うための電流検知信号や過電流検知信号等を含む各種の検知信号が制御回路３０に与えられる。
【００２０】
複数のサーミスタ３４は、各部の温度を検知して検知信号を制御回路３０に出力する。その検知対象は、凝縮器（コンデンサ）１６，蒸発器（エバポレータ）１７の入口及び出口の温度や、吐出管の温度（冷媒温度検出用）、外気温や循環空気のドラム４への入口及びドラム４からの出口の温度（乾燥終了検出用）などである。
【００２１】
ドアスイッチ３５は、扉９の開閉状態を示す信号を制御回路３０に出力する（脱水運転時など扉９が開放された場合に危険な状態が発生することを防止する）。パルス検知回路３６は、トライアック等の駆動タイミングを得るため商用交流電源より抽出した周波数（５０／６０Ｈｚ）をＡＣパルスとして制御回路３０に出力する。不揮発性メモリ３７は、例えばＥＥＰＲＯＭやＦＲＡＭ（登録商標）などであり、制御回路３０はこれらと２線式シリアル通信を行ってデータを読み書きする。不揮発性メモリ３７には、例えば機器の動作履歴を記憶させて故障解析に役立てたり、製造時に機器のばらつきを補正するデータを記憶させる。
【００２２】
前方向加速度センサ３８，後方向加速度センサ３９は、運転時にドラム４が振動する場合の加速度を、水槽２の前方向加速度，後方向加速度を検知して制御回路３０に出力する、制御回路３０はそれらの検知信号に基づき洗濯物のアンバランス状態を検出する。乾燥運転用のファンモータ４０は、動作指令及び回転数指令に応じて送風ファン１８を駆動する。リントフィルタ有無検知回路４１は、空気循環経路２５中に配置される糸くず等の除去用フィルタが所定位置にセットされているか否かを検知し、フィルタの有無に応じた信号を制御回路３０に出力する。ドレイン水タンクの水位センサ４２は、排水時の水位検知信号を制御回路３０に出力する。また、制御回路３０と上述した操作表示パネル２９との間でも、シリアル通信が行われる。
【００２３】
力率改善回路４３は、図示しない電源回路部における全波整流回路の入力側に配置される、いわゆる部分スイッチング方式の昇圧チョッパ回路を含んで構成され、電源回路の電流波形が正弦波に近づくように、電流波形のゼロクロス点を基準として与えられる駆動パルスに応じてスイッチング動作を行う。それにより電源の高調波抑制と昇圧とを行い、電力効率の向上を図るものである。入力電流検出回路４４は、コンプレッサ１５側のインバータ回路３３について入力が過大となった場合に保護を行うため、入力電流に応じた電圧を出力する。
【００２４】
制御回路３０から、８ビット構成のシリアル／パラレル（以下、Ｓ／Ｐとする）変換ＩＣ４５に対しては、CLOCK，STROBE，DATA，OUTPUT＿ENABLEの各信号が与えられている。また、Ｓ／Ｐ変換ＩＣ４６には、上記のDATAを除く各信号が与えられている。即ち、制御回路３０は、Ｓ／Ｐ変換ＩＣ４５に対し、シリアルクロック信号CLOCKに同期してシリアルデータDATAを出力し、パラレルデータに変換させる。そして、Ｓ／Ｐ変換ＩＣ４６のシリアルデータ入力端子には、Ｓ／Ｐ変換ＩＣ４５の出力端子Ｑｓ’が接続されており、Ｓ／Ｐ変換ＩＣ４５，４６はデイジーチェーン状態に接続されている。
【００２５】
制御回路３０は、Ｓ／Ｐ変換ＩＣ４５，４６に対して１６ビットのシリアルデータを出力してパラレルデータに変換させることで、そのうちの下位１２ビットを使用して各部の制御を行う。Ｓ／Ｐ変換ＩＣ４５の８ビット出力端子Ｑ８〜Ｑ１は、例えば以下の制御に割り当てられている。尚、これらは比較的低速で制御が行われても問題とならないものが選択されている。
Ｑ８：ドアロック４７，Ｑ７：排水弁２７ａ，Ｑ６：ユニット冷却ファン４８，
Ｑ５：ドレインポンプ４９，Ｑ４〜Ｑ１：冷媒流量調整弁ステッピングモータ５０（Ｘ＋，Ｘ−，Ｙ＋，Ｙ−）
ドアロック４７は、扉９のロック／アンロックを行うもので、出力端子Ｑ８によりそのロック制御を行い、出力端子Ｑ７により排水弁２７ａの開閉を制御する。ユニット冷却ファン４８は、制御回路３０が搭載されている回路基板などを送風冷却するもので、出力端子Ｑ６によりその駆動制御を行う。また、ユニット冷却ファン４８側より制御回路３０に対して回転数信号が出力される。ドレインポンプ４９は、乾燥運転時の結露水を排出するポンプであり、出力端子Ｑ５によりその駆動制御を行う。冷媒流量調整弁ステッピングモータ５０は、ヒートサイクルを循環する冷媒流量調整弁の開度を決めるもので、出力端子Ｑ４〜Ｑ１により前記モータ５０を駆動する回路を構成するスイッチング素子のＯＮ／ＯＦＦ制御を行う。
【００２６】
Ｓ／Ｐ変換ＩＣ４５の出力端子のうち、下位４ビットＱ４〜Ｑ１は、例えば以下の制御に割り当てられている。
Ｑ４：洗浄液循環ポンプ５１，Ｑ３：風呂水弁５２，Ｑ２：ソフター弁５３，
Ｑ１：給水弁２６
洗浄液循環ポンプ５１は、洗濯運転中に水槽２内の洗浄液を循環させるポンプであり、出力端子Ｑ４によりその駆動制御を行う。風呂水弁５２は、風呂水ポンプにより汲み上げた風呂水の供給を水槽２内へ行う弁であり、出力端子Ｑ３によりその開閉制御を行う。ソフター弁５３は、柔軟仕上げ剤の投入を水槽２内へ行う弁であり、出力端子Ｑ２によりその開閉制御を行う。また、出力端子Ｑ１により給水弁２６の開閉制御を行う。そして、出力端子Ｑ６，Ｑ５は不使用であり、最上位の２ビット出力端子Ｑ８，Ｑ７は、制御回路３０の入力ポートに接続されている。これらに関する動作については後述する。
【００２７】
図２は、Ｓ／Ｐ変換ＩＣ４５，４６の内部構成を示すものである。これは周知のものであり、シフトレジスタ５４と、データラッチ部５５と、ゲート部５６と、３ステート出力部５７とで構成される。シフトレジスタ５４は、直列に接続された９個のＤＱフリップフロップで構成され、データラッチ部５５は、上記シフトレジスタ５４の下位８ビット側の出力データをラッチする８個のデータラッチで構成される。
ゲート部５６は、データラッチ部５５の出力データをイネーブル制御するためのＮＡＮＤゲート５６ａ及びＮＯＲゲート５６ｂの組が８個で構成され、３ステート出力部５７は、電源ＶDDとグランドとの間に直列接続され、ゲートがＮＡＮＤゲート５６ａ，ＮＯＲゲート５６ｂにそれぞれ接続されるＰチャネルＭＯＳＦＥＴ５７Ｐ，ＮチャネルＭＯＳＦＥＴ５７Ｎの組が８個で構成される。
【００２８】
Ｓ／Ｐ変換ＩＣ４６の入力端子DATAには、制御回路３０が出力するシリアルデータが与えられ、シリアルクロックCLOCKによりシフトレジスタ５４の内部でデータが順次転送される。シフトレジスタ５４の最終段に配置されているＤＱフリップフロップの出力端子Ｑは、外部出力端子Ｑｓ’となっており、Ｓ／Ｐ変換ＩＣ４５の出力端子Ｑｓ’が、Ｓ／Ｐ変換ＩＣ４６の入力端子DATAに接続されている。
制御回路３０が出力する信号STROBEは、データラッチ部５５のラッチタイミング信号として与えられており、同信号OUTPUT＿ENABLEは、ゲート部５６の出力制御信号として与えられている。出力許可信号であるOUTPUT＿ENABLEがロウレベルの場合、３ステート出力部５７の出力状態はハイインピーダンスとなる。
【００２９】
そして、図１に示す回路を構成する各回路部品や素子は回路基板上に搭載されており、各部の電気的接続は、銅箔などのプリント配線パターンによって行われている。以上の構成において、制御回路３０と、Ｓ／Ｐ変換ＩＣ４５及び４６が、マイクロコンピュータシステム５８を構成している。
【００３０】
次に、本実施例の作用について図４乃至図７も参照して説明する。図４は、制御回路３０（主として、ＣＰＵ）による処理内容を、本発明の要旨に係る部分について説明するフローチャートである。電源が投入されて処理を開始すると、制御回路３０は、内部のレジスタやメモリ，出力ポートの状態等を初期化する処理を行う（ステップＳ１）。それから、Ｓ／Ｐ変換ＩＣ４５，４６に初期値データをシリアルに送信して、それらのＩＣ４５，４６のパラレル出力端子Ｑ８〜Ｑ１を初期化する（ステップＳ２）。
【００３１】
図５は、ステップＳ２における初期化の状態を示すタイミングチャートである。制御回路３０は、１６ビット分のデータ「０」をシリアルクロックCLOCKに同期して送信すると、信号STROBEを出力してＳ／Ｐ変換ＩＣ４５，４６内のデータラッチ部４８にデータ「０」をラッチさせる。それから、信号OUTPUT＿ENABLEをアクティブ（ハイレベル）にして、Ｓ／Ｐ変換ＩＣ４５，４６の各出力端子Ｑ８〜Ｑ１よりロウレベルを出力させる。なお、以降に、Ｓ／Ｐ変換ＩＣ４５，４６の出力状態を設定する周期（メインループ）は１ｍ秒として、信号STROBEは１ｍ秒毎に出力される。また、信号OUTPUT＿ENABLEは、以降はアクティブ状態に維持される。
【００３２】
再び図４を参照する。制御回路３０は、上記の設定周期１ｍ秒の経過を待ち（ステップＳ３）、１ｍ秒が経過すると（ＹＥＳ）各種の動作処理を行う（ステップＳ４）。ここでの「動作処理」とは、Ｓ／Ｐ変換ＩＣ４５，４６の出力状態を変更する必要がある場合は、その新たな出力状態に対応する１６ビットデータをシリアル信号出力回路にセットして送信させる処理である。
【００３３】
続くステップＳ５において、制御回路３０は、Ｓ／Ｐ変換ＩＣ４６（図中ではＩＣ２）の出力端子Ｑ８，Ｑ７のデータ値を（前回の処理で設定された値）、入力ポートを参照して読み込む。そして、そのデータ値が、自身が前回設定して送信したデータ値と一致しているか否かを判断する（ステップＳ６）。両者が一致していれば（ＹＥＳ）、シリアル／パラレル変換を行うデータの送信経路に異常はないことになる。その場合、信号STROBEをアクティブにして、Ｓ／Ｐ変換ＩＣ４５，４６（ＩＣ１，ＩＣ２）の出力状態を更新（同じデータを再度出力する場合を含む）する（ステップＳ７）。それから、ステップＳ３に戻る。
【００３４】
図６は、ステップＳ２の処理に続いて実行される通常動作時において、Ｓ／Ｐ変換ＩＣ４５，４６の出力状態を設定する場合の図５相当図である。例えば、Ｓ／Ｐ変換ＩＣ４５の第５ビット出力端子Ｑ５をハイレベルにして、ドレインポンプ４９をＯＮさせる場合、対応する１６ビットシリアルデータの先頭から１２ビット目のデータをハイレベルにする。また、Ｓ／Ｐ変換ＩＣ４６（図中ではＩＣ２）の出力端子Ｑ８，Ｑ７は、上述したように異常検知に使用する。そのため、例えばある周期で上記２ビットを「ハイ，ロウ」として出力すると次の周期では「ロウ，ハイ」として、交互に反転させるパターンで出力する。その結果、上記２ビットの１ｍ秒毎の出力状態を参照すれば、図７に示すパターンとなる。
【００３５】
この場合、出力端子Ｑ８，Ｑ７のデータ変化を個別に（時系列的，若しくは直列的に）見ても、データ値が１ｍ秒毎に「ハイ，ロウ」交互に変化すると共に、出力端子Ｑ８，Ｑ７のデータ変化を並列的に見ても、隣合うデータ値が１ｍ秒毎に「ハイ，ロウ」交互に変化する。
尚、制御回路３０は、基本的に信号STROBEを１ｍ秒毎に出力するので、ドレインポンプ４９のＯＮ状態を継続する場合には、各周期毎にＳ／Ｐ変換ＩＣ４５の出力端子Ｑ５をハイレベルに設定する。
【００３６】
再び図４を参照する。一方、ステップＳ６において両者が一致しない場合は、シリアル／パラレル変換を行うデータの送信経路に、断線等の異常が発生している可能性がある。そこで、両者が不一致となった回数をカウントし（ステップＳ８）、不一致状態が連続５回に達すると（ステップＳ９：ＹＥＳ）異常の発生を確定し、操作表示パネル２９においてエラー表示を行う（ステップＳ１０）。そして、信号OUTPUT＿ENABLEをインアクティブにして、Ｓ／Ｐ変換ＩＣ４５，４６によるデータ出力を停止する（ステップＳ１１）。更に、その時点で洗濯運転や乾燥運転を実行している場合は（ステップＳ１２：ＹＥＳ）、その運転を停止させる（ステップＳ１３）。
【００３７】
以上のように本実施例によれば、Ｓ／Ｐ変換ＩＣ４６の出力端子における、最上位側から２ビットの端子Ｑ８，Ｑ７を制御回路３０の入力ポートに接続し、制御回路３０のＣＰＵは、シリアルデータ出力回路により１６ビットのシリアルデータ出力を完了した場合に、入力ポートを介して与えられるデータ値が対応する出力データ値と不一致であれば、異常を判定するようにした。
【００３８】
すなわち、制御回路３０とＳ／Ｐ変換ＩＣ４５，４６との間はプリント配線パターンにより接続されているため、半田付け部分の剥離等の不具合により断線が発生し易く、断線が発生すると、その部分以降のパラレル変換データは正常に出力することができなくなる。そして、複数のＳ／Ｐ変換ＩＣ４５，４６がデイジーチェーン状に接続されている場合には、断線等が発生する確率がより高くなる。したがって、本実施例のように最上位側のＳ／Ｐ変換ＩＣ４６の出力をチェックすることにより、上記データの変換経路の途中における接続も含めて断線などの故障の発生も異常として効率良く検出することが可能となり、マイコンシステム５１，又はそのマイコンシステム５８を適用した製品である洗濯乾燥機の信頼性を向上させることができる。
【００３９】
また、制御回路３０は、入力ポートを介して与えられるデータ値に対応する出力データ値を、設定周期毎にハイ，ロウ交互に変化させる。すなわち、上記データの変換経路中に断線が発生するとデータ値は固定されるので、判定対象とするデータ値を交互に反転させることで、異常検出を確実に行うことができる。更に、判定対象を２ビットとして、隣り合うビットの関係でも出力データ値が、互いに反転するように変化させるので、出力端子Ｑ８，Ｑ７が例えば半田ブリッジなどで短絡している場合には両者のデータが同じ値となることから、短絡が発生している場合も異常として検出することができる。
【００４０】
加えて、制御回路３０は、入力ポートを介して与えられるデータ値が対応する出力データ値と不一致となる状態が所定の期間継続（５回連続）した場合に異常を判定するので、例えば外部からのノイズの影響により異常が一時的に検出された場合などに、誤判定を防止することができる。また、異常を判定すると、Ｓ／Ｐ変換ＩＣ４５，４６の出力をディスエーブル状態にするので、異常な状態のまま出力が継続されることを回避できる。例えばステッピングモータ５０の制御において、異常な出力状態が固定されると、モータ５０のコイルが異常発熱するおそれがあるが、そのような状態の発生を回避することが可能となる。更にまた、異常を判定した場合に洗濯運転，乾燥運転を行っている場合は、その運転を停止させるので、安全性が向上する。
【００４１】
本発明は上記し、図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
パラレルデータの出力設定周期は１ｍ秒に限ることなく、適宜変更して実施すれば良い。
Ｓ／Ｐ変換ＩＣ４６の出力端子における最上位側から２ビットを判定対象とするものに限ることなく、例えば出力端子Ｑ６，Ｑ５を判定対象としても良い。また、３ビット以上、或いは１ビットだけを判定対象としても良い。
Ｓ／Ｐ変換ＩＣ４５を１個だけ使用しても良いし、３個以上のＳ／Ｐ変換ＩＣを使用しても良い。
Ｓ／Ｐ変換ＩＣは、８ビット構成に限ることなく、例えば４ビット，１２ビット，１６ビット構成であっても良い（４の倍数に限らない）。
【００４２】
判定対象とするデータの出力パターンは、必ずしも交互に反転させる必要はない。
異常判定する場合のステップＳ９における連続カウント回数は、５回に限ることなく、適宜変更して実施すれば良い。また、必ずしも複数回の連続カウントを以て異常を判定するものに限らず、一回の判定結果により異常を確定しても良い。
判定対象とする出力端子は、必ずしも通常の制御では使用しない、異常判定専用の端子に限ることはない。例えば、異常判定を初期処理において１回だけ行うようにして、それ以降は、判定対象出力端子を通常の制御で使用するように構成しても良い。
ドラム４の回転軸は必ずしも水平である必要はなく、１０数度〜数１０度仰角となるように配置しても良い。
洗濯乾燥機に限ることなく、同様のマイコンシステムを使用する電子機器であれば広く適用することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施例であり、マイクロコンピュータシステムの構成を中心に示すブロック図
【図２】シリアル／パラレル変換ＩＣの内部構成を示す図
【図３】洗濯乾燥機の縦断側面図
【図４】制御回路による処理内容を示すフローチャート
【図５】図４のステップＳ２における初期化の状態を示すタイミングチャート
【図６】図４のステップＳ４以降の処理に対応するタイミングチャート
【図７】出力端子Ｑ８，Ｑ７のデータ値が、設定周期毎に変化する状態を示すタイミングチャート
【符号の説明】
【００４４】
図面中、３０は制御回路（マイクロコンピュータ）、４５，４６はシリアル／パラレル変換ＩＣ（シリアル／パラレル変換回路）、５８はマイクロコンピュータシステムを示す。
【図１】
0004679599.tif 000002
【図２】
0004679599.tif 000003
【図３】
0004679599.tif 000004
【図４】
0004679599.tif 000005
【図５】
0004679599.tif 000006
【図６】
0004679599.tif 000007
【図７】
0004679599.tif 000008