(57)【特許請求の範囲】
【請求項１】
フロントエンド回路を介して入力された無線信号を処理し、該無線信号に基づくＬ＋Ｒ信号およびＬ−Ｒ信号からステレオ情報信号を生成するバックエンド回路であって：
ＲＳＳＩ信号を受信する第１入力と、積分されたＲＳＳＩ信号を出力する出力とを有する積分回路；
前記積分回路の前記出力と結合される信号入力，第１伝達関数設定信号を受信する制御入力，および前記積分されたＲＳＳＩ信号および前記第１伝達関数設定信号に基づいて生成された第１制御信号を出力する出力を有する第１可変電圧変換回路であって、前記第１伝達関数設定信号は、中心信号と傾斜信号を含み、前記中心信号は雑音低減のために選択された帯域幅の中心であり、前記傾斜信号は前記積分回路の変化率を示す、前記第１可変電圧変換回路；
Ｌ−Ｒ入力信号を受信する信号入力，前記第１可変電圧変換回路の前記出力と結合される制御入力，および前記Ｌ−Ｒ入力信号をフィルタリングすることにより得られた第１Ｌ−Ｒ信号を出力する出力を有する第１可変低域通過フィルタであって、前記第１制御信号に基づいて自己の帯域幅を制御する、前記第１可変低域通過フィルタ；
前記積分回路の前記出力と結合される信号入力，第２伝達関数設定信号を受信する制御入力，および前記積分されたＲＳＳＩ信号および前記第２伝達関数設定信号に基づいて生成された第２制御信号を出力する出力を有する第２可変電圧変換回路であって、前記第２伝達関数設定信号は、前記中心信号と前記傾斜信号を含む、前記第２可変電圧変換回路；および
前記可変低域通過フィルタの前記出力と結合される信号入力，前記第２電圧変換回路の前記出力と結合される制御入力，および前記第１Ｌ−Ｒ信号を減衰することにより得られたＬ−Ｒ出力信号を出力する出力を有する可変減衰器であって、前記第２制御信号に基づいて減衰量を制御する前記可変減衰器；
を具備することを特徴とするバックエンド回路。
【請求項２】
請求項１記載のバックエンド回路であって、さらに、前記第１および第２伝達関数設定信号を格納する制御レジスタを具備することを特徴とするバックエンド回路。
【請求項３】
フロントエンド回路を介して入力された無線信号を処理し、該無線信号に基づくＩ信号及びＱ信号、又はＬおよびＲ情報を含むステレオ情報信号を生成するＡＭ／ＦＭ無線バックエンド回路であって；
前記無線バックエンド回路がＦＭ信号を処理するときには、ＦＭＲＳＳＩ信号を受信し、前記無線バックエンド回路がＡＭ信号を処理するときには、ＡＭＲＳＳＩ信号を受信し、積分されたＦＭＲＳＳＩ信号又はＡＭＲＳＳＩ信号を出力する出力するための積分回路（７２２）；
前記積分回路と結合された入力を有し、前記無線バックエンド回路がＡＭ信号を処理するとき、および前記無線バックエンド回路がＦＭ信号を処理するときに、前記積分されたＦＭＲＳＳＩ信号又はＡＭＲＳＳＩ信号及び第１伝達関数設定信号に基づいて生成された雑音低減情報を出力する出力を有する可変電圧変換回路であって、前記第１伝達関数設定信号は、中心信号と傾斜信号を含み、前記中心信号は雑音低減のために選択された帯域幅の中心であり、前記傾斜信号は前記積分回路の変化率を示す、前記可変電圧変換回路；および
前記電圧変換回路の前記出力と結合される制御入力、および前記無線バックエンド回路が前記ＡＭ信号を処理するときは、Ｉ信号及びＱ信号のうちの１つを受信し、前記無線バックエンド回路が前記ＦＭ信号を処理するときには、ＬおよびＲ情報を含むステレオ情報信号を受信するための信号入力，およびフィルタリングされた前記Ｉ信号及びＱ信号のうちの１つ又はＬおよびＲ情報を含むステレオ情報信号を出力する出力を有する可変低域通過フィルタであって、前記雑音低減情報に基づいて帯域幅を制御する前記可変低域通過フィルタ；
を具備することを特徴とするＡＭ／ＦＭ無線バックエンド回路。
【請求項４】
フロントエンド回路を介して入力した無線信号を処理し、該無線信号に基づくＬ＋Ｒ信号およびＬ−Ｒ信号からステレオ情報信号を生成するバックエンド回路であって：
前記バックエンド回路の外部で、第１および第２伝達関数設定信号を受信するバス・インタフェース回路であって、前記第１および第２伝達関数設定信号は、中心信号と傾斜信号を含み、前記中心信号は雑音低減のために選択された帯域幅の中心であり、前記傾斜信号は積分回路の変化率を示す、前記バス・インタフェース回路；
前記バス・インタフェースと結合されて、前記第１および第２伝達関数設定信号を格納するレジスタ；
ＲＳＳＩ信号を受信する第１入力と、積分されたＲＳＳＩ信号を出力する出力とを有する積分回路；
前記積分回路の前記出力と結合される信号入力，第１伝達関数設定信号を受信するために前記レジスタと結合される制御入力，および前記積分されたＲＳＳＩ信号および第１伝達関数設定信号に基づいて生成された第１制御信号を出力する出力を有する第１可変電圧変換回路；
Ｌ−Ｒ入力信号を受信する信号入力，前記第１可変電圧変換回路の前記出力と結合される制御入力，および前記Ｌ−Ｒ入力信号をフィルタリングしたＬ−Ｒ信号を出力する出力を有する第１可変低域通過フィルタであって、前記第１制御信号に基づいて帯域幅を制御する、前記第１可変低域通過フィルタ；
前記積分回路の前記出力と結合される信号入力，第２伝達関数設定信号を受信する制御入力，および前記積分されたＲＳＳＩ信号および前記第２伝達関数設定信号に基づいて生成された第２制御信号を出力する出力を有する第２可変電圧変換回路であって、前記第２伝達関数設定信号は、前記中心信号と前記傾斜信号を含む、前記第２可変電圧変換回路；および
前記可変低域通過フィルタの前記出力と結合される信号入力，前記第２電圧変換回路の前記出力と結合される制御入力，および前記Ｌ−Ｒ信号を減衰したＬ−Ｒ出力信号を出力する出力を有する可変減衰器であって、前記第２制御信号に基づいて減衰量を制御する前記可変減衰器；
を具備することを特徴とするバックエンド回路。
【発明の詳細な説明】
【０００１】
【関連出願】
本発明は、“Feedforward and Feedback Control in a Radio”と題され、本発明の譲受人に譲渡される米国特許出願番号第０９／４４１，０２２号に関連する。
【０００２】
【産業上の利用分野】
本発明は、一般に、無線方式に関し、さらに詳しくは、無線信号制御用に改良されたバックエンドに関する。
【０００３】
【従来の技術】
無線方式は、通信装置間の通信技術分野においては周知のものである。あるタイプの無線機は、アンテナを介して、アナログ無線信号を受信し、アンテナにおいて、アナログ信号が、無線機のフロントエンドに渡される。フロントエンドは、バックエンド回路と通信して、バックエンドが被受信アナログ信号を音声情報またはデータ情報に変換するのを助ける。バックエンドは、マイクロプロセッサ，マイクロコントローラまたは他のタイプの処理回路によって、部分的に制御される。
【０００４】
【発明が解決しようとする課題】
アナログ無線信号は、通信チャネルを通過するので、信号の種々の欠陥が、アナログ信号に導入されて、所望の無線出力と干渉を起こす。これは、アナログ無線信号が、振幅変調（ＡＭ）または周波数変調（ＦＭ）信号であるかを問わず、あてはまる。当業者は、信号の欠陥が存在することを認識しており、欠陥を除去するための従来の努力は、完全に満足のいくものではなかった。
【０００５】
【課題を解決するための手段】
信号欠陥の除去に関して、当業者はこれまで、制御回路が、ＦＭモードにおいて、Ｌ＋ＲおよびＬ−Ｒ音声信号に基づいて動作しているとき、または受信機がＡＭモードで動作している場合はＩおよびＱ復調モードにあるときに、第１および第２電圧平均値回路，可変低域通過フィルタ，および可変減衰器を組み合わせて、無線送信から欠陥を除去することはなかった。このような制御は、アナログおよびデジタル制御機能／命令に応答するアナログ受信機信号に対して実施される。これにより、無線機用の既存の雑音低減回路が大幅に改良される可能性がある。
【０００６】
従来形システムの更なる制限および不利点は、図面を参照して、本明細書の以下に記載される本発明のシステムと比較することにより、当業者には明白になろう。
【０００７】
【実施例】
本明細書において、「バス」という語は、データ，アドレス，制御または状態など、１つまたは複数の種々の情報を転送するのに用いられる複数の信号または導線を指すのに用いられる。「アサート」および「ニゲート」という語は、信号，状態ビットまたはこれに類する装置を、それぞれ論理真または論理偽状態にすることを指すときに用いられる。論理真状態が、論理レベルで１の場合には、論理偽状態は、論理レベルがゼロとなる。また、論理真状態が論理レベルでゼロの場合には、論理偽状態は、論理レベルが１となる。
【０００８】
図１は、本発明の原理により構築される無線機１００の１実施例を示すシステム図であり、無線機は、アナログ・バックエンド回路１３２を有するバックエンド回路１３０を含む。無線機１００は、アンテナに送信される無線信号を捕捉するアンテナ１１０を含む。アンテナ１１０は、捕捉した信号をフロントエンド回路１２０に渡し、そこで、これらの信号はバックエンド回路１３０に渡されて、さらなる処理を受けるように準備される。バックエンド回路１３０は、アナログ・バックエンド回路１３２を含むが、これに限定されない。マイクロコントローラ（ＭＣＵ）１４０は、無線機１００の中に含められ、バックエンド回路１３０と通信して、所望の信号ハンドリング過程に関して、バックエンド回路１３０に命令する。バックエンド回路１３０での処理後、音声／データ出力情報１５０が作られる。無論、無線機１００については多くの変形が考えられ、これは、本発明を記述することを目的として、例に挙げた実施例に過ぎない。
【０００９】
図２は、図１の無線機により構築されるバックエンド回路２００の１実施例を示すシステム図である。本発明のある実施例では、バックエンド回路２００は、図１のバックエンド回路１３０である。バックエンド回路２００は、中間周波数（ＩＦ）信号２０５を含み、この信号は、事前処理後、アンテナ１１０において受信される信号に相当する。ＩＦ入力信号２０５は、振幅変調／周波数変調（ＡＭ／ＦＭ）信号処理回路２１０に接続される。また、バックエンド回路２００内には、複数の制御レジスタ２２０が含まれ、ＡＭ／ＦＭ処理回路２１０内で、ＩＦ入力信号２０５に対して所望の操作が実施されるように指示する。制御レジスタ２２０は通常、被変調ＩＦ入力信号２０５に対して実施されるべき所望の措置に関して、信号最適化回路２３０およびアナログ・インタフェース回路２４０に知らせる。ＩＦ入力信号２０５は、ＡＭ／ＦＭ信号処理回路２１０または信号最適化回路２３０と直接通信できることに注意されたい。
【００１０】
正方向（feed forward）配列が生じるのは、信号最適化回路２３０が、ＡＭ／ＦＭ信号処理回路２１０から通信信号を受信し、制御レジスタ２２０からの情報と合わせて、ＡＭ／ＦＭ信号処理回路２１０と結合させる適切な信号を決定して、ＩＦ入力信号２０５と結合させた後、さらなる処理を行なう場合である。帰還配列は、ＩＦ入力信号２０５が送信を続けて、アナログ・インタフェース回路２４０が、信号に関する情報を得るときに生じる。制御レジスタ２２０に含まれる命令と共に、アナログ・インタフェース回路２４０は、ＭＣＵ１４０と対話するマイクロコントローラ（ＭＣＵ）インタフェース回路２５０に情報を渡す。ＭＣＵ１４０は、ＩＦ入力信号２０５に対して行なうことができる適切な調整を決定し、ＭＣＵインタフェース回路２５０を通して、情報を制御レジスタ２２０にフィードバックし、信号最適化回路２３０を介して、最終的にＡＭ／ＦＭ信号処理回路２１０にフィードバックして、バックエンド回路２００内の帰還ループを完成する。このようにして、ＩＦ入力信号２０５は、デジタルおよびアナログ制御の正方向調整および帰還調整を受けた後、複数の音声／データ出力情報１５０として最終的に送信できる。本発明のある実施例では、図２の複数の音声／データ出力情報１５０は、図１の複数の音声／データ出力情報１５０である。
【００１１】
図３は、図２により構築されるアナログ・インタフェース回路３０１の１つの具体例を示すシステム図３００である。本発明のある実施例では、アナログ・インタフェース回路３０１は、図２のアナログ・インタフェース回路２４０である。アナログ・インタフェース回路３０１は通常、幾つかの異なる信号を受信するように構成される。例えば、この回路は、相対信号強度表示（ＲＳＳＩ）信号３１０，マルチパス信号３２０，雑音積分器（noise integrator）信号３３０，中間周波数（ＩＦ）ブランカ・フィルタ信号３４０，音声ブランカ・フィルタ信号３５０，または本発明の目的にとって適切と見なされる他の信号を受信できる。
【００１２】
ＲＳＳＩ信号３１０は通常、電圧電流変換（ＶtoＩ）回路３１２と結合された後、比較器３１４と結合される。閾値選択回路３１６は、第２入力信号を比較器３１４に与え、これによって比較器３１４をイネーブルにして、ＲＳＳＩ割り込み要求（ＩＲＱ）信号を生成し、これをＭＣＵ１４０にさらに渡す。プルアップ抵抗器３１８とスイッチ３１９が回路の中に含められて、アナログ・デジタル変換（ＡＤＣ）回路３６０をイネーブルにして、ＲＳＳＩ信号３１０に対して、サンプル・アンド・ホールド動作を実施することに注意されたい。
【００１３】
マルチパス信号３２０は、サンプル・アンド・ホールド回路３２１と結合されてから、電圧電流（ＶtoＩ）変換回路３２２と結合され、ついで比較器３２４と結合される。ＲＳＳＩ信号３１０と同様、マルチパス信号３２０は、閾値選択回路３１６により生成される信号と比較され、比較器３２４がイネーブルされて、マルチパス割り込み要求（ＩＲＱ）信号を生成して、これをさらにＭＣＵ１４０に渡す。また、プルアップ抵抗器３２８とスイッチ３２９が、回路の中に含められて、ＡＤＣ回路３６０をイネーブルにして、マルチパス信号３２０に対して、サンプル・アンド・ホールド動作を実施する。
【００１４】
雑音積分器信号３３０は、変換／計数回路３３３と結合された後、比較器３３４と結合される。閾値選択回路３３６は、信号を生成し、この信号と、雑音積分器信号３３０とが、比較器３３４内で比較されて、比較器３３４をイネーブルにして、雑音積分器ＩＲＱをＭＣＵ１４０に渡す。プルアップ抵抗器３３８とスイッチ３３９も、ＡＤＣ回路３６０のために含められて、雑音積分器信号３３０に対して、サンプル・アンド・ホールド動作を選択または実施する。
【００１５】
中間周波数（ＩＦ）ブランカ・フィルタ信号３４０は、サンプル・アンド・ホールド回路３４１と結合された後、電圧電流（ＶtoＩ）変換回路３４２および比較機３４４と結合される。ＲＳＳＩ信号３１０，マルチパス信号３２０および雑音積分器信号３３０と同様、ＩＦブランカ・フィルタ信号３４０は、閾値選択回路３４６により生成される信号と比較され、比較器３４４がイネーブルされて、ＩＦブランカＩＲＱ信号を生成し、これをＭＣＵ１４０にさらに渡す。プルアップ抵抗器３４８とスイッチ３４９が、ＡＤＣ回路３６０に対して使用可能であり、ＩＦブランカ・フィルタ信号３４０に対して、サンプル・アンド・ホールド動作を選択して、実施する。
【００１６】
音声ブランカ・フィルタ信号３５０は、サンプル・アンド・ホールド回路３５１および電圧電流（ＶｔｏＩ）変換回路３５２と結合された後、比較器３５４と結合される。閾値選択回路３５６は、比較器３５４が、比較機能において、音声ブランカＩＲＱを生成し、これをＭＣＵ１４０に渡すのに用いる信号を生成する。プルアップ抵抗器３５８とスイッチ３５９が含められて、ＡＤＣ回路３６０が、音声ブランカ・フィルタ信号３５０に対して、サンプル・アンド・ホールド動作を選択し、実施するのにこれらを使用する。
【００１７】
ＡＤＣ回路３６０は、信号欠陥基準の１つに対して、すなわち、ＲＳＳＩ信号３１０，マルチパス信号３２０，雑音積分器信号３３０，ＩＦブランカ・フィルタ信号３４０および音声ブンラカー・フィルタ信号３５０に対して、サンプル・アンド・ホールド動作を実施する。比較器３１４，比較器３２４，比較器３３４，比較器３４４および比較器３５４が与える信号は、ＭＣＵ１４０と結合されて、そこで、適切な信号選択が、ＡＤＣ回路３６０に対して決定される。ＭＣＵ１４０は、バス３７０を介して通信し、ＡＤＣ回路３６０およびスイッチ３１９，３２９，３３９，３４９，３５９と対話する。
【００１８】
図４は、中間周波数（ＩＦ）衝撃雑音ブランカ４０１を含む、図２により構築される信号最適化回路４００の１つの具体例を示すシステム図である。本発明のある実施例では、信号最適化回路４００は、図２の信号最適化回路２３０である。ＩＦ衝撃雑音ブランカ４０１は、中間周波数（ＩＦ）信号４０４を受信し、この信号は、約４５０ｋＨｚの基本周波数を有する。このＩＦ信号４０４は、共通モード信号およびクワッドラチャ・ベースバンド信号４０５に分割され、この２つの信号は、９０°の位相オフセットによって復調される。ＩＦ信号４０４のクワッドラチャ部分は、固定単極低域通過フィルタ４０６へと結合された後、平方二乗平均（ＲＭＳ）回路４１４に送信される。ＩＦ信号４０４の共通モード部分は、独立した固定単極低域通過フィルタ４１５へと結合された後、ＲＭＳ回路４１４と結合される。この段階において、ＩＦ信号４０４の共通モード部分とクワッドラチャ部分は、で表されるように構成されてから、高域通過フィルタ（ＨＰＦ）４１７に結合される。
【００１９】
ＨＰＦ４１７は、復調されたＩＦ信号を閾値比較器４３６および全波整流器４４２に渡す。閾値比較器４３６では、復調されたベースバンドＩＦ信号４０４が、閾値４５２から送信される信号と比較され、この閾値は、初期閾値セット４５０によって設定される。初期閾値セット４５０は、ＭＣＵ１４０およびバス３７０によって、バス制御回路４１８を通して制御される。閾値比較器４３６の出力は、パルス引伸ばし回路４３８と結合される。パルス引伸ばし回路４３８は、パルス幅調整回路４５４に従って動作し、これは、バス３７０を介してバス制御回路４１８によって制御される。無論、バス制御回路４１８には、ＭＣＵ１４０を通して命令が与えられる。
【００２０】
全波整流器４４２は、出力を、低域通過フィルタ（ＬＰＦ）４４４、さらにディスエーブル比較器（disable comparator）４４６およびデ・センス（de-sense）回路４４８に送る。ディスエーブル比較器４４６は、ＬＰＦ４４４の出力を、ディスエーブル・インジケータ４５６の出力と比較し、後者は、バス３７０を介して制御され、閾値を上回る場合には、回路をディスエーブルにする。パルス引伸ばし回路４３８は、ディスエーブル比較器４４６の出力，パルス幅調整回路４５４の出力、およびコンデンサ４４０の出力を受け取る。デ・センス回路４４８の出力は、閾値４５２と結合されて、閾値の出力が閾値比較器４３６に渡す初期閾値セット４５０からの命令を修正する。デ・センス回路４４８は、利得制御４５８による影響を受け、この制御は、最終的には、ＭＣＵ１４０からの命令の結果、バス３７０から受信した信号に従って調整される。
【００２１】
ＩＦ４０４は、スイッチ４３９が、パルス引伸ばし回路４３８によって適切に嵌合されるときに、復調器４２２と結合される。パルス引伸ばし回路４３８がアクティブであるとき、復調器４２２への入力は、ＩＦ信号４０４とは対照的に、固定基準（fixed reference）に接続される。復調器４２２の出力は、サンプル・アンド・ホールド／デ・エンファシス回路４２６と結合され、ここで、パルス引伸ばし回路５３８（図５）は、サンプル・アンド・ホールド・デ・エンファシス回路４２６に対して、パルス引伸ばし回路と嵌合するに先立ち、良好な最終信号値を保持するように指示する。この時点において、復調されたＩＦ信号４０４は、複数の音声／データ出力情報１５０を生成する。注目すべきは、初期閾値セット４５０，パルス幅調整回路４５４，ディスエーブル・インジケータ４５６および利得制御４５８が、複数の制御レジスタ２２０によって構成されることである。
【００２２】
図５は、音声衝撃雑音ブランカ５０１を含む、図２により構築された信号最適化回路５００の１つの具体例を示すシステム図である。本発明のある例では、信号最適化回路５００は、図２の信号最適化回路２３０である。信号最適化回路４００同様、信号最適化回路５００は、約４５０ｋＨｚの基本周波数を有するＩＦ信号４０４を含む。ここでも、このＩＦ信号４０４は、共通モード信号とクワッドラチャ信号４０５に分割され、この２つの信号は、９０°の位相オフセットによって復調される。しかしながら、音声衝撃雑音ブランカ５００では、共通モード信号が、可調整（adjustable）低域通過フィルタ（ＬＰＦ）５１５と結合され、クワッドラチャ信号は、可調整ＬＰＦ５０６と結合される。これらのＬＰＦ５０６，５１５は、交換可能であり、コーナー周波数調整回路５２０によって調整できる。コーナー周波数調整回路５２０は、バス制御回路４１８によって指示される通り、バス３７０から、最終的にはＭＣＵ１４０から命令を受け取る。可調整ＬＦＰ５０６，５１５の出力は、平方二乗平均（ＲＭＳ）回路５１４と結合され、ここで、これらは、可調整高域通過フィルタ（ＨＰＦ）５１７と結合される。この可調整ＨＰＦ５１７は、可調整ＬＰＦ５０６，５１５がコマンドを受け取る方法と同じような方法で、コーナー周波数調整回路５２０から、調整コマンドを受け取る。可調整ＨＰＦ５１７の出力は、閾値比較器５３６および全波整流器５４２の両方と結合される。
【００２３】
閾値比較器５３６では、復調されたベースバンドＩＦ信号４０４が、閾値５５２から送信される信号と比較され、この閾値は、初期閾値セット５５０によって設定される。この初期閾値セット５５０は、ＭＣＵ１４０およびバス３７０によって、バス制御回路４１８を通して制御される。閾値比較器５３６の出力は、パルス引伸ばし回路５３８と結合される。パルス引伸ばし回路５３８は、コンデンサ５４０，パルス幅調整回路５５４およびディスエーブル比較器５４６に従って、出力を生成する。パルス引伸ばし回路５３８の出力は、サンプル・アンド・ホールド／デ・エンファシス回路４２６と結合される。ディスエーブル比較器５４６は、低域通過フィルタ５４４の出力を比較し、後者の入力は、全波整流器５４２の出力である。比較器５４６のもう１つの入力は、ディスエーブル・インジケータ５５６からの出力となる。ＩＦ衝撃雑音ブランカ４０１同様、ディスエーブル・インジケータ５５６は、バス制御回路４１８によって制御される通りに、またさらに、ＭＣＵ１４０によって指示される通りに、バス３７０から信号を受信する。ＬＰＦ５４４の出力は、ディスエーブル比較器５４６とデ・センス回路５４８の両方に結合される。デ・センス回路５４８は部分的に、利得制御５５８によって制御され、その出力は、閾値５５２と結合される。図にはまた、パルス引伸ばし回路４３８が示され、これは、ＩＦ衝撃雑音ブランカ・スイッチ４３９への出力を生成できる。
【００２４】
図６は、周波数変調（ＦＭ）衝撃雑音ブランカ６０１を含む、図２により構築される信号最適化回路６００の１つの具体例を示すシステム図である。本発明のある実施例では、図６の信号最適化回路６００は、図２の信号最適化回路２３０である。ＦＭ複合信号は、ＦＭステレオ復調器６２２へと渡される。ＦＭステレオ復調器６２２からの復調された信号は、サンプル・アンド・ホールド／デ・エンファシス回路４２６によって受信され、これにより、複数の音声／データ出力情報１５０を生成する。
【００２５】
ＦＭ複合信号はまた、入力スイッチ６０８へと渡され、このスイッチは、ＲＳＳＩ信号６１２，マルチパス信号６１０，および入力スイッチ・レジスタ６１３からの出力に応答する。入力スイッチ６０８の出力は、可調整低域通過フィルタ５０６に渡され、これはついで、可調整高域通過フィルタ６１４に信号を出力する。可調整高域通過フィルタ６１４は実際には、加算増幅器６１６を介して、元の信号から減じられる低域通過フィルタ５１５の出力である。高域通過フィルタ６１４は、信号を可調整ＨＰＦ５１７に渡す。可調整ＨＰＦ５１７は、バス３７０を介してＭＣＵ１４０からの命令に従って、コーナー周波数調整回路５２０から調整信号を受信する。バス制御回路４１８は、５１７，６１４，５０６のフィルタ応答をプログラムする。可調整ＨＰＦ５１７の出力は、閾値比較器５３６および全波整流器５４２と結合される。閾値比較器５３６はまた、閾値５５２の出力を受け取り、この出力は、バス３７０を介してＭＣＵ１４０により命令される通りに、初期閾値セット５５０に従って決定されたものである。閾値比較器５３６の出力は、パルス引伸ばし回路５３８と結合され、後者は、コンデンサ５４０を有し、パルス幅調整回路５５４とディスエーブル比較器５４６からの入力を受け取る。ディスエーブル比較器５４６は、バス３７０を介してＭＣＵ１４０により指示される通りに、ディスエーブル・インジケータ５５６からの入力を受け取る。
【００２６】
全波整流器５４２は、出力をＬＰＦ６４４に渡し、後者はついで、その出力を、ディスエーブル比較器５４６のもう１つの入力とデ・センス回路５４８とに渡す。デ・センス回路５４８は、利得制御５５８から命令を受け取り、信号を閾値５５２に出力する。
【００２７】
パルス引伸ばし回路５３８は、その出力を、サンプル・アンド・ホールド／デ・エンファシス回路４２６に渡す。スイッチ６２４，６３０の配列に依存して、パルス引伸ばし回路５３８の出力は、ＦＭステレオ復調器６２２の出力か、またサンプル・アンド・ホールド／デ・エンファシス回路６２６または６２８の基準レベルに渡される。サンプル・アンド・ホールド／デ・エンファシス回路は、抵抗器６２６ａ，コンデンサ６２６ｂおよび増幅器６２６ｃを含む。同様に、サンプル・アンド・ホールド／デ・エンファシス回路６２８は、抵抗器６２８ａ，コンデンサ６２８ｂおよび増幅器６２８ｃを含む。これらの信号はついで、複数の音声／データ出力情報１５０を生成する。
【００２８】
注目されるのは、ＦＭ衝撃雑音ブランカ６０１の場合、複数の制御レジスタ２２０は、コーナー周波数調整回路５２０，初期閾値セット５５０，パルス幅調整回路５５４，ディスエーブル・インジケータ５５６および利得制御５５８を含むことである。
【００２９】
図７は、周波数変調（ＦＭ）雑音低減回路７００であって、図２により構築される信号最適化回路の１つの具体例を示すシステム図である。幾つかの信号が、周波数変調（ＦＭ）雑音低減回路７００に与えられる。この幾つかの信号は、特に、相対信号強度表示（ＲＳＳＩ）信号７１０，ブランカＡＭ／ＦＭ信号（ＢＬＡＮＫＥＲＡＭ／ＦＭ）７１４，外部制御信号７１６およびマルチパス信号７３０を含む。ブランカＡＭ／ＦＭ信号（ＢＬＡＮＫＥＲＡＭ／ＦＭ）７１４およびマルチパス信号７３０は、パルス引伸ばし回路７２０と結合される。パルス引伸ばし回路７２０は、特に、ブランカＡＭ／ＦＭ信号（ＢＬＡＮＫＥＲＡＭ／ＦＭ）７１４およびマルチパス信号７３０から与えられるパルスの幅を決定する。本発明のある実施例では、ブランカＡＭ／ＦＭ信号（ＢＬＡＮＫＥＲＡＭ／ＦＭ）７１４は、最初に閾値７１４ａによって結合された後、パルス引伸ばし回路７２０と結合される。同様に、マルチパス信号７３０も最初に閾値７３０ａに結合された後、パルス引伸ばし回路７２０と結合される。必要な修正を行なうためパルス引伸ばし回路７２０を通過した後、ブランカＡＭ／ＦＭ信号（ＢＬＡＮＫＥＲＡＭ／ＦＭ）７１４およびマルチパス信号７３０は、必要な修正を行なった後、積分回路７２２に出力信号として与えられる。相対信号強度表示（ＲＳＳＩ）信号７１０も、出力信号を積分回路７２２に与える。ある観点に立てば、積分回路７２２は、飽和積分回路として見なされる。本発明のある実施例では、外部制御信号７１６も、積分回路７２２に与えられる。本発明の他の実施例では、制御回路７２４がさらに、積分回路７２２による積分動作の実施を支援する。
【００３０】
制御回路７２４は、積分回路７２２の種々の動作考慮条件を決定する。このような動作考慮条件の例は、特に、相対信号強度表示（ＲＳＳＩ）信号７１０によって決定される最高レベル信号と共に、積分回路７２２により実施される積分の時定数およびパルス当たりの信号レベル増加量を含む。積分回路７２２からの出力信号は、幾つかの範囲制御回路に並行して与えられる。詳しくは、積分回路７２２からの出力信号は、範囲制御回路７３２，範囲制御回路７３５および範囲制御回路７３８に与えられる。範囲制御回路７３２は、左マイナス右（Ｌ−Ｒ）信号処理回路７５０内に含まれる可変低域通過フィルタ（ＬＰＦ）７５２の帯域幅を決定するのに用いられる。左マイナス右（Ｌ−Ｒ）信号処理回路７５０はまた、特に減衰器７５４を含み、これは、範囲制御回路７３５を用いて制御される。
【００３１】
範囲制御回路７３２は、中心パラメータ７３２ａおよび傾斜パラメータ７３２ｂを利用し、固定スパン・パラメータ７３２ｃおよび固定オフセット・パラメータ７３２ｄを有して、左マイナス右（Ｌ−Ｒ）信号処理回路７５０内に含まれる可変低域通過フィルタ（ＬＰＦ）７５２の帯域幅を決定する。本発明の説明に用いられる中心パラメータ７３２ａは、特定の制御範囲回路（この実施例では範囲制御回路７３２によって示される）の選択された部分の中心点であり、これに対して雑音低減が実施される。傾斜パラメータ７３２ｂは、積分回路７２２の変化率と比較した、関数出力の変化の量に関する。スパン・パラメータ７３２ｃとオフセット・パラメータ７３２ｄは、本発明のこの実施例では一定であり、回路がＡＭモードで動作しているときにだけ利用される。種々の図面で参照番号は異なるが、類似の参照名称を有する類似のパラメータの関数定義は、本発明の範囲および意図を逸脱せずに実施可能である。
【００３２】
同様に、範囲制御回路７３５は、中心パラメータ７３５ａ，傾斜パラメータ７３５ｂおよび固定スパン・パラメータ７３５ｃを使用して、左マイナス右（Ｌ−Ｒ）信号処理回路７５０内に含まれる減衰器７５４の減衰制御を決定する。他の観点に立てば、範囲制御回路７３２は、左マイナス右（Ｌ−Ｒ）音声信号処理回路７５０の可変低域通過フィルタ（ＬＰＦ）７５２を用いて、左マイナス右（Ｌ−Ｒ）信号に対して実施する必要のあるスペクトル修正量を制御する。同様に、範囲制御回路７３５は、左マイナス右（Ｌ−Ｒ）信号処理回路７５０の減衰器７５４を用いて、左マイナス右（Ｌ−Ｒ）音声信号に対して実施する必要のある振幅修正量を制御する。範囲制御回路７３２および範囲制御回路７３５は、左マイナス右（Ｌ−Ｒ）音声信号の適切な周波数および計数の修正を確保する。可変低域通過フィルタ（ＬＰＦ）７５２および減衰器７５４を用いて、左マイナス右（Ｌ−Ｒ）音声信号に対して、必要な低域通過フィルタリングおよび必要な減衰を実施した後、左マイナス右（Ｌ−Ｒ）信号処理回路７５０は、修正左マイナス右（Ｌ−Ｒ）’音声信号７６０を出力する。
【００３３】
範囲制御回路７３８は、中心パラメータ７３８ａ，傾斜パラメータ７３８ｂおよび固定スパン・パラメータ７３８ｃを用いて、可変低域通過フィルタ（ＬＰＦ）７２６の帯域幅を決定する。可変低域通過フィルタ（ＬＰＦ）７２６は、左プラス右（Ｌ＋Ｒ）音声信号を受信して、範囲制御回路７３８によって決定される通り、必要な低域通過フィルタリングを実施する。可変低域通過フィルタ（ＬＰＦ）７２６を用いて、左プラス右（Ｌ＋Ｒ）音声信号に対して、必要な低域通過フィルタリングを実施した後、修正左プラス右（Ｌ＋Ｒ）音声信号７７０が与えられる。
【００３４】
本発明のある実施例では、周波数変調（ＦＭ）雑音低減回路７００内に含まれる幾つかの回路部分は、本発明の他の動作においても、リサイクルされて使用される。即ち、本発明に含まれる回路のある部分は、異なるときに、異なる能力で使用されて、種々の機能を実施する。このように、本発明を実現するのに必要なハードウェアの多くの部分を再使用できることは、本発明の種々の機能を実現するために必要なシリコンの量を大幅に削減する。例えば、周波数変調（ＦＭ）雑音低減回路７００内で使用され、中心パラメータ７３２ａ，傾斜パラメータ７３２ｂ，固定スパン・パラメータ７３２ｃおよび固定オフセット・パラメータを用いる範囲制御回路７３２は、本発明の他の実施例で使用されるハードウェアの共通部分７０５である。例えば、図８の詳細図に示されるように、図７に示されるハードウェアの共通部分７０５は、図８に示される本発明の実施例でも使用可能である。
【００３５】
図８は、振幅変調（ＡＭ）雑音低減回路８００であって、図２により構築される信号最適化回路の１つの具体例を示すシステム図である。幾つかの信号が、振幅変調（ＡＭ）雑音低減回路８００に与えられる。振幅変調（ＡＭ）雑音低減回路８００に与えられる種々の信号は、特に、相対信号強度表示（ＲＳＳＩ）信号７１０，ブランカＡＭ／ＦＭ信号（ＢＬＡＮＫＥＲ ＡＭ／ＦＭ）７１４，外部制御信号７１６および中間周波数（ＩＦ）ブランカ信号８３１を含む。ブランカＡＭ／ＦＭ信号（ＢＬＡＮＫＥＲＡＭ／ＦＭ）７１４と中間周波数（ＩＦ）ブランカ信号８３１は、パルス引伸ばし回路７２０に与えられる。パルス引伸ばし回路７２０は、特に、ブランカＡＭ／ＦＭ信号（ＢＬＡＮＫＥＲＡＭ／ＦＭ）７１４と中間周波数（ＩＦ）ブランカ信号８３１から与えられるパルスの幅を決定する。本発明のある実施例では、ブランカＡＭ／ＦＭ信号（ＢＬＡＮＫＥＲＡＭ／ＦＭ）７１４は、最初に閾値検出器７１４を介して結合された後、パルス引伸ばし回路７２０と結合される。同様に、中間周波数（ＩＦ）ブランカ信号８３１も最初に、閾値検出器８３１ａを介して結合された後、パルス引伸ばし回路７２０と結合される。
【００３６】
必要な修正を行なうため、パルス引伸ばし回路７２０を通過した後、ブランカＡＭ／ＦＭ信号（ＢＬＡＮＫＥＲＡＭ／ＦＭ）７１４と中間周波数（ＩＦ）ブランカ信号８３１は、必要な修正を行なった後、積分回路７２２に出力信号として与えられる。
【００３７】
相対信号強度表示（ＲＳＳＩ）信号７１０は、積分回路７２２に出力信号を与える。相対信号強度表示（ＲＳＳＩ）信号７１０は、積分回路７２２が達成する最高レベルを決定する。ある観点に立てば、積分回路７２２は、飽和積分回路として見なされる。本発明のある実施例では、外部制御信号７１６も、積分回路７２２に与えられる。この制御は、積分回路７２２を、特定の信号レベルに強制することができる。本発明の他の実施例では、制御回路７２４がさらに、積分回路７２２による積分の実施を支援する。
【００３８】
制御回路７２４は、積分回路７２２の種々の動作考慮条件を決定する。かかる動作考慮条件の例は特に、相対信号強度表示（ＲＳＳＩ）信号７１０によって与えられる最高レベル信号と共に、積分回路７２２によって実施される積分の時定数およびパルス引伸ばし回路７２０のパルス当たりの信号強度増幅量を含む。積分回路７２２からの出力信号は、範囲制御回路７３２に、並行して与えられる。
範囲制御回路７３２は、可変低域通過フィルタ（ＬＰＦ）８２６の帯域幅を決定するのに用いられる。範囲制御回路７３２は、中心パラメータ７３２ａ，傾斜パラメータ７３２ｂ，スパン・パラメータ７３２ｃおよび可変オフセット・パラメータ７３２ｄを用いて、積分回路７２２の所与の信号レベルに対して、可変低域通過フィルタ（ＬＰＦ）８２６の帯域幅を決定する。可変低域通過フィルタ（ＬＰＦ）８２６は、共通モード成分とクワッドラチャ成分の両方を有する振幅変調信号を受信する。可変低域通過フィルタ（ＬＰＦ）８２６を用いて、必要な低域通過フィルタリングを実施した後、修正共通モード信号と修正クワッドラチャ成分の両方を有する修正振幅変調信号が発生する。
【００３９】
上記のように、また図７と同様に、本発明のある実施例では、振幅変調（ＡＭ）雑音低減回路８００内に含まれる回路の幾つかの部分は、本発明の他の動作でリサイクルされて使用される。例えば、振幅変調（ＡＭ）雑音低減回路８００内で使用され、中心パラメータ８３２ａ，傾斜パラメータ７３２ｂ，スパン・パラメータ８３２ｃおよび可変オフセット・パラメータを使用する範囲制御回路７３２は、本発明の他の実施例で使用されるハードウェアの共通部分７０５である。
例えば、図７の詳細図に示されるように、図７に示されるハードウェアの共通部分は、図８に示される本発明の実施例でも使用可能である。
【００４０】
図９は、アナログ・バックエンド回路１３２とデジタル・バックエンド回路９３４の両方を含むバックエンド回路１３０を有する、図１の無線機により構築される無線機９００の１つの実施例を示すシステム図である。無線機９００は、アンテナ１１０を用いて、信号を受信する。本発明のある実施例では、無線機９００は、追加のアンテナを含む。無線機そのものは、特に、アナログ・フロントエント回路９２０，バンクエンド回路１３０およびマイクロコントローラ（ＭＣＵ）１４０を含み、ＭＣＵは、バックエンド回路１３０と通信可能な形で結合される。バックエンド回路１３０とアナログ・フロントエンド回路９２０は、通信可能な形で結合されて、特に、バックエンド回路１３０とアナログ・フロントエンド回路９２０との間で制御コマンドを伝達する。これらの制御コマンドは、無線機９００に与えられて、マイクロコントローラ（ＭＣＵ）１４０からバックエンド回路１３０へと送られる。上記のように、バックエンド回路１３０そのものは、特にアナログ・バックエンド回路１３２とデジタル・バックエンド回路９３４とを含む。また、バックエンド回路１３０は、第１中間周波数信号（ＩＦ１）および第２中間周波数信号（ＩＦ２）を、アナログ・フロントエンド回路９２０から受信する。本発明のある実施例では、第１中間周波数（ＩＦ１）信号が、アナログ・バックエンド回路１３２に与えられ、第２中間周波数信号（ＩＦ２）が、デジタル・バックエンド回路９３４に与えられる。無線機９００のバックエンド回路１３０は、複数の音声／出力情報１５０を発生する。
【００４１】
本発明のある実施例では、アンテナ１１０は、アナログ・フロントエンド回路２９０と接続されて、第１中間周波数信号（ＩＦ１）で信号を生成する。アンテナ１１１は、アナログ・フロントエンド回路９２０と接続されて、第２中間周波数信号（ＩＦ２）で信号を生成する。本発明の範囲は、アンテナ１１０とアンテナ１１１とを切り替えて、アンテナ１１０からの信号が処理されて、第２中間周波数信号（ＩＦ２）として供給され、アンテナ１１１の信号が処理されて、第１中間周波数信号（ＩＦ１）出力として供給されるようにする段階を含む。
【００４２】
第１中間周波数信号（ＩＦ１）は、本発明の種々の実施例では、アナログ・バックエンド回路１３２と共に動作可能であって、複数の音声／データ出力情報１５０のために、ある一定の音声またはデータ型を提供する。同様に、第２中間周波数信号（ＩＦ２）は、本発明の種々の実施例では、デジタル・バックエンド回路９３４とともに動作可能であって、複数の音声／データ出力情報１５０のために、ある一定の音声またはデータ型を提供する。必要な場合には、本発明の範囲および意図から逸脱せずに、第２中間周波数信号（ＩＦ２）が、アナログ・バックエンド回路１３２に与えられ、第１中間周波数信号（ＩＦ１）が、デジタル・バックエンド回路９３４に与えられる。本発明の種々の実施例では、バックエンド回路１３０から、任意の数の音声／データ型が与えられる。ある観点に立てば、第１中間周波数信号（ＩＦ１）および第２中間周波数信号（ＩＦ２）の実現は、複数の音声／データ出力情報１５０のために、複数の音声およびデータ型を同時に提供するのに用いられる。複数の音声／データ出力情報１５０が、スピーカに与えられて、アンテナ１１０を用いて受信された信号を、アンテナ１１０を用いて受信される以前には符号化されて送信されていた信号と、知覚上は実質的に識別不能な形で、可聴複製する。
【００４３】
本発明のある実施例では、図９のアンテナ１１０は、図１のアンテナ１１０である。同様に、図９のバックエンド回路１３０は、エンベデッド・アナログ・バックエンド回路１３２を有する図１のバックエンド回路１３０である。さらに、図９の複数の音声／データ出力情報１５０も同様に、図１の複数の音声／データ出力情報１５０である。
【００４４】
無線機９００は、バックエンド回路１３０の、アナログ・バックエンド回路１３２と、デジタル・バンクエンド回路９３４とを切り替えることが可能である。
例えば、本発明のある実施例では、アンテナ１１０から受信される信号から抽出される複数の音声／データ出力情報１５０を提供するために、デジタル・バンクエンド回路９３４が用いられ、一方、アナログ・バックエンド回路１３２は、アンテナ１１０を用いて現在受信されている信号よりも実質的に優れた品質を有する別の信号をサーチし続ける。あるいは、アナログ・バックエンド回路１３２が、アンテナ１１０から受信される信号から抽出される複数の音声／データ出力情報１５０を提供するのに用いられ、一方、デジタル・バンクエンド回路９３４は、アンテナ１１０を用いて現在受信されている信号よりも実質的に優れた品質を有する別の信号をサーチし続ける。
【００４５】
リアルタイムで動作可能なアナログ・バックエンド回路１３２とデジタル・バンクエンド回路９３４の両方を有するこのような構成は、無線機９００の利用者に、中断のない動作を提供する機会を与える一方、無線機９００のアンテナ１１０によって受信される信号について、実質的に高品質の複製を常に確保する。
【００４６】
本発明は、特定の導電形または電位の極性について説明してきたが、当業者は、導電形および電位の極性を反転できることを理解しよう。
【００４７】
これまで、本発明を具体的な実施例を参照して説明してきた。しかしながら、当業者は、種々の変形および変更が、添付請求の範囲に記載される本発明の範囲から逸脱せずに実施できることを理解する。したがって、本明細書および図面は、限定的意味ではなく、例示のためのものと見なすべきであり、かかるすべての変形は、本発明の範囲内に包含されることが意図される。
【００４８】
利点，他の長所および問題に対する解決策が、具体的実施例を参照してこれまで説明されてきた。しかしながら、利点，長所，問題に対する解決策、ならびに利点，長所または解決策を生じるまたはより顕著なものにするいずれの要素も、すべての請求項の重大、必要または不可欠な特徴または要素として解釈すべきではない。本明細書で用いられる「構成する」「構成している」またはその他の語形変化は、非排他的に含めることを意図するものであり、要素の一覧を構成する工程，方法，物品または装置は、これらの要素のみならず、明示的に列挙されない他の要素、またはかかる工程，方法，物品または装置に固有のものではない他の要素も含むことができる。
【図面の簡単な説明】
本発明は、例として示すものであって、添付図面に限定されず、また類似の参照番号は、類似の要素を表す。
【図１】  少なくともアナログ回路を有するバックエンド回路を含む本発明の原理により構築された無線機の１実施例を示すシステム図である。
【図２】  図１の無線機により構築されるバックエンド回路の１実施例を示すシステム図である。
【図３】  図２により構築されるアナログ・インタフェース回路の１実施例を示すシステム図である。
【図４】  中間周波数衝撃雑音ブランカを含む、図２により構築される信号最適化回路の１具体例を示すシステム図である。
【図５】  音声衝撃雑音ブランカを含む、図２により構築される信号最適化回路の１具体例を示すシステム図である。
【図６】  周波数変調（ＦＭ）衝撃雑音ブランカを含む、図２により構築される信号最適化回路の１具体例を示すシステム図である。
【図７】  周波数変調（ＦＭ）雑音低減回路であって、図２により構築される信号最適化回路の１具体例を示すシステム図である。
【図８】  振幅変調（ＡＭ）雑音低減回路であって、図２により構築される信号最適化回路の１具体例を示すシステム図である。
【図９】  アナログ回路とデジタル回路を両方有する、図１の無線機により構築されるバックエンド回路の１実施例を示すシステム図である。
当業者は、図面の要素が、単純化され分かりやすいように描かれており、必ずしも縮尺通りでないことを理解しよう。例えば、図面の一部の要素の寸法は、本発明の実施例について理解しやすくするために、他の要素と比べて大きめに描かれている場合がある。
【符号の説明】
１４０  マイクロコントローラ（ＭＣＵ）
２２０  制御レジスタ
２５０  ＭＣＵインタフェース回路
７００  ＦＭ雑音低減回路
７０５  ハードウェアの共通部分
７１０  ＲＳＳＩ信号
７１４  ブランカＦＭ／ＡＭ信号
７１４ａ，７３０ａ  閾値
７１６  外部制御信号
７２０  パルス引伸ばし回路
７２２  積分回路
７２４  制御回路
７２６  可変ＬＰＦ
７３０  マルチパス信号
７３２，７３５，７３８  範囲制御回路
７３２ａ，７３５ａ，７３８ａ  中心パラメータ
７３２ｂ，７３５ｂ，７３８ｂ  傾斜パラメータ
７３２ｃ，７３５ｃ，７３８ｃ  固定スパン・パラメータ
７３２ｄ  固定オフセット・パラメータ
７５０  Ｌ−Ｒ信号処理回路
７５２  可変ＬＰＦ
７５４  減衰器
７６０  修正（Ｌ−Ｒ）’音声信号
７７０  修正（Ｌ＋Ｒ）’音声信号
【図１】
0004707822.tif 000002
【図２】
0004707822.tif 000003
【図３】
0004707822.tif 000004
【図４】
0004707822.tif 000005
【図５】
0004707822.tif 000006
【図６】
0004707822.tif 000007
【図７】
0004707822.tif 000008
【図８】
0004707822.tif 000009
【図９】
0004707822.tif 000010