(57)【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板上に実装された下側チップと、
前記配線基板上に実装された上側チップとを備え、
前記上側チップは、回路素子形成面とは反対面に、四角台形状の凹部と、前記凹部のコーナごとに前記凹部のコーナから前記上側チップの外側コーナにわたって形成した複数のＶ溝とを有し、
前記下側チップが前記上側チップより小さく、前記上側チップが有する前記凹部に、前記下側チップを内包することを特徴とする半導体装置。
【請求項２】
前記上側チップは前記凹部を一つ有し、
前記上側チップが有する前記一つの凹部に、前記下側チップを一つ内包する
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記上側チップは前記凹部を一つ有し、
前記上側チップが有する前記一つの凹部に、前記下側チップを複数内包する
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
回路素子形成面とは反対面に四角台形状の一つの凹部を有し、
その凹部に請求項２又は請求項３に記載の上側チップおよび下側チップを内包した状態で、前記配線基板上に実装されたチップを備えた
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板上でチップを積層するマルチチップスタックパッケージ構造の半導体装置に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型化、高機能化及び多機能化への要求がますます強くなってきている。半導体パッケージにおいて、このような要求に対応できる技術のひとつとして、複数のチップを同一パッケージにするマルチチップパッケージング技術がある。これは、それぞれのチップを個別にパッケージするものと比較して、複数のチップを積層して１つのパッケージにすることで、実装面積や重さを小さくすることが可能となる。
【０００３】
例えば、２つのチップを積層する場合において、ワイヤボンドの接合領域を確保するためには、下側チップのサイズより上側チップのサイズを小さくするか、あるいは下側チップより小さいサイズのスペーサを下側チップと上側チップの間に挿入することにより、下側チップのボンディングパッドが上側チップによって遮蔽されないようにする必要がある。
【０００４】
そこで、従来（例えば、特許文献１を参照）は、図９に示すように、配線基板１上に接合された下側チップ２から離隔した位置に上側チップ４を保持するスペーサ１１を、下側チップ２の側面に沿って配線基板１に接着剤１０で接着して複数個配置するか、または対向する側辺に各１つずつ、合計２つのスペーサ１１を配置することによって、上側チップ４のサイズを下側チップ２のサイズより大きいものを積層するように構成する等の方法があった。
【特許文献１】特開２００２−２２２８８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら上記のような従来の半導体装置では、複数個のスペーサを配置するため上側チップとスペーサ上面の平行度が出にくく、スペーサと上側チップとの接合性が不十分になる危険性があり、上側チップをワイヤボンドする際に、上側チップの撓みを減少させて超音波の伝達を安定させるためには、上側チップと保持するスペーサの接着力を強固にさせる必要があるという問題点を有していた。
【０００６】
本発明は、上記従来の問題点を解決するもので、上側チップのボンディングパッドと配線基板上の端子を金属細線で接続する際にも、超音波の伝達をより安定させることができる半導体装置を提供する。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本発明の請求項１記載の半導体装置は、配線基板と、前記配線基板上に実装された下側チップと、前記配線基板上に実装された上側チップとを備え、前記上側チップは、回路素子形成面とは反対面に、四角台形状の凹部と、前記凹部のコーナごとに前記凹部のコーナから前記上側チップの外側コーナにわたって形成した複数のＶ溝とを有し、前記下側チップが前記上側チップより小さく、前記上側チップが有する前記凹部に、前記下側チップを内包することを特徴とする。
【０００８】
また、本発明の請求項２記載の半導体装置は、請求項１に記載の半導体装置であって、前記上側チップは前記凹部を一つ有し、前記上側チップが有する前記一つの凹部に、前記下側チップを一つ内包することを特徴とする。
【００１０】
また、本発明の請求項３記載の半導体装置は、請求項１に記載の半導体装置であって、前記上側チップは前記凹部を一つ有し、前記上側チップが有する前記一つの凹部に、前記下側チップを複数内包することを特徴とする。
【００１３】
また、本発明の請求項４記載の半導体装置は、回路素子形成面とは反対面に四角台形状ないし四角柱形状の一つの凹部を有し、その凹部に請求項２又は請求項３に記載の上側チップおよび下側チップを内包した状態で、前記配線基板上に実装されたチップを備えたことを特徴とする。
【発明の効果】
【００１４】
以上のように本発明によれば、配線基板上に、上側チップをスペーサを用いることなく実装して、上側チップで下側チップを内包することにより、上側チップの撓みをなくすとともに、上側チップで複数個の下側チップを内包する際にも平行度を維持することができる。
【００１５】
以上により、上側チップのボンディングパッドと配線基板上の端子を金属細線で接続する際にも、超音波の伝達をより安定させることができる。
また、上側チップの下面側の凹部から外側へ繋ぐように設けられた凹部により、封止樹脂を注入してパッケージングする際にも、樹脂の流れを妨害することなく成型することができる。
【００１６】
また、上側チップの下面側の凹部から外側へ繋ぐように設けられた凹部により、下側チップと接続する配線基板上の端子が上側チップより外側に存在する場合でも、接続することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を示す半導体装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の半導体装置を説明する。
【００１８】
図１は本実施の形態１の半導体装置を示す構造図であり、図１（ａ）は本実施の形態１の半導体装置の断面図、図１（ｂ）は本実施の形態１の半導体装置の上側チップ下面から見た平面図を示す。
【００１９】
図１において、１は配線基板、２は配線基板１上に実装された下側チップ、３は金属細線、４は配線基板１上に実装された上側チップ、５は半田ボール、６は上側チップ４の下面側に形成した上側チップ下面凹部（以下、単に「凹部」と記す）である。そして、凹部６は、上側チップ４の回路素子形成面とは反対面にあたる下面側に、四角台形状ないし四角柱形状に形成されている。
【００２０】
本実施の形態１の半導体装置では、図１に示すように、下側チップ２が上側チップ４より小さく、下側チップ２のボンディングパッドと配線基板１上の端子とが金属細線３により接続されている。そして、この下側チップ２を上側チップ４が有する凹部６に内包するように、上側チップ４が実装されており、上側チップ４のボンディングパッドと配線基板１上の端子とが金属細線３により接続されている。また、配線基板１の下面側には、２次実装用の半田ボール５が形成されている。
【００２１】
これらの構成により、上側チップ４が配線基板１とスペーサなどを介さずに直接接着できるため、上側チップ４にボンディングを行う際に、配線基板１に対する上側チップの平行度が維持でき、超音波の伝達を損なうことなく安定したボンディングが可能となる。
（実施の形態２）
本発明の実施の形態２の半導体装置を説明する。
【００２２】
図２は本実施の形態２の半導体装置を示す構造図であり、図２（ａ）は本実施の形態２の半導体装置の断面図、図２（ｂ）は本実施の形態２の半導体装置の上側チップ下面から見た平面図を示す。
【００２３】
本実施の形態２の半導体装置では、図２に示すように、実施の形態１で示した上側チップ４が有する凹部６を２つ設け、それぞれの凹部６に、下側チップ２を一つずつ内包した例である。
【００２４】
この構成により、実施の形態１と同様に、上側チップ４にボンディングを行う際に、配線基板１に対する上側チップの平行度が維持できるため、超音波の伝達を損なうことなく安定したボンディングが可能になる。また、全体として複数個（ここでは、２個の例を示す）の下側チップ２を上側チップ４に内包することが可能となる。
（実施の形態３）
本発明の実施の形態３の半導体装置を説明する。
【００２５】
図３は本実施の形態３の半導体装置を示す構造図であり、図３（ａ）は本実施の形態３の半導体装置の断面図、図３（ｂ）は本実施の形態３の半導体装置の上側チップ下面から見た平面図を示す。
【００２６】
本実施の形態３の半導体装置では、図３に示すように、実施の形態１で示した上側チップ４が有する凹部６に、下側チップ２を複数個（ここでは、２個の例を示す）内包した例である。
【００２７】
この構成により、実施の形態２と同様に、上側チップ４にボンディングを行う際に、配線基板１に対する上側チップの平行度が維持できるため、超音波の伝達を損なうことなく安定したボンディングが可能となり、全体として複数個（ここでは、２個の例を示す）の下側チップ２を上側チップ４に内包することができる。
（実施の形態４）
本発明の実施の形態４の半導体装置を説明する。
【００２８】
図４は本実施の形態４の半導体装置を示す構造図であり、図４（ａ）は本実施の形態４の半導体装置の断面図、図４（ｂ）は本実施の形態４の半導体装置の上側チップ下面から見た平面図を示す。図４において、７は上側チップ４が下面側に有する凹部６と上側チップ４の外側コーナとを繋ぐ凹部である。
【００２９】
本実施の形態４の半導体装置は、図４に示すように、実施の形態１で示した上側チップ４が有する凹部６の各コーナから、それぞれ上側チップ４の外側コーナにわたって、凹部６と上側チップ４の外側とを繋ぐように凹部７を設けた例である。
【００３０】
この構成により、実施の形態１と同様に、上側チップ４にボンディングを行う際に、配線基板１に対する上側チップの平行度が維持できるため、超音波の伝達を損なうことなく安定したボンディングが可能になる。
【００３１】
さらに、上側チップ４の凹部６と上側チップ４の外側コーナを繋ぐ凹部７を設けることで、樹脂封止をおこなうパッケージに対しても、上側チップの凹部６の内部にも樹脂を充填することができるため、装置の信頼性を向上することが可能となる。
【００３２】
なお、上側チップ４の凹部６と外側コーナを繋ぐ凹部７は、Ｖ溝あるいは四角柱形状である。
（実施の形態５）
本発明の実施の形態５の半導体装置を説明する。
【００３３】
図５は本実施の形態５の半導体装置を示す構造図であり、図５（ａ）は本実施の形態５の半導体装置の断面図、図５（ｂ）は本実施の形態５の半導体装置の上側チップ下面から見た平面図を示す。
【００３４】
本実施の形態５の半導体装置は、図５に示すように、実施の形態４で示した上側チップ４が有する凹部６の各コーナから、それぞれ上側チップ４の外側コーナにわたって、凹部６と上側チップ４の外側とを繋ぐように凹部７を設け、上側チップ４が有する凹部６に複数個（ここでは、２個の例を示す）の下側チップ２を内包した例である。
【００３５】
この構成により、実施の形態４と同様の効果が得ることが可能になり、さらに上側チップ４が有する凹部６に、全体として複数個（ここでは、２個の例を示す）の下側チップ２を内包することができる。
（実施の形態６）
本発明の実施の形態６の半導体装置を説明する。
【００３６】
図６は本実施の形態６の半導体装置を示す構造図であり、図６（ａ）は本実施の形態６の半導体装置の断面図、図６（ｂ）は本実施の形態６の半導体装置の上側チップ下面から見た平面図を示す。図６において、８は上側チップ４が有する凹部６と上側チップ４の外側の各辺とを繋ぐ凹部である。
【００３７】
本実施の形態６の半導体装置は、図６に示すように、実施の形態１で示した上側チップ４が有する一つの凹部６の各辺から、それぞれ上側チップ４の外側辺にわたって、凹部６と上側チップ４の外側とを繋ぐように凹部８を設けた例である。
【００３８】
この構成により、実施の形態１と同様に、上側チップ４にボンディングを行う際に、配線基板１に対する上側チップの平行度が維持できるため、超音波の伝達を損なうことなく安定したボンディングができる。
【００３９】
また、実施の形態４と同様に、上側チップ４に上側チップ下面凹部６と上側チップ４の各辺を繋ぐ凹部８を設けることで、樹脂封止をおこなうパッケージに対しても、上側チップ下面凹部６内部にも樹脂を充填することができるため、信頼性をより向上することが可能となる。
【００４０】
さらに、上側チップ下面凹部６と上側チップ４の各辺を繋ぐ凹部８を設けることで、封止樹脂の流動性の向上ができるとともに、配線基板１と下側チップ２を金属細線３で繋ぐ２ｎｄボンディング部が、配線基板１上の上側チップ４より外側に存在する場合でも、ボンディングを可能にすることができる。
（実施の形態７）
本発明の実施の形態７の半導体装置を説明する。
【００４１】
図７は本実施の形態７の半導体装置を示す構造図であり、図７（ａ）は本実施の形態７の半導体装置の断面図、図７（ｂ）は本実施の形態７の半導体装置の上側チップ下面から見た平面図を示す。
【００４２】
本実施の形態７の半導体装置は、図７に示すように、実施の形態６で示した上側チップ４が有する一つの凹部６の各辺から、それぞれ上側チップ４の外側辺にわたって、凹部６と上側チップ４の外側とを繋ぐように凹部８を設け、上側チップ４が有する凹部６に複数個（ここでは、２個の例を示す）の下側チップ２を内包した例である。
【００４３】
この構成により、実施の形態６と同様の効果が得ることが可能になり、さらに、上側チップ４が有する凹部６に、全体として複数個（ここでは、２個の例を示す）の下側チップ２を内包することができる。
（実施の形態８）
本発明の実施の形態８の半導体装置を説明する。
【００４４】
図８は本実施の形態８の半導体装置の構造を示す断面図である。図８において、９は上側チップ４および下側チップ２を内包するチップである。
本実施の形態８の半導体装置は、図８に示すように、チップ９が、回路素子形成面とは反対面に四角台形状ないし四角柱形状の一つの凹部を有し、その凹部に、実施の形態３で示した半導体装置における上側チップ４および下側チップ２を内包するように構成した例である。なお、これまでに記載した各実施の形態の半導体装置における上側チップ４および下側チップ２を内包するように構成してもよい。
【００４５】
この構成により、これまで同様の効果が得られるとともに、さらに、より複数のチップを内包することが可能になる。
なお、以上に記載した全ての実施の形態において、配線基板１と下側チップ２ないし配線基板１と上側チップ４との接着には、絶縁性ペーストあるいは絶縁性ダイアタッチフィルムなどを適用することが可能である。
【産業上の利用可能性】
【００４６】
本発明の半導体装置は、マルチチップスタックパッケージ技術によりパッケージサイズや重さ及び実装面積を小さくできることから、特に小型軽量化が要求される携帯用電話機器などの情報通信機器に搭載する半導体装置として有用である。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態１の半導体装置を示す構造図
【図２】本発明の実施の形態２の半導体装置を示す構造図
【図３】本発明の実施の形態３の半導体装置を示す構造図
【図４】本発明の実施の形態４の半導体装置を示す構造図
【図５】本発明の実施の形態５の半導体装置を示す構造図
【図６】本発明の実施の形態６の半導体装置を示す構造図
【図７】本発明の実施の形態７の半導体装置を示す構造図
【図８】本発明の実施の形態８の半導体装置を示す構造図
【図９】従来の半導体装置を示す構造図
【符号の説明】
【００４８】
１    配線基板
２    下側チップ
３    金属細線
４    上側チップ
５    半田ボール
６    上側チップ下面凹部
７    （上側チップの下面凹部と上側チップのコーナを繋ぐ）凹部
８    （上側チップの下面凹部と上側チップの各辺を繋ぐ）凹部
９    （上側チップを内包する）チップ
１０    接着剤
１１    スペーサ
【図１】
0004716836.tif 000002
【図２】
0004716836.tif 000003
【図３】
0004716836.tif 000004
【図４】
0004716836.tif 000005
【図５】
0004716836.tif 000006
【図６】
0004716836.tif 000007
【図７】
0004716836.tif 000008
【図８】
0004716836.tif 000009
【図９】
0004716836.tif 000010