(57)【特許請求の範囲】
【請求項１】
キャリア素子と、
該キャリア素子の表面領域内の少なくとも１つの導電性接続素子と、
該キャリア素子の上部および／または内部の、該少なくとも１つの導電性接続素子と接続される少なくとも１つの電気回路とを備えたチップカードであって、
該少なくとも１つの導電性接続素子の内部に、マイクロ構造またはナノ構造が取り込まれ、該マイクロ構造またはナノ構造が可視領域内の電磁放射の存在で光学的に知覚可能な像を生成するように寸法付けられるとともに、該マイクロ構造またはナノ構造が可視領域内の電磁放射の存在で光学的に知覚可能な像を生成するように配置され、そして該マイクロ構造またはナノ構造が：
ａ）マイクロキャビティまたはナノキャビティが取り込まれた導電性薄層によって形成され、該導電性薄層がインジウムすず酸化物、銀、金、銅、および白金からなる群から選択される少なくとも１つの材料を用いて形成されるか；またはｂ）銀、金、白金、およびシリコンからなる群から選択される少なくとも１つの材料を用いて形成され、該マイクロキャビティまたはナノキャビティが誘電材料によって充填されている、チップカード。
【請求項２】
前記導電層内の前記マイクロキャビティまたはナノキャビティは、表面近傍に形成される、請求項１に記載のチップカード。
【請求項３】
前記マイクロ構造またはナノ構造は、導電性マイクロ体または導電性ナノ体からなる層を用いて実現される、請求項１に記載のチップカード。
【請求項４】
前記導電性マイクロ体または導電性ナノ体からなる層の上に、導電性薄層を備える、請求項３に記載のチップカード。
【請求項５】
前記マイクロ構造またはナノ構造は、ナノメートルからマイクロメートルの範囲の寸法を有する、請求項１から４のうちのいずれか一項に記載のチップカード。
【請求項６】
前記マイクロ構造またはナノ構造は、１０ナノメートルから１マイクロメートルの範囲の寸法を有する、請求項１から５のうちのいずれか一項に記載のチップカード。
【請求項７】
前記マイクロ構造またはナノ構造は、周期的に配置される、請求項１から６のうちのいずれか一項に記載のチップカード。
【請求項８】
前記マイクロ構造またはナノ構造は、可視領域の電磁放射の存在の場合に、少なくとも１つの光学的に知覚可能な色を有するように寸法付けられ、かつ配置されている、請求項１から７のうちのいずれか一項に記載のチップカード。
【請求項９】
チップカードの製造方法であって、
キャリア素子の表面領域内に少なくとも１つの導電性接続素子を形成することと、
該キャリア素子の上部および／または内部に、該少なくとも１つの導電性接続素子と接続される少なくとも１つの電気回路を形成することと、を包含し、
該少なくとも１つの導電性接続素子の内部に、マイクロ構造またはナノ構造が取り込まれ、該マイクロ構造またはナノ構造が可視領域内の電磁放射の存在で光学的に知覚可能な像を生成するように寸法付けられるとともに、該マイクロ構造またはナノ構造が可視領域内の電磁放射の存在で光学的に知覚可能な像を生成するように配置され、そして該マイクロ構造またはナノ構造が：
ａ）マイクロキャビティまたはナノキャビティが取り込まれた導電性薄層によって形成され、該導電性薄層がインジウムすず酸化物、銀、金、銅、および白金からなる群から選択される少なくとも１つの材料を用いて形成されるか；またはｂ）銀、金、白金、およびシリコンからなる群から選択される少なくとも１つの材料を用いて形成され、該マイクロキャビティまたはナノキャビティが誘電材料によって充填されている、方法。
【請求項１０】
前記マイクロキャビティまたはナノキャビティは、
・  誘電性のマイクロ構造またはナノ構造が形成され、
・  該誘電性のマイクロ構造またはナノ構造が導電性金属によって被覆される
ことによって形成される、請求項９に記載の方法。
【請求項１１】
前記マイクロ構造またはナノ構造は、導電性マイクロ体からなる層の堆積を用いて形成される、請求項９に記載の方法。
【請求項１２】
導電性接続素子であって、その内部に、マイクロ構造またはナノ構造が取り込まれ、該マイクロ構造またはナノ構造が可視領域内の電磁放射の存在で光学的に知覚可能な像を生成するように寸法付けられるとともに、該マイクロ構造またはナノ構造が可視領域内の電磁放射の存在で光学的に知覚可能な像を生成するように配置され、そして該マイクロ構造またはナノ構造が：
ａ）マイクロキャビティまたはナノキャビティが取り込まれた導電性薄層によって形成され、該導電性薄層がインジウムすず酸化物、銀、金、銅、および白金からなる群から選択される少なくとも１つの材料を用いて形成されるか；またはｂ）銀、金、白金、およびシリコンからなる群から選択される少なくとも１つの材料を用いて形成され、該マイクロキャビティまたはナノキャビティが誘電材料によって充填されている、導電性接続素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップカード、チップカードの製造方法、および導電性接続素子に関する。
【背景技術】
【０００２】
磁気ストライプカードの導入の後に、該磁気ストライプカードの短所を取り除く新しい可能性が探索されてきた。十分な大きさおよび長期の記憶性能を有するチップカードは、そのような改善された記憶媒体である。チップカード内の、高い記憶容量および集積された安全ロジック（Ｓｉｃｈｅｒｈｅｉｔｓｌｏｇｉｋ）を有する集積メモリ媒体は、そのため、磁気ストライプカードの対して著しい改善を示す。
【０００３】
チップカードの応用分野は、例えば、電話チップカード、ＧＳＭカード（「Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ」）、患者保険カード（Ｋｒａｎｋｅｎｖｅｒｓｉｃｈｅｒｕｎｇｅｎｋａｒｔｅ）、および識別証明としてのチップカード（例えば、プリペイドカード）である。
【０００４】
チップカードはキャリア素子を含み、該キャリア素子内において、チップカードの本来の機能を満たす集積回路が電子チップ内に提供されている。チップカードの外部接続は、従来技術によれば、金パッドを用いて行われる。金パッドは、読み取り装置によって、例えば読み取り接続を用いて接続可能であり、それにより電気的に制御可能である。
【０００５】
従来技術によれば、チップカードの製造の際に、金パッドは、接続表面として導入され、その色は金属（すなわち金）によって固定されて提供される。
【０００６】
勿論、従来技術により知られたチップカード製品は、接続素子の色は金の色に固定されるという短所を有する。従来技術により知られたチップカード製品の他の短所は、そのようなチップカード製品の安全性は、しばしば十分に良くないため、偽造に対して十分に安全ではないという点にある。
【０００７】
非特許文献１は、金属性ナノキャビティ内のプラズモン（Ｐｌａｓｍｏｎ）の励起を開示する。
【非特許文献１】Ｃｏｙｌｅ、Ｓらによる、（２００１）「Ｃｏｎｆｉｎｅｄ  Ｐｌａｓｍｏｎｓ  ｉｎ  Ｍｅｔａｌｌｉｃ  Ｎａｎｏｃａｖｉｔｉｅｓ」Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｌｅｔｔｅｒｓ  ８７（１７）：１７６８０１−１から１７６８０１−４まで
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、向上された偽造安全性を有する導電性接続素子、あるいはそのような導電性接続素子を有するチップカードを提供することにある。
【課題を解決するための手段】
【０００９】
本課題は、独立請求項の特徴を有する、チップカード、チップカードの製造方法、および導電性接続素子によって解決される。
【００１０】
本発明によるチップカードは、キャリア素子と、該キャリア素子の表面領域内の少なくとも１つの導電性接続素子と、キャリア素子の上部および／または内部の、少なくとも１つの導電性接続素子と接続される少なくとも１つの電気回路とを含む。少なくとも１つの導電性接続素子の内部に、少なくとも１つの波長の電磁放射を吸収するように寸法付けられたマイクロ構造および／またはナノ構造が提供されている。
【００１１】
本発明のチップカードの製造方法においては、キャリア素子の表面領域内に少なくとも１つの導電性接続素子を形成し、キャリア素子の上部および／または内部に、少なくとも１つの導電性接続素子と接続される少なくとも１つの電気回路を形成する。さらに、少なくとも１つの導電性接続素子の内部に、少なくとも１つの波長の電磁放射を吸収するように寸法付けられたマイクロ構造および／またはナノ構造を提供する。
【００１２】
さらに、本発明にしたがって導電性接続素子が得られ、導電性接続素子の内部に、少なくとも１つの波長の電磁放射を吸収するように寸法付けられたマイクロ構造および／またはナノ構造が提供されている。
【００１３】
本発明の基本理念は、導電性接続素子内に、マイクロ構造および／またはナノ構造（すなわち、本体および／またはキャビティ、後の必要に応じてナノメーターからマイクロメータまでの範囲の寸法を有する誘電材料によって充填される）が導入されることにある。そのようなマイクロ構造および／またはナノ構造（以下、マイクロ−ナノ構造と呼ぶ）は、所定の波長領域の電磁放射を特有の方法によって吸収し得るという特性を有する。これは、そのような導電性のマイクロ−ナノ構造内において、プラスノメンが励起され得ること（非特許文献１を参照）に帰する。
【００１４】
マイクロ−ナノ構造の材料、寸法および形に依存する電磁放射の吸収に関する特有の特性は、いわゆるパラメータの調節によって、導電性接続素子が、ほぼ各任意の色、あるいは従来技術によるチップカードの金パッドの従来色と異なる多数の様々な色を有するということに実現する。それにより、一色のあるいは多色の導電性接続素子を提供することが可能になり、それは、一面で、例えばチップカードのための、金と異なる色、あるいは多色の導電性パッドのデザインを望む顧客要望に応じる。
【００１５】
異なる方法のマイクロ−ナノ構造を有する導電性接続素子の異なる表面領域を提供するという手段によって（すなわち、例えば、異なる横方向のパターン、マイクロ−ナノ構造の異なる大きさおよび形状、異なる材料等）、パッド上に任意の図案（例えば会社のロゴ等）を提供することが本発明によって可能になる。
【００１６】
さらに、マイクロ−ナノ構造を有する導電性接続素子の特有の電磁吸収／反射スペクトルは、（追加の）安全コンポネントとして導入可能であり、それは、特にチップカードへの利用において大きな意味を有する。
【００１７】
そのような導電性接続素子の吸収あるいは反射スペクトルの走査によって、導電性接続素子の真正、あるいはそのような導電性接続素子を有するチップカードの真正を検査することが可能である。そのために、単に、励起された電磁放射源（例えば、レーザー、ＬＥＤ、ランプ等）が必要であり、その電磁放射源は、１つの波長の、複数の個別の波長の、あるいは関連する波長領域の電磁放射（特に、可視光、赤外線放射、および紫外線放射）を発生し、本発明の導電性接続素子上を照射する。さらに、電磁放射を捕らえる検出器（例えばスペクトロメータ）によって、本発明の導電性接続素子から反射する電磁放射が検知され得、それによって、反射スペクトルが得られる。その反射スペクトルに基づいて、本発明の導電性接続素子、あるいはチップカードの真正が確定され得る。その結果、チップカードの真偽が、簡易、迅速、かつ正確に確定され得る。
【００１８】
マイクロ−ナノ構造の形成の際に、マイクロ−ナノ構造が、光学的（ｏｐｔｉｓｃｈ）領域外にその吸収線あるいは吸収帯域を有することによって、「不可視」の安全フィーチャが得られ、それは、チップカードの偽造に対する安全性を追加して高める。
【００１９】
接続素子自体導電性であるため、本発明による多色（ｆａｒｂｉｇ）の接続は、低い接続抵抗によって実現される。そもため、安全性のおよび色の観点を除いて、導電性接続素子は、低抵抗接続端子として使用され得、その結果、電子機器の多くの応用に適する。
【００２０】
特に、本発明のチップカードあるいはその上に含まれる導電性接続素子は、金面の使用によって実現され、その導電性接続素子は、その表面の下に直接、非導電性のナノ球（例えば、ほぼ１００ｎｍ以下の直径を有する誘電性の小球）を有する。そのような構造は、光学スペクトル内に、明白なシグナルを発生する。白色光の照射によって、様々な色が発生する。その際、スペクトル特性は、誘電性小球（例えば、ラテックス小球）の大きさによって決定され得る。反射光が、例えばスペクトロメータによって波長に依存して（あるいは、所定の個別の波長において）測定された場合、そのようなシステムの真正あるいは偽り性は、簡単な方法によって実証され得る。
【００２１】
小球が横方向の構造を有する場合、追加的に、模様（絵、ロゴ等）を示し得る。横方向に異なる大きさの小球が導入された場合、多数の異なる色が可能である。
【００２２】
本発明によって、マイクロ−ナノ構造を有する導電性接続素子の提供の際に、光照射によって、励起可能な共鳴（プラズモン）が導電性接続素子に生じることが、認識され、利用される。その導電性接続素子は、かなり特有の光学的な、反射スペクトルあるいは吸収スペクトルを有する。
【００２３】
１００ｎｍ以下の大きさの小金属片に、光を用いて可視領域において共振が励起され得ることが、非特許文献１から知られている。「愉快な（Ｆｒｏｅｌｉｃｈ）共鳴」あるいは「小片のプラズモン」と呼ばれるこの現象は、理論的には金属片内の電子の集団的な励起として解釈されている。光学スペクトル内の共振の正確な位置は、特に、金属および取り囲む媒体（例えば、空気）の誘電率、ならびに粒子の大きさよって決定される。
【００２４】
真空小球あるいは誘電性小球が導電性マトリクス（例えば金属からなる）内に埋め込まれる場合、逆の幾何学形状によって、物理的類似の構築物がもたらされる。この場合、共振の穴（また、マイクロキャビティあるいはナノキャビティと呼ばれる）が言及される。導電性材料内の穴は、導電材料によって充填され、このことは、特にチップカード内においての導電性接続素子としての使用のために、機械的安定性の理由から特に有利である。
【００２５】
マイクロ−ナノ構造は、導電性接続素子の表面から下に遠く離れて配置されるべきではない。なぜなら、さもなければ、照射光との交換作用が常に十分強い状態において与えられないからである（特に、表面材料による光反射のために）。
【００２６】
例えばラテックス小球（商業的に購入可能）によって覆われた金表面が、スパッタリングあるいは蒸着によって金材料によって被覆されることによって、導電性接続素子が製造され得る。特に、良い結果は、金表面への小球の吸収の後の電気化学的堆積法によって達成される。ラテックス小球は、選択的に除去され得、あるいは導電性接続素子内に残留し得る。
【００２７】
そのような導電性接続素子の製造方法は、簡易であり、大きな技術的および財政的負担なく実現されるため、費用のかからない導電性接続素子が完成される。小球間の空間は、パッドの接続の際の十分な導電性のための十分な場所を提供する。接続される場所は、小さい小球密度を有して形成され得る。
【００２８】
本発明による導電性接続素子は、第１の表面領域にマイクロ−ナノキャビティ（すなわち、導電性材料内に埋め込まれた、空気あるいは誘電性固体を有する穴）および第２の表面領域にマイクロ体−ナノ体（すなわち、所定の間隔で互いに配置された導電性本体）を有する。
【００２９】
本発明の好ましいさらなる実施形態は、従属請求項からもたらされる。
【００３０】
マイクロ構造および／またはナノ構造は、提供されたマイクロキャビティおよび／またはナノキャビティを有する導電層を用いて実現され得る。
【００３１】
導電層内のそのようなマイクロキャビティあるいはナノキャビティは、真空の空洞、あるいは空気を含む空洞であり得、または誘電性充填物（例えば、ラテックス小球）を有する空洞であり得る。
【００３２】
記載された形態によれば、導電層内のマイクロキャビティおよび／またはナノキャビティは、表面近傍に形成され、特に表面から多くとも１０ｎｍの距離に形成される。
【００３３】
そのような構成が保証される場合、電磁放射は層の表面領域を貫通することができ、特有の吸収あるいは反射スペクトルを生じるために、マイクロキャビティおよび／またはナノキャビティまで突き進むことができる。
【００３４】
マイクロキャビティおよび／またはナノキャビティは、誘電材料によって、特にラテックス材料あるいは空気によって充填され得る。
【００３５】
代替的あるいは補充的に、マイクロ構造および／またはナノ構造は、導電性マイクロ体および／または導電性ナノ体からなる層を用いて実現され得る。
【００３６】
この形態は、マイクロキャビティおよび／またはナノキャビティとしての上記マイクロ構造および／またはナノ構造への補完的形態として示され得る。
【００３７】
特有の電気的放射スペクトルをもたらすプラズモンの励起は、マイクロ構造および／またはナノ構造を導電性マイクロ体および／または導電性ナノ体として実現することによって得られる。この導電性マイクロ体および／または導電性ナノ体は、導電性材料からなる充満体（Ｖｏｌｌｋｏｅｒｐｅｒ）（例えば球状）であり得る。マイクロ体および／またはナノ体は、連続した導電性結合構造を形成するために、互いに隣接し得る。
【００３８】
さらに、マイクロ体および／またはナノ体からなる層の上に、導電性の薄層が提供され得る。例えば、金材料から、あるいはＩＴＯ（インジウムすず酸化物）材料から形成されるそのような導電性の薄層によって、シナリオ段階においてさえ、一貫して導電性であり、光学的に十分に透過性の層が作成され得る。その際、マイクロ体および／またはナノ体は、直接、互いに隣接せず、一貫して導電性のある結合を生成しない。換言すれば、マイクロ体および／またはナノ体の上方に形成された薄層を用いて、接続素子の導電特性が実現され得る。
【００３９】
この薄層は、電磁放射の主要部分が貫通できるように薄い必要がある。可視光の場合のために、金材料から形成された薄層は、多くても１０ｎｍの厚さである必要がある。薄層が（光学的に透過である）ＩＴＯ材料から形成される場合には、その厚さはより厚くあり得る。
【００４０】
導電性の薄層の材料として、導電性があり、かつ光学的に透過であるため、特にインジウムすず酸化物（ＩＴＯ）が最適である。導電性の薄層の代替物は、銀、金、白金および銅からなる群から選択される材料である。
【００４１】
マイクロ構造および／またはナノ構造は、ナノメートルからマイクロメートルの範囲の寸法を有し得る。特に、マイクロ構造および／またはナノ構造は、１０ｎｍから１μｍの範囲の寸法を有し得る。
【００４２】
マイクロ構造および／またはナノ構造は、例えば、球状、楕円体状、あるいは直方体状であり得る。マイクロ−ナノ構造の寸法を設定することによって、光学的反射あるいは放射スペクトルの特性を設定し得る。
【００４３】
マイクロ構造および／またはナノ構造は、周期的に配置され得る。その際、隣接する小片の間隔は、そのような小片の直径と同様に、例えば均等なオーダーであり得る。
【００４４】
さらに、マイクロ構造および／またはナノ構造は、１つの金属および／または１つの半導体を用いて形成され得る。特に、マイクロ構造および／またはナノ構造は、銀、金、白金および／またはシリコンを用いて形成される。
【００４５】
マイクロ構造および／またはナノ構造の材料の選択は、具体的に、マイクロ−ナノ構造内に励起されるプラズモンの物理的パラメータ、および吸収が起こる電磁放射の波長に影響する。
【００４６】
マイクロ構造および／またはナノ構造は、好ましくは、可視領域および／または赤外領域の電磁放射を吸収するように寸法付けられている。
【００４７】
さらに、マイクロ構造および／またはナノ構造は、可視領域の電磁放射の存在の場合に、光学的に知覚可能な像を生成するように配置され得る。
【００４８】
そのような光学的に可視の、あるいは知覚可能な像は、例えば会社ロゴ、あるいはその他の像であり得る。それによって、チップカードあるいは導電性接続素子は、所望の、所定のエステティッシュな形状を得る。
【００４９】
チップカードのマイクロ構造および／またはナノ構造は、可視領域の電磁放射の存在の場合に、少なくとも１つの光学的に知覚可能な色を有するように寸法付け、あるいは配置され得る。
【００５０】
マイクロ構造および／またはナノ構造のパラメータ（材料、形態、形状、寸法）の調整によって、マイクロ−ナノ構造が電磁放射を吸収する、波長あるいは複数の波長が設定され得る。これは、導電性接続素子あるいはチップカードの光学的に知覚可能な色に、直接の影響を有する。
【００５１】
チップカードに形態は、導電性接続素子にも適用され、その逆も適用される。
【００５２】
以下において、本発明によるチップカードの、本発明による製造方法が詳述される。チップカードに形態は、チップカードの製造方法にも適用され、その逆も適用される。
【００５３】
製造方法において、マイクロ構造および／またはナノ構造は、内部に提供されたマイクロキャビティおよび／またはナノキャビティを有する導電層を用いて形成され得る。特に、この形態により、マイクロキャビティおよび／またはナノキャビティは、まず、誘電性のマイクロ構造および／またはナノ構造が形成され、続いて、誘電性のマイクロ構造および／またはナノ構造が導電性金属によって被覆されることによって形成され得る。
【００５４】
代替的に、マイクロ構造および／またはナノ構造は、導電性マイクロ体からなる層の堆積を用いて形成され得る。
【００５５】
（項目１）
キャリア素子と、
該キャリア素子の表面領域内の少なくとも１つの導電性接続素子と、
該キャリア素子の上部および／または内部の、該少なくとも１つの導電性接続素子と接続される少なくとも１つの電気回路とを備えたチップカードであって、
該少なくとも１つの導電性接続素子の内部に、少なくとも１つの波長の電磁放射を吸収するように寸法付けられたマイクロ構造および／またはナノ構造が提供されている、チップカード。
【００５６】
（項目２）
上記マイクロ構造および／またはナノ構造は、内部に提供されたマイクロキャビティおよび／またはナノキャビティを有する導電層を用いて実現される、項目１に記載のチップカード。
【００５７】
（項目３）
上記導電層内の上記マイクロキャビティおよび／またはナノキャビティは、表面近傍に形成される、項目２に記載のチップカード。
【００５８】
（項目４）
上記マイクロキャビティおよび／またはナノキャビティは、誘電材料によって充填される、項目２または３に記載のチップカード。
【００５９】
（項目５）
上記マイクロ構造および／またはナノ構造は、導電性マイクロ体および／または導電性ナノ体からなる層を用いて実現される、項目１に記載のチップカード。
【００６０】
（項目６）
上記導電性マイクロ体および／または導電性ナノ体からなる層の上に、導電性薄層を備える、項目５に記載のチップカード。
【００６１】
（項目７）
上記導電性薄層は、インジウムすず酸化物、銀、金、銅、白金および／またはシリコンを用いて形成される、項目６に記載のチップカード。
【００６２】
（項目８）
上記マイクロ構造および／またはナノ構造は、ナノメートルからマイクロメートルの範囲の寸法を有する、項目１から７のうちのいずれか一項に記載のチップカード。
【００６３】
（項目９）
上記マイクロ構造および／またはナノ構造は、１０ナノメートルから１マイクロメートルの範囲の寸法を有する、項目１から８のうちのいずれか一項に記載のチップカード。
【００６４】
（項目１０）
上記マイクロ構造および／またはナノ構造は、周期的に配置される、項目１から９のうちのいずれか一項に記載のチップカード。
【００６５】
（項目１１）
上記マイクロ構造および／またはナノ構造は、１つの金属および／または１つの半導体を用いて形成される、項目１から１０のうちのいずれか一項に記載のチップカード。
【００６６】
（項目１２）
上記マイクロ構造および／またはナノ構造は、銀、金、白金および／またはシリコンを用いて形成される、項目１から１１のうちのいずれか一項に記載のチップカード。
【００６７】
（項目１３）
上記マイクロ構造および／またはナノ構造は、可視領域および／または赤外領域の電磁放射を吸収するように寸法付けられている、項目１から１２のうちのいずれか一項に記載のチップカード。
【００６８】
（項目１４）
上記マイクロ構造および／またはナノ構造は、可視領域の電磁放射の存在の場合に、光学的に知覚可能な像を生成するように寸法付けられ、かつ配置されている、項目１から１３のうちのいずれか一項に記載のチップカード。
【００６９】
（項目１５）
上記マイクロ構造および／またはナノ構造は、可視領域の電磁放射の存在の場合に、少なくとも１つの光学的に知覚可能な色を有するように寸法付けられ、かつ配置されている、項目１から１４のうちのいずれか一項に記載のチップカード。
【００７０】
（項目１６）
チップカードの製造方法であって、
キャリア素子の表面領域内に少なくとも１つの導電性接続素子を形成することと、
該キャリア素子の上部および／または内部に、該少なくとも１つの導電性接続素子と接続される少なくとも１つの電気回路を形成することと、
該少なくとも１つの導電性接続素子の内部に、少なくとも１つの波長の電磁放射を吸収するように寸法付けられたマイクロ構造および／またはナノ構造を提供することと
を包含する、方法。
【００７１】
（項目１７）
上記マイクロ構造および／またはナノ構造は、内部に提供されたマイクロキャビティおよび／またはナノキャビティを有する導電層を用いて形成される、項目１６に記載の方法。
【００７２】
（項目１８）
上記マイクロキャビティおよび／またはナノキャビティは、誘電性のマイクロ構造および／またはナノ構造が形成され、該誘電性のマイクロ構造および／またはナノ構造が導電性金属によって被覆されることによって形成される、項目１７に記載の方法。
【００７３】
（項目１９）
上記マイクロ構造および／またはナノ構造は、導電性マイクロ体からなる層の堆積を用いて形成される、項目１６に記載の方法。
【００７４】
（項目２０）
その内部に、少なくとも１つの波長の電磁放射を吸収するように寸法付けられたマイクロ構造および／またはナノ構造が提供されている、導電性接続素子。
【発明を実施するための最良の形態】
【００７５】
本発明の実施例は図面に示され、以下において詳細に説明される。異なる図面内の同一あるいは類似の部材は同一の参照符号を有する。図面内の表記は、概略的であり縮尺に従わない。
【００７６】
以下、図１のグラフ１００において、本発明の導電性接続素子の形成のために認識され、利用される物理現象が、察知され得る。
【００７７】
図１のグラフ１００に、マイクロ構造および／またはナノ構造を有する導電性素子の、文献１に開示された光学的反射スペクトルが示される。グラフ１００の横軸に沿って、電磁放射の波長λ（ナノメートル）が示される。縦軸に沿って、対数目盛において、反射Ｒ（単位なし）が示される。マイクロ−ナノ構造を有する導電性素子の反射スペクトルは、２つの異なる偏光方向において示される。偏光方向「ＴＥ」に沿って、第１の曲線１０３が記録され、偏光方向「ＴＭ」に沿って、第２の曲線１０４が記録される。
【００７８】
そのため、図１は２つの異なる光の偏光方向のスペクトルを示す。反射は、光の波長に依存して計測された。図１は所定の波長における吸収を示し、それは反射スペクトルの窪みによって認識される。小球の大きさおよび材料に従って異なるスペクトルが記録され得るため、小球の大きさおよび材料の設定によって本発明による所望の特性（色、反射スペクトルの特徴）が提供され得る。
【００７９】
以下に、図２に関連付けて、本発明の実施例によるチップカード２００が説明される。
【００８０】
チップカード２００はプラスチック製キャリア２０１を含み、プラスチック製キャリア２０１の表面内に導電性接続素子２０２が形成されている。さらに、導電性接続素子２０２に結合された集積回路２０３が、プラスチック製キャリア２０１内に組み入れられている。導電性接続素子２０２内に、導電性マイクロ構造（図２に示されず）、すなわち２００ｎｍの直径を有し隣接配置された複数のキャビティが提供されている。複数のキャビティは、所定の波長で放射される光（すなわち、可視領域の電磁放射）を吸収する。これはグラフ１００において、窪みあるいは信号最小値となる。
【００８１】
導電性接続素子２０２は、図２においてＶＣＣ、ＧＮＤ、ＲＳＴ、ＶＰＰ、ＣＬＫおよびＩ／Ｏと記された複数の電気的に分離された部分領域を含む。ＶＣＣは供給電圧用の端子であり、ＲＳＴはリセット用の端子であり、ＣＬＫはクロック信号用の端子であり、ＧＮＤは接地用の端子であり、ＶＰＰはプログラム電圧用の端子であり、Ｉ／Ｏはデータ入力／データ出力の端子を形成する。
【００８２】
供給電圧供給電圧ＶＣＣとして、チップカード２００に５Ｖが印加される。端子ＲＳＴは、通信のための開始信号を印加するために機能する。端子ＣＬＫを介して、チップカードプロセッサ用のクロックが外部から導入され、クロック周波数は、本実施例においては７．５ＭＨｚである。端子ＶＰＰに印加されるプログラム電圧は、本実施例においては１２．５Ｖである。入出力端子Ｉ／Ｏを介して、チップカードとの有用な情報の実際に交換が、双方向データ伝送によって行われる。
【００８３】
集積回路２０３は、マイクロプロセッサ２０４、駆動システムを有するＲＯＭ２０５、アプリケーションメモリ装置としてのＥＥＰＲＯＭ２０８、一時記憶手段としてのＲＡＭ２０６、および入出力ユニット２０７を含む。内部バスシステムによって、マイクロプロセッサ２０４、ＲＯＭ２０５、ＲＡＭ２０６、およびＥＥＰＲＯＭ２０８は互いに結合されている。入出力ユニット２０７と、マイクロプロセッサ２０４との間において、データ交換が可能である。さらに、マイクロプロセッサ２０４とＥＥＰＲＯＭ２０８との間において、データ交換が可能である。
【００８４】
マイクロ−ナノ構造を有する本発明による導電性接続素子が提供されることによって、
色を有する導電性接続素子２０２が得られる。さらに、導電性接続素子２０２の表面の走査によって、図１に示される光学的反射スペクトルが走査され、その結果、チップカード２００の真正が点検される。
【００８５】
以下に、図３に関連付けて、本発明の第１の実施例による導電性接続素子３００が説明される。
【００８６】
図３は、金−本体３０１を有する導電性接続素子３００の断面を示す。金−本体３０１上に、マイクロ−ナノキャビティとして、誘電材料から形成されるラテックス−小球３０２が提供される。ラテックス−小球３０２上に、厚さ１０ｎｍの金−被覆層３０３が提供される。図３による導電性接続素子３００の上部表面上への電磁放射の照射によって、金マトリクス内のラテックス−小球３０２の存在によって、特有の波長の際に、共鳴（表面−プラズモン）が励起される。これは、反射スペクトル内に特有の窪みあるいは落込みを導き、それは、安全性の指標として使用され得、また導電性接続素子３００に特有の色を与える。
【００８７】
以下に、図４に関連付けて、本発明の第２の実施例による導電性接続素子４００が説明される。
【００８８】
図４に断面が示される導電性接続素子４００において、金−本体３０１の上に、直径５００ｎｍの金−小球４０１が形成されている。金−小球４０１の上に、厚さｄにＩＴＯ（インジウムすず酸化物）被覆層４０２が提供される。
【００８９】
図４による導電性接続素子４００の上部表面上への、適切な周波数の電磁波の照射によって、光が、透過性の導電性ＩＴＯ層４０２を介して、プラズモンが励起される金−小球４０１に達する。それは、反射スペクトル１００（図１参照）内に特有の窪みを導く。これは、導電性接続素子４００の反射スペクトルの走査が、導電性接続素子４００の真正、あるいは、導電性接続素子４００が提供されるチップカードの真正を検証する結果を生む。さらに、導電性接続素子４００のこの反射スペクトルは、特有の色を与える。
【図面の簡単な説明】
【００９０】
【図１】照射された放射の波長に依存した、マイクロ構造および／またはナノ構造を有する導電性素子の光学的反射スペクトルを示すグラフである。
【図２】本発明の実施例によるチップカードの平面図である。
【図３】本発明の第１の実施例による導電性接続素子の断面図である。
【図４】本発明の第２の実施例による導電性接続素子の断面図である。
【符号の説明】
【００９１】
１００  グラフ
１０１  横軸
１０２  縦軸
１０３  第１の曲線
１０４  第２の曲線
２００  チップカード
２０１  プラスチック製キャリア
２０２  導電性接続素子
２０３  集積回路
２０４  マイクロプロセッサ
２０５  ＲＯＭメモリ
２０６  ＲＡＭメモリ
２０７  入出力ユニット
２０８  ＥＥＰＲＯＭメモリ
３００  導電性接続素子
３０１  金−本体
３０２  ラテックス−小球
３０３  金−被覆層
４００  導電性接続素子
４０１  金−小球
４０２  ＩＴＯ被覆層
【図１】
0004690108.tif 000002
【図２】
0004690108.tif 000003
【図３】
0004690108.tif 000004
【図４】
0004690108.tif 000005