(57)【特許請求の範囲】
【請求項１】
維持放電期間において、隣接する２本の維持放電電極対の各々に正の電圧Ｖｓ／２と負の電圧（−Ｖｓ／２）とを交互に印加して表示セルにて表示放電を行うプラズマディスプレイ装置の駆動方法であって、
上記維持放電電極対の一方の電極に正の電圧Ｖｓを印加し、上記維持放電電極対の他方の電極及び、上記表示セルを選択するためのアドレス電極にグランドレベルの電圧を印加する壁電荷形成工程と、
次いで、上記維持放電電極対の双方の電極に上記グランドレベルの電圧を印加し、上記アドレス電極に所定の正の電圧を印加する自己消去工程とを備え、
上記正の電圧Ｖｓは、上記自己消去工程での上記アドレス電極への上記所定の正の電圧の印加により上記アドレス電極と上記維持放電電極対の一方の電極との間で自己消去放電が可能な壁電荷を、上記維持放電電極対間での放電により上記アドレス電極上及び上記維持放電電極対の一方の電極上に形成する電圧であることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項２】
上記壁電荷形成工程は、上記維持放電電極対の一方の電極に上記正の電圧Ｖｓを印加した後、上記維持放電電極対の他方の電極に上記正の電圧Ｖｓを印加することを特徴とする請求項１記載のプラズマディスプレイ装置の駆動方法。
【請求項３】
上記壁電荷形成工程と上記自己消去工程とは、リセット工程、アドレス工程および維持放電工程により構成されるサブフィールド間に設けたことを特徴とする請求項１又は２記載のプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイ装置の駆動方法に関し、特に、３電極面放電型プラズマディスプレイ装置の駆動方法に用いて好適なものである。
【０００２】
【従来の技術】
従来から、交流駆動型プラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ）は、自己発光型の表示装置であるため視認性が良く、薄型で大画面表示が可能であることから、ＣＲＴに代わる次世代の表示装置として注目されている。特に、面放電型ＰＤＰは、大画面化が可能なことから、高品位デジタル放送に対応した表示装置としての期待が高まっており、ＣＲＴを凌ぐ高画質化が要求されている。
【０００３】
交流駆動型ＰＤＰには、２本の電極で選択放電（アドレス放電）および維持放電を行う２電極型と、第３の電極を利用してアドレス放電を行う３電極型とがある。また、上記３電極型においては、維持放電を行う第１の電極と第２の電極とが配置されている基板に第３の電極を形成する場合と、対向するもう１つの基板に当該第３の電極を形成する場合とがある。
【０００４】
上記した各タイプのＰＤＰ装置は、何れも動作原理は同一であるので、以下では、維持放電を行う第１および第２の電極を第１の基板に設けるとともに、これとは別に、当該第１の基板と対向する第２の基板に第３の電極を設けたＰＤＰ装置についてその構成例を説明する。
【０００５】
図１０は、交流駆動型ＰＤＰ装置の全体構成を示す図である。図１０において、交流駆動型ＰＤＰ装置は、各セルが表示画像の１画素であるマトリックス状に配置された複数のセルを備えており、図１０においてはｍ行ｎ列のマトリックスに配置されたセルＣｍｎからなる交流駆動型ＰＤＰ装置を示している。また、交流駆動型ＰＤＰには、第１の基板に互いに平行な走査電極Ｙ１〜Ｙｎおよび共通電極Ｘが設けられるとともに、上記第１の基板に対向する第２の基板にこれらの電極Ｙ１〜Ｙｎ、Ｘと直交する方向にアドレス電極Ａ１〜Ａｍが設けられている。共通電極Ｘは、各走査電極Ｙ１〜Ｙｎに対応してこれに接近して設けられ、一端が互いに共通に接続されている。
【０００６】
上記共通電極Ｘの共通端はＸ側回路２の出力端に接続され、各走査電極Ｙ１〜ＹｎはＹ側回路３の出力端に接続されている。また、アドレス電極Ａ１〜Ａｍはアドレス側回路４の出力端に接続されている。Ｘ側回路２は放電を繰り返す回路から成り、Ｙ側回路３は線順次走査する回路と放電を繰り返す回路とから成る。また、アドレス側回路４は、表示すべき列を選択する回路から成る。
【０００７】
これらのＸ側回路２、Ｙ側回路３およびアドレス側回路４は、駆動制御回路５から供給される制御信号により制御される。すなわち、アドレス側回路４とＹ側回路３内の線順次走査する回路によりどこのセルを点灯させるかを決め、Ｘ側回路２およびＹ側回路３の放電を繰り返すことによって、ＰＤＰの表示動作を行う。
【０００８】
制御回路５は、外部からの表示データＤ、表示データＤの読み込みタイミングを示すクロックＣＬＫ、水平同期信号ＨＳおよび垂直同期信号ＶＳに基づいて上記制御信号を生成し、Ｘ側回路２、Ｙ側回路３およびアドレス側回路４に供給する。
【０００９】
図１１（ａ）は、１画素である第ｉ行第ｊ列のセルＣijの断面構成を示す図である。図１１（ａ）において、共通電極Ｘおよび走査電極Ｙｉは、前面ガラス基板１１上に形成されている。その上には、放電空間１７に対し絶縁するための誘電体層１２が被着されるとともに、更にその上にＭｇＯ（酸化マグネシウム）保護膜１３が被着されている。
【００１０】
一方、アドレス電極Ａｊは、前面ガラス基板１１と対向して配置された背面ガラス基板１４上に形成され、その上には誘電体層１５が被着され、更にその上に蛍光体１８が被着されている。ＭｇＯ保護膜１３と誘電体層１５との間の放電空間１７には、Ｎｅ＋Ｘｅペニングガス等が封入されている。
【００１１】
図１１（ｂ）は、交流駆動型ＰＤＰの維持放電を行うセルの容量について説明するための図である。図１１（ｂ）に示すように、交流駆動型ＰＤＰには、放電空間１７、共通電極Ｘと走査電極Ｙとの間、および前面ガラス基板１１にそれぞれ容量成分Ｃａ、Ｃｂ、Ｃｃが存在し、これらの合計によって維持放電電極間のセル１つ当りの容量Ｃｐcellが決まる（Ｃｐcell＝Ｃａ＋Ｃｂ＋Ｃｃ）。全ての維持放電電極間のセルの容量Ｃｐcellの合計がパネル全体での維持放電を行うセルの容量である。
【００１２】
また、図１１（ｃ）は、交流駆動型ＰＤＰの発光について説明するための図である。図１１（ｃ）に示すように、リブ１６の内面には、赤、青、緑色の蛍光体１８がストライプ状に各色毎に配列、塗付されており、共通電極Ｘおよび走査電極Ｙの間の放電によって蛍光体１８を励起して発光するようになっている。
【００１３】
図１２は、従来の交流駆動型ＰＤＰの駆動方法の一例を示すタイムチャートであり、いわゆる「アドレス／維持放電期間分離型・書き込みアドレス方式」のタイムチャートを示している。なお、図１２に示すタイムチャートは、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示しており、１つのサブフィールドは、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間とに区分される。
【００１４】
リセット期間においては、まず全ての走査電極Ｙ１〜Ｙｎがグランドレベル（０Ｖ）にされ、これと同時に共通電極Ｘに電圧Ｖｓ＋Ｖｗ（約４００Ｖ）から成る全面書き込みパルスが印加される。このときのアドレス電極Ａ１〜Ａｍの電位は、全てＶａｗ（約１００Ｖ）である。この結果、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される。
【００１５】
次に、共通電極Ｘとアドレス電極Ａ１〜Ａｍの電位が０Ｖとなることにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。この放電では、電極間の電位差がないため、壁電荷が形成されることはなく、空間電荷は自己中和して放電が終息する。いわゆる自己消去放電である。この自己消去放電によって、パネル内の全セルの状態が壁電荷のない均一な状態となる。このリセット期間は、前のサブフィールドにおける各セルの点灯状態に関わらず全てのセルを同じ状態にする作用があり、これにより次のアドレス（書き込み）放電を安定して行うことができる。
【００１６】
次に、アドレス期間において、表示データに応じて各セルのＯＮ／ＯＦＦを行うために、線順次でアドレス放電が行われる。すなわち、まず第１表示ラインに相当する走査電極Ｙ１に−Ｖｙレベル（約−１５０Ｖ）、他の表示ラインに相当する走査電極Ｙ２〜Ｙｎに−Ｖscレベル（約−５０Ｖ）の電圧が印加されるとともに、各アドレス電極Ａ１〜Ａｍ中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ａｊに、電圧Ｖａ（約５０Ｖ）のアドレスパルスが選択的に印加される。
【００１７】
この結果、点灯させるセルのアドレス電極Ａｊと走査電極Ｙ１との間で放電が起こり、これをプライミング（種火）として、電圧Ｖｘ（約５０Ｖ）の共通電極Ｘと走査電極Ｙ１との放電に即移行する。これにより、選択セルの共通電極Ｘおよび走査電極Ｙ１の上のＭｇＯ保護膜１３面に、次の維持放電が可能な量の壁電荷が蓄積される。以下、他の表示ラインに相当する走査電極Ｙ２〜Ｙｎについても同様に、選択セルの走査電極には−Ｖｙレベルの電圧が順次印加され、非選択セルの残りの走査電極には−Ｖｓｃレベルの電圧が印加されることにより、全表示ラインにおいて新たな表示データの書き込みが行われる。
【００１８】
その後、維持放電期間になると、走査電極Ｙ１〜Ｙｎと共通電極Ｘとに電圧Ｖｓ（約２００Ｖ）から成る維持パルスが交互に印加されて維持放電が行われ、１サブフィールドの映像表示が行われる。なお、「アドレス／維持放電期間分離型・書き込みアドレス方式」においては、この維持放電期間の長短、つまり維持パルスの回数によって、映像の輝度が決定される。
【００１９】
図１３は、従来の１フレームの構成例を示す図である。なお、図１３においては、多階調表示の一例として１６階調表示を行う場合の１フレームの構成を示している。
【００２０】
図１３において、１フレームは４つのサブフィールドＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４で構成される。また、サブフィールドＳＦ１〜ＳＦ４は、それぞれリセット期間ＲＳ１〜ＲＳ４、アドレス期間ＡＤ１〜ＡＤ４および維持放電期間ＳＵ１〜ＳＵ４からなり、各サブフィールドＳＦ１〜ＳＦ４のリセット期間ＲＳ１〜ＲＳ４、アドレス期間ＡＤ１〜ＡＤ４はそれぞれ同じ長さの期間である。
【００２１】
また、維持放電期間ＳＵ１〜ＳＵ４の長さは、ＳＵ１：ＳＵ２：ＳＵ３：ＳＵ４＝１：２：４：８である。したがって、上記サブフィールドＳＦ１〜ＳＦ４の中からセルを点灯させるサブフィールドを選択することにより、０〜１５までの１６段階の輝度で階調表示できる。なお、休止期間は、駆動波形を出力しない期間である。
【００２２】
図１４は、面放電型ＰＤＰの構成を示す図であり、すべての維持放電電極（Ｘ電極およびＹ電極）間で放電させ表示を行うプラズマディスプレイの構成を示すものである。
【００２３】
図１４（ａ）は、面放電型ＰＤＰの概略構成図である。面放電型ＰＤＰ２０は、一方の基板上に互いに平行に配置されたＸ電極Ｘ１〜Ｘ５、Ｙ電極Ｙ１〜Ｙ４と他方の基板上に形成され上記Ｘ電極Ｘ１〜Ｘ５およびＹ電極Ｙ１〜Ｙ４に直交するように形成されたアドレス電極Ａ１〜Ａ６とを備えている。また、面放電型ＰＤＰ２０には、上記アドレス電極Ａ１〜Ａ６に平行に配置された放電空間を仕切るための隔壁２１〜２７が形成されている。
【００２４】
そして、上記面放電型ＰＤＰ２０においては、Ｘ電極Ｘ１〜Ｘ５とＹ電極Ｙ１〜Ｙ４とが隣接し、さらにアドレス電極Ａ１〜Ａ６が直交する領域にセルが形成され、図１４（ａ）に示すように表示行Ｌ１〜Ｌ８、すなわち維持放電電極（Ｘ電極およびＹ電極）間で表示することができる。
【００２５】
図１４（ｂ）は、面放電型ＰＤＰの断面図であり、Ｘ電極およびＹ電極に直交し、アドレス電極に平行な断面を示したものである。図１４（ｂ）において、２８はアドレス電極が形成される背面基板であり、２９はＸ電極およびＹ電極が形成される前面基板である。上述したように、面放電型ＰＤＰにおいては、Ｘ電極とＹ電極とが隣接し、さらにアドレス電極Ａ１〜Ａ６が直交する領域にセルが形成され、図１４（ｂ）に示すように領域Ｄ１〜Ｄ３において放電が行われる。すなわち、全ての維持放電電極（Ｘ電極およびＹ電極）間で放電させ表示を行う。
【００２６】
図１５は、面放電型ＰＤＰのフレームの構成例を示す図である。なお、図１５においては、全ての維持放電電極（Ｘ電極およびＹ電極）間で放電させ表示を行う場合のフレーム構成を示している。
【００２７】
図１５において、１フレームは第１フィールドおよび第２フィールドで構成され、例えば、第１フィールドでは奇数番目の表示行において表示を行い、第２フィールドでは偶数番目の表示行において表示を行うことで、１画面の表示を行う。また、第１フィールドおよび第２フィールドは、それぞれが複数（例えば、８個）のサブフィールドにより構成される。なお、各サブフィールドは、図１３に示した従来のフレーム構成と同様なので説明は省略する。
【００２８】
図１６は、面放電型ＰＤＰの駆動波形の一例を示すタイムチャートである。図１６においては、Ｘ電極ＸｉとＹ電極Ｙｉ（ｉは任意の整数）との間において放電し表示を行う第１フィールドにおける駆動波形を示し、第１フィールドを構成する複数のサブフィールドのうちの１サブフィールド分を示している。１つのサブフィールドは、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間とに区分される。
【００２９】
また、図１６においては、任意のアドレス電極ＡとＸ電極Ｘ１、Ｘ２とＹ電極Ｙ１、Ｙ２との駆動波形について示す。なお、他のＸ電極およびＹ電極は、それぞれ（Ｘ電極Ｘ３、Ｙ電極Ｙ３、Ｘ電極Ｘ４、Ｙ電極Ｙ４）、（Ｘ電極Ｘ５、Ｙ電極Ｙ５、Ｘ電極Ｘ６、Ｙ電極Ｙ６）、…、のように２つのＸ電極と２つのＹ電極とが１組となり、図１６に示す駆動波形と同様の波形で駆動される。
【００３０】
リセット期間においては、まずＸ電極Ｘ１、Ｘ２に電圧（−Ｖｑ）が印加され、Ｙ電極Ｙ１、Ｙ２に、電圧Ｖｗｓが印加される。これにより、以前の表示状態に拘わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される。また、このとき、Ｙ電極Ｙ１、Ｙ２に印加される電圧は、時間の経過とともに連続的に変化するような波形（以下、「鈍波」と称す。）で印加される。このような鈍波を印加すると、鈍波の立ち上がり中に放電電圧に達したセルから順次放電が行われるため、実質的に各セルには、最適電圧（放電開始電圧にほぼ等しい電圧）が印加されたことになる。
【００３１】
次に、Ｘ電極Ｘ１、Ｘ２には電圧Ｖｘが印加され、Ｙ電極Ｙ１、Ｙ２には到達電圧が電圧（−Ｖｙ）の鈍波が印加される。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このときも鈍波の印加によって微弱放電が行われ、蓄積されていた壁電荷が一部を除いて消去される。
【００３２】
次に、アドレス期間においては、表示データに応じて各セルのＯＮ／ＯＦＦを行うために、線順次でアドレス放電が行われる。上記アドレス期間は前半部分と後半部分の２つに区分され、アドレス期間の前半部分では奇数番目のＹ電極に対してアドレス放電が行われ、アドレス期間の後半部分では偶数番目のＹ電極に対してアドレス放電が行われる。
【００３３】
このアドレス期間においては、アドレス放電を行うために選択されたＹ電極には電圧（−Ｖｙ）が印加され、その他のＹ電極には電圧（−Ｖｙ＋Ｖｓｃ）が印加されるとともに、維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ａには、電圧Ｖａのアドレスパルスが選択的に印加される。この結果、点灯させるセルのアドレス電極ＡとＹ電極との間で放電が起こり、これをプライミング（種火）として、電圧ＶｘのＸ電極とＹ電極との放電に移行し、維持放電が可能な量の壁電荷が蓄積される。
【００３４】
なお、図１６においては、Ｙ電極Ｙ１、Ｙ２でのアドレス放電のみ示しているが、アドレス期間の前半部分ではＹ電極Ｙ１、Ｙ３、Ｙ５、…の順に順次選択されてアドレス放電が行われ、アドレス期間の後半部分ではＹ電極Ｙ２、Ｙ４、Ｙ６、…の順に順次選択されてアドレス放電が行われる。
【００３５】
その後、維持放電期間においては、Ｘ電極とＹ電極とに適当なタイミングで電圧Ｖｓの維持パルスが交互に印加されて維持放電が行われ、１サブフィールドの映像表示が行われる。
【００３６】
しかしながら、上述した駆動方法により面放電型ＰＤＰを駆動する場合には、上記図１６に示すタイムチャートに従った駆動電圧を各電極に印加しなければならず、面放電型ＰＤＰの駆動装置を構成する各素子には、大きな耐圧を備える素子を用いなければならなかった。例えば、上記図１６に示す維持パルスＶｓをＸ電極、Ｙ電極に印加する回路では、上記維持パルス電圧分の非常に大きな耐圧を備える素子を、当該回路を構成する素子に用いなければならなかった。
【００３７】
上記問題を解決する方法の一つとして、面放電型ＰＤＰの維持放電電極間で放電を行う際に、一方の電極には正の電圧を印加し、他方の電極には負の電圧を印加することで、消費電力を増加させることなく電極間の電位差を利用して電極間の放電を行う面放電型ＰＤＰの駆動方法が提案されている。
【００３８】
図１７は、維持放電電極間で放電を行う際に、電極間の電位差を利用して電極間で放電を行う面放電型ＰＤＰの駆動波形の一例を示すタイムチャートである。なお、図１７において、リセット期間およびアドレス期間においては、図１６に示すタイムチャートと各電極間に印加する電圧値のみが異なるだけで、Ｘ電極およびＹ電極の電位関係は同じである。
【００３９】
維持放電期間においては、Ｘ電極およびＹ電極にはそれぞれ電圧（−Ｖｓ／２）から電圧Ｖｓ／２の範囲の電圧が印加される。さらに、一方の電極に正の電圧Ｖｓ／２を印加している場合には、他方の電極には負の電圧（−Ｖｓ／２）を印加することで、Ｘ電極とＹ電極間との電位差が上記図１６に示す維持パルス電圧Ｖｓ分の電位差となり維持放電電極（Ｘ電極とＹ電極）間で維持放電が行われる。
【００４０】
このように、維持放電期間において、図１７に示す駆動波形に従い、一方の電極には正の電圧を印加して、他方の電極には負の電圧を印加することで、維持放電電極（Ｘ電極とＹ電極）間に上記図１６に示す維持パルスＶｓに相当する電位差を発生させることができ、上記図１６に示す駆動波形に従い面放電型ＰＤＰを駆動する場合と比較して、駆動装置を構成する各素子の耐圧を小さくすることができる。
【００４１】
【発明が解決しようとする課題】
しかしながら、上記図１７に示す駆動波形に従って、Ｘ電極およびＹ電極に電圧を印加するようにした場合には、図１８に示すように維持放電期間終了後にアドレス電極Ａ上に壁電荷が残留する。
図１８は、維持放電期間終了後に各電極（アドレス電極、Ｘ電極およびＹ電極）に形成されている壁電荷を示す図である。なお、図１８は、維持放電期間の最後の維持パルスとして、Ｘ電極には電圧Ｖｓ／２が印加され、Ｙ電極には電圧（−Ｖｓ／２）が印加された場合に、各電極に形成されている壁電荷を示している。
【００４２】
図１８に示すように、維持放電期間の最後に電圧Ｖｓ／２が印加されたＸ電極には、マイナスの壁電荷が形成され、電圧（−Ｖｓ／２）が印加されたＹ電極には、プラスの壁電荷が形成されている。また、ＧＮＤ電位であるアドレス電極のＸ電極に対応する部分にはプラスの壁電荷が形成され、Ｙ電極に対応する部分にはマイナスの壁電荷が形成されている。
【００４３】
このように、維持放電期間終了後に、アドレス電極上に壁電荷が形成されてしまうと、次のサブフィールドにおいて、アドレッシングする（点灯させるセルを選択する）際、隣接セルのアドレス電極、Ｘ電極およびＹ電極に逆極性の電荷が形成され、さらに次のサブフィールドにおいて、アドレッシングする際、表示データに従いアドレスパルスＶａをアドレス電極に印加したとしても、その残留電荷によりアドレス電極とＹ電極との間の電位差が放電電圧に到達せず、アドレス電極とＹ電極との間でのアドレス放電が行われないことがあった。例えば、図１９に示すようにサブフィールド毎に点灯と非点灯とを繰り返す場合には、サブフィールドＳＦ２において本来点灯すべきセル３１、３２が点灯しないことがあった。
【００４４】
また、逆に維持放電期間終了後にアドレス電極上に壁電荷が残留することで、アドレスパルスＶａをアドレス電極に印加しなくとも、アドレス電極とＹ電極との間の電位差が放電電圧に到達してしまい、本来点灯させないアドレス電極とＹ電極との間でのアドレス放電が行われてしまうことがあった。
【００４５】
すなわち、維持放電期間終了後にアドレス電極上に壁電荷が残留することで、アドレス期間において点灯させるセルを選択する（アドレッシング）際に、表示データに従って正確に点灯させるセルを選択することができず、ＰＤＰの駆動マージンを劣化させたり、表示品位を劣化させたりしてしまうという問題があった。
【００４６】
本発明は、このような問題を解決するために成されたものであり、表示データに従い点灯させるセルを正確に選択し、プラズマディスプレイ装置の駆動マージンや表示品位の劣化を抑制することができるようにすることを目的とする。
【００４７】
【課題を解決するための手段】
本発明のプラズマディスプレイ装置の駆動方法は、維持放電期間において、隣接する２本の維持放電電極対の各々に正の電圧Ｖｓ／２と負の電圧（−Ｖｓ／２）とを交互に印加して表示セルにて表示放電を行うプラズマディスプレイ装置の駆動方法であって、上記維持放電電極対の一方の電極に正の電圧Ｖｓを印加し、上記維持放電電極対の他方の電極及び、上記表示セルを選択するためのアドレス電極にグランドレベルの電圧を印加する壁電荷形成工程と、次いで、上記維持放電電極対の双方の電極に上記グランドレベルの電圧を印加し、上記アドレス電極に所定の正の電圧を印加する自己消去工程とを備え、上記正の電圧Ｖｓは、上記自己消去工程での上記アドレス電極への上記所定の正の電圧の印加により上記アドレス電極と上記維持放電電極対の一方の電極との間で自己消去放電が可能な壁電荷を、上記維持放電電極対間での放電により上記アドレス電極上及び上記維持放電電極対の一方の電極上に形成する電圧であることを特徴とする。
【００４８】
上記技術手段によれば、維持放電期間における維持放電電極間での維持放電によりアドレス電極上に形成された壁電荷が壁電荷形成工程および自己消去工程での放電により除去され、維持放電により残留した壁電荷の影響を受けずに、表示データに従い点灯させるセルを正確に選択することができるようになる。
【００４９】
【発明の実施の形態】
以下に、本発明の実施形態を図面に基づいて説明する。
なお、以下に示す実施形態は、例えば図１４に示す面放電型ＰＤＰを備えた図１０に示すような交流駆動型のＰＤＰ装置に適用することが可能である。
また、以下に示す実施形態による交流駆動型ＰＤＰの駆動波形の一例を示すタイムチャートでは、任意のアドレス電極ＡとＸ電極Ｘ１、Ｘ２とＹ電極Ｙ１、Ｙ２との駆動波形について示しているが、他のＸ電極およびＹ電極は、それぞれ（Ｘ電極Ｘ３、Ｙ電極Ｙ３、Ｘ電極Ｘ４、Ｙ電極Ｙ４）、（Ｘ電極Ｘ５、Ｙ電極Ｙ５、Ｘ電極Ｘ６、Ｙ電極Ｙ６）、…、のように２つのＸ電極と２つのＹ電極とが１組となり、Ｘ電極Ｘ１、Ｘ２とＹ電極Ｙ１、Ｙ２と同様の波形で駆動される。
【００５０】
（第１の実施形態）
図１は、第１の実施形態による交流駆動型ＰＤＰの駆動波形の一例を示すタイムチャートである。
また、図１においては、Ｘ電極ＸｉとＹ電極Ｙｉ（ｉは任意の整数）との間において放電し表示を行う第１フィールドにおける駆動波形を示し、第１フィールドを構成する複数のサブフィールドのうちの１サブフィールド分を示している。１つのサブフィールドは、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間と、オプションリセット期間に区分される。
【００５１】
リセット期間においては、まずＸ電極Ｘ１、Ｘ２に電圧（−Ｖｓ／２）を印加する。また、Ｙ電極Ｙ１、Ｙ２にはまず電圧Ｖｓ／２を印加し、次に電圧（Ｖｓ／２＋Ｖｗ）の鈍波を印加する。これにより、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される（全面書き込み）。このような鈍波を印加することで、鈍波の立ち上がり中に放電電圧に達したセルから順次放電が行われ、実質的に各セルには最適電圧（放電開始電圧にほぼ等しい電圧）が印加されたことになる。
【００５２】
次に、Ｘ電極Ｘ１、Ｘ２には電圧（Ｖｓ／２＋Ｖｘ）を印加し、Ｙ電極Ｙ１、Ｙ２には到達電圧が負の電圧の鈍波を印加する。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される（全面消去）。このときも鈍波の印加によって微弱放電が行われ、蓄積されていた壁電荷が一部を除いて消去される。
【００５３】
次に、アドレス期間においては、表示データに応じて各セルのＯＮ／ＯＦＦを行うために、線順次でアドレス放電が行われる。上記アドレス期間は前半部分と後半部分の２つに区分され、アドレス期間の前半部分では奇数番目のＹ電極に対してアドレス放電が行われ、アドレス期間の後半部分では偶数番目のＹ電極に対してアドレス放電が行われる。また、アドレス期間の前半部分では、維持放電期間において奇数番目のＹ電極と放電を行う奇数番目のＸ電極には電圧（Ｖｓ／２＋Ｖｘ）を印加し、アドレス期間の後半部分では維持放電期間において偶数番目のＹ電極と放電を行う偶数番目のＸ電極には電圧（Ｖｓ／２＋Ｖｘ）を印加する。
【００５４】
このアドレス期間においては、アドレス放電を行うために選択されたＹ電極には電圧（−Ｖｓ／２）を印加し、その他のＹ電極はグランドレベル（０Ｖ）にされるとともに、維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ａには、電圧Ｖａのアドレスパルスを選択的に印加する。この結果、点灯させるセルのアドレス電極ＡとＹ電極との間で放電が起こり、これをプライミング（種火）として、電圧（Ｖｓ／２＋Ｖｘ）のＸ電極とＹ電極との放電に移行し、維持放電が可能な量の壁電荷が蓄積される。
【００５５】
なお、図１においては、Ｙ電極Ｙ１、Ｙ２でのアドレス放電のみ示しているが、アドレス期間の前半部分ではＹ電極Ｙ１、Ｙ３、Ｙ５、…の順に順次選択されてアドレス放電が行われ、アドレス期間の後半部分ではＹ電極Ｙ２、Ｙ４、Ｙ６、…の順に順次選択されてアドレス放電が行われる。
【００５６】
その後、維持放電期間においては、維持放電電極（Ｘ電極およびＹ電極）に、正の電圧Ｖｓ／２と負の電圧（−Ｖｓ／２）とを交互に印加していく。このとき、Ｘ電極およびＹ電極のそれぞれに印加する電圧は、互いに極性が反転するように印加する。つまり、Ｘ電極に正の電圧Ｖｓ／２を印加している場合には、Ｙ電極には負の電圧（−Ｖｓ／２）を印加する。これにより、Ｘ電極とＹ電極との電位差が、Ｘ電極とＹ電極との間で放電を行う維持パルス電圧Ｖｓ分の電位差となり維持放電電極（Ｘ電極とＹ電極）間で維持放電が行われる。
【００５７】
次に、オプションリセット期間においては、まずＸ電極Ｘ１、Ｘ２に電圧（−Ｖｓ／２）を印加し、Ｙ電極Ｙ１、Ｙ２には電圧Ｖｓ／２を印加する。次に、Ｘ電極Ｘ１、Ｘ２およびＹ電極Ｙ１、Ｙ２の双方をグランドレベルした後、Ｘ電極Ｘ１、Ｘ２に維持パルス電圧の２倍の電圧Ｖｓを印加する。これにより、Ｘ電極Ｘ１、Ｘ２とＹ電極Ｙ１、Ｙ２とで放電を行う。この間、アドレス電極Ａはグランドレベルに保たれる。
その後、Ｘ電極Ｘ１、Ｘ２をグランドレベル（０Ｖ）にするとともに、アドレス電極Ａに電圧Ｖａのパルスを印加する。これにより、アドレス電極ＡとＸ電極Ｘ１、Ｘ２とで自己消去放電を行う。なお、このとき、Ｙ電極Ｙ１、Ｙ２はグランドレベルである。
【００５８】
図２は、上記図１に示すオプションリセット期間において、各電極（アドレス電極、Ｘ電極およびＹ電極）に形成されている壁電荷について説明するための図である。
【００５９】
図２（ａ）は、オプションリセット期間において、Ｘ電極に維持パルス電圧の２倍の電圧Ｖｓを印加したときの各電極（アドレス電極、Ｘ電極およびＹ電極）に形成される壁電荷について示している。図２（ａ）に示すように、維持パルス電圧の２倍の電圧ＶｓをＸ電極Ｘ１、Ｘ２、Ｘ３を印加することで、Ｘ電極Ｘｉとグランドレベル（０Ｖ）であるＹ電極ｉ（ｉは任意の整数）との間で放電が行われ、Ｘ電極Ｘ１、Ｘ２、Ｘ３にはマイナスの壁電荷が形成され、Ｙ電極Ｙ１、Ｙ２にはプラスの壁電荷が形成される。また、グランドレベル（０Ｖ）であるアドレス電極は、上記Ｘ電極Ｘ１、Ｘ２、Ｘ３に対して陰極となり、アドレス電極のＸ電極Ｘ１、Ｘ２、Ｘ３に対応する部分にはプラスの壁電荷が形成される。
【００６０】
図２（ｂ）は、図２（ａ）に示すように各電極に壁電荷が形成されている状態で、アドレス電極に電圧Ｖａのパルスを印加したときの各電極に形成される壁電荷について示した図である。アドレス電極に電圧Ｖａのパルスを印加すると、アドレス電極とＸ電極Ｘ１、Ｘ２、Ｘ３との間で自己消去放電が行われる。つまり、アドレス電極およびＸ電極Ｘ１、Ｘ２、Ｘ３上の壁電荷が中和され、残留していた壁電荷が除去される。その結果、図２（ｂ）に示すように、Ｘ電極Ｘ１、Ｘ２、Ｘ３にはマイナスの壁電荷の一部が残り、アドレス電極上のプラスの壁電荷は除去される。
【００６１】
図３は、上記図１に示した駆動波形のオプションリセット期間において、Ｘ電極Ｘ１、Ｘ２に維持パルス電圧の２倍の電圧Ｖｓを印加するためのＶｓ発生回路の回路構成例である。
図３において、負荷１００は、１つのＸ電極と１つのＹ電極との間に形成されている維持放電電極間のセルの合計の容量Ｃｐｃｅｌｌである。また、負荷１００には、Ｘ電極およびＹ電極が形成されている。
【００６２】
Ｘ電極側では、スイッチＳＷ１、ＳＷ２は、図示しない電源から供給される電圧Ｖｓの電源ラインと、電圧Ｖｓ／２の電源ラインとの間に直列に接続される。上記２つのスイッチＳＷ１、ＳＷ２の相互接続点にはコンデンサＣ１の一方の端子が接続され、このコンデンサＣ１の他方の端子と電圧Ｖｓ／２の電源ラインとの間には、スイッチＳＷ３が接続される。
【００６３】
また、スイッチＳＷ４、ＳＷ５は、上記コンデンサＣ１の両端に直列に接続され、上記ＳＷ４は第１の信号ラインＯＵＴＡを介して、コンデンサＣ１の上記一方の端子に接続され、上記ＳＷ５は第２の信号ラインＯＵＴＢを介して、コンデンサＣ１の上記他方の端子に接続される。そして、これら２つのスイッチＳＷ４およびＳＷ５の相互接続点には、出力ラインＯＵＴＣを介して負荷１００のＸ電極が接続されている。
なお、Ｙ電極側の構成については、Ｘ電極側の構成と同じであるので、説明は省略する。
【００６４】
図４は、上記図３に示したＶｓ発生回路のタイムチャートである。
図４において、まずＸ電極側の２つのスイッチＳＷ１、ＳＷ３がＯＮとなり、残りのスイッチＳＷ２、ＳＷ４、ＳＷ５はＯＦＦとなると、第１の信号ラインＯＵＴＡの電圧は、図示しない電源よりスイッチＳＷ１を介して与えられる電圧レベルＶｓとなる。このとき、ＳＷ１とＳＷ３との間に接続されたコンデンサＣ１には、図示しない電源にそれぞれ接続されたスイッチＳＷ１とスイッチＳＷ３との電位差（Ｖｓ／２）に応じた電荷が蓄積される。その後、スイッチＳＷ４がＯＮとなるとともに、Ｙ電極側のスイッチＳＷ４'、ＳＷ２'がＯＮとなることにより、第１の信号ラインＯＵＴＡの電圧Ｖｓが出力ラインＯＵＴＣを介して負荷１００のＸ電極に印加され、Ｘ電極とＹ電極との間に電圧Ｖｓが印加される。
【００６５】
次に、スイッチＳＷ４がＯＦＦとなって、電圧を印加する際の電流経路が遮断された後、スイッチＳＷ５がパルス状にＯＮとなることにより、出力ラインＯＵＴＣの電圧が、スイッチＳＷ３および第２の信号ラインＯＵＴＢ’を介して図示しない電源より与えられる電圧レベル（Ｖｓ／２）となる。次に、スイッチＳＷ２がＯＮ、残り４つのスイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ５がＯＦＦとされた後、スイッチＳＷ４がパルス状にＯＮとなる。このスイッチＳＷ４がＯＮとなることにより、Ｘ電極に対し、Ｙ電極側に電圧を印加するときの電流経路となる。
【００６６】
次に、スイッチＳＷ２をＯＮに維持したまま、スイッチＳＷ５がＯＮとなる。このとき、第１の信号ラインＯＵＴＡには図示しない電源からスイッチＳＷ１を介して電源電圧が供給されないので、その電圧はＶｓ／２となる。一方、第２の信号ラインＯＵＴＢに関しては、スイッチＳＷ２がＯＮとなって第１の信号ラインＯＵＴＡが接地されることにより、第２の信号ラインＯＵＴＢの電圧は、コンデンサＣ１に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけＶｓ／２から下がったグランドレベル（０Ｖ）となる。
【００６７】
このとき、スイッチＳＷ５がＯＮとなっているので、出力ラインＯＵＴＣを介して第２の信号ラインＯＵＴＢと接続されている負荷１００のＸ電極側の電位はグランドレベルとなる。その際、走査電極Ｙ側のスイッチＳＷ３'、ＳＷ４'はＯＮである。
次に、スイッチＳＷ２、ＳＷ４がＯＮとなり、残りのスイッチＳＷ１、ＳＷ３、ＳＷ５はＯＦＦとなる。これにより、出力ラインＯＵＴＣの電圧がＶｓ／２になる。
【００６８】
図５は、第１の実施形態による交流駆動型ＰＤＰの駆動波形の他の一例を示すタイムチャートである。この図５に示す駆動波形のタイムチャートは、上記図１に示した駆動波形のタイムチャートにおいては、オプションリセット期間において、Ｘ電極Ｘ１、Ｘ２に維持パルス電圧の２倍の電圧Ｖｓを印加していたものを、Ｘ電極Ｘ１、Ｘ２をグランドレベルにして、Ｙ電極Ｙ１、Ｙ２に維持パルス電圧の２倍の電圧Ｖｓを印加するようにした駆動波形のタイムチャートである。
【００６９】
また、図５においては、図１と同様に第１フィールドにおける駆動波形を示し、第１フィールドを構成する複数のサブフィールドのうちの１サブフィールド分を示している。１つのサブフィールドは、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間と、オプションリセット期間に区分される。
【００７０】
なお、図５において、リセット期間、アドレス期間および維持放電期間の駆動波形は、図１に示した駆動波形と同じであるので、重複する説明は省略する。
【００７１】
オプションリセット期間においては、まずＸ電極Ｘ１、Ｘ２およびＹ電極Ｙ１、Ｙ２の双方をグランドレベルする。その後、Ｙ電極Ｙ１、Ｙ２に維持パルス電圧の２倍の電圧Ｖｓを印加する。これにより、Ｘ電極Ｘ１、Ｘ２とＹ電極Ｙ１、Ｙ２とで放電を行う。この間、アドレス電極Ａはグランドレベルに保たれる。
【００７２】
次に、Ｙ電極Ｙ１、Ｙ２をグランドレベル（０Ｖ）にするとともに、アドレス電極Ａに電圧Ｖａのパルスを印加する。これにより、アドレス電極ＡとＹ電極Ｙ１、Ｙ２とで自己消去放電を行う。なお、このとき、Ｘ電極Ｘ１、Ｘ２はグランドレベルである。
【００７３】
図６は、上記図５に示すオプションリセット期間において、各電極（アドレス電極、Ｘ電極およびＹ電極）に形成されている壁電荷について説明するための図である。
図６（ａ）は、オプションリセット期間において、Ｙ電極に維持パルス電圧の２倍の電圧Ｖｓを印加したときの各電極に形成される壁電荷について示している。図６（ａ）に示すように、維持パルス電圧の２倍の電圧ＶｓをＹ電極Ｙ１、Ｙ２を印加することにより、グランドレベル（０Ｖ）であるＸ電極ＸｉとＹ電極ｉ（ｉは任意の整数）との間で放電が行われ、Ｘ電極Ｘ１、Ｘ２、Ｘ３にはプラスの壁電荷が形成され、Ｙ電極Ｙ１、Ｙ２にはマイナスの壁電荷が形成される。また、グランドレベル（０Ｖ）であるアドレス電極は、上記Ｙ電極Ｙ１、Ｙ２に対して陰極となり、アドレス電極のＹ電極Ｙ１、Ｙ２に対応する部分にはプラスの壁電荷が形成される。
【００７４】
図６（ｂ）は、図６（ａ）に示すように各電極に壁電荷が形成されている状態で、アドレス電極に電圧Ｖａのパルスを印加したときの各電極に形成される壁電荷について示した図である。アドレス電極に電圧Ｖａのパルスを印加すると、アドレス電極とＹ電極Ｙ１、Ｙ２との間で自己消去放電が行われる。つまり、アドレス電極およびＹ電極Ｙ１、Ｙ２上の壁電荷が中和され、残留していた壁電荷が除去される。その結果、図６（ｂ）に示すように、Ｙ電極Ｙ１、Ｙ２にはマイナスの壁電荷の一部が残り、アドレス電極上のプラスの壁電荷は除去される。
【００７５】
以上、詳しく説明したように第１の実施形態によれば、各サブフィールドの維持放電期間後に、維持放電電極の何れか一方の電極に維持パルスの２倍の電圧Ｖｓを印加することより行われる維持放電電極間での放電により、電圧Ｖａのパルスにてアドレス電極と維持放電電極の何れか一方の電極とで自己消去放電が可能な壁電荷を、アドレス電極上に形成する。その後、アドレス電極Ａに電圧Ｖａのパルスを印加することで、アドレス電極と維持放電電極の何れか一方の電極とで自己消去放電を行い、アドレス電極上に形成された壁電荷を除去する。
【００７６】
これにより、維持放電期間の維持放電によりアドレス電極上に形成される壁電荷を除去した状態で、アドレス期間において表示データに従い点灯させるセルを正確に選択することができ、プラズマディスプレイ装置の駆動マージンや表示品位の劣化を抑制することができる。
【００７７】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図７は、第２の実施形態による交流駆動型ＰＤＰの駆動波形の一例を示すタイムチャートである。第２の実施形態による駆動波形のタイムチャートは、オプションリセット期間において、第１の実施形態ではＸ電極またはＹ電極の何れかに維持パルス電圧の２倍の電圧Ｖｓを印加するようにしていたものを、Ｘ電極およびＹ電極の双方にタイミングをずらして、それぞれ維持パルス電圧の２倍の電圧Ｖｓを印加するようにしたものである。
【００７８】
また、図７においては、第１フィールドにおける駆動波形を示し、第１フィールドを構成する複数のサブフィールドのうちの１サブフィールド分を示しており、１つのサブフィールドは、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間と、オプションリセット期間に区分される。
【００７９】
なお、図７において、リセット期間、アドレス期間および維持放電期間の駆動波形は、図１に示した駆動波形と同じであるので、重複する説明は省略する。
【００８０】
オプションリセット期間においては、まずＸ電極Ｘ１、Ｘ２およびＹ電極Ｙ１、Ｙ２の双方をグランドレベルする。その後、Ｙ電極Ｙ１、Ｙ２に維持パルス電圧の２倍の電圧Ｖｓを印加する。これにより、Ｘ電極Ｘ１、Ｘ２とＹ電極Ｙ１、Ｙ２とで放電を行う。この間、アドレス電極Ａはグランドレベルに保たれる。
【００８１】
次に、Ｙ電極Ｙ１、Ｙ２をグランドレベル（０Ｖ）にするとともに、アドレス電極Ａに電圧Ｖａのパルスを印加する。これにより、アドレス電極ＡとＹ電極Ｙ１、Ｙ２とで自己消去放電を行う。なお、このとき、Ｘ電極Ｘ１、Ｘ２はグランドレベルである。
【００８２】
その後、アドレス電極Ａをグランドレベルにして、Ｘ電極Ｘ１、Ｘ２に維持パルス電圧の２倍の電圧Ｖｓを印加した後、Ｙ電極Ｙ１、Ｙ２をグランドレベル（０Ｖ）にするとともに、アドレス電極Ａに電圧Ｖａのパルスを印加する。これにより、Ｘ電極Ｘ１、Ｘ２とＹ電極Ｙ１、Ｙ２とでの放電に引き続き、アドレス電極ＡとＸ電極Ｘ１、Ｘ２とで自己消去放電を行う。
【００８３】
図８は、上記図７に示すオプションリセット期間において、各電極（アドレス電極、Ｘ電極およびＹ電極）に形成されている壁電荷について説明するための図である。
図８（ａ）は、オプションリセット期間において、Ｙ電極に維持パルス電圧の２倍の電圧Ｖｓを印加したときの各電極に形成される壁電荷について示している。図８（ａ）に示すように、維持パルス電圧の２倍の電圧ＶｓをＹ電極Ｙ１、Ｙ２に印加することで、グランドレベル（０Ｖ）であるＸ電極ＸｉとＹ電極ｉ（ｉは任意の整数）との間で放電が行われ、Ｘ電極Ｘ１、Ｘ２、Ｘ３にはプラスの壁電荷が形成され、Ｙ電極Ｙ１、Ｙ２にはマイナスの壁電荷が形成される。また、グランドレベル（０Ｖ）であるアドレス電極は、上記Ｙ電極Ｙ１、Ｙ２に対して陰極となり、アドレス電極のＹ電極Ｙ１、Ｙ２に対応する部分にはプラスの壁電荷が形成される。
【００８４】
図８（ｂ）は、図８（ａ）に示すように各電極に壁電荷が形成されている状態で、アドレス電極に電圧Ｖａのパルスを印加しＹ電極上に形成された壁電荷を除去した後、Ｘ電極に維持パルス電圧の２倍の電圧Ｖｓを印加したときの各電極に形成される壁電荷について示している。図８（ｂ）に示すように、維持パルス電圧の２倍の電圧ＶｓをＸ電極Ｘ１、Ｘ２、Ｘ３に印加することで、Ｘ電極Ｘｉとグランドレベル（０Ｖ）であるＹ電極ｉ（ｉは任意の整数）との間で放電が行われ、Ｘ電極Ｘ１、Ｘ２、Ｘ３にはマイナスの壁電荷が形成され、Ｙ電極Ｙ１、Ｙ２にはプラスの壁電荷が形成される。また、グランドレベル（０Ｖ）であるアドレス電極は、上記Ｘ電極Ｘ１、Ｘ２、Ｘ３に対して陰極となり、アドレス電極のＸ電極Ｘ１、Ｘ２、Ｘ３に対応する部分にはプラスの壁電荷が形成される。
【００８５】
図８（ｃ）は、図８（ｂ）に示すように各電極に壁電荷が形成されている状態で、アドレス電極に電圧Ｖａのパルスを印加したときの各電極に形成される壁電荷について示した図である。アドレス電極に電圧Ｖａのパルスを印加すると、アドレス電極とＸ電極Ｘ１、Ｘ２、Ｘ３との間で自己消去放電が行われる。つまり、アドレス電極およびＸ電極Ｘ１、Ｘ２、Ｘ３上の壁電荷が中和され、残留していた壁電荷が除去される。その結果、図８（ｃ）に示すように、Ｘ電極Ｘ１、Ｘ２、Ｘ３にはマイナスの壁電荷の一部が残り、アドレス電極上のプラスの壁電荷は除去される。
【００８６】
以上、説明したように第２の実施形態によれば、各サブフィールドの維持放電期間後に、維持放電電極の何れか一方の電極に維持パルスの２倍の電圧Ｖｓを印加した後、さらに他方の電極に維持パルスの２倍の電圧Ｖｓを印加することより、電圧Ｖａのパルスにてアドレス電極と維持放電電極の何れか一方の電極とで自己消去放電が可能な壁電荷を、維持放電電極間の維持放電によりアドレス電極上に形成する。その後、アドレス電極Ａに電圧Ｖａのパルスを印加することで、アドレス電極と上記他方の電極とで自己消去放電を行い、アドレス電極上に形成された壁電荷を除去する。
【００８７】
これにより、維持放電期間の維持放電によりアドレス電極上に形成される壁電荷を除去した状態で、アドレス期間において表示データに従い点灯させるセルを正確に選択することができ、プラズマディスプレイ装置の駆動マージンや表示品位の劣化を抑制することができる。
【００８８】
また、維持放電電極の何れか一方の電極に維持パルスの２倍の電圧Ｖｓを印加した後、さらに他方の電極に維持パルスの２倍の電圧Ｖｓを印加するようにしたので、維持放電期間での最後の維持パルスの印加状態に関係なく、確実にアドレス電極上に形成される壁電荷を除去することができる。
【００８９】
なお、上述した第２の実施形態においては、オプションリセット期間においてＹ電極Ｙ１、Ｙ２に維持パルス電圧の２倍の電圧Ｖｓを印加した後、Ｘ電極Ｘ１、Ｘ２に電圧Ｖｓを印加するようにしているが、Ｘ電極Ｘ１、Ｘ２に維持パルス電圧の２倍の電圧Ｖｓを印加した後、Ｙ電極Ｙ１、Ｙ２に電圧Ｖｓを印加するようにしても良い。
【００９０】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
図９は、第３の実施形態による交流駆動型ＰＤＰの駆動波形の一例を示すタイムチャートである。第３の実施形態による駆動波形のタイムチャートは、第１の実施形態では、オプションリセット期間においてＸ電極またはＹ電極の何れかに維持パルス電圧の２倍の電圧Ｖｓを印加するようにしていたものを、維持放電期間中の最後に印加する維持パルスを２倍の電圧Ｖｓに置き換え、維持放電電極に印加するようにしたものである。
【００９１】
また、図９においては、第１フィールドにおける駆動波形を示し、第１フィールドを構成する複数のサブフィールドのうちの１サブフィールド分を示しており、１つのサブフィールドは、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間に区分される。
【００９２】
なお、図９において、リセット期間、アドレス期間の駆動波形は、図１に示した駆動波形と同じであるので、重複する説明は省略する。
【００９３】
維持放電期間においては、維持放電電極（Ｘ電極およびＹ電極）に、正の電圧Ｖｓ／２と負の電圧（−Ｖｓ／２）とを交互に印加していく。このとき、Ｘ電極およびＹ電極のそれぞれに印加する電圧は、互いに極性が反転するように印加する。つまり、Ｘ電極に正の電圧Ｖｓ／２を印加している場合には、Ｙ電極には負の電圧（−Ｖｓ／２）を印加する。これにより、Ｘ電極とＹ電極との電位差が、Ｘ電極とＹ電極との間で放電を行う維持パルス電圧Ｖｓ分の電位差となり維持放電電極（Ｘ電極とＹ電極）間で維持放電が行われる。
【００９４】
さらに、本実施形態では、維持放電期間において、最後の維持パルスを印加する際、維持放電電極（Ｘ電極およびＹ電極）の一方の電極には維持パルス電圧の２倍の電圧Ｖｓを印加し、他方の電極はグランドレベル（０Ｖ）にする。なお、図９は、Ｘ電極Ｘ１、Ｘ２に維持パルス電圧の２倍の電圧Ｖｓを印加した場合を示している。これにより、Ｘ電極Ｘ１、Ｘ２とＹ電極Ｙ１、Ｙ２とで放電を行う。
【００９５】
その後、維持放電電極（Ｘ電極およびＹ電極）の双方の電極をグランドレベル（０Ｖ）にするとともに、アドレス電極Ａに電圧Ｖａのパルスを印加する。これにより、アドレス電極ＡとＸ電極Ｘ１、Ｘ２とで自己消去放電を行う。なお、このとき、Ｙ電極Ｙ１、Ｙ２はグランドレベルである。
【００９６】
以上、説明したように第３の実施形態によれば、維持放電期間中の最後に印加する維持パルスを２倍の電圧Ｖｓに置き換えて印加することより、電圧Ｖａのパルスにてアドレス電極と維持放電電極の何れか一方の電極とで自己消去放電が可能な壁電荷を、維持放電電極間の維持放電によりアドレス電極上に形成する。その後、アドレス電極Ａに電圧Ｖａのパルスを印加することで、アドレス電極と上記他方の電極とで自己消去放電を行い、アドレス電極上に形成された壁電荷を除去する。
【００９７】
これにより、維持放電期間中にアドレス電極上に形成される壁電荷を維持放電期間中の最後に印加した維持パルスにより除去することができるので、アドレス電極上に壁電荷がない状態で、アドレス期間において表示データに従い点灯させるセルを正確に選択することができ、プラズマディスプレイ装置の駆動マージンや表示品位の劣化を抑制することができる。
【００９８】
また、維持放電期間中の最後に印加する維持パルスを２倍の電圧Ｖｓに置き換えて印加するようにしたので、フィールドやサブフィールドの構成を変えることなく、確実にアドレス電極上に形成される壁電荷を除去することができる。
【００９９】
なお、上述した第１および第２の実施形態においては、１つのサブフィールドは、リセット期間と、アドレス期間と、維持放電期間と、オプションリセット期間に区分されるものとしたが、１つのサブフィールドを、リセット期間と、アドレス期間と、維持放電期間に区分して、サブフィールド間にオプションリセット期間を設けるようにしても良い。また、上述した第１および第２の実施形態においては、サブフィールド内の維持放電期間後にオプションリセット期間を設けていたが、サブフィールド内のリセット期間前にオプションリセット期間を設けるようにしても良い。
【０１００】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【０１０１】
【発明の効果】
本発明によれば、表示セルを選択するためのアドレス電極上に維持放電期間における維持放電電極間での維持放電により形成された壁電荷が壁電荷形成工程および自己消去工程での放電により除去され、維持放電により形成された壁電荷の影響を受けずに、表示データに従い点灯させるセルを正確に選択することができ、プラズマディスプレイ装置の駆動マージンや表示品位の劣化を抑制することができる。
【図面の簡単な説明】
【図１】第１の実施形態による交流駆動型ＰＤＰの駆動波形の一例を示すタイムチャートである。
【図２】オプションリセット期間において、各電極に形成されている壁電荷について説明するための図である。
【図３】Ｖｓ発生回路の回路構成例を示す図である。
【図４】Ｖｓ発生回路のタイムチャートである。
【図５】第１の実施形態による交流駆動型ＰＤＰの駆動波形の他の一例を示すタイムチャートである。
【図６】オプションリセット期間において、各電極に形成されている壁電荷について説明するための図である。
【図７】第２の実施形態による交流駆動型ＰＤＰの駆動波形の一例を示すタイムチャートである。
【図８】オプションリセット期間において、各電極（アドレス電極、Ｘ電極およびＹ電極）に形成されている壁電荷について説明するための図である。
【図９】第３の実施形態による交流駆動型ＰＤＰの駆動波形の一例を示すタイムチャートである。
【図１０】交流駆動型ＰＤＰ装置の全体構成を示す図である。
【図１１】１画素である第ｉ行第ｊ列のセルＣijの断面構成を示す図である。
【図１２】従来の交流駆動型ＰＤＰの駆動方法の一例を示すタイムチャートである。
【図１３】従来の１フレームの構成例を示す図である。
【図１４】面放電型ＰＤＰの構成を示す図である。
【図１５】面放電型ＰＤＰのフレームの構成例を示す図である。
【図１６】面放電型ＰＤＰの駆動波形の一例を示すタイムチャートである。
【図１７】面放電型ＰＤＰの駆動波形の一例を示すタイムチャートである。
【図１８】維持放電期間終了後に各電極に形成されている壁電荷を示す図である。
【図１９】サブフィールド毎に点灯・非点灯を繰り返した表示における表示例を示す図である。
【符号の説明】
１、２０  ＰＤＰ
２  Ｘ側回路
３  Ｙ側回路
４  アドレス側回路
５  制御回路
１００  負荷
ＳＷ１〜ＳＷ５、ＳＷ１’〜ＳＷ５’  スイッチ
ＯＵＴＡ  第１の信号ライン
ＯＵＴＢ  第２の信号ライン
ＯＵＴＡ’  第３の信号ライン
ＯＵＴＢ’  第４の信号ライン
【図１】
0004768134.tif 000002
【図２】
0004768134.tif 000003
【図３】
0004768134.tif 000004
【図４】
0004768134.tif 000005
【図５】
0004768134.tif 000006
【図６】
0004768134.tif 000007
【図７】
0004768134.tif 000008
【図８】
0004768134.tif 000009
【図９】
0004768134.tif 000010
【図１０】
0004768134.tif 000011
【図１１】
0004768134.tif 000012
【図１２】
0004768134.tif 000013
【図１３】
0004768134.tif 000014
【図１４】
0004768134.tif 000015
【図１５】
0004768134.tif 000016
【図１６】
0004768134.tif 000017
【図１７】
0004768134.tif 000018
【図１８】
0004768134.tif 000019
【図１９】
0004768134.tif 000020