(57)【特許請求の範囲】
【請求項１】
（イ）ソース電極、及び、該ソース電極の下面に形成されたＳｉＯ2 で構成されたソース電気絶縁層からなるソース領域と、（ロ）ドレイン電極、及び、該ドレイン電極の下面に形成されたＳｉＯ2 で構成されたドレイン電気絶縁層からなるドレイン領域と、（ハ）前記ソース領域と前記ドレイン領域とを結ぶ少なくとも有機半導体材料で構成される有機半導体層からなるチャネル領域と、（ニ）１）前記ソース領域と前記ドレイン領域との間の前記チャネル領域の下面に沿って設けられた窒化ケイソ膜で構成されたゲート電気絶縁層、２）前記ソース領域、前記ゲート電気絶縁層及び前記ドレイン領域の同一平面となる下面に設けられたシリコン基板で構成されたゲート層、並びに、３）前記ゲート層の下面に設けられたゲート電極からなるゲート領域と、を備えた薄膜トランジスタであって、前記ソース電気絶縁層とドレイン電気絶縁層との厚みが、同等とされ、かつ、前記ゲート電気絶縁層の厚みよりも厚いものとされていることを特徴とする薄膜トランジスタ。
【請求項２】
ソース領域及びドレイン領域がゲート領域の一部であるゲート層の表面に配置されると共に、チャネル領域がゲート領域の一部であるゲート電気絶縁層を介して前記ゲート層の表面に配置され、ゲート領域の一部であるゲート電極が前記ゲート層の裏面に配置されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記シリコン基板がアンドープ・シリコン（Ｓｉ単結晶）及び高ドープ・シリコン（Ｓｉ単結晶）からなる群より選択される材料で構成されていることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記ゲート電極、ソース電極及びドレイン電極が、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、錫（Ｓｎ）、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル及び導電性ポリマとこれらの組合せよりなる群から選択される材料で構成されていることを特徴とする請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記ソース電極及びドレイン電極は、それぞれ、Ａｕ膜とＣｒ膜からなる二層電極又はＡｕ膜とＰｔ膜からなる二層電極により構成されていることを特徴とする請求項１〜４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記ゲート電極、ソース電極及びドレイン電極が、１００〜５００ｎｍの厚みを有していることを特徴とする請求項１〜５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
前記ゲート電気絶縁層がＳｉ3Ｎ4、ＳｉｘＮｙ（ｘ、ｙ＞０）及びＳｉＯＮｘよりなる群から選択される窒化ケイ素で構成されていることを特徴とする請求項１〜６のいずれか１項に記載の薄膜トランジスタ。
【請求項８】
前記ゲート電気絶縁層が、１０〜１５０ｎｍの厚みを有していることを特徴とする請求項１〜７いずれか１項に記載の薄膜トランジスタ。
【請求項９】
前記ゲート電気絶縁層が、Ｓｉ3Ｎ４、ＳｉｘＮｙ（ｘ、ｙ＞０）及びＳｉＯＮｘよりなる群から選択される窒化ケイ素で構成された第２のゲート電気絶縁層とその上に設けられた二酸化ケイ素で構成された第１のゲート電気絶縁層とを有していることを特徴とする請求項１〜８のいずれか１項に記載の薄膜トランジスタ。
【請求項１０】
前記第１のゲート電気絶縁層が５〜５０ｎｍの厚みを有し、そして、前記第２のゲート電気絶縁層が１０〜１５０ｎｍの厚みを有していることを特徴とする請求項９に記載の薄膜トランジスタ。
【請求項１１】
前記第２のゲート電気絶縁層の多数の微少間隙の内壁が酸化ケイ素の膜を少なくとも部分的に有していることを特徴とする請求項９又は１０に記載の薄膜トランジスタ。
【請求項１２】
前記有機半導体材料が、１）ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン及びそれらの誘導体よりなる群から選択されるアセン分子材料、２）フタロシアニン系化合物、アゾ系化合物及びペリレン系化合物よりなる群から選ばれる顔料及びその誘導体、３）ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン化合物及びトリアリールアミン化合物よりなる群から選択される低分子化合物及びその誘導体、或いは、４）ポリ−Ｎ−ビニルカルバゾール、ハロゲン化ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ピレンホルムアルデヒド樹脂及びエチルカルバゾールホルムアルデヒド樹脂よりなる群から選択される高分子化合物であることを特徴とする請求項１〜１１のいずれか１項に記載の薄膜トランジスタ。
【請求項１３】
（イ）シリコン基板の裏面にゲート電極を形成する工程、
（ロ）シリコン基板の表面全体に窒化ケイ素よりなる１０〜１５０ｎｍ厚の電気絶縁層を形成する工程、
（ハ）前記窒化ケイ素よりなる電気絶縁層をスパッタリング及びエッチングよりなる群から選択される手段を用いてストライブ状にパターニングして第２のゲート電気絶縁層を形成する工程、
（ニ）前記第２のゲート電気絶縁層を形成したシリコン基板を水素及び酸素の存在下において１０００〜１１００℃で６０〜９０分間加熱して、パターニングの際に露出したシリコン基板の表面を酸化することにより二酸化ケイ素よりなるソース電気絶縁層及びドレイン電気絶縁層を形成すると共に、前記第２のゲート電気絶縁層の多数の微少間隙を通じて前記第２のゲート電気絶縁層の下のシリコン基板の表面から気化してきた気体状ケイ素の酸化により生成する二酸化ケイ素で、前記微少間隙の内壁に膜を少なくとも部分的に付着させ、且つ、前記第２のゲート電気絶縁層の表面に５〜５０ｎｍ厚の第１のゲート電気絶縁層を形成する工程、
（ホ）前記ゲート電気絶縁層をマスクとして、前記ソース電気絶縁層及びドレイン電気絶縁層の上にそれぞれソース電極及びドレイン電極を形成する工程、並びに、
（ヘ）前記ゲート電気絶縁層上に該ゲート電気絶縁層を埋めるように、メタルマスクを用いて、有機半導体材料で有機半導体層を形成する工程、
を順次有していることを特徴とする薄膜トランジスタの製造方法。
【請求項１４】
前記有機半導体層を蒸着、化学蒸着、スピンコーティング、印刷、塗布及びベーキング、エレクトロポリマラインゼーション、分子ビーム付着、溶液からのセルフ・アセンブリ、並びに、これらの組合せよりなる群から選択される手段を用いて有機半導体材料で形成することを特徴とする請求項１３記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ及びその製造方法に関し、さらに、詳しくは、チャネル領域に有機半導体層を有している薄膜トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（以下、「ＴＦＴ」という。）は、アクティブ・マトリックスの液晶ディスプレイ、エレクトロルミネッセンスディスプレイ（以下、「ＥＬディスプレイ」という。）等の駆動用スイッチング素子として広く使用されている。ＴＦＴは、電界効果型トランジスタ（以下、「ＦＥＴ」という。）の一例である。最もよく知られているＦＥＴは、金属酸化膜半導体ＦＥＴ（以下、「ＭＯＳＦＥＴ」という。）であって、高速電子応用のスイッチング素子である。ＭＯＳＦＥＴは、主として、ＳｉＯ２ ／元素Ｓｉトランジスタのことを言う。一般的に、金属−電気絶縁体−半導体を組合せたＦＥＴは、「ＭＩＳＦＥＴ」として知られている。ＴＦＴは、半導体層が薄膜として基板に付着されたＭＩＳＦＥＴである。現在、ほとんどのＴＦＴは、アモルファス・シリコンやポリシリコンを半導体層として使用して作製されている。アモルファス・シリコンは、結晶シリコンの安価な代替物であり、トランジスタのコストを低減して大面積の応用例として使用するために提供されている。アモルファス・シリコンは、移動度が０．１〜１ｃｍ2 ／Ｖ・ｓｅｃ程度であり、また、ポリシリコンは、１〜１０ｃｍ2 ／Ｖ・ｓｅｃ程度であって、それらは、結晶シリコンの移動度に対して１万分の１〜１千分の１ほどであるので、それらの応用は比較的低速のものに限られている。ポリシリコンは、アモルファスシリコンに対するエキシマレーザー照射等による再結晶化アニールにより形成される。アモルファスシリコンの基板への成膜は、低温で行われるので結晶シリコンより安価であるが、アモルファス・シリコンの成膜は、プラズマ化学気相成膜等を必要とするので高コストとなる。ポリシリコンの成膜は、前述のようにエキシマレーザー照射等によるアニールプロセスが必要となるので、さらに高コストとなる。
【０００３】
近年、ＴＦＴ用のアモルファス・シリコンやポリシリコンに代わる材料として有機半導体が再び注目を浴びている。有機トランジスタの研究は、１９８０年代初頭から盛んに行われ、低分子、高分子有機半導体膜の基礎的な特性が調べられた。しかしながら、有機半導体材料は、無機半導体材料に比べて低移動度、高抵抗であることから、実用的な観点においてはあまり注目されなかった。最近になって、有機材料の軽量、柔軟性の特徴を生かした携帯用電子機器の用途や液晶に代わる次世代の大面積ディスプレイ素子として実用化に向けた研究が活発に行われ始めている。
【０００４】
図５は、従来の薄膜トランジスタの断面図である。図５に示される特開平１０−２７０７１２号公報に記載された発明においては、高濃度にドープしたシリコン基板上にペンタセン有機材料を成膜してＴＦＴ動作をさせており、０．５２ｃｍ2 ／Ｖ・ｓｅｃの移動度を実現している。しかしながら、ペンタセンで形成された薄膜は、その薄膜の形成に真空成膜が必要であるので、基板に対する付着力も弱く、そのために、脆弱である。APL Vol.73, No. 1 (1998) 108によれば、C. J. Drury らは、基板としてポリイミドを用い、半導体材料としてＰＴＶ（ポリチエニレンビニレン）を用い、絶縁材料としてＰＶＰ（ポリビニルフェノール）を用い、そして、電極材料としてドープト−ポリアニリンを用いて、オール有機材料のＴＦＴを作製することにより、３×１０-4ｃｍ2 ／Ｖ・ｓｅｃの電荷移動度を示すＴＦＴを得ている。しかしながら、このＴＦＴの電荷移動度は、なお低く、改善の余地がまだまだ多くある。これらの事実から、有機半導体材料を用いたＴＦＴの移動度をアモルファス・シリコンに近いかそれ以上の移動度にするためには有機半導体材料の性能だけでなく、デバイスの構造・構成、ＴＦＴ作製プロセス、これら三つのトータル性能の向上を目指すことが重要であることがわかる。
【０００５】
有機半導体材料は、前述の低分子化合物（例えば、ペンタセン、金属フタロシアニン）、短鎖オリゴマー（例えば、ｎ＝３〜８のｎ−チオフェン）、長鎖ポリマー（例えば、ポリチオフェン、ポリフェニレンビニレン）等がある。前記長鎖ポリマーは、π共役結合を有しているので、隣接する多重結合した原子間の原子軌道の重なり合いによって、分子やオリゴマーおよびポリマーに沿った電荷移動が可能になる。また、かかる長鎖ポリマーにおいては、隣接する分子間の分子軌道の重なり合いによっては、分子間の電荷移動が可能になる。小分子又は短鎖オリゴマーの有機薄膜は、有機材料として最も高い電荷移動を示すものとして知られているが、このような高電荷移動度を示す小分子又は短鎖オリゴマーは、真空蒸着によって成膜されるので、規則的に配列された薄膜として付着される。この薄膜内の規則配列は、軌道が重なり合い、隣接する分子間の電荷移動をもたらすと考えられている。前記長鎖ポリマーは、溶剤可溶性であるので、スピン・コーティングやディッピング・コーティングなど低コストの技術で成膜が可能であり、そのために、他のものに比べてコスト的にやや有利であるが、配列が不規則であるために電荷移動度はより低いと予想されている。
【０００６】
このように、いまのところ、決定的に高い電荷移動度を有している有機半導体材料は見当たらず、今後の高電荷移動度有機材料の出現に期待するところは極めて大きい。有機材料は、熱蒸着、スピン・コーティング、ディッピング・コーティング等などによる、より安価で、容易な成膜技術でＴＦＴ用の半導体層を成膜する可能性を持っているが、それでもなお、その電荷移動度は目標とする値より低い。有機材料の典型的な電荷移動度は、小分子／短鎖オリゴマーでは、０．００１〜０．１ｃｍ2 ／Ｖ・ｓｅｃ、長鎖ポリマーでは０．０００１〜０．０１ｃｍ2 ／Ｖ・ｓｅｃである。報告されている有機半導体材料固有の最も高い移動度は、ペンタセンの薄膜の０．７ｃｍ2 ／Ｖ・ｓｅｃである。
【０００７】
図５に示すように、従来の薄膜トランジスタは、基板、基板上に設けられたゲート、該ゲート（ＡｌまたはＰｔ／Ｔｉ）を覆う高い誘電率のＢＳＴ絶縁体、該ＢＳＴ絶縁体上の有機半導体層（ペンタセン）、及び、該有機半導体層上にソース／ドレイン（Ａｕ）を備えている。前記高誘電率のＢＳＴ絶縁体は、前記有機半導体層の電圧依存性を引き出すことができるので、ソース−ドレイン間に電圧を印加しておき、高誘電率のＢＳＴ絶縁体を介して印加するゲート電圧によりソース−ドレイン間の電流値を制御することができる。
【０００８】
【発明が解決しようとする課題】
しかし、かかる従来の薄膜トランジスタは、有機半導体層の厚みがソース−ドレイン間全てにわたって均一であるので、ゲート電圧の印加による電界強度分布が不均一で散漫となり、そのために、トランジスタ動作のしきい電圧が大きくなるという問題があった。
【０００９】
本発明は、かかる問題を解決することを目的としている。
即ち、本発明は、トランジスタ動作のしきい電圧を低減した薄膜トランジスタ及びその製造方法を低コストで提供することを目的としている。
【００１０】
【課題を解決するための手段】
本発明者は、薄膜トランジスタ（電界効果型のトランジスタ）の動作機構について以下のように考察した。
『ゲート電極に比較的小さい電圧を加えるとゲート領域近傍の有機半導体層内では加えた電圧の極性に反発する電荷のキャリアが追い払われて空乏層が発生する。さらに、ゲート電極に大きな電圧を加えると有機半導体層の表面近傍にキャリアが誘起されるようになり、もともとの表面の導電タイプがｐ型ならばｎ型、ｎ型ならばｐ型に反転するようになる。いったん反転が生じ始めると、ゲート電極に加えられた電圧は、反転層の電荷の増加に費やされて、空乏層の増大には寄与しなくなるので、空乏層巾は最大値に達した後は一定の厚みになる。このような状態で、ソースとドレインとの間に電圧を加えると、キャリアは、ソース側からドレイン側にかかった強い電界に引かれて引き抜かれ、高速でドレインに吸収される。』
【００１１】
そして、本発明者は、薄膜トランジスタが前記したような動作機構であるので、そのトランジスタ動作のしきい電圧を低減するためには、１）空乏層が発生しやすくすること、２）反転層が発生しやすくすること、及び、３）ソース側のキャリアを高速でドレイン側に吸収させることが重要であると考えて、さらに、実験を続けて探求したところ、前記１）については、空乏層が有機半導体層に加わる電圧による電界によって制御されて、ゲート電圧、即ち、ゲート電極からゲート絶縁膜の誘電体膜に加わる電圧が有機半導体に加わるのであるから、誘電体膜にゲート電圧が加わり易くするためには、誘電体膜を誘電率の高い材料で構成すると共にその厚みを薄くすればよいこと、前記２）については、電荷移動度の高い半導体材料を配置すればよいこと、そして、前記３）については、電荷と電界の関係で等電位面を大きくすると共に電界密度を大きくすればよいこと、を見出して本発明を完成するに至った。
【００１２】
即ち、請求項１に記載された発明は、上記目的を達成するために、（イ）ソース電極、及び、該ソース電極の下面に形成されたＳｉＯ2 で構成されたソース電気絶縁層からなるソース領域と、（ロ）ドレイン電極、及び、該ドレイン電極の下面に形成されたＳｉＯ2 で構成されたドレイン電気絶縁層からなるドレイン領域と、（ハ）前記ソース領域と前記ドレイン領域とを結ぶ少なくとも有機半導体材料で構成される有機半導体層からなるチャネル領域と、（ニ）１）前記ソース領域と前記ドレイン領域との間の前記チャネル領域の下面に沿って設けられた窒化ケイソ膜で構成されたゲート電気絶縁層、２）前記ソース領域、前記ゲート電気絶縁層及び前記ドレイン領域の同一平面となる下面に設けられたシリコン基板で構成されたゲート層、並びに、３）前記ゲート層の下面に設けられたゲート電極からなるゲート領域と、を備えた薄膜トランジスタであって、前記ソース電気絶縁層とドレイン電気絶縁層との厚みが、同等とされ、かつ、前記ゲート電気絶縁層の厚みよりも厚いものとされていることを特徴とする薄膜トランジスタである。
【００１３】
請求項２に記載された発明は、請求項１に記載された発明において、ソース領域及びドレイン領域がゲート領域の一部であるゲート層の表面に配置されると共に、チャネル領域がゲート領域の一部であるゲート電気絶縁層を介して前記ゲート層の表面に配置され、ゲート領域の一部であるゲート電極が前記ゲート層の裏面に配置されることを特徴とするものである。
【００１４】
請求項３に記載された発明は、請求項１又は２に記載された発明において、前記シリコン基板がアンドープ・シリコン（Ｓｉ単結晶）及び高ドープ・シリコン（Ｓｉ単結晶）からなる群より選択される材料で構成されていることを特徴とするものである。
【００１５】
請求項４に記載された発明は、請求項１〜３のいずれか１項に記載された発明において、前記ゲート電極、ソース電極及びドレイン電極が、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、錫（Ｓｎ）、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル及び導電性ポリマとこれらの組合せよりなる群から選択される材料で構成されていることを特徴とするものである。
【００１６】
請求項５に記載された発明は、請求項１〜４のいずれか１項に記載された発明において、前記ソース電極及びドレイン電極は、それぞれ、Ａｕ膜とＣｒ膜からなる二層電極又はＡｕ膜とＰｔ膜からなる二層電極により構成されていることを特徴とするものである。
【００１７】
請求項６に記載された発明は、請求項１〜５のいずれか１項に記載された発明において、前記ゲート電極、ソース電極及びドレイン電極が、１００〜５００ｎｍの厚みを有していることを特徴とするものである。
【００１８】
請求項７に記載された発明は、請求項１〜６のいずれか１項に記載された発明において、前記ゲート電気絶縁層がＳｉ3Ｎ４、ＳｉｘＮｙ（ｘ、ｙ＞０）及びＳｉＯＮｘよりなる群から選択される窒化ケイ素で構成されていることを特徴とするものである。
【００１９】
請求項８に記載された発明は、請求項１〜７のいずれか１項に記載された発明において、前記ゲート電気絶縁層が、１０〜１５０ｎｍの厚みを有していることを特徴とするものである。
【００２０】
請求項９に記載された発明は、請求項１〜８のいずれか１項に記載された発明において、前記ゲート電気絶縁層が、Ｓｉ3Ｎ４、ＳｉｘＮｙ（ｘ、ｙ＞０）及びＳｉＯＮｘよりなる群から選択される窒化ケイ素で構成された第２のゲート電気絶縁層とその上に設けられた二酸化ケイ素で構成された第１のゲート電気絶縁層とを有していることを特徴とするものである。
【００２１】
請求項１０に記載された発明は、請求項９に記載された発明において、前記第１のゲート電気絶縁層が５〜５０ｎｍの厚みを有し、そして、前記第２のゲート電気絶縁層が１０〜１５０ｎｍの厚みを有していることを特徴とするものである。
【００２２】
請求項１１に記載された発明は、請求項９又は１０に記載された発明において、前記第２のゲート電気絶縁層の多数の微少間隙の内壁が酸化ケイ素の膜を少なくとも部分的に有していることを特徴とするものである。
【００２３】
請求項１２に記載された発明は、請求項１〜１１のいずれか１項に記載された発明において、前記有機半導体材料が、１）ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン及びそれらの誘導体よりなる群から選択されるアセン分子材料、２）フタロシアニン系化合物、アゾ系化合物及びペリレン系化合物よりなる群から選ばれる顔料及びその誘導体、３）ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン化合物及びトリアリールアミン化合物よりなる群から選択される低分子化合物及びその誘導体、或いは、４）ポリ−Ｎ−ビニルカルバゾール、ハロゲン化ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ピレンホルムアルデヒド樹脂及びエチルカルバゾールホルムアルデヒド樹脂よりなる群から選択される高分子化合物であることを特徴とするものである。
【００２４】
請求項１３に記載された発明は、（イ）シリコン基板で構成されるゲート層の裏面にゲート電極を形成する工程、
（ロ）ゲート層の表面全体に電気絶縁層を形成する工程、
（ハ）前記電気絶縁層をスパッタリング及びエッチングから選ばれる手段によりストライブ状にパターニングして窒化ケイ素膜で構成されるゲート電気絶縁層を形成する工程、
（ニ）前記ゲート電気絶縁層をマスクとして、パターニングの際に露出したゲート層の表面に二酸化ケイ素よりなるソース電気絶縁層及びドレイン電気絶縁層を形成する工程、
（ホ）前記ゲート電気絶縁層をマスクとして、前記ソース電気絶縁層及びドレイン電気絶縁層の上にそれぞれソース電極及びドレイン電極を形成する工程、並びに、
（ヘ）前記ゲート電気絶縁層上に該ゲート電気絶縁層を埋めるように、メタルマスクを用いて、有機半導体材料で有機半導体層を形成する工程、
を順次有することを特徴とする薄膜トランジスタの製造方法である。
【００２５】
請求項１４に記載された発明は、請求項１６に記載された発明において、前記有機半導体層を蒸着、化学蒸着、スピンコーティング、印刷、塗布及びベーキング、エレクトロポリマラインゼーション、分子ビーム付着、溶液からのセルフ・アセンブリ、並びに、これらの組合せよりなる群から選択される手段を用いて有機半導体材料で形成することを特徴とするものである。
【００２６】
【発明の実施の形態】
図２は、本発明の一実施の形態を示す薄膜トランジスタの製造工程を示す説明図である。図３は、本発明の製造例により制作された薄膜トランジスタの性能を測定したグラフである。図４は、本発明の他の一実施の形態を示す薄膜トランジスタの断面図である。
【００２７】
本発明の薄膜トランジスタは、（イ）ソース電極１６、及び、該ソース電極１６の下面に形成されたＳｉＯ2 で構成されたソース電気絶縁層１４からなるソース領域と、（ロ）ドレイン電極１７、及び、該ドレイン電極１７の下面に形成されたＳｉＯ2 で構成されたドレイン電気絶縁層１５からなるドレイン領域と、（ハ）前記ソース領域と前記ドレイン領域とを結ぶ少なくとも有機半導体材料で構成される有機半導体層１８からなるチャネル領域と、（ニ）１）前記ソース領域と前記ドレイン領域との間の前記チャネル領域の下面に沿って設けられた窒化ケイソ膜で構成されたゲート電気絶縁層１３、２）前記ソース領域、前記ゲート電気絶縁層１３及び前記ドレイン領域の同一平面となる下面に設けられたシリコン基板で構成されたゲート層１１、並びに、３）前記ゲート層１１の下面に設けられたゲート電極１２からなるゲート領域と、を備えている。そして、前記薄膜トランジスタにおいては、前記ソース電気絶縁層１４とドレイン電気絶縁層１５との厚みが、同等とされ、かつ、前記ゲート電気絶縁層１３の厚みよりも厚いものとされている。
【００２８】
このように、（イ）ソース電極１６、及び、該ソース電極１６の下面に形成されたＳｉＯ2 で構成されたソース電気絶縁層１４からなるソース領域と、（ロ）ドレイン電極１７、及び、該ドレイン電極１７の下面に形成されたＳｉＯ2 で構成されたドレイン電気絶縁層１５からなるドレイン領域と、（ハ）前記ソース領域と前記ドレイン領域とを結ぶ少なくとも有機半導体材料で構成される有機半導体層１８からなるチャネル領域と、（ニ）１）前記ソース領域と前記ドレイン領域との間の前記チャネル領域の下面に沿って設けられた窒化ケイソ膜で構成されたゲート電気絶縁層１３、２）前記ソース領域、前記ゲート電気絶縁層１３及び前記ドレイン領域の同一平面となる下面に設けられたシリコン基板で構成されたゲート層１１、並びに、３）前記ゲート層１１の下面に設けられたゲート電極１２からなるゲート領域と、を備えた薄膜トランジスタであって、前記ソース電気絶縁層１４とドレイン電気絶縁層１５との厚みが、同等とされ、かつ、前記ゲート電気絶縁層１３の厚みよりも厚いものとされていると、
（一）ゲート電極１２に比較的小さい電圧を加えるとゲート領域近傍の有機半導体層１８内におけるゲート電気絶縁層１３の近傍では、加えた電圧の極性に反発する電荷のキャリアが追い払われて空乏層が発生し、さらに、大きな電圧を加えると有機半導体層１８のゲート電気絶縁層１３表面近傍に発生した空乏層にキャリアが誘起されるようになり、もともとの有機半導体層１８の導電タイプがｐ型ならばｎ型、ｎ型ならばｐ型に反転するようになって、いったん反転が生じ始めるとゲート電極１２に加えられた電圧は、反転層の電荷の増加に費やされて、空乏層の増大には寄与しなくなり、即ち、空乏層巾は最大値に達した後は一定の厚みになり、それらのために、このような状態で、ソース領域（１４、１６）とドレイン領域（１５、１７）間に電圧を加えてやればソース側からドレイン側にかかった強い電界に引かれて、反転層中のキャリアが引き抜かれ、高速でドレインに吸収され、しかも、
（二）前記ソース電気絶縁層１４とドレイン電気絶縁層１５との厚みが、同等とされ、かつ、前記ゲート電気絶縁層１３の厚みよりも厚いものとされていることによって、ゲート領域直下にかかる電界が均一にすることができるのでチャネル領域で空乏層の発生制御がし易くなり、また、電子がソース−ドレイン間の強い電界に高速で引かれてドレイン領域に吸収され易くなり、
よって、トランジスタ動作のしきい電圧を低減した薄膜トランジスタを提供することができる。
【００２９】
本発明においては、ソース領域及びドレイン領域は、ゲート領域の一部であるゲート層１１の表面に配置されると共に、チャネル領域は、ゲート領域の一部であるゲート電気絶縁層１３を介して前記ゲート層１１の表面に配置され、また、そのゲート領域の一部であるゲート電極１２は、前記ゲート層１１の裏面に配置されている。このように、ソース領域及びドレイン領域がゲート領域の一部であるゲート層１１の表面に配置されると共に、チャネル領域がゲート領域の一部であるゲート電気絶縁層１３を介して前記ゲート層１１の表面に配置され、また、そのゲート領域の一部であるゲート電極１２が前記ゲート層１１の裏面に配置されていると、ソース電極１６とゲート電極１２との間或いはドレイン電極１７とゲート電極１２との間のリーク電流を抑制することができる。
【００３０】
前記シリコン基板は、アンドープ・シリコン（Ｓｉ単結晶）及び高ドープ・シリコン（Ｓｉ単結晶）からなる群から選ばれる材料で構成されている。このように、前記シリコン基板が、アンドープ・シリコン（Ｓｉ単結晶）及び高ドープ・シリコン（Ｓｉ単結晶）からなる群から選ばれる材料で構成されていると、ゲート電気絶縁層１３に印加する電圧のゲート電気絶縁層１３内における均一化が図れる。
【００３１】
本発明の薄膜トランジスタにおいて、そのしきい電圧をいっそう低減するためには、１）ゲート電気絶縁層１３を窒化ケイ素で形成して空乏層を発生しやすくすること、２）電圧を印加しやすくするためにゲート電気絶縁層１３を薄くして反転層が発生しやすくすること、３）反転層中に発生したソース側のキャリアを高速でドレイン側に吸収させるべく、ゲート電気絶縁層１３とソース電気絶縁層１４／ドレイン電気絶縁層１５の厚みを変化させ、その際、ゲート電気絶縁層１３をソース電気絶縁層１４／ドレイン電気絶縁層１５よりも薄くすることが好ましく、また、ゲート電気絶縁層１３を窒化ケイ素で形成すると共にソース電気絶縁層１４／ドレイン電気絶縁層１５を二酸化ケイ素で形成することが好ましい。ちなみに、ＳｉＯ２の誘電率は３．９であり、また、Ｓｉ３Ｎ４の誘電率は７．５である。
【００３２】
前記ゲート電極１２、ソース電極１６及びドレイン電極１７は、好ましくは、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、錫（Ｓｎ）、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル及び導電性ポリマとこれらの組合せよりなる群から選択される材料で構成される。このように、前記ゲート電極１２、ソース電極１６及びドレイン電極１７が、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、錫（Ｓｎ）、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル及び導電性ポリマとこれらの組合せよりなる群から選択される材料で構成されると、接触抵抗を低減して電気特性を改善することができる。
【００３３】
前記ゲート電極１２、ソース電極１６及びドレイン電極１７の厚みは、好ましくは、３０〜５００ｎｍである。そして、前記ゲート電極１２、ソース電極１６及びドレイン電極１７は、例えば、蒸着、スパッタリング、化学蒸着、電着、無電解メッキ、スピンコーティング、印刷、塗布よりなる群から選択された手段を用いて形成される。
【００３４】
前記ゲート電極１２、前記ソース電極１６及びドレイン電極１７は、好ましくは、Ａｕ膜とＣｒ膜との二層電極又はＡｕ膜とＰｔ膜との二層電極により構成される。このように、前記ゲート電極１２、前記ソース電極１６及びドレイン電極１７が二層電極により構成されていると接触抵抗をいっそう低減して電気特性を改善することができ、また、それらの電極の膜剥がれを生じにくくし、そのために、歩留まりが向上する。
【００３５】
前記ゲート電極１２、ソース電極１６及びドレイン電極１７は、好ましくは、３０〜５００ｎｍ、さらに好ましくは、１００〜５００ｎｍの厚みを有している。
【００３６】
前記ゲート電気絶縁層１３は、Ｓｉ3Ｎ４、ＳｉｘＮｙ（ｘ、ｙ＞０）及びＳｉＯＮｘよりなる群から選択される窒化ケイ素で構成されている。このように、前記ゲート電気絶縁層がＳｉ3Ｎ４、ＳｉｘＮｙ（ｘ、ｙ＞０）及びＳｉＯＮｘよりなる群から選択される窒化ケイ素で構成されていると、１）ゲート電気絶縁層中に空乏層がいっそう発生しやすくなってトランジスタ動作のしきい電圧をさらに低減させることができ、２）膜中のトラップ準位によって観測されるＰｏｏｌｅ−Ｆｒｅｎｋｅｌ電流は見られず、また、トンネル現象によるトンネル電流や絶縁膜中の空間電荷電流さらに絶縁膜中における浅いトラップ準位によるホッピング電流を抑えることができ、それらのために、絶縁耐圧を決める支配的な要因を膜厚だけとみなせることになり、よって、トランジスタ動作のための電圧が制御し易くなる。
【００３７】
前記ゲート電気絶縁層１３は、好ましくは、１０〜１５０ｎｍの厚みを有し、例えば、真空蒸着、スパッタリング、熱ＣＶＤ法、等の手段を用いて形成される。
【００３８】
前記ゲート電気絶縁層１３は、さらに好ましくは、Ｓｉ３Ｎ４、ＳｉｘＮｙ（ｘ、ｙ＞０）、ＳｉＯＮｘ等の窒化ケイ素よりなる第２のゲート電気絶縁層１３ｂとその上に設けられた二酸化ケイ素よりなる第１のゲート電気絶縁層１３ａとで構成される。前記第１のゲート電気絶縁層１３ａは、好ましくは、５〜５０ｎｍの厚みを有し、また、前記第２のゲート電気絶縁層１３ｂは、好ましくは、１０〜１５０ｎｍの厚みを有している。前記第２のゲート電気絶縁層１３ｂの多数の微少間隙の内壁は、好ましくは、酸化ケイ素の膜を少なくとも部分的に有している。
【００３９】
このように、ゲート電気絶縁層１３が、Ｓｉ３Ｎ４、ＳｉｘＮｙ（ｘ、ｙ＞０）、ＳｉＯＮｘ等の窒化ケイ素よりなる第２のゲート電気絶縁層１３ｂとその上に設けられた二酸化ケイ素よりなる第１のゲート電気絶縁層１３ａとで構成されていると、ゲート電気絶縁層を二層にすることによって、下地に形成された薄い窒化ケイ素よりなる第２のゲート電気絶縁層１３ｂにピンホールがあった場合であっても上層に形成された二酸化ケイ素よりなる第１のゲート電気絶縁層１３ａによって覆われ、そのために、有機半導体層１８とゲート電気絶縁層１３間に発生する可能性のあるリーク電流を抑制することができ、よって、トランジスタ動作のしきい電圧を低減したものとすることができる。
【００４０】
さらに、前記第２のゲート電気絶縁層１３ｂの多数の微少間隙の内壁に酸化ケイ素の膜を少なくとも部分的に有している。このように、前記第２のゲート電気絶縁層１３ｂの多数の微少間隙の内壁に酸化ケイ素の膜を少なくとも部分的に有していると、かかる酸化ケイ素の膜がアンカー効果を奏し、そのために、窒化ケイ素よりなる第２のゲート電気絶縁層１３ｂの上に設けられた二酸化ケイ素よりなる第１のゲート電気絶縁層１３ａが第２のゲート電気絶縁層１３ｂから剥離しにくくなる。
【００４１】
前記有機半導体層１８を構成する有機半導体材料は、例えば、１）ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン及びそれらの誘導体よりなる群から選択されるアセン分子材料、２）フタロシアニン系化合物、アゾ系化合物及びペリレン系化合物よりなる群から選ばれる顔料及びその誘導体、３）ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン化合物及びトリアリールアミン化合物よりなる群から選択される低分子化合物及びその誘導体、或いは、４）ポリ−Ｎ−ビニルカルバゾール、ハロゲン化ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ピレンホルムアルデヒド樹脂及びエチルカルバゾールホルムアルデヒド樹脂よりなる群から選択される高分子化合物である。また、前記半導体層１８を構成する有機半導体材料は、フルオレノン系、ジフェノキノン系、ベンゾキノン系、アントラキノン系、インデノン系、ポリチオフェン系及びポリフェニレンビニレン系化合物であってもかまわない。
【００４２】
前記有機半導体層１８は、蒸着、化学蒸着、スピンコーティング、印刷、塗布及びベーキング、エレクトロポリマラインゼーション、分子ビーム付着、溶液からのセルフ・アセンブリ、並びに、これらの組合せよりなる群から選択される手段を用いて前記したような有機半導体材料で形成される。
（Ｉ）本発明の薄膜トランジスタの製造例１
本発明の薄膜トランジスタは、図２に示されるように、
（イ）ゲート層１１の裏面にゲート電極を形成する工程、
（ロ）ゲート層１１の表面全体に電気絶縁層（１３）を形成する工程、
（ハ）前記電気絶縁層（１３）をスパッタリング、エッチング等の手段によりストライブ状にパターニングしてゲート電気絶縁層１３を形成する工程、
（ニ）前記ゲート電気絶縁層１３をマスクとして、パターニングの際に露出したゲート層１１の表面にソース電気絶縁層１４及びドレイン電気絶縁層１５を形成する工程、
（ホ）前記ゲート電気絶縁層１３をマスクとして、前記ソース電気絶縁層１４及びドレイン電気絶縁層１５の上にそれぞれソース電極１６及びドレイン電極１７を形成する工程、並びに、
（ヘ）前記ゲート電気絶縁層１３上に該ゲート電気絶縁層を埋めるように、メタルマスクを用いて、有機半導体材料で有機半導体層１８を形成する工程、
を順次経て製造される。
【００４３】
前記本発明の薄膜トランジスタの製造例１の各製造工程は、好ましくは、次のように具体化される。
・前記（イ）工程
基板の裏面にアルミニウム膜を真空蒸着、スパッタリング等の手段により成膜して１μ厚のゲート電極１２を形成する［図２（Ａ）］。
・前記（ロ）工程
基板の表面の全面に、例えば、温度を７５０〜９００℃、時間を３０〜４５分程度として、Ｓｉ３Ｎ４膜を約５００Åの膜厚で成膜し、次に、アルゴンガスを用いたスパッタリング法やＣＦ４等を用いた反応性イオンエッチング等によりストライブ状にパターニングしてゲート電気絶縁層１３を形成する［図２（Ｂ）］。
・前記（ハ）工程
残存するゲート電気絶縁層１３をマスクとして、露出したシリコン基板表面を例えば温度１０００℃から１１００℃、時間が６０分から９０分でパイロ酸化法によりＳｉＯ２膜を１μ厚に成膜する。これにより、ソース電気絶縁層１４とドレイン電気絶縁層１５が形成される［図２（Ｃ）］。
・前記（ニ）工程
Ｃｒ膜とＡｕ膜とをメタルマスクを用いて蒸着してＣｒ膜とＡｕ膜とのニ層構造から成るソース電極とドレイン電極とを形成する［図２（Ｄ）］。
・前記（ホ）工程
ソース領域（１４、１６）とドレイン領域（１５、１７）の間のゲート電気絶縁層１３上に該ゲート電気絶縁層を埋めるように、メタルマスクを用いて、例えば、有機半導体であるポリアルキルチオフェンをスピンコートにより約３０００ｒｐｍで１０００〜３０００Åの厚みに成膜して、有機半導体層１８を形成する［図２（Ｅ）］。
【００４４】
前記ポリチオフェンに代表されるπ共役系導電性高分子は、通常は、不溶不融のポリマーであるので、その構造解析は限られた手段でしか行われていない。そこで、ポリチオフェンの側鎖にアルキル基などを導入することによって、一般的な溶媒への溶解性、加工性及び安定性が大きく向上することが知られている。ポリアルキルチオフェンは、結合位置による位置規則性が存在しており、この中でもhead-to-tail(頭−尾)結合を有しているユニットでは、立体障害が小さいため、head-to-head(頭−頭)結合を有しているユニットに比べて、電気伝導度が優れたものとなることが知られている。有機半導体層１８に前記ポリアリキルチオフェン以外のπ共役系導電性高分子を用いても良いことは言うまでもない。有機半導体層１８を水分や空気から保護するための、図示しない封止処理を施した後に、本発明による薄膜トランジスタが完成する。
【００４５】
（ＩＩ）本発明の薄膜トランジスタの製造例２
本発明の薄膜トランジスタは、
（イ）シリコン基板１１の裏面にゲート電極１２を形成する工程、
（ロ）シリコン基板１１の表面全体に窒化ケイ素よりなる電気絶縁層（１３ａ）を形成する工程、
（ハ）前記窒化ケイ素よりなる電気絶縁層（１３ｂ）をスパッタリング、エッチング等の手段を用いてストライブ状にパターニングして１０〜１５０ｎｍ厚の第２のゲート電気絶縁層１３ｂを形成する工程、
（ニ）前記第２のゲート電気絶縁層１３ｂを形成したシリコン基板１１を水素及び酸素の存在下において１０００〜１１００℃で６０〜９０分間加熱して、パターニングの際に露出したシリコン基板の表面を酸化することにより二酸化ケイ素よりなるソース電気絶縁層１４及びドレイン電気絶縁層１５を形成すると共に、前記第２のゲート電気絶縁層１３ｂの多数の微少間隙を通じて前記第２のゲート電気絶縁層１３ｂの下のシリコン基板１１の表面から気化してきた気体状ケイ素の酸化により生成する二酸化ケイ素で、前記微少間隙の内壁に膜を少なくとも部分的に付着させ、且つ、前記第２のゲート電気絶縁層１３ｂの表面に５〜１０ｎｍ厚の第１のゲート電気絶縁層１３ａを形成する工程、
（ホ）前記ゲート電気絶縁層１３をマスクとして、前記ソース電気絶縁層１４及びドレイン電気絶縁層１５の上にそれぞれソース電極１６及びドレイン電極１７を形成する工程、並びに、
（ヘ）前記ゲート電気絶縁層１３上にこれを埋めるように有機半導体材料で有機半導体層１８を形成する工程、
を順次経て製造される。
【００４６】
前記本発明の薄膜トランジスタの製造例２の各製造工程は、好ましくは、次のように具体化される。
・前記（イ）工程
Ｎ型或いはＰ型シリコン基板１１、例えば、比抵抗０．０１Ω・ｃｍの単結晶Ｓｉ（００１）基板の裏面にアルミニウム膜を真空蒸着、スパッタリング等の手段により成膜して１μ厚のゲート電極１２を形成する［図２（Ａ）］。
・前記（ロ）工程
シリコン基板１１の表面の全面に、例えば、温度を７００〜９００℃、時間を２０〜４０分程度としたジクロロシラン（ＳｉＨ２Ｃｌ２）とアンモニア（ＮＨ３）を用いた熱ＣＶＤ法などの化学気相法によりＳｉ３Ｎ４膜を１００〜１５００Åの膜厚で成膜し、次に、アルゴンガスを用いたスパッタリング法やＣ２Ｆ６、ＣＦ４ やＣＨＦ３ 等を用いた反応性イオンエッチング等によりストライブ状にパターニングしてゲート電気絶縁層１３を形成する［図２（Ｂ）］。
・前記（ハ）工程
前記第２のゲート電気絶縁層１３ｂを形成したシリコン基板１１を水素及び酸素の存在下において１０００〜１１００℃で６０〜９０分間加熱して、パターニングの際に露出したシリコン基板の表面を酸化することにより二酸化ケイ素よりなる３００〜１０００ｎｍ厚のソース電気絶縁層１４及びドレイン電気絶縁層１５を形成すると共に、前記第２のゲート電気絶縁層１３ｂの多数の微少間隙を通じて前記第２のゲート電気絶縁層１３ｂの下のシリコン基板１１の表面から気化してきた気体状ケイ素の酸化により生成する二酸化ケイ素で、前記微少間隙の内壁に膜を少なくとも部分的に付着させ、且つ、前記第２のゲート電気絶縁層１３ｂの表面に５〜１０ｎｍ厚の第１のゲート電気絶縁層１３ａを形成する［図２（Ｃ）、図４］。
・前記（ニ）工程
Ｃｒ膜とＡｕ膜とをメタルマスクを用いて蒸着してＣｒ膜とＡｕ膜とのニ層構造から成るソース電極とドレイン電極とを形成する［図２（Ｄ）］。
・前記（ホ）工程
ソース領域（１４、１６）とドレイン領域（１５、１７）の間のゲート電気絶縁層１３上を有機半導体材料で埋めるようにして配置したメタルマスクを用いて、例えば、有機半導体であるポリアルキルチオフェンをスピンコートにより約３０００ｒｐｍで１０００〜３０００Åの厚みに成膜して有機半導体層１８を形成する［図２（Ｅ）］。
【００４７】
本発明の電気絶縁膜１３は、Ｓｉ３Ｎ４、ＳｉｘＮｙ（ｘ、ｙ＞０）及びＳｉＯＮｘから選ばれる窒化ケイ素化合物よりなる１０〜１５０ｎｍ厚の第２の電気絶縁層１３ｂとその上に設けた二酸化ケイ素化合物よりなる５〜１０ｎｍ厚の第１の電気絶縁層１３ａとを有している。そして、前記第２の電気絶縁層１３ａの多数の微少間隙の内壁は、好ましくは、二酸化ケイ素化合物の膜を少なくとも部分的に有している。
【００４８】
このような電気絶縁膜１３は、
（イ）シリコン基板１１の表面にＳｉ３Ｎ４、ＳｉｘＮｙ（ｘ、ｙ＞０）及びＳｉＯＮｘから選ばれる窒化ケイ素化合物よりなる１０〜１５０ｎｍ厚の第２の電気絶縁層１３ａを形成する行程、並びに、
（ロ）前記第２の電気絶縁層１３ａを形成したシリコン基板１１を水素及び酸素の存在下において１０００〜１１００℃で６０〜９０分間加熱して、前記第２の電気絶縁層１３ａの多数の微少間隙を通じて前記第２の電気絶縁層１３ａの下のシリコン基板１１の表面から気化してきた気体状ケイ素の酸化により生成する酸化ケイ素化合物で、前記微少間隙の内壁に膜を少なくとも部分的に付着させ、且つ、前記第２の電気絶縁層１３ｂの表面に５〜１０ｎｍ厚の第１の電気絶縁層１３ａを形成する工程、
を順次経て製造される。
【００４９】
図３は、本発明の製造例により制作された薄膜トランジスタの性能、即ち、静特性（Ｖｓｄ−Ｉｓｄ特性）を測定したグラフであるが、このグラフにより本発明の薄膜トランジスタの基本動作が確認できている。図中、ソース−ドレイン電圧並びにソース−ドレイン電流は任意単位である。
【００５０】
【発明の効果】
請求項１，６，８，１６〜１７に記載された発明によれば、（イ）ソース電極、及び、該ソース電極の下面に形成されたＳｉＯ2 で構成されたソース電気絶縁層からなるソース領域と、（ロ）ドレイン電極、及び、該ドレイン電極の下面に形成されたＳｉＯ2 で構成されたドレイン電気絶縁層からなるドレイン領域と、（ハ）前記ソース領域と前記ドレイン領域とを結ぶ少なくとも有機半導体材料で構成される有機半導体層からなるチャネル領域と、（ニ）１）前記ソース領域と前記ドレイン領域との間の前記チャネル領域の下面に沿って設けられた窒化ケイソ膜で構成されたゲート電気絶縁層、２）前記ソース領域、前記ゲート電気絶縁層及び前記ドレイン領域の同一平面となる下面に設けられたシリコン基板で構成されたゲート層、並びに、３）前記ゲート層の下面に設けられたゲート電極からなるゲート領域と、を備えた薄膜トランジスタにおいて、前記ソース電気絶縁層とドレイン電気絶縁層との厚みが、同等とされ、かつ、前記ゲート電気絶縁層の厚みよりも厚いものとされているので、
（一）ゲート電極に比較的小さい電圧を加えるとゲート領域近傍の有機半導体層内におけるゲート電気絶縁層の近傍では、加えた電圧の極性に反発する電荷のキャリアが追い払われて空乏層が発生し、さらに、大きな電圧を加えると有機半導体層のゲート電気絶縁層表面近傍に発生した空乏層にキャリアが誘起されるようになり、もともとの有機半導体層の導電タイプがｐ型ならばｎ型、ｎ型ならばｐ型に反転するようになって、いったん反転が生じ始めるとゲート電極１２に加えられた電圧は、反転層の電荷の増加に費やされて、空乏層の増大には寄与しなくなり、即ち、空乏層巾は最大値に達した後は一定の厚みになり、それらのために、このような状態で、ソース領域とドレイン領域間に電圧を加えてやればソース側からドレイン側にかかった強い電界に引かれて、反転層中のキャリアが引き抜かれ、高速でドレインに吸収され、しかも、
（二）前記ソース電気絶縁層とドレイン電気絶縁層との厚みが、同等とされ、かつ、前記ゲート電気絶縁層の厚みよりも厚いものとされていることによっれ、ゲート領域直下にかかる電界が均一にすることができるのでチャネル領域で空乏層の発生制御がし易くなり、また、電子がソース−ドレイン間の強い電界に高速で引かれてドレイン領域に吸収され易くなり、
よって、トランジスタ動作のしきい電圧を低減した薄膜トランジスタを提供することができる。
【００５１】
請求項２に記載された発明によれば、ソース領域及びドレイン領域がゲート領域の一部であるゲート層の表面に配置されると共に、チャネル領域がゲート領域の一部であるゲート電気絶縁層１３を介して前記ゲート層の表面に配置され、また、そのゲート領域の一部であるゲート電極が前記ゲート層の裏面に配置されているので、ソース電極とゲート電極との間或いはドレイン電極とゲート電極との間のリーク電流を抑制することができる。
【００５２】
請求項３に記載された発明によれば、前記シリコン基板がアンドープ・シリコン（Ｓｉ単結晶）及び高ドープ・シリコン（Ｓｉ単結晶）からなる群より選択される材料で構成されているので、ゲート電気絶縁層に印加する電圧のゲート電気絶縁層内における均一化が図れる。
【００５３】
請求項４に記載された発明によれば、前記ゲート電極、ソース電極及びドレイン電極が、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、錫（Ｓｎ）、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル及び導電性ポリマとこれらの組合せよりなる群から選択される材料で構成されているので、ゲート電極、ソース電極及びドレイン電極の接触抵抗を低減して電気特性を改善することができる。
【００５４】
請求項５に記載された発明によれば、前記ゲート電極、前記ソース電極及びドレイン電極が二層電極により構成されているので、接触抵抗をいっそう低減して電気特性を改善することができ、また、それらの電極の膜剥がれを生じにくくし、そのために、歩留まりが向上する。
【００５５】
請求項７に記載された発明によれば、前記ゲート電気絶縁層が、二酸化ケイ素（ＳｉＯ２）膜とＳｉ３Ｎ４、ＳｉｘＮｙ（ｘ、ｙ＞０）及びＳｉＯＮｘ から選択される窒化ケイ素で構成されているので、１）ゲート電気絶縁層中に空乏層がいっそう発生しやすくなりよってトランジスタ動作のしきい電圧をさらに低減させることができ、２）膜中のトラップ準位によって観測されるＰｏｏｌｅ−Ｆｒｅｎｋｅｌ電流は見られず、また、トンネル現象によるトンネル電流や絶縁膜中の空間電荷電流さらに絶縁膜中における浅いトラップ準位によるホッピング電流を抑えることができ、それらのために、絶縁耐圧を決める支配的な要因を膜厚だけとみなせることになり、よって、トランジスタ動作のための電圧が制御し易くなる。
【００５６】
請求項９，１０に記載された発明によれば、前記ゲート電気絶縁層が、Ｓｉ3Ｎ４、ＳｉｘＮｙ（ｘ、ｙ＞０）及びＳｉＯＮｘよりなる群から選択される窒化ケイ素で構成された第２のゲート電気絶縁層とその上に設けられた二酸化ケイ素で構成された第１のゲート電気絶縁層とを有しているので、ゲート電気絶縁層を二層にすることによって、下地に形成された薄い窒化ケイ素よりなる第２のゲート電気絶縁層にピンホールがあった場合であっても上層に形成された二酸化ケイ素よりなる第１のゲート電気絶縁層によって覆われ、そのために、有機半導体層とゲート電気絶縁層間に発生する可能性のあるリーク電流を抑制することができ、よって、トランジスタ動作のしきい電圧を低減したものとすることができる。
【００５７】
請求項１１に記載された発明によれば、前記第２のゲート電気絶縁層の多数の微少間隙の内壁が酸化ケイ素の膜を少なくとも部分的に有しているので、かかる酸化ケイ素の膜がアンカー効果を奏し、そのために、窒化ケイ素よりなる第２のゲート電気絶縁層の上に設けられた二酸化ケイ素よりなる第１のゲート電気絶縁層が第２のゲート電気絶縁層から剥離しにくくなる。
【００５８】
請求項１２に記載された発明によれば、有機半導体材料が、１）ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン及びそれらの誘導体よりなる群から選択されるアセン分子材料、２）フタロシアニン系化合物、アゾ系化合物及びペリレン系化合物よりなる群から選ばれる顔料及びその誘導体、３）ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン化合物及びトリアリールアミン化合物よりなる群から選択される低分子化合物及びその誘導体、或いは、４）ポリ−Ｎ−ビニルカルバゾール、ハロゲン化ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ピレンホルムアルデヒド樹脂及びエチルカルバゾールホルムアルデヒド樹脂よりなる群から選択されるものであるので、それらの有機半導体材料を蒸着、化学蒸着、スピンコーティング、印刷、塗布及びベーキング、エレクトロポリマラインゼーション、分子ビーム付着、溶液からのセルフ・アセンブリ、並びに、これらの組合せよりなる群から選択される手段を用いて有機半導体層に容易に形成することができ、そのために、本発明が実施しやすい。
【図面の簡単な説明】
【図１】  本発明の一実施の形態を示す薄膜トランジスタの断面図である。
【図２】  本発明の一実施の形態を示す薄膜トランジスタの製造工程を示す説明図である。
【図３】  本発明の製造例により制作された薄膜トランジスタの性能を測定したグラフである。
【図４】  本発明の他の一実施の形態を示す薄膜トランジスタの断面図である。
【図５】  従来の薄膜トランジスタの断面図である。
【符号の説明】
１１  ゲート層（基板）
１２  ゲート電極
１３  ゲート電気絶縁層
１３ａ  第１のゲート電気絶縁層
１３ｂ  第２のゲート電気絶縁層
１４  ソース電気絶縁層
１５  ドレイン電気絶縁層
１６  ソース電極
１７  ドレイン電極
１８  有機半導体層
【図１】
0004704629.tif 000002
【図２】
0004704629.tif 000003
【図３】
0004704629.tif 000004
【図４】
0004704629.tif 000005
【図５】
0004704629.tif 000006