(57)【特許請求の範囲】
【請求項１】
データの入出力機能を有する着脱可能なカード型メモリと電子機器本体とを接続するカード型メモリのインターフェース回路において、
前記カード型メモリに対してデータの読み出しと書き込みを行うカードアクセス制御手段と、
前記電子機器本体のメモリに直接アクセスして取得したデータを前記カードアクセス制御手段を介して前記カード型メモリに送信する送信メモリアクセス制御手段と、
前記カード型メモリから前記カードアクセス制御手段を介して受信したデータを、前記電子機器本体のメモリに直接アクセスして転送する受信メモリアクセス制御手段と、
前記送信メモリアクセス制御手段と前記受信メモリアクセス制御手段のいずれか一方を選択して、前記カードアクセス制御手段に対する接続の切り替え制御を行う切替接続制御手段と、
を備え、前記データ転送前に、前記送信メモリアクセス制御手段と前記受信メモリアクセス制御手段の両方を初期設定することにより、何れのメモリアクセス制御手段も動作中とし、前記切替接続制御手段によって前記送信メモリアクセス制御手段と前記受信メモリアクセス制御手段のいずれか一方を選択して、前記カードアクセス制御手段と接続してデータの送信あるいは受信を行う場合に、他方のメモリアクセス制御手段も動作状態にあることを特徴とするカード型メモリのインターフェース回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＤＩＯ（Secure Digital Input/Output）カードのように着脱可能であってデータの入出力機能を有するカード型メモリのインターフェース回路に関する。
【背景技術】
【０００２】
プリンタや複写機、ＭＦＰ(マルチ・ファンクション・ペリフェラル)といった画像形成装置では、ＳＤカードのようなカード型メモリを着脱可能として、データの読み出しや書き込みを行うメディアカードインターフェースを搭載するものが多くなってきている。
【０００３】
最近ではこの種のカード型メモリが多様化しており、特に、ＳＤカードの中でもデータの入出力機能（Ｉ／Ｏ機能）を搭載したＳＤＩＯカードが注目されている。このＳＤＩＯカードには、例えば、カード型メモリにブルートゥース（Bluetooth）や無線ＬＡＮ、あるいはＧＰＳ（グローバル・ポジショニング・システム)などのＩ／Ｏ機能を搭載しているものがある。また、最近の画像形成装置では、通信関係のアプリケーションを搭載することが必須となりつつあり、入手のし易さ、低コスト化、小型化、あるいは低消費電力化といった観点から考えると、Ｉ／Ｏ機能を搭載したカード型メモリを通信ツールの代用として利用されるのはほぼ確実である。
【０００４】
しかし、ＳＤＩＯカードのデータ転送方式は、小型ゆえに半二重が使われ、画像形成装置の通信関係の転送方式は、全二重を使っているため、入出力機能を備えたカード型メモリを搭載しても、そのままでは全二重で作られたドライバ資源を活用することができなかった。
【０００５】
そこで、従来は図５に示すようなインターフェース回路を用いて全二重に対応していた。図５は、従来の入出力機能を備えたカード型メモリのインターフェース回路の構成ブロック図であり、図６は、図５のインターフェース回路を用いてＳＤＩＯカードとの間でデータを送受信する際のアクセス動作を説明するタイミングチャートである。
【０００６】
まず、図５に示すように、ＳＤＩＯカード２２０を着脱可能とするインタフェース回路のＳＤコントローラ２００は、画像形成装置などの電子機器本体に搭載され、画像形成装置側のＣＰＵ２１０やメモリ２３０と接続されている。そして、ＳＤコントローラ２００は、ＳＤアクセスコントローラ２０１と送受信ＤＭＡコントローラ２０２から構成されており、ＣＰＵ２１０はこれらの内部レジスタに対してアクセス制御を行う。
【０００７】
ＳＤアクセスコントローラ２０１は、ＳＤＩＯカード２２０にアクセスするためのコントローラであり、ＳＤＩＯカードに対するコマンドの発行やデータアクセスなどをおこなうものである。
【０００８】
送受信ＤＭＡコントローラ２０２は、ＳＤＩＯカード２２０からデータを受信する際は、ＳＤＩＯカード２２０からの受信データに対するＳＤアクセスコントローラ２０１との間のデータ制御を行うと共に、メモリ２３０へライトアクセスするためのメモリライトアクセス制御を行うものである。また、メモリ２３０からＳＤＩＯカード２２０へデータ送信する際は、メモリ２３０からＳＤＩＯカード２２０への送信データのメモリリードアクセス制御を行うと共に、ＳＤアクセスコントローラ２０１との間のデータ制御を行なうものである。
【０００９】
ＳＥＬ信号２０３は、ＳＤアクセスコントローラ２０１の内部レジスタから出力される信号で、ＳＤＩＯカード２２０へデータを送信する時は送受信ＤＭＡコントローラ２０２を送信機能に切り替え、ＳＤＩＯカード２２０からデータを受信する時は送受信ＤＭＡコントローラ２０２を受信機能に切り替えるものである。
【００１０】
このように、従来のＳＤコントローラ２００で用いられている送受信ＤＭＡコントローラ２０２は、送信機能と受信機能を兼用していたため、送信動作と受信動作を切り替える際に、その都度ドライバが送受信ＤＭＡコントローラ２０２に対して初期設定をおこなう必要があった。
【００１１】
これを図６で見ると、送受信ＤＭＡコントローラ２０２は、受信動作を行う前には受信ＤＭＡ初期設定（ハッチング部分）を行い、送信動作を行う前には送信ＤＭＡ初期設定（ハッチング部分）を行う必要があり、図６の動作時間を見ると、送信動作か受信動作のいずれか一方しか行われていないことがわかる。
【００１２】
また、この種の従来例としては、プログラムとそのバージョン情報が記憶されたメモリカードを外部コネクタを介して接続し、プログラムをプリント回路基板（ＰＣＢ）上のフラッシュＲＯＭに短時間でダウンロードする電子装置があった（例えば、特許文献１）。
【００１３】
【特許文献１】特開平１１−２４２５９６号公報，図１
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記従来例にあっては、図５に示すように、データ転送方式が半二重のＳＤＩＯカード２２０でもＳＤコントローラ２００の送受信ＤＭＡコントローラ２０２を切り替えることにより、転送方式が全二重の画像形成装置にも搭載可能となるが、図６に示すように、送信動作と受信動作を切り替える度にドライバが送受信ＤＭＡコントローラ２０２に対して初期設定（受信動作前には受信ＤＭＡ初期設定、送信動作前には送信ＤＭＡ初期設定）を行う必要があることから、切り替えに時間と手間がかかり、半二重であることを意識せざるを得ないという問題があった。
【００１５】
また、上記した特許文献１は、メモリカードに記憶されたプログラムデータをプリント回路基板側に無駄なくダウンロードするものであって、本発明のようにデータの入出力機能を有するカード型メモリを装着し、データを送受信する際にどのようにして動作切り替えを行うのかについての記述はなかった。
【００１６】
本発明は、上記に鑑みてなされたものであって、データの入出力機能を有する半二重転送のカード型メモリを全二重転送のドライバ資源を備えた電子機器に装着してデータ転送を行っても、送信動作と受信動作の切り替えをスムーズに行うことができ、半二重転送を意識することなく全二重転送のドライバ資源を有効活用することのできるカード型メモリのインターフェース回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上述した課題を解決し、目的を達成するために、請求項１にかかる発明は、データの入出力機能を有する着脱可能なカード型メモリと電子機器本体とを接続するカード型メモリのインターフェース回路において、前記カード型メモリに対してデータの読み出しと書き込みを行うカードアクセス制御手段と、前記電子機器本体のメモリに直接アクセスして取得したデータを前記カードアクセス制御手段を介して前記カード型メモリに送信する送信メモリアクセス制御手段と、前記カード型メモリから前記カードアクセス制御手段を介して受信したデータを、前記電子機器本体のメモリに直接アクセスして転送する受信メモリアクセス制御手段と、前記送信メモリアクセス制御手段と前記受信メモリアクセス制御手段のいずれか一方を選択して、前記カードアクセス制御手段に対する接続の切り替え制御を行う切替接続制御手段と、を備え、前記データ転送前に、前記送信メモリアクセス制御手段と前記受信メモリアクセス制御手段の両方を初期設定することにより、何れのメモリアクセス制御手段も動作中とし、前記切替接続制御手段によって前記送信メモリアクセス制御手段と前記受信メモリアクセス制御手段のいずれか一方を選択して、前記カードアクセス制御手段と接続してデータの送信あるいは受信を行う場合に、他方のメモリアクセス制御手段も動作状態にあることを特徴とする。
【発明の効果】
【００２６】
請求項１にかかるカード型メモリのインターフェース回路は、カードアクセス制御手段によってカード型メモリに対してデータの読み出しと書き込みを行い、送信メモリアクセス制御手段により電子機器本体のメモリに直接アクセスして取得したデータをカードアクセス制御手段を介してカード型メモリに送信し、受信メモリアクセス制御手段によりカード型メモリからカードアクセス制御手段を介して受信したデータを電子機器本体のメモリに直接アクセスして転送し、切替接続制御手段により、送信メモリアクセス制御手段と受信メモリアクセス制御手段のいずれか一方を選択して、カードアクセス制御手段に対する接続の切り替え制御を行うようにする。送信メモリアクセス制御手段と受信メモリアクセス制御手段とは、データ転送前に両方を初期設定することにより、何れのメモリアクセス制御手段も動作中となる。つまり、切替接続制御手段は、送信メモリアクセス制御手段と受信メモリアクセス制御手段のいずれか一方を選択して、カードアクセス制御手段と接続してデータの送信あるいは受信を行う場合に、切替接続制御手段が選択していないメモリアクセス制御手段も動作状態にあることになる。この状態は、ＣＰＵ（ドライバ）７０から見ると、全二重と同等の動作状態にあるといえる。このように、送信メモリアクセス制御手段と受信メモリアクセス制御手段とを分け、それぞれ別個にカードアクセス制御手段を介してカード型メモリとの間でデータの授受を可能とし、データ転送前に、送信メモリアクセス制御手段と受信メモリアクセス制御手段の両方を初期設定することにより、動作中となるため、カード型メモリのデータ転送方式が半二重であっても、全二重転送方式の電子機器本体の設定資源が有効利用できるという効果を奏する。
【発明を実施するための最良の形態】
【００３５】
以下に、本発明にかかるカード型メモリのインターフェース回路の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
【実施例】
【００３６】
（画像形成装置の構成）
図１は、本発明に係るインターフェース回路を構成するメディアコントローラを内蔵したＡＳＩＣを具備する画像形成装置の一実施形態を示すブロック図である。
【００３７】
図１に示す複合機１０は、本発明の画像形成装置の一例であり、エンジン部２０とコントローラ４０とを備え、その両者はＰＣＩバス（Peripheral Component Interconnect bus）３１によって接続されている。このＰＣＩバス３１には、さらに通信インターフェース３０が接続されていて、インターネットなどの外部ネットワークを介してデータ通信を行うことができる。
【００３８】
エンジン部２０は、複合機において原稿画像の読み取りを行ったり、読み取った画像データを補正して用紙に画像を形成するなどの機構を備え、スキャナ２１、プロッタ２２、ＣＰＵ２３、及びＡＳＩＣ（Application Specific Integrated Circuit）２４などから構成されている。
【００３９】
スキャナ２１は、原稿画像を読取る画像の読み取り手段であり、イメージスキャナやファクシミリの読み取り機構によって構成されている。
【００４０】
プロッタ２２は、スキャナ２１や後述するハードディスク４３から画像データを入力して用紙に画像を形成し、印刷するための機構を備えた手段であり、ここでは、白黒画像を形成する白黒プロッタ、またはカラー画像を形成する１ドラムカラープロッタである。
【００４１】
ＣＰＵ２３は、不図示のＲＯＭ（Read Only Memory）に記憶されているプログラムにしたがって、ＡＳＩＣ２４を介してエンジン部２０の機械的な動作を行う部分（スキャナ２１、プロッタ２２など）の動作制御を司る。
【００４２】
ＡＳＩＣ２４は、誤差拡散やガンマ変換等の画像処理を行う画像処理部２４１と、ＰＣＩバス３１とのインターフェースであるＰＣＩインターフェース部２４２とを有している。
【００４３】
また、コントローラ４０は、複合機１０全体の制御と描画及び通信を制御すると共に、操作部４１からの操作入力を制御するコントロールユニットである。このコントローラ４０は、操作部４１、ＡＳＩＣ４２、ハードディスクドライブ（以下、ＨＤＤという）４３、ローカルメモリ（ＭＥＭ−Ｃ）４４と、ＣＰＵ４５とを有し、さらに、ノースブリッジ（ＮＢ）４６、システムメモリ（ＭＥＭ−Ｐ）４７、サウスブリッジ（ＳＢ）４８、ＡＳＩＣ４９、オプション（ＯＰＴＩＯＮ）５０，５１、及びＲＯＭ５２などからなるチップセット（データの受渡しを管理する一群のＬＳＩ）を有して構成されている。また、コントローラ４０は、ＡＳＩＣ４２とノースブリッジ４６との間をＡＧＰバス（Accelerated Graphics Port）５３で接続して構成されている。
【００４４】
ＡＳＩＣ４２は、画像処理用のハードウェア要素を有する画像処理用途向けのＩＣであり、後述するＡＧＰバス５３、ＰＣＩバス３１、ＨＤＤ４３、ローカルメモリ４４、及びメディア(ＳＤメモリカード、ＳＤＩＯカードなど)５５をそれぞれ接続するブリッジの役割も果たしている。また、このＡＳＩＣ４２は、内部レジスタ４２１、ビデオ入出力部４２２、合成器４２３、編集器４２４、及び本発明にかかるメディアコントローラ（ＳＤコントローラ）４２５を有している。
【００４５】
内部レジスタ４２１は、ＣＰＵ４５が処理を実行する際のデータが記憶されている。例えば、後述するディレイ情報（ｄｉｌａｙ情報）や操作部４１の操作入力で設定された情報等が記憶されていて、ビデオ入出力部４２２、合成器４２３、編集器４２４の設定も行うようになっている。
【００４６】
ビデオ入出力部４２２は、ＰＣＩバス３１を介してエンジン部２０との間で画像データの入出力を行うユニットであり、合成器４２３と接続されている。
【００４７】
合成器４２３は、複数の画像データを合成して一つの画像データを生成し、その画像データをビデオ入出力部４２２に出力するものである。
【００４８】
編集器４２４は、複数の画像データを加工して編集するユニットである。
【００４９】
操作部４１は、ユーザからの入力操作を受け付けてユーザに向けた表示を行う手段であり、所定のテンキーと文字入力キーとを備えたメカニカルキー、あるいはタッチパネルキーなどからなる操作キーを有するとともに、操作キーから操作入力される情報や複合機１０の動作状態及び時刻等を表示する液晶ディスプレイ（ＬＣＤ）等の表示装置を有している。操作キーとしては、テンキー、複写動作を開始させるスタートキー、停止させるストップキーなどがある。
【００５０】
ＨＤＤ（ハードディスクドライブ）４３は、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積等を行うための大容量記憶部である。このＨＤＤ４３は、これらの情報を記憶できる手段であればよく、ＨＤＤ４３の代わりに光ディスク等で構成するようにしても勿論よい。
【００５１】
ローカルメモリ４４は、コピー用画像バッファ、符号バッファとして用いられるローカルメモリである。
【００５２】
メディア５５は、ＨＤＤ４３の機能と同等の画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積等を行うための記憶手段（ＳＤメモリカード等）、あるいは、外部通信機器と通信するための通信手段（ＳＤＩＯカード）などである。このメディア５５と接続するメディアは、情報が記録できる記録手段、あるいは外部通信機器と通信するための通信手段であればよく、ＳＤメモリカードやＳＤＩＯカードの代わりに、メモリスティック、スマードメディア等の他の半導体メディアによる構成であってもよい。
【００５３】
メディアコントローラ（ＳＤコントローラ）４２５は、上記したメディア５５のアクセス制御を行なうものである。
【００５４】
ＡＧＰバス５３は、グラフィック処理を高速化するために提案されたグラフィックスアクセラレーターカード用のバスインターフェースであり、システムメモリに高スループットで直接アクセスすることにより、グラフィックスアクセラレーターカードを高速化することができる。このＡＧＰバス５３は、本来は３Ｄ（三次元）画像をスムーズにディスプレイに表示する際に用いられるものであるが、本実施例の複合機１０では、このＡＧＰバス５３を介してノースブリッジ４６とＡＳＩＣ４２とを接続している。
【００５５】
ＣＰＵ４５は、ＲＯＭ５２に記憶されているプログラムにしたがって、エンジン部２０のＣＰＵ２３にコマンドを発行し、エンジン部２０とともにコントローラ４０の動作を制御して複合機１０全体の制御を行うユニットである。このＣＰＵ４５は、インターフェースが公開されていないので、ここではチップセットの一部であるノースブリッジ４６を介してＡＳＩＣ４２が接続されている。また、ここではＣＰＵ４５とＡＳＩＣ４２とをＰＣＩバスで接続するとパフォーマンスが低下するため、ＡＧＰバス５３を拡張利用して接続している。
【００５６】
ノースブリッジ４６は、ＣＰＵ４５とシステムメモリ４７、サウスブリッジ４８、ＡＧＰバス５３とを接続するためのブリッジである。
【００５７】
システムメモリ４７は、複合機１０の描画用メモリ等として用いられている。
【００５８】
サウスブリッジ４８は、ＰＣＩバス５４を介してノースブリッジ４６とＲＯＭ５２と、ＰＣＩデバイスや図示しない周辺デバイスと接続するブリッジである。なお、サウスブリッジ４８と上記のノースブリッジ４６とは、ＰＣＩバス５４で接続されている。
【００５９】
オプション５０，５１は、オプションとしてのＰＣＩデバイス、周辺デバイスを接続するための空きスロットである。
【００６０】
さらに、通信インターフェース３０は、外部の複写機とネットワークを介して画像信号(印刷データ)や制御信号等を送受信する双方向の高速シリアル通信インターフェースである。例えば、ＩＥＥＥ１３９４にしたがったインターフェースがあげられ、ここでは、ＰＣＩバス３１に接続されている。
【００６１】
このように構成された複合機１０では、通信インターフェース３０がＰＣＩバス３１に接続されているので、同じ通信インターフェース３０をオプション５０，５１が接続されるＰＣＩバス５４に接続する場合と比べて、ローカルメモリ４４に画像データを早く転送できるようになっている。
【００６２】
（ＳＤコントローラの構成）
続いて、図２は、図１のメディアコントローラをＳＤＩＯカード用に構成したＳＤコントローラの詳細ブロック図である。図２に示すように、ＳＤコントローラ６０は、カードアクセス制御手段としてのＳＤアクセスコントローラ６１、送信メモリアクセス制御手段としての送信ＤＭＡコントローラ６２、受信メモリアクセス制御手段としての受信ＤＭＡコントローラ６３、及び切替接続制御手段としてのセレクタ６４などから構成されている。
【００６３】
ＣＰＵ７０は、ＳＤアクセスコントローラ６１、送信ＤＭＡコントローラ６２、及び受信ＤＭＡコントローラ６３の図示しない内部レジスタに対してアクセス制御を行う。また、セレクタ６４を切り替えるＳＥＬ信号６５は、ＳＤアクセスコントローラ６１の図示しない内部レジスタから制御されるものである。
【００６４】
ＳＤアクセスコントローラ６１は、ＳＤＩＯカード８０にアクセスするためのコントローラであり、ＳＤＩＯカード８０に対してコマンド発行やデータアクセスを行う。
【００６５】
受信ＤＭＡコントローラ６３は、ＳＤＩＯカード８０からの受信データに対するＳＤアクセスコントローラ６１との間のデータ制御、メモリ９０へライトアクセスするためのメモリライトアクセス制御を行うものである。
【００６６】
送信ＤＭＡコントローラ６２は、メモリ９０からＳＤＩＯカード８０への送信データのメモリリードアクセス制御、ＳＤアクセスコントローラ６１との間のデータ制御を行うものである。
【００６７】
セレクタ６４は、送信ＤＭＡコントローラ６２と受信ＤＭＡコントローラとのデータパスの切り替え機能を持っていて、ＳＤＩＯカード８０へ送信する際は、データパスを送信ＤＭＡコントローラ６２側に切り替え、ＳＤＩＯカード８０から受信する際は、データパスを受信ＤＭＡコントローラ６３側に切り替えるものである。
【００６８】
本発明のインターフェース回路としてのＳＤコントローラ６０は、上記のように構成されており、そのＳＤコントローラ６０を用いてＳＤＩＯカード８０との間で行われるアクセス動作について以下説明する。
【００６９】
（ＳＤＩＯカードのアクセス動作）
図３は、図２のＳＤコントローラを用いてＳＤＩＯカードとの間でデータを送受信する際のアクセス動作を説明するタイミングチャートであり、図４は、本実施例のアクセス動作を説明するためのフローチャートである。
【００７０】
まず、図２のＳＤコントローラ６０を起動させて、ＳＤＩＯカードとアクセスできるようにするため、ＤＭＡコントローラを初期設定する必要がある。これを図４及び図５で見ると、転送前に送信ＤＭＡコントローラに対して全所望転送量を設定して、起動させる（ステップＳ１００）。この送信ＤＭＡコントローラ６２の初期設定は、送信ＤＭＡコントローラ６２の図示しない内部レジスタに対する設定である。
【００７１】
また、受信ＤＭＡコントローラに対して全所望転送量を設定して、起動させる（ステップＳ１０１）。この受信ＤＭＡコントローラ６３の初期設定は、受信ＤＭＡコントローラ６３の図示しない内部レジスタに対する設定である。
【００７２】
続いて、ＳＤコントローラ６０に対するＳＤ受信初期設定が行われる（ステップＳ１０２）。これによって、ＳＤＩＯカード８０からのデータ受信を開始し（ステップＳ１０３）、受信ＤＭＡコントローラ６３を介してメモリ９０へデータが書き込まれる（ステップＳ１０４）。
【００７３】
その後、システムから送受信要求に変更があるか否か判断し（ステップＳ１０５）、変更がある場合は、その要求が受信要求なのか送信要求なのか終了なのかを判断する（ステップＳ１０６）。
【００７４】
図３に示すように、受信要求の後に送信要求が来た場合は、ＳＤアクセスコントローラ６１からのＳＥＬ信号６５によってセレクタ６４を送信ＤＭＡコントローラ６２に切り替える（ステップＳ１０８）。
【００７５】
続いて、ＳＤコントローラ６０に対するＳＤ送信初期設定が行われる（ステップＳ１０９）。これによって、送信データをメモリ９０から送信ＤＭＡコントローラ６２に送り（ステップＳ１１０）、その送信ＤＭＡコントローラ６２を介してＳＤＩＯカード８０にデータが送られる（ステップＳ１１１）。
【００７６】
次に、図４のステップＳ１０５に戻り、システムからの送受信要求に変更があった否かかを監視する。そこで、図３に示すように、送信要求の後に受信要求が来た場合は（ステップＳ１０６）、ステップＳ１０７に移行して、ＳＤアクセスコントローラ６１からのＳＥＬ信号６５によってセレクタ６４を受信ＤＭＡコントローラ６３に切り替える。
【００７７】
その後は、ステップＳ１０２に戻って、再度ＳＤコントローラ６０に対してＳＤ受信初期設定が行われ、それ以降は上記と同様の動作が繰り返されることになるため、説明を省略する。
【００７８】
なお、上記ステップＳ１０２、ステップＳ１０７、ステップＳ１０８、ステップＳ１０９におけるＳＤ受信初期設定、ＳＤ送信初期設定、ＳＥＬ信号の設定については、全てＳＤアクセスコントローラ６１の内部レジスタに対する設定となる。
【００７９】
このように、本実施例のＳＤコントローラによれば、送信ＤＭＡコントローラ６２と受信用ＤＭＡコントローラ６３とが独立して搭載されていて、転送前に両方のＤＭＡコントローラ６２，６３の初期設定を行うため、何れのＤＭＡコントローラも動作中となる（本発明の図３と従来例の図６のＤＭＡＣ動作時間を参照）。つまり、一方のＤＭＡコントローラが送信中あるいは受信中の場合に、他方のＤＭＡコントローラも動作状態にあることになる。この状態は、ＣＰＵ（ドライバ）７０から見ると、全二重と同等の動作状態にあるといえる。このため、コントローラドライバの初期設定に要するシステム負荷（オーバーヘッド）が小さくなり、ドライバの処理時間の観点からみても短時間で切り替えが行え、入出力機能を持ったカード型メモリとの間で効率的にデータ転送することができる。
【産業上の利用可能性】
【００８０】
以上のように、本発明にかかるカード型メモリのインターフェース回路は、入出力機能を有するカード型メモリのデータ転送方式が半二重であっても、プリンタ、複写機、ＭＦＰ(マルチ・ファンクション・ペリフェラル）といった全二重で作られたドライバ資源を有効活用できるようにしたカード型メモリのインターフェース回路に適している。
【図面の簡単な説明】
【００８１】
【図１】本発明に係るインターフェース回路を構成するメディアコントローラを内蔵したＡＳＩＣを具備する画像形成装置の一実施形態を示すブロック図である。
【図２】図１のメディアコントローラをＳＤＩＯカード用に構成したＳＤコントローラの詳細ブロック図である。
【図３】図２のＳＤコントローラを用いてＳＤＩＯカードとの間でデータを送受信する際のアクセス動作を説明するタイミングチャートである。
【図４】本実施例のアクセス動作を説明するためのフローチャートである。
【図５】従来の入出力機能を備えたカード型メモリのインターフェース回路の構成ブロック図である。
【図６】図５のインターフェース回路を用いてＳＤＩＯカードとの間でデータを送受信する際のアクセス動作を説明するタイミングチャートである。
【符号の説明】
【００８２】
１０  複合機
２０  エンジン部
２１  スキャナ
２２  プロッタ
２３  ＣＰＵ
２４  ＡＳＩＣ
２４１  画像処理部
２４２  ＰＣＩインターフェース部
３０  通信インターフェース
３１  ＰＣＩバス
４０  コントローラ
４１  操作部
４２  ＡＳＩＣ
４２１  内部レジスタ
４２２  ビデオ入出力部
４２３  合成器
４２４  編集器
４２５  メディアコントローラ（ＳＤコントローラ）
４３  ハードディスクドライブ（ＨＤＤ）
４４  ローカルメモリ
４５  ＣＰＵ
４６  ノースブリッジ
４７  システムメモリ
４８  サウスブリッジ
４９  ＡＳＩＣ
５０，５１  オプション
５２  ＲＯＭ
５３  ＡＧＰバス
５４  ＰＣＩバス
５５  メディア
６０  ＳＤコントローラ
６１  ＳＤアクセスコントローラ
６２  送信ＤＭＡコントローラ
６３  受信ＤＭＡコントローラ
６４  セレクタ
６５  ＳＥＬ信号
７０  ＣＰＵ
８０  ＳＤＩＯカード
９０  メモリ
【図１】
0004690660.tif 000002
【図２】
0004690660.tif 000003
【図３】
0004690660.tif 000004
【図４】
0004690660.tif 000005
【図５】
0004690660.tif 000006
【図６】
0004690660.tif 000007