(57)【特許請求の範囲】
【請求項１】
基板に電流を供給する電極および同基板から電流を取り出す電極により構成される駆動電流供給用の電極の組と、該駆動電流供給用の電極の組の少なくとも一方の電極を挟むかたちで配設されて前記基板に供給される電流に対するホール電圧を検出可能とするホール電圧検出用の電極の組とを当該基板の同一表面に少なくとも１組ずつ有し、それら２種の電極の組を通じて前記基板の表面に水平な磁界成分を検出するホール素子において、
前記２種の電極の組を構成する２組の電極の組は、一直線上に交互に配設されて且つ、その直線の垂線を対称軸として線対称の関係を有してなり、これら２組の電極の組を、前記駆動電流供給用の電極の組とする電極の組と前記ホール電圧検出用の電極の組とする電極の組として相互に入れ替えるとともに、
前記基板は、第１の導電型からなる半導体基板の上に第２の導電型からなる半導体層が形成されてなり、前記半導体層には、前記２組の電極の組として配設される４つの電極のうちの内側に位置する２つの電極の周囲を囲繞して且つ、前記第１の導電型からなる半導体基板近くまで延設されるかたちでこの半導体層の底面近傍に選択的に電流通路を形成する電位障壁が形成されてなり、
前記電位障壁は、前記選択的に形成される電流通路として前記半導体層の底面に形成されて該半導体層よりも濃度の高い第２の導電型からなる埋込層に接続される態様で延設されてなる
ことを特徴とするホール素子。
【請求項２】
前記電位障壁は、第１の導電型からなる拡散領域として形成されてなる
請求項１に記載のホール素子。
【請求項３】
前記電位障壁は、絶縁膜の埋設されたトレンチとして形成されてなる
請求項１に記載のホール素子。
【請求項４】
第１の導電型からなる拡散領域が、前記トレンチの内壁面に形成されてなる
請求項３に記載のホール素子。
【請求項５】
前記半導体層よりも濃度の高い第２の導電型からなる拡散層が、前記２組の電極の組とし
て配設される４つの電極のうちの両端に位置する２つの電極の各々から延設されてなる
請求項１〜４のいずれか一項に記載のホール素子。
【請求項６】
請求項１〜５のいずれか一項に記載のホール素子が同一基板上に直列接続される態様で配設されてなる
ことを特徴とする磁気センサ。
【請求項７】
請求項１〜５のいずれか一項に記載のホール素子が同一基板上に並列接続される態様で配設されてなる
ことを特徴とする磁気センサ。
【請求項８】
請求項１〜５のいずれか一項に記載のホール素子が同一基板上に対向配置されてなる
ことを特徴とする磁気センサ。
【請求項９】
前記対向配置されてなるホール素子は、チップとして切り出された基板の側面に対して４５°傾けられて配置されてなる
請求項８に記載の磁気センサ。
【請求項１０】
請求項１〜５のいずれか一項に記載のホール素子の２つと、基板表面に垂直な磁界成分の検出を可能とするホール素子の１つとが、同一基板上に直交する３軸方向の磁界成分を検出可能に配設されてなる
ことを特徴とする磁気センサ。
【請求項１１】
基板に電流を供給する電極および同基板から電流を取り出す電極により構成される駆動電流供給用の電極の組と、該駆動電流供給用の電極の組の少なくとも一方の電極を挟むかたちで配設されて前記基板に供給される電流に対するホール電圧を検出可能とするホール電圧検出用の電極の組とを当該基板の同一表面に少なくとも１組ずつ有し、それら２種の電極の組を通じて前記基板の表面に水平な磁界成分を検出するホール素子による磁気検出方法であって、
前記基板は、第１の導電型からなる半導体基板の上に第２の導電型からなる半導体層が形成されてなるとともに、前記半導体層には、前記２種の電極の組を構成する２組の電極の組として配設される４つの電極のうちの内側に位置する２つの電極の周囲を囲繞して且つ、前記第１の導電型からなる半導体基板近くまで延設されるかたちでこの半導体層の底面近傍に選択的に電流通路を形成する電位障壁が形成されていて、この電位障壁は、前記選択的に形成される電流通路として前記半導体層の底面に形成されて該半導体層よりも濃度の高い第２の導電型からなる埋込層に接続される態様で延設されており、この基板の同一表面に配設される２組の電極の組は、一直線上に交互に配設されて且つ、その直線の垂線を対称軸として線対称の関係を有するとともに、これら２組の電極の組について前記駆動電流供給用の電極の組とする電極の組と前記ホール電圧検出用の電極の組とする電極の組とを入れ替えつつ前記基板の表面に水平な磁界成分の検出を行う
ことを特徴とする磁気検出方法。
【請求項１２】
前記基板に供給される電流として一定の電流を供給しつつ前記基板の表面に水平な磁界成分の検出を行う
請求項１１に記載の磁気検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基板（ウェハ）面に対して水平な磁界成分を検出するホール素子および磁気センサおよび磁気検出方法に関する。
【背景技術】
【０００２】
この種のホール素子（磁気センサ）は、非接触での角度検出が可能であることから、例えば角度検出センサとして車載内燃機関のスロットル弁開度センサ等に用いられる。
まず、図１３を参照して、ホール素子の磁界検出原理について説明する。
【０００３】
周知のように、物質中を流れる電流に垂直な磁界（磁気）が加わると、電流および磁界の双方に垂直な方向に電界が生じる。そしてこの電界により移動するキャリアは、ローレンツ力を受けてキャリアの運動（移動）方向と磁界との双方に垂直な方向に曲がる。これにより、この物質の片側にキャリアが溜まることとなり、同キャリアの曲げられた方向に電界（電圧）が生じることとなる。この現象をホール効果と呼び、発生する電圧をホール電圧と呼ぶ。
【０００４】
例えば、図１３に示すようなホール素子１００を考えた場合、同素子の幅をＷ、長さをＬ、厚さをｄ、同素子と磁界となす角度をθ、磁束密度をＢ、供給電流（端子ＴＩ−ＴＩ’間に供給する電流）をＩとすると、ホール電圧（端子ＴＶH−ＴＶH’間に生じる電圧）ＶHは、
ＶH＝（ＲHＩＢ／ｄ）ｃｏｓθ、ＲH＝１／（ｑｎ）
と表せる。ここで、ＲHはホール係数であり、またｑは電荷、ｎはキャリア濃度である。
【０００５】
上記式からも分かるように、磁界となす角度θに応じてホール電圧ＶHが変化するため、これを利用することで角度の検出が可能となる。このように、ホール素子を用いることで、上述の角度検出センサを実現することができる。
【０００６】
また、一般的なホール素子としては、例えば非特許文献１に記載のようなホール素子、いわゆる横型ホール素子が知られている。この横型ホール素子は、基板（ウェハ）表面に対して垂直な磁界成分を検出するものである。
【０００７】
以下、図１４を参照して、このホール素子（横型ホール素子）についてさらに説明する。なお、図１４（ａ）はこのホール素子の平面図、図１４（ｂ）は図１４（ａ）のＬ１−Ｌ１線に沿った断面図である。
【０００８】
同図１４（ａ）および（ｂ）に示されるように、このホール素子８０は、例えばＰ型（第１の導電型）のシリコンからなる半導体基板８１の上に、例えばエピタキシャル成長にて形成されたＮ型（第２の導電型）のシリコンからなる半導体層８２を有している。ここで、半導体層８２には、このホール素子８０を他の素子と素子分離すべく、半導体基板８１に接続されるようなＰ型の拡散領域Ｄ８３が形成されている。
【０００９】
また、半導体層８２の上には、駆動電流供給用の電極８５ａおよび８５ｂと、ホール電圧検出用の電極８５ｃおよび８５ｄとがそれぞれ対向するかたちで上記拡散領域Ｄ８３に囲繞される部分の４隅に配設されている。そして、これら電極８５ａ〜８５ｄとオーミック接触を形成すべく、半導体層８２の表面には同半導体層８２よりも濃度の高いＮ型からなるＮ+拡散層８４ａ〜８４ｄが形成されている。
【００１０】
ここで、例えば電極８５ａと電極８５ｂとの間に一定の駆動電流を流すと、その電流は基板表面に水平な成分を含む電流となる。このとき、このホール素子８０に、基板表面に対して垂直な成分を含む磁界が入射されると、上述したホール効果によって電極８５ｃと電極８５ｄとの間にホール電圧が発生することとなる。すなわち、それら電極８５ｃおよび８５ｄを通じてその発生したホール電圧を検出することで、先の図１３に示した式から基板表面に対して垂直な磁界成分を求めることができる。このように、このホール素子では、基板表面に対して垂直な磁界成分を検出することができる。
【００１１】
これに対して近年、基板（ウェハ）面に対して水平な磁界成分を検出するホール素子も提案されている。このようなホール素子としては、例えば同じく非特許文献１に記載されているホール素子、いわゆる縦型ホール素子がある。
【００１２】
次に、図１５を参照して、このホール素子（縦型ホール素子）について説明する。なお、図１５において、図１５（ａ）はこのホール素子の平面図、図１５（ｂ）は図１５（ａ）のＬ１−Ｌ１線に沿った断面図、図１５（ｃ）は図１５（ａ）のＬ２−Ｌ２線に沿った断面図である。
【００１３】
同図１５（ａ）〜（ｃ）に示されるように、このホール素子９０は、例えばＰ型のシリコンからなる半導体基板９１と、この表面にＮ型の不純物を導入して形成された埋込層９６の上に例えばエピタキシャル成長にて形成されたＮ型のシリコンからなる半導体層９２を有している。なお、埋込層９６は、半導体層９２よりも濃度の高いＮ型からなる。
【００１４】
また半導体層９２の上には、駆動電流供給用の電極９５ａ〜９５ｃや、ホール電圧検出用の電極９５ｄおよび９５ｅが配設されている。ここで、電極９５ａは、電極９５ｂおよび９５ｃと、これら電極に直交するかたちで配設された電極９５ｄおよび９５ｅとの双方に挟まれるかたちで配設されている。また半導体層９２の表面には、これら電極９５ａ〜９５ｅとオーミック接触を形成すべく、半導体層９２よりも濃度の高いＮ型からなるＮ+拡散層９４ａ〜９４ｅが形成されている。
【００１５】
また上記半導体層９２には、電極９５ａ〜９５ｅの全ての周囲を囲繞するかたちで拡散領域Ｄ９３が形成されるとともに、さらにこの内側に電極９５ａおよび９５ｄおよび９５ｅの周囲を囲繞するかたちでトレンチＴ９３が形成されている。ここで、トレンチＴ９３は、半導体層９２の底面に形成される埋込層９６に接続される態様で、また拡散領域Ｄ９３は、半導体基板９１に接続される態様でそれぞれ延設されている。なお、トレンチＴ９３には、例えばポリイミドからなる絶縁膜９３が埋設されている。そしてこのホール素子９０においては、それらトレンチＴ９３および埋込層９６によって区画される部分が、いわゆるホールプレートＨＰ９となっている。すなわちこのホール素子９０では、この部分（ホールプレートＨＰ９）に入射される磁気（磁界）を検出するようになっている。
【００１６】
ここで、例えば電極９５ａと電極９５ｂとの間、および電極９５ａと電極９５ｃとの間にそれぞれ一定の電流を流すと、電極９５ａから埋込層９６へ基板表面に垂直な成分を含む電流が流れることとなる。このとき、このホール素子９０に、基板表面に対して水平な成分を含む磁界が入射されると、上述したホール効果によって電極９５ｄと電極９５ｅとの間にホール電圧が発生する。このため、そのホール電圧をそれら電極９５ｄおよび９５ｅを通じて検出することで、先の図１３に示した式から基板表面に対して水平な磁界成分を求めることができる。なおここでは、図１５に示す寸法ｄが、先の図１３に示した式のホール素子の厚さｄに相当する。このように、このホール素子では、基板表面に対して水平な磁界成分を検出することができる。
【非特許文献１】前中一介、外３名，「集積化三次元磁気センサ」，電気学会論文誌  Ｃ，平成元年，第１０９巻，第７号，ｐ４８３−４９０
【発明の開示】
【発明が解決しようとする課題】
【００１７】
このように、図１５に例示したようなホール素子によれば、基板（ウェハ）表面に対して水平な磁界成分を検出することは確かに可能である。しかし、この従来のホール素子（縦型ホール素子）ではその構造が複雑である故に、アライメントずれや素子の形状等の影響によって電位分布のアンバランス（不平衡）が引き起こされ、オフセット電圧（不平衡電圧）が生じ易くなっている。
【００１８】
このように、上記従来のホール素子の場合、基板表面に対して水平な磁界成分を検出することができるとはいえ、オフセット電圧が生じ易い構造となっているため、オフセット電圧に起因する温度特性の悪化等が生じ易く、その結果、磁気検出精度の低下が懸念されるようになっている。ちなみに、ここでいうオフセット電圧とは、磁界が印加されていないときの出力電圧に相当するものである。
【００１９】
この発明は、こうした実情に鑑みてなされたものであり、オフセット電圧を抑制して、より高い精度での磁気検出を可能とするホール素子および磁気センサおよび磁気検出方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
こうした目的を達成すべく、請求項１に記載のホール素子では、基板に電流を供給する電極および同基板から電流を取り出す電極により構成される駆動電流供給用の電極の組と、該駆動電流供給用の電極の組の少なくとも一方の電極を挟むかたちで配設されて前記基板に供給される電流に対するホール電圧を検出可能とするホール電圧検出用の電極の組とを当該基板の同一表面に少なくとも１組ずつ有し、それら２種の電極の組を通じて前記基板の表面に水平な磁界成分を検出するホール素子として、前記２種の電極の組を構成する２組の電極の組は、一直線上に交互に配設されて且つ、その直線の垂線を対称軸として線対称の関係を有してなり、これら２組の電極の組を、前記駆動電流供給用の電極の組とする電極の組と前記ホール電圧検出用の電極の組とする電極の組として相互に入れ替えるとともに、前記基板は、第１の導電型からなる半導体基板の上に第２の導電型からなる半導体層が形成されたものが用いられるとともに、前記半導体層には、前記２組の電極の組として配設される４つの電極のうちの内側に位置する２つの電極の周囲を囲繞して且つ、前記第１の導電型からなる半導体基板近くまで延設されるかたちでこの半導体層の底面近傍に選択的に電流通路を形成する電位障壁が形成されてなり、前記電位障壁は、前記選択的に形成される電流通路として前記半導体層の底面に形成されて該半導体層よりも濃度の高い第２の導電型からなる埋込層に接続される態様で延設される構造とする。
【００２１】
ホール素子としてのこのような構造によれば、上記基板の表面に配設される２組の電極の組について駆動電流供給用の電極の組とする電極の組とホール電圧検出用の電極の組とする電極の組とを入れ替えることで、磁気検出時のオフセット電圧を抑制することができ、ひいてはより高い精度での磁気（磁界）検出が可能となる。
また、上記構成では、前記基板として、第１の導電型からなる半導体基板の上に第２の導電型からなる半導体層が形成されたものを用いるとともに、前記半導体層を、前記２組の電極の組として配設される４つの電極のうちの内側に位置する２つの電極の周囲を囲繞して且つ、前記第１の導電型からなる半導体基板の近くまで延設されるかたちでこの半導体層の底面近傍に選択的に電流通路を形成する電位障壁が形成されるようにしている。
こうした構造によれば、前記２組の電極の組として配設される４つの電極のうち内側に位置する２つの電極の下方に上記電位障壁にて区画されてホールプレート（磁気検出部）が形成される。そして、このホールプレートでの電流は、基板（ウェハ）表面に垂直な成分を含んで上記内側に位置する２つの電極から上記半導体層の底面近傍に選択的に形成される電流通路へと流れることとなる。また、基板（ウェハ）表面に対して水平な磁界成分を含む磁界（磁気）が入射されるときにこのホールプレートに発生するホール電圧は、前記ホール電圧検出用の電極の組とする電極の組を通じて検出することができる。このように、上記構造によれば、縦型ホール素子として適正に動作させることができるようになる。
【００２５】
さらに、上記構造では、前記電位障壁を、前記選択的に形成される電流通路として前記半導体層の底面に形成されて該半導体層よりも濃度の高い第２の導電型からなる埋込層に接続される態様で延設するようにする。
【００２６】
このような構造とすることで、半導体層の底面近傍に好適な電流通路を形成することができ、適切に駆動電流を流すことができるようになる。すなわち、ホール素子の構造としては上記構造が特に適している。
【００２７】
また、請求項２に記載のホール素子では、前記電位障壁として、第１の導電型からなる拡散領域を用いるようにする。
こうした構造とすることで、前記電位障壁を容易に実現することができる。
【００２８】
また、請求項３に記載のホール素子では、前記電位障壁として、絶縁膜の埋設されたトレンチを用いるようにする。
こうした構造によれば、当該電位障壁によって絶縁区画される領域に好適なホールプレート（磁気検出部）を形成することができるようになる。
【００２９】
またこの場合、請求項４に記載のように、前記トレンチの内壁面に第１の導電型からなる拡散領域を形成するようにすることで、当該素子の高感度化を図ることができるようになる。
【００３０】
具体的には、一般に、半導体基板にトレンチを形成すると、そのトレンチの内壁面にはダメージ層が形成されることとなり、そこでキャリアの再結合が生じ易くなる。この点、上記構造では、トレンチ内壁面に形成された第１の導電型からなる拡散領域によって、こうしたキャリアの再結合が抑制されるようになる。また、この第１の導電型からなる拡散領域と前記第２の導電型からなる半導体層との間にはＰＮ接合が形成されて空乏層が素子内部に進入することとなるため、先の図１３に示した式の寸法ｄに相当する寸法を実質的に狭めることができる。こうして、当該素子の高感度化が図られることとなる。
【００３１】
また、請求項５に記載のホール素子では、前記半導体層よりも濃度の高い第２の導電型からなる拡散層を、前記２組の電極の組として配設される４つの電極のうちの両端に位置する２つの電極の各々から延設するようにする。
【００３２】
こうした構造とすることで、前記半導体層の底面近傍に選択的に形成される電流通路を通じて前記両端に位置する２つの電極の下方に流れてくるホールプレート（磁気検出部）からの電流を前記両端に位置する２つの電極へ導くことができるようになる。すなわち上記構造によれば、縦型ホール素子として適正且つ好適に動作させることができるようになる。
【００３３】
また、請求項６に記載の磁気センサでは、請求項１〜５のいずれか一項に記載のホール素子を同一基板上に直列接続される態様で配設するようにする。
磁気センサとしてこのような構造を採用することで、ホール電圧検出用の電極の組に出力される電圧を大きくすることができ、ひいては当該磁気センサの高感度化を図ることができるようになる。
【００３４】
また、請求項７に記載の磁気センサでは、請求項１〜５のいずれか一項に記載のホール素子を同一基板上に並列接続される態様で配設するようにする。
このような構造とすることで、これら並列接続されるホール素子の出力電圧（ホール電圧検出用の電極の組に出力される電圧）やオフセット電圧（不平衡電圧）を平均化して高い精度で磁気を検出することができるようになる。
【００３５】
また、請求項８に記載の磁気センサでは、請求項１〜５のいずれか一項に記載のホール素子を同一基板上に対向配置するようにする。
このような構造とすることで、これら対向配置した素子同士の出力電圧（ホール電圧検出用の電極の組に出力される電圧）を平均化することができ、当該センサの高精度化が期待できる。
【００３６】
またこの場合、請求項９に記載の磁気センサでは、前記対向配置されてなるホール素子を、チップとして切り出された基板の側面に対して４５°傾けられて配置するようにする。
【００３７】
通常、ホール電圧はキャリア移動度に比例する。このため、上記のように応力の影響を受けにくい面方位にホール素子を配置することにより、当該センサのさらなる高精度化が期待できるようになる。
【００３８】
また、請求項１０に記載の磁気センサでは、請求項１〜５のいずれか一項に記載のホール素子の２つと、基板表面に垂直な磁界成分の検出を可能とするホール素子の１つとを、同一基板上に直交する３軸方向の磁界成分を検出可能に配設するようにする。
【００３９】
このような構造とすることで、直交する３軸方向の磁界成分を検出することができるようになり、いわゆる３次元磁気センサとして機能するようになる。
また、請求項１１に記載の磁気検出方法では、基板に電流を供給する電極および同基板から電流を取り出す電極により構成される駆動電流供給用の電極の組と、該駆動電流供給用の電極の組の少なくとも一方の電極を挟むかたちで配設されて前記基板に供給される電流に対するホール電圧を検出可能とするホール電圧検出用の電極の組とを当該基板の同一表面に少なくとも１組ずつ有し、それら２種の電極の組を通じて前記基板の表面に水平な磁界成分を検出するホール素子による磁気検出方法として、前記基板は、第１の導電型からなる半導体基板の上に第２の導電型からなる半導体層が形成されてなるとともに、前記半導体層には、前記２種の電極の組を構成する２組の電極の組として配設される４つの電極のうちの内側に位置する２つの電極の周囲を囲繞して且つ、前記第１の導電型からなる半導体基板近くまで延設されるかたちでこの半導体層の底面近傍に選択的に電流通路を形成する電位障壁が形成されていて、この電位障壁は、前記選択的に形成される電流通路として前記半導体層の底面に形成されて該半導体層よりも濃度の高い第２の導電型からなる埋込層に接続される態様で延設されており、この基板の同一表面に配設される２組の電極の組は、一直線上に交互に配設されて且つ、その直線の垂線を対称軸として線対称の関係を有するとともに、これら２組の電極の組について前記駆動電流供給用の電極の組とする電極の組と前記ホール電圧検出用の電極の組とする電極の組とを入れ替えつつ前記基板の表面に水平な磁界成分の検出を行うようにする。
【００４０】
磁気検出方法としての上記方法によれば、オフセット電圧を抑制してより高い精度での磁気検出を行うことができるようになる。
また、請求項１２に記載の磁気検出方法では、前記基板に供給される電流として一定の電流を供給しつつ前記基板の表面に水平な磁界成分の検出を行うようにする。
【００４１】
このような方法によれば、オフセット電圧を好適に打ち消す（キャンセルする）ことができるようになる。
【発明を実施するための最良の形態】
【００４２】
図１に、この発明についてその第１の実施の形態を示す。この実施の形態にかかるホール素子も、先の図１５に例示したホール素子と同様、基板（ウェハ）面に対して水平な磁界成分を検出する、いわゆる縦型ホール素子である。ただし、この実施の形態のホール素子では、図１（ａ）および（ｂ）に示す構造とすることによって、前述したような磁気検出精度の低下を抑えるようにしている。
【００４３】
以下、同図１を参照して、この実施の形態にかかるホール素子の構造について詳述する。なお、図１において、図１（ａ）はこのホール素子の平面図、図１（ｂ）は図１（ａ）のＬ２−Ｌ２線に沿った断面図である。
【００４４】
同図１（ａ）および（ｂ）に示されるように、このホール素子１０も、大きくは、例えばＰ型（第１の導電型）のシリコンからなる半導体基板１１の上に、例えばエピタキシャル成長にて形成されたＮ型（第２の導電型）のシリコンからなる半導体層１２を有して構成されている。一般に、Ｎ型のシリコンはＰ型のシリコンよりもキャリア移動度が大きいため、半導体層１２の材料としてはＮ型のシリコンが特に適している。
【００４５】
また、半導体層１２の上には、Ｌ２−Ｌ２線に沿って電極１５ａ〜１５ｄが交互に配設されている。そして、電極１５ａおよび１５ｂの電極の組と、電極１５ｃおよび１５ｄの電極の組とは、Ｌ２−Ｌ２線の垂線であるＬ１−Ｌ１線を対称軸として線対称の関係を有している。
【００４６】
また上記半導体層１２には、電極１５ａ〜１５ｄの全ての周囲を囲繞するかたちでトレンチＴ１３が形成されるとともに、さらにその内側に電極１５ａおよび１５ｃと電極１５ｂおよび１５ｄとの間をそれぞれ仕切るかたちで上記トレンチＴ１３と接続されるトレンチＴ１３ａおよびＴ１３ｂが形成されている。またここで、トレンチＴ１３ａおよびＴ１３ｂは各々、半導体層１２の底面に形成されて該半導体層１２よりも濃度の高いＮ型からなる埋込層１６ａおよび１６ｂに接続される態様で、また、トレンチＴ１３は半導体基板１１に接続される態様でそれぞれ延設されている。なお、これらトレンチＴ１３およびＴ１３ａおよびＴ１３ｂには、例えばノンドープ多結晶シリコンやポリイミド等からなる絶縁膜１３および１３ａおよび１３ｂがそれぞれ埋設されている。そしてこのホール素子１０においては、これらトレンチ、並びに半導体基板１１、埋込層１６ａおよび１６ｂによって区画される部分が、いわゆるホールプレートＨＰ１となっている。すなわちこのホール素子１０では、この部分（ホールプレートＨＰ１）に入射される磁気（磁界）を検出するようになっている。
【００４７】
また、半導体層１２の表面には、上記電極１５ａ〜１５ｄとオーミック接触を形成すべく、半導体層１２よりも濃度の高いＮ型からなるＮ+拡散層１４ａ〜１４ｄが形成されている。またこれら電極１５ａ〜１５ｄのうちの両端に位置する電極１５ｄおよび１５ｂの下方には、上記埋込層１６ａおよび１６ｂにそれぞれ接続される態様で、同じく半導体層１２よりも濃度の高いＮ型からなる拡散層１７ａおよび１７ｂが形成されている。なお、このホール素子１０は、標準的なバイポーラプロセスおよびトレンチプロセスで作製することができる。一般にバイポーラプロセスは、センサの駆動回路として通常用いられるアナログ回路の作製に適したプロセスであるため、当該ホール素子１０は周辺回路との集積化も容易に行うことができる。
【００４８】
次に、図２を併せ参照して、この実施の形態にかかるホール素子の動作について詳述する。
図１（ｂ）中の端子ＴＡ、端子ＴＢ、並びに端子ＴＣ、端子ＴＤは、それぞれ電極１５ａ、電極１５ｂ、並びに電極１５ｃ、電極１５ｄに電気的に接続された端子である。
【００４９】
ここで、図２に示すように、例えば端子ＴＡと端子ＴＢとの間に電圧を印加して電極１５ａから半導体層１２に一定の駆動電流を供給すると、その電流は埋込層１６ｂに向かって流れて、電位障壁となるトレンチＴ１３ｂによって半導体層１２の底面近傍に選択的に形成される電流通路、すなわち埋込層１６ｂを通じて電極１５ｂの下方に至る。その後、この電流は、拡散層１７ｂを通じて電極１５ｂに流れ込むこととなる。
【００５０】
このとき、ホールプレートＨＰ１には基板表面に対して垂直な成分を含む電流が流れることとなるため、例えば図１や図２中に矢印Ｂにて示す方向の磁界、すなわち基板表面に対して水平な成分を含む磁界が入射されると、前述したホール効果によって電極１５ｃと電極１５ｄとの間にホール電圧が発生することとなる。このため、端子ＴＣおよびＴＤを通じてその発生したホール電圧を検出することによって、ホールプレートＨＰ１に入射される磁界のうち基板表面に対して水平な磁界成分を先の図１３に示した式から求めることができる。なおここでは、図１に示した寸法ｄが、先の図１３に示した式のホール素子の厚さｄに相当する。
【００５１】
このように、上記構造とすることで、このホール素子１０はいわゆる縦型ホール素子として適正に動作することとなる。またここでは、端子ＴＡと端子ＴＢとの間に電圧を印加して電極１５ａから半導体層１２に駆動電流を供給する場合についてのみ説明した。しかし上述のように、このホール素子１０では、電極１５ａおよび１５ｂの電極の組と電極１５ｃおよび１５ｄの電極の組とがＬ１−Ｌ１線を対称軸として線対称の関係を有して配設されている。このため、端子ＴＣと端子ＴＤとの間に電圧を印加して半導体層１２に駆動電流を供給する場合についても同様に、端子ＴＡおよびＴＢを通じてホール電圧を検出して基板表面に対して水平な磁界成分を求めることができるようになっている。また駆動電流の方向を反対にした場合も、例えば電極１５ｂから電極１５ａへ駆動電流を流す場合も同様に、磁界（磁気）を検出することができる。
【００５２】
以下、同図３を併せ参照して、この実施の形態にかかるホール素子の駆動態様について詳述する。なお、図３（ａ）はこのホール素子の平面図、図３（ｂ）は同ホール素子の等価回路である。またここに示す端子Ｔ１、Ｔ２、Ｔ３、Ｔ４は、先の図１および図２に示した端子ＴＡ、ＴＤ、ＴＢ、ＴＣに相当するものである。ちなみに一般的なホール素子も、図３（ｂ）に示すような等価回路になる。
【００５３】
前述したように、ホール電圧は、物質中を運動するキャリアが磁場（磁界）によるローレンツ力を受けて偏在した結果、そのローレンツ力とつり合うように発生する電場（電界）に起因するものである。従って、図３（ａ）に示すようなホール素子１０に例えば端子Ｔ１から端子Ｔ３へ一定の駆動電流を流した状態で図３中に矢印Ｂにて示す方向の磁界が入射されると、端子Ｔ２の電位が端子Ｔ４の電位に対してホール電圧ＶH２４の分だけ高くなる。また一方、端子Ｔ２から端子Ｔ４へ一定の駆動電流を流した状態で図３中に矢印Ｂにて示す方向の磁界が入射されると、端子Ｔ３の電位が端子Ｔ１の電位に対してホール電圧ＶH３１の分だけ高くなる。このとき、当該ホール素子１０が端子Ｔ１〜Ｔ４間で完全に対称に作られていれば、端子Ｔ２と端子Ｔ４との間および端子Ｔ１と端子Ｔ３との間にそれぞれ出力される電圧Ｖ２４およびＶ３１は、それぞれ「Ｖ２４＝ＶH２４」、「Ｖ３１＝ＶH３１」となる。
【００５４】
しかし通常、電極の配置位置に関する制約やデバイス作製時のマスク合わせ誤差による位置ずれ（アライメントずれ）等があるため、ホール素子をそれら端子間で完全に対称に作ることは極めて困難である。そのため、実際に出力される電圧には、ホール電圧とともにオフセット電圧（不平衡電圧）が含まれる。すなわち、出力電圧Ｖ２４およびＶ３１は、それぞれ「Ｖ２４＝ＶH２４＋ΔＶ２４」、「Ｖ３１＝ＶH３１＋ΔＶ３１」となる。そして、このように出力電圧にオフセット電圧が含まれると、オフセット電圧に起因する温度特性の悪化等が生じ易く、磁気検出精度の低下が懸念されることは前述した通りである。ちなみに、ここでいうオフセット電圧も、磁界が印加されていないときの出力電圧に相当する。
【００５５】
ここで、図３（ｂ）のような抵抗ブリッジとして当該ホール素子１０を考えると、端子Ｔ１から端子Ｔ３へ一定の駆動電流Ｉ１３を流した時のオフセット電圧ΔＶ２４は、
ΔＶ２４＝Ｉ１３×（Ｒ２３×Ｒ４１−Ｒ１２×Ｒ３４）／（Ｒ１２＋Ｒ２３＋Ｒ３４＋Ｒ４１）
となる。
【００５６】
また、端子Ｔ２から端子Ｔ４へ一定の駆動電流Ｉ２４を流した時のオフセット電圧ΔＶ３１は、
ΔＶ３１＝Ｉ２４×（Ｒ１２×Ｒ３４−Ｒ２３×Ｒ４１）／（Ｒ１２＋Ｒ２３＋Ｒ３４＋Ｒ４１）
となる。すなわち、これらオフセット電圧ΔＶ２４およびΔＶ３１は、「ΔＶ２４×Ｉ２４＝−ΔＶ３１×Ｉ１３」の関係を有することとなる。
【００５７】
またこの実施の形態においては、駆動電流供給用の端子の組（電極の組）とホール電圧検出用の端子の組（電極の組）とを所定周期で入れ替えつつ磁界の検出を行うようにする。すなわち、端子Ｔ１と端子Ｔ３との間に駆動電流Ｉ１３を流しての端子Ｔ２およびＴ４による電圧検出と、端子Ｔ２と端子Ｔ４との間に駆動電流を流しての端子Ｔ１およびＴ３による電圧検出とを所定周期で繰り返し行い、いわばチョッパ駆動によってこのホール素子は駆動されることとなる。
【００５８】
またこのホール素子１０では、電極１５ａおよび１５ｂの電極の組と電極１５ｃおよび１５ｄの電極の組とが、Ｌ２−Ｌ２線上に交互に配設されて且つ、同Ｌ２−Ｌ２線の垂線であるＬ１−Ｌ１線を対称軸として線対称の関係を有している（図１（ａ）参照）。このため、端子Ｔ１およびＴ３の端子の組（電極１５ａおよび１５ｂの電極の組）、および端子Ｔ２およびＴ４の端子の組（電極１５ｃおよび１５ｄの電極の組）のいずれをホール電圧検出用の端子の組（電極の組）として用いても同様にホール電圧を検出することができる。すなわち、端子Ｔ２と端子Ｔ４との間および端子Ｔ１と端子Ｔ３との間にそれぞれ出力される電圧Ｖ２４およびＶ３１は、「Ｖ２４≒Ｖ３１」の関係を有することとなる。
【００５９】
またこのとき、端子Ｔ１と端子Ｔ３との間に供給する駆動電流の大きさと、端子Ｔ２と端子Ｔ４との間に供給する駆動電流の大きさとが等しくなるようにする。すなわち「Ｉ１３＝Ｉ２４」となり、ここでＶ２４とＶ３１との和をとると、
Ｖ２４＋Ｖ３１＝ＶH２４＋ＶH３１
のように、オフセット電圧は原理的に完全に打ち消される（キャンセルされる）こととなる。そして、こうして所定周期で検出されるホール電圧からこれに対応する磁気（磁界）を算出することで、オフセット電圧を抑制して例えば格子欠陥成長等による抵抗分変化の影響や抵抗の温度変化の影響等を緩和することができるようになり、ひいてはより高い精度での磁界検出を行うことができるようになる。
【００６０】
このように、この実施の形態にかかるホール素子においては、上記構造および駆動方法を通じてオフセット電圧を打ち消しつつ磁気（磁界）を検出することができるようになっている。
【００６１】
以上説明したように、この実施の形態にかかるホール素子および磁気検出方法によれば、以下のような優れた効果が得られるようになる。
（１）駆動電流供給用の端子の組（電極の組）とホール電圧検出用の端子の組（電極の組）とを所定周期で入れ替えつつ磁界の検出を行うようにした。これにより、オフセット電圧を抑制して格子欠陥成長による抵抗分変化の影響や抵抗の温度変化の影響を緩和することができるようになり、ひいてはより高い精度での磁界検出を行うことができるようになる。
【００６２】
（２）また、このように高い精度での磁界検出を可能とすることは、歩留り向上にもつながり、ひいては低コスト化や省エネルギー化を図ることもできるようになる。
（３）また、電極１５ａおよび１５ｂの電極の組と電極１５ｃおよび１５ｄの電極の組とを、Ｌ２−Ｌ２線上に交互に配設されて且つ、同Ｌ２−Ｌ２線の垂線であるＬ１−Ｌ１線を対称軸として線対称の関係を有するものとした（図１（ａ）参照）。こうした構造をとることにより、電極１５ａおよび１５ｂの電極の組、および電極１５ｃおよび１５ｄの電極の組のいずれをホール電圧検出用の電極の組として用いても同様にホール電圧を検出することができるようになり、ひいては上述のオフセット電圧についてもこれを好適に打ち消すことができるようになる。
【００６３】
（４）また、駆動電流供給用の電極の組に一定の電流を供給しつつ磁気検出を行うようにした。こうすることにより、原理的にオフセット電圧が完全に打ち消される（キャンセルされる）ようになる。
【００６４】
（５）半導体層１２に、電極１５ａおよび１５ｃの周囲を囲繞する態様で、絶縁膜の埋設されたトレンチＴ１３およびＴ１３ａおよびＴ１３ｂを形成した。またこれらトレンチＴ１３およびＴ１３ａおよびＴ１３ｂを、それぞれ埋込層１６ａや埋込層１６ｂに接続される態様で延設して半導体層１２の底面近傍に選択的に電流通路を形成するようにした。さらに電極１５ｂおよび１５ｄの下方に、埋込層１６ａおよび１６ｂにそれぞれ接続される態様で拡散層１７ａおよび１７ｂを形成した。こうした構造とすることで、このホール素子１０は、縦型ホール素子として適正且つ好適に動作するようになる。
【００６５】
（第２の実施の形態）
次に、図４に、この発明についてその第２の実施の形態を示す。なお、図４は、この実施の形態にかかるホール素子について、その概略構造を模式的に示すものである。また、この図４（ａ）および（ｂ）は、先の図１（ａ）および（ｂ）に対応するものである。すなわちこの図４において、符号２１〜２３、２３ａ、２３ｂ、２４ａ〜２４ｄ、２５ａ〜２５ｄ、２６ａ、２６ｂ、２７ａ、２７ｂにて示される各要素は、先の図１において符号１１〜１３、１３ａ、１３ｂ、１４ａ〜１４ｄ、１５ａ〜１５ｄ、１６ａ、１６ｂ、１７ａ、１７ｂにて示した各要素に対応するものである。また、符号Ｔ２３、Ｔ２３ａおよびＴ２３ｂ、ＨＰ２にて示される各要素は、先の図１において符号Ｔ１３、Ｔ１３ａおよびＴ１３ｂ、ＨＰ１にて示した各要素に対応するものである。またその他、先の図１に示した要素と同一の要素には各々同一の符号を付して示している。ここでは、これら各要素の重複する説明は割愛する。
【００６６】
同図４に示されるように、このホール素子２０も、基本的には先の図１に示したホール素子１０と同様の構造を有しており、その動作態様も前述した通りである。ただし、このホール素子２０のトレンチＴ２３、並びにトレンチＴ２３ａおよびＴ２３ｂの内壁面には、Ｐ型からなる拡散領域Ｄ２３ｃ、並びに同じくＰ型からなる拡散領域Ｄ２３ａおよびＤ２３ｂがそれぞれ形成されている。またここでも、これらトレンチＴ２３およびＴ２３ａおよびＴ２３ｂには、例えばノンドープ多結晶シリコンやポリイミド等からなる絶縁膜２３および２３ａおよび２３ｂがそれぞれ埋設されている。
【００６７】
一般に、半導体基板にトレンチを形成すると、そのトレンチの内壁面にはダメージ層が形成されることとなり、そこでキャリアの再結合が生じ易くなる。この点、この実施の形態にかかるホール素子では、トレンチＴ２３およびＴ２３ａおよびＴ２３ｂの内壁面にＰ型からなる拡散領域Ｄ２３ａ〜Ｄ２３ｃを形成するようにしたため、こうしたキャリアの再結合が抑制されるようになる。また、この拡散領域Ｄ２３ａ〜Ｄ２３ｃと半導体層２２との間にはＰＮ接合が形成されて空乏層が素子内部に進入することとなるため、図４に示す寸法ｄの実効的な寸法を狭めることができる。なおここでも、この図４に示す寸法ｄが先の図１３に示した式のホール素子の厚さｄに相当し、この式からも分かるように、寸法ｄを狭めることでホール電圧を大きくすることができ、ひいては当該素子の高感度化を図ることができるようになる。
【００６８】
以上説明したように、この第２の実施の形態にかかるホール素子および磁気検出方法によれば、先の第１の実施の形態による前記（１）〜（５）の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。
【００６９】
（６）トレンチＴ２３およびＴ２３ａおよびＴ２３ｂの内壁面にＰ型からなる拡散領域Ｄ２３ａ〜Ｄ２３ｃを形成するようにした。これにより、当該ホール素子の高感度化を図ることができるようになる。
【００７０】
（第３の実施の形態）
次に、図５に、この発明についてその第３の実施の形態を示す。なお、図５は、この実施の形態にかかるホール素子について、その概略構造を模式的に示すものである。また、この図５（ａ）および（ｂ）は、先の図１（ａ）および（ｂ）に対応するものである。すなわちこの図５において、符号３１、３２、３４ａ〜３４ｄ、３５ａ〜３５ｄ、３６ａ、３６ｂ、３７ａ、３７ｂ、ＨＰ３にて示される各要素は、先の図１において符号１１、１２、１４ａ〜１４ｄ、１５ａ〜１５ｄ、１６ａ、１６ｂ、１７ａ、１７ｂ、ＨＰ１にて示した各要素に対応するものである。またその他、先の図１に示した要素と同一の要素には各々同一の符号を付して示している。ここでは、これら各要素の重複する説明は割愛する。
【００７１】
同図５に示されるように、このホール素子３０も、基本的には先の図１に示したホール素子１０と同様の構造を有しており、その動作態様も前述した通りである。ただし、このホール素子３０では、絶縁膜の埋設されたトレンチＴ１３およびＴ１３ａおよびＴ１３ｂに代えて、Ｐ型の拡散領域Ｄ３３およびＤ３３ａおよびＤ３３ｂを電位障壁として用いるようにしている。また、これら拡散領域Ｄ３３およびＤ３３ａおよびＤ３３ｂは、半導体層３２の底面に形成されてこれら拡散領域よりも濃度の高いＰ型からなる埋込層３３に接続される態様でそれぞれ延設されている。
【００７２】
このような構造とした場合も、絶縁膜の埋設されたトレンチＴ１３およびＴ１３ａおよびＴ１３ｂを電位障壁として用いた場合と同様に磁気検出を行うことができる。また、ホール素子としてこのような構造を採用することで、製造工程を簡易なものにすることができる。
【００７３】
以上説明したように、この第３の実施の形態にかかるホール素子によれば、先の第１の実施の形態による前記（１）〜（５）の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。
【００７４】
（７）Ｐ型の拡散領域Ｄ３３およびＤ３３ａおよびＤ３３ｂを電位障壁として用いるようにした。こうすることで、当該ホール素子をより容易に製造することができるようになり、ひいては製造工程の低コスト化を図ることができるようなる。
【００７５】
（第４の実施の形態）
次に、図６に、この発明についてその第４の実施の形態を示す。なお、図６は、この実施の形態にかかる磁気センサについて、その概略構造を模式的に示すものである。また、この図６において、符号４１、４２、４３１および４３２、４３１ａおよび４３２ａ、４３１ｂおよび４３２ｂ、４５１ａ〜４５１ｄおよび４５２ａ〜４５２ｄにて示される各要素は、先の図１において符号１１、１２、１３、１３ａ、１３ｂ、１５ａ〜１５ｄにて示した各要素に対応するものである。また、符号Ｔ４３１およびＴ４３２、Ｔ４３１ａおよびＴ４３２ａ、Ｔ４３１ｂおよびＴ４３２ｂ、ＨＰ４１およびＨＰ４２にて示される各要素は、先の図１において符号Ｔ１３、Ｔ１３ａ、Ｔ１３ｂ、ＨＰ１にて示した各要素に対応するものである。また、符号４４３ａ〜４４３ｄ、４５３ａ〜４５３ｄ、Ｄ４３３にて示される各要素は、先の図１４において符号８４ａ〜８４ｄ、８５ａ〜８５ｄ、Ｄ８３にて示した各要素に対応するものである。ここでは、これら各要素の重複する説明は割愛する。
【００７６】
同図６に示されるように、この磁気センサでは、先の図１に示したホール素子１０と同様の構造を有するホール素子４０１および４０２が、同一基板（半導体基板４１）上に直交する２軸方向の磁界（磁気）成分の検出を可能とする態様で配設されている。より詳しくは、ホール素子４０１は図中Ｘ軸方向（矢印Ｂｘにて示す方向）の磁界成分の検出を可能とする態様で、ホール素子４０２は図中Ｙ軸方向（矢印Ｂｙにて示す方向）の磁界成分の検出を可能とする態様でそれぞれ配設されている。また同一基板上に、先の図１４に示したホール素子８０と同様の構造を有するホール素子４０３、いわゆる横型ホール素子が、上記２軸（Ｘ軸およびＹ軸）方向と直交する図中Ｚ軸方向（矢印Ｂｚにて示す方向）の磁界成分の検出を可能とする態様で配設されている。
【００７７】
このように、この磁気センサは、直交する３軸方向の磁界成分を検出することができるようになっており、いわゆる３次元磁気センサとして機能する。すなわちこの磁気センサでは、同一基板上に配設された各ホール素子によって当該基板に入射される磁界のｘ成分、ｙ成分、ｚ成分を独立且つ高精度に検出することができ、高い精度での広角度（３６０°）検出が可能となっている。
【００７８】
以上説明したように、この第４の実施の形態にかかる磁気センサおよび磁気検出方法によれば、先の第１の実施の形態による前記（１）〜（５）の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。
【００７９】
（８）同一基板上に、直交する３軸方向の磁界成分の検出を可能とする態様で、ホール素子４０１および４０２および４０３を配設するようにした。これにより、当該磁気センサはいわゆる３次元磁気センサとして機能するようになり、高い精度での広角度（３６０°）検出が可能になる。
【００８０】
（第５の実施の形態）
次に、図７に、この発明についてその第５の実施の形態を示す。なお、図７は、この実施の形態にかかる磁気センサについて、その概略構造を模式的に示すものである。また、この図７において、符号５１、５２、５５１ａ〜５５１ｄおよび５５２ａ〜５５２ｄおよび５５ｎａ〜５５ｎｄにて示される各要素は、先の図１において符号１１，１２、１５ａ〜１５ｄにて示した各要素に対応するものである。またその他、先の図１に示した要素と同一の要素には各々同一の符号を付して示している。ここでは、これら各要素の重複する説明は割愛する。
【００８１】
同図７に示されるように、この磁気センサでは、同一基板（半導体基板５１）上に、先の図１に示したホール素子１０と同様の構造を有するホール素子５０１〜５０ｎが直列接続されて配設されている。すなわち、ホール素子５０１の電極５５１ｃと同素子に隣接するホール素子５０２の電極５５２ｄとが、またホール素子５０１の電極５５１ｂとホール素子５０２の電極５５２ａとがそれぞれ電気的に接続されている。そして、こうして隣接ホール素子同士が接続されていくことで、両端に位置するホール素子５０１および５０ｎの端子、端子ＴＡおよびＴＢ、並びに端子ＴＣおよびＴＤが浮いた状態となり、これら端子を通じて駆動電流の供給およびホール電圧の検出を行うようになっている。
【００８２】
このように、複数のホール素子を同一基板上に直列接続される態様で配設することで、ホール電圧検出用の端子の組（電極の組）に出力される電圧を大きくすることができ、ひいては当該磁気センサの高感度化を図ることができるようになる。
【００８３】
以上説明したように、この第５の実施の形態にかかる磁気センサおよび磁気検出方法によれば、先の第１の実施の形態による前記（１）〜（５）の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。
【００８４】
（９）ｎ個のホール素子（５０１〜５０ｎ）を、同一基板上に直列接続される態様で配設するようにした。これにより、出力電圧を大きくすることができ、ひいては当該磁気センサの高感度化を図ることができるようになる。
【００８５】
（第６の実施の形態）
次に、図８に、この発明についてその第６の実施の形態を示す。なお、図８は、この実施の形態にかかる磁気センサについて、その概略構造を模式的に示すものである。また、この図８において、符号６１、６２、６５１ａ〜６５１ｄおよび６５２ａ〜６５２ｄおよび６５３ａ〜６５３ｄおよび６５ｎａ〜６５ｎｄにて示される各要素は、先の図１において符号１１，１２、１５ａ〜１５ｄにて示した各要素に対応するものである。またその他、先の図１に示した要素と同一の要素には各々同一の符号を付して示している。ここでは、これら各要素の重複する説明は割愛する。
【００８６】
同図８に示されるように、この磁気センサでは、同一基板（半導体基板６１）上に、先の図１に示したホール素子１０と同様の構造を有するホール素子６０１〜６０ｎが並列接続されて配設されている。すなわち、各ホール素子の電極、電極６０１ａ〜６０ｎａ、電極６０１ｂ〜６０ｎｂ、電極６０１ｃ〜６０ｎｃ、電極６０１ｄ〜６０ｎｄがそれぞれ電気的に接続されている。
【００８７】
このように、複数のホール素子を同一基板上に並列接続される態様で配設することで、これらホール素子の出力電圧（ホール電圧検出用の電極の組に出力される電圧）やオフセット電圧（不平衡電圧）を平均化して高い精度で磁気検出を行うことができるようになる。
【００８８】
以上説明したように、この第６の実施の形態にかかる磁気センサおよび磁気検出方法によれば、先の第１の実施の形態による前記（１）〜（５）の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。
【００８９】
（１０）ｎ個のホール素子（６０１〜６０ｎ）を、同一基板上に並列接続される態様で配設するようにした。これにより、これらホール素子の出力電圧やオフセット電圧を平均化して高い精度で磁気検出を行うことができるようになる。
【００９０】
（第７の実施の形態）
次に、図９に、この発明についてその第７の実施の形態を示す。なお、図９は、この実施の形態にかかる磁気センサについて、その概略構造を模式的に示すものである。また、この図９において、符号７１、７２、７５１ａ〜７５１ｄおよび７５２ａ〜７５２ｄおよび７５３ａ〜７５３ｄおよび７５４ａ〜７５４ｄにて示される各要素は、先の図１において符号１１，１２、１５ａ〜１５ｄにて示した各要素に対応するものである。ここでは、これら各要素の重複する説明は割愛する。
【００９１】
同図９に示されるように、この磁気センサでは、同一基板（半導体基板７１）上に、チップとして切り出された基板の側面に対して４５°傾けられてホール素子７０１および７０２と、ホール素子７０３および７０４とがそれぞれ対向配置されている。なお、これらホール素子７０１〜７０４は、先の図１に示したホール素子１０と同様の構造を有するものである。
【００９２】
このようにホール素子を対向配置することで、これら対向配置した素子同士の出力電圧（ホール電圧検出用の電極の組に出力される電圧）を平均化することができ、当該センサの高精度化が期待できる。
【００９３】
また通常、ホール電圧はキャリア移動度に比例する。このため、応力の影響を受けにくい面方位、すなわち基板側面に対して４５°傾けた方向に沿ってホール素子を配置することにより、当該センサのさらなる高精度化が期待できるようになる。
【００９４】
以上説明したように、この第７の実施の形態にかかる磁気センサおよび磁気検出方法によれば、先の第１の実施の形態による前記（１）〜（５）の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。
【００９５】
（１１）ホール素子７０１および７０２とホール素子７０３および７０４とを、それぞれチップとして切り出された基板の側面に対して４５°傾けて同一基板上に対向配置するようにした。こうすることで、当該センサの高精度化が期待できるようになる。
【００９６】
（他の実施の形態）
なお、上記各実施の形態は、以下の態様をもって実施することもできる。
・上記第１の実施の形態において、図１中の埋込層１６ａおよび１６ｂ、拡散層１７ａおよび１７ｂ、あるいはこれら双方を割愛した構造も適宜採用することができる。図１０（ａ）〜（ｃ）に、これらを割愛した構造をそれぞれ示す。なお、同図１０（ａ）〜（ｃ）は各々、図１（ｂ）に対応する断面図である。そして、図１０（ａ）は埋込層１６ａおよび１６ｂを割愛した構造を示す断面図、図１０（ｂ）は拡散層１７ａおよび１７ｂを割愛した構造を示す断面図、図１０（ｃ）は埋込層１６ａおよび１６ｂと拡散層１７ａおよび１７ｂとの双方を割愛した構造を示す断面図である。またここで、上記埋込層１６ａおよび１６ｂを割愛した構造においても、トレンチＴ１３ａおよびＴ１３ｂによって半導体層１２の底面近傍に選択的に電流通路が形成されている。ただしここでは、埋込層１６ａおよび１６ｂに代わって半導体層１２が電流通路となる。そして、これら構造のいずれの構造を採用した場合も、例えば第１の実施の形態の前記（１）〜（５）の効果に準じた効果を得ることができる。また、素子形成工程の工程数を削減することができ、ひいては素子単体の低コスト化を図ることができるようになる。
【００９７】
・また、上記第３の実施の形態においても、図５中の埋込層３６ａおよび３６ｂ、拡散層３７ａおよび３７ｂ、あるいはこれら双方を割愛した構造も適宜採用することができる。図１１（ａ）〜（ｃ）に、これらを割愛した構造をそれぞれ示す。なお、同図１１（ａ）〜（ｃ）は各々、図５（ｂ）に対応する断面図である。そして、図１１（ａ）は埋込層３６ａおよび３６ｂを割愛した構造を示す断面図、図１１（ｂ）は拡散層３７ａおよび３７ｂを割愛した構造を示す断面図、図１１（ｃ）は埋込層３６ａおよび３６ｂと拡散層３７ａおよび３７ｂとの双方を割愛した構造を示す断面図である。ここでも、上記埋込層３６ａおよび３６ｂを割愛した構造では、埋込層３６ａおよび３６ｂに代わって半導体層３２が電流通路となる。そして、これら構造のいずれの構造を採用した場合も、例えば第１の実施の形態の前記（１）〜（５）の効果に準じた効果を得ることができる。また、素子形成工程の工程数を削減することができ、ひいては素子単体の低コスト化を図ることができるようになる。
【００９８】
・上記第７の実施の形態においては、同一基板上に、チップとして切り出された基板の側面に対して４５°傾けてホール素子７０１および７０２とホール素子７０３および７０４とをそれぞれ対向配置するようにした。しかし、図１２に示すように、同一基板上に、チップとして切り出された基板の側面に対して平行にしてそれらホール素子７０１および７０２とホール素子７０３および７０４とをそれぞれ対向配置するようにしてもよい。こうした構造を採用した場合も、例えば第１の実施の形態の前記（１）〜（５）の効果および第７の実施の形態の前記（１１）の効果に準じた効果を得ることができる。
【００９９】
・上記各実施の形態においては、半導体基板の材料としてＰ型のシリコンを、半導体層の材料としてＮ型のシリコンを用いるようにしたが、導電型（Ｎ型およびＰ型）を入れ替えた構造としてもよい。また、これら半導体基板や半導体層の材料はシリコンに限られることなく、製造工程や構造上の条件等に応じてその他の材料を用いるようにしてもよい。例えば、ＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ等の化合物半導体やＧｅ（ゲルマニウム）等も適宜採用することができる。特に、ＧａＡｓ、ＩｎＡｓは温度特性の優れた材料であり、当該ホール素子あるいは磁気センサの高感度化を図るために用いて特に有効である。
【０１００】
・上記各実施の形態において、一直線上に交互に配設される４つの電極のうち内側に位置する２つの電極、例えば電極１５ａおよび１５ｃの間に素子分離用の絶縁膜（ＬＯＣＯＳやＳＴＩ等）を設けるようにしてもよい。このような構造とすることで、これら電極の間隔が狭められたときに予測される同電極間の導通等の不具合を回避することができるようになる。
【０１０１】
・その他、上記第１〜３の実施の形態にかかるホール素子は、駆動電流供給用の電極の組とする電極の組とホール電圧検出用の電極の組とする電極の組との２組の電極の組を入れ替えることによって磁気検出時のオフセット電圧の少なくとも一部が打ち消されるような配置をもって上記２組の電極の組が配設される範囲でその構造を変更することができる。
【０１０２】
・また、上記第４〜７の実施の形態では、第１の実施の形態のホール素子を採用した磁気センサについて例示したが、第２あるいは第３の実施の形態のホール素子を採用しても同様の磁気センサを実現することができる。
【０１０３】
・また、上記各実施の形態にかかる磁気検出方法も、基板の同一表面に配設される２組の電極の組について駆動電流供給用の電極の組とする電極の組とホール電圧検出用の電極の組とする電極の組とを入れ替えつつ基板表面に水平な磁界成分の検出を行う範囲で適宜変更することができる。例えば上記各実施の形態では、駆動電流として一定の電流を供給しつつ基板表面に水平な磁界成分の検出を行うようにしたが、必ずしも駆動電流を一定にして磁気検出を行う必要はなく、オフセット電圧の少なくとも一部を打ち消すことのできる範囲で任意に設定することができる。
【図面の簡単な説明】
【０１０４】
【図１】この発明の第１の実施の形態について、（ａ）は同実施の形態にかかるホール素子の概略構造を模式的に示す平面図、（ｂ）は（ａ）のＬ２−Ｌ２線に沿った断面図。
【図２】同実施の形態にかかるホール素子の磁気検出方法について、その磁気検出態様を示す断面図。
【図３】同実施の形態にかかるホール素子の磁気検出方法について、（ａ）はその磁気検出方法を説明するための平面図、（ｂ）はその磁気検出方法を説明するための回路図。
【図４】この発明の第２の実施の形態について、（ａ）は同実施の形態にかかるホール素子の概略構造を模式的に示す平面図、（ｂ）は（ａ）のＬ２−Ｌ２線に沿った断面図。
【図５】この発明の第３の実施の形態について、（ａ）は同実施の形態にかかるホール素子の概略構造を模式的に示す平面図、（ｂ）は（ａ）のＬ２−Ｌ２線に沿った断面図。
【図６】この発明の第４の実施の形態について、同実施の形態にかかる磁気センサの概略構造を模式的に示す平面図。
【図７】この発明の第５の実施の形態について、同実施の形態にかかる磁気センサの概略構造を模式的に示す平面図。
【図８】この発明の第６の実施の形態について、同実施の形態にかかる磁気センサの概略構造を模式的に示す平面図。
【図９】この発明の第７の実施の形態について、同実施の形態にかかる磁気センサの概略構造を模式的に示す平面図。
【図１０】（ａ）〜（ｃ）は、上記第１の実施の形態にかかるホール素子の変形例について、その断面構造を模式的に示す断面図。
【図１１】（ａ）〜（ｃ）は、上記第３の実施の形態にかかるホール素子の変形例について、その断面構造を模式的に示す断面図。
【図１２】上記第７の実施の形態にかかる磁気センサの変形例について、その平面構造を模式的に示す平面図。
【図１３】一般的なホール素子の磁気検出原理を説明するための斜視図。
【図１４】従来のホール素子（横型ホール素子）の一例について、（ａ）はそのホール素子の概略構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。
【図１５】従来のホール素子（縦型ホール素子）の一例について、（ａ）はそのホール素子の概略構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図、（ｃ）は（ａ）のＬ２−Ｌ２線に沿った断面図。
【符号の説明】
【０１０５】
１０、２０、３０、８０、９０、４０１〜４０３、５０１、５０２、５０ｎ、６０１〜６０３、６０ｎ、７０１〜７０４…ホール素子、１１、２１、３１、４１、５１、６１、７１、８１、９１…半導体基板、１２、２２、３２、４２、５２、６２、７２、８２、９２…半導体層、１３、１３ａ、１３ｂ、２３、２３ａ、２３ｂ、３３ａ、３３ｂ、９３、４３１、４３１ａ、４３１ｂ、４３２、４３２ａ、４３２ｂ…絶縁膜、１４ａ〜１４ｄ、２４ａ〜２４ｄ、３４ａ〜３４ｄ、８４ａ〜８４ｄ、９４ａ〜９４ｅ、４４３ａ〜４４３ｄ…Ｎ+拡散層、１５ａ〜１５ｄ、２５ａ〜２５ｄ、３５ａ〜３５ｄ、８５ａ〜８５ｄ、９５ａ〜９５ｅ、４５１ａ〜４５１ｄ、４５２ａ〜４５２ｄ、４５３ａ〜４５３ｄ、５５１ａ〜５５１ｄ、５５２ａ〜５５２ｄ、５５ｎａ〜５５ｎｄ、６５１ａ〜６５１ｄ、６５２ａ〜６５２ｄ、６５３ａ〜６５３ｄ、６５ｎａ〜６５ｎｄ、７５１ａ〜７５１ｄ、７５２ａ〜７５２ｄ、７５３ａ〜７５３ｄ、７５４ａ〜７５４ｄ…電極、１６ａ、１６ｂ、２６ａ、２６ｂ、３３、３６ａ、３６ｂ、９６…埋込層、１７ａ、１７ｂ、２７ａ、２７ｂ、３７ａ、３７ｂ…拡散層、Ｄ２３ａ〜Ｄ２３ｆ、Ｄ３３、Ｄ３３ａ、Ｄ３３ｂ、Ｄ８３、Ｄ９３、Ｄ４３３…拡散領域、Ｔ１３、Ｔ１３ａ、Ｔ１３ｂ、Ｔ２３、Ｔ２３ａ、Ｔ２３ｂ、Ｔ９３、Ｔ４３１ａ、Ｔ４３１ｂ、Ｔ４３２ａ、Ｔ４３２ｂ…トレンチ。
【図１】
0004696455.tif 000002
【図２】
0004696455.tif 000003
【図３】
0004696455.tif 000004
【図４】
0004696455.tif 000005
【図５】
0004696455.tif 000006
【図６】
0004696455.tif 000007
【図７】
0004696455.tif 000008
【図８】
0004696455.tif 000009
【図９】
0004696455.tif 000010
【図１０】
0004696455.tif 000011
【図１１】
0004696455.tif 000012
【図１２】
0004696455.tif 000013
【図１３】
0004696455.tif 000014
【図１４】
0004696455.tif 000015
【図１５】
0004696455.tif 000016