(57)【特許請求の範囲】
【請求項１】
入力三相交流電源を三相全波整流して、その直流電圧をコンパレータにて比較した結果に基づいて電源異常を判断するエレベータの電源異常検出装置において、
前記コンパレータ出力側に接続され、かつ前記電源異常を通知する異常信号を引き延ばした出力信号を出力するパルスストレッチ回路と、
前記出力信号が所定時間出力されたときに前記エレベータを停止させるエレベータ制御回路とを備え、
前記パルスストレッチ回路は、前記異常信号が前記入力三相交流電源の出力電位に応じた周期的なものであるときは前記異常信号を前記所定時間以上となるように引き延ばした出力信号を出力し、前記異常信号が単発であるときは前記異常信号を前記所定時間未満となるように引き延ばした出力信号を出力することを特徴とするエレベータの電源異常検出装置。
【請求項２】
前記パルスストレッチ回路は、
前記パルスストレッチ回路に入力した前記異常信号を反転した反転信号を生成する手段と、
前記反転信号の立ち上がりを遅延させる手段と、
前記遅延させる手段により遅延された前記反転信号がスレッシュレベル未満のときに前記出力信号を出力し続けるシュミットゲートとを備え、
前記遅延させる手段は、前記入力三相交流電源の出力電位に応じた周期的な前記異常信号が入力されている間は、前記反転信号が前記スレッシュレベル未満を維持するように前記反転信号の立ち上がりを遅延することを特徴とする請求項１に記載のエレベータの電源異常検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、エレベータの電源異常検出装置に係り、詳しくは、エレベータの運転に支障がない範囲の電源異常を検出することなく、安定した電源異常検出を実現することができるエレベータの電源異常検出装置に関するものである。
【従来の技術】
従来、エレベータの電源異常検出装置において、安価で簡単な構成で電源異常を検出する方法としては、例えば特開昭６２−７３３３号公報や特開平６−１６５３６４号公報での従来技術に示されたものが挙げられる。これらの公報では、入力三相交流電源を三相全波整流器で整流することにより各相の電圧を一括して監視し、その直流電圧が予め定められた値以下になると、欠相及び電源低下等の電源異常であると判断するという一般的な電源異常検出方法が記述されている。
【０００２】
従来、入力三相交流電源の各相毎に電源の有無を検出する方法も挙げられるが、この電源有無検出方法では、回路が複雑で、高価であり、特に欠相と電源低下を分けて検出する必要がない場合は、上記公報による方法が最も簡単に、かつ安価な方法として挙げられる。ここで、以下に、従来の代表的なエレベータの電源異常検出装置について、図面を参照して説明する。
【０００３】
図５は従来におけるエレベータの電源異常検出装置の構成を示す回路図である。図５において、１０１は商用交流電源を直流電圧に変換するコンバータであり、１０２はコンバータ１０１の出力直流電圧を平滑する平滑コンデンサであり、１０３は平滑コンデンサ１０２の直流電圧を可変電圧、可変周波数の交流電圧に変換するインバータである。１０４はインバータ１０３の出力に接続され、かつエレベータのかごを上下させるためのモータであり、１０５はエレベータの電源異常を検出する電源異常検出装置である。
【０００４】
この電源異常検出装置１０５は、ダイオード整流器１０６と、ダイオード整流器６の出力電圧を分圧する抵抗１０７、１０８と、抵抗１１０及びコンデンサ１１１から構成されたローパスフィルタ１０９と、ローパスフィルタ１０９の出力電圧と基準電圧Ｖｒｅｆを比較するコンパレータ１１２と、コンパレータ１１２の出力信号を絶縁するためのフォトカプラ１１３と、制御電源１１４と、制限抵抗１１５と、ロジック回路用制御電源１１６と、プルアップ抵抗１１７と、フォトカプラ１１３の出力信号を保持するラッチ回路１１８とから構成されている。
【０００５】
図６は図５に示す電源異常検出装置の動作を示す波形である。ここで、三相電源の内、一相の電源が欠相または断線した場合に、その欠相または断線した電源の異常を正しく検出するためには、ローパスフィルタ１０９のフィルタ定数を小さく設定する必要がある。図６中、（イ）で示す波形がローパスフィルタ１０９のフィルタ定数を小さく設定した場合である。
【０００６】
図６Ａの（Ａ１）に示す如く三相電源の内、Ｔ相が欠相した場合には、図５のａ点におけるローパスフィルタ１０９の出力電位は、図６Ｂの（イ）に示す如く、単相全波の波形となり、図５のｂ点におけるフォトカプラ１１３の出力電位は、図６Ｃの（イ）に示すようなパルス状の波形となる。
【０００７】
そして、このフォトカプラ１１３の出力信号をラッチ回路１１８でラッチすると、図５のｃ点におけるラッチ回路１１８の出力電位は、図６Ｄの（イ）に示すようなステップ状の波形となる。このラッチ回路１１８の出力信号が、インバータ１０３に送られてインバータ１０３を停止（ゲート遮断）して、エレベータを停止させる。
【発明が解決しようとする課題】
しかしながら、上記したような従来のエレベータの電源異常検出装置では、ローパスフィルタ１０９のフィルタ定数が、電源異常検出の検出感度を決定するものであるが、この電源異常の検出感度を上げることを考慮してローパスフィルタ１０９のフィルタ定数を小さくすると、エレベータの運転に支障がない範囲の、瞬時的な停電や電圧低下及び電源歪みなどが発生した場合にも、電源異常を検出してエレベータを停止してしまうため、サービスを低下させてしまうという問題があった。
【０００８】
また、このエレベータの運転に支障がない範囲における電源異常を検出してエレベータを停止させてしまうという問題を回避するために、電源異常の検出感度を下げることを考慮してローパスフィルタ１０９のフィルタ定数を大きすると、図６Ｂの（ロ）に示すように、図５のａ点におけるローパスフィルタ１０９の出力電位が、鈍った波形となり、常に基準電圧Ｖｒｅｆを上回り、その結果、欠相を検出できなくなるという問題が発生する。
【０００９】
この欠相を検出できなくなるという問題は、電圧変動により電源電圧が上昇した場合に、より発生し易くなる。なお、ローパスフィルタ１０９のフィルタ定数を変更することで、上記問題が起こらないような最適な検出感度を設定すればよいと考えられるが、ローパスフィルタ１０９のフィルタ定数を変更することにより最適な検出感度を設定することは非常に難しい。このため、ローパスフィルタ１０９のフィルタ定数を変更して検出感度を上げようとすると、その結果として、検出感度の高過ぎる電源異常検出装置となってしまい、結局、エレベータの運転に支障がない範囲の電源異常まで検出してしまうことがあった。
【００１０】
そこで、本発明は、上記課題を解消するためになされたもので、最適な電源異常の検出感度を容易に設定することにより、エレベータの運転に支障がない範囲の電源異常を検出することなく、安定した電源異常検出を実現することができるエレベータの電源異常検出装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明のエレベータの電源異常検出装置は、入力三相交流電源を三相全波整流して、その直流電圧をコンパレータにて比較した結果に基づいて電源異常を判断するエレベータの電源異常検出装置において、前記コンパレータ出力側に接続され、かつ前記電源異常を通知する異常信号を引き延ばした出力信号を出力するパルスストレッチ回路と、
前記出力信号が所定時間出力されたときに前記エレベータを停止させるエレベータ制御回路とを備える。そして、前記パルスストレッチ回路は、前記異常信号が前記入力三相交流電源の出力電位に応じた周期的なものであるときは前記異常信号を前記所定時間以上となるように引き延ばした出力信号を出力し、前記異常信号が単発であるときは前記異常信号を前記所定時間未満となるように引き延ばした出力信号を出力することを特徴とする。
【００１３】
【発明の実施の形態】
以下に、本発明における実施の形態を、図面を参照して説明する。
実施の形態１．
図１は本発明に係る実施の形態１におけるエレベータの電源異常検出装置の構成を示す回路図である。図１において、１は商用交流電源を直流電圧に変換するコンバータであり、２はコンバータ１の出力直流電圧を平滑する平滑コンデンサであり、３は平滑コンデンサ２の直流電圧を可変電圧、可変周波数の交流電圧に変換するインバータである。４はインバータ３の出力に接続され、かつエレベータのかごを上下させるためのモータであり、５ａはエレベータの電源異常を検出する電源異常検出装置である。
【００１４】
この電源異常検出装置５ａは、ダイオード整流器６と、ダイオード整流器６の出力電圧を分圧する抵抗７、８と、抵抗１０ａ及びコンデンサ１１ａから構成されたローパスフィルタ９ａと、ローパスフィルタ９ａの出力電圧と基準電圧Ｖｒｅｆを比較するコンパレータ１２と、コンパレータ１２の出力信号を絶縁するためのフォトカプラ１３と、制御電源１４と、制限抵抗１５と、ロジック回路用制御電源１６と、プルアップ抵抗１７と、フォトカプラ１３の出力信号を保持するラッチ回路１８と、フォトカプラ１３の出力に接続され、かつ信号のストレッチ時間（異常論理）を引き伸ばすパルスストレッチ回路１９と、ＣＰＵ、入出力回路及びメモリなどから構成され、かつパルスストレッチ回路１９の出力をＳ／Ｗなどで検出するエレベータ制御回路２０とから構成されている。
【００１５】
但し、抵抗１０ａとコンデンサ１１ａから構成されるローパスフィルタ９ａのフィルタ定数は、インバータ３のスイッチングノイズを十分除去できる程度の小さな値に設定しておくことが望ましい。本実施の形態では、フォトカプラ１３の出力側に信号の異常論理側を引き伸ばすパルスストレッチ回路１９を設け、そのパルスストレッチ回路１９の出力をＣＰＵ、入出力回路、メモリ等で構成されたエレベータ制御回路２０により、Ｓ／Ｗなどで検出する構成としている。
【００１６】
次に、図２は図１に示すパルスストレッチ回路の一例を示す回路図である。パルスストレッチ回路１９は、波形を整形するためのシュミットゲート２１、２６と、シュミットゲート２１の出力信号におけるＬ→Ｈの立ち上がり時定数を決定する抵抗２２と、コンデンサ２５と、シュミットゲート２１のＨ→Ｌの立ち下がり時定数を決定する抵抗２３と、逆電流阻止用ダイオード２４とから構成されている。
【００１７】
ここで、抵抗２２、２３の抵抗値をそれぞれＲ２２、Ｒ２３とし、コンデンサ２５の静電容量をＣ２５すると、立ち上がり時定数ＴＬ→Ｈは、ＴＬ→Ｈ＝Ｒ２２×Ｃ２５となり、立ち下がり時定数ＴＨ→Ｌは、ＴＨ→Ｌ＝Ｒ２３×Ｃ２５となる。但し、ダイオード２４の抵抗分は無視する。ここで、異常論理側をパルスストレッチするために、立ち上がり時定数ＴＬ→Ｈは、立ち下がり時定数ＴＨ→Ｌよりも十分大きく設定されている。
【００１８】
次に、図１、２に示す電源異常検出装置の動作について、図３、４の動作波形を用いて説明する。図３は瞬時的な停電、即ち瞬停が発生した場合の図１、２に示す電源異常検出装置における各部の動作波形を示す図であり、図４は欠相が生じた場合の図１、２に示す電源異常検出装置における各部の動作波形を示す図である。まず、三相電源が正常な場合は、ダイオード整流器６、分圧抵抗７、８及びローパスフィルタ９ａを通過した図１のａ点におけるローパスフィルタ９ａの出力電位が、図３Ｂの（イ）に示す如く、基準電圧Ｖｒｅｆを常に上回っているため、コンパレータ１２の出力は正常を示し、電源異常を検出することなく、エレベータは正常に運転できる。
【００１９】
ここで、図３Ａの（ロ）に示す如く、瞬時的な停電が発生すると、図１のａ点におけるローパスフィルタ９ａの出力電位は、図３Ｂの（ハ）に示す如く、停電が発生している期間、基準電圧Ｖｒｅｆを下回る。よって、図１のｂ点におけるフォトカプラ１３の出力電位は、図３Ｃの（ニ）に示す波形となる。このフォトカプラ１３の出力信号がパルスストレッチ回路１９に送られると、図２のｄ点におけるそのパルスストレッチ回路１９の内部信号の電位は、前述した立ち下がり時定数ＴＨ→Ｌ及び立ち上がり時定数ＴＬ→Ｈで、図３Ｄの（ホ）に示す如く変化する。
【００２０】
立ち下がり時定数ＴＨ→Ｌは、小さく設定されているので、図１のｅ点におけるパルスストレッチ回路１９の出力電位は、図３Ｅに示す如く、わずかな時間遅れで出力論理が変化する。しかしながら、立ち上がり時定数ＴＬ→Ｈは、大きく設定されているので、シュミットゲート２６のスレッシュレベルまで到達するのに時間を要し、図３Ｅの（ヘ）に示す如く出力が変化するまでにＴの時間差を生ずる。
【００２１】
以上のように、パルスストレッチ回路１９が動作する。エレベータ制御回路２０内のＣＰＵは、このパルスストレッチ回路１９の出力信号を、ある決まったリードサイクルｔで取り込む。この取り込んだパルスストレッチ回路１９の出力信号が、シュミットゲート２６のスレッシュレベルまで到達するのに要する時間Ｔ（ストレッチ時間、引き延ばし時間）よりも十分長いある所定の時間継続して出力されたときのみ、エレベータ制御回路２０のＣＰＵが電源異常と認識する。エレベータ制御回路２０が電源の異常を認識した場合は、このエレベータ制御回路２０の出力信号により、インバータ３は、停止（ゲート遮断）してモータ４への給電を停止させることによりエレベータを停止させる。
【００２２】
図３では、２サイクル連続してパルスストレッチ回路１９の出力信号が出力された場合に電源異常と認識するようにしている。瞬時的な停電の場合、図示の如く、２サイクル以上連続して異常検出することはないので、図１のｆ点におけるエレベータ制御回路２０の出力電位は、図３Ｆの（ト）に示す如く変化しない。即ち、この時、エレベータは、正常に運転を継続させることができる。
【００２３】
次に、三相電源の一相が欠相若しくは断線した場合の動作を、図４を用いて説明する。図４Ａの（イ）に示す如く、例えば、三相電源の一相のＴ相に欠相（若しくは断線）が発生すると、図１のｂ点におけるフォトカプラ１３の出力電位は、図４Ｃの（イ）に示す如く、パルス状の波形となる。その結果、図２のｄ点におけるパルスストレッチ回路１９内部の電位は、立ち下がり時定数ＴＨ→Ｌ及び立ち上がり時定数ＴＬ→Ｈで、図４Ｄの（ロ）に示す如く変化する。なお、電源周波数は、一般的に５０ヘルツ若しくは６０ヘルツである。
【００２４】
このため、一相が欠相（若しくは断線）した場合は、図１のａ点におけるローパスフィルタ９ａの出力電位は、図４Ｂの（ハ）に示す如く、単相全波状態となり、図１のｂ点におけるフォトカプラ１３の出力電位は、図４Ｃの（イ）に示す如く、１００ヘルツ若しくは１２０ヘルツの繰り返し信号によるパルス状の波形となる。この時、一周期は、１０ｍｓ若しくは８．３ｍｓとなる。
【００２５】
従って、パルスストレッチ回路１９のストレッチ時間Ｔを１０ｍｓ以上となるように設定しておけば、図２のｄ点におけるパルスストレッチ回路１９内部の電位は、図４Ｄの（ロ）に示す如く、一相が欠相（若しくは断線）した後、シュミットゲート２６のスレッシュレベルを越えることはない。これにより、図１のｅ点におけるパルスストレッチ回路１９の出力電位は、図４Ｅの（ニ）に示すように、パルス状の波形ではなく、ステップ状の波形となり、異常状態を継続して出力する。
【００２６】
エレベータ制御回路２０内のＣＰＵは、Ｓ／Ｗなどを用い、図１のｅ点におけるパルスストレッチ回路１９の出力信号を、リードサイクルｔで繰り返し読み、ストレッチ時間Ｔよりも所定の時間長く継続して検出した場合のみ、電源異常と認識する。図４Ｆは、２サイクル連続してパルスストレッチ回路１９の出力信号が出力された場合に電源異常と認識するようにした場合である。エレベータ制御回路２０が電源の異常を認識した場合は、このエレベータ制御回路２０の出力信号により、インバータ３は、停止（ゲート遮断）してモータ４への給電を停止することによりエレベータを停止させる。
【００２７】
このように、本実施の形態では、コンパレータ１２の出力側に接続され、かつ異常信号を所定のストレッチ時間引き伸ばすパルスストレッチ回路１９を設け、このパルスストレッチ回路１９で異常信号をストレッチするよう構成したたため、欠相時、連続して異常信号が継続させることができる。このため、エレベータ制御回路２０内のＣＰＵでＳ／Ｗなどによる検出を行うことができるので、安定したエレベータの電源異常検出を実現することができる。
【００２８】
なお、このとき、エレベータ制御装置２０のＣＰＵのリードサイクルは、大きくしても構わない。即ち、高速演算処理の必要はない。なぜならば、一般にコンバータ１の出力には、十分に容量の大きい平滑コンデンサ２が接続されているので、欠相が発生し、急峻にコンバータ電圧が低下して、エレベータが走行不能となることはまず考えられないし、また、図示せずも、平滑コンデンサ２の電圧をモニターし、エレベータの走行が不可能な電圧にまで低下した場合は、エレベータを停止させる回路を備えているのが一般的であるため、欠相を瞬時に検出して、エレベータを停止させる必要はない。乗客へのサービスの低下を損なわないように、可能な限り継続してエレベータを走行させるべきである。
【００２９】
本実施の形態の電源異常検出装置によれば、欠相や断線、電源低下などの電源異常が発生しても、その電源異常を確実に検出することができるとともに、エレベータが運転可能な瞬時的な停電、電圧降下、電源歪みなどが生じた場合には、電源異常と検出せずに、エレベータの走行を継続させることができる。また、その検出時間は、Ｓ／Ｗによりリードサイクルや異常判別時限を適宜変更することで任意に設定することができる。このため、エレベータシステム全体から見て、最適な検出感度に任意に、かつ容易に設定することができるので、誤動作に大変強い電源異常検出装置を実現することができる。
【００３０】
また、上記で述べたように、パルスストレッチ回路１９によるストレッチ時間は、Ｔ＝１０ｍｓ以上の時限を確保していることが望ましく、非常にラフな設定であってもよい。パルスストレッチ回路１９としては、例えば、図２で示したような単純で、しかも安価な回路構成で実現することができる。
【００３１】
仮に、停電検出等において、瞬時に電源異常を検出する必要がある場合には、従来の構成と同様に、フォトカプラ１３の出力信号をラッチ回路１８でラッチし、このラッチ回路１８の出力信号を停電検出や電源バックアップシステムに使用するように構成してもよい。このラッチ回路１８からの停電検出信号で、ロジック回路用制御電源１６をバッテリー電源に瞬時に切り替えるように構成すれば、更に信頼性の高いエレベータシステムを実現することができる。この場合、特に、雷の多い地域や電源事情の悪い地域等において、有効である。
【００３２】
【発明の効果】
本発明によれば、コンパレータの出力側に接続され、かつ異常信号を所定のストレッチ時間引き伸ばすパルスストレッチ回路を設け、このパルスストレッチ回路で異常信号をストレッチするように構成することにより、例えば、欠相時、異常信号を継続（連続）させて出力させることができるため、エレベータ制御回路内のＣＰＵでＳ／Ｗなどによる検出を行うことができ、安定したエレベータの電源異常検出を実現することができる。また、例えば、任意の検出時間を設定することができるため、誤動作に対する耐量を向上させることができる。
【００３３】
また、エレベータの電源異常検出装置においては、パルスストレッチ回路の出力信号を、ストレッチ時間よりも所定の時間長く継続して出力されたときのみ電源異常と判断するように構成することにより、例えば、瞬時停電、瞬時電圧低下、瞬時電源歪み等のエレベータ動作に支障のない範囲の電源異常について、継続して運転を行うことができるため、サービスを向上させることができ、しかも、誤動作に対する耐量も向上させることができる。
【図面の簡単な説明】
【図１】  本発明に係る実施の形態１におけるエレベータの電源異常検出装置の構成を示す回路図である。
【図２】  図１に示すパルスストレッチ回路の一例を示す回路図である。
【図３】  瞬停が発生した場合の図１、２に示す電源異常検出装置における各部の動作波形を示す図である。
【図４】  欠相が生じた場合の図１、２に示す電源異常検出装置における各部の動作波形を示す図である。
【図５】  従来例におけるエレベータの電源異常検出装置の構成を示す回路図である。
【図６】  図５に示す電源異常検出装置の動作を示す波形である。
【符号の説明】
１  コンバータ、２  平滑コンデンサ、３  インバータ、４  モータ、５ａ  電源異常検出装置、６  ダイオード整流器、７、８、１０ａ、２２、２３  抵抗、９ａ  ローパスフィルタ、１１ａ、２５  コンデンサ、１２  コンパレータ、１３  フォトカプラ、１４  制御電源、１５  制限抵抗、１６  ロジック回路用制御電源、１７  プルアップ抵抗、１８  ラッチ回路、１９  パルスストレッチ回路、２０  エレベータ制御回路、２１、２６  シュミットゲート、２４  逆電流阻止用ダイオード。
【図１】
0004679689.tif 000002
【図２】
0004679689.tif 000003
【図３】
0004679689.tif 000004
【図４】
0004679689.tif 000005
【図５】
0004679689.tif 000006
【図６】
0004679689.tif 000007