(57)【特許請求の範囲】
【請求項１】
同一の導電型で異なったチャネルサイズに形成された一対のディプレッション型トランジスタを電源間に直列接続し、第１のトランジスタはゲートとソースが接続され、ドレインが第１の電源へ、第２のトランジスタはゲートとドレインが接続され、ソースが第２の電源へ接続された構成を有し、
前記第１のトランジスタのソースと前記第２のトランジスタのドレインとの接続点から温度に比例した電圧を出力することを特徴とする温度検出回路。
【請求項２】
同一の導電型で異なったチャネルサイズに形成され、ゲートとソースが第２の電源に接続された第１のディプレッション型トランジスタと、
ゲートとドレインが接続され、ソースが第２の電源に接続された第２のディプレッション型トランジスタと、
前記第１のディプレッション型トランジスタとは異なる導電型で、ゲートとドレインが前記第１のディプレッション型トランジスタのドレインへ、ソースが第１の電源に接続された第３のトランジスタと、
ゲートが前記第３のトランジスタのゲートへ、ドレインが前記第２のディプレッション型トランジスタのドレインへ、ソースが第１の電源へそれぞれ接続された第４のトランジスタとを有し、
前記第２および第４のトランジスタのドレイン接続点から温度に比例した電圧を出力することを特徴とする温度検出回路。
【請求項３】
請求項１または２に記載の温度検出回路において、
前記温度に比例した電圧の出力信号を、演算増幅器と抵抗で構成された増幅回路あるいは加算回路に入力し、該出力信号を任意に増幅もしくは変換して出力することを特徴とする温度検出回路。
【請求項４】
請求項３に記載の温度検出回路において、
前記増幅回路あるいは加算回路の出力信号をＡ／Ｄ変換器に入力し、該Ａ／Ｄ変換器において、該出力信号と別に設置された基準電圧とを比較し、温度情報をディジタル出力することを特徴とする温度検出回路。
【請求項５】
請求項４に記載の温度検出回路を用いたクロックジェネレータまたはリアルタイムクロック等の発振周波数補正装置であって、
前記Ａ／Ｄ変換器の出力で得られる温度情報をもとに発振周波数を補正することを特徴とする発振周波数補正装置。
【請求項６】
請求項２に記載の温度検出回路において、
前記第２のトランジスタのドレイン端子にそのドレインを、前記第４のトランジスタのドレイン端子にそのソースを、前記第３のトランジスタのドレイン端子にそのゲートを、それぞれ接続した、該第４のトランジスタと同一導電型の第５のトランジスタを追加し、更に前記第３のトランジスタのドレインに接続されていた第３のトランジスタおよび第４のトランジスタのゲートを前記第５のトランジスタのソースに接続したことを特徴とする温度検出回路。
【請求項７】
請求項２に記載の温度検出回路において、
前記第３のトランジスタおよび前記第４のトランジスタと第１の電源との間に、該第３および第４のトランジスタと同一導電型の第６および第７のトランジスタをそれぞれ直列に接続し、該第６および第７のトランジスタのゲートを共通接続して前記第３のトランジスタのソース端子へ接続したことを特徴とする温度検出回路。
【請求項８】
請求項７に記載の温度検出回路において、
前記第６および第７のトランジスタのゲートを共通接続して前記第３のトランジスタのドレイン端子へ接続し、前記第３および第４のトランジスタのゲートへは、別回路で生成される定電圧を入力するように接続したことを特徴とする温度検出回路。
【請求項９】
請求項１に記載の温度検出回路において、
前記第１のトランジスタは飽和領域で動作し、前記第２のトランジスタは３極管領域で動作するとき、前記第１のトランジスタおよび第２のトランジスタを貫通する電流Ｉ１，Ｉ２、および温度に比例した出力電圧Ｖａは、μｎを電子の表面移動度、Ｃｏｘを単位面積あたりのゲート容量、Ａ１，Ａ２をトランジスタＭ１，Ｍ２のチャネル幅Ｗ／チャネル長Ｌ（アスペクト比）、Ｖｔ１，Ｖｔ２をトランジスタＭ１，Ｍ２のしきい値、Ｖｔｄをディプレッション型トランジスタのしきい値とすると、それぞれ下式（１）（２）（３）で表わされることを特徴とする温度検出回路。
【数１】
0004768339.tif 000013
【数２】
0004768339.tif 000014
【数３】
0004768339.tif 000015
【請求項１０】
請求項４に記載の温度検出回路において、
前記Ａ／Ｄ変換器に入力される基準電圧に接続され、かつ前記増幅回路あるいは加算回路の帰還抵抗Ｒ３１、抵抗Ｒ３２を介して演算増幅器の（−）入力端子に接続されるバイアス電圧発生回路を追加した場合、前記Ａ／Ｄ変換器への入力電圧Ｖａ’は、Ｖａを出力電圧、Ｖｂｉａｓ  をバイアス電圧発生回路が発生するバイアス電圧とすると、下式（４）で表わされることを特徴とする温度検出回路。
【数４】
0004768339.tif 000016
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通常のＣＭＯＳプロセス技術を利用し、定常的な消費電流を抑制した温度検出回路を実現する半導体集積回路およびそれを用いた発振周波数補正装置に関する。
【背景技術】
【０００２】
図６は、従来のバイポーラトランジスタを用いた温度検出回路の構成図であり、図７は特公平１−２６４９３号公報（特許文献１参照）に記載のバイポーラトランジスタをダーリントン接続した構成の温度検出回路の図である。
図６においては、ベースおよびコレクタを共通接続したバイポーラトランジスタを定電流で駆動し、その順方向電圧の温度依存性を温度検出手段として利用する形式であって、いわゆるＰＮ接合ダイオードの順方向電圧の温度依存性を利用する方法と同種のものである。
また、図７においては、出力感度を上げるために、複数のバイポーラトランジスタをダーリントン接続した構成であって、２個以上ダーリントン接続した高感度温度センサと、これに一定電流を供給する定電流回路とを同一基板上にＣＭＯＳ製造プロセスで同時に作成する。なお、図６と同様の素子を複数個直列接続する方法も知られている。
【０００３】
図８は、特開平３−１３９８７３号公報（特許文献２参照）で提案されている温度検出回路の構成図である。
この回路は、ＭＯＳトランジスタのしきい値の温度依存性を温度検出手段として利用する温度検出回路であって、ゲートとドレインを共通接続した、いわゆるダイオード接続状態のＭＯＳトランジスタを定電流で駆動し、ゲート−ソース間に生じる電圧を温度検出手段として利用している。温度検出手段８１と定電圧発生手段８２と定電流回路８３２とＰ型ＭＯＳトランジスタ８３１から構成される。ダイオード接続されたＭＯＳトランジスタのゲート−ソース間電圧は駆動する定電流の値によって温度依存性が変化することが知られており、微小な電流領域では、しきい値の温度依存性が支配的に効いてゲートーソース間電圧は負の温度傾斜を示し、ある電流より上の領域では移動度の温度依存性が支配的に効いて正の温度傾斜を示す。
【０００４】
図８の回路では、ダイオード接続されたＭＯＳトランジスタ８１１を微小な電流領域で駆動して、しきい値の温度依存性を取り出し、更に出力感度を増すためにダイオード接続したＭＯＳトランジスタ８１２１〜８１２ｍを複数直列接続する方法が示されている。
【０００５】
図９は、特公昭６３−２６５４７号公報（特許文献３参照）で提案されている温度検出用半導体集積回路の構成図である。
この回路は、温度依存のない基準電圧を発生する回路ブロック９７と、同様の構成で温度依存性のある出力電圧を発生するブロック９８の出力値を比較する構成である。各ブロック９７，９８では、しきい値の異なる２種類のＭＯＳトランジスタ９１２，９１４がカレントミラーで駆動されており、これら２種類のＭＯＳトランジスタ９１２，９１４のしきい値の差で規定される出力電圧を発生する構成である。ブロック９７においては、２種類のトランジスタ９１２と９１３，９１４と９１５のペアのチャネルコンダクタンスを揃えてあるのに対して、ブロック９８ではトランジスタ９１６と９１７，９１８と９１９のペアのチャネルコンダクタンスの比を意図的に異なったものとされている。
【０００６】
このため、ブロック９８の出力Ｖｓ２は温度依存性のある基準電圧となるので、温度センシング素子として使用することができる。この基準電圧Ｖｓ２は、抵抗９２０と９２１とオペアンプ９９により、所定温度で検出できるように分圧し、その後にコンパレータ９１０によりＶｓ１とＶｓ’２とを比較して所定温度になったことを検出し、出力バッファ９１１を介して出力する。
【０００７】
【特許文献１】特公平１−２６４９３号公報
【特許文献２】特開平３−１３９８７３号公報
【特許文献３】特公昭６３−２６５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
１）従来のバイポーラトランジスタを定電流駆動し、ベースーエミッタ間電圧を出力する構成の温度検出手段では、まず一段のトランジスタから得られる感度が概ね−２ｍＶ／℃で低いという問題があった。また、同様の素子を複数直列接続した構成や、トランジスタをダーリントン接続して出力感度を上げる方法が提案されているが、直列接続の構成ではプロセス構造が複雑になるという問題や、ダーリントン接続では電流増幅率の関係から初段に流れる電流が小さすぎてノイズに対して敏感であったり、そうでない場合には後段に流れる電流が大きくなって全体の消費電流が増大するか、回路自体の消費電流によって素子が発熱し、検出精度を劣化させるか、あるいは面積が大きくなる、という問題があった。
【０００９】
２）一方、ＭＯＳトランジスタのしきい値を利用する温度検出手段は、一般的なＣＭＯＳプロセスを用いての実現が可能で、しかもバイポーラトランジスタを用いた場合に比べて回路全体の消費電流の低減が期待できる。しかしながら、前記の特許文献２に示されている温度検出回路は、素子を動作させる電流領域が規定されているにもかかわらず、定電流源の構成について明確に言及されておらず、温度依存性の少ない定電流源の実現方法や回路に最適な定電流源の構成が示されていない。半導体内に設けられる定電流源はその構成に応じた温度依存性を有するのが一般的であるが、この従来例では電流値が変動した場合の影響について考慮されていない。
【００１０】
３）また、前記の特許文献３に示されている温度検出用半導体集積回路では、基準電圧を発生するブロック９７を基本として回路を構成している。この形式の基準電圧発生回路は、しきい値の異なるＭＯＳトランジスタ９１２と９１４の移動度とその温度依存性が概ね等しく製造できるという前提に立ち、常温での移動度の違いをチャネルのアスペクト比等を調整することによって打ち消している。しかし、この前提条件は、実際の製造工程の影響をしばしば受け、標準状態でチャネルコンダクタンスを最適に設計しても全温度範囲では移動度の不一致によって基準電圧が湾曲し、また製造ばらつきによって基準電圧の温度傾斜が正または負に反転することが知られている。
特許文献３（図９）の回路は、このようなブロック９７および９８を用いて構成されているため、移動度の製造ばらつきによる影響を回避することができない。
【００１１】
（目的）
本発明の目的は、上記の従来の問題点を解決するもので、ＭＯＳトランジスタを用いた温度検出手段において、移動度の製造ばらつきや、温度依存性に影響を受けない安定した出力特性を有する温度検出回路およびそれを用いた発振周波数補正装置を提供することにある。
【課題を解決するための手段】
【００１２】
１）本発明の温度検出回路は、同一の導電型で異なったチャネルサイズに形成された一対のディプレッション型トランジスタを電源間に直列接続し、第１のトランジスタはゲートとソースが接続され、ドレインが第１の電源へ、第２のトランジスタはゲートとドレインが接続され、ソースが第２の電源へ、それぞれ接続された構成を有し、第１のトランジスタのソースと第２のトランジスタのドレインとの接続点から温度に比例した電圧を出力する（請求項１、図１参照）。
【００１３】
また、２）同一の導電型で異なったチャネルサイズに形成され、ゲートとソースが第１の電源に接続された第１のディプレッション型トランジスタと、ゲートとドレインが接続され、ソースが第１の電源に接続された第２のディプレッション型トランジスタを有し、第１のディプレッション型トランジスタとは異なる導電型で、ゲートとドレインが第１のディプレッション型トランジスタのドレインへ、ソースが第２の電源に接続された第３のトランジスタと、ゲートが第３のトランジスタのゲートへ、ドレインが第２のディプレッション型トランジスタのドレインへ、ソースが第２の電源にそれぞれ接続された第４のトランジスタとからなる構成を有し、第２および第４のトランジスタのドレイン接続点から温度に比例した電圧を出力する（請求項２、図２（ａ）参照）。
【００１４】
３）上記１）または２）に記載の温度検出回路において、前記温度に比例した電圧の出力信号を、演算増幅器と抵抗で構成された増幅回路あるいは加算回路に入力し、該出力信号を任意に増幅もしくは変換して出力する（請求項３、図３参照）。
【００１５】
４）上記３）に記載の温度検出回路において、前記増幅回路あるいは加算回路の出力信号をＡ／Ｄ変換器に入力し、該Ａ／Ｄ変換器において、該出力信号と別に設置された基準電圧とを比較し、温度情報をディジタル出力する（請求項４、図４（ａ）参照）。
【００１６】
５）本発明の発振周波数補正装置は、上記４）に記載の温度検出回路を用いたクロックジェネレータまたはリアルタイムクロック等の発振周波数補正装置であって、前記Ａ／Ｄ変換器の出力で得られる温度情報をもとに発振周波数を補正する（請求項５、図５参照）。
【００１７】
６）上記２）に記載の温度検出回路において、前記第２のトランジスタのドレイン端子にそのドレインを、前記第４のトランジスタのドレイン端子にそのソースを、前記第３のトランジスタのドレイン端子にそのゲートを、それぞれ接続した、該第４のトランジスタと同一導電型の第５のトランジスタを追加し、更に第３のトランジスタのドレインに接続されていた第３のトランジスタおよび第４のトランジスタのゲートを該第５のトランジスタのソースに接続する（請求項６、図２（ｂ）参照）。
【００１８】
７）上記２）に記載の温度検出回路において、前記第３のトランジスタおよび前記第４のトランジスタと高電源端子との間に、該第３および第４のトランジスタと同一導電型の第６および第７のトランジスタをそれぞれ直列に接続し、該第６および第７のトランジスタのゲートを共通接続して前記第３のトランジスタのソース端子へ接続する（請求項７、図２（ｃ）参照）。
【００１９】
８）上記７）に記載の温度検出回路において、前記第６および第７のトランジスタのゲートを共通接続して前記第３のトランジスタのドレイン端子へ接続し、前記第３および第４のトランジスタのゲートへは、別回路で生成される定電圧を入力するように接続する（請求項８、図２（ｄ）参照）。
【００２０】
９）上記１）に記載の温度検出回路において、前記第１のトランジスタは飽和領域で動作し、前記第２のトランジスタは３極管領域で動作するとき、前記第１のトランジスタおよび第２のトランジスタを貫通する電流Ｉ１，Ｉ２、および温度に比例した出力電圧Ｖａは、μｎを電子の表面移動度、Ｃｏｘを単位面積あたりのゲート容量、Ａ１，Ａ２をトランジスタＭ１，Ｍ２のチャネル幅Ｗ／チャネル長Ｌ（アスペクト比）、Ｖｔ１，Ｖｔ２をトランジスタＭ１，Ｍ２のしきい値、Ｖｔｄをディプレッション型トランジスタのしきい値とすると、それぞれ下式（１）（２）（３）で表わされる（請求項９、図１参照）。
【００２１】
【数１】
0004768339.tif 000002
【００２２】
【数２】
0004768339.tif 000003
【００２３】
【数３】
0004768339.tif 000004
【００２４】
１０）上記４）に記載の温度検出回路において、前記Ａ／Ｄ変換器に入力される基準電圧に接続され、かつ前記増幅回路あるいは加算回路の帰還抵抗Ｒ３１、抵抗Ｒ３２を介して演算増幅器の（−）入力端子に接続されるバイアス電圧発生回路を追加した場合、前記Ａ／Ｄ変換器への入力電圧Ｖａ’は、Ｖａを出力電圧、Ｖｂｉａｓ  をバイアス電圧発生回路が発生するバイアス電圧とすると、下式（４）で表わされる（請求項１０、図４（ｂ）参照）。
【００２５】
【数４】
0004768339.tif 000005
【発明の効果】
【００２６】
本発明によれば、下記の如き効果を奏する。
１）温度検出手段を一種類のディプレッション型トランジスタで構成したため、少ない素子数で温度検出手段を構成できると共に、出力電圧および出力特性がしきい値とチャネルのアスペクト比のみで決定され、移動度のばらつきや変動、さらには温度検出手段の動作電流に左右されない安定した出力を得ることができる（請求項１、図１参照）。
２）上記１）で実現される作用効果の他に、基盤とトランジスタの導電型の組み合わせによらず、トランジスタの基盤バイアス効果を回避することができる。また、出力電圧および出力特性を、チャネルのアスペクト比によって設定する方法の他、カレントミラーの電流比を用いても設定することができる（請求項２、図２参照）。
【００２７】
３）上記１）と２）の温度検出手段の出力信号を増幅回路に入力して取り出す構成であるため、上記１）や２）で設定していたチャネルのアスペクト比やカレントミラーの電流比の他、増幅回路の増幅率でも出力信号の出力感度を調整することができる。このため、アスペクト比や電流比を過大にすることなく、出力感度を高めることが可能である。また、出力感度を製造後に調整することも容易であり、さらに加算回路と組み合わせて出力値を変換することができる（請求項３、図３参照）。
４）上記３）の温度検出手段と基準電圧の出力値をＡＤ変換器において比較し、ディジタル出力することにしたため、温度検出回路において、消費電流を抑制しながら、移動度のばらつきや変動に対して安定した出力を得ることができる。また、基準電圧に温度依存性が存在しても、上記３）の出力感度を高めたり、出力変換を併用することにより実質的に問題とならないレベルにすることができる（請求項４、図４参照）。
【００２８】
５）上記４）の温度検出回路による温度情報によって、クロックジェネレータあるいはリアルタイムクロックの発振周波数や時刻情報を温度補償する構成を有しているため、温度補償型のクロックジェネレータやリアルタイムクロックを構成する場合に消費電流を抑制したＭＯＳトランジスタのみを用いてシステムを構築することができる（請求項５、図５参照）。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施例を、図面により詳細に説明する。
（第１の実施例）
図１は、本発明の第１の実施例に係る温度検出回路の構成図である。
ディプレッション型ＮチャネルトランジスタＭ１およびＭ２が、第１の電源端子（Ｖｄｄ）と第２の電源端子（Ｖｓｓ）間に直列に接続され、トランジスタＭ１のドレインが高電圧端子Ｖｄｄへ、トランジスタＭ２のソースが低電圧端子Ｖｓｓへそれぞれ接続されている。
また、トランジスタＭ１のゲートとソース、トランジスタＭ２のゲートとドレインは出力端子Ｖａに共通接続されている。上記の構成において、電源電圧が十分に高い場合、トランジスタＭ１は飽和領域で動作し、トランジスタＭ２は３極管領域（可変抵抗領域）で動作することとなる。
【００３０】
ここで、端子Ｖａの電圧（Ｖａ）に対して、トランジスタＭ１およびＭ２を貫通する電流Ｉ１，Ｉ２はそれぞれ次式（５），（６）のように導かれる。
【００３１】
【数５】
0004768339.tif 000006
【００３２】
【数６】
0004768339.tif 000007
なお、μｎ    ：電子の表面移動度
Ｃｏｘ    ：単位面積あたりのゲート容量
Ａ１，Ａ２：トランジスタＭ１，Ｍ２のチャネル幅Ｗ／チャネル長ＷＬ（アスペクト比）
Ｖｔ１，Ｖｔ２：トランジスタＭ１，Ｍ２のしきい値
温度センサの出力を表す式中に、移動度μｎやゲート容量Ｃｏｘが含まれると、そのばらつきによって計算値が変化したり、移動度μｎ自身の温度変化によって出力特性が影響を受けるため、できればこれらを消去して、プロセスのばらつきによる影響を低減することが望ましい。
【００３３】
上記（５）式および（６）式において、移動度μｎ、単位面積あたりのゲート容量Ｃｏｘ、さらにチャネルのアスペクト比Ａ１，Ａ２を乗じて計算される値は、一般にチャネルコンダクタンスと呼ばれる値であるが、半導体基板上の近接した領域に物理的、電気的条件を等しく配置された同一形式のトランジスタにおいては、移動度μｎ、ゲート容量Ｃｏｘ、およびしきい値等の素子値は実質的に等しいと見なすことができる。従って、Ｉ１＝Ｉ２、Ｖｔ２＝−｜Ｖｔ１｜＝Ｖｔｄ、としてＶａについて解くと、
【００３４】
【数７】
0004768339.tif 000008
Ｖｔｄ：ディプレッション型トランジスタのしきい値
となる。
ここで、上記（７）式中のＡ１，Ａ２は、Ｍ１とＭ２のチャネルの幅Ｗ／チャネル長Ｌ（アスペクト比）であって、サイズを調整することにより傾斜をコントロールすることができる。
また、Ｖａの温度傾斜は次の（８）式で与えられる。
【００３５】
【数８】
0004768339.tif 000009
（７）式および（８）式から明らかなように、出力電圧Ｖａの絶対値および温度傾斜の条件式は、ディプレッション型トランジスタのしきい値とチャネルのアスペクト比のみで決定され、移動度が影響を与える項を含まない。
【００３６】
一般に移動度の温度傾斜は非線形であるのに対して、しきい値の温度傾斜は概ね−１〜−２ｍＶ／℃の線形とみなせることが知られている。現実的な値として、Ｍ１およびＭ２のアスペクト比を１：８とすれば、出力電圧Ｖａの値は｜２×Ｖｔｄ｜であり、温度傾斜は同しきい値の温度傾斜の−２倍で与えられる。
ここで、出力特性をアスペクト比で単純に設定できる効用は大きく、例えばバイポーラトランジスタを用いた従来技術では、ダーリントン接続などで確保していた出力感度を、本実施例の検出手段では単に両トランジスタのアスペクト比を変更すれば済むことになる。
また、この時、トランジスタが動作する電流領域を改めて検証する必要もない。
【００３７】
このように、本実施例の回路では、温度検出回路を一種類のディプレッション型トランジスタで構成したため、出力電圧、出力特性を決定する要素に移動度が介在せず、ディプレッション型トランジスタのしきい値とレイアウト上の比精度のみで決定される。このため、製造ばらつきで変動する要素が少なく、安定した出力が得られると共に、検出回路の内部を貫通する電流値の範囲を特定の領域に限定する必要もなく、設計自由度の高い温度検出手段を提供することができる。
【００３８】
（第２の実施例）
図２（ａ）〜図２（ｄ）は、それぞれ本発明の第２の実施例に係る温度検出回路の構成図である。
前述の第１の実施例は理想的にはトランジスタＭ１のバックゲートがＶａ電位であることが望ましい。しかし、Ｐ基盤を用いたＣＭＯＳプロセスでは、一般的にはこの場合Ｖｓｓ電位となり、トランジスタＭ１の基盤バイアス効果のため出力電圧に若干の誤差を生じる。そのような場合には、カレントミラーを用いてトランジスタＭ１を貫通する電流をトランジスタＭ２へ折り返す構成とすることができる。
【００３９】
図２（ａ）に示すようなディプレッション型ＮチャネルトランジスタＭ１とＰチャネルトランジスタＭ３の直列接続と、ディプレッション型ＮチャネルトランジスタＭ２とＰチャネルトランジスタＭ４の直列接続が電源間に接続され、トランジスタＭ１のゲートとソースおよびＭ２のソースは低電源端子Ｖｓｓへ、カレントミラーを構成するトランジスタＭ３およびＭ４のソースは高電源端子Ｖｄｄへ、ゲートはトランジスタＭ３およびＭ１のドレインへ、それぞれ共通接続し、さらにトランジスタＭ２のゲートとドレインおよびトランジスタＭ４のドレインは出力端子ａに共通接続されている。
【００４０】
第２の実施例では、第１の実施例のようにチャネルのアスペクト比を用いた手法の他にカレントミラーの電流比を用いても出力電圧および温度傾斜を設定することができる。
例えば、トランジスタＭ１およびＭ２のアスペクト比を等しくし、流れる電流比を１：αとすれば、出力電圧Ｖａは、
【００４１】
【数９】
0004768339.tif 000010
となる。
また、Ｖａの温度傾斜は次の（１０）式で与えられる。
【００４２】
【数１０】
0004768339.tif 000011
上記（９）式および（１０）式においても、第１の実施例と同様に、移動度が介在する項は含まれず、出力電圧および出力特性はディプレッション型トランジスタのしきい値とカレントミラーの電流比で決定されることが判る。
このように、第２の実施例によると、検出手段の素子数や電流パスは増えるが、基盤バイアス効果が影響する場合にも対応でき、またチャネルのアスペクト比の他、カレントミラーの電流比を用いても、第１の実施例と同様に出力電圧と出力特性を設定することができる。
【００４３】
第２の実施例では、カレントミラーの機能をトランジスタＭ３およびＭ４のみで構成しているが、実際には、図２（ａ）の回路構成では、両トランジスタのソース−ドレイン間電圧が多くの電源電圧条件において一致せず、カレントミラーの電流比が正確に再現されないという問題がある。この場合、出力電圧が理論式から外れたり、あるいは電源電圧依存性を含んだものとなる可能性がある。
第２の実施例を広い電源電圧範囲で使用する場合には、カレントミラーの構成を図２（ｂ）、あるいは図２（ｃ）、さらには図２（ｄ）のように変更するのが効果的である。
【００４４】
図２（ｂ）は、ウィルソンカレントミラー回路を採用した形式であって、素子数的には図２（ａ）の回路に一つのＰチャネルトランジスタＭ５を追加するだけで実現可能である。ただし、トランジスタＭ５のしきい値に起因してトランジスタＭ３，Ｍ４のソース−ドレイン間電圧には若干のずれが残るため、出力電圧にわずかに誤差を生じ、また最低動作電圧はおよそＰチャネルトランジスタのしきい値分上昇する。
【００４５】
次に、図２（ｃ）は、カスコードカレントミラー回路を採用した形式であって、トランジスタＭ３，Ｍ４と高電源端子Ｖｄｄとの間にＰチャネルトランジスタＭ６，Ｍ７をそれぞれ直列に接続し、Ｍ６およびＭ７のゲートを共通接続してトランジスタＭ３のソース端子へ接続している。これによれば、カレントミラー回路の左右のトランジスタ対におけるソース−ドレイン間電圧が高精度に保たれるため、電流比が正確に再現されて出力電圧の精度が向上する。ただし、最低動作電圧の上昇は図２（ｂ）と同程度である。
【００４６】
次に、図２（ｄ）は、低電圧動作に対応したカスコードカレントミラー回路を採用した形式であって、トランジスタＭ６およびＭ７のゲートを共通接続してトランジスタＭ３のドレイン端子へ接続し、トランジスタＭ３およびＭ４のゲートへは、別回路（例えば同図２０のような構成）で生成される定電圧が入力されている。これによると、広い電源電圧範囲において電流比が正確に保たれるようになり、最低動作電圧の上昇も抑制される。
【００４７】
（第３の実施例）
図３は、本発明の第３の実施例に係る温度検出回路の構成図である。
本実施例は、前述の第１の実施例あるいは第２の実施例による温度検出手段の出力信号を、抵抗Ｒ３１，Ｒ３２と演算増幅器３０からなる増幅回路３１で増幅し、温度に対する出力感度を上げる構成にしている。第１の実施例や第２の実施例の温度検出手段は出力感度をチャネルのアスペクト比で設定できるので、理論的には任意の感度設定が可能である。しかし、実際には、極端なアスペクト比を設定すると、製造工程における加工精度の影響がトランジスタ間でアンバランスとなり、想定した特性が得られないことが懸念される。
【００４８】
そのような場合には、本実施例の回路を用い、温度検出手段のアスペクト比は適当な値に設定しながら出力感度を抵抗で設定された増幅率にて取り出すことができる。
すなわち、図２に示す第２の実施例で、チャネルのアスペクト比を大きくとって、例えば１：１００にすれば、感度はしきい値に換算して約９倍に増すが、精度が低下することになるので、図３の回路を用い、温度検出手段の増幅率を同２倍（アスペクト比で１：８）に抑えて、増幅回路３１で例えば４．５倍とする。
勿論、抵抗の一部に可変抵抗やトリミング手段を採用し、増幅率を調整する構成としてもよい。
また、Ｒ３２の接続先をＶｓｓ以外の固定電位としてＤＣ的なオフセットを与えたり、更に公知の加算回路と組み合わせて変換することも可能である。
【００４９】
（第４の実施例）
図４（ａ）は、本発明の第４の実施例に係る温度検出回路の構成図であり、図４（ｂ）は図４（ａ）の応用例に係る温度検出回路の構成図である。
本実施例（図４（ａ））は、前述の第３の実施例による温度検出手段（出力電圧Ｖａ’）と、別に設けられた基準電圧Ｖｒｅｆを含み、両出力（Ｖａ’とＶｒｅｆ）をＡＤ変換器４１へ入力して比較し、その結果をディジタル出力する構成の温度検出回路である。ここで、入力される基準電圧Ｖｒｅｆは、例えば各種公知の基準電圧発生回路を用いて発生される電圧や、物理的に設けられた固定電位である。また、基準電圧が若干の温度依存性を有している場合には、その精度に応じて比較対象すなわち第３の実施例で構成される回路手段の増幅率を増し、基準電圧Ｖｒｅｆの温度依存性による誤差を実質的に問題とならないレベルに設定することができる。
【００５０】
具体的な数値例で示すと、例えばＶｔｄ＝−０．３Ｖ、しきい値の温度依存性が−１．２ｍＶ／℃のディプレッション型トランジスタを用いて約４倍の出力感度を設定した場合、常温での出力値Ｖａ’は１．２Ｖ程度、温度傾斜は４．８ｍＶ／℃＝４０００ｐｐｍ／℃となる。これと±１００ｐｐｍ／℃の変動幅を持つ基準電圧を比較する場合、常温から±４０℃変化して１℃の誤差を生じる計算となる。
【００５１】
また、さらに図４（ｂ）のように構成すれば、
【００５２】
【数１１】
0004768339.tif 000012
となって、常温での出力値を変えずに温度傾斜だけを増すことが可能なため、例えば８０００ｐｐｍ／℃として±８０℃変化して１℃の誤差とすることも可能である。
図４（ｂ）のＶｂｉａｓはここではバッファー出力の形をとっているが、レギュレータ出力や固定電源で与えてもよいし、勿論、他の加算回路と併用して構成してもよい。
【００５３】
（第５の実施例）
図５は、本発明の第５の実施例に係る温度検出回路をクロックジェネレータへ適用した場合の構成図である。
本実施例は、図４（ａ）（ｂ）に示す第４の実施例による温度検出回路のディジタル出力を用いて、発振周波数を補正する仕組みを備えたクロックジェネレータあるいはリアルタイムクロックである。圧電振動子を用いたクロックジェネレータあるいはリアルタイムクロックの発振周波数は、通常、温度によって変動することが知られている。
【００５４】
この発振周波数を補正する方法としては、温度検出回路により温度情報を入手し、得られた温度情報に応じて発振容量を切り替える方法、あるいは分周段を調整して時刻情報を補正する方法が一般的である。一方、リアルタイムクロックにおいては、組み込まれる装置上で常に駆動する部品となるため、低消費電流であることが重要視される。
図４（ａ）、図４（ｂ）に示す第４の実施例による温度検出回路は、ＭＯＳトランジスタを用いた温度検出手段を採用し低消費電流で動作可能なため、本実施例の構成とした場合、温度補正の仕組みを備えたリアルタイムクロックやクロックジェネレータにおいて、全体の消費電流の増加を抑制することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１の実施例に係る温度検出回路の構成図である。
【図２（ａ）】本発明の第２の実施例に係る温度検出回路の構成図である。
【図２（ｂ）】同じく第２の実施例の応用例に係る温度検出回路の構成図である。
【図２（ｃ）】同じく第２の実施例の応用例に係る温度検出回路の構成図である。
【図２（ｄ）】同じく第２の実施例の応用例に係る温度検出回路の構成図である。
【図３】本発明の第３の実施例に係る温度検出回路の構成図である。
【図４（ａ）】本発明の第４の実施例に係る温度検出回路の構成図である。
【図４（ｂ）】同じく第４の実施例の応用例に係る温度検出回路の構成図である。
【図５】本発明の第５の実施例に係る温度検出回路の構成図である。
【図６】従来のバイポーラトランジスタを用いた温度検出回路の構成例図である。
【図７】従来のバイポーラトランジスタをダーリントン接続した温度検出回路の構成図である。
【図８】従来のＭＯＳトランジスタを用いた温度検出回路の構成例図である。
【図９】従来のＭＯＳトランジスタを用いた温度検出回路の他の構成例図である。
【符号の説明】
【００５６】
Ｍ１，Ｍ２，Ｍ８：ディプレッション型ＮチャネルＭＯＳトランジスタ
Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７，Ｍ９：ディプレッション型ＰチャネルＭＯＳトランジスタ
２０：別回路
３０，４０：増幅回路
３１：演算増幅器
４１：Ａ／Ｄ変換器
４２：バイアス電圧回路
５１：クロックジェネレータまたはＲＴＣ
８１：温度検出手段
８２：定電圧発生回路
Ｖａ：出力電圧
Ｖａ’：補正出力電圧
Ｖｄｄ：高電源電圧
Ｖｓｓ：低電源電圧
Ｖｒｅｆ：基準電圧
Ｒ３１，Ｒ３２，Ｒ４１，Ｒ４２：抵抗
【図１】
0004768339.tif 000017
【図２（ａ）】
0004768339.tif 000018
【図２（ｂ）】
0004768339.tif 000019
【図２（ｃ）】
0004768339.tif 000020
【図２（ｄ）】
0004768339.tif 000021
【図３】
0004768339.tif 000022
【図４（ａ）】
0004768339.tif 000023
【図４（ｂ）】
0004768339.tif 000024
【図５】
0004768339.tif 000025
【図６】
0004768339.tif 000026
【図７】
0004768339.tif 000027
【図８】
0004768339.tif 000028
【図９】
0004768339.tif 000029