(57)【特許請求の範囲】
【請求項１】
アナログ−デジタル変換のキャリブレーションをする方法であって、
アナログ入力を、複数のクリップされた値と複数のクリップされていない値を含むクリップされたデジタル出力に、変換する過程と、
少なくとも部分的には前記複数のクリップされていない値に基づいて前記複数のクリップされた値に対応する複数の予測値を予測する過程と、
少なくとも部分的には前記複数の予測値に基づいて前記アナログ入力の少なくとも一部をデジタル的に再構成し、複数の再構成値を生成する過程と、
前記複数の再構成値を前記複数のクリップされていない値及び前記複数の予測値と比較する過程と
を有する方法。
【請求項２】
前記複数のクリップされていない値が前記複数のクリップされた値より前の時間においてのみ発生する、請求項１記載の方法。
【請求項３】
前記複数のクリップされていない値が前記複数のクリップされた値より前及び後の両方の時間において発生する、請求項１記載の方法。
【請求項４】
少なくとも部分的には前記比較する過程に基づいて補正テーブル用のエントリを決定する過程をさらに有する、請求項１記載の方法。
【請求項５】
少なくとも部分的には前記エントリに応じてキャリブレーションしたデジタル出力を生成する過程をさらに有する、請求項４記載の方法。
【請求項６】
アナログ−デジタル変換によるデジタル出力に応じたアドレスを用いて前記補正テーブルにアクセスする過程をさらに有する、請求項４記載の方法。
【請求項７】
前記アナログ入力の少なくとも一部をデジタル的に再構成する前記過程を、フィルタを用いて行う、請求項１記載の方法。
【請求項８】
前記フィルタが有限インパルス応答（ＦＩＲ(finite impulse response)）フィルタを有し、前記ＦＩＲフィルタの係数を、雑音利得を最小とする設定にする、請求項７記載の方法。
【請求項９】
請求項１記載の方法であって、
少なくとも部分的には前記複数のクリップされた値及び前記複数のクリップされていない値に基づいて前記アナログ入力に関する少なくとも１つのパラメータを推定する過程をさらに有し、
前記アナログ入力の少なくとも一部をデジタル的に再構成する前記過程は、少なくとも部分的には前記少なくとも１つのパラメータに基づいて前記アナログ入力の前記少なくとも一部をデジタル的に再構成する過程をさらに有する、方法。
【請求項１０】
請求項１記載の方法であって、
少なくとも部分的には前記複数のクリップされた値及び前記複数のクリップされていない値に基づいて前記アナログ入力に関する少なくとも１つのパラメータを推定する過程をさらに有し、
複数の予測値を予測する前記過程は、少なくとも部分的には前記少なくとも１つのパラメータに基づいて前記複数の予測値を予測する過程をさらに有する、方法。
【請求項１１】
前記アナログ入力が、正弦波、いくつかの正弦波の和、のこぎり波及び三角波を含むグループのうちから選択したタイプの入力信号である、請求項１記載の方法。
【請求項１２】
アナログ入力をデジタル出力に変換するアナログ−デジタル変換器のためのキャリブレータであって、
前記デジタル出力の少なくとも１つのクリップされた部分に対応する値を予測するのに適応した非線形プロセッサと、
前記アナログ入力に関する少なくとも１つのパラメータと前記非線形プロセッサの出力を利用してデジタル的に前記アナログ入力を再構成するのに適応したフィルタと、
少なくとも部分的にはデジタル的に再構成されたアナログ入力に基づいて補正テーブルのエントリを計算するのに適応したテーブル生成器と
を有するキャリブレータ。
【請求項１３】
請求項１２記載のキャリブレータであって、
少なくとも部分的には前記デジタル出力に基づいて前記アナログ入力に関する前記少なくとも１つのパラメータを推定するのに適応した推定器をさらに有し、
前記推定器により推定された前記アナログ入力に関する前記少なくとも１つのパラメータを前記フィルタが利用する、キャリブレータ。
【請求項１４】
請求項１３記載のキャリブレータであって、前記非線形プロセッサは、少なくとも１つのデジタルフィルタを用いた補間によって前記少なくとも１つのクリップされた部分に対応する前記値を予測し、前記少なくとも１つのデジタルフィルタは、前記アナログ入力の既知の波形のタイプと前記推定器により推定された前記少なくとも１つのパラメータとに応じて定まる複数の係数を有する、キャリブレータ。
【請求項１５】
前記フィルタが有限インパルス応答（ＦＩＲ(finite impulse response)）フィルタを有し、前記ＦＩＲフィルタの係数が雑音利得を最小とする設定になっている、請求項１２記載のキャリブレータ。
【請求項１６】
前記テーブル生成器が少なくとも部分的にはデジタル的に再構成されたアナログ入力と前記デジタル出力との比較に基づいて前記補正テーブルのエントリを計算するのに適応している、請求項１２記載のキャリブレータ。
【請求項１７】
前記テーブル生成器が前記アナログ−デジタル変換器のダイナミック・レンジの範囲内で補正テーブルのエントリを計算するのに適応している、請求項１２記載のキャリブレータ。
【請求項１８】
前記デジタル出力が、前記アナログ入力が機能用の信号でない時点での前記アナログ入力に対応するものであるときに、前記デジタル出力の前記少なくとも１つのクリップされた部分に対応する前記値を前記非線形プロセッサが予測する、請求項１２記載のキャリブレータ。
【請求項１９】
前記非線形プロセッサが前記デジタル出力の少なくとも１つのクリップされていない部分に基づいて前記少なくとも１つのクリップされた部分に対応する前記値を予測する、請求項１２記載のキャリブレータ。
【請求項２０】
アナログ−デジタル変換のキャリブレーションをする方法であって、
アナログ−デジタル変換器においてアナログ入力を受ける過程と、
前記アナログ入力を少なくとも部分的にクリップされたデジタル出力に変換する過程と、
前記デジタル出力の少なくとも１つのクリップされていない部分に基づいて前記デジタル出力の少なくとも１つのクリップされた部分のクリップされていないものを予測する過程と、
前記少なくとも１つのクリップされた部分の前記クリップされていないものと前記少なくとも１つのクリップされていない部分とに基づいてアナログ−デジタル変換のキャリブレーションをする過程と
を有する方法。
【請求項２１】
アナログ−デジタル変換のキャリブレーションをする装置であって、
アナログ入力を、複数のクリップされた値と複数のクリップされていない値を含むクリップされたデジタル出力に、変換する手段と、
少なくとも部分的には前記複数のクリップされていない値に基づいて前記複数のクリップされた値に対応する複数の予測値を予測する手段と、
少なくとも部分的には前記複数の予測値に基づいて前記アナログ入力の少なくとも一部をデジタル的に再構成し、複数の再構成値を生成する手段と、
前記複数の再構成値を前記複数のクリップされていない値及び前記複数の予測値と比較する手段と
を有する装置。
【請求項２２】
アナログ−デジタル変換のキャリブレーションをする方法であって、
第１の振幅を有するアナログ信号を受ける過程と、
前記アナログ信号を、おおよそアナログ−デジタル変換のフルスケールの振れ幅に対応する第２の振幅を有するデジタル信号に、変換する過程であって、前記第１の振幅が前記第２の振幅を超えている、過程と、
前記デジタル信号の少なくとも１つのクリップされた部分であって、おおよそ前記第１の振幅と前記第２の振幅の間の少なくとも１つの振幅レベルを有する少なくとも１つのクリップされた部分を、予測する過程と、
前記デジタル信号の少なくとも一部、予測した前記少なくとも１つのクリップされた部分、及び前記アナログ信号に関する少なくとも１つのパラメータを用いて、デジタル領域において前記アナログ信号を再構成して再構成デジタル信号を生成する過程と、
前記再構成デジタル信号と前記デジタル信号との比較に基づいて少なくとも１つの補正値を決定する過程と
を有する方法。
【請求項２３】
請求項２２記載の方法であって、デジタル領域において前記アナログ信号を再構成して再構成デジタル信号を生成する前記過程が前記アナログ信号の既知の波形のタイプを用いることをさらに含み、
前記少なくとも１つの補正値を補正テーブルに記憶する過程と、
アナログの機能用の信号から変換された新たなデジタル信号に基づき、前記補正テーブルにアクセスしてキャリブレーションした出力を生成する過程と
をさらに有する方法。
【請求項２４】
少なくとも１つの未知のパラメータとアナログ−デジタル変換器のフルスケールの振れ幅を超える振幅とを有するアナログ基準信号を用いてアナログ−デジタル変換器のキャリブレーションをする方法であって、
前記アナログ基準信号を受ける過程と、
前記アナログ基準信号をサンプリングしてサンプル基準信号を生成する過程と、
前記サンプル基準信号を、複数のクリップされた部分と複数のクリップされていない部分を含むデジタル信号に、変換する過程と、
前記デジタル信号から前記アナログ基準信号の前記少なくとも１つの未知のパラメータを推定する過程と、
前記複数のクリップされていない部分における少なくとも１つのクリップされていない部分を用いて、前記複数のクリップされた部分における少なくとも１つのクリップされた部分に対応する値を予測する過程と、
フィルタ用の複数の係数を計算する過程と、
前記少なくとも１つの未知のパラメータ、前記複数のクリップされていない部分における前記少なくとも１つのクリップされていない部分、前記複数のクリップされた部分における前記少なくとも１つのクリップされた部分に対応する予測した前記値、及び前記複数の係数を用いて、前記サンプル基準信号を再構成する過程と、
再構成したサンプル基準信号と前記デジタル信号を用いて補正テーブルを決定する過程と
を有する方法。
【請求項２５】
アナログ入力をデジタル出力に変換するアナログ−デジタル変換器のためのキャリブレータであって、
少なくとも部分的には前記デジタル出力に基づいて前記アナログ入力に関する少なくとも１つのパラメータを推定するのに適応した推定器と、
前記デジタル出力の少なくとも１つのクリップされた部分に対応する値を予測するのに適応した非線形プロセッサと、
前記アナログ入力に関する前記少なくとも１つのパラメータと前記非線形プロセッサの出力を利用してデジタル的に前記アナログ入力を再構成するのに適応したフィルタと、
少なくとも部分的にはデジタル的に再構成されたアナログ入力及び前記デジタル出力に基づいて補正テーブルのエントリを計算するのに適応したテーブル生成器と
を有するキャリブレータ。
【請求項２６】
アナログ−デジタル変換のキャリブレーションをする方法であって、
アナログ入力を、少なくとも１つのクリップされた部分と少なくとも１つのクリップされていない部分を含むキャリブレーションしていないデジタル出力に、変換する過程と、
少なくとも部分的には前記キャリブレーションしていないデジタル出力に基づいて前記アナログ入力に関する少なくとも１つのパラメータを推定する過程と、
少なくとも部分的には前記少なくとも１つのクリップされていない部分に基づいて前記少なくとも１つのクリップされた部分に対応する少なくとも１つの値を予測する過程と、
少なくとも部分的には、前記少なくとも１つのパラメータ、前記少なくとも１つのクリップされていない部分、及び前記少なくとも１つのクリップされた部分に対応する予測した前記少なくとも１つの値に基づいて、少なくとも１つの値を決定する過程と、
別のキャリブレーションしていないデジタル出力に応じたアドレスを用いて補正メモリにアクセスする過程と、
前記アクセスする過程に基づいて前記補正メモリからキャリブレーションしたデジタル出力を出力する過程と
を有する方法。
【請求項２７】
少なくとも１つのパラメータとアナログ−デジタル変換器のフルスケールの振れ幅を超える振幅とを有するアナログ基準信号を用いてアナログ−デジタル変換器のキャリブレーションをする方法であって、
前記アナログ基準信号を受ける過程と、
前記アナログ基準信号をサンプリングしてサンプル基準信号を生成する過程と、
前記サンプル基準信号を、複数のクリップされた部分と複数のクリップされていない部分を含むデジタル信号に、変換する過程と、
既知の入力又は推定を通じた前記デジタル信号から前記アナログ基準信号の前記少なくとも１つのパラメータを確定する過程と、
前記複数のクリップされていない部分における少なくとも１つのクリップされていない部分を用いて、既知の波形のタイプと前記アナログ基準信号の前記少なくとも１つのパラメータとに応じて定まる係数を有する少なくとも１つのデジタル予測フィルタにより、前記複数のクリップされた部分における少なくとも１つのクリップされた部分に対応する値を予測する過程と、
少なくとも１つの再構成フィルタ用の複数の係数を計算する過程と、
前記少なくとも１つのパラメータ、前記複数のクリップされていない部分における前記少なくとも１つのクリップされていない部分、前記複数のクリップされた部分における前記少なくとも１つのクリップされた部分に対応する予測した前記値、及び前記複数の係数を用いて、前記サンプル基準信号を再構成する過程と、
再構成したサンプル基準信号と前記デジタル信号を用いて補正テーブルを決定する過程と
を有する方法。
【請求項２８】
アナログ−デジタル変換のキャリブレーションをする方法であって、
アナログ−デジタル変換のフルスケールの振れ幅を超えない第１のレベルにある振幅を有するアナログ入力を供給する過程と、
前記アナログ入力を第１のキャリブレーションしていないデジタル出力に変換する過程と、
少なくとも部分的には前記第１のキャリブレーションしていないデジタル出力に基づいて前記アナログ入力に関する少なくとも１つのパラメータを推定する過程と、
アナログ−デジタル変換の前記フルスケールの振れ幅を超える第２のレベルに前記アナログ入力の前記振幅を増大させる過程と、
前記アナログ入力を、少なくとも１つのクリップされた部分と少なくとも１つのクリップされていない部分を含む第２のキャリブレーションしていないデジタル出力に、変換する過程と、
少なくとも部分的には前記少なくとも１つのクリップされていない部分に基づいて前記少なくとも１つのクリップされた部分に対応する少なくとも１つの値を予測する過程と、
少なくとも部分的には、前記少なくとも１つのパラメータ、前記少なくとも１つのクリップされていない部分、及び前記少なくとも１つのクリップされた部分に対応する予測した前記少なくとも１つの値に基づいて、少なくとも１つの値を決定する過程と
を有する方法。
【発明の詳細な説明】
【０００１】
（関連出願の引照）
この出願は、１９９８年１１月２０日に出願された同時係属中の米国出願シリアルＮｏ．０９／１９６，８１１の一部継続出願である。これにより、その米国出願シリアルＮｏ．０９／１９６，８１１は、ここにそっくりそのまま参照によって取り込まれる。
【０００２】
（発明の背景）
発明の属する技術分野
本発明は、アナログ−デジタル変換器（ＡＤＣ(analog-to-digital converter)）の分野の全般に関する。また特に、本発明は、（これに限定されるわけではないが一例としては）未知のパラメータを有し、かつ／又は、ＡＤＣにおける最大の振れ幅を超える振幅の振れ幅を有する基準信号の動的な推定によってキャリブレーションを成し遂げることができるＡＤＣのデジタル・キャリブレーションに関する。
【０００３】
関連技術の説明
自然界はアナログ領域で動いているが、情報の信号（音声やデータ等）については、デジタル領域でより効率的に処理され、送信ないし伝送され若しくはその他の取扱いをなされる場合が多々あり得る。アナログ領域からデジタル領域への変換は、ＡＤＣによって成し遂げられる。ＡＤＣは、入力としてアナログ信号を受け、そして、出力としてデジタル信号を生成する。しかし、仮にＡＤＣが理想的に動作するものであったとしても、変換の過程においてアナログ信号中にある多少の情報が失われることはどうしても避けられない。そして不都合なことに、現実的なＡＤＣは理想的には動作しない。このため、現実的なＡＤＣのデジタル出力は、アナログ入力に対して理想的なＡＤＣと同様の精確さで追従するものにさえなっていない。
【０００４】
したがって、現実的なＡＤＣについては、理想的なＡＤＣに近付けるように製造及び／又は調整を行うことが有益である。現実的なＡＤＣの性能を修正ないし変更して可能な限り理想的なＡＤＣに近いものをエミュレートするために、現実的なＡＤＣのキャリブレーションをする技術が開発されてきた。例えば、高精度のデジタル電圧計を利用して、デジタル化によって生じる誤差を静的なアナログ基準電圧若しくはゆっくり変動するアナログ基準電圧で表すようにする、ＡＤＣのキャリブレーションが従来より行われている。その静的な試験による結果は、ハードウェア若しくはソフトウェアで実現するキャリブレーション方式の基礎ないし基準を形成するものとなる。ＡＤＣのキャリブレーションをする在来の別の方法としては、正弦波の基準信号を用いるものもある。基準のサンプリングを行うと共に、理想的なサンプルの推定値を計算する。これらの推定値は、キャリブレーション信号の周波数が既知であることが必要とされる最小二乗誤差の規準を利用して計算する。次に、各誤差（すなわち、推定した各値とキャリブレーションをしているＡＤＣにより出力されて実際にサンプリングされた各値との差）を利用して補正テーブルを構築する。以後においては、その補正テーブルを利用して実際のアナログ入力信号（例えばキャリブレーションしていないアナログ入力信号や機能する上でのアナログ入力信号等）のサンプリングされた値を修正できることになる。
【０００５】
効率的なキャリブレーション方式では、ＡＤＣのキャリブレーションをする（一ないし複数の）期間中にそれぞれのサンプル毎の単位で基準信号を動的に推定することが必要とされる。ＡＤＣのキャリブレーション中に１つ又は２つ以上の未知のパラメータ（例えば未知の周波数や位相等）を伴う基準信号（例えばキャリブレーション信号）の動的推定をする方法は今のところ存在しない。このため、現存するキャリブレーションの手順は、精確で高価な信号発生器及び／又は精密で多大な費用のかかる計測用の構成要素に頼ったものとなっている。
【０００６】
この一部継続出願の特許出願（米国出願シリアルＮｏ．０９／１９６，８１１）は、以下において説明するように、先のキャリブレーションの手順に存在している上述の問題を払拭するものとなっている。すなわち、その特許出願における方法や装置は、従来技術の不具合を克服するものとなっている。例えば、それ以前には認識されていなかったが、与えられた波形タイプの基準信号ではあっても未知のパラメータを有している基準信号を用いたＡＤＣのキャリブレーションを可能にする点は有益であろう。すなわち、この点は、かかるキャリブレーションの手順が単一のＡＤＣを用いるシステムのオーバーフロー処理容量を利用してリアルタイムで成し遂げることもできる場合に有益となる。その特許出願の発明は、これらの利益を提供する。
【０００７】
しかしながら、その特許出願の発明によっては解決されない他の問題が依然として存在する。例えば、ＡＤＣのフルスケール入力レンジに等しくない振幅を有する入力信号（例えば正弦波等）を用いると、結果として良好なキャリブレーションができないことにもなり得る。その入力信号の振幅がＡＤＣの最大の振れ幅よりも小さい場合には、ＡＤＣの量子化レベルがすべて発生することにはならず、したがって、ＡＤＣは、最大の振れ幅に亘る全域のキャリブレーションがなされていないことから生じる性能の損失を有することになる。一方、その入力信号の振幅がＡＤＣの最大の振れ幅よりも大きい場合には、ＡＤＣのキャリブレーションが誤って行われることになり得る。さらに、非線形性とオフセット誤差がそれぞれの試験対象とするＡＤＣに固有のものであることから、入力信号の振幅をＡＤＣの最大の振れ幅に厳密に整合させることが困難であり、かつ／又は、多大な費用を要することとなっている。
【０００８】
（発明の要約）
本発明に係る方法及び装置によれば、従来技術の不具合は克服される。例えば、これまでは認識されていなかったが、ＡＤＣの最大の振れ幅を超える基準信号ではあっても誤ったキャリブレーションの原因とはならない基準信号を用いたＡＤＣのキャリブレーションを可能にする点は有益であろう。すなわち、この点は、かかるキャリブレーションの手順がＡＤＣを用いるシステムのオーバーフロー処理容量を利用してリアルタイムで成し遂げることもできる場合に有益となる。
【０００９】
本発明に係る方法や装置によれば、これらの利益や他の利益を得ることが達成され、本発明は、任意選択的に、前記特許出願に係る発明と共に相乗作用をなすように利用することもできる。したがって、この一部継続出願に係る発明によって追加される利益は、互いの発明思想を組み合わせることによって実現することもできる。その目的のために、本発明の全般において、発生させることが容易なアナログのキャリブレーション信号（例えば正弦波状信号等）を用いてＡＤＣのキャリブレーションをすることもできる。しかし、本発明は、さらにのこぎり波や三角波等のような他のキャリブレーション信号に対しても同様に適用可能である。有利な点として、本発明の原理に基づくキャリブレーション方式は、キャリブレーション信号の実際のパラメータ（例えば、正弦波状タイプのキャリブレーション信号についての振幅、周波数、初期位相等）から独立したものとなっている。キャリブレーションのために必要とされる、適用されるキャリブレーション信号の関連するパラメータは、変換されたデジタルデータから計算される。
【００１０】
一実施形態として、本発明は、キャリブレーション信号のパラメータのすべてが分かっていなくてもＡＤＣのキャリブレーションを可能にするために、いくつかの代表的な処理ないし動作をする構成要素によって構成することができる。推定器は、既知の波形のタイプのキャリブレーション信号の関連する（１つないし複数の）パラメータ（例えば周波数等）の推定値をＡＤＣのデジタル出力から計算する。フィルタは、時間の情報とキャリブレーション信号の推定された（１つないし複数の）パラメータに関する少なくとも１つの変数とを利用して、デジタル領域においてキャリブレーション信号を再構成する。さらに、テーブル生成器は、ＡＤＣの出力と再構成されたキャリブレーション信号から補正テーブルのエントリを計算する。
【００１１】
別の実施形態として、本発明は、ＡＤＣのダイナミック・レンジを超えるキャリブレーション信号を用いるＡＤＣのキャリブレーションを可能にするために、いくつかの代表的な処理ないし動作をする構成要素によって構成することができる。推定器は、既知の波形のタイプのキャリブレーション信号の関連する（１つないし複数の）パラメータ（例えば周波数等）の推定値をＡＤＣのデジタル出力から計算する。非線形プロセッサ（ＮＬＰ(non-linear processor)）は、キャリブレーション信号の推定された（１つないし複数の）パラメータのうちの１つ又は２つ以上に関する少なくとも１つの変数を利用して、キャリブレーション信号がＡＤＣのフルスケールの入力レンジを超えるかどうかに拘わらず、デジタル領域においてキャリブレーション信号を再構成する（例えば、キャリブレーション信号のクリップされた部分を補間する）ことができる。フィルタは、キャリブレーション信号の推定された（１つないし複数の）パラメータに関する少なくとも１つの変数を利用して、ＮＬＰの出力からデジタル領域でキャリブレーション信号を再構成する。さらに、テーブル生成器は、ＡＤＣの出力と再構成されたキャリブレーション信号から補正テーブルのエントリを計算する。この再構成されたキャリブレーション信号については、任意選択的に非線形機能（ＮＬＦ(non-linear function)）によってＡＤＣの出力レンジに切り詰めるトランケート（truncate）がなされる。さらに別の実施形態として、特筆すべきものとしては、例えば、推定器を含む必要がないことにし、そしてこれにより、推定された（１つないし複数の）パラメータの代わりにキャリブレーション信号の既知の（１つないし複数の）パラメータをフィルタ及びＮＬＰが用いるものとすることもできる。
【００１２】
上述した代表的な構成要素は、ハードウェアやソフトウェアで実現することもでき、それらの任意の組合せで実現することもできる。本発明の他の原理については、他に採用し得る具体的な実施形態も含めて、例えば、詳細な説明や関連する図面によりさらに説明する。
【００１３】
本発明の技術的な利点ないし有利な効果としては、次のようなものが含まれる（ただし、次のようなものに限定されるわけではない。）。特定の実施形態については、次の代表的な技術的な利点ないし有利な効果のいずれかを伴わない場合もあり、無論、それらの利点ないし有利な効果をすべては伴わない場合もあるという点は理解されたい。
【００１４】
本発明の重要な技術的な利点ないし有利な効果は、ＡＤＣのキャリブレーションを完全にソフトウェアで実現することを可能にする点である。
【００１５】
本発明の別の重要な技術的な利点ないし有利な効果は、アナログのキャリブレーション信号の変動に対する耐性を提供する点である。
【００１６】
本発明のさらに別の重要な技術的な利点ないし有利な効果は、ＡＤＣのキャリブレーションの効率を向上させることができる点であり、これにより、必要とされるキャリブレーション信号のサンプルはより少なくなる。
【００１７】
本発明のさらに別の重要な技術的な利点ないし有利な効果は、ＡＤＣのダイナミック・レンジを超える信号を用いてＡＤＣのレンジ全体をキャリブレーションすることもできる点である。
【００１８】
本発明のさらにまた別の重要な技術的な利点ないし有利な効果は、キャリブレーション信号がＡＤＣのダイナミック・レンジを超えている限り、キャリブレーション信号が明確に定義された振幅を有している必要はないので、キャリブレーション信号に関する品質の制約を緩和することもできる点である。
【００１９】
本発明のさらにまた別の重要な技術的な利点ないし有利な効果は、ＡＤＣのダイナミック・レンジを超える正弦波状信号を用いることにより、ＡＤＣの各レベルがより一様ないし均一に発生することがもたらされ、これによる結果としてＡＤＣの低い方のレベルにおける線形性が向上する、という点である。
【００２０】
本発明のまたさらなる重要な技術的な利点ないし有利な効果は、ＮＬＰとフィルタを組み合わせてＮＬＰの線形な部分をフィルタとして利用する実現効率がより良い解決策をもたらすこともできる点である。
【００２１】
以下、本発明の上述した特徴や他の特徴について、添付図面に示した説明用の例を参照しつつ詳細に説明する。説明する実施形態が例示と理解に供するために与えられるものであって、その中では非常に多くの等価ないし均等な実施形態が考えられるのは、当業者にとって十分理解できるところであろう。
【００２２】
（図面の簡単な説明）
添付図面との関連を考慮しつつ以下の詳細な説明を参照することにより、本発明に係る方法やシステムについてのより完全な理解を得ることができる。添付図面において、
図１は、本発明を都合良く実施することができる代表的なＡＤＣの環境を例示したものであり、
図２Ａは、理想的なＡＤＣの代表的なアナログ入力信号対デジタル出力信号のグラフを例示したものであり、
図２Ｂは、実用的なＡＤＣの代表的なアナログ入力信号対デジタル出力信号のグラフを例示したものであり、
図３Ａは、本発明に基づくキャリブレーションの代表的な適用形態を例示したものであり、
図３Ｂは、本発明に基づくキャリブレーションの別の代表的な適用形態を例示したものであり、
図４Ａは、代表的なＡＤＣと関連するキャリブレータを本発明に基づいて示される選択信号と共に例示したものであり、
図４Ｂは、本発明に基づくキャリブレーション・ロジックの代表的な一実施形態の詳細を例示したものであり、
図４Ｃは、本発明に基づくキャリブレーション・ロジックの別の代表的な実施形態の詳細を例示したものであり、
図５は、本発明の一実施形態に基づくＡＤＣのキャリブレーションをするフローチャート形式の代表的な方法を例示したものであり、
図６は、グラフ形式による代表的な基準信号の再構成解析を例示したものであり、
図７は、グラフ形式での代表的なキャリブレーションをしていない性能特性及びキャリブレーションをした性能特性を例示したものであり、
図８は、本発明の別の実施形態に基づくＡＤＣのキャリブレーションをするフローチャート形式の代表的な方法を例示したものであり、
図９は、本発明に基づいて取り扱うことができるクリップされた信号とクリップされていない信号を例示したものであり、
図１０は、本発明に基づくフィルタリング機構を例示したものであり、
図１１は、本発明に基づくキャリブレーション・ロジックの別の代表的な実施形態の詳細を例示したものであり、
図１２は、本発明の別の実施形態に基づくＡＤＣのキャリブレーションをするフローチャート形式の別の代表的な方法を例示したものである。
【００２３】
（図面の詳細な説明）
以下の説明においては、限定をするのではなく、説明に供することを目的として、特定の回路、ロジック・モジュール（例えば、ソフトウェア、ハードウェア、ファームウェア、これらの任意の組合せ等で実現されるロジック・モジュール）、技術ないし手法等のような具体的事項の詳細について述べ、本発明を十分理解することができるようにする。とはいっても、これらの具体的事項の詳細とは違った他の実施形態で本発明を実践することもできるのは、通常の知識を有する当業者にとって明らかであろう。さらに他の事情として、周知の方法、装置、論理コード等（例えば、ハードウェア、ソフトウェア、ファームウェア等）の詳細な説明については、不要な詳細によって本発明の説明を分かり難くすることがないようにするために省略する。
【００２４】
図１〜図１２の図面においては、それぞれ異なる図面中の同様の部分及び対応する部分に同様の参照符号を使用してあり、これらの図面を参照することによって本発明の好ましい実施形態とその利点ないし有利な効果を最もよく理解することができる。
【００２５】
まず、図１を参照すると、本発明を都合良く実施することができる代表的なＡＤＣの環境が例示してある。ＡＤＣ１０５は、電気通信システムの環境１００における構成要素として示されている。具体的には、環境１００には移動体無線システムの基地局（ＢＳ(base station)）１１０の受信機１１５が含まれており、そのＢＳ１１０が電話の交換システム（ＳＳ(switching system)）１２０（例えば有線システムにおけるノード等）との通信を行うものとなっている。受信機１１５は、到来するアナログ信号（例えば、前記移動体無線システムの図示せぬ移動局（ＭＳ(mobile station)）から送信されて到来するアナログ信号等）をアナログフィルタＨ（ｓ）１２５に供給し、アナログフィルタＨ（ｓ）１２５は、ＡＤＣ１０５へのアナログ入力信号の帯域幅を一定のナイキスト領域に制限する。ＡＤＣ１０５のデジタル出力信号が出力される側はデジタルフィルタＨ（ｚ）１３０に接続されており、デジタルフィルタＨ（ｚ）１３０が到来する信号をさらにフィルタリングすることができるものとなっている。デジタルフィルタＨ（ｚ）１３０の出力は、さらに処理することもでき、ＳＳ１２０へと送ることもできる。
【００２６】
ＡＤＣ１０５は、時間軸上で連続的で振幅も連続的な信号を時間軸上で離散的で振幅も離散的な信号に変換する。ＡＤＣ１０５の出力データ・レートは、サンプリング・クロック発生器１３５によって制御され、サンプリング・クロック発生器１３５で用いる周波数ＦｓがＡＣＤ出力のデータ・レートとなる。ＡＤＣ１０５は、オプションとして（図１中には示していないが）、選択した各時点においてアナログフィルタＨ（ｓ）１２５から受ける（アナログ領域でのフィルタリングがなされた）アナログ入力信号の瞬時値を保持し、それらの各時点での瞬時値をＡＤＣ１０５がサンプリングできるようにする、サンプルホールド（Ｓ／Ｈ(sample and hold)）回路を有するものとしてもよい。
【００２７】
ＡＤＣ１０５は、サンプリングしたそれぞれのアナログ入力信号を有限個数のレベルのうちの１つに量子化し、かつ、それぞれのレベルをサンプリング・クロック発生器１３５のレートでデジタル出力として発生させるビット・パターンに表現（例えばコード化）する。ＡＤＣ１０５のデジタル出力は、（代表的なビット数としては）８個のビットで構成されている。したがって、２５６のレベルを表現することができる。本発明の好ましい実施形態を説明するに当たっては電気通信システムの環境１００を用いるが、例えば、映像用の機器、デルタ変調、フラッシュＡＤＣ、積分形ＡＤＣ、パルス符号変調（ＰＣＭ(pulse code modulation)）、シグマ−デルタ形ＡＤＣ及び逐次比較形ＡＤＣ等のような他のＡＤＣの環境に対しても本発明の原理が適用可能であるのを理解されたい。
【００２８】
次に、図２Ａを参照すると、理想的なＡＤＣの代表的なアナログ入力信号対デジタル出力信号のグラフが例示してある。この理想的なＡＤＣのグラフは、概して２００に示されている。横座標軸２１０はアナログ入力を表し、縦座標軸２２０はデジタル出力のレベルを表している。破線の対角線２３０は、アナログ入力信号に対する線形な量子化していない出力応答を表しており、ここでは、これを量子化する出力の目標とする照準線として用いる。理想的なＡＤＣの対応する出力は、階段状の線２４０で表されている。見て分かるように、理想的なＡＤＣのデジタル出力２４０は、与えられる量子化レベルの数（例えば分解能）とサンプリング・レートによって可能な限り精確にアナログ入力２３０に追従する（アナログ入力２３０をたどる）ものとなっている。
【００２９】
次に、図２Ｂを参照すると、実用的なＡＤＣの代表的なアナログ入力信号対デジタル出力信号のグラフが例示してある。この実用的なＡＤＣのグラフは、概して２５０に示されている。破線の対角線２３０は、デジタル出力が理想的な中間段階の推移をするときの照準線として再び示したものである。実用的なＡＤＣの対応する出力は、おおよそ階段状の線２６０で表されている。見て分かるように、実用的なＡＤＣのデジタル出力２６０は、与えられる同じ量子化レベルの数とサンプリング・レートによって（図２Ａの）理想的なＡＤＣが精確にアナログ入力２３０に追従するのと同様にはアナログ入力２３０に追従しないものとなっている。したがって、ｂビットＡＤＣの有効なビット数ｂＥＦＦが誤差（例えば、オフセット誤差、利得誤差及び線形性誤差等）によって実際のビット数（ｂ）とは異なることにもなり得るのが分かる。本発明によるＡＤＣのキャリブレーション原理は、それらの様々な誤差がある状態を都合良く改善する。
【００３０】
本発明によるＡＤＣのキャリブレーション原理を適用することにより、従来のアプローチに優る多くの利点ないし有利な効果がもたらされる。例えば、アナログのキャリブレーション信号の変動に対する耐性がもたらされる。本発明では、波形のタイプが予め分かっていることを利用してキャリブレーション信号の量子化したサンプルから関連するパラメータの情報を計算するので、高度に安定した信号発生器は必要ない。キャリブレーション信号は、ＡＤＣを使用するシステム（このシステムは、例えば、集積回路（ＩＣ(integrated circuit)）やＢＳ等でもよい。）に含まれる、複雑さや精密さの程度が低い（ただしスペクトルは純粋な）局部発振器によって発生させるものとしてもよい。本発明によれば、基準の入力信号と機能する上での入力信号とを切り換える２つのＡＤＣを使用し、一方のＡＤＣのキャリブレーションを他方のＡＤＣが機能して動作している間に行うこととする構成を採用することも可能になる。この解決策を利用することにより、繰り返しキャリブレーションを実施して機能上のデータ変換をその都度中断することを要せずに、キャリブレーションした（各）ＡＤＣを温度ドリフトに対して感度のよいものとすることもできる。
【００３１】
本発明による他の代表的な利点ないし有利な効果としては、従来の解決策に比べて効率が増大していることが挙げられる。フィルタによって（以下においてさらに説明するように）従来の方法よりも良好な基準信号の推定がなされることになるので、キャリブレーションに必要とされる基準信号のサンプルがより少なくなっている。さらに、キャリブレーション方式を完全にソフトウェアで実現することもできる。ＡＤＣが接続されるシステムが十分なオーバーフロー容量を有している場合には、デジタル信号処理（ＤＳＰ(digital signal processing)）のリソース（例えばハードウェアや処理サイクル等）を追加する必要は全くない。原則として、キャリブレーションは、以下においてさらに説明するように、通常の動作中にトランスペアレントに行うことができ、また、メモリへのアクセス（例えば、既知のパイロット等を利用する際のメモリへのアクセス）のみによってしか遅延しないものとすることができる。したがって、基準信号として利用するパイロット音（パイロット・トーン）からサンプリングした短いバーストのサンプルを用いて補正テーブルを徐々に増強するように習得ないし精練していくこともでき、これにより、機能する上での対象として到来する機能用信号の予め分かっている休止期間中に基準信号への接続に切り換わって徐々に増強されるキャリブレーションを行う１つのＡＤＣだけを用いた構成を採用することも可能になる。
【００３２】
パイロットは、信号チャネルの全体における情報の部分からずれたところにある信号であるが、物理的には同じ伝送媒体によって伝えられる信号である。パイロットは、利用する信号帯域中のただ１つの周波数を占有するもの（いわゆるパイロット音）としてもよく、情報は、周波数領域においてそのパイロットの側方ないし周辺（ただし、そのパイロットと同じ周波数上は除く。）に拡散させるものとしてもよい。パイロットは、可能な限り高い品質で情報を伝えるようにシステムを調整するためによく用いられる。パイロットは、予めよく分かっている特性を有しているので、チャネル上で伝えられる情報とは関係なく、信号レベルの調整やクロックの同期等を行うために測定して利用することができる。本発明の原理によれば、パイロット信号は、関連するシステムにおいて他の目的ないし用途のために既に存在しているものであってもよく、そのパイロット信号を基準信号として利用してＡＤＣのキャリブレーションを行うことにしてもよい。
【００３３】
本発明の原理を適用することによってもたらされるさらなる利点ないし有利な効果としては、波形のタイプが分かっていることだけを必要としてキャリブレーション方式が基準信号に適応することが挙げられる。これにより、いくつかの異なる周波数を利用するキャリブレーション手順と拡張した補正テーブルを用いる構成の双方を採用することも可能になる。この場合、補正テーブルのアドレス指定は、以前のサンプルの値と最新のサンプルの値との差に応じて定まるアドレスによって拡張される。これにより、ＡＤＣにおける誤差の動的な側面が補正される。さらに、補正テーブルをプリロード（事前ロード）すると共にその出力をキャリブレーション方式に利用することにより、線形性の向上をより一層増進することもできる。このため、キャリブレータはフィードバック系になる。その向上は、少なくとも１つには、基準信号のより精確な振幅推定に起因する。
【００３４】
次に、図３Ａを参照すると、本発明に基づくキャリブレーションの代表的な適用形態が例示してある。ＡＤＣ３１０Ａとキャリブレータ３４０Ａが概して３００に示されている。ＡＤＣ３１０Ａは、機能する上でのアナログ入力信号を受け得るものとなっており、また、キャリブレータ３４０Ａは、キャリブレーションしたデジタル出力信号を生成するものとなっている。ＡＤＣ３１０Ａは、例えば図１におけるＡＤＣ１０５と等価ないし均等なものであってもよく、また、キャリブレータ３４０Ａは、補正テーブル３５０を含み得るものとなっている。機能する上での対象として到来する機能用信号をＡＤＣ３１０Ａによって処理しようとするときには、スイッチ３３０Ａが機能用信号の側へと接続されるが、スイッチ３３０ＢをＡＤＣ３１０Ａの出力に接続する必要はない。しかし、例えば、機能用信号が予め分かっている休止期間になっているときには、スイッチ３３０Ａが基準信号の側へと接続されると共に、スイッチ３３０ＢによってＡＤＣ３１０Ａの出力をキャリブレーション・ロジック（ＣＬ(calibration logic)）３２０に接続する。ＣＬ３２０は、補正テーブル３５０用の補正テーブル出力を生成し得るものとなっている。このような形態において、本発明に基づくＣＬ３２０のスピードは、ただ１つだけのＡＤＣ３１０Ａを用いるリアルタイムのキャリブレーションを可能にする。スイッチ３３０Ｂをキャリブレータ３４０Ａの一部とし得るのは、採用可能な一形態に過ぎないということも理解されたい。
【００３５】
このように、スイッチ３３０Ａは、機能する上での機能動作モードとキャリブレーションをするキャリブレーション動作モードの間を切り換える役割を担う。一方、スイッチ３３０Ｂは、さらにキャリブレーション中にフィードバック系が作動できるようにもする。したがって、キャリブレーションの手順は、２つの段階によって成し遂げられる。第１の段階においては、スイッチ３３０ＢがＡＤＣ３１０Ａの出力に接続される。補正テーブル３５０が習得ないし精練されると、スイッチ３３０Ｂが補正テーブル３５０の出力に接続され、それによってテーブルのより精密な微調整が可能になる。３００のＡＤＣ３１０Ａ及びキャリブレータ３４０Ａは、例えば、パイロット音を利用するキャリブレーションによって利益を得るものとしてもよい。例えば、機能用信号についてのＡＤＣ３１０Ａへの入力レンジの大部分を用いた振幅を有するパイロット音があり、かつ、スペクトルの情報を伝える部分に既知の休止期間が存在する場合には、キャリブレーションをする基準としてそのパイロットを利用し、その休止期間をＡＤＣのキャリブレーションに利用することができる。
【００３６】
次に、図３Ｂを参照すると、本発明に基づくキャリブレーションの別の代表的な適用形態が例示してある。本発明は、概して３６０に示したように、２つのＡＤＣを用いるリアルタイムのキャリブレーションも可能にする。基準信号と機能用信号は、対をなすＡＤＣ３１０Ｂ、ＡＤＣ３１０Ｃに対し、それぞれスイッチ３３０Ｃ、スイッチ３３０Ｄを介して交互に入力される。一方が基準信号を受けているときには、他方が機能用信号を受けて機能用信号に対する機能動作を行っている。ＡＤＣ３１０Ｂ、ＡＤＣ３１０Ｃは、それぞれの出力をキャリブレータ３４０Ｂ、３４０Ｃへの入力として送出する。スイッチ３３０Ｅは、キャリブレーションした出力としての供給をするために、機能用のアナログ入力信号に対応する方の送出されてくるデジタル信号を選択する。このように、キャリブレーションは、処理過程中で要望に応じて定期的ないし継続的に行うこともできるものとなっている。有利な点として、この２つのＡＤＣによる代表的な適用形態によれば、通常の動作中のドリフトや変化を考慮したキャリブレーションを通常のキャリブレーション動作中に行うことも可能になる。
【００３７】
補正テーブル３５０以外はキャリブレーションのリソースを共用することもできる点に注意されたい。すなわち、単一のキャリブレータ３４０が（例えば切換えをする手段によって）ＡＤＣ３１０ＢとＡＤＣ３１０Ｃの出力を選択的に受けるようにしてもよい（図示略）。３つのスイッチ３３０Ｃ、３３０Ｄ及び３３０Ｅは同期させてもよい。スイッチの切り換わりはサンプリング周期の一部分とし、システム中を伝わる機能する上での変換されたデータが中断しないようにする。代表的な適用形態３６０において、すべてのスイッチを同じ位相で動作させるためには、ＡＤＣ３１０Ｂ及びＡＤＣ３１０Ｃに内部遅延があってはならない。とはいっても、このことは、（図に明示してはいないが）出力のスイッチ３３０Ｅの遅延によって解決することができる。
【００３８】
次に、図４Ａを参照すると、代表的なＡＤＣと関連するキャリブレータが本発明に基づいて示される選択信号と共に例示してある。代表的なＡＤＣ３１０と代表的なキャリブレータ３４０は、概して４００に示されている。ＡＤＣ３１０に対しては、アナログ入力信号ｓ（ｔ）（例えば、空中を伝わる電波の形で図示せぬＭＳの送信機から発せられ、図１における受信機１１５で受信され、そして、ＢＳ１１０内で周波数のダウンコンバート及びフィルタリングがなされた、アナログ音声信号等）が供給される。ＡＤＣ３１０は、例えば、図１におけるＢＳ１１０のＡＤＣ１０５に相当するものであってもよい。ＡＤＣ３１０がキャリブレータ３４０を有することにしてもよい（また、このことからＡＤＣ１０５もキャリブレータ３４０を有することにしてもよい）という点も理解されたい。
【００３９】
図４Ａについての説明を続けると、ＡＤＣ３１０は、例えば、サンプラ４０５、量子化器４１０及びコーダ４１５を有するものとしてもよい。ただし、本発明が他のＡＤＣの構成に対しても適用可能であることも理解されたい。サンプラ４０５は、到来するアナログ入力信号ｓ（ｔ）をサンプリングして時間軸上で離散的なサンプル信号ｓ（ｋ）を生成するものとなっており、その時間軸上で離散的にサンプリングされたサンプル信号ｓ（ｋ）が量子化器４１０へと送出される。この信号は、続いて量子化器４１０及びコーダ４１５によってデジタル出力ｘ（ｋ）に変換される。デジタル出力ｘ（ｋ）は、補正テーブル３５０及びＣＬ３２０を有するキャリブレータ３４０に供給される。そして、キャリブレータ３４０がキャリブレーションしたデジタル信号ｙ（ｋ）を生成する。
【００４０】
次に、図４Ｂを参照すると、本発明に基づくキャリブレーション・ロジックの代表的な一実施形態の詳細が例示してある。キャリブレータ３４０は、図４ＡにおけるＡＤＣ３１０のデジタル出力信号ｘ（ｋ）を受けると共にキャリブレーションしたデジタル信号ｙ（ｋ）を生成するものとして示されている。キャリブレータ３４０は、補正テーブル３５０とＣＬ３２０を有している。デジタル出力信号ｘ（ｋ）は、ＣＬ３２０の３つの代表的な構成要素に供給される（これらの構成要素については、以下において数学的に詳細を説明する。）。第１に、デジタル出力信号ｘ（ｋ）は、推定器／計算器４６０に対する入力として供給される。推定器／計算器４６０は、（ｉ）アナログ入力の基準信号ｓ（ｔ）に関する少なくとも１つのパラメータ（例えば周波数ω）を推定すると共に、（ｉｉ）係数（例えば係数ｃｌ）を計算する。第２に、デジタル出力信号ｘ（ｋ）は、（係数ｃｌと共に）有限インパルス応答（ＦＩＲ(finite impulse response)）フィルタ４５５に対する入力として供給される。ＦＩＲフィルタ４５５は、ｓ（ｋ）の推定値を生成する（例えばｓ＾（ｋ）を生成する。なお、「＾」は、図中の“ｓ”の上に付した記号のように、直前の文字の上に付く記号であるが、明細書の文章中では便宜上並べて付記することにする。以下、他の文字に並べて付記する「＾」、「¨」、「￣」及び「〜」の記号も含めて同様。）。ここで、ｓ（ｋ）は、例えば、図４Ａにおけるサンプラ４０５の出力に相当するものであってもよい。他に採用し得る形態として、他のタイプのフィルタを代わりに用いてもよいという点に注意されたい。例えば、ＦＩＲフィルタ４５５に代えて無限インパルス応答（ＩＩＲ(Infinite Impulse Response)）フィルタを用いることにしてもよい。
【００４１】
第３に、補正計算器４６５もデジタル出力信号ｘ（ｋ）を入力として受ける。補正計算器４６５は、ＦＩＲフィルタ４５５からの計算されたｓ＾（ｋ）と共にデジタル出力信号ｘ（ｋ）を利用して補正テーブル３５０用のテーブル・エントリ（例えばｓｉの値）を演算する。キャリブレーション動作モードの間は、デジタル出力信号ｘ（ｋ）が補正テーブル３５０のアドレスを指定するのに用いられると共に、補正テーブルへの出力ｓｉがそのアドレスに対応するテーブル・エントリとして書き込まれ／記憶されるデータとなる。補正テーブル３５０は、例えば、メモリ（例えばランダム・アクセス・メモリ（ＲＡＭ(random access memory)）やシリアル・アクセス・メモリ（ＳＡＭ(serial access memory)）等）に記憶されるものとしてもよい。補正テーブル３５０については、任意のデータ構造に適宜まとめて構成してもよく、必ずしもテーブル形式である必要はないという点も理解されたい。
【００４２】
機能動作モードの間は、デジタル出力信号ｘ（ｋ）が引き続き補正テーブル３５０のアドレスを指定するのに用いられるが、そのアドレスにあるテーブル・エントリの値が読み出され／検索されて、変化するｙ（ｋ）として出力される。したがって、デジタル出力信号ｘ（ｋ）は、機能動作モードとキャリブレーション動作モードの双方において補正テーブル３５０中へと送られる。補正テーブル３５０は、機能をなすｙ（ｋ）のデータの利用をする前であって、かつ、あらゆるキャリブレーションの前に、すべての入力レベル（ｉ＝０、…、Ｍ−１）についてｓｉ＝ｘｉとする初期設定をしておくのが好ましい（このような初期設定についての明示は省略するが、好ましくは、このような初期設定をしておくとよい。）。これにより、後に、システムにおいてスケジューリングしたキャリブレーションの時期ないし段階がきた時に、キャリブレーションを実行することにしてもよい。
【００４３】
キャリブレータ３４０中に示したそれぞれの機能ユニット（構成要素）については、以下において数学的な表現形式でより十分な説明をする。ＦＩＲフィルタ４５５、推定器／計算器４６０及び補正計算器４６５については、個別の電子的ハードウェア・ユニットである必要はないことも理解されたい。他に採用し得る形態としては、例えば、汎用のＤＳＰを利用して、それぞれをソフトウェアで実現してもよい（それぞれを完全にソフトウェアで実現しても部分的にソフトウェアで実現してもよい）。また、キャリブレータ３４０及びＡＤＣ３１０を用いようとする如何なるシステム（例えばＢＳ）においても、超過演算容量を利用してそれぞれを実現することができる。さらに、それぞれをハードウェア、ソフトウェア、ファームウェア等で実現してもよく、それぞれをこれらの任意の組合せで実現してもよく、かつ／又は、それぞれがメモリ及び／若しくはプロセッサのサイクル等のリソースを共用ないし共有することにしてもよい。加えて、キャリブレータ３４０をＡＤＣ３１０の一部として組み込むことにしてもよいということも理解されたい。
【００４４】
次に、図４Ｃを参照すると、本発明に基づくキャリブレーション・ロジックの別の代表的な実施形態の詳細が例示してある。このキャリブレーション・ロジックによる代表的な実施形態の詳細は、概して４８０で表されており、特に、キャリブレーションのサンプル数が制限され得る場合での実現を対象としたものとなっている。キャリブレータ４８０においては、（図４Ｂにおけるキャリブレータ３４０の）補正計算器４６５が“（１−Ｃ）”の乗算器４８５、加算器４９０及び“Ｃ”の乗算器４９５によって置き換えられており、乗算器４９５が補正テーブル３５０の出力からのフィードバック・ループを形成している。したがって、補正テーブル３５０への入力ｓｉは、Ｃｓｉと（１−Ｃ）ｓ＾（ｋ）の和となる。キャリブレータ４８０についても同様にさらなる詳細は以下において数学的に説明する。
【００４５】
ＡＤＣのキャリブレーションをするための方式については、以前より多種多様なものが提案されている。実際に最近提案されたキャリブレーション方式としては、S.-H. LeeとB.-S. Songの“Digital-domain calibration of multistep analog-to-digital converters”, IEEE Journal on Solid-State Circuits, Vol. 27, No. 12, pp. 1679-1688, 1992において提案されたデジタル領域のみで作用するキャリブレーション方式がある（このS.-H. LeeとB.-S. Songの“Digital-domain calibration of multistep analog-to-digital converters”, IEEE Journal on Solid-State Circuits, Vol. 27, No. 12, pp. 1679-1688, 1992は、これによってここにそっくりそのまま参照によって取り込まれる。）。LeeとSongの論文中にあるような方法に関しては、コード誤差を測定するために精確な信号発生器や測定装置を必要とするという１つの難点がある。
【００４６】
これとは対照的に、本発明に基づくＡＤＣ用のキャリブレーション方式は、かかる精確な信号発生器や測定装置を必要としない。その方式は、全面的にデジタルで実現することもでき、かつ、完全にソフトウェアで実現することもできる。さらに、それは内部のキャリブレーション回路を必要としない。一方では、そのキャリブレーション方式は、ＡＤＣの入力に対して接続するキャリブレーション信号を必然的に伴う。また、それは、コード誤差を直接メモリに記憶することを含むものとしてもよく、そうすれば結果として通常の変換が誤差の計算によって遅くなることはなくなる。
【００４７】
キャリブレーションの手順では、正弦波信号、いくつかの正弦波信号の和、のこぎり波信号、三角波信号等のような既知の波形をキャリブレーション信号として利用する。以下に説明する代表的な実施形態においては、正弦波状のキャリブレーション信号に係るキャリブレーション方式を説明するが、他のタイプの波形を使うこともできるという点も理解されたい。その方式は、次のような代表的な機能ブロックに分解することができる（それぞれの機能ブロックについては、以下においてさらに詳細に説明する。）。すなわち、第１の機能ブロックは、アナログ入力ｓ（ｔ）の周波数を推定するプロセッサである。このプロセッサ（第１の機能ブロック）では、量子化されたＡＤＣの出力ｘ（ｋ）から推定値ω＾を演算する。第２の機能ブロックは、入力としてＡＤＣの出力ｘ（ｋ）を有する線形時不変のＦＩＲフィルタであって、そのフィルタの特性が雑音利得を最小とするように設定された係数を有するものとなっている。そのフィルタの出力ｓ＾（ｋ）は、与えられたサンプリングの各時点におけるアナログのキャリブレーション信号を再構成したもの（原則としては振幅が連続的で時間軸上では離散的な信号）となる。そして、第３の機能ブロックは、ｘ（ｋ）及びｓ＾（ｋ）に基づいて更新した再構成テーブルを演算するプロセッサである。
【００４８】
本発明に基づくキャリブレーション方式によって導き出される過程を要約すると、次の表１のようになる。
【表１】
0004679032.tif 000002
【００４９】
始めに、キャリブレーション信号をサンプリングして量子化する。キャリブレーション信号ｓ（ｔ）は、周波数Ｆ［Ｈｚ］、Ａ＞０の振幅Ａ［ボルト］及び初期位相φ［ラジアン］を有する時間軸上で連続な（ｔ［ｓ］を時刻とした）正弦波である。すなわち、
【数１】
0004679032.tif 000003
である。サンプリング周波数をＦＳ［Ｈｚ］とすると、周波数Ｆは（０，ＦＳ／２）の範囲にある。サンプリング・レートＦＳを有する理想的なＳ／Ｈ回路によれば、結果として時間軸上で離散的な信号
【数２】
0004679032.tif 000004
が得られる。ここで、ω＝２πＦ／ＦＳは、（０，π）における規格化（角）周波数であり、ｋは、作動時間の（整数の）インデックスである。
【００５０】
ｂビットの一様量子化器を考える。一般性を失うことなく取扱いを容易にするため、ＡＤＣの最大の振れ幅が±１であるものとする。すると、分解能は
【数３】
0004679032.tif 000005
となる。J. G. ProakisとD. M. ManolakisのDigital Signal Processing-Principles, Algorithms and Applications, Prentice Hall International, Third Edition, 1996, Chapter 9.2, pp. 748-762（この文献は、これによってここにそっくりそのまま参照によって取り込まれる。）にも示されているように、ｂビットの量子化した信号ｘ（ｋ）＝Ｑｂ［ｓ（ｋ）］は、次の数４によって数学的に表されているようにモデル化することができる。
【数４】
0004679032.tif 000006
ここで、Ｑｂ［・］は、ｂビットの量子化器を表し、ｅ（ｋ）は、分散
【数５】
0004679032.tif 000007
を有する白色で平均値がゼロの量子化雑音である。量子化されたＡＤＣの出力を表現している数４〜数５によるモデルは、小さな量子化ステップのΔと２つの連続するサンプル間でｓ（ｋ）がいくつかの量子化レベルを超えて変動する場合とに対して有効であることが分かっている。
【００５１】
ＡＤＣについての品質の尺度ないし基準は、量子化雑音の電力に対する信号電力Ｐの比として定義される信号対量子化雑音比（ＳＱＮＲ(signal-to-quantization noise ratio)）である。すなわち、
【数６】
0004679032.tif 000008
である。ここで、第２番目の等式では数５を利用した。数２におけるｓ（ｋ）については、Ｐ＝Ａ２／２とみなされる。数６によれば、ビットを追加する毎にＳＱＮＲが２０ｌｏｇ１０２≒６ｄＢずつ増加することが分かる。
【００５２】
第２に、量子化された入力ｘ（ｋ）からキャリブレーション信号ｓ（ｋ）を再構成するために、Ｌ次のＦＩＲフィルタを利用する。すなわち、
【数７】
0004679032.tif 000009
とする。フィルタ係数（ｌ＝０からｌ＝Ｌまでの｛ｃｌ｝）としては、雑音を含まない数２による正弦波状の入力に対してｓ＾（ｋ）≡ｓ（ｋ）となるように（その結果としてトランジェントが消失するように）するものを求める。さらに、｛ｃｌ｝としては、白色（量子化）雑音に対する感度を最小とするものを求める。雑音に対する感度、すなわち、いわゆる雑音利得（ＮＧ(noise gain)）は、次の数８で表される。
【数８】
0004679032.tif 000010
解くべき最適化問題は、
【数９】
0004679032.tif 000011
である。ここで、ｓ（ｋ）は、数２における正弦波である。この最適化問題は、P. Ha¨ndel,“Predictive digital filtering of sinusoidal signals”, IEEE Transactions on Signal Processing, Vol. 46, No. 2, pp. 364-375, February 1998（この文献は、これによってここにそっくりそのまま参照によって取り込まれる。）において解かれており、解としては次の結果が当てはまる。
【数１０】
0004679032.tif 000012
ここで、
【数１１】
0004679032.tif 000013
【数１２】
0004679032.tif 000014
【数１３】
0004679032.tif 000015
である。再構成フィルタは、ωを推定値ω＾で置き換えた数１０〜数１３によって係数を決定した数７で構成することができる。推定値ω＾は、Ａ／Ｄ出力ｘ（ｋ）から以下に説明するようにして得られる。
【００５３】
第３に、キャリブレーション信号ｓ（ｔ）の周波数を推定する。数１０〜数１３のフィルタ係数は、キャリブレーション信号ｓ（ｔ）の初期位相や振幅には依存せず、ωのみに依存する。雑音によって損なわれた正弦波状信号の周波数を推定するのに利用できる方法はいくつかある。例えば、D.C. RifeとR.R. Boorstynの“Single tone parameter estimation from discrete-time observations”, IEEE Transactions on Information Theory, Vol. IT-20, No.5, pp. 591-598, 1974（この文献は、これによってここにそっくりそのまま参照によって取り込まれる。）には、周波数の推定が次のような数学的記述によって表せることが示されている。
【数１４】
0004679032.tif 000016
数１４の最大値を求めることは、反復の最小化を伴った高速フーリエ変換を用いて実行することもできる。数１０〜数１３においてωの代わりに数１４による推定値ω＾を用いることにより、ｘ（ｋ）からのｓ（ｋ）の再構成が実現される。
【００５４】
そして第４に、次に述べる代表的なアルゴリズムを用いて再構成テーブルを更新することができる。その方式は、S.P. Lloyd,“Least squares quantization in PCM”, IEEE Transactions on Information Theory, Vol. IT-28, pp. 127-135, March 1982（この文献は、これによってここにそっくりそのまま参照によって取り込まれる。）によって導き出されているような、Ｅ［ｅ（ｋ）２］を最小にするという観点で最適な再構成レベルをスカラー量子化によって表す表現形式に基づくものである。
【００５５】
ＡＤＣからの量子化された出力ｘ（ｋ）は、時刻ｋにおいてとり得る値としてＭ＝２ｂ個の異なる値を有する。それらを
【数１５】
0004679032.tif 000017
とする。ここで、ｘｉは、一様量子化器のｉ番目のレベルに対応する。ｋ∈｛Ｌ，Ｌ＋１，…，Ｎ−１｝について、Ａｉ（ｍ）をＬ≦ｋ≦ｍの間にｘ（ｋ）がｘｉに等しかった回数とし、かつ、Ａｉ（Ｌ−１）＝０とする。すると、再構成テーブル
【数１６】
0004679032.tif 000018
は、ｓ＾（ｋ）から次のようにして構成することができる。すなわち、ｉ＝０、…、Ｍ−１のｓｉに対し、初期値としてｓｉ＝ｘｉを割り当てる。そして、時刻ｋ≧Ｌにおいてｘ（ｋ）＝ｘｉであったとすれば、ｓｉを
【数１７】
0004679032.tif 000019
とすることによって更新する。データが処理され、かつ、テーブルが更新された後では、量子化器の動作は次のようになる。すなわち、入力信号がｘ（ｋ）＝ｘｉに量子化されるサンプルｓ（ｋ）を生じさせると、更新されたテーブルを利用して、量子化した値ｘｉを出力ｓｉに再マッピングする。
【００５６】
数１７における式では、入力信号ｘ（ｋ）において現れたすべてのレベルに対して推定値の平均を計算する。平均化のプロセスは、ローパスフィルタと同様のものと考えることもできる。すなわち、キャリブレーションのサンプル数に制限がある場合（例えば、限られたキャリブレーション時間や平均値計算における演算分解能等のためにキャリブレーションのサンプル数が制限される場合）の実現形態については、平均化をローパスフィルタに置き換えることもできる。したがって、各レベル毎の限られたキャリブレーションのサンプル数に対しては、数１７の式を
【数１８】
0004679032.tif 000020
として近似することにしてもよい。変数“ｉ”を定めるｘ（ｋ）のレベルは（図４Ｃにおける）補正テーブル３５０に対するアドレスとしての役割を果たすので、数１８によって定義されるようなキャリブレーションの機能は、“（１−Ｃ）”の乗算器４８５、加算器４９０及び“Ｃ”の乗算器４９５によって実現することもできる。
【００５７】
図４Ｃに例示した本発明の採用し得る実施形態を再び参照すると、補正テーブル３５０は、それぞれのサンプルに対する２段階の機能、すなわち、それぞれのサンプルに対する１つの読出段階と１つの書込段階を有するものとなっている。レベルｉの入力信号ｘ（ｋ）は、両方の段階において補正テーブル３５０に対するアドレスのような役割を果たす。第１段階においては、ｙ（ｋ）が補正テーブル３５０からの値ｓｉをとり、そして、第２段階の終わりまでｙ（ｋ）がそれに維持される。この値ｓｉは、“Ｃ”を乗算され、そして、“（１−Ｃ）”を乗算された推定値ｓ＾（ｋ）と加算される。第２段階においては、その加算後の出力が補正テーブル３５０に書き込まれる。機能する上でのデータの変換中は、補正テーブル３５０が出力ｙ（ｋ）に対して依然としてｘ（ｋ）を値ｓｉにマッピングするが、補正テーブル３５０への書込動作は全く実行されない。補正テーブル３５０の初期設定をしない場合には、フィルタリングの機能による過渡応答がより多く現れる可能性が高いため、補正テーブル３５０の初期設定をした場合よりも多くのサンプルが必要になる。そこで、フィルタ４５５の入力がｙ（ｋ）に接続されていない間（すなわち、図３Ａにおけるスイッチ３３０Ｂによって作動させることのできるフィードバックの状態になっていない間）に、より長いキャリブレーション段階によって補正テーブル３５０を初期設定することもできる。また特に、ＡＤＣ３１０に対する基準の入力信号ｓ（ｔ）の周波数がフィルタ４５５の通過帯域外にずれることがない場合には、初期設定の過程中に周波数の推定と係数の計算も別個に遂行することにしてもよい。
【００５８】
次に、図５を参照すると、本発明の一実施形態に基づくＡＤＣのキャリブレーションをするフローチャート形式の代表的な方法が例示してある。フローチャート５００は、ＡＤＣの入力に対してアナログのキャリブレーション信号を加えることによって始まる（ステップ５１０）。ＡＤＣは、そのアナログのキャリブレーション信号の入力に基づいたデジタル出力を生成する（ステップ５２０）。デジタル領域での動作が行われ、キャリブレーション信号に関する少なくとも１つのパラメータがＡＤＣのデジタル出力に基づいて推定される（ステップ５３０）。前記アナログのキャリブレーション信号の波形のタイプと１つ又は２つ以上の推定されたパラメータとに基づき、キャリブレーション信号がデジタル領域で再構成され（ステップ５４０）、再構成データ構造を生成して記憶ないし蓄積することができる。ＡＤＣのデジタル出力が再構成データ構造における値と比較され、補正データ構造が判断ないし決定される（ステップ５５０）。その後、補正データ構造（例えばメモリ中のテーブル等）は、機能用信号のＡ／Ｄ変換に対して適用することができる（ステップ５６０）。
【００５９】
この結果として、機能用信号のデジタルＡＤＣ出力に対して補正データ構造におけるエントリを適用することにより、ＡＤＣのキャリブレーションがなされる。有利な点として、補正データ構造は、例えば温度ドリフト等を考慮して継続的に更新することもできる。フローチャート５００に示した方法は、第１の粗調整段階と考えることもでき、この第１の粗調整段階は、第２の段階における補正テーブルのより精密な微調整を選択的に伴うものとしてもよい。その第２の段階の間は、補正テーブルを通過したデータがキャリブレータへと入力される。また、その第２の段階は、補正テーブルの初期設定を行うのであれば単独で十分なキャリブレーションをするためのものとすることもできる。
【００６０】
次に、図６を参照すると、グラフ形式による代表的な基準信号の再構成解析が例示してある。例として、グラフ６００においては、ｂ＝８、１２及び１６とした場合について、サンプリングされたキャリブレーション信号ｓ（ｋ）を量子化されたデータｘ（ｋ）＝Ｑｂ［ｓ（ｋ）］から再構成する精度を示してある。理論的な向上（実線）及び実験による向上（“＋”）をするｂＩＭＰは、フィルタ長Ｌの関数として示してある。
【００６１】
ｓ（ｋ）が正弦波状であることが予め分かっていることを利用した有効なビット数、すなわち、ｓ（ｋ）が正弦波状であることが予め分かっていることを利用して向上させたビット数は、
【数１９】
0004679032.tif 000021
によって与えられる。ここで、第２番目の等式は、P. Ha¨ndel,“Predictive digital filtering of sinusoidal signals”, IEEE Transactions on Signal Processing, Vol. 46, No. 2, pp. 364-375, 1998において確認できるように、長いフィルタ（すなわちＬ≫１）に対して雑音利得がＮＧ≒２／Ｌになるという近似に基づいている。
【００６２】
横座標軸に沿った“フィルタ長Ｌ”及び縦座標軸に沿った“分解能（ビット）”によるグラフ６００には、再構成方式の性能が例示されている。ｂ＝８、１２及び１６の場合について、異なるフィルタの長さＬに対し、周波数ω＝０．５を有する正弦波状入力の回復において絶対的な向上をするｂＩＭＰが表示されている。上述したように、グラフ６００においては、実線が数１９によって計算した理論的な値を表し、十字記号がシミュレーションによって計算した値を表している。実験による値は、理想的な一様量子化器について計算したものである。周波数は数１４に基づいて推定してあり、また、実験による向上は長さ１０，０００サンプルのシーケンスを利用して測定してある。グラフ６００からは、６１０において、Ｌ＝１００について量子化されるｂ＝１２ビットの正弦波がｂＩＭＰ＝１４．８ビットの分解能によって再構成され得ることが分かる。
【００６３】
次に、図７を参照すると、グラフ形式での代表的なキャリブレーションをしていない性能特性及びキャリブレーションをした性能特性が例示してある。キャリブレーションをしていないグラフ７００とキャリブレーションをしたグラフ７５０においては、シミュレーションの結果が与えられている。それぞれのグラフにおいては、“周波数（ＭＨｚ）”が横座標軸に沿って表されており、“電力（ｄＢＦＳ）”が縦座標軸に沿って表されている。本発明の一実施形態の性能は、１２ビットのＡＤＣを表現したシミュレーション・モデルからのデータに対して評価した。使用したキャリブレーション信号のパラメータは、Ｆ＝１１．２１８２６［ＭＨｚ］、Ａ＝０．８９［Ｖ］（すなわち−１ｄＢＦＳの信号レベル）及びＦＳ＝５０［ＭＨｚ］である。シーケンスの長さは、Ｎ＝８２０００（すなわち１．６４ｍｓ）である。
【００６４】
シミュレーション・モデルからの出力ｘ（ｋ）は、スプリアス・フリー・ダイナミック・レンジ（ＳＦＤＲ(spurious free dynamic range)）と信号対雑音及び歪み比（ＳＮＤＲ(signal to noise and distortion ratio)）によって特性が表される。キャリブレーションをしていないＡＤＣモデルから測定された数値は、
【数２０】
0004679032.tif 000022
である。表２においては、キャリブレーション後のＳＦＤＲ及びＳＮＤＲを再構成フィルタの長さＬの関数として示してある。キャリブレーションをしたＡＤＣについては、入力の周波数Ｆ＝１．５５ＭＨｚとＦ＝１１．２ＭＨｚのそれぞれに対して性能を測定してある。表２からは、ＳＦＤＲの向上が３０ｄＢにまで至り、かつ、ＳＮＤＲの向上が１５ｄＢにまで至ることが分かる。
【表２】
0004679032.tif 000023
【００６５】
再び図７についての説明を続けると、示されているのは、Ｆ＝１．５５ＭＨｚの−１ｄＢＦＳでの入力に対する性能特性である。具体的には、１．５５ＭＨｚでの単一音に対する、キャリブレーションをしていない１２ビットＡＤＣについての性能特性（グラフ７００）及びキャリブレーションをした１２ビットＡＤＣについての性能特性（グラフ７５０）が示されている。キャリブレーションをした方のグラフ７５０においては、電力のスパイクがほとんど除去されている。さらに、キャリブレーションをした１２ビットＡＤＣにおいては、ＳＮＤＲが１４ｄＢ高くなっており、かつ、ＳＦＤＲが３１ｄＢ高くなっている。
【００６６】
ＡＤＣのためのキャリブレーション方式を上に示して説明した。代表的な利点ないし有利な効果も例示され、性能はＡＤＣのシミュレーション・モデルを利用することによって評価することもできる。具体的には、１２ビットＡＤＣについて、ＳＦＤＲがおおよそ３０ｄＢ向上し、かつ、ＳＮＤＲがおおよそ１５ｄＢ向上することを例示した。
【００６７】
本発明の別の実施形態によれば、ＡＤＣへの入力信号（例えば基準信号ないしキャリブレーション信号等）が当該ＡＤＣのダイナミック・レンジを超えると、その結果としてクリップされた出力のデジタル信号が発生する。そのクリップされた（一ないし複数の）部分を含むデジタル信号は、最高のレベルと最低のレベルを除くすべての量子化レベルに亘って当該ＡＤＣを正確にキャリブレーションできるようにデジタル領域において都合良く再構成される。
【００６８】
次に、図８を参照すると、本発明の別の実施形態に基づくＡＤＣのキャリブレーションをするフローチャート形式の代表的な方法が概して８００に例示してある。ＡＤＣのキャリブレーションを行うために、ＡＤＣでは、そのＡＤＣのフルスケールの振れ幅を超える（例えば基準用ないしキャリブレーション用の）アナログ入力を受ける（ステップ８１０）。そのアナログ入力信号は、クリップされたデジタル出力に変換される（ステップ８２０）。そのクリップされた（一ないし複数の）部分を含むＡＤＣのデジタル出力は、それ以降にＡＤＣのより完全かつ正確なキャリブレーションができるように（例えば、入力信号の波形に関する情報（例えば波形のタイプ）やその既知の（１つ若しくは複数の）パラメータないし推定した（１つ若しくは複数の）パラメータを利用して）再構成される（ステップ８３０）。本発明に基づく改善したキャリブレーションの他の側面及び／又は他の採用し得る形態については、以下においてさらに説明する。
【００６９】
クリップされた（例えば正弦波状の）信号に対する非線形な再構成方式について説明する。この方式は、１つ又は２つ以上の関連するパラメータの様相を推定することを伴う上述したＡＤＣのキャリブレーションをする方式を改善するためにオプションとして利用するものとしてもよい。この方式は、特に、キャリブレーション／基準信号の振れ幅がＡＤＣの最大の振れ幅を超える場合に有利なものとなっている。好ましい実施形態としては、予測フィルタを用いることにより、クリップされた信号の再構成を達成するものが挙げられる。
【００７０】
次に、一実施形態の数学的な導出と解説について述べる。ｘ（ｋ）を時間軸上で離散的なクリップされた正弦波
【数２１】
0004679032.tif 000024
とする。ここで、ＵＵとＵＬはある正の定数であり、かつ、
【数２２】
0004679032.tif 000025
である。数２２においては、Ａ＞０が振幅（典型的にはＡ＞（ＵＵ，ＵＬ））であり、ωが（角）周波数であり、φが初期位相である。
【００７１】
次に、図９を参照すると、概して９００において、ｓ（ｋ）及びｘ（ｋ）により、本発明に基づいて取り扱うことができるクリップされた信号とクリップされていない信号が例示してある。９００の信号は、典型的なｓ（ｋ）の振る舞い（上段のグラフ）とｘ（ｋ）の振る舞い（下段のグラフ）を例示しており、ｘ（ｋ）の方がクリップされた信号となっている。代表的な９００のグラフとしては、Ａ＝１、ＵＵ＝０．８及びＵＬ＝０．９としたものが挙げられる。
【００７２】
解決すべき課題は、観測値｛ｘ（ｋ）｝から元々の信号｛ｓ（ｋ）｝を再構成することである。非線形なフィルタリング・アルゴリズム
【数２３】
0004679032.tif 000026
を考える。ここで、ｓ＾（ｋ）は、観測値｛ｘ（ｋ）｝に基づくｓ（ｋ）の推定値である。２つの異なる代表的な筋書として、例えば、ｉ）ｓ￣（ｋ）を過去の観測値｛ｘ（ｋ），ｘ（ｋ−１），…｝のみに基づくものとする場合と、ｉｉ）ｓ￣（ｋ）をすべての観測値に基づくものとする場合が考えられる。以下、前者の筋書について考える。後者の筋書のための解決策については、その後で説明する。
【００７３】
まず（初めの解説を簡潔にし、かつ、理解をし易くするために）、ｌ＜ｋに対してｘ（ｌ）＝ｓ（ｌ）とし、かつ、ｌ≧ｋに対してｘ（ｌ）＝ＵＵとする。すると、ｌ＝ｋ、ｋ＋１、…に対するｓ＾（ｌ）については、時刻ｋ−１に至るまでの観測値（時刻ｋ−１の観測値を含む。）に基づいて求めることになる。このような推定値をｓ＾（ｋ＋ｐ｜ｋ−１），ｐ＝１、２、…で表す。ここで、ｐは、時刻ｋ−１に対する関係での予測水平軸に当たるものである。ｓ＾（ｋ＋ｐ｜ｋ−１）は、以前の観測値の線形結合として得られるものとする。すなわち、
【数２４】
0004679032.tif 000027
とする。ここで、｛Ｃｐｌ｝（ｌ＝０、…、Ｌ）はフィルタ係数である。フィルタ長Ｌは、数値上の複雑さと雑音排除の観点から見た性能とのトレード−オフを決定する構成変数ないし設計変数である。適切なフィルタ係数｛Ｃｐｌ｝を見つけることができれば、フィルタ
【数２５】
0004679032.tif 000028
によって前記課題は解決される。予測の拘束条件は、
【数２６】
0004679032.tif 000029
として数式で表すことができる。ここで、ｓ（ｋ）は数２２で定義される。Ｌ＞２に対しては、この拘束条件を満たすことのできる係数｛Ｃｐｌ｝の組が無限にあるので、フィルタ係数の選択にはある程度の柔軟性がある。代表的な実現形態（例えば、以下の図１１に例示するような実現形態）としては、フィルタの雑音利得ＮＧを最小とするような拘束条件、すなわち、
【数２７】
0004679032.tif 000030
を追加するのが合理的である。ここで、雑音利得は、次の数２８によって定義される。
【数２８】
0004679032.tif 000031
数２７の最適化問題は、P. Ha¨ndel,“Predictive digital filtering of sinusoidal signals”, IEEE Transactions on Signal Processing, Vol. 46, No. 2, pp. 364-375, February 1998（この文献は、ここにそっくりそのまま参照によって取り込まれる。）において解かれている。その解は（Ｔが転置行列を表し、かつ、−１が逆行列を表すものとして）、
【数２９】
0004679032.tif 000032
である。ここで、フィルタ係数はベクトルＣｐにまとめられている。すなわち、Ｃｐ＝（Ｃｐ０…ＣｐＬ）Ｔである。また、
【数３０】
0004679032.tif 000033
である。数２６の拘束条件を満たす限り、他のフィルタ係数を選択することも可能である。フィルタの構成ないし設計をするためには、他の規準を代わりに利用することにしてもよい。ただし、代表的な実現形態としては、量子化雑音のスペクトルが一般にフラットであると考えられることから、他の採用し得る方法と比べると通常は雑音利得を最小にする構成が好適な選択肢である。
【００７４】
非線形な態様でデータを処理する代表的なリアルタイムのアルゴリズムを提供する。次の表３においては、その代表的なアルゴリズムを擬似コードで要約してある。
【表３】
0004679032.tif 000034
上の表３に擬似コードで要約した代表的なアルゴリズムは、（ｉ）再構成をすべきデジタル出力がＡＤＣの最大振れ幅以上若しくは以下であるかどうかに応じて処理を行い、かつ、（ｉｉ）再構成をすべきデジタル出力がＡＤＣの最大振れ幅以上若しくは以下であったサンプルの数に応じて処理を行うものとなっている。
【００７５】
次に、図１０を参照すると、本発明に基づくフィルタリング機構が概して１０００に例示してある。フィルタリング機構１０００は、例えば、上記表３に擬似コードで表したアルゴリズム中の部分に係る一実施形態として利用することもできる。また、代わりに他の実現形態を採用することも可能である。フィルタリング機構１０００は、“ｐＭＡＸ”個のフィルタと判定の制御がなされるスイッチ１０１０とを利用するものとしてブロック図で例示してある。各フィルタ（“ｐ＝１”等と標記された各フィルタ）は、数２９により決定した係数を用いる数２６に従って構成ないし設計するものとしてもよく、また、“Ｄ”の各ブロックは、単位遅延に相当するものとしてもよい。判定制御スイッチ１０１０は、表３の擬似コードにおける変数“ｐ”によって制御することもできる。一つの思想のアプローチとしては、“ｐ＝１”、“ｐ＝２”、…、“ｐ＝ｐＭＡＸ”の各フィルタをＦＩＲフィルタにする、すなわち、時間的に遅延させてそれぞれ異なる係数により重み付けした入力信号値のアレイで出力の値を形成する、ということも考えられる。この思想のアプローチの下では、ｘ（ｋ）の信号が限界に達したときに、ｘ（ｋ−１）からｘ（ｋ−Ｎ）までの値をフィルタ長に応じて含んでいる“ｐ＝１”の第１のフィルタを循環型ないし回転型の循環マルチプレクサ（ＭＵＸ）スイッチ１０１０が選択する。
【００７６】
上述した想定の下では、ｘ（ｋ−１）が最新で信頼性のある入力信号の値であり、それ故に“Ｄ”で表した（各）遅延素子がある。次のクロック・パルスが発生すると、循環ＭＵＸスイッチ１０１０は、２つの“Ｄ”素子が直列に接続されている結果としてｘ（ｋ−１）からｘ（ｋ−Ｎ）までの値を含むことになる“ｐ＝２”のフィルタへと接続する。したがって、ＦＩＲフィルタについては、ｘ（ｋ−１）からｘ（ｋ−Ｎ）までの蓄積された値を保持することはできるので、出力信号を形成するための各重み付け係数を変えることだけが必要となる。“ｐ＝１”…“ｐＭＡＸ”の各ブロックについてのそれらの係数は、それぞれ互いに異なり、同じアレイの内容に対してそれぞれのフィルタの出力において生成される蓄積されたレプリカの位相シフトに対応する。
【００７７】
このように、フィルタリング機構１０００は、いくつかのフィルタにおける係数を計算して予め記憶しておくことを可能にするアプローチを例示したものとなっている。したがって、キャリブレーションを最速のスピードで実行する場合には、各フィルタを予め構成しておき、ＮＬＰにおいて制御をする側面が循環スイッチ１０１０だけになるようにすることもできる。しかし、図１１における推定器／計算器のブロック４６０′は、このアプローチにおけるｐのそれぞれの値に対する係数の組を計算するものとなっている。（本発明におけるＮＬＰの実現形態については、以下において図１１を参照しつつさらに説明する。）この実施形態では、それぞれの新たな出力のためにｘ（ｋ−１）からｘ（ｋ−Ｎ）までの同じ入力信号のデータを用いている。他に採用し得る実現形態としては、（図１０におけるように）“ｐ＝１”で示される補間フィルタと（図４Ｂ及び図１１における）信号推定フィルタＨ（ｚ）４５５を組み合わせて１つのフィルタを構成することにしてもよい。その結果として得られるフィルタの機能は、（例えば段階に基づいて）２つのフィルタに分けることにしてもよい。
【００７８】
表３のアルゴリズムを参照しつつ上に説明した第１のアプローチでは、予測値ｓ＾（ｋ）が｛ｓ￣（ｋ−ｐ），…，ｓ￣（ｋ−ｐ−Ｌ）｝の線形結合によって形成される。第２のアプローチ（例えば代わりに採用し得るアプローチ）としては、ＵＵと−ＵＬに等しいサンプルを除外し、｛ｘ（ｋ−ｐ），…，ｘ（ｋ−ｐ−Ｌ）｝の線形結合によって予測値を形成するものが挙げられる。この第２のアプローチによる性能は、前記第１のアプローチによる性能より良好なものにもなり得るが、数値上の複雑さがより増大するという代償を伴う。すなわち、第１のアプローチについては、それぞれ異なるｐの値に対してフィルタ係数ｃｐを予め演算してテーブルに記憶しておくことができる。一方、第２のアプローチは、予測値を求める度に数２７の最適化問題と同様の最適化問題を解くことを伴う。第３のアプローチ（例えば他の代わりに採用し得るアプローチ）としては、例えば、オフライン処理で利用し得るものが挙げられる。オフライン処理の状態においては、クリップされたサンプルの予測値は、逆に戻った時間でのフィルタリングに加えて（例えば先に進んだ順方向での）上述したようなフィルタリングにも基づくものとすることもできる。状況によっては、順方向の予測値と逆方向の予測値の双方に基づく平均した予測値によって性能を向上させることもできる。
【００７９】
以上説明したように、前記特許出願におけるのと同様、ＡＤＣのキャリブレーションをする方法及び装置は、ある実施形態では、アナログ発振器から純音を入力することと、サンプリングされて量子化された信号だけに基づいて、すなわち、ＡＤＣからの出力を用いて、実際のキャリブレーションを実行することとを、伴うものとすることができる。このキャリブレーションは、完全にソフトウェアで実行することもできる。しかしながら、前記特許出願における方法及び装置には少なくとも１つの不具合が残っており、この一部継続出願は、その少なくとも１つの不具合に対処するものとなっている。その少なくとも１つの不具合を例によって説明するため、取扱いが容易になるようにＡＤＣの最大の振れ幅が±１［Ｖ］である場合を想定する。理想的には、発振器出力（例えばｓ（ｔ）＝Ａｓｉｎ（２πＦｔ））の振れ幅を±１［Ｖ］（０ｄＢＦＳ）とし、キャリブレーション・プロセス中にＡＤＣのすべての量子化レベルが発生するようにする。振幅Ａが１［Ｖ］よりも小さい場合には、ＡＤＣが完全にはキャリブレーションされないことになり、そのことによって性能に損失が生じる。一方、Ａが１［Ｖ］よりも大きくなった場合には、ｓ（ｔ）の振れ幅がＡＤＣの最大の振れ幅を超えてしまい、その結果として誤ったキャリブレーションがなされることになる。
【００８０】
次の表４は、１２ビットの不完全なＡＤＣに係る代表的な一シミュレーション・モデルについて、性能に対するキャリブレーション信号の振幅の振れ幅の影響を例示したものである。
【表４】
0004679032.tif 000035
表４においては、信号対雑音及び歪み比（ＳＮＤＲ(signal-to-noise-and-distortion ratio)）とスプリアス−フリー−ダイナミック・レンジ（ＳＦＤＲ(spurious-free-dynamic range)）の観点から見た性能が表示してある。この代表的なシミュレーションにおけるキャリブレーションは、Ｆ＝１１．２１８２６［ＭＨｚ］として、それぞれ異なる振幅、すなわち、Ａ∈｛０．８９，１．００，１．１２｝［Ｖ］（それぞれ−１，０，１ｄＢＦＳ）に対して（５０ＭＨｚのサンプリング周波数で）実行してある。評価は、Ｆ＝１．５５０２９７［ＭＨｚ］及び０ｄＢＦＳで実行してある。ＳＦＤＲ及びＳＮＤＲの値としては、キャリブレーションしていないＡＤＣに係るものと、キャリブレーションしたＡＤＣであって提案した非線形な補償器を伴うＡＤＣと伴わないＡＤＣの双方に係るものとが含まれている。キャリブレーション信号は、Ｆ＝１１．２１８２６ＭＨｚであって、それぞれ｛−１，０，＋１｝ｄＢＦＳの振幅を有するものとなっている。表４については、ＳＦＤＲとＳＮＤＲがＦ＝１．５５０２９７ＭＨｚ及び０ｄＢＦＳで測定されている。表４における値は、図１１を参照しつつ以下に説明するＮＬＦ１１２０を含んだ実施形態を利用して得られたものである点にも注意されたい。
【００８１】
表４によれば、補償をしていないキャリブレーション（例えば、前記特許出願においても提示されている発明だけを単独で利用したキャリブレーション）については、キャリブレーション信号の振幅の振れ幅に応じて性能に著しい差が得られていることが分かる。本発明の原理を理解すれば予測できるように、３つのうちで最良のキャリブレーションが成し遂げられるのは０ｄＢＦＳの場合である。注意すべき点として、キャリブレーション信号ｓ（ｔ）がＡＤＣの最大の振れ幅を超える場合には、キャリブレーションをしたＡＤＣの性能がキャリブレーションをしていないＡＤＣの性能よりも実際には悪くなっている。利点ないし有利な効果としては、前記特許出願においても提示されているキャリブレーション方式に対して、先に述べたところ（例えば、ＡＤＣのデジタル出力におけるクリップされた（一ないし複数の）部分の再構成等）に基づく非線形なフィルタリング手法を加えることにより、性能が著しく向上している。表４は、１ｄＢＦＳでのキャリブレーション信号について、上に見られる効果ないし影響を補償器が十分に排除していることを示している。
【００８２】
次に、図１１を参照すると、本発明に基づくキャリブレーション・ロジックの別の代表的な実施形態の詳細が概して３４０′に例示してある。キャリブレータ３４０′は、図４Ｂにおけるキャリブレータ３４０の構成要素及び動作原理と実質的に同様な構成要素及び動作原理を含んでいる。ただし、キャリブレータ３４０′は、図８のフローチャート８００、上記表３の擬似コード、図１０のフィルタリング機構１０００等に基づいた（一ないし複数の何等かの）構成要素や動作原理を取り入れることができるものとなっている。例えば、キャリブレータ３４０′はＮＬＰ１１１０を有しており、このＮＬＰ１１１０は、｛Ｃｐｌ｝の各係数を入力として受けるものとすることができ、それ故に数２９による｛Ｃｐｌ｝の各係数の計算以外の、上記表３における擬似コードによって表される機能を有するものとすることもできる。
【００８３】
ＮＬＰ１１１０は、入力として、（図４Ａにおける）ＡＤＣ３１０からのデジタル出力信号ｘ（ｋ）と推定器及び係数計算器４６０′からの各係数｛Ｃｐｌ｝とを受ける。他に採用し得る形態として、｛Ｃｐｌ｝の各係数は、ＮＬＰ１１１０若しくは別の処理用構成要素によって計算するものとしてもよい。推定器及び係数計算器４６０′は、０からＫまでの範囲にあるすべてのｐの値に対する｛Ｃｐｌ｝の各係数を計算するものとしてもよい。ここで、Ｋは、補間して予測するサンプルの予め定めた最大数としてもよい。推定器及び係数計算器４６０′の間で｛Ｃｐｌ｝の各係数を伝えるパスには相当な量の情報が含まれるが、そのパス（例えば、ソフトウェアの行列／ベクトル変数、バス、並列リード線等）が動作状態となる必要があるのは、例えば図５や図１２におけるステップ５３０に対応する段階の間だけである。
【００８４】
ＮＬＰ１１１０の出力ｓ￣（ｋ）は、フィルタ（例えばＦＩＲフィルタ）４５５に対する入力を与える。その後、ＦＩＲフィルタ４５５は、ｓ＾（ｋ）を生成すると共にｓ＾（ｋ）を補正計算器４６５に供給することにより、図４Ｂを参照しつつ先に説明したような動作を実行するものとしてもよい。本発明に基づくクリッピング補償器の実施形態は、このようなことから図１１におけるＮＬＰ１１１０等を参照しつつ説明したのである。採用し得る別の実施形態としては、ＦＩＲフィルタ４５５がオプションのＮＬＦ１１２０にｓ＾（ｋ）を供給することにしてもよい。以下においてさらに説明するが、ＮＬＦ１１２０は、ＡＤＣコードの端点レベルについての補正テーブル３５０の値をそれらがそれぞれ初期設定された値のままにする。ＮＬＦ１１２０がない場合には、それらの２つのレベルが補正テーブル３５０において間違ったレベルにキャリブレーションされる可能性がある。
【００８５】
この別の実施形態において、ＮＬＦ１１２０（例えば、信号トランケータ（truncator）若しくはリミッタ）は、キャリブレータ３４０′において、フィルタ（例えばＦＩＲフィルタ）４５５と補正計算器４６５の間に追加される。ＮＬＦ１１２０は、入力としてＦＩＲフィルタ４５５の出力であるｓ＾（ｋ）を受け、それについて以下の数３１に基づく処理を行い、そして、出力としてｓ〜（ｋ）を生成する。その後、出力のｓ〜（ｋ）は、後続の処理を行うために補正計算器４６５への入力として供給される。ＮＬＦ１１２０は、次の数３１に従った処理を行うものとすることができる。
【数３１】
0004679032.tif 000036
ここで、ＵＵはＡＤＣ３１０の最高出力を表し、−ＵＬはＡＤＣ３１０の最低出力を表す。ＡＤＣ３１０がＡＤＣ３１０の最高レベル及び最低レベルになっているときに、ＮＬＦ１１２０は、補正計算器４６５からの結果がゼロになることを保証する。これにより、ＡＤＣの各端点はキャリブレーションされないことになる。オプションとしてＮＬＦ１１２０を含まないことにしてもよく、その結果として各端点が完全に間違ったものにもなり得るが、影響を受けるレベルが２つだけなので、そのことによっては軽微な不具合しか生じない。
【００８６】
他の採用し得る形態として、｛Ｃｐｌ｝の各係数の計算はもとより、ＮＬＰ１１１０の機能も、基準信号のパラメータ推定を伴わないＡＤＣのキャリブレーション方式において利用することもできる点に注意されたい。このような他の実施形態においては、例えば、図１０を参照しつつ上にも述べたように、ＮＬＰ１１１０とＦＩＲフィルタ４５５を組み合わせて統合することにしてもよい。基準信号の関連する（１つないし複数の）パラメータ（例えば周波数等）については、推定されない場合には、別の方法で分かるようにしてフィルタ係数を計算する必要があるということは理解できるであろう。このような他の実施形態については、図１２を参照しつつ以下においてさらに説明する。
【００８７】
次に、図１２を参照すると、本発明の別の実施形態に基づくＡＤＣのキャリブレーションをするフローチャート形式の別の代表的な方法が概して１２００に例示してある。フローチャート１２００は、図５のフローチャート５００におけるステップ及び原理と実質的に同様なステップ及び原理を含んでいる。しかし、フローチャート１２００では、キャリブレーション信号のクリップされた（一ないし複数の）部分を予測するために行われるステップがさらに追加されており、かつ、キャリブレーション信号を再構成するために行われるステップが変形されている。アナログのキャリブレーション信号入力からＡＤＣによってデジタル出力が（ステップ５２０において）生成された後に、そのアナログのキャリブレーション信号入力の少なくとも１つのパラメータ（例えば周波数）がクリップされていない出力サンプルとクリップされた出力サンプルの双方から推定される（ステップ５３０）。クリップされていない出力サンプルは、推定された少なくとも１つのパラメータ（例えば周波数）及び波形のタイプの双方と共に、サンプリングされた出力データのクリップされた（一ないし複数の部分）に対応する（１つないし複数の）離散的な出力サンプルを予測するのに用いられる（ステップ１２１０）。そのクリップされた（一ないし複数の）部分は、ＡＤＣの振れ幅を超えるアナログのキャリブレーション信号の（一ないし複数の）部分に対応する。キャリブレーション信号は、クリップされたＡＤＣの出力の予測されたサンプル及びクリップされていないＡＤＣの出力サンプルに加えてキャリブレーション信号の波形のタイプ及び推定された（１つないし複数の）パラメータが分かっていることからデジタル領域において再構成することができる（ステップ５４０′）。
【００８８】
他の採用し得る形態として、キャリブレーション信号の再構成はもとより、クリップされたサンプルの予測の機能（例えばステップ１２１０）も、基準信号のパラメータ推定（例えばステップ５３０）を伴わないＡＤＣのキャリブレーション方式において利用することもできる点に注意されたい。換言すれば、フローチャート１２００は、他の採用し得る形態として、ステップ５３０を含まないものとすることもできる。その代わりに、クリップされていない出力サンプルに加えてキャリブレーション信号の波形のタイプ及び関連する（１つないし複数の）パラメータ（例えば周波数）が分かっていることから、クリップされた離散的な出力サンプルを予測することもできる。これにより、ステップ１２１０は、例えば、推定された周波数ではなく既知である周波数を利用することによって変形することもできる。また、キャリブレーション信号は、クリップされていないサンプル及び予測された（１つないし複数の）クリップされたサンプルに加えて波形のタイプ及び関連する（１つないし複数の）パラメータ（例えば周波数）が分かっていることからデジタル領域において再構成することもできる。これにより、ステップ５４０′も、例えば、推定された周波数ではなく既知である周波数を利用することによって変形することができる。
【００８９】
さらに他の採用し得る実施形態として、パラメータ（例えば周波数）の推定段階中はキャリブレーション信号の振幅をＡＤＣのダイナミック・レンジの範囲内に十分維持することにしてもよい。これにより、パラメータを推定するアルゴリズムをより耐性の低いものないしはより粗いもの（例えば、より簡単で、より短くて、かつ／又は、より高速なもの等）にすることも可能になる。関連する（１つないし複数の）パラメータが推定された後に、ＡＤＣのダイナミック・レンジを超えるまでキャリブレーション信号の振幅を増大させ、本発明における所定の原理に基づくフルスケールのキャリブレーションができるようにしてもよい。
【００９０】
本発明に基づく方法及び装置の好ましい実施形態について、添付図面に例示し上の詳細な説明において説明したが、本発明が、これらの開示した実施形態に限定されるものではなく、特許請求の範囲によって宣言され定められる本発明の精神及び範囲から逸脱せずに非常に多くの再編成、変更ないし変形及び代替ないし置換が可能なものであるのは理解されるところであろう。
【図面の簡単な説明】
【図１】  本発明を都合良く実施することができる代表的なＡＤＣの環境を例示したものである。
【図２Ａ】  理想的なＡＤＣの代表的なアナログ入力信号対デジタル出力信号のグラフを例示したものである。
【図２Ｂ】  実用的なＡＤＣの代表的なアナログ入力信号対デジタル出力信号のグラフを例示したものである。
【図３Ａ】  本発明に基づくキャリブレーションの代表的な適用形態を例示したものである。
【図３Ｂ】  本発明に基づくキャリブレーションの別の代表的な適用形態を例示したものである。
【図４Ａ】  代表的なＡＤＣと関連するキャリブレータを本発明に基づいて示される選択信号と共に例示したものである。
【図４Ｂ】  本発明に基づくキャリブレーション・ロジックの代表的な一実施形態の詳細を例示したものである。
【図４Ｃ】  本発明に基づくキャリブレーション・ロジックの別の代表的な実施形態の詳細を例示したものである。
【図５】  本発明の一実施形態に基づくＡＤＣのキャリブレーションをするフローチャート形式の代表的な方法を例示したものである。
【図６】  グラフ形式による代表的な基準信号の再構成解析を例示したものである。
【図７】  グラフ形式での代表的なキャリブレーションをしていない性能特性及びキャリブレーションをした性能特性を例示したものである。
【図８】  本発明の別の実施形態に基づくＡＤＣのキャリブレーションをするフローチャート形式の代表的な方法を例示したものである。
【図９】  本発明に基づいて取り扱うことができるクリップされた信号とクリップされていない信号を例示したものである。
【図１０】  本発明に基づくフィルタリング機構を例示したものである。
【図１１】  本発明に基づくキャリブレーション・ロジックの別の代表的な実施形態の詳細を例示したものである。
【図１２】  本発明の別の実施形態に基づくＡＤＣのキャリブレーションをするフローチャート形式の別の代表的な方法を例示したものである。
【図１】
0004679032.tif 000037
【図２Ａ】
0004679032.tif 000038
【図２Ｂ】
0004679032.tif 000039
【図３Ａ】
0004679032.tif 000040
【図３Ｂ】
0004679032.tif 000041
【図４Ａ】
0004679032.tif 000042
【図４Ｂ】
0004679032.tif 000043
【図４Ｃ】
0004679032.tif 000044
【図５】
0004679032.tif 000045
【図６】
0004679032.tif 000046
【図７】
0004679032.tif 000047
【図８】
0004679032.tif 000048
【図９】
0004679032.tif 000049
【図１０】
0004679032.tif 000050
【図１１】
0004679032.tif 000051
【図１２】
0004679032.tif 000052