(57)【特許請求の範囲】
【請求項１】
基板（２０）と、基板上に配置される複数のチップおよび他の関連電子部品（１８）とを備え、チップは露出型チップであって電気接触パッド（４０）を有し、さらにチップを被覆し、基板内に設けられた相互接続部（２４，２６，２８）に接続される接続線は被覆しない絶縁樹脂部（３８）を備える電子回路、殊に心臓用ペースメーカや細動除去装置等の能動植え込み型医療装置の電子回路において、前記回路は基板が少なくともその一表面上に少なくとも一つの窪み（３０）を含み、窪みの深さと面積とはチップのものより大きく設定され、前記窪みに絶縁樹脂（３８）を基板表面まで充填し、複数のチップ（１２，１２′）を前記窪み（３０）内に重畳し、かつ基板の厚さに亘って前記窪みの底部上に充填することを特徴とする電子回路。
【請求項２】
少なくともいくつかの追加部品をチップ上に配置する請求項１記載の電子回路。
【請求項３】
チップ上に配置された複数の追加的相互接続層（４２，４４，４６）を備える請求項１記載の電子回路。
【請求項４】
２つの重畳されたチップ（１２，１２′）は前記窪み（３０）内に配置され、それぞれのチップはその表面部に接触パッドを支持し、前記表面部は窪みの開口部側に向いている請求項１記載の電子回路。
【請求項５】
露出型チップの接触パッドはその外周に位置する請求項４記載の電子回路。
【請求項６】
窪み（３０）内に充填されるチップは寸法が漸次減少するように重畳されることを特徴とする請求項４記載の電子回路。
【請求項７】
２つの重畳されたチップ（１２，１２′）は前記窪み（３０）内に背中合せ状に配置され、一方のチップの接触パッドは窪み底部の側に向いており、他方のチップの接触パッドは窪み開口部の側に向いている請求項１記載の電子回路。
【発明の詳細な説明】
【０００１】
【発明の分野】
この発明は、電子回路技術に係り、より詳細には心臓用ペースメーカーと心臓用細動除去装置のような能動植え込み型医療装置の電子回路に関する。
【０００２】
【発明の背景】
この分野において回路の小型化は本質的な要素である。一方で大量の機能を素子に集積するために回路数と電子部品のサイズが増大すること、および他方で電源電池の必要な体積を削減せずに回路の小型化を増進することとの間で妥協点を見出す困難に直面している。
【０００３】
現在までに電子回路は、一般的に二重面（二つの側面）基板の補助により実現されており、一側面上に様々に組み立てられ集積された回路チップを合成した集積回路を設け、他方の側面上にはキャパシタおよびレジスタ等の受動素子およびダイオード等の能動素子を含む個別部品を設ける。
【０００４】
【発明の目的と概要】
この発明の目的は、要求される表面領域および／または体積の大幅な削減を達成する電子回路を実現する新技術の提案であり、その結果、非常に大きな割合で電子回路の寸法を削減可能である。
【０００５】
この発明の別の目的は、回路製造工程、具体的には基板上への直接的なチップの配置工程での合理化であり、これらのチップは半導体ウェハより切断後直接入手したチップであり、加工またはカプセル化（パッケージング）されていない。
【０００６】
この発明のさらに別の目的は、個別製品の集積度の増大および種々の電子相互接続（すなわち、超小型回路の外側のチップからの電子接続）の配線密度の増大であり、および補充された相互接続層および／または追加部品の追加用のチップにより既に占有される表面領域の利用を可能とすることである。
【０００７】
概して本発明の特徴は、チップを収容するために設計された基板上に電子回路チップを配置し、同様に他の電子部品を配置して電子回路を形成するための工程に関係する。１つの実施例においてこの工程は以下のステップからなることを特徴とする；
ａ）表面の一方上に少なくとも一つの電気接触パッドを備える単体の露出型チップを形成し；
ｂ）表面層と、底部ならびに該当するチップの高さ（厚み）および面積より大きな深さおよび面積寸法を有する窪みとを備える基板を形成し；
ｃ）外部と面するかまたは指向している少なくとも１つの接触パッドを有するチップを基板の窪みの底部又はその近傍に取り付け；
ｄ）基板の表面の高さの上方に露出する電気コネクタ（いわゆる電気接続線）をチップの接触パッド上に配置し；
ｅ）窪みに基板の表面の高さまで絶縁樹脂を充填してチップを被覆し、露出する電気接続線の露出を維持し；
ｆ）露出した接続線と基板の相互接続層との間で電気接続を形成し；
ｇ）少なくとも一つの追加的関連電子部品を基板上に配置する。
【０００８】
こうして電子回路は、金属化層および基板の接続線を使用しておよび互いの電子接続された−またはそれ以上の集積回路チップおよび個別部品で構成される。
【０００９】
この発明の種々の好適な実施例に従い、ステップｇ）の少なくとも一つの追加部品は埋まったチップの上（すなわち、重ねて）に配置される。
【００１０】
さらに、一実施例において、ステップｃ）は窪みの底部へのチップの接合（接着剤、ペースト等により）を含んでおり、好適には厚さを制御されたペースト薄膜によって接合することが好適である。
【００１１】
加えて、ステップｆ）は複数の追加相互接続層をチップ上に形成することを含む。
【００１２】
一実施例において、ステップｂ）とｇ）は複数の電子回路を支持する単一の下地「板」上において集中的に実施され、完成時、これに続いて本発明に従った個々の電子回路を形成するために基板を切断するステップを含む。
【００１３】
本発明の他の特徴は、少なくとも１つのチップを含む電子回路のような新しい産業上の製品に指向されており、基板上に配置される他の関連電子部品についても同様であり、チップは露出型のチップであり、容器にはめ込まれておらず、カプセル化もされてもおらず、外部の電気接触パッドに向いた面を備えている。チップは、基板の厚み以内で窪みの底部に埋め込まれている。窪みは、基板の表面の高さまで絶縁樹脂で充填され、結合線を除くチップが被覆されている。結合線はチップ接触パッドおよび基板の導電性相互接続層間の結合を形成する。
【００１４】
本発明のその他の特性、特徴および利点は、添付の図面を参照しながら以下に記述する本発明の好適な実施例の説明により当業者においては理解されるものであり、ここで同一の参照符号は同一の構成要素を示す。
【００１５】
【発明の詳細説明】
図１を参照すると、参照符号１０は、本発明の教示するところに従って実現される一般的な手段による電子回路を示す。この例において、回路は両面回路であり、各面に１つまたはそれ以上の集積回路チップ１２を備え、また様々な個別部品１８が表面１６上に配置（実装）されている。個別部品１８は能動または受動部品であり、双方とも例えばＣＭＳ部品（表面実装部品）からなる。ＣＭＳは表面実装部品（“ＳＭＣ”）または表面実装技術（“ＳＭＴ”）としても知られている。
【００１６】
本発明の特徴的な手法として、チップ１２が露出型のチップとする。すなわち、それらは、例えばカプセル材料または容器による被覆等の追加の工程を施すことなく、個々の部品に切断された加工シリコンウェハから直接形成される部分である。
【００１７】
チップ１２はその表面上に１つまたはそれ以上の接続用の細長いスロットまたはパッド１４（図２の詳細図に見られる）を備え、チップ１２の上部へ突出している。パッド１４が外部と接続する手段については、以下で詳細に議論される。
また接触パッド１９は接続パッドとしても知られる。
【００１８】
回路１０は基板２０上で実現（形成）され、本実施例では多層基板である。それは導電性金属化層２４を支持する複数の絶縁層２２を含んでいる。金属化層２４は相互に導電性経路２６で接続され、表面上の金属化層へは外部の導電性経路２８で接続される。基板２０は、一般にガラスエポキシ、ポリアミド又は同等品、ならびにパターン形成された銅またはニッケル金属化層から作製される、既知の種類の基板である。
【００１９】
同様に、本発明の特徴の手法として、基板２０は（例えばその各面において）その表面領域に１つあるいはそれ以上の窪み３０を備え、この窪みの面積および深さ（厚み）は、窪み３０が収容するチップ１２の面積および厚みより少なくともわずかに大きい。窪み３０は材料を除去することにより形成され、例えば形成後に多層基板２０の切削あるいはエッチング手段を用いて実施し、あるいはそれらは、各層が構成される時に個々の各層に開口部を形成することにより適切な層に形成し、その結果開口部を備える異なる層を整合して重ね合わせ、基板２０の片側あるいは両側に窪み３０を備える基板２０を形成する。
【００２０】
チップ１２は窪み３０の底部に近接して取り付けられ、好適には、底部又は、その近傍であり、さらに好適にはチップ１２および窪み３０の底部に挿入されるペースト３２（例えば枠組みとペースト）を用いて取り付けられる。枠は較正特性を備える繊維を意味すると理解され、その結果チップがペーストに対して圧縮される時に窪みの底部からのチップの高さを調整する。ペースト３２の厚さは、窪み３０内のチップ１２の垂直位置の調整を提供する。
【００２１】
窪み３０の底部に一度接着されると、チップ１２は各接触パッド１４（または少なくとも回路に接続される接触パッド上に）に一連の電気接続を受け、これは例えば拡張された垂直尾部３６を有する球３４の形式でなされ、包括的に接続“線”として知られる。この初期接触形成は国際特許出願ＷＯ−Ａ−第９３／２４９５６号に記述された従来技術により実現され、これは通常通り本発明出願人に譲渡されており、電気結合線の構成の詳細について参照可能である。他の適した電気結合を使用することも可能である。
【００２２】
窪み３０は、チップ１２を完全に埋め込むのに充分な量の樹脂３８により充填され、但し接触パッド１４と接触している電気結合の垂直尾部３６の端部は除外する。
【００２３】
樹脂３８の物質は、好適にはポリアミド、ポリフェニルキノキサリン、ポリシロキサン、エポキシ樹脂或いは同等の物質である。その膨張係数は、完全に同一であるか、または基板（例えばガラスエポキシ基板では１９ｐｐｍ）の膨張係数と同等に選択することが好適であり、例えば紫外線を照射するかあるいは温度を高めることにより、元の場所で流体化または固化（硬化）する。
【００２４】
樹脂を固化した後、埋められたチップ１２を備える基板２０は、表面の状態を平らな状態に調節すると共に得られた表面に水を流して垂直尾部３６を切断またはトリムする手法により研磨または修正作業がなされる。こうして表面には金属化の準備がなされる。
【００２５】
次のステップは、金属化層（例えばニッケル）の溶着であり、彫り込みまたはエッチングすることにより露出している尾部３６の適切な部分と接続する線またはパッド４０を形成し、これも前記国際特許出願ＷＯ−Ａ−第９３／２４９５６記載の方法に従ってなされる。
【００２６】
得られた回路は、最終的に、特に埋められたチップ上に、追加相互接続層を収容し、これは既知の“微細配線”の形成技術に従って実現される。この技術は絶縁物質の溶着層４２を提供し、その絶縁物質は層の厚みを貫通する接触部４４を形成するためにエッチングされ、および金属コンダクタ４６に接続される。配線密度およびチップと回路間の相互接続の数を増大するために幾つかそのような層は重ね合わせることができる。
【００２７】
結果として得られる組み立て部材は最終層４８を収容し、最終層は基板の表面層となり、その上に個別部品１８、一般にはＣＭＳ部品が配置される。
【００２８】
好適には前記で議論された様々なステップは大きな寸法の基板上で実施され、これは一体的に形成された複数の個別回路の集合であって、後に板を切断することで個別回路に分断される。
【００２９】
図３は、従来の技術に従って実現された回路１０の片面の平面図である。これは両面回路に係り、その片面はカプセル化材料または容器１８（４つのそのような回路が図中に例として描かれている）によってはめ込まれる部品形式の集積回路が搭載されており、反対側の面（図３には示されていない）は様々な個別部品を搭載している。そのような個別部品の特別な型および配置は本発明に対して重大なものではない。この回路の表面積は９００ｍｍ２代であり、１辺が２１．７１７ｍｍであり、もう一辺が４１．４６５ｍｍであることが示されている。
【００３０】
図４を参照すると、比較として、同じ回路が本発明の教示に従って示されている。これも両面の回路に関係するが、図３に示される４つの集積回路チップは図４の回路１０の両面に埋め込まれており、個別部品は、回路１０の両面に単純に配置される。図４で示される回路の目に見える面はチップを搭載しており、そのチップは図３の左側の集積回路Ｚ０１であり、基板２０の厚み以内に埋め込まれており、予想（破線）輪郭線５０によって示されるようなパッケージングはなされず、その上に部品５２のような個別部品が重ねて配置される。回路１０の別の面は３個の他のチップを搭載し、同様に他の個別部品が埋め込まれたチップの上に配置される（図には示されない）。回路の辺の長さは２１．７１７ｍｍ×７２．８１２ｍｍであり、埋め込まれたチップ上に配置される。
【００３１】
本発明に従って実施される技術の効果により、同数の部品と同じチップを使用し、従って従来の技術の回路と正確に同じ機能でありながら、基板の表面積を、従来技術に従ったものの９００ｍｍ２から、本発明に従ったものの４９５ｍｍ２へ、４５％の割合で削減することが可能となる。
【００３２】
注目すべき点は、表面領域の割合（すなわち“フットプリント”で知られる回路の大きさの削減）に加えて、本発明の利点は、３０％代の単位で厚みを獲得し得ることである。このことは、基板の厚み以内の窪み内に内蔵されたチップ内の集積回路のためのパッケージングの容器および材料を除去することによって得られる。こうして、従来技術の回路と比較して体積の全体の削減割合は６０％以上に達することが可能である。
【００３３】
図５を参照すると、本発明の他の実施例において、一つ以上のチップ１２が同じ窪み３０に配置されていることが示されている。例えば２つのチップ１２および１２′は、他の適した線の接続要素３４および３６の最上部に積み重ねることが可能であり、チップ１２および１２′の接触パッド１４から基板２０の表面への導電性経路が形成される。従って、次第に小さくなるかまたは別の形式に構成されるチップを積み重ねることにより、要求される接触パッド１４は表面と電子的に接続され、これは例えば「ウエディング・ケーキ」状に重ねられ、従来の技術と比較して更に表面領域の大きな割合の削減が可能である。こうして、体積について全体として大きな削減を達成するために基板２０の厚みを増大（場合によってはそうでないが）する一方で表面積を削減することが可能である。
【００３４】
図５を参照すると、さらに別の実施例が窪み３０内における反対方向のチップ１２の配置を提供しており、これは例えば１２Ａであり、その結果接触パッド１４Ａは基板２０の表面よりではなく中心へ向いている。チップ１２Ａの接触パッド１４Ａは、導電性接着剤（ペースト）（図には示されず）またはフリップチップのハンダバンプの使用により導電層２４へ接続することが可能であり、または既知の技術により、例えば大理石、錫−鉛１５製のビードまたはボールを適正な場所に配設してチップ１４Ａをこれらと接触させ、確実な電気結合を形成する。第二のチップ１２′はチップ１２上に重ねて配置することが可能であり、その表面への電気結合は前記で議論されたとおりである。これに続くカプセル化によりチップが適宜な場所に保持される。
【００３５】
他方、接触パッド１４Ａを備えるチップ１２Ａを使用することが可能であることも理解される。加えて、２個以上のチップを所与の窪み内に配置可能であることも理解されるべきであり、１２および１２′、または１２Ａ、１２および１２′等種々の組み合わせで配置し得る。例えば、チップは直接的に重ねることは必要ではなく、２つのチップは窪みの底部に存在し、より大きなもの（または複数の小さなチップ）を底部の２つのチップの上に重ねることができる。更に、小型回路基板を重なったチップ（又はチップ層）間に挿入することが可能であり、幾つか或いは全てのチップがこれに電気接続され、その結果、これらの内部回路基板はその上にパターン化された電気接続経路またはパッドを備えることが可能であり、例えば、図で示されるようにチップ１２、１２Ａおよび１２′と同じ方法で接続線（３４および３６）により基板２０の表面へ接続され得る周辺のパッドである。多重複合チップおよび内部回路基板の使用は、密度がチップ、樹脂および基板の熱容量制限に従うよう維持される点で制限されている。
【００３６】
これらの変更例の利点は、基板表面上の複合チップのレイアウトおよび位置を最小限にすることであり、ここでリソグラフ技術が必要とされる。この点で本発明は、後のチップ１２′に対する第一のチップ１２の位置決定に要求される許容度を削減することが可能である。
【００３７】
当業者においては、本発明がここに開示した特定の実施例およびその変更例以外にも実施し得るものであり、これら実施例は説明の目的のものでありこれに限定されるものではないことが理解されよう。
【図面の簡単な説明】
【図１】本発明に従って実現される両面回路の部分的断面図である。
【図２】図１の詳細領域IIを示す拡大図である。
【図３】従来技術により実現される回路図である。
【図４】本発明の技術により実現される同一回路図であり、図３と図４は比較のために同じ倍率を使用している。
【図５】本発明に従った他の実施例の回路を示す断面図である。
【図１】
0004605833.tif 000002
【図２】
0004605833.tif 000003
【図３】
0004605833.tif 000004
【図４】
0004605833.tif 000005
【図５】
0004605833.tif 000006