(57)【特許請求の範囲】
【請求項１】
ノーマルカラムラインとスペアカラムラインを有する複数のカラムセグメントと、前記各カラムセグメント別に対応するよう設けられ、該当カラムセグメントのノーマルカラムラインを指定するノーマルカラムデコーダを備えた半導体メモリ装置において、
前記カラムセグメント別に相互分離されたローカルデータバスライン、及び
前記各カラムセグメント別に設けられ、カラムアドレス及び相反するカラムセグメント選択アドレスを入力され、前記各カラムセグメント別に設けられたスペアカラムラインを駆動するヒューズボックスを備え、
前記複数のカラムセグメント中で選択されたカラムセグメントで欠陥の発生時、そのカラムセグメントのノーマルカラムラインと前記選択されたカラムセグメントに対応するよう設けられた他のカラムセグメントのスペアカラムラインを同時にイネーブルさせ、前記スペアカラムラインは前記選択されたカラムセグメントに対応するよう設けられた、他のカラムセグメントのヒューズボックスでのリペア信号により駆動されることを特徴とするカラムリダンダンシー回路。
【請求項２】
ノーマルカラムラインとスペアカラムラインを有する複数のカラムセグメントと、前記各カラムセグメント別に対応するよう設けられ、該当カラムセグメントの前記ノーマルカラムラインを指定するノーマルカラムデコーダ、及び前記各カラムセグメント別に対応するよう設けられた入・出力センスアンプドライバを備えた半導体メモリ装置において、
前記それぞれの入・出力センスアンプドライバにつながり、前記カラムセグメント別に互いに分離されたローカルデータバスライン、及び
前記各カラムセグメント別に設けられ、外部からカラムアドレス及び相反するカラムセグメント選択アドレスを入力され選択されたカラムセグメントに欠陥が発生すれば、前記選択されたカラムセグメントに対応される入・出力センスアンプドライバをディスエーブルさせ、相反するカラムセグメントに対応される入・出力センスアンプドライバをイネーブルさせるヒューズボックスを備えることを特徴とするカラムリダンダンシー回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、カラムリダンダンシー回路に関し、より詳しく半導体メモリ素子のカラムリペア動作を高速に行うようにしたカラムリダンダンシー回路に関する。
【０００２】
【従来の技術】
一般に、ディラム（ＤＲＡＭ）を構成している数多い微細セル（Ｃｅｌｌ）中で何れ一つでも欠陥が生じるとそのディラムはその機能を行うことができなくなる。従って、この場合予め設けておいた予備メモリセルを利用して不良セルを取り替えさせることにより歩留まり（Ｙｉｅｌｄ）を高めるリダンダンシー方式を採用している。
【０００３】
図１は従来のカラムリダンダンシー回路の一例を示すブロック図で、各カラムセグメント（セグメント０（１０）；セグメント１（２０））別にノーマルＹ−デコーダ（１２；２２）と、ヒューズボックス（１４；２４）が設けられる。
【０００４】
前記ヒューズボックス（１４；２４）は、カラムアドレスを入力され該当アドレスの欠陥有無に従いそれぞれに対応するノーマルＹ−デコーダ（１２；２２）を制御するノーマルカラムディスエーブル信号（Normal Column Disable；ＮＣＤ）を出力し、それぞれのスペアカラムライン（sy＜０＞；sy＜１＞）を制御する。
【０００５】
前記ノーマルＹ−デコーダ（１２；２２）は、それぞれ該当するヒューズボックス（１４；２４）からノーマルカラムディスエーブル信号（ＮＣＤ）を入力されるとともに、カラムアドレスを入力されデコーディングした後、それぞれに相応するノーマルカラムライン（cy＜０：（m−１）＞；cy＜m：（２m−１）＞）を制御する。
【０００６】
前記のように構成された従来のカラムリダンダンシー回路によれば、ノーマルの場合はノーマルカラムライン（cyi）がイネーブルされ、リペアの場合はスペアカラムライン（syi）がイネーブルされるが、これはヒューズボックス（１４，２４）内のヒューズ切断有無により判別される。
【０００７】
例えば、図２ａに示されたようにヒューズボックス（１４；２４）、及びノーマルＹ−デコーダ（１２；２２）に入力されるカラムアドレスがイネーブルされるとノーマルの場合、前記ヒューズボックス（１４；２４）から出力されるノーマルカラムディスエーブル信号（ＮＣＤ）はハイプリチャージ状態でローに低下することになり、そのノーマルＹ−デコーダ（１２；２２）が前記ローに低下したノーマルカラムディスエーブル信号（ＮＣＤ）を受け、入力されたカラムアドレスに該当するノーマルカラムライン（cyi）をイネーブルさせる。このときスペアカラムライン（syi）はロー状態を維持することになる。
【０００８】
尚、図２ｂに示されたようにヒューズボックス（１４；２４）、及びノーマルＹ−デコーダ（１２；２２）に入力されるカラムアドレスがイネーブルされリペア状況の場合には、前記ノーマルカラムディスエーブル信号（ＮＣＤ）がハイプリチャージ状態を引き続き維持することになるため、前記カラムライン（cyi）がイネーブルされずにスペアカラムライン（syi）がイネーブルされる。
【０００９】
このように動作する従来のカラムリダンダンシー回路によれば、ノーマルカラム（Ｙ）ラインイネーブルのときノーマルＹ−デコーダがヒューズボックスの出力信号を受けて該当カラムラインをイネーブルさせ、リダンダンシー状況の場合にもまたヒューズボックスの出力信号を基にしてリペアカラムラインをイネーブルさせることにより、カラムラインの動作速度が緩慢になる問題が発生する。
【００１０】
このような問題点を解決するため、米国特許出願番号第５４９５４４５号（名称：redundancy scheme for memory circuit）では選択された等価リダンダント要素の内容が、選択された欠陥要素の内容を優先するようにする。
【００１１】
即ち、前記米国特許出願番号第５４９５４４５号は欠陥要素の位置を把握しその欠陥要素がアドレッシングされるとそれに相応するリダンダント要素が選択されるよう回路をプログラミングしてから、その欠陥要素がアドレッシングされるとデータラインに欠陥情報を提供するようにし、それに相応するリダンダント要素により前記データラインに提供された正確な情報がその欠陥情報より優先するようにする。その結果、ノーマルとリダンダンシーを同時にイネーブルさせリダンダンシーがノーマルをオーバライト（overwrite）するようにする。
【００１２】
前記米国特許出願番号第５４９５４４５号で、リダンダンシー回路の動作でリダンダンシーカラムアドレスが入力されるとノーマルカラムとリダンダンシーカラムが同時にイネーブルされるが、この場合、ノーマルカラム側のビットラインセンスアンプとリダンダンシーカラム側のビットラインセンスアンプが同時に動作し、前記二つのビットラインセンスアンプから出力されるデータは、前記二つのビットラインセンスアンプに共通につながる一つのデータラインを介して外部に出力される。この場合、前記米国特許出願番号第５４９５４４５号ではリダンダンシーカラムから出た信号の駆動能力を大きくし、入・出力センスアンプではリダンダンシーカラムの信号が出力されるようにする。
【００１３】
このような動作を行う前記米国特許出願番号第５４９５４４５号は、データラインが分離されないためノーマルカラム、及びリダンダンシーカラム側のデータを同時に出力するとき相互衝突するファイティング（fighting）構造を取っており、ファイティング（fighting）動作によりデータラインの電位が決定されるため、データライン等がパワーラインとつながる等の誤謬が発生する場合は完璧なリペア動作がなされなくなる問題が発生する。
【００１４】
【発明が解決しようとする課題】
従って、本発明は前述した従来の問題点を解決するためなされたもので、別途の入・出力ライン及び入・出力センスアンプを追加せずにノーマル、及びリペア動作で時間遅延が全然発生しないようにしたカラムリダンダンシー回路を提供することにその目的がある。
【００１５】
本発明の他の目的はリペア動作時、誤謬発生がなく完璧なリペアを行うようにしたカラムリダンダンシー回路を提供することにある。
【００１６】
【課題を解決するための手段】
前記した目的を達成するため本発明の好ましい実施例に係るカラムリダンダンシー回路は、複数のカラムセグメントと、前記各カラムセグメント別に設けられ、該当カラムセグメントのノーマルカラムラインを指定するノーマルカラムデコーダを備えた半導体メモリ装置において、前記カラムセグメント別に相互分離されたローカルデータバスライン、及び前記各カラムセグメント別に設けられ、カラムアドレス及び相反するカラムセグメント選択アドレスを入力され、前記各カラムセグメント別に設けられたスペアカラムラインを駆動するヒューズボックスを備え、前記複数のカラムセグメントのうち選択されたカラムセグメントで欠陥発生時、そのカラムセグメントのノーマルカラムラインと、前記選択されたカラムセグメントに対応するように設けられた他のカラムセグメントのスペアカラムライン（このスペアカラムラインは、前記選択されたカラムセグメントに対応するよう設けられた他のカラムセグメントのヒューズボックスでのリペア信号により駆動される）を同時にイネーブルさせることを特徴とする。
【００１７】
本発明の他の実施例に係るカラムリダンダンシー回路は、複数のカラムセグメント、前記各カラムセグメントに対応するよう設けられ、該当カラムセグメントのノーマルカラムラインを指定するノーマルカラムデコーダ、及び前記各カラムセグメントに対応するよう設けられた入・出力センスアンプドライバを備えた半導体メモリ装置において、前記それぞれの入・出力センスアンプドライバにつながれ、前記カラムセグメント別に相互分離されたローカルデータバスライン、及び前記各カラムセグメント別に設けられ外部からカラムアドレス及び相反するカラムセグメント選択アドレスを入力され、選択されたカラムセグメントに欠陥が発生すれば、そのカラムセグメントの入・出力センスアンプドライバをイネーブルさせて相反するカラムセグメントの入・出力センスアンプドライバをイネーブルさせるヒューズボックスを備える。
【００１８】
【発明の実施の形態】
以下、本発明の実施例に対し添付された図面を参照してより詳しく説明する。
【００１９】
図３は本発明の実施例に係るカラムリダンダンシー回路を簡略に示したブロック図で、多数のカラムラインを備えたカラムセグメント（セグメント０（１０）；セグメント１（２０））別に、ノーマルＹ−デコーダ（１２；２２）とヒューズボックス（１４；２４）が備えられ、前記カラムセグメント（１０；２０）には、それぞれローカルデータバスライン（１０ａ；２０ａ）が設けられ、このローカルデータバスライン（１０ａ；２０ａ）は相互分離されるように設けられる。
【００２０】
前記カラムセグメント０（１０）のヒューズボックス（１４）とノーマルＹ−デコーダ（１２）、及び前記カラムセグメント１（２０）のヒューズボックス（２４）とノーマルＹ−デコーダ（２２）にはカラムアドレス及びセグメント選択アドレスが入力されるが、前記ヒューズボックス（１４，２４）及びノーマルＹ−デコーダ（１２，２２）に入力されるカラムアドレスは同じであり、前記ノーマルＹ−デコーダ（１２）に入力されるセグメント選択アドレスはカラムセグメント０（１０）を選択するアドレス（segment０）であり、前記ノーマルＹ−デコーダ（２２）に入力されるセグメント選択アドレスはカラムセグメント１（２０）を選択するアドレス（segment１）である。
【００２１】
尚、前記ヒューズボックス（１４）に入力されるセグメント選択アドレスは反対側カラムセグメント１（２０）を選択するアドレス（seg.１）であり、前記ヒューズボックス（２４）に入力されるセグメント選択アドレスは反対側カラムセグメント０（１０）を選択するアドレス（seg.０）である。
【００２２】
前記図３のように構成されたカラムリダンダンシー回路の動作に対し図４ａ、及び図４ｂの信号波形図を参照して説明すれば次の通りである。
【００２３】
図４ａで、ノーマルカラムイネーブル状況でカラムアドレスとセグメント選択アドレスがノーマルＹ−デコーダ（１２，２２）に入力されるが、そのカラムアドレスは各カラムセグメント（１０，２０）内で一つのノーマルカラムライン（cyi）を選択することになり、前記セグメント選択アドレスはカラムセグメント０（１０）とカラムセグメント１（２０）の中で一つ（本発明の実施例ではカラムセグメント０（１０）に設定する）を選択することになる。ここで、アドレス入力構造を検討してみればノーマルＹ−デコーダ（１２，２２）に入力されるセグメント選択アドレスは該当カラムセグメントのアドレスをそのまま受け入れるが、カラムセグメント０（１０）のヒューズボックス（１４）はカラムセグメント１（２０）のアドレスを受け入れ、カラムセグメント１（２０）のヒューズボックス（２４）はカラムセグメント０（１０）のアドレスを受け入れる。
【００２４】
このような状態で、ノーマルカラムで欠陥が発生した場合、例えばノーマルの状態のカラムセグメント０（１０）で欠陥が発生した場合、相手方カラムセグメント１（２０）のヒューズボックス（２４）のヒューズを欠陥発生したアドレスコードに従い切断し、続いてカラムセグメント１（２０）のスペアカラムライン（syi；即ちsy１）がイネーブルされる（図４ｂ参照）。このときノーマルカラムライン（cyi）もともにイネーブルされる。即ち、カラムセグメント０（１０）で欠陥が発生することになれば、カラムセグメント０（１０）のノーマルカラムライン（cyi）とカラムセグメント１（２０）のスペアカラムライン（syi）が同時にイネーブルされる。
【００２５】
再言すれば、カラムセグメント０（１０）のカラムラインで欠陥が発生したと仮定すれば、カラムセグメント１（２０）のヒューズボックス（２４）内のヒューズを切断することにより欠陥発生アドレスに対するリダンダンシー動作を行う。
【００２６】
従って、前記ヒューズボックスのリペア情報をノーマルＹ−デコーダで受入れないためカラムイネーブルの動作速度が速いだけでなく、別途の回路追加がなくてもリペア時に完璧なリペア動作が行われることになる。
【００２７】
図５は本発明の実施例に係るカラムリダンダンシー回路を詳しく示したブロック図で、各カラムセグメント（セグメント０（１０）；セグメント１（２０））別に、ノーマルＹ−デコーダ（１２；２２）とヒューズボックス（１４；２４）が備えられ、前記カラムセグメント（１０；２０）にはそれぞれローカルデータバスライン（１０ａ；２０ａ）が設けられ、このローカルデータバスライン（１０ａ；２０ａ）は相互分離するよう設けられ、このそれぞれのローカルデータバスライン（１０ａ；２０ａ）はそれぞれのグローバルデータバスライン（１０ｂ；２０ｂ）を媒介に該当入・出力センスアンプドライバ（１６；２６）につながる。
【００２８】
前記カラムセグメント０（１０）のヒューズボックス（１４）とノーマルＹ−デコーダ（１２）、及び前記カラムセグメント１（２０）のヒューズボックス（２４）とノーマルＹ−デコーダ（２２）にはカラムアドレス及びセグメント選択アドレスが入力されるが、前記ヒューズボックス（１４，２４）及びノーマルＹ−デコーダ（１２，２２）に入力されるカラムアドレスは同じであり、前記ノーマルＹ−デコーダ（１２）に入力されるセグメント選択アドレスはカラムセグメント（１０）を選択するアドレスであり、前記ノーマルＹ−デコーダ（２２）に入力されるセグメント選択アドレスはカラムセグメント１（２０）を選択するアドレスである。
【００２９】
さらに、前記ヒューズボックス（１４）に入力されるセグメント選択アドレスは反対側カラムセグメント１（２０）を選択するアドレス（seg.１）であり、前記ヒューズボックス（２４）に入力されるセグメント選択アドレスは反対側カラムセグメント０（１０）を選択するアドレス（seg.０）である。
【００３０】
結局、前記ヒューズボックス（１４）はカラムセグメント０（１０）の入・出力センスアンプドライバ（１６）の動作制御のためのセンスアンプイネーブル信号（sa_en０）、及びカラムセグメント１（２０）の入・出力センスアンプドライバ（２６）の動作制御のためのセンスアンプディスエーブル信号（sa_dis１）を出力し、前記ヒューズボックス（２４）はカラムセグメント１（２０）の入・出力センスアンプドライバ（２６）の動作制御のためのセンスアンプイネーブル信号（sa_en１）、及びカラムセグメント０（１０）の入・出力センスアンプドライバ（１６）を制御するセンスアンプディスエーブル信号（sa_dis０）を出力する。
【００３１】
それにより、例えばカラムセグメント０（１０）が選択されリダンダンシー状況である場合、そのカラムセグメント０（１０）のノーマルＹ−デコーダ（１２）のノーマルカラムライン（cyi）がイネーブルされ、それとともに相手方カラムセグメント１（２０）のヒューズボックス（２４）では、カラムセグメント１（２０）の入・出力センスアンプドライバ（２６）にセンスアンプイネーブル信号（sa_en１）を提供することになる。
【００３２】
前記図５のように構成された本発明のカラムリダンダンシー回路の動作に対し、図６の動作タイミング図を参照して説明すれば次の通りである。
【００３３】
リダンダンシー状況でカラムセグメント０（１０）が選択された場合、そのカラムセグメント０（１０）のノーマルＹ−デコーダ（１２）のノーマルカラムライン（cyi）により出力されたデータは、該当カラムセグメント０（１０）のローカルデータバスライン（１０ａ）に乗せられグローバルデータバスライン（１０ｂ）を介して入・出力センスアンプドライバ（１６）に転送され、相手方カラムセグメント１（２０）のヒューズボックス（２４）のスペアカラムライン（sy１）により出力されたデータは、該当カラムセグメント１（２０）のローカルデータバスライン（２０ａ）に乗せられデータバスライン（２０ｂ）を介して入・出力センスアンプドライバ（２６）に転送される。
【００３４】
このとき、ヒューズボックス（１４）では何等の動作もせず、ヒューズボックス（２４）から前記入・出力センスアンプドライバ（１６）にセンスアンプディスエーブル信号（sa_dis０）を送るとともに、前記入・出力センスアンプドライバ（２６）にはセンスアンプイネーブル信号（sa_en１）を送ることになるため、前記入・出力センスアンプドライバ（１６）はディスエーブルされ、前記入・出力センスアンプドライバ（２６）はイネーブルされる。結局、データ出力バスライン（２６ａ）にリペアされたスペアカラムライン（sy１）のデータが乗せられることになる。
【００３５】
即ち、ヒューズボックス（２４）の出力信号（sa_dis０；iosa disable ０）により入・出力センスアンプドライバ（１６）をディスエーブルさせ、この入・出力センスアンプドライバ（１６）でデータが出力されないようにすることにより、リペアされたカラムセグメント１（２０）の入・出力センスアンプドライバ（２６）のみデータを出力することになる。それにより、カラムイネーブル速度を速めることができるのである。
【００３６】
【発明の効果】
以上で説明したような本発明によれば、カラムラインがイネーブルされるときノーマルＹ−デコーダがヒューズボックスの出力信号を受けないため、カラムイネーブル動作に伴う速度が速くなるだけでなくリペア動作時に別途の回路追加がなくとも誤謬発生なく完璧なリペアを行うことになる。
【００３７】
一方、本発明は前述した実施例にのみ限られるものでなく本発明の要旨を外れない範囲内で修正及び変更して実施することができる。
【図面の簡単な説明】
【図１】  従来半導体素子のカラムイネーブル動作を説明するためのブロック図である。
【図２ａ】  図１でノーマルのときのカラムイネーブル動作に採用される信号波形図である。
【図２ｂ】  図１でリペアのときのカラムイネーブル動作に採用される信号波形図である。
【図３】  本発明の実施例に係るカラムリダンダンシー回路を簡略に示したブロック図である。
【図４ａ】  図３でノーマルのときのカラムイネーブル動作に採用される信号波形図である。
【図４ｂ】  図３でリペアのときのカラムイネーブル動作に採用される信号波形図である。
【図５】  本発明の実施例に係るカラムリダンダンシー回路を詳しく示したブロック図である。
【図６】  図５で示された各部の動作タイミング図である。
【符号の説明】
１０，２０  カラムセグメント
１２，２２  ノーマルＹ−デコーダ
１４，２４  ヒューズボックス
１６，２６  入・出力センスアンプドライバ
１０ａ，２０ａ  ローカルデータバスライン
１０ｂ，２０ｂ  グローバルデータバスライン
１６ａ，２６ａ  データ出力バスライン
【図１】
0004696328.tif 000002
【図２ａ】
0004696328.tif 000003
【図２ｂ】
0004696328.tif 000004
【図３】
0004696328.tif 000005
【図４ａ】
0004696328.tif 000006
【図４ｂ】
0004696328.tif 000007
【図５】
0004696328.tif 000008
【図６】
0004696328.tif 000009