(57)【特許請求の範囲】
【請求項１】
絶縁性基板上にゲート電極、ゲート絶縁膜、チャネル部分となる活性層、前記活性層上に設けられた不純物がドープされた半導体層からなるソース層およびドレイン層、上記活性層の外側に形成されており、かつ、前記ソース層およびドレイン層に各々接続されているソース電極およびドレイン電極を有するチャネルエッチ型薄膜トランジスタにおいて、
前記活性層の側壁を覆い、かつ、前記ソース層およびドレイン層、前記ソース電極およびドレイン電極上に形成された保護膜を備え、
前記ソース層および前記ドレイン層は前記島状の形状の活性層の内側に配置されており、
前記ソース電極およびドレイン電極は、それぞれ対応する前記ソース層およびドレイン層と、前記ソース層およびドレイン層、前記ソース電極およびドレイン電極上の前記保護膜にそれぞれ穿設されたコンタクトホールおよび前記保護膜上に配置された透明導電層である他の導電層を介して接続されていることを特徴とするチャネルエッチ型薄膜トランジスタ。
【請求項２】
前記ソース層およびドレイン層の少なくとも一方と前記他の導電層の間に金属電極部が介在することを特徴とする請求項１に記載のチャネルエッチ型薄膜トランジスタ。
【請求項３】
前記ゲート電極の端部が、前記活性層の端部より３μｍ以上外側に位置することを特徴とする請求項１または２のいずれか一に記載のチャネルエッチ型薄膜トランジスタ。
【請求項４】
前記活性層のチャネル領域上に前記保護膜を有することを特徴とする請求項１乃至３のいずれか一に記載のチャネルエッチ型薄膜トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チャネルエッチ型薄膜トランジスタに関する。更に詳しくは、アクティブマトリクス型液晶表示装置の各画素のスイッチング素子として用いられる逆スタガ型のチャネルエッチ型薄膜トランジスタに関する。
【０００２】
【従来の技術】
近年、ガラス等の絶縁性基板上に薄膜トランジスタ（以下、ＴＦＴと略す）を形成し、これを用いて各画素に印加する電圧を制御して液晶を駆動するアクティブマトリクス型液晶表示装置の開発が進められている。特に、活性層としてアモルファスシリコン（以下、ａ−Ｓｉと略す）を用いたＴＦＴは、プロセス温度が３００℃程度と低温であることから、広く使用されている。
【０００３】
図１１に、アクティブマトリクス型液晶表示装置に一般的に使用されているチャネルエッチ型ＴＦＴの平面図を、また、図１１のＸ−Ｘ’面で切断した断面図を図１２に示す。ガラス基板１上にクロム（Ｃｒ）よりなるゲート電極２が形成され、このゲート電極２上にシリコン窒化膜（ＳｉＮｘ）よりなるゲート絶縁膜３、ノンドープのａ−Ｓｉよりなる活性層４、およびリン（Ｐ）ドープのｎ＋導電型ａ−Ｓｉよりなるソース・ドレイン層５が順次形成されている。ソース・ドレイン層５上には、クロム（Ｃｒ）よりなるソース電極６およびドレイン電極７が形成されており、ソース電極６は、シリコン窒化膜（ＳｉＮｘ）よりなる層間絶縁膜８を間に挟み、インジウム錫酸化物（ＩＴＯ）よりなる画素電極９に接続されている。このように形成されたＴＦＴ基板の画素電極９形成面と、インジウム錫酸化物（ＩＴＯ）よりなる対向電極が形成された対向基板（図示せず）の対向電極形成面との間に、液晶層を挟み、ＴＦＴ基板の裏側にバックライトユニットを設けることにより、透過型の液晶表示装置が形成される。
【０００４】
図１３に、図１１，１２に示した従来のチャネルエッチ型ＴＦＴの製造工程の一例を示す。はじめに、清浄な絶縁性のガラス基板１上にＣｒよりなるゲート電極２がスパッタで形成される（図１３ａ参照）。次に、ゲート電極２上に、ＳｉＮｘを用いたゲート絶縁膜３、ノンドープのａ−Ｓｉ層４ａ、Ｐドープのｎ＋導電型ａ−Ｓｉ層５ａを逐次プラズマＣＶＤにより連続形成（図１３ｂ参照）後、ｎ＋導電型ａ−Ｓｉ層５ａおよびノンドープａ−Ｓｉ層４ａが各々所定の形状５および４にドライエッチングされる（図１３ｃ参照）。続いて、ｎ＋導電型ａ−Ｓｉ層５の上にＣｒをスパッタで形成後、ウェットエッチングによりソース電極６およびドレイン電極７が形成される（図１３ｄ参照）。このソース電極６およびドレイン電極７をマスクとして、ｎ＋導電型ａ−Ｓｉ層５およびノンドープａ−Ｓｉ層４を異方性ドライエッチングし、ソース・ドレイン層５および活性層４が形成される（図１３ｅ参照）。そして、デバイスの全表面に、ＳｉＮｘを用いた層間絶縁膜８がプラズマＣＶＤにより形成後、ソース電極６とのコンタクト用のビアホールが層間絶縁膜８に穿設される（図１３ｆ参照）。ここで、層間絶縁膜８は活性層４の保護膜として作用する。最後にビアホール内壁を含めたデバイス全表面にＩＴＯをスパッタで形成後、ウェットエッチングにより画素電極９が形成される（図１３ｇ参照）。
【０００５】
【発明が解決しようとする課題】
近年、液晶表示装置の高輝度化が求められ、バックライト光量が増加する傾向にあり、ＴＦＴの光オフリーク電流低下に対する要求が強まっている。バックライトによる光が、ｎチャネルＴＦＴの活性層に入射されると、光電界効果によりフォトキャリアが発生し、このフォトキャリア、特にホールがチャネル部を移動することおよびドレイン電極に流れることで光オフリーク電流が発生する。この光オフリーク電流により画素電位が低下するため、モジュールの輝度低下、コントラスト低下や表示斑、フリッカー等様々な不具合が発生する。
【０００６】
図１１，１２に示した従来のチャネルエッチ型ＴＦＴでは、活性層４上のソース電極６およびドレイン電極７の幅（以後、平面図における紙面上の上下方向の電極端間隔を幅と称し、左右方向の電極端間隔を長さと称する）と活性層４の側壁と接触するソース電極６およびドレイン電極７の導出部の幅が同等に形成されている。ここで、活性層４で発生したホールは、ｎ＋導電型ａ−Ｓｉ層５でブロックされる。しかし、活性層４の側壁ではソース電極６およびドレイン電極７と直に接触しているので、この接触部を通じてホールはドレイン電極７に移動してしまい、光オフリーク電流は増大してしまう。
【０００７】
この活性層側壁を通じて流れるリーク電流を低減するため、特開平７−２７３３３３号公報やＹ．Ｅ．Ｃｈｅｎ等による信学技報ＥＩＤ９８−２１６（１９９９年）には、活性層側壁に絶縁膜を有する構成が記載されており、後者には活性層側壁に設けた絶縁膜が活性層に発生する光オフリーク電流のソース電極あるいはドレイン電極への伝導を抑制する効果を有することが開示されている。図１３ｉは、上記従来技術に開示されているＴＦＴの構造と類似した活性層側壁に絶縁膜１３が形成されている一例を示している。しかしながら、これらの絶縁膜を形成するためには、基板が比較的高温に曝される工程が一工程増える。即ち、図１３ｃとｄとの工程の間に、図１３ｈに示した絶縁膜を活性層側壁に形成する工程が必要となる。具体的には、特開平７−２７３３３３号公報では、プラズマＣＶＤ（通常３００℃程度に達する）によりＳｉＮｘを用いた側壁絶縁膜を形成する工程とドライエッチング工程が必要であり、信学技報ＥＩＤ９８−２１６（１９９９年）では、酸素雰囲気下での長時間のアニール熱処理（２３０℃）をする工程が必要である。そのため、ＴＦＴ製造スループットが低下し、製造コストが増加するという問題が発生する。
【０００８】
特許第３２２３８０５号公報には、順スタガ型ＴＦＴにおいてａ−Ｓｉ層、ＳｉＮｘ層、Ｃｒ層がゲート線のパターンで同時にパターニングされた構造が記載されている。この順スタガ型ＴＦＴでは、ａ−Ｓｉ層、ＳｉＮｘ層、Ｃｒ層が同一のパターンでアイランド状に形成されているため、アイランドの端面リークにより画素電極からゲート線のエッジ部分を通ってドレイン線にオフリーク電流が流れやすいという問題がある。この問題を解決するために、ソース電極と画素電極とを接続する引き出し配線の幅が、ソース電極の幅よりも狭く形成されている。このオフリーク電流は、ａ−Ｓｉ層、ＳｉＮｘ層、Ｃｒ層が同一のパターンを有するという特有の構造を有することに基因して発生するものであり、活性層の側壁とソース電極あるいはドレイン電極とが接触する構成とはなっていない。また、ホールブロック層となるｎ＋層の形成についても不明確である。したがって、特許第３２２３８０５号公報でオフリーク電流が流れる機構と、上述の活性層側壁とソース電極あるいはドレイン電極との接触部を通じて流れる光オフリーク電流が流れる機構とは異なる。また、特開昭６１−２５９５６５号公報には、ａ−Ｓｉ層上に複数のソース電極およびドレイン電極を有し、これらの電極が夫々信号線に対して、ａ−Ｓｉ層上の各々のソースおよびドレイン電極幅より狭い幅の導出部により並列的に共通接続されるように構成された逆スタガ型ＴＦＴが記載されている。しかしながら、特開昭６１−２５９５６５号公報には、ホールブロック層として機能するｎ＋層が設けられていない。また、ａ−Ｓｉ層上の各々のソースおよびドレイン電極幅より狭い幅の導出部とする理由が明記されていない。この逆スタガ型ＴＦＴでは、各ソース電極、ドレイン電極にゲート電極等との短絡等の不良が判明した場合に、当該ソース電極またはドレイン電極を信号線から切り離し、残りの正常なソース電極およびドレイン電極により正常に動作させることを目的としており、光オフリーク電流に関する記載も示唆もない。
【０００９】
本発明は、ＴＦＴ活性層の側壁に絶縁膜を設けた従来のチャネルエッチ型ＴＦＴより製造スループットの高い光オフリーク電流を低減することのできるチャネルエッチ型ＴＦＴの構造を提供することを目的としている。
【００１５】
絶縁性基板上にゲート電極、ゲート絶縁膜、チャネル部分となる活性層、前記活性層上に設けられた不純物がドープされた半導体層からなるソース層およびドレイン層、上記活性層の外側に形成されており、かつ、前記ソース層およびドレイン層に各々接続されているソース電極およびドレイン電極を有するチャネルエッチ型薄膜トランジスタにおいて、前記活性層の側壁を覆い、かつ、前記ソース層およびドレイン層、前記ソース電極およびドレイン電極上に形成された保護膜を備え、前記ソース層および前記ドレイン層は前記島状の形状の活性層の内側に配置されており、前記ソース電極およびドレイン電極は、それぞれ対応する前記ソース層およびドレイン層と、前記ソース層およびドレイン層、前記ソース電極およびドレイン電極上の前記保護膜にそれぞれ穿設されたコンタクトホールおよび前記保護膜上に配置された透明導電層である他の導電層を介して接続されていることを特徴とする。
【００１６】
ここで、ソース層およびドレイン層の少なくとも一方とこの他の導電層の間に金属電極部がさらに介在することを特徴とする。
【００１８】
また、ゲート電極の端部が、活性層の端部より３μｍ以上外側に位置することが好ましい。
【００１９】
活性層のチャネル領域上には保護膜を設けることができ、この場合信頼性が更に高く好ましい。
【００２０】
【作用】
前述したように、特開平７−２７３３３３号公報やＹ．Ｅ．Ｃｈｅｎ等による信学技報ＥＩＤ９８−２１６（１９９９年）では、活性層側壁とソース電極およびドレイン電極とが直接接触しないように、両者の間に絶縁膜を介在させている。これらの従来技術において絶縁膜を形成する際に、ガラス基板は２３０℃または３００℃の高温雰囲気に曝されるため、ＴＦＴの製造スループットの低下およびコストアップを招く。本発明では、活性層上のソース電極およびドレイン電極とソース領域およびドレイン領域との接触面積を、良好な接続特性が得られるように保持するとともに、活性層側壁とソース電極およびドレイン電極との接触面積を低減させたソース電極およびドレイン電極の構成が、従来の製造工程と同様の工程で形成される。具体的には、活性層側壁と接触する電極幅を活性層上の電極幅より狭くなるように形成することにより、光オフリーク電流を小さくすることができることを見出した。あるいは、電極を活性層側壁と接触しないように、層間絶縁膜に設けたビアホールおよび層間絶縁膜上に設けた導電層を介して形成させた。本発明のＴＦＴは、ソース電極およびドレイン電極膜を形成するための金属膜エッチングおよび層間絶縁膜に設けるコンタクトホールの穿設用マスクパターンを従来技術と変更するのみで製造できる。したがって、従来のＴＦＴに比べて低コスト、かつ高い製造スループットで光オフリーク電流を低減することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００２２】
（第１の実施の形態）
図１は本発明のチャネルエッチ型ＴＦＴの第１の実施の形態を示す平面図である。ここで、図１１，１２と同じ構成部材については、同符号で表示している。図１１との違いは、ソース電極６およびドレイン電極７の構成にある。なお、図１のＡ−Ａ’面での断面図は、図１２と同じである。図１において、活性層上のソース電極６およびドレイン電極７は、対称に形成されており、ソース電極６およびドレイン電極７は、ともに活性層４の側壁と接触する部分を有している。活性層上のソース電極６およびドレイン電極７は対称なので、ドレイン電極７について説明する。ドレイン電極７と活性層４の側壁との接触部での電極幅は、ＣＤで表される。一方、活性層上では、ドレイン電極の先端、即ちソース電極先端との対向部にＡＢで表される電極幅の部分を有しており、ＣＤ＜ＡＢとなるように形成されている。即ち、活性層側壁との接触部では狭幅となるように、活性層上から活性層外へ導出される電極幅が、ＡＥの範囲ではＡＢ、Ｅから活性層外側ではＣＤとなるように形成されている。このような構成とすることにより、活性層４側壁部を通じるリーク電流は、電極幅に変化のない従来のＴＦＴに比べて低減できた。
【００２３】
一例として、チャネル長を６μｍ、チャネル幅ＡＢを２４μｍ、ＣＤを４μｍとしたＴＦＴで輝度５０００ｃｄ／ｍ２のバックライトを使用したとき、光オフリーク電流は６×１０-12Ａであったのに対し、ＣＤを２４μｍと電極幅が一定のＴＦＴで同様に測定した光オフリーク電流は１×１０-1１Ａであった。これより、電極幅が一定の場合に比べて、光オフリーク電流を約４０％低減させることができた。なお、ここで、図中ＡＥで表わされる電極幅ＡＢを有するチャネル長方向の長さが３μｍ未満となったとき、ソース・ドレイン層５とソース電極６およびドレイン電極７とのコンタクト特性が悪化する傾向が認められた。コンタクト特性はコンタクト面積が大きいほど良好であるが、電気的な特性のみならずソース・ドレイン領域とソース・ドレイン電極との良好な密着性を保持するためにも、ＡＥ間は３μｍ以上とすることが好ましい。なお、図１では、ドレイン電極７はＡＥとＢＦが平行になるように形成されているが、ＡＢ＜ＥＦとなるように形成することも可能であり、この場合も先端電極幅ＡＢを有するチャネル長方向の長さがＡＥ間で形成されていることになる。
【００２４】
図２は、上記第１の実施の形態の第１の変形例の平面図である。図１との相違点は、ゲート電極２の幅であり、この変形例ではゲート電極２の幅を活性層４の外側まで広げている。このような構成とすることにより、ゲートの遮光効果により光オフリーク電流を更に減少することができた。活性層４に対するゲート電極２のはみ出し幅が３μｍ以上となると、光オフリーク電流低減効果は、ほぼ飽和に達し、前述の条件で光オフリーク電流を同様に測定した結果、２×１０-12Ａとさらに低減することができた。
【００２５】
図３，４は、上記第１の実施の形態の第２，第３の変形例であり、図１とは活性層４上の電極構成が異なる。これらの活性層４上の電極平面図を示す。ドレイン電極７について説明すると、図３では、ソース電極との対向部がＡＢ、活性層側壁との接触部がＣＤ（ＣＤ＜ＡＢ）となるように台形状に形成されている。図４では、図１同様ソース電極との対向部ＡＢの幅を有するＡＥの範囲を有し、活性層側壁でＣＤ（ＣＤ＜ＡＢ）となるようにＥより外側の部分でテーパ状に形成されている。いずれの場合も、活性層側壁との接触部で狭幅となるように電極が形成されており、光オフリーク電流を低減させることができる。なお、図１〜４のように、ソース電極６とドレイン電極７が対称な構成とすると、ＴＦＴの駆動電流値の設計がし易い。
【００２６】
図５は、上記第１の実施の形態の第４の変形例を示す平面図である。図１との相違点は、ソース電極６とドレイン電極７が非対称な構成となっている点であり、図５ではソース電極６がドレイン電極７に比べて小面積で形成されている。この構成によると、ソース電極側の寄生容量を減少させることができるため、ＴＦＴの書き込み特性が向上する利点がある。なお、ソース電極６での良好なコンタクト特性を得るためには、活性層上のソース電極の長さをある程度長く設けることが好ましい。ここで、ソース電極幅は十分小さく形成されているため、活性層との接触部でのソース電極幅を活性層上のソース電極幅より狭く形成する必要はなく、ドレイン電極幅のみ減少させることにより光オフリーク電流を低減することが可能である。もちろん活性層との接触部でのソース電極幅をさらに狭く形成することも可能である。なお、ソース電極６をドレイン電極７に比べて大面積で形成することも可能ではあるが、その場合ソース電極側の寄生容量の増大によりＴＦＴ書き込み特性は悪化するので、好ましい対応ではない。
【００２７】
上記本願の第１の実施の形態およびその変形例で示したＴＦＴの製造工程は、図１３に示した従来のＴＦＴの製造工程と全く同一であり、図１３ｄの工程においてエッチングするソース電極６およびドレイン電極７のパターンを変更することのみが相違する。したがって、ＴＦＴ製造スループットを低下させることなく、光オフリーク電流を低減させることができる。
【００２８】
（第２の実施の形態）
図６は本発明のチャネルエッチ型ＴＦＴの第２の実施の形態を示す平面図であり、図７は図６のＢ−Ｂ’面で切断した断面図である。この実施の形態では、活性層の側壁に選択的に絶縁膜を設けることなく活性層４の側壁をソース電極６およびドレイン電極７と直接接触させない構成としている。具体的には、本実施の形態では、層間絶縁膜に設けたビアホールおよび層間絶縁膜表面に形成した導電層を介してソース・ドレイン層５とソース電極６およびドレイン電極７とを接続するものである。
【００２９】
図８に第２の実施の形態の製造工程を示す。まず、第１の実施の形態と同様に、清浄なガラス基板１上にＣｒよりなるゲート電極２をスパッタで形成する（図８ａ参照）。次に、ゲート電極２上に、ＳｉＮｘを用いたゲート絶縁膜３、ノンドープのａ−Ｓｉ層４ａ、Ｐドープのｎ＋導電型ａ−Ｓｉ層５ａを逐次プラズマＣＶＤにより連続形成（図８ｂ参照）後、ｎ＋導電型ａ−Ｓｉ層５ａおよびノンドープａ−Ｓｉ層４ａが各々所定の形状５および４にドライエッチングされる（図８ｃ参照）。続いて、ｎ＋導電型ａ−Ｓｉ層５を覆うようにＣｒ膜をスパッタで形成後、ウェットエッチングによりソース電極６、ドレイン電極７をゲート絶縁膜上の６ａおよび７ａと、これらの電極と分離された２つの金属電極部６ｂおよび７ｂをｎ＋導電型ａ−Ｓｉ層５上に同時に形成する（図８ｄ参照）。この金属電極部６ｂおよび７ｂをマスクとして、ｎ＋導電型ａ−Ｓｉ層５およびノンドープａ−Ｓｉ層４を異方性ドライエッチングし、ソース・ドレイン層５および活性層４を形成する（図８ｅ参照）。そして、デバイスの全表面に、ＳｉＮｘを用いた層間絶縁膜８をプラズマＣＶＤにより形成後、６ａ、６ｂ、７ａ、７ｂ上の層間絶縁膜８にコンタクトホールを各々穿設する（図８ｆ参照）。ここで、層間絶縁膜８は活性層４の保護膜として作用する。最後にビアホール内壁を含めたデバイス全表面にＩＴＯをスパッタで形成後、ウェットエッチングにより画素電極９、導電層６ｃ，７ｃが同時に所定のパターンに形成する（図８ｇ参照）。こうしてソース電極６は、６ａ，６ｂ，６ｃおよびコンタクトホールにより、ドレイン電極７は、７ａ，７ｂ，７ｃおよびコンタクトホールにより各々構成される。この第２の実施の形態では、ソース電極６およびドレイン電極７は、活性層４の側壁と接触していないので、接触部の電極幅は実質０といえる。
【００３０】
ここで、導電層６ｃおよび７ｃには、ＩＴＯ、ＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料を使用することにより画素電極９と同時に形成することができる。一般に、透明導電材料は、ソース・ドレイン層５との密着性が悪く、良好なコンタクト特性が得られない。そのため、金属電極部６ｂおよび７ｂを介在させることで両者の密着性が改善される。また、金属電極部６ｂおよび７ｂを設けることにより、図８ｅの工程でｎ＋導電型ａ−Ｓｉ層５およびノンドープａ−Ｓｉ層４を異方性エッチングするためのエッチングマスク形成工程を別途設ける必要がない。なお、金属電極部６ｂおよび７ｂは、Ｃｒによりゲート絶縁膜上の６ａおよび７ａと同時に形成できるので、製造工程数は図１３に示した従来技術と全く同様である。また、ＴＦＴ上部に位置する配線が透明であるため、金属配線の場合に見られるバックライト光が配線裏面で反射してＴＦＴ上部に入射する現象が発生しない。したがって、更に光リークを低減することが可能となる。
【００３１】
なお、導電層６ｃおよび７ｃとしてＣｒ，Ａｌ，Ｍｏ，Ｗ，Ｔｉ等の金属材料を使用することもできる。ここで、金属材料を使用する場合、導電層６ｃおよび７ｃを画素電極９と同時に形成することができないため、層間絶縁膜８表面に金属導電層６ｃ，７ｃを設ける工程が別途必要となる。しかしながら、金属スパッタは、特開平７−２７３３３３号公報やＹ．Ｅ．Ｃｈｅｎ等による信学技報ＥＩＤ９８−２１６（１９９９年）のような活性層側壁絶縁膜形成時よりも低温（室温〜１５０℃程度）で実施でき、成膜時間も数分間程度と短時間であるので、従来のＴＦＴほど製造スループットを低減させない。この場合、ビアホールおよび導電層の抵抗値の低減が図れるため、低電力駆動に有利である。
【００３２】
図９は、上記第１および第２の実施の形態の中間である第１の変形例の平面図である。図６との相違点は、画素側のソース・ドレイン層５を６ａおよび６ｃを介在させることなく画素電極９と直接接続させている。このような構成により、開口率をより大きくすることができる。
【００３３】
図１０は、上記第１および第２の実施の形態の中間である第２の変形例の平面図である。図６との相違点は、ソース側およびドレイン側の電極を図５のように非対称な構成としている。ドレイン側では、図６同様に７ａと７ｂが７ｃおよびコンタクトホールを介して接続されている。一方、ソース側では、第１の実施の形態のようにソース電極６と活性層４の側壁とが狭幅で接触している。この接触部の電極幅は十分小さいため、リーク電流を低下させることができる。
【００３４】
上記本願の第２の実施の形態と第１および第２の実施の形態の中間の変形例で導電層６ｃ，７ｃを透明導電層で形成する場合のＴＦＴの製造工程は、従来のＴＦＴの製造工程と全く同一であり、図８ｄ工程でのＣｒ膜のエッチングおよび図８ｆ工程での層間絶縁膜に設けるコンタクトホールの穿設パターンのみを変更している。したがって、ＴＦＴ製造スループットを低下させることなく、光オフリーク電流を低減させることができる。
【００３５】
尚、本発明のＴＦＴは、上記各実施の形態に記載の材料、構成に限定されるものではない。ゲート電極材料としては、Ｃｒ以外にＡｌ，Ｍｏ，Ｗ，Ｔｉ，Ｔａ等の他の金属材料を使用することもできる。ゲート絶縁膜、層間絶縁膜としては、シリコン酸化物（ＳｉＯｘ）やシリコン窒化酸化物（ＳｉＯｘＮｙ）等も使用可能である。活性層としてはａ−Ｓｉ層が好適であるが、マイクロクリスタルシリコン膜やポリシコン膜も使用できる。また、本発明のＴＦＴは、半透過型液晶表示装置にも適用可能である。
【００３６】
【発明の効果】
本発明のチャネルエッチ型ＴＦＴ構造によれば、絶縁膜を活性層側壁に設けた従来のＴＦＴ同様に光オフリーク電流を低減させることができる。しかも、絶縁膜を設ける工程が不要なため、従来のＴＦＴより高いスループットが得られ、低コスト化に有利である。
【図面の簡単な説明】
【図１】本発明のＴＦＴの第１の実施の形態の平面図である。
【図２】本発明のＴＦＴの第１の実施の形態の第１の変形例の平面図である。
【図３】本発明のＴＦＴの第１の実施の形態の第２の変形例の平面図である。
【図４】本発明のＴＦＴの第１の実施の形態の第３の変形例の平面図である。
【図５】本発明のＴＦＴの第１の実施の形態の第４の変形例の平面図である。
【図６】本発明のＴＦＴの第２の実施の形態の平面図である。
【図７】図６のＢ−Ｂ’面で切断した断面図である。
【図８】本発明のＴＦＴの第２の実施の形態の製造工程説明図である。
【図９】本発明のＴＦＴの第１の実施の形態の第１の変形例の平面図である。
【図１０】本発明のＴＦＴの第１の実施の形態の第２の変形例の平面図である。
【図１１】従来のＴＦＴの平面図である。
【図１２】図１のＡ−Ａ’面および図１１のＸ−Ｘ’面で切断した断面図である。
【図１３】本発明のＴＦＴの第１の実施の形態および従来のＴＦＴの製造工程説明図である。
【符号の説明】
１  ガラス基板
２  ゲート電極
３  ゲート絶縁膜
４  活性層
４ａ  ａ−Ｓｉ層
５  ソース・ドレイン層
５ａ  ｎ＋導電型ａ−Ｓｉ層
６  ソース電極
６ａ  ソース電極
６ｂ  金属電極部（ソース電極）
６ｃ  導電層（ソース電極）
７  ドレイン電極
７ａ  ドレイン電極
７ｂ  金属電極部（ドレイン電極）
７ｃ  導電層（ドレイン電極）
８  層間絶縁膜
９  画素電極
１０  活性層側壁絶縁膜
【図１】
0004604440.tif 000002
【図２】
0004604440.tif 000003
【図３】
0004604440.tif 000004
【図４】
0004604440.tif 000005
【図５】
0004604440.tif 000006
【図６】
0004604440.tif 000007
【図７】
0004604440.tif 000008
【図８】
0004604440.tif 000009
【図９】
0004604440.tif 000010
【図１０】
0004604440.tif 000011
【図１１】
0004604440.tif 000012
【図１２】
0004604440.tif 000013
【図１３】
0004604440.tif 000014