(57)【特許請求の範囲】
【請求項１】
プログレッシブ方式の第１映像信号が入力される入力部と、
前記第１映像信号を１ライン遅延して第２映像信号とし、前記第２映像信号を１ライン遅延して第３映像信号とする生成部と、
前記第１映像信号、前記第２映像信号及び前記第３映像信号に基づいて、前記第２映像信号のフィルタ処理を行ってインターレース方式の第４映像信号を出力するフィルタ部と、
前記第１映像信号の輝度と前記第３映像信号の輝度との差の絶対値である第１判定値を演算する演算部と、
を備え、
前記フィルタ部は、前記第１映像信号をＳ１とし、前記第２映像信号をＳ２とし、前記第３映像信号をＳ３とし、前記第１映像信号の係数である第１係数をＡとし、前記第２映像信号の係数である第２係数をＢとし、前記第３映像信号の係数である第３係数をＣとし、Ｎを自然数とするとき、
前記第１係数（Ａ）と前記第２係数（Ｂ）と前記第３係数（Ｃ）との和が２のＮ乗に等しくなるとともに、前記第２係数（Ｂ）が前記第１係数（Ａ）及び前記第３係数（Ｃ）より大きくなるようにし、
前記第１判定値が所定の閾値より大きい場合であって、前記第１映像信号（Ｓ１）の輝度と前記第２映像信号の輝度（Ｓ２）との差の絶対値が前記第３映像信号（Ｓ３）の輝度と前記第２映像信号の輝度（Ｓ２）との差の絶対値より大きい場合に、前記第１係数（Ａ）が前記第３係数（Ｃ）より大きな値になるようにして、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝を演算して前記第２映像信号（Ｓ２）の前記フィルタ処理を行い、
前記第１判定値が前記所定の閾値より大きい場合であって、前記第１映像信号（Ｓ１）の輝度と前記第２映像信号の輝度（Ｓ２）との差の絶対値が前記第３映像信号（Ｓ３）の輝度と前記第２映像信号の輝度（Ｓ２）との差の絶対値より小さい場合に、前記第１係数（Ａ）が前記第３係数（Ｃ）より小さな値になるようにして、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝を演算して前記第２映像信号（Ｓ２）の前記フィルタ処理を行う、
映像信号変換回路。
【請求項２】
プログレッシブ方式の第１映像信号が入力される入力ステップと、
前記第１映像信号を１ライン遅延して第２映像信号とし、前記第２映像信号を１ライン遅延して第３映像信号とする生成ステップと、
前記第１映像信号の輝度と前記第３映像信号の輝度との差の絶対値である第１判定値を演算する演算ステップと、
前記第１映像信号をＳ１とし、前記第２映像信号をＳ２とし、前記第３映像信号をＳ３とし、前記第１映像信号の係数である第１係数をＡとし、前記第２映像信号の係数である第２係数をＢとし、前記第３映像信号の係数である第３係数をＣとし、Ｎを自然数とするとき、
前記第１係数（Ａ）と前記第２係数（Ｂ）と前記第３係数（Ｃ）との和が２のＮ乗に等しくなるとともに、前記第２係数（Ｂ）が前記第１係数（Ａ）及び前記第３係数（Ｃ）より大きくなるようにし、
前記第１判定値が第１閾値より大きい場合であって、前記第１映像信号（Ｓ１）の輝度と前記第２映像信号の輝度（Ｓ２）との差の絶対値が前記第３映像信号（Ｓ３）の輝度と前記第２映像信号の輝度（Ｓ２）との差の絶対値より大きい場合に、前記第１係数（Ａ）が前記第３係数（Ｃ）より大きな値になるようにして、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝を演算して前記第２映像信号（Ｓ２）のフィルタ処理が行なわれ、
前記第１判定値が第１閾値より大きい場合であって、前記第１映像信号（Ｓ１）の輝度と前記第２映像信号の輝度（Ｓ２）との差の絶対値が前記第３映像信号（Ｓ３）の輝度と前記第２映像信号の輝度（Ｓ２）との差の絶対値より小さい場合に、前記第１係数（Ａ）が前記第３係数（Ｃ）より小さな値になるようにして、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝が演算されて前記第２映像信号（Ｓ２）のフィルタ処理が行われるフィルタ処理ステップと、
前記フィルタ処理ステップの結果に基づいて、インターレース方式の第４映像信号が出力される出力ステップと、
を備えた、
映像信号変換回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号変換回路及び映像信号変換回路の制御方法に関する。
【背景技術】
【０００２】
従来から、プログレッシブ方式の映像をインターレース方式の映像に変換する映像信号変換回路が提案されている（例えば、特許文献１参照）。
【０００３】
このような映像信号変換回路は、パソコンの画面をＣＲＴで表示する場合や、デジタルカメラで撮影した画像をＣＲＴで表示する場合などに利用される。
【特許文献１】特開平８−３３１５１６（第１−４頁、第１−５図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、走査線間の輝度レベルの差が所定値以上である場合に輝度が抑制されるようにフィルタリング処理が行われるので、フリッカーを抑制することができる。
【０００５】
しかし、特許文献１の技術では、フィルタ処理の式が２進数で表された場合に桁数が多くなることがあり、フィルタ処理を行うための回路規模が大きくなる傾向にある。
【０００６】
また、特許文献１の技術では、輝度の変化の仕方にかかわらずにフィルタ処理が行われているので、像が見にくくなる傾向にある。
【０００７】
本発明の課題は、フリッカーを抑制することができ、回路規模を小さくすることができ、像を見やすくすることができる映像信号変換回路及び映像信号変換回路の制御方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る映像信号変換回路は、入力部と、生成部と、フィルタ部と、演算部とを備える。入力部には、プログレッシブ方式の第１映像信号が入力される。生成部は、第１映像信号を１ライン遅延して第２映像信号とし、第２映像信号を１ライン遅延して第３映像信号とする。演算部は、第１映像信号の輝度と第３映像信号の輝度との差の絶対値である第１判定値を演算する。フィルタ部は、第１映像信号、第２映像信号及び第３映像信号に基づいて、第２映像信号のフィルタ処理を行ってインターレース方式の第４映像信号を出力する。フィルタ部は、第１映像信号をＳ１とし、第２映像信号をＳ２とし、第３映像信号をＳ３とし、第１映像信号の係数である第１係数をＡとし、第２映像信号の係数である第２係数をＢとし、第３映像信号の係数である第３係数をＣとし、Ｎを自然数とするとき、第１係数（Ａ）と第２係数（Ｂ）と第３係数（Ｃ）との和が２のＮ乗に等しくなるとともに、第２係数（Ｂ）が第１係数（Ａ）及び第３係数（Ｃ）より大きくなるようにし、第１判定値が所定の閾値より大きい場合であって、第１映像信号（Ｓ１）の輝度と第２映像信号の輝度（Ｓ２）との差の絶対値が第３映像信号（Ｓ３）の輝度と第２映像信号の輝度（Ｓ２）との差の絶対値より大きい場合に、第１係数（Ａ）が第３係数（Ｃ）より大きな値になるようにして、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝を演算して第２映像信号（Ｓ２）のフィルタ処理を行い、第１判定値が所定の閾値より大きい場合であって、第１映像信号（Ｓ１）の輝度と第２映像信号の輝度（Ｓ２）との差の絶対値が第３映像信号（Ｓ３）の輝度と第２映像信号の輝度（Ｓ２）との差の絶対値より小さい場合に、第１係数（Ａ）が第３係数（Ｃ）より小さな値になるようにして、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝を演算して前記第２映像信号（Ｓ２）の前記フィルタ処理を行う。
【０００９】
この映像信号変換回路では、フィルタ部は、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝を演算してフィルタ処理を行う。すなわち、分母が２のＮ乗である式を用いてフィルタ処理が行われるので、回路構成を簡略化することができる。
【００１０】
また、フィルタ部は、第１条件が満たされる場合に第１係数（Ａ）と第３係数（Ｃ）とが異なる値になるようにフィルタ処理を行う。これにより、第４映像信号による映像を、輝度が過度に高い部分の輝度が抑制されたものにすることができるとともに、略水平方向に延びたエッジ部分のコントラストが強調されたものにすることができる。
【００１１】
このように、回路構成を簡略化することができ、輝度が過度に高い部分の輝度を抑制することができ、略水平方向に延びたエッジ部分のコントラストを強調することができる。このため、フリッカーを抑制することができ、回路規模を小さくすることができ、像を見やすくすることができる。
【００１７】
本発明に係る映像信号変換回路の制御方法は、入力ステップと、生成ステップと、演算ステップと、フィルタ処理ステップと、出力ステップとを備える。入力ステップでは、プログレッシブ方式の第１映像信号が入力される。生成ステップでは、第１映像信号を１ライン遅延して第２映像信号とし、第２映像信号を１ライン遅延して第３映像信号とする。
演算ステップでは、第１映像信号の輝度と第３映像信号の輝度との差の絶対値である第１判定値が演算される。フィルタ処理ステップでは、第１映像信号をＳ１とし、第２映像信号をＳ２とし、第３映像信号をＳ３とし、第１映像信号の係数である第１係数をＡとし、第２映像信号の係数である第２係数をＢとし、第３映像信号の係数である第３係数をＣとし、Ｎを自然数とするとき、第１係数（Ａ）と第２係数（Ｂ）と第３係数（Ｃ）との和が２のＮ乗に等しくなるとともに、第２係数（Ｂ）が第１係数（Ａ）及び第３係数（Ｃ）より大きくなるようにし、第１判定値が第１閾値より大きい場合であって、第１映像信号（Ｓ１）の輝度と第２映像信号の輝度（Ｓ２）との差の絶対値が第３映像信号（Ｓ３）の輝度と第２映像信号の輝度（Ｓ２）との差の絶対値より大きい場合に、第１係数（Ａ）が第３係数（Ｃ）より大きな値になるようにして、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝を演算して第２映像信号（Ｓ２）のフィルタ処理が行なわれ、第１判定値が第１閾値より大きい場合であって、第１映像信号（Ｓ１）の輝度と第２映像信号の輝度（Ｓ２）との差の絶対値が第３映像信号（Ｓ３）の輝度と第２映像信号の輝度（Ｓ２）との差の絶対値より小さい場合に、第１係数（Ａ）が第３係数（Ｃ）より小さな値になるようにして、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝が演算されて前記第２映像信号（Ｓ２）のフィルタ処理が行われる。出力ステップでは、フィルタ処理ステップの結果に基づいて、インターレース方式の第４映像信号が出力される。
【００１８】
この映像信号変換回路の制御方法では、フィルタ処理ステップにおいて、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝が演算されてフィルタ処理が行われる。すなわち、分母が２のＮ乗である式を用いてフィルタ処理が行われるので、回路構成を簡略化することができる。
【００１９】
また、フィルタ処理ステップにおいて、第１条件が満たされる場合に第１係数（Ａ）と第３係数（Ｃ）とが異なる値になるようにフィルタ処理が行われる。これにより、第４映像信号による映像を、輝度が過度に高い部分の輝度が抑制されたものにすることができるとともに、略水平方向に延びたエッジ部分のコントラストが強調されたものにすることができる。
【００２０】
このように、回路構成を簡略化することができ、輝度が過度に高い部分の輝度を抑制することができ、略水平方向に延びたエッジ部分のコントラストを強調することができる。このため、フリッカーを抑制することができ、回路規模を小さくすることができ、像を見やすくすることができる。
【発明の効果】
【００２１】
本発明に係る映像信号変換回路では、回路構成を簡略化することができ、輝度が過度に高い部分の輝度を抑制することができ、略水平方向に延びたエッジ部分のコントラストを強調することができる。このため、フリッカーを抑制することができ、回路規模を小さくすることができ、像を見やすくすることができる。
【００２３】
本発明に係る映像信号変換回路の制御方法では、回路構成を簡略化することができ、輝度が過度に高い部分の輝度を抑制することができ、略水平方向に延びたエッジ部分のコントラストを強調することができる。このため、フリッカーを抑制することができ、回路規模を小さくすることができ、像を見やすくすることができる。
【発明を実施するための最良の形態】
【００２４】
＜第１実施形態＞
本発明の第１実施形態に係る映像信号変換回路の回路構成図を図１に示す。
【００２５】
（映像信号変換回路の概略構成）
映像信号変換回路１は、主として、入力部１０，生成部２０，第１演算部３０及びフィルタ部６０を備える。
【００２６】
入力部１０は、外部に接続されており、外部から信号を入力することができるようになっている。入力部１０は、分岐するようにして、生成部２０、第１演算部３０及びフィルタ部６０に接続されている。
【００２７】
生成部２０は、主として、第１ラインメモリ２１と第２ラインメモリ２２とを備える。第１ラインメモリ２１及び第２ラインメモリ２２は、ともに、ＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）方式のメモリであり、映像信号を記憶するためのメモリである。第１ラインメモリ２１は、入力側が入力部１０に接続されている。第１ラインメモリ２１は、分岐するようにして、出力側が第２ラインメモリ２２、第１演算部３０及びフィルタ部６０に接続されている。第２ラインメモリ２２は、入力側が第１ラインメモリ２１に接続されている。第２ラインメモリ２２は、分岐するようにして、出力側が第１演算部３０及びフィルタ部６０に接続されている。
【００２８】
第１演算部３０は、主として、第１減算回路３１，第２減算回路３２及び第３減算回路３３を備える。第１減算回路３１は、合流するようにして、入力側が入力部１０及び第２ラインメモリ２２に接続されている。第１減算回路３１は、出力側がフィルタ部６０に接続されている。第２減算回路３２は、合流するようにして、入力側が入力部１０及び第１ラインメモリ２１に接続されている。第２減算回路３２は、出力側がフィルタ部６０に接続されている。第３減算回路３３は、合流するようにして、入力側が第１ラインメモリ２１及び第２ラインメモリ２２に接続されている。第３減算回路３３は、出力側がフィルタ部６０に接続されている。
【００２９】
フィルタ部６０は、入力側が第１減算回路３１，第２減算回路３２，第３減算回路３３，入力部１０，第１ラインメモリ２１及び第２ラインメモリ２２に接続されている。また、フィルタ部６０は、出力側が外部に接続されている。
【００３０】
（映像信号変換回路の概略動作）
入力部１０には、プログレッシブ方式の第１映像信号Ｓ１が外部から入力される。入力部１０は、第１映像信号Ｓ１を、第１減算回路３１，第２減算回路３２，第１ラインメモリ２１及びフィルタ部６０へ供給する。
【００３１】
第１ラインメモリ２１は、第１映像信号Ｓ１を受け取ったことに応じて、第１映像信号Ｓ１を記憶するとともに、記憶していた第２映像信号Ｓ２を、第２減算回路３２，第３減算回路３３，第２ラインメモリ２２及びフィルタ部６０へ出力する。
【００３２】
第２ラインメモリ２２は、第２映像信号Ｓ２を受け取ったことに応じて、第２映像信号Ｓ２を記憶するとともに、記憶していた第３映像信号Ｓ３を、第１減算回路３１、第３減算回路３３及びフィルタ部６０へ出力する。
【００３３】
第１減算回路３１は、第１映像信号Ｓ１を入力部１０から受け取り、第３映像信号Ｓ３を第２ラインメモリ２２から受け取る。第１減算回路３１は、第１判定値ΔＳ１３を演算する。ここで、第１判定値ΔＳ１３は、第１映像信号Ｓ１と第３映像信号Ｓ３との差の絶対値であり、
ΔＳ１３＝｜Ｓ１−Ｓ３｜                                            （１）
となる。第１減算回路３１は、第１判定値ΔＳ１３をフィルタ部６０へ出力する。
【００３４】
第２減算回路３２は、第１映像信号Ｓ１を入力部１０から受け取り、第２映像信号Ｓ２を第１ラインメモリ２１から受け取る。第２減算回路３２は、第２判定値ΔＳ１２を演算する。ここで、第２判定値ΔＳ１２は、第１映像信号Ｓ１と第２映像信号Ｓ２との差の絶対値であり、
ΔＳ１２＝｜Ｓ１−Ｓ２｜                                            （２）
となる。第２減算回路３２は、第２判定値ΔＳ１２をフィルタ部６０へ出力する。
【００３５】
第３減算回路３３は、第２映像信号Ｓ２を第１ラインメモリ２１から受け取り、第３映像信号Ｓ３を第２ラインメモリ２２から受け取る。第３減算回路３３は、第３判定値ΔＳ２３を演算する。ここで、第３判定値ΔＳ２３は、第２映像信号Ｓ２と第３映像信号Ｓ３との差の絶対値であり、
ΔＳ２３＝｜Ｓ２−Ｓ３｜                                            （３）
となる。第３減算回路３３は、第３判定値ΔＳ２３をフィルタ部６０へ出力する。
【００３６】
フィルタ部６０は、第１映像信号Ｓ１を入力部１０から受け取り、第２映像信号Ｓ２を第１ラインメモリ２１から受け取り、第３映像信号Ｓ３を第２ラインメモリ２２から受け取る。また、フィルタ部６０は、第１判定値ΔＳ１３を第１減算回路３１から受け取り、第２判定値ΔＳ１２を第２減算回路３２から受け取り、第３判定値ΔＳ２３を第３減算回路３３から受け取る。フィルタ部６０は、第１映像信号Ｓ１，第２映像信号Ｓ２，第３映像信号Ｓ３，第１判定値ΔＳ１３，第２判定値ΔＳ１２及び第３判定値ΔＳ１３に基づいて、第２映像信号Ｓ２のフィルタ処理を行ってインターレース方式の第４映像信号Ｓ４を出力する。
【００３７】
（フィルタ部の詳細構成）
フィルタ部６０は、主として、第１比較回路６１，第２比較回路６２及びＬＰＦ処理回路６３を備える。
【００３８】
第１比較回路６１は、入力側が第１減算回路３１に接続され、出力側がＬＰＦ処理回路６３に接続されている。第２比較回路６２は、合流するようにして、入力側が第２減算回路３２及び第３減算回路３３に接続されている。第２比較回路６２は、出力側がＬＰＦ処理回路６３に接続されている。
【００３９】
ＬＰＦ処理回路６３は、合流するようにして、入力側が入力部１０，第１ラインメモリ２１，第２ラインメモリ２２，第１比較回路６１及び第２比較回路６２に接続されている。ＬＰＦ処理回路６３は、出力側が外部に接続されており、外部に信号を出力することができるようになっている。
【００４０】
（フィルタ部の詳細動作）
第１比較回路６１は、第１判定値ΔＳ１３を第１減算回路３１から受け取る。第１比較回路６１は、第１判定値ΔＳ１３と第１閾値Ｖ１とを比較して、第１判定値ΔＳ１３が第１閾値Ｖ１より大きいか否かを判断する。そして、第１比較回路６１は、第１判定値ΔＳ１３が第１閾値Ｖ１より大きいと判断する場合に、第１判定結果ＤＲ１として“０”を出力する。あるいは、第１比較回路６１は、第１判定値ΔＳ１３が第１閾値Ｖ１以下であると判断する場合に、第１判定結果ＤＲ１として“１”を出力する。
【００４１】
第２比較回路６２は、第２判定値ΔＳ１２を第２減算回路３２から受け取り、第３判定値ΔＳ２３を第３減算回路３３から受け取る。第２比較回路６２は、第２判定値ΔＳ１２と第３判定値ΔＳ２３とを比較して、第２判定値ΔＳ１２と第３判定値ΔＳ２３との大小関係を判断する。すなわち、第２比較回路６２は、第２映像信号Ｓ２の輝度を基準とした場合に、第１映像信号Ｓ１と第３映像信号Ｓ３とのどちらの輝度が急激に変化しているかを判断する。そして、第２比較回路６２は、第２判定値ΔＳ１２が第３判定値ΔＳ２３より大きいと判断する場合に、第２判定結果ＤＲ２として“１０”を出力する。第２比較回路６２は、第２判定値ΔＳ１２が第３判定値ΔＳ２３より小さいと判断する場合に、第２判定結果ＤＲ２として“０１”を出力する。第２比較回路６２は、第２判定値ΔＳ１２が第３判定値ΔＳ２３と等しいと判断する場合に、第２判定結果ＤＲ２として“１１”を出力する。
【００４２】
ＬＰＦ処理回路６３は、第１判定結果ＤＲ１を第１比較回路６１から受け取り、第２判定結果ＤＲ２を第２比較回路６２から受け取る。また、ＬＰＦ処理回路６３は、第１映像信号Ｓ１を入力部１０から受け取り、第２映像信号Ｓ２を第１ラインメモリ２１から受け取り、第３映像信号Ｓ３を第２ラインメモリ２２から受け取る。ＬＰＦ処理回路６３は、第１映像信号Ｓ１，第２映像信号Ｓ２，第３映像信号Ｓ３，第１判定結果ＤＲ１及び第２判定結果ＤＲ２に基づいて、第２映像信号Ｓ２のフィルタ処理を行う。
【００４３】
具体的には、ＬＰＦ処理回路６３は、第１係数をＡとし、第２係数をＢとし、第３係数をＣとし、第１自然数をＮとするとき、
｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝                    （４）
を演算して第２映像信号Ｓ２のフィルタ処理を行う。ここで、第１係数Ａは、第１映像信号Ｓ１の係数である。第２係数Ｂは、第２映像信号Ｓ２の係数である。第３係数Ｃは、第３映像信号Ｓ３の係数である。ここで、式（４）において、
Ａ＋Ｂ＋Ｃ＝（２のＮ乗）                                            （５）
及び
Ｂ＞Ａ，Ｂ＞Ｃ                                                      （６）
の関係が満たされている。これにより、第４映像信号Ｓ４による映像は、輝度が過度に高い部分の輝度が抑制されたものになる。
【００４４】
ＬＰＦ処理回路６３は、式（４）で表されるような式を複数の種類だけ記憶しており、第１判定結果ＤＲ１及び第２判定結果ＤＲ２に基づいて、式を選択して演算を行う。特に、ＬＰＦ処理回路６３は、第１条件が満たされる場合に、第１係数Ａと第３係数Ｃとが異なる値になるような式を選択して演算を行う。ここで、第１条件は、第１判定結果ＤＲ１＝“０”であり、かつ、第２判定結果ＤＲ２＝“１０”及び第２判定結果ＤＲ２＝“０１”のいずれかであるような条件である。これにより、第４映像信号Ｓ４による映像は、輝度が過度に高い部分の輝度が抑制されたものになるとともに、略水平方向に延びたエッジ部分のコントラストが強調されたものになる。
【００４５】
そして、ＬＰＦ処理回路６３は、第２映像信号Ｓ２に対してフィルタ処理が行われた信号を、第４映像信号Ｓ４として外部へ出力する。
【００４６】
（ＬＰＦ処理回路の演算例）
ＬＰＦ処理回路の演算例を、図２及び図３に示すグラフを用いて説明する。図２及び図３に示すグラフでは、縦軸が輝度を表しており、横軸が映像信号の位置を表している。
【００４７】
例えば、第１映像信号Ｓ１が位置Ｐ２にあり、第２映像信号Ｓ２が位置Ｐ３にあり、第３映像信号Ｓ３が位置Ｐ４にある場合を考える。このとき、図２に示すように、第１映像信号Ｓ１の輝度と第３映像信号Ｓ３の輝度とが同じであるので、第１減算回路３１が第１判定値ΔＳ１３≒０を演算し、第１比較回路６１が第１判定結果ＤＲ１として“１”を出力する。ＬＰＦ処理回路６３は、ＤＲ１＝“１”であると判断する場合に、
（Ｓ１＋２×Ｓ２＋Ｓ３）／４                                        （７）
を演算して第２映像信号Ｓ２のフィルタ処理を行う。すなわち、第１映像信号Ｓ１の輝度と第３映像信号Ｓ３の輝度との差が小さいので、式（７）により、第２映像信号Ｓ２の輝度は抑制される。これにより、第４映像信号Ｓ４による映像は、輝度が過度に高い部分の輝度が抑制されたものになる。このように、位置Ｐ３における輝度は実線で示される大きさから破線で示される大きさに抑制される。
【００４８】
あるいは、例えば、第１映像信号Ｓ１が位置Ｐ３にあり、第２映像信号Ｓ２が位置Ｐ４にあり、第３映像信号Ｓ３が位置Ｐ５にある場合を考える。このとき、図２に示すように、第１映像信号Ｓ１の輝度と第３映像信号Ｓ３の輝度との差の絶対値が第１閾値より大きいので、第１比較回路６１が第１判定結果ＤＲ１として“０”を出力する。また、第２映像信号Ｓ２を基準とした場合に、第１映像信号Ｓ１の輝度の方が第３映像信号Ｓ３の輝度より急激に変化しているので、第２比較回路６２が第２判定結果ＤＲ２として“１０”を出力する。ＬＰＦ処理回路６３は、ＤＲ１＝“０”であってＤＲ２＝“１０”であると判断する場合に、
（４×Ｓ１＋１０×Ｓ２＋２×Ｓ３）／１６                            （８）
を演算して第２映像信号Ｓ２のフィルタ処理を行う。すなわち、第１映像信号Ｓ１の輝度と第３映像信号Ｓ３の輝度との差が大きく、第１映像信号Ｓ１の輝度が第３映像信号Ｓ３の輝度より第２映像信号Ｓ２の輝度に対して急激に変化しているので、第３映像信号Ｓ３の輝度よりも第１映像信号Ｓ１の輝度が第２映像信号Ｓ２のフィルタ処理においてより多く反映されるようにされる。これにより、第４映像信号Ｓ４による映像は、略垂直方向に輝度が急激に減少するように変化する略水平方向に延びたエッジ部分のコントラストが強調されたものになる。このように、位置Ｐ４における輝度は実線で示される大きさから破線で示される大きさに増やされる。
【００４９】
あるいは、例えば、第１映像信号Ｓ１が位置Ｐ１にあり、第２映像信号Ｓ２が位置Ｐ２にあり、第３映像信号Ｓ３が位置Ｐ３にある場合を考える。このとき、図２に示すように、第１映像信号Ｓ１の輝度と第３映像信号Ｓ３の輝度との差の絶対値が第１閾値より大きいので、第１比較回路６１が第１判定結果ＤＲ１として“０”を出力する。また、第２映像信号Ｓ２を基準とした場合に、第３映像信号Ｓ３の輝度の方が第１映像信号Ｓ１の輝度より急激に変化しているので、第２比較回路６２が第２判定結果ＤＲ２として“０１”を出力する。ＬＰＦ処理回路６３は、ＤＲ１＝“０”であってＤＲ２＝“０１”であると判断する場合に、
（２×Ｓ１＋１０×Ｓ２＋４×Ｓ３）／１６                            （９）
を演算して第２映像信号Ｓ２のフィルタ処理を行う。すなわち、第１映像信号Ｓ１の輝度と第３映像信号Ｓ３の輝度との差が大きく、第３映像信号Ｓ３の輝度が第１映像信号Ｓ１の輝度より第２映像信号Ｓ２の輝度に対して急激に変化しているので、第１映像信号Ｓ１の輝度よりも第３映像信号Ｓ３の輝度が第２映像信号Ｓ２のフィルタ処理においてより多く反映されるようにされる。これにより、第４映像信号Ｓ４による映像は、略垂直方向に輝度が急激に増加するように変化する略水平方向に延びたエッジ部分のコントラストが強調されたものになる。このように、位置Ｐ２における輝度は実線で示される大きさから破線で示される大きさに増やされる。
【００５０】
あるいは、例えば、第１映像信号Ｓ１が位置Ｐ１３にあり、第２映像信号Ｓ２が位置Ｐ１４にあり、第３映像信号Ｓ３が位置Ｐ１５にある場合を考える。このとき、図３に示すように、第１映像信号Ｓ１の輝度と第３映像信号Ｓ３の輝度との差の絶対値が第１閾値より大きいので、第１比較回路６１が第１判定結果ＤＲ１として“０”を出力する。また、第２映像信号Ｓ２を基準とした場合に、第３映像信号Ｓ３の輝度の方が第１映像信号Ｓ１の輝度より急激に変化しているので、第２比較回路６２が第２判定結果ＤＲ２として“０１”を出力する。ＬＰＦ処理回路６３は、ＤＲ１＝“０”であってＤＲ２＝“０１”であると判断する場合に、上記の式（９）を演算して第２映像信号Ｓ２のフィルタ処理を行う。すなわち、第１映像信号Ｓ１の輝度と第３映像信号Ｓ３の輝度との差が大きく、第３映像信号Ｓ３の輝度が第１映像信号Ｓ１の輝度より第２映像信号Ｓ２の輝度に対して急激に変化しているので、第１映像信号Ｓ１の輝度よりも第３映像信号Ｓ３の輝度が第２映像信号Ｓ２のフィルタ処理においてより多く反映されるようにされる。これにより、第４映像信号Ｓ４による映像は、輝度が過度に高い部分（輝度が緩やかに減少する部分）の輝度が抑制されたものになる。このように、位置Ｐ１４における輝度は実線で示される大きさから破線で示される大きさに抑制される。
【００５１】
あるいは、例えば、第１映像信号Ｓ１が位置Ｐ１１にあり、第２映像信号Ｓ２が位置Ｐ１２にあり、第３映像信号Ｓ３が位置Ｐ１３にある場合を考える。このとき、図３に示すように、第１映像信号Ｓ１の輝度と第３映像信号Ｓ３の輝度との差の絶対値が第１閾値より大きいので、第１比較回路６１が第１判定結果ＤＲ１として“０”を出力する。また、第２映像信号Ｓ２を基準とした場合に、第１映像信号Ｓ１の輝度と第３映像信号Ｓ３の輝度とが同等に変化しているので、第２比較回路６２が第２判定結果ＤＲ２として“１１”を出力する。ＬＰＦ処理回路６３は、ＤＲ１＝“０”であってＤＲ２＝“１１”であると判断する場合に、
（Ｓ１＋２×Ｓ２＋Ｓ３）／４                                      （１０）
を演算して第２映像信号Ｓ２のフィルタ処理を行う。すなわち、第１映像信号Ｓ１の輝度と第３映像信号Ｓ３の輝度との差が大きく、第１映像信号Ｓ１の輝度と第３映像信号Ｓ３の輝度とが第２映像信号Ｓ２の輝度に対して同等に変化しているので、第１映像信号Ｓ１の輝度と第３映像信号Ｓ３の輝度とは第２映像信号Ｓ２のフィルタ処理において同等に反映されるようにされる。これにより、第４映像信号Ｓ４による映像は、略垂直方向に輝度が増加するように変化する略水平方向に延びたエッジ部分のコントラストが強調されたものに維持される。このように、位置Ｐ１２における輝度は実線で示される大きさから破線で示される大きさに維持される。
【００５２】
（映像信号変換回路に関する特徴）
（１）
ここでは、フィルタ部６０は、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝を演算してフィルタ処理を行う。すなわち、分母が２のＮ乗である式を用いてフィルタ処理が行われるので、回路構成は簡略化している。
【００５３】
また、フィルタ部６０は、第１条件が満たされる場合に第１係数（Ａ）と第３係数（Ｃ）とが異なる値になるようにフィルタ処理を行う。これにより、第４映像信号Ｓ４による映像は、輝度が過度に高い部分の輝度が抑制されたものになるとともに、略水平方向に延びたエッジ部分のコントラストが強調されたものになる。
【００５４】
このように、回路構成が簡略化しており、輝度が過度に高い部分の輝度が抑制されており、略水平方向に延びたエッジ部分のコントラストが強調されている。このため、フリッカーは抑制され、回路規模は小さくなり、像は見やすくなる。
【００５５】
（２）
ここでは、フィルタ部６０は、第１係数（Ａ）と第２係数（Ｂ）と第３係数（Ｃ）との和が２のＮ乗に等しくなる（式（５）参照）とともに、第２係数（Ｂ）が第１係数（Ａ）及び第３係数（Ｃ）より大きくなる（式（６）参照）ように、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝を演算して第２映像信号（Ｓ２）のフィルタ処理を行う。これにより、第４映像信号Ｓ４による映像は、輝度が過度に高い部分の輝度が抑制されたものになる。
【００５６】
（３）
ここでは、フィルタ部６０は、第１条件が満たされており第２判定値ΔＳ１２が第３判定値ΔＳ２３より大きいと判断する場合に、第１係数（Ａ）が第３係数（Ｃ）より大きな値になるように、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝を演算して第２映像信号（Ｓ２）のフィルタ処理を行う（式（８）参照）。これにより、第４映像信号Ｓ４による映像は、略垂直方向に輝度が急激に減少するように変化する略水平方向に延びたエッジ部分のコントラストが強調されたものになる。
【００５７】
また、フィルタ部６０は、第１条件が満たされており第２判定値ΔＳ１２が第３判定値ΔＳ２３より小さいと判断する場合に、第１係数（Ａ）が第３係数（Ｃ）より小さな値になるように、｛（Ａ×Ｓ１＋Ｂ×Ｓ２＋Ｃ×Ｓ３）／（２のＮ乗）｝を演算して第２映像信号（Ｓ２）のフィルタ処理を行う（式（９）参照）。これにより、第４映像信号Ｓ４による映像は、略垂直方向に輝度が急激に増加するように変化する略水平方向に延びたエッジ部分のコントラストが強調されたものになる。
【００５８】
（４）
ここでは、第１演算部３０は、第１判定値ΔＳ１３を演算する。また、第１条件は、第１判定値ΔＳ１３が第１閾値Ｖ１より大きいことを含む。これらにより、第１判定値ΔＳ１３が第１閾値Ｖ１より大きい場合に第１係数（Ａ）と第３係数（Ｃ）とが異なる値になるようにフィルタ部６０が第２映像信号（Ｓ２）のフィルタ処理を行うようになる。
【００５９】
＜第２実施形態＞
本発明の第２実施形態に係る映像信号変換回路の回路構成を図４に示す。
【００６０】
映像信号変換回路１００は、基本的な構成は第１実施形態と同様であるが、フィルタ部６０の代わりにフィルタ部１６０を備える点と、抽出部１５０をさらに備える点と、第１演算部３０を備えていない点とで、第１実施形態と異なる。
【００６１】
（抽出部の詳細構成及び詳細動作）
抽出部１５０は、第１映像信号Ｓ１から第２映像信号Ｓ２及び第３映像信号Ｓ３のそれぞれから３つの画素を抽出する。抽出部１５０は、主として、第１抽出部１５１，第２抽出部１５２及び第３抽出部１５３を備える。第１抽出部１５１は、主として、クロック遅延第１１素子１５１ａ及びクロック遅延第１２素子１５１ｂを有する。第２抽出部１５２は、主として、クロック遅延第２１素子１５２ａ及びクロック遅延第２２素子１５２ｂを有する。第３抽出部１５３は、主として、クロック遅延第３１素子１５３ａ及びクロック遅延第３２素子１５３ｂを有する。
【００６２】
クロック遅延第１１素子１５１ａ，クロック遅延第１２素子１５１ｂ，クロック遅延第２１素子１５２ａ，クロック遅延第２２素子１５２ｂ，クロック遅延第３１素子１５３ａ及びクロック遅延第３２素子１５３ｂは、いずれも、入力された信号を１クロック周期分遅延させて出力する素子である。
【００６３】
第１抽出部１５１は、第１映像信号Ｓ１を入力部１０から受け取る。第１抽出部１５１は、第１映像信号Ｓ１を、第１１画素Ｓ１１としてフィルタ部１６０へ出力するとともに、クロック遅延第１１素子１５１ａへ渡す。クロック遅延第１１素子１５１ａは、第１映像信号Ｓ１を１クロック周期分遅延させて第１２画素Ｓ１２としてクロック遅延第１２素子１５１ｂ及びフィルタ部１６０へ出力する。クロック遅延第１２素子１５１ｂは、第１２画素Ｓ１２を１クロック周期分遅延させて第１３画素Ｓ１３としてフィルタ部１６０へ出力する。このように、第１抽出部１５１は、第１１画素Ｓ１１，第１２画素Ｓ１２及び第１３画素Ｓ１３を第１映像信号Ｓ１から抽出する。
【００６４】
第２抽出部１５２は、第２映像信号Ｓ２を第１ラインメモリ２１から受け取る。第２抽出部１５２は、第２映像信号Ｓ２を、第２１画素Ｓ２１としてフィルタ部１６０へ出力するとともに、クロック遅延第２１素子１５２ａへ渡す。クロック遅延第２１素子１５２ａは、第２映像信号Ｓ２を１クロック周期分遅延させて第２２画素Ｓ２２としてクロック遅延第２２素子１５２ｂ及びフィルタ部１６０へ出力する。クロック遅延第２２素子１５２ｂは、第２２画素Ｓ２２を１クロック周期分遅延させて第２３画素Ｓ２３としてフィルタ部１６０へ出力する。このように、第２抽出部１５２は、第２１画素Ｓ２１，第２２画素Ｓ２２及び第２３画素Ｓ２３を第２映像信号Ｓ２から抽出する。
【００６５】
第３抽出部１５３は、第３映像信号Ｓ３を第２ラインメモリ２２から受け取る。第３抽出部１５３は、第３映像信号Ｓ３を、第３１画素Ｓ３１としてフィルタ部１６０へ出力するとともに、クロック遅延第３１素子１５３ａへ渡す。クロック遅延第３１素子１５３ａは、第３映像信号Ｓ３を１クロック周期分遅延させて第３２画素Ｓ３２としてクロック遅延第３２素子１５３ｂ及びフィルタ部１６０へ出力する。クロック遅延第３２素子１５３ｂは、第３２画素Ｓ３２を１クロック周期分遅延させて第３３画素Ｓ３３としてフィルタ部１６０へ出力する。このように、第３抽出部１５３は、第３１画素Ｓ３１，第３２画素Ｓ３２及び第３３画素Ｓ３３を第３映像信号Ｓ３から抽出する。
【００６６】
なお、第１１画素Ｓ１１，第１２画素Ｓ１２，第１３画素Ｓ１３，第２１画素Ｓ２１，第２３画素Ｓ２３，第３１画素Ｓ３１，第３２画素Ｓ３２及び第３３画素Ｓ３３は、いずれも、第２２画素Ｓ２２に隣接している（図５参照）。
【００６７】
（フィルタ部の詳細構成）
映像信号変換回路におけるフィルタ部の回路構成図を図６に示す。
【００６８】
フィルタ部１６０は、第１比較回路６１及び第２比較回路６２の代わりにパターンマッチング回路１６１を備え、ＬＰＦ処理回路６３の代わりにＬＰＦ処理回路１６３を備え、リファレンス回路１６４及び第２演算部１４０をさらに備える。第２演算部１４０は、主として、平均値算出回路１４１，第３比較回路１４３，第４比較回路１４４，第５比較回路１４５及び第６比較回路１４６を備える。
【００６９】
平均値算出回路１４１は、クロック遅延第２１素子１５２ａを除いて、入力側が第１抽出部１５１，第２抽出部１５２及び第３抽出部１５３に接続されている。平均値算出回路１４１は、出力側が第３比較回路１４３，第４比較回路１４４，第５比較回路１４５及び第６比較回路１４６に接続されている。
【００７０】
第３比較回路１４３は、入力側が第１抽出部１５１及び平均値算出回路１４１に接続され、出力側がパターンマッチング回路１６１に接続されている。
【００７１】
第４比較回路１４４は、入力側がクロック遅延第１２素子１５１ｂ及び平均値算出回路１４１に接続され、出力側がパターンマッチング回路１６１に接続されている。
【００７２】
第５比較回路１４５は、入力側が第３抽出部１５３及び平均値算出回路１４１に接続され、出力側がパターンマッチング回路１６１に接続されている。
【００７３】
第６比較回路１４６は、入力側がクロック遅延第３２素子１５３ｂ及び平均値算出回路１４１に接続され、出力側がパターンマッチング回路１６１に接続されている。
【００７４】
パターンマッチング回路１６１は、入力側が第３比較回路１４３，第４比較回路１４４，第５比較回路１４５，第６比較回路１４６及びリファレンス回路１６４に接続されている。パターンマッチング回路１６１は、出力側がＬＰＦ処理回路１６３に接続されている。
【００７５】
ＬＰＦ処理回路１６３は、入力側がクロック遅延第１１素子１５１ａ，クロック遅延第２１素子１５２ａ，クロック遅延第３１素子１５３ａ及びパターンマッチング回路１６１に接続されている。ＬＰＦ処理回路１６３は、出力側が外部に接続されている。
【００７６】
（フィルタ部の詳細動作）
平均値算出回路１４１は、第１１画素Ｓ１１，第１２画素Ｓ１２及び第１３画素Ｓ１３を第１抽出部１５１から受け取り、第２１画素Ｓ２１及び第２３画素Ｓ２３を第２抽出部１５２から受け取り、第３１画素Ｓ３１，第３２画素Ｓ３２及び第３３画素Ｓ３３を第３抽出部１５３から受け取る。一方、平均値算出回路１４１は、第２２画素Ｓ２２を受け取らない。すなわち、平均値算出回路１４１は、第２２画素Ｓ２２を基準とした場合に、隣接する画素が入力される（図５参照）。そして、平均値算出回路１４１は、平均値
Ｓａ＝（Ｓ１１＋Ｓ１２＋Ｓ１３＋Ｓ２１＋Ｓ２３＋Ｓ３１＋Ｓ３２＋Ｓ３３）
÷８                                                        （１１）
を算出する。平均値算出回路１４１は、平均値Ｓａを第３比較回路１４３，第４比較回路１４４，第５比較回路１４５及び第６比較回路１４６へ出力する。
【００７７】
第３比較回路１４３は、第１１画素Ｓ１１を第１抽出部１５１から受け取り、平均値Ｓａを平均値算出回路１４１から受け取る。第３比較回路１４３は、第３輝度パターン値ΔＳ１１ａを演算する。ここで、第３輝度パターン値ΔＳ１１ａは、
ΔＳ１１ａ＝１；（Ｓ１１≧Ｓａの場合）
＝０；（Ｓ１１＜Ｓａの場合）                              （１２）
となる。第３比較回路１４３は、第３輝度パターン値ΔＳ１１ａをパターンマッチング回路１６１へ出力する。
【００７８】
第４比較回路１４４は、第１３画素Ｓ１３を第１抽出部１５１から受け取り、平均値Ｓａを平均値算出回路１４１から受け取る。第４比較回路１４４は、第４輝度パターン値ΔＳ１３ａを演算する。ここで、第４輝度パターン値ΔＳ１３ａは、
ΔＳ１３ａ＝１；（Ｓ１３≧Ｓａの場合）
＝０；（Ｓ１３＜Ｓａの場合）                              （１３）
となる。第４比較回路１４４は、第４輝度パターン値ΔＳ１３ａをパターンマッチング回路１６１へ出力する。
【００７９】
第５比較回路１４５は、第３１画素Ｓ３１を第３抽出部１５３から受け取り、平均値Ｓａを平均値算出回路１４１から受け取る。第５比較回路１４５は、第５輝度パターン値ΔＳ３１ａを演算する。ここで、第５輝度パターン値ΔＳ３１ａは、
ΔＳ３１ａ＝１；（Ｓ３１≧Ｓａの場合）
＝０；（Ｓ３１＜Ｓａの場合）                              （１４）
となる。第５比較回路１４５は、第５輝度パターン値ΔＳ３１ａをパターンマッチング回路１６１へ出力する。
【００８０】
第６比較回路１４６は、第３３画素Ｓ３３を第３抽出部１５３から受け取り、平均値Ｓａを平均値算出回路１４１から受け取る。第６比較回路１４６は、第６輝度パターン値ΔＳ３３ａを演算する。ここで、第６輝度パターン値ΔＳ３３ａは、
ΔＳ３３ａ＝１；（Ｓ３３≧Ｓａの場合）
＝０；（Ｓ３３＜Ｓａの場合）                              （１５）
となる。第６比較回路１４６は、第６輝度パターン値ΔＳ３３ａをパターンマッチング回路１６１へ出力する。
【００８１】
このように、第２演算部１４０は、輝度パターン（ΔＳ１１ａ，ΔＳ１３ａ，ΔＳ３１ａ，ΔＳ３３ａ）を演算する。ここで、輝度パターンは、輝度の分布のパターンである。
【００８２】
パターンマッチング回路１６１は、輝度パターン（ΔＳ１１ａ，ΔＳ１３ａ，ΔＳ３１ａ，ΔＳ３３ａ）を受け取ったことに応じて、リファレンス回路１６４を参照し、参照パターン（図７（ａ）〜（ｅ）参照）の情報をリファレンス回路１６４から受け取る。ここで、参照パターンは、輝度パターンと比較されるためのパターンである。
【００８３】
そして、パターンマッチング回路１６１は、輝度パターン（ΔＳ１１ａ，ΔＳ１３ａ，ΔＳ３１ａ，ΔＳ３３ａ）と参照パターンとを比較して、輝度パターンがどの参照パターンに近いかを判断する。具体的には、図７に示される（ａ）〜（ｅ）の５種類のパターンのうちいずれのパターンに近いのかが判断される。パターンマッチング回路１６１は、輝度パターンが（ａ）のパターンに近いと判断した場合、第１判定結果ＤＲ１０１として“００”をＬＰＦ処理回路１６３へ出力する。パターンマッチング回路１６１は、輝度パターンが（ｂ）のパターンに近いと判断した場合、第１判定結果ＤＲ１０１として“０１”をＬＰＦ処理回路１６３へ出力する。パターンマッチング回路１６１は、輝度パターンが（ｃ）〜（ｅ）のパターンに近いと判断した場合、第１判定結果ＤＲ１０１として“１１”をＬＰＦ処理回路１６３へ出力する。
【００８４】
ＬＰＦ処理回路１６３は、第１判定結果ＤＲ１０１をパターンマッチング回路１６１から受け取る。また、ＬＰＦ処理回路１６３は、第１２画素Ｓ１２をクロック遅延第１１素子１５１ａから受け取り、第２２画素Ｓ２２をクロック遅延第２１素子１５２ａから受け取り、第３２画素Ｓ３２をクロック遅延第３１素子１５３ａから受け取る。ＬＰＦ処理回路１６３は、第１２画素Ｓ１２，第２２画素Ｓ２２，第３２画素Ｓ３２及び第１判定結果ＤＲ１０１に基づいて、第２２画素Ｓ２２のフィルタ処理を行う。
【００８５】
具体的には、ＬＰＦ処理回路１６３は、第１係数をＡとし、第２係数をＢとし、第３係数をＣとし、第１自然数をＮとするとき、
｛（Ａ×Ｓ１２＋Ｂ×Ｓ２２＋Ｃ×Ｓ３２）／（２のＮ乗）｝            （１６）
を演算して第２２画素Ｓ２２のフィルタ処理を行う。ここで、第１係数Ａは、第１２画素Ｓ１２の係数である。第２係数Ｂは、第２２画素Ｓ２２の係数である。第３係数Ｃは、第３２画素Ｓ３２の係数である。ここで、式（１６）において、
Ａ＋Ｂ＋Ｃ＝（２のＮ乗）                                          （１７）
及び
Ｂ＞Ａ，Ｂ＞Ｃ                                                    （１８）
の関係が満たされている。これにより、第２２画素Ｓ２２による映像は、輝度が過度に高い部分の輝度が抑制されたものになる。
【００８６】
ＬＰＦ処理回路６３は、式（１６）で表されるような式を複数の種類だけ記憶しており、第１判定結果ＤＲ１０１に基づいて、式を選択して演算を行う。特に、ＬＰＦ処理回路１６３は、第１条件が満たされる場合に、第１係数Ａと第３係数Ｃとが異なる値になるような式を選択して演算を行う。ここで、第１条件は、第１判定結果ＤＲ１０１＝“０１”であるような条件である。すなわち、第１条件は、第１映像信号Ｓ１（第１２画素Ｓ１２）の輝度と、第３映像信号（第３２画素Ｓ３２）の輝度との差の絶対値が第１閾値Ｖ１よりも大きくなるようなパターンである（図７（ｂ）参照）。これにより、第４映像信号Ｓ４による映像は、輝度が過度に高い部分の輝度が抑制されたものになるとともに、略水平方向に延びたエッジ部分のコントラストが強調されたものになる。
【００８７】
そして、ＬＰＦ処理回路１６３は、第２映像信号Ｓ２（第２２画素Ｓ２２）に対してフィルタ処理が行われた信号を、インターレース方式の第４映像信号Ｓ４として外部へ出力する。
【００８８】
（ＬＰＦ処理回路の演算例）
ＬＰＦ処理回路の演算例を、図７に示す概念図を用いて説明する。図７に示す概念図では、参照パターンが５種類に分類して表されている。
【００８９】
例えば、輝度パターンが参照パターン（ａ）に近い場合を考える。このとき、パターンマッチング回路１６１が第１判定結果ＤＲ１０１として“００”を出力する。ＬＰＦ処理回路１６３は、ＤＲ１０１＝“００”であると判断する場合に、
（Ｓ１２＋２×Ｓ２２＋Ｓ３２）／４                                （１９）
を演算して第２２画素Ｓ２２のフィルタ処理を行う。すなわち、水平方向に輝度が変化する細いエッジなどに相当する部分では、式（１９）により、第２映像信号Ｓ２（第２２画素Ｓ２２）の輝度は抑制される。これにより、第４映像信号Ｓ４による映像は、輝度が過度に高い部分の輝度が抑制されたものになる。
【００９０】
例えば、輝度パターンが参照パターン（ｂ）に近い場合を考える。このとき、パターンマッチング回路１６１が第１判定結果ＤＲ１０１として“０１”を出力する。ＬＰＦ処理回路１６３は、ＤＲ１０１＝“０１”であると判断する場合に、
（６×Ｓ１２＋１７×Ｓ２２＋９×Ｓ３２）／３２                    （２０）
を演算して第２２画素Ｓ２２のフィルタ処理を行う。すなわち、略垂直方向に輝度が急激に変化する略水平方向に延びたエッジ部分では、式（２０）により、第２映像信号Ｓ２（第２２画素Ｓ２２）の輝度は処理される。これにより、第４映像信号Ｓ４による映像は、略垂直方向に輝度が急激に変化する略水平方向に延びたエッジ部分のコントラストが強調されたものになる。
【００９１】
例えば、輝度パターンが参照パターン（ｃ）に近い場合を考える。このとき、パターンマッチング回路１６１が第１判定結果ＤＲ１０１として“１１”を出力する。ＬＰＦ処理回路１６３は、ＤＲ１０１＝“１１”であると判断する場合に、
（３×Ｓ１２＋１０×Ｓ２２＋３×Ｓ３２）／１６                    （２１）
を演算して第２２画素Ｓ２２のフィルタ処理を行う。すなわち、略垂直方向に延びたエッジ部分では、式（２１）により、第２映像信号Ｓ２（第２２画素Ｓ２２）の輝度は弱い減衰度で抑制される。これにより、第４映像信号Ｓ４による映像は、略垂直方向に輝度が急激に変化する略水平方向に延びたエッジ部分のコントラストが強調されたものに維持される。
【００９２】
例えば、輝度パターンが参照パターン（ｄ）に近い場合を考える。このとき、パターンマッチング回路１６１が第１判定結果ＤＲ１０１として“１１”を出力する。ＬＰＦ処理回路１６３は、ＤＲ１０１＝“１１”であると判断する場合に、上記の式（２１）を演算して第２２画素Ｓ２２のフィルタ処理を行う。すなわち、略斜め方向に延びたエッジ部分では、式（２１）により、第２映像信号Ｓ２（第２２画素Ｓ２２）の輝度は弱い減衰度で抑制される。これにより、第４映像信号Ｓ４による映像は、略垂直方向に輝度が急激に変化する略水平方向に延びたエッジ部分のコントラストが強調されたものに維持される。
【００９３】
例えば、輝度パターンが参照パターン（ｅ）に近い場合を考える。このとき、パターンマッチング回路１６１が第１判定結果ＤＲ１０１として“１１”を出力する。ＬＰＦ処理回路１６３は、ＤＲ１０１＝“１１”であると判断する場合に、上記の式（２１）を演算して第２２画素Ｓ２２のフィルタ処理を行う。すなわち、特定できない方向に延びたエッジ部分では、式（２１）により、第２映像信号Ｓ２（第２２画素Ｓ２２）の輝度は弱い減衰度で抑制される。これにより、第４映像信号Ｓ４による映像は、略垂直方向に輝度が急激に変化する略水平方向に延びたエッジ部分のコントラストが強調されたものに維持される。
【００９４】
（映像信号変換回路に関する特徴）
回路構成が簡略化しており、輝度が過度に高い部分の輝度が抑制されており、略水平方向に延びたエッジ部分のコントラストが強調されている点は、第１実施形態と同様である。したがって、このような映像信号変換回路１００によっても、フリッカーは抑制され、回路規模は小さくなり、像は見やすくなる。
【００９５】
また、パターンマッチング回路１６１は、輝度パターンがどの参照パターンに近いかを判断する。これにより、ＬＰＦ処理回路１６３は、輝度パターンに応じた適切な式を選択することが容易になっている。
【産業上の利用可能性】
【００９６】
本発明に係る映像信号変換回路及び映像信号変換回路の制御方法は、フリッカーを抑制することができ、回路規模を小さくすることができ、像を見やすくすることができるという効果を有し、映像信号変換回路及び映像信号変換回路の制御方法等として有用である。
【図面の簡単な説明】
【００９７】
【図１】本発明の第１実施形態に係る映像信号変換回路の回路構成図。
【図２】ＬＰＦ処理回路の演算例を示すグラフ。
【図３】ＬＰＦ処理回路の演算例を示すグラフ。
【図４】本発明の第２実施形態に係る映像信号変換回路の回路構成図。
【図５】画素の位置関係を示す図。
【図６】本発明の第２実施形態におけるフィルタ部の回路構成図。
【図７】本発明の第２実施形態における参照パターンを示す図。
【符号の説明】
【００９８】
１，１００  映像信号変換回路
１０  入力部
２０  生成部
３０  第１演算部
６０，１６０  フィルタ部
１４０  第２演算部
１５０  抽出部
１５１  第１抽出部
１５２  第２抽出部
１５３  第３抽出部
【図１】
0004768400.tif 000002
【図２】
0004768400.tif 000003
【図３】
0004768400.tif 000004
【図４】
0004768400.tif 000005
【図５】
0004768400.tif 000006
【図６】
0004768400.tif 000007
【図７】
0004768400.tif 000008