(57)【特許請求の範囲】
【請求項１】
シリコン基板上に、犠牲ゲート絶縁膜を介して犠牲ゲート電極を形成する工程と、
前記犠牲ゲート電極の側壁部に側壁絶縁膜を形成する工程と、
前記側壁絶縁膜の形成された前記犠牲ゲート電極をマスクとし、前記シリコン基板に不純物を注入してソース・ドレイン領域を形成する工程と、
前記ソース・ドレイン領域上に第１の金属シリサイド膜を形成する工程と、
前記犠牲ゲート電極を埋め込むようにして、前記シリコン基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜を加工して前記犠牲ゲート電極の表面を露出させる工程と、
前記犠牲ゲート電極をエッチングして前記犠牲ゲート絶縁膜を露出させる工程と、
前記犠牲ゲート絶縁膜をエッチングして前記シリコン基板に至る溝部を形成する工程と、
前記溝部の内面および前記層間絶縁膜の上にゲート絶縁膜を５５０℃以下で形成する工程と、
前記ゲート絶縁膜の上に熱吸収膜を形成する工程と、
閃光およびレーザ光の少なくとも一方を前記熱吸収膜の側から前記シリコン基板に照射することによって前記ゲート絶縁膜に加熱処理を行う工程と、
を有し、かつ前記した各工程を前記した順に行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記熱吸収膜はシリコン膜である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記加熱処理の後に前記シリコン膜の上に金属膜を形成する工程と、
加熱処理によって前記シリコン膜と前記金属膜を反応させて、前記ゲート絶縁膜上に第２の金属シリサイド膜を形成する工程とをさらに有する請求項２に記載の半導体装置の製造方法。
【請求項４】
前記シリコン膜の膜厚は３０ｎｍ以上である請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記シリコン膜は非晶質のシリコン膜である請求項２〜４に記載の半導体装置の製造方法。
【請求項６】
前記ゲート絶縁膜は高誘電率絶縁膜を有する請求項１〜５に記載の半導体装置の製造方法。
【請求項７】
前記高誘電率絶縁膜は、ハフニウム、ジルコニウム、ランタンおよびセリウムよりなる群から選ばれる少なくとも１以上の金属の酸化膜または珪酸化膜である請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、より詳しくは、ソース・ドレイン領域上に金属シリサイド膜を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置ではトランジスタ等の素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【０００３】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜（ＳｉＯ２膜）やシリコン酸窒化膜（ＳｉＯＮ膜）などが用いられてきた。しかしながら、これらの材料を用いた場合には、薄膜化に伴いリーク電流が増大するという問題があった。サブ０．１μｍ世代のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）では、ゲート絶縁膜に対して、シリコン酸化膜換算膜厚で１．５ｎｍ以下の性能が必要とされる。このため、金属酸化膜または金属珪酸化膜（金属シリケート膜）などの比誘電率の大きい材料をゲート絶縁膜として用い、膜厚を大きくすることによってリーク電流を抑制することが行われている。
【０００４】
一方、ゲート電極材料としてシリコンを用いたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）では、ゲート絶縁膜付近で形成される空乏層の存在によって反転容量が小さくなり素子性能が低下するという問題があった。これに対して、シリコンに代わって、金属または金属と同等のバンド構造を有する材料をゲート電極材料に用いることにより、電極の空乏化を抑制して大きな反転容量を確保する方法が提案されている（非特許文献１参照。）。
【０００５】
さらに、従来より、ＭＯＳＦＥＴにおけるソース・ドレイン領域の抵抗を低減するために、チタンシリサイド（ＴｉＳｉ２）、コバルトシリサイド（ＣｏＳｉ２）またはニッケルシリサイド（ＮｉＳｉ）などの金属シリサイド層をソース・ドレイン領域の表面に形成することが行われている。特に、ニッケルシリサイドは、素子の微細化に伴う層抵抗の増大およびゲートリーク電流の増加を効果的に抑制する材料として知られている。
【０００６】
【非特許文献１】エイ・チャタジー（Ａ．Ｃｈａｔｔｅｒｊｅｅ）ら、国際電子素子会議（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ，ＩＥＤＭ）、１９９７年、ｐ．８２１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ハフニウム酸化物などの高誘電率絶縁膜をゲート絶縁膜として用い、ソース・ドレイン領域にニッケルシリサイド膜を形成した場合には、ソース・ドレイン領域の低抵抗化とゲートリーク電流の低減とを両立できないという問題があった。この理由は、次のように考えられている。
【０００８】
ハフニウム酸化物などの金属酸化物の成膜には、一般に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法が用いられる。そして、成膜は、基板中の不純物分布への影響を小さくするために低温で行われる。この場合、低温で成膜した膜中には多くのダングリングボンドや不純物が含まれるので、成膜後に６００℃以上の温度で熱処理（Ｐｏｓｔ  Ｄｅｐｏｓｉｔｉｏｎ  Ａｎｎｅａｌ）することが必要となる。しかし、こうした高温での熱処理は、先に形成したソース・ドレイン領域上のニッケルシリサイド膜に凝集を起こすので、ニッケルシリサイド膜は連続構造を失って層抵抗が上昇する。また、凝集したニッケルシリサイドのアイランドの厚みが増すことによって、ＰＮ接合が近接しゲートリーク電流が増大する。
【０００９】
このように、ゲート絶縁膜を形成する前にソース・ドレイン領域上にニッケルシリサイド膜を形成する場合には、ニッケルシリサイドの凝集耐性の観点から、ゲート絶縁膜の形成時に６００℃以上の熱をかけることができないという問題があった。このため、ゲート絶縁膜の熱工程は６００℃以下の温度で行わなければならず、ゲート絶縁膜の膜質を向上させることが困難となっていた。
【００１０】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、ソース・ドレイン領域の低抵抗化とゲートリーク電流の低減とを両立することのできる半導体装置の製造方法を提供することにある。
【００１１】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００１２】
本発明は、シリコン基板上に、犠牲ゲート絶縁膜を介して犠牲ゲート電極を形成する工程と、この犠牲ゲート電極の側壁部に側壁絶縁膜を形成する工程と、この側壁絶縁膜の形成された犠牲ゲート電極をマスクとし、シリコン基板に不純物を注入してソース・ドレイン領域を形成する工程と、このソース・ドレイン領域上に第１の金属シリサイド膜を形成する工程と、犠牲ゲート電極を埋め込むようにして、シリコン基板上に層間絶縁膜を形成する工程と、この層間絶縁膜を加工して犠牲ゲート電極の表面を露出させる工程と、犠牲ゲート電極をエッチングして犠牲ゲート絶縁膜を露出させる工程と、犠牲ゲート絶縁膜をエッチングしてシリコン基板に至る溝部を形成する工程と、この溝部の内面および層間絶縁膜の上にゲート絶縁膜を５５０℃以下で形成する工程と、このゲート絶縁膜の上に熱吸収膜を形成する工程と、閃光およびレーザ光の少なくとも一方を熱吸収膜の側からシリコン基板に照射することによってゲート絶縁膜に加熱処理を行う工程と、を有し、かつ前記した各工程を前記した順に行うことを特徴とするものである。
【００１３】
本発明の半導体装置の製造方法では、熱吸収膜をシリコン膜とすることができる。この場合、加熱処理の後にシリコン膜の上に金属膜を形成する工程と、加熱処理によってシリコン膜と金属膜を反応させて、ゲート絶縁膜上に第２の金属シリサイド膜を形成する工程とをさらに有することができる。シリコン膜の膜厚は３０ｎｍ以上であることが好ましい。また、シリコン膜は非晶質のシリコン膜であることが好ましい。
【００１４】
また、本発明の半導体装置の製造方法において、ゲート絶縁膜は高誘電率絶縁膜を有するものとすることができる。この場合、高誘電率絶縁膜は、ハフニウム、ジルコニウム、ランタンおよびセシウムよりなる群から選ばれる少なくとも１以上の金属の酸化膜または珪酸化膜とすることができる。
【発明の効果】
【００１５】
この発明は以上説明したように、ゲート絶縁膜の上に熱吸収膜を形成し、閃光およびレーザ光の少なくとも一方を熱吸収膜の側からシリコン基板に照射することによってゲート絶縁膜に加熱処理を行うので、第１の金属シリサイド膜の凝集を起こすことなしに、ゲート絶縁膜を効率的に加熱することが可能になる。
【発明を実施するための最良の形態】
【００１６】
図１〜図１５を用いて、本実施の形態にかかる半導体装置の製造方法を説明する。尚、これらの図において同じ符号を付した部分は同じものであることを示している。
【００１７】
まず、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の素子分離絶縁膜２および犠牲ゲート絶縁膜３を形成する（図１）。素子分離絶縁膜２の膜厚は、例えば３００ｎｍ程度とすることができる。また、犠牲ゲート絶縁膜３は、例えば、膜厚５ｎｍ程度のシリコン酸化膜とすることができる。この場合、シリコン酸化膜は、７００℃以上の高温下における酸化によって形成することが好ましい。これにより、緻密なシリコン酸化膜を形成できるので、後工程でダミーのゲート電極を除去する際に、シリコン基板１に与えるダメージを小さくすることができる。
【００１８】
次に、シリコン基板１にＢ(ボロン)を注入した後、熱処理を行うことによって不純物を拡散させて、図１に示すＰ型拡散層４を形成する。例えば、注入エネルギーを１３０ｋｅＶとし、ドーズ量を５×１０１２ｃｍ−２としてＢを注入した後、９００℃の温度で熱処理することができる。
【００１９】
次に、ＣＶＤ（Ｃｈｅｍｉｃｈａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって、多結晶のシリコン膜５を１５０ｎｍ程度の膜厚で成膜する。シリコン膜５を薄い膜厚で形成することによって、後工程で形成されるゲート電極の形状を良好なものとすることができる。
【００２０】
次に、シリコン膜５の上にシリコン窒化膜６を５０ｎｍ程度の膜厚で形成した後、リソグラフィー技術を用いてシリコン窒化膜６を所定の形状に加工する。そして、加工後のシリコン窒化膜６をハードマスクとして、シリコン膜５をゲート電極の形状に加工する(図２)。図２において、シリコン膜５は犠牲ゲート電極であり、実際に動作するゲート電極は後工程で形成される。尚、シリコン窒化膜の代わりにシリコン酸化膜を形成し、これをハードマスクとして使用してもよい。
【００２１】
その後、シリコン窒化膜６をハードマスクとして、露出している犠牲ゲート絶縁膜３をエッチング除去する（図３）。
【００２２】
次に、シリコン窒化膜６をマスクとして、選択的にＰ型拡散層４の領域にＡｓをイオン注入する。その後、熱処理による活性化を行うことによって、Ｎ型のエクステンション領域７を形成する（図４）。Ａｓの注入は、例えば、注入エネルギーを５ｋｅＶとし、ドーズ量を３×１０１４ｃｍ−２として行うことができる。尚、短チャネル効果を抑制するために、さらにＢをイオン注入することによってハロー領域（図示せず）を形成してもよい。Ｂの注入は、例えば、注入エネルギーを１０ｋｅＶとし、ドーズ量を３×１０１４ｃｍ−２として行うことができる。
【００２３】
次に、側壁絶縁膜としてのシリコン窒化膜８を全面に形成した後、反応性イオンエッチングによって、犠牲ゲート電極部（５，６）の側壁部を除いてシリコン窒化膜８を除去する。これにより、図５に示す構造が得られる。尚、シリコン窒化膜の代わりにシリコン酸化膜を用いてもよい。
【００２４】
次に、シリコン窒化膜８の形成された犠牲ゲート電極部（５，６）をマスクとして、選択的にＰ型拡散層４の領域にＡｓをイオン注入する。レジストを剥離した後、熱処理による活性化を行うことによって、Ｎ型のソース・ドレイン領域９を形成することができる（図６）。例えば、注入エネルギーを３０ｋｅＶとし、ドーズ量を５×１０１５ｃｍ−２としてＡｓを注入した後、温度１，０００℃で３秒間の熱処理を行うことができる。
【００２５】
次に、スパッタ法によってニッケル膜１０を全面に堆積した後、熱処理を行って、ソース・ドレイン領域９上にニッケルシリサイド膜１１（第１の金属シリサイド膜）を形成する（図７）。ここで、シリコン膜５の上にはシリコン窒化膜６が形成されているので、この部分にニッケルシリサイド膜１１が形成されることはない。尚、ニッケル膜１０の膜厚は、例えば１０ｎｍ程度とすることができる。また、シリサイド化の際の熱処理は、例えば４５０℃程度とすることができる。
【００２６】
シリサイド化を終えた後は、未反応のニッケル膜１０をアンモニア、過酸化水素水および水の混合溶液を用いて除去する。
【００２７】
次に、第１の層間絶縁膜１２として、プラズマＣＶＤ法を用いて全面にシリコン酸化膜を形成する（図８）。ここで、第１の層間絶縁膜１２の膜厚は、シリコン膜５の膜厚にシリコン窒化膜６の膜厚を加えた値以上とする。例えば、第１の層間絶縁膜１２の膜厚は、１００ｎｍ〜３００ｎｍ程度とすることができる。
【００２８】
第１の層間絶縁膜１２は、屈折率の異なる２種以上の絶縁膜を積層することによって形成してもよい。一定量の光は、屈折率の異なる媒質の界面で反射するので、材料と膜厚を適当に選択することによって、第１の層間絶縁膜１２の全体における光の透過率を制御することが可能になる。例えば、４５０℃程度の低温でプラズマＣＶＤ法によりシリコン窒化膜を形成した後、同様にしてこの上にシリコン酸化膜を形成して第１の層間絶縁膜１２としてもよい。このようにして、第１の層間絶縁膜１２での反射率を高くし、後述するゲート絶縁膜１４の加熱処理を閃光およびレーザ光の少なくとも一方を用いて行うことにより、ソース・ドレイン領域９上に形成されたニッケルシリサイド膜１１の温度上昇を抑制しつつゲート絶縁膜１４を加熱することができる。
【００２９】
次に、ＣＭＰ（Ｃｈｅｍｉｃｈａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を用いて、シリコン窒化膜６の表面が露出するまで第１の層間絶縁膜１２の表面を平坦化する。その後、シリコン窒化膜６を除去し、さらにドライエッチングによってシリコン膜５を選択的に除去する。これにより、図９に示す構造が得られる。
【００３０】
次に、シリコン膜５の除去によって露出した犠牲ゲート絶縁膜３をドライエッチングまたはウェットエッチングによって選択的に除去し、シリコン基板１に至る溝部１３を形成する（図１０）。
【００３１】
次に、溝部１３の内面および第１の層間絶縁膜１２の上にゲート絶縁膜１４を形成する（図１１）。例えば、低温（５５０℃以下）のプラズマ酸化法とプラズマ窒化法を組み合わせることによって、シリコン酸窒化膜を形成する。また、膜厚１ｎｍ程度のシリコン酸化膜を形成した後に、膜厚３ｎｍ程度のハフニウム酸化膜を形成してもよい。この場合も、シリコン酸化膜およびハフニウム酸化膜の形成は、シリコン基板１中の不純物分布をできるだけ変化させないように低温で行うことが好ましい。尚、ハフニウム酸化膜以外の他の高誘電率絶縁膜を用いてもよく、例えば、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）およびセリウム（Ｃｅ）よりなる群から選ばれる少なくとも１以上の金属の酸化膜または珪酸化膜を用いることができる。
【００３２】
ゲート絶縁膜１４を形成した後は、ゲート絶縁膜１４中に含まれるダングリングボンドや不純物を除去するための熱処理を行うが、本実施の形態においては、この熱処理を短時間（例えば、数ミリ秒以下の時間。）で強いエネルギーを放射する熱源を用いて行うとともに、熱処理前に熱吸収膜を形成しておくことを特徴としている。具体的には、閃光２３を熱吸収膜１５の側から基板に照射することによって、ゲート絶縁膜１４に対して熱処理を行う（図１２）。尚、閃光の代わりにレーザ光を照射してもよく、閃光とレーザ光の両方を照射してもよい。この意味で、本実施の形態においては、熱吸収膜１５を光遮蔽膜と称することもできる。尚、閃光照射は、例えばキセノンフラッシュランプなどを用いて行うことができ、レーザ光照射は、例えば赤外線レーザなどを用いて行うことができる。
【００３３】
熱吸収膜１５を設けることによって、熱吸収膜１５を透過する光のエネルギーを減少させることができる。したがって、図１２のように、溝部１３の内面および第１の層間絶縁膜１２上に熱吸収膜１５を形成することにより、ソース・ドレイン領域９上に形成されたニッケルシリサイド膜１１は、第１の層間絶縁膜１２による光の遮蔽以外に熱吸収膜１５による遮蔽も受ける。このため、ニッケルシリサイド膜１１に達する光エネルギーは小さくなるので、ニッケルシリサイド膜１１に対する加熱量を減少させることができる。この場合、第１の層間絶縁膜１２に熱容量の大きい材料（例えば、シリコン酸化膜など。）を用いることによって、ニッケルシリサイド膜１１への熱の伝播をさらに低減させることができる。本発明における光エネルギーを利用した加熱によれば、ニッケルシリサイド膜１１の温度上昇は、上述した光吸収とともに、第１の層間絶縁膜１２を介した熱伝導によっても起こる。したがって、ニッケルシリサイド膜１１の温度上昇を抑えるためには、第１の層間絶縁膜１２について熱容量の大きい材料を選択することが特に重要となる。
【００３４】
一方、フラッシュランプまたは赤外線レーザなどによれば、瞬間的に多くの光エネルギーを照射することができるので、膜の表面付近でのみ温度上昇が大きくなるようにすることができる。本実施の形態によれば、熱吸収膜１５は最表面に形成されているので、それ自身が有する光エネルギーを吸収し易い特性と相まって、熱吸収膜１５は選択的に温度上昇を遂げる。このため、熱吸収膜１５に接しているゲート絶縁膜１４は、熱吸収膜１５を介して効率的に加熱されることになる。
【００３５】
以上より、熱処理前に熱吸収膜１５を形成しておき、閃光およびレーザ光の少なくとも一方を熱吸収膜１５の側から基板に照射することによって、ニッケルシリサイド膜１１の凝集を起こすことなしに、ゲート絶縁膜１４を効率的に加熱することが可能になる。したがって、ニッケルシリサイド膜１１の層抵抗の上昇およびゲートリーク電流の増大を引き起こさずに、ゲート絶縁膜１４中に含まれるダングリングボンドおよび不純物を除去して、ゲート絶縁膜１４の膜質を向上させることができる。
【００３６】
本発明においては、熱吸収膜１５としてシリコン膜を用いることができる。
【００３７】
図１６は、多結晶のシリコン膜について、膜厚による光吸収特性の変化を示したものである。図１６より、膜厚３０ｎｍと膜厚６０ｎｍで消衰係数にほとんど変化は見られないが、膜厚が１０ｎｍになると、波長３５０ｎｍ以下での消衰係数が全体に小さくなり、光の透過性が大きくなることが分かる。
【００３８】
また、図１７は、非晶質のシリコン膜について、膜厚による光吸収特性の変化を示したものである。図１７より、膜厚３０ｎｍと膜厚６０ｎｍで消衰係数にほとんど変化は見られないが、膜厚が１０ｎｍになると、波長８００ｎｍ以下での消衰係数が全体に小さくなり、光の透過性が大きくなることが分かる。
【００３９】
図１８は、熱処理に使用するキセノンフラッシュランプの発光スペクトルの一例である。また、図１９は、多結晶シリコン膜と非晶質シリコン膜の吸収特性を比較したものである。尚、図１９において、各シリコン膜の膜厚はいずれも３０ｎｍとしている。これらの図より、非晶質のシリコン膜の方が多結晶のシリコン膜よりも長波長側での吸収が大きいので、フラッシュランプの光をより効率的に吸収できることが分かる。
【００４０】
以上より、熱吸収膜１５としては多結晶のシリコン膜および非晶質のシリコン膜のいずれも用いることができるが、光をより効率的に吸収できる点から非晶質のシリコン膜の方が好ましく用いられる。また、多結晶のシリコン膜および非晶質のシリコン膜ともに、膜厚は３０ｎｍ以上であることが望ましい。尚、シリコン膜の成膜は、ＣＶＤ法および低温スパッタ法のいずれを用いて行ってもよい。
【００４１】
上記の熱処理を終えた後は、全面にニッケル膜（図示せず）を成膜した後、熱処理を行うことによって、ニッケル膜と、下地のシリコン膜（熱吸収膜１５）とを反応させて、ニッケルシリサイド膜１６（第２の金属シリサイド膜）を形成する（図１３）。これにより、ニッケルシリサイド膜１６からなるゲート電極を得ることができる。ここで、熱処理の温度は４００℃程度とすることが好ましい。また、熱処理の時間は、形成されるニッケルシリサイド膜１６がゲート絶縁膜１４に接触するのに十分な時間とする。
【００４２】
尚、第２の金属シリサイド膜は、第１の金属シリサイド膜と必ずしも同じ金属である必要はない。例えば、ニッケル膜の代わりに、コバルト膜、チタン膜およびモリブデン膜などの他の金属膜を用いて第２の金属シリサイド膜を形成してもよい。この場合、シリサイド化のための熱処理の温度は、金属膜の種類に応じて適宜設定することが好ましい。
【００４３】
シリサイド化を終えた後は、未反応のニッケル膜を除去した後、必要に応じてニッケルシリサイド膜１６に不純物をイオン注入してもよい。これにより、ニッケルシリサイド膜１６の仕事関数を変えることができる。
【００４４】
次に、ＣＭＰ法またはエッチバック法によって、溝部１３の内部を除いてニッケルシリサイド膜１６およびゲート絶縁膜１４を除去する。
【００４５】
次に、第２の層間絶縁膜１７を形成した後、コンタクト１８および配線１９を形成することによって図１４に示す構造とする。
【００４６】
尚、本実施の形態においては、ゲート電極の窪み部分（図１３の符号２０）を適当な金属膜によって埋め込んでもよい。例えば、図１３に示した工程の後に、窒化チタン膜２１およびタングステン膜２２を順に形成し、ＣＭＰ法によって窪み部分２０を除いてこれらの膜を除去する。その後、第２の層間絶縁膜１７を堆積した後にコンタクト１８および配線１９を形成すると、図１５に示す構造が得られる。図の構造によれば、タングステン膜２２がゲート電極の層抵抗を低減するので、回路の遅延時間を小さくして動作速度を向上させることができる。
【００４７】
また、上記の実施の形態においては熱吸収膜としてシリコン膜を用いたが、本発明はこれに限られるものではない。例えば、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）およびイリジウム（Ｉｒ）などの金属膜若しくはこれらの金属の窒化物、ルテニウムおよびイリジウムの酸化物またはシリコンゲルマニウムなどからなる膜を熱吸収膜として用いることもできる。但し、シリコン膜以外の材料からなる膜を熱吸収膜として用いた後に、金属シリサイドからなるゲート電極を形成する場合には、熱吸収膜を除去してからシリコン膜を形成し、この上に金属膜を形成してシリサイド化することが必要になる。
【００４８】
このように、本発明によれば、ゲート絶縁膜の上に熱吸収膜を形成し、閃光およびレーザ光の少なくとも一方を熱吸収膜の側からシリコン基板に照射することによって、第１の金属シリサイド膜の凝集を起こすことなしに、ゲート絶縁膜を効率的に加熱することが可能となる。この場合、層間絶縁膜を積層膜とし、層間絶縁膜での光の反射率が大きくなるように各膜を構成する材料とその膜厚を適宜選択することによって、金属シリサイド膜の温度上昇を一層抑制することができる。すなわち、本発明においては、１）熱吸収膜と反射率の大きい層間絶縁膜の組み合わせ、２）熱吸収膜のみ、３）反射率の大きい層間絶縁膜のみの順に大きな効果が得られる。
【００４９】
尚、上記の実施の形態においては、ＮＭＯＳＦＥＴ（Ｎ−ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を例にとり説明したが、本発明はこれに限られるものではない。本発明は、ＰＭＯＳＦＥＴ（Ｐ−ｃｈａｎｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に適用してもよいし、ＣＭＯＳＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に適用してもよい。
【００５０】
さらに、本発明は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々変形して実施することができる。
【図面の簡単な説明】
【００５１】
【図１】本実施の形態における半導体装置の製造工程を示す図である。
【図２】本実施の形態における半導体装置の製造工程を示す図である。
【図３】本実施の形態における半導体装置の製造工程を示す図である。
【図４】本実施の形態における半導体装置の製造工程を示す図である。
【図５】本実施の形態における半導体装置の製造工程を示す図である。
【図６】本実施の形態における半導体装置の製造工程を示す図である。
【図７】本実施の形態における半導体装置の製造工程を示す図である。
【図８】本実施の形態における半導体装置の製造工程を示す図である。
【図９】本実施の形態における半導体装置の製造工程を示す図である。
【図１０】本実施の形態における半導体装置の製造工程を示す図である。
【図１１】本実施の形態における半導体装置の製造工程を示す図である。
【図１２】本実施の形態における半導体装置の製造工程を示す図である。
【図１３】本実施の形態における半導体装置の製造工程を示す図である。
【図１４】本実施の形態における半導体装置の製造工程を示す図である。
【図１５】本実施の形態における半導体装置の製造工程を示す図である。
【図１６】多結晶のシリコン膜について、膜厚による光吸収特性の変化を示した図である。
【図１７】非晶質のシリコン膜について、膜厚による光吸収特性の変化を示した図である。
【図１８】熱処理に使用するフラッシュランプの発光スペクトルの一例である。
【図１９】多結晶シリコン膜と非晶質シリコン膜の吸収特性を比較した図である。
【符号の説明】
【００５２】
１  シリコン基板
２  素子分離絶縁膜
３  犠牲ゲート絶縁膜
４  拡散層
５  シリコン膜
６  シリコン窒化膜
７  エクステンション領域
８  シリコン窒化膜
９  ソース・ドレイン領域
１０  ニッケル膜
１１，１６  ニッケルシリサイド膜
１２  第１の層間絶縁膜
１３  溝
１４  ゲート絶縁膜
１５  熱吸収膜
１７  第２の層間絶縁膜
１８  コンタクト
１９  配線
２１  窒化チタン膜
２２  タングステン膜
２３  閃光
【図１】
0004679830.tif 000002
【図２】
0004679830.tif 000003
【図３】
0004679830.tif 000004
【図４】
0004679830.tif 000005
【図５】
0004679830.tif 000006
【図６】
0004679830.tif 000007
【図７】
0004679830.tif 000008
【図８】
0004679830.tif 000009
【図９】
0004679830.tif 000010
【図１０】
0004679830.tif 000011
【図１１】
0004679830.tif 000012
【図１２】
0004679830.tif 000013
【図１３】
0004679830.tif 000014
【図１４】
0004679830.tif 000015
【図１５】
0004679830.tif 000016
【図１６】
0004679830.tif 000017
【図１７】
0004679830.tif 000018
【図１８】
0004679830.tif 000019
【図１９】
0004679830.tif 000020