(57)【特許請求の範囲】
【請求項１】
低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路におけるロック検出回路であって、
前記積算値を時系列に記録する記憶装置と、
前記積算値の所定の期間における変化量が第１の値以下であるか否かを判定する閾値判定回路と、
前記変化量が前記第１の値以下であるときにロック検出信号を発出するロック検出回路と
を備えたことを特徴とするロック検出回路。
【請求項２】
低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路における動作アラーム検出回路であって、
前記積算値を時系列に記録する記憶装置と、
前記積算値の所定の期間における変化量が第２の値以上であるか否かを判定する閾値判定回路と、
前記変化量が前記第２の値以上であるときにアラームを発出するアラーム検出回路と
を備えたことを特徴とする動作アラーム検出回路。
【請求項３】
低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路におけるロック検出及び動作アラーム検出回路であって、
前記積算値を時系列に記録する記憶装置と、
前記積算値の所定の期間における変化量が、第１の値以下であるか否か、又は第２の値以上であるか否かを判定する閾値判定回路と、
前記変化量が前記第１の値以下であるときにロック検出信号を発出するロック検出回路と、
前記変化量が前記第２の値以上であるときにアラームを発出するアラーム検出回路と
を備えたことを特徴とするロック検出及び動作アラーム検出回路。
【請求項４】
低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路におけるロック検出回路であって、
前記積算値を時系列に記録する記憶装置と、
前記記憶装置に記録された所定の時間間隔を有する２つの前記積算値の差が第１の値以下であるか否かを判定する閾値判定回路と、
前記差が前記第１の値以下であるときにロック検出信号を発出するロック検出回路と
を備えたことを特徴とするロック検出回路。
【請求項５】
低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路における動作アラーム検出回路であって、
前記積算値を時系列に記録する記憶装置と、
前記記憶装置に記録された所定の時間間隔を有する２つの前記積算値の差が第２の値以上であるか否かを判定する閾値判定回路と、
前記差が前記第２の値以上であるときにアラームを発出するアラーム検出回路と
を備えたことを特徴とする動作アラーム検出回路。
【請求項６】
低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路におけるロック検出及び動作アラーム検出回路であって、
前記積算値を時系列に記録する記憶装置と、
前記記憶装置に記録された所定の時間間隔を有する２つの前記積算値の差が、第１の値以下であるか否か、又は第２の値以上であるか否かを判定する閾値判定回路と、
前記差が前記第１の値以下であるときにロック検出信号を発出するロック検出回路と、
前記差が前記第２の値以上であるときにアラームを発出するアラーム検出回路と
を備えたことを特徴とするロック検出及び動作アラーム検出回路。
【請求項７】
前記第２の値は、前記第１の値よりも概ね大きいことを特徴とする請求項３又は６に記載のロック検出及び動作アラーム検出回路。
【請求項８】
前記第１の値は、前記積算値が前記マッハツェンダー型光変調器の安定動作時の前記積算値の変動量程度であって、前記変動量よりも大きいことを特徴とする請求項１又は４に記載のロック検出回路。
【請求項９】
前記第１の値は、前記積算値が前記マッハツェンダー型光変調器の安定動作時の前記積算値の変動量程度であって、前記変動量よりも大きいことを特徴とする請求項３、６又は７のいずれかに記載のロック検出及び動作アラーム検出回路。
【請求項１０】
低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路における動作アラーム検出回路であって、
前記積算値を時系列に記録する記憶装置と、
前記積算値が所定の範囲を外れたか否かを判定する閾値判定回路と、
前記積算値が所定の範囲を外れたときにアラームを発出するアラーム回路と
を備えたことを特徴とする動作アラーム検出回路。
【請求項１１】
前記閾値判定回路は、積算値が第３の値以上であるか否か、又は第４の値以下であるか否かを判定することを特徴とする請求項１０に記載の動作アラーム検出回路。
【請求項１２】
前記第３の値は、バイアス電圧値の上限であり、前記第４の値は、バイアス電圧値の下限であることを特徴とする請求項１１に記載の動作アラーム検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ロック検出及び動作アラーム検出回路に関し、より詳細には、光変調器用バイアス電圧自動調整回路のロック検出及び動作アラーム検出回路に関する。
【背景技術】
【０００２】
マッハ・ツェンダ（ＭＺ）型光変調器は、光強度変調（ＮＲＺ，  ＲＺなど）、位相制御型光強度変調（光デュオバイナリ、ＣＳ−ＲＺなど）、光位相変調（ＤＰＳＫ，  ＤＱＰＳＫなど）などに幅広く利用されている。ＭＺ型光変調器は２つの光導波路を伝搬する光の干渉を利用しているため両導波路を伝搬する光の位相を精度よく制御する必要がある。特に、広く利用されているニオブ酸リチウム（ＬＮ）基板を用いたＭＺ型光変調器では、最適なバイアス電圧が時間的にドリフトするため、光変調信号の品質を長期間にわたり保持するために自動バイアス制御（ＡＢＣ）回路が必須である。
【０００３】
ＡＢＣ回路を有する光送信機においては、保守・管理等のために以下の機能が求められている。まず、ＡＢＣ回路が最適バイアス点付近で安定して動作しているか検出し（ロック検出）、制御電圧が所定の範囲から外れていないか判断し、アラーム情報として送信機の制御回路に送る。これにより、送信波形の品質が保持されていることを検出する。また、光変調器へ印加されている電圧値が、印加可能な電圧範囲の上限もしくは下限をこえていないか（オーバーシュートもしくはアンダーシュート）の検出を行い、その電圧値があらかじめ設定した値を越えた際にアラーム情報として送信機の制御回路に送っている。
【０００４】
従来、このようなＡＢＣ回路の動作状態の検出は、ＡＢＣ回路とは別個に設置された検出回路を用いて行われている。具体的には、ABC回路の出力を外部に設置したAD変換器にてディジタル信号に変換し、これを送信機制御回路（CPU）にて処理を行っていた。図８にその構成を示す。
【０００５】
半導体レーザ（ＬＤ）１０１から出力された光はマッハツェンダー型光変調器１０４に入力し、駆動回路１０３およびABC回路１００から印加されるバイアス電圧によって駆動される光変調器１０４で変調されて光信号として出力される。駆動回路１０３は、駆動信号発生回路１０２から出力される駆動信号に基づいて動作する。ABC回路１００は、矩形波的に変化する電気信号が重畳されたＤＣバイアス電圧を光変調器１０４に印加し、光変調器１０４から出力された光信号に含まれる低周波成分を検出することによって、光変調器１０４に印加されるＤＣバイアス電圧を最適値に制御するように動作する。光変調器１０４から出力された光信号は、光分岐器１０５で分岐されて受光器（ＰＤ）１０６で電気信号に変換され、ABC回路１００で光変調器１０４に印加されるバイアス電圧信号を生成する。
【０００６】
AD変換器１４１は、ABC回路１００から出力されたバイアス電圧信号をディジタル信号に変換して送信機制御回路１４２に入力する。送信機制御回路１４２は、ABC回路の動作状態を検出する機能を備えており、AD変換器１４１から出力されるディジタル信号から各種アラーム情報を生成する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＡＢＣ回路とは別に検出回路が必要であることにより回路構成が複雑になり、装置全体の小型化も難しく、コストが嵩むという課題があった。また、送信機制御回路１４２の内部では、AD変換器１４１から得られたバイアス電圧のディジタル値と送信機制御回路１４２にあらかじめ記憶されているオーバーシュートおよびアンダーシュートの閾値データと比較から、オーバーシュートもしくはアンダーシュートの検出を行い、AD変換器の出力データの時間的な安定度を判定することによりABC回路のロック検出を行っていた。これを実現するためには、定期的にAD変換器１４１のデータを取得し、送信機制御回路の内部でロック検出および動作アラームの検出のための判定ルーチンを動作させる必要がある。送信機制御回路の内部においては、上記のABC回路の動作の監視のほかに送信機の他の部分の動作監視や内部回路の制御や外部から送信機を制御する装置との間の通信など多くの動作を行っているため、内部の監視項目が増えるほど、処理時間の制約が多い制御項目が正常に動作しなくなる可能性が高くなるという課題があった。
【０００８】
本発明は、このような課題に鑑みてなされたもので、その目的は、ディジタル回路で構成されたＡＢＣ回路の内部のディジタル信号からバイアス電圧制御のロック状態の検出並びにバイアス電圧値の上限及び下限値の超過の検出回路を提供することである。
【課題を解決するための手段】
【０００９】
このような目的を達成するために、請求項１に記載の発明は、低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路におけるロック検出回路であって、前記積算値を時系列に記録する記憶装置と、前記積算値の所定の期間における変化量が第１の値以下であるか否かを判定する閾値判定回路と、前記変化量が前記第１の値以下であるときにロック検出信号を発出するロック検出回路とを備えたことを特徴とする。
【００１０】
請求項２に記載の発明は、低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路における動作アラーム検出回路であって、前記積算値を時系列に記録する記憶装置と、前記積算値の所定の期間における変化量が第２の値以上であるか否かを判定する閾値判定回路と、前記変化量が前記第２の値以上であるときにアラームを発出するアラーム検出回路とを備えたことを特徴とする。
【００１１】
請求項３に記載の発明は、低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路におけるロック検出及び動作アラーム検出回路であって、前記積算値を時系列に記録する記憶装置と、前記積算値の所定の期間における変化量が、第１の値以下であるか否か、又は第２の値以上であるか否かを判定する閾値判定回路と、前記変化量が前記第１の値以下であるときにロック検出信号を発出するロック検出回路と、前記変化量が前記第２の値以上であるときにアラームを発出するアラーム検出回路とを備えたことを特徴とする。
【００１２】
請求項４に記載の発明は、低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路におけるロック検出回路であって、前記積算値を時系列に記録する記憶装置と、前記記憶装置に記録された所定の時間間隔を有する２つの前記積算値の差が第１の値以下であるか否かを判定する閾値判定回路と、前記差が前記第１の値以下であるときにロック検出信号を発出するロック検出回路とを備えたことを特徴とする。
【００１３】
請求項５に記載の発明は、低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路における動作アラーム検出回路であって、前記積算値を時系列に記録する記憶装置と、前記記憶装置に記録された所定の時間間隔を有する２つの前記積算値の差が第２の値以上であるか否かを判定する閾値判定回路と、前記差が前記第２の値以上であるときにアラームを発出するアラーム検出回路とを備えたことを特徴とする。
【００１４】
請求項６に記載の発明は、低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路におけるロック検出及び動作アラーム検出回路であって、前記積算値を時系列に記録する記憶装置と、前記記憶装置に記録された所定の時間間隔を有する２つの前記積算値の差が、第１の値以下であるか否か、又は第２の値以上であるか否かを判定する閾値判定回路と、前記差が前記第１の値以下であるときにロック検出信号を発出するロック検出回路と、前記差が前記第２の値以上であるときにアラームを発出するアラーム検出回路とを備えたことを特徴とする。
【００１５】
請求項７に記載の発明は、請求項３又は６に記載のロック検出及び動作アラーム検出回路において、前記第２の値は、前記第１の値よりも概ね大きいことを特徴とする。
【００１６】
請求項８に記載の発明は、請求項１又は４に記載のロック検出回路において、前記第１の値は、前記積算値が前記マッハツェンダー型光変調器の安定動作時の前記積算値の変動量程度であって、前記変動量よりも大きいことを特徴とする。
【００１７】
請求項９に記載の発明は、請求項３、６又は７のいずれかに記載のロック検出及び動作アラーム検出回路において、前記積算値が前記マッハツェンダー型光変調器の安定動作時の前記積算値の変動量程度であって、前記変動量よりも大きいことを特徴とする。
【００１８】
請求項１０に記載の発明は、低周波信号を発生する低周波発振回路と、前記低周波信号がマッハツェンダー型光変調器から出力される変調信号に含まれる前記低周波信号成分を２値のディジタル信号として検出する低周波信号検出回路と、前記低周波信号と前記ディジタル信号とが同相又は逆相であるか否かを示すディジタル信号を出力する位相比較回路と、前記位相比較回路の出力信号が同位相を示す場合１加算もしくは減算し、逆位相を示す場合同位相時と逆の操作を行い、それらの積算値を出力する加減算回路とを備えた前記マッハツェンダー型光変調器を制御するディジタル制御自動バイアス制御回路における動作アラーム検出回路であって、前記積算値を時系列に記録する記憶装置と、前記積算値が所定の範囲を外れたか否かを判定する閾値判定回路と、前記積算値が所定の範囲を外れたときにアラームを発出するアラーム回路とを備えたことを特徴とする。
【００１９】
請求項１１に記載の発明は、請求項１０に記載の動作アラーム検出回路において、前記閾値判定回路は、積算値が第３の値以上であるか否か、又は第４の値以下であるか否かを判定することを特徴とする。
【００２０】
請求項１２に記載の発明は、請求項１１に記載の動作アラーム検出回路において、前記第３の値は、バイアス電圧値の上限であり、前記第４の値は、バイアス電圧値の下限であることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、ＡＢＣ回路のディジタル信号から制御電圧を測定することで、簡易な回路構成で検出回路を実現することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
【００２３】
図１に、本発明の一実施形態に係る検出回路の実装例を示す。ここでは、デュオバイナリ変調方式におけるディジタル制御ＡＢＣ回路にロック検出及び動作アラーム検出回路１２０を実装した場合を例に説明する。
【００２４】
まず、ディジタル制御ＡＢＣ回路について説明する。半導体レーザ（ＬＤ）１０１から出力された光はマッハツェンダー型光変調器１０４に入力し、駆動回路１０３およびディジタル制御自動バイアス制御回路１００から印加されるバイアス電圧によって駆動される光変調器１０４で変調されて光信号として出力される。駆動回路１０３は駆動信号発生回路１０２から出力される駆動信号に基づいて動作する。ディジタル制御自動バイアス制御回路１００は、矩形波的に変化する電気信号が重畳されたＤＣバイアス電圧を光変調器１０４に印加し、光変調器１０４から出力された光信号に含まれる低周波成分を検出することによって、光変調器１０４に印加されるＤＣバイアス電圧を最適値に制御するように動作する。光変調器１０４から出力された光信号は光分岐器１０５で分岐されて受光器（ＰＤ）１０６で電気信号に変換され、ディジタル制御自動バイアス制御回路１００内のローパスフィルタ１０７ａに入力される。ローパスフィルタ１０７ａの出力を増幅器１０７ｂで所望の電圧振幅まで増幅した後、増幅器１０７ｂの出力がコンパレータ回路１０８に入力される。コンパレータ回路１０８は、信号に含まれる低周波成分を抽出して後続のディジタル論理回路が動作するレベルの２値のディジタル信号ｃｏｍｐ＿ｏｕｔを生成する。
【００２５】
次にコンパレータ回路１０８の出力は位相比較回路１０９に入力され、分周器１１１から出力されるｃｌｋ＿ｐｉｌｏｔ＿ｏｕｔ信号と同相か逆相かの比較を行い、その結果をｄｏｗｎｒｅｇ信号として加減算器１１０に出力する。加減算器１１０の出力は、ｄｏｗｎｒｅｇの論理により位相比較前の値に対して加算もしくは減算され、加減算器１１０の出力ｄａｔａ＿ｏｕｔがバイアス電圧制御用ＤＡＣ１１３の出力電圧に反映される。バイアス電圧供給回路１１４は、バイアス電圧制御用ＤＡＣ１１３の出力電圧、および分周器１１１より出力される低周波信号ｃｌｋ＿ｐｉｌｏｔ＿ｏｕｔ信号から光変調器１０４へ印加されるバイアス電圧信号を生成する。
【００２６】
上記最適バイアス電圧探索信号の生成原理について、図１の構成において説明する。ｃｌｋ＿ｐｉｌｏｔ＿ｏｕｔは分周器１１１で生成される低周波信号であり、コンパレータ回路１０８の出力ｃｏｍｐ＿ｏｕｔと位相比較する際の基準となる。位相比較器１０９は、ｃｏｍｐ＿ｏｕｔとｃｌｋ＿ｐｉｌｏｔ＿ｏｕｔの信号レベルを比較することにより、例えば、同相の場合”１”レベルを出力し、逆相の場合”０”レベルをｄｏｗｎｒｅｇ信号として出力する。加減算器１１０は、例えばｄｏｗｎｒｅｇ信号が”１”の場合、その出力ディジタルデータ値を１加算し、”０”の場合には１減ずる。
【００２７】
図２は、前記の動作を表したフローチャートである。加減算器１１０の格納データdata_outの値が、基準信号と検出信号の位相比較の結果により増減する手順を示している。
【００２８】
図５に、コンパレータ回路１０８の出力comp_outに応じて加減算器１１０の出力data_outが生成される原理をタイムチャートで示す。図５の例では、最初の４ステップは同相であるため加減算器１１０の出力を順次増加させているが、５ステップ目で光変調器１０４の最適バイアス電圧より高くなったため、受光器１０６で検出される低周波成分の位相が反転し、結果としてコンパレータ回路１０８の出力がｃｌｋ＿ｐｉｌｏｔ＿ｏｕｔに対して逆相に変化している様子を示している。その結果、加減算器１１０の出力を減ずることによって、最適バイアス電圧の周りにバイアス電圧が制御される。加減算器の出力データはバイアス電圧制御用DAC１１３およびバイアス供給回路１１４を通じて光変調器に印加されるバイアス電圧に変換される。
【００２９】
上記の説明では、ｃｌｋ＿ｐｉｌｏｔ＿ｏｕｔとｃｏｍｐ＿ｏｕｔの位相比較の結果の論理、および、上記位相比較結果の論理が得られた際の加減算器１１０のｄａｔａ＿ｏｕｔの加減算の方向について、説明の都合上固定したが、上記の設定は任意で構わない。
【００３０】
また、位相比較の結果によって加算するか減算するかの方向の設定によっては、現在印加されているバイアス電圧の最近傍の最適バイアス電圧に収束しない可能性があるが、光変調器１０４の変調特性が２Ｖπ周期で変化しているため、同一方向にバイアス電圧をスキャンしていくと、ｄａｔａ＿ｏｕｔ信号値は必ず次の最適バイアス電圧で収束する。
【００３１】
上述のようにして加減算器１１０の出力ｄａｔａ＿ｏｕｔは生成されるので、ＡＢＣ回路が安定動作している場合、ｄａｔａ＿ｏｕｔ信号値は最適バイアス電圧値を中心にした狭い範囲で振動する。本方式のABC回路においては、安定動作時、ｄａｔａ＿ｏｕｔ信号値の振動の振幅は、理想的には1ビットとなる。従って、一定期間ｄａｔａ＿ｏｕｔ信号の値が、現在値に対して±２以内であるとき、ＡＢＣ回路はロック状態で安定動作しているとみなすことができる。但し、実際には、安定動作時のｄａｔａ＿ｏｕｔ信号値の振動の振幅は、制御用DACの最小有効ビット（ＬＳＢ）と制御回路の制御誤差によって決まる幅を持つため、これらを考慮してロック判定の閾値を決めることが望ましい。
【００３２】
また、加減算回路の出力データdata_outと光変調器に印加されるバイアス電圧の値は一対一に対応しているので、data_outの値およびその時間変化をディジタル的にモニタすることにより、光変調器のドリフトによるバイアス電圧の上下限のはみ出し、およびバイアス電圧制御のロック状態の検出が可能である。
【００３３】
以下に、ロック検出及び動作アラーム検出回路１２０について説明する。閾値判定回路１２１は、加減算器１１０のｄａｔａ＿ｏｕｔ信号が入力され、ｄａｔａ＿ｏｕｔ信号値が所定の範囲内の数値に収まっているか識別し、もしもその範囲を超えている場合にはABC回路としてのアラームを発出する。
【００３４】
図３に、オーバーシュート及びアンダーシュートの検出方法を説明するフローチャートを示す。閾値判定回路１２１は、上限閾値及び下限閾値が予め設定され、加減算器１１０から入力されるｄａｔａ＿ｏｕｔ信号値が上限閾値を上回るもしくは下限閾値を下回るのを検出し、アラーム回路１２３を作動させる。アラーム回路１２３の出力は、送信機制御回路１４２に接続されている。
【００３５】
図４に、アンロック状態の検出方法を説明するフローチャートを示す。メモリ１２２の記憶容量を予め決めおき、メモリ１２２に入力されるｄａｔａ＿ｏｕｔ信号値を時系列に記録していく。ｄａｔａ＿ｏｕｔ信号値が決められた記憶容量に達すると、最も古い値から消去し、新に入力されてきた値を記録する。ABCロックの検出回路は、メモリ１２２に格納されたｄａｔａ＿ｏｕｔ信号値の全て、又は所定の時間間隔を有する２値を取り出し、それらの最大値及び最小値を求め、最大値と最小値の差が所定の値（ロック判定値）よりも小さければロック状態とみなす。すなわち、所定の時間内におけるｄａｔａ＿ｏｕｔ信号値のばらつきが所定の値（ロック判定値）よりも小さければ、ＡＢＣ回路の動作が安定であるとみなす。一方、ｄａｔａ＿ｏｕｔ信号値の変化量が所定の値（ロックはずれ判定値）よりも大きい場合、ＡＢＣ回路の動作が不安定と判断し、閾値判定回路１２１はアラーム回路１２３を動作させ、アラームを発出させる。一般に、ロック判定の閾値付近でロック状態とロックはずれ状態が頻繁に移り変わらないようにするために、
ロック判定値＜ロックはずれ判定値
として、ロック判定値とロックはずれ判定値を異なる値にし、これらの値の間に一定の間隔を置くことが望ましい。
【００３６】
ＡＢＣ回路の動作の安定性を判断するロック判定値の大きさは、上述のように、制御用DACのＬＳＢと制御回路の制御誤差に依存するが、安定動作時にｄａｔａ＿ｏｕｔ信号値のばらつきがロック判定値以下に収束するようロック判定値の大きさを調整する。
【００３７】
また、本実施形態では、ロック検出にメモリ１２２を使用したが、以下のようにメモリ１２２に替えてｎ段シフトレジスタ（ｎは任意の整数）を使用することもできる。
【００３８】
図６に、本発明の一実施形態に係るｎ段シフトレジスタを用いたロック検出及び動作アラーム検出回路の構成図を示す。シフトレジスタ１３１は、各段にｄａｔａ＿ｏｕｔ信号値を時系列に格納し、各段に格納されたｄａｔａ＿ｏｕｔ信号値を比較器１３２ｂ〜１３２ｎ、１３３ｂ〜１３３ｎに出力する。比較器１３２ｂ〜１３２ｎは、二つの入力のうち値の大きい側を出力し、比較器１３３ｂ〜１３３ｎは二つの入力のうち値の小さい側を出力する。尚、両者とも二つの入力が等しい場合には入力の値をそのまま出力する。図６に示す接続の場合には、比較器１３２ｎの出力はシフトレジスタに保存された値の最大値を表し、比較器１３３ｎの出力は最小値を表す。減算器１３４で両者の差を求め、コンパレータ１３５ａと１３５ｂでロック判定およびロックはずれ判定を行う。比較器の一方の入力にはそれぞれ、ロック判定値およびロックはずれ判定値を入力し、ロック状態およびロックはずれ状態のときにそれぞれ“真”となるようにする。
【００３９】
また、コンパレータ１３６はｄａｔａ＿ｏｕｔ信号値を所定の上下限の閾値と比較し、ｄａｔａ＿ｏｕｔ信号値が両閾値の間の領域に収まらない場合、アラーム回路１２３を作動させ、オーバーシュート又はアンダーシュートのアラームを発出させる。
【００４０】
図７に、本発明の一実施形態に係るｎ段シフトレジスタを用いたロック検出及び動作アラーム検出回路の構成図を示す。シフトレジスタ１３１の各段には時系列にｄａｔａ＿ｏｕｔ信号値が格納されるので、１段目とｎ段目からシフトレジスタ１３１の段数に依存した時間間隔を有する２値を取り出す。上の例では１段目とｎ段目のデータを判定に用いたが、使用するデータの組み合わせは上記に限らない。次に、取り出した１段目とｎ段目の出力差を減算器１３４で求め、コンパレータ１３５ａと１３５ｂでロック判定およびロックはずれ判定を行う。これにより、ある時間間隔を有するｄａｔａ＿ｏｕｔ信号の差が所定の整数値より小さいことによりABC回路が安定動作をしていることを検出でき、ロックはずれ判定値より大きい場合にはABC回路がロックはずれを起こしていることが検出できる。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態に係るロック検出及び動作アラーム検出回路の構成図である。
【図２】ロック検出及び動作アラーム検出の方法を示すフローチャートである。
【図３】オーバーシュート及びアンダーシュートの検出方法に関するフローチャートである。
【図４】ロック状態の検出方法に関するフローチャートである。
【図５】コンパレータ回路の出力ｃｏｍｐ＿ｏｕｔに応じて加減算器の出力ｄａｔａ＿ｏｕｔが生成される原理を示すタイムチャートである。
【図６】本発明の一実施形態に係るｎ段シフトレジスタを用いたロック検出及び動作アラーム検出回路の構成図である。
【図７】本発明の一実施形態に係るｎ段シフトレジスタを用いたロック検出及び動作アラーム検出回路の構成図である。
【図８】従来のロック検出及び動作アラーム検出回路の構成図である。
【符号の説明】
【００４２】
１００  自動バイアス制御回路
１０１  半導体レーザ（ＬＤ）
１０２  駆動信号発生回路
１０３  駆動回路
１０４  光変調器
１０５  光分岐器
１０６  ＰＤ
１０７  ローパスフィルタ（ＬＰＦ）兼増幅器
１０７ａ  ＬＰＦ
１０７ｂ  増幅器
１０８  コンパレータ回路
１０９  位相比較器
１１０  加減算器
１１１  分周器
１１２  低周波発信器
１１３  バイアス電圧制御用ＤＡＣ
１１４  バイアス供給回路
１２０  ロック検出及び動作アラーム検出回路
１２１  閾値判定回路
１２２  メモリ
１２３  アラーム回路
１３１  シフトレジスタ
１３２ｂ、１３２ｃ、…、１３２ｎ  比較器
１３３ｂ、１３３ｃ、…、１３３ｎ  比較器
１３４  減算器
１３５ａ、１３５ｂ  コンパレータ
１３６  コンパレータ
１４１  AD変換器
１４２  送信機制御回路
【図１】
0004696254.tif 000002
【図２】
0004696254.tif 000003
【図３】
0004696254.tif 000004
【図４】
0004696254.tif 000005
【図５】
0004696254.tif 000006
【図６】
0004696254.tif 000007
【図７】
0004696254.tif 000008
【図８】
0004696254.tif 000009