(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた第１電極膜、当該第１電極膜に対向し且つ２〜４μｍの厚さを有する第２電極膜、並びに、当該第１および第２電極膜の間の誘電体膜、からなる積層構造を有するキャパシタ部と、
前記第２電極膜における前記誘電体膜とは反対の側に接合する接合部を有する配線部と、を備え、
前記接合部は１０μｍ以上の厚さを有するとともに、前記誘電体膜は１μｍ以下の厚さを有する、電子部品。
【請求項２】
前記第２電極膜は、めっき膜である、請求項１に記載の電子部品。
【請求項３】
前記基板上に設けられた受動部品を更に備え、前記配線部は、当該受動部品と前記キャパシタ部の前記第２電極膜とを電気的に接続する、請求項１または２に記載の電子部品。
【請求項４】
前記基板上に設けられた電極パッドを更に備え、前記配線部は、当該電極パッドと前記キャパシタ部の前記第２電極膜とを電気的に接続する、請求項１から３のいずれか一つに記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体プロセス技術を利用して基板上にキャパシタ部が形成された電子部品に関する。
【背景技術】
【０００２】
携帯電話やワイヤレスＬＡＮ等のＲＦ（radio frequency）システムにおいては、システムを構成する機能的デバイス間の良好な信号伝達を実現すべく、当該信号について位相マッチングを施す必要がある。そのため、各デバイスの信号入出力部には、一般に、インダクタやキャパシタ等の受動部品を構成要素として含む受動素子が、信号の位相を調整するための位相器として設けられる。
【０００３】
また、ＲＦシステムにおいては、一般に、狭帯域用の周波数フィルタとしてＳＡＷフィルタが用いられる。ＳＡＷフィルタは圧電素子を構成要素に含むところ、ＳＡＷフィルタが組み込まれる機器の製造過程や使用時等に、物理的な衝撃や熱的な作用が何らかの理由でＳＡＷフィルタないしその圧電素子に加わると、圧電効果により圧電素子電極間に電位差が生ずる。このとき、ＳＡＷフィルタと電気的に接続された電子部品には所定の電圧が加わってしまう。上述の受動素子（位相器）に含まれるキャパシタは、ＳＡＷフィルタと電気的に接続されている場合が多いので、当該キャパシタには、ＳＡＷフィルタないしその圧電素子の存在に起因して偶発的に生ずる電圧印加によりキャパシタ電極間に絶縁破壊が生じないように、高い耐電圧（例えば１５０Ｖ以上）が求められる。
【０００４】
一方、ＲＦシステムにおいては、高機能を実現するために要する部品の増加などに伴い、各部品の小型化に対する要求が高まっている。小型化の観点から、上述の受動素子（位相器）としては、半導体プロセス技術を利用して製造される、所定の複数の受動部品（インダクタ，キャパシタ，抵抗，フィルタ等）が高密度に集積化されたＩＰＤ（integrated passive device）が採用される場合がある。ＩＰＤを採用する場合にも、それに含まれるキャパシタには、上述のように、キャパシタ電極間に絶縁破壊が生じないように高い耐電圧が求められる。ＩＰＤに関する技術については、例えば下記の特許文献１，２に記載されている。
【０００５】
【特許文献１】特開平４−６１２６４号公報
【特許文献２】特開２００２−３３２３９号公報
【０００６】
図９は、従来のＩＰＤ９０の部分断面図である。ＩＰＤ９０は、基板９１と、キャパシタ９２を含んで基板９１上にて集積化された複数の受動部品と、配線部９３と、保護膜９４とを備える。キャパシタ９２は、電極膜９２ａ（下位電極膜）、電極膜９２ｂ（上位電極膜）、および誘電体膜９２ｃからなる積層構造を有する。配線部９３は、電極膜９２ｂと接合する接合部９３ａを有する。
【０００７】
電極膜９２ｂの厚さは約１μｍである。電極膜９２ｂの形成においては、基板９１上に予め形成された電極膜９２ａおよび誘電体膜９２ｃを覆うように電極膜９２ｂ形成用の導体膜が基板９１上に形成され、電極膜９２ｂに対応するパターン形状を有するレジスト膜が当該導体膜上に形成され、当該レジスト膜をマスクとして利用して行うイオンミリング法により導体膜がパターニングされる。このようなサブトラクティブ法による電極膜９２ｂの形成においては、導体膜ないし電極膜９２ｂの厚さが小さいほど、パターン形状精度（従って面積精度）の高い電極膜９２ｂを得ることができる。電極膜９２ｂの面積精度はキャパシタ９２の静電容量精度に影響を与えるので、従来のＩＰＤ９０では、高い静電容量精度を実現するという観点から、電極膜９２ｂの厚さは約１μｍに設定されるのである。
【０００８】
一方、配線部９３（接合部９３ａを含む）は比較的厚く設定される。配線部９３が厚いほど、配線部９３の抵抗は低下する傾向にあり、ＩＰＤ９０の信号損失低減の観点から好ましい。そのため、配線部９３は例えば１０μｍ程度に設定される。
【０００９】
しかしながら、従来のＩＰＤ９０のキャパシタ９２においては、実用上求められる程度の耐電圧を有しない場合があるため、耐電圧の向上が求められている。キャパシタ９２の耐電圧を向上するためには、誘電体膜９２ｃを厚く設定することが考えられるが、誘電体膜９２ｃを厚くするほど電極膜９２ｂの面積を大きくしなければ、キャパシタ９２の静電容量を維持することができない。そのため、誘電体膜９２ｃの厚さの増大は、キャパシタ９２ないしＩＰＤ９０の小型化の観点から好ましくない。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、以上のような事情の下で考え出されたものであり、高耐電圧を実現するのに適したキャパシタ部を有する電子部品を提供することを、目的とする。
【課題を解決するための手段】
【００１１】
本発明により提供される電子部品は、基板と、キャパシタ部と、配線部とを備える。キャパシタ部は、基板上に設けられた第１電極膜（下位電極膜）、当該第１電極膜に対向し且つ２〜４μｍの厚さを有する第２電極膜（上位電極膜）、並びに、当該第１および第２電極膜の間の誘電体膜、からなる積層構造を有する。配線部は、第２電極膜における誘電体膜とは反対の側に接合する接合部を有する。本発明に係る電子部品には、キャパシタ素子自体、および、キャパシタ素子が他の素子と一体化された集積型電子部品が、含まれる。
【００１２】
本発明者らの検討したところによると、上述の従来のＩＰＤ９０のキャパシタ９２では、絶縁破壊に至ると、誘電体膜９２ｃ内における、配線部９３の接合部９３ａの縁端に沿った箇所にて、膜組織の破壊が生じやすいことが、判った。比較的厚い接合部９３ａの縁端部には応力歪みが集中しているところ、絶縁破壊に至る前のキャパシタ９２では、この応力歪みが、厚さ約１μｍの薄い電極膜９２ｂを経て誘電体膜９２ｃに伝わることに起因して、誘電体膜９２ｃ内における接合部９３ａの縁端に沿った箇所の方が、誘電体膜９２ｃ内の他の箇所よりも、膜組織に多くの欠陥を有すると考えられる。そのため、キャパシタ９２では、誘電体膜９２ｃ内における接合部９３ａの縁端に沿った箇所にて膜組織の破壊が生じやすいと、考えられる。
【００１３】
これとともに、本発明者らの検討したところによると、電極膜９２ｂに代えて厚さ１０μｍの上位電極膜を採用すると、誘電体膜９２ｃ内における接合部９３ａの縁端に沿った箇所よりも、誘電体膜９２ｃ内における当該上位電極膜の縁端に沿った箇所にて、高電圧印加時に膜組織の破壊が生じやすいことが、判った。厚い当該上位電極膜自体の縁端部には応力歪みが集中しているところ、絶縁破壊に至る前には、この応力歪みが誘電体膜９２ｃに伝わることに起因して、誘電体膜９２ｃ内における当該上位電極膜の縁端に沿った箇所の方が、誘電体膜９２ｃ内の他の箇所よりも、膜組織に多くの欠陥を有すると考えられる。そのため、誘電体膜９２ｃ内における当該上位電極膜の縁端に沿った箇所にて膜組織の破壊が生じやすいと、考えられる。
【００１４】
本発明者らは、以上の検討を踏まえ、例えば半導体プロセス技術を利用して製造されるキャパシタ素子において、上位電極膜の厚さが耐電圧に影響を与え得ることを見出し、そして本発明に至ることができた。
【００１５】
本発明の電子部品においては、キャパシタ部の誘電体膜と配線部の接合部との間に介在するキャパシタ部の第２電極膜（上位電極膜）の厚さは、２μｍ以上に設定される。厚さ２μｍ以上の第２電極膜は、配線部の接合部を比較的厚く設定する場合（例えば、接合部の厚さを１０μｍ以上に設定する場合）においても、当該接合部の縁端部に集中する応力歪みの誘電体膜への伝達を有意に抑制し、接合部の応力歪みが誘電体膜へ伝わることに起因する誘電体膜の膜組織欠陥の発生を抑制し得る、という知見を本発明者らは得た。また、本発明の電子部品においては、第２電極膜の厚さは４μｍ以下に設定される。厚さが４μｍ以下の第２電極膜は、内部に不当に大きな応力歪みを生ぜず、誘電体膜の膜組織欠陥の発生を有意には誘発しない、という知見を本発明者らは得た。本発明の電子部品は、これらの知見に基づくものであり、誘電体膜の膜組織欠陥の発生が抑制されて高耐電圧を実現するのに適したキャパシタ部、を有するのである。
【００１６】
本発明において、配線部の接合部の厚さは、好ましくは第２電極膜の厚さより大きく、より好ましくは１０μｍ以上である。接合部が厚いほど、接合部ないし配線部の抵抗は低下する傾向にあり、好ましい。
【００１７】
好ましくは、キャパシタ部の誘電体膜は１μｍ以下の厚さを有する。誘電体膜が薄いほど、キャパシタ部の静電容量は大きい。
【００１８】
好ましくは、第２電極膜は、めっき膜である。２〜４μｍの範囲の厚さを有する第２電極膜は、めっき法によると効率よく形成することができる。
【００１９】
好ましくは、本発明の電子部品は、基板上に設けられた受動部品を更に備え、配線部は、当該受動部品とキャパシタ部の第２電極膜とを電気的に接続する。このような構成とともに、或は、このような構成に代えて、本発明の電子部品は、基板上に設けられた電極パッドを更に備え、配線部は、当該電極パッドとキャパシタ部の第２電極膜とを電気的に接続してもよい。本発明の電子部品は、このような構成を具備する集積型電子部品であってもよい。
【発明を実施するための最良の形態】
【００２０】
図１から図４は、本発明に係る集積型電子部品Ｘを表す。図１は、集積型電子部品Ｘの平面図である。図２および図３は、各々、図１の線II−IIおよび線III−IIIに沿った断面図である。図４は、図１の線IV−IVに沿った部分拡大断面図である。
【００２１】
集積型電子部品Ｘは、基板Ｓと、キャパシタ１０Ａ，１０Ｂと、コイルインダクタ２０と、電極パッド３０Ａ，３０Ｂ，３０Ｃ，３０Ｄと、配線４０と、保護膜５０（図１において図示略）とを備え、図５に示す回路構成を有する。
【００２２】
基板Ｓは、例えば、半導体基板、石英基板、ガラス基板、ＳＯＩ（silicon on insulator）基板、ＳＯＱ（silicon on quartz）基板、またはＳＯＧ（silicon on glass）基板である。半導体基板は、例えば、単結晶シリコンなどのシリコン材料よりなる。
【００２３】
キャパシタ１０Ａ，１０Ｂは、各々、図２および図４によく表れているように、電極膜１１，１２および誘電体膜１３からなる積層構造を有する。電極膜１１は、基板Ｓ上にパターン形成された下位電極膜であり、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなり、複数の導体層よりなる多層構造を有してもよい。電極膜１１の厚さは例えば０.５〜２μｍである。電極膜１２は、誘電体膜１３を介して電極膜１１に対向する上位電極膜であり、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなる。電極膜１２の厚さは２〜４μｍである。誘電体膜１３は、例えば酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、または酸化チタンよりなる。誘電体膜１３の厚さは例えば０.１〜１μｍである。誘電体膜１３が薄いほど、キャパシタ１０Ａ，１０Ｂについて大きな静電容量を設定しやすい。
【００２４】
コイルインダクタ２０は、図１および図３に示すように、基板Ｓ上にパターン形成された平面渦巻形コイルであり、端部２１，２２を有する。また、コイルインダクタ２０は、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなる。
【００２５】
電極パッド３０Ａ〜３０Ｄは、外部接続用のパッドである。電極パッド３０Ａ，３０Ｂはグラウンド接続用の端子として機能するものであり、電極パッド３０Ｃ，３０Ｄは、電気信号入出力用の端子としての機能するものである。これら電極パッド３０Ａ〜３０Ｄは、例えば、Ｎｉ母体およびその上位表面を被覆するＡｕ膜からなる。
【００２６】
配線４０は、基板Ｓ上の各コンポーネントを電気的に接続するためのものであり、図２および図４に示すように、キャパシタ１０Ａ，１０Ｂの電極膜１２と直接に接合する接合部４１を有する。また、配線４０は、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなる。配線４０ないし接合部４１の厚さは例えば１０μｍ以上である。配線４０が厚いほど、配線４０の抵抗は低下する傾向にあり、集積型電子部品Ｘの信号損失低減の観点から好ましい。
【００２７】
図５に示すように、キャパシタ１０Ａは、電極パッド３０Ａ，３０Ｃおよびコイルインダクタ２０と電気的に接続されている。具体的には、キャパシタ１０Ａの電極膜１１は電極パッド３０Ａと電気的に接続され、且つ、キャパシタ１０Ａの電極膜１２は電極パッド３０Ｃおよびコイルインダクタ２０の端部２１と電気的に接続されている。一方、キャパシタ１０Ｂは、電極パッド３０Ｂ，３０Ｄおよびコイルインダクタ２０と電気的に接続されている。具体的には、キャパシタ１０Ｂの電極膜１１は電極パッド３０Ｂと電気的に接続され、且つ、キャパシタ１０Ｂの電極膜１２は電極パッド３０Ｄおよびコイルインダクタ２０の端部２２と電気的に接続されている。
【００２８】
保護膜５０は、例えばポリイミドやＢＣＢ（Benzocyclobutene）よりなり、電極パッド３０Ａ〜３０Ｄを部分的に露出させつつ、キャパシタ１０Ａ，１０Ｂ、コイルインダクタ２０、および配線４０を覆う。
【００２９】
図６および図７は、集積型電子部品Ｘの製造時における、キャパシタ１０Ａ，１０Ｂおよびその近傍の形成過程を表す。具体的には、図６および図７では、図７（ｄ）に示すキャパシタ１０（キャパシタ１０Ａ，１０Ｂに相当する）、配線４０においてキャパシタ１０に接続する箇所、および、キャパシタ１０近傍の保護膜５０の形成過程を、図４に相当する断面の変化として表す。
【００３０】
キャパシタ１０の形成においては、まず、図６（ａ）に示すように、電極膜１１を基板Ｓ上に形成する。例えば、スパッタリング法により所定の金属材料を基板Ｓ上に成膜した後、所定のウェットエッチングまたはドライエッチングにより当該金属膜をパターニングすることによって、電極膜１１を形成することができる。
【００３１】
次に、図６（ｂ）に示すように、誘電体膜１３を電極膜１１上に形成する。例えば、スパッタリング法により所定の誘電体材料を少なくとも電極膜１１上に成膜した後、所定のウェットエッチングまたはドライエッチングにより当該誘電体膜をパターニングすることによって、誘電体膜１３を形成することができる。
【００３２】
次に、電極膜１１および誘電体膜１３を覆うように電気めっき用のシード層（図示略）を基板Ｓ上に形成する。シード層の形成手法としては、例えば蒸着法やスパッタリング法を採用することができる。
【００３３】
図６（ｃ）に示すように、電極膜１２形成用のレジストパターン６１を形成する。レジストパターン６１は、電極膜１２のパターン形状に対応する開口部６１ａを有する。レジストパターン６１の形成においては、まず、基板Ｓ上に、電極膜１１および誘電体膜１３の上方から、液状のフォトレジストをスピンコーティングにより成膜する。次に、露光処理およびその後の現像処理を経て、当該フォトレジスト膜をパターニングする。
【００３４】
次に、図６（ｄ）に示すように、電気めっき法により、レジストパターン６１の開口部６１ａにて電極膜１２を形成する。当該電気めっき時には、上述のシード層が通電される。２〜４μｍの範囲の厚さを有する電極膜１２は、電気めっき法により効率よく形成することができる。
【００３５】
次に、図７（ａ）に示すように、例えば所定の剥離液を作用させることにより、レジストパターン６１を除去する。次に、図７（ｂ）に示すように、保護膜５０の一部を構成することとなる絶縁膜５１を形成する。絶縁膜５１は、電極膜１２の一部を露出させるための開口部５１ａを有する。
【００３６】
次に、図７（ｃ）に示すように、絶縁膜５１の開口部５１ａにて電極膜１２と接合する接合部４１を有する配線４０を形成する。配線４０の形成においては、具体的には、図７（ｂ）に示す絶縁膜５１上および開口部５１ａ内にわたって電気めっき用のシード層（図示略）を形成し、配線４０形成用の所定の開口部を有するレジストパターンをシード層上に形成し、当該レジストパターンの開口部に電気めっき法により所定の導電材料を成長させ、その後、レジストパターンを除去する。
【００３７】
次に、図７（ｄ）に示すように、配線４０を覆う絶縁膜５２を形成する。集積型電子部品Ｘの製造に際し、以上のようにして、キャパシタ１０（１０Ａ，１０Ｂ）およびその近傍を形成することができる。
【００３８】
従来のＩＰＤ９０のキャパシタ９２に関して上述したように、半導体プロセス技術を利用して製造されるキャパシタ素子における電極膜間の誘電体膜に不当な応力が作用している場合、誘電体膜の当該応力作用箇所は、膜組織に欠陥を生じ、高電圧印加時に破壊されやすい。そのため、誘電体膜に不当な応力が作用している場合には、当該キャパシタにおいて高耐電圧を実現しにくい。これに対し、本発明に係る集積型電子部品Ｘのキャパシタ１０Ａ，１０Ｂでは、高耐電圧を実現しやすい。
【００３９】
集積型電子部品Ｘでは、上述のように、配線４０ないしその接合部４１の厚さは例えば１０μｍ以上に比較的厚く設定され、キャパシタ１０Ａ，１０Ｂの各々の電極膜１２の厚さは２〜４μｍに設定される。比較的厚い接合部４１の縁端部には応力歪みが集中しやすいが、電極膜１２の厚さが２μｍ以上であるため、当該応力歪みの誘電体膜１３への伝達は有意に抑制される。これにより、接合部４１の応力歪みが誘電体膜１３へ伝わることに起因する、誘電体膜１３の膜組織欠陥の発生は、抑制される。加えて、厚さが４μｍ以下の電極膜１２自体は、内部に不当に大きな応力歪みを生じないため、誘電体膜１３の膜組織欠陥の発生を有意には誘発しない。したがって、キャパシタ１０Ａ，１０Ｂにおいては、高耐電圧を実現することが可能なのである。
【実施例】
【００４０】
次に、本発明の実施例を比較例とともに説明する。
【００４１】
〔実施例１〕
図４に示すキャパシタ１０Ａおよびその近傍の構造において次の条件を採用したキャパシタ素子を作製した。基板Ｓは石英基板である。電極膜１１は、基板Ｓ上のＴｉ膜（厚さ５０ｎｍ）と、その上のＡｕ膜（厚さ５００ｎｍ）と、その上のＮｉ膜（厚さ５０ｎｍ）と、その上のＡｕ膜（厚さ５００ｎｍ）とからなる積層構造を有する。電極膜１２は、Ｃｕの電気めっき膜（厚さ２μｍ）である。誘電体膜１３は、ＳｉＯ2膜（厚さ２２０ｎｍ）である。接合部４１を含む配線部４０は、キャパシタ１０側のＮｉの電気めっき膜（厚さ１０μｍ）と、その上のＡｉの電気めっき膜（厚さ２μｍ）とからなる積層構造を有する。
【００４２】
〔実施例２〕
電極膜１２であるＣｕの電気めっき膜の厚さを２μｍに代えて４μｍとした以外は実施例１と同様の構造で、実施例２のキャパシタ素子を作製した。
【００４３】
〔比較例１，２〕
厚さ２μｍのＣｕの電気めっき膜よりなる電極膜１２に代えて厚さ１μｍ（比較例１）または厚さ１０μｍ（比較例２）のＣｕの電気めっき膜よりなる上位電極膜を設けた以外は実施例１と同様にして、比較例１，２のキャパシタ素子を作製した。
【００４４】
〔耐電圧測定〕
実施例１，２および比較例１，２のキャパシタ素子について、耐電圧を測定した。実施例１，２のキャパシタ素子の耐電圧は、各々、１８５Ｖおよび１７２Ｖであった。また、比較例１，２のキャパシタ素子の耐電圧は、各々、１３０Ｖおよび１３３Ｖであった。これらの結果を図８のグラフに表す。図８のグラフでは、横軸にて電極膜１２（上位電極膜）の厚さ［μｍ］を表し、縦軸にて耐電圧［Ｖ］を表し、実施例１，２および比較例１，２のキャパシタ素子に係る測定結果を各々プロットＥ１，Ｅ２，Ｃ１，Ｃ２で表す。
【００４５】
〔評価〕
図８のグラフに示すように、比較例１，２のキャパシタ素子の耐電圧は、共に１３５Ｖを超えなかった。耐電圧測定において絶縁破壊された比較例１のキャパタ素子の誘電体膜１３を調べたところ、誘電体膜１３における、配線４０の接合部４１の縁端に沿った箇所にて主に、膜組織の破壊が生じていた。比較的厚い接合部４１の縁端部には応力歪みが集中しているところ、絶縁破壊に至る前の比較例１のキャパシタ素子では、この応力歪みが、厚さ１μｍの薄い上位電極膜を経て誘電体膜１３に伝わることに起因して、誘電体膜１３内における接合部４１の縁端に沿った箇所の方が、誘電体膜１３内の他の箇所よりも、膜組織に多くの欠陥を有すると考えられる。そのために、比較例１のキャパシタ素子では、誘電体膜１３内における接合部４１の縁端に沿った箇所にて主に、膜組織の破壊が生じたと考えられる。一方、耐電圧測定において絶縁破壊された比較例２のキャパタ素子の誘電体膜１３を調べたところ、誘電体膜１３における上位電極膜の縁端に沿った箇所にて主に、膜組織の破壊が生じていた。比較例２における比較的厚い上位電極膜の縁端部には応力歪みが集中しているところ、絶縁破壊に至る前の比較例２のキャパシタ素子では、この応力歪みが誘電体膜１３に伝わることに起因して、誘電体膜１３内における上位電極膜の縁端に沿った箇所の方が、誘電体膜１３内の他の箇所よりも、膜組織に多くの欠陥を有すると考えられる。そのために、比較例２のキャパシタ素子では、誘電体膜１３内における上位電極膜の縁端に沿った箇所にて主に、膜組織の破壊が生じたと考えられる。
【００４６】
これに対し、本発明に係る実施例１，２のキャパシタ素子の耐電圧は、共に１７０Ｖを超え、比較例１，２のキャパシタ素子の耐電圧よりも３５Ｖ以上も大きかった。これは、実施例１における厚さ２μｍの電極膜１２、および、実施例２における厚さ４μｍの電極膜１２が、共に、比較例１における上位電極膜よりも、接合部４１から誘電体膜１３への応力歪みの伝達を抑制するとともに、比較例２における上位電極膜ほどには応力歪みを内部に生じないことにより、誘電体膜１３の膜組織欠陥の発生が抑制され且つ不当に誘発されないためであると考えられる。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る集積型電子部品の平面図である。
【図２】図１の線II−IIに沿った断面図である。
【図３】図１の線III−IIIに沿った断面図である。
【図４】図１の線IV‐IVに沿った部分拡大断面図である。
【図５】図１に示す集積型電子部品の回路構成を表す。
【図６】図１に示す集積型電子部品の製造時における、キャパシタおよびその近傍の形成過程の一部の工程を表す。
【図７】図６の後に続く工程を表す。
【図８】実施例１,２および比較例１,２についての耐電圧測定の結果を表す。
【図９】従来のＩＰＤの部分断面図である。
【符号の説明】
【００４８】
Ｘ      集積型電子部品
Ｓ      基板
１０，１０Ａ，１０Ｂ      キャパシタ
１１，１２      電極膜
１３      誘電体膜
２０      コイルインダクタ
３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ      電極パッド
４０      配線
４１      接合部
５０      保護膜
【図１】
0004684856.tif 000002
【図２】
0004684856.tif 000003
【図３】
0004684856.tif 000004
【図４】
0004684856.tif 000005
【図５】
0004684856.tif 000006
【図６】
0004684856.tif 000007
【図７】
0004684856.tif 000008
【図８】
0004684856.tif 000009
【図９】
0004684856.tif 000010