(57)【特許請求の範囲】
【請求項１】
逆方向のダイオードが並列に接続された第１スイッチング素子を有し、この第１スイッチング素子のオン・オフに基づいて直流電源を所定の直流電圧に変換するコンバータ回路と、
前記コンバータ回路の高電位側と前記第１スイッチング素子の間に挿入された共振コイル、前記第１スイッチング素子と前記共振コイルの直列回路に並列に接続された共振コンデンサ及び逆方向のダイオードが並列に接続された第２スイッチング素子より構成され、前記コンバータ回路の第１スイッチング素子がオンされたときに共振電流が該第１スイッチング素子を介して前記第２スイッチング素子のダイオードに流れ、該第２スイッチング素子がオンされたときには前記共振電流の方向と逆方向の共振電流が前記第２スイッチング素子を介して前記第１スイッチング素子のダイオードに流れる共振回路と、
前記第１スイッチング素子の高電位側の電圧を検知する第１電圧検知回路と、
前記第１スイッチング素子のゲート信号の電圧を検知する第２電圧検知回路と、
該第２電圧検知回路により検知された前記ゲート信号の電圧から前記第１スイッチング素子のターンオフを検知したときに、その時点から前記第１電圧検知回路により検知された前記第１スイッチング素子の高電位側の電圧が立ち上がるまでの期間を検知する期間検知手段と、
該期間検知手段により検知された期間が予め設定された値になるように前記第１スイッチング素子をターンオフするゲート信号の出力タイミングを制御する制御手段と
を備えたことを特徴とする共振コンバータ。
【請求項２】
前記期間検知手段は、パルスを発信する発振器を有し、前記期間の間、前記発振器からのパルスを出力するパルス出力回路からなり、
前記制御手段は、前記パルス出力回路からのパルス数が予め設定された値になるように前記第１スイッチング素子をターンオフするゲート信号の出力タイミングを制御することを特徴とする請求項１記載の共振コンバータ。
【請求項３】
前記期間検知手段は、パルスを発信する発振器を有し、前記期間の間、前記発振器からのパルスをカウントするカウント回路からなり、
前記制御手段は、前記カウント回路によりカウントされたパルス数が予め設定された値になるように前記第１スイッチング素子をターンオフするゲート信号の出力タイミングを制御することを特徴とする請求項１記載の共振コンバータ。
【請求項４】
前記制御手段は、パルス数が予め設定された値と異なるとき、パルス数がその値になるように、前記第１スイッチング素子をターンオフするゲート信号の出力タイミングを制御することを特徴とする請求項２又は３記載の共振コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば補助スイッチを用いた電流共振型のＤＣ／ＤＣコンバータに係わり、さらに詳しくは、部品間の伝達遅延時間ばらつきによるスイッチタイミングずれを解消する共振コンバータに関するものである。
【背景技術】
【０００２】
一般的に広く用いられている昇圧型ＤＣ／ＤＣコンバータは、コイル、コンデンサ、スイッチング素子等で構成され、そのスイッチング素子のスイッチング動作により電源電圧の昇圧を行っている。このＤＣ／ＤＣコンバータの場合、スイッチング素子に流れる電流及び電圧が互いに矩形波となっているため、スイッチング動作時の電圧及び電流の重なりが大きく、スイッチング損失やノイズが大きい。
【０００３】
こうしたスイッチング損失やノイズを低減するＤＣ／ＤＣコンバータとして、スイッチング素子（主スイッチング素子）に共振コイル及び共振コンデンサからなる共振回路を付加し、その主スイッチング素子に流れる電流を共振波状にすることにより、スイッチング動作時の電流を極力小さくして損失を低減する電流共振型のＤＣ／ＤＣコンバータ（以下、「共振コンバータ」という）があった（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開平４−３７２５７２号公報（特許３１６４８３８）（第３−５頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述した従来の共振コンバータでは、図３に示すように、ｔ４−ｔ５間で主スイッチング素子のターンオフを行わなければ、スイッチング損失の低減を行うことができない。しかしながら、図７（ｃ）に示すように主スイッチング素子のターンオフがｔ４の前で行われた場合、ｔ３−ｔ４間で主スイッチング素子の電圧が立ち上がり（同図（ａ）参照）、主スイッチング素子の電圧と電流の積に応じた損失が発生してしまい、その損失の大きさによっては、動作が不安定になるばかりでなく、熱による素子の破壊が生じ得る。また、図８に示すように主スイッチング素子のターンオフがｔ５の後で行われた場合、図７の場合と同様にスイッチング損失の増大ばかりでなく、主スイッチング素子の破壊等の可能性がある。
【０００６】
ｔ４−ｔ５間の時間幅は、スイッチングの一周期と比較して著しく短いため、主スイッチング素子を駆動する駆動信号を正確なタイミングで発生しなければならないが、駆動信号を発生するドライバには伝達遅延時間が存在し、また、主スイッチング素子にはスイッチング時間と呼ばれる駆動信号に対する時間遅れが存在するため、スイッチングタイミング回路によって正確なタイミングの信号を生成しても、意図したタイミングでスイッチングが行われない可能性がある。また、量産時のように数多くの部品が組み合わせが想定されるケースにおいては、部品間の遅延時間の公差により、製品間で比較した場合、そのずれがより大きくなってしまう。
【０００７】
ｔ１−ｔ２間とｔ３−ｔ５間の各時間幅が短かい程、共振コンデンサ及び共振コイルのサイズと容量はそれぞれ小さくなるため、共振コンバータによる損失低減効果を大きくするには、追加した共振回路での損失を低減するために前記時間幅を小さく取ることが望ましいが、量産等で部品間の公差が無視できないような状況においては、最大限のスイッチングタイミングのずれを考慮して、共振回路定数（共振コンデンサ及び共振コイルの定数）を必要以上に大きく取らざるを得ず、主スイッチング素子のターンオフ許容時間幅のｔ４−ｔ５間を大きく取るなどの対策が必要であったため、共振回路による損失が大きくなってしまい十分な損失低減効果が得られなかった。
【０００８】
即ち、前述した従来の共振コンバータにおいては、部品間の伝達遅延時間のばらつきにより、意図したタイミングで主スイッチング素子のスイッチングが行われない可能性があった。
【０００９】
本発明は、前記のような課題を解決するためになされたもので、意図したタイミングで確実に主スイッチング素子のスイッチングが行われるように制御して、スイッチング損失を低減する共振コンバータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る共振コンバータは、逆方向のダイオードが並列に接続された第１スイッチング素子を有し、この第１スイッチング素子のオン・オフに基づいて直流電源を所定の直流電圧に変換するコンバータ回路と、コンバータ回路の高電位側と第１スイッチング素子の間に挿入された共振コイル、第１スイッチング素子と共振コイルの直列回路に並列に接続された共振コンデンサ及び逆方向のダイオードが並列に接続された第２スイッチング素子より構成され、コンバータ回路の第１スイッチング素子がオンされたときに共振電流が第１スイッチング素子を介して第２スイッチング素子のダイオードに流れ、第２スイッチング素子がオンされたときには共振電流の方向と逆方向の共振電流が第２スイッチング素子を介して第１スイッチング素子のダイオードに流れる共振回路と、第１スイッチング素子の高電位側の電圧を検知する第１電圧検知回路と、第１スイッチング素子のゲート信号の電圧を検知する第２電圧検知回路と、第２電圧検知回路により検知されたゲート信号の電圧から第１スイッチング素子のターンオフを検知したときに、その時点から第１電圧検知回路により検知された第１スイッチング素子の高電位側の電圧が立ち上がるまでの期間を検知する期間検知手段と、期間検知手段により検知された期間が予め設定された値になるように第１スイッチング素子をターンオフするゲート信号の出力タイミングを制御する制御手段とを備えたものである。
【発明の効果】
【００１１】
本発明においては、第２電圧検知回路により検知されたゲート信号の電圧から第１スイッチング素子のターンオフを検知したときに、その時点から第１電圧検知回路により検知された第１スイッチング素子の高電位側の電圧が立ち上がるまでの期間を検知し、期間検知手段により検知された期間が予め設定された値になるように第１スイッチング素子をターンオフするゲート信号の出力タイミングを制御するようにしたので、部品間の伝達遅延によるスイッチタイミングのズレを抑制することが可能になり、スイッチングによる損失の増大及び破損を防止できる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
図１は本発明の実施の形態１に係る共振コンバータの構成を示す回路図、図２は実施の形態１に係る共振コンバータのパルス出力回路の構成を示す回路図である。
実施の形態１の共振コンバータは、直流電源１に直列に接続されたコイル２、ダイオード３及び平滑用コンデンサ６と、コイル２とダイオード３との接続点より分岐して設けられた共振用コンデンサ７及び共振用コイル８と、共振用コイル８と接地間に挿入された主スイッチング素子４（第１スイッチング素子）と、主スイッチング素子４に並列に接続されたダイオード５と、共振用コンデンサ７と接地間に挿入された補助スイッチング素子９（第２スイッチング素子）と、補助スイッチング素子９に並列に接続されたダイオード１０とを備えている。
【００１３】
前述したコイル２、ダイオード３、主スイッチング素子４、ダイオード５及び平滑用コンデンサ６により昇圧チョッパ回路が構成され、共振用コンデンサ７、共振用コイル８、補助スイッチング素子９及びダイオード１０によって共振回路が構成されている。昇圧チョッパ回路の平滑用コンデンサ６には負荷が並列に接続され、共振回路は、主スイッチング素子４に流れる電流を共振波状にする役割を有している。
【００１４】
また、共振コンバータは、例えば抵抗分圧回路より構成され、主スイッチング素子４の高電位側と接地間の電圧を検知する電圧検知回路１２（第１電圧検知回路）と、前記と同様に抵抗分圧回路より構成され、主スイッチング素子４のゲート信号の電圧を検知する電圧検知回路１３（第２電圧検知回路）と、電圧検知回路１３によって検知されたゲート信号のターンオフｔoff から電圧検知回路１２により検知された主スイッチング素子４の高電位側の電圧が立ち上がるまでの期間、パルスを出力するパルス出力回路１４と、主スイッチング素子４及び補助スイッチング素子９を駆動（オン・オフ）させる制御信号を生成する制御回路１１と、制御回路１１からの制御信号に基づいてゲート信号を生成して主スイッチング素子４に出力するドライバ１５と、制御回路１１からの制御信号に基づいてゲート信号を生成して補助スイッチング素子９に出力するドライバ１６とを備えている。
【００１５】
前記のパルス出力回路１４は、図２に示すように、電圧検知回路１２，１３の検知電圧が共にローレベルのときに出力をハイレベルに反転するＮＯＲゲート１７と、クロックパルスを発振する発振器１９と、ＮＯＲゲート１７の出力がハイレベルの間、発振器１９からのクロックパルスを制御回路１１に出力するＡＮＤゲート１８とから構成されている。制御回路１１は、例えばマイコンで構成され、主スイッチング素子４に対しては、パルス出力回路１４からのパルス数が予め設定された値になるようにゲート信号のターンオフｔoff のタイミングを調節し、かつ、このタイミングで主スイッチング素子４がオフとなる制御信号を生成する。
【００１６】
次に、実施の形態１の共振コンバータの動作を図３及び図４の波形図を用いて説明する。図３は実施の形態１に係る共振コンバータのスイッチング素子の動作を示す波形図、図４は共振コンバータのパルス出力回路の動作を示す波形図である。なお、図４に示す波形図は、図３に示すｔ４−ｔ５間を拡大したものである。
図２に示すｔ１以前の状態は、主スイッチング素子４はオフ状態となっており、コンバータ出力点の電圧が印加された状態である。また、共振コンデンサ７は、コンバータ出力点の電圧で正に充電された状態となっている。
【００１７】
この状態において、ｔ１で、主スイッチング素子４をターンオンし、補助スイッチング素子９をターンオフすると、共振コンデンサ７から見て閉回路が形成されることになるため、共振コンデンサ７の電荷は、ｔ１−ｔ２の間、共振コイル８→主スイッチング素子９→ダイオード１０→共振コンデンサ７の経路で放出される。主スイッチング素子４を含む共振回路には共振電流が流れるため、主スイッチング素子４はゼロ電流でのターンオンとなる。ｔ２において、共振コンデンサ７が逆充電されると、補助スイッチング素子９がオフ状態となっているため、電荷は放出されず共振動作は一旦終了する。ｔ２−ｔ３の間は、主スイッチング素子４がオン状態のままであるため、直流電源１より一定値の電流が主スイッチング素子４に流れる。
【００１８】
任意のタイミングｔ３で補助スイッチング素子９をターンオンすると、逆充電された共振コンデンサ７から、補助スイッチング素子９→ダイオード５→共振コイル８→共振コンデンサ７の経路で共振電流が流れ始める。この電流により、主スイッチング素子４に流れる電流は再び共振電流となる。この共振電流が主スイッチング素子４に並列に接続されているダイオード５に流れているｔ４−ｔ５の間で、主スイッチング素子４をターンオフｔoff すると、ゼロ電流でのターンオフとなる。ｔ５以降、共振コンデンサ７が正に充電されると、蓄積電荷の放出経路が無いことから、主スイッチング素子４の高電位側の電圧が立ち上がり、主スイッチング素子４は電圧が印加されたオフ状態となる。
【００１９】
以上が共振コンバータの主回路の一周期の動作であり、主スイッチング素子４及び補充スイッチング素子９のオン・オフを交互に繰り返すことにより、直流電源１の電圧の昇圧を行う。主スイッチング素子４のターンオン直後とターンオフ直前の間のみ主スイッチング素子４を含む経路に共振電流を流して、ゼロクロス時にスイッチングを行う。
【００２０】
次に、主スイッチング素子４のターンオフｔoff のタイミングについて図４を参照しながら説明する。
主スイッチング素子４及び補充スイッチング素子９が交互にオン・オフを繰り返しているときに、電圧検知回路１２が主スイッチング素子４の高電位側の電圧を検知し（図４（ａａ）参照）、電圧検知回路１３が主スイッチング素子４のゲート信号の電圧を検知し（同図（ｃｃ）参照）、パルス出力回路１４のＮＯＲゲート１７に出力している。電圧検知回路１２の出力がローレベルの間（ｔ１−ｔ５間）に、電圧検知回路１３の出力（ゲート信号の電圧）がハイレベルからローレベルにターンオフｔoff すると（同図（ｃｃ）参照）、ＮＯＲゲート１７は、出力をローレベルからハイレベルに反転し、ＡＮＤゲート１８に出力する（同図（１）参照）。このハイレベルの出力は、電圧検知回路１２によって検知される主スイッチング素子４の高電位側の電圧がｔ５でハイレベルに反転するまで継続される。一方、ＡＮＤゲート１８は、ＮＯＲゲート１７からの出力がハイレベルの間（ｔoff −ｔ５間）、発振器１９からのクロックパルス（同図（２）参照）を制御回路１１に出力する（同図（３）参照）。パルス出力回路１４によるクロックパルス数の出力は、１周期毎に繰り返し行われる。
【００２１】
一方、制御回路１１は、パルス出力回路１４からのクロックパルスが入力されると、そのパルス数を計測し、予め設定された値と比較する。パルス数とその値とが同一のときは、前回と同じタイミングでターンオフｔoff となるゲート信号により主スイッチング素子４が駆動されるようにドライバ１５を制御し、パルス数と予め設定された値とが異なるときは、パルス数がその値と同じになるようにターンオフｔoff のタイミングを調整し、かつ、この調整したゲート信号で主スイッチング素子４が駆動されるようにドライバ１５を制御する。
【００２２】
以上のように実施の形態１によれば、パルス出力回路１４からのクロックパルスの数が予め設定された値と異なるとき、そのパルス数が予め設定された値と同じになるように主スイッチング素子４のゲート信号のターンオフｔoff のタイミングを調整するようにしたので、ドライバ１５の伝達遅延時間及び主スイッチング素子４のスイッチング時間遅れがなくなり、これにより、部品の特性ばらつきに依存せず意図したタイミングで確実にゼロ電流でのスイッチングが可能になり、スイッチング損失を低減することができる。
【００２３】
実施の形態２．
図５は本発明の実施の形態２に係る共振コンバータのカウント回路の構成を示す回路図である。なお、実施の形態２においては、図１で説明した実施の形態１と異なる点はパルス出力回路に代えてカウント回路を用いたことであり、このため、カウント回路のみの構成を説明し、他の部分については説明を省略する。
実施の形態２におけるカウント回路１４は、電圧検知回路１２，１３の検知電圧が共にローレベルのときに出力をハイレベルに反転するＮＯＲゲート２１と、クロックパルスを発振する発振器２６と、ＮＯＲゲート２１から入力されたハイ又はローレベルの信号をクロックパルスが入力された瞬間に、そのままＱ端子から出力すると同時に、極性を反転した信号をＱバー端子から出力するフリップフロップ２２と、このフリップフロップ２２から入力されたハイ又はローレベルの信号をクロックパルスが入力された瞬間に、そのままＱ端子から出力するフリップフロップ２３と、クロックパルスの極性を反転するＮＯＴゲート２４と、フリップフロップ２２のＱバー端子の出力及びフリップフロップ２３のＱ端子の出力が共にハイレベルのときに出力をハイレベルからローレベルに反転するＮＡＮＤゲート２５と、フリップフロップ２２のＱ端子の出力がハイレベルに反転してからＮＡＮＤゲート２５の出力がローレベルになるまでの間のクロックパルス数を計測し、かつ、そのパルス数をＢＣＤコード化して制御回路１１に出力する４ビット−１０進のバイナリカウンタ２７とから構成されている。
【００２４】
次に、前記のように構成されたカウント回路の動作を図６の波形図を参照しながら説明する。図６は共振コンバータのカウント回路の動作を示す波形図である。なお、図６に示す波形図は、図３に示すｔ４−ｔ５間を拡大したものである。
主スイッチング素子４及び補充スイッチング素子９が交互にオン・オフを繰り返しているときに、電圧検知回路１２が主スイッチング素子４の高電位側の電圧を検知し（（ａａ）参照）、電圧検知回路１３が主スイッチング素子４のゲート信号の電圧を検知し（（ｃｃ）参照）、カウント回路１４のＮＯＲゲート２１に出力している。電圧検知回路１２の出力がローレベルの間（ｔ１−ｔ５間）に、電圧検知回路１３の出力（ゲート信号の電圧）がハイレベルからローレベルにターンオフｔoff すると（（ｃｃ）参照）、ＮＯＲゲート２１は、出力をローレベルからハイレベルに反転して（（１）参照）、フリップフロップ２２に出力し、そして、電圧検知回路１２によって検知された主スイッチング素子４の高電位側の電圧がハイレベルに反転したときに（ｔ５参照）、その出力をハイレベルからローレベルに反転する。
【００２５】
フリップフロップ２２は、同図（１）（４）に示すように、ＮＯＲゲート２１の出力がローレベルからハイレベルに反転したときにクロックパルスを検知すると、瞬時にＱ端子の出力をローレベルからハイレベルに反転して（（２）参照）、次段のフリップフロップ２３に出力すると共に、バイナリカウンタ２７に出力する。この時、Ｑバー端子の出力をローレベルに反転し（図示せず）、ＮＡＮＤゲート２５に出力する。そして、ＮＯＲゲート２１の出力がローレベルに反転したときにクロックパルスを検知すると、瞬時にＱ端子の出力をハイレベルからローレベルに反転すると同時に、Ｑバー端子の出力をハイレベルに反転する（図示せず）。
【００２６】
一方、フリップフロップ２３は、フリップフロップ２２の出力がハイレベルのときにクロックパルスを検知すると（（２）（４）参照）、瞬時にＱ端子の出力をローレベルからハイレベルに反転して（（３）参照）、ＮＡＮＤゲート２５に出力し、そして、フリップフロップ２２の出力がハイレベルからローレベルに反転したときにクロックパルスを検知すると、Ｑ端子の出力をハイレベルからローレベルに反転する。
【００２７】
ＮＡＮＤゲート２５は、バイナリカウンタ２７のＬＯＡＤ端子にハイレベルの信号を出力しており、フリップフロップ２３のＱ端子の出力がハイレベルのときに、フリップフロップ２２のＱバー端子がローレベルからハイレベルに反転すると、ＬＯＡＤ端子への出力をハイレベルからローレベルに反転し、この状態をフリップフロップ２３のＱ端子の出力がローレベルに反転するまで継続する。
【００２８】
バイナリカウンタ２７は、フリップフロップ２２のＱ端子の出力がハイレベルに反転すると、入力されるクロックパルスの数をカウントし、ＬＯＡＤ端子のレベルがローに反転したとき、カウントしたクロックパルス数をＢＣＤコードに変換する。つまり、電圧検知回路１３によって検知されたゲート信号の電圧がローレベルに反転してから電圧検知回路１２の検知電圧（主スイッチング素子４の高電位側の電圧）がハイレベルになるまでの期間（ｔoff −ｔ５間）のパルス数をＢＣＤコードに変換し、制御回路１１に出力する。ＢＣＤコード化したパルス数の出力は、１周期毎に繰り返し行われる。
【００２９】
制御回路１１は、カウント回路１４のバイナリカウンタ２７によってカウントされたＢＣＤコードのパルス数が入力されると、予め設定された値と比較し、パルス数とその値とが同一のときは、前回と同じタイミングでターンオフｔoff となるゲート信号により主スイッチング素子４が駆動されるようにドライバ１５を制御し、パルス数と予め設定された値とが異なるときは、パルス数がその値と同じになるようにターンオフｔoff のタイミングを調整し、かつ、この調整したゲート信号で主スイッチング素子４が駆動されるようにドライバ１５を制御する。
【００３０】
以上のように実施の形態２によれば、ゲート信号の電圧がローレベルに反転してから主スイッチング素子４の高電位側の電圧がハイレベルになるまでの間のクロックパルス数をカウント回路１４によってカウントし、カウントした値が予め設定された値と異なるとき、そのカウント値が予め設定された値と同じになるように主スイッチング素子４のゲート信号のターンオフｔoff のタイミングを調整するようにしたので、ドライバ１５の伝達遅延時間及び主スイッチング素子４のスイッチング時間遅れがなくなり、これにより、部品の特性ばらつきに依存せず意図したタイミングで確実にゼロ電流でのスイッチングが可能になり、スイッチング損失を低減することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１に係る共振コンバータの構成を示す回路図である。
【図２】実施の形態１に係る共振コンバータのパルス出力回路の構成を示す回路図である。
【図３】実施の形態１に係る共振コンバータのスイッチング素子の動作を示す波形図である。
【図４】共振コンバータのパルス出力回路の動作を示す波形図である。
【図５】本発明の実施の形態２に係る共振コンバータのカウント回路の構成を示す回路図である。
【図６】共振コンバータのカウント回路の動作を示す波形図である。
【図７】従来の共振コンバータにおける主スイッチング素子のターンオフのタイミングずれを示す波形図である。
【図８】従来の共振コンバータにおける主スイッチング素子のターンオフのタイミングずれの他の例を示す波形図である。
【符号の説明】
【００３２】
１  直流電源、２  コイル、３  ダイオード、４  主スイッチング素子、５  ダイオード、６  コンデンサ、７  共振用コンデンサ、８  共振用コイル、９  補助スイッチング素子、１０  ダイオード、１１  制御回路、１２  電圧検知回路、１３  電圧検知回路、１４  カウント回路、１５  ドライバ、１６  ドライバ、１７  ＮＯＲゲート、１８  ＡＮＤゲート、１９  発振器、２１  ＮＯＲゲート、２２  フリップフロップ、２３  フリップフロップ、２４  ＮＯＴゲート、２５  ＮＡＮＤゲート、２６  発振器、２７  バイナリカウンタ。
【図１】
0004679332.tif 000002
【図２】
0004679332.tif 000003
【図３】
0004679332.tif 000004
【図４】
0004679332.tif 000005
【図５】
0004679332.tif 000006
【図６】
0004679332.tif 000007
【図７】
0004679332.tif 000008
【図８】
0004679332.tif 000009