(57)【特許請求の範囲】
【請求項１】
電流信号を利用した通信に使われる電流モードトランスミッタにおいて、
所定の第１バイアス電圧によって出力端子から一定の電流が流れる第１シンク電流経路と、
入力信号に応答して電流傾度を改善し、前記入力信号、前記入力信号の位相と反対になる反転入力信号及び所定の第２バイアス電圧に応答して前記第２バイアス電圧の変動を相殺させる電荷エラー除去回路と、
前記第２バイアス電圧及び前記反転入力信号に対応して、前記出力端子から任意の電流をシンクし、シンクされる電流は、前記電流制御端子によって制御される第２シンク電流経路と、を備え、
前記電荷エラー除去回路は、
前記入力信号に応答して高い電源電圧から前記電流制御端子に所定の電流を供給する電流傾度改善回路と、
前記入力信号、前記反転入力信号及び前記第２バイアス電圧に応答して前記電流制御端子と前記第２バイアス電圧との間の寄生キャパシタンスによって変化される前記電流制御端子の電圧を補償する電荷相殺回路を備え、
前記入力信号及び前記反転入力信号は、相補的な信号である
ことを特徴とする電流モードトランスミッタ。
【請求項２】
前記第２シンク電流経路は、
一端が前記出力端子に連結され、他の一端が前記電流制御端子に連結され、ゲートに前記第２バイアス電圧が印加される第１ＭＯＳトランジスタと、
一端が前記第１ＭＯＳトランジスタの他の一端及び前記電流制御端子に共通に連結され、他の一端が低い電源電圧に連結され、ゲートに前記反転入力信号が印加される第２ＭＯＳトランジスタと、を備える
ことを特徴とする請求項１に記載の電流モードトランスミッタ。
【請求項３】
前記電流傾度改善回路は、
前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタが連結された前記電流制御端子の電流傾度を速く変化させ、
前記電荷相殺回路は、
前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタが連結された前記電流制御端子での電荷エラーを補償する
ことを特徴とする請求項２に記載の電流モードトランスミッタ。
【請求項４】
前記電流傾度改善回路は、
一端が高い電源電圧に連結され、他の一端が前記電流制御端子に連結され、ゲートに前記入力信号が印加される第３ＭＯＳトランジスタを備える
ことを特徴とする請求項３に記載の電流モードトランスミッタ。
【請求項５】
前記電荷相殺回路は、
ドレイン及びソースが互いに連結され、ゲートに前記第２バイアス電圧が印加される第４ＭＯＳトランジスタと、
一端が高い電源電圧に連結され、他の一端が前記第４ＭＯＳトランジスタのドレイン（またはソース）と共通に連結され、ゲートに前記反転入力信号が印加される第５ＭＯＳトランジスタと、
一端が前記第４ＭＯＳトランジスタのドレイン（またはソース）及び前記第５ＭＯＳトランジスタの他の一端と共通に連結され、他の一端が低い電源電圧に連結され、ゲートに前記入力信号が印加されることを特徴とする第６ＭＯＳトランジスタと、を備える
ことを特徴とする請求項３に記載の電流モードトランスミッタ。
【請求項６】
前記電荷相殺回路は、
前記電流制御端子の変化される電圧とサイズは同じであり、極性が反対である電圧を生成して、前記電流制御端子の変化される電圧を補償することによって、前記第２バイアス電圧の変動を相殺する
ことを特徴とする請求項１に記載の電流モードトランスミッタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ通信に係り、特に、電流信号を利用した通信に関する。
【背景技術】
【０００２】
図１は、従来の電流モードトランスミッタの一例を示す回路図である。
図１を参照すれば、前記電流モードトランスミッタは、出力信号ｌｏｕｔの電圧値が、高い電圧電源Ｖｃｃ及び低い電圧電源ＧＮＤの値のうち何れかの値を有するかによって、前記出力信号ｌｏｕｔの論理状態を決定する。前記電流モードトランスミッタを具現するためには、前記電流モードトランスミッタの外部から供給される２個のバイアス電圧Ｐｂｉａｓ及びＮｂｉａｓを生成させるための回路がさらに要求される。したがって、システム全体が複雑になり、出力信号ｌｏｕｔの状態に関係なく、高い電圧電源Ｖｃｃまたは低い電圧電源ＧＮＤから常に電流が供給されるか、またはシンクされるため、電力消費が大きいという短所がある。
【０００３】
図２は、従来の電流モードトランスミッタの他の一例を示す回路図である。
図２を参照すれば、前記電流モードトランスミッタは、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）トランスミッタのドレインがオープンされたとして、オープンドレイン構造といい、出力端子ｌｏｕｔから供給されるシンク電流の量によって伝えられる出力信号の値が決定される。図２の構造を有するトランスミッタは、図１の構造を有するトランスミッタの大きい電力消費を減少させるために考案された。
【０００４】
反転入力信号ＶｉｎｂによってＭＯＳトランジスタＭ３を流れる電流が遮断され、結局、ＭＯＳトランジスタＭ２を通じて流れる電流が遮断された時、出力端子ｌｏｕｔでは、ＭＯＳトランジスタＭ１を通じて流れる電流ｌｒｅｆ−Δｌのみを供給する。一方、反転入力信号ＶｉｎｂによってＭＯＳトランジスタＭ３を通じて電流が流れ、結局、ＭＯＳトランジスタＭ２を通じて流れる電流が２Δｌである時、出力端子ｌｏｕｔでは、前記追加される電流を合せた電流ｌｒｅｆ＋Δｌを供給する。前記出力端子から流れる電流の量で論理状態を決定する例として、前記出力端子から流れる電流がｌｒｅｆ−Δｌである時は、論理ハイと定義し、電流がｌｒｅｆ＋Δｌである時は、論理ローと定義する場合が挙げられる。
【０００５】
図２に示されたトランスミッタは、図１に示されたトランスミッタに比べて、バイアス電圧が一つ少なく使われるので、前記バイアス電圧を生成させる回路が相対的に簡単であり、一つの供給電源ＧＮＤのみを利用するという点で、電力消耗が相対的に少ないという長所がある。
【０００６】
ＭＯＳトランジスタＭ２は、反転入力信号Ｖｉｎｂの電圧によって、飽和領域またはカットオフ領域で動作する。ＭＯＳトランジスタＭ２の動作が飽和領域及びカットオフ領域間を遷移しつつ生成または消滅されるチャンネルの電荷が、ＭＯＳトランジスタＭ２のゲートとソースとの間に存在する寄生キャパシタＣｇｓに降下する電圧を変化させる。前記寄生キャパシタＣｇｓに降下する電圧の変化は、ＭＯＳトランジスタＭ２に流れる電流の量を変化させ、窮極的には、伝送エラーを誘発させる。前記寄生キャパシタＣｇｓは、ＭＯＳトランジスタを生成する時に生成されるものであって、前記寄生キャパシタＣｇｓのキャパシタンスは、ＭＯＳトランジスタのゲート幅及び長さによって決定される。
【０００７】
図３は、図２に示された従来のトランスミッタの出力電流波形を示すダイヤグラムである。
従来の電流モードトランスミッタは、反転入力信号Ｖｉｎｂの電圧値によって２個の出力電流状態ｌｒｅｆ−Δｌ及びｌｒｅｆ＋Δｌが発生する。電流モードトランスミッタを構成するＭＯＳトランジスタは、前記２個の出力電流状態を表すために、飽和領域及びカットオフ領域を交互に遷移する。
【０００８】
図３を参照すれば、前記二つの動作領域を交互に遷移する間に変動されるトランスミッタのチャンネル電荷によって、出力電流ｌｏｕｔのライジングエッジ及びフォーリングエッジが崩れる現象を把握できる。前記崩壊現象は、出力電流の波形が入力信号の形態と同じではないということを意味する。
【０００９】
図２及び図３を参照すれば、反転入力信号Ｖｉｎｂが“ハイ状態”から“ロー状態”に遷移する時、ノードＸの電圧が遅く上昇し、結局、ＭＯＳトランジスタＭ２のカットオフ遅延が現れることが分かる。このような遅延は、出力電流のオフ遅延につながり、結局には、伝送しようとする電流信号のデューティー比を悪くする。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明が解決しようとする技術的課題は、トランスミッタの動作領域が遷移される過程で発生するチャンネル電荷の変動による伝送電流エラーを相殺させて、除去する電荷エラー除去回路を備える電流モードトランスミッタを提供することである。
【課題を解決するための手段】
【００１１】
前記課題を達成するための本発明による電流モードトランスミッタは、第１シンク電流経路、電荷エラー除去回路及び第２シンク電流経路を備える。
前記第１シンク電流経路は、所定の第１バイアス電圧によって出力端子から一定の電流を流す。前記電荷エラー除去回路は、入力信号に応答して高い電源電圧から電流制御端子に所定の電流を供給し、前記入力信号、前記入力信号の位相と反対になる反転入力信号及び所定の第２バイアス電圧に応答して、前記第２バイアス電圧の変動を相殺させる。前記第２シンク電流経路は、前記第２バイアス電圧及び前記反転入力信号に対応して、前記出力端子から任意の電流をシンクし、シンクされる電流は、前記電流制御端子によって制御される。前記入力信号及び前記反転入力信号は、前記二つの信号によって動作されるトランスミッタのタイプによって、論理ハイまたは論理ロー状態が重畳されていない２相信号であることが望ましい。
【発明の効果】
【００１２】
本発明による電流モードトランスミッタは、出力端子から電流がシンクされる時に発生する電荷による電流伝送エラーを防止できるだけでなく、カットオフ時に発生する応答遅延を改善することによって、速くて正確な電流伝送が可能である。また、本発明を具現するために、従来のトランスミッタに追加されなければならない回路の構成が簡単であるために、レイアウトで追加される面積に対する短所も、その効果に比べては無視しても良い。
【発明を実施するための最良の形態】
【００１３】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び図面に記載された内容を参照しなければならない。
以下、添付した図面を参照して、本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は、同じ部材を表す。
【００１４】
図４は、本発明の実施例による電流モードトランスミッタの構成を示す回路図である。
図４を参照すれば、前記電流モードトランスミッタは、第１シンク電流経路４００、第２シンク電流経路４１０及び電荷エラー除去回路４２０を備える。
【００１５】
第１シンク電流経路４００は、供給される第１バイアス電圧Ｂｉａｓ１によって決定された一定の量ｌｒｅｆ−Δｌの電流を流す二つのＭＯＳトランジスタＭＳ１及びＭＳ２を備える。第１シンク電流経路４００を構成する二つのＭＯＳトランジスタＭＳ１及びＭＳ２は、従来の回路と同じであるので、ここで詳細な説明は省略する。
【００１６】
第２シンク電流経路４１０は、２Δｌの電流を流す二つのＭＯＳトランジスタＭ１及びＭ２を備える。第１ＭＯＳトランジスタＭ１は、一端が出力端子ｌｏｕｔに連結され、他の一端がノードＸに連結され、ゲートに第２バイアス電圧Ｂｉａｓ２が印加される。第２ＭＯＳトランジスタＭ２は、一端がノードＸに連結され、他の一端が低い電源電圧ＧＮＤに連結され、ゲートに反転入力信号Ｖｉｎｂが印加される。
【００１７】
電荷エラー除去回路４２０は、ノードＸの電流傾度を速く改善する電流傾度改善回路４２０−１及び電荷エラーを相殺させる電荷相殺回路４２０−２を備える。
電流傾度改善回路４２０−１は、一端が高い電源電圧Ｖｃｃに連結され、他の一端が電流補償端子ＣＣに連結され、ゲートに入力信号Ｖｉｎが印加される第３ＭＯＳトランジスタＭ３よりなる。
【００１８】
電荷相殺回路４２０−２は、３個のＭＯＳトランジスタＭ４ないしＭ６を備える。
第４ＭＯＳトランジスタＭ４は、ドレインとソースとが相互結合されてノードＸｃに連結され、ゲートには第２バイアス電圧Ｂｉａｓ２が印加される。第５ＭＯＳトランジスタＭ５は、一端が高い電源電圧Ｖｃｃに連結され、他の一端がノードＸｃに連結され、ゲートに反転入力信号Ｖｉｎｂが印加される。第６ＭＯＳトランジスタＭ６は、一端がノードＸｃに連結され、他の一端が低い電源電圧ＧＮＤに連結され、ゲートに入力信号Ｖｉｎが印加される。
【００１９】
本発明の核心は、ノードＸでの電流傾度を速く改善することと、ノードＸと第２バイアス電圧Ｂｉａｓ２との間に存在する寄生キャパシタＣｇｓ１によるエラーを補償することである。
【００２０】
まず、電流傾度を速く改善させる方法を説明する。
以下、図４に示されたＭＯＳトランジスタは、何れもＮＭＯＳトランジスタと仮定して説明する。
第２ＭＯＳトランジスタＭ２のゲートに印加される反転入力信号Ｖｉｎｂが論理ハイ状態から論理ロー状態に遷移すれば、第２ＭＯＳトランジスタＭ２は、ターンオフされて電流が流れない。これと同時に、ゲートに入力信号Ｖｉｎが印加される第３ＭＯＳトランジスタＭ３は、ターンオンされてノードＸに電荷を供給する。第３ＭＯＳトランジスタＭ３によって供給される電荷は、ノードＸの電圧を上昇させるので、第１ＭＯＳトランジスタＭ１のゲート及びソース間の電圧を急激に低下させる。このような過程を通じて、第１ＭＯＳトランジスタＭ１は、従来の回路に比べて非常に速くターンオフされる。また、ノードＸの電圧は、Ｖｃｃ−Ｖｔｈまでのみ上昇するため、次にＶｉｎｂが論理ハイ状態となって、第２ＭＯＳトランジスタＭ２がターンオンされる時にノードＸ電圧をＧＮＤに下降させる時間を短縮させうる。ここで、Ｖｔｈは、ＭＯＳトランジスタのしきい電圧を意味する。
【００２１】
以下では、電荷相殺回路について説明する。
第４ＭＯＳトランジスタＭ４のドレイン及びソースが相互連結されている構造は、第４ＭＯＳトランジスタＭ４のチャンネル面積サイズの表面積を有するキャパシタＣｄｓ４と同一に解釈されうる。この場合、前記キャパシタの一側極は、第２バイアス電圧Ｂｉａｓ２となり、他の一側極は、ドレイン（またはソース）となる。
【００２２】
第１ＭＯＳトランジスタＭ１の動作が飽和領域からカットオフ領域間を遷移するにつれて、チャンネルにある電荷がソースまたはドレインに流入される。このように流入される電荷が、第１ＭＯＳトランジスタＭ１のゲート及びソース間に存在する寄生キャパシタＣｇｓ１に降下する電圧を一定量ほどΔＶ変化させると仮定する。第４ＭＯＳトランジスタＭ４は、トランスミッタが動作しているかぎり、常にターンオンされて線形領域にあり、入力信号Ｖｉｎが論理ハイ状態であれば、第６ＭＯＳトランジスタＭ６もターンオンされた状態となる。ターンオンされている第４ＭＯＳトランジスタＭ４のソース（またはドレイン）にある電荷は、第６ＭＯＳトランジスタＭ６の動作形態によって、自身のチャンネルに流入されつつ第４ＭＯＳトランジスタＭ４のゲート及びソース間の寄生キャパシタＣｄｓ４に降下する電圧を変化させる。
【００２３】
第２シンク電流経路４１０を構成する第１ＭＯＳトランジスタＭ１、第２ＭＯＳトランジスタＭ２及び電流傾度改善回路４２０−１を構成する第３ＭＯＳトランジスタＭ３がなす構造と電荷除去回路４２０−２を構成する第４ＭＯＳトランジスタＭ４ないし第６ＭＯＳトランジスタＭ６とは、互いに対称構造をなす。第２ＭＯＳトランジスタＭ２のゲートに印加される反転入力信号Ｖｉｎｂと第６ＭＯＳトランジスタＭ６のゲートに印加される入力信号Ｖｉｎの位相が互いに反対であるので、一つのトランスミッタがターンオンされる時に、他のトランスミッタはターンオフされる。したがって、ノードＸの電圧に影響を及ぼす電荷の動作とノードＸＣの電圧に影響を与える電荷の動作とは、互いに反対特性を有する。
【００２４】
第２ＭＯＳトランジスタＭ２に存在する寄生キャパシタＣｇｓ１によって変化されるノードＸの電圧がΔＶであるとする。この時、トランスミッタＭ４が生成させるキャパシタＣｄｓ４によって変化されるノードＸｃの電圧を前記ΔＶとサイズは同じであり、極性は反対（−ΔＶ）になるように調節すれば、前記ノードＸ及びノードＸｃの電圧変動は、互いに相殺されうる。結局、電荷の移動及び二つのキャパシタＣｇｓ１及びＣｄｓ４によって発生する第２バイアス電圧Ｂｉａｓ２の変動は、互いに相殺される効果をもたらせる。
前記二つのキャパシタＣｇｓ１及びＣｄｓ４のキャパシタンスは、工程及びチャンネルの面積によって決定され、設計者は、前記キャパシタンスを任意に調節できる。
【００２５】
図５は、従来の技術によるトランスミッタ及び本発明によるトランスミッタの出力波形を比較したグラフである。
図５を参照すれば、従来のトランスミッタの出力（点線）特性に比べて、本発明によるトランスミッタの出力（実線）特性が非常に改善されたことが分かる。図５は、コンピュータシミュレーションによるデータであるが、実際に半導体チップを生産して、これをテストしても同じ結果が得られる。
【００２６】
以上、図面及び明細書で最適の実施例が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これから多様な変形及び均等な他の実施例が可能であることが分かる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されなければならない。
【産業上の利用可能性】
【００２７】
本発明の電流モードトランスミッタは、送信しようとするデータを発生させるために電流を制御する全ての装置に使用され、応答遅延時間を減少させることによって速くて正確な電流伝送を可能にし、かつ伝送エラーを防止させ、関連した技術分野で適用可能である。
【図面の簡単な説明】
【００２８】
【図１】従来の電流モードトランスミッタの一例を示す回路図である。
【図２】従来の電流モードトランスミッタの他の一例を示す回路図である。
【図３】図２に示された従来のトランスミッタの出力電流波形を示すダイヤグラムである。
【図４】本発明による電流モードトランスミッタの構成を示す回路図である。
【図５】従来の技術によるトランスミッタ及び本発明によるトランスミッタの出力波形を比較したグラフである。
【符号の説明】
【００２９】
４００    第１シンク電流経路
４１０    第２シンク電流経路
４２０    電荷エラー除去回路
４２０−１    電流傾度改善回路
４２０−２    電荷相殺回路
Ｂｉａｓ１,Ｂｉａｓ２    第１及び第２バイアス電圧
Ｖｉｎ    入力信号
Ｖｉｎｂ  反転入力信号
Ｖｃｃ    高い電源電圧
Ｍ１ないしＭ６    第１ないし第６ＭＯＳトランジスタ
ＭＳ１,ＭＳ２     ＭＯＳトランジスタ
ｌｏｕｔ    出力端子
ＧＮＤ      低い電源電圧
Ｃｇｓ１,Ｃｄｓ４    寄生キャパシタ
【図１】
0004708043.tif 000002
【図２】
0004708043.tif 000003
【図３】
0004708043.tif 000004
【図４】
0004708043.tif 000005
【図５】
0004708043.tif 000006