(57)【特許請求の範囲】
【請求項１】
各画素に印加されるデータ電圧を決定するための階調データを補償する補正データを出力するタイミング制御部と、
スキャン信号を順次に出力するスキャンドライバ部と、
前記補正データに対応したデータ電圧を出力するデータドライバ部と、
前記スキャン信号を伝達するスキャンラインと、前記データ信号を伝達するデータラインと、前記スキャンラインとデータラインとの間に形成されたスイッチング素子を具備した液晶パネルと、を含み、
前記タイミング制御部は、
ｎ番目フレームに対して１つ前のｎ−１番目フレームの階調データ（Ｇｎ−１）と、ｎ−１番目フレームに対して１つ前のｎ−２番目フレームの階調データ（Ｇｎ−２）と、を考慮したｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）を生成し、
前記ｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）と前記ｎ−１番目フレームの階調データ（Ｇｎ−１）との間のｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を出力し、
ｎ番目フレームの階調データ（Ｇｎ）と、ｎ−１番目フレームの階調データ（Ｇｎ−１）と、を考慮してｎ番目フレームの第１補正データ（Ｇ’ｎ）を生成し、
前記ｎ番目フレームの第１補正データ（Ｇ’ｎ）と、前記ｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）と、に対応した第２補正データ（Ｇ’’ｎ）を出力し、
前記データドライバ部は、前記第２補正データ（Ｇ’’ｎ）に対応したデータ電圧を出力する液晶表示装置。
【請求項２】
前記スキャンドライバ部は、前記液晶パネルに形成されることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記液晶パネルは、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードを採用することを特徴とする請求項１記載の液晶表示装置。
【請求項４】
前記タイミング制御部は、
前記ｎ−２番目フレームの階調データ（Ｇｎ−２）及び前記ｎ−１番目フレームの階調データ（Ｇｎ−１）を含むフレームの階調データ及びｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を含む差動データを保存するメモリーと、
ｎ−２番目フレームの階調データ（Ｇｎ−２）と、ｎ−１番目フレームの階調データ（Ｇｎ−１）と、を考慮したｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）を生成し、前記ｎ−１番目フレームの階調データ（Ｇｎ−１）及びｎ番目フレームの階調データ（Ｇｎ）を考慮してｎ番目フレームの第１補正データ（Ｇ’ｎ）を生成する補償データ反映部と、
前記ｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）と前記ｎ−１番目フレームの階調データ（Ｇｎ−１）を比較したｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を生成し、前記ｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を前記メモリーに保存する差動演算部と、
前記ｎ番目フレームの第１補正データ（Ｇ’ｎ）と前記ｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を考慮して前記第２補正データ（Ｇ’’ｎ）を生成する階調変更部と、を含むことを特徴とする請求項１記載の液晶表示装置。
【請求項５】
前記タイミング制御部は、
ｎ−２番目フレームの階調データ（Ｇｎ−２）及びｎ−１番目フレームの階調データ（Ｇｎ−１）を含むフレームの階調データを保存する第１メモリーと、
前記第１メモリーに保存された、ｎ−２番目フレームの階調データ（Ｇｎ−２）と、前記ｎ−１番目フレームの階調データ（Ｇｎ−１）と、を考慮してｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）を生成し、前記ｎ−１番目フレームの階調データ（Ｇｎ−１）及びｎ番目フレームの階調データ（Ｇｎ）を考慮してｎ番目フレームの第１補正データ（Ｇ’ｎ）を生成する補償データ反映部と、
前記ｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）と前記ｎ−１番目フレームの階調データ（Ｇｎ−１）を比較してｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を生成する差動演算部と、
前記ｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を保存する第２メモリーと、
前記ｎ番目フレームの第１補正データ（Ｇ’ｎ）と前記第２メモリーのｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を考慮して前記第２補正データ（Ｇ’’ｎ）を生成する階調変更部と、を含むことを特徴とする請求項１記載の液晶表示装置。  
【請求項６】
前記タイミング制御部は、
一つのフレームを構成する各画素のｘビットからなる階調データを保存するメモリーと、
ｎ−２番目フレームのｘビットの階調データ（Ｇｎ−２）と、ｎ−１番目フレームのｘビットの階調データ（Ｇｎ−１）と、を考慮したｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）を生成し、前記ｎ−１番目フレームのｘビットの階調データ（Ｇｎ−１）とｎ番目フレームのｘビットの階調データ（Ｇｎ）を考慮してｎ番目フレームの第１補正データ（Ｇ’ｎ）を生成する補償データ反映部と、
前記ｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）と前記ｎ−１番目フレームの階調データ（Ｇｎ−１）を比較してｎ−１番目フレームのｙビットの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を生成し、前記生成されたｎ−１番目フレームのｙビットの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を前記メモリーに保存する差動演算部と、
前記ｎ番目フレームのｘビットの第１補正データ（Ｇ’ｎ）と前記ｎ−１番目フレームのｙビットの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を考慮してｘビットの第２補正データ（Ｇ’’ｎ）を生成する階調変更部と、を含むことを特徴とする請求項１記載の液晶表示装置。
【請求項７】
前記ｘはｙより大きいか同じであることを特徴とする請求項６記載の液晶表示装置。
【請求項８】
複数のゲートラインと、前記ゲートラインと絶縁されて交差する複数のデータラインと、前記ゲートライン及び前記データラインに連結されているスイッチング素子を有し行列形態に配列された複数の画素と、を含み、各画素に印加されるデータ電圧を決定するための階調データを補償する補正データを出力する液晶表示装置の駆動方法において、
（ａ）前記ゲートラインにスキャン信号を順次に供給する段階と、
（ｂ）ｎ番目フレームに対して１つ前のｎ−１番目フレームの階調データ（Ｇｎ−１）とｎ−１番目フレームに対して１つ前のｎ−２番目フレームの階調データ（Ｇｎ−２）を考慮してｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）を生成する段階と、
（ｃ）前記ｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）と前記ｎ−１番目フレームの階調データ（Ｇｎ−１）を考慮してｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を生成する段階と、
（ｄ）前記ｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を保存する段階と、
（ｅ）ｎ番目フレームの階調データ（Ｇｎ）と、ｎ−１番目フレームの階調データ（Ｇｎ−１）と、を考慮してｎ番目フレームの第１補正データ（Ｇ’ｎ）を生成する段階と、
（ｆ）ｎ番目フレームの第１補正データ（Ｇ’ｎ）とｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）とを考慮して第２補正データ（Ｇ’’ｎ）を生成する段階と、
（ｇ）前記第２補正データ（Ｇ’’ｎ）に対応したデータ電圧を前記データラインに供給する段階と、を含む液晶表示装置の駆動方法。
【請求項９】
前記段階（ｄ）は前記差動データのうち、一部を保存する段階を含むことを特徴とする請求項８記載の液晶表示装置の駆動方法。
【請求項１０】
外部から入力される画像を構成する各画素に印加されるデータ電圧を決定するための階調データを補償する補正データを出力する表示装置の駆動装置において、
ｎ番目フレームに対して１つ前のｎ−１番目フレームの階調データ（Ｇｎ−１）とｎ−１番目フレームに対して１つ前のｎ−２番目フレームの階調データ（Ｇｎ−２）を考慮してｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）を生成し、ｎ−１番目フレームのフレームの階調データ（Ｇｎ−１）と前記ｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）との間のｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を生成し、ｎ番目フレームの階調データ（Ｇｎ）と、ｎ−１番目フレームの階調データ（Ｇｎ−１）と、を考慮してｎ番目フレームの第１補正データ（Ｇ’ｎ）を生成し、前記ｎ番目フレームの第１補正データ（Ｇ’ｎ）とｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を考慮して第２補正データ（Ｇ’’ｎ）を生成し、前記第２補正データ（Ｇ’’ｎ）に対応したデータ電圧を前記データラインに出力することを特徴とする表示装置の駆動装置。
【請求項１１】
ｎ−２番目フレームの階調データ（Ｇｎ−２）及びｎ−１番目フレームの階調データ（Ｇｎ−１）を含む階調データを保存する第１メモリーを含むことを特徴とする請求項１０記載の表示装置の駆動装置。
【請求項１２】
ｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を含む差動データを保存する第２メモリーを含むことを特徴とする請求項１０記載の表示装置の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置と、これの駆動方法及びその装置に関するもので、より詳細には液晶の応答速度を高速化するための液晶表示装置と、これの駆動方法及びその装置に関する。
【背景技術】
【０００２】
一般的に液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）は、スリムなデザイン、低消費電力、高解像度などの長所を基にしてノートブックコンピュータ用、モニタ用などの各種応用製品が出始めている。特に、液晶パネルの大型化が可能になってからＴＶ用に急激に浮彫されている。しかし、動映像を主に表示するＴＶに採用されるためには液晶の応答速度が市場で平価される一番重要な平価基準のうちの一つである。
【０００３】
図１は、一般的な液晶の応答速度高速化方式を示すための図面である。ここで、前記液晶の応答速度高速化方式をＤＣＣ（Ｄｙｎａｍｉｃ  Ｃａｐａｃｉｔａｎｃｅ  Ｃｏｍｐｅｎｓａｔｉｏｎ）と命名して説明する。
【０００４】
図１に示すように、一般的に液晶の応答速度を高速化するために、フレームメモリー１０はコントローラー２０のアドレス、リード、ライト制御（Ａ，Ｒ，Ｗ）によって一つのフレームだけの階調データを保存する。そして、補償データ反映部３０は、現在フレームの階調データ（Ｇｎ）と以前フレームの階調データ（Ｇｎ−１）が印加されると、補正階調データ（または補正データ電圧値）（Ｇ’ｎ）を抽出して出力する。
【０００５】
即ち、現在フレームの目標画素電圧と以前フレームの画素電圧を考慮して補正データ電圧を印加することで、画素電圧がすぐ目標画素電圧に到達して液晶の応答速度を高速化する。
【０００６】
具体的に、現在フレームの目標画素電圧と以前フレームの画素電圧が異なる場合は、現在フレームの目標電圧より更に高い電圧を補正データ電圧として印加する。一番目のフレームからすぐ目標電圧レベルに到達するようにした後、以後のフレームでは目標電圧をデータ電圧に印加する方式を通じて液晶の応答速度を改善することができる。この時、前記補正データ電圧（即ち、電荷量）は、以前フレームの画素電圧によって決定される液晶キャパシタンスを考慮して決定する。即ち、以前フレームの画素電圧レベルを考慮して電荷量を供給することで、一番目のフレームからすぐ目標画素電圧レベルに到達するようにする。
【０００７】
一方、広視野角のためにＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ，  以下ＰＶＡと称する）モードを採用する液晶表示装置が利用されている。
【０００８】
前記ＰＶＡモードの液晶表示装置においては、前記画素電極（または透明電極）や共通電極（図示せず）に開口パターンを形成し、フリンジフィールド（Ｆｒｉｎｇｅ  ｆｉｅｌｄ）を形成させて液晶の傾く方向を色々な方向に均一に分散させることで、広視野角を確保することができる。
【０００９】
しかし、前記ＰＶＡモードを採用する液晶表示装置に応答速度の高速化方式（ＤＣＣ）を適用しても画面の残像が目撃される。特に、液晶表示装置が大型化されるほどその程度は激しい。
【００１０】
図２は、ＰＶＡモードの液晶表示装置に応答速度の高速化するためのＤＣＣ適用前後の応答特性を示したグラフである。
【００１１】
図２に表示したように、一般にＰＶＡモードにおいては中間階調でライジングタイム（ｒｉｓｉｎｇ  ｔｉｍｅ）が非常に遅い。それにもまして前記したライジングタイムは７ないし８フレームに対応する時間まで遅延される。
【００１２】
前記ＤＣＣ方式を適用した場合、測定上には非常に早い応答特性を有することが測定されるが、実質的には輝度が再び落ちて画面の残像が残る問題点がある。特に、ＰＶＡモードの液晶表示装置に前記ＤＣＣ方式を適用してもＴＶのように動映像表示をする時、画面の残像がよく目撃される問題点がある。
【００１３】
図３及び図４は一般的なＤＣＣ方式適用前と適用後によるデータ及び液晶の応答特性を示すための図面である。
【００１４】
図３及び図４に図示したように、一般的に液晶の応答特性高速化方式（ＤＣＣ方式）を適用する以前には、低階調から高階調に変化すると、液晶の応答特性がついていくことができない。そのため、２ないし３フレーム以後になってから目標画素電圧に該当する前記高階調に至る問題点がある。しかし、ＤＣＣ方式を適用すると、低階調から高階調に変化する時、該当高階調に対応してオーバーシュート発生のためのデータ電圧を印加することで、液晶の応答特性を高速化することができる。
【００１５】
しかし、液晶の実際の応答波形は上昇した後、再び落ちる現象を見せる。このような現象は、利用者には画面に残像が残るように観察されて、画面の品質を悪化させる要因として作用する問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の技術と課題は、このような従来の問題点を解決するためであり、本発明の目的は、液晶表示装置のライジングタイムを改善して液晶の応答速度を高速化するための液晶表示装置を提供することにある。
【００１７】
また、本発明の他の目的は、前記液晶表示装置の駆動方法を提供することにある。
【００１８】
また、本発明の他の目的は、表示装置の駆動装置を提供することにある。
【課題を解決するための手段】
【００１９】
前記本発明の目的を実現するために、
各画素に印加されるデータ電圧を決定するための階調データを補償する補正データを出力するタイミング制御部と、
スキャン信号を順次に出力するスキャンドライバ部と、
前記補正データに対応したデータ電圧を出力するデータドライバ部と、
前記スキャン信号を伝達するスキャンラインと、前記データ信号を伝達するデータラインと、前記スキャンラインとデータラインとの間に形成されたスイッチング素子を具備した液晶パネルと、を含み、
前記タイミング制御部は、
ｎ番目フレームに対して１つ前のｎ−１番目フレームの階調データ（Ｇｎ−１）と、ｎ−１番目フレームに対して１つ前のｎ−２番目フレームの階調データ（Ｇｎ−２）と、を考慮したｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）を生成し、
前記ｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）と前記ｎ−１番目フレームの階調データ（Ｇｎ−１）との間のｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を出力し、
ｎ番目フレームの階調データ（Ｇｎ）と、ｎ−１番目フレームの階調データ（Ｇｎ−１）と、を考慮してｎ番目フレームの第１補正データ（Ｇ’ｎ）を生成し、
前記ｎ番目フレームの第１補正データ（Ｇ’ｎ）と、前記ｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）と、に対応した第２補正データ（Ｇ’’ｎ）を出力し、
前記データドライバ部は、前記第２補正データ（Ｇ’’ｎ）に対応したデータ電圧を出力する液晶表示装置を提供する。
【００２０】
液晶パネルは、前記スキャン信号を伝達するスキャンラインと、前記データ信号を伝達するデータラインと、前記スキャンラインとデータラインとの間に形成されたスイッチング素子を具備する。
【００２１】
また、前記本発明の他の目的を実現するために、
複数のゲートラインと、前記ゲートラインと絶縁されて交差する複数のデータラインと、前記ゲートライン及び前記データラインに連結されているスイッチング素子を有し行列形態に配列された複数の画素と、を含み、各画素に印加されるデータ電圧を決定するための階調データを補償する補正データを出力する液晶表示装置の駆動方法において、
（ａ）前記ゲートラインにスキャン信号を順次に供給する段階と、
（ｂ）ｎ番目フレームに対して１つ前のｎ−１番目フレームの階調データ（Ｇｎ−１）とｎ−１番目フレームに対して１つ前のｎ−２番目フレームの階調データ（Ｇｎ−２）を考慮してｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）を生成する段階と、
（ｃ）前記ｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）と前記ｎ−１番目フレームの階調データ（Ｇｎ−１）を考慮してｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を生成する段階と、
（ｄ）前記ｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を保存する段階と、
（ｅ）ｎ番目フレームの階調データ（Ｇｎ）と、ｎ−１番目フレームの階調データ（Ｇｎ−１）と、を考慮してｎ番目フレームの第１補正データ（Ｇ’ｎ）を生成する段階と、
（ｆ）ｎ番目フレームの第１補正データ（Ｇ’ｎ）とｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）とを考慮して第２補正データ（Ｇ’’ｎ）を生成する段階と、
（ｇ）前記第２補正データ（Ｇ’’ｎ）に対応したデータ電圧を前記データラインに供給する段階と、を含む液晶表示装置の駆動方法を提供する。
【００２２】
前記本発明の他の目的を実現するために、
外部から入力される画像を構成する各画素に印加されるデータ電圧を決定するための階調データを補償する補正データを出力する表示装置の駆動装置において、
ｎ番目フレームに対して１つ前のｎ−１番目フレームの階調データ（Ｇｎ−１）とｎ−１番目フレームに対して１つ前のｎ−２番目フレームの階調データ（Ｇｎ−２）を考慮してｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）を生成し、ｎ−１番目フレームのフレームの階調データ（Ｇｎ−１）と前記ｎ−１番目フレームの第１補正データ（Ｇ’ｎ−１）との間のｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を生成し、ｎ番目フレームの階調データ（Ｇｎ）と、ｎ−１番目フレームの階調データ（Ｇｎ−１）と、を考慮してｎ番目フレームの第１補正データ（Ｇ’ｎ）を生成し、前記ｎ番目フレームの第１補正データ（Ｇ’ｎ）とｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を考慮して第２補正データ（Ｇ’’ｎ）を生成し、前記第２補正データ（Ｇ’’ｎ）に対応したデータ電圧を前記データラインに出力することを特徴とする表示装置の駆動装置を提供する。
【発明の効果】
【００２３】
このような液晶表示装置と、これの駆動方法及びその装置によると、液晶表示装置のライジングタイムを改善することで、液晶の応答速度を高速化することができ、表示品質を確保することができる。
【発明を実施するための最良の形態】
【００２４】
以下、添付した図面を参照して本発明をより詳細に説明する。
【００２５】
図５は、本発明の一実施例による液晶表示装置を示すための図面である。
【００２６】
図５に示すように、本発明の一実施例による液晶表示装置は液晶パネル１００、スキャンドライバ部２００、データドライバ部３００及びタイミング制御部４００を含む。ここで、スキャンドライバ部２００、データドライバ部３００及びタイミング制御部４００は、グラフィックコントローラーのような外部のホストから提供される階調データを液晶パネル１００に適応するように変換して出力する液晶表示装置の駆動装置として動作を遂行する。
【００２７】
液晶パネル１００にはゲートオン信号を伝達するための複数のゲイトライン（走査ラインまたはスキャンライン）が形成されていて、また、補正されたデータ電圧を伝達するためのデータライン（またはソースライン）が形成されている。前記ゲートラインと前記データラインによって囲まれた領域はそれぞれ画素を構成し、各画素は前記ゲートラインと前記データラインにそれぞれゲート電極及びソース電極が連結される薄膜トランジスタ１１０と、前記薄膜トランジスタ１１０のドレイン電極に連結される液晶キャパシター（Ｃｌ）と、ストレージキャパシター（Ｃｓｔ）を含む。液晶パネル１００に採用される液晶はＴＮ（Ｔｗｉｓｔ  Ｎｅｍａｔｉｃ）モードを採用するか、ＰＶＡモードを採用することもできる。
【００２８】
スキャンドライバ部２００は、前記ゲートラインに順次にゲートオン電圧（Ｓ１，  Ｓ２，  Ｓ３，．．．，  Ｓｎ）を印加して、前記ゲートオン電圧が印加されたゲートラインにゲート電極が連結される薄膜トランジスタ１１０をターンオンさせる。
【００２９】
前記スキャンドライバ部２００は、別の印刷回路基板やＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）を通じて具現可能であり、液晶パネル１００に薄膜トランジスタ１１０を形成する時、前記薄膜トランジスタ１１０が形成される基板と同じ基板上に形成されることもできる。特に、同じ基板上に形成されるスキャンドライバ部２００は複数のステージが連結され、各ステージの出力端が液晶パネルのゲートラインにそれぞれ連結されたシフトレジスタに具現される。                        
【００３０】
データドライバ部３００は、前記データタイミング制御部４００から受信された補正階調データ（Ｇｎ”）を該当階調電圧（またはデータ電圧）に変更したデータ信号（Ｄ１，  Ｄ２，...,  Ｄｍ）をそれぞれデータラインに印加する。
【００３１】
タイミング制御部４００は、外部から第１タイミング信号（Ｖｓｙｎｃ，  Ｈｓｙｎｃ，  ＤＥ，  ＭＣＬＫ）が印加されることで、第２タイミング信号（Ｇａｔｅ  Ｃｌｋ，  ＳＴＶ）をスキャンドライバ部２００に出力し、第３タイミング信号（ＬＯＡＤ，  ＳＴＨ）をデータドライバ部３００に出力する。
【００３２】
タイミング制御部４００はフレームメモリー４１０、補償データ反映部４２０、差動演算部４３０及び階調変更部４４０を含み、現在フレームの階調データ（Ｇｎ）が印加されることで、現在フレームの階調データ（Ｇｎ）と以前フレームの階調データ（Ｇｎ−１）に対応する原始補償データ（Ｇ’ｎ）を生成する。前記補償データ反映部４２０はルックアップテーブル（ＬＵＴ）の形態に定義され、階調が変化する時に目標画素電圧よりは高いか低いデータ電圧が出力されるように制御する補正データを保存する。
【００３３】
タイミング制御部４００は、現在フレームの階調データ（Ｇｎ）と原始補償データ（Ｇ’ｎ）に対応する差動データ（Ｇ’ｎ−Ｇｎ）を生成する。また、タイミング制御部４００は、原始補償データ（Ｇ’ｎ）と、以前フレームの階調データ（Ｇｎ−１）及び以前フレームの原始補償データ（Ｇｎ’−１）間の差動データ（Ｇ’ｎ−１−Ｇｎ−１）とを考慮して生成した最終補償データ（Ｇ”ｎ）をデータドライバ部３００に出力する。前記最終補償データ（Ｇ”ｎ）は液晶のライジングタイムを最適化することができるデータである。
【００３４】
即ち、以前フレームの階調データ（Ｇｎ−１）と現在フレームの階調データ（Ｇｎ）が同じ場合には補正しないが、以前フレームの階調データ（Ｇｎ−１）がブラック階調に対応し、現在フレームの階調データ（Ｇｎ）が明るい階調またはホワイト階調に対応する階調である場合、前記ブラック階調よりは高い階調が形成されるように最終補償データ（Ｇｎ”）を出力する。即ち、現在フレームの階調データと以前フレームの階調データとの比較を通じてオーバーシュート波形形成のための最終補償データ（Ｇ”ｎ）を出力する。
【００３５】
具体的に、フレームメモリー４１０は、外部から提供される一つのフレームに対応するｘビットの階調データ（Ｇｎ）と差動演算部４３０から提供されるｙビットの差動データ（Ｇ’ｎ−Ｇｎ）を保存する。そして、フレームメモリー４１０は、コントローラー（図示せず）の制御に応答して保存された以前フレームの階調データ（Ｇｎ−１）を補償データ反映部４２０に提供する。さらに、フレームメモリー４１０は、保存された差動データ（Ｇ’ｎ−１−Ｇｎ−１）を階調変更部４４０に提供する。このようにフレームメモリー４１０は一例に前記現在データが入力されることで、既に保存された以前データを出力し、前記現在データを保存するＳＤＲＡＭである。
【００３６】
補償データ反映部４２０は、現在フレームの階調データとフレームメモリー４１０に保存された以前フレームの階調データを考慮して現在フレームの原始補償データ（Ｇ'ｎ）を抽出する。そして、補償データ反映部４２０は、抽出された原始補償データ（Ｇ’ｎ）を前記差動演算部４３０及び階調変更部４４０に出力する。
【００３７】
差動演算部４３０は、現在フレームの原始補償データ（Ｇ’ｎ）と現在フレームの階調データ（Ｇｎ）との比較を通じて現在フレームの差動データ（Ｇ’ｎ−Ｇｎ）を生成し、生成された差動データ（Ｇ’ｎ−Ｇｎ）を前記フレームメモリー４１０に保存する。
【００３８】
階調変更部４４０は、原始補償データ（Ｇ’ｎ）と、以前フレームの階調データ（Ｇｎ−１）及び以前フレームの原始補償データ（Ｇｎ’−１）間の差動データ（Ｇ’ｎ−１−Ｇｎ−１）とを考慮して最終補償データ（Ｇ”ｎ）を生成し、生成された最終補償データ（Ｇ”ｎ）をデータドライバ部３００に出力する。例えば、ＲＧＢそれぞれの階調データが８ビットとして総２４ビットであり、フレームメモリー４１０が３２ビットのデータバスを有する場合、フレームメモリー４１０は８ビットのデータバスは使用しない。このような点を勘案してＲＧＢそれぞれの差動データ（Ｇ’ｎ−Ｇｎ）である８ビット、総２４ビット全部を保存せず、ＲＧＢそれぞれの差動データの一部だけを保存することで液晶の応答速度を高速化する。
【００３９】
即ち、入力されるＲＧＢそれぞれの階調データをｘビットにする時、差動データ（Ｇ'ｎ−Ｇｎ）としては、ｙビット（ここで、ｙはｘより小さい整数）だけを保存するため、フレームメモリー４１０の数を一つだけ使用して保存することができる。ＲＧＢ階調データに対応するそれぞれの差動データは、３、３、２ビット、３、２、３ビットまたは２、３、３ビットなどの多様な組合に保存されることができる。前記ＲＧＢそれぞれに対応する保存される差動データのビットはＭＳＢに対応している。それゆえに、タイミング制御部４００は、１つのフレームメモリー４１０を用いて最終補償データ（Ｇ”ｎ）を生成することができる。
【００４０】
このようにすると、最小化されたフレームメモリーの数を利用して液晶の応答速度を高速化させながら液晶のライジング特性を改善させることができる。
【００４１】
図面上においては、タイミング制御部５００が階調データの入力を受けて最終補正階調データを出力する機能を有することを図示したが、前記機能を別のスタンドアローン（Ｓｔａｎｄ−ａｌｏｎｅ）ユニットに分離するか、外部のグラフィックカードやデータドライバ部などに前記機能が統合されるように具現することもできる。  
【００４２】
以上、説明したように、本発明の一実施例によると、一つのフレームメモリーを使用して一部の領域には映像データを保存し、残りの領域には現在フレームの階調データと現在データの補償データとの差動データを保存することで、最終補償データを現在フレームの原始補償データと差動データとを基にして算出することで、液晶の応答速度を高速化することができる。
【００４３】
従って、階調データに対応するデータ電圧を補正して、補正されたデータの電圧を画素に印加することで、画素電圧がすぐ目標画素の電圧レベルに到達することができるようにする。従って、液晶表示パネルの構造を変更するか、液晶の物性を変更しなくても液晶の応答速度を改善させることができて動画像などを有用に表示することができる。
【００４４】
図６ないし図８は前記図５のタイミング制御部の動作を示すための図面である。説明の便宜のため、ｎ−２番目のフレームを最初の階調データフレームと定義して説明する。
【００４５】
まず、図６に示すように、ｎ−２番目のフレームの階調データ（Ｇｎ−２）がフレームメモリー４１０及び補償データ反映部４２０に提供されることで、補償データ反映部４２０はｎ−２番目フレームの原始補償データ（Ｇ’ｎ−２）を差動演算部４３０及び階調変更部４４０に提供する。
【００４６】
差動演算部４３０は、前記ｎ−２番目フレームの原始補償データ（Ｇ’ｎ−２）と前記ｎ−２番目フレームの階調データ（Ｇｎ−２）との間の差であるｎ−２番目フレームの差動データ（Ｇ’ｎ−２−Ｇｎ−２）をフレームメモリー４１０に保存する。そして、階調変更部４４０は、前記ｎ−２番目フレームの最終補償データ（Ｇ”ｎ−２）をデータドライバ部３００に提供する。前記ｎ−２番目フレームの最終補償データ（Ｇ”ｎ−２）は、補償されていない未補償データであり、前記ｎ−２番目のフレームの階調データ（Ｇｎ−２）と同じである。
【００４７】
続いて、図７に示すように、ｎ−１番目フレームの階調データ（Ｇｎ−１）がフレームメモリー４１０及び補償データ反映部４２０に提供されることで、フレームメモリー４１０は保存された前記ｎ−２番目フレームの階調データ（Ｇｎ−２）を補償データ反映部４２０に提供する。そして、補償データ反映部４２０は、前記ｎ−２番目フレームの階調データ（Ｇｎ−２）と前記ｎ−１番目フレームの階調データ（Ｇｎ−１）を考慮してｎ−１番目フレームの原始補償データ（Ｇ’ｎ−１）を生成した後、差動演算部４３０及び階調変更部４４０に提供する。
【００４８】
差動演算部４３０は、前記ｎ−１番目フレームの原始補償データ（Ｇ’ｎ−１）と前記ｎ−１番目フレームの階調データ（Ｇｎ−１）との間の差であるｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）をフレームメモリー４１０に保存する。そして、階調変更部４４０はｎ−１番目フレームの最終補償データ（Ｇ”ｎ−１）をデータドライバ部３００に提供する。前記ｎ−１番目フレームの最終補償データ（Ｇ”ｎ−１）は、一般的なＤＣＣ方式によって補償された階調データであり、前記ｎ−１番目フレームの原始補償データ（Ｇ’ｎ−１）と同じである。
【００４９】
続いて図８に示すように、ｎ番目フレームの階調データ（Ｇｎ）がフレームメモリー４１０及び補償データ反映部４２０に提供されることで、フレームメモリー４１０は保存されたｎ−１番目フレームの階調データ（Ｇｎ−１）を補償データ反映部４２０に提供する。そして、補償データ反映部４２０は、前記ｎ−１番目フレームの階調データ（Ｇｎ−１）と前記ｎ番目フレームの階調データ（Ｇｎ）を考慮してｎ番目フレームの原始補償データ（Ｇ’ｎ）を生成した後、差動演算部４３０及び階調変更部４４０に提供する。
【００５０】
差動演算部４３０は、前記ｎ番目フレームの原始補償データ（Ｇ’ｎ）と前記ｎ番目フレームの階調データ（Ｇｎ）との間の差であるｎ番目フレームの差動データ（Ｇ’ｎ−Ｇｎ）をフレームメモリー４１０に保存する。そして、フレームメモリー４１０は、階調変更部４４０にｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を提供する。階調変更部４４０は、前記ｎ番目フレームの原始補償データ（Ｇ’ｎ）とｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）とを受信する。そして、階調変更部４４０は、前記ｎ番目フレームの原始補償データ（Ｇ’ｎ）とｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）とに基づいてｎ番目フレームの最終補償データ（Ｇ"ｎ）を発生する。階調変更部４４０は、ｎ番目フレームの最終補償データ（Ｇ"ｎ）をデータドライバ部３００に提供する。前記ｎ番目フレームの最終補償データ（Ｇ"ｎ）は、本発明によるＤＣＣ方式によって補償されたデータとして、一種の液晶のライジング特性を改善した階調データである。
【００５１】
図９及び図１０は、本発明によるＤＣＣ方式の適用前と適用後に対した応答特性を示すための図面である。特に、図９は本発明によるＤＣＣ方式の適用前のフレーム別データの特性を示すための図面であり、図１０は本発明によるＤＣＣ方式の適用後のフレーム別輝度の応答特性を示すための図面である。
【００５２】
図９に図示したように、第１フレームにおいて低階調のためのデータから高階調のためのデータに変化する時、液晶の応答速度を高速化するために、目標画素電圧値より高い電圧の画素電圧を提供して第１オーバーシュート波形を発生させる。次に、第２フレームにおいてもやはり液晶の応答速度を高速化するために、目標画素電圧より高い電圧の階調電圧を提供することで、前記第１オーバーシュート波形よりはレベルが低い第２オーバーシュート波形を発生させる。
【００５３】
このように、少なくとも２回以上にかけてデータ電圧の目標値よりは高い電圧を提供することで、実際の液晶の応答波形は図１０に図示したように一つのフレームの中に完璧に反応する特性を示すようになる。これによって利用者の側から観察される画面の残像が発生されないので、表示品質の信頼性を確保することができる。
【００５４】
本発明を適用した結果を図示すると、下記の図１１及び図１２のようである。
【００５５】
図１１は、６４−階調の中間階調において一般的なＤＣＣ方式と本発明によるＤＣＣ方式による輝度の変化を示すためのグラフである。大略１６．５ｍｓを一つのフレームの時間に定型化させて図示する。
【００５６】
図１１に図示したように、総６４階調を表示する時、１０階調のような低階調から６０階調のような高階調に変化する時、一般的なＤＣＣ方式によると、目標画素電圧値まで液晶の応答特性が改善された後、すぐ応答特性曲線が下降することを確認することができる。
【００５７】
しかし、本発明によるＤＣＣ方式によると、６４階調を表示する液晶表示装置においても目標画素電圧値まで液晶の応答特性が改善された後、改善された応答特性が保持されることを確認することができる。このような応答特性の保持は２回以上にかけてデータ電圧の目標値より高い電圧が印加されるためである。これによって低階調から高階調に画面変化後、利用者の側から観察される画面の残像を防止して表示品質に信頼性を付与することができる。
【００５８】
図１２は、１２８−階調の中間階調において一般的なＤＣＣ方式と本発明によるＤＣＣ方式による輝度変化を示すためのグラフである。大略１６．５ｍｓを一つのフレームの時間に定型化させて図示する。
【００５９】
図１２に図示したように、総１２８階調を表示する時、１０階調のような低階調から１２０階調のような高階調に変化する時、一般的なＤＣＣ方式によると、目標電圧値まで液晶の応答特性が改善された後、すぐ応答特性曲線が下降することを確認することができる。
【００６０】
しかし、本発明によるＤＣＣ方式によると、１２８階調を表示する液晶表示装置においても目標画素電圧まで液晶の応答特性が改善された後、改善された応答特性が保持されることを確認することができる。このような応答特性の保持は２回以上にかけてデータ電圧の目標値より高い電圧が印加されるためである。これによって低階調から高階調に画面の変化後、利用者の側から観察される画面の残像を防止して表示品質に信頼性を付与することができる。
【００６１】
以上では、一つのフレームメモリーに現在の階調データ（Ｇｎ）と、現在の原始補償データ（Ｇｎ’）と現在の階調データ（Ｇｎ）との間の差動データ（Ｇｎ’−Ｇｎ）の一部のビットを保存して液晶の応答速度を高速化することを説明した。より完璧な応答特性を得るためには、図１３のように前記差動データの全てを保存する。
【００６２】
図１３は、本発明の他の実施例による液晶表示装置を示すための図面である。
【００６３】
図１３に示すように、本発明の他の実施例による液晶表示装置は液晶パネル１００、スキャンドライバ部２００、データドライバ部３００及びタイミング制御部５００を含む。前記図５と比較する時、  同じ図面符号を付与し、その説明は省略する。
【００６４】
タイミング制御部５００は図示しなかったが、外部から第１タイミング信号（Ｖｓｙｎｃ，  Ｈｓｙｎｃ，  ＭＣＬＫ）が印加することで、第２タイミング信号（Ｇａｔｅ  Ｃｌｋ，  ＳＴＶ）をスキャンドライバ部２００に出力して、第３タイミング信号（ＬＯＡＤ，  ＳＴＨ）を前記データドライバ部３００に出力する。
【００６５】
タイミング制御部５００は、第１フレームメモリー５１２、第２フレームメモリー５１４、補償データ反映部５２０、差動演算部５３０及び階調変更部５４０を含めて、現在階調データ（Ｇｎ）が印加することで、現在階調データ（Ｇｎ）と以前階調データ（Ｇｎ−１）に対応する原始補償データ（Ｇ’ｎ）を生成する。
【００６６】
タイミング制御部５００は、現在階調データ（Ｇｎ）と原始補償データ（Ｇ’ｎ）に対応する差動データ（Ｇ’ｎ−Ｇｎ）を生成する。そして、タイミング制御部５００は、原始補償データ（Ｇ’ｎ）と、現在階調データ（Ｇｎ）との差から差動データ（Ｇ’ｎ−Ｇｎ）を生成する。さらに、タイミング制御部５００は、原始補償データ（Ｇ’ｎ）と、以前フレームの階調データ（Ｇｎ−１）及び以前フレームの原始補償データ（Ｇｎ’−１）間の差動データ（Ｇ’ｎ−１−Ｇｎ−１）とを考慮して生成した最終補償データ（Ｇ”ｎ）を前記データドライバ部３００に出力する。即ち、以前フレームの階調データ（Ｇｎ−１）と現在フレームの階調データ（Ｇｎ）が同じ場合には補正しないが、以前フレームの階調データ（Ｇｎ−１）が例えばブラック階調等の低階調に対応し、現在フレームの階調データ（Ｇｎ）が以前フレームよりも明るい階調またはホワイト階調に対応する階調である場合、前記ブラック階調よりは高い階調が形成されるように最終補償データ（Ｇ”ｎ）を出力する。即ち、現在フレームの階調データと以前フレームの階調データとの比較を通じて、オーバーシュート波形の形成のための最終補償データ（Ｇ”ｎ）を出力する。
【００６７】
具体的に、第１フレームメモリー５１２は、外部から提供される一つのフレームに対応する階調データ（Ｇｎ）を保存し、コントローラー（図示せず）の制御に応答して保存された以前フレームの階調データ（Ｇｎ−１）を前記補償データ反映部５２０に提供する。前記第１フレームメモリー５１２は、一例として前記現在フレームの階調データ（Ｇｎ）が入力されることで、既に保存された以前フレームの階調データ（Ｇｎ−１）を出力し、前記現在フレームの階調データ（Ｇｎ）を保存するＳＤＲＡＭである。
【００６８】
第２フレームメモリー５１４は前記差動演算部５３０から提供される差動データ（Ｇ’ｎ−Ｇｎ）を保存し、前記コントローラーの制御に応答して保存された差動データ（Ｇ’ｎ−１−Ｇｎ−１）を前記階調変更部５４０に提供する。ここで、差動データ（Ｇ’ｎ−Ｇｎ）は、現在フレームの階調データＧｎ及び現在フレームの原始補償データＧｎ’間の差動データであり、動データ（Ｇ’ｎ−１−Ｇｎ−１）は、以前フレームの階調データ（Ｇｎ−１）及び以前フレームの原始補償データ（Ｇｎ’−１）間の差動データである。
【００６９】
前記第２フレームメモリー５１４は、現在フレームの差動データ（Ｇ’ｎ−Ｇｎ）が入力されることで、既に保存された以前フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を出力し、前記現在フレームの差動データ（Ｇ’ｎ−Ｇｎ）を保存するＳＤＲＡＭである。
【００７０】
補償データ反映部５２０は現在フレームの階調データＧｎと前記第１フレームメモリー５１２に保存された以前フレームの階調データＧｎ−１とを考慮して現在フレームの原始補償データ（Ｇ’ｎ）を抽出し、抽出された原始補償データ（Ｇ’ｎ）を前記差動演算部５３０及び階調変更部５４０に出力する。
【００７１】
差動演算部５３０は、現在フレームの原始補償データ（Ｇ’ｎ）と現在フレームの階調データ（Ｇｎ）との比較を通じて現在フレームの差動データ（Ｇ’ｎ−Ｇｎ）を生成し、生成された差動データ（Ｇ’ｎ−Ｇｎ）を第２フレームメモリー５１４に保存する。
【００７２】
階調変更部５４０は、前記原始補償データ（Ｇ’ｎ）と、以前フレームの階調データ（Ｇｎ−１）及び以前フレームの原始補償データ（Ｇｎ’−１）間の前記差動データ（Ｇ’ｎ−１−Ｇｎ−１）とを考慮して最終補償データ（Ｇ”ｎ）を生成し、生成された最終補償データ（Ｇ”ｎ）を前記データドライバ部３００に出力する。
【００７３】
図１４ないし図１６は前記図１３のタイミング制御部の動作を示すための図面である。説明の便宜のために、ｎ−２番目フレームを最初の階調データフレームに定義して説明する。
【００７４】
まず、図１４に示すように、ｎ−２番目フレームの階調データ（Ｇｎ−２）が第１フレームメモリー５１２及び補償データ反映部５２０に提供されることで、補償データ反映部５２０は前記ｎ−２番目フレームの原始補償データ（Ｇ’ｎ−２）を差動演算部５３０及び階調変更部５４０に提供する。
【００７５】
差動演算部５３０は、前記ｎ−２番目フレームの原始補償データ（Ｇ’ｎ−２）と前記ｎ−２番目フレームの階調データ（Ｇｎ−２）との間の差であるｎ−２番目フレームの差動データ（Ｇ’ｎ−２−Ｇｎ−２）を第２フレームメモリー５１４に保存する。そして、階調変更部５４０は、ｎ−２番目フレームの最終補償データ（Ｇ”ｎ−２）をデータドライバ部３００に提供する。前記ｎ−２番目フレームの最終補償データ（Ｇ”ｎ−２）は、補償されていない未補償データであり、前記ｎ−２番目フレームの階調データ（Ｇｎ−２）と同じである。
【００７６】
続いて、図１５に示すように、ｎ−１番目フレームの階調データ（Ｇｎ−１）が第１フレームメモリー５１２及び補償データ反映部５２０に提供されることで、第１フレームメモリー５１２は保存されたｎ−２番目フレームの階調データ（Ｇｎ−２）を補償データ反映部５２０に提供する。そして、補償データ反映部５２０は、前記ｎ−２番目フレームの階調データ（Ｇｎ−２）と前記ｎ−１番目フレームの階調データ（Ｇｎ−１）とを考慮して前記ｎ−１番目フレームの原始補償データ（Ｇ’ｎ−１）を生成した後、差動演算部５３０及び階調変更部５４０に提供する。
【００７７】
差動演算部５３０は前記ｎ−１番目フレームの原始補償データ（Ｇ’ｎ−１）と前記ｎ−１番目フレームの階調データ（Ｇｎ−１）との間の差であるｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を第２フレームメモリー５１４に保存する。そして、階調変更部５４０は、ｎ−１番目フレームの最終補償データ（Ｇ”ｎ−１）をデータドライバ部３００に提供する。前記ｎ−１番目フレームの最終補償データ（Ｇ”ｎ−１）は一般的なＤＤＣ方式によって補償された階調データであり、前記ｎ−１番目フレームの原始補償データ（Ｇ’ｎ−１）と同じである。
【００７８】
続いて、図１６に示すように、ｎ番目フレームの階調データ（Ｇｎ）が第１フレームメモリー５１２及び補償データ反映部５２０に提供されることで、第１フレームメモリー５１２は保存された前記ｎ−１番目フレームの階調データ（Ｇｎ−１）を補償データ反映部５２０に提供する。そして、補償データ反映部５２０は、前記ｎ−１番目フレームの階調データ（Ｇｎ−１）と前記ｎ番目フレームの階調データ（Ｇｎ）とを考慮して、ｎ番目フレームの原始補償データ（Ｇ’ｎ）を生成した後、差動演算部５３０及び階調変更部５４０に提供する。
【００７９】
差動演算部５３０は、前記ｎ番目フレームの原始補償データ（Ｇ’ｎ）と前記ｎ番目フレームの階調データ（Ｇｎ）との間の差であるｎ番目フレームの差動データ（Ｇ’ｎ−Ｇｎ）を第２フレームメモリー５１４に保存する。そして、第２フレームメモリー５１４は、階調変更部５４０にｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）を提供する。階調変更部５４０は、前記ｎ番目フレームの原始補償データ（Ｇ’ｎ）とｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）とを受信する。そして、階調変更部５４０は、前記ｎ番目フレームの原始補償データ（Ｇ’ｎ）とｎ−１番目フレームの差動データ（Ｇ’ｎ−１−Ｇｎ−１）とに基づいてｎ番目フレームの最終補償データ（Ｇ"ｎ）を発生する。階調変更部５４０はｎ番目フレームの最終補償データ（Ｇ”ｎ）をデータドライバ部３００に提供する。前記ｎ番目フレームの最終補償データ（Ｇ”ｎ）は本発明によるＤＣＣ方式によって補償されたデータとして、一種の液晶のライジング特性を改善した階調データである。
【００８０】
以上、説明した本発明の他の実施例によると、フレームメモリーに保存しなければならないデータは増加する。即ち、現在の階調データ（Ｇｎ）と、現在の原始補償データ（Ｇｎ’）と現在の階調データ（Ｇｎ）との間の差動データ（Ｇ’ｎ−Ｇｎ）を二つのメモリーに保存する方法である。このようにすると、メモリー増加による材料費の増加が発生するが、完璧な応答特性を得ることができる。つまり、２つのフレームメモリーに保存された、現在の階調データ（Ｇｎ）及び差動データ（Ｇ’ｎ−Ｇｎ）に関するより多いデータを用いて、さらに微細に階調データを補償することができる。
【００８１】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。    
【産業上の利用可能性】
【００８２】
以上、説明したように、本発明によると、一つのフレームメモリーを使用して一部の領域には映像データを保存し、余りの領域には現在フレームの階調データと現在フレームの補償データとの差動データを保存することで、最終補償データを現在フレームの原始補償データと差動データとを基にして算出することで、液晶の応答速度を高速化することができ、表示品質を向上することができる。
【００８３】
また、二つのフレームメモリーを使用して一つのフレームには以前フレームの階調データを保存し、他のフレームメモリーには現在フレームの階調データと現在フレームの補償データとの差動データを保存し、最終補償データを現在フレームの原始補償データと差動データとを基にして算出することで、液晶の応答速度を高速化することができ、表示品質を向上することができる。
【００８４】
また、ＰＶＡモードのように垂直配向モードを採用する液晶表示装置の応答特性を高速化するために、以前フレームの階調データと現在フレームの階調データとの差動データを算出し、以前フレームの階調データと以前フレームの補償データとの差を基にして現在フレームの最終補償データを発生させることで、液晶の応答速度を高速化させることができる。特に、低階調から高階調に変化する時、液晶のライジング速度を高速化することができ、表示品質を向上させることができる。
【図面の簡単な説明】
【００８５】
【図１】一般的な液晶の応答速度の高速化方式を示すための図面である。
【図２】ＰＶＡモードの液晶表示装置に応答速度の高速化するためのＤＣＣ適用前と適用後の応答特性を示したグラフである。
【図３】一般的なＤＣＣ方式の適用前と適用後によるデータ及び液晶の応答特性を示すための図面である。
【図４】一般的なＤＣＣ方式の適用前と適用後によるデータ及び液晶の応答特性を示すための図面である。
【図５】本発明の一実施例による液晶表示装置を示すための図面である。
【図６】前記図５のタイミング制御部の動作を示すための図面である。
【図７】前記図５のタイミング制御部の動作を示すための図面である。
【図８】前記図５のタイミング制御部の動作を示すための図面である。
【図９】本発明によるＤＣＣ方式の適用前と適用後に対する応答特性を示すための図面である。
【図１０】本発明によるＤＣＣ方式の適用前と適用後に対する応答特性を示すための図面である。
【図１１】６４−階調の中間階調において一般的なＤＣＣ方式と本発明によるＤＣＣ方式よる輝度変化を示すためのグラフである。
【図１２】１２８−階調の中間階調において一般的なＤＣＣ方式と本発明によるＤＣＣ方式よる輝度変化を示すためのグラフである。
【図１３】本発明の他の実施例による液晶表示装置を示すための図面である。
【図１４】前記図１３のタイミング制御部の動作を示すための図面である。
【図１５】前記図１３のタイミング制御部の動作を示すための図面である。
【図１６】前記図１３のタイミング制御部の動作を示すための図面である。
【符号の説明】
【００８６】
１０、４１０    フレームメモリー
２０    コントローラー
３０    補償データ反映部
１００    液晶パネル
１１０    薄膜トランジスタ
２００    スキャンドライバ部
３００    データドライバ部
４００    タイミング制御部
４２０、５２０    補償データ反映部
４３０、５３０    差動演算部
４４０、５４０    階調変更部
５１２    第１フレームメモリー
５１４    第２フレームメモリー
【図１】
0004638182.tif 000002
【図２】
0004638182.tif 000003
【図３】
0004638182.tif 000004
【図４】
0004638182.tif 000005
【図５】
0004638182.tif 000006
【図６】
0004638182.tif 000007
【図７】
0004638182.tif 000008
【図８】
0004638182.tif 000009
【図９】
0004638182.tif 000010
【図１０】
0004638182.tif 000011
【図１１】
0004638182.tif 000012
【図１２】
0004638182.tif 000013
【図１３】
0004638182.tif 000014
【図１４】
0004638182.tif 000015
【図１５】
0004638182.tif 000016
【図１６】
0004638182.tif 000017