(57)【特許請求の範囲】
【請求項１】
不純物濃度が一定の半導体基板の主面上に配線を形成する（ａ）工程と、
前記（ａ）工程の後、前記半導体基板の主面と反対側の裏面に不純物をイオン注入して半導体領域を形成する（ｂ）工程と、
前記（ｂ）工程の後、前記半導体領域の不純物を活性化させる熱処理を施す（ｃ）工程と、
前記（ｃ）工程の後、前記半導体基板の主面上に樹脂からなる保護膜を形成する（ｄ）工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記配線は、前記半導体領域の不純物を活性化させる熱処理時の温度よりも融点が高い金属膜からなることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または請求項２に記載の半導体装置の製造方法において、
前記（ａ）工程の後であって前記（ｂ）工程の前に、前記半導体基板の裏面を加工して前記半導体基板の厚さを薄くする工程を有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１、請求項２、請求項３の何れか１項に記載の半導体装置の製造方法において、
前記半導体領域は、絶縁ゲート型バイポーラトランジスタのコレクタ領域であることを特徴とする半導体装置の製造方法。
【請求項５】
不純物濃度が一定の半導体基板の主面と反対側の裏面に不純物をイオン注入して半導体領域を形成する（ａ）工程と、
前記（ａ）工程の後、前記半導体領域の不純物を活性化させる熱処理を施す（ｂ）工程と、
前記（ｂ）工程の後、前記半導体基板の主面上に配線を形成する（ｃ）工程と、
前記（ｃ）工程の後、前記半導体基板の主面上に樹脂からなる保護膜を形成する（ｄ）工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記（ａ）工程の前に、前記半導体基板の裏面を加工して前記半導体基板の厚さを薄くする工程を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項５または請求項６に記載の半導体装置の製造方法において、
前記配線は、前記半導体領域の不純物を活性化させる熱処理時の温度よりも融点が高い金属膜からなり、
前記半導体領域は、絶縁ゲート型バイポーラトランジスタのコレクタ領域であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、絶縁ゲート型バイポーラトランジスタを有する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
電力増幅回路や電源回路等のスイッチング素子として使用されるパワートランジスタの１つに、例えばＩＧＢＴ（Ｉnsulated Ｇate Ｂipolar Ｔransistor：絶縁ゲート型バイポーラトランジスタ）と呼称されるパワートランジスタが知られている。このＩＧＢＴは、バイポーラトランジスタとパワーＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemiconductor Ｆield Ｅffect Ｔransistor）とを１つの半導体基板内に複合した素子であり、構造としてはプレナー型やトレンチ型等が知られている。プレナー型ＩＧＢＴについては、例えば特開２００３−５９８５６号公報に開示されている。トレンチ型ＩＧＢＴについては、例えば特開２００３−３１８３９９号に開示されている。
【０００３】
【特許文献１】特開２００３−５９８５６公報
【特許文献２】特開２００３−３１８３９９公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者は、トレンチ型ＩＧＢＴを有する半導体装置について検討した結果、以下の問題点を見出した。
【０００５】
トレンチ型ＩＧＢＴは、例えば、ｎ型半導体基板の主面から深さ方向に向かって溝が形成され、この溝の中にゲート絶縁膜を介在して埋め込まれた導電体をゲート電極とし、ｎ型半導体基板の主面に形成されたｐ型半導体領域をエミッタ領域とし、ｎ型半導体基板の主面と反対側の裏面に形成されたｐ型半導体領域をコレクタ領域とする構造になっている。このような構造のトレンチ型ＩＧＢＴを有する半導体装置の製造では、主に、ｎ型半導体基板の主面に、ｐ型半導体領域（エミッタ領域）、ｎ型半導体領域、ゲート電極等を形成し、その後、ｎ型半導体基板の主面上に配線を形成し、その後、ｎ型半導体基板の主面上に最終保護膜を形成し、その後、ｎ型半導体基板の裏面に不純物をイオン注入してｎ型半導体領域、ｐ型半導体領域（コレクタ領域）を形成し、その後、ｎ型半導体基板の裏面に形成されたｎ型半導体領域及びｐ型半導体領域の不純物を活性化させる熱処理を施し、その後、ｎ型半導体基板の裏面に電極（コレクタ電極）を形成する。
【０００６】
トレンチ型ＩＧＢＴの特性は、ｎ型半導体基板の裏面に形成されたｎ型半導体領域及びｐ型半導体領域（コレクタ領域）の不純物の活性化、及びｎ型半導体基板の裏面のダメージ回復に影響するため、不純物の活性化及びダメージ回復を十分に行う必要がある。不純物の活性化及びダメージ回復を十分に行うためには高温での熱処理が有効であるが、従来の半導体装置では、配線の材料としてアルミニウム膜を使用し、また、最終保護膜としてポリイミド系の樹脂膜を使用しているため、配線及び最終保護膜を形成した後では、高温の熱処理を施すことが困難である。
【０００７】
本発明の目的は、半導体基板の裏面にイオン注入によって形成された半導体領域の不純物活性化率の向上及び半導体基板の裏面のダメージ回復向上を図ることが可能な技術を提供することにある。
本発明の他の目的は、絶縁ゲート型バイポーラトランジスタの特性の向上を図ることが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【０００９】
上記目的は、半導体基板の主面上に高融点金属膜からなる配線を形成し、その後、前記半導体基板の主面と反対側の裏面に不純物をイオン注入して半導体領域を形成し、その後、前記半導体領域の不純物を活性化させる熱処理を施し、その後、半導体基板の主面上に最終保護膜を形成することにより達成される。
【００１０】
また、上記目的は、半導体基板の主面と反対側の裏面に不純物をイオン注入して半導体領域を形成し、その後、前記半導体領域の不純物を活性化させる熱処理を施し、その後、半導体基板の主面上に配線を形成し、その後、半導体基板の主面上に最終保護膜を形成することによって達成される。
【発明の効果】
【００１１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、半導体基板の裏面にイオン注入によって形成された半導体領域の不純物活性化率の向上及び半導体基板の裏面のダメージ回復向上を図ることができる。
本発明の他の目的は、絶縁ゲート型バイポーラトランジスタの特性の向上を図ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本実施形態では、トレンチ型ＩＧＢＴを有する半導体装置に本発明を適用した例について説明する。
【００１３】
図１は、本実施形態の半導体装置に搭載されたトレンチ型ＩＧＢＴの等価回路図であり、
図２は、図１のトレンチ型ＩＧＢＴの構造を示す模式的断面図であり、
図３乃至図１０は、本実施形態の半導体装置の製造工程を示す模式的断面図である。
【００１４】
本実施形態の半導体装置は、図１に示すトレンチ型ＩＧＢＴ−２０を有している。トレンチ型ＩＧＢＴ−２０は、これに限定されないが、例えば１つの半導体基板にｐｎｐ型バイポーラトランジスタＴｒとｎチャネル導電型パワーＭＩＳＦＥＴ−Ｑとを等価回路的に複合化した素子である。
【００１５】
本実施形態の半導体装置は、図２に示すように、単結晶シリコンからなるｎ型半導体基板１（以下、単にｎ型基板と呼ぶ）を主体に構成されている。ｎ型基板１には図１に示すトレンチ型ＩＧＢＴ−２０が搭載されている。トレンチ型ＩＧＢＴ−２０は、主に、ｎ型基板１の主面１ｘから深さ方向に向かって溝３が形成され、この溝３の中にゲート絶縁膜４を介在して埋め込まれた導電体（例えば多結晶シリコン膜）をゲート電極５とし、ｎ型基板１の主面１ｘに形成されたｐ型半導体領域２をエミッタ領域とし、ｎ型基板１の主面１ｘと反対側の裏面１ｙに形成されたｐ型半導体領域１０ｂをコレクタ領域とする構成になっている。
【００１６】
なお、ｎチャネル導電型パワーＭＩＳＦＥＴ−Ｑは、溝３の中にゲート絶縁膜４を介在して埋め込まれた導電体をゲート電極５とし、ｐ型半導体領域２の中に形成されたｎ型半導体領域６をソース領域とし、ｎ型基板１の裏面にｐ型半導体領域１０ｂよりもｎ型基板１の主面１ｘ側に形成されたｎ型半導体領域１０ａ、及びｎ型基板１のｎ型半導体領域をドレイン領域とし、ｐ型半導体領域２をチャネル形成領域とする構成になっている。
【００１７】
ｎ型基板１の主面１ｘ上には、高融点金属膜からなる配線９が形成されている。本実施形態の配線９は、これに限定されないが、ｎ型基板１の主面１ｘ側から、主にＴｉＷ（チタンタングステン）膜９ａ、Ｔｉ（チタン）膜９ｂを順次配置した多層膜で形成されている。
【００１８】
配線９は、ｎ型基板１の主面１ｘに形成されたｐ型半導体領域２と電気的に接続され、配線９とｎ型基板１の主面１ｘとの間に形成された絶縁膜（例えば酸化シリコン膜）７によってゲート電極５と電気的に絶縁分離されている。
【００１９】
ｎ型基板１の主面１ｘ上には、配線９を覆うようにして最終保護膜１２が形成され、最終保護膜１２には、配線９の一部を露出するためのボンディング開口１２ａが形成され、ボンディング開口１２ａの中には、配線９と電気的に接続された電極１４が形成されている。最終保護膜１２としては、例えばポリイミド系の樹脂が用いられている。電極１４は、これに限定されないが、例えばｎ型基板１の主面１ｘ側（配線９側）から主に金属膜１３ａ、金属膜１３ｂを順次配置した多層膜で形成されている。金属膜１３ａとしては例えばＮｉ（ニッケル）膜若しくはＮｉ／Ｃｕ（銅）膜が用いられ、金属膜１３ｂとしては例えばＡｕ（金）膜が用いられている。
【００２０】
電極１４には、ボンディング開口１２ａを通して突起状電極１６が電気的にかつ機械的に接続されている。突起状電極１６としては、例えばＰｂフリー組成（例えばＳｎ（錫）−Ａｇ（銀）−Ｃｕ組成）の半田バンプが用いられている。
【００２１】
ｎ型基板１の裏面１ｙには、下地金属膜１１を介在して電極１５が形成されている。下地金属膜１１は、これに限定されないが、例えばｎ型基板１の裏面１ｙ側から主に金属膜１１ａ、金属膜１１ｂを順次配置した多層膜で形成されている。金属膜１３ａとしては例えばＮｉ（ニッケル）膜若しくはＮｉ／Ｃｕ（銅）膜が用いられ、金属膜１３ｂとしては例えばＡｕ（金）膜が用いられている。電極１５は、これに限定されないが、例えばｎ型基板１の裏面１ｙ側から主に金属膜１３ａ、金属膜１３ｂを順次配置した多層膜で形成されている。
【００２２】
次に、本実施形態の半導体装置の製造について、図３乃至図１０を用いて説明する。
まず、図１に示すように、比抵抗が６０［Ωｃｍ］程度の単結晶シリコンからなるｎ型半導体基板１を準備し、その後、ｎ型基板１の主面１ｘに図４に示すｐ型半導体領域２及びｎ型半導体領域６を形成する。これら半導体領域（２，６）は、ｎ型基板１の主面１ｘに不純物をイオン注入し、その後、不純物を活性化させる熱処理を施すことによって形成される。
【００２３】
次に、ｎ型基板１の主面１ｘから深さ方向に向かって溝３（図４参照）を形成し、その後、溝３の内壁面に例えば酸化シリコン膜からなるゲート絶縁膜４（図４参照）を熱酸化法で形成し、その後、溝３の中に例えば多結晶シリコンからなる導電体を選択的に埋め込んでゲート電極５（図４参照）を形成し、その後、ｎ型基板１の主面１ｘ上に例えば酸化シリコン膜からなる絶縁膜７を形成し、その後、ゲート電極５上に絶縁膜７が残存するように絶縁膜７をパターンニングする。
【００２４】
次に、図５に示すように、ｎ型基板１の主面１ｘ上に配線９を形成する。配線９は、高融点金属膜として例えばＴｉＷ膜９ａ、Ｔｉ膜９ｂを順次形成し、その後、これらの膜をパターンニングすることによって形成される。ＴｉＷ膜９ａの融点は１８００℃程度であり、Ｔｉ膜９ｂの融点は１６８０℃程度である。この工程において、配線９は、ｐ型半導体領域２と電気的に接続される。
【００２５】
次に、ｎ型基板１の裏面１ｙにエッチング若しくは研削等の加工を施して、図６に示すように、ｎ型基板１の厚さｔを薄くする。このｎ型基板１の薄型化は、熱抵抗の低減を目的として行われる。
【００２６】
次に、図７に示すように、ｎ型基板１の裏面１ｙに、ｎ型半導体領域を形成するための第１の不純物（例えばＰ（リン））、及びｐ型半導体領域を形成するための第２の不純物（例えばＢ（ボロン））をイオン注入して、図８に示すように、ｎ型基板１の裏面１ｙにｎ型半導体領域１０ａ、ｐ型半導体領域１０ｂを形成する。第１の不純物のイオン注入は、例えば、加速エネルギーが３００ＫｅＶ程度、ドーズ量が１〜１０×１０１２［atoms／cm２］程度の条件で行う。第２の不純物のイオン注入は、例えば、加速エネルギーが４０ＫｅＶ程度、ドーズ量が１〜５×１０１５［atoms／cm２］程度の条件で行う。
【００２７】
次に、ｎ型半導体領域１０ａ及びｐ型半導体領域１０ｂの各々の不純物を活性化させる熱処理を施す。熱処理は、半導体領域（１０ａ，１０ｂ）の不純物の活性化、及び、これらの半導体領域形成工程でのイオン注入によってｎ型基板１の裏面１ｙに生じた結晶欠陥の回復（ダメージ回復）を十分に行うことができる温度、例えば８００〜９００℃程度の温度で行う。この工程により、トレンチ型ＩＧＢＴがほぼ完成する。
【００２８】
次に、ｎ型基板１の主面１ｘ上に例えばポリイミド系の樹脂からなる最終保護膜１２を形成し、その後、図９に示すように、最終保護膜１２に配線９の一部を露出するためのボンディング開口１２ａを形成する。
【００２９】
次に、図１０に示すように、ボンディング開口１２ａの中に電極１４を形成すると共に、ｎ型基板１の裏面１ｙの下地金属膜１１に接する電極１５を形成する。電極１４及び１５は、例えば、Ｎｉ膜若しくはＮｉ／Ｃｕ膜からなる金属膜１３ａ、Ａｕ膜からなる金属膜１３ａを順次配置した多層膜で形成される。
【００３０】
次に、電極１４上に例えば半田バンプからなる突起状電極１６を形成する。この工程により、図１に示す構造となる。
ここで、トレンチ型ＩＧＢＴ−２０の特性は、ｎ型基板１の裏面１ｙに形成されたｎ型半導体領域１０ａ及びｐ型半導体領域（コレクタ領域）１０ｂの不純物の活性化、及び、これらの半導体領域（１０ａ，１０ｂ）の形成工程でのイオン注入によってｎ型基板１の裏面１ｙに生じた結晶欠陥（ダメージ）の回復に影響するため、不純物の活性化及びダメージ回復を十分に行う必要がある。
【００３１】
本実施形態では、配線９の材料としてアルミニウムよりも融点が高いＴｉＷ膜９ａ及びＴｉ膜９ｂを使用し、半導体領域（１０ａ，１０ｂ）の不純物を活性化させるための熱処理工程の後に、耐熱性が酸化シリコン膜等の無機系材料よりも劣る有機系材料、例えばポリイミド系の樹脂からなる最終保護膜１２を形成しているため、半導体領域（１０ａ，１０ｂ）の不純物の活性化、及び、これらの半導体領域の形成工程でのイオン注入によってｎ型基板１の裏面１ｙに生じた結晶欠陥（ダメージ）の回復を十分に行うことができる温度、例えば８００〜９００℃の温度で熱処理を行うことができる。従って、ｎ型基板１の裏面１ｙにイオン注入によって形成された半導体領域（１０ａ，１０ｂ）の不純物活性化率の向上及びｎ型基板１の裏面１ｙのダメージ回復向上を図ることができる。
【００３２】
また、半導体領域（１０ａ，１０ｂ）の不純物活性化率の向上及びｎ型基板１の裏面１ｙのダメージ回復向上により、トレンチ型ＩＧＢＴ−２０の動作時において、ｐ型半導体領域１０ｂからｎ型基板１のｎ型半導体領域へのホールの注入量が増加するため、トレンチ型ＩＧＢＴ−２０の特性向上を図ることができる。
【００３３】
本実施形態では、配線９の材料としてＴｉＷ膜９ａ及びＴｉ膜９ｂを使用しているが、配線９の材料としては、半導体領域の不純物を活性化させる熱処理において、不純物を十分に活性化させる温度（８００〜９００℃）よりも融点が高く、しかも導電性が良い材料であれば良い。
【００３４】
図１１及び図１２は、前述の実施形態の変形例である半導体装置の製造工程を示す模式的断面図である。
前述の実施形態では、配線９を形成した後に、半導体領域（１０ａ，１０ｂ）の不純物を活性化させる熱処理を行っているが、図１１に示すように、半導体領域（１０ａ，１０ｂ）の不純物を活性化させる熱処理を実施し、その後、図１２に示すように、ｎ型基板１の主面上に配線９を形成してもよい。この場合、配線９の材料として融点が低い従来のアルミニウム膜若しくはＡｌ合金膜を使用しても、前述の実施形態と同様の効果が得られる。
【００３５】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本発明は、プレナー型ＩＧＢＴを有する半導体装置に適用できる。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態である半導体装置に搭載されたトレンチ型ＩＧＢＴの等価回路図である。
【図２】図１のトレンチ型ＩＧＢＴの構造を示す模式的断面図である。
【図３】本発明の一実施形態である半導体装置の製造工程を示す模式的断面図てある。
【図４】図３に続く半導体装置の製造工程を示す模式的断面図である。
【図５】図４に続く半導体装置の製造工程を示す模式的断面図である。
【図６】図５に続く半導体装置の製造工程を示す模式的断面図である。
【図７】図６に続く半導体装置の製造工程を示す模式的断面図である。
【図８】図７に続く半導体装置の製造工程を示す模式的断面図である。
【図９】図８に続く半導体装置の製造工程を示す模式的断面図である。
【図１０】図９に続く半導体装置の製造工程を示す模式的断面図である。
【図１１】本発明の一実施形態の変形例である半導体装置の製造工程を示す模式的断面図である。
【図１２】図１１に続く半導体装置の製造工程を示す模式的断面図である。
【符号の説明】
【００３７】
１…ｎ型半導体基板、２…ｐ型半導体領域、３…溝、４…ゲート絶縁膜、５…ゲード電極、６…ｎ型半導体領域、７…絶縁膜、９…配線、９ａ…ＴｉＷ膜、９ｂ…Ｔｉ膜、１０ａ…ｎ型半導体領域、１０ｂ…ｐ型半導体領域、１１ａ…Ｎｉ膜、１１ｂ…Ｔｉ膜、１２…最終保護膜、１２ａ…ボンディング開口、１３ａ…Ｎｉ膜、１３ｂ…Ａｕ膜、１４，１５…電極
【図１】
0004768231.tif 000002
【図２】
0004768231.tif 000003
【図３】
0004768231.tif 000004
【図４】
0004768231.tif 000005
【図５】
0004768231.tif 000006
【図６】
0004768231.tif 000007
【図７】
0004768231.tif 000008
【図８】
0004768231.tif 000009
【図９】
0004768231.tif 000010
【図１０】
0004768231.tif 000011
【図１１】
0004768231.tif 000012
【図１２】
0004768231.tif 000013