(57)【特許請求の範囲】
【請求項１】
入力電源１に並列に第１のトランス３１の一次巻線と第１のスイッチ素子１１の直列回路を接続し、該第１のトランス３１の二次巻線に並列に第１の整流素子２１と第１のコンデンサ３の直列回路を接続し、該第１のコンデンサ３に並列に負荷４を接続したスイッチング電源装置において、該第１のトランス３１の一次巻線と第１のスイッチ素子１１の直列回路に直列に第１のチョーク２と第２のスイッチ素子１２の直列回路を挿入し、該入力電源１と該第１のスイッチ素子１１の直列回路に並列に第２の整流素子２２を接続し、該入力電源１と該第１のチョーク２の直列回路に並列に第３のスイッチ素子１４と第２のトランス３２の一次巻線と第４のスイッチ素子１３の直列回路を接続し、該第１のコンデンサ３に並列に該第２のトランス３２の二次巻線と第３の整流素子２３の直列回路を接続し、該入力電源１と該第３のスイッチ素子１４の直列回路に並列に第４の整流素子２６を接続したことを特徴とするスイッチング電源装置。
【請求項２】
第１のスイッチ素子とトランスの一次巻線と第２のスイッチ素子の直列回路、該トランスの二次巻線と第１の整流素子の直列回路、及び一端が該トランスの一次巻線と第１のスイッチ素子の接続点に接続された第２の整流素子からなり、第１のスイッチ素子とトランスの一次巻線と第２のスイッチ素子の直列回路の両端を第１の入力端子対、第２の整流素子の他端を第２の入力端子、該トランスの二次巻線と第１の整流素子の直列回路の両端を出力端子対とする回路ブロックを任意の数だけ設け、前記各回路ブロックは出力端子対を第１のコンデンサに接続し、第１の入力端子対を第１のチョークと入力電源の直列回路に接続し、第２の入力端子を第１のチョーク２と入力電源の接続点に接続したことを特徴とする請求項１のスイッチング電源装置。
【請求項３】
各スイッチ素子と並列に整流素子を接続したことを特徴とする請求項１又は請求項２のスイッチング電源装置。
【請求項４】
各スイッチ素子と整流素子の並列回路の代わりにMOSFETを用いたことを特徴とする請求項３のスイッチング電源装置。
【請求項５】
第１乃至第４整流素子のうち、任意の整流素子に並列にスイッチ素子を接続したことを特徴とする請求項１、請求項２、請求項３、又は請求項４のスイッチング電源装置。
【請求項６】
第１乃至第４整流素子のうち、任意の整流素子をMOSFETに置き換えたことを特徴とする請求項１、請求項２、請求項３、又は請求項４のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷急変に対する高速応答性に優れ、低電圧大電流出力に向いたスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
低電圧出力のスイッチング電源では、変換効率向上のために同期整流方式を適用する例が多いが、例えばフォワードコンバータの場合、いくつかの問題点が存在する。
【０００３】
第１の問題点として、貫通電流の問題がある。トランスが励磁されているときに、フライホイール側のスイッチ素子が導通していると、電流を阻止する素子がなくなり、入力電源を短絡することになる。このときに流れる電流が貫通電流であり、貫通電流が流れると素子にストレスを与え、変換効率が低下する問題がある。これを避けるために、フライホイール側のスイッチ素子は、トランスが励磁されるタイミングより早めに非導通とする、いわゆるデッドタイムを設ける必要がある。しかしながらデッドタイムの設定を長くしすぎると、同期整流方式のメリットが薄れて変換効率の低下を招き、短くしすぎると部品のばらつきで貫通電流が流れる危険性が増大する。このことは低電圧大電流出力のスイッチング電源で特に顕著にあらわれる。このため貫通電流を避けつつ変換効率の低下を最小限におさえる最適なデッドタイムの設定が困難である。
【０００４】
第２の問題点は、負荷急変に対する高速応答性という観点から見ると、チョークの励磁期間に制約がある点である。負荷電流が急変したときに出力電圧の変動を最小限に抑えるためには、チョーク電流は負荷電流に速やかに追従しなくてはならない。これは（負荷電流−チョーク電流）が出力コンデンサから流れ出すことから明らかである。
図６は負荷電流(A)と、それに対する理想のチョーク電流(B)を示した波形である。これはチョークが励磁されるデューティを100%とした場合の波形である。また、制御回路の遅れはないものとしている。しかしながら、フォワードコンバータではトランスの励磁期間とチョークの励磁期間が等しいため、トランスの制約条件からチョークが励磁されるデューティを100%とする事はできない。トランスが飽和する危険性があること、スイッチ素子の印加電圧が増大することから、５０〜６０％が実用的な最大デューティである。したがって、実際のチョーク電流動作は(C)に示すような波形となる。理想波形(B)と比べると、明らかに応答が遅れていることがわかる。このように、チョークが励磁されるデューティに制約があるため、負荷急変に対する高速応答性にも制約がある問題があった。
【０００５】
第３の問題は、大電流出力の場合、チョークが大型化することである。これはリップル分を除き、出力電流とチョーク電流が等しいためである。近年、マイクロプロセッサの電源電圧は低下の一途をたどり、かつ消費電流は増加傾向にあるため、チョークとしても大電流が流せるものが必要となってきた。しかしながら一方で小型化の要求もあるわけだが、チョークを無理に小型化すると、直流抵抗が増えて導通損失が増大するため、チョークが大型化する傾向があった。
【０００６】
第４の問題は、出力から入力へエネルギーが逆流することである。これは同期整流により、チョーク電流がマイナスになる状態が成立するためである。エネルギーの逆流があると、並列運転時に問題が発生する場合がある。例えば、同期整流化したフォワードコンバータを並列運転する場合、出力電圧の設定に差があると、設定電圧の高いものから低いものにエネルギーが流れ込み、設定電圧の低いコンバータでは、出力から入力にエネルギーが流れるようになる。各コンバータの入力に保護用のヒューズがあり、逆流しているコンバータのヒューズが何らかの原因により切れた場合、そのコンバータは破損する。これはエネルギーの行き場がなくなって、一次側の電圧が上昇する為である。このような問題を避けるため、例えば軽負荷では同期整流用スイッチ素子の駆動をやめるなど、保護回路を追加する必要があった。
【０００７】
これらの問題点を解決する為に出願人等は先に図２、図３及び図４に示す回路を提案した。(特願平２００１−１６６１８７、特願平２００１−１３７００１、特願平２００１−１０６８２９)図４は前記４つの問題点を解決することが可能である。しかしながら従来のフォワードコンバータと比較して、部品点数が大幅に増える点が問題である。特に、絶縁が必要なことから外形寸法が大きくなりがちなトランスが４つ必要であることが、電源の小型化に対する阻害要因となる。図３はこの問題を解決したもので、トランスが２つで済む。これにより、トランスと二次側の整流素子の数が減り、電源の小型化に寄与する。しかしながら、トランスの一次巻線はやはり４つ必要であり、各トランスの構成は図４に比し複雑化している。図２はこれらの対策として、トランスが２つでかつ各トランスの構成を簡単にした回路で、これによりトランスの一次巻線が減り、トランスの小型化に寄与する。唯この回路は、一次側のハイサイドスイッチとローサイドスイッチで異なる耐圧のものが必要となる。これはハイサイドスイッチにはチョークの電圧とトランスのフライバック電圧が加算された電圧が印加されるのに対し、ローサイドスイッチには入力電圧とチョークの電圧とトランスのフライバック電圧が加算された電圧が印加される事によるものである。図２の動作波形を図５に示す。入力電圧７５Ｖ、出力電圧１．５Ｖ、出力電流１００Ａとした。Ｑ１、４がローサイドスイッチ、Ｑ２、３がハイサイドスイッチであるが、これを見るとハイサイドスイッチとして100V耐圧の素子が、ローサイドスイッチとして200V耐圧の素子が必要であることがわかる。このためローサイドスイッチは高耐圧の素子である必要があり、導通損失が増える問題があった。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、前記の問題点を解決する回路を提供することにある。
【０００９】
【課題を解決するための手段】
入力電源に並列に第１のトランスの一次巻線と第１のスイッチ素子の直列回路を接続し、該第１のトランスの二次巻線に並列に第１の整流素子と第１のコンデンサの直列回路を接続し、該第１のコンデンサに並列に負荷を接続したスイッチング電源装置において、該第１のトランスの一次巻線と第１のスイッチ素子の直列回路に直列に第１のチョークと第２のスイッチ素子の直列回路を挿入し、該入力電源と該第１のスイッチ素子の直列回路に並列に第２の整流素子を接続し、該入力電源と該第１のチョークの直列回路に並列に第３のスイッチ素子と第２のトランスの一次巻線と第４のスイッチ素子の直列回路を接続し、該第１のコンデンサに並列に該第２のトランスの二次巻線と第３の整流素子の直列回路を接続し、該入力電源と該第３のスイッチ素子の直列回路に並列に第４の整流素子を接続する事により課題を解決する。同期整流にする場合は、第１の整流素子と第３の整流素子にそれぞれ並列にスイッチ素子をつければよい。
【００１０】
【発明の実施の形態】
本発明の実施例(基本回路)を図１に示す。二次側の回路構成は従来例(図２)と同じである。従来例と同一符号は同等部分を示す。図２のスイッチ１２と１３の挿入場所を変更したのが図１であると考えることが出来る。図２は、チョーク２のリセット電流を流すルートとしてチョーク２、トランス３１、ダイオード２２、スイッチ１２のルートとチョーク２、トランス３２、ダイオード２６、スイッチ１３のルートの二つがあるが、図１はこのルート内でスイッチ１２、１３の場所をチョークとトランスの間に変更したものである。したがって、図１は図２とほぼ同じ動作となる。
【００１１】
スイッチ素子１１、１４が出力電圧制御を行う為のメインスイッチであり、交互にオンさせる。スイッチ素子１２、１３はチョーク２のリセット電流を流すルートとトランス３１、３２のリセット条件を確保するための補助スイッチである。スイッチ素子１２、１３の動作条件は、スイッチ素子１１がオンの時はスイッチ素子１２もオンであること、スイッチ素子１４がオンの時はスイッチ素子１３もオンであること、スイッチ素子１１と１４が両方オフの時は、スイッチ素子１２か１３のどちらかがオンしている必要がある事である。また、スイッチ素子１２、１３のオフ期間は、トランス３１、３２のリセット条件を確保する様に決める必要がある。上記の条件により以下の動作説明では、スイッチ素子１２は一周期の０％〜５０％でオン、スイッチ素子１３は一周期の５０％〜１００％でオンすると決める。また、スイッチ素子１１は０％〜５０％の間でオンさせ、スイッチ素子１４は５０％〜１００％の間でオンさせてパルス幅制御をかけるものとする。尚、パルス幅制御に限らず他の制御方法を用いてもよい。
【００１２】
次に動作を説明する。先ず、スイッチ素子１１と１２がオンすると、入力電源からチョーク２、スイッチ素子１２、トランス３１の一次巻線、スイッチ素子１１のルートで電流が流れ、同時に整流素子２１が導通する。チョーク２には（入力電圧−出力電圧×トランス３１の一次／二次巻数比）の電圧がかかるため、電流が直線的に増加する。スイッチ素子１１がオフすると、チョーク２のリセット電流がスイッチ素子１２、トランス３１の一次巻線、整流素子２２のルートで流れる。整流素子２１は導通したままである。チョーク２の電圧は（出力電圧×トランス３１の一次／二次巻数比）でクランプされる為、電流が直線的に減少する。次にスイッチ素子１３、１４がオンすると、入力電源からチョーク２、スイッチ素子１３、トランス３２の一次巻線、スイッチ素子１４のルートで電流が流れ、同時に整流素子２３が導通する。チョーク２には（入力電圧−出力電圧×トランス３２の一次／二次巻数比）の電圧がかかるため、電流が直線的に増加する。スイッチ素子１４がオフすると、チョーク２のリセット電流がスイッチ素子１３、トランス３２の一次巻線、整流素子２６のルートで流れる。整流素子２３は導通したままである。チョーク２の電圧は（出力電圧×トランス３２の一次／二次巻数比）でクランプされる為、電流が直線的に減少する。
【００１３】
この回路ではローサイドスイッチに高耐圧の素子を使う必要はない。これは図１のダイオード２２、２６により入力電圧以上の電圧が印加されない為である。
ローサイドスイッチとハイサイドスイッチが両方オフしたときに、この二つの素子に印加される合計電圧は、入力電圧とチョークの電圧とトランスのフライバック電圧が加算された電圧である。前述したようにローサイドスイッチの印加電圧は最大でも入力電圧であるので、ハイサイドスイッチには残りのチョークの電圧とトランスのフライバック電圧が加算された電圧が印加される。これは従来(図２)におけるハイサイドスイッチと同じ電圧である。したがって、例えば入力電圧３６Ｖ〜７５Ｖで設計した場合、ローサイドスイッチ、ハイサイドスイッチの両方に耐圧100Vの素子を使うことが可能である。これにより、ローサイドスイッチの導通損失は耐圧200Vの素子を使用した場合と比べて、大幅に減少する。ハイサイドスイッチに流れる電流は増えるが、ローサイドスイッチのオン幅が広い場合、それによる損失増加分を上回るローサイドスイッチの導通損失低減が見込まれる。また、同じ部品が使えるため、部品の種類が減るメリットもある。
【００１４】
図７は図１のシミュレーション用の回路図で、図１との相違点は、二次側を同期整流とし(QD1,QD3を追加)、そのために整流素子D1,D3をマイナス側に移動したこと、トランスリセット用の巻線とダイオードD4,D5を追加したこと、MOSFETを想定してスイッチ素子１〜４に並列にダイオードDQ1〜DQ4を接続した事である。なおLm1、Lm2はトランスの励磁インダクタンスを表している。
【００１５】
図８は図７のシミュレーション結果を示す各部動作波形図で、図８では二周期の動作波形を示した。シミュレーション回路の入出力条件は、入力電圧４８Ｖ、出力電圧１．５Ｖ、出力電流１００Ａである。又Q2、3は先に説明したようにデューティ５０％固定とし、QD1、QD3はそれぞれQ2、Q3と同期させた。図８から前述の動作説明と同じ動作となっていることがわかる。また、図９は入力電圧を７５Ｖとしたときのシミュレーション結果を示す各部動作波形図である。Q1、2、3、4は全て100V耐圧でよいことがわかる。
【００１６】
図７の回路では貫通電流の問題が発生しない。Q1,Q2,Q3,Q4,QD1,QD3のすべてのスイッチ素子が同時にオンしても、D2、D6が短絡電流を阻止するためである。したがって従来の貫通電流を避けつつ変換効率の低下を最小限におさえる様な最適なデッドタイムの設定が困難である、という問題は存在しない。そもそもデッドタイムが不要なので、同期整流方式のメリットが薄れて変換効率の低下を招く事がなく、結果として高効率化に寄与する。
【００１７】
またチョークの大型化の問題も解決する。これは、チョークが一次側に存在する為、チョーク電流がトランスによって巻数比変換される事によるものである。このためチョーク電流は大幅に減少し、チョークの大型化を避けることができる。例えば、図７ではトランスの巻数比が16:1であるため、チョーク電流の平均値は100/16=6.25Aとなる。図８のQ2、3の電流を合成したものがチョークの電流であるが、ほぼその値となっていることがわかる。
【００１８】
又、図７の回路では、チョークの励磁期間、リセット期間共０％から１００％まで変えることが可能である。Q1,Q4のオンデューティを５０％とすればチョークの励磁期間は１００％となり、Q1,Q4のオンデューティを０％とすればチョークのリセット期間は１００％となる。したがってチョーク電流動作は制御回路の遅れがない場合、図６の理想波形となり、高速応答性に対する制約はなくなる。
【００１９】
図１はチョーク電流を二分割してトランス３１、３２に流す回路であるが、本発明は分割数が二に限定されるものではない。任意の分割数にすることが可能である。
分割数を三に増やした回路が図10である。このように点線で囲った回路ブロックを追加していけば、分割数をいくらでも増やすことが可能である。
分割数を増やすことにより、チョークのリップル電流が減っていくメリットがある。同じリップル電流でよければチョークのインダクタンス値を下げることができ、高速応答に有利となる。
【００２０】
又、本発明ではエネルギーが逆流するという問題が発生しない。これはチョークのリセット電流が流れるルートには整流素子があり、チョーク電流が逆流しないためである。したがって、出力から入力へエネルギーが流れることはない。尚、エネルギーを逆流させたい場合には、図１の整流素子２２、２６に並列にスイッチ素子を接続すればよい。ただし、貫通電流が流れる事があり得るので、各スイッチ素子の駆動タイミングには注意を払う必要がある。例えば図１の場合、スイッチ素子１１と整流素子２２に並列に接続したスイッチ素子を同時に導通させると貫通電流が流れる。
【００２１】
本発明には、ゼロ電流スイッチングが可能である為に、発生する電圧サージが小さいメリットもある。現実の回路にはトランスの漏れインダクタンスや配線のインダクタンスなど、意図的に挿入したのではない寄生インダクタンスが存在するが、これが通常のスイッチング電源では電圧サージの発生要因となる。これは、寄生インダクタンスに流れる電流が、スイッチング時に流れるルートを失ってハイインピーダンス部に流れるためである。本発明では、ハイサイドスイッチを駆動するタイミングを工夫することにより、この問題を回避することが可能である。
【００２２】
図１１は図７に対してインダクタンスＬＬ１、２を追加したシミュレーション用回路図である。ＬＬ１、２はトランスの漏れインダクタンスを想定している。図１２は図１１のシミュレーション結果を示す各部動作波形である。二周期の動作波形を示した。図８との相違点は、ハイサイドスイッチをオンさせる期間を0〜50%、50〜100%から0〜55%、50〜105%に変えたことである。
ハイサイドスイッチＱ２とＬＬ１、Ｑ３とＬＬ２は直列に接続されており、Ｑ２、３のプラス側電流とＬＬ１、２の電流は等しい。したがってＱ２、３の電流がプラスの時、即ちＬＬ１、２に電流が流れているときにＱ２、３をオフさせるとＬＬ１、２に流れる電流はルートを失い、電圧サージが発生する。図１１ではこの問題が回避されている。即ち、Ｑ２、３電流がゼロになってからＱ２、３がオフされている。このため、電圧サージが発生しない。
【００２３】
このような動作が可能となるのは、ＬＬ１、２に電流を減らす向きの電圧が印加される為である。ハイサイドスイッチのオン期間を延長すると、ハイサイドスイッチがオンしている時に、反対側のトランスに接続されたローサイドスイッチがオンするようになる。ローサイドスイッチがオンするとチョークＬｉの電圧が反転するため、ＬＬ１、２にそれまでとは逆向きの電圧が印加されるのである。
【発明の効果】
以上のように本発明によれば、同期整流による貫通電流の問題がなく、負荷急変に対する高速応答性に優れ、チョークの大型化を抑制し、エネルギー逆流の問題のない低電圧大電流出力向けのスイッチング電源を簡素な構成のトランスで、なおかつ一次側スイッチ素子を同一素子で構成することが可能となり、電源の小型化、低コスト化に寄与する。
【図面の簡単な説明】
【図１】本発明の実施例回路図(基本回路)
【図２】従来の回路図
【図３】従来の回路図
【図４】従来の回路図
【図５】図2の各部動作波形図
【図６】負荷電流とチョーク電流の波形図
【図７】図１シミュレーション用の回路図
【図８】図７の各部動作波形図
【図９】図７の各部動作波形図
【図１０】本発明の他の実施例回路図
【図１１】図１シミュレーション用の回路図
【図１２】図１１の各部動作波形図
【符号の説明】
１ 入力電源
２ チョーク
３ コンデンサ
４ 負荷
１１〜１４   スイッチ素子
２１〜２６   整流素子
３１〜３４   トランス
【図１】
0004716613.tif 000002
【図２】
0004716613.tif 000003
【図３】
0004716613.tif 000004
【図４】
0004716613.tif 000005
【図５】
0004716613.tif 000006
【図６】
0004716613.tif 000007
【図７】
0004716613.tif 000008
【図８】
0004716613.tif 000009
【図９】
0004716613.tif 000010
【図１０】
0004716613.tif 000011
【図１１】
0004716613.tif 000012
【図１２】
0004716613.tif 000013