(57)【特許請求の範囲】
【請求項１】
支持基板上にシードメタル層を形成する工程と、
前記シードメタル層上に、第１の配線を含む配線層を形成する工程と、
前記配線層を形成する工程よりも後に、前記支持基板を除去する工程と、
前記支持基板を除去する工程よりも後に、前記シードメタル層をパターニングして第２の配線とする工程と、
を含み、
前記配線層を形成する工程は、
前記シードメタル層上に絶縁性樹脂層を形成する工程と、前記絶縁性樹脂層中にビアプラグを形成する工程と、前記ビアプラグが形成された前記絶縁性樹脂層上に前記第１の配線を形成する工程とを、含み、
前記ビアプラグを形成する工程において、前記シードメタル層を給電層として、電解めっきにより前記ビアプラグを形成する半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第１の配線を形成する工程においては、密着導電膜を介して、前記絶縁性樹脂層上に前記第１の配線を形成する半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記絶縁性樹脂層を形成する工程においては、前記シードメタル層上に絶縁性樹脂を塗布した後に、当該絶縁性樹脂を焼成する半導体装置の製造方法。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置の製造方法において、
前記絶縁性樹脂層を形成する工程においては、絶縁性樹脂として感光性ポリイミド樹脂を用い、
前記ビアプラグを形成する工程においては、フォトリソグラフィーにより前記ビアプラグ用のビアホールを形成する半導体装置の製造方法。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置の製造方法において、
前記支持基板を除去する工程よりも前に、前記配線層上に複数の半導体チップを固定する工程と、
前記複数の半導体チップを一括して覆うように封止樹脂を形成する工程と、を更に含む半導体装置の製造方法。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置の製造方法において、
前記シードメタル層をパターニングして第２の配線とする工程においては、当該パターニングをウエットエッチングにより実行する半導体装置の製造方法。
【請求項７】
請求項１乃至６いずれかに記載の半導体装置の製造方法において、
前記支持基板を除去する工程よりも後に、前記シードメタル層を給電層とした電解めっきにより、当該シードメタル層上に金属膜を形成する工程を更に含む半導体装置の製造方法。
【請求項８】
請求項１乃至７いずれかに記載の半導体装置の製造方法において、
無電解めっきにより、前記第２の配線層上に金属膜を形成する工程を更に含む半導体装置の製造方法。
【請求項９】
第１のビアプラグが設けられた絶縁性樹脂層と、
前記絶縁性樹脂層の第１面上に設けられた密着導電膜と、
前記密着導電膜上に設けられ、前記第１のビアプラグと電気的に接続された第１の配線と、
前記絶縁性樹脂層の第２面上に直接に設けられ、前記第１のビアプラグと電気的に接続された第２の配線と、
を備え、
前記第１のビアプラグと前記第２の配線とは、同一の金属によって一体に形成されていることを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記絶縁性樹脂層の前記第１面側に設けられた半導体チップと、
前記絶縁性樹脂層の前記第２面側に設けられた外部電極端子と、を更に備える半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記半導体チップを覆う封止樹脂を更に備える半導体装置。
【請求項１２】
請求項１０または１１に記載の半導体装置において、
前記第２面側に設けられた第２の半導体チップを更に備える半導体装置。
【請求項１３】
請求項９乃至１２いずれかに記載の半導体装置において、
前記絶縁性樹脂層を構成する絶縁性樹脂は、感光性ポリイミド樹脂である半導体装置。
【請求項１４】
請求項９乃至１３いずれかに記載の半導体装置において、
前記絶縁性樹脂層の前記第２面側に設けられ、一端が前記第１のビアプラグに接続された第２のビアプラグを更に備え、
前記第１および第２のビアプラグは、第２の密着導電膜を介して互いに接続されている半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、
前記第２のビアプラグの他端に接続された第３の配線を更に備える半導体装置。
【請求項１６】
請求項１４または１５に記載の半導体装置において、
前記第１のビアプラグは、前記第２のビアプラグに近づくにつれて断面積が徐々に小さくなるテーパ状をしており、
前記第２のビアプラグは、前記第１のビアプラグに近づくにつれて断面積が徐々に小さくなるテーパ状をしている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法としては、例えば特許文献１，２に記載されたものがある。特許文献１に記載の方法においては、支持層とキャリア銅箔とからなる支持基板上に形成された極薄銅箔上に配線層を形成している。続いて、極薄銅箔との界面で支持基板を剥離することにより当該支持基板と配線層とを分離した後、配線層から極薄銅箔を除去している。
【０００３】
一方、特許文献２に記載の方法においては、転写用基板上にパターニングされた配線を形成した後、当該配線上に半導体基板を載置した状態で樹脂封止している。続いて、配線との界面で転写用基板を剥離することにより、当該転写用基板と半導体パッケージとを分離している。
【特許文献１】特開２００５−１０１１３７号公報
【特許文献２】特開平８−１６７６２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者らは、上述の従来技術には、以下の課題があることを見出した。すなわち、特許文献１の方法では、極薄銅箔が最終的には配線層から除去されてしまうため、銅箔が無駄になってしまう。このことは、半導体装置の製造コストの増大につながる。
【０００５】
また、特許文献２の方法では、転写用基板上に形成されるのはパターニングされた配線である。したがって、その配線上に絶縁膜を形成した後で当該絶縁膜上に別の配線を形成することにより、配線層を得ようとすると、転写用基板上に形成された上記配線の凹凸に起因して、当該配線層の平坦性が損なわれてしまう。
【課題を解決するための手段】
【０００６】
本発明による半導体装置の製造方法は、支持基板上にシードメタル層を形成する工程と、上記シードメタル層上に、第１の配線を含む配線層を形成する工程と、上記配線層を形成する工程よりも後に、上記支持基板を除去する工程と、上記支持基板を除去する工程よりも後に、上記シードメタル層をパターニングして第２の配線とする工程と、を含み、
上記配線層を形成する工程は、
上記シードメタル層上に絶縁性樹脂層を形成する工程と、上記絶縁性樹脂層中にビアプラグを形成する工程と、上記ビアプラグが形成された上記絶縁性樹脂層上に上記第１の配線を形成する工程とを、含み、
上記ビアプラグを形成する工程において、上記シードメタル層を給電層として、電解めっきにより上記ビアプラグを形成することを特徴とする。
【０００７】
この方法においては、シードメタル層をパターニングすることにより、第２の配線を形成している。これにより、製造される半導体装置においてシードメタル層は、除去されることなく、配線として利用されることになる。また、第２の配線を形成するために、シードメタル層とは別に追加的な金属膜を形成する必要がない。したがって、製造コストの増大を抑制することができる。
【０００８】
さらに、配線層は、パターニングされる前のシードメタル層上に形成される。これにより、平坦なシードメタル層上に配線層を形成できるため、高い平坦性を有する配線層を得ることが可能である。
【発明の効果】
【０００９】
本発明によれば、製造コストの増大を抑制しつつ、高い平坦性を有する配線層を得ることが可能な半導体装置およびその製造方法が実現される。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１１】
図１は、本発明による半導体装置の一実施形態を示す断面図である。半導体装置１は、配線層１０、配線２０、半導体チップ３０、半田ボール４０、および封止樹脂５０を備えている。配線層１０は、絶縁性樹脂層１２、ビアプラグ１４、密着導電膜１６、および配線１８を有している。
【００１２】
絶縁性樹脂層１２を構成する絶縁性樹脂は、例えば、ＰＢＯ（ポリベンゾオキサゾール）またはポリイミド樹脂である。ポリイミド樹脂は、感光性ポリイミド樹脂であってもよく、非感光性ポリイミド樹脂であってもよい。絶縁性樹脂層１２中には、ビアプラグ１４（第１のビアプラグ）が設けられている。このビアプラグ１４は、絶縁性樹脂層１２を貫通している。本実施形態においてビアプラグ１４は、銅によって形成されている。
【００１３】
絶縁性樹脂層１２の面Ｓ１（第１面）上には、密着導電膜１６（第１の密着導電膜）が設けられている。この密着導電膜１６は、ビアプラグ１４の一端に接続されている。本実施形態において密着導電膜１６は、多層の金属膜として構成された密着金属膜である。密着導電膜１６の最上層（配線１８に接する層）は、配線１８と同一の金属によって形成されていることが好ましい。本実施形態において密着導電膜１６は、チタン膜および銅膜からなる２層構造をしている。すなわち、密着導電膜１６は、面Ｓ１上に設けられたチタン膜と、チタン膜上に設けられた銅膜とにより構成されている。
【００１４】
密着導電膜１６上には、配線１８（第１の配線）が設けられている。本実施形態において配線１８は、銅配線である。この配線１８は、密着導電膜１６を介して、ビアプラグ１４と電気的に接続されている。
【００１５】
絶縁性樹脂層１２の面Ｓ２（第２面）上には、配線２０（第２の配線）が直接に設けられている。配線２０は、ビアプラグ１４の他端（密着導電膜１６と反対側の端部）に直接に接続されることにより、ビアプラグ１４と電気的に接続されている。具体的には、配線２０は、ビアプラグ１４と同一の金属（本実施形態では銅）によって、ビアプラグ１４と一体に形成されている。このように、配線２０は、密着導電膜またはバリアメタル等を介在させることなく、絶縁性樹脂層１２およびビアプラグ１４上に直接に設けられている。配線２０は、例えば、グランドプレーンとして用いられる。また、配線２０上には、レジスト膜６２が設けられている。
【００１６】
なお、半導体装置１において、絶縁性樹脂層１２の表面は粗化されていない。したがって、上述した密着導電膜１６および配線２０は、絶縁性樹脂層１２の滑らかな面上に設けられている。同様に、ビアプラグ１４用のビアホールの側面も粗化されていない。したがって、絶縁性樹脂層１２とビアプラグ１４との境界面も滑らかである。
【００１７】
絶縁性樹脂層１２の面Ｓ１側には、半導体チップ３０が設けられている。半導体チップ３０は、半田３２によって配線１８に接続されている。ここで、面Ｓ１上には、上述の密着導電膜１６および配線１８を覆うソルダーレジスト６４が設けられている。半田３２は、このソルダーレジスト６４に設けられた開口部を通じて、配線１８と半導体チップ３０とを接続している。また、半導体チップ３０は、ソルダーレジスト６４と間隔を置いて、ソルダーレジスト６４上に配置されている。半導体チップ３０とソルダーレジスト６４との間の間隙には、アンダーフィル樹脂６６が充填されている。
【００１８】
絶縁性樹脂層１２の面Ｓ２側には、半田ボール４０が設けられている。半田ボール４０は、ビアプラグ１４のうち、上述の配線２０に接続されていないものに接続されている。この半田ボール４０は、半導体装置１の外部電極端子である。
【００１９】
ソルダーレジスト６４上には、半導体チップ３０を覆う封止樹脂５０が設けられている。本実施形態において封止樹脂５０は、半導体チップ３０の側面および上面の全体を覆っている。
【００２０】
図２〜図６を参照しつつ、本発明による半導体装置の製造方法の一実施形態として、半導体装置１の製造方法を説明する。まず、支持基板７０上に、スパッタ等により、シードメタル層２０ａを形成する。このとき、支持基板７０とシードメタル層２０ａとの間に、剥離層を形成してもよい。本実施形態において支持基板７０は、シリコン基板である（図２（ａ））。
【００２１】
次に、シードメタル層２０ａ上に、感光性ポリイミド等の絶縁性樹脂を塗布した後、その絶縁性樹脂を焼成する。焼成温度は、例えば３５０℃である。これにより、絶縁性樹脂層１２が形成される。続いて、その絶縁性樹脂層１２に、フォトリソグラフィー等によりビアホール１３を形成する（図２（ｂ））。
【００２２】
その後、ビアホール１３を埋めるようにビアプラグ１４を形成する。ビアプラグ１４の形成は、例えば、シードメタル層２０ａを給電層とした電解めっきにより行うことができる（図３（ａ））。なお、ビアプラグ１４がビアホール１３を完全に埋めるようにする必要はなく、形成されたビアプラグ１４が絶縁性樹脂層１２に対して窪んでいてもよい。
【００２３】
次に、スパッタまたは蒸着等により、ビアプラグ１４が形成された絶縁性樹脂層１２上にチタン膜および銅膜を順に成膜する。続いて、銅膜上にレジスト膜を設けた後、そのレジスト膜に開口部を形成する。この開口部は、配線１８が形成される位置に設けられる。この状態で、例えばシードメタル層２０ａを給電層とした電解めっきを行うことにより、上記開口部中に配線１８を形成する。その後、レジスト膜ならびに銅膜およびチタン膜をエッチバックすることにより、密着導電膜１６および配線１８が形成される。このエッチバックは、例えば、硫酸と過酸化水素との混合液またはＨＦ（フッ化水素）をエッチング液としたウエットエッチングにより行うことができる。以上により、配線層１０が形成される。
【００２４】
続いて、密着導電膜１６および配線１８を覆うようにして絶縁性樹脂層１２上にソルダーレジスト６４を形成した後、フォトリソグラフィー等により、ソルダーレジスト６４に開口部３１を形成する（図３（ｂ））。
【００２５】
次に、開口部３１を通じて半導体チップ３０の電極（半田３２）を配線１８に接続することにより、配線層１０上に半導体チップ３０を固定する。図示しないが、本実施形態において配線層１０上には、互いに間隔を置いて複数の半導体チップ３０が固定される。その後、半導体チップ３０とソルダーレジスト６４との間の間隙に、アンダーフィル樹脂６６を充填する（図４（ａ））。続いて、これら複数の半導体チップ３０を一括して覆うように、封止樹脂５０を形成する（図４（ｂ））。
【００２６】
次に、支持基板７０を除去する（図５（ａ））。この除去は、研削、化学的機械的研磨またはエッチング等により行う。これらは、組み合わせて行うことも可能で、支持基板７０を研削した後、残った部分を、化学的機械的研磨もしくはエッチング、またはその両方を用いて除去することができる。エッチングは、ドライエッチングまたはウェットエッチングのどちらでも用いることができるが、最終除去の工程をドライエッチにすると、エッチング選択比が大きく取れるために、シードメタル層２０ａを安定的に残すことが可能となる。また、シードメタル層２０ａとの界面で支持基板７０を剥離することにより、支持基板７０の除去を行ってもよい。なお、支持基板７０を除去した後に、シードメタル層２０ａを給電層とした電解めっきにより、シードメタル層２０ａ上に金属膜を形成してもよい。支持基板７０を除去した後、半導体チップ３０同士の間をダイシングすることにより、図５（ａ）に示す構造体を複数得る。
【００２７】
続いて、シードメタル層２０ａ上に、スクリーン印刷法等により、シードメタル層２０ａのパターニングに用いられるレジスト膜６２を形成する。ただし、レジスト材料を塗布した後に、レーザーアブレーションでパターニングすることにより、レジスト膜６２を形成してもよい（図５（ｂ））。
【００２８】
次に、レジスト膜６２をマスクとしたウエットエッチング等により、シードメタル層２０ａをパターニングして配線２０とする（図６）。なお、配線２０を形成した後に、レジスト膜６２を除去し、無電解めっきにより、配線２０上に金属膜を形成してもよい。続いて、半田ボール４０を形成することにより、図１に示す半導体装置１が得られる。
【００２９】
本実施形態の効果を説明する。本実施形態においては、シードメタル層２０ａをパターニングすることにより、配線２０を形成している。これにより、製造される半導体装置１においてシードメタル層２０ａは、除去されることなく、配線２０として利用されることになる。また、配線２０を形成するために、シードメタル層２０ａとは別に追加的な金属膜を形成する必要がない。したがって、製造コストの増大を抑制することができる。
【００３０】
さらに、配線層１０は、パターニングされる前のシードメタル層２０ａ上に形成される。これにより、平坦なシードメタル層２０ａ上に配線層を形成できるため、高い平坦性を有する配線層１０を得ることが可能である。したがって、製造コストの増大を抑制しつつ、高い平坦性を有する配線層１０を得ることが可能な半導体装置１およびその製造方法が実現されている。
【００３１】
配線１８を形成する工程においては、密着導電膜１６を介して、絶縁性樹脂層１２上に配線１８を形成している。このように、密着導電膜１６を介在させることにより、絶縁性樹脂層１２と配線１８との間の密着性を向上させることができる。
【００３２】
絶縁性樹脂層１２を形成する工程においては、シードメタル層２０ａ上に絶縁性樹脂を塗布した後に、その絶縁性樹脂を焼成している。これにより、シードメタル層２０ａと絶縁性樹脂層１２との間の密着性を向上させることができる。ひいては、半導体装置１において、配線２０と絶縁性樹脂層１２との間の密着性を向上させることができる。
【００３３】
それゆえに、配線２０と絶縁性樹脂層１２との間で良好な密着性を得るために、密着導電膜を介在させたり、絶縁性樹脂層１２の表面を粗化したりする必要がない。これにより、配線抵抗等の電気抵抗を小さく抑えることができるとともに、高周波伝送特性を向上させることができる。
【００３４】
実際、半導体装置１においては、配線１８は密着導電膜１６を介して絶縁性樹脂層１２上に設けられている一方で、配線２０は絶縁性樹脂層１２上に直接に設けられている。これにより、両配線１８，２０と絶縁性樹脂層１２との間で良好な密着性を確保しつつも、電気抵抗が小さく且つ高周波伝送特性に優れた半導体装置１が実現されている。
【００３５】
この点について、図７および図８を参照しつつ、より詳細に説明する。これらの図は、半導体装置１の比較例に係る半導体装置を示す断面図である。図７においては、絶縁性樹脂層１０１中にビアプラグ１０２が形成されている。また、絶縁性樹脂層１０１の両面にそれぞれ、ビアプラグ１０２と接続された配線１０３，１０４が形成されている。配線１０３および配線１０４には、それぞれ半導体チップ１１１および半田ボール１１２が接続されている。
【００３６】
ここで、ビアプラグ１０２と配線１０３，１０４との間、および絶縁性樹脂層１０１と配線１０３，１０４との間には、それぞれバリアメタル１０５が設けられている。同様に、絶縁性樹脂層１０１とビアプラグ１０２との間にも、バリアメタル１０５が設けられている。しかしながら、かかる構造では、電気抵抗（特にビアプラグ１０２と配線１０３，１０４との接続部での電気抵抗）が大きくなってしまう。また、上記接続部での接続信頼性が低下してしまう。
【００３７】
また、図８においては、絶縁性樹脂層２０１中に形成されたビアホール２０２の側面を覆うようにビアプラグ２０３が設けられている。また、絶縁性樹脂層２０１の両面にそれぞれ、ビアプラグ２０３と接続された配線２０４，２０５が形成されている。配線２０４および配線２０５には、それぞれ半導体チップ２１１および半田ボール２１２が接続されている。
【００３８】
ここで、絶縁性樹脂層２０１の表面は、粗化されて樹脂粗化面２０６となっている。すなわち、ビアプラグ２０３および配線２０４，２０５は、樹脂粗化面２０６上に設けられている。しかしながら、かかる構造では、ビアプラグ２０３および配線２０４，２０５共に、電気抵抗が大きくなってしまう。そのうえ、電子散乱により、高周波伝送特性が劣化してしまう。
【００３９】
これらの比較例とは異なり、半導体装置１においては、絶縁性樹脂層１２と配線２０との間に、密着導電膜またはバリアメタル等が設けられていない。また、絶縁性樹脂層１２の表面が粗化されておらず、滑らかである。したがって、半導体装置１によれば、電気抵抗を小さく抑えられるとともに、ビアプラグと配線との間での優れた接続信頼性、および優れた高周波伝送特性を得ることができる。
【００４０】
シードメタル層２０ａを給電層とした電解めっきによりビアプラグ１４を形成した場合、ビアプラグ１４と配線２０とが同一の金属によって一体に形成された構造を容易に得ることができる。かかる構造によれば、ビアプラグ１４と配線２０との間の電気抵抗を小さく抑えることができる。また、ビアプラグ１４と配線２０との接続信頼性を向上させることができる。
【００４１】
絶縁性樹脂層１２を構成する絶縁性樹脂として感光性ポリイミド樹脂を用いた場合、フォトリソグラフィーにより、高い精度で微細なピッチのビアプラグ１４を形成することができる。
【００４２】
半導体装置１には、半導体チップ３０を覆う封止樹脂５０が設けられている。これにより、半導体装置１の機械的強度を向上させることができる。特に本実施形態において封止樹脂５０は、半導体チップ３０の側面および上面の全体を覆っている。このように半導体チップ３０が外部に露出するのを防ぐことにより、半導体装置１の信頼性を向上させることができる。ただし、封止樹脂５０を設けることは必須ではない。
【００４３】
また、半導体装置１の製造においては、後にダイシングによって分割される複数の半導体チップ３０を一括して覆うように封止樹脂５０を形成している。これにより、各半導体チップ３０を別々に樹脂封止する場合に比して、製造工程を簡略化することができる。さらに、支持基板７０を除去する前に樹脂封止しておくことにより、支持基板７０の除去後のハンドリングを容易にすることができる。
【００４４】
配線２０を形成する工程において、シードメタル層２０ａのパターニングをウエットエッチングにより実行した場合、製造コストを低く抑えることができる。この点に関し、配線２０は、絶縁性樹脂層１２の面Ｓ２側すなわち半田ボール４０が設けられる側の配線であり、半導体チップ３０が設けられる面Ｓ１側の配線１８程には精度が要求されない。したがって、ウエットエッチングによっても、充分な精度で配線２０を形成することができる。
【００４５】
支持基板７０を除去した後にシードメタル層２０ａを給電層とした電解めっきによりシードメタル層２０ａ上に金属膜を形成した場合、簡略な方法で、シードメタル層２０ａ（ひいては配線２０）を所望の厚さまで厚くすることができる。同様に、配線２０を形成した後に無電解めっきにより配線２０上に金属膜を形成した場合にも、簡略な方法で、シードメタル層２０ａを所望の厚さまで厚くすることができる。
【００４６】
上記製造方法において、支持基板７０とシードメタル層２０ａとの間に剥離層を介在させた場合、後の工程における支持基板７０の除去を容易にすることができる。例えば、剥離層として熱分解する材料を用いれば、支持基板７０を除去する工程において、熱分解温度以上に熱することにより、シードメタル層２０ａと支持基板７０とを剥離することができる。このときの加熱は、レーザー等で局所的に加熱する方法が望ましい。レーザーの波長は、支持基板７０を透過し、剥離層を透過しない波長に設定することにより、剥離層のみを局所的に加熱することができる。これとは別に、支持基板７０と剥離層との界面、または剥離層とシードメタル層２０ａとの界面の接着強度が弱くなるような材料を予め選択しておき、支持基板７０を除去する工程において、機械的な力を加えて支持基板７０を剥離してもよい。また、剥離層として、特定の溶液に溶ける材料、あるいは溶液の浸透によってシードメタル層２０ａまたは支持基板７０との密着が極端に低下するような材料を選択することによって、剥離層の側面から溶液を浸透させ、支持基板７０を剥離することも可能である。
【００４７】
半導体装置１において配線２０をグランドプレーンとする場合、シールド面を広く取れるため、高周波伝送特性が一層向上する。
【００４８】
本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、図９に示すように、絶縁性樹脂層１２の面Ｓ１側のみならず、面Ｓ２側にも半導体チップ８０（第２の半導体チップ）を設ける構成としてもよい。同図においては、半導体チップ８０が半田８２によってビアプラグ１４と接続されている。
【００４９】
また、図１０に示すように、一端がビアプラグ１４に接続されたビアプラグ９２（第２のビアプラグ）が絶縁性樹脂層１２の面Ｓ２側に設けられていてもよい。同図においては、配線２０を覆う絶縁膜６８が設けられており、その絶縁膜６８に形成された開口中にビアプラグ９２が埋め込まれている。ビアプラグ９２は、ビアプラグ１４に近づくにつれて断面積が徐々に小さくなるテーパ状をしている。ここで、ビアプラグ１４とビアプラグ９２とは、互いに異なる金属によって形成されている。また、ビアプラグ１４とビアプラグ９２とが、密着導電膜（第２の密着導電膜、図示せず）を介して互いに接続されている。この密着導電膜は、絶縁性樹脂層１２の面Ｓ２上に成膜された樹脂層（図示せず）上に設けられている。また、この密着導電膜は、密着導電膜１６と同様に、多層の金属膜として構成された密着金属膜である。さらに、絶縁膜６８上には、ビアプラグ９２の他端（ビアプラグ１４と反対側の端部）に接続された電極パッド９４が設けられている。また、電極パッド９４上には、半田ボール９６が設けられている。
【００５０】
また、図１１に示すように、ビアプラグ９２の上記他端に接続された配線９８（第３の配線）が設けられていてもよい。すなわち、絶縁性樹脂層１２の面Ｓ２側に多層配線が形成されていてもよい。この配線９８は、絶縁膜６８上に設けられた絶縁膜６９中に形成されている。さらに、配線９８には、半田ボール９９が接続されている。この半田ボール９９は、その一部が絶縁膜６９中に埋没している。
【００５１】
なお、図１０および図１１において、両ビアプラグ１４，９２は、配線２０の上面（絶縁性樹脂層１２の面Ｓ２）を境界として、互いに反対向きのテーパ状をしていてもよい。すなわち、図１２および図１３に示すように、ビアプラグ１４は、ビアプラグ９２に近づくにつれて断面積が徐々に小さくなるテーパ状をしており、ビアプラグ９２は、ビアプラグ１４に近づくにつれて断面積が徐々に小さくなるテーパ状をしていてもよい。かかる構造は、ビアプラグ１４用のビアホールとビアプラグ９２用のビアホールとが互いに反対の向きから形成されることに起因している。すなわち、前者は図中上側から下側に向けて形成されるのに対して、後者は図中下側から上側に向けて形成されることに起因している。
【００５２】
本発明による半導体装置は、３つ以上の半導体チップを備えていてもよい。３つおよび４つの半導体チップを設けた場合の例をそれぞれ図１４および図１５に示す。図１４の半導体装置は、半導体チップ３０および半導体チップ８０（図９参照）に加えて、半導体チップ３０上に設けられた半導体チップ８１（第３の半導体チップ）を備えている。半導体チップ８１は、ボンディングワイヤ８３によって配線１８と接続されている。なお、同図においては、半導体チップ８０と絶縁性樹脂層１２との間隙にアンダーフィル樹脂８４が充填されている。
【００５３】
図１５の半導体装置は、上述の半導体チップ３０，８０，８１に加えて、半導体チップ８１上に設けられた半導体チップ８５（第４の半導体チップ）を備えている。半導体チップ８５は、半田８７によって半導体チップ８１の電極（図示せず）に接続されている。これらの半導体チップ８１，８５の間隙には、アンダーフィル樹脂８９が充填されている。
【００５４】
本発明による半導体装置は、ダミーチップを備えていてもよい。ダミーチップは、絶縁性樹脂１２の面Ｓ１側で最上層に位置する半導体チップ上に設けられる。なお、絶縁性樹脂１２の面Ｓ１側に半導体チップが１つだけ設けられている場合には、その半導体チップを「最上層に位置する半導体チップ」とみなす。
【００５５】
図１６および図１７は、それぞれ図１４および図１５の半導体装置にダミーチップを設けた場合の例を示している。前者においては、半導体チップ８１上にダミーチップ９０が設けられている。後者においては、半導体チップ８５上にダミーチップ９１が設けられている。ダミーチップ９１は、面Ｓ１側に設けられた半導体チップ３０，８１，８５の何れよりも大きな面積を有している。
【００５６】
このように、ダミーチップ９０，９１を設けることにより、ダミーチップ９０，９１上の封止樹脂を薄くする、あるいは無くすことができる。それにより、半導体装置の放熱性を高めることができる。特に、図１７の半導体装置においては、ダミーチップ９１の面積を大きくしたことにより、放熱性が一層向上している。
【００５７】
図１８に示すように、半田ボール４０は、その一部がレジスト膜６２中に埋め込まれていてもよい。図１９に示すように、絶縁性樹脂層１２の面Ｓ１側に、２層以上の配線が設けられていてもよい。同図においては、ソルダーレジスト６４中にビアプラグ３０１（第３のビアプラグ）が設けられている。このビアプラグ３０１は、一端が配線１８に接続されている。ビアプラグ３０１の他端は、ソルダーレジスト６４上に設けられた配線３０２（第４の配線）に接続されている。配線３０２上には、ポスト３０３が設けられている。ポスト３０３は、例えば銅ポストである。このポスト３０３に、半田３２が接続されている。
【図面の簡単な説明】
【００５８】
【図１】本発明による半導体装置の一実施形態を示す断面図である。
【図２】（ａ）および（ｂ）は、図１の半導体装置の製造方法を示す工程図である。
【図３】（ａ）および（ｂ）は、図１の半導体装置の製造方法を示す工程図である。
【図４】（ａ）および（ｂ）は、図１の半導体装置の製造方法を示す工程図である。
【図５】（ａ）および（ｂ）は、図１の半導体装置の製造方法を示す工程図である。
【図６】図１の半導体装置の製造方法を示す工程図である。
【図７】比較例に係る半導体装置を示す断面図である。
【図８】比較例に係る半導体装置を示す断面図である。
【図９】実施形態の変形例に係る半導体装置を示す断面図である。
【図１０】実施形態の変形例に係る半導体装置を示す断面図である。
【図１１】実施形態の変形例に係る半導体装置を示す断面図である。
【図１２】実施形態の変形例に係る半導体装置を示す断面図である。
【図１３】実施形態の変形例に係る半導体装置を示す断面図である。
【図１４】実施形態の変形例に係る半導体装置を示す断面図である。
【図１５】実施形態の変形例に係る半導体装置を示す断面図である。
【図１６】実施形態の変形例に係る半導体装置を示す断面図である。
【図１７】実施形態の変形例に係る半導体装置を示す断面図である。
【図１８】実施形態の変形例に係る半導体装置を示す断面図である。
【図１９】実施形態の変形例に係る半導体装置を示す断面図である。
【符号の説明】
【００５９】
１    半導体装置
１０    配線層
１２    絶縁性樹脂層
１３    ビアホール
１４    ビアプラグ
１６    密着導電膜
１８，２０    配線
２０ａ    シードメタル層
３０    半導体チップ
３２    半田
４０    半田ボール
５０    封止樹脂
６２    レジスト膜
６４    ソルダーレジスト
６６    アンダーフィル樹脂
６８    絶縁膜
６９    絶縁膜
７０    支持基板
８０    半導体チップ
８１    半導体チップ
８２    半田
８３    ボンディングワイヤ
８４    アンダーフィル樹脂
８５    半導体チップ
８７    半田
８９    アンダーフィル樹脂
９０，９１    ダミーチップ
９２    ビアプラグ
９４    電極パッド
９６    半田ボール
９８    配線
９９    半田ボール
３０１    ビアプラグ
３０２    配線
３０３    ポスト
【図１】
0004787559.tif 000002
【図２】
0004787559.tif 000003
【図３】
0004787559.tif 000004
【図４】
0004787559.tif 000005
【図５】
0004787559.tif 000006
【図６】
0004787559.tif 000007
【図７】
0004787559.tif 000008
【図８】
0004787559.tif 000009
【図９】
0004787559.tif 000010
【図１０】
0004787559.tif 000011
【図１１】
0004787559.tif 000012
【図１２】
0004787559.tif 000013
【図１３】
0004787559.tif 000014
【図１４】
0004787559.tif 000015
【図１５】
0004787559.tif 000016
【図１６】
0004787559.tif 000017
【図１７】
0004787559.tif 000018
【図１８】
0004787559.tif 000019
【図１９】
0004787559.tif 000020