(57)【特許請求の範囲】
【請求項１】
入力クロック信号を入力し位相制御信号に応じて出力クロック信号の位相を可変させる位相補間器に対して前記位相制御信号を供給し、前記出力クロック信号を周波数変調させる制御を行うスペクトラム拡散クロック制御装置であって、
カウント動作と停止を制御するカウント動作制御信号を出力するカウント動作制御回路と、
前記カウント動作制御回路からのカウント動作制御信号がカウント動作を示すとき、入力されたクロック信号を受けてカウントし、予め定められた第１の値分カウントしたとき、第１の出力信号を出力し且つカウント値を初期値とし、前記カウント動作制御信号がカウント停止を示すとき、カウント動作を停止する第１のカウンタと、
前記第１のカウンタからの前記第１の出力信号を受け、予め定められた初期値と予め定められた第２の値との間でアップカウントとダウンカウントを行う第２のカウンタと、
前記第１及び第２のカウンタのカウント値に基づき、前記位相補間器に対して前記位相制御信号を出力するコントローラと、
を備え、
前記カウント動作制御回路は、ＳＳＣ（スペクトラム拡散クロック）機能のオン・オフを制御する制御信号と、前記第１及び第２のカウンタのカウント値とを入力し、前記制御信号がＳＳＣ機能オフを示し且つ前記第１及び第２のカウンタのカウント値がともに初期値であるときに、前記カウント動作制御信号をカウント停止を示す値に設定し、それ以外は、前記カウント動作制御信号をカウント動作を示す値に設定する、ことを特徴とするスペクトラム拡散クロック制御装置。
【請求項２】
前記入力クロック信号を入力する分周回路を前記第１のカウンタの前段に備え、前記第１のカウンタには、前記分周回路からの分周クロック信号が入力される、ことを特徴とする請求項１記載のスペクトラム拡散クロック制御装置。
【請求項３】
前記コントローラは、前記分周回路からの前記分周クロックと、前記第１及び第２のカウンタのカウント値とを入力し、前記分周クロックによって規定されるタイミングにおける前記第１及び第２のカウンタのカウント値に基づき、前記位相補間器に対して、前記位相制御信号を出力する、ことを特徴とする請求項１記載のスペクトラム拡散クロック制御装置。
【請求項４】
入力クロック信号を入力し位相制御信号に応じて出力クロック信号の位相を可変させる位相補間器に対して前記位相制御信号を供給し、前記出力クロック信号を周波数変調させる制御を行うスペクトラム拡散クロック制御装置であって、
入力されたクロック信号を受けてカウントし、予め定められた第１の値分カウントしたとき、第１の出力信号を出力し且つカウント値を初期値とする第１のカウンタと、
前記第１のカウンタからの前記第１の出力信号を受け、予め定められた初期値と予め定められた第２の値との間でアップカウントとダウンカウントを行う第２のカウンタと、
前記第１及び第２のカウンタのカウント値に基づき、前記位相補間器に対して前記位相制御信号を出力するコントローラと、
前記第１のカウンタへのクロック信号の供給、及び停止を制御するクロック制御回路と、
を備え、
前記クロック制御回路は、ＳＳＣ（スペクトラム拡散クロック）機能のオン・オフを制御する制御信号と、前記第１及び第２のカウンタのカウント値とを入力し、前記制御信号がＳＳＣ機能オフを示し且つ前記第１及び第２のカウンタのカウント値がともに初期値であるときに、前記第１のカウンタへのクロック信号の供給を停止し、それ以外は、前記第１のカウンタへクロック信号を供給する、ように制御する、ことを特徴とするスペクトラム拡散クロック制御装置。
【請求項５】
前記入力クロック信号を入力する分周回路を前記クロック制御回路の前段に備え、
前記クロック制御回路には、前記分周回路から出力される分周クロック信号が入力され、前記クロック制御回路は、前記制御信号がＳＳＣ機能オフを示し且つ前記第１及び第２のカウンタのカウント値がともに初期値であるときに、前記第１のカウンタへの前記分周クロック信号の供給を停止し、それ以外は、前記第１のカウンタへ前記分周クロック信号を供給をする、ことを特徴とする請求項４記載のスペクトラム拡散クロック制御装置。
【請求項６】
前記コントローラは、前記分周回路からの前記分周クロックと、前記第１及び第２のカウンタのカウント値とを入力し、前記分周クロックによって規定されるタイミングにおける前記第１及び第２のカウンタのカウント値に基づき、前記位相補間器に対して、前記位相制御信号を出力する、ことを特徴とする請求項５記載のスペクトラム拡散クロック制御装置。
【請求項７】
前記位相制御信号は、前記出力クロック信号の位相を遅らせるダウン信号を含む、ことを特徴とする請求項１乃至６のいずれか一に記載のスペクトラム拡散クロック制御装置。
【請求項８】
前記位相制御信号は、前記出力クロック信号の位相を遅らせるダウン信号及び／又は前記出力クロック信号の位相を進ませるアップ信号を含む、ことを特徴とする請求項１乃至６のいずれか一に記載のスペクトラム拡散クロック制御装置。
【請求項９】
入力クロック信号を入力し位相制御信号に応じて出力クロック信号の位相を可変させる位相補間器と、前記位相補間器に対して前記位相制御信号を供給し、前記出力クロック信号を周波数変調させる制御を行うスペクトラム拡散クロック制御装置と、を備えたスペクトラム拡散クロック発生装置であって、
前記スペクトラム拡散クロック制御装置として、請求項１乃至８のいずれか一に記載のスペクトラム拡散クロック制御装置を備えたことを特徴とするスペクトラム拡散クロック発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック発生回路に関し、特に、スペクトラム拡散クロック発生器（Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ  Ｃｌｏｃｋ  Ｇｅｎｅｒａｔｏｒ）に関する。
【背景技術】
【０００２】
電子機器内のクロック発生器が単一の周波数を発生すると、該周波数及び高調波の輻射が大きくなるため、周波数変調をすることで不要な輻射のピークを低減し、ＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減するスペクトラム拡散クロック発生器（ＳＳＣＧ）が用いられている。
【０００３】
近年、動作周波数の高速化が進み、並列バスでのビット間スキュー問題が顕著になるにつれ、ビット間スキューのないシリアルインターフェースが普及してきており、一般に使用されるパーソナルコンピュータ（ＰＣ）等でも用いられるようになってきている。例えば、ハードディスクとＣＰＵ間のインターフェース規格として、ＳＡＴＡ（Ｓｅｒｉａｌ  ＡＴＡ）が用いられている。ＳＡＴＡは第１世代の通信速度が１．５Ｇｂｐｓのシリアルインターフェース規格であり、ＰＣ等で使用されるためＥＭＩ対策としてスペクトラム拡散クロック（ＳＳＣ）の規格が盛り込まれている。
【０００４】
ＳＳＣＧとして、一般にパルススワロー分周器を用いたＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）が用いられているが、パルススワロー分周器、ＶＣＯ（電圧制御発振器）等を用いず、位相補間器とコントローラを用いたＳＳＣＧも知られている（特許文献１参照）。
【０００５】
また、ＳＳＣ（スペクトラム拡散クロック）動作中に一時的にＳＳＣ機能をオフにし、その後、所定時間経過後、再びＳＳＣ機能をオンにするような動作が求められるようになってきた。この動作は可逆的な切り替えも要求されるため、ＳＳＣ機能のオン・オフを滑らかに遷移することが必要となってきた。このような機能は、従来のＳＳＣＧでは実装されておらず、切り替え時に過渡的な周波数変化を生じ、通信遮断が発生することもあった。
【０００６】
本願出願人による特許文献１には、ＳＡＴＡのＳＳＣ規格（変調度：０〜−５０００ｐｐｍ、変調周波数３０ｋＨｚ〜３３ｋＨｚ）に好適とされる例（特許文献１の図４、第３の実施例）が開示されている。詳細は特許文献１の記載が参照されるが、以下、これを概説しておく。
【０００７】
特許文献１に記載されたＳＣＣＧでは、図５に示すように、位相補間器４に対してダウン信号６を供給し、入力端子１に入力されるクロック信号に対する所定量の遅延Δの発生頻度を制御し、図６に示すように、変調されたクロックを出力端子２から出力することで、「ダウンスプレッド」と呼ばれる規格に適したＳＳＣＧを実現している。
【０００８】
特許文献１では、図５の位相補間器４の位相ステップを１／６４（分解能Ｎ＝６４、入力クロック信号の周期Ｔ０（＝１／１．５ＧＨｚ）の１／６４）、プリ分周器２１の分周数ｍを４とし、ｐカウンタ２２のカウント数ｐとアップダウンカウンタ２３のカウント数ｕを、ＳＡＴＡ規格を満たすための条件式、
１５００／０．０３３  ≦  ２×ｍ×ｐ×ｕ  ≦  １５００／０．０３  
（１）
を満足する値を７７とし、変調周波数を３１．６２ｋHzとしている。
【０００９】
ｐカウンタ２２が７７回カウントする毎に、アップダウンカウンタ２３の値ｕを更新し、ｐカウンタ２２の値とアップダウンカウンタ２３の値の組合せにより、コントローラ２４は、位相補間器４の出力クロック信号の位相を遅らせるダウン信号６を生成する。
【００１０】
基準周期数ｋ（＝ｍ×ｐ）内のダウン信号６の論理１の数ｎを１ずつ順次増加させ、位相補間器４の位相ステップ１／６４（分解能Ｎ＝６４）の位相遅延Δの発生頻度を上げていき、アップダウンカウンタ２３の値ｕが０から順次カウントアップして７７のとき、ｎを７７とし、出力端子２からの出力クロックに最大変調がかかり、その後、アップダウンカウンタ２３の値ｕをカウントダウンしていき、ｎを１ずつ順次減少させていくことで、基準周期数ｋ（＝ｍ×ｐ）内における平均周波数ｆを変化させている。
【００１１】
位相補間器４の位相ステップを入力端子１のクロック信号の１周期Ｔ０の１／Ｎ（＝１／６４）とし、基準周期数ｋにおけるダウン信号６の数がｎであるときのクロック信号の平均周期をＴ＜平均＞で表すと、ｋ×Ｔ＜平均＞＝ｋ×Ｔ０＋（ｎ／Ｎ）×Ｔ０となり、平均周波数ｆ＜平均＞は、
ｆ＜平均＞＝ｋ／｛ｋ×Ｔ０＋（ｎ／Ｎ）×Ｔ０｝
＝（１／Ｔ０）×（ｋ×Ｎ）／（ｋ×Ｎ＋ｎ）
【００１２】
上記組合せでの変調波形は、図７に示すように、変調周波数３１．６２ｋＨｚで変調されたものとなる。１変調周期Ｔｆｍは２×ｍ×ｐ×ｕ×Ｔ０で与えられ、ｍ＝４、ｐ＝ｕ＝７７、１．５ＧＨｚ＝１／Ｔ０より、Ｔｆｍ＝３１．６μｓｅｃとなる。すなわち、最大変調周波数を１５００ＭＨｚ、最小変調周波数１４９４．２ＭＨｚの三角波となる。
【００１３】
【特許文献１】特開２００５−４５５１号公報（第５〜９頁、第１１〜１３頁、図１、図３、図４）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１に記載された従来のＳＳＣＧでは、ＳＳＣ機能を、プリ分周器２１、ｐカウンタ２２、アップダウンカウンタ２３、コントローラ２４と位相補間器４によって実現しているが、ＳＳＣ機能のオン・オフ切り替え回路は実装されていない。
【００１５】
このため、従来のＳＳＣＧでは、例えばＳＳＣ動作中に、一時的に、ＳＳＣ機能をオフにし、その後、所定時間経過後、再びＳＳＣ機能をオンにするような動作を実現することはできない。また、ＳＳＣ機能のオン・オフを滑らかに遷移させる機能の実現が課題となる。
【課題を解決するための手段】
【００１６】
本願で開示される発明は、前記課題を解決するため、概略以下の構成とされる。
【００１７】
本発明に係る装置は、カウント値と制御信号を入力とし、カウンタ動作制御もしくはクロック制御を行うブロックを、ｐカウンタの前段に追加することで、SSC機能のオン・オフをコントロールすることができ、且つ、周波数の過渡的な変化なしにオン・オフを滑らかに遷移することができるようにしたものである。
【００１８】
本発明は、入力クロック信号を入力し位相制御信号に応じて出力クロック信号の位相を可変させる位相補間器に対して前記位相制御信号を供給し、前記出力クロック信号を周波数変調させる制御を行うスペクトラム拡散クロック制御装置であって、前記入力クロック信号を入力してカウンタでカウントしカウント結果に基づき前記位相制御信号を生成し、ＳＳＣ（スペクトラム拡散クロック）機能のオン・オフを制御する制御信号を入力し、前記制御信号がＳＳＣ機能オンを示す場合には、前記カウンタでカウント動作を行い、前記制御信号がＳＳＣ機能オフを示す値となったとき、前記カウンタのカウント値が所定値となった時点で、前記カウンタのカウント動作を停止させる制御を行う。本発明において、前記カウンタのカウント動作を停止させる制御を行う回路は、前記制御信号がＳＳＣ機能オフを示す値となったとき、前記カウンタのカウント値が所定値となった時点で、前記カウンタへのクロック信号の供給を停止させるか、又は、前記カウンタのカウント動作を制御する信号をカウントディセーブルに設定する制御の１つを行う。
【００１９】
より詳しくは、本発明の１つのアスペクト（側面）に係る装置は、入力クロック信号を入力し位相制御信号に応じて出力クロック信号の位相を可変させる位相補間器に対して前記位相制御信号を供給し、前記出力クロック信号を周波数変調させる制御を行うスペクトラム拡散クロック制御装置であって、カウント動作と停止を制御するカウント動作制御信号を出力するカウント動作制御回路と、前記カウント動作制御回路からのカウント動作制御信号がカウント動作を示すとき、入力されたクロック信号を受けてカウントし、予め定められた第１の値分カウントしたとき、第１の出力信号を出力し且つカウント値を初期値とし、前記カウント動作制御信号がカウント停止を示すとき、カウント動作を停止する第１のカウンタと、前記第１のカウンタからの前記第１の出力信号を受け、予め定められた初期値と予め定められた第２の値との間でアップカウントとダウンカウントを行う第２のカウンタと、前記第１及び第２のカウンタのカウント値に基づき、前記位相補間器に対して前記位相制御信号を出力するコントローラと、を備え、前記カウント動作制御回路は、ＳＳＣ（スペクトラム拡散クロック）機能のオン・オフを制御する制御信号と、前記第１及び第２のカウンタのカウント値とを入力し、前記制御信号がＳＳＣ機能オフを示し且つ前記第１及び第２のカウンタのカウント値がともに初期値であるときに、前記カウント動作制御信号をカウント停止を示す値に設定し、それ以外は、前記カウント動作制御信号をカウント動作を示す値に設定する。
【００２０】
本発明において、前記入力クロック信号を入力する分周回路を前記第１のカウンタの前段に備え、前記第１のカウンタには、前記分周回路からの分周クロック信号が入力される。本発明において、前記コントローラは、前記分周回路からの前記分周クロック信号と、前記第１及び第２のカウンタのカウント値とを入力し、前記信号によって規定されるタイミングにおける前記第１及び第２のカウンタのカウント値に基づき、前記位相補間器に対して、前記位相制御信号を出力する。
【００２１】
本発明の他のアスペクト（側面）に係る装置は、入力クロック信号を入力し位相制御信号に応じて出力クロック信号の位相を可変させる位相補間器に対して前記位相制御信号を供給し、前記出力クロック信号を周波数変調させる制御を行うスペクトラム拡散クロック制御装置であって、入力されたクロック信号を受けてカウントし、予め定められた第１の値分カウントしたとき、第１の出力信号を出力し且つカウント値を初期値とする第１のカウンタと、前記第１のカウンタからの前記第１の出力信号を受け、予め定められた初期値と予め定められた第２の値との間でアップカウントとダウンカウントを行う第２のカウンタと、前記第１及び第２のカウンタのカウント値に基づき、前記位相補間器に対して前記位相制御信号を出力するコントローラと、前記第１のカウンタへのクロック信号の供給、及び停止を制御するクロック制御回路と、を備え、前記クロック制御回路は、ＳＳＣ（スペクトラム拡散クロック）機能のオン・オフを制御する制御信号と、前記第１及び第２のカウンタのカウント値とを入力し、前記制御信号がＳＳＣ機能オンを示すとき、前記第１のカウンタへクロック信号を供給し、前記制御信号がＳＳＣ機能オフを示すときには、前記第１及び第２のカウンタのカウント値がともに初期値となった時点で、前記第１のカウンタへのクロック信号の供給を停止する。
【００２２】
本発明において、前記入力クロック信号を入力する分周回路を前記クロック制御回路の前段に備え、前記クロック制御回路には、前記分周回路から出力される分周クロック信号が入力され、前記クロック制御回路は、前記制御信号がＳＳＣ機能オンを示すとき、前記第１のカウンタへ前記分周クロック信号を供給し、前記制御信号がＳＳＣ機能オフを示すときには、前記第１及び第２のカウンタのカウント値がともに初期値となった時点で、前記第１のカウンタへの前記分周クロック信号の供給を停止する。
【００２３】
本発明において、前記コントローラは、前記分周回路からの前記分周クロック信号と、前記第１及び第２のカウンタのカウント値とを入力し、前記分周クロック信号によって規定されるタイミングにおける前記第１及び第２のカウンタのカウント値に基づき、前記位相補間器に対して、前記位相制御信号を出力する。
【００２４】
本発明において、前記位相制御信号は、前記出力クロック信号の位相を遅らせるダウン信号を含む。あるいは、前記位相制御信号は、前記出力クロック信号の位相を遅らせるダウン信号及び／又は前記出力クロック信号の位相を進ませるアップ信号を含む。本発明は、入力クロック信号を入力し位相制御信号に応じて出力クロック信号の位相を可変させる位相補間器と、前記位相補間器に対して前記位相制御信号を供給し、前記出力クロック信号を周波数変調させる制御を行うスペクトラム拡散クロック制御装置とを備えたスペクトラム拡散クロック発生装置であって、前記スペクトラム拡散クロック制御装置として、上記した本発明のスペクトラム拡散クロック制御装置を備えている。
【発明の効果】
【００２５】
本発明によれば、ＳＳＣ機能のオン・オフを制御可能とし、しかも、周波数の過渡的な変化なしに、ＳＳＣ機能のオン・オフの滑らかな遷移を可能としている。
【００２６】
本発明によれば、ＳＳＣ機能オフ時の不要な電力消費を低減可能としている。
【発明を実施するための最良の形態】
【００２７】
本発明についてさらに詳細に説述すべく添付図面を参照して以下に説明する。本発明は、入力クロック信号を入力し、位相を可変制御する位相制御信号に応じて出力クロック信号の位相を可変させる位相補間器（４）に対して、前記制御信号を生成するＳＳＣコントローラ（３）に、カウント動作と停止を制御するカウント動作制御信号を出力するカウント動作制御回路（３１）を備え、カウント動作制御回路（３１）からのカウント動作制御信号（３２）がカウント動作を示すとき、ｐカウンタ（２２）は、クロック信号をカウントし、予め定められた第１の値分カウントしたとき、第１の出力信号（２５）を出力し、且つカウント値を０とし、カウント動作制御信号（３２）がカウント停止を示すとき、カウント動作を停止する。アップダウンカウンタ（２３）は、ｐカウンタ（２２）からの第１の出力信号（２５）を受け、予め定められた初期値（＝０）と予め定められた第２の値との間でアップカウントとダウンカウントを行う。コントローラ（２４）は、カウンタ（２２、２３）のカウント値（２６、２７）に基づき、位相補間器（４）に対して位相制御信号（６）を出力する。
【００２８】
カウント動作制御回路（３１）は、カウンタ（２２、２３）のカウント値（２６、２７）を入力し、端子（８）から供給される、ＳＳＣ（スプレッド拡散クロック）機能のオン・オフを制御する制御信号がＳＳＣ機能オフを示すとき、カウンタ（２２、２３）のカウント値（２６、２７）がともに初期値（＝０）となるまでは、カウント動作し、カウンタ（２２、２３）のカウント値（２６、２７）がともに初期値（＝０）となった時点で、カウント動作制御信号（３２）をカウント停止を示す値に設定する。
【００２９】
本発明において、ＳＳＣコントローラ（３）は、入力クロック信号を入力する分周回路（２１）をｐカウンタ（２２）の前段に備え、ｐカウンタ（２２）には、分周回路（２１）からの分周クロック信号（５）が入力される。コントローラ（２４）は、分周回路（２１）からの分周クロック信号（５）と、カウンタ（２２、２３）のカウント値（２６、２７）を入力し、前記分周クロックによって規定されるタイミングにおけるカウンタ（２２、２３）のカウント値（２６、２７）に基づき、前記位相補間器（４）に対して、位相制御信号（６）を出力する。
【００３０】
本発明は、別の形態によれば、ＳＳＣコントローラ（３）は、ｐカウンタ（２２）へのクロック信号の供給、及び停止を制御するクロック制御回路（４１）を備え、ｐカウンタ（２２）は、クロック制御回路（４１）から供給されるクロック信号を受けてカウントし、予め定められた第１の値分カウントしたとき、第１の出力信号（２５）を出力し且つカウント値を初期値（＝０）とし、アップダウンカウンタ（２３）は、ｐカウンタ（２２）からの第１の出力信号（２５）を受け、予め定められた初期値（＝０）と予め定められた第２の値との間でアップカウントとダウンカウントを行い、コントローラ（２４）は、カウンタ（２２、２３）のカウント値（２６、２７）に基づき、前記位相補間器（４）に対して前記位相制御信号（６）を出力する。本発明において、ＳＳＣコントローラ（３）は、入力クロック信号を入力する分周回路（２１）をクロック制御回路（４１）の前段に備え、クロック制御回路（４１）は、カウンタ（２２、２３）のカウント値（２６、２７）を入力し、端子（８）から供給されるＳＳＣ機能をオン・オフ制御する制御信号がＳＳＣ機能オフを示すとき、カウンタ（２２、２３）のカウント値（２６、２７）がともに初期値であるときに、分周回路（２１）からの分周クロック（５）のｐカウンタ（２２）への供給を停止する。制御信号がＳＳＣ機能オフからオンに変化したとき、カウンタ（２２、２３）のカウント値（２６、２７）は、いずれも初期値からカウントを開始することになる。以下実施例に即して説明する。
【実施例】
【００３１】
図１は、本発明の一実施例の構成を示す図である。図１を参照すると、本実施例は、図５の構成において、ｐカウンタ２２の前段に、カウント動作制御回路３１が追加されており、また、ＳＳＣ制御端子８が追加され、ＳＳＣ制御端子８からの制御信号（ＳＳＣ機能のオン・オフ制御を行う）が、カウント動作制御回路３１に入力されている。すなわち、端子１からの入力クロック信号を入力しｍ分周した分周クロック信号を出力するプリ分周器２１と、カウント動作制御回路３１と、プリ分周器２１の分周クロックを初期値０からカウントしカウント数がｐとなると、出力信号２５を出力し且つカウント値を初期値０とするｐカウンタ２２と、ｐカウンタ２２からの出力信号２５を受けて初期値０からアップカウントし、カウント数がｕとなると、初期値０までダウンカウントするアップダウンカウンタ２３と、プリ分周器２１からの分周クロック信号（タイミング信号）５と、ｐカウンタ２２のカウント値２６及びアップダウンカウンタ２３のカウント値２７を受け、ダウン信号６を生成するコントローラ２４を備えている。
【００３２】
本実施例において、カウント動作制御回路３１は、ＳＳＣ制御端子８からの制御信号（「ＳＳＣ制御信号」ともいう）と、ｐカウンタ２２のカウント値２６とアップダウンカウンタ２３のカウント値２７を入力とし、ｐカウンタ２２に対して、カウント動作制御信号３２を出力し、ｐカウンタ２２の動作（カウントイネーブル）と停止（カウントディセーブル）を制御する。より詳細には、カウント動作制御回路３１は、ＳＳＣ制御端子８からの制御信号と、ｐカウンタ２２のカウント値２６、アップダウンカウンタ２３のカウント値２７とを入力とし、カウント値２６、２７が、共に初期値０であり、且つ、ＳＳＣ制御端子８からの制御信号が停止状態であるときにのみ、カウント動作制御信号３２に、論理０（カウンタ停止）を出力する。
【００３３】
カウント動作制御回路３１は、それ以外の状態では、カウント動作制御信号３２に、論理１（カウンタ動作）を出力する。
【００３４】
上記のような制御を行うことで、図３（ｅ）のような変調波形が得られる。図３は、本発明の一実施例の動作を説明するためのタイミング図であり、図３（ａ）は、端子８に入力されたＳＳＣ制御信号であり、ＨＩＧＨレベル（論理１）でＳＳＣ機能オン、ＬＯＷレベル（論理０）でＳＳＣ機能オフを表す。図３（ｂ）は、図５に示した従来のＳＳＣＧ装置のコントローラ２４での周波数制御を示している。図３（ｂ）に示すように、ＳＳＣ機能のオン・オフを制御することはできない。すなわち、図７の変調三角波が繰り返される。また、図５の従来のＳＳＣＧ装置において、タイミングｔ９におけるＳＳＣ制御信号のＨＩＧＨレベルからＬＯＷレベルへの遷移にしたがって、図３（ｃ）に示すように、出力端子２の周波数はそれまでの変調周波数から最大変調周波数（入力クロック信号の周波数１．５ＧＨｚ）にいきなり、非連続的に推移している。これに対して、本発明によれば、図３（ｄ）に示すように、カウント動作制御信号３２は、カウンタ２２、２３の双方のカウント値がともに初期値０となるまで、ＨＩＧＨレベル（論理１）に保たれ、タイミングｔ１０にてＬＯＷレベルに遷移し、カウンタ２２のカウント動作が停止される。変調波形が最大変調周波数１．５ＧＨｚに達した時点で、カウンタ２２、２３は動作を停止し、図３（ｅ）に示すように、出力クロック信号は滑らかに１．５ＧＨｚ（ＳＳＣ機能オフ時の周波数）に推移していることがわかる。ＳＳＣ機能のオフからオンへの変化時には、ｐカウンタ２２、アップダウンカウンタ２３は初期値０からカウントを開始し、周波数は滑らかに推移する。
【００３５】
より詳細には、ＳＳＣ制御信号８が論理１になると（タイミングｔ１）、ただちに周波数変調がかかり、周波数変調度が０ｐｐｍでない時点（タイミングｔ９）で、ＳＳＣ制御端子８に入力される信号が論理０になっても、すぐにカウント動作を停止せず、周波数変調度０ｐｐｍすなわち、各カウンタ２２、２３が初期値０まで戻った時点（タイミングｔ１０）で、カウント動作制御信号３２が論理０となり、カウント動作を停止し周波数変調を停止する。
【００３６】
ＳＳＣ機能のオン・オフをカウンタ２２の動作・停止によって切り替え、停止する時は、カウンタ２２、２３が初期値に戻ったのちに停止となるため、オン・オフを滑らかに遷移することができる。
【００３７】
次に、本発明の第２の実施例を説明する。図２は、本発明の第２の実施例の構成を示す図である。図２を参照すると、本実施例は、ｐカウンタ２２の前段にクロック制御回路４１を設ける構成としても良い。クロック制御回路４１は、カウント動作制御回路３１と同様に、ＳＳＣ制御端子８に入力される信号及びｐカウンタ２２のカウント値２６とアップダウンカウンタ２３のカウント値２７を入力とし、カウンタ２２、２３のカウント値が初期値であり、且つ、ＳＳＣ制御信号８が論理０であるときのみ、クロック信号４２（プリ分周回路の分周クロック信号の出力）の供給を停止する。
【００３８】
本実施例では、クロック制御回路４１を備えたことにより、カウント動作用のクロック信号４２を停止することができる。このため、図１に示した第１の実施例に比べて、ＳＳＣオフ時の不要な電力消費を低減することができる。
【００３９】
次に、本発明の第３の実施例を説明する。図８は、前記特許文献１の実施例１の構成である。図８に示す例では、ＳＳＣコントローラ５０’において、アップダウンコントローラ５２は、プリ分周器２１、カウンタ５１、２３のカウント値に基づき、進ませるアップ信号７と、位相を遅らせるダウン信号６を生成している。
【００４０】
図４は、本発明の第３の実施例の構成を示す図である。本実施例は、本発明を、図８の構成に適用したものであり、図４に示すように、ＳＳＣコントローラ５０において、ｋカウンタ５１の前段に、前記第２の実施例で説明した構成、機能を具備するクロック制御回路４１を備えている。
【００４１】
さらに本発明の第４の実施例として、図４のクロック制御回路４１の代わりに、図１のカウント動作制御回路３１を備えた構成としてもよい。
【００４２】
このように、本実施例によれば、ＳＳＣ機能のオン・オフをコントロールすることができ、且つ、周波数の過渡的な変化なしにオン・オフを滑らかに遷移することができる。なお、上記各実施例において、位相補間器４は、特許文献１に記載された構成のインターポレータのほか、制御信号に基づき位相をシフトする任意の回路を用いることができる。
【００４３】
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施例の構成を示す図である。
【図２】本発明の第２の実施例の構成を示す図である。
【図３】本発明の第１の実施例の動作を説明する波形図である。
【図４】本発明の第３の実施例の構成を示す図である。
【図５】特許文献１実施例３の構成を示す図である。
【図６】図５の出力クロック波形を示す図である。
【図７】特許文献１の実施例３の変調波形を示す図である。
【図８】特許文献１の実施例１の構成を示す図である。
【符号の説明】
【００４５】
１  入力端子
２  出力端子
３、３’、５０、５０’  ＳＳＣコントローラ
４  位相補間器
５  分周クロック信号（タイミング信号）
６  ダウン信号
７  アップ信号
８  ＳＳＣ制御端子
２１  プリ分周器
２２  ｐカウンタ
２３  アップダウンカウンタ
２４  コントローラ
２５  ｐカウント出力
２６  カウント値
２７  カウント値
３１  カウント動作制御回路
３２  カウント動作制御信号
４１  クロック制御回路
４２  分周クロック信号
５１  ｋカウンタ
５２  アップダウンコントローラ
【図１】
0004684919.tif 000002
【図２】
0004684919.tif 000003
【図３】
0004684919.tif 000004
【図４】
0004684919.tif 000005
【図５】
0004684919.tif 000006
【図６】
0004684919.tif 000007
【図７】
0004684919.tif 000008
【図８】
0004684919.tif 000009