(57)【特許請求の範囲】
【請求項１】
シリコン基板上に形成するインダクタ配線において、インダクタ配線近傍の前記シリコン基板上に、前記シリコン基板よりも低抵抗のシリコン層を形成し、
前記低抵抗のシリコン層はインダクタ配線直下には形成されないことを特徴とするインダクタ。
【請求項２】
請求項１において、前記低抵抗のシリコン層上にシリコンと金属の合金層を形成することを特徴とするインダクタ。
【請求項３】
請求項１において、インダクタ配線近傍の前記シリコン基板上に絶縁膜を形成し、前記絶縁膜上に前記シリコン基板よりも低抵抗のポリシリコン層を形成することを特徴とするインダクタ。
【請求項４】
請求項３において、前記低抵抗のポリシリコン層上にシリコンと金属の合金層を形成することを特徴とするインダクタ。
【請求項５】
請求項２または４のいずれか１つにおいて、前記合金層は強磁性の金属とシリコンとの合金であることを特徴とするインダクタ。
【請求項６】
請求項１〜５のいずれか１つにおいて、前記低抵抗の層は前記インダクタ配線に対して垂直な方向に切れ目の入った短冊状であることを特徴とするインダクタ。
【請求項７】
請求項１〜４のいずれか１つにおいて、前記低抵抗の層の上部には配線層間膜用の絶縁膜がないことを特徴とするインダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインダクタに関する。詳しく述べると本発明は、使用可能な最高周波数が高くかつ、低ノイズ・低損失のインダクタに関する。
【背景技術】
【０００２】
図２５はインダクタ配線の平面図で、図２６は図２５のＡ−Ｂ部分の断面図である。従来、シリコン基板上にインダクタ配線を形成する場合、図２６のようにインダクタ下部とその周辺のシリコン基板上は絶縁膜３と素子分離膜５となっていた。また、図２７のように、メタル層６１がインダクタ配線とシリコン基板の間に配置されていた（非特許文献１など）ものもあった。さらに、図２８のようにポリシリコン層６２がインダクタ配線とシリコン基板の間に配置されていたり（特許文献１）、図２９のようにシリコン基板と逆極性のシリコン層６３をを整流性接触させているものもあった（特許文献１）。
【０００３】
さらに、図３０のようにシリコン基板に抵抗性接触させて低抵抗のシリコン層６４をインダクタ配線に平行に配置させている例もあった（特許文献２）。
【特許文献１】特開２０００−２２０８５号公報
【特許文献２】特開２０００−３０５１１０号公報
【非特許文献１】IEDM Technical Digest pp. 523-526, 1998
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般的にシリコン基板上のインダクタは図３に示すような等価回路で表すことができる。図３において、Ｒ０とＬ０はインダクタ配線自身の抵抗とインダクタンス、Ｃ１とＣ２はインダクタンス配線と基板との間の容量、Ｒ１とＲ２は基板の抵抗である。シリコン基板上にインダクタ配線を形成する場合に、インダクタ下部とその周辺のシリコン基板上が絶縁膜の場合、基板に渦電流が流れることで損失が発生するとともに、基板で発生する熱雑音を受けるという問題があった。これは図３の等価回路でＲ１とＲ２に電流が流れることによる損失の発生とＲ１とＲ２の発する熱雑音が原因である。さらに、Ｃ１とＣ２を介して他の素子から伝わる基板伝達ノイズを受けるという問題点があった。
【０００５】
また、インダクタとシリコン基板との間に金属やポリシリコンの層を形成するとＲ１とＲ２が小さくなるが、それによって寄生容量Ｃ１とＣ２の影響が大きくなり、インダクタの使用可能な最高周波数（共振周波数）が低下するという問題があった。逆にシリコン基板と逆極性のシリコン層を整流性接触させると、寄生容量Ｃ１とＣ２の影響は変化しないが、Ｒ１とＲ２が大きくなる。また、シリコン基板に抵抗性接触させて低抵抗のシリコン層をインダクタ配線に平行に配置させると、寄生容量Ｃ１とＣ２の影響は変化しないが、Ｒ１とＲ２もさほど小さくならないという問題があった。
【０００６】
本発明の目的は共振周波数を下げることなく低ノイズ・低損失のインダクタを提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、シリコン基板上に形成するインダクタ配線において、インダクタ配線近傍の前記シリコン基板上に、前記シリコン基板よりも低抵抗のシリコン層を形成し、前記低抵抗のシリコン層はインダクタ配線直下には形成されないことを特徴とするインダクタである。
【発明の効果】
【００２３】
本発明においては、インダクタ近傍に低抵抗領域を設けることによって、インダクタのノイズや損失を抑えることができる。また、インダクタ配線の直下は高抵抗のシリコン基板とすることで、インダクタの見かけ上の寄生抵抗を低減できる。また、インダクタ近辺のシリコン基板表面に低抵抗のシリコンと金属の合金層を形成することで、熱雑音や基板伝達ノイズを低減できる。このため、共振周波数を下げることなく低ノイズ・低損失のインダクタを提供することができるものである。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を具体的実施形態に基づき詳細に説明する。
【００２５】
本発明においては、シリコン基板上に形成するインダクタ配線において、インダクタ配線近傍の前記シリコン基板上に、前記シリコン基板よりも低抵抗の層を形成する。
【００２６】
図１は本発明の一実施形態を示すものである。図１は本発明に係るインダクタをシリコン基板の上から見た図である。また図２は図１のＡ−Ｂ線断面図である。図１および２に示すように、インダクタ配線１の近傍のシリコン基板２の表面にシリコン基板と抵抗性接触する低抵抗の領域４を形成する。これにより、図３の等価回路において、インダクタ近傍の低抵抗層によってＲ１とＲ２を小さくできるので雑音や損失が小さくなる。
【００２７】
本発明において前記低抵抗層としては、特に限定されるものではないが、例えば、シリコン基板上に前記シリコン基板よりも低抵抗のシリコン層を形成する、具体的には、例えば、前記シリコン基板と同極性の不純物を添加することによって形成される低抵抗シリコン層を形成する；シリコン基板上にシリコンと金属の合金層を形成する；シリコン基板上に低抵抗のシリコン層を形成し、さらにその上部にシリコンと金属の合金層を形成する；前記シリコン基板上に絶縁膜を形成し、前記絶縁膜上に前記シリコン基板よりも低抵抗のポリシリコン層する；前記シリコン基板上に絶縁膜を形成し、前記絶縁膜上に前記シリコン基板よりも低抵抗のポリシリコン層し、さらに前記低抵抗のポリシリコン層上にシリコンと金属の合金層を形成するといった形態を用いることができる。
【００２８】
図４は本発明の別の実施の形態である。図４は本発明に係るインダクタをシリコン基板の上から見た図である。また図５は図４のＡ−Ｂ線断面図である。図４および図５に示すようにインダクタ配線１の内側と外側のインダクタ配線２の直下を除くシリコン基板２の表面に低抵抗の領域４を形成する。このように本発明においては、インダクタ配線近傍のシリコン基板上に形成される、前記低抵抗の層を、インダクタ配線直下には形成しないようにすることもできる。この場合、インダクタ配線１の直下は、金属層等の低抵抗層がないので、図３の等価回路においてＣ１やＣ２が小さい。さらにインダクタ周囲の低抵抗層によってＲ１とＲ２を小さくできるので雑音や損失が小さくなる。
【実施例】
【００２９】
以下、本発明を実施例によりより具体的に説明する。
【００３０】
図６は本発明のインダクタの第１の実施形態に係る一実施例を示すものである。本実施例においては、図のようにインダクタ配線１近傍のシリコン基板２上に低抵抗シリコン領域１１を形成する。
【００３１】
図７は本発明のインダクタの第２の実施形態に係る一実施例を示すものである。また図８は図７のＡ−Ｂ線の断面図である。本実施例においては、図７のようにインダクタ配線１の内側と外側のインダクタ配線１の直下を除くシリコン基板２の表面に低抵抗シリコン領域１１を形成する。さらに内側と外側をつなぐ連結領域１２を低抵抗領域１１と同じ材質で形成する。
【００３２】
図９は本発明のインダクタの第２の実施形態に係るの他の実施例である。この実施例においては、図のようにインダクタ配線１を２回以上の巻き数としている。インダクタ配線の内側の端子１４から信号線を引き出すために、インダクタ配線よりも下の層のメタル配線１３を内側の端子に接続している。
【００３３】
図１０は本発明のインダクタの第３の実施形態に係る一実施例を示すものである。図１０に示す実施例においては、基板がｐ型シリコン１５の場合で、ｐ型シリコン基板１５上にｐ型の不純物を基板中よりも多く添加したシリコン層１６を低抵抗シリコン層として形成している。なお、基板がｎ型の場合には、同様に、ｎ型の不純物を基板中よりも多く添加したシリコン層を形成すればよい。
【００３４】
図１１は本発明のインダクタの第４の実施形態に係る一実施例を示すものである。この実施例においては、図のようにインダクタ配線１近傍のシリコン基板２上にシリコンと金属の合金層２１を形成する。この合金層２１用の金属としては、例えば、チタン、コバルト、ニッケルなどを使用する。
【００３５】
図１２は本発明のインダクタの第５の実施形態に係る一実施例を示すものである。この実施例においては、図のようにインダクタ配線１の内側と外側のインダクタ配線１の直下を除くシリコン基板２の表面に前記したような合金層２１の領域を形成している。
【００３６】
図１３は本発明のインダクタの第６の実施形態に係る一実施例を示すものである。この実施例においては、図のようにインダクタ配線１近傍のシリコン基板２上に低抵抗のシリコン層１１を形成し、さらにその上にシリコンと金属の合金層２１を形成する。低抵抗のシリコン層１１は基板と同極性の不純物を導入することで形成し、合金用２１の金属にはチタン、コバルト、ニッケルなどを使用する。
【００３７】
図１４は本発明のインダクタの第７の実施形態に係る一実施例を示すものである。この実施例においては、図のようにインダクタ配線１の内側と外側のインダクタ配線１の直下を除くシリコン基板２の表面に、低抵抗のシリコン層１１と合金層２１を積層した領域を形成する。なお、低抵抗のシリコン層１１と合金層２１は、上記第６の実施形態におけると同様にして形成される。
【００３８】
図１５は本発明のインダクタの第８の実施形態に係る一実施例を示すものである。この実施例においては、図のようにインダクタ配線１近傍のシリコン基板２上に絶縁膜３１を形成し、その上にシリコン基板よりも低抵抗のポリシリコン層３２を形成する。
【００３９】
図１６は本発明のインダクタの第９の実施形態に係る一実施例を示すものである。この実施例においては、図のようにインダクタ配線１の内側と外側のインダクタ配線１の直下を除くシリコン基板２の表面に低抵抗のポリシリコン層３２を形成する。
【００４０】
図１７は本発明のインダクタの第１０の実施形態に係る一実施例を示すものである。この実施例においては、図のようにインダクタ配線１近傍のシリコン基板２上に絶縁膜３１を形成し、その上にシリコン基板よりも低抵抗のポリシリコン層３２を形成し、さらにその上にシリコンと金属の合金層２１を形成する。合金層２１用の金属には例えば、チタン、コバルト、ニッケルなどを使用する。
【００４１】
図１８は本発明のインダクタの第１１の実施形態に係る一実施例を示すものである。この実施例においては、図のようにインダクタ配線１の内側と外側のインダクタ配線１の直下を除くシリコン基板２の表面に低抵抗のポリシリコン層３２と合金２１の積層構造を形成する。
【００４２】
図１９は本発明のインダクタの第１２の実施形態に係る一実施例を示すものである。この実施例においては、前記第１１の実施形態に係る一実施例におけると同様に、インダクタ配線１の内側と外側のインダクタ配線１の直下を除くシリコン基板２の表面に低抵抗のポリシリコン層３２と合金層２１の積層構造が形成されているが、さらに、このポリシリコン層および合金層２１の側面にコンタクト３３を形成し、同一のコンタクト用金属が低抵抗シリコン層４とポリシリコン層３２と合金層２１の積層構造の両方に抵抗性接触するようにされている。
【００４３】
図２０は、本発明のインダクタの第１３の実施形態に係る一実施例を示すものである。この実施例においては、図に示すようにシリコン基板１上に低抵抗シリコン層１１と、強磁性体の合金層４１とが形成されている。このとき、合金層４１においてシリコンと合金にする金属として、鉄、ニッケル、コバルトなどの強磁性の材料を使用することで、低抵抗領域の磁気抵抗が下がり、基板下へ漏れる磁気を遮断することができる。
【００４４】
図２１（ａ）〜（ｃ）は本発明のインダクタの第１４の実施形態に係る一実施例を示すものである。図はシリコン基板上に低抵抗のシリコン層とシリコンと金属の合金層を積層する場合の各製造工程を示す。まず、図２１（ａ）に示すように、シリコン基板２にＭＯＳＦＥＴ領域４２とインダクタ領域４３を形成する。ＭＯＳＦＥＴ領域４２には低抵抗シリコン層１１と絶縁膜３１、ポリシリコン３２が形成されている。インダクタ領域４３には低抵抗シリコン層１１が形成されている。次に合金化の工程により図２１（ｂ）に示すように、ＭＯＳＦＥＴ領域４２とインダクタ領域４３両方に合金層２１を形成する。さらに図２１（ｃ）に示すように、インダクタ領域４３にインダクタ配線１を形成する。
【００４５】
図２２は本発明のインダクタの第１５の実施形態に係る一実施例を示すものである。この実施例においては、上述した他の実施例におけると同様に、シリコン基板上に合金層２１を形成される。さらに、この実施例においては、図２２に示すように、当該合金層２１にはインダクタ配線１に対して垂直な方向に切れ目が入っている。これにより、合金層２１で発生する渦電流を抑制することができ、損失が減少する。なお、このような、低抵抗層の短冊状パターンは、低抵抗層として、この合金層の代わりに、低抵抗のシリコン層や、シリコンと合金の積層構造や、ポリシリコンと合金の積層構造を用いた場合においても、同様に形成することができ、同様の作用を発揮させることができる。
【００４６】
図２３は、本発明のインダクタの第１５の実施形態に係る一実施例を示すものである。この実施例においては、インダクタ配線直下を除く部位において、シリコン基板２上に合金層２１を形成されている。さらに、図に示すように、合金層２１上の層間絶縁膜３を除去し、インダクタ配線１の左右に中空の領域９を形成する。これにより中空の領域９は層間絶縁膜３よりも誘電率が低いので、インダクタ配線１の寄生容量を低減できる。なお、このような、中空領域は、インダクタ配線直下を除く部位において低抵抗層として、この合金層の代わりに、低抵抗のシリコン層や、シリコンと合金の積層構造や、ポリシリコンと合金の積層構造を用いた場合においても、同様に形成することができ、同様の作用を発揮させることができる。
【００４７】
図２４は本発明に係るインダクタの特性を表す図である。この図は、５回巻きのインダクタ配線に対して３次元電磁界シミュレータでＱ値を計算した結果である。Ｑ値はインダクタの２つの端子の間の直列抵抗をＲ、直列インダクタンスをＬとするとＱ＝２πｆＬ／Ｒ  （ｆは周波数）で表され、Ｑが大きいほど低損失なインダクタである。図中において、実線は、インダクタ配線が従来構造のシリコン基板上に形成されている場合のＱ値を示すものであり、一方、破線は、インダクタ配線が本発明に係る低抵抗層を有する基板上に形成されている場合のＱ値を示すものである。図に示されるように、本発明の方が高いＱ値が得られている。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施の形態に係るインダクタを示す平面図である。
【図２】図１のＡ−Ｂ線断面図である。
【図３】インダクタの等価回路である。
【図４】本発明の第２の実施の形態に係るインダクタを示す平面図である。
【図５】図４のＡ−Ｂ線断面図である。
【図６】本発明のインダクタの第１の実施形態に係る一実施例を示す断面図である。
【図７】本発明のインダクタの第２の実施形態に係る一実施例を示す平面図である。
【図８】図７のＡ−Ｂ線断面図である。
【図９】本発明のインダクタの第２の実施形態に係る別の実施例を示す平面図である。
【図１０】本発明のインダクタの第３の実施形態に係る一実施例を示す断面図である。
【図１１】本発明のインダクタの第４の実施形態に係る一実施例を示す断面図である。
【図１２】本発明のインダクタの第５の実施形態に係る一実施例を示す断面図である。図１２は本
【図１３】本発明のインダクタの第６の実施形態に係る一実施例を示す断面図である。
【図１４】本発明のインダクタの第７の実施形態に係る一実施例を示す断面図である。
【図１５】本発明のインダクタの第８の実施形態に係る一実施例を示す断面図である。
【図１６】本発明のインダクタの第９の実施形態に係る一実施例を示す断面図である。
【図１７】本発明のインダクタの第１０の実施形態に係る一実施例を示す断面図である。
【図１８】本発明のインダクタの第１１の実施形態に係る一実施例を示す断面図である。
【図１９】本発明のインダクタの第１２の実施形態に係る一実施例を示す断面図である。
【図２０】本発明のインダクタの第１３の実施形態に係る一実施例を示す断面図である。
【図２１】（ａ）〜（ｃ）はそれぞれ、本発明のインダクタの第１４の実施形態に係る一実施例の各製造工程における断面図である。
【図２２】本発明のインダクタの第１５の実施形態に係る一実施例を示す平面図である。
【図２３】本発明のインダクタの第１６の実施形態に係る一実施例を示す断面図である。
【図２４】本発明に係るインダクタのＱ値特性を、従来のインダクタのＱ値特性との比較において表す図である。
【図２５】従来のシリコン基板のみのインダクタの構成を示す平面図である。
【図２６】図２５のＡ−Ｂ線断面図である。
【図２７】従来のメタル層を挿入したインダクタの断面図である。
【図２８】従来のポリシリコン層を挿入したインダクタの断面図である。
【図２９】従来のシリコン基板上にシリコン基板と逆極性のシリコン層を接触させたインダクタの断面図である。
【図３０】従来のインダクタに平行に低抵抗シリコン層を配置した例を示す平面図である。
【符号の説明】
【００４９】
１  インダクタ配線
２  シリコン基板
３  層間絶縁膜
４  低抵抗層
５  素子分離層
１１  シリコンと金属の合金
１２  シリコンと金属の合金
１３  インダクタ配線より下層のメタル配線
１４  インダクタ配線の内側の端子
１５  ｐ型シリコン基板
１６  高濃度にｐ型不純物を導入したシリコン
２１  シリコンと金属の合金
３１  絶縁膜
３２  ポリシリコン
４１  シリコンと強磁性体の合金
４２  ＭＯＳＦＥＴ領域
４３  インダクタ領域
５１  中空の領域
６１メタル層
６２ポリシリコン層
６３シリコン基板と逆極性のシリコン層
６４低抵抗シリコン層
【図３】
0004768972.tif 000002
【図１】
0004768972.tif 000003
【図２】
0004768972.tif 000004
【図４】
0004768972.tif 000005
【図５】
0004768972.tif 000006
【図６】
0004768972.tif 000007
【図７】
0004768972.tif 000008
【図８】
0004768972.tif 000009
【図９】
0004768972.tif 000010
【図１０】
0004768972.tif 000011
【図１１】
0004768972.tif 000012
【図１２】
0004768972.tif 000013
【図１３】
0004768972.tif 000014
【図１４】
0004768972.tif 000015
【図１５】
0004768972.tif 000016
【図１６】
0004768972.tif 000017
【図１７】
0004768972.tif 000018
【図１８】
0004768972.tif 000019
【図１９】
0004768972.tif 000020
【図２０】
0004768972.tif 000021
【図２１】
0004768972.tif 000022
【図２２】
0004768972.tif 000023
【図２３】
0004768972.tif 000024
【図２４】
0004768972.tif 000025
【図２５】
0004768972.tif 000026
【図２６】
0004768972.tif 000027
【図２７】
0004768972.tif 000028
【図２８】
0004768972.tif 000029
【図２９】
0004768972.tif 000030
【図３０】
0004768972.tif 000031