(57)【特許請求の範囲】
【請求項１】
複数の内部導体と複数のセラミック層を積層して構成した矩形体状のセラミック積層体と、
前記セラミック積層体の表面に設けられ、かつ、セラミック積層体の側面に導出した前記内部導体の引出し部に電気的に接続している外部電極とを備え、
前記外部電極が、
前記セラミック積層体の上面、側面および下面に延在し、かつ、セラミック積層体の側面に導出した前記内部導体の引出し部のそれぞれの一部分に、該引出し部の中央部を帯状に覆いかつ該中央部以外を覆わないように、接続している帯状の厚膜導体と、
前記厚膜導体を覆い、かつ、セラミック積層体の側面に導出した前記内部導体の引出し部であって前記厚膜導体で覆われた部分以外の部分および前記内部導体の引出し部相互間の隙間を直接覆った状態で、前記セラミック積層体の側面に設けられているめっき膜とからなること、
を特徴とする積層セラミック電子部品。
【請求項２】
複数の内部導体と複数のセラミック層を積層して矩形体状のセラミック積層体を形成する工程と、
前記セラミック積層体の上面、側面および下面に延在し、かつ、セラミック積層体の側面に導出した前記内部導体の引出し部のそれぞれの一部分に、該引出し部の中央部を帯状に覆いかつ該中央部以外を覆わないように、接続する帯状の厚膜導体を形成する工程と、
電解めっき法にて、前記厚膜導体およびセラミック積層体の側面に導出した前記内部導体の引出し部であって前記厚膜導体で覆われた部分以外の部分を直接めっき膜で覆うとともに、前記内部導体の引出し部に析出しためっき膜の成長によって、前記内部導体の引出し部相互間の隙間をめっき膜で直接覆って、前記セラミック積層体の側面にめっき膜を形成し、前記厚膜導体と前記めっき膜からなる外部電極を形成する工程と、
を備えたことを特徴とする積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品、特に、三端子型積層コンデンサや積層ＬＣ部品などの積層セラミック電子部品およびその製造方法に関する。
【背景技術】
【０００２】
一般に、三端子型積層コンデンサなどの積層セラミック電子部品の製造は、多数のセラミック積層体が集合したマザーセラミック積層体ブロックを形成した後に、このマザーセラミック積層体ブロックをコンデンサ導体などの内部導体の配置に合わせてカットし、個々のセラミック積層体を切り出す。そして、切り出されたセラミック積層体は焼成された後、表面に外部電極が形成され、製品とされる。
【０００３】
ところで、三端子型積層コンデンサは、二端子型積層コンデンサと比較して等価直列インダクタンスが小さいため、たとえば電源ラインからの高周波ノイズをバイパス経路を設けて除去するバイパスコンデンサに適している。高周波帯域における挿入損失特性の劣化を少なくすることができるからである。
【０００４】
ところが、近年、ノイズがより一層高周波化しており、三端子型積層コンデンサにおいても高周波帯域における挿入損失特性の劣化を防ぐために、等価直列インダクタンスをさらに小さくする必要がある。また、周波数および強さが様々なノイズに対応するためには、コンデンサ容量を任意に設定できる必要があるので、大きいコンデンサ容量を確保できることが必要となる。
【０００５】
この対策として、たとえば特許文献１に示す三端子型積層コンデンサが知られている。図１０に示すように、この三端子型積層コンデンサ６１は、広面積の内部信号導体６３を表面に設けた誘電体シート６２と、広面積の内部グランド導体６４を表面に設けた誘電体シート６２とを交互に任意の枚数積み重ねた後、さらにその上下に外層用誘電体シート６２を積層したものである。このように、内部信号導体６３と内部グランド導体６４とが、誘電体シート６２を間に挟むことでコンデンサ容量を形成している。
【０００６】
図１１に示すように、誘電体シート６２を積層して構成されたセラミック積層体７０の左右の側面には、外部信号電極７１，７２が形成され、手前側および奥側の側面全面には、外部グランド電極７３，７４が形成されている。
【０００７】
以上の構成からなる三端子型積層コンデンサ６１は、内部信号導体６３と内部グランド導体６４との対向面積が大きくとれるため、大きいコンデンサ容量を確保することができる。しかも、セラミック積層体７０の手前側および奥側の側面全面には、外部グランド電極７３，７４が形成されているため、外部グランド電極７３，７４から内部信号導体６３と内部グランド導体６４との対向部分までの距離を全体的に短くでき、等価直列インダクタンスを小さくできる。
【０００８】
しかしながら、このように外部グランド電極７３，７４を、セラミック積層体７０の手前側および奥側の側面全面に形成すると、外部グランド電極７３，７４と外部信号電極７１，７２相互の間隔が狭くなり、マイグレーションやはんだブリッジなどの問題が発生する。また、外部信号電極７１，７２や外部グランド電極７３，７４を折り返し部のない構造にすると、はんだの濡れ上がりやセルフアライメント性が悪くなり、実装性に問題が出てくる。さらに、外部グランド電極７３，７４の塗布位置ずれも、外部電極間の距離を小さくしてしまう。
【特許文献１】特開２００３−１００５５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、本発明の目的は、高周波特性を維持しつつ、外部電極相互の間隔を充分確保した、マイグレーションなどの信頼性に対して強い積層セラミック電子部品およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
前記目的を達成するため、本発明に係る積層セラミック電子部品は、複数の内部導体と複数のセラミック層を積層して構成した矩形体状のセラミック積層体と、前記セラミック積層体の表面に設けられ、かつ、セラミック積層体の側面に導出した前記内部導体の引出し部に電気的に接続している外部電極とを備え、前記外部電極が、前記セラミック積層体の上面、側面および下面に延在し、かつ、セラミック積層体の側面に導出した前記内部導体の引出し部のそれぞれの一部分に、該引出し部の中央部を帯状に覆いかつ該中央部以外を覆わないように、接続している帯状の厚膜導体と、前記厚膜導体を覆い、かつ、セラミック積層体の側面に導出した前記内部導体の引出し部であって前記厚膜導体で覆われた部分以外の部分および前記内部導体の引出し部相互間の隙間を直接覆った状態で、前記セラミック積層体の側面に設けられているめっき膜とからなることを特徴とする。
【００１１】
以上の構成により、帯状厚膜導体がセラミック積層体の上面および下面に延在しているため、外部電極は折り返し部のある構造になる。また、セラミック積層体の側面に導出した内部導体の引出し部のそれぞれが帯状厚膜導体によって電気的に接続されているため、帯状厚膜導体および内部導体の引出し部を全て覆うめっき膜が、セラミック積層体の側面に広面積に位置精度良く形成される。
【００１２】
また、本発明に係る積層セラミック電子部品の製造方法は、複数の内部導体と複数のセラミック層を積層して矩形体状のセラミック積層体を形成する工程と、前記セラミック積層体の上面、側面および下面に延在し、かつ、セラミック積層体の側面に導出した前記内部導体の引出し部のそれぞれの一部分に、該引出し部の中央部を帯状に覆いかつ該中央部以外を覆わないように、接続する帯状の厚膜導体を形成する工程と、電解めっき法にて、前記厚膜導体およびセラミック積層体の側面に導出した前記内部導体の引出し部であって前記厚膜導体で覆われた部分以外の部分を直接めっき膜で覆うとともに、前記内部導体の引出し部に析出しためっき膜の成長によって、前記内部導体の引出し部相互間の隙間をめっき膜で直接覆って、前記セラミック積層体の側面にめっき膜を形成し、前記厚膜導体と前記めっき膜からなる外部電極を形成する工程とを備えたことを特徴とする。
【００１３】
以上の方法により、高周波特性を維持しつつ、外部電極相互の間隔を充分確保した、マイグレーションなどの信頼性に対して強い積層セラミック電子部品が容易に製造される。
【発明の効果】
【００１４】
本発明によれば、外部電極が、セラミック積層体の上面、側面および下面に延在し、かつ、セラミック積層体の側面に導出した内部導体の引出し部のそれぞれの一部分に、該引出し部の中央部を帯状に覆いかつ該中央部以外を覆わないように、接続している帯状の厚膜導体と、厚膜導体を覆い、かつ、セラミック積層体の側面に導出した内部導体の引出し部であって厚膜導体で覆われた部分以外の部分および前記内部導体の引出し部相互間の隙間を直接覆った状態で、前記セラミック積層体の側面に設けられているめっき膜とからなる。従って、折り返し部のある構造の外部電極を、セラミック積層体の側面に広面積に位置精度良く形成することができる。この結果、高周波特性を維持しつつ、外部電極相互の間隔を充分確保した、マイグレーションなどの信頼性に対して強い積層セラミック電子部品を得ることができる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明に係る積層セラミック電子部品およびその製造方法の実施例について添付の図面を参照して説明する。なお、以下の実施例では１個のセラミック積層体しか表示していないが、実際には、多数のセラミック積層体が集合したマザーセラミック積層体ブロックを形成した後に、このマザーセラミック積層体ブロックを内部導体の配置に合わせてカットし、個々のセラミック積層体を切り出している。
【実施例】
【００１６】
［第１実施例、図１〜図６］
図１に示すように、三端子型積層コンデンサ１は、広面積の内部信号導体２を表面に設けた誘電体セラミックグリーンシート１２と、広面積の内部グランド導体３を表面に設けた誘電体セラミックグリーンシート１２とを交互に任意の枚数積み重ねた後、さらにその上下に保護用誘電体セラミックグリーンシート１３を積層したものである。このように、内部信号導体２と内部グランド導体３とが、誘電体セラミックグリーンシート１２を間に挟むことでコンデンサ容量を形成している。
【００１７】
誘電体セラミックグリーンシート１２，１３は、例えばＢａＴｉＯ3を主成分とするセラミック粉末を結合剤などと一緒に混練したものをドクターブレード法などの方法でシート状（厚さは２〜６μｍ）にしたものである。内部信号導体２および内部グランド導体３はそれぞれ、誘電体セラミックグリーンシート１２上にスクリーン印刷法などの方法で形成される。これらの導体２，３は、Ｎｉ，Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などからなる。導体２，３の厚みは０．５〜１．５μｍ程度としている。
【００１８】
内部信号導体２の一方の引出し部２ａはシート１２の手前側の辺に露出し、他方の引出し部２ａはシート１２の奥側の辺に露出している。また、内部グランド導体３の一方の引出し部３ａはシート１２の左辺に露出し、他方の引出し部３ａはシート１２の右辺に露出している。
【００１９】
以上の構成からなる誘電体セラミックグリーンシート１２，１３を積層した後、圧着して一体的に焼成することにより、図２に示すような直方体形状を有する積層体２０とされる。積層体２０の四つの側面には、内部グランド導体２および内部グランド導体３のそれぞれの引出し部２ａ，３ａが露出している。内部信号導体２の引出し部２ａ相互の間隔および内部グランド導体３の引出し部３ａ相互の間隔は、それぞれ後述の外部電極２１〜２４のめっき膜４６の厚さの２倍以下に設定されている。
【００２０】
次に図３に示すように、積層体２０を横倒しの状態でスリット状の開口４１を設けたプレート４０上に配置し、導電性ペースト４５を積層体２０の側面に塗布する。すなわち、Ｃｕなどを主成分とした導電性ペースト４５を内部に溜めた金属槽の上面に、スリット状の開口４１を設けたプレート４０を配置し、導電性ペースト４５を下から押し上げることにより、開口４１から導電性ペースト４５をプレート４０上に押出す。次に、積層体２０の側面を、押出された導電性ペーストにディップすることにより、積層体２０の側面に導電性ペースト４５を付与した後、乾燥、焼結し固着させる。
【００２１】
こうして、図４に示すように、積層体２０の上面、側面および下面に延在し、かつ、積層体２０の側面に導出した内部信号導体２や内部グランド導体３の引出し部２ａ，３ａのそれぞれに電気的に接続する帯状の厚膜導体４５（厚さは２０〜８０μｍ）を形成する。ここで、内部信号導体２の引出し部２ａに接続する厚膜導体４５は、内部信号導体２の引出し部２ａ全体を覆っている。一方、内部グランド導体３の引出し部３ａに接続する厚膜導体４５は、内部グランド導体３の引出し部３ａの中央部に配置され、内部グランド導体３の引出し部３ａの一部しか覆っていない。
【００２２】
次に、積層体２０をめっき浴槽に入れて湿式めっき（電解めっき）を行い、それぞれの膜厚が２〜１５μｍ程度のＮｉおよびＳｎのめっき膜を形成する。このとき、図５（Ａ）に示すように、めっき浴槽内で通電媒体として機能するスチールボール５０が、厚膜導体４５の表面に接触して厚膜導体４５の表面にめっき膜４６を形成させる。
【００２３】
さらに、積層体２０の側面に導出した内部グランド導体３の引出し部３ａに厚膜導体４５が電気的に接続しているので、図５（Ｂ）に示すように、厚膜導体４５に覆われていない引出し部３ａの露出部分にも、めっき膜４６が析出する。めっき膜４６は、四方にめっき膜の厚み程度成長するため、引出し部３ａ相互の間隔ｄ１をめっき膜４６の厚みｄ２の２倍以下に設定しておくことにより、引出し部３ａの両サイドから成長しためっき膜４６が、引出し部３ａ相互間の隙間を覆う。
【００２４】
なお、厚膜導体４５で引出し部２ａ相互および引出し部３ａ相互を電気的に接続していない状態の場合、図５（Ｃ）に示すように、スチールボール５０が引出し部２ａ，３ａに接触し難いため、引出し部２ａ，３ａの表面に均一にめっきが析出しない。
【００２５】
こうして、図６に示すように、積層体２０の四つの側面に、厚膜導体４５とめっき膜４６とからなる外部信号電極２１，２２および外部グランド電極２３，２４が形成される。外部信号電極２１は内部信号導体２の一方の引出し部２ａに電気的に接続され、外部信号電極２２は内部信号導体２の他方の引出し部２ａに電気的に接続されている。外部グランド電極２３は内部グランド導体３の一方の引出し部３ａに電気的に接続され、外部グランド電極２４は内部グランド導体３の他方の引出し部３ａに電気的に接続されている。
【００２６】
ここで、外部グランド電極２３，２４において、内部グランド導体３の引出し部３ａ上にめっき成長で形成されためっき膜４６と積層体２０の底面との間隔ｄ３は、この三端子型積層コンデンサ１をプリント基板などに実装する際に使用するはんだペーストの厚さの半分以下に設定することが好ましい。間隔ｄ３がこれ以上大きくなると、実装時に、はんだの濡れ上がりが悪くなる場合があり、高周波特性に影響がでるからである。例えば、はんだペーストの厚さが約５０μｍの場合、間隔ｄ３は２５μｍ以下とする。
【００２７】
以上の構成からなる三端子型積層コンデンサ１は、内部信号導体２と内部グランド導体３との対向面積が大きくとれるため、大きいコンデンサ容量を確保することができる。しかも、帯状厚膜導体４５が積層体２０の上面、側面および下面に延在しているため、外部信号電極２１，２２および外部グランド電極２３，２４は折り返し部のある構造をしている。従って、この三端子型積層コンデンサ１をプリント基板などに実装する際、はんだの濡れ上がりやセルフアライメント性が問題になる心配は殆どない。
【００２８】
また、外部グランド電極２３，２４は、積層体２０の側面に導出した内部グランド導体３の引出し部３ａのそれぞれの一部分が帯状厚膜導体４５によって電気的に接続されているため、厚膜導体４５および積層体２０の側面に導出した内部グランド導体３の引出し部３ａを全て覆うめっき膜４６が、積層体２０の手前側および奥側の側面に広面積に位置精度良く形成することができる。このため、外部グランド電極２３，２４から内部信号導体２と内部グランド導体３との対向部分までの距離を全体的に短くでき、等価直列インダクタンスを小さくできる。
【００２９】
さらに、外部グランド電極２３，２４の折り返し部は必要最小限の大きさで形成され、積層体２０の側面には広面積で外部グランド電極２３，２４を形成することができるので、高周波特性を維持しつつ、外部電極２１〜２４相互の間隔を充分確保することができ、マイグレーションやはんだブリッジなどの信頼性に対して強い三端子型積層コンデンサ１を得ることができる。
【００３０】
［第２実施例、図７〜図９］
図７に示すように、第２実施例の三端子型積層コンデンサ１Ａは、前記第１実施例の三端子型積層コンデンサ１において、内部信号導体２の導体幅を広くして、より一層大きなコンデンサ容量を得ることができるようにしたものである。さらに、三端子型積層コンデンサ１Ａは、所定の保護用誘電体セラミックグリーンシート１３の表面にダミー導体４，５を設けて、内部グランド導体３の引出し部３ａ上にめっき成長で形成されためっき膜と積層体２０の底面との間隔ｄ３が、この三端子型積層コンデンサ１Ａをプリント基板などに実装する際に使用するはんだペーストの厚さの半分以下に確実になるようにしている。
【００３１】
以上の構成からなる誘電体セラミックグリーンシート１２，１３を積層した後、圧着して一体的に焼成することにより、図８に示すような直方体形状を有する積層体２０とされる。積層体２０の四つの側面には、内部グランド導体２および内部グランド導体３のそれぞれの引出し部２ａ，３ａ、並びに、ダミー導体４，５が露出している。内部信号導体２の引出し部２ａおよびダミー導体４相互の間隔、並びに、内部グランド導体３の引出し部３ａおよびダミー導体５相互の間隔は、それぞれ後述の外部電極２１〜２４のめっき膜の厚さの２倍以下に設定されている。
【００３２】
次に、前記第１実施例と同様のディップ法で、積層体２０の側面に導電性ペーストを付与した後、乾燥、焼結し固着させる。こうして、積層体２０の上面、側面および下面に延在し、かつ、積層体２０の側面に導出した内部信号導体２や内部グランド導体３の引出し部２ａ，３ａのそれぞれに電気的に接続する帯状の厚膜導体を形成する。ここで、内部信号導体２の引出し部２ａやダミー導体４に接続する厚膜導体、並びに、内部グランド導体３の引出し部３ａやダミー導体５に接続する厚膜導体は、引出し部２ａ，３ａやダミー導体４，５の中央部に配置され、引出し部２ａ，３ａやダミー導体４，５の一部しか覆っていない。
【００３３】
次に、前記第１実施例と同様に、積層体２０をめっき浴槽に入れて湿式めっき（電解めっき）を行い、それぞれの膜厚が２〜１５μｍ程度のＮｉおよびＳｎのめっき膜を形成する。積層体２０の側面に導出した内部グランド導体２，３の引出し部２ａ，３ａやダミー導体４，５に厚膜導体が電気的に接続しているので、厚膜導体に覆われていない引出し部２ａ，３ａやダミー導体４，５の露出部分にも、めっき膜が析出する。めっき膜は、四方にめっき膜の厚み程度成長するため、引出し部２ａ，３ａやダミー導体４，５の両サイドから成長しためっき膜が、引出し部２ａ，３ａやダミー導体４，５相互間の隙間を覆う。
【００３４】
こうして、図９に示すように、積層体２０の四つの側面に、厚膜導体とめっき膜とからなる外部信号電極２１，２２および外部グランド電極２３，２４が形成される。
【００３５】
以上の構成からなる三端子型積層コンデンサ１Ａは、内部信号導体２と内部グランド導体３との対向面積が第１実施例より一層大きくとれるため、大きいコンデンサ容量を確保することができる。しかも、外部信号電極２１，２２が広面積に形成されているので、直流抵抗が低くなり、定格電流が高い三端子型積層コンデンサ１Ａを得ることができる。
【００３６】
［他の実施例］
なお、本発明は前記実施例に限定されるものではなく、その要旨の範囲内で種々に変更することができる。積層セラミック電子部品は、三端子型積層コンデンサの他に、例えば積層ＬＣフィルタ、積層インピーダンス素子、積層コイルなどがある。
【図面の簡単な説明】
【００３７】
【図１】本発明に係る積層セラミック電子部品の一実施例を示す分解斜視図。
【図２】図１に示した積層セラミック電子部品の製造方法を示す斜視図。
【図３】図２に続く製造工程を示す断面図。
【図４】図３に続く製造工程を示す斜視図。
【図５】図４に続く製造工程を示す拡大断面図。
【図６】図１に示した積層セラミック電子部品の外観斜視図。
【図７】本発明に係る積層セラミック電子部品の別の実施例を示す分解斜視図。
【図８】図７に続く製造工程を示す斜視図。
【図９】図７に示した積層セラミック電子部品の外観斜視図。
【図１０】従来の積層セラミック電子部品を示す分解斜視図。
【図１１】図１０に示した積層セラミック電子部品の外観斜視図。
【符号の説明】
【００３８】
１，１Ａ…三端子型積層コンデンサ
２…内部信号導体
３…内部グランド導体
４，５…ダミー導体
１２，１３…誘電体セラミックグリーンシート
２０…積層体
２１，２２…外部信号電極
２３，２４…外部グランド電極
４５…厚膜導体
４６…めっき膜
【図１】
0004604553.tif 000002
【図２】
0004604553.tif 000003
【図３】
0004604553.tif 000004
【図４】
0004604553.tif 000005
【図５】
0004604553.tif 000006
【図６】
0004604553.tif 000007
【図７】
0004604553.tif 000008
【図８】
0004604553.tif 000009
【図９】
0004604553.tif 000010
【図１０】
0004604553.tif 000011
【図１１】
0004604553.tif 000012