(57)【特許請求の範囲】
【請求項１】
ネットワークにおける同期装置であって、
受信データから所定ビット列を検出することでアライメントを行うアライメント手段と、
前記アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させる同期手段と、
前記受信データから所定数のシフトアライメントを生成するシフト手段と、
前記シフトアライメントから前記所定ビット列を検出するシフトアライメント手段と、  を有し、前記シフトアライメント手段により前記所定ビット列が検出されると前記アライメント手段および前記同期手段が初期化されることを特徴とする同期装置。
【請求項２】
ネットワークにおける同期装置であって、
受信データから所定ビット列を検出することでアライメントを行うアライメント手段と、
前記アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させる同期手段と、
前記同期手段の同期状態が変化しない時間を計測する計測手段と、
を有し、所定時間が経過しても前記同期状態が変化しない場合には前記アライメント手段および前記同期手段が初期化されることを特徴とする同期装置。
【請求項３】
前記ネットワークはギガビットイーサネット１０００ＢＡＳＥ−Ｘ（「イーサネット」は登録商標）であり、前記所定ビット列はコンマビット列であることを特徴とする請求項１または２に記載の同期装置。
【請求項４】
ネットワークにおける同期方法であって、
受信データから所定ビット列を検出することでアライメントを行い、
前記アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させ、
前記受信データから所定数のシフトアライメントを生成し、
前記シフトアライメントから前記所定ビット列が検出されるか否かを判定し、
前記シフトアライメントに前記所定ビット列が検出されると前記アライメントおよび前記同期状態を初期化する、
ことを特徴とする同期方法。
【請求項５】
ネットワークにおける同期方法であって、
受信データから所定ビット列を検出することでアライメントを行い、
前記アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させ、
前記同期状態が変化しない時間を計測し、
所定時間が経過しても前記同期状態が変化しない場合には前記アライメントおよび前記同期状態を初期化する、
ことを特徴とする同期方法。
【請求項６】
前記ネットワークはギガビットイーサネット１０００ＢＡＳＥ−Ｘ（「イーサネット」は登録商標）であり、前記所定ビット列はコンマビット列であることを特徴とする請求項４または５に記載の同期方法。
【請求項７】
コンピュータを、
ネットワークにおける同期装置であって、
受信データから所定ビット列を検出することでアライメントを行うアライメント手段と、
前記アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させる同期手段と、
前記受信データから所定数のシフトアライメントを生成するシフト手段と、
前記シフトアライメントから前記所定ビット列を検出するシフトアライメント手段と、  を有し、
前記シフトアライメント手段により前記所定ビット列が検出されると前記アライメント手段および前記同期手段が初期化される同期装置
として機能させることを特徴とするプログラム。
【請求項８】
コンピュータを、
ネットワークにおける同期装置であって、
受信データから所定ビット列を検出することでアライメントを行うアライメント手段と、
前記アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させる同期手段と、
前記同期手段の同期状態が変化しない時間を計測する計測手段と、
を有し、所定時間が経過しても前記同期状態が変化しない場合には前記アライメント手段および前記同期手段が初期化される同期装置
として機能させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信データから所定のビット列を検出することで同期を確立する方法および装置に関する。
【背景技術】
【０００２】
近年急速に普及しつつあるギガビットイーサネット１０００ＢＡＳＥ−Ｘ（「イーサネット」は登録商標。以下同様。）では、同期外れ状態（初期状態）から同期状態へ遷移するために、次のような手順が採用されている。まず、受信したシリアルデータからコンマビット列を検出する。ここで、「コンマビット列」はＩＥＥＥ８０２．３  Ｔａｂｌｅ３６−２においてＣｏｄｅＧｒｏｕｐＮａｍｅ  Ｋ２８．５で定義された１０ビット符号データである。
【０００３】
コンマビット列が検出されると、それ以降のシリアルデータは１０ビット単位の符号（１０Ｂ）に区切られ（以下、「アライメント」と呼ぶ。）、その後、コンマビット列および定義された符号データが正しく検出されることで同期状態の方向へ遷移し、最終的に同期が確立される。なお、「定義された符号データ」はＩＥＥＥ８０２．３  Ｔａｂｌｅ３６−１において定義されている１０ビット符号データである。
【０００４】
図１（Ａ）は上述した同期手順を用いた同期確立装置の一例を示すブロック図であり、図１（Ｂ）はそのアライメント動作を説明するための入力ビット流の一例を示す模式的なタイムチャートである。アライメント回路は、入力データから所定のコンマビットを検出することでアライメントを行い、それに従って同期回路は初期状態から同期状態へ向けて状態が遷移し最終的に同期状態となる。
【０００５】
このような同期確立手順において、コンマビット列（コンマコード）のビットずれに対する対応策が特開２００５−２９５１１７号公報（特許文献１）に開示されている。すなわち、ビットずれに応じてリカバリクロックを所定周期だけ長くすることで的確なアライメントを達成しようとするものである。
【０００６】
【特許文献１】特開２００５−２９５１１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した背景技術では、コンマビット列あるいはコンマコードが検出された後は、正常な符号データが入力すると前提されている。このために、ランダムデータを送受信して対応装置とのオートネゴシエーションを行う場合、ランダムデータ内でコンマビット列を検出する可能性があり、コンマビット列検出後に想定外の符号データが入力すると同期回路が疑似同期状態あるいはデッドロック状態に陥ってしまうことがある。
【０００８】
また、電源投入時の不安定なクロック状態でコンマビット列を検出した場合も、コンマビット列検出後に想定外の符号データが入力して同期回路が疑似同期状態あるいはデッドロック状態に陥ってしまうことがある。
【０００９】
たとえば、図１（Ｂ）に示すように、アライメント回路がランダムパターン受信時にコンマビット列を検出したとすると、それ以降のシリアルデータは１０Ｂ符号毎に区切って認識される。この状態で、ランダムパターン後の正しいギガビットイーサネットデータ（アイドル符号、コンフィギュレーション符号など）が入力し、定義された符号データが受信されていると認識されると、同期回路は次のコンマビット列の受信を待機する状態となる。この状態でコンマビット列が入力しなかった場合、同期回路は状態を変化させることができない。すなわち、初期状態に戻ることができなくなり、デッドロックに陥ることとなる。不安定なクロック状態でコンマビット列を検出した場合も同様の事態になり得る。
【００１０】
このように同期回路が疑似同期状態あるいはデッドロック状態に陥ってしまうと、正常な同期確立ができないためにデータ通信が不可能となる。
【００１１】
本発明の目的は、同期外れ状態から同期状態へ確実に動作してデータ通信を可能にする同期方法および装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明による同期装置は、ネットワークにおける同期装置であって、受信データから所定ビット列を検出することでアライメントを行うアライメント手段と、アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させる同期手段と、受信データから所定数のシフトアライメントを生成するシフト手段と、シフトアライメントから所定ビット列を検出するシフトアライメント手段と、を有し、シフトアライメント手段により所定ビット列が検出されるとアライメント手段および同期手段が初期化されることを特徴とする。
【００１３】
本発明による同期装置は、ネットワークにおける同期装置であって、受信データから所定ビット列を検出することでアライメントを行うアライメント手段と、アライメントと当該アライメントに基づいて受信するデータとに従って同期状態を遷移させる同期手段と、同期手段の同期状態が変化しない時間を計測する計測手段と、を有し、所定時間が経過しても同期状態が変化しない場合にはアライメント手段および同期手段が初期化されることを特徴とする。
【発明の効果】
【００１４】
上述した本発明による同期装置は、同期外れ状態から同期状態へ確実に動作してデータ通信を可能にする。
【発明を実施するための最良の形態】
【００１５】
１．第１実施例
図２（Ａ）は本発明の第１実施例による同期装置の概略的構成を示すブロック図であり、図２（Ｂ）はその動作を模式的に示すタイムチャートである。アライメント回路１０１は、入力データからコンマビット列を検出することでアライメントを行い、それに従って、後述するように、同期回路１０２は初期状態から同期状態へ向けて状態が遷移し最終的に同期状態となる。
【００１６】
さらに、本実施例による同期装置はアライメントシフト回路１０３およびアライメント回路１０４を有する。アライメントシフト回路１０３は、アライメント回路１０１と同じ入力データを入力し、アライメント回路１０１でのコンマビット列検出のタイミングを１ビットずつシフトさせて９個のシフトアライメント１−９を生成しアライメント回路１０４へ出力する。
【００１７】
アライメント回路１０４はシフトアライメント１−９からコンマビット列が検出されるか否かを判定し、コンマビット列が検出されると、その旨をアライメント回路１０１および同期回路１０２へ通知する。シフトアライメントでコンマビット列が検出された場合には、アライメント回路１０１および同期回路１０２は初期状態（同期外れ状態）へ戻り、アライメント回路１０１はアライメント動作を再実行する。逆に、アライメント回路１０４がシフトアライメント中にコンマビット列を検出しなかった場合は、アライメント回路１０１が最初に検出したコンマビット列に基づくアライメントは正しいと判定する。
【００１８】
図２（Ｂ）に示す例に従えば、アライメント回路１０１はランダムデータ内にコンマビット列を検出することで１０ビット（１０Ｂ符号）毎にアライメントを実行し、それ以外の９種類のシフトアライメント１−９に対してアライメント回路１０４がコンマビット列検出を行う。入力データがギガビットイーサネットのデータに変化した後、アイドルパターン内にコンマビット列が存在するものとすると、アライメント回路１０４はシフトアライメント（ここではシフトアライメント５）にてコンマビット列が検出され、これによってアライメント回路１０１の最初のアライメントは間違っていることが分かり、アライメント回路１０１および同期回路１０２は初期状態（同期外れ状態）へリセットされる。
【００１９】
このようにアライメント回路１０４がシフトアライメント中にコンマビット列を検出した場合は、アライメント回路１０１が最初に検出したコンマビット列に基づいて実行したアライメントは間違っていたと判定され、アライメント回路１０１および同期回路１０２を初期状態に戻してアライメントを再実行する。こうすることでデッドロック状態に陥ることを事前に防止できる。
【００２０】
なお、図２（Ａ）に示す装置構成は、次に述べる状態遷移を実現するプログラムをコンピュータ上で実行することで実現することも可能である。以下、本発明による同期方法の具体的な構成例を図面を参照しながら詳細に説明する。
【００２１】
図３は図２に示す同期装置の状態遷移図である。ここでは、ギガビットイーサネット１０００ＢＡＳＥ−Ｘにおける同期外れ状態から同期状態までの遷移を示す。
【００２２】
まず、コンマビット列が検出されていない初期状態において（ＬＯＳＳ＿ＯＦ＿ＳＹＮＣ：Ｓ２０１）、アライメント回路１０１がコンマビット列を検出すると同期回路１０２は第１コンマ検出状態となり（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿１：Ｓ２０２）、アライメント回路１０４がコンマビット列を検出すると同期回路１０２は初期状態を維持する。
【００２３】
第１コンマ検出状態において（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿１：Ｓ２０２）、同期回路１０２は定義された符号データの検出を待機するが、入力データから未定義な符号データを検出した場合あるいはアライメント回路１０４がコンマビット列を検出した場合には、同期回路１０２は初期状態（Ｓ２０１）へ戻る。また、第１コンマ検出状態（Ｓ２０２）において、定義された符号データを１回以上検出すると、同期回路１０２は第１準同期状態に遷移する（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿１：Ｓ２０３）。
【００２４】
第１準同期状態（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿１：Ｓ２０３）において、同期回路１０２は正しい位置でのコンマビット検出を待機するが、入力データから未定義な符号データを検出した場合、コンマビット列の位置エラーを検出した場合、あるいはアライメント回路１０４がコンマビット列を検出した場合には、同期回路１０２は初期状態（Ｓ２０１）へ戻る。また、第１準同期状態（Ｓ２０３）において、正しい位置でコンマビット列を検出すると、同期回路１０２は第２コンマ検出状態に遷移する（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿２：Ｓ２０４）。
【００２５】
第２コンマ検出状態において（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿２：Ｓ２０４）、同期回路は定義された符号データの検出を待機するが、入力データから未定義な符号データを検出した場合あるいはアライメント回路１０４がコンマビット列を検出した場合には、同期回路１０２は初期状態（Ｓ２０１）へ戻る。また、第２コンマ検出状態（Ｓ２０４）において、定義された符号データを１回以上検出すると、同期回路１０２は第２準同期状態に遷移する（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿２：Ｓ２０５）。
【００２６】
第２準同期状態（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿２：Ｓ２０５）において、同期回路１０２は正しい位置でのコンマビット検出を待機するが、入力データから未定義な符号データを検出した場合、コンマビット列の位置エラーを検出した場合、あるいはアライメント回路１０４がコンマビット列を検出した場合には初期状態（Ｓ２０１）へ戻る。また、第２準同期状態（Ｓ２０５）において、正しい位置でコンマビット列を検出すると、同期回路１０２は第３コンマ検出状態に遷移する（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿２：Ｓ２０６）。
【００２７】
第３コンマ検出状態において（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿３：Ｓ２０６）、同期回路は定義された符号データの検出を待機するが、入力データから未定義な符号データを検出した場合あるいはアライメント回路１０４がコンマビット列を検出した場合には、同期回路１０２は初期状態（Ｓ２０１）へ戻る。また、第３コンマ検出状態（Ｓ２０６）において、定義された符号データを１回以上検出すると、同期回路１０２は同期状態に遷移して同期が確立する（ＳＹＮＣ＿ＡＣＱＵＩＲＥＤ＿１：Ｓ２０７）。
【００２８】
２．第２実施例
図４は本発明の第２実施例による同期装置の概略的構成を示すブロック図である。アライメント回路３０１は、入力データからコンマビット列を検出することでアライメントを行い、それに従って、後述するように、コンマ同期回路３０２は初期状態から同期状態へ向けて状態が遷移し最終的に同期状態となる。
【００２９】
さらに、本実施例による同期装置はコンマ同期回路３０２により用いられるタイマ３０３を有する。コンマ同期回路３０２は、状態が遷移するとタイマ３０３をスタートさせ、所定時間が経過したか否かを監視する。所定時間が経過するまで状態遷移がない場合はアライメント回路３０１へ初期化信号を出力し、アライメント回路３０１を初期状態に戻す。たとえば、準同期状態において、一定時間（たとえば１００ｍｓ）状態遷移がない場合には、当該アライメントは正常に検出されたものではなく擬似同期状態にあると判断され、アライメント回路３０１が初期化される。このように、準同期状態で状態遷移が停止していると、アライメントを初期化して再度実行数量に制御されるので、デッドロックに陥ることを防止できる。
【００３０】
図５は図４に示す同期装置の状態遷移図である。ここでは、ギガビットイーサネット１０００ＢＡＳＥ−Ｘにおける同期外れ状態から同期状態までの遷移を示す。
【００３１】
まず、コンマビット列が検出されていない初期状態において（ＬＯＳＳ＿ＯＦ＿ＳＹＮＣ：Ｓ４０１）、アライメント回路３０１がコンマビット列を検出すると同期回路３０２は第１コンマ検出状態となる（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿１：Ｓ４０２）。
【００３２】
第１コンマ検出状態において（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿１：Ｓ４０２）、同期回路３０２は定義された符号データの検出を待機するが、入力データから未定義な符号データを検出した場合には初期状態（Ｓ４０１）へ戻る。また、第１コンマ検出状態（Ｓ４０２）において、定義された符号データを１回以上検出すると、同期回路３０２は第１準同期状態に遷移する（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿１：Ｓ４０３）。
【００３３】
第１準同期状態（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿１：Ｓ４０３）において、同期回路３０２はタイマ３０３をスタートさせると共に、正しい位置でのコンマビット検出を待機する。入力データから未定義な符号データを検出した場合、コンマビット列の位置エラーを検出した場合あるいはタイマ３０３がタイムアウトした場合には、同期回路３０２は初期化信号をアライメント回路３０１へ出力し初期状態（Ｓ４０１）へ戻る。また、第１準同期状態（Ｓ４０３）において、正しい位置でコンマビット列を検出すると、同期回路３０２は第２コンマ検出状態に遷移する（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿２：Ｓ４０４）。
【００３４】
第２コンマ検出状態において（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿２：Ｓ４０４）、同期回路３０２は定義された符号データの検出を待機するが、入力データから未定義な符号データを検出した場合には同期回路３０２は初期状態（Ｓ４０１）へ戻る。また、第２コンマ検出状態（Ｓ４０４）において、定義された符号データを１回以上検出すると、同期回路３０２は第２準同期状態に遷移する（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿２：Ｓ４０５）。
【００３５】
第２準同期状態（ＡＣＱＵＩＲＥ＿ＳＹＮＣ＿２：Ｓ４０５）において、同期回路３０２はタイマ３０３をスタートさせると共に、正しい位置でのコンマビット検出を待機する。入力データから未定義な符号データを検出した場合、コンマビット列の位置エラーを検出した場合あるいはタイマ３０３がタイムアウトした場合には、同期回路３０２は初期化信号をアライメント回路３０１へ出力し初期状態（Ｓ４０１）へ戻る。また、第２準同期状態（Ｓ４０５）において、正しい位置でコンマビット列を検出すると、同期回路３０２は第３コンマ検出状態に遷移する（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿２：Ｓ４０６）。
【００３６】
第３コンマ検出状態において（ＣＯＭＭＡ＿ＤＥＴＥＣＴ＿３：Ｓ４０６）、同期回路３０２は定義された符号データの検出を待機するが、入力データから未定義な符号データを検出した場合には初期状態（Ｓ４０１）へ戻る。また、第３コンマ検出状態（Ｓ４０６）において、定義された符号データを１回以上検出すると、同期回路３０２は同期状態に遷移して同期が確立する（ＳＹＮＣ＿ＡＣＱＵＩＲＥＤ＿１：Ｓ４０７）。
【産業上の利用可能性】
【００３７】
本発明は、ギガビットイーサネット１０００ＢＡＳＥ−Ｘを利用したデジタル機器全般およびデジタルＬＳＩ全般に適用可能である。
【図面の簡単な説明】
【００３８】
【図１】（Ａ）は上述した同期手順を用いた同期確立装置の一例を示すブロック図であり、（Ｂ）はそのアライメント動作を説明するための入力ビット流の一例を示す模式的なタイムチャートである。
【図２】（Ａ）は本発明の第１実施例による同期装置の概略的構成を示すブロック図であり、（Ｂ）はその動作を模式的に示すタイムチャートである。
【図３】図２に示す同期装置の状態遷移図である。
【図４】本発明の第２実施例による同期装置の概略的構成を示すブロック図である。
【図５】図４に示す同期装置の状態遷移図である。
【符号の説明】
【００３９】
１０１  アライメント回路
１０２  同期回路
１０３  アライメントシフト回路
１０４  アライメント回路
【図１】
0004729768.tif 000002
【図２】
0004729768.tif 000003
【図３】
0004729768.tif 000004
【図４】
0004729768.tif 000005
【図５】
0004729768.tif 000006