(57)【特許請求の範囲】
【請求項１】
本来出力すべき有意な信号をΔΣ変調し、有意パルス変調信号を生成する第１ΔΣ変調器と、
そのレベルが緩やかに変化するソフトスタート用信号をΔΣ変調し、そのデューティ比が０から徐々に大きくなる非有意パルス変調信号を生成する１次もしくは２次の第２ΔΣ変調器と、
前記有意パルス変調信号と前記非有意パルス変調信号を受け、通常期間において前記有意パルス変調信号を選択し、電源遷移期間において前記非有意パルス変調信号を選択する選択回路と、
前記選択回路の出力を増幅するＤ級アンプである第１ドライバ回路と、
前記選択回路の出力を増幅するＤ級アンプであって、その出力が前記第１ドライバ回路の出力と結合されており、その駆動能力が前記第１ドライバ回路よりも低い、第２ドライバ回路と、
を備えることを特徴とする信号出力回路。
【請求項２】
電源の遷移を指示するデジタル信号の変化を滑らかにし、前記ソフトスタート用信号を生成するフィルタ回路をさらに備えることを特徴とする請求項１に記載の信号出力回路。
【請求項３】
前記第２ΔΣ変調器の次数は１次であることを特徴とする請求項１に記載の信号出力回路。
【請求項４】
前記第２ドライバ回路は、その出力に直列に設けられた抵抗素子を含むことを特徴とする請求項３に記載の信号出力回路。
【請求項５】
少なくとも前記選択回路における選択動作および前記第１ドライバ回路のオンオフを制御する制御回路をさらに備え、
この制御回路は、電源オン時には、最初に前記選択回路に前記非有意パルス変調信号を選択させ、かつ前記第１ドライバ回路をオフ状態におき、つぎに前記非有意パルス変調信号が所定の状態まで変化した後、前記第１ドライバ回路をオンするとともに前記選択回路に前記有意パルス変調信号を選択させることを特徴とする請求項１から４のいずれかに記載の信号出力回路。
【請求項６】
少なくとも前記選択回路における選択動作および前記第１ドライバ回路のオンオフを制御する制御回路をさらに備え、
この制御回路は、電源オフ時には、まず前記選択回路で前記有意パルス変調信号が選択されている状態で前記第１ドライバ回路をオフし、しかる後、前記選択回路に前記非有意パルス変調信号を選択させることを特徴とする請求項１から４のいずれかに記載の信号出力回路。
【請求項７】
請求項１から６のいずれかに記載の信号出力回路において、
１つの半導体基板に一体集積化されたことを特徴とする信号出力回路。
【請求項８】
請求項１から７のいずれかに記載の信号出力回路と、
前記信号出力回路の出力信号の高周波成分を除去するフィルタと、
前記フィルタの出力信号により駆動されるスピーカと、
を備えることを特徴とするオーディオ信号出力装置。
【請求項９】
請求項８に記載のオーディオ信号出力装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号出力回路に関し、特に電源投入時または停止時の急激な電圧波形変化に伴うノイズ発生を防止する機能を備えた信号出力回路に関する。
【背景技術】
【０００２】
近年のＬＳＩ技術の発展に伴い、ＣＤプレイヤーやＭＤプレイヤー等に代表されるデジタルオーディオにおいては、デジタル信号処理およびその増幅に１ビットＤＡＣ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）が用いられている。この１ビットＤＡＣにおいては、音声信号は、ΔΣ変調器を用いてノイズシェーピングされ、パルス幅変調ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）された１ビット信号として出力される。【０００３】
この１ビットＰＷＭ信号は、負荷であるスピーカを駆動するために所定のレベルまで増幅されるが、これには、高効率が得られるＤ級アンプが用いられている。増幅された１ビットＰＷＭ信号は、後置ローパスフィルタを通してアナログ再生信号となり、スピーカから音声として再生される。【０００４】
ここで、一般的に音質を重視して設計する場合には、１ビットＰＷＭ信号の生成には、高次のΔΣ変調器が使用されている。この高次のΔΣ変調器は、量子化雑音を人間の可聴帯域外へと押しやるノイズシェーピング特性に優れるが、その一方で動作開始時において出力を緩やかに立ち上げられないという特性を有している。この高次のΔΣ変調器の急激な波形の立ち上がりは、Ｄ級アンプによって増幅され、負荷回路に使用されるＤＣカット用のコンデンサに流れ込む突入電流を発生させる。この突入電流は、スピーカもしくはヘッドフォンから不快なノイズとして聴覚を刺激する。動作停止時においても同様の現象により雑音が発生する。【０００５】
そこで従来では、特許文献１における従来技術として挙げられているように、このノイズを防止するため、負荷回路に設けられたＤＣカット用のコンデンサとスピーカとの間にミュート回路を追加する。このミュート回路をノイズが発生するタイミングでオンし、出力を接地電位に短絡することによりノイズの発生を抑制している。【０００６】
また、同文献には、並列に配置された複数のインバータからなるＤ級アンプにおいて、立ち上げ、立ち下げ時に複数のインバータを漸次オン、またはオフしていくことによってこのノイズの発生を抑える手法が開示されている。
【特許文献１】特開２００１−２２３５３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ミュート回路によるノイズの抑制は、ミュート回路が必要となり、部品点数が多く、加えてミュート制御端子およびその引き回しが必要であることからセットの小型化の要請にはそぐわないという問題があった。【０００８】
本発明はこうした課題に鑑みてなされたものであり、その目的は、突入電流に起因するノイズの抑制および実装面積を低減した信号出力回路の提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、信号出力回路に関する。この信号出力回路は、通常期間か電源遷移期間かに応じ、本来出力すべき有意な信号と、電源遷移期間に出力すべき非有意な信号の一方を選択する選択回路と、選択回路の出力を並列に受ける通常期間のための第１ドライバ回路と、電源遷移期間のための第２ドライバ回路と、非有意な信号を電源の遷移に対応するデジタル信号として生成する信号生成回路とを備え、第１ドライバ回路と第２ドライバ回路の出力を結合して出力する。【００１０】
この態様によれば、ノイズが発生する電源投入時および停止時においては、ソフトスタート用の非有意信号を第２ドライバ回路によって増幅することで、突入電流を抑えノイズを低減することができる。【００１１】
本発明の別の態様において、信号生成回路は、電源の遷移を指示するデジタル信号の変化を滑らかにするフィルタ回路と、フィルタ回路の出力をデジタル信号に変換する変換回路と、を備えていてもよい。変換回路は、１次のΔΣ変調器であってもよい。【００１２】
このフィルタ回路によって、非有意信号の立ち上がり、立ち下りを滑らかにし、非有意信号がスピーカから再生される時に、聴覚上ノイズとして認識されにくくすることができる。【００１３】
第２ドライバ回路の駆動能力は、第１ドライバ回路の駆動能力より低く設計してもよい。
また、第２ドライバ回路は、その出力に直列に設けられた抵抗素子を含み、信号出力回路は、抵抗素子の出力を、第１ドライバ回路の出力と結合して出力してもよい。
第２ドライバ回路の出力に直列に設けられた抵抗素子、あるいはトランジスタサイズなどの調節によって、第２ドライバ回路の負荷駆動能力を、第１ドライバ回路のそれより低くすることで、ノイズレベルを効果的に抑えることができ、さらに第１ドライバ回路によって有意な信号を再生するときには、第２ドライバ回路の影響を小さくすることができる。【００１４】
さらに本発明の別の態様において、信号出力回路は、少なくとも選択回路における選択動作および第１ドライバ回路のオンオフを制御する制御回路をさらに備えてもよい。この制御回路は、電源オン時には、最初に選択回路に前記非有意な信号を選択させ、かつ第１ドライバ回路をオフ状態におき、つぎに非有意な信号が所定の状態まで変化した後、第１ドライバ回路をオンするとともに、選択回路に有意な信号を選択させてもよい。【００１５】
この態様によれば、制御回路によって電源投入時に、選択回路による信号の選択および第１ドライバのオンオフ切り替えのタイミングを任意に調整することができ、効果的なノイズの抑制を図ることができる。【００１６】
この制御回路は、電源オフ時には、まず選択回路で有意な信号が選択されている状態で前記第１ドライバ回路をオフし、しかる後、選択回路に非有意な信号を選択させてもよい。【００１７】
この態様によれば、制御回路によって電源停止時に、選択回路による信号の選択および第１ドライバのオンオフ切り替えのタイミングを任意に調整することができる。【００１８】
信号出力回路は、１つの半導体基板に一体集積化されてもよい。【００１９】
本発明のさらに別の態様は、オーディオ信号出力装置に関する。このオーディオ信号出力装置は、上述の信号出力回路と、信号出力回路の出力信号の高周波成分を除去するフィルタと、フィルタの出力信号により駆動されるスピーカと、を備える。
この態様によれば、電源投入時や電源オフ時にスピーカからノイズが発生するのを抑制することができる。【００２０】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明に係る信号出力回路により、電源投入もしくは停止時のスピーカから再生されるノイズを低減することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態に係る信号出力回路を使用したデジタルオーディオ出力回路を示す図である。
【図２】図１の信号出力回路の各部の動作波形およびタイミングチャートを示す図である。
【符号の説明】
【００２３】
１０  音声信号源、  １２  高次ΔΣ変調器、  １４  有意信号生成回路、  １６  第１ドライバ回路、  １８  後置ローパスフィルタ、  ２０  非有意信号生成回路、  ２２  ステップパルス生成回路、  ２４  １次ローパスフィルタ、  ２６  １次ΔΣ変調器、  ２８  制御回路、  ３０  選択回路、  ３２  第２ドライバ回路、  ３４  スピーカ、  １００  信号出力回路、  ２００  オーディオ信号出力装置、  Ｓ  有意信号、  ＮＳ  非有意信号、  ＳＰＷＭ  有意ＰＷＭ信号、  ＮＳＰＷＭ  非有意ＰＷＭ信号、  ＳＥＬ  選択信号、  Ｃ２  ＤＣブロックコンデンサ、  Ｒ  抵抗。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の形態を、図１を用いて説明する。図１は、本発明の実施の形態に係る信号出力回路１００を使用したオーディオ信号出力装置２００の構成を示す回路図である。【００２５】
オーディオ信号出力装置２００は、ＣＤプレイヤや、ＭＤプレイヤなど音声出力手段を備える電子機器に搭載され、信号出力回路１００、後置ローパスフィルタ１８、スピーカ３４を含む。信号出力回路１００は、いわゆるデジタルアンプであって、パルス幅変調されたデジタル信号を出力する。スピーカ３４は、イヤホンやヘッドホンなどであってもよい。【００２６】
後置ローパスフィルタ１８は、直列インダクタＬ１、並列コンデンサＣ１、ＤＣブロックコンデンサＣ２を含む。後置ローパスフィルタ１８は、信号出力回路１００から出力されるデジタル信号の高周波成分および直流成分を除去する。この後置ローパスフィルタ１８によって、信号出力回路１００から出力されるデジタル信号は、アナログ信号に変換される。後置ローパスフィルタ１８から出力されるアナログ再生信号は、スピーカ３４に入力され、スピーカ３４は音声信号を出力する。【００２７】
本実施形態にかかる信号出力回路１００は、有意な信号Ｓもしくは非有意な信号ＮＳをそれぞれ生成する２つの信号生成回路、すなわち有意信号生成回路１４および非有意信号生成回路２０と、選択回路３０、第１ドライバ回路１６，第２ドライバ回路３２および制御回路２８と、を含む。【００２８】
ここで、有意な信号Ｓとは、音声などの情報を有する信号を意味し、非有意な信号ＮＳとは、音声信号とは関係なく、電源投入時または停止時にノイズを低減させるために使用されるソフトスタート用の信号をいう。【００２９】
本発明の動作状態としては、通常の音声が再生される期間（以下、通常期間という）と、電源投入時もしくは停止時の過渡状態にある期間（以下、電源遷移期間という）が存在し、２つの状態に応じて回路の動作状態を制御することによりノイズの低減を行っている。【００３０】
はじめに、本実施形態にかかる信号出力回路１００の原理について概説する。一般的に高次ΔΣ変調器１２は、ゼロ電位から徐々に電圧を上昇させることができず、電源投入時の立ち上がり波形が急峻となる。すなわち、その出力においては、ＰＷＭ信号として、デューティ比が０％から徐々に大きくなっていく信号を生成することが困難である。したがって、この高次ΔΣ変調器１２の出力信号をそのまま第１ドライバ回路１６で増幅すると、負荷回路に使用されるＤＣブロックコンデンサＣ２に突入電流が流れ込み、ノイズが発生する。【００３１】
そこで、この高次ΔΣ変調器１２とは別に、緩やかに波形を立ち上げることのできる１次ΔΣ変調器２６を設け、これにより非有意ＰＷＭ信号ＮＳＰＷＭを生成し、この非有意ＰＷＭ信号ＮＳＰＷＭによって所定の出力電圧まで立ち上げた後に、高次ΔΣ変調器１２に切り替えることでノイズを抑制する。この１次ΔΣ変調器２６は必ずしも１次である必要はなく、たとえば、２次のΔΣ変調器であってもよく、デューティ比がノイズが発生しない程度に十分にゆっくりと大きくなるＰＷＭ信号を生成できればよい。ただし、本実施の形態のように、ΔΣ変調器の次数を１次とした場合には、回路面積を小さくできるという利点がある。【００３２】
また、ドライバ回路についても、通常期間に使用するスピーカ駆動用の第１ドライバ回路１６に加えて、駆動能力を落とした第２ドライバ回路３２とを設け、電源遷移期間と通常期間とで切り替えて使用することでノイズを抑制している。この第２ドライバ回路３２は、負荷であるスピーカ３４を駆動することが主たる目的ではなく、ＤＣブロックコンデンサＣ２を緩やかに充放電するために設けられている。【００３３】
以下、信号の流れおよび各ブロックの構成について、順に説明していく。有意な信号を生成する信号生成回路１４（以下、有意信号生成回路という）は、音声信号源１０および高次ΔΣ変調器１２を備える。音声信号源１０より出力される有意信号Ｓは、高次ΔΣ変調器１２によって、有意ＰＷＭ信号ＳＰＷＭに変換される。高次とはたとえば５次、あるいはより低次あるいは、高次であってもよい。高次ΔΣ変調器１２の次数の設計は、要求される音質や回路規模に応じて設定すればよい。【００３４】
一方、非有意な信号を生成する非有意信号生成回路２０は、ステップパルス生成回路２２、１次ローパスフィルタ２４および１次ΔΣ変調器２６を備える。ステップパルス生成回路２２により生成されるステップ状のパルスＳＰは、１次ローパスフィルタ２４を通過して、緩やかに立ち上がり、あるいは立ち下がる非有意信号ＮＳとなる。１次ΔΣ変調器２６は、非有意信号ＮＳをΔΣ変調し、パルス幅変調された非有意ＰＷＭ信号ＮＳＰＷＭとして出力する。すなわち、１次ΔΣ変調器２６は、１次ローパスフィルタ２４の出力である非有意信号ＮＳを、パルス幅変調されたデジタル信号へ変換する変換回路として機能する。非有意ＰＷＭ信号ＮＳＰＷＭのデューティ比は、０％から徐々に広がりながら変化していく。【００３５】
これらの有意、非有意２系統の１ビットＰＷＭ信号ＮＳＰＷＭおよびＳＰＷＭは、選択回路３０に入力される。この選択回路３０は、入力端子Ａ、Ｂおよび制御端子Ｓを有しており、Ａ端子に有意ＰＷＭ信号ＳＰＷＭが、Ｂ端子に非有意ＰＷＭ信号ＮＳＰＷＭが入力されている。制御端子Ｓには、制御回路２８からの制御信号ＳＥＬが入力され、その電圧がハイレベルのとき、Ａ端子の入力が出力され、ローレベルのときＢ端子の入力が出力されるものとする。【００３６】
電源遷移期間において、制御回路２８は、制御信号ＳＥＬとしてローレベルを出力する。このとき、選択回路３０は入力端子Ｂに入力される非有意信号生成回路２０からの非有意ＰＷＭ信号ＮＳＰＷＭを選択して出力する。また、音声を再生する通常期間には、制御回路２８は、制御信号ＳＥＬとしてハイレベルを出力する。このとき、選択回路３０は、Ａ端子に入力される有意信号生成回路１４からの有意ＰＷＭ信号ＳＰＷＭを選択するように制御される。【００３７】
ここで、選択回路３０によって、その出力信号が有意ＰＷＭ信号ＳＰＷＭから非有意ＰＷＭ信号ＮＳＰＷＭへ、もしくは逆に非有意ＰＷＭ信号ＮＳＰＷＭから有意ＰＷＭ信号ＳＰＷＭに切り替わる瞬間の両ＰＷＭ信号のデューティ比が重要となる。なぜならば、切り替えの瞬間における両ＰＷＭ信号のデューティ比が大きく異なれば、非有意信号ＮＳＰＷＭによって徐々に立ち上げた出力電圧が、切り替えの瞬間に不連続となり、そこで突入電流によるノイズが発生するからである。【００３８】
従って、本実施の形態においては、切り替え時に有意ＰＷＭ信号ＳＰＷＭおよび非有意ＰＷＭ信号ＮＳＰＷＭの２つのＰＷＭ信号をシームレスにつなげ、後置ローパスフィルタ１８のＤＣブロックコンデンサＣ２に突入電流が流れ込まないように、ひいては不快なノイズが発生しないように、その切り替えの瞬間において、非有意信号ＮＳＰＷＭのデューティ比を、有意信号ＳＰＷＭのデューティ比に等しいか、またはノイズとして知覚されない程度に近くなるように設計しておく。【００３９】
例えば、高次ΔΣ変調器１２の立ち上げ完了時における有意ＰＷＭ信号ＳＰＷＭのデューティ比が５０％である場合、選択回路３０による切り替え動作時に切り替えノイズが発生しないように、非有意ＰＷＭ信号ＮＳＰＷＭの立ち上げ完了時のデューティ比は５０％程度となるよう設計するのが好ましい。【００４０】
選択回路３０から選択して出力される１ビットＰＷＭ信号Ｖｐｗｍは、並列に接続された第１ドライバ回路１６および第２ドライバ回路３２に入力されている。このＰＷＭ信号Ｖｐｗｍは、並列に接続された２つのドライバ回路によって増幅され、２つのドライバ回路１６、３２の出力は再び結合されて、後置ローパスフィルタ１８に出力される。【００４１】
ここで、第１ドライバ回路１６は、主として通常期間に有意ＰＷＭ信号ＳＰＷＭを増幅するためのものであり、イネーブル端子を備え、電源遷移期間においてはオフするように制御回路２８により制御されている。【００４２】
第２ドライバ回路３２は、主として電源遷移期間に、非有意ＰＷＭ信号ＮＳＰＷＭを増幅するために用いられるものである。したがって、その負荷駆動能力は、後置ローパスフィルタ１８のＤＣブロックコンデンサＣ２の充放電が行えれば十分であり、第１ドライバ回路１６の駆動能力に対して低めに設計されている。本実施形態において、第２ドライバ回路３２は、その出力に抵抗Ｒを備え、負荷駆動能力が低く設定されている。【００４３】
このように第２ドライバ回路３２の負荷駆動能力を落とすことによって、非有意信号から有意信号への切り替えノイズが抑えられる。さらに、第２ドライバ回路３２がスピーカ３４を駆動する能力は、第１ドライバ回路１６がスピーカ３４を駆動する能力に比べ無視できるほど小さいため、有意信号が出力される通常期間においては、必ずしも第２ドライバ回路３２をオフする必要がなくなり、設計の自由度が高くなる。【００４４】
ドライバ回路１６、３２によって増幅され、合成された１ビットＰＷＭ信号は、後置ローパスフィルタ１８により帯域制限される。この結果、アナログ再生信号として負荷であるスピーカ３４に入力され、ユーザはスピーカ３４からの出力を音声として知覚する。【００４５】
以上が、本発明の実施形態にかかる回路の構成である。次に、以上の構成による信号出力回路１００の動作について、各素子の動作状態、出力波形、切り替えタイミングを示す図２をもとに、時系列的に説明する。【００４６】
図２において、時刻Ｔ０は電源が投入された時刻を表す。ここでいう電源の投入とは、ユーザによって電源スイッチがオンされることをいい、図１には示されない電源オンオフ指示信号が立ち上がる。【００４７】
この電源オンオフ指示信号の立ち上がりを受けて、時刻Ｔ１に、制御回路２８は第２ドライバ回路３２のイネーブル信号ＥＮ２（以下第２イネーブル信号という）をハイレベルとして、第２ドライバ回路３２をオンにする。このとき、第１ドライバ回路１６のイネーブル信号ＥＮ１（以下第１イネーブル信号という）はローレベルであり、オフしている。【００４８】
その後、時刻Ｔ２にステップ波形ＳＰが立ち上がり、１次ローパスフィルタ２４を通過した非有意信号ＮＳが緩やかに立ち上がる。この非有意信号ＮＳは、１次ΔΣ変調器２６によって１ビットのＰＷＭ信号に変調され、デューティ比０％から徐々にパルス幅が広がっていく非有意ＰＷＭ信号ＮＳＰＷＭとして出力される。このとき選択信号ＳＥＬはローレベルに設定されており、選択回路３０は、非有意ＰＷＭ信号ＮＳＰＷＭを出力するように制御されている。この間に、有意信号生成回路１４の高次ΔΣ変調器１２も立ち上げられているが、選択回路３０により選択されていないため、出力されない。【００４９】
非有意ＰＷＭ信号ＮＳＰＷＭのデューティ比が所定の値まで大きくなり、高次ΔΣ変調器１２の出力が安定するのを待って、時刻Ｔ３に、制御回路２８は、選択信号ＳＥＬをハイレベルに切り替える。これにより、選択回路３０の出力は、有意ＰＷＭ信号ＳＰＷＭに切り替えられる。この時刻Ｔ３における非有意ＰＷＭ信号ＮＳＰＷＭと有意ＰＷＭ信号ＳＰＷＭのデューティ比が近ければ、ノイズの発生を抑えることができる。【００５０】
さらに、このとき、第１ドライバ回路１６はオフしており、第２ドライバ回路３２のみがオンしているため、仮にデューティ比に不一致があったとしても、第２ドライバ回路３２の出力に設けられた抵抗ＲによってＤＣブロックコンデンサＣ２の充放電能力は制限されているため、切り替え時のノイズ音はスピーカ３４から聴こえづらくなっている。【００５１】
その後、時刻Ｔ４に、制御回路２８は、第１イネーブル信号ＥＮ１をハイレベルとして、第１ドライバ回路１６をオンすることで、電源遷移期間が終了する。図２中、Ｔａで示される時刻Ｔ０から時刻Ｔ４までの期間が電源遷移期間に相当し、その後、通常期間Ｔｂへと移行し、音声信号源１０より出力される有意信号Ｓが、高次ΔΣ変調器１２によって有意ＰＷＭ信号ＳＰＷＭに変調され、第１ドライバ回路１６により増幅され、後置ローパスフィルタ１８を通過し、再生アナログ信号としてスピーカ３４へ供給され、音声として再生される。【００５２】
電源停止時における電源遷移期間Ｔｃにおいては、上述の電源投入時のプロセスが逆に進行されていく。すなわち、時刻Ｔ５においてユーザが電源停止を行うと同時に、電源オンオフ指示信号がローレベルに落ちる。これを受けて、時刻Ｔ６に制御回路２８は、第１イネーブル信号ＥＮ１をローレベルとし、第１ドライバ回路１６をオフする。その後、時刻Ｔ７に、制御回路２８は、選択信号ＳＥＬをローレベルとし、選択回路３０は、有意ＰＷＭ信号ＳＰＷＭから非有意ＰＷＭ信号ＮＳＰＷＭへとその出力を切り替える。【００５３】
時刻Ｔ７にステップパルス信号ＳＰがローレベルになると、１次ローパスフィルタ２４から出力される非有意信号ＮＳは時定数に従って低下していく。その結果、１次ΔΣ変調器２６から出力される非有意ＰＷＭ信号ＮＳＰＷＭのデューティ比は、５０％程度から徐々に小さくなっていく波形となる。この間は第２ドライバ回路３２のみがオンされており、ノイズが耳につくことなく出力波形は小さくなっていく。その後、時刻Ｔ８において1次ΔΣ変調器２６および高次ΔΣ変調器が立ち下げられ、時刻Ｔ９には第２ドライバ回路３２がオフされて、電源停止のプロセスが終了することとなる。【００５４】
以上、本発明を実施の形態をもとに説明した。本実施の形態によれば、電源投入もしくは停止時のスピーカから再生されるノイズを低減することができる。加えて、スイッチ用のトランジスタ等の外付け部品が不要となり、信号出力回路１００は、すべてＬＳＩ内部の素子で構成することができるため、チップ面積および基板面積を削減することができ、セットの小型化を実現することができる。【００５５】
この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。【００５６】
たとえば、本実施例においては、第２ドライバ回路３２は通常期間中Ｔｂにおいて常時オンの状態で説明したが、第２イネーブル信号ＥＮ２によって、通常期間Ｔｂと電源遷移期間Ｔａ，Ｔｃかに応じて適宜オン、オフを制御することが有効な場合もある。通常期間Ｔｂにおいて第２ドライバ回路３２がオフされれば、消費電力を抑えられるといった利点がある。【００５７】
また、図１中、第２ドライバ回路３２の駆動能力を落とすために、その出力に抵抗Ｒを設けた例を示しているが、これはドライバに使用するＤ級アンプのトランジスタサイズなどを調節することによっても同様の効果を得ることができる。【００５８】
実施の形態に係るオーディオ信号出力装置２００が搭載される電子機器としては、実施の形態で説明したＣＤプレイヤやＭＤプレイヤの他、携帯電話端末、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）、デジタルスチルカメラ、デジタルビデオカメラなど、オーディオ信号の出力手段を備える装置に広く用いることができる。
【産業上の利用可能性】
【００５９】
本発明は、デジタルオーディオ機器などの分野で利用することができる。
【図１】
0004787742.tif 000002
【図２】
0004787742.tif 000003