(57)【特許請求の範囲】
【請求項１】
マスク基板上に複数のチップパターンを形成するステップと、
前記複数のチップパターンのそれぞれのマスク特性を測定するステップと、
前記複数のチップパターンの像をウェハ上に塗布された製品用レジスト膜上に投影し、製品用レジストパターンを前記ウェハ上に形成するステップと、
前記製品用レジストパターンを加工用マスクとして用いて、前記ウェハ上に前記複数のチップパターンに対応する複数の回路パターンを加工するステップと、
前記マスク特性に基づいて、前記複数の回路パターンのそれぞれに含まれる複数のヒューズのそれぞれのトリミング値を算出するステップと、
前記トリミング値に基づいて、前記複数のヒューズの一部を溶断し、前記複数の回路パターンの電気特性を均一にするステップ
とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に係る。
【背景技術】
【０００２】
半導体装置の微細化を進むなか、リソグラフィ工程のさらなる精度向上が望まれている。そのため、リソグラフィ工程で用いられるフォトマスクに求められる寸法精度は急速に厳しくなっており、例えばマスク面内の寸法ばらつきを10nm以下、さらには5nm以下に抑える必要も生じてきた。フォトマスクは、マスクブランクス上にレジストパターンを形成した後、遮光膜をエッチングしてマスク基板上に複数のチップパターンを形成することにより製造される。例えばフォトマスクの一種であるハーフトーン型位相シフトマスクが製造された場合、寸法ばらつき、位相差、透過率、及び欠陥の有無等の多数の検査項目に基づき、フォトマスクの品質が評価される（例えば、特許文献１参照。）。従来、複数の回路パターンのトリミングを行う際には、プロセス変動を考慮せずに設計値から算出されるトリミング値に基づいて、溶断するヒューズの数を算出していた。しかし、複数のチップパターンのそれぞれは、マスク特性に差があるため、実際のトリミング値は投影するチップパターンの誤差によって異なるという問題があった。そのため、設計値から算出されるトリミング値に基づいて算出された数のヒューズを溶断しても、なお回路パターン同士の個体差が解消されないことがあった。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、溶断すべきヒューズの数を過不足なく予測することが可能となり、複数の回路パターンの電気特性の均一化を高い精度で実現することが可能となる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００４】
上記目的を達成するために本発明の特徴は、（イ）マスク基板上に複数のチップパターンを形成するステップと、（ロ）複数のチップパターンのそれぞれのマスク特性を測定するステップと、（ハ）複数のチップパターンの像をウェハ上に塗布された製品用レジスト膜上に投影し、製品用レジストパターンをウェハ上に形成するステップと、（ニ）製品用レジストパターンを加工用マスクとして用いて、ウェハ上に複数のチップパターンに対応する複数の回路パターンを加工するステップと、（ホ）マスク特性に基づいて、複数の回路パターンのそれぞれに含まれる複数のヒューズのそれぞれのトリミング値を算出するステップと、（ヘ）トリミング値に基づいて、複数のヒューズの一部を溶断し、複数の回路パターンの電気特性を均一にするステップとを含むことを特徴とする半導体装置の製造方法であることを要旨とする。
【発明の効果】
【０００７】
本発明によれば、溶断すべきヒューズの数を過不足なく予測することが可能となり、複数の回路パターンの電気特性の均一化を高い精度で実現することが可能となる半導体装置の製造方法を提供可能である。
【発明を実施するための最良の形態】
【０００８】
次に図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。なお以下の示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は構成部品の配置等を下記のものに特定するものではない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【０００９】
実施の形態に係るフォトマスク評価システムは、図1に示すように、マスク基板上に複数のチップパターンを描画する描画装置4、複数のチップパターンのそれぞれのマスク特性を測定する線幅測定装置16、位相差測定装置36、透過率測定装置56、及び中央演算処理装置(CPU)300を有する。ここで「マスク特性」とは、チップパターンの線幅CD、位相差、及び透過率等を指す。CPU300は、マスク特性に基づいて、複数のチップパターンのそれぞれの露光量裕度を算出する裕度算出部309、及び露光量裕度に基づいて、複数のチップパターンのそれぞれの品質を評価する評価部310を有する。「露光量裕度」については、後に説明する。
【００１０】
フォトマスク評価システムが品質を評価するフォトマスクは、図2に示す露光装置に挿入される。露光装置は、例えば波長193nmのフッ化アルゴンレーザ等の照明光を発する照明光源41、照明光源41の下部に配置される開口絞りホルダ58、照明光源41より照射された照明光を偏光にする偏光子59、照明光を集光する集光光学系43、及び集光光学系43の下部に配置されるスリットホルダ54を有する照明光学系14を有する。露光装置はさらにスリットホルダ54の下部に配置されるレチクルステージ51、レチクルステージ51の下部に配置される投影光学系42、投影光学系42の下部に配置されるウェハステージ32を有する。
【００１１】
レチクルステージ51は、レチクル用XYステージ81、レチクル用XYステージ81上部に配置されたレチクル用可動軸83a, 83b、レチクル用可動軸83a, 83bのそれぞれでレチクル用XYステージ81に接続されるレチクル用Z傾斜ステージ82を有する。レチクルステージ51にはレチクルステージ駆動部97が接続される。レチクルステージ駆動部97はレチクル用XYステージ81を水平方向に走査する。またレチクル用可動軸83a, 83bのそれぞれを垂直方向に駆動する。よって、レチクル用Z傾斜ステージ82はレチクル用XYステージ81によって水平方向に位置決めされ、かつレチクル用可動軸83a, 83bのそれぞれにより水平面に対して傾斜をつけて配置することができる。レチクル用Z傾斜ステージ82端部にはレチクル用移動鏡98が配置される。レチクル用Z傾斜ステージ82の配置位置はレチクル用移動鏡98に対向して配置されたレチクル用レーザ干渉計99で計測される。レチクルステージ51には、図3に示すように、周囲をクロム(Cr)等からなる遮光膜2で囲まれた複数のチップパターン21, 22, 23, 24, 25, 26, 27, 28, 29を有するフォトマスクが配置される。複数のチップパターン21〜29のそれぞれには、複数の等価な回路パターンをシリコン(Si)ウェハ等の製品ウェハ上に形成するための透過領域が遮光膜2に設けられている。したがって複数のチップパターン21〜29のそれぞれは、設計上同一のパターンである。複数のチップパターン21〜29のそれぞれを投影することにより、例えばNANDデバイス等が製造される。なお、NANDデバイスは製品のばらつき精度が要求されるが、後述するトリミング等により個々の製品の平均特性が調整可能である。
【００１２】
図2に示すウェハステージ32上には、図3に示す複数のチップパターン21〜29の像が投影される製品用レジスト膜が塗布された製品ウェハが配置される。「製品用レジスト膜」の材料にはポジ型あるいはネガ型のフォトレジスト等の感光剤が使用可能である。図2に示すウェハステージ32は、ウェハ用XYステージ91、ウェハ用XYステージ91上部に配置されたウェハ用可動軸93a, 93b、ウェハ用可動軸93a, 93bのそれぞれでウェハ用XYステージ91に接続されるウェハ用Z傾斜ステージ92を有する。ウェハステージ32にはウェハステージ駆動部94が接続される。ウェハステージ駆動部94はウェハ用XYステージ91を水平方向に走査する。またウェハ用可動軸93a, 93bのそれぞれを垂直方向に駆動する。よって、ウェハ用Z傾斜ステージ92はウェハ用XYステージ91によって水平方向に位置決めされ、かつウェハ用可動軸93a, 93bのそれぞれにより水平面に対して傾斜をつけて配置することができる。ウェハ用Z傾斜ステージ92端部にはウェハ用移動鏡96が配置される。ウェハ用Z傾斜ステージ92の配置位置はウェハ用移動鏡96に対向して配置されたウェハ用レーザ干渉計95で計測される。
【００１３】
図3に示す複数のチップパターン21〜29を有するフォトマスクは、遮光膜2が堆積された石英ガラス等からなるマスク基板上にマスク用レジスト膜を塗布するスピン塗布装置等の図1に示す塗布装置3、荷電ビーム照射機構230及び制御部301を有する描画装置4、現像装置7、及びマスク用レジストパターンをエッチングマスクにして遮光膜を選択的に除去し、マスク基板上に複数のチップパターンを形成するエッチング装置5で製造される。ここで「マスク用レジスト膜」の材料にはポジ型あるいはネガ型のフォトレジスト等の感光剤が使用可能である。
【００１４】
荷電ビーム照射機構230は、図4に示すように、荷電ビームを射出する電子銃101を有する。電子銃101の下部には、第1コンデンサーレンズ103及び第2コンデンサーレンズ104が配置される。第1コンデンサーレンズ103及び第2コンデンサーレンズ104を透過することで、荷電ビームの電流密度及びケーラー照明条件が調整される。第2コンデンサーレンズ104の下部には第1成形アパーチャ105が配置される。第1成形アパーチャ105は荷電ビームの寸法を可変制御する。第1成形アパーチャ105の下部には第1投影レンズ106及び第2投影レンズ107が配置される。さらに第2投影レンズ107の下部には第2成形アパーチャ108が配置される。荷電ビームで照射して形成される第1成形アパーチャ105の像は、第1投影レンズ106及び第2投影レンズ107により第2成形アパーチャ108上に結像される。第2成形アパーチャ108は荷電ビームの寸法を可変制御する。第2成形アパーチャ108の下部には、縮小レンズ110及び対物レンズ111が配置される。また対物レンズ111の下部にはマスク基板112を保持するための可動ステージ116が配置される。マスク基板112上には荷電ビームに感光反応するマスク用レジスト膜が図1に示す塗布装置3で塗布されている。図4に示す第2成形アパーチャ108を透過した荷電ビームは、縮小レンズ110及び対物レンズ111により縮小投影されマスク基板112上のマスク用レジスト膜表面に結像される。
【００１５】
第2コンデンサーレンズ104と第1成形アパーチャ105の間には、ブランキング電極130及びブランキングアパーチャ131が配置されている。マスク基板112上のマスク用レジスト膜への荷電ビームの照射を止める場合に、ブランキング電極130は第2コンデンサーレンズ104を透過した荷電ビームをブランキングアパーチャ131上に偏向し、荷電ビームがマスク基板112上のマスク用レジスト膜に到達することを防止する。ブランキング電極130及びブランキングアパーチャ131でマスク基板112上のマスク用レジスト膜への荷電ビームの照射を止めることによりマスク基板112上のマスク用レジスト膜に結像される荷電ビームの照射時間を調整し、結像点における荷電ビームの照射量が調整される。第1投影レンズ106と第2投影レンズ107の間には成形偏向器109が配置される。成形偏向器109は、第1投影レンズ106を透過した荷電ビームを偏向して第2成形アパーチャ108上における荷電ビームの照射位置を制御する。対物レンズ111近傍には対物偏向器113が配置される。対物偏向器113は第1成形アパーチャ105及び第2成形アパーチャ108で成形された荷電ビームを偏向し、マスク基板112上のマスク用レジスト膜表面における荷電ビームの結像位置を走査させる。
【００１６】
荷電ビーム照射機構230には制御部301が接続される。制御部301は、ブランキングアンプ122、成形偏向アンプ120、対物偏向アンプ121、パターンデータデコーダ123、及びパターンデータメモリ124を有する。ブランキングアンプ122はブランキング電極130に偏向電圧を印加し、マスク基板112上のマスク用レジスト膜への荷電ビームの照射の開始及び終了を設定することにより、マスク用レジスト膜への荷電ビームの照射量を調整する。成形偏向アンプ120は成形偏向器109に偏向電圧を印加し、マスク基板112上のマスク用レジスト膜に照射される荷電ビームの形状及び寸法を設定する。対物偏向アンプ121は対物偏向器113に偏向電圧を印加し、マスク基板112上のマスク用レジスト膜に照射される荷電ビームの走査位置を設定する。パターンデータメモリ124には、図3に示す複数のチップパターン21〜29のそれぞれの設計データをCADファイル等で保存する。図4に示すパターンデータデコーダ123は、パターンデータメモリ124からCADファイルを読み取り、ブランキングアンプ122、成形偏向アンプ120、及び対物偏向アンプ121にマスク用レジスト膜上に図3に示す複数のチップパターン21〜29に対応するマスク用レジストパターンの潜像の描画を指示する。
【００１７】
図1に示す現像装置7は、マスク用レジストパターンの潜像が描画されたマスク用レジスト膜を現像処理し、遮光膜2上にマスク用レジストパターンを形成する。エッチング装置5は、マスク用レジストパターンをエッチングマスクにして遮光膜2を選択的に除去し、マスク基板112上に図3に示す複数のチップパターン21〜29を形成する。エッチング装置5には、ドライエッチング装置等が使用可能である。
【００１８】
図1に示す線幅測定装置16には深紫外(DUV)顕微鏡等が使用可能である。線幅測定装置16は、図3に示す複数のチップパターン21〜29のそれぞれにおけるマスク特性の一つである線幅CDの実測値を測定する。図1に示す位相差測定装置36には光学式薄膜特性測定装置等が使用可能である。位相差測定装置36は、図3に示す複数のチップパターン21〜29のそれぞれにおけるマスク特性の一つである位相差の実測値を測定する。図1に示す透過率測定装置56には真空紫外分光器等が使用可能である。透過率測定装置56は、図3に示す複数のチップパターン21〜29のそれぞれにおけるマスク特性の一つである透過率の実測値を測定する。
【００１９】
図1に示すCPU300の統計部311は、図3に示す複数のチップパターン21〜29に含まれる総てのマスクパターンを母集団とした場合の線幅CD、位相差、及び透過率の標準偏差を、適切に抽出した標本の実測値から推定する。例えば図5に示す例では、複数のチップパターン21〜29に含まれる総てのマスクパターンを母集団とした場合の線幅CD、位相差、及び透過率のそれぞれの標準偏差は、2.8, 1.8, 0.11である。また統計部311は、複数のチップパターン21〜29のそれぞれに含まれる個々のマスクパターンを母集団とした場合の線幅CD、位相差、及び透過率の標準偏差を、適切に抽出した標本の実測値から推定する。例えば図6に示す例ではチップパターン21に含まれるマスクパターンを母集団とした場合、線幅CD、位相差、及び透過率のそれぞれの標準偏差は、2.1, 1.5, 0.09である。図7に示す例ではチップパターン22に含まれるマスクパターンを母集団とした場合、線幅CD、位相差、及び透過率のそれぞれの標準偏差は、2.0, 1.4, 0.09である。図8に示す例ではチップパターン23に含まれるマスクパターンを母集団とした場合、線幅CD、位相差、及び透過率のそれぞれの標準偏差は、2.2, 1.4, 0.08である。図9に示す例ではチップパターン24に含まれるマスクパターンを母集団とした場合、線幅CD、位相差、及び透過率のそれぞれの標準偏差は、2.1, 1.3, 0.07である。図10に示す例ではチップパターン25に含まれるマスクパターンを母集団とした場合、線幅CD、位相差、及び透過率のそれぞれの標準偏差は、1.6, 1.1, 0.05である。図11に示す例ではチップパターン26に含まれるマスクパターンを母集団とした場合、線幅CD、位相差、及び透過率のそれぞれの標準偏差は、2.0, 1.2, 0.08である。図12に示す例ではチップパターン27に含まれるマスクパターンを母集団とした場合、線幅CD、位相差、及び透過率のそれぞれの標準偏差は、2.8, 1.3, 0.09である。図13に示す例ではチップパターン28に含まれるマスクパターンを母集団とした場合、線幅CD、位相差、及び透過率のそれぞれの標準偏差は、2.2, 1.3, 0.09である。図14に示す例ではチップパターン29に含まれるマスクパターン
を母集団とした場合、線幅CD、位相差、及び透過率のそれぞれの標準偏差は、2.2, 1.4, 0.09である。
【００２０】
図1に示す裕度算出部309は、図3に示すチップパターン21の設計データ及びチップパターン21の線幅CD、位相差、及び透過率のそれぞれの実測値から算出された標準偏差に基づいて、図2に示す露光装置で図3に示すチップパターン21の像を製品レジスト膜に投影した場合の露光量裕度を光学シミュレーションにより算出する。ここで図15に示す光学シミュレーションの算出例では、露光量を基準値から-7.0%, -3.4%, 0%, +3.4%, +7.0%にそれぞれ変動させた場合の、図2に示す投影光学系42の焦点からのデフォーカスと、レジスト膜上の図3に示すチップパターン21の投影像の線幅CDの寸法変動との関係を示している。図15に示す算出例では、デフォーカスのマージンを±200nm、図3に示すチップパターン21の投影像の寸法変動のマージンを±5.0%確保するためには、露光量の変動は-3.4%から+3.4%の6.8%の範囲内におさえる必要がある。このように、所望の範囲のデフォーカス及びチップパターンの投影像の寸法変動を確保するために許容される露光量の変動の範囲を、「露光量裕度」という。裕度算出部309は、チップパターン22〜29についても同様に露光量裕度を算出する。さらに裕度算出部309は、複数のチップパターン21〜29全体の露光量裕度も算出する。図16に示す例では、図3に示す複数のチップパターン21〜29全体の露光量裕度は7.1%、複数のチップパターン21〜29のそれぞれの個別の露光量裕度は6.8%, 6.5%, 6.7%, 6.6%, 6.1%, 6.5%, 6.8%, 6.6%, 6.7%である。
【００２１】
図1に示す評価部310は、図3に示すフォトマスクに許容される露光量裕度の値と、複数のチップパターン21〜29のそれぞれの個別の露光量裕度とを比較することにより、フォトマスクの品質を評価する。
【００２２】
CPU300に接続されたトリム装置201は、図3に示す複数のチップパターン21〜29の像を図2に示す露光装置で製品レジスト膜上に投影することにより製品ウェハ上に加工された複数の回路パターンのそれぞれの電気特性を計測する。具体的には、図1に示すトリム装置201はテスタ機能を有し、製品ウェハ上に形成されたパッドにプローブカードを接触させ、複数の回路パターンのそれぞれに、擬似的に作成された回路パターンが取り扱うべき入力波形を与え、出力される電気特性を測定する。出力される電気特性が回路パターンによって異なる場合は、トリム装置201は複数の回路パターンのそれぞれの電気特性が均一となるようにトリミング処理を行う。
【００２３】
ここで、図3に示すチップパターン21の線幅CDの実測値がチップパターン22の線幅CDの実測値よりも大きい場合、チップパターン21を投影して形成された回路パターンの方がチップパターン22を投影して形成された回路パターンよりも配線幅が太くなる。またチップパターン21の透過率の実測値がチップパターン22の透過率の実測値よりも高い場合、製品レジスト膜の露光量が大きくなるため、チップパターン21を投影して形成された回路パターンの方がチップパターン22を投影して形成された回路パターンよりも配線幅が太くなる。したがって、チップパターン21を投影して形成された回路パターンの方がチップパターン22を投影して形成された回路パターンよりも電気抵抗が小さくなる。その結果、図17に示すように、チップパターン21を投影して形成された回路パターンの方がチップパターン22を投影して形成された回路パターンよりも低い印加電圧でレスポンスが得られるようになる。したがって図1に示すトリム装置201は、図3に示す複数のチップパターン21〜29のそれぞれの線幅CD及び透過率の実測値等のマスク特性に基づいて、製品ウェハ上に形成された複数の回路パターンのそれぞれに含まれる複数のヒューズのそれぞれを溶断した場合の電気抵抗等の電気特性の変化量（以下、トリミング値）を予測する。さらにトリム装置201は、複数の回路パターンの電気特性の差と、予測された複数のヒューズのそれぞれのトリミング値に基づいて、溶断を行うヒューズの数を算出する。トリム装置201は、複数の回路パターンのそれぞれについて、個別に算出された数だけヒューズをレーザ溶断あるいは電流溶断する等して、図18に示すように、製品ウェハ上に形成された複数の回路パターンの電気特性を均一にする。なお、ダマシンプロセス等で配線が形成される場合は、マスクパターンの線幅と形成される配線の線幅の傾向は一致しないため、トリミング装置201がとりうるトリミング処理方法は上述したものには限定されないのは勿論である。
【００２４】
また図1に示すCPU300にはダイシング装置202が接続されている。ダイシング装置202はブレードで製品ウェハを碁盤の目状にダイシングする。CPU300にはさらにデータ記憶装置320が接続されている。データ記憶装置320は、測定値記憶部305、統計値記憶部302、裕度記憶部303、許容値記憶部306、評価結果記憶部307、及びテスト結果記憶部308を有する。測定値記憶部305は、線幅測定装置16、位相差測定装置36、及び透過率測定装置56が測定した図3に示す複数のチップパターン21〜29のそれぞれの線幅CD、位相差、及び透過率のデータを保存する。図1に示す統計値記憶部302は、統計部311が算出した複数のチップパターン21〜29のそれぞれにおける線幅CD、位相差、及び透過率の標準偏差が記録される図6乃至図14に示す統計マスタを保存する。図1に示す裕度記憶部303は、裕度算出部309が算出した図16に示す複数のチップパターン21〜29のそれぞれの個別の露光量裕度が記録される露光量裕度マスタを保存する。図1に示す許容値記憶部306は、評価部310が図3に示す複数のチップパターン21〜29のそれぞれを評価する際に使用する露光量裕度の値を保存する。図1に示す評価結果記憶部307は、評価部310による図3に示す複数のチップパターン21〜29のそれぞれの品質の評価結果を保存する。図1に示すテスト結果記憶部308は、トリム装置201による複数の回路パターンのそれぞれの電気特性のテスト結果を保存する。
【００２５】
CPU300には、入力装置312、出力装置313、プログラム記憶装置330、及び一時記憶装置331がさらに接続される。入力装置312としては、例えばキーボード、及びマウス等のポインティングデバイス等が使用可能である。出力装置313には液晶ディスプレイ、モニタ等の画像表示装置、及びプリンタ等が使用可能である。プログラム記憶装置330は、CPU300を制御するオペレーティングシステム等を保存する。一時記憶装置331は、CPU300による演算結果を逐次格納する。プログラム記憶装置330及び一時記憶装置331としては、例えば半導体メモリ、磁気ディスク、光ディスク、光磁気ディスクや磁気テープなどのプログラムを記録する記録媒体等が使用可能である。
【００２６】
次に図19に示すフローチャートを用いて実施の形態に係るフォトマスク評価方法について説明する。
【００２７】
(a) ステップS90で、遮光膜が堆積されたマスク基板112を用意し、図1に示す塗布装置3を用いて遮光膜上にマスク用レジスト膜を塗布する。ステップS91で、マスク基板112を図4に示す荷電ビーム照射機構230の可動ステージ116上に配置する。次にパターンデータデコーダ123はパターンデータメモリ124から図3に示す複数のチップパターン21〜29の設計データを読み取り、図4に示すブランキングアンプ122、成形偏向アンプ120、及び対物偏向アンプ121にマスク用レジスト膜上に複数のチップパターンを描画するよう指示する。ブランキングアンプ122、成形偏向アンプ120、及び対物偏向アンプ121は、ブランキング電極130、成形偏向器109、及び対物偏向器113のそれぞれに偏向電圧を印加して電子銃101から射出される荷電ビームを偏向させ、マスク用レジスト膜上に図3に示す複数のチップパターン21〜29に対応するマスク用レジストパターンの潜像を描画する。
【００２８】
(b) ステップS92で、マスク用レジスト膜をベークした後、図1に示す現像装置7を用いてマスク用レジスト膜をアルカリ現像液によりスプレー現像し、遮光膜上に図3に示す複数のチップパターン21〜29に対応するマスク用レジストパターンを形成する。次にマスク基板112を図1に示すエッチング装置5に格納する。エッチング装置5は、マスク用レジストパターンをエッチングマスクにして、反応性イオンエッチングにより遮光膜を選択的に除去し、マスク基板112上に図3に示す複数のチップパターン21〜29を形成し、フォトマスクが完成する。複数のチップパターン形成後、アッシングによりマスク用レジスト膜を剥離し、マスク基板112を洗浄する。
【００２９】
(c) ステップS101で、図1に示す線幅測定装置16は図3に示す複数のチップパターン21〜29のそれぞれの線幅CDの実測値を測定し、図1に示す測定値記憶部305に保存する。ステップS102で、位相差測定装置36は図3に示す複数のチップパターン21〜29のそれぞれの位相差の実測値を測定し、図1に示す測定値記憶部305に保存する。ステップS103で、透過率測定装置56は図3に示す複数のチップパターン21〜29のそれぞれの透過率の実測値を測定し、図1に示す測定値記憶部305に保存する。ステップS104で、統計部311は測定値記憶部305に保存されている図3に示す複数のチップパターン21〜29の線幅CDの実測値、位相差の実測値、及び透過率の実測値の総てを読み取る。次に図1に示す統計部311は線幅CD、位相差、及び透過率のそれぞれの標準偏差を算出し、図5に示すフォトマスク全面の統計マスタに記録する。
【００３０】
(d) ステップS105で、図1に示す統計部311は測定値記憶部305に保存されている図3に示すチップパターン21の線幅CDの実測値、位相差の実測値、及び透過率の実測値を読み取る。次に図1に示す統計部311はチップパターン21における線幅CD、位相差、及び透過率のそれぞれの標準偏差を算出し、図6に示すチップパターン21の統計マスタに記録する。図1に示す統計部311は、他のチップパターン22〜29のそれぞれについても線幅CD、位相差、及び透過率の標準偏差を算出し、図7乃至図14に示すチップパターン22〜29のそれぞれの統計マスタに記録する。
【００３１】
(e) ステップS106で、図1に示す裕度算出部309は、図4に示すパターンデータメモリ124に保存されている図3に示す複数のチップパターン21〜29の設計データ、及び図5乃至図14に統計マスタに記録された線幅CD、位相差、及び透過率のそれぞれの標準偏差を読み出す。次に図1に示す裕度算出部309は、図3に示す複数のチップパターン21〜29の設計データ及び図5に示すフォトマスク全面の統計マスタに記録された線幅CD、位相差、及び透過率のそれぞれの標準偏差を基にして、フォトマスク全面の露光量裕度を算出する。図1に示す裕度算出部309は、算出したフォトマスク全面の露光量裕度を図16に示す露光量裕度マスタに記録する。ステップS107で、図1に示す裕度算出部309は、図3に示す複数のチップパターン21〜29の設計データ、及び図6乃至図14に示すチップパターン21〜29のそれぞれの統計マスタに記録された線幅CD、位相差、及び透過率のそれぞれの標準偏差を基にして、チップパターン21〜29のそれぞれの露光量裕度を算出する。図1に示す裕度算出部309は、算出したチップパターン21〜29のそれぞれの露光量裕度を図16に示す露光量裕度マスタに記録する。
【００３２】
(f) ステップS108で、図1に示す評価部310は許容値記憶部306から露光量裕度の許容値を読み出す。ここで、例えば許容下限値は7.0%であるとする。次に評価部310は、図16に示す露光量裕度マスタに記録されたフォトマスク全面の露光量裕度及びチップパターン21〜29のそれぞれの露光量裕度を読み出す。図1に示す評価部310は、フォトマスク全面及びチップパターン21〜29のそれぞれの露光量裕度と許容値との大小関係を比較し、合否を判定する。露光量裕度の判定結果とフォトマスクの評価結果を評価結果記憶部307に保存し、実施の形態に係るフォトマスク評価方法を終了する。
【００３４】
次に図20に示すフローチャートを用いて実施の形態に係るフォトマスク評価方法を利用した半導体装置の製造方法について説明する。
【００３５】
(A) ステップS151で、塗布装置3を用いて製品ウェハ上に製品用レジスト膜を塗布する。その後、製品ウェハを図2に示す露光装置のウェハステージ32に配置する。ステップS152で、図1に示す評価部310で「使用可能」と評価されたフォトマスクを図2に示す露光装置のレチクルステージ51に配置する。次に照明光源41から照明光を射出し、図3に示す複数のチップパターン21〜29の像を製品用レジスト膜上に投影する。ステップS153で製品用レジスト膜を露光後ベーク(PEB)処理した後、現像処理することにより、製品ウェハ上に複数のチップパターン21〜29に対応する製品用レジストパターンを形成する。ステップS154で、製品用レジストパターンを加工用マスクとして用いて製品ウェハ上に導電層及び絶縁層の堆積を行い、製品ウェハ上に複数の回路パターンを加工する。
【００３６】
(B) ステップS201で、製品ウェハ上に形成された複数の回路パターンのそれぞれをプリダイソートする。すなわち、複数の回路パターンのそれぞれに含まれるパッドに図1に示すトリム装置201のプローブカードを接触させ、入力波形を与える。トリム装置201は、複数の回路パターンのそれぞれから出力される電気特性をテスト結果記憶部308に保存する。ステップS202で、トリム装置201はテスト結果記憶部308に保存されている複数の回路パターンのそれぞれの電気特性を読み出し、複数の回路パターンのそれぞれの電気特性が均一であるか否かを判定する。電気特性が均一でない場合には、複数の回路パターンのそれぞれの電気特性の差を解消するため、測定値記憶部305に保存されている図3に示す複数のチップパターン21〜29のそれぞれの線幅CD、位相差、及び透過率の実測値に基づいて複数の回路パターンのそれぞれに含まれるヒューズのトリミング値を算出する。
【００３７】
(C) ステップS203で、図1に示すトリム装置201は、算出されたトリミング値に基づいて、複数の回路パターンのそれぞれに含まれる複数のヒューズの一部をレーザ溶断あるいは電流溶断して、製品ウェハ上に形成された複数の回路パターンの電気特性を均一にする。ステップS204でトリム装置201は、トリミングが正しく行われたか確認するポストダイソートを実施する。すなわち、複数の回路パターンのそれぞれに含まれるパッドにプローブカードを接触させ、入力波形に対して出力される複数の回路パターンの電気特性が均一であるか否かをトリム装置201は確認する。トリミングが正しく行われたことが確認されると、ステップS205で製品ウェハをダイシング装置202でダイシングし、電気特性が等価な複数の回路パターンのそれぞれを有する複数の半導体チップを得る。その後、複数の半導体チップのそれぞれをパッケージに封入し、複数の半導体装置が完成する。
【００３８】
従来、複数の回路パターンのトリミングを行う際には、プロセス変動を考慮せずに設計値から算出されるトリミング値に基づいて、溶断するヒューズの数を算出していた。しかし、図3に示す複数のチップパターン21〜29のそれぞれは、図6乃至図14に示したようにマスク特性に差があるため、実際のトリミング値は投影するチップパターンの誤差によって異なるという問題があった。そのため、設計値から算出されるトリミング値に基づいて算出された数のヒューズを溶断しても、なお回路パターン同士の個体差が解消されないことがあった。これに対し、図20に示した実施の形態に係る半導体装置の製造方法によれば、図3に示す複数のチップパターン21〜29のそれぞれのマスク特性に基づいてトリミング値を算出しているため、ヒューズを溶断することにより生ずる電気特性の変化を正確に予測することができる。そのため、溶断すべきヒューズの数を過不足なく予測することが可能となり、複数の回路パターンの電気特性の均一化を高い精度で実現することが可能となる。
【００３９】
（その他の実施の形態）
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば上述したフォトマスク評価方法は、時系列的につながった一連の処理あるいは操作として表現可能である。したがって、フォトマスク評価方法を図1に示すフォトマスク評価システムで実行するために、CPU300内のプロセッサなどが果たす複数の機能を特定するコンピュータプログラム製品で図19に示したフォトマスク評価方法を実現可能である。ここで、コンピュータプログラム製品は、コンピュータシステムに入出力可能な記録媒体あるいは記録装置等をいう。記録媒体としては、メモリ装置、磁気ディスク装置、光ディスク装置、その他のプログラムを記録することができるような装置が含まれる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明からは妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態に係るフォトマスク評価システムを示すブロック図である。
【図２】本発明の実施の形態に係る縮小投影露光装置を示す模式図である。
【図３】本発明の実施の形態に係るフォトマスクの上面図である。
【図４】本発明の実施の形態に係る描画装置を示す模式図である。
【図５】本発明の実施の形態に係るフォトマスクの第１の評価マスタを示す表である。
【図６】本発明の実施の形態に係るフォトマスクの第２の評価マスタを示す表である。
【図７】本発明の実施の形態に係るフォトマスクの第３の評価マスタを示す表である。
【図８】本発明の実施の形態に係るフォトマスクの第４の評価マスタを示す表である。
【図９】本発明の実施の形態に係るフォトマスクの第５の評価マスタを示す表である。
【図１０】本発明の実施の形態に係るフォトマスクの第６の評価マスタを示す表である。
【図１１】本発明の実施の形態に係るフォトマスクの第７の評価マスタを示す表である。
【図１２】本発明の実施の形態に係るフォトマスクの第８の評価マスタを示す表である。
【図１３】本発明の実施の形態に係るフォトマスクの第９の評価マスタを示す表である。
【図１４】本発明の実施の形態に係るフォトマスクの第１０の評価マスタを示す表である。
【図１５】本発明の実施の形態に係る露光量裕度を説明するためのグラフである。
【図１６】本発明の実施の形態に係る露光量裕度マスタを示す表である。
【図１７】本発明の実施の形態に係る回路パターンの電気特性を示す第１のグラフである。
【図１８】本発明の実施の形態に係る回路パターンの電気特性を示す第２のグラフである。
【図１９】本発明の実施の形態に係るフォトマスク評価方法を示すフローチャート図である。
【図２０】本発明の実施の形態に係る半導体装置の製造方法を示すフローチャート図である。
【符号の説明】
【００４１】
3…塗布装置
4…描画装置
5…エッチング装置
6…測定装置
309…裕度算出部
310…評価部
【図１】
0004690795.tif 000002
【図２】
0004690795.tif 000003
【図３】
0004690795.tif 000004
【図４】
0004690795.tif 000005
【図５】
0004690795.tif 000006
【図６】
0004690795.tif 000007
【図７】
0004690795.tif 000008
【図８】
0004690795.tif 000009
【図９】
0004690795.tif 000010
【図１０】
0004690795.tif 000011
【図１１】
0004690795.tif 000012
【図１２】
0004690795.tif 000013
【図１３】
0004690795.tif 000014
【図１４】
0004690795.tif 000015
【図１５】
0004690795.tif 000016
【図１６】
0004690795.tif 000017
【図１７】
0004690795.tif 000018
【図１８】
0004690795.tif 000019
【図１９】
0004690795.tif 000020
【図２０】
0004690795.tif 000021