(57)【特許請求の範囲】
【請求項１】
与えられる入力電圧に応じた出力電圧を負荷に印加する電力増幅回路であって、
出力端が前記負荷に接続され、前記入力電圧に応じた前記出力電圧を出力する増幅部と、
前記増幅部が前記出力端から出力する電流を、前記増幅部に供給するソース側電源経路と、
前記増幅部が前記出力端から引き込む電流を、前記増幅部に供給するシンク側電源経路と、
前記増幅部の前記出力端と、前記ソース側電源経路との間に接続されたソース側コンデンサと、
前記増幅部の前記出力端と、前記シンク側電源経路との間に接続されたシンク側コンデンサと
を備え、
前記増幅部は、
アノード端子が入力端に接続されて定電圧を発生させるソース側ツェナーダイオードと、
カソード端子が前記入力端に接続されて定電圧を発生させるシンク側ツェナーダイオードと、
を有する電力増幅回路。
【請求項２】
前記ソース側コンデンサの容量と、前記シンク側コンデンサの容量とが略等しい請求項１に記載の電力増幅回路。
【請求項３】
前記ソース側コンデンサ及び前記シンク側コンデンサの容量は、前記電力増幅回路が出力すべき電力のカットオフ周波数、及び前記増幅部の出力インピーダンスに応じて定まる容量の略半値にそれぞれ等しい請求項１または２に記載の電力増幅回路。
【請求項４】
前記増幅部は、
コレクタ端子が前記ソース側電源経路に接続され、前記入力電圧に応じたベース電圧が与えられるソース側トランジスタと、
コレクタ端子が前記シンク側電源経路に接続され、前記入力電圧に応じたベース電圧が与えられるシンク側トランジスタと、
前記ソース側トランジスタのエミッタ端子と、前記シンク側トランジスタのエミッタ端子との間に直列に設けられた２つの抵抗と
を有し、
前記２つの抵抗の接続点を前記出力端とし、
前記ソース側ツェナーダイオードは、カソード端子が前記ソース側トランジスタのベース端子に接続され、
前記シンク側ツェナーダイオードは、アノード端子が前記シンク側トランジスタのベース端子に接続される
請求項１から３のいずれかに記載の電力増幅回路。
【請求項５】
前記出力端から前記負荷に電力を伝送する出力経路と、
外部の電源と接続される電源端子と、
前記出力経路と、前記電源端子との間に設けられた第１付加コンデンサと
を更に備える請求項１から４のいずれかに記載の電力増幅回路。
【請求項６】
前記出力経路と、接地電位との間に設けられた第２付加コンデンサを更に備える請求項５に記載の電力増幅回路。
【請求項７】
前記ソース側コンデンサの印加電圧に対する容量変化特性と、前記シンク側コンデンサの印加電圧に対する容量変化特性とが略等しい請求項１から６のいずれかに記載の電力増幅回路。
【請求項８】
被試験デバイスを試験する試験装置であって、
与えられる入力電圧に応じた出力電圧を、前記被試験デバイスに印加する電力増幅回路と、
前記電力増幅回路から前記被試験デバイスに供給される電源電流を検出する電流検出部と、
前記電流検出部が検出した前記電源電流に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記電力増幅回路は、
出力端が負荷に接続され、前記入力電圧に応じた前記出力電圧を出力する増幅部と、
前記増幅部が前記出力端から出力する電流を、前記増幅部に供給するソース側電源経路と、
前記増幅部が前記出力端から引き込む電流を、前記増幅部に供給するシンク側電源経路と、
前記増幅部の前記出力端と、前記ソース側電源経路との間に接続されたソース側コンデンサと、
前記増幅部の前記出力端と、前記シンク側電源経路との間に接続されたシンク側コンデンサと
を有し、
前記増幅部は、
アノード端子が入力端に接続されて定電圧を発生させるソース側ツェナーダイオードと、
カソード端子が前記入力端に接続されて定電圧を発生させるシンク側ツェナーダイオードと、
を有する試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅回路および試験装置に関する。特に本発明は、与えられる入力電圧に応じた出力電圧を負荷に印加する電力増幅回路および被試験デバイスを試験する試験装置に関する。
【背景技術】
【０００２】
図９は、従来の電力増幅回路２０１、電力増幅回路２０１に接続された位相補償コンデンサ２０２および負荷２０３を示す。電力増幅回路２０１は、与えられる入力電力Ｖｉｎに応じた出力電圧Ｖｏｕｔを負荷２０３に供給するとともに、負荷２０３の電流消費に応じた電源電流Ｉｏｕｔを負荷２０３に対して供給する。位相補償コンデンサ２０２は、電力増幅回路２０１の出力端とグランドとの間に接続される。位相補償コンデンサ２０２および電力増幅回路２０１の出力抵抗２０４は、フィルタ回路を形成する。当該フィルタ回路は、出力電圧Ｖｏｕｔと入力電圧Ｖｉｎとの間の位相補償をする。これにより、電力増幅回路２０１は、負荷２０３に対して電力を安定して供給できる。
【０００３】
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、負荷２０３に対して大電流を供給する場合、出力抵抗２０４を小さくすることが望ましい。しかし、出力抵抗２０４を小さくした場合、位相補償コンデンサ２０２の容量を大きくしてフィルタ回路のカットオフ周波数を保たなければならない。電力増幅回路２０１に大容量の位相補償コンデンサ２０２を接続した場合、出力電圧Vｏｕｔの変動に伴う突入電流が大きくなる。従って、このような場合には、電源電流量とともに突入電流をも考慮して、十分に大きな電流供給能力を有する電源を電力増幅回路２０１に接続しなければならなかった。
【０００５】
そこで本発明は、上記の課題を解決することのできる電力増幅回路および試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の第１の形態によると、与えられる入力電圧に応じた出力電圧を負荷に印加する電力増幅回路であって、出力端が負荷に接続され、入力電圧に応じた出力電圧を出力する増幅部と、増幅部が出力端から出力する電流を、増幅部に供給するソース側電源経路と、増幅部が出力端から引き込む電流を、増幅部に供給するシンク側電源経路と、増幅部の出力端と、ソース側電源経路との間に接続されたソース側コンデンサと、増幅部の出力端と、シンク側電源経路との間に接続されたシンク側コンデンサとを備える電力増幅回路を提供する。
【０００７】
電力増幅回路は、ソース側コンデンサの容量と、シンク側コンデンサの容量とが略等しくてよい。
ソース側コンデンサ及びシンク側コンデンサの容量は、電力増幅回路が出力すべき電力のカットオフ周波数、及び増幅部の出力インピーダンスに応じて定まる容量の略半値にそれぞれ等しくてよい。
【０００８】
増幅部は、コレクタ端子がソース側電源経路に接続され、入力電圧に応じたベース電圧が与えられるソース側トランジスタと、コレクタ端子がシンク側電源経路に接続され、入力電圧に応じたベース電圧が与えられるシンク側トランジスタと、ソース側トランジスタのエミッタ端子と、シンク側トランジスタのエミッタ端子との間に直列に設けられた２つの抵抗とを有し、２つの抵抗の接続点を出力端としてよい。
【０００９】
電力増幅回路は、出力端から負荷に電力を伝送する出力経路と、外部の電源と接続される電源端子と、出力経路と、電源端子との間に設けられた第１付加コンデンサとを更に備えてよい。
電力増幅回路は、出力経路と、接地電位との間に設けられた第２付加コンデンサを更に備えてよい。
電力増幅回路は、ソース側コンデンサの印加電圧に対する容量変化特性と、シンク側コンデンサの印加電圧に対する容量変化特性とが略等しくてよい。
【００１０】
本発明の第２の形態によると、被試験デバイスを試験する試験装置であって、与えられる入力電圧に応じた出力電圧を、被試験デバイスに印加する電力増幅回路と、電力増幅回路から被試験デバイスに供給される電源電流を検出する電流検出部と、電流検出部が検出した電源電流に基づいて、被試験デバイスの良否を判定する判定部とを備え、電力増幅回路は、出力端が負荷に接続され、入力電圧に応じた出力電圧を出力する増幅部と、増幅部が出力端から出力する電流を、増幅部に供給するソース側電源経路と、増幅部が出力端から引き込む電流を、増幅部に供給するシンク側電源経路と、増幅部の出力端と、ソース側電源経路との間に接続されたソース側コンデンサと、増幅部の出力端と、シンク側電源経路との間に接続されたシンク側コンデンサとを有する試験装置を提供する。
【００１１】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１２】
本発明によれば、負荷に対して安定して電力を供給できる。
【発明を実施するための最良の形態】
【００１３】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１４】
図１は、本実施形態に係る試験装置１０および被試験デバイス１００を示す。試験装置１０は、半導体デバイス等の被試験デバイス１００を試験する試験装置であって、試験信号発生部１１と、電力増幅回路１２と、電流検出部１３と、判定部１４とを備える。試験信号発生部１１は、被試験デバイス１００に供給する試験信号を発生するとともに、電力増幅回路１２に与える入力電圧Ｖｉｎを発生する。電力増幅回路１２は、試験信号発生部１１から与えられる入力電圧Ｖｉｎに応じた出力電圧Ｖｏｕｔを、被試験デバイス１００に印加する。電流検出部１３は、電力増幅回路１２から被試験デバイス１００に供給される電源電流Ｉｏｕｔを検出する。判定部１４は、電力増幅回路１２により電源電力が供給された被試験デバイス１００の動作を検出し、被試験デバイス１００の良否を判定する。判定部１４は、被試験デバイス１００が出力する出力信号に基づいて被試験デバイス１００の良否を判定してもよく、また、電流検出部１３が検出した電源電流Ｉｏｕｔに基づいて、被試験デバイス１００の良否を判定してもよい。
【００１５】
図２は、本実施形態に係る電力増幅回路１２を被試験デバイス１００とともに示す。電力増幅回路１２は、出力経路２０と、増幅部２１と、ソース側電源経路２２と、シンク側電源経路２３と、ソース側コンデンサ２４と、シンク側コンデンサ２５とを有する。電力増幅回路１２は、与えられる入力電圧Ｖｉｎに応じた出力電圧Ｖｏｕｔを、負荷としての被試験デバイス１００に印加する。なお、被試験デバイス１００は、本発明に係る負荷の一例である。電力増幅回路１２は、被試験デバイス１００に対して大きな電流を供給できるとともに、安定して被試験デバイス１００に対して電力を供給することができる。
【００１６】
出力経路２０は、被試験デバイス１００に電力を伝送する。増幅部２１は、入力端３１から入力電圧Ｖｉｎを入力し、出力端３２から出力電圧Ｖｏｕｔを出力する。増幅部２１は、出力端３２が出力経路２０を介して被試験デバイス１００に接続され、入力電圧Ｖｉｎに応じた出力電圧Ｖｏｕｔを出力する。増幅部２１は、入力電圧Ｖｉｎの変化に応じて出力電圧Ｖｏｕｔを追従させるとともに、被試験デバイス１００の電流消費に応じた電源電流Ｉｏｕｔを当該被試験デバイス１００に対して供給する。
【００１７】
ソース側電源経路２２は、ソース側電源から、ソース側電源電圧Ｖｐｐを入力する。そして、ソース側電源経路２２は、増幅部２１が出力端３２から出力する電流を、増幅部２１に供給する。シンク側電源経路２３は、シンク側電源から、シンク側電源電圧Ｖｎｎを入力する。そして、シンク側電源経路２３は、増幅部２１が出力端３２から引き込む電流を、増幅部２１に供給する。ソース側電源経路２２は、一例としてプラス電圧をソース側電源電圧Ｖｐｐとして入力し、シンク側電源経路２３は、一例としてＶｐｐと絶対値が同一のマイナス電圧をソース側電源電圧Ｖｎｎとして入力する。この場合において、電源電流Ｉｏｕｔがプラスの値であれば、ソース側電源経路２２は、当該電源電流Ｉｏｕｔに対応するプラスの電流を増幅部２１内に供給する。また、この場合において、電源電流Ｉｏｕｔがマイナスの値であれば、シンク側電源経路２３は、当該電源電流Ｉｏｕｔに対応するマイナスの電流を増幅部２１内に供給する。
【００１８】
ソース側コンデンサ２４は、増幅部２１の出力端３２と、ソース側電源経路２２との間に接続される。シンク側コンデンサ２５は、増幅部２１の出力端３２と、シンク側電源経路２３との間に接続される。ソース側コンデンサ２４およびシンク側コンデンサ２５は、増幅部２１の出力抵抗とともにローパスフィルタ回路を形成して、出力電圧Ｖｏｕｔと入力電圧Ｖｉｎとの間の位相補償をする。これにより、電力増幅回路１２は、出力電圧Ｖｏｕｔを安定して負荷としての被試験デバイス１００に供給することができる。なお、ソース側コンデンサ２４の容量値をＣｐ、シンク側コンデンサ２５の容量値をＣｎ、増幅部２１の出力抵抗をＺｏとした場合、当該ローパスフィルタ回路のカットオフ周波数ｆｃは、下記式（１）の通りとなる。
ｆｃ＝１／（２π×Ｚｏ×（Ｃｎ＋Ｃｐ））  …（１）
【００１９】
また、増幅部２１は、一例として、ソース側ツェナーダイオード４１と、シンク側ツェナーダイオード４２と、ソース側トランジスタ４３と、シンク側トランジスタ４４と、ソース側出力抵抗４５と、シンク側出力抵抗４６と、ソース側定電流源４７と、シンク側定電流源４８とを含んでよい。
【００２０】
ソース側ツェナーダイオード４１は、定電圧Ｖｚｐを発生する。ソース側ツェナーダイオード４１は、アノード端子が入力端３１に接続され、カソード端子がソース側トランジスタ４３のベース端子に接続される。シンク側ツェナーダイオード４２は、定電圧Ｖｚｎを発生する。シンク側ツェナーダイオード４２は、カソード端子が入力端３１に接続され、アノード端子がシンク側トランジスタ４４のベース端子に接続される。
【００２１】
ソース側トランジスタ４３は、例えばｎｐｎトランジスタである。ソース側トランジスタ４３は、コレクタ端子がソース側電源経路２２に接続され、ソース側ツェナーダイオード４１を介して入力電圧Ｖｉｎに応じたベース電圧が与えられる。シンク側トランジスタ４４は、例えばｐｎｐトランジスタである。シンク側トランジスタ４４は、コレクタ端子がシンク側電源経路２３に接続され、シンク側ツェナーダイオード４２を介して入力電圧Ｖｉｎに応じたベース電圧が与えられる。
【００２２】
ソース側出力抵抗４５は、抵抗値Ｒｐを有する。シンク側出力抵抗４６は、抵抗値Ｒｎを有する。ソース側出力抵抗４５およびシンク側出力抵抗４６は、ソース側トランジスタ４３のエミッタ端子と、シンク側トランジスタ４４のエミッタ端子との間に直列に設けられる。ソース側出力抵抗４５およびシンク側出力抵抗４６は、その接続点が出力端３２とされる。
【００２３】
ソース側定電流源４７は、定電流を発生する。ソース側定電流源４７は、ソース側ツェナーダイオード４１のカソード端子とソース側トランジスタ４３のベース端子との接続点に、定電流を供給する。シンク側定電流源４８は、定電流を発生する。シンク側定電流源４８は、シンク側ツェナーダイオード４２のアノード端子とシンク側トランジスタ４４のベース端子との接続点から、定電流を引き込む。
【００２４】
このような構成の増幅部２１は次のように動作する。ソース側トランジスタ４３のベース端子は、Ｖｉｎ＋Ｖｚｐの電圧が印加する。シンク側トランジスタ４４のベース端子は、Ｖｉｎ−Ｖｚｎの電圧が印加する。ソース側トランジスタ４３のエミッタ端子の電圧Ｖｂｐは、ベース−エミッタ間電圧をＶｂｅ１とした場合、Ｖｉｎ＋Ｖｚｐ−Ｖｂｅ１となる。シンク側トランジスタ４４のエミッタ端子の電圧Ｖｂｎは、ベース−エミッタ間電圧を−Ｖｂｅ２とした場合、Ｖｉｎ−Ｖｚｐ＋Ｖｂｅ２となる。
【００２５】
ここで、出力端３２から出力する電圧（＝出力電圧Ｖｏｕｔ）は、Ｒｐ＝Ｒｎであれば、無負荷時においては、（Ｖｂｐ＋Ｖｂｎ）／２となる。従って、増幅部２１は、Ｖｚｐ＝Ｖｚｎ、Ｖｂｅ１＝Ｖｂｅ２、Ｒｐ＝Ｒｎと設定されていれば、無負荷時において、入力電圧Ｖｉｎと等しい出力電圧Ｖｏｕｔ（＝Ｖｉｎ）を出力する。これにより、増幅部２１は、入力電圧Ｖｉｎが変動しない無負荷定常時においては、入力電圧Ｖｉｎと略同一の出力電圧Ｖｏｕｔを出力できる。
【００２６】
また、増幅部２１は、有負荷時においても、無負荷時の出力電圧Ｖｏｕｔと同じ値を出力するように動作するので、電源電流Ｉｏｕｔプラスであれば、当該電源電流Ｉｏｕｔと同等の電流Ｉｐｐがソース側電源経路２２から供給され、電源電流Ｉｏｕｔマイナスであれば、電源電流Ｉｏｕｔと同等の電流がシンク側電源経路２３に引き込まれる。従って、増幅部２１は、Ｖｚｐ＝Ｖｚｎ、Ｖｂｅ１＝Ｖｂｅ２、Ｒｐ＝Ｒｎと設定すれば、入力電圧Ｖｉｎが変動しない有負荷定常時においては、入力電圧Ｖｉｎから出力抵抗による電圧降下分を除いた値の出力電圧を出力する。
【００２７】
ここで、増幅部２１は、出力電圧Ｖｏｕｔが変動した場合、出力端３２に設けられたソース側コンデンサ２４およびシンク側コンデンサ２５の影響により、当該出力電圧Ｖｏｕｔの変化量に応じた突入電流がソース側電源およびシンク側電源から入力する。
【００２８】
例えば、出力電圧Ｖｏｕｔが増加した場合、増幅部２１は、その増加量に応じた突入電流がプラス側電源電流Ｉｂｐとして入力し、そのまま電流Ｉｂとして出力端３２から出力する。出力端３２から出力した電流Ｉｂは、ソース側コンデンサ２４およびシンク側コンデンサ２５に分割して入力する。シンク側コンデンサ２５に入力した電流Ｉｃｎは、シンク側電源経路２３を介して、電流Ｉｎｎとしてシンク側電源に引き込まれる。一方、ソース側コンデンサ２４に入力した電流Ｉｃｐは、電流Ｉｂｐとして再び増幅部２１に戻る。この結果、出力電圧Ｖｏｕｔの増加時において、ソース側電源経路２２は、電流Ｉｂｐから、ソース側コンデンサ２４に流れる電流Ｉｃｐ分を減算した値の電流Ｉｐｐを供給する。従って、ソース側コンデンサ２４およびシンク側コンデンサ２５の容量が同一であり、これによりＩｃｐ＝Ｉｃｎであれば、ソース側電源およびシンク側電源のそれぞれが、突入電流Ｉｂｐの１／２の電流を供給することとなる。
【００２９】
また、例えば、出力電圧Ｖｏｕｔが減少した場合、増幅部２１は、その減少量に応じた引き込み方向の突入電流がマイナス側電源電流Ｉｂｎとして入力し、そのまま電流Ｉｂとして出力端３２から出力する。出力端３２から出力した引き込み方向の電流Ｉｂは、ソース側コンデンサ２４およびシンク側コンデンサ２５に分割して入力する。ソース側コンデンサ２４に入力した引き込み方向の電流Ｉｃｐは、ソース側電源経路２２を介して、電流Ｉｐｐとしてシンク側電源に入力する。一方、シンク側コンデンサ２５に入力した引き込み方向の電流Ｉｃｎは、電流Ｉｂｎとして再び増幅部２１に戻る。この結果、出力電圧Ｖｏｕｔの減少時において、シンク側電源経路２３は、電流Ｉｂｎから、シンク側コンデンサ２５に流れる電流Ｉｃｎ分を減算した値の電流Ｉｎｎを供給する。従って、ソース側コンデンサ２４およびシンク側コンデンサ２５の容量が同一であり、これによりＩｃｐ＝Ｉｃｎであれば、ソース側電源およびシンク側電源のそれぞれが、突入電流Ｉｂｐの１／２の電流を供給することとなる。
【００３０】
このように、電力増幅回路１２によれば、出力電圧Ｖｏｕｔが増加する方向に変動する場合であっても、また、減少する方向に変動する場合であっても、ソース側電源経路２２およびシンク側電源経路２３の両者から突入電流を分担して供給する。このため、電力増幅回路１２によれば、突入電流の発生時において、片側の電源から出力する電流を抑制できるので、それぞれ電源に要求される電流供給能力を下げることができる。
【００３１】
特に、電力増幅回路１２は、ソース側コンデンサ２４の容量とシンク側コンデンサ２５の容量とを略等しくしてよい。これにより、それぞれの電源が突入電流を１／２ずつ負担することとなるので、片側の電源から発生される突入電流を最小とすることができる。また、ソース側コンデンサ２４及びシンク側コンデンサ２５の容量は、当該電力増幅回路１２が出力すべき電力のカットオフ周波数ｆｃ、及び増幅部２１の出力インピーダンスＺｏに応じて定まる容量（Ｃｎ＋Ｃｐ）の略半値にそれぞれ等しくしてよい。これにより、目的の周波数特性が得られるとともに、片側の電源から発生される突入電流を最小とすることができる。
【００３２】
図３および図４は、図９に示した従来の電力増幅回路２０１の電圧および電流特性を示す。なお、図３は、無負荷の場合、図４は負荷がある場合をそれぞれ示す。また、出力端とグランドとの間に設けた位相補償コンデンサ２０２の容量は、ソース側コンデンサ２４およびシンク側コンデンサ２５を加算した容量とする。
【００３３】
図３および図４の（Ａ）は、入力電圧Ｖｉｎの変化の一例、および、入力電圧Ｖｉｎに応じて出力される出力電圧Ｖｏｕｔを示す。入力電圧Ｖｉｎは、例えば、時刻ｔ１〜ｔ２において０（Ｖ）からプラス側の所定電圧Ｖ１（Ｖ）へ直線的に増加し、時刻ｔ２〜ｔ３においてＶ１（Ｖ）で一定となり、時刻ｔ３〜ｔ４においてＶ１（Ｖ）から０（Ｖ）へ直線的に減少したとする。この場合において、無負荷時の出力電圧Ｖｏｕｔは、図３の（Ａ）に示すように、入力電圧Ｖｉｎの変化に対して小さい遅延で追従して変化し、時刻ｔ２〜ｔ３では入力電圧Ｖｉｎと略一致した値で一定となる。また、この場合において、有負荷時の出力電圧Ｖｏｕｔは、図４の（Ａ）に示すように、入力電圧Ｖｉｎの変化に対して大きい遅延で追従して変化し、時刻ｔ２〜ｔ３ではＶ１（Ｖ）から減少した値で一定となる。
【００３４】
図３および図４の（Ｂ）は、負荷に流れる電源電流Ｉｏｕｔを示す。無負荷時の電源電流Ｉｏｕｔは、図３の（Ｂ）に示すように、０である。有負荷時の電源電流Ｉｏｕｔは、図４の（Ｂ）に示すように、入力電圧Ｖｉｎの変動に対応して電流値が増減する。すなわち、時刻ｔ１〜時刻ｔ２において０からプラスの所定値へ直線的に増加し、時刻ｔ２〜時刻ｔ３において所定値で一定となり、時刻ｔ３〜時刻ｔ４において所定値から０へ直線的に減少する。
【００３５】
図３および図４の（Ｃ）は、出力端とグランドとの間に設けられた位相補償コンデンサ２０２に流れる電流Ｉｃを示す。電流Ｉｃは、出力電圧Ｖｏｕｔの変化量に応じた値となる。すなわち、電流Ｉｃは、出力電圧Ｖｏｕｔが増加する場合にはプラス値となり、出力電圧Ｖｏｕｔが減少する場合にはマイナスの値となる。電流Ｉｃは、無負荷時と有負荷時とで同一の値となる。
【００３６】
図３および図４の（Ｄ）は、電力増幅回路２０１の出力端から出力される電流Ｉｂを示す。電流Ｉｂは、電源電流Ｉｏｕｔと電流Ｉｃとを加算した値となる。
図３および図４の（Ｅ）は、ソース側電源経路から電力増幅回路２０１に供給される電流Ｉｐｐを示す。電流Ｉｐｐは、電流Ｉｂのプラス側の値と一致する。ここで、無負荷時の電流Ｉｐｐは、出力電圧Ｖｏｕｔの増加に応じて発生するプラス側の突入電流を意味する。また、有負荷時の電流Ｉｐｐは、無負荷時の電流Ｉｐｐ（無負荷時の突入電流）および電源電流Ｉｏｕｔを加算した値となる。
【００３７】
図３および図４の（Ｆ）は、シンク側電源経路から電力増幅回路２０１に供給される電流Ｉｎｎを示す。電流Ｉｎｎは、電流Ｉｂのマイナス側の値と一致する。ここで、無負荷時の電流Ｉｎｎは、出力電圧Ｖｏｕｔの減少に応じて発生するマイナス側の突入電流を意味する。また、有負荷時の電流Ｉｎｎは、無負荷時の電流Ｉｎｎ（無負荷時の突入電流）および電源電流Ｉｏｕｔを加算した値となる。
【００３８】
以上のように、図９に示した従来の電力増幅回路２０１は、出力電圧Ｖｏｕｔの増加時にはソース側電源経路から突入電流が流れ、減少時にはシンク側電源経路から突入電流が流れる。
【００３９】
図５および図６は、本実施形態に係る電力増幅回路１２の電圧および電流特性を示す。図５は、無負荷の場合、図６は負荷がある場合をそれぞれ示す。また、ソース側コンデンサ２４およびシンク側コンデンサ２５は略同一の容量を有する。
【００４０】
図５および図６の（Ａ）は、入力電圧Ｖｉｎの変化の一例、および、入力電圧Ｖｉｎに応じて出力される出力電圧Ｖｏｕｔを示す。入力電圧Ｖｉｎは、例えば、図３および図４の（Ａ）の場合と同様に変化する。この場合において、無負荷時の出力電圧Ｖｏｕｔは、図３の（Ａ）と同様に変化する。また、有負荷時の出力電圧Ｖｏｕｔは、図４の（Ａ）と同様に変化する。
【００４１】
図５および図６の（Ｂ）は、負荷に流れる電源電流Ｉｏｕｔを示す。無負荷時の電源電流Ｉｏｕｔは、図３の（Ｂ）と同様に変化する。また、有負荷時の電源電流Ｉｏｕｔは、図４の（Ｂ）と同様に変化する。
【００４２】
図５および図６の（Ｃ）は、ソース側コンデンサ２４に流れる電流Ｉｃｐおよびシンク側コンデンサ２５に流れる電流Ｉｃｎを示す。電流Ｉｃｐおよび電流Ｉｃｎは、出力電圧Ｖｏｕｔの変化量に応じた値となる。すなわち、電流Ｉｃｐおよび電流Ｉｃｎは、出力電圧Ｖｏｕｔが増加する場合にはプラス値となり、出力電圧Ｖｏｕｔが減少する場合にはマイナスの値となる。電流Ｉｃｐおよび電流Ｉｃｎは、無負荷時および有負荷時で同一の値となる。なお、電流Ｉｃｐおよび電流Ｉｃｎは、出力端３２側をプラスにとっている。
【００４３】
ここで、電流Ｉｃｐおよび電流Ｉｃｎは、両者を加算すると、図３および図４に示した電流Ｉｃと同一の値となる。すなわち、電流Ｉｃｐおよび電流Ｉｃｎは、Ｉｃｐ＝Ｉｃｎ＝Ｉｃ／２という関係となる。電流Ｉｃｐは、ソース側電源経路２２から出力された電流Ｉｐｐと合成されて、電流Ｉｂｐとして増幅部２１に入力される。電流Ｉｃｎは、シンク側電源経路２３から出力された電流Ｉｎｎと合成されて、電流Ｉｂｎとして増幅部２１に入力される。
【００４４】
図５および図６の（Ｄ）は、増幅部２１の出力端３２から出力される電流Ｉｂを示す。電流Ｉｂは、電源電流Ｉｏｕｔ、電流Ｉｃｐおよび電流Ｉｃｎを加算した値となる。
図５および図６の（Ｅ）は、増幅部２１に入力するプラス側の電流Ｉｂｐを示す。電流Ｉｂｐは、電流Ｉｂのプラス側の値に一致する。
図５および図６の（Ｆ）は、増幅部２１に入力するマイナス側の電流Ｉｂｎを示す。電流Ｉｂｎは、電流Ｉｂのマイナス側の値に一致する。
【００４５】
図５および図６の（Ｇ）は、ソース側電源経路２２から出力される電流Ｉｐｐを示す。電流Ｉｐｐは、電流Ｉｂｐから電流Ｉｃｐを減算した値と一致する。無負荷時の電流Ｉｐｐは、図５の（Ｇ）に示すように、出力電圧Ｖｏｕｔの増加に応じて発生する突入電流を意味する。また、有負荷時の電流Ｉｐｐは、無負荷時の電流Ｉｐｐ（プラス側の突入電流）および電源電流Ｉｏｕｔを加算した値となる。
【００４６】
図５および図６の（Ｆ）は、シンク側電源経路２３から増幅部２１に供給される電流Ｉｎｎを示す。電流Ｉｎｎは、電流Ｉｂｎから電流Ｉｃｎを減算した値となる。無負荷時の電流Ｉｎｎは、図５の（Ｆ）に示すように、出力電圧Ｖｏｕｔの減少に応じて発生する突入電流を意味する。また、有負荷時の電流Ｉｎｎは、無負荷時の電流Ｉｎｎ（マイナス側の突入電流）および電源電流Ｉｏｕｔを加算した値となる。
【００４７】
図５および図６の（Ｇ），（Ｆ）を見ると、出力電圧Ｖｏｕｔが増加した場合の突入電流を、ソース側電源経路２２および２３の両者が１／２ずつ分担している。同様に、出力電圧Ｖｏｕｔが減少した場合の突入電流を、ソース側電源経路２２および２３の両者が１／２ずつ分担している。この結果、本実施形態に係る電力増幅回路１２によれば、ソース側電源経路２２および２３の最大の必要電流量（Ｉｍａｘ）が、図３および図４の場合よりも低くなる。これにより、電力増幅回路１２によれば、突入電流の発生時において、片側の電源から出力する電流を抑制できるので、それぞれ電源に要求される電流供給能力を下げることができる。
【００４８】
図７は、本実施形態に係るソース側コンデンサ２４およびシンク側コンデンサ２５についての出力電圧Ｖｏｕｔに対する容量変化特性を示す。コンデンサは、印加電圧に応じて容量値が変化する特性（ＤＣバイアス特性）を有する。ソース側コンデンサ２４およびシンク側コンデンサ２５は、互いに逆方向の電圧が印加されるので、図７（Ａ）に示すように、出力電圧Ｖｏｕｔに対する容量変化特性（ΔＣｐ／ΔＶｏｕｔ、ΔＣｎ／ΔＶｏｕｔ）が、逆方向の傾きとなる。従って、容量Ｃｐと容量ＣｎのＤＣバイアス特性がほぼ同等であるとするならば、図７（Ｂ）に示すように、Ｃｎ＋Ｃｐが出力電圧Ｖｏｕｔに関わらず一定となる。電力増幅回路１２によれば、このように出力電圧Ｖｏｕｔに対する容量変化特性が相殺され、フィルタ特性が出力電圧Ｖｏｕｔの大きさに依存せずに一定となるので、位相補償の安定度が向上する。
【００４９】
図８は、本実施形態の変形例に係る電力増幅回路１２を示す。本変形例に係る電力増幅回路１２は、図２に示した同一の部材と略同一の構成および機能を採るため、以下、相違点を除き説明を省略する。電力増幅回路１２は、電源端子６１と、第１付加コンデンサ６２とを更に有してよい。また、電力増幅回路１２は、これらに加えて、第２付加コンデンサ６３を更に有してよい。電源端子６１は、外部の電源と接続される。第１付加コンデンサ６２は、出力経路２０と電源端子６１との間に設けられる。第２付加コンデンサ６３は、出力経路２０と接地電位との間に設けられる。
【００５０】
第１付加コンデンサ６２および第２付加コンデンサ６３を更に有することにより、電力増幅回路１２は、負荷側からみた電源回路の容量を上げることができる。また、第１付加コンデンサ６２および第２付加コンデンサ６３は、負荷のインピーダンス等に応じて容量が設定できるように、可変容量であってよい。
【００５１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００５２】
【図１】本実施形態に係る試験装置１０および被試験デバイス１００を示す。
【図２】本実施形態に係る電力増幅回路１２の構成および電力増幅回路１２の負荷としての被試験デバイス１００を示す。
【図３】ソース側コンデンサ２４およびシンク側コンデンサ２５に代えて、位相補償用のコンデンサを出力端３２とグランドとの間に設けた場合における、無負荷時の電力増幅回路１２の電圧および電流特性を示す。
【図４】ソース側コンデンサ２４およびシンク側コンデンサ２５に代えて、位相補償用のコンデンサを出力端３２とグランドとの間に設けた場合における、有負荷時の電力増幅回路１２の電圧および電流特性を示す。
【図５】本実施形態に係る電力増幅回路１２の無負荷時の電圧および電流特性を示す。
【図６】本実施形態に係る電力増幅回路１２の有負荷時の電圧および電流特性を示す。
【図７】本実施形態に係るソース側コンデンサ２４およびシンク側コンデンサ２５についての出力電圧Ｖｏｕｔに対する容量変化特性を示す。
【図８】本実施形態の変形例に係る電力増幅回路１２を示す。
【図９】従来の電力増幅回路２０１、当該電力増幅回路２０１に接続された位相補償コンデンサ２０２および負荷２０３を示す。
【符号の説明】
【００５３】
１０  試験装置
１１  試験信号発生部
１２  電力増幅回路
１３  電流検出部
１４  判定部
２０  出力経路
２１  増幅部
２２  ソース側電源経路
２３  シンク側電源経路
２４  ソース側コンデンサ
２５  シンク側コンデンサ
３１  入力端
３２  出力端
４１  ソース側ツェナーダイオード
４２  シンク側ツェナーダイオード
４３  ソース側トランジスタ
４４  シンク側トランジスタ
４５  ソース側出力抵抗
４６  シンク側出力抵抗
４７  ソース側定電流源
４８  シンク側定電流源
６１  電源端子
６２  第１付加コンデンサ
６３  第２付加コンデンサ
１００  被試験デバイス
２０１  電力増幅回路
２０２  位相補償コンデンサ
２０３  負荷
２０４  出力抵抗
【図１】
0004690887.tif 000002
【図２】
0004690887.tif 000003
【図３】
0004690887.tif 000004
【図４】
0004690887.tif 000005
【図５】
0004690887.tif 000006
【図６】
0004690887.tif 000007
【図７】
0004690887.tif 000008
【図８】
0004690887.tif 000009
【図９】
0004690887.tif 000010