(57)【特許請求の範囲】
【請求項１】
入力したアナログ・タイミングを有する映像信号から複合同期信号を分離し、該分離した同期信号に基づいてクロック信号を含む各種のタイミング信号を生成する同期生成部と、
前記クロック信号で駆動され、ピクセル単位のデータを出力するＡ／Ｄ変換部と、
前記同期生成部において生成された各種タイミング信号に基づいて、前記ピクセル・データを処理する信号処理部と、
前記信号処理部の出力データを入力して格納する、あらかじめ定められた容量を有するバッファと、
前記同期生成部からの前記信号を受けて、前記バッファに格納するピクセルの水平ピクセル位置と走査ライン位置を表すアドレス・データを生成する入力処理タイミング生成部と、
前記同期信号生成装置からのクロック信号を受けて、出力信号の有効画素位置を表す水平位置と走査ライン位置を表すアドレス・データを生成して前記バッファに格納されたピクセルを読み出す出力タイミング生成部と、
前記出力タイミング生成部から制御され、前記バッファから読み出されたデータを処理してデジタル・ビデオ信号規格に合致したデジタル・ビデオフレームを構成するタイミング付加装置
を備え、
前記タイミング付加装置がデジタル・ビデオ信号規格に合致した形式のデジタル信号を出力することによって生ずる、入力したアナログ・タイミングを有する映像信号との位相差を前記バッファによって吸収するようにしたことを特徴とするデジタル・ビデオフレームを構成する装置。
【請求項２】
前記入力処理タイミング生成部と前記出力タイミング生成部からのアドレスを入力し、前記バッファに対して書き込みと読出しのアドレス制御を行うアドレス制御部をさらに備え、該アドレス制御部はＲＡＭをリング・バッファとして動作するようにアドレス変換することを特徴とする請求項１に記載のデジタル・ビデオフレームを構成する装置。
【請求項３】
前記入力処理タイミング生成部と前記出力タイミング生成部からのアドレスを入力してその差分から前記バッファのアンダーフローあるいはオーバーフローを表す信号を、前記出力タイミング生成部に対して出力するバッファ状態検出部をさらに備え、前記出力タイミング生成部は、前記バッファ状態検出部からの信号を受けて、出力タイミング生成部が出力するラインカウンタの更新を制御することを特徴とする請求項１又は２に記載のデジタル・ビデオフレームを構成する装置。
【請求項４】
前記同期信号生成部は入力した分離同期成分に基づいて走査線毎の有効画像の開始点を表す信号を生成し、前記入力処理タイミング生成部は前記信号を入力してその開始点のピクセルから始まるピクセル列であらかじめ定められている出力信号形式に従ったピクセル数のピクセル列を前記バッファに書き込むことを特徴とする請求項１から３のいずれかにに記載のデジタル・ビデオフレームを構成する装置。
【請求項５】
前記アドレス制御部は、前記入力処理タイミング生成部と前記出力タイミング生成部からの、フレーム内のライン・アドレスを表すアドレス・データと走査線内のピクセル位置を表すピクセル・アドレスを入力し,少なくとも１ライン分以上のピクセル値を格納するバッファのアドレスに変換することを特徴とする請求項１または２に記載のデジタル・ビデオフレームを構成する装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン信号のようなアナログ・ビデオ信号を入力してデジタル・フォーマット形式のデジタル・ビデオフレームを構成する装置および方法に関し、より詳細には、変動要素を有する、あるいは変動要素を有すると見なされたアナログ映像信号を、厳密に水平走査線の映像データのサンプル数を規定するデジタル・フォーマットに変換するデジタル・ビデオフレームを構成する装置に関する。
【０００２】
【従来の技術】
従来のフォーマット変換、たとえば、アナログ信号をデジタル処理するためにＡ／Ｄ変換して、ＮＴＳＣ規格のテレビジョン信号をＰＡＬ規格のテレビジョン信号に変換する、あるいはハイビジョンのビデオ信号を通常のＮＴＳＣ規格のテレビジョン信号に変換するものが知られている。
【０００３】
また、本発明のバッファリング方式に似たものとして時間軸補正装置を挙げることができる。この装置は、一般的な時間軸補正装置は画面数枚分が入る大容量のバッファを持ち、書き込み側は入力ビデオ信号に同期したクロックで書き込まれ、読み出し側は別の安定したクロックで読み出して、入力ビデオ信号に含まれるジッタを取り除くものである。
【０００４】
また、フォーマット変換と呼ばれることはないが、たとえば、テレビジョン画像のモニタ、あるいはテレビジョン受像機は、規格に合致した信号を表示できることは当然として、準拠した信号あるいは規格に合致しない水平同期信号や垂直同期信号でもその合致しない程度が少ない場合は、正常に表示動作する。たとえば、家庭用のＶＣＲ（ビデオ・カセット・レコーダ）の再生表示や、トリックプレイと呼ばれる再生中の早送り、巻き戻し中の再生画像の表示動作はとくに違和感を感じさせずに行われることは良く知られている。
【０００５】
【発明が解決しようとする課題】
フォーマット変換が単に表示する目的であって、フォーマット変換後の出力がアナログのビデオ信号の場合であれば、このような方法は画質の劣化の防止に役立つが、その処理を実行するには大容量のメモリを必要とする。単にアナログ量をデジタル量に変えるのみで、タイミングとしはアナログ・タイミングを有するようなデジタル信号を出力する場合は、クロックと同期してデータを受け渡しすれば良いので、絶対時間的なジッタは画質劣化防止には無関係である。このような場合は大容量のメモリは必要ではない。近年ＬＳＩの大規模化は進んでいるが、これほどの大容量のメモリを１つのＬＳＩに内蔵するにはコストがかかる。
【０００６】
ところで、デジタル映像信号の形式について、国際電気通信連合（ＩＴＵ）が、ＩＴＵ−Ｒ  ＢＴ．６５６（旧ＣＣＩＲ６５６）という勧告を出している。この勧告は、ＩＴＵ−Ｒ  ＢＴ．６０１の４：２：２レベルで動作する５２５ラインそして６２５ライン・テレビジョン・システムにおけるデジタル成分ビデオ信号用のインターフェースである。ＩＴＵ−Ｒ  ＢＴ．６０１は、アスペクト比として標準４：３そしてワイド・スクリーン１６：９用のデジタル・テレビジョンのスタジオ符号化パラメータである。
【０００７】
この勧告に従うと、５２５ライン、すなわちＮＴＳＣ規格のテレビジョン信号の水平同期周波数の１７１６倍、周波数２７ＭＨｚのクロック（以後、ｆｃと略す）を生成する必要がある。この周波数は、ＰＡＬとＮＴＳＣのテレビジョン信号の相互変換を考慮して決められたものであり、ＮＴＳＣテレビジョン信号のカラー・サブキャリア信号周波数の整数倍ではない。ｆｓｃとｆｃの比は４５５／３４３２＝３５／２６４である。
【０００８】
したがって、上述した勧告に従ったデジタル信号処理を行うとすると、および、入力ビデオ信号をデジタル処理するためのクロック信号を入力信号そのものから取り出さざるを得ない場合を想定すると、入力信号の水平同期信号を基に生成するいわゆるＨ−ＬＯＣＫ、あるいはラインロック（ここで、ラインとは走査線を意味している）と呼ばれるクロック生成方法が使用される。場合によってはＨ−ＬＯＣＫによるクロック信号生成が不可能な場合、たとえばノイズの混入が多く、Ｈ−ＬＯＣＫのＰＬＬ発振器の出力よりもＶ（垂直同期信号）−ＬＯＣＫのＰＬＬ発振器出力の方が安定したクロックが得られる場合も想定される。
【０００９】
一方、入力ビデオ信号に同期したクロックを使用した場合、とくに入力した信号のＳ／Ｎ比が悪い場合、入力信号に時間軸の変動を有するような、たとえば家庭用にビデオ機器の再生画像を入力信号として選んだ場合、隣接する水平同期信号の間のサンプル数を一定に保つことはできない。
【００１０】
しかし、デジタル・フォーマットのビデオ信号としては１ラインのサンプル数が一定であることを要求している。たとえば、デジタル・ビデオ信号規格のＩＴＵ−Ｒ  ＢＴ．６５６は１ライン当たりのサンプル数を５２５本／５０Ｈｚ方式では８５８サンプル、あるいは６２５本／５０Ｈｚ方式では８６４サンプルと規定している。
【００１１】
本発明は、このような問題に鑑みてなされたもので、その目的とするところはテレビジョン信号、あるいはビデオ信号を入力し、その入力信号が規格値から逸脱したような場合においても、形式的にはデジタル・ビデオ信号規格に合致した信号（データ）とするビデオ信号のデジタル形式出力のためのバッファリング方法を提供することにある。１個のＬＳＩに集積できる程度の小容量のメモリで１ライン当たりのサンプル数を一定に保った状態でデジタル映像信号を出力する方法、言いかえれば、１走査線当たりのサンプル数を規定数に保つことができない入力において、１走査線当たりのサンプル数を規定数にそろえたデジタル形式で出力するためのバッファ容量が小さくて済むデジタル・ビデオフレームを構成する装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、デジタル・ビデオフレームを構成する装置であって、入力したアナログ・タイミングを有する映像信号から複合同期信号を分離し、該分離した同期信号に基づいてクロック信号を含む各種のタイミング信号を生成する同期生成部と、前記クロック信号で駆動され、ピクセル単位のデータを出力するＡ／Ｄ変換部と、前記同期生成部において生成された各種タイミング信号に基づいて、前記ピクセル・データを処理する信号処理部と、前記信号処理部の出力データを入力して格納する、あらかじめ定められた容量を有するバッファと、前記同期生成部からの前記信号を受けて、前記バッファに格納するピクセルの水平ピクセル位置と走査ライン位置を表すアドレス・データを生成する入力処理タイミング生成部と、前記同期信号生成装置からのクロック信号を受けて、出力信号の有効画素位置を表す水平位置と走査ライン位置を表すアドレス・データを生成して前記バッファに格納されたピクセルを読み出す出力タイミング生成部と、前記出力タイミング生成部から制御され、前記バッファから読み出されたデータを処理してデジタル・ビデオ信号規格に合致したデジタル・ビデオフレームを構成するタイミング付加装置を備え、前記タイミング付加装置がデジタル・ビデオ信号規格に合致した形式のデジタル信号を出力することによって生ずる、入力したアナログ・タイミングを有する映像信号との位相差を前記バッファによって吸収するようにしたことを特徴とするものである。
【００１３】
また、請求項２に記載の発明は、請求項１に記載のデジタル・ビデオフレームを構成する装置であって、前記入力処理タイミング生成部と前記出力タイミング生成部からのアドレスを入力し、前記バッファに対して書き込みと読出しのアドレス制御を行うアドレス制御部をさらに備え、該アドレス制御部はＲＡＭをリング・バッファとして動作するようにアドレス変換することを特徴とするものである。。
【００１４】
また、請求項３に記載の発明は、請求項１又は２に記載のデジタル・ビデオフレームを構成する装置であって、前記入力処理タイミング生成部と前記出力タイミング生成部からのアドレスを入力してその差分から前記バッファのアンダーフローあるいはオーバーフローを表す信号を、前記出力タイミング生成部に対して出力するバッファ状態検出部をさらに備え、前記出力タイミング生成部は、前記バッファ状態検出部からの信号を受けて、出力タイミング生成部が出力するラインカウンタの更新を制御することを特徴とするものである。
【００１５】
また、請求項４に記載の発明は、請求項１から３のいずれかにに記載のデジタル・ビデオフレームを構成する装置であって、前記同期信号生成部は入力した分離同期成分に基づいて走査線毎の有効画像の開始点を表す信号を生成し、前記入力処理タイミング生成部は前記信号を入力してその開始点のピクセルから始まるピクセル列であらかじめ定められている出力信号形式に従ったピクセル数のピクセル列を前記バッファに書き込むことを特徴とするものである。
【００１６】
また、請求項５に記載の発明は、請求項１または２に記載のデジタル・ビデオフレームを構成する装置であって、前記アドレス制御部は、前記入力処理タイミング生成部と前記出力タイミング生成部からの、フレーム内のライン・アドレスを表すアドレス・データと走査線内のピクセル位置を表すピクセル・アドレスを入力し,少なくとも１ライン分以上のピクセル値を格納するバッファのアドレスに変換することを特徴とするものである。
【００１７】
【発明の実施の形態】
本発明の実施形態について説明するまえに、発明がなされた背景について説明する。以下の表は、入力信号に同期したクロック信号発生器が生成するクロックで入力信号のそれぞれのラインをサンプリングした際の、１ライン分のクロック数の１例を示している。ＩＴＵ−Ｒ  ＢＴ．６０１に準拠した装置において、信号規格に合致した入力信号でノイズの無い場合にそれぞれの走査線のクロック数は全て８５８クロックになるべきところ、ノイズの影響を受けて、あるいは入力信号の性質によって、１ライン当たりのクロック数が変動している様子を示している。
【００１８】
【表１】
0004679750.tif 000002
【００１９】
上の表においてライン番号ｎからｎ＋１４までを示し、それぞれの入力ラインを出力する際にはＩＴＵ−Ｒ  ＢＴ．６５６に準拠した８５８クロックとして出力すること、その場合のクロックの差分、そしてクロック差分の累計を表している。
【００２０】
本発明は、上述したように入力信号とそれをサンプルするクロックとの関係が変動する場合においても、ＩＴＵ−Ｒ  ＢＴ．６５６に準拠した信号を出力することを開示する。具体的には。出力信号のクロックとして、入力信号から生成したクロック、すなわち入力信号をサンプリングしたクロックを使用している。
【００２１】
この場合、上表は、ライン番号ｎから開始したものとして、ライン番号ｎ＋１４の入力ラインが完了した時点で、１出力ラインで８５８クロック数を有するラインの１５ライン分を出力することができず、９クロック数の不足を生じさせていることを示している。
【００２２】
言いかえれば、上表で差分の累計の欄の数値は入力ラインの位相と出力ラインの位相差をクロック数で表したもの、と捉えることが出きる。
【００２３】
また、上表で８５６のクロック数でそのラインをサンプリングした場合、そのサンプリング値に含まれる水平同期信号を基準に算定した有効画素の領域は少なくとも１クロック分、すなわち１ピクセル分減少していることになる。このラインの有効画素数は全体で７１９となる。しかし、ＩＴＵ−Ｒ  ＢＴ．６５６に準拠する場合は、７２０としなければ成らない。
【００２４】
また、ＮＴＳＣ規格のテレビジョン信号の水平同期周波数は４．５ＭＨｚ／２８６であり、スタジオ規格ＥＩＡ  ＲＳ−１７０Ａにおいて水平ブランキング幅は、１０．９±０．２μｓであるので、ここからは水平ブランキング領域は、１４７．１５±２．７ピクセルと計算される。したがって、有効画像領域は、７１０．８５±２．７ピクセルとなる。また、有効画像領域の開始点は水平同期信号の０Ｈ基準点から９．４±０．１μｓとされているので、同じように１２６．９±１．３５ピクセルとなる。
【００２５】
しかしながら、ＩＴＵ−Ｒ  ＢＴ．６５６に準拠する場合は、水平ブランキング幅は、１３８ピクセル相当とされている。したがって、ＲＳ−１７０Ａに準拠して生成される信号の場合は、水平ブランキングの幅を規格値のミニマムとしても。１４４．４５ピクセルとなり、少なくとも、１４４．４５−１３８＝６．４５ピクセルは、映像を表す信号ではなく黒のペデスタルレベル表していることに成る。通常においては、このように余裕値がある場合は、その前後に振り分けることをするので、水平同期信号の０Ｈのポイントをサンプリングした場合は、１２２（≒１２６．９−１．３５−６．４５／２=１２２．３２５）クロック後のサンプル値を有効画像の開始ポイントとし、計７２０のサンプル値を有効画像として抽出することになる。この場合、入力信号がＲＳ−１７０Ａに準拠している限り、７２０個目のピクセルは、黒画像となっている。細かく言えば、多分、７１８、７１９個目のピクセルも黒画像と想定され、同様に７２１、７２２個目のピクセルも黒画像と想定される。
【００２６】
以上の考察から、ラインのクロック数に関係なく、有効画像領域の開始点から７１９サンプルを有効画像とすべきであるが、７２０個目のサンプルを加えて、計７２０としても黒のピクセルに続いて新たに黒のピクセルを追加するのみであり、実質的な違いは無いと言うことができる。
【００２７】
以上を念頭にして、以下、図面を参照して本発明の実施例について説明する。
【００２８】
図１は、本発明のデジタル・ビデオフレームを構成する装置の一実施形態を示す図であり、符号１０１は複合映像信号を、同期成分を含めてＡ／Ｄ変換するＡ／Ｄ変換部、符号１０２はＡ／Ｄ変換されたデータから同期成分を分離し、各種の処理上で必要とする各種のタイミング信号を生成する同期装置、符号１０２は、Ａ／Ｄ変換部の出力を、同期装置１０３からのタイミング信号を受けて信号処理して輝度信号と色信号を出力する信号処理装置、符号１１１はＩＴＵ−Ｒ  ＢＴ．６５６に準拠した出力信号とするために使用されるバッファ、符号１１４は各種の情報やタイミング信号を付加し、ＩＴＵ−Ｒ  ＢＴ．６５６に準拠した出力信号を構成するタイミング付加装置１１４を含んで構成されている。
【００２９】
ここで、バッファ１１１は、入力信号に位相ロックされた同期装置１０２からのクロック信号に基づいて動作する入力処理タイミング生成部１０４から生成されるピクセル・カウント値、ライン・カウント値を入力してバッファ１１１への書き込みアドレス等を制御するＷアドレス生成部１０５と、同様に、入力信号に位相ロックされた同期装置１０２からのクロック信号に基づいて動作する出力処理タイミング生成部１１２からのピクセル・カウント値、ライン・カウント値を入力してバッファ１１１の読出しアドレス等を制御するＲアドレス生成部１１３によって制御される。
【００３０】
また、上述したそれぞれのピクセル・カウント値とライン・カウント値を入力することによりバッファ１１１の状態を検出し、出力タイミング生成部１１２を制御するバッファ状態検出部１１５を備えている。また、出力処理タイミング生成部１１２は、タイミング付加装置１１４を駆動している。これらは、全て入力信号に位相ロックされた同期装置１０２からのクロック信号に基づいて各種の処理を実行する。
【００３１】
本実施形態ではデジタル・ビデオ信号の出力として国際電気通信連合の勧告ＩＴＵ−Ｒ  ＢＴ．６５６にしたがった出力形式を想定する。入力ビデオ信号の規格は我が国で標準的に使われているＮＴＳＣ方式（走査線数５２５本、フレームレート約３０Ｈｚ）を想定する。
【００３２】
入力処理タイミング生成部１０４は、分離した水平同期信号から、有効画像領域における画面水平方向の座標情報となるピクセル・カウントと画面垂直方向の座標情報となるライン・カウント（）を生成する。ピクセル・カウントは入力ビデオ信号に同期するようにして生成したクロックでカウントされ、水平同期信号を表す信号によって０値にセットされる。また、水平同期信号を表す信号によって０値にセットされない場合は、８５７カウントまで数えた後、０に戻る。ラインカウンタは水平同期を表す信号によって１つずつ増加していき、５２５カウント後は１に戻る。
【００３３】
入力されたビデオ信号は、ビデオ信号に同期するように生成されたクロックでサンプリングされてＡ／Ｄ変換される。これを信号処理装置にて輝度信号と２種類の色差信号に分離される。
【００３４】
ところで、Ａ／Ｄ変換されたビデオ信号は有効な画面情報を持つ部分とそうでない部分が存在する。バッファ１１１に格納するのは有効な画面情報を持つ部分だけに限定する。ＩＴＵ−Ｒ  ＢＴ．６５６にしたがった出力を想定する場合、１ライン当たり８５８サンプル中の７２０サンプルが有効な画面情報として扱われる。
【００３５】
バッファ１１１は、入力ビデオ信号に同期するように生成されたクロックが入力ビデオ信号に完全に同期せず、完全に同期した際に得られる周波数近傍の周波数を生成している際に、この周波数のクロックで出力信号を生成すると、表１で示したように入力信号と出力信号との間に位相差が生じてしまうので、この位相差を吸収するために設けられている。
【００３６】
想定される位相差は継続的なものではなく、少なくともその位相差を平均すれば０に収束する性質を有するので、実施形態においては、１０２４アドレスの容量を有するＲＡＭとしている。この量は、１ラインの有効画素が７２０であるので、約１．４２（＝１０２４／７２０）ライン分に相当する。
【００３７】
したがって、このバッファ１１１を上述したピクセル・カウントとライン・カウントのアドレス・データを使用して駆動するために、アドレス変換回路が必要になる。
【００３８】
以下の表は、ピクセル・カウントとライン・カウントのアドレス・データを入力して、バッファ・アドレスに変換する変換表である。ここでは、水平同期信号の前縁を０としたピクセル・カウント値が１２２〜８４１の７２０サンプルを有効画素としている。
【００３９】
【表２】
0004679750.tif 000003
【００４０】
上表で、ライン番号ｎにおけるピクセル番号１２２のバッファ・アドレスは、ライン番号ｎに７２０を乗算したものをバッファの容量値１０２４で除算したその余り（剰余）である。このようなアドレス生成法により、バッファ１１１はリング・バッファとして扱われることになる。つまり、読み出しが終わった領域は新たに別の情報が書き込まれるといったことが繰り返される。上表では、ライン・アドレス１、ピクセル・アドレス１２２で特定されるアドレスを０としているが、リング・バッファとしての使用でもあり、とくに０である必要もない、たとえば、１２２として、上表のライン・アドレス１の数値０〜７１９を１２２〜８４１とした数値であっても良い。
【００４１】
上表では、ライン番号６６以降について省略しているが、ライン番号６５〜１２８は、ライン番号１からライン番号６４までと同一である。その後も同様に繰り返される。したがって、５２５ラインを計数するために１０ビット構成となるライン・カウント部の下位６ビットを使用して、バッファ１１１のアドレス制御をすることができる。
【００４２】
バッファ１１１の書き込み側（write）の入力処理タイミング生成部１０４において、入力した信号の水平同期信号によってそのピクセル・カウントの開始点が固定され、クロック信号にしたがってカウント・アップする。このことはクロックの周波数とは無関係であり、入力信号の水平同期信号間隔をクロック周波数で測った場合の数値が８５８からずれていた場合も同様である。したがって、ピクセル・カウントが８４１を示すタイミングと、入力信号の水平同期が現れるタイミングの差は周波数のずれに応じて変動することになる。また、ライン・カウントは、入力した信号の水平同期信号によってカウント・アップされ、垂直同期信号によって所定のカウント値にセットされる。
【００４３】
一方、バッファの読み出し側の出力タイミング生成部１１２においては、入力の水平同期信号の変動に影響されずに、入力信号に同期するようにして生成されたクロックのみにしたがってカウント・アップする８５８進のピクセル・カウントと、このピクセル・カウントから繰り上げ（桁上げ）信号によってカウント・アップする５２５進のライン・カウンタを備えた出力タイミング生成装置を備えている。
【００４４】
ただし、この装置の電源投入時や、入力信号の有無チェックで信号の非存在から存在を検出した後の初期化時においては、入力信号の有効映像成分のピクセル・データをたとえば５８１ピクセル量まで、フレームの最初から書き込んだ時点で、出力フレームにおける最初の有効画像データを出力するように、出力タイミング生成部は同期装置から制御を受ける。この制御は入力信号が継続する限り、あるいは入力信号の同期分離が正常状態を維持する限り、再び行われることは無い。この初期化制御以後、出力タイミング制御は、同期装置からのクロック信号（ピクセル・クロック信号）を受けるのみでバッファ１１１を制御するためのピクセル・カウントをカウント・アップする。
【００４５】
バッファ１１１への書き込みは、有効画像を有する連続するラインで、７２０のピクセルを書き込むと１３８クロックの水平ブランキング期間は書き込みを停止し、再び７２０ピクセルの書き込みが行われる。このことは、１０２４のアドレスを有するバッファ１１１をピクセル・データで満たすクロック期間は、１０２４＋１３８＝１１６２クロック期間とする。入力ビデオ信号とタイミング付加装置１１４の出力信号の相対的な位相変化として、初期化後の進み方向と遅れ方向の許容量を等しくする場合は、この１１６２の半分の５８１とすることで実施できる。この設定の場合で、クロック信号が規格に合致した入力信号に完全に位相同期して生成されている場合のバッファ量を次に考察する。
【００４６】
バッファ１１１に１ピクセルを書き込んだ場合を＋１とし、１ピクセルを読み出した場合を−１とした場合、最初のバッファ状態数値５８１であり、書き込み側が水平ブランキング期間に入ると読出しのみが行われて、４４３まで減少する。ここで、１０２４−５８１＝４４３であり、最初の段階では、入力ビデオ信号に対して出力の進み方向の余裕は５８１クロックであり、逆に遅れ方向にかんしては４４３クロックの余裕があることになる。書き込み側が水平ブランキング期間に入ると読出しのみが行われて４４３まで減少するということは、進み方向余裕が４４３クロックまで減少し、逆に遅れ方向は５８１クロックまで増大すると言うことになる。これらの平均値は１０２４の半分の５１２である。
【００４７】
図２は、クロックの変動がなく、書き込み側に５８１クロック遅れて読み出した場合のバッファ内に書き込まれたがまだ読み出されていないピクセル数（Ｗ−Ｒで示す）と、新たにバッファ内に書き込み可能でしかも読み出されていないピクセルを上書きしない範囲のピクセル数（Ｒ−Ｗ＋１０２４で示す）をクロック単位の時間経過とともに表したグラフである。Ｙ軸は、バッファ１１１への書き込んだピクセル数の積算値である。書き込み側の積算値を書き込みＷ、読出し側の積算値を読出しＲと標記している。また書き込み積算値からバッファの容量１０２４を減算したグラフをＷ−１０２４で表している。書き込み積算値から読出し積算値を減算した値をＷ−Ｒでしめし、読出し積算値からＷ−１０２４を減算した値をＲ−Ｗ＋１０２４で示している。
【００４８】
ここで、Ｗ−ＲおよびＲ−Ｗ＋１０２４のグラフは、それぞれ出力の進み方向の余裕と遅れ方向の余裕を表している。
【００４９】
入力するクロックの周波数が変動した場合は、書き込みＷのグラフが変化し、読出しＲとの位相関係が変化することになる。
【００５０】
ここで、上述したバッファの状態数値が変化して最大値の５８１となるタイミングは読出し側の水平ブランキング終了時であり、最小値の４４３になるタイミングは、書き込み側の水平ブランキング終了時である。
【００５１】
バッファ状態検出部１１５は、書き込み側のピクセル・カウントとライン・カウントそして読出し側のピクセル・カウントとライン・カウントのデータを入力し、その間のピクセル単位の差を求める。基本的には書き込み側の方が進相しているので、書き込み側のライン・カウント値から読出し側のライン・カウント値を減算した結果値に７２０を乗算し、さらに書き込み側ピクセル・カウント値から読出し側ピクセル・カウント値を減算した値との和を演算する。この結果値が、読出し側の進み余裕となり、１０２４以上になればオーバーフローとなる。
【００５２】
また、読出し側ライン・カウント値に７２０を乗算し、さらに読出し側ピクセル値を加算した結果から、カウント値書き込み側のライン・カウント値に７２０を乗算してさらに書き込み側ピクセル・カウント値−１０２４を減算した結果を減算する。この結果値が読出し側の遅れ余裕となり、０以下になればアンダーフローとなる。
【００５３】
バッファのオーバーフローは、書き込んだデータが読み出される前に別の新しいデータが書き込まれてしまうことであり、オーバーフローが生じた直後の水平画像は、上述した例においてはバッファ・アドレスを１０２４（＝７２０＋３０４）としているので、画像を左右２分割して、右側の画像が左側に、左側の画像が右側に表示されてしまうことになる。バッファのアンダーフローは、読み出すべきデータがまだ書き込まれていない、すなわち過去のデータを読み出すことである。
【００５４】
図３は、バッファ状態検出部１１５が入力するバッファ１１１の書き込み側と読出し側のライン・カウント値とピクセル・カウント値とバッファ状態との関係を表す図である。
【００５５】
図の縦軸は、入力側、すなわち書き込み側のライン・カウントＮにおけるピクセル・カウント値として０〜８５７まで、水平軸は、出力側、すなわち読出し側のライン・カウント値Ｎ−２の場合、Ｎ−１の場合そしてＮのそれぞれの場合のピクセル・カウント値０〜８５７を示している。
【００５６】
ここでピクセル書き込み（入力）側のピクセル・アドレスをＷとし、読出し（出力）側の読出しアドレスをＲとする。
【００５７】
図において、Ｒ＝Ｗのラインは、双方共に出力ライン・カウントはＮであり、等しいピクセル・カウント値を表すラインである。このＲ＝Ｗのラインの上方は、Ｗ−Ｒ＞０となる領域であり、Ｒ＝Ｗのラインより下方はＷ−Ｒ＜０となる領域であり、アンダーフローとなる領域である。
【００５８】
図において、Ｒ＝Ｗ−８５８のラインは、出力ライン・カウントがＮ−１であるが、ピクセル・カウント値は双方等しい場合のラインである。見かけ上は等式に表されたとおり、出力側は入力側よりも８５８クロック遅れている。また、Ｒ＝Ｗ−１０２４のラインは見かけ上入力側から１０２４クロック遅れたライン、Ｒ＝Ｗ−７２０は見かけ上入力側から７２０クロック遅れたラインを表している。Ｒ＝Ｗ−１０２４のラインの上方（あるいは左方）は、Ｒ−Ｗ＋１０２４＞０、すなわちＷ−Ｒ＞１０２４となる領域であり、オーバーフローとなる領域である。
【００５９】
したがって、Ｒ＝Ｗと、Ｒ＝Ｗ−１０２４のラインに挟まれた領域が、正常なバッファとして機能する領域となる。この領域は、正確には１０２４≧Ｗ−Ｒ＞０と表すことができる。
【００６０】
ここで、Ｗ−Ｒの演算は以下の様に行われる。
Ｗ−Ｒ＝（入力側ライン・カウント値−出力側ライン・カウント値）×８５８＋（入力側ピクセル・カウント値−出力側ピクセル・カウント値）
【００６１】
図３において、実線で囲まれるＢの領域はＲ＝Ｗ−８５８とＲ＝Ｗ−７２０のラインに囲まれた領域であり、有効ビデオ領域のクロック数以上、１ライン以下のクロック数の領域である。したがって、この領域はバッファの残容量が一定量、すなわち、７２０となる領域である、この両側のＡ、Ａ’、Ｃの領域は、その位置にしたがってバッファ残容量が変化する領域である。
【００６２】
ここで、バッファの状態について、図４を使用して詳細に説明する。図４は、あるフレームの水平ラインＮ−１からＮそしてＮ＋１に移る場合の入力側と出力側の位相関係を例示している。ケースＡの場合、入力のピクセル・カウントが１００で出力側のピクセル・カウントが３０のときを示している。共にブランキング領域を対象として、ピクセル・カウントの差が７０もあるが、バッファの残容量としては０である。
【００６３】
しかし、時間が経過してケースＢになるとこの領域は有効ビデオ領域であり、バッファはクロックにしたがって書き込まれ、かつ読み出されている。このケースにおけるバッファの残容量は５００−４３０＝７０となる。この状態で時間が経過した場合、入力側がブランキング領域に入ると残容量が７０から減少し、出力側がブランキング領域に入る時点に０になる。また、入力側がブランキング領域から抜けて有効ビデオ領域に入りバッファに書き込み始めると、バッファ残容量は０から増加して、出力側がブランキング領域を抜け出す時点で７０となる。
【００６４】
以上から、ブランキング領域に基づく実質のバッファ残容量の問題は、入力側の出力側のピクセル・アドレスの演算結果に差がある限り、無視することが可能である。したがって、図３においては、ブランキング領域に基づくバッファ残容量の減少は無視し、入力側の出力側のピクセル・アドレスの演算結果からのみ判断している。
【００６５】
本実施形態では、入力側の出力側のピクセル・アドレスの演算結果からのオーバーフローとアンダーフローをバッファ状態検出部１１５で検出し、オーバーフローになったときには読み出し側のラインカウンタを１つ進めている。この場合、１ライン欠落して出力される。図３において、出力ラインがＮ−２の場合はＮ−１に、Ｎ−１の場合はＮとすることを意味する。図３を使用して説明すると、オーバーフロー領域にから、この措置後にＡあるいはＡ’の領域内でアンダーフロー領域に近い領域に移ることになる。
【００６６】
また、アンダーフローになったときには読み出し側のラインカウンタを１つ戻すように出力タイミング１１２を制御している。これにより、同一ラインが２度繰り返して出力される。図３において、出力ラインをＮからＮ−１にすることを意味する。図３を使用して説明すると、アンダーーフロー領域にから、この措置後にＣあるいはＣ’の領域内でオーバーフロー領域に近い領域に移ることになる。
【００６７】
上述したオーバーフローとアンダーフローの検出のための演算算出は、出力側の水平部ランキングが終了する直前で完了され、その結果に基づいて、出力側のラインカウンタの値を操作して、操作された結果のラインの最初の画像データをバッファ１１１から読み出すようにしている。
【００６８】
上述したように出力タイミング生成部のライン・カウント部を制御することは、出力する画像の忠実な再現の視点からは好ましくはないが、通常のテレビジョン画像の場合、影響を受ける画像は、通常１フィールドのみ、時間にして１／６０秒の期間である。また、オーバーフローとアンダーフローの発生時点前後の上部と下部の出力画像の上下の接続は滑らかとはならない、たとえば斜め線が有った場合は段付きが生じてその時点で若干ずれることが生ずるが、これ以降の画面に異常を生じさせない。このような結果を生じさせる入力信号においては、この程度の変化は、入力信号そのものに起因する変化に隠れるので、画面によっては目立たず、視聴者に対して余り違和感を与えないようにすることができる。
【００６９】
すなわち、入力信号の同期周波数が変動して、その変動に追従してクロック発生することができないような場合、あるいは入力信号に含まれるノイズによってクロック発生の安定度が乱されるような入力信号の場合でも、また、入力信号の周波数変動が大きくてその変動をバッファ１１１が吸収する。またこのバッファ容量の限界を超えた場合でも、出力信号のフレームを規定のフォーマットに合致させて出力することができると共に、視聴者に違和感を与えない画像とすることができる。
【００７０】
以上、実施形態を基に本発明を説明してきたが、本発明の趣旨を逸脱することなく、たとえば、ピクセル・カウントやライン・カウントの動作形態を変えたり、バッファ容量を替えたり、あるいは、バッファ・アドレス生成部の構成を替えたりすることが可能である。また、ＮＴＳＣ規格の場合、あるいは１３．５ＭＨｚのクロックの場合を例として説明したが、ＰＡＬ方式に対しても、他のクロック周波数に対しても適用できることは、当業者には容易に理解されることである。
【００７１】
【発明の効果】
以上説明したように本発明によれば、入力信号に追従してクロック信号を生成することができず、１水平走査線期間のクロック数が変動してしまうような入力信号に対しても、入力したアナログ・タイミングを有する映像信号から複合同期信号を分離し、分離した同期信号に基づいてクロック信号を含む各種のタイミング信号を生成する同期生成部と、クロック信号で駆動され、ピクセル単位のデータを出力するＡ／Ｄ変換部と、同期生成部において生成された各種タイミング信号に基づいて、前記ピクセル・データを処理する信号処理部と、信号処理部の出力データを入力して格納する、あらかじめ定められた容量を有するバッファと、同期生成部からの前記信号を受けて、前記バッファに格納するピクセルの水平ピクセル位置と走査ライン位置を表すアドレス・データを生成する入力処理タイミング生成部１０４と、同期信号生成装置からのクロック信号を受けて、出力信号の有効画素位置を表す水平位置と走査ライン位置を表すアドレス・データを生成して前記バッファに格納されたピクセルを読み出す出力タイミング生成部と、出力タイミング生成部から制御され、前記バッファから読み出されたデータを処理してデジタル・ビデオ信号規格に合致したデジタル・ビデオフレームを構成するタイミング付加装置を備えたので、タイミング付加装置がデジタル・ビデオ信号規格に合致した形式のデジタル信号を出力することによって生ずる、入力したアナログ・タイミングを有する映像信号との位相差を前記バッファによって吸収することができる。
【００７２】
また、少なくとも１ライン分の小容量のバッファでデジタル映像出力の１ライン当たりのサンプル数を一定数に保つことができる。たとえばデジタル・ビデオ信号規格のＩＴＵ−Ｒ  ＢＴ．６５６に合致した形式の信号とすることができる。これにより、これを受けるデジタル映像機器の誤動作あるいは拒絶状態を防ぐことができる。
【００７３】
さらに、本発明により、入力ビデオ信号に同期したクロックを生成する装置において、位相同期の追随速度をわざと遅くしてクロック周波数の変動を抑え、かつ、長期的には同期が取れているクロックを使用することが可能となる。これにより、ビデオ信号に含まれている色信号をデジタル信号処理にて再生する場合、クロックの変動によるカラー・サブキャリアの見かけの周波数変動を抑えることが可能になり、色の再生能力が向上させることができる。
【図面の簡単な説明】
【図１】本発明のデジタル・ビデオフレームを構成する装置の一実施形態を示す図である。
【図２】クロックの変動がなく、書き込み側に５８１クロック遅れて読み出した場合のバッファ内に書き込まれたがまだ読み出されていないピクセル数（Ｗ−Ｒで示す）と、新たにバッファ内に書き込み可能でしかも読み出されていないピクセルを上書きしない範囲のピクセル数（Ｒ−Ｗ＋１０２４で示す）をクロック単位の時間経過とともに表した図である。
【図３】バッファ状態検出部が入力するバッファ１１１の書き込み側と読出し側のライン・カウント値とピクセル・カウント値からバッファの状態を表す図である。
【図４】バッファの入力側と出力側の位相関係を例示する図である。
【符号の説明】
１０１    Ａ／Ｄ変換部
１０２    同期装置
１０３    信号処理装置
１０４    入力処理タイミング生成部
１０５    Ｗアドレス生成部
１１１    バッファ
１１２    出力タイミング生成部
１１３    Ｒアドレス生成部
１１４    タイミング付加装置
１１５    バッファ状態検出部
【図１】
0004679750.tif 000004
【図２】
0004679750.tif 000005
【図３】
0004679750.tif 000006
【図４】
0004679750.tif 000007