(57)【特許請求の範囲】
【請求項１】
順次入力される画像信号をライン単位に格納する第１のメモリ部と、
前記第１のメモリ部から出力される画像信号を複数ライン分格納することが可能な第２のメモリ部と、
前記第１のメモリ部および前記第２のメモリ部を制御する制御回路と、を有し、
前記制御回路は、前記第１のメモリ部にライン単位に格納された画像信号のうち、前記第１のメモリ部の先頭アドレスから任意に設定された列反転位置に対応するアドレスまでの画像信号を前記第１のメモリ部に入力された第１の順序で前記第２のメモリ部に出力した後、前記列反転位置に対応するアドレスから前記先頭アドレスまでの画像信号を前記第１のメモリ部に入力された順序とは逆の第２の順序で出力し、当該出力された画像信号を前記第２のメモリ部に順次入力して複数のライン分の画像信号が格納されるように制御するとともに、前記第２のメモリ部に複数ライン分格納された画像信号のうち、前記第１の順序で前記第１のメモリ部から出力された画像信号は前記第２のメモリ部に入力されたライン順で出力するとともに、前記第２の順序で前記第１のメモリ部から出力された画像信号は前記第２のメモリ部に格納されたライン順とは逆の順序で出力する制御を行う
ことを特徴とする画像信号処理回路。
【請求項２】
請求項１に記載の画像信号処理回路と、
前記画像信号処理回路から出力される画像信号に基づいて表示を実行する表示器とを有することを特徴とする画像表示装置。
【請求項３】
順次入力される画像信号をライン単位に格納する第１のメモリ部と、
前記第１のメモリ部から出力される画像信号を複数ライン分格納することが可能な第２のメモリ部と、
前記第１のメモリ部および前記第２のメモリ部を制御する制御回路と、を有し、
前記制御回路は、前記第１のメモリ部にライン単位に格納された画像信号を出力する際、格納された画像信号のうち、前記第１のメモリ部の先頭アドレスから任意に設定された列反転位置に対応するアドレスまでの画像信号を前記第１のメモリ部に入力された第１の順序で前記第２のメモリ部に出力した後、前記列反転位置に対応するアドレスから前記先頭アドレスまでの画像信号を前記第１のメモリ部に入力された順序とは逆の第２の順序で
前記第２のメモリ部に出力するように制御し、当該出力された画像信号を前記第２のメモリ部にライン単位に複数ライン分格納する際に、前記第１の順序で前記第１のメモリ部から出力された画像信号は前記第２のメモリ部に入力されたライン順で格納するとともに、前記第２の順序で前記第１のメモリ部から出力された画像信号は前記第２のメモリ部に入力されたライン順とは逆の順序で格納する制御を行う
ことを特徴とする画像信号処理回路。
【請求項４】
請求項３に記載の画像信号処理回路と、
前記画像信号処理回路から出力される画像信号に基づいて表示を実行する表示器とを有することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像信号処理回路および画像表示装置に関し、特に、コンピュータから出力される画像データやテレビジョン信号を、画像表示装置に表示するための画像信号処理回路に適用して好適なものである。
【背景技術】
【０００２】
従来、画像表示装置に表示する画像としては、コンピュータ画像、デジタルカメラの画像、およびテレビジョン信号の画像などの様々な種類が存在する。そして、これらの画像のフォーマットに関しても多数存在する。
【０００３】
これらの画像フォーマットが固定された画像表示装置である場合には、画像フォーマットに合わせた画像表示装置を選択することにより、この画像フォーマットに対応させることができる。ところが、汎用の画像表示装置においては、画像表示装置に画像を表示させるためには、その画像に対しても画像処理を施す必要がある。
【０００４】
この画像表示装置における画像処理として、代表的には、ＩＰ変換や、フレームレート変換、または解像度変換などがある。これらのうちのＩＰ変換とは、テレビジョン信号のＮＴＳＣ信号のようなインターレース信号をプログレッシブ信号に変換するものである。また、フレームレート変換とは、画面の切り換えレートの変換である。また、解像度変換とは、横方向の画素数および縦方向の走査線数を変換するものである。
【０００５】
これらの画像処理を実行する場合において、フレームメモリを用いる構成が知られている。このフレームメモリは、１画面分の画像データを格納しておき、画像処理の必要に応じてデータを読み出して処理を行うものである。そして、このフレームメモリを採用することにより、上述した画像処理のみならず、特殊画像処理を実行することも可能となる。
【０００６】
また、特許文献１には、フレームメモリへの書き込み順序または読み出し順序を制御することによって、画像の反転および回転と拡大および縮小とを行う技術が開示されている。
【０００７】
また、近年、１つの画像表示装置に複数の画面を表示するマルチ画面表示が一般に行われてきている。そして、特許文献１および特許文献２には、このようなマルチ画面表示に関して、複数のメモリ空間を使用することによりマルチ画面表示を行う手法が開示されている。
【０００８】
また、特許文献３においては、ＳＤＲＡＭ（Synchronous DRAM）のバーストモードを使用して画像の反転、回転などの処理を行う手法が開示されている。この手法においては、画像データを縦横が所定の画素数で構成されたブロックに分割し、ブロック毎にバースト転送を行い、そのブロック内でデータの順番を入れ替えることによってブロック内データの反転、回転などの処理を行い、該当するブロックの書き込み、または読み出し順序を入れ替えることによって画像全体の反転や回転などの処理を実現する。
【０００９】
ところで、ＳＤＲＡＭなどのフレームメモリを用いてリアルタイム処理を行う場合には、ＳＤＲＡＭのバーストモードを使用するのが好ましい。そして、図１１に示すように、このバーストモードにおいては、パイプライン処理を利用して連続してデータ転送を行うことが可能となる。ただし、バーストモードにおけるアドレスカウントは、シーケンシャルまたはインタリーブによるカウントアップとなる。
【００１０】
したがって、特許文献１および特許文献２に記載された技術に対しては、バーストモードを使用することが極めて困難である。具体的には、特許文献１および特許文献２に記載された方法においては、メモリへの１アクセスごとに、ロウアドレスおよびカラムアドレスを指定しなければならない。さらに、動画処理においては、メモリアクセスの処理速度を向上させる必要がある。
【特許文献１】特開平７−１５２９０５号公報
【特許文献２】特開平１１-２９６１４５号公報
【特許文献３】特開２００１-３４３９６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、この発明の目的は、比較的簡易な回路構成で反転表示を実行可能な画像処理装置およびこの画像処理装置を備えた画像表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、この発明の第１の発明は、
順次入力される画像信号をライン単位に格納する第１のメモリ部と、
第１のメモリ部から出力される画像信号を複数ライン分格納することが可能な第２のメモリ部と、
第１のメモリ部および第２のメモリ部を制御する制御回路と、を有することを特徴とする画像処理装置である。
制御回路は、第１のメモリ部にライン単位に格納された画像信号のうち、第１のメモリ部の先頭アドレスから任意に設定された列反転位置に対応するアドレスまでの画像信号を第１のメモリ部に入力された第１の順序で第２のメモリ部に出力した後、列反転位置に対応するアドレスから先頭アドレスまでの画像信号を第１のメモリ部に入力された順序とは逆の第２の順序で出力し、当該出力された画像信号を第２のメモリ部に順次入力して複数のライン分の画像信号が格納されるように制御するとともに、第２のメモリ部に複数ライン分格納された画像信号のうち、第１の順序で第１のメモリ部から出力された画像信号は第２のメモリ部に入力されたライン順で出力するとともに、第２の順序で第１のメモリ部から出力された画像信号は第２のメモリ部に格納されたライン順とは逆の順序で出力する制御を行うことが好ましい。
又は、制御回路は、第１のメモリ部にライン単位に格納された画像信号を出力する際、格納された画像信号のうち、第１のメモリ部の先頭アドレスから任意に設定された列反転位置に対応するアドレスまでの画像信号を第１のメモリ部に入力された第１の順序で第２のメモリ部に出力した後、列反転位置に対応するアドレスから先頭アドレスまでの画像信号を第１のメモリ部に入力された順序とは逆の第２の順序で第２のメモリ部に出力するように制御し、当該出力された画像信号を第２のメモリ部にライン単位に複数ライン分格納する際に、第１の順序で第１のメモリ部から出力された画像信号は第２のメモリ部に入力されたライン順で格納するとともに、第２の順序で第１のメモリ部から出力された画像信号は第２のメモリに入力されたライン順とは逆の順序で格納する制御を行うことが好ましい。
【００１３】
また、この発明の第２の発明は、
第１の発明による画像信号処理回路と、
画像信号処理回路から出力される信号に基づいて表示を行う表示器とを有する
ことを特徴とする画像表示装置である。
【発明の効果】
【００１４】
この発明による画像信号処理回路および画像処理装置によれば、比較的簡易な回路構成で反転表示を実行することができる。
【発明を実施するための最良の形態】
【００１５】
以下、この発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。
【００１６】
なお、この発明の実施形態としては、ラインバッファ、フレームメモリの読出アドレスまたは書き込みアドレスを監視して、ユーザにより任意に設定された値となった段階で「反転処理」を行うようにする場合について説明する。そして、画像データの書き込みおよび読み出しの構成が異なる、３通りの実施形態について説明する。
【００１７】
この発明において、１ラインとは、画像データに基づいて表示される画像を構成する一列に対応する画像データをいう。また、画像データに基づいて表示される画像の画素各々に対応する画像信号の集合により構成される。画像信号は、対応する画素の明るさに関
する情報を有する信号である。すなわち、画像信号は画素信号ということもできる。また、本発明において、入力順とは逆の順序で第１のメモリ部から出力される画像信号は、１ライン分の画像信号または１ライン分より少ない画像信号であることが好ましい。
【００１８】
まず、図１に、以下に説明する実施形態における画像表示装置の全体構成を示す。すなわち、画像処理装置１１０１から出力される信号に基づいて表示器１１０２に画像が表示される。この画像処理装置１１０１は、画像信号処理回路であり、以下のそれぞれの実施形態において詳細に説明する。
【００１９】
なお、この発明は、大画面表示装置を平置きにして少人数コラボレーションを行うシステムなどに適用して好適なものであり、表示器を平置きにした際に、上下方向から互いに同じ出力画像を見たときに視認性を向上させた反転マルチ表示が可能となる。このような表示器１１０２としては、例えばＣＲＴ、プラズマディスプレイ、液晶ディスプレイ、ＥＬディスプレイ、または電子放出素子を表示素子１１０２として用いた、フラットパネルディスプレイを用いることができる。なお、表示器１１０２を平置きするためには、表示器に平置き可能なスタンド等の支持装置が備えられる。なお、平置きとは、表示器１１０２の表示面の中心における法線が表示器１１０２を設置する面の法線と交わる角度が３０°〜９０°となるように、表示器１１０２が設置されていることをいう。
【００２０】
（第１の実施形態）
まず、この発明の第１の実施形態による画像処理装置について説明する。図２に、この発明の第１の実施形態による画像処理装置の構成を示す。なお、この第１の実施形態においては、フレームメモリへの画像データの書き込み時または読み込み時にアドレスが制御されて、ライン順反転制御が実行される場合について説明する。
【００２１】
図２に示すように、この第１の実施形態による画像処理装置においては、ラインバッファ１０１、フレームメモリ１０２、ＦＩＦＯ（First-In First-Out）型バッファ（以下、ＦＩＦＯ）１０３、反転位置制御装置１０４、アドレス制御装置１０５および制御装置１０７を有して構成されている。第１の実施形態においてラインバッファ１０１が第１のメモリ部、フレームメモリ１０２が第２のメモリ部、制御装置１０７およびアドレス制御装置１０５が制御回路となる。なお、第１のメモリ部としては、列反転処理が可能なメモリであればよく、またハードウェア規模が小さくなるように容量の小さいメモリが好ましい。このようなメモリとしては、好適には、ラインバッファを用いることができる。
【００２２】
また、図２中、反転位置制御装置１０４から制御装置１０７およびアドレス制御装置１０５に供給される信号が、列反転位置指示信号Ｓ１１であり、アドレス制御装置１０５からフレームメモリ１０２に供給される信号が、書き込みアドレスＳ１２および読み出しアドレスＳ１３である。また、制御装置１０７からラインバッファ１０１に供給される信号が、アドレス指定信号Ｓ１４である。
【００２３】
また、この画像処理装置の内部において入出力されるデータとしては、入力画像データＤ１１、ラインバッファ１０１から読み出された画像データＤ１２、フレームメモリ１０２から読み出された画像データＤ１３、およびＦＩＦＯ１０３からの出力画像データＤ１４などである。
【００２４】
これらのデータのうち、入力画像データＤ１１に基づいて、画像表示装置（図示せず）で表示したときの仮想画像を図３Ａに示す。このように表示される入力画像データＤ１１は、まず、図２に示すラインバッファ１０１に供給され、ラインごとに格納される。また、ユーザが外部から列反転位置の情報を入力すると、この列反転位置の情報データが反転位置制御装置１０４に入力される。このユーザにより設定された列反転位置の情報に基づ
いた列反転位置指示信号Ｓ１１が制御装置１０７に供給されることにより、列反転処理のアドレス指定信号Ｓ１４が、制御装置１０７からラインバッファ１０１へ供給される。
【００２５】
次に、アドレス指定信号Ｓ１４が供給されたラインバッファ１０１から、あらかじめユーザにより設定された列反転位置まで、画像データが順次カウントアップして出力される。そして、列反転位置になった段階で、ラインバッファ１０１に順次入力された画像データが、入力順とは逆の順序で出力されるようにラインバッファ１０１を制御する。すなわち、１ラインの出力画素数から既に出力した画素数を引いた数の位置を基準として、順次カウントダウンされて出力される。
【００２６】
このようにして、ラインバッファ１０１から読み出され、フレームメモリ１０２に供給される画像データＤ１２に基づいて、画像表示装置（図示せず）において表示したときの仮想画像を、図３Ｂに示す。画像データＤ１２をもとに、仮に画像表示装置で表示するとすれば、ラインバッファ１０１に入力される画像データに基づいて表示される画像の一部分と、該画像の一部分を画像のラインに対して垂直方向の軸中心で同じ面上に反転させた画像とが表示される。
【００２７】
実際には、画像データＤ１２がフレームメモリ１０２に書き込まれるデータとなるため、複数画素転送が行われたり、一旦非同期ＦＩＦＯ（いずれも図示せず）に格納されクロック周波数がアップされたりして、フレームメモリ１０２に転送される。なお、図３Ｂにおいては、表示画面のほぼ中央が列反転位置となる場合を例として、この図３Ｂ中「Ａが示す部分」が入力画像データＤ１１の左側の画像、「Ｂが示す部分」が左側の画像を列反転させた画像、「Ｃが示す線」が、反転位置制御装置１０４から入力された列反転位置情報により決定される反転指示位置を示す。
【００２８】
他方、図２に示すように、列反転位置指示信号Ｓ１１は、アドレス制御装置１０５にも供給される。そして、アドレス制御装置１０５は、フレームメモリ１０２に入力される複数ライン分の画像信号のうちの一部分が、入力順で出力され、かつ他の部分がライン順が反転されて出力されるようにフレームメモリ１０２を制御する。すなわち、アドレス制御装置１０５は、列反転位置指示信号Ｓ１１に従って、フレームメモリ１０２への書き込みアドレスＳ１２および読出アドレスＳ１３のいずれか一方のアドレスに対して、列反転位置を基準としてライン順反転処理が実行される。
【００２９】
次に、入力画像データＤ１１の左上端の座標を（０，０）、右下端の座標を（ｘ,ｙ）
とした場合における、フレームメモリ１０２から読み出される画像データＤ１３の画素データの並び方の一例を図４および図５に示す。なお、図４および図５中の矢印は、読み出される順番を示す。図４は、フレームメモリ１０２への書き込み制御時において、ライン順反転処理を実行することなく、読み出しのときにライン順反転処理を行う場合の例である。
【００３０】
すなわち、図４に示す画素データの並びに従うと、座標（０，０）の位置から矢印の方向に沿って順次データが読み出され、列反転位置Ｃに達したところでライン順反転が行われる。他方、図５は、フレームメモリ１０２への書き込み制御時においてライン順反転処理が実行され、読み出し制御時においてライン順反転処理が実行されない場合の読み出し例を示す。すなわち、座標（０，０）の位置から矢印の方向へ順にデータが読み出され、列反転位置Ｃに関係なく、そのまま順次データが読み出される。なお、どちらの構成を採用するかは、回路構成によって任意に決定することが可能である。
【００３１】
以上のように、ユーザにより決定され、反転位置制御装置１０４に入力された列反転位置情報に基づき、その列反転位置において、読み込み制御時または書き込み制御時にライ
ン順反転処理が実行される。そして、フレームメモリ１０２から読み出された画像データＤ１３は、ラインごとに一旦ＦＩＦＯ１０３に格納されて、出力のタイミングにあわせて出力されることになる。これにより、画像データＤ１３をもとに、仮に画像表示装置で表示するとすれば、フレームメモリ１０２に入力される画像データに基づいて表示される画像の一部分と、該画像の一部分を、画像のラインと平行方向の軸を中心に同じ面上に反転した画像とが表示される。
【００３２】
そして、出力される出力画像データＤ１４をもとに、画像表示装置（図示せず）において表示されるとすれば、図３Ｃに示すように、ラインバッファ１０１に入力される画像データに基づいて表示される画像の一部分が、他の部分に対して同じ面上で回転した状態であって逆の方向に表示される。すなわち、反転マルチ表示とすることが可能となる。
【００３３】
（第２の実施形態）
次に、この発明の第２の実施形態による画像処理装置について説明する。図６に、この第２の実施形態による画像処理装置を示す。なお、この第２の実施形態においては、フレームメモリから画像データを読み出す時にライン順反転処理を実行する場合について説明する。
【００３４】
図６に示すように、この第２の実施形態による画像処理装置は、ＦＩＦＯ７０１、フレームメモリ７０２、ラインバッファ７０３、反転位置制御装置７０４、アドレス制御装置７０５および制御装置７０７を有して構成されている。この第２の実施形態においては、第１のメモリ部がラインバッファ７０３、第２のメモリ部がフレームメモリ７０２、制御回路が制御装置７０７およびアドレス制御装置７０５である。
【００３５】
また、図６中、外部からＦＩＦＯ７０１に入力されるデータが入力画像データＤ７１、このＦＩＦＯ７０１から読み出されてフレームメモリ７０２に供給されるデータが画像データＤ７２、フレームメモリ７０２から読み出されてラインバッファ７０３に供給されるデータが画像データＤ７３、および、ラインバッファ７０３から出力されるデータが出力画像データＤ７４である。また、反転位置制御装置７０４から列反転位置指示信号Ｓ７１が出力されて、アドレス制御装置７０５および制御装置７０７に供給される。また、アドレス制御装置７０５から書き込みアドレスＳ７２および読出アドレスＳ７３が出力されて、フレームメモリ７０２に供給される。また、制御装置７０７から列反転処理のアドレス指定信号Ｓ７４が、ラインバッファ７０３に供給される。
【００３６】
まず、外部から供給される入力画像データＤ７１は、ラインごとに一旦ＦＩＦＯ７０１に格納される。ＦＩＦＯ７０１からフレームメモリ７０２の書き込みタイミングに従って読み出された画像データＤ７２が、アドレス制御装置７０５から出力される書き込みアドレスＳ７２に従ってフレームメモリ７０２に格納される。
【００３７】
このフレームメモリ７０２に格納される画像データとしては、図７に示すデータを一例として挙げることができる。この図７に示す例においては、入力画像データＤ７１の列反転位置Ｃから左側のデータだけがフレームメモリ７０２に格納される。フレームメモリ７０２の列反転位置の右側に格納されるデータは、入力画像データＤ７１の列反転位置の左側のデータを２度読むことによって生成され、フレームメモリ７０２に格納される。
【００３８】
そして、アドレス制御装置７０５は、フレームメモリ７０２に入力される複数ライン分の画像信号のうちの一部分が、入力順で出力され、かつ他の部分がライン順が反転されて出力されるようにフレームメモリ７０２を制御する。すなわち、アドレス制御装置７０５は、列反転位置指示信号Ｓ７１に従って、フレームメモリ７０２への読み出しアドレスＳ７３のアドレスに対して、列反転位置を基準としてライン順反転処理が実行される。
【００３９】
これにより、フレームメモリ７０２から読み出された画像データＤ７３をもとに、仮に画像表示装置で表示するとすれば、フレームメモリ７０２に入力される画像データに基づいて表示される画像の一部分と、該画像の一部分を、画像のラインと平行方向の軸を中心に同じ面上に反転した画像とが表示される。
【００４０】
図８に、以上のようにして読み出された画像データＤ７３に基づき、画像表示装置（図示せず）において表示する際の仮想画像の一例を示す。図８中「Ａが示す部分」が入力画像データＤ７１の左側部分を示し、「Ｂが示す部分」が入力画像データの左側「Ａが示す部分」を縦方向に反転させた画像である。なお、「Ｃが示す部分」は、ユーザにより設定され、反転位置制御装置７０４に記憶された列反転位置である。
【００４１】
そして、フレームメモリ７０２から読み出された画像データＤ７３が、ラインごとにラインバッファ７０３に供給されて、格納される。その後、制御装置７０７から出力されるアドレス指定信号Ｓ７４により、ラインバッファ７０３に格納されたデータが、出力のタイミングに従って読み出される。このとき、列反転位置情報を含むアドレス指定信号Ｓ７４に従って、列反転位置まで画像データを順次カウントアップして出力される。そして列反転位置になった段階で、ラインバッファ７０３に順次入力された画像データが、入力順とは逆の順序で出力されるようにラインバッファ７０３を制御する。
【００４２】
すなわち、１ラインの出力画素数の位置を基準として、列反転位置まで順次カウントダウンされて出力される。以上のように、ラインバッファ７０３の制御装置により列反転処理が実行され、出力画像データＤ７４が出力される。
【００４３】
そして、出力される出力画像データＤ７４をもとに、画像表示装置において表示されるとすれば、ラインバッファ７０３に入力される画像データに基づいて表示される画像の一部分と、該画像の一部分を画像のラインに対して垂直方向の軸を中心に反転した画像とが同じ面上に表示される。
【００４４】
以上により、出力される出力画像データＤ７４をもとに、画像表示装置（図示せず）において表示されるとすれば、図３Ｃに示すように、ラインバッファ１０１に入力される画像データに基づいて表示される画像の一部分が、他の部分に対して同じ面上で回転した状態であって逆の方向に表示される。すなわち、反転マルチ表示が可能なデータとして出力することが可能となる。
【００４５】
（第３の実施形態）
次に、この発明の第３の実施形態による画像処理装置について説明する。図９に、この第３の実施形態による画像処理装置を示す。なお、第１の実施形態におけると同様の構成要素については、同一の符号を付す。また、この第３の実施形態においては、フレームメモリへの画像データの書き込み時においてライン順反転処理を実行する場合について説明する。
【００４６】
図９に示すように、この第３の実施形態による画像処理装置は、第１のラインバッファ１０１、フレームメモリ１０２およびＦＩＦＯ１０３、反転位置制御装置１０４、アドレス制御装置１０５、第２のラインバッファ１０６、および制御装置１０７を有して構成されている。第３の実施形態においては、第１のラインバッファ１０１および第２のラインバッファ１０６が第１のメモリ部、フレームメモリ１０２が第２のメモリ部、制御装置１０７とアドレス制御装置１０５が制御回路である。
【００４７】
また、図９中、第１の実施形態におけると同様のデータは、外部から第１のラインバッ
ファ１０１に入力されて格納される第１の入力画像データＤ１１、フレームメモリ１０２から読み出されてＦＩＦＯ１０３に供給される画像データＤ１３および、ＦＩＦＯ１０３から出力される出力画像データＤ１４である。この第３の実施形態においては、さらに外部から第２の入力画像データＤ１５が第２のラインバッファ１０６に入力され、第１のラインバッファ１０１および第２のラインバッファ１０６から読み出されたデータは、画像データＤ１６としてフレームメモリ１０２に供給される。
【００４８】
また、反転位置制御装置１０４により、制御装置１０７およびアドレス制御装置１０５に供給される列反転位置指示信号Ｓ１１は、図１０中「Ｃが示す部分」の列反転位置を指示するための命令信号である。また、書き込みアドレスＳ１２、読出アドレスＳ１３およびアドレス指定信号Ｓ１４、Ｓ１５に関しては、第１の実施形態におけると同様であるので、その詳細な説明は省略する。
【００４９】
まず、第１の入力画像データＤ１１が第１のラインバッファ１０１に入力されて格納されるとともに、第２の入力画像データＤ１５が第２のラインバッファ１０６に入力されて格納される。
【００５０】
また、反転位置制御装置１０４から出力される列反転位置指示信号Ｓ１１が、制御装置１０７に、第１のラインバッファ１０１および第２のラインバッファ１０６のイネーブルおよび読み出し開始位置が制御される。
【００５１】
すなわち、第１のラインバッファ１０１の読み出しイネーブルが可の場合には、第２のラインバッファ１０６の読み出しイネーブルが不可とされる。他方、第１のラインバッファ１０１の読み出しイネーブルが不可の場合には、第２のラインバッファ１０６の読み出しイネーブルが可とされる。また、第２のラインバッファ１０６からの画像データの読み出し時に列反転処理が実行される。
【００５２】
具体的には、以下のように第１のラインバッファ１０１および第２のラインバッファ１０６から画像データが読み出される。
【００５３】
まず、アドレス指定信号Ｓ１４が供給された第１のラインバッファ１０１から、あらかじめユーザにより設定された列反転位置まで画像データが順次カウントアップして出力される。そして、列反転位置になった段階で、アドレス指定信号Ｓ１５により、第２のラインバッファ１０６に順次入力された画像データが、入力順とは逆の順序で出力される。すなわち、１ラインの出力画素数から既に出力した画素数を引いた数の位置を基準として、第２のラインバッファ１０６から画像データが順次カウントダウンされて出力される。
【００５４】
このようにして、第１のラインバッファ１０１からの出力データと第２のラインバッファ１０６からの出力データとが切り換えられて合成されたデータが画像データＤ１６として、フレームメモリ１０２に供給される。
【００５５】
これにより、画像データＤ１６をもとに、仮に画像表示装置で表示するとすれば、第１のラインバッファ１０１と第２のラインバッファ１０６に入力された画像データに基づいて表示される画像の一部分と、他の画像の一部分を画像のラインに対して垂直方向の軸を中心に同じ面上に反転した画像とが表示される。
【００５６】
次に、フレームメモリ１０２への書き込みは、書き込みアドレスＳ１２によって制御される。また、フレームメモリ１０２からの読み出しは、読出アドレスＳ１３によって制御される。また、書き込みアドレスＳ１２と読出アドレスＳ１３とは、アドレス制御装置１０５によって生成される。
【００５７】
このアドレス制御装置１０５により反転位置制御装置１０４から出力される列反転位置指示信号Ｓ１１に従って、書き込みアドレスＳ１２におけるライン順反転が実行される。アドレス制御装置１０５は、フレームメモリ１０２に入力される複数ライン分の画像信号のうちの一部分が、入力順で出力され、かつ他の部分がライン順が反転されて出力されるようにフレームメモリ１０２を制御する。
【００５８】
すなわち、アドレス制御装置１０５は、列反転位置指示信号Ｓ１１に従って、フレームメモリ１０２への書き込みアドレスＳ１２に対して、列反転位置を基準としてライン順反転処理が実行される。したがって、フレームメモリ１０２から順次読み出された画像データＤ１３をもとに、仮に画像表示装置で表示するとすれば、フレームメモリ１０２に入力された画像データに基づいて表示される画像の一部分と、該画像の一部分を、画像のラインと平行方向の軸を中心に同じ面上に反転した画像と、が表示される。
【００５９】
そして、フレームメモリ１０２から読み出された画像データＤ１３は、ＦＩＦＯ１０３に格納される。続いて、画像データＤ１３がＦＩＦＯ１０３に格納された後、画像表示装置（図示せず）のタイミングにあわせて出力画像データＤ１４として出力される。
【００６０】
出力される出力画像データＤ１４をもとに、仮に画像表示装置（図示せず）で表示するとすれば、第１のラインバッファ１０１および第２のラインバッファ１０６に入力される画像データに基づいて表示される画像の一部分が、他の部分に対して同じ面上で回転する方向で逆の方向に表示される。すなわち、反転マルチ表示とすることが可能となる。
【００６１】
ここで、一例として、入力画像データＤ１１に基づいて、画像表示装置（図示せず）で表示したときの仮想画像が図３Ａの画像であり、入力画像データＤ１５に基づいて、画像表示装置（図示せず）において表示されたときの仮想画像が図１０Ａの画像であるとする。このとき、この第３の実施形態による画像処理装置から出力される出力画像データＤ１４に基づいて、不図示の画像表示装置で表示したときの仮想画像は図１０Ｂの画像となる。この図１０Ｂは、それぞれの入力画像データＤ１１，Ｄ１５をもとにした仮想画像における左端からの表示範囲が設定された例を示す。
【００６２】
また、この表示範囲の位置は、ユーザにより設定されて外部から入力された反転位置の指示情報データに従って、アドレス制御装置１０５および制御装置１０７に設定された表示範囲のデータに応じて、表示範囲を変えることが可能である。
【００６３】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００６４】
例えば、上述の実施形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いてもよい。
【００６５】
また、例えば上述の第１の実施形態においては、図４および図５において、反転位置Ｃを、ｘ／２としているが、この反転位置Ｃの列反転座標はあくまで一例であり、その他の任意の列反転座標を選択することも可能であり、必ずしも全列反転座標の半分（ｘ／２）である必要はない。また、図８および図１０Ｂに示す表示例は、あくまでも説明における一例であり、必ずしも表示画面の中央において反転処理が実行されることを示すものではない。
【００６６】
また、例えば、上述の実施形態において採用される入力信号としては、インターレース信号とプログレッシブ信号とのいずれの信号であっても良く、必ずしも一方の信号に限定
されるものではない。
【００６７】
また、例えば上述の実施形態においては、ラインごとの反転処理について説明したが、必ずしも１ライン毎に限定する趣旨ではなく、隣接する２ラインを同時に走査して画像を表示する方式である、いわゆるラインダブラなどの、複数のラインを走査して画像を表示する方式を採用した場合においても、この発明を適用することができ、同様の効果を得ることができる。
【００６８】
また、ＦＩＦＯは、その後段に位置するメモリ部に入力される画像データの転送速度と、メモリ部に画像データを書き込む速度との差を緩和するための一時記憶装置である。したがって、予め画像データの転送速度をメモリ部の画像データ書き込み速度にあわせるように構成すれば、ＦＩＦＯを必ずしも用いる必要はない。
【図面の簡単な説明】
【００６９】
【図１】この発明の実施形態による画像表示装置の全体の構成を示すブロック図である。
【図２】この発明の第１の実施形態による画像処理装置の構成を示すブロック図である。
【図３】この発明の第１の実施形態による、入力画像データをもとに表示された仮想画像の一例を示す略線図、ラインバッファから読み出された画像データをもとに表示された仮想画像の一例を示す略線図、および反転マルチ出力画像データをもとに表示された仮想画像の一例を示す略線図である。
【図４】この発明の第１の実施形態による画像処理において、フレームメモリから読み出す順序を説明するための略線図である。
【図５】この発明の第１の実施形態による画像処理において、フレームメモリから読み出す順序を説明するための略線図である。
【図６】この発明の第２の実施形態による画像処理装置の構成を示すブロック図である。
【図７】この発明の第２の実施形態による画像処理において、フレームメモリから読み出す順序を説明するための略線図である。
【図８】この発明の第２の実施形態による画像処理において、フレームメモリから読み出された画像データをもとに表示された仮想画像を示す略線図である。
【図９】この発明の第３の実施形態による画像処理装置の構成を示すブロック図である。
【図１０】この発明の第３の実施形態による入力画像データをもとに表示された仮想画像の一例および出力画像データをもとに表示された仮想画像の一例を示す略線図である。
【図１１】従来技術によるＳＤＲＡＭのバーストモードを説明するためのタイミングチャートである。
【符号の説明】
【００７０】
１０１  第１のラインバッファ
１０２，７０２  フレームメモリ
１０３，７０１  ＦＩＦＯ
１０４  反転位置制御装置
１０５  アドレス制御装置
１０６  第２のラインバッファ
１０７，７０７  制御装置
７０３  ラインバッファ
７０４  反転位置制御装置
７０５  アドレス制御装置
Ｄ１１，Ｄ１５，Ｄ７１  入力画像データ
Ｄ１２，Ｄ１３，Ｄ１６  画像データ
Ｄ１４，Ｄ７４  出力画像データ
Ｄ７２，Ｄ７３  画像データ
Ｓ１１  列反転位置指示信号
Ｓ１２，Ｓ７２  書込アドレス
Ｓ１３，Ｓ７３  読出アドレス
Ｓ１４，Ｓ１５，Ｓ７４  アドレス指定信号
Ｓ７１  列反転位置指示信号
【図１】
0004746912.tif 000002
【図２】
0004746912.tif 000003
【図３】
0004746912.tif 000004
【図４】
0004746912.tif 000005
【図５】
0004746912.tif 000006
【図６】
0004746912.tif 000007
【図７】
0004746912.tif 000008
【図８】
0004746912.tif 000009
【図９】
0004746912.tif 000010
【図１０】
0004746912.tif 000011
【図１１】
0004746912.tif 000012