(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上にエピタキシャル成長されたシリコンゲルマニウム膜と、
前記シリコンゲルマニウム膜上にエピタキシャル成長されたシリコン膜と、
を具備し、
前記シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布は、前記半導体基板側の界面の近傍から前記シリコンゲルマニウム膜の内部に向かう方向に増大し、前記シリコンゲルマニウム膜の厚み方向の中間領域で最大濃度のピークを有した後、前記シリコン膜側の界面に向かう方向に一旦減少し、その後前記シリコン膜側の界面までほぼ一定であり、
前記シリコンゲルマニウム膜の厚みは、３〜４μｍであり、
前記シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布がほぼ一定である領域の厚みは、１．５〜２μｍであることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記半導体基板と前記シリコンゲルマニウム膜との間に形成されたシリコン膜を更に具備することを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度は、５〜４０原子％の範囲内にあることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記シリコンゲルマニウム膜のゲルマニウム濃度の前記最大濃度のピークと、前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度との差は、１〜４０原子％の範囲内にあることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記シリコンゲルマニウム膜のゲルマニウム濃度の前記最大濃度のピークと、前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度との差は、３〜２０原子％の範囲内にあることを特徴とする半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記シリコンゲルマニウム膜のゲルマニウム濃度の前記最大濃度のピークと、前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度との差は、５〜１０原子％の範囲内にあることを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度に対する、前記シリコンゲルマニウム膜のゲルマニウム濃度の前記最大濃度のピークの比は、１．０２〜９．０の範囲内にあることを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度に対する、前記シリコンゲルマニウム膜のゲルマニウム濃度の前記最大濃度のピークの比は、１．１〜３．０の範囲内にあることを特徴とする半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度に対する、前記シリコンゲルマニウム膜のゲルマニウム濃度の前記最大濃度のピークの比は、１．２〜１．７の範囲内にあることを特徴とする半導体装置。
【請求項１０】
半導体基板を準備する工程と、
前記半導体基板上にシリコンゲルマニウム膜をエピタキシャル成長させる工程と、
前記シリコンゲルマニウム膜上にシリコン膜をエピタキシャル成長させる工程と、
を有し、
前記シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布は、前記半導体基板側の界面の近傍から前記シリコンゲルマニウム膜の内部に向かう方向に増大し、前記シリコンゲルマニウム膜の厚み方向の中間領域で最大濃度のピークを有した後、前記シリコン膜側の界面に向かう方向に一旦減少し、その後前記シリコン膜側の界面までほぼ一定となるようにゲルマニウムを含むガス流量を制御して形成し、
前記シリコンゲルマニウム膜の厚みは、３〜４μｍであり、
前記シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布がほぼ一定である領域の厚みは、１．５〜２μｍであることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記シリコンゲルマニウム膜を形成する前に前記半導体基板上にシリコン膜を形成する工程を更に有し、
前記シリコンゲルマニウム膜は前記半導体基板上の前記シリコン膜を形成した上に形成されることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０記載の半導体装置の製造方法において、
前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度は、５〜４０原子％の範囲内となるようにゲルマニウムを含むガス流量を制御して形成することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１０記載の半導体装置の製造方法において、
前記シリコンゲルマニウム膜のゲルマニウム濃度の前記ピークと、前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度との差は、１〜４０原子％の範囲内となるようにゲルマニウムを含むガス流量を制御して形成することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１０記載の半導体装置の製造方法において、
前記シリコンゲルマニウム膜のゲルマニウム濃度の前記ピークと、前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度との差は、３〜２０原子％の範囲内となるようにゲルマニウムを含むガス流量を制御して形成することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１０記載の半導体装置の製造方法において、
前記シリコンゲルマニウム膜のゲルマニウム濃度の前記ピークと、前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度との差は、５〜１０原子％の範囲内となるようにゲルマニウムを含むガス流量を制御して形成することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１０記載の半導体装置の製造方法において、
前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度に対する、前記シリコンゲルマニウム膜のゲルマニウム濃度の前記ピークの比は、１．０２〜９．０の範囲内となるようにゲルマニウムを含むガス流量を制御して形成することを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１０記載の半導体装置の製造方法において、
前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度に対する、前記シリコンゲルマニウム膜のゲルマニウム濃度の前記ピークの比は、１．１〜３．０の範囲内となるようにゲルマニウムを含むガス流量を制御して形成することを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１０記載の半導体装置の製造方法において、
前記シリコンゲルマニウム膜と前記シリコン膜との界面近傍における前記シリコンゲルマニウム膜のゲルマニウム濃度に対する、前記シリコンゲルマニウム膜のゲルマニウム濃度の前記ピークの比は、１．２〜１．７の範囲内となるようにゲルマニウムを含むガス流量を制御して形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置技術に関し、特に、半導体基板上にシリコンゲルマニウム膜を形成した半導体装置の製造方法および半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
足利らによる特開平６―６９１３１号公報（特許文献１）には、ＳｉＧｅフィルム形成における減圧ＣＶＤ法及び常圧ＣＶＤ法に関する考察並びにそれらの欠陥を改善した新規なＳｉＧｅフィルム形成方法が記載されている。
【特許文献１】特開平６―６９１３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、半導体装置の高速化が進んできており、その対応策の一つとして、シリコンゲルマニウム（ＳｉＧｅ：Silicon-Germanium）薄膜を用いることが採用されてきている。例えば、シリコン基板上にシリコンゲルマニウム膜とシリコン膜を順にエピタキシャル成長させ、このシリコン膜にＭＯＳトランジスタなどの半導体素子を形成して半導体装置を製造する。
【０００４】
シリコンゲルマニウム膜の成膜方法として、ＭＢＥ（molecular beam epitaxy）法、ＵＨＶ−ＣＶＤ（ultrahigh vacuum chemical vapor deposition）法で行う成膜法を用いることが考えられる。
【０００５】
しかしながら、これらの成膜法の場合、高真空下でシリコンゲルマニウム膜を形成するので、成膜装置に高度な真空排気設備が必要となる。このため、成膜装置が大型化し、半導体装置の製造コストが高くなる。また、高真空下での成膜では、シリコンゲルマニウム膜の成膜速度が比較的小さい。このため、シリコンゲルマニウム膜の成膜に要する時間が長くなり、半導体装置の製造時間を増大させる。
【０００６】
また、シリコンゲルマニウム膜の成膜方法として、常圧下で層流を用いて行う枚葉式のＣＶＤ法を用いることも考えられる。この場合、シリコンゲルマニウム膜の成膜速度を比較的大きくすることができるが、枚葉式であるという条件も加わるため、厚膜の成膜の場合には半導体装置の生産性が悪いという実用上の問題が生じてしまう。また、このタイプのＣＶＤ装置を用いた場合、成膜装置の処理室内に導入されたガスが層流となって処理室内を流れ、半導体基板上に形成されるシリコンゲルマニウム膜の膜質を向上しにくい。このため、半導体装置の製造歩留まりが低下してしまう。
【０００７】
また、シリコン基板上にエピタキシャル成長したシリコンゲルマニウム膜に結晶欠陥が多い場合や表面粗度が大きい場合、製造される半導体装置の信頼性が低下し、半導体装置の製造歩留まりが低下する恐れがある。
【０００８】
本発明の目的は、製造時間を短縮できる半導体装置の製造方法および半導体装置を提供することにある。
【０００９】
本発明の他の目的は、製造歩留まりを向上できる半導体装置の製造方法および半導体装置を提供することにある。
【００１０】
本発明の他の目的は、信頼性を向上できる半導体装置の製造方法および半導体装置を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明の半導体装置の製造方法は、バッチ式の成膜装置を用いて常圧および準常圧領域の圧力下でシリコンゲルマニウム膜を成膜するものである。
【００１４】
また、本発明の半導体装置の製造方法は、成膜装置の処理室内に乱流が生じるようにガスを導入し、シリコンゲルマニウム膜を成膜するものである。
【００１５】
また、本発明の半導体装置は、半導体基板上に形成されたシリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布が、シリコンゲルマニウム膜の中間領域にピークを有しているものである。
【００１６】
また、本発明の半導体装置の製造方法は、半導体基板上にシリコンゲルマニウム膜をエピタキシャル成長させる工程と、前記シリコンゲルマニウム膜上にシリコン膜をエピタキシャル成長させる工程とを有し、前記シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布は、前記シリコンゲルマニウム膜の厚み方向の中間領域に最大濃度のピークを有するようにゲルマニウムを含むガス流量を制御して形成するものである。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１８】
常圧および準常圧領域の圧力でシリコンゲルマニウム膜を成膜することにより、シリコンゲルマニウム膜の成膜速度を高めることができる。
【００１９】
バッチ式の成膜装置を用いてシリコンゲルマニウム膜を成膜することにより、半導体装置の製造時間を短縮できる。
【００２０】
成膜装置の処理室内に導入した成膜用のガスに乱流を生じさせてシリコンゲルマニウム膜を成膜することにより、シリコンゲルマニウム膜の膜質および膜厚を均一にすることができる。
【００２１】
半導体基板上にエピタキシャル成長されたシリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布が、シリコンゲルマニウム膜の厚み方向の中間領域にピークを有することにより、シリコンゲルマニウム膜中の欠陥を低減できる。また、表面をより平坦化できる。
【発明を実施するための最良の形態】
【００２２】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００２３】
１．ガスの乱流とは、ガスの流れに渦が発生し、その渦が不規則に変化する状態をいう。ガスの乱流においては、渦の位置、向き、形状または大きさなどが一定せずに不規則に変化しあるいはゆらいでいる。
【００２４】
２．常圧および準常圧領域とは、常圧領域と準常圧領域とを合わせたものをいう。常圧領域は、８８０００〜１１５０００Ｐａ（６６０〜８６０Ｔｏｒｒ）程度の圧力である。準常圧領域は、２００００〜８８０００Ｐａ（１５０〜６６０Ｔｏｒｒ）程度の圧力である準常圧減圧領域と、１１５０００Ｐａ〜１８００００Ｐａ（８６０〜１３５０Ｔｏｒｒ）程度の圧力である準常圧加圧領域とからなる。従って、常圧および準常圧領域は、２００００〜１８００００Ｐａ（１５０〜１３５０Ｔｏｒｒ、０．２〜１．８気圧）程度の圧力に対応する。
【００２５】
３．非晶質膜とは、原子の配列に秩序性がないアモルファス状態の膜、種々の結晶方位をもつ結晶粒が結晶粒界を境として集合した多結晶膜、およびアモルファスと多結晶の間の微結晶構造を有する微結晶膜を含む。
【００２６】
４．シリコンゲルマニウム等物質名を言う場合、特にその旨記載した場合を除き、表示された物質のみを示すものではなく、示された物質（元素,原子群,分子,化合物等）を主要な成分,組成成分とするまたは、主要な成分とするものを含むものとする。従って、ガス成分等についても、表示されたもののほか、添加ガス,キャリアガス,希釈ガス,副次的な効果を目的として添加された補助成分ガス等の各種添加又は複合成分を排除しないものとする。
【００２７】
５．本願において半導体装置というときは、特に単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明示された場合を除き、ＳＯＩ(Silicon On Insulator)基板、ＳＯＳ（Silicon On Sapphire）基板あるいはＴＦＴ(Thin Film Transistor)液晶製造用基板などといった他の基板上に作られるものを含むものとする。
【００２８】
６．半導体基板とは、半導体集積回路の製造に用いるシリコンその他の半導体単結晶基板（一般にほぼ円板形、半導体ウエハ）、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板を言う。
【００２９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００３０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００３１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００３２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００３３】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００３４】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００３５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３６】
（実施の形態１）
図１は、本実施の形態の半導体装置の製造工程で用いられる半導体製造装置の概念的な構造を示す一部切欠き正面図である。図２は、図１の半導体製造装置の一部切欠き上面図である。なお、図１においては、切欠き部分は概念的な断面が示されている。
【００３７】
図１および図２に示される半導体製造装置１は、半導体基板上にシリコンゲルマニウム膜やシリコン膜を形成する工程で使用される成膜装置であり、例えばバッチ式のＣＶＤ装置である。なお、理解を簡単にするために、処理室２およびその内部以外の半導体装置１の構造については、図示および詳しい説明を省略する。
【００３８】
半導体製造装置１は、反応室または処理室２と、処理室２内に配置されたサセプタ３と、サセプタ３を支持するサセプタ支持台４と、サセプタ３の下方に配置され、コイルカバー５内に収容された高周波コイル６と、種々のガスを処理室２内に導入するためのガスノズル７と、処理室２内からガスを排気するためのガス排気口８とを備えている。
【００３９】
処理室２は気密が可能な反応室であり、ベースプレート９と、ベースプレート９にＯリングなどを介して気密可能に接続されたベルジャ１０と、ベルジャパージ部１１とを有している。ベルジャ１０は、内壁（内部）側の石英ベルジャ１０ａと、外壁（外部）側のステンレス製ベルジャ１０ｂとからなり、ステンレス製ベルジャ１０ｂには処理室２内を観察可能とする覗窓１０ｃが設けられている。
【００４０】
ベースプレート９とベルジャ１０に囲まれた空間である処理室２内で、サセプタ３はサセプタ支持台４に支持され、かつ処理室２内でサセプタ回転方向３ａに回転可能に構成されている。サセプタ３は、例えばカーボンなどからなり、その表面が例えば炭化ケイ素（ＳｉＣ）などによってコーティングされている。また、サセプタ３上には、複数の半導体ウエハ（半導体基板）１２が配置できるように構成されている。
【００４１】
コイルカバー５内に収容された高周波コイル６は、処理室２外部の図示しない高周波電源に接続され、高周波電源から高周波コイル６に高周波電圧または高周波電力を印加または供給できるように構成されている。高周波コイル６に高周波電力を供給すると、内部がカーボンなどからなるサセプタ３には誘導電流が発生し、サセプタ３の温度を例えば１２００℃程度まで上昇させることができる。これにより、サセプタ３上に配置された半導体ウエハ１２を所望の温度に加熱（ＲＦ加熱方式）することができる。
【００４２】
ガスノズル７は、図示しないガス導入手段に接続され、ガスノズル７から所望のガスが所望の流量で処理室２内に導入できるように構成されている。ガス排気口８は、図示しないガス排気管に接続され、ガスノズル７から処理室２内に導入されたガスを排気できるように構成されている。また、図２では、ガス排気口８は１つしか示されていないが、図示されたガス排気口８と対称の位置（処理室２端部）にもガス排気口８が形成されている。ガス排気口８の数は、必要に応じて増減することもできる。
【００４３】
本実施の形態では、ガスノズル７は、サセプタ３の略中央から上方に突出するように配置され、サセプタ３上に配置された複数の半導体ウエハ１２の上方において、ガスを処理室２内に導入するように構成されている。
【００４４】
図３は、ガスノズル７の先端付近の構造を概念的に示す側面図であり、図４はその上面図である。ガスノズル７は、丸みを帯びたその先端付近において、複数の孔７ａが形成されており、各孔７ａから所定のガスが処理室２内に放出または導入される。各孔７ａは例えば４ｍｍの直径を有し、例えば９個の孔７ａが、ガスノズル７の先端の曲面の種々の位置に形成されている。このため、孔７ａは種々の方向を向いており、ガスノズル７の孔７ａを介して、処理室２の内部から処理室２の内壁に向かう複数の方向にガスが放出される。また、ガスノズル７を処理室２内で回転できるように構成することもできる。
【００４５】
ガスノズル７の複数の孔７ａから処理室２内に導入または放出されたガスの流れは、処理室２内で様々な方向性を有する。例えば、図１〜図４においてガス放出方向１３として示されるように、ガスノズル７から孔７ａを介して、水平方向（サセプタ３に平行な方向すなわち半導体ウエハ１２の主面に平行な方向）、上方または垂直方向（サセプタ３に垂直な方向すなわち半導体ウエハ１２の主面に垂直な方向）、および水平と垂直との中間の任意の方向などにガスが放出される。ガスノズル７からガスを放出または噴出する際の、ガスノズル７の孔７ａからのガスの噴出し速度は例えば２５ｍ／秒である。ガスノズル７からガスを放出する際のガス圧力（ガス供給圧力）は例えば約２０００００Ｐａ（約２ｋｇｆ／ｃｍ２）であり、ガス流量は例えば１７０ｓｌｍ（standard liters per minute）である。また、ガスノズル７の孔７ａから処理室２内に放出されたガスは、処理室２の内壁などに衝突する。このため、処理室２内に導入されたガスの流れは層流とはならずに、乱流が発生する。図１および図２においては、処理室２内での平均流または代表的なガスの流れ１３ａが矢印で模式的に示されているが、乱流により処理室２内のガスの流れには渦（渦流）が生じ、この渦は不規則に変化する。乱流が生じ、半導体ウエハ１２の上方において流れに渦が生じたガスは、処理室２内で強制的に対流させられる。また、処理室２内のガスの流れの渦は、一定せずに不規則に変化する。このため、処理室２内のガスは均質化される。これにより、サセプタ３上に配置された複数の半導体ウエハ１２上でガス成分が均一または均質に滞在できる。従って、半導体ウエハ１２上にＣＶＤ法などで形成されたシリコンゲルマニウム膜やシリコン膜の膜質および膜厚を、半導体ウエハ１２間および半導体ウエハ１２面内で均一にすることができる。反応に寄与しなかったガスは、ガス排気口８から処理室２の外部に排出される。なお、この実施の形態の場合はガスノズル７から複数方向にガスが放出されているが、一方向、たとえば上方または垂直方向の一方向のみでもよい。
【００４６】
次に、本実施の形態の半導体装置、例えばＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）、の製造工程を、図面を参照して説明する。図５〜図９は、本実施の形態の半導体装置の製造工程中の要部断面図である。
【００４７】
まず、例えばシリコン基板からなる複数の半導体ウエハ（半導体基板）１２を準備する。半導体ウエハ１２としては、例えばシリコン単結晶の（１００）４度ｏｆｆ基板、すなわちシリコンの（１００）面から４度傾いた主面を有する単結晶シリコン基板（シリコンウエハ）を用いることができる。
【００４８】
次に、半導体ウエハ１２を半導体装置１に搬入し、サセプタ３上に半導体ウエハ１２を配置する。それから、半導体製造装置１の高周波コイル６に高周波電源から高周波電力を印加または供給する。これにより、サセプタ３が誘導電流によって加熱され、それによって半導体ウエハ１２が所定の温度に加熱される。そして、処理室２内にガスノズル７から、成膜用のガスを導入する。すなわち、キャリアガスとして例えば水素ガス（Ｈ２）、シリコンソースガスとして例えばモノシラン（ＳｉＨ４）ガス、Ｐ型ドーピングガスとして例えばＨ２で希釈された３０ｐｐｍ濃度のジボラン（Ｂ２Ｈ６）ガス、およびゲルマニウムソースガスとして例えばＨ２で希釈された１％濃度のモノゲルマン（ＧｅＨ４）ガスが、処理室２内に導入される。処理室２に導入されたガスが反応して半導体ウエハ１２上に堆積することにより、各半導体ウエハ１２上にシリコンゲルマニウム膜（ＳｉＧｅ膜）２１がエピタキシャル成長する。この際、処理室２内の圧力は、常圧および準常圧領域の圧力とすることが好ましく、常圧領域の圧力であればより好ましい。すなわち、シリコンゲルマニウム膜の成膜工程における処理室２内の圧力は、２００００〜１８００００Ｐａ（１５０〜１３５０Ｔｏｒｒ）の範囲内とすることが好ましく、より好ましくは６００００〜１４００００Ｐａ（４５０〜１０５０Ｔｏｒｒ）、更に好ましくは８８０００〜１１５０００Ｐａ（６６０〜８６０Ｔｏｒｒ）である。これにより、上記したように、処理室２内でガスノズル７から放出された水素ガス（Ｈ２）、モノシラン（ＳｉＨ４）ガス、ジボラン（Ｂ２Ｈ６）ガスおよびモノゲルマン（ＧｅＨ４）ガスは、処理室２内で乱流を発生することができ、シリコンゲルマニウム膜２１の膜質および膜厚を均一にすることが可能となる。
【００４９】
また、上記のように本実施の形態では処理室２内の圧力が、ＭＢＥ装置（成膜時の処理室内の圧力は１０−４〜１０−３Ｐａ程度の超高真空領域）、ＵＨＶ−ＣＶＤ装置（成膜時の処理室内の圧力は０．１Ｐａ程度の高真空領域）および減圧ＣＶＤ装置（成膜時の処理室内の圧力は１０〜１０００Ｐａ程度の減圧領域）などの場合と比較して高いので、シリコンゲルマニウム膜２１の成長速度または成膜速度を、ＭＢＥ装置、ＵＨＶ−ＣＶＤ装置および減圧ＣＶＤ装置などを用いた場合よりも高めることができる。また、処理室２内の圧力が、常圧および準常圧領域の範囲内で外気の圧力より小さければ、Ｏリングなどを介したベースプレート９とベルジャ１０の結合をより強固にすることもできる。
【００５０】
なお、シリコンソースガスとしては、モノシラン（ＳｉＨ４）ガスだけでなく、それ以外のシリコンソース、例えばジシラン（Ｓｉ２Ｈ６）ガスを用いてもよい。また、Ｃｌ元素を含んだジクロロルシラン（ＳｉＨ２Ｃｌ２）ガス、トリクロロルシラン（ＳｉＨＣｌ３）ガスまたは四塩化ケイ素（ＳｉＣｌ４）ガスなどをシリコンソースガスとして用いることもできる。また、このようなガスにＨＣｌガスを添加してもよい。これにより、シリコンゲルマニウム膜２１の成長速度の向上や、異物低減などの品質向上を図ることができる。また、ゲルマニウムソースガスとして、ＧｅＨ４ガスの代わりに、四塩化ゲルマニウム（ＧｅＣｌ４）ガスまたはＧｅ２Ｈ６ガスなどを用いてもよい。また、Ｐ型ドーピングガス、例えばＢ２Ｈ６ガスを用いることによりＰ型のシリコンゲルマニウム膜２１を形成したが、Ｐ型ドーピングガスの代わりにＮ型ドーピングガス、例えばホスフィン（ＰＨ３）ガスを用いることもできる。これにより、半導体ウエハ１２上にＮ型のシリコンゲルマニウム膜を形成することが可能となる。
【００５１】
その後、処理室２内へのモノゲルマンガスの導入を停止し、処理室２内にガスノズル７から導入するガスを、キャリアガスとしての水素ガス（Ｈ２）、シリコンソースガスとしてのモノシラン（ＳｉＨ４）ガスおよびＰ型ドーピングガスとしてのＢ２Ｈ６ガスとする。これにより、シリコンゲルマニウム膜２１の成長は終了し、シリコンゲルマニウム膜２１上にシリコン膜（歪シリコン膜）２２がエピタキシャル成長する。この際、シリコンゲルマニウムとシリコンの格子定数の違いにより、シリコンゲルマニウム膜２１上には、通常のシリコン結晶の格子定数より大きな格子定数を有するシリコン膜２２、いわゆる歪シリコン膜２２が形成される。歪シリコン膜２２では、通常のシリコン膜と比較して、電子の移動度が向上（増大）する。このため、後述するように歪シリコン膜２２に形成されたＭＩＳＦＥＴでは、ソース・ドレイン間を移動する電子の移動度が向上し、半導体装置を高速化することが可能となる。
【００５２】
このようにして各半導体ウエハ１２上にシリコンゲルマニウム膜２１および歪シリコン膜２２がエピタキシャル成長され、図５の構造が得られる。
【００５３】
半導体ウエハ１２が半導体装置１から取り出された後、半導体ウエハ１２のそれぞれにおいて半導体素子が形成される。ここでは、１枚の半導体ウエハ１２に半導体素子を形成する工程について説明するが、他の半導体ウエハ１２についても同様にして半導体素子を形成することができる。
【００５４】
図６には図示してはいないが半導体ウエハ１２の主面にウェル領域を形成するための不純物イオン注入を必要に応じて行う。例えばホウ素（Ｂ）などの不純物を注入すればＰ型のウェル領域が形成でき、リン（Ｐ）などの不純物を注入すればＮ型のウェル領域が形成できる。また、ホトレジストをマスクとすることにより、所望の領域のみに不純物を注入できる。
【００５５】
次に、図６に示されるように、シリコンゲルマニウム膜２１および歪シリコン膜２２が形成された半導体ウエハ（いわゆるＳｉＧｅエピタキシャルウエハ）１２の主面に、酸化シリコンなどからなる素子分離領域２３が形成される。素子分離領域２３は、例えばＬＯＣＯＳ（Local Oxidation of Silicon ）法などによって形成することができる。また、素子分離領域２３は、例えばＳＴＩ（Shallow Trench Isolation）法により、半導体ウエハ１２の主面に形成した溝に酸化シリコン膜を埋め込むことにより形成してもよい。
【００５６】
それから、半導体ウエハ１２の表面（すなわち歪シリコン膜２２の表面）にゲート絶縁膜２４が形成される。ゲート絶縁膜２４は、例えば薄いシリコン酸化膜などからなり、半導体ウエハ１２を熱酸化することなどによって形成することができる。
【００５７】
次に、図７に示されるように、半導体ウエハ１２上に、シリコンゲルマニウム膜２５が形成される。シリコンゲルマニウム膜２５は、半導体製造装置１を用いてシリコンゲルマニウム膜２１とほぼ同様にして形成することができる。下地のゲート絶縁膜２４はシリコン酸化膜からなり、ゲート絶縁膜２４上に形成されるシリコンゲルマニウム膜２５は多結晶シリコンゲルマニウム膜からなる。また、半導体製造装置１を用いて、微結晶シリコンゲルマニウム膜またはアモルファスシリコンゲルマニウム膜からなるシリコンゲルマニウム膜２５を形成してもよい。すなわち、シリコンゲルマニウム膜２５は非晶質のシリコンゲルマニウム膜から構成され得る。シリコンゲルマニウム膜２５の成膜工程では、シリコンゲルマニウム膜２１の成膜工程と同様のガスを用いることができる。この場合はシリコンゲルマニウム膜２５中には、リンをドープしている。
【００５８】
次に、シリコンゲルマニウム膜２５上に、タングステンシリサイド（ＷＳｉ２）膜２６を形成する。それから、図８に示されるように、フォトリソグラフィ法およびエッチング法を用いて、シリコンゲルマニウム膜２５およびタングステンシリサイド膜２６をパターン化することにより、シリコンゲルマニウム膜２５とタングステンシリサイド膜２６とからなるゲート電極２７を形成する。ＷＳｉ２の代わりにＴｉＳｉ２あるいはＣｏＳｉ２を用いてもよい。
【００５９】
次に、ゲート電極２７の両側の領域に例えばリン（Ｐ）などの不純物をイオン注入することにより、ｎ型半導体領域（ソース、ドレイン）２８が形成される。
【００６０】
これにより、ｎチャネル型のＭＩＳＦＥＴ２９が形成される。ＭＩＳＦＥＴ２９のチャネル領域は、歪シリコン膜２２内に形成されるので、ＭＩＳＦＥＴ２９のソース・ドレイン（ｎ型半導体領域２８）間を移動する電子の移動度が向上し、ＭＩＳＦＥＴ２９の動作を高速化することができる。
【００６１】
次に、図９に示されるように、半導体ウエハ１２の主面上に層間膜絶縁膜３０が形成される。層間絶縁膜３０は、例えば酸化シリコン膜をＣＶＤ法にて堆積することによって形成することができる。それから、層間絶縁膜３０上に形成した図示しないフォトレジストパターンをマスクにして層間絶縁膜３０をドライエッチングすることにより、ｎ型半導体領域２８やゲート電極２７の上部にスルーホールまたはコンタクトホール３１を形成する。その後、コンタクトホール３１を埋めるプラグ３２が、例えば窒化チタン膜およびタングステン膜によって形成される。
【００６２】
次に、層間絶縁膜３０上にバリア膜やアルミ合金膜などを堆積し、フォトリソグラフィ法およびエッチング法を用いて、パターン化することにより配線（第１層配線）３３を形成する。それから、層間絶縁膜３０上に、配線３３を覆うように、層間絶縁膜３４が形成される。
【００６３】
その後、図示および詳しい説明は省略するが、層間絶縁膜３４に配線３３の一部を露出するビア又はスルーホールが形成され、プラグ３２や配線３３と同様にして、スルーホールを埋めるプラグや、プラグを介して配線３３に電気的に接続する上層配線などが形成され、必要に応じてダイシングされて半導体デバイスチップに分割され、本実施の形態の半導体装置が製造される。なお、配線層数などは、設計に応じて適宜変更することができる。
【００６４】
本実施の形態によれば、常圧および準常圧領域の圧力でシリコンゲルマニウム膜２１およびシリコンゲルマニウム膜２５を形成するので、成膜速度を高めることができる。また、バッチ式の半導体製造装置１を用いることにより、一度に複数の半導体ウエハ１２上にシリコンゲルマニウム膜２１やシリコンゲルマニウム膜２５を形成できる。このため、半導体装置の製造時間を短縮できる。半導体装置の製造コストも低減できる。
【００６５】
また、半導体製造装置１の処理室２内に乱流を生じさせ、処理室２内のガスを強制的に対流させてシリコンゲルマニウム膜２１およびシリコンゲルマニウム膜２５を形成するので、各半導体ウエハ１２間でシリコンゲルマニウム膜２１およびシリコンゲルマニウム膜２５の膜質および膜厚を均一にすることができる。また、半導体ウエハ１２の面内でシリコンゲルマニウム膜２１およびシリコンゲルマニウム膜２５の膜質および膜厚を均一にすることができる。このため、半導体装置の信頼性を向上することができる。また、半導体装置の製造歩留まりを改善できる。
【００６６】
また、処理室２内の圧力を外気より低い圧力にしない場合には、ガス排気口８を真空ポンプなどに接続する必要がない。このため、半導体製造装置１に真空排気設備が不要となり、小型化できる。また、半導体装置の製造コストを低減できる。
【００６７】
また、常圧および準常圧領域の範囲内で処理室２内の圧力を外気より低い圧力にする場合でも、処理室２内の圧力は、ＭＢＥ装置、ＵＨＶ−ＣＶＤ装置および減圧ＣＶＤ装置などと比較して高いので、ＭＢＥ装置、ＵＨＶ−ＣＶＤ装置あるいは減圧ＣＶＤ装置で使用されるような高排気量の排気設備は不要である。
【００６８】
また、常圧および準常圧領域の範囲内で処理室２内の圧力を外気より高い圧力にする場合には、処理室２内へのガスの導入と処理室２からのガスの排気のバランスをとる機構を、排気側に設置すればよい。
【００６９】
また、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴの例を示したが、ｐチャネル型ＭＩＳＦＥＴの場合には、リン（Ｐ）の代わりにボロン（Ｂ）をドープした多結晶のシリコンゲルマニウム膜２５を、ゲート電極２７の一部として用いる。ボロンをドープした多結晶のシリコンゲルマニウム膜２５は、ボロンをドープした多結晶のシリコン膜に比較して、ボロンの活性化率が向上する。このため、ゲート電極２７にボロンをドープした多結晶のシリコンゲルマニウム膜２５を用いることで、ゲート電極２７とゲート絶縁膜２４との界面での空乏化を抑制することができる。他の不純物、例えば上記のようにリン（Ｐ）がシリコンゲルマニウム膜２５中にドープされている場合についても、同様の効果を有する。また、シリコンゲルマニウム膜２５がボロンなどがドープされた微結晶またはアモルファスのシリコンゲルマニウム膜からなる場合も、同様の効果を有する。
【００７０】
（実施の形態２）
図１０は、本発明の他の実施の形態である半導体装置の製造工程で用いられる半導体製造装置の説明図である。
【００７１】
図１０に示される半導体製造装置４１は、半導体基板上にシリコンゲルマニウム膜やシリコン膜を形成する工程で使用される成膜装置であり、枚葉式のＣＶＤ装置である。なお、理解を簡単にするために、処理室４２およびその内部以外の半導体装置４１の構造については、図示および詳しい説明を省略する。
【００７２】
半導体製造装置４１は、処理室４２と、処理室４２内に配置されたサセプタ４３と、サセプタ４３を支持するサセプタ支持部４４と、サセプタ４３の下方に配置され、コイルカバー４５内に収容された高周波コイル４６と、種々のガスを処理室４２内に導入するためのガスノズル４７と、処理室内からガスを排気するためのガス排気口４８とを備えている。
【００７３】
処理室４２は気密が可能な反応室であり、ベースプレート４９と、ベースプレート４９にＯリングなどを介して気密可能に接続されたベルジャ５０とを有している。なお、ベルジャ５０の構成は、上記第１の実施の形態のベルジャ１０とほぼ同様の構成を有しているので、詳しい図示および説明は省略する。
【００７４】
ベースプレート４９とベルジャ５０に囲まれた空間である処理室４２内で、サセプタ４３はサセプタ支持台４４に支持され、サセプタ４３上には、大口径の一枚の半導体ウエハ（半導体基板）５２、例えば直径が２００ｍｍ以上の半導体ウエハ５２が配置できるように構成されている。サセプタ４３は、例えばカーボンなどからなり、その表面が例えば炭化ケイ素（ＳｉＣ）などによってコーティングされている。
【００７５】
コイルカバー５内に収容された高周波コイル４６は、処理室４２外部の図示しない高周波電源に接続され、高周波電源から高周波コイル４６に高周波電圧または高周波電力を印加または供給できるように構成されている。高周波コイル４６に高周波電力を供給すると、内部がカーボンなどからなるサセプタ４３には誘導電流が発生する。これにより、サセプタ４３上に配置された半導体ウエハ５２を所望の温度に加熱することができる。
【００７６】
ガスノズル４７は、図示しないガス導入手段に接続され、ガスノズル４７から所望のガスが所望の流量で処理室４２内に導入できるように構成されている。ガス排気口４８は、図示しないガス排気管に接続され、ガスノズル４７から処理室４２内に導入されたガスを排気できるように構成されている。
【００７７】
ガスノズル４７は処理室４２の上部に設置され、サセプタ４３上に配置された半導体ウエハ５２の上方で、所定のガスを処理室４２内に導入するように構成されている。ガスノズル４７は二股に分かれ、２つの先端部を有している。ガスノズル４７の２つの先端部のそれぞれにおいて、上記実施の形態１におけるガスノズル７の先端部と同様に、複数の孔（図示せず）が形成されており、各孔から所定のガスが処理室４２内に放出または導入される。ガスノズル７と同様に、ガスノズル４７の孔は、ガスノズル４７の先端の曲面の種々の位置に形成されている。また、ガスノズルは二股に分かれていない構成、あるいは三股以上に分かれた構成にしてもよい。また、ガスノズル４７を処理室４２内で回転できるように構成することもできる。
【００７８】
このため、ガスノズル４７の孔を介して、処理室４２の内部から処理室４２の内壁に向かう複数の方向に成膜用のガスが放出される。図１０において矢印で模式的に示されるガスの流れ５３から分かるように、例えば、ガスノズル４７から、水平方向（サセプタ４３に平行な方向すなわち半導体ウエハ５２の主面に平行な方向）、上方または垂直方向（サセプタ４３に垂直な方向すなわち半導体ウエハ５２の主面に垂直な方向）、および水平と垂直との中間の任意の方向などにガスが放出される。ガスノズル４７の孔から処理室４２内に放出されたガスは、上記実施の形態１と同様に、処理室４２内で乱流を生じ、半導体ウエハ５２の上方においてガスの流れに渦を発生する。また、処理室４２内のガスの流れの渦は、一定せずに不規則に変化する。これにより、処理室４２内のガスを強制的に対流させ、半導体ウエハ５２上に形成されるシリコンゲルマニウム膜やシリコン膜の膜質および膜厚を、半導体ウエハ５２面内で均一にすることができる。この実施の形態の場合はガスノズル４７から複数方向にガスが放出されているが、一方向、たとえば上方または垂直方向の一方向のみでもよい。
【００７９】
半導体製造装置４１を用いた半導体装置の製造工程は、半導体ウエハ５２一枚ごとに半導体製造装置４１を用いてシリコンゲルマニウム膜を成膜すること以外は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【００８０】
本実施の形態によれば、枚葉式の成膜装置を用いて大口径（例えば直径２００ｍｍ以上）の半導体ウエハ５２上にシリコンゲルマニウム膜を成膜する場合でも、シリコンゲルマニウム膜の成膜速度を向上し、膜厚および膜質を均一にすることができる。またこのような処理室を複数有する半導体製造装置の構成も可能である。
【００８１】
（実施の形態３）
図１１は、半導体ウエハ（半導体基板）６０上にシリコンゲルマニウム膜６１とシリコン膜（歪シリコン膜）６２を形成した状態を概念的に示す断面図である。
【００８２】
シリコンゲルマニウムの格子定数は、ゲルマニウム濃度を増大すると増大する。このため、単結晶シリコンからなる半導体ウエハ６０上にシリコンゲルマニウム膜６１を成膜する場合、ゲルマニウム濃度が大きなシリコンゲルマニウム膜をいきなり半導体ウエハ６０上にエピタキシャル成長させると、格子定数の違いにより、シリコンゲルマニウム膜が大きく歪み、シリコンゲルマニウム膜中に高密度の欠陥が生じるなどの不具合が発生する恐れがある。このため、半導体ウエハ６０とシリコンゲルマニウム膜６１の界面近傍ではシリコンゲルマニウム膜６１中のゲルマニウム濃度を比較的小さくし、半導体ウエハ６０とシリコンゲルマニウム膜６１の界面で格子定数がマッチングしやすくする。そして、シリコンゲルマニウム膜６１の成膜が進むにつれて例えば階段状（ステップ状）にゲルマニウム濃度を増大することで少しずつ応力を印加させ、所定のゲルマニウム濃度に到達したら、ゲルマニウム濃度が一定になるようにシリコンゲルマニウム膜６１を形成する（順ステップグレーデッドプロセス）。これにより、半導体ウエハ６０とシリコンゲルマニウム膜６１の界面近傍に集中する欠陥の発生を抑制し、シリコンゲルマニウム膜６１中の貫通転位密度を低減することができる。一方、シリコンゲルマニウム膜６１上にシリコン膜（歪シリコン膜）６２をエピタキシャル成長させる場合は、下地シリコンゲルマニウム膜６１の格子定数に応じて、その上に形成されるシリコン膜６２が歪む（通常のシリコンの格子定数より伸びる）が、歪シリコン膜６２は比較的薄い（例えば４０〜５０ｎｍ）ため、歪シリコン膜６２中に転位はほとんど生じない。
【００８３】
しかしながら、本発明者らの研究によれば、上記のようにシリコンゲルマニウム膜６１の厚み方向のゲルマニウム濃度を半導体ウエハ６０とシリコンゲルマニウム膜６１との界面からシリコンゲルマニウム膜６１の内部方向に向かって徐々に増大させると、シリコンゲルマニウム膜６１中でストレスまたは応力が同一方向に印加され、累積された応力に起因した種々の不具合、例えばシリコンゲルマニウム膜６１中の欠陥の増大や、シリコンゲルマニウム膜６１および歪シリコン膜６２表面の粗度の増大などが生じてしまうことが分かった。
【００８４】
そこで、本実施の形態においては、シリコンゲルマニウム膜６１の厚み方向のゲルマニウム濃度を半導体ウエハ６０とシリコンゲルマニウム膜６１との界面からシリコンゲルマニウム膜６１の内部方向に向かって増大させたことによる上記不具合を改善させることを検討した。
【００８５】
本実施の形態の半導体装置の製造方法、ここでは半導体基板上にシリコンゲルマニウム膜およびシリコン膜（歪シリコン膜）を形成する工程を説明する。
【００８６】
図１２は、本実施の形態の半導体装置の製造工程中の要部断面図であり、半導体ウエハ（半導体基板）７０上にシリコンゲルマニウム膜（ＳｉＧｅ膜）７１およびシリコン膜（歪シリコン膜）７２が形成された状態を示している。図１３は、シリコンゲルマニウム膜７１およびシリコン膜７２の形成工程における半導体ウエハ７０の温度と成膜装置へ導入したモノゲルマン（ＧｅＨ４）ガスの流量とを示すグラフである。図１３のグラフの縦軸が半導体ウエハの温度およびモノゲルマン（ＧｅＨ４）ガスの流量に対応する。また、図１３のグラフの横軸は時間または時刻に対応するが、任意単位（arbitrary unit）であり、時間ｔ１〜ｔ１７のそれぞれの時間間隔は均一ではないことに注意すべきである。
【００８７】
まず、半導体ウエハ（半導体基板）７０を成膜装置に搬入する。この場合、成膜装置として上記半導体製造装置１や半導体製造装置４１を用い、常圧および準常圧領域の圧力でシリコンゲルマニウム膜およびシリコン膜（歪シリコン膜）をエピタキシャル成長させれば、短時間で多数の半導体ウエハ上にシリコンゲルマニウム膜および歪シリコン膜を形成できたり、あるいは成膜速度を向上できるのでより好ましい。しかしながら、減圧ＣＶＤ装置やＵＨＶ−ＣＶＤ装置などの他の成膜装置を用い、真空下でシリコンゲルマニウム膜および歪シリコン膜を半導体ウエハ７０上にエピタキシャル成長させることもできる。ここでは、上記半導体製造装置１を用いた場合について説明する。
【００８８】
半導体ウエハ７０としては、例えばシリコン単結晶の（１００）４度ｏｆｆ基板、すなわちシリコンの（１００）面から４度傾いた主面を有する単結晶シリコン基板を用いることができる。
【００８９】
半導体ウエハ７０が配置された半導体製造装置１の処理室２内に、窒素（Ｎ２）ガスを例えば１５０ｓｌｍ（standard liters per minute）の流量で導入し、処理室２内の空気を充分に除去する。これにより、空気と後で導入される水素ガスとが反応するのを防止できる。なお、本実施の形態では、ガス流量は、０℃、１気圧で校正されたガス流量を示している。
【００９０】
それから、時間（時刻）ｔ１で窒素ガスの導入を停止し、処理室２内にキャリアガスとしての水素（Ｈ２）ガスを例えば１７０ｓｌｍの流量で導入する。なお、水素ガスの導入は、時間ｔ１７まで継続される。
【００９１】
処理室２内の窒素ガスが除去された後、時間ｔ２で半導体製造装置１の高周波コイル６への高周波電力の印加または供給を開始する。これにより、サセプタ３が誘導電流によって加熱され、半導体ウエハ７０の温度が上昇する。そして、半導体ウエハ７０を１０４０℃で例えば１０分程度（時間ｔ３〜ｔ４に対応）加熱する。水素雰囲気のような還元性雰囲気中で半導体ウエハ７０を加熱すること（前加熱処理）により、半導体ウエハ７０の表面の自然酸化膜が除去され、半導体ウエハの表面がクリーニングまたは清浄化される。
【００９２】
次に、時間ｔ４〜ｔ５にかけて半導体ウエハ７０の温度を例えば９８０℃に低下させる。それから、時間ｔ５〜ｔ６にかけて（例えば１分程度）、処理室２内に上記水素ガスに加えてシリコンソースガスとしてのモノシラン（ＳｉＨ４）ガスを、例えば４０ｓｃｃｍ（standard cubic centimeters per minute）の流量で導入する。これにより、半導体ウエハ７０上に数ｎｍ程度のシリコン膜７０ａが形成され、より清浄なシリコン表面が得られる。その後、時間ｔ６で上記モノシランガスの導入を停止し、半導体ウエハ７０の温度を例えば８００℃に低下させる。
【００９３】
次に、時間ｔ７で上記キャリアガスとしての水素ガスに加えて、シリコンソースガスとしてのモノシラン（ＳｉＨ４）ガス、Ｐ型ドーピングガスとしてのジボラン（Ｂ２Ｈ６）ガスおよびゲルマニウムソースガスとしてのモノゲルマン（ＧｅＨ４）ガスを、例えばそれぞれ２０ｓｃｃｍ、６０ｓｃｃｍおよび８０ｓｃｃｍの流量で処理室２内に導入する。これにより、シリコンゲルマニウム膜７１のエピタキシャル成長が開始されるが、ゲルマンガスの流量が比較的低いので、この段階で成膜されるシリコンゲルマニウム膜７１のゲルマニウム濃度は比較的低い。なお、モノシラン（ＳｉＨ４）ガスおよびジボラン（Ｂ２Ｈ６）ガスの導入は、時間ｔ１４まで、例えば同じ流量で継続される。
【００９４】
それから、時間ｔ８で処理室２内に導入しているモノゲルマンガスの流量を、例えば１７０ｓｃｃｍに増大させる。これにより、成膜されるシリコンゲルマニウム膜７１のゲルマニウム濃度がやや高くなる。
【００９５】
その後、時間ｔ９、ｔ１０およびｔ１１で、処理室２内に導入しているモノゲルマンガスの流量を、例えば４２０ｓｃｃｍ、１０５０ｓｃｃｍおよび３０００ｓｃｃｍに順次増大させる。各流量の段階において、成膜されるシリコンゲルマニウム膜７１のゲルマニウム濃度がモノゲルマンガスの流量の増大に応じて順次高くなる。
【００９６】
それから、時間ｔ１２で処理室２内に導入しているモノゲルマンガスの流量を例えば２１００ｓｃｃｍに低下させる。これにより、時間ｔ１２〜ｔ１３（モノゲルマンガス流量２１００ｓｃｃｍ）で成膜されるシリコンゲルマニウム膜７１のゲルマニウム濃度が、時間ｔ１１〜ｔ１２（モノゲルマンガス流量３０００ｓｃｃｍ）で成膜されるシリコンゲルマニウム膜７１のゲルマニウム濃度よりも低くなる。
【００９７】
次に、時間ｔ１３で処理室２内へのモノゲルマンガスの導入を停止する（モノシランガスおよびジボランガスの導入は継続する）。これにより、シリコンゲルマニウム膜７１のエピタキシャル成長が終了し、シリコン膜（歪シリコン膜）７２がシリコンゲルマニウム膜７１上にエピタキシャル成長する。時間ｔ７〜ｔ１３で成膜されたシリコンゲルマニウム膜７１の厚みは例えば３〜４μｍ程度であり、時間ｔ１３〜ｔ１４でシリコンゲルマニウム膜７１上に成膜される歪シリコン膜７２の厚みは例えば４０〜５０ｎｍ程度である。
【００９８】
その後、時間ｔ１４でモノシランガスおよびジボランガスの処理室２内への導入を停止して歪シリコン膜７２の成膜を終了し、高周波コイル６への高周波電力の供給を停止して半導体ウエハ７０の温度を例えば室温近くに低下させる。それから、時間ｔ１６で処理室２内への水素ガスの導入を停止しかつ窒素ガスを導入する。処理室２内の水素ガスが充分に除去された後、半導体製造装置１から半導体ウエハ７０が取り出される。図１２は、このようにして半導体ウエハ７０上にシリコンゲルマニウム膜７１およびシリコン膜（歪シリコン膜）７２が形成された状態に対応する。取り出された半導体ウエハ７０は、次の製造工程に送られ、半導体ウエハ７０に半導体素子が形成される。
【００９９】
これ以降の半導体装置の製造工程は上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。
【０１００】
なお、上記実施の形態では、図１３のグラフに示されるようにモノゲルマンガスの流量を時間ｔ７〜ｔ１２にかけて階段状（ステップ状）に増減させたが、図１４のグラフに示されるように、モノゲルマンガスの流量を時間ｔ７〜ｔ１２にかけて連続的に増減させることもできる。
【０１０１】
図１５は、上記実施の形態に従って形成されたシリコンゲルマニウム膜７１の厚み方向のゲルマニウム濃度分布を示すグラフであり、ＳＩＭＳ（secondary ion mass spectroscopy）法によって分析した結果（実測値）が示されている。図１５のグラフの横軸は、歪シリコン膜の表面からの深さ方向の距離（深さ）に対応し、グラフの縦軸はゲルマニウム濃度（Ｇｅ濃度）に対応する。
【０１０２】
図１５から分かるように、シリコンゲルマニウム膜７１の厚み方向のゲルマニウム濃度分布は、シリコンゲルマニウム膜７１の半導体ウエハ（半導体基板）７０側の界面（シリコンゲルマニウム膜７１と半導体ウエハ７０またはシリコン膜７０ａとの界面）からシリコンゲルマニウム膜７１の内部方向に階段状に増大しているが、シリコンゲルマニウム膜７１の厚み方向の中間領域で最大値またはピークを形成した後に減少する。シリコンゲルマニウム膜７１のゲルマニウム濃度は、成膜工程中のゲルマニウムソースガス、ここではモノゲルマン（ＧｅＨ４）ガスの流量に依存する。シリコンゲルマニウム膜７１の半導体ウエハ７０側の界面からシリコンゲルマニウム膜７１の内部方向にゲルマニウム濃度が階段状に増大している（この濃度増大領域およびその近傍を順ステップグレーデッド領域と称する）のは、上記シリコンゲルマニウム膜７１の成膜工程でモノゲルマンガスの流量を８０ｓｃｃｍ、１７０ｓｃｃｍ、４２０ｓｃｃｍ、１０５０ｓｃｃｍおよび３０００ｓｃｃｍに順次階段状に増大させたためである。従って、ゲルマニウム濃度が最大値またはピークとなるシリコンゲルマニウム膜７１の領域は、上記シリコンゲルマニウム膜７１の成膜工程でモノゲルマンガスの流量を最大（３０００ｓｃｃｍ）とした成膜段階（時間ｔ１１〜ｔ１２）に対応する。シリコンゲルマニウム膜７１のゲルマニウム濃度がピークを形成した後、シリコンゲルマニウム膜７１の歪シリコン膜７２側の界面（シリコンゲルマニウム膜７１と歪シリコン膜７２との界面）方向に階段状に減少する（この濃度減少領域およびその近傍を逆ステップグレーデッド領域と称する）のは、上記シリコンゲルマニウム膜７１の成膜工程でモノゲルマンガスの流量を３０００ｓｃｃｍから２１００ｓｃｃｍに低下させたためである。時間ｔ１２〜ｔ１３の間モノゲルマンガスの流量を２１００ｓｃｃｍに維持した後、モノゲルマンガスの導入が停止されたので、シリコンゲルマニウム膜７１のゲルマニウム濃度はピークから逆ステップグレーデッド領域で一旦減少した後は、シリコンゲルマニウム膜７１と歪シリコン膜７２との界面近傍までほぼ一定となる。なお、図１５のグラフにおいて、歪シリコン膜７２表面からの距離が数十ｎｍの領域でゲルマニウム濃度が急速に減少した領域が、歪シリコン膜７２の形成領域に対応する。
【０１０３】
図１６は、本実施の形態に従ってシリコンゲルマニウム膜７１を成膜した場合のシリコンゲルマニウム膜７１の厚み方向のゲルマニウム濃度分布を模式的に示すグラフであり、図１５に対応する。また、図１７は、図１４のようにモノゲルマンガスの流量を連続的に増減させてシリコンゲルマニウム膜７１を成膜した場合のシリコンゲルマニウム膜７１の厚み方向のゲルマニウム濃度分布を模式的に示すグラフである。図１６および図１７のグラフの横軸は、歪シリコン膜７２の表面からの深さ方向の距離（深さ）に対応する。図１６および図１７のグラフの縦軸はゲルマニウム濃度（Ｇｅ濃度）に対応する。
【０１０４】
シリコンゲルマニウム膜７１と歪シリコン膜７２との界面近傍におけるシリコンゲルマニウム膜７１のゲルマニウム濃度Ｙ１は、５〜４０％（原子％）であることが好ましく、より好ましくは１０〜３０％（原子％）、さらに好ましくは１５〜２５％（原子％）である。これにより、シリコンゲルマニウム膜７１上に、電子の移動度を向上させるのに最適な格子定数を有する歪シリコン膜７２を的確に形成でき、高速な半導体装置を製造することが可能となる。
【０１０５】
シリコンゲルマニウム膜７１中のゲルマニウム濃度のピーク値Ｙ２と上記ゲルマニウム濃度Ｙ１との差、すなわちＹ２−Ｙ１は、１〜４０％（原子％）であることが好ましく、より好ましくは３〜２０％（原子％）、さらに好ましくは５〜１０％（原子％）である。また、上記ゲルマニウム濃度Ｙ１に対する、シリコンゲルマニウム膜７１中のゲルマニウム濃度のピーク値Ｙ２の比、すなわちＹ２／Ｙ１は、１．０２〜９．０であることが好ましく、より好ましくは１．１〜３．０、さらに好ましくは１．２〜１．７である。これにより、後述するように、シリコンゲルマニウム膜７１中の歪、ストレスまたは応力を緩和でき、結晶欠陥を抑制したシリコンゲルマニウム膜７１および歪シリコン膜７２を形成することができる。このため、信頼性が高く、高性能の半導体装置を実現できる。
【０１０６】
また、ゲルマニウム濃度を変化または増減させる領域の厚みＴ１は、例えば１．５〜２μｍ程度であり、シリコンゲルマニウム膜７１のゲルマニウム濃度が均一な領域の厚みＴ２は、例えば１．５〜２μｍ程度である。また、階段状にゲルマニウム濃度を変化させる場合の各ステップの間隔は、例えば０．３〜０．５μｍ程度である。
【０１０７】
次に、シリコンゲルマニウム膜７１中の結晶欠陥を評価するために、シリコンゲルマニウム膜７１の最大貫通転位密度を測定した。最大貫通転位密度は、シリコンゲルマニウム膜７１および歪シリコン膜７２を形成した半導体ウエハ（半導体基板）７０を選択エッチングし、表面を金属顕微鏡で観察することによって求めた。その結果、本実施の形態に従って形成されたシリコンゲルマニウム膜７１の最大貫通転位密度は１×１０４ｃｍ−２以下程度であった。
【０１０８】
比較例として、シリコンゲルマニウム膜の成膜の初期段階からゲルマニウム濃度を階段状に増大させ、ゲルマニウム濃度が最大値に達した後は、ゲルマニウム濃度を減少させることなく一定となるようにシリコンゲルマニウム膜を成膜した場合（すなわち上記シリコンゲルマニウム膜６１の場合）についても最大貫通転位密度を測定した。この比較例の場合、最大貫通転位密度は１×１０６ｃｍ−２程度であった。
【０１０９】
従って、本実施の形態のように、シリコンゲルマニウム膜の成膜の初期段階からゲルマニウム濃度を階段状に増大させ、ゲルマニウム濃度が最大値に達した後、ゲルマニウム濃度が一旦減少するようにシリコンゲルマニウム膜７１を成膜することにより、最大貫通転位密度を小さくすることができる。このため、シリコンゲルマニウム膜７１やその上に形成される歪シリコン膜７２の欠陥密度を低減することが可能となる。これにより、半導体装置の信頼性を向上できる。また、半導体装置の製造歩留まりも向上できる。
【０１１０】
上記のように、シリコンゲルマニウム膜７１の厚み方向のゲルマニウム濃度を半導体ウエハ（半導体基板）７０側の界面からシリコンゲルマニウム膜７１の内部方向に徐々に増大させると、シリコンゲルマニウム膜７１中でストレスまたは応力が同一方向に印加され、応力が累積される。本実施の形態のように、ゲルマニウム濃度がピークに達した後にゲルマニウム濃度を低下させることで、順ステップグレーデッド領域で累積された応力を逆ステップグレーデッド領域付近で緩和することができる。このため、シリコンゲルマニウム膜７１と歪シリコン膜７２との界面近傍でのシリコンゲルマニウム膜７１の欠陥を減少させることが可能となる。これにより、欠陥の少ない下地シリコンゲルマニウム膜７１上に歪シリコン膜７２をエピタキシャル成長させることが可能となる。このため、歪シリコン膜７２中の欠陥の発生も抑制できる。なお、このような効果は、シリコンゲルマニウム膜７１のゲルマニウム濃度がピークを形成した後、シリコンゲルマニウム膜７１と歪シリコン膜７２との界面方向にゲルマニウム濃度を階段状に減少させた場合（図１６のゲルマニウム濃度分布の場合に対応）も、あるいは連続的に減少させた場合（図１７のゲルマニウム濃度分布の場合に対応）も、同様に得ることができる。
【０１１１】
次に、本実施の形態に従ってシリコンゲルマニウム膜７１を形成した半導体ウエハ（半導体基板）７０の表面粗度を測定した。ここでは、半導体ウエハ７０上にシリコンゲルマニウム膜７１および歪シリコン膜７２を形成し、その表面（歪シリコン膜表面）の表面粗度をＡＦＭ（atomic force microscopy）によって測定し、表面粗度のＲＭＳ（root mean square）を計算した。薄い歪シリコン膜７２の表面粗度は、下地のシリコンゲルマニウム膜７１の表面粗度に依存する。
【０１１２】
本実施の形態に従ってシリコンゲルマニウム膜７１を形成すると、シリコンゲルマニウム膜７１の成膜温度が７７７℃の場合、表面粗度のＲＭＳは３．６ｎｍであり、シリコンゲルマニウム膜７１の成膜温度が８００℃の場合、表面粗度のＲＭＳは２．５ｎｍであった。
【０１１３】
比較例として、シリコンゲルマニウム膜の成膜の初期段階からゲルマニウム濃度を階段状に増大させ、ゲルマニウム濃度が最大値に達した後は、ゲルマニウム濃度を減少させることなく一定となるようにシリコンゲルマニウム膜を成膜した場合（すなわち上記シリコンゲルマニウム膜６１の場合）についても表面粗度のＲＭＳを測定した。ただしシリコンゲルマニウム膜６１の成膜温度は７７７℃である。この比較例の場合、表面粗度のＲＭＳは４．１ｎｍであった。
【０１１４】
従って、本実施の形態のように、シリコンゲルマニウム膜の成膜の初期段階からゲルマニウム濃度を階段状に増大させ、ゲルマニウム濃度が最大値に達した後、ゲルマニウム濃度が一旦減少するようにシリコンゲルマニウム膜７１を成膜することにより、表面粗度を小さくすることができる。このため、シリコンゲルマニウム膜７１およびその上に形成される歪シリコン膜７２の表面粗度を小さくでき、半導体装置の信頼性を向上することが可能になる。また、半導体装置の製造歩留まりも向上できる。また、シリコンゲルマニウム膜７１の成膜温度を高くすることで、表面粗度を更に小さくすることもできる。なお、このような効果は、シリコンゲルマニウム膜７１のゲルマニウム濃度がピークを形成した後、シリコンゲルマニウム膜７１と歪シリコン膜７２との界面方向にゲルマニウム濃度を階段状に減少させた場合（図１６のゲルマニウム濃度分布の場合に対応）も、あるいは連続的に減少させた場合（図１７のゲルマニウム濃度分布の場合に対応）も、同様に得ることができる。
【０１１５】
図１８は、本実施の形態に従って形成されたシリコンゲルマニウム膜７１上に形成した歪シリコン膜７２の格子定数の伸び率を測定した結果を示すグラフである。図１８のグラフの横軸は、シリコンゲルマニウム膜７１と歪シリコン膜７２の界面近傍でのシリコンゲルマニウム膜７１のゲルマニウム濃度（図１６および図１７のグラフのＹ１）に対応する。図１８のグラフの縦軸は、歪シリコン膜７２の格子定数のｘｙ方向（半導体ウエハ７０の主面に平行な面内方向）の伸び率に対応し、通常のシリコン単結晶の格子定数を１とした相対値で示してある。また、図１８のグラフ中の黒丸が、歪シリコン膜７２の格子定数の実測値に対応し、グラフ中の直線はシリコンゲルマニウムの格子定数とゲルマニウム濃度の関係を示す理論値（立方晶歪緩和時）に対応する。
【０１１６】
図１８のグラフから分かるように、歪シリコン膜７２の格子定数実測値は、シリコンゲルマニウムの格子定数とゲルマニウム濃度の関係を示す理論直線にほぼ一致している。すなわち、歪シリコン膜７２の格子定数は、下地層であるシリコンゲルマニウム膜７１の格子定数に対応して伸びた（歪んだ）格子定数を有している。従って、本実施の形態に従って形成された歪シリコン膜７２は、下地シリコンゲルマニウム膜７１のゲルマニウム濃度（Ｙ１）に対応した歪みを有し、かつシリコンゲルマニウム膜７１は十分に歪みが緩和されていることが確認できる。
【０１１７】
次に、シリコンゲルマニウム膜７１を形成する前の半導体ウエハ（半導体基板）７０の処理方法について説明する。以下のような処理を行った後に、シリコンゲルマニウム膜７１を半導体ウエハ７０上にエピタキシャル成長させるとより好ましい。なお、以下の処理方法は、前記実施の形態１において、シリコンゲルマニウム膜２１を形成する前の半導体ウエハ（半導体基板）１２の処理方法として適用することもでき、そのような処理を行った後にシリコンゲルマニウム膜２１を半導体ウエハ１２上にエピタキシャル成長させるとより好ましいことはもちろんである。
【０１１８】
例えば、水素ガスのような還元性雰囲気中で半導体ウエハ７０を例えば１０４０℃に加熱（前加熱処理）することで、半導体ウエハ７０の表面の自然酸化膜を除去し、半導体ウエハ７０の表面を清浄化することができる。これにより、半導体ウエハ７０の清浄な表面上にシリコンゲルマニウム膜７１をエピタキシャル成長することが可能になる。
【０１１９】
また、上記前加熱処理によって自然酸化膜を除去した後、処理室２内にモノシランガス（ＳｉＨ４）を導入しかつ半導体ウエハ７０を例えば９８０℃で加熱して半導体ウエハ７０上に薄いシリコン膜７０ａをエピタキシャル成長させ、清浄なシリコン表面を形成することもできる。図１３に従って説明された上記実施の形態では、この処理が行われている。
【０１２０】
あるいは、塩化水素（ＨＣｌ）ガスを処理室２内に導入しかつ半導体ウエハ７０を例えば９００℃で加熱して半導体ウエハ７０表面をエッチングし、半導体ウエハ７０の表面の自然酸化膜を除去することもできる。この工程は、半導体ウエハ７０の温度を１０００℃以下に抑えなければならない場合などに特に有効である。
【０１２１】
あるいは、上記のように半導体ウエハ７０の表面を清浄化するために前加熱処理を行った後、更に上記のように塩化水素ガスを処理室２内に導入して半導体ウエハ７０表面のエッチングを行うこともできる。
【０１２２】
あるいは、上記のように半導体ウエハ７０の表面を清浄化するために上記前加熱処理を行った後、更に上記のように塩化水素ガスを処理室２内に導入して半導体ウエハ７０表面のエッチングを行い、その後上記のように半導体ウエハ７０上に薄いシリコン膜７０ａをエピタキシャル成長させることもできる。
【０１２３】
これらの表面処理方法は、半導体ウエハ７０上にシリコンゲルマニウム膜７１を形成する場合について述べたが、半導体ウエハ７０上に既に形成されたシリコンゲルマニウム膜７１上に、更にシリコンゲルマニウム膜やシリコン膜を形成する際の表面処理方法としても有効である。また、例えばシリコンゲルマニウム膜７１の表面をＣＭＰ（Chemical Mechanical Polishing）などで研磨した後に、更にシリコンゲルマニウム膜やシリコン膜を形成する際の表面処理方法としても有効である。
【０１２４】
また、上記実施の形態では、シリコンソースガスとしてモノシラン（ＳｉＨ４）ガスを用いたが、ＳｉＨ４ガスの代わりにＳｉＨ２Ｃｌ２ガスをシリコンソースガスとして用いることもできる。これにより、シリコンゲルマニウム膜７１および歪シリコン膜７２の成長速度をより向上したり、異物発生を抑制することが可能となる。
【０１２５】
また、シリコンソースガスとして最初にＳｉＨ２Ｃｌ２ガスを用い、シリコンゲルマニウム膜７１の成膜の最終段階（例えば図１３のグラフの時間ｔ１２〜ｔ１３の間の最後の数分間）と歪シリコン膜７２の成膜段階（時間ｔ１３〜ｔ１４）とにおけるシリコンソースガスをモノシラン（ＳｉＨ４）ガスに切り換えることもできる。これにより、成長した膜の表面をより平坦にすることができる。また、歪シリコン膜７２のみにモノシランガスを用いても効果がある。
【０１２６】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１２７】
前記実施の形態では、ＭＩＳＦＥＴを有する半導体装置について説明したが、本発明は、これに限定されるものではなく、シリコンゲルマニウム膜を形成した種々の半導体装置の製造方法および半導体装置に適用することができる。たとえば、バイポーラ素子のベース部分としてＳｉＧｅ膜を選択的に形成することも可能である。
【産業上の利用可能性】
【０１２８】
本発明は、半導体基板上にシリコンゲルマニウム膜を形成した半導体装置の製造方法および半導体装置に適用できる。
【図面の簡単な説明】
【０１２９】
【図１】本発明の一実施の形態である半導体装置の製造工程で用いられる半導体製造装置の概念的な構造を示す一部切欠き正面図である。
【図２】図１の半導体製造装置の一部切欠き上面図である。
【図３】図１の半導体製造装置のガスノズルの先端付近の構造を概念的に示す側面図である。
【図４】図３のガスノズルの上面図である。
【図５】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図６】図５に続く半導体装置の製造工程中における要部断面図である。
【図７】図６に続く半導体装置の製造工程中における要部断面図である。
【図８】図７に続く半導体装置の製造工程中における要部断面図である。
【図９】図８に続く半導体装置の製造工程中における要部断面図である。
【図１０】本発明の他の実施の形態である半導体装置の製造工程で用いられる半導体製造装置の説明図である。
【図１１】半導体ウエハ上にシリコンゲルマニウム膜とシリコン膜を形成した状態を概念的に示す断面図である。
【図１２】本発明の他の形態である半導体装置の製造工程中の要部断面図である。
【図１３】シリコンゲルマニウム膜および歪シリコン膜の形成工程における半導体ウエハの温度と成膜装置へ導入するモノゲルマン（ＧｅＨ４）ガスの流量とを示すグラフである。
【図１４】シリコンゲルマニウム膜および歪シリコン膜の形成工程における半導体ウエハの温度と成膜装置へ導入するモノゲルマン（ＧｅＨ４）ガスの流量とを示すグラフである。
【図１５】シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布を示すグラフである。
【図１６】シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布を模式的に示すグラフである。
【図１７】シリコンゲルマニウム膜の厚み方向のゲルマニウム濃度分布を模式的に示すグラフである。
【図１８】シリコンゲルマニウム膜上に形成した歪シリコン膜の格子定数の伸び率を測定した結果を示すグラフである。
【符号の説明】
【０１３０】
１  半導体製造装置
２  処理室
３  サセプタ
３ａ  サセプタ回転方向
４  サセプタ支持台
５  コイルカバー
６  高周波コイル
７  ガスノズル
７ａ  孔（ガスノズルの孔）
８  ガス排気口
９  ベースプレート
１０  ベルジャ
１０ａ  石英ベルジャ
１０ｂ  ステンレス製ベルジャ
１０ｃ  覗窓
１１  ベルジャパージ部
１２  半導体ウエハ（半導体基板）
１３  ガス放出方向
１３ａ  ガスの流れ
２１  シリコンゲルマニウム膜（ＳｉＧｅ膜）
２２  シリコン膜（歪シリコン膜）
２３  素子分離領域
２４  ゲート絶縁膜
２５  シリコンゲルマニウム膜
２６  タングステンシリサイド（ＷＳｉ２）膜
２７  ゲート電極
２８  ｎ型半導体領域（ソース、ドレイン）
２９  ｎチャネル型のＭＩＳＦＥＴ
３０  層間膜絶縁膜
３１  コンタクトホール
３２  プラグ
３３  配線（第１層配線）
３４  層間絶縁膜
４１  半導体製造装置
４２  処理室
４３  サセプタ
４４  サセプタ支持部
４５  コイルカバー
４６  高周波コイル
４７  ガスノズル
４８  ガス排気口
４９  ベースプレート
５０  ベルジャ
５２  半導体ウエハ（半導体基板）
５３  ガスの流れ
６０  半導体ウエハ（半導体基板）
６１  シリコンゲルマニウム膜
６２  シリコン膜（歪シリコン）膜
７０  半導体ウエハ（半導体基板）
７０ａ  シリコン膜
７１  シリコンゲルマニウム膜（ＳｉＧｅ膜）
７２  シリコン膜（歪シリコン膜）
【図１】
0004696037.tif 000002
【図２】
0004696037.tif 000003
【図３】
0004696037.tif 000004
【図４】
0004696037.tif 000005
【図５】
0004696037.tif 000006
【図６】
0004696037.tif 000007
【図７】
0004696037.tif 000008
【図８】
0004696037.tif 000009
【図９】
0004696037.tif 000010
【図１０】
0004696037.tif 000011
【図１１】
0004696037.tif 000012
【図１２】
0004696037.tif 000013
【図１３】
0004696037.tif 000014
【図１４】
0004696037.tif 000015
【図１５】
0004696037.tif 000016
【図１６】
0004696037.tif 000017
【図１７】
0004696037.tif 000018
【図１８】
0004696037.tif 000019