(57)【特許請求の範囲】
【請求項１】
設計・製造の各部署の各コンピュータにおいて定期的又は更新イベントの発生により前記各部署のコンピュータ内で更新された情報を、前記各部署のコンピュータ内の情報の更新に応答してネットワークを介して記憶する情報記憶部と、
前記更新された情報から特性値を特定するための搭載ルールを記憶し、該搭載ルールに従って前記特性値を抽出する要因情報抽出部と、
前記特性値を持つ歩留り要因情報を管理する要因情報管理部と、
前記歩留り要因情報から欠陥感知面積を算出する欠陥感知面積算出部と、
チップに対応する歩留り要因情報を前記管理部から取得し、該歩留り要因情報と前記欠陥感知面積により予測歩留り値を算出する予測歩留り値算出部と、
を備えたことを特徴とする歩留り予測システム。
【請求項２】
前記要因情報管理部は、チップの製造プロセスの管理情報として工場能力を記憶し、
前記予測歩留り値算出部は、前記歩留り要因情報と前記欠陥感知面積と前記工場能力とに基づいて前記予測歩留り値を算出することを特徴とする請求項１記載の歩留り予測システム。
【請求項３】
前記歩留り要因情報は特性別のメモリ，セル，マクロの面積データを含み、
前記欠陥感知面積算出部は、前記メモリの面積データに基づいてチップに含まれるメモリ特性別の総面積を算出し、グリッド別セル面積比からチップのセル敷き詰め度と欠陥要因となるマクロの面積から欠陥密度を算出し、前記総面積と前記欠陥密度とに基づいて前記欠陥感知面積を算出する、
ことを特徴とする請求項１又は請求項２に記載の歩留り予測システム。
【請求項４】
前記要因情報管理部は、記憶した各種の歩留り要因情報を、複数のキーワードにより関連づけて記憶することを特徴とする請求項１，請求項２又は請求項３記載の歩留り予測システム。
【請求項５】
チップの実績測定結果に基づいて前記歩留り要因情報を変更するフィードバック部を備えたことを特徴とする請求項１，請求項２，請求項３又は請求項４に記載の歩留り予測システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歩留り予測システムに関するものである。
【背景技術】
【０００２】
一般に、半導体集積回路装置（ＬＳＩ）は、ウェハを切断することにより得られ、１枚のウェハから複数のＬＳＩチップが形成される。１枚のウェハに形成された全てのチップが良品であることは少ない。このため、所望の数のＬＳＩチップを得るために、ウェハ上に形成されたチップの数に対する良品の数の割合、つまり歩留りを考慮した数のウェハが製造ラインに投入される。例えば、１枚のウェハ上に５０個のＬＳＩが形成され、その内の３０個が良品、即ち歩留りが６０％の場合、１００個のＬＳＩチップを得るためには４枚のウェハを製造ラインに投入すればよい。
【０００３】
歩留りは、製造の結果から得られる値であるが、製品（ＬＳＩ）の製造開始時、更には製造計画の立案時に用いられる。このため、新規製品を製造する時や製品を改訂した時等では、工程の早い段階において歩留り値を予測する必要があり、精度の高い予測歩留り値を求めることが要求されている。このため、例えば、特許文献１には、製品Ｂとは配線パターンが異なるが、製造プロセスが同じである製品Ａの実測データを用い、製品Ｂの歩留りを算出するシステムが開示されている。従って、このシステムでは、製品Ｂの製造を開始する前に歩留り予測を行うことができる。
【特許文献１】特開２００２−７６０８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、製造プロセスが同じであっても、チップの回路構成によって歩留り値が変わる場合がある。歩留り値が変わる要因には、例えば、ＬＳＩチップにおけるメモリの有無、メモリの容量（面積）、メモリの冗長回路の有無、セルの敷き詰め率等がある。ＬＳＩチップに搭載しているメモリの種類やセルのグリッド仕様やマクロの種類と各種類別の面積値や占有率（チップ面積に対するメモリ面積の割合）により歩留り値が異なる。従って、上記システムでは、歩留り値を精度良く求めることができない場合がある。
【０００５】
このため、メモリの搭載面積やセル面積などの設計工程で設定されるデータを使用することで、歩留り値を精度良く予測することが考えられる。しかしながら、歩留り値の予測に用いることが可能なデータは、設計工程・製造工程の各部署において蓄積されるのみであった。例えば、上記システムにて歩留り値の算出に用いられる実測データは、検査工程において得られる。ＬＳＩに搭載されるメモリのデータ（面積、特性等）はメモリのライブラリデータを生成する部署において設定される。このため、歩留り値を算出する担当者は、各部署のデータを個別に収集しなければならない。また、データを一旦収集しても、仕様変更などがあった場合、データを再収集しなければならない。担当者が収集する場合、データの収集先が異なる場合があるため、担当者によって歩留り値がばらつく、つまり精度良い歩留り値をえることができなかった。同様にセルやマクロの面積、特性もこれを生成する部署において設定されるため同様の問題が発生する。
【０００６】
本発明は上記問題点を解決するためになされたものであって、その目的は、精度の良い予測歩留り値を算出することが可能な歩留り予測システムを提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明によれば、歩留り予測システムは、設計・製造の各部署の各コンピュータにおいて定期的又は更新イベントの発生により前記各部署のコンピュータ内で更新された情報を、前記各部署のコンピュータ内の情報の更新に応答してネットワークを介して記憶する情報記憶部と、前記更新された情報から特性値を特定するための搭載ルールを記憶し、該搭載ルールに従って前記特性値を抽出する要因情報抽出部と、前記特性値を持つ歩留り要因情報を管理する要因情報管理部と、前記歩留り要因情報から欠陥感知面積を算出する欠陥感知面積算出部と、チップに対応する歩留り要因情報を前記管理部から取得し、該歩留り要因情報と前記欠陥感知面積により予測歩留り値を算出する予測歩留り値算出部と、を備えてなる。
【０００８】
従って、設計・製造の各部署の各コンピュータに分散したデータを一局収集し、この収集したデータから予測歩留り値を算出することで、分散したデータの問い合わせが不要であり、また問い合せデータの不足、問い合せデータの間違いなどが発生しないため、精度の高い予測歩留り値を得ることができる。収集した情報から特性値を特定するための搭載ルールを搭載したことで、特性値特定の工数が削減され、特定の際のミスを防止することができる。欠陥感知面積は、チップの回路構成や層構成などの特性で異なる欠陥密度を平坦化した欠陥影響面積であり、この欠陥感知面積を用いることで、搭載しているメモリの種類や占有率によらずに予測歩留り値を算出することができる。
【０００９】
請求項２に記載の発明によれば、前記要因情報管理部は、チップの製造プロセスの管理情報として工場能力を記憶し、前記予測歩留り値算出部は、前記歩留り要因情報と前記欠陥感知面積と前記工場能力とに基づいて前記予測歩留り値を算出する。従って、工場能力を考慮することにより、高精度な予測歩留り値を得ることができる。
【００１０】
請求項３に記載の発明によれば、前記歩留り要因情報は特性別のメモリの面積データを含み、前記欠陥感知面積算出部は、前記メモリの面積データに基づいてチップに含まれる特性別のメモリ総面積を算出し、またセル面積と搭載ルールからセル特性（グリッド仕様）別のセル総面積からセルの敷き詰め度による欠陥密度を算出し、さらに、歩留り要因となるマクロ種を搭載ルールから得て、これの面積を算出し、前記特性別メモリ面積と前記欠陥密度と前記歩留り要因有無別のマクロ面積とに基づいて前記欠陥感知面積を算出する。従って、チップの回路構成や層構成などの特性で異なる欠陥密度を平坦化した欠陥影響面積を精度良く算出することができる。
【００１１】
請求項４に記載の発明によれば、前記要因情報管理部は、記憶した各種の歩留り要因情報を、複数のキーワードにより関連づけて記憶する。従って、要因情報管理部に記憶された複数の情報に対して、情報毎にキーワードを用いて検索する必要が無く、予測歩留り値の算出に必要な情報を容易に得ることができる。
【００１２】
請求項５に記載の発明によれば、フィードバック部は、チップの実績測定結果に基づいて前記歩留り要因情報を変更する。従って、実績測定結果、つまり製造結果をフィードバックすることで、要因情報を常に最新の状態にすることができ、精度良い予測歩留り値を算出することができる。
【発明の効果】
【００１３】
以上記述したように、本発明によれば、精度の良い予測歩留り値を算出することが可能な歩留り予測システムを提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を具体化した一実施形態を図１及び図２に従って説明する。
図１に示すように、歩留り予測システム１１は、設計・製造工程の各部署に備えられたコンピュータ１２〜１６とネットワーク１８を介して相互に接続されている。歩留り予測システム１１及びコンピュータ１２〜１６は、それぞれ記憶装置１１ａ〜１６ａを有している。
【００１５】
各部署のコンピュータ１２〜１６は、定期的又はデータの更新イベントが発生した（データが更新された）場合、記憶装置１２ａ〜１６ａに格納されたデータから歩留り値の予測に必要なデータ（必要情報）を抽出し、該データを歩留り予測システム１１に送信する。従って、歩留り予測システム１１は、各部署のコンピュータ１２〜１６の記憶装置１２ａ〜１６ａに格納されたデータを収集し、該収集したデータに基づいて予測歩留り値を算出する。
【００１６】
コンピュータ１２は、チップ開発計画部署のコンピュータであり、記憶装置１２ａに格納されたデータは企画書帳票データを含む。コンピュータ１２は、企画書帳票データから必要情報としての開発企画書データを抽出し、該開発企画書データを所定の手順（例えばｆｔｐ）に従って歩留り予測システム１１に送信する。
【００１７】
コンピュータ１３は、メモリ・セル・マクロ作成部署のコンピュータであり、記憶装置１３ａに格納されたデータはメモリやセルのライブラリ管理情報（Ｌｉｂ管理情報）を含む。コンピュータ１３は、Ｌｉｂ管理情報から必要情報としてのメモリやセルのライブラリ情報（Ｌｉｂ情報）に使用した各種搭載ルールを抽出し、該抽出したデータを歩留り予測システム１１に送信する。
【００１８】
コンピュータ１４は、チップデータ作成部署（レイアウトデータ設計部署）のコンピュータであり、記憶装置１４ａに格納されたデータは作成ログを含む。コンピュータ１４では、品種開発担当者が記憶装置１３ａから必要なライブラリを取得し、これとチップに搭載するマクロや他データからレイアウトデータを作成するが、この過程で発生する作成ログからチップ作成に必要となったメモリ，セル，マクロ情報や配線層名、配線ルールを抽出し、該チップ作成情報を歩留り予測システム１１に送信する。
【００１９】
コンピュータ１５は、ＬＳＩの製造に用いられるマスクを発注する部署のコンピュータであり、記憶装置１５ａに格納されたデータはマスクのオーダ帳票データを含む。コンピュータ１５は、オーダ帳票データから必要情報としてのマスク情報を抽出し、該マスク情報を歩留り予測システム１１に送信する。
【００２０】
コンピュータ１６は、チップの試作を発注する部署のコンピュータであり、記憶装置１６ａに格納されたデータはオーダ帳票データを含む。コンピュータ１６は、オーダ帳票データから必要情報としてのチップ試作情報を抽出し、該チップ試作情報を歩留り予測システム１１に送信する。
【００２１】
歩留り予測システム１１は、受信した各種必要情報から歩留り要因情報を生成し、各種歩留り要因情報を並列的に関連づけた歩留り要因データベース（ＤＢ）を作成する。そして、歩留り予測システム１１は、歩留り要因ＤＢに格納された歩留り要因情報に基づいて予測歩留り値を算出する。
【００２２】
歩留り予測システム１１は、パーソナルコンピュータ、ワークステーション等の汎用的な目的で使用される１つ又は複数の計算機上で実行されるコンピュータプログラムにより実現する。計算機は、処理装置、主記憶装置、入出力装置などから構成され、記憶装置１２ａ〜１６ａを持つコンピュータ１２〜１６からネットワーク接続されて前記記憶装置に格納されたデータが提供される。
【００２３】
記憶装置１２ａ〜１６ａに格納され、該装置から提供された情報は、可搬型媒体から直接計算機の主記憶装置にロードされ、または可搬型媒体から一旦記憶装置１１ａにコピーまたはインストール後に主記憶装置にロードされ使用される。また、ネットワーク接続された他の装置に格納されて提供された場合も、他の装置からネットワークを経由して受信後に記憶装置１１ａにコピーまたはインストールされ、主記憶装置にロードされ使用されるものである。
【００２４】
コンピュータ１２〜１６は、歩留り予測システム１１と同様に構成されている。尚、コンピュータ１２〜１６を各部署に複数備えても良い。各記憶装置１２ａ〜１６ａは、複数のコンピュータに接続された記憶装置から構成しても良く、又サーバの記憶装置により実現しても良い。
【００２５】
次に、歩留り予測システム１１の機能構成を図２に従って詳述する。
歩留り予測システム１１は、情報記憶部２０、要因情報抽出部３０、要因情報管理部４０、欠陥感知面積算出部５０、予測歩留り値算出部６０、フィードバック部７０を備えている。
【００２６】
情報記憶部２０は、図１に示す各コンピュータ１１〜１６から送信されたデータ（必要情報）を受信し記憶する。つまり、情報記憶部２０は、必要情報としての開発企画書データ２１、セル・メモリライブラリ（Ｌｉｂ）情報２２、チップ作成情報２３、マスク情報２４、チップ試作情報２５を受信し、これらを記憶する。尚、各情報２１〜２５は、記憶装置１１ａに記憶される。
【００２７】
要因情報抽出部３０は、設計情報のルールとして、セル名ルール３１，メモリ特性ルール３２，配線層名ルール３３，チップ特性ルール３４，チップ名ルール３５を搭載している。セル名ルール３１はセルグリッド特性の特定のためのルールであり、メモリ特性ルール３２は世代、ポート種、代用ＢＩＴの有無の特定のためのルールである。配線層名ルール３３は、欠陥要因層の特定のルールであり、チップ特性ルール３４は配線ピッチの特定のためのルールであり、チップ名ルール３５は品種名の特定のためのルールである。
【００２８】
要因情報抽出部３０は、情報２１〜２５と搭載ルール３１〜３５とを照合し、一致する情報を歩留り要因情報として抽出する。要因情報抽出部３０は、情報記憶部２０に記憶された各情報２１〜２５から、歩留り要因情報として、品種管理データ４１，セル・メモリ回路特性データ４２，使用セル・メモリ・マクロ一覧データ４３，層構成データ４４，チップ特性情報データ４５，回路特性別面積データ４６を生成する。
【００２９】
品種管理データ４１は、品種名、チップ名ＴＰ番号、設計手法、製造プロセル等の管理情報（プロセス習熟度、ラインクリーン度）を含む。セル・メモリ回路特性データ４２は、使用されるセル・メモリの回路特性データを含む。使用セル・メモリ・マクロ一覧データ４３は、使用されるセル・メモリ・マクロの名称データを含む。層構成データ４４は、使用する層名リストを含む。チップ特性情報データ４５は、チップサイズ、薄膜使用可否の情報を含む。回路特性別面積データ４６は、特性別のセル・メモリ・マクロの面積データ（セル・メモリ・マクロ毎の面積の総和）を含む。
【００３０】
要因情報管理部４０は、セル・メモリ回路特性データ４２と使用セル・メモリ・マクロ一覧データ４３と回路特性別面積データ４６とを互いに関連づける。更に、要因情報管理部４０は、品種管理データ４１，層構成データ４４，チップ特性情報データ４５，回路特性別面積データ４６を、情報管理キーワードにより関連づける。キーワードには、例えば品種番号、チップ名、ＴＰ番号が用いられる。従って、要因情報管理部４０は、品種管理データ４１，セル・メモリ回路特性データ４２，使用セル・メモリ・マクロ一覧データ４３，層構成データ４４，チップ特性情報データ４５，回路特性別面積データ４６データベースとして管理する。これにより、全てのキーワードを知らなくても、必要な情報を検索により得ることができる。
【００３１】
欠陥感知面積算出部５０は、品種名、チップ名、ＴＰ番号、設計手法、製造プロセスの情報に基づき、プロセス・マスク・マクロ・セル・メモリの特性別の欠陥密度を算出する。欠陥感知面積算出部５０は、グリッド別面積比からロジック部に敷き詰められたセルの敷き詰め度（面積）による欠陥密度を算出する。更に、欠陥感知面積算出部５０は、上記欠陥密度からチップの欠陥感知面積を算出する。
【００３２】
欠陥感知面積は、回路特性や層構成等の種々特性で異なる欠陥密度を、所定の基準に対して平坦化した面積（欠陥影響面積）である。これは、複数のチップに付着するゴミが同じ分布であるとしても搭載しているメモリの種類やその占有率により各チップの歩留りは異なるためである。欠陥感知面積算出部５０は、チップの特性毎に該チップに含まれるメモリの面積の総和を算出し、該総和面積と欠陥密度とに基づいて欠陥感知面積を算出する。
【００３３】
予測歩留り値算出部６０は、問い合わせされたチップに対して、歩留り要因ＤＢを検索し、必要な情報の全てを各データ４１〜４６から抽出する。更に、予測歩留り値算出部６０は、公知の算出モデルを複数記憶しており、チップの管理情報から適用する算出モデルを決定する。そして、予測歩留り値算出部６０は、決定した公知の算出モデルのパラメータに歩留り要因ＤＢから抽出した情報、欠陥感知面積、工場能力（ライン習熟度、クリーン度）を設定し、該算出モデルにより予測歩留り値を算出する。
【００３４】
フィードバック部７０は、チップの実績測定をデータに基づき、設計手法、製造プロセスに対するフィードバックを行う。フィードバック部７０は、チップの試験部署から実績測定結果を取得し、該実績測定結果を設計手法・製造プロセスにフィードバックする。設計手法には、回路特性（セル特性、メモリ特性、配線層、チップ特性）別の歩留り欠陥係数を含む。製造プロセスは、工場能力係数（欠陥度、ラインクリーン度、プロセス習熟度）を含む。つまり、フィードバック部７０は、チップの実績測定データに基づき、歩留り要因ＤＢに含まれるデータ４１〜４６を更新する。
【００３５】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）歩留り予測システム１１は、設計・製造の各部署の情報２１〜２５を収集記憶する情報記憶部２０と、収集された情報２１〜２５から特性値を特定するための搭載ルール３１〜３５を記憶し、該ルール３１〜３５に従って特性値を抽出する要因情報抽出部３０と、特性値を持つ歩留り要因情報４１〜４６を管理する要因情報管理部４０とを備えた。従って、設計・製造の各部署に分散したデータを一局収集し、この収集したデータから予測歩留り値を算出することで、分散したデータの問い合わせが不要であり、また問い合せデータの不足、問い合せデータの間違いなどが発生しないため、精度の高い予測歩留り値を得ることができる。また、収集した情報から特性値を特定するためのルールを搭載したことで、特性値特定の工数が削減され、特定の際のミスを防止することができる。
【００３６】
（２）歩留り予測システム１１は、歩留り要因情報４１〜４６から欠陥感知面積を算出する欠陥感知面積算出部５０と、チップに対応する歩留り要因情報を管理部４０から取得し、該歩留り要因情報と欠陥感知面積により予測歩留り値を算出する予測歩留り値算出部６０とを備えた。欠陥感知面積は、チップの回路構成や層構成などの特性で異なる欠陥密度を平坦化した欠陥影響面積である。従って、この欠陥感知面積を用いることで、搭載しているメモリの種類や占有率によらずに予測歩留り値を算出することができる。
【００３７】
（３）要因情報管理部４０は、チップの製造プロセスの管理情報として工場能力を記憶し、予測歩留り値算出部６０は、歩留り要因情報と欠陥感知面積と工場能力とに基づいて予測歩留り値を算出する。従って、工場能力を考慮することにより、高精度な予測歩留り値を得ることができる。
【００３８】
（４）歩留り要因情報は特性別のメモリの面積データを含み、欠陥感知面積算出部５０は、メモリの面積データに基づいてチップに含まれるメモリの総面積を算出し、チップのグリッド別面積比からセルの敷き詰め度による欠陥密度を算出し、総面積と欠陥密度とに基づいて欠陥感知面積を算出する。従って、チップの回路構成や層構成などの特性で異なる欠陥密度を平坦化した欠陥影響面積を精度良く算出することができる。
【００３９】
（５）要因情報管理部４０は、記憶した各種の歩留り要因情報を、複数のキーワードにより関連づけて記憶する。従って、要因情報管理部４０に記憶された複数の情報に対して、情報毎にキーワードを用いて検索する必要が無く、全てのキーワードが判明していなくても、予測歩留り値の算出に必要な情報を容易に得ることができる。
【００４０】
（６）フィードバック部７０は、チップの実績測定結果に基づいて歩留り要因情報を変更する。従って、実績測定結果、つまり製造結果をフィードバックすることで、要因情報を常に最新の状態にすることができ、精度良い予測歩留り値を算出することができる。
【００４１】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態では、各コンピュータ１２〜１６において各部署の情報から必要情報を抽出するようにしたが、歩留り予測システム１１において必要情報を抽出するようにしてもよい。
【００４２】
・上記実施形態では、各コンピュータ１２が定期的又はイベントに応答して必要情報を歩留り予測システム１１に送信する構成としたが、歩留り予測システム１１が定期的又はイベントに応答して各コンピュータ１２に送信要求を送信し、各コンピュータ１２〜１６はその送信要求に応答して必要情報を歩留り予測システム１１に送信する構成としても良い。
【図面の簡単な説明】
【００４３】
【図１】設計・製造部署におけるネットワークシステムの概略構成図である。
【図２】歩留り予測システムの概略構成図である。
【符号の説明】
【００４４】
２０  情報記憶部
２１〜２５  情報
３０  要因情報抽出部
３１〜３５  搭載ルール
４０  要因情報管理部
４１〜４６  要因情報
５０  欠陥感知面積算出部
６０  予測歩留り値算出部
７０…フィードバック部
【図１】
0004704825.tif 000002
【図２】
0004704825.tif 000003