(57)【特許請求の範囲】
【請求項１】
第１及び第２の端子を有する負荷と；
第１の基準の大きさが第２の基準の大きさよりも高い、該第１及び該第２の基準と；
前記第１及び第２の基準を前記負荷に相互接続する複数の電気的に制御されたスイッチと；及び
ナイキスト周波数よりも高い速度で前記複数のスイッチを制御することにより、入力信号に従って前記負荷への電力を制御する波形発生器と、を備え、それにより、少なくとも第１のスイッチが、前記第１の基準を前記第１の端子に前記負荷への電力の粗制御のために供給するように制御されるように構成され、かつ、少なくとも第２のスイッチが、前記第２の基準を前記第２の端子に前記負荷への電力の微制御のために供給するように制御されるように構成される、ことを特徴とするスイッチング増幅器。
【請求項２】
前記複数のスイッチが接続される前記負荷のいずれかの側に直列に接続されたフィルタを更に含んでいることを特徴とする請求項１に記載のスイッチング増幅器。
【請求項３】
前記第１及び第２の基準は、電圧基準であることを特徴とする請求項１に記載のスイッチング増幅器。
【請求項４】
前記第１及び第２の基準は、電流基準であることを特徴とする請求項１に記載のスイッチング増幅器。
【請求項５】
前記第１及び第２の基準は、電力基準であることを特徴とする請求項１に記載のスイッチング増幅器。
【請求項６】
前記第１及び第２の基準は、静的であることを特徴とする請求項１に記載のスイッチング増幅器。
【請求項７】
前記第１及び第２の基準は、動的であることを特徴とする請求項１に記載のスイッチング増幅器。
【請求項８】
前記第１の基準の大きさは、２のベキであるファクタだけ前記第２の基準の大きさより高いことを特徴とする請求項１に記載のスイッチング増幅器。
【請求項９】
接地に前記負荷のいずれかの側で直列に接続された電気的に制御されたスイッチを更に含んでいることを特徴とする請求項１に記載のスイッチング増幅器。
【請求項１０】
両側に直列に接続されたフィルタを有する負荷と；
それぞれが異なる大きさの、複数の基準と；
両方のフィルタを通して各基準を前記負荷に相互接続する複数の電気的に制御されたスイッチと；
入力と；及び
前記フィルタを通して前記負荷の両側へのエネルギーの粗及び微制御のために前記複数のスイッチを動作する複数のパルス符号変調信号に前記入力を変換するように構成された回路と、
を備えていることを特徴とするスイッチング増幅器。
【請求項１１】
前記複数の基準は、電圧、電流又は電力基準を含むことを特徴とする請求項１０に記載のスイッチング増幅器。
【請求項１２】
前記複数の基準は、静的であることを特徴とする請求項１０に記載のスイッチング増幅器。
【請求項１３】
前記複数の基準は、動的であることを特徴とする請求項１０に記載のスイッチング増幅器。
【請求項１４】
前記第１の基準の大きさは、２のベキであるファクタだけ前記第２の基準の大きさより高いことを特徴とする請求項１０に記載のスイッチング増幅器。
【請求項１５】
接地に前記負荷のいずれかの側で直列に接続された電気的に制御されたスイッチを更に含んでいることを特徴とする請求項１０に記載のスイッチング増幅器。
【請求項１６】
フィルタされた負荷と；
第１の基準の電圧が第２の基準の電圧よりも高い、該第１及び該第２の電圧基準と；
一つが直列に前記フィルタされた負荷の各側に接続され、各スイッチの他の側が前記第１の電圧基準に接続される、電気的に制御された第１のペアのスイッチと；
一つが直列に前記フィルタされた負荷の各側に接続され、各スイッチの他の側が前記第２の電圧基準に接続される、電気的に制御された第２のペアのスイッチと；
一つが直列に前記フィルタされた負荷の各側に接続され、各スイッチの他の側が接地へのパスを形成する、電気的に制御された第３のペアのスイッチと；
パルス符号変調された入力信号に従って各スイッチを制御するように構成された波形発生器と、を備えていることを特徴とするスイッチング増幅器。
【請求項１７】
前記入力信号は、オーディオ信号であることを特徴とする請求項１６に記載のスイッチング増幅器。
【請求項１８】
前記波形発生器は、前記パルス符号変調された入力信号の関数として前記第１の電圧基準が前記負荷への電力の粗制御のために供給されかつ前記第２の電圧基準が前記負荷への電力の微制御のために供給されるように各スイッチを制御するように構成されることを特徴とする請求項１６に記載のスイッチング増幅器。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は、一般にスイッチング増幅器に関し、特に、低減されたコストでよりよい精度のためにブリッジされた構成における複数の独立参照出力段を用いるスイッチング増幅器に関する。
【０００２】
（背景技術）
スイッチング増幅器は、ユニポーラ又はバイポーラ電源基準と負荷との間の固定された制御期間内の接続時間を変更する原理に歴史的に依存していた。負荷に利用可能な電圧又は電流は、本質的に、接続デューティ・サイクルによって乗算された接続電源のそれである（合計時間に対するＯＮ時間の比）。それゆえに、出力電圧、電流、又は電力は、制御周期毎に一度のような頻度で更新される、変調入力によって比例するように制御される。制御周期は、典型的に１／２０から１／２までの範囲の興味のある最も高い周波数の周期を用いる。
【０００３】
スイッチング増幅器の出力は、負荷への適用の前にフィルタされる。これは、変調ソースと制御周期（エイリアシング）との間のヘテロダイン・プロダクトを低減する。より短い制御期間の使用は、より低いＱ出力フィルタの使用を許容し、より長い制御期間は、シャープなフィルタ・スロープを要求する。従って、フィルタ・コストは、より短い制御期間の使用を奨励する。
【０００４】
過去１０年間に、増幅のためのダイナミック・レンジは、劇的に増大した。今では典型的なディジタル・オーディオ・ソースは、９６ｄＢのダイナミック・レンジ及び２０ｋＨｚの帯域幅を有する。そのような信号を正確に増幅するために、典型的なスイッチング増幅器出力段は、４０ｋＨｚ制御周波数内の概略６５，０００分の１の最大タイミング分解能を要求し、分解能は、実質的に１ナノ秒よりも小さい。
【０００５】
図１は、両方の出力ドライバに対して単一の基準を用いている典型的な従来技術のブリッジ・スイッチング増幅器出力段を示す。図２は、増幅器出力段のタイミング要求事項を示し、ここでは波形２０２〜２０５は、図１の電気的制御スイッチ１０２〜１０５に適用された（アクティブ−ハイ）のドライバに対応している。電源１０１は、フィルタ１０６又は１０７のいずれかを通して負荷１０８に対する電圧を制御するためにスイッチ１０２及び１０４に接続される。電源１０１のリターン・パスは、パスを完成するためにスイッチ１０３及び１０５に接続される。
【０００６】
スイッチ１０２から１０５までの制御は、制御回路１０９によって引き起こされる。フィルタ１０６及び１０７は、出力からスイッチング・コンポーネントを取り除くための役割をする。スイッチ１０２及び１０３は、特定のデューティ・サイクルで排他的に起動され、スイッチ１０５は、フィルタ１０６及び１０７を介して、一つの極性を負荷１０８に供給するために起動される。代替的に、スイッチ１０４及び１０５は、特定のデューティ・サイクルで排他的に起動され、スイッチ１０３は、フィルタ１０６及び１０７を介して、反対の極性を負荷１０８に供給するために起動される。
【０００７】
図１の出力段が１００ｋＨｚの典型的なレートで動作される場合には、９６ｄＢダイナミック・レンジ（６５５３６分の１）を有する信号を正確に増幅するための時間分解能は、６５５３６で割った１００ｋＨｚの逆数、又は１５３ビコ秒であることが分かる。これは、一般に入手可能なシリコン半導体のケーパビリティを越えている。相応な費用で高帯域幅、高精度信号を正確に増幅するために異なるアプローチが示される。
【０００８】
（発明の開示）
この発明は、ブリッジ形構成に複数の独立な出力段を組込んでいるスイッチング増幅器に存在する。あまねく、各出力段は、共通出力負荷の単一端子に対する独立なデューティ・サイクル及び二つ以上の静的又は動的基準電圧、電流、又は電力のプロダクトを表す。構成は、緩和タイミング要求事項で出力電圧、電流、又は電力を生成するために多重基準を利用することによって通常の設計よりも低い費用でより高い精度を達成する。
【０００９】
好ましい実施例では、第１の基準の電圧が第２の基準の電圧よりも高いような、第１及び第２の電圧基準を用いる。第１の電圧基準は、２のベキであるファクタだけ第２の電圧基準よりも高い。複数の電気的に制御されたスイッチは、基準を負荷に相互接続し、かつ波形発生器は、第１の電圧が負荷への電力の粗制御のために供給されかつ第２の電圧が負荷への電力の微制御のために供給されるようにスイッチを制御する。本発明は、これに関して限定されないし、かつ電気的に制御されたスイッチを一定の順序に配列するために適するあらゆる変調方式又は波形に適用可能であるが、波形発生器は、パルス・コード変調（ＰＣＭ）を用いるのが好ましい。
【００１０】
負荷は、いずれかの側でフィルタされ、かつ電源に対するリターン・パスは、フィルタされるように負荷に接続された個別のスイッチを介して接続されるのが好ましい。二つの基準を利用する実施例では、本発明によるシステムは、直列に負荷の各側に一つの基準を接続するために用いられる電気的に制御された第１のペアのスイッチと、直列に負荷の各側に他の基準を接続するために用いられる電気的に制御された第２のペアのスイッチと、リターン・パス目的のために負荷のいずれかの側に一つ、電気的に制御された第３のペアのスイッチとを含む。この場合の波形発生器は、適当に各スイッチを制御するために十分な出力を含む。
【００１１】
（発明の詳細な説明）
この発明は、ブリッジ形構成に二つの独立な出力段を組込んでいるスイッチング増幅器にあまねく存在する。各出力段は、共通出力負荷の単一端子に対する独立なデューティ・サイクル及び二つ以上の静的又は動的基準電圧、電流、又は電力のプロダクトを表す。構成は、緩和タイミング要求事項で出力電圧、電流、又は電力を生成するために多重基準を利用することによって通常の設計よりも低い費用でより高い精度を達成する。
【００１２】
前置きとして、負荷は、それらの出力の差；即ち、二つの独立した基準／デューティ・サイクル・プロダクト間の差を受け取るように二つ（又はそれ以上）の独立したスイッチング増幅器出力段の間にブリッジ構成で接続される。既存のスイッチング増幅器によるように、単一基準の独立したデューティ・サイクルがブリッジの各出力段に対して用いられ、タイミング分解能制限は、低レベル変調をインパクトする。
【００１３】
各出力段がプロダクトをもたらすということにおいて、同じ出力を維持するために基準の低減がデューティ・サイクルにおける増大を指令するということが理解できる。同等のデューティ・サイクル増大なしであらゆるファクタによる基準の低減がそのファクタだけその段の出力を低減するということも理解できる。
【００１４】
ブリッジ形構成の負荷に対する極限出力が異なる信号であるということにおいて、二つの出力段が同じ重み、又は基準／デューティ・サイクル・プロダクトをもたらす必要はないということが理解できる。高い基準の粗情報は、より低い基準の微情報と負荷で合計することができる。デジタル・ストリームにおける微情報からの粗情報の分離は、単にビット・フィールド選択の事項である。アナログ分離は、微分器を用いることによって可能である。
【００１５】
ワイド・ダイナミック・レンジを受け入れるために、各基準は、それ自体がダイナミック（動的）でありうる。増幅分解能要求事項は、固定された絶対値とは反対に、しばしば電流レベルの関数である。動的基準の使用は、分解能にレベルを追従させる。例えば、その全体が参考としてここに採り入れられる、米国特許第５，６１０，５５３号に記述されているように、動的基準により、負荷に印加されたエネルギーは、入力信号の瞬時値に従って変化しうる。
【００１６】
単一の負荷に対して独立な基準及び制御デューティ・サイクルを用いることによって、単一のスイッチング増幅器出力段のものからタイミング分解能要求事項を変えることが従って可能である。ダイナミック・レンジを増大するためにいつても瞬時レベルに適するあらゆる基準変更がなされるし、かつ出力減衰に影響を及ぼすことに対してだけなされないということに注目する。
【００１７】
図３は、出力ドライバ毎に二つの動的基準を採り入れてる本発明の好ましい実施例を示す図である。図４は、システムに関連付けられたタイミング波形を示す。第１の基準、ＶＲ１は、図に示すコンデンサ及びインダクタを利用して負荷のいずれかの側のフィルタを通して負荷２１８にエネルギーを供給すべくスイッチ２０７及び２１０に接続される。第２の基準、ＶＲ２は、負荷のいずれかの側のフィルタを通して負荷２１８にエネルギーを供給しかつスイッチ２０８及び２１１の制御を供給する。電源に対するリターン・パスは、スイッチ２０９及び２１２を通して接続される。スイッチの制御は、そのタイミング図が図４に示されている、制御回路２２０によって実行される。スイッチは、市販されている（商業的に入手可能な）パワーＭＯＳＦＥＴｓ又は他の適当なデバイスを用いて実行されうる。
【００１８】
基準ＶＲ１は、粗／微制御に対する直接ビット・フィールド抽出を許容するために、２のベキであるファクタだけＶＲ２よりも高いのが好ましい。出力極性に依存して、制御された同時スイッチ・ペアは、２０８／２０９（微）を伴う２０７／２０８（粗）、又は２１２／２１１（微）を伴う２１０／２１１（粗）のいずれかである。このような方法における制御は、ＶＲ２を、両側(opposite sides)にシンキンギ及びソーシングを伴う、“擬似接地”にする。デューティ・サイクルにおける瞬時差は、それらが出力フィルタが許容するよりも周波数において実質的に高いので、負荷には分からない。
【００１９】
信号４０１〜４０６は、ノード２０１〜２０６を通して供給された制御信号を反射する。変調は、粗及び微値を増大することにより始まり、そして微減少により粗増大にサインを逆にし、それに続き微増大により粗減少にする。分子（アクティブ）信号は、それらの補数の前に起動されて示されているということに注目する。これは、差異間のビット・センス・リバーザルを示すことに都合がよいので行われる（“１（one）”は一つの側でソーシング、しかし他の側でシンキングを意味する）。
【００２０】
ちょうど説明した増幅器の出力段が例えば、１００ｋＨｚのレートで動作されるという場合には、９６ダイナミック・レンジを有する信号を正確に増幅するために必要なデューティ・サイクルのタイミング分解能は、６５５３６で割算しかつ５０で乗算した、１００ｋＨｚの逆数を通して導出されうるし、（基準が同じ５０：１の比率を示すものと想定して）８ナノ秒を結果として生じる。これは、十分に、市販されている（即ち、商業的に入手可能な）半導体デバイスのケーパビリティ内である。
【図面の簡単な説明】
【図１】  両方の出力ドライバに対して単一の基準を用いている典型的なブリッジ・スイッチング増幅器出力段を示す図である。
【図２】  典型的なブリッジ形スイッチング増幅器出力段のタイミング要求事項を示す図である。
【図３】  出力ドライバ毎に二つの動的基準を有する本発明の好ましい実施例を示す図である。
【図４】  図３に示す好ましい実施例のタイミング要求事項を示す図である。
【図１】
0004707233.tif 000002
【図２】
0004707233.tif 000003
【図３】
0004707233.tif 000004
【図４】
0004707233.tif 000005