(57)【特許請求の範囲】
【請求項１】
パッド電極が形成された半導体基板を準備し、
前記半導体基板の第１の主面にエポキシ樹脂から成り、半導体基板を支持する機能を有するように前記半導体基板と同一もしくは略同一の厚さを有する第１の保護層を形成する工程と、
前記半導体基板の第２の主面を当該半導体基板の厚さが１３０μｍ以下となるように研削する工程と、
前記第１の保護層が形成された前記半導体基板の第２の主面から前記パッド電極に至るビアホールを形成する工程と、
前記ビアホールの側壁及び前記半導体基板の第２の主面上に絶縁膜を形成する工程と、
前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体基板の第２の主面上に延びる配線層を形成する工程と、を順次行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記配線層を形成する工程の後に、
前記配線層上に導電端子を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記配線層を形成する工程の後に、
前記配線層上を覆うようにして、前記半導体基板の第２の主面に、第２の保護層を形成する工程と、
前記第２の保護層の一部を除去して、前記配線層の一部を露出する開口部を形成する工程と、
前記開口部で露出する前記配線層上に導電端子を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１の保護層の表面に、前記半導体基板を保持するための導電性テープを接着することを特徴とする請求項１乃至請求項３のうちいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、パッケージ型の半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、パッケージ型の半導体装置として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージである。
【０００３】
従来より、ＣＳＰの一種として、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の主面上に搭載される半導体チップと電気的に接続したものである。次に、従来例に係るＢＧＡ型の半導体装置の製造方法について、図面を参照して説明する。図６は、従来例に係る半導体装置の製造方法を示す断面図である。図７は、従来例に係る半導体装置及びその製造方法を示す断面図である。
【０００４】
最初に、不図示の電子デバイスが形成されて成る半導体基板５０の表面に、当該不図示の電子デバイスから延びるパッド電極５１が形成される。さらに、半導体基板５０の表面に支持体６０が形成される。この支持体６０は、例えばシリコン基板、ガラス基板、もしくはセラミック基板、金属基板等から成り、半導体基板５０を支持すると共に、当該半導体基板５０の割れや反りを抑止する機能を有している。次に、支持体６０に支持された半導体基板５０に対して裏面研削を行う。この裏面研削により、半導体基板５０は、所定の薄さになるように加工される。
【０００５】
その後、図６に示すように、半導体基板５０には、その裏面からパッド電極５１に至って当該半導体基板５０を貫通するビアホール５２が形成される。ビアホール５２には、パッド電極５１と電気的に接続された配線層５３が形成される。ここで、配線層５３との間には、不図示の絶縁膜が形成されている。配線層５３上には、その一部を露出するようにして保護層５４が形成され、当該露出する配線層５３上には、外部のプリント基板等と接続し得る導電端子５５が形成される。
【０００６】
次に、図７に示すように、不図示のダイシングラインに沿ってダイシングが行われ、半導体基板５０が半導体チップ５０Ａに分割される。そして、半導体チップ５０Ａの表面に接着されている支持体６０が剥離もしくは除去され、パッケージ型の半導体装置が完成する。
【０００７】
なお、関連する技術文献としては、例えば以下の特許文献が挙げられる。
【特許文献１】特開２００３−３０９２２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述したパッケージ型の半導体装置の製造方法によれば、裏面研削やビアホール５２の形成等の加工を行う際に半導体基板５０の支持に用いた支持体６０を、上記加工の終了後、半導体チップ５０Ａより除去する必要があった。これにより、半導体装置の製造工程が煩雑になると共に、製造コストが増大するという問題が生じていた。
【０００９】
また、支持体６０を除去した後の半導体装置の表面側において、半導体チップ５０Ａの保護（外部からの水分の侵入の抑止等）が不十分となっていた。これにより、半導体チップの信頼性が低下するという問題が生じていた。もしくは、半導体チップ５０Ａを保護するための再加工を、半導体チップ５０Ａ（もしくは半導体基板５０）の表面に対して行う必要があったため、半導体装置の製造工程が煩雑になると共に、製造コストが増大するという問題が生じていた。
【００１０】
そこで本発明は、パッケージ型の半導体装置及びその製造方法において、製造工程を煩雑にすることなく、かつ製造コストを極力低く抑えつつ、信頼性の向上を図るものである。
【課題を解決するための手段】
【００１３】
本発明の半導体装置の製造方法は、上述の課題に鑑みて為されたものであり、パッド電極が形成された半導体基板を準備し、前記半導体基板の第１の主面にエポキシ樹脂から成り、半導体基板を支持する機能を有するように前記半導体基板と同一もしくは略同一の厚さを有する第１の保護層を形成する工程と、前記半導体基板の第２の主面を当該半導体基板の厚さが１３０μｍ以下となるように研削する工程と、前記第１の保護層が形成された前記半導体基板の第２の主面から前記パッド電極に至るビアホールを形成する工程と、前記ビアホールの側壁及び前記半導体基板の第２の主面上に絶縁膜を形成する工程と、前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体基板の第２の主面上に延びる配線層を形成する工程と、を順次行うことを特徴とする。
【００１４】
また、本発明の半導体装置の製造方法は、上記配線層を形成する工程の後に、配線層上に導電端子を形成する工程と、半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする。もしくは、当該製造方法は、上記配線層を形成する工程の後に、配線層上を覆うようにして半導体基板の第２の主面に第２の保護層を形成する工程と、配線層の一部上に導電端子を形成する工程と、半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、半導体チップの第１の主面である表面に保護層が形成されることにより、半導体チップの支持及び保護が可能となる。特に、半導体チップが薄く形成される場合、上記保護層は、裏面研削時に必要となる支持体として有効に機能する。
【００１６】
さらに、製造工程において当該保護層を除去する必要がない。従って、パッケージ型の半導体装置の製造工程を従来例に比して簡易に行うことが可能となり、製造コストを極力低く抑えることが可能となる。また、半導体チップの表面が保護層により保護されるため、当該表面より外部からの水分が半導体チップの内部へ侵入することを極力防ぐことが可能となる。
【００１７】
結果として、パッケージ型の半導体装置及びその製造方法において、製造工程を煩雑にすることなく、かつ製造コストを極力低く抑えつつ、信頼性の向上を図ることが可能となる。
【発明を実施するための最良の形態】
【００１８】
次に、本実施形態の半導体装置の製造方法について図面を参照しながら詳細に説明する。図１乃至図４は、本実施形態に係る半導体装置の製造方法を示す断面図である。また、図５は、本実施形態に係る半導体装置及びその製造方法を示す断面図である。なお、図１乃至図５では、半導体装置を構成する半導体基板のうち、不図示のダイシングラインの近傍を示している。
【００１９】
最初に、図１に示すように、不図示の電子デバイスが形成された半導体基板１０を準備する。不図示の電子デバイスは、半導体基板１０の第１の主面である表面に形成されている。ここで、半導体基板１０の表面には、不図示の電子デバイスから延びるパッド電極１１が形成されている。
【００２０】
そして、不図示の電子デバイス上及びパッド電極１１上を含む半導体基板１０の表面上に、それらを覆うようにして、第１の保護層２０を形成する。第１の保護層２０は、不図示の電子デバイス及びパッド電極１１を含む半導体基板１０の表面を保護すると共に、当該半導体基板１０を支持する機能を有している。即ち、第１の保護層２０の厚さは、半導体基板１０を支持し得る所定の厚さを有して形成される。上記所定の厚さは、特に限定されないが、例えば、半導体基板１０と同一もしくは略同一の厚さであればよい。もしくは、上記所定の厚さは、後述する半導体基板１０の裏面研削の後に、当該半導体基板１０を支持し得る程度の厚さであってもよい。
【００２１】
第１の保護層２０は、例えばエポキシ樹脂を上記所定の厚さとなるように塗布することにより形成される。もしくは、第１の保護層２０は、不図示の電子デバイス及びパッド電極１１を含む半導体基板１０の表面を保護すると共に当該半導体基板１０を支持し得るものであれば、透明、半透明、不透明を問わずエポキシ樹脂以外の材料により形成されてもよい。
【００２２】
例えば、第１の保護層２０は、一般的な半導体装置の製造工程においてパターニング等に用いられるレジスト層の材料から成るものであってもよい。この場合、同一の材料を用いて第１の保護層２０及び当該レジスト層の両者を形成することができる。これにより、製造工程を煩雑にすることなく、かつ製造コストを極力低く抑えつつ、当該第１の保護層２０を形成することが可能となる。
【００２３】
次に、図２に示すように、第１の保護層２０の表面に、導電性材料から成る保護テープ２１を接着する。この保護テープ２１は、静電チャック等の不図示の搬送装置により半導体基板１０を移動もしくは反転させる際に、当該搬送装置に半導体基板１０を静電吸着により保持するためのものである。クランパー等の機械的な搬送装置により半導体基板１０を移動もしくは反転させる際には、保護テープ２１の接着は省略されてもよい。
【００２４】
次に、不図示の搬送装置により、半導体基板１０の表面が加工面となるように、当該半導体基板１０の主面の向きを反転させる。そして、半導体基板１０の第２の主面である裏面を、所定の厚さに至るまで研削する。即ち、裏面研削（バックグラインド）を行う。ここで、半導体基板１０は、その表面に形成された第１の保護層２０に保護されると共に支持されるため、当該半導体基板１０を裏面研削する際の上記所定の厚さが、例えば１３０μｍ以下である場合においても、半導体基板１０の割れや反りを極力抑止することが可能となる。また、半導体基板１０の表面に形成された不図示の電子デバイスの電気的特性の劣化を極力低く抑えることが可能となる。
【００２５】
次に、図３に示すように、半導体基板１０の裏面にレジスト層３０を形成する。ここでレジスト層３０は、パッド電極１１に対応する半導体基板１０の裏面の一部上に開口部３０ａを有して形成される。次に、このレジスト層３０をマスクとして、半導体基板１０のエッチングを行う。これにより、半導体基板１０の裏面からパッド電極１１に至って当該半導体基板１０を貫通するビアホール１２が形成される。そして、ビアホール１２の側壁及び半導体基板１０の裏面上に、不図示の酸化膜を形成する。
【００２６】
その後、図４に示すように、ビアホール１２から半導体基板１０の裏面にかけて、例えばＣｕ（銅）等の金属から成る配線層１３を形成する。この配線層１３は、ビアホール１２の底部で露出するパッド電極１１と電気的に接続される。配線層１３は、半導体チップの裏面上に延びずに、ビアホール１３のみに形成されてもよい。
【００２７】
次に、配線層１３上を含む半導体基板１０の裏面上に、それらを覆うようにして、第２の保護層１４を形成する。その後、第２の保護層１４の所定位置を選択的に除去して、配線層１３の一部を露出する開口部１４ａを形成すると共に、不図示のダイシングラインの近傍の領域における第２の保護層１４を除去する。次に、開口部１４ａで露出する配線層１３上に、当該半導体装置を外部のプリント基板等と接続するための導電端子１５を形成する。なお、本実施形態に係る半導体装置は、必ずしもＢＧＡ型である必要はなく、ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型であれば、導電端子１５の形成は省略されてもよい。
【００２８】
最後に、図５に示すように、不図示のダイシングラインに沿ってダイシングを行い、さらに保護テープ２１を剥離させることにより、個々の半導体チップ１０Ａから成るパッケージ型の半導体装置が完成する。
【００２９】
上述したように、本実施形態によれば、半導体チップ１０Ａの表面に第１の保護層２０が形成されることにより、半導体チップ１０Ａ（製造過程においては半導体基板１０）の支持及び保護が可能となる。特に、半導体チップ１０Ａが薄い厚さ（例えば１３０μｍ以下の薄さ）を有して形成される場合、第１の保護層２０は、裏面研削時に必要となる支持体として有効に機能する。
【００３０】
また、第１の保護層２０は半導体チップ１０Ａを保護する機能を有しているため、製造工程において第１の保護層２０を除去する必要はない。従って、パッケージ型の半導体装置の製造工程を従来例に比して簡易に行うことが可能となり、製造コストを極力低く抑えることが可能となる。また、半導体チップ１０Ａの表面が第１の保護層２０により保護されるため、当該表面より外部からの水分が半導体チップ１０Ａの内部へ侵入することを極力防ぐことが可能となる。
【００３１】
結果として、パッケージ型の半導体装置及びその製造方法において、製造工程を煩雑にすることなく、かつ製造コストを極力低く抑えつつ、信頼性の向上を図ることが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施形態に係る半導体装置及びその製造方法を示す断面図である。
【図６】従来例に係る半導体装置の製造方法を示す断面図である。
【図７】従来例に係る半導体装置及びその製造方法を示す断面図である。
【図１】
0004746847.tif 000002
【図２】
0004746847.tif 000003
【図３】
0004746847.tif 000004
【図４】
0004746847.tif 000005
【図５】
0004746847.tif 000006
【図６】
0004746847.tif 000007
【図７】
0004746847.tif 000008