(57)【特許請求の範囲】
【請求項１】
水銀電極を用いてＳＯＩウエーハの電気特性を評価する方法であって、
前記ＳＯＩウエーハに前記水銀電極を接触させ、ゲート電圧を変化させてドレイン電流を測定して、ゲート電圧とドレイン電流との関係を求め、該ゲート電圧とドレイン電流との関係から前記電気特性を算出するとき、
ゲート電圧を変化させる印加範囲を、電気特性の算出に必要な印加範囲よりも拡張してゲート電圧を印加し、前記電気特性の算出に必要な印加範囲のドレイン電流を測定し、前記電気特性の算出に要さない範囲においては精度を落としてドレイン電流を測定し、前記ゲート電圧とドレイン電流との関係から前記電気特性を算出することを特徴とするＳＯＩウエーハの評価方法。
【請求項２】
前記ゲート電圧を変化させる印加範囲を、少なくとも、前記電気特性の算出に必要な印加範囲の２倍とすることを特徴とする請求項１に記載のＳＯＩウエーハの評価方法。
【請求項３】
少なくとも、前記ＳＯＩウエーハの表面の自然酸化膜をフッ酸を含む水溶液でエッチング除去し、１０時間以上放置してから、前記ゲート電圧を印加して前記ドレイン電流の測定を行うことを特徴とする請求項１または請求項２に記載のＳＯＩウエーハの評価方法。
【請求項４】
前記精度を落として測定する方法として、前記ゲート電圧を変化させるときに、印加ステップ幅を大きくすることを特徴とする請求項１から請求項３のいずれか一項に記載のＳＯＩウエーハの評価方法。
【請求項５】
前記ゲート電圧を印加して最初に前記ドレイン電流を測定するときに、ゲート電圧印加後にドレイン電流測定前に遅延時間を設けることを特徴とする請求項１から請求項４のいずれか一項に記載のＳＯＩウエーハの評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水銀電極を用いてＳＯＩウエーハを評価する方法に関し、特にはＳＯＩウエーハのシリコン活性層及びシリコン活性層と埋め込み酸化層との界面の評価を行うＳＯＩウエーハの評価方法に関する。
【背景技術】
【０００２】
近年、電気的に絶縁性のあるシリコン酸化膜の上にシリコン活性層（以下、ＳＯＩ層と言うことがある）が形成されたＳＯＩ構造を有するＳＯＩウエーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能ＬＳＩウエーハとして特に注目されている。これは、ＳＯＩウエーハでは支持基板とＳＯＩ層との間に絶縁体である埋め込み酸化膜（以下、ＢＯＸ層、ＢＯＸ膜と言うことがある）が存在するため、ＳＯＩ層に形成される電子デバイスは耐電圧が高く、α線のソフトエラー率も低くなるという大きな利点を有するためである。
【０００３】
また、ＳＯＩ層が１μｍ以下の厚みの薄膜ＳＯＩウエーハにおいて、ＳＯＩ層上に形成されたＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置は、完全空乏型で動作させた場合にソース・ドレインのＰＮ接合面積を小さくできるため、寄生容量が低減され、デバイス駆動の高速化をはかることができる。さらに、絶縁層となるＢＯＸ層の容量がゲート酸化膜直下に形成される空乏層容量と直列になるため、実質的に空乏層容量が減少し、低消費電力化を実現することができる。
【０００４】
最近では、電子デバイスのさらなる微細化、高性能化のため、より高品質なＳＯＩウエーハが求められている。そのため、ＳＯＩウエーハのＳＯＩ層の品質等を評価することが積極的に行われている。このＳＯＩウエーハの品質評価の一手法として、ＳＯＩ層の表面にＭＯＳ構造を形成し、その電極部分に電圧を印加してＳＯＩ層の品質を評価することが行われている。
【０００５】
しかしながら、ＳＯＩウエーハを評価するためのＭＯＳ構造をＳＯＩ層上に形成するには、フォトリソグラフィ工程のような大掛かりな装置と多数の工程を必要とし、コスト面での大きな負担や迅速性に欠ける等の不具合がある。また、ＳＯＩ層表面の品質は評価可能であるが、ＳＯＩ層とＢＯＸ層との界面の評価としては不完全である。
【０００６】
そこで、従来のような多数の工程を通してＭＯＳ構造をＳＯＩウエーハ上に形成せずとも、水銀プローブを用いてもっと簡便にＳＯＩウエーハを評価する評価方法が開発されている。その一つとして、ＳＯＩウエーハを評価対象としたＰｓｅｕｄｏ  ＭＯＳ  ＦＥＴ法が提案されている（例えば特許文献１、２、および非特許文献１、２参照）。この手法によれば、ＳＯＩ層とＢＯＸ層との界面における界面準位密度やＳＯＩ層の電気特性等を精度良く、簡便に測定できる。
【０００７】
このＰｓｅｕｄｏ  ＭＯＳ  ＦＥＴ法について図面を参照しながら説明する。まず、図２に示すように、ＢＯＸ層２をゲート酸化膜として、擬似的なＭＯＳ構造を形成するＳＯＩウエーハ５のＳＯＩ層１側に評価用電極として、直接ニードルプローブ、または水銀プローブを接触させ、これらをソース電極６およびドレイン電極７とする。そして、ＳＯＩウエーハ５の裏面、すなわちＳＯＩウエーハの支持ウエーハ３側の面を電極としても用いられるステージに真空吸着するか、ウエーハ５の裏面にニードルを接触させることによりゲート電極４を形成し、これらの電極間に電圧を印加することで様々な電気特性を得ることができる。
【０００８】
この評価方法において、水銀プローブを用いれば、ＳＯＩ層表面にニードルプローブを接触させたときに生じるプローブ接触穴を形成することがないので、繰り返し測定や最初に測定した測定点近傍の測定を簡便に行うことができ、好適である。
【０００９】
そして、上記のようなＰｓｅｕｄｏ  ＭＯＳ構造を形成した後、ドレイン電圧を印加した状態でゲート電圧を正側に印加してゲート電圧ＶＧとドレイン電流ＩＤとの関係、すなわちＶＧ−ＩＤ特性を測定することにより、ＳＯＩ層の電子移動度およびＳＯＩ層とＢＯＸ層の界面における界面準位密度を評価することができる。一方、ドレイン電圧を印加した状態でゲート電圧を負側に印加してＶＧ−ＩＤ特性を測定することにより、ＳＯＩ層の正孔移動度やＢＯＸ層の電荷密度を評価することができる。
しかしながら、これらの電気特性は正確に測定するのが難しく、特に正孔移動度等の測定の際にはバラツキが生じやすく、精度の面で問題があった。
【００１０】
【特許文献１】特開２００１−６０６７６号公報
【特許文献２】特開２００１−２６７３８４号公報
【非特許文献１】S. Cristoleveanu et al., " A Review of the Pseudo-MOS Transistor in SOI Wafers: Operation, Parameter Extraction, and Applications" IEEE Trans. Electron Dev, 47 1018 (2000).
【非特許文献２】H.J.Hovel, "Si film electrical characterization in SOI substrates by HgFET technique" Solid-State Electronics, 47, 1311 (2003).
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、上記問題点を鑑みてなされたもので、本発明の目的はフォトリソグラフィ工程のような大掛かりな装置や多数の工程を必要とせず、電子移動度や界面準位密度、正孔移動度、ＢＯＸ層電荷密度などのようなＳＯＩウエーハの電気特性を正確かつ簡便に測定することにある。特に、今まで測定バラツキの生じやすかったＳＯＩ層の正孔移動度をより正確に測定し、測定装置の精度の向上を図ることにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明は、水銀電極を用いてＳＯＩウエーハの電気特性を評価する方法であって、前記ＳＯＩウエーハに前記水銀電極を接触させ、ゲート電圧を変化させてドレイン電流を測定して、ゲート電圧とドレイン電流との関係を求め、該ゲート電圧とドレイン電流との関係から前記電気特性を算出するとき、ゲート電圧を変化させる印加範囲を、電気特性の算出に必要な印加範囲よりも拡張してゲート電圧を印加し、少なくとも、前記電気特性の算出に必要な印加範囲のドレイン電流を測定し、前記ゲート電圧とドレイン電流との関係から前記電気特性を算出することを特徴とするＳＯＩウエーハの評価方法を提供する。
【００１３】
このように、ＳＯＩウエーハに水銀電極を接触させ、ゲート電圧ＶＧを変化させてドレイン電流ＩＤを測定して、ゲート電圧とドレイン電流との関係を求め、該ゲート電圧とドレイン電流との関係からＳＯＩウエーハの電気特性を算出するとき、ゲート電圧を変化させる印加範囲を、電気特性の算出に必要な印加範囲よりも拡張してゲート電圧を印加することによって、ＢＯＸ膜への充電が十分なものとなり、微小なドレイン電流を正確に測定することができ、ＶＧ−ＩＤ特性が広い範囲で安定したデータを得ることができる。そのため、得られたＶＧ−ＩＤカーブにおいては歪みが抑制されており、広く安定した範囲で解析が可能になり、この安定した範囲のデータから算出することにより、特に正孔移動度やＢＯＸ層電荷密度などのＳＯＩウエーハの電気特性をバラツキなく精度高く得ることができる。
【００１４】
このとき、前記ゲート電圧を変化させる印加範囲を、少なくとも、前記電気特性の算出に必要な印加範囲の２倍とするのが好ましい。
このように、ゲート電圧を変化させる印加範囲を、少なくとも、電気特性の算出に必要な印加範囲の２倍とすることによって、ＢＯＸ膜への充電をあらかじめより確実に行うことができ、ＶＧ−ＩＤカーブをさらに安定化させることが可能である。これによって、精度高く電気特性を測定できる。
【００１５】
このとき、少なくとも、前記ＳＯＩウエーハの表面の自然酸化膜をフッ酸を含む水溶液でエッチング除去し、１０時間以上放置してから、前記ゲート電圧を印加して前記ドレイン電流の測定を行うのが好ましい。
このように、ＳＯＩウエーハ表面の自然酸化膜をフッ酸を含む水溶液でエッチング除去し、１０時間以上放置してから、ゲート電圧を印加してドレイン電流の測定を行うことにより、ＳＯＩ層表面の電気的状態を安定させることが可能になり、特に正孔移動度やＢＯＸ層電荷密度を求めるときに好適である。
【００１６】
また、前記ゲート電圧を変化させる印加範囲のうち、電気特性の算出に要さない範囲においては精度を落として測定するのが好ましい。
このように、ゲート電圧を変化させる印加範囲のうち、電気特性の算出に要さない範囲においては精度を落として測定すれば、ゲート電圧を変化させる印加範囲を大きくしたことで生じる測定時間等のロスを低減することができ、測定効率の向上を図ることが可能である。
【００１７】
そして、前記精度を落として測定する方法として、前記ゲート電圧を変化させるときに、印加ステップ幅を大きくするのが好ましい。
このように、精度を落として測定する方法として、ゲート電圧を変化させるときに印加ステップ幅を大きくすれば、個々の測定装置（テスタ等）にもよるが測定装置の性能を維持したままで測定が可能になる。
【００１８】
また、前記ゲート電圧を印加して最初に前記ドレイン電流を測定するときに、ゲート電圧印加後にドレイン電流測定前に遅延時間を設けるのが好ましい。
このように、ゲート電圧を印加して最初にドレイン電流を測定するときに、ゲート電圧印加後にドレイン電流測定前に遅延時間を設けることによって、ＢＯＸ膜への充電効率が向上し、測定がさらに安定化される。
【発明の効果】
【００１９】
以上のように、本発明によって、あらかじめ、測定誤差の要因となるＢＯＸ膜へ充電を十分に行うことができるため、微小なドレイン電流を正確に測定することができる。このため、ゲート電圧とドレイン電流との関係において、広い範囲で安定したデータを得ることができ、ＳＯＩウエーハの電気特性をバラツキなく精度高く求めることが可能である。特に、正孔移動度やＢＯＸ層電荷密度のようなＳＯＩウエーハの電気特性を正確に測定することができる。
【発明を実施するための最良の形態】
【００２０】
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
従来では、ＳＯＩウエーハにおける電気特性、例えば正孔移動度やＢＯＸ層電荷密度等をＰｓｅｕｄｏ  ＭＯＳ  ＦＥＴ法により測定して評価する場合、ゲート電圧ＶＧとドレイン電流ＩＤとの関係を正確に測定するのが難しく、ＶＧ−ＩＤカーブに歪みが発生しやすかった。そのため、このＶＧ−ＩＤカーブから算出したＳＯＩウエーハの電気特性は精度が低いものになってしまい、測定バラツキが大きなものになってしまうという問題があった。
【００２１】
そこで、本発明者らが、ゲート電圧とドレイン電流との関係について鋭意研究した結果、ドレイン電流を測定するときに、ＶＧ−ＩＤカーブから電気特性を算出するために必要な印加範囲よりも拡張してゲート電圧を変化させる印加範囲を設定してゲート電圧を印加すれば、測定誤差の要因であるＢＯＸ膜へあらかじめ十分に充電することができ、ＶＧ−ＩＤカーブにおいて、歪のない安定したデータを広い範囲で確保することができることを見出した。そして、このようなＶＧ−ＩＤカーブが安定した範囲を解析することにより、簡便で効果的に、測定バラツキも抑制され、精度の高い電気特性を算出して評価することが可能であることを見出し、本発明を完成させた。
【００２２】
以下、本発明のＳＯＩウエーハの評価方法について、図面を参照しながら詳細に説明する。
図１は、本発明に係るＳＯＩウエーハの評価方法において、手順の一例を示すフロー図である。なお、図１に示したフロー図は、準備したＳＯＩウエーハに対してフッ酸洗浄処理を行った後、１０時間放置して、その後ＳＯＩウエーハの正孔側のＶＧ−ＩＤ特性を測定して、正孔移動度／電荷密度を評価する場合を示している。しかし、本発明はこれに何ら限定されるものではなく、目的に応じて適宜変更することができる。
【００２３】
まず、図１に示したように、評価対象となるＳＯＩウエーハを準備する（工程Ａ）。本発明で評価の対象となるＳＯＩウエーハは、例えば支持ウエーハの上に絶縁層となる埋め込み酸化膜とＳＯＩ層とが形成されたＳＯＩ構造を有するものであれば良く、その製造方法は特に限定されるものではない。例えば、準備するＳＯＩウエーハとしては、少なくとも一方のシリコンウエーハ表面にシリコン酸化膜を形成した２枚の鏡面研磨ウエーハの研磨面を互いに貼り合せ、熱処理後、一方のウエーハを研削、研磨により薄膜化したものを用いることができる（貼り合わせ法）。また、予め一方の鏡面研磨ウエーハに水素をイオン注入しておき、別のもう１枚の鏡面研磨ウエーハと研磨面で互いに貼り合せ、その後熱処理を行うことにより水素イオン注入層から一方のウエーハを剥離してＳＯＩ構造を形成した後、ＳＯＩ層となる薄膜の表面を研磨したものを用いることもできる（水素イオン剥離法）。さらに、１枚の鏡面研磨ウエーハに酸素をイオン注入した後、高温熱処理を行って作製されたいわゆるＳＩＭＯＸ（Ｓｅｐａｒａｔｅｄ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｉｄｅ）ウエーハであってもよい。
【００２４】
この準備したＳＯＩウエーハは、純水で洗浄したり、大気中に放置したりすると、その表面にシリコン酸化膜が形成される。このシリコン酸化膜は極薄膜で、一般的に自然酸化膜と呼ばれるが、前記ＳＯＩウエーハの表面に均一には形成されないため、酸化膜厚さのバラツキがウエーハ面内に生じる。
【００２５】
そこで、まず、このＳＯＩウエーハのＳＯＩ層表面に形成されている自然酸化膜を除去するのが好ましい（工程Ｂ）。自然酸化膜除去には、例えばフッ酸を含む水溶液でＳＯＩウエーハを洗浄すれば良い。フッ酸を含む水溶液のフッ酸濃度は、自然酸化膜を除去できる程度であれば良く、水溶液の温度、洗浄時間などの洗浄条件も同様に自然酸化膜を除去できる程度であれば良い。フッ酸の濃度が高いと、ＳＯＩ層と支持ウエーハの間に介在するＢＯＸ層をエッチングしてしまう可能性があるので、フッ酸濃度は低い方が好ましい。このようなフッ酸を含む水溶液でＳＯＩウエーハを洗浄した後、該ウエーハを純水でリンスし、乾燥する。乾燥方法は、乾燥空気をＳＯＩウエーハに当てて乾燥させてもよいし、スピンドライヤーのような装置を用いて乾燥させても良い。あるいは、ＩＰＡ（イソプロピルアルコール）のような薬液を用いて乾燥させても良い。
【００２６】
次に、ＳＯＩウエーハを乾燥させた後１０時間以上放置する（工程Ｃ）。
これは、例えば正孔移動度やＢＯＸ層電荷密度の評価のようなゲート電圧を負側に印加してＶＧ−ＩＤ特性を測定する場合に好適である。これらの電気特性を測定する場合、ＳＯＩ層表面にＨ＋イオンのような正電荷を吸着させることで表面状態を制御しなければ、ＳＯＩ層表面の電荷が安定せず、正確な測定が困難である。そこで、このように１０時間以上ＳＯＩウエーハを放置することにより、ＶＧ−ＩＤ特性の測定を行う際に、ＳＯＩ層表面の電気的状態が安定したものとすることができる。放置によって、極薄い酸化膜がＳＯＩウエーハ表面に成長することで、表面電荷が変化することによると考えられている。
このようにしてＳＯＩ層表面の電気的状態を安定させ、また、上記のように、一旦フッ酸で自然酸化膜を全部除去したあとに放置によって形成された極薄い酸化膜は均一であるため、測定値のバラツキを低減することができ、正孔移動度等の評価を精度高く行うことができる。
【００２７】
上記のＳＯＩウエーハに対し、図３のような水銀プローブ装置２１を用いてＶＧ−ＩＤ特性の測定を行う（工程Ｄ）。例えば、ＳＯＩウエーハＷはＳＯＩ層を下向きにして、すなわち、ＳＯＩ層側の面を図示しないステージに載置して装置内に収納した後、ステージに載置した面とは反対側の面、すなわち、ＳＯＩウエーハＷの支持ウエーハ側の面を真空チャック２２で上側から吸着する。この真空チャック２２は金属等の導電性材料でできており、ゲート電極を兼ねている。
【００２８】
そして、ＳＯＩウエーハＷの支持ウエーハ側の面を真空チャック２２に吸着したら、ステージをＳＯＩウエーハＷから離して移動させる。その後、ＳＯＩウエーハＷのＳＯＩ層表面のごく近傍に水銀プローブ２３を近づけ、水銀電極部のみをＳＯＩ層に接触させる。このとき、水銀プローブ２３は図４に示すような構造を有しており、水銀電極部２４、２５のどちらか一方をソース電極にし、他方をドレイン電極にする。このようにして、例えば図２に示すようなＰｓｅｕｄｏ−ＭＯＳ構造を形成することができる。
【００２９】
このＰｓｅｕｄｏ−ＭＯＳ構造を形成した状態で一定のドレイン電圧を印加し、その状態でゲート電圧を負側に印加して変化させるとともにドレイン電流の変化をモニタリングすることによって、正孔側のゲート電圧ＶＧとドレイン電流ＩＤの関係、すなわち正孔側のＶＧ−ＩＤ特性を測定することができる。測定された正孔側のＶＧ−ＩＤ特性は、例えば図５のように表示される。
そして、図５のように測定された正孔側のＶＧ−ＩＤ特性におけるＡ部およびＢ部の勾配から、例えば非特許文献１または２に示されている数式を用いることによって、ＳＯＩ層の正孔移動度および／またはＢＯＸ層電荷密度を算出して評価することができる（工程Ｅ）。
【００３０】
上記の工程ＤのＶＧ−ＩＤ特性を測定するとき、本発明に係るＳＯＩウエーハの評価方法では、ゲート電圧を変化させてドレイン電流を測定する際に、このゲート電圧を変化させる印加範囲を電気特性の算出に必要な印加範囲より拡張して設定し、広い範囲でゲート電圧の印加を行う。それによって、特に正孔移動度等の測定を行う際、キャパシタとして働くＢＯＸ膜にあらかじめ十分に充電が行われることになるので、このＢＯＸ膜の影響によって微小電流の測定を左右されることなく正確に測定することができ、ゲート電圧とドレイン電流との関係が安定し、ＶＧ−ＩＤカーブの歪が抑制されたデータを広い範囲で採ることができる。そして、このゲート電圧とドレイン電流との関係が安定した範囲を解析して正孔移動度や電荷密度を算出することにより、測定バラツキが抑えられ、精度の高い正孔移動度等の電気特性を得ることができる。
【００３１】
ここで、正孔移動度やＢＯＸ層電荷密度等を求める場合、マイナス側からステップ状にゲート電圧ＶＧを上げて印加していき、各ゲート電圧に対するドレイン電流を測定することによってＶＧ−ＩＤカーブを得るが、このとき、従来、ＶＧ−ＩＤカーブを解析してＳＯＩウエーハの電気特性を算出するのに要するゲート電圧の印加範囲が例えば−２０〜０Ｖである場合、本発明の評価方法では、例えば−４０〜０Ｖ、あるいはそれ以上にゲート電圧を変化させる印加範囲を拡張してゲート電圧を印加し、少なくとも、上記の−２０〜０Ｖにおいてドレイン電流の測定を行う。
【００３２】
一方、従来の方法は、正孔移動度の算出に必要な範囲付近のみでゲート電圧を変化させてドレイン電流を測定する方法であり、すなわちこの場合−２０〜０Ｖの範囲においてゲート電圧を印加して測定を行っていた。この従来方法では、安定したゲート電圧とドレイン電流との関係が得難く、ＶＧ−ＩＤカーブに歪が生じてしまい、その結果、該ゲート電圧とドレイン電流との関係から算出した正孔移動度等はバラツキが多く精度が低くなってしまう。これは、ゲート電圧をマイナス側から印加していくとき、ＢＯＸ膜がキャパシタとして働いてしまうことが原因と考えられる。
【００３３】
しかしながら、本発明では、正孔移動度等の算出に必要な印加範囲よりも拡張した範囲でゲート電圧を変化させてドレイン電流を測定するので、上記の測定のバラツキの原因となるＢＯＸ膜への充電があらかじめ十分に行われるため、安定したゲート電圧とドレイン電流との関係を、十分に広い範囲で得ることが可能である。このため、歪の抑えられたＶＧ−ＩＤカーブを広い範囲で得られ、測定バラツキもなく、簡便に高精度の正孔移動度等を算出して得ることが可能である。
【００３４】
なお、上記のゲート電圧を変化させる印加範囲は、少なくとも、正孔移動度の算出に必要な印加範囲の２倍とするのが好ましく、それによってより確実にＢＯＸ膜への充電を十分なものとすることができ、安定したゲート電圧とドレイン電流との関係を得て、一層高精度の正孔移動度等を算出することができる。ただし、このゲート電圧の変化させる印加範囲は３倍あるいは５倍にしてもよく、コスト等に応じて適宜決定することができ、特に限定はされない。
【００３５】
また、正孔移動度等の電気特性を算出するのに必要としない範囲においては、精度を落としてドレイン電流の測定を行うのが良い。本発明では、測定範囲を拡張することによって測定に要する時間等が増加してしまう可能性があるが、このように、電気特性の算出に要さない範囲において精度を落として測定をすれば、その分だけ時間や手間を削減することができ、コストの増加を効果的に抑制することができる。測定精度を落として測定しても、電気特性の算出には使用しない範囲であるため特に問題は生じない。
【００３６】
この精度を落として測定する具体的な方法としては、例えばゲート電圧の印加ステップ幅を大きくする方法が挙げられる。具体例を挙げると、正孔移動度を算出するのに要する印加範囲が−２０〜０Ｖであり、ゲート電圧を変化させてドレイン電流を測定する範囲を−４０〜０Ｖとするとき、すなわち−４０〜−２０Ｖの印加範囲を算出のために用いない場合、その−４０〜−２０Ｖの範囲では、ゲート電圧を１Ｖごとに大きく変化させていき、算出に必要な−２０〜０Ｖの範囲では、ゲート電圧を０．２５Ｖごとに変化させて細かくデータを採る。このようにして、算出に必要な範囲と比べて、算出に必要ない範囲での測定にかかる手間や測定時間を最小限に留めることによって、効率良く電気特性の評価を行うことが可能である。
この精度を落として測定する方法は、上記のゲート電圧の印加ステップ幅を大きくする方法に限定されず、ＢＯＸ膜への充電を十分なものとする方法であれば特に限定されるものではない。
【００３７】
また、ゲート電圧を印加して最初にドレイン電流を測定するとき、ゲート電圧印加後、ドレイン電流測定前に遅延時間を設けることによって、より確実にＢＯＸ膜への充電を行うことができる。それによって、さらに安定したＶＧ−ＩＤ特性を得ることができ、算出する電気特性は高精度のものとなる。この遅延時間は、たとえば１分〜１２０分とすることができるが、コスト等の面から決定すれば良く、特に限定されない。測定に支障がない程度で設定することができる。
【００３８】
以上のようにして、本発明の評価方法によって、ＢＯＸ膜への充電を十分なものとし、微小のドレイン電流を正確に測定して、それによって広い範囲にわたって安定したＶＧ−ＩＤ特性を得ることができ、この安定したＶＧ−ＩＤ特性からバラツキのない高精度の正孔移動度等の電気特性を算出し、評価することが可能である。また、フォトグラフィ工程のような大掛かりな装置や多数の工程を必要とせずに、簡便にかつ正確に上記電気特性を評価することができる。
【実施例】
【００３９】
以下、本発明を実施例及び比較例によりさらに詳細に説明するが、本発明はこれに限定されない。
（実施例）
導電型がｐ型で、直径２００ｍｍ、結晶方位＜１００＞のシリコンウエーハを、支持ウエーハ及びＳＯＩ層を形成するボンドウェーハウエーハとして用いて、水素イオン剥離法でＳＯＩウエーハを作製することにより、評価対象となるＳＯＩウエーハを準備した。なお、このウエーハをｐ型とするためのドーパントとしてボロンを用いた。また、ＳＯＩ層の厚さは７０ｎｍ程度であり、ＢＯＸ層の厚さは１５０ｎｍ程度である。
【００４０】
まず、このＳＯＩウエーハを１重量％のフッ酸を含む水溶液で１分間洗浄後、純水にてリンスを行い、その後、乾燥空気にて水分を除去して乾燥させて１０時間放置した。１０時間経過後、このＳＯＩウエーハを水銀プローブ装置（Ｆｏｕｒ  ＤＩＭＥＮＳＩＯＮＳ社製ＣＶｍａｐ９２）に載置し、一定のドレイン電圧を印加した状態でゲート電圧を変化させてドレイン電流をモニタリングして、正孔側のＶＧ−ＩＤ特性の測定を行った。
【００４１】
このときのＶＧ印加条件として、−４０Ｖから０Ｖ方向へ印加を行い、−２０Ｖまでは１Ｖステップで印加し、これより大きいＶＧからは０．２５ＶステップでＶＧを印加した。このようにして、ゲート電圧を２つの区間に分けて測定し、印加ステップ幅を変えて測定を行った。
また、はじめのドレイン電流測定時、すなわち、ゲート電圧ＶＧ＝−４０Ｖを印加した後、ドレイン電流ＩＤを測定する前に遅延時間５分を設定した。
【００４２】
上記のようにして得られたＶＧ−ＩＤ特性の測定図を図６に示す。図６に示すように、歪のないＶＧ−ＩＤカーブを得ることができた。このため、ゲート電圧ＶＧ＝−１９．７５Ｖより大きい範囲のＶＧ−ＩＤ特性を解析して正孔移動度およびＢＯＸ層電荷密度を算出することができた。なお、図６において、ゲート電圧ＶＧが−４０〜−２０Ｖの範囲は解析には用いないため省略した。
そして、複数回測定時の正孔移動度、ＢＯＸ層電荷密度の繰り返し精度（バラツキ）は、最大でも±１５％以下であった。このように、バラツキが少なく、非常に高精度に電気特性を得ることができた。
【００４３】
このように本発明の評価方法によって、ＶＧ−ＩＤ特性を安定して測定することができ、高精度でＳＯＩウエーハの電気特性を得ることができる。図６からも判るように、歪が抑制され、広い範囲でＶＧ−ＩＤカーブが安定しており、このＶＧ−ＩＤ特性から得た正孔移動度およびＢＯＸ層電荷密度は精度の高いものとなった。
また、本発明の評価方法による測定は、２時間程度で完了し、以下に述べる従来方法による測定に要した時間と大きな差はなかった。
以上のように、大規模な設備や工程も必要とせず、簡便に効率良く高い精度で電気特性を評価することができる。そして、例えば製品や製造工程の改善のための正確なデータを提供することが可能である。
【００４４】
（比較例）
実施例に使用したＳＯＩウエーハと同様のＳＯＩウエーハを準備した。
まず、このＳＯＩウエーハを１重量％のフッ酸を含む水溶液で１分間洗浄後、純水にてリンスを行い、その後、乾燥空気にて水分を除去して乾燥させて１０時間放置した。１０時間経過後、このＳＯＩウエーハを実施例と同様の水銀プローブ装置に載置し、一定のドレイン電圧を印加した状態でゲート電圧を変化させてドレイン電流をモニタリングして、正孔側のＶＧ−ＩＤ特性の測定を行った。
【００４５】
このときのＶＧ印加条件として、−２０Ｖから０Ｖ方向へ印加を行い、この全印加範囲において０．２５ＶステップでＶＧを印加して測定を行った。
また、実施例と同様に遅延時間５分を設定した。
上記のようにして得られたＶＧ−ＩＤ特性の測定図を図７に示す。なお、図７から判るように、ゲート電圧ＶＧ＝−２０〜−１０Ｖまでの範囲はＶＧ−ＩＤカーブがゆがんでおり、解析に用いることはできない。そのため、ゲート電圧ＶＧ＝−１０Ｖより大きい範囲のＶＧ−ＩＤ特性から正孔移動度およびＢＯＸ層電荷密度を算出した。
そして、複数回測定時の正孔移動度、ＢＯＸ層電荷密度の繰り返し精度（バラツキ）は、±１５％を大きく超えてしまった。このように、バラツキが大きく、精度が低くなってしまった。
【００４６】
このような従来による評価方法では、本発明の評価方法と比べて、ＢＯＸ膜への充電が十分ではなく、それによってドレイン電流の測定に誤差が生じ、ＶＧ−ＩＤカーブに歪が発生して、該ＶＧ−ＩＤカーブから得られる電気特性は精度が低いものとなっている。上述のように、電気特性を算出するために解析に用いることのできるＶＧ−ＩＤ特性の安定した範囲に関して、本発明を実施した実施例では、ＶＧ＝−１９．７５Ｖより大きい範囲とすることができ、広く安定させることができたが、一方比較例ではＶＧ＝−１０Ｖより大きい範囲であり、実施例よりも解析できる範囲が狭くなってしまっている。このように安定したＶＧ−ＩＤ特性の範囲が狭いと、電気特性の精度も低いものとなってしまう。
また、測定に要した時間は、本発明を実施した場合とさほど変わらず、２時間程度であった。
【００４７】
以上のように、本発明の評価方法によって、特に正孔移動度やＢＯＸ層電荷密度等の電気特性を測定する場合、キャパシタとして働くＢＯＸ膜への充電をあらかじめ十分なものとすることができ、測定誤差の要因を除くことが可能になる。このため微小なドレイン電流を精度良く測定することができ、広い範囲で安定したＶＧ−ＩＤ特性を得ることができる。そして、この安定したＶＧ−ＩＤ特性の範囲から電気特性を算出することによって、精度の高い電気特性を得ることが可能である。このように、本発明により、大掛かりな装置等を必要とせず、簡便で効率良く高精度な電気特性の測定が可能になる。これによって、例えば、迅速かつ正確なデータを提供することができるので、製品や製造工程の改善に役立てることが可能である。
【００４８】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【図面の簡単な説明】
【００４９】
【図１】本発明のＳＯＩウエーハの評価方法の一例を示すフロー図である。
【図２】Ｐｓｅｕｄｏ  ＭＯＳ  ＦＥＴ法を説明するための模式図である。
【図３】水銀プローブ装置の構成概略図である。
【図４】水銀プローブ装置の水銀電極の電極平面図である。
【図５】本発明のＳＯＩウエーハの評価方法において測定される正孔側のＶＧ−ＩＤ特性の一例を示すグラフである。
【図６】実施例で測定した正孔側のＶＧ−ＩＤ特性を示すグラフである。
【図７】比較例で測定した正孔側のＶＧ−ＩＤ特性を示すグラフである。
【符号の説明】
【００５０】
１…ＳＯＩ層、  ２…ＢＯＸ層（埋め込み酸化膜）、  ３…支持ウエーハ、
４…ゲート電極、  ５…ＳＯＩウエーハ、  ６…ソース電極、  ７…ドレイン電極、
２１…水銀プローブ装置、  ２２…真空チャック、  ２３…水銀プローブ、
２４、２５…水銀電極部、  Ｗ…ＳＯＩウエーハ。
【図１】
0004640204.tif 000002
【図２】
0004640204.tif 000003
【図３】
0004640204.tif 000004
【図４】
0004640204.tif 000005
【図５】
0004640204.tif 000006
【図６】
0004640204.tif 000007
【図７】
0004640204.tif 000008