(57)【特許請求の範囲】
【請求項１】
第１のフィルタと、この第１のフィルタに並列に接続された第２のフィルタと、前記第１、第２のフィルタと信号入力端子との間に挿入された第３のフィルタとを有し、
前記第１のフィルタは、第１の端子が前記第３のフィルタに接続され、第２の端子が信号出力端子に接続され、第３の端子と第４の端子が接地された２端子対ＳＡＷ共振子からなり、
前記第２のフィルタは、第１の端子が前記２端子対ＳＡＷ共振子の第１の端子に接続され、第２の端子が前記２端子対ＳＡＷ共振子の第２の端子に接続された第１の１端子対ＳＡＷ共振子と、この第１の１端子対ＳＡＷ共振子に並列に接続された第１のチップインダクタとからなり、
前記第３のフィルタは、第１の端子が前記信号入力端子に接続され、第２の端子が前記第１、第２のフィルタの第１の端子に接続された第２の１端子対ＳＡＷ共振子と、この第２の１端子対ＳＡＷ共振子に並列に接続された第２のチップインダクタとからなり、
前記２端子対ＳＡＷ共振子と前記第１、第２の１端子対ＳＡＷ共振子とが、圧電基板上に形成され、前記第１、第２のチップインダクタが、前記圧電基板を内蔵するセラミックパッケージ内に搭載され、
前記セラミックパッケージの信号入力用パッドと前記圧電基板上の前記信号入力端子とが信号入力端子用ワイヤを介して接続され、前記セラミックパッケージの第１のチップインダクタ入力用パッドと前記第１の１端子対ＳＡＷ共振子の第１の端子とが第１のチップインダクタ入力用ワイヤを介して接続され、前記セラミックパッケージの第１のチップインダクタ出力用パッドと前記第１の１端子対ＳＡＷ共振子の第２の端子とが第１のチップインダクタ出力用ワイヤを介して接続され、前記セラミックパッケージの第２のチップインダクタ入力用パッドと前記第２の１端子対ＳＡＷ共振子の第１の端子とが第２のチップインダクタ入力用ワイヤを介して接続され、前記セラミックパッケージの第２のチップインダクタ出力用パッドと前記第２の１端子対ＳＡＷ共振子の第２の端子とが第２のチップインダクタ出力用ワイヤを介して接続され、前記セラミックパッケージの信号出力用パッドと前記圧電基板上の前記信号出力端子とが信号出力端子用ワイヤを介して接続され、
前記信号入力端子用ワイヤと前記第１のチップインダクタ入力用ワイヤ間の最短距離が、前記信号入力端子用ワイヤと前記第２のチップインダクタ入力用ワイヤ間の最短距離より大きく、前記信号出力端子用ワイヤと前記第２のチップインダクタ出力用ワイヤ間の最短距離が、前記信号出力端子用ワイヤと前記第１のチップインダクタ出力用ワイヤ間の最短距離より大きいことを特徴とするローパスフィルタ。
【請求項２】
請求項１記載のローパスフィルタにおいて、
前記第１のチップインダクタと前記第２のチップインダクタ間の相互誘導係数が正となるように、前記第１、第２のチップインダクタを前記セラミックパッケージ内に配置することを特徴とするローパスフィルタ。
【請求項３】
請求項１記載のローパスフィルタにおいて、
さらに、前記信号入力端子と接地との間に挿入される第４のフィルタを前記圧電基板上に有し、
この第４のフィルタは、第１の端子が前記信号入力端子と接続され、第２の端子が接地される第３の１端子対ＳＡＷ共振子からなることを特徴とするローパスフィルタ。
【請求項４】
請求項３記載のローパスフィルタにおいて、
前記セラミックパッケージの第１の接地用パッドと前記第３の１端子対ＳＡＷ共振子の第２の端子とが第１の接地用ワイヤを介して接続され、前記セラミックパッケージの第２の接地用パッドと前記第３の１端子対ＳＡＷ共振子の第２の端子とが第２の接地用ワイヤを介して接続され、前記セラミックパッケージの第３の接地用パッドと前記２端子対ＳＡＷ共振子の第３の端子とが第３の接地用ワイヤを介して接続され、前記セラミックパッケージの第４の接地用パッドと前記２端子対ＳＡＷ共振子の第４の端子とが第４の接地用ワイヤを介して接続され、
前記信号入力端子用ワイヤと前記第１のチップインダクタ入力用ワイヤとの間に前記第１の接地用ワイヤを配置し、前記信号入力端子用ワイヤと前記第２のチップインダクタ入力用ワイヤとの間に前記第２の接地用ワイヤを配置し、前記信号出力端子用ワイヤと前記第２のチップインダクタ出力用ワイヤとの間に前記第３の接地用ワイヤを配置し、前記信号出力端子用ワイヤと前記第１のチップインダクタ出力用ワイヤとの間に前記第４の接地用ワイヤを配置することを特徴とするローパスフィルタ。
【請求項５】
請求項１乃至４のいずれか１項に記載のローパスフィルタにおいて、
平面視四角形の前記セラミックパッケージに対して前記第１のチップインダクタと前記第２のチップインダクタとが前記四角形の対角に位置するように、前記第１、第２のチップインダクタを前記セラミックパッケージ内に配置することを特徴とするローパスフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ローパスフィルタに関するものである。
【背景技術】
【０００２】
近年、携帯電話機の高機能化が進み、音声通信及びデータ通信の機能に加えて、ＦＭ放送やＴＶ放送を受信するチューナの搭載が進みつつある。ＴＶ放送受信用チューナ付き携帯電話機では、携帯電話機の送信信号がＴＶ放送の受信信号に影響を与えないようにすることが重要である。その理由は、音声通信及びデータ通信用のアンテナから送信された電力の大きな送信信号がＴＶ放送の受信回路に回りこみ、混信を生じる可能性があるからである。このような混信を防ぐため、ＶＨＦ／ＵＨＦ帯の信号を通過させ、音声通信及びデータ通信用の送信帯域の信号を抑圧するローパスフィルタが、チューナ側の回路に搭載される。
【０００３】
このようなローパスフィルタ特性を実現するものとして、積層ＬＣローパスフィルタが挙げられる（例えば、特許文献１参照）。積層ＬＣフィルタは、薄いセラミック層上に導体パターンを形成し、これらを複数積層することにより、インダクタンスやコンデンサを形成し、所定の接続を行ったフィルタである。図３６に積層ＬＣローパスフィルタの一般的な等価回路図を示し、図３７に積層ＬＣローパスフィルタの通過特性の１例を示す。図３６において、ＩＮは信号入力端子、ＯＵＴは信号出力端子、Ｌ１０，Ｌ１１はインダクタンス、Ｃ１０〜Ｃ１４はコンデンサである。図３７では、インダクタンスＬ１０，Ｌ１１のＱを３０とした。インダクタ（コイル）は、その主特性であるインダクタンス成分を得ようとすると同時に抵抗成分ができる。通常、この抵抗成分は少ないほうが優れたインダクタと評価される。インダクタ成分と、この抵抗成分との比をＱ特性として表現している。この値が高い方が高効率のインダクタといえる。周波数をｆ、インダクタ値をＬ、実効抵抗値をＲとすると、Ｑ＝２πｆＬ／Ｒである。図３７に示すように、積層ＬＣローパスフィルタでは、ＶＨＦ／ＵＨＦの周波数帯（９０ＭＨｚから７７０ＭＨｚ）が通過帯域となり、８００ＭＨｚ帯ＣＤＭＡの送信周波数帯（８９８ＭＨｚから９２５ＭＨｚ）が減衰域となっている。
【０００４】
【特許文献１】特開平０７−３３６１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の積層ＬＣローパスフィルタでは、減衰極が１．３ＧＨｚとなっているため、減衰域（８９８ＭＨｚから９２５ＭＨｚ）の減衰量が９ｄＢ程度と不十分であるという問題点があった。また、従来の積層ＬＣローパスフィルタでは、段数を増やすことで、減衰極をより通過帯域近傍に近づけ、より大きな減衰量を得ることが可能であるが、段数を増やすと、インダクタンスに含まれる直列抵抗の影響により、通過帯域の損失も増大し、必要な通過帯域挿入損失を得ることが難しくなるという問題点があった。さらに、従来の積層ＬＣローパスフィルタでは、素子数が増加すると、フィルタの外形が大きくなるという問題点があった。携帯電話機に搭載するフィルタは小型であることが望ましく、大きなフィルタは携帯電話機には不向きである。
【０００６】
本発明は、上記課題を解決するためになされたもので、低損失で急峻な減衰特性を有する小型のローパスフィルタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のローパスフィルタは、第１のフィルタと、この第１のフィルタに並列に接続された第２のフィルタと、前記第１、第２のフィルタと信号入力端子との間に挿入された第３のフィルタとを有し、前記第１のフィルタは、第１の端子が前記第３のフィルタに接続され、第２の端子が信号出力端子に接続され、第３の端子と第４の端子が接地された２端子対ＳＡＷ共振子からなり、前記第２のフィルタは、第１の端子が前記２端子対ＳＡＷ共振子の第１の端子に接続され、第２の端子が前記２端子対ＳＡＷ共振子の第２の端子に接続された第１の１端子対ＳＡＷ共振子と、この第１の１端子対ＳＡＷ共振子に並列に接続された第１のチップインダクタとからなり、前記第３のフィルタは、第１の端子が前記信号入力端子に接続され、第２の端子が前記第１、第２のフィルタの第１の端子に接続された第２の１端子対ＳＡＷ共振子と、この第２の１端子対ＳＡＷ共振子に並列に接続された第２のチップインダクタとからなり、前記２端子対ＳＡＷ共振子と前記第１、第２の１端子対ＳＡＷ共振子とが、圧電基板上に形成され、前記第１、第２のチップインダクタが、前記圧電基板を内蔵するセラミックパッケージ内に搭載され、前記セラミックパッケージの信号入力用パッドと前記圧電基板上の前記信号入力端子とが信号入力端子用ワイヤを介して接続され、前記セラミックパッケージの第１のチップインダクタ入力用パッドと前記第１の１端子対ＳＡＷ共振子の第１の端子とが第１のチップインダクタ入力用ワイヤを介して接続され、前記セラミックパッケージの第１のチップインダクタ出力用パッドと前記第１の１端子対ＳＡＷ共振子の第２の端子とが第１のチップインダクタ出力用ワイヤを介して接続され、前記セラミックパッケージの第２のチップインダクタ入力用パッドと前記第２の１端子対ＳＡＷ共振子の第１の端子とが第２のチップインダクタ入力用ワイヤを介して接続され、前記セラミックパッケージの第２のチップインダクタ出力用パッドと前記第２の１端子対ＳＡＷ共振子の第２の端子とが第２のチップインダクタ出力用ワイヤを介して接続され、前記セラミックパッケージの信号出力用パッドと前記圧電基板上の前記信号出力端子とが信号出力端子用ワイヤを介して接続され、前記信号入力端子用ワイヤと前記第１のチップインダクタ入力用ワイヤ間の最短距離が、前記信号入力端子用ワイヤと前記第２のチップインダクタ入力用ワイヤ間の最短距離より大きく、前記信号出力端子用ワイヤと前記第２のチップインダクタ出力用ワイヤ間の最短距離が、前記信号出力端子用ワイヤと前記第１のチップインダクタ出力用ワイヤ間の最短距離より大きいことを特徴とするものである。
【０００８】
また、本発明のローパスフィルタの１構成例は、前記第１のチップインダクタと前記第２のチップインダクタ間の相互誘導係数が正となるように、前記第１、第２のチップインダクタを前記セラミックパッケージ内に配置するものである。
また、本発明のローパスフィルタの１構成例は、さらに、前記信号入力端子と接地との間に挿入される第４のフィルタを前記圧電基板上に有し、この第４のフィルタは、第１の端子が前記信号入力端子と接続され、第２の端子が接地される第３の１端子対ＳＡＷ共振子からなるものである。
また、本発明のローパスフィルタの１構成例は、前記セラミックパッケージの第１の接地用パッドと前記第３の１端子対ＳＡＷ共振子の第２の端子とが第１の接地用ワイヤを介して接続され、前記セラミックパッケージの第２の接地用パッドと前記第３の１端子対ＳＡＷ共振子の第２の端子とが第２の接地用ワイヤを介して接続され、前記セラミックパッケージの第３の接地用パッドと前記２端子対ＳＡＷ共振子の第３の端子とが第３の接地用ワイヤを介して接続され、前記セラミックパッケージの第４の接地用パッドと前記２端子対ＳＡＷ共振子の第４の端子とが第４の接地用ワイヤを介して接続され、前記信号入力端子用ワイヤと前記第１のチップインダクタ入力用ワイヤとの間に前記第１の接地用ワイヤを配置し、前記信号入力端子用ワイヤと前記第２のチップインダクタ入力用ワイヤとの間に前記第２の接地用ワイヤを配置し、前記信号出力端子用ワイヤと前記第２のチップインダクタ出力用ワイヤとの間に前記第３の接地用ワイヤを配置し、前記信号出力端子用ワイヤと前記第１のチップインダクタ出力用ワイヤとの間に前記第４の接地用ワイヤを配置することを特徴とするものである。
また、本発明のローパスフィルタの１構成例は、平面視四角形の前記セラミックパッケージに対して前記第１のチップインダクタと前記第２のチップインダクタとが前記四角形の対角に位置するように、前記第１、第２のチップインダクタを前記セラミックパッケージ内に配置するものである。
【発明の効果】
【０００９】
本発明によれば、第１のフィルタと、第１のフィルタに並列に接続された第２のフィルタと、第１、第２のフィルタと信号入力端子との間に挿入された第３のフィルタとを設け、第１のフィルタを２端子対ＳＡＷ共振子から構成し、第２のフィルタを第１の１端子対ＳＡＷ共振子と第１のチップインダクタとから構成し、第３のフィルタを第２の１端子対ＳＡＷ共振子と第２のチップインダクタとから構成することにより、減衰極を遮断周波数近傍にすることが可能となり、減衰域の減衰量を改善することができる。また、本発明では、ＳＡＷ共振子を用いるため、フィルタを小型化できる。また、本発明では、積層ＬＣフィルタのように所望の減衰量を得るために段数を増やす必要がないので、通過帯域の挿入損失が増大することがなく、外形が大型化することもない。また、本発明では、２端子対ＳＡＷ共振子と第１、第２の１端子対ＳＡＷ共振子とを圧電基板上に形成し、第１、第２のチップインダクタを、圧電基板を内蔵するセラミックパッケージ内に搭載して、信号入力端子用ワイヤと第１のチップインダクタ入力用ワイヤ間の最短距離を、信号入力端子用ワイヤと第２のチップインダクタ入力用ワイヤ間の最短距離より大きくし、信号出力端子用ワイヤと第２のチップインダクタ出力用ワイヤ間の最短距離を、信号出力端子用ワイヤと第１のチップインダクタ出力用ワイヤ間の最短距離より大きくすることにより、本発明の回路構成に基づく急峻な減衰特性を損なうことなく、ローパスフィルタをセラミックパッケージ内に搭載することができる。その結果、本発明では、低損失で急峻な減衰特性を有する小型のローパスフィルタを実現することができる。
【００１０】
また、本発明では、第１のチップインダクタと第２のチップインダクタ間の相互誘導係数が正となるように、第１、第２のチップインダクタをセラミックパッケージ内に配置することにより、本発明の回路構成に基づく急峻な減衰特性を損なうことなく、第１、第２のチップインダクタをセラミックパッケージ内に搭載することができる。
【００１１】
また、本発明では、信号入力端子と接地との間に第４のフィルタを挿入することにより、減衰域の減衰量を更に増大させることができる。
【００１２】
また、本発明では、セラミックパッケージの第１の接地用パッドと第３の１端子対ＳＡＷ共振子の第２の端子とを第１の接地用ワイヤを介して接続し、セラミックパッケージの第２の接地用パッドと第３の１端子対ＳＡＷ共振子の第２の端子とを第２の接地用ワイヤを介して接続し、セラミックパッケージの第３の接地用パッドと２端子対ＳＡＷ共振子の第３の端子とを第３の接地用ワイヤを介して接続し、セラミックパッケージの第４の接地用パッドと２端子対ＳＡＷ共振子の第４の端子とを第４の接地用ワイヤを介して接続し、信号入力端子用ワイヤと第１のチップインダクタ入力用ワイヤとの間に第１の接地用ワイヤを配置し、信号入力端子用ワイヤと第２のチップインダクタ入力用ワイヤとの間に第２の接地用ワイヤを配置し、信号出力端子用ワイヤと第２のチップインダクタ出力用ワイヤとの間に第３の接地用ワイヤを配置し、信号出力端子用ワイヤと第１のチップインダクタ出力用ワイヤとの間に第４の接地用ワイヤを配置することにより、減衰域の減衰量を更に増大させることができる。
【００１３】
また、本発明では、平面視四角形のセラミックパッケージに対して第１のチップインダクタと第２のチップインダクタとが四角形の対角に位置するように、第１、第２のチップインダクタをセラミックパッケージ内に配置することにより、減衰域の減衰量を更に増大させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施の形態となるローパスフィルタの等価回路図である。図１のローパスフィルタは、第１のフィルタ１と、第２のフィルタ２と、第３のフィルタ３と、第４のフィルタ４とから構成されている。図１において、ＩＮは信号入力端子、ＯＵＴは信号出力端子である。
【００１５】
図２に、第１のフィルタ１の平面図を示す。第１のフィルタ１は、２端子対ＳＡＷ（Surface Acoustic Wave ）共振子１１からなる。２端子対ＳＡＷ共振子１１は、圧電基板上に送信用ＩＤＴ（interdigital transducer ：すだれ状電極）１５０と受信用ＩＤＴ１５１とを形成し、さらにその両側にそれぞれ反射器１５２，１５３を配置したものである。周知のように、ＩＤＴは、金属からなる櫛状の対向する２つの電極部を有し、各電極部は、対向する電極部に向かって交互に突出した複数の電極指を有している。
【００１６】
図１、図２において、１２は２端子対ＳＡＷ共振子１１の第１の端子（フィルタ１の入力端子）、１４は２端子対ＳＡＷ共振子１１の第２の端子（フィルタ１の出力端子）、１３は２端子対ＳＡＷ共振子１１の第３の端子、１５は２端子対ＳＡＷ共振子１１の第４の端子である。第３の端子１３と第４の端子１５は接地されている。
【００１７】
第１のフィルタ１は、２つの反射器１５２，１５３間に生じる定在波の周波数とＩＤＴ１５０，１５１の共振周波数とが一致するときに、入力端子１２と出力端子１４間に信号が伝送される狭帯域通過フィルタとして動作する。第１のフィルタ１の通過特性の１例を図３に示す。
【００１８】
図４に、第３のフィルタ３の平面図を示す。第３のフィルタ３は、１端子対ＳＡＷ共振子３１と、１端子対ＳＡＷ共振子３１に並列に接続されたチップインダクタ３２とからなる。１端子対ＳＡＷ共振子３１は、圧電基板上に１つのＩＤＴ３１０を形成し、さらにその両側にそれぞれ反射器３１１，３１２を配置したものである。チップインダクタ３２としては、大きく分けると、導体層を印刷したフェライト等からなるグリーンシートを複数積層することで巻線を形成した積層チップインダクタと、導線を螺旋状に巻いた巻線チップインダクタの２種類がある。図１、図４において、３３は１端子対ＳＡＷ共振子３１の第１の端子（ＩＤＴ３１０の入力端子）、３４は１端子対ＳＡＷ共振子３１の第２の端子（ＩＤＴ３１０の出力端子）、３５はチップインダクタ３２の入力端子、３６はチップインダクタ３２の出力端子である。
【００１９】
第３のフィルタ３の通過特性の１例を図５に示す。第３のフィルタ３は、２つの減衰極を有する帯域通過フィルタの特性を示す。ただし、図５では、約０．９ＧＨｚの低周波側の減衰極のみ記載し、１ＧＨｚ超の位置にある高周波側の減衰極については省略している。第１のフィルタ１と第３のフィルタ３とを直列に接続し、第１のフィルタ１の通過域（０．９〜１ＧＨｚ）を第３のフィルタ３の２つの減衰極の間に設定すると、図６に示すように第１のフィルタ１の通過域の両側の約０．９ＧＨｚと１ＧＨｚの位置に第３のフィルタ３の減衰極が生じ、通過域近傍の減衰量が改善されていることが分かる。
【００２０】
フィルタ１，３を直列に接続したフィルタ（以下、直列フィルタ１，３と呼ぶ）と似た構成が、特開昭５６−４７１１６号公報に開示されている。特開昭５６−４７１１６号公報に開示されたフィルタでは、弾性表面波素子としてトランスバーサルフィルタが使用され、圧電共振子としてセラミック共振子が使用されている。これに対して、本実施の形態の直列フィルタ１，３では、トランスバーサルフィルタの代わりに２端子対ＳＡＷ共振子１１を使用し、また圧電共振子の代わりに１端子対ＳＡＷ共振子３１を使用しており、これらを同一の圧電基板上に形成している点が特開昭５６−４７１１６号公報のフィルタと異なる。
【００２１】
次に、本実施の形態では、直列フィルタ１，３において、第１のフィルタ１に並列に第２のフィルタ２を接続することにより、非常に急峻な減衰特性を有するローパスフィルタを実現している。第２のフィルタ２は、第３のフィルタ３と同様に、１端子対ＳＡＷ共振子２１と、１端子対ＳＡＷ共振子２１に並列に接続されたチップインダクタ２２とからなる。図１において、２３は１端子対ＳＡＷ共振子２１の第１の端子（ＩＤＴの入力端子）、２４は１端子対ＳＡＷ共振子２１の第２の端子（ＩＤＴの出力端子）、２５はチップインダクタ２２の入力端子、２６はチップインダクタ２２の出力端子である。
【００２２】
図１のローパスフィルタの通過特性の具体例については後述することとし、このローパスフィルタの動作について説明する。まず、第１のフィルタ１について考察する。第１のフィルタ１においては音響的結合が含まれているため、ＬＣフィルタの解析に用いられている影像パラメータ法による解析を直接行うことは困難である。まず影像パラメータ法による解析に帰着するため、以下の変換を行う。一般に、対称２端子対回路は、偶モード励振したときのインピーダンスをＺｅｖｅｎ、奇モード励振したときのインピーダンスをＺｏｄｄとすると、図７に示すような対称格子型回路に変形できる。
【００２３】
偶モード励振とは、２端子対回路の両端に大きさと位相が同じ電圧を印加することであり、奇モード励振とは、２端子対回路の両端に大きさが同じで位相が反転した電圧を印加することである。偶モードインピーダンスＺｅｖｅｎ、奇モードインピーダンスＺｏｄｄは、それぞれの励振モードにおける電圧と流入する電流の比である。また、偶モードインピーダンスＺｅｖｅｎと奇モードインピーダンスＺｏｄｄの値は、回路シミュレータにより容易に計算することができる。図７に示した対称格子型回路は、図８のようなＴ型回路に容易に変形することができる。図８のＴ型回路について、影像インピーダンスをＺ０、伝搬定数をθとすると、次式が成立する。
【００２４】
【数１】
0004768398.tif 000002
【００２５】
影像パラメータ理論によれば、θが虚数のときに通過域、実数のときに減衰域になるから、偶モードインピーダンスＺｅｖｅｎと奇モードインピーダンスＺｏｄｄが異符号のときに通過域、同符号のときに減衰域となる。偶モードインピーダンスＺｅｖｅｎと奇モードインピーダンスＺｏｄｄの符号を調べるには、インピーダンスのリアクタンス部の符号を調べればよい。第１のフィルタ１について、偶モードインピーダンスＺｅｖｅｎと奇モードインピーダンスＺｏｄｄのリアクタンス特性を図９、図１０に示す。図１０は、図９における０．９〜１ＧＨｚの帯域を拡大した図である。
【００２６】
図９、図１０によれば、偶モードインピーダンスＺｅｖｅｎと奇モードインピーダンスＺｏｄｄとが異符号の周波数帯域がフィルタ特性の通過域となり、同符号の周波数帯域が減衰域となっている。上記の説明は、動作原理を説明するために回路が対称回路であるとの仮定をおいている。実際の回路では、ＩＤＴ１５０及び１５１の対数等を異ならせる場合があり、対称性が損なわれる場合があるが、その場合でも原理的には上記説明の延長上にあり、フィルタ特性を直接計算し所望の特性となるよう設計すればよい。
【００２７】
第１のフィルタ１に第２のフィルタ２のチップインダクタ２２のみを接続した場合のリアクタンス特性を図１１、図１２に示す。図１２は、図１１における０．９〜１ＧＨｚの帯域を拡大した図である。第１のフィルタ１に並列にチップインダクタ２２を接続したことにより、奇モードインピーダンスＺｏｄｄの符号がほぼ反転し、偶モードインピーダンスＺｅｖｅｎと異符合になっていることが分かる。このときの通過特性は、図１３のようになり、偶モードインピーダンスＺｅｖｅｎと奇モードインピーダンスＺｏｄｄが同符号となっている一部の帯域（０．９４ＧＨｚ付近）を除いて通過域が形成されている。
【００２８】
さらに並列に１端子対ＳＡＷ共振子２１を接続した場合、すなわち第１のフィルタ１に第２のフィルタ２を並列に接続した場合のリアクタンス特性を図１４、図１５に示す。図１５は、図１４における０．７〜１ＧＨｚの帯域を拡大した図である。第１のフィルタ１に第２のフィルタ２を並列に接続すると、１端子対ＳＡＷ共振子２１とチップインダクタ２２で決まるピークが現れ、偶モードインピーダンスＺｅｖｅｎと奇モードインピーダンスＺｏｄｄが同符号の周波数帯域、すなわち減衰域が拡大されることが分かる。
【００２９】
第１のフィルタ１に第２のフィルタ２を並列に接続した場合の通過特性を図１６に示す。本実施の形態では、第１のフィルタ１に並列にチップインダクタ２２を接続することにより、狭帯域通過フィルタからローパスフィルタに変換することができ、さらに第１のフィルタ１に１端子対ＳＡＷ共振子２１を並列に接続することより、急峻な肩特性と広い減衰域を有するローパスフィルタを実現することができる。
【００３０】
そして、フィルタ１，２を並列に接続した構成に図５の特性を有する第３のフィルタ３を直列に接続すると、ローパスフィルタの減衰域の減衰量を増大させることができる。なお、本実施の形態のローパスフィルタの減衰域の高域側の端部周波数は、第１のフィルタ１によりほぼ決定され、減衰域の低域側の端部周波数は、チップインダクタ２２と１端子対ＳＡＷ共振子２１により決定される。また、第３のフィルタ３の減衰極周波数を適切に設定することにより、減衰域の周波数特性を設定することができる。
【００３１】
さらに、信号入力端子ＩＮと接地との間に第４のフィルタ４を挿入することにより、ローパスフィルタの減衰域の減衰量を更に増大させることができる。第４のフィルタ４は、１端子対ＳＡＷ共振子４１からなる。１端子対ＳＡＷ共振子４１は、１端子対ＳＡＷ共振子３１と同様に、圧電基板上に１つのＩＤＴを形成し、さらにその両側にそれぞれ反射器を配置したものである。図１において、４２は１端子対ＳＡＷ共振子４１の第１の端子、４３は１端子対ＳＡＷ共振子４１の第２の端子である。
【００３２】
次に、本実施の形態のローパスフィルタの設計法について説明する。まず、以下の（ａ）〜（ｄ）のような前提条件を定める。
（ａ）ラダー型のフィルタは、入出力端子間に挿入される素子である直列腕と、入出力端子と接地との間に挿入される素子である並列腕のインピーダンス関係によりフィルタ特性が決まる。
（ｂ）本実施の形態では、ローパスフィルタを直列腕及び並列腕に分解することができないため、ラダー型フィルタとは言えない。よって、ラダー型フィルタの動作説明で使用される影像インピーダンスによる方法を直接適用することはできない。
（ｃ）このため、本実施の形態では、偶モードインピーダンスと奇モードインピーダンスの概念を導入する。
（ｄ）偶モードインピーダンスと奇モードインピーダンスの虚部の符号によりフィルタ特性が定まる。すなわち、偶モードインピーダンスの虚部Ｉｍ｜Ｚｅｖｅｎ｜と奇モードインピーダンスの虚部Ｉｍ｜Ｚｏｄｄ｜とが異符号のとき通過域となり、Ｉｍ｜Ｚｅｖｅｎ｜とＩｍ｜Ｚｏｄｄ｜とが同符号のとき減衰域となり、Ｉｍ｜Ｚｅｖｅｎ｜とＩｍ｜Ｚｏｄｄ｜とが同じ値のときに減衰極が生じる。
【００３３】
以下、  第１のフィルタ１に第２のフィルタ２を並列に接続したフィルタについて考える。第１のフィルタ１に第２のフィルタ２を並列に接続したフィルタの偶モードインピーダンスの虚部Ｉｍ｜Ｚｅｖｅｎ｜と奇モードインピーダンスの虚部Ｉｍ｜Ｚｏｄｄ｜を図１７に示す。また、図１７の場合におけるフィルタの通過特性を図１８に示す。偶モードインピーダンスの虚部Ｉｍ｜Ｚｅｖｅｎ｜は、主に第１のフィルタ１の素子の値により定まり、奇モードインピーダンスの虚部Ｉｍ｜Ｚｏｄｄ｜は、主に第２のフィルタ２の素子の値により定まる。
【００３４】
図１７では、奇モードインピーダンスの虚部Ｉｍ｜Ｚｏｄｄ｜が零となる周波数Ｐ１より低い帯域、及び偶モードインピーダンスの虚部Ｉｍ｜Ｚｅｖｅｎ｜が零となる周波数Ｐ２より高い帯域で、偶モードインピーダンスの虚部Ｉｍ｜Ｚｅｖｅｎ｜と奇モードインピーダンスの虚部Ｉｍ｜Ｚｏｄｄ｜が異符号となっているため、これらの帯域が通過域となる。
【００３５】
一方、周波数Ｐ１とＰ２の間では、偶モードインピーダンスの虚部Ｉｍ｜Ｚｅｖｅｎ｜と奇モードインピーダンスの虚部Ｉｍ｜Ｚｏｄｄ｜が同符号となっているため、周波数Ｐ１とＰ２の間の帯域が減衰域となる。特に、図１７に示す破線の帯域Ｂでは、偶モードインピーダンスの虚部Ｉｍ｜Ｚｅｖｅｎ｜と奇モードインピーダンスの虚部Ｉｍ｜Ｚｏｄｄ｜が同一の値となる周波数が複数生じ、減衰極が形成される。
【００３６】
所望の通過域と減衰域を得るためには、周波数Ｐ１が目的の遮断周波数（通過域の高域側の端部周波数）となるよう調整し、偶モードインピーダンスの虚部Ｉｍ｜Ｚｅｖｅｎ｜と奇モードインピーダンスの虚部Ｉｍ｜Ｚｏｄｄ｜が同じ値となる帯域Ｂが所望の減衰域と一致するよう調整すればよい。そのためには、まず第１のフィルタ１のＩＤＴ１５０，１５１の共振波長λ１を調整して、周波数Ｐ２が減衰域の高域側の端部周波数付近となるよう設定する。次に、第２のフィルタ２のＩＤＴの共振波長λ２を調整して、図１７の帯域Ｂが目的の減衰域の周波数範囲と一致するよう調整する。このとき、λ２＜λ１の関係を満たすようにする。
【００３７】
第１のフィルタ１に第２のフィルタ２を並列に接続したフィルタにおいてλ２＞λ１とした場合のリアクタンス特性を図１９に示し、このときの通過特性を図２０に示す。図１９に示すように、λ２＞λ１とした場合、偶モードインピーダンスの虚部Ｉｍ｜Ｚｅｖｅｎ｜と奇モードインピーダンスの虚部Ｉｍ｜Ｚｏｄｄ｜とが連続的に同一の値となる帯域Ｂがなくなり、周波数Ｐ１とＰ２の間でＩｍ｜Ｚｅｖｅｎ｜とＩｍ｜Ｚｏｄｄ｜が一致するのは２点のみとなる。このため、減衰極が分離し、図１８の場合に比べて減衰域の減衰量が劣化する（図２０）。
【００３８】
第２のフィルタ２のＩＤＴの共振波長λ２を変化させると、通過域の高域側の端部周波数を決めるＰ１が変化するため、チップインダクタ２２の長さを調整して、Ｐ１が前述のように目的の遮断周波数になるよう設定する。この操作により、偶モードインピーダンスの虚部Ｉｍ｜Ｚｅｖｅｎ｜と奇モードインピーダンスの虚部Ｉｍ｜Ｚｏｄｄ｜が同一の値となる帯域Ｂが変化するため、波長λ２を調整する。このようなチップインダクタ２２の長さの調整と第２のフィルタ２のＩＤＴの共振波長λ２の調整とを、所望の特性を満たすまで繰り返す。
【００３９】
第１のフィルタ１及び第２のフィルタ２のＩＤＴの電極指の交差幅と電極指の対数は、通過域のインピーダンスと帯域Ｂの傾きに影響を与える。第１のフィルタ１のＩＤＴ１５０，１５１の電極指の交差幅及び電極指の対数で決まるＩｍ｜Ｚｅｖｅｎ｜の傾きと第２のフィルタ２のＩＤＴの電極指の交差幅及び電極指の対数で決まるＩｍ｜Ｚｏｄｄ｜の傾きとが一致するように調整すると共に、通過域が所望の特性インピーダンス（通常５０Ω）となるよう適切に設定する。以上の調整は、手動で行うことも可能であるが、適切な誤差関数を定めて、コンピュータにより最適な組み合わせを探索するようにすると良い。
【００４０】
なお、以上の設計方法の説明では、第１のフィルタ１のＩＤＴ１５０の共振波長とＩＤＴ１５１の共振波長を同一の値としたが、異なる値に設定しても良い。この場合のリアクタンス特性を図２１に示す。ＩＤＴ１５０とＩＤＴ１５１の共振波長を異なる値にすると、偶モードインピーダンスの虚部Ｉｍ｜Ｚｅｖｅｎ｜と奇モードインピーダンスの虚部Ｉｍ｜Ｚｏｄｄ｜が同一の値となる帯域Ｂが拡大し、より広帯域な減衰域を実現することができる。
【００４１】
また、第１のフィルタ１のＩＤＴ１５０とＩＤＴ１５１間の距離を調整すると、偶モードインピーダンスの虚部Ｉｍ｜Ｚｅｖｅｎ｜と奇モードインピーダンスの虚部Ｉｍ｜Ｚｏｄｄ｜が同一の値となる帯域を更に拡大することができ、減衰域を更に拡大することができる。この場合のリアクタンス特性を図２２に示す。この調整は、ＩＤＴ１５０とＩＤＴ１５１間の距離を通常０．５λとするところを０．７λから０．９λ付近にすると良い。
【００４２】
第３のフィルタ３は、図５のような通過特性を有している。そこで、第１のフィルタ１に第２のフィルタ２を並列に接続したフィルタと、第３のフィルタ３とにおいて、通過域と減衰域が互いに一致するようにして、これらを従属接続すれば、より減衰量が増大し好ましい。
【００４３】
次に、本実施の形態のローパスフィルタの実装構造について説明する。図１のローパスフィルタを従来の方法で実装すると、図２３のようになる。図２３の例では、プリント基板５００上にセラミックパッケージ５０１と２つのチップインダクタ２２，３２とを半田付けしている。セラミックパッケージ５０１は、図１のローパスフィルタの各構成要素のうちチップインダクタ２２，３２を除く構成要素を搭載したものである。図２３において、５０２はセラミックパッケージ５０１の底面に形成されたパッド（不図示）と半田で接続されるフットパターン、５０３，５０４はセラミックパッケージ５０１とチップインダクタ２２とを接続する配線、５０５，５０６はセラミックパッケージ５０１とチップインダクタ３２とを接続する配線である。
【００４４】
図２３に示したローパスフィルタの通過特性を図２４に示す。図２４から明らかなように、ＤＣ（直流）から７１０ＭＨｚまで低損失な通過域と９１０ＭＨｚ付近に４０ｄＢ以上の減衰域が形成されている。しかしながら、図２３のような実装構造では、セラミックパッケージ５０１とチップインダクタ２２，３２の実装に一定の距離が必要であり、実装面積が増大しがちである。また、プリント基板５００上にセラミックパッケージ５０１とチップインダクタ２２，３２とを実装しなければ、最終的なフィルタ特性を評価することができないため、品質管理上問題が生じる可能性がある。
【００４５】
また、チップインダクタ２２とセラミックパッケージ５０１内の１端子対ＳＡＷ共振子２１との接続、およびチップインダクタ３２とセラミックパッケージ５０１内の１端子対ＳＡＷ共振子３１との接続には、セラミックパッケージ５０１内の配線及びプリント基板５００上の配線５０３〜５０６が必要であり、配線長が非常に長くなるため、ローパスフィルタの挿入損失の更なる低減を図ることは困難である。
【００４６】
これらの問題を解決するため、チップインダクタ２２，３２をセラミックパッケージ内に搭載する。チップインダクタ２２，３２をセラミックパッケージ内に搭載した場合のローパスフィルタの通過特性の１例を図２５に示す。図２５の例では、図２４に示した通過特性と比較すると、減衰域のうち特に低周波側の領域Ａの減衰量が劣化していることが分かる。
【００４７】
この減衰量の劣化の原因について、シミュレーションによる検討を行った結果、チップインダクタ間及び配線に用いるワイヤ間に相互誘導が生じ、減衰特性が劣化することが判明した。図２６に、セラミックパッケージ内のワイヤのインダクタンスを考慮した図１のローパスフィルタの等価回路を示す。図２６において、１６は信号入力端子用ワイヤ、１７は信号出力端子用ワイヤ、２７はチップインダクタ２２の入力端子と１端子対ＳＡＷ共振子２１の入力端子とを接続するワイヤ、２８はチップインダクタ２２の出力端子と１端子対ＳＡＷ共振子２１の出力端子とを接続するワイヤ、３７はチップインダクタ３２の入力端子と１端子対ＳＡＷ共振子３１の入力端子とを接続するワイヤ、３８はチップインダクタ３２の出力端子と１端子対ＳＡＷ共振子３１の出力端子とを接続するワイヤである。図２６では、ワイヤ１６，１７，２７，２８，３７，３８がインダクタンス性を示すため、インダクタとして表現してある。
【００４８】
以上のワイヤ間に相互誘導があった場合、ローパスフィルタの特性がどのように変化するかシミュレーションを行った。まず、ワイヤ１６と２７間の相互誘導αについて検討を行った。ワイヤ１６と２７間の相互誘導αがない場合の図２６のローパスフィルタの通過特性を図２７に示し、Ｍ＞０（Ｍは相互誘導係数で、ここではＭ＝０．１３）の相互誘導αが生じた場合の図２６のローパスフィルタの通過特性を図２８に示す。
【００４９】
なお、相互誘導係数Ｍを導入するにあたっては、ワイヤ１６，１７，２７，２８，３７，３８を流れる電流Ｉ１６，Ｉ１７，Ｉ２７，Ｉ２８，Ｉ３７，Ｉ３８の向きを図２６のように定義している。
図２８の例では、図２５の場合と同様に減衰域の低周波側の領域Ａの減衰量が図２７の場合と比べて劣化しており、相互誘導αがローパスフィルタの減衰特性に大きな影響を与えていることが分かる。同様に、ワイヤ１７と３８間の相互誘導α’もローパスフィルタの減衰特性に大きな影響を与える。
【００５０】
次に、チップインダクタ２２と３２間の相互誘導βについて検討する。チップインダクタ２２と３２間にＭ＞０（ここではＭ＝０．３）の相互誘導βが生じた場合の図２６のローパスフィルタの通過特性を図２９に示し、Ｍ＜０（ここではＭ＝−０．３）の相互誘導βが生じた場合の図２６のローパスフィルタの通過特性を図３０に示す。
【００５１】
図２９、図３０の例では、いずれの場合も減衰域の低周波側の領域Ａの減衰量が図２７の場合と比べて劣化しており、所望の減衰特性を得るためには相互誘導βを低減する必要があることが分かる。ただし、相互誘導係数Ｍが正の場合（図２９）の方が負の場合（図３０）に比べて減衰特性の急峻性劣化の度合いが少ないことから、相互誘導βの影響を無くすことが難しいのであれば、相互誘導係数Ｍを負にするよりも、相互誘導係数Ｍを正、すなわちチップインダクタ２２から生じる磁束とチップインダクタ３２から生じる磁束が互いに強めあうようにチップインダクタ２２，３２を配置した方が望ましいことが分かる。
【００５２】
図３１は、相互誘導α，α’，βの影響を考慮した本実施の形態の実装構造を示す平面図である。図３１において、１００はアルミナ等からなるセラミックパッケージ、１０１はＬｉＴａＯ3 等からなる圧電基板、１０２は信号入力用パッド（図２６の信号入力端子ＩＮ）、１０３はワイヤを介して１端子対ＳＡＷ共振子４１の第２の端子４３と接続される第１の接地用パッド、１０４はワイヤを介して１端子対ＳＡＷ共振子４１の第２の端子４３と接続される第２の接地用パッド、１０５はワイヤを介して第２のチップインダクタ３２の入力端子３５と接続される第２のチップインダクタ入力用パッド、１０６はワイヤを介して第２のチップインダクタ３２の出力端子３６と接続される第２のチップインダクタ出力用パッド、１０７はワイヤを介して第１のチップインダクタ２２の入力端子２５と接続される第１のチップインダクタ入力用パッド、１０８はワイヤを介して第１のチップインダクタ２２の出力端子２６と接続される第１のチップインダクタ出力用パッド、１０９はワイヤを介して２端子対ＳＡＷ共振子１１の第３の端子１３と接続される第３の接地用パッド、１１０はワイヤを介して２端子対ＳＡＷ共振子１１の第４の端子１５と接続される第４の接地用パッド、１１１は信号出力用パッド（図２６の信号出力端子ＯＵＴ）である。
【００５３】
１１２〜１１７は圧電基板１０１上に形成された配線であり、１１２は１端子対ＳＡＷ共振子４１の第１の端子４２と１端子対ＳＡＷ共振子３１の第１の端子３３とを接続する配線、１１３は１端子対ＳＡＷ共振子４１の第２の端子４３と接続された配線、１１４は１端子対ＳＡＷ共振子３１の第２の端子３４と２端子対ＳＡＷ共振子１１の第１の端子１２及び１端子対ＳＡＷ共振子２１の第１の端子２３とを接続する配線、１１５は１端子対ＳＡＷ共振子２１の第２の端子２４と２端子対ＳＡＷ共振子１１の第２の端子１４とを接続する配線、１１６は２端子対ＳＡＷ共振子１１の第３の端子１３と接続された配線、１１７は２端子対ＳＡＷ共振子１１の第４の端子１５と接続された配線である。また、１１８〜１２１はセラミックパッケージ１００上に形成された配線であり、１１８は第２のチップインダクタ３２の入力端子３５と接続された配線、１１９は第２のチップインダクタ３２の出力端子３６と接続された配線、１２０は第１のチップインダクタ２２の入力端子２５と接続された配線、１２１は第１のチップインダクタ２２の出力端子２６と接続された配線である。圧電基板１０１上に形成されるフィルタ１〜４の各共振子の電極、配線、パッドの材料としては例えばＡｌＣｕ（０．５％）がある。また、ＡｌＣｕに限らず種々の金属や合金を用いてもよい。
【００５４】
１２２は信号入力用パッド１０２と配線１１２とを接続する信号入力端子用ワイヤ（図２６のワイヤ１６）、１２３は第１の接地用パッド１０３と配線１１３とを接続する第１の接地用ワイヤ、１２４は第２の接地用パッド１０４と配線１１３とを接続する第２の接地用ワイヤ、１２５は第２のチップインダクタ入力用パッド１０５と配線１１２とを接続する第２のチップインダクタ入力用ワイヤ（図２６のワイヤ３７）、１２６は第２のチップインダクタ出力用パッド１０６と配線１１４とを接続する第２のチップインダクタ出力用ワイヤ（図２６のワイヤ３８）、１２７は第１のチップインダクタ入力用パッド１０７と配線１１４とを接続する第１のチップインダクタ入力用ワイヤ（図２６のワイヤ２７）、１２８は第１のチップインダクタ出力用パッド１０８と配線１１５とを接続する第１のチップインダクタ出力用ワイヤ（図２６のワイヤ２８）、１２９は第３の接地用パッド１０９と配線１１６とを接続する第３の接地用ワイヤ、１３０は第４の接地用パッド１１０と配線１１７とを接続する第４の接地用ワイヤ、１３１は信号出力用パッド１１１と配線１１５とを接続する信号出力端子用ワイヤ（図２６のワイヤ１７）である。また、２２０，３２０はチップインダクタ２２，３２の巻線極性を表すマークである。
【００５５】
図３２は、セラミックパッケージ１００のパッドと圧電基板１０１の配線との接続方法、およびチップインダクタ３２のセラミックパッケージ１００への搭載方法を説明するための斜視図である。なお、図３２では、セラミックパッケージ１００の一部を透視して記載している。チップインダクタ３２は、導電性ペースト１３２を用いて配線１１８および１１９と接続される。チップインダクタ２２についても同様にしてセラミックパッケージ１００上に搭載される。
【００５６】
配線１１９と第２のチップインダクタ出力用パッド１０６とは、ビアホール１３３を介して接続される。配線１１８と第２のチップインダクタ入力用パッド１０５との接続、配線１２０と第１のチップインダクタ入力用パッド１０７との接続、配線１２１と第１のチップインダクタ出力用パッド１０８との接続についても同様にビアホールを介して行われる。そして、第２のチップインダクタ出力用パッド１０６と圧電基板１０１上の配線１１４とは、第２のチップインダクタ出力用ワイヤ１２６を介して接続される。
【００５７】
本実施の形態では、相互誘導α，α’，βの影響を低減するために、信号入力端子用ワイヤ１２２（図２６のワイヤ１６）と第１のチップインダクタ入力用ワイヤ１２７（図２６のワイヤ２７）間の最短距離を信号入力端子用ワイヤ１２２と第２のチップインダクタ入力用ワイヤ１２５（図２６のワイヤ３７）間の最短距離より大きくし、信号出力端子用ワイヤ１３１（図２６のワイヤ１７）と第２のチップインダクタ出力用ワイヤ１２６（図２６のワイヤ３８）間の最短距離を信号出力端子用ワイヤ１３１と第１のチップインダクタ出力用ワイヤ１２８（図２６のワイヤ２８）間の最短距離より大きくし、チップインダクタ２２，３２間の相互誘導係数Ｍが正となるようにチップインダクタ２２，３２を配置した。
【００５８】
相互誘導係数Ｍを正、すなわちチップインダクタ２２から生じる磁束とチップインダクタ３２から生じる磁束が互いに強めあうように、チップインダクタ２２，３２の巻線極性を考慮している。本実施の形態では、チップインダクタ２２，３２としてＱの高い平面型を採用し、巻線極性を表すマーク２２０，３２０が互いに反対方向となるようにチップインダクタ２２，３２を配置した。
【００５９】
以上の図３１のレイアウトによる図２６のローパスフィルタの通過特性を図３３に示す。図３３から明らかなように、図３１のレイアウトによると、図２５の例と比べて減衰域の減衰特性が改善していることが分かる。
【００６０】
また、図２５の例は、チップインダクタ２２と３２間に負の相互誘導βが生じている場合についてローパスフィルタの通過特性を示している。この場合は、負の相互誘導βが生じているために、設計値より大きなインダクタンス値のチップインダクタ２２，３２を用いる必要がある。これに対して、図３１、図３３の例では、チップインダクタ２２と３２間に正の相互誘導βが生じているために、設計値より大きなインダクタンス値のチップインダクタ２２，３２を用いる必要がなくなり、チップインダクタ２２，３２の直列抵抗を小さくすることができるので、図２５の場合よりもローパスフィルタの挿入損失を低減することができる。
【００６１】
以上のように、本実施の形態の回路構成によれば、従来の積層ＬＣフィルタに比べて、非常に急峻な減衰特性を得ることができる。本実施の形態では、ＳＡＷ共振子を用いるため、フィルタを小型化できる。さらに、本実施の形態では、積層ＬＣフィルタのように所望の減衰量を得るために段数を増やす必要がないので、通過帯域の挿入損失が増大することがなく、外形が大型化することもない。そして、本実施の形態の実装構造によれば、本実施の形態の回路構成に基づく急峻な減衰特性を損なうことなく、ローパスフィルタをセラミックパッケージ内に搭載することができる。その結果、本実施の形態では、低損失で急峻な減衰特性を有する小型のローパスフィルタを実現することができる。本実施の形態では、図２３に示したローパスフィルタに比べて、配線長を短くすることができ、挿入損失の低減を図ることができる。
【００６２】
また、本実施の形態では、信号入力端子用ワイヤ１２２（図２６のワイヤ１６）と第１のチップインダクタ入力用ワイヤ１２７（図２６のワイヤ２７）との間に第１の接地用ワイヤ１２３を配置し、信号入力端子用ワイヤ１２２と第２のチップインダクタ入力用ワイヤ１２５（図２６のワイヤ３７）との間に第２の接地用ワイヤ１２４を配置し、信号出力端子用ワイヤ１３１（図２６のワイヤ１７）と第２のチップインダクタ出力用ワイヤ１２６（図２６のワイヤ３８）との間に第３の接地用ワイヤ１２９を配置し、信号出力端子用ワイヤ１３１と第１のチップインダクタ出力用ワイヤ１２８（図２６のワイヤ２８）との間に第４の接地用ワイヤ１３０を配置した。この配置により、本実施の形態では、ローパスフィルタの減衰域の減衰量を更に増大させることができる。なお、図２６の回路上では第１の接地用ワイヤ１２３と第２の接地用ワイヤ１２４をまとめて１本にしても問題ないが、本実施の形態のワイヤ配置を実現するために、第１の接地用ワイヤ１２３と第２の接地用ワイヤ１２４の２本を設けている。
【００６３】
なお、平面視四角形のセラミックパッケージ１００においてチップインダクタ２２と３２とが四角形のセラミックパッケージ１００の対角に位置するように配置してもよい。この場合のレイアウトを図３４に示す。図３４のレイアウトによる図２６のローパスフィルタの通過特性を図３５に示す。図３４に示すように、チップインダクタ２２と３２を対角の位置に配置すれば、チップインダクタ２２と３２の距離が遠くなり、チップインダクタ２２と３２間の相互誘導βを低減することができるので、図３１の場合に比べてローパスフィルタの減衰域の減衰量を更に増大させることができる。
【００６４】
なお、本実施の形態では、巻線の軸が図３１の紙面と垂直な平面型のチップインダクタ２２，３２を使用したが、巻線の軸が図３１の紙面と平行な横巻き型のチップインダクタ２２，３２を使用してもよい。チップインダクタ２２とチップインダクタ３２のうち、一方を平面型とし、他方を横巻き型にすることによっても、相互誘導が削減できることは、先のシミュレーション結果より明らかである。
【産業上の利用可能性】
【００６５】
本発明は、例えばＴＶ放送受信用チューナ付き携帯電話機のチューナ回路に適用することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施の形態となるローパスフィルタの等価回路図である。
【図２】本発明の実施の形態における第１のフィルタの平面図である。
【図３】本発明の実施の形態における第１のフィルタの通過特性の１例を示す図である。
【図４】本発明の実施の形態における第３のフィルタの平面図である。
【図５】本発明の実施の形態における第３のフィルタの通過特性の１例を示す図である。
【図６】第１のフィルタと第３のフィルタとを直列に接続したフィルタの通過特性の１例を示す図である。
【図７】対称２端子対回路を変形した対称格子型回路の等価回路図である。
【図８】図７の対称格子型回路を変形したＴ型回路の等価回路図である。
【図９】本発明の実施の形態における第１のフィルタについて偶モードインピーダンスと奇モードインピーダンスのリアクタンス特性の１例を示す図である。
【図１０】図９を拡大した図である。
【図１１】本発明の実施の形態において第１のフィルタに第２のフィルタの位相線路を接続した場合のリアクタンス特性の１例を示す図である。
【図１２】図１１を拡大した図である。
【図１３】本発明の実施の形態において第１のフィルタに第２のフィルタの位相線路のみを接続した場合の通過特性の１例を示す図である。
【図１４】本発明の実施の形態において第１のフィルタに第２のフィルタを並列に接続した場合のリアクタンス特性の１例を示す図である。
【図１５】図１４を拡大した図である。
【図１６】本発明の実施の形態において第１のフィルタに第２のフィルタを並列に接続した場合の通過特性の１例を示す図である。
【図１７】本発明の実施の形態において第１のフィルタに第２のフィルタを並列に接続した場合のリアクタンス特性の他の例を示す図である。
【図１８】本発明の実施の形態において第１のフィルタに第２のフィルタを並列に接続した場合の通過特性の他の例を示す図である。
【図１９】本発明の実施の形態において第１のフィルタに第２のフィルタを並列に接続した場合のリアクタンス特性の他の例を示す図である。
【図２０】本発明の実施の形態において第１のフィルタに第２のフィルタを並列に接続した場合の通過特性の他の例を示す図である。
【図２１】本発明の実施の形態において第１のフィルタに第２のフィルタを並列に接続した場合のリアクタンス特性の他の例を示す図である。
【図２２】本発明の実施の形態において第１のフィルタに第２のフィルタを並列に接続した場合のリアクタンス特性の他の例を示す図である。
【図２３】図１のローパスフィルタを従来の方法で実装したときのレイアウトを示す平面図である。
【図２４】図２３のローパスフィルタの通過特性の１例を示す図である。
【図２５】チップインダクタをセラミックパッケージ内に搭載した場合のローパスフィルタの通過特性の１例を示す図である。
【図２６】セラミックパッケージ内のワイヤのインダクタンスを考慮した図１のローパスフィルタの等価回路図である。
【図２７】ワイヤ間の相互誘導がない場合の図２６のローパスフィルタの通過特性の１例を示す図である。
【図２８】ワイヤ間に相互誘導が生じた場合の図２６のローパスフィルタの通過特性の１例を示す図である。
【図２９】チップインダクタ間に正の相互誘導が生じた場合の図２６のローパスフィルタの通過特性の１例を示す図である。
【図３０】チップインダクタ間に負の相互誘導が生じた場合の図２６のローパスフィルタの通過特性の１例を示す図である。
【図３１】本発明の実施の形態のローパスフィルタのレイアウトを示す平面図である。
【図３２】セラミックパッケージのパッドと圧電基板の配線との接続方法およびチップインダクタのセラミックパッケージへの搭載方法を説明するための斜視図である。
【図３３】図３１のローパスフィルタの通過特性の１例を示す図である。
【図３４】本発明の実施の形態のローパスフィルタの他のレイアウトを示す平面図である。
【図３５】図３４のローパスフィルタの通過特性の１例を示す図である。
【図３６】従来の積層ＬＣローパスフィルタの等価回路図である。
【図３７】図３６の積層ＬＣローパスフィルタの通過特性の１例を示す図である。
【符号の説明】
【００６７】
１…第１のフィルタ、２…第２のフィルタ、３…第３のフィルタ、４…第４のフィルタ、１１…２端子対ＳＡＷ共振子、２１、３１、４１…１端子対ＳＡＷ共振子、２２、３２…チップインダクタ、１００…セラミックパッケージ、１０１…圧電基板、１０２…信号入力用パッド、１０３…第１の接地用パッド、１０４…第２の接地用パッド、１０５…第２のチップインダクタ入力用パッド、１０６…第２のチップインダクタ出力用パッド、１０７…第１のチップインダクタ入力用パッド、１０８…第１のチップインダクタ出力用パッド、１０９…第３の接地用パッド、１１０…第４の接地用パッド、１１１…信号出力用パッド、１２２…信号入力端子用ワイヤ、１２３…第１の接地用ワイヤ、１２４…第２の接地用ワイヤ、１２５…第２のチップインダクタ入力用ワイヤ、１２６…第２のチップインダクタ出力用ワイヤ、１２７…第１のチップインダクタ入力用ワイヤ、１２８…第１のチップインダクタ出力用ワイヤ、１２９…第３の接地用ワイヤ、１３０…第４の接地用ワイヤ、１３１…信号出力端子用ワイヤ。
【図１】
0004768398.tif 000003
【図２】
0004768398.tif 000004
【図３】
0004768398.tif 000005
【図４】
0004768398.tif 000006
【図５】
0004768398.tif 000007
【図６】
0004768398.tif 000008
【図７】
0004768398.tif 000009
【図８】
0004768398.tif 000010
【図９】
0004768398.tif 000011
【図１０】
0004768398.tif 000012
【図１１】
0004768398.tif 000013
【図１２】
0004768398.tif 000014
【図１３】
0004768398.tif 000015
【図１４】
0004768398.tif 000016
【図１５】
0004768398.tif 000017
【図１６】
0004768398.tif 000018
【図１７】
0004768398.tif 000019
【図１８】
0004768398.tif 000020
【図１９】
0004768398.tif 000021
【図２０】
0004768398.tif 000022
【図２１】
0004768398.tif 000023
【図２２】
0004768398.tif 000024
【図２３】
0004768398.tif 000025
【図２４】
0004768398.tif 000026
【図２５】
0004768398.tif 000027
【図２６】
0004768398.tif 000028
【図２７】
0004768398.tif 000029
【図２８】
0004768398.tif 000030
【図２９】
0004768398.tif 000031
【図３０】
0004768398.tif 000032
【図３１】
0004768398.tif 000033
【図３２】
0004768398.tif 000034
【図３３】
0004768398.tif 000035
【図３４】
0004768398.tif 000036
【図３５】
0004768398.tif 000037
【図３６】
0004768398.tif 000038
【図３７】
0004768398.tif 000039