(57)【特許請求の範囲】
【請求項１】
サファイアウエハの上側表面にシリコン膜が形成されているＳＯＳ基板と、前記ＳＯＳ基板の側面および下面を覆うポリシリコン膜と、該ポリシリコン膜の、側面および下面を覆うシリコン窒化膜とを有する構造体を用意する第１工程と、
前記構造体の上側表面であって、該構造体の外周から、直径方向に距離を空けた位置に最外側の素子分離領域を形成するとともに、該最外側の素子分離領域と前記構造体の外周との間の領域を放熱領域とする第２工程と、
前記最外側の素子分離領域の内側の素子領域、および前記放熱領域に、ゲートポリシリコン膜およびタングステンシリサイド膜を順次形成する第３工程と、
を有することを特徴とする半導体装置の形成方法。
【請求項２】
前記構造体の外周から、直径方向に、直径に対して２．５％の距離を空けた位置に形成された最外側の素子分離領域と、前記構造体の外周との間の領域を放熱領域とすることを特徴とする、請求項１に記載の半導体装置の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の形成方法、特にサファイアを用いたＳＯＳ基板上への集積回路の製造プロセスにおいて、基板加熱中に発生する基板の反りを抑制する、あるいは反ってしまった基板をいち早く修復する方法に関するものである。
【背景技術】
【０００２】
周知の通り、トランジスタなどの素子と基板との間の浮遊容量が低減できる、またはトランジスタなどの素子から基板へのリーク電流が減少する等の理由から、高周波特性を特徴とするデバイス、または低消費電力を特徴とするデバイス等を、絶縁性の高い基板上に製造することが知られている。そして、これらの特徴を最大限に生かすために、基板として、完全な絶縁性を有するシリコン・オン・サファイア基板（以下ＳＯＳ基板と称する）が用いられ、実用化が始まっている。
【０００３】
ここで、ＳＯＳ基板の構造、及びＳＯＳ基板上に素子を製造する従来周知のプロセスについて、簡単に説明する。
【０００４】
まず、ＳＯＳ基板は、サファイアウエハの上側表面に、素子を形成するためのシリコン膜をエピタキシャル成長により形成することで得られる。このＳＯＳ基板の側面及び下面に、ポリシリコン膜を成膜する。次に、このＳＯＳ基板とポリシリコン膜との全面をシリコン窒化膜で覆う。ここで、これらのポリシリコン膜及びシリコン窒化膜は光透過防止膜として形成される。その後、シリコン窒化膜の上側表面を肩部のみ残存させて除去し、ＳＯＳ基板の上側表面の素子領域を露出させる。
【０００５】
以上のような構造を有する基板の上側表面に素子を形成する。まず、LOCOS法等により素子分離領域を形成する。通常はこのとき、より多くの素子を形成することを目的として、基板の周辺のエッジ部分まで、素子分離領域を形成する。次にゲート酸化膜を形成し、ゲート電極となるポリシリコン、及びタングステンシリサイドを順次堆積することでゲートを形成する。このとき、基板のエッジ部分付近には、素子分離領域が形成されているため、ゲートは形成されない。その後、CVD法やスパッタ法等によりシリコン酸化膜などの中間絶縁膜の形成、及びその他絶縁膜等の成膜を順次行う。
【０００６】
しかし、ＳＯＳ基板を構成しているサファイアは熱伝導性が著しく悪い。このため、ＣＶＤ法やスパッタ法等で行う絶縁膜等の成膜時の基板加熱により、ＳＯＳ基板の上面と下面、中心部と周辺部など、場所毎に温度差が生じ、この結果、基板が反ってしまうという問題がある。ＳＯＳ基板が反った状態で膜の形成を行うと、成膜終了後に基板が冷えて反りが戻ったときに強い応力が発生するため、膜にクラックが発生するなどの重大な欠陥に繋がる可能性がある。
【０００７】
通常は、基板加熱開始から成膜開始までの間に、長時間放置することで温度差を解消し、反りが修復できる。しかし、長時間放置する必要があるため、製造プロセスのスループットが悪くなってしまう。更に、基板加熱の方法によっては、基板の反りを修復できない場合がある。
【０００８】
この問題を解決するために、基板の下面（素子を形成する面とは反対の面）に形成された、ポリシリコン膜及びシリコン窒化膜に、プラズマエッチングにより切れ込みパターンを形成する方法が知られている（特許文献１）。この切れ込みパターンを形成することにより、温度差から発生する応力が緩和されるため、反りを抑制することができる。
【０００９】
また、基板の温度差から発生する応力と同程度の応力を有する層を、予め基板の下面に形成することで、応力を相殺し、反りを抑制する方法が知られている（特許文献２）。
【００１０】
また、他の方法として、通常のポリシリコン膜やシリコン窒化膜等ではなく、アモルファス化されたシリコン膜を光透過防止膜として用いる方法が知られている（特許文献３）。この方法によれば、まず、基板の下面に通常の光透過防止膜よりも薄いシリコン膜を形成する。その後、このシリコン膜にイオン注入を行うことで、シリコン膜をアモルファス化する。アモルファス化されたシリコン膜は、膜厚を薄くしても光透過防止の性能を失わないため、薄く形成することができる。このように、光透過防止膜の素材を変更し、薄く形成することで、基板の場所毎に温度差が生じることを防ぎ、反りを抑制する。
【特許文献１】特開平１１−２２０１１４号公報
【特許文献２】特開２００３−１１３０００号公報
【特許文献３】特開２０００−３６５８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、上述した特許文献１、特許文献２及び特許文献３により開示された方法は、いずれも通常の製造プロセスに、新たな工程を加えなければならない。このため、従来のような、長時間の放置により基板の温度差を解消する方法の問題点である、製造プロセスのスループットの悪化という点は解決できていない。更に、製造プロセスにおける工程数が増えるため、生産コストの増大という新たな問題点も発生する。
【００１２】
従って、製造プロセスのスループットを悪化させず、かつ生産コストを増大させずに、ＳＯＳ基板の反りを抑制、あるいは反ってしまったＳＯＳ基板をいち早く修復する方法が望まれていた。
【課題を解決するための手段】
【００１３】
そこで、上述の課題の解決を図るため、この発明における半導装置の形成方法は、以下の第１工程から第３工程までの各工程を含むことを特徴としている。
【００１４】
すなわち、第１工程では、サファイアウエハの上側表面にシリコン膜が形成されているＳＯＳ基板と、ＳＯＳ基板の側面及び下面を覆うポリシリコン膜と、ポリシリコン膜の、側面及び下面を覆うシリコン窒化膜とを有する構造体を用意する。
【００１５】
第２工程では、構造体の上側表面であって、構造体の外周から、直径方向に距離を空けた位置に最外側の素子分離領域を形成するとともに、最外側の素子分離領域と構造体の外周との間の領域を放熱領域とする。
【００１６】
第３工程では、最外側の素子分離領域の内側の素子領域、及び放熱領域に、ゲートポリシリコン膜及びタングステンシリサイド膜を順次形成する。
【発明の効果】
【００１７】
請求項１に係る発明の半導体装置の形成方法によれば、第２工程において、最外側の素子分離領域と構造体の外周との間に設けた放熱領域に、第３工程おいて、熱伝導性の良いポリシリコン膜とタングステンシリサイド膜とを順次形成する。これにより、この後の工程で、中間絶縁膜等をＣＶＤ法、スパッタ法等により成膜する際の加熱時に、ポリシリコン膜及びタングステンシリサイド膜へ熱を逃がすことができ、基板の場所毎の温度差を短時間で解消することが可能となる。従って、ＳＯＳ基板の反りを抑制する、あるいは反ってしまった基板を短時間で修復することができる。この結果、成膜後にＳＯＳ基板が冷えても応力は発生せず、膜にクラックが起こることもない。
【００１８】
また、請求項１に係る発明の半導体装置の形成方法では、ＳＯＳ基板の放熱を目的として、放熱領域に形成する良熱伝導性のゲートポリシリコン膜及びタングステンシリサイド膜を、素子領域に形成する従来のゲート電極としてのゲートポリシリコン膜及びタングステンシリサイドと同時に、かつ同じ方法で形成している。このため、従来の半導体装置の形成方法で必要とされる工程数と同じ工程数で、上述した諸課題を解決することができる。従って、特許文献１〜３で開示されている方法のように、製造プロセスにおける工程数が増えることがないため、製造プロセスのスループットが悪化することも、生産コストが増大することもない。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、この発明に係る半導体装置の形成方法について説明する。なお、各図は、この発明が理解できる程度に、各構成要素の形状、大きさ、及び配置関係を概略的に示してあるに過ぎない。従って、この発明の構成は、何ら図示の構成例にのみ限定されるものではない。
【００２０】
〈第１の実施の形態〉
第１の実施の形態では、ポリシリコン膜及びシリコン窒化膜を有するＳＯＳ基板に、放熱領域を設け、この放熱領域にゲートポリシリコン膜及びタングステンシリサイド膜を形成する半導体装置の形成方法について説明する。この形成方法は、第１工程から第３工程までを含んでいる。以下、第１工程から順に各工程につき説明する。
【００２１】
図１は、この実施の形態において得られた半導体装置を示す平面図である。図２は、第１工程で用意するＳＯＳ基板、ポリシリコン膜及びシリコン窒化膜からなる構造体の断面図である。図３及び図４は、第２工程から第３工程までの各製造段階で得られた構造体を示す断面図である。ここで、図４は、図１のI−I線における断面図である。
【００２２】
まず、第１工程では、ポリシリコン膜１５及びシリコン窒化膜１７を有するＳＯＳ基板１４を用意する（図２参照）。このＳＯＳ基板１４、ポリシリコン膜１５及びシリコン窒化膜１７からなる構造体１８は、従来から用いられている方法と同様の方法で形成される。すなわち、ＳＯＳ基板１４は、サファイアウエハ１１の上側表面に、素子を形成するためのシリコン膜１３をエピタキシャル成長により形成することで得られる。このＳＯＳ基板１４の側面及び下面に、ポリシリコン膜１５を成膜する。次に、このＳＯＳ基板１４とポリシリコン膜１５との全面をシリコン窒化膜１７で覆う。ここで、これらのポリシリコン膜１５及びシリコン窒化膜１７は光透過防止膜として形成される。その後、シリコン窒化膜１７の上側表面を除去し、ＳＯＳ基板１４の上側表面の形成有効領域２０を露出させる。光透過防止膜は、半導体装置の形成中において、位置決め等で多用される光センサーによる光が、ＳＯＳ基板１４へ透過するのを防止する目的で形成される。
【００２３】
次に、第２工程では、第１工程で用意した構造体１８の上側表面に、ＬＯＣＯＳ法等の従来周知の方法により素子分離領域１９を形成する（図３参照）。このとき、素子分離領域１９は、構造体１８上側表面の外周付近には形成せず、構造体１８の外周から、直径方向に距離を空けた位置に、最外側の素子分離領域を形成する。ここで、図中の素子分離領域１９について、最外側の素子分離領域を１９ａで表し、その他の素子分離領域を１９ｂで表す。この最外側の素子分離領域１９ａと構造体１８の外周との間の領域を放熱領域２１とし、最外側の素子分離領域１９ａの内側の領域を素子領域２３として区画する。
【００２４】
次に、第３工程では、第２工程により設けた素子領域２３及び放熱領域２１の上側表面に、ゲートポリシリコン膜２５及びタングステンシリサイド膜２７を順次形成する（図４参照）。ここで、素子領域２３に形成されるゲートポリシリコン膜２５及びタングステンシリサイド膜２７は、ゲート電極としての目的で設けられる。また、放熱領域２１に形成されるゲートポリシリコン膜２５及びタングステンシリサイド膜２７は、構造体１８加熱時に、熱を逃がすことを目的として形成される。
【００２５】
既に説明したように、この実施の形態において得られた半導体装置（図１参照）は、従来技術により形成された半導体装置には存在しない放熱領域２１を有しており、更に、この放熱領域２１上には、熱伝導性の良いゲートポリシリコン膜２５及びタングステンシリサイド膜２７が形成されている。従って、第３工程以降に、中間絶縁膜等の新たな膜をＣＶＤ法、スパッタ法等により成膜する際の加熱時に、ＳＯＳ基板１４からゲートポリシリコン膜２５、及びタングステンシリサイド膜２７へ熱を逃がすことができ、ＳＯＳ基板１４の場所毎の温度差を短時間で解消することが可能となる。この結果、ＳＯＳ基板１４の反りを抑制する、あるいは反ってしまったＳＯＳ基板１４を短時間で修復することができ、中間絶縁膜等の成膜後にＳＯＳ基板１４が冷えても応力は発生せず、膜にクラックが起こることもない。
【００２６】
ここで、第２工程で形成する放熱領域２１は、最外側の素子分離領域１９ａと構造体１８の外周との間に設けられるが、この放熱領域２１を可能な限り広く設けることで、放熱の効果も顕著に得ることができる。ただし、放熱領域２１を広く設けると、相対的に素子領域２３が狭くなり、形成できる素子の数も少なくなる。これを考慮して、放熱の効果を顕著に奏し、かつ、素子の数を最大限に形成できる放熱領域２１の設計範囲として、最外側の素子分離領域１９ａと構造体１８の外周との間の距離が、ＳＯＳ基板１４の直径に対して２．５％の値となるように設けるのが好ましい。なお、この２．５％の値は、この発明の効果を達成し得る範囲内の値で、２．５％の値の近傍の値を含むものとする。
【００２７】
また、この発明の特徴である放熱領域２１は、第２工程において、最外側の素子分離領域１９ａを形成する箇所を、従来のような構造体１８の外周から、構造体１８の外周から直径方向に距離を空けた位置に変更するだけで設けることができる。ＳＯＳ基板１４の放熱を目的として、放熱領域２１に形成する良熱伝導性のゲートポリシリコン膜２５及びタングステンシリサイド膜２７についても、素子領域２３に形成する従来のゲート電極としてのゲートポリシリコン膜２５及びタングステンシリサイド膜２７と同時に、かつ同じ方法で形成される。このため、従来の半導体装置の形成方法で必要とされる工程数と同じ工程数で、上述した諸課題を解決することができる。従って、特許文献１〜３で開示されている方法のように、製造プロセスにおける工程数が増えることがないため、製造プロセスのスループットが悪化することも、生産コストが増大することもない。
【実施例１】
【００２８】
６インチウエハ、つまり直径が１５２．４ｍｍのウエハを用いたＳＯＳ基板に、光透過防止膜としてポリシリコン膜及びシリコン窒化膜を形成した構造体について、第１の実施の形態における方法により、半導体装置を形成した。ここで、第２工程において、最外側となる素子分離領域は、構造体の外周から、直径方向に、３．８１ｍｍ空けた位置に形成した。そして、第３工程の後、従来周知のＣＶＤ法により、中間絶縁膜としてシリコン酸化膜の成膜を行った。この結果、従来までは反ったＳＯＳ基板が修復するまでに２５４秒以上かかっていたのに対し、第１の実施の形態を適用した本実施例では、１５秒でＳＯＳ基板の反りを修復することができた。すなわち、一つの基板について、反りを修復するのに要する時間を約２４０秒短縮することができた。従って、第１の実施の形態における方法により、例えば１ロット２５枚で半導体素子の製造を行うとすると、反りの修復に要する時間を約１００分短縮することが可能である。
【図面の簡単な説明】
【００２９】
【図１】第１の実施の形態において得られた半導体装置を示す平面図である。
【図２】第１の実施の形態における第１工程で用意するＳＯＳ基板、ポリシリコン膜及びシリコン窒化膜からなる構造体の断面図である。
【図３】第１の実施の形態における第２工程で得られた構造体を示す断面図である。
【図４】第１の実施の形態における第３工程で得られた構造体を示す断面図であり、図１のI−I線における断面図である。
【符号の説明】
【００３０】
１１：サファイアウエハ
１３： シリコン膜
１５：ポリシリコン膜
１４：ＳＯＳ基板
１７：シリコン窒化膜
１８：第１の実施の形態における第１工程で用意する構造体
１９：素子分離領域
１９ａ：最外側の素子分離領域
１９ｂ：最外側の素子分離領域以外の素子分離領域
２０：ＳＯＳ基板の上側表面形成有効領域
２１：放熱領域
２３：素子領域
２５：ゲートポリシリコン膜
２７：タングステンシリサイド膜
【図１】
0004708150.tif 000002
【図２】
0004708150.tif 000003
【図３】
0004708150.tif 000004
【図４】
0004708150.tif 000005