(57)【特許請求の範囲】
【請求項１】
活性領域と、上記活性領域を囲むように設けられた分離領域とを有する半導体基板と、
上記活性領域の上に設けられ、上記分離領域と接する境界部を有する容量絶縁膜と、
上記容量絶縁膜上に上記分離領域と離間して設けられた上部電極と、
上記分離領域上に設けられた電極パッドと、
上記容量絶縁膜の一部および上記分離領域の一部の上に亘って設けられ、上記上部電極と上記電極パッドとを接続する引き出し導体膜と、
基板上に設けられた層間絶縁膜とを備え、
上記引き出し導体膜は、上記境界部において屈曲している屈曲部を有しており、
上記層間絶縁膜を貫通して上記電極パッドに到達する接続孔が設けられており、
上記境界部における上記引き出し導体膜の幅の総和に対する上記接続孔における上記電極パッドの露出面積の総和の比がある値以下となっており、
上記電極パッドは上記上部電極を環状に囲み、
上記上部電極と上記電極パッドとは複数の上記引き出し導体膜により接続されている半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記値が４であることを特徴とする半導体装置。
【請求項３】
活性領域と、上記活性領域を囲むように形成された分離領域とを有する半導体基板と、
上記活性領域の上に形成され、上記分離領域と接する境界部を有する容量絶縁膜と、
上記容量絶縁膜上に上記分離領域と離間して設けられた上部電極と、
上記分離領域上に形成された電極パッドと、
上記容量絶縁膜の一部および上記分離領域の一部の上に亘って設けられ、上記上部電極と上記電極パッドとを接続する引き出し導体膜と、
基板上に設けられた層間絶縁膜とを備え、
上記引き出し導体膜は、上記境界部において屈曲している屈曲部を有しており、
上記層間絶縁膜を貫通して上記電極パッドに到達する接続孔が設けられており、
上記容量絶縁膜が上記境界部において、他の部分よりも厚くなっており、
上記電極パッドは上記上部電極を環状に囲み、
上記上部電極と上記電極パッドとは複数の上記引き出し導体膜により接続されている半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
上記分離領域と上記活性領域との境界部にホウ素注入領域が形成されていることを特徴とする半導体装置。
【請求項５】
第１活性領域と、上記第１活性領域を囲むように形成された分離領域と、上記第１活性領域と上記分離領域を挟んで設けられた第２活性領域とを有する半導体基板と、
上記第１活性領域の上に形成され、上記分離領域と接する境界部を有する第１容量絶縁膜と、
上記第２活性領域の上に形成された第２容量絶縁膜と、
上記第１容量絶縁膜上に上記分離領域と離間して設けられた上部電極と、
上記分離領域上に形成された電極パッドと、
上記第１容量絶縁膜の一部および上記分離領域の一部の上に亘って設けられ、上記上部電極と上記電極パッドとを接続する引き出し導体膜と、
基板上に設けられた層間絶縁膜とを備え、
上記引き出し導体膜は、上記境界部において屈曲している屈曲部を有しており、
上記層間絶縁膜を貫通して上記電極パッドに到達する第１接続孔と、上記層間絶縁膜および上記第２容量絶縁膜を貫通して上記第２活性領域に到達する第２接続孔とが設けられており、
上記電極パッドは上記上部電極を環状に囲み、
上記上部電極と上記電極パッドとは複数の上記引き出し導体膜により接続されている半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
上記第２接続孔の直径が上記第１接続孔の直径よりも大きいことを特徴とする半導体装置。
【請求項７】
請求項６の半導体装置において、
上記第１接続孔のアスペクト比と上記第２接続孔のアスペクト比とが等しいことを特徴とする半導体装置。
【請求項８】
上部に活性領域を有する半導体基板を用意する工程（ａ）と、
上記活性領域を囲むように上記半導体基板の上部に分離領域を形成する工程（ｂ）と、
上記活性領域の上に、上記分離領域と接する境界部を有する容量絶縁膜を形成する工程（ｃ）と、
上記容量絶縁膜上に上記分離領域と離間して設けられた上部電極と、上記分離領域上に形成された電極パッドと、上記容量絶縁膜の一部および上記分離領域の一部の上に亘って上記上部電極と上記電極パッドとを接続し、上記境界部において屈曲している屈曲部を有する引き出し導体膜とを形成する工程（ｄ）と、
基板上に層間絶縁膜を形成する工程（ｅ）と、
プラズマエッチングにより、上記層間絶縁膜を貫通して上記電極パッドに到達する接続孔を、上記境界部における上記引き出し導体膜の幅の総和に対する上記接続孔における上記電極パッドの露出面積の総和の比がある値以下となるように開口する工程（ｆ）と、
を含み、
上記工程（ｄ）では、上記電極パッドは上記上部電極を環状に囲むとともに、上記上部電極と上記電極パッドとは複数の上記引き出し導体膜により接続されるように形成される半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
上記工程（ｆ）では、上記接続孔の数を調整することによって上記比がある値以下となるように開口することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項８に記載の半導体装置の製造方法において、
上記工程（ｆ）では、上記接続孔において上記電極パッドが露出している面積を調整することによって上記比がある値以下となるように開口することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項８に記載の半導体装置の製造方法において、
上記工程（ｆ）では、上記境界部における上記引き出し導体膜の幅の総和を調整することによって上記比がある値以下となるように開口することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項８に記載の半導体装置の製造方法において、
上記工程（ｆ）では、上記比がある値以下となる条件に適合させながら、上記接続孔のアスペクト比を調整することによって開口することを特徴とする半導体装置の製造方法。
【請求項１３】
活性領域を有する半導体基板を用意する工程（ａ）と、
上記半導体基板の上部に分離領域を形成する工程（ｂ）と、
上記分離領域との境界部の上記活性領域に増殖拡散機能を有する不純物を導入する工程（ｃ）と、
上記活性領域の上部を酸化することにより、上記分離領域と接する境界部を有する容量絶縁膜を形成する工程（ｄ）と、
上記容量絶縁膜上に上記分離領域と離間して設けられた上部電極と、上記分離領域上に形成された電極パッドと、上記容量絶縁膜の一部および上記分離領域の一部の上に亘って上記上部電極と上記電極パッドとを接続し、上記境界部において屈曲している屈曲部を有する引き出し導体膜とを形成する工程（ｅ）と、
上記半導体基板上に層間絶縁膜を形成する工程（ｆ）と、
プラズマエッチングにより、上記層間絶縁膜を貫通して上記電極パッドに到達する接続孔を開口する工程（ｇ）と、
を含み、
上記工程（ｅ）では、上記電極パッドは上記上部電極を環状に囲むとともに、上記上部電極と上記電極パッドとは複数の上記引き出し導体膜により接続されるように形成されることを特徴とする半導体装置の製造方法。
【請求項１４】
活性領域を有する半導体基板を用意する工程（ａ）と、
上記半導体基板の上部に分離領域を形成し、上記活性領域を第１活性領域と第２活性領域とに分離する工程（ｂ）と、
上記第１活性領域の上に、上記分離領域と接する境界部を有する第１容量絶縁膜を形成し、上記第２活性領域の上に第２容量絶縁膜を形成する工程（ｃ）と、
上記第１容量絶縁膜上に上記分離領域と離間して設けられた上部電極と、上記分離領域上に形成された電極パッドと、上記第１容量絶縁膜の一部および上記分離領域の一部の上に亘って設けられ、上記上部電極と上記電極パッドとを接続し、上記境界部において屈曲している屈曲部を有する引き出し導体膜とを形成する工程（ｄ）と、
上記半導体基板上に層間絶縁膜を形成する工程（ｅ）と、
プラズマエッチングにより、上記層間絶縁膜を貫通して上記電極パッドに到達する第１接続孔と、上記層間絶縁膜および上記第２容量絶縁膜を貫通して第２活性領域に到達する第２接続孔とを形成する工程（ｆ）と、
を含み、
上記工程（ｄ）では、上記電極パッドは上記上部電極を環状に囲むとともに、上記上部電極と上記電極パッドとは複数の上記引き出し導体膜により接続されるように形成されることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４に記載の半導体装置の製造方法において、
上記工程（ｆ）では、上記第２接続孔を上記第１接続孔の直径よりも大きくなるように形成することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５に記載の半導体装置の製造方法において、
上記工程（ｆ）では、上記第１接続孔と上記第２接続孔とをアスペクト比が等しくなるように形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳキャパシタである半導体装置およびその製造方法に関し、特に高い歩留まり率で製造できるＭＩＳキャパシタである半導体装置に関する。
【０００２】
【従来の技術】
従来、ＭＯＳキャパシタである半導体装置１００は、図６（ａ）および（ｂ）に示すように、シリコン基板１１２上に、分離領域１１４を備え、分離領域１１４の間のシリコン基板１１２の上部に活性領域１１６が形成されている。活性領域１１６の上には、容量絶縁膜１１８が形成されている。容量絶縁膜１１８の上には、四角形の上部電極１２１が分離領域１１４と離間して設けられている。分離領域１１４上には、活性領域１１６を囲むように四角形の環状の電極パッド１２４が設けられている。電極パッド１２４の各辺と上部電極１２１の各辺とは、引き出し導体膜１２２により互いに接続されている。さらに基板上には、層間絶縁膜１２６が形成され、層間絶縁膜１２６を貫通して電極パッド１２４に到達する多数の接続孔１２８（直径０．２８μｍ）が開口されている。この接続孔１２８に導電体膜を埋めるプラグが形成され、このプラグを通じて上部電極の電位を制御するように構成されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のＭＯＳキャパシタである半導体装置１００は、接続孔を形成するために層間絶縁膜１２６のプラズマエッチングを行なったときに、容量絶縁膜１１８に破壊が生じるという不具合があった。発光解析によって容量絶縁膜１１８の破壊された部分を調査すると、容量絶縁膜１１８の破壊は、全て引き出し導体膜１２２の下の分離領域１１４と接する境界部Ｒｃｒに発生していることがわかった。そこで、本発明者は、この不具合が生じるメカニズムについて、以下のように考察した。
【０００４】
図７（ａ）、（ｂ）は、容量絶縁膜の破壊が生じるメカニズムを説明する図である。
【０００５】
図７（ａ）に示すように、層間絶縁膜１２６は、主としてプラズマから照射される正イオンによってのエッチングされ、接続孔１２８が層間絶縁膜１２６を貫通すると電極パッド１２４の表面が露出する。このとき、入射した正イオンによって、電極パッド１２４、上部電極１２１および引き出し導体膜１２２は正に帯電する。正電荷の帯電は、通常は、高周波プラズマを用いることによって、正イオンと交互に電子が接続孔に入射して電気的に中和される。しかし、図７（ｂ）に示すように、基板表面は電子によって負に帯電する。従って、高アスペクト比の接続孔１２８を形成すると、電子が負に帯電した基板表面（レジスト膜の表面）からの影響を受けやすくなり、接続孔１２８内に入射しにくくなる。
【０００６】
また、プラズマ中の正イオンは、プラズマ中に発生するイオンシース内で電界加速されて基板に入射する。イオンシースの発生は、電界における正イオンと電子との移動度の違い、つまり、正イオンの質量が電子の質量に比べて大きいために正イオンは動きにくいことに起因する。この結果、基板表面にはセルフバイアスと呼ばれる負電位が発生する。正イオンは、プラズマ中のポテンシャルにセルフバイアスを加えたエネルギーを持って基板表面に衝突することになる。一方、電子は、イオンシースが減速電界として働くことで、接続孔内に入射しにくくなる。
【０００７】
上述のように、電極パッド１２４、上部電極１２１および引き出し導体膜１２２に正電荷が蓄積されると、屈曲した引き出し導体膜１２２の下の分離領域１１４と接する容量絶縁膜１１８の境界部Ｒｃｒに電界集中が起こるはずである。そうすると、容量絶縁膜１１８の耐圧を越える電圧が分離領域１１４と接する容量絶縁膜１１８の境界部Ｒｃｒの上面と下面との間に印加されると、容量絶縁膜１１８が境界部Ｒｃｒにおいて破壊されると考えられる。容量絶縁膜１１８は、分離領域１１４を形成した後、熱酸化法またはＣＶＤ法によって形成される。分離領域１１４の活性領域との境界部には不純物や欠陥が多い。従って、熱酸化法によって形成した場合、分離領域１１４と接する境界部Ｒｃｒにおける容量絶縁膜１１８の膜厚は薄くなり、分離領域１１４と接する容量絶縁膜１１８の境界部Ｒｃｒの耐圧が低下する。また、ＣＶＤ法によって形成した場合、分離領域１１４と接する境界部Ｒｃｒでは不純物により膜質が劣化し、分離領域１１４と接する容量絶縁膜１１８の境界部Ｒｃｒの耐圧が低下する。従って、いずれの場合も容量絶縁膜破壊が発生しやすい。
【０００８】
上記の不具合を解決するためには、従来、アンテナ比をある値以上に調整することが有効であると考えられている。アンテナ比とは、上部電極１２１の面積に対する接続孔１２８における電極パッド１２４の露出面積の総和（Ｓ）の比のことである。そこで、接続孔１２８の数の増減によって、接続孔１２８における電極パッド１２４の露出面積の総和（Ｓ）を変化させたときのＭＯＳキャパシタである半導体装置１００の容量絶縁膜の破壊率を測定した。このときの測定結果を図８に示す。
【０００９】
図８は、上部電極面積に対する接続孔における電極パッドの露出面積の総和（Ｓ）の比への容量絶縁膜破壊率の依存性を示す図である。図８において、横軸は上部電極面積に対する接続孔における電極パッドの露出面積の総和（Ｓ）の比（アンテナ比）を表し、縦軸は容量絶縁膜破壊率を表す。この結果は、アンテナ比が比較的小さいときに容量絶縁膜１１８が破壊されやすいことを示している。しかし、アンテナ比が非常に小さい、あるいはアンテナ比が非常に大きい場合に容量絶縁膜破壊は発生しておらず、アンテナ比と容量絶縁膜破壊との関係に相関関係が見られない。つまり、ＭＯＳキャパシタである半導体における容量絶縁膜の破壊を抑制・防止するために、アンテナ比をある値以上に調整することが有効であるとは言えない。
【００１０】
本発明の目的は、容量絶縁膜の破壊の原因が分離領域と接する境界部における電界の集中にあることに着目し、容量絶縁膜の破壊がより確実に抑制・防止されたＭＩＳキャパシタである半導体装置およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の半導体装置は、活性領域と、活性領域を囲むように設けられた分離領域とを有する半導体基板と、活性領域の上に設けられ、分離領域と接する境界部を有する容量絶縁膜と、容量絶縁膜上に分離領域と離間して設けられた上部電極と、分離領域上に設けられた電極パッドと、容量絶縁膜の一部および分離領域の一部の上に亘って設けられ、上部電極と電極パッドとを接続する引き出し導体膜と、基板上に設けられた層間絶縁膜とを備え、層間絶縁膜を貫通して電極パッドに到達する接続孔が設けられており、境界部における引き出し導体膜の幅の総和に対する接続孔における電極パッドの露出面積の総和の比がある値以下となっている。
【００１２】
このように構成された半導体装置は、プラズマエッチングによって層間絶縁膜を貫通して電極パッドに到達する接続孔の形成する際の、容量絶縁膜の破壊を抑制・防止できることが経験的に確認されている。
【００１３】
本発明の半導体装置は、活性領域と、活性領域を囲むように形成された分離領域とを有する半導体基板と、活性領域の上に形成され、分離領域と接する境界部を有する容量絶縁膜と、容量絶縁膜上に分離領域と離間して設けられた上部電極と、分離領域上に形成された電極パッドと、容量絶縁膜の一部および分離領域の一部の上に亘って設けられ、上部電極と電極パッドとを接続する引き出し導体膜と、基板上に設けられた層間絶縁膜とを備え、層間絶縁膜を貫通して電極パッドに到達する接続孔が設けられており、容量絶縁膜が境界部において、他の部分よりも厚くなっている。
【００１４】
このことによって、分離領域と接する容量絶縁膜の境界部の耐圧を高めることができ、プラズマエッチングによって層間絶縁膜を貫通して電極パッドに到達する接続孔の形成する際の、容量絶縁膜の破壊を抑制・防止することができる。
【００１５】
本発明の半導体装置は、第１活性領域と、第１活性領域を囲むように形成された分離領域と、第１活性領域と分離領域を挟んで設けられた第２活性領域とを有する半導体基板と、第１活性領域の上に形成され、分離領域と接する境界部を有する第１容量絶縁膜と、第２活性領域の上に形成された第２容量絶縁膜と、第１容量絶縁膜上に分離領域と離間して設けられた上部電極と、分離領域上に形成された電極パッドと、第１容量絶縁膜の一部および分離領域の一部の上に亘って設けられ、上部電極と電極パッドとを接続する引き出し導体膜と、基板上に設けられた層間絶縁膜とを備え、層間絶縁膜を貫通して電極パッドに到達する第１接続孔と、層間絶縁膜および第２容量絶縁膜を貫通して第２活性領域に到達する第２接続孔とが設けられている。
【００１６】
このことによって、第１接続孔を開口する際のプラズマエッチングによって、電極パッド、引き出し導体膜および上部電極は正に帯電し、容量絶縁膜を挟んで対向する半導体基板が対向電極となる。同時に、第２接続孔を開口する際のプラズマエッチングによって、半導体基板も電極パッド、引き出し導体膜および上部電極と同様に正に帯電する。この結果、電極パッド、引き出し導体膜および上部電極と半導体基板との電位差が小さくなる。引き出し導体膜とシリコン基板との電位差が小さければ、引き出し導体膜の下の分離領域と接する容量絶縁膜の境界部における電界は小さくなり、破壊が抑制・防止される。つまり、プラズマエッチングによって層間絶縁膜を貫通して電極パッドに到達する接続孔の形成する際の、容量絶縁膜の破壊が抑制・防止された半導体装置が得られる。
【００１７】
第２接続孔の直径が第１接続孔の直径よりも大きいことが好ましい。
【００１８】
電極パッドの上の層間絶縁膜の膜厚は、第２活性領域の上の層間絶縁膜の膜厚よりも薄いので、第１および第２接続孔およびを同じ直径とした場合、第２活性領域の帯電量、すなわち半導体基板の帯電量の方が大きくなる。しかし、第２接続孔の直径が第１接続孔の直径よりも大きくすることにより、第２接続孔の内部に電子が入って電気的に中和しやすくなり、引き出し導体膜と半導体基板との電位差を小さくすることができ、境界部における電界を緩和できる。
【００１９】
第１接続孔のアスペクト比と第２接続孔のアスペクト比とが等しいことが好ましい。
【００２０】
このことにより、第１接続孔における電極パッドの帯電量と第２接続孔における第２活性領域の帯電量が等しくなり、引き出し導体膜と半導体基板との電位差をほぼゼロにすることができる。
【００２１】
本発明の半導体装置の製造方法は、上部に活性領域を有する半導体基板を用意する工程（ａ）と、活性領域を囲むように半導体基板の上部に分離領域を形成する工程（ｂ）と、活性領域の上に、分離領域と接する境界部を有する容量絶縁膜を形成する工程（ｃ）と、容量絶縁膜上に分離領域と離間して設けられた上部電極と、分離領域上に形成された電極パッドと、容量絶縁膜の一部および分離領域の一部の上に亘って上部電極と電極パッドとを接続する引き出し導体膜とを形成する工程（ｄ）と、基板上に層間絶縁膜を形成する工程（ｅ）と、プラズマエッチングにより、層間絶縁膜を貫通して電極パッドに到達する接続孔を、境界部における引き出し導体膜の幅の総和に対する接続孔における電極パッドの露出面積の総和の比がある値以下となるように開口する工程（ｆ）とを含む。
【００２２】
このことによって、プラズマエッチングによって層間絶縁膜を貫通して電極パッドに到達する接続孔の形成する際の、容量絶縁膜の破壊が抑制・防止された半導体装置が得られることが経験的に確認されている。
【００２３】
上記工程（ｆ）では、上記接続孔の数、上記接続孔において上記電極パッドが露出している面積、および上記境界部における上記引き出し導体膜の幅の総和のうちのいずれか１つを調整することによって上記比がある値以下となるように開口してもよい。
【００２４】
上記工程（ｆ）では、上記比がある値以下となる条件に適合させながら、上記接続孔のアスペクト比を調整することによって開口してもよい。
【００２５】
上述のように従来、高アスペクト比の接続孔を形成すると、容量絶縁膜の破壊が発生することが多い。しかし、本発明の半導体装置の製造方法によれば、容量絶縁膜の破壊の発生が抑制・防止されるので、高アスペクト比の接続孔を形成することが可能となる。すなわち、高アスペクト比の接続孔を多数形成することが必要な場合にも、高アスペクト比を維持しつつ、接続孔の直径および数を上記比がある値以下となる条件に適合するように調整するだけで、容量絶縁膜の破壊の発生を抑制・防止することが容易となる。よって、限られた面積に必要な数の接続孔が設けられたＭＩＳキャパシタを得ることができる。
【００２６】
本発明の半導体装置の製造方法は、活性領域を有する半導体基板を用意する工程（ａ）と、半導体基板の上部に分離領域を形成する工程（ｂ）と、分離領域との境界部の活性領域に増殖拡散機能を有する不純物を導入する工程（ｃ）と、活性領域の上部を酸化することにより、分離領域と接する境界部を有する容量絶縁膜を形成する工程（ｄ）と、容量絶縁膜上に分離領域と離間して設けられた上部電極と、分離領域上に形成された電極パッドと、容量絶縁膜の一部および分離領域の一部の上に亘って上部電極と電極パッドとを接続する引き出し導体膜とを形成する工程（ｅ）と、基板上に層間絶縁膜を形成する工程（ｆ）と、プラズマエッチングにより、層間絶縁膜を貫通して電極パッドに到達する接続孔を開口する工程（ｇ）とを含む。
【００２７】
このことによって、分離領域との境界部の活性領域に高濃度の増殖拡散機能を有する不純物が含まれる領域が形成される。高濃度の増殖拡散機能を有する不純物が含まれる領域では、シリコンの酸化速度が速くなるので、活性領域上に容量絶縁膜を形成する際に、分離領域と接する容量絶縁膜の境界部の膜厚が厚くなる。従って、分離領域と接する容量絶縁膜の境界部の耐圧を高めることができ、プラズマエッチングによって層間絶縁膜を貫通して電極パッドに到達する接続孔の形成する際の、容量絶縁膜の破壊を抑制・防止することができる。
【００２８】
本発明の半導体装置の製造方法は、活性領域を有する半導体基板を用意する工程（ａ）と、半導体基板の上部に分離領域を形成し、活性領域を第１活性領域と第２活性領域とに分離する工程（ｂ）と、第１活性領域の上に、分離領域と接する境界部を有する第１容量絶縁膜を形成し、第２活性領域の上に第２容量絶縁膜を形成する工程（ｃ）と、第１容量絶縁膜上に分離領域と離間して設けられた上部電極と、分離領域上に形成された電極パッドと、第１容量絶縁膜の一部および分離領域の一部の上に亘って設けられ、上部電極と電極パッドとを接続する引き出し導体膜とを形成する工程（ｄ）と、基板上に層間絶縁膜を形成する工程（ｅ）と、プラズマエッチングにより、層間絶縁膜を貫通して電極パッドに到達する第１接続孔と、層間絶縁膜および第２容量絶縁膜を貫通して第２活性領域に到達する第２接続孔とを形成する工程（ｆ）とを含む。
【００２９】
このことによって、第１接続孔を開口するプラズマエッチングによって、電極パッド、引き出し導体膜および上部電極は正に帯電し、容量絶縁膜を挟んで対向する半導体基板が対向電極となる。同時に、第２接続孔を開口するプラズマエッチングによって、半導体基板も電極パッド、引き出し導体膜および上部電極と同様に正に帯電する。この結果、電極パッド、引き出し導体膜および上部電極と半導体基板との電位差が小さくなる。引き出し導体膜とシリコン基板との電位差が小さければ、引き出し導体膜の下の分離領域と接する容量絶縁膜の境界部における電界は小さくなり、破壊が抑制・防止される。
【００３０】
工程（ｆ）では、第２接続孔を第１接続孔の直径よりも大きくなるように形成することが好ましい。
【００３１】
電極パッドの上の層間絶縁膜の膜厚は、第２活性領域の上の層間絶縁膜の膜厚よりも薄いので、第１および第２接続孔およびを同じ直径とした場合、第２活性領域の帯電量、すなわち半導体基板の帯電量の方が大きくなる。しかし、第２接続孔の直径が第１接続孔の直径よりも大きくすることにより、第２接続孔の内部に電子が入って電気的に中和しやすくなり、引き出し導体膜と半導体基板との電位差を小さくすることができる。
【００３２】
工程（ｆ）では、第１接続孔と第２接続孔とをアスペクト比が等しくなるように形成することが好ましい。
【００３３】
このことにより、第１接続孔における電極パッドの帯電量と第２接続孔における第２活性領域の帯電量が等しくなり、引き出し導体膜と半導体基板との電位差をほぼゼロにすることができる。
【００３４】
【発明の実施の形態】
上述のように、アンテナ比を調整することによって、ＭＯＳキャパシタにおける容量絶縁膜の破壊を確実に抑制・防止することができない。そこで、従来の半導体装置において、引き出し導体膜の下にある容量絶縁膜の分離領域と接する境界部が破壊されやすいことに着目し、図８の各データの見直しを行なった。そのときの測定条件を表１に、結果を図１に示す。
【００３５】
【表１】
0004605878.tif 000002
図１は、分離領域１１４と接する容量絶縁膜１１８の境界部Ｒｃｒにおける引き出し導体膜１２２の幅（ｗ）の総和（Ｌ）に対する接続孔１２８における電極パッド１２４の露出面積の総和（Ｓ）の比（Ｓ／Ｌ）に対して、容量絶縁膜１１８の破壊率をプロットした図である。ここで、上記Ｓ／Ｌの増減は、Ｌを定数（８μｍ）とし、Ｓを増減することによって行なった。上記Ｓの増減は、接続孔１２８の直径を従来通り（０．２８μｍ）とし、接続孔１２８の数を増減したものと、接続孔１２８の直径を従来よりも小さく（０．１８μｍ）し、接続孔１２８の数を増減したものとの両方を行なった。なお、表１に示した測定条件は、接続孔１２８の直径を従来通り（０．２８μｍ）とし、接続孔１２８の数を増減した場合の条件である。この結果、図１に示すように、Ｓ／Ｌの値が４以下であるときに容量絶縁膜１１８の破壊率がほぼゼロとなることがわかった。以下の実施形態１から３は、この結果に基づいて実施したものである。
【００３６】
以下、図面を参照しながら本発明による実施形態を説明する。簡単のため、各実施形態に共通する構成要素は、同一の参照符号で示す。
【００３７】
（実施形態１）
図２（ａ）は、本実施形態のＭＯＳキャパシタである半導体装置１０を示す模式的な上面図であり、図２（ｂ）は、図２（ａ）に示したII−II線に沿った断面図である。
【００３８】
本実施形態の半導体装置１０は、図２（ａ）および図２（ｂ）に示すように、シリコン基板１２上に、活性領域１６が形成されており、活性領域１６を囲むように分離領域１４が形成されている。活性領域１６の上には、容量絶縁膜１８が形成されている。容量絶縁膜１８の上には、四角形の上部電極２１が分離領域１４と離間して設けられている。分離領域１４上には、活性領域１６を囲むように四角形の環状の電極パッド２４が設けられている。電極パッド２４の各辺と上部電極２１の各辺とは、引き出し導体膜２２により互いに接続されている。さらに基板上には、層間絶縁膜２６が形成され、層間絶縁膜２６を貫通して電極パッド２４に到達する接続孔２８が形成されている。
【００３９】
本実施形態の半導体装置１０では、上記図１の結果に基づいて、接続孔２８（直径０．２８μｍ）の数を従来よりも少なくすることにより、Ｓ／Ｌの値を４以下に調整してある。このことにより、分離領域１４と接する容量絶縁膜１８の境界部Ｒｃｒにおける引き出し導体膜２２の幅（ｗ）の総和（本実施形態では引き出し導体膜２２の幅の総和に等しい：Ｌ）に対する接続孔２８における電極パッド２４の露出面積の総和（Ｓ）の比（Ｓ／Ｌ）を小さくしている。この結果、図１に示すように、Ｓ／Ｌの値が４以下とすることにより容量絶縁膜１８の破壊率をほぼゼロとすることができる。
【００４０】
次に、半導体装置１０の製造方法を説明する。
【００４１】
まず、シリコン基板１２を用意し、シリコン基板１２の上部をエッチングすることによって浅い溝を形成した後、酸化膜を埋め込むＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法を適用することによって分離領域１４を形成する。なお、従来のＬＯＣＯＳ法を適用してもよい。
【００４２】
次に、シリコン基板１２の上部の分離領域１４が形成されていない活性領域１６の上部を熱酸化することにより容量絶縁膜１８を形成する。なお、容量絶縁膜１８の形成にはＣＶＤ法を用いてもよい。
【００４３】
次に、基板上にポリシリコン膜を堆積した後、フォトリソグラフィおよびドライエッチングによってポリシリコン膜をパターニングすることによって、上部電極２１、引き出し導体膜２２、電極パッド２４を一体成形する。なお、本実施形態では、ポリシリコン膜を用いて上部電極２１、引き出し導体膜２２、電極パッド２４を形成したが、導電性金属材料膜を用いてもよい。
【００４４】
次に、シリコン酸窒化膜を堆積して層間絶縁膜２６を形成する。
【００４５】
次に、フォトリソグラフィおよびプラズマエッチングを行なって、層間絶縁膜２６に電極パッド２４に到達する接続孔２８を開口する。接続孔２８は、プラズマエッチングによって、Ｓ／Ｌの値が４以下になるように形成される。
【００４６】
本実施形態では、シリコン酸窒化膜で形成された容量絶縁膜１８を用いたが、シリコン酸化膜、シリコン窒化膜や他の高誘電率膜などで容量絶縁膜１８を形成してもよい。ただし、これらの材料からなる容量絶縁膜１８は、耐圧がシリコン酸化膜とは異なるので、容量絶縁膜１８の材料によって、容量絶縁膜１８の破壊率がほぼゼロとなるＳ／Ｌの値は変化し得る。しかしながら、いずれの材料を用いた場合もＳ／Ｌの値が重要であることに変わりはない。従って、容量絶縁膜１８の破壊率がほぼゼロとなるか、または破壊率が実用上問題とならないほど小さくなるＳ／Ｌの値を測定し、その結果に基づいて境界部Ｒｃｒにおける引き出し導体膜２２の幅（ｗ）、接続孔２８の直径および数を調整すればよい。
（実施形態２）
図３（ａ）は、本実施形態のＭＯＳキャパシタである半導体装置２０を示す模式的な上面図であり、図３（ｂ）は、図３（ａ）に示したＩＩ−ＩＩ線に沿った断面図である。
【００４７】
本実施形態の半導体装置２０は、図３（ａ）および図３（ｂ）に示すように、上記実施形態１の半導体装置１０と同じ構造を有する。ただし、基板上に形成された接続孔２８の直径が従来の半導体装置よりも小さく（０．１８μｍ）、接続孔２８の数が従来の半導体装置と同じとなっている点で異なる。
【００４８】
上記図１の結果に基づいて、本実施形態では、接続孔２８の直径を従来よりも小さくしている。このことにより、本実施形態の半導体装置２０は、境界部Ｒｃｒにおける引き出し導体膜２２の幅（ｗ）の総和（Ｌ）に対する接続孔２８における電極パッド２４の露出面積の総和（Ｓ）の比（Ｓ／Ｌ）の値を４以下にしている。この結果、図１に示すように、容量絶縁膜１８の破壊率をほぼゼロとすることができる。
【００４９】
本実施形態の半導体装置２０の製造方法は、上記実施形態１と同じである。ただし、従来よりも、接続孔２８の直径を小さくする必要があり、フォトリソグラフィの工程で、フォトマスクの接続孔２８に対応する部分の直径を小さくすることにより接続孔２８の直径を小さくする。
【００５０】
本実施形態では、従来よりも、接続孔２８の直径を小さくしたが、Ｓ／Ｌの値を小さくするためには、接続孔２８における電極パッド２４の露出面積の総和が小さくなっていればよい。従って、エッチングで接続孔２８を先細り状に形成する方法などを用いることができる。この方法では、エッチング条件として、Ｃ4Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ6、Ｃ2Ｆ4などのガスを用い、添加ガスとしてＣＨ2Ｆ2、ＣＯ、Ｏ2、Ａｒ、ＣＯ2などを用いる。このような条件では、エッチングの際に、接続孔の側壁にポリマーが形成され、このポリマーの膜厚が厚くなるので、接続孔を先細り状に形成できる。
【００５１】
また、本実施形態では、シリコン酸窒化膜で形成された容量絶縁膜１８を用いたが、上記実施形態１と同様に、シリコン酸窒化膜で形成された容量絶縁膜１８を用いたが、シリコン酸化膜、シリコン窒化膜や他の高誘電率膜などで容量絶縁膜１８を形成してもよい。さらに、容量絶縁膜１８の材料によって、容量絶縁膜１８の破壊率がほぼゼロとなるＳ／Ｌの値は変化し得るが、いずれの材料を用いた場合もＳ／Ｌの値が重要であることに変わりはない。従って、容量絶縁膜１８の破壊率がほぼゼロとなるか、または破壊率が実用上問題とならないほど小さくなるＳ／Ｌの値を測定し、その結果に基づいて境界部Ｒｃｒにおける引き出し導体膜２２の幅（ｗ）、接続孔２８の直径および数を調整すればよい。
【００５２】
以上に述べたように、上記実施形態１では、接続孔の数を調整することによって、本実施形態２では、接続孔において上記電極パッドが露出している面積を調整することによって、Ｓ／Ｌの値をある値以下となるように開口した。すなわち、Ｓを小さくすることによって、Ｓ／Ｌの値をある値以下とした。しかしながら、Ｌ（境界部における上記引き出し導体膜の幅の総和）を大きくすることによって、Ｓ／Ｌの値をある値以下としても一向に構わない。
【００５３】
また、上記実施形態１および本実施形態２からわかるように、Ｓ／Ｌの値をある値以下となる条件に適合させることによって、容量絶縁膜の破壊を防止できる。従って、高アスペクト比の接続孔を多数形成することが必要な場合にも、高アスペクト比を維持しつつ、接続孔の直径および数をＳ／Ｌがある値以下となる条件に適合するように調整するだけで、容量絶縁膜の破壊の発生を抑制・防止することが容易となる。よって、Ｓ／Ｌの値をある値以下となる条件に適合させることは、ＭＩＳキャパシタにおける接続孔の微細化対策として有効である。
【００５４】
上記実施形態１および本実施形態２では、境界部Ｒｃｒにおける引き出し導体膜２２の幅（ｗ）の総和（Ｌ）を８μｍとしており、Ｌは８μｍ以上であることが、境界部Ｒｃｒにおける電界を緩和することができるので好ましい。また、接続孔２８の数が、実施形態１では１５８個、実施形態２では２６０個であり、５２２個以下であること、あるいは、接続孔２８において電極パッド２４が露出している面積が、実施形態１では９．７μｍ2、実施形態２では１６μｍ2であり、３２μｍ2以下であることが、電極パッドに蓄積する電荷の量を低減することができるので好ましい。
（実施形態３）
図４は、本実施形態のＭＯＳキャパシタである半導体装置３０を示す模式的な断面図である。
【００５５】
本実施形態の半導体装置３０は、上記実施形態１の半導体装置１０と同じ構造を有する。ただし、図２（ａ）に示したII−II線に沿った断面が、図４に示される構造となっており、引き出し導体膜２２の下の分離領域１４と接する容量絶縁膜１８の境界部Ｒｃｒの膜厚が大きくなっている点で異なる。これは、従来の半導体装置では容量絶縁膜の破壊が分離領域と接する境界部における電界の集中にあることに着目し、分離領域１４と接する容量絶縁膜１８の境界部Ｒｃｒの耐圧を高めるために膜厚を大きく形成している。
【００５６】
本実施形態の半導体装置３０の製造方法は、上記実施形態１と同じである。ただし、分離領域１４を形成する工程の後で、分離領域１４と接する活性領域１６の境界部に高濃度のホウ素をイオン注入法によりドーズ量１×１０20atoms・cm-2で導入し、高濃度ホウ素領域２９を形成する。なお、接続孔２８における電極パッド２４の露出面積の総和を従来と同じにしてもよい。
【００５７】
高濃度ホウ素領域２９のように、増殖拡散機能を有するホウ素を含む領域の上ではシリコンの酸化速度が速くなる。このため、活性領域１６上に容量絶縁膜１８を形成する際に、分離領域１４と接する容量絶縁膜１８の境界部Ｒｃｒの膜厚が厚くなる。つまり、１つの工程で、膜厚の異なる容量絶縁膜１８を形成することができる。このようにして、分離領域１４と接する容量絶縁膜１８の境界部Ｒｃｒの耐圧を高めることができる。例えば、本実施形態の場合、活性領域上の容量絶縁膜１８の厚さは４ｎｍであるが、分離領域１４と接する容量絶縁膜１８の境界部Ｒｃｒの厚さは８ｎｍである。このため、分離領域１４と接する容量絶縁膜１８の境界部Ｒｃｒの耐圧は、活性領域１６上の容量絶縁膜１８のおよそ倍になり、Ｓ／Ｌの値が８程度になるまで容量絶縁膜１８の破壊が発生しなかった。このことから、本実施形態によれば、境界部Ｒｃｒにおける引き出し導体膜２２の幅（ｗ）の総和（Ｌ）に対して接続孔２８における電極パッド２４の露出面積の総和（Ｓ）の比を大きくすることができることがわかる。
（実施形態４）
図５（ａ）は、本実施形態のＭＯＳキャパシタである半導体装置４０を示す模式的な上面図であり、図５（ｂ）は、図５（ａ）に示したＶ−Ｖ線に沿った断面図である。
【００５８】
本実施形態の半導体装置４０は、図５（ａ）および図５（ｂ）に示すように、シリコン基板４２上に、分離領域４４を備え、分離領域４４の間のシリコン基板４２の上部に活性領域４６が形成されている。さらに、分離領域４４の外側のシリコン基板４２の上部に分離領域４４を囲むように活性領域４７が形成されており、さらにその外側のシリコン基板４２の上部に活性領域４７を囲むように分離領域４５が形成されている。活性領域４６の上には容量絶縁膜４８が形成され、活性領域４７の上には容量絶縁膜４９が形成されている。容量絶縁膜４８の上には、上部電極５１が分離領域４４と離間して設けられている。分離領域４４上には、活性領域４６を囲むように四角形の環状の電極パッド５４が設けられている。電極パッド４４の各辺と上部電極５１の各辺とは、引き出し導体膜５２により互いに接続されている。さらに基板上には、層間絶縁膜５６が形成され、層間絶縁膜５６を貫通して電極パッド５４に到達する接続孔５８と、層間絶縁膜５６および容量絶縁膜４９を貫通して活性領域４７に到達する接続孔５９とが形成されている。
【００５９】
本実施形態では、層間絶縁膜５６を貫通して電極パッド５４に到達する接続孔５８と、層間絶縁膜５６および容量絶縁膜４９を貫通して活性領域４７に到達する接続孔５９を同時に開口する。このとき、接続孔５８を開口するプラズマエッチングによって、電極パッド５４、引き出し導体膜５２および上部電極５１は正に帯電するが、容量絶縁膜４８を挟んで対向するシリコン基板４２が対向電極となる。一方、接続孔５９を開口するプラズマエッチングによって、シリコン基板４２も電極パッド５４、引き出し導体膜５２および上部電極５１と同様の機構で正に帯電する。この結果、電極パッド５４、引き出し導体膜５２および上部電極５１とシリコン基板４２との電位差が小さくなる。引き出し導体膜５２とシリコン基板４２との電位差が小さければ、引き出し導体膜５２の下の分離領域４４と接する容量絶縁膜４８の境界部Ｒｃｒにおける電界は小さくなり、破壊が抑制・防止される。特に、引き出し導体膜５２とシリコン基板４２との電位差がゼロであることが最も好ましい。
【００６０】
ここで、引き出し導体膜５２とシリコン基板４２との電位差をゼロにするためには、引き出し導体膜５２およびシリコン基板４２の帯電量を等しくする必要がある。しかしながら、電極パッド５４の上の層間絶縁膜５６の膜厚は、活性領域４７の上の層間絶縁膜５６の膜厚よりも薄くなるので、接続孔５８および５９を同じ直径とした場合、活性領域４７の帯電量、すなわちシリコン基板４２の帯電量の方が大きくなる。これを防止するためには、接続孔の内部に電子が入って電気的に中和しやすくなるように接続孔５９の直径を大きくすることが有効である。さらに、接続孔５９のアスペクト比を接続孔５８と等しくすることが好ましい。このことによって、接続孔５８における電極パッド５４の帯電量と接続孔５９における活性領域４７の帯電量が等しくなり、引き出し導体膜と半導体基板との電位差をほぼゼロにすることができる。
【００６１】
本実施形態では、接続孔５８および接続孔５９はほぼ円筒形に形成されており、接続孔５８の直径が０．２８μｍ、電極パッド５４の上の層間絶縁膜５６の膜厚０．６μｍ、アスペクト比が２．１４であり、活性領域４７の上の層間絶縁膜５６の膜厚０．８μｍであるので、接続孔５９の直径を０．３７μｍと調整している。
【００６２】
また、シリコン基板４２の帯電量が大きくなることを防止するために、接続孔５９の数を調整することによって正イオンに曝される活性領域４７の面積を少なくするのも有効である。例えば、接続孔５９における活性領域４７の露出面積の総和が、接続孔５８における電極パッド５４の露出面積の総和の５７％となるように接続孔５９の数を調整してもよい。
【００６３】
次に、半導体装置４０の製造方法を説明する。
【００６４】
まず、シリコン基板４２を用意し、シリコン基板４２の上部をエッチングすることによって浅い溝を形成した後、酸化膜を埋め込むＳＴＩ法を適用することによって分離領域４４および４５を形成する。なお、従来のＬＯＣＯＳ法を適用してもよい。
【００６５】
次に、シリコン基板４２の上部の分離領域４４および４５が形成されていない活性領域４６および４７の上部を熱酸化することにより容量絶縁膜４８および４９を形成する。なお、ＣＶＤ法を用いてもよい。
【００６６】
次に、容量絶縁膜４８の上から分離領域４４の上を覆うようにポリシリコン膜を堆積した後、フォトリソグラフィおよびドライエッチングによってポリシリコン膜をパターニングすることによって、上部電極５１、引き出し導体膜５２、電極パッド５４を一体成形する。
【００６７】
次に、シリコン酸窒化膜を堆積して層間絶縁膜５６を形成する。
【００６８】
次に、フォトリソグラフィおよびプラズマエッチングを行なって、層間絶縁膜５６に電極パッド２４に到達する接続孔２８と、層間絶縁膜５６および容量絶縁膜４９を貫通して活性領域４７に到達する接続孔５９とを開口する。
【００６９】
【発明の効果】
本発明によれば、プラズマエッチングによって層間絶縁膜を貫通して電極パッドに到達する接続孔を形成する際の容量絶縁膜の破壊が抑制・防止されたＭＩＳキャパシタである半導体装置が得られる。
【図面の簡単な説明】
【図１】分離領域と接する容量絶縁膜の境界部における引き出し導体膜の幅（ｗ）の総和（Ｌ）に対する接続孔における電極パッドの露出面積の総和（Ｓ）の比（Ｓ／Ｌ）と、容量絶縁膜の破壊率との関係を表すグラフである。
【図２】図２（ａ）は、本実施形態の半導体装置１０を示す模式的な上面図であり、図２（ｂ）は、図２（ａ）に示したII−II線に沿った断面図である。
【図３】図３（ａ）は、本実施形態の半導体装置２０を示す模式的な上面図であり、図３（ｂ）は、図３（ａ）に示したIII−III線に沿った断面図である。
【図４】本実施形態の半導体装置３０を示す模式的な断面図である。
【図５】図５（ａ）は、本実施形態のＭＯＳキャパシタである半導体装置４０を示す模式的な上面図であり、図５（ｂ）は、図５（ａ）に示したＶ−Ｖ線に沿った断面図である。
【図６】図６（ａ）は、従来の半導体装置１００を示す模式的な上面図であり、図６（ｂ）は、図６（ａ）に示したＶＩ−ＶＩ線に沿った断面図である。
【図７】容量絶縁膜の破壊が生じるメカニズムを説明する図である。
【図８】上部電極面積および接続孔における電極パッドの露出面積の総和と、ＭＯＳキャパシタの容量絶縁膜の破壊率との関係を表すグラフである。
【符号の説明】
１０、２０、３０、４０、１００  半導体装置
１２、４２、１１２  シリコン基板
１４、４４、４５、１１４  分離領域
１６、４６、４７、１１６  活性領域
１８、４８、４９、１１８  容量絶縁膜
２１、５１、１２１  上部電極
２２、５２、１２２  引き出し導体膜
２４、５４、１２４  電極パッド
２６、５６、１２６  層間絶縁膜
２８、５８、５９、１２８  接続孔
２９  高濃度ホウ素領域
【図１】
0004605878.tif 000003
【図２】
0004605878.tif 000004
【図３】
0004605878.tif 000005
【図４】
0004605878.tif 000006
【図５】
0004605878.tif 000007
【図６】
0004605878.tif 000008
【図７】
0004605878.tif 000009
【図８】
0004605878.tif 000010