(57)【特許請求の範囲】
【請求項１】
ｎ型半導体層、活性層、及びｐ型半導体層からなる半導体層と、前記ｐ型半導体層にストライプ状のリッジを設けることによって前記半導体層内に形成されたストライプ状の導波路と、前記導波路に対して垂直な前記半導体層の端面に形成された端面保護膜と、前記ｐ型半導体層上に形成されたｐ電極と、を有する半導体レーザ素子であって、
前記ｐ電極は、前記リッジ上部からリッジ側面及びリッジ両脇の平面にかけて連続するように設けられ、
前記ｐ電極の端部近傍にｐ側突出部を有し、前記ｐ側突出部の高さは、前記リッジ両脇の平面上のｐ電極よりも高いことを特徴とする半導体レーザ素子。
【請求項２】
前記半導体層に、前記活性層及び前記ｐ型半導体層を前記ｎ型半導体層よりも幅狭にすることによって、前記ｎ型半導体層からストライプ状に突出しているメサ部が形成され、
前記メサ部の横側に露出した前記ｎ型半導体層の上面に形成されたｎ電極を有し、
前記ｎ電極の端部近傍にｎ側突出部を有し、前記ｎ側突出部の高さは、前記ｎ電極の中央領域よりも高いことを特徴とする請求項１に記載の半導体レーザ素子。
【請求項３】
前記半導体層に、前記活性層及び前記ｐ型半導体層を前記ｎ型半導体層よりも幅狭にすることによって、前記ｎ型半導体層からストライプ状に突出しているメサ部が形成され、
前記メサ部の横側に露出した前記ｎ型半導体層の上面に形成されたｎ電極を有し、
前記露出したｎ型半導体層の端面近傍にｎ側突出部を有し、前記ｎ側突出部の高さは、前記ｎ電極の中央領域よりも高いことを特徴とする請求項１に記載の半導体レーザ素子。
【請求項４】
前記ｎ側突出部が前記半導体層から成り、前記ｎ側突出部の高さが前記メサ部と同一であることを特徴とする請求項２又は３に記載の半導体レーザ素子。
【請求項５】
前記ｎ側突出部は、前記ｎ電極の幅に対して５０〜１２０％の幅である請求項２乃至４のいずれか１項に記載の半導体レーザ素子。
【請求項６】
前記ｎ側突出部は、前記メサ部横のｎ型半導体層上において、前記メサ部と連続している請求項２乃至５のいずれか１項に記載の半導体レーザ素子。
【請求項７】
前記ｎ側突出部は、前記メサ部横のｎ型半導体層上において、前記メサ部と離間するよう形成されている請求項２乃至５のいずれか１項に記載の半導体レーザ素子。
【請求項８】
前記ｐ側突出部は、前記ｐ電極の幅に対して５０〜１２０％の幅である請求項１乃至７のいずれか１項に記載の半導体レーザ素子。
【請求項９】
前記ｐ側突出部又はｎ側突出部は、前記積層された半導体層の一部を含む請求項１乃至８のいずれか１項に記載の半導体レーザ素子。
【請求項１０】
前記ｐ側突出部又はｎ側突出部は、前記半導体層と別工程で形成された半導体材料を含む請求項１乃至８のいずれか１項に記載の半導体レーザ素子。
【請求項１１】
前記ｐ側突出部又はｎ側突出部は、前記端面の保護膜とは別工程で形成されてなる絶縁性材料を含む請求項１乃至８のいずれか１項に記載の半導体レーザ素子。
【請求項１２】
ｎ型半導体層、活性層、及びｐ型半導体層からなる半導体層を積層し、
前記半導体層に、ストライプ状の導波路と、前記導波路領域と垂直な端面を形成し、
前記ｐ型半導体層上にｐ電極を形成し、
前記半導体層をバー状レーザに分割し、
前記バー状レーザの端面に端面保護膜を形成させる半導体レーザ素子の製造方法であって、
前記バー状レーザの端面に端面保護膜を形成する前に、前記ｐ電極の端部近傍に前記ｐ電極の中央領域よりも高さの高いｐ側突出部を形成することを特徴とする半導体レーザ素子の製造方法。
【請求項１３】
前記導波路は、前記ｐ型半導体層にストライプ状のリッジを設けることによって形成され、
前記ｐ電極は、前記リッジ上部からリッジ側面及びリッジ両脇の平面にかけて連続するように形成され、
前記ｐ側突出部は、前記リッジ両脇の平面上のｐ電極の中央領域よりも高くなるよう形成される請求項１２記載の半導体レーザ素子の製造方法。
【請求項１４】
前記半導体層の積層後に、前記ｐ型半導体層及び活性層を少なくともｎ型半導体層の一部が露出するまで除去することによってメサ部を形成し、
前記導波路と前記端面の形成後に、前記メサ部に隣接するｎ型半導体層の露出面上にｎ電極を形成する工程をさらに含み、
前記バー状レーザの端面に端面保護膜を形成する前に、ｎ電極の端部近傍にｎ電極の中央領域よりも高さの高いｎ側突出部を形成させることを特徴とする請求項１２に記載の半導体レーザ素子の製造方法。
【請求項１５】
前記ｎ側突出部は、前記メサ部と同一高さとなるよう形成させることを特徴とする請求項１４記載の半導体レーザ素子の製造方法。
【請求項１６】
前記ｎ側突出部は、前記メサ部と同一の半導体層を少なくとも有し、前記エッチングによるメサ部の形成と同時に形成される請求項１４又は１５に記載の半導体レーザ素子の製造方法。
【請求項１７】
前記ｎ側突出部は、前記メサ部と同一の半導体層を少なくとも有し、前記メサ部の形成と別工程で形成される請求項１４又は１５に記載の半導体レーザ素子の製造方法。
【請求項１８】
前記メサ部は、ストライプ状のリッジを有し、
前記ｎ側突出部は、前記リッジと同一高さとなるよう形成させる請求項１４乃至１７のいずれか１項に記載の半導体レーザ素子の製造方法。
【請求項１９】
前記メサ部は、少なくとも一方の端面がへき開によって形成され、該端面を共振面とする請求項１４乃至１８のいずれか１項に記載の半導体レーザ素子の製造方法。
【請求項２０】
前記メサ部は、少なくとも一方の端面がエッチングにより形成され、該端面を共振面とする請求項１４乃至１８のいずれか１項に記載の半導体レーザ素子の製造方法。
【請求項２１】
前記ｎ側突出部は、前記メサ部の共振面と平行な端面が、へき開によって形成される請求項１４乃至２０のいずれか１項に記載の半導体レーザ素子の製造方法。
【請求項２２】
前記ｎ側突出部は、前記メサ部の共振面と平行な端面が、エッチングによって形成される請求項１４乃至２０のいずれか１項に記載の半導体レーザ素子の製造方法。
【請求項２３】
前記メサ部形成後、その上部にエッチングによりストライプ状のリッジを形成する請求項１４乃至２２のいずれか１項に記載の半導体レーザ素子の製造方法。
【請求項２４】
前記メサ部は、ストライプ状のリッジを形成後に、エッチングにより形成する請求項１４乃至２２のいずれか１項に記載の半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子及びその製造方法に係り、特に、窒化物半導体からなる半導体層のエッチング工程を改良して得られる、信頼性に優れた高出力の半導体レーザ素子及びその製造方法に関する。窒化物半導体素子の具体的な組成としては、ＧａＮ、ＡｌＮ、若しくはＩｎＮ、又はこれらの混晶であるＡｌＧａＮ系、ＩｎＧａＮ系、ＡｌＩｎＧａＮ系を含むIII−Ｖ族窒化物半導体素子があげられる。
【背景技術】
【０００２】
窒化物半導体は、比較的短波長の紫外線領域から赤色を含む可視光領域までの広い波長領域の発光が可能であり、半導体レーザダイオード（ＬＤ）や、発光ダイオード（ＬＥＤ）などを構成する材料として広く用いられている。特に、窒化物半導体を用いた半導体レーザ素子は、近年、小型化、長寿命化、高信頼性、かつ高出力化が進み、主としてパーソナルコンピュータ、ＤＶＤなどの電子機器、医療機器、加工機器や光ファイバ通信の光源などに利用されている。
【０００３】
このような窒化物半導体を用いた半導体レーザ素子は、主としてサファイア基板上にバッファ層、ｎ型コンタクト層、クラック防止層、ｎ型クラッド層、ｎ型光ガイド層、活性層、ｐ型電子閉じ込め層、ｐ型光ガイド層、ｐ型クラッド層、ｐ型コンタクト層などが順に積層された構造（積層構造体）を有している。また、エッチングによりストライプ状のリッジを形成したり、あるいは、電流狭窄層を形成するなどして、ストライプ状の導波路領域が形成されている。また、導波路領域の両端面に共振器面が形成されている。活性層からの発光を共振器面で反射させ、共振させることで、レーザ光を得ることができる。上記のリッジや電流狭窄層等の光や電流をストライプ状に閉じ込める機能を有する部分や、誘導放出に寄与する共振器面などは、レーザ素子特性に直接的に大きく関与する。そのため、これらの部分の加工には、極めて高い制御性が要求される。
【０００４】
また、半導体レーザ素子の製造工程では、上記のような積層構造体自体の加工に加え、更に電極や保護膜などの機能膜が所望の位置に設けられる。これらの機能膜は、位置や膜厚を十分に制御して形成する必要があり、これにより高出力な半導体レーザを歩留まりよく形成できる。特に、レーザ光出射端面に形成する端面保護膜は、高出力化が進むにつれて端面にかかる負荷が大きくなるため、優れた膜質とする必要がある。例えば、ウエハ状態で成膜させるのではなく、バー状の半導体層（レーザバー）とした後に端面に成膜すれば、均一な膜質の端面保護膜とすることができる。
【０００５】
しかし、レーザバーの状態で端面保護膜を形成する場合、成膜時にレーザバーの上面や下面にまで端面保護膜成分が回り込むと、電極などの金属層上にまで端面保護膜（絶縁膜）が形成され、素子駆動時等に悪影響が出る。そのため、レーザバーの上面や下面への端面保護膜成分の回り込みを制御して、素子駆動時等に悪影響の出ないようにする必要がある。端面保護膜成分の回り込みを制御する方法としては、例えば、あらかじめ溝を形成したトレーを用い、その溝内にレーザバーを載置する方法をあげることができる。レーザバーは、共振器長と対応する長さに設定されており、この長さがほぼ一定である。従って、あらかじめ一定の形状の溝を形成しておくことで、レーザバーの端面保護膜を制御性よく形成できると期待される。優れた特性の半導体レーザ素子を提供するためには、上記のような積層構造体自体の加工、及び、積層構造体への機能膜の形成、の両方を制御性よく行うことが重要である。
【０００６】
【特許文献１】特開２００１−３３２７９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、あらかじめ溝が形成されたトレーにレーザバーを設置する際に、溝の側壁とレーザバーの間隔を常に一定するのは、現実的にはやや困難である。そのため、レーザバーが一方の側壁に接してしまったり、あるいは、レーザバーと溝側壁の間隔が一定でなくなる場合がある。これは、溝の幅を半導体レーザバーの幅よりも広く設定しているために生じる問題である。これによって、端面保護膜の形成位置が一定でなくなり、電極上面の広い範囲に渡って絶縁膜が形成される場合も出てくる。電極上面に絶縁膜が形成されると、ワイヤボンディング時に接触不良を起こすなどの弊害が生じる。しかし、溝の幅とレーザバーの幅を同じにして隙間がないようにすると、溝内部にレーザバーを載置できないという問題がある。特に、リッジ導波型半導体レーザ素子の場合、レーザバーと溝の間隔が狭すぎると、レーザバーを溝内に載置する際に溝側壁に当たり、リッジが破損するなどの問題が生じてしまう。また、リッジ自身の形成についても、エッチングによる微細加工技術はまだ十分ではない。さらに、レーザの製造方法を改良する場合、レーザ特性の向上だけでなく、量産性をも考慮する必要がある。そこで、本発明は、上記種々の課題を解決し、高出力時においても信頼性に優れた半導体レーザ素子を実現することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の半導体レーザ素子は、ｐ電極とｎ電極とが異なる面側に形成されてなる半導体レーザ素子、又はｐ電極とｎ電極とが同一面側に形成されてなる半導体レーザ素子の、ｐ電極及び／又はｎ電極の端部近傍に、突出部を有するものである。尚、本明細書において、ｐ型半導体層上に形成され、ｐ電極の端部又はｐ型半導体層の端面近傍に形成されている突出部をｐ側突出部とする。また、ｎ型半導体層上に形成され、ｎ電極の端部又はｎ型半導体層の端面近傍に形成されている突出部をｎ側突出部とする。
【０００９】
これらｐ側及びｎ側突出部が形成されていることで、半導体レーザの形態や製法に応じて、上述の問題点の少なくとも１つを解決することができる。
【００１０】
例えば、ｐ側及びｎ側突出部を形成することにより、それぞれの電極上に、絶縁性の材料等からなる端面保護膜が堆積することを抑制することができる。すなわち、突出部が端面保護膜形成時の遮蔽部として機能しており、これにより、ボンディングワイヤが剥がれ易くなるのを防ぎ、信頼性に優れた半導体レーザ素子とすることができる。
【００１１】
このような遮蔽効果を奏するために、端面保護膜を形成する前にｐ側またはｎ側突出部を形成することが好ましい。ｐ側またはｎ側突出部は、端面保護膜を形成する前であれば、どの段階で形成させてもよい。例えば、積層された半導体層の一部を含む部材で突出部を形成する場合は、リッジ形成時と同時、或いはメサ部形成と同時など、他の部位の形成工程と同時に行うことで、新たな工程を設けなくても容易に形成させることができるので好ましい。また、同時形成によって、形状が不安定になるなどの問題がある場合は別工程とすることもできる。すなわち、突出部は、リッジ形成時やメサ部形成時に半導体層を突状に残して形成されたものであっても、その後に、保護膜形成工程、電極形成工程などを経る際に、それらの部材がさらに突状の半導体層の上に積層されて形成されたものでもよい。別の言い方をすれば、突出部は、半導体層上に絶縁性部材及び／又は導電性部材等が積層された複合材料からなっていても構わない。尚、突出部が導電性部材から形成されていても、ワイヤなどの導通手段で接続されないようにするので、特性上何ら問題はない。
【００１２】
また、リッジを有する形状の半導体レーザの場合、ｐ側突出部によってリッジと周囲の高低差を少なくできるため、ジャンクションダウン実装する際に安定した実装が可能となる。また、同一面側にｐ電極とｎ電極があり、ｐ電極とｎ電極の間に高低差が生じている素子の場合、ｎ側突出部によってその高低差を少なくできるため、ジャンクションダウン実装する際に安定に実装することが可能となる。
【００１３】
また、突出部を形成する際に、リッジや共振器面など、レーザ特性を大きく左右する部位の工程をも考慮することもできる。例えば、ｐ側またはｎ側突出部を形成する際に、リッジの加工精度が向上するような方法及び形態とすることが好ましい。また、ｐ側またはｎ側突出部を形成する際に、共振面の平坦性を向上させるような方法及び形態とすることが好ましい。これによって、さらに優れた素子特性を実現することができる。例えば、ウエハ内に複数の素子が並んだ状態でメサ部上部にリッジを形成する際、幅が制御しにくいリッジ端部が素子の外側に位置するように形成し、そのリッジ端部が隣の素子の突出部となるようにする。各素子に分離する際に、幅が不安定なリッジ端部は切り離されるため、リッジ幅を安定させて良好な素子特性を得ることができる。素子分離の際に切り離されたリッジ端部は、ウエハ内で隣にあった素子の突出部となる。
【００１４】
本発明のある態様の半導体レーザ素子は、ｎ型半導体層、活性層、及びｐ型半導体層からなる半導体層と、前記半導体層内に形成された略ストライプ状の導波路領域と、前記導波路領域に対して略垂直な前記半導体層の端面に形成された端面保護膜と、前記ｐ型半導体層上に形成されたｐ電極と、を有する半導体レーザ素子であって、
前記ｐ電極は、少なくとも前記導波路領域上に形成されており、
前記ｐ電極の端部近傍にｐ側突出部を有し、前記ｐ側突出部の高さは、前記ｐ電極の中央領域よりも高いことを特徴とする。
【００１５】
このような構成とすることで、ｐ電極の中央領域の表面よりもｐ側突出部の表面が上側に位置する（最上層になる）ことになるので、ジャンクションダウン実装時などに、導通領域が破損するなどの問題を回避し、信頼性に優れた半導体レーザ素子とすることができる。
【００１６】
ｐ型半導体層にリッジを形成することによって導波路が形成された窒化物半導体レーザの場合、次のような構成が好ましい。
すなわち、ｎ型半導体層、活性層、及びｐ型半導体層からなる半導体層と、前記ｐ型半導体層にリッジ部を形成することによって形成された略ストライプ状の導波路と、前記導波路領域に対して略垂直な前記半導体層の端面に形成された端面保護膜と、前記ｐ型半導体層上に形成されたｐ電極と、を有する半導体レーザ素子であって、
前記ｐ電極は、少なくとも前記導波路領域上に形成されており、
前記ｐ電極の端部近傍に前記ｐ型半導体層から成るｐ側突出部を有し、前記ｐ側突出部の高さは、前記リッジ部の高さと略同一であることを特徴とする。
【００１７】
ｐ側突出部をこのような構成にすることによって、ｐ側突出部をリッジ形成と同時に形成できるようになる。また、ジャンクションダウン実装の場合には、実装が安定するという効果もある。さらに、端面保護膜形成時にｐ電極上への端面保護膜成分の回りこみを抑制することができる。尚、ｐ電極上への端面保護膜成分の回りこみを抑制するためには、ｐ型半導体層によって形成したｐ型突出部の上に、さらに保護膜や電極を堆積させて、最終的なｐ側突出部の高さがｐ電極の中央領域よりも高くなるようにすることが好ましい。尚、ｐ電極の端部がｐ型半導体層のいずれかの端面から大きく（例えば、２０μｍ以上）離れている場合は、ｐ側突出部をｐ型半導体層の端面近傍に形成しても良い。
【００１８】
また、本発明の別の態様の半導体レーザ素子は、ｎ型半導体層、活性層、及びｐ型半導体層からなる半導体層であって、前記活性層及び前記ｐ型半導体層を前記ｎ型半導体層よりも幅狭にすることによって、前記ｎ型半導体層からストライプ状に突出しているメサ部が形成された半導体層と、
前記半導体層のメサ部内に形成された略ストライプ状の導波路と、
前記導波路に略垂直な前記半導体層の端面に形成された端面保護膜と、
前記メサ部の横側に露出した前記ｎ型半導体層の上面に形成されたｎ電極と、を有する半導体レーザ素子であって、
前記ｎ電極の端部近傍にｎ側突出部を有し、前記ｎ側突出部の高さは、前記ｎ電極の中央領域よりも高いことを特徴とする。
【００１９】
同一面側にｐ電極とｎ電極とが形成される場合、メサ部の高さに相当する高低差によって、ｐ電極よりもｎ電極の方が低い位置に形成される。そのため、端面保護膜形成時に、その端面保護膜成分の堆積しやすいのはｎ電極上である。そのため、ｎ電極の端部近傍にｎ電極の高さよりも高くなるようなｎ側突出部を設けておくことで、端面保護膜成分の堆積を抑制することができる。尚、ｎ電極の端部がｎ型半導体層のいずれかの端面から大きく（例えば２０μｍ以上）離れている場合は、ｎ側突出部をｎ型半導体層の端面近傍に形成しても良い。
【００２０】
また、ｎ側突出部が半導体層から成り、そのｎ側突出部の高さがメサ部と略同一であることが好ましい。これによって、ｎ側突出部をメサ部の形成と同時に行うことが可能となる。また、基板を上側にして実装を行うジャンクションダウン実装の場合には、実装が安定するという効果もある。さらに、端面保護膜形成時にｎ電極上への端面保護膜成分の回りこみを一層効果的に抑制することができる。
【００２１】
また、本発明のさらに別の態様の半導体レーザ素子は、ｎ側突出部に加えて、ｐ電極の端部近傍にもｐ電極の中央領域よりも高さの高いｐ側突出部を有することを特徴とする。このように、ｎ側とｐ側の両側に突出部を設けておくことで、高抵抗化を阻止するだけでなく、ジャンクションダウン実装時等の実装不良をも低減させることができる。
【００２２】
また、本発明のある態様における半導体レーザ素子の製造方法は、
ｎ型半導体層、活性層、及びｐ型半導体層からなる半導体層に、略ストライプ状導波路領域と、導波路領域と略垂直な端面を形成し、
前記ｐ型半導体層上にｐ電極を形成し、
前記半導体層をバー状レーザに分割し、
前記バー状レーザの端面に端面保護膜を形成させる半導体レーザ素子の製造方法であって、
前記バー状レーザの端面に端面保護膜を形成する前に、前記ｐ電極の端部近傍に前記ｐ電極の中央領域よりも高さの高いｐ側突出部を形成することを特徴とする。
【００２３】
また、本発明の別の態様の半導体レーザ素子製造方法は、
ｎ型半導体層、活性層、及びｐ型半導体層からなる半導体層を積層し、ｐ型半導体層側からエッチングによりｐ型半導体層及び活性層を少なくともｎ型半導体層の一部が露出するまで除去することによってメサ部を形成し、
前記メサ部内にストライプ状の導波路領域を形成し、
前記メサ部に隣接するｎ型半導体層の露出面上にｎ電極を形成し、
前記半導体層をバー状レーザに分割し、
前記バー状レーザの端面に端面保護膜を形成させる半導体レーザ素子の製造方法であって、
前記バー状レーザの端面に端面保護膜を形成する前に、ｎ電極の端部近傍にｎ電極の中央領域よりも高さの高いｎ側突出部を形成させることを特徴とする。
【００２４】
ｎ側突出部は、メサ部と略同一高さとなるように形成することが好ましい。
【００２５】
ｐ電極とｎ電極とが同一面側に形成する場合、ｐ型半導体層側からエッチングしてｎ型半導体層（ｎ型コンタクト層）を露出させ、この露出面にｎ電極を形成させる。また、ｐ電極は、このｎ型半導体層の露出面の隣に残されたメサ部のｐ型半導体層の上に形成される。そのため、ウエハ上面においては、ｐ電極とｎ電極とはその形成面の高さが異なるようになる。すなわち、電極表面に段差が生じる。そして、このような段差のある状態で、電極と垂直な方向に分割してバー状レーザとすると、図２１Ｂに示すようにレーザバー２の端面は凹凸形状となる。メサ部の端面は、レーザの共振器面を含む端面である。そこで、レーザ共振器面の反射率等を調整するため、或いは、レーザ共振器面を外気から保護するため等の目的のために、メサ部の端面に端面保護膜を形成する。凹凸を有するバー状レーザの端面に端面保護膜を形成させる場合、図２１Ａ及び図２１Ｂのように、レーザバー２の端面がスパッタ源と対向するように、かつ、レーザバー２が治具（スペーサー）Ｄで狭持されるように、レーザバー２を載置してパッタ（成膜）を行う。しかし、図２１Ｂに示すように、メサ部に隣接するｎ型半導体層の露出面の部分は、スペーサーＤとの距離が大きくなりやすい。このため、メサ部に隣接するｎ型半導体層の露出面に近傍に、端面保護膜成分が回り込みやすい空間が形成される。そこで、図２２に示すようにｎ側突出部Ａを形成すれば、このような空間を抑制することができる。すなわち、端面保護膜形成時に最上層となるバー端面に、少なくともｎ電極よりも高さの高いｎ側突出部を形成すれば、それによって空間が覆われる。これによって、端面保護膜形成時に、ｎ電極がｎ側突出部の陰になり、ｎ電極の上部に端面保護膜材料が堆積するのを抑制できる。従って、ｎ電極への通電が端面保護膜材料によって妨げられることが減り、良好なレーザ特性を得ることができる。
【００２６】
さらに、ｎ側突出部をさらに高くして、メサ部と略同一高さのとすることで、より効率的に端面保護膜の回り込みを防止することができる。この場合、ｎ側突出部がメサ部と同一の半導体層を少なくとも有し、エッチングによるメサ部の形成と同時に形成されることが好ましい。これにより、ｎ電極形成面を露出させるエッチング工程時に、そのエッチングのマスクパターンを調整するだけで、容易にｎ側突出部を形成させることができる。このようにして形成されるｎ側突出部は、スペーサー等でその隙間を調整するのに比して、位置ズレが少なく、また、共振器面に形成する端面保護膜（反射膜、透過膜等の誘電体多層膜）の形成を阻害することもない。しかも、ｎ電極にかなり近い位置でｎ電極の表面を遮蔽するので、少ない面積で効率よくまわり込み成分を遮断することができる。
【００２７】
また、メサ部と同一の半導体層を少なくとも有するｎ側突出部を、メサ部の形成と別工程で形成されても良い。これによって、ｎ側突出部を形成するためのエッチング量（エッチング深さ）を任意に選択することができる。すなわち、メサ部のエッチングと同時にｎ側突出部を形成させると、メサ部とほぼ同一の面までエッチングすることになるが、メサ部形成時と別工程とすれば、ｎ側突出部の形状等を任意に選択することができる。
【００２８】
また、メサ部にストライプ状のリッジが形成されている場合、ｎ側突出部の高さがリッジと略同一高さであることが好ましい。このような構成とすることで、ｎ電極上への端面保護膜成分の堆積を一層効率よく抑制することができる。
【００２９】
また、メサ部の少なくとも一方の端面をへき開によって形成し、その端面を共振面とすることが好ましい。メサ部には、導波路領域が形成されており、この端面に共振器面が形成される。電極を形成後、へき開によってバー状に分割する。これによって、メサ部の端面をへき開面とすることができる。メサ部の端面をへき開によって形成すれば、その端面を平坦性に優れた共振器面とすることができる。
【００３０】
また、メサ部の少なくとも一方の端面をエッチングにより形成し、その端面を共振面としても良い。ｎ型半導体層のｎ電極形成面をエッチングにより露出させる時に、ストライプ状の導波路領域と垂直なｎ型半導体層の面も露出するようエッチングすることで、ｎ電極形成面と共振器面を同時に形成させることができる。このようなエッチングによる共振器面は、基板の劈開性を考慮しなくてもよいため、生産性よく形成させることができる。
【００３１】
ｐ側またはｎ側突出部の共振面と平行な端面は、へき開によって形成しても良いし、エッチングによって形成しても良い。例えば、メサ部の端面をへき開若しくはエッチングで形成できるのと同様に、メサ部に隣接するｎ型半導体層に形成されるｎ側突出部も、へき開若しくはエッチングができる。メサ部と突出部の両方をへき開若しくはエッチングで形成させることもできるし、どちらか一方をへき開で、他方をエッチングで形成させることもできる。
【００３２】
尚、メサ部形成後に、その上部にエッチングによりストライプ状のリッジを形成しても良いし、ストライプ状のリッジを形成後に、エッチングによりメサ部を形成しても良い。
【００３３】
尚、本明細書において半導体層の面を表現する場合、略ストライプ状に形成される電極、導波路、電流注入領域等と平行な面を「側面」と称し、それらのストライプに垂直な面を「端面」と称する。また、「略ストライプ状」とは、それらの一部に突出部又は凹部が形成されたり、或いは、幅が異なる領域が形成される場合も含む。すなわち、「略ストライプ状」とは、一方の端面から他方の端面に渡って延在するように形成されている状態を指すものとする。尚、端面にまで達していない場合も「略ストライプ状」に含まれる。
【００３４】
「ｐ電極」及び「ｎ電極」は、半導体に直接接して形成されるオーミック電極と電流取り出し用の電極であるパッド電極とが別々に形成されている場合、その両方を指す。すなわち、半導体層に電流を注入させるための部位全体を電極とする。
例えば、オーミック電極の全てを被覆するようにパッド電極が形成されている場合はパッド電極の表面への端面保護膜成分の堆積を抑制する。また、オーミック電極の一部が露出されるようにパッド電極が形成される場合は、その露出するオーミック電極表面への堆積も抑制するのが好ましい。
【００３５】
また、本件明細書において「ｐ電極の端面近傍」、「ｎ電極の端面近傍」、「ｐ型半導体層の端面近傍」又は「ｎ型半導体層の端面近傍」といった場合、その「端面近傍」としては端面からの距離が２０μｍ以内が好ましい。
【発明の効果】
【００３６】
本発明の半導体レーザ素子は、ｐ電極及び／又はｎ電極の端部近傍領域に、ｐ側突出部及び／又はｎ側突出部を設けるようにすることで、レーザ素子の構成や製法に応じて種々の効果を奏する。例えば、端面保護膜形成時に、その原料成分がまわり込んで電極上に堆積するなどして導電性や信頼性が低下するのを抑制することができる。また、基板を上にして行うジャンクションダウン実装を行う場合には、実装面に対して安定して設置できるようになる。さらに、電極を含む導通領域にかかる実装時の外的圧力をｐ側またはｎ側突出部によって吸収することができるので、導通部の破損を抑制することができる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の好ましい実施の形態について説明する。本発明の半導体レーザ素子は、実施の形態に示された素子構造や電極材料に限定されるものではない。尚、突出部の形態は、後述するような種々の形態をあげることができる。これらの形態によっては、電極上への端面保護膜成分の堆積抑制の他に、共振面及びリッジ等、素子特性に影響のある部位についての特性も改善することができる。
【００３８】
実施の形態１．
本実施の形態では、ｐ型半導体層にｐ側突出部を形成した例について説明する。図１は、本実施の形態の半導体レーザ素子を示す模式図である。図１Ｂは、図１ＡのＸＸ断面図、図１Ｃは図１ＡのＹＹ断面図を示す。具体的には、基板１０１上に、ｎ型半導体層１０２、活性層１０４、ｐ型半導体層１０３が積層され、ｐ型半導体層の一部がエッチングにより加工されてストライプ状のリッジＢを有している。リッジＢの側面からリッジ両脇のｐ型半導体層１０３の表面上に渡って第１の絶縁膜１０９が形成されている。また、リッジＢ上から第１の絶縁膜１０９上に渡ってｐ側オーミック電極１０５が形成されている。ｐ側オーミック電極１０５上にはｐ側パッド電極１０６が形成されている。ｐ電極１０５及び１０６の表面（上面）は、ワイヤや導電性接着剤等と直接接することが可能な領域を露出させてある。また、素子の側面には第２の絶縁膜１１０が形成されている。基板１０１が導電性の場合、図１Ｂに示すように、ｎ電極１０７を基板１０１の裏面（半導体層が積層された面の反対側の面）に形成させることができる。
【００３９】
このように、リッジＢが形成され、そのリッジＢの上部のみにｐ電極１０５及び１０６が接していることで、そのリッジに対応するストライプ領域に電流が注入されることになり、これによって導波路領域が形成される。そして、導波路領域の端面である共振器端面に誘電体保護膜（図示せず）が形成されて、反射率及び透過率等を制御すると共に、端面を外気から保護している。尚、リッジＢの好ましい高さは、０．２〜３．０μｍ、好ましくは０．２〜１．０μｍ、より好ましくは、０．３〜０．６μｍとすることが望ましい。
【００４０】
本実施の形態では、ｐ電極１０５及び１０６の端部近傍にｐ側突出部Ａが形成されている。本実施の形態におけるｐ側突出部Ａは、リッジＢと同時に形成することができる。すなわち、図１Ｄに示すように、チップ化した際に半導体層の端部の近傍になる位置において、リッジＢから離間して、リッジと略同一高さのｐ型半導体層が残存するようにリッジＢを形成する際のマスクパターンを調整すれば、リッジ形成と同時にｐ型突出部を形成させることができる。本実施の形態のように、ｐ側突出部Ａがｐ型半導体層１０３と同一の半導体材料からなる場合は、リッジＢと離間するようにするのが好ましい。リッジＢの幅によって光の屈折率が調整されて、導波路領域への縦方向及び横方向の光の閉じ込めが調整されるので、リッジＢとｐ側突出部Ａをあまり近づけて形成すると、光の閉じ込め部分的に不均一になり易い。そのため、導波路領域への光学的影響が問題とならない程度に、リッジＢから離間してｐ側突出部Ａを形成させるのが好ましい。尚、図１Ｄでは、ｐ側突出部Ａをチップの４隅に形成する例を示したが、光射端面のリッジ両側にだけｐ側突出部Ａを形成しても良い。
【００４１】
このように、ｐ電極１０５及び１０６の端部領域にリッジＢとは別にｐ側突出部Ａを形成させておくことで、レーザバーへの端面保護膜形成時に、絶縁性材料からなる端面保護膜がｐ電極１０５及び１０６上に堆積するのを抑制することができる。また、基板を上側にして実装するジャンクションダウン実装の際に、安定した実装が可能となる。図１Ｅに示すように、ジャンクションダウン実装では、レーザ素子が基板１０１が上側になるようにサブマウント１１６上に載置される。そして、レーザ素子のｐパッド電極１０６とサブマウント１１６とがＡｕ−Ｓｎ共晶層１１４等の接合剤によって接合される。このとき、光出射端面のリッジ両側に、より好ましくはチップの４隅にリッジＢと同じ高さのｐ側突出部Ａが形成されているため、安定した実装ができる。以下、ｐ側突出部Ａの好ましい形態について詳細に説明する。
【００４２】
ｐ側突出部の高さについては、端面保護膜成分の堆積を抑制することができる高さが好ましい。例えば、ｐ電極１０５及び１０６の中央領域よりもｐ側突出部が上になるようにｐ側突出部を形成することが好ましい。本実施の形態ように、ｐ型半導体層１０３のエッチングによってリッジＢと同時にｐ側突出部Ａを形成させた場合、その突出部Ａの高さはリッジＢと同程度となる。そのため、ｐ電極１０５及び１０６の中央領域よりも高さの低い突出部となる。このような場合は、ｐ型半導体層１０３によって形成したｐ側突出部上に、ｐ電極１０５や保護膜１０９を形成するのが好ましい。或いは、別行程で高さを調整する保護膜等を形成させてもよい。尚、ｐ型半導体層１０３から成るｐ側突出部だけでも端面保護膜成分に対する遮蔽効果が十分得られる場合や、端面保護膜の回りこみがあまり問題とならない場合は、保護膜１０９や電極材料１０５をｐ側突出部Ａの上に形成させなくてもよい。
【００４３】
また、ｐ電極１０５や保護膜１０９の膜厚が厚い場合は、突出部Ａもそれに応じて高く形成させることが好ましい。そのような場合は、ｐ型半導体層から成る突出部のみでｐ電極１０５及び１０６の表面より高くなるようなｐ側突出部Ａを設けてもよい。或いは、ｐ型半導体層によってｐ電極１０５及び１０６よりも高さの低い突出部を設けておいて、その突出部の上にも保護膜１０９やｐ電極１０５及び１０６を設けておくことで、突出させたｐ型半導体層の高さ分だけの高低差を周囲とつけることができる。
【００４４】
また、ｐ側突出部の幅については、ｐ電極の幅に対して５０〜１２０％程度の幅とすることが好ましい。本実施の形態のようにリッジＢを形成する場合は、そのリッジ両側にｐ側突出部Ａを形成させることが好ましい。その場合はｐ側突出部Ａが複数形成されることになるが、その合計幅が前記範囲内とするのが好ましい。
【００４５】
また、ｐ側突出部は、ｐ電極のストライプ方向の延長上（端部領域）に形成されるだけでなく、導波路領域に平行な方向に形成しても良い。半導体層の端面近傍の突出部と側面近傍の突出部とを組み合わせることで、より効果的に端面保護膜の回り込みを抑制することができる。また、ｐ側突出部は、ｐ電極の端部のできるだけ近くに設けるのが好ましいが、端面保護膜形成時に遮蔽可能な位置であれば、ｐ電極端部領域とある程度離間していてもよい。ｐ側突出部Ａは、ｐ型半導体層１０３の上だけに形成してもよいし、ｐ電極１０５及び１０６とｐ型半導体層１０３の両方に渡って形成してもよい。或いは、ｐ電極１０５及び１０６の上のみに形成されていてもよい。すなわち、所望の領域への回り込みを確保できるのであれば、いかなる領域に形成されていてもよい。
【００４６】
また、ｐ側突出部Ａは、ｐ電極１０５及び１０６の片側の端部近傍だけでなく、両側の端部近傍に形成させるのが好ましい。これにより、出射側共振器面への端面保護膜の形成時と、モニター側共振器面への端面保護膜形成時の両方において、ｐ電極１０５及び１０６上面に端面保護膜成分がまわり込むのを抑制することができる。また、ｐ電極１０５及び１０６の両側の端部近傍に形成することで、ジャンクションダウン実装時の素子の傾きを一層効果的に抑制し、安定して載置させることができる。しかも、電極を含む導通領域にかかる実装時の外的圧力をｐ側突出部Ａによってより良く吸収することができるので、レーザ素子の導通部の破損を抑制することができる。
【００４７】
尚、ｐ電極１０５及び１０６好ましい形態についても簡単に説明する。
レーザ素子のｐ電極１０５及び１０６のストライプ方向の長さについては、ｐ電極のストライプ長さが導波路領域の６０〜１００％程度の大きさ、好ましくは８０〜１００％程度の大きさにするのが好ましい。また、ｐ電極のうちオーミック用のｐ電極１０５については、導波路領域と略同じ幅で形成されていてもよいし、或いは、絶縁膜１０９等で導通経路を制限した上に導波路領域よりも幅が広くなるように形成させることもできる。本実施の形態のようにリッジＢを有するレーザ素子の場合は、リッジＢの側面及びリッジＢの両脇の半導体層１０３の表面を絶縁膜１０９で被覆し、その絶縁膜１０９及びリッジＢ上部を被覆するように設けるのが好ましい。また、リッジＢを形成する時にｐ電極１０をマスクとしてエッチングを行うこともできる。
【００４８】
（変形例）
次に、ｐ側突出部Ａの変形例について説明する。図５Ａは、ウエハ状態で、ウエハ上面側（ｐ型半導体層側）から見た突出部Ａとリッジ部Ｂのパターン例を示した図である。すなわち、図５Ａ中において、符号Ｂはリッジによって構成された導波路領域を示している。また、図５Ａ中において、符号Ａはｐ側突出部を示している。図５Ａにおいて、ｐ型半導体層１３がメサ部に対応する。メサ部に隣接するｎ型半導体層１２の上にｎ電極１８が形成されている。略矩形のｎ電極１８は、ｎ側突出部Ｂに挟まれた領域に形成されている。また、図５Ａ中の波線は、チップの分割位置を示す。すなわち、リッジＢに垂直な破線はバー状に分割する際の分割位置であり、リッジＢに平行な破線は、そのバー状レーザをさらにチップ化する際の分割位置を示す。また、図５Ｂは、図５ＡのＺＺ断面における模式断面図（素子ひとつ分）である。また、断面図において、基板上１１に、ｎ型層１２、活性層１４、ｐ型層１３が順に積層されている。
【００４９】
図５Ａ及びＢは、ｐ側突出部Ａのみが形成されている場合の変形例である。ここでは、ｎ電極１８がｐ電極（図示せず）と同一面側に形成されているが、このような場合も、ｐ側突出部Ａを設けることで、ｐ電極上への端面保護膜成分の堆積を抑制する効果がある。図５Ａの変形例では、導波路長手方向に隣り合うチップ同士の間でリッジＢが左右互い違いになるように配置されている。そして、各リッジＢの端部が隣接する素子内にまで延びており、その素子内でのｐ側突出部Ａを構成している。図５Ａに示す半導体レーザの断面図は、図５Ｂのようになる。このような配置とすることで、リッジが均一な幅に形成し易くなるなど、工程上のメリットもある。
【００５０】
実施の形態２．
本実施の形態では、ｎ型半導体層上にｎ側突出部Ａを形成した例について説明する。図２Ａ〜Ｃは、本実施の形態に係る半導体レーザ素子を示す模式図である。図２Ｂは図２ＡのＸＸ断面図、図２Ｃは図２ＡのＹＹ断面図を示す。本実施の形態では、絶縁性基板２０１を用いているため、基板の同一面側にｐ電極とｎ電極を形成させる場合、ｎ型半導体層１２が露出するようにエッチングされているため、図２Ｂに示すように、ｐ電極（ｐ側パッド電極）２０６とｎ電極（ｎ側パッド電極）２０８はそれぞれ表面の高さが異なる。そのため、端面保護膜形成時に図２１Ｂに示すようにｎ電極上部に大きく開放された空間が形成され、端面保護膜成分がｎ電極上部に堆積し易くなる。これに対し、本実施の形態では、図２Ｃに示すようにメサ部Ｃに隣接するｎ側突出部Ａが形成されているため、端面保護膜形成時には図２２に示すように、ｎ電極が突出部Ａの陰となる。そのため、端面保護膜成分が突出部によって遮蔽され、ｎ電極上部に堆積するのを抑制することができる。
【００５１】
以下、ｎ側突出部Ａの好ましい形態や製法について詳細に説明する。
ｎ側突出部Ａは、メサ部Ｃと同一の材料であってもよく、或いは、別材料の半導体材料でも良い。更には、ｎ側突出部を適当な導電性材料や絶縁性材料で形成させることができる。ｎ側突出部Ａを構成する材料によって、好ましい形成方法を選択することができる。
【００５２】
例えば、ｎ側突出部Ａは、ｎ型半導体層のみであってもよく、ｎ型半導体層と活性層からなっていてもよく、或いは、ｎ型半導体層と活性層とｐ型半導体層とからなっていてもよい。メサ部と同様にエッチングによってｎ側突出部Ａを形成する場合は、ドライエッチング、ウエットエッチング等を用いることができ、それらを組み合わせて用いることもできる。また、ｎ側突出部Ａを半導体層と別の材料で形成させる場合は、スパッタ、蒸着、塗布など、用いる材料によって好ましい方法を用いることができる。さらに、ｎ側突出部は、ｐ側突出部と同様に、半導体層の上に絶縁材料や導電性材料が積層された複合部材からなっていてもよい。また、メサ部と全く別の材料からなっていてもよい。すなわち、中央領域のｎ電極よりも高くなるように形成すれば端面保護膜成分の回り込みを抑制する遮蔽効果を奏するので、材料は任意に選択することができる。また、その形成工程についても、端面保護膜形成前であれば、いずれの段階であっても構わない。
【００５３】
また、ｎ側突出部Ａの高さについては、端面保護膜成分の堆積を抑制することができる高さが好ましいので、ｎ電極よりも高くなるように形成させるのが好ましい。後述する例のように、メサ部Ｃと同時に形成する場合は、メサ部Ｃとｎ側突出部Ａとを同じ高さとすることができる。また、メサ部にリッジを形成する場合は、そのリッジとｎ側突出部Ａが同じ高さとするのが好ましい。
【００５４】
また、ｎ側突出部Ａの幅については、ｎ電極２０８の幅に対して５０〜１２０％程度の幅とすることが好ましい。ｎ電極２０８の表面のうち、導通のために必要な領域が確保できればよい。従って、ｎ電極中央付近への端面保護膜堆積を抑制できるようｎ電極の幅の５０％程度のｎ側突出部の幅があれば、端面保護膜の回りこみによる導通阻害を抑制することができる。
【００５５】
また、ｎ側突出部Ａは、ｎ電極２０８の片側の端部近傍だけでなく、両側の端部近傍（ｎ電極２０８の延長上）に設けるのが好ましく、これにより、出射側共振器面の端面保護膜形成時及びモニター側共振器面の端面保護膜形成時に、ｎ電極上面に端面保護膜成分がまわり込むのを抑制することができる。
【００５６】
また、ｎ電極２０８の延長上の端面側だけでなく、ｎ電極２０８の長手方向と平行な側面側にも形成されていてもよい。この場合、ｎ電極２０８の全体を囲むようにｎ側突出部を形成させてもよく、ｎ電極２０８の長手方向に平行な側面側だけにｎ側突出部を形成させてもよい。また、ｐ側突出部と同様に、ｎ側突出部はｎ電極２０８のできるだけ近くに設けるのが好ましいが、端面保護膜形成時に遮蔽可能な位置であれば、ｎ電極２０８とある程度離間していてもよい。また、ｎ側突出部の形成領域は、ｐ側突出部と同様に、ｎ型半導体層２０２上だけでもよいし、ｎ電極２０８上とｎ型半導体層２０２上に渡って形成されてもよい。或いはｎ電極２０８の上のみに形成されていてもよい。すなわち、所望の領域への回り込みを確保できるのであれば、いかなる領域に形成されていてもよい。
【００５７】
本実施の形態のように、ｎ電極２０８がｐ電極２０６と同一面側に形成されるレーザ素子において、上記ｎ側突出部Ａとメサ部Ｃとはｎ型コンタクト層上で離間していてもよいし、連続していてもよい。また、ｎ側電極２０８の両方の端部近傍にｎ側突出部を形成する場合は、一方のｎ側突出部Ａがメサ部Ｃと離間し、他方のｎ側突出部Ａがメサ部Ｃと連続していてもよい。
【００５８】
また、バー状レーザの状態で、隣り合うレーザ素子(チップ）のｎ側突出部同士が連続するように形成されていてもよい。その場合は、そのｎ側突出部を分割することでチップ化されることになる。また、バー状レーザにする前の状態で（ウエハの状態）、導波路のストライプ方向に隣接するレーザ素子同士のｎ側突出部とｎ側突出部が連続するように形成されていてもよい。その場合、バー状に分割する際にｎ側突出部の端面が形成される。
【００５９】
また、バー状レーザとする前の状態（ウエハの状態）で、導波路のストライプ方向に隣接するレーザ素子同士のメサ部とｎ側突出部が連続するように形成されていてもよい。その場合、導波路のストライプ方向に連接するレーザ素子同士でメサ部とｎ側突出部の位置が左右逆になる。すなわち、ウエハ内で導波路のストライプ方向にレーザ素子を配列していく際、レーザ素子内に形成するメサ部とｎ側突出部の位置を左右交互になるように形成させる。この場合、バー状に分割（へき開）した際に、メサ部のへき開面と同一形状のへき開面を有するｎ側突出部が形成させることになる。
【００６０】
以下、ｎ側突出部以外の構成の好ましい形態についても説明する。
（メサ部）
メサ部Ｃは、ｎ型半導体層２０２と活性層２０４とｐ型半導体層２０３とからなり、その内部にストライプ状の導波路が形成され、その導波路と略垂直な端面に、一対の共振器面を備えている。ストライプ状の導波路を形成するための構成（リッジや電流狭窄層）は、半導体層の内部に形成されており、例えば、ｎ型半導体層２０２の内部に形成されていてもよく、或いはｐ型半導体層の内部２０３に形成されていてもよい。ストライプ状の導波路を形成するための構成は、ｐ型半導体層２０３の内部に形成することが好ましい。例えば、ｐ型光ガイド層、ｐ型クラッド層、ｐ型コンタクト層などの内部に、絶縁性の半導体若しくは酸化物等をストライプ状の開口部を設けるようにして内在させることでｐ型半導体層２０３内に電流狭窄層を形成することができる。或いは、それらの各半導体層をストライプ状に形成し、そのストライプの側面や上面を埋め込むように抵抗の大きな層を再成長させてもよい。また、図２Ａに示すように、ｐ型半導体層２０３の上面にストライプ状の凸部（リッジＢ）を設けても良い（リッジ導波型）。
【００６１】
ストライプ状の導波路の幅は、約１〜７μｍ程度とすることで、活性層に効率よく電流を注入することができる。また、ストライプ状の導波路の幅に対して、メサ部の幅は、５〜１５０倍程度とすることが好ましい。
【００６２】
メサ部Ｃの端面（ストライプ状の導波路領域と略垂直な端面）は、共振器面となるため、平坦性に優れた面とするのが好ましく、へき開又はエッチングで形成させることができる。
【００６３】
（リッジＢ）
ｐ型半導体層２０３の表面にリッジＢを形成させることでストライプ状の導波路を形成する場合、リッジを形成した後にメサ部を形成することもできるが、メサ部を形成した後にリッジを形成するのが好ましい。その場合、エッチングで共振器端面を形成する場合は、リッジ形成前にメサ部以外をレジスト等で埋めておき、リッジ形成用のマスクに段差がないようにすることが好ましい。これによって、均一な幅のリッジを形成させることができる。或いは、リッジ形成用のマスクとなる材料をウエハ全面（メサ部及びメサ部以外）に形成した後、マスク材料をパターニングしてストライプ状の開口部を形成する前に、メサ部以外のリッジ形成用マスクの上にレジスト等を形成してメサ部との段差をなくす。そして、その上にマスク材料をフォトリソグラフィでパターニングするためのレジスト等を形成させる。このように、レジスト等を用いてメサ部の高低差を緩和することで、リッジ形成用マスクの端部の幅が細くなるなど、パターンが不均一になるのを抑制することができる。リッジ形成用マスクの幅制御性が向上することで、均一なリッジ幅を有し、ＣＯＤ等が発生しにくく信頼性に優れた半導体レーザ素子とすることができる。
【００６４】
（ｎ電極）導波路領域の長さ（共振器長）に対しては、ｎ電極のストライプ長さが５０〜１００％程度の大きさで形成するのが好ましい。
【００６５】
（変形例）
図６Ａ〜図１６Ｂは、本実施の形態（ｎ側突出部のみを設けた場合）の変形例を示す。尚、図６Ａ〜図１６Ｂの見方は、図５Ａ〜Ｂと同様である。
図６Ａ〜Ｂは、メサ部の端面が分割位置より離間していることから、劈開ではなくエッチングによって端面が形成された場合を示している。また、ｎ側突出部の端面も分割位置より離間して形成されている。そして、図６Ｂのように、メサ部とｎ側突出部Ａは、同一のｎ型半導体層１２上に形成されているものの、互いに隙間があるように離間している。このような形状は、メサ部エッチング時に、同時に突出部をエッチングすることで得ることができる。
【００６６】
図７Ａ〜Ｂも、図６Ａ〜Ｂと同様にメサ部の端面、突出部Ａの端面とも、エッチングによって形成されている。図６Ａ〜Ｂと異なるのは、図７Ｂに示すように、ｎ側突出部Ａの高さが、リッジＢと同じ高さである点である。図６Ａ〜Ｂでは、ｎ側突出部Ａがメサ部略同一高さであり、リッジ部Ｂよりも低くなっている。が、すなわち、ｎ側突出部Ａは、リッジＢ形成時にリッジの高さ分だけエッチングされて、リッジＢより低い高さとなっている。これに対し、図７Ａ〜Ｂの例では、リッジ形成時に、ｎ側突出部の上にもマスクを施すことで、リッジと同一高さの突出部としている。
【００６７】
図８Ａ〜Ｂ、図９Ａ〜Ｂは、メサ部とｎ側突出部が連続するように形成されたものである。この場合は、ｎ側突出部形成用のマスクパターンを、メサ部と連続するような形状にする以外は、図５Ａ、図７Ａの場合と同様に行うことができる。このようにメサ部とｎ側突出部を連続させることで、端面保護膜成分がｎ電極上に堆積されるのをより効率よく防ぐことが可能である。
【００６８】
図１０Ａ〜Ｃは、ｎ側突出部とメサ部のうち、一方の端面が素子の分割位置と一致し（劈開によって端面形成）、他方の端面が分割位置から離間する（エッチングによって端面形成）する例を示したものである。図１０Ａは、メサ部の端面が分割位置から離間しており、エッチングによって形成された共振器面であることである例を示す。図１０Ａにおいて、ｎ側突出部Ａは、導波路のストライプ方向に隣り合う素子２つ分に渡って連続するように形成されている。エッチングの精度等によって、ｎ側突出部の位置を端面から離間する位置に制御しにくい場合などは、このように２つ分まとめた形状に形成し、分割時にそれぞれの素子上にｎ側突出部が残存するようにすることができる。メサ部の端面はレーザの共振面であるため平坦性が問題となるがｎ側突出部は光学的に影響のない部位であるため、劈開面が平坦でなくてもよい。従って、分割時にｎ側突出部が中央で分割されず、一方の方に体積の大きいｎ側突出部が形成されたり、或いはその形状が同じでなくてもよい。このことは、図１０Ａ以外に示すパターンにおいても言えることであり、ｎ型突出部は、その形状の均一性や、長さの均一性、更には突出部表面の平坦性については、特に問われるものではない。
【００６９】
これに対し、図１０Ｂは、メサ部のみが素子の分割位置と一致している場合の例を示す。メサ部の端面はレーザ光の共振器面となる端面である。窒化物半導体であれば、そのＭ面、Ａ面、Ｒ面等を劈開面としてあげることができる。特にＭ面で劈開することで、良好な劈開面を得ることができる。尚、図１０Ｂでは、ｎ側突出部をエッチングで形成しているが、ｎ側突出部もメサ部端面の延長上に形成されているため、メサ部と同様に劈開可能である。そのため、図１０Ｃでは、メサ部と突出部の両方の端面を同時に劈開で形成している。共振器面形成時の劈開と同時に突出部も劈開することで、効率よく突出部を設けることができる。
【００７０】
図１０Ａ〜Ｃの端部近傍のＺＺ断面図は、共に図１０Ｄのようになる。図１０Ｄに示すように、メサ部とｎ側突出部とは、同じｎ型半導体層１２上に形成されているものの、その上方の活性層１４及びｐ型半導体層１３から成る部分において互いに離間している。
【００７１】
また、図１１Ａ〜Ｃは、上記図１０Ａ〜Ｃのメサ部及びｎ側突出部の組み合わせで、それぞれのメサ部とｎ側突出部とが連続するように形成されている場合を示した例である。図１０Ａ〜Ｃの場合と同様に、分割位置近傍のＺＺ断面図は、共に図１１Ｄのようになる。メサ部とｎ側突出部とが連続することで、端面保護膜成分がまわり込む隙間をさらに少なくすることができる。
【００７２】
図５Ａ〜図１０Ｄは、メサ部（共振器端面）と突出部が共にエッチングによって形成される場合を示しているが、図４のように、劈開面で形成されていてもよい。また、ｎ側突出部はメサと離間していてもよいし、図４に示すように連続するように形成されていてもよい。
【００７３】
へき開で共振器面を形成する場合は、ウエハの状態で、ストライプ方向に隣接する素子内にまでリッジやメサ部を延長して形成し、その延長部を隣接する素子における突出部とすることができる。これにより、リッジ幅を均一にすることができる。すなわち、リッジはエッチングによって形成されるが、リッジの端部は過剰なエッチングが起きやすく、一定な幅に形成しにくい。上記のような構成にすれば、幅が制御しにくいリッジ端部は素子分割時のへき開によって切り離し、切り離された端部は隣接する素子の突出部にできる。したがって、幅の均一な領域のリッジのみをメサ部に形成させることができる。例えば、図１２〜図１４に示すような形態をあげることができる。このようなパターンとすることで、エッチングによって形成したリッジの一部を突出部として利用し、ｎ電極上への端面保護膜成分の堆積を抑制することができる。しかも、このような構成とすることで、光学特性を安定にすることができる。
【００７４】
特に、メサ部形成後にリッジを形成する場合、メサ部の高さ分の段差によってリッジ端部の幅が不安定で均一になりにくい場合があるが、そのような幅の安定していない領域のリッジを隣接する素子の突出部として利用し、幅の不安定な端部から離間する位置で劈開することで、幅の安定したリッジとすることができる。
【００７５】
半導体層の特性によっては、リッジを連続して形成しにくい場合が考えられる。特に、ウエハの大きさやフォトレジスト時に用いる露光装置によっては、マスクのつなぎ目などがどうしても存在する。突出部の形成時に、それらを考慮することで、ｎ電極上への端面保護膜成分のまわり込み防止のための突出部を、さらに有効に利用することができる。
【００７６】
図１２Ａ〜図１４Ｄは、バー状に分割する前にｎ側突出部Ａがメサ部の一部であるかのようなパターンに形成されている。すなわち、ある素子のメサ部が、導波路のストライプ方向に隣接する素子内にまで延びており、その隣接する素子内のｎ側突出部を構成する。この場合、ウエハをバー状に分割する際に、メサ部とｎ側突出部とに分離されるものである。このような変形例は、ｎ電極上への端面保護膜成分の堆積を抑制するだけでなく、後述するリッジの形成工程、更には共振器面の劈開性をも考慮した形態である。いずれの場合もメサ部を形成する際のマスクパターンを調整することで、容易に形成させることができる。
【００７７】
図１２Ａは、所望の共振器長よりも長く設定された複数のメサ部が、ストライプ方向に左右互い違いに形成されており、ストライプ方向に隣接する素子のメサ部の端部がそれぞれ分割位置で重なるようなパターンに形成されている。そして、所望の共振器長となるように、メサ部の端部近傍でバー状に分割することで、図１２Ｃに示すような断面形状を有する半導体レーザ素子が得られる。ｎ側突出部Ａは、メサ部と同じ構造であるが、この部分には電流は注入されない。リッジについては後述する。
【００７８】
また、図１２Ｂは、図１２Ａのｎ側突出部Ａが、さらにｎ電極１８の側面側にも延長するように形成されている。このような形状とすることで、端面保護膜成分が横方向からまわり込むのをも防ぐことができる。
【００７９】
図１３Ａ〜Ｃは、図１２Ａ〜Ｃのメサ部とｎ側突出部とが同一素子内で横方向に連続するように形成されたものであって、断面図はそれぞれ図１３Ｃに示すようになる。また、図１３Ｂでは、図１２Ｂのｎ側突出部がさらにストライプ方向に延長して設けられており、ｎ電極１８の周囲を全て取り囲むように形成されている。このようにすることで、より効果的にｎ電極１８の上面への端面保護膜成分の堆積を抑制することができる。
【００８０】
図１４Ａ〜Ｃは、図１２及び図１３の更なる変形例であって、分割位置のメサ部の幅をそれ以外の領域に比して狭くなるように調整している。図１４Ｃに示すように、このようにして形成されたチップは、ｎ側突出部Ａがメサ部と同じ構造をもち、その幅はメサ部よりも幅が狭くなる。このようなパターンとすることで、ひとつの素子の大きさ（幅）を、狭くすることができ、一枚のウエハから取れるチップ数を多くすることができる。また、バー状に分割する位置（劈開位置）において半導体層の幅が狭くなるようにしているため、チップ状に分割しやすくすることができる。
【００８１】
図１５Ａ〜Ｃは、バー状に分割した際に、その分割面がともに共振器面となる場合を示す例である。ｎ電極の位置がストライプ方向に隣り合う素子同士で互いに異なっている点が図１１Ｃと異なっている。このように、チップ化された後の素子ひとつを見ると同じような形状であっても、そのパターンは他の要素を考慮しつつ最適なものを選択することができる。このことは、図１６Ａ〜Ｂのように、リッジが連続していない場合にも適用することができる。
【００８２】
また、図１５Ａは、メサ部端面が出射面側も反射面側も両方とも分割位置と一致している、すなわち、劈開面として形成されているのに対し、図１５Ｂは、一方（ＺＺ線近傍の分割位置）が劈開面であるのに対し、他方がエッチングによって形成されている。このように、共振器端面が両方とも劈開或いはエッチング端面でなくてもよく、その組合せは目的とする特性や工程等に応じて最適なものを選択することができる。
【００８３】
実施の形態３．
本実施の形態では、ｐ側突出部とｎ側突出部の両方を形成する例について説明する。図３Ａ〜Ｃは、本発明の方法によって得られる半導体レーザ素子の一形態を示す模式図である。図３Ｂは図３ＡのＸＸ断面図、図３Ｂは図３ＡのＹＹ断面図を示す。図３に示すように、ｐ側及びｎ側の両側の突出部を有している。このようにｐ側とｎ側の両側に突出部を形成することで、ｐ電極上とｎ電極上の両方に端面保護膜成分が体積するのを抑制することができる。
【００８４】
（ｐ側突出部及びｎ側突出部）
電極上面への端面保護膜成分の堆積を抑制するには、本実施の形態のようにｐ側とｎ側の両側に設けるのが好ましい。尚、どちらか一方にのみ設ける場合は、ｎ側突出部のみ設けるのが好ましい。何故なら、特にｎ電極がｐ電極と同一面側に形成される場合、メサ部が形成されることでｎ電極上方の空間が大きく空いて端面保護膜成分形成時にｎ電極上へ回り込みやすくなるからである。
【００８５】
ｐ側突出部とｎ側突出部の両方を設ける場合、その高さについては、基板及び半導体層の膜厚に突出部を足した総膜厚が同じになるように形成させるのが好ましい。したがって、突出部同士を比較すると、その膜厚が同じでなくてもよい。例えば、リッジ上面と同一高さとなるｐ側突出部の高さと、ｎ側突出部の高さを比較すると、ｐ側突出部リッジと同じ程度の膜厚しかないのに対し、ｎ側突出部はメサ部とリッジとを足した膜厚となっている。このように、それぞれの部位に応じて好ましい高さ（膜厚）を選択することができる。また、ｐ側突出部とｎ側突出部とを連続するように設けることで、突出部間の隙間を無くし、端面保護膜成分の回り込みを効率よく抑制することができる。
【００８６】
また、図１７Ａ〜図２０Ｂは、ｎ側突出部とｐ側突出部の両方が形成された例を示すものである。図の見方は、図５Ａ〜１６Ｃと同様である。図１７Ａ〜２０Ｃにおいて、ｐ側突出部とｎ側突出部は、連続している場合もあるため、共に区別せずに図示している。これらは、図６〜図１６に示したｎ側突出部のみ形成させる変形例に、図５のｐ側突出部のみを形成させる例を組み合わせた例の一部を示したものであり、このようにｐ側とｎ側との両方の突出部を形成させることで、電極上面への端面保護膜成分の堆積をより効果的に防ぐことができる。
【００８７】
上記実施の形態１〜３では、主としてｐ側及びｎ側突出部がメサ部と同一の半導体層で、且つ、同じようにエッチングによって形成される場合について説明したが、スパッタ、蒸着などの方法で突出部を形成させてもよい。突出部を絶縁性材料で形成させる場合は、ｐ電極とｎ電極とが重なる領域があっても構わない。例えば、ｎ電極形成後、そのｎ電極上部の中央部などに通電に必要な領域（ボンディング領域）をマスクし、それ以外の部分に、絶縁性材料などをスパッタ等で堆積させて突出部を形成させることができる。その場合、図に示す部分Ａだけでなく、さらに広範囲において突出部が形成されることになる。このような形態であっても、端面保護膜成分がまわり込むことを抑制できる。導電性材料や、半導体材料を用いる場合も、ｎ電極及びｐ電極に接しないように絶縁性材料を介在させるなどの措置をとることで、同様に形成させることが可能である。
【００８８】
尚、本発明は、これら図示されたパターンに限定されることなく、これらを組み合わせたパターンについても、同様の効果を奏するものである。
【実施例１】
【００８９】
以下、実施例として窒化物半導体を用いた半導体レーザ素子について説明する。レーザ素子の一例を図２に示す。基板２０１上に、ｎ型窒化物半導体層２０２、活性層２０４、ｐ型窒化物半導体層２０３が積層された窒化物半導体層に、リッジＢが形成されている。また、リッジ側面からリッジ両脇のｐ型窒化物半導体層上に第１の絶縁膜２０９、その上にリッジ上部でｐ型半導体層と接するｐ側オーミック電極２０５が形成されている。同様にｎ型窒化物半導体層に接するｎ側オーミック電極２０７が形成されている。そして、両オーミック電極間に第２の絶縁膜２１０が形成される。この第２の絶縁膜は、両オーミック電極上に開口部を有しており、その開口部を介して接するようにそれぞれｐ側パッド電極２０６とｎ側パッド電極２０８とが設けられている。エッチングによって形成されている共振器面には、端面保護膜が形成されている。本発明は、以上のような、構造に限定されるものではなく、種々の層構造を用いることができる。後述の実施例に記載されているレーザのデバイス構造だけでなく、他のレーザ構造についても適用できる。窒化物半導体の具体的な例としては、ＧａＮ、ＡｌＮ、若しくはＩｎＮなどの窒化物半導体や、これらの混晶であるＩＩＩ−Ｖ族窒化物半導体、更には、これらにＢ、Ｐ等が含まれるもの等を用いることができる。窒化物半導体の成長は、ＭＯＶＰＥ、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線気相成長法）等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。
【００９０】
（基板）
基板は、Ｃ面を主面とするサファイア基板を用いる。基板としては特にこれに限定されるものではなく、必要に応じてＲ面、Ａ面を主面とするサファイア基板、ＳｉＣ基板、Ｓｉ基板、スピネル基板、ＧａＮ基板等種々の基板を用いることができる。
【００９１】
（下地層）
温度１０５０℃でアンドープのＧａＮ層を２．５μｍで成長させ、ＳｉＯ２よりなる保護膜を０．２７μｍの膜厚で形成する。このＳｉＯ２保護膜は、エッチングによりストライプ状の開口部（非マスク領域）を形成する。この保護膜は、ストライプ幅が１．８μｍでオリフラ面と略垂直な方向になるよう形成し、保護膜と開口部との割合は、６：１４となるようにする。次いで、アンドープのＧａＮ層を１５μｍの膜厚で成長させる。このとき、開口部上に成長されたＧａＮ層は、ＳｉＯ２上に横方向成長しており、最終的にはＳｉＯ２上方向でＧａＮが合わさるように成長されている。
【００９２】
（バッファ層）
次いで、温度を５００℃にしてトリメチルガリウム（ＴＭＧ）、アンモニア（ＮＨ３）を用い、ＳｉドープのＡｌ０．０２Ｇａ０．９８Ｎよりなるバッファ層を１μｍの膜厚で成長させる。
【００９３】
（ｎ型コンタクト層）
続いて１０５０℃で、同じく原料ガスにＴＭＧ、アンモニアガス、不純物ガスにシランガスを用い、Ｓｉドープのｎ−Ａｌ０．０２Ｇａ０．９８Ｎよりなるｎ型コンタクト層を３．５μｍの膜厚で成長させる。このｎ型コンタクト層の膜厚は１〜３０μｍであればよい。
【００９４】
（クラック防止層）
次に、ＴＭＧ、ＴＭＩ（トリメチルインジウム）、アンモニアを用い、温度を８００℃にしてＳｉドープのｎ−Ｉｎ０．０５Ｇａ０．９５Ｎよりなるクラック防止層を０．１５μｍの膜厚で成長させる。尚、このクラック防止層は省略可能である。
【００９５】
（ｎ型クラッド層）
次に、温度を１０５０℃にして、原料ガスにＴＭＡ（トリメチルアルミニウム）、ＴＭＧ及びアンモニアを用い、アンドープのＡｌ０．０５Ｇａ０．０９５ＮよりなるＡ層と、ＳｉをドープしたＧａＮよりなるＢ層をそれぞれ５０Åの膜厚で成長させる。そして、この操作をそれぞれ１１０回繰り返してＡ層とＢ層を交互に積層して総膜厚１．１μｍの多層膜（超格子構造）よりなるｎ型クラッド層を成長させる。このとき、アンドープＡｌＧａＮのＡｌの混晶比としては、０．０２以上０．３以下の範囲であれば、十分にクラッド層として機能する屈折率差を設けることができる。
【００９６】
また、ｎ型クラッド層として、Ｓｉを１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３ドープしたＡｌ０．０３Ｇａ０．９７Ｎを膜厚２μｍで成長させた単一層を用いることもできる。
【００９７】
（ｎ型光ガイド層）
次に、同様の温度で原料ガスにＴＭＧ及びアンモニアを用い、アンドープのＧａＮよりなるｎ型光ガイド層を０．１５μｍの膜厚で成長させる。この層は、ｎ型不純物をドープさせてもよい。
【００９８】
（活性層）
次に、温度を８００℃にして、原料にＴＭＩ（トリメチルインジウム）、ＴＭＧ及びアンモニアを用い、不純物ガスとしてシランガスを用い、ＳｉドープのＩｎ０．０２Ｇａ０．９８Ｎよりなる障壁層を１４０Åの膜厚で成長させる。続いてシランガスを止め、アンドープのＩｎ０．１Ｇａ０．９Ｎよりなる井戸層を７０Åの膜厚で成長させる。この操作を２回繰り返し、最後にＳｉドープのＩｎ０．０２Ｇａ０．９８Ｎよりなる障壁層を１４０Åの膜厚で成長させて総膜厚５６０Åの多重量子井戸構造（ＭＱＷ）の活性層を成長させる。
【００９９】
（ｐ型電子閉じ込め層）
同様の温度で、Ｎ２雰囲気中で、ＭｇドープのＡｌ０．２５Ｇａ０．７５Ｎよりなるｐ型電子閉じ込め層を３０Åの膜厚で成長させる。次いで、Ｈ２雰囲気中で、ＭｇドープのＡｌ０．２５Ｇａ０．７５Ｎよりなるｐ型電子閉じ込め層を７０Åの膜厚で成長させる。
【０１００】
（ｐ型光ガイド層）
次に、温度を１０５０℃にして、原料ガスにＴＭＧ及びアンモニアを用い、アンドープのＧａＮよりなるｐ型光ガイド層を０．１５μｍの膜厚で成長させる。このｐ型光ガイド層はアンドープとして成長させるが、Ｍｇをドープさせてもよい。
【０１０１】
（ｐ型クラッド層）
続いて、アンドープのＡｌ０．０８Ｇａ０．９２ＮよりなるＡ層を８０Åの膜厚で成長させ、その上にＭｇドープのＧａＮよりなるＢ層を８０Åの膜厚で成長させる。これを２８回繰り返してＡ層とＢ層とを交互に積層させて、総膜厚０．４５μｍの多層膜（超格子構造）よりなるｐ型クラッド層を成長させる。ｐ型クラッド層は少なくとも一方がＡｌを含む窒化物半導体層を含み、互いにバンドギャップエネルギーが異なる窒化物半導体層を積層した超格子で作製した場合、不純物はいずれも一方の層に多くドープして、いわゆる変調ドープを行うと結晶性がよくなる傾向にあるが、両方に同じようにドープさせてもよい。
【０１０２】
（ｐ型コンタクト層）
最後に１０５０℃でｐ型クラッド層の上にＭｇドープのＧａＮよりなるｐ型コンタクト層を１５０Åの膜厚で成長させる。ｐ型コンタクト層はｐ型のＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）で構成することができ、好ましくはＭｇをドープしたＧａＮとすればｐ電極と最も好ましいオーミック接触が得られる。反応終了後、反応容器内において窒素雰囲気中でウエハを７００℃でアニーリングして、ｐ型層を更に低抵抗化する。
【０１０３】
（第１のＳｉＯ２マスクパターン形成）
ｐ型コンタクト層まで積層されてなるウエハを反応容器から取り出し、最上層のｐ型コンタクト層の表面のほぼ全面に、ＳｉＯ２よりなるマスク層を形成する。ＳｉＯ２膜の形成は、ＣＶＤ装置を用いて行い、約０．５５μｍの膜厚で形成させる。この第１のＳｉＯ２マスクの全面上に、レジストマスクを、約２．７μｍの膜厚で形成させる。レジストとしてはポジ型のレジストを用い、共振器面形成位置に挟まれる領域（エッチングする領域）を露光し、現像することで開口部を形成する。これにより、レジストパターンの開口部内は第１のＳｉＯ２マスクが露出するようになる。レジストパターンの開口部は、幅が約２５μｍである。また、エッチングする領域である開口部は、共振器面形成位置だけでなく、ｎ側電極を形成させる領域にも設けておくことで、共振器面形成時のエッチングによってｎ型半導体層を同時に露出させることができる。さらに、このとき、図６（ａ）に示すように、共振器面近傍の領域にｎ側突出部が形成されるような開口部も同時に形成させておくことで、別工程を設けることなくｎ側突出部を形成させることができる。次いで、エッチャントとしてＣＦ４ガスを用いて、上記レジストパターンの開口部から露出する第１のＳｉＯ２マスクを、ｐ型半導体層の表面が露出するまでドライエッチングしてパターンを形成する。次いで、レジストを剥離剤を用いて除去する。
【０１０４】
（共振器面形成（メサ部形成）、ｎ側突出部形成、及びｎ型コンタクト層露出）
上記のようにして形成した第１のＳｉＯ２マスクを用いて、窒化物半導体層をＲＩＥ（反応性イオンエッチング）によりドライエッチングする。エッチングガスとしてはＣｌ２ガスを用いる。エッチング深さは、少なくとも活性層の端面が露出する深さまで行い、好ましくはｎ型ガイド層の端面が露出する深さで、ｎ型コンタクト層が底面に露出するまで行う。また、マスクの形状を、ｎ型コンタクト層の露出面にも開口部を有するように形成している場合は、ｎ型コンタクト層の表面が露出するまで行うことができる。このようにエッチングを行うことで、ｎ型コンタクト層上に、活性層を含む発光層領域の端面と、後に形成されるリッジと略平行な側面とを有するメサ部が形成される。リッジと略垂直な面となる発光層領域の端面は、レーザ光の共振器面となる。また、共振器面の近傍でｎ型コンタクト層の端部領域にメサ部と略同一高さのｎ側突出部が形成される。次いで、フッ酸を用いて第１のＳｉＯ２マスクを除去する。
【０１０５】
（第２のＳｉＯ２マスクパターン形成）
次に、ストライプ状のリッジを形成するために、最上層のｐ型コンタクト層のほぼ全面にＣＶＤ装置により、Ｓｉ酸化物（主としてＳｉＯ２）よりなるマスクを０．５５μｍの膜厚で形成する。そのＳｉＯ２マスク上を含めたウエハ全体に、レジストよりなるマスクを形成する。レジストとしてはポジ型のレジストを用い、ｐ型コンタクト層上のリッジに相当するストライプ状と、そのストライプから延長するｎ型コンタクト層露出面上のストライプ状以外の領域（エッチングする領域）を露光し、現像する。これにより、リッジと、そのリッジから延長するストライプ状以外の第２のＳｉＯ２マスクが露出するようになる。次いで、エッチャントとしてＣＦ４ガスを用いて、上記ストライプ状のレジストパターン以外の領域の第２のＳｉＯ２マスクを、ｐ型半導体層の表面が露出するまでドライエッチングしてパターンを形成する。次いで、レジストを剥離剤を用いて除去する。
【０１０６】
（リッジ形成）
上記のようにして形成した第２のＳｉＯ２マスクを用いて、窒化物半導体層をＲＩＥ（反応性イオンエッチング）によりドライエッチングする。エッチングガスとしてはＣｌ２ガスを用いる。エッチング深さは、ｐ型コンタクト層上においては、活性層に達しない深さとするのが好ましく、ｐ型ガイド層の途中まで行うのがより好ましい。また、ｎ型コンタクト層上は、リッジと略同一程度の深さをエッチングする。これにより、メサ部のｐ型半導体層上に約１．８μｍ幅のストライプ状のリッジが形成されるとともに、メサ部の間で共振器面の間に位置するｎ型コンタクト層上にも、ストライプ状の凸部が形成される。このとき、ｎ側突出部上には第２のＳｉＯ２マスクが形成されていないので、リッジの高さ（エッチング深さ）分だけエッチングされる。したがって、ｎ側突出部の高さは、リッジ両脇のｐ型半導体層の表面と略同一高さになる。ここで、ｎ側突出部上にも第２のＳｉＯ２マスクを形成させておくと、リッジと略同一高さのｎ側突出部が形成される。
【０１０７】
（第１の絶縁膜）
第１のＳｉＯ２マスクを形成させた状態で、ｐ型半導体層表面にＺｒＯ２よりなる第１の絶縁膜を形成する。この第１の絶縁膜は、ｎ側の第１電極形成面をマスクして半導体層の全面に設けてもよい。また、後に分割されやすいように絶縁膜を形成させない部分を設けることもできる。
【０１０８】
第１の絶縁膜形成後、ウエハを約６００℃で熱処理する。このように、ＳｉＯ２以外の材料を第１の絶縁膜として用いる場合、第１の絶縁膜形成後に、３００℃以上、好ましくは４００℃以上で、かつ、窒化物半導体の分解温度（約１２００℃）以下で熱処理することによって、絶縁膜材料を安定化させることができる。特に、第１の絶縁膜形成後の工程において、主としてＳｉＯ２をマスクとして用いてデバイス加工を施すような場合は、そのＳｉＯ２マスクを後で除去する際に用いるマスク溶解材料に対して溶解しにくくすることができる。この第１の絶縁膜の熱処理工程は、第１の絶縁膜の材料や工程等によっては省略することもできるし、また、オーミック電極の熱処理と同時に行うなど、本実施例とは別の工程において実施することもできる。熱処理後、バッファード液（フッ酸）に浸漬して、リッジストライプの上面に形成したＳｉＯ２を溶解除去し、リフトオフ法によりＳｉＯ２と共に、ｐ型コンタクト層（更にはｎ型コンタクト層上）のＺｒＯ２を除去する。これにより、リッジの上面のｐ型半導体層が露出され、リッジの側面はＺｒＯ２からなる第１の絶縁膜で覆われた構造となる。
【０１０９】
（オーミック電極）
次に、ｐ型コンタクト層上のリッジ最表面及び第１の絶縁膜上にｐ側オーミック電極をスパッタにより形成させる。このｐ側の第１電極は、Ｎｉ／Ａｕ／Ｐｔ（１００Å／１５００Å／１５００Å）を用いる。このｐ側の第１電極は、Ｎｉ／Ａｕ（１００Å／１５００Å）としても良い。ｎ型コンタクト層上面にもｎ側オーミック電極を形成させる。ｎ側オーミック電極は、Ｔｉ／Ａｌ（２００Å／８０００Å）からなり、リッジと平行で、かつ、同程度の長さのストライプ状に形成されている。これら電極形成後、酸素と窒素の混合雰囲気中で、６００℃で熱処理する。尚、この熱処理工程は、半導体層とのオーミック性を良くするために行うものであって、電極材料によっては省略することができる。
【０１１０】
ｐ型窒化物半導体層に設けられるｐ側オーミック電極の好ましい材料としては、ｐ型窒化物半導体層とオーミック性及び密着性が高い材料を選択することができ、具体的には、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ａｌ、Ｃｕ、Ａｕ、Ｗ、Ｍｏ、Ｔａ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ及びこれらの酸化物、窒化物等、更にはＩＴＯがあげられ、これらの単層、合金、或いは多層膜を用いることができる。好ましくは、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ａｕ、Ａｌから選択される少なくとも１種、及びこれらの酸化物、窒化物等である。また、ｎ型窒化物半導体層に設けられるｎ側オーミック電極としては、ｎ型窒化物半導体層とオーミック性及び密着性が高い材料を選択することができ、具体的には、Ｎｉ、Ｃｏ、Ｆｅ、Ｔｉ、Ｃｕ、Ａｕ、Ｗ、Ｚｒ、Ｍｏ、Ｔａ、Ａｌ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ等があげられ、これらの単層、合金、或いは多層膜を用いることができる。好ましくは、Ｔｉ、Ａｌを順に積層した多層構造である。また、オーミック電極の膜厚としては、総膜厚として１００Å〜３００００Å程度が好ましく、更に３０００Å〜１５０００Å程度が好ましく、特に好ましくは５０００Å〜１００００Åである。この範囲内で形成することで、接触抵抗の低い電極とすることができるので好ましい。
【０１１１】
（第２の絶縁膜）
次に、リッジ上のｐ側オーミック電極の全面と、ｎ側オーミック電極の上部の一部を覆うレジストを形成する。次いで、ＳｉＯ２からなる第２の絶縁膜を、ほぼ全面に形成し、リフトオフすることで、ｐ側オーミック電極の上面全面とｎ側オーミック電極の一部が露出された第２の絶縁膜が形成される。第２の絶縁膜とｐ側オーミック電極とは離間しており、その間に第１の絶縁膜が露出されている。第２の絶縁膜は、後の分割を考慮して、分割位置を挟んで幅１０μｍ程度のストライプ状の範囲には、第１及び第２の絶縁膜や電極を形成しないようにしておいてもよい。
【０１１２】
第２の絶縁膜は、ｐ側及びｎ側のオーミック電極上部を除く全面に渡るように設けるものである。好ましい材料としては、Ｓｉ、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｈｆ、Ｔａ、Ａｌよりなる群から選択された少なくとも一種の元素を含む酸化物、ＳｉＮ、ＢＮ、ＳｉＣ、ＡｌＮ、ＡｌＧａＮのうちの少なくとも一種で形成することが望ましく、その中でも特に好ましい材料として、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２を用いた単層膜又はこれらの多層膜をあげることができる。
【０１１３】
また、第２の絶縁膜を反射面側（モニター側）にも連続するように形成して、ミラーとして用いることもできる。その場合は、出射側共振器面との屈折率差を考慮して多層構造とするのが好ましい。
【０１１４】
（パッド電極）
次に、ｐ側オーミック電極を覆うようにｐ側パッド電極を形成する。このとき、第２の絶縁膜も覆うように形成させるのが好ましい。ｐ側パッド電極は、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ（１０００Å／５０Å／１０００Å／６０００Å）の順に形成される。また、ｎ側パッド電極は、下からＮｉ／Ｔｉ／Ａｕ（１０００Å／１０００Å／８０００Å）で形成される。このパッド電極は、第２の絶縁膜を介してｐ側オーミック電極及びｎ側オーミック電極にそれぞれストライプ状に接している。
【０１１５】
ｐ側パッド電極の材料としては、Ｎｉ、Ｃｏ、Ｆｅ、Ｔｉ、Ｃｕ、Ａｕ、Ｗ、Ｚｒ、Ｍｏ、Ｔａ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ及びこれらの酸化物、窒化物等があげられ、これらの単層、合金、或いは多層膜を用いることができる。最上層はワイヤ等を接続させるのでＡｕを用いるのが好ましい。そして、このＡｕが拡散しないようにその下層には拡散防止層として機能する比較的高融点の材料を用いるのが好ましい。また、ｎ側パッド電極の材料としては、Ｎｉ、Ｃｏ、Ｆｅ、Ｔｉ、Ｃｕ、Ａｕ、Ｗ、Ｚｒ、Ｍｏ、Ｔａ、Ａｌ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ等があげられ、これらの単層、合金、或いは多層膜を用いることができる。好ましくは多層膜とし、最上層はワイヤ等を接続させるのでＡｕを用いるのが好ましい。そして、このＡｕが拡散しないようにその下層には拡散防止層として機能する比較的高融点の材料を用いるのが好ましい。パッド電極の膜厚としては、総膜厚として３０００Å〜２００００Åが好ましく、更に好ましくは７０００Å〜１３０００Åの範囲である。また、ｎ側電極は、上記のようにオーミック電極とパッド電極とを別工程で設けるのではなく、両方の機能を兼用するｎ電極とすることもできる。
【０１１６】
（基板露出工程）
以上のようにしてパッド電極を形成した後、ｎ型コンタクト層の露出面を除いてレジスト膜を形成させる。その後に、ＳｉＯ２保護膜をウエハ全面に形成する。更にそのＳｉＯ２保護膜の上にレジストを形成させる。このとき、光出射側及び光反射側の共振器面が露出するように、レジストを形成させる。
【０１１７】
このように、レジスト−ＳｉＯ２−レジストの順で膜を形成させ、これを用いて基板が露出するまでエッチングする。ここでは、ＳｉＯ２の露出部をエッチングするため、レジスト膜で覆われていない光出射側及び光反射側の共振器面前面のＳｉＯ２保護膜は除去されてレジスト膜が露出する。光出射側及び光反射側の共振面から突出する距離が２〜３μｍ程度とするのが好ましい。また、光反射側は、共振器面から突出する距離が５〜８μｍ程度となってもよい。次いで、レジスト、ＳｉＯ２保護膜、レジストからなる多層マスクを除去することで、リッジに平行な半導体層側面に保護膜が形成される。
【０１１８】
（光出射側及び光反射側ミラー形成）
上記のように光出射側及び光反射側の共振器面を露出させた後、それらの共振器面を含む端面が露出するようにレジストを形成させる。次いで、基板を研磨して約１００μｍの膜厚になるよう調整後、上面側の基板露出部と対向する基板の裏面にスクライブ溝を形成し、リッジストライプと垂直な位置で窒化物半導体層側からブレーキングしてバー状に分割する。光出射側の共振器面に端面保護膜（ミラー）を形成させる。ミラーとして、Ｎｂ２Ｏ５（４００Å）からなる誘電体保護膜を形成させる。光出射側のミラーとして、Ａｌ２Ｏ３を用いても良い。その後、光反射側の共振器面にもミラーを形成させる。ミラーとしてＺｒＯ２（４４０Å）と（ＳｉＯ２（６７０Å）／ＺｒＯ２（４４０Å））の６ペアからなる誘電体保護膜を形成させる。これに代えて、ＺｒＯ２と（ＳｉＯ２／ＺｒＯ２）の２ペアから成る誘電体保護膜、またはＺｒＯ２と（ＳｉＯ２／ＴｉＯ２）の２ペアから成る誘電体保護膜を用いても良い。
【０１１９】
共振器面に設ける端面保護膜としては、導電性材料、絶縁性材料、或いは半導体材料等、目的に応じて種々選択することができる。具体的な材料としては、Ｓｉ、Ｍｇ、Ａｌ、Ｈｆ、Ｎｂ、Ｚｒ、Ｓｃ、Ｔａ、Ｇａ、Ｚｎ、Ｙ、Ｂ、Ｔｉなどの導電性材料や、これらの酸化物、窒化物、フッ化物などの絶縁性或いは導電性の化合物材料を用いることができる。これらは単独で用いてもよいし、複数を組み合わせた化合物、或いは多層膜として用いることができる。好ましい材料としては、Ｓｉ、Ｍｇ、Ａｌ、Ｈｆ、Ｚｒ、Ｙ、Ｇａを用いた材料である。また、半導体材料としては、ＡｌＮ、ＡｌＧａＮ、ＢＮなどを用いることができる。
【０１２０】
次いで、マスクを除去することで基板が露出したウエハが得られる。最後に、リッジストライプと平行な方向で分割することで本発明の半導体レーザ素子を得る。上記のようにして得られる半導体レーザ素子は、リッジの幅が共振器長の全領域に渡ってほぼ均一な幅で形成されおり、室温において閾値電流密度２．０ｋＡ／ｃｍ２、６０ｍＷの高出力において発振波長４０５ｎｍの連続発振可能なものである。また、ｎ電極上面に端面保護膜成分がほとんど堆積されていないため、ワイヤボンディング時にワイヤが剥がれにくくなり、信頼性に優れた半導体レーザ素子とすることができる。
【実施例２】
【０１２１】
実施例２では、図１のような形状になるようにメサ部及びｐ側突出部を形成する。ここでは、基板として導電性の基板、例えばＧａＮからなる基板を用いることで、ｎ電極をｐ電極とは対向する面側に設けることができる。このとき、リッジの両脇に、設けられているｐ側突出部の上にも、第２の保護膜、ｐ電極を形成させることで、ｐ電極の中央領域よりもリッジの高さ分の高低差を有する突出部とすることができる。その他の行程については、実施例１とほぼ同様の工程を用いて行い、本発明の半導体レーザ素子を得る。このようにして得られる半導体レーザ素子は、へき開面が窒化ガリウムのＭ面であり、良好な平坦性を有する共振器面を有している。また、ｐ電極上に端面保護膜成分の堆積はほとんどなく、ワイヤが剥がれにくいものである。また、歩留まりもよく、室温において閾値電流密度２．０ｋＡ／ｃｍ２、６０ｍＷの高出力において発振波長４０５ｎｍの連続発振可能なものである。
【実施例３】
【０１２２】
実施例３では、図３のような形状になるようにメサ部、ｐ側突出部及びｎ側突出部を形成する。この場合、リッジ形成時の第２のＳｉＯ２マスクのパターンを図１７のようにすることで、リッジと略同一高さのｎ側及びｐ側突出部を形成させることができる。このとき、第２の保護膜、ｐ電極をｐ側突出部上にも形成させることで、ｐ電極の中央領域よりもリッジの高さ分の高低差を有する突出部とすることができる。その他は、実施例１とほぼ同様の工程を用いて行い、本発明の半導体レーザ素子を得る。このようにして得られる半導体レーザ素子は、ｎ電極上及びｐ電極上に端面保護膜成分の堆積はほとんどなく、ワイヤが剥がれにくいものである。また、歩留まりもよく、室温において閾値電流密度２．０ｋＡ／ｃｍ２、６０ｍＷの高出力において発振波長４０５ｎｍの連続発振可能なものである。
【実施例４】
【０１２３】
実施例４では、図４のような形状になるように、メサ部及びｎ側突出部を形成する。この場合、リッジ形成時の第２のＳｉＯ２マスクのパターンを図１１（ｃ）のようにすることで、得ることができる。実施例４では、共振器面をエッチングではなくへき開にて行う以外は、実施例とほぼ同様の工程を用いて行い、本発明の半導体レーザ素子を得る。このようにして得られる半導体レーザ素子は、へき開面が窒化ガリウムのＭ面であり、良好な平坦性を有する共振器面を有している。また、ｎ電極上に端面保護膜成分の堆積はほとんどなく、ワイヤが剥がれにくいものである。また、歩留まりもよく、室温において閾値電流密度２．０ｋＡ／ｃｍ２、８０ｍＷの高出力において発振波長４０５ｎｍの連続発振可能なものである。
【実施例５】
【０１２４】
実施例５では、図１４（ｂ）のようなパターンを用いる。この場合、リッジを含むメサ部が、目標とする共振器長よりも長くなるように設定している。すなわち、チップ化ラインを越えてメサ部及びリッジが形成されており、そのリッジ部を含む部分でへき開することで、メサ部の一部がｎ側突出部となっている。これは、メサ部のパターンを交互になるようにすることで、ウエハ状態では一体化されているメサ部とｎ側突出部が、へき開によって分離されることで、同時に形成されるものである。このようにして得られる半導体レーザ素子は、ＺＺ断面図は図１４（ｄ）のようになっている。ｎ側突出部上にもリッジが形成されているような断面となるが、このｎ側突出部上のリッジは、導波路としての機能は有しておらず、単なる突出部として機能している。また、実施例５では、バー状レーザとする前にサファイア基板を除去してもよい。この場合、ｎ型半導体層は実施例１と同様でもよいし、それよりも厚く形成して、サファイア基板除去後においても機械的強度が十分な程度の膜厚のｎ型半導体層を、ｎ型コンタクト層の下に形成させておくのが好ましい。特に、横方向成長を伴うような成長方法で厚膜に成長させることで、機械的強度だけでなく転位の少ない半導体層とすることができるので好ましい。このようにして得られる本発明の半導体レーザ素子は、ｎ電極上に端面保護膜成分の堆積はほとんどなく、ワイヤが剥がれにくいものである。また、歩留まりもよく、室温において閾値電流密度２．０ｋＡ／ｃｍ２、１００ｍＷの高出力において発振波長４０５ｎｍの連続発振可能なものである。
【産業上の利用可能性】
【０１２５】
本発明は、レーザ素子を応用することができる全てのデバイス、例えば、ＣＤプレーヤ、ＭＤプレーヤ、各種ゲーム機器、ＤＶＤプレーヤ、電話回線や海底ケーブル等の基幹ライン・光通信システム、レーザメス、レーザ治療器、レーザ指圧機等の医療機器、レーザビームプリンタ、ディスプレイ等の印刷機、各種測定器、レーザ水準器、レーザ測長機、レーザスピードガン、レーザ温度計等の光センシング機器、レーザ電力輸送等の種々の分野において利用することができる。
【図面の簡単な説明】
【０１２６】
【図１Ａ】本発明の実施の形態１に係る半導体レーザ素子の模式斜視図
【図１Ｂ】図１ＡのＸＸ断面図
【図１Ｃ】図１ＡのＹＹ断面図
【図１Ｄ】図１Ａの素子の製造方法を説明する模式図。
【図１Ｅ】図１Ａの素子をジャンクションダウン実装した例を示す断面図。
【図２Ａ】本発明の実施の形態２に係る半導体レーザ素子の模式斜視図
【図２Ｂ】図２ＡのＸＸ断面図
【図２Ｃ】図２ＡのＹＹ断面図
【図３Ａ】本発明の実施の形態３に係る半導体レーザ素子の模式斜視図
【図３Ｂ】図３ＡのＸＸ断面図
【図３Ｃ】図３ＡのＹＹ断面図
【図４】本発明の実施の形態４に係る半導体レーザ素子の模式斜視図
【図５Ａ】本発明の実施の形態１に係る半導体レーザ素子の変形例を製造方法を説明する模式図
【図５Ｂ】図５ＡのＺＺ断面図
【図６Ａ】本発明の実施形態２に係る半導体レーザ素子の変形例の製造方法を説明する模式図
【図６Ｂ】図６ＡのＺＺ断面図
【図７Ａ】別の変形例の製造方法を説明する模式図
【図７Ｂ】図７ＡのＺＺ断面図
【図８Ａ】別の変形例の製造方法を説明する模式図
【図８Ｂ】図８ＡのＺＺ断面図
【図９Ａ】別の変形例の製造方法を説明する模式図
【図９Ｂ】図９ＡのＺＺ断面図
【図１０Ａ】別の変形例の製造方法を説明する模式図
【図１０Ｂ】別の変形例の製造方法を説明する模式図
【図１０Ｃ】別の変形例の製造方法を説明する模式図
【図１０Ｄ】図１０Ａ、Ｂ、ＣのＺＺ断面図
【図１１Ａ】別の変形例の製造方法を説明する模式図
【図１１Ｂ】別の変形例の製造方法を説明する模式図
【図１１Ｃ】別の変形例の製造方法を説明する模式図
【図１１Ｄ】図１１Ａ、Ｂ、ＣのＺＺ断面図
【図１２Ａ】別の変形例の製造方法を説明する模式図
【図１２Ｂ】別の変形例の製造方法を説明する模式図
【図１２Ｃ】図１２Ａ、ＢのＺＺ断面図
【図１３Ａ】別の変形例の製造方法を説明する模式図
【図１３Ｂ】別の変形例の製造方法を説明する模式図
【図１３Ｃ】図１３Ａ、ＢのＺＺ断面図
【図１４Ａ】別の変形例の製造方法を説明する模式図
【図１４Ｂ】別の変形例の製造方法を説明する模式図
【図１４Ｃ】別の変形例の製造方法を説明する模式図
【図１４Ｄ】図１４Ａ、Ｂ、ＣのＺＺ断面図
【図１５Ａ】別の変形例の製造方法を説明する模式図
【図１５Ｂ】別の変形例の製造方法を説明する模式図
【図１５Ｃ】図１５Ａ、ＢのＺＺ断面図
【図１６Ａ】別の変形例の製造方法を説明する模式図
【図１６Ｂ】図１６ＡのＺＺ断面図
【図１７Ａ】別の変形例の製造方法を説明する模式図
【図１７Ｂ】図１７ＡのＺＺ断面図
【図１８Ａ】別の変形例の製造方法を説明する模式図
【図１８Ｂ】図１８ＡのＺＺ断面図
【図１９Ａ】別の変形例の製造方法を説明する模式図
【図１９Ｂ】別の変形例の製造方法を説明する模式図
【図１９Ｃ】図１９Ａ、ＢのＺＺ断面図
【図２０Ａ】別の変形例の製造方法を説明する模式図
【図２０Ｂ】図２０ＡのＺＺ断面図
【図２１Ａ】レーザバーへの端面保護膜の工程を説明する斜視図
【図２１Ｂ】レーザバーへの端面保護膜の工程を説明する模式断面図
【図２２】レーザバーへの端面保護膜の工程を説明する模式断面図
【符号の説明】
【０１２７】
１１、１０１、２０１、３０１、４０１・・・基板
１２、１０２、２０２、３０２、４０２・・・ｎ型窒化物半導体層
１３、１０３、２０３、３０３、４０３・・・ｐ型窒化物半導体層
１４、１０４、２０４、３０４、４０４・・・活性層
１０５、２０５、３０５・・・ｐ側オーミック電極
１０６、２０６，３０６、４０６・・・ｐ側パッド電極
１０７、２０７，３０７・・・ｎ側オーミック電極
１８、１０８、２０８，３０８，４０８・・・ｎ側パッド電極
１０９、２０９，３０９・・・第１の絶縁膜
１１０、２１０，３１０・・・第２の絶縁膜
【図１Ａ】
0004696522.tif 000002
【図１Ｂ】
0004696522.tif 000003
【図１Ｃ】
0004696522.tif 000004
【図１Ｄ】
0004696522.tif 000005
【図１Ｅ】
0004696522.tif 000006
【図２Ａ】
0004696522.tif 000007
【図２Ｂ】
0004696522.tif 000008
【図２Ｃ】
0004696522.tif 000009
【図３Ａ】
0004696522.tif 000010
【図３Ｂ】
0004696522.tif 000011
【図３Ｃ】
0004696522.tif 000012
【図４】
0004696522.tif 000013
【図５Ａ】
0004696522.tif 000014
【図５Ｂ】
0004696522.tif 000015
【図６Ａ】
0004696522.tif 000016
【図６Ｂ】
0004696522.tif 000017
【図７Ａ】
0004696522.tif 000018
【図７Ｂ】
0004696522.tif 000019
【図８Ａ】
0004696522.tif 000020
【図８Ｂ】
0004696522.tif 000021
【図９Ａ】
0004696522.tif 000022
【図９Ｂ】
0004696522.tif 000023
【図１０Ａ】
0004696522.tif 000024
【図１０Ｂ】
0004696522.tif 000025
【図１０Ｃ】
0004696522.tif 000026
【図１０Ｄ】
0004696522.tif 000027
【図１１Ａ】
0004696522.tif 000028
【図１１Ｂ】
0004696522.tif 000029
【図１１Ｃ】
0004696522.tif 000030
【図１１Ｄ】
0004696522.tif 000031
【図１２Ａ】
0004696522.tif 000032
【図１２Ｂ】
0004696522.tif 000033
【図１２Ｃ】
0004696522.tif 000034
【図１３Ａ】
0004696522.tif 000035
【図１３Ｂ】
0004696522.tif 000036
【図１３Ｃ】
0004696522.tif 000037
【図１４Ａ】
0004696522.tif 000038
【図１４Ｂ】
0004696522.tif 000039
【図１４Ｃ】
0004696522.tif 000040
【図１４Ｄ】
0004696522.tif 000041
【図１５Ａ】
0004696522.tif 000042
【図１５Ｂ】
0004696522.tif 000043
【図１５Ｃ】
0004696522.tif 000044
【図１６Ａ】
0004696522.tif 000045
【図１６Ｂ】
0004696522.tif 000046
【図１７Ａ】
0004696522.tif 000047
【図１７Ｂ】
0004696522.tif 000048
【図１８Ａ】
0004696522.tif 000049
【図１８Ｂ】
0004696522.tif 000050
【図１９Ａ】
0004696522.tif 000051
【図１９Ｂ】
0004696522.tif 000052
【図１９Ｃ】
0004696522.tif 000053
【図２０Ａ】
0004696522.tif 000054
【図２０Ｂ】
0004696522.tif 000055
【図２１Ａ】
0004696522.tif 000056
【図２１Ｂ】
0004696522.tif 000057
【図２２】
0004696522.tif 000058