(57)【特許請求の範囲】
【請求項１】
ＧａＡｓ又はＩｎＰから成る第１の半導体層上に、Ｚｎ原子がドープされたＧａＡｓ又はＩｎＰから成るマスク層を単原子層成長制御が可能なエピタキシャル成長によって形成する工程と、
前記Ｚｎ原子を除去するための溶液を用いて少なくとも前記マスク層最表面の前記Ｚｎ原子を除去することによって、前記マスク層及び前記第１の半導体層に穴状ドットパターンを形成する工程と、
を有することを特徴とする半導体素子の製造方法。
【請求項２】
ＧａＡｓ又はＩｎＰから成る第１の半導体層と、
Ｚｎ原子がドープされ、単原子層成長制御が可能なエピタキシャル成長によって形成されたＧａＡｓ又はＩｎＰから成るマスク層と、
前記Ｚｎ原子を除去するための溶液を用いて少なくとも前記マスク層最表面の前記Ｚｎ原子を除去することによって、前記マスク層及び前記第１の半導体層に形成された穴状ドットパターンと、
前記マスク層上に形成された活性層と、
前記活性層上に形成された第２の半導体層と、
を有することを特徴とする半導体素子。
【請求項３】
前記活性層は、ＩｎｚＧａ１−ｚＡｓ（０＜ｚ＜１）から成ることを特徴とする請求項２記載の半導体素子。
【請求項４】
前記マスク層、前記第１の半導体層、及び前記第２の半導体層はそれぞれＧａＡｓから成り、前記第１の半導体層は第１導電型の基板上にバッファー層、第１のクラッド層、及び第１のバリア層を順次積層して成り、前記第２の半導体層は第２のバリア層上に第２導電型の第２のクラッド層及び第２導電型のコンタクト層を順次積層して成ることを特徴とする請求項２記載の半導体素子。
【請求項５】
前記マスク層はＧａＡｓから成り、前記第１の半導体層はＧａＡｓから成る第１導電型の基板上にそれぞれＡｌxＧａ1-xＡｓ（０＜ｘ＜０．４）から成るバッファー層、第１のクラッド層、及び第１のバリア層を順次積層して成り、前記第２の半導体層は、それぞれＡｌxＧａ1-xＡｓ（０＜ｘ＜０．４）から成る第２のバリア層、第２導電型の第２のクラッド層、及び第２導電型のコンタクト層を順次積層して成り、前記活性層は前記ＡｌxＧａ1-xＡｓ（０＜ｘ＜０．４）よりもエネルギーギャップの小さなエピタキシャル層から成ることを特徴とする請求項２記載の半導体素子。
【請求項６】
前記マスク層、前記第１の半導体層、及び前記第２の半導体層はそれぞれＩｎＰから成り、前記第１の半導体層は第１導電型の基板上にバッファー層、第１のクラッド層、及び第１のバリア層を順次積層して成り、前記第２の半導体層は第２のバリア層上に第２導電型の第２のクラッド層及び第２導電型のコンタクト層を順次積層して成ることを特徴とする請求項２記載の半導体素子。
【請求項７】
前記マスク層はＩｎＰから成り、前記第１の半導体層はＩｎＰから成る第１導電型の基板上にそれぞれＩｎyＡｌ1-yＡｓ（０＜ｙ＜１）から成るバッファー層、第１のクラッド層、及び第１のバリア層を順次積層して成り、前記第２の半導体層は、それぞれＩｎyＡｌ1-yＡｓ（０＜ｙ＜１）から成る第２のバリア層、第２導電型の第２のクラッド層、及び第２導電型のコンタクト層を順次積層して成り、前記活性層は前記ＩｎyＡｌ1-yＡｓ（０＜ｙ＜１）よりもエネルギーギャップの小さなエピタキシャル層から成ることを特徴とする請求項２記載の半導体素子。
【請求項８】
前記第１の半導体層、及び前記第２の半導体層はＡｌxＧａ1-xＡｓ（０＜ｘ＜０．４）から成り、前記第１の半導体層は、半絶縁性の基板上にバッファー層、ｎ型の不純物をドープしたドナー層、及びスペーサ層を順次積層して成り、前記第２の半導体層は、ショットキー層上にｎ型の不純物をドープしたコンタクト層を積層して成ることを特徴とする請求項２記載の半導体素子。
【請求項９】
前記第１の半導体層、及び前記第２の半導体層はＩｎyＡｌ1-yＡｓ（０＜ｙ＜１）から成り、前記第１の半導体層は、半絶縁性の基板上にバッファー層、ｎ型の不純物をドープしたドナー層、及びスペーサ層を順次積層して成り、前記第２の半導体層は、ショットキー層上にｎ型の不純物をドープしたコンタクト層を積層して成ることを特徴とする請求項２記載の半導体素子。
【請求項１０】
前記単原子層成長制御が可能なエピタキシャル成長は、分子線エピタキシー法、又は有機金属気相エピタキシー法を用いることを特徴とする請求項２記載の半導体素子。
【請求項１１】
前記単原子層成長制御が可能なエピタキシャル成長は、分子線エピタキシー法、または有機金属気相エピタキシー法を用いることを特徴とする請求項１に記載の半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法及び半導体素子に係り、より詳しくは、単原子層（超格子）成長制御が可能な結晶成長技術及びウエットエッチング技術を組み合わせた化合物半導体素子の製造方法及びこれを用いた半導体素子に関する。
【０００２】
【従来の技術】
一般に、従来の０次元閉じ込め量子効果を有する化合物半導体素子、例えば量子ドットレーザーの製造方法が「応用物理  第６７巻第７号（１９９８）ｐ７７６〜７８６」等の文献で報告されており、その製造方法の１つとして図５に示すような方法が提案されている。
【０００３】
この方法は、図５（Ａ）に示すように、まず、例えばｎ型半導体基板にエピタキシャル成長を施した半導体エピタキシャル基板１００上に有機レジスト１０２を形成し、その上にマスク１０４を重ねて露光する。次に、図５（Ｂ）に示すように例えばウェットエッチングによりディップ型のドット１０６を形成する。次に、レジスト１０２を除去し、図５（Ｃ）に示すように、ドット１０６が形成された半導体エピタキシャル基板１００に、再び単原子層成長制御が可能な結晶成長法、例えば分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法により量子井戸層１０８、Ｐ型クラッド層１１０、及びｐ型コンタクト層１１２をエピタキシャル成長させることによりヘテロ接合型量子井戸構造を有する量子ドット１１４を形成する。そして、図５（Ｄ）に示すように、Ｐ型電極１１６をコンタクト層１１２上に形成し、半導体エピタキシャル基板１００の下側にｎ型電極１１８を形成することにより半導体レーザーが作製される。
【０００４】
このように、量子ドット構造部分を活性層とする半導体レーザーが量子ドットレーザーであり、飛躍的な特性向上が期待できる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術により作製した半導体素子、例えば量子ドットレーザーは、主にレジスト材料及びレジスト処理に起因するＯ（酸素）、Ｃ（炭素）等が形成する表面準位（あるいは界面準位）の数が、活性層サイズ（１０ｎｍ程度）に対する割合で比較した場合に通常の２次元量子井戸構造型半導体レーザーの活性層の場合と比べて急激に大きくなる。すなわち、例えば図５（Ｂ）に示すエッチング工程において界面１２０に酸素、炭素などから成る不純物が付着する。
【０００６】
このため、バリア層および活性層中の伝導帯中に注入された電子は、充満帯のホールと結合するよりも高い確率で表面（界面）準位にあるホールと結合するようになる（表面再結合）。これにより、半導体レーザーの特性が劣化するという問題があった。
【０００７】
従って、良好な特性を有する量子ドットレーザーを作製するためには、０次元量子閉じ込め効果が発現するようなナノメーター（ｎｍ）サイズの量子井戸構造を作り込む技術の他に、上記表面（界面）準位のホールと電子との再結合を抑えること、すなわち、界面に付着する不純物を少なくすることが必要となる。
【０００８】
本発明は、上記問題を解決すべく成されたものであり、少なくともナノメーターサイズのドットパターンを所要のサイズ、密度で半導体層に形成するための半導体素子の製造方法及び動作特性の劣化を抑制することができる半導体素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明の半導体素子の製造方法は、ＧａＡｓ又はＩｎＰから成る第１の半導体層上に、Ｚｎ原子がドープされたＧａＡｓ又はＩｎＰから成るマスク層を単原子層成長制御が可能なエピタキシャル成長によって形成する工程と、前記Ｚｎ原子を除去するための溶液を用いて少なくとも前記マスク層最表面の前記Ｚｎ原子を除去することによって、前記マスク層及び前記第１の半導体層に穴状ドットパターンを形成する工程と、を有することを特徴とする。
【００１０】
この発明によれば、例えば量子井戸構造を有する半導体レーザーや電界効果トランジスタ等の半導体素子の製造方法において、ＧａＡｓ（砒化ガリウム）又はＩｎＰ（燐化インジウム）から成る第１の半導体層上に、Ｚｎ原子がドープされたＧａＡｓ又はＩｎＰから成るマスク層を単原子層成長制御が可能なエピタキシャル成長により形成する。この第１の半導体層には、例えば半絶縁性またはｎ型またはｐ型の（１００）ＧａＡｓ基板や、半絶縁性またはｎ型またはｐ型の（１００）ＩｎＰ基板を用いることができる。
【００１１】
そして、Ｚｎ原子を除去するための溶液を用いて少なくとも前記マスク層最表面のＺｎ原子を除去することによって、例えば硫酸の中に所定条件、例えば予め定めた温度及び時間で浸漬することによって、すなわちウェットエッチングすることによって、マスク層及び第１の半導体層に穴状ドットパターンを形成する。この穴状ドットパターンの径及び深さは所定溶液の温度や浸漬する時間によって変化するため、必要なドットサイズ、すなわち所要の量子効果を発現させることができるサイズや、マスク層及び第１の半導体層に応じて所定条件を設定する。また、マスク層にドープするＺｎ原子のドープ濃度は、必要なドット形成間隔に応じて設定する。
【００１２】
このように、レジストや酸化膜等を全く用いずに基本的な基板処理プロセス及び結晶成長だけで量子ドットを形成するための穴状ドットパターンを形成することができるため、この穴状ドットパターンの表面を不純物のない清浄表面とすることができる。
【００１３】
請求項２記載の発明の半導体素子は、ＧａＡｓ又はＩｎＰから成る第１の半導体層と、単原子層成長制御が可能なエピタキシャル成長によって形成され、Ｚｎ原子がドープされたＧａＡｓ又はＩｎＰから成るマスク層と、前記Ｚｎ原子を除去するための溶液を用いて少なくとも前記マスク層最表面の前記Ｚｎ原子を除去することによって、前記マスク層及び前記第１の半導体層に形成された穴状ドットパターンと、前記マスク層上に形成された活性層と、前記活性層上に形成された第２の半導体層と、を有することを特徴とする。
【００１４】
この発明によれば、請求項１記載の半導体素子の製造方法によってマスク層及び第１の半導体層に形成された穴状ドットパターンが形成される。次に、この上に活性層として所要の量子井戸構造をエピタキシャル成長することによって、０次元的に電子を閉じ込める量子ドットが形成される。さらに、この上に引き続き前記第２の半導体層をエピタキシャル成長により形成する。これにより、例えば量子ドットレーザーとして機能させることができる。
【００１５】
このように、レジストや酸化膜等を全く用いずに基本的な基板処理プロセス及び単原子層成長制御が可能なエピタキシャル成長だけで量子ドットを形成するための穴状ドットパターンが形成されているため、穴状ドットパターンの表面が不純物のない清浄表面となる。従って、活性層に注入された電子は界面に再結合中心となる不純物準位がないので、ほとんどが量子ドットへ流れ込む。これにより、電子が効率良く活性層に注入されるためレーザー特性を向上させることができる。
【００１６】
なお、請求項３にも記載したように、前記活性層は、ＩｎｚＧａ１−ｚＡｓ（０＜ｚ＜１）から成るように構成することができる。
【００１７】
また、請求項４にも記載したように、前記マスク層、前記第１の半導体層、及び前記第２の半導体層はそれぞれＧａＡｓから成り、前記第１の半導体層は第１導電型の基板上にバッファー層、第１のクラッド層、及び第１のバリア層を順次積層して成り、前記第２の半導体層は第２のバリア層上に第２導電型の第２のクラッド層及び第２導電型のコンタクト層を順次積層して成る構成とすることができる。
【００１８】
また、請求項５にも記載したように、前記マスク層はＧａＡｓから成り、前記第１の半導体層はＧａＡｓから成る第１導電型の基板上にそれぞれＡｌxＧａ1-xＡｓ（０＜ｘ＜０．４）から成るバッファー層、第１のクラッド層、及び第１のバリア層を順次積層して成り、前記第２の半導体層は、それぞれＡｌxＧａ1-xＡｓ（０＜ｘ＜０．４）から成る第２のバリア層、第２導電型の第２のクラッド層、及び第２導電型のコンタクト層を順次積層して成り、前記活性層は前記ＡｌxＧａ1-xＡｓ（０＜ｘ＜０．４）よりもエネルギーギャップの小さなエピタキシャル層から成る構成とすることができる。
【００１９】
また、請求項６にも記載したように、前記マスク層、前記第１の半導体層、及び前記第２の半導体層はそれぞれＩｎＰから成り、前記第１の半導体層は第１導電型の基板上にバッファー層、第１のクラッド層、及び第１のバリア層を順次積層して成り、前記第２の半導体層は第２のバリア層上に第２導電型の第２のクラッド層及び第２導電型のコンタクト層を順次積層して成る構成とすることができる。
【００２０】
また、請求項７にも記載したように、前記マスク層はＩｎＰから成り、前記第１の半導体層はＩｎＰから成る第１導電型の基板上にそれぞれＩｎyＡｌ1-yＡｓ（０＜ｙ＜１）から成るバッファー層、第１のクラッド層、及び第１のバリア層を順次積層して成り、前記第２の半導体層は、それぞれＩｎyＡｌ1-yＡｓ（０＜ｙ＜１）から成る第２のバリア層、第２導電型の第２のクラッド層、及び第２導電型のコンタクト層を順次積層して成り、前記活性層は前記ＩｎyＡｌ1-yＡｓ（０＜ｙ＜１）よりもエネルギーギャップの小さなエピタキシャル層から成る構成とすることができる。
【００２１】
また、請求項８にも記載したように、前記第１の半導体層、及び前記第２の半導体層はＡｌxＧａ1-xＡｓ（０＜ｘ＜０．４）から成り、前記第１の半導体層は、半絶縁性の基板上にバッファー層、ｎ型の不純物をドープしたドナー層、及びスペーサ層を順次積層して成り、前記第２の半導体層は、ショットキー層上にｎ型の不純物をドープしたコンタクト層を積層して成る構成とすることができる。
【００２２】
また、請求項９にも記載したように、前記第１の半導体層、及び前記第２の半導体層はＩｎyＡｌ1-yＡｓ（０＜ｙ＜１）から成り、前記第１の半導体層は、半絶縁性の基板上にバッファー層、ｎ型の不純物をドープしたドナー層、及びスペーサ層を順次積層して成り、前記第２の半導体層は、ショットキー層上にｎ型の不純物をドープしたコンタクト層を積層して成る構成とすることができる。
【００２３】
請求項８又は請求項９記載の発明によれば、コンタクト層上にゲート、ソース、ドレインの各電極を形成することにより単電子トランジスタ動作を示す電界効果トランジスタ（ＦＥＴ）を作製することができる。
【００２４】
なお、第１導電型は例えばｎ型又はｐ型であり、第２導電型はｐ型又はｎ型である。すなわち、第１導電型がｎ型の場合には第２導電型はｐ型となり、第１導電型がｐ型の場合には第２導電型はｎ型となる。
【００２５】
また、請求項１０にも記載したように、単原子層成長制御が可能なエピタキシャル成長に、分子線エピタキシー法、又は有機金属気相エピタキシー法を用いて製造された半導体素子を得ることができる。
【００２６】
また、請求項１１にも記載したように、半導体素子は、単原子層成長制御が可能なエピタキシャル成長として、分子線エピタキシー法、又は有機金属気相エピタキシー法を用いて製造することができる。
【００２７】
【発明の実施の形態】
［第１実施形態］
以下、本発明の第１実施形態として、少なくとも単原子層成長制御が可能なエピタキシャル成長法により形成したマスク層及び連続する半導体層に穴状ドットパターンを形成する方法について説明する。
【００２８】
まず、図１（Ａ）に示すように、半導体基板、例えば半絶縁性（１００）ＧａＡｓ基板１２上にノンドープＧａＡｓバッファー層１４を５００ｎｍエピタキシャル成長させる。引き続き、本発明でマスク層の役目をするＺｎドープＧａＡｓ層１６を３ｎｍエピタキシャル成長させる。なお、このＺｎドープＧａＡｓ層１６のＺｎのドープ濃度は、１×１０17ｃｍ-3である。この程度のドープ量の場合、ＧａＡｓ結晶中の１０6個の原子に対して約１個の割合でＺｎ原子が一様に分布する。
【００２９】
なお、少なくともマスク層のエピタキシャル成長は、パターンサイズの微細化に対応可能にするために、単原子層成長制御が可能なエピタキシャル結晶成長法である例えばＭＢＥ法を用いて図示しないＭＢＥ結晶成長装置により行う。
【００３０】
そして、このように作製したエピタキシャル基板１１を図示しないＭＢＥ結晶成長装置から一旦取り出し、図１（Ｂ）に示すように９０°Ｃに加熱した硫酸（Ｈ2ＳＯ4）の中で一例として１分間ウェットエッチングする。
【００３１】
これにより、図１（Ｃ）に示すような上面の円の直径が２０ｎｍ、深さが１０ｎｍ程度の逆円錐形状のドット１８が形成される。ここで、前述したようにＺｎドープＧａＡｓ層１６のＺｎのドープ量は１×１０17ｃｍ-3であるため、ＧａＡｓ結晶中のＺｎ原子を中心として見た場合、半径約１０ｎｍの周囲に他のＺｎ原子は存在しないと考えることができ、ほぼ１個のＺｎ原子に対して１つのドット１８が形成されたものと概算することができる。
【００３２】
ところで、井戸型ポテンシャル中の電子に量子効果が顕著に発現するサイズは、１０ｎｍオーダーである事が知られている。上記のようにして形成されたドット１８はこの量子効果が発現するサイズに近いものとなっており、この発明を用いることにより量子ドットのような極微細パターンの作製が可能であることがわかる。
【００３３】
次に、ウェットエッチングによりドット１８が形成されるメカニズムについて説明する。
【００３４】
ＧａＡｓ及びＩｎＰなどのIII−Ｖ族化合物半導体中にドープされたＺｎ原子は、Ｖ族原子位置（ＧａＡｓの場合はＡｓ原子位置）に配置する事が知られている。
【００３５】
そして、このＺｎドープＧａＡｓ及びＩｎＰ層を少なくとも上記記載のエッチング条件で浸漬すると、まず最表面層に位置するドープされたＺｎ原子だけが選択的に脱離する。さらにウェットエッチングを続けると、Ｚｎ原子が抜けた周囲の最近接位置に位置するIII族のＧａ原子が脱離し、その次に第二最近接位置にあるＶ族のＡｓ原子が脱離する。このような現象がＺｎ原子を起点としてＶ族及びIII族原子間で連鎖的に起こる。
【００３６】
このようにＺｎ原子の脱離跡を核として上記ドット１８が形成されるのは、Ｚｎ原子がＧａＡｓ（１００）面の最表面から抜けたことにより出来るミクロな穴状ドット表面がＧａＡｓ基板の（１００）表面とは異なる面方位を形成することに起因している。すなわち、ＧａＡｓ（１００）表面とミクロなドットパターンの結晶面とは面方位が異なっており、ＧａＡｓ結晶における上記エッチング溶液のエッチング速度の異方性（面方位依存性）に起因するものである。
【００３７】
なお、ＧａＡｓ中にドープされたＺｎ原子のうち、最表面Ｚｎ原子が選択的に脱離するのは、ＧａＡｓ中におけるＺｎ原子とＡｓ原子の結合エネルギーの違いによるものと考えられる。
【００３８】
このため、上記マスク層が、本発明で述べた９０°Ｃに加熱された硫酸溶液中でエッチングされると、Ｚｎ原子の格子位置を中心として起こるミクロな格子欠陥が、ＺｎドープＧａＡｓ層１６及びこれに連続するノンドープＧａＡｓバッファー層１４に形成されるドット１８となる。このドット１８はエッチング時間に対応して徐々にそのサイズ（上面の直径、深さ）が大きくなる。
【００３９】
このように、本実施形態では、通常のパターン形成プロセス等でよく用いられる有機レジスト又は酸化膜等を全く用いずに、基本的な基板処理プロセス及び結晶成長だけでドットを形成できるため、ドット形成後のエピタキシャル層最表面はコンタミネーションフリー、すなわち不純物のない清浄表面となる。
【００４０】
前述したように、エピタキシャル層表面あるいはエピタキシャル層中の界面に、有機レジストを用いたプロセス等により不純物が取り込まれると、電子デバイスではキャリア空乏化、光デバイスでは電子の非発光再結合が発生し、いずれもデバイス性能を低下させる原因となるが、本発明では、エピタキシャル薄膜層であるＺｎドープＧａＡｓ層１６をマスクとして利用するため、不純物の取り込みを防ぐことができる。
【００４１】
また、エピタキシャル層の成長方法として単原子層制御可能なエピタキシャル成長法を利用するため、所謂原子層エピタキシーが可能となり、マスクとなるエピタキシャル層は数原子層程度の極めて薄い層を形成することが可能となる。これにより、ドットパターンのサイズがナノメーターオーダーの微細なパターンも作製することができるようになるため、プロセス設計上の自由度を拡大することができる。
【００４２】
また、エッチング時間を制御することでドットサイズを任意のサイズに形成することができ、Ｚｎ原子のドーピング濃度を制御することでドット密度を任意に設計出来る。ドット密度の均一性に関しては、Ｚｎ原子のドーピングがエピタキシャル成長法によるため極めて均一性の高い面内分布を得ることができる。
【００４３】
なお、本実施形態では、硫酸溶液の温度を９０°Ｃに設定しているが、溶液の温度を高くするとエッチング速度が急激に変わるので、ドット１８のサイズ（上面の直径及び深さ）に応じて温度と時間を設定する必要がある。
【００４４】
また、上記では半絶縁性（１００）ＧａＡｓ基板１２及びＺｎドープＧａＡｓ層１６を用いたが、ＩｎＰ基板及びＺｎドープＩｎＰエピタキシャル層を用いてもよい。
【００４５】
［第２実施形態］
次に、本発明の第２実施形態として、第１実施形態で説明したドットの形成方法を用いた半導体素子、例えば半導体レーザーの製造方法について説明する。
【００４６】
図２には半導体レーザーの製造方法の工程が示されている。まず、図２（Ａ）に示すように、例えば（１００）ＳｉドープＧａＡｓ基板２０（Ｓｉ濃度：３×１０１８ｃｍ−３）上にｎ−ＧａＡｓバッファー層２２（Ｓｉ濃度：３×１０１８ｃｍ−３）を１００ｎｍエピタキシャル成長により形成する。
【００４７】
次に、ｎ−ＧａＡｓクラッド層２４を５００ｎｍエピタキシャル成長により形成する。なお、このｎ−ＧａＡｓクラッド層２４のＳｉのドープ濃度は２×１０18ｃｍ-3である。
【００４８】
次に、ノンドープＧａＡｓバリア層２６を１５ｎｍエピタキシャル成長により形成し、さらに本発明におけるマスク層の役目をするＺｎドープＧａＡｓ層１６（Ｚｎ濃度：１×１０１７ｃｍ−３）を３ｎｍエピタキシャル成長により形成する。
【００４９】
そして、このようにして作製したエピタキシャル基板１１を図示しないＭＢＥ装置から一旦取り出し、図２（Ｂ）に示すように９０°Ｃに加熱した硫酸（Ｈ2ＳＯ4）の中で、一例として１分間エッチングする。このウエットエッチングにより、上記第１実施形態で説明したのと同様に、最表面Ｚｎ原子を核としてＺｎドープＧａＡｓ層１６からノンドープＧａＡｓバリア層２６にかけて穴状ドット１８が形成される。
【００５０】
次に、上記プロセスを施したエピタキシャル基板１１を水洗洗浄し、再び図示しないＭＢＥ装置にセットし、エピタキシャル成長することにより所要の活性層用量子井戸構造を形成する。すなわち、まず、図２（Ｃ）に示すように、例えばノンドープＩｎ0.15Ｇａ0.85Ａｓ活性層２７を１０ｎｍエピタキシャル成長により形成する。
【００５１】
次に、ノンドープＧａＡｓバリア層２８を３ｎｍ、ｐ−ＧａＡｓクラッド層３０（Ｂｅ濃度：５×１０１８ｃｍ−３）を５００ｎｍ、電極形成用Ｂｅドープｐ+−ＧａＡｓコンタクト層３２（Ｂｅ濃度：１×１０１９ｃｍ−３）を１００ｎｍエピタキシャル成長により形成する。
【００５２】
ｎ−ＧａＡｓクラッド層２４とｐ−ＧａＡｓクラッド層３０との間に挟まれたノンドープＩｎ0.15Ｇａ0.85Ａｓ活性層２７は、（１００）面上に設計値と同じ厚さ１０ｎｍの２次元量子井戸層２７Ａを形成すると共に、ドットのディップ底部に（１００）面上に比べて設計値よりもＩｎ組成の大きい０次元量子井戸構造、すなわち量子ドット２７Ｂを形成する。このようにＧａＡｓ基板上に逆円錐形状のドットパターンを形成し、これにＩｎＧａＡｓをエピタキシャル成長させた場合にＩｎ組成の大きい量子ドットが形成される例については、文献Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ｌｅｔｔｅｒｓ  ６１巻７号（１９９２年）８１３頁に記載されており、周知の事実である。
【００５３】
そして、このような構造をもつエピタキシャル基板に通常の半導体レーザーと同様の電極形成プロセスを施し、電極形成用ｐ+−ＧａＡｓコンタクト層３２の上側にｐ型電極３４を形成し、（１００）ＳｉドープＧａＡｓ基板２０の下側にｎ型電極３６を形成することにより、量子ドットレーザー１０が作製される。
【００５４】
この量子ドットレーザー１０に電流を流すと、注入された電子の多くは一旦厚さが１０ｎｍの２次元量子井戸層２７Ａに流れ込むが、量子ドット２７Ｂの方が伝導帯のエネルギー準位が低いので、最終的に電子は２次元量子井戸層２７Ａから量子ドット２７Ｂへ流れ込み、量子ドット２７Ｂの伝導帯−充満帯間で誘導放出を起こしレーザー発振が起きる。
【００５５】
このように、本実施形態では、通常のパターン形成プロセス等でよく用いられる有機レジスト又は酸化膜等を全く用いないため、再成長界面はコンタミネーションフリーの清浄表面が形成される。このため、量子井戸のヘテロ界面に再結合中心となる不純物順位がないので、注入された電子はほとんど全て２次元量子井戸層２７Ａから０次元量子井戸層すなわち量子ドット２７Ｂへ流れ込み、効率良く活性層に注入されるのでレーザー特性が向上する。
【００５６】
また、エッチング時間を制御することでドットサイズを任意のサイズに形成することができ、Ｚｎ原子のドーピング濃度を制御することでドット密度を任意に設計出来る。ドット密度の均一性に関しては、Ｚｎ原子のドーピングがエピタキシャル成長法によるため極めて均一性の高い面内分布を得ることができる。
【００５７】
なお、本実施形態ではＧａＡｓ層の部分をＡｌxＧａ1-xＡｓ（０＜ｘ＜０．４）混晶に、ノンドープＩｎＧａＡｓ活性層２７をノンドープＧａＡｓ層に置換えてもよい。
【００５８】
また、本実施形態ではｎ−ＧａＡｓ基板を用いたが、例えばＺｎを２×１０19ｃｍ‐3程度ドープしたｐ＋−ＧａＡｓ基板を使用し、ｐ型とｎ型とが反転した構造の半導体量子ドットレーザーを作ることも可能である。
【００５９】
［第３実施形態］
次に、本発明の第３実施形態について説明する。第２実施形態では半導体基板としてＳｉドープＧａＡｓ基板を用いたが、本実施形態では、ｎ型の半導体基板としてＳｎドープＩｎＰ基板を用いた場合について説明する。また、単原子層成長制御が可能で、しかもＩｎＰ基板と同じ結晶（ＩｎＰ）を成長させるのに一般的に用いられているエピタキシャル成長法である有機金属気相エピタキシー（ＭＯＶＰＥ）法を用いた場合について説明する。
【００６０】
まず、図３（Ａ）に示すように、（１００）ＳｎドープＩｎＰ基板４０上に、ＭＯＶＰＥ法によりｎ−ＩｎＰバッファー層４２（Ｓｉ濃度：３×１０18ｃｍ‐3）を１００ｎｍ形成する。
【００６１】
次に、ｎ−ＩｎＰクラッド層４４（Ｓｉ濃度：２×１０１８ｃｍ−３）を５００ｎｍ、ノンドープＩｎＰバリア層４６を１５ｎｍ、更にＺｎドープＩｎＰ層４８（Ｚｎ濃度：１×１０１７ｃｍ−３）を３ｎｍエピタキシャル成長させる。
【００６２】
そして、このように作製したエピタキシャル基板１１を図示しないＭＯＶＰＥ結晶成長装置から一旦取り出し、図３（Ｂ）に示すように、一例として４５°Ｃに加熱した硫酸溶液中で１分間エッチングする。
【００６３】
ところで、第１実施形態及び第２実施形態ではＺｎドープＧａＡｓエピタキシャル層に対して９０°Ｃに加熱した硫酸を用いてエッチングしたが、本実施形態の構成でこの温度まで上げてエッチングした場合、Ｚｎの脱離速度及びＩｎＰのエッチング速度が１００倍以上速くなり制御不可能となってしまう。
【００６４】
このように、ＩｎＰの場合とＧａＡｓの場合とでは同じ温度の硫酸でエッチングした場合でもエッチング速度が変化するので、それぞれ制御可能な適切なエッチング速度の温度に設定する必要がある。
【００６５】
このため、本実施形態では硫酸の温度を４５°Ｃに設定してウェットエッチングしている。このウエットエッチングにより、上記実施形態で説明したのと同様に、始めにＺｎ原子だけが選択的に脱離する。更にエッチングを続けると、脱離したＺｎ原子の格子位置跡を核にしてＩｎ原子とＰ原子が連鎖的に脱離し、ディップ状のドット１８が形成される。これは、上記実施形態で説明したのと同様に、ＩｎＰ層の最表面Ｚｎ原子が脱離したことにより（１００）表面とは異なる面指数のミクロな表面が形成され、引き続きエッチングを続けることでＩｎＰ表面における面方位に依存したエッチング異方性により、このミクロなパターンは相似的に拡大されていきドット１８が形成される。
【００６６】
次に、所要のドットサイズのドット１８が形成されたところでウエットエッチングを止めてエピタキシャル基板１１を水洗洗浄し、このエピタキシャル基板１１を再び図示しないＭＯＶＰＥ装置にセットし、デバイス構造を構成する残りのエピタキシャル層の再成長を行う。
【００６７】
すなわち、まず、図３（Ｃ）に示すように、ノンドープＩｎ0.53Ｇａ0.47Ａｓ活性層５０を１０ｎｍエピタキシャル成長により形成する。
【００６８】
次に、ノンドープＩｎＰバリア層５２を３ｎｍエピタキシャル成長により形成する。
【００６９】
次に、ｐ−ＩｎＰクラッド層５４（Ｚｎ濃度：１×１０１８ｃｍ−３）を５００ｎｍ、ｐ−ＩｎＰコンタクト層５６（Ｚｎ濃度：２×１０１８ｃｍ−３）を１００ｎｍエピタキシャル成長により形成する。
【００７０】
ノンドープＩｎＰバリア層４６とｐ―ＩｎＰクラッド層５４で挟まれたノンドープＩｎ0.53Ｇａ0.47Ａｓ活性層５０は、（１００）平面上に設計値通り厚さ１０ｎｍの２次元量子井戸層５０Ａを形成すると共に、ドットのディップ底部に（１００）面上よりも大きなＩｎ組成を有する０次元量子井戸構造、すなわち量子ドット５０Ｂを形成する。
【００７１】
そして、このような構造をもつエピタキシャル基板に通常の半導体レーザーと同様の電極形成プロセスを施し、ｐ−ＩｎＰコンタクト層５６の上側にｐ型電極５８を形成し、（１００）ＳｎドープＩｎＰ基板４０の下側にｎ型電極６０を形成することにより、量子ドットレーザー１０が作製される。
【００７２】
この量子ドットレーザー１０の電極から注入された電子は、初めはほとんどが（１００）平面上の２次元量子井戸５０Ａに流れるが、０次元量子井戸層、すなわち量子ドット５０Ｂの方が伝導帯のエネルギー準位が低いので、最終的に量子ドット５０Ｂの伝導帯へ流れ込み、０次元閉じ込め量子効果による良好なレーザー発振特性が得られる。
【００７３】
なお、本実施形態では、通常リン（Ｐ）化合物半導体をエピタキシャル成長するのに比較的よく用いられるＭＢＥ法以外の単原子層成長制御が可能なエピタキシャル成長法としてＭＯＶＰＥ法を用いているが、これも上記第２実施形態と同様に、ＭＯＶＰＥ法によりエピタキシャル成長した薄膜のマスク層であるＺｎドープＩｎＰ層４８においてもＺｎ原子がウエットエッチングによって選択的に脱離することを利用するものである。このようにＭＯＶＰＥ法を用いることにより、マスクの役目を果たすＺｎドープＩｎＰ層４８およびノンドープＩｎＰ層４６はクラッド層と同じ格子歪みのない良好な同種の結晶層（ホモエピ層）が得られる。
【００７４】
また、有機レジスト等を一切用いていないのでコンタミネーションフリーの清浄表面を得ることが出来る。このため、電子の再結合中心が形成されないのでレーザーの特性を向上させることができる。
【００７５】
また、エッチング時間に比例してＩｎＰ表面上に形成されるドットサイズを任意に変えることが出来るので、量子ドットサイズの大きさを自由に変えることができ、サイズを均一にすることができる。Ｚｎ原子はＩｎＰ中にドーピングにより取り込まれるので、結晶中に一様に分布することが予想され、このため量子ドットが結晶表面に均一に分布することが期待できる。さらに、ＩｎＰ基板を用いることで、ＩｎＰの方がＧａＡｓよりもエネルギーギャップが小さいので量子ドットレーザーの発振波長もＧａＡｓの場合に比べて変化することが予想され、量子ドットレーザーの機能の多様化が期待できる。
【００７６】
なお、本実施形態ではｐ−ＩｎＰクラッド層５４、ｎ−ＩｎＰクラッド層４４、ＺｎドープＩｎＰ層４８、及びノンドープＩｎＰバリア層４６を用いたが、このＩｎＰ層の部分をＩｎyＡｌ1-yＡｓ（ｙ＝０．５２）層に置換えてもよい。
【００７７】
また、本実施形態ではｎ−ＩｎＰ基板を用いたが、例えばＺｎを２×１０19ｃｍ‐3程度ドープしたｐ−ＩｎＰ基板を使用し、ｐ型とｎ型とが反転した構造の半導体量子ドットレーザーを作ることも可能である。
【００７８】
［第４実施形態］
次に、本発明の第４実施形態として、量子ドットを用いた他の半導体素子の製造方法について説明する。
【００７９】
図４には量子ドットを用いた電界効果トランジスタ（ＦＥＴ）、一例として高電子移動度トランジスタ（ＨＥＭＴ）の製造方法の工程が示されている。
【００８０】
まず、図４（Ａ）に示すように、半絶縁性半導体基板、例えば半絶縁性（１００）ＧａＡｓ基板６２上に単原子層成長制御が可能な成長方法であるＭＢＥ法によりノンドープＧａＡｓバッファー層６４を５００ｎｍ形成し、ノンドープＡｌ0.3Ｇａ0.7Ａｓバリア層６６を２００ｎｍ形成する。
【００８１】
次に、ＳｉドープＡｌ0.3Ｇａ0.7Ａｓドナー層６８（Ｓｉ濃度：３×１０１８ｃｍ−３）を１０ｎｍ、ノンドープＧａＡｓスペーサ層（バリア層）７０を１０ｎｍ、マスクの役目をするＺｎドープＧａＡｓ層７２（Ｚｎ濃度：１×１０1７ｃｍ‐3）を３ｎｍエピタキシャル成長により各々形成する。
【００８２】
次に、このエピタキシャル基板１１を図示しないＭＢＥ装置から一旦取り出し、図４（Ｂ）に示すように硫酸中で所定温度で所定時間エッチングする。例えば９０°Ｃに加熱した硫酸溶液中で１分間エッチングする。このエッチングにより、第１実施形態及び第２実施形態で示したのと同様に、ＺｎドープＧａＡｓ層７２の表面上にディップ状のドット１８が形成される。
【００８３】
そして、所要のドットサイズが得られたところでウエットエッチングを止めて水洗洗浄し、この水洗洗浄したエピタキシャル基板１１を再び図示しないＭＢＥ装置にセットし、所要のデバイス構造を構成する残りのエピ層部分の再成長を行う。
【００８４】
すなわち、まず、図４（Ｃ）に示すように、例えば、ノンドープＩｎ0.2Ｇａ0.8Ａｓチャネル層７４を１０ｎｍ形成し、ノンドープＧａＡｓショットキー層７６を１０ｎｍ形成する。
【００８５】
次に、ｎ−ＧａＡｓコンタクト層７８（Ｓｉ濃度：３×１０１８ｃｍ−３）を１００ｎｍエピタキシャル成長により形成する。
【００８６】
ノンドープＧａＡｓバリア層７０とノンドープＧａＡｓショットキー層７６で挟まれたＩｎＧａＡｓチャネル層７４は（１００）平面上に設計値通りの厚さ１０ｎｍの２次元量子井戸層７４Ａを形成すると同時に、ディップ状ドット底部に（１００）面上よりも大きなＩｎ組成を有する０次元量子井戸構造、すなわち量子ドット７４Ｂを形成する。
【００８７】
そして、このエピタキシャル基板１１に対して通常の電界効果トランジスタ、例えばＨＥＭＴ構造と同様の半導体プロセスにより、ソース、ドレインのオーミックコンタクト８０Ｓ、８０Ｄを、ゲートのショットキーコンタクト８０Ｇを各々作製する。例えば、ゲート長が５００ｎｍでＺｎのドーピング濃度が１×１０17ｃｍ‐3の場合、ソース−ドレイン間の直線状に約２０個のドット（Ｚｎ原子）が存在するものと概算でき、このドットが２次元量子井戸中に均一に分布するドットアレイが形成される。なお、図４では繁雑さを防ぐためにゲートを量子ドット１個が形成された場合を示した。このようにして電界効果トランジスタ９０が作製される。
【００８８】
上記第２実施形態及び第３実施形態で述べたように、ノンドープＩｎ0.2Ｇａ0.8Ａｓチャネル層７４中のキャリアは、当初チャネルの多くの面積を占める２次元量子井戸層７４Ａ中に滞在するが、量子ドット７４Ｂの方がＩｎ組成が高く伝導帯のエネルギー準位が低いので、最終的に量子ドット７４Ｂの０次元井戸層内に落ち込む。
【００８９】
この様な構造を有する半導体素子のドレイン電流−ゲート電圧特性は、ゲート電圧を変える事で空乏層広がりが変調されると同時にドット内部のポテンシャルが変調される。このため、ゲート電圧変化とともに通常のＦＥＴ特性に加え、あるゲート電圧において量子ドット特有のスパイク状のドレイン電流が得られる。
すなわち、所謂単電子トランジスタ動作を示す。
【００９０】
このように、ＺｎドープＧａＡｓ層薄膜をマスクとして利用することにより、第２実施形態及び第３実施形態で説明したのと同様に、チャネル層およびバリア層の再成長界面にコンタミネーションフリーの清浄表面が得られ、キャリア空乏の少ない単電子トランジスタを作製することができる。また、ドットのサイズおよび面内密度については、それぞれエッチング時間およびＺｎドーピング濃度を変化させる事で任意に設計できる。
【００９１】
なお、本実施形態では、半絶縁性ＧａＡｓ基板を用いたが、例えば半絶縁性ＩｎＰ基板を用いてＩｎＰ基板上にノンドープＩｎyＡｌ1-yＡｓ（ｙ＝０．５２）バッファー層を５００ｎｍ、ｎ−ＩｎyＡｌ1-yＡｓドナー層（Ｓｉ濃度：３×１０18ｃｍ‐3）を１０ｎｍ、ノンドープＩｎyＡｌ1-yＡｓスペーサ層（バリア層）を１０ｎｍ、ＺｎドープＩｎＰマスク層（Ｚｎ濃度：１×１０17ｃｍ‐3）３ｎｍエピタキシャル成長させて硫酸エッチングした後、再びノンドープＩｎzＧａ1-zＡｓ（Ｚ＝０．５３）チャネル層を１０ｎｍ、ノンドープＩｎyＡｌ1-yＡｓショットキー層を１０ｎｍ、ｎ−ＩｎzＧａ1-zＡｓコンタクト層（Ｓｉ濃度：３×１０18ｃｍ‐3）を５０ｎｍエピタキシャル成長させ、通常のＦＥＴにおけるソース、ドレイン、ゲート電極を作製することによりＩｎＰ基板上に単電子トランジスタを作製することもできる。
【００９２】
【発明の効果】
以上説明したように、本発明によれば、第1に、マスク層を形成するのに単原子層成長制御が可能なエピタキシャル成長法を用いているので、エッチングにより形成される穴状ドットパターンはナノメーターサイズの極微細なものを得ることができ、第２に、レジストや酸化膜等を用いずに量子ドットを形成するための穴状ドットパターンを形成することができるため、このドットパターンの表面を不純物の少ない清浄表面とすることができる、という２つの効果を有する。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体プロセスの工程について説明するための図である。
【図２】第２実施形態に係る半導体素子の製造方法の工程について説明するための図である。
【図３】第３実施形態に係る半導体素子の製造方法の工程について説明するための図である。
【図４】第４実施形態に係る半導体素子の製造方法の工程について説明するための図である。
【図５】従来例に係る半導体素子の製造方法の工程について説明するための図である。
【符号の説明】
１０    量子ドットレーザ
１１    エピタキシャル基板
１２    半絶縁性（１００）ＧａＡｓ基板
１４    ノンドープＧａＡｓバッファー層
１６    ＺｎドープＧａＡｓ層（マスク層）
１８    ドット
【図１】
0004704614.tif 000002
【図２】
0004704614.tif 000003
【図３】
0004704614.tif 000004
【図４】
0004704614.tif 000005
【図５】
0004704614.tif 000006