(57)【特許請求の範囲】
【請求項１】
所定の試験信号に応答する第１ピングループと、モジュール試験信号に応答する第２ピングループとを含む被試験デバイスを試験する際、自動試験装置と共に用いて、前記自動試験装置の試験ヘッドと被試験デバイスの第２ピングループとの間で複数の試験チャネルを選択的にインタフェースする遠隔試験モジュールであって、前記試験ヘッドは、前記所定の試験信号を生成する試験コントローラに結合されるテスタインタフェースを有する、遠隔試験モジュールにおいて、
前記試験コントローラに応答し、前記所定の試験信号を前記モジュール試験信号に変更するとするとともに、前記モジュール試験信号を前記被試験デバイスの前記第２ピングループに加える信号調整装置と、
複数の導電性経路を有し、前記テスタインタフェースと前記第２ピングループとの間に前記信号調整装置を結合する接続装置と、
を含む遠隔試験モジュール。
【請求項２】
前記モジュール試験信号が所定の最小パルス幅を有し、
前記導電性経路が、前記信号調整装置と前記被試験デバイスの間に、前記所定の最小パルス幅よりも小さいラウンドトリップ遅延時間を設定するそれぞれの経路長を有する、請求項１に記載の遠隔試験モジュール。
【請求項３】
前記被試験デバイスと前記モジュールとの間の前記導電性経路が、２インチ以下の長さである、請求項２に記載の遠隔試験モジュール。
【請求項４】
前記第２ピングループが高速入力および出力を備える、請求項１に記載の遠隔試験モジュール。
【請求項５】
前記第２ピングループがラムバスインタフェースを備える、請求項４に記載の遠隔試験モジュール。
【請求項６】
前記信号調整装置が、前記第２ピングループに加えられる信号の周波数を増加させる多チャネル加速装置を含む、請求項１に記載の遠隔試験モジュール。
【請求項７】
前記加速装置が、第１周波数のそれぞれの入力と、前記第１周波数よりも高い周波数を生成するようにインタリーブされたそれぞれの出力とを有する複数のマルチプレクサを備える、請求項６に記載の遠隔試験モジュール。
【請求項８】
前記試験コントローラからの較正指令に応答する較正回路をさらに含む、請求項１に記載の遠隔試験モジュール。
【請求項９】
前記較正回路が、前記被試験デバイスとやりとりをするエッジタイミングを較正するための複数の移相器を含む、請求項８に記載の遠隔試験モジュール。
【請求項１０】
前記較正回路が、
前記試験コントローラからの較正信号に応答するメモリをさらに含み、
前記移相器が、前記メモリに結合され、前記較正信号に応答する、請求項９に記載の遠隔試験モジュール。
【請求項１１】
前記移相器が、クロック源に結合され、調整されたクロック信号を受け取り、前記調整されたクロック信号を遅延させるように動作する、請求項９に記載の遠隔試験モジュール。
【請求項１２】
デバイスインタフェース基板に結合し、被試験デバイスに試験信号を加えそしてそれから試験信号を受け取る自動試験装置であって、前記被試験デバイスが前記デバイスインタフェース基板に実装され、前記被試験デバイスが、複数のマスタ試験信号に応答する第１ピングループと複数のモジュール試験信号に応答する第２ピングループとを含む、自動試験装置において、
前記複数のマスタ試験信号を生成する試験コントローラと、
前記試験コントローラに接続されたテスタインタフェースを含み、多数の前記マスタ試験信号を前記デバイスインタフェース基板に送る試験ヘッドと、
前記テスタインタフェースを前記第２ピングループとインタフェースするための遠隔試験モジュールであって、
前記試験コントローラに応答し、前記マスタ試験信号を前記複数のモジュール試験信号に変更して、前記複数のモジュール試験信号を前記デバイスインタフェース基板に加えるための信号調整装置、および、
前記第２ピングループを前記信号調整装置に結合するための複数の導電性経路を有し、前記デバイスインタフェース基板に接続する接続装置、
を含む遠隔試験モジュールと、
を含む自動試験装置。
【請求項１３】
前記モジュール試験信号が所定の最小パルス幅を有し、
前記導電性経路が、前記信号調整装置と前記デバイスインタフェース基板との間に、前記所定のパルス幅よりも小さいラウンドトリップ遅延時間を設定するそれぞれの経路長を有する、請求項１２に記載の自動試験装置。
【請求項１４】
前記被試験デバイスと前記モジュールとの間の前記導電性経路が、２インチ以下の長さである、請求項１３に記載の自動試験装置。
【請求項１５】
前記第２ピングループが高速ピンを備える、請求項１２に記載の自動試験装置。
【請求項１６】
前記第２ピングループがラムバスインタフェースを備える、請求項１５に記載の自動試験装置。
【請求項１７】
前記信号調整装置が、前記第２ピングループに加えられる信号の周波数を増加させる多チャネル加速装置を含む、請求項１２に記載の自動試験装置。
【請求項１８】
前記加速装置が、第１周波数のそれぞれの入力と、前記第１周波数よりも高い周波数を生成するようにインタリーブされたそれぞれの出力とを有する複数のマルチプレクサを備える、請求項１７に記載の自動試験装置。
【請求項１９】
前記試験コントローラからの較正指令に応答する較正回路をさらに含む、請求項１２に記載の自動試験装置。
【請求項２０】
前記較正回路が、
前記被試験デバイスとやりとりをするエッジタイミングを較正するための複数の移相器を含む、請求項１９に記載の自動試験装置。
【請求項２１】
前記較正回路が、
前記試験コントローラからの較正信号に応答するメモリをさらに含み、
前記移相器が、前記メモリに結合され、前記較正信号に応答する、請求項１９に記載の自動試験装置。
【請求項２２】
前記移相器が、クロック源に結合されて、調整されたクロック信号を受け取り、前記調整されたクロック信号を遅延させるように動作する、請求項１９に記載の自動試験装置。
【請求項２３】
テスタインタフェースを有する半導体試験装置の試験ヘッドを被試験デバイスに適応させる方法であって、前記被試験デバイスが、試験コントローラからの試験信号を受け取るための第１ピングループと、特化された試験信号を受け取るための第２ピングループとを含む、方法において、
前記試験コントローラからの試験信号を受け取り、該信号を前記特化された試験信号に変更するための信号調整装置を有する遠隔試験モジュールを選択するステップと、
前記テスタインタフェースと前記被試験デバイスとの間に前記遠隔試験モジュールを配置して、前記特化された試験信号を前記第２ピングループに加えるステップと、
を含む方法。
【請求項２４】
試験コントローラによって制御される高周波信号のタイミング誤差を最小にする方法であって、前記高周波信号が所定の最小パルス幅のパルスであって、被試験デバイスに加えられるパルスを含み、前記被試験デバイスが、前記試験コントローラにより生成される第１周波数の前記高周波信号を受け取るための第１ピングループと、第２周波数の前記高周波信号受け取るための第２ピングループとを含む、方法において、
前記第１周波数から前記第２周波数に、前記高周波信号を逓倍するための信号調整装置を有する遠隔試験モジュールを選択するステップであって、前記信号調整装置が複数のチャネル出力を有するステップと、
前記遠隔試験モジュールを前記被試験デバイスの近くに位置付けるステップと、
前記第２ピングループを前記遠隔試験モジュールチャネル出力とインタフェースし、前記所定の最小パルス幅よりも短いラウンドトリップ遅延時間を設定するステップと、
を含む方法。
【請求項２５】
テスタインタフェースに結合される試験コントローラによって生成される所定の試験信号に応答する第１ピングループと、モジュール試験信号に応答する第２ピングループとを有する被試験デバイスを試験する際、自動試験装置と共に用いて、前記テスタインタフェースと被試験デバイスの第２ピングループとの間で複数の試験チャネルを選択的にインタフェースする遠隔試験モジュールであって、
前記試験コントローラに応答し、前記所定の試験信号を所定の最小パルス幅を有する前記モジュール試験信号に変更して、該モジュール試験信号を前記被試験デバイスの前記第２ピングループに加える信号調整装置と、
複数の導電性経路を有し、前記テスタインタフェースと前記第２ピングループとの間に前記信号調整装置を結合する接続装置であって、前記導電性経路が、前記信号調整装置と前記被試験デバイスとの間に、前記所定の最小パルス幅よりも小さいラウンドトリップ遅延時間を設定するそれぞれの経路長を有する、接続装置と、
を含む遠隔試験モジュール。
【発明の詳細な説明】
【０００１】
発明の分野
本発明は、一般的には集積回路を試験するための自動試験（テスト）装置に関し、より詳細には、被試験デバイスの特化されたピンとのインタフェースをとるために自動試験装置で使用するための遠隔試験モジュールに関する。
発明の背景
半導体装置産業は、電子製品に対する止まることのない需要を満足させさせるために、より小型でより高速な集積回路を製造するように絶え間なく懸命に努力している。信頼性の高いＩＣによってこの需要にタイムリーに応じるために、デバイス製造者は各デバイスの完全性および動作可能性を検証することを余儀なくされる。したがって、ＩＣの成功した製造に含まれたクリティカルなプロセスは、各ＩＣデバイスの機能的および構造的試験と関連がある。
【０００２】
個々のＩＣの機能的および構造的な試験を行うために、当業者は自動試験装置を使用することが多い。通常「テスタ」と呼ばれる装置は、正確にタイミングを取られた信号パターンまたはベクトルを被試験デバイス（ＤＵＴ：ｄｅｖｉｃｅ−ｕｎｄｅｒ−ｔｅｓｔ）の入力ピンに加え、一方で、ＤＵＴの出力ピンから出力信号を捕捉する（取り込む）。出力信号をメモリに常駐する期待されるパラメータと比較して、ＩＣに機能的または構造的な欠陥があるかどうかを決定する。
【０００３】
従来のテスタは、一般に、コンピュータで駆動（ドライブ）される試験コントローラを含み、その試験コントローラがテスタインタフェースまたは試験ヘッドに指令を発する。試験ヘッドはピン電子回路を含み、そのピン電子回路が試験パターンまたはベクトルを生成し、ＤＵＴの個々の入力ピンおよび出力ピンに結合された複数の信号チャネルを通して送る。ＤＵＴとの物理的インタフェースをとるために、テスタインタフェースはコンタクトまたはポゴ（ｐｏｇｏ）の配列を含み、そのコンタクトがデバイスインタフェース基板（ＤＩＢ）の接触コンタクトに結合する。ＤＵＴは、ＤＩＢに取り付けられたソケットに実装される。
【０００４】
従来のテスタは、意図された用途に対しては満足に動作するが、ＩＣ技術の進歩は、テスタ技術の進歩の先を行く傾向がある。例えば、ＶＬＳＩマイクロプロセッサの動向は、高速３０チャネルＲａｍｂｕｓ（ラムバス）インタフェースを実現することを含む。そのようなインタフェースを介して信号をドライブするために必要な高周波パターンのために（ほぼ１ギガヘルツ）、従来のテスタには、約５０ピコ秒の要求されるタイミング精度を達成するという困難さがある。この特定の例で、不精密のいくつかはインピーダンス不整合に起因しており、そのインピーダンス不整合は、ＤＵＴにドライブされるまたはＤＵＴから受け取られるパルス幅が、テスタ駆動／比較ノードからＤＵＴピンへのラウンドトリップ（往復）遅延（ＲＴＤ）よりも小さい時に生じる。
【０００５】
同様な問題は、予期しないほどに高いか低い電圧レベルおよび相対的に速いか遅いパターン立上り時間のような、他の特化されたＤＵＴピンに起因する。このようにして、主要な問題には、従来のテスタが経済的で実際的なやり方で特定のＤＵＴピンに適応することができないことが含まれる。
【０００６】
変更されたＤＵＴに従来のテスタを適応させる１つの従来のコスト高な方法に、ＤＵＴを実装するデバイスインタフェース基板を特注（カスタマイズ）することがある。通常「ロード基板（ｌｏａｄｂｏａｒｄ）」と呼ばれる専用ＤＩＢは特別な回路を使用し、その特別な回路は、ＤＩＢに永久的に固定され、特定のＤＵＴピンのテスタとのインタフェースをとるようにユーザによって制御される。この解決法によって従来のテスタでＤＵＴを試験することは可能になるが、ＤＩＢの面積に対する制限により、実装することができるカスタム（特注）回路の量が限定される。従って、少数の特化されたＤＵＴピンだけが、ロード基板法でサポートされる可能性がある。さらに、ＤＩＢは通常ユーザが製作し管理するので、ロード基板上のカスタム回路とテスタの間の較正が問題になってくる。
自動試験装置の更なる従来技術の例として、ＥＰ−Ａ−０５６６８２３、ＥＰ−Ａ−０８０２４１８および米国特許第５，１１１，４５９号、第５，７９４，１７５号、第４，７３０，３１８号および第５，７１２，８５８号がある。
【０００７】
したがって、それぞれのＤＩＢを専用化するという負担なしに、ＤＵＴの特化されたピンを選択的に試験する能力を有するテスタが必要とされている。さらに、様々な特化された試験要求を有する多数のＤＵＴにテスタを適応させる遠隔試験モジュールが必要とされている。本発明の遠隔試験モジュールはこれらの要求を満たすものである。
発明の概要
本発明の遠隔試験モジュールは、テスタの有用さをその最初に設計された目的を超えて拡張し、さらに通常予期されるピンに加えて特化されたピンを有するＤＵＴを試験するようにテスタを適応させる好都合なインタフェースを提供する。本発明によって、ユーザは、ＤＩＢを特注することまたは特別な特化されたテスタを購入することに関連した不要なコストを避けることができるようになる。さらに、本発明はテスタを用いて実施されるので、較正およびデバッギングの時間が相当に少なくなる。
【０００８】
前述の利点を実現するために、本発明は、一実施形態において、テスタインタフェースと被試験デバイスに接続された複数の特化されたピンとの間の複数の試験チャネルを選択的にインタフェースするための遠隔試験モジュールを備える。テスタインタフェースは、所定の試験信号を生成するための試験コントローラに結合される。遠隔試験モジュールは、試験コントローラに応答して、所定の試験信号をモジュール試験信号に変更し、そのモジュール試験信号を被試験デバイスの特化されたピンおよび接続装置に加えるための信号調整装置を含む。接続装置は、テスタインタフェースと特化されたピンの間に試験調整装置を結合するための複数の導電性経路を有する。
【０００９】
他の形態において、本発明は、デバイスインタフェース基板に結合し、さらに被試験デバイスとやりとりする試験信号を受け取るための自動試験装置を備える。被試験デバイスは、デバイスインタフェース基板に取り付けられ、特化された試験ピンを含む。自動試験装置は、複数のマスタ試験信号を格納するように構成された主メモリを有する試験コントローラおよびテスタインタフェースを含む。テスタインタフェースは、多数のマスタ試験信号をデバイスインタフェース基板に送るための試験コントローラに接続される。遠隔試験モジュールは、テスタインタフェースの特化された試験ピンとのインタフェースをとり、試験コントローラに応答して複数のモジュール試験信号をデバイスインタフェース基板および接続装置に加えるための信号調整装置を含む。接続装置は、特化されたチャネルを信号調整装置に結合しさらにデバイスインタフェース基板に接続するための複数の導電性経路を有する。
【００１０】
さらに他の形態において、本発明は、自動試験装置をデバイスインタフェース基板に適応させる方法を含む。デバイスインタフェース基板は、被試験デバイスを実装する。被試験デバイスは、特化された試験信号を受け取るための特化されたピンを含む。本方法は、試験コントローラから試験信号を受け取り、さらにその信号を特化された信号に変更するための信号調整装置を有する遠隔試験モジュールを最初に選択し、さらに遠隔試験モジュールをテスタインタフェースとデバイスインタフェース基板の間に置いて特化された信号を特化されたピンに加えるステップを含む。
【００１１】
本発明の他の形態は、試験コントローラで制御される高周波信号のタイミング誤差を最小限にする方法を含む。信号は、所定の最小パルス幅のパルスで構成され、被試験デバイスの複数の特化されたピンに加えられる。被試験デバイスは、デバイスインタフェース基板に配置される。本方法は、試験コントローラで生成された試験信号の周波数を逓倍するための信号調整装置を有する遠隔試験モジュールを最初に選択し、遠隔試験モジュールを被試験デバイスの近くに位置付け、さらに、特化された被試験デバイスピンの遠隔試験モジュールチャネルとのインタフェースをとって、ラウンドトリップ遅延時間を所定のパルス幅よりも小さく設定するステップを含む。
【００１２】
本発明の他の特徴および利点は、添付の図面を参照する以下の詳細な説明から明らかになるであろう。
発明の詳細な説明
半導体デバイス製造者は、一般に、使用可能性（ｏｐｅｒａｂｉｌｉｔｙ）を検証するために、全ての個々の集積回路（ＩＣ）が厳格な機能試験を受けることを要求する。試験は、通常、ウェーハレベルでの一括試験および最終パッケージレベルでの個々の試験を含んだ、製造の様々な段階で行われる。
【００１３】
ここで図１を参照して、個々のパッケージされたデバイスを試験するために、デバイス製造者は、一般に、被試験デバイス（ＤＵＴ）１２を実装するためのデバイスインタフェース基板（ＤＩＢ）１０を組み立てる。ＤＩＢは、通常、ユーザによって管理され、ＤＵＴを試験するために使用される自動試験装置（「テスタ」）２０（図２）とのインタフェースを物理的にとるためのコンタクト１４を含む。いくつかの環境では、ＤＵＴは、３０チャネル高速ラムバス（Ｒａｍｂｕｓ）インタフェース１６のような回路を含み、その回路は、複数の特化されたＤＵＴチャネルまたはピン１８用の特化された試験パラメータを必要とする。
【００１４】
ここで図２を参照して、本発明の一実施形態に従ったテスタは、一般的に２０で示され、試験コントローラ２２および多数のＤＩＢコンタクト１４（図１）に結合するテスタインタフェース４０を含む。論理デバイスおよび／またはメモリデバイスの両方を試験するテスタは、本発明の譲受人に譲渡された米国特許第５，５２８，１３６号および５，７９４，１７５号により完全に記載されている。それらの特許の開示は、この引用により本明細書に援用される。遠隔試験モジュール５０は、所定の試験チャネルをテスタインタフェースから特化されたＤＵＴピン１８（図１）に選択的に結合させて、ユーザ管理ＤＩＢ１０を特注することを必要としないで、テスタを特化された試験用途に適応させる。
【００１５】
図２および３を参照して、試験コントローラ２２は、一般に、ユーザと通信し、ユーザ試験プログラムを実行させるコンピュータを含む。コンピュータは、ＤＵＴをシミュレートしさらに応答してＤＵＴが何を出力するかを検証するための波形を生成する試験信号発生器３１を制御する。さらに図２および３を参照して、テスタインタフェース４０は、一般に、試験コントローラ２２からの指令およびデータに応答して、ＤＵＴ１２に対して信号波形を生成しドライブするピン電子回路３０を含む。波形は、それぞれの入力／出力（Ｉ／Ｏ）コンタクト端子配列またはポゴ配列３２で終端する複数のチャネルまたは信号経路に沿って伝播する。各端子は、ＤＩＢ１０の対応するコンタクトに物理的に結合するように構成されている。
【００１６】
ここで図４を参照すると、遠隔試験モジュール５０の好ましい詳細な回路は、試験コントローラ２２からのそれぞれ入力および試験コントローラ２２へのそれぞれの出力を備える複数のノード６２を含む。クロックノード６３は、それぞれのクロック信号をそれぞれのテスタチャネルからクロック信号調整装置（コンディショナ）６４に供給する。クロック信号調整装置は、後でタイミング制御ユニット６６の入力に加えるためにクロック信号を変更する位相ロック発振器またはフィルタ６４を備えることが好ましい。タイミング制御ユニットは、用途特定集積回路（ＡＳＩＣ）の形態を取るのが好ましく、ＤＩＢデータバスノード７０からデータを受け取るためのレジスタ６８を含む。較正ＲＡＭ７２は、レジスタ６８の出力に結合され、さらにノード６７を介してテスタに結合されて、関連したデータおよび時間集合情報を受け取る。移相器７４のグループが、較正されたクロック信号を維持するために発振器６４および較正ＲＡＭ７２から情報を受け取る。較正ＲＡＭおよび移相器は、遠隔ピン電子回路インタフェース９０に情報を供給して、そのインタフェースを較正された正確な状態に維持する。
【００１７】
遠隔ピン電子回路インタフェース９０は、それぞれの駆動（ドライブ）部分、比較部分および直流（ＤＣ）試験部分１００、１０２および１０４を含み、それぞれ、局部的再クロック動作ドライブ信号を監視制御し、局部的ストローブ比較を監視制御し、および直流スイッチング（切り換え）機能を行う。駆動部分は、テスタで最初に生成された再クロック動作信号をＤＵＴに加えるための複数のドライバ９１を備える。ドライバは、クロック信号調整装置６４に結合されマルチプレクサ８４で供給される信号に応答するフリップフロップ９４によってクロック動作する。単一クロック源で複数のドライバを再クロック動作させることで、ＤＵＴに加えるためのより正確な試験信号の集合が得られる。
【００１８】
遠隔ピン電子回路インタフェース９０の比較部分１０２は、ＤＵＴ出力に結合された入力を有する複数の比較器（コンパレータ）９２を含む。比較器は、予期されたＤＵＴ出力と実際のＤＵＴ出力の比較を行って、特定のＤＵＴピンが合格か不合格かを決定する。比較器出力は、クロック信号調整装置７４に応答する複数のフリップフロップ９３を通って供給されて比較器出力を再クロック動作させる。フリップフロップからの再クロック動作出力は、オプションの多重化／逆多重化（マルチプレックス／デマルチプレックス）プロセッサ７８に供給される。
【００１９】
直流パラメータ試験を行うために、遠隔ピン電子回路インタフェース９０の直流試験部分はスイッチング（切り換え）装置を含み、ＤＵＴから交流試験構成要素を切り離し、一方で同時に直流試験バス７５をＤＵＴに結合する。直流試験バスは、切換え装置を通してフォース（強制）線路ＦＯＲＣＥに沿って直流強制信号を送り、センス線路ＳＥＮＣＥを通してＤＵＴ応答信号を受け取る。直流試験バスは、感知された信号を評価するパラメトリック測定ユニットＰＭＵ（図示されない）に接続する。
【００２０】
オプションの多重化／逆多重化プロセッサ７８は、タイミング制御ユニット６６および遠隔ピン電子回路インタフェース９０の両方に結合され、ノード６９および７１を介して試験コントローラ２２から試験信号を受け取る。ＤＵＴ１２から取り込まれた出力信号は、ノード７３を介して試験コントローラに供給される。例えば、ノード６９で、テスタチャネル０〜３はシーケンサ８２に結合され、そのシーケンサは試験コントローラからのコンフィギュレーション
（構成）指令に応答してプロセッサ７８内の多重化および逆多重化を制御する。シーケンサは、試験ベクトル信号の実際の多重化を実行するマルチプレクサ８４をドライブする。
【００２１】
例えば、所望の試験速度が８００ＭＨｚであり、試験コントローラ２２が１００ＭＨｚの速度で試験信号を送ることができるに過ぎない場合、シーケンサ８２は、試験コントローラからの８本のライン（線路）を多重化してＤＵＴ１２への複数のチャネルに沿ってデータをドライブするように命令される。これは、マルチプレクサ８４を８：１の比に構成するようにシーケンサを設定することで達成される。その時、試験信号がマルチプレクサに送られる時に、ＤＵＴインタフェース７６に出力されるインタリーブされた試験信号は８００ＭＨｚである。遠隔ピン電子回路９０の駆動部分１００は、タイミング制御ユニット６６からの較正されたクロックおよび電圧レベル情報に基づいて、これらの試験信号をＤＵＴに加える。その結果は、ＤＵＴに対する、適切にタイミングを取られた高速試験信号シーケンスとなる。
【００２２】
さらに、遠隔試験モジュール５０はＤＵＴ１２から出力信号を取り込む。これらの信号は、遠隔ピン電子回路９０の比較部分を経由して受け取られ、同期を取られている。ＤＵＴ出力をサンプリングする特殊なサンプル時間、または特殊なサンプルシーケンスがある場合、シーケンサ８２は、複数のフリップフロップ８６を設定するようにプログラムされて、特殊な時間またはシーケンスで信号を取り込むようにすることが可能である。さらに、ＤＵＴ出力はまた試験コントローラに対して速すぎ、信号速度を下げてから、信号を複数の試験コントローラ端子に送るためにフリップフロップで実行されるデマルチプレックスステップを必要とする可能性がある。例えば、ＤＵＴデータ速度が８００ＭＨｚであり試験コントローラデータ速度が１００ＭＨｚである場合、デマルチプレックス比は１：８である。
【００２３】
前述した実施形態のいずれにおいても、試験コントローラ２２は、遠隔試験モジュール５０がＤＵＴを試験している間に、同時にＤＵＴ１２を試験することができる。この同時試験の構成は、低速と高速の両方の試験要求を有するＤＵＴを試験する最良の方法である。例えば、試験コントローラは、比較的低速に関係のあるＤＵＴの態様を試験することができ、遠隔試験モジュールは、比較的高速に関係のあるＤＵＴの態様を試験することができる。多くの電子デバイスでは、零入力（ｑｕｉｅｓｃｅｎｔ）電流ＩＤＤＱのような、電力消費が問題であり、これは試験コントローラで試験することができる。しかし、データ入力および出力速度のような他の態様は高速試験を必要とし、これらの特徴は遠隔試験モジュールで試験することができる。
【００２４】
本発明の一態様では、遠隔試験モジュール５０は、テスタインタフェースコンタクト４２とＤＩＢコンタクト１４（図２）の間に容易に挿入したり取り外したりすることができる取り外し可能なユニットを備える。遠隔試験モジュールは、ＤＵＴ１２のすぐ近くに、好ましくは１．５から４インチの範囲内に、例えば２インチ以下に、または送信経路内の不完全さからの反射が１パルス幅内に要求される精度におさまる程度に十分近くに取り付けられる。これは、特化された高速試験に関して重要なパラメータである。遠隔試験モジュールとＤＵＴの間の相対的な距離を最小限にすることによって、信号のラウンドトリップ遅延は、約３ｎｓの最小パルス幅マイナス立上り部分よりも小さくなり、その結果１つのエッジからのリンギング／反射が次のエッジの前に要求される精度におさまるようになる。これによって、インピーダンス不整合に起因する反射によるタイミング誤差は最小になる。このようにして、本発明はインピーダンス不整合制御の形態を有すると考えることができる。
【００２５】
ＤＵＴに含まれる技術のタイプに依存して、またはＤＵＴがどのような機能を行うように設計されているかに依存して、遠隔試験モジュールは、モジュール試験信号をロードされた特注である場合もあり、または特定のＤＵＴを試験するように設計された特有の機能を持つように作られた特注であることもある。さらに、遠隔試験モジュールは、テスタに取り付けらけている間に、較正され、診断され、制御プログラムをロードされ、または試験信号をロードされる。これによって、モジュールは、ＤＩＢの拡張ではなくて、テスタの拡張になる。さらに、遠隔試験モジュールを取り外し取り替えることができることは有益である。その理由は、それによって、顧客は１つの遠隔試験モジュールを別のものと置き換え、新しい構成を試験コントローラ２２に入れることができるようになるからである。この特徴によって、ＤＵＴに行われる試験の種類を変える時間が減少する（例えば、モジュール試験信号試験と多重化マスタ試験信号試験）。その結果として、全体のコストが相当に減少する。
【００２６】
当業者は、本発明が提供する多くの利益および利点を理解するであろう。例えば、重要な利点には、ＡＴＥとＤＵＴの間の最小遅延時間が含まれる。これは、遠隔試験モジュールの実施によって達成される。また、モジュールによって、ＡＴＥとＤＵＴの間の高速高精度の信号通信が可能になる。さらに、遠隔試験モジュールは、テスタを特化された被試験デバイスに適応させる能力を向上させる適応性のあるツールを提供する。
【図面の簡単な説明】
【図１】  被試験デバイス（ＤＵＴ）を実装するためのユーザ制御デバイスインタフェース基板（ＤＩＢ）のブロック図である。
【図２】  本発明の一実施形態に従った自動試験装置のブロック図である。
【図３】  図２に示した試験コントローラのブロック図である。
【図４】  本発明の一実施形態に従った図２の遠隔試験モジュールのブロック図である。
【図１】
0004708566.tif 000002
【図２】
0004708566.tif 000003
【図３】
0004708566.tif 000004
【図４】
0004708566.tif 000005