(57)【特許請求の範囲】
【請求項１】
複数の制御信号によりＤＣ−ＤＣコンバータの出力を制御するＤＣ−ＤＣコンバータの制御回路において、
前記ＤＣ−ＤＣコンバータの起動時に所定の基準電圧よりも低電位のソフトスタート信号を生成するソフトスタート回路と、
前記ソフトスタート信号が共通に入力されて、各々制御すべき出力値をフィードバックして得られた電圧と、前記所定の基準電圧及び前記ソフトスタート信号の電圧のうちの低い方との誤差に基づいて前記複数の制御信号を生成する複数の誤差増幅回路と、
前記複数の誤差増幅回路の出力を、前記複数の制御信号のうちの最も低い電圧と略同じ電圧にクランプするクランプ回路と、
三角波信号を出力する三角波発振回路と、
前記複数の制御信号のうち最も低電位の信号と前記三角波信号とに基づいてパルス幅変調による電圧制御を行うＰＷＭ比較回路と
を備え、
前記ＤＣ−ＤＣコンバータは、該ＤＣ−ＤＣコンバータの出力電圧を一定電圧に制御するための一又は複数の電圧制御信号と、該ＤＣ−ＤＣコンバータの出力電流を一定電流に制御するための一又は複数の電流制御信号と、を前記複数の制御信号として有する定電圧定電流制御型のＤＣ−ＤＣコンバータであり、前記ＰＷＭ比較回路から出力されるパルスによりメインスイッチング用トランジスタのオン／オフ比を制御して前記ＤＣ−ＤＣコンバータの出力を制御するスイッチング方式のＤＣ−ＤＣコンバータである
ことを特徴とするＤＣ−ＤＣコンバータの制御回路。
【請求項２】
前記クランプ回路は、前記複数の誤差増幅回路の出力を互いに接続する複数のクランプ素子よりなる、
請求項１記載のＤＣ−ＤＣコンバータの制御回路。
【請求項３】
請求項１又は２記載のＤＣ−ＤＣコンバータの制御回路を備えたＤＣ−ＤＣコンバータ。
【請求項４】
請求項３記載のＤＣ−ＤＣコンバータを搭載した電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータ及び電子機器に関するものである。
一般にノート型パソコン等の携帯型電子機器には、装置用の電源として電池が搭載されるとともに、該機器に接続されたＡＣアダプタ等の外部電源により電池を充電するための充電器回路としてＤＣ−ＤＣコンバータが内蔵されている。このような充電器回路に用いられるＤＣ−ＤＣコンバータは、その多くが例えば定電圧定電流制御型ＤＣ−ＤＣコンバータ等のようにＤＣ−ＤＣコンバータの出力を複数の制御信号（この場合は定電圧制御／定電流制御のための２つの制御信号）によって制御する形態が採られる。本発明は、こうした複数の制御信号により出力が制御されるＤＣ−ＤＣコンバータに適用して好適な構成に関するものである。
【背景技術】
【０００２】
従来、この種のＤＣ−ＤＣコンバータとしては、例えば特許文献１に記載された構成が知られている。図１２は、この特許文献１に記載されている従来の定電圧定電流制御型のＤＣ−ＤＣコンバータを説明するための回路図である。
【０００３】
ＤＣ−ＤＣコンバータ（以下「ＤＣ−ＤＣ」）１は、該ＤＣ−ＤＣ１全体の制御を行う制御回路２を有している。この制御回路２には、ＤＣ−ＤＣ１の動作の開始／停止を指示するための動作信号ＯＮが入力され、ＤＣ−ＤＣ１は、動作信号ＯＮがＨｉｇｈ状態のとき動作し、Ｌｏｗ状態のとき動作を停止するようになっている。
【０００４】
トランジスタＴｒ１は、メインスイッチング用トランジスタとして設けられ、制御回路２からの駆動信号ＳＧ１によってオン／オフ制御される。コイルＬ１は、電圧を変換するためのチョークコイルである。トランジスタＴｒ２は、トランジスタＴｒ１がオフである期間にオンしてコイルＬ１に蓄えられたエネルギーを放出するための同期整流用スイッチであり、制御回路２からの駆動信号ＳＧ２によってオン／オフ制御される。ダイオードＤ１は、フライホイールダイオードにて構成され、上記トランジスタＴｒ２と同様、トランジスタＴｒ１がオフである期間にオンしてコイルＬ１に蓄えられたエネルギーを放出させる。
【０００５】
コンデンサＣ１は、ＤＣ−ＤＣ１の出力を平滑化するための平滑用コンデンサである。抵抗Ｒｓは、ＤＣ−ＤＣ１の出力電流Ｉｏを検出するための電流センス抵抗であって、この抵抗Ｒｓの一端側におけるＤＣ−ＤＣ１の出力端子１ａには二次電池よりなるバッテリＢＴが接続されている。コンデンサＣ２は、ＤＣ−ＤＣ１の動作開始時に入力（入力電圧Ｖｉ）からの突入電流を防止するソフトスタート制御用のコンデンサである。なお、入力電圧Ｖｉは、ＤＣ−ＤＣ１に接続された図示しないＡＣアダプタから供給される直流電圧である。
【０００６】
制御回路２は、電圧増幅回路３、第１及び第２誤差増幅回路４，５、ＰＷＭ比較回路６、三角波発振回路７、第１及び第２出力回路８，９（図中、Ｄｒｖ１，Ｄｒｖ２）、電源回路１０等から構成されている。
【０００７】
電源回路１０は、外部からの動作信号ＯＮに基づき制御回路２全体の電源の供給のオン／オフを制御し、これによりＤＣ−ＤＣ１全体のオン／オフ制御を行うものである。抵抗Ｒ１，Ｒ２は、ＤＣ−ＤＣ１の出力電圧Ｖｏを分圧するための電圧分割抵抗であり、これらによって出力電圧Ｖｏを分圧した結果（分圧電圧）は第１誤差増幅回路４の反転入力として与えられる。
【０００８】
第１誤差増幅回路４は、この出力電圧Ｖｏの分圧電圧と、非反転入力端子に入力される基準電圧ｅ１との差電圧を増幅して出力する。なお、上記した抵抗Ｒ１，Ｒ２は、ＤＣ−ＤＣ１の出力電圧Ｖｏの値が定電圧動作で規定する値（例えば１２．６Ｖ）となっているときに、それらによる分圧結果が基準電圧ｅ１と同じになるよう各々の抵抗値が設定されている。
【０００９】
電圧増幅回路３は、電流センス抵抗Ｒｓに流れる電流（即ち、ＤＣ−ＤＣ１の出力電流Ｉｏ）により発生する該抵抗Ｒｓの両端間の電圧を増幅して出力する。第２誤差増幅回路５は、この電圧増幅回路３の出力電圧と、非反転入力端子に入力される基準電圧ｅ２との差電圧を増幅して出力する。なお、基準電圧ｅ２は、定電流動作で規定する出力電流Ｉｏの値（例えば３Ａ）に対応して設定されている。
【００１０】
トランジスタＴｒ３は、ＤＣ−ＤＣ１の停止時にコンデンサＣ２の電荷を放電させてその電位を０Ｖに設定するためのスイッチ回路であり、動作信号ＯＮに基づいて例えば電源回路１０によりオン／オフ制御される。定電流回路１１は、トランジスタＴｒ３がオフである期間にコンデンサＣ２を充電して該コンデンサＣ２の電位を上昇させる充電回路として機能する。
【００１１】
ＰＷＭ比較回路６は、１つの反転入力端子と３つの非反転入力端子を有している。このＰＷＭ比較回路６は、各非反転入力端子に入力される電圧のうち最も低電位の電圧と反転入力端子に入力される電圧とを比較し、該比較の結果に基づいて、非反転入力端子に入力される電圧が反転入力端子に入力される電圧よりも高いときにパルスを出力するパルス幅変調回路である。ここで、ＰＷＭ比較回路６の反転入力端子には、三角波発振回路７から一定の周波数で発振される三角波信号ＯＳＣ１が入力される。また、ＰＷＭ比較回路６の各非反転入力端子には、それぞれ第１及び第２誤差増幅回路４，５の出力信号ＥＲＡ１，ＥＲＡ２と、定電流回路１１による充電に伴って電位上昇されるコンデンサＣ２の両端間の電圧（ソフトスタート信号ＳＳ）が入力されるようになっている。
【００１２】
第１出力回路８は、トランジスタＴｒ１を駆動する回路であって、ＰＷＭ比較回路６からパルスが出力されている期間、トランジスタＴｒ１をオンさせる。又、第２出力回路９は、トランジスタＴｒ２を駆動する回路であって、ＰＷＭ比較回路６の出力によって制御され、トランジスタＴｒ１がオフである期間、トランジスタＴｒ２をオンさせる。
【００１３】
このようなＤＣ−ＤＣ１では、出力電圧Ｖｏや出力電流Ｉｏの検出結果をフィードバックしてＰＷＭ比較回路６の出力パルス幅を制御（ＰＷＭ制御）し、これにより、トランジスタＴｒ１のオン時間Ｔｏｎとオフ時間Ｔｏｆｆの比（オン／オフ比）を制御することで出力電圧Ｖｏや出力電流Ｉｏをそれぞれ制御するようになっている。
【００１４】
次に、このＤＣ−ＤＣ１の定電圧動作／定電流動作について説明する。
まず、ＤＣ−ＤＣ１の定電圧動作を図１３に従って説明する。なお、定電圧動作とは、ＤＣ−ＤＣ１の出力電圧Ｖｏを一定電圧（ここでは例えば１２．６Ｖ）とするよう該ＤＣ−ＤＣを制御する動作モードをいう。
【００１５】
ＤＣ−ＤＣ１の定電圧動作時、その出力電圧Ｖｏを抵抗Ｒ１，Ｒ２により分圧した値（分圧電圧）は基準電圧ｅ１に近い値となっている。一方、こうした定電圧動作時において、出力電流Ｉｏは、後述する定電流動作で規定される値よりも小さな値となっている。このため、電流センス抵抗Ｒｓに流れる電流Ｉｏにより発生する電圧を電圧増幅回路３により増幅した値は基準電圧ｅ２よりも十分に小さな値となっており、その結果、第２誤差増幅回路５の出力電圧は最大値付近まで高くなっている。即ち、図１３に示すように、このとき第２誤差増幅回路５の出力信号ＥＲＡ２は第１誤差増幅回路４の出力信号ＥＲＡ１よりも高い電圧となっている。従って、定電圧動作時には、ＰＷＭ比較回路６の出力パルスは第１誤差増幅回路４の出力信号ＥＲＡ１によって制御される。
【００１６】
次いで、ＤＣ−ＤＣ１の定電流動作を図１４に従って説明する。なお、定電流動作とは、ＤＣ−ＤＣ１の出力電流Ｉｏを一定電流（ここでは例えば３Ａ）とするよう該ＤＣ−ＤＣ１を制御する動作モードをいう。
【００１７】
ＤＣ−ＤＣ１の定電流動作時、電流センス抵抗Ｒｓに流れる電流（出力電流Ｉｏ）により発生する電圧を電圧増幅回路３により増幅した値は基準電圧ｅ２に近い値となっている。一方、こうした定電流動作時において、出力電圧Ｖｏは、上述した定電圧動作で規定される電圧よりも小さな値となっている。このため、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２により分圧した値（分圧電圧）は基準電圧ｅ１よりも十分に小さな値となっており、その結果、第１誤差増幅回路４の出力電圧は最大値付近まで高くなっている。即ち、図１４に示すように、このとき第１誤差増幅回路４の出力信号ＥＲＡ１は第２誤差増幅回路５の出力信号ＥＲＡ２よりも高い電圧となっている。従って、定電流動作時には、ＰＷＭ比較回路６の出力パルスは第２誤差増幅回路５の出力信号ＥＲＡ２によって制御される。
【００１８】
次に、このＤＣ−ＤＣ１の起動時の動作について説明する。
ＤＣ−ＤＣ１が起動されると、トランジスタＴｒ３は電源回路１０によってオフされ、コンデンサＣ２は定電流回路１１により充電される。これにより、ソフトスタート信号ＳＳは、コンデンサＣ２の充電に従って０Ｖから徐々に電圧上昇する。一方、こうした起動時において、ＤＣ−ＤＣ１の出力電圧Ｖｏ及び出力電流Ｉｏは基準電圧ｅ１，ｅ２で規定される値よりもそれぞれ十分低い値となっている。このため、抵抗Ｒ１，Ｒ２により出力電圧Ｖｏを分圧した結果（分圧電圧）と基準電圧ｅ１との電圧差、及び電流センス抵抗Ｒｓの両端間の電圧を増幅して出力する電圧増幅回路３の出力電圧と基準電圧ｅ２との電圧差はそれぞれほぼ最大となっている。即ち、起動時には、第１及び第２誤差増幅回路４，５の出力信号ＥＲＡ１，ＥＲＡ２はそれぞれほぼ最大電圧となっている。
【００１９】
ＰＷＭ比較回路６は、これらの各信号（ＳＳ，ＥＲＡ１，ＥＲＡ２）のうち最も低電位の信号に基づいて出力パルス幅を制御する。即ち、ＰＷＭ比較回路６は、こうした起動時には、ソフトスタート信号ＳＳの電圧に比例したパルス幅のパルスを出力する。
【００２０】
このように、起動時におけるＰＷＭ比較回路６の出力パルス幅をソフトスタート信号ＳＳによって制御することで、該起動時に最大電圧となっている第１及び第２誤差増幅回路４，５の出力電圧により出力パルス幅が最大（即ちトランジスタＴｒ１のオン時間Ｔｏｎが最大）となって、その結果、ＤＣ−ＤＣ１に入力からの過大な電流（突入電流）が流れることを抑制している。
【００２１】
言い換えれば、起動時にはソフトスタート信号ＳＳを用いることでＰＷＭ比較回路６の出力パルス幅を制限してトランジスタＴｒ１のオン時間Ｔｏｎを強制的に短くし、これにより突入電流の発生を抑制するようにしている。そして、ソフトスタート信号ＳＳの電圧がコンデンサＣ２の充電に伴って上昇し、ＤＣ−ＤＣ１の出力電圧Ｖｏ或いは出力電流Ｉｏがそれぞれ規定の値に達すると、それ以降は、上述した定電圧モードによる定電圧制御若しくは定電流モードによる定電流制御が行われるようになっている。
【特許文献１】特許第３４０５８７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
ところが、上記のような従来のＤＣ−ＤＣ１では、該ＤＣ−ＤＣ１の出力（ＰＷＭ制御）をソフトスタート信号ＳＳによる制御から第１誤差増幅回路４の出力信号ＥＲＡ１による制御（定電圧制御）、若しくは第２誤差増幅回路５の出力信号ＥＲＡ２による制御（定電流制御）に切り替える際に突入電流が発生するという問題があった。
【００２３】
これを図１５に従って説明する。
同図は、ＤＣ−ＤＣ１の起動時の動作波形を示しており、時刻ｔ１においてＤＣ−ＤＣ１が起動されると、第１及び第２誤差増幅回路４，５の出力信号ＥＲＡ１，ＥＲＡ２はそれぞれほぼ最大電圧Ｖｍａｘとなる。
【００２４】
一方、このときソフトスタート信号ＳＳの電圧はコンデンサＣ２の上昇に伴って０Ｖから徐々に上昇されていき、時刻ｔ２においてソフトスタート信号ＳＳが三角波信号ＯＳＣ１の電圧以上となると、ＰＷＭ比較回路６からは同ソフトスタート信号ＳＳの電圧に応じたパルス幅のパルスが出力されるようになる。これにより、この出力パルスによりオン／オフ制御されるトランジスタＴｒ１のオン時間Ｔｏｎに比例してＤＣ−ＤＣ１の出力電圧Ｖｏ及び出力電流Ｉｏが徐々に上昇される。
【００２５】
そして、時刻ｔ３において出力電流Ｉｏが定電流動作で規定される値（ここでは例えば３Ａ）に達すると（具体的には電圧増幅回路３の出力電圧が基準電圧ｅ２に達する）、第２誤差増幅回路５の出力信号ＥＲＡ２は、同出力電流Ｉｏを当該３Ａの一定電流に制御する制御電圧Ｖｃｔまで降下されるようになる。
【００２６】
しかしながら、このとき出力信号ＥＲＡ２は直ぐには制御電圧Ｖｃｔとはならず、上記最大電圧Ｖｍａｘから制御電圧Ｖｃｔに達するには、第２誤差増幅回路５に設定されているＲＣ時定数に基づく応答遅延（図において、ｔ４−ｔ３で示す時間）が発生することとなる。
【００２７】
ところで、こうして出力信号ＥＲＡ２が降下し制御電圧Ｖｃｔに達するまでの間において、ソフトスタート信号ＳＳの電圧は上昇を続けており、これによりトランジスタＴｒ１のオン時間Ｔｏｎも長くなることから、出力電圧Ｖｏはさらに上昇を続ける。その結果、出力信号ＥＲＡ２がソフトスタート信号ＳＳの電圧より低くなり、ＤＣ−ＤＣ１が定電流制御に移行するまでの間において突入電流が発生する（制御電圧Ｖｃｔによる規定値（３Ａ）以上の電流が出力電流Ｉｏとして発生する）という問題があった。
【００２８】
なお、こうした突入電流は、ＤＣ−ＤＣ１の出力（ＰＷＭ制御）をソフトスタート信号ＳＳによる制御から定電流制御へ切り替える場合のみならず、ソフトスタート信号ＳＳから定電圧制御へ切り替える場合にも同様に発生する。従って、こうした点においてなお、従来の構成では起動時に突入電流が発生するものとなっていた。
【００２９】
本発明は、上記のような問題点を解決するためになされたものであって、その目的は、複数の制御信号により出力が制御されるＤＣ−ＤＣコンバータの起動時の突入電流の発生を好適に抑制し得るＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータ、及びそれを搭載した電子機器を提供することにある。
【課題を解決するための手段】
【００３０】
上記の目的を達成するため、請求項１に記載の発明によれば、ソフトスタート信号が共通に入力されて、各々制御すべき出力値をフィードバックして得られた電圧と、所定の基準電圧及びソフトスタート信号の電圧のうちの低い方との誤差に基づき複数の制御信号を生成するための複数の誤差増幅回路の出力は、複数の制御信号のうちの最も低い電圧と略同じ電圧にクランプ回路によってクランプされる。これにより、ＤＣ−ＤＣコンバータの起動時に突入電流が発生することを好適に抑制することができる。
このＤＣ−ＤＣコンバータの制御回路は、スイッチング方式のＤＣ−ＤＣコンバータの構成に適用される。制御回路には、三角波信号を出力する三角波発振回路と、前記複数の制御信号のうち最も低電位の信号と前記三角波信号とに基づいてパルス幅変調による電圧制御を行うＰＷＭ比較回路とが備えられる。そして、このＰＷＭ比較回路から出力されるパルスによりメインスイッチング用トランジスタのオン／オフ比が制御され、これによりＤＣ−ＤＣコンバータの出力が制御される。
また、ＤＣ−ＤＣコンバータの制御回路は、定電圧定電流制御型ＤＣ−ＤＣコンバータの構成に適用される。前記複数の制御信号は、ＤＣ−ＤＣコンバータの出力電圧を一定電圧に制御するための一又は複数の電圧制御信号と、ＤＣ−ＤＣコンバータの出力電流を一定電流に制御するための一又は複数の電流制御信号とを有する。即ち、ＤＣ−ＤＣコンバータの出力制御をソフトスタート信号による制御から定電圧制御或いは定電流制御に切り替える際に、その切り替えを時間の遅延なく速やかに行ってＤＣ−ＤＣコンバータの起動時に突入電流が発生することを好適に抑制することができる。
【００３２】
請求項２に記載の発明によれば、前記クランプ回路は、前記複数の誤差増幅回路の出力を互いに接続する複数のクランプ素子よりなる。
【００３７】
請求項３に記載の発明によれば、ＤＣ−ＤＣコンバータは、上記請求項１又は２記載のＤＣ−ＤＣコンバータの制御回路を備えて構成される。このＤＣ−ＤＣコンバータでは、起動時の突入電流の発生は好適に抑制される。
【００３８】
請求項４に記載の発明によれば、電子機器は、上記請求項３に記載のＤＣ−ＤＣコンバータを搭載して構成される。従って、この電子機器のＤＣ−ＤＣコンバータにおいて、起動時の突入電流の発生は好適に抑制される。
【発明の効果】
【００３９】
本発明によれば、複数の制御信号により出力が制御されるＤＣ−ＤＣコンバータの起動時の突入電流の発生を好適に抑制し得るＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータ及びそれを搭載した電子機器を提供することができる。
【発明を実施するための最良の形態】
【００４０】
（第１の実施の形態）
以下、本発明を具体化した第１の実施の形態を図１〜図３に従って説明する。
図３は、電子機器の概略ブロック図である。電子機器１２は、例えばノートパソコン等の携帯型電子機器であって、ＡＣアダプタ１３を接続する接続端子１４を有し、これにはＡＣアダプタ１３からの直流電圧が入力電圧Ｖｉとして供給される。
【００４１】
電子機器１２には、内部回路１５、バッテリＢＴ及びＤＣ−ＤＣコンバータ（以下「ＤＣ−ＤＣ」という）２１が備えている。バッテリＢＴは、複数の二次電池よりなり、ＡＣアダプタ１３の未接続時に内部回路１５へ動作電源電圧を供給するために設けられている。内部回路１５は、電子機器１２の使用者に各種機能を提供するために設けられ、これにはＡＣアダプタ１３からの入力電圧Ｖｉが動作電源電圧として供給されている。ＤＣ−ＤＣ２１は、ＡＣアダプタ１３からの入力電圧Ｖｉに基づいてバッテリＢＴを充電する充電器回路として機能する。
【００４２】
接続端子１４はダイオードＤ２のアノードに接続され、該ダイオードＤ２のカソードは内部回路１５に接続されている。この内部回路１５の接続端子はダイオードＤ３のカソードに接続され、該ダイオードＤ３のアノードはバッテリＢＴに接続されている。２つのダイオードＤ２，Ｄ３は、それぞれ逆流防止回路として機能する。そして、内部回路１５には、ＡＣアダプタ１３からの入力電圧Ｖｉ、又はバッテリＢＴの出力電圧が動作電源電圧として供給される。
【００４３】
ＤＣ−ＤＣ２１には、ＡＣアダプタ１３から入力電圧Ｖｉが供給されている。ＤＣ−ＤＣ２１は、入力電圧Ｖｉを降圧又は昇圧した出力電圧Ｖｏを生成する電圧変換回路であって、該出力電圧ＶｏによりバッテリＢＴが充電される。なお、このようなＤＣ−ＤＣ２１は、電子機器１２に内蔵、若しくはバッテリＢＴとともに一体に構成される電池パックとして同電子機器１２に脱着可能に搭載される。
【００４４】
図１は、上記ＤＣ−ＤＣ２１を説明するための回路図である。なお、同図において、図１２に示す従来例と同様な構成部分については同一符号を付して説明する。
本実施の形態のＤＣ−ＤＣ２１は、降圧方式の定電圧定電流制御型ＤＣ−ＤＣコンバータであって、その出力端子２１ａには上記バッテリＢＴが負荷として接続されている。
【００４５】
ＤＣ−ＤＣ２１は、該ＤＣ−ＤＣ２１の出力値（本実施の形態においては後述する出力電圧Ｖｏ及び出力電流Ｉｏ）をフィードバック制御することで、該ＤＣ−ＤＣ２１全体の制御を行う制御回路２２を有している。この制御回路２２には、ＤＣ−ＤＣ２１の動作の開始／停止を指示するための動作信号ＯＮが入力され、ＤＣ−ＤＣ２１は、この動作信号ＯＮがＨｉｇｈ状態のとき動作し、Ｌｏｗ状態のとき動作を停止するようになっている。
【００４６】
トランジスタＴｒ１は、負荷（バッテリＢＴ）を駆動するためのメインスイッチング用トランジスタとして設けられている。このトランジスタＴｒ１は、本実施の形態においてはＰ型ＭＯＳ−ＦＥＴで構成され、そのゲート端子には該トランジスタＴｒ１をオン／オフ制御する制御回路２２からの駆動信号ＳＧ１が供給され、ソース端子にはＡＣアダプタ１３（図４）からの入力電圧Ｖｉが供給される。このトランジスタＴｒ１のドレイン端子は電圧変換用のチョークコイルＬ１に接続されている。
【００４７】
トランジスタＴｒ２は、トランジスタＴｒ１がオフである期間にオンしてチョークコイルＬ１に蓄えられたエネルギーを放出させるための同期整流用スイッチとして設けられている。このトランジスタＴｒ２は、本実施の形態においてはＮ型ＭＯＳ−ＦＥＴで構成され、そのゲート端子には該トランジスタＴｒ２をオン／オフ制御する制御回路２２からの駆動信号ＳＧ２が供給される。このトランジスタＴｒ２のソース端子はグランドＧＮＤに接続され、ドレイン端子はトランジスタＴｒ１のドレイン端子に接続されている。
【００４８】
トランジスタＴｒ１のドレイン端子は、チョークコイルＬ１及び電流センス抵抗Ｒｓを介して出力端子２１ａに接続されている。電流センス抵抗Ｒｓは、ＤＣ−ＤＣ２１の出力電流Ｉｏを検出するために設けられている。又、トランジスタＴｒ１のドレイン端子は、ダイオード（フライホイールダイオード）Ｄ１のカソードに接続されており、該ダイオードＤ１のアノードはグランドＧＮＤに接続されている。フライホイールダイオードＤ１は、トランジスタＴｒ１がオフである期間にオンして上記チョークコイルＬ１に蓄えられたエネルギーを放出させる。
【００４９】
チョークコイルＬ１と電流センス抵抗Ｒｓとの接続ノードは、ＤＣ−ＤＣ２１の出力を平滑化する平滑用コンデンサＣ１を介してグランドＧＮＤに接続されている。コンデンサＣ２は、制御回路２２に対し外付け接続された素子であり、ＤＣ−ＤＣ２１の動作開始時（起動時）に入力電圧Ｖｉからの突入電流を防止するべく設けられるソフトスタート制御用のコンデンサである。
【００５０】
制御回路２２は、電圧増幅回路３、第１及び第２誤差増幅回路４，５、ＰＷＭ比較回路６、三角波発振回路７、第１及び第２出力回路８，９（Ｄｒｖ１，Ｄｒｖ２）、電源回路１０、及びそれぞれクランプ素子としてのトランジスタＴｒ４，Ｔｒ５を有し、１チップの半導体装置として構成されている。
【００５１】
電源回路１０は、動作信号ＯＮに基づいて制御回路２２全体の電源の供給のオン／オフを制御し、これによりＤＣ−ＤＣ２１全体のオン／オフを制御する。抵抗Ｒ１，Ｒ２は、ＤＣ−ＤＣ１の出力電圧Ｖｏを分圧するための電圧分割抵抗であって、これらの抵抗Ｒ１，Ｒ２により出力電圧Ｖｏを分圧した結果（分圧電圧）は第１誤差増幅回路４の反転入力として与えられる。
【００５２】
第１誤差増幅回路４は、抵抗Ｒ１，Ｒ２により出力電圧Ｖｏを分圧した結果（分圧電圧）と、非反転入力端子に入力される基準電圧ｅ１との差電圧を増幅して出力する。なお、上述した抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏの値が定電圧動作で規定する値（本実施の形態では例えば１２．６Ｖ）となっているときに、その分圧結果（分圧電圧）が第１誤差増幅回路４の非反転入力端子に与えられる基準電圧ｅ１と同じになるように各々抵抗値が設定されている。
【００５３】
電圧増幅回路３は、電流センス抵抗Ｒｓに流れる電流（即ちＤＣ−ＤＣ２１の出力電流Ｉｏ）により発生する該抵抗Ｒｓの両端間の電圧を増幅して出力する。第２誤差増幅回路５は、この電圧増幅回路３の出力電圧と、非反転入力端子に入力される基準電圧ｅ２との差電圧を増幅して出力する。なお、基準電圧ｅ２は、定電流動作で規定する出力電流Ｉｏの値（本実施の形態では例えば３Ａ）に対応して設定されている。
【００５４】
トランジスタＴｒ３は、ＤＣ−ＤＣ２１の停止時にコンデンサＣ２の電荷を放電させてその電位を０Ｖに設定する一方、ＤＣ−ＤＣ２１の動作時にコンデンサＣ２の電荷を充電させてその電位を上昇させるスイッチ回路として機能する。このトランジスタＴｒ３は、本実施の形態においてはＮ型ＭＯＳ−ＦＥＴで構成され、そのゲート端子は電源回路１０に接続され、ソース端子はグランドＧＮＤに接続され、ドレイン端子は定電流回路１１に接続されている。このトランジスタＴｒ３のドレイン端子と定電流回路１１との接続ノードＮｓはコンデンサＣ２を介してグランドＧＮＤに接続されている。
【００５５】
本実施の形態において、トランジスタＴｒ３は、動作信号ＯＮに基づいて電源回路１０によりオン／オフ制御される。詳しくは、動作信号ＯＮによりＤＣ−ＤＣ２１が起動されるとトランジスタＴｒ３はオフされ、該動作信号ＯＮによりＤＣ−ＤＣ２１が停止されるとトランジスタＴｒ３はオンされるようになっている。これにより、コンデンサＣ２は、トランジスタＴｒ３がオンされるＤＣ−ＤＣ２１の停止時に電荷が放電され、トランジスタＴｒ３がオフされるＤＣ−ＤＣ２１の動作時に定電流回路１１により充電される。そして、こうしたコンデンサＣ２の充電に伴って上昇する接続ノードＮｓの電位（即ちコンデンサＣ２の両端間の電圧）がソフトスタート信号ＳＳとして用いられるようになっている。なお、本実施の形態においては、外付け容量であるコンデンサＣ２と、定電流回路１１と、トランジスタＴｒ３とによってソフトスタート回路が構成されている。
【００５６】
クランプ素子としてのトランジスタＴｒ４は、本実施の形態においてはＰＮＰ型バイポーラトランジスタで構成されている。このトランジスタＴｒ４のベース端子は接続ノードＮｓに接続され、コレクタ端子はグランドＧＮＤに接続され、エミッタ端子は第１誤差増幅回路４の出力端子に接続されている。従って、このトランジスタＴｒ４のエミッタ電圧Ｖｅ１は、ベース端子に供給されるソフトスタート信号ＳＳの電圧に同トランジスタＴｒ４のベース−エミッタ間電圧Ｖｂｅ１を加えた電圧となる。
【００５７】
また、同じくクランプ素子としてのトランジスタＴｒ５は、本実施の形態においてはＰＮＰ型バイポーラトランジスタで構成されている。このトランジスタＴｒ５のベース端子は接続ノードＮｓに接続され、コレクタ端子はグランドＧＮＤに接続され、エミッタ端子は第２誤差増幅回路５の出力端子に接続されている。従って、このトランジスタＴｒ５のエミッタ電圧Ｖｅ２は、ベース端子に供給されるソフトスタート信号ＳＳの電圧に同トランジスタＴｒ５のベース−エミッタ間電圧Ｖｂｅ２を加えた電圧となる。なお、本実施の形態においては、これら２つのクランプ素子（トランジスタＴｒ４とトランジスタＴｒ５）によってクランプ回路が構成されている。
【００５８】
ＰＷＭ比較回路６は、１つの反転入力端子と２つの非反転入力端子を有する電圧パルス幅変調回路である。このＰＷＭ比較回路６は、反転入力端子に入力される信号と、２つの非反転入力端子に入力される信号のうち電圧の低いほうの信号とを比較（電圧比較）し、この比較の結果、非反転入力端子に入力される信号が反転入力端子に入力される信号よりも電圧が高いときにパルスを出力する。
【００５９】
詳しくは、ＰＷＭ比較回路６の反転入力端子には、三角波発振回路７から一定の周波数で発振出力される三角波信号ＯＳＣ１が入力される。また、２つの非反転入力端子には、それぞれ制御信号として、第１誤差増幅回路４の出力信号ＥＲＡ１と第２誤差増幅回路５の出力信号ＥＲＡ２とが入力される。
【００６０】
そして、ＰＷＭ比較回路６は、各出力信号ＥＲＡ１，ＥＲＡ２のうち出力信号ＥＲＡ１の電圧が低いときには、該出力信号ＥＲＡ１の電圧と三角波信号ＯＳＣ１の電圧とを比較して、出力信号ＥＲＡ１の電圧が三角波信号ＯＳＣ１の電圧よりも高いときに同出力信号ＥＲＡ１の電圧に応じたパルス幅のパルスを出力する。また、これとは逆に、各出力信号ＥＲＡ１，ＥＲＡ２のうち出力信号ＥＲＡ２の電圧が低いときには、該出力信号ＥＲＡ２の電圧と三角波信号ＯＳＣ１の電圧とを比較して、出力信号ＥＲＡ２の電圧が三角波信号ＯＳＣ１の電圧よりも高いときに同出力信号ＥＲＡ２の電圧に応じたパルス幅のパルスを出力する。
【００６１】
第１出力回路８は、トランジスタＴｒ１を駆動する回路であって、ＰＷＭ比較回路６からパルスが出力されている期間、トランジスタＴｒ１をオンさせる。また、第２出力回路９は、トランジスタＴｒ２を駆動する回路であって、ＰＷＭ比較回路６の出力により制御され、トランジスタＴｒ１がオフである期間、トランジスタＴｒ２をオンさせる。
【００６２】
次に、上記のように構成されたＤＣ−ＤＣ２１の動作を説明する。
図２は、ＤＣ−ＤＣ２１の起動時の動作を示す波形図である。今、時刻ｔ１において、ＤＣ−ＤＣ２１が起動されると、ソフトスタート信号ＳＳの電圧は定電流回路１１によるコンデンサＣ２の充電に伴って０Ｖから徐々に上昇される。
【００６３】
一方、こうした起動時において、ＤＣ−ＤＣ２１の出力電圧Ｖｏは定電圧動作で規定される値（ここでは１２．６Ｖ）よりも十分に小さくなっており、各抵抗Ｒ１，Ｒ２により出力電圧Ｖｏを分圧した結果（分圧電圧）と基準電圧ｅ１との電圧差はほぼ最大まで大きくなっている。しかしながら、このとき本構成によるＤＣ−ＤＣ２１において、第１誤差増幅回路４の出力電圧（ＥＲＡ１）は、こうした電圧差のときに出力される電圧（最大電圧Ｖｍａｘ付近の電圧）とはならず、ソフトスタート信号ＳＳの電圧をもとに出力されるトランジスタＴｒ４のエミッタ電圧Ｖｅ１の値にそれぞれクランプされる。つまり、第１誤差増幅回路４の出力信号ＥＲＡ１は、トランジスタＴｒ４のベース端子に供給されるソフトスタート信号ＳＳの電圧に同トランジスタＴｒ４のベース−エミッタ間電圧Ｖｂｅ１を加えた電圧に制御される。
【００６４】
また同様に、こうした起動時において、ＤＣ−ＤＣ２１の出力電流Ｉｏは定電流動作で規定される値（ここでは３Ａ）よりも十分に小さくなっており、電流センス抵抗Ｒｓの両端間の電圧を増幅して出力する電圧増幅回路３の出力電圧と基準電圧ｅ２との電圧差はほぼ最大まで大きくなっている。しかしながら、このとき本構成によるＤＣ−ＤＣ２１において、第２誤差増幅回路５の出力電圧は、こうした電圧差のときに出力される電圧（最大電圧Ｖｍａｘ付近の電圧）とはならず、ソフトスタート信号ＳＳの電圧をもとに出力されるトランジスタＴｒ５のエミッタ電圧Ｖｅ２の値にそれぞれクランプされる。つまり、第２誤差増幅回路５の出力信号ＥＲＡ２は、トランジスタＴｒ５のベース端子に供給されるソフトスタート信号ＳＳの電圧に同トランジスタＴｒ５のベース−エミッタ間電圧Ｖｂｅ２を加えた電圧に制御される。
【００６５】
従って、ＤＣ−ＤＣ２１の起動時、各誤差増幅回路４，５の出力信号ＥＲＡ１，ＥＲＡ２は、ソフトスタート信号ＳＳの電圧に基づいてそれぞれ０Ｖ（正確にはそれぞれベース−エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２分上昇した電圧）から徐々に上昇する電圧となる。
【００６６】
こうしてソフトスタート信号ＳＳにより各トランジスタＴｒ４，Ｔｒ５のエミッタ電圧Ｖｂｅ１，Ｖｂｅ２にクランプされた第１及び第２誤差増幅回路４，５の出力信号ＥＲＡ１，ＥＲＡ２が、その後、時刻ｔ２において三角波信号ＯＳＣ１の電圧よりも高くなると、ＰＷＭ比較回路６からはパルスが出力されるようになる。なお、このとき具体的には、各誤差増幅回路４，５の出力信号ＥＲＡ１，ＥＲＡ２のうち電圧の低いほうの出力信号によって出力パルスのパルス幅が制御される。そして、この出力パルスによってトランジスタＴｒ１がオン／オフ制御され、これによりトランジスタＴｒ１のオン時間Ｔｏｎ（オン／オフ比）に比例して出力電圧Ｖｏ及び出力電流Ｉｏが上昇するようになる。
【００６７】
その後、時刻ｔ３において、出力電流Ｉｏが定電流動作で規定される値（ここでは３Ａ）に達すると（即ち電圧増幅回路３の出力電圧が基準電圧ｅ２に達すると）、第２誤差増幅回路５の出力信号ＥＲＡ２は、該出力電流Ｉｏを一定電流値（３Ａ）に制御するための制御電圧Ｖｃｔに移行される。ここで、本実施の形態において、出力信号ＥＲＡ２の電圧は、ソフトスタート信号ＳＳの電圧と略同電位の電圧にクランプされていることから、同出力信号ＥＲＡ２は、上記制御電圧Ｖｃｔに速やかに移行されるものとなる。即ち、出力信号ＥＲＡ２の電圧が上記制御電圧Ｖｃｔに移行するまでの間の遅延（図中、ｔ４−ｔ３）は僅かなものとなる。したがって、この期間（起動時）に発生する突入電流は極力抑えられる（実際には突入電流は殆ど発生しない）。
【００６８】
なお、本実施の形態では、起動時のＤＣ−ＤＣ２１の出力制御（具体的にはＰＷＭ比較回路６の出力パルス幅の制御）をソフトスタート信号ＳＳによる制御から定電流制御へ切り替える場合について説明したが、ソフトスタート信号ＳＳによる制御から定電圧制御へ切り替える場合についても同様に突入電流の発生を抑えることが可能である。
【００６９】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）ＤＣ−ＤＣ２１の起動時に、第１及び第２誤差増幅回路４，５の出力信号ＥＲＡ１，ＥＲＡ２をソフトスタート信号ＳＳの電圧と略同じ電圧にクランプするトランジスタＴｒ４，Ｔｒ５（クランプ素子）を制御回路２２に備えた。これにより、起動時においてＤＣ−ＤＣ２１の出力制御（ＰＷＭ制御）をソフトスタート信号ＳＳによる制御から出力信号ＥＲＡ２による定電流制御（若しくは、出力信号ＥＲＡ１による定電圧制御）に切り替える際に突入電流が発生することを抑制することができる。
【００７０】
（２）本実施の形態では、ＤＣ−ＤＣ２１の起動時の出力制御をソフトスタート信号ＳＳによる制御から定電流制御に移行させる際には、時間の遅延を招くことなく速やかに移行させることができる。
【００７１】
（３）本実施の形態では、クランプ素子として機能する２つのトランジスタＴｒ４，Ｔｒ５にて構成されるクランプ回路を従来の構成に対し追加する構成である。従って、起動時の突入電流を抑制することのできる制御性に優れたＤＣ−ＤＣ２１の制御回路２２をコストの上昇を極力抑えて簡素な構成で実現することができる。
【００７２】
（４）本実施の形態では、電子機器１２等に搭載されるバッテリＢＴを充電するための充電器回路を、起動時の突入電流の発生を抑制することのできるＤＣ−ＤＣ２１によって構成することができる。
【００７３】
（第２の実施の形態）
以下、本発明を具体化した第２の実施の形態を上記第１の実施の形態との相違点を中心に図４に従って説明する。なお、第１の実施の形態と同様な構成部分については同一符号を付して説明する。
【００７４】
同図に示すこの第２の実施の形態のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ）３１は、制御回路３２に備えられるクランプ回路（具体的にはそれを構成するクランプ素子）をそれぞれトランジスタＴｒ４，Ｔｒ５（図１）に替えてダイオードＤ４，Ｄ５で構成した点が第１の実施の形態と異なり、その他の構成は第１の実施の形態と同じである。
【００７５】
各ダイオードＤ４，Ｄ５は、本実施の形態においてはショットキーバリアダイオードで構成されており、それらのカソードは定電流回路１１とトランジスタＴｒ３との接続ノードＮｓに接続されている。また、ダイオードＤ４のアノードは第１誤差増幅回路４の出力端子に接続され、ダイオードＤ５のアノードは第２誤差増幅回路５の出力端子に接続されている。
【００７６】
この構成では、ＤＣ−ＤＣ３１の起動時、第１及び第２誤差増幅回路４，５の出力信号ＥＲＡ１，ＥＲＡ２は、ソフトスタート信号ＳＳの電圧からそれぞれ各ダイオードＤ４，Ｄ５の閾値電圧分上昇した電圧にクランプされる。従って、このようにクランプ回路（クランプ素子）をそれぞれダイオードＤ４，Ｄ５で構成しても、第１の実施の形態と同様の効果を奏するものとなる。
【００７７】
（第３の実施の形態）
以下、本発明を具体化した第３の実施の形態を上記第２の実施の形態との相違点を中心に図５に従って説明する。なお、第２の実施の形態と同様な構成部分については同一符号を付して説明する。
【００７８】
同図に示すこの第３の実施の形態のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ）４１は、第２の実施の形態における降圧方式のＤＣ−ＤＣ３１（図４）を昇降圧方式の構成に変更したものであり、その他の構成は第２の実施の形態と同じである。
【００７９】
詳しくは、本実施の形態のＤＣ−ＤＣ４１は、第２の実施の形態のＤＣ−ＤＣ３１に、トランジスタＴｒ６，Ｔｒ７と、これら各トランジスタＴｒ６，Ｔｒ７をＰＷＭ比較回路６からの出力パルスに基づいて駆動（オン／オフ制御）する第３及び第４出力回路４３，４４（Ｄｒｖ３，Ｄｒｖ４）を新たな構成要素として追加したものである。なお、本実施の形態の制御回路４２は、第３及び第４出力回路４３，４４を新たに備える他は、第２の実施の形態の制御回路３２と同様に構成されている。
【００８０】
トランジスタＴｒ６，Ｔｒ７は、それぞれＮ型ＭＯＳ−ＦＥＴ、Ｐ型ＭＯＳ−ＦＥＴで構成されている。トランジスタＴｒ７はチョークコイルＬ１と電流センス抵抗Ｒｓとの間に直列に設けられ、トランジスタＴｒ６はドレイン端子がトランジスタＴｒ７とチョークコイルＬ１との接続点に接続され、ソース端子がグランドＧＮＤに接続されて設けられている。トランジスタＴｒ７は、第４出力回路４４からの駆動信号ＳＧ４によってオン／オフ制御され、トランジスタＴｒ６は、第３出力回路４３からの駆動信号ＳＧ３によって、トランジスタＴｒ７がオフである期間にオンとなるようにオン／オフ制御される。このような構成とすれば、昇降圧方式のＤＣ−ＤＣ４１において上記第２の実施の形態で奏する効果と同様の効果を奏するものとなる。
【００８１】
（第４の実施の形態）
以下、本発明を具体化した第４の実施の形態を上記第１の実施の形態との相違点を中心に図６に従って説明する。なお、第１の実施の形態と同様な構成部分については同一符号を付して説明する。
【００８２】
同図に示すこの第４の実施の形態のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ）５１は、第１の実施の形態における第１及び第２誤差増幅回路４，５（図１）をそれぞれ３入力構成の誤差増幅回路（第１及び第２誤差増幅回路５３，５４）に変更し、それらにソフトスタート信号ＳＳを入力する構成としたものである。
【００８３】
第１及び第２誤差増幅回路５３，５４は、１つの反転入力端子と２つの非反転入力端子とを有する電圧増幅回路であり、各非反転入力端子に入力される信号のうち電圧の低いほうの信号と反転入力端子に入力される信号との差電圧を増幅して出力するものである。
【００８４】
具体的には、第１誤差増幅回路５３の反転入力端子には抵抗Ｒ１，Ｒ２により出力電圧Ｖｏを分圧した分圧電圧が入力され、２つの非反転入力端子のうち一方には基準電圧ｅ１が入力され、他方にはソフトスタート信号ＳＳが入力されるようになっている。また、第２誤差増幅回路５４の反転入力端子には電流センス抵抗Ｒｓの両端間の電圧を増幅して出力する電圧増幅回路３の出力電圧が入力され、２つの非反転入力端子のうち一方には基準電圧ｅ２が入力され、他方にはソフトスタート信号ＳＳが入力されるようになっている。
【００８５】
これらの各誤差増幅回路５３，５４の出力端子の間には、それぞれクランプ素子としてのダイオードＤ６とダイオードＤ７とが設けられている。各ダイオードＤ６，Ｄ７は、本実施の形態においてはショットキーバリアダイオードで構成され、ダイオードＤ６のカソードは第１誤差増幅回路５３の出力端子に接続され、該ダイオードＤ６のアノードは第２誤差増幅回路５４の出力端子に接続されている。また、ダイオードＤ７のカソードは第２誤差増幅回路５４の出力端子に接続され、該ダイオードＤ７のアノードは第１誤差増幅回路５３の出力端子に接続されている。
【００８６】
このように構成されたＤＣ−ＤＣ５１の制御回路５２において、第１誤差増幅回路５３に入力されるソフトスタート信号ＳＳの電圧が基準電圧ｅ１より低い間は、ＤＣ−ＤＣ５１の出力電圧Ｖｏはソフトスタート信号ＳＳの電圧に基づいて制御される。同様に、第２誤差増幅回路５４に入力されるソフトスタート信号ＳＳの電圧が基準電圧ｅ２より低い間は、ＤＣ−ＤＣ５１の出力電流Ｉｏはソフトスタート信号ＳＳの電圧に基づいて制御される。
【００８７】
従って、本実施の形態において、ＤＣ−ＤＣ５１の出力電圧Ｖｏ及び出力電流Ｉｏはそれぞれ０Ｖ及び０Ａから徐々に上昇するように制御される。そして、ソフトスタート信号ＳＳの電圧が基準電圧ｅ１よりも高くなると、第１誤差増幅回路５３は、抵抗Ｒ１，Ｒ２により出力電圧Ｖｏを分圧した分圧電圧と基準電圧ｅ１との差電圧を増幅するように動作する。また、ソフトスタート信号ＳＳの電圧が基準電圧ｅ２よりも高くなると、第２誤差増幅回路５４は、電圧増幅回路３の出力電圧と基準電圧ｅ２との差電圧を増幅するように動作する。
【００８８】
ところで、このようなＤＣ−ＤＣ５１をバッテリＢＴの充電器回路として用いた場合、ソフトスタート信号ＳＳの電圧上昇に伴って出力電圧Ｖｏは徐々に増加していくが、出力電流Ｉｏは上記出力電圧ＶｏがバッテリＢＴの電池電圧を超えるまでは略０Ａのままとなる。従って、出力電圧ＶｏがバッテリＢＴの電池電圧を超えて電流センス抵抗Ｒｓに充電電流（即ち出力電流Ｉｏ）が流れ始め、該出力電流Ｉｏが基準電圧ｅ２で規定される値（例えば３Ａ）となるまでは、第２誤差増幅回路５４の出力信号ＥＲＡ１２は最大電圧値となっている。
【００８９】
しかしながら、本実施の形態では、このとき第２誤差増幅回路５４の出力信号ＥＲＡ１２は、ダイオードＤ７（クランプ素子）によって第１誤差増幅回路５３の出力信号ＥＲＡ１１から同ダイオードＤ７の閾値電圧分上昇した電圧にクランプされる。ここで、この第１誤差増幅回路５３の出力信号ＥＲＡ１１は、ソフトスタート信号ＳＳの電圧が基準電圧ｅ１に達するまでは最小電圧値となり、該ソフトスタート信号ＳＳの電圧が基準電圧ｅ１よりも高くなると、上記したように出力電圧Ｖｏの分圧電圧と基準電圧ｅ１との差電圧を増幅して得られる電圧値となる。このため、ＤＣ−ＤＣ５１の起動時において定電流制御に移行する際に第２誤差増幅回路５４の出力信号ＥＲＡ１２が最大電圧値となることはない。従って、本実施の形態によれば、第１の実施の形態と同様、定電流制御への切り替えを極力時間の遅延なく速やかに行って、突入電流の発生を抑制することができる。
【００９０】
（第５の実施の形態）
以下、本発明を具体化した第５の実施の形態を上記第１の実施の形態との相違点を中心に図７に従って説明する。なお、第１の実施の形態と同様な構成部分については同一符号を付して説明する。
【００９１】
同図に示すこの第５の実施の形態のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ）６１は、第１の実施の形態におけるスイッチング方式のＤＣ−ＤＣ２１（図１）をリニアレギュレータ方式（降圧式）の構成としたものである。
【００９２】
このＤＣ−ＤＣ６１の制御回路６２において、定電流回路１１とトランジスタＴｒ３との接続ノードＮｓにはダイオードＤ８のカソードが接続され、該ダイオードＤ８のアノードは定電流回路６３に接続されている。また、第１誤差増幅回路４の出力端子にはダイオードＤ９のカソードが接続され、該ダイオードＤ９のアノードは定電流回路６３に接続されている。また、第２誤差増幅回路５の出力端子にはダイオードＤ１０のカソードが接続され、該ダイオードＤ１０のアノードは定電流回路６３に接続されている。これらの各ダイオードＤ８〜Ｄ１０は、本実施の形態においてはショットキーバリアダイオードで構成されている。なお、この制御回路６２において、トランジスタＴｒ３は、図示しない外部信号によって、上記第１の実施の形態と同様、ＤＣ−ＤＣ６１の起動時にオフ、ＤＣ−ＤＣ６１の停止時にオンとなるようオン／オフ制御される。
【００９３】
トランジスタＴｒ８は、ＮＰＮ型バイポーラトランジスタにより構成される制御トランジスタであって、そのベース端子は上記定電流回路６３と各ダイオードＤ８〜Ｄ１０との接続ノードＮｃに接続され、エミッタ端子はグランドＧＮＤに接続され、コレクタ端子はトランジスタＴｒ１のゲート端子に接続されている。このトランジスタＴｒ８は、接続ノードＮｃの電圧レベルに応じてトランジスタＴｒ１を駆動することによりＤＣ−ＤＣ６１の出力を連続的に制御する。
【００９４】
このようなＤＣ−ＤＣ６１において、ダイオードＤ８はクランプ素子として動作し、ＤＣ−ＤＣ６１の起動時、接続ノードＮｃの電圧はソフトスタート信号ＳＳの電圧からダイオードＤ８の閾値電圧分上昇した値にクランプされる。従って、こうしたリニアレギュレータ方式のＤＣ−ＤＣ６１としても、第１の実施の形態と同様の効果を奏する。
【００９５】
（第６の実施の形態）
以下、本発明を具体化した第６の実施の形態を上記第２の実施の形態との相違点を中心に図８に従って説明する。なお、第２の実施の形態と同様な構成部分については同一符号を付して説明する。
【００９６】
この第６の実施の形態のＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ）７１は、バッテリＢＴ（二次電池）の負極側電位を制御する構成としたものである。即ち、図８において、ＤＣ−ＤＣ７１の出力端子７１ａはバッテリＢＴ（図８では省略）の負極側端子に接続されており、第１誤差増幅回路４は、同バッテリＢＴの負極電圧を検出してその負極電圧（具体的にはその分圧電圧）と基準電圧ｅ１との差電圧を増幅して出力するものとなっている。
【００９７】
なお、本実施の形態において、第１及び第２誤差増幅回路４，５の出力信号ＥＲＡ１，ＥＲＡ２をソフトスタート信号ＳＳの電圧でクランプするクランプ回路（クランプ素子）は、上記第２の実施の形態と同様、ダイオードＤ４，Ｄ５で構成されている。このように負極充電制御方式のＤＣ−ＤＣ７１としても、第２の実施の形態と同様の効果を奏するものとなる。
【００９８】
（第７の実施の形態）
以下、本発明を具体化した第７の実施の形態を図９及び図１０に従って説明する。この第７の実施の形態は、上記各実施の形態で説明したクランプ回路（具体的にはそれを構成するクランプ素子）を、ＡＣアダプタ１３（図３）に設けられる定電圧定電流制御型のＡＣ−ＤＣコンバータに備えた例について説明するものである。なお、上記各実施の形態と同様な構成部分については同一符号を付して説明する。
【００９９】
図９に示すように、ＡＣ−ＤＣコンバータ（以下「ＡＣ−ＤＣ」）８１は、第１整流回路８２、電圧変換回路８３、第２整流回路８４及び出力制御回路８５を備えて構成されている。
【０１００】
第１整流回路８２は、ダイオードＤ１１〜Ｄ１４からなるブリッジダイオードとコンデンサＣ１１とから構成されており、交流電源ＡＣからの交流電圧はこの第１整流回路８２によって直流電圧に変換される。電圧変換回路８３は、トランス（変圧器）ＴＳとドライブ回路８６とから構成され、ドライブ回路８６は、出力制御回路８５からのフィードバック制御に基づいてメインスイッチング用トランジスタＴｒ１１をオン／オフ制御する。なお、このトランジスタＴｒ１１はＮ型ＭＯＳ−ＦＥＴで構成されている。第２整流回路８４は、整流用のダイオードＤ１５とコンデンサＣ１２とから構成されており、トランスＴＳを介して伝達された電圧を平滑化して出力制御回路８５へ伝達する。
【０１０１】
出力制御回路８５は、制御回路８７と電流センス抵抗Ｒｓとから構成されている。制御回路８７は、ＡＣ−ＤＣ８１の出力電圧Ｖｏ及び電流センス抵抗Ｒｓに流れる電流（出力電流Ｉｏ）により発生する該抵抗Ｒｓの両端間の電圧を検出し、これらの検出結果に基づいて生成した各制御信号を上記電圧変換回路８３のドライブ回路８６に出力する。なお、出力制御回路８５と電圧変換回路８３との間（具体的には制御回路８７とドライブ回路８６との間）は、フォトカプラ８８（フォトダイオードとフォトトランジスタとから構成される）を介して接続されている。
【０１０２】
図１０は、ドライブ回路８６及び制御回路８７の詳細構成を示す回路図である。
制御回路８７は、電圧増幅回路９１と、第１及び第２誤差増幅回路９２，９３とを有して構成されている。第１誤差増幅回路９２は、ＡＣ−ＤＣ８１の出力電圧Ｖｏと基準電圧ｅ１１との差電圧を増幅して出力し、第２誤差増幅回路９３は、上記電流センス抵抗Ｒｓの両端間の電圧を増幅して出力する電圧増幅回路９１の出力電圧と基準電圧ｅ１２との差電圧を増幅して出力する。なお、基準電圧ｅ１１，ｅ１２は、定電圧動作及び定電流動作で規定される出力電圧Ｖｏの値及び出力電流Ｉｏの値に対応してそれぞれ設定される。これら各誤差増幅回路９２，９３の出力信号ＥＲＡ１，ＥＲＡ２は、それぞれフォトカプラ８８ａ，８８ｂを介して複数の制御信号としてドライブ回路８６に入力される。
【０１０３】
ドライブ回路８６は、ＰＷＭ比較回路６と、三角波発振回路７と、出力回路９４と、クランプ回路を構成するそれぞれクランプ素子としてのトランジスタＴｒ１２，Ｔｒ１３と、ソフトスタート回路を構成する定電流回路１１，トランジスタＴｒ３，コンデンサＣ２とを有して構成されている。なお、コンデンサＣ２は外付け素子として設けられる。このようなドライブ回路８６は１チップの半導体装置として構成される。
【０１０４】
このドライブ回路８６において、トランジスタＴｒ１２，Ｔｒ１３は、それぞれＮＰＮ型バイポーラトランジスタにより共通エミッタ接続して設けられており、それらの各ベース端子にはソフトスタート信号ＳＳが入力され、各エミッタ端子はグランドＧＮＤに接続されている。そして、トランジスタＴｒ１２のコレクタ端子はフォトカプラ８８ｂを介して第１誤差増幅回路９２の出力端子と接続され、トランジスタＴｒ１３のコレクタ端子はフォトカプラ８８ａを介して第２誤差増幅回路９３の出力端子と接続されている。なお、これらトランジスタＴｒ１２，Ｔｒ１３は、第１の実施の形態と同様、ＰＮＰ型バイポーラトランジスタによりエミッタフォロワ接続して設けられるものであってもよい。このドライブ回路８６のその他の構成については、上記第１の実施の形態における制御回路２２（図１）とほぼ同様な構成であるため、ここでは詳細な説明については省略する。
【０１０５】
即ち、ＰＷＭ比較回路６は、２つの非反転入力端子に入力される上記各出力信号ＥＲＡ１，ＥＲＡ２のうち電圧の低いほうの信号と、反転入力端子に入力される三角波信号ＯＳＣ１とに基づいて電圧パルス幅変調を行い、それにより生成したパルスを出力回路９４に出力する。出力回路９４は、このＰＷＭ比較回路６から出力されるパルスに基づいてメインスイッチング用トランジスタＴｒ１１（図９）をオン／オフ駆動する。
【０１０６】
このように構成されたＡＣ−ＤＣ８１では、上記第１の実施の形態のＤＣ−ＤＣ２１（図１）と同様、その起動時に、各誤差増幅回路９２，９３の出力信号ＥＲＡ１，ＥＲＡ２がそれぞれクランプ素子として機能するトランジスタＴｒ１２，Ｔｒ１３によってソフトスタート信号ＳＳの電圧と略同じ電圧にクランプされる。これにより、ＡＣ−ＤＣ８１の起動時の突入電流を抑制することができる。
【０１０７】
（第８の実施の形態）
以下、本発明を具体化した第８の実施の形態を上記第７の実施の形態との相違点を中心に図１１に従って説明する。なお、第７の実施の形態と同様な構成部分については同一符号を付して説明する。
【０１０８】
同図に示すこの第８の実施の形態のＡＣ−ＤＣ１０１は、上記第７の実施の形態で説明したＡＣ−ＤＣ９１（図１０参照）の制御回路８７及びドライブ回路８６をそれぞれ制御回路１０２及びドライブ回路１０３に変更し、それらを１つのフォトカプラ１０４によって接続したものである。その他の構成は第７の実施の形態と同じである。
【０１０９】
図１１に示すように、制御回路１０２は、上記制御回路８７（図１０）に定電流回路１０５とトランジスタＴｒ１４，Ｔｒ１５（それぞれＰＮＰ型バイポーラトランジスタ）を新たな構成要素として追加した構成であり、第１及び第２誤差増幅回路９２，９３の出力信号ＥＲＡ１，ＥＲＡ２を合成した値がフォトカプラ１０４を介してドライブ回路１０３に入力されるようになっている。
【０１１０】
ドライブ回路１０３は、１チップの半導体装置として構成され、上記ドライブ回路８６（図１０）とほぼ同様な構成となっている。変更点は、クランプ回路を１つのトランジスタＴｒ１６によって構成した点であり、このトランジスタＴｒ１６は、上記第７の実施の形態と同様、ＮＰＮ型バイポーラトランジスタによって構成されている。このような構成とすれば、第７の実施の形態と同様な効果を奏するとともに、フォトカプラを１つにするができるためクランプ回路を１つのトランジスタＴｒ１６（クランプ素子）により構成することができ、回路規模を削減することができる。
【０１１１】
尚、上記各実施の形態は、以下の態様（変形例）で実施してもよい。
・第１の実施の形態では、トランジスタＴｒ４，Ｔｒ５（クランプ素子）を制御回路２２内に設けたが、この制御回路２２に外付け素子として設けもよい。この構成では、既存の回路を利用することができる。また同様に、他の実施の形態においても、クランプ素子をそれぞれの制御回路に外付け素子として設けてもよい。
【０１１２】
・各実施の形態では、それぞれ制御回路に設けられているクランプ素子としてのバイポーラトランジスタをダイオードに替えてもよい。また、この反対に、それぞれ制御回路に設けられているクランプ素子としてのダイオードをバイポーラトランジスタに替えてもよい。このようにしても同様な機能を果たすことは言うまでもない。
【０１１３】
・各実施の形態では、定電圧定電流制御型のＤＣ−ＤＣコンバータ或いはＡＣ−ＤＣコンバータについて説明したが、この制御形態に限られるものではない。即ち、本発明は、２入力以上の制御信号（電圧制御信号又は電流制御信号）によってその出力が制御されるＤＣ−ＤＣコンバータ或いはＡＣ−ＤＣコンバータに広く適用することができる。
【０１１４】
・第１〜第３、第６及び第７の実施の形態において、それぞれ第１誤差増幅回路の出力端子及び第２誤差増幅回路の出力に個別に接続されているクランプ素子（バイポーラトランジスタ又はダイオード）を、各誤差増幅回路の出力に共通に設けられる１つのクランプ素子としてもよい。この構成とするには、第８の実施の形態と同様にして、各誤差増幅回路の出力を１つの定電流回路によって合成し、その出力電圧を１つのクランプ素子によってソフトスタート信号ＳＳの電圧にクランプするようにすればよい。
【０１１５】
上記各実施の形態及び上記各変形例から把握できる本発明の技術的思想を以下に記載する。
（付記１）複数の制御信号によりＤＣ−ＤＣコンバータの出力を制御するＤＣ−ＤＣコンバータの制御回路において、
前記ＤＣ−ＤＣコンバータの出力をフィードバックして得られた電圧と所定の基準電圧との誤差に基づいて前記複数の制御信号を各々制御すべき出力値に対応して生成する複数の誤差増幅回路と、
前記ＤＣ−ＤＣコンバータの起動時の出力を前記複数の制御信号よりも低電位の電圧で制御するためのソフトスタート信号を生成するソフトスタート回路と、
前記ＤＣ−ＤＣコンバータの起動時に、前記複数の制御信号を前記ソフトスタート信号の電圧と略同じ電圧にクランプするクランプ回路と、
を備えることを特徴とするＤＣ−ＤＣコンバータの制御回路。
（付記２）前記クランプ回路は、前記ＤＣ−ＤＣコンバータの起動後、該ＤＣ−ＤＣコンバータの出力が前記複数の制御信号のうちの何れかによって制御されるまで、前記複数の制御信号を前記ソフトスタート信号の電圧と略同じ電圧にクランプする、付記１記載のＤＣ−ＤＣコンバータの制御回路。
（付記３）前記クランプ回路は、前記複数の誤差増幅回路の出力に個別に接続される複数のクランプ素子よりなる、付記１又は２記載のＤＣ−ＤＣコンバータの制御回路。
（付記４）前記クランプ回路は、前記複数の誤差増幅回路の出力に共通に接続される１つのクランプ素子よりなる、付記１又は２記載のＤＣ−ＤＣコンバータの制御回路。
（付記５）前記クランプ素子は、エミッタフォロワ接続されるＰＮＰ型バイポーラトランジスタにより構成され、前記ソフトスタート信号をベース端子に入力し、コレクタ端子を接地電位に接続し、エミッタ端子を前記誤差増幅回路の出力端子に接続してなる、付記３又は４記載のＤＣ−ＤＣコンバータの制御回路。
（付記６）前記クランプ素子は、共通エミッタ接続されるＮＰＮ型バイポーラトランジスタにより構成され、前記ソフトスタート信号をベース端子に入力し、エミッタ端子を接地電位に接続し、コレクタ端子を前記誤差増幅回路の出力端子に接続してなる、付記３又は４記載のＤＣ−ＤＣコンバータの制御回路。
（付記７）前記クランプ素子は、ダイオードにより構成され、アノードを前記誤差増幅回路の出力端子に接続し、カソードを前記ソフトスタート信号の電圧電位に接続してなる、付記３又は４記載のＤＣ−ＤＣコンバータの制御回路。
（付記８）三角波信号を出力する三角波発振回路と、前記複数の制御信号及び前記ソフトスタート信号のうち最も低電位の信号と前記三角波信号とに基づいてパルス幅変調による電圧制御を行うＰＷＭ比較回路とを備えており、
前記ＤＣ−ＤＣコンバータは、前記ＰＷＭ比較回路から出力されるパルスによりメインスイッチング用トランジスタのオン／オフ比を制御して前記ＤＣ−ＤＣコンバータの出力を制御するスイッチング方式のＤＣ−ＤＣコンバータである、付記１乃至７のいずれか一記載のＤＣ−ＤＣコンバータの制御回路。
（付記９）前記ＤＣ−ＤＣコンバータは、前記複数の制御信号及び前記ソフトスタート信号に基づいて制御トランジスタを駆動し出力を連続的に制御するリニアレギュレータ方式のＤＣ−ＤＣコンバータである、付記１乃至７のいずれか一記載のＤＣ−ＤＣコンバータの制御回路。
（付記１０）前記ＤＣ−ＤＣコンバータは、前記複数の制御信号及び前記ソフトスタート信号に基づいて、入力電圧を降圧した出力電圧を生成する降圧方式のＤＣ−ＤＣコンバータである、付記１乃至９のいずれか一記載のＤＣ−ＤＣコンバータの制御回路。
（付記１１）前記ＤＣ−ＤＣコンバータは、前記複数の制御信号及び前記ソフトスタート信号に基づいて、入力電圧を降圧又は昇圧した出力電圧を生成する昇降圧方式のＤＣ−ＤＣコンバータである、付記１乃至８のいずれか一記載のＤＣ−ＤＣコンバータの制御回路。
（付記１２）前記ＤＣ−ＤＣコンバータは、該ＤＣ−ＤＣコンバータの出力電圧を一定電圧に制御するための一又は複数の電圧制御信号と、該ＤＣ−ＤＣコンバータの出力電流を一定電流に制御するための一又は複数の電流制御信号と、を前記複数の制御信号として有する定電圧定電流制御型のＤＣ−ＤＣコンバータである、付記１乃至１１のいずれか一記載のＤＣ−ＤＣコンバータの制御回路。
（付記１３）前記ＤＣ−ＤＣコンバータは、前記複数の制御信号により制御された出力に基づいて二次電池の正極側電位又は負極側電位を制御する充電器である、付記１乃至１２のいずれか一記載のＤＣ−ＤＣコンバータの制御回路。
（付記１４）複数の制御信号により出力が制御されるＤＣ−ＤＣコンバータ又はＡＣ−ＤＣコンバータを構成するために用いられる半導体装置であって、
前記ＤＣ−ＤＣコンバータ又は前記ＡＣ−ＤＣコンバータの出力をフィードバックして得られた電圧と所定の基準電圧との誤差に基づいて、前記複数の制御信号を各々制御すべき出力値に対応して生成する複数の誤差増幅回路と、
外付け素子として接続されたコンデンサの電荷を前記ＤＣ−ＤＣコンバータ又は前記ＡＣ−ＤＣコンバータの動作時に充電させて同コンデンサの両端間の電圧を持つソフトスタート信号を生成し、前記ＤＣ−ＤＣコンバータ又は前記ＡＣ−ＤＣコンバータの起動時の出力を前記複数の制御信号よりも低電位の前記ソフトスタート信号の電圧で制御するためのソフトスタート回路と、
前記ＤＣ−ＤＣコンバータ又は前記ＡＣ−ＤＣコンバータの起動時に、前記複数の制御信号を前記ソフトスタート信号の電圧と略同じ電圧にクランプするクランプ回路と、
を備えることを特徴とする半導体装置。
（付記１５）付記１乃至１３のいずれか一記載のＤＣ−ＤＣコンバータの制御回路を備えてなるＤＣ−ＤＣコンバータ。
（付記１６）付記１５記載のＤＣ−ＤＣコンバータと、そのＤＣ−ＤＣコンバータによって充電されるバッテリとを具備してなる電池パック。
（付記１７）付記１５記載のＤＣ−ＤＣコンバータを搭載してなる電子機器。
（付記１８）複数の制御信号によりＤＣ−ＤＣコンバータの出力を制御するＤＣ−ＤＣコンバータの制御方法において、
複数の誤差増幅回路により、各々制御すべき出力値をフィードバックして得られた電圧と所定の基準電圧との誤差に基づいて前記複数の制御信号を生成し、
ソフトスタート回路により、前記ＤＣ−ＤＣコンバータの起動時の出力を前記複数の制御信号よりも低電位の電圧で制御するためのソフトスタート信号を生成し、
クランプ回路により、前記ＤＣ−ＤＣコンバータの起動時に前記複数の制御信号を前記ソフトスタート信号の電圧と略同じ電圧にクランプするようにした、
ことを特徴とするＤＣ−ＤＣコンバータの制御方法。
（付記１９）前記クランプ回路は、前記ＤＣ−ＤＣコンバータの起動後、該ＤＣ−ＤＣコンバータの出力が前記複数の制御信号のうちの何れかによって制御されるまで、前記複数の制御信号を前記ソフトスタート信号の電圧と略同じ電圧にクランプする、付記１８記載のＤＣ−ＤＣコンバータの制御方法。
（付記２０）前記クランプ回路は、前記複数の誤差増幅回路の出力に個別に接続される複数のクランプ素子よりなる、付記１８又は１９記載のＤＣ−ＤＣコンバータの制御方法。
（付記２１）前記クランプ回路は、前記複数の誤差増幅回路の出力に共通に接続される１つのクランプ素子よりなる、付記１８又は１９記載のＤＣ−ＤＣコンバータの制御方法。
（付記２２）三角波信号を出力する三角波発振回路と、前記複数の制御信号及び前記ソフトスタート信号のうち最も低電位の信号と前記三角波信号とに基づいてパルス幅変調による電圧制御を行うＰＷＭ比較回路とを備えており、
前記ＤＣ−ＤＣコンバータは、前記ＰＷＭ比較回路から出力されるパルスによりメインスイッチング用トランジスタのオン／オフ比を制御して前記ＤＣ−ＤＣコンバータの出力を制御するスイッチング方式のＤＣ−ＤＣコンバータである、付記１８乃至２１のいずれか一記載のＤＣ−ＤＣコンバータの制御方法。
（付記２３）前記ＤＣ−ＤＣコンバータは、該ＤＣ−ＤＣコンバータの出力電圧を一定電圧に制御するための一又は複数の電圧制御信号と、該ＤＣ−ＤＣコンバータの出力電流を一定電流に制御するための一又は複数の電流制御信号と、を前記複数の制御信号として有する定電圧定電流制御型のＤＣ−ＤＣコンバータである、付記１８乃至２２のいずれか一記載のＤＣ−ＤＣコンバータの制御方法。
（付記２４）前記ＤＣ−ＤＣコンバータは、前記複数の制御信号により制御された出力に基づいて二次電池の正極側電位又は負極側電位を制御する充電器である、付記１８乃至２３のいずれか一記載のＤＣ−ＤＣコンバータの制御方法。
【図面の簡単な説明】
【０１１６】
【図１】第１の実施の形態のＤＣ−ＤＣコンバータの回路図。
【図２】図１のＤＣ−ＤＣコンバータの動作波形図。
【図３】図１のＤＣ−ＤＣコンバータを搭載した電子機器のブロック図。
【図４】第２の実施の形態のＤＣ−ＤＣコンバータの回路図。
【図５】第３の実施の形態のＤＣ−ＤＣコンバータの回路図。
【図６】第４の実施の形態のＤＣ−ＤＣコンバータの回路図。
【図７】第５の実施の形態のＤＣ−ＤＣコンバータの回路図。
【図８】第６の実施の形態のＤＣ−ＤＣコンバータの回路図。
【図９】第７の実施の形態のＡＣ−ＤＣコンバータの全体構成を示す回路図。
【図１０】図９のＡＣ−ＤＣコンバータの具体的構成を示す回路図。
【図１１】第８の実施の形態のＡＣ−ＤＣコンバータの回路図。
【図１２】従来のＤＣ−ＤＣコンバータの回路図。
【図１３】ＤＣ−ＤＣコンバータの定電圧動作時における波形図。
【図１４】ＤＣ−ＤＣコンバータの定電流動作時における波形図。
【図１５】図１２のＤＣ−ＤＣコンバータの動作波形図。
【符号の説明】
【０１１７】
Ｖｏ  出力電圧
Ｉｏ  出力電流
ＳＳ  ソフトスタート信号
ＯＳＣ１  三角波信号
ｅ１，ｅ２、ｅ１１，ｅ１２  基準電圧
Ｃ２  ソフトスタート回路を構成するコンデンサ
ＥＲＡ１，ＥＲＡ２  第１及び第２誤差増幅回路の出力信号（複数の制御信号）
Ｔｒ４，Ｔｒ５、Ｔｒ１２，Ｔｒ１３、Ｔｒ１６  クランプ回路を構成するバイポーラトランジスタ（クランプ素子）
Ｄ４，Ｄ５、Ｄ６，Ｄ７、Ｄ８  クランプ回路を構成するダイオード（クランプ素子）
Ｔｒ１、Ｔｒ１１  メインスイッチング用トランジスタ
４，５、５３，５４、９２，９３  第１及び第２誤差増幅回路（複数の誤差増幅回路）
６  ＰＷＭ比較回路
７  三角波発振回路
２１、３１、４１、５１、６１、７１  ＤＣ−ＤＣコンバータ
２２、３２、４２、５２、６２、７２  ＤＣ−ＤＣコンバータの制御回路
８１、１０１  ＡＣ−ＤＣコンバータ
【図１】
0004652726.tif 000002
【図２】
0004652726.tif 000003
【図３】
0004652726.tif 000004
【図４】
0004652726.tif 000005
【図５】
0004652726.tif 000006
【図６】
0004652726.tif 000007
【図７】
0004652726.tif 000008
【図８】
0004652726.tif 000009
【図９】
0004652726.tif 000010
【図１０】
0004652726.tif 000011
【図１１】
0004652726.tif 000012
【図１２】
0004652726.tif 000013
【図１３】
0004652726.tif 000014
【図１４】
0004652726.tif 000015
【図１５】
0004652726.tif 000016