(57)【特許請求の範囲】
【請求項１】
力率改善回路部とＤＣ−ＤＣコンバータがカスケードに組み合わされるスイッチング電源装置であり、
前記ＤＣ−ＤＣコンバータは、前記力率改善回路部の出力に接続された、第一のスイッチ素子と第一のダイオードおよび第一のコンデンサの並列回路と第二のスイッチ素子と第二のダイオードおよび第二のコンデンサの並列回路の直列回路と、一方の端子が前記力率改善回路部の出力のどちらか一方の端子に接続された一次コイルと二次コイルを設けたトランスと、前記第一、第二のスイッチ素子の共通点と前記一次コイルの他方の端子間に接続された第一のインダクタと第三のコンデンサからなる第一の直列共振回路と、前記第一、第二のスイッチ素子の共通点と前記一次コイルの他方の端子間に接続された第二のインダクタと第四のコンデンサからなる第二の直列共振回路と、前記二次コイルを入力とし、その電流を整流するダイオードブリッジとダイオードブリッジの出力を平滑する第五のコンデンサとを備え、
前記第一のスイッチ素子と第二のスイッチ素子を双方同時にオフとなる短い期間を挟んで、交互にオン、オフさせるとともに、スイッチング周波数を変化させ第五のコンデンサの電圧を制御する回路を有し、前記第一の直列共振回路の共振周波数と、第二の直列共振回路の共振周波数の比をほぼ１：３してあることを特徴とするスイッチング電源装置。
【請求項２】
前記トランスは二脚又は三脚のコアの一脚に第一及び第二の一次コイルと二次コイルが巻回されたことを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記第一及び第二のインダクタは、前記トランスの漏れインダクタンスをその一部又は全部としていることを特徴とする請求項１又は２記載のスイッチング電源装置。
【請求項４】
前記第一及び／又は第二のダイオード、並びに、前記第一及び／又は第二のコンデンサは前記第一及び／又は第二のスイッチ素子の寄生要素として有することを特徴とする請求項１乃至３のいずれかに記載のスイッチング電源装置。
【請求項５】
前記力率改善回路部は昇圧形又は降圧形の非絶縁形ＤＣ−ＤＣコンバータを含むことを特徴とする請求項１乃至４のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部損失が少なく、ノイズ発生の少ないスイッチング電源装置に関するものである。
【背景技術】
【０００２】
内部電力損失が少なく、ノイズ発生も少ないＤＣ−ＤＣコンバータとして、図７に一例を示すような、直列共振形コンバータがある。直列共振形コンバータについては、解析事例も数十年前から報告されている。解析事例として例えば、非特許文献１がある。この報告書にもあるように、直列共振形コンバータの入出力変換比は共振用インダクタの定数Ｌｒ、コンデンサの定数Ｃｒ、負荷抵抗値Ｒ、動作周波数fsにより決定される。出力電圧の制御はスイッチング周波数を変化させて行う場合が一般的である。ところで、“Ｒ÷Ｚｏ（共振回路の共振インピーダンス；）“がある値以上で、かつ回路構成要素が理想的な場合はスイッチング周波数fsに関係なく出力電圧Ｖｏは入力電圧Ｖｉと等しくなる。特にスイッチング周波数が共振周波数frにほぼ等しい場合は負荷抵抗値Ｒに無関係でＶｏ＝Ｖｉとなる。この場合、回路の構成要素が理想的でない場合であっても、負荷抵抗値Ｒが変化した時の出力電圧Ｖｏの変動は前記構成要素の電圧降下によるだけである。この利点を生かし、力率改善回路部（以下「ＰＦＣ部」という。）と直列共振形コンバータをカスケードに組み合わせたスイッチング電源装置が広く使用されている。
【０００３】
図８はfs＝frの場合の波形で、図７により説明する。図７でスイッチ素子Ｑ１１とスイッチ素子Ｑ１４、スイッチ素子Ｑ１３とスイッチ素子Ｑ１２は同期しており、各グループは短い両方オフの期間を挟んで交互にオン、オフを繰り返す。図８のtoでスイッチ素子Ｑ１２とスイッチ素子Ｑ１３がターンオフする。共振電流はほぼゼロであり、トランスＴの励磁電流がコンデンサＣ１２とコンデンサＣ１３の充電を行い、コンデンサＣ１１とコンデンサＣ１４の放電を行う。
【０００４】
t1でスイッチ素子Ｑ１１とスイッチ素子Ｑ１４の電圧がほぼゼロになる。この直後スイッチ素子Ｑ１１とスイッチ素子Ｑ１４をターンオンすることで、スイッチ素子Ｑ１１とスイッチ素子Ｑ１４はゼロボルトスイッチング（以下「ＺＶＳ」という。）となる。スイッチ素子Ｑ１１、共振コンデンサＣｒ、共振インダクタＬｒ、トランスＴ、ダイオードＤ４、平滑コンデンサＣｏ、ダイオードＤ７、トランスＴ、スイッチ素子Ｑ１４のルートで共振電流が流れ始め、t2で再びゼロになる。その直後スイッチ素子Ｑ１１とスイッチ素子Ｑ１４をターンオフすることで、スイッチ素子Ｑ１１、スイッチ素子Ｑ１４、ダイオードＤ４、及びダイオードＤ７はゼロ電流スイッチング（以下「ＺＣＳ」という。）となる。トランスＴの励磁電流がコンデンサＣ１２とコンデンサＣ１３の放電を行い、コンデンサＣ１１とコンデンサＣ１４の充電を行う。
【０００５】
t3でスイッチ素子Ｑ１１とスイッチ素子Ｑ１４の電圧はほぼ入力電圧に、スイッチ素子Ｑ１２とスイッチ素子Ｑ１３の電圧はほぼゼロになる。その直後スイッチ素子Ｑ１２とスイッチ素子Ｑ１３をターンオンすることでＺＶＳとなる。スイッチ素子Ｑ１３、トランスＴ、ダイオードＤ６、平滑コンデンサＣｏ、ダイオードＤ５、トランスＴ、共振インダクタＬｒ、共振コンデンサＣｒ、及びスイッチ素子Ｑ１２のルートで先ほどと逆方向に共振電流が流れ始めt4で再びゼロになる。その直後スイッチ素子Ｑ１２とスイッチ素子Ｑ１３をターンオフすることで、スイッチ素子Ｑ１２、スイッチ素子Ｑ１３、ダイオードＤ５、並びに、ダイオードＤ６はＺＣＳとなり、次のサイクルに移行する。
【０００６】
この場合、先に述べた利点の他に、共振電流波形、及びスイッチ素子に流れる電流波形は図８の様に完結された正弦波および正弦半波波形となり、スイッチ素子および出力整流ダイオードはＺＣＳとなる。これにより、スイッチ素子のＺＶＳもトランスの励磁電流などにより、容易に実現できる。
【０００７】
ＰＦＣ部と直列共振形コンバータをカスケードに組み合わせた電源装置では、ＰＦＣ部の出力電圧がほぼ一定に制御されるため、直列共振形コンバータのスイッチング周波数fsはほぼ共振周波数frに等しい状態で動作しても、スイッチング電源装置の出力電圧もほぼ一定に保たれ、直列共振形コンバータの利点を最大限に生かすことが出来る。
【０００８】
ところで、前に述べた様にfs=frで動作した場合は回路構成要素が理想的であると仮定した場合は負荷抵抗値Ｒに関係なくVo＝Viとなる。すなわち負荷抵抗値Ｒが極小さい値となった場合、出力電流Ioは多大な値となる。回路構成要素が理想的でない場合でも、例えばスイッチ素子やトランスの内部抵抗により制限される大きな電流値となり、出力短絡が発生した場合にはスイッチ素子などの破壊にいたる可能性がある。また、起動時は出力平滑回路に大きな電流が流れる問題がある。この対策として、動作周波数を変化させて出力電圧を制御することになるが、前述の解析事例の報告書にも記述されている様に周波数をリニアに可変した場合、例えばfs＝0.75frとなった場合、共振電流およびスイッチ素子に流れる電流は図９に示すような波形となり、スイッチ素子のオン−オフ切替え時に大きな電流ストレスがスイッチ素子に加わることになり、最悪の場合スイッチ素子の破壊に至る可能性がある。図９のＢの部分は図７のダイオードＤ１２，Ｄ１３（ＦＥＴで構成したスイッチ素子Ｑ１２，Ｑ１３のボディーダイオードでも等価）に流れるが、この電流が流れている間にスイッチ素子Ｑ１２とスイッチ素子Ｑ１３がオフに、スイッチ素子Ｑ１１とスイッチ素子Ｑ１４がオンに切り替わるため、ダイオードＤ１２，Ｄ１３のリカバリ電流がスイッチ素子Ｑ１１とスイッチ素子Ｑ１４に流れ、スイッチ素子Ｑ１１とスイッチ素子Ｑ１４の電流ストレスが大きい。またダイオードＤ１２，Ｄ１３がスイッチ素子Ｑ１２，Ｑ１３のボディダイオードである場合、スイッチ素子Ｑ１２，Ｑ１３内部にもスパイク状の大きな電流が流れ、スイッチ素子Ｑ１２，Ｑ１３にも大きなストレスを与える。スイッチ素子Ｑ１１とスイッチ素子Ｑ１４のターンオフ時、スイッチ素子Ｑ１２とスイッチ素子Ｑ１３のターンオン時にも同様である。
【０００９】
この対策例として、直列共振形コンバータと出力間に非絶縁形ＤＣ−ＤＣコンバータを挿入して、過電流保護を行うものや、非対称スイッチングにより過電流保護を行うものなどがある（後者については特許文献１参照）。
【非特許文献１】V.VORPERIAN AND SLOBODAN CUK  "A COMPLETE DC ANAKYSIS OF THE SERIES RESONANT CONVERTER" IEEE POWER ELECTRONICS SPECIALISTS CONFERENCE 1982 RECORD p.85-100
【特許文献１】特開平７−３３７０３４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、前者の例では次のような欠点がある。１）挿入されるD/Dコンバータの電力損失により電力変換効率が低下する。２）容積、コストが増加する。後者の例においては過電流保護による非対称時、ピーク電流が大きくなり、電力損失が急激に増加する。
【００１１】
また、電流が正弦波である場合、方形波状の波形を有するコンバータに比べ、各部の電流の実効値は大きくなる。直列共振形コンバータではこの電流による導通損失の増加をＺＣＳ、ＺＶＳによるスイッチング損失の低減でカバーしているが、電流の実効値が大きいことは一つの問題点である。
【００１２】
本発明は、上記問題に鑑みてなされたものであり、内部損失が少なく、ノイズ発生の少ないスイッチング電源装置を提供するものである。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明のスイッチング電源装置は、力率改善回路部とＤＣ−ＤＣコンバータがカスケードに組み合わされるスイッチング電源装置であり、前記ＤＣ−ＤＣコンバータは、前記力率改善回路部の出力に接続された、第一のスイッチ素子と第一のダイオードおよび第一のコンデンサの並列回路と第二のスイッチ素子と第二のダイオードおよび第二のコンデンサの並列回路の直列回路と、一方の端子が前記力率改善回路部の出力のどちらか一方の端子に接続された一次コイルと二次コイルを設けたトランスと、前記第一、第二のスイッチ素子の共通点と前記一次コイルの他方の端子間に接続された第一のインダクタと第三のコンデンサからなる第一の直列共振回路と、前記第一、第二のスイッチ素子の共通点と前記一次コイルの他方の端子間に接続された第二のインダクタと第四のコンデンサからなる第二の直列共振回路と、前記二次コイルを入力とし、その電流を整流するダイオードブリッジとダイオードブリッジの出力を平滑する第五のコンデンサとを備え、前記第一のスイッチ素子と第二のスイッチ素子を双方同時にオフとなる短い期間を挟んで、交互にオン、オフさせるとともに、スイッチング周波数を変化させ第五のコンデンサの電圧を制御する回路を有し、前記第一の直列共振回路の共振周波数と、第二の直列共振回路の共振周波数の比をほぼ１：３してあることを特徴とする。
【００１４】
前記トランスは二脚又は三脚のコアの一脚に第一及び第二の一次コイルと二次コイルが巻回されたことを特徴とする。
また、前記第一及び第二のインダクタは、前記トランスの漏れインダクタンスをその一部又は全部としていることを特徴とする。
また、前記第一及び／又は第二のダイオード、並びに、前記第一及び／又は第二のコンデンサは前記第一及び／又は第二のスイッチ素子の寄生要素として有することを特徴とする。
また、前記力率改善回路部は昇圧形又は降圧形の非絶縁形ＤＣ−ＤＣコンバータを含むことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、定常時はＺＶＳ、ＺＣＳによりスイッチング損失や、発生ノイズが小さく、またサージ電圧が低いため順電圧の低いスイッチング素子の使用が可能で、加えて各部の電流値が小さいことから導通損失も少なくでき、出力短絡時でも各部の電流を増加させず、ＺＶＳも可能でスイッチ素子のストレスが小さい、スイッチング電源装置が提供でき、電子機器の小型化、高性能化に有効である。
【００１６】
なお、共振回路をもう一つ追加し、共振周波数の比が１：３：５となる直列共振回路を並列にした場合は電流波形をより方形波状に近づける事が出来るし、周波数を変化させて出力を制御することも可能である。ＺＶＳについては共振電流によりスイッチ素子の寄生容量およびスイッチ素子と並列のコンデンサの充放電による他、トランスの励磁電流によることも可能である。実施例では単一出力の場合を示したが、多出力電源でも同様である。またこれらの展開は本発明から容易に類推出来るものである。
【００１７】
また、トランスは二脚又は三脚のコアの一脚に第一及び第二の一次コイルと二次コイルが巻回されたことで、特に小型化、コストの面で有効である。
また、第一及び第二のインダクタは、トランスの漏れインダクタンスをその一部又は全部としていることで、部品点数の削減に効果がある。
さらに、第一及び／又は第二のダイオード、並びに、第一及び／又は第二のコンデンサは第一及び／又は第二のスイッチ素子の寄生要素として有することで、部品点数の削減に有効である。
【発明を実施するための最良の形態】
【００１８】
図１は本発明を実施するための最良の形態を示すものである。図１に示すスイッチング電源装置は、ＥＭＩノイズフィルタと整流器を含む入力部１と入力高調波電流を抑制するＰＦＣ部２とＰＦＣ部出力をスイッチング電源装置の出力に変換するＤＣ−ＤＣコンバータ３および出力電圧と過電流保護を行う制御部４，５から構成されている。
【００１９】
本実施例におけるＰＦＣ部２は昇圧形であり、インダクタ電流臨界（連続と不連続の境界）制御形で入力電流の高調波を低減するとともにＰＦＣ部２の出力電圧ＶｉＤＣを制御するように構成してある。制御部４は誤差増幅器Ｍ８と制御回路Ｍ９とを備えてある。制御回路Ｍ９はインダクタＬ１の電圧を検出し、インダクタＬ１の電流のゼロクロスを判定し、ゼロクロスの時点でＰＦＣ部１のスイッチ素子Ｑ１のオン開始の信号を発生するように構成してある。また誤差増幅器Ｍ８の出力と制御回路Ｍ９内部にあるのこぎり波と比較しＱ１のオフ信号を発生するように構成してある。良く知られている様にこの制御により入力電流は電源電圧と相似の波形となり、高調波が抑制される。誤差増幅器Ｍ８では基準電圧Ｖｒ３とＤＣ−ＤＣコンバータ２の出力電圧Ｖｃの加算値を基準電圧としてＶｉＤＣを検出しており、ＶｉＤＣ＝Ｖｒ３＋Ｖｃとなるように制御してある。
【００２０】
ＤＣ−ＤＣコンバータ３は、第一のスイッチ素子Ｑ２、第一のダイオードＤ２及び第一のコンデンサＣ２の並列回路と第二のスイッチ素子Ｑ３と第二のダイオードＤ３および第二のコンデンサＣ３の並列回路との直列回路を設けてある。一方の端子が直流電源のどちらか一方の端子に接続された一次コイルｎｐと二次コイルｎｓを設けたトランスＴを設けてある。一次側には、第一、第二のスイッチ素子Ｑ２，Ｑ３の共通点と一次コイルの他方の端子間に接続された第一のインダクタＬｒ１と第三のコンデンサＣｒ１からなる第一の直列共振回路と、前記第一、第二のスイッチ素子Ｑ１，Ｑ２の共通点と一次コイルの他方の端子間に接続された第二のインダクタＬｒ２と第四のコンデンサＣｒ２からなる第二の直列共振回路とを備えてある。二次側は、二次コイルｎｓを入力とし、その電流を整流するダイオードブリッジＤＢ１とダイオードブリッジＤＢ１の出力を平滑する第五のコンデンサＣｏとを備えてある。
【００２１】
第一のスイッチ素子Ｑ２と第二のスイッチ素子Ｑ３を双方同時にオフとなる短い期間を挟んで、交互にオン、オフさせるとともに、スイッチング周波数を変化させ第五のコンデンサＣｏの電圧を制御する制御部５を有する。また、第一の直列共振回路の共振周波数fr1と、第二の直列共振回路の共振周波数fr2の比がほぼ１：３になるように、第一の直列共振回路を構成する第一のインダクタＬｒ１と第三のコンデンサＣｒ１、及び第二の直列共振回路を構成する第二のインダクタＬｒ２と第四のコンデンサＣｒ２を構成してある。なお、共振周波数frはfr＝１／（２π√ＬｒＣｒ）で決まる。
【００２２】
続いて、制御部５について具体的に説明する。先ず、制御部５は、共振形コンバータの出力電圧を誤差増幅器Ｍ１で基準値と比較増幅し、その出力をＶＣＯで周波数に変換し、フリップフロップＭ４、ワンショットＭ５、及び、二種類のＡＮＤ回路Ｍ６，Ｍ７でデッドタイム付きのハーフブリッジの駆動パルスを作り定電圧制御を行うように構成してある。また、ＤＣ−ＤＣコンバータ３の入力部で発生する共振電流の平均値はほぼ出力電流と同じであるため、共振電流をカレントトランスＣＴで検出し、カレントトランスに接続されているダイオードブリッジＤＢ３並びにコンデンサＣａで平均化し、誤差増幅器Ｍ２で基準値と比較するように構成してある。
【００２３】
誤差増幅器Ｍ２の出力は誤差増幅器Ｍ１と接続されており、電流が基準値を超えると出力が定電圧から定電流となる様に動作周波数fsを変化させることができる。前述したＰＦＣ部２の説明で示したが、さらに電源装置の出力電圧を調整する場合でも、前記共振形コンバータの利点を生かすため、出力電圧をトランスＴの補助巻線ｎｃ、ダイオードブリッジＤＢ２及び平滑コンデンサＣｃで絶縁しながら間接的に検出し、ＰＦＣ部２の制御部４の誤差増幅器Ｍ８の基準電圧に加算することで、出力電圧に対応してＰＦＣ部２の出力電圧つまり、共振形コンバータの出力電圧ＶｉＤＣを制御している。このことにより、出力電圧の設定値が変わっても、共振形コンバータの動作周波数fsの変動は少なく、前述した本発明の共振形コンバータの利点を最大限に生かすことが出来る。
【００２４】
以上のように構成してある共振形コンバータは以下のように作用する。なお、図２、図３、図４、図５により動作原理を説明する。図２は動作原理の説明用の回路図で、図１のスイッチ素子Ｑ２，Ｑ３をＭＯＳＦＥＴ、ＳＷ２，ＳＷ３にダイオードブリッジＤＢ１をＤ４〜７に変更している。
【００２５】
図３にて定格出力時の各部波形を示してある。電流波形の記号と回路図の記号は対応している。ＭＯＳＦＥＴ、ＳＷ２，ＳＷ３は両方オフとなる短い期間を挟んで交互にオン、オフする。図３のt0でＭＯＳＦＥＴ、ＳＷ３がオフすると共振電流の一部が流れて、第一のコンデンサＣ２の充電を行い、第二のコンデンサＣ３の放電を行う。
【００２６】
充放電が完了するとＭＯＳＦＥＴ、ＳＷ２の電圧は入力電圧ＶｉＤＣにＭＯＳＦＥＴ、ＳＷ３の電圧はほぼゼロになる。この直後t1でＭＯＳＦＥＴ、ＳＷ３をオンすることでＺＶＳとなる。共振電流の合計ｉcは図２の矢印と逆側に増加し、t2で再びゼロ近くまで減少する。この時点でＭＯＳＦＥＴ、ＳＷ３をターンオフすることで、ほぼＺＣＳとなる。また共振電流は第二のコンデンサＣ３の充電を行い、第一のコンデンサＣ２の放電を行う。
【００２７】
充放電が完了すると、ＭＯＳＦＥＴ、ＳＷ２の電圧はほぼゼロとなり、この直後t3でＭＯＳＦＥＴ、ＳＷ２をターンオンすることでＺＶＳとなる。共振電流の合計は矢印側に増加し、t4で再びゼロ近くまで減少する。この時点でＭＯＳＦＥＴ、ＳＷ２をターンオフすることでＺＣＳとなる。t4以後次のサイクルに移行する。ところで、第一の直列共振回路で発生する第一の第一の共振周波数fr1と、第二の直列共振回路で発生する第二の共振周波数fr2の比はほぼ１対３に設定されている。iaは第一の直列共振回路の電流で、ibは第二の直列共振回路の電流であるが、動作周波数fsは第一の共振周波数fr1より僅かに高い値に設定され入るため、各共振電流はスイッチング周期と僅かに遅れているだけであり、第一の直列共振回路の電流iaと第二の直列共振回路の電流ibはほぼ同期している。これにより、合計電流icは基本波に第三高調波が加えられた様に、正弦波状から方形波状に近い波形になる。
【００２８】
実験では第一の共振周波数fr1を196kHzで、第二の共振周波数fr2を590kHzで、動作周波数fsを200kHzで行った。この結果図６に示す様に図８における正弦波状に対して各部の電流実効値を低減することが出来る。またこの状態では図７と同様に定電圧特性（Vo＝Vi）を持っている。したがって、ＰＦＣ部２ＤＣ−ＤＣコンバータ２とを組み合わせることで、動作周波数fsを大きく変化させずに出力の定電圧特性が得られるので前記の動作波形が保てる。またＺＣＳ、ＺＶＳが実現できるほか、正弦波状の電流波形を持つ共振形コンバータに比較して各部の電流値を小さくすることが出来る。
【００２９】
次に動作周波数を変化させた場合の動作について説明をする。図４は前記実験で、出力短絡時の保護を目的として負荷抵抗を定格時の十分の１に、動作周波数fsを480kHzにした場合の波形である。波形の記号は図３と同じで、ＺＶＳの動作も図３の場合と同様である。動作周波数fsが第一の共振周波数fr1から高いほうに変化したため、両方の共振回路は共振状態からはずれ、第一の直列共振回路の電流iaの位相遅れが大きくなり、第二の直列共振回路の電流ibは進み位相になっている。両方の共振電流の位相差が大きくなり、負荷抵抗を１／１０にしたにもかかわらず、合計電流icは小さな値になっている。波形から分る様にＺＣＳにはならないが、出力短絡保護が可能であることがわかる。
【００３０】
図５は前記実験における、定格負荷抵抗時に動作周波数を変化させた場合の出力電圧のデータである。第一の共振周波数fr1と第二の共振周波数fr2の間に出力電圧が最低になる周波数fvが存在することがわかる。fs＞fvでは合計電流が進み位相となり、ＺＶＳに不都合となるため、fr1＜fs＜fvで制御することが望ましい。
【図面の簡単な説明】
【００３１】
【図１】本発明の最良の実施形態の回路構成図である。
【図２】図１図示実施形態における要部の動作説明用回路構成図である。
【図３】図１図示実施形態における定格出力時の動作波形図である。
【図４】図１図示実施形態における動作周波数を変化させた場合の動作波形図である。
【図５】図１図示実施形態に係る実験例における定格負荷抵抗時に動作周波数を変化させた場合の出力電圧のデータ図である。
【図６】前記実験例並びに従来例における正弦波状に対する各部の電流実効値を表した表である。
【図７】従来の共振形コンバータの一例を示す回路構成図である。
【図８】図７図示従来例における定格出力時の動作波形図である。
【図９】図７図示従来例における過電流状態の場合の動作波形図である。
【符号の説明】
【００３２】
１  入力部
２  ＰＦＣ部
３  ＤＣ−ＤＣコンバータ
４，５  制御部
Ｃ１，Ｃ２，Ｃ３，Ｃｒ１，Ｃｒ２，Ｃｏ，Ｃｃ  コンデンサ
Ｌ１，Ｌｒ１，Ｌｒ２  インダクタ
Ｑ１，Ｑ２，Ｑ３  スイッチ素子
Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７  ダイオード
Ｔ  トランス
ｎｐ，ｎｓ，ｎｃ  巻線
ＤＢ１，ＤＢ２，ＤＢ３  ダイオードブリッジ
Ｍ１，Ｍ２，Ｍ８  誤差増幅器
Ｍ３  ＶＣＯ
Ｍ４  フリップフロップ
Ｍ５  ワンショット
Ｍ６，Ｍ７  ＡＮＤ回路
Ｍ９  制御回路
【図１】
0004672504.tif 000002
【図２】
0004672504.tif 000003
【図３】
0004672504.tif 000004
【図４】
0004672504.tif 000005
【図５】
0004672504.tif 000006
【図６】
0004672504.tif 000007
【図７】
0004672504.tif 000008
【図８】
0004672504.tif 000009
【図９】
0004672504.tif 000010