(57)【特許請求の範囲】
【請求項１】
第１導電形半導体基板の一方の主面側の表面層に、半導体基板より高濃度の第２導電形の第１領域を選択的に形成し、他方の主面側の表面層に、半導体基板より高濃度の第２導電形の第２領域を形成し、前記半導体基板の前記一方の主面側の外周部の表面にプレーナ型の耐圧構造を形成し、前記プレーナ型の耐圧構造の最外周端には第２導電型の第３領域が形成され、該第３領域の表面には内周側に向かって延びる金属膜が接するように形成された半導体装置において、前記第３領域と第２領域との間にベベル構造の溝を形成し、該ベベル構造の溝の側面に形成する第２導電形の第４領域によって前記第３領域と前記第２領域を接続することを特徴とする半導体装置。
【請求項２】
前記ベベル構造がポジティブベベル構造もしくはネガティブベベル構造であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記プレーナ型の耐圧構造が、ガードリング構造もしくはフィールドプレート構造の耐圧構造であることを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、バイポーラトランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）およびＭＯＳＦＥＴなどの半導体装置とその製造方法に関し、特に、その周辺耐圧構造に関する。
【０００２】
【従来の技術】
現在、スイッチング半導体素子として、一般的にバイポーラトランジスタ、ＭＯＳＦＥＴおよびＩＧＢＴがその用途に応じて使用されている。
バイポーラトランジスタ（以下、ＢＪＴと称す：Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）は、飽和状態では伝導度変調を起こしていることからオン抵抗は小さいが、スイッチング速度、特に、ターンオフ時は、少数キャリアの蓄積による過剰キャリアが存在することから、ターンオフ時間が長くなり、比較的低周波数領域で用いられる。また、電流駆動素子であるために、駆動回路での発生損失が大きくなる。
【０００３】
これに対して、ＭＯＳＦＥＴは電圧駆動素子であることから、駆動回路での発生損失は小さく、また少数キャリアの蓄積がないので、スイッチング速度は速い。そのため、高周波数領域で用いられる。
しかし、少数キャリアの注入に基づく伝導度変調が起こらないので、オン抵抗が大きくなる。
【０００４】
ＩＧＢＴは、ＭＯＳＦＥＴと同様に、電圧駆動素子であるので、駆動回路での発生損失は小さく、ＢＪＴと同様に、少数キャリアの注入に基づく伝導度変調を起こすためにオン抵抗を小さくできる。しかし、ターンオフ時は少数キャリアの蓄積効果に加えて、空乏層の拡がりによる多数キャリアの掃き出しにより、コレクタ領域からｎベース領域へ少数キャリアの再注入が起こり、ターンオフ時間は遅くなる。
【０００５】
従って、スイッチング回路においては、ＢＪＴやＩＧＢＴは定常損失は小さいがスイッチング損失が大きい特性を示すので、比較的低周波数領域で用いられることが多く、ＭＯＳＦＥＴは、逆に定常損失は大きいがスイッチング損失が小さいので比較的高周波数領域で用いられることが多い。
これらの半導体素子は、インバータ回路やチョッパー回路で、フリーホイールダイオードを逆並列して使用され、電源は直流電源が多い。そのため、素子は、逆阻止能力を必要としないために、通常、これらの素子は順阻止能力のみを有している。
【０００６】
これは、例えば、前記で説明したＭＯＳＦＥＴは、素子構造上、耐圧を維持できるｐｎ接合は１個であり（他の１個のソース側のｐｎ接合は短絡されている）、素子耐圧特性は一方向しか示さない。これに対して、ＢＪＴやＩＧＢＴは２個のｐｎ接合を有しているので、原理的には素子耐圧特性は双方向を示が、逆阻止能力を必要としないことから、逆阻止能力をもつチップ端面に露出したｐｎ接合は、スクラバーで切断された機械的歪みを持った接合となっている。そのために、逆阻止能力はない。
【０００７】
図１７は、従来のＩＧＢＴの要部断面図である。高比抵抗のｎ形半導体基板の表面層に、ｐベース領域１０２が形成され、裏面側の表面層にｐコレクタ領域１０３が形成されている。ｐベース領域１０２とｐコレクタ領域１０３に挟まれた領域がｎベース領域１０１である。活性領域１１４であるｐベース領域１０２の表面層にはｎエミッタ領域１０４が形成されている。この活性領域１１４の外側にはガードリング構造１１３（プレーナ型の耐圧構造の１種）が形成されている。ｎエミッタ領域１０４とｎベース領域１０１に挟まれたｐベース領域１０２上と、ｐベース領域１０２に挟まれたｎベース領域１０１上にゲート酸化膜１０５を介してゲート電極１０６が形成される。ｎエミッタ領域１０４上、ｐコレクタ領域１０３上にエミッタ電極１０８とコレクタ電極１０９が形成される。エミッタ電極１０８とゲート電極１０６は層間絶縁膜１０７で絶縁されている。前記のガードリング構造１１３は、前記の活性領域１１４を取り囲むように、ｎ形半導体基板の表面層にｐ領域１１１、酸化膜１１２および金属膜１２４を形成して作られる。前記したように、逆阻止能力をもつチップ端面に露出したｐｎ接合部（Ａ部）は、スクラバーで切断された機械的歪みを持った接合となっている。そのために、逆阻止能力はない。
【０００８】
一方、順阻止能力を有するｐｎ接合の外周部には、図示したガードリング構造１１３や図示しないフィールドプレート構造など各種周辺耐圧構造を半導体チップの外周部に施して、素子の順方向の耐圧特性を安定に確保している。
【０００９】
【発明が解決しようとする課題】
最近、半導体電力変換装置において、直接リンク形変換回路という、双方向スイッチング素子を使った回路を用いて、ＡＣ（交流）／ＡＣ変換、ＡＣ／ＤＣ（直流）変換、ＤＣ／ＡＣ変換を行う各種変換装置が研究されている。双方向スイッチング素子を使用することで、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図ることができる。
【００１０】
従来素子は、前記したように、逆阻止能力がないために、直列にダイオードを接続して変換装置を構成する必要があり、ダイオードも含めた発生損失が大きくなり、変換装置の変換効率の低下を招き、また、素子点数が多くなり、変換装置の小型化、軽量化、低コスト化が困難となる。そのために、素子自身に逆素子能力を持たせることが必要となる。この発明の目的は、順方向および逆方向の耐圧特性を有する半導体装置とその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記の目的を達成するために、第１導電形半導体基板の一方の主面側の表面層に、半導体基板より高濃度の第２導電形の第１領域を選択的に形成し、他方の主面側の表面層に、半導体基板より高濃度の第２導電形の第２領域を形成し、前記半導体基板の前記一方の主面側の外周部の表面にプレーナ型の耐圧構造を形成し、前記プレーナ型の耐圧構造の最外周端には第２導電型の第３領域が形成され、該第３領域の表面には内周側に向かって延びる金属膜が接するように形成された半導体装置において、前記第３領域と第２領域との間にベベル構造の溝を形成し、該ベベル構造の溝の側面に形成する第２導電形の第４領域によって前記第３領域と前記第２領域を接続する構成とする。
【００１２】
前記ベベル構造がポジティブベベル構造もしくはネガティブベベル構造であるとよい。また、前記プレーナ型の耐圧構造が、ガードリング構造もしくはフィールドプレート構造の耐圧構造であるとよい。
【００１３】
【００１４】
【００１５】
【００１６】
前記のように、プレーナ型の耐圧構造とベベル型の耐圧構造を形成することで、順方向耐圧特性は勿論のこと逆方向耐圧特性も得ることができる。
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【発明の実施の形態】
以下の実施例の説明ではすべて、第１導電形をｎ形、第２導電形をｐ形とするが、これを逆にすることもできる。
図１は、この発明の第１実施例の半導体装置の要部断面図である。半導体装置としては、ＩＧＢＴを例にとり説明する。
【００２４】
高比抵抗のｎ形半導体基板の表面層に、ｐベース領域２が形成され、裏面側の表面層にｐコレクタ領域３が形成されている。ｐベース領域２とｐコレクタ領域３に挟まれた領域がｎベース領域１である。活性領域１４であるｐベース領域２の表面層にはｎエミッタ領域４が形成されている。この活性領域１４の外側にはガードリング構造１３（プレーナ型の耐圧構造の１種）が形成されている。ｎエミッタ領域４とｎベース領域１に挟まれたｐベース領域２上と、ｐベース領域２に挟まれたｎベース領域１上にゲート酸化膜５を介してゲート電極６が形成される。ｎエミッタ領域４上、ｐコレクタ領域３上にエミッタ電極８とコレクタ電極９が形成される。エミッタ電極８とゲート電極６は層間絶縁膜７で絶縁されている。ゲート電極６、エミッタ電極８およびコレクタ電極９とゲート端子Ｇ、エミッタ端子Ｅおよびコレクタ端子Ｃがそれぞれ接続する。前記のガードリング構造１３は、前記の活性領域１４を取り囲むように、ｎ形半導体基板の表面層にリング状の数本（ここでは外周端も含め２本）のｐ領域１１を形成し、このリング状に形成された複数の独立したｐ領域１１の間の表面に酸化膜１２を形成し、このｐ領域１１上に金属膜２４を形成することで、作られる。この構成では、ベース領域１とｐコレクタ領域３によりｐｎ接合が形成される、所謂、ノンパンチスルー型のＩＧＢＴであり、ベース領域１とｐコレクタ領域の間にｎ+ バッファ層を有するパンチスルー型のＩＧＢＴに比べ、大きな逆方向耐圧を得ることができる。
【００２５】
ｎ形半導体基板の外周端部は、ｐｎ接合２１の面を横切る半導体基板の端面の表面を直線斜面になるように機械研磨加工し、化学処理で加工層を除去する。この加工面がベベル構造の面となり、ここでは、高濃度領域（ｐコレクタ領域３）が低濃度領域（ｎベース領域１）よりも、断面図で広くなるように、ｐｎ接合２１に対してポジティブベベル構造１８を形成する。この実施例では、ｐコレクタ領域３の方をｎベース領域１より広くなるように加工する。このベベル加工面とｐｎ接合２１面との角度θが、３０度から６０度程度になるように加工する。このようにして、ｐｎ接合２１に対してポジティブベベル構造１６を形成する。
【００２６】
尚、前記のことを再度説明すると、ポジティブベベル構造とは、低濃度領域の端部の面（ここでは、ｎベース領域１の端部の面のこと）とｐｎ接合２１との角度θが９０度より小さくなるように端部を加工した耐圧構造とも言える。これに対してネガティブベベル構造とは、高濃度領域の端部の面とｐｎ接合との角度が９０度より小さくなるように端部を加工した耐圧構造のことである。勿論、ベベル加工された表面には図示しない表面保護膜が被覆される。ここでは、このベベル加工面は、直線状の傾斜面をしている。
【００２７】
このＩＧＢＴの順方向の耐圧特性は、ゲート電極６に零Ｖまたは負の電圧を印加あるいはゲート・エミッタ電極を短絡させた状態でコレクタ電極９に正の電圧を印加したときに、ｎベース領域１とｐベース領域２のｐｎ接合２２が逆バイアス状態になり、このｐｎ接合２２の降伏電圧が素子耐圧となる。このプレーナ型の半導体素子では、空乏層が半導体素子の外周部に向かって横方向に拡がる。プレーナ型の耐圧構造であるガードリング構造１３により、空乏層を外側に拡がりやすくして、素子の順方向耐圧を得ている。
【００２８】
一方、コレクタ電極９に負の電圧（エミッタ電極８に正の電圧）を印加した場合、ｎベース領域１とｐコレクタ領域３の端面は、前記したように、ポジティブベベル構造１６（正ベベル構造）の加工がなされ、そのため、ｎベース領域１およびｐコレクタ領域３に拡がった空乏層の端部表面での電界強度は小さくなり、素子の逆方向耐圧を得ている。特に、前記したように、角度θを３０度から６０度程度にすることで、ベベル加工面での電界強度を半導体基板内部での電界強度より低下させることができて、高い逆方向耐圧を得ることができる。
【００２９】
この実施例では、順方向耐圧をプレーナ型の耐圧構造で得て、逆方向耐圧をベベル構造の耐圧構造で得ている。
図２は、この発明の第２実施例の半導体装置の要部断面図である。図１との違いは、ポジティブベベル構造１６をネガティブベベル構造１７にした点であり、その他は、図１と同じである。この構造では、逆方向耐圧が図１より得にくいが、ｐｎ接合２３に対してはポジティブベベル構造となるので、ガードリング構造１３と相まって順方向耐圧は得やすい。
【００３０】
図３は、この発明の第３実施例の半導体装置の要部断面図である。図１との違いは、ｐｎ接合２１とｐｎ接合２３の両方のｐｎ接合に対してもポジティブベベル構造の加工がなされたダブルポジティブベベル構造１８にした点である。また、このダブルポジティブベベルのことをΣベベルともいう。この場合は、逆方向耐圧が得やすいことは勿論のこと、順方向耐圧も得やすい。特に、順方向耐圧は、ガートリング構造１３と、ダブルポジティブベベル構造１８の双方で分担するので、電界強度が小さくなり、耐圧構造部を縮小して、チップサイズを小型化できる。
【００３１】
図４は、この発明の第４実施例の半導体装置の要部断面図である。図１との違いは、ポジティブベベル構造１６を形成する箇所に、ｐｎ接合２１を横切るようにエミッタ側の半導体基板表面から溝３１を形成した点である。この溝３１の面が、ｐｎ接合２１に対してポジティブベベル構造となり、図１と同じ効果が得られる。また、ベベル加工面にガラスなどの保護膜を被覆する場合に、この溝３１にガラスなどを充填することで容易に保護膜を被覆することができる。
【００３２】
図５は、この発明の第５実施例の半導体装置の要部断面図である。図４との違いは、コレクタ側の半導体基板表面から溝３２を形成した点である。図２と同じ効果が得られる。
図６は、この発明の第６実施例の半導体装置の要部断面図である。図４との違いは、溝がコレクタ側の半導体基板表面に達している点である。溝側面４１がｐｎ接合２１に対してポジティブベベル構造の加工面となる。図４と同じ効果が得られる。
【００３３】
図７は、この発明の第７実施例の半導体装置の要部断面図である。図５との違いは、溝がコレクタ側の半導体基板表面に達している点である。溝側面４２がｐｎ接合２１に対してネガティブベベル構造の加工面となる。図２と同じ効果が得られる。
図８は、この発明の第８実施例の半導体装置の要部断面図である。これは、溝をエミッタ側およびコレクタ側の双方の半導体基板表面から形成し、この溝がｎベース領域１の中央部で接するようにしたものである。溝側面はｐｎ接合２１、２３に対してともにネガティブベベル構造となる。この場合は、ポジティブベベル構造に比べて逆方向耐圧は得にくい構造ではあるが、ベベル面の表面処理を適正に行うことで、十分逆方向耐圧を得ることができる。
【００３４】
図９は、この発明の第９実施例の半導体装置の要部断面図である。図４との違いは、溝３１の最低面から外側を切断除去した点である。溝側面４４がｐｎ接合２１に対してポジティブベベル構造となる。効果は図６と同じである。
図１０は、この発明の第１０実施例の半導体装置の要部断面図である。図５との違いは、溝３２の最低面から外側を切断除去した点である。溝側面４５がｐｎ接合２１に対してネガティブベベル構造となる。効果は図７と同じである。
【００３５】
図１１は、この発明の第１１実施例の半導体装置の要部断面図である。図５との違いは、溝４６がｐｎ接合２１は横切るが、ｐｎ接合２３に達していない点である。この溝４６の表面が、ｐｎ接合２１に対してネガティブベベル構造となる。逆方向の耐圧特性において、図５と同じ効果が得られる。
図１２は、この発明の第１２実施例の半導体装置の要部断面図である。図８との違いは、溝４７、４８をエミッタ側およびコレクタ側の双方の半導体基板表面から接しないように形成した点である。効果は図８と同じである。
【００３６】
図１３は、この発明の第１３実施例の製造方法で、同図（ａ）、同図（ｂ）は工程順に示した要部工程断面図である。この製造工程は、図１の半導体装置の製造工程例である。
ｎベース領域１、ｐベース領域２、ｐコレクタ領域３、ｎエミッタ領域４、ガードリング構造１４、ゲート電極６、エミッタ電極８およびコレクタ電極９などを形成する（同図（ａ））。その後、ｎベース領域１とｐコレクタ領域３のｐｎ接合２１を横切るチップ端面の表面がｐｎ接合２１に対してポジティブベベル構造になるように、点線で示すように、端面の表面を斜面２５（角度θ）になるように、機械研磨と化学処理で形成し（同図（ｂ））、ポジティブベベル構造１６とする。その後でポジティブベベル構造１６の表面に、図示しない保護膜を被覆する。この角度θは図１で説明したように、３０度から６０度程度にする。
【００３７】
図１４は、この発明の第１４実施例の製造方法で、同図（ａ）、同図（ｂ）は工程順に示した要部工程断面図である。この製造工程は、図４の半導体装置の製造工程例である。
ガードリング構造１３となる箇所の外側に、ｎベース領域１のｐｎ接合２１近傍に達する溝５１を形成する（同図（ａ））。その後、この溝５１の表面層を化学処理（エッチング）により除去する。このとき、エッチング後の溝３１の底部の深さをｐｎ接合２１を横切る深さにする（同図（ｂ））。その後、溝３１を図示しないガラスなど絶縁膜でパッシベーションする。このようにして、図４の半導体装置が完成する。
【００３８】
図５から図１２の半導体装置の製造方法は、図１４と同様の製造方法である。ただし、図１４と違うのは、溝５１の底部の深さが異なっている点である。
図１５は、この発明の第１５実施例の製造方法で、同図（ａ）、同図（ｃ）は工程順に示した要部工程断面図である。
同図（ａ）、（ｂ）は、図１４（ａ）、（ｂ）と同じである。図１４（ｂ）に続いて、溝３１表面からｐ領域３２をｐコレクタ領域３とｐ領域１１に接するように形成する（同図（ｃ））。その後、この溝３１を図示しないガラスなど絶縁膜でパッシベーションする。
【００３９】
このｐ領域３２を形成することで、空乏層が、ガードリング構造１３の構成する外周端のｐｎ接合２３から、ｐベース領域２の方向に向かって拡がり、順方向耐圧と同様に逆方向耐圧を得ることができる。このｐ領域３２は、埋め込み分離構造のｐ領域と同様の働きをするが、埋め込み分離構造のようにエピタキシャル成長工程という高コストの工程は不要で、溝３１を形成し、拡散工程でｐ領域３２を形成するという極めて低コストで逆方向耐圧を得る半導体装置を形成できる。また、図１５の半導体装置と類似の半導体装置は、図４を除く、図１から図１０の半導体装置のベベル面（半導体基板の端面）にｐ領域を形成することで得ることができる。
【００４０】
図１６は、この発明の半導体装置を逆並列に接続し、双方向半導体装置とした例である。
絶縁基板６１上に独立した金属板６２、６３を固着し、その上に第１ＩＧＢＴ６４と第２ＩＧＢＴ６５のコレクタ電極９ａ、９ｂをそれぞれ固着する。第１ＩＧＢＴ６４のエミッタ電極６ａと金属板６３を接続し、エミッタ電極８ａを主端子Ｔ１と接続する。また、金属板６２を第２ＩＧＢＴのエミッタ電極８ｂと接続し、このエミッタ電極８ｂを主端子Ｔ２と接続する。このようにして、第１ＩＧＢＴ６４と第２ＩＧＢＴ６５が逆並列接続される。また、第１ＩＧＢＴ６４および第２ＩＧＢＴ６５のゲート電極６ａ、６ｂとゲート端子Ｇ１、Ｇ２とそれぞれ接続する。これらの逆並列されたＩＧＢＴ６４、６５を一個のパッケージ７０に収納して、主端子Ｔ１、Ｔ２とゲート端子Ｇ１、Ｇ２を有する双方向半導体装置が得られる。勿論、個別のバッケージに収納されたＩＧＢＴ６４、６５を互いに逆並列してもよい。この双方向半導体装置を用いることにより、直流はもとより交流の電力を制御することができる。
【００４１】
前記の各実施例は素子耐圧が６００Ｖ以下と比較的低耐圧素子に適用される。素子耐圧が６００Ｖを超えると、ｎベース領域１の厚みが厚くなり、ベベル構造をｎベース領域１全体に亘って形成することが困難となる。このように、ベベル１がｐｎ接合１６に達していない場合でも、耐圧は維持させる方法をつぎに説明する。
【００４２】
図１８は、この発明の第１６実施例の半導体装置の要部断面図である。図１との違いは、ｐコレクタ領域３に接して、ｐ領域８１をｎベース領域１の側壁にベベル構造部に達するように形成した点である。このｐ領域８１は埋め込みで形成する。
このように、ｐ領域８１を設けることで、ｐｎ接合２１が逆バイアスされた場合、空乏層はｎベース領域２内を上方、つまり、ｐベース領域２やｐ領域１１に向かって広がると共に、ｐ領域８１からｎベース領域１内を横方向にも広がり、安定した耐圧特性を得ることができる。また、ｐ領域８１が無い箇所はベベル構造が形成されているために、空乏層がｎベース領域１内に拡がり易くなっている。
【００４３】
図１９は、この発明の第１７実施例の半導体装置の要部断面図である。図２との違いは、ｐ領域１１に接して、ｐ領域８２をｎベース領域１の側壁にベベル構造部に達するように形成した点である。このｐ領域８２は埋め込みで形成する。図１８と同じで、ｎベース領域１とｐ領域２１のｐｎ接合が逆バイアスされた場合、空乏層はｎベース領域１の上方、つまり、ｐ領域１１に向かって広がると共に、空乏層がｐ領域８２に達すると、ｎベース領域１内を横方向に広がり、安定した耐圧特性を得ることができる。
【００４４】
図２０は、この発明の第１８実施例の半導体装置の要部断面図である。図４との違いは、溝３１の先端がｐｎ接合２１に達せず、ｎベース領域１内にあり、ｐ領域８１がｐコレクタ領域３より深く、この溝３１に達するように形成されてる点である。図１８と同じ効果があり、安定した耐圧特性を得ることができる。
図２１は、この発明の第１９実施例の半導体装置の要部断面図である。図５との違いは、溝３２の先端がｐ領域１１に達せず、ｎベース領域１内にあり、ｐ領域８２がｐ領域１１より深く、この溝３２に達するように形成されてる点である。図１９と同じ効果があり、安定した耐圧特性を得ることができる。
【００４５】
図２２は、この発明の第２０実施例の半導体装置の要部断面図である。これは、図２０の溝３１の底部の位置で切断して形成される。ｐ領域８１があるために、この切断面８８は化学処理なしでも構わない。効果は図２０と同じであり、安定した耐圧特性を得ることができる。
図２３は、この発明の第２１実施例の半導体装置の要部断面図である。これは、図２１の溝３２の底部の位置で切断して形成される。ｐ領域８２があるために、この切断面８９は化学処理なしでも構わない。効果は図２１と同じである。
【００４６】
図２４は、この発明の第２２実施例の半導体装置の要部断面図である。図２０の溝３１の表面層にｐ層８３を形成し、ｐ領域１１とｐ領域８１がｐ層８３で繋げる。このように、ｎベース領域１の側面がｐ領域で囲むことで、空乏層がｎベース領域１内に拡がり易くなり、安定な耐圧特性を得ることができる。
図２５は、この発明の第２３実施例の半導体装置の要部断面図である。図２１の溝３２の表面層にｐ層８４を形成し、ｐ領域１１とｐ領域８１がｐ層８４で繋げる。このように、ｎベース領域１の側面がｐ領域で囲むことで、空乏層がｎベース領域１内に拡がり易くなり、安定な耐圧特性を得ることができる。
【００４７】
図２６は、この発明の第２４実施例の半導体装置の要部断面図である。これは、図２４の溝３１の底部の位置で切断して形成される。ｐ領域８１があるために、この切断面８８は化学処理なしでも構わない。効果は図２４と同じであり、安定した耐圧特性を得ることができる。
図２７は、この発明の第２５実施例の半導体装置の要部断面図である。これは、図２５の溝３２の底部の位置で切断して形成される。ｐ領域８２があるために、この切断面８９はベベル構造で必要とされるパッシベーション処理をしなくても構わない。効果は図２５と同じであり、安定した耐圧特性を得ることができる。
【００４８】
図２８から図３２は、この発明の第２６実施例の半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。
ｎ型半導体基板１００のｐコレクタ領域３を形成する側の主面（裏面側）で、ベベル構造が形成される予定の箇所に、埋め込みによるｐ領域８１を形成する（図２８）。
【００４９】
つぎに、反対の主面の表面層に、ガードリング構造１３のｐ領域１１や活性領域１４のｐベース領域２、ｎエミッタ領域４、ゲート電極６およびエミッタ電極８などを形成する（図２９）。
つぎに、ｐコレクタ領域３を形成する（図３０）。
つぎに、溝３１をｐ領域８１に達するように形成する（図３１）。この図３１が図２０となる。また、この図３１の溝３１の底部から切断線８６に沿って切断すると図２２となる。
【００５０】
つぎに、溝３１の表面層にｐ層８３を形成する（図３２）。この図３２が図２６となる。また、この図３２の溝の底部から切断線８７に沿って切断すると図２６となる。
図３３は、この発明の第２７実施例の半導体装置の要部断面図である。この実施例は、図１のガードリング構造をフィールドプレート構造にした場合である。この場合、フィールドプレート構造１３ａの最外周部に形成されるｐ領域１１ａが、図１のガードリング構造１３の最外周部に形成されるｐ領域１１に相当する。この場合も図１と同様の効果が期待できる。尚、図３３は図１に相当する実施例を示したが、当然、図２から図２７のガードリング構造１３を図３３のフィールドプレート構造１３ａとしても、同様の効果が期待できる。
【００５１】
また、図中の５１はａ−Ｓｉ膜などの抵抗性絶縁膜、５２はフィールドプレート部、１２ａは層間絶縁膜などの絶縁膜、２４ａ、２４ｂはＡｌ−Ｓｉ膜などの金属膜、１４ａは活性領域である。
【００５２】
【発明の効果】
この発明によれば、プレーナ型の耐圧構造を有し、前記プレーナ型の耐圧構造の最外周端には第２導電型の第３領域が形成され、該第３領域の表面には内周側に向かって延びる金属膜が接するように形成された半導体装置において、前記第３領域と第２領域との間にベベル構造の溝を形成し、該ベベル構造の溝の側面に形成する第２導電形の第４領域によって前記第３領域と前記第２領域を接続することで、逆方向耐圧を有する半導体装置にすることができる。また、半導体基板が厚い場合、ベベル構造が形成されない端部にｐ領域をｐコレクタ領域または／およびガードリングのｐ領域に接続するように形成することで、逆方向耐圧を有する半導体装置にすることができる。
【図面の簡単な説明】
【図１】  この発明の第１実施例の半導体装置の要部断面図
【図２】  この発明の第２実施例の半導体装置の要部断面図
【図３】  この発明の第３実施例の半導体装置の要部断面図
【図４】  この発明の第４実施例の半導体装置の要部断面図
【図５】  この発明の第５実施例の半導体装置の要部断面図
【図６】  この発明の第６実施例の半導体装置の要部断面図
【図７】  この発明の第７実施例の半導体装置の要部断面図
【図８】  この発明の第８実施例の半導体装置の要部断面図
【図９】  この発明の第９実施例の半導体装置の要部断面図
【図１０】  この発明の第１０実施例の半導体装置の要部断面図
【図１１】  この発明の第１１実施例の半導体装置の要部断面図
【図１２】  この発明の第１２実施例の半導体装置の要部断面図
【図１３】  この発明の第１３実施例の製造方法で、（ａ）、（ｂ）は工程順に示した要部工程断面図
【図１４】  この発明の第１４実施例の製造方法で、（ａ）、（ｂ）は工程順に示した要部工程断面図
【図１５】  この発明の第１５実施例の製造方法で、（ａ）、（ｃ）は工程順に示した要部工程断面図
【図１６】  この発明の半導体装置を逆並列に接続し、双方向半導体装置とした構成図
【図１７】  従来のＩＧＢＴの要部断面図
【図１８】  この発明の第１６実施例の半導体装置の要部断面図
【図１９】  この発明の第１７実施例の半導体装置の要部断面図
【図２０】  この発明の第１８実施例の半導体装置の要部断面図
【図２１】  この発明の第１９実施例の半導体装置の要部断面図
【図２２】  この発明の第２０実施例の半導体装置の要部断面図
【図２３】  この発明の第２１実施例の半導体装置の要部断面図
【図２４】  この発明の第２２実施例の半導体装置の要部断面図
【図２５】  この発明の第２３実施例の半導体装置の要部断面図
【図２６】  この発明の第２４実施例の半導体装置の要部断面図
【図２７】  この発明の第２５実施例の半導体装置の要部断面図
【図２８】  この発明の第２６実施例の半導体装置の要部製造工程断面図
【図２９】  図２８に続く、この発明の第２６実施例の半導体装置の要部製造工程断面図
【図３０】  図２９に続く、この発明の第２６実施例の半導体装置の要部製造工程断面図
【図３１】  図３０に続く、この発明の第２６実施例の半導体装置の要部製造工程断面図
【図３２】  図３１に続く、この発明の第２６実施例の半導体装置の要部製造工程断面図
【図３３】  この発明の第２６実施例の半導体装置の要部断面図
【符号の説明】
１    ｎベース領域
２    ｐベース領域
３    ｐコレクタ領域
４    ｎエミッタ領域
５    ゲート酸化膜
６、６ａ、６ｂ  ゲート電極
７    層間絶縁膜
８、８ａ、８ｂ  エミッタ電極
９、９ａ、９ｂ  コレクタ電極
１１、１１ａ  ｐ領域
１２    酸化膜
１２ａ  絶縁膜
１３    ガードリング構造
１３ａ  フィールドプレート構造
１４、１４ａ  活性領域
１６    ポジティブベベル構造
１７    ネガティブベベル構造
１８    ダブルポジティブベベル構造
２１、２２、２３  ｐｎ接合
２４、２４ａ、２４ｂ  金属膜
２５    斜面
３１、４６、４７、４８、５１  溝
４１、４２、４３、４４、４５  溝側面
５１    抵抗性絶縁膜
５２    フィールドプレート部
６１    絶縁基板
６２、６３  金属板
６４    第１ＩＧＢＴ
６５    第２ＩＧＢＴ
７０    パッケージ
３２、８１、８２  ｐ領域
８３、８４  ｐ層
８６、８７  切断線
８８、８９  切断面
１００    ｎ型半導体基板
【図１】
0004696337.tif 000002
【図２】
0004696337.tif 000003
【図３】
0004696337.tif 000004
【図４】
0004696337.tif 000005
【図５】
0004696337.tif 000006
【図６】
0004696337.tif 000007
【図７】
0004696337.tif 000008
【図８】
0004696337.tif 000009
【図９】
0004696337.tif 000010
【図１０】
0004696337.tif 000011
【図１１】
0004696337.tif 000012
【図１２】
0004696337.tif 000013
【図１３】
0004696337.tif 000014
【図１４】
0004696337.tif 000015
【図１５】
0004696337.tif 000016
【図１６】
0004696337.tif 000017
【図１７】
0004696337.tif 000018
【図１８】
0004696337.tif 000019
【図１９】
0004696337.tif 000020
【図２０】
0004696337.tif 000021
【図２１】
0004696337.tif 000022
【図２２】
0004696337.tif 000023
【図２３】
0004696337.tif 000024
【図２４】
0004696337.tif 000025
【図２５】
0004696337.tif 000026
【図２６】
0004696337.tif 000027
【図２７】
0004696337.tif 000028
【図２８】
0004696337.tif 000029
【図２９】
0004696337.tif 000030
【図３０】
0004696337.tif 000031
【図３１】
0004696337.tif 000032
【図３２】
0004696337.tif 000033
【図３３】
0004696337.tif 000034