(57)【特許請求の範囲】
【請求項１】
入力垂直同期パルスを有する入力信号を得ること、
基準周波数からピクセル・クロック周波数を生成すること、
前記ピクセル・クロック周波数から出力垂直同期パルスを決定すること、
前記入力垂直同期パルスと前記出力垂直同期パルスとの間のロックを得るために前記基準周波数を生成すること
を含む信号を垂直にロックさせる方法。
【請求項２】
前記基準周波数を生成することが、
周波数発生器から公称周波数を生成すること、
前記入力垂直同期パルスと前記出力垂直同期パルスを比較して位相誤差信号を生成すること、
前記位相誤差信号を調整することによって調節信号を生成すること、および
前記調節信号を使用して、前記周波数発生器を調節して前記基準周波数を生成することを含む請求項１記載の方法。
【請求項３】
前記基準周波数がさらに基準分周値で割られる請求項１に記載の方法。
【請求項４】
前記基準分周値が任意の正の整数である請求項３に記載の方法。
【請求項５】
ピクセル・クロック周波数を前記生成することが、
前記基準周波数を調節済みピクセル・クロック周波数と比較して位相誤差信号を生成することであって、前記調節済みピクセル・クロック周波数が、前記ピクセル・クロック周波数をＰＬＬ分周値で割ることによって生成されること、
前記位相誤差信号を調整することによって調節信号を生成すること、および
前記調節信号を使用して前記ピクセル・クロック周波数を調節することを含む請求項４に記載の方法。
【請求項６】
前記ＰＬＬ分周値が、
入力垂直周波数を決定すること、
所望の出力水平解像度および所望の出力垂直解像度を得ること、
前記入力垂直周波数、前記所望の出力水平解像度、前記所望の出力垂直解像度、および前記基準分周値の積を前記公称周波数で割ることによって中間分周値を生成すること、
ＰＬＬ分周値を前記中間分周値の整数部分に設定することによって導き出される請求項５に記載の方法。
【請求項７】
入力垂直周波数を前記決定することが、隣接する２つの入力垂直同期パルス間における自走発振器のパルス数をカウントすることを含む請求項６に記載の方法。
【請求項８】
ユーザが前記所望の出力水平解像度および前記所望の出力垂直解像度を提供し、前記出力水平解像度および前記出力垂直解像度が、ブランキングに必要なピクセルを有する請求項６に記載の方法。
【請求項９】
出力垂直同期パルスを前記決定することが、
所望の出力水平解像度および所望の出力垂直解像度を得ること、
前記ピクセル・クロックのサイクルをカウントすることによってピクセル・カウンタを生成すること、
前記ピクセル・カウンタから出力水平同期パルスを生成すること、
前記出力水平同期パルスをカウントすることによってライン・カウンタを生成すること、
前記ライン・カウンタから前記出力垂直同期パルスを生成すること、
前記ピクセル・カウンタが所望の出力水平解像度に達したときに前記ピクセル・カウンタを再始動させること、および
前記ライン・カウンタが所望の出力垂直解像度に達したときに前記ライン・カウンタを再始動させることを含む請求項１に記載の方法。
【請求項１０】
ユーザが前記所望の出力水平解像度および前記所望の出力垂直解像度を提供し、前記出力水平解像度および前記出力垂直解像度が、ブランキングに必要なピクセルを含む請求項９に記載の方法。
【請求項１１】
出力水平同期パルスを前記生成することが、
前記ピクセル・カウンタがユーザによってプログラム可能な水平同期開始番号と等値であるときに、前記水平同期パルスをアサートすること、および
前記ピクセル・カウンタがユーザによってプログラム可能な水平同期終了番号と等値であるときに、前記水平同期パルスをリセットすることを含む請求項９に記載の方法。
【請求項１２】
前記出力垂直同期パルスを前記生成することが、
前記ライン・カウンタがユーザによってプログラム可能な垂直同期開始番号と等値であるときに、前記垂直同期パルスをアサートすること、および
前記ライン・カウンタがユーザによってプログラム可能な垂直同期終了番号と等値であるときに、前記垂直同期パルスをリセットすることを含み、前記開始番号および前記終了番号は、前記入力垂直同期パルスと前記出力垂直パルスの間に位相のずれを生じるように調節することができる請求項９に記載の方法。
【請求項１３】
入力垂直同期パルスを含む入力信号と、
基準周波数からクロック・パルスを生成するためのクロック発生器と、
前記クロック・パルスから出力垂直同期パルスを生成するための出力タイミング発生器と、
前記出力タイミング発生器および前記入力信号に結合された検出器であって、前記出力垂直同期パルスと前記入力垂直同期パルスを比較するための検出器と、
前記検出器に結合され、前記入力垂直同期パルスと前記出力垂直同期パルスが同期するように前記基準周波数を調節することによって前記クロック・パルスを調節するように構成された調節器と
を備える信号を垂直にロックさせるためのシステム。
【請求項１４】
前記基準周波数を前記調節することが、
周波数発生器から公称周波数を生成すること、
前記入力垂直同期パルスと前記出力垂直同期パルスを比較して位相誤差信号を生成すること、
前記位相誤差信号を調整することによって調節信号を生成すること、および
前記調節信号を使用して、前記周波数発生器を調節して前記基準周波数を生成することを含む請求項１３に記載のシステム。
【請求項１５】
前記基準周波数がさらに基準分周値で割られる請求項１３に記載のシステム。
【請求項１６】
前記基準分周値が任意の正の整数である請求項１５に記載の方法。
【請求項１７】
マイクロコントローラをさらに備え、前記マイクロコントローラが前記基準分周値を選択する請求項１６に記載のシステム。
【請求項１８】
クロック・パルスを前記生成することが、
前記クロック発生器が前記基準周波数を調節済みクロック周波数と比較して位相誤差信号を生成することであって、前記調節済みクロック周波数が、前記クロック・パルスをＰＬＬ分周値で割ることによって生成されること、
前記クロック発生器が前記位相誤差信号を調整することによって調節信号を生成すること、および
前記クロック発生器が前記調節信号を使用して前記クロック・パルスを調節することを含む請求項１７に記載のシステム。
【請求項１９】
前記ＰＬＬ分周値が前記マイクロコントローラによって導き出され、
入力垂直周波数を決定すること、
所望の出力水平解像度および所望の出力垂直解像度を得ること、
前記入力垂直周波数、前記所望の出力水平解像度、前記所望の出力垂直解像度、および前記基準分周値の積を前記公称周波数で割ることによって中間分周値を生成すること、
ＰＬＬ分周値を前記中間分周値の整数部分に設定することを含む請求項１８に記載のシステム。
【請求項２０】
入力垂直周波数を前記決定することが、隣接する２つの入力垂直同期パルス間における自走発振器のパルス数をカウントすること、および前記自走発振器の周波数で逓倍することを含む請求項１９に記載のシステム。
【請求項２１】
ユーザが前記所望の出力水平解像度および前記所望の出力垂直解像度を提供し、前記出力水平解像度および前記出力垂直解像度が、ブランキングに必要なピクセルを有する請求項１９に記載のシステム。
【請求項２２】
前記マイクロコントローラが出力垂直同期パルスの前記生成を行い、前記生成が、
所望の出力水平解像度および所望の出力垂直解像度を得ること、
前記クロック・パルスのサイクルをカウントすることによってピクセル・カウンタを生成すること、
前記ピクセル・カウンタから出力水平同期パルスを生成すること、
前記出力水平同期パルスをカウントすることによってライン・カウンタを生成すること、
前記ライン・カウンタから前記出力垂直同期パルスを生成すること、
前記ピクセル・カウンタが所望の出力水平解像度に達したときに前記ピクセル・カウンタを再始動させること、および
前記ライン・カウンタが所望の出力垂直解像度に達したときに前記ライン・カウンタを再始動させることを含む請求項１７に記載のシステム。
【請求項２３】
ユーザが前記所望の出力水平解像度および前記所望の出力垂直解像度を提供し、前記出力水平解像度および前記出力垂直解像度が、ブランキングに必要なピクセルを含む請求項２２に記載のシステム。
【請求項２４】
出力水平同期パルスを前記生成することが、
前記ピクセル・カウンタがユーザによってプログラム可能な水平同期開始番号と等値であるときに、前記水平同期パルスをアサートすること、および
前記ピクセル・カウンタがユーザによってプログラム可能な水平同期終了番号と等値であるときに、前記水平同期パルスをリセットすることを含む請求項２２に記載のシステム。
【請求項２５】
前記出力垂直同期パルスを前記生成することが、
前記ライン・カウンタがユーザによってプログラム可能な垂直同期開始番号と等値であるときに、前記垂直同期パルスをアサートすること、および
前記ライン・カウンタがユーザによってプログラム可能な垂直同期終了番号と等値であるときに、前記垂直同期パルスをリセットすることを含み、前記開始番号および前記終了番号は、前記入力垂直同期パルスと前記出力垂直パルスの間に位相のずれを生じるように調節することができる請求項２２に記載のシステム。
【発明の詳細な説明】
【０００１】
（発明の背景）
１．発明の分野
本発明は、アナログおよびディジタルの信号処理の分野に関し、より詳細には、出力周波数が入力周波数と異なる場合に切換、スキャン・コンバージョン、スケーリング、および処理を行うための回路およびシステムに関する。
【０００２】
２．背景技術
スイッチャは入力源を出力装置またはシステムに接続する手段である。通常、スイッチャは、ユーザが複数の入力信号源または接続タイプの中から選択したものから引き出された出力を提供できるようにする。さらに、様々なタイプのスイッチャが、様々なコンポーネント、機能、オプション、および付属品を有する。
【０００３】
２．１  グラフィックス環境
ディジタル表示技術において、グラフィックス・スイッチャ（ＧＳ）は、複数のアナログおよびディジタル入力信号を選択して、プレゼンテーション表示装置など選択された様々な出力装置に送ることができるようにするデバイスである。図１に、本発明の一実施形態による、グラフィックス・スイッチャで接続された様々なディジタル表示技術を表す典型的なグラフィックス環境を示す。
【０００４】
グラフィックス・スイッチャ１００により、ビデオ・カメラ１０２、ＶＣＲ１０４、ＤＶＤ１０６、ＴＶビデオ、オーディオ／ビデオ・システム、およびコンピュータ１１０、１１２、１１４などの入力から引き出されたソース信号を選択して、プレゼンテーション表示装置１２０上で１つずつ視聴することができる。例えば、別々のプレゼンテーションを有する２つのコンピュータ入力１１０および１１４から表示しようとするときは、グラフィックス・スイッチャ１００が両方のコンピュータを表示デバイスに物理的に接続して、表示デバイス１２０上に表示するために２つのコンピュータからの入力を選択させる。グラフィックス・スイッチャを使用する他の例は、表示デバイスのモニタ上またはシステム上のいくつかの領域を表示するためにビデオ・カメラ入力間で切換えを行う産業上の状況またはセキュリティ上の用途で、特別なグラフィックスおよびムービー効果を生み出すものである。
【０００５】
グラフィックス・スイッチャへの代表的な入力には、コンピュータ、ＴＶビデオ、複合ビデオ、赤緑青（ＲＧＢ）ビデオ、Ｓビデオ、Ｄ−１（ディジタル）ビデオ、コンピュータ入力（例えばＶＧＡ、ＳＶＧＡ、およびＭａｃビデオ・フォーマット）、ビデオ・カメラ、ＶＣＲ、および適切なら他の様々なオーディオ／ビデオ入力が含まれる。さらに、入力は様々な物理的位置から発生する場合がある。例えば、より大きな画面の表示装置上にプレゼンテーションを形成するために、スイッチを使用して、ある部屋の一端にあるコンピュータと、別の部屋にあるコンピュータと、パフォーマンスのビデオを撮るビデオ・カメラと、ビデオ会議システムから受け取る入力の間で選択を行うことができる。
【０００６】
同様に、スイッチャは、様々なソースまたはプレゼンテーション・フォーマットへの出力を提供する。出力の例には、ＬＣＤパネル（高解像度ＬＣＤプロジェクタを含む）、ＤＬＰ表示装置（高解像度ＤＬＰプロジェクタを含む）、高解像度プラズマ表示装置、ＴＶ表示装置、ＣＲＴ表示デバイス１２２および１２４（例えばＶＧＡ、ＳＶＧＡ、およびＭａｃビデオ・フォーマット）、オーディオ・ステレオ・システム、および適切なら他の様々なオーディオ／ビデオ出力が含まれる。例えば、ビジネス・プレゼンテーションに使用されるディジタル・プロジェクタは、ディジタル処理された要素をＬＣＤパネル、ＤＬＰパネル、ディジタル光処理デバイス、およびその他様々なものに供給する。
【０００７】
ＴＶ信号は、設定された数の水平ラインを有する。ＰＡＬおよびＳＥＣＡＭでは６２５本であり、ＮＴＳＣでは５２５本である。ただし、これらのラインのすべてが見えるわけではない。実際には、ＴＶビューアでは、ＰＡＬおよびＳＥＣＡＭの場合５７６本、ＮＴＳＣの場合４８３本のラインしか見えない。残りはブランキング・ラインと呼ばれ、ピクチャ情報を含まず、画面の上下に隠れる。
【０００８】
対照的に、コンピュータ表示装置上の水平ラインの数は、４８０本以下の可視水平ラインの低解像度から１２８０本以上のラインの非常に高い解像度まで、劇的に変動する可能性がある。多くのコンピュータは、異なるいくつかの表示解像度間でユーザが選択することができるビデオ・カードを備える。
【０００９】
表示解像度が高くなるにつれて、小さな細部およびテキストがくっきりと鮮明になる。例えば、７６８本の水平ラインからなるコンピュータ画面は、４８０本のラインだけからなるコンピュータ・ピクチャまたは５７６本のラインからなるＴＶピクチャよりも多くの細部を含んで表示することができる。ＴＶビデオ・ピクチャ中の水平ラインが相対的に少数であることは、ごく小さなテキストまたはその他の複雑な視覚的詳細を表示する能力を制限する。
【００１０】
ＴＶビデオは、ＮＴＳＣ、ＰＡＬ、またはＳＥＣＡＭ規格のいずれかによって規定されるが、この規格は、ピクチャ中のライン数、どのように色情報が決められているか、およびラインが画面上の上から下まで色付けされる速度（リフレッシュ・レート）を指定するものである。しかし、ＰＡＬ、ＮＴＳＣ、およびＳＥＣＡＭにおいては、実際はこれらの規格を満たす信号フォーマットがいくつかある。最も一般的に使用されるフォーマットは複合ビデオである。複合ビデオでは、すべてのビデオ情報（例えば赤、緑、青（ＲＧＢ）および同期に関する情報）が、すべて単一の信号に結合される。Ｓビデオは、優れたピクチャ品質を提供するものであり、クロミナンス（色）を輝度および同期の情報と分離する。ＰＡＬおよびＮＴＳＣの他の変形には、１５ｋＨｚのＲＧＢ、コンポーネント・ビデオ、およびＤ−１（ディジタル）ビデオが含まれる。
【００１１】
これらのフォーマットはすべて、ビデオ情報を信号に結合する方式が異なるが、いくつかの共通点もある。これらはすべてインタレース方式であり、５７６本（ＰＡＬおよびＳＥＣＡＭ）または４８３本（ＮＴＳＣ）の可視ラインを有し、変動のない確定したリフレッシュ・レートを有する。ＰＡＬの場合は、単一の「フレーム」を形成する２つのインタレース・フィールドが毎秒２５回（２５Ｈｚのレート）で画面上に色付けされ、ＮＴＳＣの場合は、これが毎秒３０回行われる（３０Ｈｚ）。
【００１２】
ＴＶビデオとは異なり、すべてのコンピュータ・ビデオ信号が従わなければならない単一の規格はない。先に論じたように、一般的に使用されている表示解像度の範囲は幅広い。リフレッシュ・レートには等しい広さの範囲があり、大部分は６０Ｈｚと８５Ｈｚの間にくる。また、すべてのコンピュータ表示装置はノンインタレース方式だが、いくつかのビデオ表示カードはインタレース方式の表示オプションも提供する。しかし、コンピュータ・ビデオ信号がすべて共有するのは、クロミナンスおよび輝度の情報をモニタに対して記述する方式である。ＶＧＡ、ＳＶＧＡ、およびＭａｃビデオ・フォーマットはすべて、赤、緑、青の情報を別々の信号として送る。ただし、同期情報を色情報と結合する方式には、コンピュータ間でいくらかの違いがある。赤、緑、青を相互に別々にしておくことにより、コンピュータ・モニタは、幅広い色を最小限のひずみで表示することができる。
【００１３】
２．２  スイッチャのタイプ
このように様々なアナログおよびディジタル入出力をサポートするために、多数のタイプおよび「系統」のスイッチャが開発されてきた。例えば、オーディオ／ビデオ（Ａ／Ｖ）スイッチャや、ＶＧＡ、Ｍａｃ、ＲＧＢスイッチャや、システム・スイッチャや、マトリックス・スイッチャがある。さらに、混合した入力を出力に切り換えることに関連する多数の信号特性は、いくつかの切換えオプションおよび付属品をもたらした。
【００１４】
例えば、ある系統のＡ／Ｖスイッチャは、ＮＴＳＣ／ＰＡＬ／ＳＥＣＡＭのコンポジットおよびＳビデオ・タイプのビデオ・ソース、ならびに選択可能な６つの入力のうち２つのステレオ・オーディオ・チャネルを受け入れることができる。この場合、この系統の各モデルは、それが受け入れるビデオ・オーディオ・フォーマットのタイプまたは組合せによって区別される。
【００１５】
別の系統のスイッチャ、ＶＧＡ、Ｍａｃ、およびＲＧＢスイッチャは、単純なルーティング用途に使用される。この系統のモデルは、ＶＧＡやＭａｃなど特定の１つのコンピュータ・タイプだけの信号を切り換えるのに専用とすることができる。あるいは、別のモデルは、ＶＧＡとＭａｃの両方のビデオ信号を受け入れることによってより多くの入力フレキシビリティを提供することができる。
【００１６】
より複雑なスイッチャ・タイプであるシステム・スイッチャは、あらゆるタイプのディジタル制御プロジェクタに適合することができ、ほぼすべてのソース信号を受け入れることができる。したがってシステム・スイッチャは、コンピュータ、Ａ／Ｖコンポーネント、オーディオ・ソースの間で容易に切り換えることができる。さらに、システム・スイッチャは、付属品によってプロジェクタと通信することができ、スイッチャがプロジェクタと同じ種類であるかのようにプロジェクタに認識させることができる。
【００１７】
特殊なタイプのスイッチャであるマトリックス・スイッチャは、複数の入力を複数の出力にルーティングする。例えば、入力＃１（例えばカメラ１０２）を、出力＃１（例えばプレビュー・モニタ１２４）または出力＃２（例えばプログラム・モニタ１２２）にルーティングすることができ、入力＃２（例えばＰＣコンピュータ１１０）を、出力＃３（例えばプログラム・モニタ１２２）および＃４（例えばディジタル表示装置１２０）にルーティングすることができ、その他、任意の組合せが可能である。したがって、マトリックス・グラフィックス・スイッチャでは、ほとんどのビデオおよびＲＧＢフォーマットの複数の入力および出力を切り換えることができる。マトリックス・スイッチャは、プレゼンテーション、データ表示、娯楽などの用途で一般的に使用されている。これらの用途は、複数の入力ソース（コンピュータ、カメラ、ＤＶＤプレーヤなど）を複数の出力宛先（モニタ、プロジェクタ、ビデオ会議ＣＯＤＥＣ）に切り換えることを必要とする。自動切換用の付属品を追加することにより、このようなスイッチャは、入力信号タイプの変更が検出されたときに様々なタイプの入力および／または出力の間で自動的に切り換えることができる。したがってスイッチャは、スイッチャのタイプおよび必要性に応じて様々な信号変換機能および処理機能を有する場合がある。例えば、グラフィックス・スイッチャは、それらの所望の性能に対する必要性に応じて、スキャン・コンバージョン、スケーリング、フィルタリング、およびその他の機能が混合したものを実装する。
【００１８】
例えば画像サイズが表示デバイスに合わないときに、スケーラが画像の形状を変更せずにそのサイズを変更する。したがって、スケーラの主な利点は、表示デバイスの能力に合致するようにその出力レートを変更できることである。これは、ディジタル表示デバイスの場合に特に有利である。というのは、ディジタル表示デバイスは画像を固定マトリックス上に生み出すからであり、また、ディジタル表示デバイスが最適な光出力を提供するためにはマトリックス全体を使用すべきだからである。図２に、本発明の一実施形態による、画像を表示するためのピクセル・マトリックスを表すディジタル表示デバイスを示す。スケーラの目的は、入力画像を表示デバイス２０６のピクセル・マトリックス２０４すなわち表示「スイート・スポット」に合致する出力画像２０２にスケーリングできるように、出力フレキシビリティを有することである。
【００１９】
スケーラは、水平と垂直の両方に出力をスケーリングすることができるので、画像の「アスペクト比」を変更することができる。アスペクト比は、矩形の水平寸法と垂直寸法との関係である。したがってスケーラは、グラフィックス・スイッチの一部として含まれるとき、様々なビデオ入力に対して水平および垂直のサイズと位置決めを調節することができる。例えば、画面を視聴する際、標準的なＴＶのアスペクト比は４：３または１．３３：１であり、ＨＤＴＶは１６：９または１．７８：１である。「：１」は示さないこともあり、その場合ＴＶ＝１．３３およびＨＤＴＶ＝１．７８とされる。したがって、ＮＴＳＣ、ＰＡＬ、またはＳＥＣＡＭの入力と、ＨＤＴＶタイプの表示装置とを伴うシステムでは、スケーラは標準的なＮＴＳＣビデオ信号を取り入れ、それを、ＨＤＴＶ表示領域に正確に合わせるために必要な様々な解像度（例えば４８０ｐ、７２０ｐ、１０８０ｐ）で１６×９のＨＤＴＶ出力にコンバートすることができる。
【００２０】
スケーリングは、しばしば「縮小」または「拡大」と言われる。「縮小」の例は、複数のピクチャを一度に表示できるように（例えばピクチャ・イン・ピクチャすなわち「ＰＩＰ」として）、６４０×４８０解像度のＴＶ画像をより小さいピクチャとして同じ画面上に表示するためにスケーリングするときである。元の画像を解像度３２０×２４０（すなわち元のサイズの４分の１）に縮小することにより、４つの入力ＴＶ解像度ピクチャを同じ出力ＴＶ画面上に同時に表示することができる。「拡大」の例は、より低い解像度の画像（例えば８００×６００＝４８００００ピクセル）をより高い解像度（１０２４×７６８＝７８６４３２ピクセル）のデバイス上に表示するためにスケーリングするときである。ピクセルの数は２つの解像度の数字の積であることに留意されたい（すなわち、ピクセル数＝水平解像度×垂直解像度）。したがって、拡大するときは、何らかの方法でピクセルを生み出さなければならない。多くの様々な画像スケーリング方法があり、そのいくつかは他よりもよい結果を生む。
【００２１】
スキャン・コンバータは、ソース・ビデオ信号のスキャン・レートを表示デバイスの必要に合うように変更するデバイスである。例えば、「ビデオ・コンバータ」または「ＴＶコンバータ＋」は、コンピュータ・ビデオをＮＴＳＣ（ＴＶ）に変換、またはＮＴＳＣをコンピュータ・ビデオにコンバートする。この概念は単純に見えるが、コンピュータ信号とテレビジョン信号は大きく異なるので、スキャン・コンバータは複雑な技術を用いて信号変換を達成する。この結果、特定の水平および垂直周波数リフレッシュ・レートまたは解像度を有するビデオ信号を、別の解像度または水平および垂直周波数リフレッシュ・レートに変換しなければならない。例えば、１５ＫＨｚのＮＴＳＣ規格ＴＶビデオ入力（例えば６４０×４８０）をスキャン・コンバージョンまたは「スケーリング」して、コンピュータ・モニタまたは大画面プロジェクタ用の１０２４×７６８ラインの解像度として出力を得るには、多くの信号処理が必要である。というのは、モニタまたはプロジェクタの機能または出力解像度の増大を実現するために、入力解像度を向上させるか追加しなければならないからである。出力へのピクセルを向上させるか追加することは、読み込まれているビデオ・フレームよりも多くのビデオ・フレームを読み出すことを含むので、多くのスキャン・コンバータは、入ってきた各入力フレームを記憶するためのフレーム・バッファまたはフレーム・メモリを使用する。入ってきたフレームを記憶すると、これらは、より多くのフレームおよび／またはピクセルを追加するために繰り返し読み出すことができる。
【００２２】
同様に、スキャン・ダブラ（「ライン・ダブラ」とも呼ばれる）は、複合インタレース方式ビデオをノンインタレース方式コンポーネント・ビデオに変更し、それにより輝度およびピクチャ品質を高めるのに使用されるデバイスである。スキャン・ダブリングは、スキャン・ラインの数を２倍にしてブランク・スペースを埋めることによって、スキャン・ラインをより見えにくくするプロセスである。これは「ライン・ダブリング」とも呼ばれる。例えば、スキャン・ダブラを使用して、インタレース方式ＴＶ信号をノンインタレース方式コンピュータ・ビデオ信号にコンバートすることができる。したがって、ＴＶビデオを新しいＴＦＴフラット・パネル画面上に表示するには、ライン・ダブラまたはクアドラプラが不可欠である。
【００２３】
２．３  グラフィックス・スイッチャに伴う問題
グラフィックス・スイッチャが、異なるリフレッシュ・レート周波数または解像度の入力信号間で切り換えるときは、スイッチャと表示装置のいずれかが新しい垂直リフレッシュ・レートおよび水平リフレッシュ・レートにロックする必要がある。その結果、入力信号が切り換えられて新しい周波数の信号が出力表示デバイスに送られたとき、表示装置は、新しい入力を表示できるように新しい周波数を再獲得してそれにロックアップしなければならない。表示装置が新しい入力信号周波数を再獲得するのにかかる時間中に、出力はドリフトし、それによりピクチャ・スクランブリングおよび／またはノイズを招き、出力表示に「ジッタ」を生じる。
【００２４】
したがって、グラフィックス・スイッチャが安定した出力を提供するためには、出力レートおよび解像度を安定させたまま維持しながら、複数のアナログとディジタルの入力フォーマットの間や解像度どうしを切り換えることができなければならない。このようなスイッチの設計法の一つは、信号処理を用いることである。
【００２５】
２．４  シームレス・グラフィックス・スイッチャ
切換え中にこのような安定した出力を提供するスイッチャは、一般にシームレス・グラフィックス・スイッチャ（ＳＧＳ）と呼ばれる。語句「シームレス」は、同期しない入力間で切り換えることによって生じるノイズおよびジッタを除去する、障害のない「カット」がもたらされることに由来する。信号処理を用いることにより、入力は表示装置に送られる前に１つの周波数にスキャン・コンバートされるので、入力が複数のアナログおよびディジタル・フォーマット間で切り換えられる間、出力はＳＧＳ中で安定した状態に保たれる。信号プロセッサが新しい入力レートへの「ロック」を行っているので、表示装置は常に同じ解像度であり、同じ一定の同期を有する。したがって、表示装置は１つの周波数だけを受け取るので、信号を再獲得する必要はなく、そのため入力切換に関するジッタを生み出すことはない。したがって、スキャン・コンバージョン信号処理により、ユーザは、入力切換からくるジッタを出力において引き起こすことなく入力間で切り換えることができる。
【００２６】
入力を１つの周波数にスキャン・コンバートするために、ＳＧＳは、メモリ・バッファに入力を書込み、メモリ・バッファから出力を読み取る。入ってきたフレームを記憶した後は、これらを繰り返し処理し、かつ／または読み出して、より多くのフレームまたはピクセルを追加することができる。したがって、メモリ・バッファを使用することにより、ＳＧＳはスケーリングも（前述のように）行うことができる。実際、シームレス切換は普通、スケーリングを含み、シームレス・スイッチャは普通、２つのスケーラおよび１つのマトリックス・スイッチャで構成される。
【００２７】
例えば図１を参照すると、従来のＳＧＳ製品１００は、異なる８つの入力信号１３０を処理することができ、信号を処理するためのルーティング機能および制御機能を備え、画像を選択された出力解像度にスケーリングし同期させる（「ｓｙｎｃ」）。したがって、オペレータがこの８つの入力を選択可能な固定出力レートにシームレスに切り換える間、ＳＧＳは、様々なスキャン・レートのＲＧＢまたはコンポーネント・ビデオ信号を受け入れる。
【００２８】
したがって、従来のＳＧＳは、高周波コンピュータ・ビデオ１１０、１１２、１１４およびカメラ１０２からの標準周波数ビデオを高周波および高コンピュータ解像度の出力１２０、１２２、１２４にシームレスに切り換えなければならないステージング・イベントに使用することができる。従来のＳＧＳは、５６０×３８４から１６００×１２００までの解像度、および１５ｋＨｚから１００ｋＨｚまでのスキャン・レートの、インタレース方式とノンインタレース方式の両方のビデオ・フォーマットを受け入れることができ、異なる２つの出力信号を提供する。第１の出力は、視聴者が見るための「番組」出力である。第２の出力は、切換えオペレータがローカル・モニタ上で「切換え後」のソースを見るための「プレビュー」出力である。したがって、切換えオペレータはシームレスに、「プレビュー」を「番組」出力に切り換えることができ、あるいは物理的な切換えを行ったときに使用するディジタル移行効果を選択することができる。
【００２９】
画質を最適化し、かつ最大限の画像輝度および詳細を維持するためには、すべての入力を「スイート・スポット」すなわちディジタル表示装置の本来の解像度に合致する解像度にスケーリングする必要がある。高度なディジタル・ビデオ・スケーリング技術では、例示的なＳＧＳは、ＲＧＢ入力を一般的な１８通りのコンピュータ−ビデオ、ＨＤＴＶ、またはプラズマの解像度にスケーリングすることができる。コンピュータ−ビデオ出力レートの場合、スケーリングされたこれらの出力解像度は、６４０×４８０、８００×６００、８３２×６２４、１０２４×７６８、１２８０×１０２４、および１３６０×１０２４である。プラズマ表示装置の場合は、出力解像度は８４８×４８０、８５２×４８０、１２８０×７６８、および１３６０×７６５である。ＳＧＳはまた、ＨＤＴＶの４８０ｐ、７２０ｐ、１０８０ｉ、および１０８０ｐの出力レートも提供する。
【００３０】
２．５  シームレス・グラフィック・スイッチャに伴う問題
しかしながら、ＳＧＳはグラフィックス・スイッチャの新しい入力の「ジッタ」問題を解決するものの、ある水平および垂直周波数リフレッシュ・レートの入力ビデオ信号を別の水平および垂直リフレッシュ・レートの出力にコンバートするためにフレーム・バッファまたはメモリを使用するＳＧＳには、本来的な問題がある。ＳＧＳは、各入力フレームが入ってくるのに伴ってフレーム全体をメモリ中のボックスに内的に記憶し、それにより、繰り返しそのフレームを信号処理するか読み出すことができる。
【００３１】
しかし、メモリ・バッファからの出力垂直読取りレートがメモリへの入力垂直書込みレートの整数倍でない場合、出力フレーム中の情報は、いずれかの時点で異なる２つの入力フレームを含むことになる。その結果、出力表示装置の一部は一方の入力フレームからの画像を表示し、出力表示装置の残りの部分は第２の入力フレームからの画像を表示する。入力画像中に動きがある場合、２つの入力フレーム中の要素は異なることになり、したがって出力フレームは、一方の画像の一部（例えば「前」画像の一部）と、遅い方の画像の一部（例えば「後」画像の一部）を表示する。さらに、２つの画像間の境界では、出力に「裂け目」が現れる。図３に、本発明の一実施形態による「裂け目」のあるディジタル表示出力画像を示す。
【００３２】
したがって例えば、右から左に水平に動いているボールの入力３００では、出力フレームの上部は第２の入力フレームからの画像３０２を表示し、出力フレームの下部は第１の入力フレームからの画像３０４を表示することになり、出力フレームの２つの部分が合わさるところで画像中に裂け目３０６が生じる。上部は時間的に後からの画像であって物体は右から左に動くので、出力の上部にある画像は、出力の下部にある画像よりも左にずれている。出力画像中には、読取りポインタと書込みポインタが交差する点３１０で水平ピクセルのずれもあることに留意されたい。
【００３３】
したがって現在のＳＧＳは、入力画像が「パンニング」を含むとき、特定の問題を有する。例えば、カメラがステージ上を巡って人物にしたがってその人物を追跡している場合のオンステージ・イベント中は、多くのカメラ・パンニングが必要である。この場合、様々な入力周波数がＳＧＳに入り様々なスキャン・コンバート・レートがＳＧＳから出て行くので、スキャン・コンバーティング・プロセスの間、メモリ・バッファへの書込みとメモリ・バッファからの読取りに対する異なる２つのリフレッシュ・レートがある。その結果、垂直読取りレートと書込みレートは同期してロックされない。
【００３４】
出力の裂け目を生み出すものを別の形で述べるが、表示される各出力フレームはメモリから読み取られるので、フレームが異なるレートでメモリに書き込まれメモリから読み取られているときは、書込みポインタと読取りポインタが異なるレートでメモリ中を移動している。したがって、読取りポインタと書込みポインタは最終的に交差することになり、これらが交差したとき、読取りポインタは、書込みポインタのすぐ後ろの新しい入力フレーム情報から、書込みポインタが上書きしようとしていた古い入力フレーム情報に行くことになる。次いで、新しい入力フレーム情報と古い入力フレーム情報とは現在の出力フレーム中に結合されるが、入力中に動き（例えば横方向のパンニング）がある場合、出力は、読取りポインタが新しい方の入力フレームと古い方の入力フレームとの間の境界を横切ったところに裂け目を含むことになる。
【００３５】
入ってくる垂直フレーム・リフレッシュ・レートと出ていく垂直リフレッシュ・レートとが交差するとき、すなわち「垂直同期」が交差するとき、裂け目が形成される。入力がフレーム・メモリに書き込まれているときにこれらが交差したとき、メモリ中の２つのポインタは実際に交差し、その結果、古い入力フレーム情報と新しい入力フレーム情報を有する単一の出力フレームが表示される。
【００３６】
出力フレームの垂直周波数レートが通常６０Ｈｚであり、入力ソースの垂直周波数がすべて通常５０Ｈｚである欧州では、ＳＧＳデバイスの出力に生み出される裂け目はより大きな問題であることに留意されたい。したがって、２つの垂直リフレッシュ・レート間に１０Ｈｚのデルタがあるので、欧州のＳＧＳ適用例は、１秒間に１０回までの裂け目に遭遇する可能性がある。
【００３７】
図４は、出力垂直同期パルスが入力垂直同期パルスとロックされないときの結果を表そうとした（すなわち実際の現象は動画または一連のフレーム中でしか捉えることができないので）、入力と出力の垂直同期パルスの波形図である。図４を参照すると、上のトレースは入力信号４０２の垂直同期を示す。下のトレースは出力信号４０４の垂直同期を示す。同期パルスを、出力垂直同期についてはポイント４０６に示し、入力垂直同期についてはポイント４０８に示す。実際は、ロックがないときは出力と入力の垂直同期パルスは異なる周波数を有し、したがって、オシロスコープ上で共に見ると同期パルス間には相対的な動きがある。
【００３８】
２．６  試みられてきた解決法
ＳＧＳ出力の裂け目を解決するためのオプションの一つは、入力信号の水平レートおよび垂直レートをとって、それらを出力時に正確に複製し、それによりフレーム・レートが同じになり水平同期と垂直同期が同じになるようにすることである。この解決法の問題は、入力と出力のピクセル・カウントがぴったり等しいので、スケーリングまたはスキャン・コンバージョンができないことである。
【００３９】
例えば、入力レートが１５ＫＨｚビデオしかない場合、出力水平レートおよび垂直レートが入力にロックされると、スイッチは１５ＫＨｚの出力しか提供することができない。したがって、１５ＫＨｚのインタレース方式の出力は大画面プロジェクタに対して十分なピクセルを形成しないので、高解像度の出力ビデオは不可能である。
【００４０】
入力に動きがある間のＳＧＳ出力フレーム中の裂け目を解決するための他の試みは、位相ロック・ループ（ＰＬＬ）を使用して、出力垂直同期パルスと入力垂直同期パルスの同期を達成することである。しかし、以前に実施されたこの方法は失敗しており、垂直フレーム・レートは同期がとられず、出力中の裂け目を招く。いくつかの数の出力フレームの後、出力読取りポインタは入力書込みポインタを越えることになり、これが起きたとき、この出力フレームはやはり２つの入力画像の各部分を含み、間に「裂け目」が生じることになる。
【００４１】
ＳＧＳ出力の裂け目を解決するための別の試みは、フレーム・メモリを追加して入力フレームをいわば二重バッファリングし、したがって連続する入力画像を含む２つの入力フレーム・バッファがあるようにすることである。この場合、垂直ポインタが交差したときは常に、２つの入力画像を有する出力フレームは除去するか、次の単一画像フレームで置換することができる。したがって、所与の瞬間に、２つのバッファの一方は１つの入力フレームからの情報だけを有する。次いでポインタが交差したときは、１つの入力フレームのみからの情報を有するいずれかのバッファが出力される。この正味効果は、ＳＧＳが実際にフレームをドロップするか、単一のフレームを二重表示することである。問題は、出力フレームが除去または置換されるときに画像のタイミングが混乱すること、および、画像情報が欠けているために、パンニング中などにおける直線的な動きは突然フレームに対してヘジテイトするか、フレームに対して前にジャンプするように見えることである。
【００４２】
例えば、動きはもはやスムーズではない。その代わり、ジャンプおよびヘジテイトを含む。したがって動きは、停止し、繰り返し、次いでジャンプまたはスキップするか、あるいは、停止し、次いで大きくジャンプし、次いで停止し、次いでもう一度大きくジャンプするように見えることがある。一定の速度で動いている、画面上のどんな方向のどんなパンニングまたは動きもジャンプすることになる。動いている物体は、跳ねるように、またはどもっているように見える。あるいは、一瞬停止した後で継続するように見える。大画面プロジェクタ上では、画像は「しゃっくり」を有し、画像に異常があるように見える。
【００４３】
したがって、ユーザが高速でＳＧＳ出力を記録しようとしており、ＳＧＳが裂け目を回避するためにフレームをドロップしている場合、記録はどもりだらけにになる。また、ブロードキャスト中または高精細度表示中にフレームがドロップされた場合、出力は未熟かつずさんに見える。加えて、この方法は、出力画像に関して述べたのと並行して不定の出力オーディオ遅延およびスキッピングも引き起こす。
【００４４】
ＳＧＳ出力の裂け目を解決するための別の試みは、垂直ポインタが交差するときは常に、２つの入力画像を有する出力フレームを何らかの形で「取り繕う」ための信号処理を行うことができるように、出力を遅延させることである。しかし遅延させても、裂け目を有する出力フレームは依然として存在し、やはりフレームまたはその一部をドロップするか追加しなければならない。したがって、出力フレームまたはその一部が除去されるか置換されるときに画像のタイミングが混乱し、直線的な動きは突然ヘジテイトするか前にジャンプするように見えることになる。
【００４５】
ＳＧＳに遅延を加えることに伴う追加の問題は、フレーム遅延またはメモリに記録することによる遅延を有する信号処理ステップのせいで、ビデオがしばしばシステム中のいくつかのポイントで遅延することである。例えば大きなステージング・イベントでは、遅延が集積し始め、実際、システムから提供される音に話者または歌手の唇が同期しない程度まで集積する可能性がある。一般に、システム全体は、オーディオとビデオとの遅延が１フレームまでならやっていくことができるが、１フレームを超える場合は、また状況によっては、オーディオと出力画像の唇との同期のタイミング差が認識される。
【００４６】
したがって、出力レートにおける異なる水平周波数を可能にし、かつ入力切替え中に一定のシームレスな出力周波数および解像度を維持しながら、出力垂直フレーム同期パルスを入力垂直フレーム同期パルスにロックさせることのできるシステムを提供することが望ましい。例えば、望ましいＳＧＳは、読取りポインタと書込みポインタがメモリ中で交差せず、異なる２つの入力フレームで形成される出力フレームを生成しないＳＧＳである。
【００４７】
また、出力と入力の垂直同期パルスがロックされ、メモリ中の出力垂直フレーム読取りポインタの位置を入力垂直フレーム書込みポインタの位置と比較して調整することのできるシステムを提供することも望ましい。例えば、望ましいＳＧＳでは、出力読取りポインタを入力垂直ポインタに対してどんな場所に配置することもでき、したがって例えば、フレーム・レート遅延を調節することができる（例えば半フレーム）。したがって、ＳＧＳに関するフレーム・レート遅延は、望むなら、１つまたは複数の一定かつ予測可能な値に設定すること、調節すること、または変更されるようにプログラムすることができる。
【００４８】
また、ビデオ遅延を特定の値にロックさせることで、オーディオをビデオに同期させるための予測可能かつ一定の遅延が提供されることからも、このようなＳＧＳは望ましい。したがって、このようなＳＧＳは、正確かつ予測可能かつより厳密なビデオとオーディオの同期を可能にする。
【００４９】
さらに、出力フレーム・レート遅延を０に近くなるように調節できるように、メモリ中で入力垂直フレーム書込みポインタの位置と比較して調節可能な出力垂直フレーム読取りポインタ位置を有するシステムを提供することも望ましい。例えば、望ましいＳＧＳは、入力と比較した出力垂直フレーム遅延ができるだけ低減されるようにすることができ、それでもなおＳＧＳが機能できるようにする。
【００５０】
したがって、ＳＧＳはラインが入ってきたときにそれらを処理および出力しない限り０の遅延を有することはできないものの、入力と出力のフレーム・レートが共にロックされて、読取りポインタと書込みポインタが相互と比較して調節可能な場合、ＳＧＳは０に近い遅延を有することができる。この場合、遅延を生じるいくつかの処理および記録ステップをビデオが受ける大規模なステージング・イベントで、遅延の集積を最小限に抑えることができる。その結果、フレーム遅延が非常に低い大規模なオンステージ・イベント・システムは、遅延したビデオにオーディオが整列するためのオーディオ遅延を必要としない。このようなＳＧＳはまた、ビデオ遅延を最小限に抑えることができ、それによりオーディオ・オフセットを最小限に抑えることができ、あるいは必要ならオーディオ／ビデオ出力同期のためのオーディオ中の遅延を必要最小限に抑えることができることからも、望ましい。
【００５１】
（発明の概要）
本発明は、入力と出力のビデオ・フレーム・レートを垂直にロックさせるための方法および装置を記述する。本発明の１つまたは複数の実施形態では、入力フォーマットおよび周波数にかかわらず、出力垂直同期が入力垂直同期と同相でロックされる。出力解像度、水平リフレッシュ・レート、および遅延はユーザによって選択可能であり、それによりユーザは、任意のソースから、ユーザの望む選好に従ってビデオを視聴することができる。入力と出力のフレーム・レートを垂直にロックさせることにより、異なる入力フレームからのピクセルが１つの入力フレーム上に重ならないことが確実になる。
【００５２】
一実施態様では、２つの位相ロック・ループを直列に接続する。第１の位相ロック・ループは、ユーザの表示選好を満たすのに必要な出力ピクセル・クロックを生成する。第１の位相ロック・ループは、フレームのロックに必要な望ましい出力ピクセル・クロックを正確に生成しない場合がある。というのは、現在の位相ロック・ループは整数の分周値を必要とし、望ましい分周値は整数でない値に計算される場合があるからである。したがって、分周値の整数でない部分すなわち端数部分が失われる。しかし、第２の位相ロック・ループを使用して、分周値の端数部分の不足を補償する。第２の位相ロック・ループは、有限の調節機能を有する電圧制御水晶発振器または等価なデバイスを使用して、第１の位相ロック・ループに対する基準周波数を生成する。したがって、１つまたは複数の実施態様では、ロックが達成されるまで基準周波数は有限に調節可能である。
【００５３】
１つまたは複数の実施態様では、出力タイミング発生器が、水平および垂直の同期パルスを生成する。出力垂直同期パルスは、入力垂直同期パルスと位相ロックされる。自走発振器が、入ってきたビデオの周波数を測定し、その出力をマイクロコントローラに送る。マイクロコントローラは、ユーザによって選択された出力選好に基づいて、第１の位相ロック・ループ中で必要な分周値を計算する。ユーザは、出力タイミング発生器を介して、垂直入力と出力のビデオ・フレーム間の遅延を調整することもできる。
【００５４】
（発明の詳細な説明）
本発明は、異なるビデオ・ソースからの入力信号と出力信号を垂直にロックさせるための方法および装置を含む。以下の記述では、本発明の実施形態に関するより完全な記述を提供するために、多くの具体的な詳細について述べる。ただし、これらの具体的な詳細なしで本発明を実施することもできることは、当業者には明らかになるであろう。その他の場合では、本発明を不明瞭にしないために、周知の特徴については詳細に記述していない。
【００５５】
本発明の１つまたは複数の実施形態では、本明細書に述べる装置および方法は、入力と出力のビデオ・フレーム・レート（すなわち周波数）をユーザ指定の出力解像度でロックさせる能力を提供する。典型的な適用例では、複数のソースからのビデオが、異なるフレーム・レートおよび解像度で到着する。これらの入力ビデオ信号は、出力ビデオ要件に合致するようにスケーリングされ、その後、高レートで表示デバイスに出力される。この望むところは、入力ビデオ・ソースの解像度とタイミングの両方が様々でありながら、出力解像度をユーザによって事前設定された値で一定に保つことができることである。
【００５６】
入力ビデオ信号を所望の出力解像度に変更するための様々な方法には、ビデオ・スケーリング、ライン・ダブラ、およびクアドラプラ(quadrupler)が含まれる。これらの方法については、背景でより詳細に論じている。しかし、どんな出力解像度が望まれるにせよ、複数のビデオ・ソース間で切り換えるとき、または例えばカメラがある程度の速度レートでパンニングされるときは、ファジー性が生じることがある。これは、スケーリングが行われる前に入力ビデオ・データがメモリに書き込まれるからである。書込みポインタと読取りポインタが同期しない場合、表示画面のいくつかのセクションが、表示画面の他のセクションからの異なる入力フレームからくるデータを有する場合がある。本発明の目的は、入力フレーム全体に関連するピクチャを出力時に所望の出力解像度で読み取って表示できるように、入力と出力のフレーム・レートを同期させることである。
【００５７】
典型的には、位相ロック・ループ（ＰＬＬ）を使用して同期を達成する。ＰＬＬは、基準ソースからの同期パルスと同相でロックされるように可変周波数発生器への入力を変動させることによってある信号の周波数（周波数発生器の出力からの同期パルス）が制御される閉ループ・フィードバック・システムである。これは、基準発振器出力の位相を電圧制御発振器（ＶＣＯ）の出力の位相と比較して位相誤差信号を生成することによって達成される（ＶＣＯは可変周波数発生器である）。誤差信号は、調整され、ＶＣＯの周波数が基準発振器の周波数と合致するまでＶＣＯを調整するのに使用される。
【００５８】
ＶＣＯは、制御電圧によって当該の周波数範囲にわたって掃引される。ＶＣＯの出力はＰＬＬシステムの出力であり、これは、クロックとして種々の用途に使用される。ＰＬＬ中で、ＶＣＯ出力は、プログラム可能分周器を通してフィードバックされ、位相検出器中で基準周波数と比較される。基準周波数は普通、実際の適用例では基準分周器を通される。基準は普通、水晶発振器すなわちＶＣＸＯ（電圧制御水晶発振器）だが、別のＰＬＬの出力でもよい。位相検出器は、ＶＣＯを操作する誤差電圧を生成して、ＶＣＯ出力を基準と同じ周波数にロックさせる。
【００５９】
図６は、典型的な位相ロック・ループのブロック図である。ＰＬＬへの入力は、基準発振器、通常は水晶発振器の出力であり、これがブロック６０２の周波数分周器を通して供給されて、所望の（すなわち基準の）同期レート（すなわち周波数）が生成される。位相検出器（ブロック６０４）は、基準分周器（ブロック６０２）の出力をＰＬＬ分周器（ブロック６１０）の出力と比較して、２つの信号間の位相誤差を生成する。ブロック６１０の出力は、電圧制御発振器（ＶＣＯ）（ブロック６０８）からの周波数がＰＬＬ分周器の値で割られて生成された周波数である。ループが安定するように、位相誤差は、ＶＣＯの調節に使用される前にブロック６０６でフィルタリングされる。ループが安定したとき、ブロック６１０の出力は、ブロック６０２の基準出力と同相でロックされる（すなわち位相差がない）。
【００６０】
典型的なシステムでは、ＶＣＯは基準よりも１桁高い振幅で動作する。例えば、所望の周波数ステップが２５ＫＨｚであり水晶基準周波数が４ＭＨｚであると仮定する。この場合、基準分周器は、水晶基準を１６０で割ることになる（４ＭＨｚ÷１６０＝２５ＫＨｚ）。１４６．５ＭＨｚ（例えば）のＶＣＯ出力の場合、ＰＬＬ分周器は５８６０に設定されて、１４６．５ＭＨｚを２５ＫＨｚに分周する。したがって、ループがロックされたとき、位相検出器に提示される基準信号とＶＣＯ信号は共に２５ＫＨｚである。現在のハードウェア制約により、ＰＬＬ分周値は整数（バイナリ・マシンによって生成される）であることに留意されたい。ただし、出力周波数を基準周波数にロックさせることが可能な任意のＰＬＬタイプのデバイスで本発明を実施できることは、当業者には明らかになるであろう。
【００６１】
ＰＬＬシステム中の最後のコンポーネントは、ループ・フィルタである。このループ・フィルタが必要な理由は、通常の位相検出器が「ＤＣ」誤差電圧を生成するのではなくループ・ロック状況に応じたパルス波形を生成するからである。例えば、Ｍｏｔｏｒｏｌａ  ＭＣ１４５１７０ＰＤ出力は、正極性または負極性（チップがどのようにプログラムされているかによる）のパルスを伴う論理レベルの信号である。この波形がＶＣＯに直接加えられた場合、広い周波数変調信号がもたらされることになる。ループ・フィルタは、ＰＤ出力を積分（または平均）して、スムーズな誤差電圧を生み出す。
【００６２】
位相検出器は、プログラム可能な基準分周器および主分周器ならびにディジタル制御回路と共に、ＰＬＬチップ中に統合させることができる。位相検出器回路には、可能ないくつかの実施形態がある。最新のＰＬＬチップは、チャージ・ポンプ回路を使用する。チャージ・ポンプ回路の出力は論理レベルのパルス波形であり、これは積分されてＶＣＯ制御信号が生み出される。ループ・フィルタは、位相検出器からのパルス出力を積分して、平滑化された「ＤＣ」ＶＣＯ制御電圧を生み出す。フィルタ中でコンポーネントの値を変動させることにより、ＰＬＬの性能が設定される。
【００６３】
先に論じたように、ＰＬＬ分周値は整数である。この考察では、位相検出器への入力に向けて周波数が縮小されたときに整数を生み出すのに好都合なように数を選択した。しかし実際は、スケーリングの労力から常に整数が得られるとは限らず、それにより精度が損なわれる。精度が損なわれると、ＶＣＯの出力が基準入力と正確にロックすることが妨げられ、したがって異なるビデオ・ソース間で切り換えるときに望ましくないビデオ結果が生じるという問題が生じる場合がある。この問題を理解するために、典型的なビデオ適用例について考察する。
【００６４】
１５７３４．２６５７３Ｈｚの水平入力周波数および５９．９４Ｈｚの垂直入力周波数（水平同期レートおよび垂直同期レートとも呼ばれる）に達する通常のＮＴＳＣ（Ｎａｔｉｏｎａｌ  Ｔｅｌｅｖｉｓｉｏｎ  Ｓｔａｎｄａｒｄｓ  Ｃｏｍｍｉｔｔｅｅ）ビデオ信号を、１０２４×７６８解像度の表示画面上に映写したいとする。この場合、１０２４が出力水平解像度であり、７６８が出力垂直解像度である。解像度はピクセル・カウントで指定され、普通は有効な表示範囲を指す。したがって、１０２４×７６８が有効表示領域を構成する。実際には、走査される総表示領域はブランキング領域を含み、１０２４×７６８の有効表示の場合は１３４４×８０６の総解像度になる。この総解像度を用いて、所望のクロック・レート（すなわちＶＣＯの出力周波数）が計算される。基準とＶＣＯ出力との位相誤差が０のときは、以下の式が適用される。
0004690636.tif 000002
【００６５】
所望のＶＣＯ出力、すなわち入力と出力のフレーム・レートをロックさせるのに必要な周波数は、入力データと同じフレーム中の出力ピクセル・データ全体を読み取るのに必要な周波数である。したがって、ＶＣＯ出力は以下の式によって得られる。
ＶＣＯ出力＝（垂直入力周波数）（出力垂直解像度）（出力水平解像度）
ＰＬＬ分周器の値について代入して解くことにより、以下の式が得られる。
0004690636.tif 000003
【００６６】
ＶＣＸＯ公称周波数２７，０００，０００Ｈｚおよび基準分周値１０２４を代入することにより、ＰＬＬ分周値の値２４６２．５６２が得られるが、これは整数でない値である。先に論じたように、ＰＬＬ分周値は現在、ハードウェア制約のせいで整数値に限られている。したがって、端数部分（すなわち．５６２）は切り捨てなければならず、その結果、ＰＬＬ分周値２４６２が得られる。ロックを実現するのに必要な所望のＶＣＸＯ公称周波数に向けて逆算することにより、２７，００６，１６７．５１Ｈｚが得られる。数を操作して端数のないＰＬＬ分周値を実現することも、確実にできることに留意されたい。ただし、例えば基準分周値はまた正の整数（さらには１）でなければならないといったような物理的制約がある。図４を参照すると、ＰＬＬ分周値の端数部分を補償することができないせいで、出力垂直同期パルス４０６と入力垂直同期パルス４０８との間には、周波数がロックされないことによる相対的な動きがある。同相でロックするには、両方の周波数が等しくなければならない。
【００６７】
一般に、基準分周値とＶＣＸＯ周波数は、ＰＬＬがロックオンして低いジッタを維持するために、出力基準周波数（すなわちＶＣＸＯ周波数／基準分周値）ができるだけ低い周波数になるように選択される。出力基準周波数が低下するにつれて、ＰＬＬは補償するためにより高いＰＬＬ分周値を有さなければならず、それによりジッタがより多くなり安定性がより低くなるので、出力基準周波数は過度に低くすることはできない。また、ＰＬＬは周波数を整数でしか逓倍できないので、ハイエンドでは、出力基準周波数は、ＰＬＬによってもたらすことのできる最小の周波数ステップまたは変化である。このことは、基準が大きいほどＰＬＬ周波数が離れている可能性があることを意味し、したがってＶＣＸＯに対してより多く調節して差を埋め合わせる必要がある。現在の技術では、ＶＣＸＯは±５００〜±１０００ｐｐｍ（百万分率）の範囲に限られる。本発明がＶＣＸＯをこの周波数範囲で使用することに限定したものでないことは、当業者なら理解するであろう。実際には、周波数の調節が可能な任意のＶＣＸＯを使用することができる。
【００６８】
複数のビデオ・ソース、フォーマット間で切り換え、ユーザによって選択可能な幅広い解像度を表示したいと思う場合、基準周波数に固定数を選択することは不可能である。問題は、各垂直同期パルス間で読み取らなければならないピクセル・データの数が、垂直入力周波数に出力垂直解像度および出力水平解像度を掛けることによって得られることである。上の例示的な場合では、この数は６４，９３０，８４４．１６である。これはまた、垂直同期パルス内ですべての表示データが読み取られる場合にＰＬＬ出力に必要な周波数でもある。しかし、ユーザは様々な解像度を指定することがあり、また入力周波数はソースおよびフォーマットに応じて異なることがあるので、この数は様々である。
【００６９】
ユーザが様々な出力解像度を指定する場合でも一貫したロックを実現するために、図７に示すように２つの位相ロック・ループを直列に連結する。図７は、本発明の一実施形態による、直列に連結された２つの位相ロック・ループのブロック図である。ブロック７０２のＰＬＬ１は元のＰＬＬであり、ブロック７０４のＰＬＬ２は、前述のようにＰＬＬ分周値の端数部分を調節するための追加のＰＬＬである。可能な最も近い整数（Ｎ）をＰＬＬブロック７０２中のＰＬＬ分周値に使用してピクセル・クロック（出力周波数）が生成され、これがブロック７０６の垂直同期発生器に供給されて、出力垂直同期パルス（Ｖｓ＿ｏｕｔ）が生成される。ＰＬＬ分周値の失われた端数部分を補償するために、ブロック７０４の第２の位相ロック・ループを直列に追加して、必要な調節を基準周波数に与え、出力垂直同期パルスを入力垂直同期パルス（Ｖｓ＿ｉｎ）と同期させる。以下、各ブロックのオペレーションおよび内容に関するより詳細な記述を提供する。
【００７０】
単一の位相ロック・ループを使用することもできる。しかし、必要な出力周波数（ピクセル・クロック）が６０ＭＨｚを超え、入力基準が６０Ｈｚである場合は、１，０００，０００を超えるＰＬＬ分周値が必要になり、これにより、基準パルスごとに１００万回を超える発振器サイクルが必要になるので、ＰＬＬループを安定させることが困難になる。したがって、２つの位相ロック・ループを直列で使用することにより、より容易かつ正確に安定をもたらすことができる。
【００７１】
最後に、様々な入力周波数を補償するために、入ってきた垂直同期周波数を測定する手段を追加する。図８に、入力と出力の垂直同期レートをロックさせるのに使用される本発明の一実施形態のブロック図を示す。図８の図を図７のコンテキストの中に置くと、ブロック８１０〜８１８の組合せは図７のＰＬＬ２に相当し、ブロック８２０〜８２２の組合せは図７のＰＬＬ１に相当する。
【００７２】
垂直周波数の測定
再び図８を参照すると、ブロック８０４で、高周波自走発振器８０２を使用して、入力垂直同期レート（基準レート）が非常に正確な解像度まで測定される。垂直周波数測定ブロック８０４の出力は、垂線あたりのカウント数である。すなわち、ブロック８０４は、２つの入力垂直同期パルス間で発振器８０２のパルスが何回発生するかをカウントする。例えば、５９．９４ＨｚのＮＴＳＣ垂直同期入力に対して周波数２７，０００，０００Ｈｚの発振器８０４が使用される場合、４５０，４５０の出力カウント数がブロック８０４から得られることになる。実際の数は、２７，０００，０００／５９．９４であってこれは４５０，４５０．４５０であり、したがって整数でない値である。発振器８０２のパルスの数だけがカウントされるので端数は外され、それにより精度が損なわれ、さらにはロックができなくなる。したがって、より高速な発振器を使用することが有利であろう。また、マイクロコントローラが実施しなければならない計算を最小限に抑えるための助けとするために、自走発振器８０２とＶＣＸＯ８１８公称周波数を同じ値とすることも望ましい。
【００７３】
マイクロコントローラによる計算
ブロック８０４からの出力カウント数は、マイクロコントローラ・ブロック８０８に供給される。マイクロコントローラ８０８は、その他の機能に加えて、基準分周器８２０を選択し、すべての計算を行って、ＰＬＬブロック８２２のブロック８２６に供給されるＰＬＬ分周値を計算する。先に論じたように、基準分周器８２０は任意の正の整数とすることができる。マイクロコントローラの計算は、ユーザによって選択可能な出力水平周波数、水平解像度、および垂直解像度に基づく。この選択は、やはりマイクロコントローラによって制御されるユーザ・インタフェースを通して達成することができる。唯一の制約は垂直同期周波数であり、これは、フレームがロックするように入力側と出力側の両方で同じでなければならない。
【００７４】
本発明の一実施形態では、マイクロコントローラ８０８には、ＰｏｗｅｒＰＣファミリのプロセッサのうちの一つなどＭｏｔｏｒｏｌａ製のマイクロプロセッサや、８０３１、８０５１、８０ｘ８６、Ｐｅｎｔｉｕｍ（登録商標）ファミリのプロセッサなどＩｎｔｅｌ製のマイクロプロセッサや、Ｓｕｎ  Ｍｉｃｒｏｓｙｓｔｅｍｓ（商標）Ｉｎｃから出ているＳＰＡＲＣ（商標）を含めることができる。しかし、適した他のどんなマイクロプロセッサまたはマイクロコンピュータを利用することもできる。
【００７５】
ピクセル・クロック生成用の位相ロック・ループ
ブロック８２２のピクセル・クロック生成ＰＬＬは、垂直同期周期内で所望の表示データすべてを読み取るのに必要なピクセル・クロック・レートを生成する。例えば、１３４４×８０６表示装置上の垂直同期周波数５９．９４ＨｚのＮＴＳＣビデオ入力は、６４，９３０，８４４．１６Ｈｚのピクセル・クロック・レートを必要とする。
【００７６】
ピクセル・クロック生成ＰＬＬへの入力は、基準分周器ブロック８２０の出力であり、基準分周器ブロック８２０は、その入力をＶＣＸＯブロック８１８から受け取る。ＶＣＸＯ８１８は、公称周波数で開始し、ある範囲にわたって、現在の技術では通常±５００〜±１０００百万分率（ｐｐｍ）にわたって調節可能である。例えば、２７ＭＨｚのＶＣＸＯに対する±５００ｐｐｍの調節範囲は、±１３，５００Ｈｚ（すなわち５００×２７，０００，０００を１，０００，０００で割った数）に相当する。ブロック８２０の基準分周器の出力は、ブロック８２８の位相検出器中でブロック８２６のＰＬＬ分周器の出力と比較されて、２つの信号間の位相誤差が生成される。フィルタリングされた位相誤差を受け取った電圧制御発振器（ＶＣＯ）ブロック８２４によって、ピクセル・クロック出力が生成される。先に述べたように、フィルタリングを用いて位相ロック・ループを安定させることができる。
【００７７】
ピクセル・クロックは、ビデオ・データがメモリ・バッファから読み取られるレートを表す。ピクセル・クロック出力は、基準との比較のために、ＰＬＬ分周器ブロック８２６を通して位相検出器ブロック８２８にフィードバックされる。ピクセル・クロック出力はまた、水平同期パルスおよび垂直同期パルスの生成のために、ブロック８３０の出力タイミング発生器にも供給される。
【００７８】
出力タイミング発生器
出力水平同期パルスおよび垂直同期パルスは、出力タイミング発生器（ＯＴＧ）ブロック８３０中で計算される。ＯＴＧは、出力フォーマットに基づきピクセル・カウンタから離れて「水平同期開始番号」および「水平同期終了番号」を復号することにより、出力水平同期パルス（ＨＳ＿ＯＵＴ）を生成する。ピクセル・クロックは、ピクセル・カウンタを刻時する。ピクセル・カウンタは、出力ラインあたりの必要ピクセル総数までカウントした後で０にリセットする。「水平同期開始番号」および「水平同期終了番号」について異なる数を復号することにより、ビデオ・タイミングの同期を動かすことができ、それにより出力画面上のピクチャをずらすかまたは移動させることができる。
【００７９】
図９は、本発明の一実施形態による水平同期パルス生成を示す流れ図である。図９は、ピクセル・クロックのサイクルごとに実行される。電源投入時、ピクセル・カウンタ（Ｐｉｘｅｌ＿Ｃｏｕｎｔｅｒ）、出力水平同期（Ｈｓｙｎｃ＿Ｏｕｔ）、およびＭｅｍｏｒｙ  Ｒｅａｄ  Ｅｎａｂｌｅの各ディスクリートをリセットする。水平同期開始番号（Ｈｓｙｎｃ＿Ｓｔａｒｔ）、水平同期終了番号（Ｈｓｙｎｃ＿Ｅｎｄ）、ラインあたりのピクセル総数（Ｈｏｒｉｚｏｎｔａｌ  Ｒｅｓ．）、メモリ・バッファ読取りに対する開始カウント（Ｐｉｘｅｌ＿Ｒｅａｄ＿Ｓｔａｒｔ）、およびメモリ・バッファ読取りに対する終了カウント（Ｐｉｘｅｌ＿Ｒｅａｄ＿Ｅｎｄ）が、マイクロコントローラによってレジスタ・バッファに書き込まれる。
【００８０】
ブロック９０４に入ると、ピクセル・カウンタがインクリメントされる。ブロック９０６でピクセル・カウンタの値が水平同期開始番号と等値である場合は、ブロック９１６で出力水平同期パルスがアサートされ、処理はブロック９１０で継続する。しかし、ブロック９０８で、ピクセル・カウンタが水平同期開始番号と等値ではなく水平同期終了番号と等値である場合は、ブロック９１８で出力水平同期パルスがリセットされ、処理はブロック９１０に継続する。例えば、Ｈｓｙｎｃ＿Ｓｔａｒｔの値＝３でありＨｓｙｎｃ＿Ｅｎｄの値＝６７の場合、Ｈｓｙｎｃ＿Ｏｕｔはピクセル・カウント３でアサートされ、ピクセル・カウント６７でリセットされる。
【００８１】
ブロック９１０で、ピクセル・カウンタはメモリ・バッファ読取りオペレーションに対する開始カウントと比較され、等値である場合は、ブロック９２０でメモリ読取がイネーブルにされ、処理はブロック９１４に継続する。そうでない場合は、処理はブロック９１２に継続する。ブロック９１２では、ピクセル・カウンタはメモリ・バッファ読取りオペレーションに対する終了カウントと比較され、等値である場合は、ブロック９２２でメモリ読取がディセーブルにされ、処理はブロック９１４に継続する。メモリ・バッファ読取に対する終了カウントは、メモリ・バッファ読取りに対する開始カウントに所望の出力水平解像度（ブランキングなし）を足した数から１を引いた数と等値であるべきである。例えば、開始カウントが８８であり出力解像度が１０２４である場合、終了カウントは１１１１のピクセル・カウンタとなる。
【００８２】
最後にブロック９１４で、ピクセル・カウンタは最大出力水平解像度（ブランキングを含む）と比較され、等値である場合はブロック９２４でリセットされる。ピクセル・カウンタは、最大出力水平解像度よりも大きくなってはならない。ブロック９２６で処理は終了する。このプロセス全体が、ピクセル・クロックのサイクルごとに実施される。
【００８３】
出力垂直同期パルスも、前述の出力水平同期パルスと同じようにして生成されるが、例外としてピクセル・カウンタの代わりにライン・カウンタを使用して同期パルスが生成される。ライン・カウンタは、出力水平同期パルス（上で生成されたもの）によって刻時され、出力フレームあたりの必要ライン総数でリセットされる。図１０は、本発明の一実施形態による出力垂直パルス生成の流れ図である。電源投入時、ライン・カウンタ（Ｌｉｎｅ＿Ｃｏｕｎｔｅｒ）および出力垂直同期（Ｖｓｙｎｃ＿Ｏｕｔ）をリセットすることができる。垂直同期開始番号（Ｖｓｙｎｃ＿Ｓｔａｒｔ）、垂直同期終了番号（Ｖｓｙｎｃ＿Ｅｎｄ）、および１フレームあたりのライン総数（Ｖｅｒｔｉｃａｌ  Ｒｅｓ）が、マイクロコントローラによってレジスタ・バッファに書き込まれる。
【００８４】
ブロック１００４に入ると、ライン・カウンタがインクリメントされる。ブロック１００６でライン・カウンタの値が垂直同期開始番号と等値である場合は、ブロック１０１２で出力垂直同期パルスがアサートされ、処理はブロック１０１０に継続する。しかし、ブロック１００８で、ピクセル・カウンタが垂直同期開始番号と等値ではなく垂直同期終了番号と等値である場合は、ブロック１０１４で出力垂直同期パルスがリセットされ、処理はブロック１０１０に継続する。例えば、Ｖｓｙｎｃ＿Ｓｔａｒｔの値＝３でありＶｓｙｎｃ＿Ｅｎｄの値＝８である場合、Ｖｓｙｎｃ＿Ｏｕｔはライン・カウント３でアサートされ、ライン・カウント８でリセットされる。
【００８５】
最後にブロック１０１０で、ライン・カウンタは最大出力垂直解像度（ブランキングを含む）と比較され、等値である場合はブロック１０１６でリセットされる。ライン・カウンタは、１フレームあたりの最大出力垂直解像度よりも大きくなってはならない。処理はブロック１０１８で終了する。このプロセス全体が、上で計算された出力水平同期信号のサイクルごとに実施される。
【００８６】
このアーキテクチャによれば、図９および１０のプロセス中で使用される定数についてユーザがユーザ・インタフェースを介して所望の値を設定できるので、ビデオ入力と出力のピクチャ間の遅延が調節可能になる。ビデオ遅延（または時間スキュー）を調節するには、出力フレーム中のいずれかのポイントを、入力垂直同期パルスに対するロック・ポイントに選択する必要がある。一実施形態では、別個の信号がライン・カウンタから離れて生成され、垂直同期検出器８１０にフィードバックされて、出力垂直同期を変更せずにロック・ポイントを移動することができるようになる。この別個の信号は、出力垂直同期と同じ周波数だが、位相がねじれている場合がある。
【００８７】
本発明の一つまたは複数の実施形態では、出力タイミング発生器は、図１１および１２に示すように論理ゲートを使用して表すことができる。図１１および１２に記述する論理を用いて、水平と垂直の両方の同期パルスを生成することができる。ただし以下の例では、水平同期パルスだけを生成する。図１１では、Ｑフリップフロップの対のセット１１０２（ピクセル・カウンタ中のビットの数まで）が、復号する数の２進表現を保持する。例えば、復号される数は水平同期開始番号または終了番号とすることができる。Ｑフリップフロップの出力は、ブロック１１０６でピクセル・カウントの２進表現１１０４と等値にされる。すべてのビットが等値のとき、ＡＮＤゲート１１０８の出力がアサートされる。
【００８８】
図１２に、１０２４×７６８（すなわち総計１３４４×８０６）の出力解像度の場合に水平同期パルスおよびリセット・パルスを復号する例を示す。ブロック１２０２は、ピクセル・カウンタの２進表現を含む。ブロック１２０２の出力は、論理ブロック１２０４〜１２０８の中を通されて、ブロック１２０４ではピクセル・カウンタ・リセット・パルスが決定され、ブロック１２０６では出力水平同期パルスの開始が決定され、ブロック１２０８では水平同期パルスの終了が決定される。ピクセル・カウンタ・リセット・パルスがアサートされたとき、ピクセル・カウンタ・ブロック１２０２は０にリセットされる。
【００８９】
セット／リセット・フリップフロップ・ブロック１２１０は、水平ｓｙｎｃ  ｏｕｔ開始ブロック１２０６の出力（出力Ｂ）がアサートされたとき、フリップフロップ１２１０（出力Ｄ）をリセットすることによって同期パルスをアサートする。水平ｓｙｎｃ  ｏｕｔ終了ブロック１２０８の出力（出力Ｃ）がアサートされたとき、フリップフロップをセットすることによって同期パルスをリセットする（すなわちもはやアサートしない）。
【００９０】
垂直トラッキングおよび訂正
先に論じたように、入ってくる垂直同期の測定から、またブロック８２６で使用されるＰＬＬ分周値を計算する際にも、誤差が累積する場合がある。これらの誤差は、現在は整数の分周値として実装されるＰＬＬ分周値の計算から端数要素を切り捨てることに関連する損失のせいである。先の例では、所望の出力表示領域１３４４×８０６ピクセルの場合に、ＰＬＬ分周値は２７ＭＨｚ発振器に必要な２４６２．５６２ではなく整数値２４６２に丸められ、ＮＴＳＣ５９．９４Ｈｚ垂直入力をサンプリングした。また、ブロック８０４で測定された垂線あたりのカウント数も、端数部分が測定できないために整数値に丸められた。この結果、入力と出力の垂直同期パルスをロックさせることができない。
【００９１】
ロックできないことに関連する問題を訂正するために、ブロック８１０〜８１８を含む第２のＰＬＬ回路をピクセル・クロック生成ＰＬＬと直列に結合する。一実施形態において、図１３に、基準分周器ブロック８２０、垂直位相検出器ブロック８１０、および誤差訂正チャージ・ポンプ・ブロック８１２をより詳細に示してある。入力と出力の垂直同期パルスの位相が、垂直位相検出器回路８１０中で比較される。位相検出器の出力はチャージ・ポンプ８１２に渡され、チャージ・ポンプ８１２は論理レベルのパルス波形を生成する。
【００９２】
誤差訂正チャージ・ポンプ８１２は、入力垂直同期パルスと出力垂直同期パルスとの位相誤差と同じ広さのパルスであるディジタル出力信号を生成する。誤差訂正チャージ・ポンプ８１２の出力は、ローパス・フィルタ・ブロック８１４中でフィルタリングされる。ローパス・フィルタは、ループを安定させ、パルス誤差訂正チャージ・ポンプ８１２の出力から「ＤＣ」電圧誤差を生成する。ローパス・フィルタの出力は、必要ならブロック８１６でバッファに入れて、ＶＣＸＯに対して低インピーダンスのドライブを生み出すことができる（すなわち、低インピーダンスのＶＣＸＯが使用される場合）。バッファの出力は、ブロック８１８のＶＣＸＯへの定電圧入力である。ブロック８１８のＶＣＸＯは、それに応じてその出力周波数を調節して、出力と入力の垂直同期（ＶＳ＿ＯＵＴとＶＳ＿ＩＮ）をロックさせる。得られるＶＣＸＯ公称周波数は、図５に示すように入力垂直同期と出力垂直同期との間に同期が生じるような周波数となる。
【００９３】
図５は、出力垂直同期パルスの周波数が入力垂直同期パルスの周波数とロックされて、両方の信号間に位相のずれがないときの、本発明の一実施形態による入力および出力の垂直同期パルス結果を示す図である。図５では、上のトレースは入力信号５０２の垂直同期を示す。下のトレースは出力信号５０４の垂直同期を示す。本発明の一実施形態によれば、両方のトレース（出力５０６と入力同期５０８）は、同じ周波数内容を有するが、位相がずれている場合もある（ユーザが所望の位相ずれを選択することができる）。図５の描写では位相のずれはなく、したがってオシロスコープ上で見ると、両方のトレースすなわち同期出力パルス５０６と入力同期パルス５０８は一緒に動いているように見える（すなわちロックされている）。
【００９４】
ＰＬＬ分周値が整数になる周波数が、入力と出力の垂直パルスをロックさせるのに必要な値である。この周波数は、ＶＣＸＯによって提供され、以下の式によって得られる。
0004690636.tif 000004
【００９５】
以下に示すように、先のＮＴＳＣの例から数を代入すると、入力垂直同期パルスと出力垂直同期パルスがロックするためのＶＣＸＯロック周波数２７，００６，１６７．５１Ｈｚが得られる。
0004690636.tif 000005
ＰＬＬ分周値の式に再び代入すると、次のようにＰＬＬ分周値に対する整数値が得られる。
0004690636.tif 000006
【００９６】
上の例は、第２のＰＬＬが、ピクセル・クロック生成ＰＬＬへの基準周波数であるＶＣＸＯ周波数を調節することによって、入力垂直同期パルスと出力垂直同期パルスの位相ロックを可能にすることを示している。一般に、ＰＬＬ分周値の式が整数になるときにロックが起こることになる。
【００９７】
適用例
本発明は出力と入力の垂直同期パルスをロックさせることができるので、本発明の実施形態は、ディジタルおよびアナログの（インタレース方式／ノンインタレース方式の入力および出力を含む）様々な回路およびデバイス（切換、グラフィックス切換、シームレスなグラフィックス切換、スキャン・コンバージョン、スケーリング、ビデオ・スケーリング、ライン・ダブリング、ライン・クアドラプリングを実現する回路およびデバイスなど）と共に用いることができ、また、ある解像度およびある垂直レートの入力と、異なる解像度および／または異なる垂直レートの出力とを有するその他様々な回路およびデバイスと共に用いることができる。さらに、本発明を使用して、適切ならその他様々なシステムを改良することもできる。
【００９８】
実際、大規模なステージング・イベントでは、ビデオ入力と、周波数が入力と異なるコンピュータ・レート出力とを有するスケーラに本発明を組み込むことにより、大きな利益が引き出される。
【００９９】
本発明は、ＴＶ信号をコンピュータのライン・レートにアップコンバートする場合に適用することができるが、本発明はまた、コンピュータ・グラフィック信号をテレビジョン信号にダウンコンバートすることに関するシステムにも有益である。例えば、コンピュータによって生成された画像を、ビデオ・テープに録画されたプレゼンテーションまたは報告にすることができる。
【０１００】
本発明はまた、フィルムおよび映画産業にも適用可能である。例えば、特殊効果、高解像度グラフィックス、コンピュータ生成画像、ハイテク・グラフィックス、コンピュータ・グラフィックスを生み出すことに関係する装置である。映画フィルムは通常、毎秒２４フレームで撮影されるが、組み込まれるテレビジョンおよびコンピュータ・ビデオの多くは異なるフレーム・レートで動いているので、フィルム・カメラを使用してピクチャを生成するときにモニタ上のピクチャの中を浮動する縞が表示されないようにして異なるフレーム・レートをすべて「ロック・アップ」させて出力を生み出すことは難しい。
【０１０１】
本発明の他の適用例は、放送である。複数の入力信号が使用されるので、放送スタジオ用の放送スイッチャおよび画像コントローラはシームレスな切換えを必要とする。例えば、放送はしばしば、追加のグラフィックスおよび／またはビデオを含む。本発明により、セキュリティまたはホーム・シアター市場にも、改善された切換えを提供することができる。
【０１０２】
したがって、異なるビデオ・ソースからの入力信号と出力信号を垂直にロックさせるための方法および装置について述べた。いくつかの具体的な実施形態に関して本発明を述べたが、本発明の創意ある特徴が他の実施形態にも適用可能であり、これらがすべて本発明の範囲に含まれることは、当業者には明らかであろう。
【図面の簡単な説明】
【図１】  本発明の一実施形態による、グラフィックス・スイッチャに接続された様々なディジタル表示技術を示す典型的なグラフィックス環境を示す図である。
【図２】  本発明の一実施形態による、画像を表示するためのピクセル・マトリックスを表すディジタル表示デバイスを示す図である。
【図３】  本発明の一実施形態による、「裂け目」を有するディジタル表示出力画像を示す図である。
【図４】  出力垂直同期パルスが入力垂直同期パルスとロックしていないときの、入力と出力の垂直同期パルス結果を示そうとした図である。
【図５】  本発明の一実施形態による、出力垂直同期パルスが入力垂直同期パルスと同相でロックされているときの、入力と出力の垂直同期パルス結果を示す図である。
【図６】  典型的な位相ロック・ループのブロック図である。
【図７】  本発明の一実施形態による、直列に連結された２つの位相ロック・ループのブロック図である。
【図８】  入力と出力の垂直同期レートをロックさせるのに用いる本発明の一実施形態のブロック図である。
【図９】  本発明の一実施形態による、水平同期パルス生成を示す流れ図である。
【図１０】  本発明の一実施形態による、出力垂直パルス生成の流れ図である。
【図１１】  本発明の一実施形態による、マイクロコントローラによってプログラム可能な出力タイミング発生器の水平同期パルスに関する論理図であって、発生器の論理ゲートを示す図である。
【図１２】  本発明の一実施形態による、出力タイミング発生器の水平同期パルスに関する論理図であって、１０２４×７６８（すなわち総計１３４４×８０６）出力に対してプログラムされた発生器の論理ゲートを示す図である。
【図１３】  本発明の一実施形態による、基準分周器、垂直位相検出器、および誤差訂正チャージ・ポンプを示す論理図である。
【図１】
0004690636.tif 000007
【図２】
0004690636.tif 000008
【図３】
0004690636.tif 000009
【図４】
0004690636.tif 000010
【図５】
0004690636.tif 000011
【図６】
0004690636.tif 000012
【図７】
0004690636.tif 000013
【図８】
0004690636.tif 000014
【図９】
0004690636.tif 000015
【図１０】
0004690636.tif 000016
【図１１】
0004690636.tif 000017
【図１２】
0004690636.tif 000018
【図１３】
0004690636.tif 000019