(57)【特許請求の範囲】
【請求項１】
二つのジョセフソン接合を直列に接続したジョセフソン接合の接合対と、
該接合対の一端を接地する回路と、
一端が接地され他端が前記接合対の他端に接続されたバイアス電流源と、
前記接合対と前記バイアス電流源との接続点と接地との間に接続された第１のインダクタと第３のジョセフソン接合の直列回路と、
前記第１のインダクタと磁場結合する第２のインダクタと、
を備え、
前記接合対の二つのジョセフソン接合の接続点に、被比較アナログ信号電流を入力し、前記第２のインダクタに流れる電流信号に誘導されて前記第１のインダクタに流れる電流が所定の閾値を超えたとき、前記被比較アナログ信号電流が所定の閾値を超えているとき前記接合対の二つのジョセフソン接合の接続点から単一磁束量子信号を出力することを特徴とする電流信号入力型単一磁束量子回路。
【請求項２】
二つのジョセフソン接合を直列に接続したジョセフソン接合の接合対の二つと、
それぞれの接合対の一端を接地する回路と、
それぞれの接合対の他端間を接続する第１のインダクタと、
一端が接地され他端が前記インダクタの中点に接続されたバイアス電流源と、
前記二つの接合対の一つの二つのジョセフソン接合の接続点と接地との間に接続された第２のインダクタと第５のジョセフソン接合の直列回路と、
前記第２のインダクタと磁場結合する第３のインダクタと、
を備え、
前記二つの接合対の他の一つの二つのジョセフソン接合の接続点に、被比較アナログ信号電流を入力し、前記第３のインダクタに流れる電流信号に誘導されて前記第２のインダクタに流れる電流が所定の閾値を超えたとき、前記被比較アナログ信号電流が所定の閾値を超えているとき前記他の一つの接合対の二つのジョセフソン接合の接続点から単一磁束量子信号を出力することを特徴とする電流信号入力型単一磁束量子回路。
【請求項３】
一つのジョセフソン接合とバイアス電流源とを直列に接続した回路の両端を接地した回路と、
一端を接地した抵抗と、
前記ジョセフソン接合と前記バイアス電流源の接続点と前記抵抗の他端に接続されたインダクタと、
を備え、
前記インダクタと前記抵抗の直列回路の接続点に、所定の直流電圧を加え、前記ジョセフソン接合とバイアス電流源の直列回路のジョセフソン接合とバイアス電流源の接続点から、前記直流電圧に反比例する周期の単一磁束量子パルス列を出力することを特徴とする電流信号入力型単一磁束量子回路を利用する高周波クロック回路。
【請求項４】
二つのジョセフソン接合を直列に接続したジョセフソン接合の接合対の二つと、
それぞれの接合対の一端を接地する回路と、
それぞれの接合対の直列に接続されたジョセフソン接合の接続点間を接続する第１のインダクタと、
一端が接地され他端が前記二つの接合対の一つの直列に接続されたジョセフソン接合の接続点と第１のインダクタの接続点に接続されたバイアス電流源と、
前記二つの接合対の他の一つの他端と接地の間に接続された第２のインダクタと第５のジョセフソン接合の直列回路と、
前記第２のインダクタと磁場結合する第３のインダクタと、
を備え、
前記二つの接合対の一つの他端に単一磁束量子セット信号を加え、前記第３のインダクタに電流リセット信号を与え、前記二つの接合対の他の一つの直列に接続されたジョセフソン接合の接続点からデータ単一磁束量子信号を出力することを特徴とする電流信号入力型単一磁束量子回路を利用するリセットーセットフリップフロップ回路。
【請求項５】
前記接合対と前記バイアス電流源との接続点と接地との間に接続された第１のインダクタと第３のジョセフソン接合の直列回路および前記第１のインダクタと磁場結合する第２のインダクタとに代えて、
前記接合対の他端に一端が接続された第１のインダクタと一端が接地された第１のジョセフソン接合の直列回路を備え、
前記第１のインダクタと前記接合対の接続点から前記第１のインダクタと第３のジョセフソン接合の接続点へと、所定の電流信号を流す請求項１記載の電流信号入力型単一磁束量子回路
【請求項６】
前記接合対と前記バイアス電流源との接続点と接地との間に接続された第１のインダクタと第３のジョセフソン接合の直列回路および前記第１のインダクタと磁場結合する第２のインダクタとに代えて、
前記接合対の他端に一端が接続されたインダクタと一端が接地された抵抗の直列回路を備え、前記インダクタと抵抗の直列回路の接続点に、所定の直流電圧を加える請求項１記載の電流信号入力型単一磁束量子回路。
【請求項７】
前記接合対の二つのジョセフソン接合の接続点に入力される被比較アナログ信号電流が、前記接合対の二つのジョセフソン接合の接続点に一端が接続された積分インダクタと一端が接地された積分抵抗の直列回路の積分インダクタと積分抵抗の接続点に加えられるアナログ電圧によって与えられる請求項１記載の電流信号入力型単一磁束量子回路。
【請求項８】
前記二つの接合対の一つの二つのジョセフソン接合の接続点と接地との間に接続された第２のインダクタと第５のジョセフソン接合の直列回路と、前記第２のインダクタと磁場結合する第３のインダクタとに代えて、
前記二つの接合対の一つの二つのジョセフソン接合の接続点に一端が接続された第２のインダクタと一端が接地された第５のジョセフソン接合の直列回路を備え、
前記第２のインダクタと前記二つの接合対の一つの二つのジョセフソン接合の接続点から前記第２のインダクタと第５のジョセフソン接合の接続点へと、所定の電流信号を流す請求項２記載の電流信号入力型単一磁束量子回路。
【請求項９】
前記接合対の二つのジョセフソン接合の接続点に入力される被比較アナログ信号電流が、前記接合対の二つのジョセフソン接合の接続点に一端が接続された積分インダクタと一端が接地された積分抵抗の直列回路の積分インダクタと積分抵抗の接続点に加えられるアナログ電圧によって与えられる請求項２記載の電流信号入力型単一磁束量子回路。
【請求項１０】
前記接合対の二つのジョセフソン接合の接続点に入力される被比較アナログ信号電流が、前記接合対の二つのジョセフソン接合の接続点に一端が接続された積分インダクタと一端が接地された積分抵抗の直列回路の積分インダクタと積分抵抗の接続点に加えられるアナログ電圧によって与えられる請求項８記載の電流信号入力型単一磁束量子回路。
【請求項１１】
前記二つの接合対の他の一つの他端と接地の間に接続された第２のインダクタと第５のジョセフソン接合の直列回路と、前記第２のインダクタと磁場結合する第３のインダクタとに代えて、前記二つの接合対の他の一つの他端に一端が接続された第２のインダクタと一端が接地された第５のジョセフソン接合の直列回路を備え、
前記第２のインダクタと前記二つの接合対の他の一つの二つのジョセフソン接合の接続点から前記第２のインダクタと第５のジョセフソン接合の接続点へと、所定の電流信号を流す請求項４記載の電流信号入力型単一磁束量子回路を利用するリセットーセットフリップフロップ回路。
【請求項１２】
前記リセットーセットフリップフロップ回路が複数個配列されるとともに、各リセットーセットフリップフロップ回路の前記第３のインダクタが直列に接続されて一つの電流リセット信号を与えられる請求項４記載の電流信号入力型単一磁束量子回路を利用するリセットーセットフリップフロップ回路。
【請求項１３】
前記リセットーセットフリップフロップ回路が複数個配列されるとともに、各リセットーセットフリップフロップ回路の前記第３のインダクタが並列に接続されて一つの電流リセット信号を与えられる請求項４記載の電流信号入力型単一磁束量子回路を利用するリセットーセットフリップフロップ回路。
【請求項１４】
前記二つの接合対の一つの二つのジョセフソン接合の接続点と接地との間に接続された第２のインダクタと第５のジョセフソン接合の直列回路と前記第２のインダクタと磁場結合する第３のインダクタとに代える、一端が接地され他端が前記接合対の他端に接続されたインダクタと抵抗の第１の直列回路と、
前記二つの接合対の他の一つの二つのジョセフソン接合の接続点に接続される一端が接地され他端が前記接合対の他端に接続されたインダクタと抵抗の第２の直列回路と、
を備え、
前記第１の直列回路の前記インダクタと抵抗の直列回路の接続点に、所定の直流電圧を加え、
前記第２の直列回路の前記インダクタと抵抗の直列回路の接続点に、被比較アナログ信号電流を入力し、
前記第１の直列回路の前記インダクタに流れる電流が所定の閾値を超えたとき、前記被比較アナログ信号電流が所定の閾値を超えているとき前記第２の直列回路が接続される二つのジョセフソン接合の接続点から単一磁束量子信号を出力する請求項２記載の電流信号入力型単一磁束量子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単一磁束量子回路に関わり、単一磁束量子回路への高周波クロック信号供給およびクロック信号発生の手段に関わる。
【背景技術】
【０００２】
単一磁束量子（Φ０＝ｈ／２ｅ＝２．０５×１０−１５Ｗｅｂｅｒ）を情報担体とする単一磁束量子（ＳＦＱ：Single Flux Quantum）回路は、数１０ギガヘルツ（１０９Ｈｚ）以上の超高速動作と、ゲートあたり数マイクロワット（μＷ）以下の低消費電力特性を特徴とする超電導回路である。アイトリプリイィ、トランズアクション、アプライド、スーパーコンダクティビティ１巻１号（１９９１年）１頁（IEEE Trans. on Appl. Supercond., Vol.1, No.1 (1991) p.1）、に示される原理に基づいて、これまで種々の論理ゲートが開発され、これらを組み合わせた実用回路の開発が広く進められている。
【０００３】
ＳＦＱ回路の応用として、アナログ／デジタル（Ａ／Ｄ：Analog/Digital）変換器がある。ＳＦＱ回路の特長である高速性を活かすため、変換方式はオーバーサンプリング方式がとられる。帯域より十分高い周波数、少数ビット精度でアナログ信号をサンプリングし（オーバーサンプリング）、次にサンプリングデータ信号をデシメーションフィルタにて信号処理することで、必要な周波数帯域において高精度なデジタル信号を得る。
【０００４】
ＳＦＱ回路に基づくオーバーサンプリング方式について、シグマデルタ型変調が米国特許５１４０３２４号明細書および文献アイトリプリイィ、トランズアクション、アプライド、スーパーコンダクティビティ３巻１号（１９９３年）２７３２頁（IEEE Trans. on Appl. Supercond., Vol.3, No.1 (1993) P.2732）、で公開されている。また、デルタ型変調がアイトリプリイィ、トランズアクション、アプライド、スーパーコンダクティビティ５巻２号（１９９５年）２２６０頁（IEEE Trans. on Appl. Supercond., Vol.5, No.2 (1995) P.2260）、に示されている。
【０００５】
一般的にＳＦＱ回路では、ＳＦＱ回路を構成するＳＦＱ機能回路の動作タイミングを合わせるために、ＳＦＱパルス列で構成したＳＦＱクロック信号を各ＳＦＱ機能回路へ伝播させる。ここで、ＳＦＱ機能回路とはＳＦＱ回路を構成する回路要素のひとつであるが、後述する比較回路、リセット−セットフリップフロップ回路、あるいは、Ａ／Ｄ変換器のようなひとつの纏まった働きを持つ回路である。各ＳＦＱ機能回路は、供給されたＳＦＱクロック信号をトリガ信号として利用し、回路動作をＳＦＱクロック信号と同期させる。１つのクロック信号源から複数のＳＦＱ機能回路に同じＳＦＱクロック信号を供給することで、各ＳＦＱ機能回路の動作を１つのＳＦＱクロック信号と同期させる。
【０００６】
ＳＦＱ回路をＡ／Ｄ変換器に応用する場合も同様に、オーバーサンプリングクロック信号として、数１０ＧＨｚ以上周波数をもつＳＦＱクロック信号をＳＦＱ回路で構成したアナログ信号サンプリング回路や変調器に供給する。
【０００７】
これまで、ＳＦＱクロック信号の生成には、ＳＦＱ回路の外部の半導体発振器を用いる方法とＳＦＱ回路内部のリング型発振器を用いる方法が提案されている。
【０００８】
前者の方式に基づくクロック信号供給回路を図１（Ａ）に、クロック信号供給回路で使用されるｄｃ／ＳＦＱコンバータ回路の例を図１（Ｂ）に、それぞれ、示す。また、回路内の各波形を図１（Ｃ）に示す。
【０００９】
まず、半導体発振器１０１で正弦波または矩形波の電流クロック信号１１０を生成する。図１（Ｃ）では、一例として台形波を示した。発生させた電流クロック信号を同軸ケーブル、マイクロストリップライン等で低温環境下のＳＦＱ回路１０２まで導く。ＳＦＱ回路１０２では、ｄｃ／ＳＦＱコンバータ１０３でＳＦＱクロック信号１１１に変換される。
【００１０】
図１（Ｂ）に示すｄｃ／ＳＦＱコンバータ１０３では、電流クロック信号１１０が入力インダクタ１２２と磁場結合した量子化インダクタ１２５に誘導され、量子化インダクタ１２５、ジョセフソン接合１２３およびジョセフソン接合１２４で構成される超電導ループに時計周りの周回電流１２６を流す。入力される電流クロック信号１１０の電流レベルが上昇するにつれて、超電導ループ側に誘導された周回電流１２６も同様に上昇する。この周回電流１２６とバイアス電流源１２１からの電流の合計値がジョセフソン接合１２３の臨界電流値よりも大きくなったとき、ジョセフソン接合１２３が電圧状態に遷移する。これにより、ジョセフソン接合１２３からジョセフソン接合１２４へと、またコンバータの出力側へと電流が流れる。ジョセフソン接合１２４へ向かった電流は、ジョセフソン接合１２３、ジョセフソン接合１２４およびインダクタ１２２で構成される超電導ループを永続的に流れる反時計回りの周回電流１２７となる。この周回電流１２７は、入力電流クロック信号で誘導された周回電流１２６とは逆向きであるため、周回電流１２６は見かけ上消失し、ジョセフソン接合１２３に流れる電流は臨界電流値を下回ることになる。このため、電圧状態であったジョセフソン接合は再びゼロ電圧状態に戻る。ジョセフソン接合がゼロ電圧状態から電圧状態へ遷移し、再びゼロ電圧状態に戻るまでの動作を以降、“接合がスイッチする”と表現することとする。この接合のスイッチは、数psのうちに行われ、バイアス電流源１２１との接続点１２８に電圧パルスであるＳＦＱパルスが生成される。
【００１１】
一方、上昇していた入力電流クロック信号が減少に転ずると、時計回りの周回電流１２６が減少し、反時計回りの周回電流１２７が増加し始める。この周回電流１２７がジョセフソン接合１２４の臨界電流値を越えると、ジョセフソン接合１２４がスイッチし周回電流１２７が消失する。この時点で回路は初期状態に戻る。
【００１２】
すなわち、入力される電流クロック信号の立ち上がり電流クロック信号の電流レベルがコンバータの閾値を越えた瞬間に、１個のＳＦＱパルスが生成されることになる。よって、ｄｃ／ＳＦＱコンバータ１０３に電流クロック信号１１０を入力すると、入力した電流クロック信号の周期と同じ間隔のＳＦＱパルス列が得られる。このＳＦＱパルス列をＳＦＱクロック信号１１１として利用する。
【００１３】
生成したＳＦＱクロック信号１１１１はジョセフソン伝送線路１０４１を通して分岐回路１０５に送られ、２つのＳＦＱクロック信号１１１２、ＳＦＱクロック信号１１１３に複写され、ジョセフソン伝送線路１０４２，１０４３を通してＳＦＱ機能回路１０６１，１０６２まで伝送される。図１（Ａ）では、２個のＳＦＱ機能回路１０６１および１０６２にＳＦＱクロック信号が分配されることを想定している。
【００１４】
一方、後者のＳＦＱクロック信号の生成法に基づくクロック信号供給回路を図２（Ａ）に示し、回路内の各波形を図２（Ｂ）に示す。
【００１５】
図２（Ａ）に示すように、外部から供給される電流トリガ信号２２０は、ｄｃ／ＳＦＱコンバータ２０１にて、１つのＳＦＱパルスで構成されるＳＦＱトリガ信号２２１１に変換される。ＳＦＱトリガ信号２２１１は、ジョセフソン伝送線路２０２を伝播してＳＦＱトリガ信号２２１２として、リングオシレータ回路２００へ供給される。リングオシレータ回路２００は、ＳＦＱトリガ信号２２１２によって発振動作を開始する。合流回路２０４より入力されたＳＦＱトリガ信号２２１２は、ＳＦＱトリガ信号２２１３としてジョセフソン伝送線路２０３１を走行する。ジョセフソン伝送線路２０３１から出力されたＳＦＱトリガ信号２２１４が分岐回路２０５を通過するとき、１個のＳＦＱクロック信号２２２１が新たに複写されて、リングオシレータ回路２００から出力される。元のＳＦＱトリガ信号２２１４は分岐回路２０５からＳＦＱトリガ信号２２１５として出力され、ジョセフソン伝送線路２０３２を走行してＳＦＱトリガ信号２２１６として出力される。ＳＦＱトリガ信号２２１６は合流回路２０４へ戻るとともに、再び、ＳＦＱトリガ信号２２１３として出力されるから、リングオシレータ回路２００に入力されたＳＦＱトリガ信号２２１２がリング状に配置したジョセフソン伝送線路２０３１，２０３２を周回することにより、分岐回路２０５からは、ＳＦＱパルス列が得られる。リングオシレータ回路２００で得られたＳＦＱパルス列をＳＦＱクロック信号２２２１として用い、ジョセフソン伝送線路２０６１を通してＳＦＱクロック信号２２２２を分岐回路２０７に送る。分岐回路２０７では２つのＳＦＱクロック信号２２２３、２２２４を得て、これらをジョセフソン伝送線路２０６２、２０６３を通してＳＦＱクロック信号２２２５、２２２６としてＳＦＱ機能回路２０８１、２０８２に供給する。ＳＦＱパルス列の間隔は、ＳＦＱがジョセフソン伝送線路２０３を走行する周期と一致するため、ジョセフソン伝送線路２０３の長さを調節して数１０ＧＨｚのＳＦＱクロック信号を生成する。
【００１６】
【特許文献１】米国特許５１４０３２４号明細書
【非特許文献１】IEEE Trans. on Appl. Supercond., Vol.1, No.1 (1991) p.1
【非特許文献２】IEEE Trans. on Appl. Supercond., Vol.3, No.1 (1993) P.2732
【非特許文献３】IEEE Trans. on Appl. Supercond., Vol.5, No.2 (1995) P.2260
【発明の開示】
【発明が解決しようとする課題】
【００１７】
Ａ／Ｄ変換器を含め、すべてのＳＦＱ回路において、ＳＦＱクロック信号を正確な時間で各ＳＦＱ機能回路へ伝播させる必要がある。とくに、Ａ／Ｄ変換器の場合は変換器の高精度化、広帯域化を実現するために、アナログ信号のサンプリング時間は正確でなければならない。このため、ＳＦＱ回路に供給するクロック信号は高速であると同時に、クロックジッタ、つまりＳＦＱパルスの時間間隔の揺らぎが小さいことが要求される。
【００１８】
従来技術では、半導体回路の発振器またはＳＦＱ回路のリングオシレータ回路で生成した高周波のＳＦＱクロック信号をジョセフソン伝送線路、分岐回路により伝播させて、ＳＦＱ回路内の各ＳＦＱ機能回路へ分配する方法が用いられていた。図３（Ａ）にジョセフソン伝送線路の等価回路を示す。ジョセフソン伝送線路はジョセフソン接合３０１とバイアス電流源３０４およびインダクタ３０２からなる単位回路３０３が直列に接続されて構成される。ＳＦＱ信号３２０１が入力側より進入すると、ジョセフソン伝送線路内のジョセフソン接合が３０１１、３０１２、３０１３と、左から右へ順次スイッチし、このスイッチに合わせてＳＦＱは移動する。最終的にＳＦＱは出力側に達し、ＳＦＱ信号３２０２が出力される。この動作原理により、ジョセフソン伝送線路はＳＦＱ信号を入力端子から出力端子に伝播させる。
【００１９】
図３（Ｂ）に示した分岐回路３０７は、ジョセフソン伝送線路の単位回路３０３と同様の回路構成であり、ジョセフソン接合３０１２、２つのインダクタ３０２５、３０２６およびバイアス電流源３０４５で構成される。単位回路３０３４を介して入力された１つのＳＦＱ信号３２０３を複写して、インダクタ３０２２、３０２３および単位回路３０３６、３０３７を介して２つのＳＦＱ信号３２０４と３２０５を得る。
【００２０】
図３（Ｃ）に示すように、バイアス電流源３０４はバイアス抵抗３０５とバイアス電圧源３０６で代用されることが多い。なお、ジョセフソン接合にとって、バイアス電流源は不可欠な構成要素であるが、ジョセフソン接合にバイアス電流を供給するものと見ればよい場合には、必要でない限り言及しない。
【００２１】
しかし、ジョセフソン伝送線路、分岐回路にはクロック信号であるＳＦＱパルス列がジョセフソン接合を伝播するに従い、クロックジッタが増大するという問題点がある。ジョセフソン接合がスイッチするタイミングは、ＳＦＱが接合へ進入する時間とそのジョセフソン接合の位相状態により決定される。この位相状態は１つ前に進入したＳＦＱによるジョセフソン接合のスイッチにより、ジョセフソン接合がもつプラズマ振動周期（０．１ｐｓ程度）に揺らぐ。また、接合自身が持つ抵抗成分およびバイアス抵抗で発生する熱雑音の影響を受けて揺らぐ。このため、時間間隔を正確に一致させたＳＦＱパルスをジョセフソン接合に進入させても、スイッチするタイミングの間隔は揺らぐ。これが１つのジョセフソン接合で発生するクロックジッタである。
【００２２】
クロックジッタは、ＳＦＱパルスがジョセフソン伝送線路を伝播するうちに徐々に大きくなる。文献アイトリプリイィ、トランズアクション、アプライド、スーパーコンダクティビティ（IEEE Trans. on Appl. Supercond.）１１巻１号（２００１年）２８８頁によると、４．２Ｋの温度環境、接合Ｌ個で構成されたジョセフソン伝送線路において、クロックジッタが０ｐｓのＳＦＱクロック信号入力に対して、出力端におけるＳＦＱクロック信号のクロックジッタの大きさΔｔは（１）式のように示される。
【００２３】
【数１】
0004690791.tif 000002
一方、Ａ／Ｄ変換器に供給するサンプリングクロック信号の許容される最大のクロックジッタとＡ／Ｄ変換の変換ビット精度Ｎと帯域ｆＢＷの関係は（２）式のように示される。
【００２４】
【数２】
0004690791.tif 000003
たとえば、目標帯域ｆＢＷを１０ＭＨｚ、変換ビット精度Ｎを１４ｂｉｔと定めた場合、許容できるクロックジッタは（２）式より、２．０ｐｓとなる。Ａ／Ｄ変換器をＳＦＱ回路で構成し、かつクロック信号源にクロックジッタがないと仮定した場合、クロック信号源と変調器を結ぶジョセフソン伝送線路を構成するジョセフソン接合数Ｌは、（１）式より最大１００である。しかし、目標帯域ｆＢＷを１０ＭＨｚ、変換ビット精度Ｎを１６ｂｉｔと定めた場合、許容できるクロックジッタは０．５ｐｓであり、ジョセフソン接合の接続数Ｌは６程度に限定される。
【００２５】
クロック信号源の個数とクロック信号を必要とするＳＦＱ機能回路の個数が１：１であり、かつ要求される変換精度が低い場合は、ジョセフソン伝送線路を可能な限り最短で配線することでクロックジッタの影響を回避できる。しかし、複数のＳＦＱ機能回路がある場合、伝送経路の途中に分岐回路が必要となるため経路が長くなる。このため、クロックジッタの影響をさけることは非常に困難となる。
【００２６】
ジョセフソン伝送線路によるクロックジッタを低減させる従来技術として、受動伝送線路がある。文献アイトリプリイィ、トランズアクション、アプライド、スーパーコンダクティビティ１３巻２号（２００２年）５３５頁（IEEE Trans. on Appl. Supercond., Vol.13, No.2, (2002) P.535）に示されるように、ＳＦＱ信号を受動伝送線路、つまりマイクロストリップラインで伝送する方法である。ストリップライン上では原理的にクロックジッタは生じないため、ＳＦＱクロック信号の長距離伝送には有効である。
【００２７】
しかし、この伝送方法ではＳＦＱ機能回路からのＳＦＱパルスをマイクロストリップラインに送出するためのドライバ回路、またマイクロストリップラインからＳＦＱ信号を得るためのレシーバ回路が必要となる。これらの回路は、ジョセフソン伝送線路に類似した構造を持ち、それぞれ１段から３段程度の接合を有する。さらに、ＳＦＱ信号の分岐をマイクロストリップラインのみで実現することは困難であり、レシーバ回路、分岐回路およびドライバ回路を増設する必要がある。このため、マイクロストリップライン上のクロックジッタが０であっても、伝送系全体では接合数が３から数１０個程度のジョセフソン伝送線路に相当するクロックジッタが生じる。
【００２８】
さらに、リングオシレータ発振回路で生成されるクロック信号はそれ自体にクロックジッタを含んでいる。ＳＦＱトリガ信号がジョセフソン伝送線路を何度も巡回するためである。このため、高周波かつ高精度なクロック信号の生成手段としてリングオシレータ回路を用いるのは適切ではない。
【００２９】
以上のことから、ＳＦＱ回路における従来のクロック信号供給方法ではクロックジッタの影響を減少させることが困難であった。
【課題を解決するための手段】
【００３０】
上記問題に対して、本発明では、電流信号をＳＦＱ信号に変換する機能と、被比較電流の大きさに応じてＳＦＱデータ信号を出力するコンパレータ機能とを同時に実現できる電流信号入力型単一磁束量子回路を構成し、これをＳＦＱ機能回路の主要な回路要素とする。このことにより、ＳＦＱ機能回路は伝播されたＳＦＱクロック信号を不要とする。また、高周波ＳＦＱクロック信号が必要な場合は、直流電圧の大きさに応じてＳＦＱクロック信号をダイレクトに生成するＳＦＱクロック信号発振回路を構成するものとする。
【発明の効果】
【００３１】
本発明によれば、磁束量子を情報担体とする単一磁束量子回路において、回路を構成するＳＦＱ機能回路にジョセフソン伝送路を用いる必要がない。このため、クロックジッタのない、あるいは、クロックジッタを最小限に抑えたクロック信号によりＳＦＱ機能回路を動作させることが可能となる。
【発明を実施するための最良の形態】
【００３２】
図４（Ａ）は本発明で提案する電流信号入力型単一磁束量子回路を示す。回路は、ジョセフソン接合４１１および４１２の接合対で構成されるコンパレータ４０１と、コンパレータ４０１に接続される量子化インダクタ４０２と量子化接合４０３の直列回路と量子化インダクタ４０２に磁場結合している入力インダクタ４０４で構成されるＳＦＱ信号の生成回路と、より構成される。電流信号入力型単一磁束量子回路の原理は、入力インダクタ４０４に加えられる電流クロック信号４２０の立ち上がりに同期してＳＦＱ信号を生成する機能と、この生成されたＳＦＱ信号をもとに電流の比較を行うコンパレータ機能を同時に実現することである。ＳＦＱ信号の生成部分とコンパレータは直結されるから、ジョセフソン伝送線路は全く用いられないため、クロックジッタは発生しない。
【００３３】
電流信号入力型単一磁束量子回路の詳細な動作について以下に説明する。２つのジョセフソン接合４１１および４１２を直列に接続した接合対よりなるコンパレータ４０１の一端４３１はバイアス電流源４０５に、他端は接地される。この２つのジョセフソン接合の接続点４３２には、比較対象となる被比較電流４２１を入力し、同接続点から比較結果であるＳＦＱデータ信号４２２を得る。コンパレータ４０１の閾値は、構成するジョセフソン接合４１１および４１２の臨界電流値、バイアス電流源４０５から供給されるバイアス電流により決定される。接合対４０１の一端４３１とバイアス電流源４０５の接続点には量子化インダクタ４０２と量子化接合４０３の直列回路の一端が接続され、他端が接地される。量子化インダクタ４０２と磁場結合している入力インダクタ４０４には電流クロック信号４２０が加えられる。
【００３４】
量子化インダクタ４０２、量子化接合４０３および入力インダクタ４０４は、コンパレータ４０１とともに、入力される電流クロック信号４２０からＳＦＱクロック信号を生成する機能を有する。入力インダクタ４０４に、図１（Ｃ）あるいは図２（Ｂ）に示すような、電流クロック信号つまり正弦波またはその高調波を含んだ（たとえば矩形波）に相当する電流信号を入力する。この電流クロック信号は、入力インダクタ４０４と磁場結合した量子化インダクタ４０２に誘導され、量子化インダクタ４０２、コンパレータ４０１および量子化接合４０３で構成される超電導ループに時計周りの周回電流４２３を流す。入力される電流クロック信号４２０の電流レベルが上昇するにつれて、超電導ループ側に誘導された周回電流４２３も同様に上昇する。この周回電流がＳＦＱ１個に相当する周回電流に等価となったとき、コンパレータを構成する２つのジョセフソン接合４１１または４１２のいずれかがスイッチする。これは、１個のＳＦＱがコンパレータ４０１に供給されたことを意味する。また、ジョセフソン接合４１１または４１２のいずれかのスイッチにより周回電流４２３は消失する。上昇していた電流クロック信号４２０が減少に転ずると、超電導ループには今度は半時計周りの破線で示す周回電流が生じる。電流クロック信号の減少に伴い、この周回電流が量子化接合４０３の閾値を越えると、量子化接合４０３がスイッチし周回電流が消失する。この時点で回路は初期状態に戻る。結果として、電流信号入力型単一磁束量子回路は、ジョセフソン伝送線路を用いないで入力クロック電流信号からＳＦＱを１つ生成し、直接コンパレータ４０１にＳＦＱを供給する機能を提供する。
【００３５】
ここで、コンパレータ４０１の動作を説明する。被比較電流４２１は接続点４３２に流入すると、ジョセフソン接合４１２の方に流れる電流と、ジョセフソン接合４１１、量子化インダクタ４０２および量子化接合４０３の方に流れる電流とに分流する。したがって、ジョセフソン接合４１１とジョセフソン接合４１２とが、全く同じ特性であるとしても、ジョセフソン接合４１２の方に流れる電流が大きくなる。さらに、ジョセフソン接合４１１とジョセフソン接合４１２には、バイアス電流源４０５によるバイアス電流が重畳して流れる。バイアス電流は、ジョセフソン接合４１１では、分流する被比較電流４２１と逆方向に流れる。したがって、被比較電流４２１がコンパレータの閾値より大きい場合を仮定すると、周回電流４２３が大きくなる過程で、ジョセフソン接合４１２がスイッチしてＳＦＱ信号がＳＦＱデータ信号４２２として出力端子より出力される。
【００３６】
一方、被比較電流４２１がコンパレータ４０１の閾値より小さい場合は、ＳＦＱデータ信号４２２が出力することは阻止されなければならない。そのためには、周回電流４２３に対して、ジョセフソン接合４１１がスイッチすることが必要である。そのためには、ジョセフソン接合４１１の臨界電流が、ジョセフソン接合４１２のそれより小さくなるように、それぞれの接合を作成すればよい。すなわち、ジョセフソン接合４１１の接合面積を小さくすれば良い。さらには、特性の調整のために、バイアス電流源４０５によるバイアス電流を調整するのが良い。
【００３７】
実際問題として、ジョセフソン接合４１１および４１２を全く同一特性に製作することはできないから、ジョセフソン接合４１１の臨界電流が、ジョセフソン接合４１２のそれより小さくなるように、それぞれの接合を設計して、さらにバイアス電流源４０５によってバイアス電流を調整すれば、コンパレータ４０１の閾値を適宜選択して動作させることができる。
【００３８】
図４（Ｂ）は、図４（Ａ）で説明した電流信号入力型単一磁束量子回路のコンパレータ４０１を４接合型コンパレータ４０８に置き換えた実施例を示す図である。コンパレータ４０８には、コンパレータ４０１を構成するジョセフソン接合４１１および４１２の接合対の他にジョセフソン接合４１３および４１４の接合対が設けられ、各接合対の一端は接地され、他端はインダクタで結合されて、バイアス電流源４０５に接続される。被比較電流４２１はジョセフソン接合４１１および４１２の接続点４３２に導入され、ジョセフソン接合４１３および４１４の接続点４３３には量子化インダクタ４０２と量子化接合４０３の直列回路の一端が接続され、他端が接地される。量子化インダクタ４０２と磁場結合している入力インダクタ４０４には電流クロック信号４２０が加えられる。
【００３９】
電流クロック信号４２０の立ち上がりで、量子化インダクタ４０２に周回電流４２３が流れ、電流クロック信号４２０の周期に一致したＳＦＱパルスがコンパレータ４０８のジョセフソン接合４１３、４１４よりなる接合対の接続点４３３に供給される。その結果、ジョセフソン接合４１４がスイッチして、ジョセフソン接合４１１と４１２よりなる接合対にＳＦＱパルスが供給される。このとき、被比較電流４２１がコンパレータ４０８の閾値を越えない場合は、ジョセフソン接合４１１がスイッチし出力端子にＳＦＱデータ信号４２２は出力されない。一方、被比較電流４２１が閾値を越えた場合は、ジョセフソン接合４１２がスイッチし出力端子にＳＦＱデータ信号４２２が出力される。また、電流クロック信号４２０の立下りでは、反時計回りの周回電流４２４が増加するが、量子化接合４０３のスイッチにより、周回電流４２４は消失し回路は初期状態に戻る。
【００４０】
コンパレータ４０１，４０８のようなＳＦＱ機能回路が複数回路存在するＳＦＱ回路の場合に、各ＳＦＱ機能回路へ１つの入力電流クロック信号に対応したＳＦＱクロック信号を供給するには、各ＳＦＱ機能回路の電流信号入力型単一磁束量子回路の入力インダクタを直列または並列に接続する。入力電流クロック信号は、接続されたすべてのＳＦＱ機能回路の入力インダクタに供給され、すべての入力インダクタに電流クロック信号に対応した周回電流を同時に誘導させればよい。結果として、すべてのＳＦＱ機能回路の動作を１つの入力電流クロック信号と同期させることができる。より具体的な例は、図１３、図１４に示すリセット−セット型フリップフロップ回路例において説明する。
【００４１】
次に、高周波クロックの生成方法について説明する。図５にクロック信号発生回路を示す。回路は積分インダクタ５０１と積分抵抗５０２からなる積分器５０３、量子化接合５０４およびバイアス電流源５０５で構成される。以下にクロック信号発生回路の動作を説明する。
【００４２】
積分抵抗５０１に所定の直流電圧５２０をかけ、この直流電圧が積分インダクタ５０１と積分抵抗５０２で構成された積分回路５０３により積分される。積分結果はインダクタ５０１に流れる周回電流５２１に反映され、量子化接合５０４に流れ込む。入力した直流電圧が積分されるに従い、積分値つまり周回電流５２１が上昇する。周回電流５２１とバイアス電流源５０５からのバイアス電流５２２の合計が量子化接合５０４の臨界電流値を越えた時点で量子化接合５０４がスイッチし、ＳＦＱ信号５２３が出力される。同時に量子化接合５０４のスイッチにより、積分回路５０３にＳＦＱ１個に相当する周回電流がフィードバックされ、積分インダクタ５０１の周回電流５２１が減少する。この時点で積分インダクタ５０１の周回電流５２１は量子化接合５０４の臨界電流値を下回るため、直流電圧の積分動作に戻る。結果として周回電流を上昇させる積分動作とそれを減ずる接合のスイッチ動作の繰り返しにより回路は均衡状態になる。スイッチ動作の周期Ｔと入力された直流電圧ＶＩＮの関係は（３）式で表される。
【００４３】
【数３】
0004690791.tif 000004
図５に示すクロック信号発振回路は量子化接合５０４、つまりジョセフソン接合１個でクロック信号を生成するために、発生する原理的なクロックジッタはジョセフソン接合１個分である。多数の接合で構成したジョセフソン伝送路を用いるリングオシレータ回路よりクロックジッタを小さくできる。
【００４４】
このクロック信号発振回路からクロック信号を得る方法は３つある。第１の方法は積分インダクタ５０１に流れる周回電流５２１を電流クロック信号として利用する方法である。周回電流５０１は入力直流電圧５２０の積分時に上昇しジョセフソン接合５０４からのフィードバックで下降する動作の繰り返しにより回路は均衡状態になる。すなわち、積分インダクタ５０１の周回電流５２１は周期的に増減するから、図１（Ｃ）に示す電流クロック信号１１０と同じ振る舞いをする。積分インダクタ５０１を、図４で説明した電流信号入力型単一磁束量子回路の入力インダクタ４０４として量子化インダクタ４０２と磁場結合させることで、図５に示すクロック信号発振回路で生成された電流クロック信号（周回電流５２１）を、図４に示す電流信号入力型単一磁束量子回路の量子化インダクタ４０２に誘導することができる。
【００４５】
この場合、図４に示す電流信号入力型単一磁束量子回路のコンパレータ４０１で説明したのと同様に、１つの積分インダクタ５０１に、複数のＳＦＱ機能回路の電流信号入力型単一磁束量子回路の量子化インダクタ４０２を磁場結合させることで、複数のＳＦＱ機能回路をクロック信号発振回路の電流クロック信号５２１に複数のＳＦＱ機能回路の動作を同期させることが可能となる。
【００４６】
クロック信号発振回路からクロック信号を得る第２の方法は、量子化接合から得られるＳＦＱパルスを直接利用する方法である。量子化接合からは、（３）式で与えられる間隔を持つＳＦＱパルス列が得られる。このＳＦＱパルス列をＳＦＱクロック信号として用いる。クロックジッタの影響を考慮しない場合は、クロック信号発振回路の出力端子にジョセフソン伝送線路を接続してＳＦＱ機能回路にＳＦＱクロック信号を伝送する。
【００４７】
第３の方法は、クロックジッタの影響を最小限に抑えるため、ジョセフソン伝送路を用いずにＳＦＱ機能回路に伝播させる。図５の回路における量子化接合５０４を２つのジョセフソン接合６１１，６１２が直列に接続されたコンパレータ６０４に置き換えた図６の回路がその例である。図６の回路は、上述した図４に示す電流信号入力型単一磁束量子回路の量子化インダクタ４０２と量子化接合４０３の直列回路と量子化インダクタ４０２に磁場結合している入力インダクタ４０４で構成されるＳＦＱ信号の生成回路の部分をクロック信号発振回路で置き換えたものであり、クロック信号の生成機能とコンパレータの機能を備える。
【００４８】
図６の回路の動作は以下の通りである。入力された電流クロック信号６２０は積分インダクタ６０１と積分抵抗６０２で構成される積分器６０３により積分され、積分インダクタ６０１に流れる周回電流６２１として反映される。時間の経過とともに積分値つまり周回電流６２１の値が上昇し、バイアス電流６２２との合計電流が、ＳＦＱ１つ分の電流値を超えると、コンパレー６０４を構成する直列接続された２つのジョセフソン接合６１１、６１２の何れかがスイッチする。これはコンパレータ６０４を構成する接合対に１つのＳＦＱ信号を供給したことを意味する。このスイッチ動作により、積分回路６０３にはＳＦＱ１つ分の周回電流がフィードバックされる。これは、図５において、積分インダクタ５０１の周回電流５２１について説明したのと同じである。すなわち、積分インダクタ６０１の積分動作、ジョセフソン接合６１１、６１２の接合対のスイッチング動作およびフィードバック動作により、周期的にＳＦＱをコンパレータ６０４に供給することが可能となる。
【００４９】
一方、コンパレータ６０４の２つのジョセフソン接合６１１と６１２の接続点６３２に入力される被比較電流６２４の大きさにより、コンパレータ６０４にＳＦＱパルスが供給されたときに、ジョセフソン接合６１１と６１２のどちらがスイッチするかは、図４に示すコンパレータで説明したのと同じである。すなわち、被比較電流６２４がコンパレータ６０４の閾値より大きい場合、ジョセフソン接合６１２がスイッチし、ＳＦＱデータ信号６２５が出力される。被比較電流がコンパレータの閾値より小さいときは、ジョセフソン接合６１１がスイッチし、ＳＦＱデータ信号６２５が出力されることはない。これによりコンパレータ動作を実現する。以上の回路動作によって、高周波ＳＦＱクロック信号の生成とコンパレータ動作を同時に実現する。
【００５０】
上述した例でも分かるように、ＳＦＱ回路では、ＳＦＱクロック信号を必要とするすべてのＳＦＱ機能回路が、その内部に電流信号を比較するコンパレータを有する。例えば、Ａ／Ｄ変換器を構成する変調器においては、回路内にアナログ信号またはフィードバックループの電流を被比較電流とするコンパレータを１つ以上有する。また、フリップフロップ回路においては、回路内に状態変数を記憶するストレージループを有し、そのループに流れる周回電流を被比較電流とするコンパレータが１つ以上存在する。つまり、ＳＦＱクロック信号はＳＦＱ機能回路内にて必ずコンパレータ回路に入力される。よって、ＳＦＱ回路の各ＳＦＱ機能回路にＳＦＱクロック信号を供給することは、各ＳＦＱ機能回路のコンパレータにＳＦＱクロック信号を供給することを意味する。
【００５１】
以下に本願発明の応用について実施例により説明する。この実施例は本願発明を用いた一例であり、本願発明は本例により限定されない。
【００５２】
（実施例１）
本発明で提案した電流信号入力型単一磁束量子回路をオーバーサンプリング型Ａ／Ｄ変換器の変調器へ適用した例を図７に示す。回路は、本発明の電流信号入力型単一磁束量子回路７０１とアナログ信号積分回路７０２で構成される。
【００５３】
被変換アナログ信号であるアナログ電圧信号７２２は積分インダクタ７０７および積分抵抗７０８で構成したアナログ信号積分回路７０２で積分され、積分結果は積分インダクタ７０７を流れる周回電流７２１に反映される。この周回電流７２１は電流信号入力型単一磁束量子回路７０１内のコンパレータ７０３に被比較電流として入力される。一方、電流信号入力型単一磁束量子回路７０１へ供給される電流クロック信号７２０により、図４で説明したように、電流クロック信号７２０の周期に一致したＳＦＱパルスがコンパレータ７０３に供給される。被比較電流であるアナログ信号積分回路７０２の周回電流７２１がコンパレータ７０３の閾値を越えない場合は、コンパレータ７０３のジョセフソン接合４１１がスイッチし出力端子にＳＦＱデータ信号７２３は出力されない。一方、周回電流７２１が閾値を越えた場合は、ジョセフソン接合４１２がスイッチし出力端子にＳＦＱデータ信号７２３が出力される。電流クロック信号７２０の１周期分の期間内に、出力端子よりＳＦＱデータ信号７２３が出力されない場合は、デジタルデータ“０”、ＳＦＱデータ信号７２３が出力された場合は、デジタルデータ“１”として定義される。
【００５４】
また、ジョセフソン接合４１１あるいは４１２のいずれかのスイッチにより、以下に示す（４）式で定義されるＳＦＱ１個に相当した電流Ｉが積分インダクタ７０７に周回電流７２１とは逆方向に流れ、積分インダクタ７０７の周回電流７２１を減ずる。
【００５５】
【数４】
0004690791.tif 000005
ただし、ＬＳＤＡは、積分インダクタ７０７のインダクタンスである。
【００５６】
この動作は、比較器の出力結果が積分入力にフィードバックされることを意味する。アナログ信号を積分し積分結果をコンパレータの閾値と比較し、その結果を積分器にフィードバックする一連の動作により、アナログ入力信号のシグマデルタ変調を実現する。
【００５７】
（実施例２）
実施例１と同様にシグマデルタ変調器を構成した。等価回路を図８に示す。本例では高温超電導体（ＨＴＳ：High TC Superconductor）で変調回路を構成することを仮定している。ＨＴＳに適した回路構成とするため、電流信号入力型単一磁束量子回路８０１の構成を、図４（Ｂ）で示した回路構成から一部変更した。まず、電流クロック信号８２０は、図４（Ｂ）の入力インダクタ４０４、量子化インダクタ４０２の磁場結合に代えて、電流クロック信号８２０１，８２０２に示すように、量子化インダクタ８０４を通過する形で直接入力される。現在のＨＴＳプロセスでは、２層の超電導体を１層の絶縁体を挟んで積層する３層構造とすることが要求されるインダクタの磁場結合の実現は困難であるためである。また、コンパレータ８０３には、図４（Ｂ）と同様、ＨＴＳプロセスによるＳＦＱ回路に適した４接合型コンパレータを用いた。コンパレータからのＳＦＱデータ信号８２５１は、ジョセフソン伝送線路８０６を伝播し、ＳＦＱデータ信号８２５２として出力される。ここでは、ジョセフソン伝送線路８０６のバイアス電流源３０４は接合２つに対して１つとした。
【００５８】
図８に示す等価回路の動作の概要は以下の通りである。４接合型コンパレータ８０３のジョセフソン接合８１１と８１２よりなる接合対とジョセフソン接合８１３と８１４よりなる接合対は、インダクタを介してバイアス電流源に並列に接続される。各接合対にバイアス電流以外に流入する電流がないときは各ジョセフソン接合はゼロ電圧状態にある。ジョセフソン接合８１３と８１４よりなる接合対の接合の接続点には量子化インダクタ８０４の一端が接続される。量子化インダクタ８０４には、量子化接合８０５が接続されるとともに、電流クロック信号８２０が供給される。電流クロック信号８２０は量子化インダクタ８０４で積分され、これが周回電流８２３を流す。この周回電流８２３はジョセフソン接合８１３と８１４よりなる接合対の接合の接続点から流入し、ジョセフソン接合８１４、量子化接合８０５を流れる。一方、被変換アナログ信号であるアナログ電圧信号７２２は、図７で説明したように、積分インダクタ７０７および積分抵抗７０８で構成したアナログ信号積分回路８０２で積分され、積分結果は積分インダクタ７０７を流れる周回電流７２１に反映される。この周回電流７２１は４接合型コンパレータ８０３内のコンパレータ８０３のジョセフソン接合８１１と８１２よりなる接合対の接合の接続点に被比較電流として入力される。
【００５９】
図４（Ｂ）で説明したと同様に、電流クロック信号８２０の立ち上がりで、量子化インダクタ８０４に周回電流８２３が流れ、電流クロック信号８２０の周期に一致したＳＦＱパルスがコンパレータ８０３のジョセフソン接合８１３、８１４よりなる接合対の接続点に供給される。その結果、ジョセフソン接合８１４がスイッチして、ジョセフソン接合８１１と８１２よりなる接合対にＳＦＱパルスが供給される。このとき、被比較電流であるアナログ信号積分回路８０２の周回電流７２１がコンパレータ８０３の閾値を越えない場合は、ジョセフソン接合８１１がスイッチし出力端子にＳＦＱデータ信号８２５は出力されない。一方、周回電流７２１が閾値を越えた場合は、ジョセフソン接合８１２がスイッチし出力端子にＳＦＱデータ信号８２５が出力される。電流クロック信号８２０の１周期分の期間内に、出力端子よりＳＦＱデータ信号８２５が出力されない場合は、デジタルデータ“０”、ＳＦＱデータ信号８２５が出力された場合は、デジタルデータ“１”として定義される。コンパレータ８０３のＳＦＱデータ信号８２５１は電流信号入力型単一磁束量子回路８０１から流出してジョセフソン伝送線路８０６を介してＳＦＱデータ信号８２５２として得られる。また、電流クロック信号８２０の立下りで、反時計回りの周回電流が増加するが、量子化接合８０５のスイッチにより、周回電流は消失し回路は初期状態に戻る。
【００６０】
図９（Ａ）にＨＴＳの作製プロセスによって、図８に示すシグマデルタ変調器を作製する回路レイアウトの例を示す。図９（Ｂ）にＨＴＳのプロセスによって作製された接合の断面図を示した。回路は、基板９１０上に超電導層であるベース電極層９０２およびカウンタ電極層９０３の２層と抵抗層９０１とを所定のパターンで形成することで構成される。ジョセフソン接合は、図９（Ｂ）に示すように、ベース電極層９０２の上にカウンタ電極層９０３が乗り上げる形に構成された段差の部分（ランプエッジ）の接触面に形成される。９１１は絶縁層であり、カウンタ電極層９０３が乗り上げた頂上部でベース電極層９０２と絶縁するために設けられる。ジョセフソン接合の臨界電流値は、カウンタ電極層９０３の線幅で決定される。また、ベース電極層９０２に乗り上げるカウンタ電極層９０３の線幅を充分大きくとって、接合の臨界電流値を実際に流れる電流に対して十分余裕のある大きさにすることで、ベース電極層９０２とカウンタ電極層９０３間のコンタクト（電気抵抗零接続）を形成する。
【００６１】
図９（Ａ）において、抵抗層９０１の面上にベース電極層９０２１，９０２２を入れ子状にパターニングして抵抗７０８を構成する。抵抗値の大きさはベース電極層９０２１，９０２２の対向する部分の長さおよび対向する部分の距離によって決まる。ベース電極層９０２２の端部に接地のためのコンタクトホール９０５１が形成される。ベース電極層９０２１の端部には乗り上げる形でカウンタ電極層９０３１の端部が形成される。ここでは、破線で示すように長い接合部を持つジョセフソン接合として形成されるが、流れる電流よりも十分おおきな臨界電流値をもつ。このため、カウンタ電極層９０３１とベース電極層９０２１の乗り上げ部分は単純なコンタクトとして機能する。カウンタ電極層９０３１の他の端部は屈曲しながら延伸され積分インダクタ７０７を形成する。積分インダクタ７０７の延伸された端部はジョセフソン伝送線路８０６のインダクタとなるカウンタ電極層９０３２のパターンと連なる。カウンタ電極層９０３２のパターンと左右対称な位置に、電流クロック８２０をＳＦＱパルスに変換するための回路の量子化インダクタ８０４を形成するカウンタ電極層９０３３のパターンが設けられる。カウンタ電極層９０３２のパターンとカウンタ電極層９０３３のパターンとの間にはベース電極層９０２３のパターンが設けられ、カウンタ電極層９０３２のパターンとカウンタ電極層９０３３のパターンの端面にはベース電極層９０２４のパターンが設けられる。ベース電極層９０２４のパターンには接地のためのコンタクトホール９０５２が形成される。カウンタ電極層９０３２のパターンとベース電極層９０２３との間には、接合８１１が、カウンタ電極層９０３３のパターンとベース電極層９０２３との間には、接合８１３が、それぞれ、破線で示す丸の位置に形成される。カウンタ電極層９０３３のパターンとベース電極層９０２４との間には、接合８１４，８０５が、カウンタ電極層９０３２のパターンとベース電極層９０２４との間には、接合８１２および参照符号を付さなかった接合が、それぞれ、破線で示す丸の位置に形成される。
【００６２】
図８と対比して容易に分かるように、図９（Ａ）に示すレイアウトによれば、図８に示す等価回路が実現できる。ここで、ベース電極層９０２３とカウンタ電極層９０３３とは、バイアス電流源に接続するためのパターニングも必要であるが、図が煩雑となるので、省略した。また、それぞれの接合の臨界電流値は、ベース電極層に乗り上げているカウンタ電極層の線幅を変えれば良い。
【００６３】
次に、実施例２を用いた変調回路のビット精度を回路シミュレーションにより評価した。本発明におけるクロックジッタの影響低減効果を説明するため、従来技術で構成した変調器のビット精度と比較した。従来技術で構成した変調器の例を図１０に示す。クロックジッタのないＳＦＱクロック信号１０２０を１０個のジョセフソン接合で構成したジョセフソン伝送線路１００１を伝播させてから、４接合型コンパレータ８０３に供給した。図８と図１０とを対比して明らかなように、両者は４接合型コンパレータ８０３に供給されるＳＦＱパルスの形成方法を異にするだけで、他は同じである。
【００６４】
回路シミュレーションでは、両回路ともにアナログ信号として波高値はフルスケールの５０％、周波数は６０ＭＨｚである正弦波を入力した。またサンプリングクロック信号の周波数は４０ＧＨｚに設定した。Ｎｂ系超電導体回路の動作温度４．２Ｋと酸化物超電導体回路の動作温度２０Ｋを想定し、回路内のすべての抵抗成分に、熱雑音（４．２Ｋと２０Ｋ）を付加した。コンパレータ８０３から出力されるデータＳＦＱ信号８２５のスペクトラムを高速フーリエ変換にて得た。最後にスペクトラムにおけるアナログ信号電力と帯域内（１００ＭＨｚ）の雑音電力の比（ＳＮ比）を求め、さらに以下に示すＳＮ比とビット精度の関係を示す式（５）により、ビット精度を評価した。
【００６５】
【数５】
0004690791.tif 000006
図１１に、出力データ信号のスペクトラムを示す。図１１（Ａ）と図１１（Ｂ）はそれぞれ、動作温度４．２Ｋと２０Ｋにおける従来技術および本発明に基づく変調器の出力スペクトラムである。従来技術では、動作温度４．２ＫでＳＮ比５８．３ｄＢ、２０ＫでＳＮ比４９．３ｄＢが得られた。一方、本発明では、動作温度４．２ＫでＳＮ比６０．７ｄＢ、２０ＫでＳＮ比５４．４ｄＢが得られた。
【００６６】
これらの結果から、本発明を用いることで動作温度４．２Ｋでは２．４ｄＢ、２０Ｋでは５．１ｄＢのＳＮ比が向上することが明らかとなった。式（５）により、ビット精度に換算すると、動作温度４．２Ｋでは０．１ビット、２０Ｋでは、０．６ビットの精度改善が可能であることが示された。
【００６７】
（実施例３）
本発明で提案したクロック信号入力回路を順序回路の一つであるリセット―セット型フリップフロップ（ＲＳ−ＦＦ：Reset Set Flip Flop）回路へ適用した例を説明する。従来公知のＲＳ−ＦＦ回路の一例を図１２（Ａ）に示す。ＲＳ−ＦＦ回路はジョセフソン接合対からなる２つのコンパレータ１２０１、１２０２と、それぞれのコンパレータ１２０１、１２０２の接合対の接続点間を結ぶ１つのストレージインダクタ１２０３およびバイアス電流源１２０４で構成される。コンパレータ１２０１を構成するジョセフソン接合１２１２、ストレージインダクタ１２０３およびコンパレータ１２０２を構成するジョセフソン接合１２２２で超電導ループを形成する。コンパレータ１２０１、１２０２はともに、超電導ループに流れる周回電流１２３３を被比較電流とする。ただし、コンパレータ１２０１のジョセフソン接合１２１２にはバイアス電流１２３４が付加され、さらにコンパレータ１２０２に流れ込む周回電流１２３３の向きを正とするならばジョセフソン接合１２１２に流れる周回電流の向きは負となる。以下にＲＳ―ＦＦ回路の動作を説明する。なお、バイアス電流１２３４はストレージインダクタ１２０３を介してコンパレータ１２０２にも流れ込むが、コンパレータ１２０１に流れ込む電流に比較して実質的に無視できる大きさでしかない。
【００６８】
まず超電導ループにＳＦＱが保持されていない状態を仮定する。周回電流１２３３は流れていないため、コンパレータ１２０１に流れる被比較電流はバイアス電流１２３４のみであり、その電流値はコンパレータ１２０１の閾値を越えるように設定されている。
【００６９】
この状態でＳＦＱセット信号１２３１を入力すると、接合１２１２がスイッチしＳＦＱが超電導ループに保持される。同時に周回電流１２３３が発生し、コンパレータ１２０１、１２０２に流れる。コンパレータ１２０１では周回電流の向きがバイアス電流１２４３とは逆であるため、被比較電流は閾値より小さくなる。一方コンパレータ１２０２では、周回電流が流れ込み被比較電流は閾値を越える。このため、ＳＦＱリセット信号１２３２が入力されると接合１２２２がスイッチしてデータＳＦＱ信号１２３５が出力される。同時に、接合１２２２のスイッチにより超電導ループ内のＳＦＱは消失し、周回電流１２３３は０となる。
【００７０】
周回電流が流れていない状態でＳＦＱリセット信号１２３２を入力した場合、コンパレータ１２０２の被比較電流は閾値以下であるため、ジョセフソン接合１２２１がスイッチしデータＳＦＱ信号１２３５は出力されない。また、周回電流が流れている状態で、ＳＦＱセット信号１２３１を入力した場合、コンパレータ１２０１の被比較電流も閾値以下であるため、１２１１がスイッチして、超電導ループに余分なＳＦＱが保持されるのを防ぐ。
【００７１】
図１２（Ｂ）は、上述したＲＳ−ＦＦ回路に本発明を適用した実施例３を示す回路である。実施例３はＲＳ−ＦＦ回路のリセット側のコンパレータ１２０２を電流信号入力型単一磁束量子回路１２０５に置き換えて構成される。図１２（Ａ）、（Ｂ）を対比して分かるように、従来のＲＳ−ＦＦ回路との違いは、リセット入力がＳＦＱリセット信号１２３２に代えて、電流リセット信号１２３６とされている点である。リセット電流信号１２３６は、図４で説明したように、入力インダクタ１２０９に流れ、量子化インダクタ１２０８、量子化接合１２０７によって、リセット電流信号１２３６の立ち上がりに対応してＳＦＱパルスを発生するから、超電導ループ内に存在するＳＦＱの有無を評価できる。回路へのリセット信号の伝播にジョセフソン伝送路を用いないため、クロックジッタを低減することが可能となる。
【００７２】
図１２（Ｃ）は、図１２（Ｂ）に示す実施例が電流リセット信号１２３６を入力インダクタ１２０９と量子化インダクタ１２０８の磁場結合によって導入しているのに対して、図８のコンパレータ８０１の電流クロックを磁場結合なしで導入したのと同様に、量子化インダクタ１２０８に、直接、電流リセット信号１２３６を導入する例を示す。この他の点では、図１２（Ｂ）に示す実施例の動作と同じである。
【００７３】
本発明は、ＲＳ−ＦＦ回路のセット側にも適用できる。この場合、ＲＳ−ＦＦ回路のセット側のコンパレータ１２０１を電流信号入力型単一磁束量子回路に置き換えて電流セット信号の立ち上がりで超電導ループ内にＳＦＱを生成させ、電流リセット信号の立ち上がりで回路内のＳＦＱの有無を評価する。電流信号入力型単一磁束量子回路をＲＳ−ＦＦ回路のセット入力側とリセット入力側の両方に用いることで、セット電流信号とリセット電流信号の到着時間の前後関係をクロックジッタ無しで高精度に評価することが可能となる。
【００７４】
（実施例４）
実施例４では、一つのクロック信号源で２個以上のＳＦＱ機能回路を駆動する方法を説明する。実施例３と同様に、ＳＦＱ機能回路はＲＳ−ＦＦ回路とした。図１３に示すように、４つのＲＳ−ＦＦ回路１３０１１、１３０１２、１３０１３および１３０１４を用いた。実施例４では、各ＲＳ−ＦＦ回路１３０１の電流信号入力型単一磁束量子回路の入力インダクタ１３０９を直列に接続してクロック信号入力端子に接続する。電流クロック信号１３３６は、各ＲＳ−ＦＦ回路の電流信号入力型単一磁束量子回路の量子化インダクタ１３０８１−１３０８４に誘導され各コンパレータへＳＦＱを供給する。ＲＳ−ＦＦ回路の個数が少なく、電流クロック信号１３３６の伝播遅延が無視できる場合、電流クロック信号の電流変化は全ＲＳ−ＦＦの電流信号入力型単一磁束量子回路における量子化インダクタ１３０８１−１３０８４の周回電流に同時に反映されるため、ＲＳ−ＦＦ回路を同時に駆動できる。一方、駆動するＲＳ−ＦＦ回路数が多く、最初のＲＳ−ＦＦと最後のＲＳ−ＦＦ間での電流クロック信号の伝播遅延が無視できない場合、実施例４でも、駆動タイミングに遅延が生じる。しかし、その遅延はクロックジッタと異なり、伝播遅延として評価できるものであるため、ＲＳ−ＦＦ回路側で遅延を考慮した回路設計を行うことで、遅延の影響を回避することは容易である。
【００７５】
また、図１４に示すように、各ＳＦＱ機能回路の入力インダクタ１４０９１−１４０９４を並列に接続して構成しても各ＲＳ−ＦＦ１４０１の同時駆動が実現できる。この場合、各ＲＳ−ＦＦ回路の入力クロック回路の電流クロック信号の入力端から入力インダクタ１４０９１−１４０９４までの配線長さを等しくするように構成すれば、全ての入力インダクタ１４０９１−１４０９４に同時に入力クロック信号１４３６を入力することができ、各ＲＳ−ＦＦの量子化インダクタ１４０８１−１４０８４に電流クロック信号１４３６を同時に誘導し、各コンパレータに同時にＳＦＱを供給することが可能となる。
【００７６】
従来技術では、複数のＲＳ−ＦＦ回路に対して、ジョセフソン伝送線路を伝播するクロック信号を、ジョセフソン伝送線路の途中に形成した分岐回路から導出して各ＲＳ−ＦＦ回路にクロック信号を供給した。その結果、ジョセフソン伝送路で発生するクロックジッタにより、ＲＳ−ＦＦにおけるＳＦＱクロック信号の到着タイミングは（１）式で示した程度に揺らぐ。このためＲＳ−ＦＦ回路間でのＳＦＱクロック信号の到着時間にはばらつきのある遅延を伴う。さらに、揺らぎに起因した遅延はＳＦＱクロック信号の到着毎に変動するため、遅延を考慮した回路設計が困難であった。結果として、複数のＲＳ−ＦＦ回路の同時駆動は困難であった。
【００７７】
（実施例５）
実施例５は、本発明で提案したクロック信号発振回路をＨＴＳプロセスで構成したオーバーサンプリング型シグマデルタ変調器へ実施したものである。図１５に等価回路、図１６に回路レイアウトを示す。回路は、直流電圧積分回路１５０２、４つのジョセフソン接合で構成したコンパレータ１５０１、被測定アナログ信号積分回路１５０３および出力側のジョセフソン伝送線路１５０４、１５０５で構成される。４接合型コンパレータ１５０１のジョセフソン接合１５１１と１５１２よりなる接合対とジョセフソン接合１５１３と１５１４よりなる接合対は、インダクタを介してバイアス電流源に並列に接続され、各接合対にバイアス電流以外に流入する電流がないときは、電流状態にある。ジョセフソン接合１５１３と１５１４よりなる接合対の接合の接続点には直流積分回路１５０２より供給される周回電流１５２１が流入し、ジョセフソン接合１５１１と１５１２よりなる接合対の接合の接続点にはアナログ信号積分回路１５０３より供給される周回電流１５２３が流入する。
【００７８】
以下に回路の動作を説明する。所定の直流電圧１５２０は、積分抵抗１５０６と積分インダクタ１５０７で構成された直流積分回路１５０２により積分される。積分結果は積分インダクタ１５０７に流れる周回電流１５２１に反映され、コンパレータ１５０１を構成するジョセフソン接合１５１４に流れ込む。入力した直流電圧１５２０が積分されるに従い、積分値つまり周回電流１５２１が上昇する。周回電流がジョセフソン接合１５１４の臨界電流値を越えた時点でジョセフソン接合１５１４がスイッチする。このとき、ＳＦＱ１個がコンパレータ１５０１に取り込まれる。同時にこのスイッチにより、直流電圧積分回路１５０２にＳＦＱ１つ分の周回電流がフィードバックされ、積分値を減ずる。このため、周回電流を上昇させる積分動作とそれを減ずる接合のスイッチ動作により回路は均衡状態になる。よって、コンパレータ１５０１には（３）式で表される周期ＴをもつＳＦＱクロック信号が供給される。
【００７９】
一方、被測定アナログ信号１５２２は積分インダクタ１５０９および積分抵抗１５０８で構成したアナログ信号積分回路１５０３で積分され、積分結果は積分インダクタ１５０９を流れる周回電流１５２３に反映される。この周回電流１５２３はコンパレータ１５０１に被比較電流として入力される。上述のＳＦＱクロック信号がコンパレータ１５０１内に取り込まれたとき、被比較電流であるアナログ信号積分回路１５０３の周回電流１５２３がコンパレータ１５０１の閾値を越えない場合は、コンパレータのジョセフソン接合１５１１がスイッチし出力端子にＳＦＱデータ信号１５２４１は出力されない。一方、周回電流が閾値を越えた場合は、ジョセフソン接合１５１２がスイッチしＳＦＱデータ信号１５２４１
が出力される。また、ジョセフソン接合１５１２のスイッチにより、ＳＦＱ１個に相当した電流がアナログ信号積分回路１５０３の積分インダクタ１５０９に流れ、積分インダクタの周回電流１５２３を減ずる。このフィードバック動作により、アナログ信号のシグマデルタ変調を実現する。
【００８０】
なお、ＳＦＱクロック信号１５２５１はジョセフソン伝送線路１５０５から、またＳＦＱデータクロック信号１５２４１は、ジョセフソン伝送線路１５０４から１５２５２、１５２４２として取り出すことができる。このため、同ジョセフソン伝送線路を介して、信号処理等の後段回路へ変調データを伝達することが可能である。ＳＦＱクロック信号の１周期分の期間内に、出力端子よりＳＦＱデータ信号が出力されない場合は、デジタルデータ“０”、ＳＦＱデータ信号が出力された場合は、デジタルデータ“１”として定義される。ジョセフソン伝送線路１５０４、１５０５を介してのＳＦＱクロック信号およびＳＦＱデータ信号の伝送は、クロックジッタの変換精度に与える影響が懸念される。しかし、サンプリングされたデジタル信号では、クロックジッタの大きさがサンプリング周期（数１０ｐｓ）の半分以下である限り、変換精度に影響を与えない。
【００８１】
図１６に示すＨＴＳの作製プロセスを想定した回路レイアウトは、図９で説明した実施例２と同様に、基板上に超電導層であるベース電極層およびカウンタ電極層の２層と抵抗層とで構成される。ジョセフソン接合は、図９（Ｂ）で説明したのと同様に、ベース電極層の上にカウンタ電極層が乗り上げる形に構成された段差の部分（ランプエッジ）に形成される。ジョセフソン接合の臨界電流値は、カウンタ電極層の線幅で決定される。また、ベース電極層に乗り上げるカウンタ電極層の線幅を充分大きくとって、接合の臨界電流値に対して十分余裕のある電流が流れるようにすることで、ベース電極層１５２０とカウンタ電極層１６０３間のコンタクトを形成する。
【００８２】
図１６による回路レイアウトは、図9と対比して容易に理解できるので、図１５に示す回路素子の参照符号を付すにとどめ、説明は省略する。
【図面の簡単な説明】
【００８３】
【図１】（Ａ）−（Ｃ）は単一磁束量子クロック信号の供給方法を示す図である。
【図２】（Ａ）、（Ｂ）は単一磁束量子クロック信号の生成および供給方法を示す図である。
【図３】（Ａ）−（Ｃ）はジョセフソン伝送線路および分岐回路の等価回路図である。
【図４】（Ａ）、（Ｂ）は本願発明の電流信号入力型単一磁束量子回路の二つの異なるタイプの等価回路図である。
【図５】本願発明のクロック信号発振回路の等価回路図である。
【図６】本願発明のクロック信号発振回路と電流信号入力型単一磁束量子回路を組み合わせた回路の等価回路図である。
【図７】本願発明の第１の実施例における、単一磁束量子シグマデルタ変調回路の等価回路図である。
【図８】本願発明の第２の実施例における、単一磁束量子シグマデルタ変調回路の等価回路図である。
【図９】（Ａ）は本願発明の第２の実施例の構成レイアウト図、（Ｂ）はジョセフソン接合の部分の断面図である。
【図１０】従来技術に基づく、一磁束量子シグマデルタ変調回路の等価回路図である。
【図１１】（Ａ）、（Ｂ）は本願発明の第２の実施例および従来技術の一磁束量子シグマデルタ変調回路の出力スペクトラムを示す図である。
【図１２】（Ａ）−（Ｃ）は本願発明の電流信号入力型単一磁束量子回路を応用した第３の実施例のフリップフロップ回路の等価回路図である。
【図１３】本願発明の第３の実施例のフリップフロップ回路を直列接続した第４の実施例の回路の等価回路図である。
【図１４】本願発明の第３の実施例のフリップフロップ回路を並列接続した第４の実施例の回路の等価回路図である。
【図１５】本願発明の第５の実施例の単一磁束量子シグマデルタ変調回路の等価回路図である。
【図１６】本願発明の第５の実施例の単一磁束量子シグマデルタ変調回路の構成レイアウト図である。
【符号の説明】
【００８４】
１０１：半導体発振器、１０２：ＳＦＱ回路、１０３：ｄｃ／ＳＦＱコンバータ、１０４：ジョセフソン伝送線路、１０５：分岐回路、１０６：ＳＦＱ機能回路、１１０：電流クロック信号、１１１：ＳＦＱクロック信号、１２１：バイアス電流源、１２２：入力インダクタ、１２３：ジョセフソン接合、１２４：ジョセフソン接合、１２５：インダクタ、１２６：周回電流、１２７：周回電流、１２８：接続点、２００：リングオシレータ回路、２０１：ｄｃ／ＳＦＱコンバータ、２０２：ジョセフソン伝送線路、２０３：ジョセフソン伝送線路、２０４：合流回路、２０５：分岐回路、２０６：ジョセフソン伝送線路、２０７：分岐回路、２０８：ＳＦＱ機能回路、２２０：電流トリガ信号、２２１：ＳＦＱトリガ信号、２２２：ＳＦＱクロック信号、３０１：ジョセフソン接合、３０２：インダクタ、３０３：単位回路、３０４：バイアス電流源、３０５：バイアス電圧源、３０６：バイアス抵抗、３０７：分岐回路、３２０：ＳＦＱ信号、４０１：コンパレータ、４０２：量子化インダクタ、４０３：量子化接合、４０４：入力インダクタ、４０５：バイアス電流源、４１１：ジョセフソン接合、４１２：ジョセフソン接合、４２０：電流クロック信号、４２１：被比較電流、４２２：ＳＦＱデータ信号、４２３：周回電流、４２４：周回電流、４３１：接合対の他端、４３２：接続点、５０１：積分インダクタ、５０２：積分抵抗、５０３：積分回路、５０４：量子化接合、５０５：バイアス電流源、５２０：直流電圧、５２１：周回電流、５２２：バイアス電流、５２３：ＳＦＱ信号、６０１：積分インダクタ、６０２：積分抵抗、６０３：積分回路、６０４：コンパレータ、６０６：バイアス電流源、６１１：ジョセフソン接合、６１２：ジョセフソン接合、６３２：接続点、６２０：直流電圧、６２１：周回電流、６２２：バイアス電流、６２４：被比較電流、６２５：ＳＦＱデータ信号、７０１：電流信号入力型単一磁束量子回路、７０２：アナログ信号積分回路、７０３：コンパレータ、７０７：アナログ信号積分インダクタ、７０８：アナログ信号積分抵抗、７２０：アナログ信号、７２２：電流クロック信号、７２３：ＳＦＱデータ信号、８０１：電流信号入力型単一磁束量子回路、８０２：アナログ信号積分回路、８０３：４接合型コンパレータ、８０４：量子化インダクタ、８０５：量子化接合、８０６：ジョセフソン伝送線路、８１１：ジョセフソン接合、８１２：ジョセフソン接合、８１３：ジョセフソン接合、８１４：ジョセフソン接合、８２０：電流クロック信号、８２３：周回電流、８２５：ＳＦＱデータ信号、９０1：抵抗、９０２：ベース電極層、９０３：カウンタ電極層、９０５：接地のためのコンタクトホール、９１０：基板、９１１：絶縁層、１００１：ジョセフソン伝送線路、１０２０：ＳＦＱクロック信号、１２０１：コンパレータ、１２０２：コンパレータ、１２０３：ストレージインダクタ、１２０４：バイアス電流源、１２１１：ジョセフソン接合、１２１２：ジョセフソン接合、１２２１：ジョセフソン接合、１２２２：ジョセフソン接合、１２３１：ＳＦＱセット信号、１２３２：ＳＦＱリセット信号、１２３３：周回電流、１２３４：バイアス電流、１２３５：Ｓ��Ｑデータ信号、１２０５：電流信号入力型単一磁束量子回路、１２０６：コンパレータ、１２０７：量子化接合、１２０８：量子化インダクタ、１２０９：入力インダクタ、１２３６：電流リセット信号、１３０１：ＲＳ−ＦＦ回路、１３０８：量子化インダクタ、１３０９：入力インダクタ、１３３１：ＳＦＱデータ信号、１３３５：ＳＦＱデータ信号、１３３６：電流リセット信号、１４０１：ＲＳ−ＦＦ回路、１４０８：量子化インダクタ、１４０９：入力インダクタ、１４３１：ＳＦＱデータ信号、１４３５：ＳＦＱデータ信号、１４３６：電流リセット信号、１５０１：４接合型コンパレータ、１５０２：直流電圧積分回路、１５０３：アナログ信号積分回路、１５０４：ジョセフソン伝送線路、１５０５：ジョセフソン伝送線路、１５０６：積分抵抗、１５０７：積分インダクタ、１５０８：積分抵抗、１５０９：積分インダクタ、１５１２：ジョセフソン接合、１５１３：ジョセフソン接合、１５１４：ジョセフソン接合、１５２０：直流電圧、１５２１：周回電流、１５２２：アナログ信号、１５２３：周回電流、１５２４：ＳＦＱデータ信号、１５２５：ＳＦＱクロック信号。
【図１】
0004690791.tif 000007
【図２】
0004690791.tif 000008
【図３】
0004690791.tif 000009
【図４】
0004690791.tif 000010
【図５】
0004690791.tif 000011
【図６】
0004690791.tif 000012
【図７】
0004690791.tif 000013
【図８】
0004690791.tif 000014
【図９】
0004690791.tif 000015
【図１０】
0004690791.tif 000016
【図１１】
0004690791.tif 000017
【図１２】
0004690791.tif 000018
【図１３】
0004690791.tif 000019
【図１４】
0004690791.tif 000020
【図１５】
0004690791.tif 000021
【図１６】
0004690791.tif 000022