(57)【特許請求の範囲】
【請求項１】
スイッチング素子が実装された基板と、
平板状の本体部が前記基板の上方において前記基板と平行に、かつ相互に電気的に絶縁された状態で近接して重なるように配置された正極用配線部材及び負極用配線部材と、
正極端子が前記正極用配線部材の本体部に接続され、負極端子が前記負極用配線部材の本体部に接続されたコンデンサと、
を備え、
前記正極用配線部材及び負極用配線部材は、前記本体部から前記基板に向かって延びる基板側延設部が平板状に形成され、かつ、前記基板側延設部は前記基板との接合部の直近まで平行状態で互いに近接した状態に保持され、
前記正極用配線部材及び負極用配線部材における基板側延設部には電流の流れを規制する切り欠き部が設けられ、
前記切り欠き部の幅はゲルの通過に支障のない大きさに形成されていることを特徴とする電力変換装置。
【請求項２】
前記正極用配線部材の本体部と負極用配線部材の本体部との間、及び、正極用配線部材の基板側延設部と負極用配線部材の基板側延設部との間には絶縁部材が配置されていることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記基板と平行に配置した前記正極用配線部材の本体部及び負極用配線部材の本体部のうちの前記基板と対向しない一方の本体部上にコンデンサが搭載されていることを特徴とする請求項１または２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関する。
【背景技術】
【０００２】
スイッチング素子とコンデンサを備えた電力変換装置において、特許文献１には、配線に寄生するインダクタンスを小さくする構造が開示されている。詳しくは、図１１（ａ），（ｂ）に示すように、ベース１００の上面に６枚の絶縁基板１０１が設けられ、各絶縁基板１０１にはコレクタパターン１０２とエミッタパターン１０３が形成され、コレクタパターン１０２にはスイッチングチップ１０４とダイオードチップ１０５が搭載され、スイッチングチップ１０４及びダイオードチップ１０５とエミッタパターン１０３との間をボンディングワイヤ１０６で接続している。Ｐ側導体１０７は、平板状の主導体１０７ａから３箇所において下方に突設する接続導体１０７ｂにより絶縁基板１０１に接続されている。同様に、Ｎ側導体１０８は、平板状の主導体１０８ａから３箇所において下方に突設する接続導体１０８ｂにより絶縁基板１０１に接続されている。主導体１０７ａ，１０８ａは絶縁され積層状に設けられている。また、主導体１０７ａ，１０８ａの端部において帯状の副導体１０７ｃ，１０８ｃが絶縁され積層状に設けられ、副導体１０７ｃ，１０８ｃの端部が外部接続端子Ｐ１０，Ｎ１０となっている。
【特許文献１】特開２００５−３４７５６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、コンデンサの配線に寄生するインダクタンスを小さくするには、コンデンサ配線部材における外部接続端子Ｐ１０，Ｎ１０の部分について工夫するだけでは不十分であり、更に配線に寄生するインダクタンスを小さくする必要がある。
【０００４】
本発明はこのような背景の下になされたものであって、その目的は、コンデンサの配線に寄生するインダクタンスをより小さくすることができる電力変換装置を提供することにある。
【課題を解決するための手段】
【０００５】
請求項１に記載の発明では、スイッチング素子が実装された基板と、平板状の本体部が前記基板の上方において前記基板と平行に、かつ相互に電気的に絶縁された状態で近接して重なるように配置された正極用配線部材及び負極用配線部材と、正極端子が前記正極用配線部材の本体部に接続され、負極端子が前記負極用配線部材の本体部に接続されたコンデンサと、を備え、前記正極用配線部材及び負極用配線部材は、前記本体部から前記基板に向かって延びる基板側延設部が平板状に形成され、かつ、前記基板側延設部は前記基板との接合部の直近まで平行状態で互いに近接した状態に保持され、前記正極用配線部材及び負極用配線部材における基板側延設部には電流の流れを規制する切り欠き部が設けられ、前記切り欠き部の幅はゲルの通過に支障のない大きさに形成されていることを要旨とする。
【０００６】
請求項１に記載の発明によれば、正極用配線部材及び負極用配線部材は、本体部から基板に向かって延びる基板側延設部が平板状に形成され、かつ、基板側延設部は基板との接合部の直近まで平行状態で互いに近接した状態に保持されているので、互いに逆方向に流れる電流に対応する基板側延設部においてインダクタンスを低減することができる。
また、前記正極用配線部材及び負極用配線部材における基板側延設部には電流の流れを規制する切り欠き部が設けられているので、電流の流れが規制されることにより、電流の流れの影響が抑制される。
また、前記切り欠き部の幅はゲルの通過に支障のない大きさに形成されているので、切り欠きを通してゲルを容易に通過させることができ、ゲルを効率良く必要な位置に入れることができる。
【０００７】
請求項２に記載の発明では、請求項１に記載の電力変換装置において、前記正極用配線部材の本体部と負極用配線部材の本体部との間、及び、正極用配線部材の基板側延設部と負極用配線部材の基板側延設部との間には絶縁部材が配置されている。こうすると、正極用配線部材と負極用配線部材とを絶縁する上で好ましいものとなる。
【００１０】
請求項３の発明では、請求項１または２に記載の電力変換装置において前記基板と平行に配置した前記正極用配線部材の本体部及び負極用配線部材の本体部のうちの前記基板と対向しない一方の本体部上にコンデンサが搭載されている。こうすると、コンデンサをスイッチング素子を含めた基板側部品に一体化することができる。
【発明の効果】
【００１１】
本発明によれば、コンデンサの配線に寄生するインダクタンスをより小さくすることができる電力変換装置を提供することがきる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を３相用のインバータ装置に具体化した一実施形態を図１〜図９にしたがって説明する。
先ずインバータ装置の回路構成を説明する。図１（ａ）に示すように、インバータ装置１１は、６個のスイッチング素子Ｑ１〜Ｑ６を有するインバータ回路１２を備えている。各スイッチング素子Ｑ１〜Ｑ６には、ＭＯＳＦＥＴ（metal oxide semiconductor 電界効果トランジスタ）が使用されている。インバータ回路１２は、第１及び第２のスイッチング素子Ｑ１，Ｑ２、第３及び第４のスイッチング素子Ｑ３，Ｑ４、第５及び第６のスイッチング素子Ｑ５，Ｑ６がそれぞれ直列に接続されている。各スイッチング素子Ｑ１〜Ｑ６のドレインとソース間には、ダイオードＤ１〜Ｄ６が、逆並列に接続されている。第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５及び各第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５に接続されたダイオードＤ１，Ｄ３，Ｄ５の組はそれぞれ上アームと呼ばれる。また、第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６及び第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６に接続されたダイオードＤ２，Ｄ４，Ｄ６の組はそれぞれ下アームと呼ばれる。
【００１３】
第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５のドレインが、配線１３を介して電源入力用のプラス入力端子１４に接続され、第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６のソースが、配線１５を介して電源入力用のマイナス入力端子１６に接続されている。配線１３及び配線１５間にはコンデンサ１７が複数並列に接続されている。この実施形態ではコンデンサ１７として電解コンデンサが使用され、コンデンサ１７の正極（プラス）端子が配線１３に接続され、コンデンサ１７の負極（マイナス）端子が配線１５に接続されている。
【００１４】
スイッチング素子Ｑ１，Ｑ２の間の接合点はＵ相端子Ｕに、スイッチング素子Ｑ３，Ｑ４の間の接合点はＶ相端子Ｖに、スイッチング素子Ｑ５，Ｑ６の間の接合点はＷ相端子Ｗに、それぞれ接続されている。各スイッチング素子Ｑ１〜Ｑ６のゲートは駆動信号入力端子Ｇ１〜Ｇ６に接続されている。各スイッチング素子Ｑ１〜Ｑ６のソースは信号端子Ｓ１〜Ｓ６に接続されている。
【００１５】
図１（ａ）では各上アーム及び各下アームがそれぞれ、１個のスイッチング素子及び１個のダイオードで構成されているが、各アームを流れる電流量が大きな場合は、各アームを図１（ｂ）に示すようにスイッチング素子ＱとダイオードＤの組が複数並列に接続された構成としても差し支えない。この実施形態では各アームはそれぞれ４組のスイッチング素子Ｑ及びダイオードＤで構成されている。
【００１６】
次にインバータ装置１１の構造を説明する。
図２は、インバータ装置のカバーを省略した模式斜視図であり、図３は同じく平面図である。図４について（ａ）は図３のＡ−Ａ線断面図であり、（ｂ）は（ａ）の一部省略部分拡大図である。図５は基板上の結線状態を示す部分平面図である。図６について、（ａ）は図３のＢ−Ｂ線断面図であり、（ｂ）は（ａ）の部分拡大図である。図７について、（ａ）はチップ部品が実装されたセラミック基板２１の模式斜視図であり、（ｂ）はセラミック基板２１が実装された金属ベース２０の模式斜視図である。図８について、（ａ）は金属ベース２０に支持枠３０が取り付けられた状態の模式斜視図であり、（ｂ）は出力電極部材３２Ｕ，３２Ｖ，３２Ｗを取り付けた状態の模式斜視図である。
【００１７】
図２及び図３に示すように、インバータ装置１１は、銅製の金属ベース２０と、絶縁基板としてのセラミック基板２１とで構成された基板２２上に半導体チップ２３が実装されている。半導体チップ２３は、１個のスイッチング素子（ＭＯＳＦＥＴ）及び１個のダイオードが一つのデバイスとして組み込まれている。即ち、半導体チップ２３は、図１（ｂ）に示される一つのスイッチング素子Ｑ及び一つのダイオードＤを備えたデバイスとなる。
【００１８】
セラミック基板２１は、図５に示すように、表面に回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを有し、図４（ｂ）に示すように、裏面にセラミック基板２１と金属ベース２０とを接合する接合層として機能する金属板２５を有するセラミック板２６で構成されている。セラミック板２６は、例えば、窒化アルミニウム、アルミナ、窒化ケイ素等により形成され、回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄ及び金属板２５は、例えば、アルミニウムや銅等で形成されている。セラミック基板２１は、金属板２５を介して半田（図示せず）で金属ベース２０に接合されている。以下、この明細書では、金属ベース２０をインバータ装置１１の底部（下部）として説明する。
【００１９】
図５に示すように回路パターン２４ａはゲート信号用の回路パターン、回路パターン２４ｂはドレイン用の回路パターン、回路パターン２４ｃはソース用の回路パターン、回路パターン２４ｄはソース信号用の回路パターンである。各回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄは帯状に形成されている。ドレイン用の回路パターン２４ｂと、ソース用の回路パターン２４ｃとは、隣接して平行に延びるように形成され、ゲート信号用の回路パターン２４ａ及びソース信号用の回路パターン２４ｄは、回路パターン２４ｃと反対側において回路パターン２４ｂと平行に延びるように形成されている。半導体チップ２３は、ドレイン用の回路パターン２４ｂ上に半田で接合されている。半導体チップ２３は、ゲートとゲート信号用の回路パターン２４ａとの間、ソースとソース用の回路パターン２４ｃとの間及びソースとソース信号用の回路パターン２４ｄとの間をワイヤボンディングにより電気的に接続されている。
【００２０】
図７（ｂ）に示すように、金属ベース２０はほぼ矩形状に形成され、セラミック基板２１も矩形状に形成されている。セラミック基板２１は１２個設けられ、長手方向が金属ベース２０の長手方向と直交する状態で各列６個となるように２列、６行に配置されている。そして、各行の２個のセラミック基板２１上に配置された半導体チップ２３がインバータ回路１２の各アームを構成する。この実施形態では、半導体チップ２３は、各セラミック基板２１上に２個ずつ実装されており、４個の半導体チップ２３がそれぞれ１つのアームを構成する。図５に示すように半導体チップ２３は回路パターン２４ｂの長手方向中央部にスペースが存在し、スペースの両側に半導体チップ２３が１個ずつ位置するように配置されている。
【００２１】
図３，４に示すように、基板２２の上には板状の正極用配線部材２７及び負極用配線部材２８が配置されている。この実施形態では、正極用配線部材２７の上方に負極用配線部材２８が配置されている。正極用配線部材２７は図１（ａ）における配線１３を、負極用配線部材２８は図１（ａ）における配線１５をそれぞれ構成する。
【００２２】
図４において正極用配線部材２７及び負極用配線部材２８について、長方形の平板状をなす本体部２７ａ，２８ａは、基板２２の上方において基板２２と平行に、かつ相互に絶縁された状態で近接して重なるように配置されている。基板側延設部としての垂下部２７ｂ，２８ｂが、本体部２７ａ，２８ａの幅方向の端部両側から屈曲し基板２２側に向かって延びている。垂下部２７ｂ，２８ｂは、図４（ｂ）等に示すように本体部２７ａ，２８ａの幅方向の中心線に対して線対称に設けられている。垂下部２７ｂ，２８ｂは、互いに重なる状態で配置されている。このように正極用配線部材２７及び負極用配線部材２８は、本体部２７ａ，２８ａから基板２２に向かって延びる基板側延設部としての垂下部２７ｂ，２８ｂが平板状に形成され、かつ、垂下部２７ｂ，２８ｂは基板２２（セラミック基板２１）との接合部の直近まで平行状態で互いに近接した状態に保持されている。
【００２３】
垂下部２７ｂ，２８ｂの下端から端子部２７ｃ，２８ｃが下方に延び、さらに、その下端から本体部２７ａ，２８ａと平行に延びるように屈曲形成されている（図２参照）。端子部２７ｃ，２８ｃは複数（この実施形態では３対６個）設けられている。端子部２７ｃの先端において接合部２７ｃ１が、上アームを構成するセラミック基板２１上のドレイン用の回路パターン２４ｂの中央部に超音波接合されている。一方、端子部２８ｃの先端において接合部２８ｃ１が、下アームを構成するセラミック基板２１上のソース用の回路パターン２４ｃの中央部に超音波接合されている。そして、各接合部２７ｃ１，２８ｃ１は、図３に示すように配線部材２７，２８の同じ側に配置された各端子部２７ｃ，２８ｃの超音波接合箇所が一直線上に位置するように設けられて、各回路パターン２４ｂ，２４ｃに超音波接合されている。
【００２４】
図６において垂下部２７ｂ，２８ｂには切り欠き部２７ｄ，２８ｄが複数、それぞれ対向するように設けられている。この切り欠き部２７ｄ，２８ｄは電流の流れを規制する機能を有する。つまり、図１（ａ），図６（ａ）における正極用配線部材２７を通して上アームに入る電流ｉ１，ｉ２，ｉ３を規制できるとともに負極用配線部材２８を通して下アームから出る電流ｉ４，ｉ５，ｉ６を規制できる。また、切り欠き部２７ｄ，２８ｄの幅はゲルの通過に支障のない大きさに形成されている。
【００２５】
一方、正極用配線部材２７の本体部２７ａと負極用配線部材２８の本体部２８ａとの間には、両者の電気的絶縁性を確保するための絶縁シート２９（図４（ｂ）に図示）が配置されている。絶縁シート２９として樹脂シートを挙げることができる。また、正極用配線部材２７の本体部２７ａ、負極用配線部材２８の本体部２８ａ及び絶縁シート２９にはコンデンサ１７の正極端子１７ａ及び負極端子１７ｂを挿通可能な長孔が形成されている。
【００２６】
図２，３に示すように、金属ベース２０には、その周縁に沿うように電気的絶縁性の支持枠３０が、全てのセラミック基板２１を枠内に収容する状態に固定されている。正極用配線部材２７の本体部２７ａの長手方向の一端部には、外部電源入力用のプラス入力端子１４が形成されている。プラス入力端子１４は、一部が支持枠３０の外側に位置するように配置されている。負極用配線部材２８の本体部２８ａには、その長手方向の正極用配線部材２７のプラス入力端子１４が形成された側と反対側の端部に、外部電源入力用のマイナス入力端子１６が形成されている。マイナス入力端子１６も、一部が支持枠３０の外側に位置するように配置されている。
【００２７】
図４に示すように、負極用配線部材２８の本体部２８ａ上、即ち正極用配線部材２７の本体部２７ａ及び負極用配線部材２８の本体部２８ａうちの基板２２と対向しない一方の配線部材の本体部上に、複数（この実施形態では４個）のコンデンサ１７が正極端子１７ａ及び負極端子１７ｂが下向きになる状態で電気的な絶縁部材（図示せず）を介して配置されている。各コンデンサ１７は、正極端子１７ａ及び負極端子１７ｂがコンデンサ本体の一方の側に設けられ、正極端子１７ａが正極用配線部材２７の本体部２７ａに接続され、負極端子１７ｂが負極用配線部材２８の本体部２８ａに接続されている。
【００２８】
図２及び図３等に示すように、インバータ装置１１の３つの出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、側面ほぼＬ字状に形成されるとともに、上方に向かって延びる部分が支持枠３０の近くに位置し、横方向に延びる部分が正極用配線部材２７の本体部２７ａの下方においてその長手方向と直交する状態で配置されている。正極用配線部材２７と出力電極部材３２Ｕ，３２Ｖ，３２Ｗとは、シリコーンゲル３６（図４（ａ）に図示）で絶縁が確保されている。また、ゲル３６を用いて正極用配線部材２７の垂下部２７ｂと負極用配線部材２８の垂下部２８ｂとの絶縁が確保されている。出力電極部材３２Ｕは、第１のスイッチング素子Ｑ１及びダイオードＤ１で構成される上アームのソース用の回路パターン２４ｃと、第２のスイッチング素子Ｑ２及びダイオードＤ２で構成される下アームのドレイン用の回路パターン２４ｂとに超音波接合されている。出力電極部材３２Ｖは、第３のスイッチング素子Ｑ３及びダイオードＤ３で構成される上アームのソース用の回路パターン２４ｃと、第４のスイッチング素子Ｑ４及びダイオードＤ４で構成される下アームのドレイン用の回路パターン２４ｂとに超音波接合されている。出力電極部材３２Ｗは、第５のスイッチング素子Ｑ５及びダイオードＤ５で構成される上アームのソース用の回路パターン２４ｃと、第６のスイッチング素子Ｑ６及びダイオードＤ６で構成される下アームのドレイン用の回路パターン２４ｂとに超音波接合されている。
【００２９】
図３等に示すように、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、セラミック基板２１とほぼ同じ幅の銅板をプレス加工することで形成されている。図５に示すように、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗには、上アームを構成する２個のセラミック基板２１の回路パターン２４ｂのほぼ中央部と、下アームを構成する２個のセラミック基板２１の回路パターン２４ｃのほぼ中央部にそれぞれ接合される合計４個の接合部３５がそれぞれ設けられている。図８（ｂ）に示すように各出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、ほぼＬ字状に屈曲され、かつ２個の接合部３５が水平に延びる部分の先端両側で、２個の接合部３５が屈曲部寄りでそれぞれ下側に突出するように形成されている。各出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、各２個の接合部３５の間に負極用配線部材２８の端子部２８ｃを配置可能な空間５０が設けられている。そして、各２個の接合部３５は、図３に示すように、正極用配線部材２７及び負極用配線部材２８の接合部２７ｃ１，２８ｃ１と一直線上に位置するように回路パターン２４ｂ，２４ｃ上に接合されている。
【００３０】
図３，５に示すように、各アームに対応するそれぞれ２個のセラミック基板２１のうち、出力電極部材３２Ｕ，３２Ｖ，３２Ｗの先端側と対応するセラミック基板２１のゲート信号用の回路パターン２４ａには、駆動信号入力端子Ｇ１〜Ｇ６の第１端部が、ソース信号用の回路パターン２４ｄには信号端子Ｓ１〜Ｓ６の第１端部が、それぞれ接合されている。各端子Ｇ１〜Ｇ６，Ｓ１〜Ｓ６は、図３に示すように、第２端部が支持枠３０から突出するように、支持枠３０を貫通する状態で支持枠３０に一体成形されている。なお、図５において各アームを構成する２個のセラミック基板２１上に形成された、回路パターン２４ａ同士及び回路パターン２４ｄ同士はそれぞれワイヤボンディングで電気的に接続されている。
【００３１】
図４（ａ）に示すように、支持枠３０内には半導体チップ２３の絶縁性確保や保護のためにシリコーンゲル３６が充填、硬化されている。そして、金属ベース２０上には、基板２２の半導体チップ２３、即ちスイッチング素子Ｑ１〜Ｑ６が実装された側の面、正極用配線部材２７、負極用配線部材２８、コンデンサ１７、出力電極部材３２Ｕ，３２Ｖ，３２Ｗ及び支持枠３０を囲繞するカバー３７がボルトにより固定されるようになっている。
【００３２】
次に前記のように構成されたインバータ装置１１の製造方法を説明する。
先ずセラミック基板２１上への半導体チップ２３の実装工程が行われる。この工程では、図７（ａ）に示すように、セラミック基板２１のドレイン用の回路パターン２４ｂ上に２個の半導体チップ２３を、回路パターン２４ｂの長手方向の中央部にスペースが存在するように半田付けにより接合する。次に図５に示したように半導体チップ２３のゲートとゲート信号用の回路パターン２４ａとの間、半導体チップ２３のソースとソース用の回路パターン２４ｃとの間及び半導体チップ２３のソースとソース信号用の回路パターン２４ｄとの間をワイヤボンディングにより電気的に接続する。
【００３３】
次にセラミック基板２１を金属ベース２０上に接合する工程が行われる。この工程では、図７（ｂ）に示すように、半導体チップ２３が実装されたセラミック基板２１を金属ベース２０上に、６行２列に半田付けで接合し、図５に示すように同じアームを構成する各２個のセラミック基板２１のゲート信号用の回路パターン２４ａ同士及びソース信号用の回路パターン２４ｄ同士をワイヤボンディングにより電気的に接続する。
【００３４】
次に出力電極部材３２Ｕ，３２Ｖ，３２Ｗをセラミック基板２１に接合する工程が行われる。この工程では、図８（ａ）に示すように、先ず駆動信号入力端子Ｇ１〜Ｇ６及び信号端子Ｓ１〜Ｓ６が装備された支持枠３０を、金属ベース２０上にセラミック基板２１を囲むように固定する。支持枠３０の固定は接着剤やねじを用いて行われる。次に出力電極部材３２Ｕ，３２Ｖ，３２Ｗを、図８（ｂ）に示すように、各接合部３５がドレイン用の回路パターン２４ｂ及びソース用の回路パターン２４ｃのほぼ中央部と当接するように配置する（図５参照）。そして、超音波接合により各接合部３５を順次回路パターン２４ｂ及び回路パターン２４ｃに接合する。また、駆動信号入力端子Ｇ１〜Ｇ６の第１端部を回路パターン２４ａに、信号端子Ｓ１〜Ｓ６の第１端部を回路パターン２４ｄに、それぞれ超音波接合により接合する。
【００３５】
次に図９におけるコンデンサアッシー（組立品）３８を組み立てる工程が行われる。この工程では、４個のコンデンサ１７を正極端子１７ａ及び負極端子１７ｂが上向きになる状態において、所定間隔で１列に治具で固定する。その状態で絶縁材を介して負極用配線部材２８を各コンデンサ１７の負極端子１７ｂにねじで固定する。次に絶縁シート２９を負極用配線部材２８の本体部２８ａとの間に配置した状態で正極用配線部材２７をコンデンサ１７の正極端子１７ａにねじで固定する。以上により、正極用配線部材２７の本体部２７ａ及び負極用配線部材２８の本体部２８ａ間の絶縁が確保された状態で、コンデンサ１７の正極端子１７ａに正極用配線部材２７が、負極端子１７ｂに負極用配線部材２８がそれぞれ電気的に接合されたコンデンサアッシー３８（図９参照）が組み立てられる。
【００３６】
次にセラミック基板２１にコンデンサアッシー３８を超音波接合する工程が行われる。この工程では、先ず、コンデンサアッシー３８をセラミック基板２１上に載置する。図９に示すように、コンデンサアッシー３８は、セラミック基板２１の上方から支持枠３０内の所定位置に配置される。この状態では、図３に示すように、正極用配線部材２７及び負極用配線部材２８の幅方向の同じ側に配置された各接合部２７ｃ１，２８ｃ１が一直線上に位置する状態になる。
【００３７】
その状態で各接合部２７ｃ１，２８ｃ１を順に超音波接合で回路パターン２４ｂ，２４ｃに接合する。接合部２７ｃ１，２８ｃ１とコンデンサ１７とが近いため、端子部２７ｃ，２８ｃの接合に半田付けを用いる場合、一般の耐熱性を特に考慮していないコンデンサを使用すると、半田付けのための加熱によりコンデンサ１７が悪影響を受ける虞がある。しかし、接合部２７ｃ１，２８ｃ１の接合が超音波接合で行われるため、コンデンサ１７に加わる熱量が小さくなり、耐熱性の高い特殊なコンデンサを使用する必要がない。
【００３８】
次に図４に示すように半導体チップ２３や各接合部等湿気や酸化を嫌う部分の電気的絶縁及び保護のため、支持枠３０内へのシリコーンゲル３６の注入、硬化処理が行われる（シリコーンゲル３６の充填、硬化が行われる）。ここで、図６に示すごとく正極用配線部材２７及び負極用配線部材２８の垂下部２７ｂ，２８ｂに切り欠き部２７ｄ，２８ｄが形成されているため、切り欠き部２７ｄ，２８ｄがない場合に比較して、シリコーンゲルの注入時にシリコーンゲルが正極用配線部材２７と負極用配線部材２８との間に容易に流入する。そして、最後に図４（ａ）に示すようにカバー３７が金属ベース２０にボルトにより固定されて、インバータ装置１１が完成する。
【００３９】
次に前記のように構成されたインバータ装置１１の作用を説明する。
インバータ装置１１は、例えば、車両の電源装置の一部を構成するものとして使用される。図１においてインバータ装置１１は、プラス入力端子１４及びマイナス入力端子１６が直流電源（図示せず）に接続され、Ｕ相端子Ｕ、Ｖ相端子Ｖ及びＷ相端子Ｗがモータ（図示せず）に接続され、駆動信号入力端子Ｇ１〜Ｇ６及び信号端子Ｓ１〜Ｓ６が制御装置（図示せず）に接続された状態で使用される。
【００４０】
上アームの第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５及び下アームの第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６がそれぞれ所定周期でオン、オフ制御されることによりモータに交流が供給されてモータが駆動される。
【００４１】
図２等において正極用配線部材２７及び負極用配線部材２８には、スイッチング素子Ｑ１〜Ｑ６のスイッチング時に急峻に立ち上がる電流又は立ち下がる電流が流れ、その電流は正極用配線部材２７及び負極用配線部材２８で逆方向となる。正極用配線部材２７及び負極用配線部材２８の本体部２７ａ，２８ａは平行な平板状に形成され、互いに近接して配置されているため、相互インダクタンスの効果により配線インダクタンスが低減する。また、垂下部２７ｂ，２８ｂも平行に近接して配置されているため、即ち、互いに逆方向に流れる電流に対応する垂下部２７ｂ，２８ｂにおいてインダクタンスをより低減することができる。
【００４２】
このようにしてコンデンサ１７から半導体チップ２３の直近までの配線のインダクタンスを低減でき、スイッチング素子Ｑ１〜Ｑ６のスイッチング動作時に発生するサージ電圧を抑制して半導体チップ２３の破損を防止することができる。
【００４３】
また、正極用配線部材２７及び負極用配線部材２８における垂下部２７ｂ，２８ｂには電流の流れを規制する切り欠き部２７ｄ，２８ｄが設けられているので、各相間の影響が抑制される。
【００４４】
上記実施形態によれば、以下のような効果を得ることができる。
（１）正極用配線部材２７及び負極用配線部材２８は、本体部２７ａ，２８ａから基板２２に向かって延びる基板側延設部としての垂下部２７ｂ，２８ｂが平板状に形成され、かつ、基板２２との接合部の直近まで平行状態で互いに近接した状態に保持されている。これにより、コンデンサの配線に寄生するインダクタンスをより小さくすることができる。
【００４５】
（２）正極用配線部材２７の本体部２７ａと負極用配線部材２８の本体部２８ａとの間、及び、正極用配線部材２７の垂下部２７ｂと負極用配線部材２８の垂下部２８ｂとの間には絶縁部材としての絶縁シート２９及びゲル３６が配置されているので、正極用配線部材２７及び負極用配線部材２８とを絶縁する上で好ましいものとなる。
【００４６】
（３）正極用配線部材２７及び負極用配線部材２８における垂下部（基板側延設部）２７ｂ，２８ｂには電流の流れを規制する切り欠き部２７ｄ，２８ｄが設けられているので、電流の流れが規制されることにより、電流の流れの影響、具体的には各相間の影響を抑制することができる。
【００４７】
（４）切り欠き部２７ｄ，２８ｄの幅はゲル３６の通過に支障のない大きさに形成されているので、切り欠き部２７ｄ，２８ｄを通してゲル３６を容易に通過させることができ、ゲル３６を効率良く必要な位置に入れることができる。
【００４８】
（５）基板２２と平行に配置した正極用配線部材２７の本体部２７ａ及び負極用配線部材２８の本体部２８ａのうちのセラミック基板２１と対向しない一方の本体部２８ａ上にコンデンサ１７が搭載されているので、コンデンサ１７をスイッチング素子としての半導体チップ２３を含めた基板２１側部品に一体化することができる。
【００４９】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○  図４（ｂ）での絶縁シート２９に代わり板状のもの（例えば樹脂板）を用いることができ、他にも、正極用配線部材２７及び負極用配線部材２８の全体をゲルで絶縁してもよい。
【００５０】
○  正極用配線部材２７及び負極用配線部材２８とセラミック基板２１との接合は超音波接合以外にもレーザ溶接や半田付け等でもよい。同様に、出力電極部材３２Ｕ，３２Ｖ，３２Ｗとセラミック基板２１との接合は超音波接合以外にもレーザ溶接や半田付け等でもよい。さらに、駆動信号入力端子Ｇ１〜Ｇ６及び信号端子Ｓ１〜Ｓ６とセラミック基板２１との接合は超音波接合以外にもレーザ溶接や半田付け等でもよい。
【００５１】
○  正極用配線部材２７及び負極用配線部材２８の本体部２７ａ，２８ａは、基板２２と平行に、かつ相互に絶縁された状態で近接して重なるように配置されていればよく、負極用配線部材２８が上側、即ち基板２２と対向しない側に配置される構成に限らず、正極用配線部材２７が上側に配置される構成としてもよい。しかし、電解コンデンサの場合、外側がグランドのため、負極用配線部材２８が上側に配置される方が好ましい。
【００５２】
○  コンデンサ１７の配置は、基板２２と対応する位置、即ち金属ベース２０の上方に限らない。例えば、図１０に示すように、金属ベース２０の側方に配置してもよい。正極用配線部材２７及び負極用配線部材２８は、負極用配線部材２８の本体部２８ａがコンデンサ１７側、即ち下側になるように平行に配置されるとともに、垂下部２７ｂ，２８ｂ，端子部２７ｃ，２８ｃが正極用配線部材２７の本体部２７ａ及び負極用配線部材２８の本体部２８ａの先端から下方に屈曲形成されている。そして、正極用配線部材２７の接合部２７ｃ１がセラミック基板２１上のドレイン用の回路パターン２４ｂに接合され、負極用配線部材２８の接合部２８ｃ１がセラミック基板２１上のソース用の回路パターン２４ｃに接合されている。この実施形態では、各アームが１個のセラミック基板２１上に２個の半導体チップ２３が実装された構成で、図１０の紙面と垂直方向にセラミック基板２１が６列に配置された構成になっている。そして、図１０では回路パターン２４ｂ以外の回路基板や出力電極部材３２Ｕ等の図示を省略している。この場合も、正極用配線部材２７及び負極用配線部材２８は、本体部２７ａ，２８ａから基板２１に向かって延びる基板側延設部としての垂下部２７ｂ，２８ｂが平板状に形成され、かつ、基板２１との接合部の直近まで平行状態で互いに近接した状態に保持されており、コンデンサの配線に寄生するインダクタンスをより小さくすることができる。また、正極用配線部材２７及び負極用配線部材２８における垂下部（基板側延設部）２７ｂ，２８ｂは電流の流れを規制する切り欠き部２７ｄ，２８ｄを設けることにより、電流の流れの影響、具体的には各相間の影響が抑制することができる。なお、図１０では、セラミック基板２１を金属ベース２０に接合するための半田Ｈ及び半導体チップ２３を回路パターン２４ｂに接合するための半田Ｈを図示している。
【００５３】
○  各アームを２個のセラミック基板２１で構成する代わりに、１個のセラミック基板２１で構成してもよく、この場合、ゲート信号用の回路パターン２４ａ間及びソース信号用の回路パターン２４ｄ間をそれぞれ電気的に接続するワイヤボンディングが不要になる。また、各アームのドレイン用の回路パターン２４ｂ及びソース用の回路パターン２４ｃと、正極用配線部材２７、負極用配線部材２８及び出力電極部材３２Ｕ，３２Ｖ，３２Ｗの各接合部２７ｃ１，２８ｃ１，３５との接合箇所は２箇所でなく、１箇所ずつでもよくなる。
【００５４】
○  各アームを構成するセラミック基板２１を１個にしてセラミック基板２１の数を少なくする構成に限らず、１個のセラミック基板２１上に複数のアームを構成するようにしてもよい。
【００５５】
○  金属ベース２０をアルミニウム系金属で形成し、セラミック基板２１として、両面にアルミニウム層が形成されたＤＢＡ（Direct Brazing Aluminum ）基板を用い、ＤＢＡ  基板の表面に回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを形成し、裏面を金属ベース２０にアルミニウム系ろう材によりろう付けしてもよい。
【００５６】
○  セラミック基板２１に代えて、絶縁基板として金属基板の表面に絶縁層を形成し、絶縁層上に回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを形成した構成の物を使用してもよい。
【００５７】
○  金属ベース２０上に絶縁基板を半田付けあるいはろう付けで接合する代わりに、金属ベース２０上に絶縁層を形成し、その絶縁層上に回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを形成してもよい。この場合、部品点数が少なくなるとともに、絶縁基板を金属ベース２０上に接合する工程が不要になる。
【００５８】
○  コンデンサ１７の数は４個に限らず、インバータ装置１１の定格電流値及び使用するコンデンサの容量により決まり、３個以下でも５個以上でもよい。
○  コンデンサ１７は電解コンデンサに限らず、例えば電気二重層コンデンサであってもよい。
【００５９】
○  スイッチング素子Ｑ，Ｑ１〜Ｑ６はＭＯＳＦＥＴに限らず、他のパワートランジスタ（例えば、ＩＧＢＴ（絶縁ゲートバイポーラ型トランジスタ））やサイリスタを使用してもよい。
【００６０】
○  各アームを構成するスイッチング素子Ｑ及びダイオードＤの組は４組に限らず、各アームを流れる電流量の大きさによって３組以下でも５組以上でもよい。また、複数組に限らず、１組のスイッチング素子Ｑ及びダイオードＤの組で構成されてもよい。
【００６１】
○  １組のスイッチング素子及びダイオードは、１個の半導体チップ２３としてパッケージ化される構成に限らず、スイッチング素子及びダイオードがそれぞれ回路パターン上に実装された構成でもよい。
【００６２】
○  インバータ装置１１は、３相交流を出力する構成に限らず、単相交流を出力する構成としてもよい。単相交流を出力する構成では上アーム及び下アームの組が２組存在する。
【００６３】
○  電力変換装置は、インバータ装置１１に限らず、例えば、ＤＣ−ＤＣコンバータに適用してもよい。
○  コンデンサ１７の正極端子１７ａと正極用配線部材２７との接合及び負極端子１７ｂと負極用配線部材２８との接合は、ねじによる締め付け固定に限らず、コンデンサ１７に対する熱の影響が半田付けに比較して小さな接合方法、例えば、精密抵抗溶接やレーザビーム溶接で行ってもよい。
【図面の簡単な説明】
【００６４】
【図１】（ａ）はインバータの回路図、（ｂ）は一つのアームの回路図。
【図２】インバータ装置のカバーを省略した模式斜視図。
【図３】同じく平面図。
【図４】（ａ）は図３のＡ−Ａ線断面図、（ｂ）は（ａ）の一部省略部分拡大図。
【図５】基板上の結線状態を示す部分平面図。
【図６】（ａ）は図３のＢ−Ｂ線断面図、（ｂ）は（ａ）の部分拡大図。
【図７】（ａ）はチップ部品が実装されたセラミック基板の模式斜視図、（ｂ）はセラミック基板が実装された金属ベースの模式斜視図。
【図８】（ａ）は金属ベースに支持枠が取り付けられた状態の模式斜視図、（ｂ）は出力電極部材を取り付けた状態の模式斜視図。
【図９】コンデンサアッシー、金属ベース、支持枠及び出力電極部材の関係を示す模式斜視図。
【図１０】別の実施形態の断面図。
【図１１】（ａ）は従来技術の斜視図、（ｂ）は同じく分解斜視図。
【符号の説明】
【００６５】
Ｑ，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６…スイッチング素子、１１…インバータ装置、１７…コンデンサ、１７ａ…正極端子、１７ｂ…負極端子、２０…金属ベース、２１…セラミック基板、２２…基板、２３…スイッチング素子としての半導体チップ、２４ｂ，２４ｃ…回路パターン、２６…セラミック板、２７…正極用配線部材、２７ａ…本体部、２７ｂ…基板側延設部としての垂下部、２７ｃ…端子部、２７ｃ１…接合部、２７ｄ…切り欠き部、２８…負極用配線部材、２８ａ…本体部、２８ｂ…基板側延設部としての垂下部、２８ｃ…端子部、２８ｃ１…接合部、２８ｄ…切り欠き部。
【図１】
0004640424.tif 000002
【図２】
0004640424.tif 000003
【図３】
0004640424.tif 000004
【図４】
0004640424.tif 000005
【図５】
0004640424.tif 000006
【図６】
0004640424.tif 000007
【図７】
0004640424.tif 000008
【図８】
0004640424.tif 000009
【図９】
0004640424.tif 000010
【図１０】
0004640424.tif 000011
【図１１】
0004640424.tif 000012