(57)【特許請求の範囲】
【請求項１】
入力されたデータ信号の立ち下がりタイミングで入力されたクロック信号の振幅値を検出する第一の検出手段と、
前記データ信号の立ち上がりタイミングで前記クロック信号の振幅値を検出する第二の検出手段と、
前記第一の検出手段が前記クロック信号の立ち上がり状態の振幅値を検出しているのかあるいは立ち下がり状態の振幅値を検出しているのかを識別し、第一の識別結果を出力するとともに、前記第二の検出手段が前記クロック信号の立ち上がり状態の振幅値を検出しているのかあるいは立ち下がり状態の振幅値を検出しているのかを識別し、第二の識別結果を出力するエッジ比較手段と、
前記エッジ比較手段からの前記第一の識別結果に応じて、前記第一の検出手段の出力の極性を反転する第一の極性反転手段と、
前記エッジ比較手段からの前記第二の識別結果に応じて、前記第二の検出手段の出力の極性を反転する第二の極性反転手段と、
前記データ信号の極性に応じて、前記第一の極性反転手段の出力値または前記第二の極性反転手段の出力値を選択して出力する信号選択手段と
を備えたことを特徴とする位相比較器。
【請求項２】
前記エッジ比較手段は、
前記クロック信号の位相を遅延させる位相遅延手段と、
前記位相遅延手段からの遅延クロック信号を前記データ信号の立ち下がりタイミングで識別し、前記第一の識別結果を出力する第一の識別手段と、
前記位相遅延手段からの遅延クロック信号を前記データ信号の立ち上がりタイミングで識別し、前記第二の識別結果を出力する第二の識別手段とを含む
ことを特徴とする請求項１記載の位相比較器。
【請求項３】
前記位相遅延手段は、前記クロック信号の位相を１／４周期遅延させる
ことを特徴とする請求項２記載の位相比較器。
【請求項４】
第一のクロック信号及び前記第一のクロック信号の位相を遅延させた第二のクロック信号を生成するリング型発振器と、
入力されたデータ信号の立ち下がりタイミングで前記リング型発振器からの前記第一のクロック信号の振幅値を検出する第一の検出手段と、
前記データ信号の立ち上がりタイミングで前記リング型発振器からの前記第一のクロック信号の振幅値を検出する第二の検出手段と、
前記リング型発振器からの前記第二のクロック信号を前記データ信号の立ち下がりタイミングで識別し、第一の識別結果を出力する第一の識別手段と、
前記リング型発振器からの前記第二のクロック信号を前記データ信号の立ち上がりタイミングで識別し、第二の識別結果を出力する第二の識別手段と、
前記第一の識別手段からの前記第一の識別結果に応じて、前記第一の検出手段の出力の極性を反転する第一の極性反転手段と、
前記第二の識別手段からの前記第二の識別結果に応じて、前記第二の検出手段の出力の極性を反転する第二の極性反転手段と、
前記データ信号の極性に応じて、前記第一の極性反転手段の出力値または前記第二の極性反転手段の出力値を選択して出力する信号選択手段と
を備えたことを特徴とする位相比較器。
【請求項５】
前記リング型発振器は、前記第一のクロック信号及び前記第一のクロック信号の位相を１／４周期遅延させた第二のクロック信号を生成する
ことを特徴とする請求項４記載の位相比較器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、フルレートとハーフレートの両方に対応可能な位相比較器に関するものである。
【背景技術】
【０００２】
従来のクロックデータリカバリ回路及び位相比較器について図６から図１１までを参照しながら説明する（例えば、特許文献１参照）。図６は、従来のクロックデータリカバリ回路の構成を示すブロック図である。
【０００３】
図６において、従来のクロックデータリカバリ回路は、位相比較器１００と、ローパスフィルタ（以下、ＬＰＦと記載する）２００と、電圧制御発振器（以下、ＶＣＯと記載する）３００と、データ識別器４００とが設けられている。
【０００４】
位相比較器１００は、入力データＤＩＮとＶＣＯ３００で生成されたクロックＣＬＫ１との位相を比較し、これら２つの信号の位相差を検出する。そして、検出した位相差信号ＦＥＯ１をＬＰＦ２００に出力する。ＬＰＦ２００は、位相差信号ＦＥＯ１に含まれる高周波成分を除去して平滑化した電圧制御信号をＶＣＯ３００に出力する。ＶＣＯ３００は、電圧制御信号に基づいて発振周波数を調整してクロックＣＬＫ１を生成し、生成したクロックＣＬＫ１を位相比較器１００とデータ識別器４００とに出力する。データ識別器４００は、クロックＣＬＫ１に基づいて入力データＤＩＮが”Ｈ”であるのか”Ｌ”であるのかを識別する。
【０００５】
図７は、図６に示す位相比較器１００の構成を示すブロック図である。図７において、位相比較器１００は、第一のサンプル・ホールド回路１１０と、第二のサンプル・ホールド回路１２０と、セレクタ１３０とが設けられている。
【０００６】
第一のサンプル・ホールド回路１１０は、入力データＤＩＮが“Ｈ”の期間にクロックＣＬＫ１をサンプリングし、入力データＤＩＮの立下りタイミングでクロックＣＬＫ１の振幅値をホールドする。第二のサンプル・ホールド回路１２０は、入力データＤＩＮが“Ｌ”の期間にクロックＣＬＫ１をサンプリングし、入力データＤＩＮの立ち上がりタイミングでクロックＣＬＫ１の振幅値をホールドする。セレクタ１３０は、入力データＤＩＮが”Ｈ”の場合には第二のサンプル・ホールド回路１２０の出力ＳＨＯ２を、入力データＤＩＮが”Ｌ”の場合には第一のサンプル・ホールド回路１１０の出力ＳＨＯ１を選択し、選択した信号を位相差信号ＦＥＯ１として出力する。
【０００７】
次に、図８のタイミングチャートを参照して、位相比較器１００の動作を説明する。図８では、クロックＣＬＫ１の周波数が入力データＤＩＮのビットレートと等しく、位相比較器１００はフルレートで動作する。また、図８に示すタイミングチャートは、クロックＣＬＫ１の位相が入力データＤＩＮの位相よりもΔだけ遅れている場合を示している。
【０００８】
入力データＤＩＮは、ノン・リターン・トゥ・ゼロ（Non Return-to-Zero：ＮＲＺ）形式で、”Ｌ”，”Ｈ”，”Ｌ”，”Ｌ”，”Ｈ”，”Ｌ”，”Ｌ”，”Ｈ”，”Ｌ”，”Ｈ”，”Ｌ”，すなわち，”０”，”１”，”０”，”０”，”１”，”０”，”０”，”１”，”０，”１”，”０”の順（右から左へ）に入力される。
【０００９】
入力データＤＩＮが”Ｌ”から”Ｈ”に変化すると、第一のサンプル・ホールド回路１１０は、クロックＣＬＫ１の振幅値のサンプリングを開始する。また、第二のサンプル・ホールド回路１２０は、入力データＤＩＮの立ち上がりタイミングでクロックＣＬＫ１の振幅値をホードする。そして、入力データＤＩＮが”Ｈ”の期間、セレクタ１３０は、第二のサンプル・ホールド回路１２０の出力ＳＨＯ２を選択して、位相差信号ＦＥＯ１として出力する。
【００１０】
入力データＤＩＮが”Ｈ”から”Ｌ”に変化すると、第一のサンプル・ホールド回路１１０は、入力データＤＩＮの立ち下がりタイミングでクロックＣＬＫ１の振幅値をホードする。また、第二のサンプル・ホールド回路１２０は、クロックＣＬＫ１の振幅値のサンプリングを開始する。そして、入力データＤＩＮが”Ｌ”の期間、セレクタ１３０は、第一のサンプル・ホールド回路１１０の出力ＳＨＯ１を選択して、位相差信号ＦＥＯ１として出力する。
【００１１】
このように位相比較器１００は、入力データＤＩＮの変化点（立ち上がり、および立ち上がり）とクロックＣＬＫ１の立ち上がりとの位相差を検出し、位相差に相当する一定のＤＣ（直流）信号を出力する。なお、位相比較器１００が出力するＤＣ信号には、クロックＣＬＫ１のバイアスレベルを基準とした極性があり、その極性により位相の遅れ・進みが検出される。以上より、位相比較器１００は、フルレートで正常に動作する。
【００１２】
しかしながら、図９に示すタイミングチャートのように、クロックＣＬＫ１の周波数が入力データＤＩＮのビットレートの半分となるハーフレートで、位相比較器１００が動作することがある。
【００１３】
次に、図９のタイミングチャートを参照して、ハーフレート時の位相比較器１００の動作を説明する。図９に示すタイミングチャートは、クロックＣＬＫ１の位相が入力データＤＩＮの位相よりもΔだけ遅れている場合を示している。
【００１４】
入力データＤＩＮは、ＮＲＺ形式で、”Ｌ”，”Ｈ”，”Ｌ”，”Ｌ”，”Ｈ”，”Ｌ”，”Ｌ”，”Ｈ”，”Ｌ”，”Ｈ”，”Ｌ”，すなわち、”０”，”１”，”０”，”０”，”１”，”０”，”０”，”１”，”０，”１”，”０”の順（右から左へ）に入力される。
【００１５】
第一のサンプル・ホールド回路１１０および第二のサンプル・ホールド回路１２０の動作は、図８と同じである。第一のサンプル・ホールド回路１１０は、クロックＣＬＫ１の立ち下がり状態の振幅値をホールドし、第二のサンプル・ホールド回路１２０は、クロックＣＬＫ１の立ち上がり状態の振幅値をホールドするため、第一のサンプル・ホールド回路１１０の出力ＳＨＯ１の極性と第二のサンプル・ホールド回路１２０の出力ＳＨＯ２の極性は、反転の関係となる。第一のサンプル・ホールド回路１１０の出力ＳＨＯ１および第二のサンプル・ホールド回路１２０の出力ＳＨＯ２の極性を揃えるために、例えば、図１０に示すように第一のサンプル・ホールド回路１１０の出力に極性反転回路１４０を挿入しても、図１１のタイミングチャートには点線で囲った極性の反転した部分が残り、セレクタ１３０の出力信号の極性は揃わない。
【００１６】
上述のとおり、位相比較器１００が出力するＤＣ信号には極性がある。その極性により、位相の遅れ・進みが検出されるため、セレクタ１３０の出力信号の極性は揃わなければならない。このように、従来の位相比較器１００をハーフレートで動作させる場合、位相比較器１００の出力信号中に極性の反転した部分が残る。
【００１７】
【非特許文献１】A. Pottbacker他「A Si Bipolar Phase and Frequency Detector IC for Clock Extraction up to 8Gb/s」(IEEE Journal of Solid State Circuits, Vol. SC-27, No, 12, pp1747-1751 (1992))
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上述したような従来のサンプル・ホールド型位相比較器では、ハーフレートで動作させる時に、位相比較器の出力信号中に極性の反転した部分が残るという問題点があった。
【００１９】
この発明は、上述のような課題を解決するためになされたもので、その目的は、フルレート時のみならず、ハーフレート時でも出力信号中に極性の反転した部分を残さない位相比較器、つまり、フルレートとハーフレートの両方に対応した位相比較器を得るものである。
【課題を解決するための手段】
【００２０】
この発明に係る位相比較器は、入力されたデータ信号の立ち下がりタイミングで入力されたクロック信号の振幅値を検出する第一の検出手段と、前記データ信号の立ち上がりタイミングで前記クロック信号の振幅値を検出する第二の検出手段と、前記第一の検出手段が前記クロック信号の立ち上がり状態の振幅値を検出しているのかあるいは立ち下がり状態の振幅値を検出しているのかを識別し、第一の識別結果を出力するとともに、前記第二の検出手段が前記クロック信号の立ち上がり状態の振幅値を検出しているのかあるいは立ち下がり状態の振幅値を検出しているのかを識別し、第二の識別結果を出力するエッジ比較手段と、前記エッジ比較手段からの前記第一の識別結果に応じて、前記第一の検出手段の出力の極性を反転する第一の極性反転手段と、前記エッジ比較手段からの前記第二の識別結果に応じて、前記第二の検出手段の出力の極性を反転する第二の極性反転手段と、前記データ信号の極性に応じて、前記第一の極性反転手段の出力値または前記第二の極性反転手段の出力値を選択して出力する信号選択手段とを設けたものである。
【発明の効果】
【００２１】
この発明に係る位相比較器は、フルレート時のみならず、ハーフレート時でも出力信号中に極性の反転した部分を残さず、つまり、フルレートとハーフレートの両方に対応することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２２】
実施の形態１．
この発明の実施の形態１に係る位相比較器について図１及び図２を参照しながら説明する。図１は、この発明の実施の形態１に係る位相比較器の構成を示すブロック図である。なお、以降では、各図中、同一符号は同一又は相当部分を示す。
【００２３】
図１において、この実施の形態１に係る位相比較器は、第一の検出手段１と、第二の検出手段２と、エッジ比較手段３と、第一の極性反転手段４と、第二の極性反転手段５と、信号選択手段６が設けられている。
【００２４】
第一の検出手段１は、入力データＤＡＴＡ＿ＩＮの立ち上がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅のサンプリングを開始し、入力データＤＡＴＡ＿ＩＮの立ち下がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅値をホールドし、検出する。そして、検出値の極性を反転した信号をＳＨ１として、第一の極性反転手段４に出力する。
【００２５】
第二の検出手段２は、入力データＤＡＴＡ＿ＩＮの立ち下がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅のサンプリングを開始し、入力データＤＡＴＡ＿ＩＮの立ち上がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅値をホールドし、検出する。そして、検出値をＳＨ２として、第二の極性反転手段５に出力する。
【００２６】
エッジ比較手段３は、第一の検出手段１および第二の検出手段２と同様に、入力データＤＡＴＡ＿ＩＮおよび入力クロックＣＬＫ＿ＩＮ１を入力とする。このエッジ比較手段３は、第一の検出手段１が入力クロックＣＬＫ＿ＩＮ１の立ち上がり状態の振幅値を検出しているのか、それとも立ち下がり状態を検出しているのかを識別し、識別結果であるＥＣ１を第一の極性反転手段４に出力する。また、エッジ比較手段３は、第二の検出手段２が入力クロックＣＬＫ＿ＩＮ１の立ち上がり状態の振幅値を検出しているのか、それとも立ち下がり状態を検出しているのかを識別し、識別結果であるＥＣ２を第二の極性反転手段５に出力する。
【００２７】
信号選択手段６は、入力データＤＡＴＡ＿ＩＮの極性（Ｈ又はＬ）に応じて、第一の極性反転手段４の出力値または第二の極性反転手段５の出力値を選択し、出力する。
【００２８】
つぎに、この実施の形態１に係る位相比較器の動作について図面を参照しながら説明する。図２は、この発明の実施の形態１に係る位相比較器の動作を示すタイミングチャートである。この図２に示すタイミングチャートは、入力クロックＣＬＫ＿ＩＮ１の位相が入力データＤＡＴＡ＿ＩＮの位相よりもΔだけ遅れている場合を示している。
【００２９】
入力データＤＡＴＡ＿ＩＮは、ＮＲＺ形式で、”Ｌ”，”Ｈ”，”Ｌ”，”Ｌ”，”Ｈ”，”Ｌ”，”Ｌ”，”Ｈ”，”Ｌ”，”Ｈ”，”Ｌ”、すなわち、”０”，”１”，”０”，”０”，”１”，”０”，”０”，”１”，”０，”１”，”０”の順（右から左へ）に入力される。
【００３０】
入力データＤＡＴＡ＿ＩＮが”Ｌ”から”Ｈ”に変化すると、第一の検出手段１は、入力クロックＣＬＫ＿ＩＮ１の振幅値のサンプリングを開始する。また、第二の検出手段２は、入力データＤＡＴＡ＿ＩＮの立ち上がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅値をホードする。
【００３１】
入力データＤＡＴＡ＿ＩＮが”Ｈ”から”Ｌ”に変化すると、第一の検出手段１は、入力データＤＡＴＡ＿ＩＮの立ち下がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅値をホールドする。また、第二の検出手段２は、入力クロックＣＬＫ＿ＩＮ１の振幅値のサンプリングを開始する。
【００３２】
エッジ比較手段３は、第１の検出手段１において、入力データＤＡＴＡ＿ＩＮが”Ｈ”から”Ｌ”に変化する時の入力クロックＣＬＫ＿ＩＮ１の変化点が立ち下がり状態ならば”Ｌ”を、立ち上がり状態ならば”Ｈ”をＥＣ１として出力する。そして、エッジ比較手段３は、その出力を入力データＤＡＴＡ＿ＩＮが次に”Ｈ”から”Ｌ”に変化する時まで保持する。
【００３３】
また、エッジ比較手段３は、第２の検出手段２において、入力データＤＡＴＡ＿ＩＮが”Ｌ”から”Ｈ”に変化する時の入力クロックＣＬＫ＿ＩＮ１の変化点が立ち上がり状態ならば”Ｌを”、立ち下がり状態ならば”Ｈ”をＥＣ２として出力する。そして、エッジ比較手段３は、その出力を入力データＤＡＴＡ＿ＩＮが次に”Ｌ”から”Ｈ”に変化する時まで保持する。
【００３４】
第一の極性反転手段４は、ＥＣ１が”Ｌ”ならば極性を反転せず、”Ｈ”ならば極性を反転する。第二の極性反転手段５は、ＥＣ２が”Ｌ”ならば極性を反転せず、”Ｈ”ならば極性を反転する。そして、入力データＤＡＴＡ＿ＩＮが”Ｈ”の期間、信号選択手段６は、第二の極性反転手段５の出力を選択して、位相差信号ＦＥＯとして出力する。また、入力データＤＡＴＡ＿ＩＮが”Ｌ”の期間、信号選択手段６は、第一の極性反転手段４の出力を選択して、位相差信号ＦＥＯとして出力する。
【００３５】
以上のように、この実施の形態１では、エッジ比較手段３において、第１および第２の検出手段１、２が入力クロックＣＬＫ＿ＩＮ１の立ち上がり状態の振幅値を検出しているのか、それとも立ち下がり状態を検出しているのかを識別する。そして、その識別結果を以って第一の極性反転手段４および第二の極性反転手段５の出力の極性の反転／非反転を決定することにより、位相差信号ＦＥＯの極性を揃えることができる。また、第一の極性反転手段４および第二の極性反転手段５を無効とすることにより、フルレートにも対応可能となる。
【００３６】
実施の形態２．
この発明の実施の形態２に係る位相比較器について図３及び図４を参照しながら説明する。図３は、この発明の実施の形態２に係る位相比較器の構成を示すブロック図である。
【００３７】
図３において、この実施の形態２に係る位相比較器は、第一の検出手段１と、第二の検出手段２と、エッジ比較手段３と、第一の極性反転手段４と、第二の極性反転手段５と、信号選択手段６が設けられている。
【００３８】
また、エッジ比較手段３は、位相遅延手段３１と、第一の識別手段３２と、第二の識別手段３３とから構成される。
【００３９】
第一の検出手段１は、入力データＤＡＴＡ＿ＩＮの立ち上がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅のサンプリングを開始し、入力データＤＡＴＡ＿ＩＮの立ち下がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅値をホールドし、検出する。そして、検出値の極性を反転した信号をＳＨ１として、第一の極性反転手段４に出力する。
【００４０】
第二の検出手段２は、入力データＤＡＴＡ＿ＩＮの立ち下がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅のサンプリングを開始し、入力データＤＡＴＡ＿ＩＮの立ち上がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅値をホールドし、検出する。そして、検出値をＳＨ２として、第二の極性反転手段５に出力する。
【００４１】
位相遅延手段３１は、入力クロックＣＬＫ＿ＩＮ１の位相を例えば１／４周期遅らせ、その遅延クロックＣＬＫ＿ＩＮ２を第一の識別手段３２および第二の識別手段３３へ出力する。第一の識別手段３２は、遅延クロックＣＬＫ＿ＩＮ２を入力データＤＡＴＡ＿ＩＮの立下りタイミングで識別し、その識別結果の反転をＥＣ１として第一の極性反転手段４に出力する。第二の識別手段３３は、遅延クロックＣＬＫ＿ＩＮ２を入力データＤＡＴＡ＿ＩＮの立ち上がりタイミングで識別し、その識別結果をＥＣ２として第二の極性反転手段５に出力する。
【００４２】
信号選択手段６は、入力データＤＡＴＡ＿ＩＮの極性（Ｈ又はＬ）に応じて、第一の極性反転手段４の出力値または第二の極性反転手段５の出力値を選択し、出力する。
【００４３】
つぎに、この実施の形態２に係る位相比較器の動作について図面を参照しながら説明する。図４は、この発明の実施の形態２に係る位相比較器の動作を示すフローチャートである。この図４に示すタイミングチャートは、入力クロックＣＬＫ＿ＩＮ１の位相が入力データＤＡＴＡ＿ＩＮの位相よりもΔだけ遅れている場合を示している。
【００４４】
入力データＤＡＴＡ＿ＩＮは、ＮＲＺ形式で、”Ｌ”，”Ｈ”，”Ｌ”，”Ｌ”，”Ｈ”，”Ｌ”，”Ｌ”，”Ｈ”，”Ｌ”，”Ｈ”，”Ｌ”、すなわち、”０”，”１”，”０”，”０”，”１”，”０”，”０”，”１”，”０，”１”，”０”の順（右から左へ）に入力される。
【００４５】
入力データＤＡＴＡ＿ＩＮが”Ｌ”から”Ｈ”に変化すると，第一の検出手段１は、入力クロックＣＬＫ＿ＩＮ１の振幅値のサンプリングを開始する。また、第二の検出手段２は、入力データＤＡＴＡ＿ＩＮの立ち上がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅値をホールドする。
【００４６】
入力データＤＡＴＡ＿ＩＮが”Ｈ”から”Ｌ”に変化すると、第一の検出手段１は、入力データＤＡＴＡ＿ＩＮの立ち下がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅値をホールドする。また、第二の検出手段２は、入力クロックＣＬＫ＿ＩＮ１の振幅値のサンプリングを開始する。
【００４７】
エッジ比較手段３を構成する第一の識別手段３２は、遅延クロックＣＬＫ＿ＩＮ２を入力データＤＡＴＡ＿ＩＮの立下りタイミングで識別後に反転するため、第一の識別手段３２の出力は、図４中のＥＣ１となる。極性を反転したいＳＨ１の一部分がＥＣ１の”Ｈ”区間に入ることより、ＥＣ１が”Ｈ”の場合のみ、第一の極性反転手段４でＳＨ１の極性を反転することで、ＳＨ１の極性を揃えられる。
【００４８】
また、エッジ比較手段３を構成する第二の識別手段３３は、遅延クロックＣＬＫ＿ＩＮ２を入力データＤＡＴＡ＿ＩＮの立ち上がりタイミングで識別するため、第二の識別手段３３の出力は、図４中のＥＣ２となる。極性を反転したいＳＨ２の一部分がＥＣ２の”Ｈ”区間に入ることより、ＥＣ２が”Ｈ”の場合のみ、第二の極性反転手段５でＳＨ２の極性を反転することで、ＳＨ２の極性を揃えられる。
【００４９】
そして、入力データＤＡＴＡ＿ＩＮが”Ｈ”の期間、信号選択手段６は、第二の極性反転手段５の出力を選択して、位相差信号ＦＥＯとして出力する。また、入力データＤＡＴＡ＿ＩＮが”Ｌ”の期間、信号選択手段６は、第一の極性反転手段４の出力を選択して、位相差信号ＦＥＯとして出力する。
【００５０】
以上のように、この実施の形態２では、エッジ比較手段３において、入力クロックＣＬＫ＿ＩＮ１を遅延させた遅延クロックＣＬＫ＿ＩＮ２を生成し、そのＣＬＫ＿ＩＮ２を入力データＤＡＴＡ＿ＩＮの立ち上がりタイミングおよび立ち上がりタイミングで識別することにより、第１および第２の検出手段１、２が入力クロックＣＬＫ＿ＩＮ１の立ち上がり状態の振幅値を検出しているのか、それとも立ち下がり状態を検出しているのかを識別する。そして、その識別結果を以って第一の極性反転手段４および第二の極性反転手段５の出力の極性の反転／非反転を決定することにより、位相差信号ＦＥＯの極性を揃えることができる。
【００５１】
実施の形態３．
この発明の実施の形態３に係る位相比較器について図５を参照しながら説明する。図５は、この発明の実施の形態３に係る位相比較器の構成を示すブロック図である。
【００５２】
図５において、この実施の形態３に係る位相比較器は、リング型発振器１０と、第一の検出手段１と、第二の検出手段２と、第一の識別手段３２と、第二の識別手段３３と、第一の極性反転手段４と、第二の極性反転手段５と、信号選択手段６とが設けられている。
【００５３】
リング型発振器１０は、回路遅延量が等しい偶数個の増幅器から構成されるため、クロックＣＬＫ＿ＩＮ１（第一のクロック信号）と、位相が１／４周期だけ遅延したクロックＣＬＫ＿ＩＮ２（第二のクロック信号）を生成することが可能である。
【００５４】
第一の検出手段１は、入力データＤＡＴＡ＿ＩＮの立ち上がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅のサンプリングを開始し、入力データＤＡＴＡ＿ＩＮの立ち下がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅値をホールドし、検出する。そして、検出値の極性を反転した信号をＳＨ１として、第一の極性反転手段４に出力する。
【００５５】
第二の検出手段２は、入力データＤＡＴＡ＿ＩＮの立ち下がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅のサンプリングを開始し、入力データＤＡＴＡ＿ＩＮの立ち上がりタイミングで入力クロックＣＬＫ＿ＩＮ１の振幅値をホールドし、検出する。そして、検出値をＳＨ２として、第二の極性反転手段５に出力する。
【００５６】
第一の識別手段３２は、１／４周期遅延クロックＣＬＫ＿ＩＮ２を入力データＤＡＴＡ＿ＩＮの立下りタイミングで識別した後、その識別結果を反転し、ＥＣ１として第一の極性反転手段４に出力する。第二の識別手段３３は、１／４周期遅延クロックＣＬＫ＿ＩＮ２を入力データＤＡＴＡ＿ＩＮの立ち上がりタイミングで識別し、その識別結果をＥＣ２として第二の極性反転手段５に出力する。信号選択手段６は、入力データＤＡＴＡ＿ＩＮの極性（Ｈ又はＬ）に応じて、第一の極性反転手段４の出力値または第二の極性反転手段５の出力値を選択し、出力する。
【００５７】
以上より、この実施の形態３で説明する位相比較器では、エッジ比較手段３で必要となる遅延クロックＣＬＫ＿ＩＮ２の位相遅延量が、第一の識別手段３２および第二の識別手段３３において最適な１／４周期となる。なお、タイミングチャートは図４と同じであるので省略する。
【図面の簡単な説明】
【００５８】
【図１】この発明の実施の形態１に係る位相比較器の構成を示すブロック図である。
【図２】この発明の実施の形態１に係る位相比較器の動作を示すタイミングチャートである。
【図３】この発明の実施の形態２に係る位相比較器の構成を示すブロック図である。
【図４】この発明の実施の形態２に係る位相比較器の動作を示すフローチャートである。
【図５】この発明の実施の形態３に係る位相比較器の構成を示すブロック図である。
【図６】従来のクロックデータリカバリ回路の構成を示すブロック図である。
【図７】図６に示す位相比較器の構成を示すブロック図である。
【図８】従来の位相比較器の動作（フルレート）を示すタイミングチャートである。
【図９】従来の位相比較器の動作（ハーフレート）を示すタイミングチャートである。
【図１０】従来の位相比較器の別の構成を示すブロック図である。
【図１１】図１０に示す従来の位相比較器の動作を示すタイミングチャートである。
【符号の説明】
【００５９】
１  第一の検出手段、２  第二の検出手段、３  エッジ比較手段、４  第一の極性反転手段、５  第二の極性反転手段、６  信号選択手段、１０  リング型発振器、３１  位相遅延手段、３２  第一の識別手段、３３  第二の識別手段。
【図１】
0004708242.tif 000002
【図２】
0004708242.tif 000003
【図３】
0004708242.tif 000004
【図４】
0004708242.tif 000005
【図５】
0004708242.tif 000006
【図６】
0004708242.tif 000007
【図７】
0004708242.tif 000008
【図８】
0004708242.tif 000009
【図９】
0004708242.tif 000010
【図１０】
0004708242.tif 000011
【図１１】
0004708242.tif 000012