【手続補正書】
【提出日】平成15年7月23日(2003.7.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上にメモリセル部と周辺回路部とを有する半導体装置であって、
前記メモリセル部は、
メモリセル部の基板表面に形成され第一の不純物濃度を有する複数の第一活性領域と、
それぞれ前記基板上に形成された複数のゲート絶縁膜と、これら各ゲート絶縁膜上に形成されたゲート導電膜と、各ゲート導電膜上に形成されたシリコン酸化膜とを有する複数の第一ゲート電極と、
前記基板上に形成され、各第一活性領域と各ゲート導電膜上のシリコン酸化膜とを覆いかつ前記シリコン酸化膜と各ゲート導電膜の側面に接するシリコン窒化膜と、
前記基板上において前記シリコン窒化膜を覆うように形成された層間絶縁膜と、
前記層間絶縁膜と前記シリコン窒化膜を貫いて前記第一活性領域へ延びた複数の第一ローカル接続とを備えており、
前記周辺回路部は、
周辺回路部の基板表面に形成され第二の不純物濃度を有する複数の第二活性領域と、
前記基板上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート導電膜とを有する第二ゲート電極と、
前記第二ゲート電極の側面に接するシリコン窒化膜サイドウォールスペーサーと、
前記基板上において前記第二活性領域と前記第二ゲート電極と前記シリコン窒化膜サイドウォールスペーサーとを覆うように形成された層間絶縁膜と、
前記層間絶縁膜を貫いて前記第二活性領域へ延びた複数の第二ローカル接続と、
前記層間絶縁膜を貫いて前記第二ゲート電極へ延びた複数の第三ローカル接続と、を備えたことを特徴とする半導体装置。
【請求項２】
前記メモリセル部において、前記シリコン窒化膜が前記第一ゲート電極の上面および側面に接することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記メモリセル部において、前記第一活性領域と前記シリコン窒化膜との間に酸化膜を備えたことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記メモリセル部において、前記第一ローカル接続が、前記層間絶縁膜、前記シリコン窒化膜および前記酸化膜を貫いて前記第一活性領域へ延びたことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記メモリセル部において、前記各第一活性領域は、それぞれ前記第一ローカル接続を介してビット線またはストレージノードへ電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記第一活性領域の第一不純物濃度は前記第二活性領域の第二不純物濃度より低いことを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記第一活性領域及び第二活性領域は、それぞれＭＯＳトランジスタのソース／ドレイン領域であることを特徴とする請求項１に記載の半導体装置。
【請求項８】
半導体基板上にメモリセル部と周辺回路部とを有する半導体装置であって、
前記メモリセル部は、
メモリセル部の基板表面に形成され第一の不純物濃度を有する複数の第一活性領域と、
前記基板上に形成された絶縁膜と、
この絶縁膜上に形成された複数の第一ゲート導電膜と、
各ゲート導電膜上に形成されたシリコン酸化膜と
前記絶縁膜と前記シリコン酸化膜とを覆いかつ前記各シリコン酸化膜と各第一ゲート導電膜の側面に接するシリコン窒化膜と、
前記基板上において前記シリコン窒化膜を覆うように形成された層間絶縁膜と、
前記層間絶縁膜と前記シリコン窒化膜と前記絶縁膜とを貫いて前記第一活性領域へ延びた複数の第一ローカル接続とを備えており、
前記周辺回路部は、
周辺回路部の基板表面に形成され第二の不純物濃度を有する複数の第二活性領域と、
前記基板上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成された第二ゲート導電膜とを有する第二ゲート電極と、
前記第二ゲート導電膜の側面に接するシリコン窒化膜サイドウォールスペーサーと、
前記基板上において前記第二活性領域と前記第二ゲート電極と前記シリコン窒化膜サイドウォールスペーサーとを覆うように形成された層間絶縁膜と、
前記層間絶縁膜を貫いて前記第二活性領域へ延びた複数の第二ローカル接続と、
前記層間絶縁膜を貫いて前記第二ゲート導電膜へ延びた複数の第三ローカル接続と、を備えたことを特徴とする半導体装置。
【請求項９】
前記第一活性領域及び第二活性領域は、それぞれＭＯＳトランジスタのソース／ドレイン領域であることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記シリコン窒化膜は、第一ゲート導電膜の上面および側面に接することを特徴とする請求項８に記載の半導体装置。
【請求項１１】
前記第一活性領域の第一不純物濃度は前記第二活性領域の第二不純物濃度より低いことを特徴とする請求項８に記載の半導体装置。
【請求項１２】
前記各第一活性領域は、それぞれ前記第一ローカル接続を介してビット線またはストレージノードへ電気的に接続されていることを特徴とする請求項８に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関し、特に半導体メモリ装置などに適用して効果の大きいものである。
更に詳しくは、半導体装置の活性領域上に自己整合的にコンタクトホールを形成するセルフ・アラインド・コンタクト（ＳＡＣ：Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ  ｈｏｌｅ）技術を用いた半導体装置の構造及び製造方法に関するものであり、データ保持特性の劣化を招くことのないＤＲＡＭデバイス等が得られるものである。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
【課題を解決するための手段】
この発明による半導体装置は、半導体基板上にメモリセル部と周辺回路部とを有する半導体装置であって、
前記メモリセル部は、
メモリセル部の基板表面に形成され第一の不純物濃度を有する複数の第一活性領域と、
それぞれ前記基板上に形成された複数のゲート絶縁膜と、これら各ゲート絶縁膜上に形成されたゲート導電膜と、各ゲート導電膜上に形成されたシリコン酸化膜とを有する複数の第一ゲート電極と、
前記基板上に形成され、各第一活性領域と各ゲート導電膜上のシリコン酸化膜とを覆いかつ前記シリコン酸化膜と各ゲート導電膜の側面に接するシリコン窒化膜と、
前記基板上において前記シリコン窒化膜を覆うように形成された層間絶縁膜と、
前記層間絶縁膜と前記シリコン窒化膜を貫いて前記第一活性領域へ延びた複数の第一ローカル接続とを備えており、
前記周辺回路部は、
周辺回路部の基板表面に形成され第二の不純物濃度を有する複数の第二活性領域と、
前記基板上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート導電膜とを有する第二ゲート電極と、
前記第二ゲート電極の側面に接するシリコン窒化膜サイドウォールスペーサーと、
前記基板上において前記第二活性領域と前記第二ゲート電極と前記シリコン窒化膜サイドウォールスペーサーとを覆うように形成された層間絶縁膜と、
前記層間絶縁膜を貫いて前記第二活性領域へ延びた複数の第二ローカル接続と、
前記層間絶縁膜を貫いて前記第二ゲート電極へ延びた複数の第三ローカル接続と、を備えたことを特徴とするものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また、この発明による半導体装置は、前記メモリセル部において、前記シリコン窒化膜が前記第一ゲート電極の上面および側面に接することを特徴とするものである。
また、この発明による半導体装置は、前記メモリセル部において、前記第一活性領域と前記シリコン窒化膜との間に酸化膜を備えたことを特徴とするものである。
また、この発明による半導体装置は、前記メモリセル部において、前記第一ローカル接続が、前記層間絶縁膜、前記シリコン窒化膜および前記酸化膜を貫いて前記第一活性領域へ延びたことを特徴とするものである。
また、この発明による半導体装置は、前記メモリセル部において、前記各第一活性領域は、それぞれ前記第一ローカル接続を介してビット線またはストレージノードへ電気的に接続されていることを特徴とするものである。
また、この発明による半導体装置は、前記第一活性領域の第一不純物濃度は前記第二活性領域の第二不純物濃度より低いことを特徴とするものである。
また、この発明による半導体装置は、前記第一活性領域及び第二活性領域は、それぞれＭＯＳトランジスタのソース／ドレイン領域であることを特徴とするものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
また、この発明による半導体装置は、半導体基板上にメモリセル部と周辺回路部とを有する半導体装置であって、
前記メモリセル部は、
メモリセル部の基板表面に形成され第一の不純物濃度を有する複数の第一活性領域と、
前記基板上に形成された絶縁膜と、
この絶縁膜上に形成された複数の第一ゲート導電膜と、
各ゲート導電膜上に形成されたシリコン酸化膜と
前記絶縁膜と前記シリコン酸化膜とを覆いかつ前記各シリコン酸化膜と各第一ゲート導電膜の側面に接するシリコン窒化膜と、
前記基板上において前記シリコン窒化膜を覆うように形成された層間絶縁膜と、
前記層間絶縁膜と前記シリコン窒化膜と前記絶縁膜とを貫いて前記第一活性領域へ延びた複数の第一ローカル接続とを備えており、
前記周辺回路部は、
周辺回路部の基板表面に形成され第二の不純物濃度を有する複数の第二活性領域と、
前記基板上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成された第二ゲート導電膜とを有する第二ゲート電極と、
前記第二ゲート導電膜の側面に接するシリコン窒化膜サイドウォールスペーサーと、
前記基板上において前記第二活性領域と前記第二ゲート電極と前記シリコン窒化膜サイドウォールスペーサーとを覆うように形成された層間絶縁膜と、
前記層間絶縁膜を貫いて前記第二活性領域へ延びた複数の第二ローカル接続と、
前記層間絶縁膜を貫いて前記第二ゲート導電膜へ延びた複数の第三ローカル接続と、を備えたことを特徴とするものである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
また、この発明による半導体装置は、前記第一活性領域及び第二活性領域は、それぞれＭＯＳトランジスタのソース／ドレイン領域であることを特徴とするものである。
また、この発明による半導体装置は、前記シリコン窒化膜は、第一ゲート導電膜の上面および側面に接することを特徴とするものである。
また、この発明による半導体装置は、前記第一活性領域の第一不純物濃度は前記第二活性領域の第二不純物濃度より低いことを特徴とするものである。
また、この発明による半導体装置は、前記各第一活性領域は、それぞれ前記第一ローカル接続を介してビット線またはストレージノードへ電気的に接続されていることを特徴とするものである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】