(57)【特許請求の範囲】
【請求項１】
強誘電体材料の薄膜を形成する方法であって、
前記強誘電体材料から成る基板（１００）を下記の段階を含んだ工程により処理することを特徴とする薄膜形成方法：
− 前記基板（１００）の本体内の平均イオン侵入深さに近い深さの位置に該基板を二つの領域（１０３，１０４）に分離する複数の微小キャビティから成る層（１０２）が生じるように、前記基板（１００）の一方の面（１０１）に、水素イオンによって衝撃を付与するイオン注入段階；
支持体上に前記基板の一方の面（１０１）を固定する段階であって、前記支持体（１）が半導体材料から成り、少なくとも一つの電子制御回路がこの支持体（１）の一方の面（１５）に構成され、かつ該支持体（１）上には、強誘電体材料から成る薄膜（１０３）が、前記電子制御回路により制御されるメモリキャパシタのための誘電体として機能してメモリポイントを構成するように固定されるところの段階；
− 前記微小キャビティの層（１０２）を５００度以上の温度まで加熱する熱処理段階。
【請求項２】
請求項１記載の方法において、前記強誘電体材料は、ＰｂＺｒＴｉＯ3（ＰＺＴ）であることを特徴とする方法。
【請求項３】
請求項１記載の方法において、前記基板（１００）の前記面（１０１）を、接着剤によって前記支持体（１）に固定することを特徴とする方法。
【請求項４】
請求項１記載の方法において、前記基板（１００）の前記面（１０１）を、原子間結合に好適なる処理によって前記支持体（１）に固定することを特徴とする方法。
【請求項５】
請求項１記載の方法において、前記電子制御回路がＭＯＳトランジスタタイプのものであることを特徴とする方法。
【発明の詳細な説明】
本発明は、例えば誘電体、導電体、半絶縁体（semi-insulator）から成る固体材料の薄膜形成方法に関する。薄膜は結晶質のものであっても非晶質のものであってもよい。また、非晶質半導体あるいは多結晶半導体から成るものであってもよい。多結晶半導体の結晶面が何れの方向に配向されているものであってもよい。また、この材料は、強誘電特性、圧電特性、磁気特性、及び光電特性、等を有したものであってもよい。
本発明による方法は特に強誘電キャパシタメモリを実現するのに応用される。
固体材料から成る薄膜を作成する方法は種々のものが知られている。それらの方法は材料の特性及び要求される膜厚に依存する。例えば、固体材料から成る薄膜を、投射法（projection）、噴霧法（spraying）、電気めっき法（electroplating）等によって部材表面に堆積させることが可能である。また、薄膜は、所要の材料を機械化学的又は化学的な研磨（abrasion）によって薄くなるように加工することによっても得られる。得られた薄膜はその後、支持体となる部材上に接着又は固定される。
一般に薄膜は、部材の外面特性を改良するために部材表面に固定されるものである。
半導体の技術分野では、例えば、いわゆる「絶縁体上のシリコン（silicon-on-insulator）」を製造するために、半導体薄膜の生成が必要となることがある。これまでも、種々の半導体薄膜の生成技術が開発されてきた。最新技術の一つは、希ガス又は水素イオンを半導体材料に注入して、平均イオン浸透深さに近い深さに脆化領域を形成するものである。仏国特許公開公報FR-A-2 681 472には、この特性を利用して半導体材料の薄膜を得る方法が開示されている。この方法によれば、平坦面を備えた、所望の半導体材料のプレートが以下の段階により処理される。
−  第一の注入段階：  この段階ではプレートの平坦面がイオンによって衝撃を与えられ。これにより、前記プレート体内部のイオン侵入深さに近接した深さに「ガス状の微小膨れだし（gaseous microblister）」層が生ずる。この層が、プレートを、基板のマスを構成する下部領域と、薄膜を構成する上部領域とに分離する。イオンは希ガスイオン又は水素ガスイオンから選択されたものである。
−  第二の段階：  この段階では、プレートの平坦面が、少なくとも剛性材料の層から成る支持体と近接して載置される。この近接載置は、例えば接着剤により、あるいは表面に事前の処置を施すことより、さらに可能性として、熱処理及び／又は静電処理をして支持体とプレートの間の原子関結合を促すことにより行われる。
−  第三の熱処理段階：  この段階では、プレート−支持体アッセンブリが加熱される。その際の加熱温度は、注入が実行されて薄膜と基板のマスとが分離するのに充分となる温度よりも高いものとされ。その温度は、シリコンの場合約４００℃以上である。
この注入は、上記の熱処理の最終段階で破壊領域とされるガス状微小膨れだし層を形成するよう適合される。このようにプレート本体内に生成された微小膨れだし層は、前記平均イオン侵入深さに近似した深さにおいて、プレート内に、この層によって分離された二つの領域、すなわち薄膜を形成することとなる領域と基板の残りの部分を形成する領域、を定める。上記の第三の段階において、前記加熱処理は、破壊領域を生成して前記二つの領域が分離するのに充分な温度で、半導体材料内の結晶質再配置効果（crystalline rearrangem ent effect）、例えば微小キャビティ成長効果（microcavity growth effect）及び／又は微小膨れだし圧力効果（microblister pressure effect）、によって実施される。
注入条件により、例えば水素等のガスの注入の後に、場合によっては、透過型電子顕微鏡によってキャビティ又は膨れだし部を見ることができる。シリコンの場合、数nmないし数百nmのサイズの微小膨れだし部を見ることができる。その結果、これらのキャビティは前記熱処理段階のみで見ることができる。特にそれを見ることができるのは注入温度が低い場合であり、従って、この段階では、熱処理段階の最終において薄膜と基板の残り部分との間に破壊が生じるように核形成が行われる。
これまでは、仏国特許公開公報FR-A-2 681 472に開示されている方法は、半導体材料から成る基板を用いた薄膜形成のみに応用できるものと考えられていた。この公報では、経験的に知られた種々の現象に対して下記の説明をしている。まず、半導体材料のプレートの平坦面をイオンビームに暴露することにより第一のイオン注入が実行される。この平坦面は、半導体材料が完全に単結晶のものである場合に主結晶面に対して実質的に平行であるか、あるいは、材料が多結晶のものである場合に、主結晶面に対し、全ての結晶粒に対して同じ示準（index）で僅かに傾いている。これにより、脆化領域に対応して「ガス状の微小膨れだし」の層が、プレート体内の平均イオン侵入深さにほぼ等しい深さのところに形成され、かつこの層によりプレート体の内部が二つの領域、すなわち薄膜となるべき領域と基板の残り部分を形成する領域と、に分離される。ここで、「ガス状の膨れだし部」とは、材料内への水素ガスイオン又は希ガスイオンの注入に生じたキャビティあるいは微小キャビティのことである。これらのキャビティは、例えば数原子程度の空隙のオーダーの小さい高さを有した極めて平坦な形状か、又は実質的な球状、あるいはそれらの何れでもない形状を取り得る。これらのキャビティは、キャビティの壁部を形成する材料の原子に固定された注入イオンから生じた自由気相及び／又は気体原子を含んでいる場合も含んでいない場合もある。これらのキャビティは通常、「微小膨れだし部（microblisters）」、「小板（platelets）」、あるいは「バブル（bubbles）」と呼ばれている。上記の第三の段階において、前記熱処理は、処理時間を考慮した上で、上記の二つの領域を分離するのに充分な温度にてなされる。この熱処理の時間−温度対は注入イオンの量によって定まるものである。
仏国特許公開公報FR-A-2 681 472には、結晶構造を有した半導体材料から成る基板を用いた薄膜を得る方法が開示されている。該方法の種々の工程の発展は、注入イオンと半導体材料の結晶質メッシュ（crystalline mesh）の接触に基づくものと説明されている。
しかしながら、本発明の発明者は、この方法が全てのタイプの固体材料、結晶質、あるいは非結晶に適用できるという驚くべき事実を発見した。この方法は、誘電材料、導電材料、半導体材料、及び非晶質半導体材料、さらに、結晶粒がプレートの平坦面に実質的に平行となる主結晶面を持たない多結晶半導体にも適用することができるのである。非晶質半導体に加え、この多結晶半導体を、以降、非組織半導体（unorganized semiconductors）と称することにする。また、この方法は、この方法が適用される材料の特性を大きく変化させることがない。
また本発明の発明者は、驚くべきことに、水素ガスイオン又は希ガスイオンの注入が、結晶質半導体材料だけでなく固体材料内にも微小キャビティを形成すること、及び、それに続く熱処理によって材料のマスがそれら微小キャビティのところで二つの部分に分離すること、を発見した。事実、熱処理は、固体材料の種類に関係なく微小キャビティどうしを合体させ、その構造体を、微小キャビティの層の部分で脆化させる。この脆化によって、微小キャビティ内の内部応力及び／又は内部圧力の効果の下で材料の分離が可能となる。この分離は自己発生的なもの、又は外部応力が付加されることによるものである。
微小キャビティの層（layer of microcavities）との用語は、異なる深さで、互いに近接した又は離れた微小キャビティを含む領域を意味するものである。
従って本発明の目的は、誘電材料、導電材料、半絶縁材料、非組織半導体材料、すなわち非晶質半導体材料、又は結晶粒がプレートの平坦面に実質的に平行となる主結晶面を持たない多結晶半導体、から選ばれる結晶質又は非結晶質の固体材料の薄膜を形成する方法を提供することであって、該方法は、上記の固体材料から成る基板を処理するにあたり下記の段階を含むことを特徴とするものである：
−  該基板の本体内の平均イオン侵入深さに近い深さの位置に該基板を二つの領域に分離する複数の微小キャビティから成る層が生じるように、基板の一方の面に、希ガスイオン及び水素イオンから選ばれるイオンによって衝撃を付与するイオン注入段階；
−  前記微小キャビティの層を、前記基板の前記二つの領域が自然にあるいは応力を与えることによって分離するのに充分な温度まで加熱する熱処理段階；
−  及び、前記イオン注入段階と前記加熱段階との間に随意設けられる、前記基板の前記面を支持体に固定する段階。
この随意設けられる固定段階は、薄膜が自立できる程の剛性を有していない場合には必要となるかも知れない。通常、薄膜は支持体上に載置されるものなので必要であろう。その場合、その支持体は、最終的な熱処理段階に耐え得るものでなければならない。
基板の前記面は、接着剤又は、原子間結合に好適となる処理によって、前記支持体に固定される。
特に、本発明による方法は、強誘電材料から成る基板を用いた強誘電材料の薄膜を得るのに、またそれを支持体に固定するのにも応用できる。
好適には、前記支持体が半導体材料から成り、少なくとも一つの電子制御回路がこの支持体の一方の面に構成されている。また、その支持体上には、強誘電体材料から成る薄膜が、前記電子制御回路により制御されるメモリキャパシタのための誘電体として機能してメモリポイントを構成するように固定される。
前記電子制御回路は好ましくはＭＯＳトランジスタ型のものである。
本発明に係る方法はまた、支持体上に、サファイアの薄膜、耐蝕金属薄膜、あるいは磁気材料の薄膜、を形成するのことにも応用できる。
以下、添付した図面を参照した下記の詳細な説明によって本発明はより明確に理解され、かつ本発明のさらなる効果及び特徴が明らかなものとされる。ただし、本発明は下記の例に限定されるものではない。
−  図１は、半導体基板の一方の面に構成された集積回路の部分断面図；
−  図２は、本発明に従って、強誘電体材料から成る基板の一方の面に対して実施されるイオン注入段階を示した図；
−  図３は、集積回路が形成された半導体基板の面を、イオンによって衝撃を付与された強誘電材料の基板の面に貼り付けることから成る、本発明の固定段階を示した図；
−  図４は、本発明により、強誘電材料の基板の残りの部分から薄膜を分離する段階を示した図；
−  図５は、本発明により得られた強誘電キャパシタメモリポイントの部分断面図である。
本発明による方法は下記の結晶質又は非結晶質固体材料に適用できる；
−  絶縁材料又は誘電材料
−  導電材料、
−  非組織半導体材料
−  主として周囲温度における抵抗が略１０7Ω.cmよりも大きい半絶縁材料
−  単結晶金属、及び、通常は超伝導体。
従って、本発明によれば、固体単結晶水晶を用いて単結晶水晶の薄膜を形成することが可能である。また、磁気材料、圧電材料、強誘電材料、焦電材料、及び、非線形光学特性又は光電効果、音響光学効果を有した材料、の薄膜を得ることも可能である。
以下に、集積回路上に強誘電キャパシタメモリを構成する場合の実施形態について説明する。
図１の断面図において示される電子回路は最新の超小型電子技術を用いて構成される。いわゆる「プラグ（plug）」技術、機械・化学的酸化物プレーナー技術（mechanical-chemical oxide planarization technique）、及びいわゆる「ダマスク（damask）」技術が実行され、酸化物内と面一状態に酸化物内に埋め込まれた接続点（connectons）が形成されることとなる。
前記回路はＰ型シリコンの基板１の面２に構成される。この面２には複数のベッセル（vessel）が形成される。図１では、Ｎ+タイプのベッセル３１，３２，３３のみを示しており、絶縁領域４１及び４２を得るべく、図の左側のベッセル３１から右側のベッセル３３にわたってフィールド酸化物が増加している。ベッセル３１，３２はＭＯＳ型の二つのトランジスタのドレンを構成するものであり、ベッセル３２はそれらの共通のソースを構成するものである。前記面２には、酸化物の薄膜６１，６２を挟んで、多結晶シリコンワード線５１，５２の列が蒸着されている。ワード５１，５２の列は絶縁材料６５，６６の層によって被覆されている。この絶縁材料はまた、層６３，６４として領域４１，４２も被覆している。アルミニウムビット線８の列によって、前記ソース３２との電気的接触が保証されている。上述した全ての要素をカバーするように酸化物層７が蒸着されている。酸化物層７には、ＴｉＮバリアー副層（TiN barrier sub-layer）の設けられた面一プラチナ電極（flush platinum electrodes）９１，９２が蒸着されている。電極９１，９２は「プラグ」１１，１２によってトランジスタドレン３１，３２に接続されている。上記各要素は埋め込まれており、従って回路は平坦な外面１５を有したものとなっている。
次に、本発明のによる強誘電体の薄膜の形成方法について説明する。この薄膜はキャパシタ誘電体を形成するものである。
図２は、強誘電体材料、例えばＰｂＺｒＴｉＯ3（ＰＺＴ）、から成る基板１００の側面図である。この基板１００の平坦面１０１はイオン（例えば２００KeVでかつ１０17cm-2の供与量の水素イオン）により衝撃を付与される。このイオン衝撃は図２において複数の矢印にて示してある。注入されたイオンによって前記平坦面１０１と平行な面に隣接した層１０２に微小キャビティが形成される。この注入材料による層１０２は極めて薄く、数十nm、例えば５０ないし１００nmのものである。この層が基板１００を二つの領域、すなわち、前記平坦面１０１側に位置して薄膜を形成する第一の領域１０３と、基板の残り部分を形成する第二の領域１０４とに分ける。第一の領域の厚さは約８００nmである。前記層１０２は多数の微小キャビティの層から成るものである。
強誘電材料１００から成る基板の前記平坦面１０１、及び該半導体基板１に構成された電子回路の平坦面１５は、互いを単に接触させただけて互いが着くように、例えば化学的に処理される。図３は互いに関連した二つの基板１００及び１を示している。半導体基板１の平坦面１５が、強誘電材料から成る基板１００の平坦面１０１に付着している。
このアッセンブリは次いで約５００℃で熱処理される。これにより、図４に示す如く、強誘電体材料から成る基板１００の前記二つの領域１０３と１０４とが、層１０２のところから分離する。これによって、強誘電体材料の薄膜が取り付けられて成る電子回路の設けられた半導体材料が得られる。
薄膜１０３の外表面１０５は精細に研磨される。
共通電極１６を薄膜１０３の平坦面１０５に蒸着することにより二つのキャパシタを用いたメモリポイントが形成されて成る、図５に示す如きデバイスが得られる。
最終段階では、回路全体の保護すべきパッケージングを施すことも可能である。
かかる強誘電体薄膜は、ＭＯＳトランジスタを構成すべくシリコンに直接堆積された強誘電体材料の層を構成するのにも用いられる。その場合、分極状態によって該トランジスタのＯＦＦ状態又はＯＮ状態を決定する制御ゲートがこの強誘電体層と置き換えられる。
特に、本発明による方法を誘電体に応用すれば、ガラス支持体又はシリカ支持体に耐磨耗サファイア層（β−アルミナ）を形成することができる。このようなアルミナ薄膜は、支持体として機能する前記ガラス又はシリカ（例えば光学部品）を磨耗及び傷から保護することができる。水素イオンを約８×１０16atoms/cm2及び１１０keVで注入することにより薄膜又はサファイア層を約１μmの厚さにすることが可能である。この小さい厚さは、支持体として機能するガラス又はシリカを、その後、例えばレンズとなすために整形（shaping）する場合にも適合するものである。
本発明に係る方法は金属材料にも適用可能である。その場合、耐蝕層及び拡散バリアーを形成することが可能である。多結晶層の替わりに単結晶金属層を形成することができることで、特に化学的侵食に対する拡散バリアーの効率の点で優れた優位性を発揮する。実際、多結晶金属材料における結晶粒接続における重要な拡散現象の存在がこれらの材料内の薄膜の効率を制限する。一例として、鋼製基板上に５００nm厚の単結晶ニオブを蒸着して、腐食性媒体中での耐熱性を有したものを得ることを考える。この薄膜を得るために、約２×１０17atoms/cm2、２００keVでのH+イオン注入を行う。
別の例は、情報を記憶するのに、磁区（バブル）及び磁壁（Bloch walls）を用いたメモリの形成に関するものである。この目的のため、非磁性ガーネットから成る固体基板が用いられ、該基板上に、フェリ磁性ガーネットの層がエピタキシアル成長によって成長させられる。本発明に係る該方法によってフェリ磁性ガーネット材料の薄膜を、支持体として機能しかつ集積回路を有したシリコン基板上に加えることが可能となる。これらの集積回路は、フェリ磁性ガーネットから成る薄膜内の磁区又は磁壁を駆動させ、変位させ、及び検出するために局部磁場を発生するのに適した電子デバイス、論理デバイス、アナログデバイス、及び、集積化されたマイクロワインディング（microwindings）と組み合わされている。
【図１】
0004659929.tif 000002
【図２】
0004659929.tif 000003
【図３】
0004659929.tif 000004
【図４】
0004659929.tif 000005
【図５】
0004659929.tif 000006