(57)【特許請求の範囲】
【請求項１】
固有のメモリマップに従って所定の機能を実行する複数の機能手段と、
制御バスで接続され、前記複数の機能手段がそれぞれ接続される複数のソケットとを有する半導体集積回路を具備し、
前記複数のソケットは、
自ソケットに接続された前記機能手段に割り当てられた固有のメモリマップのアドレス情報を前記複数の機能手段で共通のメモリマップのアドレス情報に変換する変換情報と該機能手段の使用可否に対応して設定された該変換情報の使用可否を示す可否情報とを対応付けたアドレス変換情報を記憶する情報記憶手段と、
自ソケットに接続された前記機能手段へのアクセスの際に入力される入力アドレス情報を前記情報記憶手段に記憶された前記アドレス変換情報の前記変換情報に基づき前記共通のメモリマップのアドレス情報にアドレス変換するアドレス変換手段と、
前記アドレス変換手段で変換された前記共通のメモリマップのアドレス情報に基づき自ソケットに接続された前記機能手段のデータの入出力の制御を行う制御手段と
を具備し、
前記アドレス変換手段は、
前記入力アドレス情報を前記変換情報に基づきアドレス変換する際に、該変換情報と対応付けされた前記可否情報に基づき該アドレス変換の実施可否を判定する判定手段と、
前記判定手段により実施否と判定された場合は、不正アクセスと判断して該不正アクセスに対応する処理を実施する不正アクセス処理手段
を具備する情報処理装置。
【請求項２】
前記不正アクセス処理手段は、
前記入力アドレス情報のアドレス変換を実施せずに不正アクセスである旨の信号を該入力アドレス情報を入力してアクセスを要求した要求元に送信する請求項１記載の情報処理装置。
【請求項３】
前記半導体集積回路は、
固有のメモリマップに従って所定の処理を実行する複数の処理手段を備え、
前記複数のソケットは、
前記複数の処理手段のそれぞれが接続された複数のソケットを含み、
前記機能手段が接続された複数のソケットは、
自ソケットに接続された機能手段からの割り込み処理の要求に対して該割り込み処理を実施する処理手段を前記複数の処理手段の中から特定する特定手段と、
前記特定手段で特定された処理手段に前記割り込み処理の要求を通知する通知手段と
を具備する請求項１または２記載の情報処理装置。
【請求項４】
前記情報記憶手段は、
自ソケットに接続された前記機能手段の一部の機能が使用不可の場合に、該一部の使用不可の機能に割り当てられた固有のメモリマップのアドレス情報を前記共通のメモリマップのアドレス情報に変換する変換情報と該変換情報の使用不可を示す可否情報とが対応付けされたアドレス変換情報と、該機能手段の使用可の機能に割り当てられた固有のメモリマップのアドレス情報を前記共通のメモリマップのアドレス情報に変換する変換情報と該変換情報の使用可を示す可否情報とが対応付けされたアドレス変換情報とを記憶する請求項１記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置に関する。
【背景技術】
【０００２】
近年、マイクロプロセッサ、チップセット、ビデオチップ、メモリなどの機能を１つのチップに集積したシステム・オン・チップ（＝ＳＯＣ：Ｓｙｓｔｅｍ  Ｏｎ  Ｃｈｉｐ）が提供されている。
【０００３】
このようなＳＯＣは、装置への実装に必要な面積が劇的に縮小され、消費電力も同等の機能を持つ複数チップを装置に実装した場合と比べて格段に抑えられるという利点がある反面、多くの機能が１つのチップに積載されているため、一部の機能のみを更新するためのコストは大きくなる。
【０００４】
また、ＳＯＣは、より多くの機能を１つのチップに集積して高機能化されており、ＳＯＣを高機能でない装置に実装させる場合には、ＳＯＣの一部の機能を不作動に設定して装置に実装させる場合も少なくない。
【０００５】
このようなＳＯＣが実装された装置が製造者から離れてユーザに出荷されると、ＳＯＣの機能の修正、更新、修理などを行う場合には、ＳＯＣを装置から取り外すことなく実施することは困難であり、また、その実施コストも大きくなる。
【０００６】
そこで、ＳＯＣの機能のうちの不作動に設定されている機能を装置からＳＯＣを取り外すことなく、作動またはアクセスできるようにする方法などが望まれており、例えば特許文献１には、デバイスがデバイス製造者の制御を離れた後に、電子デバイスの特定の機能の作動及び／又は該電子デバイスの特定の機能へのアクセスを制御することができるようにする方法及びシステムが提案されている。
【特許文献１】特開２００６−１７２４５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記特許文献１には、集積回路デバイス内の少なくとも１つの電気的にプログラム可能なヒューズを飛ばす（ｂｌｏｗ）ステップを含み、該電気的にプログラム可能なヒューズは、該集積回路デバイスの通信インターフェースと該集積回路デバイスの選択された内部コンポーネントとの間の外部生成された通信を制御するように構成して、不正アクセスに対してはヒューズを飛ばして（ｂｌｏｗ）当該不正アクセスの機能へのアクセスを不可とし、作動させたい機能は、ヒューズで接続して動作させる技術が開示されている。
【０００８】
しかし、上記特許文献１には、集積回路装置内の使用不可に設定されている機能への不正アクセスを当該機能に割り当てられる共通のメモリマップへのアクセスを検知して防止する技術は、開示されていない。
【０００９】
本発明は、集積回路装置内の使用不可に設定されている機能への不正アクセスを当該機能に割り当てられる共通のメモリマップへのアクセスを検知して防止すると共に、割り込み処理を実施する複数の処理部のうちの要求された割り込み処理を実施する最適な処理部へのルーティング制御が可能な情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、請求項１の発明の情報処理装置は、固有のメモリマップに従って所定の機能を実行する複数の機能手段と、制御バスで接続され、前記複数の機能手段がそれぞれ接続される複数のソケットとを有する半導体集積回路を具備し、前記複数のソケットは、自ソケットに接続された前記機能手段に割り当てられた固有のメモリマップのアドレス情報を前記複数の機能手段で共通のメモリマップのアドレス情報に変換する変換情報と該機能手段の使用可否に対応して設定された該変換情報の使用可否を示す可否情報とを対応付けたアドレス変換情報を記憶する情報記憶手段と、自ソケットに接続された前記機能手段へのアクセスの際に入力される入力アドレス情報を前記情報記憶手段に記憶された前記アドレス変換情報の前記変換情報に基づき前記共通のメモリマップのアドレス情報にアドレス変換するアドレス変換手段と、前記アドレス変換手段で変換された前記共通のメモリマップのアドレス情報に基づき自ソケットに接続された前記機能手段のデータの入出力の制御を行う制御手段とを具備し、前記アドレス変換手段は、前記入力アドレス情報を前記変換情報に基づきアドレス変換する際に、該変換情報と対応付けされた前記可否情報に基づき該アドレス変換の実施可否を判定する判定手段と、前記判定手段により実施否と判定された場合は、不正アクセスと判断して該不正アクセスに対応する処理を実施する不正アクセス処理手段を具備することを特徴とする。
【００１１】
また、請求項２の発明は、請求項１の発明において、前記不正アクセス処理手段は、前記入力アドレス情報のアドレス変換を実施せずに不正アクセスである旨の信号を該入力アドレス情報を入力してアクセスを要求した要求元に送信することを特徴とする。
【００１２】
また、請求項３の発明は、請求項１または２の発明において、前記半導体集積回路は、固有のメモリマップに従って所定の処理を実行する複数の処理手段を備え、前記複数のソケットは、前記複数の処理手段のそれぞれが接続された複数のソケットを含み、前記機能手段が接続された複数のソケットは、自ソケットに接続された機能手段からの割り込み処理の要求に対して該割り込み処理を実施する処理手段を前記複数の処理手段の中から特定する特定手段と、前記特定手段で特定された処理手段に前記割り込み処理の要求を通知する通知手段とを具備することを特徴とする。
【００１３】
また、請求項４の発明は、請求項１の発明において、前記情報記憶手段は、 自ソケットに接続された前記機能手段の一部の機能が使用不可の場合に、該一部の使用不可の機能に割り当てられた固有のメモリマップのアドレス情報を前記共通のメモリマップのアドレス情報に変換する変換情報と該変換情報の使用不可を示す可否情報とが対応付けされたアドレス変換情報と、該機能手段の使用可の機能に割り当てられた固有のメモリマップのアドレス情報を前記共通のメモリマップのアドレス情報に変換する変換情報と該変換情報の使用可を示す可否情報とが対応付けされたアドレス変換情報とを記憶することを特徴とする。
【発明の効果】
【００１４】
請求項１の発明によれば、機能的には使用可能であるが、使用不可に設定されている機能に対するアクセスを不正アクセスとして対応する処理を講ずることができる。
【００１５】
また、請求項２の発明によれば、使用不可に設定されている機能へのアクセスがあった場合は、その旨の信号が出力されるので、使用不可に設定されている機能へのアクセスを検知することができる。
【００１６】
また、請求項３の発明によれば、割り込み処理の要求に対して、その割り込み処理が実施可能な複数の処理手段のうちの最適な処理手段でその割り込み処理を実施させることができる。
【００１７】
また、請求項４の発明によれば、機能手段の一部の機能を使用不可に設定して当該機能の一部の機能のみを使用することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係わる情報処理装置の一実施例を添付図面を参照して詳細に説明する。
【００１９】
図１は、本発明に係わる情報処理装置１の要部の構成の一例を示す構成図である。
【００２０】
本発明に係わる情報処理装置１の特徴は、ＳＯＣ（＝Ｓｙｓｔｅｍ  Ｏｎ  Ｃｈｉｐ、以下、「半導体集積回路」という。）１０を備えていることであり、この半導体集積回路１０は、図１に示すように、レイヤ管理部１００と、レイヤ制御部２００と、複数のプロセッサ３１０、３２０およびイニシエータ３３０と、複数のメモリ制御部３４０、３５０と、複数のインタフェース（以下、「Ｉ／Ｆ」という。）２３０−１、２３０−２、２３０−３、２３０−７と、機能Ａ３６０と、バス４００に接続された機能Ｂ３７０および機能Ｃ３８０とシステムリセット部３９０により構成されている。
【００２１】
この半導体集積回路１０は、複数のプロセッサ３１０、３２０およびイニシエータ３３０の他に複数の機能Ａ３６０、機能Ｂ３７０および機能Ｃ３８０が集積されて構成されており、機能Ａ３６０、機能Ｂ３７０および機能Ｃ３８０を総称する場合は、説明の便宜上、「機能手段」という。
【００２２】
レイヤ管理部１００は、不揮発性メモリ１１０を備えており、半導体集積回路１０の外部の装置（以下、「外部装置」という。）から入力されるレイヤ管理情報（詳細は後述する）を不揮発性メモリ１１０に格納すると共に、そのレイヤ管理情報を所定のタイミングでレイヤ制御部２００へ出力する。
【００２３】
また、システムリセット信号や外部装置から入力される処理モードに基づきレイヤ制御部２００が備える複数のソケット２１０−１〜２１０−８をアクティブにする等の制御を行う。
【００２４】
レイヤ管理情報は、レイヤ制御部２００の各ソケット２１０−１〜２１０−８のうちの何れのソケットのレイヤ管理情報であるかを示すソケット指定情報、そのソケットに対する制御情報を示す制御テーブル、そのソケットに指定するアドレス変換テーブルなどの情報で構成されており、このレイヤ管理情報の詳細については後述する。
【００２５】
レイヤ制御部２００は、複数のソケット２１０−１、２１０−２、２１０−３、２１０−４、２１０−５、２１０−６、２１０−７、２１０−８とソケット制御部２２０とがレイヤ制御バス２２１で接続されて構成されており、各ソケットのうちのソケット２１０−１、２１０−２には固有のメモリマップに従って所定の処理を実行するプロセッサ３１０、３２０がそれぞれＩ／Ｆ２３０−１、２３０−２を介して接続され、ソケット２１０−３には固有のメモリマップに従って所定の処理を実行するイニシエータ３３０がＩ／Ｆ２３０−３を介して接続されている。
【００２６】
また、ソケット２１０−４、２１０−５にはそれぞれ各種メモリとのデータの入出力を制御を行うメモリ制御部３４０、３５０が接続され、メモリ制御部３４０、３５０にはそれぞれ外部装置の１つである揮発性メモリ３４１、不揮発性メモリ３５１が接続されている。
【００２７】
また、ソケット２１０−６には機能Ａ３６０が接続され、ソケット２１０−７にはバス４００に接続された機能Ｂ３７０および機能Ｃ３８０がＩ／Ｆ２３０−７を介して接続されている。
【００２８】
また、レイヤ制御部２００は、ソケット制御部２２０を介してレイヤ管理部１００が接続されている。
【００２９】
このように構成されたレイヤ制御部２００は、レイヤ管理部１００から出力されるレイヤ管理情報に基づき各ソケット毎にアドレス変換を実施する。
【００３０】
また、レイヤ制御部２００は、レイヤ管理部１００から出力されるレイヤ管理情報をソケット制御部２２０およびレイヤ制御バス２２１を介して各ソケット２１０−１〜２１０−８に転送し、各ソケットは、自ソケット宛てのレイヤ管理情報を受信して所定の記憶場所に格納し、そのレイヤ管理情報に基づき自ソケットにアクセスされたメモリアドレスをアドレス変換して共有リソースのメモリマッピングを行う。
【００３１】
システムリセット部３９０は、外部装置から入力されるリセット信号に同期して半導体集積回路１０の内部にシステムリセット信号を生成し、レイヤ管理部１００およびレイヤ制御部２００に出力する。
【００３２】
次に、レイヤ管理情報の詳細について図２を参照して説明する。
【００３３】
図２は、レイヤ管理情報５００の構成の一例を示す構成図であり、レイヤ管理情報５００は、図２に示すように、ソケット指定情報５１０、制御テーブル５２０、アドレス変換テーブル５３０などで構成されており、このレイヤ管理情報５００は、レイヤ制御部２００が備えるソケット２１０−１〜２１０−８の数（本例の場合は、８個）だけ外部装置で生成され、外部装置から半導体集積回路１０に入力されてレイヤ管理部１００の不揮発性メモリ１１０に記憶される。
【００３４】
レイヤ管理情報５００のソケット指定情報５１０は、各ソケット２１０−１〜２１０−８のうちの何れのソケットに対する情報であるかを示す情報であり、ソケット指定ＩＤ５１１および制御タイプ５１２などの各情報で構成されている。
【００３５】
ソケット指定ＩＤ５１１は、各ソケット２１０−１〜２１０−８のうちの何れのソケット宛てのレイヤ管理情報であるかを示す情報であり、制御タイプ５１２は、ソケット指定ＩＤ５１１で指定されるソケットと接続されるプロセッサ（プロセッサ３１０、３２０）またはイニシエータ３３０またはメモリ（揮発性メモリ３４１、不揮発性３５１）または機能手段などとの間でバースト転送、シングル転送など、何れのデータ転送が可能であるかを示す情報である。
【００３６】
制御テーブル５２０は、ソケット指定ＩＤ５１１で指定されるソケットに対する制御情報を示す情報であり、アドレス変換テーブル有効セット数５２１、転送モード設定情報５２２、起動可否設定情報５２３、電源遮断設定情報５２４などの各情報で構成されている。
【００３７】
アドレス変換テーブル有効セット数５２１は、アドレス変換テーブル５３０に記憶される複数のセット情報（詳細は後述する）における有効なセット情報の数を示す情報である。
【００３８】
転送モード設定情報５２２は、当該ソケットに接続される機能手段やメモリ（揮発性メモリ３４１、不揮発性３５１）などとの間でデータ転送を行う際のデータ転送モード（バースト転送またはシングル転送）を示す情報である。
【００３９】
起動可否設定情報５２３は、半導体集積回路１０に電源が投入された時に、ソケット指定ＩＤ５１１（ソケット指定情報５１０）で指定されるソケットに接続される機能手段やメモリ（揮発性メモリ３４１、不揮発性３５１）などを起動させるか否かを示す情報である。
【００４０】
尚、起動可否設定情報５２３において、機能手段やプロセッサ（プロセッサ３１０、３２０）、イニシエータ３３０などを起動させる制御を行うことを示す情報をリセット解除情報といい、起動させない制御を行うことを示す情報をリセット情報という。
【００４１】
電源遮断設定５２４は、ソケット指定ＩＤ５１１（ソケット指定情報５１０）で指定されるソケットに接続される機能手段やメモリ（揮発性メモリ３４１、不揮発性３５１）などへの電源供給を遮断するか否かを示す情報である。
【００４２】
アドレス変換テーブル５３０は、ソケット指定ＩＤ５１１（ソケット指定情報５１０）で指定されるソケットにおいて、当該ソケットにアクセスされたメモリアドレスをアドレス変換して共有リソースのメモリマッピングを行うためのアドレス変換用の情報および当該セット情報から生成されるアドレス空間領域の使用可否を示す情報であり、入力ベースアドレス５４１、アドレスマスク５４２、アドレスレングス５４３、出力ベースアドレス５４４、使用可否設定情報５４５などの各情報で構成されたセット情報を複数（セット情報１〜セット情報ｎ）有して構成されている。
【００４３】
各セット情報（アドレス変換テーブル５３０）の入力ベースアドレス５４１は、当該セット情報のアドレス空間領域に関するアドレスを示し、当該ソケットに入力されたアドレス（以下、「入力アドレス」という。）に関わるアドレス情報である。
【００４４】
アドレスマスク５４２は、入力アドレス、入力ベースアドレス５４１、アドレスマスク５４２、アドレスレングス５４３、出力ベースアドレス５４４などの各アドレス情報をマスクする位置やバイト数など示す情報である。
【００４５】
アドレスレングス５４３は、当該セット情報から生成されるアドレス空間領域のうちの入力ベースアドレス５４１に関わるアドレス空間領域または出力ベースアドレス５４４に関わるアドレス空間領域のそれぞれの長さ（範囲）を示す情報である。
【００４６】
出力ベースアドレス５４４は、入力アドレスのアドレス変換後に出力されるアドレス（以下、「出力アドレス」という。）に関わるアドレス情報である。
【００４７】
使用可否設定情報５４５は、各セット情報のアドレス空間領域の使用可否を示す情報であり、使用可否設定情報５４５の設定値が「使用不可」であれば当該セット情報から生成されるアドレス空間領域が使用不可であることを示し、使用可否設定情報５４５の設定値が「使用可」であれば当該セット情報から生成されるアドレス空間領域が使用可であることを示す情報である。
【００４８】
尚、レイヤ制御部２００の各ソケット２１０−１〜２１０−８は、自ソケットにアクセスされたメモリアドレス（入力アドレス）をアドレス変換する際には、自ソケットに格納されているアドレス変換テーブル５３０の各セット情報のうちの入力アドレスに適合するセット情報を特定し、特定したセット情報の使用可否設定情報５４５が「使用可」であれば入力アドレスのアドレス変換を行い、「使用不可」であれば不正アクセスとしての処理を行うように構成されている。
【００４９】
次に、レイヤ管理部１００の詳細について図３を参照して説明する。
【００５０】
図３は、レイヤ管理部１００の構成の一例を示す構成図であり、レイヤ管理部１００は、図３に示すように、不揮発性メモリ１１０、状態制御部１２０、外部通信制御部１３０、受信用バッファ１４０、不揮発性メモリ制御部１５０、送信用バッファ１６０、内部通信制御部１７０を備えて構成されている。
【００５１】
不揮発性メモリ１１０には、前述したレイヤ管理情報５００と、後述する管理情報１１１とが記憶されている。
【００５２】
状態制御部１２０は、システムリセット部３９０から出力されるリセット信号や外部装置から出力されるデータの書き込み処理などの信号の処理モードの情報を受信し、処理モードの内容やリセット信号に基づきレイヤ管理部１００の処理動作を制御する。
【００５３】
具体的には、外部装置から出力される処理モードには、データの書き込み処理を示すライトモード、データの読み出し処理を示すリードモード、アドレス変換処理を示す通常起動モードなどがあり、処理モードがライトモードの場合、状態制御部１２０は、外部装置から出力されるデータを不揮発性メモリ１１０へ書き込む制御を行う。
【００５４】
この場合は、外部通信制御部１３０および不揮発性メモリ制御部１５０に対してデータの不揮発性メモリ１１０への書き込みを指示し、この指示に基づく外部通信制御部１３０および不揮発性メモリ制御部１５０の制御により外部装置から出力されたデータ（レイヤ管理情報５００）が外部通信制御部１３０で受信され、受信用バッファ１４０を介して不揮発性メモリ１１０へ書き込まれる。
【００５５】
また、処理モードがリードモードの場合、状態制御部１２０は、不揮発性メモリ１１０からレイヤ管理情報５００を読み出し、外部装置へ出力する制御を行う。
【００５６】
この場合は、不揮発性メモリ制御部１５０および外部通信制御部１３０に対してデータの外部装置への出力を指示し、この指示に基づく不揮発性メモリ制御部１５０および外部通信制御部１３０の制御により不揮発性メモリ１１０からレイヤ管理情報５００が読み出され、送信用バッファ１６０を介して外部装置へ出力される。
【００５７】
また、処理モードが通常起動モードの場合、状態制御部１２０は、不揮発性メモリ１１０からレイヤ管理情報５００を読み出し、レイヤ制御部２００へ出力する制御を行う。
【００５８】
この場合は、不揮発性メモリ制御部１５０および内部通信制御部１７０に対してデータのレイヤ制御部２００への出力を指示し、この指示に基づく不揮発性メモリ制御部１５０および内部通信制御部１７０の制御により不揮発性メモリ１１０からレイヤ管理情報５００が読み出され、送信用バッファ１６０を介してレイヤ制御部２００へ出力される。
【００５９】
外部通信制御部１３０は、状態制御部１２０の制御に基づき外部装置から出力されるレイヤ管理情報５００を受信して受信用バッファ１４０に記憶させ、また、不揮発性メモリ１１０から読み出されて送信用バッファ１６０に記憶されたレイヤ管理情報５００を外部装置に送信する。
【００６０】
尚、レイヤ管理部１００の外部通信制御部１３０、不揮発性メモリ制御部１５０および内部通信制御部１７０は、状態制御部１２０の制御に基づき所定の処理を実施した場合は、その処理過程の情報、例えば送受信したデータ、読み書きしたデータなどのデータ量（データサイズ）や処理を終了した旨を状態制御部１２０へ通知する。
【００６１】
また、レイヤ管理部１００の外部通信制御部１３０から送信されるレイヤ管理情報５００を受信した外部装置は、そのレイヤ管理情報５００で自装置が有するレイヤ管理情報を書き換える。
【００６２】
不揮発性メモリ制御部１５０は、状態制御部１２０の制御に基づき受信用バッファ１４０からレイヤ管理情報５００を読み出して不揮発性メモリ１１０に格納し、また、不揮発性メモリ１１０からレイヤ管理情報５００を読み出して送信用バッファ１６０に記憶させる。
【００６３】
次に、レイヤ制御部２００のソケット２１０−１〜２１０−８の詳細について図４を参照して説明する。
【００６４】
図４は、ソケット２１０−６の構成の一例を示す構成図であり、他のソケット２１０−１〜２１０−８もソケット２１０−６と同様に構成されている。
【００６５】
前述したように、ソケット２１０−６は、自ソケットにアクセスされたメモリアドレス（入力アドレス）をアドレス変換して共有リソースのメモリマッピングを行うと共に、入力アドレスからマッピングされる共有リソースのアドレス空間領域が使用不可の場合には、不正アクセスとして認識して不正アクセス処理を行うように構成されている。
【００６６】
図４に示すように、ソケット２１０−６は、バス側転送制御部２４０、アドレス変換テーブル部２５０、制御テーブル部２６０、Ｉ／Ｆ転送制御部２７０、アドレス変換部２８０を備えて構成されている。
【００６７】
バス側転送制御部２４０は、レイヤ制御部２００のレイヤ制御バス２２１内を転送されているレイヤ管理情報５００のうちの自ソケット指定のレイヤ管理情報５００を受信し、受信したレイヤ管理情報５００に含まれる制御テーブル５２０を制御テーブル部２６０に格納し、アドレス変換テーブル５３０をアドレス変換テーブル部２５０に格納する制御を行う。
【００６８】
アドレス変換テーブル部２５０は、バス側転送制御部２４０の制御により転送されたレイヤ管理情報５００のアドレス変換テーブル５３０を記憶する。
【００６９】
制御テーブル部２６０は、バス側転送制御部２４０の制御により転送されたレイヤ管理情報５００の制御テーブル５２０を記憶すると共に、この制御テーブル５２０を構成するアドレス変換テーブル有効セット数５２１、転送モード設定情報５２２、起動可否設定情報５２３、電源遮断設定情報５２４などの各情報に基づく制御信号を出力する。
【００７０】
具体的には、制御テーブル５２０のアドレス変換テーブル有効セット数６２１に基づく制御信号をアドレス変換部２８０に出力し、転送モード設定情報５２２、起動可否設定情報５２３および電源遮断設定情報５２４の各情報に基づくそれぞれの制御信号をバス側転送制御部２４０およびＩ／Ｆ転送制御部２７０に出力する。
【００７１】
Ｉ／Ｆ転送制御部２７０は、自ソケット２１０−６に接続された機能Ａ３６０とのデータの入出力の制御を行う。
【００７２】
尚、ソケット２１０−６とは他の２１０−１〜２１０−８の各Ｉ／Ｆ転送制御部は、各ソケットとそれぞれ接続されたＩ／Ｆ２３０−１、２３０−２、２３０−３、２３０−７を介して接続されたプロセッサまたはイニシエータまたはメモリ制御部または機能Ｂ３７０、機能Ｃ３８０などとのデータの入出力の制御を行う。
【００７３】
アドレス変換部２８０は、レイヤ制御バス２２１から入力されるアドレス（入力アドレス）に対してアドレス変換される共有リソースのメモリマッピングのアドレス空間領域の使用可否を判定し、使用可であれば入力アドレスのアドレス変換を実施し、変換後のアドレスにて機能Ａ３６０との処理を行い、使用不可であれば、その旨の情報を示す擬似信号を出力して応答する。
【００７４】
具体的には、自ソケットに格納されている制御テーブル５２０のアドレス変換テーブル有効セット数５２１およびアドレス変換テーブル５３０の各セット情報（セット情報１〜セット情報ｎ）からそれぞれ生成される共有リソースのアドレス空間領域のうちの入力アドレスを含むアドレス空間領域を生成するセット情報を特定し、特定したセット情報の使用可否設定情報５４５が「使用可」であれば入力アドレスのアドレス変換を行い、「使用不可」であれば不正アクセスとしての処理を行う。
【００７５】
尚、入力アドレスを含むアドレス空間領域を生成するセット情報が特定されない場合も不正アクセスとしての処理を行う。
【００７６】
このように構成された半導体集積回路１０によるアドレス変換処理について、図５を参照して説明する。
【００７７】
図５は、半導体集積回路１０によるアドレス変換処理が実施されるまでの処理手順を示す流れ図である。
【００７８】
尚、図５においては、説明の便宜上、外部装置から通常起動モードの処理モードが出力された場合を例として説明する。
【００７９】
図５に示すように、半導体集積回路１０は、電源投入およびリセット解除が行われると、レイヤ管理部１００が外部装置から出力される処理モードを受信して、その処理モードを確認する（Ｓ０１０）。
【００８０】
処理モードが通常起動モードの場合、レイヤ管理部１００は、不揮発性メモリ１１０に格納されているレイヤ管理情報５００を読み出してレイヤ制御部２００へ出力し、レイヤ制御部２００は、そのレイヤ管理情報５００を受信してレイヤ制御部２００の各ソケット２１０−１〜２１０−８に転送して、各ソケットに制御テーブル５２０およびアドレス変換テーブル５３０を設定する（Ｓ０２０）。
【００８１】
レイヤ管理情報５００の各ソケットへの転送は、レイヤ管理部１００から出力されたレイヤ管理情報５００がレイヤ制御部２００のソケット制御部２２０で受信され、レイヤ制御バス２２１を介して各ソケット２１０−１〜２１０−８に転送される。
【００８２】
また、各ソケットへの制御テーブル５２０およびアドレス変換テーブル５３０の設定は、各ソケットが自ソケットのバス側転送制御部２４０により自ソケット指定のレイヤ管理情報５００を受信し、受信したレイヤ管理情報５００に含まれる制御テーブル５２０を自ソケットの制御テーブル部２６０に格納し、アドレス変換テーブル５３０を自ソケットのアドレス変換テーブル部２５０に格納する。
【００８３】
各ソケットに制御テーブル５２０およびアドレス変換テーブル５３０が設定され、レイヤ管理部１００からのレイヤ管理情報５００の送信が終了すると、レイヤ管理部１００は、レイヤ制御部２００の各ソケットに対してアクティブにする旨のコマンドを送信し、そのコマンドを受信した各ソケットは、それぞれのソケットをアクティブにする（Ｓ０３０）。
【００８４】
各ソケットがアクティブになると、各ソケットは、各ソケットそれぞれに設定された制御テーブル５２０に基づき自ソケットに接続された機能手段などとの処理を開始する（Ｓ０４０）。
【００８５】
具体的には、各ソケットがアクティブになると、各ソケットは、自ソケットに格納されている制御テーブル５２０の転送モード設定情報５２２、起動可否設定情報５２３、電源遮断設定情報５２４などの情報に基づき自ソケットに接続された機能手段などとの処理を開始する。
【００８６】
尚、電源遮断設定情報５２４が電源遮断解除（電源供給）を示す情報の場合は、リセット解除の指示をレイヤ管理部１００から指示されるまでは、そのソケットに接続される各メモリや機能手段の電源を遮断したままとし、リセット解除が指示されると、電源供給の制御を行う。
【００８７】
Ｓ０４０において、各ソケットそれぞれに接続された機能手段などと処理を開始し、各ソケットに対してそれぞれアクセスするアドレスがレイヤ制御バス２２１から入力されると、各ソケットは、入力されたアドレス（入力アドレス）に対するアドレス変換処理を実施する（Ｓ０５０）。
【００８８】
このアドレス変換処理は、前述したように、入力されたアドレス（入力アドレス）に対してアドレス変換される共有リソースのメモリマッピングのアドレス空間領域の使用可否を判定し、使用可であればアドレス変換を実施し、使用不可であれば、アドレス変換を実施せずに、不正アクセスである旨の情報を示す擬似信号を出力して応答する。
【００８９】
尚、このアドレス変換処理の詳細は後述する。
【００９０】
Ｓ０５０におけるアドレス変換処理において、入力アドレスに対するアドレス変換が実施された場合は（Ｓ０６０でＹＥＳ）、アドレス変換後のアドレスにてレイヤ制御バス２１０とのトランザクションを行うと共に、当該ソケットに接続された機能手段などとの処理を実施し（Ｓ０７０）、また、アドレス変換が実施されずに不正アクセスである旨の情報が出力された場合は（Ｓ０６０でＮＯ）、その情報を示す擬似信号を入力アドレスのアクセスを要求した要求元へ送信して応答するなどの不正アクセス処理を実施する（Ｓ０８０）。
【００９１】
次に、前述したＳ０５０におけるアドレス変換処理について説明する。
【００９２】
図６は、アドレス変換処理の処理手順を示す流れ図である。
【００９３】
図６に示すように、各ソケット２１０−１〜２１０−８は、レイヤ制御バス２２１を介して自ソケットのバス側転送制御部２４０でアクセスのためのアドレス（入力アドレス）を受信すると（Ｓ０５１）、その入力アドレスに対して、当該入力アドレスに適合するセット情報が自ソケットに設定されたアドレス変換テーブル５３０にあるか否かを判定する（Ｓ０５２）。
【００９４】
この入力アドレスに適合するセット情報の有無の判定処理は、レイヤ制御部２００のアドレス変換部２８０が入力アドレスに対して、自ソケットの制御テーブル部２６０に格納されている制御テーブル５２０のアドレス変換テーブル有効セット数５２１と、アドレス変換テーブル部２５０に格納されているアドレス変換テーブル５３０の各セット情報それぞれの入力ベースアドレス５４１、アドレスマスク５４２、アドレスレングス５４３、出力ベースアドレス５４４より生成されるそれぞれのアドレス空間領域に入力アドレスを含むアドレス空間領域があるか否かを判別し、ある場合は、当該アドレス空間領域が生成されるセット情報を入力アドレスに適合するセット情報として特定する。
【００９５】
尚、この入力アドレスに適合するセット情報の有無の判定処理の詳細は、後述する。
【００９６】
Ｓ０５２において、入力アドレスに適合するセット情報が有りと判定され、そのセット情報が特定されると（Ｓ０５３でＹＥＳ）、特定されたセット情報の使用可否設定情報５４５の情報を確認して当該セット情報が使用可か否かを判定し（Ｓ０５４）、使用可の場合は（Ｓ０５５でＹＥＳ）、入力アドレスと、当該セット情報の入力ベースアドレス５４１、アドレスマスク５４２、アドレスレングス５４３、出力ベースアドレス５４４に基づき入力アドレスのアドレス変換を実施し（Ｓ０５６）、変換後のアドレス（出力アドレス）を出力する（Ｓ０５７）。
【００９７】
尚、Ｓ０５４の入力アドレスに適合するセット情報の使用可否の判定処理およびＳ０５６の入力アドレスのアドレス変換処理の詳細は、後述する。
【００９８】
次に、前述したＳ０５２における入力アドレスに適合するセット情報の有無の判定処理と、Ｓ０５４における入力アドレスに適合するセット情報の使用可否の判定処理および前述したＳ０５６の入力アドレスのアドレス変換処理の詳細について説明する。
【００９９】
図７および図８は、入力アドレスに適合するセット情報の有無の判定と適合するセット情報の使用可否の判定および入力アドレスのアドレス変換処理の一連の処理の詳細を示す説明図である。
【０１００】
尚、図７および図８は、説明の便宜上、自ソケットに入力されたアドレス（入力アドレス）が「０×１０００１０００」、自ソケットに設定された制御テーブル５２０のアドレス変換テーブル有効セット数５２１の値が「２」、その場合に使用されるアドレス変換テーブル５３０のセット情報１およびセット情報２の内容が次の場合を例に説明する。
【０１０１】
（セット情報１）
入力ベースアドレス＝「０×１０００００００」  
アドレスマスク    ＝「０×００００００ＦＦ」  
アドレスレングス  ＝「０×００００００００」  
出力ベースアドレス＝「０×００００００００」  
使用可否設定情報  ＝「使用可」                
（セット情報２）
入力ベースアドレス＝「０×１０００００００」  
アドレスマスク    ＝「０×０００００ＦＦＦ」  
アドレスレングス  ＝「０×０００００００２」  
出力ベースアドレス＝「０×００００００００」  
使用可否設定情報  ＝「使用可」    
入力アドレスに適合するセット情報の有無の判定は、アドレス変換部２８０により入力アドレス「０×１０００１０００」がセット情報１およびセット情報２からそれぞれ生成されるアドレス空間領域の含まれるかを否かを判定する。
【０１０２】
具体的には、セット情報１の入力ベースアドレス＝「０×１０００００００」、アドレスマスク＝「０×００００００ＦＦ」、アドレスレングス＝「０×００００００００」から生成される共有リソースのアドレス空間領域は、図７に示すように、入力ベースアドレス（「０×１０００００００」）５４１−１をアドレスマスク（「０×００００００ＦＦ」）５４２−１に基づきマスクしたアドレス（「０×００００００＊＊」）５６０−１を生成し（Ｓ５００）、アドレスレングス（「０×００００００００」）５４３−１に基づき生成されるアドレス（「０×１０００００＊＊」）５６０−１をセット情報１から生成されるアドレス空間領域として生成する（Ｓ５０１）。
【０１０３】
尚、「＊＊」は、アドレスマスクを示している。
【０１０４】
セット情報１に基づくアドレス空間領域（０×１０００００＊＊」）５６０−１が生成されると、このアドレス空間領域（「０×１０００００＊＊」）５６０−１に入力アドレス（「０×１０００１０００」）５５０が含まれるか否かを判定する（Ｓ５０２）。
【０１０５】
この場合、アドレス空間領域（「０×１０００００＊＊」）５６０−１に入力アドレス（「０×１０００１０００」）５５０は含まれないので、セット情報１は、入力アドレスに適合しない（非適合）と判定する。
【０１０６】
また、セット情報２の入力ベースアドレス＝「０×１０００００００」、アドレスマスク＝「０×０００００ＦＦＦ」、アドレスレングス＝「０×０００００００２」から生成されるアドレス空間領域は、具体的には、図８に示すように、入力ベースアドレス（「０×１０００００００」）５４１−１をアドレスマスク（「０×０００００ＦＦＦ」）５４２−２に基づきマスクしたアドレス（「０×１００００＊＊＊」）５７０−１を生成し（Ｓ５０３）、アドレスレングス（「０×０００００００２」）５４３−２に基づき生成されるアドレス（「０×１００００＊＊＊」）５７０−１と（「０×１０００１＊＊＊」）５７０−２および（「０×１０００２＊＊＊」）５７０−３をセット情報２から生成されるアドレス空間領域として生成する（Ｓ５０４）。
【０１０７】
セット情報２に基づくアドレス空間領域（「０×１００００＊＊＊」）５７０−１と（「０×１０００１＊＊＊」）５７０−２および（「０×１０００２＊＊＊」）５７０−３が生成されると、このアドレス空間領域に入力アドレス（「０×１０００１０００」）５５０が含まれるか否かを判定する（Ｓ５０５）。
【０１０８】
この場合、入力アドレス（「０×１０００１０００」）５５０は、当該アドレス空間領域（「０×１００００＊＊＊」）５７０−１と（「０×１０００１＊＊＊」）５７０−２および（「０×１０００２＊＊＊」）５７０−３に含まれるので、セット情報２は、入力アドレスに適合すると判定する。
【０１０９】
また、入力アドレス（「０×１０００１０００」）５５０は、当該アドレス空間領域のアドレス（「０×１０００１＊＊＊」）５７０−２にヒットし、その位置（ヒットレングス）は、（「０×０００００００１」）５８０である。
【０１１０】
セット情報２が入力アドレスに適合すると判定されると、アドレス変換部２８０は、当該セット情報２使用可否設定情報５４５−１の使用可否（この場合は使用可）の情報を確認し、使用可と判定する。
【０１１１】
尚、使用可否＝「使用不可」の場合は、当該セット情報を使用不可と判定する。
【０１１２】
入力アドレス（「０×１０００１０００」）５５０に適合するセット情報２が特定され、セット情報２が使用可と判定されると、アドレス変換部２８０は、入力アドレスのアドレス変換処理を実施する。
【０１１３】
入力アドレス（「０×１０００１０００」）５５０と入力アドレスに適合するセット情報２とに基づくアドレス変換は、セット情報２の出力ベースアドレス（「０×００００００００」）５４４−２をアドレスマスク（「０×０００００ＦＦＦ」）５４２−２に基づきマスクしたアドレス（「０×０００００＊＊＊」）５９０−１を生成し（Ｓ５０６）、更に、アドレスレングス（「０×０００００００２」）５４３−２に基づき（「０×０００００＊＊＊」）５９０−１と（「０×００００１＊＊＊」）５９０−２および（「０×００００２＊＊＊」）５９０−３の出力アドレス空間領域を生成する（Ｓ５０７）。
【０１１４】
生成された出力アドレス空間領域のうちの前述したヒットレングス（「０×０００００００１」）５８０に対応する（「０×００００１＊＊＊」）５９０−２を採用し（Ｓ５０８）、この（「０×００００１＊＊＊」）５９０−２の上位５ビット「００００１」と入力アドレス（「０×１０００１０００」）５５０の下位３ビット「０００」の各値に基づきアドレス変換して（「０×００００１０００」）５９１を生成し、この値を入力アドレスの変換後の出力アドレスとして出力する（Ｓ５０９）。
【０１１５】
このようなアドレス変換処理により、各ソケットに入力される入力アドレスがアドレス変換された出力アドレスが示す共有リソースのメモリマップは、図９に示すようなメモリマップとなる。
【０１１６】
図９は、共有リソースのメモリマップの一例を示す図であり、各ソケットに入力される入力アドレスがアドレス変換されることで、図９に示すような共通のメモリマップ（共有リソースのメモリマップ）４４０を構築する。
【０１１７】
そのため、機能Ａ３６０、機能Ｂ３７０および機能Ｃ３８０それぞれの固有のメモリマップの各アドレスは、それぞれ命令フェッチが行われた場合、機能Ａ３６０の固有のメモリマップ（「０×０００１００００」〜「０×ＦＦＦＦＦＦＦＦ」）４１０は共有リソースのメモリマップ４４０の（「０×１０００００００」〜「０×１００１００００」）４４１に対応して変換され、機能Ｂ４２０の固有のメモリマップ（「０×００００００００」〜「０×１０００００００」）４２０は共有リソースのメモリマップ５４０の（「０×１００１００００」〜「０×１００２００００」）４４２に対応して変換され、機能Ｃ４３０の固有のメモリマップ（「０×１０００００００」〜「０×２０００００００」）４３０は共有リソースのメモリマップ５４０の（「０×１００２００００」〜「０×１００３００００」）４４３に対応して変換される。
【０１１８】
このように、各ソケットは、各機能手段（機能Ａ３６０、機能Ｂ３７０および機能Ｃ３８０）の固有のメモリマップを共有リソースのメモリマップにアドレス変換することが可能であり、また、このアドレス変換に先立ち、各機能手段が機能的には使用可能であるが、機能または機能の一部を使用しないように設定されていた場合は、使用しないように設定された各機能手段や機能手段の一部に対して当該機能手段および一部に対応する共有リソースのメモリマップの領域を使用不可として設定し、当該アドレスがアクセスされた時には不正アクセスとして擬似信号を出力して応答する。
【０１１９】
尚、共有リソースのメモリマップの領域を使用不可とする設定は、当該領域を生成するアドレス変換テーブル５３０の使用可否設定情報５４５を「使用不可」とすることで設定される。
【０１２０】
したがって、本例のように、機能Ａ３６０の一部および機能Ｃ３８０が使用しないように設定されている場合、それらの機能手段の固有のアドレスに対応する共有リソースのメモリマップのアドレスを使用不可と設定されるので、機能Ｃ３８０に対するアクセスは、機能Ｃ３８０が接続されたソケットが使用不可（不正アクセス）を示す擬似信号を出力して応答し、機能Ａ３６０の使用不可となっている一部の機能に対するアクセスは機能Ａ３６０側で対応して処理するので、不正アクセスの検知が可能となると共に、機能の一部のみの使用も可能となる。
【０１２１】
次に、半導体集積回路１０と異なる構成の本発明に係わる半導体集積回路１１について図１０を参照して説明する。
【０１２２】
図１０は、本発明に係わる半導体集積回路１１の要部の構成の一例を示す構成図であり、図１０において、半導体集積回路１１を構成する各部のうちの半導体集積回路１０と同様に構成されて動作する各部には、説明の便宜上、半導体集積回路１０と同一の符号を付し、同一符号の各部の説明は省略または簡略して説明するものとする。
【０１２３】
図１０に示すように、半導体集積回路１１は、レイヤ管理部１００と、レイヤ制御部２０１と、複数のプロセッサ３１０、３２０およびイニシエータ３３０と、複数のメモリ制御部３４０、３５０と、複数のインタフェース（以下、「Ｉ／Ｆ」という。）２３０−１、２３０−２、２３０−３、２３０−７と、機能Ａ３６０と、バス４００に接続された機能Ｂ３７０および機能Ｃ３８０とシステムリセット部３９０により構成されており、レイヤ制御部２０１の後述する複数のソケット２１１−１〜２１１−８の構成が前述した複数のソケット２１０−１〜２１０−８（半導体集積回路１０のレイヤ制御部２０、図４参照）の構成と異なり、半導体集積回路１１で取り扱う後述するレイヤ管理情報６００が、前述したレイヤ管理情報５００（図２参照）の構成と異なる他は、半導体集積回路１０と同様に構成されている。
【０１２４】
この半導体集積回路１１の主な特徴は、レイヤ制御部２０１の各ソケット２１１−１〜２１１−８に接続された機能手段による処理開始後、その機能手段からの割り込み処理要求に対して当該割り込み処理を要求されたソケットが当該割り込み処理を実施するプロセッサ３１０、３２０またはイニシエータ３３０を決定して、その割り込み処理のルーティング処理を行う点に特徴がある。
【０１２５】
尚、プロセッサ３１０、３２０、イニシエータ３３０を総称する場合は、説明の便宜上、「処理手段」という。
【０１２６】
このルーティング処理を実現するために、半導体集積回路１１で取り扱われるレイヤ管理情報が図１１に示すように構成されている。
【０１２７】
図１１は、半導体集積回路１１で取り扱われるレイヤ管理情報６００の構成の一例を示す構成図であり、レイヤ管理情報６００は、図１１に示すように、ソケット指定情報６１０、制御テーブル６２０、アドレス変換テーブル６３０などで構成されており、制御テーブル６２０がアドレス変換テーブル有効セット数６２１、転送モード設定情報６２２、起動可否設定情報６２３、電源遮断設定情報６２４に加えて割り込み設定情報６２５の情報が追加されて構成された他は、レイヤ管理情報５００と同様に構成されている。
【０１２８】
この割り込み設定情報６２５は、各ソケットが割り込み処理要求を受け付けた際に、当該割り込み処理を実施させる処理手段（プロセッサ３１０、３２０やイニシエータ３３０）までのルーティングの経路情報で構成されている。
【０１２９】
次に、レイヤ制御部２０１の各ソケット２１１−１〜２１１−８の詳細について図１２を参照して説明する。
【０１３０】
図１２は、ソケット２１１−２の構成の一例を示す構成図であり、他のソケット２１１−１〜２１１−８もソケット２１１−２と同様に構成されている。
【０１３１】
尚、図１２において、ソケット２１１−２を構成する各部のうちのソケット２１０−６（半導体集積回路１０のレイヤ制御部２００、図４参照）と同様に構成されて動作する各部には、説明の便宜上、ソケット２１０−６と同一の符号を付し、同一符号の各部の説明は省略または簡略して説明するものとする。
【０１３２】
前述したように、レイヤ制御部２０１のソケット２１１−１〜２１１−８は、レイヤ管理情報に基づきアドレス変換を実施すると共に、割り込み処理要求に対してその割り込み処理を実施する処理手段（プロセッサまたはイニシエータ）を決定してそのルーティング処理を行う部である。
【０１３３】
ソケット２１１−２は、図１２に示すように、バス側転送制御部２４０、アドレス変換テーブル部２５０、制御テーブル部２６０、Ｉ／Ｆ転送制御部２７０、アドレス変換部２８０、割込経路制御部２９０を備えて構成されており、割込経路制御部２９０が追加されて構成された他は、ソケット２１０−６と同様に構成されている。
【０１３４】
割込経路制御部２９０は、レイヤ制御バス２２１から入力される割り込み処理の要求を受信すると、その割り込み処理の要求を通知するソケットおよび処理手段（プロセッサ３１０、３２０やイニシエータ３３０）を制御テーブル部２６０に設定された制御テーブル６２０の割り込み設定情報６２５に基づき決定し、決定した処理手段に割り込み通知を行う。
【０１３５】
このように構成された半導体集積回路１１による割込通知処理について、図１３を参照して説明する。
【０１３６】
図１３は、半導体集積回路１１による割込通知処理が実施されるまでの処理手順を示す流れ図である。
【０１３７】
図１３に示すように、半導体集積回路１１は、電源投入およびリセット解除が行われると、レイヤ管理部１００が外部装置から出力される処理モードを受信して、その処理モードを確認する（Ｓ１００）。
【０１３８】
処理モードが通常起動モードの場合、レイヤ管理部１００は、不揮発性メモリ１１０に格納されているレイヤ管理情報６００を読み出してレイヤ制御部２０１へ出力し、レイヤ制御部２０１は、そのレイヤ管理情報６００を受信してレイヤ制御部２０１の各ソケット２１１−１〜２１１−８に転送して、各ソケットに制御テーブル６２０およびアドレス変換テーブル６３０を設定する（Ｓ１１０）。
【０１３９】
レイヤ管理情報６００の各ソケットへの転送は、レイヤ管理部１００から出力されたレイヤ管理情報６００がレイヤ制御部２０１のソケット制御部２２０で受信され、レイヤ制御バス２２１を介して各ソケット２１１−１〜２１１−８に転送される。
【０１４０】
また、各ソケットへの制御テーブル６２０およびアドレス変換テーブル６３０の設定は、各ソケットが自ソケットのバス側転送制御部２４０により自ソケット指定のレイヤ管理情報６００を受信し、受信したレイヤ管理情報６００に含まれる制御テーブル６２０を自ソケットの制御テーブル部２６０に格納し、アドレス変換テーブル６３０を自ソケットのアドレス変換テーブル部２５０に格納する。
【０１４１】
各ソケットに制御テーブル６２０およびアドレス変換テーブル６３０が設定され、レイヤ管理部１００からのレイヤ管理情報６００の送信が終了すると、レイヤ管理部１００は、レイヤ制御部２０１の各ソケットに対してアクティブにする旨のコマンドを送信し、そのコマンドを受信した各ソケットは、それぞれのソケットをアクティブにする（Ｓ１２０）。
【０１４２】
各ソケットがアクティブになると、各ソケットは、各ソケットそれぞれに設定された制御テーブル６２０に基づき自ソケットに接続された機能手段などとの処理を開始する（Ｓ１３０）。
【０１４３】
具体的には、各ソケットがアクティブになると、各ソケットは、自ソケットに格納されている制御テーブル６２０の転送モード設定情報６２２、起動可否設定情報６２３、電源遮断設定情報６２４などの情報に基づき自ソケットに接続された機能手段などとの処理を開始する。
【０１４４】
Ｓ１３０において、各ソケットそれぞれに接続された機能手段などと処理を開始し、各ソケットに対してそれぞれアクセスするアドレスがレイヤ制御バス２２１から入力されると、各ソケットは、入力されたアドレス（入力アドレス）に対するアドレス変換処理を実施する。
【０１４５】
このアドレス変換処理は、前述したアドレス変換処理と同様（図６乃至図９参照）である。
【０１４６】
また、各ソケットは、自ソケットと接続された機能手段（機能Ａ３６０、機能Ｂ３７０および機能Ｃ３８０）などで割り込み要因が発生し、当該機能手段から入力される割り込み処理の要求を受信した場合、またはレイヤ制御バス２２１を介して入力される割り込み処理の要求を受信した場合は（Ｓ１４０でＹＥＳ）、自ソケットに設定された制御テーブル６２０を参照してその割り込み処理を実施するソケットを決定し、その割り込み処理の要求を通知する、または自ソケットに接続された処理手段（プロセッサ３１０、３２０やイニシエータ３３０）で処理するか否か決定し、自ソケットに接続された処理手段にその割り込み処理の要求を通知する（Ｓ１５０）。
【０１４７】
尚、この割込通知処理の詳細は後述する。
【０１４８】
Ｓ１５０における割込通知処理により割り込み処理の要求が通知されたソケットは当該ソケットに接続された処理手段（プロセッサ３１０、３２０やイニシエータ３３０）に通知し、また、割り込み処理の要求の通知を受けた処理手段は、その割り込み処理を実施する。
【０１４９】
次に、前述したＳ１５０における割込通知処理について説明する。
【０１５０】
図１４は、割込通知処理の処理手順を示す流れ図である。
【０１５１】
図１４に示すように、各ソケット２１１−１〜２１１−８は、レイヤ制御バス２２１または自ソケットと接続された機能手段などから入力される割り込み処理の要求を受信すると（Ｓ１５１）、割込経路制御部２９０が自ソケットに設定された制御テーブル６２０の割り込み設定情報６２５を参照し、自ソケットと接続された機能手段からの割り込み処理の要求の場合は、当該割り込み処理を実施するソケットを特定し、また、レイヤ制御バス２２１から入力された割り込み処理の要求の場合は、当該割り込み処理を自ソケットと接続された機能手段で処理するか否かを決定する（Ｓ１５２）。
【０１５２】
尚、割り込み設定情報６２５には、割り込み処理の種別と当該割り込み処理を実施するソケットとの対応リストの情報が設定されており、その情報に基づき当該割り込み処理の要求の通知先のソケットの特定と、自ソケットでの当該割り込み処理の実施可否の決定を行う。
【０１５３】
受信した割り込み処理要求の通知先ソケットまたは自ソケットでの実施可否が決定すると、通知先ソケットに当該割り込み処理要求を通知して通知先ソケットの処理手段（プロセッサ３１０、３２０やイニシエータ３３０）で当該割り込み処理を実施するか、または自ソケットの処理手段に当該割り込み処理要求を通知して当該割り込み処理を実施する（Ｓ１５３）。
【産業上の利用可能性】
【０１５４】
本発明は、集積回路装置内の使用不可に設定されている機能への不正アクセスを防止する技術に適用可能である。
【図面の簡単な説明】
【０１５５】
【図１】本発明に係わる情報処理装置１の要部の構成の一例を示す構成図
【図２】レイヤ管理情報５００の構成の一例を示す構成図
【図３】レイヤ管理部１００の構成の一例を示す構成図
【図４】ソケット２１０−６の構成の一例を示す構成図
【図５】半導体集積回路１０によるアドレス変換処理が実施されるまでの処理手順を示す流れ図
【図６】アドレス変換処理の処理手順を示す流れ図
【図７】入力アドレスに対するセット情報１の適合判定の処理の詳細を示す説明図
【図８】入力アドレスに対するセット情報２の適合判定、使用可否の判定および入力アドレスのアドレス変換処理の一連の処理の詳細を示す説明図
【図９】アドレス変換結果に基づくメモリマップの一例を示す図
【図１０】本発明に係わる半導体集積回路１１の要部の構成の一例を示す構成図
【図１１】レイヤ管理情報６００の構成の一例を示す構成図
【図１２】ソケット２１１−２の構成の一例を示す構成図
【図１３】半導体集積回路１１による割込通知処理が実施されるまでの処理手順を示す流れ図
【図１４】割込通知処理の処理手順を示す流れ図
【符号の説明】
【０１５６】
１      画像処理装置
１０、１１  半導体集積回路
１００  レイヤ管理部
１１０  不揮発性メモリ
１２０  状態制御部
１３０  外部通信制御部
１４０  受信用バッファ
１５０  不揮発性メモリ制御部
１６０  送信用バッファ
１７０  内部通信制御部
１１１  管理情報
２００、２０１  レイヤ制御部
２１０−１、２１０−２、２１０−３、２１０−４、２１０−５、２１０−６、２１０−７、２１０−８  ソケット
２２０  ソケット制御部
２２１  レイヤ制御バス
２３０−１、２３０−２、２３０−３、２３０−７  インタフェース（Ｉ／Ｆ）
２４０  バス側転送制御部
２５０  アドレス変換テーブル部
２６０  制御テーブル部
２７０  Ｉ／Ｆ転送制御部
２８０  アドレス変換部
２９０  割込経路制御部
３１０、３２０  プロセッサ
３３０  イニシエータ
３４０、３５０  メモリ制御部
３４１  揮発性メモリ
３５１  不揮発性メモリ
３６０  機能Ａ
３７０  機能Ｂ
３８０  機能Ｃ
３９０  システムリセット部
４００  バス
４１０  機能Ａ固有のメモリマップ
４２０  機能Ｂ固有のメモリマップ
４３０  機能Ｃ固有のメモリマップ
４４０  共通のメモリマップ（共有リソースのメモリマップ）
４４１  機能Ａ固有のメモリマップに対応する共通のメモリマップ
４４２  機能Ｂ固有のメモリマップに対応する共通のメモリマップ
４４３  機能Ｃ固有のメモリマップに対応する共通のメモリマップ
５００、６００  レイヤ管理情報
５００−１  ソケット（１）のレイヤ管理情報
５００−ｎ  ソケット（ｎ）のレイヤ管理情報
５１０、６１０  ソケット指定情報
５１１、６１１  ソケット指定ＩＤ
５１２、６１２  制御タイプ５１２
５２０、６２０  制御テーブル
５２１、６２１  アドレス変換テーブル有効セット数
５２２、６２２  転送モード設定情報
５２３、６２３  起動可否設定情報
５２４、６２４  電源遮断設定情報
５３０、６３０  アドレス変換テーブル
５４１、６４１  ベースアドレス
５４２、６４２  アドレスマスク
５４３、６４３  アドレスレングス
５４４、６４４  出力ベースアドレス
５４５、６４５  使用可否設定情報
【図１】
0004831100.tif 000002
【図２】
0004831100.tif 000003
【図３】
0004831100.tif 000004
【図４】
0004831100.tif 000005
【図５】
0004831100.tif 000006
【図６】
0004831100.tif 000007
【図７】
0004831100.tif 000008
【図８】
0004831100.tif 000009
【図９】
0004831100.tif 000010
【図１０】
0004831100.tif 000011
【図１１】
0004831100.tif 000012
【図１２】
0004831100.tif 000013
【図１３】
0004831100.tif 000014
【図１４】
0004831100.tif 000015