(57)【特許請求の範囲】
【請求項１】
メイン側のスイッチ素子と環流側のスイッチ素子を交互にオンオフし発生させた電圧を平滑コンデンサを含む平滑回路を通じ直流電圧として出力する電源装置の制御回路であって、
電源オン指示を受けている電源オン期間中に前記メイン側と前記環流側の各スイッチ素子を交互にオンする駆動制御回路と、
電源オフ指示を受けた以降に前記環流側のスイッチ素子を継続的にオンにして前記平滑コンデンサに蓄積されていた電荷を前記環流側のスイッチ素子を通して放電させる立ち下がり時間制御回路と
を備え、
前記立ち下がり時間制御回路は、コンデンサと抵抗による時定数回路を有すると共に、前記電源オフ指示を受けて前記環流側のスイッチ素子をオンさせてからの経過時間が第１所定時間に達したときに、前記時定数回路を利用して、前記環流側のスイッチ素子をオフさせる第１回路と、前記電源オフ指示を受けてからの経過時間が第２所定時間に達したときに、前記時定数回路を利用して、前記環流側のスイッチ素子をオンさせる第２回路との何れか一方の回路を有している電源装置用制御回路。
【請求項２】
前記メイン側と前記環流側の各スイッチ素子はＦＥＴにより構成され、当該ＦＥＴのゲートにはプルダウン抵抗が接続され、
前記駆動制御回路は、
前記電源オン期間中にはパルス信号を前記メイン側のＦＥＴのゲートに出力し当該ＦＥＴをオンオフさせ、前記電源オフ指示を受けたときには開放状態になるメイン用駆動制御回路と、
前記電源オン期間中には前記パルス信号に相補的なパルス信号を前記環流側のＦＥＴのゲートに出力し当該ＦＥＴをオンオフさせ、前記電源オフ指示を受けたときには開放状態になる環流用駆動制御回路とを有し、
前記立ち下がり時間制御回路は前記第１回路を有し、当該第１回路は、
出力側が前記環流側のＦＥＴのゲートに接続されるダイオードと、
前記電源オフ指示を受けてオン状態になることによって前記ダイオードの入力側を制御電源に接続し当該制御電源に基づいた電圧を前記ダイオードを介して前記環流側のＦＥＴのゲートに印加するスイッチ回路と、
前記電源オフ指示を受けてオン状態になることによって前記時定数回路の前記コンデンサを前記制御電源に接続し当該制御電源の電荷を前記コンデンサに供給する充電回路と、
出力端子が前記ダイオードの入力側に接続され、前記コンデンサの電位が基準電位に達したときに出力レベルが低下することにより前記制御電源による前記環流側のＦＥＴへの電圧印加を停止させ前記環流側のＦＥＴをオフさせるコンパレータと
を有する請求項１記載の電源装置用制御回路。
【請求項３】
前記メイン側と前記環流側の各スイッチ素子はＦＥＴにより構成され、当該ＦＥＴのゲートにはプルダウン抵抗が接続され、
前記駆動制御回路は、
前記電源オン期間中にはパルス信号を前記メイン側のＦＥＴのゲートに出力し当該ＦＥＴをオンオフさせ、前記電源オフ指示を受けたときには開放状態になるメイン用駆動制御回路と、
前記電源オン期間中には前記パルス信号に相補的なパルス信号を前記環流側のＦＥＴのゲートに出力し当該ＦＥＴをオンオフさせ、前記電源オフ指示を受けたときには開放状態になる環流用駆動制御回路とを有し、
前記立ち下がり時間制御回路の前記第２回路を有し、当該第２回路は、
前記電源オフ指示を受けてオン状態になることによって前記時定数回路の前記コンデンサを前記制御電源に接続し当該制御電源の電荷を前記コンデンサに供給する充電回路と、
出力側が前記環流側のＦＥＴのゲートに接続されるダイオードと、
前記ダイオードの入力側に接続され、制御電源の電圧を前記ダイオードを通して前記環流側のＦＥＴのゲートに印加する回路と、
出力端子が前記ダイオードの入力側に接続され、前記コンデンサの電位が基準電位未満である場合には出力レベルが低下することにより前記回路による前記環流側のＦＥＴへの電圧印加を停止させ前記環流側のＦＥＴをオフさせ、前記コンデンサの電位が前記基準電位に達したときには出力レベルが上昇することにより前記回路による前記環流側のＦＥＴへの電圧印加を開始させ前記環流側のＦＥＴをオンさせるコンパレータと
を有する請求項１記載の電源装置用制御回路。
【請求項４】
前記立ち下がり時間制御回路の前記第１回路における前記コンパレータの出力端子と前記ダイオードの入力側との間に、可変抵抗が直列接続されている請求項２記載の電源装置用制御回路。
【請求項５】
前記環流側駆動制御回路は、
前記パルス信号が入力する入力部と、前記環流側のＦＥＴのゲートに接続する出力部と、それら入力部と出力部間の導通を制御する制御電極とを有する第１スイッチ素子と、
当該第１スイッチ素子の前記制御電極に接続され、前記電源オン指示を受けてオン状態になって前記制御電極の電位を制御することにより前記第１スイッチ素子の前記入力部と前記出力部間を導通状態とし、前記電源オフ指示を受けてオフ状態となって前記第１スイッチ素子の前記入力部と前記出力部間の導通を遮断する第２スイッチ素子と、
前記スイッチ回路は、
入力部が前記制御電源に接続され、出力部が前記ダイオードの入力側に接続され、前記電源オフ指示を受けてオン状態になる第３スイッチ素子を有し、
前記充電回路は、
入力部が前記制御電源に接続し、出力部が前記時定数回路の前記コンデンサに接続され、前記電源オフ指示を受けてオン状態になる第４スイッチ素子を有し、
前記時定数回路の前記抵抗は、前記第４スイッチ素子と前記コンデンサとの間に直列接続されている請求項２記載の電源装置用制御回路。
【請求項６】
前記環流側駆動制御回路は、
前記パルス信号が入力する入力部と、前記環流側のＦＥＴのゲートに接続する出力部と、それら入力部と出力部間の導通を制御する制御電極とを有する第１スイッチ素子と、
当該第１スイッチ素子の前記制御電極に接続され、前記電源オン指示を受けてオン状態になって前記制御電極の電位を制御することにより前記第１スイッチ素子の前記入力部と前記出力部間を導通状態とし、前記電源オフ指示を受けてオフ状態となって前記第１スイッチ素子の前記入力部と前記出力部間の導通を遮断する第２スイッチ素子と、
前記充電回路は、
入力部が前記制御電源に接続し、出力部が前記時定数回路の前記コンデンサに接続され、前記電源オフ指示を受けてオン状態になる第４スイッチ素子を有し、
前記時定数回路の前記抵抗は、前記第４スイッチ素子と前記コンデンサとの間に直列接続されている請求項３記載の電源装置用制御回路。
【請求項７】
請求項１乃至請求項６の何れか一つに記載の電源装置用制御回路を備えている電源装置。
【請求項８】
メイン側のスイッチ素子と環流側のスイッチ素子を交互にオンオフし発生させた電圧を平滑コンデンサを含む平滑回路を通じ直流電圧として出力する電源装置の制御方法であって、
電源オフ指示を受けた以降に前記環流側のスイッチ素子を継続的にオンにして前記平滑コンデンサに蓄積されていた電荷を前記環流側のスイッチ素子を通して放電させる立ち下がり時間制御回路は、
前記電源オフ指示を受けて前記環流側のスイッチ素子をオンさせてからの経過時間が第１所定時間に達したときに、コンデンサと抵抗による時定数回路を利用して、前記環流側のスイッチ素子をオフさせるか、あるいは、
前記電源オフ指示を受けてからの経過時間が第２所定時間に達したときに、コンデンサと抵抗による時定数回路を利用して、前記環流側のスイッチ素子をオンさせる電源装置制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源装置用制御回路及び電源装置用制御方法に関し、特に、メイン側のスイッチ素子と環流側のスイッチ素子を交互にオンオフし発生させた電圧を平滑コンデンサを含む平滑回路を通じ直流電圧として出力する電源装置（コンバータも含む）用制御回路及び電源装置用制御方法に関する。
【背景技術】
【０００２】
複数の電圧種類を使用している装置の多くは、各電圧の起動開始の時間関係（順）、及びある電圧出力を起動してから次の電圧を起動する迄の間隔を専用回路により制御しているが、近年の低電圧化、電圧種類の増加に伴い、起動時間の制御に加えて電源が停止する際の時間関係（遮断順）、停止の間隔をも規定する必要性がでてきている。これらの規定によりシャットダウンのためシステムや装置の動作電源を遮断する時間が長くなる。
【０００３】
この様な事情に鑑みて、例えば一つのＡＣ−ＤＣコンバータに複数のＤＣ−ＤＣコンバータを組み合わせた分散型電源システム等への順序投入／遮断シーケンスに好適な下記の電源装置及び電源システムが示されている。
【０００４】
この電源装置及び電源システムにおいて投入とは逆順の順序遮断をする場合には、電源遮断が指示されると、電源装置３の遮断が開始され、電源装置３の出力電圧が十分低下したことを表すＰＬ信号３がハイとなると電源装置２の遮断が開始される。同様にＰＬ信号２がハイとなると電源装置１の遮断が開始され同様にＰＬ信号１がハイとなり、ＰＬ信号１〜３が全てハイになったことで電源シーケンス遮断が終了したことを認識する。
【０００５】
即ち、各電源装置にＰＬ信号を出力する手段を設け、これを利用したシーケンス回路により電源装置を規定の順で順次遮断することで、電源の遮断時に必要以上の待ち時間を設定する必要がなくなり、遮断時間の短縮を実現するものである（特許文献１参照）。
【０００６】
【特許文献１】特開２００１−１８４１４２号公報（第２〜３ページ）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら上記電源装置は、出力電圧の低下に要する時間そのものを短縮していないので電源装置（コンバータも含む）の数や、出力容量が大きい場合に遮断に要する時間が長くなるという課題がある。
【０００８】
ここで遮断に要する時間が長いということは、操作者の負担になり、必要時に緊急遮断できないことにも繋がり回避する必要がある。本発明の目的は上記課題を解決する電源装置用制御回路及び電源装置用制御方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の電源装置用制御回路は、
メイン側のスイッチ素子と環流側のスイッチ素子を交互にオンオフし発生させた電圧を平滑コンデンサを含む平滑回路を通じ直流電圧として出力する電源装置の制御回路であって、
電源オン指示を受けている電源オン期間中に前記メイン側と前記環流側の各スイッチ素子を交互にオンする駆動制御回路と、
電源オフ指示を受けた以降に前記環流側のスイッチ素子を継続的にオンにして前記平滑コンデンサに蓄積されていた電荷を前記環流側のスイッチ素子を通して放電させる立ち下がり時間制御回路と
を備え、
前記立ち下がり時間制御回路は、コンデンサと抵抗による時定数回路を有すると共に、前記電源オフ指示を受けて前記環流側のスイッチ素子をオンさせてからの経過時間が第１所定時間に達したときに、前記時定数回路を利用して、前記環流側のスイッチ素子をオフさせる第１回路と、前記電源オフ指示を受けてからの経過時間が第２所定時間に達したときに、前記時定数回路を利用して、前記環流側のスイッチ素子をオンさせる第２回路との何れか一方の回路を有している。
【００１０】
本発明の電源装置は、
上記本発明の電源装置用制御回路を備えている。
【００１７】
本発明の電源装置用制御方法は、
メイン側のスイッチ素子と環流側のスイッチ素子を交互にオンオフし発生させた電圧を平滑コンデンサを含む平滑回路を通じ直流電圧として出力する電源装置の制御方法であって、
電源オフ指示を受けた以降に前記環流側のスイッチ素子を継続的にオンにして前記平滑コンデンサに蓄積されていた電荷を前記環流側のスイッチ素子を通して放電させる立ち下がり時間制御回路は、
前記電源オフ指示を受けて前記環流側のスイッチ素子をオンさせてからの経過時間が第１所定時間に達したときに、コンデンサと抵抗による時定数回路を利用して、前記環流側のスイッチ素子をオフさせるか、あるいは、
前記電源オフ指示を受けてからの経過時間が第２所定時間に達したときに、コンデンサと抵抗による時定数回路を利用して、前記環流側のスイッチ素子をオンさせる。
【発明の効果】
【００２０】
本発明によれば、電源装置の出力端の容量負荷に蓄積された電荷を電源オフ時に強制的に放電するので、電源遮断時間を短縮できる。
また、既存の整流素子（スイッチ素子とインダクタ）を電源オフ時の放電用大型素子として使用しており、前記放電用の大型半導体素子の追加を必要とせず、大型半導体素子が高価でサイズの大きい部品であることを考えると、本発明により、電源装置の原価高やサイズ増を招くことなく電源遮断時間を短縮できる。
【発明を実施するための最良の形態】
【００２１】
次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。本発明の電源装置用制御回路は、スイッチ素子のＯＮ、ＯＦＦ動作を同期させて行うことで電圧を一定に保つ同期整流型電源装置（コンバータも含む）におけるメイン側スイッチ素子と還流側スイッチ素子を、電源停止時の放電用回路を形成するスイッチ素子として流用することで電源出力の電圧が無くなる迄の時間を制御する。
【００２２】
図１は、同期整流型の電源装置（コンバータも含む）と本発明の電源装置用制御回路の第１の実施例の構成を示すブロック図である。図１を参照すると、まず入力部１には直流電源１１を有し、入力部１の＋側がメイン側のスイッチ素子２のソース端子に接続され、このスイッチ素子２と還流側のスイッチ素子３のドレイン端子が互いに接続されている。更に平滑用インダクタ４にも接続され、この平滑用インダクタ４の他端が平滑コンデンサ５の＋側端子、並びに負荷抵抗Ｒ１に接続されている。尚、スイッチ素子２、３はＦＥＴ（電界効果型トランジスタ）であり、オン／オフを相補的に同期して行い平滑用インダクタ４を駆動するので三角波電圧を発生する。
【００２３】
負荷抵抗Ｒ１の他端、入力部１の−側、還流側のスイッチ素子３のソース端子、平滑コンデンサ５の−側端子、抵抗Ｒ２１の一端、抵抗Ｒ３１の一端がそれぞれＧＮＤへと接続され、更に抵抗Ｒ２１の他端、抵抗Ｒ３１の他端がそれぞれスイッチ素子２、３のゲートに接続される。
【００２４】
加えて、スイッチ素子３のゲートには、環流用駆動制御回路６の出力と立ち下がり時間制御回路８の出力が接続され、スイッチ素子２のゲートにはメイン用駆動制御回路６Ａの出力が接続されている。尚、メイン用駆動制御回路６Ａと環流用駆動制御回路６を合わせたものを駆動制御回路とする。
【００２５】
環流用駆動制御回路６について説明すると、スイッチ素子６１は、エミッタに制御部７のパルス＃端子からの信号を受け、コレクタがダイオード６５のアノード（入力）に接続され、ダイオード６５のカソード（出力）が環流用駆動制御回路６の出力端となってスイッチ素子３のゲートへ接続される。スイッチ素子６１のエミッタ−ベース間にはバイアス発生用の抵抗Ｒ６２が接続されている。
【００２６】
一方、スイッチ素子６１のベースはベース抵抗Ｒ６３を介してスイッチ素子６４のコレクタに接続され、スイッチ素子６４のベース、エミッタはそれぞれ制御部７のＯＮ／ＯＦＦ端子、ＧＮＤ（グランド）に接続されている。ここでスイッチ素子６１はＰＮＰ型トランジスタ等であり、スイッチ素子６４はＮＰＮ型トランジスタ等である。
【００２７】
立ち下がり時間制御回路８（第１の立ち下がり時間制御回路）は、出力にダイオード８８を備え、これの出力がスイッチ素子３のゲートへ接続されている。ダイオード８８のアノード（入力）には、抵抗Ｒ８２とスイッチ素子８０から成るスイッチ回路が接続されている。スイッチ素子８０のエミッタは制御電源のＶｃｃに接続され、コレクタは抵抗Ｒ８２を介してダイオード８８のアノードに接続され、ベースは制御部７のＯＮ／ＯＦＦ端子に接続されている。
【００２８】
立ち下がり時間制御回路８は時間設定のために、コンデンサ８６（制御用コンデンサ）とその充電回路とコンデンサ８６の出力電圧判定用のコンパレータ８５を含む。充電回路は直列接続され分圧する抵抗Ｒ８４と抵抗Ｒ８３、これに制御電源のＶｃｃを供給するスイッチ素子８１から成り、抵抗Ｒ８４に並列にコンデンサ８６が接続されている。抵抗Ｒ８４の他端やコンデンサ８６の他端はＧＮＤに接続され、スイッチ素子８１のエミッタ、コレクタ、ベースはそれぞれ前記Ｖｃｃ、抵抗Ｒ８３の他端、制御部７のＯＮ／ＯＦＦ端子に接続されている。
【００２９】
そしてダイオード８８のアノード（入力）にはコンパレータ８５の出力が接続されている。コンパレータ８５のマイナス側入力にコンデンサ８６の正側（高電位側）が接続され、プラス側入力には定電圧回路８９が接続され基準電圧Ｖｒｅｆが印可されている。尚、スイッチ素子８０、８１はそれぞれＰＮＰ型トランジスタ等である。
【００３０】
次にメイン用駆動制御回路６Ａは、回路構成は環流用駆動制御回路６と同様であるが、制御部７のパルス＃端子でなく、パルス端子に接続され、パルス端子の信号を導通／切断するスイッチ素子６１Ａのコレクタが出力され、スイッチ素子２のゲートに接続されている。
【００３１】
ここで、パルス端子の信号とパルス＃端子の信号は相補関係にある信号である。最もシンプルな例ではパルス＃端子の信号はパルス端子の信号を反転した信号である。
【００３２】
次に、本発明の第１の実施例の動作について、図１並びに図２を用いて説明する。まず、電源自体の動作としては制御部７のＯＮ／ＯＦＦ端子信号と同期してＯＮ時に電源を起動し、ＯＦＦ時に電源停止するものとし、ＯＮ時ＨＩＧＨ、ＯＦＦ時ＬＯＷレベルとする。
【００３３】
通常運用時、図２のＴ０時点、制御部７のＯＮ／ＯＦＦ端子がＨＩＧＨ状態である為、環流用駆動制御回路６のスイッチ素子６４はＯＮ状態となり、同様にスイッチ素子６１もＯＮ状態となっていて、制御部７のパルス＃端子とスイッチ素子３のゲート間は導通状態となる。
【００３４】
一方、スイッチ素子８０、８１はＴ０時点ではＯＦＦ状態となるため、コンパレータ８５のマイナス端子電圧Ｖ−は抵抗Ｒ８４でプルダウンされて、コンパレータ８５の出力端子はＯＰＥＮ状態となっている。即ち、ダイオード８８は駆動されていない。
【００３５】
ここで、コンパレータ８５の出力トランジスタ（図示せず）は例えば、オープンコレクタ出力でエミッタが直接或いは低抵抗を介しＧＮＤに接続されたトランジスタ等である。
【００３６】
従って、Ｔ１の直前までは制御部７のパルス＃端子信号が抵抗Ｒ３１を駆動し、スイッチ素子３のゲートを駆動する。メイン用駆動制御回路６Ａにおいても、この間は、制御部７のパルス端子とスイッチ素子２のゲート間は導通状態となる。
【００３７】
次に、図２のＴ１時点で、電源停止し制御部７のＯＮ／ＯＦＦ端子信号がＬＯＷレベルとなると、スイッチ素子６４がＯＦＦすることでスイッチ素子６１もＯＦＦ状態となる。一方、これと同時に、スイッチ素子８０、８１はＯＮするため、抵抗Ｒ８２を介してコンパレータ８５の出力端子が制御電源Ｖｃｃにプルアップされ、ダイオード８８を介してスイッチ素子３のゲートに電圧を印加することとなり、このゲート電圧ＶＧ３がＨＩＧＨとなりスイッチ素子３がＯＮ状態となる。
【００３８】
また、メイン用駆動制御回路６Ａにおいてもスイッチ素子６４相当のスイッチ素子（図示せず）がＯＦＦすることでスイッチ素子６１ＡもＯＦＦ状態となり、スイッチ素子２のゲート電圧ＶＧ２がＬＯＷになりスイッチ素子２がＯＦＦ状態となる。
【００３９】
スイッチ素子２がＯＦＦしスイッチ素子３がＯＮになることで、それまでに出力端の容量負荷（平滑コンデンサ５や電源装置の負荷側の容量素子）に蓄積されていた電荷が、平滑用インダクタ４やスイッチ素子３自体の導通抵抗、更にはパターン配線の抵抗値にて規定される傾きにて放電され出力電圧（Ｖｏｕｔ）が低下していく。
【００４０】
また、コンパレータ８５のマイナス端子電圧Ｖ−は、スイッチ素子８１を介して抵抗Ｒ８３、抵抗Ｒ８４、コンデンサ８６で規定される時定数にて上昇し、コンパレータ８５のプラス端子Ｖ＋が基準電圧Ｖｒｅｆに達するＴ２の時点でコンパレータ８５の出力端子は反転してＬＯＷレベルとなり、スイッチ素子３がＯＦＦ状態となって出力端の容量負荷への蓄積電荷の放電動作が終了する。
【００４１】
本発明の第１の実施例によれば、電源装置の出力端の容量負荷に蓄積された電荷を電源オフ時に強制的に放電するので、電源遮断時間を短縮できる。
また、既存の整流素子（スイッチ素子とインダクタ）を電源オフ時の放電用大型素子として使用しており、前記放電用の大型半導体素子の追加を必要としないので電源装置の原価高やサイズ増を招くことなく電源遮断時間を短縮できる。
【００４２】
次に本発明の第２の実施例について図面を参照し説明する。図３は本発明の電源装置用制御回路の第２の実施例の構成を含むブロック図であり、図１のコンパレータ８５の出力端子とダイオード８８の間に可変抵抗Ｒ８７を挿入するもので、可変抵抗Ｒ８７と抵抗Ｒ３１との抵抗分圧により、スイッチ素子３のゲート印加電圧を調整し、スイッチ素子３の導通抵抗値を変えることで、出力端の容量負荷の電荷の放電を行う速度を調整する。
【００４３】
可変抵抗Ｒ８７は抵抗値を変えることができ、可変抵抗Ｒ８７の値に応じて、抵抗Ｒ８３、Ｒ８４、コンデンサ８６による時定数も調整し、Ｔ２時間を変えることで立ち下がり時間を自由に設定できるものである。
【００４４】
図４は、第２の実施例の動作を示したタイムチャートであり、可変抵抗Ｒ８７の調整により放電時のゲート電圧ＶＧ３が調整され、また、前記時定数の調整によりＴ１〜Ｔ２の期間を第１の実施例に較べ長くした例である。
【００４５】
本発明の第２の実施例によれば、スイッチ素子３を継続してオンにする際のゲート電圧に制限がある（例えば、ソースドレイン間の電流容量制限から決められる使用上の制限）等がある場合にも、スイッチ素子３を継続してオンにする際のゲート電圧を低くするよう調整できるので既存の整流素子（スイッチ素子２、３と平滑用インダクタ４）を電源オフ時の放電用大型素子として使用でき前記第１の実施例と同様の効果をもたらす。
【００４６】
次に本発明の第３の実施例について図面を参照し説明する。図５は本発明の電源装置用制御回路の第３の実施例の構成を含むブロック図であり、前記第１の実施例の立ち下がり時間制御回路８を立ち下がり時間制御回路８Ａ（第２の立ち下がり時間制御回路）にしたものである。図１のスイッチ素子８０を削除した上で抵抗Ｒ８２へ制御電源ＶＣＣを直結し、更にコンパレータ８５への入力をプラス、マイナス逆にしたものである。
【００４７】
図６のタイムチャートを参照し本実施例の動作を説明する。通常、コンパレータ８５の出力端子はＬＯＷレベルとなっている（例えば、コンパレータ８５の出力トランジスタが導通し、これを通じて出力端子がグランドに低抵抗で或いは直結で接続された状態になっている）。
【００４８】
制御部７からのＯＦＦ信号によりスイッチ素子８１がＯＮしてコンパレータ８５のプラス端子電圧Ｖ＋が上昇し、基準電圧Ｖｒｅｆに達するＴ２の時点にてコンパレータ８５の出力がＨＩＧＨとなってダイオード８８が順方向に駆動され、ＶＧ３がＨＩＧＨとなりスイッチ素子３がＯＮする。またＶＧ２はＴ１の時点でＬＯＷとなり、スイッチ素子２がＯＦＦしているので、Ｔ２で出力端の容量負荷に蓄積された電荷の放電が開始され出力電圧（Ｖｏｕｔ）が立ち下がっていく。
【００４９】
従って前記蓄積電荷の放電を開始するまでの時間が調整でき、電源がＯＦＦしてから立ち下がり始めるまでの時間を規定したい場合に有効となる。即ち、電源のＯＦＦ時に出力電圧を高速に立ち下げたい対象の電源装置が、電源ＯＦＦ指示から所定時間出力電圧レベルを保持してからオフにする必要がある電源装置の場合に本実施例が適用できる。
【００５０】
これにより対象の電源装置が前記のタイプでも、前記第１の実施例と同様の効果をもたらす。
【図面の簡単な説明】
【００５１】
【図１】同期整流型の電源装置（コンバータも含む）と本発明の電源装置用制御回路の第１の実施例の構成を示すブロック図である。
【図２】本発明の第１の実施例の動作を示したタイムチャートである。
【図３】本発明の電源装置用制御回路の第２の実施例の構成を含むブロック図である。
【図４】本発明の第２の実施例の動作を示したタイムチャートである。
【図５】本発明の電源装置用制御回路の第３の実施例の構成を含むブロック図である。
【図６】本発明の第３の実施例の動作を示したタイムチャートである。
【符号の説明】
【００５２】
１    入力部
１１    直流電源
２、３    スイッチ素子
４    平滑用インダクタ
５    平滑コンデンサ
６    環流用駆動制御回路
６１、６１Ａ、６４    スイッチ素子
６５    ダイオード
６Ａ    メイン用駆動制御回路
７    制御部
８、８Ａ    立ち下がり時間制御回路
８０、８１    スイッチ素子
８５    コンパレータ
８６    コンデンサ
８８    ダイオード
８９    定電圧回路
Ｒ１    負荷抵抗
Ｒ２１、Ｒ３１、Ｒ６２、Ｒ８２、Ｒ８３、Ｒ８４    抵抗
Ｒ６３    ベース抵抗
Ｒ８７    可変抵抗
【図１】
0004757823.tif 000002
【図２】
0004757823.tif 000003
【図３】
0004757823.tif 000004
【図４】
0004757823.tif 000005
【図５】
0004757823.tif 000006
【図６】
0004757823.tif 000007