(57)【特許請求の範囲】
【請求項１】
半導体基板の表面に形成された、表面側の第１導電型領域（１７）とその直下の第２導電型領域（１５ａ，１５ｂ）とで構成されるフォトダイオードと、前記表面側の第１導電型領域（１７）の近傍に設けられる第２導電型の垂直転送領域（１９）と、この垂直転送領域の下側に前記半導体基板の深さ方向の異なる位置に配置される複数の第１導電型の画素間分離領域（２０，３０，３２）と、この画素間分離領域の下側に設けられる、少なくとも一層の第１導電型層からなるオーバーフローバリア領域（１２，１３）と、を有する固体撮像素子の製造方法であって、
前記半導体基板内に前記オーバーフローバリア領域（１２，１３）を形成する第１の工程と、
前記第１導電型の画素間分離領域（２０，３０，３２）を形成するために、第１導電型不純物イオンを前記半導体基板に注入する第２の工程と、を含み、
前記第２の工程は、
前記半導体基板の深い位置にある、前記画素間分離領域としての第１導電型領域（３０，３２）を形成するために、チャネリングが生じにくい方向から不純物イオンを注入する工程と、
前記半導体基板の浅い位置にある、前記画素間分離領域としての第１導電型領域（２０）を形成するために、チャネリングが生じ易い方向から不純物イオンを注入する工程と、
を有することを特徴とする固体撮像素子の製造方法。
【請求項２】
請求項１記載の固体撮像素子の製造方法であって、
前記半導体基板の表面は（１００）結晶面であり、かつ、前記第２の工程では、前記半導体基板の浅い位置にある、前記画素間分離領域としての第１導電型領域（２０）を形成するために、第１導電型不純物イオンを、前記半導体基板の表面の法線に対して０度の角度からイオン注入することを特徴とする固体撮像素子の製造方法。
【請求項３】
請求項２記載の固体撮像素子の製造方法であって、
前記第１の工程において、前記第１導電型のオーバーフローバリア領域（１２，１３）を形成するために、第１導電型不純物イオンを、前記半導体基板の表面の法線に対して所定角度だけ傾けた方向からイオン注入することを特徴とする固体撮像素子の製造方法。
【請求項４】
請求項１または請求項２記載の固体撮像素子の製造方法であって、
前記オーバーフローバリア領域（１２，１３）の中心が、前記半導体基板の表面から３μｍ以上深い位置にあることを特徴とする固体撮像素子の製造方法。
【請求項５】
請求項１〜請求項４のいずれか１項記載の固体撮像素子の製造方法であって、
前記半導体基板は、エピタキシャル基板（１００）と、このエピタキシャル基板上のエピタキシャル層（４０）で構成されており、まず、前記エピタキシャル基板（１００）内に、前記半導体基板の深い位置にある、前記画素間分離領域としての第１導電型領域（３０，３２）を形成し、この後、前記エピタキシャル層（４０）を形成し、そのエピタキシャル層（４０）内に、前記半導体基板の浅い位置にある、前記画素間分離領域としての第１導電型領域（２０）を形成することを特徴とする固体撮像素子の製造方法。
【請求項６】
請求項１〜請求項５のいずれか１項記載の固体撮像素子の製造方法であって、
前記第１導電型のオーバーフローバリア領域（１２，１３）は、上層の低不純物濃度の第１のオーバーフローバリア領域（１３）と、この第１のオーバーフローバリア領域よりも高い不純物濃度の、下層の第２のオーバーフローバリア領域（１２）と、を含む多層構造を有し、かつ、前記第１および第２のオーバーフローバリア領域は、チャネリングが生じにくい方向からのイオン注入によって形成されることを特徴とする固体撮像素子の製造方法。
【請求項７】
請求項１〜請求項６のいずれか１項記載の固体撮像素子の製造方法であって、
前記フォトダイオードを構成する前記第２導電型領域は、不純物濃度が異なる複数の層（１５ａ，１５ｂ）から構成されることを特徴とする固体撮像素子の製造方法。
【請求項８】
請求項１〜請求項７のいずれか１項記載の固体撮像素子の製造方法によって製造された、縦型オーバーフロードレイン構造の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の製造方法に関し、特に、縦型オーバーフロードレイン構造を有する固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
デジタルカメラ用固体撮像素子として、ＣＣＤ型固体撮像素子やＭＯＳ型固体撮像素子が普及している。いずれも、光検出素子はフォトダイオードで構成される。フォトダイオードは、入射した光の量に応じて電荷を発生する。光電変換された一方のキャリア（通常は電子）はＣＣＤやＭＯＳ回路からなる垂直転送経路を介して読み出される。
【０００３】
また、撮影を開始する際には、フォトダイオードの蓄積電荷を空にすることが望ましい。固体撮像素子の構造として、全画素同時に蓄積電荷を空にすることが可能な縦型オーバーフロードレイン構造が知られている。
【０００４】
この縦型オーバーフロー構造では、半導体基板の深さ方向にｎｐｎ構造が形成されており、基板バイアスを印加することによって中間のｐ型層が形成するポテンシャルバリアを消滅させると、全画素同時に蓄積電荷をクリアすることが可能である（基板抜きシャッタ機能）。
【０００５】
また、基板に印加するバイアス電圧を変化させると、ポテンシャルバリアの高さを変えることができる。したがって、ポテンシャルバリアの高さを変えることで、フォトダイオードの飽和電荷量を変えることもできる。
【０００６】
強い光が入射すると、フォトダイオードには、飽和電荷量以上の過剰電荷が発生する。この過剰電荷が、隣接するフォトダイオードや垂直転送経路等に洩れ込むと、撮像した画像の画質が損なわれる。そこで、基板抜きシャッタ構造を用い、ポテンシャルバリアが残るように基板バイアスを印加すると、過剰電荷のみを基板に抜き去るオーバーフロードレインが実現される。飽和量以上の過剰電荷を基板に掃き出すことによって画素間ブルーミング（一部の画素の余剰電荷が他の画素に流れ込んだ結果、その画素が電気的に飽和して画面が白く抜ける現象）を抑制することができる。
【０００７】
なお、本発明の出願人は、先に、縦型オーバーフロードレイン構造の固体撮像素子に関し、フォトダイオード毎の飽和電荷量のばらつきを抑制するために、オーバーフローバリアを、濃度の異なる２層のｐ型層で構成した構造を提案している（特許文献１参照）。
【０００８】
また、近年、固体撮像素子の製造に際し、半導体基板の浅い位置に制御性よく不純物層を形成するために、斜めイオン注入が用いられている（例えば、特許文献２参照）。
【特許文献１】特開２００４−２２８１４０号公報
【特許文献２】特開平１１−４０７９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
近年、固体撮像素子の微細化がさらに進展し、この結果、受光部（フォトダイオード）のサイズが縮小する（すなわち、受光部と垂直転送領域の面積比率が小さくなる）傾向にある。この結果、強い光が入射すると、一つの画素はすぐに飽和してしまうことになり、以前に増して、画素間ブルーミングが生じやすくなっている。
【００１０】
オーバーフロードレインを用いて画素間ブルーミングを抑制するためには、基板掃き出し電圧を上昇させて過剰電荷を引き抜く能力を向上させる必要がある。しかし、画素サイズの縮小によって一つの画素に蓄積できる電荷量が減っているところに、さらに基板掃き出し電圧を上昇させたのでは、逆に、必要な取り扱い電荷量（必要飽和電荷量）を確保することがむずかしくなる。
【００１１】
ここで、基板掃き出し電圧を上げずに画素間ブルーミングを抑制するためには、画素と画素の間に設けられる画素間分離領域（画素と垂直転送ゲートとの間のチャネルリークを阻止するチャネルストッパとしての機能も持つ）の不純物濃度を高め、これによって、間接的に受光部の電位ポテンシャルを深くして電荷蓄積量を増やし、かつ、電荷のリークパスの形成を阻止する機能を高める必要がある。しかし、画素間分離領域の不純物濃度を高めると、後の工程において高温処理（例えば、ゲート酸化のための高温処理）がなされると、その画素間分離領域が横方向に広がり、これによって、受光領域の面積が狭くなるという問題が生じる。受光領域の面積が縮小されると、一つの画素における飽和電荷量が減少し、必要なダイナミックレンジを確保しにくくなる。
【００１２】
また、赤外光のように長波長の光を受光する場合には、基板の深い位置においてキャリアが生成されるため、これに対応して、複数の画素間分離領域を、基板の深さ方向の異なる位置に多層的に配置し、基板の深い位置に生成されたキャリアを受光部に効果的に取り込めるようにし、また、基板の深い位置における画素間の電荷リークを防止する必要がある。しかし、このように、基板の深い位置に複数の多層的な画素間分離領域を形成すると、その後の熱処理によって、それらの画素間分離領域の各々が横方向に広がるため、上記の場合と同様に、受光領域の面積の縮小につながる。
【００１３】
本発明は、このような考察に基づいてなされたものであり、微細化が進む固体撮像素子において、基板掃き出し電圧を上昇させることなく、かつ、画素間分離領域の横方向への拡大を抑制して受光領域の必要な面積を確保しつつ、画素間ブルーミングを効果的に低減することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の固体撮像素子の製造方法は、半導体基板の表面に形成された、表面側の第１導電型領域とその直下の第２導電型領域とで構成されるフォトダイオードと、前記表面側の第１導電型領域の近傍に設けられる第２導電型の垂直転送領域と、この垂直転送領域の下側に前記半導体基板の深さ方向の異なる位置に配置される複数の第１導電型の画素間分離領域（２０，３０，３２）と、この画素間分離領域の下側に設けられる、少なくとも一層の第１導電型層からなるオーバーフローバリア領域（１２，１３）と、を有する固体撮像素子の製造方法であって、
前記半導体基板内に前記オーバーフローバリア領域を形成する第１の工程と、
前記第１導電型の画素間分離領域（２０，３０，３２）を形成するために、第１導電型不純物イオンを前記半導体基板に注入する第２の工程と、を含み、
前記第２の工程は、
前記半導体基板の深い位置にある、前記画素間分離領域としての第１導電型領域（３０，３２）を形成するために、チャネリングが生じにくい方向から不純物イオンを注入する工程と、
前記半導体基板の浅い位置にある、前記画素間分離領域としての第１導電型領域（２０）を形成するために、チャネリングが生じ易い方向から不純物イオンを注入する工程と、
を有する。
【００１５】
本製造方法は、オーバーフローバリア領域の上側に設けられる画素間分離領域を、チャネリングが生じ易い方向（以下、チャネリング方向という）からのイオン注入によって形成するものである。半導体基板にイオン注入される不純物イオンは一般的に、基板を構成する材料の原子（ターゲット原子）との間に働く反発力によって運動方向を少しずつ曲げられながら、周期的な波動飛跡を描く。このとき、入射される不純物イオンがターゲット原子と大きな衝突をすること無しに進んでいく現象がチャネリングであり、チャネリングは、ターゲット原子の原子間隔等に大きく依存し、したがって、不純物イオンの注入方向に大きく依存する（その他、ターゲット原子の熱振動状態、注入中に発生する照射線ダメージ等もチャネリングに影響を与える）。チャネリング方向にイオンを注入すれば、低い打ち込みエネルギーにより基板の深い位置までドーピングが可能となる。先に述べたように、固体撮像素子の微細化により、画素間分離領域の横方向のサイズは縮小（シュリンク）する。その一方、半導体基板の深さ方向（縦方向）については、斜め入射光についても効率的に光電変換して必要な電荷量を確保する観点、あるいは、長波長の入射光（赤外光等）に対する感度確保の観点から、半導体基板のかなり深い位置にも画素間分離領域を構成する不純物層を設ける傾向にあり、したがって、半導体基板の深さ方向（縦方向）のスケールダウンは、横方向に比べて、それほど進展しないといえる。つまり、画素間分離領域の横方向のスケールダウンは急激に進み、縦方向のスケールダウンはそれほど進まないのであり、本発明はこの横と縦のスケールダウンの度合いの差異に着目し、半導体基板の浅い位置と深い位置とで、使用するイオン注入方法を使い分けることとした。
通常、半導体基板の表面は結晶欠陥の少ない（１００）等価面が使用され、（１００）面のチャネリング方向はその法線（表面に垂直な線）に平行な方向（つまり＜１００＞軸方向）であるから、一般に、半導体基板の（１００）面に対して、垂直な方向からイオン注入することになる。斜めイオン注入を使用せずに垂直な方向からのイオン注入を行うことによって、不純物イオンは横方向に広がることなく、イオン打ち込みのマスク寸法によって正確に制御されて基板内に導入される。また、先に述べたとおり、チャネリング方向に不純物イオンを注入するため、低い打ち込みエネルギーにより基板の的深い位置までドーピングが可能であり、したがって、基板の深さ方向に沿って縦長の濃度プロファイルをもつ厚みのある不純物層（あるいは、基板の深い位置に配置される不純物層）の形成も容易に実現できる。このように、垂直打ち込みと、チャネリング方向からの打ち込みの各々の利点の相乗効果によって、横方向に拡大せず、かつ、深さ（縦）方向には厚みがある（あるいは、基板の深い位置に配置される）画素間分離領域を、容易に形成することが可能となる。したがって、微細化が進む固体撮像素子において、基板掃き出し電圧を上昇させることなく、かつ、画素間分離領域の横方向への拡大を抑制して受光領域の必要な面積を確保しつつ、画素間ブルーミングを効果的に低減することが可能となる。
本製造方法は、画素間分離領域が、半導体基板の深さ方向に沿って多層的に配置される複数の第１導電型領域からなる構造を採用するものである。これらの第１導電型領域は、斜め入射光により生じた少数キャリアをオーバーフロードレインに掃き出すことなく基板の表面側に押し戻して必要な電荷量を確保するのを助ける役目をし、また、長波長の入射光（近赤外光等）によって基板の深い位置において生じる電荷の移動を素子して画素間ブルーミングを防止する働きをする。
半導体基板の深い位置にある第１導電型領域（３０，３２）は、オーバーフロードレインのポテンシャルプロファイルの形状に与える影響が大きく、その形成位置や厚みは精度よく制御される必要がある。したがって、斜めイオン打ち込みを利用して、チャネリングを抑制して形成位置や厚みを高精度に制御する。また、基板の浅い位置にある第１導電型領域（２０）については、画素間の電荷リークを防止するために、基板の深さ方向に沿って縦長の濃度プロファイルをもつ厚みのある不純物層とするのが望ましいため、意図的にチャネリング方向からのイオン注入を実施する。
【００１６】
また、本発明の固体撮像素子の製造方法の一態様では、前記半導体基板の表面は（１００）結晶面であり、かつ、前記第２の工程では、前記画素間分離領域を形成するために、第１導電型不純物イオンを、前記半導体基板の表面の法線に対して０度の角度からイオン注入する。
【００１７】
基板表面が結晶欠陥が少ない（１００）等価面であり、イオン注入の方向がその面に垂直な＜１００＞軸方向である点を明確化したものである。斜めイオン注入を使用せずに垂直な方向からのイオン注入を行うことによって、不純物イオンは横方向に広がることなく、イオン打ち込みのマスク寸法によって正確に制御されて基板内に導入され、また、基板の深さ方向に沿って縦長の濃度プロファイルをもつ厚みのある不純物層（あるいは、基板の深い位置に配置される不純物層）の形成も容易となる。
【００１８】
また、本発明の固体撮像素子の製造方法の他の態様では、前記第１の工程において、前記第１導電型のオーバーフローバリア領域を形成するために、第１導電型不純物イオンを、前記半導体基板の表面の法線に対して所定角度だけ傾けた方向からイオン注入する。
【００１９】
上記のとおり、画素間分離領域は垂直な方向からのイオン注入により形成し、その一方で、オーバーフローバリア層は、ポテンシャルプロファイルの形状に与える影響が大きく、その形成位置や厚みは精度よく制御される必要があることから、斜めイオン打ち込みを利用して、チャネリングを抑制して形成位置や厚みを高精度に制御するものである。
【００２０】
また、本発明の固体撮像素子の製造方法の他の態様では、前記オーバーフローバリア領域の中心が、前記半導体基板の表面から３μｍ以上深い位置にある。
【００２１】
これにより、画素間分離領域の横方向への拡大を抑制して受光領域の必要な面積を確保しつつ、画素間ブルーミングを効果的に低減するという効果に加えて、さらに、長波長の入射光（近赤外光）に対する感度も確保することが可能となる。
【００２２】
また、本発明の固体撮像素子の製造方法の他の態様では、前記半導体基板は、エピタキシャル基板と、このエピタキシャル基板上のエピタキシャル層で構成されており、まず、前記エピタキシャル基板内に、前記半導体基板の深い位置にある、前記画素間分離領域としての第１導電型領域を形成し、この後、前記エピタキシャル層を形成し、そのエピタキシャル層内に、前記半導体基板の浅い位置にある、前記画素間分離領域としての第１導電型領域を形成する。
【００２３】
半導体基板の深さ方向の厚みを確保するために、エピタキシャル基板上にエピタキシャル層を積層する構成を採用するものである。下地のエピタキシャル基板には、斜めイオン注入により、半導体基板の深い位置にある画素間分離領域を位置および層の厚みの制御性よく形成する。また、上層のエピタキシャル層には、半導体基板の浅い位置にある画素間分離領域を、垂直な方向からのイオン注入により形成し、エピタキシャル層の厚みを十分に利用した、深さ方向に十分な厚みのある画素間分離領域を得る。これにより、位置や層の厚みの制御精度が高い、深い位置にある画素間分離領域と、深さ方向に十分な厚みのある表面側の画素間分離領域と、を効率的に形成することができる。
【００２４】
また、本発明の固体撮像素子の製造方法の他の態様では、前記第１導電型のオーバーフローバリア領域は、上層の低不純物濃度の第１のオーバーフローバリア領域と、この第１のオーバーフローバリア領域よりも高い不純物濃度の、下層の第２のオーバーフローバリア領域と、を含む多層構造を有し、かつ、前記第１および第２のオーバーフローバリア領域は、チャネリングが生じにくい方向からのイオン注入によって形成される。
【００２５】
不純物濃度が異なる多層のオーバーフローバリア構造を採用することにより、基板掃き出し電圧の変化に対するポテンシャルバリアの高さの変動を抑制でき、したがって、フォトダイオードの各々における飽和電荷量のばらつきを抑制することが可能となる。また、この多層のオーバーフローバリア層は、ポテンシャルプロファイルの形状に与える影響が大きく、その形成位置や厚みは精度よく制御される必要があることから、斜めイオン打ち込みを利用して、チャネリングを抑制して形成位置や厚みを高精度に制御するものである。
【００２６】
また、前記フォトダイオードを構成する前記第２導電型領域は、不純物濃度が異なる複数の層から構成される。
【００２７】
これにより、長波長の入射光に対するフォトダイオードの感度を向上させることができる。これに対応して、画素間分離領域も基板の深さ方向に厚みをもって形成されているため、画素間の電荷リークの心配が生じない。
【００２８】
また、本発明の固体撮像素子は、本発明の個体撮像素子の製造方法によって製造された、縦型オーバーフロードレイン構造の固体撮像素子である。
【００２９】
これにより、基板掃き出し電圧を上昇させることなく受光領域の必要な面積を確保することができ、画素間ブルーミングを効果的に低減でき、また、長波長感度も良好な、微細化された個体撮像素子を得ることができる。
【発明の効果】
【００３４】
本発明の固体撮像素子の製造方法では、横方向のスケールダウンと、縦方向のスケールダウンの度合いの相違に着目し、横方向の寸法精度が厳しく、その一方で、長波長感度の確保等を目的として縦方向の設計寸法には余裕がある場合に、画素間分離領域を形成するために、チャネリングが生じ易い方向からの意図的なイオン注入を実施する。これによって、横広がりが少なく、縦方向には十分な厚みをもつ画素間分離領域を効率的に形成することができる。
【００３５】
したがって、長波長域にも高い感度を確保しつつ、画素サイズ（画素面積）が（画素間分離領域の横方向への拡大によって）強制的に縮小されるのを防止し、また、画素間の電荷のリークを確実に防止して画素間ブルーミングを防止することができる。
【００３６】
特に、画素間分離領域を、基板の深さ方向における異なる位置に配置される複数の多層的な不純物層によって構成することによって、特に、長波長域の光が入射した場合に生じる深い位置におけるキャリアの有効利用と、その深い位置における画素間の電荷リークの確実な防止（画素間ブルーミングの防止）とを同時に達成することができる。
【００３７】
また、多層的な複数の不純物層によって画素間分離領域を形成する場合に、基板の裏面に近い側の画素間分離領域は、オーバーフロードレインのポテンシャルプロファイル形状に大きく影響することを考慮し、斜めイオン注入により位置や厚みの精度を高めて形成し、一方、表面側の画素間分離領域は、垂直方向のイオン注入によって深さ方向に十分な厚みのあるものを形成することによって、オーバーフロードレインの基板シャッタ機能やブルーミング抑制機能を最大限に活かしつつ、長波長の光を受光した場合でも画素間の電荷リークを確実に防止することもできる。
【００３８】
また、長波長の光を受光する際の十分な半導体の厚みを確保するために、エピタキシャル基板上にエピタキシャル層を積層し、かつ、エピタキシャル基板とエピタキシャル層の各々に、画素間分離領域を設ける（エピタキシャル基板中には斜めイオン注入を実施、エピタキシャル層には垂直イオン注入を実施）ことによって、固体撮像素子の長波長光に対する感度を確保、オーバーフロードレインの無理のない利用ならびに画素間ブルーミングの確実な防止を実施することが可能となる。
【００３９】
また、半導体基板の下側に設けられるオーバーフローバリア層を形成する場合には、意図的に斜めイオン注入を実施して、そのバリア層の位置と厚みを高精度に制御することによって、オーバーフロードレインのポテンシャルの形状等を高精度に制御することが可能となる。
【００４０】
また、オーバーフローバリア層を、不純物濃度が異なる複数の層からなる多層構造とすることによって、受光部の飽和電荷量のばらつきを効果的に抑制することができる。このように、オーバーフローバリア層は斜めイオン注入により形成し、所定の画素間分離層は垂直方向からのイオン注入により形成するというふうに、形成する不純物層の性質や役割に応じて、イオン注入の方向を使い分けることによって、微細で、長波長の光にも感度をもち、基板掃き出し電圧も適正に維持でき、かつ、画素間ブルーミングも確実に防止することが可能な固体撮像素子を効率的に製造することが可能となる。
【００４１】
本発明によって、基板掃き出し電圧を上昇させることなく受光領域の必要な面積を確保することができ、画素間ブルーミングを効果的に低減でき、また、長波長感度も良好な、微細化された個体撮像素子を得ることができる。
【発明を実施するための最良の形態】
【００４２】
次に、本発明の実施形態について図面を参照して説明する。
（第１の実施形態）
【００４３】
図１は、本発明の固体撮像素子の一例における、基板表面の構成を概略的に示す平面図である。
【００４４】
図示されるように、半導体基板の表面に、多数個のフォトダイオード（受光部，画素部）１が、一定のピッチＰｈおよびＰｖで複数列、複数行に配列されている。図１では簡略化して描いているが、実際の素子においては、一行、一列内のフォトダイオード数は、数百〜数千となる。フォトダイオード１は、受光した光量に応じた量の電荷を蓄積する。
【００４５】
奇数列のフォトダイオード１に対し、偶数列のフォトダイオード１は各列内のフォトダイオードのピッチＰｖの約１／２ずれるように、また、奇数行のフォトダイオード１に対し偶数行のフォトダイオード１は各行内のフォトダイオードのピッチＰｈの約１／２ずれるように配置されており、画素ずらし配列（ハニカム配列）となっている。一列のフォトダイオード列は、奇数行又は偶数行のフォトダイオード１のみを含み、一行のフォトダイオード列は、奇数列又は偶数列のフォトダイオード１のみを含む。
【００４６】
複数の垂直転送領域２は、隣接するフォトダイオード列間の半導体基板表面に形成され、図１の左側のフォトダイオード１と結合され、蛇行しつつ列方向に延在している。複数の分離領域３は、垂直転送領域２とフォトダイオード１とを各列間で分離するように、蛇行しつつ列方向に延在している。なお、フォトダイオードの配列は上記に限らず、正方格子状であってもよい。
【００４７】
図２は、図１に示すＡ−Ａ’線に沿った、フォトダイオード１近傍の基板厚さ方向の概略的な断面図である。図２において、基板の表面上には、遮光膜やマイクロレンズ等が構成されている。
【００４８】
半導体基板１１はｎ−型シリコンで形成されており、不純物濃度は、例えば６．０×１０１４ｃｍ−３である。半導体基板１１には、オーバーフロードレイン端子Ｔを通じて基板掃き出し電圧Ｖｓｕｂが印加される。
【００４９】
半導体基板１１中に、ｐ型領域である第１のオーバーフローバリア領域（以下、単に、バリア領域という場合がある）１２が形成されている。第１のバリア領域１２は、例えば、Ｂ（ボロン）等のｐ型不純物をドーズ量２．０×１０１１〜５．０×１０１１ｃｍ−２、打ち込みエネルギー１．５〜２．５ＭｅＶでイオン注入することで形成される。第１のバリア領域１２の直上に、第１のバリア領域１２よりも低い不純物濃度に設定されたｐ型領域である第２のバリア領域１３が形成されている。第２のバリア領域１３は、例えば、Ｂ等のｐ型不純物をドーズ量１．０×１０１１〜３．０×１０１１ｃｍ−２、打ち込みエネルギー１．０〜２．０ＭｅＶで、斜めイオン注入すること（チャネリングが生じにくい方向からイオン注入すること：この点は後述）によって形成される。
【００５０】
第１のバリア領域１２および第２のバリア領域１３は、フォトダイオード１に蓄積できる電荷量を定めるポテンシャルバリアを形成する。後に図８を参照して説明するように、基板電圧を正に増加させると、ポテンシャルバリアの高さは低下する。ポテンシャルバリアの高さが低下すると、フォトダイオードの飽和電荷量は減少する。
【００５１】
フォトダイオードに強い光が入射すると、飽和電荷量以上の余剰電荷が発生する。この余剰電荷が他のフォトダイオード等に漏れ込むと、画素の白飛び（ブルーミング）が発生して画質を損ねる。そこで、基板掃き出し電圧Ｖｓｕｂを適切に設定してポテンシャルバリアの高さを調整することにより、発生した余剰電荷がポテンシャルバリアを越え、ｎ型基板１１側に掃き捨てられるようにすることができる（縦型オーバーフロードレイン構造）。これによって、ブルーミングを抑制できる。
【００５２】
フォトダイオードごとに印加される基板電圧がばらつくと、各フォトダイオードの飽和電荷量もばらついてしまう。飽和電荷量が所望の値より小さくなりダイナミックレンジが減少したり、不要な電荷が基板に掃き捨てられずに他のフォトダイオード等に漏れ込み、ブルーミングが発生したりする等の不具合を生じる。
【００５３】
したがって、基板電圧が変動した場合でも、フォトダイオードの飽和電荷量は大きく変動しないことが望ましい。後に図８、図９を参照して説明するように、本実施形態では第２のバリア領域１３を第１のバリア領域１２に加えて形成することにより、基板電圧の変動に伴うフォトダイオードの飽和電荷量の急激な変動を抑制できる。
【００５４】
第２のバリア領域１３の上に存在するｎ−型領域１１ａは、半導体基板のｎ−型領域である。ｎ−型領域１１ａ中に、ｎ型領域１５（１５ａ，１５ｂ）が形成されている。フォトダイオードが、ｎ型領域１５（１５ａ，１５ｂ）およびｎ−型領域１１ａと、ｐ型領域である第１および第２のバリア領域とを含んで形成される。また、フォトダイオードの電荷蓄積領域が、ｎ型領域１５（１５ａ，１５ｂ）とｎ−型領域１１ａとを含んで形成される。ｎ型領域１５（１５ａ，１５ｂ）は、例えば、Ｐ（リン）、Ａｓ（砒素）等のｎ型不純物をドーズ量１．０×１０１２〜３．０×１０１２ｃｍ−２、打ち込みエネルギー２００〜７００ＫｅＶ程度でイオン注入することで形成される。
【００５５】
ここで、フォトダイオードを構成するｎ型領域を上層の高濃度の領域１５ａと、下層の低濃度の領域１５ｂに分けて多層構造としているのは、長波長の光に対する受光感度を確保するためである。
【００５６】
なお、ｎ型領域１５（１５ａ，１５ｂ）の表面部には、高濃度の表面ｐ＋型領域１７が形成され、ｎ型領域１５（１５ａ，１５ｂ）を埋め込んでいる。ｎ型領域１５（１５ａ，１５ｂ）が基板表面から離れ、表面の影響が減少する。表面ｐ＋型領域１７は、例えば、Ｂ（ボロン）等のｐ型不純物をドーズ量１．０×１０１４〜３．０×１０１４ｃｍ−２、打ち込みエネルギー１０〜５０ＫｅＶでイオン注入することで形成される。
【００５７】
ｎ型領域１５に隣接して、ｐ型領域１８が形成されている。ｐ型領域１８は、例えば、Ｂ等のｐ型不純物をドーズ量１．０×１０１２〜３．０×１０１２ｃｍ−２、打ち込みエネルギー１０〜１００ｋｅＶでイオン注入することで形成される。ｐ型領域１８に隣接してｎ型領域１５（１５ａ，１５ｂ）と反対側に、ｎ型領域であるＶＣＣＤの垂直転送領域１９が形成されている。ｐ型領域１８は、フォトダイオード１の電荷蓄積部を構成するｎ型領域１５（１５ａ，１５ｂ）と垂直転送領域１９との間のポテンシャルバリアとして機能し、また、各フォトダイオード列を電気的に分離する働きをする。
【００５８】
垂直転送領域１９は、例えば、Ｐ、Ａｓ等のｎ型不純物をドーズ量３．０×１０１２〜７．０×１０１２ｃｍ−２、打ち込みエネルギー５０〜２００ｋｅＶでイオン注入することで形成される。
【００５９】
また、垂直転送領域１９の直下には、ｐ型の深い画素間分離領域（チャネルストップ領域としても機能する）２０が形成されている。画素間分離領域２０は、例えば、Ｂ等のｐ型不純物をドーズ量１．０×１０１１〜５．０×１０１１ｃｍ−２、打ち込みエネルギー４００ｋｅＶ〜１．０ＭｅＶでイオン注入することで形成される。この画素間分離領域２０は、画素（隣接するフォトダイオード）間の電荷移動を防止して画素間ブルーミングを防止することができ、また、フォトダイオードから垂直転送領域１９への不要な電荷の漏れ込みを抑えてスミア（垂直転送の途中に余剰の電荷が垂直転送路に流れ込んで、画像中に垂直な白い帯が見えてしまう現象）を抑制することもできる。
【００６０】
垂直転送領域１９の表面には、酸化シリコン等の絶縁膜２５ａが形成され、その上にポリシリコン等からなる垂直転送電極２６が形成されている。垂直転送電極２６の一部は、ｎ型領域１５と垂直転送領域１９との間のｐ型領域１８上に延在する。垂直転送電極２６には電荷読み出し時に正電圧が印加される。ｐ型領域１８が形成するポテンシャルバリアが低下し、ｎ型領域１５から垂直転送領域１９に電荷が読み出される。
【００６１】
また、垂直転送電極２６の上を覆うように、酸化シリコン等の絶縁膜２５ｂが形成され、その表面上にＷ（タングステン）等で形成された遮光膜２７が配置される。遮光膜２７は、ｎ型領域１５（１５ａ，１５ｂ）の上方に開口を有している。遮光膜２７による光の遮蔽効果によって、フォトダイオードのみに入射光が照射されることになる。
【００６２】
また、遮光膜２７を覆って、ポリイミド等で形成された平坦化膜２８が形成され、平坦な表面が形成されている。
【００６３】
平坦化膜２８の表面に赤色Ｒ、緑色Ｇ、青色Ｂ等のフィルタ層が個々に形成され、カラーフィルタ層２９が形成される。カラーフィルタ層２９の上に再び平坦化膜３５が形成され、平坦な表面を形成する。平坦化膜３５の上に、マイクロレンズ３１が配置される。マイクロレンズ３１は、例えばホトレジスト層を露光現像してレンズ平面形状のパタンとした後、加熱して軟化させることにより表面を流動化させ、レンズ状とすること等により形成される。
【００６４】
本発明の大きな特徴は、画素間分離領域２０のイオン注入による形成方法にあるが、この画素間分離領域２０の下側に配置される２つのバリア層１２，１３の存在も、本実施形態の固体撮像素子の構造として重要な役割を果たす。そこで、まず、図８，図９を用いて、２つのバリア層１２，１３の機能について説明する。
【００６５】
図８（ａ）〜（ｄ）は各々、第１の実施形態の固体撮像素子の深さ方向の不純物濃度とポテンシャルプロファイルを示す図である。図８（ａ）〜（ｄ）の各図における横軸は、図２のデバイスのＢ−Ｂ’線に沿った深さ方向の位置をμｍ単位で示す。また、縦軸がボルト単位で表わしたポテンシャルを示す。なお、不純物濃度は、１立方センチメートル当たりのキャリア数を常用対数で表わしている。
【００６６】
図８（ａ）〜（ｄ）のポテンシャルプロファイルからわかるように、ｎ型領域１５およびｎ−型領域１１ａがポテンシャルウェルを形成する。ポテンシャルウェルの底部はｎ型領域１５に含まれる。
【００６７】
ポテンシャルは、ポテンシャルウェルｎ型領域１５およびｎ−型領域１１ａの両側に向かって上昇している。ｐ型領域である第２のバリア領域１３および第１のバリア領域１２が、当該ポテンシャルウェルに蓄積される電子に対し、ポテンシャルバリアを形成している。
【００６８】
ｎ型領域で構成されるポテンシャルウェルの底部から、ｐ型領域で構成されるポテンシャルバリアの頂上までに電荷を蓄積し、それ以上に発生した余剰電荷を、ｎ型基板１１側に流して捨てることができる（縦型オーバーフロードレイン構造）。
【００６９】
このポテンシャルバリアを形成するためのｐ型不純物の濃度分布は、例えば図８（ａ）の横軸の上側に示すように、第１のバリア領域１２の釣鐘型の不純物分布と、第１のバリア領域１２の不純物分布よりも低いピークを持つ第２のバリア領域１３の釣鐘型の不純物分布の和の形となっている。なお、第２のバリア領域１３の不純物濃度を過度に高くすると、ポテンシャルウェルが狭くなり、飽和電荷量の減少を招き好ましくない。第２のバリア領域１３の不純物濃度は、飽和電荷量の減少が実用上問題ない程度に抑える。
【００７０】
図８（ａ）〜（ｄ）の各ポテンシャルプロファイルの各々では、基板へ印加するバイアス電圧が異なっている。図８（ａ）、（ｂ）、（ｃ）、（ｄ）の順に、基板電圧を正方向に増加させている。
【００７１】
基板電圧を増加させるにつれ、ｎ型基板１１のポテンシャルは低下し、第１および第２のバリア領域１２、１３が形成するポテンシャルバリアも低下する。一方、ｎ型領域１５が形成するポテンシャルウェルの底部は、ｎ型基板１１から離れており、ほとんど変化しない。基板電圧の増加に伴い、ポテンシャルバリアの頂上とポテンシャルウェルの底部とのエネルギー差は減少する。つまり、ポテンシャルウェルに蓄積できる電荷量は、図８（ａ）、（ｂ）、（ｃ）、（ｄ）の順に減少する。このように、基板電圧が増加すると、フォトダイオードの飽和電荷量は減少する。
【００７２】
なお、フォトダイオードに電荷が蓄積された状態から、ポテンシャルバリアが消滅する値以上まで基板電圧を増加させると、フォトダイオードの蓄積電荷をｎ型基板１１側に引き抜くことができる（基板抜きシャッタ）。
【００７３】
図９は、２層のオーバーフローバリア層をもつ個体撮像素子と、１層のオーバーフローバリア層をもつ比較例としての個体撮像素子について、基板電圧とフォトダイオードの飽和電荷量との関係を示す特性図である。図中、曲線ｃ１が実施例、曲線ｃ２が比較例の場合を示す。ここで飽和電荷量は、第１の比較例において基板電圧６ボルトを印加した場合の飽和電荷量を１００％とした場合の百分率で表わされている。なお、本実施形態の固体撮像素子、比較例の固体撮像素子は共に、通常の撮像時に印加される基板電圧は例えば８ボルトである。ここでは基板電圧８ボルトにおいて、双方の固体撮像素子はほぼ等しい飽和電荷量となるよう設定されている。
【００７４】
本実施形態の固体撮像素子の特性を示す特性曲線ｃ１と比較例の特性曲線ｃ２とも、基板電圧を増加させるにつれ飽和電荷量は減少することを示すが、曲線ｃ１は曲線ｃ２よりも緩やかに減少している。特に、通常の撮像時に用いる基板電圧８ボルト付近について見ると、基板電圧７〜９ボルトにかけて、比較例の曲線ｃ２は約９２％から約４０％まで約５２％の減少であるのに対し、実施例の曲線ｃ１は約８５％から約４５％まで約４０％の減少に止まる。つまり、実施例による固体撮像素子では、基板電圧の変動に伴うフォトダイオードの飽和電荷量の変動を抑制できることがわかる。なお、本実施形態の場合には、２５ボルトの基板電圧の印加により飽和電荷量を０％とできる。基板電圧を２５ボルトとして基板抜きシャッタ動作を行う。
【００７５】
このように、図２に示す第２のバリア領域１３を有する構成とすることにより、基板電圧のばらつきに伴って生じる各フォトダイオードの飽和電荷量のばらつきを抑制することができる。したがって、フォトダイオードのダイナミックレンジの減少を防止し、また、ブルーミングを抑制することができる。
【００７６】
次に、図３〜図７を用いて、特に、画素間分離領域のイオン注入による形成（イオン注入方法の使い分け）について説明する。
【００７７】
図３は、図２の固体撮像素子について、半導体基板の表面に形成されているレンズ等を省いて簡略化して描いた固体撮像素子の断面図である。図３では、図２と同じ参照符号を使用しており、図３の固体撮像素子の構造そのものは、図２に描かれている構造と同じである。
【００７８】
すなわち、図３の固体撮像素子は、２層のオーバーフローバリア層１２，１３を有すると共に、フォトダイオードを構成するｎ型層が２層（１５ａ，１５ｂ）構造となっており、近赤外光などの波長が長い光に対する感度を確保できるように設計されている。
【００７９】
フォトダイオードを構成するｎ型層が２層構造になって深さ方向に厚みがあることに対応して、垂直転送領域１９の直下に形成されるｐ型の画素間分離領域（チャネルストップ領域を兼用する）２０も、従来に比べて、深さ方向に厚い構造（奥行きのある構造）としている。
【００８０】
次に、図４を用いて、図３に示される固体撮像素子の製造方法について説明する。図４は、図３に示される固体撮像素子の製造方法を説明するための主要な工程毎のデバイス断面図である。図４において、図２、図３と同じ部分には同じ参照符号を付してある。
【００８１】
図４（ａ）に示されるように、エピタキシャルシリコン基板１００の（１００）等価面上に薄い酸化膜１０２を形成した後、この（１００）面の法線（垂直な線：要するに＜１００＞結晶軸方向）に対して７度傾けた方向（チャネリングがほとんど生じない方向）から、いわゆる斜めイオン注入を実施し、ボロン（Ｂ）をエピタキシャル基板１００に導入する。この不純物イオンの注入は、２層のバリア層１２，１３を形成するために行われる。したがって、各バリア層１２，１３の深さ方向の位置と不純物濃度（バリア層１２の方が不純物濃度が低い）を考慮し、イオン注入の際、不純物イオン濃度を変化させ、かつ、その打ち込み位置を正確に制御する。
【００８２】
図８，図９を用いて説明したように、各バリア層１２，１３の位置や厚みは、オーバーフロードレイン構造におけるポテンシャルプロファイルに重大な影響を与えるため、正確に制御する必要があり、したがって、チャネリングが生じやすい＜１００＞軸方向を避けて７度の角度から斜めイオン注入を行うものである。
【００８３】
次に、導入した不純物の活性化処理を行うことによって、図４（ｂ）に示すような、２層のバリア層１２，１３が形成される。
【００８４】
次に、図４（ｃ）に示すように、エピタキシャル基板１００上に、イオン注入用マスク１０４をフォトリソグラフィにより形成する。そして、（１００）面の法線と０度の角度から、ボロン（Ｂ）のイオン注入を実施する。
【００８５】
そして、注入された不純物イオンを活性化させることによって、図４（ｄ）に示すように、深さ方向に厚い構造（奥行きのある構造）の画素間分離領域２０が無理なく形成される。
【００８６】
図５は、イオン注入直後における、深さ方向および幅（横）方向における不純物濃度の分布をシミュレーションした結果を示す図であり、（ａ）は、７度傾けた方向からのボロン（Ｂ）の斜めイオン注入を実施した場合（図１３に示される比較例の製造方法の工程（ｃ））の結果を示す図であり、（ｂ）は、図４（ｃ）に示すように０度の方向からの、ボロン（Ｂ）のイオン注入を実施した場合の結果を示す図である。
【００８７】
図５（ａ），（ｂ）の各不純物濃度分布を比較から明らかなように、０度注入を実施した場合（図５（ｂ））では、不純物分布の横幅はＷ１であってかなり狭小であり、深さはＤ１であって、かなり深くまで不純物が到達していることがわかる。
【００８８】
一方、図５（ａ）の比較例（７度の斜めイオン注入を行う場合）では、不純物分布の横幅はＷ２（Ｗ２＞Ｗ１）であってかなり幅広となっており、深さはＤ２（Ｄ２＜Ｄ１）であって、不純物イオンは浅い領域にしか到達していない。この比較結果から、（１００）面に対して、チャネリングが生じる方向からの（０度の）イオン注入を実施することによって、不純物イオンの横方向の広がりを抑制しつつ、深さ方向に奥行きのある（厚みのある）不純物領域を、低い打ち込みエネルギーで無理なく形成することができることがわかる。
【００８９】
図６は、イオン注入後に熱処理を施した後（ここでは、ゲート酸化膜形成のための熱酸化処理と同等の熱処理を想定する）の不純物濃度分布を示す図であり、（ａ）は０度注入の場合を示す図であり、（ｂ）は、７度注入の場合を示す図である。図中の閉曲線は、等濃度の領域の境界線を示している。
【００９０】
熱処理後は、図５（ａ），（ｂ）の不純物濃度分布と比べて横方向、深さ方向共に拡大すするが、しかし、０度イオン注入の場合（図６（ａ））の方が、７度イオン注入（図６（ｂ）よりも、不純物濃度分布の横幅が狭く、かつ、不純物が深さ方向に奥行きをもって注入されていることは明らかである。
【００９１】
図７は、イオン打ち込みエネルギーを変化させつつボロン（Ｂ）のイオン注入を実施し、基板の深さ方向の不純物濃度プロファイルを調べた結果を示す図である。
【００９２】
図中、点線は７度注入の濃度プロファイルを示し、実線は０度注入の濃度プロファイルを示す。いずれの打ち込みエネルギーの場合でも、０度注入の場合の濃度プロファイルの方が、基板により深く入り込んでいるのがわかる。
【００９３】
以上の結果から、（１００）面に対して、チャネリングが生じる方向からの（０度の）イオン注入を実施することによって、不純物イオンの横方向の広がりを抑制しつつ、深さ方向に奥行きのある（厚みのある）不純物領域を、低い打ち込みエネルギーで無理なく形成することができることがわかる。
【００９４】
図５（ａ）に示される７度イオン注入を用いて画素間分離領域２０を形成する場合の製造方法（比較例の製造方法）の主要な製造工程のデバイス断面図を図１３に示す。
【００９５】
図１３（ａ）〜（ｄ）は各々、図４（ａ）〜（ｄ）に対応しており、図１３（ａ），（ｂ）は、図４（ａ），（ｂ）と同じである。
【００９６】
図１３（ｃ）では、図４（ｃ）と異なり、７度の方向から斜めイオン注入を実施している。図１３（ｄ）では、画素間分離領域２０の横幅が、図４（ｄ）の画素間分離領域２０の横幅に比べて拡大してしまう。したがって、フォトダイオードの面積が狭くなり、受光量が減少する。また、また、深さ方向に奥行きのある（厚みのある）画素間分離領域２０を形成する点でも不利となる。
【００９７】
このように、本実施形態の固体撮像素子の製造方法では、横方向のスケールダウンと、縦方向のスケールダウンの度合いの相違に着目し、横方向の寸法精度が厳しく、その一方で、長波長感度の確保等を目的として縦方向の設計寸法には余裕がある点を積極的に利用して、画素間分離領域を形成するために、チャネリングが生じ易い方向からの意図的なイオン注入を実施する。これによって、横広がりが少なく、縦方向には十分な厚みをもつ画素間分離領域を低注入エネルギーで効率的に形成することができる。
【００９８】
したがって、長波長域にも高い感度を確保しつつ、画素サイズ（画素面積）が（画素間分離領域の横方向への拡大によって）強制的に縮小されるのを防止し、また、画素間の電荷のリークを確実に防止して画素間ブルーミングを防止することが可能となる。
（第２の実施形態）
【００９９】
次に、本発明の実施形態について、図１０〜図１２を用いて説明する。
【０１００】
図１０は、本発明の固体撮像素子の製造方法の他の例（ｎ型エピタキシャル基板上に
エピタキシャル層を積層し、複数の画素間分離領域を多層的に形成する例）の構造を示す要部のデバイス断面図である。
【０１０１】
図１０は、図３に対応しており、共通の部分には同じ参照符号を付している。図１０に示される固体撮像素子の構造の特徴は、ｎ型エピタキシャル基板（図１０の点線より下側の部分）上に、エピタキシャル層４０を積層して深さ方向の余裕が拡大している点（長波長光に対する感度確保のため）、ならびに、画素間分離領域が、複数の多層的に配置される不純物濃度領域（２０，３０，３２）によって構成されており、垂直転送領域１９の直下における、深さ方向の不純物濃度プロファイルが前掲の実施形態に比べて複雑化している点である。
【０１０２】
エピタキシャル基板上にエピタキシャル層を積層する構成によって、半導体基板の深さ方向の厚みを十分に確保することが可能となる。
【０１０３】
また、下地のエピタキシャル基板には、斜めイオン注入により、半導体基板の深い位置にある画素間分離領域（３０，３２）を、位置および層の厚みの制御性よく形成する。すなわち、半導体基板の深い位置にある第１導電型領域は、オーバーフロードレインのポテンシャルプロファイルの形状に与える影響が大きく、その形成位置や厚みは精度よく制御される必要がある。したがって、斜めイオン打ち込みを利用して、チャネリングを抑制して形成位置や厚みを高精度に制御するものである。
【０１０４】
また、上層のエピタキシャル層４０には、半導体基板の浅い位置にある画素間分離領域（２０）を、基板面に垂直な方向からのイオン注入により形成し、エピタキシャル層の厚みを十分に利用した、深さ方向に十分な厚みのある画素間分離領域を得る。つまり、基板の浅い位置にある画素間分離領域２０については、画素間の電荷リークを防止するために、基板の深さ方向に沿って縦長の濃度プロファイルをもつ厚みのある不純物層とするのが望ましいため、意図的にチャネリング方向からのイオン注入を実施するものである。
【０１０５】
このように、多層的な画素間分離領域の形成に際して、使用するイオン注入方法を使い分けることによって、位置や層の厚みの制御精度が高い深い位置にある画素間分離領域と、深さ方向に十分な厚みのある表面側の画素間分離領域と、を効率的に形成することができる。
【０１０６】
図１１（ａ）〜（ｄ）は、図１０に示される固体撮像素子の製造方法を説明するための主要な工程（エピタキシャル基板形成工程まで）のデバイス断面図である。図１１において、前掲の図と同じ部分には同じ参照符号を付してある。
【０１０７】
図１１（ａ）に示されるように、エピタキシャルシリコン基板１００の（１００）等価面上に薄い酸化膜１０２を形成した後、この（１００）面の法線（垂直な線：要するに＜１００＞結晶軸方向）に対して７度傾けた方向（チャネリングがほとんど生じない方向）から、いわゆる斜めイオン注入を実施し、ボロン（Ｂ）をエピタキシャル基板１００に導入する。この不純物イオンの注入は、２層のバリア層１２，１３を形成するために行われる。したがって、各バリア層１２，１３の深さ方向の位置と不純物濃度（バリア層１２の方が不純物濃度が低い）を考慮し、イオン注入の際、不純物イオン濃度を変化させ、かつ、その打ち込み位置を正確に制御する。
【０１０８】
図８，図９を用いて説明したように、各バリア層１２，１３の位置や厚みは、オーバーフロードレイン構造におけるポテンシャルプロファイルに重大な影響を与えるため、正確に制御する必要があり、したがって、チャネリングが生じやすい＜１００＞軸方向を避けて７度の角度から斜めイオン注入を行うものである。
【０１０９】
次に、導入した不純物の活性化処理を行うことによって、図１１（ｂ）に示すような、２層のバリア層１２，１３が形成される。
【０１１０】
次に、図１１（ｃ）に示すように、エピタキシャル基板１００上に、イオン注入用マスク１０４をフォトリソグラフィにより形成する。そして、基板表面に垂直な方向からボロン（Ｂ）のイオン注入を実施する。この不純物イオンの注入は、画素間分離領域３２，３０を形成するために行われる。したがって、画素間分離領域３０，３２の深さ方向の位置と不純物濃度（画素間分離領域３０の方が不純物濃度が低い）を考慮し、イオン注入の際、不純物イオン濃度を変化させ、かつ、その打ち込み位置が正確に制御される。
【０１１１】
そして、注入された不純物イオンを活性化させることによって、図１１（ｄ）に示すように、互いに重なりをもって配置される画素間分離領域３０，３２が形成される。
【０１１２】
図１２（ｅ）〜（h）は、図１０に示される固体撮像素子の製造方法を説明するための主要な工程（エピタキシャル基板上にエピタキシャル層を積層し、このエピタキシャル層中に画素間分離領域を形成するまでの工程）のデバイス断面図である。図１２おいて、前掲の図と同じ部分には同じ参照符号を付してある。
【０１１３】
図１２（ｅ）に示すように、エピタキシャル基板上に、エピタキシャル層４０を積層形成する。
【０１１４】
図１２（ｆ）に示すように、エピタキシャル層４０上に、表面酸化膜（イオン注入用の表面保護用酸化膜）４２を形成する。
【０１１５】
次に、図１２（ｇ）に示すように、基板表面に垂直な方向からボロン（Ｂ）をイオン注入する。このとき注入される不純物イオンは、画素間分離領域２０を形成するためのものである。
【０１１６】
そして、図１２（ｈ）に示すように、熱処理により不純物イオンを活性化することによって、エピタキシャル層４０内に、深さ方向に奥行きのある画素間分離領域２０が形成される。
【０１１７】
このように、画素間分離領域を、基板の深さ方向における異なる位置に配置される複数の多層的な不純物層によって構成することによって、特に、長波長域の光が入射した場合に生じる深い位置におけるキャリアの有効利用と、その深い位置における画素間の電荷リークの確実な防止（画素間ブルーミングの防止）とを同時に達成することができる。
【０１１８】
また、多層的な複数の不純物層によって画素間分離領域を形成する場合に、基板の裏面に近い側の画素間分離領域は、オーバーフロードレインのポテンシャルプロファイル形状に大きく影響することを考慮し、斜めイオン注入により位置や厚みの精度を高めて形成し、一方、表面側の画素間分離領域は、垂直方向のイオン注入によって深さ方向に十分な厚みのあるものを形成することによって、オーバーフロードレインの基板シャッタ機能やブルーミング抑制機能を最大限に活かしつつ、長波長の光を受光した場合でも画素間の電荷リークを確実に防止することもできる。
【０１１９】
また、長波長の光を受光する際の十分な半導体の厚みを確保するために、エピタキシャル基板上にエピタキシャル層を積層し、かつ、エピタキシャル基板とエピタキシャル層の各々に、画素間分離領域を設ける（エピタキシャル基板中には斜めイオン注入を実施、エピタキシャル層には垂直イオン注入を実施）ことによって、固体撮像素子の長波長光に対する感度を確保、オーバーフロードレインの無理のない利用ならびに画素間ブルーミングの確実な防止を実施することが可能となる。
【０１２０】
以上説明したように、本発明の固体撮像素子の製造方法によれば、以下の効果を得ることができる。
【０１２１】
すなわち、本発明では、横方向のスケールダウンと、縦方向のスケールダウンの度合いの相違に着目し、横方向の寸法精度が厳しく、その一方で、長波長感度の確保等を目的として縦方向の設計寸法には余裕がある場合に、画素間分離領域を形成するために、チャネリングが生じ易い方向からの意図的なイオン注入を実施する。これによって、横広がりが少なく、縦方向には十分な厚みをもつ画素間分離領域を効率的に形成することができる。
【０１２２】
したがって、長波長域にも高い感度を確保しつつ、画素サイズ（画素面積）が（画素間分離領域の横方向への拡大によって）強制的に縮小されるのを防止し、また、画素間の電荷のリークを確実に防止して画素間ブルーミングを防止することができる。
【０１２３】
特に、画素間分離領域を、基板の深さ方向における異なる位置に配置される複数の多層的な不純物層によって構成することによって、特に、長波長域の光が入射した場合に生じる深い位置におけるキャリアの有効利用と、その深い位置における画素間の電荷リークの確実な防止（画素間ブルーミングの防止）とを同時に達成することができる。
【０１２４】
また、多層的な複数の不純物層によって画素間分離領域を形成する場合に、基板の裏面に近い側の画素間分離領域は、オーバーフロードレインのポテンシャルプロファイル形状に大きく影響することを考慮し、斜めイオン注入により位置や厚みの精度を高めて形成し、一方、表面側の画素間分離領域は、垂直方向のイオン注入によって深さ方向に十分な厚みのあるものを形成することによって、オーバーフロードレインの基板シャッタ機能やブルーミング抑制機能を最大限に活かしつつ、長波長の光を受光した場合でも画素間の電荷リークを確実に防止することもできる。
【０１２５】
また、長波長の光を受光する際の十分な半導体の厚みを確保するために、エピタキシャル基板上にエピタキシャル層を積層し、かつ、エピタキシャル基板とエピタキシャル層の各々に、画素間分離領域を設ける（エピタキシャル基板中には斜めイオン注入を実施、エピタキシャル層には垂直イオン注入を実施）ことによって、固体撮像素子の長波長光に対する感度を確保、オーバーフロードレインの無理のない利用ならびに画素間ブルーミングの確実な防止を実施することが可能となる。
【０１２６】
また、半導体基板の下側に設けられるオーバーフローバリア層を形成する場合には、意図的に斜めイオン注入を実施して、そのバリア層の位置と厚みを高精度に制御することによって、オーバーフロードレインのポテンシャルの形状等を高精度に制御することが可能となる。
【０１２７】
また、オーバーフローバリア層を、不純物濃度が異なる複数の層からなる多層構造とすることによって、受光部の飽和電荷量のばらつきを効果的に抑制することができる。
【０１２８】
このように、オーバーフローバリア層は斜めイオン注入により形成し、所定の画素間分離層は垂直方向からのイオン注入により形成するというふうに、形成する不純物層の性質や役割に応じて、イオン注入の方向を使い分けることによって、微細で、長波長の光にも感度をもち、基板掃き出し電圧も適正に維持でき、かつ、画素間ブルーミングも確実に防止することが可能な固体撮像素子を効率的に製造することが可能となる。
【０１２９】
本発明によって、基板掃き出し電圧を上昇させることなく受光領域の必要な面積を確保することができ、画素間ブルーミングを効果的に低減でき、また、長波長感度も良好な、微細化された個体撮像素子を得ることができる。
【産業上の利用可能性】
【０１３０】
本発明は、基板掃き出し電圧を上昇させることなく受光領域の必要な面積を確保し、画素間ブルーミングを効果的に低減し、長波長感度も良好な、微細化された個体撮像素子を効率的に製造することを可能とするという効果を奏し、したがって、固体撮像素子（ＣＣＤやＭＯＳ素子等で構成されるもの）の、イオン注入を利用した製造方法として有用である。
【図面の簡単な説明】
【０１３１】
【図１】本発明の固体撮像素子の一例における、基板表面の構成を概略的に示す平面図である。
【図２】図１に示すＡ−Ａ’線に沿った、フォトダイオード１近傍の基板厚さ方向の概略的な断面図である。
【図３】図２の固体撮像素子について、半導体基板の表面に形成されているレンズ等を省いて簡略化して描いた固体撮像素子の断面図である。
【図４】２層のオーバーフローバリア層をもつ個体撮像素子と、１層のオーバーフローバリア層をもつ比較例としての個体撮像素子について、基板電圧とフォトダイオードの飽和電荷量との関係を示す特性図である。
【図５】イオン注入直後における、深さ方向および幅（横）方向における不純物濃度の分布をシミュレーションした結果を示す図、（ａ）は、７度傾けた方向からのボロン（Ｂ）の斜めイオン注入を実施した場合（図１３に示される比較例の製造方法の工程（ｃ））の結果を示す図であり、（ｂ）は、図４（ｃ）に示すように０度の方向からの、ボロン（Ｂ）のイオン注入を実施した場合の結果を示す図である。
【図６】イオン注入後に熱処理を施した後（ここでは、ゲート酸化膜形成のための熱酸化処理と同等の熱処理を想定する）の不純物濃度分布を示す図であり、（ａ）は０度注入の場合を示す図であり、（ｂ）は、７度注入の場合を示す図である。
【図７】イオン打ち込みエネルギーを変化させつつボロン（Ｂ）のイオン注入を実施し、基板の深さ方向の不純物濃度プロファイルを調べた結果を示す図である。
【図８】（ａ）〜（ｄ）は各々、第１の実施形態の固体撮像素子の深さ方向の不純物濃度とポテンシャルプロファイルを示す図である。
【図９】２層のオーバーフローバリア層をもつ個体撮像素子と、１層のオーバーフローバリア層をもつ比較例としての個体撮像素子について、基板電圧とフォトダイオードの飽和電荷量との関係を示す特性図である。
【図１０】本発明の固体撮像素子の製造方法の他の例（ｎ型エピタキシャル基板上にエピタキシャル層を積層し、複数の画素間分離領域を多層的に形成する例）の構造を示す要部のデバイス断面図である。
【図１１】（ａ）〜（ｄ）は各々、図１０に示される固体撮像素子の製造方法を説明するための主要な工程（エピタキシャル基板形成工程まで）のデバイス断面図である。
【図１２】（ｅ）〜（h）は各々、図１０に示される固体撮像素子の製造方法を説明するための主要な工程（エピタキシャル基板上にエピタキシャル層を積層し、このエピタキシャル層中に画素間分離領域を形成するまでの工程）のデバイス断面図である。
【図１３】図５（ａ）に示される７度イオン注入を用いて画素間分離領域（参照符号２０）を形成する、比較例としての固体撮像素子の製造方法の主要な製造工程のデバイス断面図である。
【符号の説明】
【０１３２】
１１  ｎ型基板
１１ａ  ｎ型領域
１２，１３  オーバーフローバリア層（バリア層）
１５（１５ａ，１５ｂ）  フォトダイオードを構成するん型領域
１７  フォトダイオードを構成するｐ＋型領域
１８  ｐ型領域（電気的分離領域）
１９  垂直転送領域
２０  画素間分離領域
２５（２５ａ，２５ｂ）  絶縁膜
２６  垂直転送電極
２７  遮光膜
２８  平坦化膜
２９  カラーフィルタ層
３０，３２  画素間分離領域
３１  マイクロレンズ
３５  平坦化膜
４０  エピタキシャル層
１００  エピタキシャル基板
１０２  酸化膜
１０４  イオン注入用マスク
Ｔ  オーバーフロードレイン端子
Ｖｓｕｂ  基板掃き出し電圧（基板電圧）
【図１】
0004714528.tif 000002
【図２】
0004714528.tif 000003
【図３】
0004714528.tif 000004
【図４】
0004714528.tif 000005
【図５】
0004714528.tif 000006
【図６】
0004714528.tif 000007
【図７】
0004714528.tif 000008
【図８】
0004714528.tif 000009
【図９】
0004714528.tif 000010
【図１０】
0004714528.tif 000011
【図１１】
0004714528.tif 000012
【図１２】
0004714528.tif 000013
【図１３】
0004714528.tif 000014