【手続補正書】
【提出日】平成15年12月18日(2003.12.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
クロックに同期して動作する複数の半導体装置であって、該複数の半導体装置の１つは他の半導体装置の制御に関係する信号を出力する駆動側半導体装置として動作する複数の半導体装置と、
他の信号線と並行に配置され、前記クロックを各半導体装置に伝達するクロック信号線とを備え、
前記駆動側半導体装置は、前記駆動側半導体装置を除く他の半導体装置からの信号を前記クロックに同期して取り込む入力回路と、出力信号を前記クロックに同期して出力する出力回路とを備え、
前記駆動側半導体装置を除く他の各半導体装置は、出力信号を前記クロックに同期して出力する出力回路と、前記駆動側半導体装置からの信号を取り込む入力回路と、該入力回路の取込みタイミングを調整する入力タイミング調整回路とを備える半導体装置システム。
【請求項２】
請求項１に記載の半導体装置システムであって、
前記入力タイミング調整回路は、
受信した前記クロックに基づいて発生された内部クロックを遅延させて入力タイミングクロックとして出力し、遅延量が選択可能なディレイ回路と、
前記入力タイミングクロックと前記入力信号の位相を判定する位相比較回路と、
該位相比較回路の判定結果に基づいて、前記入力タイミングクロックが前記入力信号に対して所定の位相になるように前記ディレイ回路の遅延量を変化させるディレイ制御回路とを備える半導体装置システム。
【請求項３】
請求項１に記載の半導体装置システムであって、
当該半導体装置システムの起動後の所定期間を、前記入力タイミング調整回路を調整するための受信タイミング調整モードとし、それ以後通常動作モードに入り、該通常動作モードでも、前記入力タイミング調整回路の調整が実行される半導体装置システム。
【請求項４】
請求項１に記載の半導体装置システムであって、
前記入力タイミング調整回路は、入力信号が所定のパターンであることを判定するパターン判定回路を備え、入力信号が所定のパターンである時に前記入力回路の取込みタイミングを調整する半導体装置システム。
【請求項５】
請求項３に記載の半導体装置システムであって、
前記入力タイミング調整回路は、入力信号が所定のパターンであることを判定するパターン判定回路を備え、入力信号が所定のパターンである時に前記入力回路の取込みタイミングを調整し、
前記受信タイミング調整モード時には、前記駆動側半導体装置は、前記所定のパターン信号を出力する半導体装置システム。
【請求項６】
請求項１に記載の半導体装置システムであって、
前記駆動側半導体装置を除く他の半導体装置は、前記駆動側半導体装置から当該半導体装置がアクセス対象として選択されたことを示す選択信号が入力される端子を有し、
前記選択信号が入力された時には、当該半導体装置に入力される信号を取込んで内部回路で処理し、必要に応じて出力信号を出力し、
前記選択信号が入力されない時には、前記入力タイミング調整回路と該入力タイミング調整回路での処理を行うのに必要な回路は動作させるが、入力された信号は前記内部回路へ伝達しない半導体装置システム。
【請求項７】
複数の受信側半導体装置と、
該複数の受信側半導体装置の制御に関係する信号を出力する駆動側半導体装置とを備え、前記複数の受信側半導体装置と前記駆動側半導体装置は、クロックに同期して動作する半導体装置システムであって、
各受信側半導体装置は、前記駆動側半導体装置からの信号を取り込む入力回路と、該入力回路の取込みタイミングを調整する入力タイミング調整回路と、前記複数の受信側半導体装置のうち、当該半導体装置がアクセス対象として選択されたことを示す選択信号が入力される端子とを備え、
前記選択信号が前記端子に入力された時には、当該半導体装置に入力される信号を取込んで内部回路で処理し、必要に応じて出力信号を出力し、
前記選択信号が入力されない時には、前記入力タイミング調整回路と該入力タイミング調整回路での処理を行うのに必要な回路は動作させるが、入力された信号は前記内部回路へ伝達しない半導体装置システム。
【請求項８】
クロックを受信するクロック入力回路と、
出力信号を前記クロックに同期して出力する出力回路と、
入力タイミングクロックに応じて入力信号を取り込む入力回路と、
前記クロックを遅延させて、前記入力信号に対して所定の位相を有する前記入力タイミングクロックとして出力する可変ディレイ回路を有する入力タイミング調整回路とを備える半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記入力タイミング調整回路は、
前記クロックと前記入力タイミングクロックの位相を比較する位相比較回路と、
該位相比較回路の判定結果に基づいて、前記可変ディレイ回路の遅延時間を制御するディレイ制御回路とを備える半導体装置。
【請求項１０】
請求項８に記載の半導体装置であって、
前記入力タイミング調整回路は、前記入力信号が所定のパターンであることを判定するパターン判定回路と、前記入力信号が所定のパターンである時に前記入力回路の取込みタイミングを調整する手段とを備える半導体装置。
【請求項１１】
請求項８に記載の半導体装置であって、
当該半導体装置がアクセス対象として選択されたことを示す選択信号が入力される端子を有し、
前記選択信号が入力された時には、当該半導体装置に入力される信号を取込んで内部回路で処理し、必要に応じて出力信号を出力し、
前記選択信号が入力されない時には、前記入力タイミング調整回路と該入力タイミング調整回路での処理を行うのに必要な回路は動作させるが、入力された信号は前記内部回路へ伝達しない半導体装置。
【請求項１２】
請求項９に記載の半導体装置であって、
入力信号の受信タイミング調整モードであることを指示するモード指示信号を認識するモードレジスタ・デコーダを備える半導体装置。
【請求項１３】
請求項１２に記載の半導体装置であって、
複数のデータ信号に対応して複数の前記入力回路を備え、各入力回路毎に前記入力タイミング調整回路が設けられている半導体装置。
【請求項１４】
請求項１３に記載の半導体装置であって、
前記複数の入力タイミング調整回路の内の一部は、前記ディレイ制御回路に供給する前記判定結果を、同じ入力タイミング調整回路の前記位相比較回路の出力する判定結果と、他の入力タイミング調整回路の前記位相比較回路の出力する判定結果との間で選択するスイッチを備え、
該スイッチは、前記受信タイミング調整モード時には、同じ入力タイミング調整回路の前記位相比較回路の出力する判定結果が、前記受信タイミング調整モード時以外の時には、他の入力タイミング調整回路の前記位相比較回路の出力する判定結果が、前記ディレイ制御回路に供給されるように切り換える半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
すなわち、本発明の半導体装置システムは、クロックに同期して動作する複数の半導体装置であって、該複数の半導体装置の１つは他の半導体装置の制御に関係する信号を出力する駆動側半導体装置として動作する複数の半導体装置と、他の信号線と並行に配置され、前記クロックを各半導体装置に伝達するクロック信号線とを備え、前記駆動側半導体装置は、前記駆動側半導体装置を除く他の半導体装置からの信号を前記クロックに同期して取り込む入力回路と、出力信号を前記クロックに同期して出力する出力回路とを備え、前記駆動側半導体装置を除く他の各半導体装置は、出力信号を前記クロックに同期して出力する出力回路と、前記駆動側半導体装置からの信号を取り込む入力回路と、該入力回路の取込みタイミングを調整する入力タイミング調整回路とを備えることを特徴とする。