(57)【特許請求の範囲】
【請求項１】
複数の試験対象半導体集積回路のそれぞれにテストパターンを入力し、この入力に対して出力される出力信号の、前記テストパターンの入力からストローブ時間後の論理値が、期待値と一致するか否かによって、前記それぞれの試験対象半導体集積回路の良または不良を判定する試験方法において、
複数個の条件設定用半導体集積回路のそれぞれに、前記テストパターンを入力し、前記ストローブ時間を変化させて、前記出力信号の論理値と前記期待値とが一致するストローブ時間の範囲であるパス領域を求めるデータ収集ステップと、
前記条件設定用半導体集積回路のそれぞれについて求めた前記パス領域を利用してデータ解析を行い、前記試験対象半導体集積回路の全体のパス領域の分布の平均、下限、および、上限に対応する複数の設定ストローブ時間を設定する設定ステップと、
前記複数の試験対象半導体集積回路の内の少なくとも１つに前記テストパターンを入力し、前記複数の設定ストローブ時間のいずれかにおいて前記出力信号の論理値が前記期待値と一致した場合には良品と判定し、前記設定ストローブ時間のいずれにおいても一致しなかった場合には不良品と判定する試験を行う試験ステップとを有することを特徴とする半導体集積回路の試験方法。
【請求項２】
前記設定ステップにおいて、前記条件設定用半導体集積回路のそれぞれについて求めた前記パス領域の代表値のみを利用してデータ解析を行い、それらの平均値と標準偏差を求めて、前記試験対象半導体集積回路の全体のパス領域の分布の平均、下限、および、上限に対応する複数の設定ストローブ時間を設定することを特徴とする請求項１記載の半導体集積回路の試験方法。
【請求項３】
前記試験ステップが、前記複数の試験対象半導体集積回路の内のそれぞれ異なるものに対して行われる複数回の前記試験を含み、
前記複数回の試験の内の、連続する所定回数の試験において、前記複数の設定ストローブ時間の内の１つで前記出力信号の論理値が前記期待値と一致した場合には、前記出力信号の論理値と前記期待値が一致した１つの設定ストローブ時間を選択し、それ以降の前記試験においては、前記選択した設定ストローブ時間における前記出力信号の論理値が前記期待値と一致した場合には良品と判定し、一致しなかった場合には不良品と判定することを特徴とする請求項１または２に記載の半導体集積回路の試験方法。
【請求項４】
前記試験ステップが、前記複数の試験対象半導体集積回路の内のそれぞれ異なるものに対して行われる複数回の前記試験を含み、
前記複数回の試験の内の、連続する第２の所定回数の前記試験において不良判定が行われた場合には、新たな条件設定用半導体集積回路を用いて前記データ収集ステップおよび前記設定ステップを実施することによって、新たな設定ストローブ時間を設定し、該新たに設定された設定ストローブ時間を用いて前記試験ステップを実施することを特徴とする請求項１ないし３のいずれかに記載の半導体集積回路の試験方法。
【請求項５】
前記条件設定用半導体集積回路として、前記複数の試験対象半導体集積回路と同一のロットで製造された半導体集積回路を利用することを特徴とする請求項１ないし４のいずれかに記載の半導体集積回路の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テスタを用いた半導体集積回路の試験方法に関し、特に、期待値と比較するための出力信号の論理値の抽出に関わるストローブ時間の調整を、自動的に行う方法に関する。
【背景技術】
【０００２】
半導体集積回路の試験において、試験対象の半導体集積回路の入力端子に所定のテストパターンを入力し、出力端子に出力される出力信号の論理値を、期待値と比較することによって、良否を判定する方法がある。この場合、出力端子から出力される出力信号は、テストパターンが入力端子に入力されてから、遅れ時間（スキュー時間）が経過したのちに、テストパターンから期待される論理値に確定する。従って、出力信号の論理値と期待値との比較は、この遅れ時間（ストローブ時間）が経過した後に行う必要がある。
【０００３】
しかし、出力信号の論理値確定に要する遅れ時間は、半導体集積回路の特性変動によって変化するため、ストローブ時間の設定が不適切になる場合があった。ストローブ時間の設定が不適切になった場合には、例えば、正常に動作する半導体集積回路が不合格と判定され、見かけ上の歩留りが低下する「オーバーキル」が発生する。
【０００４】
特に、半導体集積回路の量産開始時にはストローブ時間の設定が適切に行われていたとしても、量産を続ける間に、製造設備の状態が変化し、半導体集積回路の特性が変化し、タイミング設定が不適切になる場合がある。従って、試験をプログラム制御の試験システムを用いて自動的に行ったとしても、低い歩留りが観察された場合には、技術者がテスト結果を見直し、必要ならばストローブ時間を再設定し、試験をやり直す必要があった。
【０００５】
そこで、特許文献１には、エッジサーチによって遅れ時間を検出し、その結果に基づいて試験のタイミングを調整することが提案されている。特に、１回目に試験を行うチップについてエッジサーチを行って、検出結果をメモリに保持し、２回目以降の試験においては、保持した検出結果を利用して試験を行い、判定結果がＮＧ（Ｆａｉｌ）であった場合のみ、エッジサーチをやり直すことが提案されている。これにより、一律にエッジサーチを実行する場合に比較して、試験時間の短縮が可能になるとされている。
【０００６】
また、特許文献２には、エッジサーチの方法として、バイナリーサーチ法、シーケンシャルサーチ法などがあることが記載されている。具体的には、後者の例として、ストローブ信号を一定の時間幅で順次移動させ、その都度そのストローブ信号のタイミングで信号波形レベルを抽出し、抽出したレベルが前回抽出したレベルと異なればストローブ信号を前回の位置に戻し、移動させる時間幅を小さくし、この小さくした時間幅だけ順次ストローブ信号を移動させていく方法が記載されている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献２に示されたように、エッジサーチによって遅れ時間を検出するためには、ストローブ信号の位置（ストローブ時間）を細かく変化させながら、多くの回数の試験を繰り返して行う必要がある。このためには、長い時間が必要である。従って、特許文献１に示された方法によって、エッジサーチを行う回数を減らすことができたとしても、やはり、試験に必要な時間は長くなる。特に、試験対象の半導体集積回路の特性ばらつきが大きく、頻繁にエッジサーチをやり直すことが必要になった場合、試験時間は極端に長くなる。
【０００８】
しかも、特許文献１の方法では、エッジサーチのやり直しが必要になる回数によって、試験時間が変化する。従って、試験対象の半導体集積回路の特性ばらつきが大きく、予想した以上に頻繁にエッジサーチをやり直すことが必要になった場合に、予想以上に長い試験時間が必要になる。この結果、それ以降の試験のスケジュールを変更することが必要になる。
【０００９】
本発明は、試験対象の半導体集積回路の特性に合わせてストローブ時間の調整を自動的に行って、正常な半導体集積回路が不良と判定されることを防止しながら、試験時間の増大を抑制することが可能な試験方法を提供することを目的とする。また、試験対象の半導体集積回路の特性ばらつきが大きい場合であっても、極端な試験時間の増大を招かない、試験方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明の半導体集積回路の試験方法は、複数の試験対象半導体集積回路のそれぞれにテストパターンを入力し、この入力に対して出力される出力信号の、前記テストパターンの入力からストローブ時間後の論理値が期待値と一致するか否かによって、前記それぞれの試験対象半導体集積回路の良または不良を判定する試験方法において、複数個の条件設定用半導体集積回路のそれぞれに、前記テストパターンを入力し、ストローブ時間を変化させて出力信号の論理値と期待値とが一致するストローブ時間の範囲であるパス領域を求めるデータ収集ステップと、前記条件設定用半導体集積回路のそれぞれについて求めたパス領域を利用してデータ解析を行い、前記試験対象半導体集積回路の全体のパス領域の分布の平均、下限、および、上限に対応する複数の設定ストローブ時間を設定する設定ステップとを有する。そして、本発明の試験方法はさらに、前記複数の試験対象半導体集積回路の内の少なくとも１つに前記テストパターンを入力し、複数の設定ストローブ時間のいずれかにおいて出力信号の論理値が期待値と一致した場合には良品と判定し、設定ストローブ時間のいずれにおいても一致しなかった場合には不良品と判定する試験を行う試験ステップを有する。
ここで、前記設定ステップにおいて、前記条件設定用半導体集積回路のそれぞれについて求めた前記パス領域の代表値のみを利用してデータ解析を行い、それらの平均値と標準偏差を求めて、前記試験対象半導体集積回路の全体のパス領域の分布の平均、下限、および、上限に対応する複数の設定ストローブ時間を設定することが好ましい。
【００１１】
また、前記試験ステップの、連続する所定回数の試験において、複数の設定ストローブ時間の内の１つで出力信号の論理値が期待値と一致した場合には、前記出力信号の論理値と前記期待値が一致した１つの設定ストローブ時間を選択し、それ以降の試験においては、選択した設定ストローブ時間における出力信号の論理値が期待値と一致した場合には良品と判定し、一致しなかった場合には不良品と判定することが好ましい。
【００１２】
一方、前記試験ステップの、連続する第２の所定回数の試験において不良判定が行われた場合には、新たな条件設定用半導体集積回路を用いてデータ収集ステップおよび設定ステップを実施することによって、新たな設定ストローブ時間を設定し、当該新たに設定された設定ストローブ時間を用いて試験ステップを実施することが好ましい。
【００１３】
さらに、条件設定用半導体集積回路として、前記複数の試験対象半導体集積回路と同一のロットで製造された半導体集積回路を利用することが好ましい。
【発明の効果】
【００１４】
本発明の半導体集積回路の試験方法によれば、正常な集積回路が不合格と判定されることを防止しながら、試験時間の増大を抑制することができる。特に、試験対象半導体集積回路の特性ばらつきが大きい場合であっても、試験時間が予想以上に長くなることを防止することができる。
【発明を実施するための形態】
【００１５】
図１は、本発明の試験方法を実施するための試験システムの一例の構成を示す概念図である。
【００１６】
試験システム１０は、ハンドラ２０と、テスタ４０と、ハンドラ２０およびテスタ４０の動作を制御するコンピュータ６０とからなる。ハンドラ２０は、試験対象となる複数の半導体集積回路２２を、トレイ２４に格納された状態で受け取る。そして、受け取った複数の半導体集積回路２２から選ばれたものを、ロボットアーム２６によって、テスタ４０のテストヘッド（図示しない）上に設けられたソケット４８に装着する。
【００１７】
図示は省略するが、ハンドラ２０は、複数のトレイ２４を格納するトレイラックを備えている。そして、これら複数のトレイ２４に格納された多数の半導体集積回路２２が試験される。これらの多数の試験対象の半導体集積回路２２は、典型的には、同一の品種のものであり、かつ、同一のロットで製造されたものである。この場合、製造設備の状態は一定であり、試験対象の半導体集積回路の特性間には、大きな差異が存在しないと期待される。
【００１８】
テスタ４０は、タイミング発生器４２、パターン発生器４４、論理比較器４６を備える。パターン発生器４４は、タイミング発生器４２から供給されるトリガーパルスＴｒに同期してテストパターンＴＰを発生する。発生したテストパターンＴＰは、ソケット４８に装着された試験対象の半導体集積回路２２Ａに入力される。そして、このテストパターンの入力によって生成される出力信号ＳＯが、論理比較器４６の第１の入力端子に入力される。論理比較器４６は、入力された出力信号ＳＯ論理値（ＨｉｇｈもしくはＬｏｗ）を抽出する。パターン発生器４４は、同時に、テストパターンＴＰに対応する期待値ＥＶを生成する。この期待値ＥＶは、論理比較器４６の第２の入力端子に入力される。タイミング発生器４２は、また、トリガーパルスＴｒのタイミング（基準タイミング）からストローブ時間だけ遅れたタイミングを有するストローブパルスＳｔを生成する。ストローブパルスＳｔは論理比較器４６の制御端子に入力される。そして、論理比較器４６は、このストローブパルスＳｔのタイミングで、入力された出力信号ＳＯの論理値と期待値ＥＶとを比較する。論理比較器４６は、両者が一致する場合には一致信号を出力する。
【００１９】
なお、実際には、パターン発生器４４がトリガーパルスＴｒに同期してテストパターンＴＰを生成しても、生成されたパターンＴＰが半導体集積回路２２Ａに入力するまでに遅れ時間が存在する。同様に、半導体集積回路２２Ａから出力された出力信号が論理比較器４６に入力されるまでにも遅れ時間が存在する。従って、出力信号ＳＯの、テストパターンＴＰの集積回路２２Ａへの入力からストローブ時間（「実際のストローブ時間」と呼ぶ）の後の論理値を期待値ＥＶと比較するためには、厳密には、トリガーパルスＴｒからストローブパルスＳｔまでの時間（「見かけのストローブ時間」と呼ぶ）を、実際のストローブ時間とは異なる値に設定する必要がある。しかし、通常、両者間の差は小さい。しかも、両者間に差があるとしても、その差はほぼ一定であり、いずれかを設定することによって、他方も設定することができる。
【００２０】
従って、両者を区別する実質的な意味は無い。本明細書においては、以下、両者を区別せずに「ストローブ時間」と呼ぶ。
【００２１】
図２は、本発明の試験方法の一実施形態の概要を示すフロー図である。
【００２２】
本発明の試験方法は、初期設定ステップＳ２１０、データ収集ステップＳ２２０、タイミング設定ステップＳ２３０、試験ステップＳ２４０のステップからなる。初期設定ステップＳ２１０においては、実際の試験を開始する以前に、様々な初期設定を行う。初期設定の項目としては、（１）テストパターンとそのテストパターンに対する期待値、（２）テストレート（テストクロック周波数）、（３）データ収集ステップＳ２２０におけるテストタイミングサーチ範囲と、データ収集の対象とする半導体集積回路の所定個数、（４）試験ステップＳ２４０における処理に利用する第１および第２の所定回数、等がある。これらの設定項目は、例えば、試験システム１０のコンピュータ６０が備える記憶装置に、設定ファイルとして格納しておくことができる。
【００２３】
次に、データ収集ステップＳ２２０において、ハンドラ２０に受け取った試験対象の半導体集積回路の中から選択された、所定個数の条件設定用半導体集積回路を利用して、データ収集を行う。そして、タイミング設定ステップＳ２３０において、データ収集ステップＳ２２０で収集されたデータを解析し、テストタイミング（ストローブ時間）の設定を行う。そして、データ収集ステップＳ２２０において使用したものを除いた試験対象の半導体集積回路については、試験ステップＳ２４０において、タイミング設定ステップＳ２３０で設定されたテストタイミングを利用して試験を行う。
【００２４】
図３は、データ収集ステップＳ２２０およびタイミング設定ステップＳ２３０の詳細を示すフロー図である。
【００２５】
データ収集ステップＳ２２０では、ＰＡＳＳ領域サーチステップＳ２２２において、条件設定用半導体集積回路を、例えば１個ずつ、ソケット４８に装着し、ストローブ時間を変化させて試験を行う。そして、出力信号ＳＯの論理値が期待値ＥＶと一致する（ＰＡＳＳする）ストローブ時間の範囲（ＰＡＳＳ領域）を求める。この操作を、条件設定用半導体集積回路の全てについて完了するまで繰り返して行う（完了判定ステップＳ２２４）。
【００２６】
続いて、タイミング設定ステップＳ２３０では、データ収集ステップＳ２２０において収集した所定個数の条件設定用半導体集積回路のそれぞれのＰＡＳＳ領域のデータの解析Ｓ２３２を行い、ストローブ時間（テストタイミング）の設定Ｓ２３４を行う。
【００２７】
図４は、ＰＡＳＳ領域サーチステップＳ２２２においてテストタイミング（ストローブ時間）を変化させる範囲（サーチ範囲）を設定する方法の一例を説明する概念図である。ここでは、シミュレーション結果を用いてサーチ範囲を設定する例を示す。
【００２８】
図４には、試験対象の半導体集積回路について、最良（最も動作が速い）、平均、および、最悪（最も動作が遅い）のそれぞれの場合について、シミュレーションによって求めた出力信号波形を示す。この場合、期待値が‘Ｈｉｇｈ’であるとすると、“最良”、“平均”、“最悪”それぞれの半導体集積回路に対して、出力信号電圧が論理閾値以上となる範囲（図４中の、タイミングＡからタイミングＢまでの範囲）がＰＡＳＳ領域となる。すなわち、基準タイミング（トリガーパルスＴｒのタイミング）から出力信号電圧が論理閾値以上となる最も早いタイミングＡまでの時間が最短のストローブ時間であり、最も遅いタイミングＢまでの時間が最長ストローブ時間であり、これらの間の範囲がＰＡＳＳ領域である。そして、“最良”の半導体集積回路の最短ストローブ時間から、“最悪”の半導体集積回路の最長ストローブ時間との間をサーチ範囲とすれば、“最良”から“最悪”までの全ての半導体集積回路のＰＡＳＳ領域が、このサーチ範囲内に含まれると考えられる。
【００２９】
図３に示したＰＡＳＳ領域サーチステップＳ２２２においては、条件設定用半導体集積回路のそれぞれに対し、例えば、図４の方法で求めたサーチ範囲の全体にわたってテスト周期の１／２０のステップでストローブ時間を変化させて試験を行い、条件設定用半導体集積回路ごとのＰＡＳＳ領域を求める。
【００３０】
次に、図５は、ＰＡＳＳ領域サーチステップＳ２２２における個々の条件設定用半導体集積回路のＰＡＳＳ領域サーチを示す概念図である。図５に示したように、個々の条件設定用半導体集積回路は、例えば図４のようにして求めたサーチ範囲内に、それぞれ異なるＰＡＳＳ領域を有する。ここでは、１，２，．．．ｎ個目の半導体集積回路の最短ストローブ時間はＡ１，Ａ２，．．．Ａｎ、最長ストローブ時間はＢ１，Ｂ２，．．．Ｂｎであり、代表値（例えば、最短ストローブ時間と最長ストローブ時間との平均）がＣ１，Ｃ２，．．．Ｃｎであるとする。
【００３１】
図３のデータ解析ステップＳ２３２においては、例えば図５のようにして求めた個々の条件設定用半導体集積回路のＰＡＳＳ領域のデータを解析する。そして、その解析結果に基づいて、ストローブ時間設定ステップＳ２３４において、試験ステップＳ２４０において利用するストローブ時間を設定する。例えば、図５で求めたそれぞれの半導体集積回路のＰＡＳＳ領域の代表値Ｃ１，Ｃ２，．．．Ｃｎのみを利用してデータ解析ステップＳ２３２を行い、それらの平均値Ｃａｖｅと標準偏差σとを求めることが可能である。そして、ストローブ時間設定ステップＳ２３４においては、例えば、平均値Ｃａｖｅを第２の設定ストローブ時間Ｓ２として設定し、Ｃａｖｅ−３σおよびＣａｖｅ＋３σを、それぞれ、第１の設定ストローブ時間Ｓ１および第３の設定ストローブ時間Ｓ３として設定することが可能である。
【００３２】
このようにして第１〜第３の設定ストローブ時間Ｓ１、Ｓ２、Ｓ３を設定した場合、第２の設定ストローブ時間Ｓ２は、所定個数の条件設定用半導体集積回路のパス領域の分布の平均に対応するストローブ時間である。一方、第１の設定ストローブ時間Ｓ１および第３の設定ストローブ時間Ｓ３は、それぞれ、所定個数の条件設定用半導体集積回路のパス領域の分布の下限および上限に対応するストローブ時間である。そして、所定個数が、試験対象の半導体集積回路の全体を代表するに足る個数であったとすれば、Ｓ２は、試験対象の半導体集積回路の全体のパス領域の分布の平均に対応するストローブ時間であり、Ｓ１およびＳ３は、それぞれ、試験対象の半導体集積回路の全体のパス領域の分布の下限および上限に対応するストローブ時間であると期待することができる。
【００３３】
所定個数は、典型的には１０〜２０個である。試験対象の半導体集積回路の特性ばらつきが大きい場合には、より大きな所定個数を設定することが好ましい。もしくは、データ解析ステップＳ２３２での解析結果により、統計ばらつきが大きいと判断した場合には所定個数を増大させることも可能である。例えば、試験システム１０が備えるコンピュータ６０が、統計ばらつきが大きいと判断した場合には、データ収集ステップＳ２２０に戻って、追加の条件設定用半導体集積回路についてＰＡＳＳ領域サーチステップＳ２２２を行うように、ハンドラ２０およびテスタ４０を制御することも可能である。
【００３４】
そして次に、試験対象の半導体集積回路２２の内、条件設定用半導体集積回路として利用した所定個数の半導体集積回路を除いたものが、試験ステップＳ２４０に進む。
【００３５】
図６は、試験ステップＳ２４０の詳細を示すフロー図である。
【００３６】
試験ステップＳ２４０においては、図１に示されたように、試験対象の半導体集積回路２２を、例えば１個ずつソケット４８に装着し（装着ステップＳ２４２）、この装着した半導体集積回路２２Ａを、上記のタイミング設定ステップＳ２３０において設定した設定ストローブ時間を利用して試験し（試験ステップＳ２４４）、得られた試験結果から良または不良の判定を行う（良否判定ステップＳ２４６）。良否判定ステップＳ２４６における良または不良判定の方法は、例えば、いずれか１つの設定ストローブ時間で出力信号の論理値と期待値とが一致（ＰＡＳＳ）すれば、良品であると判定し、いずれの設定ストローブ時間においても出力信号の論理値が期待値と不一致（ＦＡＩＬ）であれば、不良品であると判定する。
【００３７】
良品と判定した場合には、図１に示されたように、試験を行った半導体集積回路２２Ａを、良品用トレイ２４Ｂに、良品２２Ｂとして回収する（良品回収ステップＳ２４８）。逆に、不良品と判定した場合には、不良品用トレイ２４Ｃに、不良品２２Ｃとして回収する（不良品回収ステップＳ２５０）。
【００３８】
本実施形態の試験方法においては、基本的には、このようにタイミング設定ステップＳ２３０において設定した設定ストローブ時間を利用した試験ステップＳ２４４を行い、試験対象の半導体集積回路２２の全数の試験完了まで繰り返す（試験完了ステップＳ２５２、Ｓ２５４）。
【００３９】
図７は、設定ストローブ時間での試験ステップＳ２４４の概要を示す説明図である。
【００４０】
ここで、試験ステップＳ２４４において試験を行った最初の４個の半導体集積回路（“製品１”、“製品２”、“製品３”、“製品４”）に対し、図７中に示した３個の設定ストローブ時間Ｓ１、Ｓ２、Ｓ３で試験したとする。そして、これらのストローブ時間に対し、半導体集積回路の出力信号波形が、それぞれ、図７に示したようなものであったとする。すなわち、製品１、製品２、製品３の出力信号は、それぞれ異なったタイミングで‘Ｈｉｇｈ’状態に立ち上がり、その後‘Ｌｏｗ’状態に立ち下がるものとする。一方、製品４の出力信号は、‘Ｌｏｗ’状態のままであったとする。図７より得られる製品１〜製品４についての試験ステップＳ２４４における試験結果と、良否判定ステップＳ２４６における良否判定の結果を表１に示す。
【００４１】
【表１】
0004714069.tif 000002
【００４２】
製品１については、最初に、第２の設定ストローブ時間Ｓ２において試験を行う。その結果、出力信号の論理値が期待値（‘Ｈｉｇｈ’）と一致する（ＰＡＳＳする）ため、良品と判定される。製品２についても同様である。製品３についても、最初は、第２の設定ストローブ時間Ｓ２で試験を行うが、出力信号の論理値が期待値と一致しない（ＦＡＩＬする）。次に、第１の設定ストローブ時間Ｓ１で試験を行うが、やはりＦＡＩＬする。しかし、さらに続いて第３の設定ストローブ時間Ｓ３で試験を行うことにより、出力信号の論理値が期待値と一致する（ＰＡＳＳする）。この結果、やはり、良品と判定される。一方、製品４については、第１から第３のいずれの設定ストローブ時間Ｓ１、Ｓ２、Ｓ３においてもＦＡＩＬするため、不良品と判定される。
【００４３】
このように、図７と表１に示した例においては、製品１および２については、第２の設定ストローブ時間Ｓ２を用いた１回の試験のみによって良品と判断することができた。一方、製品３は、製品１および２とは出力信号のタイミングが異なるため、第２の設定ストローブ時間Ｓ２での試験ではＦＡＩＬした。しかし、この製品３についても、第３の設定ストローブ時間Ｓ３での試験を行うことにより良品と判断することできた。これによって、出力信号のタイミングが異なることによるオーバーキルの発生を防止することができる。
【００４４】
本実施形態の半導体集積回路の試験方法において、試験対象の半導体集積回路の中から選択した所定個数の条件設定用半導体集積回路を用いて、条件設定用半導体集積回路のＰＡＳＳ領域分布の平均に対応するストローブ時間（第２の設定ストローブ時間Ｓ２）を設定する。この設定ストローブ時間は、前述のように、試験対象の半導体集積回路の全体のパス領域の分布の平均に対応するストローブ時間であると期待される。従って、試験対象の半導体集積回路の内の多くは、この平均に対応するストローブ時間を用いた試験のみで良品と判定できると期待される。このため、短い試験時間で多数の半導体集積回路の判定を行うことができる。
【００４５】
本実施形態の試験方法においては、さらに、平均に対応する設定ストローブ時間（第２の設定ストローブ時間）に加えて、条件設定用半導体集積回路のＰＡＳＳ領域の分布の下限および上限に対応する設定ストローブ時間（第１の設定ストローブ時間Ｓ１および第３の設定ストローブ時間Ｓ３）を設定する。これらの設定ストローブ時間は、前述のように、試験対象の半導体集積回路の全体のパス領域の分布の下限および上限に対応するストローブ時間であると期待される。従って、製品３のように、分布の平均に対応する設定ストローブ時間ではＦＡＩＬする半導体集積回路についても、さらに、このようなＰＡＳＳ領域の分布の下限もしくは上限に対応する設定ストローブ時間で試験を行うことにより、正確な良否判定を行い、オーバーキル発生を防止することができる。
【００４６】
なお、本実施形態の半導体集積回路の試験方法においては、ＰＡＳＳ領域サーチの対象とする所定個数の条件設定用半導体集積回路については、サーチ範囲内でストローブ時間をさまざまに変化させて試験を行う必要がある。しかし、ＰＡＳＳ領域サーチを行う必要があるのは、限られた個数の条件設定用半導体集積回路のみであり、ＰＡＳＳ領域サーチ実施による試験時間増大は限られている。しかも、ＰＡＳＳ領域サーチを行う条件設定用半導体集積回路の個数（所定個数）は、あらかじめ決めておくことが可能である。従って、ＰＡＳＳ領域サーチのために予測を大幅に上回る時間が必要になって、試験スケジュールの変更が必要になることは防止できる。
【００４７】
次に、図６に戻って、本実施形態の試験方法に備えられた、さらに好適に試験を実施するための付加的な要素について説明する。
【００４８】
前述のように、本実施形態では、タイミング設定ステップＳ２３０において複数（具体的には３個）の設定ストローブ時間を設定する。そして、試験ステップＳ２４０においては、表１に示されたように、それぞれの半導体集積回路について、最初に、設定した複数のストローブ時間の内の１つ（表１の例では第２の設定ストローブ時間Ｓ２）で試験を行い、ＦＡＩＬした場合には、さらに、他の設定ストローブ時間でも試験を行う。これによって、オーバーキルの発生を防止することができる。しかし、試験対象の半導体集積回路の特性ばらつきが小さい場合には、ほとんどの半導体集積回路が同一の設定ストローブ時間においてＰＡＳＳすると期待できる。この場合には、１つの設定ストローブ時間での試験でＦＡＩＬしたときに、さらに、他の設定ストローブ時間で試験を行っても、表１の製品３のように、良品と判定される確率は低く、むしろ、製品４のように不良品と判定される可能性が高い。このような場合には、複数の設定ストローブ時間について試験を行っても、オーバーキル防止の効果は小さく、むしろ、試験時間の延長を招くだけである。
【００４９】
そこで、図６に示した実施形態の試験方法では、所定回数（第１の所定回数）だけ、同一の設定ストローブ時間で連続してＰＡＳＳした場合には、コンピュータ６０が、他の設定ストローブ時間での試験は不要であると判断し（判定ステップＳ２５６）、その連続ＰＡＳＳした設定ストローブ時間のみを選択する（ストローブ時間選択ステップＳ２６０）。そして、それ以降の半導体集積回路の試験においては、この選択した設定ストローブ時間のみで試験を行い、ＰＡＳＳであれば良品と判定し、ＦＡＩＬであれば不良品と判定する。
【００５０】
なお、図３に示したデータ解析において、条件設定用半導体集積回路のＰＡＳＳ領域のばらつきが小さいと判断できた場合には、複数のストローブ時間の設定を行わずに、ＰＡＳＳ領域の分布の平均に対応する、１つのストローブ時間のみを設定することも可能である。ばらつきが小さい場合であれば、試験対象の半導体集積回路に類似した特性を有する条件設定用半導体集積回路のＰＡＳＳ領域に基づいてストローブ時間を設定することにより、１つの設定ストローブ時間のみでも、オーバーキル発生の確率を低く抑えることが可能である。
【００５１】
例えば、初期設定ステップＳ２１０において、ＰＡＳＳ領域の代表値Ｃの標準偏差に対して閾値を設定しておき、データ解析ステップＳ２３２において算出した標準偏差がこの閾値よりも小さいとコンピュータ６０が判断した場合には、ストローブ時間設定ステップＳ２３４において、分布の平均に対応する設定ストローブ時間Ｓ２のみを設定することが可能である。この場合には、図６の試験ステップＳ２４４において、最初から、設定した１つのストローブ時間のみで試験を行い、ＰＡＳＳであれば良品と判定し、ＦＡＩＬであれば不良品と判定する。
【００５２】
一方、データ収集ステップＳ２２０のＰＡＳＳ領域サーチステップＳ２２２において、対象とした条件設定用集積回路の選択が不適切であり、その結果、タイミング設定ステップＳ２３０において不適切な設定ストローブ時間が設定されることも考えられる。このような場合には、いずれの設定ストローブ時間においてもＦＡＩＬしたとしても、実際には良品であることも考えられる。そこで、図６に示した実施形態の試験方法では、第２の所定回数だけ連続して不良判定であった場合には、コンピュータ６０が、設定したストローブ時間が不適切であったと判断する（ストローブ時間判定ステップＳ２５８）。そして、試験システム１０は、コンピュータ６０の指示により、新たな所定個数の半導体集積回路を利用して、データ収集ステップＳ２２０およびタイミング設定ステップＳ２３０をやり直す。そして、それ以降は、新たに設定した設定ストローブ時間を用いて、試験ステップＳ２４０を行う。
【００５３】
なお、ストローブ時間の設定をやり直した後においても、再び、第２の所定回数だけ連続して不良判定であった場合は、試験対象の半導体集積回路に問題がある可能性が高い。図６のフローには示されていないが、このような場合には、試験システム１０は、試験を中止してアラームを発する。
【００５４】
なお、集積回路装着ステップＳ２４２において、１個の半導体集積回路２２Ａのみをソケット４８に装着し、設定ストローブ時間を利用して試験ステップＳ２４４を行うことも可能である。もしくは、テスタ４０に複数のテストヘッドを設け、そのそれぞれに設けたソケット４８を利用して複数の半導体集積回路２２Ａを装着し、さらにそれらの半導体集積回路２２Ａに対して同時に試験ステップＳ２４４を行うことも可能である。この場合には、少なくともパターン発生器４４および論理比較器４６は、それぞれのテストヘッド毎に設けられる。このように複数の半導体集積回路の試験を同時に行う場合、例えば、同時に装着した複数の半導体集積回路の全てが、同一の設定ストローブ時間でＰＡＳＳするという試験結果が、所定回数だけ連続して得られた場合に、「所定回数だけ、同一の設定ストローブ時間で連続してＰＡＳＳした（判定ステップＳ２５６）」と判断することが可能である。また、例えば、同時に装着した複数の半導体集積回路のいずれかが不良と判定される試験結果が、第２の所定回数だけ連続して得られた場合に、「第２の所定回数だけ連続して不良判定であった（ストローブ時間判定ステップＳ２５８）」と判断することが可能である。
【００５５】
以上、本発明の半導体集積回路の試験方法の一実施形態について詳細に説明した。言うまでもなく、本発明の半導体集積回路の試験方法は、この実施形態に限定されるものではなく、さまざまな改良、変形が可能である。なお、実際の半導体集積回路の試験においては、１つのテストパターンのみを利用した試験が行われるのではなく、多数のテストパターンを利用した試験が行われる。現実は、これら多数のテストパターン中から、例えばシミュレーションによって、試験タイミングのマージンが小さく、ストローブ時間の設定が不適切であるために不良となる可能性が高いパターンを選択し、選択されたパターンについて条件設定用半導体集積回路を用いたデータ収集およびタイミング設定を行えばよい。それ以外の、大きなマージンを有するパターンについては、従来通り、あらかじめ定められたストローブ時間で試験を行うようにすればよい。
【００５６】
本発明の半導体集積回路の試験方法においては、試験対象の（すなわち、良品であると判定されれば出荷される）複数の半導体集積回路の中から、所定個数の条件設定用半導体集積回路を選択し、タイミング設定のために利用することが好ましい。これにより、条件設定用に試験対象の半導体集積回路とは別の半導体集積回路を用意する必要が無く、容易に実施できる。この場合、条件設定用に利用した半導体集積回路についても、スキャン範囲内のいずれかのストローブ時間においてＰＡＳＳした場合には、良品として出荷することが可能である。しかし、本発明の半導体集積回路の試験方法において、条件設定用半導体集積回路を試験対象の半導体集積回路から選択することは、必須ではない。例えば、ＰＡＳＳ領域サーチを行うテストパターンとは無関係なファンクションに不良があることが分かっている半導体集積回路を条件設定用に利用することも可能である。
【００５７】
本発明の半導体集積回路の試験方法においては、また、試験対象の半導体集積回路と同一のロットで製造された半導体集積回路を条件設定用に利用することが好ましい。同一のロットで製造された半導体集積回路であれば、類似した特性を持つと推定される。従って、条件設定用半導体集積回路のＰＡＳＳ領域サーチ結果により設定するストローブ時間は、全ての試験対象半導体集積回路に対して適切なものである可能性が高い。しかし、本発明の半導体集積回路の試験方法において、条件設定用半導体集積回路が試験対象の半導体集積回路と同一のロットで製造されたものであることは必須ではない。製造設備の状態の変化が小さく、類似した特性の半導体集積回路が製造されると考えられる範囲であれば、あるロットで製造された条件設定用半導体集積回路を用いて設定した設定ストローブ時間を用いて、異なるロットで製造された半導体集積回路の試験を行うことも可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明に係る半導体集積回路の試験方法に利用する試験システムの一例を示す構成図である。
【図２】本発明に係る半導体集積回路の試験方法の一実施形態を示すフロー図である。
【図３】図２に示した実施形態においてデータ収集ステップＳ２２０とタイミング設定ステップＳ２３０とを詳細に示したフロー図である。
【図４】図２に示した実施形態においてサーチ範囲の設定方法の一例を示す概念図である。
【図５】図２に示した実施形態において条件設定用半導体集積回路に対するＰＡＳＳ領域サーチの一例を示す概念図である。
【図６】図２に示した実施形態において試験ステップＳ２４０を詳細に示したフロー図である。
【図７】複数の設定ストローブ時間を利用した半導体集積回路の試験の一例を示す概念図である。
【符号の説明】
【００５９】
１０  試験システム
２０  ハンドラ
２２、２２Ａ、２２Ｂ、２２Ｃ  半導体集積回路
２４、２４Ｂ、２４Ｃ  トレイ
２６  ロボットアーム
４０  テスタ
４２  タイミング発生器
４４  パターン発生器
４６  論理比較器
４８  ソケット
６０  コンピュータ
【図１】
0004714069.tif 000003
【図２】
0004714069.tif 000004
【図３】
0004714069.tif 000005
【図４】
0004714069.tif 000006
【図５】
0004714069.tif 000007
【図６】
0004714069.tif 000008
【図７】
0004714069.tif 000009