(57)【特許請求の範囲】
【請求項１】
表示部に配設された複数の映像信号線に駆動用映像信号を印加することにより前記表示部に画像を表示する表示装置の駆動回路であって、
所定幅のパルスが繰り返し現れる源クロック信号と外部から与えられる画像信号とに基づいて、前記駆動用映像信号を生成するための映像信号と、各水平走査期間につき１つのパルスが現れるソーススタートパルス信号と、クロック信号であって各水平走査期間において第１の幅のパルスが繰り返し現れるソースシフトクロック信号とを出力する表示制御回路と、
前記表示制御回路から出力される前記映像信号と前記ソーススタートパルス信号と前記ソースシフトクロック信号とを受け取り、各水平走査期間において前記ソーススタートパルス信号のパルスが出力された後、前記ソースシフトクロック信号のパルスに基づいて前記映像信号をサンプリングし、当該サンプリングされた映像信号に基づく電圧を前記駆動用映像信号として前記複数の映像信号線に印加する映像信号線駆動回路とを備え、
前記表示制御回路は、前記ソーススタートパルス信号のパルスを出力する直前に出力する前記ソースシフトクロック信号のパルスの幅を前記第１の幅よりも小さくすることを特徴とする、駆動回路。
【請求項２】
前記表示制御回路は、前記ソーススタートパルス信号のパルスを出力する直前に出力する前記ソースシフトクロック信号のパルスの幅を、前記ソースシフトクロック信号のデューティ比を変更することによって前記第１の幅よりも小さくすることを特徴とする、請求項１に記載の駆動回路。
【請求項３】
前記表示制御回路は、
前記源クロック信号に基づいて前記ソーススタートパルス信号を生成するソーススタートパルス信号生成回路と、
前記源クロック信号に基づいて前記ソースシフトクロック信号を生成するソースシフトクロック信号生成回路とを含み、
前記ソーススタートパルス信号生成回路は、前記ソーススタートパルス信号のパルスを出力する直前に出力される前記ソースシフトクロック信号のパルスの幅を前記第１の幅よりも小さくするためのソースシフトクロック変形指示信号を生成し、当該ソースシフトクロック変形指示信号を前記ソースシフトクロック信号生成回路に与え、
前記ソースシフトクロック信号生成回路は、前記ソースシフトクロック変形指示信号に基づいて、前記ソーススタートパルス信号のパルスが出力される直前に出力する前記ソースシフトクロック信号のパルスの幅を前記第１の幅よりも小さくすることを特徴とする、請求項１に記載の駆動回路。
【請求項４】
表示部に配設された複数の映像信号線に駆動用映像信号を印加することにより前記表示部に画像を表示する表示装置であって、
所定幅のパルスが繰り返し現れる源クロック信号と外部から与えられる画像信号とに基づいて、前記駆動用映像信号を生成するための映像信号と、各水平走査期間につき１つのパルスが現れるソーススタートパルス信号と、クロック信号であって各水平走査期間において第１の幅のパルスが繰り返し現れるソースシフトクロック信号とを出力する表示制御回路と、
前記表示制御回路から出力される前記映像信号と前記ソーススタートパルス信号と前記ソースシフトクロック信号とを受け取り、各水平走査期間において前記ソーススタートパルス信号のパルスが出力された後、前記ソースシフトクロック信号のパルスに基づいて前記映像信号をサンプリングし、当該サンプリングされた映像信号に基づく電圧を前記駆動用映像信号として前記複数の映像信号線に印加する映像信号線駆動回路とを備え、
前記表示制御回路は、前記ソーススタートパルス信号のパルスを出力する直前に出力する前記ソースシフトクロック信号のパルスの幅を前記第１の幅よりも小さくすることを特徴とする、表示装置。
【請求項５】
前記表示制御回路は、前記ソーススタートパルス信号のパルスを出力する直前に出力する前記ソースシフトクロック信号のパルスの幅を、前記ソースシフトクロック信号のデューティ比を変更することによって前記第１の幅よりも小さくすることを特徴とする、請求項４に記載の表示装置。
【請求項６】
前記表示制御回路は、
前記源クロック信号に基づいて前記ソーススタートパルス信号を生成するソーススタートパルス信号生成回路と、
前記源クロック信号に基づいて前記ソースシフトクロック信号を生成するソースシフトクロック信号生成回路とを含み、
前記ソーススタートパルス信号生成回路は、前記ソーススタートパルス信号のパルスを出力する直前に出力される前記ソースシフトクロック信号のパルスの幅を前記第１の幅よりも小さくするためのソースシフトクロック変形指示信号を生成し、当該ソースシフトクロック変形指示信号を前記ソースシフトクロック信号生成回路に与え、
前記ソースシフトクロック信号生成回路は、前記ソースシフトクロック変形指示信号に基づいて、前記ソーススタートパルス信号のパルスが出力される直前に出力する前記ソースシフトクロック信号のパルスの幅を前記第１の幅よりも小さくすることを特徴とする、請求項４に記載の表示装置。
【請求項７】
少なくとも前記映像信号線駆動回路を含む駆動回路は、ポリシリコン薄膜トランジスタで構成されていることを特徴とする、請求項４に記載の表示装置。
【請求項８】
表示部に配設された複数の映像信号線に駆動用映像信号を印加することにより前記表示部に画像を表示する表示装置の駆動方法であって、
所定幅のパルスが繰り返し現れる源クロック信号と外部から与えられる画像信号とに基づいて、前記駆動用映像信号を生成するための映像信号と、各水平走査期間につき１つのパルスが現れるソーススタートパルス信号と、クロック信号であって各水平走査期間において第１の幅のパルスが繰り返し現れるソースシフトクロック信号とを出力する表示制御ステップと、
前記表示制御ステップで出力される前記映像信号と前記ソーススタートパルス信号と前記ソースシフトクロック信号とを受け取り、各水平走査期間において前記ソーススタートパルス信号のパルスが出力された後、前記ソースシフトクロック信号のパルスに基づいて前記映像信号をサンプリングし、当該サンプリングされた映像信号に基づく電圧を前記駆動用映像信号として前記複数の映像信号線に印加する映像信号線駆動ステップとを備え、
前記表示制御ステップでは、前記ソーススタートパルス信号のパルスが出力される直前に出力される前記ソースシフトクロック信号のパルスの幅が前記第１の幅よりも小さくされることを特徴とする、駆動方法。
【請求項９】
前記表示制御ステップでは、前記ソーススタートパルス信号のパルスが出力される直前に出力される前記ソースシフトクロック信号のパルスの幅が、前記ソースシフトクロック信号のデューティ比が変更されることによって前記第１の幅よりも小さくされることを特徴とする、請求項８に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置ならびにその駆動回路および駆動方法に関し、特に、ＣＧシリコン液晶パネルなどのポリシリコン液晶パネルを使用する表示装置ならびにその駆動回路および駆動方法に関する。
【背景技術】
【０００２】
近年、ＣＧシリコン液晶（Ｃｏｎｔｉｎｕｏｕｓ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ：連続粒界結晶シリコン液晶）パネルを採用する液晶表示装置が開発されている。ＣＧシリコン液晶パネルとは、ＣＧシリコン膜で形成されたＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）をスイッチング素子として採用する液晶パネルのことである。ＣＧシリコンは、結晶境界面の配置が規則的で、原子レベルで連続的な構造となっている。このため、ＣＧシリコンでは電子が高速に移動することができるので、駆動用の集積回路を液晶パネルの基板上に実装することができる。これにより、必要な部品数の削減によるコストの低減や装置の小型化が進んでいる。なお、以下において、ＣＧシリコン液晶パネルを採用する液晶表示装置のことを「ＣＧシリコン液晶表示装置」という。【０００３】
図２は、ＣＧシリコン液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、ソースドライバ（映像信号線駆動回路）３００とゲートドライバ（走査信号線駆動回路）４００と表示部５００とチャージポンプ回路６００とを含む液晶パネル１００と、表示制御回路２００とを備えている。表示部５００には、複数本（ｎ本）のソースバスライン（映像信号線）ＳＬ１〜ＳＬｎと、複数本（ｍ本）のゲートバスライン（走査信号線）ＧＬ１〜ＧＬｍと、それら複数本のソースバスラインＳＬ１〜ＳＬｎと複数本のゲートバスラインＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して設けられた複数個（ｎ×ｍ個）の画素形成部が含まれている。【０００４】
表示制御回路２００は、外部から与えられる画像信号ＤＡＴと水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃとクロックジェネレータによって生成されるクロック信号（以下、「源クロック信号」という。）ＣＫとに基づいて、アナログ映像信号ＡＶと、表示部５００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースシフトクロック信号ＳＣＫ、ゲートスタートパルス信号ＧＳＰ、およびゲートシフトクロック信号ＧＣＫとを出力する。【０００５】
ソースドライバ３００は、表示制御回路２００から出力されるアナログ映像信号ＡＶ、ソーススタートパルス信号ＳＳＰ、およびソースシフトクロック信号ＳＣＫを受け取り、表示部５００に画像を表示するために、駆動用映像信号を各ソースバスラインＳＬ１〜ＳＬｎに印加する。ここで、ソースドライバ３００では、各水平走査期間において、ソーススタートパルス信号ＳＳＰの立ち上がり後、最初にソースシフトクロック信号ＳＣＫが立ち上がった時にソーススタートパルス信号ＳＳＰの取り込みが開始される。従来の一般的な液晶表示装置においては、ソースドライバ３００でのソーススタートパルス信号ＳＳＰの取り込みが正常に開始されるよう、図５に示すように、ソーススタートパルス信号ＳＳＰの立ち上がり前にはホールド期間が設けられ、ソーススタートパルス信号ＳＳＰの立ち上がり後にはセットアップ期間が設けられている。なお、本説明におけるホールド期間とは、確実にソースシフトクロック信号ＳＣＫが立ち下がった後にソーススタートパルス信号ＳＳＰが立ち上がるように、ソースシフトクロック信号ＳＣＫの立ち下がり時点からソーススタートパルス信号ＳＳＰの立ち上がり時点まで設けられている期間のことである。また、セットアップ期間とは、ソースシフトクロック信号ＳＣＫが立ち上がった時点には確実にソーススタートパルス信号ＳＳＰの論理レベルがハイレベルになっているように、ソーススタートパルス信号ＳＳＰの立ち上がり時点からソースシフトクロック信号ＳＣＫの立ち上がり時点まで設けられている期間のことである。【０００６】
ところが、ＣＧシリコン液晶表示装置の場合、液晶パネル１００内においてソースシフトクロック信号ＳＣＫよりもソーススタートパルス信号ＳＳＰの方が遅延が充分に大きかったため、表示制御回路２００において図６に示すようにホールド期間を設定することなくソースシフトクロック信号ＳＣＫとソーススタートパルス信号ＳＳＰとを生成しても、ソースドライバ３００においてはソーススタートパルス信号ＳＳＰの取り込みが正しく行われていた。【０００７】
このようなＣＧシリコン液晶表示装置について、近年、額縁の縮小化が進んでいる。このため、上述のようにホールド期間を設定することなくソースシフトクロック信号ＳＣＫとソーススタートパルス信号ＳＳＰとを生成した場合に、ソースシフトクロック信号ＳＣＫに対するソーススタートパルス信号ＳＳＰの遅延が充分に大きくはならず、画像表示に不具合が生じることがある。その結果、表示制御回路２００においてソースシフトクロック信号ＳＣＫとソーススタートパルス信号ＳＳＰとを生成する際に、ホールド期間の設定が必要となっている。【０００８】
一例を示すと、源クロック信号ＣＫの周期がＴ、ソースシフトクロック信号ＳＣＫの周期が３Ｔに設定されており、ホールド期間Ｔｈおよびセットアップ期間Ｔｓがそれぞれ次式（１）および（２）を満足すべき液晶表示装置がある。なお、図７は、このような液晶表示装置における信号波形図である。
０．５Ｔ≦Ｔｈ＜Ｔ      ・・・（１）
２Ｔ＜Ｔｓ≦２．５Ｔ    ・・・（２）【０００９】
上述の例によると、ホールド期間Ｔｈおよびセットアップ期間Ｔｓは源クロック信号ＣＫの周期Ｔの整数倍にはなっていない。従来、このような場合、源クロック信号ＣＫの周波数が高められたり、クロックの両エッジ駆動が行われている。
【特許文献１】日本の特開２００３−１７３１７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、源クロック信号ＣＫの周波数を高くすると、消費電力が増加する。また、クロックの両エッジ駆動を行う場合には、２相クロックを採用すること等により、回路規模が増大し、設計が複雑になる。【００１１】
そこで、本発明は、ＣＧシリコン液晶表示装置等のポリシリコン液晶パネルを使用する表示装置において、消費電力が増加したり回路規模が増大することなく、ソーススタートパルス信号ＳＳＰの立ち上がりの際にホールド期間およびセットアップ期間を充分に確保することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の局面は、表示部に配設された複数の映像信号線に駆動用映像信号を印加することにより前記表示部に画像を表示する表示装置の駆動回路であって、
所定幅のパルスが繰り返し現れる源クロック信号と外部から与えられる画像信号とに基づいて、前記駆動用映像信号を生成するための映像信号と、各水平走査期間につき１つのパルスが現れるソーススタートパルス信号と、クロック信号であって各水平走査期間において第１の幅のパルスが繰り返し現れるソースシフトクロック信号とを出力する表示制御回路と、
前記表示制御回路から出力される前記映像信号と前記ソーススタートパルス信号と前記ソースシフトクロック信号とを受け取り、各水平走査期間において前記ソーススタートパルス信号のパルスが出力された後、前記ソースシフトクロック信号のパルスに基づいて前記映像信号をサンプリングし、当該サンプリングされた映像信号に基づく電圧を前記駆動用映像信号として前記複数の映像信号線に印加する映像信号線駆動回路とを備え、
前記表示制御回路は、前記ソーススタートパルス信号のパルスを出力する直前に出力する前記ソースシフトクロック信号のパルスの幅を前記第１の幅よりも小さくすることを特徴とする。【００１３】
本発明の第２の局面は、本発明の第１の局面において、
前記表示制御回路は、前記ソーススタートパルス信号のパルスを出力する直前に出力する前記ソースシフトクロック信号のパルスの幅を、前記ソースシフトクロック信号のデューティ比を変更することによって前記第１の幅よりも小さくすることを特徴とする。【００１４】
本発明の第３の局面は、本発明の第１の局面において、
前記表示制御回路は、
前記源クロック信号に基づいて前記ソーススタートパルス信号を生成するソーススタートパルス信号生成回路と、
前記源クロック信号に基づいて前記ソースシフトクロック信号を生成するソースシフトクロック信号生成回路とを含み、
前記ソーススタートパルス信号生成回路は、前記ソーススタートパルス信号のパルスを出力する直前に出力される前記ソースシフトクロック信号のパルスの幅を前記第１の幅よりも小さくするためのソースシフトクロック変形指示信号を生成し、当該ソースシフトクロック変形指示信号を前記ソースシフトクロック信号生成回路に与え、
前記ソースシフトクロック信号生成回路は、前記ソースシフトクロック変形指示信号に基づいて、前記ソーススタートパルス信号のパルスが出力される直前に出力する前記ソースシフトクロック信号のパルスの幅を前記第１の幅よりも小さくすることを特徴とする。【００１７】
本発明の第４の局面は、表示部に配設された複数の映像信号線に駆動用映像信号を印加することにより前記表示部に画像を表示する表示装置であって、
所定幅のパルスが繰り返し現れる源クロック信号と外部から与えられる画像信号とに基づいて、前記駆動用映像信号を生成するための映像信号と、各水平走査期間につき１つのパルスが現れるソーススタートパルス信号と、クロック信号であって各水平走査期間において第１の幅のパルスが繰り返し現れるソースシフトクロック信号とを出力する表示制御回路と、
前記表示制御回路から出力される前記映像信号と前記ソーススタートパルス信号と前記ソースシフトクロック信号とを受け取り、各水平走査期間において前記ソーススタートパルス信号のパルスが出力された後、前記ソースシフトクロック信号のパルスに基づいて前記映像信号をサンプリングし、当該サンプリングされた映像信号に基づく電圧を前記駆動用映像信号として前記複数の映像信号線に印加する映像信号線駆動回路とを備え、
前記表示制御回路は、前記ソーススタートパルス信号のパルスを出力する直前に出力する前記ソースシフトクロック信号のパルスの幅を前記第１の幅よりも小さくすることを特徴とする。
【００１８】
本発明の第５の局面は、本発明の第４の局面において、
前記表示制御回路は、前記ソーススタートパルス信号のパルスを出力する直前に出力する前記ソースシフトクロック信号のパルスの幅を、前記ソースシフトクロック信号のデューティ比を変更することによって前記第１の幅よりも小さくすることを特徴とする。
【００１９】
本発明の第６の局面は、本発明の第４の局面において、
前記表示制御回路は、
前記源クロック信号に基づいて前記ソーススタートパルス信号を生成するソーススタートパルス信号生成回路と、
前記源クロック信号に基づいて前記ソースシフトクロック信号を生成するソースシフトクロック信号生成回路とを含み、
前記ソーススタートパルス信号生成回路は、前記ソーススタートパルス信号のパルスを出力する直前に出力される前記ソースシフトクロック信号のパルスの幅を前記第１の幅よりも小さくするためのソースシフトクロック変形指示信号を生成し、当該ソースシフトクロック変形指示信号を前記ソースシフトクロック信号生成回路に与え、
前記ソースシフトクロック信号生成回路は、前記ソースシフトクロック変形指示信号に基づいて、前記ソーススタートパルス信号のパルスが出力される直前に出力する前記ソースシフトクロック信号のパルスの幅を前記第１の幅よりも小さくすることを特徴とする。
【００２０】
本発明の第７の局面は、本発明の第４の局面において、
少なくとも前記映像信号線駆動回路を含む駆動回路は、ポリシリコン薄膜トランジスタで構成されていることを特徴とする。
【００２４】
本発明の第８の局面は、表示部に配設された複数の映像信号線に駆動用映像信号を印加することにより前記表示部に画像を表示する表示装置の駆動方法であって、
所定幅のパルスが繰り返し現れる源クロック信号と外部から与えられる画像信号とに基づいて、前記駆動用映像信号を生成するための映像信号と、各水平走査期間につき１つのパルスが現れるソーススタートパルス信号と、クロック信号であって各水平走査期間において第１の幅のパルスが繰り返し現れるソースシフトクロック信号とを出力する表示制御ステップと、
前記表示制御ステップで出力される前記映像信号と前記ソーススタートパルス信号と前記ソースシフトクロック信号とを受け取り、各水平走査期間において前記ソーススタートパルス信号のパルスが出力された後、前記ソースシフトクロック信号のパルスに基づいて前記映像信号をサンプリングし、当該サンプリングされた映像信号に基づく電圧を前記駆動用映像信号として前記複数の映像信号線に印加する映像信号線駆動ステップとを備え、
前記表示制御ステップでは、前記ソーススタートパルス信号のパルスが出力される直前に出力される前記ソースシフトクロック信号のパルスの幅が前記第１の幅よりも小さくされることを特徴とする。
【００２５】
本発明の第９の局面は、本発明の第８の局面において、
前記表示制御ステップでは、前記ソーススタートパルス信号のパルスが出力される直前に出力される前記ソースシフトクロック信号のパルスの幅が、前記ソースシフトクロック信号のデューティ比が変更されることによって前記第１の幅よりも小さくされることを特徴とする。
【発明の効果】
【００２７】
本発明の第１の局面によれば、ソーススタートパルス信号のパルスが出力される直前の期間には、表示制御回路から出力されるソースシフトクロック信号のパルス幅が小さくされる。これにより、ソーススタートパルス信号が立ち上がる直前に、従来充分に確保されなかったホールド期間が充分に確保される。このため、源クロック信号の周波数を高めたり回路規模を増大させることなく、映像信号線駆動回路において、各水平走査期間に映像信号のサンプリングを正常に開始することができる。これにより、表示装置のパネルの設計変更等があった場合に、従来よりも消費電力の低減あるいは回路設計の簡易化が可能となる。【００２８】
本発明の第２の局面によれば、ソーススタートパルス信号のパルスが出力される直前の期間には、表示制御回路から出力されるソースシフトクロック信号のデューティ比を変更することによって、ソースシフトクロック信号のパルス幅が小さくされる。これにより、ソーススタートパルス信号が立ち上がる直前に、従来充分に確保されなかったホールド期間が充分に確保され、ソーススタートパルス信号が立ち上がった直後にはセットアップ期間が確保される。このため、より確実に、映像信号線駆動回路において、各水平走査期間に映像信号のサンプリングを正常に開始することができる。【００２９】
本発明の第３の局面によれば、ソースシフトクロック信号生成回路において、ソーススタートパルス信号生成回路から出力されるソースシフトクロック変形指示信号に基づいて、ソースシフトクロック信号のパルス幅が小さくされる。これにより、容易に、ソーススタートパルス信号が立ち上がる直前のみソースシフトクロック信号のパルス幅を小さくすることができる。【００３２】
本発明の第４の局面によれば、パネルの設計変更等があった場合に従来よりも消費電力の低減あるいは回路設計の簡易化が可能となる表示装置が実現される。
【００３３】
本発明の第７の局面によれば、ポリシリコン液晶パネルを使用する表示装置において、パネルの設計変更等があった場合に、従来よりも消費電力の低減あるいは回路設計の簡易化が可能となる。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態に係るＣＧシリコン液晶表示装置の表示制御回路の構成を示すブロック図である。
【図２】上記実施形態に係るＣＧシリコン液晶表示装置の全体構成を示すブロック図である。
【図３】上記実施形態における信号波形図である。
【図４】上記実施形態の変形例における信号波形図である。
【図５】一般的な液晶表示装置における信号波形図である。
【図６】従来のＣＧシリコン液晶表示装置における信号波形図である。
【図７】ホールド期間およびセットアップ期間が源クロック信号の周期の整数倍になっていない場合の信号波形図である。
【符号の説明】
【００３７】
２１…コントロール回路
２２…表示データ作成回路
２３…タイミング制御回路
１００…液晶パネル
２００…表示制御回路
２３１…ソースドライバ制御回路
３００…ソースドライバ
４００…ゲートドライバ
５００…表示部
２３１１…ソーススタートパルス信号生成回路
２３１２…ソーススタートパルス信号遅延回路
２３１３…ソースシフトクロック信号生成回路
２３１４…ソースシフトクロック信号遅延回路
ＣＫ…源クロック信号
ＳＣＫ…ソースシフトクロック信号
ＳＳＰ…ソーススタートパルス信号
【発明を実施するための最良の形態】
【００３８】
以下、本発明の一実施形態について添付図面を参照しつつ説明する。【００３９】
＜１．液晶表示装置の全体構成および動作＞
図２は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、ソースドライバ（映像信号線駆動回路）３００とゲートドライバ（走査信号線駆動回路）４００と表示部５００とチャージポンプ回路６００とを含む液晶パネル１００と、表示制御回路２００とを備えている。表示部５００には、複数本（ｎ本）のソースバスライン（映像信号線）ＳＬ１〜ＳＬｎと、複数本（ｍ本）のゲートバスライン（走査信号線）ＧＬ１〜ＧＬｍと、それら複数本のソースバスラインＳＬ１〜ＳＬｎと複数本のゲートバスラインＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して設けられた複数個（ｎ×ｍ個）の画素形成部が含まれている。各画素形成部には、スイッチング素子としてのＴＦＴと、そのＴＦＴのドレイン端子に接続された画素電極と、上記複数個の画素形成部に共通的に設けられた共通電極および補助容量電極と、画素電極と共通電極とによって形成される液晶容量と、画素電極と補助容量電極とによって形成される補助容量とが含まれている。そして、液晶容量と補助容量とによって画素容量が形成されている。【００４０】
表示制御回路２００は、外部から与えられる画像信号ＤＡＴと水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃとクロックジェネレータによって生成される源クロック信号ＣＫとを受け取り、アナログ映像信号ＡＶと、表示部５００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースシフトクロック信号ＳＣＫ、ゲートスタートパルス信号ＧＳＰ、およびゲートシフトクロック信号ＧＣＫとを出力する。【００４１】
チャージポンプ回路６００には、電源電圧ＶＤＤと表示制御回路２００から出力されるソースシフトクロック信号ＳＣＫとが与えられる。チャージポンプ回路６００は、ソースシフトクロック信号ＳＣＫによって電源電圧ＶＤＤを昇圧し、出力電圧ＧＶＤＤを生成する。その出力電圧ＧＶＤＤは、補助容量電極とゲートドライバ４００とに与えられる。【００４２】
ソースドライバ３００は、表示制御回路２００から出力されるアナログ映像信号ＡＶ、ソーススタートパルス信号ＳＳＰ、およびソースシフトクロック信号ＳＣＫを受け取り、表示部５００内の各画素形成部の画素容量を充電するために駆動用映像信号を各ソースバスラインＳＬ１〜ＳＬｎに印加する。【００４３】
ゲートドライバ４００は、表示制御回路２００から出力されるゲートスタートパルス信号ＧＳＰおよびゲートシフトクロック信号ＧＣＫと、チャージポンプ回路６００からの出力電圧ＧＶＤＤとに基づいて、アクティブな走査信号の各ゲートバスラインＧＬ１〜ＧＬｍへの印加を１垂直走査期間を周期として繰り返す。【００４４】
以上のようにして、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号が印加され、各ゲートバスラインＧＬ１〜ＧＬｍに走査信号が印加されることにより、表示部５００に画像が表示される。【００４５】
＜２．表示制御回路＞
次に、本実施形態における表示制御回路２００の詳細な構成および動作について説明する。図１は、本実施形態における表示制御回路２００の詳細な構成を示すブロック図である。この表示制御回路２００は、コントロール回路２１と表示データ生成回路２２とタイミング制御回路２３とを備えている。タイミング制御回路２３には、ソースドライバ制御回路２３１とゲートドライバ制御回路２３２とが含まれている。ソースドライバ制御回路２３１には、更に、ソーススタートパルス信号生成回路２３１１とソーススタートパルス信号遅延回路２３１２とソースシフトクロック信号生成回路２３１３とソースシフトクロック信号遅延回路２３１４とが含まれている。ゲートドライバ制御回路２３２には、更に、ゲートスタートパルス信号生成回路２３２１とゲートシフトクロック信号生成回路２３２２とが含まれている。【００４６】
コントロール回路２１は、外部から送られる画像信号ＤＡＴと水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃと源クロック信号ＣＫとを受け取り、所望の画像表示が行われるように、画像信号ＤＡＴを表示データ生成回路２２に与え、水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃと源クロック信号ＣＫとを表示データ生成回路２２とタイミング制御回路２３とに与える。表示データ生成回路２２は、画像信号ＤＡＴと水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃと源クロック信号ＣＫとを受け取り、アナログ映像信号ＡＶを出力する。【００４７】
ソーススタートパルス信号生成回路２３１１は、水平同期信号Ｈｓｙｎｃと源クロック信号ＣＫとを受け取り、１水平走査期間毎に所定幅のパルスが出力されるソーススタートパルス信号ＳＳＰを生成する。また、ソーススタートパルス信号生成回路２３１１は、ソーススタートパルス信号ＳＳＰのパルスが出力される直前にソースシフトクロック信号ＳＣＫの波形を変形するために、ソースシフトクロック変形指示信号Ｋをソースシフトクロック信号生成回路２３１３に与える。ソーススタートパルス信号遅延回路２３１２は、ソーススタートパルス信号ＳＳＰとソースシフトクロック信号ＳＣＫとのタイミングを調整するために、ソーススタートパルス信号生成回路２３１１で生成されたソーススタートパルス信号ＳＳＰを所定時間、遅延させる。【００４８】
ソースシフトクロック信号生成回路２３１３は、水平同期信号Ｈｓｙｎｃと源クロック信号ＣＫとを受け取り、源クロック信号ＣＫの周期Ｔの６倍の周期のクロック信号であってデューティ比が５０パーセントのソースシフトクロック信号ＳＣＫを生成する。但し、ソーススタートパルス信号ＳＳＰのパルスが出力される直前には、ソーススタートパルス信号生成回路２３１１から出力されるソースシフトクロック変形指示信号Ｋに基づいて、ソースシフトクロック信号ＳＣＫの波形の変形が行われる。ソースシフトクロック信号遅延回路２３１４は、ソーススタートパルス信号ＳＳＰとソースシフトクロック信号ＳＣＫとのタイミングを調整するために、ソースシフトクロック信号生成回路２３１３で生成されたソースシフトクロック信号ＳＣＫを所定時間、遅延させる。なお、ソースシフトクロック信号生成回路２３１３では上述のとおりソースシフトクロック信号ＳＣＫの波形の変形が行われるが、この波形の変形は従来技術を用いたロジック回路によって行われる。【００４９】
ゲートスタートパルス信号生成回路２３２１は、水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃと源クロック信号ＣＫとを受け取り、１垂直走査期間毎に所定幅のパルスが出力されるゲートスタートパルス信号ＧＳＰを生成する。ゲートシフトクロック信号生成回路２３２２は、水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃと源クロック信号ＣＫとを受け取り、１水平走査期間毎に各ゲートバスラインＧＬ１〜ＧＬｍに順次にアクティブな走査信号が印加されるよう、ゲートシフトクロック信号ＧＣＫを生成する。【００５０】
＜３．駆動方法＞
次に、本実施形態における駆動方法について説明する。図３は、本実施形態におけるソーススタートパルス信号ＳＳＰ、ソースシフトクロック信号ＳＣＫ、および源クロック信号ＣＫの信号波形図である。図３に示すように、源クロック信号ＣＫの周期をＴとして説明する。各水平走査期間において、ソーススタートパルス信号ＳＳＰが立ち上がってから最初にソースシフトクロック信号ＳＣＫが立ち上がった後、ソースシフトクロック信号ＳＣＫについてはハイレベルとなる期間とローレベルとなる期間とが３Ｔ毎に交互に現れる。ところが、各水平走査期間において、ソーススタートパルス信号ＳＳＰが立ち上がる直前については、図３に示すように、ソースシフトクロック信号ＳＣＫがハイレベルとなる期間は２Ｔとなっている。一方、ソーススタートパルス信号ＳＳＰがローレベルからハイレベルに変化する時点を挟んで、ソースシフトクロック信号ＳＣＫがローレベルとなる期間は４Ｔとなっている。このように、本実施形態においては、各水平走査期間において、ソーススタートパルス信号ＳＳＰが立ち上がる直前についてのみ、ソースシフトクロック信号ＳＣＫがハイレベルとなる期間が短縮される。【００５１】
上述のようにソースシフトクロック信号ＳＣＫの波形が変形されることによって、図３に示すように、ソースシフトクロック信号ＳＣＫが立ち下がってからソーススタートパルス信号ＳＳＰが立ち上がるまでのホールド期間が１Ｔ確保されている。また、ソーススタートパルス信号ＳＳＰが立ち上がってからソースシフトクロック信号ＳＣＫが立ち上がるまでのセットアップ期間は３Ｔ確保されている。【００５２】
＜４．効果＞
以上のように、本実施形態によると、表示制御回路２００内のソースシフトクロック信号生成回路２３１３において、源クロック信号ＣＫとソーススタートパルス信号生成回路２３１１から与えられるソースシフトクロック変形指示信号Ｋとに基づいて、ソースシフトクロック信号ＳＣＫが生成される。ここで、各水平走査期間において、ソーススタートパルス信号ＳＳＰが立ち上がる直前のみ、ソースシフトクロック信号ＳＣＫがハイレベルで維持される期間が短くされる。一方、ソースシフトクロック信号ＳＣＫがハイレベルで維持される期間が短くなった分だけソースシフトクロック信号ＳＣＫがローレベルで維持される期間が長くされる。これにより、ソーススタートパルス信号ＳＳＰが立ち上がる直前にはホールド期間が確保され、ソーススタートパルス信号ＳＳＰが立ち上がった直後にはセットアップ期間が確保される。このため、各水平走査期間において、ソースドライバ３００でのソーススタートパルス信号ＳＳＰの取り込みが正しく開始され、データのサンプリングが正しく行われる。【００５３】
従来、ホールド期間やセットアップ期間を確保するために、源クロックＣＫの周波数が高められたり、クロックの両エッジ駆動が行われていた。源クロック信号ＣＫの周波数を高くすると消費電力が増加するが、本実施形態においては源クロック信号ＣＫの周波数は高められていない。このため、本実施形態においては、消費電力が大きくなることはない。また、クロックの両エッジ駆動を行うと、２相クロックの採用等によって回路規模が増大し、回路設計が複雑になる。一方、本実施形態においては、クロックの両エッジ駆動を行う必要はない。このため、本実施形態においては、回路規模が増大することなく、設計も複雑にはならない。また、本実施形態によると、プロセスマージンを考慮したパネル設計が可能となるので、製造工程において不良品が発生する確率が低減し、歩留まりが向上する。【００５４】
＜５．変形例など＞
上記実施形態では、ソーススタートパルス信号ＳＳＰが立ち上がる直前に、ソースシフトクロック信号ＳＣＫがハイレベルとなる期間を短縮することによってホールド期間を確保しているが、本発明はこれに限定されない。図４に示すように、ソーススタートパルス信号ＳＳＰが立ち上がる直前についてのみソースシフトクロック信号ＳＣＫのパルスの出力を停止することによってもホールド期間を確保することができる。なお、図４には１水平走査期間が３Ｔの整数倍になっている場合を例に挙げているが、１水平走査期間は必ずしも３Ｔの整数倍とはならず、ホールド期間は１Ｔから６Ｔの範囲で変動する可能性があり、それ以上の期間となってもかまわない。また、信号として、水平同期信号Ｈｓｙｎｃや垂直同期信号Ｖｓｙｎｃなどを使用しているが、複合同期信号など同様の機能を持つ信号を使用することもでき、源クロック信号ＣＫは外部より与えられても良い。さらに、上記実施形態では、画像信号ＤＡＴというデジタル信号が入力されている場合について説明しているが、アナログ信号が入力される場合にも本発明を適用することができる。【００５５】
また、上記実施形態に示すように、本発明はＣＧシリコン液晶表示装置等のポリシリコン液晶パネルを使用する表示装置に好適であるが、それ以外の表示装置にも本発明を適用することができる。さらに、本発明は、デジタルドライバにもアナログドライバにも適用することができ、また、点順次駆動方式を採用する駆動回路にも線順次駆動方式を採用する駆動回路にも適用することができる。【００５６】
さらにまた、上記実施形態においては、ソースシフトクロック信号ＳＣＫについてハイレベルとなる期間とローレベルとなる期間とが３Ｔ毎に交互に現れる例を挙げて説明しているが、本発明はこれに限定されず、ソースシフトクロック信号ＳＣＫのハイレベルとなる期間およびローレベルとなる期間は３Ｔ以外であっても良い。
【図１】
0004731567.tif 000002
【図２】
0004731567.tif 000003
【図３】
0004731567.tif 000004
【図４】
0004731567.tif 000005
【図５】
0004731567.tif 000006
【図６】
0004731567.tif 000007
【図７】
0004731567.tif 000008