【手続補正書】
【提出日】平成15年10月3日(2003.10.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の名称】リニアセンサ
【特許請求の範囲】
【請求項１】複数の画素をライン状に配置した画素列と、上記画素列に並設され複数の電荷結合素子からなる複数のレジスタと、上記画素列で光電変換された信号電荷を上記レジスタに読み出すリードアウトゲートとから成るリニアセンサにおいて、
上記複数のレジスタは第１の電荷結合素子レジスタ及び第２の電荷結合素子レジスタからなり、
上記リードアウトゲートは上記第１の電荷結合素子レジスタと上記画素列間に設けられる第1のリードアウトゲートと、
上記第２の電荷結合素子レジスタと上記画素列間に設けられる第２のリードアウトゲートからなり、
上記画素列の各画素から上記第１、第２のリードアウトゲート双方に信号電荷の転送が可能であることを特徴とするリニアセンサ。
【請求項２】請求項１記載のリニアセンサにおいて、
上記第１の電荷結合素子レジスタの電荷転送期間中に該画素で光電変換した電荷を上記第２電荷結合素子レジスタへ読み出すことを特徴とするリニアセンサ。
【請求項３】複数の画素をライン状に配置した画素列と、上記画素列に併設され複数の電荷結合素子からなる複数のレジスタと、上記画素列で光電変換された信号電荷を上記レジスタに読み出すリードアウトゲートとから成るリニアセンサの駆動方法において、
上記第１の電荷結合素子レジスタの電荷転送期間中に該画素で光電変換した電荷を上記第２電荷結合素子レジスタへ読み出すことを特徴とするリニアセンサの駆動方法。
【請求項４】請求項１記載のリニアセンサにおいて、
上記第１の電荷結合素子レジスタまたは上記第２の電荷結合素子レジスタの一方を信号電荷読み出しとして用い、他方を信号電荷読み出し期間に同期した電子シャッターとして用いるようにしたことを特徴とするリニアセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば画像イメージの読み取りに適用して好適なリニアセンサに関する。
【０００２】
【従来の技術】
従来のリニアセンサでは、画素列の片側にＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ：電荷転送デバイス）レジスタが配置されたものと、画素列の両側に２つのＣＣＤレジスタが配置されたバイリニア型のものとがあるが、いずれのリニアセンサも特定画素からの信号電荷は決まった側のＣＣＤレジスタへのみ読み出す構造であるため、画素と読み出すＣＣＤレジスタ間にのみリードアウトゲートを設けていた。
【０００３】
図３に従来のリニアセンサの信号読み出し構造を示す図３において、ライン状に配置された各画素列のうち、奇数画素列Ｓ１、Ｓ３、Ｓ５、Ｓ７、Ｓ９の電荷はリードアウトゲート４を介してＣＣＤレジスタ３へ読み出され、偶数画素列Ｓ２、Ｓ４、Ｓ６、Ｓ８の電荷はリードアウトゲート２を介してＣＣＤレジスタ１へ読み出されるように構成されていた。
【０００４】
このような従来のリニアセンサの信号電荷の蓄積と読み出しを図４を用いて説明する。図４において、Ｎラインの蓄積期間５０、Ｎ＋１ライン蓄積期間５３、Ｎ＋２ライン蓄積期間５４の期間に各画素列に信号電荷が蓄積されていて、リードアウトゲート２、４に供給されるリードアウトゲートパルスφＲＯＧのＯＮとなる周期を１周期とすると１周期内にＣＣＤレジスタ３およびＣＣＤレジスタ１がゲートオンとなって各画素列により光電変換されて蓄積されていた信号電荷がＮ−１ライン読み出し期間５１、Ｎライン読み出し期間５３、Ｎ＋１ライン読み出し期間５５の期間にＣＣＤレジスタ３およびＣＣＤレジスタ１へ読み出され、ＣＣＤレジスタ３およびＣＣＤレジスタ１で転送クロックφＣＬＫをカウントして、それぞれ転送される信号電荷を受信し、１ライン部分の信号電荷の受信が完了すると、それぞれ信号出力Ｓ０１，Ｓ０２を次段の出力回路へ出力するようになされていた。
【０００５】
【発明が解決しようとする課題】
しかし、従来のリニアセンサでは、ある期間に画素列に蓄積された信号電荷は、前の期間に蓄積された信号電荷がすべて転送されるまでは読み出しを行うことができなかった。このようなラインセンサを用いてスキャナー等のように平面原稿の読み取りを行う場合、１ライン分の信号電荷の読み出しがすべて終了した後でしか、次の１ライン分の読み出しができないことになり、すなわち、副走査方向（画素列に対して垂直方向）の読み出しスピードが、１ラインの読み出し時間によって制限されるという不都合があった。
【０００６】
本発明はこのような点を考慮し、読みとり時間を短縮することができるリニアセンサを提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
この発明のリニアセンサは、複数の画素をライン状に配置した画素列と、画素列に併設され複数の電荷結合素子からなる複数のレジスタと、画素列で光電変換された信号電荷をレジスタに読み出すリードアウトゲートとから成るリニアセンサにおいて、複数のレジスタは第１の電荷結合素子レジスタ及び第２の電荷結合素子レジスタからなり、ライン状に配置された各画素の電荷を、第１の電荷結合素子レジスタまたは第２の電荷結合素子レジスタのいずれへも読み出せるものである。
【０００８】
このようなリニアセンサによれば以下の作用をする。
ある期間に画素列に蓄積された信号電荷を第１の電荷結合レジスタで読み出し中であっても、次の期間の信号電荷の読み出しが第２の電荷結合レジスタで可能となる。
【０００９】
また、各ラインの蓄積期間を電荷結合レジスタでの読み出しの期間と共有化することができる。
また、この発明のリニアセンサの駆動方法は、複数の画素をライン状に配置した画素列と、画素列に併設され複数の電荷結合素子からなる複数のレジスタと、画素列で光電変換された信号電荷をレジスタに読み出すリードアウトゲートとから成るリニアセンサの駆動方法において、第１の電荷結合素子レジスタの電荷転送期間中に該画素で光電変換した電荷を第２電荷結合素子レジスタへ読み出すものである。
このようなリニアセンサの駆動方法によれば以下の作用をする。
第１の電荷結合素子レジスタの電荷転送期間中に画素で光電変換した電荷を第２電荷結合素子レジスタへ読み出すことにより各ラインの蓄積期間を電荷結合レジスタでの読み出しの期間と共有化することができる。
【００１０】
【発明の実施の形態】
以下、図面を参照しながら本発明の一実施の形態について説明する。以下に示すこの実施の形態のリニアセンサは、ライン状に配置された各画素における光電変換した信号電荷が電荷結合素子を用いたレジスタ（以下、ＣＣＤレジスタという。）へ読み出されてライン毎に電荷を読み出す電荷転送型のリニアセンサであり、例えば平面原稿を読みとるイメージスキャナに適用するものである。
【００１１】
ここでは、前述した図３に対応して、図中、上のＣＣＤレジスタ（２）を３、上のリードアウトゲート（２）を４とし、下のＣＣＤレジスタ（１）を１、下のリードアウトゲート（１）を２とする。図１において、本実施の形態のラインセンサは、ライン状に配置されて光電変換した信号電荷を蓄積する各画素の受光素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、・・・と、受光素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、・・・のラインと直行する一方の側及び他方の側にそれぞれ設けられて各画素の受光素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、・・・の信号電荷の読み出しゲートのオンまたはオフを制御する第１のリードアウトゲート２及び第２のリードアウトゲート４と、第１のリードアウトゲート２及び第２のリードアウトゲート４を介して読み出された各画素の受光素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、・・・の信号電荷を１ライン毎に出力信号Ｓ０１及びＳ０２として後段の出力回路に出力する第１のＣＣＤレジスタ１及び第２のＣＣＤレジスタ３と、を有する。なお、図３に示した従来のリニアセンサに対応する部分には同一の符号を付して、その詳細な説明を省略する。
【００１２】
ここで、本実施の形態では、特に、ライン状に配置された各画素の受光素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、・・・の信号電荷を、それぞれ独立して第１のリードアウトゲート２及び第２のリードアウトゲート４により読み出されるように制御して、第１のリードアウトゲート２及び第２のリードアウトゲート４を介して第１のＣＣＤレジスタ１または第２のＣＣＤレジスタ３のいずれへも読み出し可能にするように構成したものである。
【００１３】
このように構成された本実施の形態のリニアセンサの信号電荷の蓄積と読み出しの動作を図２を用いて説明する。
図２において、Ｎ−１ラインの蓄積期間２６では、画素列を構成する各画素で受光、光電変換がなされ信号電荷が蓄積される。
【００１４】
Ｎ−１ライン蓄積期間２６とＮ−２ライン読み出し期間２１の期間でＮ−１ライン蓄積期間中もφＣＬＫ１がクロックを刻んでいるのは、画素列でＮ−１ラインの信号電荷蓄積期間中、ＣＣＤレジスタ１ではφＣＬＫ１によりＮ−２ラインの信号電荷を読み出し（転送し）ＶＯＵＴ１を出力していることを示している。
【００１５】
Ｎ−１ラインの信号蓄積期間２６は、ＶＯＵＴ１とＶＯＵＴ２の感度或いは出力を同等とするためにＮ−２ライン読み出し期間２１の１／２の期間に設定して、後の１／２の期間をＮライン蓄積期間２０としている。（ＶＯＵＴ１とＶＯＵＴ２の感度或いは出力を同等とする必要が無い場合は、任意の比でＮ−１ライン蓄積期間とＮライン蓄積期間を設定し、Ｎ−２ライン読み出し期間の時間を配分すると良い。）
【００１６】
Ｎ−１ライン蓄積期間２６で蓄積された信号電荷は、期間の最後に設定されるφＲＯＧ２のゲートＯＮによりＣＣＤレジスタ２（図中符合３）に読み出される。そこでＣＣＤレジスタ２はφＣＬＫ２により駆動されるので、読み出された信号電荷は出力回路に読み出し（転送し）電圧に変換されることで信号出力ＶＯＵＴ２（Ｓ０２）を出力する。
【００１７】
同様にＮラインの信号蓄積期間２０は、Ｎ−１読み出し期間２９の１／２の期間に設定して、後の１／２の期間はＮ＋１ライン蓄積期間２８となる。Ｎライン蓄積期間で蓄積された信号電荷は、期間の最後に設定されるφＲＯＧ１のゲートＯＮによりＣＣＤレジスタ１（図中符合１）に読み出される。そこでＣＣＤレジスタ１はφＣＬＫ１により駆動され、読み出された信号電荷は出力回路に読み出し（転送し）電圧に変換されることで信号出力ＶＯＵＴ１（Ｓ０１）を出力する。
【００１８】
このように、本実施の形態のリニアセンサによれば、各ライン読み出し期間が順次それぞれ交互に重なり合っているので、ある期間に画素列に蓄積された信号電荷（・・・、Ｎ、Ｎ＋１、Ｎ＋２、Ｎ＋３、・・・の信号電荷）を第１のＣＣＤレジスタ１で読み出し中であっても、次の期間の信号電荷（・・・、Ｎ＋１、Ｎ＋２、Ｎ＋３、Ｎ＋４、・・・の信号電荷）の画素列からＣＣＤレジスタへの読み出しが第２のＣＣＤレジスタ３で可能となる。
【００１９】
すなわち、ＣＣＤレジスタの読み出し（転送し）ている時間も各画素で蓄積（受光、光電変換及び蓄積）の期間に利用し、それら一連の時間を読み出し（転送）期間の１／２に設定することで、結果的に１ラインに必要な蓄積期間を別に設定する必要が無い。これにより従来のリニアセンサに比べ読み取り時間が早くなる。
【００２０】
次に、本実施の形態のリニアセンサにおいて、第１のＣＣＤレジスタ１または第２のＣＣＤレジスタ３の一方を信号電荷読み出しとして用い、他方を信号電荷読み出し期間に同期した電子シャッターとして用いるようにしてもよい。
【００２１】
具体的には、第１のＣＣＤレジスタ１及び第１のリードアウトゲート２を信号電荷読み出しとして用い、第２のＣＣＤレジスタ３及び第２のリードアウトゲート４を信号電荷読み出し期間に同期した電子シャッター及びシャッタードレインとして用いることができる。また、逆に、第２のＣＣＤレジスタ３及び第２のリードアウトゲート４を信号電荷読み出しとして用い、第１のＣＣＤレジスタ１及び第１のリードアウトゲート２を信号電荷読み出し期間に同期した電子シャッター及びシャッタードレインとして用いることもできる。
【００２２】
その際、シャッタードレインとして用いたＣＣＤレジスタに読み出された電荷は、転送したのち出力部にあるドレイン（図示せず）に廃棄されることとなる。
【００２３】
このようにすることにより、所謂横型電子シャッターに必要なシャッターゲート、ドレインを別途設ける必要が無い。
【００２４】
【発明の効果】
この発明のリニアセンサは、リードアウトゲートが第１の電荷結合素子レジスタと画素列間に第１のリードアウトゲートと、第２の電荷結合素子レジスタと画素列間に設けられる第２のリードアウトゲートを設けるため、第１の電荷結合素子レジスタまたは第２の電荷結合素子レジスタのいずれへも読み出せる効果を奏する。
【００２５】
請求項２の発明のリニアセンサによれば、第１の電荷結合素子レジスタの電荷転送期間中に、該画素で光電変換した電荷を上記第２の電荷結合素子レジスタへ読み出すことにより読み取り時間を短縮する効果を奏する。
【００２６】
請求項３の発明のリニアセンサの駆動方法によれば、第１の電荷結合素子レジスタの電荷転送期間中に該画素で光電変換した電荷を第２の電荷結合素子レジスタへ読み出すので、第１の電荷結合素子レジスタの電荷転送期間中に画素で光電変換した電荷を第２の電荷結合素子レジスタへ読み出すことにより読み取り時間を短縮する効果を奏する。
【００２７】
請求項４の発明のリニアセンサによれば、上述において、第１の電荷結合素子レジスタまたは第２の電荷結合素子レジスタの一方を信号電荷読み出しとして用い、他方を信号電荷読み出し期間に同期した電子シャッターとして用いるようにしたので所謂横型電子シャッターに必要なシャッター用のゲート、ドレインを別途設ける必要が無く回路構成を単純化できるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の一実施の形態のリニアセンサの両側への信号読み出し構造を示す図である。
【図２】この発明の一実施の形態のリニアセンサの両側への信号読み出し構造での信号電荷の蓄積と読み出しタイミングを示す図である。
【図３】従来のリニアセンサの信号読み出しを示す図である。
【図４】従来のリニアセンサの信号電荷の蓄積と読み出しタイミングを示す図である。
【符号の説明】
１…第１のＣＣＤレジスタ（１）、２…第１のリードアウトゲート（１）、３…第２のＣＣＤレジスタ（２）、４…第２のリードアウトゲート（２）、２０…Ｎラインの蓄積期間、２１…Ｎ−２ライン読み出し期間、２２…Ｎ＋２ライン蓄積期間、２３…Ｎライン読み出し期間、２４…Ｎ＋４ライン蓄積期間、２５…Ｎ＋２ライン読み出し期間、２６…Ｎ−１ライン蓄積期間、２７…Ｎ−３ライン読み出し期間、２８…Ｎ＋１ライン蓄積期間、２９…Ｎ−１ライン読み出し期間、３０…Ｎ＋３ライン蓄積期間、３１…Ｎ＋１ライン読み出し期間、φＲＯＧ１…第１のリードアウトゲートパルス、φＣＬＫ１…第１の転送クロック、ＶＯＵＴ１…第１の信号出力、φＲＯＧ２…第２のリードアウトゲートパルス、φＣＬＫ２…第２の転送クロック、ＶＯＵＴ２…第２の信号出力


【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
1998313390.tif 000001
【図２】
1998313390.tif 000002
【図３】
1998313390.tif 000003
【図４】
1998313390.tif 000004