(57)【特許請求の範囲】
【請求項１】
発光回路と受光回路を含む画素が行列状に配置されてなる画素アレイ部を有する表示装置であって、
前記受光回路は、
受光素子で受光して得られる受光信号をデジタル信号に変換して画素単位で出力するアナログ−デジタル変換回路を有し、
前記アナログ−デジタル変換手段は、
前記受光回路の受光素子に流れる電流に応じた電圧を取り込む第１のスイッチ手段と、
前記第１のスイッチ手段の出力端に一端が接続された保持容量と、
前記保持容量の他端に入力端が接続された反転増幅器と、
前記反転増幅器の入出力端間を選択的に短絡する第２のスイッチ手段と、
前記保持容量の一端に基準電圧を与える第３のスイッチ手段とを有し、
前記第１のスイッチ手段のオフ状態において、前記第３のスイッチ手段をオン状態にすることで前記保持容量の一端の電圧を前記基準電圧とし、前記第２のスイッチ手段をオン状態にすることで前記保持容量の他端の電圧を前記反転増幅器の動作点電圧とし、
しかる後、前記第１のスイッチ手段をオン状態にし、前記第３のスイッチ手段および前記第２のスイッチ手段をオフ状態にすることで、前記保持容量の一端の電圧を前記受光素子に流れる電流に応じた電圧とし、このときの前記保持容量の他端の電圧と前記動作点電圧とを比較することにより、前記反転増幅器の出力として多ビットのデジタルデータを得る一連の動作を、前記基準電圧を変化させて順次行う
表示装置。
【請求項２】
前記発光回路は、発光素子として有機ＥＬ素子を有し、
前記受光回路は、受光期間中に前記有機ＥＬ素子を逆バイアス状態にすることによって当該有機ＥＬ素子を前記受光素子として用いる
請求項１に記載の表示装置。
【請求項３】
前記受光回路は、非晶質あるいは多結晶シリコンで形成されたダイオードを前記受光素子として用いる
請求項１に記載の表示装置。
【請求項４】
発光回路と受光回路を含む画素が行列状に配置されてなる画素アレイ部を有し、
前記受光回路は、
受光素子で受光して得られる受光信号をデジタル信号に変換して画素単位で出力するアナログ−デジタル変換回路を有し、
前記アナログ−デジタル変換手段は、
前記受光回路の受光素子に流れる電流に応じた電圧を取り込む第１のスイッチ手段と、
前記第１のスイッチ手段の出力端に一端が接続された保持容量と、
前記保持容量の他端に入力端が接続された反転増幅器と、
前記反転増幅器の入出力端間を選択的に短絡する第２のスイッチ手段と、
前記保持容量の一端に基準電圧を与える第３のスイッチ手段とを有する表示装置の駆動方法であって、
前記第１のスイッチ手段のオフ状態において、前記第３のスイッチ手段をオン状態にすることで前記保持容量の一端の電圧を前記基準電圧とし、前記第２のスイッチ手段をオン状態にすることで前記保持容量の他端の電圧を前記反転増幅器の動作点電圧とし、
しかる後、前記第１のスイッチ手段をオン状態にし、前記第３のスイッチ手段および前記第２のスイッチ手段をオフ状態にすることで、前記保持容量の一端の電圧を前記受光素子に流れる電流に応じた電圧とし、このときの前記保持容量の他端の電圧と前記動作点電圧とを比較することにより、前記反転増幅器の出力として多ビットのデジタルデータを得る一連の動作を、前記基準電圧を変化させて順次行う
表示装置の駆動方法。
【請求項５】
前記発光回路は、発光素子として有機ＥＬ素子を有し、
前記受光回路は、受光期間中に前記有機ＥＬ素子を逆バイアス状態にすることによって当該有機ＥＬ素子を前記受光素子として用いる
請求項４に記載の表示装置の駆動方法。
【請求項６】
前記受光回路は、非晶質あるいは多結晶シリコンで形成されたダイオードを前記受光素子として用いる
請求項４に記載の表示装置の駆動方法。
【請求項７】
前記受光回路の受光素子に流れる電流に応じた電圧を基準電圧と比較することによって前記受光信号をデジタル信号に変換する
請求項４に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその駆動方法に関し、特に表示エレメントとして自発光型の素子（以下、「自発光素子」と呼ぶ）を含む画素が行列状に配置されてなるアクティブマトリクス型表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
自発光素子として、例えば、有機薄膜に電界をかけると当該有機薄膜が発光する現象を利用した有機ＥＬ(electroluminescence) 素子がある。この有機ＥＬ素子を画素の表示エレメントとして用いてなる有機ＥＬ表示装置は、当該有機ＥＬ素子が１０Ｖ以下の低い駆動電圧で数１００ｎｉｔの輝度を得ることができるため低消費電力であり、また自発光型の素子であるため液晶表示装置では必須な照明装置を必要とせず、軽量化および薄型化が容易であり、さらには有機ＥＬ素子の応答速度が数μｓ程度と非常に高速であるため、液晶表示装置に代表されるホールド型表示装置に比べて動画表示時に残像の問題が発生しなく、表示性能に優れている等の特長を持っている。
【０００３】
このように、低消費電力で、軽量化および薄型化が容易であり、動画表示時の表示性能に優れている等の特長を持つ有機ＥＬ表示装置は、近年、特に低消費電力化、軽量化および薄型化が要求される携帯電話や携帯情報端末（ＰＤＡ;Personal Digital Assistants）に代表される携帯端末装置の表示装置として用いて好適なフラットパネルディスプレイとして有望視されている。この有機ＥＬ表示装置の中でも、とりわけ、画素の駆動素子として、多結晶シリコンを活性層とする薄膜トランジスタ（ＴＦＴ;Thin Film Transistor）を用いたアクティブマトリクス型有機ＥＬ表示装置の開発が盛んである。
【０００４】
一方、モバイル機器では、一般に、抵抗薄膜を用いた接触型タッチパネルが座標検出装置として用いられ、情報入力の手段として広く使用されている（例えば、非特許文献１参照）。
【０００５】
【非特許文献１】雑誌「メカトロニクス」技術調査会、１９９３，ＶＯＬ１８，Ｎｏ１２，ｐ．３６−３７
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、接触型タッチパネルでは、接触点における電位変化を検出する方式であるため、２点以上の接触点を検出することは不可能である。また、表示面上にタッチパネルを配置する構成を採らざるを得ないため、必然的に機器の厚さの増大および表示部の発光輝度の低下を招くという課題がある。
【０００７】
また、近年、ＣＣＤセンサあるいはＣＭＯＳセンサを搭載し、カメラ機能を備えた携帯電話が広く普及しており、さらに個人認証用に指紋センサを内蔵する携帯電話も登場してきている。しかしながら、これらセンサは画像表示部とは一体となっていないため、機器の実装密度の増加を招くという課題がある。
【０００８】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、機器の厚さを厚くしたり、表示部の発光輝度を低下させたりすることなく、画像情報の取り込みが可能な表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明では、発光回路と受光回路を含む画素が行列状に配置されてなる画素アレイ部を有する表示装置において、前記受光回路の受光素子で受光して得られる信号をデジタル信号に変換して画素単位で出力するようにする。
【００１０】
画素アレイ部の各画素は、発光回路と受光回路を含むことで、本来の発光機能（表示機能）を持つことに加えて受光機能をも持つ。そして、受光素子で受光して得られる信号をデジタル信号に変換して出力することで、表示装置外部にＣＣＤセンサやＣＭＯＳセンサを設けなくても画素単位で画像情報を取り込んでデジタルデータで出力したり、タッチパネルを設けなくても画素単位で座標情報を取り込んでデジタルデータで出力したりすることができる。
【発明の効果】
【００１１】
本発明によれば、ＣＣＤセンサやＣＭＯＳセンサを設けたり、タッチパネルを設けたりしなくても、画像情報を取り込むことができるとともに、取り込んだ画像情報をデジタルデータで出力することができるため、機器の厚さを厚くしたり、表示部の発光輝度を低下させたりすることなく、低コストにてシステムを構成できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】
図１は、本発明の一実施形態に係る表示装置、例えば表示エレメントとして自発光素子である有機ＥＬ素子を含む画素が行列状に配置されてなるアクティブマトリクス型有機ＥＬ表示装置を示す概略構成図である。
【００１４】
図１から明らかなように、本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置１０は、発光回路および受光回路（共に図示せず）を含む多数の画素１１が基板１２上に行列状に配置されてなる画素アレイ部（表示エリア部）１３を有するとともに、その周辺駆動回路として、画素アレイ部１３の各画素１１に対して映像信号を供給する例えば４つに分割された水平駆動回路１４−１〜１４−４およびその制御回路基板１５と、画素アレイ部１３の各画素１１を行単位で選択する例えば３つに分割された垂直駆動回路１６−１〜１６−３およびその制御回路基板１７と、各画素１１の受光回路から出力される受光信号を処理する受光信号処理基板１８とを少なくとも有する構成となっている。
【００１５】
上記構成のアクティブマトリクス型有機ＥＬ表示装置１０において、画素１１は、図２に示すように、発光素子として有機ＥＬ素子２１（図４参照）を有する発光回路２２と受光回路２３を内蔵し、これら回路２２，２３の上方に有機ＥＬ発光層２４が位置する構成となっている。水平駆動回路１４−１〜１４−４はＩＣ化されている。水平駆動回路１４−１〜１４−４の分割数は４つに限られるものではなく、１つを含んで任意の分割数に設定可能である。垂直駆動回路１６−１〜１６−３もＩＣ化されており、その分割数についても、１つを含んで任意の分割数に設定可能である。受光信号処理基板１８は、画素アレイ部１３が搭載された基板１２に対して例えば４つのフレキシブルケーブル１９−１〜１９−４を介して電気的に接続されている。
【００１６】
画素アレイ部１３には、ｍ行ｎ列の画素１１の配列に対して行ごとに制御線群２５−１〜２５−ｍが配線されるとともに、列ごとに映像信号線２６−１〜２６−ｎおよび受光信号線２７−１〜２７−ｎが配線されている。制御線群２５−１〜２５−ｍの各々は、後述するように、例えば５本の第１〜第５の制御線２５Ａ〜２５Ｄからなり、各一端が垂直駆動回路１６−１〜１６−３に行単位で接続されている。
【００１７】
垂直駆動回路１６−１〜１６−３は、主にシフトレジスタによって構成され、画素１１の発光回路２２を駆動するときに、第１の制御線２５Ａ−１〜２５Ａ−ｍを所定の走査サイクルにて順に走査しつつ駆動することにより、発光駆動すべき画素１１を行単位で順次選択する。このとき、選択行の各画素１１には、水平駆動回路１４−１〜１４−４から映像信号線２６−１〜２６−ｎを通して映像信号が供給される。垂直駆動回路１６−１〜１６−３はさらに、画素１１の受光回路２３を駆動するときに、第４，第５の制御線２５Ｄ−１〜２５Ｄ−ｍ，２５Ｅ−１〜２５Ｅ−ｍを所定の走査サイクルにて順に走査しつつ駆動することにより、発光駆動すべき画素１１を行単位で順次選択する。このとき、選択行の各画素１１からは受光回路２３の受光信号が出力される。
【００１８】
（実施例１）
図４は、実施例１に係る画素１１の回路構成を示す回路図である。本実施例に係る画素回路３０では、発光回路２２の発光素子である有機ＥＬ素子２１が、逆バイアス状態では受光素子として機能することに着目し、当該有機ＥＬ素子２１を受光回路２３の受光素子として兼用するようにしている。
【００１９】
発光回路２２は、有機ＥＬ素子２１に加えて、駆動素子として薄膜トランジスタ２２１〜２２４、さらに保持容量２２５を有する構成となっている。因みに、薄膜トランジスタ（以下、「ＴＦＴ」と記す）は、多結晶シリコンを活性層としており、駆動能力の高さから画素ごとの素子サイズを小さく形成できるため、有機ＥＬ表示装置の高精細化に有利である。
【００２０】
有機ＥＬ素子２１はカソードが例えばグランドに接続されている。ＴＦＴ２２１は、映像信号サンプリング用トランジスタであり、例えばＮチャネル型トランジスタからなり、ゲートが第１の制御線２５Ａ（図３の５本の制御線群２５−１〜２５−ｍの各１本に相当）に、ソースが映像信号線２６（図１のデータ線２６−１〜２６−ｎに相当）にそれぞれ接続されている。
【００２１】
ＴＦＴ２２２は、有機ＥＬ素子２１の駆動用トランジスタであり、例えばＰチャネル型トランジスタからなり、ゲートがＴＦＴ２２１のドレインに、ソースが例えば正電源ＶＤＤにそれぞれ接続されている。ＴＦＴ２２３は、有機ＥＬ素子２１の発光期間制御用トランジスタであり、例えばＮチャネル型トランジスタからなり、ゲートが第２の制御線２５Ｂ（図３の５本の制御線群２５−１〜２５−ｍの各１本に相当）に、ドレインがＴＦＴ２２２のドレインに、ソースが有機ＥＬ素子２１のアノードにそれぞれ接続されている。保持容量２２４は、ＴＦＴ２２２のゲート−ソース間に接続されている。
【００２２】
受光回路２３は、例えばＮチャネル型の５つのＴＦＴ２３１〜２３５、保持容量２３６および反転増幅器２３７を有し、受光期間では有機ＥＬ素子２１を逆バイアス状態にすることによって当該有機ＥＬ素子２１を受光素子として用いる構成となっている。なお、反転増幅器２３７に代えて、増幅度＝１のインバータを用いることも可能である。
【００２３】
ＴＦＴ２３１は、発光リセット用トランジスタであり、例えばＮチャネル型トランジスタからなり、ゲートが第３の制御線２５Ｃ（図３の５本の制御線群２５−１〜２５−ｍの各１本に相当）に、ドレインが有機ＥＬ素子２１のアノードに、ソースがバイアス電源Ｖｂにそれぞれ接続されている。ここで、バイアス電源Ｖｂは、受光時に有機ＥＬ素子２１が逆バイアス状態になるように、即ちアノード電圧がカソード電圧よりも低くなるように設定されている。本例の場合には、カソード電位がグランドレベル（０［Ｖ］）であるために、バイアス電源Ｖｂは負電源となる。ＴＦＴ２３２は、受光信号電流制御用トランジスタであり、ゲートが第４の制御線２５Ｄ（図３の制御線群２５−１〜２５−ｍの各１本に相当）に、ソースが有機ＥＬ素子２１のアノードにそれぞれ接続されている。
【００２４】
ＴＦＴ２３３は、基準電圧制御用トランジスタであり、ゲートが第５の制御線２５Ｅ（図３の制御線群２５−１〜２５−ｍの各１本に相当）に、ドレインがＴＦＴ２３２のソースにそれぞれ接続され、ソースに基準電圧Ｖｒｅｆが与えられる。保持容量２３６は、一端がＴＦＴ２３２のソースとＴＦＴ２３３のドレインの共通接続点（ノードＮ１１）に接続されている。反転増幅器２３７は、入力端が保持容量２３６の他端（ノードＮ１２）に接続されている。ＴＦＴ２３４は、ゲートが第４の制御線２５Ｄに、ドレインが反転増幅器２３７の入力端に、ソースが反転増幅器２３７の出力端（ノードＮ１３）にそれぞれ接続されている。ＴＦＴ２３５は、ゲートが第５の制御線２５Ｅに、ドレインが反転増幅器２３７の出力端に、ソースが受光信号線２７（図３の受光信号線２７−１〜２７−ｎに相当）にそれぞれ接続されている。
【００２５】
この受光回路２３の回路構成において、ＴＦＴ２３２〜２３４、保持容量２３６および反転増幅器２３７は、比較回路構成のＡ／Ｄ（アナログ−デジタル）変換回路２３８を構成している。すなわち、受光回路２３は、画素ごとにＡ／Ｄ変換回路２３８を内蔵し、有機ＥＬ素子２１を受光素子として用いたときに、当該有機ＥＬ素子２１で受光して得られるアナログ受光信号をデジタル受光信号に変換して受光信号線２７に出力する構成となっている。
【００２６】
続いて、上記構成の実施例１に係る画素回路３０を有するアクティブマトリクス型有機ＥＬ表示装置１０の動作について説明する。図５は、画素回路３０の１フレーム期間の動作を示すタイミングチャートである。１フレーム期間は、発光回路２２による発光動作が行われる発光期間と、受光回路２３による受光動作が行われる受光期間に分けられる。ただし、発光期間と受光期間の順番を逆にすることも可能である。
【００２７】
先ず、受光期間での受光回路２２の動作について説明する。図４に示す画素回路３０において、ＴＦＴ２２１は、１水平サンプリング期間ごとに、垂直駆動回路１６−１〜１６−３（図１、図３参照）から第１の制御線２５Ａを通して書き込み走査信号ＷＳがゲートに与えられることで、映像信号線２６を通して供給される映像信号Ｓｉｇをサンプリングする。このサンプリングされた映像信号Ｓｉｇは、ＴＦＴ２２２のゲートに与えられるとともに、保持容量２２４によって保持される。
【００２８】
その後、垂直駆動回路１６−１〜１６−３から第２の制御線２５Ｂを通して発光制御信号ＬＯＮが略ＶＤＤレベル（以下、「“Ｈ”レベル」と記す）になり、ＴＦＴ２２３がオン状態になると、ＴＦＴ２２２は、映像信号Ｓｉｇの信号レベルに応じた駆動電流をＴＦＴ２２３を介して有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を映像信号Ｓｉｇの信号レベルに対応した輝度で発光させる。この発光駆動が行単位で順次行われることによって画像表示が行われる。最終行（ｍ行）の各画素１１の発光駆動が終了すると、受光期間に移行する。
【００２９】
次に、受光期間での受光回路２３の動作について説明する。受光期間に入ると最初に、垂直駆動回路１６−１〜１６−３から第３の制御線２５Ｃを通して全画素に対して“Ｈ”レベルのリセット信号ＲＥＳＥＴ＃１〜＃ｍが与えられる。リセット信号ＲＥＳＥＴ＃１〜＃ｍが“Ｈ”レベル状態にある期間がリセット期間である。このリセット期間では、全画素のＴＦＴ２３１がオン状態となり、有機ＥＬ素子２１のアノードにバイアス電圧Ｖｂを印加する。ここで、バイアス電圧Ｖｂが負電圧であるため、有機ＥＬ素子２１は逆バイアス状態となり、当該有機ＥＬ素子２１の端子間容量には、カソード電位をＶｃ（本例では、グランドレベル）とすると、Ｖｂ−Ｖｃ＜０なる電位が充電される。
【００３０】
リセット期間が終了すると撮像期間に入る。この撮像期間では、有機ＥＬ素子２１に入射する光量によってリーク電流が変化することで、有機ＥＬ素子２１の端子間電圧が変化する。リーク電流は、ほぼ入射光エネルギーに対して線形に増加する。したがって、撮像期間終了時の各画素の有機ＥＬ素子２１のアノード電圧は、光強度に応じた電位となる。すなわち、高エネルギー光が入射された画素では、アノード電圧はカソード電位Ｖｃに近づき、逆に、低エネルギー光が入射された画素では、リセット時のアノード電圧に近い電位となる。
【００３１】
撮像期間が終了するとデータ読み出し期間に入る。このデータ読み出し期間の受光回路２３の動作について、図６のタイミングチャートを用いて詳細に説明する。なお、図６において、図４と対応させると、ＡはノードＮ１１の電位を、ＢはノードＮ１２の電位を、ＣはノードＮ１３の電位をそれぞれ示している。
【００３２】
データ読み出し期間において、垂直駆動回路１６−１〜１６−３から第４の制御線２５Ｄを通して与えられる読み出し信号ＲＥＡＤが略グランドレベル（以下、「“Ｌ”レベル」と記す）のときは、ＴＦＴ２３２，２３５がオフ状態にある。このとき、読み出し信号ＲＥＡＤの反転信号である非読み出し信号ｘＲＥＡＤが“Ｈ”レベルの状態にあるため、ＴＦＴ２３３，２３４はオン状態にある。ＴＦＴ２３３がオン状態にあることで、当該ＴＦＴ２３３を通して基準電圧ＶｒｅｆがノードＮ１１に与えられ、当該ノードＮ１１の電位Ａが基準電圧Ｖｒｅｆになる。
【００３３】
そして、反転増幅器２３７の入出力端間がＴＦＴ２３４によって短絡されているため、ノードＮ１２の電位ＢとノードＮ１３の電位Ｃが等しくなり、この電位は反転増幅器２３７の動作点電圧Ｖｉｎｖとなる。このとき、保持容量２３６の端子間電圧Ｖｃ２がＶｃ２＝Ｖｉｎｖ−Ｖｒｅｆとなり、保持容量２３６はこの電位差を保持する。
【００３４】
次に、読み出し信号ＲＥＡＤが“Ｈ”レベルに、非読み出し信号ｘＲＥＡＤが“Ｌ”レベルになると、ＴＦＴ２３２，２３５がオン状態に、ＴＦＴ２３３，２３４がオフ状態になる。すると、ノードＮ１１の電位Ａは入力電位Ｖｉｎに等しくなる。このとき、ノードＮ１２の電位Ｂは、保持容量２３６によってその端子間電圧が保持されているため、Ｖｉｎｖ＋（Ｖｉｎ−Ｖｒｅｆ）なる電位となる。この例では、ノードＮ１２の電位Ｂが反転増幅器２３７の動作点電圧Ｖｉｎｖよりも大きくなるため、ノードＮ１３の電位Ｃ、即ち反転増幅器２３７の出力電位は“Ｌ”レベルとなり、ＴＦＴ２３５を介して出力電圧Ｖｏｕｔとして受光信号線２７に出力される。
【００３５】
このように、ＴＦＴ２３２〜２３４、保持容量２３６および反転増幅器２３７からなる比較回路構成のＡ／Ｄ変換回路２３８では、入力電位Ｖｉｎと基準電圧Ｖｒｅｆの大小関係により、反転増幅器２３７の出力電位は“Ｌ”レベルか“Ｈ”レベルのどちらかに落ち着くので、基準電圧Ｖｒｅｆに対する入力電位Ｖｉｎの比較動作が可能となる。本実施例に係る受光回路２３では、このＡ／Ｄ変換回路２３８により、受光時の有機ＥＬ素子２１の端子電位を１ビットのデジタルデータに変換し、画素１１の受光信号として受光信号線２７を経由して外部へ出力する。
【００３６】
（実施例２）
図７は、実施例２に係る画素１１の回路構成を示す回路図であり、図中、図４と同等部分には同一符号を付して示している。
【００３７】
先述した実施例１に係る画素回路３０では、発光回路２２の発光素子である有機ＥＬ素子２１が、逆バイアス状態では受光素子として機能することに着目し、当該有機ＥＬ素子２１を受光回路２３の受光素子として兼用した構成を採っているのに対して、本実施例に係る画素回路４０では、受光回路２３′が専用の受光素子を持つ構成を採っている。したがって、受光回路２３′の構成以外は、実施例１に係る画素回路３０と同じであるので、重複する部分についてはその説明を省略するものとする。
【００３８】
本実施例に係る画素回路４０では、受光回路２３′の専用の受光素子として、フォトダイオード２３９を設け、発光回路２２と受光回路２３′を分離した構成を採っている。フォトダイオード２３９については、非晶質シリコンあるいは多結晶シリコンＴＦＴのドレインとゲートを接続した所謂ダイオード接続構成のフォトダイオードや、ＰＩＮ(positive intrinsic negative)ダイオードなどを用いることができる。
【００３９】
上記構成の実施例２に係る画素回路４０の回路動作については、図５および図６の各タイミングチャートに基づく実施例１に係る画素回路３０の回路動作と同様である。なお、受光回路２３に専用の受光素子を設けた構成を採ることにより、回路素子が１つ増えるものの、実施例１に係る画素回路３０の場合のように、発光動作と受光動作とを順番に行う必要がなく、両動作を非同期に行うことができる利点がある。
【００４０】
なお、上記実施例１，２に係る受光回路２３，２３′では、基準電圧Ｖｒｅｆの電圧値を固定とし、当該基準電圧Ｖｒｅｆと入力電圧Ｖｉｎとを比較することによって１ビットのデジタルデータに変換する場合を例に挙げて説明したが、受光動作を複数回行って各受光動作に対応した異なるタイミングで受光信号をＴＦＴ２３２によって取り込む一方、当該取り込みのタイミングごとに基準電圧Ｖｒｅｆの電圧値を変化させ、比較動作を行うことによって多ビットのデジタルデータに変換するように構成することも可能である。この構成を採ることにより、画素１１の情報として受光量に応じたデータ、即ち階調データを得ることができる。
【００４１】
上述したように、発光回路２２と受光回路２３（２３′）を含む画素１１が行列状に配置されてなる有機ＥＬ表示装置１０において、画素１１ごとにＡ／Ｄ変換回路２３８を内蔵し、当該Ａ／Ｄ変換回路２３８によって受光信号をデジタル受光信号に変換して出力するようにしたことにより、ＣＣＤセンサやＣＭＯＳセンサ、さらにはタッチパネルを設けなくても、画像情報を取り込むことができるとともに、取り込んだ画像情報をデジタルデータで外部に出力することができるため、機器の厚さを厚くしたり、表示部の発光輝度を低下させたりすることなく、低コストにてシステムを構成できる。
【００４２】
特に、発光素子である有機ＥＬ素子２１を逆バイアス状態にすることによって当該有機ＥＬ素子を受光素子として用いるようにしたことにより、画素回路２０を構成する素子数を削減できるため、画素回路２０の構成を簡略化でき、画素１１の微細化を図る上で有利である。
【００４３】
また、受光回路２３（２３′）に内蔵するＡ／Ｄ変換回路２３８が、入力電圧Ｖｉｎを基準電圧Ｖｒｅｆと比較する比較回路構成の簡単な構成となっていることにより、当該Ａ／Ｄ変換回路２３８を画素ごとに配置することができるため、受光信号処理基板１８側にＡ／Ｄ変換回路を設ける必要がなく、外部システムの簡略化を図ることができる。
【００４４】
なお、上記実施形態では、受光回路２３，２３′のＡ／Ｄ変換回路２３８として、入力電圧Ｖｉｎを基準電圧Ｖｒｅｆと比較する比較回路構成のものを用いた場合を例に挙げて説明したが、これに限られるものではなく、画素アレイ部１３の画素ごとに配置可能な回路構成のものであれば、どのような回路方式のものであっても良い。
【産業上の利用可能性】
【００４５】
本発明に係る表示装置は、画素アレイ部を画面表示部としてのみならず、座標検出装置として用いたり、撮像装置として用いることができるため、モバイル機器に画面表示部兼座標検出装置として搭載したり、カメラ機能を備えた携帯電話等の形態端末装置に画面表示部兼撮像デバイスとして搭載したりすることができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すブロック図である。
【図２】画素の構成の概略を示す平面図である。
【図３】画素アレイ部の構成を示すブロック図である。
【図４】実施例１に係る画素回路の回路構成を示す回路図である。
【図５】実施例１に係る画素回路の１フレーム期間の動作を示すタイミングチャートである。
【図６】データ読み出し期間の受光回路の動作説明に供するタイミングチャートである。
【図７】実施例２に係る画素回路の回路構成を示す回路図である。
【符号の説明】
【００４７】
１０…アクティブマトリクス型有機ＥＬ表示装置、１１…画素、１３…画素アレイ部、１４−１〜１４−４…水平駆動回路、１６−１〜１６−３…垂直駆動回路、２１…有機ＥＬ素子、２２…発光回路、２３，２３′…受光回路、３０，４０…画素回路、２３８…Ａ／Ｄ変換回路
【図１】
0004701603.tif 000002
【図２】
0004701603.tif 000003
【図３】
0004701603.tif 000004
【図４】
0004701603.tif 000005
【図５】
0004701603.tif 000006
【図６】
0004701603.tif 000007
【図７】
0004701603.tif 000008