(57)【特許請求の範囲】
【請求項１】
積層膜中にガリウム砒素膜を有して構成された半導体装置であって、
前記ガリウム砒素膜下で前記ガリウム砒素膜と直接接合された薄膜を有し、
前記薄膜がアンチモンを含有したインジウムガリウムリン膜であることを特徴とする半導体装置。
【請求項２】
前記薄膜を高電子移動度トランジスタの電子供給層の一部としたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記薄膜中のアンチモンの濃度が、５×１０17ｃｍ-3以上５×１０20ｃｍ-3以下の範囲内であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記薄膜をヘテロバイポーラトランジスタのエミッタ層の一部としたことを特徴とする請求項１に記載の半導体装置。
【請求項５】
半導体基板上にアンチモンを含有したインジウムガリウムリン膜である薄膜を形成する第１の工程と、
前記薄膜上にガリウム砒素膜を形成する第２の工程と
を有し、
前記薄膜と前記薄膜上の前記ガリウム砒素膜とが直接接合した構造を形成することを特徴とする半導体装置の製造方法。
【請求項６】
前記第２の工程において、前記ガリウム砒素膜にアルミニウムを含有させることを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、ヘテロバイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）等の化合物半導体装置に適用して好適なものである。
【０００２】
【従来の技術】
近時の化合物半導体デバイスにおいては、積層膜の一部にインジウムガリウムリン（ＩｎＧａＰ）が使用されつつある。インジウムガリウムリンはガリウム砒素（ＧａＡｓ）と同じ格子定数に設定できるため、ガリウム砒素との接合の信頼性を高めることができ、特性も良好であることから、アルミニウムガリウム砒素（ＡｌＧａＡｓ）に置き換わる膜として期待されている。
【０００３】
インジウムガリウムリンの特性が良好な要因としては、インジウムガリウムリンにシリコン（Ｓｉ）をドープした場合、ＤＸセンターと呼ばれる深い準位が形成されず、またアルミニウム（Ａｌ）を含んでいないことから酸素が不純物として取り込まれにくいことが挙げられる。
【０００４】
インジウムガリウムリンを使用した化合物半導体デバイスとしては、電子供給層にインジウムガリウムリンを使用したＨＥＭＴや、エミッタ層にインジウムガリウムリンを使用したＨＢＴが知られている。
【０００５】
【発明が解決しようとする課題】
しかしながら、化合物半導体デバイスにインジウムガリウムリンを使用した場合、その上下の層にガリウム砒素等の砒素（Ａｓ）を含んだ層を成長する必要があるが、この場合にインジウムガリウムリンとガリウム砒素等の砒素を含んだ層との界面に異常が生じることが報告されている。この異常は、インジウムガリウムリン上にガリウム砒素を成長した場合はキャリアが空乏化し、ガリウム砒素上にインジウムガリウムリンを成長した場合はキャリアが蓄積してしまうという現象である。これは、インジウムガリウムリンに自然超格子が形成されている場合に発生する。自然超格子の形成されたインジウムガリウムリン上に自然超格子のないガリウム砒素を作成する場合、界面に歪みが生じてこれらの異常発生の要因となるのである。
【０００６】
図１２は、インジウムガリウムリン膜上にガリウム砒素膜を成長した場合のキャリア濃度（ｎ型電子濃度）を示す特性図であり、縦軸がキャリア濃度、横軸がガリウム砒素膜の表面からの深さを示している。ここで一点鎖線ＩＩ−ＩＩ’は、インジウムガリウムリン膜とガリウム砒素膜との界面の位置を示している。このように、インジウムガリウムリン膜とガリウム砒素膜を接合した場合、界面近傍においてキャリアが空乏化してしまうという問題が発生する。
【０００７】
このため、界面をキャリアが通過する際の電気抵抗が増大し、高電子移動度トランジスタ（ＨＥＭＴ）にインジウムガリウムリン膜を使用した場合には、オーミック不良、オン抵抗増加、ｇｍ分散といった問題が発生していた。また、ヘテロバイポーラトランジスタ（ＨＢＴ）にインジウムガリウムリン膜使用した場合には、エミッタ抵抗の増加等の問題が発生していた。
【０００８】
本発明は、このような問題を解決するために成されたものであり、本発明の目的は、ガリウム砒素を使用した化合物半導体デバイスにおいて、ガリウム砒素膜と接合される薄膜の接合面近傍におけるキャリアの空乏化を抑止することにより、信頼性を向上させた半導体装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、積層膜中にガリウム砒素膜を有して構成された半導体装置であって、前記ガリウム砒素膜下で前記ガリウム砒素膜と直接接合された薄膜を有し、前記薄膜がアンチモンを含有したインジウムガリウムリン膜である。
【００１０】
本発明の半導体装置の一態様例においては、前記薄膜を高電子移動度トランジスタの電子供給層の一部としている。
【００１１】
本発明の半導体装置の一態様例においては、前記薄膜中のアンチモンの濃度を、５×１０17ｃｍ-3以上５×１０20ｃｍ-3以下の範囲内としている。
【００１２】
本発明の半導体装置の一態様例においては、前記薄膜をヘテロバイポーラトランジスタのエミッタ層の一部としている。
【００１３】
本発明の半導体装置の製造方法は、半導体基板上にアンチモンを含有したインジウムガリウムリン膜である薄膜を形成する第１の工程と、前記薄膜上にガリウム砒素膜を形成する第２の工程とを有し、前記薄膜と前記薄膜上の前記ガリウム砒素膜とが直接接合した構造を形成する。
【００１４】
本発明の半導体装置の製造方法の一態様例においては、前記第２の工程において、前記ガリウム砒素膜にアルミニウムを含有させる。
【００１５】
【作用】
本発明は上記技術手段より成るので、ガリウム砒素膜と接合された薄膜中のアンチモンによって、ガリウム砒素膜と薄膜との界面においてｎ型不純物濃度が低下することが抑止される。従って、ガリウム砒素膜と薄膜との電気的接続状態を良好に保つことができ、界面における電子の移動を阻害することなくオン抵抗の低減が成される。
【００１６】
【発明の実施の形態】
以下、本発明のいくつかの実施形態を図面に基づいて説明する。
【００１７】
（第１の実施形態）
最初に、本発明の第１の実施形態について説明する。第１の実施形態は、本発明をヘテロバイポーラトランジスタ（ＨＢＴ）に適用したものである。
【００１８】
図１は、第１の実施形態に係るヘテロバイポーラトランジスタの構成を示す概略断面図である。図１に示すように、本実施形態に係るバイポーラトランジスタは、基板１上に積層された、膜厚１×１０2ｎｍ程度のガリウム砒素（ＧａＡｓ）膜２、膜厚４×１０2ｎｍ程度のガリウム砒素膜３、膜厚１×１０2ｎｍ程度のガリウム砒素膜４を備え、これらの積層膜上に形成されたｎｐｎ構造から成るバイポーラトランジスタである。
【００１９】
すなわち、ガリウム砒素膜４上にはバイポーラトランジスタのコレクタとして機能するｎ型のガリウム砒素膜５が形成されている。そして、ガリウム砒素膜５上にはベースとして機能するカーボンドープガリウム砒素（Ｃ−ＧａＡｓ）膜６が形成されている。カーボンドープガリウム砒素膜６上には、エミッタとして機能するｎ型のアンチモン含有インジウムガリウムリン（Ｎ−ＩｎＧａＰＳｂ）膜７が形成されている。ここで、ガリウム砒素膜５の膜厚は４×１０2ｎｍ程度、カーボンドープガリウム砒素膜６の膜厚は７０ｎｍ程度、アンチモン含有インジウムガリウムリン膜７の膜厚は４０ｎｍ程度とされている。
【００２０】
コレクタとして機能するガリウム砒素膜５は、ガリウム砒素膜３，４を介してガリウム砒素膜３上に形成されたコレクタ電極１１と電気的接続が成されている。コレクタ電極１１は、例えば金（Ａｕ）−ゲルマニウム（Ｇｅ）合金、ニッケル（Ｎｉ）及び金（Ａｕ）から成る積層膜である。なお、ガリウム砒素膜３，４は共に４×１０18ｃｍ-3程度の高ドープのｎ型不純物を含有しており、コレクタとして機能するガリウム砒素膜５とコレクタ電極１１の電気的接続を良好に確保している。
【００２１】
ベースとして機能するカーボンドープガリウム砒素膜６上にはベース電極１２が形成されている。ベース電極１２は、例えばチタン（Ｔｉ）、白金（Ｐｔ）及び金（Ａｕ）から成る積層膜である。
【００２２】
エミッタとして機能するアンチモン含有インジウムガリウムリン膜７上には、ガリウム砒素膜８、ガリウム砒素膜９及びインジウムガリウム砒素膜（Ｇｒａｄｅｄ−ＩｎＧａＡｓ）１０が積層されている。ここで、ガリウム砒素膜８の膜厚は１．５×１０2ｎｍ程度、ガリウム砒素膜９の膜厚は２．５×１０2ｎｍ程度、インジウムガリウム砒素膜１０の膜厚は１．１×１０2ｎｍ程度とされている。
【００２３】
そして、インジウムガリウム砒素膜１０上にはエミッタ電極１３が形成されている。エミッタ電極１３はタングステンシリサイド（ＷＳｉ）から成る。ガリウム砒素膜８、ガリウム砒素膜９及びインジウムガリウム砒素膜１０は、アンチモン含有インジウムガリウムリン膜７とエミッタ電極１３の電気的接続を確保するために設けられた積層膜である。
【００２４】
上記構成のヘテロバイポーラトランジスタにおいては、エミッタ−コレクタ間に電位差を生じさせ、ベースに所定の電圧を印加することにより、エミッタ−コレクタ間電流が流れるが、この際にエミッタとして機能するアンチモン含有インジウムガリウムリン膜７は、所定量のアンチモンを含んでいるため、特にガリウム砒素膜８との接合界面におけるキャリア濃度の低下を抑止することが可能となる。
【００２５】
図２は、アンチモン含有インジウムガリウムリン膜７とガリウム砒素膜８との界面におけるキャリア濃度を示す特性図であり、縦軸がキャリア濃度、横軸がガリウム砒素膜８の上面からの深さを示している。ここで、一点鎖線Ｉ−Ｉ’はアンチモン含有インジウムガリウムリン膜７とガリウム砒素膜８との界面位置を示している。また、図２中において、破線は図１２で説明したアンチモンを含有しない場合のキャリア濃度分布を比較のため示したものである。このように、インジウムガリウムリン（ＩｎＧａＰ）にアンチモン（Ｓｂ）を含有させてアンチモン含有インジウムガリウムリン膜７を形成することによって、ガリウム砒素膜８との界面におけるキャリア濃度の低下を抑止することができ、接続状態を良好に保つことができる。
【００２６】
これにより、キャリア濃度の低下に起因する界面の電気的抵抗の増大を抑止することができ、エミッタ抵抗を低減させることが可能となり、トランジスタのオン抵抗を低減させることができる。図３は、図１のヘテロバイポーラトランジスタと、アンチモン含有インジウムガリウムリン膜７の代わりにアンチモンを含有させないインジウムガリウムリン膜を使用したヘテロバイポーラトランジスタとのエミッタ抵抗低減の効果を比較したものである。図３に示すように、エミッタにアンチモンを含有させることによって、エミッタ抵抗（Ｒｅｅ）を１／３程度まで低減させることが可能となった。
【００２７】
図４は、本実施形態のヘテロバイポーラトランジスタのガンメル・プロット（gummel plot）を示している。ここで、βは５０程度であるが、アンチモン含有インジウムガリウムリン膜７中のアンチモンの濃度を１×１０19ｃｍ-3程度とすると、βは１００程度とすることができる。
【００２８】
次に、図５を参照しながら、第１の実施形態に係るヘテロバイポーラトランジスタの製造方法を説明する。図５は、第１の実施形態に係るヘテロバイポーラトランジスタの製造方法を工程順に示す概略断面図である。
【００２９】
先ず、図５（ａ）に示すように、結晶成長により基板１上に、ガリウム砒素膜２、ガリウム砒素膜３、ガリウム砒素膜４、ガリウム砒素膜５、カーボンドープガリウム砒素膜６、アンチモン含有インジウムガリウムリン膜７、ガリウム砒素膜８、ガリウム砒素膜９、インジウムガリウム砒素膜１０を順次形成する。結晶成長の成長炉としては、例えば減圧横型炉を用い、３族原料としては例えばＴＭＧ、ＴＥＧ、ＴＭＩ、ＴＭＳｂを、５族原料としては例えばＡｓＨ3、ＰＨ3を用いる。また、ドーピング原料としては例えばＳｉ2Ｈ6を使用する。成長圧力は２０ｈＰａ〜２００ｈＰａ程度の減圧状態とし、成長温度は６００℃〜８００℃程度とし、基板１としては、例えば３インチ（１００）２°のオフ基板等を使用する。
【００３０】
より具体的には、エミッタとして機能するアンチモン含有インジウムガリウムリン膜７の成長に際しては、有機金属気相成長法（ＭＯＶＰＥ）により成長圧力を１００ｈＰａ程度とし、６７０℃程度の成長温度でＰＨ3を６００ｃｃ程度供給し、トリメチルアンチモン（ＴＭＳｂ）によりアンチモン（Ｓｂ）を１３ｃｃ程度供給し、水素バブリングを温度２０℃程度で行うことにより、アンチモンを１×１０20ｃｍ-3程度混入させる。これにより、アンチモン含有インジウムガリウムリン膜７としてガリウム砒素（ＧａＡｓ）にアンチモン（Ｓｂ）を格子整合させたＩｎxＧａ(1-x)ＰＳｂ（ｘ＝０．４８）が形成される。好適には、ＩｎxＧａ(1-x)Ｐ(1-y)Ｓｂyのｘ組成は０．３から０．７の範囲内とする。これにより、上層に形成するガリウム砒素膜８との界面近傍のキャリア濃度が低減することを効果的に抑止することができる。
【００３１】
図６は、アンチモンの混入と成長温度の関係を示す特性図であり、縦軸がアンチモンの濃度、横軸が絶対温度の逆数（１／Ｋ）を示しており、また図中に摂氏温度（６３０℃〜７４０℃）を示したものである。図６に示すように、低温下においてより多量のアンチモンを混入させることができる。従って、アンチモン混入の際の温度を制御することにより、混入量を制御して所望の特性のアンチモン含有インジウムリン膜７を形成することが可能となる。アンチモンの濃度が、５×１０17ｃｍ-3以上５×１０20ｃｍ-3以下の範囲内、より好ましくは５×１０18ｃｍ-3以上５×１０20ｃｍ-3以下の範囲内とすることにより、エミッタ抵抗を効果的に低減させることが可能である。
【００３２】
結晶成長によりインジウムガリウム砒素膜１０まで形成した後、ガリウム砒素膜１０上にエミッタ電極１３の材料であるタングステンシリサイド（ＷＳｉ）膜を形成する。タングステンシリサイド膜はスパッタ法、あるいはＣＶＤ法等により形成することができる。その後、フォトリソグラフィー及びこれに続くドライエッチングにより、タングステンシリサイド膜を電極形状にパターニングしてエミッタ電極１３を形成する。
【００３３】
次に、図５（ｂ）に示すように、エミッタ電極１３をマスクとして、アンチモン含有インジウムリン膜７よりも上層の結晶成長膜をウエットエッチングにより除去する。アンチモン含有インジウムリン膜７とガリウム砒素膜８とのエッチングレートの違いからアンチモン含有インジウムリン膜７上でエッチングを停止させることが可能である。
【００３４】
次に、フォトリソグラフィー及びこれに続くドライエッチングにより、アンチモン含有インジウムリン膜７に下層のカーボンドープガリウム砒素膜６を露出させる開孔部を形成し、続いてチタン、白金、金を順次蒸着することにより、開孔部にこれらの金属の積層膜から成るベース電極１２を形成する。その後、開孔部の形成に使用したフォトレジストを除去する。この状態を図５（ｃ）に示す。
【００３５】
次に、図５（ｄ）に示すように、フォトリソグラフィーにより所定形状のフォトレジストを形成した後、これをマスクとしてウェットエッチングを行い、ガリウム砒素膜３上のアンチモン含有インジウムガリウムリン膜７、カーボンドープガリウム砒素膜６、ガリウム砒素膜５、ガリウム砒素膜４を除去する。その後、このエッチングにより露出したガリウム砒素膜３を覆い、所定の開孔部を有するフォトレジストを形成し、金−ゲルマニウム合金、ニッケル、金を蒸着することにより、当該開孔部においてこれらの金属が埋め込まれて成るコレクタ電極１１を形成する。その後、フォトレジストを除去する。これにより、図５（ｄ）に示すような、本実施形態のヘテロバイポーラトランジスタが完成する。
【００３６】
以上説明したように、本発明の第１の実施形態によれば、ヘテロバイポーラトランジスタのエミッタとして機能する膜として、インジウムガリウムリン膜にアンチモンを含有させたアンチモン含有インジウムガリウムリン膜７を使用することによって、上層に形成したガリウム砒素膜８との界面においてｎ型電子濃度が低下することを抑止することができる。従って、エミッタ−コレクタ間電流が流れる際の抵抗を低減させることができ、オン抵抗を低減させたヘテロバイポーラトランジスタを構成することが可能となる。
【００３７】
次に、図７を参照しながら本実施形態の変形例について説明する。図７は、変形例に係るヘテロバイポーラトランジスタの構成を示す概略断面図である。
【００３８】
この変形例においては、図１に示すヘテロバイポーラトランジスタを構成する各積層膜のうち、アンチモン含有インジウムガリウムリン膜７上にガリウム砒素膜８の代わりにアルミニウムガリウム砒素（ＡｌＧａＡｓ）膜１４を使用している。その他の構成については、第１の実施形態と同一である。
【００３９】
この変形例のように、アンチモン含有インジウムガリウムリン膜７の上層にアルミニウムガリウム砒素膜１４を形成して接合した場合であっても、第１の実施形態と同様に界面近傍におけるｎ型電子濃度が低減することを抑止することができる。従って、エミッタ−コレクタ間電流が流れる際の抵抗を低減させることができ、オン抵抗を低減させたヘテロバイポーラトランジスタを構成することが可能となる。
【００４０】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態は、本発明を高電子移動度トランジスタ（ＨＥＭＴ）に適用したものである。
【００４１】
図８は、第２の実施形態に係る高電子移動度トランジスタの構成を示す概略断面図である。図８に示すように、本実施形態に係る高電子移動度トランジスタは、基板２１上に形成された膜厚６×１０2ｎｍ程度のガリウム砒素（ＧａＡｓ）膜２２を備え、ガリウム砒素膜２２上に膜厚１４ｎｍ程度のインジウムガリウム砒素（ＩｎＧａＡｓ）膜２３を備えている。インジウムガリウム砒素膜２３はチャネルが形成される膜である。
【００４２】
インジウムガリウム砒素膜２３上には、電子供給層として機能するインジウムガリウムリン（ＩｎＧａＰ）膜２４及びアンチモン含有インジウムガリウムリン（ＩｎＧａＰＳｂ）膜２５が積層されている。インジウムガリウムリン膜２４の膜厚は１５ｎｍ程度、アンチモン含有インジウムガリウムリン膜２５の膜厚は１０ｎｍ程度である。インジウムガリウムリン膜２４とアンチモン含有インジウムガリウムリン膜２５は、共にｎ型不純物を２×１０18ｃｍ-3程度含有している。このように、電子供給層として機能する膜のうち、上層の膜のみにアンチモン（Ｓｂ）を含有させることによって、２次元電子ガスのアンチモンによる散乱を防ぐことができる。
【００４３】
アンチモン含有インジウムガリウムリン膜２５上には所定距離離間したガリウム砒素膜２６が形成されている。そして、ガリウム砒素膜２６上にはソース電極２７、ドレイン電極２８がそれぞれ形成されている。
【００４４】
ソース電極２７とドレイン電極２８の間において、アンチモン含有インジウムガリウムリン膜２５には、ゲート電極が接続されている。ゲート電極は、下部がアルミニウム膜３２から成り、上部がＡｕ膜３３から成るものである。また、ガリウム砒素膜２６の下層以外の領域において、アンチモン含有インジウムガリウムリン膜２５上にはシリコン窒化膜３０が形成されている。
【００４５】
このような構成の高電子移動度トランジスタ（ＨＥＭＴ）においては、ゲート電極に所定の電圧を印加することにより、電子供給層として機能するインジウムガリウムリン膜２４及びアンチモン含有インジウムガリウムリン膜２５から、インジウムガリウム砒素膜２３に電子が供給されてインジウムガリウム砒素膜２３にチャネルが形成される。そして、ソース電極２７とドレイン電極２８の間に所定の電位差を生じさせることにより、インジウムガリウム砒素膜２３に形成されたチャネルに沿って電子が移動してソース電極２７とドレイン電極２８の間に電流が流れる。アンチモンの濃度を、５×１０17ｃｍ-3以上５×１０20ｃｍ-3以下の範囲内とすることにより、オン抵抗を効果的に低減させることが可能である。
【００４６】
そして、ガリウム砒素膜２６と電子供給層であるアンチモン含有インジウムガリウムリン膜２５の界面においては、電子供給層側にアンチモンを含有させたことにより、界面近傍におけるｎ型電子濃度の低下が抑止されている。従って、ソース電極２７とドレイン電極２８の間の電子の移動の際の電気的抵抗が最小限に抑えられ、オン抵抗を低減させることができる。
【００４７】
図９は、第２の実施形態の高電子移動度トランジスタの特性を示している。ここで、図９はアンチモン含有インジウムガリウムリン膜２５を使用した本実施形態に係る高電子移動度トランジスタと、アンチモン含有インジウムガリウムリン膜２５の代わりに通常のインジウムガリウムリンを用いた場合の高電子移動度トランジスタの特性を比較して示すものである。このように、アンチモンを含有させることによりオン抵抗を低減させることが可能となる。この結果、Ｇｍを向上させることが可能となる。また、リセス面にアンチモン含有インジウムガリウムリンがでているため、Ｇｍの分散も消滅させることができる。
【００４８】
次に、図１０を参照しながら、第２の実施形態に係る高電子移動度トランジスタの製造方法を説明する。図１０は、第２の実施形態に係る高電子移動度トランジスタの製造方法を工程順に示す概略断面図である。
【００４９】
先ず、図１０（ａ）に示すように、結晶成長により基板２１上に、ガリウム砒素膜２２、インジウムガリウム砒素膜２３、インジウムガリウムリン膜２４、アンチモン含有インジウムガリウムリン膜２５、ガリウム砒素膜２６を順次形成する。結晶成長の装置、条件については、第１の実施形態と同様にして行うことができる。
【００５０】
第１の実施形態と同様に、アンチモン含有インジウムガリウムリン膜２５におけるアンチモンの含有量は、温度条件を制御すること及びアンチモンの供給量を制御することによって可変することができる。
【００５１】
結晶成長によりガリウム砒素膜２６まで形成した後、ガリウム砒素膜２６上にソース電極２７、ドレイン電極２８の材料であるタングステンシリサイド（ＷＳｉ）膜を形成する。タングステンシリサイド膜はスパッタ法、あるいはＣＶＤ法等により形成することができる。その後、フォトリソグラフィー及びこれに続くドライエッチングにより、タングステンシリサイド膜を電極形状にパターニングしてソース電極２７、ドレイン電極２８を形成する。この状態を図１０（ａ）に示す。
【００５２】
次に、フォトリソグラフィーにより所定形状のフォトレジストを形成し、これをマスクにしてエッチングを行い、ソース電極２７とドレイン電極２８の間のガリウム砒素膜２６を除去して下層のアンチモン含有インジウムガリウムリン膜２５を露出させる。これにより、ガリウム砒素膜２６が分断される。
【００５３】
次に、図１０（ｃ）に示すように、露出したアンチモン含有インジウムガリウムリン膜２５上及びガリウム砒素膜２６の側面を覆うようにシリコン窒化膜３０を形成する。シリコン窒化膜３０はＣＶＤ法等により形成することができる。
【００５４】
次に、図１０（ｄ）に示すように、フォトリソグラフィーによりソース電極２７及びドレイン電極２８の間に開孔３１ａを有するフォトレジスト３１を形成し、これをマスクとしてエッチングを行って下層のシリコン窒化膜３０を除去してアンチモン含有インジウムガリウムリン膜２５を露出させる。
【００５５】
次に、図１０（ｅ）に示すように、蒸着によりアルミニウム膜３２を形成してフォトレジスト３１の開孔３１ａを埋め込む。その後、やはり蒸着によりＡｕ（金）膜３３を形成して、アルミニウム膜３２と接続する。
【００５６】
その後、図１０（ｆ）に示すように、灰化処理（アッシング）等により、フォトレジスト３１を除去する。これにより、第２の実施形態に係る高電子移動度トランジスタが完成する。
【００５７】
以上説明したように、本発明の第２の実施形態によれば、高電子移動度トランジスタの電子供給層にアンチモンを含有させることにより、アンチモン含有インジウムガリウムリン膜２５とガリウム砒素膜２６との界面近傍のキャリア濃度が低下することを抑止することができる。従って、オン抵抗（Ｒｏｎ）を低減させることができるとともに、Ｇｍを向上させることが可能となる。
【００５８】
次に、図１１を参照しながら本実施形態の変形例について説明する。図１１は、変形例に係る高電子移動度トランジスタの構成を示す概略断面図である。
【００５９】
この変形例においては、図８に示す高電子移動度トランジスタを構成する各積層膜のうち、アンチモン含有インジウムガリウムリン膜２５上とガリウム砒素膜２６の間にアルミニウムガリウム砒素（ＡｌＧａＡｓ）膜３４を形成している。その他の構成については、第２の実施形態と同一である。
【００６０】
この変形例のように、アンチモン含有インジウムガリウムリン膜２５の上層にアルミニウムガリウム砒素膜３４を形成して接合した場合であっても、第２の実施形態と同様に界面近傍におけるｎ型電子濃度が低減することを抑止することができる。従って、インジウムガリウム砒素膜２３にチャネルが形成されて電流が流れる際の抵抗を低減させることができ、オン抵抗を低減させた高電子移動度トランジスタを構成することが可能となる。
【００６１】
なお、上述の第１及び第２の実施形態において、アンチモン含有インジウムガリウムリン膜７，２５にアルミニウムを含有させてＩｎx（ＡｌzＧａ(1-z)）(1-x)Ｐ(1-y)Ｓｂy（ｚ＝０〜１）として、例えばｘ＝０．４８、ｚ＝０．５とした場合も同様の特性を得ることが可能である。
【００６２】
なお、以下に示す各態様も本発明を構成する。
【００６３】
態様１は、前記薄膜はアンチモンを含有したインジウムガリウムリン膜であり、前記薄膜をヘテロバイポーラトランジスタのコレクタ層の一部としたことを特徴とする。
【００６４】
態様２は、前記薄膜は組成式ＩｎxＧａ(1-x)Ｐ(1-y)Ｓｂyで表され、ｘ組成を０．３以上０．７以下の範囲としたことを特徴とする。
【００６５】
態様３は、前記薄膜がアルミニウムを含有していることを特徴とする。
【００６６】
態様４は、前記薄膜は少なくとも２層の膜から成る積層構造とされ、前記薄膜を構成する膜のうち、前記ガリウム砒素膜に最も近接する膜がアンチモンを含有していることを特徴とする。
【００６７】
態様５は、前記ガリウム砒素膜がアルミニウムを含有していることを特徴とする。
【００６８】
【発明の効果】
本発明によれば、ガリウム砒素を使用した化合物半導体デバイスにおいて、ガリウム砒素膜と他の膜との接合面におけるキャリアの空乏化を抑止することができる。従って、デバイス特性を向上させるとともに、製造コスト低減を達成した半導体装置及びその製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＨＢＴの構成を示す概略断面図である。
【図２】ＧａＡｓとＩｎＧａＰＳｂの界面におけるキャリアプロファイルを示す特性図である。
【図３】本発明の第１の実施形態に係るＨＢＴの特性を示す説明図である。
【図４】本発明の第１の実施形態に係るＨＢＴのガンメル・プロットを示す図である。
【図５】本発明の第１の実施形態に係るＨＢＴの製造方法を示す概略断面図である。
【図６】アンチモンの混入量と成長温度についてのＳＩＭＳ評価結果を示す特性図である。
【図７】本発明の第１の実施形態の変形例に係るＨＢＴの構成を示す概略断面図である。
【図８】本発明の第２の実施形態に係るＨＥＭＴの構成を示す概略断面図である。
【図９】本発明の第２の実施形態に係るＨＥＭＴの特性を示す説明図である。
【図１０】本発明の第２の実施形態に係るＨＥＭＴの製造方法を示す概略断面図である。
【図１１】本発明の第２の実施形態の変形例に係るＨＥＭＴの構成を示す概略断面図である。
【図１２】従来の化合物半導体装置におけるＧａＡｓとＩｎＧａＰの界面のキャリアプロファイルを示す特性図である。
【符号の説明】
１  基板
２，３，４，５，８，９，２２，２６  ガリウム砒素膜
６  カーボンドープガリウム砒素膜
７，２５  アンチモン含有インジウムガリウムリン膜
１０，２３  インジウムガリウム砒素膜
１１  コレクタ電極
１２  ベース電極
１３  エミッタ電極
１４，３４  アルミニウムガリウム砒素
２４  インジウムガリウムリン膜
２７  ソース電極
２８  ドレイン電極
３０  シリコン窒化膜
３１  フォトレジスト
３１ａ  開孔
３２  アルミニウム膜
３３  Ａｕ膜
【図１】
0004808298.tif 000002
【図２】
0004808298.tif 000003
【図３】
0004808298.tif 000004
【図４】
0004808298.tif 000005
【図５】
0004808298.tif 000006
【図６】
0004808298.tif 000007
【図７】
0004808298.tif 000008
【図８】
0004808298.tif 000009
【図９】
0004808298.tif 000010
【図１０】
0004808298.tif 000011
【図１１】
0004808298.tif 000012
【図１２】
0004808298.tif 000013