(57)【特許請求の範囲】
【請求項１】
ＤＣ−ＤＣコンバータの出力電圧に応じて得られる出力電圧信号とコイル電流におけるＡＣ電流成分に応じて得られるＡＣ電流信号との加算信号が出力される演算回路と、
前記加算信号と参照信号とを比較する比較回路と、
前記出力電圧信号に、ＤＣ電流成分およびＡＣ電流成分を含む前記コイル電流に応じたコイル電流信号が加算された検出信号に基づいて、前記ＡＣ電流成分をカットした前記コイル電流信号の前記ＤＣ電流成分を含む基準信号を保持する基準信号回路とを備え、
前記演算回路は、
前記基準信号を反転入力信号とし、前記出力電圧信号を非反転入力信号とする反転増幅器と、
前記検出信号と前記反転増幅器からの出力信号とを加算し、前記加算信号として出力する加算回路とを備え、
前記比較回路による比較結果に応じてスイッチング制御を行なうことを特徴とするＤＣ−ＤＣコンバータ制御回路。
【請求項２】
前記基準信号回路は、
サンプルホールド回路と、
前記ＤＣ−ＤＣコンバータの先行するスイッチング周期において、前記検出信号の値を前記サンプルホールド回路に取り込むスイッチ回路を備えることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項３】
前記スイッチ回路に並列接続され、前記検出信号に対する前記基準信号の降下量を制限するクランプ回路を備えることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項４】
前記ＤＣ−ＤＣコンバータのスイッチング制御信号を分周する分周器を備え、
前記スイッチ回路は、前記分周器の出力信号に応じて制御されることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項５】
前記サンプルホールド回路は、
前記検出信号を取り込む第１容量素子と、
前記第１容量素子に接続されるローパスフィルタ回路とを備え、
前記基準信号は、前記ローパスフィルタ回路の出力から与えられることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項６】
前記サンプルホールド回路は、
前記第１容量素子に並列接続され、第２容量素子を含む時定数回路とを備え、
前記基準信号は、前記第２容量素子に保持されてなることを特徴とする請求項５に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項７】
前記基準信号回路は、
前記検出信号が入力されるローパスフィルタ回路を備えることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項８】
ＤＣ−ＤＣコンバータの出力電圧に応じて得られる出力電圧信号とコイル電流におけるＡＣ電流成分に応じて得られるＡＣ電流信号とを演算するステップと、
前記演算するステップによる演算結果と参照信号とを比較するステップと、
前記出力電圧信号に、ＤＣ電流成分およびＡＣ電流成分を含む前記コイル電流に応じたコイル電流信号が加算された検出信号に基づいて、前記ＡＣ電流成分をカットした前記コイル電流信号の前記ＤＣ電流成分を含む基準信号を保持するステップとを備え、
前記演算するステップは、
前記基準信号を反転入力信号とし、前記出力電圧信号を非反転入力信号として、増幅するステップと、
前記検出信号と前記増幅するステップからの出力信号とを加算するステップとを備え、
前記比較するステップによる比較結果に応じてスイッチング制御を行なうステップを有することを特徴とするＤＣ−ＤＣコンバータ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷急変に対する高速応答特性を備えたＤＣ−ＤＣコンバータ制御回路、およびＤＣ−ＤＣコンバータ制御方法に関するものであり、特に、低リップル電圧特性との両立を図ったＤＣ−ＤＣコンバータ制御回路、およびＤＣ−ＤＣコンバータ制御方法に関するものである。
【背景技術】
【０００２】
図７に、電流制御型ＤＣ−ＤＣコンバータ回路を示す。入力電圧ＶＩＮと接地電位との間に接続されている、主トランジスタＦＥＴ１と同期トランジスタＦＥＴ２とにより、同期整流方式によりスイッチング制御される構成である。
【０００３】
ＤＣ−ＤＣコンバータ制御回路１００では、センス抵抗素子ＲＳの両端が接続される入力端子（ＣＳ１）および（ＦＢ１）が、各々、レベルコンバータＡ１００の非反転入力端子および反転入力端子に入力され、チョークコイルＬ１を流れるコイル電流が電圧信号として入力されるとその差信号を増幅し必要な電圧範囲で出力される（電圧信号ＶＰ）。また、出力端子ＶＯＵＴが接続される入力端子（ＦＢ１）から入力される出力電圧ＶＯＵＴは、基準電圧Ｅ１との差電圧が誤差増幅器Ｅ１００で誤差増幅される（誤差増幅信号ＶＣ）。電圧信号ＶＰと誤差増幅信号ＶＣとが、各々、電圧比較器ＣＭＰ２の非反転入力端子および反転入力端子に入力される。発振器Ｏ１からのハイレベル信号でセットされるフリップフロップＦＦ２により、出力端子（ＤＨ）を介して主トランジスタＦＥＴ１が導通される。これによりコイル電流が上昇して電圧比較器ＣＭＰ２がハイレベルに反転することにより、フリップフリップＦＦ２がリセットされる。出力端子（ＤＬ）を介して同期トランジスタＦＥＴ２が導通する。この動作が、発振器Ｏ１の周期で繰り返される周波数固定方式となっている。
【０００４】
主トランジスタＦＥＴ１が導通すると、入力電圧ＶＩＮからチョークコイルＬ１を介して出力端子ＶＯＵＴに向かってコイル電流が流れ時間とともに増加する。レベルコンバータＡ１００は、センス抵抗素子ＲＳによって電圧変換されたコイル電流を増幅するので、コイル電流の増加に伴って増幅器Ａ１００から出力される電圧信号ＶＰが上昇する。電圧比較器ＣＭＰ２では、誤差増幅信号ＶＣより電圧信号ＶＰが大きくなるとフリップフロップＦＦ２をリセットする。主トランジスタＦＥＴ１が非導通となり同期トランジスタＦＥＴ２が導通する。
【０００５】
また、図８に示すＤＣ−ＤＣコンバータ回路では、負荷急変に対して高速な応答を図ることが可能である。いわゆる、コンパレータ制御方式と称される制御である。ここで、平滑コンデンサＣ１に直列に接続される抵抗ＥＳＲは、平滑コンデンサＣ１に含まれる等価直列抵抗ＥＳＲを示す。
【０００６】
出力電圧ＶＯＵＴが、ＤＣ−ＤＣコンバータ制御回路２００の入力端子（ＦＢ１）に接続され抵抗分圧されて、電圧比較器ＣＭＰ１の反転入力端子に入力される。電圧比較器ＣＭＰ１の非反転入力端子には基準電圧Ｅ１が接続されている。電圧比較器ＣＭＰ１の出力端子は、フリップフロップＦＦ１のセット端子に接続されている。フリップフロップＦＦ１は、セット入力に対して、非反転出力端子Ｑよりワンショットのハイレベルパルス信号を出力する固定パルス幅方式となっている。フリップフロップＦＦ１の非反転、反転出力端子Ｑ、／Ｑは、各々、出力端子（ＤＨ）、（ＤＬ）を介して、主トランジスタＦＥＴ１、同期トランジスタＦＥＴ２に接続されている。
【０００７】
出力電圧ＶＯＵＴが低下し基準電圧Ｅ１よりも低くなると、電圧比較器ＣＭＰ１はハイレベルの信号を出力してフリップフロップＦＦ１はセットされる。フリップフロップＦＦ１のセットに応じて、主トランジスタＦＥＴ１が導通し、入力電圧ＶＩＮからチョークコイルＬ１を介して負荷に電流が供給され、ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴが上昇する。所定時間の経過の後、フリップフロップＦＦ１はリセットされ、同期トランジスタＦＥＴ２が導通する。チョークコイルＬ１に蓄えられたエネルギーは同期トランジスタＦＥＴ２を介して負荷に供給されるが、チョークコイルＬ１に流れる電流はエネルギーの放出に伴って徐々に減少し、ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴも徐々に下がる。出力電圧ＶＯＵＴが基準電圧Ｅ１を下回ると、再度、電圧比較器ＣＭＰ１がハイレベルの信号を出力し、フリップフロップＦＦ１がセットされる。上記の動作が繰り返される。
【０００８】
尚、上記の関連技術として特許文献１乃至３が開示されている。
【０００９】
【特許文献１】特開平１０−２２５１０５号公報
【特許文献２】特開２０００−２８７４３９号公報
【特許文献３】特開２０００−３２７４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、図７で示した電流制御型ＤＣ−ＤＣコンバータ制御回路１００では、誤差増幅器Ｅ１００から出力される誤差増幅信号ＶＣに応じてコイル電流のピーク電流値を制御するため、誤差増幅器Ｅ１００の周波数特性を、例えばトランジスタＦＥＴ１、ＦＥＴ２のスイッチング周波数の１／１０〜１／２０の程度にしないと、ダブルパルシング等の誤動作を生ずるおそれがある。すなわち、スイッチング周波数に比して出力電圧ＶＯＵＴに応じたフィードバック応答の帯域を充分に下げないと異常なスイッチング動作をしてしまうおそれがある。このため、負荷急変に対して高速な応答ができないおそれがあり問題である。
【００１１】
そこで、図８に示したコンパレータ制御方式のＤＣ−ＤＣコンバータ制御回路２００とすれば、電圧比較器ＣＭＰ１において、出力電圧ＶＯＵＴと基準電圧Ｅ１とを直接に比較して、即時に主トランジスタＦＥＴ１を導通させるので、負荷急変に対する高速応答が可能ではある。
【００１２】
しかしながら、ＤＣ−ＤＣコンバータ制御回路２００では、出力電圧ＶＯＵＴに存するリップル電圧を検出してスイッチング動作が行われるので、出力リップル電圧低減の要請から等価直列抵抗ＥＳＲが低いコンデンサを平滑コンデンサＣ１に使用する場合には、低リップル電圧により出力電圧ＶＯＵＴの変動検出が困難になってスイッチング制御が不安定となるおそれがあり問題である。
【００１３】
また、ＤＣ−ＤＣコンバータ制御回路２００では、負荷急変に対して高速応答が行なわれるものの、負荷急変に伴う過渡応答が収束する段階においても高速応答の状態が継続されるため、ＤＣ−ＤＣコンバータの出力電圧が目標電圧を越えてオーバーシュートし、その後にリンギング現象を生じてしまうおそれがあり問題である。さらに、コンパレータ制御方式は、原理的に固定パルス幅方式となるため、ノイズ対策が容易な周波数固定方式の実現が困難となる問題がある。
【００１４】
本発明は前記背景技術に鑑みなされたものであり、低リップル電圧特性と負荷急変時の安定した高速応答特性とを両立することができるＤＣ−ＤＣコンバータ制御回路、およびＤＣ−ＤＣコンバータ制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
前記目的を達成するために、本発明に係るＤＣ−ＤＣコンバータ制御回路は、ＤＣ−ＤＣコンバータの出力電圧に応じて得られる出力電圧信号とコイル電流におけるＡＣ電流成分に応じて得られるＡＣ電流信号との加算信号が出力される演算回路と、加算信号と参照信号とを比較する比較回路と、出力電圧信号に、ＤＣ電流成分およびＡＣ電流成分を含むコイル電流に応じたコイル電流信号が加算された検出信号に基づいて、ＡＣ電流成分をカットしたコイル電流信号のＤＣ電流成分を含む基準信号を保持する基準信号回路とを備え、演算回路は、基準信号を反転入力信号とし、出力電圧信号を非反転入力信号とする反転増幅器と、検出信号と反転増幅器からの出力信号とを加算し、加算信号として出力する加算回路とを備え、比較回路による比較結果に応じてスイッチング制御を行なうことを特徴とする。
【００１６】
本発明のＤＣ−ＤＣコンバータ制御回路では、演算回路より、ＤＣ−ＤＣコンバータの出力電圧に応じて得られる出力電圧信号とコイル電流におけるＡＣ電流成分に応じて得られるＡＣ電流信号との加算信号が出力され、比較回路により、加算信号と参照信号とが比較される。この場合、基準信号回路により、出力電圧信号に、ＤＣ電流成分およびＡＣ電流成分を含むコイル電流に応じたコイル電流信号が加算された検出信号に基づいて、ＡＣ電流成分をカットしたコイル電流信号のＤＣ電流成分を含む基準信号が保持される。演算回路は、反転増幅器と加算回路とを備える。反転増幅器では、基準信号を反転入力信号とし、出力電圧信号を非反転入力信号とする。その出力信号は、加算回路において、検出信号と加算され、加算信号として出力される。ＤＣ−ＤＣコンバータは、比較結果に応じてスイッチング制御が行なわれる。
【００１７】
また、本発明に係るＤＣ−ＤＣコンバータ制御方法は、ＤＣ−ＤＣコンバータの出力電圧に応じて得られる出力電圧信号とコイル電流におけるＡＣ電流成分に応じて得られるＡＣ電流信号とを演算するステップと、演算するステップによる演算結果と参照信号とを比較するステップと、出力電圧信号に、ＤＣ電流成分およびＡＣ電流成分を含むコイル電流に応じたコイル電流信号が加算された検出信号に基づいて、ＡＣ電流成分をカットしたコイル電流信号のＤＣ電流成分を含む基準信号を保持するステップとを備え、演算するステップは、基準信号を反転入力信号とし、出力電圧信号を非反転入力信号として、増幅するステップと、検出信号と増幅するステップからの出力信号とを加算するステップとを備え、比較するステップによる比較結果に応じてスイッチング制御を行なうステップを有することを特徴とする。
【００１８】
本発明のＤＣ−ＤＣコンバータ制御方法では、ＤＣ−ＤＣコンバータの出力電圧に応じて得られる出力電圧信号とコイル電流におけるＡＣ電流成分に応じて得られるＡＣ電流信号との演算結果が出力され、演算結果と参照信号とが比較される。この場合、出力電圧信号に、ＤＣ電流成分およびＡＣ電流成分を含むコイル電流に応じたコイル電流信号が加算された検出信号に基づいて、ＡＣ電流成分をカットしたコイル電流信号のＤＣ電流成分を含む基準信号が保持される。演算するステップでは、基準信号を反転入力信号とし、出力電圧信号を非反転入力信号として、増幅するステップと、検出信号と増幅するステップからの出力信号とを加算するステップとを備える。ＤＣ−ＤＣコンバータは、比較結果に応じてスイッチング制御が行なわれる。
【００１９】
これにより、ＤＣ−ＤＣコンバータの出力端子に接続される平滑コンデンサの等価直列抵抗ＥＳＲが低減され、出力電圧に重畳される電圧リップルが僅少となる場合にも、ＤＣ−ＤＣコンバータのコイル電流の変化が検出され、出力電圧にコイル電流の変動分が加算された加算信号を得ることができる。加算信号を参照信号と比較することで、負荷変動によるコイル電流の変化を確実に捉えることができる。
【００２０】
コイル電流の変動分に応じて加算信号が出力されるので、負荷急変時の初期段階では、加算信号と参照信号との差異が大きくなり、負荷急変に迅速に対応したスイッチング制御が行なわれる。急峻な負荷変動に迅速に対応して、負荷変化に伴うコイル電流の変化や出力電圧の目標電圧からのズレに迅速に対応することができる。
【００２１】
負荷急変に対応するスイッチング制御が行なわれコイル電流や出力電圧が目標値に近づくに従い、加算信号と参照信号との差異は縮小し、過渡的なスイッチング制御は次第に緩やかに収束する。定常状態に近づくのに合せて過渡的なスイッチング制御は収束し、出力電圧の逆方向へのオーバーシュート現象、およびこれに伴う出力電圧のリンギング現象を防止することができる。
【発明の効果】
【００２２】
本発明によれば、等価直列抵抗ＥＳＲの小さなコンデンサを平滑コンデンサとして使用し、低リップル電圧の出力電圧の実現を図りながら、負荷急変に対して高速に応答する高速応答特性が確保され、しかも高速応答に伴う出力電圧のオーバーシュートやリンギング現象が発生することなく、迅速に目標電圧に収束することが可能なＤＣ−ＤＣコンバータ制御回路、およびＤＣ−ＤＣコンバータ制御方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明のＤＣ−ＤＣコンバータ制御回路、およびＤＣ−ＤＣコンバータ制御方法について具体化した実施形態を図１乃至図６に基づき図面を参照しつつ詳細に説明する。
【００２４】
図１は、本発明の第１の原理を説明する回路図である。同期整流方式の構成を有する降圧型のＤＣ−ＤＣコンバータを例にした原理回路図である。すなわち、主トランジスタＦＥＴ１と同期トランジスタＦＥＴ２とが、入力電源ＶＩＮと接地電位との間に直列接続され、接続点にチョークコイルＬ１が接続されている。チョークコイルＬ１の他端はセンス抵抗素子ＲＳを介して出力端子ＶＯＵＴに接続されている。出力端子ＶＯＵＴと接地電位との間には平滑コンデンサＣ１が接続されている。
【００２５】
トランジスタＦＥＴ１、ＦＥＴ２をスイッチング制御するＤＣ−ＤＣコンバータ制御回路１はコンパレータ制御方式と同じ固定パルス幅方式が例示されている。１ショットフリップフロップ回路ＦＦ１のＱ出力端子（Ｑ）は、出力端子（ＤＨ）を介して主トランジスタＦＥＴ１のゲート端子に接続されている。／Ｑ出力端子（／Ｑ）は、出力端子（ＤＬ）を介して同期トランジスタＦＥＴ２のゲート端子に接続されている。１ショットフリップフロップ回路ＦＦ１は、セット端子（Ｓ）に入力されるハイレベル信号に応じて、所定時間、Ｑ出力端子（Ｑ）からハイレベル信号を出力し、／Ｑ出力端子（／Ｑ）からローレベル信号を出力する。
【００２６】
チョークコイルＬ１とセンス抵抗素子ＲＳとの接続点は、入力端子（ＣＳ１）を介してハイパスフィルタＨＰ１に接続され、ハイパスフィルタＨＰ１は加算器Ａ１に接続されている。出力端子ＶＯＵＴは、入力端子（ＦＢ１）を介して加算器Ａ１に接続されている。加算器Ａ１は、比較器ＣＭＰ１の反転入力端子に接続されている。比較器ＣＭＰ１の非反転入力端子には参照電圧Ｅ１が接続されている。また、比較器ＣＭＰ１の出力端子は１ショットフリップフロップ回路ＦＦ１のセット端子（Ｓ）に接続されている。
【００２７】
図１に例示する降圧型のＤＣ−ＤＣコンバータでは、主トランジスタＦＥＴ１の導通により入力電源ＶＩＮから出力端子ＶＯＵＴに至る電流経路が形成され、この電流経路に流れるコイル電流が増加してチョークコイルＬ１に電磁エネルギーが蓄積される。同期トランジスタＦＥＴ２の導通により接地電位から出力端子ＶＯＵＴに至る電流経路が形成され、この電流経路に流れるコイル電流が減少してチョークコイルＬ１に蓄積された電磁エネルギーが出力端子ＶＯＵＴに向けて放出される。このスイッチング動作を繰り返すことにより、コイル電流の増減動作が繰り返される。
【００２８】
コイル電流の増減は、センス抵抗素子ＲＳにより検出される。入力端子（ＣＳ１）に入力される電圧信号は、ＤＣ信号成分である出力電圧ＶＯＵＴに、センス抵抗素子ＲＳにより電圧変換される、コイル電流のＤＣ信号成分および増減変動するコイル電流のＡＣ信号成分が重畳されて得られる電圧信号である。この電圧信号がハイパスフィルタＨＰ１に入力され、ＡＣ信号成分、すなわち、コイル電流の変動分のみが出力される。加算器Ａ１において、ＤＣ信号成分である出力電圧ＶＯＵＴとＡＣ信号成分であるコイル電流の変動分が加算される。加算信号を参照電圧Ｅ１と比較することにより、スイッチング制御が行なわれる。
【００２９】
ここで、参照電圧Ｅ１は、例えば、出力電圧ＶＯＵＴにおける目標電圧である。図１の第１の原理図では、加算信号のボトム値が参照電圧Ｅ１と一致するようにスイッチング制御が行われる。加算信号のボトム値とは、ＡＣ信号成分であるコイル電流の変動分が最小値となる値、すなわち、ＤＣ信号成分である出力電圧ＶＯＵＴとなる値である。出力電圧ＶＯＵＴが参照電圧Ｅ１に維持されるようにスイッチング制御が行なわれる。
【００３０】
ＤＣ−ＤＣコンバータ制御回路１では、ハイパスフィルタＨＰ１によりコイル電流の変動分をＡＣ信号成分として抽出するので、チョークコイルＬ１に流れるコイル電流のうちＤＣ電流成分を除去することができる。また、このＡＣ信号成分に出力電圧ＶＯＵＴをＤＣ信号成分として加算するので、出力電圧ＶＯＵＴをボトム電圧としてコイル電流に応じて変動する電圧信号を参照電圧Ｅ１と比較してスイッチング制御を行なうことができる。平滑コンデンサＣ１を等価直列抵抗ＥＳＲの僅少な抵抗値とし、リップル電圧が低減された場合にも、コイル電流における変動分を検出して的確にスイッチング制御を行なうことができる。
【００３１】
図２には、図１に示す第１の原理を具体化した第１実施形態の回路図を示す。ＤＣ−ＤＣコンバータ制御回路１１において、ハイパスフィルタＨＰ１の具体例として、入力端子（ＣＳ１）と比較器ＣＭＰ１の反転入力端子との間に、ハイパスフィルタ容量素子ＨＰ１１が備えられている。また、入力端子（ＦＢ１）と比較器ＣＭＰ１の反転入力端子との間に、ハイパスフィルタの構成要素を兼ねる加算抵抗素子Ａ１１が備えられている。
【００３２】
ここで、加算抵抗素子Ａ１１は加算器Ａ１の具体例である。入力端子（ＣＳ１）から入力された信号のうち、ハイパスフィルタ容量素子ＨＰ１１を通過するＡＣ信号成分であるコイル電流の変動分は、入力端子（ＦＢ１）から入力され、加算抵抗素子Ａ１１を通過するＤＣ信号成分である出力電圧ＶＯＵＴに加算される。なお、ハイパスフィルタの帯域幅は、ＨＰ１１とＡ１１で決まる。
【００３３】
出力電圧ＶＯＵＴにコイル電流の変動分が加算された加算信号が、比較器ＣＭＰ１の反転入力端子に入力される。加算信号のボトム値が非反転入力端子に入力されている参照電圧Ｅ１と比較される。ここで、加算信号のボトム値とはコイル電流の変動分が最小になる値である。すなわち、出力電圧ＶＯＵＴが参照電圧Ｅ１と比較される。
【００３４】
図３は、本発明の第２の原理を説明する回路図である。ＤＣ−ＤＣコンバータを構成する主／同期トランジスタＦＥＴ１／ＦＥＴ２、チョークコイルＬ１、センス抵抗素子ＲＳ、および平滑コンデンサＣ１は、第１の原理（図１）の場合と同様であり、同様の接続関係を有し、同様の作用を有する。ここでの説明は省略する。
【００３５】
また、ＤＣ−ＤＣコンバータ制御回路２は、ＤＣ−ＤＣコンバータ制御回路１（図１）と同様であり、コンパレータ制御方式が例示されている。各入力端子（ＣＳ１）、（ＦＢ１）、および各出力端子（ＤＨ）、（ＤＬ）への接続関係も第１の原理（図１）と同様である。ＤＣ−ＤＣコンバータ制御回路２において、１ショットフリップフロップ回路ＦＦ１、比較器ＣＭＰ１、および参照電圧Ｅ１は、第１の原理（図１）と同様であり、同様の接続関係を有し、同様の作用を有する。ここでの説明は省略する。
【００３６】
ＤＣ−ＤＣコンバータ制御回路１（図１）におけるハイパスフィルタＨＰ１、および加算器Ａ１に代えて、ＤＣ−ＤＣコンバータ制御回路２では、ローパスフィルタＬＰ２、反転増幅器ＩＡ２、および加算器Ａ２を備えている。反転増幅器ＩＡ２、および加算器Ａ２により、減算回路が構成されている。
【００３７】
入力端子（ＣＳ１）は、加算器Ａ２およびローパスフィルタＬＰ２に接続され、入力端子（ＦＢ１）は、反転増幅器ＩＡ２の非反転入力端子に接続されている。反転増幅器ＩＡ２の反転入力端子はローパスフィルタＬＰ２に接続され、出力端子は加算器Ａ２に接続されている。加算器Ａ２の出力端子は比較器ＣＭＰ１の反転入力端子に接続されている。
【００３８】
入力端子（ＣＳ１）より入力される、出力電圧ＶＯＵＴにコイル電流のＤＣおよびＡＣ信号成分が重畳されて得られる電圧信号ＶＰは、ローパスフィルタＬＰ２に入力され、コイル電流の変動分を検出する際の基準電圧信号ＶＰ’が出力される。コイル電流の変動分を見積もる際の基準となる信号である。ここで、ローパスフィルタＬＰ２とは、入力端子（ＣＳ１）に入力される電圧信号ＶＰからＡＣ信号成分であるコイル電流の変動分を除去した信号を出力する機能を有する。
【００３９】
基準電圧信号ＶＰ’は、反転増幅器ＩＡ２の反転入力端子に入力され、非反転入力端子に入力されている出力電圧ＶＯＵＴに対して反転される。尚、この増幅率は、電圧信号ＶＰが加算器Ａ２に加えられる利得と同じである必要があり、この場合は１倍である。これにより、反転増幅器ＩＡ２から出力される信号は、ＶＯＵＴ−ＶＰ’となる。加算器Ａ２で電圧信号ＶＰと加算され、比較器ＣＭＰ１の反転入力端子には、ＶＯＵＴ＋（ＶＰ−ＶＰ’）が入力される。
【００４０】
（ＶＰ−ＶＰ’）がコイル電流の変動分を示すＡＣ電圧信号成分である。コイル電流の変動分に出力電圧ＶＯＵＴが加算された信号が参照電圧Ｅ１と比較され、スイッチング制御が行なわれる。
【００４１】
ＤＣ−ＤＣコンバータ制御回路２では、ローパスフィルタＬＰ２によりコイル電流の変動分を検出する基準電圧信号ＶＰ’が出力され、反転増幅器ＩＡ２で出力電圧ＶＯＵＴに対して反転されるので、加算器Ａ２において、電圧信号ＶＰから基準電圧信号ＶＰ’を減じてコイル電流の電圧換算変動分（ＶＰ−ＶＰ’）を検出することができる。そして、比較器ＣＭＰ１により、コイル電流の電圧換算変動分（ＶＰ−ＶＰ’）に出力電圧ＶＯＵＴが加算された加算電圧を、参照電圧Ｅ１と比較することができる。これにより、出力電圧ＶＯＵＴをボトム電圧としてコイル電流に応じて変動する電圧信号を参照電圧Ｅ１と比較してスイッチング制御を行なうことができる。平滑コンデンサＣ１として等価直列抵抗ＥＳＲを僅少な抵抗値としリップル電圧が低減された場合にも、コイル電流における変動分を検出して的確にスイッチング制御を行なうことができる。
【００４２】
図４は、第２の原理（図３）を具体化した第２実施形態の回路図である。ＤＣ−ＤＣコンバータ制御回路２１では、第２の原理におけるローパスフィルタＬＰ２の一例としてサンプリング回路ＬＰ２１を備え、反転増幅器ＩＡ２１の一例として反転増幅器ＩＡ２１を備え、加算器Ａ２の一例として加算器Ａ２１を備えている。更に、電圧信号ＶＰを、入力端子（ＣＳ１）に入力される信号に対して増幅して出力する非反転増幅器３１を備えている。
【００４３】
非反転増幅器３１は、増幅器ＡＭＰ１、抵抗素子Ｒ１、Ｒ２を備えて構成されている一般的な非反転増幅器である。抵抗素子Ｒ１、Ｒ２の各々の抵抗値をＲ１、Ｒ２とすると、利得は、Ｇ＝１＋Ｒ２／Ｒ１である。抵抗素子Ｒ１には、入力端子（ＦＢ１）を介して出力電圧ＶＯＵＴが入力されている。スイッチング動作によるコイル電流の変動に比して、出力電圧ＶＯＵＴはＤＣ信号成分であると見なすことができる。従って、非反転増幅器３１から出力される電圧信号ＶＰは、入力端子（ＣＳ１）、（ＦＢ１）の入力電圧を、各々、ＶＣＳ１、ＶＦＢ１、コイル電流をＩＬとすれば、
ＶＰ＝ＶＯＵＴ＋Ｇ×（ＶＣＳ１−ＶＦＢ１）
＝ＶＯＵＴ＋Ｇ×ＩＬ×ＲＳ  ・・・  （１）
となる。
【００４４】
サンプリング回路ＬＰ２１は、ボルテージフォロア構成の増幅器ＡＭＰ２を備え、増幅器ＡＭＰ２の非反転入力端子は、接地電位との間に備えられる容量素子ＣＳと、非反転増幅器３１の出力端子との間に備えられるスイッチ回路ＳＷ１との接続点が接続されている。スイッチ回路ＳＷ１は、１ショットフリップフロップ回路ＦＦ１のＱ出力端子（Ｑ）に接続されて制御される。スイッチ回路ＳＷ１は、Ｑ出力端子（Ｑ）がハイレベルに反転した後、ＦＦ１の固定オン時間より十分短い期間に導通状態とされる。これにより、トランジスタＦＥＴ１が導通状態となった時点の電圧信号ＶＰが容量素子ＣＳに取り込まれる。同期トランジスタＦＥＴ２の導通期間の終了によりスイッチングサイクルは終了する。このときコイル電流ＩＬはボトム値となる。容量素子ＣＳには、前スイッチングサイクルでコイル電流ＩＬがボトム値となる時点での電圧信号ＶＰが保持される。これが次スイッチングサイクルでの基準電圧信号ＶＰ’となる。
【００４５】
反転増幅器ＩＡ２１は、増幅器ＡＭＰ３、抵抗素子Ｒ３、Ｒ４を備えて構成されている一般的な反転増幅器である。抵抗素子Ｒ３、Ｒ４の抵抗比は、前述の通り利得を１とするため１対１である。増幅器ＡＭＰ３の非反転入力端子には、入力端子（ＦＢ１）を介して出力電圧ＶＯＵＴが入力されている。反転増幅器ＩＡ２１から出力される電圧信号ＶＸは、
ＶＸ＝（ＶＯＵＴ−ＶＰ’）＋ＶＯＵＴ
＝２×ＶＯＵＴ−ＶＰ’
＝２×ＶＯＵＴ−（ＶＯＵＴ’＋Ｇ×ＩＬ’×ＲＳ）  ・・・  （２）
となる。ここで、ＶＯＵＴ’、およびＩＬ’は、前スイッチングサイクルは終了時点での出力電圧、およびコイル電流である。このときのコイル電流はボトム値である。
【００４６】
加算器Ａ２１は、抵抗素子Ｒ５、Ｒ６とを備えて構成されている。各々の抵抗比は１対１である。加算器Ａ２１の出力電圧ＶＺは、電圧信号ＶＰと電圧信号ＶＸとが平均された電圧となる。
ＶＺ＝（ＶＰ＋ＶＸ）／２
＝｛（ＶＯＵＴ＋Ｇ×ＩＬ×ＲＳ）＋（２×ＶＯＵＴ−（ＶＯＵＴ’＋Ｇ×
ＩＬ’×ＲＳ））｝／２
＝ＶＣ１＋ＩＬ×ＥＳＲ＋（ＩＬ−ＩＬ’）×（Ｇ×ＲＳ＋ＥＳＲ）／２
・・・  （３）
【００４７】
ここで、式（３）を導出するに当たっては、隣り合うスイッチングサイクルにおいて出力電圧は同じであり（ＶＯＵＴ＝ＶＯＵＴ’）、また、出力電圧ＶＯＵＴは、平滑コンデンサＣ１の端子電圧をＶＣ１、等価直列抵抗をＥＳＲとすると、
ＶＯＵＴ＝ＶＣ１＋ＩＬ×ＥＳＲ
と表わされることを利用した。ここで、式（３）の第３項である（ＩＬ−ＩＬ’）×（Ｇ×ＲＳ＋ＥＳＲ）／２が、第２の原理（図３）において説明したコイル電流ＩＬの電圧換算変動分（ＶＰ−ＶＰ’）にあたる。なお、式（３）が成立すればよいため、前述の抵抗素子Ｒ３、Ｒ４の抵抗比を１対２，抵抗素子Ｒ５、Ｒ６の抵抗比を１対２とするような変更が可能であることは当然である。
【００４８】
これにより、コイル電流ＩＬの変動分（ＩＬ−ＩＬ’）に係数（Ｇ×ＲＳ＋ＥＳＲ）／２が乗じられ、比較器ＣＭＰ１において参照電圧Ｅ１との電圧比較が行なわれる。非反転増幅器３１において利得Ｇを調整することができるので、コイル電流ＩＬの変動分（ＩＬ−ＩＬ’）が等価直列抵抗ＥＳＲに流れる場合にリップル電圧として得られる電圧変動に比して、大きな電圧変動を得ることができる。従来のコンパレータ制御方式では原理的に前段での信号増幅が実現できなかったが、本方式では電圧変動が大きく取れるため、比較器ＣＭＰ１における応答速度が高速化され、低い抵抗値の等価直列抵抗ＥＳＲを有する平滑コンデンサＣ１を使用しても、コンパレータ制御方式での特徴である高速動作を実現することができる。
【００４９】
コイル電流ＩＬの変動分（ＩＬ−ＩＬ’）を検出するに当たり、前スイッチングサイクルでのコイル電流ＩＬのボトム値ＩＬ’を使用するので、負荷急変における過渡状態の初期段階では、コイル電流ＩＬの変動分（ＩＬ−ＩＬ’）を大きな値として、コンパレータ制御方式における高速応答動作を実現することができる。負荷急変における過渡状態の終了段階では、コイル電流ＩＬの変動分（ＩＬ−ＩＬ’）が小さくなるので、コンパレータ制御方式における高速応答動作が抑制されて出力端子ＶＯＵＴに対するコイル電流ＩＬの供給または放出を抑制することができる。過渡応答の終了段階での出力電圧ＶＯＵＴのオーバーシュートやリンギング現象を抑制することができ、負荷急変に対する出力電圧ＶＯＵＴの収束性能を改善することができる。
【００５０】
図５は、第２実施形態の第１変形例である。図４が固定パルス幅方式であるのに対して、第１変形例では、周波数固定方式のＤＣ−ＤＣコンバータを例示している。図７の電流制御型と比べると、第１変形例では、エラーアンプは備えておらず、内蔵発振器の発振周波数の周期を帯域幅とする高速応答が可能となる。ＤＣ−ＤＣコンバータ制御回路２２は、ＤＣ−ＤＣコンバータ制御回路２１（図４）における、サンプリング回路ＬＰ２１、比較器ＣＭＰ１、および１ショットフリップフロップ回路ＦＦ１に代えて、サンプリング回路ＬＰ２２、セット端子（Ｓ）およびリセット端子（Ｒ）を有するフリップフロップ回路ＦＦ２、および比較器ＣＭＰ２を備えている。また、ＤＣ−ＤＣコンバータ制御回路２１に加えて、分周器３２、および発振器Ｏ１を備えている。
【００５１】
ＤＣ−ＤＣコンバータ制御回路２２では、加算器Ａ２１の出力端子と参照電圧Ｅ１との比較器ＣＭＰ２への接続が、ＤＣ−ＤＣコンバータ制御回路２１とは逆転している。また、比較器ＣＭＰ２の出力端子は、フリップフロップ回路ＦＦ２のリセット端子（Ｒ）に入力されている。フリップフロップ回路ＦＦ２のセット端子（Ｓ）は発振器Ｏ１に接続されている。
【００５２】
すなわち、発振器Ｏ１により、所定の発振周期ごとにフリップフロップ回路ＦＦ２がセットされ、主トランジスタＦＥＴ１が導通を開始する。比較器ＣＭＰ２は、加算器Ａ２１から出力されるピーク値が参照電圧Ｅ１に一致したことを検出し、フリップフロップ回路ＦＦ２をリセットして、主トランジスタＦＥＴ１を非導通とする。
【００５３】
ここで、非反転増幅器３１、反転増幅器ＩＡ２１、および加算器Ａ２１の構成、作用は、ＤＣ−ＤＣコンバータ制御回路２１（図４）と同様であり、ここでの説明は省略する。
【００５４】
サンプリング回路ＬＰ２２は、サンプリング回路ＬＰ２１に加えて、スイッチ回路ＳＷ１に並列にダイオード素子Ｄが備えられている。また、スイッチ回路ＳＷ１は、分周器３２からの出力信号に応じて導通制御される。フリップフロップ回路ＦＦ２のＱ出力端子（Ｑ）が分周されて供給される。
【００５５】
ＤＣ−ＤＣコンバータ制御回路２２は、電流制御型のＤＣ−ＤＣコンバータと同じ周波数固定方式ではあるが、エラーアンプを備える必要がない。安定したスイッチング動作を実現するために、エラーアンプであれば、例えば発振周波数の１／１０以下の帯域幅に設定しなければならないところ、サンプリング回路ＬＰ２２を使用し、発振周期または本例では分周器３２で分周された周期でサンプリングを行ない、発振周期を帯域幅とする高速応答が可能となる。
【００５６】
サンプリング回路ＬＰ２２において、電圧信号ＶＰのサンプリングをスイッチングサイクルごとには行なわず、分周器３２で分周されたサイクルごとに行なう。例えば、１／２分周されるのであれば、サンプリング動作は、２スイッチングサイクルに１回行なわれることとなる。これにより、電流制御型のＤＣ−ＤＣコンバータを高速応答させた場合の、スイッチングサイクルの１／２分周で出力電圧が振動する現象を防止することができる。
【００５７】
また、電源投入時等の出力電圧ＶＯＵＴの急変時には、前スイッチングサイクルの電圧信号ＶＰを次スイッチングサイクルの基準電圧信号ＶＰ’としてサンプリングしても、コイル電流ＩＬの変動分を正しく導き出すことはできない。この間、出力電圧ＶＯＵＴが大きく変化してしまい、コイル電流ＩＬの変動分を実際の値より大きく検出してしまうからである。これにより、過渡応答において必要以上に高速な応答をすることとなり、オーバーシュートやリンギング等の現象を誘発して、収束性を悪化させるおそれがある。
【００５８】
そこで、ダイオード素子Ｄを基準電圧信号ＶＰ’のクランプ回路として備えることにより、スイッチングサイクル間での電圧信号ＶＰの電圧変化幅を、ダイオード素子Ｄの順方向電圧である略０．６Ｖにクランプする。基準電圧信号ＶＰ’を出力電圧ＶＯＵＴの変化に追従させることができる。検出されるコイル電流ＩＬの変動分を制限することができ、高速応答を維持しながら収束性を改善することができる。
以上のように、本例ではノイズ対策が容易な周波数固定制御と、コンパレータ方式と同様の高速応答とを同時に実現している。
【００５９】
図６は、第２実施形態の第２変形例である。第１変形例（図５）の同期トランジスタＦＥＴ２に代えてダイオード素子Ｄ１を備え、非同期整流方式の電流制御型ＤＣ−ＤＣコンバータを例示している。また、センス抵抗素子ＲＳに代えて、チョークコイルＬ１と並列に抵抗素子Ｒｘと容量素子Ｃｘとが直列に備えられている。ここで、抵抗ＲｄｃはチョークコイルＬ１の直流抵抗成分を表わしている。
【００６０】
ＤＣ−ＤＣコンバータ制御回路２３は、ＤＣ−ＤＣコンバータ制御回路２２（図５）におけるサンプリング回路ＬＰ２２および分周器３２に代えて、サンプリング回路ＬＰ２３および内蔵されているローパスフィルタＲｆ，ＣＳ２を備えている。入力端子（ＣＳ１）は、抵抗素子Ｒｘと容量素子Ｃｘとの接続点に接続されている。
【００６１】
第２変形例では、コイル電流ＩＬの検出に、抵抗素子Ｒｘと容量素子Ｃｘとを使用する。センス抵抗素子ＲＳを不用とし、チョークコイルＬ１の直流抵抗成分Ｒｄｃによる最小損失で、コイル電流ＩＬを検出することが可能な既知の方式を採用したものである。直流抵抗成分Ｒｄｃの温度変動を無視すると、Ｌ１／Ｒｄｃ＝１／Ｒｘ／Ｃｘのときに、コイル電流ＩＬを正しく検出できることが知られている。
【００６２】
この形式では、入力端子（ＣＳ１）に入力電流があると大きな誤差を生ずる。したがって、非反転増幅器３１を構成する増幅器ＡＭＰ１の入力段等をＭＯＳトランジスタ等の入力抵抗の高い素子で構成してやれば、入力電流を無視することができ誤差を低減することができる。
【００６３】
また、入力端子（ＣＳ１）における入力電流が無視できない場合には、この電流が抵抗素子Ｒｘに流れることによりコイル電流ＩＬに誤差を生ずることとなるところ、誤差を含んだコイル電流が非反転増幅器３１で増幅され、サンプリング回路ＬＰ２３でサンプリングされて、互いに減算される。従って、この場合でも加算器Ａ２１の出力では誤差は相殺される。
【００６４】
サンプリング回路ＬＰ２３は、基本となるサンプリング回路ＬＰ２１（図４）に加えて、容量素子ＣＳに並列に、直列接続されたローパスフィルタを構成する抵抗素子Ｒｆと容量素子ＣＳ２とが接続されている。抵抗素子Ｒｆと容量素子ＣＳ２との接続点が増幅器ＡＭＰ２の非反転入力端子に接続されている。
【００６５】
ここで、容量素子ＣＳ、ＣＳ２は同じ容量値（ＣＳ）を有するものとすると、スイッチ回路ＳＷ１によりサンプリングされた信号の時定数τは、
τ＝２×π×Ｒｆ×ＣＳとなる。この時定数τを、ＤＣ−ＤＣコンバータのスイッチング周期より短く設定し、サンプリング時間より長く設定してやれば、増幅器ＡＭＰ２から出力される基準電圧信号ＶＰ’は、直前のスイッチングサイクルとその前のサイクルとの中間値とすることができる。基準電圧信号ＶＰ’としてフィルタリングされ平均化された信号とすることができる。
【００６６】
以上詳細に説明したとおり、本実施形態に係るＤＣ−ＤＣコンバータ制御回路、およびＤＣ−ＤＣコンバータ制御方法によれば、ＤＣ−ＤＣコンバータの出力端子ＶＯＵＴに接続される平滑コンデンサＣ１の等価直列抵抗ＥＳＲが低減され、出力電圧ＶＯＵＴに重畳される電圧リップルが僅少となる場合にも、ＤＣ−ＤＣコンバータのコイル電流ＩＬの変化が検出され、出力電圧ＶＯＵＴにコイル電流ＩＬの変動分（ＩＬ−ＩＬ’）が加算された加算信号ＶＺを得ることができる。加算信号ＶＺを参照信号Ｅ１と比較することで、負荷変動によるコイル電流ＩＬの変化を確実に捉えることができる。
【００６７】
コイル電流ＩＬの変動分（ＩＬ−ＩＬ’）に応じて加算信号ＶＺが出力されるので、負荷急変時の初期段階では、加算信号ＶＺと参照電圧Ｅ１との差異が大きくなり、負荷急変に迅速に対応したスイッチング制御が行なわれる。コイル電流ＩＬや出力電圧ＶＯＵＴが目標値に近づくに従い、加算信号ＶＺと参照電圧Ｅ１との差異は縮小し、過渡的なスイッチング制御は次第に緩やかになる。定常状態への到達に合せて過渡的なスイッチング制御は収束し、出力電圧ＶＯＵＴの逆方向へのオーバーシュート現象、およびこれに伴う出力電圧ＶＯＵＴのリンギング現象を防止することができる。
【００６８】
負荷変動が急峻で、スイッチングデューティが１００％や０％となる場合は、コイル電流ＩＬのピーク点がないため、基準電圧信号ＶＰ’をサンプリングすることができない。この場合、コイル電流ＩＬは最大速度で追従に向かっているため、出力電圧ＶＯＵＴのオーバーシュートやリンギング現象を抑えるためにも、早めの補償動作が必要である。本発明では、サンプリングされた基準電圧ＶＰ’は、スイッチングデューティが１００％や０％となる前のスイッチングサイクルでの電圧信号ＶＰとなる。これにより、コイル電流ＩＬの変動分（ＩＬ−ＩＬ’）が小さく見積もられ高速応答性が緩和される。収束を改善することができる。追加回路を必要とすることなく、出力電圧ＶＯＵＴのオーバーシュートやリンギング現象を抑制することができる。
【００６９】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
本発明では、コイル電流ＩＬの変動分（ＩＬ−ＩＬ’）の利得は、Ｇ×ＲＳの項となる。この利得を負荷容量などの使用条件に対して最適化するにより、全体の系の安定化と高速化を図ることができる。例えば、使用条件によりセンス抵抗素子ＲＳの抵抗値を変更することができる。また、センス抵抗素子ＲＳは特に低い抵抗値であり選択の自由度が制限される場合には、抵抗素子Ｒ１、Ｒ２を、図示されていない追加のスイッチ回路等により選択的に切り替えることができる。これにより、コイル電流ＩＬの変動分（ＩＬ−ＩＬ’）の利得を調整することができる。
【００７０】
また、第１、第２変形例（図５、図６）は、コイル電流ＩＬのトップ値を検出する場合を例にとり説明したが、ボトム値を検出することも可能である。
【００７１】
また、反転増幅器ＩＡ２１には、出力電圧ＶＯＵＴを接続する場合を例示したが、出力電圧ＶＯＵＴに代えて、参照電圧Ｅ１を接続することも可能である。
【００７２】
ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
（付記１）  ＤＣ−ＤＣコンバータの出力電圧に応じて得られる出力電圧信号とコイル電流におけるＡＣ電流成分に応じて得られるＡＣ電流信号との加算信号が出力される演算回路と、
前記加算信号と参照信号とを比較する比較回路とを備え、
前記比較回路による比較結果に応じてスイッチング制御を行なうことを特徴とするＤＣ−ＤＣコンバータ制御回路。
（付記２）  前記ＡＣ電流信号を抽出するハイパスフィルタ回路を備えることを特徴とする付記１に記載のＤＣ−ＤＣコンバータ制御回路。
（付記３）  前記演算回路は、
前記ハイパスフィルタ回路から出力される前記ＡＣ電流信号と前記出力電圧信号とを加算する加算回路を備えることを特徴とする付記２に記載のＤＣ−ＤＣコンバータ制御回路。
（付記４）  前記出力電圧信号に、ＤＣおよびＡＣ電流成分を含む前記コイル電流に応じたコイル電流信号が加算された検出信号に基づいて、該コイル電流信号のＤＣ成分を基準信号として保持する基準信号回路を備え、
前記演算回路は、
前記基準信号における前記出力電圧信号に対する信号変位分を反転して、前記出力電圧信号に加算する反転増幅器と、
前記検出信号と前記反転増幅器からの出力信号とを加算する加算回路とを備えることを特徴とする付記１に記載のＤＣ−ＤＣコンバータ制御回路。
（付記５）  前記基準信号回路は、
サンプルホールド回路と、
前記ＤＣ−ＤＣコンバータの先行するスイッチング周期において、前記検出信号の値を前記サンプルホールド回路に取り込むスイッチ回路を備えることを特徴とする付記４に記載のＤＣ−ＤＣコンバータ制御回路。
（付記６）  前記スイッチ回路は、１スイッチング周期前の前記検出信号の値を取り込むことを特徴とする付記５に記載のＤＣ−ＤＣコンバータ制御回路。
（付記７）  前記スイッチ回路に並列接続され、前記検出信号に対する前記基準信号の降下量を制限するクランプ回路を備えることを特徴とする付記５に記載のＤＣ−ＤＣコンバータ制御回路。
（付記８）  前記スイッチ回路は、前記ＤＣ−ＤＣコンバータにおける比較検出時またはその直後の前記検出信号を取り込むことを特徴とする付記５に記載のＤＣ−ＤＣコンバータ制御回路。
（付記９）  前記スイッチ回路は、少なくとも２スイッチング周期前の前記検出信号を取り込むことを特徴とする付記５に記載のＤＣ−ＤＣコンバータ制御回路。
（付記１０）  前記ＤＣ−ＤＣコンバータのスイッチング制御信号を分周する分周器を備え、
前記スイッチ回路は、前記分周器の出力信号に応じて制御されることを特徴とする付記５に記載のＤＣ−ＤＣコンバータ制御回路。
（付記１１）  前記サンプルホールド回路は、
前記検出信号を取り込む第１容量素子と、
前記第１容量素子に接続されるローパスフィルタ回路とを備え、
前記基準信号は、前記ローパスフィルタ回路の出力から与えられることを特徴とする付記５に記載のＤＣ−ＤＣコンバータ制御回路。
（付記１２）  前記サンプルホールド回路は、
前記検出信号を取り込む第１容量素子と、
前記第１容量素子に並列接続され、第２容量素子を含む時定数回路とを備え、
前記基準信号は、前記第２容量素子に保持されてなることを特徴とする付記１１に記載のＤＣ−ＤＣコンバータ制御回路。
（付記１３）  前記基準信号回路は、
前記検出信号が入力されるローパスフィルタ回路を備えることを特徴とする付記４に記載のＤＣ−ＤＣコンバータ制御回路。
（付記１４）  前記出力電圧に前記コイル電流による電圧分が加算された原信号に対して、前記出力電圧に対する信号変位分を増幅して、前記出力電圧に加算する非反転増幅器を
備え、
前記検出信号は該非反転増幅器からの出力信号であることを特徴とする付記４に記載のＤＣ−ＤＣコンバータ制御回路。
（付記１５）  ＤＣ−ＤＣコンバータの出力電圧に応じて得られる出力電圧信号とコイル電流におけるＡＣ電流成分に応じて得られるＡＣ電流信号とを加算するステップと、
前記加算のステップによる加算結果と参照信号とを比較するステップと、
前記比較のステップによる比較結果に応じてスイッチング制御を行なうステップを有することを特徴とするＤＣ−ＤＣコンバータ制御方法。
（付記１６）  前記出力電圧信号に、ＤＣおよびＡＣ電流成分を含む前記コイル電流に応じたコイル電流信号が加算された検出信号に基づいて、前記ＡＣ電流信号の基準信号を保持するステップを有し、
前記加算のステップは、
前記基準信号における前記出力電圧信号に対する信号変位分を反転して、前記出力電圧信号に加算するステップと、
前記検出信号と前記反転加算のステップにより得られる信号とを加算するステップとを有することを特徴とする付記１５に記載のＤＣ−ＤＣコンバータ制御方法。
（付記１７）  前記基準信号を保持するステップは、
前記ＤＣ−ＤＣコンバータの先行するスイッチング周期において、前記検出信号の値を前記基準信号として取り込むステップを有することを特徴とする付記１６に記載のＤＣ−ＤＣコンバータ制御方法。
（付記１８）  前記検出信号の値を取り込むステップは、１スイッチング周期前に行なわれることを特徴とする付記１７に記載のＤＣ−ＤＣコンバータ制御方法。
（付記１９）  前記検出信号の値を取り込むステップは、少なくとも２スイッチング周期前に行なわれることを特徴とする付記１７に記載のＤＣ−ＤＣコンバータ制御方法。
（付記２０）  前記基準信号を保持するステップは、
取り込まれた前記検出信号と、それ以前に取り込まれ保持されている前記検出信号の平均値とを、更に平均するステップを有することを特徴とする付記１７に記載のＤＣ−ＤＣコンバータ制御方法。
【図面の簡単な説明】
【００７３】
【図１】本発明の原理図（１）である。
【図２】第１実施形態の回路図である。
【図３】本発明の原理図（２）である。
【図４】第２実施形態の回路図である。
【図５】第２実施形態の第１変形例の回路図である。
【図６】第２実施形態の第２変形例の回路図である。
【図７】背景技術の回路図（１）である。
【図８】背景技術の回路図（２）である。
【符号の説明】
【００７４】
１、１１、２、２１、２２、２３、１００、２００      ＤＣ−ＤＣコンバータ制御回路３１      非反転増幅器
３２      分周器
３３      スロープ補償器
Ａ１、Ａ２、Ａ２１      加算回路
Ａ１１      ハイパスフィルタを兼ねる加算抵抗素子
ＣＭＰ１、ＣＭＰ２      比較器
Ｅ１      参照電圧
ＦＦ１、ＦＦ２      フリップフロップ回路
ＨＰ１      ハイパスフィルタ
ＨＰ１１      ハイパスフィルタ容量素子
ＩＡ２、ＩＡ２１      反転増幅器
ＬＰ２      ローパスフィルタ
ＬＰ２１、ＬＰ２２、ＬＰ２３      サンプリング回路
Ｏ１      発振器
Ａ１００  レベルコンバータ
Ｅ１００  誤差増幅器
【図１】
0004731309.tif 000002
【図２】
0004731309.tif 000003
【図３】
0004731309.tif 000004
【図４】
0004731309.tif 000005
【図５】
0004731309.tif 000006
【図６】
0004731309.tif 000007
【図７】
0004731309.tif 000008
【図８】
0004731309.tif 000009