(57)【特許請求の範囲】
【請求項１】
受光素子に入射した光を電流に変換し、該電流を増幅して前記受光素子に入射した光量を検出する光量検出回路であって、
反転入力端子と非反転入力端子の夫々に前記受光素子の電極の夫々を接続し、出力で駆動される第１のトランジスタおよび第２のトランジスタのいずれか一方を介して正帰還ループを構成し、他方を介して負帰還ループを構成してなるオペアンプと、
前記受光素子に直列に接続されて該受光素子への入射光量に応じて変換された光電流を電圧に変換する抵抗素子を備えたことを特徴とする光量検出回路。
【請求項２】
前記第１のトランジスタおよび第２のトランジスタはいずれもバイポーラトランジスタであり、前記バイポーラトランジスタのエミッタ・コレクタ間電位が夫々前記抵抗素子に生じた電圧の変化に伴って変化することを特徴とする請求項１に記載の光量検出回路。
【請求項３】
前記バイポーラトランジスタのうちの一方のエミッタが他方のエミッタよりも面積が大きく、前記エミッタ面積が大きい方のバイポーラトランジスタから出力を取り出すよう構成されていることを特徴とする請求項２に記載の光量検出回路。
【請求項４】
前記バイポーラトランジスタの出力は少なくとも次段の増幅器の入力に接続されていることを特徴とする請求項３に記載の光量検出回路。
【請求項５】
前記バイポーラトランジスタのベースに夫々のベースが接続された１個以上のバイポーラトランジスタが設けられ、該バイポーラトランジスタの夫々から出力を取り出すよう構成されていることを特徴とする請求項３または４のいずれか１項に記載の光量検出回路。
【請求項６】
前記第１のトランジスタおよび第２のトランジスタはいずれもＭＯＳトランジスタであり、前記ＭＯＳトランジスタのドレイン・ソース間電位が夫々前記抵抗素子に生じた電圧の変化に伴って変化することを特徴とする請求項１に記載の光量検出回路。
【請求項７】
前記ＭＯＳトランジスタのうちの一方のソースが他方のソースよりも面積が大きく、前記ソース面積が大きい方のＭＯＳトランジスタから出力を取り出すよう構成されていることを特徴とする請求項６に記載の光量検出回路。
【請求項８】
前記ＭＯＳトランジスタの出力は少なくとも次段の増幅器の入力に接続されていることを特徴とする請求項７に記載の光量検出回路。
【請求項９】
前記ＭＯＳトランジスタのゲートに夫々のゲートが接続された１個以上のＭＯＳトランジスタが設けられ、該ＭＯＳトランジスタの夫々から出力を取り出すよう構成されていることを特徴とする請求項７または８のいずれか１項に記載の光量検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光量検出回路に関するものであり、詳しくは、受光素子に入射した光を電流に変換し、該電流を増幅して前記受光素子に入射した光量を検出する光量検出回路に関する。
【背景技術】
【０００２】
従来、この種の光量検出回路には以下に述べるようなものが提案されており、例えば、図７に示すような検出回路もその一つである（オペアンプは理想オペアンプを想定する）。図７より、受光素子５０に光が入射すると入射光量に応じた電流I1が受光素子５０を介して抵抗素子５１に流れる。
【０００３】
第一ステージに示すような負帰還回路を構成するオペアンプ５２の反転入力端子と非反転入力端子は同電位であることから、非反転入力電位が０Ｖであるために反転入力電位も０Ｖとなる。このとき、抵抗素子５１には電流Ｉ１が流れており、抵抗素子５１の抵抗値をＲ５１とするとオペアンプ５２の出力端子ＯＵＴ１の電位はＩ１×Ｒ５１となる。
【０００４】
そこで、抵抗素子５１の抵抗値Ｒ５１を大きくすることによってオペアンプ５２の増幅度を上げることが可能であるが、プリント基板に実装した場合は基板の配線パターンの引き回しあるいは回路部品の配置によっては、電位差を有する配線パターン間にプリント基板、回路部品の絶縁材料や、その表面を介して漏洩電流が流れる可能性がある。
【０００５】
このような問題を回避するためには、プリント基板に実装する抵抗素子の抵抗値を極力１ＭΩ以下に設定することが必要であり、抵抗素子５１の抵抗値Ｒ５１も同様に１ＭΩ程度を上限とすることが望まれる。
【０００６】
従って、抵抗素子５１の抵抗値Ｒ５１を１ＭΩとしたときのオペアンプ５２の増幅度よりも高い増幅度が求められる場合は、次段の第二ステージに示すような増幅度Ａ２のオペアンプ５３を設けることによってオペアンプ５３の出力端子ＯＵＴ２にはＩ１×Ｒ５１×Ａ２の電圧が出力されることになる。（例えば、特許文献１参照。）。
【０００７】
また、上記のような高抵抗値の抵抗素子を使用することなく高い増幅度を得る方法として、図８に示すような検出回路もある。図８はバイポーラトランジスタによるカレントミラー回路によって電流増幅を行なうものである。受光素子５０に光が入射すると入射光量に応じた電流I２が受光素子５０を介してトランジスタ６０のコレクタに流れる。
【０００８】
このとき、トランジスタ６１のエミッタがトランジスタ６０のエミッタのＮ倍の面積であるとすると、トランジスタ６１のコレクタおよび抵抗素子６２にはＩ２×Ｎの電流が流れる。そこで、抵抗素子６２の抵抗値をＲ６２とすると、次段のボルテージフォロワ構成のオペアンプ６３の出力端子ＯＵＴ３にはＩ２×Ｎ×Ｒ６２の電圧が出力されることになる（例えば、特許文献２参照。）。
【特許文献１】特開昭６１−８１６７７号公報
【特許文献２】特許第３４４４０９３号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、図７の光量検出回路は、第一ステージのオペアンプ５２の入力換算オフセット電圧をＶ１、第二ステージのオペアンプ５３の入力換算オフセット電圧をＶ２、第二ステージのオペアンプ５３の増幅度Ａ２とすると、第二ステージのオペアンプ５３の出力端子ＯＵＴ２にはＡ２（Ｖ１＋Ｖ２）のオフセット電圧が生じる。
【００１０】
このオフセット電圧は温度や時間等と共に不規則に変動するために、受光素子に入射した光が入射光量に応じて変換された微小電流を検出する際に、電流検出精度を低下させる可能性がある。
【００１１】
また、図８の光量検出回路は、受光素子５０に印加される逆バイアス電圧Ｖ３が電源６４の電源電圧に依存するため、電源電圧が高くなるに伴って逆バイアス電圧Ｖ３も高くなり、受光素子５０の逆方向漏れ電流が増加する可能性がある。
【００１２】
更に、受光素子５０に流れる電流Ｉ２が変化するとトランジスタ６１のコレクタ電圧も変化する。すると、トランジスタ６１のアーリー電圧が有限値であることから、トランジスタ６１のコレクタ電圧が変化することによってコレクタ電流も変化する可能性がある。このこともまた、電流検出精度を低下させる要因となる。
【００１３】
そこで、本発明は上記問題に鑑みて創案なされたもので、その目的とするところは、受光素子に入射した光が入射光量に応じて変換された光電流を検出する際に、特に少ない入射光量に応じて変換された微小電流を検出する場合においては受光素子の暗電流（逆方向漏れ電流）の影響を回避し、且つ広範囲の入射光量に応じて変換された広範囲の電流を検出する場合においては広範囲の電流に亘って高精度の検出が可能となる光量検出回路を実現することにある。
【００１４】
また、微小電流の検出精度を高くすることによって、受光素子の受光面積を小さくすることが可能となり、受光素子の小型化およびコスト低減を図ることができるものである。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の請求項１に記載された発明は、受光素子に入射した光を電流に変換し、該電流を増幅して前記受光素子に入射した光量を検出する光量検出回路であって、
反転入力端子と非反転入力端子の夫々に前記受光素子の電極の夫々を接続し、出力で駆動される第１のトランジスタおよび第２のトランジスタのいずれか一方を介して正帰還ループを構成し、他方を介して負帰還ループを構成してなるオペアンプと、
前記受光素子に直列に接続されて該受光素子への入射光量に応じて変換された光電流を電圧に変換する抵抗素子を備えたことを特徴とするものである。
【００１６】
また、本発明の請求項２に記載された発明は、請求項１において、前記第１のトランジスタおよび第２のトランジスタはいずれもバイポーラトランジスタであり、前記バイポーラトランジスタのエミッタ・コレクタ間電位が夫々前記抵抗素子に生じた電圧の変化に伴って変化することを特徴とするものである。
【００１７】
また、本発明の請求項３に記載された発明は、請求項２において、前記バイポーラトランジスタのうちの一方のエミッタが他方のエミッタよりも面積が大きく、前記エミッタ面積が大きい方のバイポーラトランジスタから出力を取り出すよう構成されていることを特徴とするものである。
【００１８】
また、本発明の請求項４に記載された発明は、請求項３において、前記バイポーラトランジスタの出力は少なくとも次段の増幅器の入力に接続されていることを特徴とするものである。
【００１９】
また、本発明の請求項５に記載された発明は、請求項３または４のいずれか１項において、前記バイポーラトランジスタのベースに夫々のベースが接続された１個以上のバイポーラトランジスタが設けられ、該バイポーラトランジスタの夫々から出力を取り出すよう構成されていることを特徴とするものである。
【００２０】
また、本発明の請求項６に記載された発明は、請求項１において、前記第１のトランジスタおよび第２のトランジスタはいずれもＭＯＳトランジスタであり、前記ＭＯＳトランジスタのドレイン・ソース間電位が夫々前記抵抗素子に生じた電圧の変化に伴って変化することを特徴とするものである。
【００２１】
また、本発明の請求項７に記載された発明は、請求項６において、前記ＭＯＳトランジスタのうちの一方のソースが他方のソースよりも面積が大きく、前記ソース面積が大きい方のＭＯＳトランジスタから出力を取り出すよう構成されていることを特徴とするものである。
【００２２】
また、本発明の請求項８に記載された発明は、請求項７において、前記ＭＯＳトランジスタの出力は少なくとも次段の増幅器の入力に接続されていることを特徴とするものである。
【００２３】
また、本発明の請求項９に記載された発明は、請求項７または８のいずれか１項において、前記ＭＯＳトランジスタのゲートに夫々のゲートが接続された１個以上のＭＯＳトランジスタが設けられ、該ＭＯＳトランジスタの夫々から出力を取り出すよう構成されていることを特徴とするものである。
【発明の効果】
【００２４】
本発明の光量検出回路は、反転入力端子と非反転入力端子の夫々に受光素子の電極の夫々を接続し、第１のトランジスタおよび第２のトランジスタのいずれか一方を介して正帰還ループを構成し、他方を介して負帰還ループを構成してなるオペアンプと、前記受光素子に直列に接続されて該受光素子への入射光量に応じて変換された光電流を電圧に変換する抵抗素子を備え、前記トランジスタのエミッタ・コレクタ間電位あるいはドレイン・ソース間電位が夫々前記抵抗素子に生じた電圧の変化に伴って変化するような構成となっている。
【００２５】
その結果、受光素子に入射した光が入射光量に応じて変換された光電流を検出する際に、特に少ない入射光量に応じて変換された微小電流を検出する場合においては受光素子の暗電流（逆方向漏れ電流）の影響を回避し、且つ広範囲の入射光量に応じて変換された広範囲の光電流を検出する場合においては広範囲の光電流に亘って高精度の検出が可能となった。
【００２６】
また、微小電流の検出精度を高くすることによって、受光素子の受光面積を小さくすることが可能となり、受光素子の小型化およびコスト低減を図ることができた。
【発明を実施するための最良の形態】
【００２７】
受光光量の検出精度が高く、小型化およびコスト低減を図った光量検出回路提供するという目的を、反転入力端子と非反転入力端子の夫々に受光素子の電極の夫々を接続し、第１のトランジスタおよび第２のトランジスタのいずれか一方を介して正帰還ループを構成し、他方を介して負帰還ループを構成してなるオペアンプと、前記受光素子に直列に接続されて該受光素子への入射光量に応じて変換された光電流を電圧に変換する抵抗素子を備え、前記トランジスタのエミッタ・コレクタ間電位あるいはドレイン・ソース間電位が夫々前記抵抗素子に生じた電圧の変化に伴って変化するような構成とすることで実現した。
【００２８】
以下、この発明の好適な実施例を図１〜６を参照しながら、詳細に説明する（同一部分については同じ符号を付す）。尚、以下に述べる実施例は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施例に限られるものではない。
【実施例１】
【００２９】
図１は本発明の光量検出回路に係わる実施例１の回路図である。本実施例の説明の前提として、オペアンプは理想オペアンプを想定し、トランジスタのベース電流は無視し得るものとする。
【００３０】
回路構成は図１より、受光素子１のカソードがオペアンプ６の非反転入力端子に接続され、受光素子１のアノードがオペアンプ６の反転入力端子に接続されると共に、抵抗素子４を介して接地されている。
【００３１】
オペアンプ６の出力端子は、夫々のエミッタを電源１５の＋側に接続されたＰＮＰトランジスタ２およびＰＮＰトランジスタ３のベースに接続されている。ＰＮＰトランジスタ２のコレクタはオペアンプ６の非反転入力端子に接続され、ＰＮＰトランジスタ２のエミッタのＮ倍の面積のエミッタを有するＰＮＰトランジスタ３のコレクタはオペアンプ６の反転入力端子に接続されると共に、ボルテージフォロワ構成の増幅器となるオペアンプ５の非反転入力端子に接続されている。
【００３２】
そのため、オペアンプ６はＰＮＰトランジスタ２による正帰還ループとＰＮＰトランジスタ３による負帰還ループの両帰還ループを有する回路構成となっている。
【００３３】
次に、上記光量検出回路の動作、機能および効果等について説明する。受光素子１に入射した光の入射光量に応じて該受光素子１に流れる電流（光電流）I1はＰＮＰトランジスタ２に流れる。このとき、ＰＮＰトランジスタ３のエミッタがＰＮＰトランジスタ２のエミッタのＮ倍の面積であるとすると、ＰＮＰトランジスタ３のコレクタにはＩ２＝Ｉ１×Ｎの電流が流れる。
【００３４】
すると、抵抗素子４にはＩ１＋Ｉ２＝（１＋Ｎ）×Ｉ１の電流が流れる。そこで、抵抗素子４の抵抗値をＲ４とすると、次段のボルテージフォロワ構成のオペアンプ５の出力端子ＯＵＴ５には（１＋Ｎ）×Ｉ１×Ｒ４の電圧が出力される。
【００３５】
ところで、出力端子をＰＮＰトランジスタ２およびＰＮＰトランジスタ３に接続されたオペアンプ６は、正帰還ループおよび負帰還ループの両帰還ループを備えているが、受光素子１のインピーダンスが高いために正帰還の帰還量に比べて負帰還の帰還量の方が常に大きくなり、負帰還回路として働く。
【００３６】
すると、オペアンプ６の反転入力端子と非反転入力端子は同電位となることから、受光素子１の逆バイアス電圧も０Ｖとなり、受光素子１の暗電流の発生を回避することができる。
【００３７】
また、オペアンプ６の反転入力端子および非反転入力端子は夫々ＰＮＰトランジスタ３のコレクタおよびＰＮＰトランジスタ２のコレクタに接続されており、よって両ＰＮＰトランジスタ３、２のコレクタも同電位となる。
【００３８】
従って、両ＰＮＰトランジスタ３、２のエミッタ・コレクタ間電圧が同電圧であるためにＰＮＰトランジスタ３のコレクタ電流とＰＮＰトランジスタ２のコレクタ電流の比はアーリー電圧の影響を受けることがなく、高精度な電流検出が可能となる。
【００３９】
また、オフセット電圧については、オペアンプ５の入力換算オフセット電圧をＶ５、第オペアンプ６の入力換算オフセット電圧をＶ６とすると、オペアンプ５の出力端子ＯＵＴ５に出力されるオフセット電圧は（Ｖ５＋Ｖ６）となり、図７に示す従来の光量検出回路よりも、オフセット電圧に関しても優れた特性を有するものである。
【実施例２】
【００４０】
図２は本発明の光量検出回路に係わる実施例２の回路図である。本実施例は上記実施例１の光量検出回路のＰＮＰトランジスタ２およびＰＮＰトランジスタ３を夫々ＰＭＯＳトランジスタ７およびＰＭＯＳトランジスタ８に置き換えたものであり、その他は実施例１と同様である。従って、回路に関する動作、機能および効果なども実施例１と基本的には同様である。但し、このとき、ＰＭＯＳトランジスタ８のソースはＰＭＯＳトランジスタ７のソースのＮ倍の面積である。
【実施例３】
【００４１】
図３は本発明の光量検出回路に係わる実施例３の回路図である。本実施例は上記実施例１の光量検出回路のＰＮＰトランジスタ２およびＰＮＰトランジスタ３を夫々ＮＰＮトランジスタ９およびＮＰＮトランジスタ１０に置き換えてエミッタ接地回路を構成したものであり、その他は実施例１と同様である。従って、回路に関する機能および効果なども実施例１と基本的には同様である。
【実施例４】
【００４２】
図４は本発明の光量検出回路に係わる実施例４の回路図である。本実施例は上記実施例３の光量検出回路のＮＰＮトランジスタ９およびＮＰＮランジスタ１０を夫々ＮＭＯＳトランジスタ１１およびＮＭＯＳトランジスタ１２に置き換えたものであり、その他は実施例３と同様である。従って、回路に関する動作、機能および効果なども実施例１と基本的には同様である。但し、このとき、ＮＰＭＯＳトランジスタ１２のソースはＮＭＯＳトランジスタ１１のソースのＮ倍の面積である。
【実施例５】
【００４３】
図５は本発明の光量検出回路に係わる実施例５の回路図である。本実施例は上記実施例１の光量検出回路のＰＮＰトランジスタ２およびＰＮＰトランジスタ３のベースに対して夫々のベースを接続した１個以上のＰＮＰトランジスタからなるＰＮＰトランジスタ群１３を設けたものである。
【００４４】
この場合、ＰＮＰトランジスタ群１３を構成する夫々のＰＮＰトランジスタのコレクタを出力端子として他の機能回路に接続することによって、受光素子に入射した光量に対応する電流を他の機能回路で使用することが可能となる。この手法は上記実施例１〜実施例４の光量検出回路についても適用することができる。但し、トランジスタがＭＯＳトランジスタの場合はゲートがベースに相当する。
【実施例６】
【００４５】
図６は本発明の光量検出回路に係わる実施例６の回路図である。本実施例は上記実施例１の光量検出回路のボルテージフォロワ構成のオペアンプ５をオペアンプ１４による増幅器に置き換えたものである。
【００４６】
この回路構成の光量検出回路と図７の従来の光量検出回路とを比較する。前提として、本実施例の光量検出回路（以下、本回路と略称する）の受光素子１と従来の光量検出回路（以下、従来回路と略称する）の受光素子５０には夫々同等の光量が入射するものとし、本回路の出力端子ＯＵＴ６と従来回路の出力端子ＯＵＴ２には夫々同等の電圧が出力されるものとする。
【００４７】
すると、従来回路の第二ステージに入力される電圧の（１＋Ｎ）倍が本回路の増幅器に入力されるため、本回路で従来回路と同等の出力電圧を確保するためには、本回路の増幅器の増幅度を従来回路の第二ステージの増幅度の１／（１＋Ｎ）倍にすればよい。
【００４８】
そのため、本回路の出力オフセット電圧も従来回路の出力オフセット電圧の１／（１＋Ｎ）倍となり、この点でも電流検出精度の高い回路構成ということができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の光量検出回路に係わる実施例１の回路図である。
【図２】同じく、本発明の光量検出回路に係わる実施例２の回路図である。
【図３】同じく、本発明の光量検出回路に係わる実施例３の回路図である。
【図４】同じく、本発明の光量検出回路に係わる実施例４の回路図である。
【図５】同じく、本発明の光量検出回路に係わる実施例５の回路図である。
【図６】同じく、本発明の光量検出回路に係わる実施例６の回路図である。
【図７】従来の光量検出回路の回路図である。
【図８】同じく、従来の他の光量検出回路の回路図である。
【符号の説明】
【００５０】
１    受光素子
２    ＰＮＰトランジスタ
３    ＰＮＰトランジスタ
４    抵抗素子
５    オペアンプ
６    オペアンプ
７    ＰＭＯＳトランジスタ
８    ＰＭＯＳトランジスタ
９    ＮＰＮトランジスタ
１０    ＮＰＮトランジスタ
１１    ＮＭＯＳトランジスタ
１２    ＮＭＯＳトランジスタ
１３    ＰＮＰトランジスタ群
１４    オペアンプ
１５    電源
【図１】
0004714602.tif 000002
【図２】
0004714602.tif 000003
【図３】
0004714602.tif 000004
【図４】
0004714602.tif 000005
【図５】
0004714602.tif 000006
【図６】
0004714602.tif 000007
【図７】
0004714602.tif 000008
【図８】
0004714602.tif 000009