(57)【特許請求の範囲】
【請求項１】
２つの電極の間に、異なる極性の電圧を印加することにより、抵抗値が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、
前記可変抵抗素子から成るメモリセルを複数有する記憶装置に対して、
前記メモリセルに初めて情報を記録する前に、初期化を行う方法であって、
前記可変抵抗素子に、振幅と時間との積が大きい電圧パルスから、徐々に振幅と時間との積が小さくなるようにして、前記異なる極性の電圧パルスを交互に印加する
ことを特徴とする記憶装置の初期化方法。
【請求項２】
電圧パルスの振幅を固定して、時間が長い電圧パルスから、徐々に時間が短くなるようにして、電圧パルスを印加することを特徴とする請求項１に記載の記憶装置の初期化方法。
【請求項３】
電圧パルスの時間を固定して、振幅が大きい電圧パルスから、徐々に振幅が小さくなるようにして、電圧パルスを印加することを特徴とする請求項１に記載の記憶装置の初期化方法。
【請求項４】
前記可変抵抗素子が、前記２つの電極の間に、絶縁体から成る記憶層を有し、前記記憶層に接する層内に、或いは、前記記憶層内に、イオン化が容易な金属元素が含有されている構成であることを特徴とする請求項１に記載の記憶装置の初期化方法。
【請求項５】
前記金属元素が、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の元素であることを特徴とする請求項４に記載の記憶装置の初期化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性の可変抵抗素子によりメモリセルを構成した記憶装置に対して、初期化を行う方法に係わる。
【背景技術】
【０００２】
従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから、近年、盛んに用いられるようになっている。
特に、携帯電話装置を含む、携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。
【０００３】
このようなフラッシュメモリを用いた記憶装置においては、データの書き込み動作の速度が遅いという問題がある（例えば、非特許文献１参照。）。
【０００４】
【非特許文献１】日経エレクトロニクス，２００２．１１．１８号，ｐ．１３０
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、本出願人は、先に、上述したフラッシュメモリよりも優れた特性を持ちうる、不揮発性の可変抵抗素子を提案している。
この可変抵抗素子の膜構成は、例えば、図９の断面図に示すように、２つの電極１０１，１０２の間に導体膜１０３と絶縁体膜１０４を持つ膜構成になっている。導体膜１０３から絶縁体膜１０４に向かって電流Ｉが流れるように電圧をかけると、可変抵抗素子１０５が低抵抗に変化してデータが書き込まれ、絶縁体膜１０４から導体膜１０３に向かって電流が流れるように電圧をかけると、可変抵抗素子１０５が高抵抗に変化してデータが消去される。
【０００６】
この構成の可変抵抗素子１０５は、フラッシュメモリ等と比較して、単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。
また、抵抗変化によるデータ書き込み速度を例えば５ナノ秒程度と速くすることができ、また低電圧（例えば１Ｖ程度）かつ低電流（例えば２０μＡ程度）で動作させることができるという利点を有する。
【０００７】
この可変抵抗素子１０５では、初回のデータの書き込みに先立って、所謂初期化を行う必要がある。
この初期化では、具体的には、データを書き込む際よりも長い時間の書き込み電圧パルスを印加した後、データを消去する際よりも長い時間の消去電圧パルスを印加する。
【０００８】
しかしながら、初期化の条件によっては、その後のデータの書き込みや消去の速度が遅くなる場合がある。
【０００９】
上述した問題の解決のために、本発明においては、初期化後のデータの書き込みや消去を高速で行うことを可能にする、記憶装置の初期化方法を提供するものである。
【課題を解決するための手段】
【００１０】
本発明の記憶装置の初期化方法は、２つの電極の間に、異なる極性の電圧を印加することにより、抵抗値が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、この可変抵抗素子から成るメモリセルを複数有する記憶装置に対して、メモリセルに初めて情報を記録する前に初期化を行う際に、可変抵抗素子に、振幅と時間との積が大きい電圧パルスから、徐々に振幅と時間との積が小さくなるようにして、異なる極性の電圧パルスを交互に印加するものである。
【００１１】
上述の本発明の記憶装置の初期化方法によれば、可変抵抗素子に、振幅と時間との積が大きい電圧パルスから、徐々に振幅と時間との積が小さくなるようにして、異なる極性の電圧パルスを交互に印加することにより、比較的長い電圧パルスを印加しないと抵抗値が変化しない状態から、徐々に、より短い電圧パルスの印加によって抵抗値が変化する状態へと状態を遷移させることができ、最終的に比較的短い電圧パルスで抵抗値が変化する状態へと遷移する。
これにより、初期化を行った後には、メモリセルの可変抵抗素子に対して、短い電圧パルスを印加することによっても、可変抵抗素子の抵抗値を変化させて、データの書き込み・消去を行うことが可能になる。
【発明の効果】
【００１２】
上述の本発明によれば、短い電圧パルスでデータの書き込み・消去を行うことができるようになるため、初期化後のデータの書き込み・消去を、高速で、かつ安定して行うことが可能になる。
従って、高速にかつ安定して動作する記憶装置を実現することができる。
【発明を実施するための最良の形態】
【００１３】
本発明に係る可変抵抗素子の一形態の概略断面図を、図１に示す。
この可変抵抗素子５は、２つの電極１，２の間に導体膜３と絶縁体膜４を持つ膜構成になっている。即ち、図９に示した可変抵抗素子１０５と同様の膜構成である。
【００１４】
導体膜３の材料としては、例えば、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の金属元素を含有する金属膜、合金膜（例えばＣｕＴｅ合金膜）、金属化合物膜等が挙げられる。
また、絶縁体膜４の材料としては、例えば、アモルファスＧｄ２Ｏ３や、ＳｉＯ２等の絶縁体が挙げられる。
【００１５】
このような材料を用いた場合、導体膜３に含まれるＣｕ，Ａｇ，Ｚｎが、イオン化して陰極側に引き寄せられる性質を有する。なお、同様にイオン化しやすい性質を有する、Ｃｕ，Ａｇ，Ｚｎ以外の金属元素を用いてもよい。
従って、電極１，２間に、絶縁体膜４側の電極２が低電位になるように電圧を加えると、金属元素のイオンが電極２に引き寄せられて、絶縁体膜４内に入っていく。そして、イオンが電極２まで到達すると、上下の電極１，２間が導通して抵抗値が下がることになる。このようにして、可変抵抗素子５へのデータ（情報）の書き込みが行われる。
一方、電極１，２間に、導体膜３側の電極１が低電位になるように電圧を加えると、金属元素がイオン化して電極１に引き寄せられて、絶縁体膜４から抜けていくため、上下の電極１，２間の絶縁性が増して、抵抗値が上がることになる。このようにして、可変抵抗素子５に対してデータ（情報）の消去が行われる。
【００１６】
上述した変化を繰り返すことにより、可変抵抗素子５の抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。
実際には、絶縁体膜４中の金属元素のイオンの量によって、絶縁体膜４の抵抗値が変化しているので、絶縁体膜４を情報が記憶・保持される記憶層とみなすことができる。
【００１７】
可変抵抗素子５の具体的な膜構成としては、例えば、導体膜３としてＣｕＴｅ膜を膜厚２０ｎｍで形成し、その上に絶縁体膜４としてアモルファスＧｄ２Ｏ３膜を膜厚５ｎｍで形成する。
【００１８】
この可変抵抗素子５を用いてメモリセルを構成し、メモリセルを多数設けることにより、メモリ（記憶装置）を構成することができる。
【００１９】
ところで、この可変抵抗素子５では、初回のデータの書き込みに先立って、所謂初期化を行う必要がある。
この初期化では、前述したように、データを書き込む際よりも長い時間の書き込み電圧パルスを印加した後、データを消去する際よりも長い時間の消去電圧パルスを印加する。
この場合に、初期化の際に印加する電圧パルスの波形を、図２に示す。
初期化の際に印加する、書き込み電圧パルスＰＷのパルス幅（時間）ＴＷ及び消去電圧パルスＰＥのパルス幅（時間）ＴＥは、通常、例えば１００ｍ秒程度である。
【００２０】
このようにして初期化を行うことにより、金属元素のイオンのコンダクションパス（伝導路）を形成しやすくする作用がある。
【００２１】
しかしながら、前述したように、初期化の条件によっては、その後のデータの書き込みや消去の速度が遅くなってしまう。
例えば、図２に示した初期化の電圧パルスＰＷ，ＰＥのパルス幅ＴＷ，ＴＥと比較して、大幅に短いパルス幅でデータの書き込みを行おうとしても、可変抵抗素子５の抵抗値が変化せず、データの書き込みを行うことができないことがある。
この場合には、ある程度大きいパルス幅で、データの書き込みや消去を行う必要があり、データの書き込みや消去の速度が遅くなってしまう。
【００２２】
そこで、短いパルス幅でデータの書き込みを実行することが可能になるように、初期化の方法を工夫する必要がある。
【００２３】
ここで、図２に示した初期化の電圧パルスＰＷ，ＰＥを印加して、初期化を行った後に、パルス幅を徐々に変化させて、書き込み電圧パルスと消去電圧パルスとを交互に印加して、各電圧パルスを印加した後の抵抗値を測定することによって、周波数特性を調べた。
パルス幅の変化は、長い幅から短い幅に変化させていく降順と、短い幅から長い幅に変化させていく昇順との２通りとして、それぞれの場合における周波数特性を調べた。
測定結果として、パルス幅を降順に変化させた場合の周波数特性を図３に示し、パルス幅を昇順に変化させた場合の周波数特性を図４に示す。図３及び図４においては、各測定値を、書き込み電圧パルスを印加した後の抵抗値（低抵抗状態の抵抗値ＲＬ）と、消去電圧パルスを印加した後の抵抗値（高抵抗状態の抵抗値ＲＨ）とで、それぞれ曲線で結んでおり、具体的な測定値の点は省略している。また、パルス幅を変化させる方向を、図の下部に矢印で示している。
【００２４】
図４より、パルス幅を昇順に変化させた場合には、あるパルス幅以下（図中鎖線よりも左の領域）では、電圧パルスを印加しても抵抗値が変化しないため、もっと大きいパルス幅にしないと、抵抗値を変化させてデータの書き込みを行うことができない。
【００２５】
これに対して、図３より、パルス幅を降順に変化させた場合には、図４ではデータの書き込みができなかった、非常に小さいパルス幅の領域でも、電圧パルスの印加により抵抗値を変化させて、データの書き込みを行うことができる。
【００２６】
このような現象が発生するメカニズムを、図５を参照して説明する。
図５中Ａの状態は、図２に示したように初期化を行った後の抵抗値の高い消去状態（以後、強消去状態とする）である。
書き込み電圧パルスを印加した後の抵抗値、即ち低抵抗状態の抵抗値ＲＬは、パルス幅が短いほど抵抗値が高くなる。また、消去電圧パルスを印加した後の抵抗値、即ち高抵抗状態の抵抗値ＲＨは、パルス幅が短いほど抵抗値が低くなる。
【００２７】
そして、強消去状態Ａから、ｂやｃのように、比較的パルス幅の長い領域にあって、抵抗値の低い書き込み状態（以後、強書き込み状態とする）には、直接遷移できるが、ｄやｅのように、比較的パルス幅の短い領域にあって、抵抗値の高い書き込み状態（以後、弱書き込み状態とする）には、直接遷移できない。
ｄやｅのような弱書き込み状態には、抵抗値の低い消去状態（以後、弱消去状態とする）Ｃ，Ｄからしか直接遷移できない。
逆に、弱消去状態のＤやＥには、強書き込み状態ｂ，ｃからは直接遷移できず、弱書き込み状態ｄ，ｅからしか遷移できない。
【００２８】
従って、長い幅から短い幅に、パルス幅を降順に変化させた場合は、遷移を繰り返して、書き込みと消去を行っていくことができる。
一方、強消去状態Ａに、短いパルス幅の電圧パルスを印加しても直接遷移できないため、パルス幅を昇順に変化させた場合には、ある程度パルス幅が大きくなるまで、書き込みや消去を行うことができない。
【００２９】
続いて、本発明の一実施の形態として、図１に示した可変抵抗素子５を用いてメモリセルを構成した記憶装置（メモリ）に対して、初期化を行う方法を説明する。
本実施の形態の初期化パルス波形を図６に示す。
本実施の形態では、図２に示したように初期化を１組の書き込み電圧パルスと消去電圧パルスによって行うのではなく、図６に示すように、初期化に最低限必要な数１００ｍ秒程度の長いパルスから、データの書き込み・消去を行う所望のパルス幅まで、徐々にパルス幅が短くなっていくように変化させて、書き込みと消去を交互に繰り返す。
【００３０】
即ち、１組目の書き込み電圧パルスＰＷ１及び消去電圧パルスＰＥ１を、数１００ｍ秒程度の長いパルスとする。
２組目の書き込み電圧パルスＰＷ２及び消去電圧パルスＰＥ２は、１組目のパルスＰＷ１，ＰＥ１よりもパルス幅を少し短くする。
３組目の書き込み電圧パルスＰＷ３及び消去電圧パルスＰＥ３は、さらにパルス幅を短くする。
そして、４組目の書き込み電圧パルスＰＷ４及び消去電圧パルスＰＥ４は、その後のデータの書き込み及び消去を行う電圧パルスと同じパルス幅としている。
【００３１】
このようにして初期化を行うことにより、図５に示したような遷移を繰り返して、弱書き込み状態・弱消去状態へ遷移させることができるため、データの書き込み・消去を短いパルス幅で実行することが可能になる。
【００３２】
この初期化パルスを印加する、初期化過程は、初回のデータの書き込みに先立って、１回行えばよい。
また、記憶装置の工場出荷時に行っても良いし、出荷後にユーザーが行っても良い。
【００３３】
上述の本実施の形態によれば、パルス幅が徐々に短くなるように変化させて、パルス電圧を印加することにより、強消去状態から、弱書き込み状態・弱消去状態に遷移させることが可能になる。
これにより、短いパルス幅のパルス電圧で、データの書き込みや消去を行うことが可能になる。
従って、高速で安定して動作する記憶装置（メモリ）を実現することができる。
【００３４】
上述の実施の形態では、パルス幅を変化させて初期化を行ったが、パルス幅を変化させる代わりに、パルス電圧の電圧値（パルスの振幅）を変化させても、同様に弱書き込み状態・弱消去状態に遷移させることが可能である。これにより、メモリの動作を高速かつ安定したものとすることができる。
この場合の初期化のパルス波形の一形態を図７に示す。
【００３５】
図７に示す初期化のパルスの形態では、最初のパルスＰＷ１，ＰＥ１から４つ目のパルスＰＷ４，ＰＥ４まで、同じパルス幅としている。
また、最初のパルスＰＷ１，ＰＥ１から、２組目のパルスＰＷ２，ＰＥ２、３組目のパルスＰＷ３，ＰＥ３といくに従い、パルスの電圧値（振幅）を徐々に小さくしていき、４組目のパルスＰＷ４，ＰＥ４を所望の書き込み・消去のパルス幅及び電圧値としている。
このように、パルス振幅を徐々に小さくなるように変化させて、パルス電圧を印加することにより、強消去状態から、弱書き込み状態・弱消去状態に遷移させることが可能になる。
【００３６】
なお、図７では、最初のパルスＰＷ１，ＰＥ１から３組目のパルスＰＷ３，ＰＥ３までを、所望の書き込み・消去のパルスＰＷ４，ＰＥ４と同じパルス幅としている。
しかし、このように書き込み・消去のパルスと同じパルス幅とすると、電圧値（振幅）を大きくしても、弱書き込み状態・弱消去状態に遷移しない場合もある。
その場合は、所望の書き込み・消去のパルスよりも長いパルス幅（例えば数倍程度）として、電圧値（振幅）を徐々に小さくしていけば、弱書き込み状態・弱消去状態に遷移させることが可能になる。
【００３７】
さらに、パルス幅の変化とパルス振幅の変化とを組み合わせても良い。
この場合の初期化のパルス波形の一形態を図８に示す。
【００３８】
図８に示す初期化のパルスの形態では、最初のパルスＰＷ１，ＰＥ１を、パルス幅が長く、かつ電圧値（振幅）の大きいパルスとしている。そして、２組目のパルスＰＷ２，ＰＥ２、３組目のパルスＰＷ３，ＰＥ３といくに従い、パルス幅を短く、かつ電圧値を小さくしていき、４組目のパルスＰＷ４，ＰＥ４を所望の書き込み・消去のパルス幅及び電圧値としている。
このように、パルス幅及びパルス振幅を変化させて、パルス電圧を印加することにより、強消去状態から、弱書き込み状態・弱消去状態に遷移させることが可能になる。
【００３９】
図８に示すように、パルス幅の変化とパルス振幅の変化とを組み合わせることにより、最初のパルスＰＷ１，ＰＥ１の電圧値をあまり大きくしなくても済み、また最初のパルスＰＷ１，ＰＥ１のパルス幅をある程度長くすることができる。
これにより、例えば、大きい電圧値を印加するために駆動回路を複雑にする必要がなく、また最初のパルスＰＷ１，ＰＥ１による遷移が容易になる、という利点を有する。
【００４０】
なお、図６〜図８では、４回で所望の書き込み・消去のパルス幅及び電圧値としているが、２回以上の他の回数とすることが可能である。
ただし、遷移が順次進行していくために必要となる回数は少なくとも確保し、また回数が多過ぎないようにする。
【００４１】
また、図６〜図８では、電圧パルスの振幅と時間との積を、書き込み電圧パルスと消去電圧パルスの１組毎に順次変化させているが、振幅及び時間が同一の電圧パルスを２組連続して印加することも可能である。このように２組連続させた場合には、初期化過程の期間が長くなるが、取りこぼしなく確実に状態を遷移させることができる利点を有する。
【００４２】
なお、取りこぼしなく確実に状態を遷移させるためには、この他に、書き込み電圧パルスを２回連続させたり、消去電圧パルスを２回連続させたりすることも考えられる。
即ち、本発明において、異なる極性の電圧パルスを交互に印加する際の、各極性の電圧パルスの回数は１回ずつに限定されず、途中の任意の箇所を複数回とすることが可能である。
【００４３】
図６〜図８では、１組の書き込み電圧パルスと消去電圧パルスのパルス幅が同一になっているが、例えば、同じ組内で消去電圧パルスを書き込み電圧パルスよりも短くすることも可能である。電圧パルスの振幅についても、同様に異ならせることが可能である。
【００４４】
本発明において、可変抵抗素子は、図１に示した可変抵抗素子５の構成に限定されるものではなく、その他の構成も可能である。
【００４５】
例えば、（１）図１とは積層順序を逆にして、絶縁体膜の上に導体膜を積層した構成、（２）導体膜が電極を兼ねる構成、（３）導体膜を設ける代わりに、導体膜に用いられる金属元素を絶縁体膜に含有させた構成等が考えられる。
【００４６】
また、可変抵抗素子としては、イオン化しやすい金属元素と絶縁体膜とを有する可変抵抗素子以外にも、様々な構成がある。
その他の構成の可変抵抗素子であっても、図１の可変抵抗素子５と同様に、印加する電圧パルスの幅により印加後の抵抗値が変化する周波数特性を有し、初回の書き込みをパルス幅の短い電圧パルスによって行うことが困難である可変抵抗素子であれば、本発明を適用することが可能である。
【００４７】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００４８】
【図１】本発明に係る可変抵抗素子の一形態の膜構成を示す断面図である。
【図２】初期化の際に印加する電圧パルスの波形を示す図である。
【図３】パルス幅を降順で変化させた場合の周波数特性を示す図である。
【図４】パルス幅を昇順で変化させた場合の周波数特性を示す図である。
【図５】パルス幅と抵抗値の状態変化との関係を説明する図である。
【図６】本発明の一実施の形態の初期化パルスの波形を示す図である。
【図７】初期化パルスの他の形態の波形を示す図である。
【図８】初期化パルスの他の形態の波形を示す図である。
【図９】可変抵抗素子の膜構成を示す断面図である。
【符号の説明】
【００４９】
１，２  電極、３  導体膜、４  絶縁体膜、５  可変抵抗素子
【図１】
0004701862.tif 000002
【図２】
0004701862.tif 000003
【図３】
0004701862.tif 000004
【図４】
0004701862.tif 000005
【図５】
0004701862.tif 000006
【図６】
0004701862.tif 000007
【図７】
0004701862.tif 000008
【図８】
0004701862.tif 000009
【図９】
0004701862.tif 000010