(57)【特許請求の範囲】
【請求項１】
基板上にＳｉＯＣＨ膜を形成する成膜方法であって、
前記ＳｉＯＣＨ膜を、複数の工程を繰り返すことにより形成する成膜工程を含み、
前記複数の工程の各々は、有機シリコン化合物を原料に、プラズマＣＶＤ法によりＳｉＯＣＨ膜部分を堆積する工程と、前記堆積したＳｉＯＣＨ膜部分を水素プラズマ処理する工程と、を含み、
前記ＳｉＯＣＨ膜は、ＳｉＣ，ＳｉＮ，ＳｉＣＮおよびＳｉＣＯより選ばれる絶縁膜上に形成され、
前記絶縁膜上に前記ＳｉＯＣＨ膜部分を堆積する工程は、成膜開始に先立って、前記絶縁膜表面を酸素プラズマ処理する工程を含むことを特徴とする成膜方法。
【請求項２】
基板上にＳｉＯＣＨ膜を形成する成膜方法であって、
前記ＳｉＯＣＨ膜を、複数の工程を繰り返すことにより形成する成膜工程を含み、
前記複数の工程の各々は、有機シリコン化合物を原料に、プラズマＣＶＤ法によりＳｉＯＣＨ膜部分を堆積する工程と、前記堆積したＳｉＯＣＨ膜部分を水素プラズマ処理する工程と、を含み、
前記複数の工程の各々において、前記ＳｉＯＣＨ膜部分を堆積する工程の後、前記ＳｉＯＣＨ膜の水素プラズマ処理する工程の前に、前記堆積したＳｉＯＣＨ膜部分の表面を酸素プラズマ処理する工程を含むことを特徴とする成膜方法。
【請求項３】
前記ＳｉＯＣＨ膜は、ＳｉＣ，ＳｉＮ，ＳｉＣＮおよびＳｉＣＯより選ばれる絶縁膜上に形成され、
前記絶縁膜上に前記ＳｉＯＣＨ膜部分を堆積する工程は、成膜開始に先立って、前記絶縁膜表面を酸素プラズマ処理する工程を含むことを特徴とする請求項２記載の成膜方法。
【請求項４】
前記複数の工程の各々では、前記ＳｉＯＣＨ膜部分は、５０〜４００ｎｍの膜厚に形成されることを特徴とする請求項１〜３のうち、いずれか一項記載の成膜方法。
【請求項５】
前記複数の工程の各々において、前記ＳｉＯＣＨ膜部分を堆積する工程は、室温から２００℃の範囲の第１の基板温度において実行され、前記水素プラズマ処理する工程は、前記第1の基板温度よりも高い第２の基板温度において実行されることを特徴とする請求項１〜４のうち、いずれか一項記載の成膜方法。
【請求項６】
前記複数の工程の各々において、前記ＳｉＯＣＨ膜部分を堆積する工程は、第１の基板処理装置により実行され、前記水素プラズマ処理する工程は、第２の基板処理装置により実行されることを特徴とする請求項５記載の成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に誘電体膜の形成方法に係り、特に低誘電率膜の形成方法に関する。
【背景技術】
【０００２】
最近の微細化された半導体装置では、基板上に形成された莫大な数の半導体素子を電気的に接続するのに、いわゆる多層配線構造が使われる。多層配線構造では、配線パターンを埋設した層間絶縁膜を多数積層し、一の層の配線パターンは、隣接する層の配線パターンと、あるいは基板中の拡散領域と、前記層間絶縁膜中に形成したコンタクトホールを介して相互接続される。
【０００３】
かかる微細化された半導体装置では、層間絶縁膜中において複雑な配線パターンが近接して形成されるため、層間絶縁膜中の寄生容量による電気信号の配線遅延が深刻な問題になる。
【０００４】
このため、特に最近のいわゆるサブミクロン、あるいはサブクォータミクロンと呼ばれる超微細化半導体装置では、多層配線構造を構成する層間絶縁膜として、比誘電率が４程度の従来のシリコン酸化膜（ＳｉＯ2膜）の代わりに、比誘電率が３〜３．５程度のＦ添加シリコン酸化膜（ＳｉＯＦ膜）が用いられている。
【０００５】
しかし、ＳｉＯＦ膜では比誘電率の低減にも限界があり、このようなＳｉＯ2ベースの絶縁膜では、設計ルール０．１μm以降の世代の半導体装置で要求される、３．０未満の比誘電率を達成するのは困難であった。
【０００６】
一方、比誘電率がより低い、いわゆる低誘電率（low-K）絶縁膜には様々な材料があるが、多層配線構造に使われる層間絶縁膜には、比誘電率が低いだけでなく、高い機械的強度と熱処理に対する安定性を備えた材料を使う必要がある。
【０００７】
ＳｉＯＣＨ膜は、十分な機械的強度を有し、かつ２．５以下の比誘電率を実現できる点、さらに半導体装置の製造プロセスに好都合なＣＶＤ法により形成できる点で、次世代の
超高速半導体装置に使われる低誘電率層間絶縁膜としてとして有望である。
【特許文献１】ＷＯ２００５／０４５９１６号公報
【特許文献２】特開２００２−２６１２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１には、有機シランガスを原料としてプラズマＣＶＤ法により形成したＳｉＯＣＨ膜を、水素プラズマ処理することにより改質し、膜中のＣＨｘ基やＯＨ基を膜外に放出することにより膜密度を低減させる多孔質低誘電率膜の形成技術が記載されている。
【０００９】
このような多孔質低誘電率膜は、従来多層配線構造のうち、微細な配線が高密度に形成される素子基板に近い層に使われているが、最近ではグローバル配線が形成される上層にも多孔質低誘電率膜を使いたい要望が存在する。グローバル配線が形成される層間絶縁膜は、一般に１μmあるいはそれ以上の膜厚を有している。
【００１０】
一方、このように多層配線構造の上層部を構成する層間絶縁膜は、ボンディングパッドを担持する必要があり、低い比誘電率のみならず、高い弾性率を有することが要求される。
【００１１】
しかし、従来の低誘電率膜、あるいはその多孔質膜では、弾性率が小さいため、これを多層配線構造の上層部に使うのは、困難であった。
【００１２】
また一般に、低誘電率層間絶縁膜として使われるＳｉＯＣＨなどの低誘電率膜、あるいはその多孔質膜は、密度が低いことに関連して密着性が小さく、ＳｉＣ膜やＳｉＮ膜、あるいはＳｉＣＮ膜やＳｉＣＯ膜などのエッチングストッパ膜上に形成した場合、容易に剥離してしまう問題があった。
【００１３】
そこで、本発明は上記の問題点を解決した成膜方法、多層配線構造、半導体装置およびコンピュータ記録媒体を提供することを概括的課題とする。
【００１４】
本発明のより具体的な課題は、弾性率の向上した低誘電率膜の成膜方法、およびかかる成膜方法により製造された低誘電率膜を含む多層配線構造あるいは半導体装置を提供することにある。
【００１５】
本発明の他の課題は、密着性が向上する低誘電率膜の成膜方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、基板上にＳｉＯＣＨ膜を形成する成膜方法であって、
前記ＳｉＯＣＨ膜を、複数の工程を繰り返すことにより形成する成膜工程を含み、
前記複数の工程の各々は、有機シリコン化合物を原料に、プラズマＣＶＤ法によりＳｉＯＣＨ膜部分を堆積する工程と、前記堆積したＳｉＯＣＨ膜部分を水素プラズマ処理する工程と、を含み、
前記ＳｉＯＣＨ膜は、ＳｉＣ，ＳｉＮ，ＳｉＣＮおよびＳｉＣＯより選ばれる絶縁膜上に形成され、
前記絶縁膜上に前記ＳｉＯＣＨ膜部分を堆積する工程は、成膜開始に先立って、前記絶縁膜表面を酸素プラズマ処理する工程を含むことを特徴とする成膜方法を提供する。
また本発明は、基板上にＳｉＯＣＨ膜を形成する成膜方法であって、
前記ＳｉＯＣＨ膜を、複数の工程を繰り返すことにより形成する成膜工程を含み、
前記複数の工程の各々は、有機シリコン化合物を原料に、プラズマＣＶＤ法によりＳｉＯＣＨ膜部分を堆積する工程と、前記堆積したＳｉＯＣＨ膜部分を水素プラズマ処理する工程と、を含み、
前記複数の工程の各々において、前記ＳｉＯＣＨ膜部分を堆積する工程の後、前記ＳｉＯＣＨ膜の水素プラズマ処理する工程の前に、前記堆積したＳｉＯＣＨ膜部分の表面を酸素プラズマ処理する工程を含むことを特徴とする成膜方法を提供する。
【発明の効果】
【００１７】
本発明によれば、層間絶縁膜などに使われるＳｉＯＣＨ多孔質膜を、複数のＳｉＯＣＨ膜部分に分けて成膜し、さらに一つ一つのＳｉＯＣＨ膜部分に対して水素プラズマ処理により改質を行うことにより、全体として厚い層間絶縁膜を堆積した場合にも、層間絶縁膜内部にまで確実に改質処理が及び、同じ厚さの層間絶縁膜を一回の堆積と水素プラズマ処理により形成した場合に比べて、層間絶縁膜全体の機械強度、特に弾性率が大きく向上する。
【００１８】
このような多層構造を有するＳｉＯＣＨ多孔質層間絶縁膜は、このように優れた機械強度を有するため、膜中に、ダマシン法により、グローバル配線を形成することが可能になる。
【００１９】
さらにこのようなＳｉＯＣＨ膜を、例えばＳｉＣ，ＳｉＮ，ＳｉＣＮおよびＳｉＣＯより選ばれる絶縁膜上に形成する際に、成膜に先立って前記絶縁膜表面を酸素プラズマ処理することにより、絶縁膜表面が電気陰性度の高い酸素リッチな組成に変化し、前記絶縁膜表面と、その上に直接に堆積されるＳｉＯＣＨ膜との密着性が向上する。
【発明を実施するための最良の形態】
【００２０】
［第１の実施形態］
図１（Ａ）〜２（Ｆ）は、本発明の第１の実施形態による多孔質ＳｉＯＣＨ膜の成膜工程を示す図である。
【００２１】
図１（Ａ）を参照するに、ＳｉＣあるいはＳｉＮなどの非酸化物絶縁膜１上に、図３に示す平行平板型プラズマ基板処理装置１１を使い、原料ガスとして、トリメチルシラン（３ＭＳ）ガスおよび酸素ガスを供給することにより、ＳｉＯＣＨ膜２を、約４００ｎｍの膜厚に形成する。なお前記絶縁膜１は、前記ＳｉＯＣＨ膜２に対してエッチング選択性を有する膜であり、前記ＳｉＯＣＨ膜２の下にはシリコン基板など、任意の構造が形成される。
【００２２】
図３を参照するに、基板処理装置１１は陽極酸化処理されたアルミニウムなどの導電性材料よりなり排気口１３を介してターボ分子ポンプなどの排気装置１４により排気される処理容器１２を含み、前記処理容器１２内部には、被処理基板Ｗを保持するサセプタ１７が、略円柱状のサセプタ支持台１６に支持されて設けられている。前記サセプタ１７は、平行平板型基板処理装置１１の下部電極としても機能し、サセプタ支持台１６とサセプタ１７との間には、セラミックなどの絶縁体１８が設けられている。また前記処理容器１２は接地されている。
【００２３】
前記サセプタ支持台１６内部には冷媒流路１９が設けられ、前記冷媒流路１９中に冷媒を循環させることにより、前記サセプタ１７およびその上の被処理基板Ｗが、基板処理プロセスの際に、所望の温度に制御される。
【００２４】
また前記処理容器１２の側壁にはゲートバルブ１５が設けられ、前記ゲートバルブ１５を開放した状態で、前記処理容器１２に対し、被処理基板Ｗが搬入され、また搬出される。
【００２５】
前記排気装置１４はさらに除害装置３６に接続され、前記除害装置３６は、前記排気装置１４により排出された処理容器１２からの排出ガスを無害化する。例えば前記除害装置３６は、所定の触媒により雰囲気ガスを燃焼あるいは熱分解して、無害な物質に変換する装置であってもよい。
【００２６】
前記サセプタ支持台１６には、半導体被処理基板Ｗの受け渡しをするためのリフトピン２０が、昇降機構（図示せず）により昇降自在に設けられている。また前記サセプタ１７は、その上面中央部に凸円板状部分が形成され、前記凸円板状部分上に被処理基板Ｗに対応した形状の静電チャック（図示せず）が設けられる。前記サセプタ１７上に載置された被処理基板Ｗは、直流電圧が印加されることにより前記静電チャックに静電吸着される。
【００２７】
前記サセプタ１７には、第１の高周波電源２１が第１の整合器２２を介して接続される。前記第１の高周波電源２１は、例えば０．１〜５ＭＨｚの周波数の高周波パワーを印加し、このように前記サセプタ１７に前記第１の高周波電源２１より前記高周波パワーを印加することにより、前記被処理基板Ｗのダメージが低減される。ただし、上記高周波電源２１に関して記載した特徴は、本願発明に必須な要件ではない。
【００２８】
さらに前記サセプタ１７の上方には、前記サセプタ１７に略平行に、前記サセプタ１７上の被処理基板Ｗに対向するようにシャワーヘッド２３が設けられる。
【００２９】
前記シャワーヘッド２３の前記サセプタ１７に対向する面には、多数のガス供給孔２４を有する、アルミニウム等からなる電極板２５が設けられ、前記シャワーヘッド２３は、電極支持体２６により、前記処理容器１２の天井部分に支持されている。前記シャワーヘッド２３の内部には、別の冷媒流路２７が形成され、前記冷媒流路２７に冷媒を循環させることにより、前記シャワーヘッド２３は、基板処理プロセスの際に、所望の温度に維持される。
【００３０】
さらに、前記シャワーヘッド２３にはガス導入管２８が接続され、一方前記ガス導入管２８は、トリメチルシラン（(ＣＨ3)3ＳｉＨ）原料を保持したトリメチルシラン源２９と、酸素ガスを保持した酸素ガス源３０と、アルゴン（Ａｒ）ガスを保持したＡｒガス源３１に、図示しないそれぞれのマスフローコントローラおよびバルブ等を介して接続されている。
【００３１】
前記ガス源２９〜３１からの原料ガス及び処理ガスは、ガス導入管２８を介してシャワーヘッド２３の内部に形成された中空部（図示せず）において混合され、前記シャワーヘッド２３のガス供給孔２４から、前記被処理基板Ｗの表面近傍のプロセス空間に供給される。
【００３２】
前記シャワーヘッド２３には、さらに第２の高周波電源３２が、第２の整合器３３を介して接続されており、前記高周波電源３２は、１３〜１５０ＭＨｚの範囲の周波数の高周波パワーを前記シャワーヘッド２３に供給する。このように高い周波数の高周波パワーを供給されることにより、前記シャワーヘッド２３は上部電極として機能し、前記処理容器１２内に、高密度プラズマが形成される。
【００３３】
さらに図１の基板処理装置１１は、被処理基板Ｗへの成膜処理を含む、処理装置１１全体の動作を制御する制御部３４を有する。前記制御部３４は、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ等を備えるマイコン制御装置よりなり、装置各部を所定の処理シーケンスに従って制御するためのプログラムをメモリに記憶し、このプログラムにしたがって、装置各部を制御する。
【００３４】
図１（Ａ）の工程では、前記処理容器１１内部のプロセス圧が１００Ｐａの圧力に設定され、２５℃の基板温度においてトリメチルシラン（３ＭＳ）ガスおよび酸素ガスが、Ａｒガスとともに、それぞれ１００ｓｃｃｍ，１００ｓｃｃｍおよび６００ｓｃｃｍの流量で、周波数が２７．１２ＭＨｚで２５０Ｗの高周波パワーとともに供給され、前記ＳｉＯＣＨ膜２が、６８０ｎｍ／分の堆積速度で堆積される。
【００３５】
このようにして形成されたＳｉＯＣＨ膜２は、膜中に多量の有機官能基、例えばＣＨ３基やＣＨ２基、さらにＯＨ基を含んでおり、４．０以下、典型的には３．０〜４．０の比誘電率を有している。
【００３６】
そこで本実施形態では図１（Ｂ）の工程において、図１（Ａ）の構造をなす被処理基板Wを図４，５に示すマイクロ波プラズマ処理装置５０に導入し、プラズマ励起された水素ラジカルにより、前記ＳｉＯＣＨ膜を改質し、ＳｉＯＣＨ組成の多孔質膜２Ａを形成する。
【００３７】
図４を参照するに、マイクロ波プラズマ処理装置５０はプロセス空間５１Ａを形成された処理容器５１を含み、前記処理容器５１中、前記プロセス空間５１Ａ内には、被処理基板Ｗを保持する基板保持台５２が設けられている。前記処理容器５１は排気口５１Ｃにおいて、前記基板保持台５２を囲むように形成された空間５１Ｂを介して、圧力調整機構であるＡＰＣ５１Ｄおよび排気装置５１Ｅにより排気される。
【００３８】
前記基板保持台５２はヒータ５２Ａを設けられ、前記ヒータ５２Ａは電源５２Ｃにより、駆動ライン５２Ｂを介して駆動される。
【００３９】
さらに前記処理容器５１には基板搬入／搬出口５１ｇおよびこれに協働するゲートバルブ５１Ｇが設けられており、前記基板搬入／搬出口５１ｇを介して被処理基板Ｗが処理容器５１中に搬入され、また搬出される。
【００４０】
前記処理容器５１上には、前記被処理基板Ｗに対応して開口部が形成されており、前記開口部は石英ガラスよりなる天板５３により塞がれている。また前記天板５３の下方には、ガス入口およびこれに連通する多数のノズル開口部を設けられたガスリング５４が、前記保持台５２を一様に囲むように設けられている。
【００４１】
ここで前記天板５３はマイクロ波窓として機能し、前記天板５３の上部には、ラジアルラインスロットアンテナよりなる平坦なマイクロ波アンテナ５５が設けられている。前記マイクロ波アンテナの代わりにホーンアンテナを使うことも可能である。
【００４２】
図示の例ではラジアルラインスロットアンテナが前記マイクロ波アンテナ５５として使われており、従って前記アンテナ５５は、平坦な導体部５５Ａと平面アンテナ板５５Ｃを含んでいる。平面アンテナ板５５Ｃは、前記平坦な導体部５５Ａの開口部に、石英あるいはアルミナよりなる遅波板５５Ｂを介して設けられている。
【００４３】
平面アンテナ板５５Ｃは図４で説明する多数のスロット５５ａ，５５ｂを形成されており、さらにアンテナ５５は、外部導波路５６Ａと内部導波路５６Ｂよりなる同軸導波管５６に、前記外部導波路５６Ａが前記アンテナ５５の導体部５５Ａに、また前記内部導波路５６Ｂが前記平面アンテナ板５５Ｃに前記遅波板５５Ｂを貫通して接続され、結合されている。
【００４４】
前記内部導波路はモード変換部１１０Ａを介して矩形断面の導波路１１０Ｂに接続され、前記導波路１１０Ｂはマイクロ波源１１２にインピーダンス整合器１１１を介して結合される。そこで前記マイクロ波源１１２で形成されたマイクロ波は矩形導波管１１０Ｂおよび同軸導波管５６を介してアンテナ５５に供給される。
【００４５】
また図４の構成では、前記導体部５５Ａに冷却ユニット５５Ｄが設けられている。
【００４６】
図５は、前記ラジアルラインスロットアンテナ５５の構成を詳細に示す。ただし図５は、前記平面アンテナ板５５Ｃの正面図になっている。
【００４７】
図５を参照するに、前記平面アンテナ板５５Ｃには多数のスロット５５ａ，５５ｂが同心円状に、かつ隣接するスロット５５ａと５５ｂが直交するような向きで形成されているのがわかる。
【００４８】
そこで、このようなラジアルラインスロットアンテナ５５にマイクロ波が同軸導波管５６から供給されると、マイクロ波はアンテナ中を径方向に広がりながら伝播し、その際に前記遅波板５５Ｂにより波長圧縮を受ける。そこでマイクロ波は前記スロット５５ａ，５５ｂから、一般に平面アンテナ板５５Ｃに略垂直方向に、円偏波として放射される。
【００４９】
さらに図４に示すように前記マイクロ波プラズマ処理装置５０ではＡｒなどの希ガス源１０１Ａと水素ガス源１０１Ｈ，酸素ガス源１０１Ｏが前記ガスリング５４に、それぞれのＭＦＣ１０３Ａ，１０３Ｈ，１０３Ｏおよびそれぞれのバルブ１０４Ａ，１０４Ｈ，１０４Ｏ，１０５Ａ，１０５Ｈ，１０５Ｏおよび共通バルブ１０６を介して接続されている。先にも説明したように前記ガスリング５４には、前記基板保持台５２を一様に囲むように、多数のガス導入口が形成されており、その結果、前記Ａｒガスと水素ガスは前記処理容器内のプロセス空間５１Ａに、一様に導入される。
【００５０】
動作時には、前記処理容器５１内のプロセス空間５１Ａが、前記排気口５１Ｃを介した排気により、所定の圧力に設定され、窒素ガスや酸素ガスが前記ガスリング５４から、Ａｒ，Ｋｒ，Ｘｅ，Ｎｅなどの希ガスとともに前記プロセス空間５１Ａに導入される。
【００５１】
さらに前記プロセス空間５１Ａには周波数が数ＧＨｚ、例えば２．４５ＧＨｚのマイクロ波が、前記マイクロ波源１１２からマイクロ波アンテナ５５を介して導入され、その結果、前記被処理基板Ｗの表面にはプラズマ密度が１０11〜１０13／ｃｍ3の高密度プラズマが励起される。
【００５２】
このようにアンテナを介して導入されたマイクロ波により励起されたプラズマは、０．２〜７ｅＶあるいはそれ以下の低い電子温度を特徴とし、その結果、前記マイクロ波プラズマ処理装置５０においては被処理基板Ｗや処理容器５１内壁の損傷が回避される。また、プラズマ励起に伴って形成されたラジカルが被処理基板Ｗの表面に沿って流れ速やかにプロセス空間５１Ａから排除されるため、ラジカル相互の再結合が抑制され、非常に一様で効果的な基板処理が、４５０℃以下の低温で可能になる。
【００５３】
そこで、図１（Ｂ）の工程においては、前記図１（Ａ）の構造の被処理基板Wが図４の処理容器５１中に導入され、２６７Ｐａの圧力下、４００℃の基板温度において、水素ガスを１０００ｓｃｃｍ、Ａｒガスを５００ｓｃｃｍの流量で供給し、周波数が２．４５ＧＨｚのマイクロ波を２０００Ｗのパワーで供給することにより、前記ＳｉＯＣＨ膜２の改質処理を４分間行う。
【００５４】
このような改質処理の結果、前記ＳｉＯＣＨ膜２中の有機官能基やＯＨ基が、水素ラジカルにより置換され、置換された有機官能基（ＣＨｘ）やＯＨ基が放出される結果、前記ＳｉＯＣＨ膜２は、多孔質膜２Ａに変換される。
【００５５】
このようにして得られたＳｉＯＣＨ多孔質膜２Ａは、２．０〜２．５の比誘電率を有する。
【００５６】
次に、本実施形態においては図１（Ｃ）の工程において、前記ＳｉＯＣＨ多孔質膜２Ａ上に、前記１（Ａ）の工程と同様にして、前記ＳｉＯＣＨ膜２と同様な次のＳｉＯＣＨ膜３を、約４００ｎｍの膜厚に形成し、次に図１（Ｄ）の工程において、前記ＳｉＯＣＨ膜３を前記図１（Ｂ）と同様に改質処理し、前記ＳｉＯＣＨ多孔質膜３Ａを形成する。
【００５７】
さらに図１（Ｃ）と同様の工程を行って、図１（Ｄ）の構造上にＳｉＯＣＨ膜４を４００ｎｍの膜厚に形成し、これを図１（Ｄ）と同様な工程により改質し、ＳｉＯＣＨ多孔質膜４Ａに変換する。
【００５８】
図６は、このようにして形成された３層構造を有し全体の膜厚が１．２μmの積層ＳｉＯＣＨ多孔質膜について、ナノインデンテーション法により膜の機械強度を測定した結果を、膜厚が１μmのＳｉＯＣＨ多孔質膜を１層構造で形成した場合、および４層構造を有し全体の膜厚が１．６μmの積層ＳｉＯＣＨ多孔質膜についての結果と比較して示す。図６中、いずれの場合でも、成膜および改質処理は、前記図１（Ａ），（Ｂ）と同様に実行されている。図６中、縦軸は押圧力を、横軸はインデンターの侵入深さを示す。
【００５９】
図６を参照するに、膜厚が１．０μmの単層ＳｉＯＣＨ膜の場合には、膜の弾性率は４．９ＧＰａであるのに対し、全体膜厚が１．２μmの３層構造の積層膜とした場合には、弾性率が７．９ＧＰａまで増大し、さらに全体膜厚が１．６μmの４層構造とした場合には、弾性率は７．５ＧＰａとなるのがわかる。
【００６０】
図６より、プラズマＣＶＤ法および水素プラズマ改質処理によりＳｉＯＣＨ多孔質膜を形成する場合、これを、薄いＳｉＯＣＨ膜の積層の形に形成し、各々のＳｉＯＣＨ膜の成膜ごとに水素プラズマ改質処理を行うことにより、全体膜厚が１μmを超える厚いＳｉＯＣＨ多孔質膜を形成した場合であっても、膜全体の弾性率が大きく向上することがわかる。これは、成膜を薄い層ごとに行うことにより、膜内部にまで図１（Ｂ）の水素プラズマ処理が浸透するためであると考えられる。
【００６１】
なお、前記図１（Ａ）〜図２（Ｆ）の工程において、各々のＳｉＯＣＨ膜の成膜は５０〜４００ｎｍの範囲とするのが好ましい。例えば図１（Ａ），（Ｃ）、図２（E）の成膜工程において形成されるＳｉＯＣＨ膜の膜厚を、４００を超えて増大させると、得られる膜全体の弾性率が低下する。また前記膜厚を５０ｎｍ未満とすると、プラズマ処理による膜の緻密化が進みすぎ、比誘電率が増大してしまう。
［第２の実施形態］
図７は、本発明の第２の実施形態による半導体装置７０構成を示す。
【００６２】
図７を参照するに、シリコン基板７１上にはＳＴＩ（shallow trench isolation）型の素子分離構造７１Ｉによりｐ型あるいはｎ型ウェルよりなる素子領域７１Ａが画成されており、前記素子領域７１Ａ中、前記シリコン基板７１の表面には、ゲート絶縁膜７２を介してゲート電極７３が形成されている。また前記シリコン基板７１中、前記ゲート電極７３の両側には、前記ウェルとは逆導電型の拡散領域７１ａ，７１ｂが形成されている。前記拡散領域７１ａ，７１ｂは、前記ゲート絶縁膜７２およびゲート電極７３とともに、トランジスタを形成する。
【００６３】
さらに前記シリコン基板７１上には前記ゲート電極７３を覆うようにＴＥＯＳなどのシリコン酸化膜７４が形成され、前記シリコン酸化膜７４中には前記拡散領域７１ａ，７１ｂにそれぞれ対応して、Ｗプラグ７４Ａ，７４Ｂが形成されている。
【００６４】
さらに前記シリコン酸化膜７４上には、ＳｉＣ，ＳｉＮ，ＳｉＣＮ，ＳｉＯＣなどよりなるエッチングストッパ膜７５，７７，７９，８１，８３，８５、および有機絶縁膜やＳｉＯＣＨ膜など、あるいはこれらの多孔質膜よりなる低誘電率層間絶縁膜７６，７８，８０，８２，８４が、交互に積層され、前記層間絶縁膜７６中には、前記Ｗプラグ７４Ａ，７４ＢにそれぞれコンタクトするＣｕ配線パターン７６Ａ，７６Ｂが形成されている。また前記層間絶縁膜７８および８０中には、前記Ｃｕ配線パターン７６Ａおよび７６ＢにそれぞれコンタクトするＣｕ配線パターン８０Ａ，８０Ｂが、デュアルダマシン法により形成されている。前記Ｃｕ配線パターン８０Ａは前記層間絶縁膜７８中に、前記Ｃｕ配線パターン７６Ａとコンタクトするビアプラグ部７８Ａを有しており、前記Ｃｕ配線パターン８０Ｂは前記層間絶縁膜７８中に、前記Ｃｕ配線パターン７６Ｂとコンタクトするビアプラグ部７８Ｂを有している。
【００６５】
同様に、前記層間絶縁膜８４中には、前記Ｃｕ配線パターン８０Ａ，８０ＢにそれぞれコンタクトするＣｕ配線パターン８４Ａ，８４Ｂが、デュアルダマシン法により形成されており、前記Ｃｕ配線パターン８４Ａは前記層間絶縁膜８２中に、前記Ｃｕ配線パターン８０Ａとコンタクトするビアプラグ部８２Ａを有しており、前記Ｃｕ配線パターン８４Ｂは前記層間絶縁膜８２中に、前記Ｃｕ配線パターン８０Ｂとコンタクトするビアプラグ部８２Ｂを有している。このように、前記Ｃｕ配線パターン７６Ａ，７６Ｂは、多層配線構造７６Ｉの一つの配線層を、前記Ｃｕ配線パターン８０Ａ，８０Ｂおよびビアプラグ７８Ａ，７８Ｂは別の配線層を、さらにＣｕ配線パターン８４Ａ，８４Ｂおよびビアプラグ８２Ａ，８２Ｂは別の配線層を形成する。
【００６６】
前記層間絶縁膜７６，７８，８０，８２，８４は、典型的には１００ｎｍ前後の膜厚を有し、前記Ｃｕ配線パターン７６Ａ，７６Ｂ、８０Ａ，８０Ｂ、８４Ａ，８４Ｂ、あるいはビアプラグ７８Ａ，７８Ｂ、８２Ａ，８２Ｂなどは、１００ｎｍ以下の、例えば９０ｎｍの設計ルールでパターニングされている。図７中、これらのＣｕ配線パターンあるいはＣｕビアプラグについてはバリアメタル膜を図示していないが、実際の構造では、前記Ｃｕ配線パターンおよびビアプラグには、Ｔａなどの高融点金属、あるいはＴａ／ＴａＮなど、かかる高融点金属とその導電性窒化物よりなるバリアメタル膜が形成されている。
【００６７】
さて、図７の半導体装置では、前記層間絶縁膜８４上に、ＳｉＣ，ＳｉＮ，ＳｉＣＮ、あるいはＳｉＯＮよりなるエッチングストッパ膜８５が形成され、前記エッチングストッパ膜８５上には、前記図１（Ａ）〜２（Ｆ）の工程と同様にして、各々膜厚が５０〜４００ｎｍのＳｉＯＣＨ多孔質膜８６〜８８を積層した絶縁膜８５Ｉが形成され、さらに前記絶縁膜８５Ｉ中にダマシン法により、グローバル配線を構成するＣｕあるいはＡｌ配線パターン８６Ａ，８６Ｂが、それぞれバリアメタル膜８６ａ，８６ｂを介して、前記多層配線構造７６Ｉよりも緩い、例えば０．０９μmの設計ルールで形成されており、最上層の層間絶縁膜８８は、ＳｉＮパッシベーション膜８９により、覆われている。なお、図７では前記エッチングストッパ膜８５が、図１（Ａ）の絶縁膜１に対応し、前記層間絶縁膜８６，８７，８８が、前記ＳｉＯＣＨ多孔質膜２Ａ，３Ａ，４Ａに、それぞれ対応している。
【００６８】
さらに前記パッシベーション膜８９の一部には、前記配線パターン８６Ａを露出する開口部が形成され、前記開口部にはＡｌ電極パッド８９Ａが形成されている。
【００６９】
本実施形態によれば、前記絶縁膜８５ＩがＳｉＯＣＨ多孔質膜８６〜８８の積層により形成されているため、前記絶縁膜８５Ｉは図６で説明したように大きな機械強度を有しており、電極パッドが接続されるグローバル配線を担持することが可能である。
［第３の実施形態］
図８（Ａ）〜図１０（Ｈ）は、本発明の第３の実施形態による成膜方法を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００７０】
図８（Ａ）は、前記図１（Ａ）に対応する工程であり、前記絶縁膜１上にＳｉＯＣＨ膜２がプラズマＣＶＤ法により、前記図１（Ａ）と同様な条件で形成される。
【００７１】
次に図８（Ｂ）の工程において、前記トリメチルシランガスの供給を停止し、図１のプラズマ処理装置１１中において前記ＳｉＯＣＨ膜２の表面に、例えば１００Ｐａの圧力下、２５℃の基板温度で、酸素ガスを１００ｓｃｃｍ，Ａｒガスを６００ｓｃｃｍの流量で供給し、また前記シャワーヘッド２３に周波数が２７．１２ＭＨｚの高周波を２５０Ｗのパワーで供給することにより、酸素プラズマ処理を行い、厚さが１０ｎｍ程度の、酸素に富んだ緻密化層２ａを形成する。
【００７２】
次に、図８（Ｃ）の工程において、前記図８（Ｂ）の構造に対し、前記図１（Ｂ）と同様な条件で水素プラズマ処理を行い、前記ＳｉＯＣＨ膜２を、表面に緻密化層２ａを残したまま改質処理し、多孔質膜２Ａに変換する。
【００７３】
本実施形態では、図８（Ｃ）の変換処理の際、前記ＳｉＯＣＨ膜２からの有機官能基（ＣＨｘ）あるいはＯＨ基の放出が、前記緻密化層２ａを介して、制御されたレートで生じるため、前記有機官能基あるいはＯＨ基の放出に伴う前記ＳｉＯＣＨ膜２の収縮が抑制され、低い密度の低誘電率膜を実現することが可能になる。
【００７４】
さらに図９（Ｄ）〜（Ｆ）の工程において図８（Ａ）〜（Ｃ）の工程が、前記図８（Ｃ）の構造上に繰り返され、さらに図１０（Ｇ）〜（Ｉ）の工程において、図８（Ａ）〜（Ｃ）の工程が、前記図９（Ｆ）の構造上に繰り返される。
【００７５】
本実施例によれば、このように水素プラズマによる空孔形成の際にＳｉＯＣＨ膜の収縮が抑制され、またこのようなＳｉＯＣＨ多孔質膜を繰り返し形成することにより、先に図６で説明したように機械的強度に優れた、積層構造のＳｉＯＣＨ多孔質膜が得られる。
［第４の実施形態］
図１１（Ａ）〜（Ｃ）は、本発明の第４の実施形態による成膜方法を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００７６】
図１１（Ａ）〜（Ｃ）を参照するに、図１１（Ｂ）、（Ｃ）の工程は、それぞれ先の図１（Ａ）．（Ｂ）の工程に対応しており、本実施形態においては、図１１（Ａ）の工程において、前記図１（Ａ）の工程の前処理として、ＳｉＣ，ＳｉＮ，ＳｉＣＮあるいはＳｉＯＣよりなる前記絶縁膜１の表面を、前記図３の平行平板型基板処理装置１１中において酸素プラズマ処理し、その後で図１１（Ｂ）および（Ｃ）、従って図１（Ａ），（Ｂ）の工程を、このように酸素プラズマ処理された絶縁膜１に対して行っている。
【００７７】
図１２は、このようにして得られたＳｉＯＣＨ多孔質膜２Ａの密着強度を、図１１（Ａ）の前処理工程を省略した場合と比較して示す図である。ただし図１２中、「前処理なし」と記した試料は、図１１（Ａ）の前処理を行わなかった実験に対応しており、図１２では、得られた密着強度を、図１１（Ａ）の実験と比較して示している。また図１２中、「ＢＲＦなし」および「ＢＲＦあり」と記した試料は、図１１（Ａ）の酸素プラズマ前処理の際に、基板バイアスを印加しなかった場合、および印加した場合を、それぞれ示している。また前記密着強度は、ｍ−ＥＬＴ（modified edge lift-off test）法により測定している。
【００７８】
より具体的には、図１２中、「ＢＲＦなし」の実験は、前記図１１（Ａ）の前処理工程を、図３の平行平板型プラズマ処理装置１１を使い、２６７Ｐａの圧力下、４５℃の基板温度において酸素ガスを２００ｓｃｃｍの流量で供給し、前記シャワーヘッド２３に２７．１２ＭＨｚの高周波を５００Ｗのパワーで供給することにより、３０秒間行っている。その際、前記サセプタ１７には、高周波パワーは供給していない。
【００７９】
これに対し、図９中、「ＢＲＦあり」の実験は、前記図１１（Ａ）の前処理工程を、上記と同様に、ただし前記サセプタ１７に周波数が２ＭＨｚの高周波基板バイアスを、５０Ｗのパワーで供給しながら行っている。
【００８０】
図１２よりわかるように、図１１（Ｂ）の堆積工程に先立って図１１（Ａ）の前処理工程を行うことにより、形成されるＳｉＯＣＨ多孔質膜２Ａの密着強度が、このような前処理を行わなかった場合よりも１割程度向上しており、また、かかる前処理を行った場合、基板バイアスを印加した方が、多少密着強度が向上することがわかる。
【００８１】
図１３（Ａ），（Ｂ）は、それぞれ前記図１１（Ａ）の前処理工程を行わなかった場合、および行った場合の、前記絶縁膜１の表面部分のＸＰＳプロファイルを示す。ただし図中、縦軸はＳｉ，炭素、窒素、酸素の原子濃度を表し、横軸は膜表面から測った深さを表す。前記図１２および図１３（Ａ），（Ｂ）の実験では、下地の絶縁膜１は、市販のＳｉＣＮ膜により形成している。
【００８２】
図１３（Ａ），（Ｂ）を参照するに、前処理を行わなかった場合には、図１３（Ａ）に示すように基板表面部分にわずかに酸素濃度の上昇が見られ、自然酸化膜が存在しているのがわかるが、図１１（Ａ）の前処理を行った場合には、基板表面における酸素濃度の顕著な増大が見られ、同時にＣ濃度およびＮ濃度の急減が観察される。これは、ＳｉＣＮ膜１の表面部分に酸素リッチな、すなわち多数のＳｉ−Ｏボンドを含むＳｉＯ2に近い組成の領域が、層状に形成されており、一方、Ｓｉ−ＣボンドあるいはＳ−Ｎボンドはほとんど消滅していることを示している。
【００８３】
Ｓｉの電気陰性度は１．８であるのに対し、Ｃの電気陰性度は２．５、窒素の電気陰性度は３．０である。一方、酸素の電気陰性度は３．５であり、このことからＳ−Ｏボンドは、Ｓｉ−ＣボンドあるいはＳｉ−Ｎボンドよりも電気的に活性であることが示される。
【００８４】
図１２で説明した、図１１（Ａ）の前処理によるＳｉＯＣＨ多孔質膜の２Ａの密着力の向上は、このような効果を反映しているものであると考えられる。
【００８５】
そこで、例えば図７の構造を作製する場合に、前記ＳｉＯＣＨ膜８６の堆積に先立ってエッチングストッパ膜８５の表面を酸素プラズマ処理することにより、前記絶縁膜８５Ｉの密着強度を向上させることが可能である。その際、前記エッチングストッパ膜８５はＳｉＣＮ膜に限定されるものではなく、ＳｉＣ膜、ＳｉＮ膜、ＳｉＣＯ膜であってもよい。
【００８６】
また図１１（Ａ）の工程を、図１１（Ｂ）の堆積工程が行われるのと同じ平行平板型基板処理装置中において行う必要はなく、別の基板処理装置中において実行してもよい。
【００８７】
さらに、先の実施形態において、図１（Ｂ），（Ｄ）、（Ｆ）、あるいは図１１（Ｃ）の水素プラズマ処理は、図４，５に示したマイクロ波プラズマ処理装置中で行う必要はなく、図３の平行平板型基板処理装置１１中において実行することも可能である。その際、プラズマ処理工程は、前記ＳｉＯＣＨ膜の堆積工程と異なる基板温度を使うため、二つの平行平板型基板処理装置を設け、これらを真空基板搬送室で結合し、クラスタ型基板処理システムを構成することも可能である。また前記図３の平行平板型基板処理装置１１と図４のマイクロ波プラズマ処理装置を真空搬送室で結合し、クラスタ型基板処理システムを構成することも可能である。
［第５の実施形態］
図１４は、上記本発明の各実施形態による成膜処理を実行するためのクラスタ型基板処理装置２００の構成を示す。
【００８８】
図１４を参照するに、前記クラスタ型基板処理装置２００は、図示しない基板搬送機構を設けられた真空搬送室２０１を備え、前記真空搬送室２０１には、ゲートバルブ２０２ａ，２０２ｂを介して、ロードロック室２０２Ａ，２０２Ｂがけ都合されている。また前記真空搬送室２０１には、ゲートバルブ２０３ａを介して、図３の基板処理装置１１が、処理室２０３として結合されており、さらにゲートバルブ２０４ａを介して、図４，５の基板処理装置５０が、処理室２０４として結合されている。
【００８９】
さらに図１４のクラスタ型基板処理装置２００では制御装置２１０が設けられており、前記制御装置２１０は、ロードロック室２０２Ａあるいは２０２Ｂに導入された被処理基板を、最初に処理室２０３に、前記真空搬送室２０１およびゲートバルブ２０２ａ，２０３ａを介して搬送し、前記基板処理装置１１に、先に図１（Ａ）で説明した、あるいは図８（Ａ），（Ｂ）で説明した成膜処理をする。その際、前記制御装置２１０は、図３に示した制御部３４の機能を実行させる。
【００９０】
さらに前記制御装置２１０は、被処理基板を、前記処理室２０３から処理室２０４に、前記真空搬送室２０１およいゲートバルブ２０３ａ，２０４ａを介して搬送し、前記基盤処理装置５０に、前記図１（Ｂ）あるいは図８（Ｃ）の基板処理を実行させる。
【００９１】
さらに前記制御装置２１０は、必要に応じて前記基板処理装置１１装置５０に、図１（Ｃ）以下、あるいは図８（Ｄ）以下の工程を繰り返し行わせる。
【００９２】
図１５は、前記制御装置２１０の概略的構成を示す。
【００９３】
図１５を参照するに、制御装置２１０は汎用コンピュータより構成されており、システムバス２１０Ａと、これに結合されたＣＰＵ２１１、メモリ２１２、ハードディスクドライブ２１３、キーボード、マウス、ディスプレイなどの入出力ユニット２１４、ネットワーク２１５Ｎに接続されたネットワークインターフェース２１５、および前記クラスタ型基板処理装置２００に接続された制御インターフェース２１６を備えており、前記ＣＰＵ２１１の制御の下、プロセッサ可読媒体２１４Ａ上に記録された前記基板処理装置２００の制御プログラムコードを、前記入出力インターフェース２１４を介して読み取り、ハードディスクドライブ２１３中に格納する。さらに前記ＣＰＵ２１１は、前記ハードディスクドライブ２１３中に格納された制御プログラムコードを読み出して、メモリ２１２に展開し、前記ＣＰＵ２１１は、前記基板処理装置２００を、前記メモリ２１２に展開されたプログラムコードに従って、前記制御インターフェース２１６を介して制御する。
【００９４】
また図１５のコンピュータ２１０では、前記プロセッサ可読媒体２１４Ａ上に記録された制御プログラムコードと同様な制御プログラムコードをネットワーク２１５Ｎからダウンロードして実行することも可能である。
【００９５】
また図１５の制御装置２１０では、前記基板処理装置２００の制御を、前記ネットワーク２１５Ｎを介して行うことも可能である。
【００９６】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において、様々な変形・変更が可能である。
【図面の簡単な説明】
【００９７】
【図１】（Ａ）〜（Ｄ）は、本発明の第１の実施形態による成膜方法を説明する図（その１）である。
【図２】（Ｅ）〜（Ｆ）は、本発明の第１の実施形態による成膜方法を説明する図（その２）である。
【図３】本発明の第1の実施形態において、ＳｉＯＣＨ膜の成膜に使われる基板処理装置の構成を示す図である。
【図４】本発明の第１の実施形態において、ＳｉＯＣＨ膜の改質に使われる基板処理装置の構成を示す図である。
【図５】本発明の第１の実施形態において、ＳｉＯＣＨ膜の改質に使われる基板処理装置の構成を示す図である。
【図６】本発明の第1の実施形態により得られるＳｉＯＣＨ多孔質膜の機械強度を示す図である。
【図７】本発明の第２の実施形態による半導体装置の構成を示す図である。
【図８】（Ａ）〜（Ｃ）は、本発明の第３の実施形態による成膜方法を示す図（その１）である。
【図９】（Ｄ）〜（Ｆ）は、本発明の第３の実施形態による成膜方法を示す図（その２）である。
【図１０】（Ｇ）〜（Ｉ）は、本発明の第３の実施形態による成膜方法を示す図（その３）である。
【図１１】（Ａ）〜（Ｃ）は、本発明の第４の実施形態による成膜方法を示す図である。
【図１２】本発明の第３の実施形態により得られたＳｉＯＣＨ膜の密着強度を示す図である。
【図１３】（Ａ），（Ｂ）は、本発明の第４の実施形態における下地膜中の元素分布プロファイルを、比較対照例と比較して示す図である。
【図１４】本発明の第５の実施形態によるクラスタ型基板処理装置の構成を示す図である。
【図１５】図１４のクラスタ型基板処理装置を制御する制御装置の構成を示す図である。
【符号の説明】
【００９８】
１  下地絶縁膜
２，３，４  ＳｉＯＣＨ膜
２Ａ，３Ａ，４Ａ  ＳｉＯＣＨ多孔質膜
１１  平行平板型プラズマ基板処理装置
１２  処理容器
１３  排気口
１４  排気装置
１５  ゲートバルブ
１６  サセプタ支持台
１７  サセプタ
１８  絶縁体
１９，２７  冷媒流路
２０  リフトピン
２１，３２  高周波源
２２，３３  整合器
２３  シャワーヘッド
２４  ガス供給孔
２５  電極板
２６  電極支持体
２８  ガス導入管
２９  トリメチルシランガス源
３０  酸素ガス源
３１  Ａｒガス源
３４  制御装置
３６  除害装置
５０  マイクロ波プラズマ処理装置
５１  処理容器
５１Ａ  プロセス空間
５１Ｂ  空間
５１Ｃ  排気口
５１Ｄ  ＡＰＣ
５１Ｅ  排気装置
５１Ｇ  ゲートバルブ
５１ｇ  基板搬入搬出口
５２  基板保持台
５２Ａ  ヒータ
５２Ｂ  駆動ライン
５３  天板
５４  ガスリング
５５  マイクロ波アンテナ
５５Ａ  導体部
５５Ｂ  遅波板
５５Ｃ  平面アンテナ板
５５ａ，５５ｂ  スロット
５６  同軸導波管
５６Ａ  外部導波路
５６Ｂ  内部導波路
７０  半導体装置
７１  シリコン基板
７１Ａ  素子領域
７１Ｉ  素子分離領域
７１ａ，７１ｂ  拡散領域
７２  ゲート絶縁膜
７３  ゲート電極
７４  ＴＥＯＳ絶縁膜
７５，７７，７９，８１，８３，８５  エッチングストッパ膜
７６，７８，８０，８２，８４  層間絶縁膜
７６Ａ，７６Ｂ，８０Ａ，８０Ｂ，８４Ａ，８４Ｂ  Ｃｕ配線層
７８Ａ，７８Ｂ，８２Ａ，８２Ｂ  Ｃｕビアプラグ
８６〜８８  ＳｉＯＣＨ多孔質膜
８６Ａ，８６Ｂ  グローバル配線パターン
８６ａ，８６ｂ  バリアメタル膜
８９Ａ  電極パッド
１０１Ａ，１０１Ｈ，１０１Ｏ  ガス源
１０３Ａ，１０３Ｈ，１０３Ｏ  ＭＦＣ
１０４Ａ，１０４Ｈ，１０４Ｏ、１０５Ａ，１０５Ｈ，１０５Ｏ，１０６  バルブ
１１０Ａ  モード変換部
１１０Ｂ  矩形導波管
１１１  インピーダンス整合器
１１２  マイクロ波源
２００  クラスタ型基板処理装置
２０１  真空搬送室
２０２Ａ，２０２Ｂ  ロードロック室
２０２ａ，２０２ｂ，２０３ａ，２０４ａ  ゲートバルブ
２０３，２０４  処理室
２１０  制御装置
２１０Ａ  システムバス
２１１  ＣＰＵ
２１２  メモリ
２１３  ハードディスクドライブ
２１４  入出力ユニット
２１４Ａ  プロセッサ可読媒体
２１５  ネットワークインターフェース
２１５Ｎ  ネットワーク
２１６  制御インターフェース
【図１】
0004837370.tif 000002
【図２】
0004837370.tif 000003
【図３】
0004837370.tif 000004
【図４】
0004837370.tif 000005
【図５】
0004837370.tif 000006
【図６】
0004837370.tif 000007
【図７】
0004837370.tif 000008
【図８】
0004837370.tif 000009
【図９】
0004837370.tif 000010
【図１０】
0004837370.tif 000011
【図１１】
0004837370.tif 000012
【図１２】
0004837370.tif 000013
【図１３】
0004837370.tif 000014
【図１４】
0004837370.tif 000015
【図１５】
0004837370.tif 000016