(57)【特許請求の範囲】
【請求項１】
半導体層と、前記半導体層を複数の一導電型の島領域に区分する逆導電型の分離領域と、前記複数の島領域には、少なくともモータを駆動させる駆動素子と、該駆動素子を制御する制御素子とが組み込まれる半導体集積回路装置において、
前記制御素子が形成される島領域では、逆導電型の埋込拡散領域が、一導電型の埋込拡散領域よりも前記半導体層表面側に配置され、且つ、前記制御素子が形成される島領域を区分する前記分離領域と連結し、
一導電型の拡散領域は、前記制御素子が形成される島領域の周囲にて前記一導電型の埋込拡散領域と連結し、且つ、前記一導電型の埋込拡散領域及び前記一導電型の拡散領域には電源電位が印加されることを特徴とする半導体集積回路装置。
【請求項２】
前記制御素子が形成される島領域を囲むように配置された一導電型の環状島領域には、前記電源電位が印加された一導電型の拡散領域が配置されることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記半導体層は逆導電型の半導体基板と一導電型のエピタキシャル層とを有し、前記半導体基板と前記エピタキシャル層とに渡り、前記一導電型の埋込拡散領域と前記逆導電型の埋込拡散領域とが、その形成領域を重畳させていることを特徴とする請求項１または請求項２に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、寄生効果によるモータ駆動回路の誤作動を防止する半導体集積回路装置に関する。
【背景技術】
【０００２】
従来の３相モータードライバでは、直流電源ＶＣＣ、ＧＮＤ間に直列接続されたトランジスタ（Ｔｒ１―Ｔｒ２、Ｔｒ３―Ｔｒ４、Ｔｒ５―Ｔｒ６）が並列接続される。Ｔｒ１―Ｔｒ２、Ｔｒ３―Ｔｒ４およびＴｒ５―Ｔｒ６の間から取り出された出力端子をモータＭに接続する。そして、モータの回転／停止に伴う正／逆方向の起電力が発生する。トランジスタのコレクタ・エミッタ間に保護ダイオードを接続し、起電力を固定電位へ逃がし、直列接続されたトランジスタを含むＩＣの内部を保護する構造が開示されている（例えば、特許文献１参照）。
【０００３】
また、従来のＤＣモータの正転逆転制御回路が開示されている（例えば、非特許文献１参照）。
【特許文献１】特開平６−１０４４５９号公報（第１３−１４頁、第１６−第１７図）
【非特許文献１】三浦宏文「メカトロニクス」オーム社、Ｐ．２０４−２０５
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の半導体集積回路装置では、例えば、駆動素子のＯＮ動作からＯＦＦ動作への移行時には、モータから逆方向の起電力（以下、逆起電力と呼ぶ。）が発生する。そして、この逆起電力により、モータを駆動させる駆動素子のコレクタ領域には負電位が印加される。そのことで、駆動素子、基板、制御素子から構成される寄生トランジスタのエミッタ領域とベース領域とのＰＮ接合領域より、自由キャリア（電子）が発生する。該自由キャリア（電子）は、基板を介して、駆動素子が形成される島領域からその他の島領域に流れ込む。特に、駆動素子を制御する制御素子へと自由キャリア（電子）が流れ込んだ場合、制御素子が誤作動してしまう。その結果、制御素子の誤作動に伴い、ＯＦＦ動作である駆動素子がＯＮ動作し、モータに誤った信号を送り、モータの正常動作を妨げるという問題があった。
【課題を解決するための手段】
【０００５】
上述した各事情に鑑みて成されたものであり、本発明の半導体集積回路装置では、半導体層と、前記半導体層を複数の一導電型の島領域に区分する逆導電型の分離領域と、前記複数の島領域には、少なくともモータを駆動させる駆動素子と、該駆動素子を制御する制御素子とが組み込まれる半導体集積回路装置において、前記制御素子が形成される島領域では、逆導電型の埋込拡散領域が、一導電型の埋込拡散領域よりも前記半導体層表面側に配置され、且つ、前記制御素子が形成される島領域を区分する前記分離領域と連結し、一導電型の拡散領域は、前記制御素子が形成される島領域の周囲にて前記一導電型の埋込拡散領域と連結し、且つ、前記一導電型の埋込拡散領域及び前記一導電型の拡散領域には電
源電位が印加されることを特徴とする。従って、本発明の半導体集積回路装置では、制御素子が形成された島領域は、電源電位が印加された一導電型の埋込拡散領域により基板と区分される。そのことで、モータの逆起電力により、駆動素子から発生する自由キャリア（電子）は、基板を通過して、制御素子に流れ込むことを防ぐことができる。また、該自由キャリア（電子）は、該一導電型の埋込拡散領域を介して引き抜かれる。その結果、駆動素子より発生する自由キャリア（電子）により、制御素子が誤動作することを防ぐことができる。
【発明の効果】
【０００８】
本発明の半導体集積回路装置では、少なくともモータの駆動素子が形成される島領域と該駆動素子を制御する制御素子が形成される島領域を有する。そして、制御素子が形成される島領域は、電源電位が印加された一導電型の埋込拡散領域により基板と区分されている。そのことで、本発明では、モータの逆起電力により、駆動素子のＰＮ接合領域から発生する自由キャリア（電子）が、該一導電型の埋込拡散領域により制御素子内へと流れ込むことを防ぐことができる。その結果、該自由キャリア（電子）により、制御素子が誤動作することを防ぐことができ、制御素子の誤作動を防ぐことで、駆動素子の誤作動も防止できる。
【０００９】
また、本発明の半導体集積回路装置では、制御素子が形成される島領域において、一導電型の埋込拡散領域とその形成領域を重ねるように、逆導電型の埋込拡散領域が形成されている。そして、該逆導電型の埋込拡散領域は、一導電型の拡散領域より半導体層上面側に位置している。更に、該逆導電型の埋込拡散領域は、分離領域を介して接地状態となっている。そのことで、本発明では、該逆導電型の埋込拡散領域が、制御素子の基板としての役割を果たすことができる。
【００１０】
また、本発明の半導体集積回路装置では、少なくともモータの駆動素子が形成される島領域と該駆動素子を制御する制御素子が形成される島領域とを有する。そして、駆動素子が形成される島領域は、電源電位が印加された一導電型の埋込拡散領域により、基板と区分されている。そのことで、本発明では、モータの逆起電力により、駆動素子のＰＮ接合領域から発生する自由キャリア（電子）が、該一導電型の埋込拡散領域により基板へと流れ出すことを防ぐことができる。その結果、該自由キャリア（電子）が、基板を通過して制御素子へと流れ込むことを防ぐので、制御素子が誤動作することを防ぐことができる。そして、制御素子の誤作動を防ぐことで、駆動素子の誤作動も防止できる。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明における半導体集積回路装置の一実施の形態について、図１〜図５を参照にして詳細に説明する。
【００１２】
図１、図３、図４及び図５は本発明の半導体集積回路装置の構造を示す断面図であり、図２は本発明の半導体集積回路装置における回路図の一部である。
【００１３】
図１に示す如く、Ｐ型の単結晶シリコン基板４上には、厚さ２〜１０μｍのＮ型のエピタキシャル層５が形成されている。そして、基板４及びエピタキシャル層５は、それらを貫通するＰ型の分離領域６によって、第１の島領域７、第２の島領域８、第３の島領域９及び第４の島領域１０が形成されている。尚、図示していないが、基板４及びエピタキシャル層５は、分離領域６によりその他の島領域も形成され、ＩＩＬ（Ｉｎｔｅｇｒａｔｅｄ  Ｉｎｊｅｃｔｉｏｎ  Ｌｏｇｉｃ）等の様々な素子が配置されている。
【００１４】
この分離領域６は、基板４表面から上下方向に拡散した第１の分離領域１１と、エピタキシャル層５表面から形成した第２の分離領域１２から成る。そして、両者１１、１２が連結することで、基板４及びエピタキシャル層５を島状に分離する。
【００１５】
本実施の形態の半導体集積回路装置１では、第１及び第２の島領域７、８には、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタが形成され、第３の島領域９には、モータの駆動素子であるパワーＮＰＮトランジスタ３が形成されている。そして、本実施の形態では、小信号部２を構成する第１及び第２の島領域７、８を囲むように、第４の島領域１０が形成されている。
【００１６】
また、図示していないが、エピタキシャル層５上面には、ＬＯＣＯＳ酸化膜、シリコン酸化膜等が堆積されている。そして、シリコン酸化膜等に形成されたコンタクトホールを介して、バリアメタル層及びＡｌ層が堆積され、電極が形成されている。以下に、第１の島領域７、第２の島領域８、第３の島領域９及び第４の島領域１０に形成される素子について説明する。
【００１７】
先ず、第１の島領域７に形成されるＮＰＮトランジスタについて説明する。図示したように、基板４とエピタキシャル層５との境界部分にはＮ型の埋込拡散領域１３が形成されている。そして、コレクタ領域として用いられるエピタキシャル層５には、その表面から、Ｐ型の拡散領域１４及びＮ型の拡散領域１５が形成されている。例えば、Ｐ型の拡散領域１４をベース領域とし、Ｎ型の拡散領域１５をコレクタ導出領域とする。また、Ｐ型の拡散領域１４の表面からはＮ型の拡散領域１６が形成されており、Ｎ型の拡散領域１６はエミッタ領域として用いることで、ＮＰＮトランジスタが構成される。
【００１８】
次に、第２の島領域８に形成される横型ＰＮＰトランジスタについて説明する。図示したように、基板４とエピタキシャル層５との境界部分にはＮ型の埋込拡散領域１７が形成されている。そして、ベース領域として用いられるエピタキシャル層５には、その表面から、Ｐ型の拡散領域１８、１９及びＮ型の拡散領域２０が形成されている。例えば、Ｐ型の拡散領域１８をエミッタ領域とし、Ｐ型の拡散領域１９をコレクタ領域とする。尚、図では、Ｐ型の拡散領域１９は独立して描いているが、実際には、エミッタ領域のＰ型の拡散領域１８を囲むように、一体に形成されている。一方、Ｎ型の拡散領域２０をベース導出領域として用いることで、横型ＰＮＰトランジスタが構成される。
【００１９】
次に、第３の島領域９に形成されるパワーＮＰＮトランジスタ３について説明する。図示したように、基板４とエピタキシャル層５との境界部分にはＮ型の埋込拡散領域２１が形成されている。エピタキシャル層５の表面からＮ型の拡散領域２２が形成され、拡散領域２２は埋込拡散領域２１と連結する。そして、Ｎ型の拡散領域２２で囲まれた領域には、エピタキシャル層５の表面からＰ型の拡散領域２３が形成され、Ｐ型の拡散領域２３には、その表面からＮ型の拡散領域２４が形成されている。そして、本実施の形態では、Ｎ型のエピタキシャル層５をコレクタ領域とし、Ｎ型の埋込拡散領域２１、拡散領域２２をコレクタ導出領域としている。Ｐ型の拡散領域２３をベース領域とし、Ｎ型の拡散領域２４をエミッタ領域とし、パワーＮＰＮトランジスタ３が構成される。
【００２０】
ここで、本実施の形態では、例えば、数ｍＡ程度の主電流が流れる場合をＮＰＮトランジスタと呼び、例えば、数Ａ程度の主電流が流れる場合をパワーＮＰＮトランジスタと呼ぶ。
【００２１】
次に、第４の島領域１０に形成される、電源電位が印加されたＮ型の拡散領域について説明する。図示の如く、基板４とエピタキシャル層５との境界部分にＮ型の埋込拡散領域２５が形成され、エピタキシャル層５表面からＮ型の拡散領域２６が形成され、両者は連結している。そして、Ｎ型の拡散領域２６には電源電圧が印加される。そのことで、パワーＮＰＮトランジスタ３にモータの逆起電力が印加された際に発生する自由キャリア（電子）を吸い上げることができる。そして、本実施の形態では、第４の島領域には、ＩＣを構成する素子は形成されず、ダミー島領域として用いられる。
【００２２】
上述したように、本実施の形態では、第４の島領域１０は、小信号部２を構成する第１及び第２の島領域７、８を囲むように配置されている。そして、第１、第２及び第４の島領域７、８、１０では、Ｎ型の埋込拡散領域２７が、基板４とエピタキシャル層５との境界部分に一体に形成されている。更に、Ｎ型の埋込拡散領域２７は、第４の島領域１０において、Ｎ型の埋込拡散領域２５と連結している。そのため、本実施の形態では、小信号部２を形成する第１及び第２の島領域７、８等は、連結したＮ型の拡散領域２５、２６、２７で囲まれた構造となる。つまり、第４の島領域１０では、Ｎ型の拡散領域２６は電源電位が印加されており、小信号部２が形成される領域は、電源電位が印加されたＮ型の拡散領域で２５、２６、２７で囲まれた構造となる。
【００２３】
尚、上述したように、第４の島領域１０は、小信号部２を囲む構造に限定する必要はない。例えば、小信号部２を構成する個々の島領域毎に第４の島領域１０が配置されても良い。この場合には、第４の島領域１０の任意の箇所に、電源電位が印加されたＮ型の拡散領域が配置されても良い。
【００２４】
更に、本実施の形態では、図示したように、小信号部２を構成する第１及び第２の島領域７、８では、Ｐ型の埋込拡散領域２８が、基板４とエピタキシャル層５との境界部分に一体に形成されている。そして、Ｐ型の埋込拡散領域２８は、各島領域７、８を区分する分離領域６と連結し、接地状態となる。また、Ｐ型の埋込拡散領域２８は、Ｎ型の埋込拡散領域２７とその形成領域の一部を重畳させ、Ｎ型の埋込拡散領域２７よりはエピタキシャル層５表面側に位置している。そのことで、小信号部２を構成する島領域７、８では、接地状態であるＰ型の埋込拡散領域２８が基板としての役割を担う。
【００２５】
次に、図２に示すように、本実施の形態の半導体集積回路装置１は、モータを駆動させるためのドライバＩＣであり、その回路図の一部を図示している。例えば、モータ駆動用の電源ラインには、モータの駆動素子であるパワーＮＰＮトランジスタＡのコレクタ電極が接続している。パワーＮＰＮトランジスタＡのエミッタ電極とモータの出力端子とが接続している。一方、制御素子である横型ＰＮＰトランジスタＣのコレクタ電極とパワーＮＰＮトランジスタＡのベース電極とは、抵抗Ｒ１を介して接続している。そして、横型ＰＮＰトランジスタＣのエミッタ電極は電源ラインに接続している。ベース電極は、例えば、カレントミラー回路として形成されるもう一方の横型ＰＮＰトランジスタのベース電極と接続し、該横型ＰＮＰトランジスタを介して電源ラインに接続している。
【００２６】
本実施の形態では、上述した回路とすることで、例えば、駆動素子であるパワーＮＰＮトランジスタ４のＯＮ動作からＯＦＦ動作への移行時には、モータから逆起電力が発生し、パワーＮＰＮトランジスタ３に該逆起電力が印加される。そのことで、パワーＮＰＮトランジスタ３のコレクタ領域には、負の電位が印加される。一方、Ｐ型の基板４は、第３の島領域９を区分する分離領域６を介して接地されている。そのことで、パワーＮＰＮトランジスタ３のＮ型の埋込拡散領域２１と、Ｐ型の基板４と、小信号部２のＮ型の埋込拡散領域２７とからなる寄生ＮＰＮトランジスタでは、エミッタ領域とベース領域との接合領域（以下、寄生接合領域と呼ぶ。）に順方向バイアスが印加され、自由キャリア（電子）が発生する。
【００２７】
しかしながら、本実施の形態では、上述した素子構造とすることで、パワーＮＰＮトランジスタ３の寄生接合領域から発生する自由キャリア（電子）が基板４を介して小信号部２に流れ込むことを防止する。具体的には、小信号部２が形成される島領域７、８は、第４の島領域１０で囲まれており、第４の島領域１０には、電源電位が印加されたＮ型の拡散領域２５、２６が形成されている。そして、Ｎ型の埋込拡散領域２５は、Ｎ型の埋込拡散領域２７と連結している。そのことで、小信号部２では、電源電位が印加されたＮ型の埋込拡散領域２７で、基板４とエピタキシャル層５とが区分されている。
【００２８】
この構造により、本実施の形態では、パワーＮＰＮトランジスタ３から発生する自由キャリア（電子）は、基板４を介して、電源電位が印加されたＮ型の埋込拡散領域２７へと流れ込む。そして、流れ込んだ自由キャリア（電子）は、第４の島領域１０に形成されるＮ型の拡散領域２５、２６を介して、引き抜かれる。
【００２９】
このとき、小信号部２が形成される島領域７、８では、エピタキシャル層５とＮ型の埋込拡散領域２７とは、接地状態であるＰ型の埋込拡散領域２８により分離されている。そのことで、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタでは、自由キャリア（電子）が流れ込み、ＯＦＦ動作時に、ＯＮ動作することは無くなる。そして、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタの誤動作に基づき、駆動素子であるパワーＮＰＮトランジスタ３が、ＯＦＦ動作時にＯＮ動作することを防ぐことができる。
【００３０】
次に、図３に示すように、本実施の形態では、例えば、モータの駆動素子としてパワーＭＯＳトランジスタ３１を用いても良い。尚、第１の島領域７、第２の島領域８及び第４の島領域１０に形成される素子は、図１の場合と同様であるので、ここではその説明を参照とする。また、以下の説明では、図１に示した半導体集積回路装置で説明した各構成要素と同じ構成要素には同じ符番を付すこととする。
【００３１】
Ｐ型の単結晶シリコン基板４上には、厚さ２〜１０μｍのＮ型のエピタキシャル層５が形成されている。基板４及びエピタキシャル層５は、それらを貫通するＰ型の分離領域６によって、第１の島領域７、第２の島領域８、第３の島領域９及び第４の島領域１０が形成されている。そして、図１に示した場合と同様に、第１の島領域７にはＮＰＮトランジスタが形成され、第２の島領域８には横型ＰＮＰトランジスタが形成され、これらの島領域７、８に形成された素子により小信号部２を構成している。
【００３２】
一方、本実施の形態では、モータの駆動素子として、パワーＭＯＳトランジスタ３１を用いることもできる。図示したように、第３の島領域９では、基板４とエピタキシャル層５との境界部分にはＮ型の埋込拡散領域３２が形成されている。エピタキシャル層５の表面からＮ型の拡散領域３３、３５、Ｐ型の拡散領域３４が形成されている。Ｐ型の拡散領域３４には、その表面からＮ型の拡散領域３６が形成されている。エピタキシャル層５表面には、ゲート酸化膜３７を介して、ゲート電極３８が形成されている。そして、本実施の形態では、Ｎ型の拡散領域３３、３５をドレイン領域とし、Ｎ型の拡散領域３６をソース領域とし、Ｐ型の拡散領域３４をチャネル形成領域とし、パワーＭＯＳランジスタ３１が構成される。ここで、本実施の形態では、例えば、数Ａ程度の主電流が流れる場合をパワーＭＯＳトランジスタと呼ぶ。
【００３３】
本実施の形態では、モータの駆動素子として、パワーＭＯＳトランジスタ３１を用いた場合においても、パワーＮＰＮトランジスタ３を用いた場合と同様に、例えば、駆動素子であるパワーＭＯＳトランジスタ３１のモータのＯＮ動作からＯＦＦ動作への移行時には、モータの逆起電力により、パワーＭＯＳトランジスタ３１のドレイン領域には、負の電位が印加される。そして、パワーＭＯＳトランジスタ３１のＮ型の埋込拡散領域３２と、Ｐ型の基板４と、小信号部２のＮ型の埋込拡散領域２７とからなる寄生ＮＰＮトランジスタでは、エミッタ領域とベース領域との接合領域（以下、寄生接合領域と呼ぶ。）に順方向バイアスが印加され、自由キャリア（電子）が発生する。
【００３４】
しかしながら、図１を用いて上述したように、小信号部２が形成されている島領域７、８では、電源電位が印加されたＮ型の埋込拡散領域２７で、基板４とエピタキシャル層５とが区分されている。そのことで、自由キャリア（電子）が、小信号部２を構成する島領域に流れ込むことを防ぐことができる。また、Ｐ型の埋込拡散領域２８は、Ｎ型の埋込拡散領域２７とその形成領域の一部を重畳させる。そして、Ｐ型の埋込拡散領域２８は、Ｎ型の埋込拡散領域２７よりエピタキシャル層５表面側に位置している。そのことで、小信号部２を構成する島領域７、８では、接地状態であるＰ型の埋込拡散領域２８が基板としての役割を担う。
【００３５】
次に、図４に示すように、本実施の形態では、例えば、モータの駆動素子としてパワーＮＰＮトランジスタ３を用いる。そして、その駆動素子を形成する島領域において、電源電位が印加されたＮ型の埋込拡散領域で、基板４とエピタキシャル層５とが区分される場合でも良い。尚、第１の島領域７、第２の島領域８及び第３の島領域９に形成される素子は、図１の場合と同様であるので、ここではその説明を参照とする。また、以下の説明では、図１に示した半導体集積回路装置で説明した各構成要素と同じ構成要素には同じ符番を付すこととする。
【００３６】
Ｐ型の単結晶シリコン基板４上には、厚さ２〜１０μｍのＮ型のエピタキシャル層５が形成されている。基板４及びエピタキシャル層５は、それらを貫通するＰ型の分離領域６によって、第１の島領域７、第２の島領域８、第３の島領域９及び第４の島領域１０が形成されている。そして、図１に示した場合と同様に、第１の島領域７にはＮＰＮトランジスタが形成され、第２の島領域８には横型ＰＮＰトランジスタが形成され、これらの島領域７、８に形成された素子により小信号部２を構成している。
【００３７】
本実施の形態では、モータの駆動素子としてパワーＮＰＮトランジスタ３を用い、第３の島領域９には、パワーＮＰＮトランジスタ３が形成されている。また、第３の島領域９を囲むように、第４の島領域１０が形成されている。そして、図１に示した場合と同様に、第４の島領域１０には、電源電位が印加されたＮ型の拡散領域４３、４４が形成されている。一方、第３及び第４の島領域９、１０では、Ｎ型の埋込拡散領域４１が、基板４とエピタキシャル層５との境界部分に一体に形成されている。そして、Ｎ型の拡散領域４３は、Ｎ型の埋込拡散領域４１と連結しており、パワーＮＰＮトランジスタ３は電源電位が印加されたＮ型の拡散領域４１、４３、４４で囲まれた構造となる。
【００３８】
尚、上述したように、第４の島領域１０は、小信号部２を囲む構造に限定する必要はない。例えば、小信号部２を構成する個々の島領域毎に第４の島領域１０が配置されても良い。この場合には、第４の島領域１０の任意の箇所に、電源電位が印加されたＮ型の拡散領域が配置されても良い。
【００３９】
また、本実施の形態では、図示したように、パワーＮＰＮトランジスタ３を構成する第３の島領域９では、Ｐ型の埋込拡散領域４２が、基板４とエピタキシャル層５との境界部分に一体に形成されている。そして、Ｐ型の埋込拡散領域４２は、各島領域９を区分する分離領域６と連結し、接地状態となる。また、Ｐ型の埋込拡散領域４２は、Ｎ型の埋込拡散領域４１とその形成領域の一部を重畳させている。そして、Ｐ型の埋込拡散領域４２は、Ｎ型の埋込拡散領域４１よりエピタキシャル層５の表面側に位置している。そのことで、第３の島領域９では、接地状態であるＰ型の埋込拡散領域４２が基板としての役割を担う。
【００４０】
本実施の形態では、上述したように、例えば、駆動素子であるパワーＮＰＮトランジスタ３のモータのＯＮ動作からＯＦＦ動作への移行時には、モータの逆起電力により、パワーＮＰＮトランジスタ３のドレイン領域には、負の電位が印加される。そして、パワーＮＰＮトランジスタ３のＮ型の埋込拡散領域２１と、Ｐ型の埋込拡散領域４２と、電源電位が印加されるＮ型の埋込拡散領域４１とからなる寄生ＮＰＮトランジスタでは、エミッタ領域とベース領域との接合領域（以下、寄生接合領域と呼ぶ。）に順方向バイアスが印加され、自由キャリア（電子）が発生する。
【００４１】
しかしながら、第３の島領域９は、電源電位が印加されたＮ型の拡散領域４１、４３、４４で囲まれているので、自由キャリア（電子）が、小信号部２を構成する島領域に流れ込むことを防ぐことができる。つまり、上記寄生接合領域に順方向バイアスが印加され、発生する自由キャリア（電子）は、Ｎ型の拡散領域４１、４３、４４を流れ、引き抜かれる。その結果、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタでは、自由キャリア（電子）が流れ込み、ＯＦＦ動作時に、ＯＮ動作することは無くなる。そして、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタの誤動作に基づき、駆動素子であるパワーＮＰＮトランジスタ３が、ＯＦＦ動作時にＯＮ動作することを防ぐことができる。
【００４２】
次に、図５に示すように、本実施の形態では、図４に示す半導体集積回路装置において、例えば、モータの駆動素子としてパワーＭＯＳトランジスタ３１を用いても良い。尚、第１の島領域７、第２の島領域８及び第４の島領域１０に形成される素子は、図４の場合と同様であるので、ここではその説明を参照とする。また、以下の説明では、図１、図３及び図４に示した半導体集積回路装置で説明した各構成要素と同じ構成要素には同じ符番を付すこととする。
【００４３】
Ｐ型の単結晶シリコン基板４上には、厚さ２〜１０μｍのＮ型のエピタキシャル層５が形成されている。基板４及びエピタキシャル層５は、それらを貫通するＰ型の分離領域６によって、第１の島領域７、第２の島領域８、第３の島領域９及び第４の島領域１０が形成されている。そして、図１に示した場合と同様に、第１の島領域７にはＮＰＮトランジスタが形成され、第２の島領域８には横型ＰＮＰトランジスタが形成され、これらの島領域７、８に形成された素子により小信号部２を構成している。
【００４４】
一方、本実施の形態では、モータの駆動素子として、パワーＭＯＳトランジスタ３１を用いることもできる。図示したように、第３の島領域９では、基板４とエピタキシャル層５との境界部分にはＮ型の埋込拡散領域３２が形成されている。エピタキシャル層５の表面からＮ型の拡散領域３３、３５、Ｐ型の拡散領域３４が形成され、Ｐ型の拡散領域３４には、その表面からＮ型の拡散領域３６が形成されている。エピタキシャル層５表面には、ゲート酸化膜３７を介して、ゲート電極３８が形成される。そして、本実施の形態では、Ｎ型の拡散領域３３、３５をドレイン領域とし、Ｎ型の拡散領域３６をソース領域とし、Ｐ型の拡散領域３４をチャネル形成領域とし、パワーＭＯＳランジスタ３１が構成される。ここで、本実施の形態では、例えば、数Ａ程度の主電流が流れる場合をパワーＭＯＳトランジスタと呼ぶ。
【００４５】
また、本実施の形態では、図示したように、パワーＭＯＳトランジスタ３１を構成する第３の島領域９では、Ｐ型の埋込拡散領域４２が、基板４とエピタキシャル層５との境界部分に一体に形成されている。そして、Ｐ型の埋込拡散領域４２は、各島領域９を区分する分離領域６と連結し、接地状態となる。また、Ｐ型の埋込拡散領域４２は、Ｎ型の埋込拡散領域４１とその形成領域の一部を重畳させている。そして、Ｐ型の埋込拡散領域４２は、Ｎ型の埋込拡散領域４１よりエピタキシャル層５の表面側に位置している。そのことで、第３の島領域９では、接地状態であるＰ型の埋込拡散領域４２が基板としての役割を担う。
【００４６】
本実施の形態では、上述したように、例えば、駆動素子であるパワーＭＯＳトランジスタ３１のＯＮ動作からＯＦＦ動作への移行時には、モータの逆起電力により、パワーＭＯＳトランジスタ３１のドレイン領域には、負の電位が印加される。そして、パワーＭＯＳトランジスタ３１のＮ型の埋込拡散領域３２と、Ｐ型の埋込拡散領域４２と、電源電位が印加されるＮ型の埋込拡散領域４１とからなる寄生ＮＰＮトランジスタでは、エミッタ領域とベース領域との接合領域（以下、寄生接合領域と呼ぶ。）に順方向バイアスが印加され、自由キャリア（電子）が発生する。
【００４７】
しかしながら、図４に示した場合と同様に、第３の島領域９は、電源電位が印加されたＮ型の拡散領域４１、４３、４４で囲まれているので、自由キャリア（電子）が、小信号部２を構成する島領域に流れ込むことを防ぐことができる。つまり、寄生接合領域に順方向バイアスが印加され、発生する自由キャリア（電子）は、Ｎ型の拡散領域４１、４３、４４を流れ、引き抜かれる。その結果、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタでは、寄生電流が流れ込み、ＯＦＦ動作時に、ＯＮ動作することは無くなる。そして、小信号部２を構成するＮＰＮトランジスタ、横型ＰＮＰトランジスタの誤動作に基づき、駆動素子であるパワーＮＰＮトランジスタ３が、ＯＦＦ動作時にＯＮ動作することを防ぐことができる。
【００４８】
尚、上述したように、本実施の形態では、電源電位が印加されたＮ型の埋込拡散領域が駆動素子形成領域の基板とエピタキシャル層との間に形成される場合、あるいは、小信号部の基板とエピタキシャル層との間に形成される場合について説明したが、この場合に限定する必要はない。例えば、Ｎ型の埋込拡散領域が、駆動素子形成領域及び制御素子形成領域のそれぞれに形成される場合でも良く、また、Ｎ型の埋込拡散領域が、駆動素子形成領域以外の全ての領域に形成される場合でも良い。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施の形態である半導体集積回路装置を説明するための断面図である。
【図２】本発明の一実施の形態である半導体集積回路装置の回路図である。
【図３】本発明の一実施の形態である半導体集積回路装置を説明するための断面図である。
【図４】本発明の一実施の形態である半導体集積回路装置を説明するための断面図である。
【図５】本発明の一実施の形態である半導体集積回路装置を説明するための断面図である。
【符号の説明】
【００５０】
１    半導体集積回路装置
２    小信号部
３    パワーＮＰＮトランジスタ
４    Ｐ型の半導体基板
５    Ｎ型のエピタキシャル層
６    分離領域
７    第１の島領域
８    第２の島領域
９    第３の島領域
１０    第４の島領域
１１    第１の分離領域
１２    第２の分離領域
１３、１７、２１、２５、２７、３２、４１、４３    Ｎ型の埋込拡散領域
１４、１８、１９、２３、３４    Ｐ型の拡散領域
１５、１６、２０、２２、２４、２６、３３、３５、３６、４４    Ｎ型の拡散領域
２８、４２    Ｐ型の埋込拡散領域
３１    パワーＭＯＳトランジスタ
３７    ゲート酸化膜
３８    ゲート電極
【図１】
0004775683.tif 000002
【図２】
0004775683.tif 000003
【図３】
0004775683.tif 000004
【図４】
0004775683.tif 000005
【図５】
0004775683.tif 000006