【手続補正書】
【提出日】平成15年9月11日(2003.9.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
その形成順序は構造によって様々であるが、例えばＴＦＴを用いたアクティブマトリクス基板を例にとって説明を行えば、トランジスタのチャネル部として用いられる半導体層、走査線配線層、データ線配線層、画素電極配線層などと、これらの層の間を絶縁するための各層間絶縁層などが存在する。


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
また、特開平０７−１９９２２３号公報に開示されるように、データ線とドレイン電極の間に大きな段差を設けて置く事で短絡を防止するという手段も提案されているが、全欠陥が必ずしも救済されないという問題を有する上に大きな段差を設ける事により、洗浄効果が低減するといった悪影響が生じることがある。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
これにより、絶縁膜を開口する際、弗酸もしくは弗酸の混合液を用いる事で、開口部下にＡｌもしくはその合金よりなるデータ線層の膜残りが存在すれば該膜残り部もエッチングされる。エッチング時間やエッチング液条件を適当に設定する事で、開口部をエッチングしすぎる前に膜残り部を完全に除去する事が可能であり、一切の工程追加を含むことなく膜残り欠陥を低減し、且つ別の欠陥の発生原因となることもない。又、配線に比抵抗の低いＡｌもしくはその合金系を用いる事で、配線の遅延時間を少なくする事ができ、画素電極と配線の層間絶縁膜としてＳｉＯ２を用いるため、絶縁性も十分に確保でき、開口部の微細加工が可能となる。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
また、配線はＡｌもしくはＡｌを含んだ合金により形成され、画素電極はＩＴＯ膜により形成され、且つ画素電極形成時のエッチング手法には塩酸もしくは臭化水素を含んだ溶液をエッチング液としたウェット・エッチング法を用いることを特徴とする。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
これにより、ＩＴＯ膜よりなる画素電極を形成する際、塩酸もしくは臭化水素を含んだ溶液をエッチング液としたウェット・エッチング法を用いる事で、絶縁膜開口部下にＡｌもしくはその合金よりなるデータ線層の膜残りが存在すれば該膜残り部もエッチングされる。エッチング時間やエッチング液条件を適当に設定する事で、開口部をエッチングしすぎる前に膜残り部を完全に除去する事が可能であり、一切の工程追加を含むことなく膜残り欠陥を低減することが可能である。又、配線に比抵抗の低いＡｌもしくはその合金系を用いる事で、配線の遅延時間を少なくする事ができる。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
画素４０には、走査線２０ならびにデータ線３０に接続するスイッチングするためのn型トランジスタ５０（以降、画素トランジスタと呼ぶ）が形成されており、走査線駆動回路７０もしくはデータ線駆動回路６０上には回路を構成する一つのＣＭＯＳトランジスタ回路、すなわち相互に接続されたn型トランジスタ８０とｐ型トランジスタ９０が形成されている。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
次に図２のA-A'線における断面図である図３をもとに説明を加える。トランジスタ５０，８０，９０は以下のような部分により構成される。即ち、それぞれ走査線２０と同時形成されたタンタルにより形成されるゲート電極５ａ，５ｂ，５ｃ、それと二酸化珪素よりなるゲート絶縁膜４を介して対し、チャネル部として機能する多結晶シリコンよりなる真性半導体部１ａ，１ｂ，１ｃ、それと同一の層で形成され、ゲート絶縁膜ならびに二酸化珪素よりなる第1層間絶縁膜６に開口されるコンタクトホールを介してソース電極７ａ，７ｂ，７ｃもしくはドレイン電極８ａ，８ｂ，８ｃと接続する、高濃度の不純物を含む多結晶シリコンよりなるソースドレイン領域３ａ，３ｂ，３ｃ、さらに真性半導体領域１ａ，１ｂ，１ｃとソースドレイン領域３ａ，３ｂ，３ｃの間に存在する、低濃度の不純物を含む多結晶シリコンよりなる低濃度不純物領域２ａ，２ｂ，２ｃである。また、これらの構成要素の上層には二酸化珪素よりなる平坦化絶縁膜９が形成され、トランジスタ５０においては開口部を通じてドレイン電極８ａと接触するＩＴＯ膜よりなる画素電極１３ａが形成される。そして、平坦化絶縁膜９上には、ソース電極７ａ，７ｂ，７ｃあるいはドレイン電極の８ａ，８ｂ，８ｃの短絡不良を防止するための開口部１１ａ，１１ｂ，１１ｃが設けられる。なお、ソースドレイン領域３ａ，３ｂならびに低濃度不純物領域２ａ，２ｂには不純物としてリン（Ｐ）元素が、ソースドレイン領域３ｃならびに低濃度不純物領域２ｃにはホウ素（Ｂ）元素がそれぞれ含まれている。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
以上のような構成により、画素トランジスタ５０では接続された走査線２０に適切な電圧が印加された期間（選択期間）にはデータ線３０と画素電極１３ａの間の抵抗値が減少し、その電位差は０に近くなり、それ以外の期間（非選択期間）では抵抗値が増加し、画素電極の電位は保持されることになる。同様に、トランジスタ８０，９０においてはそれぞれがn型/ p型のトランジスタとして動作し、これらを組み合わせる事でＣＭＯＳ回路として動作する。さらに開口部１１ａ，１１ｂ，１１ｃを設けた事による短絡不良防止の効果については次に示す製造工程の説明において明らかになろう。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
次に、上記で得た多結晶珪素膜上で感光性レジストよりなるマスクパターンをフォトリソグラフィの手法で形成後、例えばCF4+O2ガスを用いたドライエッチング法でエッチングを行い、レジストを剥離することで真性多結晶珪素パターン１ａ，１ｂ，１ｃを得る。その後、二酸化珪素よりなるゲート絶縁膜４をＣＶＤ法で１０００オングストローム形成する。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
次に図７に示すように二酸化珪素よりなる平坦化絶縁膜９をペルヒドロポリシラザンをスピンコート法により塗布後、３００℃で焼成することで５００〜５０００オングストローム形成する。その後、レジストマスクをフォトリソグラフィの手法で形成後、例えばCHF3ガスを用いたドライエッチング法でエッチングを行い、レジストマスクを剥離することで、画素部ＴＦＴ５０のドレイン部電極８ａ上に画素電極コンタクト部１２ａならびにソース電極やドレイン電極間の膜残り不良による短絡欠陥を防止するための開口部１１ａ，１１ｂ，１１ｃを同時に形成する。この時の平面図が図８である。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
最後にＩＴＯ膜を２０００オングストロームスパッタリング法により成膜した後、レジストマスクをフォトリソグラフィの手法で形成後、例えば塩酸(HCl)によりエッチングし、レジストマスクを剥離することで画素電極１３ａを形成することで、図２あるいは図３に示したようなアクティブマトリクス基板ＡＭを得る。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
次の工程では前述のようにＩＴＯ膜を１０００オングストロームスパッタリング法により成膜した後、レジストマスクをフォトリソグラフィの手法で形成後、例えば塩酸(HCl)によりエッチングを行うが、この際、前記開口部より露出している膜残り部は塩酸に直接さらされる事になる。膜残り部１６ａ，１６ｂ，１６ｃの構成物質はＡｌとＴｉであり、開口部１１ａ，１１ｂ，１１ｃから露出している部位はエッチングされ、画素電極のエッチング条件を適当に設定する事で完全に除去する事も可能になる。