(57)【特許請求の範囲】
【請求項１】
マトリクス状に配列した画素電極と、前記画素電極への電圧の印加と遮断とを制御するスイッチング素子とを有するアクティブマトリクス基板と、
前記画素電極に対向するコモン電極を有する対向基板と、
前記画素電極と前記コモン電極との間に挟持された、室温でコレステリック相を示す液晶層とを有し、
書き込み対象領域に含まれる全画素の液晶を所定の状態にリセットして画像の消去を行う消去期間、画像の書き込みを行う書き込み期間、画像の表示を行う表示期間に、それぞれ異なる電圧が印加される液晶表示パネルにおいて、
画像の書き込み時に前記液晶層に電圧を印加する時間Ｔｗは、
前記液晶層が最大反射率に対して略５０％の反射率の画像を表示可能とする０℃における書き込み電圧と５０℃における書き込み電圧との差が、室温での書き込み電圧の最大値と最小値の差の１０％となるときの長さ以上に設定されていることを特徴とする液晶表示パネル。
【請求項２】
画像の消去期間後の前記液晶層の状態は、プレーナ状態であることを特徴とする請求項１に記載の液晶表示パネル。
【請求項３】
画像の書き込み時に前記液晶層に電圧を印加する時間Ｔｗは、３０ｍｓ以上であることを特徴とする請求項１または２に記載の液晶表示パネル。
【請求項４】
請求項１から３の何れか１項に記載の液晶表示パネルを少なくとも２枚以上積層した積層型液晶表示パネルにおいて、
画像の書き込み時に前記液晶層に電圧を印加する時間Ｔｗは、すべての液晶パネルで同じ値であることを特徴とする積層型液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示パネル、積層型液晶表示パネルに関する。
【背景技術】
【０００２】
液晶表示パネルは、低消費電力、薄型、軽量等の特長を有し、携帯電話・携帯型パーソナルコンピュータ等、携帯型の装置に好適に応用されている。これらの装置は、内蔵バッテリーで動作するため、それに用いる液晶表示装置に対してはできるだけ省電力であることが要求されている。液晶表示装置の中でも反射型液晶表示装置はバックライトが不要であるため省電力であること、および明るい環境下でも視認性の良いことなどの特徴があり、携帯型の装置の表示装置として期待されている。
【０００３】
現在、反射型液晶表示装置としては、ＴＮ、ＳＴＮ等に代表されるネマチック液晶を用いたものが、駆動が容易でかつ応答性が良いため一般的に用いられている。しかし、これらの液晶表示装置にはメモリー性がないため、表示期間中は常に液晶に電圧を印加しておく必要があり、そのための電力消費が避けられない。
【０００４】
最近、メモリー性を有する液晶（以降、「メモリー性液晶」と呼ぶ）を用いた液晶表示装置が提案されて来ている。この液晶表示装置は、一旦書き込んだ画像を、電界の印加が無くなった後も半永久的に表示し続けるといった特徴（メモリー性）がある。すなわち、電力を消費するのは画像を書き換える時だけであり、その画像の表示を続けるためには電力を消費することがない。したがって、静止画像や文字などを表示する目的の表示装置としては、非常に低消費電力の表示装置として期待されている。
【０００５】
メモリー性液晶としては、コレステリック液晶や強誘電液晶等が知られている。コレステリック液晶は画質や消費電力の点で非常に優れているが、駆動が複雑であり、書き込みや消去ための駆動に高電圧が必要なことが問題であった。
【０００６】
コレステリック液晶の駆動方法には、各画素を構成する液晶を挟持する両側の電極をそれぞれ縦方向、横方向の導線の配線で駆動する単純マトリクス駆動および単純マトリクス駆動の構造に加えて画素の一つ一つにアクティブ素子を付けたアクティブマトリクス駆動の駆動方法が知られている（非特許文献１参照）。
【０００７】
しかしながら、単純マトリクス駆動では、縦方向、横方向の導線間の電圧が液晶マトリクスの各画素の液晶にそのまま印加されるので、コレステリック液晶では各画素の書き込みに必要な時間、導線間に電圧を印加し続ける必要がある。このように、各画素毎に所定時間順次電圧を印加するので書き込み速度が遅くなってしまう。
【０００８】
一方、アクティブマトリクス駆動では、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を液晶基板状に形成し、ＴＦＴを介して各画素に電圧を印加するように構成されている。そのため、ＴＦＴがオンになり電圧を印加した後、ＴＦＴがオフになると画素はフローティング状態になり、液晶層の浮遊容量あるいは別途設けた補助容量に充電された電圧が液晶層に印加され続ける。そのため、ＴＦＴを介して画素に電圧を印加する時間は、液晶層の浮遊容量または液晶層の浮遊容量と補助容量を充電するだけの時間で十分であるから、順次各画素に電圧を印加することにより高速の走査が可能になる。例えば特許文献１にはアクティブマトリクス駆動によりコレステリック液晶を駆動する技術が開示されている（特許文献１参照）。
【０００９】
また、コレステリック液晶には温度特性があり、常に同一の電圧値とパルス幅を持つパルス電圧で駆動すると、温度によっては表示状態が異なってしまうという問題がある。特許文献２や特許文献３では、温度補償のため周囲環境の温度に合わせてパルス電圧もしくはパルス幅を調整し、表示状態を一定にする方法が開示されている。
【非特許文献１】ＳＩＤ  ‘９８  橋本：ミノルタ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒ  ｖｏｌｕｍｅ２９  ８９７ページ  １９９８年）
【特許文献１】特開平１０−１０５０８５号公報
【特許文献２】特開２００１−５１２５５号公報
【特許文献３】特開２００４−３０９７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献２または特許文献３のように、周囲環境の温度変化に応じてパルス電圧もしくはパルス幅を調整する方法では、温度検知手段や温度制御手段が必要になり、パルス駆動制御回路、パルス駆動回路も複雑化するという問題がある。
【００１１】
本発明は、上記課題に鑑みてなされたものであって、画像の書き込み期間を行う時間を最適にすることにより、温度補償を不要とし、周囲環境の温度変化によって画質が影響されない、高画質で低コストな液晶表示パネルまたは積層型液晶表示パネルを提供することを目的とする。
【課題を解決するための手段】
【００１４】
（１）
マトリクス状に配列した画素電極と、前記画素電極への電圧の印加と遮断とを制御するスイッチング素子とを有するアクティブマトリクス基板と、
前記画素電極に対向するコモン電極を有する対向基板と、
前記画素電極と前記コモン電極との間に挟持された、室温でコレステリック相を示す液晶層とを有し、
書き込み対象領域に含まれる全画素の液晶を所定の状態にリセットして画像の消去を行う消去期間、画像の書き込みを行う書き込み期間、画像の表示を行う表示期間に、それぞれ異なる電圧が印加される液晶表示パネルにおいて、
画像の書き込み時に前記液晶層に電圧を印加する時間Ｔｗは、
前記液晶層が最大反射率に対して略５０％の反射率の画像を表示可能とする０℃における書き込み電圧と５０℃における書き込み電圧との差が、室温での書き込み電圧の最大値と最小値の差の１０％となるときの長さ以上に設定されていることを特徴とする液晶表示パネル。
【００１５】
（２）
画像の消去期間後の前記液晶層の状態は、プレーナ状態であることを特徴とする（１）に記載の液晶表示パネル。
【００１６】
（３）
画像の書き込み時に前記液晶層に電圧を印加する時間Ｔｗは、３０ｍｓ以上であることを特徴とする（１）または（２）に記載の液晶表示パネル。
【００１７】
（４）
（１）から（３）の何れか１項に記載の液晶表示パネルを少なくとも２枚以上積層した積層型液晶表示パネルにおいて、
画像の書き込み時に前記液晶層に電圧を印加する時間Ｔｗは、すべての液晶パネルで同じ値であることを特徴とする積層型液晶表示パネル。
【発明の効果】
【００１８】
本発明によれば、画像の書き込み時に液晶層に電圧を印加する時間Ｔｗを、液晶層が最大反射率に対して略５０％の反射率の画像を表示可能とする０℃における書き込み電圧と５０℃における書き込み電圧との差が、室温での書き込み電圧の最大値と最小値の差の１０％となるときの長さ以上に設定することにより、周囲温度の影響を受けにくく良好な表示が可能になるので、液晶表示パネルの温度補償が不要な、低コストで高画質な液晶表示パネルを提供することができる。
【発明を実施するための最良の形態】
【００１９】
図を用いて、本発明の実施例の説明をする。
【００２０】
図１に基本的な液晶セル１０の構成図、図２にその液晶セル１０に電圧を印加したときの反射率の変化を示す。
【００２１】
図１において、符号１および符号２はガラス基板、符号３はコレステリック液晶の液晶層、符号４および符号５はＩＴＯなどによる透明電極、６は黒色の塗装などによる光吸収層である。透明電極４および５は、それぞれ導線７および８によって電源９に接続されている。
【００２２】
図２は、液晶セル１０に電圧を印加したときの、液晶セルの観察面（光吸収層６とは反対側の面）から測定したときの液晶セル１０の反射率を示している。図２において、横軸は液晶セル１０への印加電圧で、縦軸はその電圧を取り去った後の液晶の反射率を示す。実線１１はプレーナ状態の液晶セル１０に電圧を印加し、それを取り去った後液晶が安定したときに測定した液晶セル１０の反射率を示す。破線１２はフォーカルコニック状態の液晶セルに電圧を印加し、それを取り去った後液晶が安定したときに測定した液晶セル１０の反射率を示す。破線１２は電圧がＶ３とＶ２の間およびＶ１以上で、実線１１と重なっている。
【００２３】
コレステリック液晶の駆動原理を説明をする。コレステリック液晶は、ホメオトロピック（ネマチック）状態、プレーナ状態およびフォーカルコニック状態の３つの液晶相を示す。ホメオトロピック状態は液晶に電圧を印加しているときのみ示す液晶相で、液晶分子の長軸（以降「液晶軸」と呼ぶ）が電界の方向にそろっており、液晶層は透明になる。
【００２４】
プレーナ状態は電圧を印加されてホメオトロピック状態を示している状態から、印加している電界を急に取り去った時に示す相で、液晶分子は螺旋状に配向して、螺旋の中心軸（以降、「螺旋軸」と呼ぶ）が基板に垂直の状態にある。このとき、螺旋軸に対して平行な方向から光が入射した場合、λ＝ｎ・ｐで示される波長の光を選択反射し、それより短い波長の光は透過する。ここで、λは波長、ｎは液晶分子の平均屈折率、ｐは液晶分子が３６０°ねじれている距離（螺旋ピッチ）である。このプレーナ状態の時、液晶層に適当な電圧を印加すると、液晶層は螺旋軸を基板に平行な方向へ向けて配向した状態、すなわちフォーカルコニック状態を示す。このとき、螺旋軸に垂直、つまり基板に垂直な方向から入射した光は、波長が螺旋ピッチｐに近い光は反射または散乱することなく透過するが、それより短い光は散乱する。
【００２５】
したがって、選択反射波長を可視光域に設定し、素子の観察側と反対側に光吸収層を設けることにより、プレーナ状態では選択反射色の表示、フォーカルコニック状態では黒色の表示が可能になる。また、選択反射波長を赤外光域に設定し、素子の観察側と反対側に光吸収層を設けることにより、プレーナ状態では赤外光域の波長の光を反射するが可視光域の波長の光は透過するので黒色の表示、フォーカルコニック状態では可視光の散乱による白の表示が可能になる。
【００２６】
コレステリック液晶はヒステリシス特性を有しており、上述のように同じ電圧を印加しても、電圧印加前の状態に依存して異なる状態になる。したがって、コレステリック液晶のようにヒステリシス特性を有する液晶に書き込みを行う場合、初期化を行って一旦ある状態にする必要がある。
【００２７】
まず、実線１１について説明する。実線１１では、電圧印加前の液晶はプレーナ状態であり、反射率はＲPを示している。この液晶セル１０に電源９から幅が例えば５ｍｓのパルス電圧を印加する。印加する電圧がＶ４以下であれば、パルス電圧印加後の液晶セル１０の反射率はほとんど変化しない。この電圧をプレーナ電圧と呼ぶ。
【００２８】
電圧がＶ４からＶ３の間は電圧が増加するほど反射率が低下する、この範囲では液晶層３はプレーナ状態とフォーカルコニック状態が混在した状態になっており、電圧Ｖ３で液晶層３のほとんどがフォーカルコニック状態になる。電圧Ｖ３をフォーカルコニック電圧と呼ぶ。
【００２９】
電圧がＶ３からＶ２の範囲では、反射率はほとんど変化しない。電圧がＶ２からＶ１の範囲では、電圧が増加するほど反射率が増加する。この範囲では、液晶層３はプレーナ状態とフォーカルコニック状態が混在している。
【００３０】
電圧Ｖ１では、液晶層３のほとんどがプレーナ状態になる。電圧Ｖ１以上では、電圧を増加しても反射率は変化しない。この範囲では電圧が印加された状態で、液晶層はホメオトロピック状態になっており、電圧Ｖ１をホメオトロピック電圧と呼ぶ。この特性を利用し、液晶層３にＶ１以上の電圧を印加して、液晶層３を一旦プレーナ層に初期化した後、Ｖ４からＶ３の電圧またはＶ２からＶ１の電圧を液晶層３に印加すると、任意の濃度の画像を液晶層３に表示させることができる。
【００３１】
つぎに、破線１２について説明する。破線１２では、電圧印加前の液晶はフォーカルコニック状態であり、反射率はＲFを示している。この液晶セル１０に電源９から幅が例えば５ｍｓのパルス電圧を印加する。印加する電圧がＶ５以下であれば、パルス電圧印加後の液晶セル１０の反射率はほとんど変化しない。液晶層３はフォーカルコニック状態のままである。電圧がＶ５からＶ１の範囲では、電圧が増加するほど反射率が増加する。この範囲では、液晶層３はプレーナ状態とフォーカルコニック状態が混在している。電圧Ｖ１では、液晶層３のほとんどがプレーナ状態になる。電圧Ｖ１以上では、電圧を増加しても反射率は変化しない。この範囲では電圧が印加された状態で、液晶層はホメオトロピック状態になっている。この特性を利用し、液晶層３にＶ３からＶ２の電圧を印加して、液晶層を一旦フォーカルコニック状態に初期化した後、Ｖ５からＶ１の電圧を液晶層３に印加すると、任意の濃度の画像を液晶層３に表示させることができる。
【００３２】
（第１実施形態）
図３は本発明の第１実施形態に係る液晶表示パネル２０の断面図である。
【００３３】
アクティブマトリクス基板２１上には画素電極２３がマトリクス状に形成されており、画素電極２３にはスイッチング素子としてボトムゲート−トップコンタクト型のＴＦＴ３１が接続されている。ＴＦＴ３１のソース電極３４は信号線（図示しない）と接続されており、ＴＦＴ３１のドレイン電極３５は画素電極と接続されており、ＴＦＴ３１のゲート電極４９は走査線（図示しない）と接続されている。
【００３４】
ＴＦＴ３１の構成は、アクティブマトリクス基板２１上に設けられたゲート電極４９、ゲート電極４９上に設けられたゲート絶縁膜３２、ゲート絶縁膜上に設けられた半導体層３３、半導体層とコンタクトするソース電極３４およびドレイン電極３５とからなる。また、ＴＦＴ３１を保護する目的でＴＦＴ３１を覆うように絶縁性材料による保護層を設けても良い。
【００３５】
また、対向側としてコモン電極２４が形成された対向基板２２が設けられ、アクティブマトリクス基板２１と対向基板２２の間に室温でコレステリック相を示す液晶層２６が挟持されている。上下各電極には液晶層の配向を制御するための配向膜層や、上下電極間のショートを防ぐための絶縁層等の各種有機もしくは無機系の機能膜を設けても良い（図示しない）。
【００３６】
また、対向基板２２の電極とは反対側に黒色の吸収層２５を設ける。本実施形態では対向電極側に吸収層２５を設けてＴＦＴ基板側から観察する構成としているが、ＴＦＴ基板側に黒色の吸収層２５を配し、対向基板２２側から観察する構成としてもよい。
＜基板材料の説明＞
図３のアクティブマトリクス基板２１、対向基板２２としてはソーダライムガラス、無アルカリガラス、石英、シリコンウェハー等の従来から電子デバイスに使用されてきた硬質の透明基板のほかフレキシブルなプラスティックフィルムを支持基板として用いることも可能である。プラスチック基板としては、ポリエチレンテレフタレート（ＰＥＴ）、トリアセチルセルロース（ＴＡＣ）、セルロースアセテートプロピオネート（ＣＡＰ）、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、ペリエチレンナフタレート（ＰＥＮ）、ポリイミド（ＰＩ）等からなるフィルムが挙げられ、これらフィルムに公知の表面コートおよび表面処理を行ったものを用いてもよい。
＜電極材料の説明＞
図３のゲート電極４９の材料としてはＡｌ、Ｃｒ、Ｔａ、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｍｏ等の低抵抗金属が有効であり、基板への密着性向上や欠陥の低減および材料の耐久性向上の目的で低濃度のドーピングを行っても良いし、複数層積層しても良い。
【００３７】
画素電極２３としては錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム（ＩＺＯ）やＳｎＯ２等の工業的に広く普及している透明導電膜やポリスチレンスルホン酸ポリエチレンジオキシチオフェン（ＰＥＤＯＴ：ＰＳＳ）に代表される導電性高分子膜を用いても良い。
＜絶縁材料の説明＞
ゲート絶縁膜３２の材料としては種々の絶縁物を用いることができるが、耐絶縁性に優れる無機酸化物薄膜、窒化物薄膜、酸窒化物薄膜が好ましい。無機酸化物としては、酸化珪素、酸化アルミニウム、酸化タンタル、酸化バナジウム等が挙げられるが従来から広く用いられている半導体製造技術が応用できることから酸化珪素が特に有利である。また窒化物薄膜としては窒化珪素が、酸窒化物としては酸窒化シリコンが上記酸化珪素と同様の理由で好適である。また、ポリイミド、ポリビニルアルコール等の有機系の材料を用いても良い。
＜半導体材料の説明＞
半導体層３３の材料としてはアモルファスシリコンが特性および大面積化の点で最も望ましいが移動度の大きいポリシリコンを用いても良いし、ペンタセン等の有機材料を用いても良い。
＜液晶材料の説明＞
液晶層２６としては、室温でコレステリック相を示すカイラルネマティック液晶を使用する。カイラルネマティック液晶はネマティック液晶にカイラル材を添加することによって得られる。カイラル材は、ネマティック液晶に添加された場合にネマティック液晶の分子をねじる作用を有し、添加量を調整することで液晶の選択反射波長が制御される。
＜ＴＦＴ駆動方法・波形の説明＞
図４は本発明の第１実施形態に係る液晶表示パネル２０の構成を示す図である。図では説明を簡単にするため３行×３列の画素を有する液晶表示装置の構成を示したが、本発明はこの画素数に限定されるものではない。図４において、符号３１は画素電極２３への電圧の印加と遮断を制御するＴＦＴ３１（スイッチング素子）、画素電極２３はコモン電極２４との間に液晶層２６を挟持している。符号２５は補助容量で、ＴＦＴ３１に近い方の電極は画素電極２３の一部で構成され、他方の電極である補助電極３９はコモン電極２４へ接続され、ＴＦＴ３１が遮断状態になったときに、画素電極２３に印加されていた電圧を保持するように動作する。ＴＦＴ３１、画素電極２３、コモン電極２４、液晶層２６および補助容量２５で１つの画素を構成している。符号３７はゲート線で、行方向に並んだ画素それぞれのＴＦＴ３１のゲートを互いに接続し、ゲート駆動回路２８に接続されている。符号２７はソース線で列方向に並んだ画素それぞれのＴＦＴ３１のソースを互いに接続し、ソース駆動回路２９に接続されている。ゲート駆動回路２８にはゲート線Ｇ１、Ｇ２、Ｇ３が接続されており、これらのゲート線に電圧を出力することにより、ＴＦＴ３１のオン／オフの制御を行い、電圧を印加する行を選択する。ソース駆動回路２９にはソース線Ｓ１，Ｓ２，Ｓ３が接続されており、選択された行の画素電極２３に印加すべき電圧をこれらのソース線に出力する。符号３０はコモン電極電源であり、コモン電極２４とコモン電極２４に接続されている補助容量２５の一方の電極である補助電極３９に必要な電圧を印加する。
【００３８】
本発明の第１実施形態においては、ＴＦＴ３１の特性はＴＦＴ３１がオン状態になるゲート電圧を５０Ｖ、ＴＦＴ３１がオフ状態になるゲート電圧を−５Ｖとして説明する。また、本実施形態においては、コレステリック液晶の特性はＶ１＝４０Ｖ、Ｖ２＝３０Ｖ、Ｖ３＝２０Ｖ、Ｖ４＝１０Ｖ、Ｖ５＝３５Ｖとして説明する。
【００３９】
図５は、本発明の第１実施形態に係る液晶表示パネルの消去期間、書き込み期間および表示期間のときの各部の電圧の変化を示すグラフである。図５を用いて、液晶表示装置の動作を説明する。
【００４０】
図５においてＧ１、Ｇ２、Ｇ３は、それぞれゲート線Ｇ１、Ｇ２、Ｇ３の電圧、Ｓ１，Ｓ２，Ｓ３は、それぞれソース線Ｓ１，Ｓ２，Ｓ３の電圧、コモン電極はコモン電極２４の電圧を示す。タイミングＴ１，Ｔ２，Ｔ３およびＴ４はゲート線Ｇ１の電圧の立ち上がりのタイミングであり、タイミングＴ１は消去期間の開始時刻、タイミングＴ３は書き込み期間の開始時刻、タイミングＴ４は表示期間の開始時刻である。
【００４１】
（消去期間）図５において、まずタイミングＴ１で、ゲート線Ｇ１、Ｇ２、Ｇ３に例えば５０Ｖの電圧が出力されてＴＦＴ３１がオンし、ソース線Ｓ１，Ｓ２，Ｓ３の電圧が画素電極２３に印加される。その後、−５Ｖの電圧が出力されてＴＦＴ３１がオフする。ゲート線に５０Ｖの電圧が出力されるのと同時にコモン電極２４には絶対値がホメオトロピック電圧Ｖ１より大きい電圧−４５Ｖが出力される。ソース線は０Ｖのままである。ゲート線Ｇ１、Ｇ２、Ｇ３に５０Ｖを出力してＴＦＴ３１をオンしている期間は、ＴＦＴ３１を通して液晶層２６および補助容量２５が充電されるのに十分な時間であれば良く、例えば数十μｓあれば十分である。これにより、液晶層２６には４５Ｖの電圧が印加され、液晶層２６はホメオトロピック状態になる。図５では３０ｍｓの間、この電圧を保持し液晶層を十分にホメオトロピック状態に保つ。
【００４２】
その後、タイミングＴ２でゲート線Ｇ１、Ｇ２、Ｇ３に一旦５０Ｖを出力してゲート線Ｇ１、Ｇ２、Ｇ３に接続されているＴＦＴ３１をオンにし、その後−５Ｖを出力してＴＦＴ３１をオフにする。ゲート線に５０Ｖを出力されるのと同時に、コモン電極２４には０Ｖが出力される。ゲート線Ｇ１、Ｇ２、Ｇ３に５０Ｖを出力してＴＦＴ１をオンにしている期間はＴＦＴ３１を通して液晶層２６および補助容量２５が放電するのに十分な時間であれば良く、例えば数十μｓあれば十分である。これにより、液晶層２６は４５Ｖの電圧が印加された状態から、急激に印加電圧が０の状態にされ、したがって液晶層２６はホメオトロピック状態からプレーナ状態へと変化して初期化される。このとき、液晶層２６は瞬時にプレーナ状態になるのではなく、一旦トランジェントプレーナと呼ばれる、本来の２倍の螺旋ピッチを有するプレーナ状態を取った後プレーナ状態に変化して行くのである。このホメオトロピック状態からプレーナ状態への変化に１ｍｓ程度の時間を要する。したがって、液晶層の印加電圧が０Ｖになってから１ｍｓ後に書き込み期間を開始しても良いが、本実施形態では１００ｍｓ後に書き込み期間を開始している。ここで、液晶層がプレーナ状態になった後すぐに書き込み期間を開始していない理由については後述する。
【００４３】
（書き込み期間）タイミングＴ３でゲート線Ｇ１の電圧を５０Ｖにして書き込み期間を開始する。このとき、ソース線Ｓ１，Ｓ２，Ｓ３には画素への書き込み濃度に対応した、図２で説明したＶ４からＶ３の電圧が出力される。
【００４４】
Ｓ１の電圧はＴ３以降ゲート線Ｇ１、Ｇ２、Ｇ３が順次５０Ｖになり、該当する行のＴＦＴ２１がオンになる間、同じタイミングでＶｓ（１，１）、Ｖｓ（２，１）、Ｖｓ（３，１）と変化する。Ｖｓ（ｘ，ｙ）はｘ行、ｙ列の画素電極２３に印加される書き込み電圧を意味し、例えばＶｓ（１，１）は１行、１列目の画素電極２３に印加される書き込み電圧である。
【００４５】
一方、コモン電極２４の電圧は０Ｖなので、ｘ行、ｙ列目の液晶層２６には電圧Ｖｓ（ｘ，ｙ）が印加される。
【００４６】
Ｖｓ（ｘ，ｙ）の絶対値は、各画素画素への書き込み濃度に応じて、図２で説明した略Ｖ４からＶ３の電圧の範囲で出力される。本実施形態ではＶ４＝１０Ｖ、Ｖ３＝２０Ｖなので約１０Ｖの範囲である。
【００４７】
さて、図４の例では、１行、１列目の画素の場合、Ｖｓ（１，１）＝２０Ｖが画素の液晶層２６に加わる。Ｖｓ（１，２）＝１５Ｖ、（１，３）＝１０Ｖが該当する画素の液晶層２６に加わる。
【００４８】
ゲート線Ｇ１に５０Ｖを印加しＴＦＴ３１をオンにしている期間は、ＴＦＴ３１を通して液晶層２６および補助容量２５が充電されるのに十分な時間であれば良く、本実施形態の場合例えば３０μｓとしている。その後、ゲート線Ｇ１には−５Ｖが出力され、ＴＦＴ３１はオフ状態になる。このようにして液晶層２６に印加された電圧は次にゲート線Ｇ１が５０ＶになるＴｗ（ｍｓ）後まで保持され、液晶層２６は液晶分子の一部がフォーカルコニック状態に変化し、印加された電圧に応じた濃度が書き込まれる。
【００４９】
Ｔｗは各画素の液晶層２６に画像を書き込むために電圧を印加する時間である。Ｔｗの間は印加された電圧が、液晶層２６の浮遊容量あるいは別途設けた補助容量２５により液晶層２６の両端に保持されている。後で詳しく説明するように液晶層２６には温度特性があり、Ｔｗが所定の時間Ｔｘ未満では、液晶層２６に同じ電圧を印加しても温度によって大きく濃度が変化する。所定の時間Ｔｘを求める方法については後に詳しく説明する。温度の影響を受けずに良好な表示を行うためにはＴｗをＴｘ以上にしなければならない。本実施形態では、Ｔｘは３０ｍｓとして説明する。
【００５０】
本実施形態では、書き込み期間でゲート線Ｇ１、Ｇ２、Ｇ３に印加するパルス電圧の幅を３０μｓとしている。したがって例えば液晶表示装置の画素の行数を５００ラインと仮定した場合、書き込み期間の走査に１５ｍｓかかる。Ｔｗは書き込み期間の走査時間の１５ｍｓ以上で、かつＴｘ以上でなければならない。前述したように、本実施形態ではＴｘは３０ｍｓなので、Ｔｗは余裕をみてＴｗを１００ｍｓとしている。この場合、消去期間に３０ｍｓ、書き込み期間に１００ｍｓ、および表示期間の走査に３０ｍｓかかるので、合計１６０ｍｓで画像を書き換えることが可能である。
【００５１】
書き込み期間におけるゲート線Ｇ１、Ｇ２、Ｇ３の電圧は５０Ｖのパルス電圧がＧ１、Ｇ２、Ｇ３の順に出力されてゲート線Ｇ１、Ｇ２、Ｇ３が走査され、５０Ｖのパルスが印加された行の画素への書き込みが順次行われる。
【００５２】
なお、画面の一部分を書き換える場合は、書き換え対象領域の画素のみを走査すれば良い。
【００５３】
液晶層２６がプレーナ状態に初期化された後すぐに書き込み期間を開始していない理由について説明する。タイミングＴ２からＴ３までの期間は、液晶層２６が安定するための時間である。液晶層２６がプレーナ状態にされてから短時間の間は、まだ液晶分子の配向は安定していない。本実施形態のように、初期化すべき画素を同時に初期化した後、行毎に走査して書き込み期間を行うと、初期化されてから書き込み期間が行われるまでの時間が、画素によって異なってくる。したがって、プレーナ状態への初期化後短時間に書き込み期間を開始すると、初期化から書き込み期間までの時間が画素によって異なるので表示にムラがでる可能性がある。そのため、初期化後液晶分子の配向が十分安定するまで待ってから書き込み期間を行うのが好ましい。この待ち時間は５０ｍｓ以上とするのが好ましい。
【００５４】
（表示期間）タイミングＴ３から３０ｍｓ後のタイミングＴ４からゲート線Ｇ１、Ｇ２、Ｇ３に順次５０Ｖのパルス電圧が印加され、ゲート線Ｇ１、Ｇ２、Ｇ３に接続されているＴＦＴ３１は順次オンする。このときソース線Ｓ１，Ｓ２，Ｓ３およびコモン電極２４は０Ｖの電圧が印加されており、液晶層２６の印加電圧は順次０Ｖになる。５０Ｖのパルス電圧の期間はＴＦＴ３１を通じて液晶層２６および補助容量２５の電圧が放電するだけの時間があれば十分で、本実施形態では例えば３０μｓとしている。このようにして液晶２４に印加されている電圧は０Ｖにされ、液晶表示装置は表示期間に入る。
【００５５】
［実施例１］
以下に、本発明の効果を確認するために行った実施例１について説明する。
【００５６】
〔液晶パネルの作製〕
液晶材料として７８．０質量％の正の誘電率異方性を示すネマチック液晶ＺＬＩ−１５６５（メルク社製）と、１４．０質量％の右旋性のカイラル剤ＣＢ１５（メルク社製）と、５．０質量％の右旋性のカイラル剤Ｒ−１０１１（メルク社製）を十分に混合して、右旋性の緑色反射性液晶組成物を作製した。
【００５７】
次に、予め作成した画素電極２３の形成されたアクティブマトリクス基板２１とコモン電極２４の形成された対向基板２２を用い、基板間隔を４μｍで貼り合わせた後、前記緑色反射性液晶組成物を真空注入法にて注入した。
【００５８】
〔実験条件〕
図５で説明した消去期間後、Ｔ３のタイミングからゲート線Ｇ１、Ｇ２、Ｇ３に順次ＦＥＴ３１にパルス電圧を印加し、各画素電極に順次電圧Ｖｓ（ｘ，ｙ）を印加する。
【００５９】
Ｖｓ（ｘ，ｙ）は各画素電極ともに同一電圧とし、１０〜４０Ｖの範囲で０．２Ｖ毎に変化させて、液晶表示パネル２０全体の反射率を計測した。
【００６０】
測定温度：０℃、２５℃、５０℃
〔実験結果〕
実験結果を図６と図７に示す。
【００６１】
図６は本発明の実施例１に係わる画素電極に印加する書き込み電圧Ｖｓと液晶表示パネル２０の反射率の関係を示すグラフである。液晶層に画像を書き込むために電圧を印加する時間Ｔｗ＝３０ｍｓとＴｗ＝１０ｍｓの２つの条件で実験を行った。図６（ａ）はＴｗ＝３０ｍｓのときの測定結果、図６（ｂ）はＴｗ＝１０ｍｓのときの測定結果である。
【００６２】
ここで、ピーク反射率に対して５０％の反射率をＲ５０とする。Ｒ５０は画像の中間階調を表現する反射率であり、画像表現上重要である。また、５０℃のときに反射率Ｒ５０を得るための書き込み電圧Ｖｓ（５０℃）と０℃のときに反射率Ｒ５０を得るための書き込み電圧Ｖｓ（０℃）との差の絶対値をΔＶｓとする。
【００６３】
図６（ｂ）よりＴｗ＝１０ｍｓのときは、反射率Ｒ５０を得るための書き込み電圧Ｖｓが、温度によって大きく変化していることがわかる。中間調の再現は画像表現上重要であり、温度によって変化すると大きく画像品質を損なう。一方、図６（ａ）ではＴｗ＝３０ｍｓのときは、温度による階調の変化がほとんど無いことがわかる。
【００６４】
図７は本発明の実施例１に係わるＴｗとΔＶｓとの関係を示す実験結果である。
【００６５】
液晶層に画像を書き込むために電圧を印加する時間Ｔｗを１０ｍｓから４００ｍｓまでの範囲で変化させ、ΔＶｓを測定した。ここで、温度によって変動する画像品質を許容できる限界のΔＶｓを閾値電圧Ｖｔｈとする。例えば、Ｖ３−Ｖ４＝１０Ｖのとき、約１０％の変動が許容できる限界だとすると、約１０％に相当する１Ｖが閾値電圧Ｖｔｈである。本実施例ではＶｔｈ＝１Ｖとして説明する。
【００６６】
ΔＶｓが閾値電圧Ｖｔｈになる時間ＴｗをＴｘとすると、図７のグラフからＴｘは３０ｍｓである。液晶層に画像を書き込むために電圧を印加する時間Ｔｗを３０ｍｓ以上にすれば、ΔＶｓは閾値電圧Ｖｔｈ以下となり、０℃〜５０℃の温度範囲で、温度による書き込み画像の変化が少ない安定した画像の書き込みができる。
【００６７】
なお、求める階調表現によって若干変わるものの、概して、プレーナ状態にリセットしてから書き込み電圧を印加して駆動を行うアクティブマトリクス駆動の場合は、ΔＶｓが書き込み電圧の最大値と最小値との差の１０％を超えると温度補償無しでは鑑賞に堪え得るレベルの表示品質を維持することができないことを確認している。
【００６８】
以上このように、ＴｗをＴｘ以上、本実施例では３０ｍｓ以上にすることにより、ΔＶｓが所定の閾値電圧Ｖｔｈ以下になり、温度による書き込み電圧に対する反射率の変化が少なくなり、温度補償を行わなくても良好な画質が得られる。一方、Ｔｗが３０ｍｓ以上であっても、図示せぬ０℃から５０℃の範囲外ではΔＶｓが大きく変化するので、０℃から５０℃の範囲外で使用する場合は別途温度補償が必要である。なお、温度範囲は０℃から５０℃に限られるものではなく、例えば１０℃から４０℃においてΔＶｓがＶｔｈとなるＴｘを求めても良い。
【００６９】
次に実施例２として、積層型液晶表示パネル５０について説明する。
【００７０】
図８は本発明の実施例２に係る積層型液晶表示パネル５０の構成の断面図である。
【００７１】
積層型液晶表示パネル５０は図３で説明した液晶表示パネル２０を複数枚積層し、カラー画像を表示するものである。個々の液晶表示パネル２０の液晶層２６はそれぞれ着色されており、複数枚の液晶表示パネル２０により、画像に応じた波長の光が反射してカラー画像が表現される。本実施例では、一例として図８のように液晶表示パネル２０を３枚積層している。液晶表示パネル２０は図３で説明した液晶表示パネル２０と液晶層２６に着色した以外は同一であるが、着色した液晶表示パネルと液晶層にａ、ｂ、ｃを付けて区別する。すなわち、液晶表示パネル２０ａ、液晶表示パネル２０ｂ、液晶表示パネル２０ｃ、液晶層２６ａ、液晶層２６ｂ、液晶層２６ｃと表示する。なお、そのほか同一機能を有する構成要素には図３と同番号を付し説明を省略する。
【００７２】
液晶層２６ａには青色の選択反射を示す液晶材料を注入し、液晶層２６ｂには緑色の選択反射を示す液晶材料、液晶層２６ｃには赤色の選択反射を示す液晶材料を注入している。
【００７３】
なお、本実施例では対向基板２２ａとマトリクス基板２１ｂ、および対向基板２２ｂとマトリクス基板２１ｃは、液晶表示パネル２０ａ、２０ｂ、２０ｃを構成する別個の基板としているが、例えば対向基板２２ａとマトリクス基板２１ｂ、または対向基板２２ｂとマトリクス基板２１ｃを一体の基板で構成することも可能であり、本発明の効果が損なわれるものではない。
【００７４】
［実施例２］
以下に、本発明の効果を確認するために行った実施例２について説明する。
【００７５】
実験条件は実施例１と基本的に同じ条件である。
【００７６】
〔液晶パネルの作製〕
＜青色層：液晶表示パネル２０ａの作製＞
液晶材料として４８．０質量％の正の誘電率異方性を示すネマチック液晶ＢＬ０１２（メルク社製）と、２６．０質量％の右旋性のカイラル剤ＣＢ１５（メルク社製）と、２６．０質量％の右旋性のカイラル剤ＣＥ２（メルク社製）を十分に混合して、右旋性の青色反射性液晶組成物を作製した。
【００７７】
次に、予め作成した画素電極２３の形成されたアクティブマトリクス基板２１とコモン電極２４の形成された対向基板２２を用い、基板間隔を４μｍで貼り合わせた後前記青色反射性液晶組成物を真空注入法にて注入し、青色反射性の液晶層２６ａを作製した。
【００７８】
このように作製された液晶表示パネル２０ａは、プレーナ状態で約４５０ｎｍをピークとする反射波長特性を持っている。
＜緑色層：液晶表示パネル２０ｂの作製＞
液晶材料として７８．０質量％の正の誘電率異方性を示すネマチック液晶ＺＬＩ−１５６５（メルク社製）と、１４．０質量％の右旋性のカイラル剤ＣＢ１５（メルク社製）と、５．０質量％の右旋性のカイラル剤Ｒ−１０１１（メルク社製）を十分に混合して、右旋性の緑色反射性液晶組成物を作製した。
【００７９】
次に、予め作成した画素電極２３の形成されたアクティブマトリクス基板２１とコモン電極２４の形成された対向基板２２を用い、基板間隔を４μｍで貼り合わせた後、前記緑色反射性液晶組成物を真空注入法にて注入し、緑色反射性の液晶層２６ｂを作製した。
【００８０】
このように作製された液晶表示パネル２０ｂは、プレーナ状態で約５５０ｎｍをピークとする反射波長特性を持っている。
＜赤色層：液晶表示パネル２０ｃの作製＞
液晶材料として７２．０質量％の正の誘電率異方性を示すネマチック液晶ＢＬ０１２（メルク社製）と、１４．０質量％の右旋性のカイラル剤ＣＢ１５（メルク社製）と、１４．０質量％の右旋性のカイラル剤ＣＥ２（メルク社製）を十分に混合して、右旋性の赤色反射性液晶組成物を作製した。
【００８１】
次に、予め作成した画素電極２３の形成されたアクティブマトリクス基板２１とコモン電極２４の形成された対向基板２２を用い、基板間隔を４μｍで貼り合わせた後、前記赤色反射性液晶組成物を真空注入法にて注入し、赤色反射性の液晶層２６ｃを作製した。
【００８２】
このように作製された液晶表示パネル２０ｃは、プレーナ状態で約６５０ｎｍをピークとする反射波長を特性持っている。
【００８３】
〔実験条件〕
液晶表示パネル２０ａ、液晶表示パネル２０ｂ、液晶表示パネル２０ｃのそれぞれに、図５で説明した消去期間後、Ｔ３のタイミングからゲート線Ｇ１、Ｇ２、Ｇ３に順次ＦＥＴ３１にパルス電圧を印加し、各画素電極に順次電圧Ｖｓ（ｘ，ｙ）を印加する。
【００８４】
Ｖｓ（ｘ，ｙ）は各画素電極ともに同一電圧とし、１０〜４０Ｖの範囲で０．２Ｖ毎に変化させて、積層型液晶表示パネル５０全体の反射率を計測した。
【００８５】
測定温度：０℃、２５℃、５０℃
〔実験結果〕
実験結果を図９に示す。
【００８６】
図９は実施例２に係る各液晶表示パネル２０のＴｗとΔＶｓとの関係を示す実験結果である。
【００８７】
液晶層に画像を書き込むために電圧を印加する時間Ｔｗを１０ｍｓから４００ｍｓまでの範囲で変化させ、ΔＶｓを測定した。
【００８８】
次に、閾値電圧Ｖｔｈを１Ｖとして、各液晶表示パネル２０のＴｘを求めた。青色を表示する液晶表示パネル２０ａのＴｘをＴｘ（ｂ）、緑色を表示する液晶表示パネル２０ｂのＴｘをＴｘ（ｇ）、赤色を表示する液晶表示パネル２０ｃのＴｘをＴｘ（ｒ）とする。図９からＴｘ（ｇ）＝３０ｍｓ、Ｔｘ（ｒ）＝１００ｍｓ、Ｔｘ（ｂ）＝１２０ｍｓと各液晶表示パネル２０の間でＴｘの値が異なっていることがわかる。
【００８９】
積層型液晶表示パネルにおいて、各液晶表示パネルの画像の消去、画像の書き込み、画像の表示は同時に行わないと、画像の表示がちらついて見苦しい。液晶層に画像を書き込むために電圧を印加する時間Ｔｗも各液晶表示パネルで同じ時間に設定しないと、ちらつきが起こる。そのためＴｘが最も長い液晶表示パネルのＴｘ以上の時間をＴｗとし、すべての積層型液晶表示パネルを駆動する。本実施例では青色の液晶表示パネルのＴｘ（ｂ）が、１２０ｍｓと一番長いので、例えばＴｗをＴｘ（ｂ）以上の２００ｍｓとし、赤、青、緑各色の液晶表示パネルを同じ条件で駆動する。
【００９０】
このように、積層型液晶パネルにおいて、Ｔｗを各液晶パネルで最大のＴｘ以上にすることにより、各液晶パネルとも温度による書き込み電圧に対する反射率の変化が少なくなり、温度補償を行わなくても良好な画質が得られる。
【００９１】
以上、このように本実施例によれば、画像の書き込み期間を行う時間を最適にすることにより、温度補償を不要とし、周囲環境の温度変化によって画質が影響されない、高画質で低コストな液晶表示パネルまたは積層型液晶表示パネルを提供することができる。
【図面の簡単な説明】
【００９２】
【図１】コレステリック液晶の動作を説明するための、液晶セルの構成を示す図である。
【図２】コレステリック液晶の動作を説明するための、液晶セルに電圧を印加したときの反射率の変化を示す図である。
【図３】本発明の第１実施形態に係る液晶表示パネル２０の断面図である。
【図４】本発明の第１実施形態に係る液晶表示パネル２０の構成を示す図である。
【図５】本発明の第１実施形態に係る液晶表示パネルの、各部の電圧の変化を示すグラフである。
【図６】本発明の実施例１に係る画素電極に印加する書き込み電圧Ｖｓと液晶表示パネル２０の反射率の関係を示すグラフである。
【図７】本発明の実施例１に係わるＴｗとΔＶｓとの関係を示す実験結果である。
【図８】本発明の実施例２に係る積層型液晶表示パネル５０の構成の断面図である。
【図９】本発明の実施例２に係る各液晶表示パネル２０のＴｗとΔＶｓとの関係を示す実験結果である。
【符号の説明】
【００９３】
１、２  ガラス基板
３  コレステリック液晶層
４、５  透明電極
６  吸収層
７、８  導線
９  電源
３１  ＴＦＴ
２３  画素電極
２４  コモン電極
２６  液晶層
２５  補助容量
３７  ゲート線
２７  ソース線
２８  ゲート駆動回路
２９  ソース駆動回路
３０  コモン電極電源
【図１】
0004701934.tif 000002
【図２】
0004701934.tif 000003
【図３】
0004701934.tif 000004
【図４】
0004701934.tif 000005
【図５】
0004701934.tif 000006
【図６】
0004701934.tif 000007
【図７】
0004701934.tif 000008
【図８】
0004701934.tif 000009
【図９】
0004701934.tif 000010