【手続補正書】
【提出日】平成15年7月17日(2003.7.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】薄膜トランジスタおよびその製造方法


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ソース・ドレイン領域の一方となる第１領域、多結晶半導体膜から構成されたチャネル形成領域、およびソース・ドレイン領域の他方となる第２領域が基板上にこの順に形成され、前記多結晶半導体膜の側端面にゲート電極がゲート絶縁膜を介して対峙する薄膜トランジスタであって、
前記第１領域と前記多結晶半導体膜の前記側端面との間において前記ゲート電極の側端部に対峙する部分、および前記第２領域と前記多結晶半導体膜の前記側端面との間において前記ゲート電極の側端部に対峙する部分のうちの少なくとも一方には、低濃度の不純物が導入されたＬＤＤ領域または不純物の導入されていない半導体領域が形成されていることを特徴とする薄膜トランジスタ。
【請求項２】
請求項１において、前記多結晶半導体膜は、前記側端面に対して略平行な柱軸をもつ柱状構造を備えていることを特徴とする薄膜トランジスタ。
【請求項３】
請求項１または２において、前記第１領域および前記第２領域は、前記多結晶半導体膜の下層側および上層側にそれぞれ形成された下層側半導体膜および上層側半導体膜に形成され、
該上層側半導体膜および当該下層側半導体膜のうちの少なくとも一方において前記ゲート電極の側端部に対峙する部分に、前記の低濃度の不純物が導入されたＬＤＤ領域または不純物の導入されていない半導体領域が形成されていることを特徴とする薄膜トランジスタ。
【請求項４】
請求項１ないし３のいずれかにおいて、前記多結晶半導体膜の前記側端面は、前記第１領域が形成された下層側半導体膜の形成領域上に位置し、
当該多結晶半導体膜の前記側端面と前記下層側半導体膜との間には、これらの膜間にわずかに割り込む絶縁膜を有していることを特徴とする薄膜トランジスタ。
【請求項５】
請求項２に規定する薄膜トランジスタの製造方法であって、前記チャネル形成領域を形成するためのアモルファス半導体膜に結晶化処理を行って前記基板の面外方向に柱軸を向ける柱状構造の多結晶半導体膜を形成した後、該多結晶半導体膜をパターニングして柱軸に略平行な側端面を露出させ、しかる後に、前記ゲート絶縁膜および前記ゲート電極を順次形成することを特徴とする薄膜トランジスタの製造方法。
【請求項６】
請求項３に規定する薄膜トランジスタの製造方法であって、前記チャネル形成領域および前記上層側半導体膜を形成するための各半導体膜をこの順に形成した後、該２つの半導体膜を一括してパターニングすることを特徴とする薄膜トランジスタの製造方法。
【請求項７】
請求項４に規定する薄膜トランジスタの製造方法であって、前記下層側半導体膜および前記絶縁膜をこの順に形成した後、該絶縁膜を所定の形状にパターニングした後に、前記基板の全面に前記チャネル形成領域を形成する前記多結晶半導体膜を形成し、しかる後に、当該多結晶半導体膜をパターニングすることを特徴とする縦型薄膜トランジスタの製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
そこで、歪点が低い安価なガラス基板上にも移動度が高い多結晶シリコン膜を形成できるように、基板上にアモルファスシリコン膜を形成した後、このアモルファスシリコン膜にレーザアニール法あるいは固相成長法などの結晶化処理を施して、アモルファスシリコン膜を溶融固化あるいは固相のままで結晶成長させ、結晶粒を成長させる低温プロセスが検討されている。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
【発明が解決しようとする課題】
しかしながら、例えば、“Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．２７，ｎｏ．１０（１９８８）Ｌ１８０９”に記載されているように、このような結晶化処理でシリコン膜の結晶粒を成長させると、シリコン膜は、成膜時の膜堆積方向、すなわち、基板８Ａに対して垂直な方向に柱軸が向く柱状構造の多結晶半導体膜となる。一方、前述したようなアモルファスシリコン膜の結晶化ではなく、初めから多結晶シリコン膜として堆積させた場合にも、例えば、“Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ．６１，ｎｏ．１１，１  Ｊｕｎｅ  （１９８７）  ｐｐ５０３１−５０３７”に記載されているように、シリコン膜は、成膜時の膜堆積方向、すなわち、基板８Ａに対して垂直な方向に柱軸が向く柱状構造の多結晶半導体膜となる。従って、図７（Ａ）に示すような従来構造のＴＦＴでは、チャネル長の方向（矢印ＣＨで示す方向）において、チャネルがグレインバンダリー（チャネル形成領域３Ａに縦線Ｂで示す。）を横切ることになる。その結果、シリコン膜の結晶化度を高めても、ＴＦＴ１Ａのオン電流が十分に向上しないという問題点がある。
従来例としては、例えば特開平０７−２９７４０６号公報に記載された技術が挙げられる。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明では、ソース・ドレイン領域の一方となる第１領域、多結晶半導体膜から構成されたチャネル形成領域、およびソース・ドレイン領域の他方となる第２領域が基板上にこの順に形成され、前記多結晶半導体膜の側端面にゲート電極がゲート絶縁膜を介して対峙する薄膜トランジスタであって、前記第１領域と前記多結晶半導体膜の前記側端面との間において前記ゲート電極の側端部に対峙する部分、および前記第２領域と前記多結晶半導体膜の前記側端面との間において前記ゲート電極の側端部に対峙する部分のうちの少なくとも一方には、低濃度の不純物が導入されたＬＤＤ領域または不純物の導入されていない半導体領域が形成されていることを特徴とする（請求項１）。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
このような構成の薄膜トランジスタを製造するにあたっては、前記チャネル形成領域を形成するためのアモルファス半導体膜に結晶化処理を行って前記基板の面外方向に柱軸を向ける柱状構造の多結晶半導体膜を形成した後、該多結晶半導体膜をパターニングして柱軸に略平行な側端面を露出させ、しかる後に、前記ゲート絶縁膜および前記ゲート電極を順次形成すればよい（請求項５）。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
このような構成の薄膜トランジスタを製造するにあたっては、前記チャネル形成領域および前記上層側半導体膜を形成するための各半導体膜をこの順に形成した後、該２つの半導体膜を一括してパターニングすることにより、パターニング工程数を減らすことが好ましい（請求項６）。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明において、前記多結晶半導体膜の前記側端面が、前記第１領域が形成された下層側半導体膜の形成領域上に位置してい場合には、当該多結晶半導体膜の側端面と前記下層側半導体膜との間には、これらの膜間にわずかに割り込む絶縁膜を有していることが好ましい（請求項４）。このように構成すると、前記下層側半導体膜および前記絶縁膜をこの順に形成した後、該絶縁膜を所定の形状にパターニングした後に、前記基板の全面に、前記チャネル形成領域を形成する前記多結晶半導体膜を形成し、しかる後に、この多結晶半導体膜をパターニングすると（請求項７）、前記絶縁膜がエッチングストッパとなる。従って、下層側半導体膜がオーバーエッチングされてしまうことを防止できる。