(57)【特許請求の範囲】
【請求項１】
直流電源と、この直流電源の正極と負極との間に順次接続された主スイッチング素子と副スイッチング素子との直列回路と、直流電源の正極と主スイッチング素子および副スイッチング素子の相互接続点との間にコンデンサとインダクタとの直列回路を介して接続された一次側の第１巻線と、整流平滑回路を介して負荷に接続される二次側の第２巻線とを有する絶縁変圧器と、主スイッチング素子をオン，オフする主制御回路と、副スイッチング素子をオン，オフする副制御回路とを備え、前記主制御回路および副制御回路により前記主スイッチング素子および副スイッチング素子をそれぞれ交互にオン，オフして、前記第２巻線に発生する電圧を整流平滑回路を介し直流電力に変換して負荷に供給する電力変換装置において、
前記絶縁変圧器は一次側に第３巻線と第４巻線を備え、
前記第４巻線の巻線電圧の極性を前記第１巻線の巻線電圧の極性とは逆にして前記副スイッチング素子がオフすると前記第４巻線には負電圧が発生するようにし、
前記主制御回路は、前記第３巻線の電圧を信号電圧として、負荷に供給される直流電圧が一定となるように主スイッチング素子をオン，オフさせるとともに、第３巻線に発生する電圧を整流平滑した電圧を制御電源とし、
前記副制御回路は、前記第４巻線に発生する電圧を信号電圧として前記副スイッチング素子をオン，オフさせるとともに、副スイッチング素子の制御端子の電圧が耐圧電圧値を超えないように制御することを特徴とする電力変換装置。
【請求項２】
前記副制御回路は、前記副スイッチング素子の主電流が流れる通流端子の一方と前記第４巻線との間に接続される第１のダイオードと第１の抵抗からなる第１の直列回路と、前記副スイッチング素子の制御端子と前記主電流が流れる通流端子の一方との間に主電流が流れるよう接続されるとともに制御端子が前記第１の直列回路の前記ダイオードと前記抵抗との接続点に接続される第１のトランジスタと、前記副スイッチング素子の制御端子と前記第４巻線との間に接続され第２のダイオードと第２の抵抗からなる第２の直列回路とを備え、前記第４巻線に発生する電圧を信号電圧として前記副スイッチング素子をオン，オフさせるとともに、前記第１のトランジスタは、前記第１の直列回路と第２の直列回路に発生する信号電圧により、前記副スイッチング素子の制御端子の電圧が耐圧電圧値を超えないように制御することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記副制御回路は、前記副スイッチング素子の制御端子と前記第４巻線との間に主電流が流れるよう接続される第２のトランジスタおよび第３のダイオードからなる並列回路を備え、前記第２のトランジスタの制御端子が第１のツェナーダイオードを介して前記副スイッチング素子の主電流が流れる通流端子の一方に接続されるとともに前記ダイオードのアノードを前記副スイッチング素子の制御端子側に接続し、前記第４巻線に発生する電圧を信号電圧として、前記副スイッチング素子をオン，オフさせるとともに、前記第２のトランジスタは、前記副スイッチング素子の制御端子の電圧が所定値以上にならないように制御されることを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記副制御回路は、前記副スイッチング素子の主電流が流れる通流端子の一方と前記第４巻線との間に接続される第４のダイオードと第３の抵抗からなる第３の直列回路と、前記副スイッチング素子の制御端子と前記主電流が流れる通流端子の一方との間に主電流が流れるよう接続されるとともに制御端子が前記第３の直列回路の前記ダイオードと前記抵抗との接続点に接続される第３のトランジスタと、一端が前記第４巻線に接続される第５のダイオードと第４の抵抗からなる第４の直列回路と、前記副スイッチング素子の制御端子と前記第４の直列回路の他端との間に主電流が流れるよう接続される第４のトランジスタおよび第６のダイオードからなる並列回路とを備え、前記第４のトランジスタの制御端子が第２のツェナーダイオードを介して前記副スイッチング素子の主電流が流れる通流端子の一方に接続されるとともに前記第６のダイオードのアノードを前記副スイッチング素子の制御端子側に接続し、前記第４巻線に発生する電圧を信号電圧として前記副スイッチング素子をオン，オフさせるとともに、前記第３の直列回路と第４の直列回路に発生する信号電圧により、前記第３のトランジスタは前記副スイッチング素子の制御端子の電圧を減少させるときの動作を制御し、前記第４のトランジスタは前記副スイッチング素子の制御端子の電圧が所定値以上にならないように制御されることを特徴とする請求項１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、直流電源から絶縁された直流出力を得るスイッチング電源装置等の電力変換装置に関する。
【背景技術】
【０００２】
図６は、この種の電力変換装置の従来例を示し、特許文献１に開示されたスイッチング電源装置と同様の回路を示す。この回路は、主スイッチング素子１と副スイッチング素子２とがオン，オフを交互に繰り返し、主スイッチング素子１のオン時に変圧器６に蓄積された励磁エネルギーを、主スイッチング素子１のオフ時に放出して負荷に直流電力を供給するものである。
【０００３】
図６の回路の動作について、図７の動作波形を参照して説明する。ここでは、主，副スイッチング素子はＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）とする。
図７において、ＶＧＳ１，ＶＤＳ１，ＩＤ１は、図６の主スイッチング素子１のゲート・ソース間電圧、ドレイン・ソース間電圧，ドレイン電流をそれぞれ示している。また、ＶＧＳ２，ＶＤＳ２，ＩＤ２は、図６の副スイッチング素子２のゲート・ソース間電圧、ドレイン・ソース間電圧，ドレイン電流をそれぞれ示す。ＩＤｒは図６の整流ダイオード８の電流を示す。図６の回路動作は図７に示すように、時刻ｔ１〜ｔ６に分けて考えることができる。
【０００４】
状態１：ｔ１〜ｔ２
変圧器６の第３巻線６ｆの発生電圧により、主スイッチング素子１のゲート入力容量が抵抗１８を介して充電され、主スイッチング素子１のボディダイオードが導通しＶＤＳ１が零となっている状態で、主スイッチング素子１のゲート・ソース間電圧ＶＧＳ１がゲートしきい値ＶＧＳ（ｔｈ）を超えると、主スイッチング素子１はそのボディダイオードに電流が流れている状態で、零電圧ターンオンする。主スイッチング素子１のドレイン電流ＩＤ１は変圧器６の励磁電流と等しく、直線状に増加する。副スイッチング素子２のゲート・ソース間電圧ＶＧＳ２は、変圧器の第４巻線６ｂの発生電圧により負の値となり、副スイッチング素子２はオフしている。
【０００５】
状態２：ｔ２〜ｔ３
主スイッチング素子１のドレイン電流ＩＤ１により抵抗１７に発生する電圧が、トランジスタ２１のベース・エミッタ間電圧を超えるとトランジスタ２１がオンし、主スイッチング素子１のゲート入力間容量が放電されて主スイッチング素子１がターンオフし、ＶＤＳ１は上昇しＶＤＳ２は下降する。
状態３：ｔ３〜ｔ４
ダイオード８が導通し、変圧器６に蓄積された励磁エネルギーが変圧器２次側に放出される。引き続き変圧器第４巻線６ｂの電圧は上昇し、負から正に反転する。
【０００６】
状態４：ｔ４〜ｔ４０
変圧器第４巻線６ｂの電圧が副スイッチング素子２のゲートしきい値電圧ＶＧＳ（ｔｈ）を超えると、副スイッチング素子２はそのボディダイオードに電流が流れている状態で、零電圧ターンオンする。
状態５：ｔ４０〜ｔ５
変圧器６に蓄積された励磁エネルギーが全て放出されるとダイオード８はオフし、変圧器第４巻線６ｂの電圧は下降し始める。
【０００７】
状態６：ｔ５〜ｔ６
変圧器第４巻線６ｂの電圧が副スイッチング素子２のゲートしきい値電圧ＶＧＳ（ｔｈ）を下回ると、副スイッチング素子２はターンオフする。ＶＤＳ２は上昇しＶＤＳ１は下降する。
状態７：ｔ６〜
ＶＤＳ１は零となり、ＶＤＳ２は直流電源３の電圧となる。
これ以降の動作は状態１に戻り、状態１から状態６を繰り返す自励発振動作となる。
【０００８】
すなわち、図６の回路では、主スイッチング素子と副スイッチング素子のいずれも零電圧でターンオンするため、ターンオン損失が発生しない。また、いずれもスイッチング素子のターンオフ時には、変圧器のリーケージインダクタンスとリアクトル５に蓄積される磁気エネルギーが直流電源または変圧器２次側に回生されるため、低損失かつ高高率な電力変換装置が実現できる。
【０００９】
なお、図６では副スイッチング素子については、特に制御回路を設けていないが、トランジスタや遅延回路からなる制御回路を用いるものとして、例えば特許文献２に示すものがある。
【特許文献１】特開２００４−１５３９４８号公報
【特許文献２】特開２００２−１１２５４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、以上のように、副スイッチング素子を変圧器の補助巻線で駆動する回路では、副スイッチング素子のゲート・ソース間に印加される電圧が、ゲート電圧を超えないように設計する必要がある。副スイッチング素子をＭＯＳＦＥＴとした場合、ゲート耐圧は一般的には±３０Ｖ程度である。
直流電源３が発生して、主スイッチング素子１がスイッチングを開始した直後には、コンデンサ４の両端電圧は零であるため、副スイッチング素子２のゲート・ソース間電圧の最大値ＶＧＳｍａｘは、次式で示される。
ＶＧＳｍａｘ＝（直流電源３）×（補助巻線６ｂの巻数）÷（１次巻線６ａの巻数）
…（１）
【００１１】
また、主スイッチング素子のオンデューティに依っては、やはり上記(１)式で示される電圧がゲート・ソース間に印加される場合がある。
例えば、直流電源３を商用交流電源から整流して得る場合、交流電源電圧は国により異なり、各国で使用可能なスイッチング電源とするときは、直流電源３の両端電圧の範囲は広くなる。この場合、(１)式からも明らかなように、直流電源３の電圧範囲全てでＶＧＳｍａｘがゲート耐圧を超えないように設計するのは非常に困難となる。
【００１２】
その対策として、ゲート・ソース間にツェナーダイオードを接続して、ゲート・ソース間電圧をツェナー電圧でクランプし、電圧クランプ時にはゲート端子に接続する抵抗１６を介してツェナー電流を流す方法が考えられるが、抵抗１６の抵抗値が大きいほど副スイッチング素子のスイッチング損失が大きくなるため、その抵抗値は数十から数百オームのオーダに設定するのが一般的であり、電圧クランプ時のツェナー電流が大きく、効率低下の一因となる。
したがって、この発明の課題は、広範囲の直流入力電圧や動作モードに対して、副スイッチング素子の制御端子（ゲート端子）の電圧をゲート耐圧以下に制御し、低損失かつ高効率を可能にすることにある。
【課題を解決するための手段】
【００１３】
このような課題を解決するため、請求項１の発明では、直流電源と、この直流電源の正極と負極との間に順次接続された主スイッチング素子と副スイッチング素子との直列回路と、直流電源の正極と主スイッチング素子および副スイッチング素子の相互接続点との間にコンデンサとインダクタとの直列回路を介して接続された一次側の第１巻線と、整流平滑回路を介して負荷に接続される二次側の第２巻線とを有する絶縁変圧器と、主スイッチング素子をオン，オフする主制御回路と、副スイッチング素子をオン，オフする副制御回路とを備え、前記主制御回路および副制御回路により前記主スイッチング素子および副スイッチング素子をそれぞれ交互にオン，オフして、前記第２巻線に発生する電圧を整流平滑回路を介し直流電力に変換して負荷に供給する電力変換装置において、
前記絶縁変圧器は一次側に第３巻線と第４巻線を備え、
前記第４巻線の巻線電圧の極性を前記第１巻線の巻線電圧の極性とは逆にして前記副スイッチング素子がオフすると前記第４巻線には負電圧が発生するようにし、
前記主制御回路は、前記第３巻線の電圧を信号電圧として、負荷に供給される直流電圧が一定となるように主スイッチング素子をオン，オフさせるとともに、第３巻線に発生する電圧を整流平滑した電圧を制御電源とし、
前記副制御回路は、前記第４巻線に発生する電圧を信号電圧として前記副スイッチング素子をオン，オフさせるとともに、副スイッチング素子の制御端子の電圧が耐圧電圧値を超えないように制御することを特徴とする。
【００１４】
上記請求項１の発明においては、前記副制御回路は、前記副スイッチング素子の主電流が流れる通流端子の一方と前記第４巻線との間に接続される第１のダイオードと第１の抵抗からなる第１の直列回路と、前記副スイッチング素子の制御端子と前記主電流が流れる通流端子の一方との間に主電流が流れるよう接続されるとともに制御端子が前記第１の直列回路の前記ダイオードと前記抵抗との接続点に接続される第１のトランジスタと、前記副スイッチング素子の制御端子と前記第４巻線との間に接続され第２のダイオードと第２の抵抗からなる第２の直列回路とを備え、前記第４巻線に発生する電圧を信号電圧として前記副スイッチング素子をオン，オフさせるとともに、前記第１のトランジスタは、前記第１の直列回路と第２の直列回路に発生する信号電圧により、前記副スイッチング素子の制御端子の電圧が耐圧電圧値を超えないように制御することができ（請求項２の発明）、または、前記副制御回路は、前記副スイッチング素子の制御端子と前記第４巻線との間に主電流が流れるよう接続される第２のトランジスタおよび第３のダイオードからなる並列回路を備え、前記第２のトランジスタの制御端子が第１のツェナーダイオードを介して前記副スイッチング素子の主電流が流れる通流端子の一方に接続されるとともに前記ダイオードのアノードを前記副スイッチング素子の制御端子側に接続し、前記第４巻線に発生する電圧を信号電圧として、前記副スイッチング素子をオン，オフさせるとともに、前記第２のトランジスタは、前記副スイッチング素子の制御端子の電圧が所定値以上にならないように制御されることができ（請求項３の発明）、もしくは、前記副制御回路は、前記副スイッチング素子の主電流が流れる通流端子の一方と前記第４巻線との間に接続される第４のダイオードと第３の抵抗からなる第３の直列回路と、前記副スイッチング素子の制御端子と前記主電流が流れる通流端子の一方との間に主電流が流れるよう接続されるとともに制御端子が前記第３の直列回路の前記ダイオードと前記抵抗との接続点に接続される第３のトランジスタと、一端が前記第４巻線に接続される第５のダイオードと第４の抵抗からなる第４の直列回路と、前記副スイッチング素子の制御端子と前記第４の直列回路の他端との間に主電流が流れるよう接続される第４のトランジスタおよび第６のダイオードからなる並列回路とを備え、前記第４のトランジスタの制御端子が第２のツェナーダイオードを介して前記副スイッチング素子の主電流が流れる通流端子の一方に接続されるとともに前記第６のダイオードのアノードを前記副スイッチング素子の制御端子側に接続し、前記第４巻線に発生する電圧を信号電圧として前記副スイッチング素子をオン，オフさせるとともに、前記第３の直列回路と第４の直列回路に発生する信号電圧により、前記第３のトランジスタは前記副スイッチング素子の制御端子の電圧を減少させるときの動作を制御し、前記第４のトランジスタは前記副スイッチング素子の制御端子の電圧が所定値以上にならないように制御されることができる（請求項４の発明）。
【発明の効果】
【００１５】
この発明によれば、副スイッチング素子の制御端子（ゲート端子）の電圧を制御することにより、直流電源電圧範囲やスイッチング素子の動作に関わらず、全動作範囲でスイッチング素子に印加される電圧がゲート耐圧を超えることが無くなるだけでなく、副スイッチング素子の制御端子電圧の制御で消費される電力が少ないため、低損失かつ高効率を図ることが可能となる。
【発明を実施するための最良の形態】
【００１６】
図１はこの発明の第１の実施の形態を示す回路図である。図６に示すものに対し、副制御回路１０、主制御回路１３、電圧調整回路１４および起動回路１５等を付加した点が特徴である。したがって、図６と同じ点の説明は省略し、相違点を主に以下に説明する。
起動回路１５は、主制御回路１３の制御電源を供給するコンデンサ１２を初期充電するもので、抵抗またはスイッチ回路などで構成される。
【００１７】
コンデンサ１２の電圧が主制御回路１３の動作可能な電圧まで充電されると、主制御回路１３は主スイッチング素子１に起動パルスを与えて発振を開始し、発振開始後は変圧器６の第３巻線に発生する電圧が、負から正に切り換わるタイミングで主スイッチング素子１をオンさせ、二次側コンデンサ７の両端に接続される負荷に供給される電圧が一定になるように、電圧調整回路１４から出力されるフィードバック信号をもとに、主スイッチング素子１をオフさせる。あるいは、主制御回路１３で設定される所定の最大オンパルス幅で決まる時間か、または変圧器第３巻線６ｃの電圧が正から負に切り換わるタイミングで、主スイッチング素子１をオフさせる。なお、変圧器６の各巻線電圧の極性は、巻線の巻始めを表すドットの方向に向かって発生する電圧を正としている。また、巻線６ｃに発生する電圧をダイオード１１とコンデンサ１２で整流平滑した電圧を、主制御回路１３に制御電源として供給する。
【００１８】
主スイッチング素子１がオフすると、巻線６ｂの電圧が負から正に切り換わる。副制御回路１０は巻線６ｂの電圧を信号として、副スイッチング素子２をオンオフさせることで、主スイッチング素子１と副スイッチング素子２が交互にオンオフする。その結果、変圧器６の各巻線には正負の電圧が交互に発生し、センタータップ構成の二次巻線電圧をダイオード８，９とコンデンサ７で全波整流し、負荷に一定電圧を供給する。なお、二次巻線電圧は、半波整流としても良い。また、リアクトル５は変圧器６のリーケージインダクタンスで代用することができる。図１の例では、リアクトル５を変圧器６のリーケージインダクタンスで代用し省略している。
【００１９】
図２に、図１の副制御回路１０の具体例（１０ａ）を示す。
図２に示す副制御回路１０ａでは、ダイオード１０４と抵抗１０３の直列回路は、抵抗１０１と直列に副スイッチング素子２のゲートに接続され、トランジスタ１０７は、エミッタが抵抗１０１と抵抗１０３との接続点に、コレクタが巻線６ｂにそれぞれ接続されている。ダイオード１０４と抵抗１０３の直列回路は、副スイッチング素子２のゲート（制御端子）入力容量の充電スピードを調整し、かつトランジスタ１０７のオンオフを制御する。
ダイオード１０６と抵抗１０５の直列回路は、巻線６ｂに並列に接続され、ダイオード１０６と抵抗１０５との接続点にトランジスタ１０７のベースを接続することで、副スイッチング素子２のゲート入力容量の放電スピードを調整し、かつ副スイッチング素子２のゲート・ソース間電圧が負にならないようにトランジスタ１０７を制御する。抵抗１０２は、抵抗１０１と抵抗１０３との接続点と巻線６ｂとの間に接続され、巻線６ｂに電圧が発生していないときに副スイッチング素子２のゲート・ソース間電圧が不安定となって、副スイッチング素子２が誤オンするのを防ぐ放電抵抗である。なお、抵抗１０２は副スイッチング素子２のゲート・ソース間に並列に接続しても良い。また、抵抗１０５の抵抗値が比較的小さい場合には、省略することができる。
【００２０】
図１の動作について、図３を参照して説明する。
図３において、ＶＤＳ１は、図１の主スイッチング素子１のドレイン・ソース間電圧、ＶＤＳ２，ＩＤ２，ＶＧＳ２，ＶＤＳ２，ＩＧ２は、図１の副スイッチング素子２のドレイン・ソース間電圧，ドレイン電流，ゲート・ソース間電圧，ゲート電流をそれぞれ示す。ＶＰ２は巻線６ｂの電圧、ＶＧＳ（ｔｈ）は副スイッチング素子２のゲートしきい値電圧である。ＩＲ１は図２の抵抗１０３の電流、ＩＢ１は同じくトランジスタ１０７のベース電流である。ＩＣ１は図２のトランジスタ１０７のコレクタ電流、ＩＲ２は同じく抵抗１０５の電流である。以下、図３を時刻ｔ１〜ｔ８に分けて説明する。
【００２１】
状態１：ｔ１〜ｔ２
主スイッチング素子１がオフすると、ＶＤＳ１が上昇するとともにＶＤＳ２が下降する。ＶＤＳ１の上昇に伴い、巻線６ｂの電圧ＶＰ２も上昇する。
状態２：ｔ２〜ｔ３
巻線６ｂの電圧ＶＰ２が正になるとダイオード１０４が導通し、電圧ＶＰ２でダイオード１０４，抵抗１０３，抵抗１０１を介して副スイッチング素子２のゲート入力容量を充電する。ゲート入力容量は、巻線６ｂの電圧に対してゲート入力容量値と抵抗１０３と抵抗１０１との直列抵抗値で決まる時定数をもって１次遅れで充電される。この時定数としては、主スイッチング素子１と副スイッチング素子２が同じにオンして、大きな貫通電流が流れないように設定される。
【００２２】
状態３：ｔ３〜ｔ４
ＶＤＳ２が零に達すると、副スイッチング素子２のボディダイオードが導通し、そのドレイン電流ＩＤ２は負の極性で流れる。
状態４：ｔ４〜ｔ５
副スイッチング素子２のゲート・ソース間電圧ＶＧＳ２がゲートしきい値電圧ＶＧＳ（ｔｈ）を超えると、副スイッチング素子２は零電圧でターンオンする。
【００２３】
状態５：ｔ５〜ｔ６
上記ＶＧＳ２が巻線６ｂの電圧ＶＰ２に等しくなると、ＶＧＳ２と電圧ＶＰ２がほぼ等しくなるように、トランジスタ１０７が活性領域で動作する。すなわち、ＶＰ２がＶＧＳ２より大きいときにはダイオード１０４が導通し、トランジスタ１０７のベース・エミッタ間電圧がほぼ零となり、トランジスタ１０７がオフする。また、ＶＰ２がＶＧＳ２より小さいときにはダイオード１０４がオフし、トランジスタ１０７のベース・エミッタ間電圧が負となり、トランジスタ１０７がオンする。
【００２４】
状態６：ｔ６〜ｔ７
上記ＶＧＳ２がゲートしきい値電圧ＶＧＳ（ｔｈ）を下回ると、副スイッチング素子２はオフし、ＶＤＳ２は上昇するとともにＶＤＳ１は下降する。ＶＤＳ１の下降に伴い、巻線６ｂの電圧ＶＰ２は急激に下降する。その結果、ＶＰ２とＶＧＳ２との差電圧が急激に大きくなるため、トランジスタ１０７のベース電流ＩＢ１が急激に増加し、さらにトランジスタ１０７のコレクタ電流ＩＣ１も増加し、副スイッチング素子２のゲート入力容量に蓄積された電荷を、ＶＧＳ２が零になるまで急激に放電する。
【００２５】
状態７：ｔ７〜ｔ８
巻線６ｂの電圧ＶＰ２が負になると、ダイオード１０６が導通し、抵抗１０５の電流ＩＲ２は電圧ＶＰ２を抵抗１０５の抵抗値で除した値となる。トランジスタ１０７のベース・エミッタ間電圧はほぼ零となり、オフしているため、副スイッチング素子２のゲート・ソース間電圧ＶＧＳ２は零を維持する。
これ以降は、状態１〜７の繰り返しとなる。
【００２６】
以上のように、巻線６ｂの電圧ＶＰ２が負の期間では、副スイッチング素子２のゲート・ソース間電圧ＶＧＳ２は零となるため、負のゲート耐圧を超えることは無い。この期間に巻線６ｂから供給される電流は、抵抗１０５の抵抗値で制限されるが、抵抗１０５としてはトランジスタ１０７のベースに数ミリアンペア程度の電流を流せる抵抗値で良く、数キロから数十キロオームのオーダとなるため、発生損失も僅かである。その結果、低損失かつ高効率に構成できる。
【００２７】
図４にこの発明の他の実施の形態を示す。１０ｂは図１の副制御回路の具体例を示す。
巻線６ｂの一端に抵抗１０８とダイオード１０９の並列回路が接続され、この並列回路の他端にクランプ回路２００ａが接続されている。そして、クランプ回路２００ａの他端が抵抗１０１を介して副スイッチング素子２のゲートに接続されている。
クランプ回路２００ａはいわゆるシリーズレギュレータの構成と同じく、巻線６ｂの電圧がツェナーダイオード２０３のツェナー電圧Ｖｚとトランジスタ２０１のベース・エミッタ間電圧ＶＢＥとの和を超えると、トランジスタ２０１が活性領域で動作し、副スイッチング素子２のゲート・ソース間電圧は、（Ｖｚ＋ＶＢＥ）の一定値となり、副スイッチング素子２の正側のゲート耐圧を超えないようにＶｚを選定する。
【００２８】
巻線６ｂの電圧が（Ｖｚ＋ＶＢＥ）よりも小さいときは、トランジスタ２０１は飽和領域で動作するため、副スイッチング素子２のゲート・ソース間電圧は巻線６ｂの電圧にほぼ等しくなる。また、ダイオード２０２はトランジスタ２０１のコレクタ・エミッタ間電圧が逆バイアスされるのを防止する。
抵抗１０８は抵抗１０１とともに、副スイッチング素子２のゲート入力容量の充電スピードを調整する。ダイオード１０９は抵抗１０１とともに、副スイッチング素子２のゲート入力容量の放電スピードを調整する。なお、抵抗１０２は図２と同じなので、説明は省略する。
【００２９】
以上のように、巻線６ｂに副スイッチング素子２のゲート耐圧を超える正の電圧が発生した場合でも、副スイッチング素子２のゲート・ソース間電圧は（Ｖｚ＋ＶＢＥ）にクランプされる。さらにこの場合、巻線６ｂから供給される電流は抵抗２０４で制限され、抵抗２０４はトランジスタ２０１のベースに数ミリアンペア程度の電流を供給できれば良く、その抵抗値は数キロから数十キロオームのオーダであるため、発生損失も僅かである。その結果、低損失かつ高効率に構成できる。
【００３０】
図５にこの発明のさらに他の実施の形態を示す。１０ｃは図１の副制御回路の具体例を示す。これは、図２の抵抗１０３とトランジスタ１０７のエミッタとの間に、図４のクランプ回路２００ａを接続して構成される。その動作は、巻線６ｂの電圧が負のときは図２と同様の動作をし、巻線６ｂの電圧が正のときは図４と同様の動作をするので、詳細は省略する。
図５の回路では、巻線６ｂの電圧が如何なる場合にも、副スイッチング素子２のゲート・ソース間電圧がゲート耐圧を超えることも無く、さらに損失も僅かである。従って、低損失かつ高効率に構成できる。
【図面の簡単な説明】
【００３１】
【図１】この発明の実施の形態を示す回路図
【図２】図１の副制御回路の具体例を示す回路図
【図３】図１の動作説明図
【図４】副制御回路の他の具体例を示す回路図
【図５】副制御回路のさらに他の具体例を示す回路図
【図６】従来例を示す回路図
【図７】図６の動作説明図
【符号の説明】
【００３２】
１…主スイッチング素子、２…副スイッチング素子、３…直流電源、４，７，１２，２２…コンデンサ、５…リアクトル、６…変圧器、６ａ…変圧器第１巻線、６ｂ…変圧器第４巻線、６ｃ，６ｆ…変圧器第３巻線、６ｄ，６ｅ…変圧器第２巻線、８，９，１１，２０，１０４，１０６，１０９，２０２…ダイオード、１０，１０ａ，１０ｂ，１０ｃ…副制御回路、１３…主制御回路、１４…電圧調整回路、１５…起動回路、１６，１７，１８，１９，１０１，１０２，１０３，１０５，１０８，２０４…抵抗、２１，１０７，２０１…トランジスタ、２０３…ツェナーダイオード。
【図１】
0004830408.tif 000002
【図２】
0004830408.tif 000003
【図３】
0004830408.tif 000004
【図４】
0004830408.tif 000005
【図５】
0004830408.tif 000006
【図６】
0004830408.tif 000007
【図７】
0004830408.tif 000008