(57)【特許請求の範囲】
【請求項１】
接続対象と電気的な接続を実現するためのプローブカード用コンタクトストラクチャの製造方法において、
平らな表面を有した基板を供給するステップと、
その基板の平表面上に金属層を形成するステップと、
その金属層上にプラスチック層を形成するステップと、
その基板上に形成するコンタクタの少なくとも一部を表す形状を有したモールド・インサートをプラスチック層上に位置合わせするステップと、
高温度状態下においてモールド・インサートをプラスチック層に押し込むステップと、
低温度環境下においてプラスチック層上のモールド・インサートを取り出すことにより、モールド・インサートの形状をメッキパターンとして上記プラスチック層に転写するステップと、
そのプラスチック層上に形成された上記メッキパターンに上記金属層を用いて電気メッキをすることによりコンタクタの上記一部を形成するステップと、
コンタクタの残りの部分を形成する為に上記金属層を形成するステップから上記電気メッキのステップまでの工程を繰り返すステップと、
上記基板から上記金属層と上記プラスチック層を除去することにより上記基板の表面にコンタクタを表出させるステップと、
により構成したことを特徴とする、プローブカード用コンタクトストラクチャの製造方法。
【請求項２】
上記基板は誘電体基板あるいはシリコン基板である、請求項１に記載のプローブカード用コンタクトストラクチャの製造方法。
【請求項３】
上記コンタクタは上記電気メッキにより形成された導電金属材料により構成されている、請求項１に記載のプローブカード用コンタクトストラクチャの製造方法。
【請求項４】
上記コンタクタは、水平部と、水平部の一端に垂直に形成したコンタクト部と、上記基板と上記水平部の他端との間にベース部を有し、そのベース部はそのコンタクタの水平部とコンタクト部を支持する垂直ビームである、請求項１に記載のプローブカード用コンタクトストラクチャの製造方法。
【請求項５】
上記プラスチック層はサーモプラスチックポリマーあるいはサーモプラスチックレジンで構成されている、請求項１に記載のプローブカード用コンタクトストラクチャの製造方法。
【請求項６】
接続対象と電気的な接続を実現するためのプローブカード用コンタクトストラクチャの製造方法において、
平らな表面を有した基板を供給するステップと、
その基板の平表面上に溝を形成し、その溝に犠牲材料を充填するステップと、
上記基板の平表面上および上記犠牲材料表面に金属層を形成するステップと、
その金属層上にプラスチック層を形成するステップと、
その基板上に形成するコンタクタの少なくとも一部を表す形状を有したモールド・インサートをプラスチック層上に位置合わせするステップと、
高温度状態下においてモールド・インサートをプラスチック層に押し込むステップと、
低温度環境下においてプラスチック層上のモールド・インサートを取り出すことによりモールド・インサートの形状をメッキパターンとして上記プラスチック層に転写するステップと、
そのプラスチック層上に形成された上記メッキパターンに上記金属層を用いて電気メッキをすることによりコンタクタの上記一部を形成するステップと、
コンタクタの残りの部分を形成する為に上記金属層を形成するステップから上記電気メッキのステップまでの工程を繰り返すステップと、
上記基板から上記金属層、上記プラスチック層および上記犠牲材料を除去することにより、上記基板の表面にコンタクタとそのコンタクタの下部に位置した上記溝を表出させるステップと、
により構成したことを特徴とする、プローブカード用コンタクトストラクチャの製造方法。
【請求項７】
上記基板は誘電体基板あるいはシリコン基板である、請求項６に記載のプローブカード用コンタクトストラクチャの製造方法。
【請求項８】
上記コンタクタは上記電気メッキにより形成された導電金属材料により構成されている、請求項６に記載のプローブカード用コンタクトストラクチャの製造方法。
【請求項９】
上記プラスチック層はサーモプラスチックポリマーあるいはサーモプラスチックレジンで構成されている、請求項６に記載のプローブカード用コンタクトストラクチャの製造方法。
【請求項１０】
上記基板上の上記犠牲材料は二酸化シリコンで形成されている、請求項６に記載のプローブカード用コンタクトストラクチャの製造方法。
【請求項１１】
接続対象と電気的な接続を実現するためのプローブカード用コンタクトストラクチャの製造方法において、
平らな表面を有した基板を供給するステップと、
その基板の平表面上に金属層を形成するステップと、
その金属層上にフォトレジスト層を形成するステップと、
透明部、不透明部および半透明部によりコンタクタの形状を現したフォトマスクをフォトレジスト層上に位置合わせするステップと、
フォトレジスト層を露光し、フォトマスクから転写したコンタクタの形状をフォトレジスト層上にメッキパターンとして形成するために、凝固していないフォトレジストを除去するステップと、
コンタクタを形成する為にフォトレジスト層上のメッキパターンを上記金属層を用いて電気メッキするステップと、
コンタクタの残りの部分を形成する為に上記の行程を繰り返すステップと、
上記基板から上記フォトレジスト層を除去することにより上記基板の表面にコンタクタを表出させるステップと、
により構成し、コンタクタは上記フォトマスクの半透明部に基づいて形成した水平部と、その水平部の端に垂直に、上記フォトマスクの透明部または半透明部に基づいてその水平部と同時に形成したコンタクト部を有していることを特徴とする、プローブカード用コンタクトストラクチャの製造方法。
【請求項１２】
上記基板は誘電体基板あるいはシリコン基板である、請求項１１に記載のプローブカード用コンタクトストラクチャの製造方法。
【請求項１３】
上記コンタクタは上記電気メッキにより形成された導電金属材料により構成されている、請求項１１に記載プローブカード用コンタクトストラクチャの製造方法。
【請求項１４】
上記コンタクタは、水平部と、水平部の一端に垂直に形成したコンタクト部と、上記基板と上記水平部の他端との間にベース部を有し、そのベース部はそのコンタクタの水平部とコンタクト部を支持する垂直ビームである、請求項１１に記載のプローブカード用コンタクトストラクチャの製造方法。
【請求項１５】
接続対象と電気的な接続を実現するためのプローブカード用コンタクトストラクチャの製造方法において、
平らな表面を有した基板を供給するステップと、
その基板の平表面上に溝を形成し、その溝に犠牲材料を充填するステップと、
その基板の平表面上およびその犠牲材料表面上に金属層を形成するステップと、
その金属層上にフォトレジスト層を形成するステップと、
透明部、不透明部および半透明部によりコンタクタの形状を現したフォトマスクをフォトレジスト層上に位置合わせするステップと、
フォトレジスト層を露光し、フォトマスクから転写したコンタクタの形状をフォトレジスト層上にメッキパターンとして形成するために、キュアしていないフォトレジストを除去するステップと、
コンタクタを形成する為にフォトレジスト層上のメッキパターンを上記金属層を用いて電気メッキするステップと、
上記基板から上記フォトレジスト層と上記犠牲材料を除去することにより、上記基板の表面にコンタクタとそのコンタクタの下部に位置した上記溝を表出させるステップと、
により構成し、コンタクタは上記フォトマスクの半透明部に基づいて形成した水平部と、その水平部の端に、上記フォトマスクの透明部または半透明部に基づいてその水平部と同時に垂直に形成したコンタクト部を有していることを特徴とする、プローブカード用コンタクトストラクチャの製造方法。
【請求項１６】
上記基板は誘電体基板あるいはシリコン基板である、請求項１５に記載のプローブカード用コンタクトストラクチャの製造方法。
【請求項１７】
上記コンタクタは上記電気メッキにより形成された導電金属材料により構成されている、請求項１５に記載のプローブカード用コンタクトストラクチャの製造方法。
【請求項１８】
上記基板上の上記犠牲材料は二酸化シリコンで形成されている、請求項１５に記載のプローブカード用コンタクトストラクチャの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電気回路や部品のコンタクト（接続）パッドやリードのようなコンタクトターゲット（接続対象）と電気接続を確立するためのコンタクトストラクチャの製造方法に関する。特に本発明は、半導体ウェハ、半導体チップ、半導体部品パッケージ又はプリント回路基板などをテストするためのプローブカードで使用する、コンタクトストラクチャを、高周波数帯域、小さなピンピッチ、高いコンタクト性能を有するように製造する方法に関する。
【０００２】
【従来の技術】
ＬＳＩやＶＬＳＩ回路のような、高密度で高速度の電子部品をテストする場合には、例えばプローブコンタクタのような、高性能なコンタクトストラクチャ、あるいはテストコンタクタを使用しなくてはならない。本発明におけるコンタクトストラクチャは、半導体ウェハや半導体ダイのテスト、あるいはバーンインというような応用を対象としているが、そのような技術のみに限定されるものではなく、半導体パッケージ部品やプリント回路基板等のテストやバーンインへの応用、あるいは試験以外のより一般的で広範囲な応用にも実施可能である。また、本発明のコンタクトストラクチャは、ＩＣリード、ＩＣパッケージング、その他の電気接続を含む一般の応用にも使用できる。しかし、説明を簡便にするために、以下における本発明の開示では、主に半導体ウェハテストで使用するプローブカードへの応用を基にして、本発明の説明をする。
【０００３】
被試験半導体部品が半導体ウェハである場合、ＩＣテスタのような半導体テストシステムは、一般に自動ウェハプローバのような基板用ハンドラに接続して用いられる。そのような構成例を、第１図に示す。この図において、半導体テストシステムは通常、別のハウジングであるテストヘッドを有しており、そのテストヘッドはケーブル束でテストシステム本体に接続されている。テストヘッドと基板用ハンドラは、機械的に位置合わせされ、互いに機械的および電気的に接続される。試験される半導体ウェハは、基板用ハンドラ４００によって、テストヘッド上のテスト位置に自動的に供給される。
【０００４】
テストヘッド上で、被試験半導体ウェハは、半導体テストシステムが発生するテスト信号を受ける。被試験半導体ウェハから、そのテスト信号の応答結果として発生される出力信号は、半導体テストシステムに送信され、そこで期待値と比較され、被試験半導体ウェハ上のＩＣ回路が、正常に機能しているかどうかが検証される。
【０００５】
第１図では、テストヘッド１００と基板用ハンドラ４００は、インタフェース部１４０を介して接続されている。インタフェース部１４０は、例えばパフォーマンスボード１２０、同軸ケーブル、ポゴピン、およびコネクタ等で構成されている。パフォーマンスボード１２０は、テストヘッドに固有の配置に応じた電気回路接続を有するプリント回路基板である。第２図において、テストヘッド１００は、半導体テストシステムのテストチャンネル（テスタピン）の数に対応する数のプリント回路基板１５０を有する。プリント回路基板１５０のそれぞれは、パフォーマンスボード１２０の対応するコンタクトターミナル（接続端子）１２１を接続するためのコネクタ１６０を有している。またフロッグリング１３０が、基板用ハンドラ４００に対して正確に接触位置を検証できるように、パフォーマンスボード１２０上に搭載されている。フロッグリング１３０は、例えば、ＺＩＦコネクタ又はポゴピンによって形成される多数のコンタクトピン１４１を有しており、同軸ケーブル１２４を介して接続端子１２１に接続している。
【０００６】
第１図および第２図に示すように、テストヘッド１００は基板用ハンドラ４００上に設置され、インタフェース部品１４０を介して、機械的および電気的に基板用ハンドラに接続する。一般に、基板用ハンドラ４００に対するテストヘッド１００の移動は、モータ５１０を有するマニピュレータ５００を使用して行われる。基板用ハンドラ４００では、被試験半導体ウェハ３００は、チャック１８０上に搭載される。この例では、プローブカード１７０は、被試験半導体ウェハ３００の上部に設けられている。プローブカード１７０は、テスト時に回路端子、すなわち被試験半導体ウェハ３００上のＩＣ回路の各コンタクトターゲット（接続対象）と接触するための、例えばカンチレバーやニードル（針）のような、多数のプローブコンタクタ（コンタクトストラクチャ）１９０を有している。
【０００７】
プローブカード１７０の電気端子、すなわち接触用リセプタクルは、フロッグリンク１３０に設けられた接続ピン１４１に電気的に接続される。これら接続ピン１４１はさらに、パーフォーマンスボード１２０の接続端子１２１に接続され、その接続端子１２１は、それぞれテストヘッド１００のプリント回路基板１５０に、同軸ケーブル１２４を介して接続されている。さらにプリント回路基板１５０は、例えば数百の内部ケーブルを有するケーブル束１１０を介して、半導体テストシステム本体に接続されている。
【０００８】
このような構成において、プローブコンタクタ１９０は、被試験半導体ウェハにテスト信号を送り、その応答結果としての出力信号を受けるために、チャック１８０上にある半導体ウェハ３００の表面と接触する。被試験半導体ウェハ３００上のＩＣ回路が正常に機能しているかどうかを検証するために、半導体ウェハ３００からの出力信号は、半導体テストシステムが発生する期待値と比較される。
【０００９】
第３図は、第２図のプローブカード１７０の底面図である。この例では、プローブカード１７０には、ニードルまたはカンチレバーと呼ばれるプローブコンタクタ１９０を上部に複数個設置した、エポキシリングが設けられている。第２図において、半導体ウェハ３００を搭載したチャック１８０が上方に移動すると、プローブコンタクタ１９０の先端は、半導体ウェハ３００の接続パッドや接続バンプ（突起）に接触する。プローブコンタクタ１９０の他端は、電線１９４に接続され、更にその電線１９４は、プローブカード１７０上に形成された伝送ライン（図には無い）に接続されている。プローブカード１７０の伝送ラインは、第２図のポゴピン１４１に接触するための電極１９７に接続されている。
【００１０】
一般に、プローブカード１７０は、アース層、電源層、および複数の信号送信ライン層により構成されたポリイミド多層基板で構成されている。周知のように、ポリイミドの例えば誘電率や透磁率のような定数の関係、プローブカード１７０内の信号のインダクタンスとキャパシタンスのような様々なパラメータの平衡を保つようにすることで、例えば５０オームのような、特性インピーダンスが得られるように、各伝送ラインは設計されている。従って、これら信号伝送ラインはインピーダンスが整合しており、被試験ウェハ３００に対する高周波数帯域での動作が実現できる。このため信号伝達ラインは、パルス信号の定常状態では小さな電流を供給し、被試験部品の出力切り替え時には、高電流ピークを供給することができる。またプローブカード１７０には、ノイズ除去のために、電源層とグラウンド層間に、キャパシタ１９３とキャパシタ１９５が設けられている。
【００１１】
上記の従来技術によるプローブカードにおける、周波数帯域の限界を説明するために、プローブカード１７０の等価回路を第４図に示す。第４図（Ａ）と第４図（Ｂ）に示すように、プローブカード１７０の信号伝送ラインは、電極１９７から、ストリップライン１９６（インピーダンス整合している）、電線１９４、そしてニードル（プローブコンタクタ）１９０に達している。第４図（Ｃ）に示すように、電線１９４とニードル１９０はインピーダンス整合していないので、高周波数帯域ではこれらの部分は、インダクターＬとして作用する。電線１９４とニードル１９０の長さは、全体として２０−３０ｍｍ程度であるから、被試験部品を高周波数帯域でテストする場合には、大幅にそのテスト可能周波数が制限される。
【００１２】
プローブカード１７０の周波数帯域を制限する他の要因は、第４図（Ｄ）と第４図（Ｅ）に示すように、電源用ニードルとグラウンド用ニードルである。テスト時に電源ラインが充分な電流を高速に被試験部品に供給できるのであれば、部品テストにおける動作帯域の制限は深刻ではない。しかし、電源を被試験部品に供給するために直列に接続された電線１９４とニードル１９０は、インダクタと等価（第４図（Ｄ））であるので、電源ラインの高速の電流動作を制限する。電源と信号をグラウンド接続するために直列に接続される電線１９４とニードル１９０は、等価的にインダクター（第４図（Ｅ））となるため、高速の電流動作は大幅に制限される。
【００１３】
また、電源ラインへのノイズやサージパルスを除去することにより、テスト時の被試験部品の適切な機能が確保できるように、キャパシタ１９３とキャパシタ１９５が、電源ラインとグラウンドラインの間に接続されている。キャパシタ１９３は、例えば１０マイクロファラッドのような比較的大きな値をとり、必要に応じてスイッチを用いて切り離しできる。キャパシタ１９５は、例えば０．０１マイクロファラッドのような比較的小さな値をとり、ＤＵＴ（被試験部品）の近くに固定的に設けられている。これらのキャパシタは、電源ラインに対する高周波数除去（デカップリング）として作用する。つまり、キャパシタがプローブコンタクタの高周波数性能を制限してしまう。
【００１４】
従って、上記のプローブコンタクタにおいては、その周波数帯域が２００ＭＨｚ程度に制限されてしまい、最近の半導体部品のテストには不十分となっている。半導体試験の業界では、現在では１ＧＨｚ以上の動作帯域となっているＩＣテスターの周波数帯域機能に、少なくとも等しい程度の周波数帯域が、近い将来のプローブコンタクタに必要になるであろうと見られている。また、業界では、テスト処理量を向上させるために、並列に例えば３２個以上のような、多数の半導体部品、特にメモリーのような半導体部品を取り扱えるプローブカードが望まれている。
【００１５】
従来技術では、第３図に示すようなプローブカードとプローブコンタクタは、手作業で製造され、品質にばらつきがあった。このような品質のばらつきは、サイズの違い、周波数、コンタクト力、抵抗などのばらつきがある。一般のプローブコンタクタでは、コンタクト性能を不確かにしている他の原因は、試験時のプローブコンタクタと半導体ウェハの温度変化による膨張率が異なる状況下で、温度変化が生じることにある。従って、温度が変化すると、両者間のコンタクト位置が異なってしまい、コンタクト力、コンタクト抵抗、周波数帯域に悪影響を与えてしまう。
【００１６】
本出願の発明者は、１９９９年６月１９日提出の米国特許出願番号09/099,614と、１９９９年４月３０日提出の米国特許出願番号09/303,475とにおいて、従来技術を解決するコンタクトストラクチャとその製造方法を開示している。しかし、そのようなコンタクトストラクチャを製造する方法として、上述の特許出願には開示されていない様々な他の方法がある。
【００１７】
【発明が解決しようとする課題】
したがって、本発明の目的は、高周波数帯域、高ピン数、高コンタクト性能、高信頼性を達成することができ、コンタクトターゲットに電気的に接触する為のコンタクトストラクチャを製造する方法を提供することにある。
【００１８】
また、本発明の他の目的は、半導体部品テストなどの応用に用いる電気接続を確立するためのコンタクトストラクチャであって、次世代半導体技術のテスト要件を満たすことのできる高周波数帯域を有するコンタクトストラクチャを製造する方法を提供することにある。
【００１９】
また、本発明の更に他の目的は、半導体部品テストなどの応用に用いる電気接続を確立するためのコンタクトストラクチャであって、同時に多数の半導体部品を並列にテストするのに適したコンタクトストラクチャを製造する方法を提供することにある。
【００２０】
また、本発明の更に他の目的は、半導体部品テストなどの応用に用いる電気接続を確立するためのコンタクトストラクチャであって、手作業を用いることなく、半導体製造過程を用いて製造する方法を提供することにある。
【００２１】
また、本発明の更に他の目的は、半導体部品テストなどの応用に用いる電気接続を確立するためのコンタクトストラクチャを、プラスチック・モールディング（ホットエンブロシング）の行程を用いて製造する方法を提供することにある。
【００２２】
また、本発明の更に他の目的は、半導体部品テストなどの応用に用いる電気接続を確立するためのコンタクトストラクチャを、グレートーン・フォトマスクを使用したフォトリソグラフィー行程を用いて製造する方法を提供することにある。
【００２３】
また、本発明の更に他の目的は、半導体部品テストなどの応用に使用する電気接続を確立するためのコンタクトストラクチャであって、被試験半導体ウェハの温度膨張率を補正できるコンタクトストラクチャを製造する方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明では、コンタクトターゲットと電気接続を確立するためのコンタクトストラクチャは、平らな表面を有する基板上に、プラスチック・モールディング技術あるいはグレートーン・フォトマスクを用いたフォトリソグラフィー技術によるマイクロファブリケーション技術を用いて形成したコンタクタにより構成されている。
【００２５】
本発明の１の態様において、コンタクタを有するコンタクトストラクチャを製造する方法は、プラスチック・モールディング行程を用いる。この製造方法は、平らな表面を有した基板を供給するステップと、その基板の平表面上にプラスチック層を形成するステップと、その基板上に形成するコンタクタの一部を表す形状を有したモールド・インサートをプラスチック基板上に位置合わせするステップと、高温度状態下においてモールド・インサートをプラスチック層に押し込むステップと、低温度環境下においてプラスチック層上のモールド・インサートを取り出すことによりモールド・インサートの形状をプラスチック層に転写するステップと、コンタクタを形成する為にプラスチック層上に形成されたメッキパターンをエレクトロプレート（電気メッキ）するステップと、コンタクタの残りの部分を形成する為に他のモールド・インサートの押し込みと取り出しを繰り返すステップと、上記基板から１またはそれ以上の数のプラスチック層を除去するステップと、の各ステップで構成されており、コンタクタは水平部と、水平部の端に垂直に形成したコンタクト部を有しており、コンタクタがコンタクトターゲットに押されるときに、水平部がコンタクト力を生成する。
【００２６】
本発明の他の態様においては、コンタクタを有したコンタクトストラクチャーを製造する方法は、グレートーン・フォトマスクを使用したフォトリソグラフィー行程を用いる。この製造方法は、平らな表面を有した基板を供給するステップと、その基板の平表面上にフォトレジスト層を形成するステップと、透明部、オパーク（不透明）部および半透明部によりコンタクタの形状を現したフォトマスクをフォトレジスト層上に位置合わせするステップと、フォトレジスト層を露光し、フォトマスクから転写したコンタクタの形状をフォトレジスト層上にメッキパターンとして形成するために、凝固していないフォトレジストを除去するステップと、コンタクタを形成する為にフォトレジスト層上のメッキパターンをエレクトロプレート（電気メッキ）するステップと、コンタクタの残りの部分を形成する為に上記の行程を繰り返すステップと、上記基板から１またはそれ以上の数のフォトレジスト層を除去するステップと、の各ステップで構成されており、コンタクタは水平部と、水平部の端に垂直に形成したコンタクト部を有しており、コンタクタがコンタクトターゲットに押されるときに、水平部がコンタクト力を生成する。
【００２７】
本発明によれば、コンタクトストラクチャは、次世代半導体技術のテスト要求を満たす高周波数特性を有する。コンタクトストラクチャは、半導体製造過程で使用する近代的なミニチュアリゼーション（微細化）技術を用いて形成されるので、多数の半導体部品を同時にテストするのに適した多数のコンタクタを、微小間隔で並列に形成させることができる。本発明のコンタクトストラクチャは、ＩＣリード、ＩＣパッケージング、その他の電気接続を含む一般の応用に使用することも可能である。
【００２８】
手作業を用いることなく、マイクロファブリケーション技術を用いて多数のコンタクタを同時に生成するので、均一な品質と、高信頼性、コンタクト性能の長寿命化を達成できる。また、本発明のコンタクタは、被試験部品の基板材料と同じ材料の基板上に形成されるので、被試験部品の温度膨張率を補正することが可能であり、位置エラーを避けることが出来る。
【００２９】
【発明の実施の形態】
本発明のコンタクトストラクチャの第１例を、第５図と第６図（Ａ）−第６図（Ｃ）に示している。そして、本発明のコンタクトストラクチャの第２例を、第１０図（Ａ）と第１０図（Ｂ）に示している。コンタクトストラクチャの第１例の製造過程を、第７図（Ａ）−第９図（Ｍ）と第１４図（Ａ）−第１５図（Ｇ）に示しており、コンタクトストラクチャの第２例の製造過程を、第１１図（Ａ）−第１３図（Ｎ）と第１６図（Ａ）−第１６図（Ｅ）に示している。
【００３０】
第１例に関して、第５図は、一般にシリコン基板である基板２２０上に形成した複数のコンタクタ２３０を有するコンタクトストラクチャを示している。グラスファイバー、セラミック、アルミナ、その他の誘電材料をこの基板として使用することも可能である。コンタクタ２３０の全ては、同時にシリコン基板２２０上に同じ半導体製造過程を用いて作成される。半導体製造過程はフォトリソグラフィー過程、マイクロマシン過程、プラスチック・モールディング過程（ホットエンボシング）等を含む。
【００３１】
被試験半導体ウェハ３００が上方に移動すると、コンタクタ２３０は、被試験ウェハ３００上のコンタクトターゲット（接続対象：電極又は接続パッド）３２０に接触する。コンタクトターゲット３２０間のピッチは、５０マイクロメータかそれ以下の小ささである。本発明のコンタクタ２３０は、半導体ウェハ３００と同じ半導体製造行程により製造されるので、多数のコンタクタを小さなピッチで整列することが出来る。
【００３２】
シリコン基板２２０上のコンタクタ２３０は、第３図に示すように直接にプローブカード上に搭載することもできるし、リード付きの一般的なＩＣパッケージのようなパッケージにモールドして封入し、プローブカード上にそのパッケージを搭載するようにもできる。コンタクタ２３０を最小のサイズで製造できるので、本発明のコンタクタを搭載したプローブカードは、その周波数帯域を容易に２ＧＨｚまたなそれ以上に増大できる。またそのサイズが微細であるので、本発明のコンタクタをプローブカード上に搭載できる数を例えば２０００個等のように増大することができ、その結果例えば３２個またはそれ以上の数のメモリデバイスを同時に並列に試験することができる。
【００３３】
さらに本発明のコンタクタ２３０はシリコン基板２２０上に形成されるので、例えばシリコン基板の温度膨張率のような環境による変化は、被試験半導体ウェハの温度膨張率の変化と同じである。従って、コンタクタ２３０と接続パッド３２０間の正確な位置あわせが、全テスト間を通じて保たれる。
【００３４】
第６図（Ａ）−第６図（Ｃ）は、シリコン基板２２０上にコンタクタ２３０を有するコンタクトストラクチャをより詳細に示す。上述したようなプローブカードまたはＩＣパッケージとの相互接続を確立するために、そのような相互接続を形成するための電気経路の３種類の基本的な構造を第６図（Ａ）−第６図（Ｃ）に示している。第６図（Ａ）は、基板の上部にそのような電気接続を構成した例を示している。第６図（Ｂ）は、基板の底部（裏面）に電気接続を構成した例を示し、第６図（Ｃ）は、基板の端部に電気接続を構成した例を示す。ＩＣパッケージデザインまたはプローブカードデザインのほとんどの場合において、第６図（Ａ）−第６図（Ｃ）の相互接続タイプの少なくとも１つに対応することが出来る。
【００３５】
第６図（Ａ）の例は、符号”ａ”でも示している相互接続トレイス２３２と、相互接続パッド２３３を、基板２２０上に有している。相互接続トレイス２３２は、コンタクタ２３０から相互接続パッド２３３への電気通路を形成する。第６図（Ｂ）の例は、相互接続トレイス２３２、基板２２０貫通する相互接続パッド２３５、および基板２２０の底面の相互接続パッド２３６を有している。第６図（Ｃ）の例では、相互接続トレイス２３２は基板２２０の端部に延長する。それぞれの例では、相互接続トレイス２３２は、プローブカードやＩＣパッケージのサイズに適合するように、コンタクタ２３０の小さなピッチをより広いピッチにファンアウト（広げる）させる機能も果たす。
【００３６】
第６図（Ａ）−第６図（Ｃ）に示すように、コンタクタ２３０は垂直部ｂとｄ、水平部ｃ、先端部ｅを有する。コンタクタ２３０の先端部ｅは、コンタクトターゲット３２０に押されたときにメタルオクサイド（金属酸化）層を貫通することができるように（スクラビング効果）、先端が尖っていることが好ましい。例えば、ウェハ３００上のコンタクトターゲット３２０の表面にアルミナオクサイド（アルミナ酸化）膜を有する場合は、低抵抗で電気接続を確立するためには、そのようなスクラビング効果が必要である。水平部ｃのバネ力は、コンタクトパッド３２０に対して適切なコンタクト力を供給できる。水平部ｃのバネ力による弾力は、コンタクタ２３０、シリコン基板２２０、コンタクトパッド３２０、半導体ウェハ３００のサイズの違いや平面度の違いを補償する働きも果たす。
【００３７】
コンタクタ２３０の材料の例としては、ニッケル、アルミニウム、ロジウム、銅を含む。先端部ｅは、ニッケルパラジウム、ロジウム、ニッケル金、イリジウム、その他のデポジション可能な材料でメッキしてもよい。本発明のコンタクタをテストプローブの応用に使用する場合の寸法例としては、全体の高さ１００−４００ｕｍ（マイクロメータ）、水平の長さ５０−４００ｕｍ、コンタクトターゲット３２０間のピッチ５０ｕｍの時に約３０−６０ｕｍである。
【００３８】
第７図（Ａ）−第９図（Ｍ）は、プラスチック・モールディング（ホットエンボシング）技術を介して、本発明のコンタクトストラクチャを製造する過程例を示している。製造方法の他の例として、グレートーン・フォトマスクをフォトリソグラフィー行程に用いた場合を第１４図（Ａ）−第１５図（Ｇ）に示している。第７図（Ａ）−第９図（Ｍ）のモールディング技術を用いた製造方法は、一度のモールディング行程で、コンタクタを複数レベル形成するのに有利である。例えば、第５図と第６図に示した垂直部と水平部は同時に製造される。
【００３９】
第７図（Ａ）では、例えば銅で構成した薄い金属層２３７が、シリコン基板２２０上に備えられる。金属層２３７は、電気メッキ行程を介して、第６図の相互接続トレイス２３２やコンタクタ２３０を形成する際の、シード層として用いるものである。したがって、相互接続トレイス２３２やコンタクタ２３０が、スパッタリングのような他のデポジションにより形成される場合には、シード層２３７は不要である。
【００４０】
プラスチック層２４２は、金属層２３７上に形成される。そのプラスチック層の上方には、モールド・インサート２８０が用意されて、プラスチック層２４２上にメッキパターンを直接形成できるようにしている。プラスチック層２４２の材料の例は、サーモプラスチックポリマまたはサーモプラスチックレジンである。モールド・インサート２８０は、例えばスチール、銅、あるいはニッケル等で構成されている。モールド・インサート２８０の形状は、エレクトロンビーム・ライティング（電子ビーム描画）、ディープＵＶフォトレジスト、エクシマレーザアベレーション、エレクトディスチャージ・マシーニング、レーザーカッティング、あるいはｘ線リソグラフィー等の加工技術により形成される。第７図（Ａ）の例では、モールド・インサート２８０は、その底部にインサーション部を有しており、それは第６図（Ａ）−第６図（Ｃ）に示すコンタクタの縦部と横部に対応する形状となっている。
【００４１】
第７図（Ｂ）の過程では、モールド・インサート２８０を、高温度下でプラスチック（ポリマー）層２４２に充分に押しつける。そしてモールド・インサート２８０を、低い温度の下でプラスチック層２４２から取り出すと、凹み、すなわち第７図（Ｃ）に示すメッキパターン（Ａ）が、プラスチック層２４２上に形成される。そのようなメッキパターン（Ａ）は、コンタクタ２３０の垂直部と水平部を含む複数レベル構造の形状を有している。
【００４２】
第７図（Ｄ）は、残留物を除去するためのクリーニング行程や、次のメッキ行程の準備としてのシード層形成行程を示している。メッキパターンを洗浄した後、第７図（Ｄ）に示すように、プラスチック（ポリマー）層２４２上に、薄い電導フィルムであるシード層２３９が形成される。そのようなクリーニングとシード層形成過程は、コンタクトストラクチャの他の部分を形成する際にも繰り返えされるが、説明の簡便のため、それについての記述は繰り返さない。
【００４３】
電気メッキ過程は、第８図（Ｅ）に示したプラスチック・モールディングにより形成したパターン上に実行され、第６図（Ａ）−第６図（Ｃ）に示したビームａとビームｂを有するコンタクタ２３０を生成する。メッキ行程におけるコンタクタ２３０用の電導材料の例としては、ニッケル、アルミニウム、および銅を含む。第８図（Ｆ）に示すステップでは、コンタクタ２３０の余分なメッキ（オーバプレーティング）部分が取り除かれ、平滑化（プラナリゼーション）される。
【００４４】
第８図（Ｇ）において、薄金属層２３５とプラスチック（ポリマー）層２４３を、第８図（Ｆ）において平滑化（プラナリゼーション）した表面上に形成する。第８図（Ｈ）では、コンタクタの上部垂直ビームに対応するインサート部を有したモールド・インサート２８２を、プラスチック層２４３の上部に準備する。モールド・インサート２８２は、高温度環境のもとで第９図（Ｉ）に示すようにポリマー層に押しこめられる。モールド・インサート２８２が、低温度の状況下で取り出されると、第９図（Ｊ）に示すメッキパターン（Ｂ）が、プラスチック層２４３上に形成される。
【００４５】
従って、メッキ過程を再び行うことで、第９図（Ｋ）に示すように、コンタクタ２３０の垂直ビームｃ（第６図（Ａ）−第６図（Ｃ））が形成される。コンタクタ２３０のメッキの過剰部分は、第９図（Ｌ）に示すグラインディング（プラナライジング）過程で取り除かれる。第９図（Ｍ）において、ポリマー層２４２、２４３、シード層２３５は、特殊な溶媒を用いて除去される。上述したように、この製造方法例では、コンタクタ２３０はプラスチック・モールディング（ホットエンボシング）の方法により、シリコン基板２２０上に形成される。前述の説明ではコンタクタ２３０が１つしか示されていないが、本発明の製造方法により、同時に多数のコンタクタ２３０を形成することが可能である。
【００４６】
第１０図（Ａ）と第１０図（Ｂ）は、本発明のコンタクトストラクチャの第２の例を示している。この例では、コンタクトストラクチャはコンタクタ５３０を有しており、その構造は前述の第１例の構造より単純になっている。コンタクタ５３０は基板５２０上に形成されており、基板５２０は一般にシリコン基板または誘電基板である。コンタクタ５３０は水平ビームと垂直ビームとで形成されており、コンタクタがコンタクトターゲットに対して押されると水平ビームがバネ力を発生する。リセス５５０は基板５２０上に形成される。第１０図（Ａ）と第１０図（Ｂ）に示すように、リセス５５０は垂直ビームの下に位置しており、コンタクタが下に押されると、充分にコンタクト力を生成するように、コンタクタ５３０が入り込める空間を提供する。
【００４７】
第１０図（Ｂ）の例では、コンタクタ５３０に接続する相互接続トレイス５３２は、プリント回路ボードまたはＩＣパッケージ（図にはない）のような外部部品と相互接続を確立する。そのような相互接続は、第１０図（Ａ）の例では、外部部品とコンタクタ５３０の間で直接に形成してもよい。第１０図（Ａ）と第１０図（Ｂ）には、薄金属層５３７が示されており、これは後述するコンタクタ５３０を形成するエレクトロプレーティング（電気メッキ）用のシード層として機能する。
【００４８】
この第２例のコンタクトストラクチャにおいては、第５図おける第１例と同様に、複数のコンタクタ５３０が、共通の基板上に形成され、その基板は一般にシリコン基板が用いられる。そのようなコンタクトストラクチャの製造過程として、フォトリソグラフィー過程、マイクロマシーニング過程、あるいはプラスチック・モールド過程（ホットエボシング）等を含む。
【００４９】
シリコン基板５２０上のコンタクタ５３０は、第３図に示すようにプローブカード上に直接搭載しても良く、またはリード付きＩＣパッケージのようなパッケージにモールドして用いてもよい。コンタクタ５３０は極めて小さなサイズで製造されるので、本発明のコンタクタを搭載したプローブカードの周波数帯域は容易に２ＧＨｚ以上に増加できる。また微小なサイズのために、プローブカード上のコンタクタの数は、例えば２０００個等にまで増加することができ、並列で同時に３２またはそれ以上のメモリ部品をテストすることができる。
【００５０】
また、本発明のコンタクタ５３０はシリコン基板５２０上に形成されるので、コンタクトストラクチャを構成するシリコン基板５２０の温度膨張率のような環境変化による変動は、被試験半導体ウェハと温度膨張率の変動と同じである。従って、コンタクタ５３０と被試験半導体ウェハ３００上のコンタクトパッド間の正確な位置関係が、全テスト期間を通じて保たれる。
【００５１】
コンタクタ５３０の材料の例は、ニッケル、アルミニウム、銅等を含む。コンタクタ５３０の先端部は、ニッケルパラジウム、ロジウム、ニッケル金、あるいはイリジウム、その他のデポジション可能な材料でメッキして形成する。テストプローブの応用に用いる場合のコンタクタ５３０のサイズの例としては、全体の高さ５０−２００ｕｍ（マイクロメータ）、水平の長さ５０−４００ｕｍ、コンタクトターゲット３２０間のピッチ５０ｕｍの時に約３０−６０ｕｍである。
【００５２】
第１１図（Ａ）−第１３図（Ｎ）は、プラスチック・モールディングの製造方法を用いて第１０図に示す本発明のコンタクタを製造する行程の例を示しているが、他の製造方法を用いることもできる。グレートーン・フォトマスクを用いたフォトリソグラフィー行程による製造方法の例は、第１６図（Ａ）−第１６図（Ｅ）を参照して後で記述する。
【００５３】
第１１図（Ａ）では、フォトレジスト層５４２を、フォトリソグラフィー過程により、基板５２０上に形成する。そのようなフォトリソグラフィー過程は、この技術で周知のように、フォトレジスト・コーティング、マスキング、エクスポージャ（露光）、フォトレジスト・ストリッピングのステップを含む。図には無いが、フォトマスクはフォトレジスト層５４２上に位置合わせされ、フォトマスク上に印刷されたパターンに基づいて、紫外線で露光されるようになっている。もし、ポジティブ（陽反応）フォトレジストを使用するならば、フォトマスクのオパーク（不透明）部により覆われたフォトレジストは、露光後に凝固（キュア）する。レジストの露光した部分は、溶解および洗浄され、その結果第１１図（Ａ）に示すエッチングエリアを有したフォトマスク層５４２が形成される。
【００５４】
第１１図（Ｂ）に示すように、エッチング行程を経て、凹み（グルーブ）部５５５が、基板５２０上に形成される。第１１図（Ａ）のフォトレジスト層５４２は、溶媒を使用して取り除かれる。第１１図（Ｃ）において、サクリフィシャル（犠牲）部５４８を、基板５２０上の凹み部５５５に形成する。サクリフィシャル部５４８は、ケミカルベイパーデポジション（ＣＶＤ）のようなデポジション過程を介して、例えば二酸化シリコン（ＳｉＯ２）により形成する。また第１１図（Ｃ）において、基板５２０の表面に、薄い金属層５３７を、メッキ用シード層として機能するように形成する。
【００５５】
第１１図（Ｄ）の行程において、プラスチック層５４２を、金属層５３７上に形成する。そのプラスチック層５４２上部に、メッキパターンを直接に形成するために、モールド・インサート５８０を位置合わせする。プラスチック層５４２の材料の例には、サーモプラスチックポリマーやサーモプラスチックレジンがある。モールド・インサート５８０は、例えば、鋼、銅、あるいはニッケルで形成されている。モールド・インサート５８０の形状は、電子ビームライティング、ディープＵＶフォトレジスト、エクシマレーザーアベレーション、エレクトロディスチャージマシーニング、レーザーカッティング、あるいはＸ線リソグラフィーのような様々な方法で形成される。第１１図（Ｄ）の例では、モールド・インサート５８０は、その底部がインサート部となっており、その底部は第１０図（Ａ）と第１０図（Ｂ）に示すコンタクタの水平ビームに対応する形状となっている。
【００５６】
第１１図（Ｅ）の過程では、高温度環境下において、モールド・インサート５８０をプラスチック層５４２に対して充分に押し込む。その後低温度環境下において、モールド・インサート５８０を取り出すことにより、凹み、すなわち、第１２図（Ｆ）に示されるメッキパターン（Ａ）が、プラスチック層５４２上に形成される。図にはないが、この後に残留物を取り除くためのクリーニングや、メッキ過程の準備としてのシード層形成といった行程が実施される。
【００５７】
第１２図（Ｇ）において、前述のプラスチック・モールディングにより形成したメッキパターン上に電気メッキの行程を実施し、コンタクタ５３０の水平ビームを形成する。この電気メッキ行程において用いる、コンタクタ５３０用の電導材料の例としては、ニッケル、アルミニウム、銅がある。第１２図（Ｈ）に示す次ステップでは、コンタクタ５３０の余剰なメッキを、取り除き表面を平滑にする。
【００５８】
第１２図（Ｉ）のプロセスでは、第１２図（Ｈ）に示した平滑化した表面上に、金属（シード）薄層（図示せず）とプラスチック（ポリマー）層５４３を形成する。また、第１２図（Ｉ）では、コンタクタ５３０の垂直ビームに対応するインサート部を有するモールド・インサート５８２を、プラスチック層５４３の上部に配置している。モールド・インサート５８２は、高温度環境下で、第１３図（Ｊ）に示すようにポリマーに対して押し込められる。モールド・インサート５８２を、低温度環境化で取り出すと、第１３図（Ｋ）に示すメッキパターン（Ｂ）が、プラスチック（ポリマー）層５４３上に形成される。
【００５９】
よって、電気メッキの行程を再度行うことにより、コンタクタ５３０の垂直ビームが、第１３図（Ｌ）に示すように製造される。第１３図（Ｌ）に示したコンタクタ５３０の余剰なメッキは、第１３図（Ｍ）に示すようにグラインディング（プラナライジング）過程で取り除かれる。第１３図（Ｎ）において、プラスチック層５４２と５４３は、特殊な溶剤を使用して取り除かれる。以上のように、コンタクタ５３０は、プラスチックモールド（ホットエンボシング）技術を用いた製造方法により、シリコン基板上に形成される。説明の簡易のために、上述の説明ではコンタクタ５３０を一つしか示していないが、本発明の製造方法によれば、多数のコンタクタ５３０を一度に製造することが可能である。
【００６０】
第１４図（Ａ）−第１５図（Ｇ）は、第５図や第６図に示す構造を有する本発明のコンタクタを製造するための、他の製造方法の例を示している。第１４図（Ａ）−第１５図（Ｇ）の製造方法は、グレートーン・フォトマスクを使用したフォトリソグラフィー行程を用いている。この発明では、グレートーン・フォトマスクは、１の露光過程によりコンタクタのマルチレベル構造を形成するように使用することができる。例えば、第５図と第６図に示すベース垂直部と水平部ビームは、１つのフォトマスクを使用することで形成される。
【００６１】
第１４図（Ａ）において、メッキシード（金属薄）層６３７が、シリコン基板６２０の表面に形成される。シリコン基板６２０にはさらに、そのシード層６３７上に、フォトレジスト層６４２が形成される。フォトレジスト層６４２は、第１５図（Ｇ）に示すコンタクタ６３０の垂直ビームと水平ビームに対応するメッキパターンを形成するために、比較的大きな厚さを有している。この例では、フォトレジスト６４２はポジティブ・レジストである。
【００６２】
第１４図（Ａ）において、ＵＶ光線露光を行うために、フォトマスク６８０を、フォトレジスト層６４２の上部に位置合わせする。フォトマスク６８０は、透明部とオパーク（不透明）部のみではなく、その中間部（半透明またはグレー）も有している。フォトマスク６８０のオパーク（図中の黒）部により、ＵＶ光線により露光されなかったフォトレジストは凝固（キュア）する。フォトマスク６８０の透明（図中の白）部により、ＵＶ光線により露光されたフォトレジストは凝固しない。フォトマスク６８０の半透明（図中の斜線）部により、ＵＶ光線により十分には露光されなかったフォトレジストにおいては、その下部（光線をほとんど受けなっかた部分）は凝固し、上部（構成を受けた部分）は凝固しない。
【００６３】
従って、凝固していない部分のフォトレジストを除去すると、第１４図（Ｂ）に示したメッキパターン（Ａ）が形成される。第１４図（Ｂ）のメッキパターン（Ａ）用に電気メッキを実施し、メッキ余剰部を除いてプラナリゼーション（平面化）することにより、コンタクタ６３０の垂直ビームと水平ビームが、第１４図（Ｃ）に示すように形成される。電気メッキ過程で用いるコンタクタ６３０用の電導材料の例としては、ニッケル、アルミニウム、銅等がある。
【００６４】
第１４図（Ｄ）−第１５図（Ｆ）は、水平ビーム上にコンタクタ６３０の上部垂直ビームを形成するための、次のフォトリソグラフィー過程を示している。第１４図（Ｄ）において、金属薄層（図には無い）とフォトレジスト層６４３を、第１４図（Ｃ）の過程で平面化（プラナリゼーション）した表面に形成している。フォトマスク６８２は、フォトレジスト層６４３上に位置合わせされており、それを介してＵＶ光線によりフォトレジスト６４３を露光する。露光の後、凝固（キュア）していないレジストを取り払うことによって、第１５図（Ｅ）に示すメッキパターン（Ｂ）が形成される。第１５図（Ｆ）において、パターン（Ｂ）をメッキすることで、コンタクタ６３０の上部垂直ビームを形成する。フォトレジスト層６４２と６４３を取り除くことで、第１５図（Ｇ）に示すコンタクタ６３０が、基板６２０上に形成される。上述では、コンタクタ６３０を一つしか説明していないが、本発明の製造方法によって、同時に多数のコンタクタ６３０を形成することが可能である。
【００６５】
第１４図（Ａ）−第１５図（Ｇ）の製造過程と同様に、グレートーン・フォトマスクを使用したフォトリソグラフィー行程を用いて、第１０図（Ａ）や第１０図（Ｂ）に示した構造を有するコンタクタを製造する例を、第１６図（Ａ）−第１６図（Ｅ）に示す。上述のように、グレートーン・フォトマスクは、１つの露光過程でコンタクタのマルチレベル構造を形成するように使用することができる。第１６図（Ａ）−第１６図（Ｅ）の例において、第１０図（Ａ）や第１０図（Ｂ）（また第１６図（Ｅ））に示したコンタクタの全体構造が、１つのフォトマスクを使用して形成される。
【００６６】
第１６図において、メッキシード（金属薄）層７３７とサクリフィシャル（犠牲）部７４８が、第１１図（Ａ）−第１１図（Ｃ）に関して上述した行程を用いて、シリコン基板７２０の表面上に形成される。シリコン基板７２０には、そのシード層７３７上にさらに、フォトレジスト層７４２とが用意されている。フォトレジスト層７４２は、第１０図（Ａ）と第１０図（Ｂ）に示すコンタクタ５３０（第１６図（Ｅ）のコンタクタ７３０）の全体の高さに対応するメッキパターンを形成するに十分な厚さを有している。この場合は、フォトレジスト７４２はネガティブレジストの例を示している。
【００６７】
フォトマスク７８０は、ＵＶ光線露光のためにフォトレジスト層７４２上に位置合わせしている。フォトマスク７８０は、透明、オパーク（不透明）、そして半透明（斜線）部を含んだグレートーン・フォトマスクである。フォトマスク７８０の透明（白）部を通して、ＵＶ光線により露光されたフォトレジストは、凝固（キュア）する。フォトマスク７８０のオパーク（黒：不透明）部によりＵＶ光線に露光されなかったフォトレジストは凝固しない。フォトマスク７８０の半透明（斜線）部を通してＵＶ光線がで十分に露光されなかったフォトレジストは、上部が凝固し、下部は凝固しない。
【００６８】
従って、凝固していないフォトレジストを取り除くと、第１６図（Ｃ）に示すようなメッキパターン（Ａ）が形成される。第１６図（Ｃ）のメッキパターン（Ａ）に電気メッキの行程を実行し、余剰なメッキを除去して平面化（プラナリゼーション）することで、第１６図（Ｄ）に示すように水平ビームと垂直のビームを有するコンタクタ７３０が形成される。電気メッキの行程で使用する、コンタクタ７３０用の電導材料の例としては、ニッケル、アルミニウム、銅等がある。フォトレジスト層７４２とサクラフィシャル部７４８を取り除くことによって、基板７２０上に、第１６図（Ｅ）に示すコンタクタ７３０が形成される。第１６図（Ｅ）の凹み（凹み部）７５０は、コンタクタ７３０がコンタクトターゲットに対して押されて曲がったときに、リセスとして機能する。上述では、説明のためにコンタクタ７３０が一つしか示されていないが、本発明の製造方法により、同時に多数のコンタクタ７３０を製造することが可能である。
【００６９】
好ましい実施例しか明記していないが、上述した開示に基づき、添付した請求の範囲で、本発明の精神と範囲を離れることなく、本発明の様々な形態や変形が可能である。
【００７０】
【発明の効果】
本発明によれば、コンタクトストラクチャは、次世代半導体技術のテスト要求を満たす高周波数帯域を有する。コンタクトストラクチャは、半導体製造過程で使用する近代的なミニチュアリゼーション（微細化）技術を用いて形成されるので、多数の半導体部品を同時にテストするのに適した多数のコンタクタを微小間隔で並列に形成させることが出来る。本発明のコンタクトストラクチャは、ＩＣリード、ＩＣパッケージング、その他の電気接続を含む一般の応用に使用することも可能である。
【００７１】
手作業を用いることなく、マイクロファブリケーション技術を用いて多数のコンタクタを同時に生成するので、均一な品質と、高信頼性、コンタクト性能の長寿命化を達成できる。また、本発明のコンタクタは、被試験部品の基板材料と同じ材料の基板上に形成されるので、被試験部品の温度膨張率を補正することが可能であり、位置エラーを避けることが出来る。
【図面の簡単な説明】
【図１】テストヘッドを有する半導体テストシステムと基板用ハンドラとの間の構造的関係を示す概略図である。
【図２】半導体テストシステムのテストヘッドを、インタフェース部を介して基板用ハンドラに接続する際の、接続部の構成例を示す概念図である。
【図３】プローブコンタクタを複数個搭載するためのエポキシリングを有したプローブカードの構成例を示す底面図である。
【図４】（Ａ）から（Ｅ）は、第３図のプローブカードの等価回路を示す回路図である。
【図５】マイクロファブリケーションプロセスを用いて製造した、本発明に関するコンタクトストラクチャを示す概略図である。
【図６】（Ａ）から（Ｃ）は、基板上に形成された本発明のコンタクトストラクチャを示す概略図である。
【図７】（Ａ）から（Ｄ）は、本発明の第５図と第６図のコンタクトストラクチャを形成するためのプラスチック・モールディング技術を用いた製造過程の例の一部を示した概略図である。
【図８】（Ｅ）から（Ｈ）は、本発明の第５図と第６図のコンタクトストラクチャを形成するためのプラスチック・モールディング技術を用いた製造過程の例の一部を示した概略図である。
【図９】（Ｉ）から（Ｍ）は、本発明の第５図と第６図のコンタクトストラクチャを形成するためのプラスチック・モールディング技術を用いた製造過程の例の一部を示した概略図である。
【図１０】（Ａ）から（Ｂ）は、本発明に基づき基板上に形成したコンタクトストラクチャの別の例を示した概略図である。
【図１１】（Ａ）から（Ｅ）は、本発明の第１０図（Ａ）のコンタクトストラクチャを形成するためのプラスチック・モールディング技術を使用した製造過程の例の一部を示した概略図である。
【図１２】（Ｆ）から（Ｉ）は、本発明の第１０図（Ａ）のコンタクトストラクチャを形成するためのプラスチック・モールディング技術を使用した製造過程の例の一部を示した概略図である。
【図１３】（Ｊ）から（Ｎ）は、本発明の第１０図（Ａ）のコンタクトストラクチャを形成するためのプラスチック・モールディング技術を使用した製造過程の例の一部を示した概略図である。
【図１４】（Ａ）から（Ｄ）は、第５図と第６図のコンタクトストラクチャを形成するためのグレートーン・フォトマスクを使用した本発明の製造過程の例の一部を示した概略図である。
【図１５】（Ｅ）から（Ｇ）は、第５図と第６図のコンタクトストラクチャを形成するためのグレートーン・フォトマスクを使用した本発明の製造過程の例の一部を示した概略図である。
【図１６】（Ａ）から（Ｅ）は、第１０図（Ａ）と第１０図（Ｂ）のコンタクトストラクチャを形成するためのグレートーン・フォトマスクを使用した本発明の製造過程の例を示した概略図である。
【符号の説明】
７２０        シリコン基板
７３０        コンタクタ
７３７        メッキシード（金属薄）層
７４２        フォトレジスト層
７４８        サクリフィシャル（犠牲）部
７５０        凹み（凹み部）
７８０        フォトマスク
【図１】
0004678918.tif 000002
【図２】
0004678918.tif 000003
【図３】
0004678918.tif 000004
【図４】
0004678918.tif 000005
【図５】
0004678918.tif 000006
【図６】
0004678918.tif 000007
【図７】
0004678918.tif 000008
【図８】
0004678918.tif 000009
【図９】
0004678918.tif 000010
【図１０】
0004678918.tif 000011
【図１１】
0004678918.tif 000012
【図１２】
0004678918.tif 000013
【図１３】
0004678918.tif 000014
【図１４】
0004678918.tif 000015
【図１５】
0004678918.tif 000016
【図１６】
0004678918.tif 000017