【手続補正書】
【提出日】平成15年12月10日(2003.12.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１または第２のレベルをとる入力信号を所定の時間だけ遅延させて出力する遅延回路であって、
制御信号を受けて、当該制御信号に応じて第１のノードを第１のレベルに保持する第１の保持手段と、
上記制御信号に応じて、第２のノードを第２のレベルに保持する第２の保持手段と、
入力信号を受けて、当該入力信号が上記第２のレベルから上記第１のレベルに切り換わったとき、上記第１のノードを上記第１のレベルから上記第２のレベルに切り換える第１の切り換え手段と、
上記第１のノードのレベル変化に応じて、上記第２のノードを上記第２のレベルから上記第１のレベルに切り換え、当該第２のノードの電位を有する信号を出力する第２の切り換え手段と
を有する遅延回路。
【請求項２】
上記第１の保持手段は、上記第１のレベルを持った電圧を供給する第１の電源と上記第１のノード間に接続され、上記制御信号に応じてオン／オフ状態が制御され、導通時に上記第１のノードを第１のレベルに保持する第１の第１導電型トランジスタを有し、
上記第２の保持手段は、上記第２のレベルを持った電圧を供給する第２の電源と上記第２のノード間に接続され、上記制御信号に応じてオン／オフ状態が制御され、導通時に上記第２のノードを第２のレベルに保持する第１の第２導電型トランジスタを有し、
上記第１の切り換え手段は、上記第２の電源と上記第１のノード間に接続され、上記入力信号を受けて、当該入力信号に応じてオン／オフ状態が制御され、上記入力信号が上記第２のレベルから上記第１のレベルに切り換わったとき、非導通状態から導通状態に切り換わり、上記第１のノードを上記第１のレベルから上記第２のレベルに切り替える第２の第２導電型トランジスタを有し、
上記第２の切り換え手段は、上記第１の電源と上記第２のノード間に接続され、上記第１のノードのレベル変化に応じてオン／オフ状態が制御され、上記第１のノードが上記第１のレベルから上記第２のレベルに変化したとき、非導通状態から導通状態に切り換わり、上記第２のノードを上記第２のレベルから上記第１のレベルに切り換える第２の第１導電型トランジスタを有し、
上記第１の保持手段をなす第１の第１導電型トランジスタの駆動能力が上記第１の切り換え手段をなす第２の第２導電型トランジスタより大きく設定され、上記第２の保持手段をなす第１の第２導電型トランジスタの駆動能力が上記第２の切り換え手段をなす第２の第１導電型トランジスタより大きく設定されている
請求項１記載の遅延回路。
【請求項３】
上記第１の保持手段は、上記第１の電源と上記第１のノード間に接続され、上記制御信号に応じてオン／オフ状態が制御され、導通時に上記第１のノードを第１のレベルに保持する第１の第１導電型トランジスタを有し、
上記第２の保持手段は、上記第２の電源と上記第２のノード間に接続され、上記制御信号に応じてオン／オフ状態が制御され、導通時に上記第２のノードを第２のレベルに保持する第１の第２導電型トランジスタを有し、
上記第１の切り換え手段は、上記第２の電源と上記第１のノード間に直列に接続されている第２の第２導電型トランジスタと第３の第２導電型トランジスタとを有し、上記第２の第２導電型トランジスタは上記入力信号を受けて、当該入力信号に応じてオン／オフ状態状態が制御され、上記入力信号が上記第１のレベルに保持されているとき導通状態に設定され、上記第３の第２導電型トランジスタは上記制御信号に応じてオン／オフ状態が制御され、上記第１の保持手段をなす上記第１の第１導電型トランジスタと逆のオン／オフ状態に設定され、当該第２および第３の第２導電型トランジスタが導通状態に設定されたとき、上記第１のノードが上記第１のレベルから上記第２のレベルに切り替えられ、
上記第２の切り換え手段は、上記第１の電源と上記第２のノード間に直列に接続されている第２の第１導電型トランジスタと第３の第１導電型トランジスタとを有し、上記第２の第１導電型トランジスタは上記第１のノードのレベルに応じてオン／オフ状態が制御され、上記第１のノードが上記第２のレベルに保持されているとき導通状態に設定され、上記第３の第１導電型トランジスタは上記制御信号に応じてオン／オフ状態が制御され、上記第２の保持手段をなす上記第１の第２導電型トランジスタと逆のオン／オフ状態に設定され、当該第２および第３の第１導電型トランジスタが導通状態に設定されたとき、上記第２のノードが上記第２のレベルから上記第１のレベルに切り換えられる
請求項１記載の遅延回路。
【請求項４】
少なくとも二つの遅延素子が直列に接続され、第１または第２のレベルをとる遅延入力信号を所定の時間だけ遅延させて出力する遅延回路であって、
上記各遅延素子は制御信号を受けて、当該制御信号に応じて第１のノードを第１のレベルに保持する第１の保持手段と、
上記制御信号に応じて、第２のノードを第２のレベルに保持する第２の保持手段と、
入力信号を受けて、当該入力信号が上記第２のレベルから上記第１のレベルに切り換わったとき、上記第１のノードを上記第１のレベルから上記第２のレベルに切り換える第１の切り換え手段と、
上記第１のノードのレベル変化に応じて、上記第２のノードを上記第２のレベルから上記第１のレベルに切り換え、当該第２のノードの信号を後段の遅延素子の入力信号として後段の遅延素子に出力する第２の切り換え手段とを有し、
上記遅延入力信号は初段の遅延素子の入力信号として初段の遅延素子に入力され、さらに各遅延素子の上記制御信号として各遅延素子に入力される
遅延回路。
【請求項５】
制御信号に応じて遅延時間が設定される遅延回路であって、
第１の入力端子への入力信号を所定の時間で遅延して第１の出力端子に出力させる第１の遅延素子と、
上記制御信号に応じて、上記第１の遅延素子の出力信号と第２の入力端子への入力信号の何れかを選択して出力する選択手段と、
上記選択手段の出力信号を所定の時間で遅延して第２の出力端子に出力させる第２の遅延素子とからなる基本回路を複数段有し、
各段の基本回路の上記第１の出力端子は、次段の基本回路の上記第１の入力端子に接続され、各段の基本回路の上記第２の入力端子は、次段の基本回路の上記第２の出力端子に接続されている
遅延回路。
【請求項６】
制御信号に応じて遅延時間が設定される遅延回路であって、
第１の入力端子への入力信号を反転して第１のノードに出力する第１の反転手段と、
上記第１のノードの信号を反転して第１の出力端子に出力する第２の反転手段と、
第２の入力端子への入力信号を反転して第２のノードに出力する第３の反転手段と、
上記第２のノードの信号を反転して第２の出力端子へ出力する第４の反転手段と、
上記第１の入力端子と第２の出力端子との間に接続され、第１の制御信号に応じてオン／オフ状態が制御される第１のスイッチと、
上記第１と第２のノード間に接続され、第２の制御信号に応じてオン／オフ状態が制御される第２のスイッチとからなる遅延素子を複数段有し、
各段の遅延素子の上記第１の出力端子は、次段の遅延素子の上記第１の入力端子に接続され、各段の遅延素子の上記第２の入力端子は、次段の遅延素子の上記第２の出力端子に接続されて構成されている
遅延回路。
【請求項７】
上記第１のスイッチは、ゲートに上記第１の制御信号が印加され、拡散層がそれぞれ上記第１の入力端子と第２の出力端子に接続されているトランジスタにより構成されている
請求項６記載の遅延回路。
【請求項８】
上記第２のスイッチは、ゲートに上記第２の制御信号が印加され、拡散層がそれぞれ上記第１と第２のノードに接続されているトランジスタにより構成されている
請求項６記載の遅延回路。
【請求項９】
上記第２の反転手段に接続され、上記第１の制御信号を受けて、上記第１のスイッチが導通状態に設定されているとき、上記第１の出力端子を所定のレベルに保持する保持手段を有する
請求項１記載の遅延回路。
【請求項１０】
制御信号を受けて、複数の遅延素子が直列接続して構成された遅延回路に遅延時間を制御する遅延制御信号を出力する遅延制御信号生成回路を有する遅延回路であって、
上記遅延制御信号生成回路は、連続する２つの遅延素子に入力される遅延制御信号と上記制御信号を受けて、これらの信号に応じて出力する遅延制御信号のレベルを設定する
遅延回路。
【請求項１１】
遅延回路の出力信号を入力側に帰還させて、当該遅延回路の遅延時間に応じた発振周波数で発振する発振回路であって、
上記遅延回路は複数の遅延素子が直列に接続して構成され、各遅延素子は制御信号を受けて、当該制御信号に応じて第１のノードを第１のレベルに保持する第１の保持手段と、
上記制御信号に応じて、第２のノードを第２のレベルに保持する第２の保持手段と、
入力信号を受けて、当該入力信号が上記第１のレベルから上記第２のレベルに切り換わったとき、上記第１のノードを上記第１のレベルから上記第２のレベルに切り換える第１の切り換え手段と、
上記第１のノードのレベル変化に応じて、上記第２のノードを上記第２のレベルから上記第１のレベルに切り換え、当該第２のノードの信号を後段の遅延素子の入力信号として後段の遅延素子に出力する第２の切り換え手段とにより構成され、
最終段の遅延素子の出力信号を反転して、反転信号を初段の遅延素子の入力信号として初段の遅延素子に入力する反転手段を有し、当該初段の遅延素子の入力信号は、各遅延素子を制御する上記制御信号として、各遅延素子に供給される
発振回路。
【請求項１２】
遅延回路の出力信号を入力側に帰還させ、制御信号に応じて発振周波数が制御される発振回路であって、
上記遅延回路は複数の基本回路が直列接続して構成され、各基本回路は、第１の入力端子への入力信号を所定の時間で遅延して第１の出力端子に出力させる第１の遅延素子と、上記制御信号に応じて、上記第１の遅延素子の出力信号と第２の入力端子への入力信号の何れかを選択して出力する選択手段と、上記選択手段の出力信号を所定の時間で遅延して第２の出力端子に出力させる第２の遅延素子を有し、
各段の基本回路の上記第１の出力端子は、次段の基本回路の上記第１の入力端子に接続され、各段の基本回路の上記第２の入力端子は、次段の基本回路の上記第２の出力端子に接続され、最終段の基本回路の上記第１の出力端子は、上記第２の入力端子に接続され、且つ、
初段の基本回路の上記第２の出力端子の出力信号を反転して、反転信号を上記初段の基本回路の上記第１の入力端子に入力する反転手段を有する
発振回路。
【請求項１３】
遅延回路の出力信号を入力側に帰還させ、制御信号に応じて発振周波数が制御される発振回路であって、
上記遅延回路は複数の遅延素子が直列接続して構成され、各遅延素子は、第１の入力端子への入力信号を反転して第１のノードに出力する第１の反転手段と、上記第１のノードの信号を反転して第１の出力端子に出力する第２の反転手段と、第２の入力端子への入力信号を反転して第２のノードに出力する第３の反転手段と、上記第２のノードの信号を反転して出力する第４の反転手段と、上記第１の入力端子と第２の出力端子との間に接続され、第１の制御信号に応じてオン／オフ状態が制御される第１のスイッチと、上記第１と第２のノード間に接続され、第２の制御信号に応じてオン／オフ状態が制御される第２のスイッチとを有し、
各段の遅延素子の上記第１の出力端子は、次段の遅延素子の上記第１の入力端子に接続され、各段の遅延素子の上記第２の入力端子は、次段の遅延素子の上記第２の出力端子に接続され、
初段の遅延素子の上記第２の出力端子の出力信号を反転して、反転信号を上記初段の遅延素子の上記第１の入力端子に入力する反転手段を有する
発振回路。
【請求項１４】
上記第１のスイッチは、ゲートに上記第１の制御信号が印加され、拡散層がそれぞれ上記第１の入力端子と第２の出力端子に接続されているトランジスタにより構成されている
請求項１３記載の発振回路。
【請求項１５】
上記第２のスイッチは、ゲートに上記第２の制御信号が印加され、拡散層がそれぞれ上記第１と第２のノードに接続されているトランジスタにより構成されている
請求項１３記載の発振回路。
【請求項１６】
上記第２の反転手段に接続され、上記第１の制御信号を受けて、上記第１のスイッチが導通状態に設定されているとき、上記第１の出力端子を所定のレベルに保持する保持手段を有する
請求項１３記載の発振回路。
【請求項１７】
第１および第２の制御信号に応じて発振周波数とデューティ比が制御される発振信号を生成する発振回路であって、
第１の制御信号に応じて入力信号に第１の遅延時間を与えて出力する第１の遅延回路と、
上記第１の遅延回路の出力信号を受けて、第２の制御信号に応じて入力信号に第２の遅延時間を与えて出力する第２の遅延回路と、
上記第２の遅延回路の出力信号を反転して、反転信号を上記第１の遅延回路の入力信号として上記第１の遅延回路に出力する反転手段とを有し、
上記第１の遅延回路の出力信号を発振信号として外部に出力する
発振回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は第１または第２のレベルをとる入力信号を所定の時間だけ遅延させて出力する遅延回路であって、制御信号を受けて、当該制御信号に応じて第１のノードを第１のレベルに保持する第１の保持手段と、上記制御信号に応じて、第２のノードを第２のレベルに保持する第２の保持手段と、入力信号を受けて、当該入力信号が上記第２のレベルから上記第１のレベルに切り換わったとき、上記第１のノードを上記第１のレベルから上記第２のレベルに切り換える第１の切り換え手段と、上記第１のノードのレベル変化に応じて、上記第２のノードを上記第２のレベルから上記第１のレベルに切り換え、当該第２のノードの電位を有する信号を出力する第２の切り換え手段とを有する。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、本発明では、制御信号に応じて遅延時間が設定される遅延回路であって、第１の入力端子への入力信号に所定の遅延時間を与えて第１の出力端子に出力する第１の遅延素子と、上記制御信号に応じて、上記第１の遅延素子の出力信号と第２の入力端子への入力信号の何れかを選択して出力する選択手段と、上記選択手段の出力信号に所定の遅延時間を与えて第２の出力端子に出力する第２の遅延素子からなる基本回路を複数段有し、各段の基本回路の上記第１の出力端子は、次段の基本回路の上記第１の入力端子に接続され、各段の基本回路の上記第２の入力端子は、次段の基本回路の上記第２の出力端子に接続されて構成されている。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、本発明では、制御信号に応じて遅延時間が設定される遅延回路であって、第１の入力端子への入力信号を反転して第１のノードに出力する第１の反転手段と、上記第１のノードの信号を反転して第１の出力端子に出力する第２の反転手段と、第２の入力端子への入力信号を反転して第２のノードに出力する第３の反転手段と、上記第２のノードの信号を反転して第２の出力端子へ出力する第４の反転手段と、上記第１の入力端子と第２の出力端子との間に接続され、第１の制御信号に応じてオン／オフ状態が制御される第１のスイッチと、上記第１と第２のノード間に接続され、第２の制御信号に応じてオン／オフ状態が制御される第２のスイッチとからなる遅延素子を複数段を有し、各段の遅延素子の上記第１の出力端子は、次段の遅延素子の上記第１の入力端子に接続され、各段の遅延素子の上記第２の入力端子は、次段の遅延素子の上記第２の出力端子に接続されて構成されている。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
また、本発明では、遅延回路の出力信号を入力側に帰還させて、当該遅延回路の遅延時間に応じた発振周波数で発振する発振回路であって、上記遅延回路は複数の遅延素子が直列に接続して構成され、各遅延素子は制御信号を受けて、当該制御信号に応じて第１のノードを第１のレベルに保持する第１の保持手段と、上記制御信号に応じて、第２のノードを第２のレベルに保持する第２の保持手段と、入力信号を受けて、当該入力信号が上記第１のレベルから上記第２のレベルに切り換わったとき、上記第１のノードを上記第１のレベルから上記第２のレベルに切り換える第１の切り換え手段と、上記第１のノードのレベル変化に応じて、上記第２のノードを上記第２のレベルから上記第１のレベルに切り換え、当該第２のノードの信号を後段の遅延素子の入力信号として後段の遅延素子に出力する第２の切り換え手段とにより構成され、最終段の遅延素子の出力信号を反転して、反転信号を初段の遅延素子の入力信号として初段の遅延素子に入力する反転手段を有し、当該初段の遅延素子の入力信号は、各遅延素子を制御する上記制御信号として、各遅延素子に供給される。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また、本発明では、遅延回路の出力信号を入力側に帰還させ、制御信号に応じて発振周波数が制御される発振回路であって、上記遅延回路は複数の基本回路が直列接続して構成され、各基本回路は、第１の入力端子への入力信号に所定の遅延時間を与えて第１の出力端子に出力する第１の遅延素子と、上記制御信号に応じて、上記第１の遅延素子の出力信号と第２の入力端子への入力信号の何れかを選択して出力する選択手段と、上記選択手段の出力信号に所定の遅延時間を与えて第２の出力端子に出力する第２の遅延素子を有し、各段の基本回路の上記第１の出力端子は、次段の基本回路の上記第１の入力端子に接続され、各段の基本回路の上記第２の入力端子は、次段の基本回路の上記第２の出力端子に接続され、最終段の基本回路の上記第１の出力端子は、上記第２の入力端子に接続され、且つ、初段の基本回路の上記第２の出力端子の出力信号を反転して、反転信号を上記初段の基本回路の上記第１の入力端子に入力する反転手段を有する。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
また、本発明では、遅延回路の出力信号を入力側に帰還させ、制御信号に応じて発振周波数が制御される発振回路であって、上記遅延回路は複数の遅延素子が直列接続して構成され、各遅延素子は、第１の入力端子への入力信号を反転して第１のノードに出力する第１の反転手段と、上記第１のノードの信号を反転して第１の出力端子に出力する第２の反転手段と、第２の入力端子への入力信号を反転して第２のノードに出力する第３の反転手段と、上記第２のノードの信号を反転して出力する第４の反転手段と、上記第１の入力端子と第２の出力端子との間に接続され、第１の制御信号に応じてオン／オフ状態が制御される第１のスイッチと、上記第１と第２のノード間に接続され、第２の制御信号に応じてオン／オフ状態が制御される第２のスイッチとを有し、各段の遅延素子の上記第１の出力端子は、次段の遅延素子の上記第１の入力端子に接続され、各段の遅延素子の上記第２の入力端子は、次段の遅延素子の上記第２の出力端子に接続され、且つ、初段の遅延素子の上記第２の出力端子の出力信号を反転して、反転信号を上記初段の遅延素子の上記第１の入力端子に入力する反転手段を有する。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１５６
【補正方法】変更
【補正の内容】
【０１５６】
以上説明したように、本実施例によれば、遅延素子に状態変化禁止用のｎＭＯＳトランジスタＮ８を付加して、遅延制御信号に応じてｎＭＯＳトランジスタＮ８のオン／オフ状態を制御することにより、遅延制御信号入力端子ＳＡがハイレベルに保持されているとき、ｎＭＯＳトランジスタＮ８が非導通状態に保持され、上段の出力端子ＯＵＴ１が上段の入力端子ＩＮ１への入力信号に応じて変化する。遅延制御信号入力端子ＳＡがローレベルに保持されているとき、上段の入力端子ＩＮ１への入力信号が下段の出力端子ＯＵＴ２にバイパスされ、ｎＭＯＳトランジスタＮ８が非導通状態に保持されているので、上段の出力端子ＯＵＴ１がプリチャージされるが、ディスチャージされることなく、ハイレベルに保持され、後段への信号の伝搬が止まり、後段の状態変化に伴う不必要な消費電力が抑制できる。
また、本発明によれば、上記第１の保持手段は、上記第１の電源と上記第１のノード間に接続され、上記制御信号に応じてオン／オフ状態が制御され、導通時に上記第１のノードを第１のレベルに保持する第１の第１導電型トランジスタを有し、上記第２の保持手段は、上記第２の電源と上記第２のノード間に接続され、上記制御信号に応じてオン／オフ状態が制御され、導通時に上記第２のノードを第２のレベルに保持する第１の第２導電型トランジスタを有し、上記第１の切り換え手段は、上記第２の電源と上記第１のノード間に接続され、上記入力信号を受けて、当該入力信号に応じてオン／オフ状態が制御され、上記入力信号が上記第２のレベルから上記第１のレベルに切り換わったとき、非導通状態から導通状態に切り換わり、上記第１のノードを上記第１のレベルから上記第２のレベルに切り替える第２の第２導電型トランジスタを有し、上記第２の切り換え手段は、上記第１の電源と上記第２のノード間に接続され、上記第１のノードのレベル変化に応じてオン／オフ状態が制御され、上記第１のノードが上記第１のレベルから上記第２のレベルに変化したとき、非導通状態から導通状態に切り換わり、上記第２のノードを上記第２のレベルから上記第１のレベルに切り換える第２の第１導電型トランジスタを有し、上記第１の保持手段をなす第１の第１導電型トランジスタの駆動能力が上記第１の切り換え手段をなす第２の第２導電型トランジスタより大きく設定され、上記第２の保持手段をなす第１の第２導電型トランジスタの駆動能力が上記第２の切り換え手段をなす第２の第１導電型トランジスタより大きく設定されている。
また、本発明によれば、上記第１の保持手段は、上記第１の電源と上記第１のノード間に接続され、上記制御信号に応じてオン／オフ状態が制御され、導通時に上記第１のノードを第１のレベルに保持する第１の第１導電型トランジスタを有し、上記第２の保持手段は、上記第２の電源と上記第２のノード間に接続され、上記制御信号に応じてオン／オフ状態が制御され、導通時に上記第２のノードを第２のレベルに保持する第１の第２導電型トランジスタを有し、上記第１の切り換え手段は、上記第２の電源と上記第１のノード間に直列に接続されている第２の第２導電型トランジスタと第３の第２導電型トランジスタとを有し、上記第２の第２導電型トランジスタは上記入力信号を受けて、当該入力信号に応じてオン／オフ状態状態が制御され、上記入力信号が上記第１のレベルに保持されているとき導通状態に設定され、上記第３の第２導電型トランジスタは上記制御信号に応じてオン／オフ状態が制御され、上記第１の保持手段をなす上記第１の第１導電型トランジスタと逆のオン／オフ状態に設定され、当該第２および第３の第２導電型トランジスタが導通状態に設定されたとき、上記第１のノードが上記第１のレベルから上記第２のレベルに切り替えられ、上記第２の切り換え手段は、上記第１の電源と上記第２のノード間に直列に接続されている第２の第１導電型トランジスタと第３の第１導電型トランジスタとを有し、上記第２の第１導電型トランジスタは上記第１のノードのレベルに応じてオン／オフ状態が制御され、上記第１のノードが上記第２のレベルに保持されているとき導通状態に設定され、上記第３の第１導電型トランジスタは上記制御信号に応じてオン／オフ状態が制御され、上記第２の保持手段をなす上記第１の第２導電型トランジスタと逆のオン／オフ状態に設定され、当該第２および第３の第１導電型トランジスタが導通状態に設定されたとき、上記第２のノードが上記第２のレベルから上記第１のレベルに切り換えられる。
また、本発明によれば、上記第１の反転手段は、ゲートが上記第１の入力端子に接続され、ソースが第１の電源に接続され、ドレインが上記第１のノードに接続されている第１導電型絶縁ゲート型電界効果トランジスタと、ゲートがプリチャージ制御信号の入力端子に接続され、ドレインが上記第１のノードに接続され、ソースが第２の電源に接続され、駆動能力が上記第１導電型絶縁ゲート型電界効果トランジスタより大きい第２導電型絶縁ゲート型電界効果トランジスタとにより構成されている。
また、本発明によれば、好適には、上記プリチャージ制御信号は初段の遅延素子に入力される入力信号である。
また、本発明によれば、好適には、上記第１の反転手段は、ソースが第１の電源に接続され、ゲートがプリチャージ制御信号の入力端子に接続されている第１の第１導電型絶縁ゲート型電界効果トランジスタと、ソースが上記第１の第１導電型絶縁ゲート型電界効果トランジスタのドレインに接続され、ドレインが上記第１のノードに接続され、ゲートが上記第１の入力端子に接続されている第２の第１導電型絶縁ゲート型電界効果トランジスタと、ドレインが上記第１のノードに接続され、ソースが第２の電源に接続され、ゲートが上記プリチャージ制御信号の入力端子に接続されている第２導電型絶縁ゲート型電界効果トランジスタとにより構成されている。
また、本発明によれば、好適には、上記プリチャージ制御信号は初段の遅延素子に入力される入力信号である。
また、本発明によれば、好適には、上記第２の反転手段は、ソースが第１の電源に接続され、ドレインが上記第１の出力端子に接続され、ゲートがプリチャージ制御信号の反転信号の入力端子に接続されている第１導電型絶縁ゲート型電界効果トランジスタと、ドレインが上記第１の出力端子に接続され、ソースが第２の電源に接続され、ゲートが上記第１のノードに接続され、駆動能力が上記第１導電型絶縁ゲート型電界効果トランジスタより小さい第２導電型絶縁ゲート型電界効果トランジスタとにより構成されている。
また、本発明によれば、好適には、上記プリチャージ制御信号は初段の遅延素子に入力される入力信号である。
また、本発明によれば、好適には、上記第２の反転手段は、ソースが第１の電源に接続され、ドレインが上記第１の出力端子に接続され、ゲートがプリチャージ制御信号の反転信号の入力端子に接続されている第１導電型絶縁ゲート型電界効果トランジスタと、ドレインが上記第１の出力端子に接続され、ゲートが上記第１のノードに接続されている第１の第２導電型絶縁ゲート型電界効果トランジスタと、ドレインが上記第１の第２導電型絶縁ゲート型電界効果トランジスタのソースに接続され、ソースが第２の電源に接続され、ゲートが上記プリチャージ制御信号の反転信号の入力端子に接続されている第２の第２導電型絶縁ゲート型電界効果トランジスタとにより構成されている。
また、本発明によれば、好適には、上記第３の反転手段は、ゲートが上記第２の入力端子に接続され、ソースが第１の電源に接続され、ドレインが上記第２のノードに接続されている第１導電型絶縁ゲート型電界効果トランジスタと、ゲートがプリチャージ制御信号の入力端子に接続され、ドレインが上記第２のノードに接続され、ソースが第２の電源に接続され、駆動能力が上記第１導電型絶縁ゲート型電界効果トランジスタより大きい第２導電型絶縁ゲート型電界効果トランジスタとにより構成されている。
また、本発明によれば、好適には、上記第３の反転手段は、ソースが第１の電源に接続され、ゲートがプリチャージ制御信号の入力端子に接続されている第１の第１導電型絶縁ゲート型電界効果トランジスタと、ソースが上記第１の第１導電型絶縁ゲート型電界効果トランジスタのドレインに接続され、ドレインが上記第２のノードに接続され、ゲートが上記第２の入力端子に接続されている第２の第１導電型絶縁ゲート型電界効果トランジスタと、ドレインが上記第２のノードに接続され、ソースが第２の電源に接続され、ゲートが上記プリチャージ制御信号の入力端子に接続されている第２導電型絶縁ゲート型電界効果トランジスタとにより構成されている。
また、本発明によれば、好適には、上記第４の反転手段は、ソースが第１の電源に接続され、ドレインが上記第２の出力端子に接続され、ゲートがプリチャージ制御信号の反転信号の入力端子に接続されている第１導電型絶縁ゲート型電界効果トランジスタと、ドレインが上記第２の出力端子に接続され、ソースが第２の電源に接続され、ゲートが上記第２のノードに接続され、駆動能力が上記第１導電型絶縁ゲート型電界効果トランジスタより小さい第２導電型絶縁ゲート型電界効果トランジスタとにより構成されている。
また、本発明によれば、好適には、上記第４の反転手段は、ソースが第１の電源に接続され、ドレインが上記第２の出力端子に接続され、ゲートがプリチャージ制御信号の反転信号の入力端子に接続されている第１導電型絶縁ゲート型電界効果トランジスタと、ドレインが上記第２の出力端子に接続され、ゲートが上記第２のノードに接続されている第１の第２導電型絶縁ゲート型電界効果トランジスタと、ドレインが上記第１の第２導電型絶縁ゲート型電界効果トランジスタのソースに接続され、ソースが第２の電源に接続され、ゲートが上記プリチャージ制御信号の反転信号の入力端子に接続されている第２の第２導電型絶縁ゲート型電界効果トランジスタとにより構成されている。