(57)【特許請求の範囲】
【請求項１】
割込みによるＣＰＵに対する処理の要求、またはメモリバス利用権の要求を発生する周辺回路からなり、
要求要因を発生する主要処理部と、該主要処理部で発生した要求要因に係る前記要求を、発生タイミングを調整して発生する要求発生間隔調整部とを有するホスト負荷調整機能付周辺回路であって、
前記要求発生間隔調整部は、
前記要求の発生タイミングをカウントするための周期カウンタと、前記要求の発生間隔を設定するための調整制約設定部と、前記要求の発生間隔を調整するために廃棄した要求要因に係る情報を記録する要求廃棄ログ保持部とを有し、
前記調整制約設定部に設定された前記要求の発生間隔より短い間隔で前記主要処理部で発生した要求要因を廃棄し、該要求要因に係る情報を前記要求廃棄ログ保持部に記録して、該要求要因に係る前記要求を発生しないことにより、前記主要処理部で発生した要求要因に係る前記要求を、前記調整制約設定部に設定された発生間隔以上の間隔を空けて、割込み要求またはメモリバス利用権要求の形式で発生することによって前記要求の発生タイミングを調整することを特徴するホスト負荷調整機能付周辺回路。
【請求項２】
請求項１記載のホスト負荷調整機能付周辺回路において、
前記要求発生間隔調整部は、
一定時間あたりの前記要求の発生回数、および該要求に係るリソースの消費量を計測する発生要求カウンタを有し、
前記調整制約設定部に、一定時間あたりの前記要求の発生回数、および該要求に係るリソースの消費量についての制約情報を設定可能とし、
前記発生要求カウンタで計測された値が前記調整制約設定部に設定された前記制約情報の値より小さい場合にのみ、前記主要処理部で発生した要求要因に係る前記要求を、割込み要求またはメモリバス利用権要求の形式で発生することによって前記要求の発生タイミングを調整することを特徴するホスト負荷調整機能付周辺回路。
【請求項３】
請求項１または２記載のホスト負荷調整機能付周辺回路において、
前記要求発生間隔調整部は、
前記調整制約設定部に設定された前記要求の発生間隔より短い間隔で前記主要処理部で発生した要求要因に係る前記要求を、前記調整制約設定部に設定された前記要求の発生間隔以上の間隔が空くまで遅延させて発生し、その間、前記主要処理部での処理を待機させることによって前記要求の発生タイミングを調整することができ、前記要求の発生タイミングの調整方法が設定により選択可能であることを特徴とするホスト負荷調整機能付周辺回路。
【請求項４】
請求項１または２記載のホスト負荷調整機能付周辺回路において、
前記要求発生間隔調整部は、
前記主要処理部で発生した要求要因を一時保存する要求バッファを有し、
前記要求バッファに一時保存されている要求要因に係る前記要求を、前記調整制約設定部に設定された前記要求の発生間隔を空けて発生することによって前記要求の発生タイミングを調整することができ、前記要求の発生タイミングの調整方法が設定により選択可能であることを特徴とするホスト負荷調整機能付周辺回路。
【請求項５】
請求項４記載のホスト負荷調整機能付周辺回路において、
前記要求発生間隔調整部は、
前記主要処理部で発生した要求要因を前記要求バッファに保存できない場合は、
前記主要処理部で発生した要求要因、もしくは前記要求バッファに一時保存されている要求要因を廃棄することを特徴とするホスト負荷調整機能付周辺回路。
【請求項６】
請求項４記載のホスト負荷調整機能付周辺回路において、
前記要求発生間隔調整部は、
前記主要処理部で発生した要求要因を前記要求バッファに保存できない場合は、
前記主要処理部で発生した要求要因、もしくは前記要求バッファに一時保存されている要求要因が、前記調整制約設定部に設定された前記要求の発生間隔を空けて処理されるまで、前記主要処理部での処理を待機させることを特徴とするホスト負荷調整機能付周辺回路。
【請求項７】
請求項４〜６のいずれか１項記載のホスト負荷調整機能付周辺回路において、
前記要求発生間隔調整部は、
前記主要処理部で発生した要求要因、もしくは前記要求バッファに一時保存されている要求要因に係る前記要求を発生する際、もしくは、該要求要因を廃棄する際に、
該要求要因の優先順位に基づいて処理することを特徴とするホスト負荷調整機能付周辺回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、計算機システムにおいて周辺回路が利用するリソースである割込みやメモリバスを効率的に利用する技術に関するものである。
【背景技術】
【０００２】
近年、計算機システム技術が発達するに従い、コンピュータシステムが１つのＬＳＩに搭載され、カスタムＬＳＩの中にもＣＰＵが搭載される等、ＬＳＩの中に様々な形でプロセッサが搭載されてきている。このようなプロセッサは、多数の命令をあらかじめ定められた順序に従って順次実行する機能の他、割込み要求信号を受け付けて、あらかじめ定められた順序とは異なるアドレスに分岐する割込み機構を備えている。この割込み機構により、プロセッサは柔軟な処理の実行が可能となり、プログラムによる非定型な処理や、外部から与えられるイベントに対する応答等の記述、実現を容易にしている。なお、割込み機構に関する技術としては、例えば、特開平５−１４３３６５号公報（特許文献１）のような技術が開示されている。
【特許文献１】特開平５−１４３３６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
プロセッサに内蔵され、または外部に接続される周辺回路は、多くの場合、前述したような割込み機構を備え、システムとして柔軟な処理を可能としている。周辺回路が割込みを発生すると、プロセッサは処理中のプログラムの実行を中断し、割込みプログラムを実行する。そして、その処理が終了すると、中断したプログラムの処理を再開する。
【０００４】
この仕組みにより柔軟な処理が可能になっているが、メインの処理プログラムと割込みプログラムとの切り替えの際に、それぞれの処理に不整合が無い様に、プロセッサのレジスタの内容やメモリ管理テーブル、スタックの内容などを退避する必要があり、その退避時間等のオーバーヘッドが生じる。
【０００５】
また、周辺回路による割込みの頻度は、ホストＣＰＵによって制御されていない。このため、割込みによって処理されるデータ量と、メインの処理プログラムによって処理されるデータ量とのバランスが崩れ、システム性能が大きく低下する場合がある。例えば、周辺回路の一例としてネットワークインタフェースを考えると、プロセッサの処理できる量以上の大量のデータを受信した場合、プロセッサが前のデータの処理を完了する前に割込みが発生し続け、常に割込みプログラムばかりが実行されている状態となる。この様に、割込みによるデータ処理は進むが、メインの処理プログラムによるデータ処理が進まなくなるため、システム全体として処理が進まない状況が発生する。
【０００６】
以上は、プロセッサの提供するリソースの一つである割込みについての課題であるが、メモリバスについても同様の課題がある。近年、Gbit Ethernet（登録商標）の普及等のネットワークの高速化や、ＨＤ（High Definition）映像処理装置の普及等の表示画面の大型化に伴い、周辺回路で大量のデータを処理するケースが増加してきている。このとき、周辺回路で全ての処理を行うわけではないため、大量の処理結果をホストＣＰＵと共有しているメモリに書き込むため、多くのメモリバス帯域を消費する。
【０００７】
このメモリバス帯域の使用に関しても、ホストＣＰＵの処理能力以上に周辺回路がデータを処理し、メモリバス帯域を使用すると、周辺回路の処理ばかりが進行し、ホストＣＰＵによるデータの処理が進まず、システムとしての性能が大きく低下する。このため、システム処理スループットに対する消費電力が大きくなってしまい、環境に与える負荷も大きくなってしまう。また、電池駆動のシステムでは駆動時間が短くなってしまい、システムの価値が下がってしまうという問題もある。さらに、要求周期が一定でないために、システム処理スループットの揺らぎが大きくなり、ＣＰＵと周辺回路との処理量の揺らぎの差分を埋めるために大きな共有バッファが必要となり、システムコストが高くなってしまう。
【０００８】
また、周辺回路の割込みによるＣＰＵリソースの利用や、メモリバス帯域の利用に関して制限をかけられていない事は、システムの安全性低下の原因にもなっている。例えば、ネットワークインタフェース等の周辺回路に対し、外部から大きな負荷をかけることによって周辺回路の制御プログラムに異常動作を引き起こし、システムのメインプログラムの動作を不安定にしたり、動作を変更したりするような攻撃を受ける原因ともなっている。
【０００９】
そこで本発明の目的は、周辺回路による割込み、メモリバス帯域の利用や、データの処理スループットに制限をかける事により、周辺回路とホストＣＰＵによるデータ処理量がバランスする様に容易に制御可能であるホスト負荷調整機能付周辺回路を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明の代表的な実施の形態によるホスト負荷調整機能付周辺回路は、周辺回路が発生する割込みやメモリバス利用要求の間隔の最小値を設定するための設定手段と、割込みやメモリバス利用要求の発生タイミングをカウントするためのカウンタとを備え、当該カウンタ値と前記設定手段に設定された間隔とを比較することにより、設定間隔より短い間隔で発生する割込みを抑制することを特徴とするものである。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
本発明の代表的な実施の形態によれば、設定手段に設定された間隔より短い割込み要求やメモリバス利用要求を、周辺回路がハードウェア的にブロックしてＣＰＵに上げない様にすることが可能となり、周辺回路からＣＰＵの処理能力以上の要求が上がることが無くなるため、システムとしての安定性が向上し、また、周辺回路とホストＣＰＵによるデータ処理量がバランスする様に制御することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
本発明の一実施の形態であるホスト負荷調整機能付周辺回路は、発生する割込みやメモリバス利用要求の間隔の最小値を設定するためのレジスタ及び、割込みやメモリバス利用要求の発生タイミングをカウントするためのカウンタを備え、当該カウンタ値と前記レジスタに設定された間隔とを比較することにより、設定時間より短い間隔で発生する割込み要求を抑制する。これにより、メインの処理プログラムの処理スループットと周辺回路の処理スループットとがバランスするように設定可能となり、高いシステムパフォーマンスを容易に実現することが可能となる。
【００１７】
＜実施の形態１＞
本発明の実施の形態１であるホスト負荷調整機能付周辺回路について図１〜図３を用いて説明する。図１は、本実施の形態のホスト負荷調整機能付周辺回路を有する情報処理装置の構成を示す機能ブロック図である。
【００１８】
図１に示す情報処理装置において、ＣＰＵ１０１は、バス１０２を介して入力装置１０３、出力装置１０４、ホスト負荷調整機能付周辺回路１０５（以下では「周辺回路１０５」と記載する場合がある）、メモリ１０６、アービタ１０７、割込みコントローラ１０８の各種装置の管理、制御を行う。入力装置１０３は、本実施の形態の周辺回路１０５を用いた情報処理装置に対するユーザ操作や入力データを受け取る。出力装置１０４は、本実施の形態の周辺回路１０５を用いた情報処理装置からのユーザへの通知情報やデータを送出する。
【００１９】
ホスト負荷調整機能付周辺回路１０５の内容については後述する。メモリ１０６は、ＣＰＵ１０１の実行するプログラムやデータを格納する。アービタ１０７は、ＣＰＵ１０１や周辺回路１０５からのバス利用要求を調停する。割込みコントローラ１０８は、入力装置１０３や出力装置１０４、周辺回路１０５からのＣＰＵ１０１への割込み要求を調停する。
【００２０】
アービタ１０７は、ＣＰＵ１０１と周辺回路１０５からのバス利用要求を、バス利用要求及び許可１０９、１１０を介して受け付ける。バス利用要求及び許可１０９は、周辺回路１０５からのバス利用要求、及びそれに対するバス利用許可についての情報である。アービタ１０７は、周辺回路１０５からのバス利用要求をバス利用要求１０９経由で受け付け、調停の結果、周辺回路１０５がバス１０２を利用可能かどうかの通知をバス利用許可１０９経由で返す。
【００２１】
同様に、バス利用要求及び許可１１０は、ＣＰＵ１０１からのバス利用要求、及びそれに対するバス利用許可についての情報である。アービタ１０７は、ＣＰＵ１０１からのバス利用要求をバス利用要求１１０経由で受け付け、調停の結果、ＣＰＵ１０１がバス１０２を利用可能かどうかの通知をバス利用許可１１０経由で返す。
【００２２】
割込みコントローラ１０８は、入力装置１０３や出力装置１０４、周辺回路１０５からのＣＰＵ１０１への割込み要求を、割込み要求１１１、１１２、１１３を介して受け付け、バス１０２を介して設定された優先順位に従って調停し、割込み要求１１４を介してＣＰＵ１０１に対して割込み要求を上げる。ここで、割込み要求１１１は、入力装置１０３からの割込み要求であり、割込み要求１１２は、出力装置１０４からの割込み要求であり、割込み要求１１３は、周辺回路１０５からの割込み要求である。
【００２３】
ＣＰＵ１０１は、割込みの発生していない状態では、メモリ１０６に格納されたメイン処理プログラム１１５を実行している。この状態で、割込み要求１１４を介して割込み要求を受け付けると、実行中のメイン処理プログラム１１５の実行状態であるＣＰＵ１０１のレジスタやスタック等を退避し、割込み処理プログラム１１６の実行を開始し、要求元の入力装置１０３、出力装置１０４、及び周辺回路１０５の状態に合わせて処理を行う。
【００２４】
これら各装置との間で少量のデータのやり取りを行う場合は、入力装置１０３、出力装置１０４、及び周辺回路１０５のレジスタや内蔵メモリのリードライトによって行うが、大量のデータを取り扱う場合は、メモリ１０６に確保した共有バッファ１１７を、入力装置１０３、出力装置１０４、及び周辺回路１０５と、ＣＰＵ１０１との間で共有してデータの処理を行う。割込み処理プログラム１１６の処理が終了すると、レジスタやスタック等を、退避しておいたメイン処理プログラム１１５の実行状態に戻し、メイン処理プログラム１１５の実行を再開する。
【００２５】
本実施の形態のホスト負荷調整機能付周辺回路１０５は、例えば、暗号処理、ＤＭＡ転送、画像処理、内部処理アクセラレータ、ネットワーク処理、ストレージ入出力等の主要処理を行う主要処理部１１８と、主要処理部１１８が発生する割込み要求要因１２０に係る割込み要求１１３の発生タイミングを調整する要求発生間隔調整部１１９とから構成される。
【００２６】
要求発生間隔調整部１１９は、調整制約設定部１２１、要求発生判定部１２２、要求バッファ１２３、周期カウンタ１２４、発生要求カウンタ１２５、要求廃棄ログ保持部１２６とから構成される。調整制約設定部１２１は、本実施の形態の周辺回路１０５が発生する要求に関する制約情報を設定する。要求発生判定部１２２は、調整制約設定部１２１に設定された制約情報に従って、主要処理部１１８の発生する割込み要求要因１２０を割込み要求１１３として発生するかどうかを判定する。
【００２７】
要求バッファ１２３は、主要処理部１１８で発生した割込み要求要因１２０を一時保存し、調整制約設定部１２１で設定された間隔に調整し直して割込み要求１１３を発生するために利用する。周期カウンタ１２４は、割込み要求１１３の発生タイミングをカウントする。発生要求カウンタ１２５は、発生する割込み要求１１３の一定時間あたりの発生回数、及びその要求に係るバス帯域等のリソースの消費量を計測する。要求廃棄ログ保持部１２６は、主要処理部１１８の発生する割込み要求要因１２０が多すぎて、要求発生判定部１２２で廃棄することになった割込み要求要因１２０の発生状況及び統計情報を、ＣＰＵ１０１に通知するために保持する。
【００２８】
調整制約設定部１２１は、割込み要求１１３の発生についての制約情報を、バス１０２を介してＣＰＵ１０１により設定する手段を提供する。調整制約設定部１２１での制約情報の設定方法はレジスタやディスクリプタの形で提供される。
【００２９】
図２は、本実施の形態における調整制約設定部１２１の設定項目を表した図である。設定項目は、動作フラグ２０１、評価間隔２０２、要求発生回数制約２０３、要求処理量制約２０４、要求バッファ処理設定２０５である。ここで、要求処理量制約２０４は、割込みによるＣＰＵ利用時間、及びバス帯域などのシステムリソースの使用量に関する制約であり、周辺回路１０５の発生する要求に係る処理の際に、割込みの種類などによる重みを付けた評価を可能にする。
【００３０】
また、要求バッファ処理設定２０５は、要求バッファ１２３に一時保存されている割込み要求要因１２０についての処理の優先順位、および要求バッファ１２３がオーバーフローした場合の処理内容を設定するものである。設定可能な処理内容には以下の６種類がある。
（１）新しい割込み要求要因１２０を優先し、要求バッファ１２３がオーバーフローした場合は、主要処理部１１８を待機させる。
（２）新しい割込み要求要因１２０を優先し、要求バッファ１２３がオーバーフローした場合は、優先順位の低い割込み要求要因１２０を廃棄し、動作を継続する。
（３）新しい割込み要求要因１２０を優先し、要求バッファ１２３がオーバーフローした場合は、優先順位の低い割込み要求要因１２０を廃棄し、動作を終了する。
（４）古い割込み要求要因１２０を優先し、要求バッファ１２３がオーバーフローした場合は、主要処理部１１８を待機させる。
（５）古い割込み要求要因１２０を優先し、要求バッファ１２３がオーバーフローした場合は、優先順位の低い割込み要求要因１２０を廃棄し、動作を継続する。
（６）古い割込み要求要因１２０を優先し、要求バッファ１２３がオーバーフローした場合は、優先順位の低い割込み要求要因１２０を廃棄し、動作を終了する。
【００３１】
上記各部から構成される要求発生間隔調整部１１９は、図３に示すフローチャートに従って動作する。まず、ステップ３０１において、要求発生判定部１２２は、調整制約設定部１２１より与えられる動作フラグ２０１の状態を評価する。その結果、動作フラグが設定されていなければ処理を終了し、動作フラグが設定されていればステップ３０２へ進む。ステップ３０２では、要求発生判定部１２２は、主要処理部１１８からの割込み要求要因１２０の有無を評価する。割込み要求要因１２０が有ればステップ３０７へ進み、無ければステップ３０３へ進む。
【００３２】
ステップ３０３では、要求発生判定部１２２は、要求バッファ１２３の状態を確認する。この結果、要求バッファ１２３が空であれば、処理可能な割込み要求要因１２０が無いのでステップ３０１に戻る。要求バッファ１２３が空でなければ、処理すべき割込み要求要因１２０が存在するのでステップ３０４へ進む。
【００３３】
ステップ３０４では、要求発生判定部１２２は、周期カウンタ１２４と評価間隔２０２との比較、および発生要求カウンタ１２５と要求発生回数制約２０３、要求処理量制約２０４との比較を行う。その結果、周期カウンタ１２４が評価間隔２０２未満、または、発生要求カウンタ１２５における要求の発生回数もしくは処理量のいずれかが、要求発生回数制約２０３もしくは要求処理量制約２０４以上になっている場合は、割込み要求１１３を発生するタイミングに該当しないと判断し、間隔を空けるためステップ３０１に戻る。
【００３４】
前記条件が満たされていなければ、割込み要求１１３を発生するため、ステップ３０５にて、要求バッファ処理設定２０５に設定されている優先順位に従って、要求バッファ１２３から最も優先順位の高い割込み要求要因１２０を取り出し、ステップ３０６に進んで割込み要求１１３を発生する。
【００３５】
ステップ３０７では、要求発生判定部１２２は、要求バッファ１２３が満状態であるかどうか確認する。バッファが満状態でなければ、ステップ３０８に進み、割込み要求要因１２０を要求バッファ１２３に格納し、その割込み要求要因１２０に関する割込み要求１１３の発生が可能な状態にする。要求バッファ１２３が満状態の場合は、新規の割込み要求要因１２０を格納することができないので、ステップ３０９に進み、溢れた割込み要求要因１２０の処理を行う。
【００３６】
ステップ３０９では、要求バッファ処理設定２０５の設定に従い、溢れた割込み要求要因１２０を廃棄するかどうかを判定する。廃棄する場合はステップ３１４に進み、優先順位の低い割込み要求要因１２０を廃棄する。廃棄しない場合はステップ３１０に進み、主要処理部１１８を待機状態にし、これ以上割込み要求要因１２０を発生させないようにする。その後、ステップ３１１では、主要処理部１１８からの溢れた割込み要求要因１２０と、要求バッファ１２３に格納されている割込み要求要因１２０とが処理可能になるまで待機する。
【００３７】
ステップ３１１で、割込み要求要因１２０が処理可能になると、ステップ３１２に進み、主要処理部１１８からの溢れた割込み要求要因１２０と、要求バッファ１２３に格納されている割込み要求要因１２０の中で最も優先順位の高い割込み要求要因１２０を取り出し、ステップ３１３に進む。ステップ３１３では、主要処理部１１８の待機状態を解除し、ステップ３０６へ進む。ステップ３０６では、要求発生判定部１２２は、取り出した割込み要求要因１２０に関する割込み要求１１３を発生する。
【００３８】
ステップ３１４では、主要処理部１１８からの溢れた割込み要求要因１２０と、要求バッファ１２３に格納されている割込み要求要因１２０の中で最も優先順位の低い割込み要求要因１２０を取り出して廃棄し、ステップ３１５に進む。ステップ３１５では、廃棄した割込み要求要因１２０の統計情報を要求廃棄ログ保持部１２６に記録して、その内容をＣＰＵ１０１に伝達し、ステップ３１６に進む。ステップ３１６では、要求バッファ処理設定２０５の設定に従って、処理を継続する場合はステップ３０１に戻り、継続しない場合は処理を終了する。
【００３９】
以上に説明したように、要求バッファ１２３を利用することにより、割込み要求要因１２０について、発生間隔が短い部分は長くし、長い部分は短くして、一定間隔に一定量処理されるように制御することが可能となる。
【００４０】
これにより、例えば低コスト化や、低消費電力化のためにＣＰＵ１０１のクロック周波数を下げたり、性能向上のためにＣＰＵ１０１のクロック周波数を上げたり等により、ＣＰＵ１０１の処理能力が変わった場合でも、ホスト負荷調整機能付周辺回路１０５における割込み間隔等の処理スループット決定機能により、ＣＰＵ１０１と周辺処理装置の処理能力をバランスさせることができ、容易にシステムとして最高のパフォーマンスを発揮できる状態にすることができる。さらに、システムの利用効率を高めたことによって、システムの動作クロック周波数を下げ、低消費電力化を図ることができ、電池駆動のシステムでは長時間駆動が実現できる。
【００４１】
また、これによりデータ処理量の揺らぎを小さくすることが可能となり、共有バッファ１１７の容量を小さくすることができ、システムコストの削減も可能となる。また、例えばマルチプロセッサの構成の場合でも、主要処理部１１８をプロセッサとして構成すれば、ＣＰＵ１０１と主要処理部１１８のプロセッサとの間で、割込みやメモリバス帯域等のリソースのバランスを調整し、そのシステム性能を向上させることができる。
【００４２】
なお、単純な制御を行う場合は、要求バッファ１２３が無いような構成とすることも可能である。この場合は、要求バッファ１２３のサイズが０と考え、常に要求バッファ１２３が満状態であるとして処理すれば良い。
【００４３】
＜実施の形態２＞
本発明の実施の形態２であるホスト負荷調整機能付周辺回路について図４を用いて説明する。図４は、本実施の形態のホスト負荷調整機能付周辺回路を有する情報処理装置の構成を示す機能ブロック図である。
【００４４】
本実施の形態では、要求発生間隔調整部１１９の処理する要求要因が、バス１０２の利用要求であるバス利用要求要因４０１となっている。この様に、ＣＰＵ１０１への割込み要求ではなく、バス利用要求要因４０１であったとしても、実施の形態１と同様に、図３に示すフローチャートに従って動作することによって、バス帯域の利用を制限することが可能となる。
【００４５】
これにより、メモリバス帯域の利用比率を調整することが可能となり、ＣＰＵ１０１とホスト負荷調整機能付周辺回路１０５とで最適な比率でメモリバスを利用することによって、システム性能を向上させることができる。
【００４６】
なお、要求発生間隔調整部１１９において、実施の形態１での割込み要求の制限と、本実施の形態でのバス利用要求の制限とを両方を行えるようにすることも可能である。
【００４７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００４８】
本発明のホスト負荷調整機能付周辺回路は、大量のデータを処理するため多くの割込みを発生し、メモリバス帯域を消費するデコーダ、チューナ、データ処理、ＤＭＡコントローラ、暗号処理アクセラレータ、ストレージインタフェース、Gbit Ethernet（登録商標） IF等の高速ネットワークインタフェース、ネットワーク処理アクセラレータ等の装置に利用可能である。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態１であるホスト負荷調整機能付周辺回路を有する情報処理装置の構成を示す機能ブロック図である。
【図２】本発明の実施の形態１における調整制約設定部での設定項目を表した図である。
【図３】本発明の実施の形態１における要求発生間隔調整部の動作を示すフローチャートである。
【図４】本発明の実施の形態２であるホスト負荷調整機能付周辺回路を有する情報処理装置の構成を示す機能ブロック図である。
【符号の説明】
【００５０】
１０１…ＣＰＵ、１０２…バス、１０３…入力装置、１０４…出力装置、１０５…ホスト負荷調整機能付周辺回路、１０６…メモリ、１０７…アービタ、１０８…割込みコントローラ、１０９…バス利用要求及び許可、１１０…バス利用要求及び許可、１１１…割込み要求、１１２…割込み要求、１１３…割込み要求、１１４…割込み要求、１１５…メイン処理プログラム、１１６…割込み処理プログラム、１１７…共有バッファ、１１８…主要処理部、１１９…要求発生間隔調整部、１２０…割込み要求要因、１２１…調整制約設定部、１２２…要求発生判定部、１２３…要求バッファ、１２４…周期カウンタ、１２５…発生要求カウンタ、１２６…要求廃棄ログ保持部、
２０１…動作フラグ、２０２…評価間隔、２０３…要求発生回数制約、２０４…要求処理量制約、２０５…要求バッファ処理設定、
４０１…バス利用要求要因、４０２…割込み要求、４０３…バス利用要求及び許可。
【図１】
0004659008.tif 000002
【図２】
0004659008.tif 000003
【図３】
0004659008.tif 000004
【図４】
0004659008.tif 000005