(57)【特許請求の範囲】
【請求項１】
ＭＯＳ型電界効果トランジスタと、該トランジスタに内蔵して該トランジスタのソース電極およびドレイン電極に接続され、該ソース電極およびドレイン電極間に動作時と逆方向の電圧が印加された場合に該ソース電極およびドレイン電極間に電流路を形成するダイオードとを有し、該ダイオードの前記ソース電極とのコンタクト部は、該ダイオードの前記ソース電極側半導体層の導電型である第２導電型高不純物濃度領域と、該導電型と逆の第１導電型領域、または前記第２導電型の低不純物濃度領域とが、平面構造で交互に形成される構造であるＭＯＳ型電界効果トランジスタを有する半導体装置。
【請求項２】
前記ＭＯＳ型電界効果トランジスタが、ドレイン領域とする第１導電型半導体層と、該第１導電型半導体層に拡散により形成される第２導電型領域と、該第２導電型領域の外周部に拡散により形成される第１導電型領域からなるソース領域とを有し、該ソース領域と前記ドレイン領域とで挟まれる前記第２導電型領域をチャネル領域とする２重拡散型ＭＯＳ電界効果トランジスタである請求項１記載の半導体装置。
【請求項３】
前記ソース電極が、前記ソース領域および該ソース領域の前記チャネル領域と反対側の前記第２導電型領域の表面に接触するように設けられてなる請求項２記載の半導体装置。
【請求項４】
前記第２導電型領域が、前記第１導電型半導体層内にマトリクス状に形成され、前記ソース領域が、前記第２導電型領域のそれぞれの外周部に一定間隙を残すように、該第２導電型領域内に平面形状がリング状に形成され、前記ソース電極が前記リング状ソース領域の内周の一定領域、およびその内側の前記第２導電型領域の表面全面に形成されてなる請求項３記載の半導体装置。
【請求項５】
前記第２導電型領域の前記ソース電極とのコンタクト部が、平面形状でリング状の第１導電型高不純物領域と第２導電型高不純物領域とが交互に設けられる構造である請求項４記載の半導体装置。
【請求項６】
前記第２導電型領域が低不純物濃度領域であり、前記第２導電型領域の前記ソース電極とのコンタクト部は、平面形状でリング状の第２導電型高不純物領域が、前記低不純物濃度の第２導電型領域内に一定間隔を介して設けられる構造である請求項４記載の半導体装置。
【発明の詳細な説明】
技術分野
この発明は、パワー用の縦型ＭＯＳＦＥＴや２重拡散型ＭＯＳＦＥＴなどのＭＯＳ型電界効果トランジスタ（以下、ＭＯＳＦＥＴという）を有する半導体装置に関する。さらに詳しくは、オンオフ時の切替時間が非常に短く、かつ、逆耐圧を向上させたＭＯＳＦＥＴに関する。
背景技術
モータなどの誘導性負荷を駆動するために縦型や２重拡散型のパワーＭＯＳＦＥＴを用いた駆動回路が用いられる場合がある。縦型のパワーＭＯＳＦＥＴは、たとえば図４に示されるように、Ｎ＋型半導体基板２０ａ上に設けられるＮ型半導体層２０の表層部にＰ型ウエル２１を形成し、このＰ型ウエル２１の外周部にリング状のＮ＋型ソース拡散層２２を形成して構成される。この場合、Ｐ型ウエル２１外の半導体層２０および半導体基板２０ａがドレイン層２３となる。
このドレイン層２３とソース層２２との間のＰ型ウエル２１の表層部がチャネル領域２６で、その上には、ゲート絶縁膜２７を介してゲート電極２８が設けられている。そして、Ｐ型ウエル２１の中心部にオーミックコンタクト用のＰ＋型領域２５が設けられ、ソース領域２２およびＰ＋型領域２５に接続するようにソース電極３３が形成されている。なお、ドレイン電極２４は半導体基板２０ａの裏面に設けられている。このようにして、縦型ＭＯＳＦＥＴが形成されている。
このＰ型ウエル２１とＮ型半導体層２０とのＰＮ接合は、いわゆる内蔵ダイオード（ボディダイオード）を構成する。この内蔵ダイオードは、ドレイン・ソース間に逆方向に接続される構造で、誘導性負荷の逆起電力に起因する逆回復電流を導くためのフライホイールダイオードとして用いることができる。
誘導性負荷の逆起電力は、内蔵ダイオードに順方向電圧を印加することになるのであるが、これに伴い、Ｐ型ウエルには小数キャリアである電子が蓄積されることが知られている。この蓄積された小数キャリアは、電流の方向が切り換わる転流時において、内蔵ダイオードの速やかな遮断を阻害する。そのうえ、この小数キャリアの流れがデバイスの一部に集中すると、Ｐ型ウエルとドレイン層とのＰＮ接合部が破壊され、パワーＭＯＳＦＥＴの破壊に至る。
そこで、この発明の目的は、上述の技術的課題を解決し、内蔵ダイオードの動作スイッチングを高速化でき、かつ、破壊耐量を向上することができるＭＯＳＦＥＴを有する半導体装置を提供することである。
発明の開示
本発明によるＭＯＳ型電界効果トランジスタを備える半導体装置は、ＭＯＳ型電界効果トランジスタと、該トランジスタに内蔵して該トランジスタのソース電極およびドレイン電極に接続され、該ソース電極およびドレイン電極間に動作時と逆方向の電圧が印加された場合に該ソース電極およびドレイン電極間に電流路を形成するダイオードとを有し、該ダイオードの前記ソース電極とのコンタクト部は、該ダイオードの前記ソース電極側半導体層の導電型である第２導電型高不純物濃度領域と、該導電型と逆の第１導電型領域、または前記第２導電型の低不純物濃度領域とが、平面構造で交互に形成される構造である。
ここに第２導電型高不純物濃度領域の高不純物濃度とは、ソース電極とオーミックコンタクトが得られる不純物濃度を意味する。
この構造にすることにより、たとえばモータなどの誘導性負荷が接続されている場合に、動作をオフにしたときに誘導性負荷による逆起電力が発生して、ドレイン・ソース間に印加される逆方向電圧を内蔵ダイオードにより解消するが、逆起電力が消滅した後に第２導電型領域に残存する少数キャリアはコンタクト部の第１導電型領域に落ち込み、小数キャリアが第２導電型領域に蓄積されるのを抑制することができる。これにより、内蔵ダイオードを速やかに遮断させることができる。また、小数キャリアの蓄積がないので、転流時においてデバイスの一部に大電流が集中することがなく、これにより、破壊耐量を増大することができる。
具体的には、前記ＭＯＳ型電界効果トランジスタが、ドレイン領域とする第１導電型半導体層と、該第１導電型半導体層に拡散により形成される第２導電型領域と、該第２導電型領域の外周部に拡散により形成される第１導電型領域からなるソース領域とを有し、該ソース領域と前記ドレイン領域とで挟まれる前記第２導電型領域をチャネル領域とする２重拡散型ＭＯＳ電界効果トランジスタである場合にとくに効果が大きい。
さらに具体的には、前記ソース電極が、前記ソース領域および該ソース領域の前記チャネル領域と反対側の前記第２導電型領域の表面に接触するように設けられる。さらには、前記第２導電型領域が、前記第１導電型半導体層内にマトリクス状に形成され、前記ソース領域が、前記第２導電型領域のそれぞれの外周部に一定間隙を残すように、該第２導電型領域内に平面形状がリング状に形成され、前記ソース電極が前記リング状ソース領域の内周の一定領域、およびその内側の前記第２導電型領域の表面全面に形成されることにより、大電力用のパワーＭＯＳＦＥＴが得られる。
前記コンタクト部の具体的構造としては、前記第２導電型領域の前記ソース電極とのコンタクト部が、平面形状でリング状の第１導電型高不純物領域と第２導電型高不純物領域とが交互に設けられる構造であったり、前記第２導電型領域が低不純物濃度領域であり、該低不純物濃度の第２導電型領域内に平面形状でリング状の第２導電型高不純物領域が一定間隔を介して設けられる構造にすることができる。
発明を実施するための最良の形態
つぎに、本発明のＭＯＳＦＥＴを有する半導体装置について、図面を参照しながら説明をする。本発明によるＭＯＳＦＥＴを有する半導体装置は、図１にその一実施形態の断面構造が示されるように、Ｎ型半導体層２０の表層部には、拡散によりＰ型ウエル２１が所定パターンに形成されている。たとえば、ゲート端子３５が接続されるゲートパッド３６の直下には、大面積のＰ型ウエル２１ａ（パッド下のＰ型ウエル）が形成されており、残余の領域には、たとえば、格子パターンの各位置にたとえば平面視において矩形のＰ型ウエル２１が互いに所定距離ずつ離間した状態で配列されて形成されている。
各Ｐ型ウエル２１の外周部には、たとえば矩形リング状のＮ＋型ソース拡散領域２２が形成されている。そして、Ｐ型ウエル２１外の半導体層２０およびこの半導体層が成長されたＮ＋型半導体基板２０ａがドレイン領域２３として機能する縦型２重拡散ＭＯＳＦＥＴが形成されている。そして、Ｎ＋型半導体基板２０ａの裏面にはドレイン電極２４が設けられている。
Ｐ型ウエル２１において、ドレイン領域２３とソース拡散領域２２とにより挟まれる表層部は、ＭＯＳＦＥＴのオン時にチャネル５０が形成されるチャネル領域２６である。このチャネル領域２６上には、ゲート絶縁膜２７を介してゲート電極２８が形成されている。ゲートパッド３６の直下のゲート電極２８は、ゲート電極２８上の絶縁膜２９に形成されたコンタクト孔３０を介してゲートパッド３６に接続されている。その他のゲート電極２８は、図示しない位置において、ゲートパッド３６の直下のゲート電極２８に接続されている。
絶縁膜２９には、各Ｐ型ウエル２１の表面上において、当該Ｐ型ウエル２１内に設けられたソース拡散領域２２、およびこのソース拡散領域２２に囲まれた領域のＰ型ウエル２１の表面を露出させるためのソースコンタクト孔３１が形成されている。絶縁膜２９上に形成されるソース電極３３は、このソースコンタクト孔３１を介して、各Ｐ型ウエル２１の表面に設けられたソース拡散領域２２、および各Ｐ型ウエル２１内のソース拡散領域２２に囲まれた部分の表面の全てを共通に接続している。
その結果、ソース電極３３とドレイン電極２４との間に、Ｐ型ウエル２１とＮ型半導体層２０（ドレイン領域）とのＰＮ接合からなるダイオードが接続された構造になり、当該ＭＯＳＦＥＴに動作時と逆方向の電圧が印加された場合に導通する内蔵ダイオードＤが形成されている。すなわち、この内蔵ダイオードＤは、このＭＯＳＦＥＴがたとえばモータなど、誘導性負荷の駆動のために用いられる際に、この誘導性負荷の逆起電力に起因する逆回復電流を流すためのフライホイールダイオードとして用いることができる。
本発明では、このＰ型ウエル２１と、ソース電極３３とのコンタクト部４０が、Ｐ＋型領域のみのコンタクト領域で形成されるのではなく、Ｐ＋型領域とＮ＋型領域とが平面構造で交互に配置される構造に形成されていることに特徴がある。
すなわち、図２（ａ）にコンタクト部４０の、ソース電極３３などを除去した状態の平面図、図２（ｂ）に（ａ）の部分拡大断面図が示されるように、矩形リング状のソース拡散領域２２に囲まれた領域Ｐ型ウエル２１の表層部には、同心円状に、微小幅のＮ＋（またはＮ）型リング状領域４１と同じく微小幅のＰ＋型リング状領域４２とが交互に形成されている。これらの領域４１、４２がコンタクト部４０として、いずれもソース電極３３とオーミックコンタクトしている。すなわち、Ｎ＋型領域４１とＰ＋型領域４２とは、平面構造で交互になるように配列されている。
この構成により、Ｐ型ウエル２１に小数キャリアである電子が存在すれば、この小数キャリアは、Ｎ＋型領域４１に落ち込み、さらに、ソース電極３３に速やかに引き抜くことができる。したがって、Ｐ型ウエル２１における電子の蓄積を抑制できる。
この実施形態のＭＯＳＦＥＴを用いてモータなどの誘導性負荷を駆動する場合、ゲート電極２８にオン電力を加えてチャネル５０（図１参照）を形成することにより、ソース領域２２とドレイン領域２３とが、このチャネル５０を介して接続されることになる。ＭＯＳ型トランジスタがオンしているときには、内蔵ダイオードＤには、逆方向電圧の印加となり、ダイオードＤは何ら作用をしない。
そして、ゲート電圧をオフ電圧としてソース・ドレイン間を遮断し、誘導性負荷からの逆起電力が印加されるとにより、内蔵ダイオードＤに対して順方向電圧となり、ダイオードＤを介して逆回復電流が流れ、逆起電圧を解消する。この際、逆起電圧がなくなってもＰ型ウエル２１に少数キャリア（図１に示される例では電子）が残存すると、トランジスタのゲート電圧をオンにした場合に、少数キャリアにより動作が遅れるため、早急に消滅させる必要がある。しかし、本発明では、ダイオードＤのソース電極との接続部が、Ｐ型ウエルにＮ＋型領域とＰ＋型領域とが交互に形成される構造になっているため、少数キャリアの電子はＮ＋型領域に落ち込んでソース電極に引き抜くことができる。
これにより、ＭＯＳＦＥＴをオンにするとき、直ちに電流を流すことができ、転流時（内蔵ダイオードに逆方向電圧がかかる状態となったとき）に、内蔵ダイオードＤを速やかに遮断（オフ）させることができ、逆回復時間（ｔｒｒ）を大幅に短縮できる。しかも、Ｐ型ウエル２１における電子の蓄積が起こらないので、転流時に大電流が集中することもなくなり、内蔵ダイオードＤを構成するＰＮ接合の破壊が起こることもない。これにより、従来構造に比較して破壊耐量が格段に向上されたＭＯＳ型ＦＥＴを実現できる。
具体的には内蔵ダイオードＤの逆回復時間ｔｒｒを約３０％短縮することができ、また、この内蔵ダイオードＤのアバランシェ電流（ＰＮ接合の破壊が起こらない最大電流）を約２０％増大できた。
図３は、Ｐ型ウエルとソース電極３３とのコンタクト部４０の他の構成例を示す断面図である。この図３において、上述の図１および図２の各部に対応する部分には、図１および図２の場合と同じ符号を付して示す。この例では、コンタクト部４０は、複数のＰ＋型領域４２が一定間隔を離間して形成されている。したがって、図３の断面図に示される構造、または図示しない平面図（図２（ａ）に示される図と同様の図）の構造で、Ｐ＋型領域４２とウエルのＰ型領域２１とが交互に形成されている。このＰ型ウエル２１は不純物濃度が低く、ソース電極３３との間でショットキー接合が形成されている。
この構造では、Ｐ型ウエル２１中に存在する小数キャリアである電子は、ソース電極３３とのショットキー接合部を介して速やかに放出される。すなわち、ショットキー接合部は図２の構造に示されるＮ＋型領域と同様の作用をし、少数キャリアである電子を速やかに除去することができ、前述の例と同様の効果を達成できる。
なお、Ｎ＋型領域４１は、ソース電極３３とオーミックコンタクトを採れる不純物濃度の意味で、オーミックコンタクトが採れればＮ型領域でもよく、また、Ｐ型ウエル２１のソース電極３３とのコンタクト部４０は、一組のＰ＋型領域とＮ＋（Ｎ）型領域またはＰ型領域が形成された構成も、本発明における少数キャリアの取込み構造として機能する。
この発明の一実施形態について説明したが、この発明は、他の形態で実施することも可能である。たとえば、上述の実施形態では、縦型２重拡散ＭＯＳＦＥＴであったが、横型２重拡散ＭＯＳＦＥＴでも同様であり、また、２重拡散型ＭＯＳＦＥＴに限らず、ＣＭＯＳでも同様の構造にすることができる。さらに、Ｎチャネル型のＭＯＳＦＥＴを例にとったが、この発明は、Ｐチャネル型のＭＯＳ型ＦＥＴにも適用することができる。この場合には、Ｎ型ウエルに、たとえば、Ｎ＋領域とＰ＋領域を交互に配列した構造とするか、または複数のＮ＋領域を離間して配列したショットキー接合部を有する構造にすることができる。また、ショットキー接合部は、ソース電極３３の一部の電極材料を、アルミニウム（Ａｌ）以外のチタン（Ｔｉ）やモリブデン（Ｍｏ）などの電極材に変えることにより形成することもできる。
また、コンタクト部を形成するための不純物拡散領域は、同心円状に形成する必要はなく、直線ストライプ形状などの他の適切な形状が採用されてもよい。たとえば、Ｐ型ウエルがストライプ状に形成され、その内部にソース領域がストライプ状に形成される場合には、それに応じて、コンタクト部もストライプ状に形成するのが好ましい。
さらに、上述の実施形態では、１個のＭＯＳ型ＦＥＴを有する半導体装置を例にとったが、この発明は、複数個のＭＯＳ型ＦＥＴを有する半導体装置やＭＯＳ型ＦＥＴ以外の機能素子を同一半導体基板上に有する半導体装置などにも適用することができる。
産業上の利用性
本発明によれば、スイッチング速度が速く、破壊耐量に対しても強いＭＯＳＦＥＴが得られ、高速スイッチング、高破壊耐量などが要求されるＤＶＤ、ポータブルオーディオ、スイッチング電源などの電源ＩＣ、モータドライバ、ソレノイドドライブなどに有効に利用することができる。
【図面の簡単な説明】
図１は、この発明の一実施形態に係るＭＯＳＦＥＴの構造を断面構造と共に示す拡大斜視図である。
図２（ａ）〜（ｂ）は、ソース電極とのコンタクト部の構造を拡大して示す、ソース電極を除去した平面図およびその拡大断面図である。
図３は、コンタクト部の他の構造例を示す断面図である。
図４は、従来の縦型ＭＯＳＦＥＴの構造例を示す図である。
【図１】
0004681176.tif 000002
【図２】
0004681176.tif 000003
【図３】
0004681176.tif 000004
【図４】
0004681176.tif 000005