【手続補正書】
【提出日】平成15年12月25日(2003.12.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】回路およびそれを用いた液晶表示装置


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１入力信号が入力されるゲイト電極電位が共通の第１乃至第２ｎ（ｎ≧１、ｎは自然数）の薄膜トランジスタと第２入力信号が入力されるゲイト電極電位が共通の第（２ｎ＋１）乃至第２ｍ（ｍ≧ｎ＋１、ｍは自然数）の薄膜トランジスタを有し且つ前記第１入力信号と前記第２入力信号とを比較する差動回路を有する回路において、
前記第1入力信号が入力される前記第1乃至第2nの薄膜トランジスタのうち第j（2n−1≧j≧1、jは自然数）番目の薄膜トランジスタのチャネル形成領域と第（j＋1）番目の薄膜トランジスタのチャネル形成領域は平面上で点対称に配置され、
前記第2入力信号が入力される前記第（2n＋1）乃至第2mの薄膜トランジスタのうち第i（2m−1≧i≧2n、iは自然数）番目の薄膜トランジスタのチャネル形成領域と第（i＋1）番目の薄膜トランジスタのチャネル形成領域は平面上で点対称に配置され、
前記第ｊ番目と前記第（j+1）番目の薄膜トランジスタのチャネル形成領域の対称中心と前記第ｉ番目と第（i＋1）番目の薄膜トランジスタのチャネル形成領域の対称中心が同じ点であることを特徴とする回路。
【請求項２】
ゲイト電極電位が共通の第1乃至第2n（n≧1、nは自然数）の薄膜トランジスタおよび第（2n＋1）乃至第2m（m≧n＋1、mは自然数）の薄膜トランジスタを有し且つ前記第1乃至第2nの薄膜トランジスタのゲイト電極と前記第1乃至第2nの薄膜トランジスタのソースまたはドレインの一方とが接続されているカレントミラー回路を有する回路において、
前記第1乃至第2nの薄膜トランジスタのうち第j（2n−1≧j≧1、jは自然数）番目の薄膜トランジスタのチャネル形成領域と第（j＋1）番目の薄膜トランジスタのチャネル形成領域は平面上で点対称に配置され、
前記第（2n＋1）乃至第2mの薄膜トランジスタのうち第i（2m−1≧i≧2n、iは自然数）番目の薄膜トランジスタのチャネル形成領域と第（i＋1）番目の薄膜トランジスタのチャネル形成領域は平面上で点対称に配置され、
前記第j番目と前記第（ｊ＋１）番目の薄膜トランジスタのチャネル形成領域の対称中心と前記第i番目と前記第（i＋１）番目の薄膜トランジスタのチャネル形成領域の対称中心が同じ点であることを特徴とする回路。
【請求項３】
第1入力信号が入力されるゲイト電極電位が共通の第1乃至第2k（k≧1、kは自然数）の薄膜トランジスタと第2入力信号が入力されるゲイト電極電位が共通の第（2k＋1）乃至第2l（l≧k＋1、lは自然数）の薄膜トランジスタを有し、前記第１入力信号と前記第２入力信号とを比較する差動回路と、
ゲイト電極電位が共通の第1乃至第2n（n≧1、nは自然数）の薄膜トランジスタおよび第（2n＋1）乃至第2m（m≧n＋1、mは自然数）の薄膜トランジスタとを有し、前記第1乃至第2nの薄膜トランジスタのゲイト電極と前記第1乃至第2nの薄膜トランジスタのソースまたはドレインの一方とが接続されているカレントミラー回路と、
を有する回路において、
前記第1乃至第2k及び前記（2k＋1）乃至第2lの薄膜トランジスタと、前記第1乃至第2n及び前記第（2n＋1）乃至第2mの薄膜トランジスタとの極性は、互いに逆の極性であり、
前記第1乃至第2kの薄膜トランジスタのソースまたはドレインの一方と前記第1乃至第2nの薄膜トランジスタのソースまたはドレインの一方は接続され、
前記第（2k＋1）乃至第2lの薄膜トランジスタのソースまたはドレインの一方と前記第（2n＋1）乃至第2mの薄膜トランジスタのソースまたはドレインの一方は接続され、該接続部分より出力信号は取り出され、
前記第1乃至第2kの薄膜トランジスタのソースまたはドレインの他方と前記第（2k＋1）乃至第2lの薄膜トランジスタのソースまたはドレインの他方は接続され、
前記第1乃至第2kの薄膜トランジスタのうち第g（2k−1≧g≧1、gは自然数）番目の薄膜トランジスタのチャネル形成領域と第（g＋1）番目の薄膜トランジスタのチャネル形成領域は平面上で点対称に配置され、前記第（2k＋1）乃至第2lの薄膜トランジスタのうち第h（2l−1≧h≧2k、hは自然数）番目の薄膜トランジスタのチャネル形成領域と第（h＋1）番目の薄膜トランジスタのチャネル形成領域は平面上で点対称に配置され、前記第ｇ番目と前記第（g＋1）番目の薄膜トランジスタのチャネル形成領域の対称中心と前記第h番目と第（h＋1）番目の薄膜トランジスタのチャネル形成領域の対称中心が同じ点であり、
前記第1乃至第2nの薄膜トランジスタのうち第j（2n−1≧j≧1、jは自然数）番目の薄膜トランジスタのチャネル形成領域と第（j＋1）番目の薄膜トランジスタのチャネル形成領域は平面上で点対称に配置され、前記第（2n＋1）乃至第2mの薄膜トランジスタのうち第i（2m−1≧i≧2n、iは自然数）番目の薄膜トランジスタのチャネル形成領域と第（i＋1）番目の薄膜トランジスタのチャネル形成領域は平面上で点対称に配置され、前記第ｊ番目と前記第（j+1）番目の薄膜トランジスタのチャネル形成領域の対称中心と前記第i番目と前記第（i＋１）番目の薄膜トランジスタのチャネル形成領域の対称中心が同じ点であることを特徴とする回路。
【請求項４】
前記薄膜トランジスタのソース・ドレイン領域が多結晶シリコンからなることを特徴とする請求項第1乃至第3の回路。
【請求項５】
前記薄膜トランジスタのチャネル形成領域が針状結晶を有する多結晶シリコンからなることを特徴とする請求項第1乃至第4の回路。
【請求項６】
前記薄膜トランジスタのチャネル形成領域が結晶成長を助長する金属を用いて結晶化させた多結晶シリコンからなることを特徴とする請求項第1乃至第5の回路。
【請求項７】
前記薄膜トランジスタのチャネル形成領域がレーザを用いて結晶化させた多結晶シリコンからなることを特徴とする請求項第1乃至第6の回路。
【請求項８】
前記薄膜トランジスタのチャネル形成領域は結晶粒界を含む多結晶シリコンからなることを特徴とする請求項第1乃至第7の回路。
【請求項９】
前記薄膜トランジスタのソース・ドレイン領域がレーザを用いて結晶化させた多結晶シリコンからなることを特徴とする請求項第1乃至第8の回路。
【請求項１０】
請求項3において、前記第1乃至第2ｎの薄膜トランジスタのソースまたはドレインの他方と前記第（2ｎ＋1）乃至第2ｍの薄膜トランジスタのソースまたはドレインの他方には前記電源電圧が供給され、
前記第1乃至第2kの薄膜トランジスタのソースまたはドレインの他方と前記第（2k＋1）乃至第2lの薄膜トランジスタのソースまたはドレインの他方は接続され且つ定電流源に接続されることを特徴とする回路
【請求項１１】
請求項3または10において、前記第1入力信号はアナログ信号であり、前記出力信号を前記第2入力信号にすることにより、前記回路をバッファアンプを有する回路とすることを特徴とする回路。
【請求項１２】
絶縁基板上に画素電極、前記画素電極に接続された画素スイッチ、水平走査回路、垂直走査回路、を少なくと含むアクティブマトリクス型液晶表示装置において、前記水平走査回路と前記画素スイッチの間にアナログ入力信号をアナログ出力信号として出力するバッファアンプまたは差動増幅回路を有し、前記バッファアンプまたは差動増幅回路が、請求項第1乃至第11の回路を含むことを特徴とする液晶表示装置。
【請求項１３】
請求項12において、前記アナログ入力信号が、デジタルからアナログに変換されたアナログ信号であることを特徴とする液晶表示装置。
【請求項１４】
第１入力信号が入力されるゲイト電極電位が共通の第１及び第２の薄膜トランジスタと第２入力信号が入力されるゲイト電極電位が共通の第３及び第４の薄膜トランジスタを有し且つ前記第１入力信号と前記第２入力信号とを比較する差動回路を有する回路において、
前記第１の薄膜トランジスタ及び第２の薄膜トランジスタのチャネル形成領域と、前記第３の薄膜トランジスタ乃至前記第４の薄膜トランジスタのチャネル形成領域は、たすきがけ配置されていることを特徴とする回路。
【請求項１５】
ゲイト電極電位が共通の第１組の第1及び第２の薄膜トランジスタとゲイト電極電位が共通の第２組の第３及び第４の薄膜トランジスタを有し且つ前記第１組の薄膜トランジスタのゲイト電極と前記第１組の薄膜トランジスタのソースまたはドレインの一方とが接続されているカレントミラー回路を有する回路において、
前記第１組の薄膜トランジスタのチャネル形成領域と前記第２組の薄膜トランジスタのチャネル形成領域とは、たすきがけ配置されていることを特徴とする回路。
【請求項１６】
第１入力信号がゲイトに入力される第１及び第２の薄膜トランジスタと、第２入力信号がゲイトに入力される第３及び第４の薄膜トランジスタとを有し、前記第１入力信号と前記第２入力信号とを比較する差動回路と、
ゲイト電極電位が共通の第１組の第1及び第２の薄膜トランジスタとゲイト電極電位が共通の第２組の第３及び第４の薄膜トランジスタを有し、前記第１組の薄膜トランジスタのゲイト電極と前記第１組の薄膜トランジスタのソースまたはドレインの一方とが接続されているカレントミラー回路と、
を有する回路において、
前記第１入力信号がゲイトに入力される前記第１及び前記第２の薄膜トランジスタのソースまたはドレインの一方と前記第１組の薄膜トランジスタのソースまたはドレインの一方とは接続し、
前記第２入力信号がゲイトに入力される前記第３及び前記第４の薄膜トランジスタのソースまたはドレインの一方と前記第２組の薄膜トランジスタのソースまたはドレインの一方とは接続し、
前記第１入力信号が入力される前記第１及び前記第２の薄膜トランジスタのチャネル形成領域と、前記第２入力信号が入力される前記第３及び前記第４の薄膜トランジスタのチャネル形成領域とは、たすきがけ配置され、  
前記第１組の薄膜トランジスタのチャネル形成領域と前記第２組の薄膜トランジスタのチャネル形成領域とは、たすきがけ配置されていることを特徴とする回路。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
データ線１００５に送られたビデオ信号は、バッファアンプ１００２を介して画素１００４にビデオ信号を送る。画素の部分を図５（Ｂ）に示す。データ線１００５は画素スイッチトランジスタのソースまたはドレインに接続され、データ線に接続されていないドレインまたはソースには、画素電極を介して液晶１０４０および保持容量１０５０に接続されている。
また、画素トランジスタのゲイトはゲイト線１００４に接続されており、ゲイト線１００４は垂直走査回路１０１１に接続されている。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
Ｘ−Ｘ’で切った断面を図７（Ｂ）に示すが、基板１２００上にポリシリコン１２０１、ゲイト絶縁膜１２０７、ゲイト電極１２０２、層間絶縁膜１２０８、ソース電極１２０３、ソースコンタクト１２０５、ドレイン電極１２０４、ドレインコンタクト１２０６からなっている。結晶粒界１２１０、１２１１、１２１２は図に示すように、断面に切り込むように形成されている。
ソースからドレインに流れる（あるいはドレインからソース）キャリアは、この結晶粒界を横切る形になる。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、図９に低温ポリシリコンの形成方法の一つであるレーザ結晶化の様子を示すが、図９は、島状半導体１４０１、１４０２、１４０３等が基板上にあるものを平面的に見た図である。島状半導体１４０１、１４０２、１４０３をレーザによって結晶化するために、レーザ照射エリアを１４１０、１４１１、１４１２、１４１３と順次移動しながら、島状半導体１４０１、１４０２、１４０３等をレーザ結晶化する。
レーザの照射は、液晶表示装置の場合では基板サイズが対角１インチよりかなり大きく通常は対角３インチ以上で、１枚の基板から液晶表示装置を多数枚取り出すものでは対角で８インチ以上にもなるために、レーザを基板全面に一度に照射してレーザ結晶化することができないために、図９のようにレーザ照射エリアを順次走査して、基板全面の半導体をレーザ結晶化する。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
本発明を図１を用いて、説明する。図１（Ａ）は、本発明の薄膜トランジスタの回路構成を示す一例である。点線で囲まれた部分が、カレントミラー回路１０１および差動回路１０２を構成しており、カレントミラー回路は、駆動電源と接続されており、差動回路１０２には入力１および入力２の、入力信号を入れる部分がある。差動回路１０２は、定電流源１０３に接続されている。
カレントミラー回路と差動回路の間から、出力信号が出力される。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
差動回路１０２の中にはＰ型薄膜トランジスタ（以下Ｐ−ＴＦＴという）１２１、１２２、１２３、１２４がある。第１組のＰ−ＴＦＴ１２１と１２２がペアで、第２組のＰ−ＴＦＴ１２３、１２４がもう一つのペアになっている。第１組のＰ−ＴＦＴ１２１、１２２のゲイト電極が接続され第１の入力信号源に接続され、第２組のＰ−ＴＦＴ１２３、１２４のゲイト電極が接続されて第２の入力信号源に接続されている。Ｐ−ＴＦＴ１２１、１２２、１２３、１２４のソースまたはドレインは、定電流電源１０３に接続されている。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
本来、差動回路１０２では、それぞれ第１組および第２組の薄膜トランジスタはそれぞれ１つずつでも、回路の動作はする。実際、半導体のバラツキがほとんど無視できる単結晶モノリシック半導体では、それぞれ１個ずつのトランジスタで構成されている。
しかし、本発明を実施するためには、それぞれの組に複数の薄膜トランジスタが必要になるために第１組および第２組に２個ずつの薄膜トランジスタがある。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
カレントミラー回路２０１の中には第１組２１５のＮ型薄膜トランジスタ（以下Ｎ−ＴＦＴという）２１１─１〜２１１─２ｎの２ｎ個のトランジスタが組になっている。一方、第２組２１６のＮ−ＴＦＴ２１１─（２ｎ＋１）〜２１１─２ｍの（２ｍ─２ｎ）個が組になっている。第１組２１５のＮ−ＴＦＴゲイト電極が接続され、第２組２１６のＮ−ＴＦＴゲイト電極が接続されており、それぞれのゲイト電極が結線されている。その結線されているところから、片方の組のソースまたはドレインに結線されている。逆側のドレインまたはソースは他方の組の同様のドレインまたはソースは、駆動電源に接続されている。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
差動回路２０２の中には第１組２２５のＰ型薄膜トランジスタ（以下Ｐ−ＴＦＴという）２２１─１〜２２１─２ｋの２ｋ個のトランジスタが組になっている。一方、第２組２２６のＰ−ＴＦＴ２２１─（２ｋ＋１）〜２２１─２ｌの（２ｌ−２ｋ）個が組になっている。第１組２２５のＰ−ＴＦＴのゲイト電極が接続され第１の入力信号源に接続され、第２組２２６のＰ−ＴＦＴのゲイト電極が接続されて第２の入力信号源に接続されている。第１組２２５と第２組２２６の全てのＰ−ＴＦＴのソースまたはドレインは、定電流電源２０３に接続されている。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
図３に示すような、工程としては対角３インチ（７６ｍｍ）の液晶プロジェクター用の液晶表示装置を構成する場合、１枚の石英基板または合成石英基板から６枚の３インチの液晶表示装置を構成する高温ポリシリコンを用いる場合に、基板の端側に相当する回路で、バッファアンプを必要とする６４階調表示に用いたところ、周辺部でも６４階調が表示された。
６４階調程度であれば、本発明の構成を用いない場合でも、基板の中央部等ではプロセス条件等を十分に検討すれば可能な数値ではあるが、基板の周辺部では６４階調表示を得ることができなかった。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
〔実施例３〕
図１に本発明を用いた他の実施例を示す。図１（Ａ）は、本発明の薄膜トランジスタの回路構成を示す一例である。点線で囲まれた部分が、カレントミラー回路１０１および差動回路１０２を構成しており、カレントミラー回路は、駆動電源と接続されており、差動回路１０２には入力１および入力２の、入力信号を入れる部分がある。差動回路１０２は、定電流源１０３に接続されている。
カレントミラー回路と差動回路の間から、出力信号が出力される。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正の内容】
【００９８】
差動回路１０２の中にはＰ型薄膜トランジスタ（以下Ｐ−ＴＦＴという）１２１、１２２、１２３、１２４がある。第１組のＰ−ＴＦＴ１２１と１２２がペアで、第２組のＰ−ＴＦＴ１２３、１２４がもう一つのペアになっている。第１組のＰ−ＴＦＴ１２１、１２２のゲイト電極が接続され第１の入力信号源に接続され、第２組のＰ−ＴＦＴ１２３、１２４のゲイト電極が接続されて第２の入力信号源に接続されている。Ｐ−ＴＦＴ１２１、１２２、１２３、１２４のソースまたはドレインは、定電流電源１０３に接続されている。


【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
画素の部分を図５（Ｂ）に示す。データ線１００５は画素スイッチトランジスタのソースまたはドレインに接続され、データ線に接続されていないドレインまたはソースには、画素電極を介して液晶１０４０および保持容量１０５０に接続されている。
また、画素トランジスタのゲイトはゲイト線１００４に接続されており、ゲイト線１００４は垂直走査回路１０１１に接続されている。