(57)【特許請求の範囲】
【請求項１】
ディジタル信号をアナログ信号に変換する抵抗分圧型ディジタル／アナログ変換回路であって、
所定の電圧を分圧するための複数の抵抗器と、
該複数の抵抗器の各抵抗器の両端に発生した電圧を分圧するための複数のMOSトランジスタと、
前記各抵抗器の両端に発生した電圧を前記複数のMOSトランジスタに供給するように、前記複数の抵抗器と前記複数のMOSトランジスタとの接続を制御する制御回路と、
前記複数のMOSトランジスタのMOS抵抗の抵抗値が互いに同じになるように、互いに異なる複数のゲート電位を発生し、その発生した前記複数のゲート電圧を、前記複数のMOSトランジスタの複数のゲートにそれぞれ供給するゲート電位発生回路とを有することを特徴とする抵抗分圧型ディジタル／アナログ変換回路。
【請求項２】
さらに、前記複数の抵抗器の各端部にそれぞれ接続された複数の接続スイッチを有し、
前記制御回路は、入力された前記ディジタル信号に基づいて、前記複数の接続スイッチを制御することによって、前記複数の抵抗器と前記複数のMOSトランジスタとの前記接続を制御することを特徴とする請求項１記載の抵抗分圧型ディジタル／アナログ変換回路。
【請求項３】
前記複数の接続スイッチは、それぞれ１つのMOSトランジスタを含んで構成されていることを特徴とする請求項２記載の抵抗分圧型ディジタル／アナログ変換回路。
【請求項４】
前記複数の接続スイッチは、それぞれ２つのMOSトランジスタを含んで構成され、前記ディジタル信号に応じて前記複数の接続スイッチの中の２つのMOSトランジスタが選択されることを特徴とする請求項２記載の抵抗分圧型ディジタル／アナログ変換回路。
【請求項５】
前記ゲート電位発生回路は、それぞれ所定の電位を発生する複数のレベルシフト回路を有し、該複数のレベルシフト回路がそれぞれ前記異なる複数のゲート電位を発生することを特徴とする請求項１から請求項４のいずれか１つに記載の抵抗分圧型ディジタル／アナログ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗分圧型ディジタル／アナログ変換回路に関し、特にMOS抵抗を補間抵抗として利用した抵抗分圧型ディジタル／アナログ変換回路に関する。
【背景技術】
【０００２】
従来より、ディジタル／アナログ（以下、D/Aと略す）変換回路の一つの種類として、抵抗分圧型のD/A変換回路（R-DAC）が知られている。抵抗分圧型のD/A変換回路では、直列接続された複数の抵抗器を用いて、入力されたディジタル信号に対応する分圧点からアナログ電圧を取り出すことによって、D/A変換が行われる。一般に、抵抗分圧型のD/A変換回路では、補間抵抗を用いて分解能を向上させる場合がある。
【０００３】
その補間抵抗として複数のMOS抵抗を利用する場合、基板バイアス効果によるMOS抵抗値の変化を低減するために、補間抵抗中のあるMOSトランジスタのソース電位をモニタして、各MOSトランジスタのゲート電位を変化させる技術が提案されている（例えば、特許文献１参照）。
【０００４】
具体的には、補間抵抗中の、あるMOSトランジスタのソース電位(Vpol)をモニタし、そのモニタしたソース電位（Vpol）を基に作成したゲート電位(Vgate)が、全てのMOS トランジスタのゲートに与えられる。これにより、その提案にかかる技術は、MOSトランジスタが接続される場所の変化により生じるMOS抵抗値の変化を低減させ、D/A変換の線形性を向上させている。
【０００５】
しかしながら、上記提案に係る技術の場合、各MOSトランジスタのソース電位は、異なっており、MOS抵抗値はゲート・ソース間電圧（Vgs）と閾値電圧（Vth）の差に反比例するため、複数のMOSトランジスタのMOS抵抗値は、互いに同じにならないという問題があった。
【０００６】
すなわち、全てのMOSトランジスタのゲートに同電位を与えても、各MOSトランジスタのソース電位は異なるため、ゲート・ソース間電圧(Vgs)に差が生じてMOS抵抗値の不均一性を生み出し、その結果、D/A変換の線形性は良いとは言えなかった。特に、複数のMOSトランジスタにかかる電圧が大きくなるとその不均一性は顕著となる。
【特許文献１】米国特許第５９４３０００号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、MOS抵抗値の不均一性を低減し、抵抗分圧型のD/A変換回路の線形性を向上させることを目的とする。
【課題を解決するための手段】
【０００８】
本願発明の一態様によれば、ディジタル信号をアナログ信号に変換する抵抗分圧型ディジタル／アナログ変換回路であって、所定の電圧を分圧するための複数の抵抗器と、該複数の抵抗器の各抵抗器の両端に発生した電圧を分圧するための複数のMOSトランジスタと、前記各抵抗器の両端に発生した電圧を前記複数のMOSトランジスタに供給するように、前記複数の抵抗器と前記複数のMOSトランジスタとの接続を制御する制御回路と、前記複数のMOSトランジスタのMOS抵抗の抵抗値が互いに同じになるように、互いに異なる複数のゲート電位を発生し、その発生した前記複数のゲート電圧を、前記複数のMOSトランジスタの複数のゲートにそれぞれ供給するゲート電位発生回路とを有する抵抗分圧型ディジタル／アナログ変換回路が提供される。
【発明の効果】
【０００９】
本発明によれば、MOS抵抗値の不均一性を低減した抵抗分圧型のD/A変換回路を実現することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を用いて本発明の実施の形態を説明する。  
（第１の実施の形態）  
図１は、第１の実施の形態に係わる抵抗分圧型D/A変換回路の構成を示す回路図である。D/A変換回路１は、制御回路としてのコントロールロジック回路２と、複数の抵抗器と複数のMOSトランジスタとを含む分圧回路３と、ゲート電位発生回路４と、出力電圧を選択する出力電圧選択部としてのマルチプレクサ（MUX）５とを含んで構成されている。なお、本実施の形態では、説明を簡単にするため６ビットのディジタル信号を、上位３ビットを抵抗器により下位３ビットをMOSトランジスタにより、アナログ信号に変換するD/A変換回路の例を説明する。
【００１１】
さらに、D/A変換回路１は、アナログ信号に変換されるべきディジタル信号INが入力される入力部６と、アナログ信号が出力される出力部７とを有する。入力部６からのディジタル信号INの上位の３ビット（以下、上位ビット６ａという）の信号は、信号線６ｃを介してコントロールロジック回路２へ供給され、下位の３ビット（以下、下位ビット６ｂという）の信号は、信号線６ｄを介してマルチプレクサ５に供給される。後述するように、上位ビット６ａは、複数の抵抗器のどの分圧電圧を利用するかを選択するのに用いられ、下位ビット６ｂは、複数のMOSトランジスタによるどの分圧電圧を利用するかを選択するのに用いられる。
【００１２】
そして、D/A変換回路１は、以下に説明する所定の処理が行われることによって、デジタル信号INに応じたアナログ信号OUTを、マルチプレクサ回路５から出力する。
【００１３】
コントロールロジック回路２は、上位ビット６ａのディジタル信号が入力されると、所定のタイミングで必要な各種選択信号を出力する。コントロールロジック回路２から出力される選択信号については後述する。
【００１４】
分圧回路３は、直列に接続された複数の抵抗器からなる抵抗ストリング部、すなわち抵抗器群１１を含む。ここでは、抵抗器群１１は、抵抗器R０〜R７の８つの抵抗器を含む。抵抗器群１１の両端には、所定の電圧が印加されており、一方には高電位電源から高い側の電圧Vposが、他方には低電位電源から低い方の電圧Vnegが与えられている。抵抗器R０〜R７の８つの抵抗器は、それぞれ同じ抵抗値を有しており、抵抗器群１１の両端に電圧Vposと電圧Vnegが与えられると、各抵抗器の両端には、分圧電圧として同じ電圧VRが発生する。抵抗器群１１の両端ノードの電圧、及び抵抗器間の複数の接続ノードの電圧の中から、ディジタル信号INに対応する分圧電圧が、選択される。
【００１５】
分圧回路３は、さらに、補間抵抗を構成する補間用のMOSトランジスタ群１２を含む。補間用のMOSトランジスタ群１２は、複数のMOSトランジスタMb、Mc、Md、Me、Mf、Mgを含んで構成されており、複数のMOSトランジスタMb、Mc、Md、Me、Mf、Mgは、互いにソースとドレインを接続するように直列接続されている。
【００１６】
分圧回路３は、抵抗器群１１のどの抵抗器にMOS補間抵抗を接続するかを切り替えるための補間抵抗接続用の接続スイッチ群１３を有する。補間抵抗接続用の接続スイッチ群１３は、抵抗器群１１のいずれか１つの抵抗器を補間用のMOSトランジスタ群１２に接続するための複数の接続スイッチからなる。すなわち補間用のMOSトランジスタ群１２に、どの抵抗器の両端に発生した電位を供給するかが、複数の接続スイッチ群１３によって選択される。接続スイッチ群１３の複数の接続スイッチ１３−０〜１３−８（以下、単に１３−ｋ（ｋは０から８のいずれか）という）は、それぞれ一対のNチャネルMOSトランジスタからなる。接続スイッチ群１３の複数の接続スイッチ１３−ｋは、それぞれ抵抗器群１１の各端部に接続されている。
【００１７】
全ての対のNチャネルMOSトランジスタは、MOSトランジスタM0aとM0h、M1aとM1h、M2aとM2h、M3aとM3h、M4aとM4h、M5aとM5h、M6aとM6h、M7aとM7h、並びにM8aとM8hである。
【００１８】
各対のNチャネルMOSトランジスタのMaのソースとMhのドレインは互いに接続されて、その接続された点である各接続ノードA0は、抵抗器群１１の両端ノード及び各抵抗器間の接続ノードB0〜B8にそれぞれ接続されている。
【００１９】
具体的には、抵抗器R０の電圧Vnegに接続されている側の接続ノードB0には、一対のNチャネルMOSトランジスタM0aのソースとMOSトランジスタM0hのドレインが接続されている。抵抗器R０とR1の接続ノードB1には、一対のNチャネルMOSトランジスタM1aのソースとMOSトランジスタM1hのドレインが接続されている。同様に、各抵抗器間の接続ノードには、一対のNチャネルMOSトランジスタの一方のソースと他方のドレインが接続されている。そして、抵抗器R7の電圧Vposに接続されている側の接続ノードB8には、一対のNチャネルMOSトランジスタM8aのソースとMOSトランジスタM8hのドレインが接続されている。
【００２０】
各接続スイッチ１３−ｋの一方のMOSトランジスタM0a、M1a、M2a、M3a、M4a、M5a、M6a、M7a、M8aの各ドレインは互いに接続されている。その各ドレインが互いに接続された共通の接続ノードA1は、MOSトランジスタMbのソースに接続されている。また、各接続スイッチ１３−ｋの他方のMOSトランジスタM0h、M1h、M2h、M3h、M4h、M5h、M6h、M7h、M8hの各ソースは互いに接続されている。その各ソースが互いに接続された共通の接続ノードA7は、MOSトランジスタMgのドレインに接続されている。
【００２１】
そして、複数のMOSトランジスタMb、Mc、Md、Me、Mf、Mgのソース側の接続ノードA1〜A6と、上述した接続ノードA0、A7とが、マルチプレクサ５の入力部に接続されている。
【００２２】
なお、これらの複数のMOSトランジスタMb、Mc、Md、Me、Mf、Mgと、接続スイッチ群１３のMOSトランジスタが、抵抗器群１１に対する補間抵抗を構成する。すなわち、接続スイッチ群のMOSトランジスタM0a〜M8a、M0h〜M8hは、それぞれ、MOSトランジスタ群１２と抵抗器群１１との接続を切り換えるスイッチでもあり、かつオンしたときの抵抗（いわゆるオン抵抗）であるMOS抵抗が補間抵抗の一部としても働く。
【００２３】
また、分圧回路３は、抵抗器群１１の各抵抗器の低電位側の各接続ノードを、後述するゲート電位発生回路４に供給するためのモニタ用の接続スイッチ群１４を含む。モニタ用の接続スイッチ群１４は、複数の接続スイッチsw0〜sw7を含む。接続スイッチ群１４の中の１つの接続スイッチswi（iは、0〜7のいずれか１つの数）が選択されてオンとなり、他はオフとなることによって、複数の抵抗器の中の選択された抵抗器の低電位側の一端に発生した電位Vsをゲート電位発生回路４の入力端に供給する。なお、複数の接続スイッチsw0〜sw7の中のいずれか１つを選択するための選択信号は、図示しない信号線を介して、コントロールロジック回路２から供給される。
【００２４】
ゲート電位発生回路４は、直列接続された複数のレベルシフト回路LS1〜LS8を有する。複数のレベルシフト回路LS1〜LS8の低電位側の一端には、接続スイッチ群１４の中の１つの接続スイッチswiが選択されてオンとなって接続された接続ノードの電位Vsが供給される。例えば、図１においては、接続スイッチsw5が選択されてオンとされると、抵抗器R4とR5の接続ノードB5の電位が、複数のレベルシフト回路LS1〜LS8の入力端に供給される。
【００２５】
複数のレベルシフト回路LS1〜LS8の入力端に入力された電位Vsは、第１段目のレベルシフト回路LS1によって、所定の電位VLS1だけシフトされる。レベルシフト回路LS1は、電位Vsから所定の電位VLS1だけシフトした電位Vaを次段のレベルシフト回路LS2に供給する。レベルシフト回路LS2は、入力された電位Vaを、所定の電位VLS2だけシフトし、電位Vaから所定の電位VLS2だけシフトした電位Vbを次段のレベルシフト回路LS3に供給する。以下同様にして、各レベルシフト回路は、それぞれ、前段でレベルシフトされて電位を所定の電位VLS3, VLS4, VLS5, VLS6, VLS7だけシフトして、次段のレベルシフト回路へそのシフトした電位Vc,Vd,Ve,Vf,Vgを供給する。最終段のレベルシフト回路LS8は、所定の電位VLS8だけシフトした電位Vhを出力する。ここでは、電位VLS1〜VLS8は、それぞれ所定のMOSトランジスタの各ゲートに供給され、各MOSトランジスタをオンさせるのに必要な電圧である。
【００２６】
以上のように、各レベルシフト回路LS1〜LS8は、それぞれ、入力された電位を所定の電位ずつだけレベルシフトして、互いに異なる電位Va〜Vhを生成する。
【００２７】
第１段目のレベルシフト回路LS1の出力の電位Vaと、最終段目のレベルシフト回路LS8の出力の電位Vhとが、コントロールロジック回路２へ供給される。レベルシフトされた電位Vaは、コントロールロジック回路２によって選択された、接続スイッチ１３−ｋの一方のMOSトランジスタM0a〜M8aのゲートの一つに供給される。レベルシフトされた電位Vhは、コントロールロジック回路２によって選択された、接続スイッチ１３−ｋの他方のMOSトランジスタM0h〜M8hのゲートの一つに供給される。選択されなかったMOSトランジスタM0a〜M8aとM0h〜M8hは、各MOSトランジスタをオンする電位がゲートに供給されずに、オフの状態である。
【００２８】
レベルシフトされた電位VbからVgは、それぞれ、複数のMOSトランジスタMb〜Mgの各ゲートに供給される。
【００２９】
なお、コントロールロジック回路２には、上位ビット６ａに応じてオンする接続スイッチswiと、ゲート電位発生回路４において生成した電位VaとVhとを供給するMOSトランジスタの組み合わせが、ロジック回路によって設定され予め決められている。
【００３０】
その結果、複数のMOSトランジスタM5a、Mb〜Mg、M8hは、各ゲートに上述した各電位が与えられるため、オンする。オンされた各MOSトランジスタによって、抵抗器群１１の抵抗器R5にかかる電圧VRが、８つのMOSトランジスタで分圧される。接続ノードの電位Vsを低電位側の基準電位として、電圧VRが８分割される。
【００３１】
８つのMOSトランジスタで分圧された８つの分圧電圧は、接続ノードA0〜A7に表れる。接続ノードA0〜A7の８つの電圧が、図示しない配線を介してマルチプレクサ５に、入力電圧として供給されている。マルチプレクサ５は、下位ビット６ｂに応じて、接続ノードA0からA7のいずれかの１つの電圧を、アナログ信号として出力する。
【００３２】
なお、接続ノードA0は、接続ノードB0〜B8のいずれかと同じであるので、接続ノードA0の電圧は、接続ノードB0〜B8からの電位が選択されてマルチプレクサ５に入力される。
【００３３】
次に、図１に示した回路の動作を説明する。  
入力部６にディジタル信号が入力されると、上位ビット６ａと下位ビット６ｂは、それぞれコントロールロジック回路２とマルチプレクサ５へ供給される。  
コントロールロジック回路２は、上位ビット６ａに基づいて、接続スイッチ群１４の中からオンする接続スイッチswiを選択する選択信号を出力する。ここで、例えば、図１に示すように、接続スイッチsw5が選択されてオンとなり、他の接続スイッチはオフである。抵抗器群１１の両端には電圧Vposと電圧Vnegが印加され、接続スイッチsw5が選択されたため、モニタ用の接続スイッチ群１４の接続スイッチsw5が選択されてオンとなって接続された接続ノードB5の電位Vsがレベルシフト回路LS1の入力端に供給される。接続スイッチsw5以外の接続スイッチはオフである。ここで、図１に示すように、接続スイッチsw5が選択されてオンとなり、電位Vsは、（Vpos-Vneg）5/8である。
【００３４】
レベルシフト回路LS1に電位Vsが供給されると、レベルシフト回路LS1は、上述したように所定の電位VLS1だけレベルシフトした電位Vaを発生する。レベルシフト回路LS2は、電位Vaから、所定の電位VLS2だけレベルシフトした電位を発生する。以下同様に、レベルシフト回路LS3〜LS8も、入力された電位から、それぞれ所定の電位VLS3〜VLS8だけレベルシフトした電位を発生する。
【００３５】
レベルシフト回路LS1からレベルシフトされて出力された電位Vaは、コントロールロジック回路２に入力される。コントロールロジック回路２は、入力された上位ビット６ａに基づいて、入力された電位Vaを供給すべき、補間抵抗接続用の接続スイッチ群１３の接続スイッチ１３−ｋの一方のMOSトランジスタを選択して、その選択されたMOSトランジスタのゲートに電位Vaを供給する。ここでは、信号線２ａの一つを介して、MOSトランジスタM5aのゲートに、電位Vaが供給される。電位Vaは、MOSトランジスタM5aをオンするのに必要な電圧である。
【００３６】
レベルシフト回路LS2〜LS7から出力された電位VbからVgは、それぞれ複数のMOSトランジスタMb〜Mgの各ゲートに供給される。電位VbからVgも、それぞれ複数のMOSトランジスタMb〜Mgをオンする。
【００３７】
レベルシフト回路LS8からレベルシフトされて出力された電位Vhは、コントロールロジック回路２に入力される。コントロールロジック回路２は、入力された上位ビット６ａに基づいて、入力された電位Vhを供給すべき、接続スイッチ群１３の接続スイッチ１３−ｋの他方のMOSトランジスタを選択して、その選択されたMOSトランジスタのゲートに電位Vhを供給する。ここでは、信号線２ｂの一つを介して、MOSトランジスタM6hのゲートに、電位Vhが供給される。電位Vhは、MOSトランジスタM6hをオンする。
【００３８】
補間抵抗接続用の接続スイッチ群１３の中で、選択されなかったMOSトランジスタのゲートは、各ゲートにはオンする電位が供給されないので、オフである。すなわち、選択されたMOSトランジスタM5a、M6h はオンとなり、その他のMOSトランジスタは全てオフとなることで、MOS補間抵抗が抵抗R5の両端に接続される。
【００３９】
なお、ここでは、コントロールロジック回路２は、上位ビット６ａに基づいて、接続スイッチ群１４の中からオンする接続スイッチsw5に選択信号を供給し、MOSトランジスタM5aとM6hのゲートに電位VaとVhを供給する例であるが、上述したように、コントロールロジック回路２には、入力された上位ビット６ａに応じて、予め選択する接続スイッチと電位VaとVhをそれぞれ供給するMOSトランジスタが設定されている。
【００４０】
接続スイッチswiに対する接続スイッチ群１３の中のMOSトランジスタの組合せとしては、接続スイッチsw0に対してはM0aとM1hの組合せ、接続スイッチsw1に対してはM1aとM2hの組合せ、接続スイッチsw2に対してはM2aとM3hの組合せ、接続スイッチsw3に対してはM3aとM4hの組合せ、接続スイッチsw4に対してはM4aとM5hの組合せ、接続スイッチsw5に対してはM5aとM6hの組合せ、接続スイッチsw6に対してはM6aとM7hの組合せ、及び接続スイッチsw7に対してはM7aとM8hの組合せがある。
【００４１】
複数のMOSトランジスタM0a〜M8a、M0h〜M8hの中から選択された各MOSトランジスタのゲートと、MOSトランジスタMb〜Mgの各ゲートには、それぞれMOSトランジスタをオンさせる電位であって、かつ選択された接続ノード、ここでは接続ノードB5の電位を基準として、レベルシフトされた電位が与えられる。
【００４２】
ゲート電位発生回路４では、入力された電位Vsに基づいて電位Vaを発生し、さらに、抵抗R5にかかる電圧VRを８で割った値ずつレベルシフトした電位Vb〜Vhを生成し、それぞれをMOSトランジスタMb〜Mg、M6hのゲート電位として与える。なお、本実施の形態では、３ビットであるので、電圧VRを８で割っているが、ｎビットの場合は、電圧VRを２ｎで割ることになる。
【００４３】
その結果、補間抵抗のMOSトランジスタのそれぞれのドレイン・ソース間電圧VDSは理想的には一定(VR/8)となる。これは、各MOSトランジスタのソース電位はそれぞれVR/8ずつ異なることを意味する。よって、回路構成は、補間抵抗のMOSトランジスタのゲート電位をそれぞれVR/8ずつレベルシフトして、全てのMOSトランジスタのゲート・ソース間電圧（Vgs）を同一とすることによって、D/A変換の線形性を向上させる。
【００４４】
すなわち、選択された接続スイッチ群１４の接続スイッチswiによって決定された、複数の抵抗器１１により生成された分圧電圧を基準として、各MOSトランジスタのMOS抵抗の抵抗値が互いに同じになるように、互いに異なる複数のゲート電位が、各MOSトランジスタのゲートに供給される。
【００４５】
従って、各MOSトランジスタのゲート・ソース間電圧（Vgs）は同じになるので、各MOS抵抗値は均一となり、その結果、D/A変換は、線形性良く行われる。
【００４６】
なお、ゲート電位発生回路４は、上記の機能を実現するものであれば、どのような回路でもよいが、図２にその一つの例を示す。
【００４７】
図２は、ゲート電位発生回路の一例を示す回路図である。図２に示すゲート電位発生回路４Aは、定電流源２１と、その定電流源２１にソースが接続されたＮチャネルMOSトランジスタM9とを有する。さらに、ゲート電位発生回路４Aは、直列接続された、７つの抵抗器ｒ1〜ｒ7からなる抵抗器群２２を含む。定電流源２３と、抵抗群２２と、２つのＮチャネルMOSトランジスタM10とM11とが直列に接続された直列回路が、MOSトランジスタM9と並列に接続され、MOSトランジスタM9とM10のそれぞれのソースが、定電流源２１に接続されている。従って、MOSトランジスタM9とM10は、差動対を構成する。定電流源２１は、電流２Ｉを供給する。定電流源２３は、抵抗器群２２の一端に接続され、電流Ｉを供給する。抵抗器群２２の各抵抗器が、レベルシフト回路として機能する。
【００４８】
より具体的には、抵抗器群２２の一端、ここでは抵抗器ｒ1にMOSトランジスタM10のドレインが接続されている。MOSトランジスタM10のドレインは、MOSトランジスタM11のソースに接続されている。MOSトランジスタM10とM11は、それぞれダイオード接続（すなわちゲートとドレインが接続）されている。  
MOSトランジスタM9とM10は、それぞれゲート長とゲート幅は等しい。抵抗器群２２の抵抗器ｒ1〜ｒ7は、互いに抵抗値が等しい。各抵抗器の抵抗値は、それぞれr = (VR/8)/Iとする。抵抗器群２２の両端ノード及び各抵抗器間の接続ノードから、図２に示すように、各ノードから上記の電位VbからVhが取り出され、電位VbからVhは、図１の各MOSトランジスタのゲートに、直接あるいはコントロールロジック回路２を介して供給される。
【００４９】
次に、ゲート電位発生回路４Aの回路の動作を説明する。  
分圧回路３から、MOSトランジスタM9のゲートに電位VSが入力されると、MOSトランジスタM9とM10は差動対として動作する。MOSトランジスタM9とM10のそれぞれに流れる電流は、同一（すなわち共に電流量Ｉ）であり、ソース電位も同一であることから、MOSトランジスタM10のゲートおよびドレイン電圧は電位VSと等しくなる。
【００５０】
MOSトランジスタM10に縦続接続されたMOSトランジスタM11のゲートおよびドレイン電位は、ソース電位が電位VSであるMOSトランジスタ（図１の例であればMOSトランジスタM5）をオンさせるゲート電位Vaとなる。
【００５１】
そして、電位Vaを低い側の基準電位として、抵抗器群２２の各抵抗器間の接続ノードから、電位の低い順に電位VbからVgが発生する。そして、抵抗器群２２の高い側の端部には、電位Vhが発生する。上述したように、抵抗器群２２の各抵抗器の抵抗値をそれぞれr = (VR/8)/I とすることで、電位VbからVhのそれぞれは電位Vaから電位VR/8ずつレベルシフトされた電圧となる。
【００５２】
従って、図２の回路構成によれば、電位Vsに応じて電位Vaの値が変化し、常に電位Vsに接続されるMOSトランジスタの電圧Vgsの値を一定に保つため、補間抵抗の接続場所の切り換えによるMOS抵抗値の変化（基板バイアス効果）を低減させ、さらに、電位VaからVR/8ずつレベルシフトさせた電位VbからVhをそれぞれのMOS トランジスタのゲートに与えるので、MOS補間抵抗としての各MOS抵抗の抵抗値の不均一性も低減し、D/A変換の線形性が向上する。
【００５３】
（第２の実施の形態）
図３及び図４は、本発明の第２の実施の形態に係わる抵抗分圧型D/A変換回路の構成を説明するための回路図である。図３は、第２の実施の形態に係わる抵抗分圧型D/A変換回路の、コントロールロジック回路２Aと、複数の抵抗器と複数のMOSトランジスタとを含む分圧回路３Aの部分の回路図である。図４は、ゲート電位発生回路４Bの回路図である。なお、本実施の形態においても、説明を簡単にするため６ビットのディジタル信号をアナログ信号に変換するD/A変換回路の例を説明する。また、第１の実施の形態と同じ構成要素については、同一の符号を付して説明は省略する。
【００５４】
分圧回路３Aは、補間抵抗を構成する補間用のMOSトランジスタ群１２Aを含む。補間用のMOSトランジスタ群１２Aは、複数のMOSトランジスタMb、Mc、Md、Me、Mf、Mgを含んで構成されており、複数のMOSトランジスタMb、Mc、Md、Me、Mf、Mgは、互いにソースとドレインを接続するように直列接続されている。
【００５５】
複数のMOSトランジスタMb、Mc、Md、Me、Mf、Mgの各ゲートには、２つの電位が選択的に入力可能とするための、２つのスイッチが接続されている。MOSトランジスタMbには、２つのスイッチswb1、swb2が接続されている。MOSトランジスタMcには、２つのスイッチswc1、swc2が接続されている。以下同様にして、MOSトランジスタMd、Me、Mb、Mgには、それぞれ、２つのスイッチswd1とswd2、swe1とswe2、swf1とswf2、swg1とswg2が接続されている。
【００５６】
さらに、分圧回路３Aは、抵抗器群１１のどの抵抗器にMOS補間抵抗を接続するかを切り替えるための補間抵抗接続用の接続スイッチ群１３Aを有する。補間抵抗接続用の接続スイッチ群１３Aは、抵抗器群１１のいずれか１つの抵抗器を補間用のMOSトランジスタ群１２に接続するための複数の接続スイッチからなる。接続スイッチ群１３Aの複数の接続スイッチ１３A−０〜１３A−８（以下、単に１３A−ｋ（ｋは０から８のいずれか）という）は、それぞれ一つのNチャネルMOSトランジスタからなる。
【００５７】
第１の実施の形態では、抵抗群１１の両端ノード及び各抵抗器間の接続ノードに対し、補間抵抗接続用の各接続スイッチ１３−ｋは、２つずつMOSトランジスタを使用していたが、本実施の形態では、補間用のMOSトランジスタ群１２Aの接続時の極性（言い換えると電流の流れる方向）を切り換えるようにすることによって、補間抵抗接続用の接続スイッチ群１３Aの各接続スイッチ１３A−ｋは、それぞれ１つのMOSトランジスタだけが使用される。
【００５８】
従って、補間用のMOSトランジスタ群１２Aの接続時の極性が変わるため、それぞれの補間用のMOSトランジスタ群１２A の各ゲートには、ゲート電圧をその極性に応じて切り換えるスイッチとして、上記の２つのスイッチswj1、swj2（ｊは、b、c、d、e、f、gのいずれか）が設けられている。
【００５９】
補間抵抗接続用の各接続スイッチ１３A−ｋは、それぞれMOSトランジスタM0〜M8であり、抵抗器群１１の両端ノード及び各抵抗器間の複数の接続ノードと、MOS補間抵抗としてのMOSトランジスタMb〜Mgとの接続を切り換えるスイッチでもあり、かつ自らもMOS補間抵抗の一部としても働く。
【００６０】
図４のゲート電位発生回路４Bは、図１のゲート電位発生回路４と同一の構成である。
【００６１】
以下、補間抵抗が、抵抗器R5に接続される場合の動作について説明する。この場合、MOSトランジスタM5とM6 はオンとなり、その他の補間抵抗接続用のMOSトランジスタは全てオフとなることで、補間抵抗が抵抗器R5の両端に接続される。
【００６２】
なお、ここでは、コントロールロジック回路２は、上位ビット６ａに基づいて、接続スイッチ群１４の中からオンする接続スイッチsw5に選択信号を供給し、MOSトランジスタM5とM6のゲートにそれぞれ電位VaとVhを供給する例であるが、上述したように、コントロールロジック回路２には、入力された上位ビット６ａに応じて、予め選択する接続スイッチと電位VaとVhをそれぞれ供給するMOSトランジスタが設定されている。
【００６３】
接続スイッチswiに対する、接続スイッチ群１３の中の電位VaとVhをそれぞれ供給するMOSトランジスタの組合せとしては、それぞれ、接続スイッチsw0に対してはM0とM1の組合せ、接続スイッチsw1に対してはM1とM2の組合せ、接続スイッチsw2に対してはM2とM3の組合せ、接続スイッチsw3に対してはM3とM4の組合せ、接続スイッチsw4に対してはM4とM5の組合せ、接続スイッチsw5に対してはM5とM6の組合せ、接続スイッチsw6に対してはM6とM7の組合せ、及び接続スイッチsw7に対してはM7とM8の組合せがある。
【００６４】
まず、接続スイッチsw0〜sw7の中、接続スイッチsw5がオンとなり、図４のゲート電位発生回路４Bの入力端に、抵抗器R5の低電位側の一端の電位、すなわちMOSトランジスタM5のソース電位VSが供給される。すなわち、MOSトランジスタM5のソース電位VSがゲート電位発生回路４Bによってモニタされる。
【００６５】
ゲート電位発生回路４Bでは、電位VSから、MOSトランジスタM5がオンするのに必要な電圧（Vgs）だけレベルシフトした電位Vaを生成する。電位Vaは、コントロールロジック回路２Aを介して、MOSトランジスタM5のゲートに与えられる。
【００６６】
さらにゲート電位発生回路４Bでは、電位Vaの値から、抵抗器R5の両端にかかる電圧VRを８で割った値ずつレベルシフトした電位Vb〜Vhを生成する。
【００６７】
コントロールロジック回路２Aは、接続スイッチswb1〜swg1をオン、swb2〜swg2をオフすることで、電位Vb〜Vgを、それぞれMOSトランジスタMb〜Mgのゲートに与える。また、コントロールロジック２Aを介して、電位VhがMOSトランジスタM6のゲートに与えられる。その結果、図３において、実線IAで示す方向に電流が流れる。
【００６８】
その結果、複数のMOSトランジスタM5、Mb〜Mg、M6は、各ゲートに上述した各電位が与えられるため、オンする。オンされた各MOSトランジスタによって、抵抗器群１１の抵抗器R5にかかる電圧VRが、８つのMOSトランジスタで分圧される。接続ノードの電位Vsを低電位側の基準電位として、電圧VRが８分割される。
【００６９】
このとき、低い側の基準電位Vsに応じて電位Vaの値が変化し、電位VaからVR/8ずつレベルシフトさせた電位VbからVhをそれぞれMOSトランジスタMb〜Mg、M6のゲートに与える。
【００７０】
補間抵抗が、抵抗器R6に接続される場合、MOSトランジスタM6とM7 はオンとなり、その他の補間抵抗接続用のMOSトランジスタは全てオフとなることで、補間抵抗が抵抗器R6の両端に接続される。
【００７１】
そして、補間抵抗の接続の極性が変わるため、MOSトランジスタM6、M7のゲートには電位Vh、Vaが、MOSトランジスタMb〜Mgのゲートには、スイッチswb1〜swg1をオフして、スイッチswb2〜swg2をオンとすることで、電位Vg〜Vbがそれぞれ与えられる。その結果、図３において、点線IBで示す方向に電流が流れる。
【００７２】
その結果、複数のMOSトランジスタM6、Mg〜Mb、M7は、各ゲートに上述した各電位が与えられるため、オンする。オンされた各MOSトランジスタによって、抵抗器群１１の抵抗器R6にかかる電圧VRが、８つのMOSトランジスタで分圧される。接続ノードの電位Vsを低電位側の基準電位として、電圧VRが８分割される。
【００７３】
このとき、低い側の基準電位Vsに応じて電位Vhの値が変化し、電位VhからVR/8ずつレベルシフトさせた電位Vb〜Vg、VaをそれぞれMOSトランジスタMg〜Mb、M7のゲートに与える。
【００７４】
なお、スイッチswb1〜swg1、swb2〜swg2のオン・オフの制御は、コントロールロジック回路２Aによって行われる。コントロールロジック回路２Aは、抵抗器群１１の抵抗器の選択に応じて、補間用のMOSトランジスタ群１２Aの接続の極性を切り換える。図３の場合は、抵抗器R1、R3、R5、R7が両端に表れた電圧を補間するときは、スイッチswb1〜swg1をオンして、スイッチswb2〜swg2をオフとし、抵抗器R0、R2、R4、R6が両端に表れた電圧を補間するときは、スイッチswb1〜swg1をオフして、スイッチswb2〜swg2をオンする。
【００７５】
以上のように、本実施の形態においても、MOS補間抵抗としての各MOS抵抗の抵抗値の不均一性も低減し、D/A変換の線形性の向上も図られる。さらに、抵抗器群１１の中から選択された抵抗器に応じて、補間用のMOSトランジスタ群１２Aの接続の極性を切り換えるようにしたので、補間抵抗接続用の接続スイッチ群１３Aの各接続スイッチ１３A−ｋは、それぞれ１つのMOSトランジスタで済んでいるので、回路構成が簡単になる。
【００７６】
なお、本実施の形態において、図４のゲート電位発生回路４Bに代えて、図２のゲート電位発生回路４を用いてもよい。
【００７７】
（第３の実施の形態）
図５と図６は、本発明の第３の実施の形態に係わる抵抗分圧型D/A変換回路の構成を説明するための回路図である。図５は、第３の実施の形態に係わる抵抗分圧型D/A変換回路の、コントロールロジック回路２Bと、複数の抵抗器と複数のMOSトランジスタとを含む分圧回路３Bの部分の回路図である。図６は、ゲート電位発生回路４Cの回路図である。なお、本実施の形態においても、説明を簡単にするため６ビットのディジタル信号をアナログ信号に変換するD/A変換回路の例を説明する。また、第１と第２の実施の形態と同じ構成要素については、同一の符号を付して説明は省略する。
【００７８】
分圧回路３Bは、補間抵抗を構成するMOSトランジスタ群１２Bを含む。MOSトランジスタ群１２Bは、複数のMOSトランジスタMb、Mc、Md、Me、Mf、Mgを含んで構成されており、複数のMOSトランジスタMb、Mc、Md、Me、Mf、Mgは、互いにソースとドレインを接続するように直列接続されている。
【００７９】
複数のMOSトランジスタMb、Mc、Md、Me、Mf、Mgの各ゲートには、図６のゲート電位発生回路４Cにおいて生成された電位Vb〜Vgが、それぞれ供給される。  
さらに、分圧回路３Bは、抵抗器群１１のどの抵抗器にMOS補間抵抗を接続するかを切り替えるための補間抵抗接続用の接続スイッチ群１３Aを有する。補間抵抗接続用の接続スイッチ群１３Aは、抵抗器群１１のいずれか１つの抵抗器を補間用のMOSトランジスタ群１２に接続するための複数の接続スイッチからなる。接続スイッチ群１３Aの複数の接続スイッチ１３A−０〜１３A−８は、それぞれ１つのNチャネルMOSトランジスタからなる。
【００８０】
第２の実施の形態では、補間用のMOSトランジスタ群１２Aの接続時の極性を切り換えに応じて、補間用のMOSトランジスタのゲート電位を切り換えるようにすることで、補間抵抗接続用の接続スイッチ群１３Aの各接続スイッチ１３A−ｋは、それぞれMOSトランジスタが１つで済むようにしていたが、本実施の形態は、ゲート電位発生回路４Cにおいて発生する電位の極性を切り換えることによって、第２の実施の形態に示した補間用のMOSトランジスタのゲート電位を切り換えるためのスイッチを省略できるようにした。
【００８１】
補間抵抗接続用の各接続スイッチ１３A−ｋは、それぞれMOSトランジスタM0〜M8であり、抵抗器群１１の両端ノード及び各抵抗器間の複数の接続ノードと、MOS補間抵抗としてのMOSトランジスタMb〜Mgとの接続を切り換えるスイッチでもあり、かつ自らもMOS補間抵抗の一部としても働く。
【００８２】
MOSトランジスタM0〜M8中、MOSトランジスタM1、M3、M5、M7のゲートのいずれか１つには、電位Vaが供給され、MOSトランジスタM0、M2、M4、M6、M8のゲートのいずれか１つには、電位Vhが供給される。
【００８３】
図６のゲート電位発生回路４Cは、９つのレベルシフト回路LS1〜LS9を有し、レベルシフト回路LS1とLS2の間にスイッチsw9が設けられて、レベルシフト回路LS8とLS9の間にスイッチsw10が設けられている。レベルシフト回路LS1とLS9は、接続されており、その接続ノードC0に電位Vsが供給される。直列接続された７つのレベルシフト回路LS2〜LS8と、２つのレベルシフト回路LS1とLS9は、スイッチを介して直列に接続されている。
【００８４】
以下、補間抵抗が、抵抗器R5に接続される場合の動作について説明する。この場合、MOSトランジスタM5とM6 はオンとなり、その他の補間抵抗接続用のMOSトランジスタは全てオフとなることで、補間抵抗が抵抗器R5の両端に接続される。
【００８５】
コントロールロジック回路２Bは、上位ビット６ａに基づいて、接続スイッチ群１４の中からオンする接続スイッチsw5に選択信号を供給する。同時に、コントロールロジック回路２Bは、スイッチsw9をオンして閉じ、スイッチsw10をオフして開く。
【００８６】
接続スイッチsw5がオンすることにより、図６の接続ノードC0にMOSトランジスタM5のソース電位VSが供給されて、ソース電位VSがゲート電位発生回路４Cによってモニタされる。
【００８７】
ゲート電位発生回路４Cでは、スイッチsw9がオンでスイッチsw10がオフとなっているので、レベルシフト回路LS1によって、MOSトランジスタM5がONするのに必要な電圧（Vgsa）だけ電位Vsをレベルシフトした電位Vaを生成し、コントロールロジック回路２Bを介して、MOSトランジスタM5のゲートに与える。
【００８８】
ゲート電位発生回路４Cでは、レベルシフト回路LS２〜LS8によって、電位Vaから抵抗R5にかかる電圧VRを８で割った値ずつ順々にレベルシフトした電位Vb〜Vhを生成し、それぞれを、直接にあるいはコントロールロジック回路２Bを介して、Mb〜Mg、M6のゲート電位として与える。その結果、図６において、実線で示す矢印方向に電圧が発生する。
【００８９】
なお、ここでは、コントロールロジック回路２Bは、上位ビット６ａに基づいて、接続スイッチ群１４の中からオンする接続スイッチsw5に選択信号を供給し、MOSトランジスタM5とM6のゲートにそれぞれ電位VaとVhを供給する例であるが、上述したように、コントロールロジック回路２には、入力された上位ビット６ａに応じて、予め選択する接続スイッチswiと、スイッチsw9とスイッチsw10のいずれをオンとしてオフとするか、さらに電位Va,Vhを供給するMOSトランジスタの組合せが予め設定されている。
【００９０】
従って、接続スイッチsw5がオンされた場合、ゲート電位発生回路４Cの接続ノードC0に抵抗器R5の低電位側の電位、すなわちMOSトランジスタM5のソース電位VSが供給される。すなわち、MOSトランジスタM5のソース電位VSがゲート電位発生回路４Cによってモニタされる。その結果、図５において、実線IAで示す方向に電流が流れる。
【００９１】
次に、補間抵抗が、抵抗器R6に接続される場合の動作について説明する。補間抵抗が、抵抗器R6に接続される場合、MOSトランジスタM6とM7 はオンとなり、その他の補間抵抗接続用のMOSトランジスタは全てオフとなることで、補間抵抗が抵抗器R6の両端に接続される。
【００９２】
コントロールロジック回路２Bは、上位ビット６ａに基づいて、接続スイッチ群１４の中からオンする接続スイッチsw6に選択信号を供給する。同時に、コントロールロジック回路２Bは、スイッチsw10をオンして閉じ、スイッチsw9をオフして開く。
【００９３】
接続スイッチsw6がオンすることにより、図６の接続ノードC0にMOSトランジスタM6のソース電位VSが供給されて、ソース電位VSがゲート電位発生回路４Cによってモニタされる。
【００９４】
ゲート電位発生回路４Cでは、スイッチsw10がオンでスイッチsw9がオフとなっているので、レベルシフト回路LS9によって、MOSトランジスタM6がONするのに必要な電圧（Vgsh）だけ電位Vsをレベルシフトした電位Vhを生成し、MOSトランジスタM6のゲートに与える。
【００９５】
ゲート電位発生回路４Cでは、レベルシフト回路LS8〜LS2によって、電位Vhから抵抗R6にかかる電圧VRを８で割った値ずつ順々にレベルシフトした電位Vg〜Vaを作成し、それぞれをMg〜Mb、M7のゲート電位として与える。その結果、図６において、点線で示す矢印方向に電圧が発生する。
【００９６】
すなわち、ゲート電位発生回路４Cは、補間抵抗が、抵抗器R5に接続される場合は、電位Va、Vb〜Vg、Vhの順に電位が上昇する方向に電位を発生し、抵抗器R6に接続される場合は、電位Vh、Vg〜Vb、Vaの順に電位が上昇する方向に電位を発生する。その結果、図５において、点線IBで示す方向に電流が流れる。
【００９７】
よって、補間用のMOSトランジスタ群１２Bの接続時の極性を切り換えに応じて、補間用のMOSトランジスタMg〜Mbのゲートにスイッチを設けることなく、ゲート電位発生回路４Cにおける電流の方向を変更することによって、抵抗器群１１の抵抗器にかかる電圧VRが、８つのMOSトランジスタの電圧Vgsを一定とすることで、適切に分圧される。ここでも、接続ノードの電位Vsを低電位側の基準電位として、電圧VRが８分割される。
【００９８】
以上のように、本実施の形態においても、MOS補間抵抗としての各MOS抵抗の抵抗値の不均一性も低減し、D/A変換の線形性の向上を図りながら、抵抗器群１１の中から選択された抵抗器に応じて、補間用のMOSトランジスタ群１２Bの接続の極性を切り換えるようにしたので、補間抵抗接続用の接続スイッチ群１３Aの各接続スイッチ１３A−ｋは、それぞれ１つのMOSトランジスタで済んでいるので、回路構成が簡単になる。
【００９９】
図７は、ゲート電位発生回路４Cの変形例を示す回路図である。図７に示すゲート電位発生回路４Dは、定電流源２１と、その定電流源２１にソースが接続されたＮチャネルMOSトランジスタM12とを有する。さらに、ゲート電位発生回路４Dは、直列接続された、７つの抵抗器ｒ11〜ｒ17からなる抵抗器群３１を含む。
【０１００】
定電流源２３と、抵抗群３１と、３つのＮチャネルMOSトランジスタM13、M14、M15と、スイッチsw11、sw12、sw13とを含む回路３２が、MOSトランジスタM12と並列に接続され、MOSトランジスタM12とM13のそれぞれのソースが、定電流源２１に接続されている。MOSトランジスタM12とM13は、差動対を構成する。定電流源２１は、電流２Ｉを供給する。定電流源２３は、スイッチsw13を介して、抵抗群３１に電流Ｉを供給する。
【０１０１】
定電流源２３は、スイッチsw13を介して抵抗器群３１に接続されている。より具体的には、定電流源２３は、スイッチsw13によって、抵抗器群３１の両端のいずれか一方に接続される。スイッチsw13の切り換えによって、定電流源２３からの電流は、２つの出力a、ｈのいずれかに出力される。スイッチsw13がｈ側に切り換えられると、定電流源２３は、抵抗器ｒ17の一端に接続され、スイッチsw13がa側に切り換えられると、定電流源２３は、抵抗器ｒ11の一端に接続される。
【０１０２】
スイッチsw13のa側は、さらにスイッチsw11を介してMOSトランジスタM14のドレインに接続されている。スイッチsw13のh側は、さらにスイッチsw12を介してMOSトランジスタM15のドレインに接続されている。MOSトランジスタM14とM15のそれぞれのソースは、MOSトランジスタM13のドレインに接続されている。スイッチsw13とsw11との接続ノードC1が、電位Vaの取り出しノードとなる。スイッチsw13とsw12との接続ノードC2が、電位Vhの取り出しノードとなる。  
MOSトランジスタM13、M14、M15は、それぞれダイオード接続（すなわちゲートとドレインが接続）されている。  
MOSトランジスタM12とM13は、ゲート長とゲート幅は等しい。そして、MOSトランジスタM14とM15は、ゲート長とゲート幅は等しい。抵抗器群３１の抵抗器ｒ11〜ｒ17は、互いに抵抗値が等しい。各抵抗器の抵抗値は、それぞれr = (VR/8)/Iとする。抵抗器群３１の両端ノード及び各抵抗器間の接続ノードから、図７に示すように、上記の電位VaからVhが取り出され、電位VaからVhは、図５の各MOSトランジスタのゲートに、直接あるいはコントロールロジック回路２Bを介して供給される。
【０１０３】
次に、ゲート電位発生回路４Dの回路の動作を説明する。  
分圧回路３Bから、MOSトランジスタM12のゲートに電位VSが入力されると、MOSトランジスタM12とM13は差動対として動作する。MOSトランジスタM12とM13のそれぞれに流れる電流は、同一（すなわち共に電流量Ｉ）であり、ソース電位も同一であることから、MOSトランジスタM13のゲートおよびドレイン電圧は電位VSと等しくなる。
【０１０４】
図５に示すように、補間抵抗が、抵抗器R5に接続される場合、コントロールロジック回路２Bは、上位ビット６ａに基づいて、接続スイッチ群１４の中からオンする接続スイッチsw5に選択信号を供給し、同時に、コントロールロジック回路２Bは、スイッチsw11をオンして閉じ、スイッチsw10をオフして開く。さらに、コントロールロジック回路２Bは、スイッチsw13をh側に切り換える。
【０１０５】
ゲート電位発生回路４Dでは、スイッチsw11がオンでスイッチsw12がオフとなっているので、MOSトランジスタM14によって、MOSトランジスタM5がONするのに必要な電圧（Vgs）だけ電位Vsをレベルシフトした電位Vaが接続ノードC1に発生し、MOSトランジスタM5のゲートに与えられる。
【０１０６】
ゲート電位発生回路４Dは、各抵抗器ｒ11〜ｒ17によって、電位Vaから抵抗R5にかかる電圧VRを８で割った値ずつ順々にレベルシフトした電位Vb〜Vhを作成し、それぞれをMb〜Mg、M6のゲート電位として与える。
【０１０７】
また、補間抵抗が、抵抗器R6に接続される場合、コントロールロジック回路２Bは、上位ビット６ａに基づいて、接続スイッチ群１４の中からオンする接続スイッチsw6に選択信号を供給し、同時に、コントロールロジック回路２Bは、スイッチsw11をオフして開き、スイッチsw10をオンして閉じる。さらに、コントロールロジック回路２Bは、スイッチsw13をa側に切り換える。
【０１０８】
ゲート電位発生回路４Dでは、スイッチsw11がオフでスイッチsw12がオンとなっているので、MOSトランジスタM15によって、MOSトランジスタM6がONするのに必要な電圧（Vgs）だけ電位Vsをレベルシフトした電位Vhが接続ノードC2に発生し、MOSトランジスタM6のゲートに与えられる。
【０１０９】
ゲート電位発生回路４Dは、各抵抗器ｒ17〜ｒ11によって、電位Vaから抵抗R6にかかる電圧VRを８で割った値ずつ順々にレベルシフトした電位Vh〜Vaを作成し、それぞれをMg〜Mb、M7のゲート電位として与える。
【０１１０】
以上のように、ゲート電位発生回路４Dは、電位VsからMOSトランジスタをオンさせるゲート電位VaあるいはVhを生成し、電位VaあるいはVhを低い側の基準電位として、抵抗器群３１の各抵抗器間の接続ノードから、電位VaあるいはVhから電位VR/8ずつレベルシフトされた電圧を出力することができる。
【０１１１】
以上のように、上述した各実施の形態によれば、分圧電圧Vsをモニタして、その電位Vsを基準に、補間抵抗としての複数のMOSトランジスタの各ゲート・ソース間電圧（Vgs）が、同じになるように、異なるゲート電位が生成されている。よって、本実施の形態に係るD/A変換回路によれば、補間抵抗の接続場所の切り換えによるMOS抵抗値の変化（基板バイアス効果）を低減させるとともに、各MOS抵抗値の不均一性も低減させ、D/A変換の線形性を向上させることができる。特に、補間する抵抗の両端の電位差が大きい場合、本実施の形態に係る構成は有効となる。
【０１１２】
なお、上述した各実施の形態では、電圧VRは、下位３ビットに対応した８で割った値ずつレベルシフトされているが、下位３ビットがｎビットの場合は、２nで割った値ずつレベルシフトするように複数のMOSトランジスタを用いた補間抵抗が用いられる。
【０１１３】
同様に、抵抗群とMOS抵抗による補間抵抗とによってそれぞれm-bitとn-bitのD/A変換回路を実現するには、それぞれ2m個の抵抗器と2n個のMOSトランジスタが必要となる。
【０１１４】
また、上述した本発明の各実施の形態に係るD/A変換回路は、デジタルアナログ変換機能を、単体として果たす半導体チップ、他の機能と共に果たす半導体チップ等の半導体装置として実現される。
【図面の簡単な説明】
【０１１５】
【図１】本発明の第１の実施の形態に係わる抵抗分圧型D/A変換回路の構成を示す回路図である。
【図２】第１の実施の形態に係わるゲート電位発生回路の一例を示す回路図である。
【図３】本発明の第２の実施の形態に係わる抵抗分圧型D/A変換回路の部分的回路図である。
【図４】本発明の第２の実施の形態に係わるゲート電位発生回路の回路図である。
【図５】本発明の第３の実施の形態に係わる抵抗分圧型D/A変換回路の部分的回路図である。
【図６】第３の実施の形態に係わるゲート電位発生回路の回路図である。
【図７】第３の実施の形態に係わるゲート電位発生回路の変形例を示す回路図である。
【符号の説明】
【０１１６】
１  D/A変換回路、２、２Ａ、２Ｂ  コントロールロジック回路、３、３Ａ、３Ｂ  分圧回路、４、４Ａ、４Ｂ、４Ｃ、４Ｄ  ゲート電圧発生回路、５  マルチプレクサ、６  入力部、７  出力部、１１、２２  抵抗器群、１２  １２Ａ、１２Ｂ  補間用MOSトランジスタ群、１３、１３Ａ  接続スイッチ群、２１、２３  定電流源、LS1,LS2,LS3,LS4,LS5,LS6,LS7,LS8,LS9  レベルシフト回路
【図１】
0004625739.tif 000002
【図２】
0004625739.tif 000003
【図３】
0004625739.tif 000004
【図４】
0004625739.tif 000005
【図５】
0004625739.tif 000006
【図６】
0004625739.tif 000007
【図７】
0004625739.tif 000008