(57)【特許請求の範囲】
【請求項１】
所定の通信フォーマットによるデータバスを介して接続され、データバス上に存在する他の電子機器との間で認証を行って通信状態を確立する電子機器に対して、機器起動時の不揮発性記憶手段に対する初期処理を行うための初期処理プログラムと、上記不揮発性記憶手段に記憶された情報をフォーマットするフォーマットプログラムと、上記電子機器に固有のＩＤ情報とを送信して記憶させ、
上記電子機器が起動された際に、上記ＩＤ情報を用いて暗号化したフォーマット指示を送信して上記電子機器に上記フォーマットプログラムを実行させるとともに、
上記電子機器に対して、上記初期処理プログラム、上記フォーマットプログラム、及び上記ＩＤ情報を送信した後、上記電子機器の起動を検出するための情報の送受信を行い、
上記送受信によって上記電子機器の起動が検出されることに応じて、上記フォーマット指示の送信を行う
ことを特徴とするフォーマット指示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、初期処理において更新される情報を記憶した不揮発性記憶手段を有する電子機器のフォーマットを実行させるフォーマット指示方法に関するものである。
【背景技術】
【０００２】
近年、デジタルデータインターフェイスとして、ＩＥＥＥ(Institute of Electrical Engineers)１３９４データインターフェイスが知られている。ＩＥＥＥ１３９４データインターフェイスは、例えばＳＣＳＩなどよりもデータ転送レートが高速であり、周知のように、所要のデータサイズを周期的に送受信することが保証されるＩｓｏｃｈｒｏｎｏｕｓ通信が可能とされる。このため、ＩＥＥＥ１３９４データインターフェイスは、ＡＶ(Audio/Video)などのストリームデータをリアルタイムで転送するのに有利とされている。
【０００３】
このような技術を背景として、各種デジタルＡＶ機器やパーソナルコンピュータ装置等の電子機器を、例えばＩＥＥＥ１３９４等のデータインターフェイス規格に従ったデータバスを介して相互に接続することで、機器間でＡＶデータを送受信できるようにしたＡＶシステムが提案されている。
【０００４】
上記したＡＶシステムとしては、例えばアンプ機器を中心として、これに例えばＣＤプレーヤ、ＤＶＤプレーヤのほか、ビデオ機器などの各種ＡＶソース出力機器をデータバスを介して接続することで、例えばいわゆるコンポーネント的なシステムを構築することが考えられる。
【０００５】
このＡＶシステムにおけるアンプ機器の役割としては、データバスを介してＡＶソース出力機器から送信されるＡＶソース情報を入力して、最終的には音声信号としてスピーカなどに出力することになる。このために、アンプ機器としては、例えばデータバス上に存在する複数のＡＶソース出力機器のうちから、１つのＡＶソース出力機器を選択的に入力するための機能を有することになる。つまり入力ソース選択機能を有する。これは、例えばユーザがアンプ機器に対して行った入力ソースの選択操作に応じて、その選択操作により指定されるＡＶソース出力機器とデータバス上での論理的な相互接続関係を確立することで実現される。
【０００６】
このような、ＡＶ機器やデータネットワークシステムの発展により、デジタルデータの複製や伝送が容易となることに伴って、音楽や映像などのデジタルデータコンテンツについての著作権保護が大きな問題となってきている。
このためコンテンツデータの著作権保護のために、データの暗号化、機器接続時の機器間の認証、著作権保護に不適切な機器の排除方式など、多様な技術が提案、実施されている。また例えば下記特許文献１には不正な複製を防止する技術が記載されている。
【特許文献１】特開２０００−３０６３３２
【０００７】
上記したＩＥＥＥ１３９４による機器間の接続の際にも、特にオーディオデータやビデオデータの伝送が行われる機器間においては、機器同士の認証処理によって互いに正当な機器（例えば正しい著作権保護機能を備えるものとしてライセンスされた機器）であることの認証が行われることを条件としてデータ伝送等が可能とされることなどが行われている。
例えばオーディオデータ等は暗号化されて伝送されるものとし、上記認証処理が完了することで送信側から受信側に暗号鍵が受け渡され、これによって受信側は暗号化されて送信されてくるデータの解読が可能となるようにしている。これによってコンテンツデータの無制限な伝送やコピーを抑止し、著作権保護機能を実現する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、このような電子機器では、不揮発性メモリ（ＮＶ−ＲＡＭ）を用い、電源オフでもデータが消失されないという特性を利用した各種の情報が記憶されるようにすることが多い。機器の動作のための各種係数、設定値、或いは認証に利用する情報などが記憶されることがある。
そして、不揮発性メモリに記憶される情報に対しては、例えば機器の電源オンの際に初期処理が行われ、必要な更新等が行われるものがある。
【０００９】
ところで電子機器を製造する工場においては、出荷前に、不揮発性メモリの内容が適切に初期化できていることを確認したい。
例えば電子機器に、上記の電源オン時の不揮発性メモリに対する初期処理を実行するプログラムを記憶させた後であれば、電子機器を電源オンとすることで不揮発性メモリのデータを初期化することができる。
ところが、製造工程において搭載される不揮発性メモリは、当然ながら全く不定な内容の状態となっており、従ってデータ内容を読み出して判別し、データ更新を行うという上記初期処理が正しく行われる補償はない。
しかもこの処理は例えば表示部などで実行内容が表示されないものであるため工場においても確認する手段がない。
このため、出荷前の段階で、著作権保護機能のために用いる不揮発性メモリのデータ内容が必ずしも適正なデータ状態になっていないおそれがある。
【課題を解決するための手段】
【００１０】
そこで本発明はこのような事情に応じて、工場出荷前で不揮発性記憶手段のデータ内容を適切なものとし、さらに工程の効率化を実現できるようにすることを目的とする。
【００１２】
本発明のフォーマット方法は、所定の通信フォーマットによるデータバスで接続される外部電子機器との間で認証を行って通信状態を確立する電子機器において、初期処理において更新される情報を記憶する不揮発性記憶手段のフォーマット方法として、所定時点で、記憶されている初期処理プログラムに基づいて上記不揮発性記憶手段に対する初期処理を実行するとともに、上記初期処理の実行中であるか否かに関わらず、フォーマット指示が入力されることに応じて、記憶されているフォーマットプログラムに基づいて上記不揮発性記憶手段に対するフォーマット処理を実行するとともに、上記フォーマット指示は、上記所定の通信フォーマットによるデータバスを介して外部機器から入力される。
また、所定の通信フォーマットによるデータバスで接続される外部電子機器との間で認証を行って通信状態を確立する電子機器においては、上記フォーマット指示は、上記所定の通信フォーマットによるデータバス、又は上記所定の通信フォーマットとは異なる通信フォーマットによるデータバスにより入力される。
また上記フォーマット指示は、無線信号受信手段、又は記録媒体から情報を読み取る読取手段により入力される。
【００１４】
以上のような本発明の場合、電子機器では、初期処理プログラムとフォーマットプログラムが記憶されることで、不揮発性記憶手段に対する初期処理、及びフォーマット処理が実行可能となる。
初期処理とは、電源オンの際などにおいて、例えば不揮発性記憶手段に記憶されたデータを読み出してそのデータを更新するなどの処理である。
フォーマット処理とは、例えば工場出荷前に一度実行される処理であり、不揮発性記憶手段の情報内容の初期値を書き込むなどの処理である。
そして最初にフォーマット処理が行われるようにすることで、データ内容が不定な不揮発性記憶手段に対して適切なデータ状態とすることができる。つまりデータ内容が不定な状態の不揮発性記憶手段に対して初期処理が行われることでの不確実性をなくすことができる。
また、フォーマット処理は、フォーマット指示に基づいて、初期処理実行中であってもそれを中断して実行できるようにすることで、工程の効率化を実現できる。
【発明の効果】
【００１５】
本発明によれば、電子機器において電源オンなどの所定時点で初期処理プログラムに基づいて初期処理を実行するとともに、初期処理実行時であっても、入力されたフォーマット指示に基づいて、フォーマットプログラムに基づいたフォーマット処理が実行されるようにしている。従って、工場出荷前の段階で、初期処理プログラム及びフォーマットプログラムを記憶させた後の時点であって、電源オンとされた際にフォーマット指示を入力することで、不揮発性記憶手段のフォーマットが可能となり、これによって、データ内容が不定な不揮発性記憶手段を適切なデータ状態とすることができるという効果がある。つまりデータ内容が不定な状態の不揮発性記憶手段に対して初期処理が行われることでの不確実性をなくすことができる。
また、フォーマット処理は、フォーマット指示に基づいて、初期処理実行中であってもそれを中断して実行できるようにすることで、工程の効率化を実現できる。即ち電子機器が電源オンとされることで初期処理プログラムが起動されてしまうが、初期処理を中断してフォーマット処理を実行できることで工程の時短化が図られる。
【００１６】
また、フォーマット指示は電子機器固有のＩＤ情報を用いて暗号化された状態で入力され、電子機器側ではＩＤ情報を用いて暗号解読を行い、フォーマット指示を認識するようにしていることで、例えばユーザーサイドなどでフォーマットプログラムを起動させるようなことを防止できる。即ち不揮発性記憶手段のフォーマット処理は工場側でのみ可能となり、ユーザーサイドでの不適切なデータ書込などを防止できる。
【００１７】
また、フォーマット指示（フォーマットトリガ）は、所定の通信フォーマットによるデータバス、又は所定の通信フォーマットとは異なる通信フォーマットによるデータバス、又は無線信号受信手段、又は記録媒体から情報を読み取る読取手段により入力される。つまり、フォーマット指示の入力経路が多様化されることで、電子機器にフォーマット指示を入力する装置として多様な装置（多様な情報出力形態の装置）を使用できる。例えば必ずしもＩＥＥＥ１３９４バス対応の指示装置を用いる必要はなくなり、工程現場において都合のよい機器を利用できるため、製造コストの低減や作業の効率化を実現できる。
【００１８】
また、電子機器に対して、初期処理プログラム、フォーマットプログラム、及びＩＤ情報を送信した後、電子機器の起動を検出するための情報の送受信を行い、電子機器の起動が検出されることに応じて、フォーマット指示の送信を行うようにすることで、電子機器に最も効率よくフォーマット処理を実行させることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について説明する。説明は次の順序で行う。
１．ＡＶシステム
１−１ 全体構成
１−２ ＳＴＲ（フロントパネル）
１−３ ＳＴＲ対応ディスクドライブ（フロントパネル）
１−４ ＳＴＲ（内部）
１−５ ＳＴＲ対応ディスクドライブ（内部）
２．ＩＥＥＥ１３９４による本実施の形態のデータ通信
２−１ 概要
２−２ スタックモデル
２−３ 信号伝送形態
２−４ 機器間のバス接続
２−５ パケット
２−６ トランザクションルール
２−７ アドレッシング
２−８ ＣＩＰ(Common Isochronous Packet)
２−９ コネクションマネージメント
２−１０ ＦＣＰにおけるコマンド及びレスポンス
２−１１ ＡＶ／Ｃコマンドパケット
３．ＳＲＭ
４．ＮＶ−ＲＡＭフォーマット処理
４−１ 初期処理及びフォーマット処理の処理系の構成
４−２ 初期処理
４−３ フォーマットトリガ対応処理
４−４ フォーマットトリガ入力経路例
４−５ フォーマットトリガ送信処理例
【００２０】
１．ＡＶシステム
１−１ 全体構成
図１は本発明の実施の形態の電子機器を含む電子機器システムの構成例を示している。
この電子機器システムは、複数のＡＶ機器等をＩＥＥＥ１３９４インターフェイスのデータバスにより相互通信可能に接続することで構築される。
【００２１】
図１においては、ＡＶシステムを構成する機器として、ＳＴＲ(Stereo Tuner Receiver)６０と、ＳＴＲ対応ディスクドライブ３０、同一メーカ機器１００、他社メーカ機器１１０が示される。
【００２２】
ＳＴＲ６０は、図１に示すＡＶシステムの中心として機能するもので、主としてチューナ機能、外部ソース入力選択機能、及びアンプ機能を備えており、例えば図のようにして５チャンネルステレオ音声に対応するスピーカＳＰ（ＦＬ）、ＳＰ（ＦＲ）、ＳＰ（ＳＬ）、ＳＰ（ＳＲ）、ＳＰ（Ｃ）を接続することができるようになっている。
スピーカＳＰ（ＦＬ）はフロント左チャンネルスピーカ、スピーカＳＰ（ＦＲ）はフロント右チャンネルスピーカ、スピーカＳＰ（ＳＬ）はサラウンド左チャンネルスピーカ、スピーカＳＰ（ＳＲ）はサラウンド右チャンネルスピーカ、スピーカＳＰ（Ｃ）はセンターチャンネルスピーカである。
なお、例えばサブウーハスピーカを追加していわゆる５．１チャンネルスピーカシステムとするなど、他のスピーカ構成も可能である。
【００２３】
詳しい構成は後述するが、ＳＴＲ６０では、内部のチューナ部で受信した放送信号と、アナログオーディオ信号入力と、デジタルオーディオ信号入力と、さらにＩＥＥＥ１３９４バス１１６を介して外部から入力される複数のオーディオソースについて選択を行い、最終的には、これを音声としてスピーカＳＰから出力させることができるように構成されている。
【００２４】
また、この図には、ＳＴＲ６０に対する操作を行うためのリモートコントローラＲＭも示されている。ＳＴＲ６０は、このリモートコントローラＲＭに対して行われた操作に応じて送信されてくる操作コマンド信号を受信し、その操作コマンド信号の内容に応じた所要の動作を実行する。なお、この図では、ＳＴＲ６０に対応するリモートコントローラＲＭのみが示されているが、実際としては、他の機器についてもリモートコントローラによる操作が可能とされていてよいものである。
【００２５】
また、上記ＳＴＲ６０と共に接続することで利便性の高い各種のシステム機能を実現することのできる機種として、ここではＳＴＲ対応ディスクドライブ３０が示されている。ＳＴＲ対応ディスクドライブ３０は、例えばＳＴＲ６０と同一メーカ品とされる。
【００２６】
ＳＴＲ対応ディスクドライブ３０は、例えばＣＤ(Compact Disc)、ＳＡＣＤ（Super Audio CD）、ＤＶＤ（Digital Versatile Disc）のそれぞれについて対応可能なディスクプレーヤとしての機能を有しており、装填されたディスクについての再生を行う。
そして、ディスクから再生して得られるオーディオデータを、ＩＥＥＥ１３９４バス１１６を介して送信出力することが可能とされる。
なお公知のように、ＣＤから再生されるオーディオデータは、サンプリング周波数４４．１ＫＨｚ、１６ビット量子化のリニアＰＣＭデータである。
またＤＶＤが再生される場合は、オーディオデータだけでなくビデオデータが再生される場合があり、従ってＳＴＲ対応ディスクドライブ３０はビデオデコード機能も備えている。図１には示していないが、例えばＣＲＴ、液晶その他の表示デバイスがＳＴＲ対応ディスクドライブ３０に接続されることで、ＤＶＤから再生された映像を表示出力することができる。
ＳＡＣＤは、ΣΔ変調を用いた１ビットデジタルオーディオ信号方式（ＤＳＤ：Direct Stream Digital）を用いたメディアである。このＤＳＤ信号は、ＣＤのサンプリング周波数ｆｓ（ｆｓ＝４４．１ＫＨｚ）の６４倍という高いサンプリング周波数による１ビット量子化のデジタルオーディオデータであり、可聴周波数帯域を越えた信号再生を可能としている。
このようなＳＡＣＤに対応するために、ＳＴＲ対応ディスクドライブ３０はＤＳＤ信号対応のデコード機能を有する。
【００２７】
このようなＳＴＲ対応ディスクドライブ３０が、ＩＥＥＥ１３９４バス１１６によりＳＴＲ６０と接続されることで、ＣＤ、ＤＶＤ、ＳＡＣＤの再生出力をＳＴＲ６０に接続されているスピーカシステムにより実行することが可能となる。
【００２８】
同一メーカ機器１００は、ＳＴＲ６０、ＳＴＲ対応ディスクドライブ３０と同一メーカとされて、ＩＥＥＥ１３９４インターフェイスに対応した通信機能を有するデジタルＡＶ機器である。ここでの同一メーカ機器１００の実際としては、特に言及しないが、例えばＣＤプレーヤ、ＭＤレコーダ／プレーヤや、デジタルＶＴＲなどとされればよいものである。
この同一メーカ機器１００としては、例えばＳＴＲ対応ディスクドライブ３０、及びＳＴＲ対応ＭＤ機１などと比較した場合には、特にＳＴＲ６０を中心とするシステムコンポーネント機能が与えられるようには構成されていない点が異なる。
ただし、メーカ内のみで有効となるコマンド（Vender Dependent Commandといわれる)の送受信によっては、ＳＴＲ６０、ＳＴＲ対応ディスクドライブ３０、ＳＴＲ対応ＭＤ機１と共に、そのメーカで規定した特定の機能を有するように動作することが可能とされるものである。
また、例えばＳＴＲ６０に対して、この同一メーカ機器１００から送信されてくるオーディオソースとしてのデータを選択して受信入力するようにマニュアル操作を行えば、これを音声としてモニタしたり、或いは録音することなどが可能である。
【００２９】
他社メーカ機器１１０もまたＩＥＥＥ１３９４インターフェイスに対応した通信機能を有する何らかのデジタルＡＶ機器であるが、ＳＴＲ６０、ＳＴＲ対応ディスクドライブ３０とは製造メーカが異なる。ここでの他社メーカ機器１１０の実際としても、ＣＤプレーヤ、ＭＤレコーダ／プレーヤや、デジタルＶＴＲなどとされればよい。ただし、この他社メーカ機器１１０の場合には、原則として上記したＳＴＲ６０のメーカで規定するVender Dependent Commandには対応不可となる。
【００３０】
なお、ここでは図示していないが、例えばこの図１に示す各ＡＶ機器としては、それぞれが商用交流電源から電力を入力するための電源コンセントが備えられる。もしくは、バッテリ駆動可能な構成であればバッテリを収納可能とされている。つまりは、各機器がそれぞれ独立して電力を得ることが可能とされているものである。
【００３１】
１−２ ＳＴＲ（フロントパネル）
続いて、上記図１に示したシステムを構成する上で主となる、ＳＴＲ６０と、このＳＴＲ６０とコンポーネント的システムを組むＳＴＲ対応ディスクドライブ３０の外観構成として、各々のフロントパネル部位について説明しておく。
【００３２】
図２はＳＴＲ６０本体のフロントパネル部位の様子を示している。
フロントパネル左下側には、電源キー１２０が設けられている。この電源キー１２０を操作することで、ＳＴＲ６０は、電源のオン／オフが切り換わるようにされている。なお、ここでいう電源がオフの状態とは、スタンバイ電源は動作しているいわゆるスタンバイ状態を指しているもので、例えば商用交流電源（又はバッテリ）の供給が絶たれている状態とは異なる。この点では、以降説明する、ＳＴＲ対応ディスクドライブ３０についても同様とされる。
また、ここでの詳しい説明は省略するが、ＳＴＲ６０では、スリープ状態とするためのスリープモードも用意されていることで、省電力化が考慮されている。
また、電源キー１２０の左側にはヘッドフォンジャック８６が設けられている。
【００３３】
フロントパネルのほぼ中央部には、表示部８７が配置されている。
この場合の表示部８７としては、主として文字表示を行うためのＦＬ管表示部８７Ａが設けられており、ここでは、１行１４文字分の表示が行われるようにされている。そして、その周囲にはセグメント表示部８７Ｂが設けられており、図示してはいないが所定の決められた内容がセグメントによって表示される。
表示部８７の左側にはディスプレイキー１２７が設けられる。
ディスプレイキー１２７は、基本的には表示部７５における表示内容を変更するためのものとされる。
【００３４】
また、ＦＬ管表示部８７Ａの右側には、ジョグダイヤル１２５と、その上側にチューニングモードキー１２１、チューナキー１２２、ファンクション／メニューキー１２３、エンターキー１２４が示される。
チューニングモードキー１２１、チューナキー１２２は、ＳＴＲ６０のチューナ機能に関連するキーであり、それぞれ、受信バンド、チューナモードの切り換えを行うときに使用する。
また、ファンクション／メニューキー１２３は、ファンクション選択やメニュー選択を行うためのキーとされ、エンターキー１２４は決定操作を行うときに使用される。
そして、ジョグダイヤル１２５は、所定の操作手順のもとで上記各キーと共に併用されるもので、これによりユーザは実際の各種操作を行うことができる。
【００３５】
一例として、ファンクション／メニューキー１２３を１回押圧操作するごとに、ＦＬ管表示部８７Ａの表示内容は、FUNCTION→SOUND→SETUPのようにしてトグルで変化する。
そして例えば、ＦＬ管表示部８７ＡにFUNCTIONと表示させた状態でジョグダイヤル１２５を回転操作すると、ＳＴＲ６０が入力してモニタ音声として出力するソースの選択を変更していくことができるようになっている。このときのＦＬ管表示部８７Ａには、ジョグダイヤル１２５の回転操作に応じて現在選択されている入力ソース名が表示されるようになっている。この操作によっては、例えばチューナ音声、アナログ入力、光デジタル入力、及びＩＥＥＥ１３９４バスを介して入力される各ソース（機器）を所定順序に従って順次選択していくことが可能とされる。
なお、例えばチューニングモードキー１２１、チューナキー１２２、ファンクション／メニューキー１２３、エンターキー１２４などのキーは、その背面側に装飾用のＬＥＤが設けられており、動作状態等に応じて点灯、点滅などするようにもされている。
【００３６】
ボリュームジョグ１２６は、ＳＴＲ６０から出力される音声信号レベル、つまり、例えばスピーカＳＰから出力される音量を調整するためのダイヤルキーとして備えられる。
【００３７】
１−３ ＳＴＲ対応ディスクドライブ（フロントパネル）
図３は、ＳＴＲ対応ディスクドライブ３０のフロントパネル部位を示している。
先ず、このＳＴＲ対応ディスクドライブ３０のフロントパネル左下側においても、電源オン／オフ（スタンバイ）のための電源キー１５０が設けられている。
【００３８】
また、このＳＴＲ対応ディスクドライブ３０のフロントパネルの中央上部には、ＣＤ、ＳＡＣＤ、ＤＶＤとしてのディスクを挿入／排出するためのディスク挿脱部１５９が設けられている。例えばディスク挿脱部１５９内に収納されて装填されている状態にあるＣＤ等を排出させるためには、このディスク挿脱部１５９の右側に配置されるイジェクトキー１５１を操作する。
【００３９】
上記ディスク挿脱部１５９の下側には、例えば１行１４文字分の表示が可能なＦＬ管表示部４７Ａと、セグメント表示部４７Ｂとから成る表示部４７が設けられている。この場合、ＦＬ管表示部４７Ａに対しては、例えば現在装填されているＣＤ等にて再生されるトラックのトラックナンバ、再生時間等の再生状況を示す情報や、ＣＤ等のディスクに記録されているテキストデータなどが文字等として表示される。また、セグメント表示部４７Ｂには再生モードなどが示される。
ＦＬ管表示部４７Ａにおける表示内容の切り換えは、表示部４７の左側に配置されるディスプレイキー１５６を操作することによって行うことができる。
【００４０】
また、フロントパネル上の右側には、ＣＤの再生に関するキーとして、再生／一時停止キー１５２、停止キー１５３，頭出し・早送り／早戻しキー１５４，１５５が設けられている。
【００４１】
またフロントパネル上の左側には、ＨＡＴＳキー１５７が設けられる。ＨＡＴＳキー１５７は、ＨＡＴＳ機能をオン／オフする操作キーである。
ＨＡＴＳ（High quality digital Audio Transmission System）とは、伝送クロックのジッタの影響によるデジタルオーディオ信号品質の低下を防止する機能である。
例えばＳＴＲ対応ディスクドライブ３０からＳＴＲ６０に対してＩＥＥＥ１３９４バス１１６によりオーディオデータを伝送する際に、伝送クロックのジッタによりＳＴＲ６０側では受信したオーディオデータに時間軸方向の揺らぎが発生する。そこで、ＳＴＲ６０側では、受信したオーディオデータを伝送クロックに基づいて一旦バッファメモリに蓄積し、それを水晶系のクロックに基づいて読み出すことにより、オーディオデータの時間軸方向の揺らぎを解消するものである。 このＨＡＴＳ機能がオンの場合、ＳＴＲ対応ディスクドライブ３０とＳＴＲ６０の間ではフロー制御のための信号のやりとりが行われるものとなる。
【００４２】
ここで、上記図２、図３に示すフロントパネルの様子からも分かるように、ＳＴＲ６０、ＳＴＲ対応ディスクドライブ３０は、それぞれが、自機のための表示部７５，４７を有している。換言すれば、例えばＳＴＲ及びＳＴＲ対応機器から成るシステムを、１つのオーディオコンポーネントシステムとして考えた場合、このコンポーネントシステムとして統合された表示部位というものは設けられてはいないことになる。これは、例えばＩＥＥＥ１３９４を介して接続される機器としては、本来、個々に独立した存在であることに対応している。
【００４３】
１−４ ＳＴＲ（内部）
続いて、ＳＴＲ６０、ＳＴＲ対応ディスクドライブ３０の各内部構成について説明する。
【００４４】
先ず、図４のブロック図にはＳＴＲ６０の内部構成例が示されている。
ＳＴＲ６０においては、オーディオソースとして、ＩＥＥＥ１３９４バス１１６を介して送信されてくるオーディオ信号と、自身が備えるチューナのオーディオ信号と、光デジタル入力端子６７から入力される外部デジタルオーディオ信号と、アナログ入力端子７８から入力される外部アナログオーディオ信号との４種を入力可能とされる。
【００４５】
ＩＥＥＥ１３９４インターフェイス６１は、ＩＥＥＥ１３９４バス１１６を介して他の外部機器とデータの送受信を行うために設けられる。これにより、ＳＴＲ６０としては、外部とのＡＶデータの送受信、及び各種コマンドの送受信が可能に構成されることとなる。
ＩＥＥＥ１３９４インターフェイス６１では、ＩＥＥＥ１３９４バス１１６を介して受信したパケットを復調し、復調したパケットに含まれるデータを抽出する。そしてこの抽出したデータを内部データ通信に適合するフォーマットのデータに変換して出力する。
例えばＩＥＥＥ１３９４バス１１６を介して他のＡＶ機器からオーディオデータが送信されてくるとする。ＩＥＥＥ１３９４インターフェイス６１では、この送信されてきたオーディオデータを受信して、上記パケットに対する復調処理を行う。
そして、送信元の機器をＳＴＲ対応ディスクドライブ３０として考えた場合などにおいて、ＣＤ、ＤＶＤの再生データが受信された場合には、例えばＩＥＣ６０９５８といわれるデジタルオーディオデータインターフェイスフォーマットのオーディオデータＴＤ１に変換して出力する。
この場合、オーディオデータＴＤ１は復調処理部６６に供給される。復調処理部６６においては、入力されたオーディオデータＴＤ１について、例えばＩＥＣ６０９５８フォーマットに従った所要の復調処理を施して、例えばリニアＰＣＭデータ（ＰＣＭ１）としてＰＣＭセレクタ６９に出力する。
【００４６】
なお、光デジタル入力端子６７から入力される外部デジタルオーディオ信号も例えばＩＥＣ６０９５８フォーマットのデータとされており、この光デジタル入力端子６７からの入力の場合も、復調処理部６６で復調されてリニアＰＣＭデータ（ＰＣＭ１）としてＰＣＭセレクタ６９に供給される。
【００４７】
ＳＡＣＤの再生データは暗号化されて送信されてくる。
ＩＥＥＥ１３９４インターフェイス６１において、ＩＥＥＥ１３９４バス１１６を介してＳＡＣＤの再生データが受信された場合には、ＩＥＥＥ１３９４インターフェース６１は、パケット復調処理、暗号解読処理等を行って、６４ｆｓ、ΣΔ変調による１ビット量子化のＤＳＤ信号ＴＤ３を出力する。
ＤＳＤ信号ＴＤ３はデシメーションフィルタ６５に供給され、デシメーションフィルタ６５によってリニアＰＣＭデータ（ＰＣＭ３）に変換されてＰＣＭセレクタ６９に供給される。
【００４８】
ＰＬＬ６３は伝送クロックに基づいてパケット復調処理のクロックを生成する。上述したＨＡＴＳ機能オフの場合は、ＰＬＬ６３で生成されたクロックに基づくＤＳＤ信号ＴＤ３、ＩＥＣ６０９５８データＴＤ１が出力される。
ＲＡＭ６２はＩＥＥＥ１３９４インターフェース６１における送受信データバッファとして機能する。
クロック発振器６４は水晶系のクロックを発生させる。
【００４９】
上述したＨＡＴＳ機能がオンとされている場合において、ＣＤ，ＤＶＤの再生データがＩＥＥＥ１３９４インターフェース６１に受信された場合は、そのデータは一旦ＲＡＭ６２に書き込まれた後、クロック発振器６４からの水晶系のクロックに基づいて読み出される。特にＩＥＥＥ１３９４インターフェース６１はＩＥＣ６０９５８データに対する復調機能も備えており、このＨＡＴＳオンの場合は、ＲＡＭ６２から読み出されたデータに対して復調を行い、リニアＰＣＭデータ（ＰＣＭ２）として出力し、これをＰＣＭセレクタ６９に供給する。
またＨＡＴＳ機能がオンとされている場合において、ＳＡＣＤの再生データがＩＥＥＥ１３９４インターフェース６１に受信された場合も、そのデータは一旦ＲＡＭ６２に書き込まれた後、クロック発振器６４からの水晶系のクロックに基づいて読み出される。この場合、読み出されたＤＳＤ信号ＴＤ３はデシメーションフィルタ６５に供給され、デシメーションフィルタ６５によってリニアＰＣＭデータ（ＰＣＭ３）に変換されてＰＣＭセレクタ６９に供給される。
【００５０】
チューナ部７７は、ＳＴＲ６０内に備えられており、アンテナ７６にて受信されたラジオ放送の電波について、選局及び復調処理等を行って例えばアナログ音声信号としてセレクタ７９に出力する。
また、アナログオーディオ信号入力端子７８を介して入力されるアナログ音声信号もまたセレクタ７９に対して入力される。
【００５１】
セレクタ７９では、例えばシステムコントローラ７０の制御に応じて、チューナ部７７とアナログオーディオ信号入力端子７８の何れかを入力ソースとして選択して、選択したアナログオーディオ信号をＡ／Ｄ変換器６８に対して供給する。Ａ／Ｄ変換器６８では入力されてきたアナログオーディオ信号をリニアＰＣＭデータ（ＰＣＭ４）に変換してＰＣＭセレクタ６９に供給する。
【００５２】
ＰＣＭセレクタ６９では、システムコントローラ７０の制御に応じて、ＰＣＭ１，ＰＣＭ２，ＰＣＭ３，ＰＣＭ４として示した各リニアＰＣＭデータを選択する。即ち入力ファンクション切換となる選択である。
ＰＣＭセレクタ６９で選択されたリニアＰＣＭデータはオーディオデコーダ８０に供給される。
このオーディオデコーダ８０は、ＤＳＰ(Digital Signal Processor)により形成され、オーディオデータに対して各種所要の信号処理やスピーカチャンネル分離などが行われる。
さらにオーディオデコーダ８０の出力はストリームプロセッサにおいてイコライジング処理その他の音場処理等が行われる。そしてこれら所要の信号処理が施された、例えば５チャンネル等のオーディオデータは、Ｄ／Ａ変換器８２おいてアナログオーディオ信号とされ、パワーアンプ部８３で増幅処理される。
パワーアンプ部８３で処理された音声信号は、ＳＴＲ８０におけるスピーカ接続端子８４に接続されたスピーカ部ＳＰに供給され、音声として出力される。なお、このスピーカ部ＳＰは図１に示したスピーカＳＰ（ＦＬ）、ＳＰ（ＦＲ）、ＳＰ（ＳＬ）、ＳＰ（ＳＲ）、ＳＰ（Ｃ）に相当し、図示は省略したがスピーカ接続端子８４は、各スピーカに対応して設けられる。
またパワーアンプ部８３の出力はヘッドホンジャック８６にも供給され、ヘッドホン出力が可能とされる。
【００５３】
ところで、ＳＴＲ６０に入力されたオーディオデータをＩＥＥＥ１３９４バス１１６により外部機器に出力する場合、オーディオデコーダ８０から出力されたデータがセレクタ８５を介してＩＥＥＥ１３９４インターフェース６１に供給されるようになされる。或いは復調処理部６６の出力がセレクタ８５を介してＩＥＥＥ１３９４インターフェース６１に供給される。
この場合、ＩＥＥＥ１３９４インターフェース６１に供給されるデータは、例えばＩＥＣ６０９５８などのデジタルオーディオデータインターフェイスのフォーマットに適合する変調処理がされている形態のものとなる。
ＩＥＥＥ１３９４インターフェース６１は、このように供給されたデータについて、例えばＲＡＭ６２を利用して、パケット化をはじめとする所要の処理を施して、ＩＥＥＥ１３９４フォーマットに適合するフォーマットに変換する。そして、ＩＥＥＥ１３９４バス１１６を介して、目的の機器に対して送信出力を行う。
【００５４】
システムコントローラ７０は、例えばＣＰＵ(Central Processing Unit)、ＲＯＭ、ＲＡＭ、フラッシュメモリなどを備えて構成され、ＳＴＲ６０の全体についての各種動作制御を実行する。
システムコントローラ７０は、ユーザーインターフェース制御として、ユーザーの操作やユーザーに対する表示出力に対応する制御を行う。即ちシステムコントローラ７０に対しては、受信部８９及び操作部８８からの情報が入力される。例えば受信部８９においては、リモートコントローラＲＭから送信されてきた無線のコマンド信号を受信し、この受信したコマンド信号がシステムコントローラ７０に供給される。
操作部８８は、例えば図２のようにフロントパネルに設けられている各種キーより成るものとされ、この操作部８８に対して行われた操作に応じた操作情報がシステムコントローラ７０に供給される。
システムコントローラ７０では、上記のようにして入力されてくるコマンド信号及び操作情報に応答した所要の動作が得られるように、各種制御処理を実行する。
また、システムコントローラ７０は、例えば上記したコマンド信号及び操作情報や、現在の動作状況等に応じた所要の内容の表示が行われるように、表示部８７に対する表示制御を実行する。この表示部８７は、前述もしたように、例えばＦＬ管表示部８７Ａとセグメント表示部８７Ｂとを備えている。
またシステムコントローラ７０は、ＩＥＥＥ１３９４インターフェース６１に対する制御を行い、ＩＥＥＥ１３９４バス１１６による通信動作を制御するものとなる。
例えばＩＥＥＥ１３９４インターフェイス６１においては、外部装置から送信されてくるコマンドやレスポンス等のデータを受信すること、或いは外部装置に対してコマンドやレスポンスを送信することも行うが、システムコントローラ７０は、このコマンドやレスポンスの送受信処理についても必要な処理を実行する。
またシステムコントローラ７０は、後述する、ＮＶ−ＲＡＭ７４に対する初期処理、フォーマット処理なども行う。
【００５５】
プログラムメモリ７３には、システムコントローラ７０が、このＳＴＲ６０における各種動作制御を実現するためのプログラム等が格納される。
また、また後述する、電源オン時に実行するＮＶ−ＲＡＭ７４に対する初期処理、さらには工場出荷の時点でＮＶ−ＲＡＭ７４を初期化するためのフォーマット処理のプログラムも記憶される。
【００５６】
ＮＶ−ＲＡＭ（不揮発性メモリ）７４は電源オフ時にもデータ保持が可能な記憶領域であることから、設定された各種制御定数や、後述するＳＲＭデータなどが格納される。
なお、プログラムメモリ７３、ＮＶ−ＲＡＭ７４は、システムコントローラ７０としてのチップ内部の記憶領域として形成されてもよいし、別体のチップとされてもよい。
【００５７】
１−５ ＳＴＲ対応ディスクドライブ（内部）
次にＳＴＲ対応ディスクドライブ３０の内部構成について図６のブロック図を参照して説明する。
ＣＤ，ＳＡＣＤ，ＤＶＤ等のディスク９１は、前述した本体フロントパネルのディスク挿脱部１５９から挿入されることで、再生可能位置に装填される。
再生可能位置に装填されたディスク９１は、ＣＤ再生動作時においてスピンドルモータ３１によって一定線速度（ＣＬＶ）で回転駆動される。そして光学ヘッド３２によってディスク９１にピット形態（エンボスピット、相変化ピット、色素変化ピット等）で記録されているデータが読み出され、ＲＦアンプ３５に供給される。光学ヘッド３２において対物レンズ３２ａは２軸機構３２ｂによって保持され、トラッキング及びフォーカス方向に変位可能とされる。
また光学ヘッド３２はスレッド機構３４によってディスク９１の半径方向に移動可能とされる。
【００５８】
ＲＦアンプ３５では再生ＲＦ信号のほか、フォーカスエラー信号、トラッキングエラー信号を生成し、これらのエラー信号はサーボ回路３６に供給される。
サーボ回路３６はフォーカスエラー信号、トラッキングエラー信号から、フォーカス駆動信号、トラッキング駆動信号、スレッド駆動信号等の各種駆動信号を生成し、２軸機構３２ｂ、及びスレッド機構３４の動作を制御する。つまり、フォーカスサーボ制御及びトラッキングサーボ制御を実行する。
また、ＲＦアンプ３５において二値化された再生ＲＦ信号は、タイミングジェネレータ４０に対しても出力されており、タイミングジェネレータ４０においては、この再生ＲＦ信号の波形タイミングに基づいて、タイミング信号を生成してＣＬＶプロセッサ４１に対して出力する。ＣＬＶプロセッサ４１では、入力されたタイミング信号に基づいて、スピンドルモータ３１を所要のＣＬＶ速度により回転制御するための駆動信号を生成してスピンドルモータに供給する。これにより、ディスク９１をＣＬＶにより回転駆動するためのスピンドルサーボ制御が実行される。
またサーボ回路３６，タイミングジェネレータ４０に対しては、スピンドル起動／停止、各サーボ整定、トラックジャンプ、アクセスその他の必要処理を行うようにシステムコントローラ５０が制御を行う。
【００５９】
再生ＲＦ信号はＤＳＤデコーダ３７、ＡＶデコーダ３８に供給される。
ＣＤ、ＤＶＤの再生時にはＡＶデコーダ３８が機能するように、またＳＡＣＤの再生時にはＤＳＤデコーダ３７が機能するように、システムコントローラ５０によって制御される。
ＡＶデコーダ３８は、ＣＤから再生され２値化された再生信号（ＥＦＭ信号）に対してＥＦＭ復調，エラー訂正デコード、デスクランブル等を行なう。またＤＶＤから再生され２値化された再生信号（ＥＦＭ＋変調信号）に対してＥＦＭ＋復調，エラー訂正デコード、デスクランブル等を行なう。
これらによって例えば１６ビット量子化、44.1KHz サンプリングのフォーマットのオーディオデータにデコードを行い、ＩＥＥＥ１３９４インターフェース３９に供給する。
また、ＡＶデコーダ３８は、ビデオデコーダとしての機能も備え、ＤＶＤ再生時にはビデオ信号のデコードも行う。デコードされたビデオ信号は、ビデオ出力端子５３から図示していない映像モニタ装置に供給され、映像出力される。
【００６０】
ＤＳＤデコーダ３７は、ＳＡＣＤから再生され２値化された再生信号からＤＳＤ信号をデコードする。ＤＳＤ信号はＩＥＥＥ１３９４インターフェース３９に供給される。
なお、ＳＡＣＤは記録面が２層構造のディスクとされ、一方の層はＤＳＤ方式のデータ、他方の層はＣＤ方式のデータが記録されるものもある。ＣＤ方式のデータが記録された層が再生される場合は、そのデコード処理はＡＶデコーダ３８ににおいて行われることになる。
【００６１】
またＡＶデコーダ３８、ＤＳＤデコーダ３７ではサブコード等の制御データも抽出可能な構成を採っている。
また、例えばディスク９１のリードインエリアに例えばサブコード形態で記録されているＴＯＣ(Table Of Contents)情報を抽出することも行われる。これらのサブコードデータ、ＴＯＣはシステムコントローラ５０に供給されることで、例えば各種制御に用いられる。
【００６２】
また、ＲＦアンプ３５にて二値化された再生ＲＦ信号は、ＰＬＬ回路５５に対しても供給される。
ＰＬＬ回路５５は、入力されたＥＦＭ信号のチャンネルビットに同期したクロックを出力する。このクロックは、例えばＤＳＤデコーダ３７及びＡＶデコーダ３８以降の信号処理回路系のクロックとして利用される。
【００６３】
デコードされＩＥＥＥ１３９４インターフェイス３９に入力されたオーディオデータは、ＩＥＥＥ１３９４のフォーマットに適合するデータに変換され、ＩＥＥＥ１３９４バス１１６を介して外部機器に対して送信出力される。
なお、ＤＳＤデータの送信出力の際は、データに対して暗号化が行われる。
また、図示していないが、デジタルインターフェース及び光デジタル出力端子を設け、ＡＶデコーダ３８又はＤＳＤデコーダ３７から出力されるオーディオデータがデジタルデータ出力されるようにしてもよい。
また、Ｄ／Ａ変換器、アナログ出力端子を設けて、デコードされたオーディオデータをアナログ音声信号に変換して、外部機器に出力するようにしてもよい。
【００６４】
システムコントローラ５０は、ＣＰＵ、ＲＡＭ，ＲＯＭ等を備えたマイクロコンピュータとされ、上述してきた各種動作の制御を行う。
ディスク９１の再生時には、ディスク９１に記録されている管理情報、即ちＴＯＣを読み出す必要がある。システムコントローラ５０はこの管理情報に応じてディスク９１に収録されたトラック数、各トラックのアドレスなどを判別し、再生動作制御を行うことになる。  このためシステムコントローラ５０はディスク９１が装填された際にＴＯＣが記録されたディスクの最内周側（リードインエリア）の再生動作を実行させることによって読み出し、前述のようにしてＴＯＣ情報を抽出する。そして、このＴＯＣを例えば内部のＲＡＭなどに記憶させておき、以後そのディスク９１に対する再生動作の際に参照できるようにしている。
【００６５】
また、システムコントローラ５０は、ユーザーの操作やユーザーに対する表示出力に対応する制御を行う。即ちシステムコントローラ５０に対しては、受信部４５及び操作部４８からの情報が入力される。例えば受信部４５においては、リモートコントローラＲＭから送信されてきた無線のコマンド信号を受信し、この受信したコマンド信号がシステムコントローラ５０に供給される。
操作部４８は、例えば図３のようにフロントパネルに設けられている各種キーより成るものとされ、この操作部４８に対して行われた操作に応じた操作情報がシステムコントローラ５０に供給される。
システムコントローラ５０では、上記のようにして入力されてくるコマンド信号及び操作情報に応答した所要の動作が得られるように、各種制御処理を実行する。
また、システムコントローラ５０は、例えば上記したコマンド信号及び操作情報や、現在の動作状況等に応じた所要の内容の表示が行われるように、表示部４７に対する表示制御を実行する。
例えば表示部４７にはディスクの総演奏時間、再生や録音時の進行時間などの時間情報や、トラックナンバ、ディスクネームやトラックネームなどのネーム情報、動作状態、動作モードなどの各種の表示が行なわれる。
この表示部４７は、前述もしたように、例えばＦＬ管表示部４７Ａとセグメント表示部４７Ｂとを備えている。
またシステムコントローラ５０は、ＩＥＥＥ１３９４インターフェース６１に対する制御を行い、ＩＥＥＥ１３９４バス１１６による通信動作を制御する。
例えばＩＥＥＥ１３９４インターフェイス３９では、外部装置から送信されてくるコマンドやレスポンス等のデータを受信すること、或いは外部装置に対してコマンドやレスポンスを送信することも行うが、システムコントローラ５０は、このコマンドやレスポンスの送受信処理についても必要な処理を実行する。
またシステムコントローラ５０は、後述するＮＶ−ＲＡＭ４３に対する初期処理、フォーマット処理なども行う。
【００６６】
プログラムメモリ４４には、システムコントローラ５０がこのＳＴＲ対応ディスクドライブ３０における各種動作制御を実現するためのプログラム等が格納される。
また後述する、電源オン時に実行するＮＶ−ＲＡＭ４３に対する初期処理、さらには工場出荷の時点でＮＶ−ＲＡＭ４３を初期化するためのフォーマット処理のプログラムも記憶される。
【００６７】
ＮＶ−ＲＡＭ（不揮発性メモリ）４３は電源オフ時にもデータ保持が可能な記憶領域であることから、設定された各種制御定数や、後述するＳＲＭデータなどが格納される。
なお、ＮＶ−ＲＡＭ４３、プログラムメモリ４４は、システムコントローラ５０としてのチップ内部の記憶領域として形成されてもよいし、別体のチップとされてもよい。
【００６８】
２．ＩＥＥＥ１３９４による本実施の形態のデータ通信
２−１ 概要
以降、本実施の形態としてのＩＥＥＥ１３９４規格に従ったデータ通信について説明する。
【００６９】
ＩＥＥＥ１３９４は、シリアルデータ通信の規格の１つとされる。
このＩＥＥＥ１３９４によるデータ伝送方式としては、周期的に通信を行うＩｓｏｃｈｒｏｎｏｕｓ通信方式と、この周期と関係なく非同期で通信するＡｓｙｎｃｈｒｏｎｏｕｓ通信方式が存在する。一般に、Ｉｓｏｃｈｒｏｎｏｕｓ通信方式はデータの送受信に用いられ、Ａｓｙｎｃｈｒｏｎｏｕｓ通信方式は各種制御コマンドの送受信に用いられる。そして、１本のケーブルを使用して、これら２種類の通信方式によって送受信を行うことが出来るようにされている。
そこで以降、上記したＩＥＥＥ１３９４規格による本実施の形態の送信形態を前提として説明を行っていくこととする。
【００７０】
２−２ スタックモデル
図６は、本実施の形態が対応するＩＥＥＥ１３９４のスタックモデルを示している。
ＩＥＥＥ１３９４フォーマットにおいては、Ａｓｙｎｃｈｒｏｎｏｕｓ系（４００）とＩｓｏｃｈｒｏｎｏｕｓ系（５００）とに大別される。
ここで、Ａｓｙｎｃｈｒｏｎｏｕｓ系（４００）とＩｓｏｃｈｒｏｎｏｕｓ系（５００）に共通な層として、最下位にＰｈｙｓｉｃａｌ Ｌａｙｅｒ（３０１）（物理層）が設けられ、その上位にＬｉｎｋ Ｌａｙｅｒ（３０２）（リンク層）が設けられる。Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ（３０１）はハードウェア的な信号伝送を司るためのレイヤであり、Ｌｉｎｋ Ｌａｙｅｒ（３０２）はＩＥＥＥ１３９４バスを例えば、機器毎に規定された内部バスに変換するための機能を有する層とされる。
【００７１】
Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ（３０１）、Ｌｉｎｋ Ｌａｙｅｒ（３０２）、及び次に説明するＴｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ（４０１）は、Ｅｖｅｎｔ／Ｃｏｎｔｒｏｌ／ＣｏｎｆｉｇｕｒａｔｉｏｎのラインによってＳｅｒｉａｌ Ｂｕｓ Ｍａｎａｇｅｍｅｎｔ３０３とリンクされる。
また、ＡＶ Ｃａｂｌｅ／Ｃｏｎｎｅｃｔｏｒ３０４は、ＡＶデータ伝送のための物理的なコネクタ、ケーブルを示している。
【００７２】
Ａｓｙｎｃｈｒｏｎｏｕｓ系（４００）における上記Ｌｉｎｋ Ｌａｙｅｒ（３０２）の上位には、Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ（４０１）が設けられる。Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ（４０１）は、ＩＥＥＥ１３９４としてのデータ伝送プロトコルを規定する層とされ、基本的なＡｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓａｃｔｉｏｎとしては、後述するようにして、Ｗｒｉｔｅ Ｔｒａｎｓａｃｔｉｏｎ，Ｒｅａｄ Ｔｒａｎｓａｃｔｉｏｎ，Ｌｏｃｋ Ｔｒａｎｓａｃｔｉｏｎが規定される。
【００７３】
そして、Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ（４０１）の上層に対してＦＣＰ(Function Control Protocol)（４０２）が規定される。ＦＣＰ（４０２）は、ＡＶ／Ｃ Ｃｏｍｍａｎｄ(AV/C Digital Interface Command Set)（４０３）として規定された制御コマンドを利用することで、各種ＡＶ機器に対するコマンド制御を実行することが出来るようになっている。
【００７４】
また、Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ（４０１）の上層に対しては、Ｃｏｎｎｅｃｔｉｏｎ Ｍａｎａｇｅｍｅｎｔ Ｐｒｏｃｅｄｕｒｅｓ（５０５）を利用して、後述するＰｌｕｇ（ＩＥＥＥ１３９４における論理的な機器接続関係）を設定するためのＰｌｕｇ Ｃｏｎｔｒｏｌｌ Ｒｅｇｉｓｔｅｒｓ（４０４）が規定される。
【００７５】
Ｉｓｏｃｈｒｏｎｏｕｓ系（５００）におけるＬｉｎｋ Ｌａｙｅｒ（３０２）の上位には、ＣＩＰ Ｈｅａｄｅｒ Ｆｏｒｍａｔ（５０１）が規定され、このＣＩＰ Ｈｅａｄｅｒ Ｆｏｒｍａｔ（５０１）に管理される形態で、ＳＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０２），ＨＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０３），ＳＤＬ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０４），ＭＰＥＧ２−ＴＳ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０５），Ａｕｄｉｏ ａｎｄ Ｍｕｓｉｃ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０６）等の伝送プロトコルが規定されている。
【００７６】
ＳＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０２），ＨＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０３），ＳＤＬ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０４）は、それぞれ、デジタルＶＴＲ(Video Tape Recorder)に対応するデータ伝送プロトコルである。
ＳＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０２）が扱うデータは、ＳＤ−ＤＶＣＲ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５０８）の規定に従って得られたデータシーケンス（ＳＤ−ＤＶＣＲ ｄａｔａ ｓｅｑｕｅｎｃｅ（５０７））とされる。
また、ＨＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０３）が扱うデータは、ＨＤ−ＤＶＣＲ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５１０）の規定に従って得られたデータシーケンス（ＳＤ−ＤＶＣＲ ｄａｔａ ｓｅｑｕｅｎｃｅ（５０９））とされる。
ＳＤＬ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０４）が扱うデータは、ＳＤＬ−ＤＶＣＲ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５１２）の規定に従って得られるデータシーケンス（ＳＤ−ＤＶＣＲ ｄａｔａ ｓｅｑｕｅｎｃｅ（５１１））となる。
【００７７】
ＭＰＥＧ２−ＴＳ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０５）は、例えばデジタル衛星放送に対応するチューナ等に対応する伝送プロトコルで、これが扱うデータは、ＤＶＢ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５１４）或いはＡＴＶ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５１５）の規定に従って得られるデータシーケンス（ＭＰＥＧ２−ＴＳ ｄａｔａ ｓｅｑｕｅｎｃｅ（５１３））とされる。
【００７８】
また、Ａｕｄｉｏ ａｎｄ Ｍｕｓｉｃ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０６）は、例えば本実施の形態のＭＤシステムを含むデジタルオーディオ機器全般に対応する伝送プロトコルであり、これが扱うデータは、Ａｕｄｉｏ ａｎｄ Ｍｕｓｉｃ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５１７）の規定に従って得られるデータシーケンス（Ａｕｄｉｏ ａｎｄ Ｍｕｓｉｃ ｄａｔａ ｓｅｑｕｅｎｃｅ）とされる。
【００７９】
２−３ 信号伝送形態
図７は、ＩＥＥＥ１３９４バスとして実際に用いられるケーブルの構造例を示している。
この図においては、コネクタ６００Ａと６００Ｂがケーブル６０１を介して接続されていると共に、ここでは、コネクタ６００Ａと６００Ｂのピン端子として、ピン番号１〜６の６ピンが使用される場合を示している。
コネクタ６００Ａ，６００Ｂに設けられる各ピン端子については、ピン番号１は電源（ＶＰ）、ピン番号２はグランド（ＶＧ）、ピン番号３はＴＰＢ１、ピン番号４はＴＰＢ２、ピン番号５はＴＰＡ１、ピン番号５はＴＰＡ２とされている。
そして、コネクタ６００Ａ−６００Ｂ間の各ピンの接続形態は、
ピン番号１（ＶＰ）−ピン番号１（ＶＰ）
ピン番号２（ＶＧ）−ピン番号２（ＶＧ）
ピン番号３（ＴＰＢ１）−ピン番号５（ＴＰＡ１）
ピン番号４（ＴＰＢ２）−ピン番号６（ＴＰＡ２）
ピン番号５（ＴＰＡ１）−ピン番号３（ＴＰＢ１）
ピン番号６（ＴＰＡ２）−ピン番号３（ＴＰＢ２）
のようになっている。そして、上記ピン接続の組のうち、
ピン番号３（ＴＰＢ１）−ピン番号５（ＴＰＡ１）
ピン番号４（ＴＰＢ２）−ピン番号６（ＴＰＡ２）
の２本のツイスト線の組により、差動で信号を相互伝送する信号線６０１Ａを形成し、
ピン番号５（ＴＰＡ１）−ピン番号３（ＴＰＢ１）
ピン番号６（ＴＰＡ２）−ピン番号３（ＴＰＢ２）
の２本のツイスト線の組により、差動で信号を相互伝送する信号線６０１Ｂを形成している。
【００８０】
上記２組の信号線６０１Ａ及び信号線６０１Ｂにより伝送される信号は、図８（ａ）に示すデータ信号（Ｄａｔａ）と、図８（ｂ）に示すストローブ信号（Ｓｔｒｏｂｅ）である。
図８（ａ）に示すデータ信号は、信号線６０１Ａ又は信号線６０１Ｂの一方を使用してＴＰＢ１，２から出力され、ＴＰＡ１，２に入力される。
また、図８（ｂ）に示すストローブ信号は、データ信号と、このデータ信号に同期する伝送クロックとについて所定の論理演算を行うことによって得られる信号であり、実際の伝送クロックよりは低い周波数を有する。このストローブ信号は、信号線６０１Ａ又は信号線６０１Ｂのうち、データ信号伝送に使用していない他方の信号線を使用して、ＴＰＡ１，２から出力され、ＴＰＢ１，２に入力される。
【００８１】
例えば、図８（ａ），図８（ｂ）に示すデータ信号及びストローブ信号が、或るＩＥＥＥ１３９４対応の機器に対して入力されたとすると、この機器においては、入力されたデータ信号とストローブ信号とについて所定の論理演算を行って、図８（ｃ）に示すような伝送クロック（Ｃｌｏｃｋ）を生成し、所要の入力データ信号処理に利用する。
ＩＥＥＥ１３９４フォーマットでは、このようなハードウェア的データ伝送形態を採ることで、高速な周期の伝送クロックをケーブルによって機器間で伝送する必要をなくし、信号伝送の信頼性を高めるようにしている。
なお、上記説明では６ピンの仕様について説明したが、ＩＥＥＥ１３９４フォーマットでは電源（ＶＰ）とグランド（ＶＧ）を省略して、２組のツイスト線である信号線６０１Ａ及び信号線６０１Ｂのみからなる４ピンの仕様も存在する。例えば、本実施の形態のＭＤレコーダ／プレーヤ１では、実際には、この４ピン仕様のケーブルを用いることで、ユーザにとってより簡易なシステムを提供できるように配慮している。
【００８２】
２−４ 機器間のバス接続
図９は、ＩＥＥＥ１３９４バスによる機器間接続の形態例を模式的に示している。この図では、機器Ａ，Ｂ，Ｃ，Ｄ，Ｅの５台の機器（Ｎｏｄｅ）がＩＥＥＥ１３９４バス（即ちケーブルである）によって相互通信可能に接続されている場合が示されている。
ＩＥＥＥ１３９４インターフェイスでは、機器Ａ，Ｂ，ＣのようにしてＩＥＥＥ１３９４バスにより直列的に接続するいわゆる「ディージチェーン接続」が可能とされる。また、図９の場合であれば、機器Ａと、機器Ｂ，Ｄ，Ｅ間の接続形態に示すように、或る機器と複数機器とが並列的に接続されるいわゆる「ブランチ接続」も可能とされる。
システム全体としては、このブランチ接続と上記ディージチェーン接続とを併用して最大６３台の機器（Ｎｏｄｅ）を接続可能とされる。但し、ディージチェーン接続によっては、最大で１６台（１６ポップ）までの接続が可能とされている。また、ＳＣＳＩで必要とされるターミネータはＩＥＥＥ１３９４インターフェイスでは不要である。
そしてＩＥＥＥ１３９４インターフェイスでは、上記のようにしてディージチェーン接続又はブランチ接続により接続された機器間で相互通信を行うことが可能とされている。つまり、図９の場合であれば、機器Ａ，Ｂ，Ｃ，Ｄ，Ｅ間の任意の複数機器間での相互通信が可能とされる。
【００８３】
また、ＩＥＥＥ１３９４バスにより複数の機器接続を行ったシステム（以降はＩＥＥＥ１３９４システムともいう）内では、機器ごとに割与えられるＮｏｄｅＩＤを設定する処理が実際には行われる。この処理を、図１０により模式的に示す。
ここで、図１０（ａ）に示す接続形態によるＩＥＥＥ１３９４システムにおいて、ケーブルの抜き差し、システムにおける或る機器の電源のオン／オフ、ＰＨＹ(Physical Layer Protocol)での自発発生処理等が有ったとすると、ＩＥＥＥ１３９４システム内においてはバスリセットが発生する。これにより、各機器Ａ，Ｂ，Ｃ，Ｄ，Ｅ間においてＩＥＥＥ１３９４バスを介して全ての機器にバスリセット通知を行う処理が実行される。
【００８４】
このバスリセット通知の結果、図１０（ｂ）に示すようにして、通信（Child−Notify）を行うことで隣接する機器端子間で親子関係が定義される。つまり、ＩＥＥＥ１３９４システム内における機器間のＴｒｅｅ構造を構築する。そして、このＴｒｅｅ構造の構築結果に従って、ルートとしての機器が定義される。ルートとは、全ての端子が子(Ｃｈ；Child)として定義された機器であり、図１０（ｂ）の場合であれば、機器Ｂがルートとして定義されていることになる。逆に言えば、例えばこのルートとしての機器Ｂと接続される機器Ａの端子は親(Ｐ；Parent)として定義されているものである。
【００８５】
上記のようにしてＩＥＥＥ１３９４システム内のＴｒｅｅ構造及びルートが定義されると、続いては、図１０（ｃ）に示すようにして、各機器から、自己のＮｏｄｅ−ＩＤの宣言としてＳｅｌｆ−ＩＤパケットが出力される。そしてルートがこのＮｏｄｅ−ＩＤに対して順次承認（grant）を行っていくことにより、ＩＥＥＥ１３９４システム内における各機器のアドレス、つまりＮｏｄｅ−ＩＤが決定される。
【００８６】
２−５ パケット
ＩＥＥＥ１３９４フォーマットでは、図１２に示すようにしてＩｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅ（ｎｏｍｉｎａｌ ｃｙｃｌｅ）の周期を繰り返すことによって送信を行う。この場合、１Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅは、１２５μｓｅｃとされ、帯域としては１００ＭＨｚに相当する。なお、Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅの周期としては１２５μｓｅｃ以外とされても良いことが規定されている。そして、このＩｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅごとに、データをパケット化して送信する。
【００８７】
この図に示すように、Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅの先頭には、１Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅの開始を示すＣｙｃｌｅ Ｓｔａｒｔ Ｐａｃｋｅｔが配置される。
このＣｙｃｌｅ Ｓｔａｒｔ Ｐａｃｋｅｔは、ここでの詳しい説明は省略するが、Ｃｙｃｌｅ Ｍａｓｔｅｒとして定義されたＩＥＥＥ１３９４システム内の特定の１機器によってその発生タイミングが指示される。
Ｃｙｃｌｅ Ｓｔａｒｔ Ｐａｃｋｅｔに続いては、Ｉｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔが優先的に配置される。Ｉｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔは、図のように、チャンネルごとにパケット化されたうえで時分割的に配列されて転送される（Ｉｓｏｃｈｒｏｎｏｕｓ ｓｕｂａｃｔｉｏｎｓ）。また、Ｉｓｏｃｈｒｏｎｏｕｓ ｓｕｂａｃｔｉｏｎｓ内においてパケット毎の区切りには、Ｉｓｏｃｈｒｏｎｏｕｓ ｇａｐといわれる休止区間（例えば０．０５μｓｅｃ）が設けられる。
このように、ＩＥＥＥ１３９４システムでは、１つの伝送線路によってＩｓｏｃｈｒｏｎｏｕｓデータをマルチチャンネルで送受信することが可能とされている。
【００８８】
ここで、例えば本実施の形態のＭＤレコーダ／プレーヤが対応する圧縮オーディオデータ（以降はＡＴＲＡＣデータともいう）をＩｓｏｃｈｒｏｎｏｕｓ方式により送信することを考えた場合、ＡＴＲＡＣデータが１倍速の転送レート１．４Ｍｂｐｓであるとすれば、１２５μｓｅｃである１Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅ周期ごとに、少なくともほぼ２０数バイトのＡＴＲＡＣデータをＩｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔとして伝送すれば、時系列的な連続性（リアルタイム性）が確保されることになる。
例えば、或る機器がＡＴＲＡＣデータを送信する際には、ここでの詳しい説明は省略するが、ＩＥＥＥ１３９４システム内のＩＲＭ(Isochronous Resource Manager)に対して、ＡＴＲＡＣデータのリアルタイム送信が確保できるだけの、Ｉｓｏｃｈｒｏｎｏｕｓ パケットのサイズを要求する。ＩＲＭでは、現在のデータ伝送状況を監視して許可／不許可を与え、許可が与えられれば、指定されたチャンネルによって、ＡＴＲＡＣデータをＩｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔにパケット化して送信することが出来る。これがＩＥＥＥ１３９４インターフェイスにおける帯域予約といわれるものである。
【００８９】
Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅの帯域内においてＩｓｏｃｈｒｏｎｏｕｓ ｓｕｂａｃｔｉｏｎｓが使用していない残る帯域を用いて、Ａｓｙｎｃｈｒｏｎｏｕｓ ｓｕｂａｃｔｉｏｎｓ、即ちＡｓｙｎｃｈｒｏｎｏｕｓのパケット送信が行われる。
図１１では、Ｐａｃｋｅｔ Ａ，Ｐａｃｋｅｔ Ｂの２つのＡｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔが送信されている例が示されている。Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔの後には、ａｃｋ ｇａｐ（０．０５μｓｅｃ）の休止期間を挟んで、ＡＣＫ（Acknowledge)といわれる信号が付随する。ＡＣＫは、後述するようにして、Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓａｃｔｉｏｎの過程において、何らかのＡｓｙｎｃｈｒｏｎｏｕｓデータの受信が有ったことを送信側（Ｃｏｎｔｒｏｌｌｅｒ）に知らせるためにハードウェア的に受信側（Ｔａｒｇｅｔ）から出力される信号である。
また、Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔ及びこれに続くＡＣＫからなるデータ伝送単位の前後には、１０μｓｅｃ程度のｓｕｂａｃｔｉｏｎ ｇａｐといわれる休止期間が設けられる。
ここで、Ｉｓｏｃｈｒｏｎｏｕｓ ＰａｃｋｅｔによりＡＴＲＡＣデータを送信し、上記ＡＴＲＡＣデータに付随するとされるＡＵＸデータファイルをＡｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔにより送信するようにすれば、見かけ上、ＡＴＲＡＣデータとＡＵＸデータファイルとを同時に送信することが可能となるものである。
【００９０】
２−６ トランザクションルール
図１２（ａ）の処理遷移図には、Ａｓｙｎｃｈｒｏｎｏｕｓ通信における基本的な通信規則（トランザクションルール）が示されている。このトランザクションルールは、ＦＣＰによって規定される。
図１２（ａ）に示すように、先ずステップＳ１１により、Ｒｅｑｕｅｓｔｅｒ（送信側）は、Ｒｅｓｐｏｎｄｅｒ（受信側）に対してＲｅｑｕｅｓｔを送信する。Ｒｅｓｐｏｎｄｅｒでは、このＲｅｑｕｅｓｔを受信する（ステップＳ１２）と、先ずＡｃｋｎｏｗｌｅｄｇｅをＲｅｑｕｅｓｔｅｒに返送する（ステップＳ１３）。送信側では、Ａｃｋｎｏｗｌｅｄｇｅを受信することで、Ｒｅｑｕｅｓｔが受信側にて受信されたことを認知する（ステップＳ１４）。
この後、Ｒｅｓｐｏｎｄｅｒは先のステップＳ１２にて受信したＲｅｑｕｅｓｔに対する応答として、ＲｅｓｐｏｎｓｅをＲｅｑｕｅｓｔｅｒに送信する（ステップＳ１５）。Ｒｅｑｕｅｓｔｅｒでは、Ｒｅｓｐｏｎｓｅを受信し（ステップＳ１６）、これに応答してＲｅｓｐｏｎｄｅｒに対してＡｃｋｎｏｗｌｅｄｇｅを送信する（ステップＳ１７）。ＲｅｓｐｏｎｄｅｒではＡｃｋｎｏｗｌｅｄｇｅを受信することで、Ｒｅｓｐｏｎｓｅが送信側にて受信されたことを認知する。
【００９１】
上記図１２（ａ）により送信されるＲｅｑｕｅｓｔ Ｔｒａｎｓａｃｔｉｏｎとしては、図１２（ｂ）の左側に示すように、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ、Ｒｅａｄ Ｒｅｑｕｅｓｔ、Ｌｏｃｋ Ｒｅｑｕｅｓｔの３種類に大別して定義されている。
Ｗｒｉｔｅ Ｒｅｑｕｅｓｔは、データ書き込みを要求するコマンドであり、Ｒｅａｄ Ｒｅｑｕｅｓｔはデータの読み出しを要求するコマンドである。Ｌｏｃｋ Ｒｅｑｕｅｓｔはここでは詳しい説明は省略するが、ｓｗａｐ ｃｏｍｐａｒｅ、マスクなどのためのコマンドである。
【００９２】
また、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔは、後に図示して説明するＡｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔ（ＡＶ／Ｃ Ｃｏｍｍａｎｄ Ｐａｃｋｅｔ）に格納するコマンド（ｏｐｅｒａｎｄ）のデータサイズに応じてさらに３種類が定義される。Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ（ｄａｔａ ｑｕａｄｌｅｔ）は、Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔのヘッダサイズのみによりコマンドを送信する。Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ＝４ｂｙｔｅ）、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ≠４ｂｙｔｅ）は、Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔとしてヘッダに対してｄａｔａ ｂｌｏｃｋを付加してコマンド送信を行うもので、両者は、ｄａｔａ ｂｌｏｃｋに格納されるｏｐｅｒａｎｄのデータサイズが４バイトであるかそれ以上であるのかが異なる。
【００９３】
Ｒｅａｄ Ｒｅｑｕｅｓｔも同様にして、Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔに格納するｏｐｅｒａｎｄのデータサイズに応じて、Ｒｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｑｕａｄｌｅｔ）、Ｒｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ＝４ｂｙｔｅ）、Ｒｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ≠４ｂｙｔｅ）の３種類が定義されている。
【００９４】
また、Ｒｅｓｐｏｎｓｅ Ｔｒａｎｓａｃｔｉｏｎとしては、図１２（ｂ）の右側に示されている。
上述した３種のＷｒｉｔｅ Ｒｅｑｕｅｓｔに対しては、Ｗｒｉｔｅ Ｒｅｓｐｏｎｓｅ或いはＮｏ Ｒｅｓｐｏｎｓｅが定義される。
また、Ｒｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｑｕａｄｌｅｔ）に対してはＲｅａｄ Ｒｅｓｐｏｎｓｅ（ｄａｔａ ｑｕａｄｌｅｔ）が定義され、Ｒｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ＝４ｂｙｔｅ）、又はＲｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ≠４ｂｙｔｅ）に対しては、Ｒｅａｄ Ｒｅｓｐｏｎｓｅ（ｄａｔａ ｂｌｏｃｋ）が定義される。
【００９５】
Ｌｏｃｋ Ｒｅｑｕｅｓｔに対しては、Ｌｏｃｋ Ｒｅｓｐｏｎｓｅが定義される。
【００９６】
２−７ アドレッシング
図１３は、ＩＥＥＥ１３９４バスのアドレッシングの構造を示している。
図１３（ａ）に示すように、ＩＥＥＥ１３９４フォーマットでは、バスアドレスのレジスタ（アドレス空間）として６４ビットが用意される。
このレジスタの上位１０ビットの領域は、ＩＥＥＥ１３９４バスを識別するためのバスＩＤを示し、図１３（ｂ）に示すようにしてバスＩＤとしてｂｕｓ＃０〜＃１０２２の計１０２３のバスＩＤを設定可能としている。ｂｕｓ＃１０２３はｌｏｃａｌ ｂｕｓとして定義されている。
【００９７】
図１３（ａ）においてバスアドレスに続く６ビットの領域は、上記バスＩＤにより示されるＩＥＥＥ１３９４バスごとに接続されている機器のＮｏｄｅ ＩＤを示す。Ｎｏｄｅ ＩＤは、図１３（ｃ）に示すようにして、Ｎｏｄｅ ＃０〜＃６２までの６３のＮｏｄｅ ＩＤを識別可能としている。
上記バスＩＤ及びＮｏｄｅ ＩＤを示す計１６ビットの領域は、後述するＡＶ／Ｃ Ｃｏｍｍａｎｄ Ｐａｃｋｅｔのヘッダにおけるｄｅｓｔｉｎａｔｉｏｎ ＩＤに相当するもので、このバスＩＤ及びＮｏｄｅ ＩＤによって、或るバスに接続された機器がＩＥＥＥ１３９４システム上で特定される。
【００９８】
図１３（ａ）においてＮｏｄｅ ＩＤに続く２０ビットの領域は、ｒｅｇｉｓｔｅｒ ｓｐａｃｅであり、このｒｅｇｉｓｔｅｒ ｓｐａｃｅに続く２８ビットの領域は、ｒｅｇｉｓｔｅｒ ａｄｄｒｅｓｓである。
ｒｅｇｉｓｔｅｒ ｓｐａｃｅの値は最大で［Ｆ ＦＦ ＦＦｈ］とされて、図１３（ｄ）に示すｒｅｇｉｓｔｅｒを示し、このｒｅｇｉｓｔｅｒの内容が、図１３（ｅ）に示すようにして定義される。ｒｅｇｉｓｔｅｒ ａｄｄｒｅｓｓは、図１３（ｅ）に示すレジスタのアドレスを指定している。
【００９９】
簡単に説明すると、図１３（ｅ）のレジスタにおいて、例えばアドレス５１２［０ ００ ０２ ００ｈ］から始まるＳｅｒｉａｌ Ｂｕｓ−ｄｅｐｅｎｄｅｎｔ Ｒｅｇｉｓｔｅｒｓを参照することで、Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅのサイクルタイムや、空きチャンネルの情報が得られる。
また、アドレス１０２４［０ ００ ０４ ００ｈ］から始まるＣｏｎｆｉｇｕｒａｔｉｏｎ ＲＯＭには、Ｎｏｄｅ Ｕｎｉｑｕｅ ＩＤ、及びｓｕｂｕｎｉｔ ＩＤ等のＮｏｄｅに関する所要の情報が格納される。
これらＮｏｄｅ Ｕｎｉｑｕｅ ＩＤ、及びｓｕｂｕｎｉｔ ＩＤは、実際にそのデバイスがＩＥＥＥ１３９４バスに接続されたときに、その接続関係を確立する際などに必要となるものである。
【０１００】
Ｎｏｄｅ Ｕｎｉｑｕｅ ＩＤは、デバイスごとに固有とされ、８バイトによって表現されるデバイス情報であり、たとえ同一機種間であっても、同じＮｏｄｅ Ｕｎｉｑｕｅ ＩＤを有している他の機器は無いものとされる。
【０１０１】
また、ｓｕｂｕｎｉｔ ＩＤとしては、そのＮｏｄｅとしての機器の製造メーカ名を示すＶｅｎｄｅｒ Ｎａｍｅ（module_vender_ID）や、Ｎｏｄｅとしての機器の機種名を示すＭｏｄｅｌ Ｎａｍｅ（model_ID）等の情報を有して形成される。
【０１０２】
Ｎｏｄｅ Ｕｎｉｑｕｅ ＩＤは、デバイスごとに固有とされ、８バイトによって表現されるデバイス識別情報であり、たとえ同一機種間であっても、同じＮｏｄｅ Ｕｎｉｑｕｅ ＩＤを有している機器は無いものとされる。
また、Ｖｅｎｄｅｒ Ｎａｍｅは、そのＮｏｄｅの製造メーカ名を示す情報であり、Ｍｏｄｅｌ Ｎａｍｅは、そのＮｏｄｅの機種を示す情報である。従って、これらＶｅｎｄｅｒ Ｎａｍｅ及びＭｏｄｅｌ Ｎａｍｅを共通に有する機器は存在することになる。
従って、Ｃｏｎｆｉｇｕｒａｔｉｏｎ ＲＯＭの内容を参照することで、その機種に付されているＮｏｄｅ Ｕｎｉｑｕｅ ＩＤを識別することができ、また、ｓｕｂｕｎｉｔ ＩＤの内容からは、そのＮｏｄｅの製造メーカ、及び機種等を識別することが可能になる。なお、Ｎｏｄｅ Ｕｎｉｑｕｅ ＩＤは必須であるのに対して、Ｖｅｎｄｅｒ Ｎａｍｅ，Ｍｏｄｅｌ Ｎａｍｅはオプションであり、必ずしも機器に対してセットしておく必要は無いものとされている。
【０１０３】
２−８ ＣＩＰ(Common Isochronos Packet)
図１４は、ＣＩＰ(Common Isochronos Packet)の構造を示している。つまり、図１１に示したＩｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔのデータ構造である。
前に述べたように、本実施の形態のＭＤレコーダ／プレーヤが対応する記録再生データの１つである、ＡＴＲＡＣデータ（オーディオデータ）は、ＩＥＥＥ１３９４通信においては、Ｉｓｏｃｈｒｏｎｏｕｓ通信によりデータの送受信が行われる。つまり、リアルタイム性が維持されるだけのデータ量をこのＩｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔに格納して、１Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅ毎に順次送信するものである。
【０１０４】
ＣＩＰの先頭３２ビット（１ｑｕａｄｌｅｔ）は、１３９４パケットヘッダとされている。
１３９４パケットヘッダにおいて上位から順に１６ビットの領域は、ｄａｔａ＿Ｌｅｎｇｔｈ、続く２ビットの領域はｔａｇ、続く６ビットの領域はｃｈａｎｎｅｌ、続く４ビットはｔｃｏｄｅ、続く４ビットは、ｓｙとされている。
そして、１３９４パケットヘッダに続く１ｑｕａｄｌｅｔの領域はｈｅａｄｅｒ＿ＣＲＣが格納される。
【０１０５】
ｈｅａｄｅｒ＿ＣＲＣに続く２ｑｕａｄｌｅｔの領域がＣＩＰヘッダとなる。
ＣＩＰヘッダの上位ｑｕａｄｌｅｔの上位２ビットには、それぞれ‘０’‘０’が格納され、続く６ビットの領域はＳＩＤ（送信ノード番号）を示す。ＳＩＤに続く８ビットの領域はＤＢＳ（データブロックサイズ）であり、データブロックのサイズ（パケット化の単位データ量）が示される。続いては、ＦＮ（２ビット）、ＱＰＣ（３ビット）の領域が設定されており、ＦＮにはパケット化する際に分割した数が示され、ＱＰＣには分割するために追加したｑｕａｄｌｅｔ数が示される。
ＳＰＨ（１ビット）にはソースパケットのヘッダのフラグが示され、ＤＢＣにはパケットの欠落を検出するカウンタの値が格納される。
【０１０６】
ＣＩＰヘッダの下位ｑｕａｄｌｅｔの上位２ビットにはそれぞれ‘０’‘０’が格納される。そして、これに続いてＦＭＴ（６ビット）、ＦＤＦ（２４ビット）の領域が設けられる。ＦＭＴには信号フォーマット（伝送フォーマット）が示され、ここに示される値によって、当該ＣＩＰに格納されるデータ種類（データフォーマット）が識別可能となる。  具体的には、ＭＰＥＧストリームデータ、Ａｕｄｉｏストリームデータ、デジタルビデオカメラ（ＤＶ）ストリームデータ等の識別が可能になる。このＦＭＴにより示されるデータフォーマットは、例えば図６に示した、ＣＩＰ Ｈｅａｄｅｒ Ｆｏｒｍａｔ（４０１）に管理される、ＳＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０２），ＨＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０３），ＳＤＬ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０４），ＭＰＥＧ２−ＴＳ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０５），Ａｕｄｉｏ ａｎｄ Ｍｕｓｉｃ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０６）等の伝送プロトコルに対応する。
ＦＤＦは、フォーマット依存フィールドであり、上記ＦＭＴにより分類されたデータフォーマットについて更に細分化した分類を示す領域とされる。オーディオに関するデータで有れば、例えばリニアオーディオデータであるのか、ＭＩＤＩデータであるのかといった識別が可能になる。
例えば本実施の形態のＡＴＲＡＣデータであれば、先ずＦＭＴによりＡｕｄｉｏストリームデータの範疇にあるデータであることが示され、ＦＤＦに規定に従った特定の値が格納されることで、そのＡｕｄｉｏストリームデータはＡＴＲＡＣデータであることが示される。
【０１０７】
ここで、例えばＦＭＴによりＭＰＥＧであることが示されている場合、ＦＤＦにはＴＳＦ（タイムシフトフラグ）といわれる同期制御情報が格納される。また、ＦＭＴによりＤＶＣＲ（デジタルビデオカメラ）であることが示されている場合、ＦＤＦは、図１４の下に示すように定義される。ここでは、上位から順に、５０／６０（１ビット）により１秒間のフィールド数を規定し、ＳＴＹＰＥ（５ビット）によりビデオのフォーマットがＳＤとＨＤの何れとされてるのかが示され、ＳＹＴによりフレーム同期用のタイムスタンプが示される。
【０１０８】
上記ＣＩＰヘッダに続けては、ＦＭＴ，ＦＤＦによって示されるデータが、ｎ個のデータブロックのシーケンスによって格納される。ＦＭＴ，ＦＤＦによりＡＴＲＡＣデータであることが示される場合には、このデータブロックとしての領域にＡＴＲＡＣデータが格納される。
そして、データブロックに続けては、最後にｄａｔａ＿ＣＲＣが配置される。
【０１０９】
２−９ コネクションマネージメント
ＩＥＥＥ１３９４フォーマットにおいては、「プラグ」といわれる論理的接続概念によって、ＩＥＥＥ１３９４バスによって接続された機器間の接続関係が規定される。
図１５は、プラグにより規定された接続関係例を示しており、この場合には、ＩＥＥＥ１３９４バスを介して、ＶＴＲ１、ＶＴＲ２、セットトップボックス（ＳＴＢ；デジタル衛星放送チューナ）、モニタ装置（Ｍｏｎｉｔｏｒ）、及びデジタルスチルカメラ（Ｃａｍｅｒａ）が接続されているシステム形態が示されている。
【０１１０】
ここで、ＩＥＥＥ１３９４のプラグによる接続形態としては、ｐｏｉｎｔ ｔｏ ｐｏｉｎｔ−ｃｏｎｎｅｃｔｉｏｎと、ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎとの２つの形態が存在する。
ｐｏｉｎｔ ｔｏ ｐｏｉｎｔ−ｃｏｎｎｅｃｔｉｏｎは、送信機器と受信機器との関係が特定され、かつ、特定のチャンネルを使用して送信機器と受信機器との間でデータ伝送が行われる接続形態である。
これに対して、ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎは、送信機器においては、特に受信機器及び使用チャンネルを特定せずに送信を行うものである。受信機側では、特に送信機器を識別することなく受信を行い、必要が有れば、送信されたデータの内容に応じた所要の処理を行う。
図１５の場合であれば、ｐｏｉｎｔ ｔｏ ｐｏｉｎｔ−ｃｏｎｎｅｃｔｉｏｎとして、ＳＴＢが送信、ＶＴＲ１が受信とされてチャンネル＃１を使用してデータの伝送が行われるように設定されている状態と、デジタルスチルカメラが送信、ＶＴＲ２が受信とされてチャンネル＃２を使用してデータの伝送が行われるように設定されている状態とが示されている。
また、デジタルスチルカメラからは、ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによってもデータ送信を行うように設定されている状態が示されており、ここでは、このｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによって送信したデータを、モニタ装置が受信して所要の応答処理を行う場合が示される。
【０１１１】
上記のような接続形態（プラグ）は、各機器におけるアドレス空間に設けられるＰＣＲ(Plug Contorol Register)によって確立される。
図１６（ａ）は、ｏＰＣＲ［ｎ］（出力用プラグコントロールレジスタ）の構造を示し、図１６（ｂ）は、ｉＰＣＲ［ｎ］（入力用プラグコントロールレジスタ）の構造を示している。これらｏＰＣＲ［ｎ］、ｉＰＣＲ［ｎ］のサイズは共に３２ビットとされている。
図１６（ａ）のｏＰＣＲにおいては、例えば上位１ビットのｏｎ−ｌｉｎｅに対して‘１’が格納されていると、そのプラグがＩｓｏｃｈｒｏｎｏｕｓデータの送信が可能なオンラインであることが示され、続くｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ（１ビット）に‘１’が格納されているとｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによる送信であることが示される。続くｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ（６ビット）には、そのプラグに対して張られているｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎの数が示される。そして、上位１１ビット目から６ビットの領域のｃｈａｎｎｅｌ ｎｕｍｂｅｒで示されるチャンネルにより送信することが示される。
また、図１６（ｂ）のｉＰＣＲにおいても、例えば上位１ビットのｏｎ−ｌｉｎｅに対して‘１’が格納されていれば、そのプラグがＩｓｏｃｈｒｏｎｏｕｓデータの受信が可能なオンラインであることが示され、続くｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ（１ビット）に‘１’が格納されているとｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによる送信であることが示される。続くｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ（６ビット）には、そのプラグに対して張られているｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎの数が示され、上位１１ビット目から６ビットの領域のｃｈａｎｎｅｌ ｎｕｍｂｅｒで示されるチャンネルにより送信することが示される。
【０１１２】
そして、図１６（ａ）のｏＰＣＲ、及び図１６（ｂ）のｉＰＣＲにおけるｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒには、ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによる送信／受信とされる場合において、ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎを張っているノード数が格納される。
また、図１６（ａ）のｏＰＣＲ、及び図１６（ｂ）のｉＰＣＲにおけるｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒには、ｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎによる送信／受信とされる場合において、ｐｏｉｎｔ ｔｏ ｐｏｉｎｔを張っているノード数が示される。
【０１１３】
２−１０ ＦＣＰにおけるコマンド及びレスポンス
Ａｓｙｎｃｈｒｏｎｏｕｓ通信によるデータの伝送は、図６に示したＦＣＰ（４０２）によって規定されることになる。そこで、ここでは、ＦＣＰにより規定されるトランザクションについて説明する。
【０１１４】
ＦＣＰとしては、Ａｓｙｎｃｈｒｏｎｏｕｓ通信において規定されるＷｒｉｔｅ Ｔｒａｎｓａｃｔｉｏｎ（図１２参照）を使用する。従って、本実施の形態におけるＡＵＸデータの伝送も、このＦＣＰにより、Ａｓｙｎｃｈｒｏｎｏｕｓ通信の中のＷｒｉｔｅ Ｔｒａｎｓａｃｔｉｏｎを使用することで行われるものである。
ＦＣＰをサポートする機器は、Ｃｏｍｍａｎｄ／Ｒｅｓｐｏｎｃｅレジスタを備え、次に図１７により説明するようにしてＣｏｍｍａｎｄ／Ｒｅｓｐｏｎｃｅレジスタに対してＭｅｓｓａｇｅを書き込むことでトランザクションを実現する。
【０１１５】
図１７の処理遷移図においては、先ずＣＯＭＭＡＮＤ送信のための処理として、ステップＳ２１として示すように、ＣｏｎｔｒｏｌｌｅｒがＴｒａｎｓａｃｔｉｏｎ Ｒｅｑｕｅｓｔを発生して、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ ＰａｃｋｅｔをＴａｒｇｅｔに対して送信する処理を実行する。Ｔａｒｇｅｔでは、ステップＳ２２として、このＷｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔを受信して、Ｃｏｍｍａｎｄ／Ｒｅｓｐｏｎｃｅレジスタに対してデータの書き込みを行う。また、この際、ＴａｒｇｅｔからはＣｏｎｔｒｏｌｌｅｒに対してＡｃｋｎｏｗｌｅｄｇを送信し、Ｃｏｎｔｒｏｌｌｅｒでは、このＡｃｋｎｏｗｌｅｄｇを受信する（Ｓ２３→Ｓ２４）。ここまでの一連の処理が、ＣＯＭＭＡＮＤの送信に対応する処理となる。
【０１１６】
続いては、ＣＯＭＭＡＮＤに応答した、ＲＥＳＰＯＮＳＥのための処理として、ＴａｒｇｅｔからＷｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔが送信される（Ｓ２５）。Ｃｏｎｔｒｏｌｌｅｒではこれを受信して、Ｃｏｍｍａｎｄ／Ｒｅｓｐｏｎｃｅレジスタに対してデータの書き込みを行う（Ｓ２６）。また、Ｃｏｎｔｒｏｌｌｅｒでは、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔの受信に応じて、Ｔａｒｇｅｔに対してＡｃｋｎｏｗｌｅｄｇを送信する（Ｓ２７）。Ｔａｒｇｅｔでは、このＡｃｋｎｏｗｌｅｄｇを受信することで、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ ＰａｃｋｅｔがＣｏｎｔｒｏｌｌｅｒにて受信されたことを知る（Ｓ２８）。
つまり、ＣｏｎｔｒｏｌｌｅｒからＴａｒｇｅｔ対するＣＯＭＭＡＮＤ伝送処理と、これに応答したＴａｒｇｅｔからＣｏｎｔｒｏｌｌｅｒに対するＲＥＳＰＯＮＳＥ伝送処理が、ＦＣＰによるデータ伝送（Ｔｒａｎｓａｃｔｉｏｎ）の基本となる。
【０１１７】
２−１１ ＡＶ／Ｃコマンドパケット
図６により説明したように、Ａｓｙｎｃｈｒｏｎｏｕｓ通信において、ＦＣＰは、ＡＶ／Ｃコマンドを用いて各種ＡＶ機器に対する通信を行うことができるようにされている。
Ａｓｙｎｃｈｒｏｎｏｕｓ通信では、Ｗｒｉｔｅ，Ｒｅａｄ，Ｌｏｃｋの３種のトランザクションが規定されているのは、図１２にて説明した通りであり、実際には各トランザクションに応じたＷｒｉｔｅ Ｒｅｑｕｅｓｔ／Ｒｅｓｐｏｎｃｅ Ｐａｃｋｅｔ，Ｒｅａｄ Ｒｅｑｕｅｓｔ／Ｒｅｓｐｏｎｃｅ Ｐａｃｋｅｔ，Ｌｏｃｋ Ｒｅｑｕｅｓｔ／Ｒｅｓｐｏｎｃｅ Ｐａｃｋｅｔが用いられる。そして、ＦＣＰでは、上述したようにＷｒｉｔｅ Ｔｒａｎｓａｃｔｉｏｎを使用するものである。
そこで図１８に、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔ（Asynchronous Packet（Write Request for Data Block)）のフォーマットを示す。本実施の形態では、このＷｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔが即ち、ＡＶ／Ｃコマンドパケットして使用される。
【０１１８】
このＷｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔにおける上位５ｑｕａｄｌｅｔ（第１〜第５ｑｕａｄｌｅｔ）は、ｐａｃｋｅｔ ｈｅａｄｅｒとされる。
ｐａｃｋｅｔ ｈｅａｄｅｒの第１ｑｕａｄｌｅｔにおける上位１６ビットの領域はｄｅｓｔｉｎａｔｉｏｎ＿ＩＤで、データの転送先（宛先）のＮｏｄｅ ＩＤを示す。続く６ビットの領域はｔｌ(transact label)であり、パケット番号を示す。続く２ビットはｒｔ(retry code)であり、当該パケットが初めて伝送されたパケットであるか、再送されたパケットを示す。続く４ビットの領域はｔｃｏｄｅ(transaction code)は、指令コードを示している。そして、続く４ビットの領域はｐｒｉ(priority)であり、パケットの優先順位を示す。
【０１１９】
第２ｑｕａｄｌｅｔにおける上位１６ビットの領域はｓｏｕｒｃｅ＿ＩＤであり、データの転送元のＮｏｄｅ＿ＩＤ が示される。
また、第２ｑｕａｄｌｅｔにおける下位１６ビットと第３ｑｕａｄｌｅｔ全体の計４８ビットはｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔとされ、ＣＯＭＭＡＮＤレジスタ（ＦＣＰ＿ＣＯＭＭＡＮＤ ｒｅｇｉｓｔｅｒ）とＲＥＳＰＯＮＳＥレジスタ（ＦＣＰ＿ＲＥＳＰＯＮＳＥ ｒｅｇｉｓｔｅｒ）のアドレスが示されれる。
上記ｄｅｓｔｉｎａｔｉｏｎ＿ＩＤ及びｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔが、ＩＥＥＥ１３９４フォーマットにおいて規定される６４ビットのアドレス空間に相当する。
【０１２０】
第４ｑｕａｄｌｅｔの上位１６ビットの領域は、ｄａｔａ＿ｌｅｎｇｔｈとされ、後述するｄａｔａｆｉｅｌｄ（図１８において太線により囲まれる領域）のデータサイズが示される。
続く下位１６ビットの領域は、ｅｘｔｅｎｄｅｄ＿ｔｃｏｄｅの領域とされ、ｔｃｏｄｅを拡張する場合に使用される領域である。
【０１２１】
第５ｑｕａｄｌｅｔとしての３２ビットの領域は、ｈｅａｄｅｒ＿ＣＲＣであり、Ｐａｃｋｅｔ ｈｅａｄｅｒのチェックサムを行うＣＲＣ計算値が格納される。
【０１２２】
Ｐａｃｋｅｔ ｈｅａｄｅｒに続く第６ｑｕａｄｌｅｔからｄａｔａ ｂｌｏｃｋが配置され、このｄａｔａ ｂｌｏｃｋ内の先頭に対してｄａｔａｆｉｅｌｄが形成される。
ｄａｔａｆｉｅｌｄとして先頭となる第６ｑｕａｄｌｅｔの上位４ビットには、ＣＴＳ(Command and Transaction Set)が記述される。これは、当該Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ ＰａｃｋｅｔのコマンドセットのＩＤを示すもので、例えば、このＣＴＳの値について、図のように［００００］と設定すれば、ｄａｔａｆｉｅｌｄに記述されている内容がＡＶ／Ｃコマンドであると定義されることになる。つまり、このＷｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔは、ＡＶ／Ｃコマンドパケットであることが示されるものである。従って、本実施の形態においては、ＦＣＰがＡＶ／Ｃコマンドを使用するため、このＣＴＳには［００００］が記述されることになる。
【０１２３】
ＣＴＳに続く４ビットの領域は、ｃｔｙｐｅ(Command type；コマンドの機能分類)、又はコマンドに応じた処理結果(レスポンス)を示すｒｅｓｐｏｎｓｅが記述される。
【０１２４】
図１９に、上記ｃｔｙｐｅ及びｒｅｓｐｏｎｓｅの定義内容を示す。
ｃｔｙｐｅ（Ｃｏｍｍａｎｄ）としては、［００００］〜［０１１１］を使用できるものとしており、［００００］はＣＯＮＴＲＯＬ、［０００１］はＳＴＡＴＵＳ、［００１０］はＩＮＱＵＩＲＹ、［００１１］はＮＯＴＩＦＹとして定義され、［０１００］〜［０１１１］は、現状、未定義（ｒｅｓｅｒｖｅｄ）とされている。
ＣＯＮＴＲＯＬは機能を外部から制御するコマンドであり、ＳＴＡＴＵＳは外部から状態を間い合わせるコマンド、ＩＮＱＵＩＲＹは、制御コマンドのサポートの有無を外部から問い合わせるコマンド、ＮＯＴＩＦＹは状態の変化を外部に知らせることを要求するコマンドである。
また、ｒｅｓｐｏｎｓｅとしては、［１０００］〜［１１１１］を使用するものとしており、［１０００］はＮＯＴ ＩＭＰＬＥＭＥＮＴＥＤ、［１００１］はＡＣＣＥＰＴＥＤ、［１０１０］はＲＥＪＥＣＴＥＤ、［１０１１］はＩＮ ＴＲＡＮＳＩＴＩＯＮ、［１１００］はＩＭＰＬＥＭＥＮＴＥＤ／ＳＴＡＢＬＥ、［１１０１］はＣＨＡＮＧＥＤ、［１１１０］はｒｅｓｅｒｖｅｄ、［１１１１］はＩＮＴＥＲＩＭとしてそれぞれ定義されている。
これらのｒｅｓｐｏｎｓｅは、コマンドの種類に応じて使い分けられる。例えば、ＣＯＮＴＯＲＯＬのコマンドに対応するｒｅｓｐｏｎｓｅとしては、ＮＯＴ ＩＭＰＬＥＭＥＮＴＥＤ、ＡＣＣＥＰＴＥＤ、ＲＥＪＥＣＴＥＤ、或いはＩＮＴＥＲＩＭの4つのうちの何れかがＲｅｓｐｏｎｄｅｒ側の状況等に応じて使い分けられる。
【０１２５】
図１８において、ｃｔｙｐｅ／ｒｅｓｐｏｎｓｅに続く５ビットの領域には、ｓｕｂｕｎｉｔ−ｔｙｐｅが格納される。は、ｓｕｂｕｎｉｔ−ｔｙｐｅは、ＣＯＭＭＭＡＮＤの宛先またはＲＥＳＰＯＮＳＥの送信元のｓｕｂｕｎｉｔが何であるのか（機器）を示す。ＩＥＥＥ１３９４フォーマットでは、機器そのものをｕｎｉｔと称し、そのｕｎｉｔ（機器）内において備えられる機能的機器単位の種類をｓｕｂｕｎｉｔと称する。例えば一般のＶＴＲを例に採れば、ＶＴＲとしてのｕｎｉｔは、地上波や衛星放送を受信するチューナと、ビデオカセットレコーダ／プレーヤとの、２つのｓｕｂｕｎｉｔを備える。
ｓｕｂｕｎｉｔ−ｔｙｐｅとしては、例えば図２０（ａ）に示すように定義されている。つまり、［０００００］はＭｏｎｉｔｏｒ、［００００１］〜［０００１０］はｒｅｓｅｒｖｅｄ、［０００１１］はＤｉｓｃ ｒｅｃｏｒｄｅｒ／ｐｌａｙｅｒ、［００１００］はＶＣＲ、［００１０１］はＴｕｎｅｒ、［００１１１］はＣａｍｅｒａ、［０１０００］〜［１１１１０］はｒｅｓｅｒｖｅｄ、［１１１１１］は、ｓｕｂｕｎｉｔが存在しない場合に用いられるｕｎｉｔとして定義されている。
【０１２６】
図１８において、上記ｓｕｂｕｎｉｔ−ｔｙｐｅに続く３ビットには、同―種類のｓｕｂｕｎｉｔが複数存在する場合に、各ｓｕｂｕｎｉｔを特定するためのｉｄ（Ｎｏｄｅ＿ＩＤ）が格納される。
【０１２７】
上記ｉｄ（Ｎｏｄｅ＿ＩＤ）に続く８ビットの領域には、ｏｐｃｏｄｅが格納され、続く８ビットの領域には、ｏｐｅｒａｎｄが格納される。
ｏｐｃｏｄｅとは、オぺレーションコード(Operation Code)のことであって、ｏｐｅｒａｎｄには、ｏｐｃｏｄｅが必要とする情報（パラメータ）が格納される。これらｏｐｃｏｄｅはｓｕｂｕｎｉｔごとに定義され、ｓｕｂｕｎｉｔごとに固有のｏｐｃｏｄｅのリストのテーブルを有する。例えば、ｓｕｂｕｎｉｔがＶＣＲであれば、ｏｐｃｏｄｅとしては、例えば図２０（ｂ）に示すようにして、ＰＬＡＹ（再生），ＲＥＣＯＲＤ（記録）などをはじめとする各種コマンドが定義されている。ｏｐｅｒａｎｄは、ｏｐｃｏｄｅ毎に定義される。
【０１２８】
図１８におけるｄａｔａｆｉｅｌｄとしては、上記第６ｑｕａｄｌｅｔの３２ビットが必須とされるが、必要が有れば、これに続けて、ｏｐｅｒａｎｄを追加することが出来る（Ａｄｄｉｔｉｏｎａｌ ｏｐｅｒａｎｄｓ）。
ｄａｔａｆｉｅｌｄに続けては、ｄａｔａ＿ＣＲＣが配置される。なお、必要が有れば、ｄａｔａ＿ＣＲＣの前にｐａｄｄｉｎｇを配置することが可能である。
【０１２９】
３．ＳＲＭ
続いてＳＲＭについて説明する。ＳＲＭとはSystem Renewability Messagesの略で、５Ｃ−ＤＴＣＰ（Digital Transmission Content Protection）対応の機器（ＩＥＥＥ１３９４、ＵＳＢ、ＭＯＳＴなど）でFULL認証に対応している機器に用いられる著作権保護のための情報である。そして著作権保護に適合していない機器のいわゆるブラックリストとしての内容を含む。
そしてＳＲＭは機器間の認証処理の際に用いられる（認証処理時に参照される）情報の一つである。
【０１３０】
ＳＲＭデータは図２１に示すＳＲＭ発行機関１１５によって、承認された電子機器に対して発行される。
まず、ここで図２１に示す機器Ａ，Ｂ，Ｃは、それぞれ適正な５Ｃ−ＤＴＣＰ対応機器として、ＳＲＭ発行機関１１５に承認（ライセンス）された機器であるとする。ＳＲＭ発行機関１１５は、承認した機器に対しては、ライセンスを示す電子署名ＤＳ（Device Certificate）を発行する。機器Ａ，Ｂ，Ｃは、ＳＲＭ発行機関１１５が発行した電子署名ＤＳ（ａ）、ＤＳ（ｂ）、ＤＳ（ｃ）をそれぞれ機器内部に格納するものとなる。
【０１３１】
一方、ＳＲＭ発行機関１１５は、必要に応じて随時ＳＲＭを発行する。例えば著作権保護に不適切な機器が発見されることなどに応じてＳＲＭを発行する。
ＳＲＭデータのデータ内容の一例を図２２に示す。
図２２のようにＳＲＭデータは、まず、Type、Generation、Version Numberのデータが設けられ、ＳＲＭデータのヘッダとして、タイプ、世代、バージョンが示される。
また、ＣＲＬ長として、ＣＲＬのデータ長が記録され、それに続いて可変長データとしてＣＲＬが記録される。ＣＲＬとは「Certificate Revocation List」であり、即ちＳＲＭ発行機関１１５がライセンス取り消しを行った電子機器のリスト情報、即ちブラックリスト情報である。
また電子署名（ＤＴＬＡ Signature）が記録される。これは、ＳＲＭ発行機関１１５が、当該ＳＲＭデータ自体を正当なデータとして証明する電子署名である。
【０１３２】
例えば今、ＣＲＬとしてリストアップされている機器が存在しないとする。つまりＳＲＭデータが発行されていないとする。そして図２１のようにＳＲＭ発行機関１１５は機器Ａ，Ｂ，Ｃをそれぞれライセンス承認したとする。
ＳＲＭ発行機関１１５は機器Ａ，Ｂ，Ｃに対してそれぞれ個別の電子署名ＤＳ（ａ）、ＤＳ（ｂ）、ＤＳ（ｃ）を付与する。
各機器Ａ，Ｂ，Ｃは、付与された電子署名ＤＳ（＊）を装置内に記憶することになる。
また、ＳＲＭデータは発行されていないため、例えば単に図２２のようなＳＲＭデータ形式において、実内容が含められていないＳＲＭデータを保持している。
これは、単にＳＲＭデータ用の領域を確保しているのみでもよいし、上記ＳＲＭデータのヘッダ部分のみが記録されたものでもよい。
【０１３３】
なお、あくまでも説明上の都合として、仮に、実内容（ＣＲＬブラックリスト）が存在しない状態、つまりまだ実効的なＳＲＭデータが発行されていない時点での各機器に格納されているＳＲＭデータを、バージョン０．０のＳＲＭデータと呼ぶこととする。
【０１３４】
その後、仮に機器Ｃが著作権保護処理が不十分な機器であると認定され、ＳＲＭ発行機関１１５が機器Ｃに対するライセンスを取り消すとする。このとき、ＳＲＭ発行機関１１５は、機器Ｃに付与した電子署名ＤＳ（ｃ）をＣＲＬにリストアップしたＳＲＭデータを発行する。
説明上、仮に、このＳＲＭデータをバージョン１．０のＳＲＭデータとする。
この場合、機器Ａ，Ｂは、何らかの手法で記憶しているＳＲＭデータ（バージョン０．０）を発行されたＳＲＭデータ（バージョン１．０）に更新することになる。
もちろん、その後、ＳＲＭ発行機関１１５は、必要に応じて、バージョン１．１、１．２、２．０・・・などというように、ＳＲＭデータの発行を行う。各電子機器Ａ、Ｂ・・・は、その都度ＳＲＭデータの更新が必要になる。
【０１３５】
更新を実行可能とし、また適切な認証を行って適切な著作権保護を実現するため、ライセンスされた機器には、次のことが義務づけられる。
１）機器間で認証処理を行った後、相手機器からＳＲＭデータを受信した場合は、必要に応じ、機器内部に格納（更新）する。
２）機器間で認証処理を行った後、必要に応じて認証相手機器に対し、機器内部に記憶されているＳＲＭデータを送信する。
３）認証途中で認証相手が機器内部のＳＲＭデータのＣＲＬに記載されていると判明した場合は、それ以降認証を行わない（認証処理を中止し、認証エラーとする）。
【０１３６】
これらは、将来著作権保護が不充分と判定された製品があった場合に、その製品を穏やかに市場から排除する機能を持たせることを目的としている。
図２３で例を挙げて説明する。
図２３（ａ）は、ＳＲＭ発行時期や機器の製造時期を時間軸上に示したものである。
図２３（ａ）で或る時期において、ＳＲＭデータはバージョン０．０とされており、これはＣＲＬとしてリストアップされる機器が存在しない時期のものであったとする。つまりＳＲＭデータがまだ発行されていない時期である。
【０１３７】
その後、ある時期に機器Ａが製造され、ＳＲＭ発行機関１１５によってライセンスされて電子署名ＤＳ（ａ）が付与されたとする。機器Ａでは図２３（ｂ）のように電子署名ＤＳ（ａ）が記録されると共に、保持するＳＲＭデータはバージョン０．０である。
【０１３８】
またその後、ある時期に機器Ｃが製造され、ＳＲＭ発行機関１１５によってライセンスされて電子署名ＤＳ（ｃ）が付与されたとする。機器Ｃには図２３（ｃ）のように電子署名ＤＳ（ｃ）が記録される。保持するＳＲＭデータはバージョン０．０である。
ところが、その後、機器Ｃはライセンスが取り消される事態となり、ＳＲＭ発行機関１１５は、機器ＣをＣＲＬにリストアップしたバージョン１．０のＳＲＭデータを発行することになったとする。
【０１３９】
バージョン１．０のＳＲＭデータ発行後、機器Ｂが製造され、その製造時までにバージョン１．０のＳＲＭデータがメーカサイドに伝達されていれば、機器Ｂにはバージョン１．０のＳＲＭデータが格納できるものとなる。例えば図２３（ｂ）に示すように、機器Ｂには機器Ｃの電子署名ＤＳ（ｃ）がＣＲＬとしてブラックリストに載せられたバージョン１．０のＳＲＭデータが格納される。
【０１４０】
このような状況の後、ある時、図２３（ｂ）に示すように機器Ａ，ＢがＩＥＥＥ１３９４バス１１６により接続され、通信確立を行う際に、相互の認証処理が行われたとする。上記のようにライセンス機器には認証後のＳＲＭデータの送受信が義務づけられているため、認証後、機器Ｂは機器Ａに対してバージョン１．０のＳＲＭデータを送信することになる。機器Ａは、送信されてきたバージョン１．０のＳＲＭデータが、記憶しているバージョン０．０のＳＲＭデータよりも新しいものであることから、記憶しているＳＲＭデータを更新することになる。これによって図示するように、機器Ａにおいても、機器Ｃの電子署名ＤＳ（ｃ）がＣＲＬとしてブラックリストに載せられたバージョン１．０のＳＲＭデータが格納されるものとなる。
【０１４１】
さらにその後、ある時点で図２３（ｃ）に示すように機器Ａ，ＣがＩＥＥＥ１３９４バス１１６により接続され、通信確立を行うことになったとする。ところが、機器Ａは、相手側の機器Ｃ（ＤＳ（ｃ））が格納しているＳＲＭデータにＣＲＬとして登録されている機器であることから、認証エラーとしての処理を行うことになる。つまり機器Ａ，Ｃ間の通信は確立されず、オーディオデータ等の伝送は実行できないものとなる。
【０１４２】
このようにして、ライセンス取り消しが行われた機器Ｃは、認証エラーとされ、これによって著作権保護が不十分な機器を排除することで、著作権保護機能を維持するものである。
このような状況において、適切に不適切機器を排除するためには、ＳＲＭデータは各機器内においてなるべく迅速に更新（バージョンアップ）されることが必要であることが理解される。
このため上記のように、認証時にＳＲＭデータの送受信が行われるようにし、必要に応じてＳＲＭデータの更新が実行できるようにしている。
【０１４３】
またユーザーサイドでの機器において新バージョンのＳＲＭデータを入力する手法としては、電子機器とパーソナルコンピュータをＩＥＥＥ１３９４バス１１６で接続し、パーソナルコンピュータ側でアプリケーションを起動して、ＳＲＭデータを電子機器に送信するという手法がある。
例えばパーソナルコンピュータがネットワーク通信で発行されたＳＲＭデータを受信できる場合や、ＣＤ−ＲＯＭなどによってＳＲＭデータが提供されるようにすれば、そのパーソナルコンピュータを用いて電子機器のＳＲＭデータ更新を実行させることができる。
【０１４４】
本例のＳＴＲ６０やＳＴＲ対応ディスクドライブ３０のようなＩＥＥＥ１３９４によるデータ伝送を行う機器においては、接続状態において認証が行われ、互いに正当な機器（例えば正しい著作権保護機能を備えるものとしてライセンスされた機器）であることを確認する。その際に上記したようにＳＲＭデータを参照して、正当なライセンス機器であるか否かの確認も行われるものである。
そして、ＳＴＲ対応ディスクドライブ３０からＳＴＲ６０へのオーディオデータの伝送を考えた場合、特にＳＡＣＤの再生データであるＤＳＤデータについては、暗号化して送信することが行われる。
ＳＴＲ対応ディスクドライブ３０は、ＤＳＤデータの送信の際には、ＤＳＤデータを暗号化し、その暗号化データが配されたパケットデータ（アイソクロナスパケット）を、ＩＥＥＥ１３９４インターフェース３９から送信することになる。
一方、データ受信側となるＳＴＲ６０では、ＳＴＲ対応ディスクドライブ３０との認証成立時に、ＳＴＲ対応ディスクドライブ３０が使用する暗号鍵を受け取っている。
【０１４５】
４．ＮＶ−ＲＡＭフォーマット処理
４−１ 初期処理及びフォーマット処理の処理系の構成
本例においては、ＳＴＲ対応ディスクドライブ３０、ＳＴＲ６０において、ＮＶ−ＲＡＭ４３、７４に対しては電源オンの際などに毎回、初期処理が行われて所要のデータ更新が行われる。
一方、電子機器を製造する工場における工程を考えると、初期処理のためのプログラムが機器に書き込まれることで、その機器は初期処理が可能となり、例えば電源を投入されることに応じてＮＶ−ＲＡＭに対する初期処理を実行する。
しかしながら製造当初のＮＶ−ＲＡＭは、そのデータ内容が全く不定であるため、初期処理によって正しいデータ状態とできる確証はない。
そこで本例では工場での工程段階でＮＶ−ＲＡＭに対するフォーマット処理を後述するようにして実行できるようにすることで、ＮＶ−ＲＡＭデータを正しい状態とさせ、かつ工程での効率向上をはかる。
【０１４６】
以下、ＳＴＲ対応ディスクドライブ３０の例で説明する。
図２４は、図５に示したＳＴＲ対応ディスクドライブ３０において、ＮＶ−ＲＡＭ４３の初期処理及びフォーマット処理に関するブロックを抽出して示したものである。
即ちシステムコントローラ５０、ＩＥＥＥ１３９４インターフェース３９、ＮＶ−ＲＡＭ４３、プログラムメモリ４４、表示部４７を示している。
また図２４に示すパーソナルコンピュータ２５０は、工場における装置としてのパーソナルコンピュータであり、ここではプログラムの書き込み及びフォーマット指示装置として機能するものである。
このパーソナルコンピュータ２５０はＩＥＥＥ１３９４対応の機器とされ、ＩＥＥＥ１３９４バス１１６によってＳＴＲ対応ディスクドライブ３０と接続される。
なお、ＮＶ−ＲＡＭ４３、プログラムメモリ４４は、システムコントローラ５０としてのチップ内部の記憶領域として形成されるものであってもよいことはもちろんである。
【０１４７】
４−２ 初期処理
本例では、プログラムメモリ４４に初期処理プログラム及びフォーマットプログラムが書き込まれることで、システムコントローラ５０がＮＶ−ＲＡＭ４３に対する初期処理及びフォーマット処理を行うことが可能となる。初期処理は、例えば電源オン時に毎回行われる処理であり、特に次回の電源オン時のために所定のデータ更新を行う処理などを含む。一方フォーマット処理は工場出荷前に一度だけ行われるもので、原則的には出荷後、例えばユーザーサイドなどでは実行されないものである。
【０１４８】
ここではまず、初期処理について説明する。
ＳＴＲ対応ディスクドライブ３０において、ＮＶ−ＲＡＭ４３に対する初期処理を図２６に示す。例えばＳＴＲ対応ディスクドライブ３０が電源オンとされた際に、システムコントローラ５０が実行する処理である。
まずステップＦ１０１として、システムコントローラ５０はＮＶ−ＲＡＭ４３のデータを読み出す。この場合、読み出されたデータは、今回の電源オン状態で実行する各種処理に用いるものとなる。例えば電源オン後、接続されたＳＴＲ６０などの機器との間で認証を行う際には、ＮＶ−ＲＡＭ４３から読み出されたＳＲＭデータが参照される。
【０１４９】
ステップＦ１０２以降では、次回の電源オン又はリセット時に使用するためのデータをＮＶ−ＲＡＭ４３に書き込む処理を行う。
まずステップＦ１０２でＮＶ−ＲＡＭ４３に書き込む内容を決定する。
ステップＦ１０３では、決定したデータ内容についてのＮＶ−ＲＡＭ４３への書込を開始する。
この書込は、数回に分けられて行われる。
即ち、ステップＦ１０４での一定時間待機と、ステップＦ１０５への一部データの書込を、ステップＦ１０６で全て書込完了と判断されるまで、繰り返して行うことになる。
このステップＦ１０３〜Ｆ１０６の処理で、新たなデータがＮＶ−ＲＡＭ４３に書き込まれ、これによってＮＶ−ＲＡＭ４３に対する初期処理が完了する。
【０１５０】
４−３ フォーマットトリガ対応処理
次に、工場出荷前に行われる処理を説明する。
まず図２５で工場出荷前に行われる処理の流れを説明する。なお、図２５（ａ）はフォーマットトリガが発生しない場合、図２５（ｂ）はフォーマットトリガが発生された場合を、それぞれ示しており、本例は図２５（ｂ）のようにフォーマットトリガが発生されることで、ＮＶ−ＲＡＭ４３に対する適切な初期化（フォーマット）が効率よく行われるようにしているものである。
【０１５１】
図２４に示したように、ＩＥＥＥ１３９４バス１１６を介してパーソナルコンピュータ２５０が接続された状態で、まず図２５（ａ）において、手順ＳＴ１として示すように、パーソナルコンピュータ２５０からＳＴＲ対応ディスクドライブ３０に対してプログラム書込が行われる。
即ちここでは、システムコントローラ５０が上記の初期処理を実行するための初期処理プログラムと、フォーマットトリガに対応するためのフォーマットプログラム、及び機器固有のＩＤ情報が、パーソナルコンピュータ２５０からＳＴＲ対応ディスクドライブ３０に入力される。ＳＴＲ対応ディスクドライブ３０のシステムコントローラ５０は、手順ＳＴ２として示すように、供給された初期処理プログラム、フォーマットプログラム、及びＩＤ情報を、プログラムメモリ４４に格納する。
【０１５２】
その後、手順ＳＴ３として示すようにＳＴＲ対応ディスクドライブ３０本体がリセットされ、起動（電源オン）されたとすると、システムコントローラ５０は、プログラムメモリ４４に格納されているプログラムに基づいた動作を実行することになるため、電源オン時の処理として、上述したＮＶ−ＲＡＭ４３に対する初期処理を実行することになる（手順ＳＴ４）。
即ち図２６で説明した処理として、ＮＶ−ＲＡＭ４３からのデータ読出や、次回のデータのＮＶ−ＲＡＭ４３への書込を行う。
この初期処理には、例えば１０〜２０秒程度という、比較的長い時間を要するものとなっている。
【０１５３】
ところが上述のように工場で組み込まれた段階のＮＶ−ＲＡＭ４３においては、データ内容は全く不定である。このため、手順ＳＴ４として初期処理が行われても、処理後のデータ状態が適切なものであるという確証はない。
そこで、本例では、図２５（ｂ）に示すように、手順ＳＴ１、ＳＴ２でプログラム書込が行われた後、手順ＳＴ３で機器リセット／起動が行われて、システムコントローラ５０が手順ＳＴ４の初期処理を開始した際に、パーソナルコンピュータ２５０がＳＴＲ対応ディスクドライブ３０に対してフォーマットトリガを供給する（手順ＳＴ５）。
フォーマットトリガが入力されると、システムコントローラ５０は、初期処理を中断して、手順ＳＴ６としてフォーマット処理を実行するものとなる。このフォーマット処理とは、所要のデータの初期値を強制的にＮＶ−ＲＡＭ４３に書き込む処理となる。
【０１５４】
手順ＳＴ１，ＳＴ２においてプログラムメモリ４４に格納されているプログラムとしてのフォーマットプログラムは、システムコントローラ５０がフォーマットトリガの対応するための処理プログラムであり、またＮＶ−ＲＡＭ４３に書き込むべき初期値のデータが組み込まれている。
このフォーマットプログラムがプログラムメモリ４４に格納されることで、システムコントローラ５０はフォーマットトリガ入力に対応したフォーマット処理が可能となる。
【０１５５】
図２７にシステムコントローラ５０が実行するフォーマットトリガ対応処理を示す。
システムコントローラ５０は、ステップＦ２０１としてフォーマットトリガの入力を認識したら、ステップＦ２０２に進む。
なお、フォーマットトリガはパーソナルコンピュータ２５０において暗号化されて送信されてくる。例えばスクランブルがかけられた状態で送信される。この際にパーソナルコンピュータ２５０は、ＳＴＲ対応ディスクドライブ３０に対して付与したＩＤ情報を用いて暗号化処理を行う。
ＳＴＲ対応ディスクドライブ３０は、パーソナルコンピュータ２５０のフォーマットトリガの入力に対しては、付与されたＩＤ情報を用いて解読し、そのフォーマットトリガが、正しく自身宛に発せられたフォーマットトリガと認識することで、ステップＦ２０２に進むものとされる。
これは、例えばユーザーサイドなどでフォーマット処理が実行できないようにするためである。
【０１５６】
ステップＦ２０２，Ｆ２０３では、所定時間待機しながら初期処理に対して割込可能であるか否かを判別する。
図２５（ｂ）に示したように、ＳＴＲ対応ディスクドライブ３０は電源オンとされることに応じて初期処理を開始する。パーソナルコンピュータ２５０がフォーマットトリガを送信するのは、当然ながらＳＴＲ対応ディスクドライブ３０が電源オンとされた以降となるため、ＳＴＲ対応ディスクドライブ３０側にとってはフォーマットトリガが入力された時点では初期処理を実行中であることが多い。このため、ステップＦ２０２，Ｆ２０３で、初期処理に対して割込可能なタイミングを検出するものとなる。
図２６で説明したように、初期処理ではステップＦ１０４，Ｆ１０５で一定時間待機しながらＮＶ−ＲＡＭ４３への書込を行うようにしている。そこでこのフォーマットトリガ対応処理では、その初期処理における書込の待機期間を、割込タイミングとして検出するものとなる。
そして割込可能なタイミングとなった時点でステップＦ２０４に進む。
【０１５７】
なお、もちろん図２５の手順ＳＴ４としての初期処理が終了した後にフォーマットトリガが入力された場合も、システムコントローラ５０は図２７の処理を開始することになり、その場合は、初期処理実行中でないためステップＦ２０２，Ｆ２０３での待機は実質的に不要である。つまり即座にステップＦ２０４に進めばよい。
但し、製造工程の効率化、時短化を考えれば、手順ＳＴ１４の初期処理の完了を待つことは適切ではなく、なるべくＳＴＲ対応ディスクドライブ３０が電源オンとされたら直ぐにフォーマットトリガを発生させることが好ましい。
このため上記のようにフォーマットプログラムによる処理が初期処理に対して割込可能としていることで、工程の効率化を実現するものである。
【０１５８】
システムコントローラ５０は、ステップＦ２０４に進むと、初期処理を中断してフォーマットプログラムにおける情報をロードする。そしてステップＦ２０５で、ロードしたフォーマット情報からＮＶ−ＲＡＭ４３に書き込むべきデータ内容を決定する。
そして図２６のステップ１０３に進み、ＮＶ−ＲＡＭ４３に対する書込を実行する。
【０１５９】
即ちシステムコントローラ５０は、フォーマットトリガが入力された場合、例え初期処理実行中であったとしても、それを中断して、ＮＶ−ＲＡＭ４３に書き込むべき情報の初期値を設定し、その後初期処理のステップＦ１０３からの処理を行うことで、所要のデータ等に関して初期値をＮＶ−ＲＡＭ４３に書き込むようにしている。
従って、ＮＶ−ＲＡＭ４３には、フォーマットプログラムに従った初期値が書き込まれることになる。これが本例でいうフォーマット処理である。
このようなフォーマット処理が行われることで、初期状態におけるＮＶ−ＲＡＭ４３のデータを適切な値とすることができる。即ちＮＶ−ＲＡＭ４３のデータ内容が不定な状態から初期処理が行われることでは、初期処理後のデータ内容が適切なものであるとは確証できないが、フォーマット処理により、必ず適切な情報内容とすることができ、出荷するＳＴＲ対応ディスクドライブ３０として適切なものとできる。
【０１６０】
もちろん、その後は、出荷前であろうとユーザーサイドにわたった後であろうと、最初の電源オン時の初期処理は、フォーマットされた状態のＮＶ−ＲＡＭ４３に対して行われるため、適切な処理が実行される。
また、フォーマットトリガは暗号化されて入力されるため、ユーザーサイドで実行することはできず、従って悪意のフォーマット処理で必要なデータが改竄されるような事態を防止できる。
【０１６１】
なお、上記フォーマット処理中には、システムコントローラ５０は表示部４７にフォーマット中であることを表示するようにする。すると、作業者は機器がフォーマット中であることを認識でき、作業上都合がよい。
【０１６２】
４−４ フォーマットトリガ入力経路例
ところで上記説明では、フォーマットトリガはＩＥＥＥ１３９４バス１１６を介してパーソナルコンピュータ２５０から入力されるものとした。
この場合は、フォーマットトリガを入力してフォーマットを指示する装置は、上記パーソナルコンピュータ２５０のようにＩＥＥＥ１３９４バス１１６に接続できる機器でなければならない。
ところが工場における都合や設備状況、或いはフォーマットさせる工程の手順やフォーマットさせる機器の数などによっては、ＩＥＥＥ１３９４対応でない機器によってフォーマットトリガを入力できると好ましい場合がある。
【０１６３】
そこで、例えばＳＴＲ対応ディスクドライブ３０における、フォーマットトリガの入力経路の例について述べる。
図２８は、上記図２４のようなＳＴＲ対応ディスクドライブ３０の構成において、さらに４つのフォーマットトリガ入力経路を備えるようにしたものである。
【０１６４】
ＳＴＲ対応ディスクドライブ３０は図５に示したように、リモートコマンダＲＭからの操作コマンドを受信する受信部４５を備えている。例えばこれを赤外線受信部とした場合、受信部４５により図２８に示すように、赤外線でフォーマットトリガを送信出力するフォーマット指示装置９４から、フォーマットトリガを受信入力することができる。例えば図５の構成においてフォーマットトリガが赤外線信号として受信部４５に受信された場合、これがシステムコントローラ５０に供給されることで、図２８に示す赤外線受信部４５によるフォーマットトリガ入力経路が実現される。
【０１６５】
また図２８では、ＩＣカードリーダ５５を示している。これはＩＣカード、メモリカード等のカードメディアに対して接触式或いは非接触式で情報を読み取る装置である。
例えばパーソナルコンピュータ２５０で生成したフォーマットトリガとしての情報をＩＣカード９２に格納し、このＩＣカード９２の情報をＩＣカードリーダ５５に読み取らせるようにすることで、フォーマットトリガの入力が可能となる。
【０１６６】
また図２８ではアンテナ５７及びチューナ５６を示している。例えばこのチューナ５６は、フォーマット指示装置９３から送信されるフォーマットトリガを受信復調してシステムコントローラ５０に供給するものとなる。
これによって電波による無線信号としてフォーマットトリガを入力する入力経路が実現される。
【０１６７】
また図２８では、ＵＳＢインターフェース５８を示しており、ＵＳＢケーブルによってフォーマット指示装置９５としての外部機器と接続される状態を示している。
このようにＩＥＥＥ１３９４以外の、ＵＳＢのような他のインターフェース方式において接続された機器からフォーマットトリガを入力できるようにすることも考えられる。
もちろんＵＳＢではなく、ＭＯＳＴ、コントロールＡ１など他の方式での接続も考えられる。
このように他のインターフェース方式によってフォーマットトリガの入力を可能とすれば、フォーマット指示装置９５としては、ＩＥＥＥ１３９４バスに対応していない機器でも実現できる。例えばパーソナルコンピュータ或いはその他の電子機器として、ＩＥＥＥ１３９４バスに対応していない機器も、フォーマット指示装置９５として利用できるものとなる。
【０１６８】
この図２８では以上のように、赤外線入力経路、カードメディアからの入力経路、電波送信による入力経路、ＩＥＥＥ１３９４バス以外のインターフェース方式の入力経路を例示した。もちろん他にも入力経路例は考えられる。そしてこのようにＩＥＥＥ１３９４バスによる入力経路以外でも、多様な入力経路を持つようにすれば、フォーマット指示装置も多様化できる。つまり電子機器製造メーカにおける、製品に対する出荷前の工程の都合上、或いは工場設備に応じて、フォーマット指示装置を用意できる。これは、製造のコストダウンや効率化を促進できる。
【０１６９】
また、ここではフォーマットトリガの入力経路として説明したが、これを図２５に手順ＳＴ１として示したプログラムやＩＤ情報の書込経路として用いることも当然に可能である。
つまりプログラムやＩＤの書込からフォーマットトリガまでとして、工程上必要とされるフォーマット指示装置を多様な形態で実現できる。
【０１７０】
４−５ フォーマットトリガ送信処理例
ところで、ＳＴＲ対応ディスクドライブ３０のような電子機器にプログラムやＩＤを書き込ませた後、電源オンとなった際に、直ぐにフォーマットトリガを供給するようにすれば、ＳＴＲ対応ディスクドライブ３０等において初期処理を中断させてフォーマット処理を実行させることになるため、工程の効率化に適していると前述した。
例えば作業者が、ＳＴＲ対応ディスクドライブ３０を電源オンとした直後に、パーソナルコンピュータ２５０を操作してフォーマットトリガを供給させることで、無駄な初期処理を行う時間を解消できる。
【０１７１】
一方、フォーマット指示装置がＳＴＲ対応ディスクドライブ３０の電源オンを監視するようにすれば、作業者の操作をまたなくとも効率的なフォーマット処理を実現できる。
ここでは、例えば図２４のようにパーソナルコンピュータ２５０がフォーマット指示装置となる場合において、フォーマットトリガを自動送信する動作を図２９，図３０で説明する。
【０１７２】
図３０は、フォーマット指示装置であるパーソナルコンピュータ２５０において実行される処理例である。
パーソナルコンピュータ２５０はステップＦ３０１で、ＳＴＲ対応ディスクドライブ３０に対して初期処理プログラム、フォーマットプログラム、機器ＩＤを送信し、ＳＴＲ対応ディスクドライブ３０のプログラムメモリ４４に格納させる。
【０１７３】
その後は、ステップＦ３０２でＳＴＲ対応ディスクドライブ３０に対して機器ＩＤの読出要求を行い、読出成功となったか否かを監視する。この機器ＩＤの読出要求は、読出成功となるまで繰り返す。
ＳＴＲ対応ディスクドライブ３０は、電源オンとなった時点では、パーソナルコンピュータ２５０からの機器ＩＤの読出要求を認識するため、そのレスポンスとして機器ＩＤを送信する。
これによって読出成功となったら、パーソナルコンピュータ２５０はステップＦ３０４に進んで、フォーマットトリガを送信するものである。
【０１７４】
パーソナルコンピュータ２５０が、図３０の処理を行うことで、ＳＴＲ対応ディスクドライブ３０におけるプログラム書込からフォーマット処理までの流れは図２９のようになる。
手順ＳＴ１１でパーソナルコンピュータ２５０から初期処理プログラム、フォーマットプログラム、機器ＩＤが送信されると、ＳＴＲ対応ディスクドライブ３０のシステムコントローラ５０は手順ＳＴ１２としてこれらをプログラムメモリ４４に格納させる。
その後、ＳＴＲ対応ディスクドライブ３０の本体がリセットされ（ＳＴ１３）、ある時点で起動（電源オン）されるとする（ＳＴ１５）。
パーソナルコンピュータ２５０は、プログラムやＩＤを送信した後は、上記図３０のステップＦ３０２により、機器ＩＤ読出要求を行う。これが図２９には機器ＩＤ要求の手順ＳＴ１４−１、ＳＴ１４−２・・・ＳＴ１４−ｎとして示されている。
【０１７５】
ＳＴＲ対応ディスクドライブ３０がリセットされている期間は、機器ＩＤに対するレスポンスは行われないため、機器ＩＤの読出要求は繰り返しおこなわれる。
手順ＳＴ１５としてＳＴＲ対応ディスクドライブ３０が電源オンとされると、システムコントローラ５０は、初期処理プログラムに基づいて初期処理を開始する（ＳＴ１６）。また、このとき機器ＩＤの読出要求（ＳＴ１４−ｎ）を認識するため、そのレスポンスとして機器ＩＤをパーソナルコンピュータ２５０に対して送信する。
パーソナルコンピュータ２５０は、ＳＴＲ対応ディスクドライブ３０からのレスポンスとして機器ＩＤの送信があったら、フォーマットトリガを送信する（ＳＴ１８）。システムコントローラ５０は、フォーマットトリガの入力に応じて、上記図２７の処理を実行する。即ち初期処理を中断してフォーマット処理が行われる（ＳＴ１９）。
【０１７６】
このような動作によれば、パーソナルコンピュータ２５０がＳＴＲ対応ディスクドライブ３０に対してプログラム書込を行った後の電源オンを監視しているため、最適なタイミングでフォーマットトリガを送信することができる。つまりＳＴＲ対応ディスクドライブ３０側では、無駄な初期処理を長く実行することなくフォーマット処理を実行できる。従って、当該工程を効率よく実行できる。
【０１７７】
なお、ここではパーソナルコンピュータ２５０をフォーマット指示装置とする例で述べたが、図２８に示したフォーマット指示装置９５など、他のフォーマット指示装置を使用する場合でも、ＳＴＲ対応ディスクドライブ３０での電源オンを監視するようにすることで、最適なタイミングでフォーマットトリガを送信することができる。
もちろん電源オンの検出方式は多様に考えられる。
また、図３０の処理では、ＳＴＲ対応ディスクドライブ３０にプログラム書込を行なわせる機器が、ＳＴＲ対応ディスクドライブ３０電源オンを監視し、フォーマットトリガを送信する場合の処理としたが、プログラム書込を実行させる機器と、フォーマットトリガを送信する機器が別の機器であってもよい。例えばパーソナルコンピュータ２５０によってプログラム書込を実行させた後、フォーマット指示装置９３，９４，９５などでフォーマットトリガを送信するような例である。
その場合、フォーマットトリガを送信する機器は図３０のステップＦ３０２以降が行われるようにすればよい。 
【０１７８】
以上、本発明の実施の形態を、ＳＴＲ対応ディスクドライブ３０及びパーソナルコンピュータ２５０を主な例として説明したが、もちろん他の機器でも本発明は適用できる。
例えば本発明の電子機器、フォーマット方法はＳＴＲ６０としても同様に適用できる。
さらには、図１に示した機器１００，１１０についても本発明は適用可能である。
【図面の簡単な説明】
【０１７９】
【図１】本発明の実施の形態におけるＡＶシステムの構成例の説明図である。
【図２】ＳＴＲのフロントパネルの正面図である。
【図３】ＳＴＲ対応ディスクドライブのフロントパネルの正面図である。
【図４】ＳＴＲの内部構成例を示すブロック図である。
【図５】ＳＴＲ対応ディスクドライブの内部構成例を示すブロック図である。
【図６】本実施の形態に対応するＩＥＥＥ１３９４のスタックモデルを示す説明図である。
【図７】ＩＥＥＥ１３９４に使用されるケーブル構造を示す説明図である。
【図８】ＩＥＥＥ１３９４における信号伝送形態を示す説明図である。
【図９】ＩＥＥＥ１３９４におけるバス接続規定を説明するための説明図である。
【図１０】ＩＥＥＥ１３９４システム上でのＮｏｄｅ ＩＤ設定手順の概念を示す説明図である。
【図１１】ＩＥＥＥ１３９４におけるＰａｃｋｅｔ送信の概要を示す説明図である。
【図１２】Ａｓｙｎｃｈｒｏｎｏｕｓ通信における基本的な通信規則（トランザクションルール）を示す処理遷移図である。
【図１３】ＩＥＥＥ１３９４バスのアドレッシング構造を示す説明図である。
【図１４】ＣＩＰの構造図である。
【図１５】プラグにより規定された接続関係例を示す説明図である。
【図１６】プラグコントロールレジスタを示す説明図である。
【図１７】Ａｓｙｎｃｈｒｏｎｏｕｓ通信において規定されるＷｒｉｔｅ Ｔｒａｎｓａｃｔｉｏｎを示す処理遷移図である。
【図１８】Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔ（ＡＶ／Ｃコマンドパケット）の構造図である。
【図１９】Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔにおける、ｃｔｙｐｅ／ｒｅｓｐｏｎｃｅの定義内容を示す説明図である。
【図２０】Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔにおける、ｓｕｂｕｎｉｔ＿ｔｙｐｅと、ｏｐｃｏｄｅの定義内容例を示す説明図である。
【図２１】ＳＲＭ発行の説明図である。
【図２２】ＳＲＭのデータ内容の説明図である。
【図２３】認証処理時のＳＲＭの使用の説明図である。
【図２４】実施の形態の初期処理及びフォーマット処理の説明のためのブロック図である。
【図２５】実施の形態のフォーマット処理タイミングの説明図である。
【図２６】実施の形態の初期処理のフローチャートである。
【図２７】実施の形態のフォーマットトリガ対応処理のフローチャートである。
【図２８】実施の形態のフォーマットトリガの多様な入力経路の説明図である。
【図２９】実施の形態の電子機器の起動検出によるフォーマット処理タイミングの説明図である。
【図３０】実施の形態のＰＣ側のフォーマットトリガ出力のための処理のフローチャートである。
【符号の説明】
【０１８０】
３０ ＳＴＲ対応ディスクドライブ ４３ ＮＶ−ＲＡＭ、５０，７０ システムコントローラ、５４ フラッシュメモリ、６０ ＳＴＲ、３９，６１ ＩＥＥＥ１３９４インターフェース、４３，７４ ＮＶ−ＲＡＭ、４４，７３ プログラムメモリ、１１６ ＩＥＥＥ１３９４バス
【図１】
0004831157.tif 000002
【図２】
0004831157.tif 000003
【図３】
0004831157.tif 000004
【図４】
0004831157.tif 000005
【図５】
0004831157.tif 000006
【図６】
0004831157.tif 000007
【図７】
0004831157.tif 000008
【図８】
0004831157.tif 000009
【図９】
0004831157.tif 000010
【図１０】
0004831157.tif 000011
【図１１】
0004831157.tif 000012
【図１２】
0004831157.tif 000013
【図１３】
0004831157.tif 000014
【図１４】
0004831157.tif 000015
【図１５】
0004831157.tif 000016
【図１６】
0004831157.tif 000017
【図１７】
0004831157.tif 000018
【図１８】
0004831157.tif 000019
【図１９】
0004831157.tif 000020
【図２０】
0004831157.tif 000021
【図２１】
0004831157.tif 000022
【図２２】
0004831157.tif 000023
【図２３】
0004831157.tif 000024
【図２４】
0004831157.tif 000025
【図２５】
0004831157.tif 000026
【図２６】
0004831157.tif 000027
【図２７】
0004831157.tif 000028
【図２８】
0004831157.tif 000029
【図２９】
0004831157.tif 000030
【図３０】
0004831157.tif 000031