【手続補正書】
【提出日】平成15年10月2日(2003.10.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたフィールドシールド酸化膜と、該フィールドシールド酸化膜上に形成されたフィールドシールドゲート電極とを備えたフィールド分離構造によってＭＯＳトランジスタを電気的に分離する半導体装置であって、
前記フィールドシールド酸化膜の端縁部の厚みは、その中央部よりも厚く、
前記ＭＯＳトランジスタが形成される前記半導体基板の表面は、前記フィールドシールド酸化膜が形成される前記半導体基板の最下面よりも低い位置にあることを特徴とする半導体装置。
【請求項２】
前記半導体基板は、
絶縁性基板の上に形成されたＳＯＩ層を備えたＳＯＩ基板であって、
前記フィールド分離構造およびＭＯＳトランジスタは、前記ＳＯＩ層上に形成される、請求項１記載の半導体装置。
【請求項３】
前記フィールドシールドゲート電極の下部の前記ＳＯＩ層内の不純物濃度は、前記ＳＯＩ層内に形成される前記ＭＯＳトランジスタのチャネル領域の不純物濃度よりも高い、請求項２記載の半導体装置。
【請求項４】
前記ＳＯＩ層内に形成される前記ＭＯＳトランジスタのチャネル領域は、第１の濃度を有する第１導電型の不純物と、前記第１の濃度よりも低い第２の濃度を有する第２導電型の不純物とを有し、
前記フィールドシールドゲート電極の下部の前記ＳＯＩ層内の第１導電型の不純物濃度は、前記第１の濃度とほぼ等しい、請求項２記載の半導体装置。
【請求項５】
前記フィールド分離構造は、
前記フィールドシールドゲート電極と前記フィールドシールド酸化膜との間に形成された耐酸化性の第１の絶縁膜と、
前記フィールドシールドゲート電極の直上に形成された耐酸化性の第２の絶縁膜とをさらに備える、請求項１記載の半導体装置。
【請求項６】
前記半導体基板上に形成され、前記フィールド分離構造を形成する際の位置合わせに使用される重ね合わせ検査マークをさらに備え、
前記重ね合わせ検査マークの上部には、前記フィールド分離構造が選択的に形成される、請求項１記載の半導体装置。
【請求項７】
前記重ね合わせ検査マークは、互いに独立した複数のＬＯＣＯＳ酸化層で構成され、
前記複数のＬＯＣＯＳ酸化層は、
第１の方向に配列された第１のＬＯＣＯＳ酸化層群と、
第１の方向とは垂直な第２の方向に配列された第２のＬＯＣＯＳ酸化層群とを備え、
前記フィールド分離構造は、前記複数のＬＯＣＯＳ酸化層上に、個々に独立して形成される、請求項６記載の半導体装置。
【請求項８】
半導体基板、該半導体基板上に配設された埋め込み酸化膜、前記埋め込み酸化膜上に配設されたＳＯＩ層を有するＳＯＩ基板と、
第１導電型のＭＯＳトランジスタが配設された第１のＭＯＳトランジスタ領域に配設され、前記第１導電型のＭＯＳトランジスタを、他の半導体素子から分離する分離構造に含まれ、前記ＳＯＩ層の上部表面と接触して形成された第１の絶縁膜と、
前記ＳＯＩ層内に配設され、前記第１のＭＯＳトランジスタ領域と、第２導電型のＭＯＳトランジスタが配設された第２のＭＯＳトランジスタ領域とを電気的に分離する第２の絶縁膜と、
前記第２の絶縁膜と同時に配設され、前記分離構造を配設する際の位置合わせに使用される重ね合わせ検査マークと、を備え、
前記重ね合わせ検査マークの上部にも前記第１の絶縁膜が配設される、半導体装置。
【請求項９】
前記分離構造は、前記埋め込み酸化膜と所定距離を隔てて前記ＳＯＩ層の主面上に配設され、
前記第２の絶縁膜は、前記ＳＯＩ層の主面表面から深さ方向に延在し、前記埋め込み酸化膜に達する、請求項８記載の半導体装置。
【請求項１０】
前記分離構造は、
前記ＳＯＩ層上に配設されたフィールドシールド酸化膜と、  前記該フィールドシールド酸化膜上に形成されたフィールドシールドゲート電極とを備えたフィールド分離構造であって、
前記第１の絶縁膜は、前記フィールドシールド酸化膜に相当する、請求項９記載の半導体装置。
【請求項１１】
半導体基板上に形成されたフィールドシールド酸化膜と、該フィールドシールド酸化膜上に形成されたフィールドシールドゲート電極とを備えたフィールド分離構造によってＭＯＳトランジスタを電気的に分離する半導体装置の製造方法であって、
(ａ)前記半導体基板を準備する工程と、
(ｂ)前記半導体基板上に、前記フィールドシールド酸化膜および前記フィールドシールドゲート電極を選択的に形成した後、前記フィールドシールドゲート電極の側壁にサイドウォール酸化膜を形成する工程と、
(ｃ)前記半導体基板の露出表面上に、一旦、犠牲酸化膜を形成した後、当該犠牲酸化膜を除去する工程とを備える半導体装置の製造方法。
【請求項１２】
前記工程(ａ)は、
絶縁性基板上に形成されたＳＯＩ層を備えたＳＯＩ基板を準備する工程であって、
前記フィールドシールド酸化膜および前記犠牲酸化膜は、前記ＳＯＩ層上に形成される、請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記工程(ａ)は、
前記ＳＯＩ層に、第１導電型の不純物を第１の濃度となるようにイオン注入する工程を備え、
前記工程(ｃ)は、
(ｃ−１)前記犠牲酸化膜を形成した後、前記犠牲酸化膜を介して、前記ＳＯＩ層に、第２導電型の不純物を前記第１の濃度よりも低い第２の濃度となるようにイオン注入する工程を備える、請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記工程(ａ)は、
前記ＳＯＩ層に、第１導電型の不純物を第１の濃度となるようにイオン注入する工程を備え、
前記工程(ｂ)は、
(ｂ−１)前記サイドウォール酸化膜の形成に先だって、前記フィールドシールドゲート電極をマスクとして、前記ＳＯＩ層に、第２導電型の不純物を前記第１の濃度よりも低い第２の濃度となるようにイオン注入する工程を備える、請求項１２記載の半導体装置の製造方法。
【請求項１５】
前記工程(ｂ)は、
(ｂ−５)前記フィールドシールド酸化膜と前記フィールドシールドゲート電極とに挟まれるように、前記フィールドシールド酸化膜の上部に耐酸化性の第１の絶縁膜を形成する工程と、
(ｂ−６)前記フィールドシールドゲート電極の直上に耐酸化性の第２の絶縁膜を形成する工程をさらに備える、請求項１１記載の半導体装置の製造方法。
【請求項１６】
前記フィールドシールド酸化膜はＣＶＤ法で形成される、請求項１１記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
【課題を解決するための手段】
本発明に係る請求項１記載の半導体装置は、半導体基板上に形成されたフィールドシールド酸化膜と、該フィールドシールド酸化膜上に形成されたフィールドシールドゲート電極とを備えたフィールド分離構造によってＭＯＳトランジスタを電気的に分離する半導体装置であって、前記フィールドシールド酸化膜の端縁部の厚みは、その中央部よりも厚く、前記ＭＯＳトランジスタが形成される前記半導体基板の表面は、前記フィールドシールド酸化膜が形成される前記半導体基板の最下面よりも低い位置にある。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
本発明に係る請求項１１記載の半導体装置の製造方法は、半導体基板上に形成されたフィールドシールド酸化膜と、該フィールドシールド酸化膜上に形成されたフィールドシールドゲート電極とを備えたフィールド分離構造によってＭＯＳトランジスタを電気的に分離する半導体装置の製造方法であって、前記半導体基板を準備する工程(ａ)と、前記半導体基板上に、前記フィールドシールド酸化膜および前記フィールドシールドゲート電極を選択的に形成した後、前記フィールドシールドゲート電極の側壁にサイドウォール酸化膜を形成する工程(ｂ)と、前記半導体基板の露出表面上に、一旦、犠牲酸化膜を形成した後、当該犠牲酸化膜を除去する工程(ｃ)とを備えている。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
本発明に係る請求項１２記載の半導体装置の製造方法は、前記工程(ａ)が、絶縁性基板上に形成されたＳＯＩ層を備えたＳＯＩ基板を準備する工程であって、前記フィールドシールド酸化膜および前記犠牲酸化膜が、前記ＳＯＩ層上に形成されている。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
本発明に係る請求項１３記載の半導体装置の製造方法は、前記工程(ａ)が、前記ＳＯＩ層に、第１導電型の不純物を第１の濃度となるようにイオン注入する工程を備え、前記工程(ｃ)が、前記犠牲酸化膜を形成した後、前記犠牲酸化膜を介して、前記ＳＯＩ層に、第２導電型の不純物を前記第１の濃度よりも低い第２の濃度となるようにイオン注入する工程(ｃ−１)を備えている。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
本発明に係る請求項１４記載の半導体装置の製造方法は、前記工程(ａ)が、前記ＳＯＩ層に、第１導電型の不純物を第１の濃度となるようにイオン注入する工程を備え、前記工程(ｂ)は、前記サイドウォール酸化膜の形成に先だって、前記フィールドシールドゲート電極をマスクとして、前記ＳＯＩ層に、第２導電型の不純物を前記第１の濃度よりも低い第２の濃度となるようにイオン注入する工程(ｂ−１)を備えている。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
本発明に係る請求項１５記載の半導体装置の製造方法は、前記工程(ｂ)が、(ｂ−５)前記フィールドシールド酸化膜と前記フィールドシールドゲート電極とに挟まれるように、前記フィールドシールド酸化膜の上部に耐酸化性の第１の絶縁膜を形成する工程と、(ｂ−６)前記フィールドシールドゲート電極の直上に耐酸化性の第２の絶縁膜を形成する工程をさらに備えている。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
本発明に係る請求項１６記載の半導体装置の製造方法は、前記フィールドシールド酸化膜がＣＶＤ法で形成されている。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０２０２
【補正方法】変更
【補正の内容】
【０２０２】
【発明の効果】
本発明に係る請求項１記載の半導体装置によれば、フィールドシールド酸化膜の端縁部の厚みが、その中央部よりも厚くなっているので、電界の集中が発生しやすい端縁部における絶縁破壊を防止することができ、フィールド分離構造の信頼性を向上させることができる。また、ＭＯＳトランジスタが形成される半導体基板の表面は、フィールドシールド酸化膜が形成される半導体基板の最下面よりも低い位置にあるので、ＭＯＳトランジスタのゲート電極と、ＭＯＳトランジスタの上部に形成される配線層との距離を広げることができ、寄生容量を低減でき、動作の高速化や消費電力の低減が可能な半導体装置が得られる。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０２０９
【補正方法】変更
【補正の内容】
【０２０９】
本発明に係る請求項１１記載の半導体装置の製造方法によれば、半導体基板上に犠牲酸化膜を形成することで、サイドウォール酸化膜の形成に際して、サイドウォール酸化膜の端縁部近傍に発生した半導体基板の窪みを修復することができ、半導体基板の窪みに起因するＭＯＳトランジスタのゲート酸化膜の不具合発生を防止して、ゲート酸化膜に対する信頼性を向上できる。また、犠牲酸化膜がフィールドシールド酸化膜の端縁部の厚みを厚くするとともに、ＭＯＳトランジスタが形成される半導体基板の表面を酸化により消費するので、当該表面を、フィールドシールド酸化膜が形成される半導体基板の表面よりも低い位置に後退させることができる。また、犠牲酸化膜が半導体層中の不純物を吸収する性質を積極的に利用することで、半導体基板の不純物濃度を場所によって任意に異ならせることができる。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０２１０
【補正方法】変更
【補正の内容】
【０２１０】
本発明に係る請求項１２記載の半導体装置の製造方法によれば、ＳＯＩ基板にフィールド分離構造を形成する構成に適した製造方法を得ることができる。


【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０２１１
【補正方法】変更
【補正の内容】
【０２１１】
本発明に係る請求項１３および１４記載の半導体装置の製造方法によれば、フィールドシールドゲート電極の下部のＳＯＩ層内の不純物濃度が、ＳＯＩ層内に形成されるＭＯＳトランジスタのチャネル領域の不純物濃度よりも高い構成に適した製造方法を得ることができる。


【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０２１２
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０２１３
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０２１４
【補正方法】変更
【補正の内容】
【０２１４】
本発明に係る請求項１５記載の半導体装置の製造方法によれば、フィールドシールドゲート電極の上下に、耐酸化性の第１および第２の絶縁膜を形成するための具体的方法が得られる。


【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０２１５
【補正方法】変更
【補正の内容】
【０２１５】
本発明に係る請求項１６記載の半導体装置の製造方法によれば、フィールドシールド酸化膜の膜厚を精度良く得ることができる。