(57)【特許請求の範囲】
【請求項１】
周波数ｆ１の第１のクロックが入力され、上記第１のクロック数をカウントするカウント手段と、
上記カウント手段のカウント値をデコードし、上記周波数ｆ１の入力クロックに同期した周波数ｆ２の第２のクロックを出力するデコード手段とを有し、
上記デコード手段は、上記第１のクロックの周波数ｆ１が上記第２のクロックの周波数ｆ２より大きく、上記周波数ｆ１が上記周波数ｆ２で割り切れない関係にあるとき、
（Ｐ＜ｆ１／ｆ２）の関係となる自然数Ｐの分周出力と、（ｆ１／ｆ２＜Ｑ）となる自然数Ｑの分周出力とを所定パターンで組み合わせて、上記第１のクロックに同期した上記第２のクロックを生成する
ようにしたクロック発生装置。
【請求項２】
上記デコード手段は、（Ｐ＜ｆ１／ｆ２）の関係となる自然数Ｐと、（ｆ１／ｆ２＜Ｑ）となる自然数Ｑとを求め、
ｆ１：ｆ２＝Ｎ：Ｍ
となる自然数Ｎと自然数Ｍとを求め、
Ｎ＝ａ×Ｐ＋ｂ×Ｑ及び、Ｍ＝ａ＋ｂ
をほぼ同時に満足するような自然数ａと自然数ｂとを求め、
上記Ｐ分周出力をａ回、上記Ｑ分周出力をｂ回出力させる
ようにしたことを特徴とする請求項１に記載のクロック発生装置。
【請求項３】
上記Ｐ分周出力と上記Ｑ分周出力とが分散するようにした請求項１に記載のクロック発生装置。
【請求項４】
上記第１のクロックは、システムクロックであり、上記第２のクロックは、オーディオマスタクロックである請求項１に記載のクロック発生装置。
【請求項５】
上記システムクロックの周波数は２７ＭＨｚであり、上記オーディオマスタクロックの周波数は１２．２８８ＭＨｚである請求項１に記載のクロック発生装置。
【請求項６】
周波数ｆ１の第１のクロックから、上記第１のクロックに同期する周波数ｆ２の第２のクロックを生成するクロック発生方法において、
上記第１のクロックの周波数ｆ１が上記第２のクロックの周波数ｆ２より大きく、上記周波数ｆ１が上記周波数ｆ２で割り切れない関係にあるとき、
（Ｐ＜ｆ１／ｆ２）の関係となる自然数Ｐの分周出力と、（ｆ１／ｆ２＜Ｑ）となる自然数Ｑの分周出力とを所定パターンで組み合わせて、上記第１のクロックに同期した上記第２のクロックを生成する
ようにしたクロック発生方法。
【請求項７】
（Ｐ＜ｆ１／ｆ２）の関係となる自然数Ｐと、（ｆ１／ｆ２＜Ｑ）となる自然数Ｑとを求め、
ｆ１：ｆ２＝Ｎ：Ｍ
となる自然数Ｎと自然数Ｍとを求め、
Ｎ＝ａ×Ｐ＋ｂ×Ｑ及び、Ｍ＝ａ＋ｂ
をほぼ同時に満足するような自然数ａと自然数ｂとを求め、
上記Ｐ分周出力をａ回、上記Ｑ分周出力をｂ回出力させる
ようにしたことを特徴とする請求項６に記載のクロック発生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、特に、周波数２７ＭＨｚのＭＰＥＧ(Moving Picture Coding Experts Group )２−ＴＳ(Transport Stream)のシステムクロック（ＳＴＣ）から、このシステムクロックに同期する周波数１２．２８８ＭＨｚのオーディオマスタクロックを生成するのに用いて好適なクロック発生装置及び方法に関する。
【０００２】
【従来の技術】
日本のディジタル衛星放送は、ＡＲＩＢ（Association of Radio Industrial and Businesses）の規格に基づいて行われている。このＡＲＩＢの規格は、ヨーロッパのＤＶＢ（Digital Video Broadcasting）方式の規格を基に作成されたもので、ＭＰＥＧ２−ＴＳのシステムで、映像及び音声を放送するものである。
【０００３】
ＭＰＥＧ２−ＴＳは、放送や通信ネットワークなどデータの伝送誤りが発生する環境に適用されることを想定しており、１本のストリームの中に複数のプログラムを構成することができることから、ディジタル衛星放送などに使用されている。
【０００４】
このＭＰＥＧ２−ＴＳでは、１８８バイトの固定長のＴＳパケットが複数個集まって、ＴＳストリームが構成される。この１８８バイトのＴＳパケットの長さは、ＡＴＭ（Asynchronous Transfer Mode）セル長との整合性を考慮して決定されている。
【０００５】
ＴＳパケットは、４バイトの固定長のパケットヘッダと、可変長のアダプテーションフィールドおよびペイロードで構成される。パケットヘッダには、ＰＩＤ（パケット識別子）や各種のフラグが定義されている。このＰＩＤにより、ＴＳパケットの種類が識別される。
【０００６】
ビデオやオーディオなどの個別ストリームが収められたＰＥＳ（Packetized Elementary Stream）パケットは、同じＰＩＤ番号を持つ複数のＴＳパケットに分割されて伝送される。ビデオの符号化には、例えばＭＰＥＧ２方式が用いられる。オーディオの符号化には、例えば、ディジタルＢＳ（Broadcast Satellite ）放送ではＭＰＥＧ２−ＡＡＣ（MPEG2 Advanced Audio Coding ）方式が用いられている。また、字幕などのデータが納められたＰＥＳパケットも、ビデオやオーディオのパケットと同様に、複数のＴＳパケットに分割されて伝送される。
【０００７】
このようなＭＰＥＧ２−ＴＳでは、ＳＴＣ(System Time Clock)の時間を合わせるために、所定時間毎に、ＰＣＲ(Program Clock Reference )が送られる。
【０００８】
すなわち、ＴＳパケットには、アダプテーションフィールドが含まれているものがある。アダプテーションフィールドは、個別ストリームに関する付加情報を伝送するためのもので、ここには、オプショナルフィールドに、６バイトのＰＣＲが配される。
【０００９】
受信機側では、システムクロックである２７ＭＨｚのＳＴＣは、ＳＴＣカウンタでカウントされる。このＳＴＣカウンタの時刻と、ＰＣＲの時刻とが比較され、これにより、ＳＴＣを発生するＶＣＯ(Voltage Controlled Oscillator)が制御される。これにより、ＳＴＣの時刻がＰＣＲの時刻に基づいて較正される。
【００１０】
【発明が解決しようとする課題】
このようなディジタルＢＳ放送やディジタルＣＳ放送の受信機では、ＳＴＣのクロックに同期して、ビデオやオーディオのデコード処理がなされる。
【００１１】
例えば、オーディオデータのサンプリング周波数としては、４８ｋＨｚが使用されており、この２５６倍の１２．２８８ＭＨｚ（４８ｋＨｚ×２５６＝１２．２８８ＭＨｚ）のクロックがオーディオのマスタクロックとして使用される。したがって、ＳＴＣに同期した、周波数１２．２８８ＭＨｚのオーディオのマスタクロックを形成する必要がある。
【００１２】
すなわち、図４は、ディジタルＢＳ放送やディジタルＣＳ放送の受信機のオーディオ処理の概要を示すものである。
【００１３】
図４において、入力端子１０１からオーディオクロック発生回路１０２に、ＰＣＲに同期した周波数２７ＭＨｚのＳＴＣが供給される。オーディオクロック発生回路１０２で、このＳＴＣに同期したオーディオマスタクロックが生成される。
このオーディオマスタクロックの周波数は、例えば、オーディオサンプリングクロックが４８ｋＨｚとすると、（４８ｋＨｚ×２５＝１２．２８８ＭＨｚ）とされる。このオーディオマスタクロックがオーディオＤＳＰ(Digital Signal Processor)１０３に供給される。
【００１４】
オーディオＤＳＰ１０３は、このオーディオマスタクロックで動作している。そして、オーディオＤＳＰ１０３で、ディジタルオーディオ信号のデコード処理や、ディジタルオーディオ信号に対する各種の信号処理が行われる。
【００１５】
オーディオＤＳＰ１０３からは、ワードクロックと、ビットシリアルクロックと、ＰＣＭ(Pulse Code Modulation)データが出力される。このオーディオＤＳＰ１０３の出力がＤ／Ａ(Digital to Analog)コンバータ１０４に供給される。Ｄ／Ａコンバータ１０４で、ディジタルオーディオデータがアナログオーディオ信号に変換される。この左右のアナログオーディオ信号がオーディオ出力端子１０５Ａ及び１０５Ｂから出力される。
【００１６】
このように、ディジタルＢＳ放送やディジタルＣＳ放送の受信機では、オーディオ信号を処理するために、周波数２７ＭＨｚのＳＴＣに同期した、周波数１２．２８８ＭＨｚのオーディオマスタクロックを生成する必要がある。
【００１７】
ところが、ＳＴＣの周波数２７ＭＨｚと、オーディオのマスタクロックの周波数１２．２８８ＭＨｚとの関係は簡単な整数比にはならない。このため、ＳＴＣのクロックを分周器で単純に分周してオーディオデータのマスタクロックを生成することはできない。
【００１８】
互いに同期した異なる２つの周波数のクロックを生成する場合、図５に示すように、カウンタ１１１及び１１２と、位相比較器１１３と、ループフィルタ１１４と、ＶＣＯ(Voltage Controlled Oscillator)１１５とからなるアナログのＰＬＬ(Phase Locked Loop)を用いるのが一般的である。
【００１９】
ところが、クロック発生器をアナログのＰＬＬで構成すると、以下のような問題が生じる。
【００２０】
まず、このようなＰＬＬ回路を集積回路にて実現する場合、集積回路製造時固有の問題により特性にばらつきが発生するため、これを補償するための工夫等が必要であり、設計が容易ではない。また、入力の周波数制度のふらつきによる誤動作に対する耐性を保つために回路的な工夫が必要である。また、温度補償を念頭に据えた設計が必要となる。
【００２１】
更に、オーディオクロック発生器を独立したデバイスとして装置内に実装せず、他の集積回路の一部としてこれの実装を希望する場合、これらの問題から、必ずしも、アナログＰＬＬによるクロックの発生器を設けることは容易ではない。
【００２２】
したがって、この発明の目的は、第１の周波数のクロックと第２の周波数のクロックとの周波数関係が単純な整数比とはならない場合でも、簡単な構成で、第１の周波数のクロックに同期した第２の周波数のクロックを生成できるようにしたクロック発生装置及び方法を提供することにある。
【００２３】
【課題を解決するための手段】
この発明は、周波数ｆ１の第１のクロックが入力され、第１のクロック数をカウントするカウント手段と、
カウント手段のカウント値をデコードし、周波数ｆ１の入力クロックに同期した周波数ｆ２の第２のクロックを出力するデコード手段とを有し、
デコード手段は、第１のクロックの周波数ｆ１が第２のクロックの周波数ｆ２より大きく、周波数ｆ１が周波数ｆ２で割り切れない関係にあるとき、
（Ｐ＜ｆ１／ｆ２）の関係となる自然数Ｐの分周出力と、（ｆ１／ｆ２＜Ｑ）となる自然数Ｑの分周出力とを所定パターンで組み合わせて、第１のクロックに同期した第２のクロックを生成する
ようにしたクロック発生装置である。
【００２４】
この発明は、周波数ｆ１の第１のクロックから、第１のクロックに同期する周波数ｆ２の第２のクロックを生成するクロック発生方法において、
第１のクロックの周波数ｆ１が第２のクロックの周波数ｆ２より大きく、周波数ｆ１が周波数ｆ２で割り切れない関係にあるとき、
（Ｐ＜ｆ１／ｆ２）の関係となる自然数Ｐの分周出力と、（ｆ１／ｆ２＜Ｑ）となる自然数Ｑの分周出力とを所定パターンで組み合わせて、第１のクロックに同期した第２のクロックを生成する
ようにしたクロック発生方法である。
【００２５】
例えば、第１のクロックがＳＴＣであり、その周波数ｆ１が２７ＭＨｚであり、第２のクロックがオーディオマスタクロックであり、その周波数ｆ２が１２．２８８ＭＨｚであるとする。この関係は、（ｆ１／ｆ２）が約２．２となり、単純な整数比とはならない。
【００２６】
先ず、（Ｐ＜ｆ１／ｆ２）の関係となる自然数Ｐと、（ｆ１／ｆ２＜Ｑ）となる自然数Ｑとが求められる。この場合、（ｆ１／ｆ２）が約２．２となるので、Ｐ＝２、Ｑ＝３である。
【００２７】
そして、
ｆ１：ｆ２＝Ｎ：Ｍ
となる自然数Ｎと自然数Ｍとが求められる。この場合、Ｎ＝１１２５、Ｍ＝５１２である。
【００２８】
そして、
Ｎ＝ａ×Ｐ＋ｂ×Ｑ及び、Ｍ＝ａ＋ｂ
をほぼ同時に満足するような自然数ａと自然数ｂとが求められる。この場合、ａ＝４０１、ｂ＝１０１である。
【００２９】
したがって、この場合、２分周出力が４０１回、３分周出力が１０１回出力されるようなパターンで、ＳＴＣが分周される。このとき、２分周出力と３分周出力とが分散するようなパターンとされる。これにより、周波数２７ＭＨｚのＳＴＣに同期した周波数１２．２８８ＭＨｚのオーディオマスタクロックが生成できる。
【００３０】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。図１は、この発明の実施の形態を示すものである。この実施の形態は、ＭＰＥＧ２−ＴＳのシステムクロック（ＳＴＣ）である周波数２７ＭＨｚのクロックに同期した、周波数１２．２８８ＭＨｚのオーディオマスタクロックを生成するものである。
【００３１】
図１において、符号１は、１１ビットの同期式カウンタであり、符号２は、同期式カウンタ１が所定の分周比となる毎に出力を発生するデコーダである。同期式カウンタ１及びデコーダ２には、入力端子４から、周波数２７ＭＨｚのシステムクロックであるＳＴＣが供給される。このＳＴＣは、ＰＣＲに同期している。また、入力端子５に非同期のリセット信号が供給され、この非同期のリセット信号が同期式カウンタ１及びデコーダ２のリセット端子に供給される。
【００３２】
同期式カウンタ１は、入力端子４からのＳＴＣをカウントしている。同期式カウンタ１のカウント出力がデコーダ２及び３に供給される。デコーダ２は、図２に示すように、同期式カウンタ１の出力が所定のパターンで２分周と３分周になるようにデコードする。
【００３３】
例えば、同期式カウンタ１の出力が（０ｘ０００ｈ）（ｈは１６進数を示す）から（０ｘ００ａｈ）では、デコーダ２の出力は、［１０１０１００１０１０］のパターンとなり、[ ２分周、２分周、３分周、２分周、２分周 ] のパターンとなっている。
【００３４】
デコーダ３は、同期式カウンタ１の出力を所定の間（０ｘ０００ｈから０ｘ４６４ｈの間）カウントし、所定カウント数（０ｘ４６４ｈ）まで達したら、同期式カウンタ１を同期リセットさせる。
【００３５】
デコーダ２の出力が出力端子６から出力される。この出力端子６からの出力信号により、例えば、周波数１２．２８８ＭＨｚに相当し、システムクロック（ＳＴＣ）に同期した、オーディオのマスタクロックを得ることができる。
【００３６】
このように、同期式カウンタ１と、デコーダ２及び３とからなる構成により、例えば２７ＭＨｚのＳＴＣに同期した、周波数１２．２８８ＭＨｚに相当するオーディオのマスタクロックが生成できる。このことについて、以下に説明する。
【００３７】
ＳＴＣのクロックの周波数２７ＭＨｚと、オーディオのマスタクロックの周波数１２．２８８ＭＨｚとの周波数の比は約２．２となり、簡単な整数比とならない。このため、単純な分周回路では、周波数２７ＭＨｚのＳＴＣから、周波数１２．２８８ＭＨｚのオーディオマスタクロックを生成することができない。また、アナログのＰＬＬでは、回路規模が増大する。
【００３８】
そこで、この発明の実施の形態では、周波数２７ＭＨｚのＳＴＣのクロックを、例えば、２分周と３分周とを組み合わせて分周することで、１２．２８８ＭＨｚのオーディオのマスタクロックを生成するようにしている。
【００３９】
すなわち、この例では、同期式カウンタ１の出力に対して、デコーダ２で、[ ２分周、２分周、３分周、２分周、２分周 ] の組を７回繰り返し、その後、[ ２分周 ] をし、[ ２分周、２分周、３分周、２分周、２分周 ] の組を１５回繰り返し、その後、[ ２分周 ] をし、[ ２分周、２分周、３分周、２分周、２分周 ] の組を１４回繰り返し、その後、[ ２分周 ] をし、[ ２分周、２分周、３分周、２分周、２分周 ] の組を１４回繰り返し、その後、[ ２分周 ] をし、[ ２分周、２分周、３分周、２分周、２分周 ] の組を１５回繰り返し、その後、[２分周 ] をし、[ ２分周、２分周、３分周、２分周、２分周 ] の組を１４回繰り返し、その後、[ ２分周 ] をし、[ ２分周、２分周、３分周、２分周、２分周 ] の組を１５回繰り返し、その後、[ ２分周 ] をし、[ ２分周、２分周、３分周、２分周、２分周 ] の組を７回繰り返すように分周して出力するようにている。
【００４０】
つまり、「２」を２分周を表す表記方法とし、「３」を３分周を表す表記方法とする。また、[ ２ ３ ]のように表記した場合は、２分周相当のパルスを出力後、３分周相当のパルスを出力する場合を表すものとする。さらに、[ ２ ２ ３ ] ｘ Ｎ のように表記した場合、これは、２分周相当のパルスを出力後、２分周相当のパルスを出力し、さらにその後、３分周相当のパルスを出力し、この系列の組をＮ回繰り返す場合を表すものとする。この表記に従うと、デコーダ２は、以下のような分周を行っている。
【００４１】
[ ２ ２ ３ ２ ２ ] ｘ ７
[ ２ ]
[ ２ ２ ３ ２ ２ ] ｘ １５
[ ２ ]
[ ２ ２ ３ ２ ２ ] ｘ １４
[ ２ ]
[ ２ ２ ３ ２ ２ ] ｘ １４
[ ２ ]
[ ２ ２ ３ ２ ２ ] ｘ １５
[ ２ ]
[ ２ ２ ３ ２ ２ ] ｘ １４
[ ２ ]
[ ２ ２ ３ ２ ２ ] ｘ １５
[ ２ ]
[ ２ ２ ３ ２ ２ ] ｘ ７
【００４２】
これにより、２分周が４０１回、３分周が１０１回行われたことになる。周波数２７ＭＨｚのシステムクロックに対して、２分周が４０１回、３分周が１０１回行われたことになる。これは、１２．２８８ＭＨｚのオーディオのマスタクロックが生成されたことと等しくなる。
【００４３】
このように、整数比とならない関係にある２つの周波数のクロックは、例えば、２分周のクロックと３分周のクロックとを所定のパターンで繰り返すことで、疑似的に分周できる。このことについて、以下に説明する。
【００４４】
今、入力周波数をｆ１とし、出力周波数をｆ２としたとき、この間にｆ１>ｆ２なる関係があるとする。
【００４５】
先ず、（Ｐ＜ｆ１／ｆ２）の関係となる最大の自然数Ｐと、（ｆ１／ｆ２＜Ｑ）となる最小の自然数Ｑとが求められる。この場合、（ｆ１／ｆ２）が約２．２となるので、Ｐ＝２、Ｑ＝３である。
【００４６】
そして、
ｆ１：ｆ２＝Ｎ：Ｍ
となる自然数Ｎと自然数Ｍとが求められる。この場合、Ｎ＝１１２５、Ｍ＝５１２である。
【００４７】
そして、
Ｎ＝ａ×Ｐ＋ｂ×Ｑ及び、Ｍ＝ａ＋ｂ
をほぼ同時に満足するような自然数ａと自然数ｂとが求められる。この場合、ａ＝４０１、ｂ＝１０１である。
【００４８】
したがって、この場合、２分周出力が４０１回、３分周出力が１０１回出力されるようなパターンで、ＳＴＣが分周される。このとき、２分周出力と３分周出力とが分散するようなパターンとされる。これにより、周波数２７ＭＨｚのＳＴＣに同期した周波数１２．２８８ＭＨｚのオーディオマスタクロックが生成できる。
【００４９】
このようなパラメータを使用し、周波数ｆ１のＰ分周を出力するか、ｆ１のＱ分周を出力するかは、以下のような手順で解決される。
【００５０】
図３において、ステップＳ１で、変数の初期化がなされる。ステップＳ２で、レファレンスが計算される。レファレンスｒｅｆは、
ｒｅｆ＝（１／ｆ２）＊ｉ
として求められる。
【００５１】
ステップＳ３で、Ｐ分周のクロックを生成した場合、スパンＳＰＡＮ１が
ＳＰＡＮ１＝（Ｐ／ｆ１）＊（Ａ＋１）＋（Ｑ／ｆ１）＊Ｂ
として求められる。そして、ステップＳ４で、スパンＳＰＡＮ１とレファレンスｒｅｆとの差分ｄｅｌｔａ１が求められる。
【００５２】
又は、ステップＳ５で、Ｑ分周のクロックを生成した場合、スパンＳＰＡＮ２が
ＳＰＡＮ２＝（Ｐ／ｆ１）＊Ａ＋（Ｑ／ｆ１）＊（Ｂ＋１）
として求められる。そして、ステップＳ６で、スパンＳＰＡＮ２とレファレンスｒｅｆとの差分ｄｅｌｔａ２が求められる。
【００５３】
ステップＳ７で、差分ｄｅｌｔａ１が差分ｄｅｌｔａ２より小さく、且つ、ＡがＬＩＭＩＴ＿Ａより小さいか否かが判断される。
【００５４】
ステップＳ８で、ステップＳ５において差分ｄｅｌｔａ１が差分ｄｅｌｔａ２より小さく、且つ、ＡがＬＩＭＩＴ＿Ａより小さいと判断された場合には、Ａがインクリメントされ、Ｐ分周クロックが生成される。
【００５５】
ステップＳ９で、ステップＳ７において差分ｄｅｌｔａ１が差分ｄｅｌｔａ２より小さく、且つ、ＡがＬＩＭＩＴ＿Ａより小さくないと判断された場合には、差分ｄｅｌｔａ１が差分ｄｅｌｔａ２より大きく、且つ、ＢがＬＩＭＩＴ＿Ｂより小さいか否かが判断される。
【００５６】
ステップＳ１０で、ステップＳ９において差分ｄｅｌｔａ１が差分ｄｅｌｔａ２より大きく、且つ、ＢがＬＩＭＩＴ＿Ｂより小さいと判断された場合には、Ｂがインクリメントされ、Ｑ分周クロックが生成される。
【００５７】
ステップＳ１１で、ステップＳ９において差分ｄｅｌｔａ１が差分ｄｅｌｔａ２より大きく、且つ、ＢがＬＩＭＩＴ＿Ｂより小さくないと判断された場合には、差分ｄｅｌｔａ１と差分ｄｅｌｔａ２とが等しく、且つ、ＡがＢより小さいか否かが判断される。
【００５８】
ステップＳ１２で、ステップＳ１１において差分ｄｅｌｔａ１と差分ｄｅｌｔａ２とが等しく、且つ、ＡがＢより小さいと判断された場合には、Ａがインクリメントされ、Ｐ分周クロックが生成される。
【００５９】
ステップＳ１３で、ステップＳ１１において差分ｄｅｌｔａ１が差分ｄｅｌｔａ２と等しく、且つ、ＡがＢより小さくないと判断された場合には、差分ｄｅｌｔａ１と差分ｄｅｌｔａ２とが等しく、且つ、ＡがＢより大きいか否かが判断される。
【００６０】
ステップＳ１４で、ステップＳ１３において差分ｄｅｌｔａ１と差分ｄｅｌｔａ２とが等しく、且つ、ＡがＢより大きいと判断された場合には、Ｂがインクリメントされ、Ｑ分周クロックが生成される。
【００６１】
ステップＳ１５で、ステップＳ１３において差分ｄｅｌｔａ１と差分ｄｅｌｔａ２とが等しく、且つ、ＡがＢより大きくないと判断された場合には、ＢがＬＩＭＩＴ＿Ｂと等しく、且つ、ＡがＬＩＭＩＴ＿Ａより小さいか否かが判断される。
【００６２】
ステップＳ１６で、ステップＳ１５においてＢとＬＩＭＩＴ＿Ｂとが等しく、且つ、ＡがＬＩＭＩＴ＿Ａより小さいと判断された場合には、Ａがインクリメントされ、Ｐ分周クロックが生成される。
【００６３】
ステップＳ１７で、ステップＳ１５においてＢとＬＩＭＩＴ＿Ｂとが等しく、且つ、ＡがＬＩＭＩＴ＿Ａより小さくないと判断された場合には、ＡとＬＩＭＩＴ＿Ａとが等しく、且つ、ＢがＬＩＭＩＴ＿Ｂより小さいか否かが判断される。
【００６４】
ステップＳ１８で、ステップＳ１７においてＡとＬＩＭＩＴ＿Ａとが等しく、且つ、ＢがＬＩＭＩＴ＿Ｂより小さいと判断されたら、Ｂがインクリメントされ、Ｑ分周クロックが生成される。
【００６５】
ステップＳ８、Ｓ１０、Ｓ１２．Ｓ１４。Ｓ１６、Ｓ１８で、Ａ又はＢがインクリメントされ、Ｐ分周クロック又はＱ分周クロックが生成されたら、ステップＳ１９で、ｉがインクリメントされる。そして、ステップＳ２０で、（ＴＯＴＡＬ＋１）とｉとが比較され、ｉが（ＴＯＴＡＬ＋１）より小さければ、ステップＳ２にリターンされる。ｉが（ＴＯＴＡＬ＋１）より大きくなるまで、同様の処理が繰り返される。
【００６６】
以上のようにして、Ｐ分周とＱ分周とが設定される。
【００６７】
前述したように、この発明の実施の形態では、周波数２７ＭＨｚのＳＴＣのクロックから、周波数１２．２８８ＭＨｚのオーディオマスタクロックが生成される。この場合には、１１２５クロック中に、２分周のクロックが４１１発、３分周のクロックが１０１発となり、図２に示したようなパターンで、２分周のクロックと３分周のクロックとが出力される。
【００６８】
すなわち、
（Ａ）[ ２分周、２分周、３分周、２分周、２分周 ] の組を７回繰り返し、
（Ｂ）[ ２分周 ] をし、
（Ｃ）[ ２分周、２分周、３分周、２分周、２分周 ] の組を１５回繰り返し、
（Ｄ）[ ２分周 ] をし、
（Ｅ）[ ２分周、２分周、３分周、２分周、２分周 ] の組を１４回繰り返し、
（Ｆ）[ ２分周 ] をし、
（Ｇ）[ ２分周、２分周、３分周、２分周、２分周 ] の組を１４回繰り返し、
（Ｈ）[ ２分周 ] をし、
（Ｉ）[ ２分周、２分周、３分周、２分周、２分周 ] の組を１５回繰り返し、
（Ｊ）[ ２分周 ] をし
（Ｋ）[ ２分周、２分周、３分周、２分周、２分周 ] の組を１４回繰り返し
（Ｌ）[ ２分周 ] をし、
（Ｍ）[ ２分周、２分周、３分周、２分周、２分周 ] の組を１５回繰り返し、
（Ｎ）[ ２分周 ] をし
（Ｏ）[ ２分周、２分周、３分周、２分周、２分周 ] の組を７回繰り返す。
【００６９】
図２は、このような分周比の出力が得られるようにした場合のデコーダ２の出力を示すものである。
【００７０】
先ず、（Ａ）に対応して、クロックのカウント数が１６進表記で「０ｘ０００」から「０ｘ０４ｃ」では、[ ２分周、２分周、３分周、２分周、２分周 ] となるように、［１０１０１００１０１０］が出力されるパターンが７回繰り返される。
【００７１】
（Ｂ）に対応して、クロックのカウント数が１６進表記で「０ｘ０４ｄ」から「０ｘ０４ｅ」では、[ ２分周 ]となるように、「１０」が出力される。
【００７２】
（Ｃ）に対応して、クロックのカウント数が１６進表記で「０ｘ０４ｆ」から「０ｘ０ｆ３」では、[ ２分周、２分周、３分周、２分周、２分周 ] となるように、［１０１０１００１０１０］が出力されるパターンが１５回繰り返される。
【００７３】
（Ｄ）に対応して、クロックのカウント数が１６進表記で「０ｘ０ｆ４」から「０ｘ０ｆ５」では、[ ２分周 ]となるように、「１０」が出力される。
【００７４】
（Ｅ）に対応して、クロックのカウント数が１６進表記で「０ｘ０ｆ６」から「０ｘ１８ｆ」では、[ ２分周、２分周、３分周、２分周、２分周 ] となるように、［１０１０１００１０１０］が出力されるパターンが１４回繰り返される。
【００７５】
（Ｆ）に対応して、クロックのカウント数が１６進表記で「０ｘ１９０」から「０ｘ１９１」では、[ ２分周 ]となるように、「１０」が出力される。
【００７６】
（Ｇ）に対応して、クロックのカウント数が１６進表記で「０ｘ１９２」から「０ｘ２２ｂ」では、[ ２分周、２分周、３分周、２分周、２分周 ] となるように、［１０１０１００１０１０］が出力されるパターンが１４回繰り返される。
【００７７】
（Ｈ）に対応して、クロックのカウント数が１６進表記で「０ｘ２２ｃ」から「０ｘ２２ｄ」では、[ ２分周 ]となるように、「１０」が出力される。
【００７８】
（Ｉ）に対応して、クロックのカウント数が１６進表記で「０ｘ２２ｅ」から「０ｘ２ｄ２」では、[ ２分周、２分周、３分周、２分周、２分周 ] となるように、［１０１０１００１０１０］が出力されるパターンが１５回繰り返される。
【００７９】
（Ｊ）に対応して、クロックのカウント数が１６進表記で「０ｘ２ｄ３」から「０ｘ２ｄ４」では、[ ２分周 ]となるように、「１０」が出力される。
【００８０】
（Ｋ）に対応して、クロックのカウント数が１６進表記で「０ｘ２ｄ５」から「０ｘ３６ｅ」では、[ ２分周、２分周、３分周、２分周、２分周 ] となるように、［１０１０１００１０１０］が出力されるパターンが１４回繰り返される。
【００８１】
（Ｌ）に対応して、クロックのカウント数が１６進表記で「０ｘ３６ｆ」から「０ｘ３７０」では、[ ２分周 ]となるように、「１０」が出力される。
【００８２】
（Ｍ）に対応して、クロックのカウント数が１６進表記で「０ｘ３７１」から「０ｘ４１５」では、[ ２分周、２分周、３分周、２分周、２分周 ] となるように、［１０１０１００１０１０］が出力されるパターンが１５回繰り返される。
【００８３】
（Ｎ）に対応して、クロックのカウント数が１６進表記で「０ｘ４１６」から「０ｘ４１７」では、[ ２分周 ]となるように、「１０」が出力される。
【００８４】
（Ｏ）に対応して、クロックのカウント数が１６進表記で「０ｘ４１８」から「０ｘ４６４」では、[ ２分周、２分周、３分周、２分周、２分周 ] となるように、［１０１０１００１０１０］が出力されるパターンが７回繰り返される。
【００８５】
以上のように、この発明の実施の形態では、例えば、第１のクロックがＳＴＣであり、その周波数ｆ１が２７ＭＨｚであり、第２のクロックがオーディオマスタクロックであり、その周波数ｆ２が１２．２８８ＭＨｚであり、単純な整数比とはならない場合には、２分周出力が４０１回、３分周出力が１０１回出力されるようなパターンで、ＳＴＣが分周される。これにより、周波数２７ＭＨｚのＳＴＣに同期した周波数１２．２８８ＭＨｚのオーディオマスタクロックが生成できる。
【００８６】
なお、上述の例では、ＳＴＣからオーディオのマスタクロックを生成する場合について説明したが、この発明は、互いに同期させる必要のあるクロックを生成する場合に、同様に適用できる。
【００８７】
【発明の効果】
この発明によれば、周波数２７ＭＨｚのＳＴＣのクロックから、周波数１２．２８８ＭＨｚのオーディオマスタクロックを生成する場合のように、周波数ｆ１の第１のクロックの場合から、これと単純な整数比とはならない周波数ｆ２の第２のクロックを生成する場合には、先ず、（Ｐ＜ｆ１／ｆ２）の関係となる自然数Ｐと、（ｆ１／ｆ２＜Ｑ）となる自然数Ｑとが求められ、そして、
ｆ１：ｆ２＝Ｎ：Ｍ
となる自然数Ｎと自然数Ｍとが求められ、そして、
Ｎ＝ａ×Ｐ＋ｂ×Ｑ及び、Ｍ＝ａ＋ｂ
をほぼ同時に満足するような自然数ａと自然数ｂとが求められる。そして、Ｐ分周出力がａ回、Ｑ分周出力がｂ回出力されるようなパターンで、第１のクロックが分周される。これにより、周波数ｆ１の第１のクロックに同期した、周波数ｆ２の第２のクロックが生成できる。
【００８８】
例えば、周波数２７ＭＨｚのＳＴＣのクロックから、周波数１２．２８８ＭＨｚのオーディオマスタクロックを生成する場合には、２分周出力が４０１回、３分周出力が１０１回出力されるようなパターンで、ＳＴＣが分周される。
【００８９】
そして、この発明によれば、カウンタとデコーダとにより、簡単な整数比の関係とならないクロックを生成でき、アナログのＰＬＬを用いる場合に比べて、回路規模が実現できる。
【００９０】
また、この発明によれば、同期式ディジタル回路のみを使用しているため、製造時に起因するばらつきに左右されず、目的のクロックが生成できる。また、入力クロックのふらつきによる誤動作が発生しないという利点がある。更に、温度補償に対する設計上の配慮が必要なく、また、集積回路化が容易である。
【図面の簡単な説明】
【図１】この発明の一実施の形態のブロック図である。
【図２】この発明の一実施の形態の説明に用いる略線図である。
【図３】この発明の一実施の形態の説明に用いるフローチャートである。
【図４】システムクロックに同期したオーディオマスタクロックの説明に用いるブロック図である。
【図５】従来のクロック発生回路の説明に用いるブロック図である。
【符号の説明】
１・・・ 同期式カウンタ、２，３・・・ デコーダ、４・・・システムクロックの入力端子、６・・・オーディオマスタクロックの出力端子
【図１】
0004678109.tif 000002
【図２】
0004678109.tif 000003
【図３】
0004678109.tif 000004
【図４】
0004678109.tif 000005
【図５】
0004678109.tif 000006