(57)【特許請求の範囲】
【請求項１】
パワークラスの変換器におけるパワー半導体スイッチ、有利にはＭＯＳＦＥＴまたはＩＧＢＴを駆動するための半導体構成品において、
複数のパワー半導体スイッチのための機能、即ち、１次側入力信号の信号調整（１２）、始動ロジック（２２）、短絡監視（１９）、通常稼動時にも短絡時にも駆動するためのゲートドライバ（１４、１６、１７、１８）、内部の動作電圧生成（２０）及び内部の動作電圧監視（２１）、及び、エラー検出及びエラー処理（１３、１４、１５、１９）が、モノリシックに統合されており、
エラー検出（１３、１４、１５）では、半導体構成品により駆動されているパワー半導体スイッチの誤動作の記録にて、それぞれのスイッチに付属するドライバロジックに統合されているエラーメモリがセットされ、それにより、前記パワー半導体スイッチがソフトにターンオフされ、大域のエラーメモリ（１５）がセットされ、それにより、半導体構成品により駆動されている他の全てのパワー半導体スイッチが同様にターンオフされ、更にエラー情報が、３相ブリッジ回路の他のパワー半導体スイッチをターンオフするために１次側駆動回路（１、１０）へ転送されることを特徴とする半導体構成品。
【請求項２】
パワークラスの変換器におけるパワー半導体スイッチ、有利にはＭＯＳＦＥＴまたはＩＧＢＴを駆動するための半導体構成品において、
複数のパワー半導体スイッチのための機能、即ち、１次側入力信号の信号調整（１２）、始動ロジック（２２）、短絡監視（１９）、通常稼動時にも短絡時にも駆動するためのゲートドライバ（１４、１６、１７、１８）、内部の動作電圧生成（２０）及び内部の動作電圧監視（２１）、及び、エラー検出及びエラー処理（１３、１４、１５、１９）が、モノリシックに統合されており、
ゲートドライバ（１６）が、「ハード」なターンオンのためのｐ−ＭＯＳＦＥＴ、「ハード」なターンオフのためのｎ−ＭＯＳＦＥＴ、及び、短絡時の「ソフト」なターンオフのためのｎ−ＭＯＳＦＥＴから構成され、短絡時の「ソフト」なターンオフのためのｎ−ＭＯＳＦＥＴが、「ハード」なターンオフのためのトランジスタ（ｎ−ＭＯＳＦＥＴ）と比べて電流能力の一部分だけを有することを特徴とする半導体構成品。
【請求項３】
半導体構成品の同一に構成されている４つの集積ゲートドライバ（１４、１６、１７、１８、１９）が、３相ブリッジ回路にて、３つのＢＯＴＴＯＭスイッチ、並びに、制動調整部として又は無効電力改善のために用いられる追加的なスイッチを駆動し且つ監視することを特徴とする、請求項１または２に記載の半導体構成品。
【請求項４】
内部の動作電圧監視（２１）が、内部にて生成されている動作電圧並びに外部にて印加する動作電圧の監視を統合し、この監視が、エラー時に３相ブリッジ回路の全てのパワースイッチを被制御ターンオフすることを特徴とする、請求項１または２に記載の半導体構成品。
【請求項５】
エラー検出（１３、１４、１５）にて、パワー半導体スイッチのコレクタ−エミッタ−電圧（ＶＣＥ）を監視することにより半導体スイッチの短絡監視（１９）が行われることを特徴とする、請求項１または２に記載の半導体構成品。
【請求項６】
内部の動作電圧生成（２０）が一定電圧を生成し、この一定電圧の基準電位が、パワースイッチをターンオフするための外部にて印加する可変動作電圧を示すことを特徴とする、請求項１または２に記載の半導体構成品。
【請求項７】
全ての動作電圧閾値に到達する時点、及びこの時点にて実施される内部のエラーメモリ（１５、１６）のリセット時に初めてドライバ回路（１４、１６、１７）がリリースされることによって、始動ロジック（２２）が変換器の始動に際してブリッジ短絡を確実に防止することを特徴とする、請求項１または２に記載の半導体構成品。
【請求項８】
ソフトターンオフ中のゲート電圧が、パワースイッチのゲートにて監視され、定義されている閾値を下回る場合には、引き続くターンオフプロセスが「ハード」なターンオフにより短縮されることを特徴とする、請求項１に記載の半導体構成品。
【請求項９】
誤動作、並びに１次側の再ターンオン信号（リセット）の後に、全てのエラーメモリが消去され、ドライバ回路の被制御再スタートが、実際にエラーが無い場合には作動されることを特徴とする、請求項１または２に記載の半導体構成品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、請求項１，２の前提部分の記載に従い、コントローラと、電力変換器におけるパワーデバイスとの間のインタフェース機能を有する半導体構成品に関し、この半導体構成品は、半導体デバイスの駆動、特にＩＧＢＴパワースイッチやＭＯＳＦＥＴパワースイッチの駆動に適している。
【０００２】
【従来の技術】
ハイブリッド駆動回路は、従来の技術から周知である。半導体パワースイッチを駆動するためのこの種の回路装置は「アプリケーションブック  ＩＧＢＴパワーモジュール及びＭＯＳＦＥＴパワーモジュール」（ISBN 3-932633-24-5）並びにゼミクロン電子機器有限会社（SEMIKRON Elektronik GmbH）の９９年度のカタログに記載されている。次に、駆動の問題点をブロック図を用いて説明する。
【０００３】
図１には、従来の技術による高電圧ＩＧＢＴ（Insulated Gate Bipolar Transistor）を駆動するためのパワーエレクトロニクスシステムの基本構成が示されている。
【０００４】
このパワーエレクトロニクスシステムは、詳細には以下の構成要素から構成されている。
【０００５】
−  例えば、マイクロプロセッサ、メモリ、及びＡ／Ｄ変換ユニットないしはＤ／Ａ変換ユニットを有するコントローラ（１）、
−  信号調整、電力供給、及びエラー処理のためのデジタル素子、アナログ素子、及びパワー素子を有する制御回路（２）、
−  低電圧側と高電圧側との間の電位分離部（３）、
−  電力供給、ゲートドライバ、及び監視を伴うドライバ回路（４）、
−  電圧中間回路（５）、
−  パワースイッチ（６）、
−  消費装置（７）、及び
−  評価回路を伴うセンサ（８）。
【０００６】
パワー半導体スイッチに対する接続を示すために、ハーフブリッジの２つのＩＧＢＴ、変換器の電圧中間回路、及び消費装置（ここではモータをシンボルとしている）が、変換器回路からの部分として示されている。
【０００７】
評価回路を有することが可能で且つ重要な全ての稼動データのためのセンサを用いて、消費装置の状態量、並びにパワースイッチの状態量（例えば、回転数、位置、トルク、ないしは、温度、電圧、電流、及び短絡）が検出され、制御回路またはコントローラに伝送される。これらのセンサは、稼動状態にある変換器の状態量の検出のために互換性のあるデータを提供する。
【０００８】
低電圧使用（例えば、バッテリ使用、１００Ｖよりも小さい中間回路電圧を用いた自動車使用）のために、今日では、コントローラ、制御回路、及びドライバ回路、並びに、電位分離部、及び状態量検知部を、広範囲に渡ってモノリシックに統合（集積）することを可能にする半導体技術が存在する。比較的高い中間回路電圧では、絶縁問題のために、電位分離部（ないしはレベル変換ステージ）の集積が常に困難である。６００Ｖまでのレベル変換ステージ、並びに昨今では１２００Ｖまでのレベル変換ステージを集積するための解決策は従来の技術に属し、これらの解決策は、インターナショナルレクチファ（International Rectifer、データシートIR2130,IR2235）に記載されている。これらの解決策の長所は、大規模集積化、並びにそれに起因する低コストである。短所としては、制限された電圧領域、並びに増加する耐電圧性を減少させてしまう制限されたドライバ電力である。
【０００９】
必須のブートストラップ電力供給と関連して制限されている使用可能性、並びに実際の直流電気の分離が成されていないことは、従来の技術において極めて不利である。それにより、中電力並びに高電力のために、ここでも追加的なフォトカプラ、または、トランス及びポストアンプが必要とされる。
【００１０】
モノリシックに集積されている電位分離部は、例えば、Ｃ．Ｙ．ルー著の補助キャリア技術(C.Y.Lu, IEEE Trans. On E.D., ED35(1998), 230-239頁)、Ｋ．Ｇ．オッパーマンとＭ．ストイシークによるトレンチ絶縁を用いたウエーハボンディング(K.G.Oppermann & M.Stoisiek, ISPSD 1996, Proc. 239-242頁)のような誘電性の絶縁技術、ないしは、フォークトらによるＳＩＭＯＸ技術(Vogt et al., ISPSD 1997，Proc. 317-320頁)によってのみ可能である。これらの技術は、２μｍよりも小さく実現可能な酸化物の厚さにより、１２００Ｖ（多くの場合は６００Ｖ）よりも小さい絶縁電圧に制限されていて、それに加えて極めて高価なものである。
【００１１】
実際に、１００Ｖよりも大きな電圧のためには、低電圧側と高電圧側との間の電位分離のために、離散的（ディスクリート）なフォトカプラまたはトランスが使用される。フォトカプラと比べた場合のトランスの長所は、制御信号のための双方向性のデータの流れである。更に、トランスを用いることによってのみ、高電圧側の電力供給のために電位を伴わない電力伝達が可能である。また、短所としては、トランスが信号伝達のために明らかに大きな駆動電力を必要とすることが挙げられる。
【００１２】
離散的なフォトカプラまたはトランスが使用されると、別個の回路、離散的回路、または集積回路が低電圧側でも高電圧側でも必要となる。所定の場合（例えば、小さい電力、少ないアナログ機能）には、コントローラを有する低電圧側のモノリシックの集積が可能である。
【００１３】
従来の技術による他の可能性としては、フォトカプラ構成要素を、ドライバ機能及び監視機能を有する集積スイッチ回路（高電圧側）と共に特有のケーシング内にハイブリッド集積することである(Hewlett Packard Data Sheet HCPL-316/, 12/97)。この場合、高電圧（６００〜１２００Ｖ）並びに中電力及び高電力のための高い機能集積が実現される。
【００１４】
ＩＧＢＴにて起こりうる短絡に関してコレクタとエミッタとの間の電圧（ＶＣＥ）を監視するための高電圧ダイオード、高電圧側のための電力供給、並びに、集積が困難な、オプション機能のための若干の受動素子ないしは受動構成要素だけが、ドライバ回路内にてブランチ毎に離散的に補足されなくてはならない。
【００１５】
フォトカプラを用いて１次側を２次側から直流電気的に分離するハイブリッドＩＧＢＴ駆動スイッチ回路では、信号路のために高速のカプラが使用され、エラー応答のためには多くの場合は低速の第二のカプラが使用される。
【００１６】
高電圧側（２次側）にてＶＣＥ並びに供給電圧を監視するためには、既に集積構成要素が存在する(Motorola Data Sheet MC 33 153)。電位を伴わない２次側の電圧供給は、比較的大きな電力要求のためにＤＣ／ＤＣコンバータを用いて実現される。供給電圧の安定化は、通常、直列制御回路を介して行われる。ＤＣ／ＤＣコンバータを用いた２次側の電圧供給では、三相交流ハーフブリッジ回路の３つのＢＯＴＴＯＭスイッチが通常は電圧供給に統合される。
【００１７】
（例えば、信号調整、エラー処理、電力供給などのような）低電圧側の機能は、従来の技術により、離散的な構成品により実現される、または特にコントローラのデジタル機能により引き受けられる。
【００１８】
ドイツ特許出願公開第１９８５１１８６号明細書(DE19851186A1)では、中電力領域のために、３相ブリッジ回路内のパワーデバイス（ＭＯＳＦＥＴまたはＩＧＢＴ）を駆動、監視、電力供給するための１次側の全ての機能が実現されるスイッチ回路が示されている。この場合、この集積回路は、コントローラと、６つのドライバと、高電圧側のＩＧＢＴスイッチとの間の全体のインタフェース機能を果たさなくてはならない。２次側（高電圧側）のための電位分離部のためには（駆動信号のための）フォトカプラが従来の技術により使用されていて、２次側のドライバ機能及び監視機能のためにはパワースイッチ毎に１つの回路がそれぞれ使用されている。
【００１９】
【発明が解決しようとする課題】
本発明の課題は、変換器内の複数の半導体スイッチを直接的にゲート駆動し且つ直接的に監視するためのモノリシック集積半導体構成品を提供することにある。
【００２０】
【課題を解決するための手段】
前記課題は、請求項１，２に記載した特徴部分の措置により解決され、有利な実施形態は、従属項に記載されている。
【００２１】
【発明の実施の形態】
制動調整部として、または無効電力改善（相改善）のために使用され得る追加的な第７スイッチが補充されている３相ブリッジ回路（図２）の例を用いて本発明による半導体構成品を説明する。この半導体構成品には、レベル変換、並びに、３つのそれぞれのＩＧＢＴハーフブリッジの３つのＢＯＴＴＯＭスイッチ並びに追加的な第７スイッチのドライバ機能及び監視機能が含まれているので、モノリシック集積４重ゲートドライバＩＣ（９）が得られることになる。４つの半導体スイッチのためのこのドライバＩＣは、１次側の駆動ＩＣ（１０）及びコントローラ（１）と同じ電位上に位置する。駆動部とコントローラと共通であるＢＯＴＴＯＭスイッチの電位は、寄生効果に起因するシステム内の妨害電圧が比較的小さいという仮定に基づいて可能である。このことは、比較的小さい電力及び中電力（１５０Ａよりも小さく、１２００Ｖまで）のための電力部、並びに極めてコンパクトに構成されている３相ブリッジ回路モジュールにおいて頻繁に提供され、これらの３相ブリッジ回路モジュールでは、内部のインダクタンスと抵抗が構成的に極めて小さく維持され得る。３つのそれぞれのハーフブリッジの３つのＴＯＰスイッチ（１１）の別々のドライバステージは、正の中間回路電圧＋ＤＣ（例えば３００〜１２００Ｖ）上に位置する。これらのドライバステージは、絶縁理由から（例えばフォトカプラを用いて）電位的に分離される必要がある。更に、図２における駆動システムは、コントローラ（１）並びに１次側の駆動ＩＣ（１０）を含む。
【００２２】
例として、ＣＭＯＳ高電圧技術にて実現されている半導体構成品が示されていて、このＣＭＯＳ高電圧技術では、４つのＩＧＢＴゲートドライバのために以下の機能が補充されている。
【００２３】
−  レベル変換（多重）、ショートパルス抑制、信号遅延適合（１２）
−  始動ロジック(Power on Reset − ＰＯＲ)（２２）
−  ＩＧＢＴを通常にターンオン・ターンオフするためのゲートドライバ
−  ＩＧＢＴを短絡時にゆっくりとターンオフするためのゲートドライバ
−  内部の動作電圧生成（２０）及び内部の動作電圧監視（２１）
−  コレクタ−エミッタ−電圧検知（１９）によるＩＧＢＴの短絡監視
−  エラー検出（１８、１９）及びエラー処理（１４、１５、１６）
【００２４】
４重ゲートドライバＩＣという本発明による解決策を、図３にて詳細に示されているブロック図を用いて説明する。このブロック図は、最も重要である回路部、機能、接続、並びに半導体構成品の入出力を含んでいる。個々の入出力の意味は以下の通りである。
【００２５】
−  ＶＩＮ１＋〜ＶＩＮ４＋：コントローラからの信号のための制御入力であり、４つのＩＧＢＴをターンオンするためのもの（ハーフブリッジの３つのＢＯＴ−ＩＧＢＴ、並びに第７スイッチのため）；ハイアクティブ
−  ＶＩＮ１−〜ＶＩＮ４−：  制御入力（上記参照）；ローアクティブ
−  ＶＤ＋：ＩＧＢＴをターンオンするための動作電圧、通常は１５Ｖ
−  ＶＤ−：ＩＧＢＴをターンオフするための動作電圧、０〜−１５Ｖにて可変
−  ＶＣＣ１：５Ｖ動作電圧
−  ＶＥ：基準電位
−  ＲＥＳＥＴ：コントローラからのリセットパルスのための入力
−  ＦＡＵＬＴ：エラー通知のための出力
−  ＶＯＵＴ１〜ＶＯＵＴ４：それぞれのＩＧＢＴスイッチ（ゲート）への出力
−  ＤＥＳＡＴ１〜ＤＥＳＡＴ４：それぞれの別個の高電圧ダイオードの接続であり、これらの高電圧ダイオードを用いて、コレクタ−エミッタ−電位が短絡監視のためにそれぞれのＩＧＢＴのコレクタにて直接的に測られる。
【００２６】
この４重ゲートドライバＩＣは、コントローラからの正のスイッチ信号も負のスイッチ信号も処理することができる。これらの信号は、入力レベル変換（１２）の回路ブロックにて内部のロジックレベルに変換される。１７０ｎｓよりも小さい信号（信号＜１７０ｎｓ）は、妨害信号として理解され、自動的に抑制される。更に、集積ゲートドライバ内の信号遅延は（低速のフォトカプラを有する）ＴＯＰスイッチのゲートドライバの信号遅延に適合される。
【００２７】
入力ロジック（１３）の回路ブロックでは、有効な正のスイッチ信号及び有効な負のスイッチ信号が、互いに、並びに、コントローラ（１）からのＲＥＳＥＴ信号、エラーメモリ（１５）内の可能なエラー信号、及びパワーオンリセット（ＰＯＲ）（２２）と論理的に結び付けられる。この場合、エラー信号は、信号路を遮断する一方で、エラーメモリのＲＥＳＥＴ信号に応じてリセットされ、信号路が再び開放される。
【００２８】
ドライバロジック（１４）の回路ブロックは、それぞれ以下の回路機能を含んでいる。
【００２９】
−  ＩＧＢＴをターンオンないしはターンオフするためのｐ−ＭＯＳ−ゲートドライバステージ及びｎ−ＭＯＳ−ゲートドライバステージの相互インタロック
−  それぞれのＩＧＢＴスイッチのＶＣＥエラーのためのローカルなエラーメモリ、並びに短絡時における「ソフトなターンオフ」の制御
−  ターンオン（ｐ−ＭＯＳＦＥＴ）、ターンオフ（ｎ−ＭＯＳＦＥＴ）、及び短絡ターンオフ（減少されている電流能力を有するｎ−ＭＯＳＦＥＴ）のための様々な駆動信号の分離
−  「ソフトなターンオフ」によるローカルなＶＣＥエラーメモリのリセット
【００３０】
ＶＣＥエラーの場合には、そのＩＧＢＴは迅速に「ソフト（滑らか）」にターンオフされ、エラー信号がエラーメモリ（１５）を介してマイクロプロセッサ（１）に提供される（ＦＡＵＬＴ出力）。内部にてエラー信号は、エラーメモリ（１５）及び入力ロジック（１３）を介して、残りの３つのＢＯＴＴＯＭ−ＩＧＢＴを「ハード（急激）」にターンオフする。ＴＯＰ−ＩＧＢＴを「ハード」にターンオフするためのターンオフ信号は、１次側の駆動ＩＣまたはコントローラによりＦＡＵＬＴ信号から生成される。ＶＣＥエラーがＴＯＰ−ＩＧＢＴにて生じた場合にも、このエラー処置は対応的に有効である。
【００３１】
出力レベル変換（１６）の回路ブロックでは、５Ｖ駆動信号がＶＤ＋レベル（多くの場合、ターンオンのためには１５Ｖ）ないしはＶＤ−レベル（ターンオフのためには０〜−１５Ｖ）に変換される。
【００３２】
それぞれのＩＧＢＴ（ｐ−ＭＯＳＦＥＴ）を「ハード」にターンオンするため、並びに「ハード」にターンオフ（ｎ−ＭＯＳＦＥＴ）するためのドライバステージ（１７）は、複数ステージとされていて、最大３Ａのピーク電流能力を有する。それにより、例えば１５０Ａまでの１２００Ｖ−ＩＧＢＴスイッチが直接的に駆動され得る。短絡時における「ソフト」なターンオフのための追加的なｎ−ＭＯＳＦＥＴドライバステージは、前記電流能力の一部分（例えば１０分の１）だけを有し、それにより、ターンオフプロセスはゆっくりと行われ、それと共に、過電圧、振動、ＩＧＢＴの破壊にまで及ぶ動的負荷などの問題点が回避される。
【００３３】
ＶＯＵＴ検出（１８）の回路を用いて「ソフト」なターンオフ中の出力ＶＯＵＴにおける電圧降下が監視される。ＶＯＵＴ＝（ＶＤ−＋１Ｖ）という条件が満たされる場合、「ハード」なターンオフプロセスが、引き続くターンオフプロセスを短縮するために導入され、ドライバロジック（１４）におけるローカルなＶＣＥエラーメモリがリセットされる。
【００３４】
ＩＧＢＴにおけるコレクタ電位は、離散的な高電圧ダイオード（ＨＶダイオード、図２参照）を介して直接的に測られる。ＶＣＥ検出（１９）の回路ブロックでは、ＩＧＢＴにおけるコレクタ−エミッタ−電圧が、ターンオン後の所定のデットタイムの後に検知される。通常のターンオンの場合、デットタイム後のコレクタ電圧はＩＧＢＴの飽和電圧に減少される（例えばＶＣＥ＜４Ｖ）。負荷回路内の短絡の場合にはＩＧＢＴが脱飽和し、それにより、コレクタ−エミッタ−区間に渡る電圧降下は７Ｖよりも大きい。ＶＣＥ検出にて電圧降下が７Ｖよりも大きいと検知されると、そのＩＧＢＴはドライバロジック（１４）を介して直ちに「ソフト」にターンオフされる。ピンＤＥＳＡＴにおける外部の配線を介して、必要な場合には、ＶＣＥｓａｔ閾値及びデットタイムが、それぞれに使用されているＩＧＢＴ及び使用状況に適合され得る。
【００３５】
動作電圧ＶＣＣ１（＋５Ｖ）及びＶＤ＋（＋１５Ｖ）が通常は一定であるのに対して、ＶＤ−は０〜−１５Ｖの間で使用状況に応じて変化され得る。この理由により、ロジック（ＶＤＤ生成（２０））のために自動的な内部の電圧供給が必要である。また、この電圧値は、ＶＤＤ＝ＶＤ−＋５Ｖに制御される。
【００３６】
ＵＢ（過電圧）監視の回路ブロックでは、ＶＤ＋、ＶＤ−、及びＶＤＤが不足電圧に関して監視される。動作電圧の１つに不足電圧が生じると、電力部の確実な稼動方式が保証されず、ＩＧＢＴは、エラーメモリ及び入力ロジックを介して、それらのターンオフパルスをドライバ出力ＶＯＵＴにて取得する。エラーメモリのリセットは、エラーの休止時にだけ（ＦＡＵＬＴ）、コントローラからのＲＥＳＥＴを介して可能である。
【００３７】
ＰＯＲ（２２）の回路は、始動後の動作電圧の立ち上がり中にドライバ回路を遮断する。同時に、ブリッジ短絡が生じ得ない（ｎ−ＭＯＳＦＥＴ：オン；ｐ−ＭＯＳＦＥＴ：オフ）ように、出力ドライバステージがセットされる。全ての３つの動作電圧が不足電圧閾値を超過すると、ドライバ回路は開放される。
【００３８】
図４〜図６は、実現化されている回路機能の幾つかの測定値を示す図である。
【００３９】
図４は、ターンオンプロセスのためのゲートドライバのドライバ能力を示している。１次側上の信号遅延は、内部クロックへの入力信号の同期に応じて１７０〜３００ｎｓの値を有する（チャネル１参照、Ｔ１ｉｎ）。２次側にて走行時間はほぼ２８０ｎｓである（チャネル２参照、Ｔ１ｏｕｔ）。チャネル３には、ドライバ出力Ｖｏｕｔ１にて測定された電圧上昇が、並びに、チャネル４には、容量性の充電電流（ＲＧ＝１０Ω、ＣＬ＝３３ｎＦにて、Ｉｏｕｔ  ＰＥＡＫ＝１．８Ａ）が示されている。
【００４０】
図５には、エラー時に測定されたターンオン及びターンオフが示されている。ＶＣＥ検出は、ＩＧＢＴコレクタをそれぞれのゲートドライバと対応的な高電圧ダイオードを介して接続することにより行われる。ターンオン後の所定のデットタイムの後に（ここでは４．１μｓ、チャネル３、ＤＥＳＡＴ１）ＩＧＢＴにおけるオン電圧が限界値（ここでは７Ｖ）以下に降下されている。他の場合にはＩＧＢＴにおける短絡が生じ、このＩＧＢＴはターンオフされる（ほぼ８μｓにおけるチャネル４及び５参照）。対応的なターンオフプロセスは「ソフト」である、即ち、ゲート放電電流が高抵抗のドライバステージに制限されて小さく（チャネル５参照、Ｉｏｕｔ  ＰＥＡＫ＝０．２Ａ）、ターンオフプロセスはほぼ６μｓに渡っている。それにより、短絡電流の遮断時における高い電圧ピークが防止される。ＶＣＥ閾値とデットタイムは、ドライバにて変化され得る。
【００４１】
図６は、動作電圧監視の機能を例として示している。１５Ｖ動作電圧（ＶＤ＋、ＶＣＣ２）のためには、エラー閾値がほぼ１２．８Ｖに位置していて、内部にて生成されている５Ｖ電圧（ＶＤＤ）のためには、ほぼ３．０Ｖである（ＶＤ−に関しては図示せず）。
【００４２】
図７は、４重ゲートドライバＩＣのピン接続を、２８極式−スモール−アウトライン−パッケージ（ＳＯＰ２８）の例で示している。更に、表１は、このＩＣの入出力部を定義している。
【００４３】
【表１】
0004831876.tif 000002
【００４４】
ハイブリッドの解決策や離散的な解決策に対する駆動ＩＣの長所は、様々なデジタル機能、アナログ機能、及びドライバ機能の高集積度にあり、この高集積度、離散的な構成品の数量を減少させ、それによりシステムの故障率を低減させ、更にはコストを減少させる。他の重要な観点は、モノリシック集積による回路特性の改善である。集積回路は、離散的に構成されている回路に比べて、より小さい妨害電圧感度及びより小さい温度ドリフトを有する。
【図面の簡単な説明】
【図１】従来の技術による高電圧ＩＧＢＴを駆動するためのパワーエレクトロニクスシステムの基本構成を示す図である。
【図２】３相ブリッジ回路の例を示す図である。
【図３】４重ゲートドライバＩＣの詳細を示すブロック図である。
【図４】ターンオンプロセスのためのゲートドライバのドライバ能力を示す図である。
【図５】エラー時に測定されたターンオン及びターンオフを示す図である。
【図６】動作電圧監視の機能を例として示す図である。
【図７】４重ゲートドライバＩＣのピン接続を示す図である。
【符号の説明】
１  コントローラ
２  制御回路（１次側）
３  １次側と２次側との間の電位分離部
４  ドライバ回路
５  電圧中間回路
６  パワースイッチ
７  消費装置
８  評価回路を伴うセンサ
９  ４重ゲートドライバＩＣ
１０  駆動ＩＣ
１１  ゲートドライバ
１２  ロジックユニット（レベル変換、ショートパルス抑制、信号遅延適合）
１３  入力ロジック
１４  ドライバロジック
１５  エラーメモリ
１６  レベル変換
１７  ドライバステージ
１８  ＶＯＵＴ検出
１９  ＶＣＥ検出
２０  ＶＤＤ生成
２１  過電圧監視
２２  始動ロジック−ＰＯＲ（Power on Reset）
【図１】
0004831876.tif 000003
【図２】
0004831876.tif 000004
【図３】
0004831876.tif 000005
【図４】
0004831876.tif 000006
【図５】
0004831876.tif 000007
【図６】
0004831876.tif 000008
【図７】
0004831876.tif 000009