(57)【特許請求の範囲】
【請求項１】
マトリックス状に配置された複数の画素を備え、
各画素は、
入射光の光量に応じて信号電荷を生成する光電変換部と、
半導体基板に不純物を導入することにより形成された拡散層により構成され、前記光電変換部により生成された信号電荷を蓄積する第１および第２蓄積領域を有する蓄積部と、
前記第１および第２蓄積領域を互いに接続する接続配線と、
前記光電変換部に蓄積された信号電荷を、前記第１蓄積領域に転送するための転送部と、
前記第２蓄積領域に接続され、蓄積された信号電荷に応じて画素信号を出力する増幅部とを備え、
前記第２蓄積領域の不純物濃度は、前記第１蓄積領域の不純物濃度より低く設定されていることを特徴とする撮像装置。
【請求項２】
請求項１記載の撮像装置において、
前記蓄積部に接続される容量を有し、制御電圧に応じて容量値が変化する容量部を備えていることを特徴とする撮像装置。
【請求項３】
請求項２記載の撮像装置において、
前記容量部は、拡散層上に絶縁膜を介して形成され、前記制御電圧を受けるゲートを有するトランジスタとして構成され、
前記容量は、前記制御電圧に応じて前記拡散層に形成される反転層により構成されることを特徴とする撮像装置。
【請求項４】
請求項３記載の撮像装置において、
前記容量の容量値は、入射光の光量が基準値以上を示す前記制御電圧を受けているときに増加し、入射光の光量が基準値未満を示す前記制御電圧を受けているときに減少することを特徴とする撮像装置。
【請求項５】
請求項２記載の撮像装置において、
前記容量部は、制御電圧に応じて動作するスイッチと、このスイッチを介して前記蓄積部に接続される容量とを備えていることを特徴とする撮像装置。
【請求項６】
請求項５記載の撮像装置において、
前記スイッチは、入射光の光量が基準値以上を示す前記制御電圧を受けているときにオンし、入射光の光量が基準値未満を示す前記制御電圧を受けているときにオフすることを特徴とする撮像装置。
【請求項７】
請求項４または請求項６記載の撮像装置において、
信号電荷を生成する全ての前記画素の前記容量部に前記制御電圧を供給する制御電圧線を備えていることを特徴とする撮像装置。
【請求項８】
請求項４または請求項６記載の撮像装置において、
入射光の光量を示す制御信号を受信し、受信した制御信号に応じて前記制御電圧を生成する容量制御部を備えていることを特徴とする撮像装置。
【請求項９】
請求項４または請求項６記載の撮像装置において、
入射光の光量を測定する受光部を有し、受光部で測定した入射光の光量に応じて前記制御電圧を生成する容量制御部を備えていることを特徴とする撮像装置。
【請求項１０】
請求項２記載の撮像装置において、
前記容量部は、前記蓄積部に並列に接続され、前記容量として動作する第１および第２容量と、前記蓄積部と前記第１容量とを接続するために第１制御電圧に応じて動作する第１スイッチと、前記第１および第２容量を互いに接続するために第２制御電圧に応じてそれぞれ動作する第２スイッチとを備えていることを特徴とする撮像装置。
【請求項１１】
請求項１０記載の撮像装置において、
前記第１スイッチは、入射光の光量が第１基準値以上を示す前記第１制御電圧を受けているときにオンし、入射光の光量が前記第１基準値未満を示す前記第１制御電圧を受けているときにオフし、
前記第２スイッチは、入射光の光量が前記第１基準値より大きい第２基準値以上を示す前記第２制御電圧を受けているときにオンし、入射光の光量が前記第２基準値未満を示す前記第２制御電圧を受けているときにオフすることを特徴とする撮像装置。
【請求項１２】
請求項１１記載の撮像装置において、
信号電荷を生成する全ての前記画素の前記容量部に前記第１および第２制御電圧をそれぞれ供給する制御電圧線を備えていることを特徴とする撮像装置。
【請求項１３】
請求項１１記載の撮像装置において、
入射光の光量を示す制御信号を受信し、受信した制御信号に応じて前記第１および第２制御電圧を生成する容量制御部を備えていることを特徴とする撮像装置。
【請求項１４】
請求項１１記載の撮像装置において、
入射光の光量を測定する受光部を有し、受光部で測定した入射光の光量に応じて前記第１および第２制御電圧を生成する容量制御部を備えていることを特徴とする撮像装置。
【請求項１５】
請求項２記載の撮像装置において、
前記蓄積部をリセット状態に設定するリセット部を備え、
前記光電変換部、前記転送部および前記第１蓄積領域は、一列に配置され、
前記増幅部、前記リセット部、前記第２蓄積領域および前記容量部は、前記光電変換部、前記転送部および前記第１蓄積領域の列に沿って一列に配置されていることを特徴とする撮像装置。
【請求項１６】
請求項１５記載の撮像装置において、
前記転送部は、前記光電変換部をソースとし、前記第１蓄積領域をドレインとするトランジスタで形成され、
前記増幅部および前記リセット部は、共通のソースを有するトランジスタでそれぞれ形成され、
前記増幅部、前記リセット部および前記容量部は、一つの能動領域上にゲートを間隔を置いて配置することにより形成され、
前記第２蓄積領域は、前記リセット部のソースおよび前記容量部のドレインとして形成されていることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体像を撮像する光電変換部を有する撮像装置に関する。
【背景技術】
【０００２】
ビデオカメラやデジタルカメラは、ＣＣＤ型やＣＭＯＳ型の撮像装置を有している。例えば、ＣＭＯＳ型の撮像装置では、各画素は、フォトダイオード、フローティングディフュージョン領域（電荷蓄積部）および増幅トランジスタ等を有している。入射光の光量に応じてフォトダイオードに発生した電荷は、フローティングディフュージョン領域に転送される。フローティングディフュージョン領域の容量に受光部から転送された電荷が蓄えられ、その電荷に応じた電圧が増幅トランジスタのゲートに印可される。そして、入射光の光量に応じた画素信号が各画素から出力される。
【０００３】
フローティングディフュージョン領域の容量値が小さい場合、少ない電荷量の変化でも大きな電圧変化を得ることができる。しかし、被写体が明るく入射光の光量が大きい場合、フローティングディフュージョン領域の電圧がすぐにフォトダイオードの電圧と等しくなってしまい、それ以上電荷が転送されなくなる。すなわち、フローティングディフュージョン領域は飽和しやすく、ダイナミックレンジは小さくなる。
【０００４】
フローティングディフュージョン領域の飽和を防ぐためには、フローティングディフュージョン領域の容量値を大きくする必要がある。しかし、被写体が暗く入射光の光量が小さい場合、フローティングディフュージョン領域に転送される電荷量に対する増幅トランジスタのゲート電圧は小さくなる。この場合、増幅トランジスタから出力される画素信号を画素の外部で増幅する必要があり、Ｓ／Ｎ比が悪くなる。
【０００５】
被写体の明るさに拘わらず常に良好な画素信号を得るために、フローティングディフュージョン領域に隣接する領域にトランジスタのゲートを用いてＭＯＳ容量を形成し、フローティングディフュージョン領域の容量値を可変にする手法が開示されている（例えば、特許文献１）。
【特許文献１】特開２０００−１６５７５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
フローティングディフュージョン領域は、半導体基板上に形成される拡散領域を利用して形成される。一般に、拡散領域で発生するリーク電流（暗電流）は、拡散領域の不純物濃度が高いほど大きくなる。フローティングディフュージョン領域でリーク電流が発生した場合、その画素の画像は白点となる。リーク電流が大きく、常に白点となる画素が存在する場合、その撮像装置は不良品として扱われる。この結果、撮像装置の歩留は低くなり、製品コストが高くなる。
【０００７】
フローティングディフュージョン領域のリーク電流を下げ、歩留の低下を防止するためには、フローティングディフュージョン領域の不純物濃度を低くすればよい。しかし、不純物濃度を下げると、フォトダイオードで発生した電荷をフローティングディフュージョン領域に完全転送できなくなる。完全転送できない場合、光電変換された電荷は、次の光電変換時（次フレーム）までフォトダイオードに残ってしまう。電荷の残りは、残像として現れる。さらに、電荷がフォトダイオードに残ることにより、画素への入射光の光量が小さいときに、画素信号が十分に出力されず、黒つぶれ（黒点）が発生してしまう。すなわち、画像の品質は低下してしまう。
【０００８】
本発明の目的は、フォトダイオードに電荷を残すことなく、フローティングディフュージョン領域のリーク電流を削減し、撮像装置の歩留を向上することにある。
【課題を解決するための手段】
【０００９】
本発明の撮像装置の一形態では、マトリックス状に配置された複数の画素の各々は、光電変換部、蓄積部、転送部および増幅部を有している。光電変換部は、入射光の光量に応じて信号電荷を生成する。蓄積部は、半導体基板に形成された拡散層により構成されている。蓄積部は、光電変換部により生成された信号電荷をそれぞれ蓄積する第１および第２蓄積領域を有する。第１および第２蓄積領域は、接続配線により互いに接続されている。第２蓄積領域の不純物濃度は、第１蓄積領域の不純物濃度より低く設定されている。転送部は、光電変換部に蓄積された信号電荷を、第１蓄積領域に転送する。増幅部は、第２蓄積領域に接続され、蓄積された信号電荷に応じて画素信号を出力する。
【００１０】
第２蓄積領域の不純物濃度を低くすることで、第２蓄積領域のリーク電流（暗電流）を削減でき、蓄積領域全体として白点の原因になるリーク電流を削減できる。一方、第１蓄積領域の不純物濃度を従来と同じにすることで、光電変換部で発生した電荷を第１蓄積領域に完全転送できる。したがって、次フレームの残像の発生や黒つぶれ（黒点）の発生を防止できる。すなわち、光電変換部に電荷を残すことなく、蓄積領域のリーク電流を削減し、撮像装置の歩留を向上できる。
【００１１】
本発明の撮像装置の別の形態では、撮像装置は、制御電圧に応じて容量の容量値が変化する容量部を有している。容量は、蓄積部に接続されている。このため、容量部により蓄積部の総容量値を変更でき、撮像装置のダイナミックレンジを可変にできる。
【００１２】
本発明の撮像装置の別の形態では、容量部は、拡散層上に絶縁膜を介してゲートを形成したトランジスタとして構成されている。ゲートは、制御電圧を受けている。容量は、制御電圧に応じて拡散層に形成される反転層により構成される。トランジスタにより容量を形成することで、容量値が可変な容量部を小さいサイズで形成できる。この結果、撮像装置のチップサイズが増加することを防止できる。
【００１３】
本発明の撮像装置の別の形態では、容量の容量値は、入射光の光量が基準値以上を示す制御電圧を受けているときに増加し、入射光の光量が基準値未満を示す制御電圧を受けているときに減少する。容量部の容量値の変化により、蓄積部の総容量値も変化する。したがって、被写体が明るく入射光の光量が大きい場合、増幅部の増幅率を相対的に低くでき、ダイナミックレンジを広くできる。一方、被写体が暗く入射光の光量が小さい場合、増幅部の増幅率を相対的に高くでき、出力電圧を相対的に高くできる。
【００１４】
本発明の撮像装置の別の形態では、撮像装置は、容量部は、制御電圧に応じて動作するスイッチと、スイッチを介して蓄積部に接続される容量とを有している。このため、容量部により蓄積部の総容量値を変更でき、撮像装置のダイナミックレンジを可変にできる。
【００１５】
本発明の撮像装置の別の形態では、スイッチは、入射光の光量が基準値以上を示す制御電圧を受けているときにオンし、入射光の光量が基準値未満を示す制御電圧を受けているときにオフする。蓄積部の総容量値は、スイッチのオンにより増加し、スイッチのオフにより減少する。したがって、入射光の光量に応じて、増幅部の増幅率を相対的に変化させることができ、ダイナミックレンジを可変にできる。
【００１６】
本発明の撮像装置の別の形態では、容量部は、蓄積部に並列に接続され、上述の容量として動作する第１および第２容量と、蓄積部と第１容量とを接続するために第１制御電圧
に応じて動作する第１スイッチと、第１および第２容量を互いに接続するために第２制御電圧に応じてそれぞれ動作する第２スイッチとを有する。このため、容量部により蓄積部の総容量値を多段階に変更でき、撮像装置のダイナミックレンジを可変にできる。
【００１７】
本発明の撮像装置の別の形態では、第１スイッチは、入射光の光量が第１基準値以上を示す第１制御電圧を受けているときにオンし、入射光の光量が第１基準値未満を示す第１制御電圧を受けているときにオフする。第２スイッチは、入射光の光量が第１基準値より大きい第２基準値以上を示す第２制御電圧を受けているときにオンし、入射光の光量が第２基準値未満を示す第２制御電圧を受けているときにオフする。したがって、入射光の光量に応じて、増幅部の増幅率を多段階に変化させることができ、ダイナミックレンジを可変にできる。
【００１８】
本発明の撮像装置の別の形態では、制御電圧線は、信号電荷を生成する全ての画素の容量部に制御電圧（または第１および第２制御電圧）を供給する。共通の制御電圧線により制御電圧を画素に供給することで、撮像装置に形成される配線数が増加することを防止できる。この結果、撮像装置のチップサイズが増加することを防止できる。
【００１９】
本発明の撮像装置の別の形態では、容量制御回路は、入射光の光量を示す制御信号を受信し、受信した制御信号に応じて制御電圧（または第１および第２制御電圧）を生成する。例えば、撮像装置の動作を制御するコントローラから制御信号を出力することで、蓄積部の容量値をコントローラの制御により変更できる。
【００２０】
本発明の撮像装置の別の形態では、容量制御回路は、入射光の光量を測定する受光部を有し、受光部で測定した入射光の光量に応じて制御電圧（または第１および第２制御電圧）を生成する。受光部を設けることで制御電圧を自動的に変更でき、蓄積部の容量値を自動的に変更できる。この結果、撮像装置のダイナミックレンジの変更を容易に実施できる。
【００２１】
本発明の撮像装置の別の形態では、増幅部、リセット部、第２蓄積領域および容量部は、光電変換部、転送部および第１蓄積領域の列に沿って一列に配置されている。第１および第２蓄積領域を互いに別の列に配置することで、レイアウト設計の自由度を増やすことができる。
【００２２】
本発明の撮像装置の別の形態では、転送部は、光電変換部をソースとし、第１蓄積領域をドレインとするトランジスタで形成されている。増幅部およびリセット部は、共通のソースを有するトランジスタでそれぞれ形成されている。増幅部、リセット部および容量部は、一つの能動領域上にゲートを間隔を置いて配置することにより形成されている。一つの能動領域上にゲートを並べて、ソース、ドレインが共通な複数のトランジスタを形成することで、画素サイズを小さくできる。
【発明の効果】
【００２３】
本発明では、フォトダイオードに電荷を残すことなく、フローティングディフュージョン領域のリーク電流を削減でき、撮像装置の歩留を向上できる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態を図面を用いて説明する。信号が伝達される信号線には、信号名と同じ符号を使用する。
【００２５】
図１は、本発明の撮像装置の第１の実施形態を示している。この撮像装置は、シリコン基板上にＣＭＯＳプロセスを使用してＣＭＯＳ型の撮像装置として形成されており、例え
ば、デジタルカメラに搭載される。撮像装置は、マトリックス状に配置された複数の画素ＰＸ１、垂直走査部１０、信号蓄積部１２、水平走査部１４、容量制御部１６、複数の垂直出力線１８、これら垂直出力線１８にそれぞれ接続された定電流源２０、各垂直出力線１８を信号蓄積部１２に接続するための一対の転送ゲート２２ａ、２２ｂを有している。画素ＰＸ１の詳細は、図２で説明する。
【００２６】
垂直走査部１０は、図の横方向に並ぶ画素群に選択パルスφＳＥＬ、リセットパルスφＲＥＳおよび転送パルスφＴＸをそれぞれ出力する。パルスφＳＥＬ、φＲＥＳ、φＴＸは、高論理レベルが電源電圧ＶＤＤであり、低論理レベルが接地電圧ＶＳＳである。信号蓄積部１２は、図の横方向に並ぶ画素群の各画素ＰＸ１から出力されるノイズ信号およびノイズ信号が重畳された画素信号を順次蓄積する。水平走査部１４は、制御パルスφＨにより信号蓄積部１２の動作を制御し、信号蓄積部１２に蓄積された信号を図示しない相関二重サンプリング回路（ＣＤＳ回路）等に順次出力する。
【００２７】
容量制御部１６は、撮像装置の外部から供給される制御信号ＣＮＴを図示しない制御端子で受け、受けた制御信号ＣＮＴに応じて、共通の制御電圧線ＶＧを介して、画像信号の電荷を生成する全ての画素ＰＸ１に制御電圧ＶＧを供給する。共通の制御電圧線ＶＧにより制御電圧ＶＧを画素ＰＸ１に供給することで、撮像装置に形成される配線数が増加することを防止できる。この結果、撮像装置のチップサイズが増加することを防止できる。
【００２８】
電流源２０は、画像信号を読み出すために垂直出力線１８に電流を流す。転送ゲート２２ａ、２２ｂは、ｎＭＯＳトランジスタで形成されている。転送ゲート２２ａは、ノイズ信号が重畳された画素信号を信号蓄積部１２に転送するために、信号転送パルスφＴＳに同期してオンする。転送ゲート２２ｂは、ノイズ信号を信号蓄積部１２に転送するために、ノイズ転送パルスφＴＮに同期してオンする。信号転送パルスφＴＳおよびノイズ転送パルスφＴＮは、相関二重サンプリング回路を動作させるための制御信号である。
【００２９】
図２は、図１に示した画素ＰＸ１の詳細を示している。画素ＰＸ１は、フォトダイオードＰＤ（光電変換部）、転送トランジスタＴＸ（転送部）、リセットトランジスタＲＥＳ（リセット部）、増幅トランジスタＡＭＰ（増幅部）、選択トランジスタＳＥＬおよび容量部Ｃ１（ＭＯＳ容量）を有している。なお、画素ＰＸ１に形成されるトランジスタは、全てｎＭＯＳトランジスタである。
【００３０】
フォトダイオードＰＤは、入射光の光量（被写体光）に応じて信号電荷を生成する。転送トランジスタＴＸは、転送パルスφＴＸの高レベル期間にオンし、フォトダイオードＰＤに蓄積された信号電荷をフローティングディフュージョン領域ＦＤ（蓄積領域）に転送する。リセットトランジスタＲＥＳは、リセットパルスφＲＥＳの高レベル期間にオンし、フローティングディフュージョン領域ＦＤを電源電圧ＶＤＤにリセットする。以下、フローティングディフュージョン領域ＦＤを、ＦＤ領域とも称する。
【００３１】
増幅トランジスタＡＭＰは、ドレインが電源電圧ＶＤＤに接続され、ゲートがＦＤ領域に接続され、ソースが選択トランジスタＳＥＬのドレインに接続され、定電流源２０を負荷とするフォースフォロア回路を構成している。増幅トランジスタＡＭＰは、ＦＤ領域の電圧値に応じて、選択トランジスタＳＥＬを介して出力端子ＯＵＴに読み出し電流を出力する。選択トランジスタＳＥＬは、選択パルスφＳＥＬの高レベル期間にオンし、増幅トランジスタＡＭＰのソースを出力端子ＯＵＴに接続する。
【００３２】
ＭＯＳ容量Ｃ１は、拡散層上に酸化膜（絶縁膜）を介して形成されたゲートを有するｎＭＯＳトランジスタとして構成されている。ＭＯＳ容量Ｃ１は、高論理レベルの制御電圧ＶＧをゲートで受けたときに、ゲート下の拡散層に形成される反転層により容量として作
用する。トランジスタの拡散層に形成される反転層を利用することで、容量値が可変な容量Ｃ１を小さいサイズで形成できる。この結果、撮像装置のチップサイズが増加することを防止できる。ＭＯＳ容量Ｃ１の容量値は、高論理レベルの制御電圧ＶＧを受けたときに増加し、低論理レベルの制御電圧ＶＧを受けたときに減少する。後述する図４に示すように、ＭＯＳ容量Ｃ１の拡散層は、ＦＤ領域に接続されているため、制御電圧ＶＧが高論理レベルのとき、ＦＤ領域の総容量値は増加する。図１に示した容量制御部１６は、低論理レベルの制御信号ＣＮＴを受けている間、制御電圧線ＶＧを接地電圧ＶＳＳに設定し、高論理レベルの制御信号ＣＮＴを受けている間、制御電圧線ＶＧを電源電圧ＶＤＤに設定する。
【００３３】
撮像装置の動作を制御するＣＰＵ等のコントローラは、入射光の光量が基準値以上のときに制御信号ＣＮＴを高論理レベルに設定し、入射光の光量が基準値未満のときに制御信号ＣＮＴを低論理レベルに設定する。これにより、ＦＤ領域の総容量値は、入射光の光量が基準値以上のときに相対的に増加し、入射光の光量が基準値未満のときに相対的に減少する。したがって、被写体が明るく入射光の光量が大きい場合、増幅トランジスタＡＭＰのゲート電圧を相対的に低くできる。このため、増幅トランジスタＡＭＰの出力にリニアリティを持たせることができ、ダイナミックレンジを広くできる。一方、被写体が暗く入射光の光量が小さい場合、増幅トランジスタＡＭＰのゲート電圧を相対的に高くでき、出力電圧を相対的に高くできる。このように、本実施形態では、コントローラの制御によりＦＤ領域の容量値を変更できる。
【００３４】
なお、ＦＤ領域は、後述する図３に示すように二つのフローティングディフュージョン領域ＦＤ１、ＦＤ２（第１および第２蓄積領域）を有している。以下、フローティングディフュージョン領域ＦＤ１、ＦＤ２をＦＤ１領域、ＦＤ２領域とも称する。ＦＤ領域の容量は、ＦＤ１領域、ＦＤ２領域の容量だけでなく、ＦＤ１領域、ＦＤ２領域を接続する接続配線の配線容量および増幅トランジスタＡＭＰのゲート容量も含む。
【００３５】
図３は、図２に示した画素ＰＸ１の平面構造を示している。図中の網掛け領域はトランジスタのゲートを示し、×印を付けた矩形はコンタクト領域を示している。図中の破線枠（一部はフォトダイオードＰＤの外形に重複している）は、画素ＰＸ１のレイアウト領域である。
【００３６】
フォトダイオードＰＤ、転送トランジスタＴＸおよびＦＤ１領域は、図の横方向に一列に配置されている。転送トランジスタＴＸのソースは、フォトダイオードＰＤでもあり、転送トランジスタＴＸのドレインは、ＦＤ１領域でもある。すなわち、ＦＤ１領域は、半導体基板（後述する図４に示すｐ型ウエル領域ＰＷＥＬＬ）に不純物を導入することにより形成されている。領域画素ＰＸ１内の右上には、ｎＭＯＳトランジスタの基板電圧ＶＳＳの給電部が形成されている。
【００３７】
選択トランジスタＳＥＬ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳおよびＭＯＳ容量Ｃ１は、フォトダイオードＰＤ、転送トランジスタＴＸおよびＦＤ１領域が並ぶ列に沿って一列に配置されている。選択トランジスタＳＥＬ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳおよびＭＯＳ容量Ｃ１は、図の横方向に延在する一つの能動領域ＡＬ上にゲートを所定間隔を置いて配置することにより形成されている。増幅トランジスタＡＭＰおよびリセットトランジスタＲＥＳは、電源線ＶＤＤに接続された共通のドレインを有している。このため、選択トランジスタＳＥＬ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳおよびＭＯＳ容量Ｃ１のソース／ドレインを共通にでき、レイアウトサイズを最小限にできる。
【００３８】
ＦＤ２領域は、リセットトランジスタＲＥＳのソースおよびＭＯＳ容量Ｃ１の電極の一
つとして形成されている。すなわち、ＦＤ２領域は、半導体基板（後述する図４に示すｐ型ウエル領域ＰＷＥＬＬ）に、この半導体基板と反対の導電型の不純物を導入することにより形成されている。ＦＤ１領域、ＦＤ２領域および増幅トランジスタＡＭＰのゲートは、接続配線（銅配線またはアルミニウム配線）により互いに接続されている。ＦＤ１領域およびＦＤ２領域をそれぞれ別の列に配置することで、レイアウト設計の自由度を増やすことができる。ＭＯＳ容量Ｃ１は、トランジスタのゲートで形成されるため、一般に、そのレイアウトサイズはフォトダイオードＰＤに次いで大きい。ＭＯＳ容量Ｃ１をフォトダイオードＰＤと別の列に形成することで、画素ＰＸのサイズを最小限にでき、撮像装置のチップサイズが増加することを防止できる。画素ＰＸ１は、撮像装置内に多数形成されるため、チップサイズの削減効果は大きい。
【００３９】
ＦＤ２領域を形成する拡散層の不純物濃度は、ＦＤ１領域を形成する拡散層の不純物濃度より低く設定されている（例えば、１立方ｃｍあたり１Ｅ１８個）。また、ＦＤ１領域の不純物濃度は、画素ＰＸ１内の他のトランジスタの拡散層の不純物濃度と同じである（例えば、１立方ｃｍあたり１Ｅ２０個）。ＦＤ２領域の不純物濃度を低くすることで、ＦＤ２領域のリーク電流（暗電流）を削減でき、ＦＤ領域全体としてリーク電流を削減できる。この結果、白点となる画素ＰＸ１を減らすことができ、撮像装置の歩留を向上できる。
【００４０】
また、ＦＤ１領域の不純物濃度は、従来と同じであるため、フォトダイオードＰＤで発生した電荷をＦＤ１領域に完全転送できる。したがって、次フレームの残像の発生や画素への入射光の光量が小さいときの黒つぶれ（黒点）の発生を防止でき、画像の品質が低下することを防止できる。この結果、撮像装置の歩留を向上できる。
【００４１】
図４は、図３のＡ−Ａ’線に沿う断面を示している。各画素ＰＸ１の断面は、同じため、図では一つの画素ＰＸ１のみ示している。本発明の撮像装置は、ｎ型シリコン基板ＮＳＵＢ上にｐ型ウエル領域ＰＷＥＬＬを形成して構成されている。ｐ型ウエル領域ＰＷＥＬＬは、ｎＭＯＳトランジスタが形成される領域に形成される。全ての画素ＰＸ１は、一つのｐウエル領域ＰＷＥＬＬ上に形成されている。
【００４２】
各トランジスタＳＥＬ、ＡＭＰ、ＲＥＳ、Ｃ１において、ゲートに隣接する拡散層（ソースおよびドレイン）は、ドレイン近傍の電界を緩和するために、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有している。なお、本発明の適用範囲は、ＬＤＤ構造を有するトランジスタ構造に限定されない。例えば、シングルドレイン構造およびダブルドレイン構造のトランジスタが形成される撮像装置に本発明を適用してもよい。
【００４３】
高論理レベルの制御電圧ＶＧがＭＯＳ容量Ｃ１のゲートに供給されたとき、図に破線で示したように、ＭＯＳ容量Ｃ１のゲート下に反転層が形成される。この反転層により、ＦＤ１領域はＭＯＳ容量Ｃ１のゲート下まで広がるため、ＦＤ１領域の容量値は増加する。
【００４４】
図５は、本発明の撮像装置の読み出し動作を示している。例えば、垂直走査部１０により第ｎ行の画素群が選択されたとき、リセットパルスφＲＥＳが低論理レベルに変化し、リセットトランジスタＲＥＳがオフする（図５（ａ））。また、選択パルスφＳＥＬが高論理レベルに変化し、選択トランジスタＳＥＬがオンする（図５（ｂ））。選択トランジスタＳＥＬのオンにより、増幅トランジスタＡＭＰのソースは垂直出力線１８に接続される。そして、増幅トランジスタＡＭＰは、定電流源２０によってソースフォロア回路として動作する。
【００４５】
次に、ノイズ転送パルスφＴＮが所定の期間だけ高論理レベルに変化し、転送ゲート２
２ａを介して画素ＰＸ１のリセット状態に対応するノイズ信号が信号蓄積部１２に読み出される（図５（ｃ））。この後、転送パルスφＴＸが所定の期間だけ高論理レベルに変化し、転送トランジスタＴＸがオンする（図５（ｄ））。転送トランジスタＴＸのオンにより、フォトダイオードＰＤで光電変換された信号電荷がFD領域に転送される。すなわち、増幅トランジスタＡＭＰのゲートに画素信号に対応する電圧が印加される。
【００４６】
次に、信号転送パルスφＴＳが所定の期間だけ高論理レベルに変化し、転送ゲート２２ｂを介して画素ＰＸ１に蓄積された画素信号（ノイズ成分を含む）が信号蓄積部１２に読み出される（図５（ｅ））。この後、図示しない相関二重サンプリング回路により画素信号からノイズ信号を取り除くことでノイズのない良好な画素信号（光応答出力）が得られる。この後、上述と同様にして、垂直走査部１０により第ｎ＋１行の画素群が選択され、読み出し動作が行われる。
【００４７】
読み出し動作において、入射光の光量が基準値以上のときに制御電圧ＶＧは電源電圧ＶＤＤに設定され、入射光の光量が基準値未満のときに制御電圧ＶＧは接地電圧ＶＳＳに設定される。これにより、上述したように、入射光の光量に応じてＦＤ領域の容量値を変えることができ、ダイナミックレンジを広くできる。
【００４８】
以上、第１の実施形態では、ＦＤ領域を不純物濃度が互いに異なるＦＤ１領域とＦＤ２領域とで構成しているため、ＦＤ領域全体としてリーク電流を削減でき、かつフォトダイオードＰＤで発生した電荷をＦＤ１領域に完全転送できる。この結果、撮像装置の歩留を向上できる。
【００４９】
図６は、本発明の撮像装置の第２の実施形態における画素ＰＸ２の詳細を示している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態では、第１の実施形態の容量部Ｃ１の代わりに容量部ＣＡＰ２が形成されている。その他の構成は、第１の実施形態（図１および図２）と同じである。すなわち、この撮像装置は、シリコン基板上にＣＭＯＳプロセスを使用してＣＭＯＳ型の撮像装置として形成されている。ＦＤ領域は、不純物濃が相対的に高いＦＤ１領域と、不純物濃度が相対的に低いＦＤ２領域とで構成されている。
【００５０】
容量部ＣＡＰ２は、ＦＤ領域と接地線ＶＳＳとの間にｎＭＯＳトランジスタＮＭと容量Ｃ２とを直列に配置して構成されている。ｎＭＯＳトランジスタＮＭのゲートは、制御電圧ＶＧを受けている。ｎＭＯＳトランジスタＮＭは、制御電圧ＶＧに応じて動作するスイッチとして機能する。制御電圧ＶＧが高論理レベル（ＶＤＤ）のときｎＭＯＳトランジスタＮＭはオンし、容量Ｃ２はＦＤ領域に接続される。これにより、ＦＤ領域の容量値は、増加する。制御電圧ＶＧが低論理レベル（ＶＳＳ）のときｎＭＯＳトランジスタＮＭはオフし、容量Ｃ２は、ＦＤ領域から切り離される。これにより、ＦＤ領域の容量値は、減少する。制御電圧ＶＧは、第１の実施形態と同様に、容量制御部１６から出力される。
【００５１】
図７は、図６に示した画素ＰＸ２の平面構造を示している。容量部ＣＡＰ２を除く構造は、第１の実施形態（図３）と同じである。選択トランジスタＳＥＬ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳおよびｎＭＯＳトランジスタＮＭは、図の横方向に延在する一つの能動領域ＡＬ上にゲートを所定間隔を置いて配置することにより形成されている。容量Ｃ２は、ｎＭＯＳトランジスタＮＭのソース領域のｐｎ接合容量として形成されている。
【００５２】
図８は、図７のＡ−Ａ’線に沿う断面を示している。各画素ＰＸ２の断面は、同じため、図では一つの画素ＰＸ２のみ示している。容量部ＣＡＰ２を除く構造は、第１の実施形態（図４）と同じである。撮像装置の読み出し動作は、第１の実施形態（図５）と同じで
ある。以上、第２の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
【００５３】
図９は、本発明の撮像装置の第３の実施形態を示している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態では、第１の実施形態の画素ＰＸ１および容量制御部１６の代わりに画素ＰＸ３および容量制御部１６Ｂが形成されている。その他の構成は、第１の実施形態と同じである。すなわち、この撮像装置は、シリコン基板上にＣＭＯＳプロセスを使用してＣＭＯＳ型の撮像装置として形成されている。
【００５４】
容量制御部１６Ｂは、撮像装置の動作を制御するＣＰＵ等のコントローラから供給される制御信号ＣＮＴ１、ＣＮＴ２に応じて、制御電圧ＶＧ１、ＶＧ２を生成する。容量制御部１６Ｂは、制御信号ＣＮＴ１、ＣＮＴ２の論理レベルがともに低論理レベルのときに、制御電圧線ＶＧ１および制御電圧線ＶＧ２を接地電圧ＶＳＳに設定する。制御電圧線ＶＧ１、ＶＧ２は、互いに独立して配線されている。容量制御部１６Ｂは、制御信号ＣＮＴ１、ＣＮＴ２の論理レベルが、高論理レベル、低論理レベルのときに、制御電圧線ＶＧ１、ＶＧ２を電源電圧ＶＤＤおよび接地電圧ＶＳＳにそれぞれ設定する。容量制御部１６Ｂは、制御信号ＣＮＴ１、ＣＮＴ２の論理レベルがともに高論理レベルのときに、制御電圧線ＶＧ１、ＶＧ２を電源電圧ＶＤＤに設定する。制御電圧ＶＧ１、ＶＧ２は、共通の制御電圧線ＶＧ１、ＶＧ２を介して、画像信号の電荷を生成する全ての画素ＰＸ３に供給される。
【００５５】
ＣＰＵ等のコントローラは、入射光の光量が第１基準値以上のときに制御信号ＣＮＴ１を高論理レベルに設定し、入射光の光量が第１基準値未満のときに制御信号ＣＮＴ１を低論理レベルに設定する。また、ＣＰＵ等のコントローラは、入射光の光量が第１基準値より高い第２基準値以上のときに制御信号ＣＮＴ２を高論理レベルに設定し、入射光の光量が第２基準値未満のときに制御信号ＣＮＴ２を低論理レベルに設定する。
【００５６】
図１０は、図９に示した画素ＰＸ３の詳細を示している。容量部ＣＡＰ３を除く構成は、第１の実施形態（図２）と同じである。なお、ＦＤ領域は、不純物濃が相対的に高いＦＤ１領域と、不純物濃度が相対的に低いＦＤ２領域とで構成されている。
【００５７】
容量部ＣＡＰ３は、ＦＤ領域と接地線ＶＳＳとの間にｎＭＯＳトランジスタＮＭ１およびｎＭＯＳトランジスタＮＭ２を直列に配置し、容量Ｃ３（第１容量）および容量Ｃ４（第２容量）を並列に配置して構成されている。ｎＭＯＳトランジスタＮＭ１、ＮＭ２のゲートは、第１制御電圧ＶＧ１、第２制御電圧ＶＧ２をそれぞれ受けている。ｎＭＯＳトランジスタＮＭ１、ＮＭ２は、制御電圧ＶＧ１、ＶＧ２に応じて動作する第１スイッチおよび第２スイッチとして機能する。制御電圧ＶＧ１が高論理レベル（ＶＤＤ）のときｎＭＯＳトランジスタＮＭ１はオンし、容量Ｃ３はＦＤ領域に接続される。制御電圧ＶＧ１、ＶＧ２がともに高論理レベル（ＶＤＤ）のときｎＭＯＳトランジスタＮＭ１、ＮＭ２はオンし、容量Ｃ３、Ｃ４はＦＤ領域に接続される。制御電圧ＶＧ１が低論理レベル（ＶＳＳ）のときｎＭＯＳトランジスタＮＭ１はオフし、容量Ｃ３、Ｃ４は、ＦＤ領域から切り離される。
【００５８】
ＦＤ領域の総容量値は、入射光の光量が第１基準値、第２基準値を超える毎に順次増加する。したがって、本実施形態では、被写体の輝度に応じてＦＤ領域の総容量値を多段階に調整できる。
【００５９】
図１１は、図１０に示した画素ＰＸ３の平面構造を示している。容量部Ｃ３、Ｃ４を除く構造は、第１の実施形態（図３）と同じである。選択トランジスタＳＥＬ、増幅トラン
ジスタＡＭＰ、リセットトランジスタＲＥＳおよびｎＭＯＳトランジスタＮＭ１、ＮＭ２は、図の横方向に延在する一つの能動領域ＡＬ上にゲートを所定間隔を置いて配置することにより形成されている。容量Ｃ３、Ｃ４は、ｎＭＯＳトランジスタＮＭ１、ＮＭ２のソース領域のｐｎ接合容量としてそれぞれ形成されている。
【００６０】
図１２は、図１１のＡ−Ａ’線に沿う断面を示している。各画素ＰＸ３の断面は、同じため、図では一つの画素ＰＸ３のみ示している。容量部ＣＡＰ３を除く構造は、第１の実施形態（図４）と同じである。撮像装置の読み出し動作は、第１の実施形態（図５）と同じである。以上、第３実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、入射光の光量に応じて増幅トランジスタＡＭＰの増幅率を多段階に変化させることができる。この結果、入射光の光量に応じて最適なダイナミックレンジを得ることができる。
【００６１】
図１３は、本発明の撮像装置の第４の実施形態を示している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態では、第１の実施形態の容量制御部１６の代わりに容量制御部１６Ｃが形成されている。その他の構成は、第１の実施形態と同じである。すなわち、この撮像装置は、シリコン基板上にＣＭＯＳプロセスを使用してＣＭＯＳ型の撮像装置として形成されている。
【００６２】
容量制御部１６Ｃは、入射光（被写体光）の光量を測定する受光部２４を有している。容量制御部１６Ｃは、入射光の光量が基準値以上のときに制御電圧ＶＧを電源電圧ＶＤＤに設定し、入射光の光量が基準値未満のときに制御電圧ＶＧを接地電圧ＶＳＳに設定する。撮像装置の読み出し動作は、第１の実施形態（図５）と同じである。
【００６３】
以上、第４の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、受光部２４を設けることで制御電圧ＶＧを自動的に変更でき、ＦＤ領域の容量値を自動的に変更できる。この結果、撮像装置のダイナミックレンジの変更を容易に実施できる。
【００６４】
なお、第１の実施形態では、制御電圧ＶＧを接地電圧ＶＳＳまたは電源電圧ＶＤＤのいずれかに設定する例について述べた。しかし、制御電圧ＶＧを接地電圧ＶＳＳから電源電圧ＶＤＤの間の複数値のいずれかに設定してもよい。この場合、ＭＯＳ容量Ｃ１の容量値を多段階に調整でき、入射光の光量に応じた最適なダイナミックレンジを得ることができる。
【００６５】
上述した実施形態では、ｎ型シリコン基板ＮＳＵＢ上に形成されるｐ型ウエル領域ＰＷＥＬＬ内に画素ＰＸ１を形成する例について述べた。しかし、ｎ型シリコン基板ＮＳＵＢ上にｎ型エピタキシャル層を積層し、ｎ型エピタキシャル層上にｐ型ウエル領域ＰＷＥＬＬを形成してもよい。
【００６６】
上述した実施形態では、増幅トランジスタＡＭＰをＭＯＳトランジスタ（ＭＯＳＦＥＴ）で形成する例について説明したが、増幅トランジスタＡＭＰをＪＦＥＴ（Ｊｕｎｃｔｉｏｎ  ＦＥＴ）で形成してもよい。
【００６７】
第４の実施形態の容量制御部１６Ｃを、第１〜第３の実施形態に適用し、コントローラから制御信号を受けることなく、受光部２４で受けた入射光の光量に応じてＦＤ領域の容量値を自動的に変更してもよい。
【産業上の利用可能性】
【００６８】
本発明は、被写体像を撮像する光電変換部を有する撮像装置に適用できる。
【図面の簡単な説明】
【００６９】
【図１】本発明の撮像装置の第１の実施形態を示すブロック図である。
【図２】図１に示した画素の詳細を示す回路図である。
【図３】図２に示した画素を示す平面図である。
【図４】図３のＡ−Ａ’線に沿う断面図である。
【図５】本発明の撮像装置の読み出し動作を示すタイミング図である。
【図６】本発明の撮像装置の第２の実施形態における画素を示す回路図である。
【図７】図６に示した画素を示す平面図である。
【図８】図７のＡ−Ａ’線に沿う断面図である。
【図９】本発明の撮像装置の第３の実施形態を示すブロック図である。
【図１０】図９に示した画素の詳細を示す回路図である。
【図１１】図１０に示した画素を示す平面図である。
【図１２】図１１のＡ−Ａ’線に沿う断面図である。
【図１３】本発明の撮像装置の第４の実施形態を示すブロック図である。
【符号の説明】
【００７０】
１０‥垂直走査部；１２‥信号蓄積部；１４‥水平走査部；１６、１６Ｂ、１６Ｃ‥容量制御部；１８‥垂直出力線；２０‥定電流源；２２ａ、２２ｂ‥転送ゲート；２４‥受光部；ＡＭＰ‥増幅トランジスタ；Ｃ１、Ｃ２、Ｃ３、Ｃ４‥容量；ＣＡＰ１、ＣＡＰ２‥容量部；ＦＤ、ＦＤ１、ＦＤ２‥フローティングディフュージョン領域；ＰＤ‥フォトダイオード；ＰＸ１、ＰＸ２、ＰＸ３‥画素；ＲＥＳ‥リセットトランジスタ；ＳＥＬ‥選択トランジスタ；ＴＸ‥転送トランジスタ；ＶＧ、ＶＧ１、ＶＧ２‥制御電圧
【図１】
0004844032.tif 000002
【図２】
0004844032.tif 000003
【図３】
0004844032.tif 000004
【図４】
0004844032.tif 000005
【図５】
0004844032.tif 000006
【図６】
0004844032.tif 000007
【図７】
0004844032.tif 000008
【図８】
0004844032.tif 000009
【図９】
0004844032.tif 000010
【図１０】
0004844032.tif 000011
【図１１】
0004844032.tif 000012
【図１２】
0004844032.tif 000013
【図１３】
0004844032.tif 000014