(57)【特許請求の範囲】
【請求項１】
信号送信機に結合されたユニバーサル非同期受信送信機（ＵＡＲＴ）を使用して制御信号を生成する方法であって、
前記ＵＡＲＴに、前記制御信号に関連するビットストリームをロードするステップと、
前記ＵＡＲＴから出力ビットストリームシーケンスを順次読み取るステップと、
前記順次読み取ったビットストリームシーケンスを使用して搬送波信号を変調し、パルス幅キー（ＰＷＫ）コード化信号を生成するステップとを含み、
前記ロードするステップが、前記制御信号を生成するのに必要なビットすべてよりも少ないビットを含むビットストリームをロードすることを含み、前記制御信号を生成するのに必要なビットすべてよりも少ないビットを含む前記ビットストリームが、前記ＵＡＲＴによって生成されたスタートビットおよびストップビットと組み合わされ、前記制御信号を表す複数の出力ビットストリームが形成され、前記ＵＡＲＴによって生成されたスタートビットおよびストップビットが前記制御信号のメッセージ部分中に含まれることを特徴とする方法。
【請求項２】
前記ＰＷＫコード化信号が、それぞれ１．５ミリ秒の幅であるビットを含むことを特徴とする、請求項１に記載の方法。
【請求項３】
各ビットが論理１または論理０のいずれかを表し、論理１が低信号レベルの０．５ミリ秒期間と高信号レベルの１ミリ秒期間とを含み、論理０が低信号レベルの１ミリ秒期間と高信号レベルの０．５ミリ秒期間とを含むことを特徴とする、請求項２に記載の方法。
【請求項４】
各ビットが論理１または論理０のいずれかを表し、論理０が低信号レベルの０．５ミリ秒期間と高信号レベルの１ミリ秒期間とを含み、論理１が低信号レベルの１ミリ秒期間と高信号レベルの０．５ミリ秒期間とを含むことを特徴とする、請求項２に記載の方法。
【請求項５】
前記制御信号がＤｉＳＥｑＣ規格に従うことを特徴とする、請求項１に記載の方法。
【請求項６】
制御信号を生成するための装置であって、
前記制御信号に関連するビットストリームシーケンスを生成するためのプロセッサと、
前記プロセッサに結合されたユニバーサル非同期受信送信機（ＵＡＲＴ）であって、前記ビットストリームシーケンスを受け取り、出力ビットストリームを供給するＵＡＲＴと、
前記出力ビットストリームで搬送波を変調し、パルス幅キー（ＰＷＫ）コード化信号を生成するための、前記ＵＡＲＴに結合されたドライバとを備え、
前記ビットストリームシーケンスが、前記制御信号を生成するのに必要なビットすべてよりも少ないビットを含み、前記ＵＡＲＴが、前記制御信号を生成するのに必要なビットすべてよりも少ないビットを含む前記ビットストリームシーケンスと、前記ＵＡＲＴによって生成されたスタートビットおよびストップビットとを組み合わせ、前記制御信号を表す複数の前記出力ビットストリームを形成し、前記スタートビットおよびストップビットが前記制御信号のメッセージ部分中に含まれることを特徴とする装置。
【発明の詳細な説明】
【０００１】
本発明は、テレビジョン受信機に関し、より詳細には、外部装置を制御するための回路を有するセットトップ端末に関する。
【０００２】
現在のテレビジョンおよび衛星セットトップボックス（セットトップ端末とも呼ばれる）は、ますます外部装置を制御する働きをしなければならなくなっている。セットトップ端末によって一般に制御される装置には、限定はしないが、ビデオカセットレコーダ、衛星受信機スイッチ、衛星受信機アンテナ方向制御システムなどが含まれる。これらの外部装置は、セットトップ端末からその装置に送られる、被変調搬送波の形態のコマンド信号を必要とする。一般に、この被変調搬送波は、パルス幅キーコード化信号（非同期制御ビットストリーム）の形態である。このようなパルス幅キーコード化信号を生成するには、適切な信号を生成し、これら様々な装置を制御するために、セットトップ端末内に追加のハードウェアおよびソフトウェアが必要である。時として、この制御信号はかなりの計算が必要であり、セットトップ端末内のプロセッサが制御信号を生み出す目的で受信済みビデオ信号を復号化することを停止させる可能性がある。
ＤｉＳＥｑＣの仕様は、１９９６年３月２２日付けの、欧州電気通信衛星機構によって出版された「Ｔｅｃｈｎｉｃａｌ  Ｒｅｃｏｍｍｅｎｄａｔｉｏｎｓ  ｆｏｒ  Ｍａｎｕｆａｃｔｕｒｅｒｓ  ｏｆ  ＤＴＨ  ａｎｄ  ＳＭＡＴＶ  Ｒｅｃｅｉｖｉｎｇ  Ｅｑｕｉｐｍｅｎｔ  −ＤｉＳＥｑＣ  Ｖｅｒｓｉｏｎ  ４．０−  Ｂｕｓ  Ｆｕｎｃｔｉｏｎａｌ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ」に記載されている。
ＥＰ−Ａ−０  ６６５  ５０２は、送信ＦＩＦＯ、受信ＦＩＦＯ、およびマスタ状態機械に結合されたＵＡＲＴを使用して、シリアルデータを送受信するためのシステムを開示する。この参考文献は、搬送波信号を変調するためのエンベロープを生成するためのＵＡＲＴの出力を使用することを開示していることがわかる。この参考文献では、ＵＡＲＴによって生成されたスタートビットおよびストップビットと、メッセージ部分がシリアルデータの別個の部分となっている。
【０００３】
したがって、特にマイクロプロセッサのオーバヘッドを低減することに関する、制御信号を生成するための改善された方法および装置が当技術分野で必要とされている。
【０００４】
本発明は、ユニバーサル非同期受信送信機（ＵＡＲＴ）を用いて赤外線ドライバおよび／またはデジタル衛星装置制御（ＤｉＳＥｑＣ）ドライバの両方に対する制御信号ビットストリームを生成するための方法および装置を提供する。ＵＡＲＴをプログラムして適切なビットストリームを生成し、次いでそのビットストリームを使用して、特定の装置、すなわちＩＲ赤外線ドライバまたはＤｉＳＥｑＣドライバを制御するために搬送波を変調することができる。あるいは、ＵＡＲＴをプログラムして直接ＤｉＳＥｑＣ信号を生成することもできる。本発明でＵＡＲＴを使用することにより、マイクロプロセッサによって処理される中断が低減され、それによってマイクロプロセッサオーバヘッドが低減される。
【０００５】
本発明の教示を添付の図面を参照しながら説明する。
【０００６】
理解しやすくするため、可能な場合には、各図に共通の要素を示すのに同一の参照番号を使用した。
【０００７】
図１に、本発明に従って動作するセットトップ端末１００のブロック図を示す。セットトップ端末１００は、中央演算処理装置１０２、信号プロセッサ１０４、メモリ１０６、ユニバーサル非同期受信送信機（ＵＡＲＴ）１０８、赤外線ドライバ１１０、およびデジタル衛星装置制御（ＤｉＳＥｑＣ）ドライバ１１２を含む。これら種々の構成要素の構造および動作の詳細は当業者には周知であるので、ここでは論じない。プロセッサ１０２は、信号プロセッサ１０４およびメモリ１０６と共に動作し、当技術分野で周知の方式で音声映像信号を受け取り、復調する。
【０００８】
信号プロセッサ１０４は、チューナと、ＲＦおよびＩＦフィルタリングと、ベースバンドビデオ信号を生成するのに必要な他の信号処理構成要素とを含む。セットトップ端末１００は、ケーブルテレビジョン信号、高精細度テレビジョン信号、衛星テレビジョン信号、またはセットトップ端末を必要とする他のどんな種類の信号を受信するためにも使用することができる。加えて、セットトップ端末１００は独立型装置ではないことがあり、テレビジョンセットまたは他の消費者向け電子製品中に構築されることもある。
【０００９】
プロセッサ１０２は、音声映像信号の復号化用、およびセットトップ端末によって制御される外部装置に対する制御信号の生成用のどちらにも使用される。本発明による制御信号の生成を容易にするため、プロセッサ１０２はメモリ１０６と共に、ＵＡＲＴ  １０８に結合された経路１１４上にコマンドを生成する。当業者に周知の通り、ＵＡＲＴ  １０８は経路１１４上のパラレル信号を経路１１６上のシリアルビットストリームに変換する。本発明の第１実施形態では、シリアルビットストリームを使用して赤外線ドライバ１１０中の搬送波を変調する。赤外線信号は赤外線ドライバ１１０によって生成され、伝送モードを介して、セットトップ端末１００によって制御すべき装置中の赤外線受信機に結合される。このような装置には、ビデオカセットレコーダ、デジタルビデオディスクプレーヤおよびレコーダなどが含まれる。本発明の第２実施形態では、ＵＡＲＴ  １０８によって経路１１６上で生成されたシリアルビットストリームは、デジタル衛星装置制御（ＤｉＳＥｑＣ）ドライバ１１２に結合される。ＤｉＳＥｑＣドライバ１１２は、衛星受信機アンテナオリエンタ（ｏｒｉｅｎｔｅｒ）や、複数の衛星アンテナのいずれかを選択するための衛星ディッシュスイッチボックスなどのスレーブ装置に、同軸ケーブルによって搬送される制御信号を生成する。
【００１０】
赤外線ドライバ源信号として使用されるとき、赤外線受信機を有する様々な消費者向け電子装置に赤外線信号を送信するための技法は、赤外線（ＩＲ）ブラスティング（ｂｌａｓｔｉｎｇ）と呼ばれる。ＩＲブラスティングは、受信装置のフォーマットでＩＲコードを送信する動作である。記録機能を有するセットトップ端末製品の場合、各製造業者に関する数百のＩＲコードの、複数の大きなテーブルがメモリ１０６中に格納される。コードはそれぞれわずかに異なるが、それらコードは多くの共通特性を共用する。各コードは、各製造業者に関するコマンドを構成する０ビットおよび１ビットの所定のシーケンスからなる。各ＩＲコードフォーマットは、複数のマーク、同期ビット、０、１などを含み、搬送波周波数の存在の有無のいずれかに関係する。
【００１１】
各コードフォーマットは、０ビットおよび１ビットを表す信号構造も指定する。例えば、図２にＩＲコードの１つのタイプに関連する０ビットおよび１ビット構造を示す。各ビットは長さ１．５ミリ秒であり、この場合０ビットが搬送波周波数の０．５ミリ秒の存在を含み、１ビットが搬送波周波数の１ミリ秒の存在を含む。各ビットは０または１のどちらでも、０．５ミリ秒間の低レベルで始まる。信号レベルは、ビットが０ビットであるか、それとも１ビットであるかに応じて、第２の０．５ミリ秒間の高レベル、すなわち搬送波周波数の存在に移行し、または第２の０．５ミリ秒間低レベルのままとなる。次いで、信号レベルは、どちらのビットについても高となる最後の０．５ミリ秒で終了する。これらのビットのシーケンスを使用して赤外線ドライバ１１０を駆動し、ビットのシーケンスを表す変調パターンを有する赤外線信号を生成する。
【００１２】
ビット構造は、ＤｉＳＥｑＣドライバ１１２に関しては、ビットが図３に示すように反転されることを除いて同様である。図１では、ＵＡＲＴ  １０８は反転信号を直接生成することができ、またはＵＡＲＴ  １０８とＤｉＳＥｑＣドライバ１１２間でインバータ１１８を使用することもできる。
【００１３】
適切なビットストリームを生成するためには、適切なスタートビットおよびストップビットを使用してＵＡＲＴ  １０８をプログラムしなければならない。ＵＡＲＴ送信は以下のようになる。スタートビット（論理低）、それに続いていくつかのプログラム可能ビット、最後にストップビット（論理高）。したがって、１１００１１００１０１００００１１１からなる１８ビットＤｉＳＥｑＣ信号は、以下のように形成される。スタートビットおよびストップビットは、出力信号の極性の制御がないので、常に波形中で正しい論理状態にくる。０ビットまたは１ビットの上記の定義を用いると、どちらのビットタイプも０．５ミリ秒の論理低で始まり、その後に０．５ミリ秒の論理高または論理低のいずれかが続き、その後に０．５ミリ秒の論理高が続く。したがって０または１を、０Ｘ１と表すことができる（ただし、各シンボルは０．５ミリ秒期間であり、０ビットが生成されるときはＸ＝０、１ビットが生成されるときはＸ＝１である）。したがって、１８ビット長である一般ＤｉＳＥｑＣコマンドは、図５に示すように表される。
【００１４】
この例では、ＵＡＲＴ  １０８は、ボーレート０．５ミリ秒／ビットで、１スタートビット、７データビット、１ストップビットに対して初期化された。６  ＵＡＲＴバイトを送信することにより、任意の１８ビットＩＲドライバコマンドを表すことができる。ＵＡＲＴの出力でインバータを使用すると、どんなＤｉＳＥｑＣコマンドも表すことができる。上記で示した１８ビットＤｉＳＥｑＣ信号を送信するために、以下のシーケンスがＵＡＲＴ  １０８から出力される。
０１１  ０１１  ００１  ００１  ０１１  ０１１  ００１  ００１  ０１１  ００１  ０１１  ００１  ００１  ００１  ００１  ０１１  ０１１  ０１１
ここで、以下の６バイトがＵＡＲＴ  １０８に書き込まれる（スタートビットおよびストップビットを括弧で示す）。
（０）１１０１１００（１），（０）０１０１１０１（１），
０ｘ６ｃ，                  ０ｘ２ｄ，
（０）０１００１０１（１），（０）０１０１１００（１），
０ｘ２７，                  ０ｘ２ｃ，
（０）０１００１００（１），（０）１１０１１０１（１）
０ｘ２４，                  ０ｘ６ｄ
【００１５】
同軸ケーブルを介してスレーブ装置に送信するためのＤｉＳＥｑＣ信号を生成する目的で、インバータによって生成されたビットストリームを使用して２２ｋＨｚ搬送波信号を変調し、ＤｉＳＥｑＣシステム中のスレーブ装置を制御するための適切なパルス幅キー（ＰＷＫ）コード化信号を生成する。赤外線システムでは、ＵＡＲＴによって生成されるビットストリームを使用して赤外線ダイオードの出力を直接制御する。
【００１６】
本発明による、制御信号を生成するための配置の主な利点は、ＵＡＲＴ  １０８がビットをドライバにシフトアウトしており、マイクロプロセッサ１０２が全バイトがシフトアウトされた後にだけ中断することである。これにより、従来技術の「ビットバン（ｂｉｔｂａｎｇ）」手法では０．５ミリ秒毎に中断が必要であるが、０．５ミリ秒毎ではなく４．５ミリ秒毎に中断が行われるので、マイクロプロセッサ１０２のオーバヘッドが９分の１に低減される。加えて、ＵＡＲＴ  １０８は一般に前のバイトがクロックアウトされる間に１バイトをラッチするので、システムのリアルタイム制約は非常に軽減される。マイクロプロセッサ１０２が、ＵＡＲＴ  １０８に書き込まれる次のバイトを得るために中断を行うときに、追加の４．５ミリ秒の追加の待ち時間を有するからである。
【００１７】
本発明の別の実施形態では、ＵＡＲＴ  １０８を使用して被変調ＤｉＳＥｑＣ信号を直接生成することができる。この配置では、周波数を生成するための回路（ドライバ１１２）は不要となる。ＵＡＲＴに応じて、インバータを使用して補正ＤｉＳＥｑＣ信号を生成することができる。この場合、ＵＡＲＴ  １０８は、８データビットに関して上記で論じたのと全く同じようにセットアップされると共に、ボーレートは搬送波周波数に設定され、すなわちＤｉＳＥｑＣ信号に対して２２ｋＨｚにセットアップされる。したがって、この手法を用いるとより多くのバイトをＵＡＲＴ  １０８の外に書き込む必要がある。ＵＡＲＴ  １０８は、ボーレートを２２ｋＨｚに設定し、０．５ミリ秒の間連続する０を送信することによって論理０を供給する。これにより、９論理低ビットがシフトアウトされ（スタートと８データビットの和）、その後に１論理高ビットが続く。これは望ましくはないが、１ビットがエンベロープ検出器中の低域フィルタによってスレーブ装置中の受信機内にロールオフされるので、許容される。ＵＡＲＴ  １０８は、０．５ミリ秒の論理高の間０ｘＣＣ（２進数１０１０１０１０）を書き出すことによって論理１を供給する。スタートビットおよびストップビットを含む、ＵＡＲＴ  １０８から出力される全パターンは、０（スタート）１０１０１０１０１（ストップ）であり、完全な搬送波周波数を生成する。
【００１８】
図４に、ＤｉＳＥｑＣスレーブ装置を直接駆動するためにＵＡＲＴ  １０８によって生成された２２ｋＨｚ搬送波を有する、直接生成されたビットストリームの表現を示す。すなわち、ＵＡＲＴ  １０８は汎用プログラム可能タイマとして使用される。ビットストリーム４００は、低レベル信号を有し、次いで０．５ミリ秒の期間の２２ｋＨｚ搬送波のバーストにより０ビットが生成される第１ビット４０２を含む。この後に第１ビット４０２と同一のビット４０４が続き、その後にビット４０６での１ビットと、ビット４０８での別の１ビットが続く。この１ビットは低レベル信号で始まり、次いで２２ｋＨｚ搬送波信号の１ミリ秒のバーストが続く。
【００１９】
インバータを使用せずに標準ＤｉＳＥｑＣ信号を生成するには、ＵＡＲＴ  １０８を使用して、ボーレート２０ｋＨｚに設定し、ダミービットをシフトアウトすることによって０．５ミリ秒の中断を生成する。０．５ミリ秒毎にＩ／Ｏ線は適切にトグルされ、正しいＤｉＳＥｑＣ波形が生成される。
【００２０】
本発明の教示を組み込む様々な実施形態を本明細書で詳細に示し、説明したが、これらの教示をやはり組み込む、他の多くの変形実施形態を当業者は容易に考案することができる。
【図面の簡単な説明】
【図１】  本発明を含むセットトップ端末のブロック図である。
【図２】  ＩＲドライバを変調するためのユニバーサル非同期受信送信機（ＵＡＲＴ）によって生成される０ビットおよび１ビットの表現を示す図である。
【図３】  ＤｉＳＥｑＣドライバを変調するためにＵＡＲＴによって生成される０ビットおよび１ビットの表現を示す図である。
【図４】  本発明に従って生成されるビットストリームを示す図である。
【図５】  スタート／ストップビットによってプログラムされるＵＡＲＴで生成されるビットストリームを示す図である。
【図１】
0004731772.tif 000002
【図２】
0004731772.tif 000003
【図３】
0004731772.tif 000004
【図４】
0004731772.tif 000005
【図５】
0004731772.tif 000006