(57)【特許請求の範囲】
【請求項１】
１つの製膜室内に設けられた略同一形状を有し略対称位置に配置された複数のカソードと各カソードに接続された１３．５６ＭＨｚより高い周波数の高周波電力を供給する複数の高周波電源とを有するプラズマＣＶＤ装置を用い、各カソードに対して基板を保持したアノードをそれぞれ対向させ、前記製膜室内で原料ガスを分解して複数の基板上に半導体層を製膜するにあたり、複数の基板上において所望の製膜速度で半導体層が製膜されるように、各高周波電源から各カソードに供給される高周波電力に、０度または１８０度の位相差からはずした位相差を与えることを特徴とする半導体層の製膜方法。
【請求項２】
前記複数の基板上における半導体層の製膜速度の差が１０％以内になるように、各高周波電源から各カソードに供給される高周波電力の位相をずらすことを特徴とする請求項１記載の半導体層の製膜方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体層の製膜方法に関する。
【０００２】
【従来の技術】
例えば薄膜太陽電池モジュールは、透明基板上に積層された透明電極層、光電変換半導体層、ならびに裏面電極層からなるストリング状の複数段の太陽電池セルを直列に接続した構造を有する。上記の光電変換半導体層はアモルファスシリコンで形成するのが最も安価であるが、光電変換効率が低いという問題がある。光電変換効率を向上させるためには、例えばｐｉｎ型アモルファスシリコンとｐｉｎ型ポリシリコン（多結晶シリコン）とを積層したハイブリッド型またはｐｉｎ型ポリシリコンのみを用いたポリシリコン型のものが有利である。また、薄膜太陽電池モジュールの生産効率を上げるために大面積の基板が用いられるようになってきている。
【０００３】
ところで、アモルファスシリコンは吸収係数が比較的高いため膜厚が薄くてもよいが、吸収係数が低いポリシリコンは膜厚を厚くする必要がある。プラズマＣＶＤ法により厚いポリシリコン層の製膜時間を短縮して生産効率を向上するには、基板へ投入する電力密度を上げて製膜速度を速くしなければならない。基板への投入電力密度を上げるには、高周波電源の出力を上げることおよび周波数を上げることが有効である。このうち周波数に関しては、従来の１３．５６ＭＨｚから２倍の２７．１２ＭＨｚへ上げることが試みられている。将来的には従来の３倍の４０ＭＨｚに上げることも想定されている。
【０００４】
図１に、大面積の基板上に半導体層を製膜するために用いられる縦型インライン式プラズマＣＶＤ装置を示す。図１に示すように、チャンバー（製膜室）１内の両端部に１対のカソード２ａ、２ｂが設けられている。各カソード２ａ、２ｂに対向するように、それぞれ基板１０ａ、１０ｂを保持したアノード３ａ、３ｂが配置される。各カソード２ａ、２ｂにはそれぞれ高周波電源４ａ、４ｂが接続されている。これらの高周波電源４ａ、４ｂは、発振器を内蔵したフェイズシフター５に接続されている。
【０００５】
図１に示されるようなプラズマＣＶＤ装置において、高周波電源４ａ、４ｂから２７．１２ＭＨｚという高周波を供給した場合、２つの放電領域間での干渉が強く、放電が安定しなくなる。このため、図１のようにフェイズシフター５を設けて、干渉の影響を少なくするために高周波電源４ａ、４ｂから供給される高周波の位相を完全に同期させるか（位相差０度）または位相を１８０度ずらすように位相を調整し、放電状態を安定させて安定製膜を実現していた。
【０００６】
上記と同様に、特開昭６０−２０２９２９号公報には、複数の電極対を設置したプラズマＣＶＤ装置において、複数の高周波電源に位相調整器を接続して位相調整を行うことが記載されている。そして、高周波電源を独立することにより各電極へ印加する電力を個々に調整できるため各電極の形状が異なる場合でも各電極の均等な放電が可能となることが記載されている。また、電極の幾何学的形状が等価な場合に並列接続し、一括して放電させてもほぼ均等な放電が得られることが記載されている。しかし、この公報で用いられている高周波電力は１３．５６ＭＨｚであり、２７．１２ＭＨｚというさらに周波数の高い電力を用いることは記載されていない。
【０００７】
図１に示した現状のプラズマＣＶＤ装置および特開昭６０−２０２９２９号公報のプラズマＣＶＤ装置のようにほぼ同一形状の電極をほぼ対称位置に配置したものでは、１３．５６ＭＨｚの高周波電源を用いる場合には干渉が生じないように改良されている。しかし、２７．１２ＭＨｚの高周波電源を用いた場合には、フェイズシフター５により位相差を０度または１８０度に設定して安定製膜を達成したとしても、真空チャンバー内でのわずかな寸法の差異例えば基板−電極間距離の微妙な差やＬＣ成分のわずかな差などに基づいて、２つの基板１０ａ、１０ｂ上でのポリシリコン層の製膜速度が異なるという問題があることがわかってきた。特に、２つの基板でポリシリコン層の膜厚が１０％以上も異なると、製品の品質を保つことが困難になる。この問題に対する対策として、例えばガス流量によって製膜速度を調整することも考えられるが、この方法では効果的な調整は期待できない。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、複数の電極対を備えたプラズマＣＶＤ装置を用い１３．５６ＭＨｚより高い周波数の高周波電力を供給する場合に、複数の基板上における半導体層の製膜速度を均一にできる方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体層の製膜方法は、１つの製膜室内に設けられた略同一形状を有し略対称位置に配置された複数のカソードと各カソードに接続された１３．５６ＭＨｚより高い周波数の高周波電力を供給する複数の高周波電源とを有するプラズマＣＶＤ装置を用い、各カソードに対して基板を保持したアノードをそれぞれ対向させ、前記製膜室内で原料ガスを分解して複数の基板上に半導体層を製膜するにあたり、複数の基板上において所望の製膜速度で半導体層が製膜されるように、各高周波電源から各カソードに供給される高周波電力に、０度または１８０度の位相差からはずした位相差を与えることを特徴とする。
【００１０】
本発明の半導体層の製膜方法においては、例えば前記複数の基板上における半導体層の製膜速度の差が１０％以内になるように、各高周波電源から各カソードに供給される高周波電力の位相をずらす。
【００１２】
【発明の実施の形態】
以下、本発明をより詳細に説明する。
【００１３】
実施例１
図１に示す縦型インライン式プラズマＣＶＤ装置を用いて基板上にポリシリコン層の製膜を行った例を説明する。図１に示すように、チャンバー１内の両端部に１対のカソード２ａ、２ｂが設けられている。各カソード２ａ、２ｂに対向するように、それぞれ基板１０ａ、１０ｂを保持したアノード３ａ、３ｂが配置される。チャンバー１は接地されており、アノード３ａ、３ｂは接地電位となるようにチャンバー１に接続されている。各カソード２ａ、２ｂにはそれぞれ周波数２７．１２ＭＨｚ、最大出力５ｋＷの高周波電源４ａ、４ｂが接続されている。これらの高周波電源４ａ、４ｂは、発振器を内蔵したフェイズシフター５に接続されている。このように、２つの放電領域が表裏の関係で対称的に形成されていると、高周波電源４ａ、４ｂからの電力投入により２つの放電領域間で干渉が生じやすくなる。
【００１４】
従来技術に従い、フェイズシフター５により高周波電源４ａ、４ｂから供給される高周波電力の位相を互いに１８０度ずらせて２つの基板上にポリシリコン層を製膜した。このように位相を１８０度ずらすと、干渉なしに安定な製膜が可能である。
【００１５】
また、フェイズシフター５により高周波電源４ａ、４ｂから供給される高周波電力の位相を１８０度からさらに１５度、すなわち互いに約１９５度ずらせて２つの基板上にポリシリコン層を製膜した。
【００１６】
表１に、上記の２つの条件における基板１０ａ上（表１のＡ面）および基板１０ｂ上（表１のＢ面）でのポリシリコン層の製膜速度を示す。
【００１７】
【表１】
0004659238.tif 000002
【００１８】
表１から以下のことがわかる。すなわち、２つの高周波電源から供給される高周波電力の位相を互いに１８０度ずらした場合、真空チャンバー内のわずかな寸法の差異などの装置的な影響により、２つの基板上でのポリシリコン層の製膜速度に１０％以上の大きな差が生じた。一方、２つの高周波電源から供給される高周波電力の位相を互いに１９５度ずらした場合、２つの基板上でのポリシリコン層の製膜速度をほぼ等しくすることができた。
【００１９】
なお、上記の実施例では高周波電力の位相を互いに１９５度ずらしたが、高周波電力の位相を０度または１８０度からずらす程度は使用するプラズマＣＶＤ装置に応じて変化する。
【００２０】
実施例２
図１のプラズマＣＶＤ装置を用い、一方の高周波電源４ａのみから周波数２７．１２ＭＨｚ、出力５ｋＷの高周波電力を供給し、一方の基板１０ａ（Ａ面）上にポリシリコン層を製膜し、そのときの製膜速度を調べた。
【００２１】
図１のプラズマＣＶＤ装置を用い、フェイズシフター５により２つの高周波電源４ａ、４ｂから供給される周波数２７．１２ＭＨｚ、出力５ｋＷの高周波電力の位相を互いに約１３５度ずらせて２つの基板１０ａ、１０ｂ上にポリシリコン層を製膜し、そのときのＡ面における製膜速度を調べた。表２に上記の２つの条件におけるポリシリコン層の製膜速度を示す。
【００２２】
【表２】
0004659238.tif 000003
【００２３】
高周波電力の位相を互いに約１３５度ずらすと、２つの放電領域間での干渉状態を積極的に利用してＡ面側に出力を集中させ７ｋＷ相当の出力を与えることができる。このように高周波電力の位相を適切にずらすと一方の放電領域に定格電力以上の電力を出力して高速製膜が可能となり、表２のように片面放電の場合と比較して製膜速度が２割以上速くなる。
【００２４】
なお、上記の条件ではＢ面での製膜速度は低くなる。したがって、この方法は意図的に厚い膜と薄い膜を製膜する場合に好適に採用することができる。この方法でも、高周波電力の位相をずらす角度は１３５度に限らず、使用するプラズマＣＶＤ装置に応じて変化する。
【００２５】
本発明の方法は、特にポリシリコン層を含む光電変換装置、例えば太陽電池モジュールの製造に好適に採用できる。
【００２６】
図２にポリシリコン層を含むハイブリッド型の太陽電池モジュールの断面図を示す。図２において、ガラス基板１１上には透明電極層１２が形成され、レーザースクライブにより分離溝が加工されている。透明電極層１２上にはｐｉｎ型アモルファスシリコン層１３およびｐｉｎ型ポリシリコン層１４が順次形成されており、レーザースクライブにより透明電極−裏面電極間の接続溝が加工されている。これらの光電変換半導体層上に裏面電極層１５が形成され、レーザースクライブにより分離溝が加工されている。
【００２７】
図２におけるポリシリコン層１４の製膜時に、図１に示したプラズマＣＶＤ装置を用い、例えば実施例１に示した条件を採用することにより、均一な膜厚のポリシリコン層を速い製膜速度で製膜することができる。
【００２８】
【発明の効果】
以上詳述したように本発明の方法を用いれば、複数の電極対を備えたプラズマＣＶＤ装置を用い１３．５６ＭＨｚより高い周波数の高周波電力を供給する場合に、複数の基板上における半導体層の製膜速度を均一にできる。
【図面の簡単な説明】
【図１】本発明の実施例において用いられたプラズマＣＶＤ装置を概略的に示す図。
【図２】本発明の一実施形態において製造されるハイブリッド型薄膜太陽電池セルを示す断面図。
【符号の説明】
１…チャンバー
２ａ、２ｂ…カソード
３ａ、３ｂ…アノード
４ａ、４ｂ…高周波電源
５…フェイズシフター
１０ａ、１０ｂ…基板
１１…ガラス基板
１２…透明電極層
１３…アモルファスシリコン層
１４…ポリシリコン層
１５…裏面電極層
【図１】
0004659238.tif 000004
【図２】
0004659238.tif 000005