【手続補正書】
【提出日】平成15年11月7日(2003.11.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スイッチング手段と、該スイッチング手段に接続された組み合わせ回路と、第１の電界効果トランジスタを含む順序回路と、上記第１の電界効果トランジスタのしきい値電圧を可変とする制御手段とを備えた半導体集積回路。
【請求項２】
順序回路に含まれる第１の電界効果トランジスタはバックゲートを有しており、制御手段はこのバックゲートを介して上記第１の電界効果トランジスタのしきい値電圧を可変とすることを特徴とする請求項１記載の半導体集積回路。
【請求項３】
制御手段は正電圧発生器と負電圧発生器とを含むことを特徴とする請求項２記載の半導体集積回路。
【請求項４】
組み合わせ回路には第２の電界効果トランジスタが含まれているとともに、スイッチング手段には第３の電界効果トランジスタが含まれており、上記第２の電界効果トランジスタのしきい値電圧の絶対値よりも上記第３の電界効果トランジスタのしきい値電圧の絶対値が高いことを特徴とする請求項１から請求項３のうちのいずれか１項記載の半導体集積回路。
【請求項５】
組み合わせ回路には第２の電界効果トランジスタが含まれており、スイッチング手段には少なくとも二つの第３の電界効果トランジスタが含まれており、その一方のトランジスタのソースが電源電圧に接続されているとともに他方のトランジスタのソースがアース電位に接続されている半導体集積回路において、上記第２の電界効果トランジスタのしきい値電圧の絶対値が上記第３の電界効果トランジスタのしきい値電圧の絶対値が略等しく、しかも上記第３の電界効果トランジスタがオフ状態にある場合には電源電圧側のトランジスタとアース側のトランジスタとでゲート・ソース間電位を逆バイアスとすることを特徴とする請求項１から請求項３のうちのいずれか１項記載の半導体集積回路。
【請求項６】
組み合わせ回路は複数の第１の回路ブロックから成り、それぞれの第１の回路ブロックに対してスイッチング手段が個別に接続されており、順序回路もまた複数の第２の回路ブロックから成り、それぞれの第２の回路ブロックに含まれる第１の電界効果トランジスタのしきい値電圧を可変とする制御手段が個別に接続されていることを特徴とする請求項１記載の半導体集積回路。
【請求項７】
スイッチング手段は、電源電圧よりも高い電圧を発生させる第１の昇圧器と、アース電位よりも低い電圧を発生させる第１の降圧器と、上記第１の昇圧器と接続された反転手段と、上記第１の降圧器と接続された非反転手段とを備えることを特徴とする請求項６記載の半導体集積回路。
【請求項８】
制御手段は正電圧発生器と接続される第２の昇圧器と、負電圧発生器と接続される第２の降圧器とを備えており、上記正電圧発生器と負電圧発生器がマルチプレクサ回路から成ることを特徴とする請求項３記載の半導体集積回路。
【請求項９】
制御手段に含まれる第２の昇圧器および第２の降圧器が、スイッチング手段に含まれる第１の昇圧器および第１の降圧器と異なることを特徴とする請求項８記載の半導体集積回路。
【請求項１０】
組み合わせ回路と順序回路とを含む論理回路と、昇圧器と降圧器とを有する集積回路とを備えた半導体集積回路において、上記集積回路の昇圧器および降圧器を用いて、組み合わせ回路のスイッチング手段を駆動するとともに、順序回路に含まれるバックゲートを有する電界効果トランジスタのバックゲートを介してコントロールする制御手段を駆動することを特徴とする半導体集積回路。
【請求項１１】
上記昇圧器と降圧器とを有する集積回路がダイナミックランダムアクセスメモリ（ＤＲＡＭ）からなることを特徴とする請求項１０記載の半導体集積回路。
【請求項１２】
第１の電圧を供給する第１の電圧供給線、
第２の電圧を供給する第２の電圧供給線、
前記第２の電圧供給線に接続し、少なくとも一つの第１の電界効果トランジスタを有する組み合わせ回路、
前記第１の電圧供給線と前記第２の電圧供給線の間に接続され、第２の電界効果トランジスタを有するラッチ回路を備える順序回路、
前記組み合わせ回路と前記第１の電圧供給線の間に接続され、第１の制御信号に応じて前記組み合わせ回路に対する前記第１の電圧の供給を制御する第３の電界効果トランジスタ、
第３の電圧を生成する電圧発生器を有し、前記第２の電界効果トランジスタのバックゲートに、第２の制御信号に応じて前記第１の電圧と前記第３の電圧を選択的に供給する制御手段を備え、
前記第３の電圧は、第２の電界効果トランジスタのしきい値電圧の絶対値を増加するように設定されることを特徴とする半導体集積回路。
【請求項１３】
第１の電圧を供給する電圧供給線、
複数の第１の回路ブロックを備える組み合わせ回路、
前記電圧供給線に接続される第１の電界効果トランジスタを有するラッチ回路を各々含む複数の第２の回路ブロックを備える順序回路、
前記複数の第１の回路ブロックに対応して、前記電圧供給線と前記第１の回路ブロックとの間に各々設けられ、選択的に導通、非導通になる複数の第２の電界効果トランジスタ、
前記第１の電界効果トランジスタのバックゲートに第２の電圧と前記第１の電圧を選択的に供給する制御手段を備え、
前記制御手段は、前記第２の電圧が前記第１の電界効果トランジスタのバックゲートに供給される時、前記第１の電界効果トランジスタのしきい値電圧の絶対値を増加するように前記第１の電圧からバイアスされた前記第２の電圧を生成する電圧生成器
を備える半導体集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
請求項１１記載の発明に係る半導体集積回路は、昇圧器と降圧器とを有する集積回路がダイナミックランダムアクセスメモリ（ＤＲＡＭ）からなるものである。
請求項１２記載の発明に係る半導体集積回路は、第１の電圧を供給する第１の電圧供給線と、第２の電圧を供給する第２の電圧供給線と、第２の電圧供給線に接続し、少なくとも一つの第１の電界効果トランジスタを有する組み合わせ回路と、第１の電圧供給線と第２の電圧供給線の間に接続され、第２の電界効果トランジスタを有するラッチ回路を備える順序回路と、組み合わせ回路と第１の電圧供給線の間に接続され、第１の制御信号に応じて組み合わせ回路に対する第１の電圧の供給を制御する第３の電界効果トランジスタと、第３の電圧を生成する電圧発生器を有し、第２の電界効果トランジスタのバックゲートに、第２の制御信号に応じて第１の電圧と第３の電圧を選択的に供給する制御手段とを備え、第３の電圧は、第２の電界効果トランジスタのしきい値電圧の絶対値を増加するように設定されるものである。
請求項１３記載の発明に係る半導体集積回路は、第１の電圧を供給する電圧供給線と、複数の第１の回路ブロックを備える組み合わせ回路と、電圧供給線に接続される第１の電界効果トランジスタを有するラッチ回路を各々含む複数の第２の回路ブロックを備える順序回路と、複数の第１の回路ブロックに対応して、電圧供給線と第１の回路ブロックとの間に各々設けられ、選択的に導通、非導通になる複数の第２の電界効果トランジスタと、第１の電界効果トランジスタのバックゲートに第２の電圧と第１の電圧を選択的に供給する制御手段とを備え、制御手段は、第２の電圧が第１の電界効果トランジスタのバックゲートに供給される時、第１の電界効果トランジスタのしきい値電圧の絶対値を増加するように第１の電圧からバイアスされた第２の電圧を生成する電圧生成器を備えるものである。