【手続補正書】
【提出日】平成15年7月17日(2003.7.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層を有する基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体層に、前記ゲート電極をマスクとして所定の不純物をイオン注入して、第１のソース・ドレイン領域を形成する工程と、
前記基板および前記ゲート電極の上にペルヒドロポリシラザンまたはこれを含む組成物を所定の厚さに塗布する工程と、
前記ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成してＳｉＯ２膜を形成する工程と、
前記ＳｉＯ２膜をエッチングして、前記ゲート電極の両側に前記ＳｉＯ２膜からなるサイドウォールを形成する工程と、
前記ゲート電極および前記サイドウォールをマスクとして所定の不純物をイオン注入して、第２のソース・ドレイン領域を形成する工程と、
を少なくとも有することを特徴とする薄膜半導体装置の製造方法。
【請求項２】
前記ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜の厚さを該組成物の濃度に基づいて制御することを特徴とする請求項１記載の薄膜半導体装置の製造方法。
【請求項３】
前記サイドウォールを、ふっ酸をエッチャントとするウェットエッチングにより形成することを特徴とする請求項１または請求項２に記載の薄膜半導体装置の製造方法。
【請求項４】
前記サイドウォールを、Ｆ系ガスをエッチングガスとするドライエッチングにより形成することを特徴とする請求項１または請求項２に記載の薄膜半導体装置の製造方法。
【請求項５】
前記ゲート電極の両側面にテーパを形成し、該テーパの角度に基づいてペルヒドロポリシラザンまたはこれを含む組成物の塗布膜の厚さを制御することを特徴とする請求項１から請求項４の何れかに記載の薄膜半導体装置の製造方法。
【請求項６】
前記半導体層はｐ形Ｓｉ層であると共に、
前記第１のソース・ドレイン領域に、イオン注入される不純物はＰであり、当該第１のソース・ドレイン領域はｎ−ソース・ドレイン領域であることを特徴とする請求項１から請求項５の何れかに記載の薄膜半導体装置の製造方法。
【請求項７】
前記半導体層はｐ形Ｓｉ層であると共に、
前記第２のソース・ドレイン領域に、イオン注入される不純物はＡｓであり、当該第２のソース・ドレイン領域はｎ＋ソース・ドレイン領域であることを特徴とする請求項１から請求項６の何れかに記載の薄膜半導体装置の製造方法。
【請求項８】
前記ペルヒドロポリシラザンまたはこれを含む組成物は、溶液を基板表面に滴下してスピンコートするものであり、このスピンコートにおける回転速度の調節により塗布膜の厚さを制御することを特徴とする請求項１から請求項７の何れかに記載の薄膜半導体装置の製造方法。
【請求項９】
基板上に画素電極がマトリックス状に形成され、各画素電極に対応して薄膜トランジスタが形成されてなるアクティブマトリックス基板の製造方法であって、
基板上にポリシリコン層を形成する工程と、
該ポリシリコン層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ポリシリコン層に、前記ゲート電極をマスクとして所定の不純物をイオン注入して、第１のソース・ドレイン領域を形成する工程と、
前記ゲート絶縁膜および前記ゲート電極の上にペルヒドロポリシラザンまたはこれを含む組成物を塗布する工程と、
前記ペルヒドロポリシラザンまたはこれを含む組成物を焼成しＳｉＯ２膜を形成する工程と、
前記ＳｉＯ２膜をエッチングして、前記ゲート電極の両側に前記ＳｉＯ２膜からなるサイドウォールを形成する工程と、
前記ポリシリコン層に、前記ゲート電極および前記サイドウォールをマスクとして所定の不純物をイオン注入し第２のソース・ドレイン領域を形成する工程と、を少なくとも有することを特徴とするアクティブマトリックス基板の製造方法。
【請求項１０】
前記ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜の厚さを前記組成物の濃度に基づいて制御することを特徴とする請求項９記載のアクティブマトリックス基板の製造方法。
【請求項１１】
前記サイドウォールを、ふっ酸をエッチャントとするウェットエッチングにより形成することを特徴とする請求項９または請求項１０に記載のアクティブマトリックス基板の製造方法。
【請求項１２】
前記サイドウォールを、Ｆ系ガスをエッチングガスとするドライエッチングにより形成することを特徴とする請求項９または請求項１０に記載のアクティブマトリックス基板の製造方法。
【請求項１３】
前記ゲート電極の両側面にテーパを形成し、該テーパの角度に基づいて、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜の厚さを制御することを特徴とする請求項９から請求項１２の何れかに記載のアクティブマトリックス基板の製造方法。
【請求項１４】
前記第１のソース・ドレイン領域に、イオン注入される不純物はＰであり、当該第１のソース・ドレイン領域はｎ−ソース・ドレイン領域であることを特徴とする請求項９から請求項１３の何れかに記載のアクティブマトリックス基板の製造方法。
【請求項１５】
前記第２のソース・ドレイン領域に、イオン注入される不純物はＡｓであり、当該第２のソース・ドレイン領域はｎ＋ソース・ドレイン領域であることを特徴とする請求項９から請求項１４の何れかに記載のアクティブマトリックス基板の製造方法。
【請求項１６】
前記ペルヒドロポリシラザンまたはこれを含む組成物は、溶液を基板表面に滴下してスピンコートするものであり、このスピンコートにおける回転速度の調節により塗布膜の厚さを制御することを特徴とする請求項９から請求項１５の何れかに記載のアクティブマトリックス基板の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
なお、前記半導体層はｐ形Ｓｉ層であると共に、前記第１のソース・ドレイン領域に、イオン注入される不純物はＰであり、当該第１のソース・ドレイン領域はｎ−ソース・ドレイン領域であるようにすることにより、また、前記第２のソース・ドレインに、イオン注入される不純物はＡｓであり、当該第２のソース・ドレイン領域はｎ＋ソース・ドレイン領域であるようにすることにより、一般的なシリコンｎＭＯＳトランジスタのＬＤＤ構造を形成することができる。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
また、本発明に係る薄膜半導体装置は、基板上に画素電極がマトリックス状に形成され、各画素電極に対応して薄膜トランジスタが形成されてなるアクティブマトリックス基板であることを特徴とする。該アクティブマトリックス基板は、例えば、基板上にポリシリコン層を形成する工程と、該ポリシリコン層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ポリシリコン層に、前記ゲート電極をマスクとして所定の不純物をイオン注入して、第１のソース・ドレイン領域を形成する工程と、前記ゲート絶縁膜および前記ゲート電極の上にペルヒドロポリシラザンまたはこれを含む組成物を塗布する工程と、前記ペルヒドロポリシラザンまたはこれを含む組成物を焼成しＳｉＯ２膜を形成する工程と、前記ＳｉＯ２膜をエッチングして、前記ゲート電極の両側に前記ＳｉＯ２膜からなるサイドウォールを形成する工程と、前記ポリシリコン層に、前記ゲート電極および前記サイドウォールをマスクとして所定の不純物をイオン注入し第２のソース・ドレイン領域を形成する工程とを少なくとも有するものである。