【手続補正書】
【提出日】平成15年9月26日(2003.9.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
あらかじめ決められた時間サイクルでシリアルインタフェースバス上に分割されて送信されるパケットデータを受信してアプリケーション側へ出力する信号処理回路であって、
受信した分割パケットから所望のパケットを選択する手段
を有する信号処理回路。
【請求項２】
あらかじめ決められた時間サイクルでシリアルインタフェースバス上に分割されて送信され、かつ送信パケット数を示す制御情報が付加されたパケットデータを受信してアプリケーション側へ出力する信号処理回路であって、
受信した分割パケットに付加された上記制御情報のあらかじめ決められたビット情報から先頭パケットをであるか否かを判断する受信回路
を有する信号処理回路。
【請求項３】
あらかじめ決められた時間サイクルでシリアルインタフェースバス上に分割されて送信され、かつ送信パケット数を示す第１の制御情報および分割パケット数を示す第２の制御情報が付加されたパケットデータを受信してアプリケーション側へ出力する信号処理回路であって、
受信した分割パケットに付加された上記第２の制御情報の値をべき数とする２のべき乗から１を減じた値と第１の制御情報との論理積をとり、上記論理積が０である分割パケットを先頭パケットと判断する受信回路
を有する信号処理回路。
【請求項４】
あらかじめ決められた時間サイクルでシリアルインタフェースバス上に分割されて送信され、かつ送信パケット数を示す制御情報が付加されたパケットデータを受信してアプリケーション側へ出力する信号処理回路であって、
受信した分割パケットに付加された上記制御情報から次に受信される分割パケットの制御情報の値を予測する予測手段と、
今回受信した分割パケットの制御情報値と上記予測手段により予測された予測値と比較し、不一致の場合にはパケット抜けが生じたものと判別する判別手段と
を有する信号処理回路。
【請求項５】
受信データが格納される記憶手段を有し、
上記パケット抜けが生じたものと判別された場合に、今回の分割パケットを受信したときに格納前のポインター位置が上記記憶手段のバンク先頭であった場合には今回受信した分割パケットは全て格納し、格納前のポインター位置が先頭バンクでなかった場合には、前回正常に格納された分割パケットが格納されている次のアドレスから次の分割パケットを格納する受信回路を有する
請求項４記載の信号処理回路。
【請求項６】
あらかじめ決められた時間サイクルでシリアルインタフェースバス上に分割されて送信され、かつ送信パケット数を示す制御情報が付加されたパケットデータを受信してアプリケーション側へ出力する信号処理方法であって、
受信した分割パケットに付加された上記制御情報から次に受信される分割パケットの制御情報の値を予測し、
今回受信した分割パケットの制御情報値と予測した予測値と比較し、不一致の
場合にはパケット抜けと判別する
ことを特徴とする信号処理方法。
【請求項７】
あらかじめ決められた時間サイクルでシリアルインタフェースバス上に分割されて送信され、かつ送信パケット数を示す制御情報が付加されたパケットデータを受信して一旦記憶手段に格納してアプリケーション側へ出力する信号処理方法であって、
受信した分割パケットに付加された上記制御情報から次に受信される分割パケットの制御情報の値を予測し、
今回受信した分割パケットの制御情報値と予測した予測値と比較し、不一致の場合にはパケット抜けと判別し、
上記パケット抜けが生じたものと判別した場合に、今回の分割パケットを受信したときに格納前のポインター位置が上記記憶手段のバンク先頭であった場合には今回受信した分割パケットは全て格納し、
格納前のポインター位置が先頭バンクでなかった場合には、前回正常に格納された分割パケットが格納されている次のアドレスから次の分割パケットを格納する
ことを特徴とする信号処理方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
【課題を解決するための手段】
上記目的を達成するため、本発明は、あらかじめ決められた時間サイクルでシリアルインタフェースバス上に分割されて送信されるパケットデータを受信してアプリケーション側へ出力する信号処理回路であって、受信した分割パケットから所望のパケットを選択する手段を有する。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
また、本発明は、あらかじめ決められた時間サイクルでシリアルインタフェースバス上に分割されて送信され、かつ送信パケット数を示す制御情報が付加されたパケットデータを受信してアプリケーション側へ出力する信号処理回路であって、受信した分割パケットに付加された上記制御情報のあらかじめ決められたビット情報から先頭パケットをであるか否かを判断する受信回路を有する。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
また、本発明は、あらかじめ決められた時間サイクルでシリアルインタフェースバス上に分割されて送信され、かつ送信パケット数を示す第１の制御情報および分割パケット数を示す第２の制御情報が付加されたパケットデータを受信してアプリケーション側へ出力する信号処理回路であって、受信した分割パケットに付加された上記第２の制御情報の値をべき数とする２のべき乗から１を減じた値と第１の制御情報との論理積をとり、上記論理積が０である分割パケットを先頭パケットと判断する受信回路を有する。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
また、本発明は、あらかじめ決められた時間サイクルでシリアルインタフェースバス上に分割されて送信され、かつ送信パケット数を示す制御情報が付加されたパケットデータを受信してアプリケーション側へ出力する信号処理回路であって、受信した分割パケットに付加された上記制御情報から次に受信される分割パケットの制御情報の値を予測する予測手段と、今回受信した分割パケットの制御情報値と上記予測手段により予測された予測値と比較し、不一致の場合にはパケット抜けが生じたものと判別する判別手段とを有する。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
また、本発明は、あらかじめ決められた時間サイクルでシリアルインタフェースバス上に分割されて送信され、かつ送信パケット数を示す制御情報が付加されたパケットデータを受信してアプリケーション側へ出力する信号処理方法であって、受信した分割パケットに付加された上記制御情報から次に受信される分割パケットの制御情報の値を予測し、今回受信した分割パケットの制御情報値と予測した予測値と比較し、不一致の場合にはパケット抜けと判別することを特徴とする。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
また、本発明は、あらかじめ決められた時間サイクルでシリアルインタフェースバス上に分割されて送信され、かつ送信パケット数を示す制御情報が付加されたパケットデータを受信して一旦記憶手段に格納してアプリケーション側へ出力する信号処理方法であって、受信した分割パケットに付加された上記制御情報から次に受信される分割パケットの制御情報の値を予測し、今回受信した分割パケットの制御情報値と予測した予測値と比較し、不一致の場合にはパケット抜けと判別し、上記パケット抜けが生じたものと判別した場合に、今回の分割パケットを受信したときに格納前のポインター位置が上記記憶手段のバンク先頭であった場合には今回受信した分割パケットは全て格納し、格納前のポインター位置が先頭バンクでなかった場合には、前回正常に格納された分割パケットが格納されている次のアドレスから次の分割パケットを格納することを特徴とする。