(57)【特許請求の範囲】
【請求項１】
直流電源に接続されたソレノイドと、
ソレノイドに流れる負荷電流をオン・オフ制御するスイッチング素子と、
ソレノイドに流れる負荷電流を検出して検出電圧に変換する負荷電流検出抵抗と、
制御電圧のレベルが変化した時に、該変化した制御電圧を微分して一時的に目標値より大きな電流をソレノイドに流すレベルの制御電圧として出力する微分機能及び制御電圧のレベルが一定の時に該制御電圧を増幅した制御電圧として出力する増幅機能を併有する変形微分回路と、
負荷電流検出抵抗によって負荷電流から変換された検出電圧と変形微分回路から出力された制御電圧とを比較して比較信号を出力する比較器と、
比較器の比較信号を積分して積分信号を出力する積分回路と、
積分回路が出力した積分信号と所定のしきい値とを比較し、積分信号がしきい値より高い状態のときにスイッチング素子をオフさせる電圧判定回路と、
を備えたことを特徴とする可変定電流回路。
【請求項２】
前記変形微分回路は、オペアンプと、オペアンプの入力側に接続されたコンデンサ及び入力抵抗の並列回路と、オペアンプの入力側と出力側との間に設けられた帰還抵抗とを有することを特徴とする請求項１記載の可変定電流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は例えば農業用機械の油圧ポンプシステムの流量制御に採用される可変定電流回路、更に詳しくは油圧ポンプシステムの流量調整弁を駆動するソレノイドに例えばＣＰＵやボリュームから指示された制御信号に応じたソレノイド電流を与えるよう制御する可変定電流回路に関するものである。
【背景技術】
【０００２】
従来の可変定電流回路は、直流電源に接続されたインダクタンス負荷と、インダクタンス負荷に流れる負荷電流をオン・オフ制御するスイッチング素子と、インダクタンス負荷に流れる負荷電流を検出して検出電圧に変換する負荷電流検出抵抗と、負荷電流検出抵抗によって負荷電流から変換された検出電圧と制御電圧とを比較して比較信号を出力する比較器と、比較器の比較信号を積分して積分信号を出力する積分回路と、積分回路が出力した積分信号と所定のしきい値とを比較し、積分信号がしきい値より高い状態のときにスイッチング素子をオフさせる電圧判定回路とを備えて構成されている。
【０００３】
そして、負荷電流検出抵抗によってインダクタンス負荷である例えばソレノイドに流れる負荷電流を検出して変換した検出電圧と制御電圧とを比較器で比較し、検出電圧が制御電圧より大きいときに比較信号を積分回路で積分し、電圧判定回路では積分回路が出力した積分信号と所定のしきい値ととを比較し、しきい値より積分信号が高い状態のときに負荷電流をオン・オフ制御するスイッチング素子をオフさせるようにして負荷電流のデュテイを制御するから、比較器には方形波の検出電圧が入力されることとなり、積分した検出電圧が比較器に入力される場合のような時間遅れがないため、制御電圧に対して比例した負荷電流を出力するようにしている（例えば、特許文献１参照）。
【特許文献１】特開２００１−９２５３９号公報（第１頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の可変定電流回路は、インダクタンス負荷が例えばソレノイドの場合に、ソレノイドに流れる負荷電流を変化させるためにＣＰＵ等からの制御電圧のレベルを変えるときには、制御電圧に対して比例した負荷電流をソレノイドに流すように制御するが、この変化が急激であると、ソレノイドの機械的時定数により影響され、結果的にソレノイドの動作が追従せず遅くなり、制御電圧の大きな変化に対してソレノイドがリアルタイムに動作しなくなるという問題があった。
【０００５】
本発明は、このような問題点を解決するためになされたものであり、制御電圧が急激に変化してもソレノイドの動作がリアルタイムに変化するようにしてソレノイドの応答性を向上させることができる可変定電流回路を得ることを目的とする。 
【課題を解決するための手段】
【０００６】
本発明に係る可変定電流回路は、直流電源に接続されたソレノイドと、ソレノイドに流れる負荷電流をオン・オフ制御するスイッチング素子と、ソレノイドに流れる負荷電流を検出して検出電圧に変換する負荷電流検出抵抗と、制御電圧のレベルが変化した時に、該変化した制御電圧を微分して一時的に目標値より大きな電流をソレノイドに流すレベルの制御電圧として出力する微分機能及び制御電圧のレベルが一定の時に該制御電圧を増幅した制御電圧として出力する増幅機能を併有する変形微分回路と、負荷電流検出抵抗によって負荷電流から変換された検出電圧と変形微分回路から出力された制御電圧とを比較して比較信号を出力する比較器と、比較器の比較信号を積分して積分信号を出力する積分回路と、積分回路が出力した積分信号と所定のしきい値とを比較し、積分信号がしきい値より高い状態のときにスイッチング素子をオフさせる電圧判定回路とを備えて構成されている。
【発明の効果】
【０００７】
以上のように本発明の請求項１によれば、制御電圧のレベルが変化した時には変形微分回路は該変化した制御電圧を微分して一時的に目標値より大きな電流をソレノイドに流すレベルの制御電圧を出力し、制御電圧のレベルが一定の時に該制御電圧を増幅した制御電圧として出力し、負荷電流検出抵抗によってインダクタンス負荷に流れる負荷電流を検出して変換した検出電圧と変形微分回路から出力された制御電圧とを比較器で比較し、検出電圧が制御電圧より大きいときに比較信号を積分回路で積分し、電圧判定回路では積分回路が出力した積分信号と所定のしきい値ととを比較し、しきい値より積分信号が高い状態のときに負荷電流をオン・オフ制御するスイッチング素子をオフさせるよう制御するので、制御電圧のレベルが一定の時はその制御電圧に対応した変化しない電流がソレノイドに流れるために、ソレノイドがその機械的時定数に影響を受けることはなく、制御電圧が急激に変化した場合には一時的に目標値より大きな電流がソレノイドに流れるため、ソレノイドに機械的時定数があったとしても、その機械的時定数の遅れ分が補償されてソレノイドが動作することにより、希望するソレノイドの負荷電流のレベルへ少ない時間で達し、制御電圧に対するソレノイドの応答性が向上するという効果を有する。
また、その変形微分回路は、オペアンプと、オペアンプの入力側に接続されたコンデンサ及び入力抵抗の並列回路と、オペアンプの入力側と出力側との間に設けられた帰還抵抗とからなり、安価で簡単な構成となっている。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は本発明の実施形態１に係る可変定電流回路の構成を示す回路図、図２は同可変定電流回路への制御電圧と変形微分回路の出力信号の波形図、図３は同可変定電流回路の制御信号切替時のソレノイドの負荷電流の波形図、図４は同可変定電流回路の電圧判定回路の入出力信号の波形図、図５は同可変定電流回路への制御電圧と電圧判定回路の出力信号の波形図である。
図において、１はバッテリ−電源ＢＰに接続された負荷接続用回路、２は負荷接続用回路１の回生用ダイオード、３ａ、３ｂは負荷接続用回路１の回生用ダイオード２の両端に接続された一対の負荷接続端子、４は一対の負荷接続端子３ａ、３ｂに接続されたインダクタンス負荷であるソレノイド、５は負荷接続用回路１の回生用ダイオード２と接地との間に設けられ、負荷電流を一定に制御するスイッチング素子であるＦＥＴ、６は負荷接続用回路１の回生用ダイオード２と接地との間にＦＥＴ５を介して設けられ、ソレノイド４に流れる負荷電流を検出して検出電圧に変換する負荷電流検出抵抗である。
【０００９】
７は負荷電流検出抵抗６によって負荷電流から変換された検出電圧を増幅する増幅回路、８は増幅回路７のオペアンプ、１０はオペアンプの８の＋入力側と負荷電流検出抵抗６との間に設けられた抵抗、１１はオペアンプの８の＋入力側と接地との間に設けられた抵抗、１７はオペアンプの８の−入力側と出力側との間に設けられた帰還用抵抗、１８はオペアンプの８の−入力側と接地との間に設けられた抵抗である。この増幅回路７の増幅率は抵抗１７／抵抗１８の比で決定される。但し、抵抗１７と抵抗１１の抵抗値が等しく、抵抗１８と抵抗１０の抵抗値が等しいことが条件である。
【００１０】
２１は増幅回路７が出力する増幅された検出電圧と例えばＣＰＵ（図示省略）からの制御信号の電圧（以下、「制御電圧」と称す）とを比較する比較器で、その−入力側は増幅回路７のオペアンプ８の出力側に接続され、その＋入力側には制御電圧が入力される。
２２は比較器２１が出力する比較信号を積分する積分回路で、比較器２１の出力側と接地との間に設けられた抵抗２３及びコンデンサ２４と、その抵抗２３に並列接続された抵抗２３より抵抗値が大幅に小さい抵抗４１及びダイオード４２の直列回路とで構成されている。
２６は積分回路２２が出力した積分信号と所定のしきい値電圧とを比較する比較器２７を有する電圧判定回路である。その電圧判定回路２６の比較器２７の−入力側は積分回路２２の抵抗２３とコンデンサ２４の接続点に接続されている。
【００１１】
２８、２９は比較器２７の＋プラス入力側のしきい値電圧を設定する２つの分圧抵抗で、２つの分圧抵抗２８、２９の接続点が電圧判定回路２６の比較器２７の＋プラス入力側に接続されている。３０は比較器２７の＋入力側と出力側の間に設けられた帰還抵抗である。比較器２７の出力側はＦＥＴ５のゲートに接続されている。
３１は例えばＣＰＵからの制御電圧を変形微分して比較器２１に出力する変形微分回路である。
この変形微分回路３１は、オペアンプ３２と、オペアンプ３２の−入力側に接続されたコンデンサ３３及び抵抗３４の並列回路と、オペアンプ３２の−入力側と出力側との間に設けられた帰還抵抗３５とを有して構成され、オペアンプの３２の＋入力側は接地されている。３６は変形微分回路３１と比較器２１との間に設けられ、変形微分回路３１から出力される信号の正負を反転させる反転器である。
【００１２】
次に、本発明の実施の形態１に係る可変定電流回路の動作について説明する。
例えば負荷接続用回路１の一対の負荷接続端子３ａ、３ｂに負荷であるソレノイド４が接続され、バッテリー電源ＢＰより電源が供給され、ＦＥＴ５がオンしてソレノイド４に所定の負荷電流が流れている場合に、負荷電流検出抵抗６はその負荷電流を検出して検出電圧に変換する。なお、ＦＥＴ５がオフしているときにはソレノイド４に蓄えられたエネルギーが回生用ダイオード２に流れて回生される。
そして、負荷電流検出抵抗６によってソレノイド４に流れる負荷電流を検出して変換した検出電圧を増幅回路７で増幅し、増幅した検出電圧と変形微分回路３１及び反転器３６を経てきた例えばＣＰＵからの制御電圧とを比較器２１で比較し、検出電圧が制御電圧より大きいときに比較信号を積分回路２２で積分し、電圧判定回路２６では図４の上方の波形図に示すように、積分回路２２が出力した積分信号と所定のしきい値とを比較し、しきい値より積分信号が高い状態のときに、図４の下方の波形図に示すように、スイッチング素子であるＦＥＴ５をオフさせる出力信号であるＰＷＭ信号を出力する。そして、このＰＷＭ信号のデュテイを変化させて負荷電流のデュテイを制御し、制御電圧に対して比例した負荷電流をソレノイド４に流すようにしている。
【００１３】
本発明の実施の形態１に係る可変定電流回路では、比較器２１の−入力側にＣＰＵからの制御電圧を変形微分する変形微分回路３１及び反転器３６が設けられ、その変形微分回路３１は制御電圧がコンデンサ３３及び抵抗３４の並列回路を介して−入力側に入力されるオペアンプ３２と、オペアンプ３２の−入力側と出力側との間に設けられた帰還用抵抗３５とを有して構成されているので、図２に実線で示すように、ＣＰＵからの制御電圧のレベルが急激に大きくなるように変化したときは、変形微分回路３１のコンデンサ３３，帰還抵抗３５とオペアンプ３２の微分機能により急激に大きなレベルの制御電圧を反転器３６に出力し、反転器３６ではその急激な大きなレベルの制御電圧の正負を反転させて比較器２１に出力する。
この急激に大きなレベルの制御電圧は瞬間的に目標とする負荷電流であるソレノイド電流より大きな電流が流れるレベルの電圧である。
このように制御電圧のレベルを急激に変化させたときのＰＷＭ信号の変化を図５に示す。図５は制御電圧レベルが急激に変化した場合、変形微分回路３１から本来必要な負荷電流に必要な指示電圧より一瞬大きな信号が比較器２１に入力されると、電圧判定回路２６の出力信号であるＰＷＭ信号のデュテイ比が一瞬大きくなることを示している。
【００１４】
従って、その急激に大きなレベルの制御電圧に対して比例した負荷電流がソレノイド４に流れるため、ソレノイド４に機械的時定数があったとしても、その機械的時定数の遅れ分が補償された目標とするソレノイド電流より大きな電流でソレノイド４が動作することにより、図３に実線で示すように、希望するソレノイド電流のレベルへ少ない時間で達し、制御電圧に対するソレノイド４の応答性が向上することとなった。
これに対し、従来の可変定電流回路では、図３に点線で示すように、制御電圧が大きく変化しても、その変化に対応した負荷電流がソレノイド４に流れるため、ソレノイド４の機械的時定数の影響を受けてソレノイド４が遅れて動作することにより、希望する負荷電流レベルに達するまで時間がかかっていた。
なお、変形微分回路３１による大きな制御電圧の微分出力終了後は、変形微分回路３１の抵抗３４と抵抗３５とオペアンプ３２の反転増幅機能により、大きくなった制御電圧のレベルに応じた反転増幅出力をする。
【００１５】
また、ＣＰＵからの制御電圧のレベルが変化しないときは、変形微分回路３１では、コンデンサ３３を介さず，入力抵抗３４と帰還抵抗３５とで決定される増幅率で増幅されたレベルの制御電圧を反転器３６に出力し、反転器３６ではそのレベルの制御電圧の正負を反転させて比較器２１に出力する。
この場合には、制御電圧のレベルの変化がないため、今までのレベルの制御電圧に対して比例した負荷電流がソレノイド４に流れるため、制御電圧に対するソレノイド４の応答性が問題になることはない。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態１に係る可変定電流回路の構成を示す回路図。
【図２】同可変定電流回路への制御電圧と変形微分回路の出力信号の波形図。
【図３】同可変定電流回路の制御信号切替時のソレノイドの負荷電流の波形図。
【図４】同可変定電流回路の電圧判定回路の入出力信号の波形図。
【図５】同可変定電流回路への制御電圧と電圧判定回路の出力信号の波形図。
【符号の説明】
【００１７】
１  ソレノイド（インダクタンス負荷）、５  ＦＥＴ（スイッチング素子）、６  負荷電流検出抵抗、２１  比較器、２２  積分回路、２６  電圧判定回路、３１  変形微分回路、３６  反転器、ＢＰ  バッテリー電源（直流電源）。
【図１】
0004749184.tif 000002
【図２】
0004749184.tif 000003
【図３】
0004749184.tif 000004
【図４】
0004749184.tif 000005
【図５】
0004749184.tif 000006