【手続補正書】
【提出日】平成16年2月2日(2004.2.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板表面に酸化膜からなる所定パターンのマスク材を形成する工程と、
前記マスク材を用いて前記半導体基板にトレンチを形成する工程と、
等方性エッチングにより前記マスク材を後退させて前記トレンチ開口付近の前記半導体表面を露出させ、前記露出領域および前記トレンチ内部の表面に犠牲酸化膜を形成する工程と、
前記犠牲酸化膜の形成後に、前記露出領域および前記トレンチ底部の前記半導体基板表面に前記半導体基板と同じ極性を持つ不純物をイオン注入する工程と、
前記犠牲酸化膜を全て剥離した後、熱酸化により少なくとも前記トレンチ内部から前記露出領域表面にまで延在するゲート絶縁膜を形成するとともに、前記露出領域および前記トレンチ底部に注入された前記不純物イオンを活性化させて前記露出領域にソース領域、前記トレンチ底部にウェル領域を同時に形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
高濃度の不純物を含んだ第一導電型の半導体基板の上に、第一導電型で不純物濃度が前記半導体基板よりも低い半導体層からなるドレイン領域と、前記ドレイン領域の表面にさらに前記ドレイン領域とは逆極性となる第二導電型のベース層とを形成し、前記ベース層の表面に酸化膜からなる所定パターンのマスク材を形成する工程と、
前記マスク材を用いて前記半導体基板にトレンチを形成する工程と、
等方性エッチングにより前記マスク材を後退させて前記トレンチ開口付近の前記半導体表面を露出させる工程と、
前記露出領域および前記トレンチ内部の表面に犠牲酸化膜を形成する工程と、
前記犠牲酸化膜の形成後に、前記露出領域および前記ドレイン領域に掛かった前記トレンチ底部に前記第一導電型の極性を持つ不純物をイオン注入する工程と、
前記犠牲酸化膜を全て剥離した後、熱酸化により少なくとも前記トレンチ内部から前記露出領域表面にまで延在するゲート絶縁膜を形成するとともに、前記露出領域および前記トレンチ底部に注入された前記不純物イオンを活性化させて前記露出領域にソース領域、前記トレンチ底部にウェル領域を同時に形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項３】
高濃度の不純物を含んだ第一導電型の半導体基板の上に、第一導電型で不純物濃度が前記半導体基板よりも低い半導体層からなるドレイン領域と、前記ドレイン領域の表面にさらに前記ドレイン領域とは逆極性となる第二導電型のベース層とを形成し、前記ベース層の表面に酸化膜からなる所定パターンのマスク材を形成する工程と、
前記マスク材を用いて前記半導体基板に低濃度のドレイン領域を越える深さのトレンチを形成する工程と、
等方性エッチングにより前記マスク材を後退させて前記トレンチ開口付近の前記半導体表面を露出させる工程と、
前記露出領域および前記トレンチ内部の表面に犠牲酸化膜を形成する工程と、
前記犠牲酸化膜の形成後に、前記露出領域および前記ドレイン領域に掛かった前記トレンチ底部に前記第一導電型の極性を持つ不純物をイオン注入する工程と、
前記犠牲酸化膜を全て剥離した後、熱酸化により少なくとも前記トレンチ内部から前記露出領域表面にまで延在するゲート絶縁膜を形成するとともに、前記露出領域および前記トレンチ底部に注入された前記不純物イオンを活性化させて前記露出領域にソース領域、前記トレンチ底部にウェル領域を同時に形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項４】
前記ソース領域を形成する不純物は砒素であり、かつ不純物ドーズ量は５×１０１４／ｃｍ２以上とし、かつゲート酸化膜を形成する条件として、水素燃焼酸化が用いられ、酸化温度は１０００°Ｃ以下で行うようにしたことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
【従来の技術】
図３は、従来のトレンチ構造を有するＭＯＳ半導体装置の製造方法の一つを示すもので、例えば、特開平１１―２６７５８号公報に開示されるものである。
半導体基板であるｎドレイン層１の表面層にｐ形不純物（ほう素）イオンの注入、熱処理によりｐチャネル領域２を形成し、更にこのｐチャネル領域２表面にトレンチ形成のために酸化膜１１を形成し、リソグラフィにより、この酸化膜１１をパターニングする［図３（ａ）］。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
【課題を解決するための手段】
本発明の一態様によれば、半導体基板表面に酸化膜からなる所定パターンのマスク材を形成する工程と、前記マスク材を用いて前記半導体基板にトレンチを形成する工程と、等方性エッチングにより前記マスク材を後退させて前記トレンチ開口付近の前記半導体表面を露出させ、前記露出領域および前記トレンチ内部の表面に犠牲酸化膜を形成する工程と、前記犠牲酸化膜の形成後に、前記露出領域および前記トレンチ底部の前記半導体基板表面に前記半導体基板と同じ極性を持つ不純物をイオン注入する工程と、前記犠牲酸化膜を全て剥離した後、熱酸化により少なくとも前記トレンチ内部から前記露出領域表面にまで延在するゲート絶縁膜を形成するとともに、前記露出領域および前記トレンチ底部に注入された前記不純物イオンを活性化させて前記露出領域にソース領域、前記トレンチ底部にウェル領域を同時に形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
また、本発明の別の一態様によれば、高濃度の不純物を含んだ第一導電型の半導体基板の上に、第一導電型で不純物濃度が前記半導体基板よりも低い半導体層からなるドレイン領域と、前記ドレイン領域の表面にさらに前記ドレイン領域とは逆極性となる第二導電型のベース層とを形成し、前記ベース層の表面に酸化膜からなる所定パターンのマスク材を形成する工程と、前記マスク材を用いて前記半導体基板にトレンチを形成する工程と、等方性エッチングにより前記マスク材を後退させて前記トレンチ開口付近の前記半導体表面を露出させる工程と、前記露出領域および前記トレンチ内部の表面に犠牲酸化膜を形成する工程と、前記犠牲酸化膜の形成後に、前記露出領域および前記ドレイン領域に掛かった前記トレンチ底部に前記第一導電型の極性を持つ不純物をイオン注入する工程と、前記犠牲酸化膜を全て剥離した後、熱酸化により少なくとも前記トレンチ内部から前記露出領域表面にまで延在するゲート絶縁膜を形成するとともに、前記露出領域および前記トレンチ底部に注入された前記不純物イオンを活性化させて前記露出領域にソース領域、前記トレンチ底部にウェル領域を同時に形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
また、本発明のさらに別の一態様によれば、高濃度の不純物を含んだ第一導電型の半導体基板の上に、第一導電型で不純物濃度が前記半導体基板よりも低い半導体層からなるドレイン領域と、前記ドレイン領域の表面にさらに前記ドレイン領域とは逆極性となる第二導電型のベース層とを形成し、前記ベース層の表面に酸化膜からなる所定パターンのマスク材を形成する工程と、前記マスク材を用いて前記半導体基板に低濃度のドレイン領域を越える深さのトレンチを形成する工程と、等方性エッチングにより前記マスク材を後退させて前記トレンチ開口付近の前記半導体表面を露出させる工程と、前記露出領域および前記トレンチ内部の表面に犠牲酸化膜を形成する工程と、前記犠牲酸化膜の形成後に、前記露出領域および前記ドレイン領域に掛かった前記トレンチ底部に前記第一導電型の極性を持つ不純物をイオン注入する工程と、前記犠牲酸化膜を全て剥離した後、熱酸化により少なくとも前記トレンチ内部から前記露出領域表面にまで延在するゲート絶縁膜を形成するとともに、前記露出領域および前記トレンチ底部に注入された前記不純物イオンを活性化させて前記露出領域にソース領域、前記トレンチ底部にウェル領域を同時に形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態につき図１および図２を参照しながら説明する。
図１および図２はトレンチ型ＭＯＳＦＥＴの製造方法を示し、主な製造工程ごとの断面図である。
半導体基板は、ｎ＋基板（ドレイン層）１ａ上にｎ−エピタキシャル成長層（ドレイン層）１ｂを形成してドレイン層１を構成する。このドレイン層１表面にさらに熱拡散技術によりチャネル領域となるｐベース２を形成する。さらにその表面には、図１（ａ）に示すようにトレンチを形成するために酸化膜１１を形成し、リソグラフィ技術によりパターニングする。
この酸化膜１１は、まず、熱酸化法によりｐベース２上に膜厚が約0.1μｍの酸化シリコン膜（ＳｉＯ２）を形成し、つづいてその酸化シリコン膜の上にＣＶＤ法により膜厚が約0.6μｍの酸化シリコン膜（ＳｉＯ２）を堆積させて形成したものである。尚、この酸化膜１１の形成方法として他にもｐベース２上に直接ＣＶＤ法によるＳｉＯ２膜を堆積させたり、ＳｉＮ膜を形成する場合もある。あるいは酸化膜を全て熱酸化法で形成することでも可能である。
つぎに、この酸化膜１１をトレンチ形成用マスクとして用い、 ドライエッチングであるＲＩＥ （リアクティブエッチング）により半導体基板にトレンチ８を形成する。このトレンチ８は図１（ｂ）に示すように半導体基板のｎ＋基板１ａ（ドレイン）領域に達する深さの溝となるように形成する。