(57)【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルを駆動するための維持パルスを出力する維持パルス発生回路を備え、
前記維持パルス発生回路は、スイッチング手段を有する電圧クランプ部と、前記スイッチング手段に並列に接続されかつコンデンサとインダクタンスとを直列接続してなる複数の直列共振回路とを備え、かつ前記インダクタンスは駆動回路基板の配線パターンで形成するとともに、それぞれインダクタンス値を異ならせたことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記維持パルス発生回路のスイッチング手段は、複数のスイッチング素子を有し、前記複数のスイッチング素子のそれぞれにコンデンサとインダクタンスとを直列接続してなる直列共振回路を並列に接続したことを特徴とする請求項１に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルを用いたプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。そして各放電セル内でガス放電により紫外線を発生させ、この紫外線でＲＧＢ各色の蛍光体を励起発光させてカラー表示を行っている。
【０００３】
パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を書込み期間と維持期間とを有する複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。各サブフィールドの書込み期間では、表示を行うべき放電セルにおいて選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスＰｓｕを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
【０００４】
図１２は、従来のプラズマディスプレイ装置における走査電極駆動回路あるいは維持電極駆動回路の維持パルス発生回路の構成を示す回路図である。図１２に示すように、維持パルス発生回路４００は、回収コンデンサＣｒ、回収コイルＬ、スイッチＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２およびダイオードＤ１、Ｄ２を含む。
【０００５】
スイッチＳＷ１１は、電源端子Ｖ４とノードＮ１１との間に接続され、スイッチＳＷ１２は、ノードＮ１１と接地端子との間に接続されている。電源端子Ｖ４には、電圧Ｖｓｕｓが印加される。ノードＮ１１は、例えば４８０本の維持電極に接続され、図１２では、複数のサステイン電極と接地端子との間の全容量に相当するパネル容量Ｃｐが示されている。
【０００６】
回収コンデンサＣｒは、ノードＮ１３と接地端子との間に接続されている。ノードＮ１３とノードＮ１２との間にスイッチＳＷ２１およびダイオードＤ１が直列に接続され、ノードＮ１２とノードＮ１３との間にダイオードＤ２およびスイッチＳＷ２２が直列に接続されている。回収コイルＬは、ノードＮ１２とノードＮ１１との間に接続されている。
【０００７】
図１３は、従来のプラズマディスプレイ装置における走査電極駆動回路あるいは維持パルス発生回路４００の維持期間の動作を示すタイミング図である。図１３には、図１２のノードＮ１１の電圧およびスイッチＳＷ２１，ＳＷ１１，ＳＷ２２，ＳＷ１２の動作が示される。
【０００８】
まず、期間Ｔａにおいて、スイッチＳＷ２１がオンし、スイッチＳＷ１２がオフする。このとき、スイッチＳＷ１１，ＳＷ２２はオフしている。これにより、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１１の電圧が緩やかに上昇する。次に、期間Ｔｂにおいて、スイッチＳＷ２１がオフし、スイッチＳＷ１１がオンする。これにより、ノードＮ１１の電圧が急激に上昇し、期間ＴｃではノードＮ１１の電圧がＶｓｕｓに固定される。
【０００９】
次に、期間Ｔｄでは、スイッチＳＷ１１がオフし、スイッチＳＷ２２がオンする。これにより、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振により、ノードＮ１１の電圧が緩やかに降下する。その後、期間Ｔｅにおいて、スイッチＳＷ２２がオフし、スイッチＳＷ１２がオンする。これにより、ノードＮ１１の電圧が急激に降下し、接地電位に固定される。上記の動作を維持期間において繰り返し行うことにより、複数の維持電極に周期的な維持パルスＰｓｕが印加される。
【００１０】
上記のように、維持パルスＰｓｕの立ち上がり部分および立ち下がり部分は、スイッチＳＷ２１またはスイッチＳＷ２２の動作による期間Ｔａ、ＴｄのＬＣ共振部とスイッチＳＷ１１またはスイッチＳＷ１２のオン動作による期間Ｔｂ、Ｔｅのエッジ部ｅ１，ｅ２とで構成されている（例えば、特許文献１参照）。
【特許文献１】特許第３３６９５３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記のスイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２は、通常、スイッチング素子であるＦＥＴ（電界効果型トランジスタ）により構成され、各ＦＥＴは寄生容量としてドレイン・ソース間に容量を有し、各ＦＥＴに接続される配線は、インダクタンス成分を有している。このため、スイッチＳＷ１１等がスイッチング動作を行ったときスイッチングノイズが発生し、複数の維持電極にスイッチングノイズが印加され複数の維持電極がアンテナとなり不要な電磁波が輻射される。この不要な電磁波の周波数や強度は、駆動するパネルの大きさや駆動回路の配線設計などの設計条件に依存するので、プラズマディスプレイ装置の機種設計ごとに変化する。このような高周波の電磁波の輻射は、他の電子機器に電磁的な悪影響を及ぼす恐れがあるため抑制する必要がある。このために従来は、各ＦＥＴのドレイン・ソース間にコンデンサを並列接続することでＦＥＴのスイッチングノイズを吸収していた。そして新規に機種設計をする都度、駆動回路などの再設計を行って対応してきた。そのため機種が異なっても駆動回路基板を共用化したり、短期間に再設計することが困難であった。
【００１２】
本発明のプラズマディスプレイ装置は、これらの課題に鑑みなされたものであり、不要な電磁波の輻射を抑制でき、機種が異なっても駆動回路基板を共用化したり、短期間に再設計することができるプラズマディスプレイ装置を提供することである。
【課題を解決するための手段】
【００１３】
上記課題を解決するために本発明のプラズマディスプレイ装置は、パネルを駆動するための維持パルスを出力する維持パルス発生回路を備え、維持パルス発生回路は、スイッチング手段を有する電圧クランプ部と、スイッチング手段に並列に接続されかつコンデンサとインダクタンスとを直列接続してなる複数の直列共振回路とを備え、かつインダクタンスは駆動回路基板の配線パターンで形成するとともに、それぞれインダクタンス値を異ならせたことを特徴とする。
【００１４】
このような構成により、不要な電磁波の輻射を抑制でき、機種が異なっても駆動回路基板を共用化したり、短期間に再設計することができるプラズマディスプレイ装置を提供することができる。
【００１５】
さらに、本発明のプラズマディスプレイ装置の維持パルス発生回路のスイッチング手段は、複数のスイッチング素子を有し、複数のスイッチング素子のそれぞれにコンデンサとインダクタンスとを直列接続してなる直列共振回路を並列に接続してもよい。このような構成により、スイッチング素子を並列に複数接続して電圧クランプ部を構成することにより、より大きな電流容量を必要とするパネルに対しても、不要な電磁波の輻射を抑制でき、機種が異なっても駆動回路基板を共用化したり、短期間に再設計することができるプラズマディスプレイ装置を提供することができる。
【発明の効果】
【００１６】
本発明によれば、不要な電磁波の輻射を抑制でき、機種が異なっても駆動回路基板を共用化したり、短期間に再設計することができるプラズマディスプレイ装置を提供することができる。
【発明を実施するための最良の形態】
【００１７】
（実施の形態）
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００１８】
図１は本発明の実施の形態におけるプラズマディスプレイ装置のパネルの要部を示す分解斜視図である。パネル１０は、ガラス製の前面基板２１と背面基板３１とを対向配置して、その間に放電空間を形成するように構成されている。前面基板２１上には表示電極を構成する走査電極２２と維持電極２３とが互いに平行に対をなして複数形成されている。そして、走査電極２２および維持電極２３を覆うように誘電体層２４が形成され、誘電体層２４上には保護層２５が形成されている。また、背面基板３１上には絶縁体層３３で覆われた複数のデータ電極３２が設けられ、絶縁体層３３上に井桁状の隔壁３４が設けられている。また、絶縁体層３３の表面および隔壁３４の側面に蛍光体層３５が設けられている。そして、走査電極２２および維持電極２３とデータ電極３２とが交差するように前面基板２１と背面基板３１とが対向配置されており、その間に形成される放電空間には、放電ガスとして、例えばネオンとキセノンの混合ガスが封入されている。なお、パネルの構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
【００１９】
図２は同プラズマディスプレイ装置のパネルの電極配列図である。行方向にｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向にｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎと１つのデータ電極Ｄ１〜Ｄｍとが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。
【００２０】
図３は同プラズマディスプレイ装置の構成を示す回路ブロック図である。このプラズマディスプレイ装置は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および電源回路（図示せず）を備えている。
【００２１】
画像信号処理回路５１は、画像信号ｓｉｇをサブフィールド毎の画像データに変換する。データ電極駆動回路５２はサブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極Ｄ１〜Ｄｍを駆動する。タイミング発生回路５５は水平同期信号Ｈおよび垂直同期信号Ｖをもとにして各種のタイミング信号を発生し、各回路ブロックへ供給している。走査電極駆動回路５３はタイミング信号にもとづいて走査電極ＳＣ１〜ＳＣｎに駆動電圧波形を供給し、維持電極駆動回路５４はタイミング信号にもとづいて維持電極ＳＵ１〜ＳＵｎに駆動電圧波形を供給する。ここで、走査電極駆動回路５３は後述する維持パルスを発生させるための維持パルス発生回路１００を備え、維持電極駆動回路５４にも同様に維持パルス発生回路２００を備えている。
【００２２】
次に、パネルを駆動するための駆動電圧波形とその動作について説明する。本発明の実施の形態においては、１フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドは初期化期間、書込み期間、維持期間を有している。図４は同プラズマディスプレイ装置のパネルの各電極に印加する駆動電圧波形を示す図である。
【００２３】
第１サブフィールドの初期化期間では、データ電極Ｄ１〜Ｄｍおよび維持電極ＳＵ１〜ＳＵｎを０（Ｖ）に保持し、走査電極ＳＣ１〜ＳＣｎに対して放電開始電圧以下となる電圧Ｖｉ１（Ｖ）から放電開始電圧を超える電圧Ｖｉ２（Ｖ）に向かって緩やかに上昇するランプ電圧を印加する。すると、すべての放電セルにおいて１回目の微弱な初期化放電を起こし、走査電極ＳＣ１〜ＳＣｎ上に負の壁電圧が蓄えられるとともに維持電極ＳＵ１〜ＳＵｎ上およびデータ電極Ｄ１〜Ｄｍ上に正の壁電圧が蓄えられる。ここで、電極上の壁電圧とは電極を覆う誘電体層や蛍光体層上等に蓄積した壁電荷により生じる電圧を指す。その後、維持電極ＳＵ１〜ＳＵｎを正の電圧Ｖｈ（Ｖ）に保ち、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｉ３（Ｖ）から電圧Ｖｉ４（Ｖ）に向かって緩やかに下降するランプ電圧を印加する。すると、すべての放電セルにおいて２回目の微弱な初期化放電を起こし、走査電極ＳＣ１〜ＳＣｎ上と維持電極ＳＵ１〜ＳＵｎ上との間の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の壁電圧も書込み動作に適した値に調整される。
【００２４】
続く書込み期間では、走査電極ＳＣ１〜ＳＣｎを一旦Ｖｒ（Ｖ）に保持する。次に、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａ（Ｖ）を印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目に表示すべき放電セルのデータ電極Ｄ１〜Ｄｍに正の書込みパルス電圧Ｖｄ（Ｖ）を印加する。このときデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は、外部印加電圧（Ｖｄ−Ｖａ）（Ｖ）にデータ電極Ｄ１〜Ｄｍ上の壁電圧と走査電極ＳＣ１上の壁電圧とが加算されたものとなり、放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間に書込み放電が起こり、この放電セルの走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄ１〜Ｄｍ上にも負の壁電圧が蓄積される。このようにして、１行目に表示すべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄ（Ｖ）を印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。
【００２５】
続く維持期間では、走査電極ＳＣ１〜ＳＣｎには第１の電圧として正の維持パルス電圧Ｖｓ（Ｖ）を、維持電極ＳＵ１〜ＳＵｎには第２の電圧として接地電位、すなわち０（Ｖ）をそれぞれ印加する。このとき書込み放電を起こしたｉ行目の放電セルにおいては、走査電極ＳＣｉ上と維持電極ＳＵｉ上との間の電圧は維持パルス電圧Ｖｓ（Ｖ）に走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧とが加算されたものとなり放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。このときデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保持される。続いて、走査電極ＳＣ１〜ＳＣｎには第２の電圧である０（Ｖ）を、維持電極ＳＵ１〜ＳＵｎには第１の電圧である維持パルス電圧Ｖｓ（Ｖ）をそれぞれ印加する。すると、維持放電を起こしたｉ行目の放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との間の電圧が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加することにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。こうして維持期間における維持動作が終了する。
【００２６】
続くサブフィールドにおける初期化期間、書込み期間、維持期間の動作も第１サブフィールドにおける動作とほぼ同様のため、説明を省略する。
【００２７】
次に、維持パルス発生回路１００、２００の詳細について説明する。図５は同プラズマディスプレイ装置の維持パルス発生回路２００の回路図である。維持パルス発生回路１００も維持パルス発生回路２００と同様な回路構成を有する。
【００２８】
図５の維持パルス発生回路２００は、スイッチング素子として導通特性の優れたＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ、以下「トランジスタ」と略記する）Ｑ１〜Ｑ４、ｎ個のコンデンサＣ１１〜Ｃ１ｎ、ｎ個のコンデンサＣ２１〜Ｃ２ｎ、ｎ個のインダクタンスＬ１１〜Ｌ１ｎ、ｎ個のインダクタンスＬ２１〜Ｌ２ｎ、回収コンデンサＣｒ、回収コイルＬおよびダイオードＤ１、Ｄ２を含む。
【００２９】
トランジスタＱ１は、一端が電源端子Ｖ１に接続され、他端がノードＮ１に接続され、ゲートには制御信号Ｓ１が入力される。トランジスタＱ１は、寄生容量としてコレクタ・エミッタ間の容量ＣＰ１を有し、トランジスタＱ１のコレクタ・エミッタ間には、直列に接続されたコンデンサＣ１１とインダクタンスＬ１１とからなる１番目の直列共振回路と、直列に接続されたコンデンサＣ１ｎとインダクタンスＬ１ｎとからなるｎ番目の直列共振回路までの、ｎ個のＬＣ共振回路が並列に接続される。電源端子Ｖ１には、電圧Ｖｓｕｓが印加される。
【００３０】
トランジスタＱ２は、一端がノードＮ１に接続され、他端が接地端子に接続され、ゲートには制御信号Ｓ２が入力される。トランジスタＱ２は、寄生容量としてコレクタ・エミッタ間の容量ＣＰ２を有し、トランジスタＱ２のコレクタ・エミッタ間には、直列に接続されたコンデンサＣ２１とインダクタンスＬ２１とからなる１番目の直列共振回路と、直列に接続されたコンデンサＣ２ｎとインダクタンスＬ２ｎとからなるｎ番目の直列共振回路までの、ｎ個のＬＣ共振回路が並列に接続される。
【００３１】
ノードＮ１は、例えば４８０本の維持電極２３に接続されているが、図５では、複数の維持電極２３と接地端子との間の全容量に相当するパネル容量Ｃｐが示されている。
【００３２】
回収コンデンサＣｒは、ノードＮ３と接地端子との間に接続されている。トランジスタＱ３およびダイオードＤ１は、ノードＮ３とノードＮ２との間に直列に接続されている。ダイオードＤ２およびトランジスタＱ４は、ノードＮ２とノードＮ３との間に直列に接続されている。トランジスタＱ３のゲートには、制御信号Ｓ３が入力され、トランジスタＱ４のゲートには制御信号Ｓ４が入力される。回収コイルＬはノードＮ２とノードＮ１との間に接続されている。
【００３３】
本実施の形態では、トランジスタＱ１、Ｑ２がスイッチング手段に相当する。コンデンサＣ１１とインダクタンスＬ１１が直列に接続されて１つの直列共振回路を構成し、コンデンサＣ１ｎとインダクタンスＬ１ｎが直列に接続されて他の直列共振回路を構成し、これらの直列共振回路がスイッチング手段であるトランジスタＱ１と並列に接続されている。また、コンデンサＣ２１とインダクタンスＬ２１が直列に接続されて１つの直列共振回路を構成し、コンデンサＣ２ｎとインダクタンスＬ２ｎが直列に接続されて他の直列共振回路を構成し、これら直列共振回路がスイッチング手段であるトランジスタＱ２と並列に接続されている。また、電圧クランプ部は、電源端子Ｖ１と接地端子とスイッチング手段とを含む。
【００３４】
次に、上記のように構成された維持パルス発生回路２００の維持期間の動作について説明する。図６は同プラズマディスプレイ装置の維持パルス発生回路の維持期間の動作を示すタイミング図であり、Ｔａ〜Ｔｄの期間に分けて説明する。
【００３５】
（Ｔａの期間）
まず、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンする。このとき、制御信号Ｓ１はローレベルにありトランジスタＱ１はオフし、制御信号Ｓ４はローレベルにありトランジスタＱ４はオフしている。したがって、回収コンデンサＣｒがトランジスタＱ３およびダイオードＤ１を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりノードＮ１の電圧が上昇する。このとき、回収コンデンサＣｒの電荷がトランジスタＱ３、ダイオードＤ１および回収コイルＬを介してパネル容量Ｃｐへ放出される。
【００３６】
（Ｔｂの期間）
次に、制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、制御信号Ｓ３がロ−レベルになりトランジスタＱ３がオフする。したがって、ノードＮ１が電源端子Ｖ１に接続され、ノードＮ１の電圧が急激に上昇し、スイッチングノイズが発生し、その後、電圧Ｖｓｕｓに固定される。
【００３７】
このとき、トランジスタＱ１はオンしているが、トランジスタＱ２はオフしている。トランジスタＱ１がオンして定常状態になるまでは、トランジスタＱ１に並列接続されているＣ１１とＬ１１からＣ１ｎとＬ１ｎの直列接続からなるＬＣ共振回路により、ｎ個の自己共振周波数帯域でスイッチングノイズが吸収される。また、オフしているトランジスタＱ２に並列接続されているＣ２１とＬ２１からＣ２ｎとＬ２ｎの直列接続からなるＬＣ共振回路により、ｎ個の自己共振周波数帯域でスイッチングノイズが吸収される。
【００３８】
（Ｔｃの期間）
次に、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。したがって、回収コンデンサＣｒがダイオードＤ２およびトランジスタＱ４を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりノードＮ１の電圧が降下する。このとき、パネル容量Ｃｐに蓄えられた電荷は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣｒに蓄えられ、電荷の回収が行われる。
【００３９】
（Ｔｄの期間）
次に、制御信号Ｓ２がハイレベルになりトランジスタＱ２がオンし、制御信号Ｓ４がロ−レベルになりトランジスタＱ４がオフする。したがって、ノードＮ１が接地端子に接続され、ノードＮ１の電圧が急激に降下し、スイッチングノイズが発生し、その後、接地電位に固定される。
【００４０】
このとき、トランジスタＱ２はオンしているが、トランジスタＱ１はオフしている。トランジスタＱ２がオンして定常状態になるまでは、トランジスタＱ２に並列接続されているＣ２１とＬ２１からＣ２ｎとＬ２ｎの直列接続からなるＬＣ共振回路により、ｎ個の自己共振周波数帯域でスイッチングノイズが吸収される。また、オフしているトランジスタＱ１に並列接続されているＣ１１とＬ１１からＣ１ｎとＬ１ｎの直列接続からなるＬＣ共振回路により、ｎ個の自己共振周波数帯域でスイッチングノイズが吸収される。
【００４１】
本実施の形態では、コンデンサＣ１１〜Ｃ１ｎ、Ｃ２１〜Ｃ２ｎは積層セラミックチップコンデンサを使用し、インダクタンスＬ１１〜Ｌ１ｎ、Ｌ２１〜Ｌ２ｎは駆動回路基板の配線パターンのインダクタンス成分により形成する。
【００４２】
図７は同プラズマディスプレイ装置の維持パルス発生回路２００のトランジスタＱ２周辺の駆動回路基板の配線パターンの一例を示す図である。図８は図７の配線パターンに対応する回路図である。トランジスタＱ２はパネル容量Ｃｐを駆動するための電流容量を確保するため、３個のトランジスタＱ２１、Ｑ２２、Ｑ２３で構成されている。すなわち、３個のトランジスタＱ２１、Ｑ２２、Ｑ２３が複数のスイッチング素子に相当しており、コンデンサＣ２１とインダクタンスＬ２１が直列に接続されて１番目の直列共振回路を構成し、コンデンサＣ２２とインダクタンスＬ２２が直列に接続されて２番目の直列共振回路を構成し、コンデンサＣ２３とインダクタンスＬ２３が直列に接続されて３番目の直列共振回路を構成し、それぞれの直列共振回路がそれぞれのスイッチング素子に並列に接続されている。トランジスタＱ２１、Ｑ２２、Ｑ２３のコレクタはそれぞれノードＮ１に接続され、エミッタは接地されている。また、トランジスタＱ２１、Ｑ２２、Ｑ２３のそれぞれのゲートには抵抗を介して制御信号Ｓ２が入力されている。
【００４３】
なお、同様に図５に示す維持パルス発生回路２００のトランジスタＱ１もパネル容量Ｃｐを駆動するための電流容量を確保するため、３個のトランジスタＱ１１、Ｑ１２、Ｑ１３で構成されている。すなわち、３個のトランジスタＱ１１、Ｑ１２、Ｑ１３が複数のスイッチング素子に相当しており、コンデンサＣ１１とインダクタンスＬ１１が直列に接続されて１番目の直列共振回路を構成し、コンデンサＣ１２とインダクタンスＬ１２が直列に接続されて２番目の直列共振回路を構成し、コンデンサＣ１３とインダクタンスＬ１３が直列に接続されて３番目の直列共振回路を構成し、それぞれの直列共振回路がそれぞれのスイッチング素子に並列に接続されている。トランジスタＱ１１、Ｑ１２、Ｑ１３のコレクタはそれぞれ電源端子Ｖ１に接続され、エミッタはノードＮ１に接続されている。また、トランジスタＱ１１、Ｑ１２、Ｑ１３のそれぞれのゲートには抵抗を介して制御信号Ｓ１が入力されている。
【００４４】
図７の配線パターンでトランジスタＱ２１、Ｑ２２、Ｑ２３はトランジスタＱ２を配置する位置を示している。Ｃはコレクタ、Ｇはゲート、Ｅはエミッタの端子位置を示している。駆動回路基板の表面の配線パターンでは、トランジスタＱ２１、Ｑ２２、Ｑ２３のコレクタＣは、それぞれは接続されていないが、駆動回路基板の裏面（あるいは下層の基板面）でノードＮ１に接続されている（図に示されていない）。
【００４５】
インダクタンスＬ２１を形成する配線パターンは、コンデンサＣ２１の一端からコレクタＣまでの配線パターンで形成している。同様にインダクタンスＬ２２、Ｌ２３は、コンデンサＣ２２、Ｃ２３の一端からそれぞれのトランジスタのコレクタＣまでの配線パターンで形成している。
【００４６】
図７では、インダクタンスＬ２１を形成する配線パターンは、コンデンサＣ２１の一端からトランジスタＱ２１のコレクタＣまでの配線パターンであり、太く、長く設計されている。また、インダクタンスＬ２２、Ｌ２３の配線パターンもそれぞれ異なるように設計されており、インダクタンスＬ２１、Ｌ２２、Ｌ２３はそれぞれ異なるインダクタンス値となるように設計される。このように、インダクタンス値をそれぞれ異なる値に設計することにより、同一の積層セラミックチップコンデンサを用いたとしても、異なる直列共振周波数を設定することができる。
【００４７】
図７では配線パターンの太さと長さを変えてインダクタンス値を変える設計を行っているが、配線にスリットを入れインダクタンス値を変える設計を行うこともできる。また、図７では駆動回路基板の１層の配線を利用してインダクタンス値を求める設計を行っているが、複数の層を利用してインダクタンス値を求める設計を行うこともできる。
【００４８】
次に、上記したように構成された配線パターンとコンデンサとを用いて、不要輻射を抑制する手順について説明する。図９は同プラズマディスプレイ装置の維持パルス発生回路２００の直列共振回路の設計を行う手順を示すフローチャートである。通常、不要輻射には特に強い輻射が生じている周波数がいくつか存在するので、それらの周波数に対して輻射の強い周波数の順に、直列共振周波数を設計する。この手順では、直列共振回路がｎ個あるとして説明する。
【００４９】
まず、ステップ１で、フローチャートのループする回数を表す数として、ｋを定義する。直列共振回路はｎ個あるので、ｋはｎまでの整数である。その初期値として、ｋ＝０とする（Ｓ１）。
【００５０】
次に、ｋをｋ＋１として、１つ増分する（Ｓ２）。
【００５１】
そして、ステップ３では不要輻射を測定し、この時点で最も強い輻射を選定し、その周波数をｋ番目の共振周波数に決定する（Ｓ３）。
【００５２】
次に、ｋ番目の共振周波数ｆｋとこの時点で使用されていない（ｎ―ｋ＋１）個の配線パターンのインダクタンス値Ｌとから、用いるべきコンデンサ値Ｃを算出する。このときＣは、直列共振回路の関係式（２×３．１４×ｆｋ＝１／√（Ｃ×Ｌ））を利用して、計算値を求めることができる（Ｓ４）。
【００５３】
次に、ステップ４で計算したコンデンサ値Ｃから使用するコンデンサの候補を決定し、実際に駆動回路基板に順次装着し、最も不要輻射を吸収できるコンデンサと配線パターンのｋ番目の組である共振回路定数を決定する（Ｓ５）。
【００５４】
ステップ６では、ｋ番目のコンデンサをステップ５において組み合わせた配線パターンに実装して、不要輻射を測定する（Ｓ６）。
【００５５】
そして、これによって不要輻射が目標値以下となれば設計完了となる。そうでなければ、ｋがｎと等しいか判定する。
【００５６】
その結果、等しくなければステップ２に戻って、ｋを１つ増分して同様な手順を繰り返す。ｋがｎと等しい場合には、ｎ個の共振回路では十分な抑制が困難な場合であるので、共振回路の個数を増やすことや、それぞれの配線パターンよるインダクタンス値Ｌを変更する再設計を行う。そして、最初に戻って再検討する（Ｓ７）。
【００５７】
このようにして、不要な電磁波の輻射を抑制でき、機種が異なっても駆動回路基板を共用化したり、短期間に再設計することができるプラズマディスプレイ装置を提供することができる。
【００５８】
図１０は同プラズマディスプレイ装置の不要輻射の周波数特性の改善例を示す図である。ここに示す例では、ｆ１が３５ＭＨｚ周辺、ｆ２が４５ＭＨｚ周辺、ｆ３が２００〜３００ＭＨｚ周辺にピークを有する不要輻射があり、これらの不要輻射を効果的に吸収するため周波数低減手段のＬＣ共振周波数帯域をそれぞれに対応するように設計している。
【００５９】
図１０には、不要輻射を吸収する周波数低減手段の周波数特性を相対的Ｇａｉｎで示し、不要輻射の改善前の周波数特性を点線で示し、改善後の周波数特性を実線で示している。
【００６０】
次に、ｆ１、ｆ２、ｆ３の周波数帯域のＬＣ共振回路の具体例を示す。ここでコンデンサＣ２１、Ｃ２２、Ｃ２３は積層セラミックチップコンデンサを使用している。図１１（ａ）は１個の積層セラミックチップコンデンサＣ２１の内部等価回路を示している。図１１（ａ）に示すように積層セラミックチップコンデンサの内部等価回路はＬＣＲの直列回路になっている。
【００６１】
図１１（ｂ）はトランジスタＱ２１に並列に接続されるＬＣ共振回路の等価回路である。図１１（ｂ）に示すように、積層セラミックチップコンデンサのＬＣＲ直列回路に配線パターンのインダクタンスＬ２１が直列に接続されている。
【００６２】
本実施の形態で使用した駆動回路基板の配線パターンの銅箔の厚みは１２．７ミクロン（０．５ミル）、駆動回路基板の層間絶縁層の厚みは０．５０８ｍｍ（２０ミル）である。
【００６３】
共振周波数ｆ１は３５ＭＨｚであり、コンデンサＣ２１の容量値Ｃ１は５６００ｐＦ、内部抵抗ｒ１は１５ミリｏｈｍ、内部インダクタンスＬ１は１ｎＨである。配線パターンによるインダクタンスＬ２１は２．７ｎＨで、配線パターンの形状は幅Ｗ１が１．７ｍｍ、長さＬ１が１５．３ｍｍである。
【００６４】
共振周波数ｆ２は４５ＭＨｚであり、コンデンサＣ２２の容量値Ｃ２は３３００ｐＦ、内部抵抗ｒ２は１５ミリｏｈｍ、内部インダクタンスＬ２は１ｎＨである。配線パターンによるインダクタンスＬ２２は２．８ｎＨで、配線パターンの形状は幅Ｗ２が１．３ｍｍ、長さＬ２が１３．２ｍｍである。
【００６５】
共振周波数ｆ３は３００ＭＨｚであり、コンデンサＣ２３の容量値Ｃ３は６８ｐＦ、内部抵抗ｒ３は１５ミリｏｈｍ、内部インダクタンスＬ３は１ｎＨである。配線パターンによるインダクタンスＬ２３は２．４ｎＨで、配線パターンの形状は幅Ｗ３が１．０ｍｍ、長さＬ３が１０．３ｍｍである。
【００６６】
このようにして、不要輻射の輻射レベルの高い周波数帯域にＬＣの共振周波数帯域が対応するように配線パターンとコンデンサを組み合わせることにより、不要輻射を抑制することができる。
【００６７】
ここに示す例では、トランジスタＱ２１、Ｑ２２、Ｑ２３がすべて接続された回路図が示されているが、トランジスタの駆動能力によって、１つであってもよい。トランジスタが１つの場合にも、ＬＣ共振回路はｎ個接続されている。
【００６８】
なお、２つのＬＣ共振回路で、同一の容量値のコンデンサを用いる場合には、それぞれのインダクタンスが異なっていても、２つの共振周波数の間に反共振が生じ、かえって不要輻射が悪化する場合がある。このため異なるＬＣ共振回路には、反共振が生じないように異なる容量値のコンデンサを用いることが望ましい。
【００６９】
パネルの特性を変更した場合、あるいはセットの仕様変更や駆動回路基板の配線変更などにより、吸収したい不要輻射の周波数帯域が変動した場合、その都度駆動回路基板の再設計を行ってきたが、本発明による駆動回路基板の配線パターンによるインダクタンスＬ２１〜Ｌ２３とコンデンサの組み合わせにより、変動した不要輻射の周波数帯域に即応することができる。
【産業上の利用可能性】
【００７０】
本発明にかかるコンデンサとインダクタンスを直列接続したＬＣ共振回路をスイッチング素子に並列接続した駆動回路を用いるプラズマディスプレイ装置は、駆動回路内で発生するスイッチングノイズの輻射レベルの高い周波数帯域を効果的に吸収することができ、パネル電極からの不要な電磁波を抑制することが可能となり、各種の容量性負荷の駆動を行う駆動回路を用いる表示装置に対して有用である。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施の形態におけるプラズマディスプレイ装置のパネルの要部を示す分解斜視図
【図２】同プラズマディスプレイ装置のパネルの電極配列図
【図３】同プラズマディスプレイ装置の構成を示す回路ブロック図
【図４】同プラズマディスプレイ装置のパネルの各電極に印加する駆動電圧波形を示す図
【図５】同プラズマディスプレイ装置の維持パルス発生回路の回路図
【図６】同プラズマディスプレイ装置の維持パルス発生回路の維持期間の動作を示すタイミング図
【図７】同プラズマディスプレイ装置の維持パルス発生回路のトランジスタ周辺の駆動回路基板の配線パターンの一例を示す図
【図８】図７の配線パターンに対応する回路図
【図９】同プラズマディスプレイ装置の維持パルス発生回路の直列共振回路の設計を行う手順を示すフローチャート
【図１０】同プラズマディスプレイ装置の不要輻射の周波数特性の改善例を示す図
【図１１】（ａ）は積層セラミックコンデンサの内部等価回路を示す図、（ｂ）はトランジスタに並列に接続されるＬＣ共振回路の等価回路図
【図１２】従来のプラズマディスプレイ装置における走査電極駆動回路あるいは維持電極駆動回路の維持パルス発生回路の構成を示す回路図
【図１３】従来のプラズマディスプレイ装置における走査電極駆動回路あるいは維持パルス発生回路の維持期間の動作を示すタイミング図
【符号の説明】
【００７２】
１０    パネル
２１    前面基板
２２    走査電極
２３    維持電極
２４    誘電体層
２５    保護層
３１    背面基板
３２    データ電極
３３    絶縁体層
３４    隔壁
３５    蛍光体層
５１    画像信号処理回路
５２    データ電極駆動回路
５３    走査電極駆動回路
５４    維持電極駆動回路
５５    タイミング発生回路
１００，２００    維持パルス発生回路
Ｃ１１〜Ｃ１ｎ，Ｃ２１〜Ｃ２ｎ    コンデンサ
Ｃｐ    パネル容量
Ｃｐ１，Ｃｐ２    寄生容量
Ｃｒ    回収コンデンサ
Ｄ１，Ｄ２    ダイオード
Ｌ    回収コイル
Ｌ１〜Ｌ３    内部インダクタンス
Ｌ１１〜Ｌ１ｎ，Ｌ２１〜Ｌ２ｎ    インダクタンス
Ｑ１〜Ｑ４    トランジスタ（スイッチング素子）
Ｓ１〜Ｓ４    制御信号
【図１】
0004830526.tif 000002
【図２】
0004830526.tif 000003
【図３】
0004830526.tif 000004
【図４】
0004830526.tif 000005
【図５】
0004830526.tif 000006
【図６】
0004830526.tif 000007
【図７】
0004830526.tif 000008
【図８】
0004830526.tif 000009
【図９】
0004830526.tif 000010
【図１０】
0004830526.tif 000011
【図１１】
0004830526.tif 000012
【図１２】
0004830526.tif 000013
【図１３】
0004830526.tif 000014