(57)【特許請求の範囲】
【請求項１】
第１導電型のドリフト領域を内部に含みその面まで延在する半導体基体を形成するステップと、
前記基体の面上に、中に第１及び第２のスペースをおいた開口を有する第１の注入マスクを形成するステップと、
前記マスクの前記開口を通してスプリットウエル本体領域ドーパントを注入することによって、前記ドリフト領域内の第１及び第２のスペースをあけた位置に第２導電型の第１及び第２のスプリットウエル本体領域を形成し、その後、前記スプリットウエル本体領域ドーパントの前記ドーパントを前記ドリフト領域内に拡散させて、当該第１及び第２のスプリットウエル本体領域各々に対して第１及び第２の最大ウエル接合深さを実現するステップと、
前記マスクの前記第１及び第２の開口を通して前記ドリフト領域内に、第１の導電型のソース領域ドーパントを注入することによって、前記第１及び第２のスプリットウエル本体領域に第１導電型の第１及び第２のソース領域をそれぞれ形成するステップと、
前記基体上の、前記第１及び第２のスプリットウエル本体領域にそれぞれ対向して第１及び第２の絶縁ゲート電極を形成するステップと、
前記ソース領域を形成した後に、注入マスクとして前記第１及び第２の絶縁ゲートを用いて、前記ドリフト領域内の前記第１及び第２のスプリットウエル本体領域の中間位置に、前記第１及び第２のスプリットウエル本体領域の第１のドーパント濃度よりも大きい第１のドーパントのドーピング濃度を有する第２導電型の中央本体領域を形成し、前記第１及び第２のスプリットウエル本体領域内且つ前記ドライブ領域内に中央本体領域ドーパントをドライブすることによって、前記第１及び第２の最大ウエル接合深さよりも小さい中央接合深さを実現するステップと、
前記ソース領域を形成した後に、注入マスクとして前記第１及び第２のゲートを用いて、前記中央本体領域を通して前記ドリフト領域内に、第１の導電型のプロファイル変動ドーパントを選択的に注入することによって、前記中央本体領域とＰ−Ｎ接合を形成する第１の導電型のドリフト領域延在部を形成するステップであって、前記絶縁ゲートが、プロファイル変動ドーパントが前記第１及び第２のスプリットウエル本体領域及びそれぞれの絶縁ゲート電極間のインターフェースに沿って延在するチャンネル領域内に注入されるのをブロックするステップと、
を具えることを特徴とする半導体スイッチングデバイスの製造方法。
【請求項２】
請求項１に記載の方法において、更に、前記第１のスプリットウエル本体領域及び前記第１のソース領域とのインターフェースを規定するサイドウオールと、前記ドリフト領域とのインターフェースを規定する底部を有するトレンチを前記基体内に形成するステップを具え、
前記絶縁ゲート電極を形成するステップが前記トレンチ内に絶縁ゲート電極を形成するステップを具えることを特徴とする半導体スイッチングデバイスの製造方法。
【請求項３】
請求項１に記載の方法において、更に、前記基体内にトレンチを形成するステップを具え、前記絶縁ゲート電極を形成するステップが前記トレンチ内に絶縁ゲート電極を形成するステップを具えることを特徴とする半導体スイッチングデバイスの製造方法。
【請求項４】
請求項２に記載の方法において、前記トレンチが前記第１のスプリットウエル本体領域と前記第１のソース領域とのインターフェースを規定するサイドウオールと、前記ドリフト領域とのインターフェースを規定する底部を有することを特徴とする半導体スイッチングデバイスの製造方法。
【請求項５】
請求項１に記載の方法において、前記絶縁ゲート電極を形成するステップが：
前記面上にゲート絶縁層を形成するステップと、
前記面に対向して前記ゲート絶縁層上にパターン形成したゲート導電層を形成するステップと、
を具えることを特徴とする半導体スイッチングデバイスの製造方法。
【請求項６】
請求項５に記載の方法において、前記第１及び第２のスプリットウエル本体領域を形成するステップが、前記パターン形成されたゲート導電層を注入マスクとして用いて前記面に第２導電型のスプリットウエル本体領域ドーパントを注入するステップを具え、前記第１のソース領域を形成するステップが、前記パターン形成されたゲート導電層を注入マスクとして用いて、前記面に第１導電型のソース領域ドーパントを注入するステップを具えることを特徴とする半導体スイッチングデバイスの製造方法。
【請求項７】
請求項６に記載の方法において、前記第２導電型のスプリットウエル本体領域ドーパントを注入するステップを、前記第１導電型のソース領域ドーパントを注入するステップに先行して行うことを特徴とする半導体スイッチングデバイスの製造方法。
【請求項８】
請求項６に記載の方法において、更に、前記面に排他層を形成するステップを具え、前記第２導電型のスプリットウエル本体領域ドーパントを注入するステップが、前記排他層を注入マスクとして用いて、前記面に第２導電型のドーパントを注入して前記ドリフト領域に第１及び第２の予備スプリットウエル本体領域を規定するステップを具え、前記第１導電型のソース領域ドーパントを注入するステップが、前記排他層を注入マスクとして用いて、前記面に第１導電型のソース領域ドーパントを注入して前記ドリフト領域に第１及び第２の予備ソース領域を規定するステップを具えることを特徴とする半導体スイッチングデバイスの製造方法。
【請求項９】
請求項１に記載の方法において、前記中央本体領域を形成するステップが、
パターン形成されたゲート導電層のサイドウオール上に第１のスペーサを形成するステップと；
前記第１のスペーサを注入マスクとして用いて、前記第１及び第２の予備ソース領域に第２導電型のコンタクト領域ドーパントを注入して前記ドリフト領域に予備中央本体領域を規定するステップと；
を具えることを特徴とする半導体スイッチングデバイスの製造方法。
【請求項１０】
請求項９に記載の方法において、前記中央本体領域を形成するステップが、
前記パターン形成されたゲート導電層の前記サイドウールの上に、前記第１のスペーサより厚い第２のスペーサを形成するステップと；
前記第２のスペーサを注入マスクとして用いて、前記予備中央本体領域内に第２導電型のコンタクト領域ドーパントを注入するステップと；
を具えることを特徴とする半導体スイッチングデバイスの製造方法。
【請求項１１】
請求項１に記載の方法において、ドリフト領域延在部を形成するステップが、パターン形成したゲート導電層を注入マスクとして用いて、前記中央本体領域を通して第１導電型のプロファイル変動ドーパントを注入するステップを具えることを特徴とする半導体スイッチングデバイスの製造方法。
【請求項１２】
請求項１０に記載の方法において、ドリフト領域延在部を形成するステップが、前記第２のスぺーサを注入マスクとして用いて、前記中央本体領域を通して第１導電型のプロファイル変動ドーパントを注入するステップを具えることを特徴とする半導体スイッチングデバイスの製造方法。
【発明の詳細な説明】
【０００１】
優先権主張出願
本発明は１９９７年１０月１７日に出願された暫定出願第６０／０６２３１２号、“スプリットウエルＤＭＯＳ技術”の優先権を主張するものであり、当該出願の開示内容がここに含まれる。
【０００２】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関するものであり、特にパワー半導体装置およびパワー半導体装置を製造する方法に関する。
【０００３】
【従来の技術】
モータ駆動回路、機器コントロール、照明用バラスト等におけるハイパワーアプリケーション用の半導体スイッチング技術の発達は、バイポーラ接続トランジスタで始まった。技術が成熟すると、バイポーラ装置は４０〜５０Ａ／ｃｍ２の範囲で、６００Ｖのブロッキング電圧の大電流密度を操作し得るようになった。
【０００４】
バイポーラトランジスタではすばらしいパワー定格を実現できるものの、全ハイパワーアプリケーション用のバイポーラトランジスタには適応性にいくつかの基本的な欠点が存在する。まず、バイポーラトランジスタは電流制御デバイスである。例えば、動作モードにあるときにデバイスを維持するのにベースへ大きな制御電流、通常、コレクタ電流の５分の１から１０分の１の電流が必要である。しかしながら、高速ターンオフ動作をするにはより大きなベース電流が要求される。これらの特徴によりベースドライブ回路が複雑かつ高価なものになる。また、例えば誘導パワー回路のアプリケーションにおいて共通して要求されるように、デバイスに高電流と高電圧が同時にかかると、バイポーラトランジスタは故障しやすい。更に、単一のデバイスに電流偏向が生じるためデバイスを並行に接続することが難しく、エミッタの安定化スキームが必要である。
【０００５】
パワーＭＯＳＦＥＴはこのベースドライブの問題を解決すべく発達した。パワーＭＯＳＦＥＴでは、ターンオン、ターンオフ制御を行うためにゲート電極バイアスがかけられる。ターンオンは、適当なバイアスのもと、導電性反転層チャネルがＭＯＳＥＦＥＴのソース領域とドレイン領域との間で連続的に形成された時に生じる。ゲート電極は、通常２酸化シリコンでできたインタービーニングゲート絶縁体によってデバイスの活性領域から分離される。なぜなら、ゲートは活性領域から絶縁されており、オン状態またはオフ状態のいずれの状態でも、あったとしても僅かなゲート電流が要求されるためである。ゲートは、デバイスの活性領域とコンデンサを形成しているので、ゲート電流はスイッチングが行われる間も小さく保たれる。従って、充電用および放電用の電流（変位電流）が要求されるだけである。ゲート絶縁体の存在によって生じるゲートの高い入力インピーダンスは、パワーＭＯＳＦＥＴの主な特徴である。更に、ゲートに必要なのはごく僅かな電流であるため、ゲートドライブ回路をシングルチップ上に容易に作ることができる。バイポーラ技術に比較すると、シンプルなゲート制御で、コストを大きく下げ、信頼性を有意に改善することができる。
【０００６】
これらの利点は、ＭＯＳＦＥＴの活性領域のオン状態抵抗が通常高いことによって、いくらか相殺される。この高いオン抵抗は、マイノリティキャリアの注入がないことによって生じる。このオン状態抵抗は、通常、デバイスのチャンネル抵抗、ＪＦＥＴ（接合電界効果トランジスタ）のネック抵抗およびドリフト領域（例えば、エピタキシャル層）の抵抗の関数である。この結果、パワーＭＯＳＦＥＴの動作フォワード電流密度は、バイポーラトランジスタの４０−５０Ａ／ｃｍ２と比較すると、通常、６００Ｖデバイスの１０Ａ／ｃｍ２の範囲内の比較的低い値に抑えられる。このようなデバイスの特徴において矛盾が認識されるにもかかわらず、最新技術の低電圧パワーＭＯＳＦＥＴでは、大変低いオン状態抵抗と、低い電力散逸と、高いフォワード電圧ブロッキング能力（例えばブレークダウン電圧）を同時に有することが期待されている。更に、パワーＭＯＳＦＥＴは誘導負荷を利用するアプリケーションに頻繁に使用されるため、高い非クランプ誘導スイッチング（ＵＩＳ）能力（すなわち、高いラッギドネス）を有することも必要とされる。
【０００７】
しかしながら、これらの要求を同時に満足することは、各要求が通常少なくとも他のひとつの要求に反しているため、架空のゴールであった。例えば、パワーＭＯＳＦＥＴの電圧ブロッキング能力を高める従来の技術は、オン状態の抵抗を上げることになり、オン状態の抵抗を低くする技術はＵＩＳ能力を減少させる結果となる。これらのデバイスの特徴に関する矛盾は、ＭＯＳＦＥＴを大変低い制御電圧で動作させるように設計する場合に、特に顕著になる。例えば、ＤＭＯＳベースの従来のパワーＭＯＳＦＥＴでは、オン状態抵抗に対するチャンネル領域、ＪＦＥＴのネック領域およびドリフト領域の寄与が比較に値する。しかしながら、ドリフト領域の抵抗率と厚さは通常所望のフォワード電圧ブロッキングによって決まるので、注意はチャンネルおよびＪＦＥＴのネック抵抗の減少にほとんど向けられていた。
【０００８】
【発明が解決しようとする課題】
当業者には理解されるとおり、ＪＦＥＴネック抵抗は高ドーズＪＦＥＴ注入および／またはより広いネック領域を用いることで低くすることが可能である。しかしながら、これらの変形によりブレークダウン電圧がより低くなる。これらの変形は、また、ブレークダウンの位置を基板−ゲート間の絶縁体インターフェース（ゲート電極の反対側に延在する）方向に押して、これによってデバイスの信頼性およびＵＩＳ能力を低下させる。別の代替として、オン状態で導通している間チャンネル密度をより高くし、チャンネル長をより短くし、本体領域のドーピング濃度をより低くし、より薄いゲート酸化物を用いることによってチャンネル抵抗を小さくすることができる。しかしながら、チャンネル長を短くすることで、寄生ショートチャンネル効果が増大し、本体領域のドーピング濃度をより低くすることによって、横方向における本体領域の抵抗がより高くなるためＵＩＳ能力を低下させる。
【０００９】
このようなことにもかかわらず、近年、オン状態抵抗が低く、高ブレークダウン電圧能力と高ＵＩＳ能力を有する高パワーＭＯＳＦＥＴを開発する試みがなされてきた。このような試みのひとつがリドー他に与えられた米国特許第５，３３８，９６１号に開示されている。特に、この特許は、図２に示すような縦型パワーＭＯＳＦＥＴを開示しており、ここではオン状態抵抗を小さくするために、より軽くドープしたドリフト／エピタキシャル領域（Ｎ−型）の上に比較的高くドープした領域４０（Ｎ＋型）を用いている。この特許の図２に示すように、この比較的高くドープした領域４０は、ＭＯＳＦＥＴのＪＦＥＴネック領域内の、隣接する本体領域３０と３１（Ｐ＋型）間に形成されている。図２に示すＭＯＳＦＥＴのブレークダウン電圧は、半径が大きい比較的深い本体領域の拡散（Ｐ＋型）の存在によって大きくなるとも記載されている。ここで、ゲート電極２４が形成されている面に対する本体領域３０および３１の最大深さＸを有する部分は、ソース領域３２および３３の各々の端部に対向して配置されており、これらの端部は各チャンネル領域３４と３５を介したフォーワード通電に寄与しない。言い換えれば、本体領域３０と３１の深い部分は、比較的高くドープした領域４０内に位置するＪＦＥＴネック領域中央からスペースをあけて位置している。
【００１０】
パワーデバイスの安全動作領域（ＳＯＡ）を破壊電圧ブレークダウンに影響されにくくすることによってこの領域を改善する技術は、球形断面をもつクランプ領域を使用することも含んでいる。例えば、イルマッツ他の米国特許第５，１３５，３４９号は、パワーＭＯＳＦＥＴの隣接するユニットセル間（米国特許第５，１３５，３４９号特許の図３Ｂ参照）、または絶縁ゲートバイポーラ接続トランジスタ（ＩＧＢＴ）の隣接するユニットセル間（米国特許第５，１３５，３４９号特許の図３Ａ参照）、に延在するクランプ領域４０（Ｐ＋型）を使用することを開示している。当業者には理解されるとおり、ＩＧＢＴはバイポーラの導電特性とＭＯＳコントロール電流を組み合わせたハイブリッドデバイスである。ここで、クランプ領域４０は隣接するセルより低いブレークダウン電圧を有するように設計されている。米国特許第５，１３５，３４９号の図３Ａ−３Ｂのユニットセルも、高くドープした深い本体領域４８ａおよび４８ｂを有しており、これらの領域はより軽くドープした本体領域６８ａ−ｄに側面を接している（例えば、米国特許第５，１３５，３４９号特許、第４コラム参照）。米国特許第５，１３５，３４９号特許の図４も、高くドープした本体領域９０ａと９０ｂ（ウエル９６ａと９６ｂ内）とドリフト領域９４間に分布型のドーピングプロファイルを使用して、より高いブレークダウン電圧能力を得るようにしたＩＧＢＴを開示している。鈴木他の米国特許第５，０５７，８８４号も、“底部が平坦な”ウエル領域に形成された浅いベース領域と深い本体領域を開示しており、パワーＭＯＳＦＥＴ内の寄生トランジスタターンオン（またはＩＧＢＴ内の寄生サイリスタラッチアップ）を少なくするようにしている。関の米国特許第５，０３４，３３６号、秋山の米国特許第５，１６０，９８５号、岩室の米国特許第５，３２６，９９３号およびパークの米国特許第５，７０２，９６１号も、深い本体領域の延在部が本体領域のより浅い部分に側面を接しているパワー半導体装置（例えば、ＭＯＳＦＥＴｓやＩＧＢＴｓ）を開示している。
【００１１】
しかしながら、これらの試みは、上述の設計上の矛盾を好適に満足させるには限定された成功を提供するに過ぎない。特に、上述したデバイスの深い本体領域の延在部が本体領域の抵抗を小さくして、オン状態抵抗を有意に大きくすることなくまたはデバイスのブレークダウン電圧を有意に小さくすることなくＵＩＳ能力を改善してはいても、デバイスのブレークダウンはおそらくＪＦＥＴネック領域内にある。これは非クランプ誘導スイッチング（ＵＩＳ）間に過渡なだれ電流が、本体領域全体（ソース領域の下側）を横方向に横切って流れ、本体領域／ソースコンタクトに達することを意味する。当業者には理解されるように、このような横方向に流れるハイレベルな電流は、ドリフト領域、本体領域およびソース領域によって形成された寄生バイポーラ接合トランジスタをターンオンすることがある。またＩＧＢＴの場合は、持続的な寄生サイリスタラッチアップを誘導することがある。このなだれ電流に関連する電流フローラインが、ドリフト／エピタキシャル領域２、本体領域３、ソース領域４、絶縁ゲート電極５、およびソース／本体コンタクト６を含む従来のプラナＤＭＯＳデバイスの断面図である図１によく示されている。高くドープした深い本体領域延在部の使用も、スレッシュホールド電圧の増大（チャンネル領域におけるマジョリティキャリアドーパント濃度が高くなることによる）とより狭いネック領域を生じさせ、これらの結果双方が、特に低電圧アプリケーションにパワーＭＯＳＦＥＴが使用されている場合に、オン状態抵抗をより高くする。
【００１２】
従って、理論上すべての設計矛盾に合致する高性能パワー半導体装置を開発する上述の試みがなされているにも関わらず、パワー半導体装置の製造方法及びこの方法で製造した装置を改良する必要が依然として存在する。
【００１３】
【課題を解決するための手段】
本発明は、パワー半導体スイッチングデバイスの製造方法と、当該方法で製造した装置を提供することを目的とする。
【００１４】
本発明の他の目的は、他の特性に対して、インピーダンスの度合をより高く設定しうる好ましい特性を有するパワー半導体スイッチングデバイスの製造方法と、当該方法で製造した装置を提供することである。
【００１５】
本発明の更なる目的は、オン状態の抵抗が低く、ブロッキング電圧とＵＩＳ能力が高いパワー半導体スイッチングデバイスの製造方法と、当該方法で製造した装置を提供することである。
【００１６】
本発明の更なる目的は、プラナおよびトレンチ−ベースの製造技術にコンパチブルなパワー半導体スイッチングデバイスの製造方法と、当該方法で製造した装置を提供することである。
【００１７】
これらの本発明の目的、特性、及び利点は、基体の第１面に延在する内部に第１導電型（例えばＮ型）のドリフト領域を含む半導体基体を形成するステップを具える半導体スイッチングデバイス（例えばＭＯＳＦＥＴｓ、ＩＧＢＴｓ）を製造する方法によって達成される。第２導電型（例えばＰ型）の第１及び第２のスプリットウエル本体領域も、前記ドリフト領域内のスペースをおいた位置に形成するようにしても良い。第１導電型の第１及び第２のソース領域も前記第１及び第２のスプリットウエル本体領域内に、それぞれ形成するようにしても良い。第２導電型の中央本体／コンタクト領域も前記ドリフト領域内において、前記第１及び第２のスプリットウエル本体領域の中間位置に形成するようにしても良い。この中央の本体／コンタクト領域は好ましくは、前記第１及び第２のスプリットウエル本体領域とともに非整流接合を、又、前記スプリットウエル本体領域の最大ウエル接合深さより小さい中央接合深さにおいて前記ドリフト領域と共にＰ−Ｎ整流接合を形成する。又、第１及び第２の絶縁ゲート電極を前記第１面の上に前記第１及び第２のスプリットウエル領域の各部位に対向して形成するようにしても良い。前記第１及び第２の絶縁ゲート電極は、例えば、分離したストライプ型の絶縁ゲート電極、あるいは環状型絶縁ゲート電極の対向する部位を具えるものであっても良い。
【００１８】
本発明の他の実施形態では、トレンチベースパワー半導体スイッチングデバイスの製造方法が第１導電型のより高くドープした基体領域上に比較的軽くドープした第１導電型のドリフト領域を具える半導体基体を形成するステップを具える。第１の電気的な絶縁層と、第１のフォトレジスト層を前記基体の第１の面上に形成するようにしても良い。次いで、従来の技術を用いてこのフォトレジスト層にパターンを形成して第１のフォトレジストマスクを規定する。次いで、このフォトレジストマスクをエッチングマスクとして使用して前記第１の電気的絶縁層を選択的にエッチングして第１の注入マスクを規定する。次いで、前記第１の注入マスクを注入ブロッキング層として用いて第２導電型の本体領域ドーパントを前記第１面に注入する。比較的短時間のアニーリングを行って前記ドリフト領域内に本体領域ドーパントをドライブして、複数の本体領域（ここではＰ型）を規定するようにしても良い。前記第１の注入マスクを再度注入ブロッキング層として用いて第１導電型のソース領域ドーパントを更に前記第１面に注入する。比較的短時間のアニーリングを行って、前記ドリフト領域に前記リース及び本体領域ドーパントをドライブして、複数のリース領域を各本体領域内で規定するようにしても良い。次いで、前記第１の注入マスク内の開口に第１のサイドウォールスペーサを形成する。これらの第１のサイドウォールスペーサは、前記注入マスクの上に低温酸化物（ＬＴＯ）層をコンフォーマリに蒸着することによって形成するようにしても良い。
【００１９】
次いで、ドライエッチングを行って前記ドリフト領域に複数のトレンチを規定する。次いで、前記第１の注入マスクと第１のサイドウォールスペーサを除去して前記第１面を露出させる。次いで、この露出させたサイドウォールとトレンチの底部を熱酸化させてゲート電極絶縁層を形成する。しかしながら、このゲート電極絶縁層の形成には熱酸化以外の他の技術も用いることができる。次いで、ポリシリコンのブランケット層をコンフォーマリに蒸着させて前記トレンチを各ポリシリコンゲート電極で満たし、次いで十分な期間のエッチバックステップを取ることで、前記ゲート電極絶縁層の第１面に対向して延在する部分を露出させる。次いで、従来の熱酸化技術を用いて前記ポリシリコンゲート電極の前記露出部分を酸化させて、前記ゲート電極を電気的に隔離すると共に前記基体を平坦化する。次いで、従来の技術を用いて前記基体の上に比較的厚いパッシベーション層を蒸着して、高密度化させる。次いで、ホトリソグラフステップを実行して第２のフォトレジストマスクを規定して、次いでこの第２のフォトレジストマスクを用いてエッチングステップを実行して前記パッシベーション層内に開口を規定する。次いで、前記パッシベーション層内の前記開口を介して、前記面の隣接するトレンチ間に延在する部分に第２導電型の中央本体領域ドーパントを注入する。次いで、アニーリングステップを実行して前記ドリフト領域と前記スプリットウエル本体領域内に前記中央本体領域ドーパントをドライブして、中央本体／コンタクト領域を規定する。本発明の第１実施形態のように、中本体領域とドリフト領域との間の接合深さは、前記トレンチのサイドウォールにおけるスプリットウエル本体領域と前記ドリフト領域間の接合最大深さより小さい。次いで、従来のメタライゼーションステップを実行して本体領域コンタクト層を規定する。
【００２０】
上述した本発明の実施例を用いて、Ｉ−Ｖ特性を改良したパワー半導体装置を製造することができる。このＩ−Ｖ特性の改良は、例えば、ＵＩＳ能力、ドレイン−ソースブロッキング電圧、特定のオン抵抗、及びスレッシュホールド電圧に関連する典型的な矛盾点を切り離すことによって実現する。特に、二つの深いスプリットウエル本体領域間の、浅く、中央に位置する切形接合（Ａｂｒｕｐｔ  ｊｕｎｃｔｉｏｎ）を伴う合併した本体領域を形成することによってより信頼性が高く丈夫なパワー半導体装置を得ることができる。ドリフト領域抵抗を適切に選択し、注入ドーズと注入エネルギを用いて好ましい本体領域を形成することによって、中央本体／コンタクト領域とドリフト領域の間の中央に位置するアブラプト接合のブレークダウン電圧が、本体領域の隣接するより深い部分に応じて小さくなる。このブレークダウン電圧の減少は、シリコンゲート絶縁インターフェース近くの領域から中央に位置するアブラプト接合までブレークダウンの位置を移動させるのに有利に働く。このブレークダウンの位置が中央に位置する接合へ移動することにより、デバイス特性間の結びつきの度合が減少し、設計者は各パワーデバイスアプリケーションにおける好適なデバイス特性をより自在に実現することができる。
【００２１】
【発明の実施の形態】
以下に本発明の好適な実施例を示す図面を参照して、本発明をより詳細に説明する。しかしながら、本発明は様々な形に変形することが可能であり、ここに記載された実施例に限定されるものとを解釈すべきではない。むしろ、これらの実施例は、この開示が完全なものとし、当業者に本発明の範囲を完全に理解させるべく提供されているものである。図面においては、明確にするために層および領域の厚さが誇張されて記載されている。全体を通じて同じ要素には同じ符号が用いられている。更に、“第１導電型”と“第２導電型”の用語はＰ型とＮ型のように逆の導電型を意味し本明細書における各実施例は、コンプリメンタルな実施例を含む。ある層が、他の層又は基体の“上”にあると記されている場合、この層は前記他の層または基体の直接上にある場合もあり、またこの間に中間層が存在する場合を意味することもある。
【００２２】
図２Ａ−２Ｈ、及び図３を参照して、本発明の第１実施例による半導体スイッチングデバイス１０を形成する方法を以下に説明する。特に、図２Ｈおよび図３を参照すると、これらの好ましい方法は、第１面１２ａまで延在しており、内部に第１導電型のドリフト領域１４（ここではＮ＋＋型）を含む半導体基体１２を形成するステップを具える。第２導電型（ここではＰ型）の第１及び第２のスプリットウエル本体領域１６ａおよび１６ｂも、前記ドリフト領域１４内にスペースをおいてはなれた位置に形成されている。これらのスプリットウエル本体領域１６ａおよび１６ｂは、ドリフト領域１４とそれぞれＰ−Ｎ接合を形成している。断面に示すように、これらの第１及び第２のスプリットウエル本体領域１６ａおよび１６ｂは、第３方向（図示せず）に延在する分離されたストライプ型領域として最初に形成される。しかし、これらの領域は、面１２ａに対する放線方向に見たときに、環状型の単一本体領域の対向する部分を構成するものであっても良い。図２Ａ−図２Ｈの断面図に明確であるにもかかわらず、本明細書及び請求項においては、これらのスプリット本体領域１６ａおよび１６ｂは分離された領域として取り扱う。
【００２３】
好適な方法は更に、第１のスプリットウエル本体領域１６ａおよび１６ｂ内に、それぞれ、第１導電型（Ｎ＋＋型）の第１及び第２のソース領域１８ａおよび１８ｂを形成するステップを具える。断面図に示すように、これらの第１及び第２のソース領域１８ａおよび１８ｂは、第３方向（図示せず）に延在する分離されたストライプ型領域として形成される。しかし、これらの領域も、環状型のソース領域の対向する部分を構成するものであっても良い。スプリットウエル本体領域１６ａおよび１６ｂと同様に、第１および第２のソース領域１８ａおよび１８ｂも本明細書及び請求項においては、分離された領域として取り扱う。さらに、図に示すように、第２導電型の中央本体／コンタクト領域２０（Ｐ＋／Ｐ＋＋型）が、ドリフト領域１４内の第１及び第２のスプリットウエル本体領域１６ａおよび１６ｂの中間位置に形成されている。この中央本体／コンタクト領域２０は、好ましくは、第１及び第２のスプリットウエル本体領域１６ａおよび１６ｂに対しては非整流接合を、ドリフト領域１４に対しては、中央の接合深さ“ｄｃｊ”においてＰ−Ｎ整流接合を形成する。この中央接合深さはスプリットウエル本体領域１６ａおよび１６ｂの最大ウエル接合深さ“ｄｗｅｌｌ”より小さい。更に、第１及び第２の絶縁ゲート電極２２ａおよび２２ｂが、前記第１面１２ａ上の、第１及び第２のスプリットウエル領域１６ａおよび１６ｂの対向する領域に形成される。これらの第１及び第２の絶縁ゲート電極２２ａおよび２２ｂは、例えば分離ストライプ型絶縁ゲート電極あるいは、環状型絶縁ゲート電極の対向する部分であっても良い。
【００２４】
ここで発明者が述べているように、上述のステップは、例えばＵＩＳ能力、ドレイン−ソースブロッキング電圧、特定のオン抵抗およびスレッシュホールド電圧に関連する通常の矛盾を切り離すことによって改善したＩ−Ｖ特性を有するパワー半導体装置の製造に利用することができる。特に、二つのより深いスプリットウエル本体領域１６ａと１６ｂとの間の中央に位置した浅いアブラプト接合を有する合併本体領域を形成することによって、より信頼性が高く丈夫なパワー半導体装置を得ることができる。ドリフト領域の抵抗と、好適な本体領域を形成する間に用いられる注入ドーズと注入エネルギの適正な選択は、更に、中央本体／コンタクト領域２０とドリフト領域１４との間の中央に位置するアブラプト接合のブレークダウン電圧を、本体領域の隣接するより深い部分に比して下げる。このブレークダウン電圧の減少はブレークダウン位置を、シリコン−ゲート絶縁体インターフェース近くの領域から中央に位置するアブラプト接合へ移動させるのに有利に用いることができる。図３を参照して以下により詳細に述べるとおり、中央に位置するアブラプト接合へブレークダウン位置を移動させることはデバイス特性間の結びつきの度合を下げて、各々異なるパワーデバイスアプリケーション用に好適なデバイス特性を実現する際に設計者により自由を提供する。
【００２５】
ここで、特に図２Ａを参照すると、好適な方法は、エピタキシャル成長技術を用いて、第１導電型の比較的高くドープした領域（Ｎ＋＋型）の上に比較的軽くドープしたドリフト領域１４（Ｎ−−型）を形成することによって半導体基体１２を形成するステップを含む。これらのエピタキシャル成長技術は、ドリフト領域１４内に大変均一なあるいは分布型のドーピングプロファイルを得るための本来のドーピングステップを含む。ドリフト領域１４の形成には他の従来の技術を用いるようにしても良い。本発明の他の実施例によれば、半導体基体１２は、比較的高くドープした第１導電型のバッファ領域（例えばＮ＋、図示せず）を有する比較的高くドープした第２導電型の領域（例えばＰ＋図示せず）を具えていても良い。この実施例では、ドリフト領域１４はバッファ領域に接触するエピタキシャル層として形成されている。この後者の実施例の基体は、特に、第２導電型のコレクタ領域（例えばＰ＋、図示せず）を有する縦型絶縁ゲートバイポーラ接合トランジスタ（ＩＧＢＴｓ）を形成する際に有益である。更に図２Ａを参照すると、ドリフト領域の第１導電型のドーパント濃度は、約１×１０１４ないし１×１０１７ｃｍ−３間の好ましい範囲のレベルに設定されている。２酸化シリコンなどの電気的絶縁材料でできたゲート絶縁層２４が、半導体基体１２の第１面１２ａの上に形成されている。このゲート絶縁層２４は、１００ないし１０００オームストロングの範囲内の厚さを有する。
【００２６】
ここで、図２Ｂを参照すると、次いで、ゲート絶縁層２４の上にゲート導電層を形成し、従来のホトリソグラフィ技術を用いてパターンを形成して、第１及び第２のゲート電極２２ａおよび２２ｂを規定すると共に、このゲート電極２２ａおよび２２ｂ間に延在するゲート絶縁層２４を露出させる。このゲート絶縁層２４もエッチングされて面１２ａを露出させても良いが、ゲート絶縁層２４をそのまま残して、続く処理を行う間、ゲート絶縁層２４の露出した部分を用いて基体１２の第１面にイオン誘導注入ダメージを発生させないようにすることが好ましい。フォトレジスト層は、図面に示すとおり、ゲート絶縁層２４の露出部分の上にストライプ型の排他層２６としてパターン形成される。このフォトレジスト層は、続く処理が行われる間に、注入マスクとして働く十分な厚さを有することが好ましい。代替として、ゲート導電層の一部を排他層２６としてパターン形成しても良い。
【００２７】
ここで、図２Ｃおよび２Ｄを参照すると、次いで、前記第１及び第２のゲート電極２２ａおよび２２ｂ、および排他層２６をそれぞれ注入マスクとして用いて、第２導電型のスプリットウエル領域ドーパント１７（例えばボロン）をドリフト領域１４内に注入して、第１及び第２の予備スプリットウエル領域１６ａおよび１６ｂを規定する。ここで、スプリットウエル領域ドーパント１７は、好ましくは、約４０−１００ｋｅＶの範囲の注入エネルギと、５×１０１３ないし２×１０１４ｃｍ−２の範囲のドーズレベルで注入する。この後、同じ注入マスクを用いて、第２導電型のソース領域ドーパント１９（例えば燐、ヒ素）をドリフト領域１４に注入して第１及び第２の予備ソース領域１８ａおよび１８ｂを規定する。これらのソース領域ドーパント１９は、好ましくは、約６０−１２０ｋｅＶの範囲の注入エネルギと、２×１０１５ないし２×１０１６ｃｍ−２の範囲のドーズレベルで注入する。これらの注入ステップに続いて、排他層２６を除去し、次いで十分な期間アニーリングステップを実行して、スプリットウエル領域ドーパント１７とソース領域ドーパント１９を同時にドリフト領域１４内の下側および横側に拡散させ、これによって中間スプリットウエル領域１６ａおよび１６ｂおよび中間ソース領域１８ａおよび１８ｂを規定する。従って、注入ステップと拡散ステップの双方を、順次実行して、スプリットウエル領域ドーパントとソース領域ドーパントをドライブインする。これらのおよび以下に述べる注入ステップは、好ましくは、前記第１面１２ａの放線に対して約６゜より小さい角度でそれぞれのドーパントを注入して行う。半導体基体１２は、１００の方向に結晶オリエンテーションを有するシリコン基体で構成するようにしても良い。
【００２８】
代替として、図２Ｃのスプリットウエル領域ドーパント１７の注入ステップと、図２Ｄのソース領域ドーパント１９の注入ステップのシーケンスは逆でも良いが、このような逆の代替シーケンスはあまり好ましくない。更に、第１及び第２の予備スプリットウエル領域１６ａと１６ｂが形成された後、ソース領域ドーパント１９を注入する前に、比較的短い期間アニーリングを行って、スプリットウエル領域ドーパント１７をドリフト領域１４内での下側（おおび横側）へ所望の深さにドライブするようにしても良い。ここで“ドライブ”または“ドライビング”の用語は、通常、イオン注入および／または拡散技術、あるいは半導体領域のエピタキシャル成長の間の元の位置におけるドーピングなどの関連する技術を用いて半導体領域内にドーパントを混入するためのメカニズムを意味する。代替として、排他層２６の幅が十分に小さい場合は、スプリットウエル領域１６ａおよび１６ｂ内のドーパントは、前記短期間のアニーリングステップが終わった時に合併する。しかし、排他層２６の幅は、図２Ｈに示す最終ウエル接合深さｄｗｅｌｌの約１．６倍より小さく設定するのが好ましい。
【００２９】
ここで、図２Ｅを参照すると、次いで、図に示すように第１及び第２の絶縁ゲート電極２２ａおよび２２ｂの上側表面上とサイドウォール上に第１の電気的に絶縁されたスペーサ層２８ａをコンフォーマリに蒸着する。この第１ｂの電気的に絶縁されたスペーサ層２８ａは、約５００ないし３０００オームストロングの範囲内の幅を有する２酸化シリコンでできている。次いで、ゲート電極２２ａと２２ｂおよび第１のスペーサ領域２８ａ（ゲート電極のサイドウォールに沿った）を注入マスクとして、第２導電型の中央本体領域ドーパント２１ａをドリフト領域１４内に注入する。この注入ステップは好ましくは、予備中央本体領域２０’を規定すべく実行される。ここで、中央本体領域ドーパント２１ａは、約１００−１８０ｋｅＶの範囲の注入エネルギと、１×１０１５ないし５×１０１６ｃｍ−２の範囲のドーズレベルで注入する。この注入ステップに続いて、アニーリングステップを実行して、スプリットウエルドーパントと、ソースおよび中央本体領域ドーパントをドリフト領域１４内に同時にドライブしても良い。このアニーリングステップは、好ましくは、第１及び第２のスプリットウエル領域１６ａと１６ｂをより浅くより高くドープした中央本体領域２０と合併させる。次いで、第１の電気的に絶縁されたスペーサ層２８ａを除去する。あまり好ましくないが、この中央本体領域ドーパント２１ａの注入ステップは省略しても良い。
【００３０】
ここで、図２Ｆないし図２Ｈを参照すると、次いで、図に示すとおり、約５，０００−１０，０００オングストロームの範囲内の幅を有する第２の電気的に絶縁されたスペーサ層２８ｂを、第１及び第２の絶縁ゲート電極２２ａおよび２２ｂの上側表面上およびサイドウォール上にコンフォーマリに蒸着する。この第２の電気的に絶縁されたスペーサ層２８ｂは、ＢＰＳＧ（borophosphosilicate）グラスを具えても良い。次いで、選択的エッチングステップを実行して、前記第２のスペーサ層２８ｂをパターン形成して図２Ｇに示すように中央本体領域２０を露出させる。次いで、ゲート電極２２ａおよび２２ｂと第２のスペーサ層２８ｂを注入マスクとして用いて、中央本体領域２０の露出部分に第２導電型のコンタクト領域ドーパント２１ｂを注入する。ここで、コンタクト領域ドーパント２１ｂは、約４０−１８０ｋｅＶの範囲の注入エネルギと、１×１０１５ないし１×１０１６ｃｍ−２の範囲のドーズレベルで注入する。この注入ステップに続いて、アニーリングステップを実行して、注入ドーパントのドライブインを完遂し、所望のドーピングプロファイルと接合深さを得るようにしても良い。次いで、図２Ｈに最も良く示すように、従来のメタライゼーション技術を用いて本体／ソース領域コンタクト３２を規定する。
【００３１】
ここで、図２Ａないし図２Ｆ、および図２Ｉおよび図２Ｊを参照して、本発明の第２実施例によるパワー半導体スイッチングデバイスの好ましい製造方法を説明する。これらの方法は、図２Ａ−２Ｈについて述べた方法と同様であるが、図２Ｉに示すように、図２Ｇ−２Ｈに関連するステップを、ゲート電極２２ａおよび２２ｂ、および第２のスペーサ層２８ｂを注入マスクとして用いて、第１導電型のプロファイル変形ドーパント２１ｃを中央本体領域２０の露出部分に注入するステップを加えることによって変形している。ここで、プロファイル変形ドーパント２１ｃを、燐イオンを約１００−４００ｋｅＶの範囲の注入エネルギと、１×１０１１ないし１×１０１３ｃｍ−２の範囲の比較的高いドーズレベルで注入して、ドリフト領域１４内に予備ドリフト領域延在部１４ａを規定する。このプロファイル変形ドーパント２１ｃを注入するステップは、コンタクト領域ドーパント２１ｂの注入ステップの先に、あるいは後に行うようにしても良い。これらの注入ステップに続いて、アニーリングステップを実行して、注入したコンタクト領域ドーパント２１ｂと注入したプロファイル変形ドーパント２１ｃのドライブインを完遂して、所望のドーピングプロファイルと接合深さを得る。このアニーリングステップの間に、予備ドリフト領域延在部１４ａ内のドーパントも拡散されて、ドリフト領域１４内により高くドープしたドリフト領域延在部１４ｂ（Ｎ＋型）を規定する。従って、図に示す実施例では、両サイドアブラプトＰ＋／Ｎ＋接合が、中央コンタクト領域２０とドリフト領域延在部１４ｂとの間に形成され得る。次いで、図２Ｊに、最も良く示すように、従来のメタライゼーション技術を用いて本体／ソース領域コンタクト３２を規定する。ここで、発明者が決定しているとおり、スプリットウエル領域１６ａと１６ｂ間（横方向）および中央本体領域２０とドリフト領域１４の下側のより軽くドープされた部分間（縦方向）に、図に示すようにドリフト領域延長部１４ｂを含有させることにより、中央コンタクト領域２０へのシリコンゲート絶縁体インターフェース近くの領域からブレークダウンの位置を移動させることができ、これによって、デバイス特性間のカップリングの度合いが更に限定される。中央本体領域２０とドリフト領域１４との間に形成されたＰ−Ｎ接合部においてアブラプトネスの度合いを上げるための上記ドリフト領域延在部１４ｂを含有させることは、特に、図２Ｅに示す中央本体領域ドーパント２１ａの注入ステップを省略する場合に有効でもある。
【００３２】
上述したとおり、ドリフト領域の抵抗および好適な本体領域を形成するのに使用される注入ドーズと注入エネルギを適切に選択することによって、浅いアブラプト接合へブレークダウンの位置を移動させることが可能であり、これによって、典型的な設計特性間の結びつきの度合いが制限される。例えば、ドリフト領域の抵抗率が０．２３Ωｃｍ、スプリットウエル本体領域接合深さが１．７５μｍ（すなわち、ｄｗｅｌｌ＝１．７５μｍ）で形成されたパワー半導体装置のシミュレーションでは、中央本体領域ドーパント２ａを１６０ｋｅＶの注入エネルギで、また１×１０１５ｃｍ−２のドーズレベルで注入した場合、浅いアブラプト接合部において約３３ボルトのブレークダウン電圧が発生する。特定のオン抵抗に対する最良のトレードオフをもつ、従来技術によるブレークダウン電圧は約３８ボルトであり、図１に示すように、ブレークダウンの位置はＪＦＥＴネック領域あるいはこの近傍である。図２Ａ−２Ｈに示す方法によって形成された延長された２次元シュミレーションは、（なだれブレークダウンのオンセットにおける）漏れ電流が図３に示すように本体領域の中央に偏っていることを示している。従って、図１に示す従来の装置とは逆に、漏れ電流路は短く、コレクタ領域、ベース領域、エミッタ領域として作用するＪＦＥＴネック領域、及びスプリットウエル本体領域及びソース領域で形成されるＮＰＮ寄生バイポーラ接合トランジスタから実質的に遠くへ移動する。
【００３３】
図３に示す装置においては、中央本体領域ドーパント２１ａを注入する際のドーズと注入エネルギを変えることによってブレークダウン電圧はすぐに変化する。本発明の教示に従うことによって、デバイスのフォーワードブロッキング電圧率を逆に下げることなく、ＪＦＥＴネック領域とチャンネル領域の設計により独立性を持たせることができる。例えば、より高いＪＦＥＴ注入ドーズまたはより広いＪＦＥＴネック領域は、ブレークダウンがＪＦＥＴネック領域近傍に生じなくなるため、デバイスのブレークダウン電圧を有意に下げることなく特定のオン抵抗を下げるのに使用できる。従って、オン抵抗、ブレークダウン電圧、およびＵＩＳ能力間で、最良のトレードオフを伴う最も低い特定のオン抵抗が、ゲートドライブ電圧が４，５ボルトの従来の３０ボルトのパワーＤＭＯＳ装置において約１．２Ωｃｍ２である一方、本発明によって製造された対応する装置の最良の特定オン抵抗は、同じブロックイング電圧率について０．９Ωｃｍ２であり、ＵＩＳ能力も改善される。加えて、所望する場合、本体領域ドーパント２１ａを注入するステップを省略して、チャンネル領域の特性をより精密に制御することによってスレッシュホールド電圧の制御性を改善することもできる。
【００３４】
本発明の第１及び第２の実施例の好適な特性は、トレンチベースパワースイッチングデバイス技術においても実施することができる。特に、図４Ａ−４Ｊは、本発明の第３実施例に基づくトレンチベースパワースイッチングデバイスを製造する好ましい方法を示した中間構造の断面図である。図４Ａに最も良く示すように、この方法は、例えばエピタキシャル成長技術を用いて、第１導電型（Ｎ−型）の比較的軽くドープしたドリフト領域１１４を第１導電型（Ｎ＋型）のより高くドープした基体領域１１２上に形成するステップを具える。このコンポジット半導体基体の第１面１１２ａ上に第１の電気的絶縁層と第１のフォトレジスト層を形成する。次いで、従来の技術を用いてこのフォトレジスト層をパターン形成して、第１のフォトレジストマスク１１８を規定する。次いで、この第１のフォトレジストマスクをエッチングマスクとして用いて、この第１の電気的絶縁層を選択的にエッチングして、第１の注入マスク１１６を規定する。次いで、第１のフォトレジストマスク１１８を除去する。
【００３５】
ここで、図４Ｂを参照すると、次いで、第１の注入マスク１１６を注入ブロッキング層として用いて、第２導電型の本体領域ドーパント１２０（例えばボロン）を前記第１面１１２ａに注入する。比較的短時間のアニーリングステップを行って、ドリフト領域１１４内に前記本体領域ドーパント１２０をドライブして、複数の本体領域１２２（Ｐ型）を規定する。ここで、図４Ｃを参照すると、次いで、前記第１の注入マスク１１６を注入ブロッキング層として用いて、第１導電型のソース領域ドーパント１２４（例えばヒ素、燐）を前記第１面１１２ａに注入する。比較的短期間のアニーリングステップを行って、ドリフト領域１１４内にソース領域ドーパント１２４と本体領域ドーパント１２０の双方をドライブして、各本体領域１２２内に複数のソース領域１２６（Ｎ＋型）を規定する。図４Ｄに最も良く示すように、次いで、第１の注入マスク１１６の開口に第１のサイドウォールスペーサ１２８を形成する。これらの第１のサイドウォールスペーサ１２８は低温酸化層（ＬＴＯ）を第１の注入マスク１１６上にコンフォーマリに蒸着し、次いで、異方性／ドライエッチングステップを実行することによって形成される。
【００３６】
ここで、図４Ｅを参照すると、次いで、反応イオンエッチング（ＲＩＥ）ステップが行って、ドリフト領域１１４に複数のトレンチ１３０を規定する。当業者には理解されるとおり、これらのトレンチ１３０は本体の中央とソース領域１２６に自己整合している。次いで、第１の注入マスク１１６と第１のサイドウォールスペーサ１２８を除去して第１面１１２ａを露出させる。次いで、図４Ｆに最も良く示しているとおり、露出している第１面１１２ａと、トレンチの露出しているサイドウォールと底部とを熱酸化することによって、ゲート電極絶縁層１３２（例えば２酸化シリコン）を形成する。しかし、熱酸化以外の方法を用いてゲート絶縁層１３２を形成するようにしても良い。ここで、図４Ｇを参照すると、トレンチ１３０は、ポリシリコンのブランケット層をコンフォーマリに蒸着してトレンチ１３０を埋めることによって、トレンチ１３０を各ポリシリコンゲート電極で一杯にし、次いで十分な期間エッチバックステップを行ってゲート電極絶縁層１３２の第１面１１２ａの反対側へ延在する部分を露出させる。
【００３７】
次いで、従来の熱酸化技術を用いてポリシリコンゲート電極１３４の露出部分を酸化させて、図４Ｈに示すように、ゲート電極１３４を電気的に隔離すると共に、基体を平坦化する。次いで、通常の技術を用いて、ＢＳＰＧでできた比較的厚いパッシベーション層１３６を基体上に蒸着して、高密度化する。
【００３８】
ここで、図４Ｉを参照すると、次いで、ホトリソグラフィステップを実行して、第１のフォトレジストマスク１３８を規定し、次いでこのフォトレジストマスク１３８を用いてエッチングステップを実行して、パッシベーション層１３６に開口を設ける。次いで、このパッシベーション層１３６内の開口を介して隣接するトレンチ１３０間に延在する部分に第２導電型の中央本体領域ドーパント１４０を注入する。本発明の第２実施例と同様に、パッシベーション層１３６の開口を介して第１導電型のプロファイル変動ドーパントを注入するようにしても良い。最後に、図４Ｊに最も良く示すように、アニーリングステップを実行して中央本体領域ドーパント１４０をドリフト領域１１４と本体領域１２２内にドライブして、本体／コンタクト領域１４２（Ｐ＋型）を規定する。本発明の第１実施例と同様に、中央本体領域１４２とドリフト領域１１４間の接合深さは、本体領域１２２とドリフト領域１１４間（トレンチ１３０のサイドウォールにおける）の接合最大深さより小さい。第２実施例と同様に、アニーリングステップを実行して、プロファイル変動ドーパントをドライブインして、ドリフト領域延在部（図示せず）を規定するようにしても良い。次いで、従来のメタライゼーションステップを行って本体領域コンタクト層１４４を規定する。
【００３９】
このようにして、本発明は、プラナベースとトレンチベースの双方の製造技術と共に用いて、好適かつより独立的に制御可能なデバイス特性を有する広範囲に渡るパワースイッチングデバイスを実現することができる。図面および明細書に、本発明の典型的な好ましい実施例が開示されており、特別な用語が使用されているが、これらの用語は普通に表現されているものであり、限定を目的とするものではない。本発明の範囲は、上述の請求項に記載されている。
【図面の簡単な説明】
【図１】  図１は従来のＤＭＯＳパワー半導体装置を示す断面図であり、特に、漏れ電流路とブレークダウンの位置を明確に示した図である。
【図２】  図２Ａ−Ｈは、本発明の第１実施例によるパワー半導体装置の好ましい製造方法を示す中間構造の断面図である。また、図２Ｉ−Ｊは、図２Ａ−Ｈと合わせて、本発明の第２実施例によるパワー半導体装置の好ましい製造方法を示す中間構造の断面図である。
【図３】  図３は、本発明の第１実施例に基づいて製造したパワー半導体装置の構成を示す断面図であり、特に漏れ電流路とブレークダウンの位置を明確に示した図である。
【図４】  図４Ａ−Ｊは、本発明の第３実施例によるパワー半導体装置の好ましい製造方法を示す中間構造の断面図である。
【符号の説明】
２      ドリフト／エピタキシャル領域
３      本体領域
４      ソース領域
５      絶縁ゲート電極
６      ソース／本体コンタクト
１０    半導体スイッチングデバイス
１２    第１面
１４    ドリフト領域
１６    スプリットウエル領域
１７    スプリットウエル領域ドーパント
１８    ソース領域
１９    ソース領域ドーパント
２０    中央本体領域
２１    中央本体領域ドーパント
２２    ゲート電極
２４    ゲート絶縁層
２６    排他層
２８    スペーサ層
３０    本体領域
３２    本体／ソース領域コンタクト
１１２    第１面
１１４    ドリフト領域
１１６    注入マスク
１１８    第１のフォトレジストマスク
１２０    本体領域ドーパント
１２２    本体領域
１２４    ソース領域ドーパント
１２６    ソース領域
１２８    サイドウォールスペーサ
１３０    トレンチ
１３２    ゲート電極絶縁層
１３４    ゲート電極
１３６    パッシベーション層
１３８    フォトレジストマスク
１４０    中央本体領域ドーパント
１４２    中央本体領域
１４４    本体領域コンタクト層
【図１】
0004625179.tif 000002
【図２Ａ】
0004625179.tif 000003
【図２Ｂ】
0004625179.tif 000004
【図２Ｃ】
0004625179.tif 000005
【図２Ｄ】
0004625179.tif 000006
【図２Ｅ】
0004625179.tif 000007
【図２Ｆ】
0004625179.tif 000008
【図２Ｇ】
0004625179.tif 000009
【図２Ｈ】
0004625179.tif 000010
【図２Ｉ】
0004625179.tif 000011
【図２Ｊ】
0004625179.tif 000012
【図３】
0004625179.tif 000013
【図４Ａ】
0004625179.tif 000014
【図４Ｂ】
0004625179.tif 000015
【図４Ｃ】
0004625179.tif 000016
【図４Ｄ】
0004625179.tif 000017
【図４Ｅ】
0004625179.tif 000018
【図４Ｆ】
0004625179.tif 000019
【図４Ｇ】
0004625179.tif 000020
【図４Ｈ】
0004625179.tif 000021
【図４Ｉ】
0004625179.tif 000022
【図４Ｊ】
0004625179.tif 000023