(57)【特許請求の範囲】
【請求項１】
配線基板と、該配線基板の第１の主面に設けられ、前記配線基板と電気的に接続された電子部品と、受動回路と、前記電子部品を封止する封止樹脂とを備えた半導体装置であって、
前記封止樹脂上にグラウンド用導電層と、該グラウンド用導電層上に絶縁層と、該絶縁層上に前記受動回路とを設け、
前記配線基板は、該配線基板の内部に電源用導電層を備え、
前記受動回路は、前記グラウンド用導電層及び前記電源用導電層と電気的に接続された逆Ｆ型アンテナであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特にグラウンド用導電層と電気的に接続される受動回路を備えた半導体装置に関する。
【背景技術】
【０００２】
半導体装置には、受動回路としてアンテナを備えたものがある。このような半導体装置は、例えば、無線モジュールとして用いられる。また、アンテナとしては、チップアンテナやアンテナパターン等が用いられる。
【０００３】
図１は、チップアンテナを備えた従来の半導体装置の断面図である。
【０００４】
図１に示すように、半導体装置１００は、配線基板１０１と、ＣＰＵ用半導体チップ１０２と、ＲＦデバイス１０３と、チップアンテナ１０４と、マッチング用部品１０５とを有する。配線基板１０１には、図示していない配線パターンが形成されている。ＣＰＵ用半導体チップ１０２、ＲＦデバイス１０３、チップアンテナ１０４、及びマッチング用部品１０５は、配線基板１０１上に設けられており、配線基板１０１に形成された配線パターン（図示せず）と電気的に接続されている。また、マッチング用部品１０５は、配線基板１０１に形成された配線パターン（図示せず）によりＲＦデバイス１０３及びチップアンテナ１０４と電気的に接続されている。
【０００５】
図２は、アンテナパターンを備えた従来の半導体装置の断面図である。図２において、図１に示した半導体装置１００と同一構成部分には同一符号を付す。
【０００６】
図２に示すように、半導体装置１１０は、配線基板１０１と、ＣＰＵ用半導体チップ１０２と、ＲＦデバイス１０３と、アンテナパターン１１１とを有する。ＣＰＵ用半導体チップ１０２及びＲＦデバイス１０３は、配線基板１０１上に設けられている。アンテナパターン１１１は、配線基板１０１上に形成されている。アンテナパターン１１１は、配線基板１０１に形成された配線パターン（図示せず）によりＣＰＵ用半導体チップ１０２及びＲＦデバイス１０３と電気的に接続されている（例えば、特許文献１参照。）。
【０００７】
アンテナパターン１１１としては、例えば、逆Ｆ型アンテナが用いられる。逆Ｆ型アンテナは、グラウンド用導電層及び電源用導電層（共に図示せず）と電気的に接続されるアンテナであり、小型化を目的に開発されたアンテナである。
【０００８】
また、近年のＣＭＯＳ技術の進歩により、１つの半導体チップにＣＰＵとＲＦデバイスとを作製し、これを配線基板１０１上に設けて、小型化を図った半導体装置がある。
【特許文献１】特開２００４−２２６６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、半導体装置１００では、チップアンテナ１０４が高価なため、半導体装置１００のコストが増加するという問題があった。
【００１０】
また、チップアンテナ１０４を用いた場合、インピーダンスを調整するためのマッチング用部品１０５を設ける必要があるため、配線基板１０１の面方向のサイズが大きくなってしまい、半導体装置１００のコストが増加すると共に、半導体装置１００を小型化できないという問題があった。
【００１１】
半導体装置１１０では、アンテナパターン１１１を形成するために、配線基板１０１上にチップアンテナ１０４の形成領域よりも大きな領域が必要となるため、配線基板１０１の面方向のサイズが大きくなってしまい、半導体装置１１０のコストが増加すると共に、半導体装置１１０を小型化できないという問題があった。
【００１２】
また、アンテナパターン１１１として逆Ｆ型アンテナを用いた場合、配線基板１０１上に所定の面積を有したグラウンド用導電層（図示せず）を設ける必要があるため、配線基板１０１の面方向のサイズが大きくなってしまい、半導体装置１１０のコストが増加すると共に、半導体装置１１０を小型化できないという問題があった。
【００１３】
さらに、ＣＰＵとＲＦデバイスの両方の機能が混載された半導体チップを備えた半導体装置の場合、ＣＰＵ用半導体チップ１０２及びＲＦデバイス１０３の形成領域を小さくすることは可能であるが、半導体装置を十分に小型化することが困難であるという問題があった。
【００１４】
そこで本発明は、上述した問題点に鑑みなされたものであり、小型化できると共に、コストを低減することのできる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の一観点によれば、配線基板と、該配線基板の第１の主面に設けられ、前記配線基板と電気的に接続された電子部品と、受動回路と、前記電子部品を封止する封止樹脂とを備えた半導体装置であって、前記封止樹脂上にグラウンド用導電層と、該グラウンド用導電層上に絶縁層と、該絶縁層上に前記受動回路とを設け、前記配線基板は、該配線基板の内部に電源用導電層を備え、前記受動回路は、前記グラウンド用導電層及び前記電源用導電層と電気的に接続された逆Ｆ型アンテナであることを特徴とする半導体装置が提供される。
【００１８】
本発明によれば、封止樹脂上にグラウンド用導電層と、グラウンド用導電層上に絶縁層と、絶縁層上にグラウンド用導電層と電気的に接続される受動回路とを設けたことにより、配線基板の第１の主面にグラウンド用導電層を設けた従来の半導体装置と比較して、配線基板の面方向のサイズが小さくなるため、半導体装置の小型化できると共に、半導体装置のコストを低減することができる。
【発明の効果】
【００１９】
本発明によれば、半導体装置を小型化できると共に、半導体装置のコストを低減することができる。
【発明を実施するための最良の形態】
【００２０】
次に、図面に基づいて本発明の実施の形態について説明する。
【００２１】
（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る半導体装置の断面図である。
【００２２】
図３を参照して、本発明の第１の実施の形態に係る半導体装置１０について説明する。なお、本実施の形態では、受動回路として逆Ｆ型アンテナ２０を用いた場合を例に挙げて以下の説明をする。
【００２３】
半導体装置１０は、配線基板１１と、電子部品である半導体チップ１２及びチップ部品１３と、端子１４，１５と、封止樹脂１７と、逆Ｆ型アンテナ２０と、保護膜２１とを有する。
【００２４】
配線基板１１は、コア基板２３と、電源用導電層２４と、上部樹脂層２５と、グラウンド用導電層２７と、下部樹脂層２８と、貫通ビア２９〜３１と、上部配線３２〜３４と、保護膜３５，３９と、下部配線３６〜３８と、外部接続端子４１とを有する。
【００２５】
コア基板２３は、板状とされている。コア基板２３としては、例えば、ガラスエポキシ基板やセラミック基板等を用いることができる。電源用導電層２４は、コア基板２３の上面２３Ａに設けられている。電源用導電層２４は、貫通ビア２９と電気的に接続されている。電源用導電層２４の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
【００２６】
上部樹脂層２５は、電源用導電層２４を覆うようにコア基板２３の上面２３Ａに設けられている。上部樹脂層２５としては、例えば、エポキシ系樹脂を用いることができる。
【００２７】
グラウンド用導電層２７は、グラウンド電位とされており、コア基板２３の下面２３Ｂに設けられている。グラウンド用導電層２７は、貫通ビア３１と電気的に接続されている。グラウンド用導電層２７は、逆Ｆ型アンテナ２０と電気的に接続されるグラウンド用導電層である。
【００２８】
このように、逆Ｆ型アンテナ２０と電気的に接続されるグラウンド用導電層２７を配線基板１１の内部に設けることにより、配線基板１１の第１の主面（半導体チップ１２及びチップ部品１３が接続される面）にグラウンド用導電層を設けた従来の半導体装置と比較して、配線基板１１の面方向のサイズが小さくなるため、半導体装置１０の小型化できると共に、半導体装置１０のコストを低減することができる。
【００２９】
また、従来、グラウンド用導電層２７が形成されていた配線基板１１の領域を利用して、配線基板１１に形成される配線（例えば、上部配線３２，３３等）のレイアウトを変更することが可能となり、設計の自由度を増加させることができる。
【００３０】
なお、グラウンド用導電層２７の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
【００３１】
下部樹脂層２８は、グラウンド用導電層２７を覆うようにコア基板２３の下面２３Ｂに設けられている。下部樹脂層２８としては、例えば、エポキシ系樹脂を用いることができる。
【００３２】
貫通ビア２９は、上部配線３２と下部配線３６との間に位置するコア基板２３、電源用導電層２４、上部樹脂層２５、及び下部樹脂層２８を貫通するように設けられている。貫通ビア２９は、電源用導電層２４、上部配線３２、及び下部配線３６と電気的に接続されている。
【００３３】
貫通ビア３０は、上部配線３４と下部配線３７との間に位置するコア基板２３、上部樹脂層２５、及び下部樹脂層２８を貫通するように設けられている。貫通ビア３０は、上部配線３４及び下部配線３７と電気的に接続されている。
【００３４】
貫通ビア３１は、上部配線３３と下部配線３８との間に位置するコア基板２３、グラウンド用導電層２７、上部樹脂層２５、及び下部樹脂層２８を貫通するように設けられている。貫通ビア３１は、グラウンド用導電層２７、上部配線３３、及び下部配線３８と電気的に接続されている。貫通ビア２９〜３１の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
【００３５】
上部配線３２は、貫通ビア２９の形成位置に対応する上部樹脂層２５上に設けられている。上部配線３２は、ワイヤ４３が接続される接続部３２Ａと、端子１４が接続される接続部３２Ｂとを有する。上部配線３２は、半導体チップ１２、端子１４、及び貫通ビア２９と電気的に接続されている。
【００３６】
上部配線３３は、貫通ビア３１の形成位置に対応する上部樹脂層２５上に設けられている。上部配線３３は、チップ部品１３が接続される接続部３３Ａと、端子１５が接続される接続部３３Ｂとを有する。上部配線３３は、チップ部品１３、端子１５、及び貫通ビア３１と電気的に接続されている。
【００３７】
上部配線３４は、貫通ビア３０の形成位置に対応する上部樹脂層２５上に設けられている。上部配線３４は、ワイヤ４３が接続される接続部３４Ａと、チップ部品１３が接続される接続部３４Ｂとを有する。上部配線３４は、半導体チップ１２、チップ部品１３、及び貫通ビア３０と電気的に接続されている。上部配線３２〜３４の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
【００３８】
保護膜３５は、接続部３２Ａ，３２Ｂ，３３Ａ，３３Ｂ，３４Ａ，３４Ｂを露出した状態で、上部配線３２〜３４を覆うよう上部樹脂層２５上に設けられている。保護膜３５は、上部配線３２〜３４を保護する膜である。保護膜３５としては、例えば、ソルダーレジストを用いることができる。
【００３９】
下部配線３６は、貫通ビア２９の形成位置に対応する下部樹脂層２８の下面２８Ａに設けられている。下部配線３６は、外部接続端子４１が接続される接続部３６Ａを有する。下部配線３６は、貫通ビア２９及び外部接続端子４１と電気的に接続されている。
【００４０】
下部配線３７は、貫通ビア３０の形成位置に対応する下部樹脂層２８の下面２８Ａに設けられている。下部配線３７は、外部接続端子４１が接続される接続部３７Ａを有する。下部配線３７は、貫通ビア３０及び外部接続端子４１と電気的に接続されている。
【００４１】
下部配線３８は、貫通ビア３１の形成位置に対応する下部樹脂層２８の下面２８Ａに設けられている。下部配線３８は、外部接続端子４１が接続される接続部３８Ａを有する。下部配線３８は、貫通ビア３１及び外部接続端子４１と電気的に接続されている。下部配線３６〜３８の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
【００４２】
保護膜３９は、接続部３６Ａ〜３８Ａを露出した状態で、下部配線３６〜３８を覆うように下部樹脂層２８の下面２８Ａに設けられている。保護膜３９は、下部配線３６〜３８を保護する膜である。保護膜３９としては、例えば、ソルダーレジストを用いることができる。
【００４３】
外部接続端子４１は、接続部３６Ａ〜３８Ａに設けられている。外部接続端子４１は、マザーボード等の実装基板（図示せず）と電気的に接続するための端子である。外部接続端子４１としては、例えば、はんだボールを用いることができる。なお、外部接続端子４１を設けることなく、接続部３６Ａ〜３８Ａ自体を外部接続端子としてもよい。
【００４４】
半導体チップ１２は、上部樹脂層２５上に設けられている。半導体チップ１２は、ワイヤ４３を介して上部配線３２，３４の接続部３２Ａ，３４Ａと電気的に接続されている（ワイヤボンディング接続）。例えば、無線モジュールとして半導体装置１０を構成する場合、半導体チップ１２としては、ＣＰＵとＲＦデバイスの両方の機能を有する半導体チップ（ＡＳＩＣ）を用いることができる。なお、図３では、半導体チップ１２をワイヤボンディング接続した場合を図示したが、半導体チップ１２はフリップチップ接続してもよい。
【００４５】
チップ部品１３は、接続部３３Ａ，３４Ｂと電気的に接続されるように、配線基板１１の第１の主面に設けられている。チップ部品１３は、例えば、チップキャパシタ、チップレジスタ等の部品である。
【００４６】
端子１４は、柱状とされており、接続部３２Ｂに設けられている。端子１４は、貫通ビア２９及び逆Ｆ型アンテナ２０のビア部４４と電気的に接続されている。これにより、逆Ｆ型アンテナ２０は、電源用導電層２４と電気的に接続される。
【００４７】
端子１５は、柱状とされており、接続部３３Ｂに設けられている。端子１５は、貫通ビア３１及び逆Ｆ型アンテナ２０のビア部４５と電気的に接続されている。これにより、逆Ｆ型アンテナ２０は、グラウンド用導電層２７と電気的に接続される。端子１４，１５の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。端子１４，１５は、例えば、柱状のブロックや、めっき法により柱状に析出させた導電金属等により構成することができる。
【００４８】
封止樹脂１７は、半導体チップ１２、チップ部品１３、端子１４，１５、及びワイヤ４３を覆うように配線基板１１の第１の主面に設けられている。また、封止樹脂１７には、端子１４の上面を露出する開口部１７Ａと、端子１５の上面を露出する開口部１７Ｂとが形成されている。また、封止樹脂１７の上面１７Ｃは、平坦な面とされている。封止樹脂１７としては、例えば、トランスファーモールド法により形成されたモールド樹脂を用いることができる。
【００４９】
図４は、逆Ｆ型アンテナを説明するための図である。
【００５０】
図３及び図４を参照して、逆Ｆ型アンテナ２０について説明する。
【００５１】
逆Ｆ型アンテナ２０は、ビア部４４，４５と、アンテナ部４６とを有する。ビア部４４は、封止樹脂１７に形成された開口部１７Ａに複数設けられている。ビア部４４の一方の端部は端子１４と接続されており、他方の端部はアンテナ部４６と接続されている。このビア部４４を介してアンテナ部４６は電源用導電層２４と電気的に接続される。
【００５２】
ビア部４５は、封止樹脂１７に形成された開口部１７Ｂに設けられている。ビア部４５の一方の端部は端子１５と接続されており、他方の端部はアンテナ部４６と接続されている。このビア部４５を介してアンテナ部４６はグラウンド用導電層２７と電気的に接続される。アンテナ部４６は、板状とされており、ビア部４４，４５の形成位置に対応する封止樹脂１７上に設けられている。アンテナ部４６は、ビア部４４，４５と電気的に接続されている。
【００５３】
このように、逆Ｆ型アンテナ２０を封止樹脂１７上に設けることで、配線基板１１の第１の主面に逆Ｆ型アンテナ２０を設けた場合と比較して、配線基板１１の面方向の大きさを小さくして、半導体装置１０を小型化することができる。
【００５４】
また、アンテナ部４６を封止樹脂１７上に設けることで、アンテナ部４６の形状を所望の形状とすることができる。なお、逆Ｆ型アンテナ２０の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
【００５５】
保護膜２１は、アンテナ部４６を覆うように封止樹脂１７上に設けられている。保護膜２１は、アンテナ部４６を保護するための膜である。保護膜２１としては、例えば、ソルダーレジストを用いることができる。
【００５６】
本実施の形態の半導体装置によれば、逆Ｆ型アンテナ２０を封止樹脂１７上に設けると共に、グラウンド用導電層２７を配線基板１１の内部に設け、逆Ｆ型アンテナ２０とグラウンド用導電層２７とを電気的に接続することにより、配線基板１１の第１の主面にグラウンド用導電層を設けた従来の半導体装置と比較して、配線基板１１の面方向のサイズが小さくなるため、半導体装置１０を小型化できると共に、半導体装置１０のコストを低減することができる。
【００５７】
また、グラウンド用導電層２７を配線基板１１の内部に設けることにより、従来、グラウンド用導電層が形成されていた配線基板の第１の主面上の領域を利用して、配線基板１１に形成される配線（例えば、上部配線３２，３３等）のレイアウトを変更することが可能となり、設計の自由度を増加させることができる。
【００５８】
なお、本実施の形態では、コア基板２３の上面２３Ａに電源用導電層２４を設け、コア基板２３の下面２３Ｂにグラウンド用導電層２７を設けた場合を例に挙げて説明したが、コア基板２３の上面２３Ａにグラウンド用導電層２７を設け、コア基板２３の下面２３Ｂに電源用導電層２４を設けてもよい。また、グラウンド用導電層２７は、下部樹脂層２８の下面２８Ａ（配線基板１１の第１の主面とは反対側の第２の主面）に設けてもよく、この場合においても本実施の形態の半導体装置と同様な効果を得ることができる。グラウンド用導電層２７は、配線基板１１の第２の主面または配線基板１１の内部に設けられていればよい。
【００５９】
図５は、本実施の形態の半導体装置が形成されるコア基板の平面図である。図５において、Ｂは半導体装置１０が形成される領域（以下、「半導体装置形成領域Ｂ」とする）、Ｃはダイシングブレードがコア基板２３を切断する位置（以下、「切断位置Ｃ」とする）をそれぞれ示している。
【００６０】
図５を参照して、半導体装置１０を製造する際に使用されるコア基板２３について説明する。コア基板２３は、複数の半導体装置形成領域Ｂを有している。半導体装置１０は、このような複数の半導体装置形成領域Ｂを有するコア基板２３に形成される。コア基板２３は、後述するように半導体装置１０に対応する構造体が形成された後、切断位置Ｃに沿って切断される。これにより半導体装置１０が個片化されて、半導体装置１０が製造される。
【００６１】
図６〜図２１は、第１の実施の形態に係る半導体装置の製造工程を示す図である。図６〜図２１では、先の図５に示したコア基板２３に半導体装置１０を形成する場合を例に挙げて説明する。また、図６〜図２１において、図３に示した半導体装置１０と同一構成部分には同一符号を付す。
【００６２】
図６〜図２１を参照して、第１の実施の形態に係る半導体装置の製造方法について説明する。
【００６３】
始めに、図６に示すように、コア基板２３の上面２３Ａに電源用導電層２４を形成し、コア基板２３の下面２３Ｂにグラウンド用導電層２７を形成する。具体的には、例えば、両面に銅箔が設けられたコア基板１１を用意し、銅箔をエッチングによりパターニングすることで、電源用導電層２４及びグラウンド用導電層２７を形成する。コア基板１１としては、例えば、ガラスエポキシ基板やセラミック基板等を用いることができる。
【００６４】
次いで、図７に示すように、コア基板２３の上面２３Ａに電源用導電層２４を覆う上部樹脂層２５を形成し、コア基板２３の下面２３Ｂにグラウンド用導電層２８を覆う下部樹脂層２８を形成する。具体的には、例えば、図６に示した構造体の両面に、スピンコート法によりエポキシ系樹脂を塗布したり、エポキシ系樹脂フィルムを貼り付けたりすることで上部樹脂層２５及び下部樹脂層２８を形成する。
【００６５】
次いで、図８に示すように、図７に示した構造体に、コア基板２３、電源用導電層２４、上部樹脂層２５、及び下部樹脂層２８を貫通する貫通孔４８Ａと、コア基板２３、上部樹脂層２５、及び下部樹脂層２８を貫通する貫通孔４８Ｂと、コア基板２３、グラウンド用導電層２７、上部樹脂層２５、及び下部樹脂層２８を貫通する貫通孔４８Ｃとを形成する。貫通孔４８Ａは、貫通ビア２９の形成位置に対応しており、貫通孔４８Ｂは、貫通ビア３０の形成位置に対応している。また、貫通孔４８Ｃは、貫通ビア３１の形成位置に対応している。貫通孔４８Ａ〜４８Ｃは、例えば、ドリル加工やレーザ加工により形成する。
【００６６】
次いで、図９に示すように、図８に示した構造体の両面、及び貫通孔４８Ａ〜４８Ｃにシード層５０を形成する。具体的には、例えば、無電解めっき法によりシード層５０としてＣｕ層を形成する。
【００６７】
次いで、図１０に示すように、図９に示した構造体の上面にシード層５０を露出する開口部５２Ａ〜５２Ｃを有したレジスト層５２を形成し、図９に示した構造体の下面にシード層５０を露出する開口部５３Ａ〜５３Ｃを有したレジスト層５３を形成する。開口部５２Ａは上部配線３２の形成位置、開口部５２Ｂは上部配線３４の形成位置、開口部５２Ｃは上部配線３３の形成位置にそれぞれ対応している。また、開口部５３Ａは下部配線３６の形成位置、開口部５３Ｂは下部配線３７の形成位置、開口部５３Ｃは下部配線３８の形成位置にそれぞれ対応している。
【００６８】
次いで、図１１に示すように、シード層５０を給電層とする電解めっき法により、開口部５２Ａ〜５２Ｃ，５３Ａ〜５３Ｃに露出されたシード層５０上と、貫通孔４８Ａ〜４８Ｃに形成されたシード層５０上とに導電金属５５を析出させる。これにより、貫通孔４８Ａ〜４８Ｃにシード層５０と導電金属５５とよりなる貫通ビア２９〜３１が形成される。導電金属５５としては、例えば、Ｃｕを用いることができる。
【００６９】
次いで、図１２に示すように、レジスト層５２，５３を除去し、続いて、導電金属５５に覆われていない不要なシード層５０を除去する。これにより、上部樹脂層２５上にシード層５０と導電金属５５とよりなる上部配線３２〜３４と、下部樹脂層２８の下面２８Ａにシード層５０と導電金属５５とよりなる下部配線３６〜３８とが形成される。
【００７０】
次いで、図１３に示すように、図１２に示した構造体の上面に接続部３２Ａ，３２Ｂ，３３Ａ，３３Ｂ，３４Ａ，３４Ｂと半導体チップ１２が実装される領域Ｅとを露出する保護膜３５を形成し、図１２に示した構造体の下面に接続部３６Ａ，３７Ａ，３８Ａを露出する保護膜３９を形成する。これにより、コア基板２３の半導体装置形成領域Ｂに、配線基板１１の構成に相当する構造体が形成される。保護膜３５，３９としては、例えば、ソルダーレジストを用いることができる。保護膜３５，３９としてソルダーレジストを用いた場合、例えば、レジストインキを用いたスクリーン印刷法や、フィルムを用いた写真法により保護膜３５，３９を形成する。
【００７１】
次いで、図１４に示すように、図１３に示した構造体の上面に半導体チップ１２、チップ部品１３、及び端子１４，１５を配設する。具体的には、例えば、領域Ｅに対応する上部樹脂層２５に半導体チップ１２を接着し、ワイヤ４３により半導体チップ１２と接続部３２Ａ，３４Ａとの間を電気的に接続し、チップ部品１３の電極（図示せず）と接続部３３Ａ，３４Ｂとをはんだにより接続し、はんだを介して端子１４，１５と接続部３２Ｂ又は接続部３３Ｂとを接続する。端子１４，１５としては、例えば、ブロック状の端子を用いることができる。また、端子１４，１５の材料としては、導電材料を用いることができ、具体的には、例えば、Ｃｕを用いることができる。なお、半導体チップ１２は、フリップチップ接続してもよい。
【００７２】
次いで、図１５に示すように、図１４に示した構造体の上面を覆うように封止樹脂１７を形成し、続いて、封止樹脂１７に端子１４の上面を露出する開口部１７Ａと、端子１５の上面を露出する開口部１７Ｂとを形成する。封止樹脂１７は、例えば、トランスファーモールド法により形成する。また、開口部１７Ａ，１７Ｂは、例えば、レーザ加工により形成する。
【００７３】
次いで、図１６に示すように、図１５に示した構造体の下面側を覆うようにレジスト層５７を形成する。次いで、図１７に示すように、開口部１７Ａ，１７Ｂと封止樹脂１７の上面とを覆うようにシード層５８を形成し、続いて、シード層５８上に開口部５９Ａを有したレジスト層５９を形成する。開口部５９Ａは、アンテナ部４６の形成位置に対応するシード層５８を露出する開口部である。具体的には、例えば、無電解めっき法によりシード層５８としてＣｕ層を形成し、その後、シード層５８上に開口部５９Ａを有したレジスト層５９を形成する。
【００７４】
次いで、図１８に示すように、シード層５８を給電層とする電解めっき法により、開口部５９Ａに露出されたシード層５８上に導電金属６１を析出させる。これにより、開口部１７Ａ，１７Ｂにシード層５８と導電金属６１とよりなるビア部４４，４５が形成される。なお、導電金属６１としては、例えば、Ｃｕを用いることができる。
【００７５】
次いで、図１９に示すように、レジスト層５７，５９を除去し、続いて、導電金属６１に覆われていない不要なシード層５８を除去する。これにより、シード層５８と導電金属６１とよりなるアンテナ部４６が形成される。
【００７６】
次いで、図２０に示すように、封止樹脂１７上にアンテナ部４６を覆う保護膜２１を形成し、その後、接続部３６Ａ〜３８Ａに外部接続端子４１を形成する。これにより、コア基板２３の半導体装置形成領域Ｂに、半導体装置１０の構成に相当する構造体が形成される。保護膜２１としては、例えば、ソルダーレジストを用いることができる。保護膜２１としてソルダーレジストを用いた場合、例えば、レジストインキを用いたスクリーン印刷法により保護膜２１を形成することができる。外部接続端子４１としては、例えば、はんだボールを用いることができる。
【００７７】
次いで、図２１に示すように、切断位置Ｃに沿って半導体装置形成領域Ｂに形成された構造体を個片化（コア基板２３を切断）することで、複数の半導体装置１０が製造される。また、コア基板２３の切断には、例えば、ダイシングブレードを用いることができる。
【００７８】
（第２の実施の形態）
図２２は、本発明の第２の実施の形態に係る半導体装置の断面図である。
【００７９】
図２２を参照して、本発明の第２の実施の形態に係る半導体装置７０について説明する。図２２において、第１の実施の形態の半導体装置１０と同一構成部分には同一の符号を付し、その説明を省略する。
【００８０】
半導体装置７０は、半導体装置１０の構成にさらに、ビア７１，７２と、パッド７４と、グラウンド用導電層７５と、絶縁層７７とを設けた以外は、第１の実施の形態の半導体装置１０と同様に構成される。
【００８１】
ビア７１は、封止樹脂１７の開口部１７Ａに設けられている。ビア７１は、その下端部において端子１４と接続されており、上端部においてパッド７４と接続されている。ビア７２は、封止樹脂１７の開口部１７Ｂに設けられている。ビア７２は、その下端部において端子１５と接続されており、上端部においてグラウンド用導電層７５と接続されている。ビア７１，７２の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
【００８２】
パッド７４は、ビア７１の形成位置に対応する封止樹脂１７の上面１７Ｃに設けられている。パッド７４は、ビア７１とビア部４４との間を電気的に接続する。パッド７４の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
【００８３】
グラウンド用導電層７５は、ビア７２の形成位置に対応する封止樹脂１７の上面１７Ｃに設けられている。グラウンド用導電層７５は、逆Ｆ型アンテナ２０と電気的に接続されるグラウンド用導電層である。グラウンド用導電層７５の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
【００８４】
絶縁層７７は、パッド７４及びグラウンド用導電層７５を覆うように封止樹脂１７の上面１７Ｃに設けられている。絶縁層７７には、パッド７４の上面を露出する開口部７７Ａと、グラウンド用導電層７５の上面を露出する開口部７７Ｂとが形成されている。絶縁層７７としては、例えば、エポキシ系樹脂を用いることができる。
【００８５】
ビア部４４は、開口部７７Ａに設けられている。ビア部４４は、パッド７４及びアンテナ部４６と電気的に接続されている。ビア部４５は、開口部７７Ｂに設けられている。ビア部４５は、グラウンド用導電層７５及びアンテナ部４６と電気的に接続されている。
【００８６】
アンテナ部４６は、絶縁層７７上に設けられている。アンテナ部４６は、ビア部４４，４５と電気的に接続されている。保護膜２１は、アンテナ部４６を覆うように絶縁層７７上に設けられている。
【００８７】
このように、封止樹脂１７の上方に逆Ｆ型アンテナ２０を設けると共に、封止樹脂１７上に別途、グラウンド用導電層７５を設けて、逆Ｆ型アンテナ２０とグラウンド用導電層７５とを電気的に接続してもよく、このような構成とされた第２の実施の形態の半導体装置７０においても、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
【００８８】
また、本実施の形態の半導体装置７０によれば、逆Ｆ型アンテナ２０と接続されるグラウンド用導電層７５を別途、封止樹脂１７上に設けることで、コア基板２３の下面２３Ｂに広い面積を有するグラウンド用導電層２７を設ける必要がなくなるため、グラウンド用導電層２７の代わりに配線パターンを設けることができる。さらに、配線基板１１にグラウンド用導電層２７が不要な場合には、グラウンド用導電層２７及び下部樹脂層２８を設ける必要がなくなるため、配線基板１１を薄型化して、半導体装置７０を小型化することができる。
【００８９】
また、本実施の形態の半導体装置７０は、第１の実施の形態の半導体装置１０の製造工程と同様な手法により製造することができる。
【００９０】
なお、封止樹脂１７の上面１７Ｃに封止樹脂１７とパッド７４及びグラウンド用導電層７５との間の密着層となる樹脂層を設けてもよい。
【００９１】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。また、本発明は、逆Ｆ型アンテナ以外のアンテナ、例えば、パッチアンテナにも適用可能である。パッチアンテナは、グラウンド用導電層には直接接続されないが、その構造上、アンテナ部の下層にグラウンド用導電層が配置される。そのため、第１及び第２の実施の形態に係る半導体装置１０，７０の構造を適用し、逆Ｆ型アンテナ２０の代わりにパッチアンテナを設けた構成とされた半導体装置においても、半導体装置の小型化を図ることができる。
【産業上の利用可能性】
【００９２】
本発明によれば、小型化できると共に、コストを低減することのできる半導体装置に適用できる。
【図面の簡単な説明】
【００９３】
【図１】チップアンテナを備えた従来の半導体装置の断面図である。
【図２】アンテナパターンを備えた従来の半導体装置の断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図４】逆Ｆ型アンテナを説明するための図である。
【図５】本実施の形態の半導体装置が形成されるコア基板の平面図である。
【図６】第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図７】第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図８】第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図９】第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。
【図１０】第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。
【図１１】第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。
【図１２】第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。
【図１３】第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。
【図１４】第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。
【図１５】第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。
【図１６】第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。
【図１７】第１の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。
【図１８】第１の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。
【図１９】第１の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。
【図２０】第１の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。
【図２１】第１の実施の形態に係る半導体装置の製造工程を示す図（その１６）である。
【図２２】本発明の第２の実施の形態に係る半導体装置の断面図である。
【符号の説明】
【００９４】
１０，７０  半導体装置
１１  配線基板
１２  半導体チップ
１３  チップ部品
１４，１５  端子
１７  封止樹脂
１７Ａ，１７Ｂ，５２Ａ〜５２Ｃ，５３Ａ〜５３Ｃ，５９Ａ，７７Ａ，７７Ｂ  開口部
１７Ｃ，２３Ａ  上面
２０  逆Ｆ型アンテナ
２１  保護膜
２３  コア基板
２３Ｂ，２８Ａ  下面
２４  電源用導電層
２５  上部樹脂層
２７，７５  グラウンド用導電層
２８  下部樹脂層
２９〜３１  貫通ビア
３２〜３４  上部配線
３２Ａ，３２Ｂ，３３Ａ，３３Ｂ，３４Ａ，３４Ｂ，３６Ａ，３７Ａ，３８Ａ  接続部
３５，３９  保護膜
３６〜３８  下部配線
４１  外部接続端子
４３  ワイヤ
４４，４５  ビア部
４６  アンテナ部
４８Ａ〜４８Ｃ  貫通孔
５０，５８  シード層
５２，５３，５７，５９  レジスト層
５５，６１  導電金属膜
７１，７２  ビア
７４  パッド
７７  絶縁層
Ｂ  半導体装置形成領域
Ｃ  切断位置
Ｅ  領域
【図１】
0004749795.tif 000002
【図２】
0004749795.tif 000003
【図３】
0004749795.tif 000004
【図４】
0004749795.tif 000005
【図５】
0004749795.tif 000006
【図６】
0004749795.tif 000007
【図７】
0004749795.tif 000008
【図８】
0004749795.tif 000009
【図９】
0004749795.tif 000010
【図１０】
0004749795.tif 000011
【図１１】
0004749795.tif 000012
【図１２】
0004749795.tif 000013
【図１３】
0004749795.tif 000014
【図１４】
0004749795.tif 000015
【図１５】
0004749795.tif 000016
【図１６】
0004749795.tif 000017
【図１７】
0004749795.tif 000018
【図１８】
0004749795.tif 000019
【図１９】
0004749795.tif 000020
【図２０】
0004749795.tif 000021
【図２１】
0004749795.tif 000022
【図２２】
0004749795.tif 000023