(57)【特許請求の範囲】
【請求項１】
アナログの入力信号の電位と、複数段の第１の基準電位とを比較し、前記入力信号における上位側デジタル信号を出力する１段目ＡＤ変換手段と、
前記入力信号の電位と、基準電位出力線より供給される複数段の第２の基準電位とを比較し、前記入力信号における下位側デジタル信号を出力する２段目ＡＤ変換手段と、
前記１段目ＡＤ変換手段による変換結果に応じて、前記基準電位出力線から前記２段目ＡＤ変換手段に供給される複数段の第２の基準電位を切り換える基準電位スイッチと、
前記基準電位出力線を、前記２段目ＡＤ変換手段が動作していない期間に、前記入力信号の電位に基づいて予めプリチャージするためのプリチャージ手段と
を具備し、
前記基準電位スイッチは、前記１段目ＡＤ変換手段の精度をｍビットとし、前記２段目ＡＤ変換手段の精度をｎビットとした場合に、２m−１：１のアナログセレクタを、２n−１組具備し、
前記基準電位出力線は、２n−１本備えられており、
前記プリチャージ手段は、前記入力信号の電位を、それぞれ前記２n−１本の基準電子出力線に対して供給する２n−１個のプリチャージ用トラックアンドホールド回路を具備する
ことを特徴とするＡＤ変換器。
【請求項２】
前記２n−１個のプリチャージ用トラックアンドホールド回路は、クロック信号に基づいて、サンプリングモードとホールドモードとが切り換わり、
前記２段目ＡＤ変換手段もクロック信号に基づいて動作する
ことを特徴とする請求項１記載のＡＤ変換器。
【請求項３】
アナログの入力信号の電位と、複数段の第１の基準電位とを比較し、前記入力信号における上位側デジタル信号を出力する１段目ＡＤ変換手段と、
前記入力信号の電位と、基準電位出力線より供給される複数段の第２の基準電位とを、
複数の閾値設定機能付きコンパレータによって比較し、前記入力信号における下位側デジタル信号を出力する２段目ＡＤ変換手段と、
前記１段目ＡＤ変換手段による変換結果に応じて、前記基準電位出力線から前記２段目ＡＤ変換手段に含まれている前記複数の閾値設定機能付きコンパレータに供給される基準電位を切り換える基準電位スイッチと、
前記基準電位出力線を、前記２段目ＡＤ変換手段が動作していない期間に、前記入力信号の電位に基づいて予めプリチャージするためのプリチャージ手段と
を具備するＡＤ変換器。
【請求項４】
前記プリチャージ手段は、前記入力信号の電位を、前記基準電子出力線に供給するプリチャージ用トラックアンドホールド回路を具備する
ことを特徴とする請求項３記載のＡＤ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換器に関し、例えばサブレンジング型ＡＤ変換器に関する。
【背景技術】
【０００２】
近年、ソフトウェア無線、高速ハードディスクドライブ、デジタルビデオディスクなどの分野において、装置にＧＨｚ（ギガヘルツ）サンプリングＡＤ変換器を搭載することが必須になると予測される。
【０００３】
一般的なＧＨｚ帯ＡＤ変換器はフラッシュ型ＡＤ変換器を用いて実現されており、精度は６〜８ｂｉｔであるが、消費電力は４００〜８００ｍＷと非常に大きい。
【非特許文献１】R.C.Taft, et al., “A 1.8-V 1.6-GSample/s 8-b self-calibrating folding ADC with 7.26 ENOB at Nyquist frequency,” IEEE J.Solid-State Circuits, vol.39 No.12, pp.2107-2115, Dec.2004.
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＧＨｚ帯ＡＤ変換器を、システムオンチップのＩＰコアとして使用するためには、低消費電力化が最も大きな課題となる。
【０００５】
本発明は、以上のような実情に鑑みてなされたもので、高速化、高精度化、低電力化を実現するサブレンジング型ＡＤ変換器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の態様のサブレンジング型ＡＤ変換器は、アナログの入力信号の電位と、複数段の第１の基準電位とを比較し、入力信号における上位側デジタル信号を出力する１段目ＡＤ変換手段と、入力信号の電位と、基準電位出力線より供給される複数段の第２の基準電位とを比較し、入力信号における下位側デジタル信号を出力する２段目ＡＤ変換手段と、１段目ＡＤ変換手段による変換結果に応じて、基準電位出力線から２段目ＡＤ変換手段に供給される複数段の第２の基準電位を切り換える基準電位スイッチと、基準電位出力線を、２段目ＡＤ変換手段が動作していない期間に、入力信号の電位に基づいて予めプリチャージするためのプリチャージ手段とを具備する。基準電位スイッチは、１段目ＡＤ変換手段の精度をｍビットとし、２段目ＡＤ変換手段の精度をｎビットとした場合に、２m−１：１のアナログセレクタを、２n−１組具備し、基準電位出力線は、２n−１本備えられており、プリチャージ手段は、入力信号の電位を、それぞれ２n−１本の基準電子出力線に対して供給する２n−１個のプリチャージ用トラックアンドホールド回路を具備する。
【０００７】
本発明の第２の態様のサブレンジング型ＡＤ変換器は、アナログの入力信号の電位と、複数段の第１の基準電位とを比較し、入力信号における上位側デジタル信号を出力する１段目ＡＤ変換手段と、入力信号の電位と、基準電位出力線より供給される複数段の第２の基準電位とを、複数の閾値設定機能付きコンパレータによって比較し、入力信号における下位側デジタル信号を出力する２段目ＡＤ変換手段と、１段目ＡＤ変換手段による変換結果に応じて、基準電位出力線から２段目ＡＤ変換手段に含まれている複数の閾値設定機能付きコンパレータに供給される基準電位を切り換える基準電位スイッチと、基準電位出力線を、２段目ＡＤ変換手段が動作していない期間に、入力信号の電位に基づいて予めプリチャージするためのプリチャージ手段とを具備する。
【発明の効果】
【０００８】
本発明により、高速化、高精度化、低電力化を実現するサブレンジング型ＡＤ変換器を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下の各図において略同一の部分については同一の符号を付して説明を省略する。
【００１０】
（第１の実施の形態）
本実施の形態においては、２段目ＡＤ変換器が動作していない期間に、この２段目ＡＤ変換器に対する基準電位出力線を予めプリチャージしておくことにより、基準電位スイッチのセトリング時間の短縮化を図るサブレンジング型ＡＤ変換器について説明する。
【００１１】
図１は、本実施の形態に係るサブレンジング型ＡＤ変換器の構成の一例を示す回路図である。
【００１２】
サブレンジング型ＡＤ変換器１は、アナログ−デジタル変換を２回に分けて行う。サブレンジング型ＡＤ変換器１は、入力信号用入力端子２、トラックアンドホールド回路（T/H）３、１段目ＡＤ変換器４、基準電位用入力端子５ａ，５ｂ、抵抗ラダー６、スイッチ７、上位ビット出力端子８１〜８ｍ、基準電位スイッチ９、プリチャージ用トラックホールド回路１０、基準電位出力線１１、２段目ＡＤ変換器１２、下位ビット出力端子１３１〜１３ｎを具備する。サブレンジング型ＡＤ変換器１及びその構成要素は、クロック信号に応じて動作する。
【００１３】
なお、１段目ＡＤ変換器の精度をｍビット（ｍは、２以上の自然数）とし、２段目ＡＤ変換器の精度をｎビット（ｎは、２以上の自然数）とすると、１段目ＡＤ変換器４は、２m−１個のコンパレータ（比較器）１４とエンコーダ１５とを具備し、２段目ＡＤ変換器は、２n−１個のコンパレータ（比較器）１６とエンコーダ１７とを具備する。
【００１４】
上記図１においては、ｍ＝４、ｎ＝４であり、全体で８ビットのアナログ−デジタル変換を４ビットずつ２回に分けて行うサブレンジング型ＡＤ変換器１の場合を例として記載している。
【００１５】
トラックアンドホールド回路３，１０は、入力信号に追従しＡＤ変換中ホールドするトラックアンドホールド動作を行う。
【００１６】
基準電位用入力端子５ａ，５ｂにより入力される基準電位は、抵抗ラダー６によって段階的な基準電位（２m−１段階の基準電位）とされる。
【００１７】
１段目ＡＤ変換器４に備えられている２m−１個の各コンパレータ１４は、入力信号用入力端子２からトラックアンドホールド回路３を介して、入力信号の電位を入力する。
【００１８】
また、１段目ＡＤ変換器４に備えられている２m−１個の各コンパレータ１４は、基準電位端子５ａ，５ｂから、抵抗ラダー６及び２m−１個のスイッチ７を介して、段階的な基準電位のうち自己に応じた基準電位を入力する。
【００１９】
そして、各コンパレータ１４は、入力した入力信号の電位と自己に応じた基準電位とを比較し、比較結果をエンコーダ１５に出力する。
【００２０】
エンコーダ１５は、各コンパレータ１４の比較結果に基づいて、入力信号における上位側デジタル信号を上位ビット出力端子８１〜８ｍから出力する。さらに、エンコーダ１５は、２m−１個の変換結果を、基準電位スイッチ９に備えられている２m−１組のアナログセレクタ１８に出力する。
【００２１】
基準電位スイッチ９は、１段目ＡＤ変換器４からの２m−１個の変換結果を受けて、入力信号が含まれるサブレンジ内の段階的な基準電位（２n−１段階の基準電位）を選択し、この選択された段階的な基準電位を、それぞれ２n−１本の基準電位出力線１１を経由して、２段目ＡＤ変換器１２に備えられている２n−１個のコンパレータ１６に出力する。
【００２２】
基準電位スイッチ９は、２n−１：１のアナログセレクタを、２m−１組具備する。上記の図１では、１５：１のアナログセレクタ１８が１５組備えられている。アナログセレクタ１８の構成の一例を図２に示す。
【００２３】
２n−１本の基準電位出力線１１は、それぞれが、入力信号用入力端子２と、２n−１個のトラックアンドホールド回路１０を介して、接続されている。
【００２４】
また、２n−１本の基準電位出力線１１は、基準電位スイッチ９によって選択されたサブレンジ内の２n−１段階の基準電位を、それぞれ２段目ＡＤ変換器１２の２n−１個の各コンパレータ１６に出力する。すなわち、本実施の形態においては、２段目ＡＤ変換器１２の基準電位は、抵抗ラダー６と、基準電位スイッチ９と、入力電位を保持するトラックアンドホールド回路１０とを用いて発生される。
【００２５】
２段目ＡＤ変換器に備えられている２n−１個の各コンパレータ１６は、入力信号用入力端子２からトラックアンドホールド回路１０を介して、入力信号の電位を入力する。
【００２６】
また、２段目ＡＤ変換器１２に備えられている２n−１個の各コンパレータ１６は、それぞれ２n−１本の基準電位出力線１１から、段階的な基準電位のうち自己に応じた基準電位を入力する。
【００２７】
そして、各コンパレータ１６は、入力した入力信号の電位と、入力した基準電位とを比較し、比較結果をエンコーダ１７に出力する。
【００２８】
エンコーダ１７は、各コンパレータ１６の比較結果に基づいて、入力信号における下位側デジタル信号を下位ビット出力端子１３１〜１３ｎから出力する。
【００２９】
本実施の形態において、２n−１個のプリチャージ用トラックアンドホールド回路１０の一方は、入力信号用入力２と接続されており、他方はそれぞれ２n−１本の基準電位出力線１１と接続されている。
【００３０】
２段目ＡＤ変換器１２はクロック信号によって制御されており、２n−１個のプリチャージ用トラックアンドホールド回路１０もクロック信号によって制御される。
【００３１】
２n−１本の基準電位出力線１１は、２n−１個のプリチャージ用トラックアンドホールド回路１０によって同じ電位にプリチャージされるが、その後、２m−１個のアナログセレクタ１８により、２n−１個の異なる電位に駆動される。すなわち、本実施の形態においては、２n−１個の基準電位出力線１１は、プリチャージ後に異なる電位とされるため、それぞれの基準電位出力線１１に対してプリチャージ用トラックアンドホールド回路１０が備えられている。
【００３２】
上記のような構成を持つ本実施の形態に係るサブレンジング型ＡＤ変換器１の作用効果を、従来のサブレンジング型ＡＤ変換器と比較しつつ、以下で具体的に説明する。
【００３３】
図３は、従来のサブレンジング型ＡＤ変換器の一例を示す回路図であり、上記図１に例示する本実施の形態に係るサブレンジング型ＡＤ変換器１と同様に、ｍ＝４、ｎ＝４であり、８ビットのサブレンジング型ＡＤ変換器を例として記載している。
【００３４】
本実施の形態に係るサブレンジング型ＡＤ変換器１は、２n−１個のプリチャージ用トラックアンドホールド回路１０を具備しており、２段目ＡＤ変換器１２が動作していない期間に、入力信号の電位に基づいて、プリチャージ用トラックアンドホールド回路１０により、基準電位出力線を次のサイクルの基準電位の近くまで予めプリチャージする点で、このような構成を持たない従来のサブレンジング型ＡＤ変換器１９と異なっている。
【００３５】
図４は、従来のサブレンジング型ＡＤ変換器１９における基準電位とセトリング時間との関係の一例を示すグラフである。
【００３６】
以下の説明において「ＬＳＢ」とはLeast Significant Bitの略であり、ＡＤ変換器のものさしの１目盛りの大きさを表す。例えば、入力範囲が０〜１Ｖの８ビットのＡＤ変換器では１ＬＳＢは、１Ｖ÷２8＝３．９ｍＶとなる。
【００３７】
１段目ＡＤ変換器４の精度をｍビット、２段目ＡＤ変換器１２の精度をｎビットとすると、１段目ＡＤ変換器４の目盛りは、ｓ×２n，ｓ＝０〜２m−１となる。この場合の基準電位スイッチ９の最大振幅は、２(m+n)−２nＬＳＢとなる。
【００３８】
上記図３の従来のサブレンジング型ＡＤ変換器１９の例において、１段目ＡＤ変換器４の目盛りは、０，１６，３２，４８，６４，…，２２４，２４０（ｓ×２4，ｓ＝０〜１５）となる。あるサイクルのサンプリング値が目盛り０であり、次のサイクルでサンプリング値が２４０となった場合、すなわち、入力信号が非常に早く変化した場合、基準電位スイッチ９の出力は２４０ＬＳＤ変化しなければならない。この２４０ＬＳＤが基準電位スイッチ９の最大振幅となる。
【００３９】
基準電位が定常状態の許容範囲以内（ここでは一例として０．２５ＬＳＢ）に達するまでのセトリング時間は、アナログセレクタ１８のスイッチのオン抵抗ｒoutとスイッチの負荷容量ＣLに基づいて、式（１）により決まる。
【数１】
0004681622.tif 000002
【００４０】
基準電位が定常状態に十分近づくまで、２段目ＡＤ変換器１２を動作させることはできない。例えば、上記のように基準電位が定常状態の０．２５ＬＳＢ以内となるまでセトリングしたところで、２段目ＡＤ変換器１２を起動した場合、変換誤差が０．２５ＬＳＢ発生する。０．２５ＬＳＢ以内よりもさらに定常状態に近づくまで待ってから２段目ＡＤ変換器１２を起動することにより、誤差は小さくなるが、変換時間は長くなる。したがって、ここでは、許容する誤差を、一例として０．２５ＬＳＢ程度として説明している。しかしながら、この許容範囲のレベルについては、適宜決定可能である。
【００４１】
上記の式（１）の結果より、従来のサブレンジング型ＡＤ変換器１９では、基準電位のセトリング時間はスイッチの時定数の約７倍もの時間が必要であり、高速化を妨げる要因となる。
【００４２】
これに対して、本実施の形態においては、基準電位がサンプリングされた入力電位が含まれるサブレンジ内のものであることに着目し、入力信号の電位により、基準電位出力線１１をプリチャージする。
【００４３】
上記図１に示す本実施の形態に係るサブレンジング型ＡＤ変換器１では、２n−１本の基準電位出力線１１に、２n−１個のプリチャージ用トラックアンドホールド回路１０を接続し、２段目ＡＤ変換器１２がリセットしているサンプリング期間中に、２n−１本の基準電位出力線１０を入力電位でプリチャージする。
【００４４】
これにより、本実施の形態に係るサブレンジング型ＡＤ変換器１においては、基準電位スイッチ９の駆動振幅は最大でも１６ＬＳＢとなり、セトリング時間を３．５ｒout・ＣLに短縮することができる。本実施の形態に係るサブレンジング型ＡＤ変換器１においては、従来のサブレンジング型ＡＤ変換器１９よりも、基準電位のセトリング時間を約１／２に短縮できる。
【００４５】
ここで、本実施の形態の例において、基準電位スイッチ９の駆動振幅が最大でもわずか１６ＬＳＢとなることについて、説明する。
【００４６】
図５は、従来のサブレンジング型ＡＤ変換器１９における基準電位の変化の一例を示す図である。
【００４７】
また、図６は、本実施の形態に係るサブレンジング型ＡＤ変換器１における基準電位の変化の一例を示す図である。
【００４８】
従来のサブレンジング型ＡＤ変換器１９においては、上記図５に示すように、入力の変化が大きいとき、すなわち、サンプリング点ｔ0と次のサンプリング点ｔ1での入力電位Ｖｉｎ（ｔ0）とＶｉｎ（ｔ1）の電位変化が２４０ＬＳＢを超える場合、基準電位も一番上の目盛りから一番下の目盛りへ切り換わらなければならないため、２４０ＬＳＢ変化する必要がある。
【００４９】
一方、本実施の形態に係るサブレンジング型ＡＤ変換器１においては、プリチャージ用トラックアンドホールド回路１０によってサンプリング期間中に基準電位を入力電位に追従させる。
【００５０】
これにより、本実施の形態に係るサブレンジング型ＡＤ変換器１においては、上記図６に示すように、予め定常状態に近い位置から基準電位の変化が開始される。この場合、基準電位の変化量は、最大で１６ＬＳＢとなる。なお、この１６ＬＳＢという値は、１段目ＡＤ変換器４の精度を４ビット、２段目ＡＤ変換器４の精度を４ビットとした場合の値である。１段目ＡＤ変換器４の精度をｍビット、２段目ＡＤ変換器１２の精度をｎビットとした場合には、基準電位の最大の変化量は、２nＬＳＢとなる。
【００５１】
図７は、本実施の形態に係るサブレンジング型ＡＤ変換器１の基準電位の変化の一例と、従来のサブレンジング型ＡＤ変換器１９の基準電位の変化の一例とを示すグラフである。
【００５２】
この図７において、Ｖinはアナログ入力信号である。
【００５３】
Ｖrefは、基準電位（基準電位スイッチ９の出力）である。通常は、２n−１本あるが、この図７では記載を簡略化するため、そのうちの１つのみを描いている。
【００５４】
ｔd_1stは、１段目ＡＤ変換器４が起動されてから基準電位スイッチ９への制御信号を出力するまでの遅滞時間である。
【００５５】
ｔsは、基準電位が定常状態の許容範囲に達するまでのセトリング時間である。
【００５６】
Ｓはサンプリング期間、Ｈはホールド期間である。
【００５７】
図７において、従来のサブレンジング型ＡＤ変換器については、前のサイクルで設定された基準電位から、次のサイクルで設定される基準電位へと、基準電位が切り換わってゆく。
【００５８】
本実施の形態に係るサブレンジング型ＡＤ変換器１については、前のサイクルで設定された基準電位から、一旦サンプリング期間中に入力電位にプリチャージされ、その後、次のサイクルで設定される基準電位へと、基準電位が切り換わってゆく。本実施の形態においては、次のサイクルの基準電位は、必ず、ＡＤ変換される入力電位の近くとなるので、セトリング時間を短縮化することが可能である。
【００５９】
以上説明したように、本実施の形態に係るサブレンジング型ＡＤ変換器１においては、低電力というサブレンジング型ＡＤ変換器の特徴を持ちつつ、変換速度を大幅に向上させることができ、サブレンジング型ＡＤ変換器の高速動作が可能となり、低電力かつ高速なＡＤ変換器を実現できる。
【００６０】
（第２の実施の形態）
本実施の形態においては、上記第１の実施の形態の変形例であり、２段目ＡＤ変換器に備えられる各コンパレータが、閾値設定機能付きコンパレータである場合について説明する。
【００６１】
図８は、本実施の形態に係るサブレンジング型ＡＤ変換器の構成の一例を示す回路図である。
【００６２】
本実施の形態に係るサブレンジング型ＡＤ変換器２０において、２段目ＡＤ変換器２１には、複数の閾値設定機能付きコンパレータＣＰ1〜ＣＰ15が備えられている。
【００６３】
本実施の形態において、プリチャージ用トラックアンドホールド回路１０及び基準電位出力線２２は、それぞれひとつずつでよい。また、１段目ＡＤ変換器４から基準電位スイッチ２３に出力される変換結果もひとつでよい。
【００６４】
上記第１の実施の形態における２段目ＡＤ変換器１２に備えられているような、通常のコンパレータ１６は、入力電位の入力端子と基準電位の入力端子という２つの入力端子を備えており、入力電位が基準電位を超えた場合に出力端子から「１」を出力する。
【００６５】
これに対して、本実施の形態における２段目ＡＤ変換器２１に備えられている閾値設定機能付きコンパレータＣＰ1〜ＣＰ15は、通常のコンパレータに任意のオフセットを設定可能に構成されたコンパレータである。
【００６６】
上記図８の構成において、２段目ＡＤ変換器の１５個の閾値設定機能付きコンパレータＣＰ1〜ＣＰ15における基準電位の入力端子は、全て共通の基準電位出力線２２に接続されており、さらにこの基準電位出力線２２をプリチャージするためのプリチャージ用トラックアンドホールド回路１０も一つでよい。
【００６７】
本実施の形態においては、基準電位スイッチ２３も、１５：１のアナログセレクタ１８を１つ備えていればよい。
【００６８】
本実施の形態においては、１５：１のアナログセレクタ１８の数を削減できるため、１段目ＡＤ変換器４のエンコーダ１５のファンアウトも減らすことができ、低電力化、高速化することができる。
【００６９】
図９は、本実施の形態に係るサブレンジング型ＡＤ変換器２０の２段目ＡＤ変換器２１に備えられている複数の閾値設定機能付きコンパレータＣＰ1〜ＣＰ15の設定状態の例を示す図である。
【００７０】
例えば、閾値設定機能付きコンパレータＣＰ1の閾値は、Ｖin−Ｖref＝−８ＬＳＢで出力が切り換わるように設定する。また、閾値設定機能付きコンパレータＣＰ2の閾値は、Ｖin−Ｖref＝−７ＬＳＢで出力が切り換わるように設定する。他の閾値設定機能付きコンパレータＣＰ3〜ＣＰ14の閾値についても、同様に設定を行い、閾値設定機能付きコンパレータＣＰ15の閾値について、Ｖin−Ｖref＝＋７ＬＳＢで出力が切り換わるように設定する。
【００７１】
これにより、基準電位が１つであっても（１５個の閾値設定機能付きコンパレータＣＰ1〜ＣＰ15で共通であっても）、２段目ＡＤ変換器２１によりＡＤ変換を行うことができる。
【００７２】
なお、この例において、基準電位Ｖrefは２段目ＡＤ変換器２１の８ＬＳＢ目の電位に設定される。
【００７３】
図１０に、閾値設定機能付きコンパレータの第１の例を示す。
【００７４】
先の説明では、コンパレータは、単相入力の場合の例を示したが、一般には雑音耐性の観点から差動構成がとられることが多い。本実施の形態では、差動構成のコンパレータの例について説明する。
【００７５】
コンパレータはプリアンプＰＡ１とアナログラッチＡＬとを具備する。
【００７６】
プリアンプＰＡ１の入力部は、６個のスイッチＳＷ１ｐ〜ＳＷ３ｐ,ＳＷ１ｎ〜ＳＷ３ｎと２個の容量Ｃｉｐ，Ｃｉｎで構成されるスイッチトキャパシタ回路になっており、クロック信号に同期してスイッチを切り換えることで、入力電位と基準電位の差電圧を出力する。
【００７７】
この差電圧をトランジスタＭ１，Ｍ２、抵抗Ｒ１，Ｒ２、電流源Ｉssからなる差動増幅器で増幅し、アナログラッチＡＬでさらに正帰還増幅することで、入力電位と基準電位のいずれか高いのかを判別する。この図１０の回路において、閾値設定はプリアンプＰＡ１の出力にオフセット電流ｄＩを加えることで行う。図１０の回路の閾値ＶTHは近似的に、式（２）のように表すことができる。
【数２】
0004681622.tif 000003
【００７８】
この式（２）において、ＩssはプリアンプＰＡ１のバイアス電流、Ｋは式（３）で表される。
【数３】
0004681622.tif 000004
【００７９】
この式（３）において、μはキャリアの移動度、Ｃoxはゲート酸化膜容量、Ｗはゲート幅、Ｌはゲート長である。
【００８０】
上記の式（２）から分かるように、ｄＩを調整することで閾値ＶTHを任意の値に設定することが可能である。
【００８１】
図１１に、閾値設定機能付きコンパレータの第２の例を示す。
【００８２】
この図１１の例では、スイッチトキャパシタ回路のリセット帰還に差動増幅回路の入力を同電位にせず、異なる電位Ｖcp，Ｖcnにバイアスすることで閾値設定を行う。ここで、Ｖcp＝Ｖcom＋ｄＶ、Ｖcn＝Ｖcom−ｄＶに設定すると、入力電位と基準電位の差電圧ΔＶinに２ｄＶが加わったものが増幅されるため、差動増幅回路の入力寄生容量Ｃpを考慮すると、閾値電圧ＶTHは式（４）のように表すことができる。したがって、ｄＶを調整することで閾値ＶTHを任意の値に設定することが可能である。
【数４】
0004681622.tif 000005
【００８３】
図１２に、閾値設定機能付きコンパレータの第３の例を示す。
【００８４】
この図１２の例では、上記図１１の例に、プリアンプＰＡ３のオフセットキャンセル機能を付加している。
【００８５】
一般的に、プリアンプの出力に容量Ｃop，Ｃonを付加し、リセット期間にプリアンプＰＡ３のオフセット情報を容量Ｃop，Ｃonに蓄えることでオフセットをキャンセルする。この方法は、周知の技術であるが、上記図１１の例に単純にこの方法を適用すると、閾値情報ｄＶもオフセットとしてキャンセルされてしまう。これを防止するため、図１２の例では、スイッチＳＷ４ｐ，ＳＷ４ｎを挿入し、閾値情報を設定するノードとプリアンプＰＡ３の入力ノードを分離している。これにより、閾値設定機能付きコンパレータにオフセットキャンセル機能を付加することが可能となる。
【００８６】
上記の式（４）から分かるように、ｄＶを調整することにより閾値を任意の値に設定できるが、ｄＶの値を固定値とした場合、製造ばらつきにより、Ｃp／Ｃipがばらついた場合、閾値がばらつくことになる。
【００８７】
閾値のばらつきは、ＡＤ変換器の変換精度を劣化させるため、Ｃp／Ｃipがばらついても閾値がばらつかないようにｄＶを自動補正することが必要となる。
【００８８】
図１３に、閾値の自動補正回路の例を示す。
【００８９】
自動補正回路は、２段目ＡＤ変換器で使用する閾値設定機能付きコンパレータと全く同じ回路構成、素子配置を有するダミーコンパレータＤＣＰ、チャージポンプ回路ＣＨＰ、容量Ｃcp、電圧電流変換回路ＶＩＣ、抵抗Ｒc1〜Ｒciからなる抵抗ラダー回路で構成される。
【００９０】
ダミーコンパレータＤＣＰの入力Ｖip，Ｖrefp，Ｖin，Ｖrefnは、式（５）及び式（６）を満たすように、すなわち、入力信号の大きさがちょうどｉ（ＬＳＢ）になるように設定する。
【数５】
0004681622.tif 000006
【００９１】
【数６】
0004681622.tif 000007
【００９２】
この図１３の回路において、もし、Ｖcp−Ｖcnが小さければ、ダミーコンパレータＤＣＰの出力は１となり、チャージポンプの出力は上昇し、電圧電流変換回路ＶＩＣの出力電流Ｉoutは増加する。これにより、Ｖcp−Ｖcnは増加する。
【００９３】
また逆に、Ｖcp−Ｖcnが大きければ、ダミーコンパレータＤＣＰの出力は０となり、Ｖcp−Ｖcnは減少する。
【００９４】
このように図１３の回路は、負帰還動作をするため、Ｖcp−ＶcnはダミーコンパレータＤＣＰの出力が１と０の境界点になるような値へ収束する。すなわち、Ｖcp−ＶcnはダミーコンパレータＤＣＰの閾値がｉ（ＬＳＢ）になるように自動調整される。
【００９５】
Ｖcp−Ｖcnの電圧は、抵抗Ｒc1〜Ｒciからなる抵抗ラダー回路で分圧され、Ｖcp0〜Ｖcpiの電位を出力する。これらの電位を適宜選んで、２段目ＡＤ変換器を構成する閾値背定機能付きコンパレータのＶcp，Ｖcn端子へ印加することで、１ＬＳＢずつ閾値の異なるコンパレータを実現することができる。
【００９６】
以上説明したように、本実施の形態においては、Ｃp／Ｃipがばらついても負帰還動作によりＶcp−Ｖcnの値が自動調整されるため、閾値設定機能付きコンパレータの閾値ばらつきを抑制できる。
【００９７】
上記各実施の形態に係るサブレンジング型ＡＤ変換器１，２０は、デジタルビデオディスク、高速ハードディスクドライブのリードチャネル部、無線通信システムのベースバンド処理部、ソフトウェア無線システムのフロントエンド部などに適用される。
【図面の簡単な説明】
【００９８】
【図１】本発明の第１の実施の形態に係るサブレンジング型ＡＤ変換器の構成の一例を示す回路図。
【図２】アナログセレクタの構成の一例を示す回路図。
【図３】従来のサブレンジング型ＡＤ変換器の一例を示す回路図。
【図４】従来のサブレンジング型ＡＤ変換器における基準電位とセトリング時間との関係の一例を示すグラフ。
【図５】従来のサブレンジング型ＡＤ変換器における基準電位の変化の一例を示す図。
【図６】第１の実施の形態に係るサブレンジング型ＡＤ変換器における基準電位の変化の一例を示す図。
【図７】第１の実施の形態に係るサブレンジング型ＡＤ変換器の基準電位の変化の一例と、従来のサブレンジング型ＡＤ変換器の基準電位の変化の一例とを示すグラフ。
【図８】本発明の第２の実施の形態に係るサブレンジング型ＡＤ変換器の構成の一例を示す回路図。
【図９】第２の実施の形態に係るサブレンジング型ＡＤ変換器の２段目ＡＤ変換器に備えられている複数の閾値設定機能付きコンパレータの設定状態の一例を示す図。
【図１０】閾値設定機能付きコンパレータの第１の例を示す回路図。
【図１１】閾値設定機能付きコンパレータの第２の例を示す回路図。
【図１２】閾値設定機能付きコンパレータの第３の例を示す回路図。
【図１３】閾値の自動補正回路の一例を示す回路図。
【符号の説明】
【００９９】
１…サブレンジング型ＡＤ変換器、２…入力信号用入力端子、３…トラックアンドホールド回路、４…１段目ＡＤ変換器、５ａ，５ｂ…基準電位用入力端子、６…抵抗ラダー、７…スイッチ、８１〜８ｍ…上位ビット出力端子、９，２３…基準電位スイッチ、１０…プリチャージ用トラックアンドホールド回路、１１，２２…基準電位出力線、１２，２１…２段目ＡＤ変換器、１３１〜１３ｎ…下位ビット出力端子、１４，１６…コンパレータ、１５，１７…エンコーダ、１８…アナログセレクタ、ＣＰ1〜ＣＰ15…閾値設定機能付きコンパレータ
【図１】
0004681622.tif 000008
【図２】
0004681622.tif 000009
【図３】
0004681622.tif 000010
【図４】
0004681622.tif 000011
【図５】
0004681622.tif 000012
【図６】
0004681622.tif 000013
【図７】
0004681622.tif 000014
【図８】
0004681622.tif 000015
【図９】
0004681622.tif 000016
【図１０】
0004681622.tif 000017
【図１１】
0004681622.tif 000018
【図１２】
0004681622.tif 000019
【図１３】
0004681622.tif 000020