(57)【特許請求の範囲】
【請求項１】
３相交流電源に接続される第１、第2及び第３の交流入力端子と、
前記第１の交流入力端子と前記第２の交流入力端子との間に接続された第１の１次巻線と、
前記第２の交流入力端子と前記第３の交流入力端子との間に接続された第２の１次巻線と、
前記第３の交流入力端子と前記第１の交流入力端子との間に接続された第３の１次巻線と、
前記第１、第２及び第３の１次巻線にそれぞれ電磁結合された２次巻線と、
前記第１の１次巻線に第１の方向の電流をオン・オフ制御して流すと共に前記第１の方向と逆の第２の方向の電流をオン・オフ制御して流すための第１の双方向スイッチ手段と、
前記第２の１次巻線に第１の方向の電流をオン・オフ制御して流すと共に前記第１の方向と逆の第２の方向の電流をオン・オフ制御して流すための第２の双方向スイッチ手段と、
前記第３の１次巻線に第１の方向の電流をオン・オフ制御して流すと共に前記第１の方向と反対の第２の方向の電流をオン・オフ制御して流すための第３の双方向スイッチ手段と、
前記２次巻線に接続された整流平滑回路と、
前記第１、第２及び第３の双方向スイッチ手段を前記３相交流電源の交流電圧の周波数よりも高い周波数でオン・オフ制御するための第１、第２及び第３の制御信号を形成して前記第１、第２及び第３の双方向スイッチ手段に供給するものであって、前記第１、第２及び第３の双方向スイッチ手段の全てが同時にオフ状態になる期間が生じるように前記第１、第２及び第３の制御信号を形成する制御回路と
から成る電力変換装置。
【請求項２】
更に、前記２次巻線の電圧が過電圧であること又は過電圧になる恐れがあることを判定する過電圧判定手段と、
前記判定手段から過電圧であること又は過電圧の恐れがあることを示す出力が得られた時に、前記２次巻線を短絡するための過電圧抑制用スイッチ手段と
を有していることを特徴とする請求項１記載の電力変換装置。
【請求項３】
更に、前記第１、第２及び第３の１次巻線及び前記２次巻線に電磁結合された３次巻線と、
前記２次巻線又は前記３次巻線が過電圧であること又は過電圧になる恐れがあることを判定する過電圧判定手段と、
前記過電圧判定手段から過電圧であること又は過電圧の恐れがあることを示す出力が得られた時に、前記３次巻線を短絡するための過電圧抑制用スイッチ手段と
を有していることを特徴とする請求項１記載の電力変換装置。
【請求項４】
前記過電圧判定手段は、前記第１、第２及び第３の双方向スイッチ手段が同時にオフになる期間を過電圧の恐れのある期間として検出するものである請求項２又は３記載の電力変換装置。
【請求項５】
前記２次巻線はセンタタップを有するものであり、
前記整流平滑回路は、前記２次巻線の一端に接続された第１の整流素子と、前記２次巻線の他端に接続された第２の整流素子と、前記第１及び第２の整流素子の出力端子の相互接続点と前記センタタップとに接続された平滑回路とから成り、
前記過電圧抑制用スイッチ手段は、前記第１及び第２の整流素子の出力端子の相互接続点と前記センタタップとの間に接続され且つ前記過電圧判定手段の出力に応答するように形成された制御可能なスイッチであることを特徴とする請求項２記載の電力変換装置。
【請求項６】
前記２次巻線はセンタタップを有するものであり、
前記整流平滑回路は、前記２次巻線の一端に接続された第１の整流素子と、前記２次巻線の他端に接続された第２の整流素子と、前記第１及び第２の整流素子の出力端子の相互接続点と前記センタタップとに接続された平滑回路とから成り、
前記過電圧抑制用スイッチ手段は、前記２次巻線の一端に接続された第１の過電圧抑制用ダイオードと、前記２次巻線の他端に接続された第２の過電圧抑制用ダイオードと、前記第１及び第２の過電圧抑制用ダイオードの出力端子の相互接続点と前記センタタップとの間に接続され且つ前記過電圧判定手段の出力に応答するように形成された制御可能なスイッチとであることを特徴とする請求項２記載の電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング回路と絶縁トランスとを有して３相交流電力を直流電力に変換する３相交流−直流電力変換装置に関する。
【０００２】
【従来の技術】
バッテリ‐充電器等に使用するための絶縁型整流器を構成する場合に商用周波数側に絶縁トランスを設け、トランスの２次側に整流回路及び電圧調整用のＰＷＭスイッチング回路を設けると、トランスが大きくなる。この問題を解決するために、３相交流電源にＰＷＭ整流器即ち交流−直流コンバ−タを接続し、このコンバ−タの出力端子間に直流リンクコンデンサを接続し、直流リンクコンデンサの出力段にトランスを有するインバ−タを接続し、インバ−タの出力段に整流平滑回路を設けることがある。この場合には、トランスを損失の小さい高周波トランスとなるので、小型化を図ることができる。
【０００３】
【発明が解決しようとする課題】
しかし、コンバ−タ、直流リンクコンデンサ、インバ−タ、トランス、整流平滑回路が必要になるので、トランス以外の部分が大きくなり、且つそれぞれの回路で損失が生じ、総合効率を高めることが困難になる。
また、スイッチング回路を有する電力変換装置においては、スイッチのオンオフに基づいて発生する過電圧を抑制することが要求される。
【０００４】
そこで、本発明の第１の目的は、絶縁トランスとスイッチング回路とを有する３相交流−直流電力変換装置の小型化を図ることにある。本発明の第２の目的は小型化が可能であり、且つ過電圧を抑制することができる３相交流−直流電力変換装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記第１の目的を達成するための本発明は、３相交流電源に接続される第１、第2及び第３の交流入力端子と、前記第１の交流入力端子と前記第２の交流入力端子との間に接続された第１の１次巻線と、前記第２の交流入力端子と前記第３の交流入力端子との間に接続された第２の１次巻線と、前記第３の交流入力端子と前記第１の交流入力端子との間に接続された第３の１次巻線と、前記第１、第２及び第３の１次巻線にそれぞれ電磁結合された２次巻線と、前記第１の１次巻線に第１の方向の電流をオン・オフ制御して流すと共に前記第１の方向と逆の第２の方向の電流をオン・オフ制御して流すための第１の双方向スイッチ手段と、前記第２の１次巻線に第１の方向の電流をオン・オフ制御して流すと共に前記第１の方向と逆の第２の方向の電流をオン・オフ制御して流すための第２の双方向スイッチ手段と、前記第３の１次巻線に第１の方向の電流をオン・オフ制御して流すと共に前記第１の方向と反対の第２の方向の電流をオン・オフ制御して流すための第３の双方向スイッチ手段と、前記２次巻線に接続された整流平滑回路と、前記第１、第２及び第３の双方向スイッチ手段を前記３相交流電源の交流電圧の周波数よりも高い周波数でオン・オフ制御するための第１、第２及び第３の制御信号を形成して前記第１、第２及び第３の双方向スイッチ手段に供給するものであって、前記第１、第２及び第３の双方向スイッチ手段の全てが同時にオフ状態になる期間が生じるように前記第１、第２及び第３の制御信号を形成する制御回路とから成る電力変換装置に係わるものである。
【０００６】
なお、上記第２の目的を達成するために、請求項２に示すように、更に、前記２次巻線の電圧が過電圧であること又は過電圧になる恐れがあることを判定する過電圧判定手段と、前記判定手段から過電圧であること又は過電圧の恐れがあることを示す出力が得られた時に、前記２次巻線を短絡するための過電圧抑制用スイッチ手段とを設けることが望ましい。
また、上記第２の目的を達成するために、請求項３に示すように、更に、前記第１、第２及び第３の１次巻線及び前記２次巻線に電磁結合された３次巻線と、
前記２次巻線又は前記３次巻線が過電圧であること又は過電圧になる恐れがあることを判定する過電圧判定手段と、前記過電圧判定手段から過電圧であること又は過電圧の恐れがあることを示す出力が得られた時に、前記３次巻線を短絡するための過電圧抑制用スイッチ手段とを設けることができる。
また、請求項４に示すように、前記過電圧判定手段は、前記第１、第２及び第３の双方向スイッチ手段が同時にオフになる期間を過電圧の恐れのある期間として検出するものであることが望ましい。
また、請求項５に示すように、前記２次巻線はセンタタップを有するものであり、前記整流平滑回路は、前記２次巻線の一端に接続された第１の整流素子と、前記２次巻線の他端に接続された第２の整流素子と、前記第１及び第２の整流素子の出力端子の相互接続点と前記センタタップとに接続された平滑回路とから成り、前記過電圧抑制用スイッチ手段は、前記第１及び第２の整流素子の出力端子の相互接続点と前記センタタップとの間に接続され且つ前記過電圧判定手段の出力に応答するように形成された制御可能なスイッチであることが望ましい。
また、請求項６に示すように、前記２次巻線はセンタタップを有するものであり、前記整流平滑回路は、前記２次巻線の一端に接続された第１の整流素子と、前記２次巻線の他端に接続された第２の整流素子と、前記第１及び第２の整流素子の出力端子の相互接続点と前記センタタップとに接続された平滑回路とから成り、前記過電圧抑制用スイッチ手段は、前記２次巻線の一端に接続された第１の過電圧抑制用ダイオードと、前記２次巻線の他端に接続された第２の過電圧抑制用ダイオードと、前記第１及び第２の過電圧抑制用ダイオードの出力端子の相互接続点と前記センタタップとの間に接続され且つ前記過電圧判定手段の出力に応答するように形成された制御可能なスイッチであることが望ましい。
【０００７】
【発明の効果】
各請求項の発明によれば、トランスの１次側の双方向スイッチで交流電圧を断続し、２次巻線の出力を整流平滑するのみで、３相交流−直流変換を行うことができるので、３相交流−直流電力変換装置の構成が全体として簡単になり且つ効率が向上する。また、第１、第２及び第３の双方向スイッチ手段の全てを同時にオフにする期間を設けたので、第１、第２及び第３の双方向スイッチ手段のオン・オフ制御を所定の繰返し周波数を有して実行すると共に、電圧又は電流調整のために第１、第２及び第３のスイッチ手段のオン時間幅の調整を行うことが可能になる。即ち、第１、第２及び第３のスイッチ手段の全てが同時にオフになる期間を、オン時間幅の変動の吸収期間として使用することができる。
また、請求項２〜６の発明によれば、第１、第２及び第３の双方向スイッチ手段が同時にオフになる期間に発生するか又は発生する恐れがある過電圧を容易に抑制することができる。
【０００８】
【実施形態】
次に、図面を参照して本発明の実施形態を説明する。
【０００９】
【第１の実施形態】
図１に示す第１の実施形態の３相交流−直流電力変換装置は、第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔと、第１、第２及び第３のコンデンサＣa 、Ｃb 、Ｃc と、第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc と、トランス２の第１、第２及び第３の１次巻線Ｎ1a、Ｎ1b、Ｎ1cと、共通の２次巻線Ｎ2 と、共通の磁気コア２ａと、整流平滑回路３と、対の直流出力端子４ａ、４ｂと、共通の制御回路５と、第１、第２及び第３の入力電圧検出回路６、７、８と、出力電圧検出回路９と、電流検出器１０と、高周波成分除去用のリアクトル１１、１２、１３と、過電圧防止回路１００とから成る。
【００１０】
第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔは商用周波数（５０Hz又は６０Hz）の３相正弦波交流のＲ相、Ｓ相、Ｔ相電圧を入力させるものである。
【００１１】
第１、第２及び第３のコンデンサＣa 、Ｃb 、Ｃc は高周波成分除去用の交流コンデンサである。  第１のコンデンサＣa は入力ライン１４、１５とリアクトル１１、１２を介して第１及び第２の交流入力端子１ｒ、１ｓに接続されており、この両端にＲ相とＳ相との間の第１の線間電圧Ｖrsが供給される。
第２のコンデンサＣb は入力ライン１６、１７とリアクトル１２、１３を介して第２及び第３の交流入力端子１s 、１t に接続されており、この両端にＳ相とＴ相との間の第２の線間電圧Ｖstが供給される。
第３のコンデンサＣc は入力ライン１８、１９とリアクトル１１、１３を介して第１及び第３の交流入力端子１r 、１t に接続されており、この両端にＴ相とＲ相との間の第３の線間電圧Ｖtrが供給される。
【００１２】
第１の双方向スイッチＱa と第１の１次巻線Ｎ1aとの直列回路は第１のコンデンサＣa と同様にＲ相及びＳ相入力ライン１４、１５間に接続されている。第２の双方向スイッチＱb と第２の１次巻線Ｎ1bとの直列回路は第２のコンデンサＣb と同様にＳ相及びＴ相入力ライン１６、１７間に接続されている。第３の双方向スイッチＱc と第３の１次巻線Ｎ1cとの直列回路は第３のコンデンサＣc と同様にＴ相及びＲ相入力ライン１８、１９間に接続されている。なお、第１、第２及び第３の巻線Ｎ1a、Ｎ1b、Ｎ1cは同一又は実質的に同一の巻数に設定されている。
【００１３】
トランス２の２次巻線Ｎ2 は、磁気コア２ａを介して第１、第２及び第３の１次巻線Ｎ1a、Ｎ1b、Ｎ1cにそれぞれ電磁結合されている。この２次巻線Ｎ2 はセンタタップ２０によって同一巻数の第１及び第２の部分Ｎ2a、Ｎ2bに分割されている。
【００１４】
共通の整流平滑回路３は、ダイオードから成る第１及び第２の整流素子２１、２２と、平滑用リアクトル２３と、平滑用コンデンサ２４とから成る。第１の整流素子２１は２次巻線Ｎ2 の一端とコンデンサ２４の一方の端子との間にリアクトル２３を介して接続されている。第２の整流素子２２は２次巻線Ｎ2 の他端とコンデンサ２４の一方の端子との間にリアクトル２３を介して接続されている。２次巻線Ｎ2 のセンタタップ２０はコンデンサ２４の他端に接続されている。従って、整流平滑回路３は両波整流回路に構成されている。コンデンサ２４に接続された第１及び第２の直流出力端子４ａ、４ｂは負荷４に直流電力を供給するものである。
【００１５】
第１の入力電圧検出回路６はＲ相及びＳ相入力ライン１４、１５に接続され、Ｒ相とＳ相との間の線間電圧Ｖrsを示す信号をライン６ａに送出する。第２の入力電圧検出回路７はＳ相及びＴ相入力ライン１６、１７に接続され、Ｓ相とＴ相との間の線間電圧Ｖstを示す信号をライン７ａに送出する。第３の入力電圧検出回路８はＴ相及びＲ相入力ライン１８、１９に接続され、Ｔ相とＲ相との間の線間電圧Ｖtrを示す信号をライン８ａに送出する。
出力電圧検出回路９は第１及び第２の直流出力端子４ａ、４ｂに接続され、出力端子４ａ、４ｂ間の直流出力電圧Ｖo を示す検出信号をライン９ａに送出する。なお、説明を簡単にするために、各電圧検出回路６、７、８、９の入力電圧と出力電圧とは同一の記号のＶrs、Ｖst、Ｖtr、Ｖo で示すことにする。
【００１６】
交流入力の力率を改善する制御のための変流器から成る電流検出器１０は、平滑用リアクトル２３に直列に接続され、ライン１０ａにリアクトル電流Ｉo を示す信号を送出する。なお、ここでは、説明を簡単にするための電流検出器１０の入力と出力との両方を同一の記号のＩo で示すことにする。
【００１７】
ライン６ａ、７ａ、８ａ、９ａ、１０ａが接続されている制御回路５は、これ等から与えられる検出信号に基づいて第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc を制御するための第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcを形成し、これをライン２５、２６、２７によって第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc の制御端子に送る。
【００１８】
図２は図１の第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc とトランス２とを詳しく示すものである。第１、第２及び第３の１次巻線Ｎ1ａ、Ｎ1ｂ、Ｎ1ｃの第１の方向即ち正方向電流とこれと逆の第２の方向即ち負方向電流との両方を制御するための第１、第２、第３の双方向スイッチ手段としての第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc は同一の回路構成を有するので、同一の回路素子には同一の参照数字を付し、添字ａ、ｂ、ｃによって第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc を区別する。また、第１の双方向スイッチＱaの構成を詳しく説明し、第２及び第３の双方向スイッチＱb 、Ｑc の詳しい説明を省略する。
第１の双方向スイッチＱa は、電界効果トランジスタから成る第１及び第２のスイッチ３０ａ、３１ａと、第１及び第２のダイオード３２ａ、３３ａとから成る。第１及び第２のスイッチ３０ａ、３１ａは互いに逆の方向性を有して互いに直列に接続され且つＲ相及びＳ相入力ライン１４、１５間に第１の１次巻線Ｎ1aを介して直列に接続されている。第１及び第２のダイオード３２ａ、３３ａは第１及び第２のスイッチ３０ａ、３１ａに逆方向並列に接続されている。第２及び第３の双方向スイッチＱb 、Ｑc も第１の双方向スイッチＱa と同様に構成されている。従って、第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc は第１の方向の電流とこれと逆の第２の方向の電流とを流すことができる交流スイッチである。
【００１９】
高周波トランス２の第１、第２及び第３の１次巻線Ｎ1a、Ｎ1b、Ｎ1c及び共通の２次巻線Ｎ2 は、共通のコア２ａに巻回され、各１次巻線Ｎ1a、Ｎ1b、Ｎ1cと２次巻線Ｎ2 とは絶縁分離されている。
【００２０】
図３は図１の制御回路５を詳しく示す。この制御回路５は、
（１）  出力電圧Ｖo を一定に制御する機能、
（２）  力率改善機能、
（３）  第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc を選択的に制御する機能
を有する。
【００２１】
定電圧制御を実行するために基準電圧発生器４０と電圧変動検出用減算器４１と電流振幅指令演算器４２とが設けられている。減算器４１は基準電圧発生器４０の基準電圧Ｖo1からライン９ａの直流出力電圧Ｖo を減算する。減算器４１の出力に基づいて電流振幅指令演算器４２は出力電圧Ｖo を一定にするための電流振幅指令値Ｉo1を発生する。電流指令演算器４２は、比例積分回路と増幅器とから成る。なお、電流振幅指令値Ｉo1を出力電圧制御指令値と呼ぶこともできる。この実施形態では、直流出力電圧を交流側の電流制御によって達成しているので、Ｉo1が電流振幅指令値と呼ばれている。
【００２２】
共通の電流振幅指令値Ｉo1によって第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc を制御するために、第１、第２及び第３の乗算器４３、４４、４５が設けられている。第１、第２及び第３の乗算器４３、４４、４５は、ライン６ａ、７ａ、８ａから供給される図５（Ａ）に示す正弦波から成る第１、第２及び第３の線間電圧Ｖrs、Ｖst、Ｖtrに電流振幅指令値Ｉo1を乗算して図５（Ｂ）に示す第１、第２及び第３の電流指令値Ｉrs、Ｉst、Ｉtrを出力する。この電流指令値Ｉrs、Ｉst、Ｉtrは、出力電圧Ｖo を目標値にするための目標電流指令値に相当する３相交流信号である。
【００２３】
電流検出信号Ｉo のライン１０ａに接続された係数乗算器４６は、電流Ｉo をトランスの１次側の電流に換算するために係数Ｎ2 ／ｎ1 （巻数比）を電流Ｉo に乗算して１次換算出力電流Ｉo ′を求めるものである。なお、ｎ1 は１次巻線Ｎ1a、Ｎ1b、Ｎ1cのそれぞれの巻数、Ｎ2 は２次巻線Ｎ2 の第１及び第２の部分Ｎ2a、Ｎ2bのそれぞれの巻数を示す。
【００２４】
第１、第２及び第３の除算器４７、４８、４９は第１、第２及び第３の乗算器４３、４４、４５から得られた第１、第２及び第３の電流指令値Ｉrs、Ｉst、Ｉtrを係数乗算器４６の出力Ｉo ′で割り算して通流率信号とも呼ぶことができる次式で示す第１、第２及び第３の通電率指令信号Ｄrs、Ｄst、Ｄtrを求めるものである。
Ｄrs＝Ｉrs／Ｉo ′＝Ｉrs／（Ｉo×ｎ2 ／ｎ1 ）
Ｄst＝Ｉst／Ｉo ′＝Ｉst／（Ｉo×ｎ2 ／ｎ1 ）
Ｄtr＝Ｉtr／Ｉo ′＝Ｉtr／（Ｉo×ｎ2 ／ｎ1 ）  ・・・  （１）
【００２５】
第１、第２及び第３の除算器４７、４８、４９に接続された第１、第２及び第３の絶対値回路５０、５１、５２は上記（１）式で求めた第１、第２及び第３の通電率指令値Ｄrs、Ｄst、Ｄtrの絶対値を出力する。ここでは説明を簡略化するために絶対値回路５０、５１、５２の入力と出力とが同一記号で示されている。
【００２６】
絶対値回路５０，５１，５２に接続されたタイミング信号演算器５３は、第１、第２及び第３の通電率指令信号Ｄrs、Ｄst、Ｄtrに基づいて第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc のオン・オフ動作のタイミングを決定するための第１、第２、第３、第４、第５及び第６のタイミング信号Ｇa1、Ｇa2、Ｇb1、Ｇb2、、Ｇc1、Ｇc2を演算する回路である。このタイミング信号演算器５３は第１、第２、第３、第４、第５及び第６のライン５３ａ、５３ａ′、５３ｂ、５３ｂ′、５３ｃ、５３ｃ′によって図５（Ｄ）の第１、第２、第３、第４、第５及び第６のタイミング信号Ｇa1、Ｇa2、Ｇb1、Ｇb2、、Ｇc1、Ｇc2を出力する。第１のタイミング信号Ｇa1は、第１の双方向スイッチＱa のオンのタイミングを決定するために使用され、この実施形態では図５（Ｄ）の零レベルの値を有する。第２のタイミング信号Ｇa2は第１の双方向スイッチＱa のオフのタイミングを決定するために使用される。第３のタイミング信号Ｇb1は第２の双方向スイッチＱb のオンのタイミングを決定するために使用される。第４のタイミング信号Ｇb2は第２の双方向スイッチＱb のオフのタイミングを決定するために使用される。第５のタイミング信号Ｇc1は第３の双方向スイッチＱc のオンのタイミングを決定するために使用される。第６のタイミング信号Ｇc2は第３の双方向スイッチＱc のオフのタイミングを決定するために使用される。
【００２７】
図３の第１〜第６のタイミング信号Ｇa1〜Ｇc2とタイミング信号演算器５３に入力する第１、第２及び第３の導通率指令値Ｄrs、Ｄst、Ｄtrとの関係は次の（２）式に示す通りである。
Ｇa1＝０
Ｇa2＝Ｄrs
Ｇｃ1＝Ｇa2＝Ｄrs
Ｇｃ2＝Ｇｃ1＋Ｄtr＝Ｄrs＋Ｄtr
Ｇｂ1＝Ｇｃ2＝Ｄrs＋Ｄtr
Ｇｂ2＝Ｇｂ1＋Ｄst＝Ｄrs＋Ｄtr＋Ｄst    ・・・  （２）
【００２８】
比較波又はキャリア発生器としての鋸波発生器５４は、ＰＷＭパルスを形成するための鋸波Ｖt を図５（Ｄ）に示すように入力交流電圧Ｖr 、Ｖs 、Ｖt の周波数の複数倍の高い周波数（例えば２０〜１５０kHz ）で発生する。鋸波Ｖt の最低値は零に設定され、最大値は第１、第２、第３、第４、第５及び第６のタイミング信号Ｇa1、Ｇa2、Ｇb1、Ｇb2、Ｇc1、Ｇc2よりも大きく設定されている。なお、鋸波発生器５４を三角波発生器とすることもできる。また、鋸波Ｖｔを立下り傾斜鋸波とすることができる。
【００２９】
ライン５３ａ、５３ａ′、５３ｂ、５３ｂ′、５３ｃ、５３ｃ′によってタイミング信号演算器５３に接続され且つライン５４ａによって鋸波発生器５４に接続された図３の制御信号形成回路５５は、図４に示すように第１、第２、第３、第４、第５及び第６の比較器８１、８２、８３、８４、８５、８６と、論理回路８７とから成る。第１の比較器８１の正入力端子が第１のタイミング信号Ｇa1のライン５３ａに接続され、第２〜第６の比較器８２〜８６の負入力端子が第２〜第６のタイミング信号Ｇa2〜Ｇc2のライン５３ａ′〜５３ｃ′にそれぞれ接続され、第１の比較器８１の負入力端子及び第２〜第６の比較器８２〜８６の正入力端子が鋸波発生器５４の出力ライン５４ａに接続されている。第１の比較器８１は鋸波Ｖt が零になった時にパルスを発生し、第２〜第６の比較器８２〜８６は鋸波Ｖt がそれぞれのタイミング信号Ｇa2〜Ｇc2よりも高くなると高レベル出力を発生する。
【００３０】
論理回路８７は第１〜第６のトリガ回路８８〜９３と第１、第２及び第３のＲＳフリップフロップ９４、９５、９６とから成る。第１のＲＳフリップフロップ９４は第１の比較器８１の出力が高レベルに転換したことに応答してセットされ、第２の比較器８２の出力が高レベルに転換したことに応答してリセットされ、図５（Ｅ）に示す第１の制御信号Ｖgaを形成して第１の双方向スイッチＱa に送る。
第２のＲＳフリップフロップ９５は第３の比較器８３の出力が高レベルに転換したことに応答してセットされ、第４の比較器８４の出力が高レベルに転換したことに応答してリセットされ、図５（Ｇ）に示す第２の制御信号Ｖgbを形成して第２の双方向スイッチＱb に送る。
第３のＲＳフリップフロップ９６は第５の比較器８５の出力が高レベルに転換したことに応答してセットされ、第６の比較器８６の出力が高レベルに転換したことに応答してリセットされ、図５（Ｆ）に示す第３の制御信号Ｖgcを形成して第３の双方向スイッチＱc に送る。
【００３１】
ライン２５、２６、２７の第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcは、図１の第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc の制御端子に送られる。第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc は第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcが論理の１（高レベル）の時にオン制御される。
【００３２】
第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc が図５（Ｅ）（Ｇ）（Ｆ）に示す第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcでオン・オフ制御されると、これ等のオン期間に第１、第２及び第３の１次巻線Ｎ1a、Ｎ1b、Ｎ1cに各線間電圧Ｖrs、Ｖst、Ｖtrが印加され、トランスの２次巻線Ｎ2 に電圧が誘起され、交流の正の半波期間には第１の整流素子２１がオンになり、負の半波期間には第２の整流素子２２がオンになり、２次巻線Ｎ2 の電圧がリアクトル２３とコンデンサ２４で平滑されて負荷４に供給される。
第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc は、交流線間電圧Ｖrs、Ｖst、Ｖtrの正の半波の期間と負の半波の期間とのいずれにおいても高周波でオン・オフされ、トランスの２次側に全波整流平滑回路３が接続されているので、第１及び第２の整流素子２１、２２の出力段に３相全波整流波形と同様にリップルの小さい出力を得ることができ、コンデンサ２４の出力電圧Ｖo のリップルも小さくなる。
【００３３】
直流出力電圧Ｖo が例えば目標値Ｖo1よりも高くなると、出力電圧制御用減算器４１の出力が低くなり、電流振幅指令値Ｉo1が低下し、この結果としてタイミング信号Ｇa１〜Ｇc２ も低下し、ＰＷＭパルスの幅が狭くなり、第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc のオン期間に２次側に供給される電力が低下し、直流出力端子４ａ、４ｂの電圧Ｖo が目標値に戻される。出力電圧Ｖo が目標値Ｖo1よりも低くなった時には、上記の高くなった時と逆の動作になる。
【００３４】
この実施形態では、２次巻線Ｎ2 の出力電流Ｉo の検出に基づいて制御信号Ｖga、Ｖgb、Ｖgcのパルス幅を制御している。この出力電流Ｉo による制御は、式（１）に従って実行されるので、制御信号Ｖga、Ｖgb、Ｖgcのパルス幅は出力電流Ｉo に比例的に変化する。従って、制御信号Ｖga、Ｖgb、Ｖgcのパルス幅を出力電流Ｉo に対応するように変えることができる。
【００３５】
第１、第２及び第３の電流指令値Ｉrs、Ｉst、Ｉtrは、第１、第２及び第３の線間電圧Ｖrs、Ｖst、Ｖtrに基づいて作成された正弦波であり、第１〜第６のタイミング信号Ｇa１〜Ｇc２ も３相交流に基づく周期性を有して変化する。従って、第１、第２及び第３の交流入力端子Ｉr 、Ｉs 、Ｉt における力率が良くなる。
【００３６】
図１に示されている過電圧防止回路１００は、過電圧抑制用スイッチ手段としてのＦＥＴから成る過電圧抑制用スイッチＱ0と過電圧判定手段としての判定回路101とから成る。過電圧防止用スイッチＱ0は第1及び第2の整流素子２１、２２の出力端（カソード）の相互接続点と２次巻線Ｎ2のセンタタップ20との間に接続されている。即ち、過電圧抑制用スイッチＱ0は第1及び第2の2次巻線Ｎ2a、Ｎ2bに対して第1及び第2の整流素子２１、２２を介してそれぞれ並列に接続されている。
【００３７】
過電圧判定回路１０１は、トランス2の各巻線の過電圧状態又は過電圧になる可能性のある状態を検出して過電圧抑制用スイッチＱ0をオンに制御するものである。図１の実施形態の過電圧判定回路１０１は、駆動電源１０２とスイッチ１０３と過電圧判定用論理回路としてのＮＯＲゲート１０４とから成る。駆動電源１０２とスイッチ１０３との直列回路は、Ｎチャネル絶縁ゲート型電界効果トランジスタから成る過電圧抑制用スイッチＱ0の制御端子即ちゲートと１つの主端子即ちソースとの間に接続されている。過電圧抑制用スイッチＱ0はスイッチ１０３がオンの時にオンになる。なお、駆動電源１０２とスイッチ１０３とを過電圧抑制用スイッチＱ0と共に過電圧抑制用スイッチ手段の一部と考えることもできる。
【００３８】
過電圧判定用の３入力のＮＯＲゲート１０４は、第１、第２及び第３の制御信号ライン２５、２６、２７に接続され、３つのライン２５、２６、２７の第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcの全てが論理の０即ち低レベルの時に論理の１即ち高レベルの出力を発生し、これをスイッチ１０３の制御端子に与えるものである。第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcは図５(Ｅ)(Ｇ)(Ｆ)の例えば、ｔa〜ｔeに示すように順次に発生する。即ち、図５ではｔa〜ｔb期間に第１の制御信号Ｖga、ｔb〜ｔc期間に第３の制御信号Ｖgc、ｔc〜ｔd期間に第２の制御信号Ｖgbが発生しｔd〜ｔe期間には第１、第2および第３の制御信号Ｖga、Ｖgb、Ｖgcのいずれも発生しない。図１のＮＯＲゲート１０４はｔd〜ｔe期間の時に論理の1即ち高レベル出力電圧を発生する。ｔd〜ｔe期間は過電圧発生期間又は過電圧発生の恐れのある期間であるので、ＮＯＲゲート１０４の出力は過電圧又は過電圧発生の恐れを示す。
【００３９】
ＮＯＲゲート１０４の出力端子はスイッチ１０３の制御端子に接続されている。従って、ＮＯＲゲート１０４の出力が論理の1即ち高レベルの時にスイッチ１０３がオンになり、駆動電源１０２から過電圧抑制用スイッチＱ0のゲート・ソース間に駆動信号が印加され、スイッチＱ0がオンになる。
【００４０】
第１、第２及び第３の双方向スイッチQａ、Qb、Qcのいずれかがオンの時には、それぞれの状態で１次巻線N1ａ、N1ｂ、Ｎ１ｃに対してコンデンサCa、Cb、Cｃの端子電圧が印加された状態になる。この時、２次巻線N2ａ、N２bの端子間に、それぞれの巻数比（N２a／Ｎ1及びＮ２ｂ／Ｎ1）倍の電圧が印加される。この時、リアクトル２３の電流は、２次巻線Ｎ2の端子電圧が正の時には第１の２次巻線Ｎ2ａから整流素子２１を介して供給され、また２次巻線Ｎ2の端子電圧が負の時には第２の２次巻線Ｎ2ｂから整流素子２２を介して供給される。
本発明に従う過電圧防止回路１００が設けられていない状態で、第１、第２及び第３の双方向スイッチＱａ、Ｑｂ、Ｑｃの全てが図５のｔｄ〜ｔｅ期間に示すように同時にオフになると、リアクトル２３の電流は、第１の２次巻線Ｎ２ａから整流素子２１の方向と第２の２次巻線Ｎ２ｂから整流素子２２の方向との両方に流れる。前者と後者は磁気結合されているため、励磁電流を無視した場合、第１及び第２の２次巻線Ｎ２ａ、Ｎ２ｂの電流は同じ大きさの電流となる。実際には、図示しないトランスの励磁電流があり、これが前者と後者の電流の差となる。
しかしながら、全ての双方向スイッチがオフの状態で、軽負荷即ちリアクトル２３の電流が図示しないトランスの励磁電流よりも小さい場合、励磁電流の通電経路が無くなる。このため、励磁電流により過大なサ−ジ電圧が発生する。
本発明に従う図１の変換装置においては、過電圧防止回路１００が設けられているので、全ての双方向スイッチＱａ、Ｑｂ、Ｑｃがオフ状態で、且つ無負荷の場合であっても励磁電流はスイッチＱｏを流すことができ、励磁電流に起因するサ−ジ電圧を防ぐことができる。
【００４１】
本実施形態は次の利点を有する。
（１）  従来の絶縁型の３相交流−直流変換装置では絶縁分離用トランスの１次側にコンバータ回路とインバータ回路とを設けなければならず、必然的に大型になった。これに対して、本実施形態の装置は、トランス２の１次側に第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc を設け、これをオン・オフ制御するように構成されているので、スイッチング素子が少なくなり、従来装置よりも大幅に小型化且つ低コスト化を図ることができる。
（２）  トランス２の１次側の変換段数が１段となるので、従来の２段の構成に比べて損失が低減し、変換効率を向上させることができる。
（３）  図１の回路では、トランス２の１次側が１段であるので、従来のコンバータとインバータとの間に設けた直流リンクコンデンサに相当するものが不要になり、小型化及び低コスト化を図ることができる。
（４）  第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc は時間をずらしてオン制御されるので、トランス２の２次側の回路の電力容量を抑えることができる。また、リップルの少ない出力電圧Ｖo を得ることができる。
（５）  第１、第２及び第３の双方向スイッチＱａ、Ｑｂ、Ｑｃの全てが同時にオフになる期間を設けたので、第１、第２及び第３のスイッチＱａ、Ｑｂ、Ｑｃのオン時間幅を調整して出力電圧の制御及び力率改善を容易に達成することができる。
（６）  過電圧防止回路１００を設けたので、第１、第２及び第３の双方向スイッチＱａ、Ｑｂ、Ｑｃが全てオフになる時の過電圧抑制を達成することができる。
（７）  第１、第２及び第３の１次巻線Ｎ1ａ、Ｎ1ｂ、Ｎ1ｃの過電圧を２次側の共通の過電圧防止回路１００で防止することができ、回路構成を簡略化できる。
（８）  ＮＯＲゲ−ト１０４で過電圧を判定することができ、過電圧判定を迅速且つ確実に行うことができる。
【００４２】
【第２の実施形態】
次に、図６、図７及び図８を参照して第２の実施形態の３相交流−直流変換装置を説明する。但し、第２の実施形態の３相交流−直流変換装置は、第１の実施形態の図３に示す制御回路５を図６に示す制御回路５ａに変形し、この他は第１の実施形態と同一に構成したものであるので、第２の実施形態においても図１、図２及び図５を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００４３】
図６の第２の実施形態の制御回路５ａは、図３の制御回路５におけるタイミング信号演算器５３と制御信号５５とを変形したタイミング信号演算器５３０と制御信号形成回路５５０とを設け、この他は図３と同一に形成したものである。
【００４４】
図６の変形されたタイミング信号演算器５３０は出力ラインの数を除いて図３のタイミング信号演算器５３と実質的に同一に形成されている。即ち、タイミング信号演算器５３０は第１、第２及び第３のライン５３ａ、５３ｂ、５３ｃによって図３の第２、第３、第４、第５及び第６のタイミング信号Ｇa2、Ｇb1、Ｇb2、、Ｇc1、Ｇc2と同一の情報を含む第１、第２及び第３のタイミング信号Ｇa、Ｇb、Ｇｃを出力している。第１のタイミング信号Ｇaは、第１及び第２のスイッチＳ1、Ｓ2 のオフのタイミングの決定及び第３及び第４のスイッチＳ3、Ｓ4のオンのタイミングの決定に使用される。第２のタイミング信号Ｇbは第３及び第４のスイッチＳ3、Ｓ4 のオフのタイミングの決定及び第５及び第６のスイッチＳ5、Ｓ6のオンのタイミングの決定に使用される。第３のタイミング信号Ｇｃは第５及び第６のスイッチＳ5、Ｓ6 のオフのタイミングの決定に使用される。第１〜第３のタイミング信号Ｇa 、Ｇb 、Ｇc と図３の第１〜第６のタイミング信号Ｇa１〜Ｇc2は次の関係を有する。
Ｇa＝Ｇa2＝Ｇｃ１
Ｇｃ＝Ｇｃ2＝Ｇｂ1
Ｇｂ＝Ｇｂ２
【００４５】
図６の第１〜第３のタイミング信号Ｇa〜Ｇcとタイミング信号演算器５３０に入力する第１、第２及び第３の導通率指令値Ｄrs、Ｄst、Ｄtrとの関係は次の（３）式に示す通りである。
Ｇa ＝Ｄrs
Ｇｃ ＝Ｄrs＋Ｄtr
Ｇｂ ＝Ｄrs＋Ｄst＋Ｄtr    ・・・  （３）
図５（Ｄ）において、第１のタイミング信号Ｇa が実線で示され、第２のタイミング信号Ｇb が鎖線で示され、第３のタイミング信号Ｇc が点線で示されている。
【００４６】
タイミング信号演算器５３０と鋸波発生器５４とに接続された制御信号形成回路５５０は、ＰＷＭパルスから成る第１、第２及び第３の制御信号Ｖgａ、Ｖgｂ、Ｖgｃを形成するものであり、図７に示すように第１、第２及び第３の比較器５６、５７、５８と、これ等の出力ＣＰ1 、ＣＰ2 、ＣＰ3 に基づいて第１、第２及び第３の制御信号Ｖga、Ｖgb，Ｖgcを形成する論理回路５９とから成る。第１、第２及び第３の比較器５６、５７、５８の負入力端子はタイミング信号演算器５３０の第１、第２及び第３のタイミング信号Ｇa 、Ｇb ，Ｇc を出力するライン５３ａ、５３ｂ、５３ｃにそれぞれ接続されている。第１、第２及び第３の比較器５６、５７、５８の正入力端子は鋸波発生器５４の出力ライン５４ａにそれぞれ接続されている。第１、第２及び第３の比較器５６、５７、５８においては、図５（Ｄ）及び図８（Ａ）に示すように鋸波Ｖt と第１、第２及び第３のタイミング信号Ｇa 、Ｇb 、Ｇc とが比較され、図８（Ｂ）（Ｃ）（Ｄ）に示す第１、第２及び第３の比較出力ＣＰ1 、ＣＰ2 、ＣＰ3 が得られる。即ち、鋸波Ｖt が第１、第２及び第３のタイミング信号Ｇa 、Ｇb 、Ｇc よりも高い期間に高レベルとなり、低い期間に低レベルとなる比較出力ＣＰ1 、ＣＰ2 、ＣＰ3 が得られる。
論理回路５９は、第１のＮＯＴ回路６０と排他的ＯＲゲート６１とＡＮＤゲート６２と第２のＮＯＴ回路５８ａとから成る。第１のＮＯＴ回路６０は第１の比較器５６に接続されており、図８（Ｂ）の第１の比較出力ＣＰ1 を反転して図５（Ｅ）及び図８（Ｅ）に示す第１の制御信号Ｖgａをライン２５に送出する。排他的ＯＲゲート６１は第１及び第２の比較器５６、５７に接続されており、図８（Ｂ）（Ｃ）に示す第１及び第２の比較出力ＣＰ1 、ＣＰ2 が互いに異なるレベルとなるｔ1 〜ｔ2 期間に高レベルとなる図５（Ｆ）の第２の制御信号Ｖgｂをライン２６に送出する。３入力ＡＮＤゲート６２は第１及び第２の比較器５６、５７、に接続されていると共に第２のＮＯＴ回路５８ａを介して第３の比較器５８に接続されており、図８（Ｂ）（Ｃ）に示す第１及び第２の比較出力ＣＰ1 、ＣＰ2 と図８（Ｄ）の第３の比較出力ＣＰ3の反転信号の全てが高レベルとなるｔ2 〜ｔ3 期間に高レベルとなる第３の制御信号Ｖgｃをライン２７に送出する。なお、第１、第２及び第３の制御信号Ｖgａ、Ｖgｂ、Ｖgｃを形成するための論理回路５９は図７の回路に限定されるものでなく、図７に示す論理素子以外の論理素子を使用して構成することもできる。
【００４７】
制御信号形成回路５５０が図５（Ｄ）及び図８（Ａ）に示す鋸波Ｖt と第１、第２及び第３のタイミング信号Ｇa 、Ｇb 、Ｇc とに基づいて図５（Ｅ）（Ｇ）（Ｆ）及び図８（Ｅ）（Ｇ）（Ｆ）に示す第１、第２及び第３の制御信号を形成する時の条件を次に示す。
Ｖgａは、０≦Ｖt ＜Ｇa の時に論理の１（高レベル）、これ以外で０（低レベル）である。
Ｖgｃは、Ｇa ≦Ｖt ＜Ｇｃ の時に論理の１、これ以外で０である。
Ｖgｂは、Ｇｃ ≦Ｖt ＜Ｇｂ の時に論理の１、これ以外で０である。
図５（Ｅ）（Ｇ）（Ｆ）及び図８（Ｅ）（Ｇ）（Ｆ）から明らかなように第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcの論理の１（高レベル）期間に同時に発生せず、異なる時間に順次に発生する。
【００４８】
ライン２５、２６、２７の第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcは、図１の第１〜第６のスイッチＳ1〜Ｓ6の制御端子に送られる。第１〜第６のスイッチＳ1〜Ｓ6は第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcが論理の１（高レベル）の時にオン制御される。
【００４９】
第２の実施形態のタイミング信号演算器５３０から出力される第１〜第３のタイミング信号Ｇa 、Ｇb 、Ｇcは図５（Ｄ）に示す第１〜第６のタイミング信号Ｇa１〜Ｇc２ と実質的に同一であり、制御信号形成回路５５０から得られる第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcも図５（Ｅ）（Ｇ）（Ｆ）と同一である。従って、第２の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００５０】
【第３の実施形態】
次に、図９及び図１０を参照して第３の実施形態の３相交流−直流変換装置を説明する。但し、第３の実施形態の３相交流−直流変換装置は、第１の実施形態の図３に示す制御回路５を図９に示す制御回路５ｂに変形し、この他は第１の実施形態と同一に構成したものであるので、第３の実施形態においても図１及び図２を参照し、且つ第１の実施形態と共通する部分の説明を省略する。また、図９の第３の実施形態の制御回路５ｂは、図３の制御回路５におけるタイミング信号演算器５３を変形したタイミング信号演算器５３１を設け、且つフラグ形成回路７０を設け、この他は図３と同一に形成したものであるので、図３と同一の部分には同一の符号を付しその説明を省略する。
【００５１】
フラグ形成回路７０は、第１、第２及び第３の線間電圧Ｖrs、Ｖst、Ｖtrのライン６ａ、７ａ、８ａに接続され、図１０（Ａ）に示す電圧Ｖrs、Ｖst、Ｖtrを比較器で比較することによってフラグＦ＝１、２及び３を形成する。
即ち、第１の相電圧Ｖrを基準にして３０°〜９０°区間及び２１０°〜２７０°の区間でフラグ１、
９０°〜１５０°及び２７０°〜３３０°区間でフラグ２、
１５０°〜２１０°及び−３０°〜＋３０°区間でフラグ３を発生させる。
【００５２】
図９の変形されたタイミング信号演算器５３１は演算内容を除いて図３のタイミング信号演算器５３と実質的に同一に形成されている。
図９の第１〜第６のタイミング信号Ｇa1〜Ｇc2とタイミング信号演算器５３１に入力する第１、第２及び第３の通電率指令値Ｄrs、Ｄst、ＤtrとフラグＦとの関係は次の（４）式に示す通りである。
フラグＦ＝１の時、
Ｇa1＝０
Ｇa2＝Ｄrs
Ｇb1＝Ｇa2＝Ｄrs
Ｇb2＝Ｇb1＋Ｄst＝Ｄrs＋Ｄst
Ｇc1＝Ｇb2＝Ｄrs＋Ｄst
Ｇc2＝Ｇc1＋Ｄtr＝Ｄrs＋Ｄst＋Ｄtr
フラグＦ＝２の時、
Ｇa1＝Ｇc2＝Ｄst＋Ｄtr
Ｇa2＝Ｇa1＋Ｄrs＝Ｄrs＋Ｄst＋Ｄtr
Ｇb1＝０
Ｇb2＝Ｄst
Ｇc1＝Ｇb2＝Ｄst
Ｇc2＝Ｇc1＋Ｄtr＝Ｄst＋Ｄtr
フラグＦ＝３の時、
Ｇa1＝Ｇc2＝Ｄtr
Ｇa2＝Ｇa1＋Ｄrs＝Ｄtr＋Ｄrs
Ｇb1＝Ｇa2＝Ｄtr＋Ｄrs
Ｇb2＝Ｇb1＋Ｄst＝Ｄst＋Ｄtr＋Ｄrs
Ｇc1＝０
Ｇc2＝Ｄtr                              ・・・  （４）
【００５３】
図９の制御信号形成回路５５１は図４と同一に形成されており、第１〜第６のタイミング信号Ｇa1〜Ｇc2と鋸波Ｖt との比較によって図１０（Ｅ）（Ｆ）（Ｇ）の第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcを形成し、第１〜第６のスイッチＳ1〜Ｓ6に送る。
【００５４】
図１０では、フラグＦ＝１の時には、第１相のスイッチＳ１、Ｓ２、第２相のスイッチＳ3、Ｓ4、第３相のスイッチＳ5、Ｓ6の順でこれ等のスイッチがオン制御される。フラグＦ＝２の時には、第２相、第３相及び第１相のスイッチＳ3とＳ4、Ｓ5とＳ6、Ｓ１とＳ2の順でこれ等のスイッチがオン制御される。フラグＦ＝３の時には、第３相、第１相及び第相のスイッチＳ5とＳ6、Ｓ1とＳ2、Ｓ3とＳ4の順でこれ等がオン制御される。従って、第３の実施形態によれば、第１の実施形態と同一の作用効果が得られる他に、交流電源電圧の３６０度から成る１周期おける第１〜第６のスイッチＳ1〜Ｓ6のオン期間の片寄りを防ぐことができるという効果も得ることができる。
【００５５】
【第４の実施形態】
次に、図１１及び図１２を参照して第４の実施形態の３相交流−直流変換装置を説明する。但し、第４の実施形態の３相交流−直流変換装置は、第１の実施形態の図３に示す制御回路５を図１１に示す制御回路５ｃに変形し、この他は第１の実施形態と同一に構成したものであるので、第４の実施形態においても図１及び図２を参照し、且つ第１の実施形態と共通する部分の説明を省略する。また、図１１の第４の実施形態の制御回路５ｃは、図９の制御回路５ｂにおけるタイミング信号演算器５３１と制御信号形成回路５５１とを変形したタイミング信号演算器５３２と制御信号形成回路５５２とを設け、この他は図９と同一に形成したものであるので、図３、図７及び図９と同一の部分には同一の符号を付しその説明を書略する。
【００５６】
図１１の変形されたタイミング信号演算器５３２は出力ラインの数を除いて図９のタイミング信号演算器５３１と実質的に同一に形成されている。即ち、タイミング信号演算器５３２は第１、第２及び第３のライン５３ａ、５３ｂ、５３ｃによって図９の第１、第２、第３、第４、第５及び第６のタイミング信号Ｇa1、Ｇa2、Ｇb1、Ｇb2、Ｇc1、Ｇc2と同一の情報を含む第１、第２及び第３のタイミング信号Ｇa 、Ｇb 、Ｇc とを出力している。
【００５７】
タイミング信号演算器５３２は、絶対値回路５０、５１、５２とフラグ形成回路７０とに接続され、第１、第２及び第３の通電率指令信号Ｄrs、Ｄst、Ｄtrとライン７１から供給されるフラグＦとに基づいて次式の演算を行って第１、第２及び第３のタイミング信号Ｇa 、Ｇb 、Ｇc を出力する。
フラグＦ＝１の時、
Ｇa ＝Ｄrs
Ｇb ＝Ｄrs＋Ｄst
Ｇc ＝Ｄrs＋Ｄst＋Ｄtr
フラグＦ＝２の時、
Ｇa ＝Ｄtr＋Ｄrs＋Ｄst
Ｇb ＝Ｄst
Ｇc ＝Ｄst＋Ｄtr
フラグＦ＝３の時、
Ｇa ＝Ｄrs＋Ｄtr
Ｇb ＝Ｄst＋Ｄtr＋Ｄrs
Ｇc ＝Ｄtr                  ・・・  （５）
【００５８】
図１１の制御信号形成回路５５２は、図１２に示すように図７の制御信号形成回路５５０に入力側切換回路７３及び出力側切換回路７３ａを付加し、この他は図７と同一に形成したものである。入力側切換回路７３は第１、第２及び第３のライン５３ａ、５３ｂ、５３ｃと第１、第２及び第３のコンパレータ５６、５７、５８との間に接続され且つライン７２によって図１１のフラグ形成回路７０に接続され、フラグＦの変化に応じてライン５３ａ、５３ｂ、５３ｃと比較器５６、５７、５８との接続関係を切換えるように構成されている。切換回路７３による接続形態は次の通りである。
フラグＦ＝１の時には、
Ｇa のライン５３ａが第１の比較器５６に、
Ｇb のライン５３ｂが第３の比較器５７に、
Ｇc のライン５３ｃが第２の比較器５８に
接続される。従って、フラグが１の時には、図１０から明らかなように第１及び第２のスイッチＳ1、Ｓ2の組、第５及び第６のスイッチの組、第３及び第４のスイッチの組の順でこれ等のスイッチがオン制御される。
フラグＦ＝２の時には、
Ｇa のライン５３ａが第２の比較器５８に、
Ｇb のライン５３ｂが第１の比較器５６に、
Ｇc のライン５３ｃが第３の比較器５７に
接続される。従って、フラグが２の時には、図１０から明らかなように第３及び第４のスイッチＳ3、Ｓ4の組、第１及び第２のスイッチＳ1、Ｓ2の組、第５及び第６のスイッチＳ5、Ｓ6の組の順でこれ等のスイッチがオン制御される。
フラグＦ＝３の時には、
Ｇa のライン５３ａが第３の比較器５７に、
Ｇb のライン５３ｂが第２の比較器５８に、
Ｇc のライン５３ｃが第１の比較器５６に
接続される。従って、フラグが３の時には、第５及び第６のスイッチＳ５、Ｓ6の組、第３及び第４のスイッチＳ3、Ｓ4の組、第１及び第２のスイッチＳ1、Ｓ2の順でこれ等のスイッチがオン制御される。
出力側切換回路７３ａは、ＮＯＴ回路６０、排他的ＯＲゲ−ト６１、ＡＮＤゲ−ト６２と第１、第２及び第３の制御信号出力ライン２５、２６、２７との間に接続され、ライン７２のフラグＦによって次のように制御される。
フラグＦ＝１の時には、
ＮＯＴ回路６０の出力端子がＶｇａライン２５に、
排他的ＯＲゲ−ト６１の出力端子がＶｇbライン２６に、
ＡＮＤゲ−ト６２の出力端子がＶｇcライン２７に、
フラグＦ＝２の時には、
ＮＯＴ回路６０の出力端子がＶｇｂライン２６に、
排他的ＯＲゲ−ト６１の出力端子がＶｇcライン２７に、
ＡＮＤゲ−ト６２の出力端子がＶgaライン２５に、
フラグＦ＝３の時には、
ＮＯＴ回路６０の出力端子がＶｇｃライン２７に、
排他的ＯＲゲ−ト６１の出力端子がＶｇａライン２５に、
ＡＮＤゲ−ト６２の出力端子がＶｇｂライン２６に接続される。
【００５９】
第４の実施形態によれば、第１の実施形態と同一の作用効果が得られる他に、第３の実施形態と同様に交流電源電圧の３６０度から成る１周期おける第１〜第６のスイッチＳ1〜Ｓ6のオン期間の片寄りを防ぐことができるという効果も得ることができる。
【００６０】
【第５の実施形態】
次に、図１３及び図１４を参照して第５の実施形態の３相交流−直流変換装置を説明する。但し、第５の実施形態の３相交流−直流変換装置は、第１の実施形態の図３に示す制御回路５を図１３に示す制御回路５ｄに変形し、この他は第１の実施形態と同一に構成したものであるので、第５の実施形態においても図１及び図２を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００６１】
図１３の第５の実施形態の制御回路５ｄは、図３の制御回路５におけるタイミング信号演算器５３と制御信号形成回路５５とを図１４（Ｄ）（Ｅ）（Ｆ）（Ｇ）の波形が得られるように変形したタイミング信号演算器５３３と制御信号形成回路５５とを設け、更にフラグ形成回路７０を設け、この他は図３と同一に形成したものである。
【００６２】
フラグ形成回路７０は、図９と同様に第１、第２及び第３の線間電圧Ｖrs、Ｖst、Ｖtrのライン６ａ、７ａ、８ａに接続され、図１４（Ａ）に示す電圧Ｖrs、Ｖst、Ｖtrを比較器で比較することによって図９と同一のフラグ１、２及び３を形成する。
【００６３】
タイミング信号演算器５３３は、絶対値回路５０、５１、５２とフラグ形成回路７０とに接続され、第１、第２及び第３の通電率指令信号Ｄrs、Ｄst、Ｄtrとライン７１から供給されるフラグＦとに基づいて次の（６）式の演算を行って第１、第２、第３、第４、第５及び第６のタイミング信号Ｇa1、Ｇa2、Ｇb1、Ｇb2、Ｇc1、Ｇc2を出力する。なお、式を簡略化するために、次の（６）式では、１−（Ｄrs＋Ｄst＋Ｄtr）がＤで示され、ＡをＢで割った時の余りがmod（Ａ、Ｂ）で示され、ここでのＡは（θ＋３０）／６０とされ、Ｂは１とされている。θは図１４（Ａ）の第１の相電圧Ｖrを基準にした角度位置を示す。
【００６４】
フラグＦ＝１の時、
Ｇa1＝Ｄ×mod｛（θ＋３０）／６０、１｝／３
Ｇa2＝Ｇa1＋Ｄrs
Ｇb1＝Ｇa2＋Ｄ／３
Ｇb2＝Ｇb1＋Ｄst
Ｇc1＝Ｇb2＋Ｄ／３
Ｇc2＝Ｇc1＋Ｄtr
フラグＦ＝２の時、
Ｇa1＝Ｇc2＋Ｄ／３
Ｇa2＝Ｇa1＋Ｄrs
Ｇb1＝Ｄ×mod｛（θ＋３０）／６０、１｝／３
Ｇb2＝Ｇｂ1＋Ｄst
Ｇc1＝Ｇb2＋Ｄ／３
Ｇc2＝Ｇc1＋Ｄtr
フラグＦ＝３の時、
Ｇa1＝Ｇc2＋Ｄ／３
Ｇa2＝Ｇa1＋Ｄrs
Ｇb1＝Ｇa2＋Ｄ／３
Ｇb2＝Ｇb1＋Ｄst
Ｇc1＝Ｄ×mod｛（θ＋３０）／６０、１｝／３
Ｇc2＝Ｇｃ1＋Ｄtr                          ・・・  （６）
【００６５】
第１及び第２のタイミング信号Ｇa1、Ｇa2は、図１４（Ｄ）（Ｅ）から明らかなように第１及び第２のスイッチＳ1、Ｓ2をオン制御するための第１の制御信号Ｖgaを形成するために使用され、第１のタイミング信号Ｇa1が鋸波Ｖt に交差すると第１及び第２のスイッチＳ1、Ｓ2をオンにするパルスが発生し、第２のタイミング信号Ｇa2が鋸波Ｖt に交差すると、第１及び第２のスイッチＳ1、Ｓ2 のオンパルスが消滅する。
第３及び第４のタイミング信号Ｇb1、Ｇb2は、図１４（Ｄ）（Ｆ）から明らかなように第３及び第４のスイッチＳ3、Ｓ4 をオン制御するための第２の制御信号Ｖgbを形成するために使用され、第３のタイミング信号Ｇb1が鋸波Ｖt に交差すると第３及び第４のスイッチＳ3、Ｓ4 をオンにするパルスが発生し、第４のタイミング信号Ｇb2が鋸波Ｖt に交差すると、第３及び第４のスイッチＳ3、Ｓ4のオンパルスが消滅する。
第５及び第６のタイミング信号Ｇc1、Ｇc2は、図１４（Ｄ）（Ｇ）から明らかなように第５及び第６のスイッチＳ5、Ｓ6 をオン制御するための第３の制御信号Ｖgcを形成するために使用され、第５のタイミング信号Ｇc1が鋸波Ｖt に交差すると第５及び第６のスイッチＳ5、Ｓ6 をオンにするパルスが発生し、第６のタイミング信号Ｇc2が鋸波Ｖt に交差すると、第５及び第６のスイッチＳ5、Ｓ6のオンパルスが消滅する。
【００６６】
図１３の制御信号形成回路５５は図４と同一に形成されており、第１〜第６のタイミング信号Ｇa1〜Ｇc2と鋸波Ｖt とを図１４（Ｄ）に示すように比較し、図１４（Ｅ）（Ｆ）（Ｇ）の第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcを出力する。
【００６７】
第５の実施形態では、図１４（Ｅ）（Ｆ）（Ｇ）から明らかなように、３０°〜９０°及び２１０°〜２７０°のフラグＦが１の区間では、第１相スイッチＳ1、Ｓ2、第３相スイッチＳ5、Ｓ6、第２相スイッチＳ3、Ｓ4の順でこれ等がオン制御される。９０°〜１５０°及び２７０°〜３３０°のフラグＦが２の区間では、第２相スイッチＳ3、Ｓ4、第１相スイッチＳ1、Ｓ2、第３相スイッチＳ5、Ｓ6の順でこれ等がオン制御される。また、１５０°〜２１０°及び−３０°〜＋３０°のフラグＦが３の区間では、第３相スイッチＳ5、Ｓ6、第２相スイッチＳ3、Ｓ4、第１相スイッチＳ1、Ｓ2の順でこれ等がオン制御される。
【００６８】
第５の実施形態によれば、第１の実施形態と同一の作用効果が得られる他に、第３及び第４の実施形態と同様に交流電源電圧の３６０度区間における第１〜第６のスイッチＳ1〜Ｓ6のオン期間の片寄りを防ぐことができるという効果も得ることができる。また、第１相、第２相及び第３相スイッチＳ1とＳ2、Ｓ3とＳ4、Ｓ5とＳ6のオン期間の相互間に休止区間が配置されているので、スイッチングが遅れても２つの又は３つの相のスイッチ が同時にオンになることを防ぐことができる。もし、複数の相のスイッチ が同時にオンになると、トランス２の端子電圧の向きが不安定になり、動作の安定性が低下する。本実施形態は上記問題が発生しない。
【００６９】
【第６の実施形態】
第６の実施形態の３相交流−直流変換装置は、図１に示す実施形態の制御回路５を図１５の制御回路５ｅに変形し、この他は第１の実施形態と同一に形成したものである。
【００７０】
図１５の制御回路５ｅは、図３の制御回路５に補正値演算器７４と３つの減算器７５、７６、７７とを付加し、この他は図３と実質的に同一に形成したものである。従って、図１５において図３と同一の部分には同一の符号を付してその説明を省略する。
補正値演算器７４は、第１、第２及び第３の乗算器４３、４４、４５に接続され、第１、第２及び第３の電流指令値Ｉrs、Ｉst、Ｉtrに基づいて次の演算で補正値ΔＩを求める。
0004678100.tif 000002
ここで、max （Ｉrs、Ｉst、Ｉtr）はＩrs、Ｉst、Ｉtrの内の最大を示し、min （Ｉrs、Ｉst、Ｉtr）はＩrs、Ｉst、Ｉtrの内の最小を示す。
【００７１】
補正用の第１、第２及び第３の減算器７５、７６、７７は、第１、第２及び第３の乗算器４３、４４、４５と第１、第２及び第３の除算器４７、４８、４９との間に接続され、第１、第２及び第３の電流指令値Ｉrs、Ｉst、Ｉtrから補正値演算器７４で求めた補正値ΔＩを次式に示すように減算して補正電流指令値Ｉrs′、Ｉst′、Ｉtr′を出力する。
Ｉrs′＝Ｉrs−ΔＩ
Ｉst′＝Ｉst−ΔＩ
Ｉtr′＝Ｉtr−ΔＩ                ・・・  （８）
なお、補正値演算器７４から負の極性の補正値−ΔＩが出力される場合には、第１、第２及び第３の減算器７５、７６、７７を加算器に置き換えることができる。
【００７２】
図１６は図１４の各部の状態を示す。第１、第２及び第３の乗算器４３、４４、４５から得られた図１６（Ｂ）の第１、第２及び第３の電流指令値Ｉrs、Ｉst、Ｉtrは、図１６（Ｃ）の補正値ΔＩで補正され、第１、第２及び第３の減算器７５、７６、７７から図１６（Ｄ）に示す補正電流値Ｉrs′、Ｉst′、Ｉtr′が得られる。
絶対値回路５０、５１、５２からは図１６（Ｄ）の補正電流指令値Ｉrs′、Ｉst′、Ｉtr′の絶対値に相当する第１、第２及び第３の通電率指令信号Ｄrs、Ｄst、Ｄtrが図１６（Ｅ）に示すように得られる。タイミング信号演算器５３は、前述した式（２）によって第１の実施形態と同様に第１〜第６のタイミング信号Ｇa1〜Ｇｃ２ を求める。第１〜第６のタイミング信号Ｇa１〜Ｇc２ は第１の実施形態と同一の制御信号形成回路５５で鋸波Ｖｔと比較され、第１の実施形態と同一の方法で第１、第２及び第３の制御信号Ｖga、Ｖgb、Ｖgcが形成される。
【００７３】
ΔＩの補正を加えることによって第１、第２及び第３の導通率指令信号Ｄrs、Ｄst、Ｄtrを図１６（Ｅ）のように形成すると、図１６（Ｅ）の第１の通電率指令値ＤrsがＲ相電圧を基準にして０〜６０度及び１８０〜２４０度の区間で零になると、第１の制御信号Ｖgaが零に保たれ、第１及び第２のスイッチＳ1、Ｓ2がオフに保たれる。
第３の通電率指令値Ｄtrが６０〜１２０度及び２４０〜３００度の区間で零になると、第３の制御信号Ｖgｃが零に保たれ、第５及び第６のスイッチＳ5、Ｓ6がオフに保たれる。
第２の通電率指令値Ｄstが１２０〜１８０度及び３００〜３６０度で零になると、第２の制御信号Ｖgｂが零に保たれ、第３及び第４のスイッチＳ3、Ｓ4がオフに保たれる。
制御信号が零に保たれている区間では第１〜第６のスイッチＳ1〜Ｓ6のオン・オフ動作が中断するので、第１〜第６のスイッチＳ1〜Ｓ6 の単位時間当りのスイッチング回数が低減し、スイッチング損失が少なくなり、効率が向上する。
【００７４】
【第７の実施形態】
図１７は第７の実施形態の制御回路５ｆを示す。図１７の制御回路５ｆは図３の制御回路５に補正用演算器７４′と補正用の第１、第２及び第３の減算器７５′、７６′、７７′とを付加し、この他は図３と同様に構成したものである。補正用演算器７４′は図１５の補正用演算器７４と同一の目的のものであって、ライン６ａ、７ａ、８ａの線間電圧Ｖrs、Ｖst、Ｖtrに基づいて補正信号を形成する。第１、第２及び第３の減算器７５′、７６′、７７′はライン６ａ、７ａ、８ａと乗算器４３、４４、４５との間に接続され、第１、第２及び第３の線間電圧Ｖrs、Ｖst、Ｖtrから補正用演算器７４′の補正値を減算する。減算器７５′、７６′、７７′による補正は、図１７の電流指令値Ｉrs、Ｉst、Ｉtrが図１６（Ｄ）の補正電流指令値Ｉrs′、Ｉst′、Ｉtr′と同一になるように行う。これにより、第７の実施形態によっても第６の実施形態と同一の効果を得ることができる。
【００７５】
【第８の実施形態】
次に第８の実施形態を図１８を参照して説明する。
トランス２には、第１及び第２のスイッチS1、Ｓ2 のオン期間に電圧Ｖrs、第３及び第４のスイッチＳ3、Ｓ4 のオン期間にＶst、第５及び第６のスイッチＳ5、Ｓ6のオン期間にＶtrが印加され、第１〜第６のスイッチＳ1〜Ｓ6のいずれもオフの時には０の端子電圧が印加される。鋸波Ｖt の一周期内にトランス２にかかる端子電圧の平均は次式になる。
トランスの端子電圧の平均＝Ｖrs×Ｄrs＋Ｖst×Ｄst＋Ｖtr×Ｄtr・・・  （９）
【００７６】
（９）式を零と置き、（１）式及び（２）式を用いて補正値ΔＩについて解くと、補正値ΔＩは次の（１０）式のようになる。
Ｉrs×Ｉst×Ｉtr≧０又はＶrs×Ｖst×Ｖtr≧０の時、
0004678100.tif 000003
Ｉrs×Ｉst×Ｉtr＜０又はＶrs×Ｖst×Ｖtr＜０の時、
0004678100.tif 000004
【００７７】
図１８は（１０）式に従う動作を図１６と同様に示す。図１８（Ｃ）の補正値ΔＩに基づいて補正電流指令値Ｉrs′、Ｉst′、Ｉtr′が図１８（Ｄ）に示すように変化すると、第１、第２及び第３の通電率指令値Ｄrs、Ｄst、Ｄtrは図１８（Ｅ）に示すように変化する。第１〜第６のタイミング信号Ｇa1〜Ｇc2は（２）式によって決定される。
【００７８】
第８の実施形態によれば、上述から明らかなようにトランスの平均端子電圧を零にすることができる。従って、トランスの励磁電流の増加が防止され、トランス２が飽和しにくくなる。
なお、第６、第７及び第８の実施形態と同一の補正を第２〜第７の実施形態にも適用することができる．
【００７９】
【第９の実施形態】
図１９は第９の実施形態の直流−交流変換装置は、図１の電流検出器１０を省き、この代りに第１、第２及び第３相の変換回路の入力ライン１４、１６、１８に直列に第１、第２及び第３の電流検出器９７ａ、９７ｂ、９７ｃを接続し、この検出値Ｉa 、Ｉb 、Ｉc を制御回路５ｇに送るように構成し、この他は図１と同一に構成したものである。
【００８０】
制御回路５ｇは、図２０に示すように図３の制御回路５の除算器４７、４８、４９を減算器４７′、４８′、４９′に変え、図１９の第１、第２及び第３の電流検出器９７ａ、９７ｂ、９７ｃの検出電流Ｉa 、Ｉb 、Ｉc をフィルタ９８ａ、９８ｂ、９８ｃを介して減算器４７′、４８′、４９′に入力させ、この他は図３と同一に構成したものである。
第１、第２及び第３の減算器４７′、４８′、４９′からは、第１、第２及び第３の電流指令値Ｉrs、Ｉst、Ｉtrと第１、第２及び第３の検出電流値Ｉa 、Ｉb 、Ｉc との差ΔＩrs、ΔＩst、ΔＩtrが得られ、これに基づいて増幅器５０、５１，５２は第１、第２及び第３の通電率指令値Ｄrs、Ｄst、Ｄtrを形成する。
【００８１】
第９の実施形態によれば、第１の実施形態と同一の効果を得ることができる他に、各線間電流Ｉa 、Ｉb 、Ｉc を検出してフィードバックしているので、制御応答の改善効果が得られる。
【００８２】
【第１０の実施形態】
第１〜第９の実施形態の第１、第２及び第３の双方向スイッチＱa 、Ｑb 、Ｑc を図２１に示すように構成することができる。
図２１の双方向スイッチＱa 、Ｑb 又はＱc は、ＦＥＴから成る第１、第２、第３及び第４のスイッチＱ1 、Ｑ2 、Ｑ3 、Ｑ4 と第１、第２、第３及び第４のダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 と、コンデンサＣとから成り、ライン１４、１６又は１８に直列に接続されている。第１及び第２のスイッチＱ1 、Ｑ2 は互いに逆の方向性を有して端子Ｐ1 と端子Ｐ2 との間に接続されている。第３及び第４のスイッチＱ3 、Ｑ4 は互いに逆の方向性を有して端子Ｐ1 と端子Ｐ2 との間に接続されている。第３及び第４のスイッチＱ3 、Ｑ4 は第１及び第２のスイッチＱ1 、Ｑ2 に対して逆の方向性を有している。第１、第２、第３及び第４のダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 は第１、第２、第３及び第４のスイッチＱ1 、Ｑ2 、Ｑ3 、Ｑ4 に逆方向並列に接続されている。コンデンサＣは第１及び第２のスイッチＱ1 、Ｑ2 の相互接続点Ｐ3 と第３及び第４のスイッチＱ3 、Ｑ4 の相互接続点Ｐ4 との間に接続されている。第２の端子Ｐ2 は１次巻線Ｎ1a、Ｎ1b又はＮ1cに接続される。
【００８３】
図２１の双方向スイッチＱa 、Ｑb 又はＱc に図で上から下に向かう第１の方向（正方向）の電流を流す時には、第１及び第４のスイッチＱ1 、Ｑ4 にオン制御信号を与え、第２及び第３のスイッチＱ2 、Ｑ3 はオフに保ち、第２の方向（負方向）の電流を流す時には第２及び第３のスイッチＱ2 、Ｑ3 にオン制御信号を与え、第１及び第４のスイッチＱ1 ，Ｑ4 はオフに保つ。第１の方向の電流は、第１のスイッチＱ1 と第２のダイオードＤ2 の経路と、第３のダイオードＤ3 と第４のスイッチＱ4 の経路との両方に流れる。第２の方向の電流は第２のスイッチＱ2 と第１のダイオードＤ1 の経路と、第４のダイオードＤ4 と第３のスイッチＱ3の経路との両方に流れる。
【００８４】
第１の方向の電流が流れている状態で第１及び第４のスイッチＱ1 、Ｑ4 をターンオフ制御した時には、コンデンサＣが第３のダイオードＤ3 を介して第１のスイッチＱ1 に並列に接続され、且つ第２のダイオードＤ2 を介して第４のスイッチＱ4 に並列に接続され、スナバコンデンサとして作用し、第１及び第４のスイッチＱ1 、Ｑ4 を過電圧から防止する。
また、第２の方向の電流が流れている状態で第２及び第３のスイッチＱ2 、Ｑ3 をターンオフ制御した時には、コンデンサＣが第４のダイオードＤ4 を介して第２のスイッチＱ2 に並列に接続され、且つ第１のダイオードＤ1 を介して第３のスイッチＱ3 に並列に接続され、スナバコンデンサとして作用し、第２及び第３のスイッチＱ2 、Ｑ3 を過電圧から防止する。コンデンサＣの電荷は双方向スイッチの導通時にトランス２を介して零まで放電する。
【００８５】
図２１の双方向スイッチＱa ，Ｑb 、Ｑc を使用すると、１つのコンデンサＣで４つのスイッチＱ1 〜Ｑ4 のスナバ効果を得ることができる。なお、第３及び第４のスイッチＱ3 、Ｑ4 と第３及び第４のダイオードＤ3 、Ｄ4 が追加されているが、主電流の通路として使用され、主電流は分割されて流れるので、図２に比べて第１〜第４のスイッチＱ1 〜Ｑ4 の電流容量を低減することができ、スイッチＱ3 、Ｑ4 が無駄にならない。
【００８６】
【第１１の実施形態】
図1及び図1９の第１、第2及び第３の双方向スイッチＱa、Ｑb、Ｑcを正方向スイッチ手段と逆方向スイッチ手段との巻線の一方の側と他方の側とに分けて配置して構成することができる。図１の第１の双方向スイッチＱaの変形を示す図２２では、図１と同一の第１の１次巻線Ｎ1aの一方の側に第1のスイッチ手段Ｑa1が接続され、他方の側に第2のスイッチ手段Ｑa2が接続され、第1及び第2のスイッチ手段Ｑa1、Ｑa2の組み合わせによって図1の第1の双方向スイッチＱaと同一のスイッチングを達成している。
【００８７】
第１のスイッチ手段Ｑａ1は制御可能な半導体スイッチ（例えばFET又はトタンジスタ又はIGBT）から成る第１のスイッチＳ1とこの第１のスイッチＳ1に逆方向並列に接続された第１のダイオードＤ1とから成る。第１のスイッチＳ1の第１の主端子（ソース又はエミッタ）はＲ相ライン１４に接続されている。第１のスイッチＳ1の第２の主端子（ドレイン又はコレクタ）は交流負荷としての第１の１次巻線Ｎ1ａの一端に接続されている。第１のダイオードＤ1は第１の１次巻線Ｎ1ａにＲ相ライン１４側からＳ相ライン１５に向う第１の方向の電流を流すことができる方向性を有して第１のスイッチＳ1に並列に接続されている。この第１のダイオードＤ1は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等から成る第１のスイッチＳ1のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第１のスイッチＳ1をオン・オフ制御するための第１の駆動回路３１はＲ相ライン１４即ち第１のスイッチＳ1の第１の主端子と第１のスイッチＳ1の制御端子との間に接続されている。第１の駆動回路３１はライン２５の第１の制御信号Ｖｇａに応答して第１のスイッチＳ1をオン・オフ制御する。
【００８８】
第２のスイッチ手段Ｑａ2は制御可能な半導体スイッチから成る第２のスイッチＳ2とこの第２のスイッチＳ2に逆方向並列に接続された第２のダイオードＤ2とから成る。第２のスイッチＳ2の第１の主端子（ソース又はエミッタ）はＳ相ライン１５に接続されている。第２のスイッチＳ2の第２の主端子（ドレイン又はコレクタ）は第１の１次巻線Ｎ1ａの他端に接続されている。第２のダイオードＤ2は第１の１次巻線Ｎ1ａにＳ相ライン１５側からＲ相ライン１４に向う第２の方向の電流を流すことができる方向性を有して第２のスイッチＳ2に並列に接続されている。この第２のダイオードＤ2は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ等から成る第２のスイッチＳ2のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第２のスイッチＳ2をオン・オフ制御するための第２の駆動回路３２はＳ相ライン１５即ち第２のスイッチＳ2の第１の主端子と第２のスイッチS2の制御端子との間に接続されている。第２の駆動回路３２はライン２５の第１の制御信号Ｖｇａに応答して第２のスイッチＳ2をオン・オフ制御する。
【００８９】
図1の第2及び第3の双方向スイッチＱb、Ｑcに相当するものは図２２に示されていないが、図２２の第1及び第2のスイッチ手段Ｑa1、Ｑa2と同様に形成される。
【００９０】
図２２においては、第1及び第2のスイッチＳ1、Ｓ2の第1の主端子としてのソースが電源ライン１４、１５に接続されているので、ソースの電位が電源ライン１４、１５の電位になり、1次巻線Ｎa1の電圧が急変してもソース・ゲート間電圧の変化がさほど発生せず、第1及び第2のスイッチＳ1、Ｓ2を安定的に制御することができる。
なお、図2２の第１１の実施形態において、双方向スイッチ以外は図1と同一であるので、第1の実施形態と同一の効果も得ることができる。
【００９１】
【第１２の実施形態】
図２３に示す第1２の実施形態の電力変換装置は、図1の過電圧防止回路１００を変形した過電圧防止回路１００ａを設け、この他は図１と同一に構成したものである。従って、図２３において図１と実質的に同一の部分には同一の符号を付してその説明を省略する。図２３の過電圧検出回路１００ａは、図１の過電圧検出回路１００に第１及び第２のダイオードＤ11、Ｄ12を付加し、この他は図１と同様に形成したものである。第１のダイオードＤ11は２次巻線Ｎ2の一端と過電圧抑制用スイッチＱ0のドレインとの間に接続され、第２のダイオードＤ12は２次巻線Ｎ2の他端と過電圧抑制用スイッチＱ0のドレインとの間に接続されている。従って、過電圧抑制用スイッチＱは第１及び第２のダイオードＤ11、Ｄ12を介して２次巻線Ｎ2の第１及び第２の部分Ｎ2a、Ｎ2bに並列に接続されている。第１のダイオードＤ11は２次巻線Ｎ2に第１の方向の電圧が発生したときに導通する方向性を有し、第２のダイオードＤ2は２次巻線Ｎ2に第１の方向と反対の第２の方向の電圧が発生した時に導通する方向性を有している。第１および第２のダイオードＤ11、Ｄ12は過電圧抑制用スイッチＱ0に対しては図１の第１および第２の整流素子２１、２２と同様に機能するので、図２３の第１２の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００９２】
【第１３の実施形態】
図２４に示す第１３の実施形態では、図２３のトランス２に３次巻線Ｎ3が設けられ、ここに図２３と同一の過電圧防止回路１００ａが接続されている。即ち、図２４では、過電圧防止回路１００ａが２次巻線Ｎ2に接続されないで、３次巻線Ｎ3        に接続されている。３次巻線Ｎ3は１次巻線Ｎ1a、Ｎ1b、Ｎ1c及び２次巻線Ｎ2に電磁結合されているので、３次巻線Ｎ3の第１及び第２の部分Ｎ3a、Ｎ3bに第１及び第２のダイオードＤ11、Ｄ12を介して過電圧抑制用スイッチＱ0を接続し、このスイッチＱ0をオン制御すれば、図１及び図２３と同様に過電圧を防止することができる。
【００９３】
【第１４の実施形態】
第１４の実施形態の電力変換装置は、図２５に示す変形された過電圧防止回路１００ｂを設けた他は図１と同一に形成したものである。図２５の過電圧防止回路１００ｂは、図１の過電圧防止回路１００における過電圧判定回路１０１を過電圧判定回路１０１ａに変形し、この他は図１と同一に形成したものである。図２５の過電圧判定回路１０１ａは、第１及び第２の整流素子２１、２２のカソードとセンタタップ２０との間に接続されたツエナーダイオードから成る定電圧ダイオードＺＤと抵抗Ｒ1との直列回路から成る。定電圧ダイオードＺＤと抵抗Ｒ1との相互接続点はスイッチＱ0のゲートに接続されている。従って、判定回路１０１ａの両端側の電圧が所定値よりも高くなると、定電圧ダイオードＺＤがオンになり、抵抗Ｒ1の電圧が高くなり、過電圧抑制用スイッチＱ0がオンになり、図１と同様に過電圧が抑制される。従って、図２５の第１４の実施形態によっても図１の第１の実施形態と同一の効果を得ることができる。
【００９４】
【第１５の実施形態】
第１５の実施形態の電力変換装置は、図２３の過電圧判定回路１０１を図２６に示すように変形した過電圧判定回路１０１ｂを設け、この他は図２３と同一に形成したものである。図２６の過電圧判定回路１０１ｂは、図２５と同様に定電圧ダイオードＺＤと抵抗Ｒ1との直列回路から成り、第１及び第２のダイオードＤ１1、Ｄ１2のカソードとセンタタップ２０との間に接続されている。定電圧ダイオードＺＤと抵抗Ｒ1との相互接続点はスイッチＱ0のゲートに接続されているので、過電圧時にスイッチＱ0がオンになる。従って、図２６の実施形態によっても図２２の第１２の実施形態と同一の効果を得ることができる。
【００９５】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１）  図２の双方向スイッチＱa 、Ｑb 、Ｑc においては、第１のスイッチ３０ａ、３０ｂ、３０ｃと第２のスイッチ３１ａ、３１ｂ、３１ｃとの両方に同時に制御信号を供給しているが、交流電圧Ｖrs、Ｖst、Ｖtrの正の半波期間に第１のスイッチ３０ａ、３０ｂ、３０ｃに制御信号を供給し、負の半波期間に第２のスイッチ３１ａ、３１ｂ、３１ｃに制御信号を供給するように構成し、スイッチの制御損失を低減させることができる。また、図２２の第１のスイッチＳ1を交流の負の半波で制御し、第２のスイッチＳ2を正の半波で制御することができる。
（２）  双方向スイッチング素子Ｑa 、Ｑb 、Ｑc 及び図２２に示すスイッチＱａ1、Ｑａ2の構成を種々変形することができ、例えば、スイッチ３０ａ、３０ｂ、３０ｃ、３１ａ、３１ｂ、３１ｃ、Ｑ1 〜Ｑ4 、Ｓ1、Ｓ2をＩＧＢＴ、トランジスタ等の半導体スイッチング素子とすることができる。また、ダイオード３２ａ、３２ｂ、３２ｃ、３３ａ、３３ｂ、３３ｃ、Ｄ1 〜Ｄ4 をスイッチ３０ａ、３０ｂ、３０ｃ、３１ａ、３１ｂ、３１ｃ、Ｑ1 〜Ｑ4 、Ｓ1、Ｓ2の内蔵ダイオードとすることができる。
（３）  図２０の制御回路５ｇに第６〜第８の実施形態の機能を付加することができる。
（４）  第１〜第１５の実施形態において、それぞれの一部を他の実施形態に適用することができる。例えば、図２１の双方向スイッチＱa 、Ｑb 、Ｑc を第２〜第９の実施形態に適用することができる。また、図１９の過電圧防止回路１００を図２３、図２４、図２５、図２６の過電圧防止回路１００ａ、１００ｂ、１００ｃ等に変形することができる。
（５）  制御回路５〜５ｇの入力段にアナログ・ディジタル変換器（ＡＤＣ）を設け、制御回路をディジタル回路構成とすることができる。
（６）第4及び第5の実施形態では、
F＝１のときGａ≦Gｃ≦Gｂ、
F＝２のときGｂ≦Gａ≦Gｃ、
F＝３のときGｃ≦Gｂ≦Gａとしたが、その他は順番、例えば、
F＝１のときGｂ≦Gｃ≦Gａ、
F＝２のときGｃ≦Gａ≦Gｂ、
F＝３のときGａ≦Gｂ≦Gｃとしても同様な効果が得られる。
【図面の簡単な説明】
【図１】第１の実施形態の交流−直流電力変換装置を示す回路図である。
【図２】図１の第１、第２及び第３の双方向スイッチとトランスとを詳しく示す回路図である。
【図３】図１の制御回路を詳しく示す回路図である。
【図４】図３の制御信号形成回路を示す回路図である。
【図５】図３の各部の状態を示す波形図である。
【図６】第２の実施形態の制御回路を示す回路図である。
【図７】図６の制御信号形成回路を示す回路図である。
【図８】図６の各部の状態を示す波形図である。
【図９】第３の実施形態の制御回路を示す回路図である。
【図１０】図９の各部の状態を示す波形図である。
【図１１】第４の実施形態の制御回路を示す回路図である。
【図１２】図１１の制御信号形成回路を示す回路図である。
【図１３】第５の実施形態の制御回路を示す回路図である。
【図１４】図１３の各部の状態を示す波形図である。
【図１５】第６の実施形態の制御回路を示す回路図である。
【図１６】図１５の各部の状態を示す波形図である。
【図１７】第７の実施形態の制御回路を示す回路図である。
【図１８】第８の実施形態の制御回路の各部の状態を示す波形図である。
【図１９】第９の実施形態の交流−直流電力変換装置を示す回路図である。
【図２０】図１９の制御回路を詳しく示す回路図である。
【図２１】第１０の実施形態の交流−直流電力変換装置の双方向スイッチを示す回路図である。
【図２２】第１１の実施形態の電力変換装置の一部を示す回路図である。
【図２３】第１２の実施形態の電力変換装置を示す回路図である。
【図２４】第１３の実施形態の電力変換装置の一部を示す回路図である。
【図２５】第１４の実施形態の電力変換装置の一部を示す回路図である。
【図２６】第１５の実施形態の電力変換装置の一部を示す回路図である。
【符号の説明】
１ｒ、１ｓ、１ｔ  ３相交流入力端子
２  トランス
３  全波整流平滑回路
５〜５ｇ  制御回路
100、100ａ、100ｂ、100ｃ    過電圧防止回路
Ｑa 、Ｑb 、Ｑc   第１、第２及び第３の双方向スイッチ
Ｎ1a、Ｎ1b、Ｎ1c  １次巻線
Ｎ2   ２次巻線
【図１】
0004678100.tif 000005
【図２】
0004678100.tif 000006
【図３】
0004678100.tif 000007
【図４】
0004678100.tif 000008
【図５】
0004678100.tif 000009
【図６】
0004678100.tif 000010
【図７】
0004678100.tif 000011
【図８】
0004678100.tif 000012
【図９】
0004678100.tif 000013
【図１０】
0004678100.tif 000014
【図１１】
0004678100.tif 000015
【図１２】
0004678100.tif 000016
【図１３】
0004678100.tif 000017
【図１４】
0004678100.tif 000018
【図１５】
0004678100.tif 000019
【図１６】
0004678100.tif 000020
【図１７】
0004678100.tif 000021
【図１８】
0004678100.tif 000022
【図１９】
0004678100.tif 000023
【図２０】
0004678100.tif 000024
【図２１】
0004678100.tif 000025
【図２２】
0004678100.tif 000026
【図２３】
0004678100.tif 000027
【図２４】
0004678100.tif 000028
【図２５】
0004678100.tif 000029
【図２６】
0004678100.tif 000030