(57)【特許請求の範囲】
【請求項１】
ｐ型ＩｎxＧａ1-xＮ（０＜ｘ≦１）を含むリサーフ層、
前記リサーフ層上に形成されていてＩｎyＧａ1-yＮ（０≦ｙ＜ｘ）を含むチャネル層、
前記チャネル層上に形成されていてそのチャネル層に比べて広い禁制帯幅を有する窒化物半導体層を含む障壁層、
前記障壁層とともにショットキー接合を形成している第１のアノード電極、
カソード電極、および
リサーフ層用電極を含み、
前記リサーフ層は前記チャネル層に比べて小さな厚さを有しかつ１×１０18ｃｍ-3以上の正孔濃度を有する、窒化物半導体装置。
【請求項２】
前記カソード電極は前記チャネル層にオーム性接触している、請求項１に記載の窒化物半導体装置。
【請求項３】
前記リサーフ層用電極は前記リサーフ層にオーム性接触している、請求項１または２に記載の窒化物半導体装置。
【請求項４】
前記リサーフ層用電極は前記第１のアノード電極と電気的に接続されている、請求項１から３のいずれかに記載の窒化物半導体装置。
【請求項５】
前記チャネル層にオーム性接触している第２のアノード電極をさらに含む、請求項１から４のいずれかに記載の窒化物半導体装置。
【請求項６】
ｐ型ＩｎxＧａ1-xＮ（０＜ｘ≦１）を含むリサーフ層、
前記リサーフ層上に形成されていてＩｎyＧａ1-yＮ（０≦ｙ＜ｘ）を含むチャネル層、
前記チャネル層上に形成されていてそのチャネル層に比べて広い禁制帯幅を有する窒化物半導体層を含む障壁層、
ゲート電極、
ソース電極、
ドレイン電極、および
リサーフ層用電極を含み、
前記リサーフ層は前記チャネル層に比べて小さな厚さを有しかつ１×１０18ｃｍ-3以上の正孔濃度を有する、窒化物半導体装置。
【請求項７】
前記ゲート電極と前記障壁層はショットキー接合を形成している、請求項６に記載の窒化物半導体装置。
【請求項８】
前記ゲート電極と前記障壁層との間に絶縁膜を含む、請求項６または７に記載の窒化物半導体装置。
【請求項９】
前記ドレイン電極は前記チャネル層にオーム性接触している、請求項６から８のいずれかに記載の窒化物半導体装置。
【請求項１０】
前記ソース電極は前記チャネル層にオーム性接触している、請求項６から９のいずれかに記載の窒化物半導体装置。
【請求項１１】
前記リサーフ層用電極は前記リサーフ層にオーム性接触している、請求項６から１０のいずれかに記載の窒化物半導体装置。
【請求項１２】
前記リサーフ層用電極は前記ソース電極と電気的に接続されている、請求項６から１１のいずれかに記載の窒化物半導体装置。
【請求項１３】
前記リサーフ層と前記障壁層との距離は２０ｎｍ以上である、請求項１から１２のいずれかに記載の窒化物半導体装置。
【請求項１４】
前記チャネル層の最上表面層はＧａＮである、請求項１から１３のいずれかに記載の窒化物半導体装置。
【請求項１５】
前記障壁層の最下表面層はＡｌＮである、請求項１から１４のいずれかに記載の窒化物半導体装置。
【請求項１６】
前記リサーフ層のＩｎ組成比ｘは０．３以下である、請求項１から１５のいずれかに記載の窒化物半導体装置。
【請求項１７】
前記リサーフ層はｐ型不純物としてＭｇを含んでいる、請求項１から１６のいずれかに記載の窒化物半導体装置。
【請求項１８】
請求項１から１７のいずれかの窒化物半導体装置を含む電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は窒化物半導体装置とそれを含む電力変換装置に関し、特に高耐圧と低損失動作が要求される大電力用途に好適な窒化物半導体装置とそれを含む電力変換装置に関する。
【背景技術】
【０００２】
窒化物半導体材料を用いた半導体素子は、その材料が本質的に持つ特性から、高耐圧で大電流動作が可能な電力用素子として有望視されている。なかでもＡｌＧａＮ／ＧａＮヘテロ接合を用いた電界効果トランジスタ(以下、ＨＦＥＴ(Heterojunction Field Effect Transistor)と称す)やダイオードは、ヘテロ接合界面における正の分極電荷の影響によって形成される２次元電子ガスを利用することによってオン動作時の抵抗（以下、オン抵抗と称す）を低くし得るので、損失を低減し得る素子として注目されている。
【０００３】
そのオン抵抗を低くするためには、２次元電子ガスの濃度を高くする必要がある。しかしながら、ＨＦＥＴやダイオードがオフ動作する際、すなわちＨＦＥＴのゲートのドレイン側近傍またはダイオードのアノードのカソード側近傍が空乏化する際に、２次元電子ガスの濃度を高くするにつれて空乏層内部に発生する電界強度が高くなるので、低い動作電圧にて素子が破壊する（すなわち耐圧が低くなる）という問題が生じる。このように、オン抵抗と耐圧との間にはトレードオフの関係が存在する。
【０００４】
空乏層内部に発生する電界強度を緩和してオン抵抗または耐圧を改善する方策として、２次元電子ガスとは電気的に反対の特性を有するｐ型層を２次元電子ガスの存在するチャネル層近傍に設けたいわゆるリサーフ（ＲＥＳＵＲＦ）構造が、例えば特許文献１の米国特許第６，１００，５４９号公報に開示されている。ここで、ＲＥＳＵＲＦとは、ＲＥｄｕｃｅｄ  ＳＵＲｆａｃｅ  Ｆｉｅｌｄの略である。
【０００５】
図１０の模式的断面図は、特許文献１に開示されたリサーフ構造を含む窒化物半導体ＨＦＥＴの積層構造を示している。なお、本願の図面において、長さ、幅、厚さなどの寸法関係は図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。特に、厚さが適宜に拡大されて示されている。また、図面における同一の参照符号は、同一部分または相当部分を表している。
【０００６】
図１０のＨＦＥＴは、基板１０１上に順次積層されたｐ型ＧａＮリサーフ層１０２、ｎ型ＧａＮチャネル層１０４、およびＡｌＧａＮ障壁層１０５を含んでいる。また、このＨＦＥＴは、ソース電極１０７、ドレイン電極１０８、ゲート電極１０９、およびリサーフ層用電極１１１をも含んでいる。ｎ型ＧａＮチャネル層１０４とＡｌＧａＮ障壁層１０５とのヘテロ接合界面１１２には、正の分極電荷の影響による２次元電子ガスが形成される。
【０００７】
このＨＦＥＴでは、ヘテロ接合界面１１２におけるシート電荷濃度が約０．７×１０13〜３×１０13ｃｍ-2の２次元電子ガスに対して、少なくとも５μｍの厚さでドーパント濃度が約１．４×１０16〜６×１０16ｃｍ-3のｐ型ＧａＮリサーフ層１０２を設けている。この構造では、オン動作時には、高いシート電荷濃度の２次元電子ガスによる電流がソース−ドレイン間に流れる。これによって、低いオン抵抗が実現され得る。一方、オフ動作時には、ゲート電極−ドレイン電極間に大きな逆方向バイアス電圧が印加された際に、チャネル層１０４とリサーフ層１０２の両方が空乏化する。このとき、ヘテロ接合界面１１２における正の分極電荷とｎ型ＧａＮチャネル層１０４内のｎ型不純物とによって発生する電界がｐ型ＧａＮリサーフ層１０２内のｐ型不純物によって生じる電界によって弱められるので、ゲート近傍で発生する空乏層内の電界強度が小さくなり、耐圧を向上させることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述のように、特許文献１では、５μｍ以上に厚くかつドーパント濃度が１０16ｃｍ-3以下に低いｐ型ＧａＮ層がリサーフ層１０２として用いられている。しかしながら、素子の小型化などのためにゲートとドレインとの距離を短くする場合では、このように厚いリサーフ層１０２では十分に空乏化され得ないので、耐圧向上の効果が制限されるという問題が生じる。この問題は、ｐ型ＧａＮリサーフ層１０２の正孔濃度を高めることによって解決できると考えられる。しかしながら、一般的に高正孔濃度のｐ型ＧａＮ層を得ることは容易ではない。なぜならば、ＧａＮ中ではｐ型不純物の活性化率が低いので、必要な正孔濃度の１００倍以上の濃度の不純物ドーピングを要するが、高正孔濃度のｐ型ＧａＮ層を得るために不純物濃度を高くしすぎれば、結晶の品質が劣化して正孔濃度がむしろ低下してしまうからである。
【０００９】
上述のような従来のリサーフ構造を有する窒化物半導体装置における問題に鑑み、本発明の目的は、正孔濃度の高いｐ型リサーフ層を用いることによって半導体層内に発生する電界をより効果的に低減し、それによってオン抵抗が低減または耐圧が向上した窒化物半導体装置を提供することである。そして、その窒化物半導体装置を用いることによって、低損失で高効率動作が可能な電力変換装置を提供することができる。
【課題を解決するための手段】
【００１０】
本発明の一つの態様による窒化物半導体装置は、ｐ型ＩｎxＧａ1-xＮ（０＜ｘ≦１）を含むリサーフ層、このリサーフ層上に形成されていてＩｎyＧａ1-yＮ（０≦ｙ＜ｘ）を含むチャネル層、このチャネル層上に形成されていてそのチャネル層に比べて広い禁制帯幅を有する窒化物半導体層を含む障壁層、この障壁層とともにショットキー接合を形成している第１のアノード電極、カソード電極、およびリサーフ層用電極を含み、リサーフ層はチャネル層に比べて小さな厚さを有しかつ１×１０18ｃｍ-3以上の正孔濃度を有することを特徴としている。
【００１１】
なお、カソード電極は、チャネル層にオーム性接触していることが好ましい。リサーフ層用電極は、リサーフ層にオーム性接触していることが好ましく、第１のアノード電極と電気的に接続されていることが好ましい。窒化物半導体ダイオードは、チャネル層にオーム性接触している第２のアノード電極をさらに含み得る。
【００１２】
本発明の他の態様による窒化物半導体装置は、ｐ型ＩｎxＧａ1-xＮ（０＜ｘ≦１）を含むリサーフ層、このリサーフ層上に形成されていてＩｎyＧａ1-yＮ（０≦ｙ＜ｘ）を含むチャネル層、このチャネル層上に形成されていてそのチャネル層に比べて広い禁制帯幅を有する窒化物半導体層を含む障壁層、ゲート電極、ソース電極、ドレイン電極、およびリサーフ層用電極を含み、リサーフ層はチャネル層に比べて小さな厚さを有しかつ１×１０18ｃｍ-3以上の正孔濃度を有することを特徴としている。
【００１３】
なお、ゲート電極と障壁層は、ショットキー接合を形成していることが好ましい。ゲート電極と障壁層との間に絶縁膜を含んでいてもよい。ドレイン電極とソース電極は、チャネル層にオーム性接触していることが好ましい。リサーフ層用電極は、リサーフ層にオーム性接触していることが好ましく、ソース電極と電気的に接続されていることが好ましい。
【００１４】
以上のような窒化物半導体装置において、リサーフ層と障壁層との距離は２０ｎｍ以上であることが好ましい。チャネル層の最上表面層は、ＧａＮであることが好ましい。障壁層の最下表面層は、ＡｌＮであることが好ましい。リサーフ層の正孔濃度は、１×１０18ｃｍ-3以上であることが好ましい。リサーフ層のＩｎ組成比ｘは、０．３以下であることが好ましい。そして、リサーフ層は、ｐ型不純物としてＭｇを含んでいることが好ましい。
【００１５】
本発明による電力変換装置は、上述の窒化物半導体装置の少なくともいずれかを含んでいる。
【発明の効果】
【００１６】
本発明によれば、１×１０18ｃｍ-3以上の高い正孔濃度が得られかつチャネル層に比べて小さな厚さを有するｐ型ＩｎＧａＮリサーフ層を用いることによってゲートまたはアノードの近傍が空乏化する際に発生する電界強度を小さくし得るので、耐圧が高くまたはオン抵抗が小さくて損失の小さい窒化物半導体装置を得ることができる。そして、その窒化物半導体装置を利用することによって、低損失で高効率動作が可能な電力変換装置を提供することができる。
【発明を実施するための最良の形態】
【００１７】
（実施形態１）
図１の模式的断面図は、本発明の実施形態１による窒化物半導体装置としてのＨＦＥＴにおける積層構成を示している。このＨＦＥＴは、Ｓｉ基板１上に順次積層されたＡｌＮバッファ層２、ｐ型ＩｎＧａＮリサーフ層３、アンドープＧａＮチャネル層４、アンドープＡｌＧａＮ／ＡｌＮ多層膜を含む障壁層５、アンドープＧａＮキャップ層６を含んでいる。また、このＨＦＥＴは、Ｔｉ／Ａｌソース電極７、Ｔｉ／Ａｌドレイン電極８、Ｎｉ／Ａｕゲート電極９、ＳｉＮ／ＳｉＯ2絶縁膜１０、およびＰｄ／Ａｕリサーフ層用電極１１をも含んでいる。
【００１８】
チャネル層４と障壁層５とのヘテロ接合界面１２には、正の分極電荷の影響によって２次元電子ガスによるチャネルが形成される。ソース電極７とドレイン電極８は、２次元電子ガスにより形成されたチャネルとオーム性接触している。ゲート電極９はキャップ層６上に形成され、キャップ層６を介して障壁層５とともにショットキー接合を形成している。リサーフ層用電極１１はリサーフ層３とオーム性接触しており、このリサーフ層用電極１１はソース電極７と電気的に接続されている。
【００１９】
図２のグラフは、図１のＨＦＥＴと比較例のＨＦＥＴとに関してデバイスシミュレータを用いて計算した結果として、ゲートのドレイン側端の電界強度（ＭＶ／ｃｍ）とオン抵抗（Ωｍｍ）との関係を表している。このグラフ中の黒丸印は図１のＨＦＥＴに関する計算結果を示し、白丸印は比較例のＨＦＥＴに関する計算結果を示している。
【００２０】
このシミュレーションにおいては、ソース電極７とリサーフ層用電極１１を接地電位に接続し、ゲート電極９に−１０Ｖを印加しかつドレイン電極８に３００Ｖを印加した条件の下で、その時に発生するゲートのドレイン側端の電界強度とオン抵抗との関係がヘテロ接合界面１２の２次元電子ガス濃度に依存して変化する様子が調べられた。この場合に、ｐ型ＩｎＧａＮリサーフ層３に関しては、厚さが５０ｎｍ、III族元素中のＩｎ組成比が０．１、ｐ型不純物としてのＭｇの濃度が２×１０19ｃｍ-3でその活性化率が１０％であって正孔濃度が２×１０18ｃｍ-3であると仮定された。また、チャネル層４の厚さは、１００ｎｍであると仮定された。そして、ヘテロ接合界面１２における２次元電子ガスの濃度は、障壁層５に含まれるＡｌＧａＮ層におけるIII族元素中のＡｌ組成比およびそのＡｌＧａＮ層とＡｌＮ層の厚さを調整することによって変化させられた。
【００２１】
図２のグラフは、リサーフ層３の正孔の面密度とヘテロ接合界面１２における２次元電子ガスの面密度との比を０．５〜２の範囲で変化させた結果を示している。このグラフから分かるように、２次元電子ガスの濃度を高くすればオン抵抗が低くなって、電界強度が高くなっている。すなわち、図２のグラフ中の曲線に沿って左上から右下に向かうにしたがって、２次元電子ガスの濃度が高くなっている。
【００２２】
図２おける比較例のＨＦＥＴは、図１のＨＦＥＴに比べて、リサーフ層として従来のｐ型ＧａＮ層を用いたことのみにおいて異なっていた。そして、この比較例のｐ型ＧａＮリサーフ層中のＭｇの活性化率は１％であると仮定され、正孔濃度は２×１０17ｃｍ-3であると仮定された。なお、ＧａＮとＩｎＧａＮとにおけるＭｇの活性化率の違いは、例えば非特許文献１である K. Kumakura et al., “Activation Energy and Electrical Activity of Mg in Mg-Doped InxGa1-xN (x<0.2)”, Japanese Journal of Applied Physics, vol. 39, pp. L337-L339, 2000 に報告されている。
【００２３】
図２に示されているように、図１のＨＦＥＴにおいては、比較例に比べて、同じ電界強度を生じる際にオン抵抗をより低くし得ることが分かる。また、図１のＨＦＥＴでは、比較例に比べて、同じオン抵抗においてゲートのドレイン側端の電界強度をより低くすることができ、すなわち耐圧を向上させ得ることが分かる。
【００２４】
なお、図２においてはリサーフ層の正孔の面密度とヘテロ接合界面に形成される２次元電子ガスの面密度との比が０．５から２の範囲で変化させられた結果が示されているが、この範囲外においても本発明のＨＦＥＴが比較例に比べて電界強度を弱める効果を有することが確認されている。
【００２５】
以上のように、図１のＨＦＥＴにおいてはリサーフ層３としてｐ型ＩｎＧａＮ層を用いているので、添加されているｐ型不純物の濃度が同じであっても、従来に比べてリサーフ層の正孔濃度を高くすることができ、そのＨＦＥＴのオフ動作時において発生するゲートのドレイン側端での電界強度を弱めることが可能となる。その結果、従来のＨＦＥＴと同じ耐圧を有する図１のＨＦＥＴにおいては、２次元電子ガス濃度をより高めることができるので、オン抵抗を低くすることができて損失を低減させることができる。また、従来のＨＦＥＴと同じオン抵抗となる２次元電子ガス濃度を生じる図１のＨＦＥＴにおいては、より高い耐圧を得ることができる。
【００２６】
図３のグラフは、図１のＨＦＥＴに関してデバイスシミュレータを用いて計算した結果として、チャネル層の厚さ（ｎｍ）とオン抵抗（Ωｍｍ）との関係を表している。このシミュレーションにおいては、２次元電子ガスの濃度が１．５×１０13ｃｍ-2に設定されかつｐ型ＩｎＧａＮリサーフ層３の正孔濃度が２×１０18ｃｍ-3に設定された状態で、チャネル層４の厚さが変化させられた。なお、図３のシミュレーションにおけるＨＦＥＴのバイアス条件は、図２の場合と同じであった。
【００２７】
この図３から、チャネル層４の厚さが薄くなるにつれてオン抵抗が増加することが分かる。この理由は、リサーフ層３がチャネルに近づくことによって、オン動作時においても２次元電子ガスの濃度が低下することによる。特に、チャネル層４の厚さが１０ｎｍ程度まで小さくなれば、２次元電子ガスの濃度低下が著しくなって、リサーフ層３を含まないＨＦＥＴのオン抵抗値８．５Ωｍｍに比べてもオン抵抗が増大している。この結果から、本発明をより効果的に実施するためには、リサーフ層３からチャネルの２次元電子ガスまでの距離すなわちヘテロ接合界面１２までの距離は、２０ｎｍ以上であることが望ましいことが分かる。
【００２８】
図４の模式的断面図は、図１のＨＦＥＴの一変形例を示している。この図４のＨＦＥＴは、いわゆるリセス構造を有している。すなわち、キャップ層６と障壁層５の一部が除去された凹部（リセス）が形成されており、ゲート電極９はその凹部において露出された障壁層５とともにショットキー接合を形成している。このリセス構造では、ゲート電極９と２次元電子ガスすなわちチャネルとの距離が小さくなることから、閾値電圧を正側にシフトさせることと、相互コンダクタンスを向上させることが可能となる。
【００２９】
このようなリセス構造を有するＨＦＥＴにおいても、リサーフ層３としてｐ型ＩｎＧａＮ層を用いることによって、オフ動作時に発生するゲートのドレイン側端の電界強度を弱めることができる。その結果、図４のＨＦＥＴにおいては、従来に比べて２次元電子ガス濃度を高めることができるので、オン抵抗を低くすることができて損失を小さくすることができる。また、図４のＨＦＥＴにおいては、従来と同じオン抵抗となる２次元電子ガス濃度を生じる場合に高い耐圧を得ることができる。
【００３０】
図５の模式的断面図は、図１のＨＦＥＴの他の変形例を示している。この図５のＨＦＥＴは、いわゆるフィールドプレート構造を有している。すなわち、ゲート電極９はキャップ層６を介して障壁層５とショットキー接合を形成しているとともに、その電極の一部が絶縁膜１０上にも形成されている。このＨＦＥＴでは、フィールドプレートの効果によってゲートのドレイン側端の電界強度が弱められ、耐圧を向上させることが可能となる。
【００３１】
このようなフィールドプレート構造を有するＨＦＥＴにおいても、リサーフ層３としてｐ型ＩｎＧａＮ層を用いることによって、オフ動作時に発生するゲートのドレイン側端の電界強度を弱めることができる。その結果、図５のＨＦＥＴにおいては、従来と同じ耐圧を有する場合には、２次元電子ガス濃度を高めることができるので、オン抵抗を低くすることができて損失を小さくすることができる。また、図５のＨＦＥＴにおいては、従来と同じオン抵抗となる２次元電子ガス濃度を生じる場合に、高い耐圧を得ることができる。
【００３２】
（実施形態２）
図６の模式的断面図は、本発明の実施形態２による窒化物半導体装置としてのＨＦＥＴの積層構造を示している。このＨＦＥＴはいわゆるＭＩＳ（Metal-Insulator-Semiconductor）型であって、ゲート電極９が絶縁膜１０上に形成されている。すなわち、ゲート電極９と障壁層５とが絶縁膜１０によって絶縁され、ゲートに流れるリーク電流が抑制されて耐圧の向上が図られる。このようなＭＩＳ型ＨＦＥＴにおいても、リサーフ層３としてｐ型ＩｎＧａＮ層を用いることによって、オフ動作時に発生するゲートのドレイン側端の電界強度を弱めることができる。その結果、図６のＨＦＥＴにおいては、従来と同じ耐圧を有する場合には２次元電子ガス濃度を高めることができるので、オン抵抗を低くすることができて損失を小さくすることができる。また、図６のＨＦＥＴにおいては、従来と同じオン抵抗となる２次元電子ガス濃度を生じる場合に、高い耐圧を得ることができる。
【００３３】
（実施形態３）
図７の模式的断面図は、本発明の実施形態３による窒化物半導体装置としてのダイオードの積層構造を示している。このダイオードは、上述のＨＦＥＴの場合と同様の半導体積層構造１−６と絶縁膜１０を含むとともに、リサーフ層用電極１１、Ｔｉ／Ａｌカソード電極１８、およびＮｉ／Ａｕアノード電極１９を含んでいる。
【００３４】
図７のダイオードにおいても、チャネル層４と障壁層５のヘテロ接合界面１２には正の分極電荷の影響によって２次元電子ガスによるチャネルが形成される。カソード電極１８は、２次元電子ガスのチャネルとオーム性接触している。アノード電極１９はキャップ層６上に形成され、キャップ層６を介して障壁層５とともにショットキー接合を形成している。リサーフ層用電極１１はリサーフ層３とオーム性接触しており、アノード電極と電気的に接続されている。
【００３５】
このようなダイオードにおいても、リサーフ層３としてｐ型ＩｎＧａＮ層を用いることによって、従来に比べてリサーフ層３の正孔濃度を高くすることができる。これによって、ダイオードの逆方向バイアス動作時に発生するアノードのカソード側端の電界強度を弱めることが可能となる。その結果、図７のダイオードにおいては、従来と同じ耐圧を有する場合には２次元電子ガス濃度を高めることができるので、順方向バイアス動作時のオン電圧を低くすることができて損失を小さくすることができる。また、図７のダイオードにおいては、従来と同じオン電圧となる２次元電子ガス濃度を生じる場合には、高い耐圧を得ることができる。
【００３６】
図８の模式的断面図は、図７のダイオードの一変形例を示している。この図８のダイオードのアノード電極は、キャップ層６を介して障壁層５とショットキー接合を形成している第１のアノード電極２９と、それに電気的に接続されかつ２次元電子ガスのチャネルにオーム性接触している第２のアノード電極３９とを含んでいる。このダイオードでは、アノード電極の電圧が０Ｖである場合に、第１アノード電極２９のショットキー障壁の影響によってその下のチャネル層４が空乏化され、電流経路がピンチオフされて電流が遮断される。アノード電極に順方向バイアス電圧を印加すれば、第１アノード電極２９下にチャネルが形成され、第２アノード電極３９からカソード電極１８へ電子が流れる。
【００３７】
したがって、図７のダイオードに比べて、図８のダイオードにおいては順方向バイアス動作時の立ち上がり電圧を０Ｖに近づけることができ、より低いオン電圧での動作が実現され得る。一方、図８のダイオードにおいて逆方向バイアス電圧を印加した場合には、第１アノード電極２９下からカソード電極側に向かってチャネルの空乏化が発生して電流が遮断されるので、図７のダイオードと同じ耐圧が実現することができる。このような図８のダイオードにおいても、リサーフ層３としてｐ型ＩｎＧａＮ層を用いることによって、従来に比べてそのリサーフ層の正孔濃度を高くすることができる。したがって、図８のダイオードでは、逆バイアス動作時に発生するアノードのカソード側端の電界強度を弱めることが可能となる。その結果、図８のダイオードにおいては、従来と同じ耐圧の場合に２次元電子ガス濃度を高めることができるので、順方向バイアス動作時のオン電圧を低くすることができて損失を小さくし得る。また、図８のダイオードにおいては、従来と同じオン電圧となる２次元電子ガス濃度を生じる場合に、より高い耐圧を得ることができる。
【００３８】
（実施形態４）
図９の回路図は、本発明の実施形態４による電力変換装置における力率改善回路の主要部を示している。この図９の回路は、交流電源５１、ダイオード５２〜５６、インダクタ５７、ＨＦＥＴ５８、キャパシタ５９、および負荷抵抗６０を含んでいる。ダイオード５２〜５６としては図８のダイオードが用いられ、ＨＦＥＴ５８としては図６のＨＦＥＴが用いられている。
【００３９】
図９の電力変換装置おける力率改善回路では本発明による図６のＨＦＥＴと図８のダイオードが用いられているので、回路内部での損失が低減され得る。したがって、図９の力率改善回路の効率が向上して、低損失で高効率動作が可能となる。
【００４０】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能であることは言うまでもない。
【００４１】
例えば、上述の実施形態ではバッファ層２としてＡｌＮを用いたが、ＧａＮ、ＡｌＧａＮ、ＡｌＮ／ＧａＮなどの他の窒化物半導体を用いることもできる。
【００４２】
上述の実施形態ではｐ型ＩｎＧａＮリサーフ層３におけるIII族元素中のＩｎ組成比が０．１に設定されたが、このＩｎ組成比に限定されないことは言うまでもない。ただし、ｐ型ＩｎＧａＮリサーフ層３において、Ｉｎ組成比をあまりに高くすればバッファ層２との格子不整合の問題によって層厚を大きくすることができなくなり、ｐ型不純物の活性化率向上の効果よりも高品質結晶層を得るための臨界層厚減少の影響が大きくなり、高い正孔の面密度を得ることができなくなる。したがって、正孔の面密度の高いｐ型ＩｎＧａＮリサーフ層３を得るためには、Ｉｎ組成比は０．３以下であることが望ましい。また、ｐ型ＩｎＧａＮリサーフ層３の厚さは５０ｎｍに限られず、所望のオン抵抗を実現するために必要な正孔の面密度やＩｎ組成比に応じた設計値を用いることができる。
【００４３】
上述の実施形態では１層のアンドープＧａＮチャネル層４が用いられたが、アンドープまたはドープされたＡｌＧａＮ、ＩｎＧａＮ、ＧａＮ／ＡｌＧａＮ、またはＩｎＧａＮ／ＧａＮなどの１層または多層を含むチャネル層を用いることもできる。ただし、チャネル層としてＩｎＧａＮ層を用いる場合には、ｐ型ＩｎＧａＮリサーフ層からｐ型不純物がチャネル層まで拡散する可能性があるので、チャネル層の正孔濃度がリサーフ層の正孔濃度よりも低くなるように、そのチャネル層のＩｎ組成比はリサーフ層に比べて低いことが望ましい。なぜならば、Ｉｎ組成比が大きくなれば、p型不純物の活性化率が大きくなって正孔濃度が大きくなる傾向になるからである。また、チャネル層は、ドーピングされたｎ型ＧａＮやｐ型ＧａＮなどの半導体層であってもよい。しかしながら、低いオン抵抗を実現するためには２次元電子ガスの移動度を高くする必要があることから、チャネル層４の少なくとも最上表面層はＩｎ組成比が０でアンドープのＧａＮであることが最も好ましい。
【００４４】
上述の実施形態ではアンドープＡｌＧａＮ／ＡｌＮ多層膜からなる障壁層５上にアンドープＧａＮキャップ層６が設けられたが、キャップ層としてはＩｎＧａＮなどの他の窒化物半導体を用いてもよく、またキャップ層は省略することも可能である。キャップ層６が省略された場合には、ゲート電極およびアノード電極は障壁層５上に直接形成される。また、障壁層５としては、単一のアンドープまたはドーピングされたＡｌＧａＮ層、Ａｌ組成比やドーピング濃度が互いに異なる複数のＡｌＧａＮ層を含む多重ＡｌＧａＮ層、ＧａＮ／ＡｌＧａＮやＩｎＧａＮ／ＡｌＧａＮを含む多重窒化物半導体層などを用いることもできる。ただし、低いオン抵抗を得るためには２次元電子ガスの移動度を高くする必要があることから、障壁層５の少なくとも最下表面層は散乱による移動度低下が大きくなる３元混晶のＡｌＧａＮよりもＡｌＮであることが好ましい。
【００４５】
上述の実施形態ではソース電極とドレイン電極にＴｉ／Ａｌが用いられたが、Ｔｉ／Ａｕ、Ｈｆ／Ａｕ、Ｎｉ／Ａｕなどの他の電極材料をも用い得ることは言うまでもない。
【００４６】
上述の実施形態ではゲート電極とアノード電極にＮｉ／Ａｕが用いられたが、Ｔｉ／Ａｕ、Ｔｉ／Ａｌ、Ｐｄ／Ａｕ、Ｐｔ／Ａｕ、Ｗ、ＷＮx、ＷＳｉxなどの他の電極材料をも用い得ることは言うまでもない。
【００４７】
上述の実施形態ではリサーフ層用電極としてＰｄ／Ａｕが用いられたが、Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｗ、ＷＮx、ＷＳｉxなどの他の電極材料をも用い得ることは言うまでもない。
【００４８】
上述の実施形態ではソース電極、ドレイン電極、およびカソード電極とチャネル層とはオーム性接触しているが、ショットキー接合を形成していてもよい。しかしながら、窒化物半導体装置におけるオン抵抗を低減して損失を低減するためには、これらの電極とチャネル層とはオーム性接していることが望ましい。
【００４９】
上述の実施形態ではリサーフ層用電極とリサーフ層とはオーム性接触しているが、ショットキー接合を形成していてもよい。しかしながら、リサーフ層に流れる電流が大きくてオン抵抗の低減が大きい場合などの損失低減のために、リサーフ層用電極とリサーフ層とはオーム性接していることが望ましい。
【００５０】
上述の実施形態では絶縁膜としてＳｉＮ／ＳｉＯ2を用いているが、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＨｆＯ2、ＴｉＯ2、ＴａＯx、ＭｇＯ、Ｇａ2Ｏ3、ＳｉＮ／ＳｉＯ2／ＳｉＮ多重膜などをも用い得ることは言うまでもない。
【００５１】
上述の実施形態ではｐ型ＩｎＧａＮリサーフ層の正孔濃度が２×１０18ｃｍ-3に設定されたが、この濃度に限定されないことは言うまでもない。ただし、ｐ型ＧａＮ中では１×１０18ｃｍ-3以上の正孔濃度が得られにくいことから、本発明では正孔濃度が１×１０18ｃｍ-3以上の場合により効果的となる。
【００５２】
上述の実施形態ではリサーフ層のｐ型不純物としてＭｇを用いたが、Ｂｅなどの他のｐ型不純物を用いてもよい。
【００５３】
上述の実施形態では本発明によるＨＦＥＴおよびダイオードなどの窒化物半導体装置を含む力率改善回路が例示されたが、本発明による窒化物半導体装置はインバータやコンバータなどの他の電力変換装置も適用し得る。それらの電力変換装置の一部のみに本発明による窒化物半導体装置を適用してもよいことは言うまでもない。
【００５４】
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００５５】
以上のような本発明によれば、１×１０18ｃｍ-3以上の高い正孔濃度が得られかつチャネル層に比べて小さな厚さを有するｐ型ＩｎＧａＮリサーフ層を用いることによってゲート近傍が空乏化する際に発生する電界強度を小さくし得るので、耐圧が高くまたはオン抵抗が小さくて損失の小さい窒化物半導体装置を提供することができる。そして、その窒化物半導体装置を利用することによって、低損失で高効率動作が可能な電力変換装置を提供することができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施形態による窒化物半導体ＨＦＥＴの積層構造を示す模式的断面図である。
【図２】図１のＨＦＥＴにおけるゲートのドレイン側端の電界強度（ＭＶ／ｃｍ）とオン抵抗（Ωｍｍ）との関係を比較例との対比において示すグラフである。
【図３】図１のＨＦＥＴにおけるチャネル層の厚さ（ｎｍ）とオン抵抗（Ωｍｍ）との関係を示すグラフである。
【図４】図１のＨＦＥＴの一変形例を示す模式的断面図である。
【図５】図１のＨＦＥＴの他の変形例を示す模式的断面図である。
【図６】本発明の他の実施形態による窒化物半導体ＨＦＥＴの積層構造を示す模式的断面図である。
【図７】本発明の他の実施形態による窒化物半導体ダイオードの積層構造を示す模式的断面図である。
【図８】図７のダイオードの一変形例を示す模式的断面図である。
【図９】本発明のさらに他の実施形態による電力変換装置の主要部を示す回路図である。
【図１０】従来技術による窒化物半導体ＨＦＥＴの積層構造を示す模式的断面図である。
【符号の説明】
【００５７】
１，１０１  基板、２  バッファ層、３，１０２  リサーフ層、４，１０４  チャネル層、５，１０５  障壁層、６  キャップ層、７，１０７  ソース電極、８，１０８  ドレイン電極、９，１０９  ゲート電極、１０  絶縁膜、１１，１１１  リサーフ層用電極、１２，１１２  ヘテロ接合界面、１８  カソード電極、１９，２９，３９  アノード電極、５１  交流電源、５２〜５６  ダイオード、５７  インダクタ、５８  ＨＦＥＴ、５９  キャパシタ、６０  負荷抵抗。
【図１】
0004775859.tif 000002
【図２】
0004775859.tif 000003
【図３】
0004775859.tif 000004
【図４】
0004775859.tif 000005
【図５】
0004775859.tif 000006
【図６】
0004775859.tif 000007
【図７】
0004775859.tif 000008
【図８】
0004775859.tif 000009
【図９】
0004775859.tif 000010
【図１０】
0004775859.tif 000011