【手続補正書】
【提出日】平成15年11月18日(2003.11.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
受光ダイオードと、一導電型の半導体層内に形成された反対導電型のソース領域及びドレイン領域、該ソース領域とドレイン領域の間のチャネル領域上にゲート絶縁膜を介して形成されたゲート電極、及び該ゲート電極下でチャネル領域下の前記一導電型の半導体層内に設けられ、前記受光ダイオードで光照射により発生した光発生電荷を蓄積する一導電型の高濃度埋込層を有し、前記受光ダイオードに隣接する光信号検出用絶縁ゲート型電界効果トランジスタとを備えた単位画素を有し、前記光発生電荷を前記高濃度埋込層に蓄積して前記チャネル領域の閾値電圧を変調させて光信号を検出する固体撮像素子と、
前記光信号検出用絶縁ゲート型電界効果トランジスタのゲート電極に走査信号を出力する垂直走査信号駆動走査回路と、
前記高濃度埋込層に蓄積された前記光発生電荷を掃き出すために、ゲート電極の電位を既に充電されている状態に保持した状態で、ソースーゲート間の容量を介してゲート電圧を昇圧するためにソース電位を上昇させる高電圧を前記絶縁ゲート型電界効果トランジスタに供給する高圧供給回路と、
前記光発生電荷を前記高濃度埋込層に蓄積した状態での第１のソース電位を第１の入力に入力し、前記光発生電荷を前記高濃度埋込層から掃き出した状態での第２のソース電位を第２の入力に入力し、それらの入力に対応した電圧を出力する信号出力回路とを有し、
前記信号出力回路の前段に前記高圧供給回路からの高電圧の供給によって高電位となったソース電圧の入力を阻止する高電圧ブロック用スイッチ回路を備えたことを特徴とする固体撮像装置。
【請求項２】
前記信号出力回路は、第１のメモリ、第２のメモリ、第１のスイッチ回路、第２のスイッチ回路、第３のスイッチ回路、第４のスイッチ回路、及び前記第１の演算増幅器を有するスイッチトキャパシタ回路と、第２の演算増幅器を有する演算増幅回路とを備え、
前記第３の演算増幅器は、正及び負入力端子と正及び負出力端子とを有し、前記負入力端子と前記正出力端子の間に帰還キャパシタ（Ｃｆｓ）が接続され、かつ前記正入力端子と前記負出力端子の間に帰還キャパシタ（Ｃｆｎ）が接続され、
前記第４の演算増幅器は、正及び負入力端子と出力端子とを有し、前記第３の演算増幅器の正及び負出力端子にそれぞれ前記負及び正入力端子が接続されており、
前記第１のソース電位を前記第１のスイッチ回路により選択的に転送して前記第１のメモリに記憶させ、前記第３のスイッチ回路により前記第１のメモリから前記第３の演算増幅器の負入力端子に前記第１のソース電位を選択的に入力させ、
前記第２のソース電位を前記第２のスイッチ回路により選択的に転送して前記第２のメモリに記憶させ、前記第４のスイッチ回路により前記第２のメモリから前記第３の演算増幅器の正入力端子に前記第２のソース電位を選択的に入力させ、
前記第３の演算増幅器の正出力端子から前記第４の演算増幅器の負入力端子に前記第１のソース電位を入力させ、かつ前記第３の演算増幅器の負出力端子から前記第４の演算増幅器の正入力端子に前記第２のソース電位を入力させることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記信号出力回路は、第１のメモリ、第１のスイッチ回路、第３のスイッチ回路、及び第３の演算増幅器を有する第１のスイッチトキャパシタ回路と、第２のメモリ、第２のスイッチ回路、第４のスイッチ回路、及び第４の演算増幅器を有する第２のスイッチトキャパシタ回路と、演算増幅回路とを備え、
前記第１のソース電位を前記第１のスイッチ回路により選択的に転送して前記第１のメモリに記憶させ、前記第３のスイッチ回路により前記第１のソース電位を前記第１のメモリから前記第３の演算増幅器の入力端子に選択的に転送し、
前記第２のソース電位を前記第２のスイッチ回路により選択的に転送して前記第２のメモリに記憶させ、前記第４のスイッチ回路により前記第２のソース電位を前記第２のメモリから前記第４の演算増幅器の入力端子に選択的に転送し、
前記第３及び第４の演算増幅器から出力された前記第１及び第２のソース電位を前記演算増幅回路に入力し、前記第１及び第２のソース電位の差の電圧を出力することを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記固体撮像装置は、さらに、
前記絶縁ゲート型電界効果トランジスタのドレイン領域にドレイン電圧を供給するドレイン電圧駆動走査回路と、
前記信号出力回路の第３及び第４のスイッチ回路の開閉を制御する信号を供給する水平走査信号入力走査回路と、
前記信号出力回路の出力に接続された映像信号出力端子とを有することを特徴とする請求項２又は３記載の固体撮像装置。
【請求項５】
前記第１のメモリ及び前記第２のメモリにはそれぞれプリセット電圧を印加する手段が接続されていることを特徴とする請求項２乃至４の何れか一に記載の固体撮像装置。
【請求項６】
前記第１のスイッチ回路及び前記第２のスイッチ回路はともに、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタとが並列接続されたトランスミッションゲートであることを特徴とする請求項２乃至５の何れか一に記載の固体撮像装置。
【請求項７】
前記ソース領域から配線が分岐して前記第１のスイッチ回路と前記第２のスイッチ回路とに繋がり、前記高電圧ブロック用スイッチ回路は、前記ソース領域と前記配線の分岐点との間に一つ設けられていることを特徴とする請求項２乃至６の何れか一に記載の固体撮像装置。
【請求項８】
前記高電圧ブロック用スイッチ回路は第１の高電圧ブロック用スイッチ回路と第２の高電圧ブロック用スイッチ回路とから構成されており、前記ソース領域から配線が分岐して前記第１のスイッチ回路と前記第２のスイッチ回路とに繋がり、前記第１の高電圧ブロック用スイッチ回路は前記配線の分岐点と前記第１のスイッチ回路との間に設けられ、前記第２の高電圧ブロック用スイッチ回路は前記分岐点と前記第２のスイッチ回路との間に設けられていることを特徴とする請求項２乃至６の何れか一に記載の固体撮像装置。
【請求項９】
前記高電圧ブロック用スイッチ回路、前記第１及び第２の高電圧ブロック用スイッチ回路は、デプリーション型のＭＯＳトランジスタであることを特徴とする請求項７又は８記載の固体撮像装置。
【請求項１０】
受光ダイオードと、
一導電型の半導体層内に形成された反対導電型のソース領域及びドレイン領域、該ソース領域とドレイン領域の間のチャネル領域上にゲート絶縁膜を介して形成されたゲート電極、及び該ゲート電極下で前記チャネル領域下の前記一導電型の半導体層内に設けられ、前記受光ダイオードで光照射により発生した光発生電荷を蓄積する一導電型の高濃度埋込層を有し、前記受光ダイオードに隣接する光信号検出用絶縁ゲート型電界効果トランジスタと
を備えた単位画素を有し、前記光発生電荷を前記高濃度埋込層に蓄積して前記チャネル領域の閾値電圧を変調させて光信号を検出する固体撮像素子を有する固体撮像装置を用いて、前記受光ダイオードで光照射により発生した光発生電荷を前記高濃度埋込層に蓄積させる蓄積期間と、前記高濃度埋込層に蓄積された光発生電荷に基づく光信号を読み出す読出期間と、前記高濃度埋込層に残留する光発生電荷を排出する初期化期間と、前記光発生電荷を前記高濃度埋込層から掃き出した状態で雑音電圧を読み出す雑音電圧読出期間とをこの順に繰り返して光信号を読み出す固体撮像装置の駆動方法であって、
前記読出期間において、前記高濃度埋込層に光発生電荷を蓄積した後、前記絶縁ゲート型電界効果トランジスタのソース領域から出力した第１のソース電位を第１のメモリに記憶させ、
次いで、前記初期化期間において、前記ソース領域と前記第１のメモリとの間及び前記ソース領域と第２のメモリとの間を非接続とした上で、前記ゲート電極の電位を既に充電されている状態に保持した状態で、ソースーゲート間の容量を介してゲート電圧を昇圧するためにソース電位を上昇させる高電圧を前記絶縁ゲート型電界効果トランジスタに供給して、前記高濃度埋込層に蓄積された前記光発生電荷を掃き出し、
次いで、前記蓄積期間の前に、前記絶縁ゲート型電界効果トランジスタのソース領域から出力した第２のソース電位を前記第２のメモリに記憶させ、
次いで、前記蓄積期間において、前記第１及び第２のメモリに記憶させた第１及び第２のソース電位を読み出し、前記第１のソース電位と前記第２のソース電位との差の電圧を出力することを特徴とする固体撮像装置の駆動方法。
【請求項１１】
受光ダイオードと、
一導電型の半導体層内に形成された反対導電型のソース領域及びドレイン領域、該ソース領域とドレイン領域の間のチャネル領域上にゲート絶縁膜を介して形成されたゲート電極、及び該ゲート電極下で前記チャネル領域下の前記一導電型の半導体層内に設けられ、  前記受光ダイオードで光照射により発生した光発生電荷を蓄積する一導電型の高濃度埋込層を有し、前記受光ダイオードに隣接する光信号検出用絶縁ゲート型電界効果トランジスタと
を備えた単位画素を有し、前記光発生電荷を前記高濃度埋込層に蓄積して前記チャネル領域の閾値電圧を変調させて光信号を検出する固体撮像素子を有する固体撮像装置を用いて、前記受光ダイオードで光照射により発生した光発生電荷を前記高濃度埋込層に蓄積させる蓄積期間と、前記高濃度埋込層に蓄積された光発生電荷に基づく光信号を読み出す読出期間と、前記高濃度埋込層に残留する光発生電荷を排出する初期化期間と、前記光発生電荷を前記高濃度埋込層から掃き出した状態で雑音電圧を読み出す雑音電圧読出期間とをこの順に繰り返して光信号を読み出す固体撮像装置の駆動方法であって、
前記読出期間において、前記高濃度埋込層に光発生電荷を蓄積した後、第１のメモリにプリセット電圧を記憶させた後、前記絶縁ゲート型電界効果トランジスタのソース領域から出力した第１のソース電位を前記第１のメモリに記憶させ、
次いで、前記初期化期間において、前記ソース領域と前記第１のメモリとの間及び前記ソース領域と第２のメモリとの間を非接続とした上で、前記ゲート電極の電位を既に充電されている状態に保持した状態で、ソースーゲート間の容量を介してゲート電圧を昇圧するためにソース電位を上昇させる高電圧を前記絶縁ゲート型電界効果トランジスタに供給して、前記高濃度埋込層に蓄積された前記光発生電荷を掃き出し、
次いで、前記蓄積期間の前に、前記第２のメモリにプリセット電圧を記憶させた後、前記絶縁ゲート型電界効果トランジスタのソース領域から出力した第２のソース電位を前記第２のメモリに記憶させ、
次に、前記蓄積期間において、前記第１及び第２のメモリに記憶させた第１及び第２のソース電位を読み出し、前記第１のソース電位と前記第２のソース電位との差の電圧を出力することを特徴とする固体撮像装置の駆動方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
【課題を解決するための手段】
上記課題を解決するため、この発明は固体撮像装置に係り、その基本構成として、図１に示すように、受光ダイオード１１１と受光ダイオード１１１に隣接する光信号検出用の絶縁ゲート型電界効果トランジスタ（ＭＯＳトランジスタ）１１２とを含む各単位画素１０１を有している。各単位画素１０１においては、受光ダイオード１１１とＭＯＳトランジスタ１１２とは相互に接続したウエル領域１５ａ、１５ｂに形成され、ＭＯＳトランジスタ１１２のゲート電極下でチャネル領域下のウエル領域（一導電型の半導体層）１５ｂ内に光発生電荷を蓄積する高濃度埋込層（キャリアポケット）２５を有していることを特徴としている。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
また、第１及び第２のラインメモリＬｍｓ，Ｌｍｎにプリセット電圧を印加する手段を接続している。
本発明の駆動方法においては、上記固体撮像装置を用いて、光照射により発生した光発生キャリアを高濃度埋込層に蓄積させる蓄積期間と、高濃度埋込層に蓄積された光発生キャリアに基づく光信号を読み出す読出期間と、高濃度埋込層に残留する光発生キャリアを排出する初期化期間と、雑音電圧を読み出す雑音電圧読出期間とをこの順に繰り返して光信号を読み出す固体撮像装置の駆動方法であって、読出期間において、高濃度埋込層に光発生キャリアを蓄積した後、光信号検出用ＭＯＳトランジスタのソース領域から出力した第１のソース電位を第１のラインメモリに記憶させ、次いで、初期化期間において、ソース領域と第１のラインメモリとの間及びソース領域と第２のラインメモリとの間をともに非接続とした上で、ソース領域に電圧を印加して高濃度埋込層に蓄積された光発生電荷を排出させ、次いで、蓄積期間の前に、光信号検出用ＭＯＳトランジスタのソース領域から出力した第２のソース電位を記憶させ、次いで、第１及び第２のラインメモリに記憶させた第１及び第２のソース電位を読み出し、第１のソース電位と第２のソース電位との差の電圧を出力している。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
これら受光ダイオード１１１とＭＯＳトランジスタ１１２は、それぞれ異なるウエル領域、即ち第１のウエル領域１５ａと第２のウエル領域（一導電型の半導体層）１５ｂに形成され、それらのウエル領域１５ａ、１５ｂは互いに接続されている。受光ダイオード１１１の部分の第１のウエル領域１５ａは光照射による電荷の発生領域の一部を構成している。ＭＯＳトランジスタ１１２の部分の第２のウエル領域１５ｂはこの領域１５ｂに付与するポテンシャルによってチャネルの閾値電圧を変化させることができるゲート領域を構成している。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
また、受光ダイオード１１１の受光窓２４以外の領域は金属層（遮光膜）２３により遮光されている。
上記のＭＯＳ型イメージセンサにおける光信号検出のための素子動作においては、蓄積期間−読出期間−初期化期間（掃出期間）−雑音電圧読出期間−蓄積期間−・・というように、蓄積期間−読出期間−初期化期間（掃出期間）−雑音電圧読出期間という一連の過程が繰り返される。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
雑音電圧読出期間は、初期化期間と蓄積期間の間に設けられた期間であり、この期間を利用してキャリアポケット２５から光発生電荷を掃き出した状態での第２のソース電位を第２のラインメモリに記憶させる。
次に、本発明の実施の形態に係るＭＯＳ型イメージセンサのデバイス構造を断面図を用いて説明する。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
このエピタキシャル層１２に受光ダイオード１１１と光信号検出用ＭＯＳトランジスタ１１２とを含む単位画素１０１が複数形成されている。そして、各単位画素１０１を分離するように、隣接する単位画素１０１間のエピタキシャル層１２表面に、選択酸化（ＬＯＣＯＳ）によりフィールド絶縁膜（素子分離絶縁膜）１４が形成されている。さらに、フィールド絶縁膜１４の下部であって基板１１上部に、エピタキシャル層１２とフィールド絶縁膜１４との界面全体を含み、かつｎ型のエピタキシャル層１２を分離するようにｐ型の素子分離領域１３が形成されている。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
また、リング状のゲート電極１９によって囲まれるようにｎ型のソース領域１６が形成されている。ソース領域１６は、中央部が高濃度となっており、周辺部が低濃度となっている。ソース電極２０はソース領域１６に接続している。
ゲート電極１９は、ドレイン領域１７ａとソース領域１６の間の第２のウエル領域１５ｂ上にゲート絶縁膜１８を介して形成されている。ゲート電極１９下の第２のウエル領域１５ｂの表層がチャネル領域となる。さらに、通常の動作電圧において、チャネル領域を電子の蓄積状態或いはデプレーション状態に保持するため、チャネル領域に適当な濃度のｎ型不純物を導入してチャネルドープ層１５ｃを形成している。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
上記したｐ+ 型のキャリアポケット２５では光発生電荷のうち光発生ホールに対するポテンシャルが低くなるため、ドレイン領域１７ａ、１７ｂにゲート電圧よりも高い電圧を印加したときに光発生ホールをこのキャリアポケット２５に集めることができる。
図９（ｂ）に光発生ホールがキャリアポケット２５に蓄積し、チャネル領域に電子が誘起されて電子の蓄積領域が生じている状態のポテンシャル図を示す。この蓄積電荷により、ＭＯＳトランジスタ１１２の閾値電圧が変化する。従って、光信号の検出は、この閾値電圧の変化を検出することにより行うことができる。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
次に、図４及び図５にしたがって、一連の連続した固体撮像素子の光検出動作を簡単に説明する。光検出動作は、前記したように、蓄積期間−読出期間−初期化期間（掃出期間）−雑音電圧読出期間からなる一連の過程を繰り返し行う。ここでは、都合上、蓄積期間から説明を始める。
まず、蓄積期間において、光信号検出用ＭＯＳトランジスタ１１２のゲート電極１９に低いゲート電圧を印加し、ドレイン領域１７ａ、１７ｂにトランジスタの動作に必要な約２〜３Ｖの電圧（ＶＤＤ）を印加する。このとき、第１のウエル領域１５ａ、第２のウエル領域（一導電型の半導体層）１５ｂ及びエピタキシャル層１２が空乏化する。このとき、ドレイン領域１７ａ、１７ｂからソース領域１６に向かう電界が生じる。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
なお、蓄積期間において、ラインメモリＬｍｓ、Ｌｍｎに記憶されたソース電位の差の電圧が映像信号出力端子１０７に出力されるが、この動作に関しては雑音電圧読出期間の後に説明することにする。
次に、読出期間の前半において、高電圧ブロック用スイッチ回路ＣＫ７を閉じ、かつ第２のスイッチ回路ＣＫ２を開放して、第１のスイッチ回路ＣＫ１とソース領域との間を導通させるとともに、第２のラインメモリＬｍｎとソース領域との間を非導通とする。また、ＶＳＣＡＮ駆動走査回路１０２の出力（ＶＰＧｎ）を接地電位（ＭＯＳトランジスタ１１２のゲート電位となる）とする。同時に、信号出力回路１０５の第１のスイッチ回路ＣＫ１を閉じるとともにプリチャージスイッチ回路ＣＫ５を閉じて第１のラインメモリＬｍｓにプリセット電圧Ｖｍｐｒ（１．６Ｖ（ＭＯＳトランジスタ１１２のソース電位となる））を記憶させておく。一方、ＶＤＤ供給線２２ａは凡そ３．３Ｖに保たれている。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
次に、読出期間の後半において、高電圧ブロック用スイッチ回路ＣＫ７を閉じ、かつ第２のスイッチ回路ＣＫ２を開放したままにして、第１のスイッチ回路ＣＫ１とソース領域との間を導通させておく。ＶＳＣＡＮ駆動走査回路１０２の出力（ＶＰＧｎ）を凡そ２．２Ｖ（ＭＯＳトランジスタ１１２のゲート電位となる）とする。一方、ＶＤＤ供給線２２ａは凡そ３．３Ｖ（ＭＯＳトランジスタ１１２のドレイン電位となる）に保たれている。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
即ち、ゲート電極１９にＭＯＳトランジスタ１１２が飽和状態で動作しうる約２〜３Ｖのゲート電圧を印加し、ドレイン領域１７ａ、１７ｂにＭＯＳトランジスタ１１２が動作しうる約２〜３Ｖの電圧ＶＤＤを印加する。これにより、キャリアポケット２５上方のチャネル領域の一部に低電界の電子の蓄積領域が形成され、チャネル領域の残りの部分に高電界領域が形成される。このとき、ＭＯＳトランジスタ１１２のドレイン電圧−電流特性は、図１０に示すように、飽和特性を示す。


【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
高濃度埋込層２５に蓄積された光発生電荷を排出した後、蓄積期間の前の雑音電圧読出期間の前半において、高電圧ブロック用スイッチ回路ＣＫ７を閉じ、かつ第１のスイッチ回路を開放して第２のスイッチ回路ＣＫ２とソース領域との間を導通させるとともに、第１のラインメモリＬｍｓとソース領域との間を非導通とする。また、ＶＳＣＡＮ駆動走査回路１０２の出力（ＶＰＧｎ）を接地電位（ＭＯＳトランジスタ１１２のゲート電位となる）とし、同時にＶＤＤ駆動走査回路１０３の出力（Ｖｐｄｎ）を３．３Ｖ（ＭＯＳトランジスタ１１２のドレイン電位となる）とする。また、プリチャージスイッチ回路ＣＫ６と第２のスイッチ回路ＣＫ２を閉じて、絶縁ゲート型電界効果トランジスタ１１２のソース領域に第２のラインメモリＬｍｎを接続する。これにより、第２のラインメモリＬｍｎにプリセット電圧Ｖｍｐｒ（１．６Ｖ（ＭＯＳトランジスタ１１２のソース電位となる））を記憶させておく。


【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
次に、雑音電圧読出期間の後半において、高電圧ブロック用スイッチ回路ＣＫ７を閉じ、かつ第１のスイッチ回路ＣＫ１を開放したままにして、第２のスイッチ回路ＣＫ２とソース領域との間を導通させておく。また、ＶＳＣＡＮ駆動走査回路１０２の出力（ＶＰＧｎ）を凡そ２．２Ｖ（ＭＯＳトランジスタ１１２のゲート電位となる）とする。一方、ＶＤＤ供給線２２ａは凡そ３．３Ｖに保たれている。


【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
これにより、キャリアポケット２５上方のチャネル領域の一部に低電界の電子の蓄積領域が形成され、チャネル領域の残りの部分に高電界領域が形成される。このとき、ＭＯＳトランジスタ１１２のソースにドレイン電流が流れて、ドレイン電圧−電流特性は、図１０に示すように、閾値電圧に従って飽和特性を示す。これにより、図５（ａ）に示すように、第２のラインメモリＬｍｎが充電されていく。充電が進むにつれてソース電位が上昇していき、ソース電位が閾値電圧に等しくなったところでドレイン電流が流れなくなる。これにより、充電は完了し、第２のラインメモリＬｍｎに光発生電荷によらない残留電荷に起因した雑音電圧（ＶoutN）が記憶される。


【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
雑音電圧読出期間の終了後、第２のスイッチ回路ＣＫ２及びプリチャージスイッチ回路ＣＫ６を開放する。
次いで、蓄積期間に戻るが、このときに蓄積動作を行うとともに、ラインメモリＬｍｓ、Ｌｍｎに記憶されているソース電位ＶoutS、ＶoutNの差の電圧を出力する動作を行う。以下に、ソース電位を出力する動作を説明する。


【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
また、ラインメモリＬｍｓ、Ｌｍｎへの書き込みには有限の時間を必要とするが、ラインメモリＬｍｓ、Ｌｍｎへの書き込み時間は雑音電圧読出期間や読出期間と比較して大幅に短い。このため、ラインメモリＬｍｓ、Ｌｍｎへの書き込みは雑音電圧読出期間等中に行うことができる。
ところで、複数のラインメモリを並列に並べるとそれらの寄生容量が読み出すべきラインメモリに並列に入るが、読み出すべきラインメモリに記憶させた第１及び第２のソース電位はスイッチトキャパシタ回路を通して出力される。このとき、スイッチトキャパシタ回路内では第１の演算増幅器３１により電荷移動が行われるためスイッチトキャパシタ回路の出力側から見た寄生容量は小さくなる。


【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
さらに、蓄積動作−読出動作−掃出動作（初期化動作）−雑音電圧読出動作の一連の過程において、光発生ホールが移動するときに、半導体表面やチャネル領域内の雑音源と相互作用しない理想的な光電変換機構を実現することができる。
以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。


【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2001298662.tif 000001
【手続補正２１】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2001298662.tif 000002