(57)【特許請求の範囲】
【請求項１】
絶縁体の上に半導体膜を形成し、第１のフォトリソグラフィー工程によって前記半導体膜を島状の半導体膜にする第１工程と、
前記島状の半導体膜を覆うゲート絶縁膜を形成する第２工程と、
前記ゲート絶縁膜の上に第１の導電膜を形成し、前記第１の導電膜上に第２の導電膜を形成して、前記第１の導電膜及び前記第２の導電膜が積層した導電膜を形成する第３工程と、
第２のフォトリソグラフィー工程によって、前記第２の導電膜上にレジストマスクを形成し、前記レジストマスクを用いて前記導電膜をエッチングして、
前記第１の導電膜からなる第１のゲート電極、及び、
前記第２の導電膜からなる第２のゲート電極を形成する第４工程と、
前記レジストマスク、前記第１のゲート電極および前記第２のゲート電極をドーピングマスクにして前記島状の半導体膜のうち、後にソース領域及びドレイン領域となる領域にｎ型不純物元素を添加する第５工程と、
前記レジストマスクを用いて、前記第１のゲート電極および前記第２のゲート電極をエッチングして線幅を細らせた後、前記第２のゲート電極の線幅を前記第１のゲート電極の線幅よりも細くするように選択的にエッチングしてゲート電極を形成し、前記レジストマスクを除去する第６工程と、
前記第６工程の後、前記第２のゲート電極のみをドーピングマスクにし、且つ、前記第１のゲート電極の、前記第２のゲート電極と重なっていない部分を貫通させて前記島状の半導体膜にｎ型不純物元素を添加して、
前記島状の半導体膜に、
チャネル形成領域、
前記ソース領域、
前記ドレイン領域、
前記ソース領域及び前記ドレイン領域よりもｎ型不純物元素の濃度が低い２つの第１のｎ型不純物領域、及び、
前記第１のｎ型不純物領域よりもｎ型不純物元素の濃度が低い２つの第２のｎ型不純物領域を形成する第７工程と、
前記ゲート電極を覆う層間絶縁膜を形成する第８工程と、
第３のフォトリソグラフィー工程によって、前記層間絶縁膜の上に、前記ソース領域及びドレイン領域に達するコンタクトホールを形成し、前記層間絶縁膜上に導電膜を形成し、第４のフォトリソグラフィー工程によって、前記導電膜をエッチングして、
ソース配線及びドレイン配線を形成する第９工程と、
前記層間絶縁膜の上に発光素子を形成する第１０工程と、
前記発光素子の上にパッシベーション膜を形成する第１１工程と、
を有し、
前記２つの第２のｎ型不純物領域はそれぞれ前記チャネル形成領域及び前記第１のｎ型不純物領域との間に接して設けられ、
前記２つの第１のｎ型不純物領域はそれぞれ前記第２のｎ型不純物領域及びソース領域との間並びに前記第２のｎ型不純物領域及びドレイン領域との間に接して設けられ、
前記第２のｎ型不純物領域は前記ゲート電極のうち、第１のゲート電極とのみ重なり、
前記第１のｎ型不純物領域は前記ゲート電極と重なっていないことを特徴とする発光装置の作製方法。
【請求項２】
請求項１において、前記第１の導電膜として窒化タンタル膜もしくは窒化チタン膜を用い、前記第２の導電膜としてタングステン膜もしくはアルミニウム合金膜を用いることを特徴とする発光装置の作製方法。
【請求項３】
請求項１において、前記第１の導電膜にタングステン膜を用い、前記第２の導電膜にアルミニウム合金膜を用いることを特徴とする発光装置の作製方法。
【請求項４】
請求項１において、前記第４工程の前記第１のゲート電極および前記第２のゲート電極はテーパー形状を有することを特徴とする発光装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記層間絶縁膜は窒化珪素膜もしくは窒化酸化珪素膜並びに樹脂膜からなることを特徴とする発光装置の作製方法。
【請求項６】
請求項１乃至請求項４のいずれか一において、前記パッシベーション膜は炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含むことを特徴とする発光装置の作製方法。
【請求項７】
請求項１乃至請求項４のいずれか一において、前記配線の最表面は周期表の１族もしくは２族に属する元素を含む金属膜もしくはビスマス膜であることを特徴とする発光装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電極間に発光性材料を挟んだ素子を有する発光装置及びその作製方法並びにその発光装置を表示部（表示ディスプレイまたは表示モニタ）に用いた電気器具に関する。特に、ＥＬ（Electro Luminescence）が得られる発光性材料（以下、ＥＬ材料という）を用いた発光装置及びその作製方法に関する。なお、有機ＥＬディスプレイや有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）は本発明の発光装置に含まれる。
【０００２】
また、本発明に用いることのできる発光性材料は、一重項励起もしくは三重項励起または両者の励起を経由して発光（燐光および／または蛍光）するすべての発光性材料を含む。
【０００３】
【従来の技術】
近年、発光性材料のＥＬ現象を利用した自発光素子（以下、ＥＬ素子という）を用いた発光装置（以下、ＥＬ発光装置という）の開発が進んでいる。ＥＬ発光装置は自発光素子を用いた表示装置であるため、液晶ディスプレイのようなバックライトが不要であり、さらに視野角が広いため、屋外で使用する携帯型機器の表示部として注目されている。
【０００４】
ＥＬ発光装置にはパッシブマトリクス型とアクティブマトリクス型の二種類があり、どちらも盛んに開発が行われている。特に現在はアクティブマトリクス型ＥＬ発光装置が注目されている。アクティブマトリクス型ＥＬ発光装置は、画素部を形成する各画素に薄膜トランジスタ（以下、ＴＦＴという）を設け、ＥＬ素子に流す電流量を前記ＴＦＴで制御する点に特徴がある。
【０００５】
アクティブマトリクス型の利点は、高精細な画像表示を行うことができる点にあり、より情報量の多い画像を提供することができる。
【０００６】
しかしながら、各画素にＴＦＴを要するためパッシブマトリクス型に比べて製造工程が複雑になり、歩留まりの低下や製造期間の長期化に伴う製造コストの増加が問題となる。特に、フォトリソグラフィ工程が多いと歩留まりの低下が顕著になるため、フォトリソグラフィ工程の削減が重要課題であった。
【０００７】
【発明が解決しようとする課題】
本発明は上記問題点を鑑みてなされたものであり、フォトリソグラフィ工程を削減して歩留まりの向上および製造期間の短縮を図り、製造コストを低減することにより安価な発光装置及びその作製方法を提供することを課題とする。また、安価な発光装置を表示部として用いた安価な電気器具を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明はＴＦＴの製造に係るフォトリソグラフィ工程を削減することにより発光装置の歩留まりの向上および製造期間の短縮を図る。特徴的な点は、ゲート電極を異なる種類の複数層の導電膜で形成し、それらのエッチング時の選択比を利用してそれぞれ異なる厚みを与え、マスクとして利用して活性層内に形成される不純物領域の濃度を調節する点である。
【０００９】
本発明を特徴づけるｎチャネル型ＴＦＴの代表的な作製工程例について図１を用いて説明する。図１（Ａ）において、１００は絶縁体であり、表面に絶縁膜を設けた基板、絶縁基板もしくは絶縁膜である。絶縁体１００の上には半導体膜（典型的には珪素膜）１０１が形成されており、この半導体膜１０１はＴＦＴの活性層となる。また、半導体膜１０１は珪素を含む絶縁膜１０２で覆われており、この絶縁膜１０２はＴＦＴのゲート絶縁膜となる。なお、珪素を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜もしくはこれらを組み合わせた積層膜を用いることが可能である。
【００１０】
次に、珪素を含む絶縁膜１０２上に二層以上の導電膜を積層した導電膜を形成する。ここでは第１の導電膜１０３及び第２の導電膜１０４を形成する。ここで第１の導電膜１０３と第２の導電膜１０４との間でエッチング時の選択比がとれることは重要である。具体的には、第１の導電膜１０３を残しつつ第２の導電膜１０４をエッチングできる条件が存在することが重要であるとも言える。
【００１１】
典型的には、１）第１の導電膜に窒化タンタル膜、第２の導電膜にタングステン膜を用いる組み合わせ、２）第１の導電膜にタングステン膜、第２の導電膜にアルミニウム膜（アルミニウム合金膜を含む）を用いる組み合わせ、もしくは、３）第１の導電膜に窒化チタン膜、第２の導電膜にタングステン膜を用いる組み合わせが挙げられる。勿論、第２の導電膜の上に他の導電膜を設けた三層以上の構造としても良い。例えば、第２の導電膜にアルミニウム膜を用いた場合、接触抵抗を低減するためにアルミニウム膜の上に窒化チタン膜もしくはチタン膜を設けた構造とすることが好ましい。
【００１２】
上記１）の組み合わせでは、塩素（Ｃｌ2）ガスと四フッ化炭素（ＣＦ4）ガスの組み合わせでタングステン膜と窒化タンタル膜がエッチングされ、このガス系に酸素（Ｏ2）ガスを加えることで窒化タンタル膜のエッチングレートが極端に低下するため選択比をとることができる。
【００１３】
また、上記２）の組み合わせでは、三塩化臭素（ＢｒＣｌ3）ガスと塩素（Ｃｌ2）ガスの組み合わせでアルミニウム膜はエッチングされるがタングステン膜はエッチングされない。また、塩素（Ｃｌ2）ガスと四フッ化炭素（ＣＦ4）ガスの組み合わせでタングステン膜はエッチングされるがアルミニウム膜はエッチングされない。こうして両者の選択比をとることができる。
【００１４】
次に、図１（Ｂ）に示すように、第１の導電膜１０３及び第２の導電膜１０４をレジストマスク１０５を用いてエッチングし、ゲート電極１０６を形成する。本明細書では第１の導電膜をエッチングして得たゲート電極を第１のゲート電極と呼び、第２の導電膜をエッチングして得たゲート電極を第２のゲート電極と呼ぶことにする。従って、ゲート電極１０６は第１のゲート電極１０６aと第２のゲート電極１０６bからなる。
【００１５】
ゲート電極１０６はエッチング条件によりテーパーを有する形状とすることが好ましい。テーパーとは、電極の端部における端面が斜めになった部分であり、下地との角度はテーパー角と呼ばれる。テーパーを有する形状とは電極端部があるテーパー角を持って斜めになった形状であり、台形はテーパーを有する形状に含まれる。
【００１６】
なお、ゲート電極１０６を形成する際にゲート絶縁膜１０２も若干エッチングされるため膜厚が薄くなる。エッチング条件によっても異なるが、この膜減りは２０〜５０ｎｍに抑えることが好ましい。
【００１７】
そして、この状態で半導体をｎ型半導体にする不純物元素（以下、ｎ型不純物元素という）を半導体膜１０１に添加する。このとき、ゲート電極１０６をマスクとして用い、自己整合的に（セルフアラインで）ｎ型不純物元素を添加する。なお、具体的にはｎ型不純物元素として周期表の１５族に属する元素（代表的にはリンもしくは砒素）を用いることができる。
【００１８】
このとき添加方法は公知のプラズマドーピング法もしくはイオンインプランテーション法を用いれば良い。また、半導体膜中に添加する濃度は１×１０20〜１×１０21atoms/cm3とすれば良い。このような濃度でｎ型不純物元素が添加された領域１０７、１０８を本明細書中ではｎ型不純物領域（ａ）と呼ぶことにする。
【００１９】
次に、図１（Ｃ）に示すように、ゲート電極１０６を形成する時と同一の条件でゲート電極１０６をさらにエッチングする。これによりさらにゲート電極１０６の側面がエッチングされ、線幅が細くなった（外形が小さくなった）ゲート電極１０９が形成される（ゲート電極１０９は第１のゲート電極１０９a及び第２のゲート電極１０９bからなる）。また、このとき、ゲート絶縁膜１０２の膜減りは進行する。
【００２０】
次に、図１（Ｃ）のエッチング中にエッチング条件を変え、ゲート電極１０９の一部、具体的には第２のゲート電極１０９bが選択的にエッチングされるような条件とする。そのためには、エッチングガスの種類、基板バイアス電圧、電極に印加する電力などを変更すれば良い。ここでは第１のゲート電極１０９aと第２のゲート電極１０９bの選択比が確保できれば良いので、エッチングガスを変化させることが最も容易である。
【００２１】
こうして図１（Ｄ）に示すように、第１のゲート電極１０９a及び第２のゲート電極１１０の積層構造からなるゲート電極１１１が形成される。
【００２２】
そして、この状態で再びｎ型不純物元素の添加工程を行う。この添加工程では図１（Ｂ）の添加工程よりも加速電圧を上げ、深い位置にまで不純物元素が到達しうるように行う。このとき、１１２、１１３で示される領域には１×１０17〜１×１０19atoms/cm3の濃度でｎ型不純物元素が添加される。このような濃度でｎ型不純物元素が添加された領域１１２、１１３を本明細書中ではｎ型不純物領域（ｂ）と呼ぶことにする。
【００２３】
この添加工程では二層以上の導電膜を積層した部分、即ち第１のゲート電極１０９aと第２のゲート電極１１０との積層部分がマスクとなり、ゲート電極の一部、即ち第１のゲート電極１０９aのみが露呈した部分を貫通させてｎ型不純物元素が添加される。
【００２４】
従って、１１４、１１５で示される領域は第１のゲート電極１０９aの端部（第２のゲート電極１１０に接しない部分）を貫通させてｎ型不純物元素を添加することになるため、ｎ型不純物領域（ｂ）よりも低い濃度（好ましくは１×１０16〜５×１０18atoms/cm3、さらに好ましくは１×１０16〜１×１０18atoms/cm3）でｎ型不純物元素が添加される。このような濃度でｎ型不純物元素が添加された領域１１４、１１５を本明細書中ではｎ型不純物領域（ｃ）と呼ぶことにする。
【００２５】
なお、ｎ型不純物元素が添加されなかった領域１１６はＴＦＴのチャネル形成領域として機能する領域であり、ゲート電極１１０の直下に形成される。
【００２６】
このあと、図１（Ｅ）に示すように、パッシベーション膜１１７、層間絶縁膜１１８、ＴＦＴの活性層となる半導体膜に接するソース配線１１９およびドレイン配線１２０を形成すればｎチャネル型ＴＦＴが完成する。パッシベーション膜１１７としては窒化珪素膜もしくは窒化酸化珪素膜を用いれば良い。また、層間絶縁膜１１８としては無機絶縁膜、有機絶縁膜もしくはそれらの積層膜を用いれば良い。有機絶縁膜としてはポリイミド、アクリル樹脂、ポリアミド、ＢＣＢ（ベンゾシクロブテン）といった樹脂膜を用いることができる。また、ソース配線１１９およびドレイン配線１２０としては公知の導電膜を用いれば良い。
【００２７】
以上の作製工程において、フォトリソグラフィ工程は半導体膜１０１の形成時、ゲート電極１０６の形成時、層間絶縁膜のコンタクトホールの形成時並びにソース配線およびドレイン配線の形成時の４回である。ＣＭＯＳ回路を形成する場合は、ｐチャネル型ＴＦＴを作製するために１回フォトリソグラフィ工程が増えるがそれでも５回で済む。
【００２８】
図１（Ｅ）のＴＦＴは、チャネル形成領域１１６とドレイン領域１０８との間に、ｎ型不純物領域（ｂ）１１３およびｎ型不純物領域（ｃ）１１５が形成されている。ここでｎ型不純物領域（ｃ）１１５は第１のゲート電極１０９aにゲート絶縁膜１０２を挟んで重なっており、この構造がホットキャリア劣化を防ぐ上で非常に有効である。また、ｎ型不純物領域（ｂ）１１３は従来のＬＤＤ（ライトドープドレイン）領域と同様の作用をもつ領域である。
【００２９】
従って、図１（Ｅ）のＴＦＴはホットキャリア対策がｎ型不純物領域（ｃ）により施され、リーク電流対策がｎ型不純物領域（ｂ）により施されており、非常に信頼性の高い構造となっている。本発明は、このように信頼性の高いＴＦＴを５回のフォトリソグラフィ工程で作製できるため、発光素子を含めた発光装置全体の歩留まりの向上および製造期間の短縮を図るばかりでなく、安価で信頼性の高い発光装置を作製することが可能となる。
【００３０】
【発明の実施の形態】
本発明の実施の形態について、以下に示す実施例を用いて詳細な説明を行うこととする。
【００３１】
【実施例】
〔実施例１〕
本発明の実施例について図２〜図４を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００３２】
まず、図２（Ａ）に示すように、ガラス基板３０１上に下地膜３０２を３００ｎｍの厚さに形成する。本実施例では下地膜３０２として窒化酸化珪素膜を積層して用いる。この時、ガラス基板３０１に接する方の膜の窒素濃度を１０〜２５ｗｔ％としておくと良い。
【００３３】
また、下地膜３０２に放熱効果を持たせることは有効であり、基板３０１の両面もしくは片面に炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を設けておくことは有効である。ＤＬＣ膜はＣＶＤ法もしくはスパッタ法にて成膜可能であり、室温から１００℃以下の温度範囲で成膜できるという利点がある。
【００３４】
次に下地膜３０２の上に５０ｎｍの厚さの非晶質珪素膜（図示せず））を公知の成膜法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。また、膜厚は２０〜１００ｎｍの厚さであれば良い。
【００３５】
そして、特開平７−１３０６５２号公報に記載の技術により非晶質珪素膜を結晶化し、結晶質珪素膜（多結晶シリコン膜若しくはポリシリコン膜ともいう）３０３を形成する。本実施例では、結晶化を促進する元素としてニッケルを用いている。勿論、他の結晶化方法としてレーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法を用いても良い。
【００３６】
次に、図２（Ｂ）に示すように、結晶質珪素膜３０３を１回目のフォトリソグラフィ工程によりエッチングして島状の半導体膜３０４〜３０７を形成する。これらは後にＴＦＴの活性層となる半導体膜である。
【００３７】
ここで本実施例では、半導体膜３０４〜３０７上に酸化珪素膜からなる保護膜（図示せず）を１３０ｎｍの厚さに形成し、半導体をｐ型半導体とする不純物元素（以下、ｐ型不純物元素という）を半導体膜３０４〜３０７に添加する。ｐ型不純物元素としては周期表の１３族に属する元素（典型的にはボロンもしくはガリウム）を用いることができる。なお、この保護膜は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【００３８】
また、このとき添加されるｐ型不純物元素の濃度は、１×１０15〜５×１０17atoms/cm3（代表的には１×１０16〜１×１０17atoms/cm3）とすれば良い。この濃度で添加されたｐ型不純物元素はｎチャネル型ＴＦＴのしきい値電圧の調節に用いられる。
【００３９】
次に、半導体膜３０４〜３０７を覆ってゲート絶縁膜３０８を形成する。ゲート絶縁膜３０８としては、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では１１５ｎｍ厚の窒化酸化珪素膜を用いる。
【００４０】
次に、第１の導電膜３０９として３０ｎｍ厚の窒化タンタル膜を形成し、さらに第２の導電膜３１０として３７０ｎｍのタングステン膜を形成する。これらの金属膜はスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。また、タングステンターゲットの純度を９９．９９９９％とすることで、抵抗率が２０ｍΩｃｍ以下の低抵抗なタングステン膜を形成することができる。
【００４１】
次に、レジストマスク３１１a〜３１１gを形成し、第１の導電膜３０９及び第２の導電膜３１０をエッチングする。なお、本明細書中ではここで行うエッチング処理を第１のエッチング処理と呼ぶ。
【００４２】
本実施例では、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）を用いたエッチング方法を採用する。エッチングガスとしては四フッ化炭素（ＣＦ4）ガスと塩素（Ｃｌ2）ガス混合ガスを用い、１Ｐａの成膜圧力とする。この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として１５０ＷのＲＦ電力（１３．５６ＭＨｚ）を印加して、負の自己バイアスが基板に加わるようにする。
【００４３】
このような条件によりエッチング処理を行うと、窒化タンタル膜とタングステン膜の選択比が１：１に近くなり、一括でエッチングすることが可能となる。また、レジストマスク３１１a〜３１１eの端部の後退を利用して第１の導電膜３０９と第２の導電膜３１０を一括でエッチングして１５〜４５°のテーパー角を有するテーパー形状とすることができる。本実施例のエッチング条件では約２５°のテーパー角を得ることができる。
【００４４】
こうして、図２（Ｃ）に示すように第１の導電膜と第２の導電膜との積層膜からなるゲート電極３１２〜３１６並びにスイッチングＴＦＴのソース配線３１７およびドレイン配線３１８が形成される。なお、ドレイン配線３１８は電流制御ＴＦＴのゲート電極を兼ねている。
【００４５】
次に、ゲート電極３１２〜３１６、ソース配線３１７およびドレイン配線３１８をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域（ａ）３１９〜３２７にはｎ型不純物元素が１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）の濃度で含まれる。これらの不純物領域３１９〜３２７はｎチャネル型ＴＦＴのソース領域およびドレイン領域を形成する。
【００４６】
次に、レジストマスク３１１a〜３１１gをそのまま用いてゲート電極３１２〜３１６、ソース配線３１７及びドレイン配線３１８のエッチングを行う。このときのエッチング条件は第１のエッチング処理と同一の条件で良い。ここでは図２（Ｄ）に示すようにゲート電極３１２〜３１６のテーパー部分を後退させ、図２（Ｃ）よりも線幅の細い（外形の小さい）ゲート電極３２８〜３３２、ソース配線３３３およびドレイン配線３３４を形成する。
【００４７】
さらに、図２（Ｅ）に示すように、レジストマスク３１１a〜３１１gをそのまま用いて第２の導電膜（タングステン膜）を選択的にエッチングする。このエッチング条件は第１のエッチング処理に対してエッチングガスとして酸素ガスを混合すれば良く、本明細書ではここで行うエッチング処理を第２のエッチング処理と呼ぶ。これはエッチングガスに酸素が加わることで第１の導電膜（窒化タンタル膜）のエッチングの進行が極端に遅くなるためである。
【００４８】
このとき、第１のゲート電極３３５a〜３３９aと第２のゲート電極３３５b〜３３９bとの積層構造からなるゲート電極３３５〜３３９が形成され、さらに第１のソース配線３４０aと第２のソース配線３４０bとの積層構造からなるソース配線３４０および第１のドレイン配線３４１aと第２のドレイン配線３４１bとの積層構造からなるドレイン配線３４１が形成される。
【００４９】
次に、レジストマスク３１１a〜３１１gを除去し、図３（Ａ）に示すように、ｎ型不純物元素（本実施例ではリン）を添加する。この工程ではｎ型不純物領域３４２〜３５１にｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるように調節する。なお、本明細書ではこの濃度でｎ型不純物元素が添加された不純物領域をｎ型不純物領域（ｂ）と呼ぶことにする。
【００５０】
また、このとき同時にｎ型不純物領域３５２〜３６１も形成される。これらの不純物領域は、第１のゲート電極３３５a〜３３９aを貫通したｎ型不純物元素によって形成されるため、ｎ型不純物領域３４２〜３５１の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加される。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度でｎ型不純物元素を含む。なお、本明細書ではこの濃度でｎ型不純物元素が添加された不純物領域をｎ型不純物領域（ｃ）と呼ぶことにする。
【００５１】
また、ｎ型不純物元素は第１のゲート電極３３５a〜３３９aおよびゲート絶縁膜３０８を貫通させて添加する必要があるため、ｎ型不純物元素の加速電圧を７０〜１２０ｋＶ（本実施例では９０ｋＶ）と高めに設定する。
【００５２】
次に、図３（Ｂ）に示すように、レジストマスク３６２を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域３６３、３６４を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。加速電圧は２０〜３０ｋＶで良い。なお、本明細書ではこの濃度でｐ型不純物元素が添加された不純物領域をｐ型不純物領域（ａ）と呼ぶことにする。
【００５３】
なお、ｐ型不純物領域（ａ）３６３、３６４は既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加された領域を含むが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ型の不純物領域として機能する。
【００５４】
次に、レジストマスク３６２を除去した後、窒化珪素膜もしくは窒化酸化珪素膜からなる保護膜（図示せず）を形成する。そして、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法を用い、本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。なお、このとき窒素雰囲気中の酸素濃度を極力低くしておくことが望ましい。これはゲート電極の酸化を防ぐためであり、望ましくは酸素濃度を１ｐｐｍ以下とする。
【００５５】
このとき、図３（Ｃ）に示すようにｎ型不純物元素が添加された領域、即ちｎ型不純物領域もしくはｐ型不純物領域でｎ型不純物元素を含む領域に、非晶質珪素膜の結晶化に用いたニッケルが矢印の方向に移動し、ゲッタリングされる。即ち、不純物が添加されなかったＴＦＴのチャネル形成領域３６５〜３６９のニッケル濃度が大幅に低減され、１×１０16atoms/cm3以下（但し、この値は質量二次イオン分析の測定下限）となる。
【００５６】
さらに、図３（Ｄ）に示すように、窒化珪素膜もしくは窒化酸化珪素膜からなる保護膜３７０を形成する。その後、窒素雰囲気中で３００〜４５０℃の温度範囲の熱処理を行い、水素化処理を行う。この工程は熱的に励起された水素により半導体の不対結合手を水素終端する工程である。この処理では保護膜３７０中に含まれる水素が拡散して水素化処理が行われる。他の方法として公知のプラズマ水素化処理を行っても良い。
【００５７】
また、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、水素化処理を行うことも可能である。
【００５８】
水素化処理が終了したら、層間絶縁膜３７１として樹脂膜を１〜２μmの厚さに形成する。樹脂材料としては、ポリイミド、ポリアミド、アクリル樹脂もしくはＢＣＢ（ベンゾシクロブテン）を用いれば良い。また、感光性樹脂を用いることも可能である。
【００５９】
次に、図４（Ａ）に示すように、層間絶縁膜３７１に対してコンタクトホールを形成し、配線３７３〜３７８および画素電極３７９を形成する。なお、本実施例ではこの配線を、下層側から５０ｎｍ厚のチタン膜、２００ｎｍ厚のチタンを含むアルミニウム膜、２００ｎｍ厚のリチウムを含むアルミニウム膜をスパッタ法で連続形成した三層構造の積層膜とする。
【００６０】
ここで画素電極３７９の最表面が仕事関数の小さい金属面となるようにすることは重要である。これは画素電極３７９がそのままＥＬ素子の陰極として機能することになるからである。そのため、少なくとも画素電極３７９の最表面は周期表の１族もしくは２族に属する元素を含む金属膜またはビスマス（Ｂｉ）膜とすることが好ましい。また、配線３７３〜３７８は画素電極３７９と同時に形成されるため、同一の導電膜で形成されることになる。
【００６１】
このとき、配線３７３、３７５はＣＭＯＳ回路のソース配線、３７４はドレイン配線として機能する。また、配線３７６はソース配線３４０とスイッチングＴＦＴのソース領域とを電気的に接続する配線として機能し、配線３７７はドレイン配線３４１とスイッチングＴＦＴのドレイン領域とを電気的に接続する配線として機能する。また、３７８は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、３７９は電流制御ＴＦＴの画素電極である。
【００６２】
次に、図４（Ｂ）に示すようにバンク３８０を形成する。バンク３８０は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。このバンク３８０は画素と画素との間（画素電極と画素電極との間）を埋めるように形成される。また、次に形成する発光層等の有機ＥＬ材料が画素電極３７９の端部に直接触れないようにする目的もある。換言すれば、画素電極３７９の平坦面上に開口部を有した絶縁膜とも言える。
【００６３】
なお、バンク３８０は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク３８０の材料となる絶縁膜中にカーボン粒子や顔料を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や顔料の添加量を調節すれば良い。
【００６４】
ここで画素電極３７９の表面に対して前処理を行う。本実施例では基板全体を１００〜１２０℃に加熱し、アルゴン、ネオンもしくはヘリウムを用いたプラズマ処理を行う。この工程により画素電極３７９の表面に付着した酸素および水を除去するとともに、電極表面に形成された自然酸化膜も除去する。
【００６５】
次に、ＥＬ層３８１を形成する。なお、本実施例では、正孔注入層および発光層の積層体をＥＬ層と呼んでいる。即ち、発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層体をＥＬ層と定義する。なお、これらは有機材料であっても無機材料であっても良いし、高分子であっても低分子であっても良い。
【００６６】
本実施例では、まず電子注入層としてフッ化リチウム（ＬｉＦ）を５〜１０ｎｍの厚さに成膜し、さらに白色に発光する発光層としてポリビニルカルバゾール（ＰＶＫ）を８０ｎｍの厚さに形成する。リチウムアセチルアセトレートは蒸着で形成し、ポリビニルカルバゾールは１，２−ジクロロメタンに溶かして塗布すれば良い。また、発光層は塗布した後にＥＬ層を壊さない温度範囲（典型的には８０〜１２０℃）で熱処理を行い、溶媒を揮発させて薄膜を得る。
【００６７】
例えば、１，２−ジクロロメタンに、ＰＶＫ、Ｂｕ−ＰＢＤ（２−（４'−tert−ブチルフェニル）−５−（４''−ビフェニル）−１，３，４−オキサジアゾール）、クマリン６、ＤＣＭ１（４−ジシアノメチレン−２−メチル−６−ｐ−ジメチルアミノスチリル−４Ｈ−ピラン）、ＴＰＢ（テトラフェニルブタジエン）およびナイルレッドを溶かしたものを用いれば良い。
【００６８】
また、白色に発光する発光層として用いることのできる高分子材料として、他にも特開平８−９６９５９号公報または特開平９−６３７７０号公報に記載された材料を用いることができる。
【００６９】
また、発光層の上には正孔注入層として銅フタロシアニン（ＣｕＰｃ）を２０ｎｍの厚さに形成する。なお、銅フタロシアニンの代わりにポリチオフェン（ＰＥＤＯＴ）を用いても良い。
【００７０】
こうしてＥＬ層３８１を形成したら、仕事関数が大きく、可視光に対して透明な酸化物導電膜からなる陽極３８２を３００ｎｍの厚さに形成する。本実施例では、酸化亜鉛に酸化ガリウムを添加した酸化物導電膜を用いる。他にも、酸化インジウム、酸化亜鉛、酸化スズ、もしくはそれらを組み合わせた化合物からなる酸化物導電膜を用いることも可能である。こうして画素電極（陰極）３７９、ＥＬ層３８１および陽極３８２を含むＥＬ素子３８３が形成される。
【００７１】
なお、陽極３８２を形成した後、ＥＬ素子３８３を完全に覆うようにしてパッシベーション膜３８４を設けることは有効である。パッシベーション膜３８４としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【００７２】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層３８１の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、ＥＬ層３８１の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間にＥＬ層３８１が酸化するといった問題を防止できる。
【００７３】
さらに、パッシベーション膜３８４上に封止材３８５を設け、パッシベーション膜３８４の上方にカバー材３８６を貼り合わせる。封止材３８５としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、紫外線硬化樹脂は接着剤としても活用できる。
【００７４】
また、カバー材３８６としては、ガラス基板、金属基板、セラミックス基板もしくはプラスチック基板（プラスチックフィルムも含む）を用いることができる。このカバー材３８６の両面もしくは片面に予め炭素膜、特にＤＬＣ膜を設けておくことは有効である。なお、プラスチックフィルムをカバー材として用いる場合にはロールトゥロール方式にて両面にＤＬＣ膜を成膜すれば良い。
【００７５】
また、カバー材３８６には着色層３８７a、３８７bが設けられている。着色層３８７aは、６５０ｎｍ付近にピーク波長をもつ光を透過する着色層（以下、赤色着色層という）であり、着色層３８７bは４５０ｎｍ付近にピーク波長をもつ光を透過する着色層（以下、青色着色層という）である。
【００７６】
ＥＬ発光装置に用いる着色層は光量が多く確保できるように顔料の含有率が低いものを用いると良い。また、着色層の膜厚を薄くすることにより光量を多くすることも可能である。さらに、液晶表示装置で用いる着色層のようにピーク波長において鋭いピークを透過光に与える必要はなく、むしろピーク波長まわりにブロードなピークを透過光に与える着色層が好ましい。
【００７７】
また、着色層３８７a、３８７bに１〜１０％の黒色顔料を含有させることで、ＥＬ発光装置の外部から入ってくる外光を吸収し、観測者の影像が陰極（画素電極３７９）に映り込むような不具合を抑えることが可能である。
【００７８】
なお、本実施例では、ソース配線３４０の上方で着色層３８７a、３８７bが重なり合うように設ける。重なりあった部分３８８は光の透過量が極端に落ちるため遮光部として機能することになる。遮光部３８８をソース配線３４０上に設けることで隣接する画素間における色混合を防ぐことが可能である。
【００７９】
こうして図４（Ｂ）に示すような構造のＥＬ発光装置が完成する。なお、バンク３８０を形成した後、パッシベーション膜３８４を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。但し、スピンコート法によりＥＬ層を形成する際には、脱酸素処理をした窒素雰囲気もしくは希ガス雰囲気で処理を行えば良い。また、さらに発展させてカバー材３８６を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【００８０】
ここで各ＴＦＴについて説明する。駆動回路はｐチャネル型ＴＦＴ４０１とｎチャネル型ＴＦＴ４０２とを相補的に組み合わせたＣＭＯＳ回路を基本単位として形成されている。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、ラッチ、サンプリング回路（トランスファゲートを含む）もしくはＤ／Ａコンバータなどが含まれる。
【００８１】
ｐチャネル型ＴＦＴ４０１の活性層は、ソース領域４１１、ドレイン領域４１２及びチャネル形成領域４１３を含む。このとき、ソース領域４１１およびドレイン領域４１２はゲート絶縁膜３０８を挟んで第１のゲート電極３３５aに重なっている。
【００８２】
また、ｎチャネル型ＴＦＴ４０２の活性層はソース領域４１４、ドレイン領域４１５、ｎ型不純物領域（ｂ）４１６、４１７、ｎ型不純物領域（ｃ）４１８、４１９およびチャネル形成領域４２０を含む。このとき、ｎ型不純物領域（ｂ）４１６、４１７は、それぞれゲート絶縁膜３０８を挟んで第１のゲート電極３３６aには重ならないように設けられており、ｎ型不純物領域（ｃ）４１８、４１９は、ゲート絶縁膜３０８を挟んで第１のゲート電極３３６aに重なるように設けられている。なお、第１のゲート電極３３６aに重なるように設けられたｎ型不純物領域（ｃ）４１８、４１９はホットキャリア注入を抑制する効果を有し、ホットキャリア注入に起因する劣化現象を効果的に抑制することができる。
【００８３】
また、画素部にはスイッチングＴＦＴ４０３と電流制御ＴＦＴ４０４が形成されている。なお、スイッチングＴＦＴ４０３のドレインは電流制御ＴＦＴ４０４のゲートに電気的に接続されており、スイッチングＴＦＴ４０３を介して電流制御ＴＦＴ４０４のスイッチ動作が制御される。そして、電流制御ＴＦＴ４０４によりＥＬ素子に流れる電流量が制御される。
【００８４】
スイッチングＴＦＴ４０３の活性層は、ソース領域４２１、ドレイン領域４２２、ｎ型不純物領域（ｂ）４２３〜４２６、ｎ型不純物領域（ｃ）４２７〜４３０、分離領域４３１、チャネル形成領域４３２、４３３を含む。また、ソース領域４２１は配線３７９を介してソース配線３４０に接続される。さらにドレイン領域４２２は配線３８０を介してドレイン配線３４１に接続される。このドレイン配線３４１は電流制御ＴＦＴ４０４のゲート電極３３９に接続される。
【００８５】
スイッチングＴＦＴ４０３の構造は基本的にはｎチャネル型ＴＦＴ４０２と同様であり、ｎ型不純物領域（ｂ）４２３〜４２６はゲート絶縁膜３０８を挟んで第１のゲート電極３３７a、３３８aには重ならないように設けられており、ｎ型不純物領域（ｃ）４２７〜４３０はゲート絶縁膜３０８を挟んで第１のゲート電極３３７a、３３８aに重なるように設けられている。即ち、ホットキャリア劣化に強い構造となっている。
【００８６】
なお、本実施例ではスイッチングＴＦＴ４０３としてｎチャネル型ＴＦＴを用いた例を示したが、ｐチャネル型ＴＦＴとしても良い。
【００８７】
また、電流制御ＴＦＴ４０４の活性層は、ソース領域４３４、ドレイン領域４３５、ｎ型不純物領域（ｂ）４３６及び４３７、ｎ型不純物領域（ｃ）４３８、４３９およびチャネル形成領域４４０を含む。電流制御ＴＦＴ４０４の構造は基本的にはｎチャネル型ＴＦＴ４０２と同様であり、説明はｎチャネル型ＴＦＴ４０２の説明を参照すれば良い。なお、本実施例では電流制御ＴＦＴ４０４としてｎチャネル型ＴＦＴを用いた例を示したが、ｐチャネル型ＴＦＴ４０１と同一構造のｐチャネル型ＴＦＴとしても良い。
【００８８】
ここで画素部を上面から見た図を図５に示す。また、図５において、Ａ−Ａ’で切断した断面図を図６（Ａ）に、Ｂ−Ｂ’で切断した断面図を図６（Ｂ）に、Ｃ−Ｃ’で切断した断面図を図６（Ｃ）に示す。なお、図６（Ａ）はスイッチングＴＦＴ４０３の断面構造を示し、図６（Ｂ）は電流制御ＴＦＴ４０４の断面構造を示し、図６（Ｃ）は保持容量の断面構造を示している。ここに示す画素部は図２〜図４に示した作製工程により形成可能であり、必要に応じて図２〜図４で用いた符号を参照する。
【００８９】
まず、スイッチングＴＦＴ４０３について図５および図６（Ａ）を用いて説明する。図５、図６（Ａ）において、５０１は活性層である。活性層５０１の詳細は図４（Ｂ）で説明した通りであるからここでの説明は省略する。そして、ソース配線３４０は配線３７６を介して活性層５０１と電気的に接続され、さらに配線３７７を介してドレイン配線３４１と電気的に接続される。
【００９０】
また、図５において活性層５０１上にはゲート電極５０２が設けられている。なお、ゲート電極５０２のうち、活性層５０１と重なる部分が図２（Ｅ）のゲート電極３３７、３３８に相当する。また、ゲート電極５０２はコンタクト部５０３にてゲート配線５０４と電気的に接続される。
【００９１】
次に、電流制御ＴＦＴ４０４について図５および図６（Ｂ）を用いて説明する。図５、図６（Ｂ）において、５０５は活性層である。活性層５０５の詳細は図４（Ｂ）で説明した通りであるからここでの説明は省略する。活性層５０５のソース領域は配線（電流供給線）３７８と電気的に接続され、ドレイン領域は画素電極（ＥＬ素子の陰極）３７９と電気的に接続される。
【００９２】
また、活性層５０５上にはゲート電極３３９が設けられている。ゲート電極３３９はドレイン配線３４１が活性層５０５と重なる部分に相当する。また、ドレイン配線３４１はそのまま延長されて図６（Ｃ）に示す保持容量の上部電極５０６を兼ねる。配線（電流供給線）３７８はコンタクト部５０７にて半導体膜５０８と電気的に接続され、この半導体膜５０８が保持容量の下部電極として機能する。
【００９３】
また、本実施例のＥＬ発光装置の回路構成例を図７に示す。なお、本実施例ではデジタル駆動を行うための回路構成を示す。本実施例では、ソース側駆動回路９０１、画素部９０８及びゲート側駆動回路９０９を有している。なお、本明細書中において、駆動回路部とはソース側駆動回路およびゲート側駆動回路を含めた総称である。
【００９４】
本実施例では画素部９０８にスイッチングＴＦＴとして図４（Ｂ）に示した構造のｎチャネル型ＴＦＴが設けられ、このスイッチングＴＦＴはゲート側駆動回路９０９に接続されたゲート配線とソース側駆動回路９０１に接続されたソース配線との交点に配置されている。また、スイッチングＴＦＴのドレインはｐチャネル型の電流制御ＴＦＴのゲートに電気的に接続されている。
【００９５】
ソース側駆動回路９０１は、シフトレジスタ９０２、バッファ９０３、ラッチ（Ａ）９０４、バッファ９０５、ラッチ（Ｂ）９０６、バッファ９０７を設けている。なお、アナログ駆動の場合はラッチ（Ａ）、（Ｂ）の代わりにサンプリング回路（トランスファゲート）を設ければ良い。また、ゲート側駆動回路９０９は、シフトレジスタ９１０、バッファ９１１を設けている。
【００９６】
なお、図示していないが、画素部９０８を挟んでゲート側駆動回路９０９の反対側にさらにゲート側駆動回路を設けても良い。この場合、双方は同じ構造でゲート配線を共有しており、片方が壊れても残った方からゲート信号を送って画素部を正常に動作させるような構成とする。
【００９７】
なお、上記構成は、図２〜図４に示した作製工程に従ってＴＦＴを作製することによって容易に実現することができる。また、本実施例では画素部と駆動回路部の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一基板上に形成することが可能であり、さらにはメモリやマイクロプロセッサ等を形成しうると考えている。
【００９８】
さらに、ＥＬ素子を保護するための封止（または封入）工程まで行った後の本実施例のＥＬ発光装置について図８（Ａ）、（Ｂ）を用いて説明する。なお、必要に応じて図７で用いた符号を引用する。
【００９９】
図８（Ａ）は、ＥＬ素子の封止までを行った状態を示す上面図である。点線で示された９０１はソース側駆動回路、９０８は画素部、９０９はゲート側駆動回路である。また、１００１はカバー材、１００２は第１シール材、１００３は第２シール材であり、第１シール材１００２で囲まれた内側のカバー材１００１とＥＬ素子が形成された基板との間には封止材（図示せず）が設けられる。
【０１００】
なお、１００４はソース側駆動回路９０１及びゲート側駆動回路９０９に入力される信号を伝達するための接続配線であり、それぞれ外部入力端子となるＦＰＣ１００５からビデオ信号やクロック信号を受け取る。
【０１０１】
ここで、図８（Ａ）の発光装置をＡ−Ａ’で切断した断面に相当する断面図を図８（Ｂ）に示す。なお、図８（Ａ）、（Ｂ）では同一の部位に同一の符号を用いている。
【０１０２】
図８（Ｂ）に示すように、ガラス基板１００６上には画素部９０８、ゲート側駆動回路９０９が形成されており、画素部９０８は電流制御ＴＦＴ４０４とそのドレインに電気的に接続された画素電極３７９を含む複数の画素により形成される。また、ゲート側駆動回路９０９はｐチャネル型ＴＦＴ４０１とｎチャネル型ＴＦＴ４０２とを相補的に組み合わせたＣＭＯＳ回路を用いて形成される。
【０１０３】
画素電極３７９はＥＬ素子の陰極として機能する。また、画素電極３７９の両端にはバンク３８０が形成され、画素電極３７９上にはＥＬ層３８１およびＥＬ素子の陽極３８２が形成される。陽極３８２は全画素に共通の配線としても機能し、接続配線１００４を経由してＦＰＣ１００５に電気的に接続されている。さらに、画素部９０８及びゲート側駆動回路９０９に含まれる素子は全て陽極３８２およびパッシベーション膜３８４で覆われている。
【０１０４】
また、第１シール材１００２によりカバー材１００１が貼り合わされている。カバー材１００１には赤色着色層３８７a、青色着色層３８７bおよび緑色着色層（５５０ｎｍ付近にピークをもつ波長を透過する着色層）３８７cが形成されている。これらはソース配線３７８の上方で重なり合い、遮光部３８８を形成している。
【０１０５】
このとき、カバー材１００１とＥＬ素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材１００２の内側には封止材１００７が充填されている。なお、第１シール材１００２、封止材１００７としては光硬化性樹脂を用いるのが好ましい。また、第１シール材１００２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材１００７の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
【０１０６】
ＥＬ素子を覆うようにして設けられた封止材１００７はカバー材１００１を接着するための接着剤としても機能する。封止材１００７としては、ポリイミド、アクリル、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。
【０１０７】
また、本実施例ではカバー材１００１としては、ガラス板、石英板、プラスチック板、セラミックス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフロライド）フィルム、マイラーフィルム（デュポン社製ポリエチレングリコールテレフタレートフィルムの商品名）、ポリエステルフィルムまたはアクリルフィルムを用いることができる。
【０１０８】
さらに本実施例ではカバー材１００１の両面に炭素膜（具体的にはＤＬＣ膜）１００８a、１００８bを２〜３０ｎｍの厚さに設けている。このような炭素膜は、酸素および水の侵入を防ぐとともにカバー材１００１の表面を機械的に保護する役割をもつ。勿論、外側の炭素膜１００８aに偏光板（代表的には円偏光板）を貼り付けることも可能である。
【０１０９】
また、封止材１００７を用いてカバー材１００１を接着した後、封止材１００７の側面（露呈面）を覆うように第２シール材１００３を設ける。第２シール材１００３は第１シール材１００２と同じ材料を用いることができる。
【０１１０】
以上のような構造でＥＬ素子を封止材１００７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ発光装置を作製することができる。
【０１１１】
〔実施例２〕
本実施例では、着色層の配置の例について図１０を用いて説明する。図１０に示すのは、画素部を上面から見た図であり、各画素の構造は図５、図６（Ａ）〜図６（Ｃ）を用いて説明したものと同様である。
【０１１２】
図１０において、１１０１は赤色着色層、１１０２は緑色着色層、１１０３は青色着色層である。また、１１０４は赤色に発色させる画素、１１０５は緑色に発色させる画素、１１０６は青色に発色させる画素である。本実施例では、赤色に発色させる画素１１０４には赤色着色層１１０１を設け、緑色に発色させる画素１１０５には青色着色層１１０２を設け、青色に発色させる画素１１０６には青色着色層１１０３を設ける。
【０１１３】
また、赤色着色層１１０１、緑色着色層１１０２および青色着色層１１０３は各々ソース配線１１０７および電流供給線１１０８の上方で重なり合い、遮光部１１０９a〜１１０９dおよび１１１０を形成している。このように各画素は遮光部１１０９a〜１１０９dおよび１１１０によって囲まれた構造となり、各画素で生成された発光のうち遮光部１１０９a〜１１０９dおよび１１１０に到達した光は吸収される。即ち、隣接する画素間において色混合を効果的に抑制することが可能である。
【０１１４】
なお、各着色層に黒色顔料やカーボン粒子を含有させておくことは有効である。これにより外部からの光が吸収されるため、画像を観測する人が金属膜からなる陰極に映り込む不具合を低減することができる。但し、含有量が多すぎると発光量自体も低下してしまうので、１〜１０％の添加量とすることが望ましい。
【０１１５】
なお、本実施例は実施例１と組み合わせて実施することができる。
【０１１６】
〔実施例３〕
実施例１ではＥＬ層に含まれた発光層として白色発光が得られるＥＬ材料を用い、そこから放射された白色光を、赤色着色層、緑色着色層もしくは青色着色層に通すことにより赤色光、緑色光もしくは青色光を得る例を示した。
【０１１７】
本実施例では、赤色に発色させる画素には赤色発光が得られる発光層を形成し、緑色に発色させる画素には緑色発光が得られる発光層を形成し、青色に発色させる画素には青色発光が得られる発光層を形成する。そして、各発光層から放射された赤色光、緑色光もしくは青色光を、それぞれ赤色着色層、緑色着色層もしくは青色着色層に通すことで色純度を向上させる。
【０１１８】
本実施例の場合、赤色、緑色もしくは青色の発光が得られる三種類のＥＬ材料を成膜する必要があるが、公知の材料を用いることができる。また、画素ごとに分けて成膜する必要があるため、シャドーマスクを用いた蒸着法により低分子系ＥＬ材料を成膜するか、インクジェット法や印刷法により高分子系ＥＬ材料を成膜すれば良い。
【０１１９】
なお、本実施例の構成は実施例１もしくは実施例２と自由に組み合わせて実施することが可能である。また、実施例２に示したように各着色層に黒色顔料やカーボン粒子を含有させておくことは有効である。
【０１２０】
〔実施例４〕
本実施例では、発光層として青色もしくは青緑色の発光が得られるＥＬ材料を用い、その発光を色変換層に通すことにより赤色光、緑色光もしくは青色光を得る例を示す。
【０１２１】
本実施例の場合、赤色に発色させる画素には青色光を赤色光に変換する色変換層を形成し、緑色に発色させる画素には青色光を緑色光に変換する色変換層を形成する。この色変換層は公知のものを用いれば良い。発光層から放射された青色光は色変換層を励起して赤色光もしくは緑色光を生成する。
【０１２２】
そして、各色変換層から放射された赤色光、緑色光および発光層から放射された青色光を、それぞれ赤色着色層、緑色着色層もしくは青色着色層に通すことで色純度を向上させる。
【０１２３】
本実施例では、発光層として青色もしくは青緑色の発光が得られる発光層だけを成膜すれば良いため、スピンコート法や印刷法のように簡便な技術で成膜することが好ましい。勿論、蒸着法で成膜することも可能である。
【０１２４】
なお、本実施例の構成は実施例１もしくは実施例２と自由に組み合わせて実施することが可能である。また、実施例２に示したように各着色層に黒色顔料やカーボン粒子を含有させておくことは有効である。
【０１２５】
〔実施例５〕
本実施例では実施例１と異なる構造の画素部を有したＥＬ発光装置を示す。なお、各種配線（ゲート配線、ソース配線、ドレイン配線もしくは電流供給線等）の形成される層が異なる以外、ＴＦＴ構造およびＥＬ素子構造は実施例１とほぼ同様である。従って、実施例１と同じ部分に関しては、図５、図６（Ａ）〜図６（Ｃ）で用いた符号を引用することにする。
【０１２６】
ここで画素部を上面から見た図を図１１に示す。また、図１１において、Ａ−Ａ’で切断した断面図を図１２（Ａ）に、Ｂ−Ｂ’で切断した断面図を図１２（Ｂ）に、Ｃ−Ｃ’で切断した断面図を図１２（Ｃ）に示す。なお、図１２（Ａ）はスイッチングＴＦＴの断面構造を示し、図１２（Ｂ）は電流制御ＴＦＴの断面構造を示し、図１２（Ｃ）は保持容量の断面構造を示している。また、ここに示す画素部は図２〜図４に示した作製工程を参照すれば形成できる。
【０１２７】
まず、スイッチングＴＦＴについて図１１および図１２（Ａ）を用いて説明する。図１１、図１２（Ａ）において、１２０１は活性層である。活性層１２０１の詳細は図４（Ｂ）で説明したスイッチングＴＦＴと同様であるからここでの説明は省略する。活性層１２０１の上にはゲート配線１２０２が重なりゲート電極として機能している。そして、活性層１２０１にはソース配線１２０３およびドレイン配線１２０４が接続され、ドレイン配線１２０４は電流制御ＴＦＴのゲート配線１２０５に接続される。
【０１２８】
次に、電流制御ＴＦＴについて図１１および図１２（Ｂ）を用いて説明する。なお、電流制御ＴＦＴは二つのＴＦＴが並列に接続された構造となっているが、ここではその片方についての説明を行う。図１１、図１２（Ｂ）において、１２０６は活性層である。活性層１２０６の詳細は図４（Ｂ）で説明した電流制御ＴＦＴと同様であるからここでの説明は省略する。活性層１２０６のソース領域は電流供給線１２０７に接続され、ドレイン領域は画素電極（ＥＬ素子の陰極）１２０８に接続される。
【０１２９】
また、電流制御ＴＦＴのゲート配線１２０５は電流供給線１２０７の直下において図１２（Ｃ）に示す保持容量１２０９の上部電極１２１０を兼ねる。このとき、電流供給線１２０７は半導体膜１２１１と電気的に接続され、この半導体膜１２１１が保持容量１２０９の下部電極として機能する。本実施例の構造にすると保持容量１２０９が完全に電流供給線１２０７の下に隠れるため、画素の有効発光面積を狭くするようなことがない。
【０１３０】
次に、消去ＴＦＴについて説明する。本実施例の画素にはスイッチングＴＦＴと同じ構造の消去ＴＦＴ１２１２が設けられている。消去ＴＦＴ１２１２の活性層１２１３は、ソース領域が電流供給線１２０７に接続され、ドレイン領域がドレイン配線１２１４を介して電流制御ＴＦＴのゲート配線１２０５と電気的に接続される。なお、活性層１２１３の構造はスイッチングＴＦＴと同様であるからここでの説明は省略する。
【０１３１】
また、消去ＴＦＴのゲート配線（以下、消去ゲート配線という）１２１５はスイッチングＴＦＴのゲート配線１２０２と平行に設けられている。
【０１３２】
消去ゲート配線１２１５に消去ＴＦＴ１２１２をオン状態にする信号が入ると電流制御ＴＦＴのゲート配線１２０５は強制的に電流供給線１２０７と同電位になる。即ち、電流制御ＴＦＴがオフ状態になるためＥＬ素子３８３への電流の供給がなくなり、発光が止まって画素は消灯する。
【０１３３】
このように、消去ＴＦＴ１２１２を設けることで画素を強制的に消灯することができ、画素の点灯時間の制御性が高まる。即ち、時間階調方式の画像表示において、階調数を容易に上げることが可能となる。なお、このような消去ＴＦＴを用いたＥＬ発光装置に関して特願平１１−３３８７８６号を引用すれば良い。
【０１３４】
また、本実施例の構成は実施例２〜４のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１３５】
〔実施例６〕
本実施例では実施例１と異なる作製工程でＥＬ発光装置を作製する例について図１３を用いて説明する。なお、実施例１と途中の工程が異なるだけであるので必要に応じて実施例１で用いた符号を参照する。
【０１３６】
まず、実施例１の作製工程に従って、図２（Ｅ）の工程まで行う。但し、本実施例では図２（Ｃ）に示したｎ型不純物元素の添加工程を省略する。こうして図１３（Ａ）の状態が得られる。
【０１３７】
次に、図１３（Ｂ）に示すように、レジストマスク３１１a〜３１１eを除去した後、半導体膜にｎ型不純物元素（本実施例ではリン）を添加する。なお、ここで行うｎ型不純物元素の添加工程は、実施例１の図３（Ａ）に示した添加工程と同様の条件で行えば良い。
【０１３８】
こうして、ｎ型不純物領域（ｂ）６０１〜６０９およびｎ型不純物領域（ｃ）６１０〜６１９が形成される。なお、ｎ型不純物領域（ｂ）６０１〜６０９およびｎ型不純物領域（ｃ）６１０〜６１９に含まれるｎ型不純物元素の濃度は実施例１を参照すれば良い。
【０１３９】
次に、レジストマスク６２０a〜６２０eを形成し、実施例１の図２（Ｃ）に示した添加工程と同様に半導体膜にｎ型不純物元素（本実施例ではリン）を添加する。こうしてｎ型不純物領域（ａ）６２１〜６２９が形成される。なお、ｎ型不純物領域（ａ）６２１〜６２９に含まれるｎ型不純物元素の濃度は実施例１と同様である。（図１３（Ｃ））
【０１４０】
このとき、ｎ型不純物領域（ｂ）６０１〜６０９のうちレジストマスク６２０a〜６２０eで隠された部分は、後にＬＤＤ（ライトドープドレイン）領域として機能する。本実施例は後にＬＤＤ領域として機能するｎ型不純物領域（ｂ）の長さ（ＬＤＤ長さ）をレジストマスク６２０a〜６２０eで自由に調節できるためＬＤＤ長さの制御性に優れる点に特徴がある。
【０１４１】
次に、レジストマスク６２０a〜６２０eを除去し、レジストマスク６３０を形成する。そして、実施例１の図３（Ｂ）に示した添加工程と同様に半導体膜にｐ型不純物元素（本実施例ではボロン）を添加する。こうしてｐ型不純物領域（ａ）６３１、６３２が形成される。なお、ｐ型不純物領域（ａ）６３１、６３２に含まれるｐ型不純物元素の濃度は実施例１と同様である。（図１３（Ｄ））
【０１４２】
このあとは、実施例１の図３（Ｃ）に示した活性化工程以降の工程に従ってＥＬ発光装置を作製すれば良い。また、完成したＴＦＴ構造は実施例１とほぼ同様であるため、本実施例のＴＦＴの説明については、実施例１の説明を参照すれば良い。なお、本実施例は実施例１〜５のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１４３】
〔実施例７〕
本実施例では実施例１と異なる作製工程でＥＬ発光装置を作製する例について図１４を用いて説明する。なお、実施例１と途中の工程が異なるだけであるので必要に応じて実施例１で用いた符号を参照する。
【０１４４】
まず、実施例１の作製工程に従って、図２（Ｅ）の工程まで行う。但し、本実施例では図２（Ｃ）に示したｎ型不純物元素の添加工程を省略する。こうして図１４（Ａ）の状態が得られる。
【０１４５】
次に、図１４（Ｂ）に示すように、レジストマスク３１１a〜３１１eを除去した後、ｎ型不純物元素（本実施例ではリン）を添加する。なお、ここで行うｎ型不純物元素の添加工程は、実施例１の図３（Ａ）に示した添加工程と同様の条件で行えば良い。
【０１４６】
こうして、ｎ型不純物領域（ｂ）６０１〜６０９およびｎ型不純物領域（ｃ）６１０〜６１９が形成される。なお、ｎ型不純物領域（ｂ）６０１〜６０９およびｎ型不純物領域（ｃ）６１０〜６１９に含まれるｎ型不純物元素の濃度は実施例１を参照すれば良い。
【０１４７】
次に、ゲート電極３３５〜３３９をマスクとして、半導体膜に実施例１の図２（Ｃ）に示した添加工程と同様にｎ型不純物元素（本実施例ではリン）を添加する。こうしてｎ型不純物領域（ａ）７０１〜７０９が形成される。なお、ｎ型不純物領域（ａ）７０１〜７０９に含まれるｎ型不純物元素の濃度は実施例１を参照すれば良い。（図１４（Ｃ））
【０１４８】
次に、レジストマスク７１０を形成し、実施例１の図３（Ｂ）に示した添加工程と同様にｐ型不純物元素（本実施例ではボロン）を添加する。こうしてｐ型不純物領域（ａ）７１１〜７１４が形成される。なお、ｐ型不純物領域（ａ）７１１〜７１４に含まれるｐ型不純物元素の濃度は実施例１を参照すれば良い。（図１４（Ｄ））
【０１４９】
このあとは、実施例１の図３（Ｃ）に示した活性化工程以降の工程に従ってＥＬ発光装置を作製すれば良い。また、完成したＴＦＴ構造は実施例１とほぼ同様であるため、実施例１の説明を参照すれば良い。なお、本実施例は実施例１〜５のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１５０】
〔実施例８〕
実施例１では層間絶縁膜３７１として樹脂膜を用いたが、本実施例では珪素を含む絶縁膜、具体的には酸化珪素膜を用いる。本実施例の場合、まず図３（Ｂ）の工程まで終えたら、ゲート電極を覆うように１００〜２００ｎｍの厚さの保護膜（本実施例では窒化酸化珪素膜）を形成する。
【０１５１】
次に、図３（Ｃ）と同様に活性化工程を行い、次に８００ｎｍ〜１μmの厚さの層間絶縁膜（本実施例では酸化珪素膜）を設ける。本実施例では、この層間絶縁膜を形成する前に３〜１００％の水素を含む雰囲気中にて３５０〜５００℃の熱処理を行い、活性層の不対結合手を励起された水素で終端する。
【０１５２】
これらの工程の後、ソース配線及びドレイン配線を前記層間絶縁膜上に形成し、ソース配線及びドレイン配線をパッシベーション膜で覆う。本実施例ではパッシベーション膜として窒化珪素膜もしくは窒化酸化珪素膜を用いる。
【０１５３】
なお、本実施例の構成は実施例１〜７のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１５４】
〔実施例９〕
本実施例では、実施例１に示したＥＬ表示装置とは異なる構造でＥＬ素子を封止した例について図９を用いて説明する。なお、図８と同一の部分については同一の符号を用いる。
【０１５５】
本実施例ではカバー材１３０１として、両面にＤＬＣ膜１３０２aおよび１３０２bを形成したプラスチックフィルムを用いる。プラスチックフィルムの両面にＤＬＣ膜を形成する場合、プラスチックフィルムをロールに巻いて成膜を行うロールトゥロール方式を用いれば良い。
【０１５６】
本実施例では、実施例１に従ってＥＬ素子まで作製した基板に、封止材１３０３を用いてカバー材１３０１を貼り合わせる。そして、カバー材１３０１の端部はシール材１３０４で封止する。本実施例で用いる封止材１３０３およびシール材１３０４に関しては、実施例１に示した材料を用いることができる。
【０１５７】
なお、本実施例の構成は実施例１〜８のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１５８】
〔実施例１０〕
本実施例では、実施例１において図５に示した画素構造および実施例５において図１１に示した画素構造の回路図について説明する。ここでは図５に対応した回路図を図１５（Ａ）に、図１１に対応した回路図を図１５（Ｂ）に示す。
【０１５９】
図１５（Ａ）において、３４０はソース配線、３７８は電流供給線、５０４はゲート配線である。これらの符号は図５に対応している。また、１５０１は図６（Ａ）に示したスイッチングＴＦＴ、１５０２は図６（Ｂ）に示した電流制御ＴＦＴ、１５０３は図６（Ｃ）に示した保持容量、１５０４はＥＬ素子である。
【０１６０】
本実施例に示した画素をデジタル駆動する場合には、特願２０００−１１４５９２号に記載の駆動方法を実施すれば良い。
【０１６１】
次に、図１５（Ｂ）において、１２０３はソース配線、１２０７は電流供給線、１２０２はゲート配線である。これらの符号は図１１に対応している。また、１５０５は図１２（Ａ）に示したスイッチングＴＦＴ、１５０６は図１２（Ｂ）に示した電流制御ＴＦＴ、１５０７は図１２（Ｃ）に示した保持容量、１５０８はＥＬ素子、１５０９は消去ＴＦＴである。
【０１６２】
本実施例に示した画素をデジタル駆動する場合には、特願平１１−３３８７８６号に記載の駆動方法を実施すれば良い。
【０１６３】
なお、本実施例の構成は実施例１〜９のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１６４】
〔実施例１１〕
本発明を実施するにあたってＥＬ素子を形成するために用いる成膜装置の例を図１６に示す。なお、本実施例ではインライン方式の成膜装置とした場合について説明する。図１６において８０１はロード室であり、基板８０の搬送はここから行われる。ロード室８０１には排気系８００aが備えられ、排気系８００aは第１バルブ８１、ターボ分子ポンプ８２、第２バルブ８３及びロータリーポンプ（油回転ポンプ）８４を含んだ構成からなっている。
【０１６５】
第１バルブ８１はメインバルブであり、コンダクタンスバルブを兼ねる場合もあるしバタフライバルブを用いる場合もある。第２バルブ８３はフォアバルブであり、まず第２バルブ８３を開けてロータリーポンプ８４によりロード室８０１を粗く減圧し、次に第１バルブ８１を空けてターボ分子ポンプ８２で高真空まで減圧する。なお、ターボ分子ポンプの代わりにメカニカルブースターポンプ若しくはクライオポンプを用いることが可能であるがクライオポンプは水分の除去に特に効果的である。
【０１６６】
次に、８０２で示されるのはＥＬ素子の陽極もしくは陰極（本実施例では陰極）の表面を処理する前処理室であり、前処理室８０２は排気系８００bを備えている。また、ロード室８０１とは図示しないゲートで密閉遮断されている。前処理室８０２はＥＬ素子の作製プロセスによって様々に変えることができる。
【０１６７】
前処理としては、オゾンプラズマ処理、酸素プラズマ処理、アルゴンプラズマ処理、ネオンプラズマ処理、ヘリウムプラズマ処理もしくは水素プラズマ処理を行うことができる。また、ヒーターを備えることでプラズマ処理と同時に加熱することも可能である。さらに、紫外光ランプを備えることで紫外光照射を可能とすることもできる。
【０１６８】
本実施例では、基板を１００℃に加熱しながら金属膜からなる陰極の表面にアルゴンプラズマ処理を行い、水分の除去と同時に電極表面の自然酸化膜を除去するための前処理を行う。
【０１６９】
次に、８０３は蒸着法により有機材料を成膜するための蒸着室であり、蒸着室（Ａ）と呼ぶ。蒸着室（Ａ）８０３は排気系８００cを備えている。また、前処理室８０２とは図示しないゲートで密閉遮断されている。本実施例では蒸着室（Ａ）８０３にて電子注入層を形成する。
【０１７０】
次に、８０４は蒸着法により有機材料を成膜するための蒸着室であり、蒸着室（Ｂ）と呼ぶ。蒸着室（Ｂ）８０４は排気系８００dを備えている。また、蒸着室（Ａ）８０３とは図示しないゲートで密閉遮断されている。本実施例では蒸着室（Ｂ）８０４にて電子輸送層を形成する。
【０１７１】
次に、８０５は蒸着法により有機ＥＬ材料を成膜するための蒸着室であり、蒸着室（Ｃ）と呼ぶ。蒸着室（Ｃ）８０５は排気系８００eを備えている。また、蒸着室（Ｂ）８０４とは図示しないゲートで密閉遮断されている。本実施例では、蒸着室（Ｃ）８０５において、赤色に発色する発光層を形成する。
【０１７２】
次に、８０６は蒸着法により有機ＥＬ材料を成膜するための蒸着室であり、蒸着室（Ｄ）と呼ぶ。蒸着室（Ｄ）８０６は排気系８００fを備えている。また、蒸着室（Ｃ）８０５とは図示しないゲートで密閉遮断されている。本実施例では、蒸着室（Ｄ）８０６において、緑色に発色する発光層を形成する。
【０１７３】
次に、８０７は蒸着法により有機ＥＬ材料を成膜するための蒸着室であり、蒸着室（Ｅ）と呼ぶ。蒸着室（Ｅ）８０７は排気系８００gを備えている。また、蒸着室（Ｄ）８０６とは図示しないゲートで密閉遮断されている。本実施例では、蒸着室（Ｅ）８０７において、青色に発色する発光層を形成する。
【０１７４】
次に、８０８は蒸着法により有機材料を成膜するための蒸着室であり、蒸着室（Ｆ）と呼ぶ。蒸着室（Ｆ）８０８は排気系８００hを備えている。また、蒸着室（Ｅ）８０７とは図示しないゲートで密閉遮断されている。本実施例では蒸着室（Ｆ）８０８にて正孔輸送層を形成する。
【０１７５】
次に、８０９は蒸着法により有機材料を成膜するための蒸着室であり、蒸着室（Ｇ）と呼ぶ。蒸着室（Ｇ）８０９は排気系８００iを備えている。また、蒸着室（Ｆ）８０８とは図示しないゲートで密閉遮断されている。本実施例では蒸着室（Ｇ）８０９にて正孔注入層を形成する。
【０１７６】
次に、８１０は蒸着法によりＥＬ素子の陽極もしくは陰極となる導電膜（本実施例では陽極となる酸化物導電膜）を成膜するための蒸着室であり、蒸着室（Ｈ）と呼ぶ。蒸着室（Ｈ）８１０は排気系８００jを備えている。また、蒸着室（Ｇ）８０９とは図示しないゲートで密閉遮断されている。
【０１７７】
本実施例では、蒸着室（Ｈ）８１０にて、ＥＬ素子の陽極となる酸化物導電膜として酸化亜鉛に酸化ガリウムを添加した酸化物導電膜を形成する。
【０１７８】
次に、８１１は封止室であり、排気系８００kを備えている。また、蒸着室（Ｈ）８１０とは図示しないゲートで密閉遮断されている。封止室８１１ではＥＬ素子を酸素および水分から保護するために、パッシベーション膜としてＤＬＣ（ダイヤモンドライクカーボン）膜を形成する。勿論、窒化珪素膜や窒化酸化珪素膜（ＳｉＯＮ膜）を形成することも可能である。
【０１７９】
ＤＬＣ膜を形成するにはスパッタ法もしくはプラズマＣＶＤ法を用いれば良い。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜できるため、耐熱性の低いＥＬ素子を保護するパッシベーション膜として好適である。また、熱伝導率が高く放熱効果が良いため、ＥＬ素子の熱劣化を抑制する効果も期待できる。なお、本実施例で形成するＤＬＣ膜は窒化珪素膜もしくは炭化珪素膜と積層して用いることも有効である。
【０１８０】
さらに、ＤＬＣ膜中にフッ素や水素を添加しても良い。また、ＤＬＣ膜中の酸素濃度を１×１０18atoms/cm3以下とすることで酸素の透過率を低減することが可能である。
【０１８１】
最後に、８１２はアンロード室であり、排気系８００lを備えている。ＥＬ素子が形成された基板はここから取り出される。
【０１８２】
以上のように、図２０に示した成膜装置を用いることで完全にＥＬ素子を密閉空間に封入するまで外気に晒さずに済むため、信頼性の高いＥＬ表示装置を作製することが可能となる。また、インライン方式により高いスループットでＥＬ表示装置を作製することができる。
【０１８３】
さらに、本実施例に示した成膜装置の各処理室、排気系および搬送系をコンピュータ制御により動作させることは有効である。本実施例の場合、連続的に一連の処理を行ってＥＬ素子が完成するため、コンピュータ制御により基板投入から基板取り出しまでを管理することができる。
【０１８４】
なお、本実施例に示した成膜装置を用いて実施例１〜１０に示したいずれの構成のＥＬ表示装置を作製しても良い。
【０１８５】
〔実施例１２〕
本発明において、三重項励起子からの燐光を発光に利用できるＥＬ材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＥＬ素子の低消費電力化、長寿命化、および軽量化が可能になる。
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
上記論文に報告されたＥＬ材料（クマリン色素）の分子式を以下に示す。
【０１８６】
【化１】
0004731715.tif 000002
【０１８７】
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)
上記論文に報告されたＥＬ材料（Ｐｔ錯体）の分子式を以下に示す。
【０１８８】
【化２】
0004731715.tif 000003
【０１８９】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.)
(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
上記論文に報告されたＥＬ材料（Ｉｒ錯体）の分子式を以下に示す。
【０１９０】
【化３】
0004731715.tif 000004
【０１９１】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。なお、本実施例の構成は、実施例１〜実施例１１のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１９２】
〔実施例１３〕
本実施例では、実施例１において図４（Ｂ）に示したＥＬ素子３８３の具体的な例について図１７を用いて説明する。なお、本実施例に示すＥＬ素子の構造例はそれぞれ図４（Ｂ）のＥＬ素子３８３の部分に相当する拡大図である。各例は図２０に示す成膜装置で形成することができる。なお、本実施例でＥＬ層を形成する材料は公知の有機材料もしくは無機材料を用いることができる。また、高分子系材料であっても低分子系材料であっても良い。
【０１９３】
まず、図１７（Ａ）は、陰極（画素電極）１１上に電子注入層１２、電子輸送層１３、発光層１４、正孔輸送層１５、正孔注入層１６および陽極１７を積層した構造のＥＬ素子である。なお、発光層１４は赤、緑、青に対応した三種類の発光層を成膜しても良い。
【０１９４】
本実施例では、前処理室８０２で陰極１１の前処理を行い、蒸着室（Ａ）８０３で電子注入層１２を形成し、蒸着室（Ｂ）８０４で電子輸送層１３を形成し、蒸着室（Ｃ）８０５〜蒸着室（Ｅ）８０７で発光層１４を形成し、蒸着室（Ｆ）８０８で正孔輸送層１５を形成し、蒸着室（Ｇ）８０９で正孔注入層１６を形成し、蒸着室（Ｈ）８１０で陽極１７を形成する。
【０１９５】
次に、図１７（Ｂ）は、陰極（画素電極）１１上に電子注入層１２、電子輸送層１３、発光層１４、正孔注入層１６および陽極１７を積層した構造のＥＬ素子である。なお、発光層１４は赤、緑、青に対応した三種類の発光層を成膜しても良い。
【０１９６】
本実施例では、前処理室８０２で陰極１１の前処理を行い、蒸着室（Ａ）８０３で電子注入層１２を形成し、蒸着室（Ｂ）８０４で電子輸送層１３を形成し、蒸着室（Ｃ）８０５〜蒸着室（Ｅ）８０７で発光層１４を形成し、蒸着室（Ｆ）８０８を通過させて、蒸着室（Ｇ）８０９で正孔注入層１６を形成し、蒸着室（Ｈ）８１０で陽極１７を形成する。
【０１９７】
次に、図１７（Ｃ）は、陰極（画素電極）１１上に電子注入層１２、発光層１４、正孔輸送層１５、正孔注入層１６および陽極１７を積層した構造のＥＬ素子である。なお、発光層１４は赤、緑、青に対応した三種類の発光層を成膜しても良い。
【０１９８】
本実施例では、前処理室８０２で陰極１１の前処理を行い、蒸着室（Ａ）８０３で電子注入層１２を形成し、蒸着室（Ｂ）８０４を通過させて、蒸着室（Ｃ）８０５〜蒸着室（Ｅ）８０７で発光層１４を形成し、蒸着室（Ｆ）８０８で正孔輸送層１５を形成し、蒸着室（Ｇ）８０９で正孔注入層１６を形成し、蒸着室（Ｈ）８１０で陽極１７を形成する。
【０１９９】
次に、図１７（Ｄ）は、陰極（画素電極）１１上に電子注入層１２、発光層１４、正孔注入層１６および陽極１７を積層した構造のＥＬ素子である。なお、発光層１４は赤、緑、青に対応した三種類の発光層を成膜しても良い。
【０２００】
本実施例では、前処理室８０２で陰極１１の前処理を行い、蒸着室（Ａ）８０３で電子注入層１２を形成し、蒸着室（Ｂ）８０４を通過させて、蒸着室（Ｃ）８０５〜蒸着室（Ｅ）８０７で発光層１４を形成し、蒸着室（Ｆ）８０８を通過させて、蒸着室（Ｇ）８０９で正孔注入層１６を形成し、蒸着室（Ｈ）８１０で陽極１７を形成する。
【０２０１】
次に、図１７（Ｅ）は、陰極（画素電極）１１上に一群のクラスター１８、電子輸送層１３、発光層１４、正孔輸送層１５、正孔注入層１６および陽極１７を積層した構造のＥＬ素子である。なお、発光層１４は赤、緑、青に対応した三種類の発光層を成膜しても良い。また、クラスター１８は陰極１１の仕事関数を低めるために設けられ、本実施例では周期表の１族もしくは２族に属する元素をクラスター状（塊状）に設ける。
【０２０２】
本実施例では、前処理室８０２で陰極１１の前処理を行い、蒸着室（Ａ）でクラスター１８を形成し、蒸着室（Ｂ）８０４で電子輸送層１３を形成し、蒸着室（Ｃ）８０５〜蒸着室（Ｅ）８０７で発光層１４を形成し、蒸着室（Ｆ）８０８で正孔輸送層１５を形成し、蒸着室（Ｇ）８０９で正孔注入層１６を形成し、蒸着室（Ｈ）８１０で陽極１７を形成する。
【０２０３】
次に、図１７（Ｆ）は、陰極（画素電極）１１上に一群のクラスター１８、電子輸送層１３、発光層１４、正孔注入層１６および陽極１７を積層した構造のＥＬ素子である。なお、発光層１４は赤、緑、青に対応した三種類の発光層を成膜しても良い。
【０２０４】
本実施例では、前処理室８０２で陰極１１の前処理を行い、蒸着室（Ａ）でクラスター１８を形成し、蒸着室（Ｂ）８０４で電子輸送層１３を形成し、蒸着室（Ｃ）８０５〜蒸着室（Ｅ）８０７で発光層１４を形成し、蒸着室（Ｆ）８０８を通過させて、蒸着室（Ｇ）８０９で正孔注入層１６を形成し、蒸着室（Ｈ）８１０で陽極１７を形成する。
【０２０５】
以上のように、様々な構造のＥＬ素子を形成する場合においても、図１６に示したような成膜装置を用いれば容易に作製することが可能である。なお、本実施例に示した構成は実施例１〜１０、１２のいずれの構成とも自由に組み合わせて実施することが可能である。
【０２０６】
〔実施例１４〕
本発明を実施して形成された発光装置は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部として用いることができる。その際、本発明の発光装置はパッシブ型の発光装置でありながらも配線抵抗を減らすことで大画面化を可能としているため、用途も幅広いものとすることができる。
【０２０７】
本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、カーナビゲーションシステム、カーオーディオ、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍）、記録媒体を備えた画像再生装置（具体的にはコンパクトディスク（ＣＤ）、レーザーディスク（ＬＤ）又はデジタルバーサタイルディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電気器具の具体例を図１８、図１９に示す。
【０２０８】
図１８（Ａ）はＥＬディスプレイであり、筐体２００１、支持台２００２、表示部２００３を含む。本発明の発光装置は表示部２００３に用いることができる。ＥＬディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。
【０２０９】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６を含む。本発明の発光装置は表示部２１０２に用いることができる。
【０２１０】
図１８（Ｃ）はデジタルカメラであり、本体２２０１、表示部２２０２、接眼部部２２０３、操作スイッチ２２０４を含む。本発明の発光装置は表示部２２０２に用いることができる。
【０２１１】
図１８（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２３０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２３０２、操作スイッチ２３０３、表示部（ａ）２３０４、表示部（ｂ）２３０５を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明の発光装置はこれら表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置には、ＣＤ再生装置、ゲーム機器なども含まれうる。
【０２１２】
図１８（Ｅ）は携帯型（モバイル）コンピュータであり、本体２４０１、表示部２４０２、受像部２４０３、操作スイッチ２４０４、メモリスロット２４０５を含む。本発明の電気光学装置は表示部２４０２に用いることができる。この携帯型コンピュータはフラッシュメモリや不揮発性メモリを集積化した記録媒体に情報を記録したり、それを再生したりすることができる。
【０２１３】
図１８（Ｆ）はパーソナルコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、キーボード２５０４を含む。本発明の発光装置は表示部２５０３に用いることができる。
【０２１４】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２１５】
また、上記電子装置はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、そのような動画表示を行うに適している。
【０２１６】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話やカーオーディオのような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０２１７】
ここで図１９（Ａ）は携帯電話であり、本体２６０１、音声出力部２６０２、音声入力部２６０３、表示部２６０４、操作スイッチ２６０５、アンテナ２６０６を含む。本発明の発光装置は表示部２６０４に用いることができる。なお、表示部２６０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０２１８】
また、図１９（Ｂ）はカーオーディオ（車載用オーディオ）であり、本体２７０１、表示部２７０２、操作スイッチ２７０３、２７０４を含む。本発明の発光装置は表示部２７０２に用いることができる。また、本実施例では車載用オーディオを示すが、据え置き型（家庭用）オーディオに用いても良い。なお、表示部２７０４は黒色の背景に白色の文字を表示することで消費電力を抑えられる。
【０２１９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜１３の構成を自由に組み合わせた発光装置を用いることで得ることができる。
【０２２０】
【発明の効果】
本発明を実施することでフォトリソグラフィ工程の少ない作製工程でＴＦＴを作製することができるため、ＴＦＴを用いたアクティブマトリクス型の発光装置の歩留まりを向上させることができる。さらに、発光装置の製造期間の短縮を図り、製造コストを低減することにより安価な発光装置を提供しうる。さらに、安価な発光装置を用いることで安価な電気器具を提供することが可能となる。
【図面の簡単な説明】
【図１】    本発明のｎチャネル型ＴＦＴの作製工程を示す図。
【図２】    画素部および駆動回路の作製工程を示す図。
【図３】    画素部および駆動回路の作製工程を示す図。
【図４】    画素部および駆動回路の作製工程を示す図。
【図５】    画素部の上面構造を示す図。
【図６】    画素部の断面構造を示す図。
【図７】    ＥＬ発光装置の回路構成を示す図。
【図８】    ＥＬ発光装置の上面構造および断面構造を示す図。
【図９】    ＥＬ発光装置の上面構造および断面構造を示す図。
【図１０】  画素部の上面構造を示す図。
【図１１】  画素部の上面構造を示す図。
【図１２】  画素部の断面構造を示す図。
【図１３】  画素部および駆動回路の作製工程を示す図。
【図１４】  画素部および駆動回路の作製工程を示す図。
【図１５】  画素の回路構成を示す図。
【図１６】  インライン方式の成膜装置の構成を示す図。
【図１７】  ＥＬ素子の構造を示す図。
【図１８】  電気器具の具体例を示す図。
【図１９】  電気器具の具体例を示す図。
【図１】
0004731715.tif 000005
【図２】
0004731715.tif 000006
【図３】
0004731715.tif 000007
【図４】
0004731715.tif 000008
【図５】
0004731715.tif 000009
【図６】
0004731715.tif 000010
【図７】
0004731715.tif 000011
【図８】
0004731715.tif 000012
【図９】
0004731715.tif 000013
【図１０】
0004731715.tif 000014
【図１１】
0004731715.tif 000015
【図１２】
0004731715.tif 000016
【図１３】
0004731715.tif 000017
【図１４】
0004731715.tif 000018
【図１５】
0004731715.tif 000019
【図１６】
0004731715.tif 000020
【図１７】
0004731715.tif 000021
【図１８】
0004731715.tif 000022
【図１９】
0004731715.tif 000023