(57)【特許請求の範囲】
【請求項１】
ガラスからなる絶縁性の基板に膜厚が６０〜１６０ｎｍの非晶質シリコンからなる半導体薄膜を形成する薄膜形成工程と、
該半導体薄膜を不活性ガス雰囲気中で６００〜６３０℃、５〜２０時間の条件で炉アニールして固相成長処理を施し、非晶質シリコンを１〜１．５μｍの結晶粒径を持つ多結晶シリコンに転換すると同時に該基板の緻密化処理を施す固相成長工程と、
多結晶シリコンに転換した半導体薄膜に波長２００〜４００ｎｍのエキシマレーザ光を照射して、多結晶シリコンに含まれる結晶欠陥を低減化する光照射工程と、
圧力が０．１Ｍｐａから５Ｍｐａの高圧水蒸気を用いて５５０〜６５０℃の温度範囲で半導体薄膜を酸化することにより、多結晶シリコンの表面を熱酸化して膜厚が１０〜２００ｎｍの酸化膜を形成する熱酸化工程と、
該半導体薄膜の表面を熱酸化して得られた酸化膜をゲート絶縁膜として、その上にゲート電極膜を形成する工程とを行う薄膜トランジスタの製造方法。
【請求項２】
圧力が２Ｍｐａの高圧水蒸気を用いて６００℃で半導体薄膜を酸化する請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
所定の間隙を介して互いに対面した一対の基板と、該間隙に保持された液晶とからなり、一方の基板には画素電極とこれを駆動する薄膜トランジスタを配し、他方の基板には該画素電極に対面する電極を配し、該薄膜トランジスタは、多結晶シリコンからなる半導体薄膜と、シリコンの酸化物からなる酸化膜と、ゲート電極膜とを含む積層構造を有する液晶表示装置を製造する場合に、
ガラスからなる該一方の基板に膜厚が６０〜１６０ｎｍの非晶質シリコンからなる半導体薄膜を形成する薄膜形成工程と、
該半導体薄膜を不活性ガス雰囲気中で６００〜６３０℃、５〜２０時間の条件で炉アニールして固相成長処理を施し、非晶質シリコンを１〜１．５μｍの結晶粒径を持つ多結晶シリコンに転換すると同時に該基板の緻密化処理を施す固相成長工程と、
多結晶シリコンに転換した半導体薄膜に波長２００〜４００ｎｍのエキシマレーザ光を照射して、多結晶シリコンに含まれる結晶欠陥を低減化する光照射工程と、
圧力が０．１Ｍｐａから５Ｍｐａの高圧水蒸気を用いて５５０〜６５０℃の温度範囲で半導体薄膜を酸化することにより、多結晶シリコンの表面を熱酸化して膜厚が１０〜２００ｎｍの酸化膜を形成する熱酸化工程と、
該半導体薄膜の表面を熱酸化して得られた酸化膜をゲート絶縁膜として、その上にゲート電極膜を形成する工程とを行う液晶表示装置の製造方法。
【請求項４】
圧力が２Ｍｐａの高圧水蒸気を用いて６００℃で半導体薄膜を酸化する請求項３記載の液晶表示装置の製造方法。
【請求項５】
絶縁性の基板に、エレクトロルミネッセンス素子とこれを駆動する薄膜トランジスタを配し、該薄膜トランジスタは、多結晶シリコンからなる半導体薄膜と、シリコンの酸化物からなる酸化膜と、ゲート電極膜とを含む積層構造を有するエレクトロルミネッセンス表示装置を製造する場合に、
ガラスからなる該絶縁性の基板に膜厚が６０〜１６０ｎｍの非晶質シリコンからなる半導体薄膜を形成する薄膜形成工程と、
該半導体薄膜を不活性ガス雰囲気中で６００〜６３０℃、５〜２０時間の条件で炉アニールして固相成長処理を施し、非晶質シリコンを１〜１．５μｍの結晶粒径を持つ多結晶シリコンに転換すると同時に該基板の緻密化処理を施す固相成長工程と、
多結晶シリコンに転換した半導体薄膜に波長２００〜４００ｎｍのエキシマレーザ光を照射して、多結晶シリコンに含まれる結晶欠陥を低減化する光照射工程と、
圧力が０．１Ｍｐａから５Ｍｐａの高圧水蒸気を用いて５５０〜６５０℃の温度範囲で半導体薄膜を酸化することにより、多結晶シリコンの表面を熱酸化して膜厚が１０〜２００ｎｍの酸化膜を形成する熱酸化工程と、
該半導体薄膜の表面を熱酸化して得られた酸化膜をゲート絶縁膜として、その上にゲート電極膜を形成する工程とを行うエレクトロルミネッセンス表示装置の製造方法。
【請求項６】
圧力が２Ｍｐａの高圧水蒸気を用いて６００℃で半導体薄膜を酸化する請求項５記載のエレクトロルミネッセンス表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ、特にアクティブマトリクス型の液晶表示装置、有機エレクトロルミネッセンス表示装置等に用いられる多結晶シリコン薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
液晶ディスプレイや有機エレクトロルミネッセンスディスプレイの駆動用素子として開発されている薄膜トランジスタ（ＴＦＴ）の内、多結晶シリコンを用いたＴＦＴは、同一基板上に画素アレイと周辺の駆動回路を一体的に形成できること、又高機能な回路をパネルに内蔵することにより所謂システム−オン−パネル化が可能になることなどの理由から、注目を集めている。ところで、多結晶シリコン薄膜トランジスタの低コスト化を図る為、製造プロセス上コストの安い低融点ガラス基板を用いることが必須であり、プロセス温度が７００℃以下の、所謂低温プロセスの開発が行なわれてきた。
【０００３】
【発明が解決しようとする課題】
多結晶シリコン薄膜トランジスタの高性能化には、シリコン結晶粒を大粒径化することが効果的である。大粒径の多結晶シリコンを得る方法の一つに固相成長法が知られている。固相成長法では、非晶質シリコンを６００〜７００℃の温度で不活性ガス雰囲気下熱アニールすることにより、結晶化させて大粒径の多結晶シリコンを得る。しかしながら、この様にして得られた多結晶シリコンは、結晶粒内に微小欠陥が残留し、薄膜トランジスタの高性能化の障害になる。ここで、仮に１０００℃以上の高温プロセスが使える場合は、固相成長させた多結晶シリコンからなる半導体薄膜を熱酸化し、高品質のゲート酸化膜を形成すると同時に、１０００℃を超える高温のアニール効果により結晶粒内の微小欠陥を低減することができる。しかしながら、低融点ガラス基板を用いる７００℃以下の低温プロセスでは、上述した１０００℃以上の高温プロセスによる熱酸化膜を形成することはできず、残留微小欠陥を低減することは困難である。
【０００４】
一方、高圧水蒸気を用いて、６００℃程度の雰囲気下、ガラス基板の耐熱温度以下で熱酸化膜を形成する方法が開発されており、例えば特開平１１−１２６７５０号公報に開示されている。高圧水蒸気を用いた熱酸化方法によれば、低コストのガラス基板上でも熱酸化膜を形成できる。しかしながら、固相成長で得た多結晶シリコンの結晶粒内に残留する微小欠陥については、高圧水蒸気を用いた６００℃程度の熱酸化法では十分に欠陥を低減化できない。
【０００５】
又、特開平１１−３０７４５１号公報には、初めから多結晶シリコンを成膜し、水蒸気酸化後にレーザ光照射で欠陥を低減する方法が開示されている。しかしながら、最初から多結晶シリコンを作成する方法では、大粒径多結晶シリコンの形成が難しく、又レーザ光照射時のエネルギーも厳密に制御しなければ結晶粒径の大きさがばらつき、スループットも小さいという欠点がある。
【０００６】
尚、従来から、低融点のガラス基板は６００℃を超えるプロセスを通過すると、基板の収縮が大きく、この基板上にあらかじめパタンが形成されていると、基板収縮の為後から形成するパタンとの間でずれが生じるという問題点がある。
【０００７】
【課題を解決するための手段】
本発明は以上の問題点あるいは課題を解決するもので、その目的は低融点ガラスなどからなる基板上に熱酸化膜を形成しながらも、結晶粒内の欠陥を激減可能な薄膜トランジスタの製造方法を提供し、以て薄膜トランジスタの大幅な高性能化を実現することにある。係る目的を達成する為に以下の手段を講じた。即ち、本発明は、多結晶シリコンからなる半導体薄膜と、シリコンの酸化物からなる酸化膜と、ゲート電極膜とを含む積層構造を有する薄膜トランジスタの製造方法において、絶縁性の基板に非晶質シリコンからなる半導体薄膜を形成する薄膜形成工程と、該半導体薄膜を加熱して固相成長処理を施し、非晶質シリコンを多結晶シリコンに転換する固相成長工程と、多結晶シリコンに転換した半導体薄膜に光エネルギーを照射して、多結晶シリコンに含まれる結晶欠陥を低減化する光照射工程と、圧力が０．１Ｍｐａから５Ｍｐａ、温度が１００℃から７００℃で、酸化能力の有る気体を含む雰囲気に該半導体薄膜を暴露し、多結晶シリコンの表面を熱酸化して酸化膜を形成する熱酸化工程とを行うことを特徴とする。好ましくは、前記固相成長工程は、該絶縁性の基板の熱歪点を超えない温度で加熱を行い、該半導体薄膜の固相成長処理と同時に該基板の緻密化処理を施すことを特徴とする。又、前記光照射工程は、レーザ光源から発射したレーザ光を半導体薄膜に照射することを特徴とする。又、前記熱酸化工程は、５５０℃から６５０℃の温度範囲で、多結晶シリコンの表面を熱酸化することを特徴とする。又、該半導体薄膜の表面を熱酸化して得られた酸化膜をゲート絶縁膜として、その上にゲート電極膜を形成する工程を含むことを特徴とする。
【０００８】
絶縁基板上に形成した非晶質シリコンからなる半導体薄膜を、例えば不活性ガス中で固相成長させると、大粒径の多結晶シリコンが得られる。しかしながら、得られた多結晶シリコンは結晶粒内に多数の微小欠陥が存在する。この多結晶シリコンにレーザ光などの光エネルギーを照射すると、結晶粒内の微小欠陥は容易に消滅し、高品質の大粒径多結晶シリコンが得られる。微小欠陥だけを除く為に必要なレーザ光のエネルギーは小さくて済み、例えばパルス幅が２０〜２００ｎｓのレーザ光を１ショット照射するのみでも効果的に欠陥を低減化できる為、スループットが向上する。又、レーザパルスのエネルギーも厳密に制御する必要はなく、非晶質シリコンを初めからレーザ光照射で多結晶化する場合に比べると、容易に大粒径の多結晶シリコンが得られる。こうして得られた多結晶シリコンの表面を高圧水蒸気などの酸化雰囲気下で酸化すると、極めて高品質の酸化膜が得られる。場合によっては、多結晶シリコンの固相成長後光エネルギーを照射する前に、高圧水蒸気を用いた酸化を行なってもよい。但し、この場合は、レーザ光は高圧水蒸気酸化で得られた熱酸化膜越しに照射して、多結晶シリコンの欠陥を取り除くことになる。又、後工程で行なわれる種々のパタニングに先立って、固相成長により多結晶シリコンを作り込むと、ガラス基板が固相成長処理で長時間熱アニールされることになり、基板が予め緻密化され、後工程での基板収縮を防ぐことが可能となる。従って、後に行なわれる種々のパタニング工程におけるパタンの合わせずれをなくすことができる。
【０００９】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１〜図３は、本発明に係る薄膜トランジスタ製造方法の第一実施形態の一例を示す工程図である。この実施形態では、トップゲート構造の薄膜トランジスタをガラスなどからなる絶縁基板上に形成している。本実施形態はアクティブマトリクス型表示装置の駆動基板に用いられるものであり、絶縁基板上には画素スイッチング用の薄膜トランジスタと、周辺回路を構成する薄膜トランジスタを形成している。画素スイッチング用の薄膜トランジスタはｎチャネル型の薄膜トランジスタであり、周辺回路用の薄膜トランジスタはＣＭＯＳとし、ｎチャネル型及びｐチャネル型の薄膜トランジスタを含んでいる。まず図１の（ａ）に示す様に、ガラスなどからなる絶縁基板０の上に窒化シリコンからなるバッファ層６ａ及び酸化シリコンからなるバッファ層６ｂを順に成膜する。各バッファ層の膜厚は約１００〜２００ｎｍである。続いて、バッファ層６ｂの上に非晶質シリコンからなる半導体薄膜５を約６０〜１６０ｎｍの厚みで成膜する。以上の成膜は、プラズマＣＶＤ法やＬＰＣＶＤ法などを用いて連続的に行なうことができる。尚、絶縁基板０は、ガラス材として例えば旭硝子社製のＡＮ６３５、ＡＮ１００を用いることができる。ＡＮ６３５の歪点は６３５℃である。ＡＮ１００の歪点は６８０℃である。或いは、コーニング社製のＣｏｄｅ１７３７を用いることができる。このガラス材料の歪点は６６７℃である。バッファ層６ｂを構成するＳｉＯ2 膜は、無機系のシランガス（ＳｉＨ4、Ｓｉ2 Ｈ6 など）を分解して成膜することが好ましい。或いは、スパッタ法や蒸着法によってＳｉＯ2 を形成してもよい。ここで、非晶質シリコンからなる半導体薄膜５の成膜にプラズマＣＶＤ法を用いた場合は、膜中の水素を脱離する為に、窒素雰囲気中で４００℃〜４５０℃１時間程度のアニールを行なう。この後、固相成長法により、非晶質シリコンを結晶化して、多結晶シリコンに転換する。固相成長は、不活性ガス、例えば窒素ガス雰囲気中で、６００〜６６０℃、特に好ましくは６００〜６３０℃、５〜２０時間の条件で炉アニールする。これにより、約１〜１．５μｍの結晶粒径を持つ多結晶シリコンが得られる。又、この炉アニールにより、ガラスなどからなる絶縁基板０が緻密化し、後に基板上にパタンを形成した場合でも加熱処理による基板収縮を防ぐことができる。
【００１０】
次に（ｂ）に示す様に、波長２００〜４００ｎｍのエキシマレーザ光を照射し、固相成長した多結晶シリコン中の微小欠陥を消滅させる。このエキシマレーザアニール（ＥＬＡ）における照射条件は、１〜１０ショット程度でよく、非晶質シリコンから直接多結晶シリコンに結晶化する場合に比べ、スループットを速くできる。
【００１１】
続いて（ｃ）に示す様に、多結晶シリコンからなる半導体薄膜５をエッチングで島状にパタニングする。この例では、図の左半分に、周辺回路用の薄膜トランジスタを形成する領域を二個作り、右半分に画素スイッチング用の薄膜トランジスタを形成する領域を一個作ってある。
【００１２】
ここで（ｄ）に示す様に、パタニングされた多結晶シリコンの各領域を高圧水蒸気で酸化し、多結晶シリコン上に熱酸化膜３を成膜する。尚、この酸化膜３はゲート絶縁膜を構成し、その厚みは１０〜２００ｎｍである。酸化条件は、例えば６００℃で２Ｍｐａの水蒸気を用い、例えば１３０分アニールする。多結晶シリコンの初期膜厚が７５ｎｍの場合、熱酸化により形成したゲート酸化膜３の膜厚は５４ｎｍとなり、残りの半導体薄膜５の膜厚は５５ｎｍとなる。ここで、必要ならば後工程で作成する薄膜トランジスタの閾電圧Ｖｔｈを制御する目的で、例えばＢ＋イオンをドーズ量が０．１×１０12〜４×１０12／ｃｍ2 程度でイオン注入する。この際の加速電圧は例えば５０ｋｅＶ程度である。
【００１３】
以上の様に、本発明によれば、多結晶シリコンからなる半導体薄膜５と、シリコンの酸化物からなる酸化膜３と、ゲート電極膜（図示せず）とを含む積層構造を有する薄膜トランジスタの製造方法において、薄膜形成工程（ａ）と固相成長工程（ａ）と光照射工程（ｂ）と熱酸化工程（ｄ）とを行なっている。薄膜形成工程では、絶縁性の基板０に非晶質シリコンからなる半導体薄膜５を形成している。固相成長工程では、半導体薄膜５を加熱して固相成長処理を施し、非晶質シリコンを多結晶シリコンに転換している。光照射工程では、多結晶シリコンに転換した半導体薄膜５に光エネルギーを照射して、多結晶シリコンに含まれる結晶欠陥を低減化している。熱酸化工程では、圧力が０．１Ｍｐａ〜５Ｍｐａ、温度が１００℃〜７００℃で、酸化能力のある気体を含む雰囲気に半導体薄膜５を暴露し、多結晶シリコンの表面を熱酸化して酸化膜３を形成している。熱酸化処理では、圧力を０．１Ｍｐａ（１気圧）以上に設定して、成膜速度を加速している。尚、圧力が５Ｍｐａ（５０気圧）を超えると、成膜装置の耐圧構造が過度になるので好ましくない。又、熱酸化工程の処理温度は１００℃〜７００℃程度としている。酸化能力のある気体として水蒸気を用いる場合、温度を１００℃以上とすることで、水蒸気圧を高め、成膜速度を加速化できる。尚、温度が７００℃以上になると、基板の耐熱温度（歪点）を超える為、好ましくない。場合によっては、水蒸気（Ｈ２Ｏ）に代えて、Ｏ２やＯ２とＨ２の混合物を用いることもできる。
【００１４】
上述した様に、固相成長工程は、絶縁性の基板０の熱歪点を超えない温度で加熱を行ない、半導体薄膜５の固相成長処理と同時に基板０の緻密化処理を施している。又、光照射工程では、レーザ光源から発したレーザ光（例えばエキシマレーザパルス）を半導体薄膜５に照射している。好ましくは、熱酸化工程は、５５０℃〜６５０℃の温度範囲で、多結晶シリコンの表面を熱酸化する。尚、本例では、半導体薄膜５の表面を熱酸化して得られた酸化膜をゲート絶縁膜として、その上に後工程でゲート電極膜を形成している。
【００１５】
次いで図２の（ｅ）に示す様に、ゲート酸化膜３の上に、Ａｌ、Ｔｉ、Ｍｏ、Ｗ、Ｔａ、ドープト多結晶シリコンなど、あるいはこれらの合金を２００〜８００ｎｍ成膜し、パタニングしてゲート電極１を作成する。次いで、Ｐ＋イオンを、質量分離イオン注入法で半導体薄膜５に注入し、ＬＤＤ構造を作成する為のＬＤＤイオン注入を行なう。ドーズ量は６×１０12〜５×１０13／ｃｍ2 で、加速電圧は６０ｋｅＶ程度である。ＬＤＤイオン注入の結果、ゲート電極１の下方にはチャネル領域ｃｈが残され、その他の部分はＬＤＤイオン注入の対象となっている。
【００１６】
続いて（ｆ）に示す様に、ＬＤＤイオン注入後、ｎチャネル型の薄膜トランジスタを形成する為のレジストＲＳＴ１，ＲＳＴ２，ＲＳＴ３，ＲＳＴ４を形成し、Ｐ＋イオンを質量分離型又は非質量分離型のイオンシャワードーピング装置で、半導体薄膜５に注入する。ドーズ量は１×１０15／ｃｍ2 程度であり、加速電圧は６０ｋｅＶ程度である。これにより、ｎチャネル型の薄膜トランジスタのソース領域Ｓ及びドレイン領域Ｄを形成する。尚、ソース領域Ｓとチャネル領域ｃｈとの間及びドレイン領域Ｄとチャネル領域ｃｈとの間にはＬＤＤ領域が残される。
【００１７】
次に（ｇ）に示す様に、ＣＭＯＳ回路を形成する為、ｐチャネル型の薄膜トランジスタ用のレジストＲＳＴ５を形成し、ドーズ量１〜３×１０15／ｃｍ2 、加速電圧３０ｋｅＶ程度でＢ＋イオンを注入し、ｐｃｈ−ＴＦＴを形成する。尚、ＲＳＴ５でカバーされた部分には、先の工程で回路用のｎチャネル型薄膜トランジスタｎｃｈ−ＴＦＴと、画素スイッチング用のダブルゲート構造のＴＦＴが形成されている。
【００１８】
この後図３の（ｈ）に示す様に、ＳｉＯ2 を約６００ｎｍの厚みで成膜し、層間絶縁膜７とする。ここで、半導体薄膜５に注入したドーパントの活性処理となる。活性化は、レーザアニール、ランプアニール、炉アニールの何れを用いてもよい。活性化アニール処理後、ＳｉＮx を２００〜４００ｎｍの厚みで成膜し、パシベーション膜８とする。ここで、窒素雰囲気中３５０〜４００℃の温度で水素化アニールを１時間施し、半導体薄膜５中に水素を導入してｐｃｈ−ＴＦＴ、ｎｃｈ−ＴＦＴ及び画素スイッチ用ＴＦＴの特性改善を図る。
【００１９】
最後に（ｉ）に示す様に、層間絶縁膜７及びパシベーション膜８にコンタクトホールを開口し、Ａｌ−Ｓｉなどの金属をスパッタした後パタニングして配線電極９に加工する。次いで、アクリル系の有機樹脂を約１μｍ塗布し平坦化膜１０とする。この平坦化膜１０にコンタクトホールを開口した後、ＩＴＯ、ＩＸＯなどの透明導電膜をスパッタで成膜し、パタニングして画素電極１１に加工する。この透明導電膜を約２２０℃で窒素雰囲気中３０分間アニールし、アクティブマトリクス型の表示装置用基板の完成となる。
【００２０】
図４は、図１の工程（ｄ）に用いる高圧水蒸気酸化処理装置の概念図である。図示する様に、本装置は気密にシールされた圧力容器５１と、この中に収納された反応容器５２とを備えている。外側の圧力容器５１は例えばステンレスチールで構成されており、内側の反応容器５２は例えば石英ガラスで構成されている。反応容器５２の内部は処理室５３となっている。処理室５３は、ヒータ５４によって加熱される。圧力容器５１には昇圧ライン５５及び減圧ライン５６が接続されている。又、処理室５３には、処理ガス供給ライン５７及び処理ガス排気ライン５８とが接続されている。尚処理ガスは、水蒸気を主成分とする雰囲気又は窒素など不活性な気体の雰囲気を生成するガスを意味する。前述した様に、処理室５３は内壁が石英で構成された石英管（反応容器５２）であり、半導体に金属の混入を防ぐ。反応容器５２の周囲を囲む様に配されたヒータ５４は、処理室５３内を３００〜７００℃に維持できる様になっている。昇圧ライン５５は空気源（Ａｉｒ）、減圧弁ＲＶ、フローメータ、バルブＶを有し、バルブＶの開閉により圧力容器５１内に空気を供給して、圧力容器を０．１〜５Ｍｐａまで昇圧できる様になっている。減圧ライン５６は、バルブＶの開閉により圧力容器５１内の空気を排気し、圧力容器５１を減圧できる様になっている。処理ガス供給ライン５７は、処理室５３内に処理ガスを放出する為の下流部と、窒素供給ライン及び水供給ラインに分枝している上流部とを備えている。下流部にはヒータ５４が近接配置されており、処理ガスを予め処理室５３内と同等の温度に加熱する。上流側の窒素供給ラインは、供給源（Ｎ2 ）、減圧弁ＲＶ、フローメータ、バルブＶを有し、バルブＶの開閉により処理室５３内に処理ガスを供給し、処理室５３を所定の処理ガス雰囲気にするとともに、処理室５３を０．１〜５Ｍｐａまで昇圧できるようになっている。水供給ラインは、ポンプＰ、バルブＶを有し、水源から水を汲み上げてバルブＶの開閉により、ヒータ５４に水を供給し、そのヒータ５４で水を蒸発させて処理室５３内に供給している。処理室５３の中央には、基板ステージ５９が配されており、処理対象となるガラス基板やシリコン基板などを搭載する。
【００２１】
図５〜図７を参照して、本発明に係る薄膜トランジスタの製造方法の第二実施形態の一例を説明する。第一実施形態と異なり、本実施形態ではボトムゲート構造の薄膜トランジスタを作成している。まず（ａ）に示す様に、絶縁基板０の上に、Ｔｒ、Ｍｏ、Ｗ、Ｃｒ、Ｃｕ又はこれらの合金を１０〜２５０ｎｍ、特に好ましくは１００〜２５０ｎｍの厚みで形成し、パタニングしてゲート電極１に加工する。
【００２２】
続いて（ｂ）に示す様に、プラズマＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤなどで、ＳｉＮx を３０〜５０ｎｍ、次いでＳｉＯ2 を約５０〜２００ｎｍ連続で形成し、それぞれゲート窒化膜２、ゲート酸化膜３とする。更にこの上に、連続的に非晶質シリコンからなる半導体薄膜５を約６０〜１６０ｎｍの厚みで成膜する。ここで、プラズマＣＶＤ法を用いた場合は、膜中の水素を脱離させる為に、窒素雰囲気中で４００〜４５０℃、１〜２時間程度のアニールを行なう。ここで、非晶質シリコンを固相成長法により結晶化し、多結晶シリコンに転換する。固相成長は不活性ガス例えば窒素ガス雰囲気中で、６００〜６６０℃、５〜２０時間炉アニールする。これにより、約１〜１．５μｍの結晶粒径を持つ多結晶シリコンが得られる。この後、波長２００〜４００ｎｍのエキシマレーザパルスを用いたアニール（ＥＬＡ）で、固相成長させた多結晶シリコン中の微小欠陥を消滅させる。この時のレーザ照射条件は、１〜１０パルス程度でよく、非晶質シリコンから多結晶シリコンに直接結晶化する場合に比べ、スループットを高くできる。
【００２３】
この後（ｃ）に示す様に、多結晶シリコンの表面を高圧の水蒸気で酸化し、多結晶シリコン上にＳｉＯ2 からなる酸化膜６を１０〜２００ｎｍ成膜する。酸化条件は、例えば６００℃、２Ｍｐａの水蒸気で１３０分アニールする。多結晶シリコンの初期膜厚が７５ｎｍの場合、高圧水蒸気酸化により得られた熱酸化膜６の膜厚は５４ｎｍ、残りの多結晶シリコンの膜厚は５５ｎｍとなる。ここで必要ならば、Ｂ＋を薄膜トランジスタのＶｔｈを制御する目的で、ドーズ量１×１０11〜６×１０12／ｃｍ2 程度、加速電圧３０ｋｅＶで質量分離した後注入する。
【００２４】
次いで図６の（ｄ）に示す様に、裏面露光技術により、ゲート電極１をマスクとして水蒸気酸化で形成した熱酸化膜６の上にレジストＲＳＴ０を形成する。ここで質量分離したＰ＋イオンを基板０全面に注入し、ＬＤＤ領域を作成する。ドーズ量は１×１０12〜５×１０13／ｃｍ2、特に好ましくは４×１０12〜５×１０13／ｃｍ2 で、加速電圧は６０ｋｅＶである。
【００２５】
次いで（ｅ）に示す様に、ＬＤＤイオン注入後、ｎチャネルの薄膜トランジスタ用のレジストＲＳＴ１〜ＲＳＴ４を作成し、水素希釈したＰＨ3 ガスを用いて、Ｐ＋イオンを非質量分離型のイオンビームを用いたイオンシャワードーピングでドープし、ｎチャネル型の薄膜トランジスタのソース領域Ｓ及びドレイン領域Ｄを形成する。この時の加速電圧は６０ｋｅＶ程度である。
【００２６】
次に（ｆ）に示す様に、ｐチャネル型の薄膜トランジスタを形成する為、レジストＲＳＴ５及びＲＳＴ６を設ける。レジストＲＳＴ５をマスクとして、水素希釈のＢ2 Ｈ6ガスを用い、Ｂ＋イオンをやはり非質量分離型のイオンドーピングで注入し、周辺回路用のｐｃｈ−ＴＦＴを形成する。尚、ＲＳＴ５で覆われた部分には、先の工程で周辺回路用のｎｃｈ−ＴＦＴと、画素スイッチング用のダブルゲート型のＴＦＴとが形成されている。
【００２７】
この後、図７の（ｇ）に示す様に、活性化工程を行なう。活性化はレーザアニール、ランプアニール、炉アニールの何れでもよい。活性化処理後、半導体薄膜５の上に設けた熱酸化膜と、半導体薄膜５を同時にパタニングして、各薄膜トランジスタの素子領域に合わせたアイランド状に加工する。この上に、プラズマＣＶＤ法でＳｉＯ2 を１００〜４００ｎｍの厚みで成膜し、層間絶縁膜７とする。更にこの上に、ＳｉＮx を１００〜４００ｎｍ連続して成膜し、パシベーション膜８とする。ここで水素化アニールを窒素雰囲気中３５０℃〜４００℃で１時間施す。
【００２８】
最後に（ｈ）に示す様に、層間絶縁膜７及びパシベーション膜８に対してコンタクトホールを開口した後、Ａｌ−Ｓｉなどの金属をスパッタし且つパタニングして配線電極９に加工する。次いでアクリル系有機樹脂を約１μｍ塗布し平坦化膜１０とする。この平坦化膜１０にコンタクトホールを開けた後、ＩＴＯ、ＩＸＯなどの透明導電膜をスパッタで成膜し、所定の形状にパタニングして画素電極１１とする。透明導電膜を約２２０℃で窒素雰囲気中３０分間アニールし、アクティブマトリクス型表示装置用駆動基板の完成となる。
【００２９】
尚、上述した実施形態では、熱酸化工程で用いる酸化能力のある気体として水蒸気を使っているが、本発明はこれに限られるものではなく、酸素ガス或いは酸素ガスと水素ガスの混合物を用いることができる。この様にして得られた熱酸化膜は高品質であり、ボトムゲート型のＴＦＴのバックゲート側（上側）において、チャネル領域との界面を良好に維持できる。
【００３０】
図８は、本発明に従って作成された駆動基板を用いて組立てられたアクティブマトリクス型液晶表示装置の一例を示す模式的な斜視図である。図示するように、本表示装置は一対の絶縁基板０，１０２と両者の間に保持された電気光学物質１０３とを備えたパネル構造を有する。電気光学物質１０３としては、液晶材料を用いる。下側の絶縁基板０には画素アレイ部１０４と駆動回路部とが集積形成されている。駆動回路部は垂直駆動回路１０５と水平駆動回路１０６とに分かれている。又、絶縁基板０の周辺部上端には外部接続用の端子部１０７が形成されている。端子部１０７は配線１０８を介して垂直駆動回路１０５及び水平駆動回路１０６に接続している。画素アレイ部１０４には行状のゲート配線１０９と列状の信号配線１１０が形成されている。両配線の交差部には画素電極１１とこれを駆動する薄膜トランジスタＴＦＴが形成されている。薄膜トランジスタＴＦＴのゲート電極は対応するゲート配線１０９に接続され、ドレイン領域は対応する画素電極１１に接続され、ソース領域は対応する信号配線１１０に接続している。ゲート配線１０９は垂直駆動回路１０５に接続する一方、信号配線１１０は水平駆動回路１０６に接続している。画素電極１１をスイッチング駆動する薄膜トランジスタＴＦＴ及び垂直駆動回路１０５と水平駆動回路１０６に含まれる薄膜トランジスタは、本発明に従って作成されたものである。
【００３１】
図９は、本発明に従って作成された薄膜トランジスタを集積形成した、エレクトロルミネッセンス表示装置の一例を示す模式的な断面図である。本実施例は、画素として有機エレクトロルミネッセンス素子ＯＬＥＤを用いている。ＯＬＥＤは陽極Ａ，有機層２１０及び陰極Ｋを順に重ねたものである。陽極Ａは画素毎に分離しており、例えばクロムからなり基本的に光反射性である。陰極Ｋは画素間で共通接続されており、例えば極薄の金属層２１１と透明導電層２１２の積層構造であり、基本的に光透過性である。係る構成を有するＯＬＥＤの陽極Ａ／陰極Ｋ間に順方向の電圧（１０Ｖ程度）を印加すると、電子や正孔などキャリアの注入が起こり、発光が観測される。ＯＬＥＤの動作は、陽極Ａから注入された正孔と陰極Ｋから注入された電子により形成された励起子による発光と考えられる。
【００３２】
一方、ＯＬＥＤを駆動する薄膜トランジスタＴＦＴは、ガラスなどからなる基板０の上に形成されたゲート電極１と、その上面に重ねられたゲート絶縁膜２３と、このゲート絶縁膜２３を介してゲート電極１の上方に重ねられた半導体薄膜５とからなる。薄膜トランジスタＴＦＴはＯＬＥＤに供給される電流の通路となるソース領域Ｓ、チャネル領域Ｃｈ及びドレイン領域Ｄを備えている。チャネル領域Ｃｈは丁度ゲート電極１の直上に位置する。このボトムゲート構造を有する薄膜トランジスタＴＦＴは層間絶縁膜７により被覆されており、その上には配線電極９及びドレイン電極２００が形成されている。これらの上には別の層間絶縁膜９１を介して前述したＯＬＥＤが成膜されている。このＯＬＥＤの陽極Ａはドレイン電極２００を介して薄膜トランジスタＴＦＴに電気接続されている。
【００３３】
【発明の効果】
以上説明したように、本発明に係る薄膜トランジスタの製造方法によれば、低融点のガラス基板を用いつつ、大粒径で欠陥の少ない多結晶シリコン上に高品質の熱酸化膜を形成できる。この為、従来では１０００℃以上の高温プロセスでなければ得られなかった高品質の酸化膜を形成しつつ、レーザ光の照射による欠陥消去を加えて、高温プロセスで得られるよりも更に高性能の薄膜トランジスタが実現できる。更に、固相成長の様な基板アニール手段によりガラス基板のプレアニールも行なっている為、高圧水蒸気熱酸化時の基板収縮を防ぐことができるという効果がある。又、本発明で使用するレーザ光の照射工程は結晶粒内の微小欠陥を消滅させるだけに使うので、レーザ光のエネルギーばらつきに対する許容度が大きく、又、レーザパルスのショット数も少なくて済むので、スループットを落とすことがないという優れた効果を有する。
【図面の簡単な説明】
【図１】本発明に係る薄膜トランジスタの製造方法の第一実施形態を示す工程図である。
【図２】本発明に係る薄膜トランジスタの製造方法の第一実施形態を示す工程図である。
【図３】本発明に係る薄膜トランジスタの製造方法の第一実施形態を示す工程図である。
【図４】本発明に係る薄膜トランジスタの製造方法の第一実施形態の実施に使う高圧水蒸気熱酸化装置の一例を示す模式図である。
【図５】本発明に係る薄膜トランジスタの製造方法の第二実施形態を示す工程図である。
【図６】本発明に係る薄膜トランジスタの製造方法の第二実施形態を示す工程図である。
【図７】本発明に係る薄膜トランジスタの製造方法の第二実施形態を示す工程図である。
【図８】本発明に従って製造された薄膜トランジスタを用いた液晶表示装置の一例を示す模式的な斜視図である。
【図９】本発明に従って製造された薄膜トランジスタを組み込んだエレクトロルミネッセンス表示装置の一例を示す部分断面図である。
【符号の説明】
０・・・絶縁基板、１・・・ゲート電極、２・・・ゲート窒化膜、３・・・ゲート酸化膜、５・・・半導体薄膜、６・・・熱酸化膜、１１・・・画素電極
【図１】
0004830189.tif 000002
【図２】
0004830189.tif 000003
【図３】
0004830189.tif 000004
【図４】
0004830189.tif 000005
【図５】
0004830189.tif 000006
【図６】
0004830189.tif 000007
【図７】
0004830189.tif 000008
【図８】
0004830189.tif 000009
【図９】
0004830189.tif 000010