【手続補正書】
【提出日】平成15年8月15日(2003.8.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
信号反射防止用抵抗を有さない線路を介した信号伝送システムであって、特性インピーダンスＺ０  を有する線路と、略Ｚ０  ／２の出力抵抗を有し、ハイレベルとローレベルの電位差が略１Ｖ以下の信号を該線路に出力する出力回路を含み、該出力回路は入力をゲートに受け取る直列接続された２つのドライバトランジスタを含み、該２つのドライバトランジスタの接続点は該線路に接続され、該２つのドライバトランジスタは同一のオン抵抗を有し、該２つのドライバトランジスタの一方が導通することにより該信号を該線路に出力し、該ドライバトランジスタの該ゲートへの該入力は該ドライバトランジスタがオン状態又はオフ状態のときには一定であることを特徴とする信号伝送システム。
【請求項２】
前記出力回路は第１の電位と該第１の電位より低い第２の電位とを電源電圧として供給され、該第１の電位と該第２の電位との電位差が略１Ｖ以下であることを特徴とする請求項１記載の信号伝送システム。
【請求項３】
前記ハイレベルは前記第１の電位であり、前記ローレベルは前記第２の電位であることを特徴とする請求項２記載の信号伝送システム。
【請求項４】
前記線路はトライステートのバスであり、前記出力回路の非出力時の出力インピーダンスは無限大であることを特徴とする請求項１記載の信号伝送システム。
【請求項５】
前記２つのドライバトランジスタの各々のオン抵抗が略Ｚ０／２であることを特徴とする請求項１記載の信号伝送システム。
【請求項６】
前記出力回路は、前記接続点と前記線路との間に挿入された挿入抵抗を更に含み、前記２つのドライバトランジスタの任意の一方のオン抵抗と該挿入抵抗との和が略Ｚ０  ／２であることを特徴とする請求項１記載の信号伝送システム。
【請求項７】
前記ドライバトランジスタのゲートに制御電圧を供給する駆動回路を更に含み、該駆動回路は該制御電圧を調整することによって前記オン抵抗を制御することを特徴とする請求項１記載の信号伝送システム。
【請求項８】
前記出力回路は該２つのドライバトランジスタに並列に接続された複数の更なるドライバトランジスタを含み、該２つのドライバトランジスタと該更なるドライバトランジスタの並列オン抵抗が前記出力抵抗であることを特徴とする請求項１記載の信号伝送システム。
【請求項９】
前記複数のドライバトランジスタのゲートに電圧を供給する駆動回路を更に含み、該駆動回路は該複数のドライバトランジスタの駆動数を調整することによって前記オン抵抗を制御することを特徴とする請求項８記載の信号伝送システム。
【請求項１０】
前記出力回路を介して前記信号を前記線路に出力する内部回路を更に含み、該内部回路には前記第１の電位より高い第３の電位と、前記第２の電位より低い第４の電位とが電源電圧として供給されることを特徴とする請求項２記載の信号伝送システム。
【請求項１１】
前記第１の電位と前記第２の電位との電位差は、前記第３の電位と前記第４の電位との電位差の略１／３以下であることを特徴とする請求項１０記載の信号伝送システム。
【請求項１２】
前記出力回路は前記線路の総延長の略中心点に接続されることを特徴とする請求項１記載の信号伝送システム。
【請求項１３】
前記線路に接続され前記信号を受信する複数の受信回路を更に含み、該複数の受信回路は、前記出力回路の前記線路への接続点を中心として、該線路上の実質的に対称な位置に配置されることを特徴とする請求項１２記載の信号伝送システム。
【請求項１４】
前記複数の受信回路及び前記出力回路は前記線路上で実質的に等間隔に配置されることを特徴とする請求項１３記載の信号伝送システム。
【請求項１５】
前記線路は２つに折り返され、前記出力回路は該線路の折り返し点に接続されることを特徴とする請求項１３記載の信号伝送システム。
【請求項１６】
前記線路はループ状であることを特徴とする請求項１記載の信号伝送システム。
【請求項１７】
前記線路に接続され前記信号を受信する複数の受信回路を更に含み、該複数の受信回路及び前記出力回路は該線路上で実質的に等間隔に配置されることを特徴とする請求項１６記載の信号伝送システム。
【請求項１８】
信号反射防止用抵抗を有さない特性インピーダンスＺ０  の線路に信号を出力する半導体装置であって、略Ｚ０  ／２の出力抵抗を有し、ハイレベルとローレベルの電位差が略１Ｖ以下の信号を該線路に出力する出力回路と該出力回路に該信号を出力させる内部回路を含み、該出力回路は入力をゲートに受け取る直列接続された２つのドライバトランジスタを含み、該２つのドライバトランジスタの接続点は該線路に接続され、該２つのドライバトランジスタは同一のオン抵抗を有し、該２つのドライバトランジスタの一方が導通することにより該信号を該線路に出力し、該ドライバトランジスタの該ゲートへの該入力は該ドライバトランジスタがオン状態又はオフ状態のときには一定であることを特徴とする半導体装置。
【請求項１９】
前記出力回路は第１の電位と該第１の電位より低い第２の電位とを電源電圧として供給され、該第１の電位と該第２の電位との電位差が略１Ｖ以下であることを特徴とする請求項１８記載の半導体装置。
【請求項２０】
前記ハイレベルは前記第１の電位であり、前記ローレベルは前記第２の電位であることを特徴とする請求項１９記載の半導体装置。
【請求項２１】
前記出力回路の非出力時の出力インピーダンスは無限大であることを特徴とする請求項１８記載の半導体装置。
【請求項２２】
前記２つのドライバトランジスタの各々のオン抵抗が略Ｚ０  ／２であることを特徴とする請求項１８記載の半導体装置。
【請求項２３】
前記出力回路は、前記接続点と前記線路との間に挿入された挿入抵抗を更に含み、前記２つのドライバトランジスタの任意の一方のオン抵抗と該挿入抵抗との和が略Ｚ０  ／２であることを特徴とする請求項１８記載の半導体装置。
【請求項２４】
前記ドライバトランジスタのゲートに制御電圧を供給する駆動回路を更に含み、該駆動回路は該制御電圧を調整することによって前記オン抵抗を制御することを特徴とする請求項１８記載の半導体装置。
【請求項２５】
前記出力回路は該２つのドライバトランジスタに並列に接続された複数の更なるドライバトランジスタを含み、該２つのドライバトランジスタと該更なるドライバトランジスタの並列オン抵抗が前記出力抵抗であることを特徴とする請求項１８記載の半導体装置。
【請求項２６】
前記複数のドライバトランジスタのゲートに電圧を供給する駆動回路を更に含み、該駆動回路は該複数のドライバトランジスタの駆動数を調整することによって前記オン抵抗を制御することを特徴とする請求項２５記載の半導体装置。
【請求項２７】
前記内部回路には前記第１の電位より高い第３の電位と、前記第２の電位より低い第４の電位とが電源電圧として供給されることを特徴とする請求項１９記載の半導体装置。
【請求項２８】
前記第１の電位と前記第２の電位との電位差は、前記第３の電位と前記第４の電位との電位差の略１／３以下であることを特徴とする請求項２７記載の半導体装置。
【請求項２９】
信号反射防止用抵抗を有さない線路を介した信号伝送システムであって、特性インピーダンスＺ０  を有する線路と、略Ｚ０  ／２の出力抵抗を有し、第１の電位と該第１の電位より低い第２の電位のいずれかである信号を該線路に出力する出力回路と、該第１の電位より高い第３の電位と該第２の電位より低い第４の電位とを電源電圧とし、該出力回路を介して該信号を該線路に出力する内部回路を含み、該出力回路は入力をゲートに受け取る直列接続された２つのドライバトランジスタを含み、該２つのドライバトランジスタの接続点は該線路に接続され、該２つのドライバトランジスタは同一のオン抵抗を有し、該２つのドライバトランジスタの一方が導通することにより該信号を該線路に出力し、該ドライバトランジスタの該ゲートへの該入力は該ドライバトランジスタがオン状態又はオフ状態のときには一定であることを特徴とする信号伝送システム。
【請求項３０】
信号反射防止用抵抗を有さない特性インピーダンスＺ０  の線路に信号を出力する半導体装置であって、略Ｚ０  ／２の出力抵抗を有し、第１の電位と該第１の電位より低い第２の電位のいずれかである信号を該線路に出力する出力回路と、該第１の電位より高い第３の電位と該第２の電位より低い第４の電位とを電源電圧とし、該出力回路を介して該信号を該線路に出力する内部回路を含み、該出力回路は入力をゲートに受け取る直列接続された２つのドライバトランジスタを含み、該２つのドライバトランジスタの接続点は該線路に接続され、該２つのドライバトランジスタは同一のオン抵抗を有し、該２つのドライバトランジスタの一方が導通することにより該信号を該線路に出力し、該ドライバトランジスタの該ゲートへの該入力は該ドライバトランジスタがオン状態又はオフ状態のときには一定であることを特徴とする半導体装置。