(57)【特許請求の範囲】
【請求項１】
セル内に入力配線および出力配線並びにゲート電極としてのゲート配線を有する論理ゲートの基本セルの設計方法であって、
前記入力配線および前記出力配線のパターンを該パターンの長手方向に伸ばし、
伸ばした該パターンの両端部に所定の寸法幅で該長手方向に対して垂直方向に伸びる第１の延長パターンをそれぞれ形成し、
前記長手方向の前記セルの中央で該入力配線および該出力配線から前記所定の寸法幅で伸びる第２の延長パターンを形成する延長パターン形成ステップと、
前記延長パターン形成ステップの後、セル内の前記第1及び第２の延長パターンを含む前記入力配線および出力配線のパターンを除く空き領域に、その他の配線が設けられるのを防ぐダミーパターンを配置するダミーパターン形成ステップと、を有する基本セル設計方法。
【請求項２】
前記延長パターン形成ステップは、
前記入力配線および前記出力配線のパターンを前記長手方向に、セル境界から最小加工寸法の１／２の距離の位置まで伸ばし、
前記第１の延長パターンおよび前記第２の延長パターンをセル境界から前記最小加工寸法の１／２の距離の位置まで伸ばし、
前記ダミーパターン形成ステップは、
前記ダミーパターンを前記セル内の他のパターンと前記最小加工寸法以上の距離を保ち、
セル境界から最小加工寸法の１／２の距離を保つように配置する、請求項１記載の基本セル設計方法。
【請求項３】
前記ダミーパターン形成ステップの後、前記第１の延長パターンのうち前記セルのコーナ部から所定の範囲の部位を取り除くステップを有する、請求項１または２記載の基本セル設計方法。
【請求項４】
前記ダミーパターン形成ステップの後、前記第１の延長パターンおよび前記第２の延長パターンを取り除くとともに、前記入力配線および前記出力配線のパターンを縮小するステップを有する、請求項１または２記載の基本セル設計方法。
【請求項５】
請求項１から４のいずれか１項記載の基本セル設計方法による基本セルを用いた論理回路のレイアウト設計方法であって、
前記論理ゲートの数とその接続関係の情報を含む論理回路情報にしたがって複数の前記基本セルを配置するステップと、
前記論理回路情報にしたがって前記複数の基本セル間の前記入力配線および前記出力配線のパターンを該パターンと同一レイヤで接続するステップと、を有するレイアウト設計方法。
【請求項６】
セル内に入力配線および出力配線並びにゲート電極としてのゲート配線を有する論理ゲートの構成情報を格納するための記憶部と、
前記論理ゲートの構成と該論理ゲートの基本セルを設計する旨の指示とが入力されると、前記入力配線および前記出力配線のパターンを該パターンの長手方向に伸ばし、伸ばした該パターンの両端部に所定の寸法幅で該長手方向に対して垂直方向に伸びる第１の延長パターンをそれぞれ形成し、前記長手方向の前記セルの中央で該入力配線および該出力配線から前記所定の寸法幅で伸びる第２の延長パターンを形成し、その後、セル内の前記第1及び第２の延長パターンを含む前記入力配線および出力配線のパターンを除く空き領域に、その他の配線が設けられるのを防ぐダミーパターンを配置する制御部と、
を有する設計装置。
【請求項７】
セル内に入力配線および出力配線並びにゲート電極としてのゲート配線を有する論理ゲートを用いた基本セルの設計方法をコンピュータに実行させるためのプログラムであって、
前記入力配線および前記出力配線のパターンを該パターンの長手方向に伸ばし、
伸ばした該パターンの両端部に所定の寸法幅で該長手方向に対して垂直方向に伸びる第１の延長パターンをそれぞれ形成し、
前記長手方向の前記セルの中央で該入力配線および該出力配線から前記所定の寸法幅で伸びる第２の延長パターンを形成する延長パターン形成ステップと、
前記延長パターン形成ステップの後、セル内の前記第1及び第２の延長パターンを含む前記入力配線および出力配線のパターンを除く空き領域に、その他の配線が設けられるのを防ぐダミーパターンを配置するダミーパターン形成ステップと、を有する処理を前記コンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲートアレイおよびスタンダードセルなどの半導体装置の設計段階で用いられる基本セルの設計方法と、基本セルを組み合わせて論理回路のレイアウトを設計するためのレイアウト設計方法と、これらの設計方法を実行する設計装置と、コンピュータに実行させるためのプログラムとに関する。
【背景技術】
【０００２】
論理回路のレイアウト設計では、論理ゲートの数とその接続関係の情報を含む論理回路情報により、論理ゲートの配置を行うステップと、論理ゲートを配線で接続するステップとを順に行う。論理回路に含まれる論理ゲートは、種類が複数であってもよい。回路レイアウト設計装置を用いて論理ゲートの配置を自動的に決める方法が開示されている（特許文献１参照）。
【０００３】
従来のレイアウト設計方法の一例を説明する。以下では、レイアウト設計に用いる基本セルの基になる論理ゲートをインバータの場合とする。図１１は従来の基本セルの一構成例を示す図である。
【０００４】
インバータの基本セルは、ＰＭＯＳトランジスタ１およびＮＭＯＳトランジスタ２を有する。ＰＭＯＳトランジスタ１およびＮＭＯＳトラジスタ２のゲート電極１０２がコンタクトホール１０１を介して第１層目配線１２０に接続されている。この第１層目配線１２０が入力配線Ｔｉｎとなる。
【０００５】
ＰＭＯＳトランジスタ１およびＮＭＯＳトランジスタ２のドレイン電極はコンタクトホール１０３を介して第１層目配線１２２に接続されている。この第１層目配線１２２が出力配線Ｔｏｕｔとなる。
【０００６】
ＰＭＯＳトランジスタ１およびＮＭＯＳトランジスタ２のソース電極のそれぞれは、コンタクトホール１０５、１０７を介して第１層目配線１２４、１２６に接続されている。さらに、図に示さないが、第１層目配線１２４、１２６はスルーホールを介して第２層目以降の配線に接続されている。
【０００７】
図１１に示すように、セル領域１５０内に、基本セルを構成する各パターンが配置されている。そして、パターンの最外周をセル領域１５０のセル境界から所定の距離だけ離して、いずれのパターンもセル境界に接しないようにしている。その理由は、複数の基本セルを隣接して配置したときに、パターンの最外周が隣り合う基本セルのパターンとの間でショートすることを防ぐためである。そのため、セル領域１５０内にセル境界から余裕を設けてパターンを配置している。
【０００８】
続いて、図１１に示したインバータを複数接続する場合の回路例について説明する。図１２は複数のインバータを接続した場合の回路例である。図１２に示すように、インバータ１４１、１４２、１４３および１４４が直列に接続されている。また、インバータ１４３の出力は分岐して、インバータ１４４の入力だけでなく、インバータ１４５の入力に接続されている。
【０００９】
ここで、図１２に示すような回路にしたがって基本セルを自動的に配置させるための設計装置について簡単に説明する。
【００１０】
設計装置は、ＣＡＤ（Computer Aided design）ツールのような情報処理装置である。設計装置は、上記基本セルの構成、デザインルールおよびレイアウト規則等の情報を格納するための記憶部と、レイアウト決定のための演算処理を行う制御部と、レイアウト結果を出力するための出力部と、設計者が指示を入力するための操作部とを有する。設計者が操作部を操作して、論理回路情報とレイアウトを設計する旨の指示とを入力すると、制御部は、記憶部から基本セル、デザインルールおよびレイアウト規則の情報を読み出し、論理回路情報に対応して基本セルを配置し、そのレイアウト結果を出力部に出力させる。
【００１１】
次に、上記設計装置を用いて図１２に示す回路に合わせて基本セルを配置させたレイアウト結果について説明する。図１３は、図１１に示した基本セルを使用して図１２に示した回路を実現した場合のレイアウト例を示す図である。
【００１２】
図１３に示すように、図１２に示したインバータ１４１〜１４５の基本セルがセル境界を接して配置されている。インバータ１４１の出力配線Ｔｏｕｔとなる第１層目配線１２８は、スルーホール１１０、第２層目配線１３０およびスルーホール１１１を介してインバータ１４２の入力配線Ｔｉｎの第１層目配線１２９に接続されている。これと同様にして、インバータ１４２、１４３、１４４および１４５のセル間の接続は第２層目配線で行われている。なお、ここではセル間の接続を第２層目配線としたが、セル間の接続は、第２層目以降の低抵抗配線材にて行われるものとし、第２層目配線に限られない。
【００１３】
ここで用いられたレイアウト規則は、セル間の接続を第２層目配線で行うことと、セル同士を接続する第２層目配線の距離ができるだけ短くなるようにセルを配置することである。
【特許文献１】特開２０００−０６７０９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述した従来のレイアウト方法には、以下のような問題がある。
【００１５】
第１の問題点は、隣接セル間の接続が高抵抗になるということである。この問題が発生する原因は、隣接セル間の接続に第２層目以降の配線材を用いてスルーホールを介して行っており、スルーホール抵抗が第２層目以降の配線に比べて大きく、セル間接続の抵抗を引き上げてしまっていることに起因する。
【００１６】
第２の問題点は、第２層目以降の配線トラックが多く必要になり、チップサイズの増加につながってしまうということである。この問題が発生する原因は、隣接セル間の接続に第２層目以降の配線材を使用しなければならないことに起因する。
【００１７】
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、複数の論理ゲートからなる論理回路において、論理ゲート間の接続配線の抵抗を低減する基本セル設計方法、レイアウト設計方法、設計装置およびプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するための本発明の基本セル設計方法は、セル内に入力配線および出力配線並びにゲート電極としてのゲート配線を有する論理ゲートの基本セルの設計方法であって、
前記入力配線および前記出力配線のパターンを該パターンの長手方向に伸ばし、
伸ばした該パターンの両端部に所定の寸法幅で該長手方向に対して垂直方向に伸びる第１の延長パターンをそれぞれ形成し、
前記長手方向の前記セルの中央で該入力配線および該出力配線から前記所定の寸法幅で伸びる第２の延長パターンを形成する延長パターン形成ステップと、
前記延長パターン形成ステップの後、セル内の前記第1及び第２の延長パターンを含む前記入力配線および出力配線のパターンを除く空き領域に、その他の配線が設けられるのを防ぐダミーパターンを配置するダミーパターン形成ステップと、を有するものである。
【００１９】
一方、上記目的を達成するための本発明のレイアウト設計方法は、上記本発明の基本セル設計方法による基本セルを用いた論理回路のレイアウト設計方法であって、
前記論理ゲートの数とその接続関係の情報を含む論理回路情報にしたがって複数の前記基本セルを配置するステップと、
前記論理回路情報にしたがって前記複数の基本セル間の前記入力配線および前記出力配線のパターンを該パターンと同一レイヤで接続するステップと、
を有するものである。
【００２０】
また、上記目的を達成するための本発明の設計装置は、
セル内に入力配線および出力配線並びにゲート電極としてのゲート配線を有する論理ゲートの構成情報を格納するための記憶部と、
前記論理ゲートの構成と該論理ゲートの基本セルを設計する旨の指示とが入力されると、前記入力配線および前記出力配線のパターンを該パターンの長手方向に伸ばし、伸ばした該パターンの両端部に所定の寸法幅で該長手方向に対して垂直方向に伸びる第１の延長パターンをそれぞれ形成し、前記長手方向の前記セルの中央で該入力配線および該出力配線から前記所定の寸法幅で伸びる第２の延長パターンを形成し、その後、セル内の前記第1及び第２の延長パターンを含む前記入力配線および出力配線のパターンを除く空き領域に、その他の配線が設けられるのを防ぐダミーパターンを配置する制御部と、
を有する構成である。
【００２１】
さらに、上記目的を達成するための本発明のプログラムは、セル内に入力配線および出力配線並びにゲート電極としてのゲート配線を有する論理ゲートを用いた基本セルの設計方法をコンピュータに実行させるためのプログラムであって、
前記入力配線および前記出力配線のパターンを該パターンの長手方向に伸ばし、
伸ばした該パターンの両端部に所定の寸法幅で該長手方向に対して垂直方向に伸びる第１の延長パターンをそれぞれ形成し、
前記長手方向の前記セルの中央で該入力配線および該出力配線から前記所定の寸法幅で伸びる第２の延長パターンを形成する延長パターン形成ステップと、
前記延長パターン形成ステップの後、セル内の前記第1及び第２の延長パターンを含む前記入力配線および出力配線のパターンを除く空き領域に、その他の配線が設けられるのを防ぐダミーパターンを配置するダミーパターン形成ステップと、を有する処理を前記コンピュータに実行させるものである。
【００２２】
本発明によれば、入力配線および出力配線を長手方向に伸ばした端部に第１の延長パターンを設けているため、長手方向に隣接するセルと接続可能な領域が広くなる。また、セルの中央で入力配線および出力配線の第２の延長パターンを形成しており、セルを１８０度回転させても、第２の延長パターンの長手方向に対する位置が変わらない。そのため、長手方向に対して垂直方向に隣接するセルと第２の延長パターン同士で接続しやすくなり、レイアウト設計の自由度が増す。
【発明の効果】
【００２３】
本発明では、入力配線および出力配線のパターンをセル境界近くまで伸ばした延長パターンを形成しているため、隣接するセルとの配線接続に入力配線および出力配線と同一レイヤの配線で接続しやすくなる。入力配線および出力配線を第１層目配線で形成していれば、セル間を接続するための配線に第２層目以降の配線を用いる必要がないので、これらの配線を接続するためのスルーホールを必要としない。その結果、スルーホール抵抗による、セル間配線の抵抗の増加を抑制できる。また、セル内の空き領域にダミーパターンを設けているため、空き領域に誤って配線を設けてしまうことを防げる。
【発明を実施するための最良の形態】
【００２４】
本発明の基本セル設計方法は、入力配線および出力配線のパターンをセル内境界近くまで伸ばした延長パターンを設け、延長パターン形成後の空き領域にダミーパターンを設けることを特徴とする。
【実施例１】
【００２５】
はじめに、本実施例における基本セルおよびレイアウトの設計方法で使用する設計装置について説明する。
【００２６】
図１は本実施例で使用する設計装置の一構成例を示すブロック図である。
【００２７】
設計装置１０はＣＡＤツール、パーソナルコンピュータおよびワークステーション等の情報処理装置である。図１に示すように、設計装置１０は、論理回路情報およびデザインルール等の情報を格納するための記憶部１１と、基本セルおよびレイアウトの設計のための演算処理を行う制御部１２と、設計の結果を出力するための出力部１３と、設計者が指示を入力するための操作部１４とを有する。制御部１２は、プログラムにしたがって所定の処理を実行するＣＰＵ１６と、プログラムを格納するためのメモリ１７とを有する。プログラムには基本セルの設計手順が書き込まれている。この基本セルの設計手順の内容は後述する。出力部１３はディスプレイ装置やプリンタ装置である。
【００２８】
記憶部１１には、基本セルの基になる論理ゲートの構成を含む論理回路情報の他に、デザインルールに基づいた最小加工寸法Ｌminの情報が格納される。この最小加工寸法は、パターン同士が電気的に絶縁性を保つために必要な距離と、製造においてパターニング可能な寸法とで予め決定される。
【００２９】
設計者が操作部１４を操作して論理ゲートの構成を含む論理回路情報を入力し、基本セルおよびレイアウトを設計する旨の指示を入力すると、制御部１２は、記憶部１１から論理ゲートの構成および最小加工寸法Ｌminの情報を読み出し、基本セルの設計を、後述する設計手順にしたがって行う。続いて、論理回路情報に対応して基本セルを配置し、基本セル間を配線で接続した後、そのレイアウト結果を出力部１３に出力させる。
【００３０】
次に、本実施例の基本セルの構成について図面を参照して説明する。
【００３１】
図２は本実施例における基本セルの構成を示す図である。なお、従来と同様に、基本セルがインバータの場合とする。また、図２において左右方向をＸ軸方向とし、上下方向をＹ軸方向とする。
【００３２】
基本セルは、セル領域５０内に素子としてＰＭＯＳトランジスタ１とＮＭＯＳトランジスタ２を有する。ＰＭＯＳトランジスタ１とＮＭＯＳトランジスタ２のゲート電極はコンタクトホール２１を介して第１層目配線３１に接続されている。第１層目配線３１が入力配線Ｔｉｎである。また、これら２つの素子のドレイン電極はコンタクトホール２２を介して第１層目配線３２に接続されている。第１層目配線３２が出力配線Ｔｏｕｔである。
【００３３】
本実施例の基本セルは、図１１に示した基本セルから、入力配線Ｔｉｎおよび出力配線ＴｏｕｔのパターンをＹ軸の正負の両方向に、セル境界から最小加工寸法Ｌminの１／２（以下では、（１／２）Ｌminと表記する）の位置まで伸ばした構成である。
【００３４】
また、基本セルの上下で隣接する他の基本セルとの間でパターンを接続しやすくするために、入力配線Ｔｉｎのパターンの端部からＸ軸の正負の両方向に入力配線Ｔｉｎと同じ寸法幅で伸びる延長パターンを形成している。また、出力配線Ｔｏｕｔのパターンの端部からＸ軸の正の方向に出力配線Ｔｏｕｔと同じ寸法幅で伸びる延長パターンを形成している。ただし、上下のセル境界付近と同様に、Ｘ軸方向に伸ばした延長パターンの端をセル境界から（１／２）Ｌminだけ離した位置にしている。また、入力配線Ｔｉｎと出力配線Ｔｏｕｔのパターン同士が接触しないように、延長パターン間の距離が最小加工寸法よりも小さくならないようにしている。伸ばした入力配線Ｔｉｎおよび出力配線Ｔｏｕｔの端部からＸ軸方向に伸びる延長パターンを第１の延長パターンと称する。
【００３５】
さらに、セル領域５０のＹ軸方向の中心で入力配線Ｔｉｎと同じ寸法幅の延長パターンをＸ軸の負の方向にセル境界から（１／２）Ｌminの位置まで形成している。そして、セル領域５０のＹ軸方向の中心で出力配線Ｔｏｕｔと同じ寸法幅の延長パターンをＸ軸の正の方向にセル境界から（１／２）Ｌminの位置まで形成している。セル領域５０の中央に設けた、これらの延長パターンを第２の延長パターンと称する。
【００３６】
図２に示すように、セル領域５０の上側のセル境界付近における入力配線Ｔｉｎの第１の延長パターンは、隣接する基本セルと接続可能な部位である接続ポイント７１となる。同様に、セル領域５０の上側のセル境界付近における出力配線Ｔｏｕｔの第１の延長パターンは、隣接する基本セルとの接続ポイント７４となる。また、セル領域５０の下側のセル境界付近において、入力配線Ｔｉｎの第１の延長パターンは隣接する基本セルとの接続ポイント７２となり、出力配線Ｔｏｕｔの第１の延長パターンは隣接する基本セルとの接続ポイント７５となる。さらに、セル領域５０の中央左側のセル境界付近において、入力配線Ｔｉｎの第２の延長パターンは隣接する基本セルとの接続ポイント７３となり、出力配線Ｔｏｕｔの第２の延長パターンは隣接する基本セルとの接続ポイント７６となる。
【００３７】
上述したように、接続ポイント７１、７４は、パターン間の絶縁性を確保するための間隔分を除いて、セル領域５０のＸ軸方向に可能な限り伸ばした構成である。そのため、隣接する基本セルのパターンとの接続可能な領域がより長くなっている。このことは、接続ポイント７２、７５についても同様である。
【００３８】
また、接続ポイント７３、７６がセル領域５０のＹ軸方向の中央に位置しているため、図２に示す基本セルを１８０度回転しても、接続ポイント７３、７６のＹ軸方向の座標は変わらない。
【００３９】
なお、ＰＭＯＳトランジスタ１とＮＭＯＳトランジスタ２のソース電極のそれぞれは、従来と同様に、コンタクトホール２３を介して第１層目配線３３、３４に接続され、さらに、図に示さないスルーホールを介して第２層目以降の配線に接続されている。
【００４０】
また、セル領域５０内の空き領域を埋めるための敷き詰めパターンとして、ダミーパターン６１、６２、６３、６４を配置する。このようにしてセル領域５０内の空き領域にダミーパターンを設けることで、空き領域に他の配線を設けることを防ぎ、不要な寄生容量の発生を防止できる。本実施例では、ダミーパターンはフローティング状態であるが、電源やＧＮＤ配線に接続されていてもよい。
【００４１】
次に、本実施例の基本セルを図１２の回路にしたがってレイアウトした場合について説明する。
【００４２】
図３は図２に示した基本セルを使用して図１２の回路を実現した場合のレイアウトを示す図である。図３では、トランジスタのソース電極、ドレイン電極およびゲート電極と、コンタクトホールを図に示すことを省略している。
【００４３】
図１２に示した回路のインバータ１４１、１４２、１４３、１４４および１４５のそれぞれは、図３に示すレイアウトのインバータ４１、４２、４３、４４および４５のそれぞれ対応している。図３に示すインバータ４１、４３、４５は図２に示した基本セルを１８０度回転させた状態である。
【００４４】
図３に示すように、インバータ４１の接続ポイント７４ａとインバータ４２の接続ポイント７１ｂとがセル境界で対向している。これらの接続ポイント間で第１層目配線材を使用してセル間接続することが可能となる。これにより、インバータ４１の出力配線Ｔｏｕｔとインバータ４２の入力配線Ｔｉｎがセル間第１層目配線８１にて接続されている。
【００４５】
また、インバータ４２の接続ポイント７６ｂとインバータ４３の接続ポイント７３ｃとがセル境界で対向しており、これらの接続ポイントを接続することで、インバータ４２の出力配線Ｔｏｕｔとインバータ４３の入力配線Ｔｉｎとがセル間第１層目配線８２で接続されている。これと同様にして、インバータ４３の接続ポイント７４ｃとインバータ４４の接続ポイント７１ｄとがセル境界で対向しており、インバータ４３の出力配線Ｔｏｕｔとインバータ４４の入力配線Ｔｉｎとがセル間第１層目配線８３で接続されている。インバータ４３の接続ポイント７５ｃとインバータ４５の接続ポイント７２ｅとがセル境界で対向しており、インバータ４３の出力配線Ｔｏｕｔとインバータ４５の入力配線Ｔｉｎとがセル間第１層目配線８４で接続されている。
【００４６】
インバータの入力配線と出力配線のパターンをセル境界付近まで延長しているため、隣接セルとの配線接続を最短距離で行うことが可能となる。また、隣接セルと接続されないパターンにおいては、最も近いパターンとの間で最小加工寸法Ｌminの距離が確保されている。その理由は、基本セルのパターンの最外周はセル境界から少なくとも（１／２）Ｌminの距離を保っているからである。
【００４７】
次に、図１に示した設計装置による、図２に示した基本セルと図３に示したレイアウトの設計方法を説明する。
【００４８】
図４は本実施例の設計方法の手順を示すフローチャートである。
【００４９】
ステップ４０１で基本セルを次のようにして設計する。入力配線および出力配線のパターンをパターンの長手方向に、セルの境界から（１／２）Ｌmin離れた位置まで延長する（ステップ３０１）。パターンの長手方向とは図２のＹ軸方向である。この延長したパターンの寸法幅は元の入力配線および出力配線と同一とする。以下の延長パターンについても同様である。続いて、延長した入力配線および出力配線の端部に、長手方向に対して垂直方向（図２のＸ軸方向）に、セル境界から（１／２）Ｌmin離れた位置まで伸ばした第１の延長パターンを形成する。その際、基本セル内のパターン間の絶縁性を確保するために、パターン間の距離は最小加工寸法よりも大きくなるようにする。また、入力配線および出力配線の中央で長手方向に対して垂直方向に、セル境界から（１／２）Ｌmin離れた位置まで上記寸法幅の第２の延長パターンを形成する（ステップ３０２）。続いて、セル領域内の空き領域にダミーパターンを形成する（ステップ３０３）。このように、ステップ３０１から３０３の処理を行って、図２に示した基本セルを生成する。
【００５０】
ステップ４０１で基本セルを設計した後、次のようにしてレイアウトを設計する。図３に示したように、論理回路情報にしたがって複数の基本セルを配置する（ステップ４０２）。さらに、論理回路情報にしたがって、隣接する基本セル間で接続ポイントを介して入力配線と出力配線を接続する（ステップ４０３）。
【００５１】
本実施例の基本セル設計方法により、基本セルは、隣接セルとの間で第１層目配線により接続可能なポイントをセル領域の上下左右４辺に有している、上下の接続ポイントは、第１の延長パターンにより極力長い領域が設けられている。そのため、隣接セルと接続可能な領域が広くなる。また、セルの中央で第２の延長パターンを設けているため、セルを１８０度回転させても、第２の延長パターンの上下方向に対する位置が変わらない。そのため、左右に隣接するセルと第２の延長パターン同士で接続しやすくなり、レイアウト設計の自由度が増す。
【００５２】
また、セル内の空き領域には、ダミーパターンが敷き詰められている。そのため、設計装置が自動配線動作を行う際、設計者の意図に反する配線を空き領域に設けることを防ぎ、意図に反する配線が接続された場合の設計者による修正の労力を省ける。
【００５３】
本実施例の基本セルを用いたレイアウト設計方法では、隣接セルとの接続に第１層目配線を使用して、最短かつ低抵抗で接続することが可能となり、第２層目以降の配線を用いることなく、スルーホール抵抗による抵抗増加の問題を防止できる。また、第１層目配線で極力セル間を接続するため、第２層目以降の配線の使用を抑え、第２層目以降の配線トラックを従来に比べてより多く確保できる。
【実施例２】
【００５４】
次に、本実施例の基本セルの構成について図面を参照して説明する。実施例１と同様に、論理ゲートがインバータの場合とする。
【００５５】
図５は本実施例における基本セルの構成を示す図である。なお、実施例１と同様な構成については同一の符号を付し、その詳細な説明を省略する。図２と同様に、図５において左右方向をＸ軸方向とし、上下方向をＹ軸方向とする。
【００５６】
本実施例では、図５に示す第１層目配線３５が入力配線Ｔｉｎであり、第１層目配線３６が出力配線Ｔｏｕｔである。実施例１の場合と同様に、第１層目配線３５および第１層目配線３６は、Ｙ軸方向に、セル境界から（１／２）Ｌmin離れた位置までパターンが伸びている。実施例１の場合と異なるのは、セル領域５０のコーナ部には第１層目配線３５、３６の延長パターンを設けていない点である。図５に示すように、第１層目配線３５は、延長させた後のパターンの端部でＸ軸の正の方向にパターンが伸びているが、負の方向には伸びていない。また、第１層目配線３６は、Ｙ軸方向にパターンが伸びているが、その端部からＸ軸方向には伸びていない。
【００５７】
本実施例では、セル領域５０内のコーナ部から所定の範囲に延長パターンを設けていないため、図５に示すように、第１層目配線３５の接続ポイント９１、９２は、Ｘ軸方向およびＹ軸方向の両方向から接続することが可能となる。また、同様に、第１層目配線３６の接続ポイント９３、９４は、Ｘ軸方向およびＹ軸方向の両方向から接続することが可能となる。
【００５８】
次に、本実施例の基本セルを図１２の回路にしたがってレイアウトした場合について説明する。
【００５９】
図６は図５に示した基本セルを使用して図１２の回路を実現した場合のレイアウトを示す図である。
【００６０】
図１２に示した回路のインバータ１４１、１４２、１４３、１４４および１４５のそれぞれは、図６に示すレイアウトのインバータ２０１、２０２、２０３、２０４および２０５のそれぞれ対応している。図６に示すインバータ２０１、２０５は図５に示した基本セルを１８０度回転させた状態である。
【００６１】
図６に示すように、インバータ２０１の接続ポイント９３ａとインバータ２０２の接続ポイント９１ｂとがセル間第１層目配線８５で接続されている。これにより、インバータ２０１の出力配線がインバータ２０２の入力配線と接続される。実施例１と同様に、インバータ２０２の出力配線とインバータ２０３の入力配線とがセル間第１層目配線８２で接続されている。また、インバータ２０３の接続ポイント９３ｃとインバータ２０４の接続ポイント９２ｄとがセル間第１層目配線８６で接続されている。さらに、インバータ２０３の接続ポイント９４ｃとインバータ２０５の接続ポイント９２ｅとがセル間第１層目配線８７で接続されている。これにより、インバータ２０３の出力配線がインバータ２０４、２０５のそれぞれの入力配線に接続される。
【００６２】
実施例１の場合、上下方向または左右方向に隣接したセル間で配線接続を行っていた。本実施例においては、図６に示すように、例えば、インバータ２０３とインバータ２０４のように、Ｘ軸方向にセル１つ分ずれて配置されたセルとセル間第１層目配線８６で配線同士を接続することが可能である。これは、図５に示したようにセル領域内のコーナ部に第１層目配線を伸ばさず、コーナ部をセル間接続のための領域として確保したからである。
【００６３】
次に、図１に示した設計装置による、図５に示した基本セルと図６に示したレイアウトの設計方法を説明する。
【００６４】
図７は本実施例の設計方法の手順を示すフローチャートである。
【００６５】
ステップ５０１で基本セルを次のようにして設計する。ステップ３０１から３０３までは図４に示した手順のステップ４０１と同様に行う。その後、第１の延長パターンのうちセル領域のコーナ部の部位を取り除く（ステップ３０４）。このように、ステップ３０１から３０４の処理を行って、図５に示した基本セルを生成する。
【００６６】
ステップ５０１で基本セルを設計した後、次のようにしてレイアウトを設計する。図６に示したように、論理回路情報にしたがって複数の基本セルを配置する（ステップ５０２）。さらに、論理回路情報にしたがって、基本セル間で接続ポイントを介して入力配線と出力配線を接続する（ステップ５０３）。
【００６７】
本実施例の基本セル設計方法は、セル内のコーナ部の延長パターンを取り除いたため、入力配線および出力配線の端部へのセル間第１層目配線の接続方向がこれらのパターンの長手方向（図５のＹ軸方向）に限らず、長手方向に対して垂直方向（図５のＸ軸方向）でもよい。そのため、本実施例のレイアウト設計方法では、セル間接続の設計自由度が増し、複数の基本セルを斜めに配置することも可能となる。
【実施例３】
【００６８】
次に、本実施例の基本セルの構成について図面を参照して説明する。実施例１と同様に、論理ゲートがインバータの場合とする。
【００６９】
図８は本実施例における基本セルの構成を示す図である。なお、実施例１と同様な構成については同一の符号を付し、その詳細な説明を省略する。図２と同様に、図８において左右方向をＸ軸方向とし、上下方向をＹ軸方向とする。
【００７０】
本実施例では、図８に示す第１層目配線３７が入力配線Ｔｉｎであり、第１層目配線３８が出力配線Ｔｏｕｔである。
【００７１】
実施例１および実施例２の場合と異なるのは、入力配線Ｔｉｎおよび出力配線Ｔｏｕｔのパターンの大きさを極力小さくした点である。第１層目配線３７は、第１層目配線３７をパターニングする際、リソグラフィ工程の寸法ずれでコンタクトホール２１が露出することを防ぐために、パターニング余裕を見込んだサイズになっている。同じ理由により、第１層目配線３８も、パターニングの際、ＰＭＯＳトランジスタ１およびＮＭＯＳトランジスタ２のドレイン電極に開孔されたコンタクトホール２２が露出しないように、パターニング余裕を見込んだサイズである。第１層目配線３８のパターンにおいて、Ｙ軸正方向側の端部を接続ポイント９５と称し、Ｙ軸負方向側の端部を接続ポイント９６と称し、パターン中央部を接続ポイント９７と称する。
【００７２】
本実施例では、入力配線および出力配線のパターンに余分な領域を設けていないため、配線による寄生容量が低減する。このことを、本実施例の基本セルを回路に適用した場合の例で説明する。
【００７３】
図９は図８に示した基本セルを使用して図１２の回路を実現した場合のレイアウトを示す図である。
【００７４】
図１２に示した回路のインバータ１４１、１４２、１４３、１４４および１４５のそれぞれは、図９に示すレイアウトのインバータ２１１、２１２、２１３、２１４および２１５のそれぞれ対応している。図９に示すインバータ２１１、２１５は図８に示した基本セルを１８０度回転させた状態である。
【００７５】
図９に示すように、インバータ２１１の接続ポイント９６ａとインバータ２１２の第１層目配線３７ｂとがセル間第１層目配線２２１で接続されている。これにより、インバータ２１１の出力配線がインバータ２１２の入力配線と接続される。インバータ２１２の接続ポイント９７ｂとインバータ２１３の第１層目配線３７ｃとがセル間第１層目配線２２２で接続されている。これにより、インバータ２１２の出力配線とインバータ２１３の入力配線とがセル間第１層目配線２２２で接続される。
【００７６】
また、インバータ２１３の接続ポイント９５ｃとインバータ２１４の第１層目配線３７ｄとがセル間第１層目配線２２３で接続されている。さらに、インバータ２１３の接続ポイント９６ｃとインバータ２１５の第１層目配線３７ｅとがセル間第１層目配線２２４で接続されている。これにより、インバータ２１３の出力配線がインバータ２１４、２１５のそれぞれの入力配線に接続される。
【００７７】
本実施例では、実施例２と同様に、Ｘ軸方向にセル１つ分ずれて配置されたセルと配線接続することが可能である。また、図９に示すように、実施例１と同様に、入力配線および出力配線をＹ軸方向に伸ばすための領域、第１の延長パターンの領域および第２の延長パターンの領域が確保されている。そして、確保された領域のうち必要な配線箇所を、第１の延長パターンや第２の延長パターンの代わりにセル間第１層目配線で形成している。その結果、セル間第１層目配線の設けられていない領域では、余計な寄生容量が生じない。
【００７８】
次に、図１に示した設計装置による、図８に示した基本セルと図９に示したレイアウトの設計方法を説明する。
【００７９】
図１０は本実施例の設計方法の手順を示すフローチャートである。
【００８０】
ステップ６０１で基本セルを次のようにして設計する。ステップ３０１から３０４までは図７に示した手順のステップ５０１と同様に行う。その後、第１の延長パターンの残りの部分および第２の延長パターンを取り除くとともに、入力配線Ｔｉｎおよび出力配線Ｔｏｕｔのパターンをパターニング余裕を見込んだサイズまで縮小する（ステップ３０５）。このように、ステップ３０１から３０５の処理を行って、図８に示した基本セルを生成する。
【００８１】
ステップ６０１で基本セルを設計した後、次のようにしてレイアウトを設計する。図９に示したように、論理回路情報にしたがって複数の基本セルを配置する（ステップ６０２）。さらに、論理回路情報にしたがって、基本セル間で入力配線と出力配線を接続する（ステップ６０３）。
【００８２】
本実施例の基本セル設計方法は、実施例１と同様にして入力配線および出力配線の延長パターンを一旦形成し、続いて、セル内の空き領域にダミーパターンを設けた後、入力配線と出力配線のパターンを縮小している。これにより、セル間第１層目配線を設けるための領域がダミーパターンで塞がれることを防いでセル間接続のための領域を確保して実施例１の効果を得るとともに、セル間第１層目配線が設けられない領域の寄生容量を低減することができる。
【００８３】
なお、実施例１から実施例３では、論理ゲートをインバータの場合で説明したが、ＡＮＤゲートおよびＯＲゲートなど他の論理ゲートであってもよい。
【図面の簡単な説明】
【００８４】
【図１】設計装置の一構成例を示すブロック図である。
【図２】実施例１における基本セルの構成を示す図である。
【図３】図２に示した基本セルを使用して図１２の回路を実現した場合のレイアウトを示す図である。
【図４】実施例１の設計方法の手順を示すフローチャートである。
【図５】実施例２における基本セルの構成を示す図である。
【図６】図５に示した基本セルを使用して図１２の回路を実現した場合のレイアウトを示す図である。
【図７】実施例２の設計方法の手順を示すフローチャートである。
【図８】実施例３における基本セルの構成を示す図である。
【図９】図８に示した基本セルを使用して図１２の回路を実現した場合のレイアウトを示す図である。
【図１０】実施例３の設計方法の手順を示すフローチャートである。
【図１１】従来の基本セルの一構成例を示す図である。
【図１２】複数のインバータを接続した場合の回路例である。
【図１３】図１１に示した基本セルを使用して図１２に示した回路を実現した場合のレイアウト例を示す図である。
【符号の説明】
【００８５】
１０    設計装置
１１    記憶部
１２    制御部
【図１】
0004796817.tif 000002
【図２】
0004796817.tif 000003
【図３】
0004796817.tif 000004
【図４】
0004796817.tif 000005
【図５】
0004796817.tif 000006
【図６】
0004796817.tif 000007
【図７】
0004796817.tif 000008
【図８】
0004796817.tif 000009
【図９】
0004796817.tif 000010
【図１０】
0004796817.tif 000011
【図１１】
0004796817.tif 000012
【図１２】
0004796817.tif 000013
【図１３】
0004796817.tif 000014