(57)【特許請求の範囲】
【請求項１】
半導体デバイスを製造するために犠牲酸化物をデポジットする方法において、
ｐドーピングされたシリコン領域に犠牲酸化物をデポジットするため、半導体ウェーハにｐドーピングされたシリコン領域を準備し、
ウェーハを電気化学セルに配置して、露出したｐドーピングされたシリコン領域を含む、ウェーハの前面が酸化チャンバに曝され、かつウェーハの背面が、ウェーハに電位を移動して電位差を生じさせる第２溶液に曝されるようにし、これにより、電解質を含有する溶液と、前記ｐドーピングされたシリコン領域とが相互に反応して、犠牲酸化物がｐドーピングされたシリコン領域に形成されるようにし、ここで当該相互の反応はウェーハと溶液との間に電位差が供給される場合に行われ、
犠牲酸化物層を使用して前記の表面の部分をシールドすることを特徴とする、
半導体デバイスを製造するために犠牲酸化物をデポジットする方法。
【請求項２】
電圧を前記の半導体ウェーハと溶液との間に印加して前記の電位差を形成し、これによって当該印加された電圧により犠牲酸化物の厚さがコントロールされるようにする、
請求項１に記載の方法。
【請求項３】
前記溶液は水を含有する、
請求項１に記載の方法。
【請求項４】
前記電解質はイオン化合物を含有する、
請求項１に記載の方法。
【請求項５】
前記の半導体ウェーハを電気化学セルに配置するステップは、
前記の半導体ウェーハを電気化学セルに配置し、これにより当該ウェーハが、露出した表面領域を有し、該表面領域が前記の露出したｐドーピングされたシリコン領域を有するようにするステップと、
前記の半導体ウェーハの露出した表面領域と同じ露出された領域を有する対電極を溶液に準備するステップとを含む、
請求項１に記載の方法。
【請求項６】
前記の半導体ウェーハを電気化学セルに配置するステップは、
前記の半導体ウェーハの露出した領域以外の領域を封止して溶液との接触を回避するステップを含む、
請求項５に記載の方法。
【請求項７】
前記の電解質を含有する溶液は、ｐドーピングされたシリコン領域と相互に反応し、該相互の反応はつぎの反応式、すなわち
Ｓｉ＋Ｈ２Ｏ  →  ＳｉＯ２＋４Ｈ＋＋４ｅ-      （式１）
にしたがって反応することによって行われる、
請求項１に記載の方法。
【発明の詳細な説明】
【０００１】
背景
１．技術の分野
本発明は、半導体製造、殊に半導体製造における酸化物の形成に関する。
【０００２】
２．  関連技術の説明
半導体メモリデバイス、例えばダイナミックランダムアクセスメモリ（ＤＲＡＭ＝dynamic random access memory）は、データを格納するために、トランジスタによってアクセスされるキャパシタを有する。ディープトレンチ（ＤT＝deep trench）キャパシタは、キャパシタの複数のタイプのうち、ＤＲＡＭテクノロジーに使用されるキャパシタである。ディープトレンチキャパシタは通例、半導体基板内に埋め込まれる。
【０００３】
ＤＲＡＭのような半導体デバイスのプロセスには、犠牲膜、例えばＳｉＯ２等を形成し、引き続き除去する必要があり、この犠牲膜は犠牲酸化物（ＳａｃＯｘ）と称される。このＳａｃＯｘ膜は以下のように様々に使用される。すなわち、
１．  例えば、インプランテーションまたはエッチングプロセス（例えばゲート酸化物形成の前）中の表面保護、
２．  応力緩和膜（例えばパッド酸化物）、
３．  エッチングストップ層（例えばパッド酸化物）、
４．  表面の平滑化（例えばディープトレンチにおけるＳａｃＯｘ）、
５．  マスク層（例えば、後続の酸化を伴うメタルハードマスク）、
６．  構造対形成（ディープトレンチ内へのポリピラー形成（Poly Pillar formation）、ＤＴ壺形状形成）、
７．  イオンインプランテーション中のチャネリング抑制
に使用される。
【０００４】
慣例の熱ＳａｃＯｘ形成では、以下の欠点のうち少なくともいくつかが問題である。すなわち、
１．  １０５０℃までの高温度が必要である。これは熱処理コストに重大な影響を与え、デバイス境界面に応力を発生させ、これによって転移が生じてしまう。この転移は、例えば、バリアブルリテンションタイム（ＶＲＴ＝variable retention time）の問題を発生させてしまうことがある。
【０００５】
２．  高温ＳａｃＯｘの酸化物の厚さは、Ｓｉ結晶方向に大きく依存し、これによって、多結晶表面、例えばトレンチの側壁が含まれる場合、均一でない構造が生じてしまう。
【０００６】
３．  熱ＳａｃＯｘの厚さの測定およびコントロールが必要である。通例、ＳａｃＯｘの厚さは、モニタウェーハの表面で測定される。すなわち間接的な測定が行われ、これを実際の構造体に相関させなければならない。この表面が別の結晶方向を有するか、またはこれが多結晶（例えばトレンチの側壁）の場合、これによって測定値と実際の厚さとの間に大きな偏差が生じてしまう（コントロール不良）。
【０００７】
４．  熱酸化物の密度は高く、したがってウェットエッチングに対して比較的耐性が高い。そのため熱酸化物の除去によって、露出されたデバイス表面の不所望の浸蝕（劣化）が生じてしまうことが多い。
【０００８】
５．  ウェーハ全体に均一なＳａｃＯｘの厚さを得るためには、高い温度均一性が必要であり、このためには高価な高品質の炉が必要である。
【０００９】
したがって、慣例のプロセスの欠点を有しない犠牲酸化物形成方法が必要である。さらに熱処理コストに重大な影響を与えない犠牲酸化物プロセスを提供する必要がある。
【００１０】
発明の要約
半導体デバイスを製造するために犠牲酸化物をデポジットする方法には、電気化学セルを準備して、電解質を含有する溶液と、ｐドーピングされたシリコン領域とが相互に反応して、このｐドーピングされたシリコン領域に犠牲酸化物が形成されるようにするステップが含まれ、ここでこの相互の反応は、電位差がウェーハと溶液と間にある場合に行われる。またこの方法にはこの犠牲酸化物層を使用してこのウェーハを処理するステップが含まれる。
【００１１】
犠牲酸化物を電気化学的に形成する、本発明による別の方法には、シリコン基板のｐドーピングされた部分を露出させるステップと、溶解していない電解質を含有する溶液を含む電気化学セルにこのシリコン基板を配置するステップと、第１電位をシリコン基板に印加しかつ第２電位を溶液に印加して電位差をこれらの間に形成し、これにより犠牲酸化物層が、基板の露出したｐドーピングされた領域に電気化学的にデポジットされるようにするステップと、この犠牲酸化物層を使用してウェーハを処理するステップと、この犠牲酸化物層を除去するステップとが含まれる。
【００１２】
択一的な方法では、ウェーハと溶液との間の電圧を印加して電位差を形成して、この印加された電圧により、犠牲酸化物層の厚さがコントロールされるようにするステップを含むことができる。この溶液は有利には水を含有しており、また電解質は有利にはイオン化合物を含有している。ウェーハを電気化学セルに配置するステップは、このウェーハを電気化学セルに配置し、これによりこのウェーハが、露出した表面領域を有し、この表面領域が、露出したｐドーピングされたシリコン領域を含むようにするステップと、ウェーハの露出した領域と実質的に同じ露出した表面領域を有する対電極を溶液に準備するステップとを有する。
【００１３】
ウェーハを電気化学セルに配置するステップは、ウェーハの露出した領域以外を封止して溶液との接触を回避するステップを含むことができる。ウェーハを電気化学セルに配置するステップは、このウェーハを電気化学セルに配置し、これにより、露出したｐドーピングされたシリコン領域を含む、このウェーハの前面が、陽極または電気化学酸化に曝され、かつこのウェーハの背面が、ウェーハに電位を移動して電位差を生じさせる第２溶液に曝されるようにするステップを含むことができる。電解質を含有するこの溶液は有利には、ｐドーピングされたシリコン領域と相互に反応し、これはつぎの反応式にしたがって反応することによって行われる。すなわち
Ｓｉ＋Ｈ２Ｏ  →  ＳｉＯ２＋４Ｈ+４ｅ-      （式１）
この反応は有利にはほぼ室温で行われる。
【００１４】
処理のステップは、半導体ウェーハの基板にトレンチをエッチングするステップを含むことができ、ここで表面は第１の平滑さを有しており、またこの処理のステップは、犠牲酸化物層をトレンチに形成するステップと、この犠牲酸化物層をエッチングして表面を第１の平滑さよりも平滑に形成するステップとを含むことができる。処理のステップは択一的に、半導体ウェーハの基板の表面に犠牲酸化物層を形成するステップと、この犠牲酸化物層を使用して表面の一部をドーパントからシールドするステップとを含むことができる。処理のステップは、半導体ウェーハの基板にトレンチをエッチングするステップと、このトレンチに酸化物領域を形成するステップと、この酸化物領域をエッチングしてトレンチを拡張するステップとを含むことができる。また電位差を調整することによってこの犠牲酸化物の厚さを調整するステップも含むことができる。処理のステップは、半導体ウェーハの基板にトレンチをエッチングするステップを含むことができ、ここでその表面は第１の平滑さを有しており、またこの処理のステップは、犠牲酸化物層をトレンチに形成するステップとを含むことができる。除去のステップは、犠牲酸化物層をエッチングして表面を第１の平滑さよりも平滑にするステップを含むことができる。
【００１５】
本発明の上記および別の課題、機能および利点は、以下の実施例の詳しい説明に記載されている。これは添付の図面に関連して読まれたい。
【００１６】
図面の簡単な説明
本発明を以下、有利な実施形態の説明に基づき、つぎの図面を参照して説明する。ここで、
図１は、本発明にしたがって電気化学的に酸化物を形成する装置の概略図であり、
図２は、本発明にしたがって電気化学的に酸化物を形成する別の装置の概略図であり、
図３は、本発明にしたがって形成された犠牲酸化物をシールドとして使用する半導体基板の断面図であり、
図４は、基板に形成されたディープトレンチが示されたメモリセルの断面図であり、ここでこのトレンチは、その表面を平滑にするために本発明にしたがって形成かつエッチングされた酸化物を有しており、
図５は、本発明にしたがって形成された犠牲酸化物を使用して壺形状のトレンチを形成するための流れ図であり、
図６は、図５の流れ図にしたがって形成されたディープトレンチが示されたメモリセルの断面図である。
【００１７】
有利な実施形態の詳細な説明
本発明は、半導体製造、殊に低温の犠牲酸化物形成に関する。本発明は犠牲酸化物を提供するものであり、ここでこれは有利には導電性の電解質におけるシリコンの陽極酸化を使用して電気化学反応により形成される。ここでは犠牲酸化物形成の例で説明するが、本発明はより広範にわたるものであり、半導体デバイスに対する任意の電気化学デポジションに適用可能である。
【００１８】
本発明では、犠牲酸化物（ＳａｃＯｘ）層が電気化学プロセスを使用して形成される。本発明では有利にはこのＳａｃＯｘが導電性の電解質における陽極酸化によって形成される。例示的な電気化学反応はつぎを含んでいる。すなわち
Ｓｉ＋Ｈ２Ｏ  →  ＳｉＯ２＋４Ｈ＋＋４ｅ-          （式１）
有利な実施形態では、ｐタイプでドーピングされたシリコンが使用される。それは酸化物は、ｎタイプでドーピングされたシリコン（ダークシリコン）では容易に成長しないからである。１実施形態では式１の反応速度は、ＳａｃＯｘを形成する酸化物内の電界（高電界メカニズム）によってコントロールされる。これにより、印加される陽極電圧をコントロールすることによってＳａｃＯｘに対する均一な厚さを達成することができる。有利な実施形態では、成長ファクタは１ボルト当たり約１．５ｎｍであり、すなわち２０Ｖでは３０ｎｍ厚の酸化膜が得られる。この反応は有利には室温で行われるが、反応速度をコントロールするために別の温度を使用することも可能である。
【００１９】
本発明によれば有利にも陽極酸化物は熱酸化物よりも密度が低く、これによってより高いエッチング速度と、したがってより良好な選択性が隣接層との間で得られる（エッチング速度は、熱酸化物に対する選択性よりも約６倍も高いまたは早い）。より高い選択性が有利でない場合には、４００℃〜８００℃の温度範囲でのアニールを陽極酸化の後に行うことができ、これによって熱酸化の酸化物密度と同程度の酸化物密度が得られる。アニールを行っても、熱コストは、慣例の熱酸化に必要な熱コスト（熱酸化に対して約１０００℃）よりもまだかなり低く抑えられる。
【００２０】
図面を詳細に参照すると、ここでは別方向の図にわたって、同じような参照符号によって類似または同じ要素が識別されており、まず図１で装置１００が示されており、これは本発明により、基板／ウェーハ１０２（以下、ウェーハ１０２と称する）における電気化学的な酸化物形成をコントロールする電圧を印加する装置である。装置１００は電気化学セルであり、これには電解質を含有する液体１０６で充填された槽１０４が含まれている。液体１０６は有利には水であり、電解質は、イオン化合物、例えば塩、酸性化合物、塩基性化合物などまたはこれらの組み合わせ物を含むことができる。１実施形態ではこの電解質は、約０．００１Ｎ〜約１Ｎの間の規定度を有するＨ２ＳＯ４を含む。別の化合物および濃度も考慮することができ、またイオンが槽１０４の電極間で移動できるようにする。
【００２１】
ウェーハ１０２は絶縁ウェーハホルダ１１０に固定されている。クランプ１１２は、ウェーハ１０２を固定すると共に封止するためにウェーハ１０２のほぼ周辺部に設けられており、これによってウェーハ１０２の上部面１０４だけが槽１０４の液体１０６に曝される。ウェーハ１０２への電気的なコンタクトは、背面１０６において導電ワイヤ１１８を介して行われている。導電膜またはフォイル１２０を、ホルダ１１０とウェーハ１０２との間に配置してワイヤ１１８とウェーハ１０２との間の電気的コンタクトを改善することも可能である。基準電極１２２が槽１０４に含まれており、これにより液体１０６において所定の電位が維持される。対電極１２４も含まれている。対電極１２４は有利には少なくともウェーハ１０２と同面積の露出された面領域を有する。これによってより均一な厚さのコントロールが得られ、これは槽１０４においてより対称に分散するイオン流によって行われる。ウェーハ１０２と基準電極１２２との間に電圧差を供給するために電圧源またはポテンショスタット１２６が含まれている。この電圧差は、上述のようにウェーハ１０２にデポジットされる酸化物の厚さをコントロールするために使用される。有利には、ウェーハ１０２の露出したｐドーピングされたシリコン領域が反応して、酸化物形成がこの露出したｐドーピングされたシリコン領域だけに行われるようにする。
【００２２】
図２を参照すると、本発明の択一的な実施形態では、同様に電気化学セルを含む装置２００が含まれている。ウェーハ２０２は前面２０４と背面２０６とを有する。前面２０４は酸化チャンバ２１２に曝されており、これは水性の溶液中に電解質、例えば水にＨ２ＳＯ４を含む。不活性な電極２１４が、チャンバ２１２に配置されており、これによりチャンバ２１２と、ひいてはウェーハ２０２の前面２０４とに第１電位が供給される。背面２０６は、第２電極２１６と、水性の溶液内の電解質、例えば水内のＨＦを介してハーフセルまたはチャンバ２２０内でコンタクトする。これによってウェーハ２０２の背面２０６への電気的なコンタクトが得られ、また上記の式１による反応を活性化する第２電位電圧が形成される。チャンバ２２０の液体は、チャンバ２１２の液体から封止されている。
【００２３】
上述のように式１の反応は、露出したｐタイプドーピングされたシリコン（すなわちｐドーピングされたシリコン基板）において行われる。１実施形態ではこれにより、別個にｐドーピングされた部分が半導体デバイスに与えられた場合、ＳａｃＯｘを形成可能である。本発明による陽極酸化ＳａｃＯｘの適用例を図３〜６に関連して示す。
【００２４】
図３を参照すると、ＳａｃＯｘ層３０２は、半導体チップ３００にデバイストランジスタ用のゲート酸化物を形成するための保護膜として使用可能である。ＳａｃＯｘ形成の前に、表面３０４はエッチングされて浄化され、これによってシリコン基板３０６のむき出しのＳｉが、アクティブエリアに対する領域３０８において露出される。つぎに薄いＳａｃＯｘ層３０２が形成され（有利には厚さは約６ｎｍであるが、他の厚さも考えら得る）、後続の高エネルギーイオンインプランテーション中の欠陥の発生が最小化される。このイオンインプランテーションは、デバイスのｎ／ｐ／ｎ接合の形成に必要であり、これはアクティブエリア領域を使用して形成される。ＳａｃＯｘ層３０２は、図２および３に関連して説明するように、基板３０６を電極に接続することによって形成される。チップ３００は、電解質溶液３１２に沈められ、電位差が基板３０６と溶液３１２との間に供給される。このようにして酸化物層３０２が形成される。ＳａｃＯｘ層３０２を除去した後（有利にはウェットエッチングによる）、ダメージを受けていないＳｉ表面が残り、これはゲート酸化物形成に有利である。
【００２５】
図４を参照すると、陽極ＳａｃＯｘ層４０２は、ディープトレンチ（ＤＴ）構造体４０４の側壁の平滑化に使用可能である。ＤＴキャパシタは、複数のタイプのキャパシタのうちでデータを格納するためにＤＲＡＭテクノロジーに使用される。ディープトレンチキャパシタは通例、半導体基板４０６内に埋め込まれる。このＤＴ構造体４０４は慣例では、異方性エッチングドライエッチングプロセス、例えばリアクティブイオンエッチング（ＲＩＥ）によって形成される。このＲＩＥプロセスによって粗い表面が生じてしまうことがあり、これは誘電体材料の信頼性の問題（絶縁破壊）の原因なることがある。ここでこの誘電体材料は、埋め込まれたプレート領域４０８と、ＤＴ４０４の記憶ノード領域４１０との間に使用されている。
【００２６】
この問題は、誘電体材料の厚さが減少するのに伴ってさらに深刻になる。粗さを低減するために陽極酸化ＳａｃＯｘ層４０２が、ＤＴの側壁に形成され、引き続きウェットエッチングプロセスによって剥離される。これによって、慣例のプロセスよりも平滑な表面が得られる。半導体メモリチップ４００の断面図が、ディープトレンチ４０４における平滑な表面の形成に対して示されている。基板４０６は、図２および３に関連して上で説明したように電極に取り付けられている。チップ４００は電解質溶液４１２に沈められ、電位差が基板４０６と溶液４１２との間に供給される。これによって酸化物層４０２が形成され、この酸化物層はウェットエッチングされて平滑な表面が形成される。
【００２７】
図５を参照すると、陽極酸化ＳａｃＯｘ層は、種々のディープトレンチ（ＤＴ）形成プロセスに使用可能である。例えば、ＤＴ壺形状形成プロセスにはつぎのステップが含まれる。ブロック５０２では、慣例のＤＴ  ＳｉエッチングまたはインターラプテッドＤＴエッチング、すなわちカラー部だけのエッチングが行われる。慣例のディープトレンチエッチングに対しては、ディープトレンチエッチングの深さ全体が単一のプロセスでエッチングされる。インターラプテッドディープトレンチエッチングに対しては、トレンチの上の部分だけエッチング除去され、これはブロック５０６でカラーを形成するために使用される。インターラプテッドカラーエッチングが行われる場合、プロセスのパスはブロック５０６に進む。その他の場合、このプロセスはブロック５０４に進む。
【００２８】
ブロック５０４では、レジスト充填と、これに続くレジスト後退とが行われ、これによってディープトレンチの上端部（カラー）が露出される。ブロック５０６では、ディープトレンチの側壁を揃えるライナーデポジションが行われ、これは（ブロック５０４の）後退されたレジストにデポジットされる。レジストのライナー部分は引き続いてライナー開口エッチングプロセスによって開口される。インターラプテッドディープトレンチエッチングの場合、ブロック５０２においてレジスト材料はブロック５０４のようにデポジットされない。その代わりにこのディープトレンチは、はじめにＤＴエッチング深さまでエッチングされ（ブロック５０２）、ライナーがデポジットされてこのディープトレンチの上部にカラーが形成される（ブロック５０６）。このディープトレンチに対する残りの深さは存続され、インターラプテッドエッチングプロセスに対してブロック５０８はスキップされる。
【００２９】
ブロック５０８では、慣例のディープトレンチエッチングプロセスに対しては残りのレジストが剥離される。ブロック５１０では、本発明により、陽極酸化物層が、ディープトレンチの底部に形成され、これによって所望の量のシリコンがディープトレンチの側壁から（基板から）消費される。すなわちディープトレンチの底部の側壁は外側に拡げられて、基板の部分が消費されることによって壺形状のトレンチが形成される。ブロック５１２では、酸化物ウェットエッチング（例えばＨＦエッチング）が行われて陽極酸化物層が除去され、この結果、ＤＴが底部において拡げられる。この後、さらなるプロセスが公知のように継続される。
【００３０】
図６を参照すると、半導体メモリチップ６００の断面図が示されており、これは上のブロック５１０について説明したように壺形状のディープトレンチを形成するためのものである。シリコン基板６０２は、図２および３に関連して説明したように電極に取り付けられる。誘電体カラー６０４は、トレンチ６０６に上記のブロック５０２〜５０８にしたがって形成されている。チップ６００は電解質溶液６０８に沈められ、電位差が基板６０２と溶液６０８との間に供給される。これによって、シリコン領域６１０は酸化されて酸化物が形成され、この酸化物はウェットエッチングプロセスによって除去されて壺形状のトレンチが形成される。
【００３１】
本発明により、先行技術に比して多くの利点が得られる。これらの利点には、慣例の高温ＳａｃＯｘ形成と比べて少なくともつぎの利点を含めことができる。
【００３２】
１．  熱コストが低い。このプロセスは室温で実行可能である。したがってトレンチ／デバイス境界面に生じる応力がより少なく、これによってＶＲＴ特性が改善される、
２．  酸化物の厚さコントロールの改善。厚さは、直接設定され、また印加される陽極電位によって自動的に制限されるため、プロセスのより良好なコントロールが得られ、測定の回数を減らしたり、全く測定しないことも可能である、
３．  ツールが安価である。槽および電極は、慣例のツールよりも極めて安価に購入かつ使用できる、
４．  Ｅ電界メカニズム（局所的な堆積（topographic tips）、エッジまたは粗い表面における高電界によって比較的厚い酸化物が得られる）による境界面のの平滑化。表面の堆積に対しては高電界が存在し、これによって比較的厚い酸化物が形成される。ＳａｃＯｘを除去（剥離）した後、より平滑な表面が得られる。この効果は電子研磨（electropolishing）として公知である、
５．  エッチング速度が高い。本発明によって形成された酸化物のエッチング速度が比較的高いことによって、露出された構造体における不所望のエッチングインパクトが低減される。
【００３３】
さらに本発明はＳａｃＯｘ層に限定されるのではなく、任意の陽極酸化デポジションプロセスに適用可能である。本発明のコンセプトを利用する、半導体製造に対する別のプロセスおよびステップが使用可能である。これらのプロセスおよびステップは本発明の範囲内にあるものである。さらに本発明によるＳａｃＯｘ層に対して多くの応用が考えられ得る。例えば、このＳａｃＯｘ層は、表面保護、応力緩和、エッチングストップ層、表面の平滑化、マスク層、構造体形成および／またはイオンインプランテーション中のチャネリング抑制のために、またはこれらとして使用可能である。
【００３４】
ここまで低温犠牲酸化物形成法に対する有利な実施形態について説明したが（これは例示を意図したものであり、限定を意図したものではない）、上に教示したことを考慮すれば当業者には種々の変更および変形が可能であることに留意されたい。したがって、開示した発明の特定の実施形態において変更をなし得るが、この変更は請求項に記載された本発明の範囲と精神の枠内に含まれると了解されたい。本発明を特許法によって要求された詳細および項目によって記載したが、特許条文によって保護されることを請求しかつ所望される内容は、請求項に記載されている。
【図面の簡単な説明】
【図１】本発明にしたがって電気化学的に酸化物を形成する装置の概略図である。
【図２】本発明にしたがって電気化学的に酸化物を形成する別の装置の概略図である。
【図３】本発明にしたがって形成された犠牲酸化物をシールドとして使用する半導体基板の断面図である。
【図４】トレンチの表面を平滑にするために本発明にしたがって形成かつエッチングされた酸化物を有する、基板に形成されたディープトレンチを示すメモリセルの断面図である。
【図５】本発明にしたがって形成された犠牲酸化物を使用して壺形状のトレンチを形成するための流れ図である。
【図６】図５の流れ図にしたがって形成されたディープトレンチが示されたメモリセルの断面図である。
【図１】
0004625216.tif 000002
【図２】
0004625216.tif 000003
【図３】
0004625216.tif 000004
【図４】
0004625216.tif 000005
【図５】
0004625216.tif 000006
【図６】
0004625216.tif 000007