(57)【特許請求の範囲】
【請求項１】
ヘッドエンドを有する通信ネットワークを構成し、センタに対して双方向通信を行うシステムの中継装置に搭載可能な通信線路のゲート制御装置であって、
前記センタへの上り信号を伝送させる上り信号経路において配設され、前記上り信号を全域通過させる第１ダイオードと第１抵抗と第１コンデンサとの直列接続から成る全域通過回路と、
前記第１ダイオードのアノードにアノードが接続された第２ダイオードと、雑音の通過を遮断し前記上り信号を通過させるＨＰＦ中核回路と、第３ダイオードと、第２コンデンサとの第１直列接続回路であって前記全域通過回路に並列に接続された第１直列接続回路と、前記第３ダイオードのカソードとアース間に接続され、第１スイッチのオン又はオフにより前記第２ダイオード及び前記第３ダイオードを動作状態又は非動作状態とする第１迂回経路接地回路とから成るＨＰＦ回路と、
前記第１ダイオードのアノードにアノードが接続された第４ダイオードと、前記上り信号を減衰させるＡＴＴ中核回路と、第５ダイオードと、第３コンデンサとの第２直列接続回路であって前記全域通過回路に並列に接続された第２直列接続回路と、前記第５ダイオードのカソードとアース間に接続され、第２スイッチのオン又はオフにより前記第４ダイオード及び前記第５ダイオードを動作状態又は非動作状態とする第２迂回経路接地回路とから成るＡＴＴ回路と、
前記第１ダイオードのアノードにアノードが接続された第６ダイオードと、全周波数帯域を遮断するＣＵＴ中核回路との第３直列接続回路と、前記ＣＵＴ中核回路の出力端とアース間に接続され、第３スイッチのオン又はオフにより前記第６ダイオードを動作状態又は非動作状態とする第３迂回経路接地回路とから成るＣＵＴ回路と、
前記第１ダイオードのアノードにバイアス電圧を付与するための駆動電圧印加回路と、
前記第１抵抗と第１コンデンサとの接続点に接続され、前記駆動電圧印加回路と共に前記第１ダイオードに順方向にバイアスするための通常経路接地回路と、
前記第１スイッチ、前記第２スイッチ、前記第３スイッチのオン又はオフを、前記センタからの指令により制御する制御装置と、
を有し、
前記第１スイッチ、前記第２スイッチ、前記第３スイッチが、全て、オフの場合には、前記上り信号は前記全域通過回路のみを通過し、前記第１スイッチ、前記第２スイッチ、前記第３スイッチのうちの何れか一つのスイッチがオンの場合には、前記上り信号は、前記全域通過回路を通過することなく、前記ＨＰＦ回路、前記ＡＴＴ回路、前記ＣＵＴ回路のうち、オンとなるスイッチに対応した回路を通過するように、前記第１ダイオードの順方向電圧である駆動電圧が、前記第２ダイオード、前記第３ダイオード、前記第４ダイオード、前記第５ダイオード、及び、前記第６ダイオードの駆動電圧よりも高く設定されている
ことを特徴とする通信線路のゲート制御装置。
【請求項２】
ヘッドエンドを有する通信ネットワークを構成し、センタに対して双方向通信を行うシステムの中継装置に搭載可能な通信線路のゲート制御装置であって、
前記センタへの上り信号を伝送させる上り信号経路において配設され、前記上り信号を全域通過させる第１ダイオードと第１抵抗と第１コンデンサとの直列接続から成る全域通過回路と、
前記第１ダイオードのアノードにアノードが接続された第２ダイオードと、雑音の通過を遮断し前記上り信号を通過させるＨＰＦ中核回路と、第３ダイオードと、第２コンデンサとの第１直列接続回路であって前記全域通過回路に並列に接続された第１直列接続回路と、前記第３ダイオードのカソードとアース間に接続され、第１スイッチのオン又はオフにより前記第２ダイオード及び前記第３ダイオードを動作状態又は非動作状態とする第１迂回経路接地回路とから成るＨＰＦ回路と、
前記第１ダイオードのアノードにアノードが接続された第４ダイオードと、前記上り信号を減衰させるＡＴＴ中核回路と、第５ダイオードと、第３コンデンサとの第２直列接続回路であって前記全域通過回路に並列に接続された第２直列接続回路と、前記第５ダイオードのカソードとアース間に接続され、第２スイッチのオン又はオフにより前記第４ダイオード及び前記第５ダイオードを動作状態又は非動作状態とする第２迂回経路接地回路とから成るＡＴＴ回路と、
前記第１ダイオードのアノードにアノードが接続された第６ダイオードと、全周波数帯域を遮断するＣＵＴ中核回路との第３直列接続回路と、前記ＣＵＴ中核回路の出力端とアース間に接続され、第３スイッチのオン又はオフにより前記第６ダイオードを動作状態又は非動作状態とする第３迂回経路接地回路とから成るＣＵＴ回路と、
前記第１ダイオードのアノードにバイアス電圧を付与するための駆動電圧印加回路と、
前記第１抵抗と第１コンデンサとの接続点に接続され、前記駆動電圧印加回路と共に前記第１ダイオードに順方向にバイアスするための通常経路接地回路と、
前記第１スイッチ、前記第２スイッチ、前記第３スイッチのうち２つのスイッチのオン又はオフを、前記センタからの指令により制御する制御装置と、
前記第１スイッチ、前記第２スイッチ、前記第３スイッチのうち一つの従属スイッチは、他の２つの独立スイッチが共にオンの場合にオンとし、その他の場合にはオフとする論理演算回路と、
を有し、
前記第１スイッチ、前記第２スイッチ、前記第３スイッチが、全て、オフの場合には、前記上り信号は前記全域通過回路のみを通過し、前記第１スイッチ、前記第２スイッチ、前記第３スイッチのうちの２つの前記独立スイッチの何れか一つのスイッチがオンの場合には、前記上り信号は、前記全域通過回路を通過することなく、前記ＨＰＦ回路、前記ＡＴＴ回路、前記ＣＵＴ回路のうち、オンとなる前記独立スイッチに対応した回路を通過するように、前記第１ダイオードの順方向電圧である駆動電圧が、前記第２ダイオード、前記第３ダイオード、前記第４ダイオード、前記第５ダイオード、及び、前記第６ダイオードの駆動電圧よりも高く設定されており、
２つの前記独立スイッチが共にオンとなり、前記従属スイッチがオンの場合には、前記第１ダイオード、前記第２ダイオード、前記第３ダイオード、前記第４ダイオード、前記第５ダイオード、前記第６ダイオードのうち、前記ＨＰＦ回路、前記ＡＴＴ回路、前記ＣＵＴ回路の一つの回路であって前記従属スイッチを有する回路のダイオードの駆動電圧を、他の回路のダイオードの駆動電圧よりも低くすることで、前記従属スイッチを有する回路のみ、前記上り信号を通過させるようにした
ことを特徴とする通信線路のゲート制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヘッドエンドを有する通信ネットワークを構成する双方向通信システムの中継装置に適用可能な通信線路のゲート制御方式に関し、双方向通信システム上での上り流合雑音の流入経路の調査に寄与するものである。
【０００２】
【従来の技術】
図１０は、ヘッドエンドを有する通信ネットワークを構成する一般的或いは模式的な双方向通信システムの論理的な構成を例示する構成図である。この様な双方向通信システム上では、例えば以下の様に、周知のＣＡＴＶ（ケーブルテレビ）システムを実現することが可能である。
【０００３】
即ち、ＣＡＴＶ局に設けられた中央装置１０、中央装置１０から延出された基幹線路２０、基幹線路２０を中継する中継装置４０、中継装置４０の分岐／分配端子（ＢＲ１〜ＢＲ４）から延出された分岐線路２１、そして分岐線路２１に接続された構内ネットワーク３０等から本ＣＡＴＶシステムを構成することができる。
【０００４】
上記の構成（図１０）において、中央装置１０内には、信号を送受信する送受信装置１１と雑音を検出する雑音検出装置１２が設けられている。この雑音検出装置１２は、例えばスペクトラムアナライザである。また、各中継装置４０の各分岐／分配端子（ＢＲ１〜ＢＲ４）には後述するゲート制御装置５００が設けられている。
【０００５】
構内ネットワーク３０は分岐線路２１からの信号を分配する分配器３１、３４、そして分配器３４に接続されるＴＶ装置３２、コンピュータ装置３３から構成される。需要家は、上記端末装置で地上波放送、衛星放送の受信、又インタネット等のデータ通信を行う。
この時、中央装置１０からのＴＶ信号と下り方向のデータ信号は７０ＭＨｚ〜７７０ＭＨｚの下り帯域で、上り方向のデータ信号は１０ＭＨｚ〜５５ＭＨｚの上り帯域でブロードバンド方式で伝送されている。
【０００６】
図１１は、上記の中継装置４０等に搭載可能な従来技術によるゲート制御装置５００の論理的な構成を例示する電気回路図である。本ゲート制御装置５００は、図１０の基幹線路２０から分岐／分配端子ＢＲ１を介して分岐される１本の分岐線路の上り雑音の状態を調査する目的で設けられたものである。ただし、他の分岐／分配端子（ＢＲ２〜ＢＲ４等）についても、それぞれ同様のゲート制御装置が配設されている。ここで、各遮断／減衰回路又はその機能を表す各記号の意味は次の通りである。
【０００７】
〔回路又はその機能を表す記号〕
ＨＰＦ    …  ハイパス・フィルタ（流入経路の調査時に作動）
ＡＴＴ    …  所定周波数帯域の減衰（同上）
ＣＵＴ    …  全周波数帯域の遮断（同上）
ただし、これらの各回路は平常時には特段機能せず、下流側からこれらの各回路に至った上り信号は通常はそのままセンタ側に伝達される。
【０００８】
本図１１のゲート制御装置５００のＨＰＦ回路５１０は、駆動電圧印加回路１４０（図３（ａ））、ＨＰＦ中核回路１１１（図４（ａ））、通常経路接地回路５５０、迂回経路接地回路５５１、及びダイオードＤ１０，Ｄ２０等から構成されており、上り帯域のデータ信号（１０ＭＨｚ〜５５ＭＨｚ）だけがこれらの遮断／減衰回路を経由する様に、下り帯域のデータ信号と上り帯域のデータ信号は分波器５０１，５０２により、上り線路側と下り線路側に分離／統合される。
【０００９】
また、ゲート制御装置５００のＡＴＴ回路５２０は、駆動電圧印加回路１４０（図３（ａ））、ＡＴＴ中核回路１２１（図４（ｂ））、通常経路接地回路５５０、迂回経路接地回路５５１、及びダイオードＤ１０，Ｄ３０等から構成されている。
【００１０】
また、ＣＵＴ回路５３０は、駆動電圧印加回路１４０（図３（ａ））、ＣＵＴ中核回路１３１（図４（ｃ））、通常経路接地回路５５０、迂回経路接地回路５５１、及びダイオードＤ１０，Ｄ４０等から構成されている。
【００１１】
例えば、この様に、１本の分岐／分配線路に関して、上り信号を遮断又は減衰する各種の複数の遮断／減衰回路を上り信号伝達方向に縦続接続し、各機能を選択的に動作させることにより、通信ネットワークにおける任意の通信線路上の上り信号のヘッドエンドへの伝達を、所定の周波数帯域に関して選択的に制御（制限）することが可能である。即ち、この様なゲート制御を適用することにより、双方向通信システム上での上り流合雑音の流入経路の調査を比較的容易に実施することができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記の各種の機能（ＨＰＦ，ＡＴＴ，ＣＵＴ）を実現するためには、ダイオード、抵抗器、コンデンサ等の電力減衰を生じさせる回路素子を各遮断／減衰回路中に、それぞれ上り信号伝達方向に縦続接続しなければならない。このため、各遮断／減衰回路の個数に略比例した、消費電力に係わる所謂「挿入損」が通信線路上に生じることとなり、システム構成上あまり望ましい形態とは言えない。
【００１３】
また、上記の従来技術においては、例えば図１１の通常経路接地回路５５０に設けられている様な、各遮断／減衰回路を直截的に制御すべきスイッチの数ｍは、例えば図１１では、分岐／分配された後、更に分波された１本の上り線路に対して計３個と成っている。しかし、これらのスイッチの個数ｍは、分岐／分配端子（ＢＲ１〜ＢＲ４）の増加に伴い多くなってしまうため、ゲート制御を実行する制御プログラムが必要以上に複雑になってしまったり、或いは、制御コマンドに使用する指令コード（オペランドを構成する制御フラグ）のビット数が必要以上に多くなってしまう等の問題が生じる。
【００１４】
本発明は、上記の課題を解決するために成されたものであり、その目的は、所謂挿入損が少なく、更には、制御プログラムや或いは制御コマンドに使用する制御ビットの設計や取り扱いが比較的簡潔な通信線路のゲート制御装置を実現することである。
【００１５】
【課題を解決するための手段、並びに、作用及び発明の効果】
上記の課題を解決するためには、以下の手段が有効である。
即ち、第１の手段は、ヘッドエンドを有する通信ネットワークを構成し、センタに対して双方向通信を行うシステムの中継装置に搭載可能な通信線路のゲート制御装置であって、センタへの上り信号を伝送させる上り信号経路において配設され、上り信号を全域通過させる第１ダイオードと第１抵抗と第１コンデンサとの直列接続から成る全域通過回路と、第１ダイオードのアノードにアノードが接続された第２ダイオードと、雑音の通過を遮断し上り信号を通過させるＨＰＦ中核回路と、第３ダイオードと、第２コンデンサとの第１直列接続回路であって全域通過回路に並列に接続された第１直列接続回路と、第３ダイオードのカソードとアース間に接続され、第１スイッチのオン又はオフにより第２ダイオード及び第３ダイオードを動作状態又は非動作状態とする第１迂回経路接地回路とから成るＨＰＦ回路と、第１ダイオードのアノードにアノードが接続された第４ダイオードと、上り信号を減衰させるＡＴＴ中核回路と、第５ダイオードと、第３コンデンサとの第２直列接続回路であって全域通過回路に並列に接続された第２直列接続回路と、第５ダイオードのカソードとアース間に接続され、第２スイッチのオン又はオフにより第４ダイオード及び第５ダイオードを動作状態又は非動作状態とする第２迂回経路接地回路とから成るＡＴＴ回路と、第１ダイオードのアノードにアノードが接続された第６ダイオードと、全周波数帯域を遮断するＣＵＴ中核回路との第３直列接続回路と、ＣＵＴ中核回路の出力端とアース間に接続され、第３スイッチのオン又はオフにより第６ダイオードを動作状態又は非動作状態とする第３迂回経路接地回路とから成るＣＵＴ回路と、第１ダイオードのアノードにバイアス電圧を付与するための駆動電圧印加回路と、第１抵抗と第１コンデンサとの接続点に接続され、駆動電圧印加回路と共に第１ダイオードに順方向にバイアスするための通常経路接地回路と、第１スイッチ、第２スイッチ、第３スイッチのオン又はオフを、センタからの指令により制御する制御装置と、を有し、第１スイッチ、第２スイッチ、第３スイッチが、全て、オフの場合には、上り信号は全域通過回路のみを通過し、第１スイッチ、第２スイッチ、第３スイッチのうちの何れか一つのスイッチがオンの場合には、上り信号は、全域通過回路を通過することなく、ＨＰＦ回路、ＡＴＴ回路、ＣＵＴ回路のうち、オンとなるスイッチに対応した回路を通過するように、第１ダイオードの順方向電圧である駆動電圧が、第２ダイオード、第３ダイオード、第４ダイオード、第５ダイオード、及び、第６ダイオードの駆動電圧よりも高く設定されていることを特徴とする通信線路のゲート制御装置である。
【００１６】
この様な構成に従えば、ダイオードやコンデンサ等の電力減衰を生じさせる回路素子を上り信号伝達方向に対してそれぞれ並列に配置することができる。このため、上記の様な所謂「挿入損」を最小限に抑制することが可能となり、したがって、より望ましい形式の双方向通信システムを構成することが可能となる。
【００１７】
ただし、この様な並列接続を行う場合、例えば迂回経路の一部を構成する帰還線路等の迂回経路を構成する一部の線路上に略無限大と想定しうる十分大きな値を有する抵抗器や絶縁体等を介在させても良いものとする。この様な並列接続回路の例としては、例えば、全帯域遮断フィルタ等が考えられ、例えば後述の「ＣＵＴ回路１３０」等もこれに該当するものと解釈できる。即ち、並列接続回路の迂回経路上に帰還線路が無い場合においても、その回路を文字通り並列接続回路と解釈して良い。
【００１８】
【００１９】
【００２０】
この様な手段によれば、上記の回路によって遮断或いは減衰されない周波数帯域においては、雑音流入経路の調査期間中であっても、通信を継続或いは開始することができる。
【００２１】
また、第２の手段は、ヘッドエンドを有する通信ネットワークを構成し、センタに対して双方向通信を行うシステムの中継装置に搭載可能な通信線路のゲート制御装置であって、センタへの上り信号を伝送させる上り信号経路において配設され、上り信号を全域通過させる第１ダイオードと第１抵抗と第１コンデンサとの直列接続から成る全域通過回路と、第１ダイオードのアノードにアノードが接続された第２ダイオードと、雑音の通過を遮断し上り信号を通過させるＨＰＦ中核回路と、第３ダイオードと、第２コンデンサとの第１直列接続回路であって全域通過回路に並列に接続された第１直列接続回路と、第３ダイオードのカソードとアース間に接続され、第１スイッチのオン又はオフにより第２ダイオード及び第３ダイオードを動作状態又は非動作状態とする第１迂回経路接地回路とから成るＨＰＦ回路と、第１ダイオードのアノードにアノードが接続された第４ダイオードと、上り信号を減衰させるＡＴＴ中核回路と、第５ダイオードと、第３コンデンサとの第２直列接続回路であって全域通過回路に並列に接続された第２直列接続回路と、第５ダイオードのカソードとアース間に接続され、第２スイッチのオン又はオフにより第４ダイオード及び第５ダイオードを動作状態又は非動作状態とする第２迂回経路接地回路とから成るＡＴＴ回路と、第１ダイオードのアノードにアノードが接続された第６ダイオードと、全周波数帯域を遮断するＣＵＴ中核回路との第３直列接続回路と、ＣＵＴ中核回路の出力端とアース間に接続され、第３スイッチのオン又はオフにより第６ダイオードを動作状態又は非動作状態とする第３迂回経路接地回路とから成るＣＵＴ回路と、第１ダイオードのアノードにバイアス電圧を付与するための駆動電圧印加回路と、第１抵抗と第１コンデンサとの接続点に接続され、駆動電圧印加回路と共に第１ダイオードに順方向にバイアスするための通常経路接地回路と、第１スイッチ、第２スイッチ、第３スイッチのうち２つのスイッチのオン又はオフを、センタからの指令により制御する制御装置と、第１スイッチ、第２スイッチ、第３スイッチのうち一つの従属スイッチは、他の２つの独立スイッチが共にオンの場合にオンとし、その他の場合にはオフとする論理演算回路と、を有し、第１スイッチ、第２スイッチ、第３スイッチが、全て、オフの場合には、上り信号は全域通過回路のみを通過し、第１スイッチ、第２スイッチ、第３スイッチのうちの２つの独立スイッチの何れか一つのスイッチがオンの場合には、上り信号は、全域通過回路を通過することなく、ＨＰＦ回路、ＡＴＴ回路、ＣＵＴ回路のうち、オンとなる独立スイッチに対応した回路を通過するように、第１ダイオードの順方向電圧である駆動電圧が、第２ダイオード、第３ダイオード、第４ダイオード、第５ダイオード、及び、第６ダイオードの駆動電圧よりも高く設定されており、２つの独立スイッチが共にオンとなり、従属スイッチがオンの場合には、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第５ダイオード、第６ダイオードのうち、ＨＰＦ回路、ＡＴＴ回路、ＣＵＴ回路の一つの回路であって従属スイッチを有する回路のダイオードの駆動電圧を、他の回路のダイオードの駆動電圧よりも低くすることで、従属スイッチを有する回路のみ、上り信号を通過させるようにしたことを特徴とする通信線路のゲート制御装置である。
【００２２】
例えば前述の図１１では、ＨＰＦ回路５１０、ＡＴＴ回路５２０、ＣＵＴ回路５３０の各回路は、択一的に動作することができれば必要十分である。例えばこの様な「各遮断／減衰回路間の作動条件における排他的な背反関係」を利用すれば、遮断／減衰回路を直截的に制御する全スイッチの個数ｍを、遮断／減衰回路の個数Ｎよりも小さくすることができる。これは、上記の背反関係とｍ個のスイッチの状態とに基づいて、例えばＡＮＤ回路やＮＯＲ回路或いはビット選択回路等の任意の論理演算回路を利用すること等により、ｍ＋１番目からＮ番目までのスイッチの状態を表現することが可能となるためである。したがって、この様な手段によれば、制御プログラムが直接制御すべき制御対象（スイッチ）の数を削減することができる。
このため、制御プログラムや或いは制御コマンドに使用する制御ビットの設計や取り扱いが比較的簡潔となり、よって開発、テスト、拡張、保守等が比較的簡潔な通信線路のゲート制御装置を実現することが可能となる。
【００２３】
また、上記の論理演算は、中継器やゲート制御装置等の有するＣＰＵ上でソフトウェアにより実行することも可能であるが、個々の遮断／減衰回路上に付設可能な論理演算回路上で実行しても良い。特に、上記の論理演算を個々の遮断／減衰回路上に付設可能な論理演算回路上で実行する場合には、以下の様な効果を得ることができる。
【００２４】
（効果１）コマンドで指令する際の指令ビットのビット数を削減することができる。
（効果２）ＣＰＵ上での演算処理負荷が軽減できる。
（効果３）前記と同様に、開発、テスト、拡張、保守等が比較的簡潔な通信線路のゲート制御装置を実現することが可能となる。
【００２５】
また、駆動電圧の相異なるダイオードを上り信号伝達方向に対して並列に接続し、上記のｍ個のスイッチを制御することにより、上記のＮ個の回路の内の任意の１つに関する作動条件だけを択一的に成立させることができる。
例えばこの様な手段により、上記回路を直截的に制御すべき全スイッチの個数ｍを、遮断／減衰回路の個数Ｎよりも小さくすることができる。
【００２６】
また、この様な構成に従えば、各スイッチの状態の各種の組み合わせに応じて、最終的に実現される回路全体の特定周波数帯域遮断／減衰機能のフィルタ特性を多段階的に変化させることが可能となる。
このため、流入雑音の発生状況や双方向通信システムの運用状況や調査順序等に応じて、フィルタ特性を所望の特性に動的に変化させることができる。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
【００２７】
【発明の実施の形態】
以下、本発明を具体的な実施例に基づいて説明する。ただし、本発明は以下に示す実施例に限定されるものではない。
（第１実施例）
図１は、本発明の各実施例に係わる中継装置４０の論理的な構成を例示する構成図である。この中継装置４０は、図１０の中継装置４０と全く同等の位置に配設されるものである。
【００２８】
本第１実施例の中継装置４０は、基幹線路２０を上り信号線路６１と下り信号線路６２に分波し再度合波する分波器６３、６４、上り信号を増幅する低域増幅器６５、下り信号を増幅する高域増幅器６６、分岐器６７から指令を受け取るフィルタ制御装置であるＣＰＵ装置７０、ＣＰＵ装置７０の指令で全帯域通過、所定帯域遮断を実行するゲート制御装置１００、そしてＣＰＵ装置７０からのデータを上り信号に出力させる方向性結合器６８、及び需要家と双方向に接続する分岐器６９、分配器８０から構成される。また、分配器８０は分配端子BR1 〜BR4 を有し、それぞれの端子には、後述するゲート制御装置１００が設けられてそれぞれ需要家に接続されている。
【００２９】
尚、分岐器６９で分岐され、更に分配器８０で分配される通信線路２１を総称して分岐／分配線路と呼ぶ。また、上記のＣＰＵ装置７０は、ステータス・モニタ等を有する中継装置において、ステータス・モニタ等を構成するＣＰＵ装置を利用して構成しても良い。
【００３０】
図２は、本第１実施例に係わるゲート制御装置１００の論理的な構成を例示する電気回路図である。
上り線路側の通常経路２１ａ上には、直列にコンデンサＣ１、ダイオードＤ１０、抵抗器Ｒ１、コンデンサＣ２が、下流側から順に配置、接続されている。
この通常経路２１ａには、駆動電圧印加回路１４０（図３（ａ））と通常経路接地回路１５０（図３（ｂ））が接続されている。そして、本第１実施例のゲート制御装置１００は、これらの電気素子や電気回路を有する通常経路２１ａを、後述のＨＰＦ回路１１０、ＡＴＴ回路１２０、ＣＵＴ回路１３０に共有させる形式で構成されている。
【００３１】
即ち、ＨＰＦ回路１１０、ＡＴＴ回路１２０は、上記の通常経路２１ａに対して、並列に接続されている。また、ＣＵＴ回路１３０も帰還線路（２１ａ′，２１ａ″）を有しないものの、ＨＰＦ回路１１０やＡＴＴ回路１２０と略同様の形式で通常経路２１ａに接続されている。
ダイオードＤ１０に良好な伝導性を与えるために必要となる印加電圧の境界値（所謂「駆動電圧」）は約１２Ｖに設定されている。ダイオードＤ２０、ダイオードＤ２１、ダイオードＤ３０、ダイオードＤ３１、ダイオードＤ４０の各駆動電圧は、それぞれ６Ｖに設定されている。これらの駆動電圧に関する設定要件としては、それらの絶対値の設定よりも、むしろ後述する様に、各駆動電圧の大小関係の設定の方に制御方式上大きな意味を有する。
【００３２】
ＨＰＦ回路１１０は、ダイオードＤ２０、ＨＰＦ中核回路１１１（図４（ａ））、ダイオードＤ２１、迂回経路接地回路１５１（図３（ｃ））、及び帰還線路２１ａ′上のコンデンサ等から構成されている。
迂回経路接地回路１５１には、スイッチＳＷn と接続端子ｐn （ｎ＝１，２，３）が、その内部に設けられている。番号ｎは、各遮断／減衰回路を示しており、ｎ＝１はＨＰＦ回路１１０に対応し、ｎ＝２はＡＴＴ回路１２０に対応し、ｎ＝３はＣＵＴ回路１３０に対応する。
【００３３】
即ち、スイッチＳＷ1 及び接続端子ｐ1 は、ＨＰＦ回路１１０が有する迂回経路接地回路１５１のスイッチ及び接続端子を表すものである。また、スイッチＳＷ2 及び接続端子ｐ2 は、ＡＴＴ回路１２０が有する迂回経路接地回路１５１のスイッチ及び接続端子を表すものである。また、スイッチＳＷ3 及び接続端子ｐ3 は、ＣＵＴ回路１３０が有する迂回経路接地回路１５１のスイッチ及び接続端子を表すものである。ただし、本第１実施例においては、上記の各接続端子ｐn はどこにも接続しない。
【００３４】
ＨＰＦ回路１１０と類似の接続形態により、ＡＴＴ回路１２０は、ダイオードＤ３０、ＡＴＴ中核回路１２１（図４（ｂ））、ダイオードＤ３１、迂回経路接地回路１５１（図３（ｃ））、及び帰還線路２１ａ″上のコンデンサ等から構成されている。
また、ＣＵＴ回路１３０は、ダイオードＤ４０、ＣＵＴ中核回路１３１（図４（ｃ））、迂回経路接地回路１５１（図３（ｃ））等から構成されている。ただし、ＣＵＴ回路１３０上の迂回経路接地回路１５１には、通常経路２１ａに戻される帰還線路は接続されていない。
【００３５】
ＨＰＦ回路１１０を駆動する場合には、スイッチＳＷ1 を閉じ（ｏｎ状態とし）、スイッチＳＷ2 ，ＳＷ3 を開く（ｏｆｆ状態とする）。この時、ダイオードＤ２０の駆動電圧の方がダイオードＤ１０の駆動電圧よりも十分に小さいため、ダイオードＤ１０は概ね絶縁状態となり、合計四つの接地回路１５０，１５１，１５１，１５１の内、ＨＰＦ回路１１０が有する迂回経路接地回路１５１のみが有効となる。
【００３６】
したがって、この時図５（ｂ）に例示する様に、雑音が比較的含まれ難い高い周波数の信号は、ダイオードＤ２０、ＨＰＦ中核回路１１１（図４（ａ））、ダイオードＤ２１、帰還線路２１ａ′を有する迂回線路を通ってセンタ側に伝送される。しかし、雑音が比較的含まれ易い概ね３０ＭＨｚ以下の信号は、ＨＰＦ中核回路１１１に遮断されて、センタ側には伝送されない。
ただし、図５（ｂ）の斜線部は、ＨＰＦ回路１１０の作用によりカットオフされる周波数帯域を示している。
【００３７】
例えば、上記の様な構成により、択一的にスイッチＳＷ1 ，ＳＷ2 ，ＳＷ3 を開閉することにより、唯一ｏｎ状態にされた目的の遮断／減衰回路だけを起動して作用させることができる。ただし、全てのスイッチＳＷ1 ，ＳＷ2 ，ＳＷ3 がｏｆｆ状態だった場合には、上り側の通常経路２１ａに接続されている通常経路接地回路１５０だけが有効となり、上り信号は減衰も遮断もされずにセンタ側に伝達される。
【００３８】
例えば、上記の様な構成により、通常経路２１ａ上の電気素子や、通常経路２１ａに接続すべき電気回路（１４０，１５０）等を、共有化により最小の構成とすることが可能となるので、所謂「挿入損」を最小限に抑えることが可能となる。また、このような構成に従えば、より軽量で小型のゲート制御装置を実現することができる。
【００３９】
（第２実施例）
本第２実施例では、本発明の手段を用いたゲート制御装置２００に付いて説明する。このゲート制御装置２００は、上記の第１実施例のゲート制御装置１００のＡＴＴ回路１２０が有する迂回経路接地回路１５１を、論理演算回路２５１ａ（図７）を有する図６の迂回経路接地回路２５１に置き換え、更に、ダイオードＤ３０，Ｄ３１の駆動電圧を６Ｖから２Ｖに変更したものである。
【００４０】
図６は、本第２実施例の迂回経路接地回路２５１の論理的な構成を例示する電気回路図である。ここで、接続端子ｐ1 は前述の通り、ＨＰＦ回路１１０が有する迂回経路接地回路１５１（図３（ｃ））の接続端子を表すものである。また、接続端子ｐ3 は、これも前述の通り、ＣＵＴ回路１３０が有する迂回経路接地回路１５１の接続端子を表している。
したがって、図３（ｃ）の各接続端子ｐn （ｎ＝１，３）に直接接続されている各スイッチＳＷn がｏｎ状態と成った時、図３（ｃ）と同一端子である図６の各接続端子ｐn （ｎ＝１，３）は、アースされる。
【００４１】
図７は、上記の迂回経路接地回路２５１の一部を構成している論理演算回路２５１ａの論理的な構成を例示する電気回路図である。例えば、この様な論理演算回路２５１ａの構成により、スイッチＳＷ1 とスイッチＳＷ3 が両方同時にｏｎ状態と成った時には、接続端子ｐn （ｎ＝１，３）は、アースされるので、この論理演算回路２５１ａの有するトランジスタやダイオード等の作用により、論理演算回路２５１ａは、図６のトランジスタＴＲ１のベース端子ｂに対して、ｏｎ状態（電源電圧Ｖcc）を出力する結果となる。
【００４２】
以上の作用から、スイッチＳＷ1 とスイッチＳＷ3 が両方同時にｏｎ状態と成った時には、迂回経路接地回路２５１も同時にアースされる。しかしながら、ダイオードＤ３０，Ｄ３１の駆動電圧は、２Ｖと他のダイオード（Ｄ１０，Ｄ２０，Ｄ２１，Ｄ４０，）等に対して比較的小さく設定されているので、実際にはＡＴＴ回路１２０が有する迂回経路接地回路２５１だけが接地機能を果たすため、ＡＴＴ回路１２０が有する図２及び図４（ｂ）のＡＴＴ中核回路１２１だけが有効に機能する。
【００４３】
図８は、上記の第１実施例及び第２実施例のゲート制御装置（１００，２００）の制御ビットの比較表である。この表における「オペランド」とは、図１のＣＰＵ７０から、各分岐ＢＲ１〜ＢＲ４の分岐線路２１上に設けられている各ゲート制御装置１００に対して、それぞれ個別に転送される指令（制御ビット）の内容のことである。
例えば、本図８に示した様に、本第２実施例のゲート制御装置２００の制御方式に従えば、ＣＰＵ７０は、より少ない「制御ビット」を各ゲート制御装置２００に転送するだけで良い。
【００４４】
したがって、この様な手段によれば、例えばステータス・モニタ等が有するＣＰＵ７０が実行する制御プログラムが直接制御すべき制御対象（スイッチ）の数を削減することができる。
このため、ＣＰＵ７０で実行する制御プログラムや或いは制御コマンドに使用する制御ビットの設計や取り扱いが比較的簡潔となり、よって開発、テスト、拡張、保守等が比較的簡潔な通信線路のゲート制御装置を実現することが可能となる。
【００４５】
（第３実施例）
図９は、本第３実施例のゲート制御装置３００（図略）を用いて構成される、中継装置４０′の論理的な構成を例示する構成図である。本中継装置４０′は、図１０に例示されるＣＡＴＶ配信ネットワーク等における「４分岐の双方向ＣＡＴＶ中継増幅器」として、図１の中継装置４０と同様に可用な装置である。
【００４６】
また、本第３実施例のゲート制御装置３００（図略）は、図２のゲート制御装置１００の分波器５０１，５０２と、この両分波器間の下り線路をそれぞれ省略（削除）し、上り線路２１ａの左右両端をそのまま該装置の上り入力端子、及び上り出力端子として使用するものである。
また、本構成においても、前記の各実施例と略同様に、ＣＰＵ７０より各ゲート制御装置３００の各スイッチ（ＳＷn ）に関する開閉指令が送出される。
【００４７】
即ち、上記の構成では、分波器６３、分岐器６９ａ，６９ｂ、分配器８０ａ，８０ｂ等を用いて、主線路２０を上り系統と下り系統に分波して先に上下別系統とし、各分岐ＢＲ１〜ＢＲ４毎の各上り系統（上り線路２１ａ）にのみゲート制御装置３００を設置している。
【００４８】
例えば、この様な構成下においても、勿論前記の各実施例のゲート制御装置（１００，２００）と略同様に、上記のゲート制御装置３００により前記の本発明の作用に基づく本発明の効果を得ることができる。即ち、上記の本第３実施例のゲート制御装置３００に例示される様に、本発明のゲート制御装置には、必ずしも図２のゲート制御装置１００が備えている様な分波器５０１，５０２や、この両分波器間の下り線路等を備えている必要は無い。
【図面の簡単な説明】
【図１】  本発明の各実施例に係わる中継装置４０の論理的な構成を例示する構成図。
【図２】  本発明の各実施例に係わるゲート制御装置１００（，２００）の論理的な構成を例示する電気回路図。
【図３】  各ゲート制御装置（１００，２００，５００）の駆動電圧印加回路１４０の論理的な構成を例示する電気回路図（ａ）、及び、本発明の各実施例に係わる各種接地回路（１５０，１５１）の論理的な構成を例示する電気回路図（ｂ），（ｃ）。
【図４】  各ゲート制御装置（１００，２００，５００）のＨＰＦ中核回路１１１、ＡＴＴ中核回路１２１、及びＣＵＴ中核回路１３１の論理的な構成を例示する電気回路図（ａ），（ｂ），（ｃ）。
【図５】  本発明の第１実施例に係る信号帯域と所定帯域とフィルタ特性の関係図。
【図６】  本発明の第２実施例に係る迂回経路接地回路２５１の論理的な構成を例示する電気回路図。
【図７】  本発明の第２実施例に係る論理演算回路２５１ａの論理的な構成を例示する電気回路図。
【図８】  本発明の第１実施例、及び第２実施例に係るゲート制御装置（１００，２００）の制御ビットの比較表。
【図９】  本発明の第３実施例に係わるゲート制御装置３００を用いて構成される、中継装置４０′の論理的な構成を例示する構成図。
【図１０】  ヘッドエンドを有する通信ネットワークを構成する一般的或いは模式的な双方向通信システムの論理的な構成を例示する構成図。
【図１１】  中継装置４０等に搭載可能な従来技術によるゲート制御装置５００の論理的な構成を例示する電気回路図。
【符号の説明】
Ｄｋ    …  ダイオード（ｋは番号を表す自然数）
Ｎ      …  遮断／減衰回路の個数
ｍ      …  直截的に制御すべきスイッチの個数
ｎ      …  スイッチ(SW)とそれに対応する端子(p) の番号（添字）
１０    …  中央装置
１２    …  雑音検出装置
２０    …  主線路
２１    …  分岐線路
３０    …  構内ネットワーク
４０、
４０′  …  中継装置
６１    …  上り信号線路
６２    …  下り信号線路
６３、
６４    …  分波器
６７、６８、６９、６９ａ、
６９ｂ  …  分岐器
７０    …  ＣＰＵ装置（ステイタス・モニタ）
８０、８０ａ、
８０ｂ  …  分配器
１００、
２００  …  ゲート制御装置
１１０    …  ＨＰＦ回路
１１１    …  ＨＰＦ中核回路
１２０    …  ＡＴＴ回路
１２１    …  ＡＴＴ中核回路
１３０    …  ＣＵＴ回路
１３１    …  ＣＵＴ中核回路
１４０    …  駆動電圧印加回路
１５０    …  通常経路接地回路
１５１    …  迂回経路接地回路
２５１    …  迂回経路接地回路
２５１ａ  …  論理演算回路
５００    …  ゲート制御装置（従来装置）
５１０    …  ＨＰＦ回路
５２０    …  ＡＴＴ回路
５３０    …  ＣＵＴ回路
５５０    …  通常経路接地回路
５５１    …  迂回経路接地回路
【図１】
0004749624.tif 000002
【図２】
0004749624.tif 000003
【図３】
0004749624.tif 000004
【図４】
0004749624.tif 000005
【図５】
0004749624.tif 000006
【図６】
0004749624.tif 000007
【図７】
0004749624.tif 000008
【図８】
0004749624.tif 000009
【図９】
0004749624.tif 000010
【図１０】
0004749624.tif 000011
【図１１】
0004749624.tif 000012