(57)【特許請求の範囲】
【請求項１】
３次元映像信号処理装置であり、
ｍ＊ｎの空間分割モードを持つ映像ソースからのアナログ映像信号をデジタル映像信号にデコードするビデオデコーダと、
前記デジタル映像信号を保存して前記３次元映像処理部に提供するメモリと、
前記デジタル映像信号を３次元映像処理して３次元ディスプレイ装置に適した出力信号を生成する３次元映像処理部とを含み、
前記映像ソースおよび前記ビデオデコーダはそれぞれ別個の外部同期信号発生器により発生した同期信号により同期され、前記同期信号はツリー構造のデジタルバッファを利用して伝えられることを特徴とする３次元多視点映像信号処理装置。
【請求項２】
前記３次元映像処理部は、
前記ビデオデコーダからのデジタル映像信号を飛越走査信号から順次走査信号にデインターレースするスキャン変換部と、
前記順次走査信号に変換された信号を既定の倍数ほど垂直方向にスケールする垂直スケーラと、
前記スケールされたデジタル映像信号を列方向にマルチプレクスする垂直マルチプレクサと、
前記垂直マルチプレクスされた信号を行方向にマルチプレクスする水平マルチプレクサとを含むことを特徴とする請求項１に記載の３次元多視点映像信号処理装置。
【請求項３】
前記空間分割モードは４＊４、４＊２、４＊１、８＊２、８＊１、２＊２、２＊１のうちいずれか一つであることを特徴とする請求項２に記載の３次元多視点映像信号処理装置。
【請求項４】
前記３次元映像処理部は、複数個の空間分割モードの映像信号が所定の空間分割モードのハードウェア構成でデジタル映像信号を処理自在にする空間分割モード変換器をさらに含むことを特徴とする請求項１に記載の３次元多視点映像信号処理装置。
【請求項５】
前記空間分割モード変換器は、
８＊Ｘ空間分割モードで入力された映像信号を４＊Ｘの空間分割モードの映像信号に変換する８＿Ｘ空間分割モード変換器を含むことを特徴とする請求項４に記載の３次元多視点映像信号処理装置。
【請求項６】
前記空間分割モードは８＊１または８＊２モードであり、
前記ビデオデコーダには４＊４配列外の映像ソースからの信号（８＊１の場合にＫ１５、Ｋ１６、Ｋ１７、Ｋ１８、および８＊２の場合にＫ１５、Ｋ１６、Ｋ１７、Ｋ１８、Ｋ２５、Ｋ２６、Ｋ２７、Ｋ２８）がそれぞれ４＊４の配列内の信号（８＊１の場合にＫ３１、Ｋ３２、Ｋ３３、Ｋ３４、および８＊２の場合にＫ３１、Ｋ３２、Ｋ３３、Ｋ３４、Ｋ４１、Ｋ４２、Ｋ４３、Ｋ４４）に対応して入力され、
前記８＿Ｘ空間分割モード変換器は、８＊１、８＊２モードで入力された前記映像信号を４＊４モードでスケール、垂直および水平マルチプレクスすることを特徴とする請求項５に記載の３次元多視点映像信号処理装置。
【請求項７】
前記８＿Ｘ空間分割モード変換器は、
ユーザーモード選択信号８Ｘ＿ＳＥＬおよび８＿Ｘ選択クロックＣＬＫ２によって前記４＊４配列外の映像ソースからの信号が、４＊４配列内の映像ソースからの信号が現れるクロックの次のクロック周期ごとに現れるように選択するデータ選択器を含むことを特徴とする請求項６に記載の３次元多視点映像信号処理装置。
【請求項８】
前記空間分割モード変換器は、
前記空間分割モードの映像信号が１６個未満である場合（８＊１、４＊２、４＊１、２＊２、２＊１である場合）、３次元映像処理部への入力信号が存在する入力端子の信号を入力信号が存在していない入力端子にもルーティングする信号ルータをさらに含む請求項４に記載の３次元多視点映像信号処理装置。
【請求項９】
前記３次元映像信号処理装置は、
前記空間分割モードが２＊１または２＊２である場合、映像ソースが入力されていない前記ビデオデコーダの入力端子に、映像入力が存在する映像ソースからの映像信号を入力する２＿Ｘモード映像信号分配器をさらに含むことを特徴とする請求項４に記載の３次元多視点映像信号処理装置。
【請求項１０】
前記２＿Ｘモード映像信号分配器は、
２＊１モードの場合、映像ソース信号Ｋ１１を１番目および９番目のビデオデコーダＡｉｎ１、９に、映像ソース信号Ｋ１２を５番目および１３番目のビデオデコーダＡｉｎ５、１３に入力し、
２＊２モードの場合、映像ソース信号Ｋ１１を１番目および９番目のビデオデコーダＡｉｎ１、９に、映像ソース信号Ｋ１２を５番目および１３番目のビデオデコーダＡｉｎ５、１３に、映像ソース信号Ｋ２１を２番目および１０番目のビデオデコーダＡｉｎ２、１０に、映像ソース信号Ｋ２２を６番目および１４番目のビデオデコーダＡｉｎ６、１４に入力することを特徴とする請求項９に記載の３次元多視点映像信号処理装置。
【請求項１１】
前記ツリー構造は４個の上位ブランチに４個の下位ブランチを持って前記上位および下位ブランチごとに同期制御のための一つのデジタルバッファが階層的に連結されたことを特徴とする請求項１に記載の３次元多視点映像信号処理装置。
【請求項１２】
前記スキャン変換部はウィーブモードでデインターレースすることを特徴とする請求項４に記載の３次元多視点映像信号処理装置。
【請求項１３】
前記スキャン変換部はボブモードでデインターレースすることを特徴とする請求項４に記載の３次元多視点映像信号処理装置。
【請求項１４】
前記垂直スケーラは単純反復方式でスケールすることを特徴とする請求項４に記載の３次元多視点映像信号処理装置。
【請求項１５】
前記ビデオデコーダはＩＴＵ−Ｒ６５６フォーマットで前記デジタル映像信号を出力し、
前記映像信号処理装置はＩＴＵ−Ｒ６５６フォーマットの前記デジタル映像信号をＩＴＵ−Ｒ６０１フォーマットに変換するＲ６５６＿Ｒ６０１変換部をさらに含む請求項４に記載の３次元多視点映像信号処理装置。
【請求項１６】
前記ビデオデコーダからの出力信号は４：２：２ＹＣｒＣｂ信号であり、前記映像信号処理装置は前記４：２：２ＹＣｒＣｂ出力信号を４：４：４ＲＧＢ信号に変換するＲＧＢ変換部をさらに含むことを特徴とする請求項４に記載の３次元多視点映像信号処理装置。
【請求項１７】
前記ＲＧＢ変換部は、
Ｃｒ信号およびＣｂ信号を反復することによって前記４：２：２ＹＣｒＣｂ信号を２４ビットの４：４：４ＹＣｒＣｂ信号に変換するビット変換部と、
前記４：４：４ＹＣｒＣｂ信号を４：４：４ＲＧＢ信号に変換するフォーマット変換部とを含むことを特徴とする請求項１６に記載の３次元多視点映像信号処理装置。
【請求項１８】
３次元映像信号処理方法であり、
ｍ＊ｎの空間分割モードを持つ映像ソースからのアナログ映像信号をデジタル映像信号にデコードするビデオデコード段階と、
前記デジタル映像信号を３次元映像処理して３次元ディスプレイ方法に適した出力信号を生成する３次元映像処理段階とを含み、
前記３次元映像処理段階は、
前記デジタル映像信号を飛越走査信号から順次走査信号にデインターレースするスキャン変換段階と、
前記順次走査信号に変換された信号を既定の倍数ほど垂直方向にスケールする垂直スケール段階と、
前記スケールされたデジタル映像信号を列方向にマルチプレクスする垂直マルチプレクス段階と、
前記垂直マルチプレクスされた信号を行方向にマルチプレクスする水平マルチプレクス段階とを含み、
前記ビデオデコード段階は、それぞれ別個の外部同期信号発生器により発生した同期信号で前記ビデオデコーダを同期させる段階を含み、前記同期信号はツリー構造のデジタルバッファを利用して伝えられることを特徴とする３次元多視点映像信号処理方法。
【請求項１９】
前記空間分割モードは４＊４、４＊２、４＊１、８＊２、８＊１、２＊２、２＊１のうちいずれか一つであることを特徴とする請求項１８に記載の３次元多視点映像信号処理方法。
【請求項２０】
前記３次元映像処理段階は、前記７個の空間分割モードの映像信号がいずれも４＊４の空間分割モードのハードウェア構成でデジタル映像信号を処理自在にする空間分割モード変換段階をさらに含むことを特徴とする請求項１９に記載の３次元多視点映像信号処理方法。
【請求項２１】
前記空間分割モードが８＊１または８＊２モードである場合、
ビデオデコーダには４＊４配列外の映像ソースからの信号（８＊１の場合にＫ１５、Ｋ１６、Ｋ１７、Ｋ１８、および８＊２の場合にＫ１５、Ｋ１６、Ｋ１７、Ｋ１８、Ｋ２５、Ｋ２６、Ｋ２７、Ｋ２８）がそれぞれ４＊４の配列内の信号（８＊１の場合にＫ３１、Ｋ３２、Ｋ３３、Ｋ３４、および８＊２の場合にＫ３１、Ｋ３２、Ｋ３３、Ｋ３４、Ｋ４１、Ｋ４２、Ｋ４３、Ｋ４４）に対応して入力され、
前記空間分割モード変換段階は、８＊１、８＊２モードで入力された前記映像信号を４＊４モードでスケール、垂直および水平マルチプレクスするに当ってハードウェア構成で同一に処理可能にする８＿Ｘ空間分割モード変換段階を含むことを特徴とする請求項２０に記載の３次元多視点映像信号処理方法。
【請求項２２】
前記８＿Ｘ空間分割モード変換段階は、
ユーザーモード選択信号８Ｘ＿ＳＥＬおよび８＿Ｘ選択クロックＣＬＫ２によって前記４＊４配列外の映像ソースからの信号が、４＊４配列内の映像ソースからの信号が現れるクロックの次のクロック周期ごとに現れるように選択するデータ選択段階を含むことを特徴とする請求項２１に記載の３次元多視点映像信号処理方法。
【請求項２３】
前記空間分割モード変換段階は、
前記空間分割モードが８＊１、４＊２、４＊１、２＊２、２＊１である場合（映像信号が１６個未満である場合）、３次元映像処理部への入力信号が存在する入力端子の信号を、入力信号が存在していない入力端子にもルーティングする信号ルーティング段階をさらに含む請求項２２に記載の３次元多視点映像信号処理方法。
【請求項２４】
前記３次元映像信号処理方法は、
前記空間分割モードが２＊１または２＊２である場合、映像ソースが入力されていない前記ビデオデコーダの入力端子に、映像入力が存在する映像ソースからの映像信号を入力する２＿Ｘモード映像信号分配段階をさらに含むことを特徴とする請求項２３に記載の３次元多視点映像信号処理方法。
【請求項２５】
前記２＿Ｘモード映像信号分配段階は、
２＊１モードの場合、映像ソース信号Ｋ１１を１番目および９番目のビデオデコーダＡｉｎ１、９に、映像ソース信号Ｋ１２を５番目および１３番目のビデオデコーダＡｉｎ５、１３に入力し、
２＊２モードの場合、映像ソース信号Ｋ１１を１番目および９番目のビデオデコーダＡｉｎ１、９に、映像ソース信号Ｋ１２を５番目および１３番目のビデオデコーダＡｉｎ５、１３に、映像ソース信号Ｋ２１を２番目および１０番目のビデオデコーダＡｉｎ２、１０に、映像ソース信号Ｋ２２を６番目および１４番目のビデオデコーダＡｉｎ６、１４に入力する段階を含むことを特徴とする請求項２４に記載の３次元多視点映像信号処理方法。
【請求項２６】
前記ツリー構造は、４個の上位ブランチに４個の下位ブランチを持って前記上位および下位ブランチごとに同期制御のための一つのデジタルバッファが階層的に連結されたことを特徴とする請求項１８に記載の３次元多視点映像信号処理方法。
【請求項２７】
前記スキャン変換段階はウィーブモードでデインターレースする段階を含むことを特徴とする請求項１９に記載の３次元多視点映像信号処理方法。
【請求項２８】
前記スキャン変換部はボブモードでデインターレースする段階を含むことを特徴とする請求項２０に記載の３次元多視点映像信号処理方法。
【請求項２９】
前記垂直スケール段階は単純反復方式でスケールすることを特徴とする請求項２０に記載の３次元多視点映像信号処理方法。
【請求項３０】
前記ビデオデコード段階はＩＴＵ−Ｒ６５６フォーマットで前記デジタル映像信号を出力し、
前記映像信号処理方法はＩＴＵ−Ｒ６５６フォーマットの前記デジタル映像信号をＩＴＵ−Ｒ６０１フォーマットに変換するＲ６５６＿Ｒ６０１変換段階をさらに含む請求項２０に記載の３次元多視点映像信号処理方法。
【請求項３１】
前記ビデオデコード段階は４：２：２ＹＣｒＣｂ信号を出力し、前記映像信号処理方法は、前記４：２：２ＹＣｒＣｂ出力信号を４：４：４ＲＧＢ信号に変換するＲＧＢ変換段階をさらに含むことを特徴とする請求項２０に記載の３次元多視点映像信号処理方法。
【請求項３２】
前記ＲＧＢ変換段階は、
Ｃｒ信号およびＣｂ信号を反復することによって前記４：２：２ＹＣｒＣｂ信号を２４ビットの４：４：４ＹＣｒＣｂ信号に変換するビット変換段階と、
前記４：４：４ＹＣｒＣｂ信号を４：４：４ＲＧＢ信号に変換するフォーマット変換段階とを含むことを特徴とする請求項３１に記載の３次元多視点映像信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は３次元映像処理装置に係り、より詳細には空間分割方式の多視点２次元映像信号を処理して３次元映像ディスプレイ装置に適した信号に変換するインターフェース装置に関する。
【背景技術】
【０００２】
ＴＶなど映像ディスプレイシステムはさらに豊かな現実感を付与する方向に進歩しつつあり、これにより３次元映像媒体を必要としてそれに相応する映像処理部を必要とする。３次元ディスプレイ装置は光学的接近および映像処理的接近の２つの分野に大別でき、特に３次元映像処理分野は映像信号の圧縮、復元、転送そして合成などに主眼点をおいて発展しつつある。現在最も単純な３次元情報端末機であるステレオ（２視点）方式がゲーム産業や医療産業などに適用されており、日本などはこれを利用した３次元放送を実現している状況である。
【０００３】
３次元放送のための情報端末機は、映像圧縮、多重化、保存、逆多重化、映像復元および映像合成そしてディスプレイ装置へのインターフェース分野に細分化される。現在３次元多視点映像に対する研究が多様な分野で進行しつつあるが、映像圧縮および復元に対する明確な合意がなされていない状態であり、但し、３次元映像信号の圧縮および復元に関する規定が作られている時点にあるため、３次元多視点情報端末機を開発するためにはＭＰＥＧ委員会の動向を持続的に観察しつつディスプレイ装置の生産などの分野に対する開発を進行する必要がある。
【０００４】
したがって、このような映像圧縮および復元の技術動向に影響されずに独自的に３次元多視点ディスプレイ装置の開発の必要性が要求され、それにより３次元映像ディスプレイ装置に適した信号に再構成する３次元映像インターフェース装置も必須である。
【特許文献１】特開２００１−２１１４６５号公報
【特許文献２】特開２００２−０１０２９８号公報
【特許文献３】特開２００２−２５０８９５号公報
【特許文献４】特開２０００−２２４６１４号公報
【特許文献５】米国特許第６，５０４，５３５号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、本発明では多視点の映像信号を３次元映像ディスプレイ装置に適した映像信号に再構成する空間分割方式の多視点映像インターフェース装置を具現してリアルタイム３次元ＴＶなど３次元映像技術実現に備えた基盤を提供しようとする。
【０００６】
また、本発明はハードウェア的な構成の変更なしに複数の多視点モードに適用可能なインターフェース装置を提供しようとする。
【課題を解決するための手段】
【０００７】
前記課題を解決するための本発明の３次元映像信号処理装置は、ｍ＊ｎの空間分割モードを持つ映像ソースからのアナログ映像信号をデジタル映像信号にデコードするビデオデコーダと、前記デジタル映像信号を保存して前記３次元映像処理部に提供するメモリと、前記デジタル映像信号を３次元映像処理して３次元ディスプレイ装置に適した出力信号を生成する３次元映像処理部とを含み、前記映像ソースおよび前記ビデオデコーダはそれぞれ別個の外部同期信号発生器により発生した同期信号により同期され、前記同期信号はツリー構造のデジタルバッファを利用して伝えられる。
【０００８】
前記課題を解決するための本発明の３次元映像信号処理装置の３次元映像処理部２００は、ビデオデコーダ１１０からのデジタル映像信号を飛越走査信号から順次走査信号にデインターレースするスキャン変換部２１０と、前記順次走査信号に変換された信号を既定の倍数ほど垂直方向にスケールする垂直スケーラ２２０と、前記スケールされたデジタル映像信号を列方向にマルチプレクスする垂直マルチプレクサ２３０と、前記垂直マルチプレクスされた信号を行方向にマルチプレクスする水平マルチプレクサ２４０とを含む。
【０００９】
前記課題を解決するための本発明の３次元映像信号処理装置の３次元映像処理部２００は、前記７個の空間分割モードの映像信号がいずれも４＊４の空間分割モードのハードウェア構成でデジタル映像信号を処理可能にする空間分割モード変換器２９０をさらに含む。
【００１０】
前記課題を解決するための本発明の３次元映像信号処理装置は、８＊１または８＊２モードの場合、ビデオデコーダ１１０には４＊４配列以外の映像ソースからの信号がそれぞれ４＊４の配列内の信号に対応して入力され、空間分割モード変換器２９０は８＊１、８＊２モードで入力された前記映像信号を４＊４モードでのスケール過程、垂直および水平マルチプレクス過程のためのハードウェア構成で同一に処理可能にする８＿Ｘ空間分割モード変換器２８０を含む。
【００１１】
また、８＿Ｘ空間分割モード変換器は、ユーザーモード選択信号８Ｘ＿ＳＥＬおよび８＿Ｘ選択クロックＣＬＫ２によって前記４＊４配列外の映像ソースからの信号が、４＊４配列内の映像ソースからの信号が現れるクロックの次のクロック周期ごとに現れるように選択するデータ選択器１２００、１２１０を含む。
【００１２】
また、前記空間分割モード変換器は、映像信号が１６個未満である場合、３次元映像処理部への入力信号が存在する入力端子の信号を入力信号が存在していない入力端子にもルーティングする信号ルータをさらに含む。
【００１３】
前記課題を解決するための本発明の３次元映像信号処理装置は、２＊１または２＊２モードの場合、映像ソースが入力されていない前記ビデオデコーダの入力端子に、映像入力が存在する映像ソースからの映像信号を入力する２＿Ｘモード映像信号分配器２６０をさらに含む。
【００１４】
前記課題を解決するための本発明の３次元映像信号処理方法は、ｍ＊ｎの空間分割モードを持つ映像ソースからのアナログ映像信号をデジタル映像信号１１１にデコードするビデオデコード段階と、前記デジタル映像信号を３次元映像処理して３次元ディスプレイ方法に適した出力信号を生成する３次元映像処理段階とを含むが、前記３次元映像処理段階は、前記デジタル映像信号を飛越走査信号から順次走査信号にデインターレースするスキャン変換段階と、前記順次走査信号に変換された信号を既定の倍数ほど垂直方向にスケールする垂直スケール段階と、前記スケールされたデジタル映像信号を列方向にマルチプレクスする垂直マルチプレクス段階と、前記垂直マルチプレクスされた信号を行方向にマルチプレクスする水平マルチプレクス段階とを含み、前記ビデオデコード段階は、それぞれ別個の外部同期信号発生器により発生した同期信号で前記ビデオデコーダを同期させる段階を含み、前記同期信号はツリー構造のデジタルバッファを利用して伝えられる。
【００１５】
前記課題を解決するために本発明では、３次元映像信号処理方法を具現するＨＤＬコードで動作するユーザープログラム可能なゲートアレイを提供する。
【発明の効果】
【００１６】
本発明の３次元映像信号処理装置によれば、多視点の映像信号を３次元映像ディスプレイ装置に適した映像信号に再構成する空間分割方式の多視点映像インターフェース装置を具現してリアルタイム３次元ＴＶなど３次元映像技術実現に備えたハードウェア的基盤が提供される。
【００１７】
また、本発明の３次元映像信号処理装置によれば、ハードウェア的構成の変更なしに複数の多視点モードに適用可能なインターフェース装置が提供されることによって空間分割モードに関係なく３次元ディスプレイ装置のインターフェースとして使われうる。
【発明を実施するための最良の形態】
【００１８】
以下、添付された図面を参照して本発明による望ましい実施例を詳細に説明する。
【００１９】
まず、空間分割方式の多視点映像信号の生成構造およびそれによって本発明に入力される映像信号の配列について説明する（図１および図２）。
【００２０】
図１は、本発明に入力される映像信号の配列を表す空間分割方式の３次元ディスプレイシステムの概要図である。ステレオ方式の３次元ディスプレイ装置が深さ感だけを表現するに対し、非めがね式の多視点３次元ディスプレイ装置はルックアラウンド機能も付与して実際感のさらに高い３次元を具現する。この時、いろいろな視点で撮影した２次元映像情報を３次元映像情報に空間的に分割および再構成する段階が必要であるが、このような３次元映像情報表現技法を‘空間分割方式’という。すなわち、映像処理側面で空間分割方式は、いろいろな２次元映像情報を再配列して３次元映像装置の光学的処理結果、特定視点に特定の２次元映像情報を収斂させる技法である。
【００２１】
図１は、このうち特に最大１６台のカメラで撮影した１６個の映像情報を３次元映像への変換装置であるインターフェースシステムを通じて３次元映像信号に再構成し、それをディスプレイ装置に表示し、３次元光学システムを通じて３次元を感じられる１６視点を再構成した全体システムを表す。１６台の２次元カメラで撮影された映像情報は、多視点の３次元用インターフェースボードにより２次元映像ディスプレイ装置に適した３次元映像信号に変換され、それをディスプレイした時、光学レンズにより各視点の２次元映像情報が任意の視点に収斂される。観察者の目の位置によって相異なる２次元映像を見られるためにルックアラウンド機能を奏することができ、これにより一般のステレオ方式に比べてはるかに現実感のある３次元を感じられる。
【００２２】
図２は、本発明によって最大１６視点のカメラから得られた２次元映像信号を３次元映像信号に再構成する概念を説明する図である。横配列：縦配列＝４：４の構成を４＊４で表現し、１６個の２次元映像は図２の４＊４の場合のように配列される。１６個の画素で構成された３次元画素を‘マクロ画素’といい、このようなマクロ画素は、例えば、キュービカルディスプレイ装置において一つのキュービックが表す画像の単位となる。例えば、１９２０＊１２００のディスプレイ装置を使用する時、４＊４形態の場合には４８０＊３００のマクロ画素を持ち、４＊２形態の場合には４８０＊６００のマクロ画素を持つようになる。このような一つのキュービックは光学的に１６個の多視点映像を組合わせて示すので、視聴者は見る角度によって異なる映像を見るようになり、その結果、ルックアラウンド機能が達成される。
【００２３】
図３は、本発明の一実施例による３次元映像信号処理装置の全体構成を示すブロック図である。図３の３次元映像信号処理装置は、複数の映像ソース１０からのアナログ映像信号１１をデジタル信号処理に適した形態のデジタル映像信号１１１に変換する入力部１００、入力部１００からのデジタル映像信号をディスプレイ装置に適した形態の信号に処理する３次元映像処理部２００、３次元映像処理部２００が入力部１００からのデジタル映像信号を演算するために保存するメモリ４００およびメモリ４００と３次元映像処理部の各構成要素２１０、２２０、２３０、２４０の入出力関係を制御する制御部３００で構成される。
【００２４】
以下では、４＊４の１６視点で撮影された映像信号を入力されて１９２０＊１２００解像度のディスプレイ装置に適した３次元映像信号に変換する場合において各構成要素の機能を説明する。
【００２５】
入力部１００は、映像ソース１０からのアナログ映像信号をデジタル映像信号に変換するビデオデコーダ１１０およびこのようなビデオデコーダ１１０および映像ソース１０を同期させるための外部同期信号１２１、１２２を発生させる同期信号発生器１２０を含む。
【００２６】
ビデオデコーダ１１０は、映像ソース１０からのアナログ映像信号、すなわち、例えばＮＴＳＣ（１Ｖｐ−ｐ）フォーマットの映像信号をＡ／Ｄ変換してデジタル信号形態の映像信号を生成し、一つの映像ソース１０ごとに一つのビデオデコーダ１１０が連結される。ビデオデコーダに関する技術は当業界で公知のものであり、ミクロナス（Ｍｉｃｒｏｎａｓ）社製のＶＰＣ３２３０などを使用する場合のビデオデコーダの出力およびサンプリング信号の仕様をそれぞれ表１および表２に表した。この時、映像ソース１０は４８０＊２４０の解像度を持つカメラを使用し、データクロックは１３．５Ｍｈｚを、サンプリングクロックは２０．２５Ｍｈｚを使用した。本実施例でのビデオデコーダの出力はＹＣｒＣｂ形態の１６ビット信号である。
【００２７】
【表１】
0004757462.tif 000002
【００２８】
【表２】
0004757462.tif 000003
図４Ａおよび図４Ｂは、本発明の一実施例によるビデオデコーダ１１０および同期信号発生器１２０が連結された状態を表す図である。多視点映像処理装置では多数の映像ソース１０および多数のビデオデコーダ１１０が使われるので、それを正確に同期させることが重要である。もし、そうでなければ、一つのマクロ画素に結ばれる画像内の各画素に相異なる時間に撮影された画素が組合わせられるために、３次元的な立体感は実現できないだけでなくブランキング信号などかえって不自然な映像が結ばれる。
【００２９】
本発明ではこのような問題を、ビデオデコーダ１１０のクロックとして内部クロックを使用せずに外部クロックを使用することによって解決した。使われた外部クロックは図４Ａおよび図４Ｂに示されたような外部同期信号発生器１２０で生成される。また望ましい実施例で、映像ソース１０も外部のビデオデコーダ１１０と同一に同期信号を使用して同期されうる。この場合、同期信号発生器１２０’からの同期信号はデジタルバッファを通じて各映像ソース１０の外部トリガー端子に連結される。同期信号発生器１２０’としてビデオエンコーダ（図示せず）が使われ、その場合、入力信号を印加せずに同期信号のみ使用する。
【００３０】
また、このような同期信号発生器１２０、１２０’は各ビデオデコーダ１１０または映像ソース１０に並列的にそれぞれ一つのバッファを通じて連結されることもあり、ツリー構造を通じて階層的に連結されることもある。望ましい実施例で、１６個の映像ソース１０が使われた場合、４個ずつ上位および下位ブランチに分類した４＊４のツリー構造のバッファ構造が使われる。図４Ｂに示されたように２０．２５Ｍｈｚで発生したサンプリングクロックはバッファ５０１、バッファ５１１、５１２、５１３、５１４、およびバッファ５２１ないし５３６に段階的に同期化されてビデオデコーダ１１０に入力される。このようなツリー構造を通じた段階的同期化によりさらに優秀な同期化が達成される。
【００３１】
入力部１００からの信号は３次元映像処理部２００に入力される。３次元映像処理部は１６視点からのデジタル映像信号をデインターレース、スケール、マルチプレクスして３次元ディスプレイ装置に適した信号に変換する。
【００３２】
３次元映像処理部２００は、図３に示されたようにスキャン変換部２１０、垂直スケーラ２２０、垂直マルチプレクサ２３０および水平マルチプレクサ２４０で構成される。
【００３３】
スキャン変換部２１０は、高解像度の映像レベルを得るために飛越走査された映像信号を順次走査の形態の映像信号に変換する（デインターレース）。これは、メモリ４００に保存されたフレーム（奇数フィールド＋偶数フィールド）を読出す過程で書込み速度の２倍の速度で読出して補間することにより具現される。このようなデインターレースにはウィーブモードとボブモードとがある。
【００３４】
図５Ａおよび図５Ｂは、それぞれウィーブモードとボブモードとのデインターレースを説明する図である。いずれもメモリの読出しアドレッシングにより容易に具現される。
【００３５】
まず、図５Ａのウィーブモードによれば、ビデオデコーダからの出力Ｄｗｉ＿ｘは４８０＊２４０の解像度でメモリに書込まれる。この時、もし３２ビットの６４Ｍｂｉｔ  ＳＤＲＡＭを使用したならば、ビデオデコーダ１１０の出力が１６ビットＹＣｒＣｂ信号であるため、１メモリに２フィールドが同時に書込まれうる。図５Ａに示されたように、最初の映像ソースからの最初のフィールドＡｉｎ１＿１ｆと２番目の映像ソースからの最初のフィールドＡｉｎ２＿１ｆとが同時に一つのメモリに書込まれ、その後、最初の映像ソースからの２番目のフィールドＡｉｎ１＿２ｆと２番目の映像ソースからの２番目のフィールドＡｉｎ２＿２ｆとが同時に同じメモリに書込まれる。しかし、読出される時は制御部３００の読出しアドレッシング信号の変更を通じて最初の映像ソースからの最初のフィールドＡｉｎ１＿１ｆと最初の映像ソースからの２番目のフィールドＡｉｎ１＿２ｆとが同時に補間されて読出され、さらにそれは書込み速度の２倍の速度でなされることによって２つの同じフレームＡｉｎ１＿１Ｆ、Ａｉｎ１＿１Ｆが出力される。他のメモリでも同じ方式で書込みおよび読出され、その結果一つのスキャン変換部２１０は４個のビデオデコーダ１１０からの出力を同時に処理し、６４ＭＢ  ３２ビットのＳＤＲＡＭを使用する場合に一つのスキャン変換部２１０当りインターフェースされるＳＤＲＡＭは総４個であり、総ビット幅は４＊３２＝１２８ビットとなる。
【００３６】
図５Ｂは、ボブモードによるデインターレース方式を示す図である。ボブモードでメモリ書込み方式はウィーブモードと同一である。しかし、読出し時に反復的な読出しアドレッシングを通じて同じ位置のデータを単純反復読出すことによって結果的にダブルスキャンされた２つのフレームＡｉｎ１＿１Ｆ、Ａｉｎ＿１Ｆを出力する。またウィーブモードと違って、このようなボブモードによる結果的な２つのフレームＡｉｎ１＿１Ｆ、Ａｉｎ＿１Ｆはそれぞれ相等しいフィールドを単純反復して結合されたため、実際的には異なるイメージである。
【００３７】
ウィーブモードは時間的間隔のある２フィールドを結合するために（時間的補間）静止映像に適しており、ボブモードは同じフィールドを単純に２倍反復してフレームを生成するために（空間的補間）動きの多い動映像に適した方式である。ユーザーは再生映像の種類によって２モードのうち一つを選択できる。
【００３８】
スキャン変換部２１０でデインターレースされた映像信号２１１は、垂直スケーラ２２０で最終ディスプレイ装置の垂直解像度に適した解像度でスケールされる。本実施例でデインターレース後の映像信号２１１は４８０＊４８０の解像度を持つため、最終ディスプレイ装置である１９２０＊１２００の垂直解像度に合せるためには１２００／４８０＝２．５倍ほど垂直方向にスケールする必要がある。このようなスケールは、スキャン変換部のデインターレース動作と同様にやはりメモリアドレッシング信号の変更により可能であり、それはラインアドレス１，２，３，４，…方式で入力される書込みメモリ制御信号３０２に対して、ラインアドレスを１，１，１，２，２，３，３，４，４，４，…方式で２．５倍反復して読出す読出しメモリ制御信号３０３を発生させることによって実行される。図６は、このような垂直スケールの機能を概念的に表現した図である。
【００３９】
各映像ソース１０からデインターレースされ、かつ垂直スケールされた信号２２１は最終ディスプレイ装置に適した形態の解像度で水平および垂直マルチプレクスされるために垂直マルチプレクサ２３０および水平マルチプレクサ２４０に順に入力される。前述したように同じ列に属する４個の映像ソース１０からの信号１１は４個のビデオデコーダ１１０からそれぞれデジタル信号Ｄｗｉ＿ｘ  １１１に変換され、このような４個の信号は１個のスキャン変換部２１０および１個の垂直スケーラ２２０でメモリ入出力制御を通じて４８０＊１２００のデジタル信号Ｄｒｏ＿ｘ  ２２１に変換された状態である。
【００４０】
図７は、多様なモードＸ＊４、Ｘ＊２、Ｘ＊１によって第１列の映像ソース１０からの信号が垂直マルチプレクスされる過程を表す図である。最初の映像ソースＫ１１からの信号Ｄｒｏ＿１は１２００個の水平ラインＡＬ１，ＡＬ２，ＡＬ３，…ＡＬ１２００を持ち、２番目の映像ソースＫ２１からの信号Ｄｒｏ＿２もやはり１２００個の水平ラインＢＬ１，ＢＬ２，ＢＬ３，…ＢＬ１２００を持ち、残りの３番目および４番目の映像ソースＫ３１、Ｋ４１も同様である。もし、Ｘ＊４モード、すなわち４行で構成された映像ソース１０の配列を利用した多視点３次元映像を処理しようとするならば、垂直マルチプレクサ２３０はＡＬ１，ＢＬ２，ＣＬ３，ＤＬ４，ＡＬ５，ＢＬ６，ＣＬ７，ＤＬ８…の方式で水平ラインを選択し（すなわち、Ｄｒｏ＿１，Ｄｒｏ＿２，Ｄｒｏ＿３，Ｄｒｏ＿４を交互に選択）、Ｘ＊２モードの場合にはＡＬ１，ＢＬ２，ＡＬ３，ＢＬ４，ＡＬ５，ＢＬ６，…の方式で水平ラインを選択し（すなわち、Ｄｒｏ＿１、Ｄｒｏ＿２を交互に選択）、Ｘ＊１モードの場合にはＡＬ１，ＡＬ２，ＡＬ３，ＡＬ４，ＢＬ５，ＢＬ６，…の方式で水平ラインを選択（Ｄｒｏ＿１のみ選択）する。各モードによる垂直マルチプレクスされた信号はＤｖｍ＿１ｎ（Ｘ＊４）、Ｄｖｍ＿１ｎ（Ｘ＊２）、Ｄｖｍ＿１ｎ（Ｘ＊１）であって図７に示されている。ここで、１ｎは第１列にある映像ソースからの信号から垂直マルチプレクスされたことを表し、Ｘは各モードによるカメラ列の数を表す。このようなマルチプレクス動作はゲート論理回路で具現でき、それは当業界に公知のものである。
【００４１】
図８は、４＊４モードの場合、垂直マルチプレクスされた信号２３１を水平マルチプレクスする過程を説明する図である。
【００４２】
各列の映像ソースからの信号Ｄｖｍ＿１ｎ、Ｄｖｍ＿２ｎ、Ｄｖｍ＿３ｎ、Ｄｖｍ＿４ｎは１列と３列そして２列と４列の映像ソースからの信号がそれぞれ交互に選択されてそれぞれ水平マルチプレクスされた出力信号Ｄｈｍ＿１およびＤｈｍ＿２
２４１に出力される。すなわち、出力信号Ｄｈｍ＿１は１列の映像ソースからの信号が垂直マルチプレクスされた信号Ｄｖｍ＿１ｎから最初の４８０個の垂直データａ１を選択し、その後、３列の映像ソースからの信号が垂直マルチプレクスされた信号Ｄｖｍ＿３ｎから最初の４８０個の垂直データｃ１を選択する方式で、すなわち交互にして各列から垂直データを選択する（ａ１，ｃ１，ａ２，ｃ２，…）。出力信号Ｄｈｍ＿２も同じ方式で２列および４列からの映像信号を交互に選択する（ｂ１，ｄ１，ｂ２，ｄ２，…）。この時、マルチプレクスされる時の速度は、ディスプレイ装置の信号仕様によってそのクロック速度が変更されうる。図８は、最終ディスプレイの信号仕様が１６２Ｍｈｚであり、３次元映像処理部のクロック速度が４０．５Ｍｈｚである時、８１Ｍｈｚの２分周された信号に変換してマルチプレクスした場合を図示する。最終出力信号Ｄｈｍ＿１、Ｄｈｍ＿２はディスプレイ装置に入力されるためのパネルリンク装置ＬＶＤＳの第１ラインおよび第２ラインにそれぞれ８１Ｍｈｚに同期されて入力されることによって最終ディスプレイ装置で１６２Ｍｈｚにディスプレイされる。
【００４３】
図９は、４＊４の映像ソース配列に対して各処理段階での入出力信号数および解像度の関係を示す図である。
【００４４】
４＊４で配列された映像ソース１０からの１６個の映像信号Ｋ１１ないしＫ４４はそれぞれビデオデコーダＡｉｎ１ないしＡｉｎ１６に入力される。この時、ビデオデコーダの出力信号ＶＤ１ないしＶＤ１６は、映像ソースの解像度（４８０＊２４０）と同じ解像度（４８０＊２４０）を持つ飛越走査順序のデジタル映像信号である。１６個のビデオデコーダ出力は４個を単位として一つのスキャン変換部２１０に入力され、以後同一に垂直スケーラ部２２０、垂直マルチプレクサ２３０にそれぞれ入力される。垂直マルチプレクサ２３０の出力信号は、要求される最終ディスプレイ装置入力信号の垂直解像度（１２００）と同じ垂直解像度（＊１２００）を持つ順次走査順序のデジタル映像信号（４８０＊１２００）である。４個の垂直マルチプレクサ２３０からの出力信号は一つの水平マルチプレクサ２４０に入力されて最終ディスプレイ装置のクロック（１６２Ｍｈｚ）の２分周されたクロック（８１Ｍｈｚ）の２個のディスプレイ装置入力信号（９６０＊１２００）に変換されてディスプレイ装置に入力される。
【００４５】
以上では映像ソースが４＊４に配列された場合の映像信号処理について説明した。本発明は多様な映像ソースの配置、すなわち空間分割モードに対しても適用可能なことを特徴とする。以下では４＊４モード以外のモードの場合に映像信号処理を具現するための本発明の構造を説明する。このためにはいくつかの構成要素の追加が要求される。
【００４６】
図１０は、多様な空間分割モードに対して適用可能な本発明の他の一実施例の全体ブロック図である。本実施例で支援する空間分割モードは４＊４、４＊２、４＊１、８＊２、８＊１、２＊２、２＊１モードである。追加された構成要素は空間分割モード変換器２９０および２＿Ｘモード映像信号分配器２６０であり、空間分割モード変換器２９０は８＿Ｘ空間分割モード変換器２８０と信号ルータ２７０とを含む。以下、各モードによって追加された構成要素の役割を説明する。
【００４７】
（１）８＊Ｘモードの場合
図９に示されたように４＊４の場合、一つの３次元映像処理部２００内から垂直マルチプレクサ２３０までの処理段階は一つに属する４個の入力ソースからの信号を処理する。しかし、８＊Ｘモードの場合に映像ソース１０の列の数が８なので、一つの３次元映像処理部２００にあらゆる映像信号を入力できないハードウェア構造であるため、これに対する修正が要求される。本発明では新しい３次元映像処理部の導入なく既存のハードウェア的構成を利用して８＊Ｘモードを処理できる。
【００４８】
８＊Ｘモードを４＊Ｘモードのハードウェア構成で処理するための基本概念は、第５列から第８列までの映像信号Ｋｘ５、Ｋｘ６、Ｋｘ７、Ｋｘ８を４＊４の配列内の信号Ｋ３１ないしＫ３４およびＫ４１ないしＫ４４と見なしてデインターレースし、かつ垂直スケールした後、それを垂直マルチプレクスする前の元来の映像信号の位置に復元するところにある。
【００４９】
図１１Ａは、８＊２モードを４＊４モードに変換する８＿Ｘ空間分割モード変換器２８０の概念を説明する図である。８＊２モードの場合、映像信号Ｋ１５ないしＫ１８はそれぞれ映像信号Ｋ３１ないしＫ３４と見なされ、映像信号Ｋ２５ないしＫ２８はそれぞれ映像信号Ｋ４１ないしＫ４４の信号と見なされて処理される。すなわち、ビデオデコーダ１１０の映像信号Ｋ３１ないしＫ３４の入力端子に映像信号Ｋ１５ないしＫ１８が入力され、ビデオデコーダ１１０の映像信号Ｋ４１ないしＫ４４の入力端子に映像信号Ｋ２５ないしＫ２８が入力される。このような方式で入力された映像信号Ｋ１５ないしＫ１８およびＫ２５ないしＫ２８は既存の方式通りスキャン変換および垂直スケールされた後、８＿Ｘ空間分割モード変換器２８０に入力される。
【００５０】
図１１Ａで信号１２０１、１２０２、１２０３、１２０４はそれぞれ映像信号Ｋ１１、Ｋ２１、Ｋ１５、Ｋ２５がスキャン変換および垂直スケールされた信号に該当する。元来の映像信号の位置に復元するためにユーザーモード選択信号８Ｘ＿ＳＥＬと８＿Ｘ選択クロックＣＬＫ２との組合わせを通じてデータ選択器１２００は映像信号１２０１と映像信号１２０３とを交互に選択する。すなわち、ユーザーモード選択信号８Ｘ＿ＳＥＬがイネーブルされれば、最初のデータ選択器は８＿Ｘ選択クロックＣＬＫ２の１クロックの間に映像信号１２０３を選択して出力し、３番目のデータ選択器１２２０はグラウンドの入力を選択して何の信号も出力しない。その結果、映像信号１２０１に後続して映像信号１２０３が出力信号Ｄｄｅ＿１に出力され、出力Ｄｄｅ＿３にはゼロが出力される。２番目のデータ選択器１２１０および４番目のデータ選択器１２３０も同様に動作し、その結果、映像信号１２０２に後続して映像信号１２０４が出力信号Ｄｄｅ＿２に出力され、出力Ｄｄｅ＿４にはゼロが出力される。図１１Ａの８＿Ｘ空間分割モード変換器の入出力信号の関係を図１１Ｂに示した。
【００５１】
（２）映像ソースの数が１６個より少ない場合
映像ソースの数が１６個より少ない場合、すなわち４＊２、４＊１、８＊１、２＊２、２＊１のモードの場合に３次元映像処理部２００の該当入力端子に何の入力信号も入らなくなれば、水平マルチプレクサ２３０はモード別にハードウェア的構成を異に設定しなければならない問題が生じる。このような問題は、入力部１００と３次元映像処理部２００間に信号ルータ２７０を挿入することによって解決できる。
【００５２】
図１２は、各モードによる信号ルータ２７０の内部構成を示す図である。説明の便宜のために一つのルータ２７０だけを示した。４＊２モードの場合、入力端Ａｉｎ１およびＡｉｎ２にのみ入力された映像信号をそれぞれ入力端Ａｉｎ３およびＡｉｎ４に対応する３次元映像処理部２００の入力端にルーティングする。４＊１モードの場合には入力端Ａｉｎ１に入力された映像信号を入力端Ａｉｎ１、２、３、４に対応する３次元映像処理部２００のあらゆる入力端にルーティングし、８＊１モードの場合には入力端Ａｉｎ１に入力された映像信号は入力端Ａｉｎ１、２に対応する３次元映像処理部２００の入力端にルーティングし、入力端Ａｉｎ３に入力された映像信号は入力端Ａｉｎ３、４に対応する３次元映像処理部２００の入力端にルーティングすることによって、結局３次元映像処理部２００には映像信号が入力されていない端子は存在しなくなり、その結果、４＊４のモードと同一に垂直マルチプレクス過程を実行できる。
【００５３】
２＊Ｘモードの場合、以下説明する２＿Ｘモード映像信号分配器により先ず４＊Ｘモードと同じ形態に変換された後、前述した４＊Ｘモードの入力端ルーティング過程が実行される。
【００５４】
（３）２＊Ｘモードの場合
２＊２および２＊１モードの場合には一つの映像信号も入力されない３次元映像処理部２００が存在するため、信号ルータ２７０を使用しても３次元映像処理部２００に一つの映像信号も入力されないことがある。これを解決するために映像ソース１０と入力部１００間に２＿Ｘモード映像信号分配器２６０が追加される。
【００５５】
図１３Ａは、２＊１および２＊２モードの場合、入力信号のない３次元映像信号処理部２００に少なくとも一つの入力信号を発生させるための構成を表す図である。
【００５６】
まず、２＊１モード場合に、ビデオデコーダ１１０は４個ずつ一つの３次元映像処理部と連結されているため、３番目および４番目の３次元映像処理部２００には映像信号が全く入力されていない。２＿Ｘモード映像信号分配器２６０は、１番目のビデオデコーダの入力端Ａｉｎ１に入力される映像信号Ｋ１１を３番目の３次元映像処理部２００と連結された１番目のビデオデコーダの入力端Ａｉｎ９にも入力させ、５番目のビデオデコーダの入力端Ａｉｎ５に入力される映像信号Ｋ１２を４番目の３次元映像処理部２００と連結された１番目のビデオデコーダの入力端Ａｉｎ１３にも入力させることによって、３番目および４番目の３次元映像処理部にも映像信号を少なくても一つは入力させる。
【００５７】
２＊２モードの場合には１番目の３次元映像処理部と２番目の映像処理部とに映像信号がそれぞれ２個ずつ（Ｋ１１、Ｋ２１およびＫ１２、Ｋ２２）入力されるので、２＿Ｘモード映像信号分配器２６０は、このような信号をそれぞれ３番目および４番目の３次元映像処理部の１番目および２番目の入力端Ａｉｎ９、Ａｉｎ１０およびＡｉｎ１３、Ａｉｎ１４に入力させる。
【００５８】
図１３Ｂは、２＿Ｘモード映像信号分配器２６０の内部構造を示す図である。２＿Ｘモード映像信号分配器２６０は映像ソースＫｘ１およびＫｘ２と映像ソースＫｘ３およびＫｘ４との入力端を交互に入力させるモード変換スイッチ１４１０を含む。ユーザーが２＊Ｘモードを使用するために２＿Ｘモード映像信号分配器２６０をイネーブルさせれば、モード変換スイッチ１４１０は、もし４＊４モードであれば、映像ソースＫｘ１、Ｋｘ３から入るあらゆる映像信号を、映像ソースＫｘ３、Ｋｘ４からの映像信号が入るビデオデコーダ１４０２の入力端Ａｉｎ９、１３またはＡｉｎ９、１０、１３、１４にも入力させる。また、ユーザーはビデオデコーダ１４０２のサンプリングを１／２クロック遅延されるように設定することによって、結局２ビデオデコーダ１４０１、１４０２の出力およびそれらがマルチプレクスされた信号は図１３Ｂに示されたようになる。
【００５９】
３次元映像処理部２００は機能的には別個であるが、実際ハードウェア構成では一つのＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）内にＨＤＬコーディングを通じて設けられることもあり、ＡＳＩＣを利用して大量生産されることもある。コストの問題を除外すれば、ＡＳＩＣを利用した大量生産以前にテスト装備として本発明を使用する時は、ＨＤＬコーディングの変化によりさらに多様な技術具現が可能なＦＰＧＡの使用がさらに簡便になる。
【００６０】
一般的にビデオデコーダ１１０は、ＹＣｒＣｂフォーマットでデジタル映像情報を出力するが、１３．５Ｍｈｚ−１６ビット形態に出力するＩＴＵ−Ｒ６０１フォーマットおよび２７Ｍｈｚ−８ビット形態に出力するＩＴＵ−Ｒ６５６フォーマットをいずれも支援する。したがって、本発明の３次元映像処理部２００をＦＰＧＡで具現する場合、ＦＰＧＡのピン数を考慮して配線の複雑性を減少させようとする時には、たびたびＩＴＵ−Ｒ６５６フォーマットの信号をＩＴＵ−Ｒ６０１フォーマットに変換して使用することが望ましい。このようなＲ６５６−Ｒ６０１変換器はビデオデコーダ１１０と３次元映像処理部２００間に位置するか、ＦＰＧＡを使用する場合にＦＰＧＡ内に具現される。図１４Ａおよび図１４Ｂは、このようなＲ６５６−Ｒ６０１変換器の構成および機能を表す。図１４Ａに示されたようにＲ６５６−Ｒ６０１変換器はフリップフロップ３個のゲートアレイで具現でき、図１４Ｂに示されたように８ビットのビデオデコーダ１１０の出力信号Ｄｄｉ＿ＸをクロックＰＩＸＣＬＫほど増えた１６ビットの出力信号Ｄｗｉ＿Ｘを出力する。
【００６１】
また、前述したように一般的なビデオデコーダ１１０はＹＣｒＣｂフォーマットにデジタル映像情報を出力するに対し、一般的なディスプレイ装置（例えば、ＬＣＤ）はＲＧＢ信号フォーマットを入力とするため、ＹＣｒＣｂ信号をＲＧＢ信号に変換することが必要である。このようなＹＣｒＣｂ→ＲＧＢ変換はまず１６ビット４：２：２フォーマットのＹＣｒＣｂ信号を２４ビット４：４：４フォーマットのＹＣｒＣｂフォーマットに変換し、その後２４ビットのＹＣｒＣｂ信号を２４ビットのＲＧＢ信号に変換する。
【００６２】
図１５Ａは、４：２：２ＹＣｒＣｂ信号と４：４：４ＹＣｒＣｂ信号との変換関係を示すタイミング図である。４：２：２フォーマットのＹＣｒＣｂ信号Ｄｒｏ＿Ｘでは２画素ごとの割合でＣｒ、Ｃｂ値が設定されるので、一つの画素比率ごとに設定されるようにそれら値を補間する必要がある。すなわち、単純な０次補間を利用して各画素ごとに重複してＣｒ値およびＣｂ値を挿入することによって４：２：２→４：４：４変換が達成される。
【００６３】
ＹＣｒＣｂ−＞ＲＧＢ変換数式は次の通りである。
【００６４】
Ｒ＝Ｙ＋１．４０２＊ＣＲ
Ｇ＝Ｙ−（０．３４４１４＊ＣＢ＋０．７１４１４＊ＣＲ）
Ｂ＝Ｙ＋１．７７２＊ＣＢ
これは８ビットの乗算器を通じて具現され、ハードウェア具現のために変換された数式は次の通りである。
【００６５】
Ｒ＝Ｙ＋ＣＲ＋｛ＣＲ＜＜６＋ＣＲ＜＜５＋ＣＲ＜＜３−ＣＲ｝＞＞８
Ｇ＝Ｙ−｛ＣＢ＜＜６＋ＣＢ＜＜４＋ＣＢ＜＜３＋ＣＲ＜＜７＋ＣＲ＜＜６−ＣＲ＜＜３−ＣＲ｝＞＞８
Ｂ＝Ｙ＋ＣＢ＋｛ＣＢ＜＜７＋ＣＢ＜＜６＋ＣＢ＜＜２＋ＣＢ＜＜１｝＞＞８
二重構造によってＴＹＰＥI／IIに区分され、それぞれＲ、Ｂ／Ｇが割当てられる。変換された式によるＲＧＢ変換器の例示的なハードウェア構造を図１５Ｂに示した。
【００６６】
今まで本発明についてその望ましい実施例を中心に説明した。本発明が属する技術分野で当業者であれば、本発明が本発明の本質的な特性から離脱しない範囲で変形された形態に具現できることを理解できる。したがって、開示された実施例は限定的な観点ではなく説明的な観点で考慮されねばならない。本発明の範囲は前述した説明ではなく特許請求の範囲に現れており、それと同等な範囲内にあるあらゆる差異点は本発明に含まれるものと解釈されねばならない。
【産業上の利用可能性】
【００６７】
本発明は３次元映像信号処理装置に利用でき、より詳細には、空間分割方式の多視点２次元映像信号を処理して３次元映像ディスプレイ装置に適した映像信号に変換するインターフェース装置に利用可能である。
【図面の簡単な説明】
【００６８】
【図１】空間分割方式の３次元ディスプレイシステムの概要図である。
【図２】１６視点のカメラから得られた２次元映像信号を３次元映像信号に再構成する概念を示す図である。
【図３】本発明の一実施例による３次元映像信号処理装置の構成を示すブロック図である。
【図４Ａ】本発明の一実施例によるビデオデコーダおよびその同期構造を示す図である。
【図４Ｂ】本発明の一実施例によるビデオデコーダおよびその同期構造を示す図である。
【図５Ａ】ウィーブモードおよびボブモードのデインターレース過程を説明する図である。
【図５Ｂ】ウィーブモードおよびボブモードのデインターレース過程を説明する図である。
【図６】垂直スケールの機能を示す図である。
【図７】第１列の映像ソースからの信号が垂直マルチプレクスされる過程を示す図である。
【図８】４＊４モードの場合に水平マルチプレクス過程を説明する図である。
【図９】４＊４モードの場合に各映像処理段階での入出力信号数および解像度の関係を示す図である。
【図１０】多様な空間分割モードに対して適用可能な本発明の他の一実施例のブロック図である。
【図１１Ａ】８＊２モードを４＊４モードに変換する８＿Ｘ空間分割モード変換の概要図である。
【図１１Ｂ】８＿Ｘ空間分割モード変換時の入出力信号の関係を示す図である。
【図１２】各モードによる信号ルータの内部構成を示す図である。
【図１３Ａ】２＊１および２＊２モードの場合に入力信号が印加されていない３次元映像信号処理部の入力端に少なくとも一つの入力信号を発生させるための構成を示す図である。
【図１３Ｂ】２＿Ｘモード映像信号分配器の内部構造を示す図である。
【図１４Ａ】Ｒ６５６−Ｒ６０１変換器の構成および機能を示す図である。
【図１４Ｂ】Ｒ６５６−Ｒ６０１変換器の構成および機能を示す図である。
【図１５Ａ】４：２：２ＹＣｒＣｂ信号と４：４：４ＹＣｒＣｂ信号との変換関係を示す信号タイミング図である。
【図１５Ｂ】ＹＣｒＣｂ−ＲＧＢ変換部のハードウェア構成を示す図である。
【符号の説明】
【００６９】
１０  映像ソース
１１  アナログ映像信号
１００  入力部
１１０  ビデオデコーダ
１１１  デジタル映像信号
１２０  同期信号発生器
１２１、１２２ 外部同期信号
２００  ３次元映像処理部
２１０  スキャン変換部
２１１  映像信号
２２０  垂直スケーラ
２２１  デジタル信号
２３０  垂直マルチプレクサ
２４０  水平マルチプレクサ
２４１  出力信号
３００  制御部
３０２  書込みメモリ制御信号
３０３  読出しメモリ制御信号
４００  メモリ
【図１】
0004757462.tif 000004
【図２】
0004757462.tif 000005
【図３】
0004757462.tif 000006
【図４Ａ】
0004757462.tif 000007
【図４Ｂ】
0004757462.tif 000008
【図５Ａ】
0004757462.tif 000009
【図５Ｂ】
0004757462.tif 000010
【図６】
0004757462.tif 000011
【図７】
0004757462.tif 000012
【図８】
0004757462.tif 000013
【図９】
0004757462.tif 000014
【図１０】
0004757462.tif 000015
【図１１Ａ】
0004757462.tif 000016
【図１１Ｂ】
0004757462.tif 000017
【図１２】
0004757462.tif 000018
【図１３Ａ】
0004757462.tif 000019
【図１３Ｂ】
0004757462.tif 000020
【図１４Ａ】
0004757462.tif 000021
【図１４Ｂ】
0004757462.tif 000022
【図１５Ａ】
0004757462.tif 000023
【図１５Ｂ】
0004757462.tif 000024