(57)【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上の下地前処理を行った領域に、液滴吐出法によりゲート電極を形成し、
前記ゲート電極上に半導体膜を形成し、
前記半導体膜上に、マスクを形成し、
前記マスクを用いて前記半導体膜をパターニングし、
前記パターニングされた半導体膜に下地前処理を行い、
前記下地前処理を行った半導体膜上に、液滴吐出法によりソース電極及びドレイン電極を形成し、
前記ソース電極又は前記ドレイン電極上に、液滴吐出法により柱状の導電膜を形成する表示装置の作製方法であって、
前記導電膜となるドットを複数回に渡って滴下するたびに加熱処理を行うことを特徴とする表示装置の作製方法。
【請求項２】
絶縁表面を有する基板上の下地前処理を行った領域に、液滴吐出法によりゲート電極を形成し、
前記ゲート電極上に半導体膜を形成し、
前記半導体膜上に、マスクを形成し、
前記マスクを用いて前記半導体膜をパターニングし、
前記パターニングされた半導体膜に下地前処理を行い、
前記下地前処理を行った半導体膜上に、液滴吐出法によりソース電極及びドレイン電極を形成し、
前記ソース電極又は前記ドレイン電極上に柱状の有機膜を形成し、
前記柱状の有機膜、前記半導体膜、並びに前記ソース電極及び前記ドレイン電極を覆うように、第１の絶縁膜を形成し、
前記柱状の有機膜を除去して、前記第１の絶縁膜に開口部を形成し、
前記開口部に、前記ソース電極又は前記ドレイン電極と接続するように電極を形成することを特徴とする表示装置の作製方法。
【請求項３】
請求項２において、
前記第１の絶縁膜は、前記柱状の有機膜に対して撥液性を有することを特徴とする表示装置の作製方法。
【請求項４】
絶縁表面を有する基板上の下地前処理を行った領域に、液滴吐出法によりゲート電極を形成し、
前記ゲート電極上に半導体膜を形成し、
前記半導体膜上に、マスクを形成し、
前記マスクを用いて前記半導体膜をパターニングし、
前記パターニングされた半導体膜に下地前処理を行い、
前記下地前処理を行った半導体膜上に、液滴吐出法によりソース電極及びドレイン電極を形成し、
前記半導体膜、並びに前記ソース電極及び前記ドレイン電極の表面に、第１の絶縁膜に対して撥液性を有する有機膜を形成し、
前記ソース電極又は前記ドレイン電極上に選択的にマスクを形成し、
前記マスクを用いて、前記有機膜を除去し、
前記マスクを除去した後、前記第１の絶縁膜を形成することにより、前記マスク上の領域の前記第１の絶縁膜には開口部が形成され、
前記開口部に、前記ソース電極又は前記ドレイン電極と接続するように電極を形成することを特徴とする表示装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、
前記ゲート電極上の前記半導体膜に接してチャネル保護膜を形成することを特徴とする表示装置の作製方法。
【請求項６】
絶縁表面を有する基板上の下地前処理を行った領域に、液滴吐出法によりソース電極及びドレイン電極を形成し、
前記ソース電極及び前記ドレイン電極上に半導体膜を形成し、
前記半導体膜上に、マスクを形成し、
前記マスクを用いて前記半導体膜をパターニングし、
前記パターニングされた半導体膜に下地前処理を行い、
前記下地前処理を行った半導体膜上に、液滴吐出法によりゲート電極を形成し、
前記ソース電極又は前記ドレイン電極上に、液滴吐出法により柱状の導電膜を形成し、
前記柱状の導電膜、前記半導体膜並びに前記ソース電極及び前記ドレイン電極を覆うように、
第１の絶縁膜を形成し、
前記第１の絶縁膜上において、前記柱状の導電膜と接続するように電極を形成する表示装置の作製方法であって、
前記導電膜となるドットを複数回に渡って滴下するたびに加熱処理を行うことを特徴とする表示装置の作製方法。
【請求項７】
請求項２乃至６のいずれか一において、
気体を噴きつけることにより、前記第１の絶縁膜の表面を平坦化することを特徴とする表示装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一において、
前記液滴吐出法はインクジェット法であることを特徴とする表示装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一において、
前記半導体膜は、非晶質半導体、セミアモルファス半導体、微結晶半導体、有機半導体、及び結晶性半導体のいずれかであることを特徴とする表示装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大面積ガラス基板上に形成したトランジスタなどの能動素子をもって構成される表示装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、ガラス基板上の薄膜トランジスタ（以下、ＴＦＴとも表記する。）によって構成される、所謂アクティブマトリクス駆動方式の表示パネルは、フォトマスクを使った露光技術により、各種薄膜をパターニングして製造されてきた。
【０００３】
このような表示パネルにおいて、一枚のマザーガラス基板から複数の表示パネルを切り出すという、効率良く大量生産を行う技術が採用されてきた。マザーガラス基板のサイズは、１９９０年初頭における第１世代の３００×４００ｍｍから、２０００年には第４世代となり６８０×８８０ｍｍ又は７３０×９２０ｍｍへと大型化して、一枚のマザーガラス基板から多数の表示パネルが取れるように生産技術が進歩してきた。
【０００４】
マザーガラス基板のサイズが小さい場合には、露光装置により比較的簡便にパターニング処理を行うことが可能であった。しかし、マザーガラス基板が大型化するにつれ、１回の露光処理でマザーガラス基板の全面を同時に処理することが不可能となってきた。その結果、フォトレジストが塗布された領域を複数に分割して、所定のブロック領域毎に露光処理を行い、順次それを繰り返して基板全面の露光を行う方法などが開発されてきた（例えば、特許文献１参照）。
【特許文献１】特開平１１−３２６９５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、マザーガラス基板のサイズはさらに大型化しており、第５世代で１０００×１２００ｍｍ又は１１００×１３００ｍｍ、次世代では１５００×１８００ｍｍ又はそれ以上のサイズが想定される。従って従来のパターニング方法では、生産性良く、低コストで表示パネルを製造することが困難となって来た。すなわち、上記文献のように露光により多数回の露光処理を行えば処理時間は増大し、基板の大型化に対応した露光装置の開発には多大な投資が必要となってきた。
【０００６】
そればかりでなく、基板の全面に各種の被膜を形成し、僅かな領域を残してエッチング除去する工法では、材料コストを浪費し、多量の廃液を処理することが要求されてしまうという問題があった。
【０００７】
そこで本発明は、作製工程を簡略化させ、かつ、材料の利用効率を向上させることが可能な表示装置及びその製造技術を提供することを課題とする。更に、パターンの密着性を向上させる製造技術を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を鑑み、本発明は、「選択的にパターンを形成可能な方法」を用いてパターンを形成することを特徴とする。特に本発明は、下地前処理を行った後、選択的にパターンを形成可能な方法を用いて、パターンを形成するとよい。また選択的にパターンを形成可能な方法によりパターンを形成した後に、下地前処理を行ってもよい。下地前処理を行う結果、パターンの密着性を高めることができる。
【０００９】
下地前処理として、光触媒物質を形成することができる。またパターンを形成する領域に選択的に、光触媒物質を形成してもよい。
【００１０】
その他の下地前処理として、スパッタリング法によりＴｉ等の導電膜を形成してもよい。またＴｉＯｘ膜と同様に、パターンを形成する領域に選択的にＴｉを形成してもよい。さらにＴｉに対して酸化処理を行って、表面にＴｉＯｘを形成してもよい。またＴ光触媒物質としてTｉＯｘ以外に、チタン酸ストロンチウム（ＳｒＴｉＯ3）、セレン化カドミウム（ＣｄＳｅ）、タンタル酸カリウム（ＫＴａＯ3）、硫化カドミウム（ＣｄＳ）、酸化ジルコニウム（ＺｒＯ2）、酸化ニオブ（Ｎｂ2Ｏ5）、酸化亜鉛（ＺｎＯ）、酸化鉄（Ｆｅ2Ｏ3）、酸化タングステン（ＷＯ3）を形成してもよい。光触媒物質は、光触媒機能を有する物質を指し、紫外光領域の光（波長４００ｎｍ以下、好ましくは３８０ｎｍ以下）を照射し、光触媒活性を生じさせるものである。このような光触媒物質上に、選択的にパターンを形成可能な方法を用いて、溶媒に混入された導電体を吐出すると、微細なパターンを形成することができる。
【００１１】
別の下地前処理として、塗布法等により、カップリング剤等の有機膜を形成してもよい。カップリング剤としては、シラン系カップリング剤やフッ素系カップリング剤等が挙げられる。またＴｉＯｘ膜と同様に、パターンを形成する領域に選択的に有機膜を形成してもよい。
【００１２】
このような下地前処理の結果、パターンの密着性を高めたり、パターンの微細化を達成することができる。
【００１３】
選択的にパターンを形成可能な方法として、導電膜や絶縁膜などの材料が混入された組成物の液滴（ドット）を選択的に吐出してする液滴吐出法（その方式によっては、インクジェット法とも呼ばれる。）を用いることができる。
【００１４】
インクジェット法としては、ピエゾ方式を用いることができる。ピエゾ方式は、液滴の制御性に優れインク選択の自由度の高いことからインクジェットプリンターでも利用されている。なお、ピエゾ方式には、ＭＬＰ（Multi Layer Piezo）タイプとＭＬＣｈｉｐ（Multi Layer Ceramic Hyper Integrated Piezo Segments）タイプがある。また溶媒の材料によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す、所謂サーマル方式を用いたインクジェット法でもよい。
【００１５】
このような組成物のドットを吐出する工程は、減圧下で行うと好ましい。組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することができる。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また組成物を滴下する工程は、窒素雰囲気中や有機ガス雰囲気中で行ってもよい。
【００１６】
このとき、組成物はドット状に吐出されたり、ドットが連なった柱状に吐出されたりする。また組成物がドット状又は柱状に吐出されることを単に滴下とも表記する。すなわち、複数のドットが連続して吐出されるため、ドットとして認識されず線状に吐出されることもあるが、合わせて滴下と表記する。
【００１７】
導電体としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、ビスマス（Ｂｉ）、鉛（Ｐｂ）、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、チタン（Ｔｉ）、若しくはアルミニウム（Ａｌ）、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。特に低抵抗な銀、銅を用いるとよい。但し銅を用いる場合、半導体膜中等に銅が拡散することを防止するため、窒素を有する絶縁膜やホウ化処理されたニッケル（ＮｉＢ）をバリア膜として形成する。
【００１８】
また透明導電膜として、インジウム錫酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ2）を混合したＩＴＳＯ、有機インジウム、有機スズ、窒化チタン（ＴｉＮ）等を用いることもできる。
【００１９】
組成物中において導電体が効率よく分散するため、微粒子となる導電体の表面を有機物、又は導電物によりコーティングするとよい。また表面を覆う物質は、積層構造を有してもよい。表面を覆う物質は導電性を有すると好ましいが、導電性を有さず絶縁性を有していてもそれを加熱処理等により除去すればよい。
【００２０】
例えば、図２４（Ａ）に示すように、ノズルから滴下されるドットであって、Ｃｕ３０１の表面にニッケル（Ｎｉ）又はホウ化処理されたニッケル（ＮｉＢ）等の導電物３０２をコーティングしてもよい。例えば、図２４（Ｂ）に示すように、Ｃｕ３０１の表面をニッケル（Ｎｉ）又はホウ化処理されたニッケル（ＮｉＢ）等の導電物３０２によりコーティングし、加えてＮｉ又はＮｉＢの表面をＡｇ３０３でコーティングしてもよい。その結果、加熱等によるＣｕの熱拡散を防止することができる。
【００２１】
このような選択的に形成するパターンとしては、ゲート電極、ソース電極、及びドレイン電極、画素電極等の電極、ソース配線、ドレイン配線等の配線、半導体膜、半導体膜等をパターニングするためのマスク等、が挙げられる。
【００２２】
また本発明は、表示装置を作製するために必要なパターン形成工程のうち、少なくとも一工程において、選択的にパターンを形成可能な方法を用いてパターンを形成すればよい。パターン形成工程の一工程において、選択的にパターンを形成可能な方法を用いることにより、作製工程を簡略化させ、かつ、材料の利用効率を向上させる等の効果を奏することができるからである。
【００２３】
また本発明の表示装置は、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、若しくは有機物と無機物の混合物を含む媒体を、電極間に介在させた発光素子とＴＦＴとが接続された表示装置である。液滴吐出法を用いてこのような表示装置を形成することで、上記目的を達成する。
【００２４】
このように本発明は、液滴吐出法によりパターンを形成し、該パターンの密着性を高めることを特徴としており、薄膜トランジスタの構造等は限定されない。すなわち、結晶性半導体膜及び非結晶性半導体膜のいずれを有する薄膜トランジスタであってもよく、半導体膜より下方にゲート電極が設けられる所謂ボトムゲート型、及び半導体膜より上方にゲート電極が設けられる所謂トップゲート型のいずれの構造を有する薄膜トランジスタであってもよい。
【００２５】
また薄膜トランジスタが有する、ゲート電極、ソース電極、ドレイン電極、及びそれら電極に接続される配線のいずれにおいても、液滴吐出法により形成する場合、下地前処理を行うことにより、密着性を高めることができる。
【発明の効果】
【００２６】
液滴吐出法を用いることにより、作製工程を簡略化させ、かつ、材料の利用効率を向上させるように、第５世代以降の大型マザーガラス基板に対して、トランジスタ等を形成することができる。液滴吐出法により配線等を形成すると、フォトプロセスの簡略化を行うことができる。その結果、フォトマスクが不要となり、設備投資コストの削減、コストの削減を達成することができる。さらにフォトリソグラフィー工程が不要となるため、製造時間を短縮することができる。
【００２７】
また液滴吐出法によりマスク等を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。このように液滴吐出法を、大型マザーガラス基板へ適用すると好適である。また、マザーガラス基板から多数の表示パネルを作製することができ、表示装置の価格が下がることが期待できる。
【００２８】
このように第５世代以降の大型マザーガラス基板においても、液滴吐出法を用いることにより、採算を維持できる製造ラインを構築することができる。
【００２９】
本発明は、液滴吐出法によりパターンを形成する前後に、下地前処理を行うことにより、密着性を高めることができる。
【発明を実施するための最良の形態】
【００３０】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００３１】
以下の実施の形態において、液滴吐出法にはインクジェット法を用い、下地前処理には光触媒物質としてＴｉＯｘ膜を用い、ゲート電極、ソース電極及びドレイン電極の材料にはＡｇを用いる場合で説明する。
【００３２】
なお本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解されるものであり、以下に示す態様に限定して解釈されるものでない。
【００３３】
またＴＦＴはゲート、ソース、ドレインの３端子を有するが、ソース端子（ソース電極）、ドレイン端子（ドレイン電極）に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第１の電極、他方を第２の電極と表記することができる。
【００３４】
（実施の形態１）
本実施の形態では、第１及び第２の薄膜トランジスタの作製方法の一例について説明する。
【００３５】
まず図１（Ａ）に示すように、絶縁表面を有する基板１００を用意する。基板１００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板、バルク半導体膜等を用いることができる。また、ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。特に、半導体膜を結晶化するための加熱工程を要しない非晶質半導体膜を有する薄膜トランジスタを形成する場合、可撓性を有する合成樹脂からなる基板を用いやすい。
【００３６】
また基板の平坦性を高めるため、ＣＭＰ法（Chemical-Mechanical Polishing）、いわゆる化学的又は機械的ポリッシング法により、表面研磨してから用いると好ましい。ＣＭＰの研磨剤（スラリー）には、例えば、塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をＫＯＨ添加水溶液に分散したものを用いることができる。
【００３７】
基板１００上には、必要に応じて下地膜を形成してもよい。下地膜は、基板中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。そのため、アルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素、窒化珪素、窒化酸化珪素、酸化チタン、窒化チタンなどの絶縁膜を用いて下地膜を形成することができる。またチタン等の導電膜を用いて下地膜を形成することもできる。この場合、導電膜は、作製工程における加熱処理等により、酸化されることがある。特に、下地膜の材料は、ゲート電極材料と密着性の高いものを選択するとよい。例えば、ゲート電極にＡｇを用いる場合、酸化チタン（ＴｉＯｘ）からなる下地膜を形成すると好ましい。なお下地膜は単層構造又は積層構造を有してもよい。
【００３８】
また下地膜は、不純物が半導体膜へ拡散することが防止できれば、必ずしも設ける必要はない。そのため本実施の形態のように、ゲート電極上にゲート絶縁膜を介して半導体膜を形成する場合、ゲート絶縁膜が半導体膜へ不純物の拡散を防止する機能を果たすことができるため、下地膜を設ける必要はない。更に、基板材料により下地膜を設けると好ましい場合がある。ガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効である。一方、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも下地膜を設ける必要はない。
【００３９】
その後、基板上にゲート電極として機能する導電膜（以下、ゲート電極と表記する）を形成するための下地前処理を行うため、光触媒物質１０１を全面に形成する。光触媒物質は、ゾルゲル法を用いたディップコーティング法、スピンコーティング法、インクジェット法、イオンプレーティング法、イオンビーム法、CVD法、スパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマ溶射法、プラズマスプレー法、又は陽極酸化法により形成することができる。また複数の金属を含む酸化物半導体からなる光触媒物質の場合、構成元素の塩を混合、融解して形成することができる。ディップコーティング法、スピンコーティング法等の塗布法により光触媒物質を形成する場合であって、溶媒を除去する必要があるとき、焼成したり、乾燥するために加熱するとよい。具体的には、所定の温度（例えば、１５０〜５００℃程度）で加熱する。
【００４０】
本実施の形態では、光触媒物質としてＴｉＯｘ膜を、ゾルゲル溶液を用いた塗布法により全面に形成する。なおＴｉＯｘは、ルチル型 (金紅石)、アナターゼ型 (鋭錐石)、ブルッカイト型 (板チタン石) と呼ばれる結晶性を有しても、非晶質性を有してもよい。その後、１５０℃で１０分間、加熱を行う。加えて、２５０〜５００℃で１時間の範囲で加熱してもよい。
【００４１】
ＴｉＯｘ膜を形成することにより、ゲート電極の密着性を高めることができる。
【００４２】
またゲート電極を形成する領域に選択的にＴｉＯｘを形成してもよい。この場合、ゲート電極との密着性が高い領域を選択的に形成することとなり、ゲート電極を微細化することもできる。選択的にＴｉＯｘを形成する手段としては、全面にＴｉＯｘを形成した後、不要な領域をウェットエッチング又はドライエッチング等により除去すればよい。また全面にＴｉＯｘを形成した後、選択的に光照射等を行って活性化し、ゲート電極との密着性を選択的に高める手段でもよい。
【００４３】
その他の下地前処理として、スパッタリング法によりＴｉ等の導電膜を形成してもよい。その結果、ゲート電極の密着性を高めたり、ゲート電極の微細化を達成することができる。またＴｉＯｘ膜と同様に、ゲート電極を形成する領域に選択的にＴｉを形成してもよい。さらにＴｉに対して酸化処理を行って、表面にＴｉＯｘを形成してもよい。
【００４４】
別の下地前処理として、インクジェット法等により、カップリング剤等の有機膜を形成してもよい。カップリング剤としては、シラン系カップリング剤やフッ素系カップリング剤等が挙げられる。その結果、ゲート電極の密着性を高めたり、ゲート電極の微細化を達成することができる。またＴｉＯｘ膜と同様に、ゲート電極を形成する領域に選択的に有機膜を形成してもよい。
【００４５】
なお、以上のように下地前処理として形成する膜は、下地膜の機能を兼ねることもできる。すなわち、下地膜及び光触媒物質として、ＴｉＯｘ膜を形成することができる。
【００４６】
更に別の下地前処理として、ゲート電極形成面にプラズマ処理を行ってもよい。プラズマ処理の条件は、空気、酸素又は窒素を処理ガスとして用い、圧力を数十Ｔｏｒｒ〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、好ましくは１００（１３３００Ｐａ）〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、より好ましくは７００Ｔｏｒｒ（９３１００Ｐａ）〜８００Ｔｏｒｒ（１０６４００Ｐａ）、つまり大気圧又は大気圧近傍の圧力となる状態で、パルス電圧を印加する。このとき、プラズマ密度は、1×１０10〜１×１０14ｍ-3、所謂コロナ放電やグロー放電の状態となるようにする。プラズマ処理は、ゲート電極の被形成面に対して非接触で行うとよい。その結果、ゲート電極の密着性を高めたり、ゲート電極の微細化を達成することができる。またＴｉＯｘ膜と同様に、ゲート電極を形成する領域に選択的にプラズマ処理を行ってもよい。
【００４７】
次に、インクジェット法を用いて、溶媒中に導電体が混入したドットを滴下して、第１の薄膜トランジスタ形成領域１１及び第２の薄膜トランジスタ形成領域１２に、ゲート電極１０３を形成する。本実施の形態では、テトラデカンの溶媒中に銀（Ａｇ）の導電体が分散しているドットを滴下する。このとき、ゲート電極を形成する領域上のインクジェット装置のノズル１０４からドットを滴下する。このようにノズルからドットを滴下して、ゲート電極を描画するように形成する。
【００４８】
その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。具体的には、所定の温度、例えば、２００℃〜３００℃で加熱すればよく、好ましくは酸素を有する雰囲気で加熱処理を行う。このときゲート電極表面に凹凸が生じないように加熱温度を設定する。本実施の形態のように銀（Ａｇ）を有するドットを用いる場合、酸素及び窒素を有する雰囲気で加熱処理を行う。例えば、酸素の組成比は、１０〜２５％となるように設定する。すると、ドットの溶媒中に含まれる接着剤等の熱硬化性樹脂などの有機物が分解されるため、有機物を含まない銀（Ａｇ）を得ることができる。その結果、ゲート電極表面の平坦性を高め、比抵抗値を低くすることができる。この加熱処理により、下地前処理として形成されるＴｉを酸化してもよい。
【００４９】
またゲート電極の材料として、銀（Ａｇ）以外にタンタル、タングステン、チタン、金、モリブデン、アルミニウム、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料が挙げられる。また導電膜は、インクジェット法以外に、スパッタリング法、プラズマＣＶＤ法により形成することができる。スパッタリング法、プラズマＣＶＤ法により形成する導電膜として、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いることができる。
【００５０】
またゲート電極は単層構造であっても、積層構造であってもよい。例えば、下層導電膜としてインクジェット法によりＡｇを含むドットを滴下し、上層導電膜としてインクジェット法やスパッタリング法によりＣｕを形成してもよい。Ｃｕのように低抵抗材料を形成することにより、配線抵抗の低減、配線抵抗に伴う発熱や信号遅延を防止することができる。また、下層導電膜上に下地前処理を施し、上層導電膜を形成してもよい。その結果、特にインクジェット法により形成する下層導電膜と、上層導電膜との密着性を高めることができる。
【００５１】
また積層構造のゲート電極を形成する手段として、メッキ法を用いてもよい。例えば、電気メッキ法又は無電解メッキ法により、インクジェット法により形成された第１の導電膜の周りに第２の導電膜を形成してもよい。具体的には電気メッキ処理を行い、インクジェット法により形成されたＡｇの周りに、Ｃｕを形成することができる。また電流を流す必要のない無電解メッキ処理を行い、インクジェット法により形成されたＡｇの周りに、Ｃｕを形成してもよい。その結果、配線抵抗の低減、配線抵抗に伴う発熱や信号遅延を防止することができる。特に、第１の導電膜を微細化して形成する場合、第２の導電膜により配線抵抗を低下することができるため好ましい。またＣｕのように拡散性の高い導電体を形成する場合、拡散を防止するためＣｕを覆うようにバリア膜を形成するとよい。バリア膜としては、窒化珪素、酸化珪素、ホウ化処理されたニッケル（ＮｉＢ）を用いることができる。
【００５２】
このとき、基板を金属の溶けた水溶液に浸けることにより、メッキ処理を行うことができる。また大型マザーガラス基板を用いる場合、該基板上に金属の溶けた水溶液を流すことによりメッキ処理を行うことができる。この場合、メッキ処理を行う装置の大型化を防止することができる。
【００５３】
このように本実施の形態において、導電膜、特にインクジェット法により導電膜を形成する前に下地前処理を行うと好ましい。
【００５４】
またゲート電極を覆うように絶縁膜や導電膜を形成してもよい。絶縁膜としては、窒化珪素、酸化珪素、導電膜としてはホウ化処理されたニッケル（ＮｉＢ）を用いることができる。その結果、ゲート電極の酸化を防止したり、表面の平坦化を向上することができる。
【００５５】
図１（Ｂ）に示すように、ゲート電極を覆ってゲート絶縁膜１０５として機能する絶縁膜（以下、ゲート絶縁膜とも表記する）を形成する。ゲート絶縁膜として、プラズマＣＶＤ法又はスパッタリング法により酸化珪素、窒化珪素又は窒化酸化珪素等の絶縁体を形成することができる。なおインクジェット法によりポリイミド等の絶縁膜の材料が混入されたドットを吐出してゲート絶縁膜を形成してもよい。本実施の形態のように、Ａｇをゲート電極として用いる場合、ゲート絶縁膜として、Ａｇと接する絶縁膜には窒化珪素膜を用いると好ましい。酸素を有する絶縁膜を用いると、Ａｇと反応し、酸化銀が形成され、ゲート電極表面が荒れる恐れがあるからである。
【００５６】
またゲート絶縁膜は単層構造又は積層構造をとることができる。例えば、窒化珪素、酸化珪素、窒化珪素の順に積層されたゲート絶縁膜を形成することができる。また、ゲート電極と、ゲート絶縁膜との密着性を高めるため、下地前処理を行った後にゲート絶縁膜を形成してもよい。例えば、ゲート電極上にＴｉＯｘ膜、ゲート絶縁膜の順に積層してもよい。このとき、ＴｉＯｘは絶縁膜としても機能する。
【００５７】
このように本実施の形態において、導電膜、特にインクジェット法により導電膜を形成する後に下地前処理を行うと好ましい。
【００５８】
次いで、ゲート絶縁膜上に、半導体膜１０６を形成する。半導体膜は、プラズマＣＶＤ法、スパッタリング法、インクジェット法等により形成することができる。半導体膜の膜厚は２５〜２００ｎｍ（好ましくは３０〜６０ｎｍ）とするとよい。半導体膜の材料は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【００５９】
半導体膜は、非晶質（アモルファス）半導体、非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体、及び非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、有機半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。特に、０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶状態は所謂マイクロクリスタル（μｃ）と呼ばれている。
【００６０】
セミアモルファス半導体の材料としてシリコンを用いたセミアモルファスシリコン（ＳＡＳとも表記する）は、珪化物気体をグロー放電分解することにより得ることができる。またＳＡＳは、珪化物気体に加えてフッ素（Ｆ2）を用いて形成してもよい。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることによりＳＡＳの形成を容易なものとすることができる。このとき希釈率が１０倍〜１０００倍の範囲となるように、珪化物気体を希釈すると好ましい。またＳＡＳは、Ｓｉ2Ｈ6及びＧｅＦ4を用い、ヘリウムガスで希釈する方法を用いて形成することができる。
【００６１】
グロー放電分解による被膜の反応生成は減圧下で行うと好ましく、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えばよい。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すればよい。基板加熱温度は３００度以下が好ましく、１００〜２５０度の基板加熱温度が推奨される。
【００６２】
また、非晶質半導体の材料としてシリコンを用いた非晶質珪素膜（アモルファスシリコン、ＡＳとも表記する）は、珪化物気体を用いて形成することができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。そして、珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いるとよい。本実施の形態では、半導体膜として、プラズマＣＶＤ法を用いて非晶質珪素膜を形成する。
【００６３】
このようなＳＡＳやＡＳは、単層構造又は積層構造をとることができる。積層構造とする場合、成膜ガスの種類や流量を変えることにより、大気に曝さず連続形成することができる。例えば、珪化物気体とフッ素系のガスを用いて形成した後、フッ素系のガスを水素系のガスに変えることにより、積層構造を有するＳＡＳを形成することができる。
【００６４】
その後、半導体膜上にチャネル保護膜として機能する絶縁膜（以下、チャネル保護膜と表記する）１０８を形成する。チャネル保護膜の材料としては、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を含む液体材料を出発原料として形成される。無機材料としては、酸化珪素、又は窒化珪素を用いることができる。
【００６５】
チャネル保護膜の作製方法としては、インクジェット法やプラズマＣＶＤ法を用いることができる。インクジェット法を用いる場合、チャネル保護膜を半導体膜上に選択的に形成することができる。またプラズマＣＶＤ法を用いる場合、チャネル保護膜をエッチングする必要がある。このとき、チャネル保護膜上にマスクを形成し、該マスクを用いてチャネル保護膜をエッチングすればよい。例えば、ゲート電極をマスクとして使用する裏面露光によりチャネル保護膜上にマスクを形成したり、インクジェット法によりチャネル保護膜上に選択的にマスクを形成することができる。
【００６６】
次いで、一導電型を有する半導体膜を形成する。一導電型を有する半導体膜は、プラズマＣＶＤ法、スパッタリング法、インクジェット法等を用いて形成することができる。一導電型を有する半導体膜を設ける場合、半導体膜と電極とのコンタクト抵抗が低くなり好ましいが、必ずしも設ける必要はない。本実施の形態では、プラズマＣＶＤ法を用いてＮ型を有する半導体膜１０９を形成する。
【００６７】
図１（Ｃ）に示すように、半導体膜１０６及びＮ型を有する半導体膜１０９を所望の形状にパターニングするためのマスク１１１を形成する。マスクは、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となるためインクジェット法を用いて形成すると好ましいが、フォトリソグラフィー法により形成してもよい。更にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程の簡略化を行うことができる。すなわち、フォトマスク形成、露光等が不要となり、設備投資コストの削減を達成でき、製造時間を短縮することができる。本実施の形態では、インクジェット法によりマスクを形成する。そのため、マスクを形成する領域上のノズル１０４から、マスク材料が含まれたドットを滴下する。
【００６８】
マスク材料として、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ポリビニルアルコール、レジストまたはベンゾシクロブテン）を用いることができる。例えばポリイミドを用いてインクジェット法によりマスクを形成する場合、所望箇所にインクジェット法によりポリイミドを吐出した後、焼成するため１５０〜３００℃で加熱処理を行うとよい。
【００６９】
図１（Ｄ）に示すように、マスクを用いてドライエッチング又はウェットエッチングにより、半導体膜１０６及びｎ型を有する半導体膜１０９をエッチングする。エッチング後、マスクを除去するため、プラズマ処理等を行う。なお、マスクは除去せずに絶縁膜として機能させてもよい。
【００７０】
図２（Ａ）に示すように、ソース電極及びドレイン電極として機能する導電膜（以下、ソース電極及びドレイン電極と表記する）を形成する。導電膜として、金、銀、銅、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。導電膜はインクジェット法、ＣＶＤ法及びスパッタリング法のいずれかを用いて形成することができる。本実施の形態では、インクジェット法を用いて、溶媒中に導電体が混入したドットを滴下して、ソース電極及びドレイン電極１１５を形成する。具体的には、図１（Ａ）に示したゲート電極と同様に行えばよく、テトラデカンの溶媒中に銀（Ａｇ）の導電体が分散しているドットを滴下する。このとき、ソース電極及びドレイン電極を形成する領域上のノズル１０４からドットを滴下し、所望の領域に描画するように形成する。ソース電極及びドレイン電極は、ゲート電極と同様に、単層構造及び積層構造のいずれを有してもよい。
【００７１】
本実施の形態のように、Ａｇをソース電極及びドレイン電極として用いる場合、保護膜として機能する絶縁膜には窒化珪素膜を形成するとよい。その結果、ゲート電極表面の膜荒れを防止することができる。
【００７２】
また、ソース電極及びドレイン電極として機能する導電膜を形成する前後に、下地前処理を行ってもよい。その結果、ソース電極及びドレイン電極の密着性を高めることができる。例えば、ｎ型半導体膜上にＴｉＯｘ膜やＴｉ膜を薄く形成し、インクジェット法によりソース電極及びドレイン電極を形成することができる。
【００７３】
その後、ドットの溶媒を除去する必要があるとき、ゲート電極と同様に、焼成したり、乾燥させるため加熱処理を施す。本実施の形態のように銀（Ａｇ）を有するドットを用いる場合、酸素及び窒素を有する雰囲気で加熱処理を行うとよい。例えば、酸素の組成比は、１０〜２５％となるように設定する。
【００７４】
またソース電極又はドレイン電極に対して、上述したようなメッキ処理を施してもよい。
【００７５】
図２（Ｂ）に示すように、ソース電極及びドレイン電極をマスクとして、ｎ型を有する半導体膜１０９をエッチングする。ｎ型を有する半導体膜により、ソース電極とドレイン電極とが短絡することを防止するためである。このとき、チャネル保護膜が多少エッチングされることがある。このようにして、第１及び第２の薄膜トランジスタとして機能する能動素子が完成する。
【００７６】
次いで、第１の薄膜トランジスタのソース電極又はドレイン電極と、第２の薄膜トランジスタのゲート電極を接続するため、ドライエッチング又はウェットエッチングにより、ゲート絶縁膜にコンタクトホールを形成する。このとき、マスクを形成し（図示しない）、該マスクを用いてゲート絶縁膜にコンタクトホールを形成することができる。マスクはインクジェット法やフォトリソグラフィー法により形成することができる。またソース電極及びドレイン電極をマスクとして、ゲート絶縁膜にコンタクトホールを形成してもよい。この場合、ソース電極及びドレイン電極が設けられていない領域において、ゲート絶縁膜が除去される。
【００７７】
その後、コンタクトホールに、第１の薄膜トランジスタのソース電極又はドレイン電極と、第２の薄膜トランジスタのゲート電極を接続するための導電膜１１６を形成する。導電膜として、金、銀、銅、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。本実施の形態では、該導電膜をインクジェット法により形成する。そのため、導電膜を形成する領域上のノズル１０４から、導電膜材料が含まれたドットを滴下する。
【００７８】
上述のように半導体膜及びｎ型を有する半導体膜をパターニング後、ゲート絶縁膜にコンタクトホールを形成し、その後ソース電極及びドレイン電極を形成する場合、導電膜１１６はソース電極及びドレイン電極の一部として形成することができる。
【００７９】
なお、ゲート絶縁膜形成前、第１の薄膜トランジスタのソース電極又はドレイン電極と、第２の薄膜トランジスタのゲート電極を接続するために導電膜を柱状に形成しておいてもよい。ゲート絶縁膜形成後、柱状の導電膜の先端を露出するように、ゲート絶縁膜をエッチバックする。そして、該柱状の導電膜を介して第１の薄膜トランジスタのソース電極又はドレイン電極と、第２の薄膜トランジスタのゲート電極を接続することができる。この場合、ゲート絶縁膜にコンタクトホールを形成する必要がない。
【００８０】
以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられる、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、チャネル保護膜が設けられている、所謂チャネル保護型である。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【００８１】
図２（Ｃ）に示すように、第２の薄膜トランジスタのソース電極又はドレイン電極上に、柱状の導電膜１１７を形成する。柱状の導電膜として、金、銀、銅、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。柱状の導電膜はインクジェット法、ＣＶＤ法及びスパッタリング法のいずれかを用いて形成することができる。本実施の形態では、インクジェット法により柱状の導電膜を形成する。インクジェット法により形成する場合、導電膜を形成する領域上のノズル１０４からドットを滴下する。このとき、柱状の導電膜を所望の高さにするため、複数回に渡ってドットを滴下するとよい。更に、ドットを滴下するたびに加熱処理を行うとよい。加熱処理により導電膜が焼成し、適切な硬度を有するようになるため、柱状の導電膜を簡便に形成することができる。但し、導電膜を有するドットの粘性が所望の値であれば、一回又は少数回のドットの滴下により、柱状の導電膜を形成することもできる。
【００８２】
図２（Ｄ）に示すように、絶縁膜（以下、層間絶縁膜と表記する）１１８を形成する。層間絶縁膜の材料としては、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。無機材料としては、酸化珪素、又は窒化珪素を用いることができる。また層間絶縁膜は、スピンコーティング法やディップ法の塗布法や、プラズマＣＶＤ法、又はインクジェット法により形成することができる。マザーガラス基板が大型化する場合、スピンコーティング法を用いることが難しくなることが懸念されるため、大型マザーガラス基板を斜めに設置し、該基板の上端から層間絶縁膜材料を有する溶媒を滴下する方法を用いてもよい。層間絶縁膜を形成することにより平坦性を高めることができ好ましい。
【００８３】
またソース電極及びドレイン電極と、層間絶縁膜との密着性を高めるため、ソース電極及びドレイン電極形成後に下地前処理を行ってもよい。
【００８４】
その後、柱状の導電膜１１７と接続するように画素電極１１９を形成する。そのため、必要に応じて、層間絶縁膜をエッチバックし、柱状の導電膜の先端を露出する。画素電極は、スパッタリング法やインクジェット法により形成することができる。また画素電極は、透光性又は非透光性を有する材料から形成することができる。例えば、透光性を有する場合、ＩＴＯ等を用いることができ、非透光性を有する場合、金属膜を用いることができる。具体的な画素電極の材料として、インジウム錫酸化物（ＩＴＯ、Indium Tin Oxide）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ2）を混合したＩＴＯ−ＳｉＯｘ（便宜上ＩＴＳＯ又はＮＩＴＯと表記する）、有機インジウム、有機スズ、窒化チタン（ＴｉＮ）等を用いることもできる。本実施の形態では、スパッタリング法により、ＮＩＴＯを用いて画素電極を形成する。なお、画素電極にＮＩＴＯを用いる場合、層間絶縁膜上に窒化珪素膜を形成した後にＮＩＴＯを形成するとよい。
【００８５】
次いで、画素電極１１９の端部を覆うように、隔壁又は土手として機能する絶縁膜１２０を形成する。絶縁膜には、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。例えば、有機材料としてポジ型の感光性アクリルを用いた場合、露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。そのため、後に形成する電界発光層等の段切れを防止することができる。この状態のＴＦＴ基板をモジュール用ＴＦＴ基板と表記する。
【００８６】
また図２２には、メッキ法を用いてゲート電極を積層構造として形成した場合の断面図を示す。メッキ法により、ゲート電極１０３の周囲に、銅からなる導電膜１０２が形成される。その他の構成は図２（Ｄ）と同様であるため、説明を省略する。
【００８７】
またソース電極、又はドレイン電極の周囲に銅からなる導電膜を形成することもできる。
【００８８】
図２３には、電気メッキ処理を行う状態を示し、大型マザーガラス基板から４つのパネルを得る多面取りを行う場合について説明する。
【００８９】
図２３（Ａ）に示すように、基板１００には、ゲート電極１０３と同一レイヤー、例えばインクジェット法によりＡｇを描画して、電流を供給するための導電膜１８０を形成する。該導電膜１８０は、ゲート電極と異なる材料から形成してもよく、電解メッキ処理により形成したいＣｕから形成してもよい。このとき、Ａｇからなるゲート電極上にもＣｕを形成するとよい。その結果、メッキ処理により、Ｃｕを均一に形成することができる。
【００９０】
図２３（Ｂ）に示すように、基板１００はステージ１８４に固定され、基板に対して、金属の溶けた水溶液を滴下するためのヘッド１８１と、該金属の溶けた水溶液を水洗するためのヘッド１８２と、乾燥させるために気体が噴出するためのヘッド１８３と、が順に配置される。このように複数のノズルを配置することにより、連続処理ができ、スループットを高めることができる。電気メッキ法によりＣｕを形成する場合、金属の溶けた水溶液として硫酸銅と希硫酸からなる溶液を用いることができる。乾燥させるための気体は、酸素、窒素、それらの混合物を用いることができる。さらに乾燥を早めるため、温風を噴出してもよい。
【００９１】
この状態で、基板１００を矢印方向に移動させ、大型マザーガラス基板に対して、電気メッキ処理を行うことができる。もちろん基板１００とヘッド１８１、１８２、１８３とは相対的に移動すればよい。
【００９２】
このとき、図２３（Ｃ）に示すように、基板１００は、ステージ１８４に固定され、角度θとなるように斜めに配置する。角度θは、０°＜θ＜９０°、好ましくは４５°＜θ＜８０°の範囲をとることができる。また角度θは、９０°＜θ＜１２０°とし、圧力を高くしてヘッド１８１からの水溶液を噴出することもできる。同様に、圧力を高くしてヘッド１８２から水洗の水、及びヘッド１８３からの気体を噴出する。この場合、水溶液は基板１００上を垂れることなく、そのまま落ちるため、水溶液のムラを防止することができる。このように、基板を斜めに配置することにより、マザーガラス基板の大型化に伴うメッキ処理装置の大型化を防ぐことができる。
【００９３】
また、ステージ１８４は、導電体、及び絶縁体１８５からなり、一方の導電体を陽極、他方の導電体を陰極とし、基板１００に形成された導電膜１８０に接続している。これらに電流を流すことにより、メッキ処理を行うことができる。もちろん、ステージ１８４に、導電体及び絶縁体を設置してもよい。
【００９４】
なお、本実施の形態と異なり、基板１００を金属の溶けた水溶液に浸けてメッキ処理を行ってもよい。
【００９５】
また、溶液中の金属イオンの還元作用により電流を流すことない無電解メッキ法により、ゲート電極の周囲に導電膜１０２を形成してもよい。この場合、電流を流すための導電膜１８０を形成することがない。
【００９６】
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【００９７】
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。
【００９８】
（実施の形態２）
本実施の形態では、上記実施の形態と異なる方法により第１及び第２の薄膜トランジスタを作製する例を説明する。具体的には、層間絶縁膜に設けられたコンタクトホールの形成方法が異なり、その他の構成は上記実施の形態と同様であるため説明を省略する。
【００９９】
図３（Ａ）に示すように、上記実施の形態と同様に、第１及び第２の薄膜トランジスタを形成する。本実施の形態では、柱状の導電膜を形成することなく、第１及び第２の薄膜トランジスタを覆うように層間絶縁膜１１８を形成する。
【０１００】
その後、層間絶縁膜上にマスクを形成する。マスクは、インクジェット法又はフォトリソグラフィー法により形成することができる。本実施の形態では、インクジェット法によりマスクを形成する。インクジェット法によりマスクを形成すると、フォトリソグラフィー工程の簡略化を行うことができる。すなわち、フォトマスク形成、露光等が不要となり、設備投資コストの削減を達成でき、製造時間を短縮することができる。
このとき、マスクを形成する領域上のノズル１０４から、マスク材料を有するドットを滴下する。
【０１０１】
その後、該マスクを用いて、ドライエッチング法により層間絶縁膜にコンタクトホール１２２を形成する。コンタクトホールは、第２の薄膜トランジスタのソース電極又はドレイン電極と接続する領域に形成する。
【０１０２】
図３（Ｂ）に示すように、コンタクトホールに柱状の導電膜１２３を形成する。柱状の導電膜として、金、銀、銅、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。柱状の導電膜はインクジェット法、ＣＶＤ法及びスパッタリング法のいずれかを用いて形成することができる。本実施の形態では、インクジェット法により柱状の導電膜を形成する。インクジェット法により形成する場合、導電膜を形成する領域上のノズル１０４からドットを滴下する。このとき、柱状の導電膜を所望の高さにするため、複数回に渡ってドットを滴下するとよい。また本実施の形態では、コンタクトホールの側壁に保護されているため、ドットを滴下するたびに加熱処理を行わなくともよい。
【０１０３】
図３（Ｃ）に示すように、上記実施の形態と同様に、柱状の導電膜と接続するように画素電極１１９を形成する。その後、画素電極の端部を覆うように土手又は隔壁として機能する絶縁膜１２０を形成する。このようにしてモジュール用ＴＦＴ基板を形成することができる。
【０１０４】
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０１０５】
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。
【０１０６】
（実施の形態３）
本実施の形態では、上記実施の形態と異なる方法により第１及び第２の薄膜トランジスタを作製する例を説明する。具体的には、層間絶縁膜の形成方法が異なり、その他の構成は上記実施の形態と同様であるため説明を省略する。
【０１０７】
図４（Ａ）に示すように、上記実施の形態と同様に、第１及び第２の薄膜トランジスタを形成し、薄膜トランジスタを覆うように層間絶縁膜を形成する。本実施の形態では、インクジェット法により層間絶縁膜を形成する。そして第２の薄膜トランジスタのソース電極又はドレイン電極において、画素電極と接続する電極上には層間絶縁膜１２５を形成しないように形成する。このとき、層間絶縁膜を形成する領域上のノズル１０４から絶縁膜材料を有するドットを滴下する。ドットの粘性を設定することにより、図４（Ａ）に示すような層間絶縁膜を形成することが可能となる。その結果、層間絶縁膜に画素電極を接続するためのコンタクトホールを形成する必要がない。
【０１０８】
図４（Ｂ）に示すように、層間絶縁膜の開口部１２６に、画素電極１１９を形成することができる。画素電極は、スパッタリング法やインクジェット法により形成することができる。また画素電極は、透光性又は非透光性を有する材料から形成することができる。例えば、透光性を有する場合、ＩＴＯ等を用いることができ、非透光性を有する場合、金属膜を用いることができる。具体的な画素電極の材料として、インジウム錫酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ2）を混合したＩＴＯ−ＳｉＯｘ（便宜上ＩＴＳＯ又はＮＩＴＯと表記する）、有機インジウム、有機スズ、窒化チタン（ＴｉＮ）等を用いることもできる。本実施の形態では、ノズル１０４から透明導電膜材料を有するドットを滴下し、画素電極１１９を形成する。
【０１０９】
図４（Ｃ）に示すように、画素電極の端部、及び該開口部領域上の画素電極（合わせて画素電極の一部とも表記する）を覆うように土手又は隔壁として機能する絶縁膜１２０を形成する。このとき、絶縁膜１２０は、平坦な領域に設けられている画素電極が露出するように、平坦領域外の画素電極を覆って形成する。その結果、後に形成する電界発光層の段切れを防止することができる。また絶縁膜１２０を形成せずに、層間絶縁膜の開口部に設けられた状態で電界発光層を形成してもよい。このようにしてモジュール用ＴＦＴ基板を形成することができる。
【０１１０】
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０１１１】
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。
【０１１２】
（実施の形態４）
本実施の形態では、上記実施の形態と異なる方法により第１及び第２の薄膜トランジスタを作製する例を説明する。具体的には、層間絶縁膜及びコンタクトホールの形成方法が異なり、その他の構成は上記実施の形態と同様であるため説明を省略する。
【０１１３】
図５（Ａ）に示すように、上記実施の形態と同様に、第１及び第２の薄膜トランジスタを形成し、薄膜トランジスタを覆うように層間絶縁膜を形成する。本実施の形態では、柱状形状を有し、撥液性を有する有機膜１２８を形成した後、インクジェット法により、層間絶縁膜１１８を形成する。このとき、有機膜が層間絶縁膜に対して撥液性となっているため、有機膜上に層間絶縁膜は形成されない。
【０１１４】
有機膜は、インクジェット法により、例えばＰＶＡ（ポリビニルアルコール）やＦＡＳ（フルオロアルキルシラン）を用いて形成することができる。またさらに、有機膜に対してプラズマ、レーザー又は電子ビーム等によって処理を行う。その結果、有機膜の撥液性を高めることができる。なお詳細は、同出願人の特願２００３−３４４８８０を参照すればよい。
【０１１５】
図５（Ｂ）に示すように、有機膜１２８をドライエッチング、ウェットエッチング、大気圧プラズマを用いたエッチングや、水洗処理、又はレーザーや電子ビームを用いた処理によって選択的に除去することができる。本実施の形態では、水洗処理により有機膜１２８を除去する。その結果、有機膜が除去された領域をコンタクトホール１２９として使用することができる。
【０１１６】
図５（Ｃ）に示すように、画素電極１１９を形成する。画素電極は、スパッタリング法やインクジェット法により形成することができる。また画素電極は、透光性又は非透光性を有する材料から形成することができる。例えば、透光性を有する場合、ＩＴＯ等を用いることができ、非透光性を有する場合、金属膜を用いることができる。具体的な画素電極の材料として、インジウム錫酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ2）を混合したＩＴＯ−ＳｉＯｘ（便宜上ＩＴＳＯ又はＮＩＴＯと表記する）、有機インジウム、有機スズ、窒化チタン（ＴｉＮ）等を用いることもできる。本実施の形態では、ノズル１０４から透明導電膜材料を有するドットを滴下し、画素電極１１９を形成する。このとき、コンタクトホール１２９に画素電極が形成されるよう、コンタクトホール上のノズル１０４からのドット量を調整する。
【０１１７】
その後上記実施の形態と同様に、画素電極の端部を覆うように土手又は隔壁として機能する絶縁膜を形成する。このようにしてモジュール用ＴＦＴ基板を形成することができる。
【０１１８】
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０１１９】
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。
【０１２０】
（実施の形態５）
本実施の形態では、上記実施の形態と異なる方法により第１及び第２の薄膜トランジスタを作製する例を説明する。具体的には、層間絶縁膜及びコンタクトホールの形成方法が異なり、その他の構成は上記実施の形態と同様であるため説明を省略する。
【０１２１】
図６（Ａ）に示すように、上記実施の形態と同様に、第１及び第２の薄膜トランジスタを形成する。その後、層間絶縁膜の被形成面、本実施の形態ではソース電極及びドレイン電極、チャネル保護膜、並びにゲート絶縁膜等の上に、層間絶縁膜に対して撥液性を有する膜１３６を形成する。撥液性を有する膜として、インクジェット法により、例えばＰＶＡ（ポリビニルアルコール）やＦＡＳ（フルオロアルキルシラン）を用いて形成することができる。
【０１２２】
図６（Ｂ）に示すように、選択的にマスク１３１を形成する。マスクは、インクジェット法により、例えばポリイミド、ポリビニルアルコール等を用いて形成することができる。マスク１３１を用いて、撥液性を有する膜１３６を選択的に除去する。除去する手段として、ドライエッチング、ウェットエッチング、大気圧プラズマを用いたエッチングや、水洗処理、又はレーザーや電子ビームを用いた処理を用いることができる。本実施の形態では、大気圧中において酸素ガスを用いたプラズマ処理により撥液性を有する膜を除去する。その後、マスク１３１も同様な手段を用いて除去する。本実施の形態では、水洗処理によりマスクを除去する。
【０１２３】
図６（Ｃ）に示すように、層間絶縁膜１１８を形成する。層間絶縁膜は、選択的に形成された撥液性を有する膜上には形成されない。その結果、開口部１３５が形成される。
【０１２４】
図６（Ｄ）に示すように、開口部１３５に画素電極１１９を形成し、画素電極の端部、及び開口部上の画素電極（合わせて画素電極の一部と表記する）を覆うように土手又は隔壁として機能する絶縁膜１２０を形成する。このようにしてモジュール用ＴＦＴ基板を形成することができる。
【０１２５】
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０１２６】
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。
【０１２７】
（実施の形態６）
本実施の形態では、上記実施の形態と異なる方法により第１及び第２の薄膜トランジスタを作製する例を説明する。具体的には、チャネル保護膜を設けない構成が異なり、その他の構成は上記実施の形態と同様であるため説明を省略する。
【０１２８】
図７（Ａ）に示すように、上記実施の形態と同様に、基板１００上に、光触媒物質としてＴｉＯｘ膜１０１を形成し、第１及び第２の薄膜トランジスタを形成する領域１１、１２にゲート電極１０３を形成し、ゲート絶縁膜１０５、半導体膜１０６、ｎ型を有する半導体膜１０９を順に形成する。このように半導体とｎ型を有する半導体膜をプラズマＣＶＤ法により形成する場合、半導体膜１０６と、ｎ型を有する半導体膜１０９、更にはゲート絶縁膜を連続形成すると好ましい。この場合、原料ガスの供給を変化させることにより大気開放せず、連続形成することができる。
【０１２９】
その後、半導体膜１０６、ｎ型を有する半導体膜１０９を所望の形状にパターニングするため、マスク１１１を形成する。
【０１３０】
図７（Ｂ）に示すように、半導体膜及びｎ型を有する半導体膜をパターニング後、半導体膜及びｎ型を有する半導体膜の周囲部に絶縁膜１３０を形成する。但し、ｎ型を有する半導体膜と、後に形成するソース電極及びドレイン電極が接続する必要がある。そのため、絶縁膜１３０は、ｎ型を有する半導体膜が露出するように、周辺部に形成する。
【０１３１】
絶縁膜１３０の材料としては、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。無機材料としては、酸化珪素、又は窒化珪素を用いることができる。絶縁膜１３０は、インクジェット法やプラズマＣＶＤ法により形成することができる。
【０１３２】
絶縁膜１３０により、半導体膜及びｎ型を有する半導体膜の周辺部の段差を小さくでき、なめらかな形状とすることができる。その結果、後に形成するソース電極及びドレイン電極の段切れを防止することができる。本実施の形態の半導体膜及びｎ型を有する半導体膜の周囲部に絶縁膜１３０を形成する構造は、上記実施の形態と自由に組み合わせて用いることができる。
【０１３３】
その後、ソース電極及びドレイン電極１１５をマスクとして、ｎ型を有する半導体膜１０９をエッチングする。ｎ型を有する半導体膜により、ソース電極とドレイン電極とが短絡することを防止するためである。このとき、半導体膜が多少エッチングされることがある。
【０１３４】
次いで、第１の薄膜トランジスタのソース電極又はドレイン電極と、第２の薄膜トランジスタのゲート電極を接続するため、エッチング法により、ゲート絶縁膜にコンタクトホールを形成する。ゲート絶縁膜のコンタクトホール形成方法は、上記実施の形態を参照すればよい。
【０１３５】
その後、コンタクトホールに、第１の薄膜トランジスタのソース電極又はドレイン電極と、第２の薄膜トランジスタのゲート電極を接続するための導電膜１１６を形成する。導電膜１１６の形成方法は、上記実施の形態を参照すればよい。
【０１３６】
このようにして、第１及び第２の薄膜トランジスタとして機能する能動素子が完成する。
【０１３７】
以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられる、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、チャネル保護膜が設けられていない、所謂チャネルエッチ型である。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【０１３８】
図７（Ｃ）に示すように、第２の薄膜トランジスタのソース電極又はドレイン電極上に、柱状の導電膜１１７を形成する。その後、層間絶縁膜１１８、画素電極１１９、土手又は隔壁として機能する絶縁膜１２０を形成する。柱状の導電膜１１７、層間絶縁膜１１８、画素電極１１９、土手又は隔壁として機能する絶縁膜１２０の形成方法は、上記実施の形態を参照すればよい。また図７（Ｃ）は、実施の形態１に対応するように柱状の導電膜１１７、層間絶縁膜１１８、画素電極１１９、等を形成しているが、本実施の形態は実施の形態２乃至５と自由に組み合わせることができる。この状態のＴＦＴ基板をモジュール用ＴＦＴ基板と表記する。
【０１３９】
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０１４０】
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。
【０１４１】
（実施の形態７）
本実施の形態では、上記実施の形態と異なる方法により第１及び第２の薄膜トランジスタを作製する例を説明する。具体的には、半導体膜上にゲート電極が設けられた所謂トップゲート型の薄膜トランジスタであって、その他の構成は上記実施の形態と同様であるため説明を省略する。
【０１４２】
図８（Ａ）に示すように、基板１００上にＴｉＯｘ膜１０１を形成する。また基板上には、必要に応じて下地膜を形成してもよいことは上述の通りである。下地膜としては、酸化珪素、窒化珪素、窒化酸化珪素、酸化チタン、窒化チタンなどの絶縁膜を用いることができる。本実施の形態では、ＴｉＯｘ膜が下地膜として機能している。
【０１４３】
第１及び第２の薄膜トランジスタを形成する領域１１、１２に、ソース電極及びドレイン電極１１５を形成する。ソース電極及びドレイン電極の作製方法は、上記実施の形態を参照すればよく、本実施の形態ではインクジェット法により、Ａｇを有するドットを滴下して形成する。その後、必要に応じてｎ型を有する半導体膜１０９を形成する。その結果、ソース電極及びドレイン電極と、半導体膜の抵抗が低くなることができ、好ましい。ｎ型を有する半導体膜を形成する場合、ｎ型を有する半導体膜により、ソース電極とドレイン電極とが短絡することを防止するためにエッチングする必要がある。
【０１４４】
半導体膜１０６、ゲート絶縁膜１０５を順に形成する。半導体膜及びゲート絶縁膜は、原料ガスを変えることにより連続形成することができる。半導体膜及びゲート絶縁膜の作製方法は、上記実施の形態を参照すればよい。その後、マスクを形成し（図示しない）、ｎ型を有する半導体膜１０９、半導体膜１０６、及びゲート絶縁膜１０５を、所望の形状にパターニングする。
【０１４５】
半導体膜上に、ゲート電極１０３を形成する。ゲート電極の作製方法は、上記実施の形態を参照すればよい。本実施の形態では、インクジェット法により、Ａｇを有するドットを滴下して形成する。
【０１４６】
また図示しないが、ゲート電極上には、保護膜を形成するとよい。保護膜は、窒化珪素、酸化珪素等から形成することができ、また単層構造又は積層構造をとることができる。例えば、窒化珪素、酸化珪素、窒化珪素の順に積層された保護膜を形成することができる。本実施の形態のように、Ａｇをゲート電極として用いる場合、ゲート絶縁膜として、Ａｇと接する絶縁膜には窒化珪素膜を用いると好ましい。酸素を有する絶縁膜を用いると、Ａｇと反応し、酸化銀が形成され、ゲート電極表面が荒れる恐れがあるからである。
【０１４７】
その後、第１の薄膜トランジスタのソース電極又はドレイン電極と、第２の薄膜トランジスタのゲート電極を接続するための導電膜１１６を形成する。導電膜の作製方法は、上記実施の形態を参照すればよい。
【０１４８】
このようにして、第１及び第２の薄膜トランジスタとして機能する能動素子が完成する。
【０１４９】
以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より上方にゲート電極が設けられる、所謂トップゲート型の薄膜トランジスタである。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【０１５０】
図８（Ｂ）に示すように、第２の薄膜トランジスタのソース電極又はドレイン電極上に、柱状の導電膜１１７を形成する。その後、層間絶縁膜１１８、画素電極１１９、土手又は隔壁として機能する絶縁膜１２０を形成する。柱状の導電膜１１７、層間絶縁膜１１８、画素電極１１９、土手又は隔壁として機能する絶縁膜１２０の形成方法は、上記実施の形態を参照すればよい。また図８（Ｂ）は、実施の形態１に対応するように柱状の導電膜１１７、層間絶縁膜１１８、画素電極１１９、等を形成しているが、本実施の形態は実施の形態２乃至５と自由に組み合わせることができる。この状態のＴＦＴ基板をモジュール用ＴＦＴ基板と表記する。
【０１５１】
また本実施の形態で示した薄膜トランジスタは、少なくともインクジェット法により導電膜又は導電膜以外のマスクを形成することを特徴とする。そのため、導電膜又は導電膜以外のマスクを形成する一工程にインクジェット法を用いれば、その他の導電膜を形成する工程はインクジェット法以外を用いてもよい。一工程にインクジェット法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０１５２】
以上のように、下地前処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。更に選択的に下地前処理を行う場合、ドットが多少ずれて吐出されたときであっても、下地前処理領域に沿って配線を形成することができ、配線形成の正確な位置制御が可能となる。
【０１５３】
（実施の形態８）
本実施の形態では、層間絶縁膜に対する平坦化処理について説明する。
【０１５４】
図９（Ａ）に示すように、インクジェット法や塗布法により層間絶縁膜１１８を形成する。層間絶縁膜の材料は、上記実施の形態を参照することができる。本実施の形態では、シロキサンを用い、インクジェット法により層間絶縁膜を形成する。このとき、有機材料を有するドットを滴下し、加熱する前に、気体を噴きつける手段１５０により、層間絶縁膜を平坦化する。例えば、気体を噴きつける手段としては、基板等の不純物除去に使われているエアナイフを用いることができる。また気体としては、大気、酸素、又は窒素を用いることができる。その結果、層間絶縁膜表面に形成されたミクロな凹凸まで平坦化することができる。平坦化処理後、加熱を行い、焼成する。
【０１５５】
気体を噴きつける手段により、柱状の導電膜１１７の表面も平坦化することができる。例えば、層間絶縁膜にコンタクトホールを形成した後、該コンタクトホールへインクジェット法により導電膜を形成する場合、導電膜材料を有するドットを滴下し、加熱する前に、気体を噴きつける手段により、導電膜の表面を平坦化することができる。平坦化処理後、加熱を行い、焼成する。
【０１５６】
また、導電膜を形成後、柱状形状を保持する程度に加熱し、層間絶縁膜を形成する。その後、加熱する前に、気体を噴きつける手段により導電膜及び層間絶縁膜の表面を平坦化することができる。平坦化処理後、加熱を行い、焼成する。
【０１５７】
また更に、導電膜形成領域に導電膜材料を有するドットを数滴滴下し、層間絶縁膜を形成する。このとき、導電膜材料を有するドットに、撥液性を持たせることにより、ドット上の層間絶縁膜に開口部が形成される。そして、開口部に導電膜材料を有するドットを滴下して柱状の導電膜を形成する。その後、加熱する前に、気体を噴きつける手段により、導電膜及び層間絶縁膜の表面を平坦化することができる。平坦化処理後、加熱を行い、焼成する。
【０１５８】
このように層間絶縁膜及び導電膜の表面の平坦性を高めることにより、絶縁膜及び導電膜が積層した多層配線を形成することができる。
【０１５９】
本実施の形態において、気体を噴きつける手段により層間絶縁膜等の表面を平坦化することを特徴としており、その他の構成は上記実施の形態と自由に組み合わせることができる。
【０１６０】
図９（Ｂ）には、平坦化処理工程の全体図を示す。気体を噴きつける手段１５０の幅が、層間絶縁膜が形成された基板１００の幅より大きい方場合、大型マザーガラス基板であっても生産性が高くなり、好ましい。一方、気体を噴きつける手段の幅が、基板の幅よりも小さくとも、複数回走査することにより、大型マザーガラス基板に対する平坦化処理を行うことができる。また図９において、気体を噴きつける手段が移動するよう記載するが、気体を噴きつける手段と基板とが相対的に移動すればよい。
【０１６１】
このような平坦化処理は、大気圧下又は減圧下で行うことができる。更に、平坦化処理室を酸素、窒素、希ガス等を導入して雰囲気制御を行ってもよい。また、基板を加熱したり、平坦化処理室の温度を制御してもよい。
【０１６２】
図１０には、インクジェット法等によるドットの滴下を行う処理室（滴下処理室）と、平坦化処理室とが直列方向に連結されたインライン方式の製造装置を示す。
【０１６３】
基板を保管するロード室２００は、搬送室２０１を介して液滴吐出を行う滴下処理室２０２と設置され、滴下処理室は搬送室２０３を介して平坦化処理室２０４と設置される。基板１００は、ロード室、滴下処理室、平坦化処理室の順に搬送され、上記実施の形態に示したように処理される。また平坦化処理の後、滴下処理を行ってもよい。
【０１６４】
また図１０に示す平坦化処理室のように、気体を噴きつける手段を基板対して斜めに配置すると好ましい。平坦化を開始する位置を制御することができるからである。
【０１６５】
このような製造装置により、基板の搬送が簡便となり好ましい。また、滴下処理、及び平坦化処理において、雰囲気制御を行う場合、インライン方式の製造装置を用いると、大気開放することなく処理することができ、好ましい。
【０１６６】
（実施の形態９）
本実施の形態では、上記実施の形態で示したモジュール用ＴＦＴ基板に、電界発光層を形成する場合について説明する。
【０１６７】
図１１（Ａ）に示すように、土手又は隔壁として機能する絶縁膜１２０に、画素電極（発光素子の第１の電極とも表記する）１１９が露出するように開口部を形成する。絶縁膜の開口部の端面は、テーパ又は曲率を有する。例えば、絶縁膜１２０をポジ型の感光性アクリルを用いて形成した場合、露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。開口部のテーパ又は曲率により、後に形成する電界発光層等の段切れを防止することができる。
【０１６８】
絶縁膜１２０を形成後、大気圧下又は減圧下で加熱処理を行うと好ましい。加熱温度は、１００℃〜４５０℃、好ましくは２５０℃〜３５０℃で行うとよい。その結果、絶縁膜１２０中又はその表面に吸着している水分を除去することができる。
【０１６９】
なお本実施の形態では、画素電極にＮＩＴＯを用いるため、層間絶縁膜上に窒化珪素膜１３２を形成した後に画素電極１１９を形成する。
【０１７０】
絶縁膜１２０の開口部に、電界発光層１３３を形成する。絶縁膜１２０に対する加熱処理の後、大気に晒さずに電界発光層を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。また電界発光層を形成する前にプラズマ処理を施し、絶縁膜１２０に撥液性処理を行ってもよい。本実施の形態では、絶縁膜１２０の開口部に対してプラズマ処理を行う。電界発光層の材料は、有機材料（低分子又は高分子を含む）、又は有機材料と無機材料の複合材料として用いることができる。また電界発光層は、インクジェット法、塗布法又は蒸着法により形成することができる。高分子材料は、インクジェット法又は塗布法が好ましく、低分子材料は蒸着法、特に真空蒸着法が好ましい。本実施の形態では、電界発光層として、低分子材料を真空蒸着法により形成する。
【０１７１】
なお電界発光層が形成する分子励起子の種類としては一重項励起状態と三重項励起状態が可能である。基底状態は通常一重項状態であり、一重項励起状態からの発光は蛍光と呼ばれる。また、三重項励起状態からの発光は燐光と呼ばれる。電界発光層からの発光とは、どちらの励起状態が寄与する場合も含まれる。更には、蛍光と燐光を組み合わせて用いてもよく、各ＲＧＢの発光特性（発光輝度や寿命等）により蛍光及び燐光のいずれかを選択することができる。
【０１７２】
一般的に電界発光層は、画素電極１１９側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積層されている。但し、本発明では駆動用トランジスタがｎチャネル型であるため、画素電極を陰極として、ＥＩＬ（電子注入層）、ＥＴＬ（電子輸送層）、ＥＭＬ（発光層）、ＨＴＬ（ホール輸送層）、ＨＩＬ（ホール注入層）の順に積層すると好ましい。なお電界発光層は、このような積層構造以外に単層構造、又は混合構造をとることができる。
【０１７３】
具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰやＡｌｑ3、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ2をそれぞれ用いる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ3を用いればよい。
【０１７４】
なお、電界発光層は上記材料に限定されない。例えば、ＣｕＰｃやＰＥＤＯＴの代わりに酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物とα−ＮＰＤやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。
【０１７５】
本実施の形態において、電界発光層１４１として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成することができる。インクジェット法を用いる場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、蒸着マスクを用いずに形成することができる。
【０１７６】
さらに各ＲＧＢの電界発光層を形成する場合、カラーフィルターを用いて、高精細な表示を行うこともできる。カラーフィルターにより、各ＲＧＢの発光スペクトルにおけるブロードなピークを鋭くなるように補正できるからである。
【０１７７】
以上、各ＲＧＢの電界発光層を形成する場合を説明したが、単色の発光を示す電界発光層を形成してもよい。この場合であってカラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。例えば、白色又は橙色の発光を示す電界発光層を形成する場合、カラーフィルターやカラーフィルターと色変換層とを組み合わせたものを設けることによりフルカラー表示を行うことができる。カラーフィルターや色変換層は、例えば第２の基板（封止基板とも表記する）に形成し、基板へ張り合わせればよい。カラーフィルター、及び色変換層のいずれもインクジェット法により形成することができる。
【０１７８】
もちろん単色の発光を示す電界発光層を形成して単色表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示を行うことができる。エリアカラータイプは、パッシブマトリクス型の構造が適しており、主に文字や記号を表示することができる。
【０１７９】
その後図１１（Ｂ）に示すように、電界発光層１３３及び絶縁膜１２０を覆うように発光素子の第２の電極１３４を形成する。
【０１８０】
第１の電極１１９及び第２の電極１３４の材料は、仕事関数を考慮して選択する必要がある。そして第１の電極及び第２の電極は、画素構成により、いずれも陽極、又は陰極となりうる。本実施の形態では、第１の電極が接続される第２の薄膜トランジスタの極性がｎチャネル型であるため、第１の電極を陰極、第２の電極を陽極とすると好ましい。また第２の薄膜トランジスタの極性がｐチャネル型である場合、第１の電極を陽極、第２の電極を陰極とすると好ましい。
【０１８１】
以下に、陽極及び陰極に用いる電極材料について説明する。
【０１８２】
陽極として用いる電極材料としては、仕事関数の大きい（仕事関数４．０eV以上）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体例な材料としては、ＩＴＯ（indium tin oxide）、酸化インジウムに２〜２０%の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）、ＩＴＳＯ（ＮＩＴＯ）、金、白金、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、又は金属材料の窒化物（例えば、窒化チタン等）を用いることができる。
【０１８３】
一方、陰極として用いる電極材料としては、仕事関数の小さい（仕事関数３．８eV以下）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体的な材料としては、元素周期律の１族又は２族に属する元素、すなわちリチウムやセシウム等のアルカリ金属、及びマグネシウム、カルシウム、ストロンチウム等のアルカリ土類金属、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ2）の他、希土類金属を含む遷移金属を用いて形成することができる。
【０１８４】
また、本実施の形態において陰極材料を透光性とする必要がある場合、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ、ＩＺＯ、ＩＴＳＯ又はその他の金属（合金を含む）との積層により形成することができる。
【０１８５】
このように第１の電極又は第２の電極として用いられる陽極材料又は陰極材料を、透光性、又は非透光性とすることにより、電界発光層からの光の射出方向を選択することができる。例えば、第１の電極及び第２の電極を、透光性を有する材料で形成する場合、電界発光層からの光が基板側１７０及び封止基板側１７１へ射出する両面発光型の表示を行うことができる。このとき、光の出射方向とならない側に設けられた非透光性の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。
【０１８６】
これら第１の電極及び第２の電極は蒸着法、スパッタリング法、又はインクジェット法等により形成することができる。
【０１８７】
またスパッタリング法により、第２の電極として、例えばＩＴＯ、ＩＴＳＯ、又はそれらの積層体を形成する場合、スパッタリング時、電界発光層にダメージが入る恐れがある。スパッタリングによるダメージを低減するため、酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物が電界発光層の最上面に形成されると好ましい。そのため、ＨＩＬ等として機能する酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）又は酸化チタン（ＴｉＯｘ）等の酸化物を電界発光層の最上面に形成し、第１の電極側から順に、ＥＩＬ（電子注入層）、ＥＴＬ（電子輸送層）、ＥＭＬ（発光層）、ＨＴＬ（ホール輸送層）、ＨＩＬ（ホール注入層）、第２の電極の順に積層するとよい。すなわち、有機材料と無機材料とが混在した電界発光層を形成してもよい。このとき第１の電極は陰極として機能し、第２の電極は陽極として機能する。
【０１８８】
特に本実施の形態では、第２の薄膜トランジスタの極性がｎチャネル型であるため、電子の移動方向を考慮すると、第１の電極を陰極、ＥＩＬ（電子注入層）、ＥＴＬ（電子輸送層）、ＥＭＬ（発光層）、ＨＴＬ（ホール輸送層）、ＨＩＬ（ホール注入層）、第２の電極を陽極とすると好ましい。
【０１８９】
また本実施の形態において、層間絶縁膜を形成するため高い平坦性を有し、電界発光層へ均一に電圧を印加することができ好ましい。
【０１９０】
その後、第２の電極上に保護膜として、スパッタリング法やＣＶＤ法により、窒素を含む絶縁膜、窒素を含む炭素膜（ＣＮｘ）、ＤＬＣ等を形成するとよい。またこれら無機材料から成る膜上に、スチレンポリマー等の有機材料から成る膜を積層してもよい。その結果、水分や酸素の侵入を防止することができる。特に、第２の電極にＮＩＴＯを用いる場合、保護膜として窒化珪素膜を形成すると好ましい。また第１の電極、第２の電極、その他の電極により、表示領域の側面を覆って酸素や水分の侵入を防ぐこともできる。
【０１９１】
その後、図１２（Ａ）に示すように、シール材１５３を用いて封止基板１５１を張り合わせる。封止基板により形成される空間１５４には、窒素を封入したり、乾燥剤を配置してもよい。また透光性を有し、吸水性の高い樹脂を充填してもよい。本実施の形態では、封止基板１５１に溝を形成して、該溝へ乾燥剤１５２を充填させる。乾燥剤は、電界発光層からの光の射出を遮らないように絶縁膜１２０上方に形成するとよい。また乾燥剤はシール材上方に乾燥剤を設けてもよい。その結果、シール材からの酸素や水分の侵入を防ぐことができるからである。
【０１９２】
このようにして発光モジュールが完成する。
【０１９３】
またシール材の外側に設けられた外部端子との接続領域において、基板上の配線は異方性導電膜１６０を用いてＦＰＣ（フレキシブルプリントサーキット：Flexible Printed Circuit）１６１を接着して外部端子１６２と接続することができる。外部端子は、信号線駆動回路又は走査線駆動回路であって、ＩＣチップ又は結晶性半導体膜を有する集積回路から構成される。本実施の形態において、半導体膜材料として微結晶半導体を選択する場合走査線駆動回路、又はそれら回路の一部を構成するセレクタ回路（アナログスイッチ）等を、同一基板上に形成することができる。また結晶性半導体膜を選択する場合、走査線駆動回路及び信号線駆動回路を、同一基板上に形成することができる。信号線駆動回路又は走査線駆動回路とを接続すればよい。また信号線駆動回路又は走査線駆動回路を外部回路として形成してもよい。
【０１９４】
このように発光モジュールに外部端子が接続された発光装置を形成することができる。
【０１９５】
（実施の形態１０）
本実施の形態では、画素回路、及びその動作について説明する。
【０１９６】
図１３（Ａ）に示す画素は、列方向に信号線４１０及び電源線４１１、４１２、行方向に走査線４１４が配置される。また、スイッチング用ＴＦＴ４０１、駆動用ＴＦＴ４０３、電流制御用ＴＦＴ４０４、容量素子４０２及び発光素子４０５を有する。
【０１９７】
図１３（Ｃ）に示す画素は、駆動用ＴＦＴ４０３のゲート電極が、行方向に配置された電源線４１２に接続される点が異なっており、それ以外は図１３（Ａ）に示す画素と同じ構成である。つまり、図１３（Ａ）（Ｃ）に示す両画素は、同じ等価回路図を示す。しかしながら、信号線と平行な方向（行方向）に電源線４１２が配置される場合（図１３（Ａ））と、走査線と平行な方向（列方向）に電源線４１２が配置される場合（図１３（Ｃ））とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用ＴＦＴ４０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図１３（Ａ）（Ｃ）として分けて記載する。
【０１９８】
図１３（Ａ）（Ｃ）に示す画素の特徴として、画素内に駆動用ＴＦＴ４０３、電流制御用ＴＦＴ４０４が直列に接続されており、駆動用ＴＦＴ４０３のチャネル長Ｌ(４０３)、チャネル幅Ｗ(４０３)、電流制御用ＴＦＴ４０４のチャネル長Ｌ(4０４)、チャネル幅Ｗ(4０４)は、Ｌ(４０３)／Ｗ(４０３)：Ｌ(４０4)／Ｗ(４０４)＝５〜６０００：１を満たすように設定するとよい。
【０１９９】
なお、駆動用ＴＦＴ４０３は、飽和領域で動作し発光素子４０５に流れる電流値を制御する役目を有し、電流制御用ＴＦＴ４０４は線形領域で動作し発光素子４０５に対する電流の供給を制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましく、本実施の形態ではｎチャネル型ＴＦＴとして形成する。また駆動用ＴＦＴ４０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。上記構成を有する本発明は、電流制御用ＴＦＴ４０４が線形領域で動作するために、電流制御用ＴＦＴ４０４のＶｇｓの僅かな変動は、発光素子４０５の電流値に影響を及ぼさない。つまり、発光素子４０５の電流値は、飽和領域で動作する駆動用ＴＦＴ４０３により決定することができる。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
【０２００】
図１３（Ａ）〜（Ｄ）に示す画素において、スイッチング用ＴＦＴ４０１は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用ＴＦＴ４０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子４０２にそのビデオ信号の電圧が保持される。なお図１３（Ａ）（Ｃ）には、容量素子４０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、容量素子４０２を設けなくてもよい。
【０２０１】
図１３（Ｂ）に示す画素は、容量素子４０２に蓄積された電荷を放電するための消去用ＴＦＴ４０６と走査線４１５を追加している以外は、図１３（Ａ）に示す画素構成と同じである。同様に、図１３（Ｄ）に示す画素は、消去用ＴＦＴ４０６と走査線４１５を追加している以外は、図１３（Ｃ）に示す画素構成と同じである。
【０２０２】
消去用ＴＦＴ４０６は、新たに配置された走査線４１５によりオン又はオフが制御される。消去用ＴＦＴ４０６がオンとなると、容量素子４０２に保持された電荷は放電し、電流制御用ＴＦＴ４０４がオフとなる。つまり、消去用ＴＦＴ４０６の配置により、強制的に発光素子４０５に電流が流れない状態を作ることができる。そのため消去用ＴＦＴ４０６を消去用ＴＦＴと呼ぶことができる。従って、図１３（Ｂ）（Ｄ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。
【０２０３】
図１３（Ｅ）に示す画素は、列方向に信号線４１０、電源線４１１、行方向に走査線４１４が配置される。また、スイッチング用ＴＦＴ４０１、駆動用ＴＦＴ４０３、容量素子４０２及び発光素子４０５を有する。図１３（Ｆ）に示す画素は、消去用ＴＦＴ４０６と走査線４１５を追加している以外は、図１３（Ｅ）に示す画素構成と同じである。なお、図１３（Ｆ）の構成も、消去用ＴＦＴ４０６の配置により、デューティ比を向上することが可能となる。
【０２０４】
以上のように、多様な画素回路を採用することができる。特に、非晶質半導体膜から薄膜トランジスタを形成する場合、駆動用ＴＦＴの半導体膜を大きくすると好ましい。そのため、上記画素回路において、電界発光層からの光が封止基板側から射出する上面発光型とすると好ましい。
【０２０５】
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。
【０２０６】
本実施の形態では、一画素に各ＴＦＴが設けられるアクティブマトリクス型の発光装置について説明したが、一列毎にＴＦＴが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。発光が電界発光層の両側へ射出する発光装置の場合、パッシブマトリクス型の表示装置を用いる透過率が高まる。
【０２０７】
（実施の形態１１）
本実施の形態では、図１３（Ｅ）に示す等価回路に相当する、上面図について説明する。
【０２０８】
本実施の形態において、第１及び第２の薄膜トランジスタは、ボトムゲート型を有する。また第１の薄膜トランジスタのソース電極又はドレイン電極と、第２の薄膜トランジスタのゲート電極を接続するために、ソース電極及びドレイン電極を用いたドライエッチングにより、ゲート絶縁膜へコンタクトホールを形成する場合について説明する。その他の薄膜トランジスタの作製方法は、上記実施の形態を参照すればよいため、詳細な説明を省略する。
【０２０９】
図１４に示すように、ＴｉＯｘ膜上に、インクジェット法又はスパッタリング法により、スイッチング用ＴＦＴ４０１、駆動用ＴＦＴ４０３のゲート電極、及び走査線８０３を同一レイヤーで形成する。インクジェット法によりゲート電極等を形成する場合、ＴｉＯｘ膜により密着性を高めることができる。
【０２１０】
図示しないが、スイッチング用ＴＦＴ４０１、駆動用ＴＦＴ４０３が有するゲート絶縁膜、半導体膜、ｎ型を有する半導体膜を順に形成する。その後、所望の形状にパターニングする。
【０２１１】
そして、インクジェット法又はスパッタリング法により、スイッチング用ＴＦＴ４０１、駆動用ＴＦＴ４０３のソース電極及びドレイン電極、信号線８０４、並びに電源線８０５を同一レイヤーで形成する。インクジェット法によりソース電極及びドレイン電極等を形成する場合、下地前処理により密着性を高めることができる。
【０２１２】
その後、ソース電極及びドレイン電極を用いてｎ型を有する半導体膜をエッチングする。
【０２１３】
またソース電極及びドレイン電極、信号線８０４、並びに電源線８０５を用いて、ゲート絶縁膜をエッチングする。すると、駆動用ＴＦＴのゲート電極が露出するため、該ゲート電極とスイッチング用ＴＦＴのソース電極又はドレイン電極とを導電膜８０６により接続することができる。導電膜は、インクジェット法により形成することができる。
【０２１４】
次いで、駆動用ＴＦＴのソース電極又はドレイン電極と接続するように、画素電極を形成する。本実施の形態では、ＮＩＴＯを用いてインクジェット法により画素電極８０７を形成する。
【０２１５】
また駆動用ＴＦＴのゲート電極と同一レイヤーの導電膜と、ゲート絶縁膜と、電源線と同一レイヤーの導電膜とにより容量素子４０２が形成される。
【０２１６】
本実施の形態において、駆動用ＴＦＴは非晶質半導体膜を有するため、駆動用ＴＦＴのチャネル幅（Ｗ）が広くなるように設計するとよい。
【０２１７】
図１５（Ａ）には、図１４のＡ−Ｂに相当する断面図を示す。
【０２１８】
基板１００上にＴｉＯｘ膜１０１が設けられている。ＴｉＯｘ膜上のスイッチング用ＴＦＴ４０１を形成する領域及び走査線と信号線の交差部領域８００に、ゲート電極８２３及び走査線８０３として機能する導電膜が設けられている。
【０２１９】
そして、所望の形状にパターニングされたゲート絶縁膜８１１、半導体膜８１２、ｎ型を有する半導体膜８１３が順に積層されている。
【０２２０】
スイッチング用ＴＦＴ４０１を形成する領域及び走査線と信号線の交差部領域８００において、ゲート絶縁膜上には信号線８０４、ソース電極及びドレイン電極８１４として機能する導電膜が設けられている。
【０２２１】
また図１５（Ｂ）には、図１５（Ａ）と異なり、信号線８０４、ソース電極及びドレイン電極８１４を形成する前に、絶縁膜８１６を形成する。絶縁膜はインクジェット法により形成することができ、交差部領域８００において走査線８０３上や、半導体膜及びｎ型を有する半導体膜の周囲部に設けるとよい。走査線８０３上に絶縁膜８１６を形成することにより、信号線と走査線が短絡することを防止できる。また半導体膜及びｎ型を有する半導体膜の周囲部に絶縁膜８１６を設けることにより、ソース電極及びドレイン電極８１４の段切れを防止することができる。
【０２２２】
次いで、トップゲート型の薄膜トランジスタを用いる場合の上面図を示す。
【０２２３】
図１６には、図１４と異なり、先ずスイッチング用４０１のソース電極及びドレイン電極、信号線８０４、並びに電源線８０５を、同一レイヤーで形成する。本実施の形態では、インクジェット法により、ソース電極及びドレイン電極、信号線８０４、並びに電源線８０５を形成する。インクジェット法によりソース電極及びドレイン電極等を形成する場合、下地前処理により密着性を高めることができる。
【０２２４】
その後、半導体膜、ゲート絶縁膜を順に形成し、所望の形状にパターニングする。また必要に応じて、ｎ型を有する半導体膜を、ソース電極及びドレイン電極と、半導体膜の界面に形成してもよい。
【０２２５】
そして、スイッチング用ＴＦＴ４０１及び駆動用ＴＦＴ４０３のゲート電極、及び走査線８０３を同一レイヤーで形成する。本実施の形態では、インクジェット法により、ゲート電極、及び走査線８０３を形成する。インクジェット法によりゲート電極等を形成する場合、下地前処理により密着性を高めることができる。
【０２２６】
駆動用ＴＦＴ４０３のゲート電極と、スイッチング用ＴＦＴのソース電極又はドレイン電極と、を導電膜８０６により接続する。導電膜は、インクジェット法により形成することができる。
【０２２７】
次いで、駆動用ＴＦＴ４０３のソース電極又はドレイン電極と接続するように、画素電極を形成する。本実施の形態では、ＮＩＴＯを用いてインクジェット法により画素電極８０７を形成する。
【０２２８】
なお図１６において、容量素子は設ける構成となっていないが、図１４と同様に、設けてもよい。
【０２２９】
本実施の形態において、駆動用ＴＦＴは非晶質半導体膜を有するため、駆動用ＴＦＴのチャネル幅（Ｗ）が広くなるように設計するとよい。
【０２３０】
図１７（Ａ）には、図１６のＡ−Ｂに相当する断面図を示す。
【０２３１】
基板１００上にＴｉＯｘ膜１０１が設けられている。ＴｉＯｘ膜は、下地膜としても機能することができる。ＴｉＯｘ膜上のスイッチング用ＴＦＴ４０１及び駆動用ＴＦＴ４０３を形成する領域に、ソース電極及びドレイン電極８１４及び信号線８０４を含む導電膜が設けられている。
【０２３２】
そして、所望の形状にパターニングされたｎ型を有する半導体膜８１３、半導体膜８１２、ゲート絶縁膜８１１、が順に積層されている。ｎ型を有する半導体膜は必ずしも必要ではない。
【０２３３】
スイッチング用ＴＦＴ４０１を形成する領域及び走査線と信号線の交差部領域８００において、ゲート絶縁膜上には走査線８０３、ゲート電極として機能する導電膜が設けられている。
【０２３４】
また図１７（Ｂ）には、図１７（Ａ）と異なり、走査線８０３、ゲート電極を形成する前に、絶縁膜８１６を形成する。絶縁膜はインクジェット法により形成することができ、交差部領域や、半導体膜及びｎ型を有する半導体膜の周囲部に設けることができる。交差部領域において、絶縁膜８１６を形成することにより、走査線と信号線が短絡することを防止できる。また半導体膜及びｎ型を有する半導体膜の周囲部に絶縁膜８１６を設けることにより、ソース電極及びドレイン電極８１４の段切れを防止することができる。
【０２３５】
（実施の形態１２）
本実施の形態では、図１３（Ｅ）に示す等価回路を用い、走査線及び信号線に保護回路としてダイオードを設ける場合について説明する。
【０２３６】
図２１には、画素部５００にスイッチング用ＴＦＴ４０１、駆動用ＴＦＴ４０３、容量素子４０２、発光素子４０５が設けられている。信号線４１０には、ダイオード５６１と５６２が設けられている。ダイオード５６１と５６２は、スイッチング用ＴＦＴ４０１又は駆動用ＴＦＴ４０３と同様に、上記実施の形態に基づき作製され、ゲート電極、半導体層、ソース電極及びドレイン電極等を有する。ダイオード５６１と５６２は、ゲート電極と、ドレイン電極又はソース電極とを接続することによりダイオードとして動作させている。
【０２３７】
ダイオードと接続する共通電位線５５４、５５５はゲート電極と同じレイヤーで形成している。従って、ダイオードのソース電極又はドレイン電極と接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。
【０２３８】
ゲート絶縁層へのコンタクトホールは、インクジェット法によりマスクを形成し、エッチング加工すればよい。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスクを形成する必要はない。
【０２３９】
走査線４１４に設けられるダイオードも同様な構成である。
【０２４０】
このように、本発明によれば、入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを形成する位置は、本実施の形態に限定されず、駆動回路と画素との間に設けることもできる。
【０２４１】
（実施の形態１３）
本実施の形態では、液滴吐出装置について説明する。
【０２４２】
図１８には、配線等のパターンの形成に用いる液滴吐出装置の一態様を示す。液滴吐出手段８２３は、ヘッド８２５を有し、ヘッド８２５は複数のノズル１０４を有する。なおノズル１０４はヘッド８２５の先端から見えない場合もある。本実施の形態では、十個のノズルが設けられたヘッドを二つ有する液滴吐出手段で説明する。ヘッド８２５は、制御手段８２７に接続され、制御手段がコンピュータ８１０により制御されることにより、予め設定されたパターンを描画することができる。描画するタイミングは、例えば、ステージ８３１上に固定された基板１００等に形成されたマーカー８４１を基準点として行えばよい。また、基板１００の縁を基準点として行ってもよい。これら基準点をＣＣＤなどの撮像手段８２４で検出し、画像処理手段８０９にてデジタル信号に変換させる。デジタル変化された信号をコンピュータ８１０で認識して、制御信号を発生させて制御手段８２７に送る。このとき、基板１００上に形成されるパターンの情報は記憶媒体８０８に格納されており、この情報を基にして制御手段８２７に制御信号を送り、液滴吐出手段８２３の個々のヘッド８２５、つまりヘッドが有するノズルを個別に制御することができる。
【０２４３】
ノズルを個別に制御することができるため、特定のノズルから異なる材料を有するドットを滴下することができる。例えば、導電膜材料を有するドットを滴下するノズルと、絶縁膜材料を有するドットを滴下するノズルとを、同一ヘッドに設けることができる。また層間絶縁膜のように大面積に対して滴下処理を行う場合、スループットを向上させるため、層間絶縁膜材料を有するドットを全ノズルから滴下してもよい。
【０２４４】
液滴吐出手段８２３全体の幅は、基板１００の幅と同等又はそれ以下となる。特に、大型マザーガラス基板を用いる場合、液滴吐出手段８２３全体の幅は該マザーガラス基板の幅より小さくなると考えられる。このとき、ヘッドと基板を相対的に複数回走査させることにより大型マザーガラス基板に対するパターン形成を行うことができる。
【０２４５】
例えば、図２６のように、大型マザーガラスから複数のパネルを形成する場合、液滴吐出手段８２３全体の幅を、パネルの幅とすることもできる。また図２６では液滴吐出手段８２３を走査方向に対して３列としている。
【０２４６】
図２６において、大型基板１００上において、１つのパネルが形成される領域８３０を点線で示す。液滴吐出手段８２３は、１つのパネルの幅と同じ幅のヘッド８２５ａ、８２５ｂ、８２５ｃを備え、この液滴吐出手段８２３をジグザグまたは往復させたりしてパターンを形成する。このとき、ヘッドと基板を相対的に複数回走査させればよい。その他の構成は、図１８と同様であるため説明を省略する。なお図２６において、ノズルは各ヘッド８２５ａ、８２５ｂ、８２５ｃから見えない場合もある。
【０２４７】
図２６において、ヘッド８２５ａ、８２５ｂ、８２５ｃはそれぞれ異なる材料層を形成することを可能としてもよいし、同一材料を吐出してもよい。３つのヘッドで同一材料を吐出して層間絶縁膜をパターン形成する場合にはスループットが向上する。
【０２４８】
（実施の形態１４）
上記実施の形態で示した表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、大型画面を有する大型テレビ等に上記実施の形態で示したインクジェット法を用いることが望ましい。それら電子機器の具体例を図１９に示す。
【０２４９】
図１９（Ａ）は大型のＥＬテレビ受像機であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ信号入力端子２００５等を含む。表示部２００３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子を有し、上記実施の形態で示したインクジェット法より形成されたＴＦＴを有する。なお、表示装置は、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２５０】
画素部にはコントラストを高めるため、偏光板、又は円偏光板を備えるとよい。例えば、封止基板へ１／４λ板、１／２λ板、偏光板の順にフィルムを設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。
【０２５１】
図１９（Ｂ）はＥＬテレビ受像機の主要な構成を示すブロック図を示している。表示パネルには、上記実施の形態で示すような構成として画素部９０１が形成されている。走査線駆動回路９０３と信号線駆動回路９０２とは、ＴＡＢ方式により実装される場合と、画素部の周辺に走査線駆動回路９０３と信号線駆動回路９０２とがＣＯＧ方式により実装される場合と、ＳＡＳでＴＦＴを形成し、画素部９０１と走査線駆動回路９０３を基板上に一体形成し信号線駆動回路９０２を別途ドライバＩＣとして実装する場合などがある。
【０２５２】
外部回路の構成として、映像信号の入力側では、チューナ９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９０７などからなっている。コントロール回路９０７から、走査線駆動回路と信号線駆動回路にそれぞれ信号が出力する。デジタル駆動する場合には、コントロール回路と信号線駆動回路との間に信号分割回路９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としてもよい。
【０２５３】
チューナ９０４で受信した信号のうち、音声信号は、音声信号増幅回路９０９に送られ、その出力は音声信号処理回路９１０を経てスピーカー９１３に供給される。制御回路９１１は受信局（受信周波数）や音量の制御情報を入力部９１２から受け、チューナ９０４や音声信号処理回路９１０に信号を送出する。
【０２５４】
このような外部回路を組みこんだ表示部を、筐体２００１に組みこんで、テレビ受像機を完成させることができる。その他付属設備としてスピーカー部２００４、ビデオ信号入力端子２００５や操作スイッチなどが備えられている。このように、本発明によりＥＬテレビ受像機を完成させることができる。
【０２５５】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
【０２５６】
図２０（Ａ）は携帯端末のうちの携帯電話機であり、本体２１０１、筐体２１０２、表示部２１０３、音声入力部２１０４、音声出力部２１０５、操作キー２１０６、アンテナ２１０７等を含む。表示部２１０３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子を有し、上記実施の形態で示したインクジェット法より形成されたＴＦＴを有する。またさらに表示部２１０３を大型マザーガラス基板から多面取り形成することにより、携帯電話機のコストを低減することができる。
【０２５７】
図２０（Ｂ）はシート型の携帯電話機であり、本体２３０１、表示部２３０３、音声入力部２３０４、音声出力部２３０５、スイッチ２３０６、外部接続ポート２３０７等を含む。外部接続ポート２３０７を介して、別途用意したイヤホン２３０８を接続することができる。表示部２３０３には、センサを備えたタッチパネル式の表示画面が用いられており、表示部２３０３に表示されたタッチパネル式操作キー２３０９に触れることで、一連の操作を行うことができる。表示部２３０３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子を有し、上記実施の形態で示したインクジェット法より形成されたＴＦＴを有する。またさらに表示部２３０３を大型マザーガラス基板から多面取り形成することにより、シート型の携帯電話機のコストを低減することができる。
【０２５８】
このように小型の電子機器であっても、本発明を用いて表示部を形成することにより、大型マザーガラス基板から多面取り形成することができ、コストを低減することができる。
【０２５９】
図２５（Ａ）はデジタルビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。
表示部２６０２は、画素部及び駆動回路部を有するモジュールが設けられている。
画素部は、発光素子を有し、上記実施の形態で示したインクジェット法より形成されたＴＦＴを有する。
またさらに表示部２６０２を大型マザーガラス基板から多面取り形成することにより、デジタルビデオカメラのコストを低減することができる。
【０２６０】
特に本実施の形態のデジタルビデオカメラを用いて自分を撮影する場合、両面発光型の画素部とすると好ましい。
両面発光型の画素部は、透光性を有するため、筐体２６０３を反転させることなく、自分の映像を確認することができるからである。
【０２６１】
例えば、被写体２６１０が自分を撮影するとき、筐体２６０３を反転させることなく、表示部２６０２の映像は、図２５（Ｂ）に示すように、自分の映像を表示させることができる。
このとき、被写体と反対側からみた表示部２６０２の映像は、図２５（Ｃ）に示すように、図２５（Ｂ）の映像が反転した状態となっている。
【０２６２】
また撮影者に、被写体２６１０を撮影してもらう場合、両面発光型の画素部が透光性を有するため、撮影者及び被写体２６１０が表示部２６０２の映像を確認することができる。この場合、撮影者又は被写体２６１０のいずれが図２５（Ｂ）又は（Ｃ）のいずれの映像を認識するかを選択することができる。
【０２６３】
またデジタルビデオカメラ以外でも、例えばデジタルカメラを用いて自分を撮影する場合において、両面発光型の画素部を搭載することにより、筐体を反転させることなく、自分の映像を確認することができる。この場合、図２５（Ａ）に示すデジタルビデオカメラと同様に、表示部を有する筐体は折り畳める機構を有しており、デジタルカメラの本体から、表示部を有する筐体が離れることができるようにする。
【０２６４】
またデジタルビデオカメラであっても、撮影者に被写体２６１０を撮影してもらう場合、両面発光型の画素部が透光性を有するため、撮影者及び被写体２６１０が表示部２６０２の映像を確認することができる。
【０２６５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、上記実施の形態に示したいずれの構成を用いることができる。
【実施例】
【０２６６】
（実施例１）
本実施例では、下地前処理としてＴｉＯｘを形成したときの導電膜の密着性を評価した結果を示す。
【０２６７】
まず、スパッタリング法によりＴｉ薄膜（１〜５ｎｍ）を形成し、加熱処理を行ってＴｉＯｘとする。加熱処理はオーブンを使用し、２３０℃まで加熱する。その後、ＴｉＯｘのシート抵抗を測定し、１×１０6(Ω/□)以上で測定不能であったため、絶縁性を有することを確認した。
【０２６８】
その後、ＴｉＯｘ上に、インクジェット法によりＡｇを有するドットを滴下し、線長１ｃｍ、線幅２００〜３００μｍ、高さ４００〜５００ｎｍの導電膜、つまり配線を１６本引いた。その後、２３０℃で加熱処理を行った。
【０２６９】
この配線に対する引っ張り試験を行った。引っ張り試験は、配線上にカップトンテープを貼り、配線が剥がれるか否かを評価した。その結果、配線は一本も剥がれることがなかった。
【０２７０】
また同様に配線が形成された基板を０．５％のＨＦ溶液に、１分間浸漬し、流水洗浄を行った。その結果、配線は一本も除去されることなく残っていた。
【０２７１】
一方、ＴｉＯｘ膜を形成せずに配線を形成した場合、上記０．５％のＨＦ溶液に浸漬すると、配線は多数除去されてしまい、数本しか残らなかった。
【０２７２】
またスプレー法によりＴｉＯｘにより形成し、同様に配線を形成した場合において、同様の引っ張り試験と０．５％のＨＦ溶液の浸漬試験を行ったが、配線は剥がれることが無かった。
【０２７３】
このように下地前処理を行うことにより、Ａｇから成る配線の密着性が向上していることがわかった。
【図面の簡単な説明】
【０２７４】
【図１】本発明の薄膜トランジスタの作製工程を示した断面図である。
【図２】本発明の薄膜トランジスタの作製工程を示した断面図である。
【図３】本発明の薄膜トランジスタの作製工程を示した断面図である。
【図４】本発明の薄膜トランジスタの作製工程を示した断面図である。
【図５】本発明の薄膜トランジスタの作製工程を示した断面図である。
【図６】本発明の薄膜トランジスタの作製工程を示した断面図である。
【図７】本発明の薄膜トランジスタの作製工程を示した断面図である。
【図８】本発明の薄膜トランジスタの作製工程を示した断面図である。
【図９】本発明の薄膜トランジスタの作製工程を示した断面図である。
【図１０】本発明の薄膜トランジスタの作製装置を示した上面図である。
【図１１】本発明の薄膜トランジスタの作製工程を示した断面図である。
【図１２】本発明の薄膜トランジスタの作製工程を示した断面図である。
【図１３】本発明の表示装置の画素回路を示した回路図である。
【図１４】本発明の表示装置の画素を示した上面図である。
【図１５】本発明の表示装置の画素を示した断面図である。
【図１６】本発明の表示装置の画素を示した上面図である。
【図１７】本発明の表示装置の画素を示した断面図である。
【図１８】本発明の液滴吐出装置を示した図である。
【図１９】本発明のテレビ受像機を示した図である。
【図２０】本発明の電子機器を示した図である。
【図２１】本発明の表示装置の画素の保護回路を示した回路図である。
【図２２】本発明の薄膜トランジスタの作製工程を示した断面図である。
【図２３】本発明の薄膜トランジスタの作製装置を示した図である。
【図２４】本発明のドットの形態を示した図である。
【図２５】本発明のデジタルビデオカメラを示した図である。
【図２６】本発明の液滴吐出装置を示した図である。
【図１】
0004831954.tif 000002
【図２】
0004831954.tif 000003
【図３】
0004831954.tif 000004
【図４】
0004831954.tif 000005
【図５】
0004831954.tif 000006
【図６】
0004831954.tif 000007
【図７】
0004831954.tif 000008
【図８】
0004831954.tif 000009
【図９】
0004831954.tif 000010
【図１０】
0004831954.tif 000011
【図１１】
0004831954.tif 000012
【図１２】
0004831954.tif 000013
【図１３】
0004831954.tif 000014
【図１４】
0004831954.tif 000015
【図１５】
0004831954.tif 000016
【図１６】
0004831954.tif 000017
【図１７】
0004831954.tif 000018
【図１８】
0004831954.tif 000019
【図１９】
0004831954.tif 000020
【図２０】
0004831954.tif 000021
【図２１】
0004831954.tif 000022
【図２２】
0004831954.tif 000023
【図２３】
0004831954.tif 000024
【図２４】
0004831954.tif 000025
【図２５】
0004831954.tif 000026
【図２６】
0004831954.tif 000027