(57)【特許請求の範囲】
【請求項１】
ソースが入力端子に接続され、ドレインが出力端子に接続され、ゲート電圧に応じてドレイン電流を制御し、出力電圧を制御する制御トランジスタと、該出力電圧を検出する出力電圧検出手段と、該出力電圧検出手段で検出された該出力電圧に応じて該制御トランジスタのゲート電圧を制御する制御手段とを有する定電圧回路において、
前記制御トランジスタに流れる電流が所定の制限電流値に達した時のゲート−ソース間の所定電圧が印加されるときのみオンする電流制限手段が前記制御トランジスタのゲート−ソース間に接続されており、
前記電流制限手段は、定電圧回路の起動時に前記制御トランジスタがドライブされても前記電流制限手段には電流が流れないように、前記所定電圧が印加されるとオンする数のトランジスタが直列に接続された構成とされていて、
前記制御トランジスタのゲート−ソース間に接続される前記所定数のトランジスタは、各々が、ダイオード接続された構成とされている定電圧回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は定電圧回路に係り、特に、入力電圧から一定電圧の出力電圧を生成する定電圧回路に関する。
【０００２】
【従来の技術】
図３は従来のレギュレータの一例の回路構成図を示す。
従来のレギュレータ１は、動作制御回路２、基準電圧生成回路３、出力電圧検出回路４、比較回路５、電流制限回路６、電流制御回路７、制御トランジスタＭ0 から構成され、一定電圧以上の入力電圧から所定電圧の出力電圧を生成する。
【０００３】
レギュレータ１は、入力端子Ｔin、出力端子Ｔout 、接地端子Ｔgnd 、動作制御端子Ｔceを有する。入力端子Ｔinには、入力電圧Ｖddが印加される。出力端子Ｔout からは出力電圧Ｖout が出力される。動作制御端子Ｔceには、チップイネーブル信号ＣＥが供給される。接地端子Ｔgnd は、接地される。
動作制御回路２には、入力端子Ｔin、動作制御端子Ｔce、接地端子Ｔgnd に接続され、入力端子Ｔinに供給される入力電圧Ｖddにより駆動され、動作制御端子Ｔceに供給されるチップイネーブル信号ＣＥに応じて定電圧回路１の全体の動作を制御する。動作制御回路２は、抵抗Ｒ1 、ｐチャネル電界効果トランジスタＭp1〜Ｍp3、ｎチャネル電界効果トランジスタＭn1〜Ｍn4から構成される。
【０００４】
抵抗Ｒ1 は、一端が動作制御端子Ｔceに接続され、動作制御端子Ｔceに供給されるチップイネーブル信号ＣＥのレベルを調整する。トランジスタＭn1は、ディプレッション形ＭＯＳＦＥＴであり、ゲートとソースとが接地端子Ｔgnd に接続され、ダイオードを構成している。トランジスタＭn1のドレインは、抵抗Ｒ1 の他端に接続される。トランジスタＭn1は、抵抗Ｒ1 の他端の電位を一定に保持する。
【０００５】
トランジスタＭp1、Ｍn2は、インバータを構成しており、チップイネーブル信号ＣＥを反転させる。トランジスタＭp1、Ｍn2で反転されたチップイネーブル信号ＣＥは、トランジスタＭn4のゲートに供給され、トランジスタＭn4をオン／オフする。トランジスタＭn4は、動作制御端子Ｔceに供給されるチップイネーブル信号ＣＥがハイレベルのときにはオフし、ローレベルのときにはオンする。
【０００６】
また、トランジスタＭp2、Ｍn3は、インバータを構成しており、トランジスタＭp1、Ｍn2で反転されたチップイネーブル信号ＣＥを反転させ、元の位相に戻す。トランジスタＭp2、Ｍn3で元の位相に戻されたチップイネーブル信号ＣＥは、トランジスタＭp3のゲートに供給され、トランジスタＭp3をオン／オフさせるとともに、基準電圧生成回路３に駆動電源として供給される。
【０００７】
トランジスタＭp3は、動作制御端子Ｔceに供給されるチップイネーブル信号ＣＥがハイレベルのときにはオフし、ローレベルのときにはオンし、制御トランジスタＭ0 のゲートを制御する。
また、基準電圧生成回路３には、動作制御端子Ｔceに供給されるチップイネーブル信号ＣＥがハイレベルのときには駆動電源を供給され、ローレベルのときには駆動電源の供給が切断される。基準電圧生成回路３は、ｎチャネルＭＯＳ電界効果トランジスタＭn6及びディプレッション形のｎチャネルＭＯＳ電界効果トランジスタＭn5から構成され、基準電圧を発生する。基準電圧発生回路３で発生された基準電圧は、比較回路５に供給される。
【０００８】
一方、出力電圧検出回路４は、抵抗Ｒ1 、Ｒ2 、コンデンサＣ1 から構成されれ、出力端子Ｔout と接地端子Ｔgnd との間に生じる出力電圧Ｖout を分圧し、出力電圧の検出電圧として比較回路５に供給する。
比較回路５は、ｐチャネル電界効果トランジスタＭp4、Ｍp5、ｎチャネル電界効果トランジスタＭn7〜Ｍn10 、コンデンサＣ2 から構成される。比較回路５は、基準電圧発生回路３で発生された基準電圧と出力電圧検出回路４で検出された出力電圧Ｖout の検出電圧とを比較し、その差に応じた電圧を制御トランジスタＭ0 のゲートに供給することにより、出力電圧Ｖout を制御する。
【０００９】
制御トランジスタＭ0 は、ｐチャネル電界効果トランジスタから構成され、比較回路５、電流制御回路７の出力に応じてゲート電位が制御され、ドレイン電流を制御する。
電流制限回路６は、ｐチャネル電界効果トランジスタＭp6、ｎチャネル電界効果トランジスタＭn11 、抵抗Ｒ3 から構成され、制御トランジスタＭ0 に流れる電流を検出し、電流に応じた電圧を電流制御回路７に供給する。このとき、電流制限回路６は、抵抗Ｒ3 に制御トランジスタＭ0 のゲート電位に応じた電流を供給して、抵抗Ｒ3 に流れる電流に応じて抵抗Ｒ3 に発生する電圧を検出することにより制限電流の検出を行い、電流制御回路７を制御する。電流制御回路７は、制御トランジスタＭ0 のゲート電位を出力電流が制限電流以下となるように制御する。
【００１０】
電流制御回路７は、抵抗Ｒ4 、ｐチャネル電界効果トランジスタＭp7、Ｍp8  、ｎチャネル電界効果トランジスタＭn12 、Ｍn13 から構成される。電流制御回路７は、出力電流に応じて制御トランジスタＭ0 のゲート電位を制御し、出力電流を制御する。
図４は従来の一例の出力電流に対する出力電圧の変化を示す図を示す。
【００１１】
出力電流Ｉout は、電流制御回路７により制限電流ＩL に制限され、図４に示すように定電圧回路１の出力電流Ｉout に対する出力電圧Ｖout の変化は、フの字特性を示す。
また、図５は従来の一例の入力電圧に対する消費電流の変化を示す図を示す。
電流制限回路６は制御トランジスタＭ0 の電流で駆動されるため、制御トランジスタＭ0 がフルドライブされるとき、電流制限回路６のトランジスタＭp6がフルドライブされ、抵抗Ｒ3 に大きな電流が流れることにより図６に破線ａで囲まれた部分に示されるような電流消費が発生していた。
【００１２】
【発明が解決しようとする課題】
しかるに、従来の定電圧回路は、電流制限回路６が電流駆動され、電流を検出していたため、電流の検出のために電流を消費してしまい、電流消費が増加する等の問題点があった。
また、電流制限回路６は、制御トランジスタＭ0 のゲート電位により駆動されるため、定電圧回路の起動時などに制御トランジスタＭ0 がフルドライブされるとき、電流制限回路６のトランジスタＭp6もフルドライブされ、抵抗Ｒ3 に大きな電流が流れることにより図６に破線ａで囲まれた部分に示されるような無駄な電流が消費されるなどの問題点があった。
【００１３】
本発明は上記に点に鑑みてなされたもので、電流消費を低減できる定電圧回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、ソースが入力端子（Ｔin）に接続され、ドレインが出力端子（Ｔout ）に接続され、ゲート電圧に応じてドレイン電流を制御し、出力電圧を制御する制御トランジスタ（Ｍ0）と、該出力電圧を検出する出力電圧検出手段（４）と、該出力電圧検出手段（４）で検出された該出力電圧に応じて該制御トランジスタ（Ｍ0）のゲート電圧を制御する制御手段（１２）とを有する定電圧回路（１０）において、前記制御トランジスタ（Ｍ0）に流れる電流が所定の制限電流値に達した時のゲート−ソース間の所定電圧が印加されるときのみオンする電流制限手段（１１）が前記制御トランジスタ（Ｍ0）のゲート−ソース間に接続されており、前記電流制限手段（１１）は、定電圧回路（１０）の起動時に前記制御トランジスタ（Ｍ0）がドライブされても前記電流制限手段（１１）には電流が流れないように、前記所定電圧が印加されるとオンする数のトランジスタ（Ｍp9、Ｍp10、Ｍp11）が直列に接続された構成とされていて、前記制御トランジスタのゲート−ソース間に接続される前記所定数のトランジスタは、各々が、ダイオード接続された構成とされている。
【００１５】
本発明によれば、電流制限手段（１１）は制御トランジスタ（Ｍ0 ）のゲートとソースとの間に発生する電圧を検出することにより電流制限を行うので、消費電流を低減できる。また、電流制限手段（１１）は制御トランジスタ（Ｍ0 ）のゲートとソースとの間に発生する電圧が小さい、すなわち、入力電圧の投入時の電流制限が必要ないときには、オフするので、消費電流を低減できる。
【００１６】
なお、上記括弧内の参照符号は、本発明の理解を容易にするために付したものであり、一例に過ぎず、図示の実施態様に限定されるものではない。
【００１７】
【発明の実施の形態】
図１は本発明の一実施例の回路構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
本実施例は、図３に示す定電圧回路１における電流制限回路６を電流制限回路１１とした。
【００１８】
本実施例の電流制限回路１１は、各々がダイオード接続された複数のｐチャネル電界効果トランジスタＭp9〜Ｍp11 から構成される。
トランジスタＭp9〜Ｍp11 は、ソースとドレインとが接続され、ダイオードとして作用する。ダイオードを構成するトランジスタＭp9〜Ｍp11 は、直列に接続される。
【００１９】
トランジスタＭp9〜Ｍp11 は、入力端子Ｔinと制御トランジスタＭ0 のゲートとの間に順方向となるように接続される。トランジスタＭp9〜Ｍp11 は、入力端子Ｔinに印加される入力電圧Ｖinと制御トランジスタＭ0 のゲート電圧との差が所定の電圧になるとオンし、制御トランジスタＭ0 のゲート電圧を一定電圧に保持する。
【００２０】
このように、電流制限回路１１は、通常動作時にはオフし、電流は流れず、制限電流に達したときのみ、オンする。このため、通常動作時には電流は消費されない。また、起動時に、制御トランジスタＭ0 がフルドライブされても電流制限回路１１には電流は流れないので、無駄な電流消費を防止できる。
図２は本発明の一実施例の入力電圧に対するドライブ電流の変化を示す図である。
【００２１】
本実施例の電流制限回路１１には、電流は流れないので、定電圧回路１０の起動時に電流制限回路１１に電流が流れることはなく、よって、図５に破線ａで囲った領域のような無駄な電流消費が発生することはなく、定電流回路１０の消費電流を低減できる。
また、本実施例では、図３に示す定電圧回路１における比較回路５を比較回路１２とした。
【００２２】
比較回路１２は、トランジスタＭp4のドレインをトランジスタＭn7のドレインに接続し、トランジスタＭp5のゲート及びドレインをトランジスタＭn8のドレインに接続した構成とされ、トランジスタＭp4のドレインとトランジスタＭn7のドレインとの接続点を出力として制御トランジスタＭ0 のゲートに接続した構成とされている。
【００２３】
なお、本実施例の電流制限回路１１による作用効果は、比較回路１２に換えて図３に示す従来の比較回路５を適用しても同等なものと得ることができる。
【００２４】
【発明の効果】
上述の如く、本発明によれば、電流制限手段は制御トランジスタのゲートとソースとの間に発生する電圧にを検出することにより電流制限を行うので、消費電流を低減でき、また、電流制限手段は制御トランジスタのゲートとソースとの間に発生する電圧が小さい、すなわち、入力電圧の投入時の電流制限が必要ないときには、オフするので、消費電流を低減でき、よって、全体として消費電流を低減できる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の入力電圧に対する消費電流の変化を示す図である。
【図３】従来の一例の回路構成図である。
【図４】従来の一例の出力電流に対する出力電圧の変化を示す図である。
【図５】従来の一例の入力電圧に対する消費電流の変化を示す図である。
【符号の説明】
２  駆動制御回路
３  基準電圧回路
４  出力電圧検出回路
５  比較回路
７  電流制御回路
１０  定電圧回路
１１  電流制限回路
１２  比較回路
【図１】
0004714317.tif 000002
【図２】
0004714317.tif 000003
【図３】
0004714317.tif 000004
【図４】
0004714317.tif 000005
【図５】
0004714317.tif 000006