【手続補正書】
【提出日】平成15年12月26日(2003.12.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に配置される走査線と、この上に配置される第１絶縁膜、この上に配置される半導体膜、前記半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜トランジスタと、前記ドレイン電極から導出されて前記走査線と略直交する信号線と、前記ソース電極と電気的に接続される画素電極とを備えた表示装置用アレイ基板において、
前記画素電極は少なくとも前記信号線上に配置される第２絶縁膜を介して前記ソース電極に電気的に接続され、
かつ、前記画素電極は隣接する前記走査線と前記第１及び第２絶縁膜を介して重複している
ことを特徴とする表示装置用アレイ基板。
【請求項２】
前記走査線は前記信号線と前記画素電極との間に延在され、前記第１及び第２絶縁膜を介して前記画素電極に重複する延在領域を含む
ことを特徴とする請求項１記載の表示装置用アレイ基板。
【請求項３】
前記信号線の輪郭線と略一致する前記半導体膜と同一材料からなる半導体層が前記信号線と前記第１絶縁膜との間に介挿されている
ことを特徴とする請求項１記載の表示装置用アレイ基板。
【請求項４】
基板上に配置される走査線と、この上に配置される第１絶縁膜、この上に配置される半導体膜、前記半導体膜上に配置されるチャネル保護膜、前記半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜トランジスタと、前記ドレイン電極から導出されて前記走査線と略直交する信号線と、前記ソース電極と電気的に接続される画素電極とを備えた表示装置用アレイ基板の製造方法において、
前記基板上に前記走査線を含む第１配線層を形成する工程と、
前記第１絶縁膜、半導体被膜を堆積する工程と、
金属薄膜を堆積し、少なくとも前記金属薄膜及び前記半導体膜を同一マスクに基づいてパターニングして前記信号線、前記ソース電極及び前記ドレイン電極を含む第２配線層を形成する工程と、
第２絶縁膜を堆積し、前記ソース電極に対応する前記第２絶縁膜に第１コンタクトホールを形成する工程と、
前記コンタクトホールを介して前記ソース電極に電気的に接続されると共に、前記走査線と前記第１及び第２絶縁膜を介して重複する前記画素電極を形成する工程とを備えた
ことを特徴とする表示装置用アレイ基板の製造方法。
【請求項５】
前記第１コンタクトホールを作製と同時に、前記第１配線層の一部及び前記第２配線層の一部を露出する第２及び第３コンタクトホールを作製する
ことを特徴とする請求項４記載の表示装置用アレイ基板の製造方法。
【請求項６】
前記画素電極は前記隣接する一の走査線からの延在領域と前記第１及び第２絶縁膜を介して重複する第１重複領域、及び前記画素電極と前記隣接する一または他の走査線との間隙からの漏光を遮蔽するように隣接する前記走査線と前記第１絶縁膜を介して一部重複して配置される前記信号線と同一材料から成る光遮蔽層と前記第２絶縁膜を介して重複する第２重複領域とを含む
ことを特徴とする請求項１記載の表示装置用アレイ基板。
【請求項７】
前記走査線の前記延在領域は、前記信号線と前記画素電極との間に延びている
ことを特徴とする請求項６記載の表示装置用アレイ基板。
【請求項８】
前記光遮蔽層と前記第１絶縁膜との間には前記光遮蔽層の輪郭に略一致する前記半導体膜と同一材料から成る半導体層が配置されている
ことを特徴とする請求項６記載の表示装置用アレイ基板。
【請求項９】
基板上に配置される走査線と、この上に配置される第１絶縁膜、この上に配置される半導体膜、前記半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜トランジスタと、前記ドレイン電極から導出されて前記走査線と略直交する信号線と、前記ソース電極と電気的に接続される画素電極とを備えた表示装置用アレイ基板の製造方法において、
前記走査線を形成する第１工程と、
前記第１絶縁膜及び半導体被膜を堆積する第２工程と、
金属薄膜を堆積し、前記金属薄膜及び前記半導体膜を同一マスクに基づいてパターニングして前記信号線、前記ソース電極及び前記ドレイン電極を形成する第３工程と、
第２絶縁膜を堆積し、前記ソース電極に対応する前記第２絶縁膜に第１コンタクトホールを形成する第４工程と、
前記コンタクトホールを介して前記ソース電極に電気的に接続されると共に、前記走査線と前記第１及び第２絶縁膜を介して重複する前記画素電極を形成する第５工程とを備え、
また、前記薄膜トランジスタ以外の位置であって前記画素電極と前記隣接する一または他の走査線とのまたがった位置において、
前記第２工程と同時に、前記第１絶縁膜及び半導体被膜を堆積する工程と、
前記第３工程と同時に、前記金属薄膜を堆積し、前記金属薄膜及び前記半導体膜を前記マスクに基づいてパターニングして前記光遮蔽層を形成する工程と、
前記第４工程と同時に、前記第２絶縁膜を堆積する工程と、
前記第５工程と同時に、前記一または他の走査線の一部を覆うように前記画素電極を形成する工程とを備えた
ことを特徴とする表示装置用アレイ基板の製造方法。
【請求項１０】
基板上に配置されゲート電極領域を含む複数本の走査線及び前記走査線と略平行な補助容量線と、この上に配置される第１絶縁膜、少なくとも前記ゲート電極領域上に配置される半導体膜、前記半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜トランジスタと、前記薄膜トランジスタ上に配置される第２絶縁膜と、前記ドレイン電極に前記第２絶縁膜を介して電気的に接続される前記走査線と略直交する信号線と、前記ソース電極を介して電気的に接続される画素電極とを備えた表示装置用アレイ基板において、
各前記補助容量線は、前記各補助容量線と前記第１絶縁膜を介して略直交する方向に配線された束ね配線を含み、
前記各補助容量線と前記束ね配線とは導電層を介して電気的に接続される補助容量線連結部を含む
ことを特徴とする表示装置用アレイ基板。
【請求項１１】
前記補助容量線連結部は、
前記束ね配線は前記信号線と同一材料からなり、
前記導電層は前記画素電極と同一材料からなる
ことを特徴とする請求項１０記載の表示装置用アレイ基板。
【請求項１２】
前記半導体膜と前記ソース電極及びドレイン電極との間には低抵抗半導体膜が介挿され、前記交差領域における前記信号線と前記半導体層との間には前記低抵抗半導体膜と同一材料からなる低抵抗半導体層が介在されている
ことを特徴とする請求項１０記載の表示装置用アレイ基板。
【請求項１３】
前記半導体膜がアモルファスシリコンを主体とした
ことを特徴とする請求項１０記載の表示装置用アレイ基板。
【請求項１４】
基板上に配置される走査線と、この上に配置される第１絶縁膜、この上に配置される半導体膜、前記半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜トランジスタと、前記ドレイン電極から導出されて前記走査線と略直交する信号線と、前記ソース電極と電気的に接続される画素電極とを備えた
表示装置用アレイ基板において、
前記基板上の周縁部に位置する走査線端子部に、前記走査線を引出す走査線引出し部が配され、
前記走査線引出し部は、
前記走査線と同一の材料で形成した第１導電層と、この第１導電層と絶縁層を介して前記信号線と同一の材料で形成した第２導電層とを有し、
前記第１導電層と前記第２導電層とを前記画素電極と同一の材料で形成した接続層で電気的に接続した
ことを特徴とする表示装置用アレイ基板。
【請求項１５】
基板上に配置される走査線と、この上に配置される第１絶縁膜、この上に配置される半導体膜、前記半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜トランジスタと、前記ドレイン電極から導出されて前記走査線と略直交する信号線と、前記ソース電極と電気的に接続される画素電極とを備えた表示装置用アレイ基板において、
前記基板上の周縁部に位置する信号線端子部に、前記信号線を引出す信号線引出し部が配され、
前記信号線引出し部は、
前記走査線と同一の材料で形成した第１導電層と、この第１導電層と絶縁層を介して前記信号線と同一の材料で形成した第２導電層とを有し、
前記第１導電層と前記第２導電層とを前記画素電極と同一の材料で形成した接続層で電気的に接続した
ことを特徴とする表示装置用アレイ基板。
【請求項１６】
基板上に配置され走査線と、この上に配置される第１絶縁膜、この上に配置される半導体膜、前記半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜トランジスタと、前記薄膜トランジスタ上に配置される第２絶縁膜と、前記ドレイン電極に前記第２絶縁膜を介して電気的に接続される前記走査線と略直交する信号線と、前記ソース電極と前記第２絶縁膜を介して電気的に接続される画素電極と、前記信号線に信号線引出部を介して電気的に接続される信号線端子部と、前記走査線に走査線引出部を介して電気的に接続される走査線端子部とを備えた表示装置用アレイ基板において、
前記信号線端子部及び走査線端子部は、前記走査線と同一の材料で形成される第１導電層と、この第１導電層上に配置される前記画素電極と同一の材料で形成される第２導電層とを備えた
ことを特徴とする表示装置用アレイ基板。
【請求項１７】
前記信号線引出し部及び走査線引出部は、前記走査線と同一の材料で形成した前記第１導電層と、この第１導電層と前記第１絶縁膜を介して前記信号線と同一の材料で形成した第３導電層とをそれぞれ有し、前記第１導電層と前記第３導電層とは前記第２導電層を介して電気的に接続されている
ことを特徴とする請求項１６記載の表示装置用アレイ基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
請求項１０に記載される発明は、基板上に配置されゲート電極領域を含む複数本の走査線及び前記走査線と略平行な補助容量線と、この上に配置される第１絶縁膜、少なくとも前記ゲート電極領域上に配置される半導体膜、前記半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜トランジスタと、前記薄膜トランジスタ上に配置される第２絶縁膜と、前記ドレイン電極に前記第２絶縁膜を介して電気的に接続される前記走査線と略直交する信号線と、前記ソース電極を介して電気的に接続される画素電極とを備えた表示装置用アレイ基板において、各前記補助容量線は、前記各補助容量線と前記第１絶縁膜を介して略直交する方向に配線された束ね配線を含み、前記各補助容量線と前記束ね配線とは導電層を介して電気的に接続される補助容量線連結部を含むことを特徴とする表示装置用アレイ基板である。