【手続補正書】
【提出日】平成15年9月10日(2003.9.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
内蔵メモリと、前記内蔵メモリに接続される内部バスと、前記内蔵メモリに対して前記内部バスを介してアクセスする内部バスマスタと、前記内部バスの動作を制御するバスインタフェースとを備えるマイクロプロセッサであって、
外部バスマスタ及び外部メモリが外部バスを介して前記マイクロプロセッサの外部に接続され、
前記マイクロプロセッサは前記内蔵メモリと前記外部メモリのデータを登録するキャッシュメモリを更に備え、
前記バスインタフェースは、前記内部バスマスタによる前記内蔵メモリ及び前記外部メモリに対するアクセス要求及び前記外部バスマスタによる前記内蔵メモリに対するアクセス要求、並びにキャッシュモードを指定する情報に基づいて前記キャッシュメモリのキャッシング対象を指定する登録信号を発生するマイクロプロセッサ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
ＳＲＡＭは１セルの面積がＤＲＡＭに比べて大きく、大容量を集積することができない。そこでＣＰＵコアとＤＲＡＭを１チップに集積し、大容量のメモリを集積したマイクロプロセッサが必要となる。ここでＤＲＡＭはアクセススピードが遅く、メモリアクセスの時間がＣＰＵの性能を落とす大きな原因となる。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
この発明のうち請求項５にかかるものは内蔵メモリと、前記内蔵メモリに接続される内部バスと、前記内蔵メモリに対して前記内部バスを介してアクセスする内部バスマスタと、前記内部バスの動作を制御するバスインタフェースとを備えるマイクロプロセッサである。そして外部バスマスタ及び外部メモリが外部バスを介して前記マイクロプロセッサの外部に接続される。前記マイクロプロセッサは前記内蔵メモリと前記外部メモリのデータを登録するキャッシュメモリを更に備える。前記バスインタフェースは、前記内部バスマスタによる前記内蔵メモリ及び前記外部メモリに対するアクセス要求及び前記外部バスマスタによる前記内蔵メモリに対するアクセス要求、並びにキャッシュモードを指定する情報に基づいて前記キャッシュメモリのキャッシング対象を指定する登録信号を発生する。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
ＣＰＵ１は例えば３２ビットのデータを取り扱うＲＩＳＣ型マイクロプロセッサコアであり、命令長は１６ビットあるいは３２ビットである。ＩＱ８は例えば１２８ビット×２エントリの構成を有しており、バスＩＤ〈０：１２７〉から命令を入力し、１６ビットまたは３２ビットの態様でバスＩ＜０：３１＞を介してＣＰＵ１に転送する。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
キャッシュ２８は例えばＳＲＡＭや４Ｋバイトのライトバックキャッシュで構成され、ライトバック（write back）方式では、書き込みがキャッシュに対してだけ行われ、キャッシュで変更されたデータは置き換えの対象となったときに主たる記憶装置に書き込まれる方式が採用される。ＴＡＧ部を有し、ここにはキャッシングすべきデータのアドレスの一部（ｔａｇ）とｖａｌｉｄビット、ｄｉｒｔｙビットが保持される。データがキャッシュ２８に登録（fill）されるとｖａｌｉｄビットがセットされ、登録されている領域に新たなデータがストアされればｄｉｒｔｙビットがセットされる。キャッシュヒットした場合には１クロックでデータを引き出すことができる。ＤＲＡＭ２７は例えば２Ｍｂｙｔｅの容量を有する。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
ＰＬＬ１１はマイクロプロセッサの動作クロックを生成する。例えば内部ＣＰＵ等の動作に入力クロックを４逓倍したクロックを生成し、外部とのアクセス用に入力クロックと同じ周波数のクロックを生成する。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
（２）外部バスマスタからマイクロプロセッサの内蔵するＤＲＡＭへのアクセス．
マイクロプロセッサ１０１の内蔵するＤＲＡＭ２７はＣＰＵ１だけでなく外部のバスマスタからも、マイクロプロセッサ１０１の命令とは無関係に直接アクセスすることができる。バスマスタはバスを介してメモリにアクセス可能なものであり、例えばＤＭＡＣ（Direct Memory Access Controler）やプロセッサ、メモリコントローラなどが挙げられる。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
（２−ｂ）ＣＰＵ１が外部メモリ４からデータを読み出す場合：
図６はＣＰＵ１が外部メモリ４からデータを読み出す場合のプロトコルを示すタイミングチャートである。クロックは入力クロックを示す。まず○１ＣＰＵ１からＢＩＵ３へアクセス要求が出され、○２ＢＩＵ３からＣＰＵ１へアクセス許可が送られる。そして○３制御バス５６を介してＢＩＵ３から外部メモリ４へ送られるバススタート信号ＢＳバーがアサートし、リードライト信号Ｒ／Ｗバーが外部メモリ４にリード動作を要求し、バイトコントロール信号ＢＣ（バスＤ＜０：１５＞に伝達される２つの８ビット（＝１バイト）の信号の一方または両方を指定する信号）の値が決定される。また、アドレスバス５８を介してアドレスＡ１，Ａ２，Ａ３がマイクロプロセッサ１０１から出力される。アドレスＡ１，Ａ２，Ａ３に対応して、バイトコントロール信号ＢＣは変化しても良い。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
外部バスマスタ４１がＤＲＡＭ２７にライトする場合も同様に、バッファ３０１にデータを蓄積中はバスＩＤ〈０：１２７〉を使用して、ＣＰＵ１、ＤＲＡＭ２７、キャッシュ２８の間のデータの転送をすることができる。図２３は外部バスマスタ４１からのリードとＣＰＵ１のリードアクセス要求の様子を示すタイミングチャートである。外部バスマスタ４１から指定されたアドレスＡ１，Ａ２，Ａ３がアドレス境界を越えず（アドレス同士が所定の範囲内に存在する場合であり、詳細は（２−ｆ）で後述する）、それぞれに対応するデータＤ１，Ｄ２，Ｄ３が一度に読み出され（ＤＲＡＭ（キャッシュ）アクセス要求の左端のアサート）、バスＩＤ〈０：１２７〉に載り、その後バッファ３０１に蓄積される。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
（２−ｇ）外部バスマスタ４１の与えるアドレスが、アドレス境界を超える場合の外部バスマスタ４１のＤＲＡＭ２７からの読み出し：
図１４は外部バスマスタ４１がＤＲＡＭ２７からデータを読み出す場合に、そのアドレスの上位２０ビットが変動した場合（アドレス境界を越えた場合）の動作を示すタイミングチャートである。外部バスマスタ４１のリード要求（チップセレクト信号ＣＳバーがアサートし、リードライト信号Ｒ／Ｗバーが読み出しを示す）がなされる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
ＣＰＵ１がＤＲＡＭ２７にある命令をフェッチする場合には、ＢＩＵ３の制御でまずキャッシュヒットするかどうかがチェックされる。ヒットする場合はキャッシュ２８からバスＩＤ〈０：１２７〉にその命令が出力され、ＩＱ８（図１９ではＣＰＵ１に含んでいるものとして示されている）に転送される。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
ＣＰＵ１がＤＲＡＭ２７にデータを書き込む場合は、キャッシュヒットするかどうかがチェックされる。ヒットする場合は書き込みデータをキャッシュ２８の対応するエントリの１２８ビットの一部に書き込み、このエントリのｄｉｒｔｙビットがセットされる。ｄｉｒｔｙビットがセットされているエントリのデータはこのエントリに次のキャッシュデータを登録する際に書き戻される（リプレイス）。ミスする場合には書き込みデータがＤＲＡＭ２７に書き込まれる。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
リプレイスを行う代わりに、図１７で示された信号ＭＳＰＲの７番目のビットのｐｕｒｇｅ処理でＤＲＡＭ２７に書き戻すこともできる。


【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【００９９】
第１マイクロプロセッサ１０１ａに対しては、外部バスマスタ４１からHalt Request信号ＨＲＥＱ１バー、チップセレクト信号ＣＳ１バーが与えられる。また第１マイクロプロセッサ１０１ａから外部バスマスタ４１に対して、受付を許可するHREQ Ack信号ＨＡＣＫ１バーが与えられる。これらの信号のやりとりにより、第１マイクロプロセッサ１０１ａの有するＤＲＡＭ２７への書き込み、読み出しが外部バスマスタ４１によって行われる。同様にして、Halt Request信号ＨＲＥＱ２バー、チップセレクト信号ＣＳ２バー、HREQ Ack信号ＨＡＣＫ２バーのやりとりに基づいて、第２マイクロプロセッサ１０１ｂの有するＤＲＡＭ２７への書き込み、読み出しが外部バスマスタ４１によって行われる。


【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
1998091573.tif 000001
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
1998091573.tif 000002
【手続補正１７】
【補正対象書類名】図面
【補正対象項目名】図１９
【補正方法】変更
【補正の内容】
【図１９】
1998091573.tif 000003
【手続補正１８】
【補正対象書類名】図面
【補正対象項目名】図２０
【補正方法】変更
【補正の内容】
【図２０】
1998091573.tif 000004
【手続補正１９】
【補正対象書類名】図面
【補正対象項目名】図２１
【補正方法】変更
【補正の内容】
【図２１】
1998091573.tif 000005
【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図２６
【補正方法】変更
【補正の内容】
【図２６】
1998091573.tif 000006