(57)【特許請求の範囲】
【請求項１】
電源から負荷に対して出力される電圧値を検出し、該電圧値と基準電源の基準電圧値との誤差電圧信号に基づいてパルス幅変調（ＰＷＭ）制御することにより、前記負荷に一定の電圧を印加するようにしたＤＣ／ＤＣコンバータ回路において、
前記誤差電圧信号を演算する第１の演算増幅器と、
動作を開始すると、前記第１の演算増幅器に対して一定の大きさの出力電流信号を出力するボルテージフォロワ構成の第２の演算増幅器と、
電源投入時のソフトスタート用に前記第２の演算増幅器の出力側に設けられ、前記第１の演算増幅器に対して前記出力電流信号の大きさに応じた所定の傾斜で線形に増加する基準電圧値を与えるコンデンサ回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ回路。
【請求項２】
前記コンデンサ回路は、前記第１、第２の演算増幅器と一体に集積回路内に形成されていることを特徴とする請求項１記載のＤＣ／ＤＣコンバータ回路。
【請求項３】
前記コンデンサ回路は、前記第１、第２の演算増幅器を構成する集積回路に対して外付けのコンデンサによって形成されていることを特徴とする請求項１記載のＤＣ／ＤＣコンバータ回路。
【請求項４】
前記第２の演算増幅器には、ソフトスタート開始信号が入力され、当該ソフトスタート開始信号によって動作を開始するものであることを特徴とする請求項１記載のＤＣ／ＤＣコンバータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電源から負荷に対して出力される電圧値を検出し、該電圧値と基準電源の基準電圧値との誤差電圧信号に基づいてパルス幅変調（以下、ＰＷＭという。）制御することにより、前記負荷に一定の電圧を印加するようにしたＤＣ／ＤＣコンバータ回路に関し、特に、電池など電圧値が不安定な電源に接続された電子機器の電源電圧を安定化させるために用いられるＤＣ／ＤＣコンバータ回路に関する。
【０００２】
【従来の技術】
最初に、従来のＤＣ／ＤＣコンバータ回路について説明する。
図５は、負荷抵抗に一定の電圧を供給するようにした従来のＤＣ／ＤＣコンバータ回路を示す図である。
【０００３】
ＤＣ／ＤＣコンバータ回路は、外部端子１０１〜１０５を備えた集積回路（ＩＣ）１００として構成されている。外部端子１０１〜１０５のうち、１０１には電源回路の起動信号が供給され、１０２，１０３からはＰＷＭ用の制御信号をパワーＭＯＳ２０、３０のゲートに対して出力している。
【０００４】
電源１０は、例えば不安定な電池などであって、その＋側端子がパワーＭＯＳ２０のドレインに接続され、パワーＭＯＳ２０のソースはローサイドのパワーＭＯＳ３０のドレイン、及びインダクタ４０の一端に接続されている。パワーＭＯＳ３０のソースはグランドに接地され、インダクタ４０の他端は抵抗Ｒ２、コンデンサＣ１及び負荷抵抗Ｒ１に接続されている。
【０００５】
直列に接続された一対の抵抗Ｒ２，Ｒ３は検出抵抗回路を構成しており、この検出抵抗回路に対して並列にコンデンサＣ１が接続されることで、負荷抵抗Ｒ１に印加される電圧値がコンデンサＣ１の端子間電圧として検出される。また、コンバータ回路を構成するＩＣ１００では、外部端子１０４から抵抗Ｒ２，Ｒ３の接続点の電位が内部に取り込まれることにより、負荷抵抗Ｒ１の端子間電圧が検出される。さらに、外部端子１０５にはソフトスタート用のコンデンサＣ３が接続されている。
【０００６】
次に、ＩＣ１００の内部回路の構成について説明する。
ＩＣ１００は、取り込まれた検出電圧に基づいて、一対のパワーＭＯＳ２０，３０を交互にオンオフ制御することによって、負荷抵抗Ｒ１の大きさにかかわらず、安定した一定電圧を供給するように構成されている。すなわち、このＩＣ１００には、温度変化による影響の少ない基準電源１が設けられ、ここから常に一定電圧の基準電圧値が演算増幅器２の＋側入力端子に入力されている。演算増幅器２では、その−側入力端子に外部端子１０４を介して外付けされた抵抗Ｒ２，Ｒ３の検出抵抗回路で検出された電圧値が入力され、これらの電圧値の偏差を誤差電圧信号として増幅して出力している。
【０００７】
発振回路３は、所定周波数の三角波を出力するものであって、その出力端子はコンパレータ４及び９の−側入力端子と接続されている。コンパレータ４は、その＋側入力端子と演算増幅器２の出力端子が接続されており、発振回路３の出力電圧と演算増幅器２の偏差出力とを比較するように構成されている。
【０００８】
コンパレータ４の出力端子は、アンドゲート８を介してドライバ回路７に接続されており、このコンパレータ４の出力電圧信号によって、外部端子１０２に接続されたパワーＭＯＳ２０がオンオフ制御される。また、コンパレータ４の出力電圧信号は、アンドゲート８からインバータ５で反転されてドライバ回路６に供給されており、このインバータ５からの反転電圧信号によって、外部端子１０３に接続されたパワーＭＯＳ３０がオンオフ制御される。
【０００９】
一方、コンパレータ９は、アンドゲート８を介して外部端子１０２，１０３にソフトスタート用の電圧信号を供給するように、その＋側入力端子が、外部端子１０５を介してソフトスタート用のコンデンサＣ３と接続されている。また、電流源１１とＮＭＯＳスイッチングデバイス１２は、内部電源と接地間に直列に設けられており、電流源１１とＮＭＯＳスイッチングデバイス１２との接続点はバイ部端子１０５に接続されるとともに、ＮＭＯＳスイッチングデバイス１２のゲートには外部端子１０１から電源回路の起動信号として、ソフトスタート開始信号が供給されている。
【００１０】
次に、上述したＤＣ／ＤＣコンバータ回路の起動時の動作について説明する。図６は、起動時（Ｔ０）前後のＤＣ／ＤＣコンバータ回路の各部電圧波形を示すタイミング図である。
【００１１】
図６（Ａ）には、演算増幅器２の誤差電圧信号Ｖ２、発振回路３の三角波、及び外部端子１０５に印加されるソフトスタート用の電圧信号Ｖ１０５を示す。また、同図（Ｂ）には、コンパレータ９の出力電圧Ｖ９、コンパレータ４の出力電圧Ｖ４、及びアンドゲート８の出力電圧Ｖ８を示す。
【００１２】
ＤＣ／ＤＣコンバータ回路の起動時（Ｔ０）において、電源１０からパワーＭＯＳ２０、インダクタ４０を介して負荷抵抗Ｒ１に電流が流れ始める場合、負荷抵抗Ｒ１にいきなり大電流を流さないように、外部端子１０５にソフトスタート用のコンデンサＣ３が接続されている。ＤＣ／ＤＣコンバータ回路は、その外部端子１０１に高電位の電圧信号が印加されることにより、直流出力の停止状態が維持されている。この停止状態では、外部端子１０１の電圧信号によりＮＭＯＳスイッチングデバイス１２がオンすることにより、電流源１１からの全ての電流はドレインソース間を流れ、そのドレイン電圧はグランド電位となる。したがって、コンパレータ９の＋側入力端子がグランド電位となって、図６（Ｂ）で起動時（Ｔ０）以前のタイミング波形として示すように、コンパレータ９の出力電圧Ｖ９がグランド電位に維持される。
【００１３】
また、ＤＣ／ＤＣコンバータ回路の起動時（Ｔ０）以前には、負荷抵抗の電位もグランド電位であって、外部端子１０４から演算増幅器２の−側入力端子もグランド電位となっている。一方、演算増幅器２の＋側入力端子には、基準電源１から一定電位が供給されているため、図６（Ａ）に示すように、演算増幅器２の誤差電圧信号Ｖ２は高電位となって、コンパレータ４の出力電圧Ｖ４が高電位に維持される。
【００１４】
こうしてアンドゲート８の出力電圧Ｖ８がグランド電位に維持される停止状態では、ドライバ回路７を介してパワーＭＯＳ２０がオフ状態に維持され、インバータ５及びドライバ回路６を介してパワーＭＯＳ３０がオン状態に維持されるため、ＤＣ／ＤＣコンバータ回路は停止状態を維持することになる。
【００１５】
ＤＣ／ＤＣコンバータ回路を起動するには、起動信号として外部端子１０１に印加されているソフトスタート開始信号をグランド電位に切り換えればよい。すなわち、ソフトスタート開始信号がグランド電位になると、ＮＭＯＳスイッチングデバイス１２はオフ状態になり、電流源１１からの電流はソフトスタート用のコンデンサＣ３を充電する。したがって、外部端子１０５にはコンデンサＣ３の容量値に応じて、時間の経過とともに電圧信号Ｖ１０５が線形に高くなり、コンパレータ９の出力電圧Ｖ９は、図６（Ｂ）に示すように、グランド電位と高電位とを交互に繰り返す波形となる。
【００１６】
このように、一対のパワーＭＯＳ２０，３０は、交互にオンオフ制御されるようになって、負荷抵抗Ｒ１の端子間電圧も徐々に高電位になるため、検出抵抗Ｒ２，Ｒ３を介して検出される電圧も高くなる。その結果、図６（Ａ）に示す誤差電圧信号Ｖ２は、徐々に高電位側から低下していくので、一対のパワーＭＯＳ２０，３０のオンオフは、ソフトスタート用の電圧信号Ｖ１０５と誤差電圧信号Ｖ２とのうち、低い電圧によって制御される。したがって、起動（Ｔ０）直後にはソフトスタート用の電圧信号Ｖ１０５によって制御され、負荷抵抗Ｒ１に流れる電流量を調整して、ソフトスタートさせることができ、その後、２つの電圧信号Ｖ１０５とＶ２が交差するクロスポイントの時刻以降は、演算増幅器２の誤差電圧信号Ｖ２によって、タイミングが決定される。
【００１７】
【発明が解決しようとする課題】
ところが、従来のＤＣ／ＤＣコンバータ回路では、起動直後に電源１０からパワーＭＯＳ２０とインダクタ４０を介して流れる初期電流量は、外部端子１０５に外付けされるコンデンサＣ３によって決まるため、負荷抵抗Ｒ１の抵抗値によって安定した出力電圧になるまでの時間が異なってくるという問題があった。
【００１８】
図７は、負荷抵抗Ｒ１の大きさに応じて、起動時（Ｔ０）からクロスポイントに至るまでの時間の相違を示す図である。同図（Ａ）には、軽負荷時のクロスポイント時刻Ｔ１ａ、同図（Ｂ）には、重負荷時のクロスポイント時刻Ｔ１ｂをそれぞれ示している。
【００１９】
ここで、発振回路３の出力電圧波形や、コンデンサＣ３における充電電圧波形は、負荷抵抗Ｒ１の大きさにかかわらずに同じ大きさである。したがって、起動直後からパワーＭＯＳ２０，３０がオンオフするタイミングは、軽負荷でも重負荷でも等しくなって、インダクタ４０に流れる充電電流も等しい。
【００２０】
その結果、軽負荷時には、負荷抵抗Ｒ１の電圧立ち上がりは速くなるが、反対に重負荷時には立ち上がりが遅くなる。すなわち、演算増幅器２の誤差電圧信号は、一定電圧の基準電源１と負荷抵抗Ｒ１の端子間電圧を検出抵抗Ｒ２，Ｒ３の直列回路で検出した電圧の差分を増幅したものであって、負荷抵抗Ｒ１が軽負荷であれば、それだけ速く負荷抵抗Ｒ１の端子間電圧が基準電源１の電圧値に近づくから、誤差電圧信号Ｖ２がソフトスタート用の電圧信号Ｖ１０５と交差するクロスポイント時刻Ｔ１ａ，Ｔ１ｂは、Ｔ１ａ＜Ｔ１ｂと異なってしまうことになる。
【００２１】
この発明の目的は、負荷抵抗の大きさに関係なく、負荷抵抗に印加される直流電圧の立ち上がりの速さを等しくできるＤＣ／ＤＣコンバータ回路を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するために、電源から負荷に対して出力される電圧値を検出し、該電圧値と基準電源の基準電圧値との誤差電圧信号に基づいてパルス幅変調（ＰＷＭ）制御することにより、前記負荷に一定の電圧を印加するようにしたＤＣ／ＤＣコンバータ回路が提供される。このＤＣ／ＤＣコンバータ回路は、前記誤差電圧信号を演算する第１の演算増幅器と、動作を開始すると、前記第１の演算増幅器に対して一定の大きさの出力電流信号を出力するボルテージフォロワ構成の第２の演算増幅器と、電源投入時のソフトスタート用に前記第２の演算増幅器の出力側に設けられ、前記第１の演算増幅器に対して前記出力電流信号の大きさに応じた所定の傾斜で線形に増加する基準電圧値を与えるコンデンサ回路とから構成される。
【００２３】
上述したＤＣ／ＤＣコンバータ回路では、第１の演算増幅器の＋側入力端子に供給される基準電圧を、電源停止時にはグランド電位に保持し、起動直後からグランド電位から徐々に定格電圧まで上昇させるようにしている。
【００２４】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
（第一の実施の形態）
図１は、この発明のＤＣ／ＤＣコンバータ回路を示す回路図である。
【００２５】
外部端子１０１〜１０４を備えた集積回路（ＩＣ）１００は、図５で説明した従来回路と同様に、外部端子１０１には電源回路の起動信号が供給され、１０２，１０３からはＰＷＭ用の制御信号をパワーＭＯＳ２０、３０のゲートに対して出力している。また、負荷抵抗Ｒ１に直流電圧を供給する電源１０は例えば不安定な電池などであって、その＋側端子がパワーＭＯＳ２０のドレインに接続され、パワーＭＯＳ２０のソースはローサイドのパワーＭＯＳ３０のドレイン、及びインダクタ４０の一端に接続されている。パワーＭＯＳ３０のソースはグランドに接地され、インダクタ４０の他端は抵抗Ｒ２、コンデンサＣ１及び負荷抵抗Ｒ１に接続されている。さらに、このＩＣ１００は、外部端子１０４から抵抗Ｒ２，Ｒ３の接続点の電位が内部に取り込まれることにより、負荷抵抗Ｒ１の端子間電圧が検出される。
【００２６】
次に、ＩＣ１００の内部回路の構成については、図５に示す従来回路と異なるところだけを説明する。
誤差電圧信号を演算する第１の演算増幅器２の＋側入力端子には、ボルテージフォロワ構成の第２の演算増幅器１３と、ソフトスタート用のコンデンサＣ２とが接続されている。第２の演算増幅器１３は、入力信号端子１３ａに基準電源１の＋電極が接続され、起動制御端子１３ｂに外部端子１０１が接続され、ソフトスタート用の制御信号出力端子１３ｃと第１の演算増幅器２の＋側入力端子とが接続されている。また、コンパレータ４は、その＋側入力端子と第１の演算増幅器２の出力端子が接続されており、発振回路３の出力電圧と第１の演算増幅器２の偏差出力とを比較して、この比較結果を直接にドライバ回路７に供給するとともに、インバータ５を介してドライバ回路６に供給している。
【００２７】
次に、このＤＣ／ＤＣコンバータ回路の起動時の動作について、図２を参照しながら説明する。
図２は、第２の演算増幅器１３の各部の信号波形を示すタイミング図である。Ｖａは基準電源１の基準電圧信号であり、Ｖｂは外部端子１０１から供給される停止及び起動用のソフトスタート開始信号であり、Ｖｃは起動時Ｔ０直後から徐々に立ち上がっていく出力信号である。起動制御端子１３ｂに印加されるソフトスタート開始信号Ｖｂが高電位のときは、演算増幅器１３の出力信号Ｖｃはグランド電位であって、停止状態にある。
【００２８】
その後、時刻Ｔ０でソフトスタート開始信号Ｖｂがグランド電位になると、ボルテージフォロワ構成の演算増幅器１３は動作開始となり、その出力信号Ｖｃはグランド電位から基準電圧信号Ｖａの大きさまで線形に増加していって、信号Ｖａの電位を超えると基準電圧に引き戻すように制御が働くことになる。このときの、出力信号Ｖｃの傾きは、ソフトスタート用のコンデンサＣ２の容量値と第２の演算増幅器１３の出力信号電流Ｉ０の大きさによって決定される。
【００２９】
このように、ボルテージフォロワ構成の演算増幅器１３は、所定の傾斜で徐々に増加する基準電圧値を第１の演算増幅器２に対して与えるソフトスタート用の演算増幅器を構成しているので、負荷抵抗Ｒ１の大きさに関係なく、負荷電圧の立ち上がりの速度を一定に制御できる。
（第二の実施の形態）
図３は、この発明のＤＣ／ＤＣコンバータ回路を示す回路図である。
【００３０】
第二の実施の形態は、図１に示す回路とは、ソフトスタート用に内蔵されたコンデンサＣ２を外付けのコンデンサＣ３に替えた点で異なる。すなわち、ＩＣ１００に外部端子１０５を設けておき、そこに接続されるコンデンサＣ３の容量値を変更することにより、起動直後のソフトスタート時間を調整するようにしている。外付けのコンデンサＣ３を用いることで、ソフトスタートの立ち上がり時間を数１０ｍ秒から数秒のオーダの範囲で設定することが可能になる。その他の構成については、上述した実施の形態のものと同じであるので、それらの説明は省略する。
【００３１】
ここでも、ボルテージフォロワ構成の演算増幅器１３によって、ソフトスタート用の演算増幅器が構成されているので、負荷抵抗Ｒ１の大きさに関係なく、負荷電圧の立ち上がりの速度を一定に制御できる。
【００３２】
なお、ボルテージフォロワ構成の演算増幅器１３は、ＩＣ１００内において、例えば図４に示すような構成とすることができる。図４において、電流源Ｉ、抵抗Ｒ４、コンデンサＣ４、及びＭＯＳトランジスタＭ１〜Ｍ１０によって演算増幅器が構成され、スイッチングトランジスタＳ１〜Ｓ６はソフトスタート用の制御信号によって起動と停止とを切り換えるスイッチを構成している。
【００３３】
起動制御端子１３ｂが高電位のとき、スイッチングトランジスタＳ１とＳ２はインバータとなっているため、Ｓ１のドレインはグランド電位となり、Ｓ４はオン状態、Ｓ３，Ｓ５，Ｓ６のゲート電極には起動制御端子１３ｂの高電位が印加されてオン状態となって、その結果、演算増幅器１３は停止状態に維持される。ソフトスタート用の制御信号が高電位からグランド電位に変化すると、スイッチングトランジスタＳ３〜Ｓ６は全てオフ状態になって、演算増幅器１３が動作を開始する。このとき、ソフトスタート用の制御信号出力端子１３ｃからの出力信号電流Ｉ０の大きさは、電流源Ｉの電流値をＩ１、ＭＯＳトランジスタＭ１〜Ｍ３、及びＭ９の各ゲート幅Ｗｎとゲート長Ｌｎによって、以下のように決定できる。
【００３４】
Ｉ０＝｛（Ｗ２／Ｌ２）×（Ｗ９／Ｌ９）／（Ｗ１／Ｌ１）×（Ｗ３／Ｌ３）｝×Ｉ１
上記の式において、Ｗｎ，Ｌｎは、ＭＯＳトランジスタＭｎのゲート幅、ゲート長である。
【００３５】
【発明の効果】
以上に説明したように、この発明のＤＣ／ＤＣコンバータ回路によれば、第１の演算増幅器の＋側入力端子に供給される基準電圧を、電源停止時にはグランド電位に保持し、起動直後からグランド電位から徐々に定格電圧まで上昇させることによって、負荷抵抗の大きさに関係なく、負荷抵抗に印加される直流電圧の立ち上がりの速さを等しくできる。
【図面の簡単な説明】
【図１】この発明のＤＣ／ＤＣコンバータ回路を示す回路図である。
【図２】第２の演算増幅器の各部の信号波形を示すタイミング図である。
【図３】別のＤＣ／ＤＣコンバータ回路を示す回路図である。
【図４】ボルテージフォロワ構成の演算増幅器の一例を示す回路図である。
【図５】従来のＤＣ／ＤＣコンバータ回路を示す図である。
【図６】起動時前後のＤＣ／ＤＣコンバータ回路の各部電圧波形を示すタイミング図である。
【図７】負荷抵抗の大きさに応じて、起動時からクロスポイントに至るまでの時間の相違を示す図である。
【符号の説明】
１００…集積回路（ＩＣ）
１０１〜１０４…外部端子
１０…電源
２０，３０…パワーＭＯＳ２０
４０…インダクタ
１…基準電源
２…第１の演算増幅器
３…発振回路
４…コンパレータ
５…インバータ
６，７…ドライバ回路
１３…第２の演算増幅器
【図１】
0004830238.tif 000002
【図２】
0004830238.tif 000003
【図３】
0004830238.tif 000004
【図４】
0004830238.tif 000005
【図５】
0004830238.tif 000006
【図６】
0004830238.tif 000007
【図７】
0004830238.tif 000008