【手続補正書】
【提出日】平成15年12月19日(2003.12.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも第１の一導電型半導体層、ノン・ドープ半導体層、及び、第２の一導電型半導体層からなる積層構造体に、第２の一導電型半導体層上に設けたオーミック電極及びダミー電極に自己整合し、且つ、その側壁が結晶方位の同じ結晶面から構成される２つのストライプ状の溝を設け、前記ノン・ドープ半導体層の端部に二次元キャリアガスを発生させるために少なくとも前記溝の表面に設けたゲートバリア層を介してゲート電極を設けたことを特徴とする化合物半導体装置。
【請求項２】
少なくとも第１の一導電型半導体層、ノン・ドープ半導体層、及び、第２の一導電型半導体層からなる積層構造体に、その側壁が結晶方位の同じ結晶面から構成される２つのストライプ状の溝を設け、前記ノン・ドープ半導体層の端部に二次元キャリアガスを発生させるために少なくとも前記溝の表面に設けたゲートバリア層を介してゲート電極を設けると共に、前記ゲート電極の表面に設けた絶縁膜上に延在し、且つ、前記第２の一導電型半導体層に接するオーミック電極を設けたことを特徴とする化合物半導体装置。
【請求項３】
上記溝の断面形状がＶ字状であり、且つ、上記ゲートバリア層を設けた後の上記溝の先端の位置が上記第１の一導電型半導体層と上記ノン・ドープ半導体層との界面と一致することを特徴とする請求項１または２に記載の化合物半導体装置。
【請求項４】
半絶縁性半導体基板上に、少なくとも第１の一導電型半導体層、ノン・ドープ半導体層、及び、第２の一導電型半導体層からなる積層構造体を設ける工程、前記第２の一導電型半導体層上にストライプ状のオーミック電極と、前記オーミック電極と対向するストライプ状のダミー電極を形成する工程、前記オーミック電極及びダミー電極をマスクとして前記積層構造体をエッチングすることにより、前記オーミック電極及びダミー電極に自己整合し、且つ、その側壁が結晶方位の同じ結晶面から構成される溝を形成する工程、少なくとも前記溝の表面に前記ノン・ドープ半導体層の端部に二次元キャリアガスを発生させるゲートバリア層を設ける工程、及び、前記溝内に前記ノン・ドープ半導体層と前記第２の一導電型半導体層との界面を越える高さまでゲート電極を埋め込む工程を含むことを特徴とする化合物半導体装置の製造方法。
【請求項５】
半絶縁性半導体基板上に、少なくとも第１の一導電型半導体層、ノン・ドープ半導体層、及び、第２の一導電型半導体層からなる積層構造体を設ける工程、前記第２の一導電型半導体層上にストライプ状ラインとストライプ状のスペースが交互に並んだパターンを形成する工程、前記パターンをマスクとして前記積層構造体をエッチングすることにより、前記ストライプ状ラインに自己整合し、且つ、その側壁が結晶方位の同じ結晶面から構成される溝を形成する工程、少なくとも前記溝の表面に前記ノン・ドープ半導体層の端部に二次元キャリアガスを発生させるゲートバリア層を設ける工程、及び、前記溝内に前記ノン・ドープ半導体層と前記第２の一導電型半導体層との界面を越える高さまでゲート電極を埋め込む工程、前記ゲート電極の表面に絶縁膜を設けたのち、前記溝に囲まれた前記積層構造体の表面に露出している前記ゲートバリア層を除去する工程、及び、少なくとも前記除去部を覆うようにオーミック電極を設ける工程を含むことを特徴とする化合物半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
この場合、溝７の断面形状をＶ字状とし、且つ、第１の一導電型半導体層２とノン・ドープ半導体層３との界面の近傍の高さにノン・ドープ半導体埋込層を設け、その上にゲート電極１０を設けることによって、溝７の深さとノン・ドープ半導体層３との位置関係に拘わらず、ゲート電極１０に起因する寄生容量を小さくすることができ、且つ、ゲート電極１０の断面積を大きくすることができるので、ゲート抵抗を低減することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
また、溝７の断面形状を逆メサ状とし、且つ、第１の一導電型半導体層２とノン・ドープ半導体層３との界面に一導電型のエッチングストップ層を位置させることが望ましい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
（４）また、本発明は、化合物半導体装置の製造方法において、半絶縁性半導体基板１上に、少なくとも第１の一導電型半導体層２、ノン・ドープ半導体層３、及び、第２の一導電型半導体層４からなる積層構造体を設ける工程、第２の一導電型半導体層４上にストライプ状のオーミック電極５と、このオーミック電極５と対向するストライプ状のダミー電極６を形成する工程、オーミック電極５及びダミー電極６をマスクとして積層構造体をエッチングすることにより、オーミック電極５及びダミー電極６に自己整合し、且つ、その側壁が結晶方位の同じ結晶面から構成される溝７を形成する工程、少なくとも溝７の表面にノン・ドープ半導体層３の端部に二次元キャリアガス１１を発生させるゲートバリア層９を設ける工程、及び、溝７内にノン・ドープ半導体層３と第２の一導電型半導体層４との界面を越える高さまでゲート電極１０を埋め込む工程を含むことを特徴とする。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
この場合、溝７の断面形状をＶ字状とし、且つ、ゲートバリア層９を設けた後の溝７の先端の位置が第１の一導電型半導体層２とノン・ドープ半導体層３との界面に一致するように、オーミック電極５とダミー電極６との間隔ｙを決定することによって、ゲート電極１０を通常に埋め込んでも、ゲート電極１０に起因する寄生容量を小さくすることができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
（５）また、本発明は、化合物半導体装置の製造方法において、半絶縁性半導体基板１上に、少なくとも第１の一導電型半導体層２、ノン・ドープ半導体層３、及び、第２の一導電型半導体層４からなる積層構造体を設ける工程、第２の一導電型半導体層４上にストライプ状ラインとストライプ状のスペースが交互に並んだパターンを形成する工程、パターンをマスクとして積層構造体をエッチングすることにより、ストライプ状ラインに自己整合し、且つ、その側壁が結晶方位の同じ結晶面から構成される溝７を形成する工程、少なくとも溝７の表面にノン・ドープ半導体層３の端部に二次元キャリアガス１１を発生させるゲートバリア層９を設ける工程、及び、溝７内にノン・ドープ半導体層３と第２の一導電型半導体層４との界面を越える高さまでゲート電極１０を埋め込む工程、ゲート電極１０の表面に絶縁膜を設けたのち、溝７に囲まれた積層構造体の表面に露出しているゲートバリア層９を除去する工程、及び、少なくとも除去部を覆うようにオーミック電極５を設ける工程を含むことを特徴とする。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
この場合、溝７の断面形状をＶ字状とし、且つ、ゲートバリア層９を設けた後の溝７の先端の位置が第１の一導電型半導体層２とノン・ドープ半導体層３との界面に一致するように、ストライプ状ラインとストライプ状のスペースとの間隔ｙを決定することによって、ゲート電極１０を通常に埋め込んでも、ゲート電極１０に起因する寄生容量を小さくすることができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
また、溝７の断面形状をＶ字状とし、且つ、ゲートバリア層９を設けたのち、ゲート電極１０を埋め込む工程の前に、第１の一導電型半導体層２とノン・ドープ半導体層３との界面の近傍まで、ノン・ドープ半導体埋込層を選択成長させることによって、溝７の深さとノン・ドープ半導体層３との位置関係に拘わらず、ゲート電極１０に起因する寄生容量を小さくすることができ、且つ、ゲート電極１０の断面積を大きくすることができるので、ゲート抵抗を低減することができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
或いは、溝７の断面形状を逆メサ状とし、且つ、第１の一導電型半導体層２とノン・ドープ半導体層３との界面に一導電型のエッチングストップ層を設けた場合、幅の広いオーミック電極５によって、幅の狭いチャネル層８を形成することができるので、ドレイン電流のカットオフ特性を良好にすることができ、且つ、同じチャネル層８の幅ｘを形成する場合に、オーミック電極５側の寄生抵抗を小さくすることができ、このオーミック電極５の幅は第２の一導電型半導体層４の厚さで制御することができ、さらに、エッチングストップ層を設けているので溝７の底面の位置を精度良く制御することができ、ゲート電極１０のオフセットを防止することができる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
また、ゲートバリア層９を成長させたのち、溝７の底面にイオンを注入して第１の一導電型半導体層２の一部を絶縁化しても良く、ゲート電極１０と第１の一導電型半導体層２との間の寄生容量を大幅に低減することができる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
また、上記の説明においては、凸部上に形成する電極をドレイン電極としているが、これをソース電極にしても良いものであり、その場合には、半絶縁性基板側のｎ+ 型層上にドレイン電極を形成すれば良い。
また、上記の説明においては、一つの素子構造を説明してきたが、本発明はこの様な素子構造をディスクリートデバイスとして用いても良いし、これらを集積化した化合物半導体集積回路装置として用いても良いものである。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
ここで、再び図１を参照して、改めて本発明の詳細な特徴を説明する。
図１参照  
（付記１）  少なくとも第１の一導電型半導体層２、ノン・ドープ半導体層３、及び、第２の一導電型半導体層４からなる積層構造体に、第２の一導電型半導体層４上に設けたオーミック電極５及びダミー電極６に自己整合し、且つ、その側壁が結晶方位の同じ結晶面から構成される２つのストライプ状の溝８を設け、ノン・ドープ半導体層３の端部に二次元キャリアガス１１を発生させるために少なくとも溝８の表面に設けたゲートバリア層９を介してゲート電極１０を設けたことを特徴とする化合物半導体装置。
（付記２）  少なくとも第１の一導電型半導体層２、ノン・ドープ半導体層３、及び、第２の一導電型半導体層４からなる積層構造体に、その側壁が結晶方位の同じ結晶面から構成される２つのストライプ状の溝８を設け、ノン・ドープ半導体層３の端部に二次元キャリアガス１１を発生させるために少なくとも溝８の表面に設けたゲートバリア層９を介してゲート電極１０を設けると共に、ゲート電極１０の表面に設けた絶縁膜上に延在し、且つ、第２の一導電型半導体層４に接するオーミック電極５を設けたことを特徴とする化合物半導体装置。
（付記３）  溝８の断面形状がＶ字状であり、且つ、ゲートバリア層９を設けた後の溝８の先端の位置が第１の一導電型半導体層２とノン・ドープ半導体層３との界面と一致することを特徴とする付記１または２に記載の化合物半導体装置。
（付記４）  溝８の断面形状がＶ字状であり、且つ、第１の一導電型半導体層２とノン・ドープ半導体層３との界面の近傍の高さにノン・ドープ半導体埋込層を設け、ノン・ドープ半導体埋込層の上にゲート電極１０を設けることを特徴とする付記１または２に記載の化合物半導体装置。
（付記５）  溝８の断面形状が逆メサ状であり、且つ、第１の一導電型半導体層２とノン・ドープ半導体層３との界面に一導電型のエッチングストップ層を有することを特徴とする付記１記載の化合物半導体装置。
（付記６）  半絶縁性半導体基板上に、少なくとも第１の一導電型半導体層２、ノン・ドープ半導体層３、及び、第２の一導電型半導体層４からなる積層構造体を設ける工程、第２の一導電型半導体層４上にストライプ状のオーミック電極５と、オーミック電極５と対向するストライプ状のダミー電極６を形成する工程、オーミック電極５及びダミー電極６をマスクとして積層構造体をエッチングすることにより、オーミック電極５及びダミー電極６に自己整合し、且つ、その側壁が結晶方位の同じ結晶面から構成される溝８を形成する工程、少なくとも溝８の表面に前記ノン・ドープ半導体層３の端部に二次元キャリアガス１１を発生させるゲートバリア層９を設ける工程、及び、溝８内にノン・ドープ半導体層３と第２の一導電型半導体層４との界面を越える高さまでゲート電極１０を埋め込む工程を含むことを特徴とする化合物半導体装置の製造方法。
（付記７）  溝８の断面形状がＶ字状であり、且つ、ゲートバリア層９を設けた後の溝８の先端の位置が第１の一導電型半導体層２とノン・ドープ半導体層３との界面に一致するように、オーミック電極５とダミー電極６との間隔を決定することを特徴とする付記６記載の化合物半導体装置の製造方法。
（付記８）  半絶縁性半導体基板上に、少なくとも第１の一導電型半導体層２、ノン・ドープ半導体層３、及び、第２の一導電型半導体層４からなる積層構造体を設ける工程、第２の一導電型半導体層４上にストライプ状ラインとストライプ状のスペースが交互に並んだパターンを形成する工程、パターンをマスクとして積層構造体をエッチングすることにより、ストライプ状ラインに自己整合し、且つ、その側壁が結晶方位の同じ結晶面から構成される溝８を形成する工程、少なくとも溝８の表面にノン・ドープ半導体層３の端部に二次元キャリアガス１１を発生させるゲートバリア層９を設ける工程、及び、溝８内にノン・ドープ半導体層３と第２の一導電型半導体層４との界面を越える高さまでゲート電極１０を埋め込む工程、ゲート電極１０の表面に絶縁膜を設けたのち、溝８に囲まれた積層構造体の表面に露出しているゲートバリア層９を除去する工程、及び、少なくとも除去部を覆うようにオーミック電極５を設ける工程を含むことを特徴とする化合物半導体装置の製造方法。
（付記９）  溝８の断面形状がＶ字状であり、且つ、ゲートバリア層９を設けた後の溝８の先端の位置が第１の一導電型半導体層２とノン・ドープ半導体層３との界面に一致するように、ストライプ状ラインとストライプ状のスペースの間隔を決定することを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１０）  溝８の断面形状がＶ字状であり、且つ、ゲートバリア層９を設けたのち、ゲート電極１０を埋め込む工程の前に、第１の一導電型半導体層２とノン・ドープ半導体層３との界面の近傍まで、ノン・ドープ半導体埋込層を選択成長させることを特徴とする付記６または８に記載の化合物半導体装置の製造方法。
（付記１１）  溝８の断面形状が逆メサ状であり、且つ、第１の一導電型半導体層２とノン・ドープ半導体層３との界面に一導電型のエッチングストップ層を有することを特徴とする付記６記載の化合物半導体装置の製造方法。
（付記１２）  ゲートバリア層９を成長させたのち、溝８の底面にイオンを注入して第１の一導電型半導体層２の一部を絶縁化することを特徴とする付記１１記載の化合物半導体装置の製造方法。