(57)【特許請求の範囲】
【請求項１】
電流帰還を利用して画素回路を駆動する駆動回路であって、
入力デジタルデータに基づく入力データ電流を生成する電流ＤＡＣと、
前記電流ＤＡＣの出力端子が反転入力端子（−）に接続され、所定の定電圧（ＶＢ２）が非反転入力端子（＋）に入力され、出力が前記画素回路の発光素子駆動トランジスターのゲート端子に接続される第１差動増幅器と、
前記画素回路の発光素子の駆動電流を入力にしてゲート端子とドレイン端子とが互いに接続されるとともにソース端子が第２差動増幅器の出力端子に接続される第１トランジスターと、前記電流ＤＡＣの出力端子がドレイン端子に接続されるとともにゲート端子及びソース端子が前記第１トランジスターのゲート端子及びソース端子にそれぞれ接続される第２トランジスターとで構成され、前記画素回路への前記発光素子の駆動電流を前記第１差動増幅器の反転入力端子（−）の入力側にミラーリングする電流ミラーと、
前記第１トランジスターのドレイン端子が反転入力端子（−）に接続され、所定の定電圧（ＶＢ１）が非反転入力端子（＋）に入力され、その出力が前記第２トランジスターのソース端子に接続される前記第２差動増幅器と、
を備えることを特徴とする電流帰還を利用した駆動回路。
【請求項２】
前記発光素子が、ＯＬＥＤであることを特徴とする請求項１に記載の電流帰還を利用した駆動回路。
【請求項３】
電流帰還を利用して画素回路を駆動する駆動回路であって、
入力デジタルデータに基づく入力データ電流を生成する電流ＤＡＣと、
前記電流ＤＡＣの出力端子が反転入力端子（−）に接続され、所定の定電圧（ＶＢ２）が非反転入力端子（＋）に入力され、出力が前記画素回路の発光素子駆動トランジスターのゲート端子に接続される第１差動増幅器と、
前記画素回路の発光素子の駆動電流を入力にしてゲート端子とドレイン端子とが互いに接続されるとともにソース端子が第２差動増幅器の出力端子に接続される第１トランジスターと、前記電流ＤＡＣの出力端子がドレイン端子に接続されるとともにゲート端子及びソース端子が前記第１トランジスターのゲート端子及びソース端子にそれぞれ接続される第２トランジスターとで構成され、前記画素回路への前記発光素子の駆動電流を前記第１差動増幅器の反転入力端子（−）の入力側にミラーリングする電流ミラーと、
前記第１トランジスターのドレイン端子が反転入力端子（−）に接続され、所定の定電圧（ＶＢ１）が非反転入力端子（＋）に入力され、その出力が前記第２トランジスターのソース端子に接続される前記第２差動増幅器と、
前記電流ＤＡＣと前記電流ミラーの出力側との間に接続され、前記電流ミラーを介したフィードバックループの安定性確保のためのループ安定部と、
を備えることを特徴とする電流帰還を利用した駆動回路。
【請求項４】
前記ループ安定部は、
前記電流ＤＡＣと電流ミラーの出力側との間にその一端が接続された抵抗と、
前記抵抗の他端に直列接続されたキャパシターと、
を含むことを特徴とする請求項３に記載の電流帰還を利用した駆動回路。
【請求項５】
電流帰還を利用して画素回路を駆動する駆動回路であって、
入力デジタルデータに基づく入力データ電流を生成する電流ＤＡＣと、
前記電流ＤＡＣの出力端子が反転入力端子（−）に接続され、所定の定電圧（ＶＢ２）が非反転入力端子（＋）に入力され、出力が前記画素回路の発光素子駆動トランジスターのゲート端子に接続される第１差動増幅器と、
前記画素回路の発光素子の駆動電流を入力にしてゲート端子とドレイン端子とが互いに接続されるとともにソース端子が第２差動増幅器の出力端子に接続される第１トランジスターと、前記電流ＤＡＣの出力端子がドレイン端子に接続されるとともにゲート端子及びソース端子が前記第１トランジスターのゲート端子及びソース端子にそれぞれ接続される第２トランジスターとで構成され、前記画素回路への前記発光素子の駆動電流を前記第１差動増幅器の反転入力端子（−）の入力側にミラーリングする電流ミラーと、
前記第１トランジスターのドレイン端子が反転入力端子（−）に接続され、所定の定電圧（ＶＢ１）が非反転入力端子（＋）に入力され、その出力が前記第２トランジスターのソース端子に接続される前記第２差動増幅器と、
前記第１差動増幅器の反転入力端子と出力端子との間に互いに並列に接続され、前記入力データ電流の全体の範囲を複数の区間に分けるための複数の補償キャパシターと、
前記複数の補償キャパシターにそれぞれ直列に接続された複数のスイッチと、
前記複数のスイッチのスイッチング制御のためのスイッチコントローラと、
を備えることを特徴とする電流帰還を利用した駆動回路。
【請求項６】
前記複数のスイッチのスイッチング制御が前記入力デジタルデータに基づいて行われることを特徴とする請求項５に記載の電流帰還を利用した駆動回路。
【請求項７】
電流帰還を利用して画素回路を駆動する駆動回路であって、
入力デジタルデータに基づく入力データ電流を生成する電流ＤＡＣと、
前記電流ＤＡＣの出力端子が反転入力端子（−）に接続され、所定の定電圧（ＶＢ２）が非反転入力端子（＋）に入力され、出力が前記画素回路の発光素子駆動トランジスターのゲート端子に接続される第１差動増幅器と、
前記画素回路の発光素子の駆動電流を入力にしてゲート端子とドレイン端子とが互いに接続されるとともにソース端子が第２差動増幅器の出力端子に接続される第１トランジスターと、前記電流ＤＡＣの出力端子がドレイン端子に接続されるとともにゲート端子及びソース端子が前記第１トランジスターのゲート端子及びソース端子にそれぞれ接続される第２トランジスターとで構成され、前記画素回路への前記発光素子の駆動電流を前記第１差動増幅器の反転入力端子（−）の入力側にミラーリングする電流ミラーと、
前記第１トランジスターのドレイン端子が反転入力端子（−）に接続され、所定の定電圧（ＶＢ１）が非反転入力端子（＋）に入力され、その出力が前記第２トランジスターのソース端子に接続される前記第２差動増幅器と、
前記第１差動増幅器の反転入力端子と出力端子との間に互いに並列に接続された初期状態キャパシター及び定常状態キャパシターと、
前記初期状態キャパシター及び定常状態キャパシターに接続され、前記第１差動増幅器に前記初期状態キャパシター及び定常状態キャパシターの双方か、又は前記初期状態キャパシターのみが接続されるように制御信号によって切り替えられるスイッチと、
前記定常状態キャパシターの電圧を前記第１差動増幅器の反転入力端子の電圧に維持させるためのバッファー増幅器と、
前記駆動トランジスターのゲート電圧を所定の定電圧と比べて前記スイッチのスイッチング制御のための前記制御信号を生成する比較器と、
を備えることを特徴とする電流帰還を利用した駆動回路。
【請求項８】
前記初期状態キャパシターが、前記定常状態キャパシターに比べて小さな値を持つことを特徴とする請求項７に記載の電流帰還を利用した駆動回路。
【請求項９】
前記バッファー増幅器が、前記スイッチに接続された出力端子と、その出力端子に接続された反転入力端子と、前記第１差動増幅器の反転入力端子に接続された非反転入力端子とを有することを特徴とする請求項７に記載の電流帰還を利用した駆動回路。
【請求項１０】
互いに並列に接続された複数の画素回路を、電流帰還を利用して駆動トランジスターの駆動電流と同一な各画素回路に入力される入力データ電流を用いて駆動する駆動回路であって、
入力デジタルデータに基づく入力データ電流を生成する電流ＤＡＣと、
前記電流ＤＡＣの出力端子が反転入力端子（−）に接続され、所定の定電圧（ＶＢ２）が非反転入力端子（＋）に入力され、出力が前記各画素回路の発光素子駆動トランジスターのゲート端子に接続される第１差動増幅器と、
前記各画素回路の発光素子の駆動電流を入力にしてゲート端子とドレイン端子とが互いに接続されるとともにソース端子が第２差動増幅器の出力端子に接続される第１トランジスターと、前記電流ＤＡＣの出力端子がドレイン端子に接続されるとともにゲート端子及びソース端子が前記第１トランジスターのゲート端子及びソース端子にそれぞれ接続される第２トランジスターとで構成され、前記各画素回路への前記発光素子の駆動電流を前記第１差動増幅器の反転入力端子（−）の入力側にミラーリングする電流ミラーと、
前記第１トランジスターのドレイン端子が反転入力端子（−）に接続され、所定の定電圧（ＶＢ１）が非反転入力端子（＋）に入力され、その出力が前記第２トランジスターのソース端子に接続される前記第２差動増幅器と、
前記電流ＤＡＣと前記電流ミラーの出力側との間に接続され、前記電流ミラーを介したフィードバックループの安定性確保のためのループ安定部と、
を備えることを特徴とする電流帰還を利用した駆動回路。
【請求項１１】
前記駆動回路により駆動される前記画素回路の数がｋ個である場合、当該ｋ個の画素回路の各々を駆動するために割り当てられる時間が１／ｋであることを特徴とする請求項１０に記載の電流帰還を利用した駆動回路。
【請求項１２】
前記発光素子がＯＬＥＤであり、前記駆動回路は、アクティブマトリックス方式で前記ＯＬＥＤを駆動するＡＭＯＬＥＤ駆動回路であることを特徴とする請求項１乃至１１のいずれか一項に記載の電流帰還を利用した駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平板ディスプレイ駆動回路に関するもので、特にアクティブマトリックス有機発光素子（ＡＭＯＬＥＤ）を利用した平板ディスプレイの画素間の明るさ均一性を確保すると共にデータ供給時間を短縮する電流帰還を利用したＡＭＯＬＥＤ駆動回路に関するものである。
【背景技術】
【０００２】
有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）は、最近注目されている平板ディスプレイ用素子であり、視野角、対照比に優れ、製造費用が安く、軽量薄型が可能で、消費電力の側面でも有利である。
【０００３】
このようなＯＬＥＤは、印加される電流によって発光の程度が調節される素子で、その駆動方式としてパッシブマトリックス方式とアクティブマトリックス方式がある。
アクティブマトリックス方式では、ＯＬＥＤに印加される電流量を制御する電圧をキャパシターに充電して、次のフレームに新しい信号が印加されるまで充電された電圧を維持する。
【０００４】
前記のような特性を持つＯＬＥＤを使用する従来の画素回路及び駆動回路について、特許文献１及び特許文献２を参照して説明する。
図１は、特許文献１に図示された基本画素回路で、Ｍ×Ｎ個のマトリックス形態で全体パネルを構成する。
【０００５】
Ｍ個のスキャンライン（ＳＣＡＮ）とＮ個のデータライン（ＶＤａｔａ）が存在し、一つのスキャンライン（ＳＣＡＮ）当たりＮ個の一行の画素回路が並列に連結されるとともに、一つのデータライン（ＶＤａｔａ）当たりＭ個の画素回路が並列に連結される。
【０００６】
ＴＦＴで構成される駆動トランジスターＴ１は、発光素子ＯＬＥＤに印加される電流を制御する。駆動トランジスターＴ１と発光素子ＯＬＥＤは直列連結形態なので、駆動トランジスターＴ１に流れる電流は、発光素子ＯＬＥＤに流れる電流と等しい。
【０００７】
駆動トランジスターＴ１の電流は、駆動トランジスターＴ１の電流・電圧特性曲線に従った電圧が印加されるデータラインＶＤａｔａを通じて制御することができる。
また、駆動トランジスターＴ１の電流量は、スイッチングトランジスターＴ２を通じて印加される入力電圧を通じて制御されるようになっていて、この電圧は保持キャパシター（Ｃｓ）に充電されて次のフレームまで維持される。
【０００８】
しかし、前記従来の画素回路では、各画素別にＴＦＴで構成される駆動トランジスターのゲート電圧の偏差のため、同一入力電圧を通じて印加される電流量に差が生じるようになって、それにより各画素の明るさが不均一になる問題点がある。
【０００９】
したがって、従来のゲート電圧をはじめとする画素別特性偏差による駆動電流の不均一性を解消するための方法の一つとして、電流駆動方式が提案されている。
図１のような画素を通じた電圧駆動方式は、ＯＬＥＤに印加する電流を制御するための電圧が入力になる一方、電流駆動方式は印加する電流自体が入力になる。
【００１０】
したがって、各駆動トランジスターのゲート電圧、電流移動度の偏差と関係なく所望する電流を印加することが可能になる。
図２は、特許文献２による電流駆動方式の駆動回路を示したもので、これは電流帰還を利用した電流駆動方式の駆動回路である。
【００１１】
図２で、画素回路（Ｐｉｘｅｌ  Ｃｉｒｃｕｉｔ）を除いた部分が電流帰還を利用した駆動部で、パネルの各列ごとに存在してＭ個の画素回路が並列連結されるようになる。Ｍ個の画素回路中、駆動する画素回路の区分をスキャン信号ＳＣＡＮを通じて選択する。
【００１２】
トランジスターＴ１は、駆動用トランジスターで、トランジスターＴ２、Ｔ３、Ｔ４はスイッチング用トランジスターで、スキャン信号ＳＣＡＮがハイの間はトランジスターＴ４はオフされ、トランジスターＴ２、Ｔ３はオンされてトランジスターＴ１、Ｔ２、電流比較器（Ｃｕｒｒｅｎｔ  Ｃｏｍｐａｒａｔｏｒ）、トランジスターＴ３、発光素子ＯＬＥＤで構成されるループが形成される。
【００１３】
ここで、駆動用トランジスターＴ１に流れる電流が電流源ＩＯＬＥＤによる電流のＩＯＬＥＤで、新たに供給される電流は電流源ＩＲＥＦによる電流のＩＲＥＦである。したがって、電流比較器（Ｃｕｒｒｅｎｔ  Ｃｏｍｐａｒａｔｏｒ）は、この二つの電流を比べてトランジスターＴ１のゲートノードに制御電圧ＶＦＢを印加する。
【００１４】
前記トランジスターＴ１のゲートノードにかかる制御電圧ＶＦＢによってＩＯＬＥＤが変化し、最終的にＩＲＥＦに収束されて、該当の電圧が保持キャパシターＣｓに充電される。
【００１５】
しかし、前記図２の駆動回路は、一つの駆動回路に複数の画素回路が並列連結されることによって、データラインと電流比較器の駆動電流の入力とにおいて相当な寄生キャパシタンスが発生する。
【００１６】
したがって、このキャパシタンスによって帰還ループの安定性確保に問題が起こるようになり、また回路全体の応答速度が遅くなって画素回路に電流を供給する速度にも相当な制限が発生する。
【００１７】
特に、大型パネルであればあるほど、さらに多数の画素回路が一つの駆動回路に連結されて、それにより寄生キャパシタンスの大きさが増加するので、帰還ループの安定性確保及び電流供給速度の確保がさらに難しくなる。
【００１８】
また、一つの駆動回路当たりの画素回路数が増えることで、一つの画素回路が情報を更新するのに使用することができる時間が減り、その時間内に電流を供給しなければならないので電流供給速度の確保は非常に重要な問題になる。
【００１９】
特に、電流駆動部の寄生キャパシタンス（ＯＬＥＤアノードノードの寄生キャパシタンス）を駆動する電流は、その大きさがＩＯＬＥＤの範囲になり、その大きさは数ｎＡから数ｕＡに過ぎない。ゆえに、このノードでの駆動電流を補充してやらなければ電流供給速度の確保に相当な制限が発生する。
【特許文献１】米国特許第５７４８１６０号明細書
【特許文献２】米国特許第６４３３４８８号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明は上記のような点を勘案したもので、本発明の目的は、画素に流れる電流と入力データ電流との比較を通じて各画素に正確なデータ電流の供給を可能にすることで、画素間の偏差を最小化してパネルの明るさの均一性を確保することを可能にした電流帰還を利用した駆動回路を提供することにある。
【００２１】
本発明の他の目的は、負荷ノードの充電・放電時間を短縮させてデータ電流供給時間を短縮可能にした電流帰還を利用した駆動回路を提供することにある。
【課題を解決するための手段】
【００２２】
前記目的を果たすための本発明による電流帰還を利用した駆動回路は、入力デジタルデータに基づく入力データ電流を生成する電流ＤＡＣと、前記電流ＤＡＣに接続され、入力データ電流と画素回路の駆動トランジスターの駆動電流とが等しくなるように制御する第１差動増幅器と、前記画素回路の発光素子に供給される前記駆動電流を前記第１差動増幅器の入力側にミラーリングする電流ミラーと、前記電流ミラーに接続され、前記画素回路の寄生キャパシタンスの充電・放電速度を制御する第２差動増幅器とを備えることを特徴とする。
【００２３】
前記第１差動増幅器は、前記電流ＤＡＣと電流ミラーの出力側との間に接続された反転入力端子と、所定の定電圧を受け取る非反転入力端子と、前記画素回路の駆動トランジスターのゲート端子に接続された出力端子とを有する演算増幅器を含む。
【００２４】
前記電流ミラーは、前記画素回路の発光素子に供給される前記駆動電流を受け取るゲート端子と、該ゲート端子に接続されたドレイン端子と、前記第２差動増幅器の出力端子に接続されたソース端子とを有する第１トランジスターと、前記電流ＤＡＣに接続されたドレイン端子と、前記第１トランジスターのゲート端子及びソース端子にそれぞれ接続されたゲート端子及びソース端子とを有する第２トランジスターとを含む。
【００２５】
前記第２差動増幅器は、前記電流ミラーに接続された反転入力端子と、所定の定電圧を受け取る非反転入力端子と、前記電流ミラーに接続された出力端子とを有する演算増幅器を含む。
【００２６】
また、前記目的を果たすための本発明は、入力デジタルデータに基づく入力データ電流を生成する電流ＤＡＣと、前記電流ＤＡＣと接続され、入力データ電流と画素回路の駆動トランジスターの駆動電流とが等しくなるように制御する第１差動増幅器と、前記画素回路の発光素子に供給される前記駆動電流を前記第１差動増幅器の入力側にミラーリングする電流ミラーと、前記電流ミラーと接続され、前記画素回路の寄生キャパシタンスの充電・放電速度を制御する第２差動増幅器と、前記電流ＤＡＣと電流ミラーの出力側との間に接続され、前記電流ミラーを介したフィードバックループの安定性確保のためのループ安定部とを備えることを特徴とする。
【００２７】
前記ループ安定部は、前記電流ＤＡＣと電流ミラーの出力側との間にその一端が接続された抵抗と、前記抵抗の他端に直列接続されたキャパシターとを含む。
前記目的を果たすための本発明は、入力デジタルデータに基づく電流を生成する電流ＤＡＣと、前記電流ＤＡＣに接続され、入力データ電流と画素回路の駆動トランジスターの駆動電流とが等しくなるように制御する第１差動増幅器と、前記画素回路の発光素子の駆動電流を前記第１差動増幅器の入力側にミラーリングする電流ミラーと、前記電流ミラーと接続され、前記画素回路の寄生キャパシタンスの充電・放電速度を制御する第２差動増幅器と、前記差動増幅器の反転入力端子と出力端子との間に互いに並列に接続され、前記データ電流の全体の範囲を複数の区間に分けるための複数の補償キャパシターと、前記複数の補償キャパシターにそれぞれ直列接続された複数のスイッチと、前記複数のスイッチのスイッチング制御のためのスイッチコントローラとを備えることを特徴とする。
【００２８】
前記複数のスイッチのスイッチング制御は、入力デジタルデータに基づいて行われる。
また、前記目的を果たすための本発明は、入力デジタルデータに基づく入力データ電流を生成する電流ＤＡＣと、前記電流ＤＡＣに接続され、入力データ電流と画素回路の駆動トランジスターの駆動電流とが等しくなるように制御する第１差動増幅器と、前記画素回路の発光素子の駆動電流を前記第１差動増幅器の入力側にミラーリングする電流ミラーと、前記電流ミラーに接続され、前記画素回路の寄生キャパシタンスの充電・放電速度を制御する第２差動増幅器と、前記第１差動増幅器の反転入力端子と出力端子の間に互いに並列に接続された初期状態キャパシター及び定常状態キャパシターと、前記初期状態キャパシター及び定常状態キャパシターに接続され、前記第１差動増幅器に前記初期状態キャパシター及び定常状態キャパシターの双方か、又は初期状態キャパシターのみが接続されるように制御信号によって切り替えられるスイッチと、前記初期状態キャパシター及び定常状態キャパシターの電圧を前記第１差動増幅器の反転入力端子の電圧で維持させるためのバッファー増幅器と、前記画素回路の駆動トランジスターのゲート電圧を所定の定電圧と比べて前記スイッチのスイッチング制御のための前記制御信号を生成する比較噐とを備えることを特徴とする。
【００２９】
合わせて、前記目的を果たすための本発明は、互いに並列に接続された複数の画素回路を電流帰還を利用して同一の入力データ電流を用いて駆動する駆動回路であって、入力デジタルデータに基づく入力データ電流を生成する電流ＤＡＣと、前記電流ＤＡＣと接続され、入力データ電流と画素回路の駆動トランジスターの駆動電流とが等しくなるように制御する第１差動増幅器と、前記画素回路の発光素子の駆動電流を前記第１差動増幅器の入力側にミラーリングする電流ミラーと、前記電流ミラーと接続され、前記画素回路の寄生キャパシターの充電・放電速度を制御する第２差動増幅器と、前記電流ＤＡＣと電流ミラーの出力側との間に接続され、前記電流ミラーを介したフィードバックループの安定性確保のためのループ安定部とを備えることを特徴とする。
【００３０】
前記画素回路により駆動される前記画素回路の数がｋ個である場合、当該ｋ個の画素回路の各々を駆動するために割り当てられる時間が１／ｋとなる。
【発明の効果】
【００３１】
第一に、画素回路を構成する駆動トランジスターの特性偏差による各画素の明るさの不均一性を直接電流を印加して駆動する方式で解決した。それによって各画素を構成している駆動トランジスターの特性がお互いに異なったりまたは時間経過によってその特性が変化してもそれとは関係なく画素に印加される電流の大きさが一定になって画素の明るさが均一になる。
【００３２】
第二に、電流を印加して駆動する従来構造では、発光素子がＯＬＥＤである場合、ＯＬＥＤのアノードに存在する寄生キャパシタンスによって帰還ループの安定性と電流供給速度に制限を受けると共に大型パネルであればあるほどさらに適用が難しかったが、本発明は寄生キャパシタンスの迅速で効率的な充電・放電を通じて電流供給速度を上昇させると共に寄生キャパシタンスの大きさが幾何級数的に増加する大型パネルにも電流駆動方式の適用を可能にする。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の好ましい実施例を添付した図面を参照してより詳細に説明する。但し、下記の実施例は、本発明を例示するだけのものであって本発明の内容が下記の実施例に限定されるものではない。
【００３４】
図３は、本発明による電流帰還を利用したＡＭＯＬＥＤ駆動回路の一実施例を示したものである。
図示したように、本実施例のＡＭＯＬＥＤ駆動回路は、ｎビットデジタルデータの入力を受けてｎビット解像度の電流を出力し、出力電流の方向が接地に向かう電流ＤＡＣ（Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）１００、入力データ電流と画素回路１の駆動トランジスターＴ１の駆動電流とが等しくなるように制御する差動増幅器２００、発光素子ＯＬＥＤの駆動電流を前記差動増幅器２００の入力側にミラーリングする電流ミラー３００、前記画素回路１の寄生キャパシタンスＣＤの充電、放電速度を制御する差動増幅器４００、前記電流ミラー３００の出力側と前記電流ＤＡＣ１００との間に連結され、前記電流ミラー３００を介したフィードバックループの安定性確保のためのループ安定部５００で構成される。
【００３５】
前記差動増幅器２００は、前記電流ＤＡＣ１００と電流ミラー３００の出力側との間に反転入力端子（−）が連結され、所定の定電圧ＶＢ２が非反転入力端子（＋）に入力され、その出力端子が画素回路１の駆動トランジスターＴ１のゲート端子に連結された演算増幅器Ａ１で構成される。
【００３６】
前記電流ミラー３００は、発光素子ＯＬＥＤの駆動電流が入力され、ドレイン端子とゲート端子がお互いに連結され、ソース端子が前記差動増幅器４００の出力端子に連結されたトランジスターＭ１と、前記電流ＤＡＣ１００にドレイン端子が連結され、前記トランジスターＭ１のゲート端子及びソース端子にそれぞれゲート端子及びソース端子が連結されたトランジスターＭ２とで構成される。
【００３７】
前記差動増幅器４００は、前記電流ミラー３００のトランジスターＭ１のドレイン端子に反転入力端子（−）が連結され、所定の定電圧ＶＢ１が非反転入力端子（＋）に入力され、その出力端子が前記電流ミラー３００のトランジスターＭ１、Ｍ２のソース端子に連結された演算増幅器Ａ２で構成される。
【００３８】
前記ループ安定部５００は、電流ＤＡＣ１００と電流ミラー３００の出力側に並列に連結された抵抗Ｒｃと、前記抵抗Ｒｃに直列に連結されたキャパシターＣｃとで構成され、十分なループ安定性を確保するための補償機能を行なうようになる。
【００３９】
前記のように構成された本発明は、画素回路１に電流を供給するための駆動回路で、図１のような画素回路が並列に連結されるので大型パネルでは、寄生キャパシタンスの大きさが大きく増加し、それを近似化させたものが寄生キャパシタンスＣＧ、ＣＤである。
【００４０】
画素回路１内のトランジスターＴ２、Ｔ３、Ｔ４は、スイッチングトランジスターであり、トランジスターＴ２、Ｔ３は、スキャン信号ＳＣＡＮを通じて制御され、トランジスターＴ４は前記スキャン信号ＳＣＡＮとハイ、ローが反対であるスキャンバー信号ＤＯＮを通じて制御される。
【００４１】
スキャン信号ＳＣＡＮがハイの間、スキャンバー信号ＤＯＮはローになって、トランジスターＴ１、トランジスターＴ３、トランジスターＭ１、トランジスターＭ２、及び演算増幅器Ａ１で成り立つループが形成されて、電流帰還を通じて駆動トランジスターＴ１の駆動電流が供給される。
【００４２】
前記スキャン信号ＳＣＡＮがローになった後は、スキャンバー信号ＤＯＮがハイになると、発光素子ＯＬＥＤは、次のフレームまで、供給された電流の大きさによる発光を維持するようになる。
【００４３】
また、ＩＤＡＴＡは、画素回路１に供給される入力で、ＩＯＬＥＤは現在発光素子ＯＬＥＤに流れている電流（発光素子ＯＬＥＤの駆動電流）を意味し、ＩＤＡＴＡとＩＯＬＥＤの大きさが等しい場合、ノードＡの電圧は演算増幅器Ａ１の非反転入力端子（＋）の電圧ＶＢ２と同じになる。
【００４４】
前記ＩＤＡＴＡとＩＯＬＥＤの差が発生すると、ノードＡの電圧が変化して、それによって演算増幅器Ａ１の出力が変化し、それが駆動トランジスターＴ１の制御入力になる。前記演算増幅器Ａ１の出力によって駆動トランジスターＴ１のゲートソース間電圧であるＶＧＳが変化してＩＯＬＥＤが制御され、このＩＯＬＥＤは最終的にＩＤＡＴＡに収束するようになる。
【００４５】
例えば、ＩＤＡＴＡの大きさがＩＯＬＥＤより大きい場合、ノードＡの電圧は接地に向かって減少するようになり、演算増幅器Ａ１の出力電圧は増加する。前記演算増幅器Ａ１の出力は、駆動トランジスターＴ１のゲート電圧になるので駆動トランジスターＴ１のＶＧＳは増加する。したがって、ＩＯＬＥＤの大きさも増加するようになる。
【００４６】
ＩＤＡＴＡの大きさがＩＯＬＥＤより小さい場合、ノードＡの電圧は電圧源ＶＤＤに向かって増加するようになり、演算増幅器Ａ１の出力電圧は減少する。したがって、駆動トランジスターＴ１のＶＧＳが減少してＩＯＬＥＤの大きさも減少するようになる。
【００４７】
したがって、新しいＩＤＡＴＡを印加した時、ＩＯＬＥＤはこのような増加、減少を繰り返しながら時間経過によってＩＤＡＴＡに収束するようになる。
このように負帰還を利用しないで電流を供給する場合、入力電流の大きさによって寄生キャパシタンスＣＧの充電、放電が行われるため速度が遅くなるが、負帰還を使用する場合、演算増幅器Ａ１の電流駆動能力によって画素回路１の寄生キャパシタンスＣＧの充電、放電速度が大きく改善される。
【００４８】
また、演算増幅器Ａ２は、画素回路１の寄生キャパシタンスＣＤの充電、放電速度を改善する機能を有する。
すなわち、演算増幅器Ａ１の出力によって駆動トランジスターＴ１の電流が変化することにより、その駆動トランジスターＴ１の電流と電流ミラー３００のトランジスターＭ１のドレイン電流との間に差が発生し、それによりノードＢの電圧が変化するようになる。
【００４９】
ＩＯＬＥＤが演算増幅器Ａ１の出力によって制御された電流の大きさに追従するためには、ノードＢの電圧を素早く変化させなければならない。そのために電流ミラー３００のトランジスターＭ１と演算増幅器Ａ２で構成された負帰還が利用される。
【００５０】
例えば、駆動トランジスターＴ１のドレイン電流が増加する場合、ノードＢの電圧はグラウンドに向かって減少するようになり、演算増幅器Ａ２の出力電圧は増加する。
それによりトランジスターＭ１のＶＧＳが増加してトランジスターＭ１は、より大きいドレイン電流を出力するようになり、画素回路１の寄生キャパシタンスＣＤがより早く充電される。
【００５１】
すなわち、駆動トランジスターＴ１の電流変化に従ってトランジスターＭ１の電流変化がより早く反応するようになる。
一方、帰還を使った構造では、ループの安定性が重要な尺度になる。特に、大型パネルであればあるほど大きい寄生キャパシタンスと抵抗成分により安定度確保には難しさがある。
【００５２】
それで、ループ安定部５００の抵抗ＲｃとキャパシターＣｃは、十分なループ安定性を確保するための補償機能を遂行する。キャパシターＣｃを通じた主極点補償と、抵抗ＲｃとキャパシターＣｃの組み合わせによる零点補償とを通じて十分な帯域幅での回路の応答速度確保と十分な位相余裕を通じた安定性確保が可能になる。
【００５３】
図４は、前記図３の相補型回路の実施例であり、図３の構造と同一な原理で同一方式で動作するのでその詳細な説明は省略する。
図５は、本発明による電流帰還を利用したＡＭＯＬＥＤ駆動回路の他の実施例を示したものである。図３に示した実施例では、データ電流ＩＤＡＴＡによってループ特性が変化するので、ループ安定部５００の抵抗ＲｃとキャパシターＣｃによる補償では、すべてのデータ電流に対して均一な補償を期待することができない。すなわち、図３のような補償ではデータ電流の範囲によって応答速度の低下または安定度の低下といった懸念がある。
【００５４】
したがって、データ電流の大きさによって補償を変えてループ特性の変化を減らすことが好ましい。図５は、そのような内容を適用した構造で、図３でループ安定部５００を除去して、ｎ個のキャパシターＣ１〜Ｃｎを通じたミラー補償を適用させた構造である。
【００５５】
図示したように、本実施例のＡＭＯＬＥＤ駆動回路は、ｎビットデジタルデータの入力を受けてｎビット解像度の電流を出力し、出力電流の方向が接地に向かう電流ＤＡＣ（Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）１００、入力データ電流と画素回路１の駆動トランジスターＴ１の駆動電流とが等しくなるように制御する差動増幅器２００、発光素子ＯＬＥＤの駆動電流を前記差動増幅器２００の入力側にミラーリングする電流ミラー３００、前記画素回路１の寄生キャパシタンスＣＤの充電、放電速度を制御する差動増幅器４００、前記差動増幅器２００の反転入力端子（−）と出力端子との間にお互いに並列に連結され、データ電流全体の範囲をｎ個の区間に分けるためのｎ個の補償キャパシターＣ１〜Ｃｎ、前記補償キャパシターＣ１〜Ｃｎにそれぞれ直列連結されたスイッチＳＷ１〜ＳＷｎ、前記スイッチＳＷ１〜ＳＷｎのスイッチング制御のためのスイッチコントローラ６００で構成される。
【００５６】
このように構成された図５の実施例では、データ電流全体の範囲はｎ個の区間に分けられて、ｎ個の補償キャパシターＣ１〜Ｃｎはｎ個の区間にそれぞれ対応して設けられる。そして、データ電流の大きさに応じてスイッチＳＷ１〜ＳＷｎによってｎ個の区間のいずれか一つが選択される。また、前記補償キャパシターＣ１〜Ｃｎに連結されているスイッチＳＷ１〜ＳＷｎは、スイッチコントローラ６００を通じて制御される。
【００５７】
すなわち、図５の実施例では、データ電流全体の範囲がｎ個の区間に分けられるためにそれだけ一区間内での電流の大きさの変化が減少するようになり、ループ特性の変化も減少するようになる。図５で前記図３の実施例と同じ部分に対する説明は省略する。
【００５８】
図６は、本発明による電流帰還を利用したＡＭＯＬＥＤ駆動回路の更に他の実施例を示したもので、これは図５の補償キャパシターの充電・放電によって発生する時間の遅延を減少させるための実施例である。
【００５９】
図５でデータ電流が変化すればノードＡの電圧が変化し、それによってループ全体が動作しながら出力電流が変化するようになる。したがって、高速動作のためにはノードＡの電圧を素早く変化させる必要がある。電圧変化速度を左右する要素は、ノードＡに連結されている補償キャパシターＣ１〜Ｃｎの大きさとＩＤＡＴＡの大きさである。ＩＤＡＴＡが小さいほど時間の遅延が大きくなるので、特に低電流領域ではこの問題を解決する必要性があり、図６はこれを解決するための構造である。
【００６０】
図示したように、本実施例のＡＭＯＬＥＤ駆動回路は、ｎビットデジタルデータの入力を受けてｎビット解像度の電流を出力し、出力電流の方向が接地に向かう電流ＤＡＣ（Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）１００、入力データ電流と画素回路１の駆動トランジスターＴ１の駆動電流とが等しくなるように制御する差動増幅器２００、発光素子ＯＬＥＤの駆動電流を前記差動増幅器２００の入力側にミラーリングする電流ミラー３００、前記画素回路１の寄生キャパシタンスＣＤの充電、放電速度を制御する差動増幅器４００、前記差動増幅器２００の反転入力端子（−）と出力端子との間にお互いに並列に連結された初期状態キャパシターＣｎ．ａ及び定常状態キャパシターＣｎ．ｂ、印加される制御信号によって差動増幅器２００に前記初期状態キャパシターＣｎ．ａと定常状態キャパシターＣｎ．ｂとの双方か、又は初期状態キャパシターＣｎ．ａのみが連結されるように切り替えられるスイッチＳＷ１、定常状態キャパシターＣｎ．ｂの電圧を前記差動増幅器２００の反転入力端子（−）の電圧に維持させるためのバッファー増幅器（Ｂｕｆｆｅｒ  ａｍｐ）Ａ３、画素回路１の駆動トランジスターＴ１のゲート電圧を所定の定電圧ＶＣＯＭと比べて前記スイッチＳＷ１のスイッチング制御のための制御信号を出力する比較器ＣＯＭＰ１で構成される。
【００６１】
前記バッファー増幅器Ａ３は、その出力端子が前記スイッチＳＷ１に連結され、反転入力端子（−）がその出力端子と連結され、非反転入力端子（＋）が前記差動増幅器２００の反転入力端子（−）に連結される。
【００６２】
前記比較器ＣＯＭＰ１は、その非反転入力端子（＋）が前記差動増幅器２００の出力端子に連結され、反転入力端子（−）には所定の定電圧ＶＣＯＭが入力されるように構成される。
【００６３】
このように構成された図６の実施例で、Ｃｎは図５のｎ個の補償キャパシターＣ１〜Ｃｎの中の一つを表したものである。
Ｃｎ＝Ｃｎ．ａ＋Ｃｎ．ｂと同じで、初期状態キャパシターＣｎ．ａは、定常状態キャパシターＣｎ．ｂに比べて相対的に充分に小さな値にする。ノードＡの寄生キャパシタンスが大きいほど充電・放電時間が長くかかるので、初期には前記初期状態キャパシターＣｎ．ａだけ連結してノードＡの電圧変化を早くする。
【００６４】
前記初期状態キャパシターＣｎ．ａだけでは、安定度を保証することができないので、定常状態に近くなった時点で定常状態キャパシターＣｎ．ｂを初期状態キャパシターＣｎ．ａに連結する。定常状態は前記比較器ＣＯＭＰ１を利用してモニタリングする。
【００６５】
すなわち、駆動トランジスターＴ１のゲート電圧が比較器ＣＯＭＰ１の反転入力端子（−）に印加される所定の定電圧ＶＣＯＭと一致する時点でスイッチＳＷ１を通じて定常状態キャパシターＣｎ，ｂと初期状態キャパシターＣｎ，ａを連結する。
【００６６】
言い換えれば、初期には定常状態キャパシターＣｎ，ｂはバッファー増幅器Ａ３の出力に連結されていて、駆動トランジスターＴ１のゲート電圧が所定の定電圧ＶＣＯＭと一致する時点で初期状態キャパシターＣｎ，ａと連結される。
【００６７】
一方、連結する時点で前記初期状態キャパシターＣｎ．ａと定常状態キャパシターＣｎ．ｂの電圧がお互いに違う場合、二つの電圧が同じになる過程で再び時間の遅延が発生するようになるので、定常状態キャパシターＣｎ．ｂが連結されるまでバッファー増幅器Ａ３を通じて定常状態キャパシターＣｎ．ｂの電圧をノードＡの電圧と同じに維持させる。
【００６８】
図６で前記図３の実施例と同じ部分に対する説明は省略する。
上述したように各画素間の明るさの不均一性は、各画素を構成するＴＦＴの特性偏差に根本原因があるので、本発明は電流フィードバック方式を利用して、電流ミラーを通じた画素に流れる電流と入力データ電流との比較を通じて、各画素に正確なデータ電流の供給を可能にするフィードバック回路を提供した。それによって画素間の偏差を最小化してパネルの均一な特性を提供することができる。
【００６９】
また、従来の駆動回路で提示することができなかった大型パネルで大きく惹起される寄生キャパシタンスと抵抗負荷とによるデータ供給速度の問題を解決するために、負荷ノードの電圧を短時間内に充電、放電させて、データ電流による負荷ノードの充電、放電時間を短縮させることにより、駆動回路で各画素へのデータ電流供給時間を短縮させることができる。
【００７０】
図７は、図５の差動増幅器を通じた補償部分でスイッチを制御する方式の一実施例を示した図である。
図示しているように、補償部分でスイッチを制御する方式は、入力デジタルデータのビット数程度の補償用キャパシターＣ１〜Ｃｎを使用して、各キャパシターＣ１〜Ｃｎに対応するスイッチＳＷ１〜ＳＷｎのオンオフ信号に入力デジタルデータビットを使用するものである。
【００７１】
このように、スイッチＳＷ１〜ＳＷｎを制御すると、入力データによって補償用キャパシターＣ１〜Ｃｎが組み合わされる。
例えて説明すると、入力データビットが１０１１０１なら、キャパシター全体の値は、Ｃ１＋Ｃ３＋Ｃ４＋Ｃ６と同じになる。
【００７２】
前記の方法を適用すると、ｎ個の補償キャパシターで２ｎ個の組み合わせを作ることができるのでさらに細密に帯域幅を調節することができる。
ここで、キャパシターの個数は、データビット数と必ずしも同じである必要はなく、より少なくても良い。但し、その場合にはすべてのデータ領域で動作するようにするために別途のロジック回路を必要とすることが好ましい。
【００７３】
図８は、本発明による電流帰還を利用したＡＭＯＬＥＤ駆動回路を画素回路に適用させた例を示した図である。
図示しているように、既存に発明された画素回路に本駆動回路を適用させた例で、基本的な動作原理は図３で説明したのと同じであるが、電流を供給する間、発光素子ＯＬＥＤがオフされているように、所定の定電圧ＶＢ１を通じてダイオードのカソード電圧を設定しなければならない。
【００７４】
図９は、本発明による電流帰還を利用したＡＭＯＬＥＤ駆動回路中、一つの駆動回路で複数個の画素回路を駆動する例を示した図で、図１０は、図９の駆動方法をパネル上でマトリックス形態で具体化した図である。
【００７５】
図９に示しているように、同じ行に存在するｋ個の画素回路を一つの駆動回路で駆動することで、ＳＣＡＮ＿１〜ＳＣＡＮ＿ｋの信号を通じて駆動される画素回路を決定する。
決まった時間、駆動しなければならない画素回路（１、１’、１”）がｋ個に増加したため、一つの画素回路当たりに割り当てられる時間が１／ｋ倍に減り、それによって駆動回路はｋ倍程度の速度を確保する必要があるが、本発明のＡＭＯＬＥＤ駆動回路を用いれば、このような速度を確保することができる。
【００７６】
上述したように、本発明の好ましい実施例を参照して説明したが、当該技術分野の当業者は、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に変更または変形して実施することができる。
【産業上の利用可能性】
【００７７】
以上で詳しく見たように、本発明は次のような効果を有している。
第一に、ＯＬＥＤ画素回路を構成する駆動トランジスターの特性偏差による各画素の明るさの不均一性を直接電流を印加して駆動する方式で解決した。それによって各画素を構成している駆動トランジスターの特性がお互いに異なったりまたは時間経過によってその特性が変化しても、それとは関係なく画素に印加される電流の大きさが一定になって画素の明るさが均一になる。
【００７８】
第二に、電流を印加して駆動する従来構造の場合、ＯＬＥＤのアノードに存在する寄生キャパシタンスによって帰還ループの安定性と電流供給速度に制限を受けると共に、大型パネルであればあるほどさらに適用が難しかったが、本発明は寄生キャパシタンスの迅速で効率的な充電・放電を通じて電流供給速度を上昇させると共に寄生キャパシタンスの大きさが幾何級数的に増加する大型パネルにも電流駆動方式の適用を可能にする。
【図面の簡単な説明】
【００７９】
【図１】従来の一般的な画素回路を示した図である。
【図２】従来の電流駆動方式の駆動回路を示した図である。
【図３】本発明による電流帰還を利用したＡＭＯＬＥＤ駆動回路の一実施例を示した図である。
【図４】図３の相補型回路を示した図である。
【図５】本発明による電流帰還を利用したＡＭＯＬＥＤ駆動回路の他の実施例を示した図である。
【図６】本発明による電流帰還を利用したＡＭＯＬＥＤ駆動回路の他の実施例を示した図である。
【図７】図５の差動増幅器を通じた補償部分でスイッチを制御する方式の一実施例を示した図である。
【図８】本発明による電流帰還を利用したＡＭＯＬＥＤ駆動回路を画素回路に適用させた例を示した図である。
【図９】本発明による電流帰還を利用したＡＭＯＬＥＤ駆動回路中、一つの駆動回路で複数個の画素回路を駆動する例を示した図である。
【図１０】図９の駆動方法をパネル上でマトリックス形態で具体化した図である。
【符号の説明】
【００８０】
１００：電流ＤＡＣ
２００、４００：差動増幅器
３００：電流ミラー
５００：ループ安定部
６００：スイッチコントローラ
【図１】
0004805083.tif 000002
【図２】
0004805083.tif 000003
【図３】
0004805083.tif 000004
【図４】
0004805083.tif 000005
【図５】
0004805083.tif 000006
【図６】
0004805083.tif 000007
【図７】
0004805083.tif 000008
【図８】
0004805083.tif 000009
【図９】
0004805083.tif 000010
【図１０】
0004805083.tif 000011