(57)【特許請求の範囲】
【請求項１】
ソース／ドレーン領域及びチャンネル領域を備え、金属誘導側面法によって結晶化された活性層と、
前記活性層上に形成されたゲート絶縁膜上に形成されたゲート電極と、
前記ソース／ドレーン領域とコンタクトホールを通して電気的に連結するソース／ドレーン電極とを含み、
前記活性層上に形成されたゲート絶縁膜は、前記ソース／ドレーン領域の中、いずれかに位置して前記活性層の一部分を露出させ、ソース／ドレーン領域とソース／ドレーン電極が電気的に連結することに寄与しない結晶化誘導パターンを備え、前記活性層は、金属誘導側面結晶化法により形成された第１金属誘導側面結晶化領域と第２金属誘導側面結晶化領域を備え、
前記第１金属誘導側面結晶化領域と前記第２金属誘導側面結晶化領域は、結晶粒の大きさが異なり、
前記チャンネル領域以外の領域に金属誘導側面結晶化法による結晶化面が位置することを特徴とする、薄膜トランジスター。
【請求項２】
前記第２金属誘導側面結晶化領域は、チャンネル領域以外の領域に形成されることを特徴とする、請求項１記載の薄膜トランジスター。
【請求項３】
前記チャンネル領域と第２金属誘導側面結晶化領域との距離は、０．１μｍ乃至２０μｍ離れていることを特徴とする、請求項２記載の薄膜トランジスター。
【請求項４】
前記第１金属誘導側面結晶化領域の結晶粒の大きさは、第２結晶化領域の結晶粒の大きさより大きいことを特徴とする、請求項１に記載の薄膜トランジスター。
【請求項５】
前記結晶化誘導パターンによって活性層が露出された領域の面積は、一つのコンタクトホールによって活性層が露出された領域の面積より大きいことを特徴とする、請求項１に記載の薄膜トランジスター。
【請求項６】
ソース／ドレーン領域及びチャンネル領域を備え、第１金属誘導側面結晶化領域と第２金属誘導側面結晶化領域とを備える活性層と、
前記活性層上に形成されたデュアルゲート電極と、
前記ソース／ドレーン領域の一部分を露出させるコンタクトホールを通して前記ソース／ドレーン領域と電気的に連結するソース／ドレーン電極とを含み、
前記活性層上に形成されたゲート絶縁膜は、前記コンタクトホールと前記チャンネル領域との間に形成されて前記ソース／ドレーン領域の一部分を露出させ、前記ソース／ドレーン領域と前記ソース／ドレーン電極が電気的に連結することに寄与しない少なくとも一つの結晶化誘導パターンを備え、
前記第１金属誘導側面結晶化領域と前記第２金属誘導側面結晶化領域の結晶粒の大きさが異なり、
前記チャンネル領域以外の領域に金属誘導側面結晶化法による結晶化面が位置することを特徴とする、薄膜トランジスター。
【請求項７】
前記第２金属誘導側面結晶化領域は、前記チャンネル領域以外の領域に形成されることを特徴とする、請求項６記載の薄膜トランジスター。
【請求項８】
前記チャンネル領域と前記第２金属誘導側面結晶化領域との距離は、０．１μｍ乃至２０μｍ離れていることを特徴とする、請求項７記載の薄膜トランジスター。
【請求項９】
前記第１金属誘導側面結晶化領域の結晶粒の大きさは、前記第２金属誘導側面結晶化領域の結晶粒の大きさより大きいことを特徴とする、請求項６に記載の薄膜トランジスター。
【請求項１０】
前記結晶化誘導パターンによって前記活性層が露出された領域の面積は、一つのコンタクトホールによって前記活性層が露出された領域の面積より大きいことを特徴とする、請求項６に記載の薄膜トランジスター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスター及びその製造方法に関し、より詳しくは、金属誘導側面結晶化法を用いた薄膜トランジスター及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジターの活性層に使われる多結晶シリコン膜を形成する方法は、絶縁基板上に非晶質シリコン膜を蒸着した後、所定の温度で結晶化して多結晶シリコン膜を形成する方法が用いられている。
【０００３】
前記非晶質シリコン膜を結晶化する方法には、熱処理によるＳＰＣ（Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、レーザー結晶化によるＥＬＡ（Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ  Ａｎｅａｌｉｎｇ）、金属を用いる金属誘導側面結晶化（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＭＩＬＣ）法などがある。
【０００４】
しかし、ＳＰＣ法は、高い結晶化温度が要求され、ＥＬＡ法は、高価の装備投資及びレーザーの不安定性による時間的、空間的不均一性とレーザーによる縞欠陥が発生する問題点がある。
【０００５】
これに対し、ＭＩＬＣ法は、通常の熱処理設備を用いて相対的に低い工程温度で結晶化がなされて、レーザーを使用しないので、レーザー縞のない長所がある。
【０００６】
以下、添付の図面を参照して従来技術について説明する。
【０００７】
図１は、従来の薄膜トランジスターの平面構造図であって、活性層とゲート電極に限定して示すものである。
【０００８】
図１に示された薄膜トランジスターは、ソース／ドレーン領域Ｓ、Ｄ及びチャンネル領域Ｃを備え、ＭＩＬＣ方法によって結晶化された活性層１１０と、ゲート電極１４０と、前記活性層１１０のソース／ドレーン領域Ｓ、Ｄの一部分を露出させるコンタクトホール１２０とを備える。前記活性層１１０のチャンネル領域Ｃの中央には、ＭＩＬＣ結晶化面１３０が位置する。
【０００９】
図２ａ乃至図２ｆは、従来の薄膜トランジスターの製造方法を説明するための工程断面図であって、図１のＩ−Ｉ’ラインの断面図である。
【００１０】
図２ａを参照すれば、バッファー層２１０を備える絶縁基板２００上に非晶質シリコンを蒸着し、パターニングしてバッファー層２１０上に非晶質シリコンからなる活性層２２０を形成する。
【００１１】
前記活性層２２０を形成した後、前記絶縁基板２００上にゲート絶縁膜２３０とゲート電極物質とを順次形成し、前記ゲート電極物質をパターニングしてゲート電極２４０を形成する。
【００１２】
前記ゲート電極２４０を形成した後、前記ゲート電極２４０をマスクとして所定の不純物を注入して前記活性層２２０にソース／ドレーン領域２２１、２２５を形成する。この際、前記ソース／ドレーン領域２２１、２２５間の領域は、チャンネル領域２２３で作用する。
【００１３】
図２ｂを参照すれば、次に、前記ゲート電極２４０を備える絶縁基板２００上に層間絶縁膜２５０を蒸着し、前記ソース／ドレーン領域２２１、２２５の一部分を露出させるコンタクトホール２５１、２５５を形成する。
【００１４】
次に、前記絶縁基板２００上にスパッタリングなどの方法でＮｉなどの結晶化誘導金属膜２６０を蒸着する。
【００１５】
図２ｃを参照すれば、炉内で熱処理して前記活性層２２０の非晶質シリコン膜を多結晶シリコン膜で結晶化する（５５０℃で３μｍ／ｈｒの速度で結晶化）。
【００１６】
この際、前記コンタクトホール２５１、２５５内の結晶化誘導金属膜２６０の下部領域２２１ａ、２２５ａの非晶質シリコンは、金属誘導結晶化（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＭＩＣ）法により結晶化され、その以外の領域２２１ｂ、２２５ｂの非晶質シリコンは、ＭＩＬＣ法により結晶化される。
【００１７】
図２ｄを参照すれば、前記結晶化誘導金属膜２６０を除去し、ソース／ドレーン電極２７１、２７５を形成して薄膜トランジスターを形成する。
【００１８】
しかし、薄膜トランジスターの電気的特性は、チャンネル領域の電気的特性によって決定されるが、前記のような工程を通して形成された薄膜トランジスターは、チャンネル領域２２３内にＭＩＬＣ法によって形成された結晶が会うＭＩＬＣ結晶化面がチャンネル領域２２３内部に存在するようになって薄膜トランジスターの電気的特性に悪影響を及ぼすようになる。これは、前記ＭＩＬＣ結晶化面が前記チャンネル領域２２３に存在する場合、電荷の移動を妨害するトラップとして作用するためである。
【００１９】
また、炉内で熱処理して活性層を結晶化する工程においては、同じ温度で長時間の熱処理を要求するため、工程時間が長くなるという問題点もある。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
したがって、本発明の目的は、前記従来技術の問題点を解決するためのもので、本発明は、２ステップＭＩＬＣ法による結晶化方法を導入してチャンネル領域以外の領域にＭＩＬＣ結晶化面を形成して、工程時間を短縮した薄膜トランジスター及びその製造方法を提供することにその目的がある。
【課題を解決するための手段】
【００２６】
また、本発明は、ソース／ドレーン領域及びチャンネル領域を備え、金属誘導側面結晶化法によって結晶化された活性層と、前記活性層上に形成されたゲート絶縁膜上に形成されたゲート電極と、前記ソース／ドレーン領域とコンタクトホールを通して電気的に連結するソース／ドレーン電極とを含み、前記活性層上に形成されたゲート絶縁膜は、前記ソース／ドレーン領域の中、いずれかに位置して前記活性層の一部分を露出させ、ソース／ドレーン領域とソース／ドレーン電極が電気的に連結することに寄与しない結晶化誘導パターンを備え、前記活性層は、金属誘導側面結晶化法により形成された第１金属誘導側面結晶化領域と第２金属誘導側面結晶化領域とを備え、前記第１金属誘導側面結晶化領域と第２金属誘導側面結晶化領域は、結晶粒の大きさが異なることを特徴とする、薄膜トランジスターである。
【００２７】
前記結晶化誘導パターンによって活性層が露出された領域の面積は、一つのコンタクトホールによって活性層が露出された領域の面積より大きいことが望ましい。
【００２９】
また、本発明は、ソース／ドレーン領域及びチャンネル領域を備え、第１金属誘導側面結晶化領域と第２金属誘導側面結晶化領域とを備える活性層と、前記活性層上に形成されたデュアルゲート電極と、前記ソース／ドレーン領域の一部分を露出させるコンタクトホールを通して前記ソース／ドレーン領域と電気的に連結するソース／ドレーン電極とを含み、前記活性層は、前記コンタクトホールと前記チャンネル領域との間に形成されて前記ソース／ドレーン領域の一部分を露出させ、前記ソース／ドレーン領域と前記ソース／ドレーン電極が電気的に連結することに寄与しない少なくとも一つの結晶化誘導パターンを備え、前記第１金属誘導側面結晶化領域と前記第２金属誘導側面結晶化領域の結晶粒の大きさが異なり、前記チャンネル領域以外の領域に金属誘導側面結晶化法による結晶化面が位置することを特徴とする、薄膜トランジスターである。
【００３０】
また、前記目的を達成するための本発明は、絶縁基板上にソース／ドレーン領域及び少なくとも一つのチャンネル領域を備える活性層を形成するステップと、前記活性化層上に形成されたゲート絶縁膜上にゲート電極を形成するステップと、前記活性層を結晶化するステップとを含み、前記活性層の結晶化は、第１金属誘導側面結晶化ステップと第２金属誘導側面結晶化ステップの２ステップを経て前記チャンネル領域以外の領域に金属誘導側面結晶化面が位置するように進行され、前記第２金属誘導側面結晶化ステップは前記第１金属誘導側面結晶化ステップより高温で行うことを特徴とする、薄膜トランジスターの製造方法である。
【００３１】
また、前記第２金属誘導側面結晶化ステップは、炉（ｆｕｒｎａｃｅ）で高温工程または急速加熱法（ＲＴＡ）で行われることが望ましい。
【００３２】
なお、本発明において、絶縁基板上、活性層上、ゲート絶縁膜上、に形成されたなどの記載は、それらの上に直接形成される場合も、さらにそれらの上に第３の構成物を挟んで形成される場合も含むものである。
【発明の効果】
【００３３】
本発明によれば、金属誘導側面法による少なくとも二つの結晶化領域を備えることで、金属誘導側面結晶化による結晶粒の大きさが異なる活性層を備えた薄膜トランジスターを提供できる。特に、金属誘導側面結晶化法による結晶化を低温、高温での２ステップで進行することで結晶粒の大きさが異なる活性層を備えることができる。
【００３４】
また、低温、高温での２ステップにかけて金属誘導側面結晶化法による結晶化を進行することによって、製造工程時間を短縮した薄膜トランジスターの製造方法を提供できる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の実施形態を添付の図面を参照して説明すれば、次の通りである。
【００３６】
（第１実施形態）
図３は、本発明の第１実施形態に係る薄膜トランジスターを説明するための平面構造図であって、活性層とゲート電極に限定して示すものである。
【００３７】
図３に示された第１実施形態に係るＭＩＬＣ法を用いた薄膜トランジスターは、活性層３００のソース／ドレーン領域Ｓ／Ｄの一部分を露出させるコンタクトホール３１１、３１５がチャンネル領域Ｃを中心に各々非対称的に形成されている。すなわち、チャンネル領域Ｃとの距離がソース領域Ｓに形成されたコンタクトホール３１１とドレーン領域Ｄに形成されたコンタクトホール３１５が互いに異なる。
【００３８】
また、前記活性層３００は、２ステップのＭＩＬＣ結晶化によって形成された二つの結晶化領域を含む。すなわち、前記活性層３００は、第１ＭＩＬＣ結晶化領域及び第２ＭＩＬＣ結晶化領域を備え、ＭＩＬＣ結晶化面３２０がチャンネル領域Ｃ外部に位置することを特徴とする。Ｌは、チャンネル領域と第２金属誘導側面結晶化領域との距離を示す。
【００３９】
図４ａ乃至図４ｈは、本発明の第１実施形態に係るＭＩＬＣ法を用いた薄膜トランジスターの製造方法を説明するための工程断面図である。
【００４０】
図５ａ及び図５ｂは、本発明の第１実施形態に係るＭＩＬＣ法を用いた薄膜トランジスターの断面ＳＥＭ写真である。
【００４１】
図４ａを参照すれば、絶縁基板４００上に前記絶縁基板４００から金属イオンなどの不純物が拡散されて多結晶シリコンの活性層に浸透されることを防止するためのバッファー層４１０（ｂｕｆｆｅｒ  ｌａｙｅｒ、ｄｉｆｆｕｓｉｏｎ  ｂａｒｒｉｅｒ）を形成する。
【００４２】
次に、前記バッファー層４１０上に非晶質シリコンを蒸着し、パターニングして、非晶質シリコンからなる活性層４２０を形成する。
【００４３】
図４ｂを参照すれば、前記活性層４２０を備える絶縁基板全面にゲート絶縁膜４３０とゲート電極物質を順次形成し、前記ゲート電極物質をパターニングしてゲート電極４４０を形成する。
【００４４】
前記ゲート電極４４０を形成した後、前記ゲート電極４４０をマスクとして所定の不純物を注入して前記活性層４２０にソース／ドレーン領域４２１、４２５を形成する。この際、前記ソース／ドレーン領域４２１、４２５間の領域は、チャンネル領域４２３として作用する。
【００４５】
図４ｃを参照すれば、前記ゲート電極４４０を備える絶縁基板４００上に層間絶縁膜４５０を蒸着してパターニングし、以後に形成されるソース／ドレーン電極と前記ソース／ドレーン領域４２１、４２５が電気的に連結するコンタクトホール４５１、４５５をソース／ドレーン領域４２１、４２５各々に少なくとも一つ形成する。
【００４６】
この際、前記ソース／ドレーン領域４２１、４２５の一部分を露出させるコンタクトホール４５１、４５５は、前記チャンネル領域４２３との距離が非対称的に形成される。すなわち、ソース／ドレーン領域４２１、４２５の中、いずれかの領域、例えば、ソース領域４２１の一部分を露出させるコンタクトホール４５１が前記ソース／ドレーン領域４２１、４２５の中、他の一つの領域、例えばドレーン領域４２５を露出させるコンタクトホール４５５より前記チャンネル領域４２３との距離が近く形成することが望ましい。
【００４７】
これは、以後に進行されるＭＩＬＣ結晶化工程でチャンネル領域４２３両側でＭＩＬＣ結晶化が始まるＭＩＣ境界面の位置を異にしてチャンネル領域にＭＩＬＣ結晶化面が存在しないようにするためである。
【００４８】
図４ｄを参照すれば、前記コンタクトホール４５１、４５５を形成した後、前記絶縁基板４００上にＮｉなどの結晶化誘導金属膜４６０を２００Å程度の厚さで蒸着する。この際、前記結晶化誘導金属膜４６０は、結晶化工程時に前記非晶質シリコンからなる活性層４２０と反応してシリサイドを形成するようになって、層間絶縁膜４５０上に形成された結晶化誘導金属膜４６０は、層間絶縁膜４５０と反応しない。
【００４９】
前記結晶化誘導金属膜４６０を蒸着した後、炉（ｆｕｒｎａｃｅ）で熱処理して前記活性層４２０の非晶質シリコンを多結晶シリコンとなるように結晶化する。
【００５０】
この際、前記非晶質シリコンのＭＩＬＣによる結晶化は、２ステップを経てなされて、前記コンタクトホール４５１、４５５内の金属膜４６０が蒸着された部分の下部領域４２１ａ、４２５ａは、ＭＩＣ方法によって結晶化され、その以外の領域４２１ｂ、４２５ｂは、ＭＩＬＣ方法により結晶化される。
【００５１】
第１ステップによるＭＩＬＣ結晶化は、以後に行われる第２ステップによるＭＩＬＣ結晶化工程より低温でＭＩＬＣ結晶化工程を進行して第１ステップＭＩＬＣ結晶化による領域（これを「第１金属誘導側面結晶化領域（以下、第１ＭＩＬＣ結晶化領域と称する）」とする）がゲート電極の下部分、すなわち、チャンネル領域を外れるように進行する。
【００５２】
この際、前記第１ＭＩＬＣ結晶化領域は、工程マージンを考慮して、その端部がチャンネル領域４２３を外れるように形成される。したがって、チャンネル領域４２３と第１ＭＩＬＣ結晶化領域端部までの距離が０．１μｍ乃至２０μｍとなるように形成される。つまり、前記チャンネル領域と後述する第２金属誘導側面結晶化領域との距離が、０．１μｍ乃至２０μｍ離れているということである。
【００５３】
これは、前記第１ＭＩＬＣ結晶化領域と、以後に形成される第２金属誘導側面結晶化領域（第２ＭＩＬＣ結晶化領域と称する）の境界面が薄膜トランジスターの電荷の移動を妨害するトラップ（ｔｒａｐ）として作用するので、このような前記第１ＭＩＬＣ結晶化領域と第２ＭＩＬＣ結晶化領域の境界面がチャンネル領域４２３内に存在することを防止するためである。
【００５４】
前記第１ステップＭＩＬＣ結晶化工程以後に、前記第１ステップＭＩＬＣ結晶化工程より高温で第２ステップＭＩＬＣ結晶化工程を行い、非晶質シリコンからなる活性層が第１ＭＩＬＣ結晶化領域、及び第２ステップＭＩＬＣ結晶化による領域（これを「第２金属誘導側面結晶化領域（第２ＭＩＬＣ結晶化領域と称する）とする）からなるように結晶化工程を行い、ＭＩＬＣ結晶化面がチャンネル領域以外の領域に形成されるようにする。前記第２ステップＭＩＬＣ結晶化工程は、炉（ｆｕｒｎａｃｅ）で高温工程を通して行ったり、急速加熱法（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ：ＲＴＡ）などの既存の高温熱処理方法を通して行われる。
【００５５】
この際、前記高温での第２ステップＭＩＬＣ結晶化工程は、低温での第１ステップＭＩＬＣ結晶化工程に比べて結晶化速度が速い。また、図５ａ及び図５ｂに示されたように、前記第１ＭＩＬＣ結晶化領域は、低温で結晶化されるので、結晶粒の大きさが高温での第２ＭＩＬＣ結晶化領域の結晶粒の大きさより相対的に大きい。
【００５６】
また、前記非対称的に形成されたコンタクトホール４５１、４５５によって前記活性層４２０が非対称的に結晶化されて薄膜トランジスターの電気的特性を決定するチャンネル領域４２３にＭＩＬＣ結晶化面が存在しなくて、ソース／ドレーン領域４２１、４２５の中、いずれか、例えばドレーン領域４２５にＭＩＬＣ結晶化面が存在するようになって薄膜トランジスターの電気的特性の低下を防止するようになる。
【００５７】
図４ｅを参照すれば、残留結晶化誘導金属膜４６０を除去し、前記絶縁基板４００上に所定の導電物質を蒸着してパターニングし、ソース／ドレーン電極４８１、４８５を形成して平板表示装置用薄膜トランジスターを形成する。
【００５８】
前記本発明の第１実施形態と同様にＭＩＬＣ結晶化工程を低温での第１ステップＭＩＬＣ結晶化工程と高温での第２ステップＭＩＬＣ結晶化工程の２ステップにかけて行うことによって、ＭＩＬＣ結晶化工程の時間を短縮できる。すなわち、高温での第２ステップＭＩＬＣ結晶化工程が結晶化速度が速いので、ＭＩＬＣ結晶化工程の時間を短縮できるものである。
【００５９】
（第２実施形態）
図６は、本発明の第２実施形態に係る薄膜トランジスターを説明するための平面構造図であって、活性層とゲート電極に限定して示すものである。
【００６０】
図６に示された第２実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターは、第１実施形態と構造的に類似する。ただし、活性層５００のソース／ドレーン領域Ｓ／Ｄの一部分を露出させるコンタクトホール５１０がそれぞれの領域に形成され、前記ソース／ドレーン領域Ｓ／Ｄ中のいずれか、例えば、ソース領域Ｓに結晶化誘導パターン５２０が形成された構造のみが異なる。この際、前記結晶化誘導パターン５２０は、前記コンタクトホール５１０とチャンネル領域Ｃとの間に形成される。
【００６１】
図７ａ乃至図７ｃは、本発明の第２実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターの製造方法を説明するための工程断面図である。
【００６２】
図７ａを参照すれば、第１実施形態と同様に、絶縁基板上にバッファー層６１０、非晶質シリコンからなる活性層６２０、ゲート絶縁膜６３０、ゲート電極６４０を順次形成し、前記ゲート電極６４０をマスクとして所定の不純物を注入して前記活性層６２０にソース／ドレーン領域６２１、６２５を形成する。この際、前記ソース／ドレーン領域間の領域は、チャンネル領域６２３で作用する。
【００６３】
次に、前記絶縁基板６００上に層間絶縁膜６５０を蒸着してパターニングし、前記ソース／ドレーン領域６２１、６２５の一部分を露出させるコンタクトホール６５１、６５５を形成する。
【００６４】
この際、前記ソース／ドレーン領域６２１、６２５の一部分を露出させるコンタクトホール６５１、６５５を形成するとともに、前記ソース／ドレーン領域６２１、６２５の中、いずれかの領域、例えばソース領域６２１の一部分を露出させるＭＩＬＣ結晶化誘導金属を蒸着するための結晶化誘導パターン６５７を形成する。前記結晶化誘導パターン６５７は、前記コンタクトホール６５１、６５５よりチャンネル領域６２３に距離的に近く形成されることが望ましい。
【００６５】
これは、第１実施形態と同様に、以後に進行されるＭＩＬＣによる結晶化工程においてチャンネル領域６２３両側でＭＩＬＣ結晶化が始まるＭＩＣ境界面の位置を異にしてチャンネル領域６２３にＭＩＬＣ結晶化面が存在しないようにするためである。
【００６６】
また、前記結晶化誘導パターン６５７は、チャンネル領域６２３の一部分を露出させる前記コンタクトホール６５１、６５５の大きさがチャンネル領域６２３に比べて小さいために発生するＭＩＬＣ結晶化の不均一を防止するために形成するものである。
【００６７】
図７ｂを参照すれば、前記コンタクトホール６５１、６５５及び結晶化誘導パターン６５７を形成した後、前記絶縁基板６００上にＮｉなどの結晶化誘導金属膜６６０を蒸着する。
【００６８】
前記結晶化誘導金属膜６６０を蒸着した後、炉（ｆｕｒｎａｃｅ）で熱処理して前記活性層６２０の非晶質シリコンを多結晶シリコンとなるように結晶化する。
【００６９】
この際、前記非晶質シリコンのＭＩＬＣによった結晶化は、第１実施形態と同様に２ステップを経てなされて、前記コンタクトホール６５１、６５５及び結晶化誘導パターン６５７内の金属膜６６０が蒸着された部分の下部領域６２１ａ、６２５ａはＭＩＣ方法によって結晶化され、その以外の領域６２１ｂ、６２５ｂはＭＩＬＣ法により結晶化される。
【００７０】
すなわち、第１実施形態と同様に、第１ＭＩＬＣ結晶化領域がチャンネル領域を外れるように低温の第１ステップＭＩＬＣ結晶化を進行し、高温で第２ステップＭＩＬＣ結晶化を進行して第２ＭＩＬＣ結晶化領域を形成する。
【００７１】
第１実施形態と同様に、前記第１ＭＩＬＣ結晶化領域と第２ＭＩＬＣ結晶化領域の境界面と前記チャンネル領域間の距離Ｌは、工程マージンを考慮して０．１μｍ乃至２０μｍであることが望ましい。つまりチャンネル領域と第２金属誘導側面結晶化領域との距離が、０．１μｍ乃至２０μｍ離れているということである。
【００７２】
この際、ＭＩＬＣ結晶化面は、コンタクトホールより近接して形成された結晶化誘導パターンによってチャンネル領域以外の領域に形成される。
【００７３】
図７ｃを参照すれば、残留結晶化誘導金属膜６６０を除去し、前記絶縁基板６００上に所定の導電物質を蒸着してパターニングし、ソース／ドレーン電極６８１、６８５を形成して平板表示装置用薄膜トランジスターを形成する。
【００７４】
この際、前記結晶化誘導パターン６５７内に蒸着される導電物質は、パターニング時に蝕刻されて除去される。
【００７５】
すなわち、前記ソース／ドレーン電極６８１、６８５は、コンタクトホール６５１、６５５を通して前記活性層のソース／ドレーン領域６２１、６２５と電気的に連結し、前記結晶化誘導パターン６５７を通しては電気的に連結しない。
【００７６】
第３実施形態）
図８ａ及び図８ｂは、本発明の第３実施形態に係る薄膜トランジスターの平面構造図であって、活性層とゲート電極に限定して示すものである。
【００７７】
図８ａ及び図８ｂに示された第３実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターは、活性層７００のソース／ドレーン領域Ｓ／Ｄの一部分を露出させるコンタクトホール７１１、７１５が形成され、第２ＭＩＬＣ結晶化領域及びＭＩＬＣ結晶化面７２０が二つのチャンネル領域Ｃ１、Ｃ２間の領域に位置することを特徴とする。
【００７８】
図９は、本発明の第３実施形態に係るＭＩＬＣ結晶化方法を用いる薄膜トランジスターを説明するための断面図である。
【００７９】
図９に示された第３実施形態に係る薄膜トランジスターは、デュアルゲート電極を使用するデュアルゲート薄膜トランジスター（ｄｕａｌ  ｇａｔｅ  ＴＦＴ）であって、図４ａ乃至図４ｅに示された第１実施形態に係る薄膜トランジスターの製造工程と類似な工程を通して製造できる。ただし、ゲート電極形成工程でゲート電極物質をパターニングする時、二つのゲート電極を形成し、ＭＩＬＣ結晶化時に第２ＭＩＬＣ結晶化領域及びＭＩＬＣ結晶化面が前記二つのゲート電極下部領域である二つのチャンネル領域間に位置することのみが異なる。
【００８０】
（第４実施形態）
図１０ａ及び図１０ｂは、本発明の第４実施形態に係る薄膜トランジスターを説明するための平面構造図であって、活性層とゲート電極に限定して示すものである。
【００８１】
図１０ａ及び図１０ｂに示された第４実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターは第３実施形態と構造的に類似する。ただし、結晶化誘導パターン９２１、９２５がソース／ドレーン領域Ｓ／Ｄに各々形成された構造のみが異なる。
【００８２】
すなわち、活性層９００のソース／ドレーン領域Ｓ／Ｄそれぞれの一部分を露出させるコンタクトホール９１１、９１５及び結晶化誘導パターン９２１、９２５が形成され、第２ＭＩＬＣ結晶化領域及びＭＩＬＣ結晶化面９３０が二つのチャンネル領域Ｃ間に位置することを特徴とする。この際、前記結晶化誘導パターン９２１、９２５は、前記コンタクトホール９１１、９１５とチャンネル領域Ｃ１、Ｃ２との間に形成される。
【００８３】
また、前記結晶化誘導パターン１０５７、１０５８は、第２実施形態と同様に、活性層１０２０の一部分を露出させる前記コンタクトホール１０５１、１０５５の大きさが前記活性層１０２０の幅に比べて小さいために、発生するＭＩＬＣ結晶化の不均一を防止するために形成するものである。
【００８４】
図１１は、本発明の第４実施形態に係るＭＩＬＣ結晶化方法を用いる薄膜トランジスターを説明するための断面図である。
【００８５】
図１１に示された第４実施形態に係る薄膜トランジスターは、デュアルゲート電極１０４０を使用するデュアルゲート薄膜トランジスター（ｄｕａｌ  ｇａｔｅ  ＴＦＴ）であって、第２実施形態に係る薄膜トランジスターの製造工程と類似な工程を通して製造できる。ただし、ゲート電極形成工程でゲート電極物質をパターニング時、二つのゲート電極１０４０を形成し、ＭＩＬＣ結晶化時にＭＩＬＣ結晶化面が前記二つのゲート電極１０４０下部領域である二つのチャンネル領域１０２３、１０２４間に位置することのみが異なる。
【００８６】
前述のような本発明の薄膜トランジスターは、チャンネル領域以外の領域にＭＩＬＣ結晶化面が位置するように形成することによって、薄膜トランジスターの電気的特性の低下を防止できる。
【００８７】
また、本発明の実施形態では、結晶粒の大きさが異なる第１ＭＩＬＣ結晶化領域と第２ＭＩＬＣ結晶化領域、すなわち二つのＭＩＬＣ結晶化領域を備える活性層を用いて薄膜トランジスターを説明したが、三つ以上のＭＩＬＣ結晶化領域を備える活性層を用いて薄膜トランジスターを形成することまた可能である。すなわち、それぞれの結晶粒の大きさが異なる少なくとも二つのＭＩＬＣ結晶化領域を備える活性層を含む薄膜トランジスターを形成することが可能である。
【００８８】
以上、本発明の好適な実施形態を参照して説明したが、該当技術分野の熟練された当業者は、前記特許請求範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させることができることが分かる。
【図面の簡単な説明】
【００８９】
【図１】従来の薄膜トランジスターを説明するための平面構造図である。
【図２ａ】従来の薄膜トランジスターの製造方法を説明するための工程断面図である。
【図２ｂ】従来の薄膜トランジスターの製造方法を説明するための工程断面図である。
【図２ｃ】従来の薄膜トランジスターの製造方法を説明するための工程断面図である。
【図２ｄ】従来の薄膜トランジスターの製造方法を説明するための工程断面図である。
【図３】本発明の第１実施形態に係る薄膜トランジスターを説明するための平面構造図である。
【図４ａ】本発明の第１実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターの製造方法を説明するための工程断面図である。
【図４ｂ】本発明の第１実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターの製造方法を説明するための工程断面図である。
【図４ｃ】本発明の第１実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターの製造方法を説明するための工程断面図である。
【図４ｄ】本発明の第１実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターの製造方法を説明するための工程断面図である。
【図４ｅ】本発明の第１実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターの製造方法を説明するための工程断面図である。
【図５ａ】本発明の第１実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターの断面ＳＥＭ写真である。
【図５ｂ】本発明の第１実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターの断面ＳＥＭ写真である。
【図６】本発明の第２実施形態に係る薄膜トランジスターを説明するための平面構造図である。
【図７ａ】本発明の第２実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターの製造方法を説明するための工程断面図である。
【図７ｂ】本発明の第２実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターの製造方法を説明するための工程断面図である。
【図７ｃ】本発明の第２実施形態に係るＭＩＬＣ結晶化方法を用いた薄膜トランジスターの製造方法を説明するための工程断面図である。
【図８ａ】本発明の第３実施形態に係る薄膜トランジスターを説明するための平面構造図である。
【図８ｂ】本発明の第３実施形態に係る薄膜トランジスターを説明するための平面構造図である。
【図９】本発明の第３実施形態に係るＭＩＬＣ結晶化方法を用いる薄膜トランジスターを説明するための断面図である。
【図１０ａ】本発明の第４実施形態に係る薄膜トランジスターを説明するための平面構造図である。
【図１０ｂ】本発明の第４実施形態に係る薄膜トランジスターを説明するための平面構造図である。
【図１１】本発明の第４実施形態に係るＭＩＬＣ結晶化方法を用いる薄膜トランジスターを説明するための断面図である。
【符号の説明】
【００９０】
３００…活性層、
３１１、３１５…コンタクトホール、
３２０…ＭＩＬＣ結晶化面、
Ｓ…ソース領域、
Ｄ…ドレーン領域、
Ｃ…チャンネル領域。
【図１】
0004749691.tif 000002
【図２ａ】
0004749691.tif 000003
【図２ｂ】
0004749691.tif 000004
【図２ｃ】
0004749691.tif 000005
【図２ｄ】
0004749691.tif 000006
【図３】
0004749691.tif 000007
【図４ａ】
0004749691.tif 000008
【図４ｂ】
0004749691.tif 000009
【図４ｃ】
0004749691.tif 000010
【図４ｄ】
0004749691.tif 000011
【図４ｅ】
0004749691.tif 000012
【図６】
0004749691.tif 000013
【図７ａ】
0004749691.tif 000014
【図７ｂ】
0004749691.tif 000015
【図７ｃ】
0004749691.tif 000016
【図８ａ】
0004749691.tif 000017
【図８ｂ】
0004749691.tif 000018
【図９】
0004749691.tif 000019
【図１０ａ】
0004749691.tif 000020
【図１０ｂ】
0004749691.tif 000021
【図１１】
0004749691.tif 000022
【図５ａ】
0004749691.tif 000023
【図５ｂ】
0004749691.tif 000024