(57)【特許請求の範囲】
【請求項１】
フォワード型スイッチング電源において、主トランスの一次巻線の一方に第一スイッチ素子を接続してあるとともに、前記主トランスの一次巻線の他方に第二スイッチ素子を接続してあり、前記第一スイッチ素子と並列に抵抗とコンデンサを直列に接続したスナバ回路を接続してあるのに対し、前記第二スイッチ素子には前記スナバ回路を接続しておらず、前記第一スイッチ素子の入力信号端子と前記主トランスの一端部との間、及び、前記第二スイッチ素子の制御端子と前記第二スイッチ素子の出力信号端子との間にパルス発生回路を接続し、前記第二スイッチ素子より先に前記第一スイッチ素子にパルスが伝わるように前記パルス発生回路を構成してあることを特徴とするスイッチング電源。
【請求項２】
前記請求項１に記載のスイッチング電源において、前記パルス発生回路はパルストランスを備え、このパルストランスに一次巻線及び二次巻線を二巻ずつ交互に設け、第一の二次巻線を前記一次巻線に挟まれるように設け、この第一の二次巻線を第一スイッチ素子の入力信号端子と前記主トランスの一方端部との間に接続するとともに、第二の二次巻線を前記第一巻線のいずれかの外側に設け、この第二の二次巻線を第二スイッチ素子の入力信号端子と前記主トランスの他方端部との間に接続してあることを特徴とするスイッチング電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はフォワード型スイッチング電源の改良に関するものである。
【０００２】
【従来の技術】
従来のフォワード型スイッチング電源の回路図を図３に示す。
３はパルストランスであり、４は制御回路であり、５は第一スイッチ素子であり、６は第二スイッチ素子であり、７は第一スイッチ素子５のアブソーバであり、８は第二スイッチ素子６のアブソーバであり、９は主トランスであり、１０，１２はアブソーバを構成する抵抗であり、１１，１３は同じくコンデンサである。なお、この従来例のスイッチ素子５，６はいずれもトランジスタである。
【０００３】
図３に示す従来のフォワード型スイッチング電源は、主トランス９の一次巻線の一方に第一スイッチ素子５を接続し、同じく一次巻線の他方に第二スイッチ素子６を接続してある。なお、第一スイッチ素子５及び第二スイッチ素子６はトランジスタである。第一スイッチ素子５のコレクタ・エミッタと並列にアブソーバ７を接続してあるとともに、第二スイッチ素子６のコレクタ・エミッタと並列にアブソーバ８を接続してある。これらアブソーバ７，８は抵抗１０，１２とコンデンサ１１，１３を直列に接続したスナバ回路により構成してある。
【０００４】
また、このフォワード型スイッチング電源はパルス発生回路を備え、パルス発生回路はパルストランス３と制御回路４を設けてあり、このパルストランス３は二次巻線２−１、２−２を二巻有する。第一の二次巻線２−１を第一スイッチ素子５のベース・エミッタ間に接続してあるとともに、第二の二次巻線２−２を第二スイッチ素子６のベース・エミッタ間に接続してある。
【０００５】
以上のように構成してあるフォワード型スイッチング電源は以下のように作用する。制御回路４の指示により一次巻線１−１を介して、第一の二次巻線２−１からパルスを発振するとともに、第二の二次巻線２−２からにパルスを発振する。第一の二次巻線２−１からパルスが発振することにより第一スイッチ素子５がオンし、第二の二次巻線２−２からパルスが発振することにより第二スイッチ素子６がオンする。この従来例は第一のスイッチ素子５側の構成と第二スイッチ素子６側の構成が略同様であり、第一のスイッチ素子５及び第二スイッチ素子６を略同時にオンオフする。
【０００６】
【発明が解決しようとする課題】
前記従来のフォワード型スイッチング電源は２個のスイッチ素子５，６を略同時にオンオフさせていたため、いずれの側がサージによって耐圧オーバーするか予測がつかなかった。そのため、いずれのスイッチ素子５，６にもサージ吸収用のアブゾーバ７，８を取り付ける必要があった。そのため部品の数が多くなるという課題が生じたとともに、スイッチ素子５，６のアブゾーバ７，８が常に電力をロスするという課題が生じた。
【０００７】
本発明は、上記課題に鑑みてなされたものであり、追加部品を入れることなく、サージ対策ができるスイッチング電源を提供するものである。
【０００８】
【課題を解決するための手段】
請求項１及び２の発明により、変形一石フォワード回路において主スイッチのサージレベルが大きい方に対し、ゲート電圧がオンからオフになるタイミングを上と下のスイッチで任意的に変えることにより、サージレベルを低減させることが可能である。また、それにより対策を行った主スイッチにおいてはＣＲスナバが不要なレベルまで落とすことも可能である。
【０００９】
【発明の実施の形態】
以下、本発明に係るフォワード型スイッチング電源の好ましい実施の形態を図面に基づいて説明する。なお、図面の説明において前記従来例と同一部材には同じ符号を付し、重複する説明は省略する。
図１は本発明に係るフォワード型スイッチング電源の好ましい実施の形態を示す回路図であり、図２は図１図示実施例を構成するパルストランスの巻線構成図である。
【００１０】
本実施例のフォワード型スイッチング電源は以下のように構成してある。
主トランス９の一次巻線の一方に第一スイッチ素子５であるトランジスタを接続し、この第一スイッチ素子５のコレクタ・エミッタと並列に、抵抗１０とコンデンサ１１を直列に接続したスナバ回路からなるアブソーバ７を接続し、この第一スイッチ素子５のベース・エミッタ間にパルス発生回路を接続してある。また、主トランス９の一次巻線の他方と第一スイッチ素子５のコレクタ間にダイオード１５を設け、このダイオード１５のカソードと第一スイッチ素子５のコレクタとが接続される向きに接続してある。
【００１１】
主トランス９の一次巻線の他方に第二スイッチ素子６であるトランジスタを接続し、この第二スイッチ素子６のベース・エミッタ間にパルス発生回路を接続してある。また、主トランス９の一次巻線の一方と第二スイッチ素子６のエミッタ間にダイオード１５を設け、このダイオード１５のアノードと第二スイッチ素子６のエミッタとが接続される向きに接続してある。
【００１２】
本実施例のフォワード型スイッチング電源を構成するパルス発生回路は、集積回路で構成してなる制御回路４とパルストランス３とを備え、制御回路４にパルストランス３の一次巻線１−１を接続して構成してある。図２に示すように、パルストランス３に一次巻線１−１及び二次巻線２−１、２−２を二巻ずつ交互に設けてあり、第一の二次巻線２−１を一次巻線１−１に挟まれるように設け、この第一の二次巻線２−１を第一スイッチ素子５のベース・エミッタ間に接続してある。第二の二次巻線２−２を一次巻線１−１のいずれかの外側に設け、この第二の二次巻線２−２を第二スイッチ素子６のベース・エミッタ間に接続してある。以上より、第二の二次巻線２−２は第一の二次巻線２−１に比べてカップリングが低く、第一スイッチ素子５側のリーケージと前記第二スイッチ素子６側のリーケージが異なる。
【００１３】
本実施例のフォワード型スイッチング電源は以上のように構成してあり、以下のような作用をする。先ず、制御回路４の指示により一次巻線１−１を介して第一の二次巻線２−１からパルスを発振するとともに、第二の二次巻線２−２からにパルスを発振する。第一の二次巻線２−１からパルスを発振すると第一スイッチ素子５がオンし、第二の二次巻線２−２からパルスを発振すると第二スイッチ素子６がオンする。本実施例では、第二の二次巻線２−２を第一の二次巻線２−１に比べてカップリングを低く構成したことにより、第二スイッチ素子６より先に第一スイッチ素子５にパルスが伝わる。即ち、第一スイッチ素子５は第二スイッチ素子６より早くオンする。これにより、規定より高い電圧がかかるおそれがあるのは、第一スイッチ素子５側のみとなる。こちら側にサージ吸収用のアブソーバ７を設けることにより耐圧オーバーを防止することができる。これに対する第二スイッチ素子６側は規定より高い電圧がかかるおそれはなく、サージ吸収用のアブソーバを設ける必要はない。
【００１４】
なお、本実施例のスイッチ素子５，６はトランジスタであるが、例えばＭＯＳＦＥＴであってもよい。また、本実施例のパルス発生回路はパルストランス３を備えてあるが、第一スイッチ素子５側に発振するパルスの発振開始時間と第二スイッチ素子６側に発振するパルスの発振開始時間が異なるように構成してあれば、例えば、集積回路やコンデンサなどを備えたアナログ回路で構成したパルス発生回路であってもよい。さらに、サージ吸収用のアブソーバ７は、いずれかのスイッチ素子５，６のうち動作が早い側にのみ取り付けてあればよい。
【００１５】
また、パルストランス３の二次巻線２−１，２−２の巻き方、巻数などが異なるように構成することにより、第一スイッチ素子５側のリーケージと第二スイッチ素子６側のリーケージが異なるようにすることは可能である。
【００１６】
【発明の効果】
本発明によれば、変形一石フォワード回路において主スイッチのサージレベルが大きい方に対し、ゲート電圧がオンからオフになるタイミングを上と下のスイッチで任意的に変えることにより、サージレベルを低減させることが可能である。また、それにより対策を行った主スイッチにおいてはＣＲスナバが不要なレベルまで落とすことも可能である。
【図面の簡単な説明】
【図１】本発明フォワード型スイッチング電源の一実施例の回路図。
【図２】図１図示実施例を構成するパルストランスの巻線構成図
【図３】従来のフォワード型スイッチング電源の回路図。
【符号の説明】
１−１，２−１，２−２  パルストランス３の巻線
３  パルストランス
４  制御回路
５  第一スイッチ素子
６  第二スイッチ素子
７  第一スイッチ素子５のアブソーバ
８  第二スイッチ素子６のアブソーバ
９  主トランス
１０、１２  抵抗
１１、１３  コンデンサ
【図１】
0004678988.tif 000002
【図２】
0004678988.tif 000003
【図３】
0004678988.tif 000004