(57)【特許請求の範囲】
【請求項１】
第１のインダクタピーキング回路と、
前記第１のインダクタピーキング回路の出力部のピーキング量を検出するピーキング検出部と、
前記ピーキング検出部が検出した前記ピーキング量に基づいて前記第１のインダクタピーキング回路の回路パラメータを可変する制御信号生成部と
を有し、
前記第１のインダクタピーキング回路は、前記出力部と電源との間に直列に挿入されたインダクタおよび抵抗と、前記出力部とＧＮＤとの間に並列に接続された容量と を有し、
前記制御信号生成部は、前記ピーキング検出部が検出した前記ピーキング量から前記ピーキング量が少なくなるように前記抵抗の値を可変すること
を特徴とするピーキング制御回路。
【請求項２】
請求項１記載のピーキング制御回路において、
第１のトランジスタを設け、
前記抵抗に並列に前記第１のトランジスタのソースとドレインを接続し、
前記制御信号生成部は、前記ピーキング検出部が検出した前記ピーキング量から前記ピーキング量が少なくなるように前記第１のトランジスタのゲート電圧を可変することを特徴とするピーキング制御回路。
【請求項３】
請求項１記載のピーキング制御回路において、
前記制御信号生成部は、前記ピーキング検出部が検出した前記ピーキング量から前記ピーキング量が少なくなるように前記容量の値を可変することを特徴とするピーキング制御回路。
【請求項４】
請求項３記載のピーキング制御回路において、
前記容量をバラクタで構成し、
前記制御信号生成部は、前記ピーキング検出部が検出した前記ピーキング量から前記ピーキング量が少なくなるように前記バラクタの制御電圧を可変することを特徴とするピーキング制御回路。
【請求項５】
請求項３記載のピーキング制御回路において、
第２と第３のトランジスタを設け、
前記第２のトランジスタのソースおよびドレインを前記第３のトランジスタのソースに接続し、前記容量の代わりに前記第２のトランジスタのゲートと前記第３のトランジスタのドレインとを接続し、
前記制御信号生成部は、前記ピーキング検出部が検出した前記ピーキング量から前記ピーキング量が少なくなるように前記第３のトランジスタのゲート電圧を可変することを特徴とするピーキング制御回路。
【請求項６】
請求項１記載のピーキング制御回路において、
前記ピーキング検出部をピーク電圧を検出する回路で構成することを特徴とするピーキング制御回路。
【請求項７】
請求項１記載のピーキング制御回路において、
前記ピーキング検出部に周波数選択部を設け、
前記ピーキング検出部は、前記周波数選択部が出力する周波数毎にピーキング量を検出することを特徴とするピーキング制御回路。
【請求項８】
請求項１記載のピーキング制御回路において、
前記制御信号生成部は、ディジタル的に制御することを特徴とするピーキング制御回路。
【請求項９】
テスト信号生成部と、
前記テスト信号生成部が出力するテスト信号を入力する第２のインダクタピーキング回路と、
前記第２のインダクタピーキング回路の出力部のピーキング量を検出するピーキング検出部と、
前記ピーキング検出部が検出した前記ピーキング量に基づいて前記第１および第２のインダクタピーキング回路の回路パラメータを可変する制御信号生成部と
を特徴とする請求項１に記載のピーキング制御回路。
【請求項１０】
請求項９記載のピーキング制御回路において、
前記ピーキング検出部に周波数選択部を設け、
前記ピーキング検出部は、前記周波数選択部が出力する周波数別にピーキング量を検出することを特徴とするピーキング制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を伝送する回路のピーキングを制御する技術に関する。
【背景技術】
【０００２】
近年、コンピュータや通信分野において、処理されるべき情報量が増大している。この増大傾向にある情報量に対応するため、ＬＳＩ（Large Scale Integrated circuit）の演算速度が高速化し、有線でのデジタルデータ送受信回路や、高周波無線装置のアナログ回路などで、高周波信号を伝送する必要が出てきた。例えば、高速なデータ通信を行うデータ送信回路では、複数の低速なパラレル信号を高速なシリアル信号に変換する必要がある。また、これらの回路の動作タイミングを決める高速なクロック信号も必要になる。一般に、データの通信レートが高い場合は、送信側の出カドライバの動作速度が速く、それに応じた高周波のクロック信号が必要になり、回路自体の高速化が重要な課題である。【０００３】
例えば、高速なクロックを用いてデータ伝送を行う回路では、伝送するデータの信号波形にピーキング（オーバーシュートなど）が発生する。ピーキングの発生によって、信号波形が乱れたり、回路に耐圧以上の電圧がかかったりする。これを防止するために、従来技術では、インダクタを用いて、ピーキングを抑える「インダクタ・ピーキング」と呼ばれる方法が知られている。つまり、インダクタの値を最適化することによって、伝送する信号の周波数に最適な特性にして、ピーキングを抑える方法である。【０００４】
例えば、特許文献１に記載の半導体レーザ駆動回路では、差動増幅器の非反転出力側および反転出力側の両方のプルアップ抵抗にインダクタを直列に接続することで、オーバーシュートを減らす技術が紹介されている。
【特許文献１】特開２００２−２１７４８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、ピーキングの状態は、回路の負荷抵抗、トランジスタの小信号パラメータ、あるいは出カノードの容量値などによって決まる。例えば、インダクタが最適値よりも大きくなると、オーバー・ピーキングと呼ばれる状態になり、伝送する信号波形が乱れる。逆に、インダクタの値が最適値よりも小さくなると、周波数帯域が狭くなり、回路の高速化に対応できなくなる。【０００６】
一般に、インダクタの値が最適値になるように回路設計を行うが、ＬＳＩの製造後に変更することは困難である。一方で、抵抗やトランジスタの小信号パラメータあるいは容量などの値は、半導体の製造過程でのバラツキやＬＳＩを動作させている時の温度および電圧の変化などにより変動するため、最適なインダクタの値もまた変動する。。
このように、様々な要因によって最適なインダクタの値が変動し、常にピーキングが生じないようなインダクタの最適値を設計時点で一意に決めることは難しい。特に、半導体プロセスの微細化によって製造バラツキが大きくなると、品質の安定した量産品を作ることは、益々、困難になる。【０００７】
上記課題に鑑み、本発明の目的は、回路素子や半導体プロセスなどの製造ばらつき、或いは電源電圧や温度など動作環境の変化などがあっても、常に最適なピーキング制御を行うことができるピーキング制御回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一形態では、インダクタピーキング回路の出力部のピーキング量を検出するピーキング検出部と、ピーキング検出部が検出したピーキング量に基づいてインダクタピーキング回路の回路パラメータを可変する制御信号生成部とを有する。
特に、インダクタピーキング回路は、出力部と電源との間に直列に挿入されたインダクタおよび抵抗と、出力部とＧＮＤとの間に並列に接続された容量とを有し、これらのインダクタと抵抗と容量とのそれぞれの値によって、出力部に発生するピーキングを抑制することができる。【０００９】
ピーキング検出部が、出力部の信号をモニタして、ピーキング量を検出し、制御信号生成部は、出力部のピーキング量が多い時は少なくなるように、逆に、特性が鈍っている時は、ピークを持ち上げるように回路のパラメータを制御する。
例えば、ピーキング検出部が検出したピーキング量をモニタして、ピーキング量が少なくなるように抵抗の値や容量の値を可変する。或いは、抵抗の代わりにトランジスタのようなアクティブ素子を使用することによって、より精細な制御が可能となり、追従性が速くなる。また、バラクタやトランジスタのバイアス電圧を可変することによって、等価的に容量を可変することによって、電気的な制御が容易になる。さらに、制御信号生成部は、ディジタル的に制御する。例えば、抵抗値や容量値をデジタル的に制御することで、回路内のノイズの影響を受けにくくなり、制御値のリニアリティなども向上することができる。【００１０】
このように、本発明に係るピーキング制御回路は、常に、出力部のピーキング量をモニタしているので、回路素子やプロセスなど製造時のばらつきなど静的な原因によるピーキングの発生だけでなく、電源電圧や温度など動作環境の変化など動的な原因によるピーキングの発生も抑制することができる。
本発明の別の一形態では、伝送路に挿入される本来の第１のインダクタピーキング回路とは別に、同じ回路構成の第２のインダクタピーキング回路を設ける。第２のインダクタピーキング回路には、テスト信号生成部と、第２のインダクタピーキング回路の出力部のピーキング量を検出するピーキング検出部と、ピーキング検出部が検出したピーキング量に基づいて第２のインダクタピーキング回路の回路パラメータを可変する制御信号生成部とが設けられている。この制御信号生成部は、第２のインダクタピーキング回路の回路パラメータを可変すると同時に、第１のインダクタピーキング回路の回路パラメータも同じように可変する。【００１１】
このように、テスト用の信号を入力している第２のインダクタピーキング回路の出力部のピーキング量をモニタするので、本来の伝送路に挿入されている第１のインダクタピーキング回路の出力部に余計な回路を付加せずに済む。その結果、本来の伝送路の信号品質に悪い影響を与えることなく、第１のインダクタピーキング回路のピーキング制御を行うことができる。【００１２】
上述した形態における好ましい例では、ピーキング検出の前に周波数選択部を設ける。周波数選択部は、出力部のモニタ信号を予め設定された周波数成分毎に分離する。ピーキング検出部は、周波数選択部が分離した周波数毎に、ピーキングを検出する。周波数毎に分離することによって、特定の周波数のピーキングだけを抑えることができる。例えば、制御に影響を与えるような低周波数成分の信号を除去して、ピーキング検出を行うことで、ピーキングの検出精度を向上することができる。
【発明の効果】
【００１３】
本発明に係るピーキング制御回路は、回路素子や半導体プロセスなどの製造ばらつき、電源電圧あるいは温度などの動作環境の変化などがあっても、ピーキングが掛かり過ぎたり、不足したりすることなく、常に、安定した状態になるように制御することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係るピーキング制御回路を適用するデータ伝送回路のブロック図である。
【図２】インダクタピーキング回路の回路図である。
【図３】インダクタピーキング回路の特性を説明するための説明図である。
【図４】第１および第２の実施形態に係るピーキング制御回路の回路図である。
【図５】可変抵抗の構成例を示す回路図である。
【図６】可変容量コンデンサの構成例を示す回路図である。
【図７】ピーク値検出回路の一例を示す回路図である。
【図８】平均値検出回路の一例を示す回路図である。
【図９】第１の実施形態に係るピーキング制御回路におけるアナログ制御信号生成回路の回路図である。
【図１０】第２の実施形態に係るピーキング制御回路におけるアナログ制御信号生成回路の回路図である。
【図１１】第３の実施形態に係るピーキング制御回路の回路図である。
【図１２】複数のピーキングを有する場合の特性例を示す説明図である。
【図１３】第４の実施形態に係るピーキング制御回路の回路図である。
【図１４】可変抵抗をデジタル的に構成した回路図である。
【図１５】可変容量コンデンサをデジタル的に構成した回路図である。
【図１６】第５の実施形態に係るピーキング制御回路の回路図である。
【図１７】第６の実施形態に係るピーキング制御回路の回路図である。
【図１８】シミュレーションによる周波数特性を示す説明図である。
【図１９】シミュレーションによるアイ波形を示す説明図ある。
【発明を実施するための最良の形態】
【００１５】
本発明のいくつかの実施形態について説明する前に、先ず、各実施形態に共通の技術について説明する。
本発明に係るピーキング制御回路は、データ伝送装置を構成するＬＳＩなどにおいて、データを入出力するインターフェース回路やクロック分配回路などに使用される。特に、インダクタピーキング回路をベースとし、回路パラメータを可変することで信号波形のピーキング状態を制御する。【００１６】
図１は、ネットワークスイッチなどデータ伝送用ＬＳＩ１０１のブロック図である。データ伝送用ＬＳＩ１０１は、Ｎ個の受信チャネル（１）から（Ｎ）と、Ｎ個の送信チャネル（１）から（Ｎ）とを有する。Ｎ個の受信チャネルの入口には、インターフェース回路１０２が設けられ、ネットワーク側から送られてくるデータを受信し、コアロジック１０３に出力する。また、Ｎ個の送信チャネルの出口には、インターフェース回路１０４が設けられ、コアロジック部１０３が生成したデータをネットワーク側に送信する。【００１７】
また、データ伝送用ＬＳＩ１０１内には、ＰＬＬ回路１０５が設けられ、ＬＳＩ内に供給するクロックを生成する。生成されたクロックは、バッファＢ１からＢ７で構成するクロック分配回路１０６を介して、Ｎ個の受信チャネル（１）から（Ｎ）およびＮ個の送信チャネル（１）から（Ｎ）に供給される。
本発明に係るピーキング制御回路は、受信側のインターフェース回路１０２、送信側のインターフェース回路１０４およびクロック分配回路１０６などに用いられる。【００１８】
以下、インターフェース回路１０２および１０４や、クロック分配回路１０６に適用するピーキング制御回路の実施形態について説明する。
（第１の実施形態）
本実施形態の基本となるインダクタピーキング回路２０１を図２に示す。インダクタピーキング回路２０１は、差動増幅器の回路をベースとし、非反転入力信号ｉｎおよび反転入力信号ｉｎｘからなる相補入力信号と、非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘからなる相補出力信号とを有する。【００１９】
非反転入力信号ｉｎは、ｎＭＯＳ型のトランジスタＴｒ２１のゲートに入力される。トランジスタＴｒ２１のソースは、抵抗Ｒ２１とインダクタＬ２１を介して電源（Ｖｃｃ）に接続され、非反転入力信号ｉｎを反転した反転出力信号ｏｕｔｘを出力する。
同様に、ｎＭＯＳ型のトランジスタＴｒ２２のソースは、抵抗Ｒ２２とインダクタＬ２２を介して電源（Ｖｃｃ）に接続され、トランジスタＴｒ２２のゲートに入力された反転入力信号ｉｎｘを反転した非反転出力信号ｏｕｔを出力する。【００２０】
また、トランジスタＴｒ２１およびＴｒ２２のドレインは、ｎＭＯＳ型のトランジスタＴｒ２３を介して接地（ＧＮＤ）され、トランジスタＴｒ２３のゲートに与えられるバイアス電圧によって、トランジスタＴｒ２１およびＴｒ２２に流れるバイアス電流が制御される。
さらに、非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘには、出力容量を構成するコンデンサＣ２１およびＣ２２がＧＮＤとの間にそれぞれ接続されている。【００２１】
相補入力信号を構成する非反転入力信号ｉｎおよび反転入力信号ｉｎｘは、インダクタＬ２１およびＬ２２、抵抗Ｒ２１およびＲ２２、コンデンサＣ２１およびＣ２２によって決まる回路特性で補正され、相補出力信号を構成する非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘとして出力される。
ここで、インダクタピーキング回路２０１の回路特性について説明する。インダクタピーキング回路２０１は、インダクタＬ２１およびＬ２２、抵抗Ｒ２１およびＲ２２、コンデンサＣ２１およびＣ２２の定数の組み合わせで、図３に示すような回路特性を持たせることができる。同図において、横軸は周波数（ＧＨｚ）、縦軸はゲインを示している。例えば、インダクタピーキング回路２０１を通るＮＲＺ方式の信号のビットレートが４０Ｇｂｐｓの時、信号の周波数成分は、点線２５１で示した２０ＧＨｚ付近を中心に広がる。この時、インダクタピーキング回路２０１の周波数特性が、曲線２５２のような特性の場合、２０ＧＨｚ付近で信号が大きく減衰しているので、信号波形が鈍ってしまう。信号波形が鈍ると、最悪の場合、データ誤りが生じる。【００２２】
このため、データ伝送用ＬＳＩ１０１の設計時に、理想的な特性を示す曲線２５３になるように、インダクタＬ２１およびＬ２２、抵抗Ｒ２１およびＲ２２、コンデンサＣ２１およびＣ２２の定数を設計する。ところが、半導体製造時のばらつきや使用時の温度変化などでピーキング状態が変わり、その結果、曲線２５４に示すようなピーキングが生じる。最悪の場合は、曲線２５５に示すような巨大なピーキングが現れて、伝送する信号の品質が著しく劣化してしまう。【００２３】
そこで、図４に示す本実施形態に係るピーキング制御回路３０１は、ＬＳＩ製造後に、或いは、ＬＳＩ動作中に、回路特性を可変できるようにし、製造時のばらつきや温度などＬＳＩの使用環境が変化しても、安定したピーキング制御を可能とする。尚、図４において、図２と同じ符号のものは同じものを示すので、説明は省略する。図２の抵抗Ｒ２１およびＲ２２の代わりに、可変抵抗ＶＲ３１およびＶＲ３２を設け、図２のコンデンサＣ２１およびＣ２２の代わりに、可変容量コンデンサＶＣ３１およびＶＣ３２を設けた。さらに、ピーク値検出回路３０２と、アナログ制御信号生成回路３０３とを設けた。ピーク値検出回路３０２は、相補出力信号を構成する非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘのピーク値を検出し、アナログ制御信号生成回路３０３に出力する。アナログ制御信号生成回路３０３は、ピーク値検出回路３０２が検出したピーク値と予め設定された参照信号３０４の値とを比較して、アナログ電圧による制御信号を生成し、可変抵抗ＶＲ３１とＶＲ３２および可変容量コンデンサＶＣ３１とＶＣ３２とに出力する。【００２４】
ここで、可変抵抗ＶＲ３１の回路例を図５に示す。尚、可変抵抗ＶＲ３２も同じ回路で実現できる。可変抵抗ＶＲ３１の端子をａ１およびｂ１、制御端子をｃ１とすると、可変抵抗回路４０１のように構成できる。可変抵抗回路４０１は、抵抗Ｒ４１のａ１とｂ１の間にｐＭＯＳ型のトランジスタＴｒ４１のソースとドレインを並列に接続する。制御端子ｃ１に接続されるトランジスタＴｒ４１のゲート電圧を可変すると、トランジスタＴｒ４１のソースとドレイン間の抵抗値が変化するので、抵抗Ｒ４１のａ１とｂ１の間の抵抗値も変化する。例えば、制御端子ｃ１にかかる電圧を高くすると、トランジスタＴｒ４１のソースとドレイン間の抵抗値は小さくなるので、ａ１とｂ１の間の抵抗値は低くなる。逆に、制御端子ｃ１にかかる電圧を低くすると、トランジスタＴｒ４１のソースとドレイン間の抵抗値は大きくなるので、ａ１とｂ１の間の抵抗値は高くなる。このようにして、可変抵抗ＶＲ３１およびＶＲ３２をＬＳＩ内に構成することができる。【００２５】
次に、可変容量コンデンサＶＣ３１およびＶＣ３２の回路例を図６に示す。可変容量コンデンサＶＣ３１のコンデンサの端子をｄ１およびｅ１、制御端子をｈ１とすると、可変容量回路４０２のように構成できる。可変容量回路４０２は、ｎＭＯＳ型のトランジスタＴｒ４２とＴｒ４３の２個のトランジスタで構成する。トランジスタＴｒ４２のゲートを端子ｄ１とし、ソースとドレインを結合する。トランジスタＴｒ４３のソースにトランジスタＴｒ４２のソースとドレインとを接続し、トランジスタＴｒ４３のドレインを端子ｅ１とする。この状態で、制御端子ｈ１からトランジスタＴｒ４３のゲート電圧を可変すると、トランジスタＴｒ４２のソースとドレインに掛かる電圧が変化し、トランジスタＴｒ４２のゲートに対する容量も変化する。このようにして、可変容量コンデンサＶＣ３１およびＶＣ３２をＬＳＩ内に構成することができる。【００２６】
次に、図４のピーク検出回路３０２の回路例を図７に示す。ピーク検出回路３０２は、例えば、ｎＭＯＳ型のトランジスタＴｒ５１と、抵抗Ｒ５１と、コンデンサＣ５１とで構成できる。トランジスタＴｒ５１のソースはＶｃｃに接続され、ドレインから信号５０２を出力する。また、ドレインとＧＮＤの間には、並列に接続されたコンデンサＣ５１と抵抗Ｒ５１が接続されている。【００２７】
図４の非反転出力信号ｏｕｔ或いは反転出力信号ｏｕｔｘのモニタ信号５０１は、トランジスタＴｒ５１のゲートに入力され、モニタ信号５０１の電圧に応じた電圧がコンデンサＣ５１に保持される。ここで、コンデンサＣ５１に保持された電圧よりも低い電圧のモニタ信号５０１が入力された場合は、コンデンサＣ５１の保持電圧に影響を与えないので、そのままコンデンサＣ５１の保持電圧をピーク値とする検出信号５０２が出力される。【００２８】
このように、ピーク検出回路３０２は、モニタ信号５０１のピーク電圧をコンデンサＣ５１に保持し、ピーク電圧を検出信号５０２として出力することができる。但し、並列に抵抗Ｒ５１が接続されているので、コンデンサＣ５１と抵抗Ｒ５１とで決まる時定数によって、一定時間が経過すると、コンデンサＣ５１の保持電圧は、抵抗Ｒ５１を介して放電する。コンデンサＣ５１と抵抗Ｒ５１とで決まる時定数を、ピーキング制御したい時間間隔に設定することで、インターフェース回路に流れる信号に応じたピーク電圧を検出することができる。尚、ピーク検出回路３０２は、図４に示す非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘのそれぞれのピーク電圧を検出して、アナログ制御信号生成回路３０３に出力する。ここで、非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘのそれぞれのピーク電圧は、加算した値をピーク値としてもよいし、いずれか一方をピーク値としても構わない。【００２９】
或いは、ピーク検出回路３０２の代わりに、図８に示すような平均値検出回路５０３のように構成しても構わない。平均値検出回路５０３は、図４に示す非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘを分圧する抵抗Ｒ５２およびＲ５３と、出力電圧を安定させるコンデンサＣ５２とで構成できる。非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘを抵抗Ｒ５２およびＲ５３で分圧した平均値電圧は、検出信号５０４として出力される。【００３０】
ここで、相補信号を構成する非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘは、対称的な信号波形を示すので、通常、検出信号５０４の平均値は零になる。ところが、ピーキングが大きくなると、対称性が崩れる。例えば、反転出力信号ｏｕｔｘよりも大きなピーキング点５０５が非反転出力信号ｏｕｔに現れると、平均値がプラス側に振れるので、検出信号５０４もプラス側に振れる。逆に、非反転出力信号ｏｕｔよりも大きなピーキング点５０６が反転出力信号ｏｕｔｘに現れると、平均値がマイナス側に振れるので、検出信号５０４もマイナス側に振れる。【００３１】
このようにして、図４に示す非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘのピーク電圧を検出することができる。尚、平均値検出回路５０３の検出信号５０４の絶対値を取って、ピーク電圧を正の電圧値として出力するようにしても構わない。
次に、図４に示すアナログ制御信号生成回路３０３の回路の一例として、図９にアナログ制御信号生成回路３０３ａの回路図を示す。アナログ制御信号生成回路３０３ａは、抵抗Ｒ６１およびＲ６２、ｎＭＯＳ型のトランジスタＴｒ６１、Ｔｒ６２、Ｔｒ６３とで構成される。【００３２】
アナログ制御信号生成回路３０３ａにおいて、トランジスタＴｒ６１およびＴｒ６２のソースは、それぞれ抵抗Ｒ６１およびＲ６２でＶｃｃに接続されている。また、トランジスタＴｒ６１およびＴｒ６２のドレインは、トランジスタＴｒ６３のソースに接続され、ゲート電圧６０５によって、ＧＮＤに接地されたドレインに流れるバイアス電流を可変する。このように、アナログ制御信号生成回路３０３ａは、非反転入力信号ｉｎ＿ａと反転入力信号ｉｎｘ＿ａとの差分を、非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘに出力する差動増幅回路を構成する。【００３３】
ここで、非反転入力信号ｉｎ＿ａにピーク検出回路３０２が出力するピーク電圧を入力し、反転入力信号ｉｎｘに外部から設定される参照電圧を入力する。この時、ピーク電圧が参照電圧よりも高い場合は、非反転出力信号ｏｕｔにはプラスの差分電圧が、反転出力信号ｏｕｔｘにはマイナスの差分電圧がそれぞれ出力される。逆に、ピーク電圧が参照電圧よりも低い場合は、非反転出力信号ｏｕｔにはマイナスの差分電圧が、反転出力信号ｏｕｔｘにはプラスの差分電圧がそれぞれ出力される。【００３４】
今、非反転出力信号ｏｕｔがアナログ制御信号生成回路３０３ａの出力になるように、図４のアナログ制御信号生成回路３０３を構成した場合、非反転出力信号ｏｕｔは、可変抵抗ＶＲ３１およびＶＲ３２、可変容量コンデンサＶＣ３１およびＶＣ３２の制御信号として入力される。例えば、可変抵抗ＶＲ３１およびＶＲ３２を図５のように構成した場合、非反転出力信号ｏｕｔの出力電圧がプラスに大きくなると、可変抵抗ＶＲ３１およびＶＲ３２の抵抗値は低くなる。また、可変容量コンデンサＶＣ３１およびＶＣ３２を図６のように構成した場合、非反転出力信号ｏｕｔの出力電圧がプラスに大きくなると、可変容量コンデンサＶＣ３１およびＶＣ３２の容量は小さくなる。つまり、図４の回路において、可変抵抗ＶＲ３１およびＶＲ３２の抵抗値が低くなると、トランジスタＴｒ２１およびＴｒ２２に流れる電流が増え、ピーキングは高くなるが、周波数帯域が広くなる。同様に、可変容量コンデンサＶＣ３１およびＶＣ３２の容量値が低くなると、負荷容量が減るのでピーキングの山は高くなるが、周波数帯域は広くなる。逆に、非反転出力信号ｏｕｔの出力電圧がマイナス側に大きくなると、可変抵抗ＶＲ３１およびＶＲ３２の抵抗値や、可変容量コンデンサＶＣ３１およびＶＣ３２の容量値は大きくなるので、ピーキングの山は低くなり、周波数帯域も狭くなる。【００３５】
このように、ピーキングの山が大きくなると、ピーク検出回路３０２の出力は大きくなる。ピーク検出回路３０２の出力が、アナログ制御信号生成回路３０３に予め設定した参照電圧より大きくなると、可変抵抗ＶＲ３１およびＶＲ３２の抵抗値や、可変容量コンデンサＶＣ３１およびＶＣ３２の容量値が大きくなって、ピーキングの山は低く抑えられる。逆に、ピーキングの山が小さくなると、ピーク検出回路３０２の出力は小さくなる。ピーク検出回路３０２の出力が、アナログ制御信号生成回路３０３に設定した参照電圧より小さくなると、可変抵抗ＶＲ３１およびＶＲ３２の抵抗値や、可変容量コンデンサＶＣ３１およびＶＣ３２の容量値が小さくなって、ピーキングの山は高くなる方向に特性が動く。つまり、ピーク検出回路３０２の出力が、アナログ制御信号生成回路３０３に設定した参照電圧になるように自動制御することができる。この結果、ＬＳＩの製造後に、回路や装置に組み込んだ後で、アナログ制御信号生成回路３０３に設定する参照電圧を可変することによって、ピーキングの状態を自由に制御することが可能となる。【００３６】
（第２の実施形態）
次に、第２の実施形態に係るピーキング制御回路について説明する。本実施形態のピーキング制御回路は、図４に示した第１の実施形態のピーキング制御回路３０１と同じ構成である。第１の実施形態と異なるのは、アナログ制御信号生成回路３０３の構成で、本実施形態のアナログ制御信号生成回路３０３ｂの回路図を図１０に示す。【００３７】
アナログ制御信号生成回路３０３ｂは、ｎＭＯＳ型のトランジスタＴｒ７１とｐＭＯＳ型のトランジスタＴｒ７２のペアおよびｎＭＯＳ型のトランジスタＴｒ７３とｐＭＯＳ型のトランジスタＴｒ７４のペアでそれぞれ構成される２つのインバータと、２つのインバータのバイアス電流を可変するｎＭＯＳ型のトランジスタＴｒ７５とで構成される。
トランジスタＴｒ７１およびＴｒ７２のゲートには、非反転入力信号ｉｎ＿ｂが入力され、トランジスタＴｒ７１のドレインとトランジスタＴｒ７２のソースとの接続点から反転出力信号ｏｕｔｘ＿ｂが出力される。トランジスタＴｒ７３およびＴｒ７４のゲートには、反転入力信号ｉｎ＿ｂが入力され、トランジスタＴｒ７３のドレインとトランジスタＴｒ７４のソースとの接続点から、反転入力信号ｉｎ＿ｂを再反転した非反転出力信号ｏｕｔ＿ｂが出力される。ここで、非反転入力信号ｉｎ＿ｂにピーク検出回路３０２のピーク電圧を入力し、反転入力信号ｉｎｘ＿ｂに参照電圧を入力する。この時、ピーク電圧が参照電圧よりも高い場合は、非反転出力信号ｏｕｔ＿ｂにはプラスの差分電圧が、反転出力信号ｏｕｔｘ＿ｂにはマイナスの差分電圧がそれぞれ出力される。逆に、ピーク電圧が参照電圧よりも低い場合は、非反転出力信号ｏｕｔ＿ｂにはマイナスの差分電圧が、反転出力信号ｏｕｔｘ＿ｂにはプラスの差分電圧がそれぞれ出力される。【００３８】
今、非反転出力信号ｏｕｔ＿ｂがアナログ制御信号生成回路３０３ｂの出力になるように、図４のアナログ制御信号生成回路３０３を構成した場合、非反転出力信号ｏｕｔ＿ｂは、可変抵抗ＶＲ３１およびＶＲ３２、可変容量コンデンサＶＣ３１およびＶＣ３２の制御信号として入力される。この場合は、第１の実施形態のアナログ制御信号生成回路３０３ａと同様に、可変抵抗ＶＲ３１およびＶＲ３２の抵抗値が低くなると、トランジスタＴｒ２１およびＴｒ２２に流れる電流が増え、ピーキングの山は高くなるが、高周波まで周波数帯域が広がる。同様に、可変容量コンデンサＶＣ３１およびＶＣ３２の容量値が低くなると、負荷容量が減るのでピーキングの山は高くなるが、周波数帯域は広くなる。逆に、非反転出力信号ｏｕｔ＿ｂの出力電圧がマイナス側に大きくなると、可変抵抗ＶＲ３１およびＶＲ３２の抵抗値や、可変容量コンデンサＶＣ３１およびＶＣ３２の容量値は大きくなるので、ピーキングの山は低くなり、周波数帯域が狭くなる。【００３９】
このように、ピーキングの山が大きくなると、ピーク検出回路３０２のピーク電圧は大きくなる。ピーク検出回路３０２のピーク電圧が、アナログ制御信号生成回路３０３に予め設定した参照電圧より大きくなると、可変抵抗ＶＲ３１およびＶＲ３２の抵抗値や、可変容量コンデンサＶＣ３１およびＶＣ３２の容量値が大きくなって、ピーキングの山は低く抑えられる。逆に、ピーキングの山が小さくなると、ピーク検出回路３０２のピーク電圧は小さくなる。ピーク検出回路３０２のピーク電圧が、アナログ制御信号生成回路３０３に設定した参照電圧より小さくなると、可変抵抗ＶＲ３１およびＶＲ３２の抵抗値や、可変容量コンデンサＶＣ３１およびＶＣ３２の容量値が小さくなって、ピーキングの山は高くなる方向に特性が動く。つまり、ピーク検出回路３０２のピーク電圧が、アナログ制御信号生成回路３０３に設定した参照電圧になるように自動制御することができる。この結果、ＬＳＩの製造後に、回路や装置に組み込んだ後で、アナログ制御信号生成回路３０３に設定する参照電圧を可変することによって、ピーキングの状態を自由に制御することが可能となる。【００４０】
（第３の実施形態）
次に、第３の実施形態に係るピーキング制御回路８０１について、図１１を用いて説明する。ピーキング制御回路８０１は、インダクタＬ２１およびＬ２２だけではなく、トランジスタＴｒ２１のソースと反転出力信号ｏｕｔｘとの間にインダクタＬ８１を挿入し、トランジスタＴｒ２２のソースと非反転出力信号ｏｕｔとの間にインダクタＬ８２を挿入している。このように、複数の箇所にインダクタを設けることで、より細かい回路特性の調整が可能となる。図１１の回路の場合、２箇所にインダクタが挿入されているので、ピーキングの共振点が３つできる。【００４１】
例えば、図１１の非反転入力信号ｉｎおよび反転入力信号ｉｎｘと、非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘとの間の周波数特性は、図１２の曲線８１０のようになる。同図において、横軸は周波数（ＧＨｚ）、縦軸はゲインを表している。曲線８１０の周波数が低い方から順に、点線円８１１の１８ＧＨｚ付近に最初のピーキングの山ができ、点線円８１２の２０ＧＨｚ付近にピーキングの谷ができ、点線円８１３の２８ＧＨｚ付近に３つ目のピーキングの山ができる。このように、３つの共振点が複雑な周波数特性を実現する。例えば、４０ＧｂｐｓのＮＲＺ信号を使用する回路において、回路の周波数特性を２８ＧＨｚ付近まで広げる必要がある場合、図４の回路のように、１箇所にしかインダクタがない時は、ピーキングの山が一つできるだけなので、通常、４０Ｇｂｐｓの信号の中心となる２０ＧＨｚ付近に大きなピーキングの山を持たせることになる。しかし、ピーキングの山を大きくすると、帯域は広がるが、信号波形の歪みが多くなってしまうので、好ましくない。【００４２】
ところが、本実施形態のピーキング制御回路８０１は、２箇所にインダクタを配置しているので、図１２に示すように、１８ＧＨｚ付近と２８ＧＨｚ付近とに小さなピーキングの山を持たせることで、１箇所のピーキングの山を極端に大きくすることなく、２８ＧＨｚ付近の帯域まで伝送可能な特性を得ることができる。
一方で、複数の箇所にピーク値が現れるため、ピーク値の検出が難しくなる。そこで、図４のピーク値検出回路３０２の代わりに、複数のピーク値を検出できるピーク値検出回路８０４を設けている。ピーク値検出回路８０４には、バンドパスフィルタ８０２からｆＨおよびｆＬの２つの周波数帯域の信号が入力される。【００４３】
ここで、バンドパスフィルタ８０２は、２つのバンドパスフィルタを有し、外部から与えられる周波数選択信号８０３によって、２つのバンドパスフィルタの特性をそれぞれ可変することができる。制御する信号の周波数に応じて、例えば、１８ＧＨｚ付近と２８ＧＨｚ付近の信号を通すように設定することができ、１８ＧＨｚを中心とする信号をｆＬ信号として、２８ＧＨｚを中心とする信号をｆＨ信号として、ピーク値検出回路８０４に出力する。【００４４】
バンドパスフィルタ８０２からｆＬおよびｆＨの２つの周波数帯域の信号を入力したピーク値検出回路８０４は、ｆＬの周波数帯域とｆＨの周波数帯域のそれぞれにピーク値検出回路３０２を設けた構成になっている。つまり、図５に示す回路を２系統設けることで実現できる。
さらに、ピーク値検出回路８０４は、例えば、掛かり過ぎ（＋２点）、少し掛かり過ぎ（＋１点）、最適（０点）、少し不足気味（−１点）、不足気味（−２点）のような３つの状態に場合分けして、２系統のピーク値に重み付けをする。重み付け後、各系統の評価点の加算値をアナログ制御信号生成回路３０３に出力する。【００４５】
また、アナログ制御信号生成回路３０３の動作は、第１および第２の実施形態と同様に、可変抵抗ＶＲ３１、ＶＲ３２、可変容量コンデンサＶＣ３１、ＶＣ３２などの値を可変することによって、２系統のピーク値に重み付けをして加算した値が、予め設定された参照電圧になるように、ピーキング状態が制御される。
尚、本実施形態では、分かり易いように、インダクタの挿入箇所や、バンドパスフィルタの特性を２箇所としたが、複数の箇所であれば、同様に、制御することが可能である。【００４６】
（第４の実施形態）
第４の実施形態に係るピーキング制御回路９０１について図１３を用いて説明する。ピーキング制御回路９０１は、サンプル＆ホールド回路９０２と、Ａ／Ｄ変換器９０３と、アナログ制御信号生成回路３０３と、デコーダ９０５とで構成される。また、ピーキング制御回路９０１は、図４の可変抵抗ＶＲ３１、ＶＲ３２および可変容量コンデンサＶＣ３１、ＶＣ３２の制御をデジタル的に行う。尚、図４と同じ符号のものは同じものを示す。【００４７】
サンプル＆ホールド回路９０２は、非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘに流れる信号を、外部から与えられるクロック信号９０６に同期してサンプリングし、サンプリングした電圧値を保持する。
Ａ／Ｄ変換器９０３は、アナログ制御信号生成回路３０３の出力電圧をＭビットのデジタルデータに変換し、デコーダ９０５に出力する。【００４８】
デコーダ９０５は、Ａ／Ｄ変換器９０３が出力するＭビットのデジタルデータを、デジタル可変抵抗ＶＲ９１、ＶＲ９２およびデジタル可変容量コンデンサＶＣ９１、ＶＣ９２を制御するのに適したＮビットのデジタルデータに変換する。尚、デジタル可変抵抗ＶＲ９１、ＶＲ９２およびデジタル可変容量コンデンサＶＣ９１、ＶＣ９２は、図４の可変抵抗ＶＲ３１、ＶＲ３２および可変容量コンデンサＶＣ３１、ＶＣ３２とは異なり、デジタル的に制御できるようになっている。【００４９】
ここで、デジタル可変抵抗ＶＲ９１回路構成例を図１４を用いて説明する。デジタル可変抵抗ＶＲ９１の抵抗の端子をａ２およびｂ２、制御端子をｃ２とすると、例えば、デジタル可変抵抗回路９１０のように構成できる。尚、デジタル可変抵抗ＶＲ９２も同じ回路で実現できる。
デジタル可変抵抗回路９１０は、抵抗Ｒ９１からＲ９３のＮビ個の抵抗に直列にＮ個のスイッチＳＷ９１からＳＷ９３が接続され、デジタル可変抵抗ＶＲ９１の端子ａ２とｂ２との間に並列に接続されている。制御端子ｃ２に相当するのは、Ｎ個のスイッチＳＷ９１から９３のそれぞれのオンオフを制御するＮビットの制御入力である。例えば、Ｎ個のスイッチをオンする数が増えると、並列に接続される抵抗も増えるので、端子ａ２とｂ２の間の抵抗値は低くなる。逆に、Ｎ個のスイッチをオフする数が増えると、並列に接続される抵抗が少なくなるので、端子ａ２とｂ２の間の抵抗値は高くなる。このようにして、デジタル的に抵抗値を可変することができる。【００５０】
デコーダ９０５は、Ａ／Ｄ変換器９０３が出力するＭビットのデジタルデータの値に応じて、Ｎ個のスイッチＳＷ９１から９３をオンオフする個数が変わるように、論理演算を行う。例えば、Ａ／Ｄ変換器９０３が出力するＮビットのデジタルデータの値が最大の時、Ｎ個のスイッチを全てオフし、逆に、Ｎビットのデジタルデータの値が最小の時、Ｎ個のスイッチを全てオンするように論理演算する。この結果、アナログ制御信号生成回路３０３の出力が大きい場合、つまり、サンプル＆ホールド回路９０２が保持するピーク電圧がアナログ制御信号生成回路３０３の参照電圧より大きい場合は、Ｎ個のスイッチの多くがオフされることになり、抵抗値が高くなって、ピーキングの山を小さくする方向に制御される。逆に、サンプル＆ホールド回路９０２が保持するピーク電圧がアナログ制御信号生成回路３０３の参照電圧より小さい場合は、Ｎビットのスイッチの多くがオンされることになり、抵抗値が低くなって、ピーキングの山を大きくする方向に制御される。【００５１】
次に、デジタル可変容量コンデンサＶＣ９１の回路例を図１５に示す。デジタル可変容量コンデンサＶＣ９１のコンデンサの端子をｄ２およびｅ２、制御端子をｈ２とすると、例えば、デジタル可変容量回路９１２のように構成できる。尚、デジタル可変容量コンデンサＶＣ９２も同じ回路で実現できる。
デジタル可変容量回路９１２は、コンデンサＣ９１からＣ９３のＮ個のコンデンサに直列にＮ個のスイッチＳＷ９４からＳＷ９６が接続され、可変容量コンデンサＶＣ９１の端子ｄ２とｅ２との間に並列に接続されている。制御端子ｈ２に相当するのが、Ｎ個のスイッチＳＷ９４からＳＷ９６のそれぞれのオンオフを制御するＮビットの制御入力である。尚、Ｎ個のスイッチＳＷ９４からＳＷ９６のオンオフ制御の論理は、可変抵抗回路９１０のＮ個のスイッチＳＷ９１からＳＷ９３のオンオフ制御の論理と逆にしてある。例えば、Ｎ個のスイッチＳＷ９１からＳＷ９３は、論理”１”でオンし、Ｎ個のスイッチＳＷ９４からＳＷ９６は、論理”０”でオンする。【００５２】
つまり、Ｎ個のスイッチをオンする数が増えると、並列に接続されるコンデンサも増えるので、端子ａ２とｂ２の間の容量値は高くなる。逆に、Ｎ個のスイッチをオフする数が増えると、並列に接続されるコンデンサが少なくなるので、端子ａ２とｂ２の間の容量値は高くなる。
また、デコーダ９０５は、デジタル可変抵抗ＶＲ９１およびＶＲ９２と同様に動作し、Ａ／Ｄ変換器９０３が出力するＮビットのデジタルデータの値の大きさに応じて、Ｎ個のスイッチＳＷ９４から９６をオンオフする個数が変わるように、論理演算を行う。例えば、Ａ／Ｄ変換器９０３が出力するＮビットのデジタルデータの値が最大の時、Ｎ個のスイッチを全てオフし、逆に、デジタル値が最小の時、Ｎビットのスイッチを全てオンするように論理演算する。この結果、アナログ制御信号生成回路３０３の出力が大きい場合、つまり、サンプル＆ホールド回路９０２が保持するピーク電圧がアナログ制御信号生成回路３０３の参照電圧より大きい場合は、Ｎビットのスイッチの多くがオフされることになり、容量値が高くなって、ピーキングの山を小さくする方向に制御される。逆に、サンプル＆ホールド回路９０２が保持するピーク電圧がアナログ制御信号生成回路３０３の参照電圧より小さい場合は、Ｎビットのスイッチの多くがオンされることになり、容量値が低くなって、ピーキングの山を大きくする方向に制御される。【００５３】
このように、アナログ制御信号生成回路３０３の出力電圧をＡ／Ｄ変換器９０３およびデコーダ９０５によってデジタルデータに変換することによって、デジタル的に回路特性を可変することができ、マイクロプロセッサによるソフトウェアによる制御が容易となる。特に、デジタル的に行うことで、量産時のテストや調整が容易になり、データベースによる製品の品質管理なども簡単に行うことができる。【００５４】
（第５の実施形態）
次に、第５の実施形態に係るピーキング制御回路９２１を図１６を用いて説明する。ピーキング制御回路９２１は、図４のアナログ制御信号生成回路３０３の代わりに、デジタル制御信号生成回路９２３を設けている。サンプル＆ホールド回路９０２で保持されたピーク電圧は、Ａ／Ｄ変換器９２２でＭビットのデジタルデータに変換される。Ｍビットのデジタルデータは、デジタル制御信号生成回路９２２に入力され、Ｍビットのピーク電圧を示すデジタルデータと、マイクロプロセッサなどから与えられるデジタル参照電圧９２４とが比較され、ピーク電圧が参照電圧９２４よりも大きい場合は、ピーキングの山を下げるように、デジタル可変抵抗ＶＲ９１、ＶＲ９２や、デジタル可変容量コンデンサＶＣ９１、ＶＣ９２を可変するＮビットのデジタルデータを出力する。【００５５】
尚、Ａ／Ｄ変換器９２２でデジタルデータに変換されたピーク電圧と、デジタルデータで設定される参照電圧とを比較して、その大小関係によって、デジタル可変抵抗ＶＲ９１、ＶＲ９２やおよびデジタル可変容量コンデンサＶＣ９１、ＶＣ９２を可変する方法は、第４の実施形態と同じなので、説明を省略する。
このように、サンプル＆ホールド回路９０２で保持されたピーク電圧は、Ａ／Ｄ変換器９２２でＭビットのデジタルデータに変換した後は、全てデジタル的に処理することができ、第４の実施形態に比べて、マイクロプロセッサによるソフトウェア制御がさらに容易になる。【００５６】
（第６の実施形態）
次に、第６の実施形態に係るピーキング制御回路２５１を図１７を用いて説明する。ピーキング制御回路２５１は、非反転入力信号ｉｎおよび反転入力信号ｉｎｘと、非反転出力信号ｏｕｔおよび反転出力信号ｏｕｔｘとの間の伝送回路２５２にピーク値検出回路を設けずに、制御用の可変抵抗ＶＲ３１とＶＲ３２、可変容量コンデンサＶＣ３１とＶＣ３２だけを設けている。  一方、本信号の伝送回路２５２と同じ回路構成のレプリカ回路２５３を設け、レプリカ回路２５３から、可変抵抗ＶＲ３１とＶＲ３２および可変容量コンデンサＶＣ３１とＶＣ３２を制御する構成になっている。【００５７】
レプリカ回路２５３は、インダクタＬ２１ｂ、Ｌ２２ｂと、可変抵抗ＶＲ３１ｂ、ＶＲ３２ｂと、可変容量コンデンサＶＣ３１ｂ、ＶＣ３２ｂと、ｎＭＯＳ型のトランジスタＴｒ２１ｂ、Ｔｒ２２ｂ、Ｔｒ２３ｂと、バンドパスフィルタ８０１と、ピーク値検出回路８０２と、アナログ制御電圧生成回路３０３と、テスト信号生成回路２５４とで構成される。尚、図４および図１１と同じ符号のものは同じものを示す。【００５８】
ここで、インダクタＬ２１ｂおよびＬ２２ｂはインダクタＬ２１およびＬ２２と、可変抵抗ＶＲ３１ｂおよびＶＲ３２ｂは可変抵抗ＶＲ３１およびＶＲ３２と、トランジスタＴｒ２１ｂからＴｒ２３ｂはトランジスタＴｒ２１からＴｒ２３と、可変容量コンデンサＶＣ３１ｂおよびＶＣ３２ｂは可変容量コンデンサＶＣ３１およびＶＣ３２と、それぞれ同じ設計および同じ半導体プロセスで形成されている。【００５９】
また、レプリカ回路２５３は、基本的に図１１と同じ構成で、同じように動作するが、テスト信号生成回路２５４が生成するテスト信号を非反転入力信号ｉｎと反転入力信号ｉｎｘとに入力して動作する。
テスト信号生成回路２５４は、例えば、”０”、”１”の交互符号やＰＲＢＳ（疑似ランダム符号）などの相補信号を生成して、トランジスタＴｒ２１ｂおよびＴｒ２２ｂのゲートに入力される。【００６０】
本実施形態に係るピーキング制御回路２５１は、テスト信号生成回路２５４が生成するテスト信号に従って、レプリカ回路２５３のアナログ制御信号生成回路３０４は、可変抵抗ＶＲ３１ｂおよびＶＲ３２ｂ、可変容量コンデンサＶＣ３１ｂおよびＶＣ３２ｂの値を制御する。尚、この場合の動作に関しては、図１１と同じなので、説明を省略する。
レプリカ回路２５３のアナログ制御信号生成回路３０４が出力する制御信号は、レプリカ回路２５３の可変抵抗ＶＲ３１ｂおよびＶＲ３２ｂ、可変容量コンデンサＶＣ３１ｂおよびＶＣ３２ｂだけでなく、本信号の伝送回路２５２の可変抵抗ＶＲ３１およびＶＲ３２、可変容量コンデンサＶＣ３１およびＶＣ３２にも出力され、同じように可変する。例えば、レプリカ回路２５３において、ピーキングを下げるために、可変抵抗ＶＲ３１ｂおよびＶＲ３２ｂの値を大きくする場合は、本信号の伝送回路２５２の可変抵抗ＶＲ３１およびＶＲ３２の値も大きくする方向に制御する。同様に、可変容量コンデンサＶＣ３１ｂおよびＶＣ３２ｂの値を大きくする場合は、本信号の伝送回路２５２の可変容量コンデンサＶＣ３１およびＶＣ３２の値も大きくする方向に制御する。逆に、ピーキングを上げるために、可変抵抗ＶＲ３１ｂおよびＶＲ３２ｂの値を小さくする場合は、本信号の伝送回路２５２の可変抵抗ＶＲ３１およびＶＲ３２の値も小さくする方向に制御し、同様に、可変容量コンデンサＶＣ３１ｂおよびＶＣ３２ｂの値を小さくする場合は、本信号の伝送回路２５２の可変容量コンデンサＶＣ３１およびＶＣ３２の値も小さくする方向に制御する。【００６１】
このように、本信号の伝送回路２５２の信号をモニタしてピーク値を検出することなく、レプリカ回路２５３のテスト信号生成回路２５４が生成する信号によって、本信号の伝送回路２５２のピーキング制御を行うことができる。一般に、本信号の伝送路に、ピーク値検出回路など余計な回路を付加すると、付加した回路によって本信号の特性が変わってしまうという問題があり、本実施形態は、このような場合に適用することができる。【００６２】
また、レプリカ回路２５３は、本信号回路２５２と同じ半導体プロセスで同時に製造されるので、製造によるばらつきが少なくなる。また、温度などＬＳＩを使用する環境も同じなので、特性のばらつきは少なく、本信号の伝送路からピーク値を検出する図４の構成に近い制御が可能となる。
尚、レプリカ回路２５３は図１１の回路構成ではなく、その他の実施形態と同じ回路構成でも構わない。【００６３】
最後に、本発明に係るピーキング制御回路の効果について、シミュレーション結果を用いて説明する。図１８は、最適なピーキング制御を行った場合と、ピーキング制御を行わない場合のインダクタピーキング回路の周波数特性をシミュレーションした結果を示している。尚、横軸は周波数（ＧＨｚ）、縦軸はゲイン（ｄＢ）を示す。
図１８において、周波数波形８５１は、最適なピーキング制御を行った場合の周波数特性で、１０ＧＨｚ付近から緩やかに減衰する最適な特性が得られている。これに対して、波形８５２は、過剰なピーキングがかかっている場合の周波数特性で、１０ＧＨｚ付近から大きな山が生じている。また、波形８５３は、ピーキングが足りない場合の周波数特性で、１０ＧＨｚ付近手前から大きく減衰する特性になっている。【００６４】
図１９は、最適なピーキング制御を行った場合と、ピーキング制御を行わない場合の信号のアイ波形をシミュレーションした結果を示している。尚、横軸は時間（ｐｓｅｃ）、縦軸は電圧（Ｖ）を示し、状態Ａ、状態Ｂ、状態Ｃは同じ時間軸である。
図１９において、状態Ａは、ピーキングが足りない場合のアイ波形で、信号波形が鈍っているためアイの開きが悪く、最悪の場合、データ誤りを起こしてしまう。状態Ｂは、最適なピーキング制御を行った場合のアイ波形で、０．６Ｖから１．２Ｖの信号電圧間でアイがきれいに開いており、品質の高いデータ伝送が可能となる。一方、状態Ｃは、過剰なピーキングがかかっている場合のアイ波形で、１．２Ｖを超える信号の乱れが生じており、回路への影響が大きくなる。【００６５】
このように、本発明に係るピーキング制御回路は、回路素子や半導体プロセスなどの製造ばらつき、電源電圧あるいは温度などの動作環境の変化などがあっても、ピーキングが掛かり過ぎたり、不足したりすることなく、常に、安定した状態になるように制御することができるので、データ誤りのない品質の高いデータ伝送が可能となる。
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【産業上の利用可能性】
【００６６】
本発明は、ＬＳＩ内で高周波信号を伝送する際のピーキングを制御する回路に適用できる。
【図１】
0004808247.tif 000002
【図２】
0004808247.tif 000003
【図３】
0004808247.tif 000004
【図４】
0004808247.tif 000005
【図５】
0004808247.tif 000006
【図６】
0004808247.tif 000007
【図７】
0004808247.tif 000008
【図８】
0004808247.tif 000009
【図９】
0004808247.tif 000010
【図１０】
0004808247.tif 000011
【図１１】
0004808247.tif 000012
【図１２】
0004808247.tif 000013
【図１３】
0004808247.tif 000014
【図１４】
0004808247.tif 000015
【図１５】
0004808247.tif 000016
【図１６】
0004808247.tif 000017
【図１７】
0004808247.tif 000018
【図１８】
0004808247.tif 000019
【図１９】
0004808247.tif 000020