(57)【特許請求の範囲】
【請求項１】
データ階調信号ソースから提供される階調信号を内蔵された一つのフレームメモリに保存し、現在フレームの階調信号と直前フレームの階調信号とを考慮して補正階調信号を出力するデータ階調信号補正部;
前記補正階調信号に対応するデータ電圧に変えて画像信号を出力するデータドライバー部;
走査信号を順次に供給するゲートドライバー部;
前記走査信号を伝達する多数のゲートラインと、前記画像信号を伝達して前記ゲートラインと絶縁されて交差する多数のデータラインと、前記ゲートラインと前記データラインによって囲まれた領域に形成され、各々前記ゲートラインと前記データラインに連結されているスイッチング素子を有するマトリックス形態に配列された多数の画素を含む液晶表示パネル；
を含み、
前記データ階調信号補正部は、
現在フレームのｋ番目セグメントデータが入力されることによって既に保存された現在フレームの（ｋ-１）番目セグメントデータを出力し、直前フレームの（ｋ+１）番目セグメントデータが入力されることによって既に保存された直前フレームのｋ番目セグメントデータを出力するバッファーメモリ部;
前記バッファーメモリ部から現在フレームの（ｋ-１）番目セグメントデータが入力されることによってこれを保存し、直前フレームの（ｋ+１）番目セグメントデータを前記バッファーメモリ部に出力するフレームメモリ;
前記バッファーメモリ部と前記フレームメモリのライトとリード動作を制御するコントローラ;及び
前記データ階調信号ソースから受信される現在フレームのｋ番目の階調データと前記バッファーメモリ部から受信される直前フレームのｋ番目セグメントデータとを考慮して前記補正階調信号を出力するデータ階調信号変換器
を含み、
前記バッファーメモリ部は、
現在フレームのｋ番目セグメントデータが入力されることによって既に保存された現在フレームの（ｋ-１）番目セグメントデータを前記フレームメモリ部に提供するライト用バッファー;
前記フレームメモリ部から直前フレームの（ｋ+１）番目セグメントデータが入力されることによって既に保存された直前フレームのｋ番目セグメントデータを前記データ階調信号変換器に出力するリード用バッファー；
を含み、
前記ライト用バッファーは、第１速度でライト−イン動作をする前に前記第１速度より高速の第２速度でリード−アウト動作を始め、
前記リード用バッファーは、前記第２速度でライト−イン動作を終了する前に前記第１速度でリード−アウト動作を終了する、液晶表示装置。
【請求項２】
前記フレームメモリ部のバンド幅はセグメントデータが入力されるバンド幅より大きいものであることを特徴とする、請求項１に記載の液晶表示装置。
【請求項３】
前記ライト用バッファーは、
現在フレームのｋ番目セグメントデータを保存する第１ライト用バッファー；
現在フレームの（ｋ-１）番目セグメントデータを保存する第２ライト用バッファー；
を含む請求項１に記載の液晶表示装置。
【請求項４】
前記リード用バッファーは、
直前フレームのｋ番目セグメントデータを保存する第１リード用バッファー；
直前フレームの（ｋ+１）番目セグメントデータを保存する第２リード用バッファー；
を含む請求項３に記載の液晶表示装置。
【請求項５】
前記ライト用バッファーは、ライト−イン動作が開始して（ｉ-１）クロックほど後にリード−アウト動作を始める場合には、ｉ個のメモリセルをさらに含み、
第１速度でライト−イン動作の後に前記第１速度より高速の第２速度でリード−アウト動作を始める、
請求項１に記載の液晶表示装置。
【請求項６】
前記リード用バッファーは、ライト−イン動作が終了した後（ｊ-１）クロックだけ遅延されてリード−アウト動作が終了する場合には、ｊ個のメモリセルをさらに含み、
前記第２速度でライト−イン終了以降に前記第１速度でリード−アウト動作を終了する、
請求項５に記載の液晶表示装置。
【請求項７】
前記セグメントデータは一つのフレーム内のデータを所定個数連続されたピクセルからなり、外部の合成器または前記ライト用バッファーメモリの大きさのうちのいずれか一つによって分割される、
請求項１に記載の液晶表示装置。
【請求項８】
走査信号を伝達する多数のゲートラインと、画像信号を伝達し前記ゲートラインと絶縁されて交差する多数のデータラインと、前記ゲートラインと前記データラインによって囲まれた領域に形成され、各々前記ゲートラインと前記データラインに連結されているスイッチング素子を有するマトリックス形態に配列された多数の画素を含む液晶表示パネルを含む液晶表示装置の駆動装置において、
データ階調信号ソースから提供される階調信号を内蔵された一つのフレームメモリに保存し、現在フレームの階調信号と直前フレームの階調信号とを考慮して補正階調信号を出力するデータ階調信号補正部;
前記補正階調信号に対応するデータ電圧に変えて画像信号を前記データラインに出力するデータドライバー部;
走査信号を前記ゲートラインに順次に供給するゲートドライバー部；
を含み、
前記データ階調信号補正部は、
現在フレームのｋ番目セグメントデータが入力されることによって既に保存された現在フレームの（ｋ-１）番目セグメントデータを出力し、直前フレームの（ｋ+１）番目セグメントデータが入力されることによって既に保存された直前フレームのｋ番目セグメントデータを出力するバッファーメモリ部;
前記バッファーメモリ部から現在フレームの（ｋ-１）番目セグメントデータが入力されることによってこれを保存し、直前フレームの（ｋ+１）番目セグメントデータを前記バッファーメモリ部に出力するフレームメモリ;
前記バッファーメモリ部と前記フレームメモリのライトとリード動作を制御するコントローラ;
前記データ階調信号ソースから受信される現在フレームの階調データと前記バッファーメモリ部から受信される直前フレームのｋ番目セグメントデータを考慮して前記補正階調信号を出力するデータ階調信号変換器；
を含み、
前記バッファーメモリ部は、
現在フレームのｋ番目セグメントデータが入力されることによって既に保存された現在フレームの（ｋ-１）番目セグメントデータを前記フレームメモリ部に提供するライト用バッファー;
前記フレームメモリ部から直前フレームの（ｋ+１）番目セグメントデータが入力されることによって既に保存された直前フレームのｋ番目セグメントデータを前記データ階調信号変換器に出力するリード用バッファー；
を含み、
前記ライト用バッファーは、第１速度でライト−イン動作をする前に前記第１速度より高速の第２速度でリード−アウト動作を始め、
前記リード用バッファーは、前記第２速度でライト−イン動作を終了する前に前記第１速度でリード−アウト動作を終了する、液晶表示装置の駆動装置。
【請求項９】
前記ライト用バッファーは、
現在フレームのｋ番目セグメントデータを保存する第１ライト用バッファー；
現在フレームの（ｋ-１）番目セグメントデータを保存する第２ライト用バッファー；
を含む請求項８に記載の液晶表示装置の駆動装置。
【請求項１０】
前記リード用バッファーは、
直前フレームのｋ番目セグメントデータを保存する第１リード用バッファー；
直前フレームの（ｋ+１）番目セグメントデータを保存する第２リード用バッファー；
を含む請求項９に記載の液晶表示装置の駆動装置。
【請求項１１】
前記ライト用バッファーは、ライト−イン動作が開始して（ｉ-１）クロックほど後に、リード−アウト動作を始める場合には、ｉ個のメモリセルをさらに含み、
第１速度でライト−イン動作の後に前記第１速度より高速の第２速度でリード−アウト動作を始める、
請求項９に記載の液晶表示装置の駆動装置。
【請求項１２】
前記リード用バッファーは、ライト−イン動作が終了した後（ｊ-１）クロックほど遅延されてリード−アウト動作が終了する場合にはｊ個のメモリセルをさらに含み、
前記第２速度でライト−インの終了後に前記第１速度でリード−アウト動作を終了することを特徴とする、請求項１１に記載の液晶表示装置の駆動装置。
【請求項１３】
前記セグメントデータは一フレーム内のデータを所定の個数の連続されたピクセルで構成され、外部の合成器または前記ライト用バッファーメモリの大きさのうちのいずれか一つによって分割される、
請求項９に記載の液晶表示装置の駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置とその駆動装置に関し、特に動画像の再現に適合するように補償されたデータ電圧が印加される液晶表示装置とその駆動装置に関する。
【０００２】
【従来の技術】
近来、パソコンやテレビなどの軽量、薄形化によってディスプレイ装置も軽量化、薄形化が要求されており、このような要求によって陰極線管の代わりに液晶表示装置のようなフラットパネル形ディスプレイが開発されている。
ＬＣＤは二つの基板の間に注入されている異方性誘電率を有する液晶物質に電界を印加し、この電界の強さを調節して基板を透過する光の量を調節することによって所望の画像信号を得る表示装置である。このようなＬＣＤは携帯が簡便なフラットパネル形ディスプレイの中で代表的なものであって、この中でも薄膜トランジスタをスイッチング素子として利用したＴＦＴ ＬＣＤが主に利用されている。
【０００３】
【発明が解決しようとする課題】
最近はＴＦＴ ＬＣＤがコンピュータのディスプレイ装置だけでなくテレビのディスプレイ装置としても広く用いられるようになり、動画像を再現する必要が増加するようになった。しかし、従来のＴＦＴ ＬＣＤは応答速度が遅いために動画像を再現しがたいという短所がある。この現象は、画素電極と液晶により形成される静電容量が、各画素毎の駆動状況と時間により変動することに起因すると考えられている。
【０００４】
このような応答速度の問題を改善するために従来は応答が速いＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂａｎｄ）モードを用いたり、強誘電性液晶（ＦＬＣ）物質を用いたＴＦＴ ＬＣＤを用いた。
しかし、このようなＯＣＢモードやＦＬＣを用いるためには、従来のＴＦＴ ＬＣＤパネル構造を変えなければならないという問題点がある。
【０００５】
本発明の技術と課題はこのような従来の問題点を解決するためのものであって、本発明の目的はＴＦＴ ＬＣＤのパネル構造を変更しなくても液晶の駆動装置を変更することによって、上記静電容量の変動を電気的に補償して、実質的に液晶の応答速度を改善させるための液晶表示装置を提供することにある。
また、本発明の他の目的は、前記液晶表示装置の駆動装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記本発明の目的を実現するための手段は過剰駆動（オーバーシュートドライブ）により応答の遅さを補うもので、その一つの特徴による液晶表示装置は、データ階調信号ソースから提供される次回表示されるべき次回フレームの階調信号を内蔵された一つのフレームメモリに保存し、現在表示中の現在フレームの階調信号と直前に表示した直前フレームの階調信号とを考慮して次回フレームを補正するための補正階調信号を出力するデータ階調信号補正部；補正階調信号に対応してデータ電圧を変化させて画像信号を出力するデータドライバー部；走査信号を順次に供給するゲートドライバー部；走査信号を伝達する多数のゲートライン；画像信号を伝達してゲートラインと絶縁されて交差する多数のデータライン；ゲートラインとデータラインによって囲まれた領域に形成されるとともに各々ゲートラインとデータラインに連結されている３端子スイッチング素子を有するマトリックス形態に配列された多数の画素を含む液晶表示パネル；を含んでなる。
【０００７】
ここで、データ階調信号補正部は、現在フレームのｋ番目セグメントデータが入力されることによって既に保存されている現在フレームの（ｋ-１）番目セグメントデータを出力し、直前フレームの（ｋ+１）番目セグメントデータが入力されることによって既に保存されている直前フレームのｋ番目セグメントデータを出力するバッファーメモリ部；バッファーメモリ部から現在フレームの（ｋ-１）番目セグメントデータを受取ることによってこれを保存し、直前フレームの（ｋ+１）番目セグメントデータをバッファーメモリ部に出力するフレームメモリ；バッファーメモリ部とフレームメモリのライト及びリード動作を制御するコントローラ；データ階調信号ソースから受取る現在フレームの階調データとｋ番目のバッファーメモリ部から受取る直前フレームのｋ番目セグメントデータを考慮して補正階調信号を形成し出力するデータ階調信号変換器；を含むことを特徴とする。
【０００８】
ここで、フレームメモリ部のバンド幅は、セグメントデータが入力されるバンド幅より大きいものである場合がある。
特に、バッファーメモリ部は、現在フレームのｋ番目セグメントデータを受取ることによって既に保存されている現在フレームの（ｋ-１）番目セグメントデータをフレームメモリ部に提供するライト用バッファー；フレームメモリから直前フレームの（ｋ+１）番目セグメントデータを受取ることによって既に保存されている直前フレームのｋ番目セグメントデータをデータ階調信号変換器に出力するリード用バッファー；を含むことを特徴とする。
【０００９】
また、ライト用バッファーは、現在フレームのｋ番目セグメントデータを保存する第１ライト用バッファー；現在フレームの（ｋ-１）番目セグメントデータを保存する第２ライト用バッファー；を含む場合がある。
また、リード用バッファーは、直前フレームのｋ番目セグメントデータを保存する第１リード用バッファー；直前フレームの（ｋ+１）番目セグメントデータを保存する第２リード用バッファー；を含む場合がある。
【００１０】
また、ライト用バッファーは、第１速度でライト−イン動作をする前に第１速度より高速の第２速度でリード−アウト動作を始める場合がある。
また、リード用バッファーは、第２速度でライト−イン動作を終了する前に第１速度でリード−アウト動作を終了する場合がある。
また、ライト用バッファーは、ライト−イン動作が開始して（ｉ-１）クロックほど後にリード−アウト動作を始める場合には、ｉ個のメモリセルをさらに含み、第１速度でライト−イン動作の後に第１速度より高速の第２速度でリード−アウト動作を始める場合がある。
【００１１】
また、リード用バッファーは、ライト−イン動作が終了した後（ｊ-１）クロックだけ遅延されてリード−アウト動作が終了する場合には、ｊ個のメモリセルをさらに含み、第２速度でライト−イン終了以降に第１速度でリード−アウト動作を終了する場合がある。
また、セグメントデータは、一つのフレーム内のデータを所定個数連続されたピクセルからなり、外部の合成器またはライト用バッファーメモリの大きさのうちのいずれか一つによって分割される場合がある。
【００１２】
また、上記本発明の他の目的を実現するための一つの特徴による液晶表示装置の駆動装置は、走査信号を伝達する多数のゲートラインと、画像信号を伝達するためにゲートラインと絶縁されて交差する多数のデータラインと、ゲートラインとデータラインによって囲まれた領域に形成されて各々ゲートラインとデータラインに連結されている３端子スイッチング素子を有するマトリックス形態に配列された多数の画素を含む液晶表示パネルを含む液晶表示装置の駆動装置において、データ階調信号ソースから提供される階調信号を内蔵された一つのフレームメモリに保存し、現在フレームの階調信号と直前フレームの階調信号とを考慮して補正階調信号を出力するデータ階調信号補正部；補正階調信号に対応するデータ電圧に変えて画像信号をデータラインに出力するデータドライバー部；走査信号をゲートラインに順次に供給するゲートドライバー部；を含んでなる。
【００１３】
また、データ階調信号補正部は、現在フレームのｋ番目セグメントデータが入力されることによって既に保存された現在フレームの（ｋ-１）番目セグメントデータを出力し、直前フレームの（ｋ+１）番目セグメントデータが入力されることによって既に保存された直前フレームのｋ番目セグメントデータを出力するバッファーメモリ部;バッファーメモリ部から現在フレームの（ｋ-１）番目セグメントデータが入力されることによってこれを保存し、直前フレームの（ｋ+１）番目セグメントデータをバッファーメモリ部に出力するフレームメモリ;バッファーメモリ部とフレームメモリのライトとリード動作を制御するコントローラ;データ階調信号ソースから受信される現在フレームの階調データとバッファーメモリ部から受信される直前フレームのｋ番目セグメントデータを考慮して補正階調信号を出力するデータ階調信号変換器；を含む場合がある。
【００１４】
また、バッファーメモリ部は、現在フレームのｋ番目セグメントデータが入力されることによって既に保存された現在フレームの（ｋ-１）番目セグメントデータをフレームメモリ部に提供するライト用バッファー;フレームメモリ部から直前フレームの（ｋ+１）番目セグメントデータが入力されることによって既に保存された直前フレームのｋ番目セグメントデータを前記データ階調信号変換器に出力するリード用バッファー；を含む場合がある。
【００１５】
また、ライト用バッファーは、現在フレームのｋ番目セグメントデータを保存する第１ライト用バッファー；現在フレームの（ｋ-１）番目セグメントデータを保存する第２ライト用バッファー；を含む場合がある。
また、リード用バッファーは、直前フレームのｋ番目セグメントデータを保存する第１リード用バッファー：直前フレームの（ｋ+１）番目セグメントデータを保存する第２リード用バッファー；を含む場合がある。
【００１６】
また、ライト用バッファーは、第１速度でライト−イン動作をする前に第１速度より高速の第２速度でリード−アウト動作を始める場合がある。
また、リード用バッファーは、第２速度でライト−イン動作を終了する前に第１速度でリード−アウト動作を終了する場合がある。
また、ライト用バッファーは、ライト−イン動作が開始して（ｉ-１）クロックほど後に、リード−アウト動作を始める場合には、ｉ個のメモリセルをさらに含んでおり、第１速度でライト−イン動作の後に第１速度より高速の第２速度でリード−アウト動作を始める場合がある。
【００１７】
また、リード用バッファーは、ライト−イン動作が終了した後（ｊ-１）クロックほど遅延されてリード−アウト動作が終了する場合にはｊ個のメモリセルをさらに含み、第２速度でライト−インの終了後に第１速度でリード−アウト動作を終了する場合がある。
また、セグメントデータは一フレーム内のデータを所定の個数の連続されたピクセルで構成され、外部の合成器または前記ライト用バッファーメモリの大きさのうちのいずれか一つによって分割される場合がある。
【００１８】
このような液晶表示装置とその駆動装置によると、動画像の再現に適合するように直前フレームの階調データと現在フレームの階調データとを考慮して補正されたデータ電圧を出力するデータ階調信号変換器の構成を一つのフレームと四つのバッファーメモリで構成することができるので、液晶表示装置の製造原価を節減することができる。
【００１９】
【発明の実施の形態】
以下、通常の知識を有する者が本発明を容易に実施することができるように実施例について説明する。
一般にＬＣＤは走査信号を伝達する多数のゲートラインと、このゲートラインに交差して形成されてデータ電圧を伝達するデータラインとを含む。またＬＣＤは、これらゲートラインとデータラインとによって囲まれた領域に形成され、各々ゲートライン及びデータラインとスイッチング素子を通じて連結される行列形態の多数の画素を含む。（ただし、反射形の反射板は該領域内にのみあるとは限らない）
このようなＬＣＤで各画素は液晶を誘電体とするキャパシタ、つまり、液晶キャパシタ（Ｃｌ）としてモデリングすることができるが、このようなＬＣＤにおける各画素の等価回路は図１の通りである。
【００２０】
図１に示したように、液晶表示装置の各画素はデータライン（Ｄｍ）とゲートライン（Ｓｎ）とに各々ソース電極とゲート電極が連結されるＴＦＴ１０とＴＦＴのドレーン電極と共通電圧（Ｖｃｏｍ）との間に連結される液晶キャパシタ（Ｃｌ）とＴＦＴのドレーン電極に連結されるストレージキャパシタ（Ｃｓｔ）を含む。
【００２１】
図１において、ゲートライン（Ｓｎ）にゲートオン信号が印加されてＴＦＴ１０がターンオンされると、データラインに供給されたデータ電圧（Ｖｄ）がＴＦＴを通じ各画素電極（図示せず）に印加される。すると、画素電極に印加される画素電圧（Ｖｐ）と共通電極に印加される共通電圧（Ｖｃｏｍ）との差に対応する電界が液晶（図１では等価的に液晶キャパシタで示した）に印加されてこの電界の強さに対応する透過率で光が透過するようになる。この時、画素電圧（Ｖｐ）は約１フレーム期間中維持する必要があり、このために図１のストレージキャパシタ（Ｃｓｔ）が画素電極に印加された画素電圧（Ｖｐ）を維持するために補助的に用いられる。
【００２２】
一方、液晶は異方性誘電率を有するので、液晶の方向によって誘電率が変化する特性がある。つまり、電圧が印加されることによって液晶の方向子の向きが変わると所定方向の誘電率も変わり、これにより液晶キャパシタのキャパシタンス（以下、これを‘液晶キャパシタンス’という）値も変わるようになる。まず、ＴＦＴがオンになる期間中液晶キャパシタに電荷を供給した後、ＴＦＴがオフの状態になるが、Ｑ=ＣＶであるので液晶キャパシタンスが変わると液晶にかかる画素電圧（Ｖｐ）も変わる。
【００２３】
なお、上記の方向子とは液晶分子の分極方向を示す仮想の軸を意味する。
ノーマリーホワイトモード ＴＮ−ＬＣＤでは、例えば、画素に供給される画素電圧が共通電圧と同じ０Ｖである場合には液晶分子が基板と平行な方向に配列されているので液晶キャパシタンスはＣ（０Ｖ）=ε⊥Ａ/ｄとなる。ここで、ε⊥は液晶分子の方向子（長軸）が基板と平行な方向に配列された場合、つまり、液晶分子が光の方向に対して垂直に配列された場合の誘電率を示して、Ａ及びｄは画素電極の面積及び電極間対向距離を示す。また、フルブラック（ｆｕｌｌ ｂｌａｃｋ）を再現するための電圧を５Ｖとすると、液晶に５Ｖが印加される場合ツイスト配列における液晶層の中間ではほとんど垂直に近く配列されるので、液晶キャパシタンスはＣ（５Ｖ）=ε‖Ａ/ｄとなる。ＴＮモードに用いられる液晶の場合にはε⊥−ε‖＜０であるので液晶に印加される画素電圧が高くなるに従って液晶キャパシタンスが大きくなる。
【００２４】
ｎ番目フレームでフルブラックを作るためにＴＦＴが充電しなければならない電荷量はＣ（５Ｖ）×５Ｖである。しかし、その前のフレームであるｎ-１番目フレームでフルホワイト（Ｖn-1=０Ｖ）であると仮定するとＴＦＴのターンオン時間の間は液晶が応答（分子が動く）する前であるから液晶キャパシタンスはＣ（０Ｖ）となる。従って、フルブラックを作るためにｎ番目フレームで５Ｖのデータ電圧（Ｖｄ）を印加た場合には実際画素に充電される電荷量がＣ（０Ｖ）×５Ｖになり、Ｃ（０Ｖ）＜Ｃ（５Ｖ）であるので定常状態の液晶に実際供給される画素電圧（Ｖｐ）は５Ｖにには達しない電圧（例えば３．５Ｖ）となってフルブラックが再現されない。
【００２５】
また、更に次のフレームであるｎ+１番目フレームでフルブラックを再現するためにデータ電圧（Ｖｄ）として５Ｖを印加した場合には液晶に充電される電荷量はＣ（３．５Ｖ）×５Ｖになり、結局液晶に供給される電圧（Ｖｐ）は大部分の期間３．５Ｖと５Ｖとの間となる。もっとも、このような過程を繰り返せば結局いくつかのフレームの後には、画素電圧（Ｖｐ）が所望の電圧に到達する。
【００２６】
つまり、これを階調の観点で説明すると、任意の画素に印加される信号（画素電圧）が低い階調から高い階調に（または高い階調から低い階調に）変わる場合、現在フレームの階調は直前フレームの階調の影響を受けるために直ちに所望の階調に到達できず、いくつのフレームが経過した後にようやく所望の階調に到達する。同様に、現在フレームの画素の透過率は直前フレームの画素の透過率の影響を受けていくつのフレームの経過した後に所望の透過率を得ることができる。
【００２７】
一方、ｎ-１フレームが既にフルブラック状態であり、つまり、画素電圧（Ｖｐ）が５Ｖであって、次のｎフレームでもフルブラックを再現するために５Ｖのデータ電圧が印加されたとすると、液晶キャパシタンスはＣ（５Ｖ）であるので画素にはＣ（５Ｖ）×５Ｖに該当する電荷量が充電され、これにより液晶の画素電圧（Ｖｐ）は５Ｖとなる。
【００２８】
このように、液晶に実際に供給される画素電圧（Ｖｐ）は現在フレームに供給されるデータ電圧だけでなく、直前フレームの画素電圧（Ｖｐ）によっても決定される。
図２は、従来の駆動方式で印加される場合のデータ電圧及び画素電圧を示す図面である。
【００２９】
図２に示したように、従来は直前フレームの画素電圧（Ｖｐ）を考慮せず、目標画素電圧（Ｖｗ）に等しいデータ電圧（Ｖｄ）を毎フレームごとに印加した。従って、実際に液晶に印加される画素電圧（Ｖｐ）は前述したように、充電直後は目標電圧であっても、液晶のゆるやかな状態変化により直前フレームの画素電圧に対応する液晶キャパシタンスの値によって、充電完了後の電圧が目標画素電圧より低くなる。従って、いくつかのフレームが通ぎた後、ようやく目標画素電圧に到達する。逆に、直前のフレームの画素電圧が目標画素電圧（Ｖｗ）よりも高い場合は、目標画素電圧（Ｖｗ）に等しいデータ電圧（Ｖｄ）を毎フレームごとに印加しても、いくつかのフレームが通りすぎた後、ようやく目標画素電圧（Ｖｐ）まで低下する。
【００３０】
図３は、従来の駆動方法による液晶表示装置の透過率を示す図面である。
図３に示したように、従来は実際画素電圧が目標画素電圧より低くなるために液晶の応答時間が１フレーム以内である場合にもいくつのフレームが通ぎた後に、ようやく目標透過率に到達する。
本発明の実施例によると、現在フレームの画像信号（Ｓｎ）を直前フレームの画像信号（Ｓn-1）と比較して画像信号を補正した画像信号（Ｓｎ'）を生成した後、補正された画像信号（Ｓｎ'）を各画素に印加する。ここで、画像信号（Ｓｎ）はアナログ駆動方式である場合にはデータ電圧を意味するが、デジタル駆動方式の場合にはデータ電圧を制御するために二進化された階調信号を用いるので実際画素に印加される電圧の補正は階調信号の補正によって行われる。次に、補正手順の概要を記す。
【００３１】
第一、現在フレームの画像信号（階調信号またはデータ電圧）が直前フレームの画像信号と同一であれば補正を行わない。
第二、現在フレームの階調信号またはデータ電圧が直前フレームの階調信号（データ電圧）より高い場合には、現在の階調信号（データ電圧）より高い補正された階調信号（データ電圧）を出力し、現在フレームの階調信号（データ電圧）が直前フレームの階調信号（データ電圧）より低い場合には、現在の階調信号（データ電圧）より低い補正された階調信号（データ電圧）を出力する。この時、補正の程度は、液晶特性で変化するが、通常は現在の階調信号（データ電圧）と直前フレームの階調信号（データ電圧）との差に比例するのが好ましい。
【００３２】
以下、本発明の実施例によるデータ電圧補正方法を計量的に説明する。
図４は、液晶表示装置の電圧−誘電率間の関係を簡単にモデリングした図面である。
図４において、横軸は画素電圧であり、縦軸は特定画素電圧（ｖ）での誘電率（ε（ｖ））と液晶が基板と平行な方向に配列された場合、つまり、液晶が光の透過方向と垂直な場合の誘電率（ε⊥）の比を示す。
【００３３】
図４では、ε（ｖ）/ε⊥の最大値、つまり、ε‖／ε⊥を３であると仮定し、ＶｔｈとＶｍａｘを各々１Ｖ、４Ｖに仮定した。ここで、ＶｔｈとＶｍａｘとは各々フルホワイト及びフルブラック（またはその反対）に対応する画素電圧を示す。
ストレージキャパシタのキャパシタンス（以下、これを‘ストレージキャパシタンス’という）が液晶キャパシタンスの平均値（）と同一であるとし、画素電極の広さ及び基板間距離を各々Ａ及びｄであるとすると、ストレージキャパシタンスＣｓｔは次の数式１で示すことができる。
【００３４】
なお、厳密にｄは画素電極と共通電極の対向距離である。
【００３５】
【数１】
0004808872.tif 000002
ここで、Ｃ0=ε⊥(A/d)である。
図４から、ε（ｖ）/ε⊥は次の数式２に示すことができる。
【００３６】
【数２】
0004808872.tif 000003
ここで、V0＝標準電圧（本例では１ボルト）
一方、ＬＣＤの総キャパシタンスＣ（Ｖ）は液晶キャパシタンスとストレージキャパシタンスの合計であるから、ＬＣＤのキャパシタンスはＣ（Ｖ）は数式１及び２から次の数式３で示すことができる。
【００３７】
【数３】
0004808872.tif 000004
画素に印加される電荷量（Ｑ）は保存されるので、次の数式４が成立する。
【００３８】
【数４】
0004808872.tif 000005
ここで、Ｖｎは現在フレーム（ｎ番目のフレーム）を充電するために印加されるデータ電圧（反転駆動方式の場合にはデータ電圧の絶対値）を示し、Ｃ（Ｖｎ-１）は直前フレーム（ｎ-１フレーム）の最終画素電圧に対応するキャパシタンスを示し、Ｃ（Ｖｆ）は現在フレーム（ｎフレーム）の実際画素電圧（Ｖｆ）に対応するキャパシタンス（時間的に変化する）を示す。
【００３９】
数式３及び数式４から次の数式５が誘導できる。
【００４０】
【数５】
0004808872.tif 000006
従って、実際画素電圧Ｖｆは次の数式６で示すことができる。
【００４１】
【数６】
0004808872.tif 000007
前記数式６から明確に分かるように、実際画素電圧（Ｖｆ）は、現在フレームに印加されたデータ電圧（Ｖｎ）と直前フレームに印加された画素電圧（Ｖn-1）とによって決定される。
【００４２】
一方、ｎフレームで画素電圧が目標電圧（Ｖｎ）に到達するようにするために印加されるデータ電圧をＶｎ'とすると、Ｖｎ'は数式５から下記の数式７で示すことができる。
【００４３】
【数７】
0004808872.tif 000008
従って、Ｖｎ'は下記の数式８で示すことができる。
【００４４】
【数８】
0004808872.tif 000009
このように、現在フレームの目標画素電圧（Ｖｎ）と直前フレームの画素電圧（Ｖｎ-１）を考慮して前記数式８により求められるデータ電圧（Ｖｎ'）を印加すると、目標とする画素電圧（Ｖｎ）に直ちに到達することができる。
【００４５】
前記の数式８は図４に示した図面及びいくつかの基本仮定から誘導された式であり、一般的なＬＣＤで適用されるデータ電圧（Ｖｎ'）は次の数式９で示すことができる。
【００４６】
【数９】
0004808872.tif 000010
ここで、関数ｆはＬＣＤの特性によって決められる。関数ｆは基本的に次の性質を有する。
【００４７】
つまり、｜Vn｜＝｜Vn-1｜のような場合にｆ=０になり、｜Vn｜が｜Vn-1｜より大きい場合ｆは０より大きく、｜Vn｜が｜Vn-1より小さい場合ｆは０より小さい。
次に、本発明の実施例によるデータ電圧印加方法を説明する。
図５は、本発明の一実施例によるデータ電圧印加方法を示す図面である。
【００４８】
図５に示したように、本発明の一実施例では現在フレームの目標画素電圧と直前フレームの画素電圧（データ電圧）を考慮して補正されたデータ電圧Ｖｎ’を印加し、画素電圧（Ｖｐ）が直ちに目標電圧に到達するようにする。つまり、本発明の第１実施例では現在フレームの目標電圧と直前フレームの画素電圧とが異なる場合、現在フレームの目標電圧より高い電圧（またはさらに低い電圧）を補正されたデータ電圧として印加して第１フレームで直ちに目標電圧レベルに到達するようにした後、その後のフレームでは目標電圧をデータ電圧として印加する。このようにすることによって液晶の応答速度を改善することができる。
【００４９】
この時、補正されたデータ電圧（電荷量）は直前フレームの画素電圧によって決定される液晶キャパシタンスを考慮して決める。つまり、本願発明は直前フレームの画素電圧レベルを考慮して電荷量（Ｑ）を供給することによって第１フレームで直ちに目標電圧レベルに到達するようにする。
図６は、本発明の第１実施例によってデータ電圧を印加した場合の液晶表示装置の透過率を示す図面である。図６に示したように、本発明の第１実施例によると、補正されたデータ電圧を印加するために、現在フレームから直ちに目標透過率に到達する。
【００５０】
一方、本発明の第２実施例では目標電圧よりわずかに高いだけの補正された電圧Ｖｎ’を画素電圧に印加する。このように駆動する場合には図７に示したように液晶の応答時間の約１/２以前では透過率が目標値より小さくなるが、その後では目標値より過度になって（ｏｖｅｒｃｏｍｐｅｎｓａｔｅ）平均的な透過率が目標透過率と同一になる。
【００５１】
以下、本発明の実施例による動画像再現に適合した液晶表示装置を説明する。
図８は、本発明の実施例による液晶表示装置を示す図面であって、本発明の実施例による液晶表示装置はデジタル駆動方法を用いる。
図８に示したように、本発明の実施例による液晶表示装置は液晶表示装置パネル１００、ゲートドライバー部２００、データドライバー部３００及びデータ階調信号補正部４００を含む。
【００５２】
液晶表示装置パネル１００にはゲートオン信号を伝達するための多数のゲートライン（Ｓ１、Ｓ２、Ｓ３、…、Ｓｎ）が形成されるとともに、補正されたデータ電圧を伝達するためのデータライン（Ｄ１、Ｄ２、…、Ｄｍ）も形成されている。ゲートラインとデータラインとによって囲まれた領域は各々画素を構成し、各画素はゲートラインとデータラインに各々ゲート電極及びソース電極が連結される薄膜トランジスタ１１０と薄膜トランジスタ１１０のドレーン電極に連結される画素キャパシタ（Ｃｌ）とストレージキャパシタ（Ｃｓｔ）を含む。
【００５３】
ゲートドライバー部２００はゲートラインに順次にゲートオン電圧を印加し、ゲートオン電圧が印加されたゲートラインにゲート電極が連結されるＴＦＴをターンオンさせる。
データ階調信号補正部４００はデータ階調信号ソース、例えば外部のグラフィックコントローラーからデータ階調信号（Ｇｎ）を受信した後、前述したように現在フレームのデータ階調信号と直前フレームのデータ階調信号とを考慮して補正されたデータ階調信号（Ｇｎ'）を出力する。この時、データ階調信号補正部４００はスタンドアローン（ｓｔａｎｄ-ａｌｏｎｅ）ユニットとして存在することもでき、グラフィックカードやＬＣＤモジュールに統合されることもできる。ここで、Ｇｎの添字ｎは任意変数であり、図８に示すゲートライン本数ｎとは無関係である。
【００５４】
データドライバー部３００はデータ階調信号補正部４００から受取る補正された階調信号（Ｇｎ'）をＤ／Ａ変換により該当階調電圧（データ電圧）に変えて各々データラインに印加する。
図９は、本発明の一実施例によるデータ階調信号補正部を示す図面であって、前記図８のデータ階調信号補正部４００を詳細に示すブロック図である。
【００５５】
図９に示したように、本発明の一実施例によるデータ階調信号補正部４００は合成器４１０、フレームメモリ部４２０、コントローラ４３０、データ階調信号変換器４４０及び分離器４５０を含む。
合成器４１０はデータ階調信号ソースから伝送される階調信号（Ｇｎ）を受信し、データ階調信号補正部４００が処理できる速度 にタストリームの周波数を変換する。例えば、データ階調信号ソースから２４ビット（ＲＧＢ各８ビットを仮定）のデータが６５ＭＢｐｓクロックに同期して受信されても、データ階調信号補正部４００の構成要素等の処理速度の限界が５０ＭＢｐｓであるとすると、合成器４１０は２４ビットの階調信号を画素二つずつ縛って（一体化して）４８ビットの階調信号（Ｇｍ）に合成してフレームメモリ部４２０に伝送する。ここで、Ｇｍの添字ｍは任意変数であって、図８に示すデータ線の本数ｍとは無関係である。
【００５６】
フレームメモリ部４２０はコントローラ４３０の制御によって所定アドレスに保存されている直前階調信号（Ｇm-1）をデータ階調信号変換器４４０に出力する直ちに、合成器４１０から伝送される階調信号（Ｇｍ）を前記所定アドレスに保存する。データ階調信号変換器４４０は合成器から出力される現在フレームの階調信号（Ｇｍ）とフレームメモリ部４２０から出力される直前フレームの階調信号（Ｇm-1）とを受信し、現在フレームの階調信号と直前フレームの階調信号を考慮（演算）して補正された階調信号（Ｇｍ'）を生成する。
【００５７】
分離器４５０はデータ階調信号変換器４４０から出力される４８ビットの補正されたデータ階調信号（Ｇｍ'）を元の二つの画素に分離して２４ビットの補正された階調信号（Ｇｎ'）を出力する。
本発明の実施例ではデータ階調信号に同期するクロック周波数がフレームメモリをアクセスするクロック周波数と異なるために、データ階調信号を合成及び分離する合成器４１０及び分離器４５０が必要であったが、データ階調信号に同期するクロック周波数とフレームメモリ部４２０をアクセスするクロック周波数とが同一である場合には、このような合成器と分離器とは不必要になる。
【００５８】
本発明の実施例によるデータ階調信号変換器４４０としては、前述した数式９を満足するデジタル回路を直接製造して用いることができる。
また、ルックアップテーブル（Ｌｏｏｋ-ｕｐ ｔａｂｌｅ）を作成してＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）に保存した後、アクセスして階調信号を補正することもできる。たとえば、信号ＧｍとＧm-1を夫々Ｘアドレス、Ｙアドレスとしてメモリを読み出した時に、読み出された語がＧ'ｍであるようにしてもよい。この際にアドレスのＸＹ入れ替機能を有しメモリサイズを半減した対称型変換器とすることも可能である。更にアドレスとしてデータの上位ビット、たとえばＧｍの上位６ビットのみを用いることも可能である。
【００５９】
実際に補正データ電圧（Ｖｎ'）は単純に直前フレームのデータ電圧（Ｖn-1）と現在フレームのデータ電圧（Ｖｎ）との差にだけ比例するものでなく、それぞれの絶対値にも依存する複雑な関数であるので、このようにルックアップテーブルを構成すれば演算処理に依存するより回路が非常に簡単で高速になるという長所がある。
【００６０】
一方、本発明の実施例によってデータ電圧を補正するためには実際に使われるグレースケール範囲よりさらに広いダイナミックレンジを有しなければならないが、アナログ回路では高電圧ＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）を用いることによって解決することができるとしても、デジタル方式では分解できる階調数が限定されている。例えば、６ビット階調の場合、６４個の階調レベルのうちの一部は実際の階調表示ではない変調された電圧のために割当をしなければならない。つまり、一部の階調レベルは電圧補正用として割り当てるべきである。従って、表現できる階調の数が減少する。
【００６１】
一方、前記図９で提示するフレームメモリ部は現在フレームの階調信号をライト−イン（書込み）しなければならず、これと同時に直前フレームの階調信号をリード−アウト（読み出し）してデータ階調信号変換器４４０に出力しなければならない。
しかし、通常のフレームメモリとして用いられるＤＲＡＭ系列のメモリは入出力ポートがシングルポートであるためにリード−アウトとライト−インを同時に遂行することができないという短所がある。
【００６２】
従って、フレームメモリ部に２個のフレームメモリを一組に構成して各フレームごとにそれぞれのフレームメモリがリード−アウト及びライト−イン動作を専担し、フレームが変わるごとにリード−アウトとライト−イン役割を変えて遂行する方法が一般的である。
しかし、フレームメモリは高価であるために液晶表示装置の原価を上昇させる要因として作用する。
【００６３】
これに関し、本発明の他の実施例では動画像再現に適合するように補償されたデータ電圧を印加するためのデータ階調信号補正部で構成されるフレームメモリ部を一つのフレームメモリで実現しても前記２個のフレームメモリを用いる場合と同一効果にして原価を節減することができる液晶表示装置を提供する。
図１０ａ乃至図１０ｂは、本発明の他の実施例によるデータ階調信号補正部を説明するための図面であって、前記図９のフレームメモリをより詳細に説明する。
【００６４】
図１０ａ乃至図１０ｂを参照すると、本発明の他の実施例による液晶表示装置は２メモリを（４２２-Ｗａ）（４２２-Ｗｂ）、リード用バッファーメモリを（４２２-Ｒａ）（４２２-Ｒｂ）と各々２個ずつ備えたバッファーメモリ部４２２と一つのフレームメモリを備えるフレームメモリ部４２４を含んでなる。
【００６５】
バッファーメモリ部４２２は現在フレームのｋ番目セグメントデータが入力されることによって既に保存されていた現在フレームの（ｋ-１）番目セグメントデータを出力し、直前フレームの（ｋ+１）番目セグメントデータが入力されることによって既に保存されていた直前フレームのｋ番目セグメントデータを出力する。入出力制御はイベントドリブンでもよいが、独立クロックで制御してもよい。
【００６６】
また、フレームメモリ部４２４はバッファーメモリ部４２２から現在フレームの（ｋ-１）番目セグメントデータが入力された時にこれを保存し、直前フレームの（ｋ+１）番目セグメントデータを前記バッファーメモリ部に出力する。
ここで説明した図１０ａ、ｂの実施例による液晶表示装置は前記図９の実施例と比較して４個のバッファーメモリを余分に備える必要があるが、バッファーメモリの値段はフレームメモリの値段よりはるかに安いために液晶表示装置の製造原価をフレームメモリが削除されただけ節減することができる。
【００６７】
図１０ａは、ｋ番目セグメントのピクセルデータがＸ ＭＢｐｓの速度で第１ライト用バッファーメモリ（４２２-Ｗａ）に入力されるものをその一例として説明し、図１０ｂは（ｋ+１）番目セグメントのピクセルデータがＸ ＭＢｐｓの速度で第２ライト用バッファーメモリ（４２２-Ｗｂ）に入力されることをその一例として説明する。
【００６８】
以下、前記図１０ａ乃至図１０ｂを参照してメモリ制御方式をより詳細に説明する。
まず、一つのフレームのデータをｍ（ここで、ｍは正の整数）個の連続されたピクセルらからなるセグメントに分割する。この時セグメント分割は合成器４１０によって遂行る事もでき、一つのライト用バッファーメモリ大きさに連動してセグメントに分割されることも可能である。
【００６９】
Ｘ ＭＢｐｓの速度で入力される現在フレームのｋ番目セグメントデータは第１ライト用バッファーメモリ（４２２-Ｗａ）に順次に書込まれる。
一方、第１リード用バッファーメモリ（４２２-Ｒａ）には直前フレームのｋ番目セグメントデータ（ｋ'）が保存されているが、直前フレームのｋ番目セグメントデータ（ｋ'）は現在フレームのｋ番目データ（ｋ）と歩調を合わせてＸ ＭＢｐｓの速度でリード−アウトされてデータ階調信号変換器４４０に入力されて補正値に変わる。
【００７０】
第２ライト用バッファーメモリ（４２２-Ｗｂ）には現在フレームの２番目セグメントデータ（ｋ-１）が保存されており、現在フレームの（ｋ-１）番目セグメントデータ（ｋ-１）はαＸ ＭＢｐｓの速度でフレームメモリ部４２４に出力されて保存される。ここで、αは正の整数であり、好ましくは２以上の正の整数である。
【００７１】
このようなライト−イン動作の終了後、フレームメモリ部４２４に保存された直前フレームの（ｋ+１）番目セグメントデータ[（ｋ+１）']がαＸ ＭＢｐｓの速度でリード−アウトされて第２ライト用バッファーメモリ（４２２-Ｗｂ）に使われる。
一方、図１０ｂに示したように、外部から現在フレームの（ｋ+１）番目セグメントデータ（ｋ+１）が入れば該当データは第２ライト用バッファーメモリ（４２２-Ｗｂ）に使われ、第２リード用バッファーメモリ（４２２-Ｒｂ）に使われた直前フレームの（ｋ+１）番目セグメントデータ[（ｋ+１）']はデータ階調信号変換器４４０に出力されて補正値に変わる。
【００７２】
この間、第１ライト用バッファーメモリ（４２２-Ｗａ）に保存された現在フレームのｋ番目セグメントデータ（ｋ）はフレームメモリ部４２４にライト-インし、フレームメモリ部４２４からは直前フレームの（ｋ+２）番目セグメントデータ（（ｋ+２´）がリード−アウトされて第１リード用バッファーメモリ（４２２-Ｒａ）に保存される。
【００７３】
その後、セグメントデータについても前記読取り/書き出し動作は継続して進行される。
以上では外部から入力されるセグメントデータを先にライト-インし、フレームメモリ部に保存されたセグメントデータをリード-アウトして出力することを説明したが、これとは反対にフレームメモリ部に保存されたセグメントデータを先にリード−アウトし、外部から入力されるセグメントデータをライト-インすることも当業者には容易なことである。
【００７４】
以上で説明したように、図１０ａ、ｂの実施例によるセグメントデータの読取り/書き出し動作は外部から１セグメントのデータが入る間１セグメントほどのデータをライト-インし、１セグメントほどのデータをリード−アウトしなければならないので、フレームメモリのバンド幅はセグメントデータが入るバンド幅より大きくなければならない。つまり、クロック速度がピクセルクロック速度より大きいかまたはメモリとのインターフェース幅が大きくなければならない。
【００７５】
このようなフレームメモリとインターフェースのバンド幅決定は下記の数式１０の通りであって、αは（フレームとバッファの転送速度）／（データソースとバッファの転送速度）である。
【００７６】
【数１０】
0004808872.tif 000011
ここで、ｍはセグメントサイズ、ＦＭＬ（Ｆｒａｍｅ Ｍｅｍｏｒｙ Ｌａｔｅｎｃｙ）はフレームメモリ４２４の遅延クロック数（例えば２乃至３クロック）、ＢＭＬ（Ｂｕｆｆｅｒ Ｍｅｍｏｒｙ Ｌａｔｅｎｃｙ）はバッファーメモリ４２２の遅延クロック数（例えば、１乃至２クロック）、Δはバッファーメモリ４２２からフレームメモリ４２４までセグメントが移動するのに要する遅延クロックである。また、フレームメモリ４２４ではＩ/Ｏバス連結を避けるためにリード−アウトとライト−イン動作の間に１クロックほどのマスキング（ＤＱＭ）が必要である。
【００７７】
前記数式１０のように、αは基本的に２より大きい値であるか、ディスプレイライン間にはブラック区間が存在するのでこれよりは余裕ある。
【００７８】
【数１１】
0004808872.tif 000012
ここで、ｍはセグメントサイズ、ＦＭＬはフレームメモリ４２４の遅延クロック、ＢＭＬはバッファーメモリ４２２の遅延クロック、Δはバッファーメモリ４２２からフレームメモリ４２４までセグメントが移動するのに要する遅延クロック、ｋはブラック区間のクロック数、Ｌは１ラインのピクセル数である。
【００７９】
従って、ｍ値が十分に大きいとバンド幅は２倍にならなくてもよい。
前記数式１０または１１から分かるように、バッファーメモリの大きさとフレームメモリとのバンド幅は相反（ｔｒａｄｅ-ｏｆｆ）関係にある。つまり、ｍを大きくするとバンド幅を減らすことができるが、バッファーメモリの大きさがの大きくならなければならず、ｍが小さくなるとその反対である。
【００８０】
通常１ラインを全て保存してもＸＧＡの場合２ＫＢに過ぎない反面、バンド幅を大きくするためにはクロック速度が高まって駆動マージンが減ったりＥＭＩなどが発生することがあり、インターフェースの数が増えるためにｍ値が十分に大きいのが好ましい。ここで、ｍ（セグメントサイズ）がＬ（１ラインのピクセル数）より大きいことは意味がない。
【００８１】
前記図１０ａ乃至図１０ｂの場合はライト用バッファーメモリ（４２２-Ｗａ）（４２２-Ｗｂ）とリード用バッファーメモリ（４２２-Ｒａ）（４２２-Ｒｂ）に各々２個のバッファーメモリ、全部で四つのバッファーメモリを必要とするがライト用バッファーメモリとリード用バッファーメモリを各々一つずつ用いてバッファーメモリ間の保存空間を共有することも可能である。
【００８２】
以下、一つのフレームメモリを用いるデータ階調信号補正部で全２個だけのバッファーメモリを用いても、前記全部で四つのバッファーメモリを用いる場合と同一効果にして原価を節減することができる液晶表示装置を提供する。
図１１ａ乃至図１１ｄは本発明の他の実施例によるバッファーメモリ共有を説明するための図面である。
【００８３】
図１１ａはライト−イン動作の前にリード−アウト動作を行うライト用バッファーメモリを説明するための図面であり、図１１ｂはライト−イン動作の後に（ｉ-１）ピクセル後にリード−アウトを始めるライト用バッファーメモリを説明するための図面である。
図１１ａに示したように、ｍピクセルを有する一つのセグメントが保存されたライト用バッファーから逐次的にαＸ ＭＢｐｓ速度でフレームメモリにリード−アウトしてメモリセルを空けて、空いたメモリセルにＸ ＭＢｐｓ速度でｍピクセルを有する一つのセグメントを逐次的にライト-インする。
【００８４】
もちろん、図１１ｂに示したように、ライト−イン動作を始めて（ｉ-１）クロック後にリード−アウト動作を始めるとバッファーメモリ内のメモリセルをｉ個ほどさらに用意しなければならない。
図１１ｃはライト−イン動作の終了前にリード−アウトを終了するリード用バッファーメモリを説明するための図面であり、図１１ｄはライト−イン動作の終了前で（ｊ-１）ピクセル以降にリード−アウトを終了するリード用バッファーメモリを説明するための図面である。
【００８５】
図１１ｃに示したように、データ階調信号変換器４４０へのリード−アウトがフレームメモリ４２４からのライト-インより早く終わると、一つのｍピクセルブロックのバッファーメモリを用いてライト-インとリード動作とを行うことが可能である。
もちろん、図１１ｄに示したように、リード−アウトがライト−インより（ｊ-１）クロックほど遅く終わると、バッファーメモリ内のメモリセルをｊ個ほどさらに用意しなければならない。
【００８６】
以上の本発明の他の実施例で説明したように、ライト用バッファーメモリには現在フレームの現在セグメントデータを保存し、現在フレームの直前セグメントデータをフレームメモリ４２４に出力する動作を同時に遂行することによってバッファーメモリ間の保存空間を共有することができる。
また、リード用バッファーメモリには直前フレームの現在セグメントデータをフレームメモリ４２４からリード−アウトして保存し、保存された直前フレームの直前セグメントデータを階調信号変換器４４０にライト-アウトする機能を同時に遂行することによってバッファーメモリ間の保存空間を共有することができる。
【００８７】
ここで、フレームメモリ４２４へのリード−アウトは現在セグメントデータをライト−インすることよりα倍速い速度で遂行されれば可能である。従って、リード−アウトが現在セグメントデータのライト-インより先に開始すると、前記二つの動作は同一バッファーメモリを用いても構わない。
しかし、前記ライト用バッファーメモリとリード用バッファーメモリを各々一つずつ用いる共有はバッファーメモリがデュアルポートＲＡＭであれば前記図１１ａ乃至図１１ｄで提示した共有を制限なく使用することができるが、万一バッファーメモリがシングルポートＲＡＭであれば少しの制約が必要である。
【００８８】
つまり、ライト動作とリード動作とを同時に行うことができないので、ライトとリードが一つの客体のＲＡＭに同時に要請されないように二つの動作の間をひろげなければならない。例えば、図１１ａに示したように、ライト速度よりリード速度がα倍ほど速いためにライト−インが始まった直後のライトとリードとの間隔が最も狭い。この場合、シングルポートＲＡＭの大きさが１ピクセル以上であれば二つの動作は一つのＲＡＭに重なるしかない。
【００８９】
しかし、保存空間がｈピクセルであるシングルポートＲＡＭを用いる場合、前記重複を避けるためにライト-インとリード−アウトとが始まる時二つの動作の間をｈピクセル以上離れるようにすればよい。
同様に、リード用バッファーメモリの場合にもライト−インまたはリード−アウトが終わる時期がリードとライト動作との間隔が最小限に狭くなる時であるので、この時間隔をｈピクセルの大きさで維持すればよい。
【００９０】
しかし、図１１ｂや図１１ｄのように、リード及びライト動作がシングルポートＲＡＭ各客体の第１セルから開始するか最後のセルで終わらず中間で始まるか終わる場合には考慮しなければならない点がある。
以下、下記にシングルポートＲＡＭの各客体でリード及びライト動作がメモリセルの中間で始まったり終わる場合の問題を解決するための方案を提示する。
【００９１】
図１２ａ乃至図１２ｂは本発明の他の実施例によるデータ階調信号補正部のバッファーメモリ共有を説明するための図面であって、特に、図１２ａは同時にリード−アウト動作とライト−イン動作が遂行されるシングルポートＲＡＭを有するライト用バッファーを説明するための図面であり、図１２ｂは同時にリード−アウト動作とライト−イン動作が遂行されるシングルポートＲＡＭを有するリード用バッファーを説明するための図面である。
【００９２】
図１２ａに示したライトバッファーメモリの場合を例に上げると、ライト-インとリード−アウトが初めて両方とも動作する時、二つの動作が行なわれるセルがｈまたはその以上のピクセルほど離隔した互いに異なるＲＡＭ客体に位置するようにする。
次に、リード−アウトが進行して初めて次のＲＡＭ客体に移る時、リード−アウトとライト-インとの差異をｈまたはその以上のピクセルほど離隔するようにする。
【００９３】
また、リード用バッファーメモリの場合はライト用バッファーメモリとは対称的である。つまり、図１２ｂに示したように、リード−アウトとライト−インとが最後に両方とも動作する時、二つの動作が行なわれるセルがｈまたはその以上のピクセルほど離隔した互いに異なるＲＡＭ客体に位置するようにし、ライト−インが進行して最後のＲＡＭ客体に移る時にライト-インとリード−アウトとの差異がｈまたはその以上のピクセルほど離隔するようにする。
【００９４】
以上では本発明の好ましい実施例を参照して説明したが、該当技術分野の熟練者は特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内でも本発明を多様に修正及び変更させ得ると理解できるだろう。
【００９５】
【発明の効果】
以上説明したように、本発明によって動画像再現に適合するように直前フレームの階調データと現在フレームの階調データを考慮して補正されたデータ電圧を出力するデータ階調信号変換器の構成において、使用メモリサイズの少量化、たとえば一つのフレームと四つのバッファーメモリとで構成することができるので液晶表示装置の製造原価を節減することができる。
【００９６】
また、前記データ階調信号変換器に構成されるバッファーメモリ間の保存空間を共有することができてバッファーメモリの数を減らすことができるので液晶表示装置の体積や原価を減らすことができる。
【図面の簡単な説明】
【図１】  液晶表示装置で各画素の等価回路を示す図面である。
【図２】  従来の駆動方式で印加されるデータ電圧及び画素電圧を示す図面である。
【図３】  従来の駆動方式による液晶表示装置の透過率を示す図面である。
【図４】  液晶表示装置の電圧-誘電率間の関係をモデリングした図面である。
【図５】  本発明の一実施例によるデータ電圧印加方法を示す図面である。
【図６】  本発明の一実施例によってデータ電圧を印加した場合の液晶表示装置の透過率を示す図面である。
【図７】  本発明の他の実施例によってデータ電圧を印加した場合の液晶表示装置の透過率を示す図面である。
【図８】  本発明による液晶表示装置を示す図面である。
【図９】  本発明の一実施例によるデータ階調信号補正部を示す図面である。
【図１０ａ】  本発明の他の実施例によるデータ階調信号補正部を説明するための図面であって、前記図９のフレームメモリをより詳細に説明する。
【図１０ｂ】  本発明の他の実施例によるデータ階調信号補正部を説明するための図面であって、前記図９のフレームメモリをより詳細に説明する。
【図１１ａ】  本発明の他の実施例によるデータ階調信号補正部のバッファーメモリ共有を説明するための図面である。
【図１１ｂ】  本発明の他の実施例によるデータ階調信号補正部のバッファーメモリ共有を説明するための図面である。
【図１１ｃ】  本発明の他の実施例によるデータ階調信号補正部のバッファーメモリ共有を説明するための図面である。
【図１１ｄ】  本発明の他の実施例によるデータ階調信号補正部のバッファーメモリ共有を説明するための図面である。
【図１２ａ】  本発明の他の実施例によるデータ階調信号補正部のバッファーメモリ共有を説明するための図面である。
【図１２ｂ】  本発明の他の実施例によるデータ階調信号補正部のバッファーメモリ共有を説明するための図面である。
【符号の説明】
１００  液晶表示装置パネル
１１０  薄膜トランジスタ
２００  ゲートドライバ部
３００  データドライバ部
４００  データ階調信号補正部
４１０  合成器
４２０、４２４  フレームメモリ部
４２２  バッファメモリ部
４３０  コントローラ
４４０  データ階調信号変換器
４５０  分離器
【図１】
0004808872.tif 000013
【図２】
0004808872.tif 000014
【図３】
0004808872.tif 000015
【図４】
0004808872.tif 000016
【図５】
0004808872.tif 000017
【図６】
0004808872.tif 000018
【図７】
0004808872.tif 000019
【図８】
0004808872.tif 000020
【図９】
0004808872.tif 000021
【図１０ａ】
0004808872.tif 000022
【図１０ｂ】
0004808872.tif 000023
【図１１ａ】
0004808872.tif 000024
【図１１ｂ】
0004808872.tif 000025
【図１１ｃ】
0004808872.tif 000026
【図１１ｄ】
0004808872.tif 000027
【図１２ａ】
0004808872.tif 000028
【図１２ｂ】
0004808872.tif 000029