(57)【特許請求の範囲】
【請求項１】
所定の正側電源電圧が印加された第１接続端子と、所定の第１定電流を生成して供給する第１定電流源を介して所定の負側電源電圧に接続された第２接続端子との間に接続された負荷の異常接続状態を検出する異常接続検出回路において、
制御電極に所定の第１バイアス電圧が入力され、前記第２接続端子の電圧に応じた電流を出力する第１トランジスタと、
該第１トランジスタから出力された電流値の検出を行い、該検出した電流値から前記第１接続端子及び／又は第２接続端子の開放状態であるか、又は前記第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行う異常検出回路部と、
を備え、
前記異常検出回路部は、
前記第１トランジスタから出力された電流から所定の第２定電流を減算し、該減算して得られた電流を電圧に変換して出力する減算回路と、
該減算回路から出力された電圧を２値化して前記異常接続検出信号を生成する２値化回路と、
を備えることを特徴とする異常接続検出回路。
【請求項２】
所定の正側電源電圧が印加された第１接続端子と、所定の第１定電流を生成して供給する第１定電流源を介して所定の負側電源電圧に接続された第２接続端子との間に接続された負荷の異常接続状態を検出する異常接続検出回路において、
制御電極に所定の第１バイアス電圧が入力され、前記第２接続端子の電圧に応じた電流を出力する第１トランジスタと、
該第１トランジスタから出力された電流値の検出を行い、該検出した電流値から前記第１接続端子及び／又は第２接続端子の開放状態であるか、又は前記第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行う異常検出回路部と、
を備え、
前記異常検出回路部は、
前記第１トランジスタから出力された電流に比例した電流を生成し、該生成した比例電流から所定の第２定電流を減算し、該減算して得られた電流を電圧に変換して出力する減算回路と、
該減算回路から出力された電圧を２値化して前記異常接続検出信号を生成する２値化回路と、
を備えることを特徴とする異常接続検出回路。
【請求項３】
前記第１トランジスタは、第２接続端子の電圧が低下すると出力電流を増加させ、前記異常検出回路部は、前記第１トランジスタからの出力電流が所定値以上になると所定の異常接続検出信号を出力することを特徴とする請求項１又は２記載の異常接続検出回路。
【請求項４】
前記減算回路は、制御電極に前記第１バイアス電圧が入力され前記第２定電流を生成して出力する、定電流源をなす第２トランジスタを備えることを特徴とする請求項１、２又は３記載の異常接続検出回路。
【請求項５】
前記減算回路は、制御電極に所定の第２バイアス電圧が入力され前記第２定電流を生成して出力する、定電流源をなす第２トランジスタを備えることを特徴とする請求項１、２又は３記載の異常接続検出回路。
【請求項６】
前記２値化回路は、
前記減算回路から出力された電圧が入力される、定電流源を使用したインバータと、
該インバータから出力された信号が入力され、該入力された信号に応じた前記異常接続検出信号を生成し出力するバッファと、
を備えることを特徴とする請求項１、２、３、４又は５記載の異常接続検出回路。
【請求項７】
前記第１トランジスタ及び異常検出回路部は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４、５又は６記載の異常接続検出回路。
【請求項８】
所定の正側電源電圧が印加された第１接続端子と、所定の定電流を生成して供給する対応する定電流源を介して所定の負側電源電圧に接続された第２接続端子との間に接続した負荷の異常接続状態を検出する異常接続検出回路を備え、前記負荷の駆動を行う駆動装置において、
前記異常接続検出回路は、
制御電極に所定の第１バイアス電圧が入力され、前記第２接続端子の電圧に応じた電流を出力する第１トランジスタと、
該第１トランジスタから出力された電流値の検出を行い、該検出した電流値から前記第１接続端子及び／又は第２接続端子の開放状態であるか、又は前記第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行う異常検出回路部と、
を備え、
前記異常検出回路部は、
対応する前記第１トランジスタから出力された電流から所定の第２定電流を減算し、該減算して得られた電流を電圧に変換して出力する減算回路と、
該減算回路から出力された電圧を２値化して前記異常接続検出信号を生成する２値化回路と、
を備えることを特徴とする駆動装置。
【請求項９】
所定の正側電源電圧が印加された少なくとも１つの第１接続端子と、所定の定電流を生成して供給する対応する定電流源を介して所定の負側電源電圧に接続された複数の第２接続端子との間に対応して接続されたそれぞれの負荷の異常接続状態を検出する各異常接続検出回路を備え、前記それぞれの負荷の駆動を行う駆動装置において、
前記各異常接続検出回路は、
制御電極に所定の第１バイアス電圧が入力され、対応する前記第２接続端子の電圧に応じた電流を出力する第１トランジスタと、
該第１トランジスタから出力された電流値の検出を行い、該検出した電流値から、前記第１接続端子及び／又は対応する前記第２接続端子の開放状態であるか、又は前記各第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行う異常検出回路部と、
をそれぞれ備え、
前記異常検出回路部は、
対応する前記第１トランジスタから出力された電流から所定の第２定電流を減算し、該減算して得られた電流を電圧に変換して出力する減算回路と、
該減算回路から出力された電圧を２値化して前記異常接続検出信号を生成する２値化回路と、
を備えることを特徴とする駆動装置。
【請求項１０】
所定の正側電源電圧が印加された第１接続端子と、所定の定電流を生成して供給する対応する定電流源を介して所定の負側電源電圧に接続された第２接続端子との間に接続した負荷の異常接続状態を検出する異常接続検出回路を備え、前記負荷の駆動を行う駆動装置において、
前記異常接続検出回路は、
制御電極に所定の第１バイアス電圧が入力され、前記第２接続端子の電圧に応じた電流を出力する第１トランジスタと、
該第１トランジスタから出力された電流値の検出を行い、該検出した電流値から前記第１接続端子及び／又は第２接続端子の開放状態であるか、又は前記第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行う異常検出回路部と、
を備え、
前記異常検出回路部は、
対応する前記第１トランジスタから出力された電流に比例した電流を生成し、該生成した比例電流から所定の第２定電流を減算し、該減算して得られた電流を電圧に変換して出力する減算回路と、
該減算回路から出力された電圧を２値化して前記異常接続検出信号を生成する２値化回路と、
を備えることを特徴とする駆動装置。
【請求項１１】
所定の正側電源電圧が印加された少なくとも１つの第１接続端子と、所定の定電流を生成して供給する対応する定電流源を介して所定の負側電源電圧に接続された複数の第２接続端子との間に対応して接続されたそれぞれの負荷の異常接続状態を検出する各異常接続検出回路を備え、前記それぞれの負荷の駆動を行う駆動装置において、
前記各異常接続検出回路は、
制御電極に所定の第１バイアス電圧が入力され、対応する前記第２接続端子の電圧に応じた電流を出力する第１トランジスタと、
該第１トランジスタから出力された電流値の検出を行い、該検出した電流値から、前記第１接続端子及び／又は対応する前記第２接続端子の開放状態であるか、又は前記各第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行う異常検出回路部と、
をそれぞれ備え、
前記異常検出回路部は、
対応する前記第１トランジスタから出力された電流に比例した電流を生成し、該生成した比例電流から所定の第２定電流を減算し、該減算して得られた電流を電圧に変換して出力する減算回路と、
該減算回路から出力された電圧を２値化して前記異常接続検出信号を生成する２値化回路と、
を備えることを特徴とする駆動装置。
【請求項１２】
前記第１トランジスタは、対応する第２接続端子の電圧が低下すると出力電流を増加させ、前記異常検出回路部は、該第１トランジスタからの出力電流が所定値以上になると所定の異常接続検出信号を出力することを特徴とする請求項８、９、１０又は１１記載の駆動装置。
【請求項１３】
前記減算回路は、制御電極に前記第１バイアス電圧が入力され前記第２定電流を生成して出力する、定電流源をなす第２トランジスタを備えることを特徴とする請求項８、９、１０、１１又は１２記載の駆動装置。
【請求項１４】
前記減算回路は、制御電極に所定の第２バイアス電圧が入力され前記第２定電流を生成して出力する、定電流源をなす第２トランジスタを備えることを特徴とする請求項８、９、１０、１１又は１２記載の駆動装置。
【請求項１５】
前記２値化回路は、
前記減算回路から出力された電圧が入力される、定電流源を使用したインバータと、
該インバータから出力された信号が入力され、該入力された信号に応じた前記異常接続検出信号を生成し出力するバッファと、
を備えることを特徴とする請求項８、９、１０、１１、１２、１３又は１４記載の駆動装置。
【請求項１６】
前記第１トランジスタ及び異常検出回路部は、１つのＩＣに集積されることを特徴とする請求項８、９、１０、１１、１２、１３、１４又は１５記載の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に電流を供給する駆動装置における出力端子への該負荷の異常接続を検出する異常接続検出回路に関し、特に負荷が接続されていないオープン状態か、前記出力端子が接地電圧に接続されるショート状態を検出するための異常接続検出回路及び異常接続検出回路を備えた駆動装置に関する。
【背景技術】
【０００２】
負荷に電源を供給するための出力端子に、負荷が接続されていないオープン状態や該出力端子が接地電圧に接続されているショート状態が発生したときに、負荷への電源の供給を停止させたり、異常を知らせる警告表示を行ったりするために異常接続検出回路が使用されている。
図７は、従来の異常接続検出回路の例を示した図である（例えば、特許文献１参照。）。
図７において、駆動信号入力端子１２７を介してＡＮＤ回路１２６にハイレベルの信号が入力されている場合、ＮＭＯＳトランジスタ１１４のドレイン電圧Ｖｄが基準電圧Ｖ１以上のときは、ＡＮＤ回路１２６の出力端はハイレベルになり、ＮＭＯＳトランジスタ１１４のゲート電圧Ｖｇが大きくなって、ＮＭＯＳトランジスタ１１４はオンし、負荷１１２に電流が供給される。
【０００３】
ＮＭＯＳトランジスタ１１４のドレイン電圧Ｖｄが基準電圧Ｖ１未満であるときは、ＡＮＤ回路１２６の出力端はローレベルになり、ＮＭＯＳトランジスタ１１４のゲート電圧Ｖｇを低下させるため、ＮＭＯＳトランジスタ１１４はオフして負荷１１２への通電が停止する。また、負荷１１２への電源ラインに断線が生じている場合は、ＮＭＯＳトランジスタ１１４のドレイン電圧Ｖｄがほぼ０Ｖになることから、ゲート電圧Ｖｇの低下が継続される。駆動信号入力端子１２７に入力された信号がハイレベルの場合に、ＮＭＯＳトランジスタ１１４のゲート電圧Ｖｇが基準電圧Ｖ２以下になると、コンパレータ１３２がハイレベルの信号を出力することから、ＡＮＤ回路１３４の出力端がハイレベルになり、異常状態であることを示す所定の異常出力信号が出力される。
【特許文献１】特開２００４−８６２５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、ＮＭＯＳトランジスタ１１４がオンしているときのドレイン電圧Ｖｄは非常に小さい電圧であり、該ドレイン電圧Ｖｄと基準電圧Ｖ１を比較する方式では、０Ｖ付近の微小な電圧の比較を行うため、高精度のコンパレータが必要であった。また、０Ｖ付近の電圧検出を行うコンパレータを単電源で構成することは困難であり、高価になるという問題があった。更に、負荷電流が小さい場合や、飽和電圧の小さいトランジスタを使用した場合は、ドレイン電圧Ｖｄの電圧降下が更に小さくなり、高精度な異常検出は困難であった。
【０００５】
本発明は、上記のような問題を解決するためになされたものであり、簡単な回路で、正確に負荷の異常接続を検出することができる異常接続検出回路及び異常接続検出回路を備えた駆動装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る異常接続検出回路は、所定の正側電源電圧が印加された第１接続端子と、所定の第１定電流を生成して供給する第１定電流源を介して所定の負側電源電圧に接続された第２接続端子との間に接続された負荷の異常接続状態を検出する異常接続検出回路において、
制御電極に所定の第１バイアス電圧が入力され、前記第２接続端子の電圧に応じた電流を出力する第１トランジスタと、
該第１トランジスタから出力された電流値の検出を行い、該検出した電流値から前記第１接続端子及び／又は第２接続端子の開放状態であるか、又は前記第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行う異常検出回路部と、
を備え、
前記異常検出回路部は、
前記第１トランジスタから出力された電流から所定の第２定電流を減算し、該減算して得られた電流を電圧に変換して出力する減算回路と、
該減算回路から出力された電圧を２値化して前記異常接続検出信号を生成する２値化回路と、
を備えるものである。
また、この発明に係る異常接続検出回路は、所定の正側電源電圧が印加された第１接続端子と、所定の第１定電流を生成して供給する第１定電流源を介して所定の負側電源電圧に接続された第２接続端子との間に接続された負荷の異常接続状態を検出する異常接続検出回路において、
制御電極に所定の第１バイアス電圧が入力され、前記第２接続端子の電圧に応じた電流を出力する第１トランジスタと、
該第１トランジスタから出力された電流値の検出を行い、該検出した電流値から前記第１接続端子及び／又は第２接続端子の開放状態であるか、又は前記第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行う異常検出回路部と、
を備え、
前記異常検出回路部は、
前記第１トランジスタから出力された電流に比例した電流を生成し、該生成した比例電流から所定の第２定電流を減算し、該減算して得られた電流を電圧に変換して出力する減算回路と、
該減算回路から出力された電圧を２値化して前記異常接続検出信号を生成する２値化回路と、
を備えるものである。
【０００７】
また、前記第１トランジスタは、第２接続端子の電圧が低下すると出力電流を増加させ、前記異常検出回路部は、前記第１トランジスタからの出力電流が所定値以上になると所定の異常接続検出信号を出力するようにした。
【００１１】
前記減算回路は、制御電極に前記第１バイアス電圧が入力され前記第２定電流を生成して出力する、定電流源をなす第２トランジスタを備えるようにした。
【００１２】
前記減算回路は、制御電極に所定の第２バイアス電圧が入力され前記第２定電流を生成して出力する、定電流源をなす第２トランジスタを備えるようにしてもよい。
【００１３】
前記２値化回路は、
前記減算回路から出力された電圧が入力される、定電流源を使用したインバータと、
該インバータから出力された信号が入力され、該入力された信号に応じた前記異常接続検出信号を生成し出力するバッファと、
を備えるようにした。
【００１４】
前記第１トランジスタ及び異常検出回路部は、１つのＩＣに集積されるようにした。
【００１５】
また、この発明に係る駆動装置は、所定の正側電源電圧が印加された第１接続端子と、所定の定電流を生成して供給する対応する定電流源を介して所定の負側電源電圧に接続された第２接続端子との間に接続した負荷の異常接続状態を検出する異常接続検出回路を備え、前記負荷の駆動を行う駆動装置において、
前記異常接続検出回路は、
制御電極に所定の第１バイアス電圧が入力され、前記第２接続端子の電圧に応じた電流を出力する第１トランジスタと、
該第１トランジスタから出力された電流値の検出を行い、該検出した電流値から前記第１接続端子及び／又は第２接続端子の開放状態であるか、又は前記第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行う異常検出回路部と、
を備え、
前記異常検出回路部は、
対応する前記第１トランジスタから出力された電流から所定の第２定電流を減算し、該減算して得られた電流を電圧に変換して出力する減算回路と、
該減算回路から出力された電圧を２値化して前記異常接続検出信号を生成する２値化回路と、
を備えるものである。
また、この発明に係る駆動装置は、所定の正側電源電圧が印加された少なくとも１つの第１接続端子と、所定の定電流を生成して供給する対応する定電流源を介して所定の負側電源電圧に接続された複数の第２接続端子との間に対応して接続されたそれぞれの負荷の異常接続状態を検出する各異常接続検出回路を備え、前記それぞれの負荷の駆動を行う駆動装置において、
前記各異常接続検出回路は、
制御電極に所定の第１バイアス電圧が入力され、対応する前記第２接続端子の電圧に応じた電流を出力する第１トランジスタと、
該第１トランジスタから出力された電流値の検出を行い、該検出した電流値から、前記第１接続端子及び／又は対応する前記第２接続端子の開放状態であるか、又は前記各第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行う異常検出回路部と、
をそれぞれ備え、
前記異常検出回路部は、
対応する前記第１トランジスタから出力された電流から所定の第２定電流を減算し、該減算して得られた電流を電圧に変換して出力する減算回路と、
該減算回路から出力された電圧を２値化して前記異常接続検出信号を生成する２値化回路と、
を備えるものである。
また、この発明に係る駆動装置は、所定の正側電源電圧が印加された第１接続端子と、所定の定電流を生成して供給する対応する定電流源を介して所定の負側電源電圧に接続された第２接続端子との間に接続した負荷の異常接続状態を検出する異常接続検出回路を備え、前記負荷の駆動を行う駆動装置において、
前記異常接続検出回路は、
制御電極に所定の第１バイアス電圧が入力され、前記第２接続端子の電圧に応じた電流を出力する第１トランジスタと、
該第１トランジスタから出力された電流値の検出を行い、該検出した電流値から前記第１接続端子及び／又は第２接続端子の開放状態であるか、又は前記第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行う異常検出回路部と、
を備え、
前記異常検出回路部は、
対応する前記第１トランジスタから出力された電流に比例した電流を生成し、該生成した比例電流から所定の第２定電流を減算し、該減算して得られた電流を電圧に変換して出力する減算回路と、
該減算回路から出力された電圧を２値化して前記異常接続検出信号を生成する２値化回路と、
を備えるものである。
【００１６】
また、この発明に係る駆動装置は、所定の正側電源電圧が印加された少なくとも１つの第１接続端子と、所定の定電流を生成して供給する対応する定電流源を介して所定の負側電源電圧に接続された複数の第２接続端子との間に対応して接続されたそれぞれの負荷の異常接続状態を検出する各異常接続検出回路を備え、前記それぞれの負荷の駆動を行う駆動装置において、
前記各異常接続検出回路は、
制御電極に所定の第１バイアス電圧が入力され、対応する前記第２接続端子の電圧に応じた電流を出力する第１トランジスタと、
該第１トランジスタから出力された電流値の検出を行い、該検出した電流値から、前記第１接続端子及び／又は対応する前記第２接続端子の開放状態であるか、又は前記各第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行う異常検出回路部と、
をそれぞれ備え、
前記異常検出回路部は、
対応する前記第１トランジスタから出力された電流に比例した電流を生成し、該生成した比例電流から所定の第２定電流を減算し、該減算して得られた電流を電圧に変換して出力する減算回路と、
該減算回路から出力された電圧を２値化して前記異常接続検出信号を生成する２値化回路と、
を備えるものである。
【００１７】
また、前記第１トランジスタは、対応する第２接続端子の電圧が低下すると出力電流を増加させ、前記異常検出回路部は、該第１トランジスタからの出力電流が所定値以上になると所定の異常接続検出信号を出力するようにした。
【００２１】
前記減算回路は、制御電極に前記第１バイアス電圧が入力され前記第２定電流を生成して出力する、定電流源をなす第２トランジスタを備えるようにした。
【００２２】
前記減算回路は、制御電極に所定の第２バイアス電圧が入力され前記第２定電流を生成して出力する、定電流源をなす第２トランジスタを備えるようにしてもよい。
【００２３】
前記２値化回路は、
前記減算回路から出力された電圧が入力される、定電流源を使用したインバータと、
該インバータから出力された信号が入力され、該入力された信号に応じた前記異常接続検出信号を生成し出力するバッファと、
を備えるようにした。
【００２４】
前記第１トランジスタ及び異常検出回路部は、１つのＩＣに集積されるようにした。
【発明の効果】
【００２５】
本発明の異常接続検出回路及び異常接続検出回路を備えた駆動装置によれば、制御電極に所定の第１バイアス電圧が入力され、前記第２接続端子の電圧に応じた電流を出力する第１トランジスタから出力された電流値の検出を行い、該検出した電流値から前記第１接続端子及び／又は第２接続端子の開放状態であるか、又は前記第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行うようにしたことから、第２接続端子の電圧変化を簡単な回路で増幅することができ、前記異常接続状態の検出精度を上げることができる。
【００２６】
また、本発明の複数の異常接続検出回路を備えた駆動装置によれば、各異常接続検出回路において、制御電極に所定の第１バイアス電圧が入力され、前記第２接続端子の電圧に応じた電流を出力する第１トランジスタから出力された電流値の検出を行い、該検出した電流値から前記第１接続端子及び／又は対応する前記第２接続端子の開放状態であるか、又は前記各第２接続端子の前記負側電源電圧への短絡状態である前記異常接続状態の検出を行うようにしたことから、各第２接続端子の電圧変化を簡単な回路で増幅することができ、前記異常接続状態の検出を確実に行うことができる。
【発明を実施するための最良の形態】
【００２７】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における異常接続検出回路を備える駆動装置の例を示した図である。
図１において、駆動装置１は、接続端子Ｖｏ０とＤｏ０との間に接続された負荷をなす発光ダイオードＬＥＤ０に電流を供給して駆動するものであり、接続端子Ｖｏ０に発光ダイオードＬＥＤ０のアノードが接続され、接続端子Ｄｏ０に発光ダイオードＬＥＤ０のカソードが接続されている。なお、接続端子Ｖｏ０は第１接続端子を、接続端子Ｄｏ０は第２接続端子をそれぞれなす。
【００２８】
駆動装置１は、発光ダイオードＬＥＤ０に電源を供給するための定電圧回路をなす昇圧型のＤＣ‐ＤＣコンバータ２と、発光ダイオードＬＥＤ０の駆動電流を設定するための基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路３と、該基準電圧Ｖｒｅｆに比例したバイアス電圧Ｖｂを生成して出力する第１バイアス電圧生成回路４と、該バイアス電圧Ｖｂがゲートに入力された電流源をなすＮＭＯＳトランジスタからなるドライブトランジスタＭ０と、発光ダイオードＬＥＤ０の異常接続を検出する異常接続検出回路５とを備えている。なお、駆動装置１は１つのＩＣに集積されるようにしてもよい。
【００２９】
また、異常接続検出回路５は、所定のバイアス電圧Ｖｂ０を生成して出力する第２バイアス電圧生成回路１１と、ＮＭＯＳトランジスタＭ１１と、バッファ１２と、抵抗Ｒ１１とで構成されている。なお、ＮＭＯＳトランジスタＭ１１は第１トランジスタを、抵抗Ｒ１１及びバッファ１２は異常検出回路部をそれぞれなし、抵抗Ｒ１１は電流‐電圧変換回路を、バッファ１２は２値化回路をそれぞれなす。また、バイアス電圧Ｖｂ０は第１バイアス電圧をなす。
異常接続検出回路５は、接続端子Ｖｏ０及びＤｏ０に発光ダイオードＬＥＤ０が正常に接続されているか否かと、接続端子Ｄｏ０が接地電圧にショートしていないか否かの検出をそれぞれ行う。異常接続検出回路５は、接続端子Ｖｏ０及び／又はＤｏ０に発光ダイオードＬＥＤ０が正常に接続されていないことを検出した場合と、接続端子Ｄｏ０が接地電圧にショートしていることを検出した場合は、所定の異常接続検出信号ＳＨ０を出力する。
【００３０】
ＤＣ‐ＤＣコンバータ２には、基準電圧Ｖｒｅｆと接続端子Ｄｏ０の電圧である電圧ＶＤｏ０が入力されており、電圧ＶＤｏ０が基準電圧Ｖｒｅｆになるように出力電圧Ｖｏの電圧調整を行う。ＤＣ‐ＤＣコンバータ２の出力電圧Ｖｏは、接続端子Ｖｏ０と抵抗Ｒ１１の一端にそれぞれ印加され、接続端子Ｄｏ０と接地電圧との間にドライブトランジスタＭ０が接続されている。ドライブトランジスタＭ０のゲートにはバイアス電圧Ｖｂが入力され、前述したように基準電圧Ｖｒｅｆとバイアス電圧Ｖｂは比例関係にあり、発光ダイオードＬＥＤ０の駆動電流を増減しても、常にドライブトランジスタＭ０は飽和動作するようになっている。また、抵抗Ｒ１１の他端と接続端子Ｄｏ０との間にＮＭＯＳトランジスタＭ１１が接続され、ＮＭＯＳトランジスタＭ１１のゲートにはバイアス電圧Ｖｂ０が入力されている。抵抗Ｒ１１とＮＭＯＳトランジスタＭ１１のドレインとの接続部には、バッファ１２の入力端が接続され、バッファ１２から異常接続検出信号ＳＨ０が出力される。異常接続検出信号ＳＨ０は、ＤＣ‐ＤＣコンバータ２のオン／オフ制御や、警告表示等に利用される。
【００３１】
このような構成において、接続端子Ｖｏ０及びＤｏ０に発光ダイオードＬＥＤ０が正常に接続されると共に接続端子Ｄｏ０が接地電圧にショートしていない状態、すなわち異常接続が発生していない状態では、ＤＣ‐ＤＣコンバータ２が作動すると出力電圧Ｖｏが発光ダイオードＬＥＤ０のアノードに印加される。ドライブトランジスタＭ０のゲートにはバイアス電圧Ｖｂが印加されていることからドライブトランジスタＭ０はオンし、発光ダイオードＬＥＤ０は通電されて発光する。ＤＣ‐ＤＣコンバータ２は、ドライブトランジスタＭ０のドレイン電圧である電圧ＶＤｏ０が、基準電圧Ｖｒｅｆに等しくなるように出力電圧Ｖｏを制御することから、発光ダイオードＬＥＤ０に流れる電流は、ドライブトランジスタＭ０のゲートに印加されているバイアス電圧ＶｂとドライブトランジスタＭ０のドレイン電圧である電圧ＶＤｏ０で決まる電流値に制御される。
【００３２】
ドライブトランジスタＭ０のドレイン電圧ＶＤｏ０が発生すると、該電圧分だけＮＭＯＳトランジスタＭ１１のソース電圧が上昇する。ＮＭＯＳトランジスタＭ１１のゲート電圧にはバイアス電圧Ｖｂ０が入力されているため、結局、ＮＭＯＳトランジスタＭ１１のゲート‐ソース間電圧は減少し、ＮＭＯＳトランジスタＭ１１のドレイン電流ｉｄ１１も減少する。このため、抵抗Ｒ１１の電圧降下が減り、ＮＭＯＳトランジスタＭ１１のドレイン電圧が上昇する。該電圧がバッファ１２から出力され、発光ダイオードＬＥＤ０の接続が正常である場合には、バッファ１２からハイレベルの異常接続検出信号ＳＨ０が出力される。
【００３３】
これに対して、発光ダイオードＬＥＤ０が接続端子Ｖｏ０及び／又はＤｏ０に接続されていないオープン状態の場合は、ドライブトランジスタＭ０のドレイン電圧ＶＤｏ０はほぼ０Ｖになる。このことから、ＮＭＯＳトランジスタＭ１１のゲート‐ソース間電圧はバイアス電圧Ｖｂ０とほぼ等しくなるので、ＮＭＯＳトランジスタＭ１１のドレイン電流ｉｄ１１は、発光ダイオードＬＥＤ０が正常に接続されている場合と比較して大幅に増加する。このため、抵抗Ｒ１１による電圧降下も大きくなり、ＮＭＯＳトランジスタＭ１１のドレイン電圧が低下し、バッファ１２からローレベルの異常接続検出信号ＳＨ０が出力される。
【００３４】
ＭＯＳトランジスタのドレイン電流は、ゲート‐ソース間電圧の電圧変化の２乗に比例するため、単純にドライブトランジスタＭ０のドレイン電圧ＶＤｏ０を検出するよりも、該ドレイン電圧ＶＤｏ０をＮＭＯＳトランジスタＭ１１のゲート電圧の変化分としてＮＭＯＳトランジスタＭ１１のドレイン電流に変換し、抵抗Ｒ１１で該ドレイン電流を電流‐電圧変換することで異常接続の検出感度を上げることができる。
一方、接続端子Ｄｏ０が接地電圧にショートされている場合は、接続端子Ｄｏ０の電圧が０Ｖにクランプされるため、発光ダイオードＬＥＤ０が接続されていないオープン状態と同様の動作となり、異常接続検出回路５から出力される異常接続検出信号ＳＨ０はローレベルになる。
【００３５】
このように、本第１の実施の形態における異常接続検出回路は、ドライブトランジスタＭ０のドレイン電圧ＶＤｏ０を、ＮＭＯＳトランジスタＭ１１のゲート電圧の変化分としてＮＭＯＳトランジスタＭ１１のドレイン電流に変換し、抵抗Ｒ１１で該ドレイン電流を電流‐電圧変換することで異常接続の検出感度を上げることができ、簡単な回路で正確に負荷の異常接続、すなわち接続端子Ｖｏ０及びＤｏ０に発光ダイオードＬＥＤ０が正常に接続されているか否かと、接続端子Ｄｏ０が接地電圧にショートしていないか否かの検出をそれぞれ行うことができる。
【００３６】
第２の実施の形態．
前記第１の実施の形態では、バッファ１２の入力電圧によってはバッファ１２に貫通電流が流れる場合があった。そこで、ＮＭＯＳトランジスタＭ１１のドレイン電流に比例した電流を生成すると共に、該比例電流から所定の比較電流を減算して得られた電流を電圧に変換しバッファ１２に入力するようにして、バッファ１２に貫通電流が流れにくくするようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図２は、本発明の第２の実施の形態における異常接続検出回路を備えた駆動装置の例を示した図である。なお、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００３７】
図２における図１との相違点は、抵抗Ｒ１１の代わりにＰＭＯＳトランジスタＭ１２，Ｍ１３及びＮＭＯＳトランジスタＭ１４を設けたことにあり、これに伴って、図１の異常接続検出回路５を異常接続検出回路５ａに、図１の駆動装置１を駆動装置１ａにした。
図２において、駆動装置１ａは、ＤＣ‐ＤＣコンバータ２と、基準電圧発生回路３と、第１バイアス電圧生成回路４と、ドライブトランジスタＭ０と、発光ダイオードＬＥＤ０の異常接続を検出する異常接続検出回路５ａとを備えている。なお、駆動装置１ａは１つのＩＣに集積されるようにしてもよい。
【００３８】
異常接続検出回路５ａは、第２バイアス電圧生成回路１１と、ＮＭＯＳトランジスタＭ１１，Ｍ１４と、カレントミラー回路を形成するＰＭＯＳトランジスタＭ１２，Ｍ１３と、バッファ１２とで構成されている。なお、ＮＭＯＳトランジスタＭ１４、ＰＭＯＳトランジスタＭ１２，Ｍ１３及びバッファ１２は異常検出回路部をなし、ＮＭＯＳトランジスタＭ１４及びＰＭＯＳトランジスタＭ１２，Ｍ１３は減算回路を、ＮＭＯＳトランジスタＭ１４は第２トランジスタをそれぞれなす。
異常接続検出回路５ａは、接続端子Ｖｏ０及びＤｏ０に発光ダイオードＬＥＤ０が正常に接続されているか否かと、接続端子Ｄｏ０が接地電圧にショートしていないか否かの検出をそれぞれ行う。異常接続検出回路５ａは、接続端子Ｖｏ０及び／又はＤｏ０に発光ダイオードＬＥＤ０が正常に接続されていないことを検出した場合と、接続端子Ｄｏ０が接地電圧にショートしていることを検出した場合は、所定の異常接続検出信号ＳＨ０を出力する。
【００３９】
ＤＣ‐ＤＣコンバータ２の出力電圧Ｖｏは、接続端子Ｖｏ０とＰＭＯＳトランジスタＭ１２及びＭ１３の各ソースにそれぞれ印加されている。ＰＭＯＳトランジスタＭ１２及びＭ１３の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ１２のドレインに接続されている。ＰＭＯＳトランジスタＭ１２のドレインはＮＭＯＳトランジスタＭ１１のドレインに接続され、ＰＭＯＳトランジスタＭ１３のドレインと接地電圧との間にはＮＭＯＳトランジスタＭ１４が接続されている。ＮＭＯＳトランジスタＭ１１及びＭ１４の各ゲートは接続され、該接続部にはバイアス電圧Ｖｂ０が入力されている。また、ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１４の各ドレインの接続部は、バッファ１２の入力端に接続されている。
【００４０】
このような構成において、異常接続が発生していない場合、前記第１の実施の形態と同様、ＮＭＯＳトランジスタＭ１１のドレイン電流ｉｄ１１が減少する。該ドレイン電流ｉｄ１１は、ＰＭＯＳトランジスタＭ１２とＰＭＯＳトランジスタＭ１３で構成されたカレントミラー回路で折り返され、ＮＭＯＳトランジスタＭ１４のドレイン電流ｉｄ１４になる。ＮＭＯＳトランジスタＭ１４のゲートには、ＮＭＯＳトランジスタＭ１１と同じバイアス電圧Ｖｂ０が入力されており、ＮＭＯＳトランジスタＭ１４のゲート‐ソース間電圧は、ＮＭＯＳトランジスタＭ１１のゲート‐ソース間電圧よりもドライブトランジスタＭ０のドレイン電圧分だけ大きくなる。このため、ＮＭＯＳトランジスタＭ１４は、ＮＭＯＳトランジスタＭ１１のドレイン電流ｉｄ１１以上のドレイン電流を流そうとしてＮＭＯＳトランジスタＭ１４のドレイン電圧は低下する。該ドレイン電圧が、バッファ１２に入力され、接続が正常の場合には、異常接続検出回路５ａはローレベルの異常接続検出信号ＳＨ０を出力する。
【００４１】
次に、発光ダイオードＬＥＤ０が接続端子Ｖｏ０及び／又はＤｏ０に接続されていないオープン状態の場合、又は接続端子Ｄｏ０が接地電圧にショートしている場合は、ドライブトランジスタＭ０のドレイン電圧ＶＤｏ０はほぼ０Ｖになり、ＮＭＯＳトランジスタＭ１１のゲート‐ソース間電圧とＮＭＯＳトランジスタＭ１４のゲート‐ソース間電圧は、共にバイアス電圧Ｖｂ０でほぼ等しくなる。このため、ＮＭＯＳトランジスタＭ１４のドレイン電圧は、ＤＣ‐ＤＣコンバータ２の出力電圧ＶｏからＰＭＯＳトランジスタＭ１２のゲート電圧分だけ低下した電圧になる。該電圧がバッファ１２から出力されることから、発光ダイオードＬＥＤ０が接続端子Ｖｏ０及び／又はＤｏ０に接続されていないオープン状態の場合、又は接続端子Ｄｏ０が接地電圧にショートしている場合は、異常接続検出回路５はハイレベルの異常接続検出信号ＳＨ０を出力する。
【００４２】
また、図２において、異常接続を検出したときの異常接続検出信号ＳＨ０の論理レベルを図１と同じになるようにする場合は、ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１４との接続部とバッファ１２の入力端との間に定電流源を使用したインバータを接続するとよく、このようにした場合、図２は図３のようになる。なお、図３では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図３における図２との相違点は、デプレッション型のＮＭＯＳトランジスタＭ１５とＮＭＯＳトランジスタＭ１６からなるインバータを追加したことにある。なお、特に明記していないＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは、すべてエンハンスメント型である。
【００４３】
ＤＣ‐ＤＣコンバータ２の出力電圧Ｖｏと接地電圧との間には、デプレッション型のＮＭＯＳトランジスタＭ１５及びＮＭＯＳトランジスタＭ１６が直列に接続されており、該接続部はバッファ１２の入力端に接続されている。デプレッション型のＮＭＯＳトランジスタＭ１５は、ゲートがソースに接続されて定電流源をなし、ＮＭＯＳトランジスタＭ１６のゲートは、ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１４との接続部に接続されている。デプレッション型のＮＭＯＳトランジスタＭ１５及びＮＭＯＳトランジスタＭ１６は、ＮＭＯＳトランジスタＭ１６がデプレッション型のＮＭＯＳトランジスタＭ１５を定電流負荷としたインバータを形成している。なお、該インバータとバッファ１２は２値化回路をなす。
【００４４】
すなわち、図３の回路は、図２の異常接続検出回路５ａの異常接続検出信号ＳＨ０の信号レベルを反転して、図１の回路の論理に合せたものであり、発光ダイオードＬＥＤ０が接続端子Ｖｏ０及び／又はＤｏ０に接続されていないオープン状態又は接続端子Ｄｏ０が接地電圧にショートしている状態でない正常時はハイレベルの異常接続検出信号ＳＨ０を出力し、発光ダイオードＬＥＤ０が接続端子Ｖｏ０及び／又はＤｏ０に接続されていないオープン状態又は接続端子Ｄｏ０が接地電圧にショートしている状態である異常時はローレベルの異常接続検出信号ＳＨ０を出力する。また、図３の回路では、図２の場合よりも更にバッファ１２に貫通電流が流れにくくすることができる。
【００４５】
このように、本第２の実施の形態における異常接続検出回路は、ＮＭＯＳトランジスタＭ１１のドレイン電流に比例した電流を生成すると共に、該比例電流から所定の比較電流を減算して得られた電流を電圧に変換しバッファ１２に入力するようにした。このことから、前記第１の実施の形態と同様の効果を得ることができると共に、バッファ１２に貫通電流が流れにくくすることができる。
【００４６】
第３の実施の形態．
前記第２の実施の形態では、ＮＭＯＳトランジスタＭ１１及びＭ１４の各ゲートにそれぞれ同じバイアス電圧Ｖｂ０を入力するようにしたが、ＮＭＯＳトランジスタＭ１１及びＭ１４の各ゲートにそれぞれ異なる電圧のバイアス電圧を入力するようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図４は、本発明の第３の実施の形態における異常接続検出回路を備えた駆動装置の例を示した図である。なお、図４では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図４における図２との相違点は、所定のバイアス電圧Ｖｂ１を生成してＮＭＯＳトランジスタＭ１４のゲートに出力する第３バイアス電圧生成回路１５を設けたことにあり、これに伴って、図２の異常接続検出回路５ａを異常接続検出回路５ｂに、図２の駆動装置１ａを駆動装置１ｂにした。
【００４７】
図４において、駆動装置１ｂは、ＤＣ‐ＤＣコンバータ２と、基準電圧発生回路３と、第１バイアス電圧生成回路４と、ドライブトランジスタＭ０と、発光ダイオードＬＥＤ０の異常接続を検出する異常接続検出回路５ｂとを備えている。なお、駆動装置１ｂは１つのＩＣに集積されるようにしてもよい。
異常接続検出回路５ｂは、第２バイアス電圧生成回路１１と、ＮＭＯＳトランジスタＭ１１，Ｍ１４と、ＰＭＯＳトランジスタＭ１２，Ｍ１３と、バッファ１２と、所定のバイアス電圧Ｖｂ１を生成して出力する第３バイアス電圧生成回路１５とで構成されている。なお、バイアス電圧Ｖｂ１は第２バイアス電圧をなす。異常接続検出回路５ｂは、接続端子Ｖｏ０及びＤｏ０に発光ダイオードＬＥＤ０が正常に接続されているか否かと、接続端子Ｄｏ０が接地電圧にショートしていないか否かの検出をそれぞれ行う。異常接続検出回路５ｂは、接続端子Ｖｏ０及び／又はＤｏ０に発光ダイオードＬＥＤ０が正常に接続されていないことを検出した場合と、接続端子Ｄｏ０が接地電圧にショートしていることを検出した場合は、所定の異常接続検出信号ＳＨ０を出力する。
【００４８】
ＮＭＯＳトランジスタＭ１１のゲートにはバイアス電圧Ｖｂ０が入力され、ＮＭＯＳトランジスタＭ１４のゲートにはバイアス電圧Ｖｂ１が入力されている。
このような構成において、異常接続が発生していない場合、前記第２の実施の形態と同様、ＮＭＯＳトランジスタＭ１１のドレイン電流ｉｄ１１が減少する。該ドレイン電流ｉｄ１１は、ＰＭＯＳトランジスタＭ１２とＰＭＯＳトランジスタＭ１３で構成されたカレントミラー回路で折り返され、ＮＭＯＳトランジスタＭ１４のドレイン電流ｉｄ１４になる。ＮＭＯＳトランジスタＭ１４のゲートには、ＮＭＯＳトランジスタＭ１１と異なるバイアス電圧Ｖｂ１が入力されている。
【００４９】
バイアス電圧Ｖｂ０及びＶｂ１の固定バイアス電圧値をＶｂ０＞Ｖｂ１になるように設定した場合、ＮＭＯＳトランジスタＭ１４のゲート‐ソース間電圧は、ＮＭＯＳトランジスタＭ１１のゲート‐ソース間電圧から、｛ＶＤｏ０−（Ｖｂ０−Ｖｂ１）｝分だけ大きくなるため、ＮＭＯＳトランジスタＭ１４はＮＭＯＳトランジスタＭ１１のドレイン電流ｉｄ１１以上のドレイン電流を流そうとする。このことからＮＭＯＳトランジスタＭ１４のドレイン電圧は、ほとんど接地電圧レベルになり、該電圧がバッファ１２に入力され、接続が正常な場合には、異常接続検出回路５はローレベルの異常接続検出信号ＳＨ０を出力する。但し、固定バイアス電圧差（Ｖｂ０−Ｖｂ１）は、ドライブトランジスタＭ０のドレイン電圧以下になるように設定する。
【００５０】
次に、発光ダイオードＬＥＤ０が接続端子Ｖｏ０及び／又はＤｏ０に接続されていないオープン状態の場合、又は接続端子Ｄｏ０が接地電圧にショートしている場合は、ドライブトランジスタＭ０のドレイン電圧ＶＤｏ０はほぼ０Ｖになるため、ＮＭＯＳトランジスタＭ１１のゲート‐ソース間電圧は、固定バイアス電圧Ｖｂ０と同電圧になり、ＮＭＯＳトランジスタＭ１４のゲート‐ソース間電圧は、固定バイアス電圧Ｖｂ１と同電圧になる。固定バイアス電圧はＶｂ０＞Ｖｂ１であるため、ＮＭＯＳトランジスタＭ１４は、ＮＭＯＳトランジスタＭ１１のドレイン電流ｉｄ１１以下のドレイン電流しか流せないため、ＮＭＯＳトランジスタＭ１４のドレイン電圧は、ＤＣ‐ＤＣコンバータ２の出力電圧Ｖｏ付近の電圧になる。該電圧がバッファ１２に入力されることから、発光ダイオードＬＥＤ０が接続端子Ｖｏ０及び／又はＤｏ０に接続されていないオープン状態の場合、又は接続端子Ｄｏ０が接地電圧にショートしている場合は、異常接続検出回路５はハイレベルの異常接続検出信号ＳＨ０を出力する。
【００５１】
また、図４において、異常接続を検出したときの異常接続検出信号ＳＨ０の論理レベルを図１と同じになるようにする場合は、ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１４との接続部とバッファ１２の入力端との間に定電流源を使用したインバータを接続するとよく、このようにした場合、図４は図５のようになる。なお、図５では、図４と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図４との相違点のみ説明する。
図５における図４との相違点は、デプレッション型のＮＭＯＳトランジスタＭ１５とＮＭＯＳトランジスタＭ１６からなるインバータを追加したことにある。
図５におけるデプレッション型のＮＭＯＳトランジスタＭ１５とＮＭＯＳトランジスタＭ１６からなるインバータの動作は、図３と同様であるのでその説明を省略する。
【００５２】
このように、本第３の実施の形態における異常接続検出回路は、ＮＭＯＳトランジスタＭ１１及びＭ１４の各ゲートにそれぞれ異なる電圧のバイアス電圧を入力するようにしたことから、前記第２の実施の形態と同様の効果を得ることができると共に、バッファ１２に貫通電流が更に流れにくくすることができる。
【００５３】
なお、前記第１から第３の各実施の形態では、１個の発光ダイオードＬＥＤ０を発光させるための駆動装置を例にして示したが、本発明はこれに限定するものではなく、複数の発光ダイオードを発光させる場合は、図６のようになる。図６では、３個の発光ダイオードを発光させる場合を例にして示している。
図６において、駆動装置は、ＤＣ‐ＤＣコンバータ２、ドライブトランジスタＭ０〜Ｍ２、発光ダイオードＬＥＤ０〜ＬＥＤ２の駆動電流を設定する基準電圧Ｖｒｅｆ、基準電圧Ｖｒｅｆに比例したバイアス電圧Ｖｂを生成して出力する第１バイアス電圧生成回路４、及び接続端子Ｖｏ０〜Ｖｏ２及びＤｏ０〜Ｄｏ２の異常接続を検出する異常接続検出回路５、２０、３０で構成されている。図６の駆動装置は１つのＩＣに集積されるようにしてもよい。
【００５４】
ＤＣ‐ＤＣコンバータ２は、ドライブトランジスタＭ０のドレイン電圧ＶＤｏ０が基準電圧Ｖｒｅｆと等しくなるように出力電圧Ｖｏを制御する。ドライブトランジスタＭ０〜Ｍ２の各ゲートは接続され、該接続部にバイアス電圧Ｖｂが入力されていることから、発光ダイオードＬＥＤ１及びＬＥＤ２に流れる各電流は発光ダイオードＬＥＤ０に流れる電流と同じ電流値になる。基準電圧Ｖｒｅｆとバイアス電圧Ｖｂは比例関係にあり、発光ダイオードＬＥＤ０のドライブ電流を増減しても常にドライブトランジスタＭ０が飽和動作するようにしている。異常接続検出回路５、２０、３０はすべて同じ回路であり、前記第１から第３の各実施の形態で説明した回路を使用することができる。異常接続検出回路は、接続端子Ｖｏ０〜Ｖｏ２及びＤｏ０〜Ｄｏ２に対応して設けてあり、各接続端子Ｖｏ０〜Ｖｏ２及びＤｏ０〜Ｄｏ２に発光ダイオードが正常に接続されているか否かと、接続端子Ｄｏ０〜Ｄｏ２が接地電圧にショートしていないかを検出し、該検出結果を異常接続検出信号ＳＨ０〜ＳＨ２としてそれぞれ出力し、これらの異常接続検出信号ＳＨ０〜ＳＨ２は、ＤＣ‐ＤＣコンバータ２のオン／オフ制御等に利用される。
【００５５】
なお、前記説明では、昇圧型のＤＣ‐ＤＣコンバータ２を使用した場合を例にして説明したが、これは一例であり、本発明はこれに限定するものではなく、昇圧型のＤＣ‐ＤＣコンバータ２の代わりに定電圧回路を使用するようにすればよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施の形態における異常接続検出回路を備えた駆動装置の例を示した図である。
【図２】本発明の第２の実施の形態における異常接続検出回路を備えた駆動装置の例を示した図である。
【図３】本発明の第２の実施の形態における異常接続検出回路を備えた駆動装置の他の例を示した図である。
【図４】本発明の第３の実施の形態における異常接続検出回路を備えた駆動装置の例を示した図である。
【図５】本発明の第３の実施の形態における異常接続検出回路を備えた駆動装置の他の例を示した図である。
【図６】本発明の第１から第３の各実施の形態における異常接続検出回路を備えた駆動装置の他の例を示した図である。
【図７】従来の異常接続検出回路の例を示した図である。
【符号の説明】
【００５７】
１，１ａ，１ｂ  駆動装置
２  ＤＣ‐ＤＣコンバータ
３  基準電圧発生回路
４  第１バイアス電圧生成回路
５，５ａ，５ｂ，２０，３０  異常接続検出回路
１１  第２バイアス電圧生成回路
１２  バッファ
１５  第３バイアス電圧生成回路
Ｍ０〜Ｍ２  ドライブトランジスタ
Ｒ１１  抵抗
Ｍ１１，Ｍ１４，Ｍ１６  ＮＭＯＳトランジスタ
Ｍ１５  デプレッション型のＮＭＯＳトランジスタ
Ｍ１２，Ｍ１３  ＰＭＯＳトランジスタ
ＬＥＤ０〜ＬＥＤ２  発光ダイオード
【図１】
0004731257.tif 000002
【図２】
0004731257.tif 000003
【図３】
0004731257.tif 000004
【図４】
0004731257.tif 000005
【図５】
0004731257.tif 000006
【図６】
0004731257.tif 000007
【図７】
0004731257.tif 000008