【手続補正書】
【提出日】平成15年6月23日(2003.6.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正の内容】
【請求項３】
前記データ保持手段は、
直列に接続された少なくとも１の第１および第２の信号反転手段を有し、
前記少なくとも１の第１の信号反転手段の入力ノードには前記センス増幅手段の出力が与えられ、前記少なくとも１の第２の信号反転手段の出力は前記外部出力端子に接続されるとともに、前記センス増幅手段の出力側に接続されてループ経路を形成し、
前記保持データを検出することが可能なノードは、前記少なくとも１の第１の信号反転手段の出力ノードであって、
前記保持前データを検出することが可能なノードは、前記少なくとも１の第１の信号反転手段の入力ノードである請求項２記載の半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
前記データ読み出し手段は、前記センス増幅手段の出力部と前記データ保持手段の入力部との間に介挿され、前記データを所定の期間遅延させて出力する遅延手段を備え、
前記データ比較手段は、
前記センス増幅手段の出力と前記遅延手段の出力とを受け、前記読み出し制御信号のうち、前記活性化信号が与えられている期間は、前記センス増幅手段の出力を出力し、前記非活性化信号が与えられている期間は、前記遅延手段の出力を出力する切り替え手段と、
前記読み出し制御信号を受け、前記活性化信号が与えられるタイミングに対応して前記タイミング信号を生成するパルス生成手段とを有し、
前記データ保持手段は、
直列に接続された少なくとも１の第１および第２の信号反転手段を有し、
前記少なくとも１の第１の信号反転手段の入力ノードには前記センス増幅手段の出力が与えられ、前記少なくとも１の第２の信号反転手段の出力は前記外部出力端子に接続されるとともに、前記センス増幅手段の出力側に接続されてループ経路を形成し、
前記保持データを検出することが可能なノードは、前記少なくとも１の第１の信号反転手段の入力ノードであり、
前記保持前データを検出することが可能なノードは、前記切り替え手段の出力ノードである請求項５記載の半導体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
前記所定の結果は、
前記保持前データと前記保持データとが異なる第１の結果と、
前記保持前データと前記保持データとが同一である第２の結果とを含み、
前記データ比較手段は、
一方の入力を前記保持データを検出することが可能な第１のノードに接続され、他方の入力を前記保持前データを検出することが可能な第２のノードに接続され、前記保持前データと前記保持データとが異なる場合にのみ、パルス状の第１の比較結果信号を出力する第１の組み合わせ論理回路と、
一方の入力を前記保持データを検出することが可能な第３のノードに接続され、他方の入力を前記保持前データを検出することが可能な第４のノードに接続され、前記保持前データと前記保持データとが異なる場合にのみ、パルス状の信号を出力する第２の組み合わせ論理回路と、
前記第２の組み合わせ論理回路の出力と、前記活性化信号が与えられるタイミングに対応して与えられるパルス状のタイミング信号とを受け、前記保持前データと前記保持データとが同一の場合にのみ、前記タイミング信号に対応したパルス状の第２の比較結果信号を出力する第３の組み合わせ論理回路と、
前記第１の組み合わせ論理回の出力と、前記第３の組み合わせ論理回路の出力とを受け、前記保持前データと前記保持データとが異なる場合には前記第１の比較結果信号を、前記保持前データと前記保持データとが同一の場合には前記第２の比較結果信号を出力する第４の組み合わせ論理回路とを有する請求項１記載の半導体記憶装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項９
【補正方法】変更
【補正の内容】
【請求項９】
前記データ読み出し手段は、前記センス増幅手段の出力部と前記データ保持手段の入力部との間に介挿され、前記データを所定の期間遅延させて出力する遅延手段を備え、
前記データ比較手段は、
前記センス増幅手段の出力と前記遅延手段の出力とを受け、前記読み出し制御信号のうち、前記活性化信号が与えられている期間は、前記センス増幅手段の出力を出力し、前記非活性化信号が与えられている期間は、前記遅延手段の出力を出力する切り替え手段と、
前記読み出し制御信号を受け、前記活性化信号が与えられるタイミングに対応して前記タイミング信号を生成するパルス生成手段とを有し、
前記データ保持手段は、
直列に接続された少なくとも１の第１および第２の信号反転手段を有し、
前記少なくとも１の第１の信号反転手段の入力ノードには前記センス増幅手段の出力が与えられ、前記少なくとも１の第２の信号反転手段の出力は前記外部出力端子に接続されるとともに、前記センス増幅手段の出力側に接続されてループ経路を形成し、
前記保持データを検出することが可能な第１のノードは、前記少なくとも１の第１の信号反転手段の出力ノードであり、
前記保持前データを検出することが可能な第２のノードは、前記少なくとも１の第１の信号反転手段の入力ノードであり、
前記保持データを検出することが可能な第３のノードは、前記少なくとも１の第１の信号反転手段の入力ノードであり、
前記保持前データを検出することが可能な第４のノードは、前記切り替え手段の出力ノードである請求項８記載の半導体記憶装置。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
【発明が解決しようとする課題】
ＳＲＡＭ９０を一例として説明した従来の半導体記憶装置は以上のように構成されているので、センスイネーブル信号ＳＥは“Ｈ”状態と“Ｌ”状態が交互に規則的に与えられている。センスイネーブル信号ＳＥが“Ｈ”状態の期間は、いわゆるセンス時間ということになるが、前に読み出したデータ（データ保持手段Ｌにラッチされたデータ）と、現在読み出されているデータが同じ場合（例えば図１５に示すサイクル２とサイクル３の場合）においては、両データが同じであることが確認されればそれ以上のセンス時間は不要である。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また、前に読み出したデータ（データ保持手段Ｌにラッチされたデータ）と、現在読み出されているデータが異なる場合（例えば図１５に示すサイクル１とサイクル２の場合）において、センス時間は、短い場合は、出力ノードＮ２が変化するまでの時間、長くてもデータ保持手段Ｌにラッチされたデータ、すなわち出力ノードＮ３が反転するまでの所定時間、すなわちラッチ反転時間だけで十分である。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
しかしながら、従来の半導体記憶装置では図１５に示すように、センス時間はラッチ反転時間が経過した後にまで及び、センスする必要がなくなってもセンスイネーブル信号ＳＥが“Ｈ”状態の期間が続くことになる。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明に係る請求項３記載の半導体記憶装置は、前記データ保持手段が、直列に接続された少なくとも１の第１および第２の信号反転手段を有し、前記少なくとも１の第１の信号反転手段の入力ノードには前記センス増幅手段の出力が与えられ、前記少なくとも１の第２の信号反転手段の出力は前記外部出力端子に接続されるとともに、前記センス増幅手段の出力側に接続されてループ経路を形成し、前記保持データを検出することが可能なノードは、前記少なくとも１の第１の信号反転手段の出力ノードであって、前記保持前データを検出することが可能なノードは、前記少なくとも１の第１の信号反転手段の入力ノードである。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
本発明に係る請求項６記載の半導体記憶装置は、前記データ読み出し手段が、前記センス増幅手段の出力部と前記データ保持手段の入力部との間に介挿され、前記データを所定の期間遅延させて出力する遅延手段を備え、前記データ比較手段は、前記センス増幅手段の出力と前記遅延手段の出力とを受け、前記読み出し制御信号のうち、前記活性化信号が与えられている期間は、前記センス増幅手段の出力を出力し、前記非活性化信号が与えられている期間は、前記遅延手段の出力を出力する切り替え手段と、前記読み出し制御信号を受け、前記活性化信号が与えられるタイミングに対応して前記タイミング信号を生成するパルス生成手段とを有し、前記データ保持手段は、直列に接続された少なくとも１の第１および第２の信号反転手段を有し、前記少なくとも１の第１の信号反転手段の入力ノードには前記センス増幅手段の出力が与えられ、前記少なくとも１の第２の信号反転手段の出力は前記外部出力端子に接続されるとともに、前記センス増幅手段の出力側に接続されてループ経路を形成し、前記保持データを検出することが可能なノードは、前記少なくとも１の第１の信号反転手段の入力ノードであり、前記保持前データを検出することが可能なノードは、前記切り替え手段の出力ノードである。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
本発明に係る請求項８記載の半導体記憶装置は、前記所定の結果が、前記保持前データと前記保持データとが異なる第１の結果と、前記保持前データと前記保持データとが同一である第２の結果とを含み、前記データ比較手段は、一方の入力を前記保持データを検出することが可能な第１のノードに接続され、他方の入力を前記保持前データを検出することが可能な第２のノードに接続され、前記保持前データと前記保持データとが異なる場合にのみ、パルス状の第１の比較結果信号を出力する第１の組み合わせ論理回路と、一方の入力を前記保持データを検出することが可能な第３のノードに接続され、他方の入力を前記保持前データを検出することが可能な第４のノードに接続され、前記保持前データと前記保持データとが異なる場合にのみ、パルス状の信号を出力する第２の組み合わせ論理回路と、前記第２の組み合わせ論理回路の出力と、前記活性化信号が与えられるタイミングに対応して与えられるパルス状のタイミング信号とを受け、前記保持前データと前記保持データとが同一の場合にのみ、前記タイミング信号に対応したパルス状の第２の比較結果信号を出力する第３の組み合わせ論理回路と、前記第１の組み合わせ論理回の出力と、前記第３の組み合わせ論理回路の出力とを受け、前記保持前データと前記保持データとが異なる場合には前記第１の比較結果信号を、前記保持前データと前記保持データとが同一の場合には前記第２の比較結果信号を出力する第４の組み合わせ論理回路とを有している。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
本発明に係る請求項９記載の半導体記憶装置は、前記データ読み出し手段が、前記センス増幅手段の出力部と前記データ保持手段の入力部との間に介挿され、前記データを所定の期間遅延させて出力する遅延手段を備え、前記データ比較手段は、前記センス増幅手段の出力と前記遅延手段の出力とを受け、前記読み出し制御信号のうち、前記活性化信号が与えられている期間は、前記センス増幅手段の出力を出力し、前記非活性化信号が与えられている期間は、前記遅延手段の出力を出力する切り替え手段と、前記読み出し制御信号を受け、前記活性化信号が与えられるタイミングに対応して前記タイミング信号を生成するパルス生成手段とを有し、前記データ保持手段は、直列に接続された少なくとも１の第１および第２の信号反転手段を有し、前記少なくとも１の第１の信号反転手段の入力ノードには前記センス増幅手段の出力が与えられ、前記少なくとも１の第２の信号反転手段の出力は前記外部出力端子に接続されるとともに、前記センス増幅手段の出力側に接続されてループ経路を形成し、前記保持データを検出することが可能な第１のノードは、前記少なくとも１の第１の信号反転手段の出力ノードであり、前記保持前データを検出することが可能な第２のノードは、前記少なくとも１の第１の信号反転手段の入力ノードであり、前記保持データを検出することが可能な第３のノードは、前記少なくとも１の第１の信号反転手段の入力ノードであり、前記保持前データを検出することが可能な第４のノードは、前記切り替え手段の出力ノードである。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
リセット回路ＲＳにはセンスイネーブル信号ＳＥ（読み出し制御信号）が入力され、その出力ノードＮ５はセンスアンプＳＡおよびトライステートバッファＴＢに接続される構成となっており、センスアンプＳＡおよびトライステートバッファＴＢは出力ノードＮ５から与えられる信号に応じて活性あるいは非活性状態となり、活性状態の場合にビット線ＢＬおよびバーＢＬに読み出される信号の電位差を増幅して出力ノードＮ２から出力する。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
データ保持手段Ｌ１においては、サイクル１になっても暫くの間は直前の状態を維持しており、出力ノードＮ２は“Ｌ”状態、出力ノードＮ３は“Ｈ”状態なのでＥＸＮＯＲ回路Ｇ１の出力ノードＮ４は“Ｌ”状態である。


【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
データ保持手段Ｌ１においては、サイクル２になっても暫くの間は直前の状態を維持しており、出力ノードＮ２は“Ｈ”状態、出力ノードＮ３は“Ｌ”状態なのでＥＸＮＯＲ回路Ｇ１の出力ノードＮ４は“Ｌ”状態である。


【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
そして、サイクル２で新たに読みだしたデータがデータ保持手段Ｌ１に到達する（出力ノードＮ２が“Ｌ”状態になる）と、出力ノードＮ３は“Ｌ”状態にあるので、ＥＸＮＯＲ回路Ｇ１の出力ノードＮ４は“Ｈ”状態となる。従って、リセット回路ＲＳの出力ノードＮ５は“Ｌ”状態になる。これは、“Ｈ”状態にあったセンスイネーブル信号ＳＥを途中で“Ｌ”状態とするに等しい動作である。


【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
読み出しデータが変化しないので、出力ノードＮ２は“Ｌ”状態、出力ノードＮ３は“Ｈ”状態を維持し、ＥＸＮＯＲ回路Ｇ１の出力ノードＮ４は“Ｌ”状態を維持する。従って、“Ｈ”状態にあるセンスイネーブル信号ＳＥを、実質的に途中で“Ｌ”状態にすることはない。


【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】削除
【補正の内容】
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正の内容】
【０１１０】
このデータ変化検出期間は、出力ノードＮ１が変化してから出力ノードＮ２が変化するまでの期間によって規定される。従って、出力ノードＮ１が変化してから出力ノードＮ２が変化するまでの期間が長くなるように、増幅手段（ドライバやバッファ等）や論理反転手段（インバータ等）を出力ノードＮ２、Ｎ３、Ｎ１１、およびデータ出力ポートＤＯに付加することで、このデータ変化検出期間を長くすることができる。


【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
データ変化検出期間を長くすることによる利点は、出力ノードＮ８を確実に“Ｌ”状態にできることにある。すなわち、出力ノードＮ１が変化してから出力ノードＮ２が変化するまでの期間が短いと、ＥＸＮＯＲ回路Ｇ２を構成する半導体素子（トランジスタ等）の動作が変化に追いつけず、出力ノードＮ８を確実に“Ｌ”状態にできないからである。


【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１３８
【補正方法】変更
【補正の内容】
【０１３８】
やがて、出力ノードＮ２が“Ｌ”状態になると、ＥＸＮＯＲ回路Ｇ２の出力ノードＮ８は“Ｈ”状態となる。


【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１４１
【補正方法】変更
【補正の内容】
【０１４１】
次に、サイクル２からサイクル３に変わっても、入出力線ＩＯおよびバーＩＯに出力される読み出しデータは変化しない。サイクル３の直前においては、ＥＸＮＯＲ回路Ｇ２の出力ノードＮ８は“Ｈ”状態であり、パルス生成手段ＰＧの出力ノードＮ７は“Ｌ”状態であるので、ＡＮＤ回路Ｇ３の出力ノードＮ９は“Ｌ”である。また、サイクル３の直前においてはＥＸＮＯＲ回路Ｇ１の出力ノードＮ４は“Ｌ”状態であるので、ＯＲ回路Ｇ４の出力ノードＮ１０は“Ｌ”であり、リセット回路ＲＳはセンスイネーブル信号ＳＥをそのまま出力ノードＮ５から出力する。