(57)【特許請求の範囲】
【請求項１】
第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられた第
１のチャネル領域と、第１のゲートと、を備えた第１のトランジスタと、
第３の端子と、第４の端子と、前記第３の端子と前記第４の端子との間に設けられた第
２のチャネル領域と、第２のゲートと、を備えた第２のトランジスタと、
第１の電圧供給線と、
第２の電圧供給線と、
第１の電極と第２の電極とを備えた容量素子と、を含み、
前記第１の電極は、前記第１のゲートに接続され、
前記第２の電極は、前記第２の電圧供給線に接続され、
前記第３の端子は、前記前記第１のゲートに接続され、
前記第４の端子は、前記第１の端子に接続され、
第１の期間に設定された前記第１のトランジスタの前記第１のゲートのゲート電圧に対
応する電流レベルを有する駆動電流が第２の期間の少なくとも一部に前記第１のトランジ
スタを流れ、
前記第１の期間の少なくとも一部において、逆バイアス電流が、前記第３の端子から前
記第４の端子を経由した後、前記第１の端子から前記第２の端子を経由して第１の電位に
設定された前記第１の電圧供給線へ流れ、
前記駆動電流は、前記第１の電位とは異なる第２の電位に設定された前記第１の電圧供
給線から前記第２の端子を経由して前記第１の端子へ流れることを特徴とする電子回路。
【請求項２】
請求項１に記載の電子回路において、
前記第２の端子は前記第１の電圧供給線に接続されていること、
を特徴とする電子回路。
【請求項３】
請求項１または２に記載の電子回路において、
前記逆バイアス電流は、前記第１のトランジスタの閾値電圧の変化を抑制すること、
を特徴とする電子回路。
【請求項４】
請求項１乃至３のいずれかに記載の電子回路において、
さらに被駆動素子を含み、
前記被駆動素子は、前記第１の端子に接続されていること、
を特徴とする電子回路。
【請求項５】
請求項１乃至４のいずれかに記載の電子回路において、
前記第１のトランジスタはｎチャネル型であること、
を特徴とする電子回路。
【請求項６】
請求項１乃至５のいずれかに記載の電子回路において、
前記第１の電位は、前記第２の電位より低いこと、
を特徴とする電子回路。
【請求項７】
請求項１に記載の電子回路において、
前記第２の電圧供給線は所定電位に設定されていること、
を特徴とする電子回路。
【請求項８】
請求項７に記載の電子回路において、
前記所定電位は、前記第１の電位に設定されていること、
を特徴とする電子回路。
【請求項９】
請求項１乃至８のいずれかに記載の電子回路において、
前記第１の期間の少なくとも一部において、前記第１のトランジスタの特性の補償が行われること、
を特徴とする電子回路。
【請求項１０】
請求項１乃至９のいずれかに記載の電子回路において、
前記第１の期間の少なくとも一部において、前記第１のトランジスタの閾値電圧の補償が行われること、
を特徴とする電子回路。
【請求項１１】
複数のデータ線と、
複数の走査線と、
第１の電圧供給線と、
第２の電圧供給線と、
複数の画素回路と、を備え、
前記複数の画素回路の各々は、
第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられたチ
ャネル領域と、第１のゲートと、を備えた駆動トランジスタと、
電気光学素子と、
第３の端子と、第４の端子と、前記第３の端子と前記第４の端子との間に設けられた第
２のチャネル領域と、第２のゲートと、を備え、前記複数の走査線のうちの１つから供給
される走査信号によって制御されるスイッチングトランジスタと、
第１の電極と第２の電極とを備えた容量素子と、を含み、
前記第１の電極は、前記第１のゲートに接続され、
前記第２の電極は、前記第２の電圧供給線に接続され、
前記第３の端子は、前記前記第１のゲートに接続され、
前記第４の端子は、前記第１の端子に接続され、
第１の期間に設定された前記駆動トランジスタのゲート電圧に対応する電流レベルを有
する駆動電流が第２の期間の少なくとも一部に前記駆動トランジスタを流れ、
前記第１の期間の少なくとも一部において、逆バイアス電流が、前記第３の端子から前
記第４の端子を経由した後、前記第１の端子から前記第２の端子を経由して第１の電位に
設定された前記第１の電圧供給線へ流れ、
前記駆動電流は、前記第１の電位とは異なる第２の電位に設定された前記第１の電圧供
給線から前記第２の端子及び前記第１の端子を経由して前記電気光学素子へ流れることを
特徴とする電気光学装置。
【請求項１２】
請求項１１に記載の電気光学装置において、
前記第１及び第２の電圧供給線は、前記複数のデータ線と交差すること、
を特徴とする電気光学装置。
【請求項１３】
請求項１１又は１２に記載の電気光学装置において、
前記第１の電位は、前記第２の電位より低いこと、
を特徴とする電気光学装置。
【請求項１４】
請求項１１乃至１３のいずれかに記載の電気光学装置において、
前記駆動トランジスタは、ｎチャネル型であること、
を特徴とする電気光学装置。
【請求項１５】
請求項１１乃至１４のいずれかに記載の電気光学装置において、
前記第１の期間の少なくとも一部において、前記駆動トランジスタの特性が補償されること、
を特徴とする電気光学装置。
【請求項１６】
請求項１１乃至１５のいずれかに記載の電気光学装置において、
前記第１の期間の少なくとも一部において、前記駆動トランジスタの閾値電圧が補償されること、
を特徴とする電気光学装置。
【請求項１７】
請求項１乃至１０のいずれかに記載の電子回路を備えた電子装置。
【請求項１８】
請求項１１乃至１６のいずれかに記載の電気光学装置又は請求項１７に記載の電子装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路や検出回路等に適用可能な電子回路、電気光学装置や検出装置等の電子装置、及び電子機器に関連する。
【背景技術】
【０００２】
低消費電力や高視野角、あるいは高いコントラスト比等の優れた特性を有する有機エレクトロルミネッセンス素子等の電気光学素子を有する電気光学装置に対する関心が近年高まっている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
トランジスタはしばしば電気光学素子の駆動に用いられるが、そのような場合、トランジスタ特性のバラツキや経時変化が電気光学素子の動作に影響を及ぼすことがある。そのため、そのような特性のバラツキや経時変化を補償、抑制あるいは減少させることは重要な課題の一つである。
【課題を解決するための手段】
【０００４】
本発明に係る電子回路は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられた第１のチャネル領域と、第１のゲートと、を備えた第１のトランジスタと、第３の端子と、第４の端子と、前記第３の端子と前記第４の端子との間に設けられた第２のチャネル領域と、第２のゲートと、を備えた第２のトランジスタと、第１の電圧供給線と、を含み、第１の期間に設定された前記第１のトランジスタの前記第１のゲートのゲート電圧に対応する電流レベルを有する駆動電流が第２の期間の少なくとも一部に前記第１のトランジスタを流れ、前記第１の期間の少なくとも一部において、前記第１の端子から前記第２の端子を経由して第１の電位に設定された前記第１の電圧供給線へ逆バイアス電流が流れ、前記駆動電流は、前記第１の電位とは異なる第２の電位に設定された前記第１の電圧供給線から前記第２の端子を経由して前記第１の端子へ流れることを特徴とする。
上記の電子回路において、前記逆バイアス電流は、前記第３の端子から前記第２の端子へ前記第４の端子及び前記第１の端子を経由して流れるようにしてもよい。
上記の電子回路において、前記第２の端子は前記第１の電圧供給線に接続されていてもよい。
上記の電子回路において、前記逆バイアス電流は、前記第１のトランジスタの閾値電圧の変化を抑制することができる。
上記の電子回路において、さらに、第１の電極と第２の電極とを備えた容量素子を含み、前記第１の電極は、前記第１のゲートに接続されていてもよい。
上記の電子回路において、さらに被駆動素子を含み、前記被駆動素子は、前記第１の端子に接続されていてもよい。
上記の電子回路において、前記第１のトランジスタはｎチャネル型であってもよい。
上記の電子回路において、前記第１の電位は、前記第２の電位より低くくしてもよい。
上記の電子回路において、さらに第２の電圧供給線を含み、
前記第２の電極は、前記第２の電圧供給線に接続されていてもよい。
上記の電子回路において、前記第２の電圧供給線は所定電位に設定されていてもよい。
上記の電子回路において、前記所定電位は、前記第１の電位に設定されていてもよい。
上記の電子回路において、前記第１の期間の少なくとも一部において、前記第１のトランジスタの特性の補償が行われることが好ましい。
上記の電子回路において、前記第１の期間の少なくとも一部において、前記第１のトランジスタの閾値電圧の補償が行われることが好ましい。
本発明に係る電気光学装置は、複数のデータ線と、複数の走査線と、複数の電圧供給線と、複数の画素回路と、を備え、前記複数の画素回路の各々は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられたチャネル領域と、を備えた駆動トランジスタと、電気光学素子と、前記複数の走査線のうちの１つから供給される走査信号によって制御されるスイッチングトランジスタと、を含み、第１の期間に設定された前記駆動トランジスタのゲート電圧に対応する電流レベルを有する駆動電流が第２の期間の少なくとも一部に前記駆動トランジスタを流れ、前記第１の期間の少なくとも一部において、前記第１の端子から前記第２の端子を経由して第１の電位に設定された前記複数の電圧供給線のうちの一つの電圧供給線へ逆バイアス電流が流れ、前記駆動電流は、前記第１の電位とは異なる第２の電位に設定された前記一つの電圧供給線から前記第２の端子及び前記第１の端子を経由して前記電気光学素子へ流れることを特徴とする。
上記の電気光学装置において、前記複数の電圧供給線は、前記複数のデータ線と交差するようにしてもよい。
上記の電気光学装置において、前記第１の電位は、前記第２の電位より低くくしてもよい。
上記の電気光学装置において、前記駆動トランジスタは、ｎチャネル型であってもよい。
上記の電気光学装置において、前記第１の期間の少なくとも一部において、前記駆動トランジスタの特性が補償されるようにしてもよい。
上記の電気光学装置において、前記第１の期間の少なくとも一部において、前記駆動トランジスタの閾値電圧が補償されるようにしてもよい。
本発明に係る電子装置は、上記の電子回路を備える。
本発明に係る電子機器は、上記の電気光学装置又は上記の電子装置を備える。
本発明に関係する第１の電子回路は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられた第１のチャネル領域と、を備えた第１のトランジスタと、第３の端子と、第４の端子と、前記第３の端子と前記第４の端子との間に設けられた第２のチャネル領域と、を備えた第２のトランジスタと、を含み、前記第１のトランジスタのゲート電圧は、第１の期間に前記第１の端子から前記第２の端子に流れた書込電流に基づいて設定され、第２の期間に前記第２の端子から前記第１の端子へ再生電流が流れ、前記再生電流の電流レベルは前記第１の期間に設定された前記ゲート電圧に対応すること
を特徴とする。
【０００５】
上記の電子回路において、前記書込電流を、前記第３の端子から前記第２の端子へ、前記第４の端子及び前記第１の端子を経由して流すようにしてもよい。
【０００６】
本発明に関係する第２の電子回路は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられた第１のチャネル領域と、を備えた第１のトランジスタと、第３の端子と、第４の端子と、前記第３の端子と前記第４の端子との間に設けられた第２のチャネル領域と、を備えたチャネル第２のトランジスタと、第５の端子と、第６の端子と、前記第５の端子と前記第６の端子との間に設けられ第３のチャネル領域とを備えた第３のトランジスタと、を含み、前記第１のトランジスタのゲート電圧は、第１の期間に前記第５端子から前記第６の端子へと流れる書込電流により設定され、再生電流は、第２の期間に前記第２の端子から前記第１の端子へと流れ、前記再生電流の電流レベルは前記第１の期間に設定された前記ゲート電圧に対応することを特徴とする。
【０００７】
上記の電子回路において、前記第５の端子の電位は、前記第１の期間において前記第６の端子の電位と同等、それ以上の電位であることが好ましい。
【０００８】
上記の電子回路において、前記第３のトランジスタのゲートは、前記第５の端子及び前記第６の端子のうちのいずれかと接続されていてもよい。
【０００９】
上記の電子回路において、さらに第１の電極と第２の電極とを備えた容量素子を含み、前記第１の電極は前記第１のトランジスタの前記ゲートに接続されていてもよい。
【００１０】
上記の電子回路において、前記第１の端子の電位は、第２の期間以外の少なくとも１つの期間において、前記第２の端子の電位と同等かそれ以上の電位であってもよい。
【００１１】
上記の電子回路において、前記第６の端子の電位は、第５の端子の電位と同等かそれ以上の電位であってもよい。これにより、前記第３のトランジスタをオフ状態とすることが可能となる。
【００１２】
上記の電子回路において、前記容量素子の前記第２の電極は、前記第１の端子及び前記第２の端子のうちいずれかと接続されていてもよい。
【００１３】
本発明に関係する第３の電子回路は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられた第１のチャネル領域と、を備えた第１のトランジスタと、第３の端子と、第４の端子と、前記第３の端子と前記第４の端子との間に設けられた第２のチャネル領域と、を備えた第２のトランジスタと、第５の端子と、第６の端子と、前記第５の端子と前記第６の端子との間に設けられた第３のチャネル領域と、を備えた第３のトランジスタと、を含み、前記第１のトランジスタのゲート電圧は、第１の期間に前記第５の端子から前記第６の端子へ流れる書込電流によって設定され、逆バイアス電流は、前記第１の期間の少なくとも１部において、前記第１の端子から前記第２の端子へ流れ、再生電流は、第２の期間に、前記第２の端子から前記第１の端子へ流れ、前記再生電流の電流レベルは前記書込電流によって設定された前記ゲート電圧に対応しており、前記第１の端子の電位は、前記第２の期間の少なくとも１部において、前記第２の端子の電位と同等か、それ以下であることを特徴とする。
【００１４】
上記の電子回路は、電気光学装置や検出装置等の電子装置に適用可能な電子回路として利用することができる。
【００１５】
本発明に関係する第１の電気光学装置は、複数のデータ線と、複数の走査線と、複数の電圧供給線と、複数の画素回路と、を備え、前記複数の画素回路の各々は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられたチャネル領域と、を備えた駆動トランジスタと、電気光学素子と、前記複数の走査線のうちの１つから供給される走査信号によって制御されるスイッチングトランジスタと、を含み、前記駆動トランジスタのゲート電圧は、第１の期間に前記複数のデータ線のうちの１つと前記複数の電圧供給線のうちの１つとの間に流れるデータ電流に応じて設定され、駆動電圧及び駆動電流のうちの少なくとも１つが前記電気光学素子に供給され、逆バイアス電流は、前記第１の期間の少なくとも１部において、前記第１の端子から前記第２の端子に流れ、順バイアス電流は、第２の期間の少なくとも１部において、前記第２の端子から前記第１の端子に流れることを特徴とする。
【００１６】
上記の電気光学装置において、前記複数の画素回路の各々は、前記駆動トランジスタの特性を補償する補償トランジスタを含み、前記データ電流は前記補償トランジスタを通過するようにすることが好ましい。
【００１７】
また、本発明に関係する第２の電気光学装置は、複数のデータ線と、複数の走査線と、複数の電圧供給線と、複数の画素回路と、を含み、前記複数の画素回路の各々は、第１の端子と第２の端子と前記第１の端子と前記第２の端子との間に設けられたチャネル領域とを含む駆動トランジスタと、電気光学素子と、前記複数の走査線のうちの１つの走査線を介して供給される走査信号によって制御されるスイッチングトランジスタと、を含み、前記駆動トランジスタのゲート電圧は、前記第１の期間に前記複数のデータ線のうち１つと前記複数の電圧供給線のうちの１つとの間に流れるデータ電流により設定され、駆動電流は第２の期間に前記電気光学素子に供給され、前記駆動電流は、前記第２の端子から前記第１の端子に流れることを特徴とする。
【００１８】
本発明の電子装置は、上記の電子回路を備えたことを特徴とする。
【００１９】
本発明の電子機器は、上記の電気光学装置または上記の電子装置を備えたことを特徴とする。
【００２０】
なお、ここで「対応する」という用語は、書込電流やデータ電流の電流レベルは再生電流や駆動電流の電流レベルに等しい場合のみを意味するのではなく、再生電流や駆動電流の電流レベルは、書込電流あるいはデータ電流の電流レベルに加えて他のファクターによっても設定される。
【００２１】
例えば、駆動トランジスタのゲート電圧を、書込電流等のデータ信号に加えて、当該駆動トランジスタのゲートに接続された容量素子の関与する容量結合によって設定してもよい。
【００２２】
具体的には、図１に示した電子回路にように、駆動トランジスタT2のゲートと駆動トランジスタT2のドレイン及びソースのうちいずれか一方との間に配置された容量素子C1を備えている場合、被駆動素子である有機エレクトロルミネッセンス素子と駆動トランジスタT2との間のノードNの電位が、容量素子C1を介した容量結合によって再生ステップの間であっても、駆動トランジスタT2のゲート電圧に影響させるようにしてもよい。これにより、第２の期間あるいは再生期間におけるノードNの電位の変化に追従することが可能となる。
【発明を実施するための最良の形態】
【００２３】
本発明に関係する電子回路は、有機エレクトロルミネッセンス装置、液晶装置、電気泳動装置、ミクロ分析やセンシング等のための電子装置に適用可能である。以下、好ましい実施形態として有機エレクトロルミネッセンス装置に適用されるいくつかの電子回路について説明する。なお、電子回路は、多結晶シリコントランジスタやアモルファスシリコントランジスタばかりでなく結晶シリコントランジスタで構成された電子回路にも適用可能である。
【００２４】
図１は本発明の第１実施形態に関係する画素回路である。当該画素回路は、トランジスタT1、T2、T3、容量素子C1、及び有機エレクトロルミネッセンス素子OELを含んでいる。トランジスタT1のゲートは、走査線Yjに接続され、スイッチングトランジスタとして機能する。トランジスタT1のゲートには走査線Yjを介して走査信号が供給される。トランジスタT1をオン状態とする走査信号がトランジスタT1のゲートに供給されることによりトランジスタT1はオン状態となる。
【００２５】
トランジスタT２は、その導通状態によって、有機エレクトロルミネッセンス素子OELに供給する駆動電流の電流レベルを決定するトランジスタである。
【００２６】
トランジスタT3はトランジスタT2の特性を補償するトランジスタである。トランジスタT3のゲートは、トランジスタT3のソース及びドレインのうちいずれかの端子に接続されている。
【００２７】
なお、本実施形態では、トランジスタT1、T2、及びT3はいずれもnチャネル型である。
【００２８】
容量素子C1は、トランジスタT2のゲートとトランジスタT2のソース及びドレインのうちいずれか１つとの間に配置されている。具体的には、容量素子を構成する電極のうち１つの電極はトランジスタT2のゲートに接続され、他方の電極は、トランジスタT2と有機エレクトロルミネッセンス素子OELとの間のノードNに接続されている。このような容量素子の配置により、トランジスタT２のゲートはノードNの電位の影響を受けるが、トランジスタT2のゲートとソースとの間の電位差は、容量素子C1の関与する容量結合により、データ電流によりトランジスタT2の導通状態を設定する書込期間及び駆動電流を有機エレクトロルミネッセンス素子OELに供給する再生期間を通してほぼ一定に保持されることとなる。
【００２９】
本実施形態では、画素回路を駆動するために少なくとも２つの期間を設けている。それが上述の書込期間と再生期間である。
【００３０】
図１に示したように、書込電流Ipが、書込期間にデータ線Xiと電圧供給線Lkとの間をトランジスタT1及びT3を経由して流れる。本実施形態では、電圧供給線Lkの電位は、少なくとも書込期間の一部において、有機エレクトロルミネッセンス素子OELの対向電極Caと同じか、それいより低いこと、すなわち、VssかVss以下であることが好ましい。
【００３１】
トランジスタT2のゲート電圧は、データ線Xiと電圧供給線Lkとの間に流れる書込電流またはデータ電流Ipに応じて設定される。トランジスタT2の、有機エレクトロルミネッセンス素子OELとは反対側の端子の電位は、書込期間の少なくとも１部において、Vss、あるいはVssより低いことが好ましい。換言すれば、トランジスタT２の端子の電位は、書込期間にトランジスタT2を流れる電流の方向と、再生期間にトランジスタT2を流れる電流の方向と、が互いに反対となるように設定することが好ましい。
【００３２】
書込期間と再生期間との間の電流の流れる方向の変化は、トランジスタT2あるいは有機エレクトロルミネッセンス素子OELの閾値電圧等の特性の変化や劣化の抑制に寄与する。
【００３３】
図２に示すように、トランジスタT2のゲート電圧を設定した後の、再生期間には、トランジスタT1がオフ状態となって、トランジスタT3のゲートがデータ線Xiから電気的に切り離され、電圧供給線Lkの電位はVddに設定される。
【００３４】
本実施形態では、VddはVssより高電位である。電圧供給線Lkの電位をVssからVddに変化させることにより、トランジスタT3は自動的にオフ状態となって、トランジスタT3のゲートは電圧供給線Lkから電気的に切り離される。
【００３５】
再生電流あるいは駆動電流Irは、書込電流Ipにより設定されたトランジスタT2のゲート電圧に応じた電流レベルを有し、電圧供給線Lkと対向電極Caとの間を流れる。本実施形態では、駆動電流Irは電圧供給線Lkから対向電極Caに流れる。
【００３６】
トランジスタT2と有機エレクトロルミネッセンス素子OELとの間のノードNの電位は書込期間及び再生期間を通して常には一定ではない。
【００３７】
ノードNの電位は、通常、トランジスタT2を通過する駆動電流Irの電流レベルに依存する。これにより、駆動電流Irと書込電流Irとの間に不一致が生ずる。本実施形態では、容量素子C1が、ノードNとトランジスタT2のゲートとの間に配置されているので、トランジスタT2のゲート電圧はノードNの電位の変化に追従することが可能である。
【００３８】
例えば、再生期間におけるノードNの電位が書込期間におけるノードNの電位よりも高くなる場合は、書込電流の供給によって設定されたトランジスタT2のゲート電圧は、再生期間には、容量素子C1における容量結合により上昇する。これに再生電流Irと書込電流Ipとの間の不一致は抑制される。
【００３９】
図３は本発明に関係する画素回路であり、トランジスタT4、T5、T6、容量素子C1、そして、有機エレクトロルミネッセンス素子OELを含む。トランジスタT4は、そのゲートに走査線Yjを介して供給される走査信号によってい制御され、スイッチングトランジスタとして機能する。トランジスタT4は、トランジスタT4のゲートにトランジスタT4をオン状態とする走査信号が供給されることによりオン状態となる。
【００４０】
トランジスタT5は駆動トランジスタであり、その導通状態は、有機エレクトロルミネッセンス素子OELに供給される駆動電流の電流レベルに設定する。
【００４１】
トランジスタT6は、トランジスタT5と有機エレクトロルミネッセンス素子OELとの間のノードNとトランジスタT5との電気的接続を制御するトランジスタである。
【００４２】
容量素子C1はトランジスタT5のゲートと第２の電圧供給線Lbkとの間に配置されている。すなわち、容量素子C1を構成する電極のうち１つの電極はトランジスタT5のゲートに接続され、他方の電極は第２の電圧供給線Lbkに接続されている。
【００４３】
この画素回路は少なくとも２つの期間によって駆動される。第１の期間は、トランジスタT5のゲート電圧が設定される書込期間であり、第２の期間は、有機エレクトロルミネッセンス素子OELに駆動電流Irが供給される再生期間である。
【００４４】
書込期間には、書込電流Ipはデータ線Xiら第１の電圧供給線Lakへ流れる。この時、第１の電圧供給線Lakの電位は、有機エレクトロルミネッセンス素子OELの対向電極Caの電位と同等か、あるいはそれ以下、すなわち、Vss、あるいはそれ以下の電位であることが好ましい。
【００４５】
トランジスタT5のゲート電圧はデータ線Xiと第１の電圧供給線Lakとの間にトランジスタT4、T6、及びT5を経由して流れる書込電流によって設定される。この時、トランジスタT5の有機エレクトロルミネッセンス素子OELとは反対側の端子の電位はVssあるいはVss以下であることが好ましい。あるいは、トランジスタT５の端子の電位は、書込期間にトランジスタT５を流れる電流の方向と、再生期間にトランジスタT５を流れる電流の方向と、が互いに反対となるように設定することが好ましい。
【００４６】
書込期間と再生期間との間の電流の流れる方向の変化は、トランジスタT５あるいは有機エレクトロルミネッセンス素子OELの閾値電圧等の特性の変化や劣化の抑制に寄与する。
【００４７】
書込電流によりゲート電圧を設定した後の再生期間に、トランジスタT4がオフ状態となり、トランジスタT5のゲートはデータ線Xiから電気的に切り離され、第１の電圧供給線Lakの電位は図４に示したようにVddに設定される。
【００４８】
第１の電圧供給線Lakの電位をVssからVddとすることにより、書込電流Ipによって設定されたゲート電圧に応じた電流レベルを有する駆動電流が、有機エレクトロルミネッセンス素子OELと第１の電圧供給線Lakとの間にトランジスタT5を経由して流れる。
【００４９】
駆動トランジスタT2及びT5を通過する電流の方向が書込期間と再生期間とでは、逆となるために、駆動トランジスタT2及びT5の閾値電圧や劣化等の特性変化は抑制される。
【００５０】
さらに、逆バイアス電流を書込電流として利用するため、時間あるいはフレームを有効利用することが可能である。従って、上述の電子回路は、特に閾値電圧の変化し、さらにその閾値電圧の変化を抑制する必要のあるアモルファスシリコントランジスタを含む回路として好適である。
【００５１】
上述の電子回路のいずれもが、電気光学装置の画素回路として利用可能である。図５には、電気光学装置の例として、画素領域１１に画素回路２０を備えた有機エレクトロルミネッセンス装置１０を示した。ここで、上述の電子回路のいずれも画素回路２０として利用可能である。有機エレクトロルミネッセンス装置１０は、画素回路２０を駆動するための、データ線駆動回路１２、走査線駆動回路１３、入力制御回路１４、及び電圧供給線制御回路１５を備えている。データ線駆動回路１２、走査線駆動回路１３、入力制御回路１４、及び電圧供給線制御回路１５のうち１つまたは２つが画素回路２０と同じ基板上に配置されていてもよい。あるいは、データ線駆動回路１２、走査線駆動回路１３、入力制御回路１４、電圧供給線制御回路１５、及び画素回路２０が同一基板上に配置されていてもよい。典型的には、走査線駆動回路１３及び電圧供給線制御回路１５のうち少なくとも１つと画素回路２０とが同一の基板上に配置されている。好ましくは、走査線駆動回路１３、電圧供給線制御回路１５、及び画素回路２０が１つの基板上に配置されているのがよい。
【００５２】
入力制御回路１４は制御信号CSを受け、走査線駆動回路を制御する走査線駆動回路制御信号SS、データ線駆動回路を制御するデータ線駆動回路制御信号DS、電圧供給線制御回路を制御する電圧供給線制御回路制御信号VSを生成する。
【００５３】
走査線駆動回路１３は走査線駆動回路制御信号SSを受け、画素回路２０に対して走査線Y1-Yn（ｎは１以上の自然数）を介して走査信号を供給する。
【００５４】
データ線駆動回路１２は、データ線駆動回路制御信号DSを受け、書込電流Ip（あるいはデータ電流）を画素回路２０にデータ線X1-Xm（ｍは１以上の自然数）を介して供給する。データ線駆動回路制御信号DSは、書込電流Ipを生成するための電圧信号を含んでいてもよい。
【００５５】
電圧供給線制御回路１５は、電圧供給線制御回路制御信号VSを受け、データ線X1-Xmと交差する方向、あるいは走査線Y1-Ynと平行に延設された電圧供給線V1-Vnの各々の電位を制御する。
【００５６】
典型的には、画素回路２０は少なくとも２つのステップを備えた駆動方法によって駆動される。上記の２つのステップにおける電圧供給線V1-Vnの各々の電位は、画素回路２０を通過する書込電流Ipの方向と有機エレクトロルミネッセンス素子OELを通過する駆動電流の方向とが互いに反対方向となるように設定される。
【００５７】
電圧供給線V1-Vｎの各々は、図３及び４に示したように第１の電圧供給線と第２の電圧供給線とを含んでもよい。第１の電圧供給線と第２の電圧供給線のうち１つは所定電位に設定されていてもよい。
【００５８】
有機エレクトロルミネッセンス装置１０は、コンピュータ、携帯電話、テレビ等の電子機器の表示ユニットとして利用可能であり、また、プリンターヘッドにも利用可能である。
【００５９】
本発明を特定の実施例とともに説明したが、もちろん、当業者にとっては、種々の変形例、置換例等が可能である。従って、上述の好ましい実施形態は、あくまで具体例であってこれに限定されるものではなく、本発明から逸脱することなしにいくつかの変更は可能である。
【図面の簡単な説明】
【００６０】
【図１】第１の実施形態の画素回路であって、書込期間における動作を示したものである。
【図２】第１の実施形態の画素回路であって、再生期間における動作を示したものである。
【図３】第２の実施形態の画素回路であって、書込期間における動作を示したものである。
【図４】第２の実施形態の画素回路であって、再生期間における動作を示したものである。
【図５】本発明の電子回路を適用可能な有機エレクトロルミネッセンス装置１０を示したものである。
【符号の説明】
【００６１】
１０…有機ＥＬエレクトロルミネッセンス装置
１１…画素領域
１２…データ線駆動回路
１３…走査線駆動回路
１４…入力制御回路
１５…電圧供給線制御回路
２０…画素回路
Ca…対向電極
OEL…有機エレクトロルミネッセンス素子
Ip…書込電流（データ電流）
Ir…駆動電流（再生電流）
走査線…Yj
データ線…Xi
電圧供給線…Lk
第１の電圧供給線Lak
第２の電圧供給線Lbk
【図１】
0004678234.tif 000002
【図２】
0004678234.tif 000003
【図３】
0004678234.tif 000004
【図４】
0004678234.tif 000005
【図５】
0004678234.tif 000006