(57)【特許請求の範囲】
【請求項１】
データＤ１からデータＤ２に変化する入力データで、該入力データＤ２とＤ１の差を演算するＤｉ（＝Ｄ２−Ｄ１）演算手段と該Ｄｉ演算手段出力のＤｉと補正時間Ｗの振幅Ｄｈを演算する振幅Ｄｈ演算手段と該入力データＤ２と該振幅Ｄｈ演算手段出力Ｄｈの差Ｄ２−Ｄｈを補正時間Ｗだけ発生するＤ２−Ｄｈ発生手段と該入力データＤ１、該Ｄ２−Ｄｈ発生手段により補正時間Ｗに発生したＤ２−Ｄｈと該入力データＤ２の各データに対応した電流Ｉ１、Ｉ２−Ｉｈ、Ｉ２を発生するデジタル／アナログ変換器（以降ＤＡＣ）手段と該ＤＡＣ手段の電流出力端子と抵抗Ｒを通して接地したインダクタＬを接続し、そのインダクタＬ、抵抗Ｒと並列に接地したコンデンサＣにより構成され、抵抗Ｒの電圧Ｖｏを出力とする振動周期がＴである回路手段と該振動周期がＴである回路の出力電圧Ｖｏの伝達関数が
Ｖｏ（ｓ）＝Ｉｉ（ｓ）＊Ｒ＊｛ω＾２／（ｓｓ＋ｓ２＊δ＊ω＋ω＾２）｝
ただし、Ｉｉ＝Ｉ２−Ｉ１、ω＝（ＬＣ）＾−０．５、
δ＝Ｒ＊（Ｃ／Ｌ）＾０．５／２
で、ステップ電流入力Ｉｉで、不足制動（δ＾２＜１）により電圧Ｖｏの振動が周期Ｔ（＝２π／ω＊（1−δ＾２）＾０．５）で振動し、この振動を止める該補正時間Ｗが振動の半周期Ｔ／２の整数倍で、
Ｗ＝（Ｔ／２）＊ｎ  ｎ＝１，２，３・・
該振幅Ｄｈ演算手段により
Ｄｈ＝Ｄｉ／（ｅｘｐ（δ＊ω＊Ｗ）−（−１）＾（２ｎ−１））
を演算し、該Ｄ２−Ｄｈ発生手段のデータＤ２−Ｄｈを発生し、該入力データＤ１とＤ２の間にＤ２−ＤｈをＷ＝（Ｔ／２）＊ｎ時間挿入したデータを該ＤＡＣ手段に入力し、該ＤＡＣ手段によりＩ１、Ｉ２−Ｉｈ、Ｉ２の電流に変換し、この電流を該振動周期がＴである回路に入力することにより出力電圧Ｖｏの整定時間を（Ｔ／２）＊ｎにすることを特徴とする該振動周期がＴである回路の制御方法。
【請求項２】
請求項１において、ＤＡＣ手段の出力に接続される振動周期がＴである回路手段が演算増幅器で構成される位相反転増幅器で、該ＤＡＣ手段の出力Ｉｉが該演算増幅器の−入力を経由し、帰還抵抗Ｒｆの一端と接続し、該帰還抵抗Ｒｆの他端と該演算増幅器の出力Ｖｏｐを通して接地された容量負荷Ｃに接続し、＋入力を接地し、演算増幅器の内部出力抵抗がＲｏである位相反転増幅回路手段において、該位相反転増幅回路手段のＶｏｐの伝達関数が
Ｖoｐ＝−｛Ｒｆ＊Ｉｉ｝｛ω＾２／（（Ｒｆ＋Ｒｏ＋Ｚｚ）（１／Ｚｚ）
（ｓｓ＋ｓ２δω＋ω＾２））｝
ただし
δ＝｛（Ｔａ＊Ｒｆ＋Ｔａ＊Ｒｏ＋Ｔｂ＊Ｒｏ）＾２／（（Ｒｆ＋Ｒｏ＋Ｚｚ）（Ｔｂ＊Ｔａ＊Ｒｏ））｝＾０．５／２
ω＝｛（Ｒｆ＋Ｒｏ＋Ｚｚ）／（Ｔｂ＊Ｔａ＊Ｒｏ）｝＾０．５
Ｚｚ：演算増幅器のトランス・インピーダンス
Ｔａ：演算増幅器のトランス・インピーダンスの時定数
Ｒｏ：演算増幅器の内部出力抵抗
Ｔｂ＝Ｃ＊Ｒｆ  ：負荷容量と帰還抵抗の時定数
であり、ステップ電流入力Ｉｉで、不足制動（δ＾２＜１）により電圧Ｖｏの振動が周期Ｔ（＝２π／ω＊（1−δ＾２）＾０．５）で振動し、この振動を止める該補正時間Ｗが振動の半周期Ｔ／２の整数倍で、
Ｗ＝（Ｔ／２）＊ｎ  ｎ＝１，２，３・・
該振幅Ｄｈ演算手段により
Ｄｈ＝Ｄｉ／（ｅｘｐ（δ＊ω＊Ｗ）−（−１）＾（２ｎ−１））
を演算し、該Ｄ２−Ｄｈ発生手段のデータＤ２−Ｄｈを発生し、該入力データＤ１とＤ２の間にＤ２−ＤｈをＷ＝（Ｔ／２）＊ｎ時間挿入したデータを該ＤＡＣ手段に入力し、該ＤＡＣ手段によりＩ１、Ｉ２−Ｉｈ、Ｉ２の電流に変換し、この電流を周期Ｔで振動する該位相反転増幅回路手段に入力することにより出力電圧Ｖｏｐの整定時間を（Ｔ／２）＊ｎにすることを特徴とする位相反転増幅回路の制御方法。
【請求項３】
請求項１において、ＤＡＣ手段の出力に接続される振動周期がＴである回路手段が演算増幅器の＋入力と他端を接地した抵抗Ｒ３３に入力し、入力電圧Ｖｉを得る入力手段と演算増幅器の出力ＶｏからコンデンサＣ３を通して接地された抵抗Ｒ２３に接続し、さらに演算増幅器の出力Ｖｏは直列に接続されたインダクタＬ３と抵抗Ｒ１３に接続され、抵抗Ｒ２３は抵抗Ｒ１３と演算増幅器の−入力に接続される位相非反転増幅回路手段において、該位相非反転増幅回路手段のインダクタＬに流れる電流ＩＬの伝達関数が
ＩＬ（ｓ）＝Ｉｉ（ｓ）＊（Ｒ３３／Ｒ２３）
＊｛ω＾２／（ｓｓ＋ｓ２＊δ＊ω＋ω＾２）｝
ただし、
ω＝（Ｌ３＊Ｃ３）＾−０．５  、δ＝Ｒ１３＊（Ｃ３／Ｌ３）＾０．５／２
であり、ステップ電流入力Ｉｉで、不足制動（δ＾２＜１）により電圧Ｖｏの振動が周期Ｔ（＝２π／ω＊（1−δ＾２）＾０．５）で振動し、この振動を止める該補正時間Ｗが振動の半周期Ｔ／２の整数倍で、
Ｗ＝（Ｔ／２）＊ｎ  ｎ＝１，２，３・・
該振幅Ｄｈ演算手段により
Ｄｈ＝Ｄｉ／（ｅｘｐ（δ＊ω＊Ｗ）−（−１）＾（２ｎ−１））
を演算し、該Ｄ２−Ｄｈ発生手段のデータＤ２−Ｄｈを発生し、該入力データＤ１とＤ２の間にＤ２−ＤｈをＷ＝（Ｔ／２）＊ｎ時間挿入したデータを該ＤＡＣ手段に入力し、該ＤＡＣ手段によりＩ１、Ｉ２−Ｉｈ、Ｉ２の電流に変換し、この電流を周期Ｔで振動する該位相非反転増幅回路手段に入力することによりインダクタＬ３に流れる電流ＩＬの整定時間を（Ｔ／２）＊ｎにすることを特徴とする位相非反転増幅回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周期Ｔで振動する回路の振動を止め、その整定時間を（Ｔ／２）の整数倍にする制御方法に関するものである。 
【背景技術】
【０００２】
デジタルフィードスルーはデジタル入力の立ち上がり下がりにＤＡＣ出力にもれるノイズである。このデジタルフィードスルーは約１００ＭＨｚから２００ＭＨｚの帯域であるが、ＤＡＣの高速化により無視することが出来なくなった。特にＬＳＩの微細パターンを描画する電子ビーム描画装置では電子ビームを偏向する偏向増幅器に高速、高精度のＤＡＣが使用されている。ＤＡＣのデジタルフィードスルーは入力データ０から−１（又は−１から０）が特に大きく、電子ビーム描画装置の描画精度に大きな影響を与える。この描画精度を上げるためにＤＡＣ出力にローパスフィルタを挿入して、このデジタルフィードスルーを除去する必要があるが、ローパスフィルタによりＤＡＣの高速性が劣化していた。
【０００３】
また、電子ビーム描画装置の描画速度を向上させるため電子ビームを高速に偏向する。このためには偏向増幅器をより高速にする必要がある。偏向増幅器を高速でドライブすると、今まで隠れていた振動が発生し、電子ビーム描画装置の描画精度に大きな影響を与える。
【０００４】
ＤＡＣローパスフィルタに関する従来の１例について以下図面を参照しながら説明する。図７は公開番号  特開２００２−１４１８０１（発明の名称  デグリッチ回路）の実施例である。ＤＡＣ７１の出力７２の高周波ノイズを時定数Ｔ（＝ＣＲ）のローパスフィルタによりを遮断する。ローパスフィルタにより鈍ったＯＵＴ７４はステップ入力電流ｉの振幅から振幅ｉｈ、幅Ｗの補正時間電流を発生し、この補正時間により出力ｏｕｔ７４の整定時間をＷに補正する。
【特許文献１】公開番号  特開２００２−１４１８０１（発明の名称  デグリッチ回路）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＤＡＣのデジタルフィードスルーを取り除くためにローパスフィルタの減衰特性の良好な２次遅れ系を使用すると振動が発生する。また、増幅器に容量負荷や誘導負荷をつけ、高速にドライブすると同じく振動する。
【課題を解決するための手段】
【０００６】
請求項１記載の発明はＬＣＲ回路のローパスフィルタで、減衰特性が優れ、ＤＡＣのデジタルフィードスルーを良好に取り除くが、入力電流Ｉ１からＩ２にステップ状に変化すると出力は振動する。この入力電流Ｉ１からＩ２の間に補正時間ＷだけＩ２−Ｉｈの電流を入力することで、この振動は無くなり、整定時間がＷとなる。
【０００７】
請求項２記載の発明は位相反転増幅回路の容量負荷で入力電流Ｉ１からＩ２にステップ状に変化すると出力は振動する。上記請求項１と同様にこの入力電流Ｉ１からＩ２の間に補正時間ＷだけＩ２−Ｉｈの電流を入力することで、この振動は無くなり、整定時間がＷとなる。
【０００８】
請求項３記載の発明は位相非反転増幅回路の誘導負荷で入力電流Ｉ１からＩ２にステップ状に変化すると出力は振動する。上記請求項１と同様にこの入力電流Ｉ１からＩ２の間に補正時間ＷだけＩ２−Ｉｈの電流を入力することで、この振動は無くなり、整定時間がＷとなる。
【発明の効果】
【０００９】
請求項１記載の発明によれば、ＤＡＣ出力に接続された振動するＬＣＲ回路の整定時間がＷになる。このＬＣＲ回路は2次遅れ系のローパスフィルタで、効率よくＤＡＣのデジタルフィードスルーを除去する。図８は  従来（図７）のローパスフィルタの出力ｏｕｔ７４（破線）と本実施例（実線）（図１）ローパスフィルタの出力Ｖｏの周波数特性（シミュレーション）である。ＤＡＣのデジタルフィードスルーを除去するためのローパスフィルタを従来例と本実施例１と公平に比較するため、従来（図７）ローパスフィルタの３ＤＢダウン周波数と本実施例１（図１）の共振周波数を共に２５ＭＨｚとした。高速ＤＡＣのデジタルフィードスルーの周波数は１００ＭＨｚから２００ＭＨｚに集中している。この周波数での減衰量は従来タイプで−１２〜−１８ＤＢ、本実施例１では−２３〜−３６ＤＢで、１０ＤＢ以上優れている。
【００１０】
請求項２記載の発明によれば、ＤＡＣ出力に接続された振動する位相反転増幅回路の整定時間がＷになる。この位相反転増幅回路は容量負荷をドライブする2次遅れ系であり、振動する。本実施例２は容量負荷をドライブする位相反転増幅器である。図１３（補正前後の出力波形）で、位相反転増幅回路の出力Ｖｏｐ（シミュレーション）は破線の振動波形で、実線の波形は補正により振動が振動の半周期で止まっていることがわかる。
【００１１】
請求項３記載の発明によれば、ＤＡＣ出力に接続された振動する位相非反転増幅回路の整定時間がＷになる。この位相非反転増幅回路のインダクタに流れる電流は2次遅れ系となり、振動する。本実施例３はインダクタをドライブする位相非反転増幅回路で、図１５（補正前後の入力電流とインダクタ電流ＩＬの波形）で、破線の波形は振動する入出力波形で、実線の波形は補正により振動が振動の半周期で止まる入出力波形（シミュレーション）である。
【発明を実施するための最良の形態】
【００１２】
ＤＡＣ出力に接続され、振動する回路に共通する伝達関数は
｛ω＾２／（ｓｓ＋ｓ２＊δ＊ω＋ω＾２）｝
である。この伝達関数から振動周期Ｔが決まり、補正時間Ｗは振動の半周期Ｔ／２の整数倍で補正時間Ｗが決まる。整定時間を短くするためＷ＝Ｔ／２が選ばれる。振幅Ｉｈの１／（ｅｘｐ（δ＊ω＊Ｗ）＋１）も伝達関数で決まり、定数である。振幅Ｉｈは、この定数とＩ２−Ｉ１を乗算する。ＤＡＣ出力をＩ１からＩ２に遷移する間にＩ２−ＩｈをＷ時間挿入することにより、ＤＡＣ出力に接続された振動する回路の整定時間はＴ／２になる。
【実施例１】
【００１３】
以下、請求項１について図面を参照し、実施例１を説明する。図１は入力データをＤＡＣ１２の入力に処理するＣｏｎｔｒｏｌＣｉｒｃｕｉｔ１３とＤＡＣ１２とローパスフィルタ３０の構成である。ＤＡＣ１２の出力に抵抗Ｒを通して接地したインダクタＬを接続し、そのインダクタＬ、抵抗Ｒと並列に接地したコンデンサＣにより構成され、接地された抵抗ＲからＤＡＣ１２の電流出力Ｉｏｕｔ３を電圧出力Ｖｏ３７として取り出すローパスフィルタ３０である。図２は図１のＣｏｎｔｒｏｌＣｉｒｃｕｉｔ１３の詳細である。図３は図１のタイミングチャートで、図４は図２のＩｈＭｅｍｏｒｙのメモリマップである。
【００１４】
図１でＤｉｇｉｔａｌＩｎｐｕｔ１６はＥｎｂＩｎ１７によりＣｏｎｔｒｏｌＣｉｒｃｕｉｔ１３に入力される。ＣｏｎｔｒｏｌＣｉｒｃｕｉｔ１３は前後のＤｉｇｉｔａｌＩｎｐｕｔ１６の入力データＤ１、Ｄ２から（Ｄ２−Ｄ１）を、（Ｄ２−Ｄ１）から補正振幅データＤｈｂ（ｂ：−ｍ〜ｍ−１）を、後の入力データＤ２とＤｈ２からＤ２−Ｄｈｂを出力し、ＤＡＣ１２に入力する。さらに、ＣｏｎｔｒｏｌＣｉｒｃｕｉｔ１３はＥｎｂＩｎ１７から間隔がＷであるダブルパルスのＥＮＢ１６をＤＡＣ１２に入力する。ＤＡＣ１２の出力Ｉ２−ＩｈｂをＷ時間出力し、Ｗ時間後にＩ２を出力する。
【００１５】
図３は図１、図２のタイミングチャートである。図３に外部から入力されるＤ１、Ｄ２、Ｄ３とＥｎｂＩｎのタイミングをＤｉｇｉｔａｌＩｎｐｕｔ１６とＥｎｂＩｎ１７に示す。Ｄ１はＥｎｂＩｎ１７によりＬａｔｃｈ２０に取り込まれ、次の入力データＤ２とＳｕｂｔｒａｃｔ２１によりＤ２−Ｄ１（＝ｂ）を演算し、ＩｈＭｅｍｏｒｙ２２のアドレスとし、このアドレスに格納されている−Ｄｈｂ（ｂ：−ｍ〜ｍ−１）を読み出し、Ａｄｄｅｒ２３によりＤ２−Ｄｈｂを出力する。Ｅｎｂ１５のダブルパルスの最初でＤＡＣｏｕｔ１３はＩ２−ＩｈｂをＷ時間出力し、次のパルスでＩ２を出力する。出力Ｖｏ３７はＶｏ１からＶｏ２になる。入力Ｄ２、Ｄ３についても同様である。
【００１６】
図４はＩｈＭｅｍｏｒｙ２２のメモリマップである。ＩｈＭｅｍｏｒｙ２２はＤｉｇｉｔａｌＩｎｐｕｔ１６の前後の入力値（Ｄｂ−Ｄｂ−１、ｂ＝−ｍ〜ｍ−１）の差をアドレスとし、−Ｄｈｂを格納する。ｍはＤＡＣ１２のビット数で決まり、ＤＡＣ１２のビット数がＡならばｍ＝２＾（Ａ−１）である。Ｄｈｂ（＝（Ｄｂ−Ｄｂ−１）／（１＋ｅｘｐ（δωＷ）））として計算されるが、ＤＡＣ１２の出力電流の立ち上がり下がり時間はゼロにするこはできないことからＤｈｂの計算値は補正値を加えて、Ｄｈｂ−ｄｂ（ｄｂ：補正値）とする。ＤｉｇｉｔａｌＩｎｐｕｔ１６の前後の差ｍをＩｈＭｅｍｏｒｙ２２のアドレスとし、各アドレスの格納した値−Ｄｈｂをｄｂ調整する。調整は抵抗Ｒの電圧Ｖｏ３７を観測し、その振動がゼロになった−Ｄｈｂ＋ｄｂをアドレスｂに格納する。図４ＩｈＭｅｍｏｒｙ２２のメモリマップのＣｏｎｔｅｎｔｓでは、このｄｂを省略し、−Ｄｈｂのみを記載した。
【００１７】
Ｉ１とＩ２の間にＷ時間だけ電流Ｉ２−Ｉｈｂを挿入することによりＶｏ３７の整定時間がＷであることを示す。単純化するためにＩ１＝０とする。図１で、ＤＡＣ１２の電流Ｉ２と電流Ｉｈｂ（補正時間Ｗ）により抵抗Ｒに流れる電流Ｉｒのラプラス変換は
Ｉｒ（ｓ）＝（Ｉ２−Ｉｈｂ＊（１−ｅｘｐ（−Ｗｓ）））＊ω＾２
／（ｓｓ＋ｓ２＊δ＊ω＋ω＾２）
ただし、ω＝（ＬＣ）＾−０．５  、δ＝Ｒ＊（Ｃ／Ｌ）＾０．５／２
となり、出力電圧Ｖｏのラプラス変換は
Ｖｏ＝Ｉｒ（ｓ）＊Ｒ
＝Ｒ＊（Ｉ２−Ｉｈｂ）＊ω＾２／（ｓｓ＋ｓ２＊δ＊ω＋ω＾２）
＋Ｒ＊（Ｉｈｂ＊ｅｘｐ（−Ｗｓ））
＊ω＾２／（ｓｓ＋ｓ２＊δ＊ω＋ω＾２）
を得る。これを逆ラプラス変換して出力電圧Ｖｏは
Ｖｏ（ｔ）＝（Ｉ２−Ｉｈｂ）＊Ｒ
＊（１−（１−δ＾２）＾−０．５＊ｅｘｐ（−δωｔ）
ｓｉｎ（（ω＊（１−δ＾２）＾０．５）＊ｔ
＋ａｔａｎ（（１−δ＾２）＾０．５／δ）））
＋Ｉｈｂ＊Ｒ＊（１−（１−δ＾２）＾−０．５
＊ｅｘｐ（−δω（ｔ−Ｗ））
ｓｉｎ（（ω＊（１−δ＾２）＾０．５）＊（ｔ−Ｗ）
＋ａｔａｎ（（１−δ＾２）＾０．５／δ）））―――（１）
となる。式（１）において、時間ｔ＝Ｗで出力電圧ＶｏがＲ＊Ｉ２になるための電流Ｉｈｂは、この振動を止める補正時間Ｗが振動の半周期Ｔ／２の時（ｎ＝１）、（ω＊（１−δ＾２）＾０．５）＊Ｗ＝πを考慮して
Ｉｈｂ＝Ｉ２／（１＋ｅｘｐ（δωＷ））―――（２）
を得る。ＤＡＣ１２の出力電流をＩ１とＩ２の間にＷ時間、Ｉ２−Ｉｈｂを挿入することにより、振動するＬｏｗＰａｓｓＦｉｌｔｅｒ３０のＶｏ３７の整定時間がＷ（＝Ｔ／２）になる。
また、補正時間Ｗが振動の周期Ｔの時（ｎ＝２）、
（ω＊（１−δ＾２）＾０．５）＊Ｗ＝２π
を考慮して
Ｉｈｂ＝Ｉ２／（−１＋ｅｘｐ（δωＷ））―――（３）
を得る。ＤＡＣ１２の出力電流をＩ１とＩ２の間にＷ時間、Ｉ２−Ｉｈｂを挿入することにより、振動するＬｏｗＰａｓｓＦｉｌｔｅｒ３０のＶｏ３７の整定時間がＷ（＝Ｔ）になる。同様に、補正時間Ｗが振動の半周期Ｔ／２の整数倍の時、
Ｗ＝（Ｔ／２）＊ｎ  ｎ＝１，２，３・・
振幅Ｉｈｂは
Ｉｈｂ＝Ｉ２／（ｅｘｐ（δ＊ω＊Ｗ）−（−１）＾（２ｎ−１））―――（４）
となる。
【００１８】
従来のＤＡＣのローパスフィルタではＤＡＣの高速性を劣化させていたが、以上のように、本実施例１によれば、ＤＡＣの高速特性を損なうことなく、整定時間はＴ／２となり、デジタルフィードスルーの除去も実現する。
【００１９】
図５は図1のＬｏｗＰａｓｓＦｉｌｔｅｒ３０をシミュレーションするための入力波形である。図１のＬ、Ｃ、ＲにＬ＝０．４７μＨ、Ｃ＝８５．８ｐＦ、Ｒ＝１０Ωとし、ＬｏｗＰａｓｓＦｉｌｔｅｒ３０の入力波形として、補正前のＤＡＣ電流出力Ｉ２＝１０ｍＡ（破線）と補正後のＤＡＣ電流出力Ｉ２−Ｉｈｂ（実線、補正時間振幅Ｉｈｂ＝４．４７ｍＡ、補正時間Ｗ＝２０ｎＳ）の波形である。図６はＬｏｗＰａｓｓＦｉｌｔｅｒ３０の出力Ｖｏ３７をシミュレーションした出力波形である。補正前は２５ＭＨｚの振動波形（破線）であるが、補正後の波形は振動が無くなっていることがわかる（実線）。
【００２０】
図９，１０は図1のＬｏｗＰａｓｓＦｉｌｔｅｒ３０を振動周期Ｔ／２の整数倍の補正時間Ｗで整定時間が補正時間Ｗになるシミュレーション波形である。図９はＤＡＣ１２の出力電流をＩ１（＝０）とＩ２の間にＷ時間をＴ／２（＝２０ｎＳ）、Ｔ（４０ｎＳ）、３Ｔ／２（＝６０ｎＳ）とした場合の入力波形である。図１０は図９の入力波形に対するＶｏ３７の波形である。Ｉ２−ＩｈｂのＷ時間が２０ｎＳ、４０ｎＳ、６０ｎＳで、Ｖｏ３７の整定時間が２０ｎＳ，４０ｎＳ、６０ｎＳとなり、Ｖｏ３７の整定時間は振動周期の半周期の整数倍であることがわかる。
【実施例２】
【００２１】
以下、本発明の実施例２（請求項２）について図面を参照して説明する。図１1は電流源４１を入力とする位相反転増幅器で、電流源４１から電流Ｉｉを電流帰還ＯＰアンプ４２の＋入力Ｖｐ４３に、そこから抵抗Ｒｆ４４により電流帰還ＯＰアンプの出力Ｖｏｐ４５と接地された負荷容量Ｃ４６に接続され、電流帰還ＯＰアンプ４２の−入力Ｖｎ４７は接地した位相反転の増幅器で構成される。電流帰還ＯＰアンプ４２の内部は＋入力Ｖｐ４３と−入力Ｖｎ４７間にユニティ・ゲイン・バッファ４８とトランス・インピーダンスＺ（ｓ）４９と内部出力抵抗Ｒｏ５０より構成されている。
【００２２】
−入力Ｖｎ４３から流れる電流Ｉｎ５２とトランス・インピーダンスＺ（ｓ）４９から出力電圧Ｖｏ１は
Ｖｏ１＝Ｚ（ｓ）＊Ｉｎ    ―――（２１）
となる関係にある。
電流帰還ＯＰアンプ４２の−入力の電流Ｉｎ５２、電圧Ｖｎ４３、入力電流Ｉｉ５３、出力電圧Ｖｏ１の関係は
Ｉｎ＋Ｉｉ−Ｉｈｂ＝−Ｖｏ１／（Ｒｆ／／Ｚｏ＋Ｒｏ）
＊（Ｚｏ／（Ｒｆ＋Ｚｏ））―――（２２）
出力電圧Ｖｏ１は
Ｖｏ１＝Ｖｏｐ（（Ｒｆ／／Ｚｏ＋Ｒｏ）／（Ｒｆ／／Ｚｏ））―――（２３）
（２１）、（２２）、（２３）から
Ｖoｐ＝−｛Ｒｆ（Ｉｉ−Ｉｈｂ）｝｛１／（（Ｒｆ／Ｚ（ｓ）＋Ｒｏ＊Ｒｆ／（Ｚ（ｓ）（Ｒｆ／／Ｚｏ）））＋１）｝―――（２４）
となる。トランス・インピーダンスＺ（ｓ）４９は時定数をＴａとして
Ｚ（ｓ）＝Ｚｚ／（１＋ｓＴａ）
と表される。ＺｚはＤＣにおけるトランス・インピーダンスの値。
Ｚｏ＝１／ｓＣ、Ｔｂ＝Ｃ＊Ｒｆとおいて、ＲｆとＺｏの並列インピーダンスはＲｆ／／Ｚｏ＝Ｒｆ／（１＋ｓＴｂ）
整理すると
Ｖoｐ＝−｛Ｒｆ（Ｉｉ−Ｉｈｂ）｝｛ω＾２／（（Ｒｆ＋Ｒｏ＋Ｚｚ）
（１／Ｚｚ）（ｓｓ＋ｓ２δω＋ω＾２））｝―――（２５）
ただし、
δ＝｛（Ｔａ＊Ｒｆ＋Ｔａ＊Ｒｏ＋Ｔｂ＊Ｒｏ）＾２／（（Ｒｆ＋Ｒｏ＋Ｚｚ）
（Ｔｂ＊Ｔａ＊Ｒｏ））｝＾０．５／２
ω＝｛（Ｒｆ＋Ｒｏ＋Ｚｚ）／（Ｔｂ＊Ｔａ＊Ｒｏ）｝＾０．５
となる。
【００２３】
振幅Ｉｈｂ、補正時間Ｗの補正パルスとステップ入力ＩｉとをＩｉ−Ｉｈｂとした時のラプラス変換は
Ｖoｐ＝−（Ｉｉ−Ｉｈｂ）＊｛Ｒｆ／（（Ｒｆ＋Ｒｏ＋Ｚｚ）（１／Ｚｚ））｝
＊｛ω＾２／（ｓ（ｓｓ＋ｓ２δω＋ω＾２））｝
−Ｉｈｂ＊ｅｘｐ（−Ｗｓ）｛Ｒｆ／（（Ｒｆ＋Ｒｏ＋Ｚｚ）（１／Ｚｚ））｝
＊｛ω＾２／（ｓ（ｓｓ＋ｓ２δω＋ω＾２））｝―――（２６）
である。式（２６）の逆変換は
Ｖoｐ＝−（Ｉｉ−Ｉｈｂ）＊｛Ｒｆ／（（Ｒｆ＋Ｒｏ＋Ｚｚ）（１／Ｚｚ））｝
｛１＋（1−δ＾２）＾−０．５＊ｅｘｐ（−δ＊ω＊ｔ）                  ＊ｓｉｎ（ω＊（1−δ＾２）＾０．５＊ｔ−θ）｝
−Ｉｈｂ＊｛Ｒｆ／（（Ｒｆ＋Ｒｏ＋Ｚｚ）（１／Ｚｚ））｝
｛１＋（1−δ＾２）＾−０．５＊ｅｘｐ（−δ＊ω＊（ｔ−Ｗ））                        ＊ｓｉｎ（ω＊（1−δ＾２）＾０．５＊（ｔ−Ｗ）−θ）｝―――（２７）
となる。式（２７）において、ｔ＝Ｗの時、Ｖｏｐ＝−｛Ｒｆ＊Ｉｉ／（（Ｒｆ＋Ｒｏ＋Ｚｚ）（１／Ｚｚ））｝であるためには
Ｉｈｂ＝Ｉｉ／（（１＋ｅｘｐ（δ＊ω＊Ｗ））―――（２８）
を得る。即ち、入力電流０からＩ２にステップ状に変化する入力に対し、出力Ｖｏｐが周波数ω＊（1−δ＾２）＾０．５／２π（Ｈｚ）で振動する増幅器に入力電流０とＩ２の間に補正時間Ｗで振幅Ｉ２−Ｉｈｂを挿入することにより、出力Ｖｏｐのセトリング時間がＷになる。
【００２４】
図１２は図１１の入力Iｉのみの場合（破線）と補正した入力（Ｉｉ−Ｉｈｂ）の場合（実線）の入力波形である。図１３は図１２の入力波形に対応した（補正なし：破線、補正あり：実線）出力Ｖｏｐの波形（シミュレーション）である。この時のＲｆ＝８００Ω、Ｃ＝５００ｐＦ、電流帰還ＯＰアンプのトランス・インピーダンスＺ（ｓ）１０のＺｚ＝８００ＫΩ、時定数Ｔａ＝８００ｎＳとした。入力Ｉｉ＝５ｍＡ、補正時間Ｗ＝１４．１１ｎＳ、補正振幅Ｉｉ−Ｉｈｂ＝２．８８３ｍＡである。補正により出力Ｖｏｐの振動が１４．１１ｎＳ後に無くなっていることがわかる。
【００２５】
従来、図１１の回路の振動を止めるため負荷容量Ｃに直列抵抗Ｒｓ（図示せず）を挿入していた。このためＣ＊Ｒｓのポールが発生し、出力Ｖｏｐの高速性を劣化させていたが、以上のように、本実施例によれば、位相反転増幅器の整定時間はＷとなり高速特性を損なうことがない。
【実施例３】
【００２６】
以下、本発明の請求項３の実施例３について図面を参照して説明する。図１４は位相非反転増幅回路図である。電流源６１は出力Ｉ１＝０からＩ２−ＩｈｂをＷ時間発生させ、Ｗ時間後にＩ２にする。インダクタＬ６７に流れる電流ＩＬはＷ時間後にＩ２＊Ｒ３３／Ｒ２３になる。
【００２７】
図１４により補正の振幅Ｉｈｂを導く。演算増幅器６５のゲインが無限大、入力インピーダンスが無限大の理想演算増幅器とし、Ｉｉ＝Ｉ２−Ｉ１で、Ｉ１＝０であるからＩｉ＝Ｉ２である。
Ｖｉ（ｓ）＝Ｖｎ（ｓ）    ―――（３１）
Ｖｉは電流源６１の電流Ｉ２（ｓ）−Ｉｈｂ（ｓ）であるから
Ｖｉ（ｓ）＝（Ｉｉ（ｓ）−Ｉｈｂ（ｓ））＊Ｒ３  ―――（３２）  
抵抗Ｒ２３に流れ込む電流をＩｏ（ｓ）は
Ｖｎ（ｓ）＝Ｉｏ（ｓ）＊Ｒ２３  ―――（３３）
式（３１）、（３２）、（３３）から
Ｉｏ（ｓ）＝（Ｉ２（ｓ）−Ｉｈｂ（ｓ））＊Ｒ３３／Ｒ２３  ―――（３４）
を得る。インダクタＬ６７に流れる電流は
ＩＬ（ｓ）＝Ｉｏ＊（１／ｓＣ３）／（Ｒ１＋ｓＬ＋１／ｓＣ３）
＝Ｉｏ（ｓ）／（１＋ｓＣ３Ｒ１３＋ｓｓＣ３Ｌ３）
＝（Ｉ２（ｓ）−Ｉｈｂ（ｓ））＊Ｒ３３
／｛Ｒ２３＊Ｃ３Ｌ３（１／Ｃ３Ｌ３＋ｓＲ１３／Ｌ３＋ｓｓ）｝――（３５）
２次の伝達関数を整理して
ＩＬ（ｓ）＝（Ｉ２（ｓ）−Ｉｈｂ（ｓ））＊（Ｒ３３／Ｒ２３）
＊｛ω＾２／（ｓｓ＋ｓ２＊δ＊ω＋ω＾２）｝  ―――（３６）
ここに
ω＝（Ｌ３＊Ｃ３）＾−０．５、  δ＝Ｒ１３＊（Ｃ３／Ｌ３）＾０．５／２
を得る。振幅I２のステップと補正時間ＷのパルスＩｈｂのラプラス変換は
Ｉ２（ｓ）＝Ｉ２／ｓ  ―――（３７）
Ｉｈｂ（ｓ）＝Ｉｈｂ（１―ｅｘｐ（−Ｗｓ））／ｓ    ―――（３８）
インダクタンスＬに流れる電流ＩＬは
ＩＬ（ｓ）＝（Ｉ２／ｓ−Ｉｈｂ（１―ｅｘｐ（−Ｗｓ））／ｓ）
＊（Ｒ３３／Ｒ２３）＊｛ω＾２／（ｓｓ＋ｓ２＊δ＊ω＋ω＾２）｝――（３９）
である。この逆変換は
ＩＬ（ｔ）＝（Ｉ２−Ｉｈｂ）＊（Ｒ３３／Ｒ２３）
＊（１−（１−δ＾２）＾−０．５＊ｅｘｐ（−δωｔ）
ｓｉｎ（（ω＊（１−δ＾２）＾０．５）＊ｔ
＋ａｔａｎ（（１−δ＾２）＾０．５／δ）））
＋Ｉｈｂ＊（Ｒ３３／Ｒ２３）＊（１−（１−δ＾２）＾−０．５
＊ｅｘｐ（−δω（ｔ−Ｗ））
ｓｉｎ（（ω＊（１−δ＾２）＾０．５）＊（ｔ−Ｗ）
＋ａｔａｎ（（１−δ＾２）＾０．５／δ）））―――（４０）
となる。式（４０）において、ｔ＝ＷでＩＬ＝Ｉｉ２＊Ｒ３３／Ｒ２３にするためには（ω＊（１−δ＾２）＾０．５）＊Ｗ＝πを考慮して
Ｉ２＊Ｒ３３／Ｒ２３＝（Ｉ２−Ｉｈｂ）＊（Ｒ３３／Ｒ２３）
＊（１＋（１−δ＾２）＾−０．５＊ｅｘｐ（−δωＷ）
＊ｓｉｎ（ａｔａｎ（（１−δ＾２）＾０．５／δ）））
＋Ｉｈｂ＊（Ｒ３３／Ｒ２３）＊（１−（１−δ＾２）＾−０．５
ｓｉｎ（ａｔａｎ（（１−δ＾２）＾０．５／δ）））―――（４１）
式（４１）を整理して
Ｉｈｂ＝Ｉ２／（１＋ｅｘｐ（δωＷ））―――（４２）
を得る。
【００２８】
図１５は図１４のシミュレーションした波形である。回路定数はＲ１３＝１００Ω、Ｌ３＝１ｍＨ、Ｃ３＝１０１ｐＦ、Ｒ２３＝５Ω、Ｒ３３＝１０Ωで、入力電流Ｉ１＝０、Ｉ２＝１００ｍＡ、Ｉ２−Ｉｈｂ＝５１．２５ｍＡ、補正時間Ｗ＝１μＳにおけるインダクタＬ電流ＩＬ（実線）のシミュレーション波形である。補正時間Ｗ＝1μＳで振動が止まっていることがわかる。
【００２９】
従来の振動抑制では抵抗Ｒ１３を臨界制動（Ｒ１３＾２＝４＊Ｌ３／Ｃ３）にして、振動を止めていたが、インダクタＬ３の電流ＩＬの高速性を劣化させていた。以上のように、本実施例３によれば、位相非反転増幅回路の高速特性を最大限引き出すことができる。
【００３０】
本実施例１，２，３では２次の伝達関数で振動を議論したが、出力振動の正弦波の節で初期値をゼロにするように入力を制御する方法なので、２次の伝達関数による振動でなくてもよい。また、単一の振動について議論したが、複数の振動が回路に存在してもよい。この場合、振動周期Ｔ１、Ｔ２、・・・に対応する補正時間Ｗ１、Ｗ２、・・・を同時に行い、Ｉ１から階段状にＩ２となり、Ｗ１、Ｗ２、・・の最大の時間後に回路の振動を除去することができる。
【産業上の利用可能性】
【００３１】
ＤＡＣのデジタルフィードスルーを除去し、高速な整定時間を実現する。電子ビーム描画装置における偏向増幅器の偏向板のような容量負荷、偏向コイルのような誘導負荷でも高速な整定時間を可能とし、電子ビーム描画装置の高精度描画と描画速度を向上することができる。
【図面の簡単な説明】
【００３２】
【図１】ＤＡＣのローパスフィルタである。
【図２】Ｃｏｎｔｒｏｌ  Ｃｉｒｃｕｉｔ１３の詳細である。
【図３】タイミングチャートである。
【図４】Ｉｈ  Ｍｅｍｏｒｙのメモリマップである。
【図５】ＤＡＣのローパスフィルタにおける補正前後の入力電流である。
【図６】ＤＡＣのローパスフィルタにおける補正前後の出力電圧である。
【図７】従来のノイズ除去回路である。
【図８】従来と本実施例の周波数特性である。
【図９】振動周期（Ｔ／２）の1倍、２倍、３倍の入力波形である。
【図１０】図９の入力波形時の出力波形である。
【図１１】位相反転増幅回路である。
【図１２】図１１の補正前後の入力波形である。
【図１３】図１１の補正前後の出力波形である。
【図１４】位相非反転増幅回路である。
【図１５】図１４の補正前後の入力電流とインダクタ電流ＩＬの波形である。
【符号の説明】
【００３３】
１２  ＤＡＣ
１３  ＤＡＣのＣｏｎｔｒｏｌ  Ｃｉｒｃｕｉｔ
１４  Ｃｏｎｔｒｏｌ  ＣｉｒｃｕｉｔのＤ２−Ｄｈ２出力
１５  Ｃｏｎｔｒｏｌ  ＣｉｒｃｕｉｔのＥｎｂ出力
１６  Ｄｉｇｉｔａｌ  Ｉｎｐｕｔ
１７  Ｅｎｂ  Ｉｎ
２０  Ｌａｔｃｈ
２１  Ｓｕｂｔｒａｃｔ
２２  Ｉｈ  Ｍｅｍｏｒｙ
２３  Ａｄｄｅｒ
２４  Ｗｉｄｔｈ
３０  Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ
３５  Ｌｏｗ  Ｐａｓｓ  ＦｉｌｔｅｒのコンデンサＣ
３６  Ｌｏｗ  Ｐａｓｓ  ＦｉｌｔｅｒのインダクタＬ
３７  Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒの出力Ｖｏ
３８  Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒの抵抗Ｒ
４２  位相反転増幅回路の演算増幅器
４３  位相反転増幅回路の−入力Ｖｎ
４４  位相反転増幅回路の帰還抵抗Ｒｆ
４５  位相反転増幅回路の出力Ｖｏｐ
４６  位相反転増幅回路のコンデンサＣ
４７  位相反転増幅回路の＋入力Ｖｐ
４８  演算増幅器のユニティ・ゲイン・バッファ
４９  演算増幅器のトランス・インピーダンスＺ（ｓ）
５０  演算増幅器の内部出力抵抗Ｒｏ
５２  −入力Ｖｎから流れる電流Ｉｎ
６１  位相非反転増幅回路の電流源
６５  位相非反転増幅回路の演算増幅器
６７  位相非反転増幅回路のインダクタＬ
７１  従来例のＤＡＣ
【図１】
0004844938.tif 000002
【図２】
0004844938.tif 000003
【図３】
0004844938.tif 000004
【図４】
0004844938.tif 000005
【図５】
0004844938.tif 000006
【図６】
0004844938.tif 000007
【図７】
0004844938.tif 000008
【図８】
0004844938.tif 000009
【図９】
0004844938.tif 000010
【図１０】
0004844938.tif 000011
【図１１】
0004844938.tif 000012
【図１２】
0004844938.tif 000013
【図１３】
0004844938.tif 000014
【図１４】
0004844938.tif 000015
【図１５】
0004844938.tif 000016