(57)【特許請求の範囲】
【請求項１】
複数の単位画素が半導体基板の表面部に二次元アレイ状に配列形成され、各単位画素が３原色の第１色，第２色，第３色の各入射光量を夫々検出する第１色画素，第２色画素，第３色画素で構成され、前記第１色画素が前記半導体基板の表面部に積層された光電変換膜で構成され、前記第２色画素及び前記第３色画素の夫々が前記半導体基板表面部に形成されたフォトダイオードで構成され、前記第１色画素，第２色画素，第３色画素の各検出信号が前記半導体基板に前記単位画素毎に設けられた信号読出回路によって読み出される光電変換膜積層型固体撮像素子において、
前記単位画素の画素列毎に設けられ同一単位画素行の隣接する同一色の色画素から読み出された信号の各々を保持する信号メモリ手段と、該信号メモリ手段の各々に保持された前記信号を個別に読み出し外部に出力する全画素読出動作と前記信号メモリ手段の各々に保持された前記信号のうち前記画素列毎に隣接する信号メモリ手段の信号を同時に読み出し外部に出力する加算読出動作とを切り替えて行う行方向走査制御手段とを有する出力信号処理部を備え、
前記第１色画素が入射光量を正孔量で検出し、前記第２色画素と前記第３色画素が入射光量を電子量で検出することを特徴とする光電変換膜積層型固体撮像素子。
【請求項２】
複数の単位画素が半導体基板の表面部に二次元アレイ状に配列形成され、各単位画素が３原色の第１色，第２色，第３色の各入射光量を夫々検出する第１色画素，第２色画素，第３色画素で構成され、前記第１色画素が前記半導体基板の表面部に積層された光電変換膜で構成され、前記第２色画素及び前記第３色画素の夫々が前記半導体基板表面部に形成されたフォトダイオードで構成され、前記第１色画素，第２色画素，第３色画素の各検出信号が前記半導体基板に前記単位画素毎に設けられた信号読出回路によって読み出される光電変換膜積層型固体撮像素子において、
前記単位画素の画素列毎に設けられ同一単位画素行の隣接する同一色の色画素から読み出された信号の各々を保持する信号メモリ手段と、該信号メモリ手段の各々に保持された前記信号を個別に読み出し外部に出力する全画素読出動作と前記信号メモリ手段の各々に保持された前記信号のうち前記画素列毎に隣接する信号メモリ手段の信号を同時に読み出し外部に出力する加算読出動作とを切り替えて行う行方向走査制御手段とを有する出力信号処理部を備え、
前記第１色画素，第２色画素，第３色画素が夫々入射光量を電子量として検出することを特徴とする光電変換膜積層型固体撮像素子。
【請求項３】
前記出力信号処理部は、前記画素列毎に設けられる前記信号メモリ手段を複数備えると共に、該複数の信号メモリ手段の各々に前記単位画素の列方向に隣接する同一色の色画素から読み出された信号の各々を保持させるメモリ手段切替スイッチを備えることを特徴とする請求項１又は２に記載の光電変換膜積層型固体撮像素子。
【請求項４】
前記出力信号処理部は、前記第１色画素用の第１出力信号処理部と、該第１出力信号処理部と並列動作する前記第２色画素用及び前記第３色画素用の第２出力信号処理部とで構成されることを特徴とする請求項１乃至３のいずれか１項に記載の光電変換膜積層型固体撮像素子。
【請求項５】
前記第１色画素の検出信号を読み出す信号読出回路をリセットトランジスタと行選択トランジスタと出力トランジスタの３トランジスタで構成される信号読出回路とし、前記第２色画素の検出信号を読み出す信号読出回路及び前記第３色画素の検出信号を読み出す信号読出回路を読出トランジスタとリセットトランジスタと行選択トランジスタと出力トランジスタの４トランジスタで構成される信号読出回路としたことを特徴とする請求項１乃至請求項４のいずれか１項に記載の光電変換膜積層型固体撮像素子。
【請求項６】
前記第２色画素の検出信号を読み出す前記信号読出回路を構成するトランジスタのうち前記読出トランジスタを除く３トランジスタが、前記第３色画素の検出信号を読み出す前記信号読出回路を構成するトランジスタのうち前記読出トランジスタを除く３トランジスタと共用され、該２つの読出トランジスタが異なるタイミングでオンオフされる構成としたことを特徴とする請求項５に記載の光電変換膜積層型固体撮像素子。
【請求項７】
前記出力信号処理部は、前記第１色画素の検出信号を読み出す信号読出回路の出力信号と、前記第２色画素，第３色画素の検出信号を読み出す信号読出回路の出力信号とを切替選択して取り込む切替手段を備えることを特徴とする請求項３に記載の光電変換膜積層型固体撮像素子。
【請求項８】
前記出力信号処理部は、取り込んだ前記第１色画素の検出信号に対してサンプルホールド処理を施す回路と、取り込んだ前記第２色画素，第３色画素の検出信号に対して相関二重サンプリング処理を施す回路とを備えることを特徴とする請求項５または請求項６に記載の光電変換膜積層型固体撮像素子。
【請求項９】
前記相関二重サンプル処理は、入力信号をクランプするクランプ回路及び該クランプ回路の出力をサンプルホールドするサンプルホールド回路で行い、前記サンプルホールド処理は前記クランプ回路をバイパス回路でバイパスし前記サンプルホールド回路で行うことを特徴とする請求項８に記載の光電変換膜積層型固体撮像素子。
【請求項１０】
前記第１色画素の検出信号を前記信号読出回路から前記出力信号処理部に読み出した後、次の第１色画素の検出信号が読み出される前に、該信号読出回路からリセット雑音信号を該出力信号処理部に読み出すことを特徴とする請求項８または請求項９に記載の光電変換膜積層型固体撮像素子。
【請求項１１】
前記４トランジスタ構成の前記信号読出回路のうち行選択トランジスタが省略され、代わりに前記リセットトランジスタのドレイン端子の印加電圧が可変制御される構成としたことを特徴とする請求項５または請求項６に記載の光電変換膜積層型固体撮像素子。
【請求項１２】
前記光電変換膜が透明な画素電極膜と対向電極膜に挟まれた単層有機半導体構造または多層有機半導体構造でなることを特徴とする請求項１乃至請求項１１のいずれか１項に記載の光電変換膜積層型固体撮像素子。
【請求項１３】
前記第２色画素を構成する前記フォトダイオードと前記第３色画素を構成する前記フォトダイオードとが半導体基板の深さ方向に離間して設けられることを特徴とする請求項１乃至請求項１２のいずれか１項に記載の光電変換膜積層型固体撮像素子。
【請求項１４】
前記出力信号処理部の出力信号がアナログ信号であることを特徴とする請求項１乃至請求項１３のいずれか１項に記載の光電変換膜積層型固体撮像素子。
【請求項１５】
前記出力信号処理部の出力信号がデジタル信号であることを特徴とする請求項１乃至請求項１３のいずれか１項に記載の光電変換膜積層型固体撮像素子。
【請求項１６】
前記第１色が緑色であり、前記第２色が青色であり、前記第３色が赤色であることを特徴とする請求項１乃至請求項１５のいずれか１項に記載の光電変換膜積層型固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の上に積層した光電変換膜で３原色のうちの１色の入射光を受光し光電変換膜を透過した残り２色の入射光の各々を半導体基板に形成した光電変換素子（フォトダイオード）で受光する光電変換膜積層型固体撮像素子に係り、特に、暗いシーンの撮影でも良好な画質の画像を得ることができる信号光電変換膜積層型固体撮像素子に関する。
【背景技術】
【０００２】
ＣＭＯＳ型イメージセンサに代表される単板式カラー固体撮像素子では、半導体基板上に配列形成された多数の光電変換画素の上に３種または４種の色フィルタをモザイク状に配置している。これにより、各画素から色フィルタに対応した色信号が出力され、これ等の色信号を信号処理することでカラー画像が生成される。
【０００３】
しかし、モザイク状に色フィルタを配列したカラー固体撮像素子は、原色の色フィルタの場合、およそ入射光の２／３が色フィルタで吸収されてしまうため、光利用効率が悪く、感度が低いという問題がある。また、各画素で１色の色信号しか得られないため、解像度も悪く、特に、偽色が目立つという問題もある。
【０００４】
そこで、斯かる問題を克服するために、信号読出回路が形成された半導体基板の上に３層の光電変換膜を積層する構造の撮像素子が研究・開発されている（例えば、下記の特許文献１，２）。この撮像素子は、例えば、光入射面から順次、青（Ｂ），緑（Ｇ），赤（Ｒ）の光に対して信号電荷（電子or正孔）を発生する光電変換膜を重ねた画素構造を備え、しかも各画素毎に、各光電変換膜で光発生した信号電荷を独立に読み出すことができる信号読出回路が設けられる。
【０００５】
斯かる構造の撮像素子の場合、入射光が殆ど光電変換されて読み出され、可視光の利用効率は１００％に近く、しかも各画素でＲ，Ｇ，Ｂの３色の色信号が得られるため、高感度で、高解像度（偽色が目立たない）の良好な画像が生成できる。
【０００６】
また、下記特許文献３に記載された撮像素子では、シリコン基板内に光信号を検出する３重のウエル（フォトダイオード）を設け、シリコン基板の深さの違いにより、分光感度の異なる信号（表面からＢ（青）、Ｇ（緑）、Ｒ（赤）の波長にピークを持つ）を得るようになっている。これは、入射光のシリコン基板内への侵入距離が波長に依存することを利用している。この撮像素子も、特許文献１，２に記載された撮像素子と同様に、高感度で、高解像度（偽色が目立たない）の良好な画像を得ることができる。
【０００７】
しかし、特許文献１，２に記載された撮像素子は、３層の光電変換膜を半導体基板の上に順に積層し、且つ、各光電変換膜で発生したＲ，Ｇ，Ｂ毎の信号電荷を夫々半導体基板に形成した信号読出回路に接続する縦配線を形成する必要があり、その製造は難しく、製造歩留まりが低いためコストが嵩んでしまうという問題がある。
【０００８】
一方、特許文献３に記載された撮像素子は、青色光は最浅部のフォトダイオード、赤色光は最深部のフォトダイオード、緑色光は中間部のフォトダイオードで検出する構造になっているが、例えば最浅部のフォトダイオードでは緑色光や赤色光によっても光電荷が発生してしまうため、Ｒ信号，Ｇ信号，Ｂ信号の分光感度特性の分離が十分でない。そこで、真のＲ信号，Ｇ信号，Ｂ信号を得るために、各フォトダイオードからの出力信号を加減算処理する必要が生じ、演算負荷が高く、また、この加減算処理によって画像信号のＳ／Ｎが低下してしまうという問題が生じる。
【０００９】
前述した特許文献１，２，３記載の撮像素子の各問題点を改善するものとして、特許文献４記載の撮像素子が提案されている。この撮像素子は、特許文献１，２記載の撮像素子と特許文献３記載の撮像素子のハイブリッド型となっており、その構造は、緑（Ｇ）に感度を持つ光電変換膜を１層だけ半導体基板の上に積層し、光電変換膜を透過した青（Ｂ）と赤（Ｒ）の入射光は、従来のイメージセンサと同様に、半導体基板の深さ方向に形成した２つのフォトダイオードで受光する構造になっている。
【００１０】
即ち、ハイブリッド型のカラー固体撮像素子は、半導体基板の表面部に二次元アレイ状に配列形成された多数の単位画素の各々が、半導体基板の深さ方向に形成された青色検出用フォトダイオード（光電変換素子：以下、Ｂ画素という。）及び赤色検出用フォトダイオード（光電変換素子：以下、Ｒ画素という。）と、半導体基板表面上部に積層された緑色検出用光電変換膜（以下、Ｇ画素という。）とを備える。単位画素の各々が図１０に示す様にＲ画素１，Ｂ画素２，Ｇ画素３を備えるため、各色の信号を夫々外部に読み出す信号読出回路４，５，６も単位画素毎に３つづつ設けられている。
【００１１】
信号読出回路（電荷検出回路）としては、従来のＣＭＯＳ型イメージセンサで用いられている周知の信号読出回路をそのまま利用できる。この信号読出回路はトランジスタで構成され、図１１（ａ）に示す３個のトランジスタ（出力トランジスタ１１，行選択トランジスタ１２，リセットトランジスタ１３）で構成されるものと、図１１（ｂ）に示す４個のトランジスタ（出力トランジスタ１１，行選択トランジスタ１２，リセットトランジスタ１３，読出トランジスタ１４）で構成されるものとがある。
【００１２】
斯かる構成のハイブリッド型の光電変換膜積層型カラー固体撮像素子は、光電変換膜が１層で済むため、製造工程が簡単になり、コストアップや歩留り低下を避けることができる。また、光電変換膜で緑色光が吸収されるため、半導体基板内の青色用と赤色用の各フォトダイオードの分光感度特性の分離が改善され、色再現性が良好になると共にＳ／Ｎも改善され、更に、無駄になる光が無くなり、光利用効率が高いため感度の高い画像を撮像できるという利点がある。
【００１３】
【特許文献１】特表２００２−５０２１２０号公報
【特許文献２】特開２００２−８３９４６号公報
【特許文献３】特表２００２−５１３１４５号公報
【特許文献４】特開２００３−３３２５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
高解像度の撮像素子を使用したカメラでは、静止画は銀塩フィルム並みの高解像度で撮影を行い、動画はテレビ並の低解像度の画像を３０フレーム／秒で撮影することが行われる。２００万画素を超える撮像素子の場合、全画素の色信号を１／３０秒で読み出すことが難しい。
【００１５】
このため、従来のＣＣＤ型イメージセンサやＣＭＯＳ型イメージセンサを用いたカメラでは、静止画像を撮影する時には全画素の色信号を読み出して静止画像データを生成するが、動画撮影時には、一部の画素行のみを選択し、選択した画素行の画素信号だけを読み出すことで、３０フレーム／秒の撮影を実現することが行われている。
【００１６】
この動画撮影方法を、光利用効率が高く高感度撮影を行うことが可能なハイブリッド型の光電変換膜積層型カラー固体撮像素子に適用すると、選択されない画素行の画素信号は動画像に寄与しないことになり、実質的な感度が低下してしまうという問題がある。
【００１７】
また、ハイブリッド型の光電変換膜積層型カラー固体撮像素子を用いて静止画像を撮像する場合、カメラに内蔵されたフラッシュ光を発光させることで、暗いシーンでも良好な画質すなわちＳ／Ｎが良好な静止画像を撮影することが可能となる。しかし、動画像を撮影する場合にはフラッシュ光が使用できないため、暗いシーンの動画像の画質が非常に悪くなってしまう。
【００１８】
更に、暗いシーンの静止画像を撮影する場合でも、フラッシュ光の発光が禁止されている場所で撮影する場合や、フラッシュ光が届かない遠景シーンを撮影する場合には、動画撮影と同様に撮像画像の画質が劣化してしまう。
【００１９】
本発明の目的は、暗いシーンの撮影でも良好な画質の画像を得ることができるハイブリッド型の光電変換膜積層型固体撮像素子を提供することにある。
【課題を解決するための手段】
【００２０】
本発明の光電変換膜積層型固体撮像素子は、複数の単位画素が半導体基板の表面部に二次元アレイ状に配列形成され、各単位画素が３原色の第１色，第２色，第３色の各入射光量を夫々検出する第１色画素，第２色画素，第３色画素で構成され、前記第１色画素が前記半導体基板の表面部に積層された光電変換膜で構成され、前記第２色画素及び前記第３色画素の夫々が前記半導体基板表面部に形成されたフォトダイオードで構成され、前記第１色画素，第２色画素，第３色画素の各検出信号が前記半導体基板に前記単位画素毎に設けられた信号読出回路によって読み出される光電変換膜積層型固体撮像素子において、
前記単位画素の画素列毎に設けられ同一単位画素行の隣接する同一色の色画素から読み出された信号の各々を保持する信号メモリ手段と、該信号メモリ手段の各々に保持された前記信号を個別に読み出し外部に出力する全画素読出動作と前記信号メモリ手段の各々に保持された前記信号のうち前記画素列毎に隣接する信号メモリ手段の信号を同時に読み出し外部に出力する加算読出動作とを切り替えて行う行方向走査制御手段とを有する出力信号処理部を備えることを特徴とする。
【００２１】
本発明の光電変換膜積層型固体撮像素子の前記出力信号処理部は、前記画素列毎に設けられる前記信号メモリ手段を複数備えると共に、該複数の信号メモリ手段の各々に前記単位画素の列方向に隣接する同一色の色画素から読み出された信号の各々を保持させるメモリ手段切替スイッチを備えることを特徴とする。
【００２２】
本発明の光電変換膜積層型固体撮像素子の前記出力信号処理部は、前記第１色画素用の第１出力信号処理部と、該第１出力信号処理部と並列動作し前記第２色画素用及び前記第３色画素用の第２出力信号処理部とで構成されることを特徴とする。
【００２３】
本発明の光電変換膜積層型固体撮像素子は、前記第１色画素の検出信号を読み出す信号読出回路をリセットトランジスタと行選択トランジスタと出力トランジスタの３トランジスタで構成される信号読出回路とし、前記第２色画素の検出信号を読み出す信号読出回路及び前記第３色画素の検出信号を読み出す信号読出回路を読出トランジスタとリセットトランジスタと行選択トランジスタと出力トランジスタの４トランジスタで構成される信号読出回路としたことを特徴とする。
【００２４】
本発明の光電変換膜積層型固体撮像素子は、前記第２色画素の検出信号を読み出す前記信号読出回路の構成トランジスタのうち前記読出トランジスタを除く３トランジスタが、前記第３色画素の検出信号を読み出す前記信号読出回路の構成トランジスタのうち前記読出トランジスタを除く３トランジスタと共用され、該２つの読出トランジスタが異なるタイミングでオンオフされる構成としたことを特徴とする。
【００２５】
本発明の光電変換膜積層型固体撮像素子の前記出力信号処理部は、前記第１色画素の検出信号を読み出す信号読出回路の出力信号と、前記第２色画素，第３色画素の検出信号を読み出す信号読出回路の出力信号とを切替選択して取り込む切替手段を備えることを特徴とする。
【００２６】
本発明の光電変換膜積層型固体撮像素子の前記出力信号処理部は、取り込んだ前記第１色画素の検出信号に対してサンプルホールド処理を施す回路と、取り込んだ前記第２色画素，第３色画素の検出信号に対して相関二重サンプリング処理を施す回路とを備えることを特徴とする。
【００２７】
本発明の光電変換膜積層型固体撮像素子の前記相関二重サンプル処理は、入力信号をクランプするクランプ回路及び該クランプ回路の出力をサンプルホールドするサンプルホールド回路で行い、前記サンプルホールド処理は前記クランプ回路をバイパス回路でバイパスし前記サンプルホールド回路で行うことを特徴とする。
【００２８】
本発明の光電変換膜積層型固体撮像素子は、前記第１色画素の検出信号を前記信号読出回路から前記出力信号処理部に読み出した後、次の第１色画素の検出信号が読み出される前に、該信号読出回路からリセット雑音信号を該出力信号処理部に読み出すことを特徴とする。
【００２９】
本発明の光電変換膜積層型固体撮像素子は、前記４トランジスタ構成の前記信号読出回路のうち行選択トランジスタが省略され、代わりに前記リセットトランジスタのドレイン端子の印加電圧が可変制御される構成としたことを特徴とする。
【００３０】
本発明の光電変換膜積層型固体撮像素子は、前記光電変換膜が透明な画素電極膜と対向電極膜に挟まれた単層有機半導体構造または多層有機半導体構造でなることを特徴とする。
【００３１】
本発明の光電変換膜積層型固体撮像素子は、前記第２色画素を構成する前記フォトダイオードと前記第３色画素を構成する前記フォトダイオードとが半導体基板の深さ方向に離間して設けられることを特徴とする。
【００３２】
本発明の光電変換膜積層型固体撮像素子は、前記第１色画素，第２色画素，第３色画素が夫々入射光量を電子量として検出することを特徴とする。
【００３３】
本発明の光電変換膜積層型固体撮像素子は、前記第１色画素が入射光量を正孔量で検出し、前記第２色画素と前記第３色画素が入射光量を電子量で検出することを特徴とする。
【００３４】
本発明の光電変換膜積層型固体撮像素子は、前記出力信号処理部の出力信号がアナログ信号であることを特徴とする。
【００３５】
本発明の光電変換膜積層型固体撮像素子は、前記出力信号処理部の出力信号がデジタル信号であることを特徴とする。
【００３６】
本発明の光電変換膜積層型固体撮像素子は、前記第１色が緑色であり、前記第２色が青色であり、前記第３色が赤色であることを特徴とする。
【発明の効果】
【００３７】
本発明によれば、フラッシュ光を使用できない撮影時や動画像撮影時等に、信号加算（画素加算）した撮像画像信号を出力させることができるため、高感度でＳ／Ｎの高い撮像画像信号を得ることが可能となる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の一実施形態について、図面を参照して説明する。
【００３９】
（第１実施形態）
図１は、本発明の第１実施形態に係るハイブリッド型の光電変換膜積層型カラー固体撮像素子の表面模式図である。この光電変換膜積層型固体撮像素子２０は、半導体基板２１に複数の単位画素２２が正方格子状に配列形成され、半導体基板２１の下辺部に、行方向走査制御部を含む出力信号処理部２４が設けられ、半導体基板２１の左辺部には列方向走査制御部２５が設けられている。
【００４０】
単位画素２２と出力信号処理部２４とは２本の列信号線２６，２７により接続され、単位画素２２と列方向走査制御部２５とは４本の信号線２８，２９，３０，３１により接続される。信号線２８，２９は読出信号線であり、信号線３０はリセット信号線であり、信号線３１は行選択信号線である。
【００４１】
図２は、図１に示す単位画素の概念図である。ｎ型半導体基板２１の表面部にはｐウェル層３５が形成され、ｐウェル層３５中の深部と浅部に夫々ｎ領域層３６，３７が形成される。ｎ領域層３６とｎ領域層３７は、ｐ領域層３８を挟んで離間され、ｎ領域層３７の最表面には、暗電流抑制用のｐ型高濃度不純物表面層３９が設けられる。
【００４２】
半導体基板２１の表面深部に設けられたｎ領域層３６と、上下のｐ領域層３８，ウェル層３５との間でｐｎ接合即ちフォトダイオードが構成され、表面深部にまで浸入してきた長波長の主として赤色光の光量に応じた信号電荷（この例では電子）がｎ領域層３６に蓄積される。即ち、このフォトダイオードがＲ画素を構成する。
【００４３】
半導体基板２１の表面浅部に設けられたｎ領域層３７と上下のｐ型高濃度不純物表面層３９，ｐ領域層３８との間でｐｎ接合即ちフォトダイオードが構成され、表面深部にまで浸入できず浅部で吸収されてしまう短波長の主として青色光の光量に応じた信号電荷（この例では電子）がｎ領域層３７に蓄積される。即ち、このフォトダイオードがＢ画素を構成する。
【００４４】
半導体基板２１の表面には、透明な絶縁膜４１が積層され、この絶縁層４１の上に、単位画素毎に区画された透明な画素電極膜４２が積層され、画素電極膜４２の上に、中間波長の主として緑色光に感度を有する光電変換膜４３が積層され、光電変換膜４３の上に、各単位画素共通に設けられる透明な対向電極膜４４が設けられ、最表面に透明な保護膜（絶縁膜）４５が積層される。
【００４５】
透明な電極膜４２，４４は、光吸収が少ない材料で形成される。これは薄い金属薄膜でも良く、また、ＩＴＯ等の金属化合物薄膜でも良い。対向電極膜４４は、各単位画素共通に１枚構成としても良く、また、画素毎に区画して設けたり、単位画素列毎，単位画素行毎に区画して設けても良いが、対向電極膜４４に１つの共通電位が印加できるように配線する。
【００４６】
光電変換膜４３は、単層膜構造でも多層膜構造でも良く、緑色光に感度を有する有機半導体や有機色素を含む有機材料等で構成される。この光電変換膜４３は、受光した緑色光の光量に応じた光電荷（電子―正孔対）を発生し、Ｇ画素を構成する。
【００４７】
本実施形態の光電変換膜積層型カラー固体撮像素子は、Ｇ画素が検出した信号電荷（この例では電子）に応じた信号を、３トランジスタ構成の信号読出回路５０で読み出し、Ｒ画素及びＢ画素が検出した信号電荷（この例では電子）に応じた信号を、４トランジスタ構成の信号読出回路５１で読み出す構成としている。
【００４８】
本実施形態では、トランジスタ数を減少させるために、Ｒ画素用の信号読出回路とＢ画素用の信号読出回路を共用する構成としているため、信号読出回路５１は単位画素１つで５個のトランジスタを持ち、信号読出回路５０と合わせると、単位画素１つに設けるトランジスタ数は「８」となっている。尚、面積的に余裕があれば、Ｒ画素用の信号読出回路とＢ画素用の信号読出回路を共用しない構成としても良い。
【００４９】
図２では、信号読出回路を回路図で示しているが、信号読出回路を構成する各ＭＯＳトランジスタは、半導体基板２１のｐウェル層３５上に形成される。また、図２では図示を省略しているが、画素電極膜４２から流れ出たＧ信号電荷は、半導体基板２１上に形成された不純物領域でなる電荷蓄積部に蓄積され、この電荷蓄積部の蓄積電荷を、３トランジスタ構成の信号読出回路が読み出す。この電荷蓄積部や信号読出回路は、遮光膜に覆われた部分に形成される。
【００５０】
Ｇ画素用に設けられた信号読出回路５０は、図１１（ｂ）に示す回路と同じであり、出力トランジスタ１１と行選択トランジスタ１２とリセットトランジスタ１３を備える。
【００５１】
直流電源端子４８と列信号線２７との間に出力トランジスタ１１と行選択トランジスタ１２が直列に接続され、出力トランジスタ１１のゲートがＧ画素の上述した電荷蓄積部を介して画素電極膜４４に接続され、行選択トランジスタ１２のゲートが行選択信号線３１に接続される。リセットトランジスタ１３は直流電源端子４８と出力トランジスタ１１のゲートとの間に設けられ、リセット信号線３０にリセットトランジスタ１３のゲートが接続される。
【００５２】
信号読出回路５１は、３トランジスタ構成部分（出力トランジスタ１１，行選択トランジスタ１２，リセットトランジスタ１３）は信号読出回路５０と同じであり、直流電源端子４８と列信号線２６との間に出力トランジスタ１１と行選択トランジスタ１２が直列に接続され、行選択トランジスタ１２のゲートが行選択信号線３１に接続される。リセットトランジスタ１３は直流電源端子４８と出力トランジスタ１１のゲートとの間に設けられ、リセット信号線３０にリセットトランジスタ１３のゲートが接続される。
【００５３】
出力トランジスタ１１のゲートと、Ｒ画素（ｎ領域層３６）との間に両者間の接続をオンオフするスイッチ手段としての読出トランジスタ１４Ｒが接続され、この読出トランジスタ１４Ｒのゲートが読出信号線２９に接続される。即ち、トランジスタ１４Ｒ，１１，１２，１３で、Ｒ画素用の４トランジスタ構成の信号読出回路となる。
【００５４】
また、出力トランジスタ１１のゲートと、Ｂ画素（ｎ領域層３７）との間に両者間の接続をオンオフするスイッチ手段としての読出トランジスタ１４Ｂが接続され、この読出トランジスタ１４Ｂのゲートが読出信号線２８に接続される。即ち、トランジスタ１４Ｂ，１１，１２，１３で、Ｂ画素用の４トランジスタ構成の信号読出回路となる。
【００５５】
この様に、本実施形態で光電変換膜による画素（Ｇ画素）の信号読出回路を３トランジスタ構成としたのは、光電変換膜４３や画素電極膜４２，図示しない電荷蓄積部等に残留する電荷が４トランジスタの信号読出回路を採用する場合に比較して少なくなり、Ｇ画像の残像が抑制され画質劣化が低減されるためである。
【００５６】
また、本実施形態で半導体基板に形成したフォトダイオードによる画素（Ｒ画素，Ｂ画素）からの信号電荷の読出回路を４トランジスタ構成としたのは、フォトダイオードの場合には残留が無く、３トランジスタ構成より雑音を低減することができ、Ｒ画像，Ｂ画像の画質向上を図ることが可能なためである。
【００５７】
図３は、出力信号処理部２４の構成図である。この出力信号処理部２４は、各単位画素列毎に設けられた相関二重サンプリング回路５３と、各相関二重サンプリング回路５３に行方向走査信号を出力する行方向走査制御部５４と、読出出力信号線６２に接続された出力部５５とを備える。
【００５８】
相関二重サンプリング回路５３は、各単位画素行共通の列信号線２６，２７が接続され、列信号線２６，２７の一方を選択接続するスイッチ回路５６と、スイッチ回路５６により選択された信号をクランプするクランプ回路５７と、２つのサンプルホールド（ＳＨ）回路５８，５９（信号メモリ手段として機能する。）と、２つのＳＨ回路５８，５９の一方を選択してクランプ回路５６に接続するＳＨ選択スイッチ回路６０と、各ＳＨ回路５８，５９と読出出力信号線６２との間に設けられた開閉スイッチ（行方向走査スイッチ）６３，６４とを備え、開閉スイッチ６３，６４が行方向走査制御部５４からの行方向走査信号によって開閉される。
【００５９】
斯かる構成の光電変換膜積層型カラー固体撮像素子に被写体からの光が入射すると、入射光の内の緑色光が光電変換膜４３に吸収され、光電変換膜４３内に信号電荷（光電変換膜内に電子―正孔対が発生し、この実施形態では電子を信号電荷としている。）が発生する。画素電極膜４２と共通電極膜４４との間に電圧を印加し光電変換膜４３内に所要の電界を形成しておくと、信号電荷はこの電界に沿って速やかに画素電極膜４２に移動し、上述した電荷蓄積部に移動し蓄積されると共に、信号読出回路５０の出力トランジスタ１１のゲート部分にも流れ込み蓄積される。
【００６０】
Ｇ画素（光電変換膜）４３を透過した赤色光と青色光の混合光が半導体基板２１に入射することになる。混合光のうち青色光は主に半導体基板表面の浅部で吸収され、発生した信号電荷（電子）はｎ領域層（Ｂ画素）３７に蓄積される。混合光のうちの赤色光は半導体基板２１の表面深部にまで浸入して吸収され、発生した信号電荷（電子）はｎ領域層（Ｒ画素）３６に蓄積される。
【００６１】
以下、Ｒ画素，Ｇ画素，Ｂ画素から各撮像画像信号を読み出す動作について説明する。
【００６２】
〔全画素読出動作〕
ＳＨ選択スイッチ６０は、常に、ＳＨ回路５８側に設定される。列方向走査制御部２５により、撮像画像信号を読み出す単位画素行が選択される。即ち、列方向走査制御部２５から該当単位画素行の信号線３１に行選択信号が出力されることにより、この単位画素行の行選択トランジスタ１２が導通状態になる。
【００６３】
次に、選択スイッチ回路５６が列信号線２７を選択すると、この単位画素行の各Ｇ画素の信号電荷に応じた信号が各相関二重サンプリング回路５３のクランプ回路５７にクランプされる。
【００６４】
次に、列方向走査制御部２５から当該単位画素行に対してリセット信号を出力すると、Ｇ画素のリセット雑音が列信号線２７に出力される。サンプルホールド回路５８は、Ｇ画素の信号電荷に応じた信号をこのリセット雑音信号を用いてサンプルホールドし、保持・記憶する。
【００６５】
次に、行方向走査制御部５４から行方向走査信号が読出対象となる単位画素列の開閉スイッチ６３に供給されると、この単位画素列のサンプルホールド回路５８の保持信号が読出出力信号線６２に読み出される。出力部５５は、読出出力信号線６２上の信号を処理し、Ｇ信号に応じた出力信号を素子外部に出力する。この動作を行方向に画素毎に順次繰り返すことにより、１行分の画素毎のＧ信号に応じた信号が素子外部に順次出力される。
【００６６】
次に、選択スイッチ回路５６を切り替えて列信号線２６を選択させ、クランプ回路５７に列信号線２６を接続する。そして、列方向走査制御部２５から当該単位画素行に対してリセット信号を印加し、Ｂ画素のリセット雑音を列信号線２６に出力させ、クランプ回路５７でクランプ動作を行われる。
【００６７】
次に、当該単位画素行のＢ画素に対して列方向走査制御部２５が読出信号を印加すると、図２に示す読出トランジスタ１４Ｂがオン（導通）状態になる。これにより、Ｂ画素の信号電荷に対応したＢ信号（画像信号）が列信号線２６に出力され、サンプルホールド回路５８は、信号処理したＢ信号を保持・記憶する。
【００６８】
次に、行方向走査制御部５４が、開閉スイッチ６３に対して行方向走査信号を出力すると、サンプルホールド回路５８のＢ信号が読出出力信号線６２に出力され、出力部５５は、信号処理したＢ信号を素子外部に出力する。この動作を行方向に画素毎に順次繰り返すことにより、１行分の画素毎のＢ信号に応じた信号が素子外部に順次出力される。
【００６９】
次に、Ｂ画素に対する動作と同様の動作をＲ画素に対して繰り返すことで、１行分の画素毎のＲ信号に応じた信号が素子外部に順次出力される。
【００７０】
以上の動作を、信号読出対象とする単位画素行を切り替えながら繰り返すことで、１画面を構成する各単位画素毎のＲ画素，Ｇ画素，Ｂ画素の各信号が別々に素子外部に読み出される。尚、Ｒ信号とＢ信号の読出順序は入れ替えても良いことはいうまでもない。
【００７１】
〔色信号の加算読出動作〕
例えば動画像を撮像する場合、あるいは明るい静止画像を撮像する場合、本実施形態では、隣接する４つの単位画素の各Ｇ画素信号を加算して読み出し、各Ｂ画素信号を加算して読み出し、各Ｒ画素信号を加算して読み出す。
【００７２】
そこで、先ず、列方向走査制御部２５は、任意の（２Ｊ―１）番目の単位画素行を選択する。但し、「Ｊ」は正整数である。列方向走査制御部２５から該当の信号線３１に行選択信号が出力されると、この単位画素行の行選択トランジスタ１２が導通状態となる。
【００７３】
選択スイッチ回路５６を列信号線２７側とし、列信号線２６をクランプ回路５７に接続する。更に、ＳＨ選択スイッチ６０をサンプルホールド回路５８側に設定する。
【００７４】
これにより、Ｇ画素の信号電荷に対応したＧ信号（画像信号）が列信号線２７を介してクランプ回路５７に取り込まれ、クランプ動作が行われる。次に、列方向走査制御部２５が当該単位画素行に対してリセット信号を印加すると、Ｇ画素のリセット雑音が列信号線２７に出力され、サンプルホールド回路５８がこのリセット雑音信号を用いてＧ信号を信号処理し、信号処理後のＧ信号を保持・記憶する。
【００７５】
次に、列方向走査制御部２５は、次行の（２Ｊ）番目の単位画素行を選択する。そして、ＳＨ選択スイッチ６０は、ＳＨ回路５９側を選択する。相関二重サンプリング回路５３は、２Ｊ番目の単位画素行のＧ画素の信号電荷に対応したＧ信号と、リセット雑音信号とを上記と同様にして取り込み、信号処理することで、２Ｊ番目のＧ画素のＧ信号が、サンプルホールド回路５９に保持・記憶される。
【００７６】
これにより、図３に示す左側の相関二重サンプリング回路５３のサンプルホールド回路５８には、Ｉを任意の正整数とすると、（２Ｉ−１）列，（２Ｊ−１）行目のＧ画素のＧ信号が保持され、サンプルホールド回路５９には、（２Ｉ−１）列，（２Ｊ）行目のＧ画素のＧ信号が保持される。
【００７７】
また、図３に示す右側の相関二重サンプリング回路５３のサンプルホールド回路５８には、（２Ｉ）列，（２Ｊ−１）行目のＧ画素のＧ信号が保持され、サンプルホールド回路５９には、（２Ｉ）列，（２Ｊ）行目のＧ画素のＧ信号が保持される。
【００７８】
従って、図３に示す４つサンプルホールド回路５８，５９に保持されているＧ信号を同時に読出出力信号線６２に読み出すことで、列方向に隣接し行方向に隣接する４つの単位画素の各Ｇ画素の信号を加算して素子外部に出力することが可能となる。４つのサンプルホールド回路５８，５９のＧ信号を同時に読み出す動作を行方向に繰り返すことで、加算されたＧ信号の１行分が素子外部に出力される。
【００７９】
次に、選択スイッチ回路５６は、列信号線２６を選択してクランプ回路５７に接続する。列方向走査制御部２５は（２Ｊ―１）番の単位画素行を選択し、更に、ＳＨ選択スイッチ６０はＳＨ回路５８を選択する。
【００８０】
列方向走査制御部２５がリセット信号を（２Ｊ−１）番目の単位画素行に印加すると、Ｂ画素のリセット雑音が列信号線２６に出力され、クランプ回路でクランプ動作が行われる。次に、列方向走査制御部２５がＢ画素の読出信号を印加すると読出トランジスタ１４Ｂがオンし、Ｂ画素の信号電荷に対応したＢ信号（画像信号）が列信号線２６に出力される。サンプルホールド回路５８は、サンプルホールド動作を行い、サンプルホールド回路５８には、信号処理されたＢ信号が保持・記憶される。
【００８１】
次に、列方向走査制御部２５が２Ｊ番目の単位画素行を選択し、更に、ＳＨ選択スイッチ６０はサンプルホールド回路５９を選択する。そして、上記と同様の動作を繰り返すと、サンプルホールド回路５９には、２Ｊ番目のＢ画素のＢ信号が保持・記憶される。
【００８２】
この状態で、図３に示す４つのサンプルホールド回路５８，５９には、列方向行方向に隣接する４つの単位画素の各Ｂ画素のＢ信号が保持された状態となり、４つのＢ信号を同時に信号線６２に読み出すことで、加算したＢ信号を素子外部に出力することができる。４つのサンプルホールド回路５８，５９のＢ信号を同時に読み出す動作を行方向に繰り返すことで、加算されたＢ信号の１行分が素子外部に出力される。
【００８３】
Ｒ画素に対してもＢ画素と同じ動作を行うことにより、４つの隣接するＲ画素のＲ信号を加算した信号が素子外部に出力される。
【００８４】
以下同様にして、次の（２Ｊ＋１）番と（２Ｊ＋２）番の単位画素行に対して上記動作を繰り返すことで、１画面分の画像信号を読み出す。尚、Ｒ信号とＢ信号の読出順序は入れ替えても良いことはいうまでもない。
【００８５】
以上述べた様に、本実施形態では、全単位画素の各Ｒ画素，Ｇ画素，Ｂ画素の信号電荷を無駄にすることなく信号加算して読み出すため、暗いシーンであっても、フラッシュ光を用いなくても感度の高い画像を撮像することが可能となる。
【００８６】
（第２実施形態）
図４は、本発明の第２実施形態に係る光電変換膜積層型カラー固体撮像素子に用いる出力信号処理部の要部構成図である。本実施形態の出力信号処理部に設ける相関二重サンプリング回路には、クランプ回路５７をバイパスする経路にこのバイパス経路をオンオフするクランプ制御用スイッチ回路６７が設けられている。その他の構成は、図１，図２，図３に示す第１実施形態と同じである。
【００８７】
光電変換膜によるＧ画素の信号電荷を読み出す信号読出回路として、第１実施形態や本実施形態では、３トランジスタ構成の信号読出回路を採用している。これは、Ｇ画像の残像軽減のためであるが、その一方で、３トランジスタ構成の信号読出回路は、４トランジスタ構成の信号読出回路に比較して、信号読出回路の出力信号に乗るランダム雑音を相殺できないという問題がある。
【００８８】
その理由は、相関二重サンプリング処理を行うリセット雑音と、画像信号に含まれるリセット雑音とが異なるためである。つまり、画像信号に含まれるリセット雑音は１フレーム前のリセット雑音であり、相関二重サンプリング処理を行うリセット雑音は、画像信号読出し直後のリセット雑音であるため、両者を減算してもリセット雑音中に含まれるランダム雑音を原理的に相殺できないためである。本実施形態では、この点を改善している。
【００８９】
本実施形態の光電変換膜積層型カラー固体撮像素子では、クランプ制御用スイッチ回路６７を常に開いた場合、クランプ回路５７が有効となり、第１の実施形態と全く同じ動作となる。Ｂ信号とＲ信号に関しては、通常の相関二重サンプリング処理でランダム雑音を含むリセット雑音が無くなるため、Ｂ信号とＲ信号の信号処理はこの状態で動作する。
【００９０】
クランプ制御用スイッチ回路６７を閉じた場合、クランプ回路５７が不動作となり、以下に説明する低雑音読出し動作を行うことができる。この低雑音読出し動作により、全画素読出し動作および加算読出し動作共に、Ｇ信号に対してリセット雑音に応じた出力信号と、１フレーム前のリセット雑音を含む画像信号に応じた出力信号が出力される。
【００９１】
そして、光電変換膜積層型カラー固体撮像素子の外部で、１フレーム前のリセット雑音信号と、１フレーム前のリセット雑音を含む画像信号との減算処理を行うことにより、低雑音のＧ信号の画像信号を得る。
【００９２】
〔全画素読出時の低雑音読出動作〕
ＳＨ選択スイッチ６０は、常に、ＳＨ回路５８を選択する。そして、列方向走査制御部２５が単位画素行を選択して行選択信号を出力すると、当該単位画素行の行選択トランジスタ１２が導通状態となる。
【００９３】
次に、列信号選択スイッチ５６に列信号線２７を選択させ、クランプ制御用スイッチ回路６７（図４）を閉じる。
【００９４】
これにより、Ｇ画素の信号電荷に対応したＧ信号（画像信号）が列信号線２７に出力され、サンプルホールド回路５８でサンプルホールド動作が行われる。この画像信号には、１フレーム前のランダム雑音を含むリセット雑音が重畳されている。サンプルホールド動作により、このＧ信号（画像信号）がサンプルホールド回路５８に保持・記憶される。
【００９５】
次に、行方向走査制御部５４から行方向走査信号を開閉スイッチ６３に供給すると、サンプルホールド回路５８に保持されているＧ信号（画像信号）が読出出力信号線６２に読み出される。出力部５５は、読出出力信号線６２に読み出された信号を信号処理し、Ｇ信号に応じた出力信号が撮像素子外部に出力される。
【００９６】
以上の動作を、行方向に順次繰り返すことにより、１行分のＧ信号に応じた出力信号が出力される。
【００９７】
次に、列信号選択スイッチ５６に列信号線２６を選択させ、更に、クランプ制御用スイッチ回路６７を開放する。そして、第１実施形態の全画素読出動作と同じ動作を繰り返し、１行分のＢ信号と１行分のＲ信号を撮像素子外部に読み出す。この動作については説明が重複するため説明を省略する。
【００９８】
次に、Ｂ信号，Ｒ信号を素子外部に読み出した後、列信号選択スイッチ５６に列信号線２７を選択させ、更に、クランプ制御用スイッチ回路６７を開放する。そして、列方向走査制御部２５から当該単位画素行にリセット信号が印加されると、当該単位画素行のＧ画素のリセット雑音が列信号線２７に出力される。
【００９９】
このリセット雑音信号は、サンプルホールド回路５８でサンプルホールド処理され、信号処理されたＧ画素のリセット雑音がサンプルホールド回路５８に保持・記憶される。
【０１００】
次に、行方向走査制御部５４から行方向走査信号を行方向走査スイッチ６３に供給して該スイッチ６３を閉じると、サンプルホールド回路５８に保持されているリセット雑音信号が読出出力信号線６２に読み出される。出力部５５は、読出出力信号線６２上の信号を信号処理し、撮像素子外部に出力する。この動作を行方向に順次繰り返すことにより１行分のＧ画素のリセット雑音に応じた出力信号が出力される。
【０１０１】
以上の読出動作を、読出対象とする単位画素行を切り替えながら繰り返し、１画面分の全画素の色信号に応じた出力信号とＧ画素のリセット雑音に応じた出力信号を素子外部に読み出す。
【０１０２】
本実施形態の光電変換膜積層型カラー固体撮像素子では、Ｇ画素から読み出し外部に設けられたフレームメモリに保存したＧ信号とリセット雑音信号とを、素子外部に設けた信号処理部において処理する。即ち、フレームメモリに記憶した１フレーム前のリセット雑音信号と、Ｇ画素の１フレーム前のリセット雑音を含む画像信号とを減算処理する。これにより、第１実施形態で低減できなかったランダム雑音も低減でき、暗い被写体画像のＳ／Ｎを向上させ良好なカラー画像を得ることが可能となる。
【０１０３】
尚、上述した動作は、電子シャッタ動作を行わない場合のものである。電子シャッタ動作を行っている場合には、電子シャッタによりＧ画素の信号電荷を排出する単位画素行に対して行選択信号とリセット信号を印加し、信号電荷を排出する単位画素行のリセット雑音に応じた出力信号を読み出す。
【０１０４】
〔加算読出時の低雑音読出動作〕
先ず、列方向走査制御部２５が（２Ｊ―１）番の単位画素行を選択すると、行選択信号により選択された単位画素行の行選択トランジスタ１２が導通状態となる。列信号選択スイッチ５６に列信号線２７を選択させ、更に、ＳＨ選択スイッチ６０にＳＨ回路５８を選択させる。また、クランプ制御用スイッチ回路６７を閉じる。
【０１０５】
これにより、Ｇ画素の信号電荷に対応したＧ信号（画像信号）が列信号線２７に出力され、サンプルホールド回路５８がサンプルホールド動作を行い、（２Ｊ−１）行のＧ画素のＧ信号（画像信号）がサンプルホールド回路５８に保持・記憶される。
【０１０６】
次に、列方向走査制御部２５が（２Ｊ）番の単位画素行を選択すると、行選択信号により当該単位画素行の行選択トランジスタ１２が導通状態となる。更に、ＳＨ選択スイッチ６０はＳＨ回路５９を選択する。
【０１０７】
これにより、（２Ｊ）行のＧ画素の信号電荷に対応したＧ信号（画像信号）が列信号線２７に出力され、サンプルホールド処理されたＧ信号（画像信号）がＳＨ回路５９に保持・記憶される。
【０１０８】
次に、第１実施形態と同様に、隣接する４つの行方向走査スイッチ６３，６４，６３，６４を同時に閉じると、列方向に隣接し行方向に隣接する４画素分のＧ信号（画像信号）が同時にＳＨ回路５８，５９，５８，５９から読出出力信号線６２に出力されて加算され、出力部５５を介して素子外部に出力される。この動作を、行方向に順次繰り返すことにより、１行分のＧ信号の加算出力信号が素子外部に読み出され、外部のフレームメモリに保持される。
【０１０９】
次に、（２Ｊ―１）番の単位画素行を選択し、列信号選択スイッチ５６に列信号線２６を選択させ、更に、クランプ制御用スイッチ６７を開放する。そして、第１実施形態と同様に、Ｂ信号，Ｒ信号を素子外部に読み出す。この動作の説明は第１実施形態の説明と重複するため省略する。
【０１１０】
Ｂ信号，Ｒ信号が読み出されたとき、列方向走査制御部２５は（２Ｊ）番目の単位画素行を選択しているため、列方向走査制御部２５は、次に、（２Ｊ−１）番目の単位画素行を選択する。また、列信号選択スイッチ５６に列信号線２７を選択させ、クランプ制御用スイッチ６７を閉じ、ＳＨ選択スイッチ６０にＳＨ回路５８を選択させる。
【０１１１】
列方向走査制御部２５が選択した単位画素行に対してリセット信号を印加すると、（２Ｊ−１）行のＧ画素のリセット雑音が列信号線２７に出力され、これがサンプルホールド回路５８でサンプルホールド処理され、保持・記憶される。
【０１１２】
次に、列方向走査制御部２５は（２Ｊ）番の単位画素行を選択し、ＳＨ選択スイッチ６０にＳＨ回路５９を選択させる。そして、（２Ｊ）番目の単位画素行に列方向走査制御部２５がリセット信号を印加すると、（２Ｊ）行目Ｇ画素のリセット雑音が列信号線２７に出力され、サンプルホールド回路５９でサンプルホールド処理され、保持・記憶される。
【０１１３】
次に、第１実施形態と同様に、隣接する４つの行方向走査スイッチ６３，６４，６３，６４を同時に閉じると、列方向に隣接し行方向に隣接する４画素分のＧ画素のリセット雑音信号が同時にＳＨ回路５８，５９，５８，５９から読出出力信号線６２に出力されて加算され、出力部５５を介して素子外部に出力される。この動作を、行方向に順次繰り返すことにより、１行分のリセット雑音信号の加算出力信号が素子外部に読み出され、外部のフレームメモリに保持される。
【０１１４】
以上の読出動作を、読出対象とする単位画素行を切り替えながら繰り返し、１画面分の全画素の色信号に応じた出力信号とＧ画素のリセット雑音に応じた出力信号を素子外部に読み出す。
【０１１５】
素子外部に設けた信号処理部は、フレームメモリに記憶した１フレーム前の４つのＧ画素分の加算したリセット雑音信号と、４つＧ画素分の１フレーム前のリセット雑音を含む加算した画像信号とを減算処理する。これにより、第１実施形態で低減できなかったランダム雑音も低減でき、暗い被写体画像のＳ／Ｎを向上させ良好なカラー画像を得ることが可能となる。
【０１１６】
尚、上述した動作は電子シャッタ動作を行わない場合のものである。電子シャッタ動作を行っている場合には、電子シャッタによりＧ画素の信号電荷を排出する単位画素行に対して行選択信号とリセット信号を印加する。これにより、排出する単位画素行のリセット雑音に応じた出力信号が読み出される。
【０１１７】
（第３実施形態）
図５は、本発明の第３実施形態に係る光電変換膜積層型カラー固体撮像素子の全体表面模式図である。上述した第２実施形態に係る光電変換膜積層型カラー固体撮像素子は、Ｓ／Ｎが良いＧ信号が得られるという利点がある。しかし、１フレームのカラー画像を生成するために、第１実施形態では総画素数（単位画素数）の３倍の色信号を読み出すのに対し、第２実施形態ではこれにリセット雑音信号が加わるため、総画素数の４倍の信号を読み出す必要がある。
【０１１８】
そのため、第２実施形態では、フレーム周波数を高くできない。そこで、この第３実施形態では、第２実施形態と同様にＳ／Ｎの良いＧ信号が得られ、且つ、フレーム周波数を上げることを目的としている。
【０１１９】
本実施形態に係る光電変換膜積層型カラー固体撮像素子７０の基本構成は第２実施形態と同様であり、図１〜図４に示す構成要素と同一構成要素には同一符号を付しその詳細な説明は省略する。
【０１２０】
本実施形態の光電変換膜積層型カラー固体撮像素子７０は、２つの出力信号処理部２３ｒｂ，２３ｇを備え、出力信号処理部２３ｒｂに列信号線２６が接続され、出力信号処理部２３ｇに列信号線２７が接続される。そして、２つの出力信号処理部２３ｒｂ，２３ｇが並列に信号読出処理を行い、出力信号処理部２３ｒｂがＲ信号，Ｂ信号を撮像素子外部に出力し、出力信号処理部２３ｇがＧ信号を素子外部に出力する構成となっている。
【０１２１】
図６（ａ）は出力信号処理部２３ｇの要部構成図であり、図６（ｂ）は出力信号処理部２３ｒｂの要部構成図である。出力信号処理部２３ｇはＧ画素の画像信号及びリセット雑音信号を読み出して処理するため、クランプ回路５７のバイパス経路を開閉するスイッチ回路６７がクランプ回路５７に並列に設けられ（尚、クランプ回路５７自体を省略して列信号線２７をＳＨ選択スイッチ６０に接続する構成でも良い。）、出力信号処理部２３ｒｂはＲ画素，Ｂ画素の画像信号，リセット雑音信号を読み出して処理することを行わないため、スイッチ回路６７を設けていない構成となっている。
【０１２２】
本実施形態の光電変換膜積層型カラー固体撮像素子７０では、出力信号処理部２３ｒｂによるＢ信号（またはＲ信号）の読出処理と出力信号処理部２３ｇによるＧ信号の読出処理とが並列処理され、次に、出力信号処理部２３ｒｂによるＲ信号（またはＢ信号）の読出処理と出力信号処理部２３ｇによるＧ画素のリセット雑音信号の読出処理とが並列処理される。その他の動作については第２実施形態で説明した動作と同じである。
【０１２３】
本実施形態によれば、列信号線の選択スイッチ動作が不要となり、更に、第２実施形態に比べて２倍の速さで信号読出ができるという効果を奏する。
【０１２４】
尚、第１〜第３実施形態では、画素加算（色信号加算）を行う４つの開閉スイッチ（行方向スイッチ）６３，６４を同時に開閉したが、異なるタイミングの走査信号を連続的に各スイッチ６３，６４に印加して連続したタイミングで各信号を読出出力信号線６２に出力する構成としても良く、これも「同時」の概念に含まれる。
【０１２５】
（第４実施形態）
図７は、本発明の第４実施形態に係る光電変換膜積層型カラー固体撮像素子の要部構成図である。第１〜第３実施形態では、ＳＨ選択スイッチ６０をサンプルホールド回路５８，５９と独立に設けたが、本実施形態では、図７に示す様に、サンプルホールド回路５８，５９のサンプリング用トランジスタ５８ａ，５９ａと兼ねてもよい。
【０１２６】
クランプ回路５７の出力信号は、共に、２個のサンプルホールド回路５８，５９に供給される。サンプリングパルスをサンプリング用トランジスタ５８ａのゲートに印加すればサンプルホールド回路５８がサンプルホールド動作を行い、サンプリングパルスをサンプリング用トランジスタ５９ａのゲートに印加すると、サンプルホールド回路５９がサンプルホールド動作を行う。このように、サンプリングパルスの制御より、サンプルホールド回路５８，５９の選択とサンプルホールド動作を同時に処理可能となる。尚、５８ｂ，５９ｂは、キャパシタである。
【０１２７】
（第５実施形態）
図８（ａ）は、本発明の第５実施形態に係る光電変換膜積層型カラー固体撮像素子で用いる信号読出回路の回路図である。素子構造は上述した各実施形態と同様であり、半導体基板側に設けた画素（上記例ではＲ画素，Ｂ画素）が検出した信号電荷に応じたカラー画像信号を読み出す信号読出回路に適用される。
【０１２８】
この図８（ａ）に示す信号読出回路は、図１１（ｂ）に示す信号読出回路あるいは図２に示す４トランジスタ構成の信号読出回路５１から行選択トランジスタ１２を削除し、出力トランジスタ１１を列信号線２６に直接接続した構成になっている。更に、行選択トランジスタによる選択制御の代わりに、出力トランジスタ１１のドレインに接続された端子４８に対し、列方向走査制御部２５から電位制御が行われる。
【０１２９】
本実施形態に係る信号読出回路を非動作状態にする場合には、端子４８をグラウンド電圧または低電圧に設定し、リセットトランジスタ１３にリセット信号を印加すると、出力トランジスタ１１は非導通（オフ）となる。この状態の基で、端子４８が通常動作時の高い電圧に戻っても、信号読出回路の非動作状態は維持される。
【０１３０】
この信号読出回路を動作状態にする場合には、端子４８を通常動作時の高い電圧に設定し、リセットトランジスタ１３にリセット信号を印加する。これにより、出力トランジスタ１１が導通し、信号読出回路は動作状態となる。
【０１３１】
この様に、本実施形態による信号読出回路は、４トランジスタ構成の信号読出回路に比べてトランジスタ数が１個少なくなるため、Ｒ画素，Ｂ画素近傍に設ける信号読出回路の回路面積を縮小できる。従って、Ｒ画素，Ｂ画素の受光面積拡大を図ることが可能となり、感度や飽和出力電圧を向上させることができる。
【０１３２】
（第６実施形態）
図８（ｂ）は、本発明の第６実施形態に係る光電変換膜積層型カラー固体撮像素子で用いる信号読出回路の回路図である。第５実施形態に係る信号読出回路のリセットトランジスタ１３が出力トランジスタ１１のゲート・ドレイン間に設けられるのに対し、本実施形態のリセットトランジスタ１３は出力トランジスタ１１のゲート・ソース間に設けられる。また、出力トランジスタ１１のドレインが接続される端子４８は、直流電圧に接続される。
【０１３３】
本実施形態に係る信号読出回路を非動作状態にする場合には、列信号線２６をグラウンド電圧または低電圧に設定し、リセットトランジスタ１３にリセット信号を印加すると、出力トランジスタ１１が非導通となる。この状態の基で列信号線２６に他の画素行の色信号が出力される状態になっても、この信号読出回路の非動作状態は維持される。
【０１３４】
この信号読出回路を動作状態にする場合には、列信号線２６の印加電圧を端子４８への印加電圧またはその電圧に近い高い電圧に設定し、リセットトランジスタ１３にリセット信号を印加する。これにより、出力トランジスタ１１が導通し、信号読出回路が動作状態となる。この実施形態でも、第５実施形態と同様の効果が得られる。
【０１３５】
（第７実施形態）
図９は、本発明の第７実施形態に係る光電変換膜積層型カラー固体撮像素子で用いる信号読出回路の回路図である。素子構造は上述した各実施形態と同様であるが、本実施形態が適用される光電変換膜積層型カラー固体撮像素子では、光電変換膜による画素（上記例ではＧ画素）で発生した電子―正孔対のうち正孔を信号電荷とし、正孔量に応じた信号を、本実施形態の信号読出回路で読み出す構成としている。
【０１３６】
図９に示す信号読出回路は、図２に示す３トランジスタ構成の信号読出回路５０と基本的な構成は同じであるが、リセットトランジスタ１３のドレインに接続される端子４９と、出力トランジスタ１１のドレインに接続される端子４８とが別端子となっている点が異なる。
【０１３７】
斯かる構成の信号読出回路で、Ｇ画素の正孔信号電荷量に応じた色信号を列信号線２７に読み出す場合、端子４８に通常動作時の高い電圧を供給し、端子４９に中程度の電圧を供給する。そして、リセットトランジスタ１３にリセット信号を印加すると、出力トランジスタ１１のゲート電圧は中程度の電圧になる。従って、Ｇ画素に正の信号電荷（正孔）が出力トランジスタ１１のゲートに流れ込んでゲート電圧が上昇しても、出力トランジスタ１１のソースホロワ回路は正常に動作する。
【０１３８】
以上述べた各実施形態では、出力信号がアナログ信号である場合を説明したが、当然のことながら、デジタルの出力信号であっても良い。その場合、出力信号処理部内の出力部にＡＤＣ（アナログ／デジタル変換部）を設け、アナログ信号をデジタル信号に一括変換する構成や、相関二重サンプリング回路の後段にＡＤＣを設け、列毎にアナログ信号をデジタル信号に変換する構成としてもよい。
【０１３９】
また、上述した各実施形態ではマイクロレンズについて述べていないが、半導体基板に設けるＢ画素とＲ画素の集光効率向上のためマイクロレンズを設けてもよい。マイクロレンズは、図２の絶縁膜４５の上部にトップレンズとして、または、絶縁膜４１の内部にインナーレンズとして設ける。これにより、Ｒ画素とＢ画素の感度が更に向上する。
【０１４０】
また、上述した各実施形態では、半導体基板側に設けるＲ画素，Ｂ画素を半導体基板の深さ方向に設けたが、Ｒ画素，Ｂ画素を平面状に交互に配列形成した半導体基板の上にＧ画素を構成する光電変換膜を積層する光電変換膜積層型カラー固体撮像素子に上述した各実施形態を適用することも可能である。この場合、Ｒ画素，Ｂ画素をカラーフィルタを積層したフォトダイオードで構成することでも良い。
【０１４１】
尚、Ｒ画素，Ｂ画素をフォトダイオードで構成し、Ｇ画素を光電変換膜で構成した実施形態について説明したが、これは一例に過ぎず、３原色の一色を光電変換膜で構成する画素で検出し、他の２色をフォトダイオードで検出する構成の光電変換膜積層型カラー固体撮像素子一般に上述した各実施形態を適用可能である。
【０１４２】
以上述べた様に、本発明の各実施形態によれば、半導体基板側に設けるＲ画素，Ｂ画素については４トランジスタ構成の信号読出回路でＲ，Ｂ色信号を読み出すため低雑音の色信号を読み出すことができ、光電変換膜によるＧ画素については３トランジスタ構成の信号読出回路でＧ色信号を読み出すためＧ色の残像の原因となる読み残し電荷（残留電荷）を少なくすることができ、良好なカラー画像を撮像することが可能となる。
【０１４３】
また、本発明の各実施形態によれば、Ｂ画素とＲ画素の信号読出回路を共用化することによりトランジスタ数が減少し、その分だけＲ画素とＢ画素の受光面積増大を図ることができ、感度と飽和出力電圧が向上する。
【０１４４】
この結果、より微細な画素サイズの撮像素子を製造することが可能となり、高解像度の撮像素子が実現できる。また、出力信号処理部のアナログ回路ユニット数を画素列当たり３個から２個または１個に減少することにより、撮像素子のチップサイズを更に小さくすることができ、撮像素子のコスト低減を一層図ることが可能となる。
【０１４５】
さらに、本発明の第２，第３実施形態によれば、ランダム雑音を相関二重サンプリング回路で原理的に除去できないＧ画素の出力信号に対してリセット雑音信号と１フレーム前のリセット雑音を含む画像信号を別々に出力する構成としたため、撮像素子の外部でフレームメモリ等を使用して１フレーム前のリセット雑音信号と画像信号の減算処理を行うことによりＧ画素信号のランダム雑音を大幅に低減でき、より一層良好なカラー画像を撮像することが可能となる。
【０１４６】
尚、上述した実施形態では、行方向２画素×列方向２画素の計４画素の加算信号を得たが、本発明はこれに限るものでない。例えば、図３に示す相関二重サンプリング回路５３では、２つのサンプルホールド回路５８，５９を設けたが、４つのサンプルホールド回路を設け、ＳＨ選択スイッチ６０がこの４つのサンプルホールド回路のいずれか１つを切替選択する構成とすることで、列方向に４画素の加算が可能となる。
【０１４７】
また、行方向走査信号を同時（または連続タイミングで）印加する行方向走査スイッチの組み合わせを変えることにより、様々な行方向の画素加算が行える。列方向に加算する画素数は相関二重サンプリング回路５３に設けるサンプルホールド回路数に依存することになるが、行方向に加算する画素数は、同時に読み出す相関二重サンプリング回路５３の数で決まる。行方向に隣接する３つの相関二重サンプリング回路５３の行方向走査スイッチが同時に選択されれば行方向３画素の画素加算が行われ、４つの回路５３が同時に選択されれば行方向４画素の画素加算が行われる。
【０１４８】
以上述べた様に、本発明の各実施形態によれば、全画素読出動作と色信号加算読出動作とを選択することが可能となる。従って、上記の各実施形態に係る光電変換膜積層型固体撮像素子を搭載したデジタルカメラでは、フラッシュ光が使用できない暗いシーンでの静止画像の撮影および動画像の撮影時に、色信号加算動作を選択することで、高感度で高画質（高Ｓ／Ｎ）の画像撮影が可能となり、また、十分明るいシーンの静止画像撮影時に全画素読出動作を選択すれば、高画質で高解像度の静止画像を撮影することが可能となる。
【産業上の利用可能性】
【０１４９】
本発明に係る光電変換膜積層型固体撮像素子は、製造が容易で良好な画質のカラー画像を高感度に撮像することでできるため、従来のＣＣＤ型固体撮像素子やＣＭＯＳ型固体撮像素子等の代わりに用いると有用である。
【図面の簡単な説明】
【０１５０】
【図１】本発明の第１実施形態に係る光電変換膜積層型固体撮像素子の表面模式図である。
【図２】図１に示す光電変換膜積層型固体撮像素子の１単位画素分の断面模式図及び信号読出回路図である。
【図３】図１に示す出力信号処理部の要部構成図である。
【図４】本発明の第２実施形態に係る光電変換膜積層型固体撮像素子の要部構成図である。
【図５】本発明の第３実施形態に係る光電変換膜積層型固体撮像素子の表面模式図である。
【図６】図５に示す２つの出力信号処理部の要部構成図である。
【図７】本発明の第４実施形態に係る光電変換膜積層型固体撮像素子の要部構成図である。
【図８】（ａ）本発明の第５実施形態に係る光電変換膜積層型固体撮像素子の半導体基板に設ける画素の信号読出回路図である。  （ｂ）本発明の第６実施形態に係る光電変換膜積層型固体撮像素子の半導体基板に設ける画素の信号読出回路図である。
【図９】本発明の第７実施形態に係る光電変換膜積層型固体撮像素子の光電変換膜で構成される画素で検出された正孔による信号電荷に応じた信号を読み出す信号読出回路図である。
【図１０】光電変換膜積層型固体撮像素子の基本概念図である。
【図１１】（ａ）３トランジスタ構成の信号読出回路図である。  （ｂ）４トランジスタ構成の信号読出回路図である。
【符号の説明】
【０１５１】
１１  出力トランジスタ
１２  行選択トランジスタ
１３  リセットトランジスタ
１４，１４Ｒ，１４Ｂ  読出トランジスタ
２０，７０  光電変換膜積層型カラー固体撮像素子
２１  半導体基板
２２  単位画素
２３ｒｂ，２３ｇ，２４  出力信号処理部
２５  列方向走査制御部
２６  Ｒ画素／Ｂ画素用の列信号線
２７  Ｇ画素用の列信号線
２８，２９  読出信号線
３０  リセット信号線
３１  行選択信号線
３６  赤色光検出用フォトダイオードを構成するｎ領域層
３７  青色光検出用フォトダイオードを構成するｎ領域層
４３  緑色光検出用光電変換膜
４８，４９  端子
５０  Ｇ画素用の信号読出回路
５１  Ｒ画素／Ｂ画素用の信号読出回路
５３  相関二重サンプリング回路
５４  行方向走査制御部
５５  出力部
５６  列信号線選択スイッチ回路
５７  クランプ回路
５８，５９  サンプルホールド（ＳＨ）回路
６０  ＳＨ選択スイッチ回路
６２  読出出力信号線
６７  クランプ制御用スイッチ回路
【図１】
0004701128.tif 000002
【図２】
0004701128.tif 000003
【図３】
0004701128.tif 000004
【図４】
0004701128.tif 000005
【図５】
0004701128.tif 000006
【図６】
0004701128.tif 000007
【図７】
0004701128.tif 000008
【図８】
0004701128.tif 000009
【図９】
0004701128.tif 000010
【図１０】
0004701128.tif 000011
【図１１】
0004701128.tif 000012