(57)【特許請求の範囲】
【請求項１】
下地上に、第１導電層、金属酸化物誘電体からなる強誘電体層、及び第２導電層を順次に積層したキャパシタ形成用積層膜を形成する工程と、
該キャパシタ形成用積層膜上に、ＴｉＡｌＮマスク層を含むハードマスクを形成する工程と、
該ハードマスクを用いたエッチングにより、前記第１導電層、前記強誘電体層及び前記第２導電層をそれぞれ下部電極、強誘電体薄膜及び上部電極に加工して、前記キャパシタ形成用積層膜から強誘電体キャパシタを形成する工程と、
窒素雰囲気中での熱処理を行って、前記強誘電体キャパシタ上に残存する前記ＴｉＡｌＮマスク層の結晶構造を回復させる工程と、
酸素雰囲気中での熱処理を行って、前記強誘電体薄膜の結晶構造を回復させる工程と
を順次に行うことを特徴とする強誘電体素子の製造方法。
【請求項２】
前記窒素雰囲気の温度を、前記酸素雰囲気の温度よりも低く設定する
ことを特徴とする請求項１に記載の強誘電体素子の製造方法。
【請求項３】
前記窒素雰囲気での熱処理を４５０〜６００℃の範囲内の雰囲気温度で行い、及び
前記酸素雰囲気での熱処理を６５０〜８００℃の範囲内の雰囲気温度で行う
ことを特徴とする請求項１に記載の強誘電体素子の製造方法。
【請求項４】
前記ハードマスクを形成する工程では、前記ハードマスクをＴｉＡｌＮマスク層、シリコン酸化膜マスク層及びＴｉＮマスク層を順に積層して形成し、
前記強誘電体キャパシタを形成する工程では、前記第２導電層を高温エッチングにより前記上部電極に加工し、前記強誘電体層を低温エッチングにより前記強誘電体薄膜に加工し、かつ、前記第１導電層を高温エッチングにより前記下部電極に加工し、及び
前記低温エッチングは、雰囲気温度を常温から８０℃の範囲内の温度として行われ、前記高温エッチングは、前記低温エッチングよりも高い雰囲気温度で行われる
ことを特徴とする請求項１〜３のいずれか一項に記載の強誘電体素子の製造方法。
【請求項５】
前記ハードマスクを形成する工程では、前記ハードマスクをＴｉＡｌＮマスク層及びシリコン酸化膜マスク層を順に積層して形成し、
前記強誘電体キャパシタを形成する工程では、前記第２導電層及び前記強誘電体層を低温エッチングによりそれぞれ前記上部電極及び前記強誘電体薄膜に加工し、かつ、前記第１導電層を高温エッチングにより前記下部電極に加工し、及び
前記低温エッチングは、雰囲気温度を常温から８０℃の範囲内の温度として行われ、前記高温エッチングは、前記低温エッチングよりも高い雰囲気温度で行われる
ことを特徴とする請求項１〜３のいずれか一項に記載の強誘電体素子の製造方法。
【請求項６】
前記ハードマスクを形成する工程では、前記ハードマスクをＴｉＡｌＮマスク層で形成し、
前記強誘電体キャパシタを形成する工程では、前記第２導電層、前記強誘電体層及び前記第１導電層を高温エッチングによりそれぞれ前記上部電極、前記強誘電体薄膜及び前記下部電極に加工し、及び
前記高温エッチングは、８０℃よりも高い雰囲気温度で行われる
ことを特徴とする請求項１〜３のいずれか一項に記載の強誘電体素子の製造方法。
【請求項７】
前記強誘電体薄膜の結晶構造を回復させる工程の後、さらに
前記下地及び前記強誘電体キャパシタ上に層間絶縁膜を形成する工程と、
前記ＴｉＡｌＮマスク層をバッファ層としてコンタクトホールを開口する工程と、
前記コンタクトホール内に導電性プラグを形成する工程と
を行うことを特徴とする請求項１〜６のいずれか一項に記載の強誘電体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、強誘電体素子の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置における強誘電体材料としては、ＳｒＢｉ２Ｔａ２Ｏ９や、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３）を用いたものが実用化されている。なお、以下の説明では、ＳｒＢｉ２Ｔａ２Ｏ９の組成比を変えたものや、Ｎｂに代表される添加物を加えたり、また、Ｎｂで置換したりした化合物群をＳＢＴと総称する。また、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３の組成比を変えたものや、ＬａやＣａ等の添加物を加えたり、これらの添加物で置換したりした化合物群をＰＺＴと総称する。さらに、チタン酸ビスマスにランタンを添加したＢＬＴなどが、強誘電体材料として検討されている。これらの強誘電体材料は、いずれもペロブスカイト構造の結晶構造を有しており、この結晶構造が分極発現の起源となり強誘電性を示す。
【０００３】
強誘電体材料を用いた半導体装置である強誘電体素子として、強誘電体メモリがある。強誘電体は、電圧印加方向の分極を、電圧を取り除いても保持する性質をもっている。すなわち、強誘電体には、自発分極がある。このため、強誘電体メモリは、不揮発性メモリとして用いることができる。
【０００４】
図１（Ａ）及び（Ｂ）を参照して、強誘電体メモリについて説明する。図１（Ａ）は、強誘電体メモリの基本セル（メモリセルとも称する。）の等価回路図である。図１（Ｂ）は、メモリセルの概略的な断面図である。ここでは、強誘電体メモリは、１つのトランジスタと１つの強誘電体キャパシタとで基本セルを構成するものとして説明する。
【０００５】
強誘電体メモリは、トランジスタと強誘電体キャパシタの配置関係によって、プレーナ型とスタック型とに分類できる。
【０００６】
プレーナ型は、キャパシタの上部電極とトランジスタの拡散層が電気的に接続されている構成であり、トランジスタ直上にキャパシタを形成することができない。そのため、１つの基本セルにトランジスタ領域とキャパシタ領域が設けられることになるので、微細化には適さない。
【０００７】
一方、スタック型は、キャパシタの下部電極とトランジスタの拡散層が電気的に接続されている構成であり、トランジスタ上にキャパシタが形成されている。このため、スタック型は、プレーナ型に比べて微細化に優れる。
【０００８】
図１（Ｂ）を参照して、スタック型のメモリセルについて説明する。
【０００９】
スタック型のメモリセル１０は、下地２０上に強誘電体キャパシタ５１を備えている。下地２０は、素子分離膜３９で画成された領域に形成されたＭＯＳトランジスタ３０と、ＭＯＳトランジスタ３０上に形成された第１の層間絶縁膜４０と、第１の層間絶縁膜４０に形成された、下部電極用のコンタクトプラグ４２及び第１のビット線（ＢＬ）用のコンタクトプラグ４４ａとを備えている。ＭＯＳトランジスタ３０は、シリコン基板３２上に形成されたゲート酸化膜３６及びゲート電極３８と、シリコン基板３２に形成されたドレイン領域及びソース領域として機能する拡散層３４を備えている。ゲート電極３８は、ワード線（ＷＬ）としても機能する。従って、以下の説明では、ワード線（ＷＬ）もゲート電極と同じ符号を付して説明する。下部電極用のコンタクトプラグ４２及び第１のビット線用のコンタクトプラグ４４ａは、それぞれ拡散層３４に電気的に接続されている。
【００１０】
強誘電体キャパシタ５１は、下部電極５３、強誘電体薄膜５５及び上部電極５７が順次に積層されて構成されている。第１の層間絶縁膜４０及び強誘電体キャパシタ５１上に第２の層間絶縁膜４１が形成されている。第２の層間絶縁膜４１には第２のビット線（ＢＬ）用のコンタクトプラグ４４ｂ及びプレート線（ＰＬ）用のコンタクトプラグ４６が形成されている。また、第２の層間絶縁膜４１上には、ビット線（ＢＬ）６０とプレート線（ＰＬ）６２が形成されている。第２のビット線用コンタクトプラグ４４ｂは、第１のビット線用コンタクトプラグ４４ａ及びビット線６０と電気的に接続されている。従って、ビット線（ＢＬ）６０は、ＭＯＳトランジスタ３０の一方の拡散層３４と電気的に接続されている。プレート線用のコンタクトプラグ４６は、強誘電体キャパシタ５１の上部電極５７及びプレート線（ＰＬ）６２に、電気的に接続されている。
【００１１】
強誘電体キャパシタ５１は、例えばドライエッチングにより形成される。そこで、強誘電体材料のエッチングに用いられるマスクとして、シリコン酸化膜が用いられる（例えば、特許文献１参照）。
【００１２】
さて、強誘電体キャパシタ５１の電極として用いられるＰｔやＩｒ等の貴金属材料は反応性が極めて低いので、低温（常温から８０℃程度）でのエッチングが困難である。このため、エッチングチャンバを加熱して高温雰囲気中でエッチングを行うことがある。この場合、高温雰囲気中では、シリコン酸化膜がもたないので、ハードマスク材料としてＴｉＮまたはＴｉＡｌＮが用いられる（例えば、特許文献２参照）。
【００１３】
また、エッチング条件によっては、ＴｉＮまたはＴｉＡｌＮ上にシリコン酸化膜を積層したハードマスクが用いられることもある（例えば、特許文献３参照）。
【特許文献１】特開２００２−１５１６５６号公報
【特許文献２】特開２００３−３１８３７１号公報
【特許文献３】特開２００１−２４４４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
エッチングによる強誘電体キャパシタの形成により、強誘電体キャパシタの強誘電体薄膜に酸素欠損などの結晶欠陥が生じる。この結晶欠陥を回復させるために、エッチング処理後に酸素雰囲気中で熱処理を施す必要がある。
【００１５】
しかし、ハードマスク材料にＴｉＮを用いた場合、強誘電体キャパシタ上にＴｉＮが残存する状態で酸素雰囲気中の熱処理を行うと、ＴｉＮが酸化されて、体積の膨張や部分的な剥離などが発生する場合がある。この状態で強誘電体キャパシタを覆う層間絶縁膜の形成を行うと、層間絶縁膜の上面に段差が生じるなど不具合が発生する。従って、酸素雰囲気中の熱処理前にＴｉＮを完全に除去しなければならない。このＴｉＮを完全に除去するためには、強誘電体キャパシタの形成後にさらにエッチングを行う必要がある。このため、上部電極の厚みが薄くなるなどして、強誘電体キャパシタの特性劣化が起こる恐れがある。
【００１６】
一方、ＴｉＡｌＮは耐酸化性を有するので、ハードマスク材料にＴｉＡｌＮを用いると、ＴｉＡｌＮが残存する状態でも酸素雰囲気中での熱処理が可能である。
【００１７】
しかしながら、ＴｉＡｌＮは、エッチングによりダメージを受けて、不安定な状態になる場合がある。エッチングによるダメージには、エッチング雰囲気中の、Ｃｌ、Ｃ、Ｏ、Ａｒなどの結晶中への導入、導入された元素による結晶欠陥、Ｎの脱離による組成比の変化、表面の凹凸の形成などがある。このようにＴｉＡｌＮが不安定な状態にあると、酸素雰囲気中での熱処理によりＴｉＡｌＮの剥離や凝集が起こる、すなわち、ＴｉＡｌＮの耐酸化性が低下する。
【００１８】
そこで、発明者が鋭意研究を行ったところ、酸素雰囲気中での熱処理の前に、窒素雰囲気中での熱処理を行うことにより、ＴｉＡｌＮの結晶構造及び耐酸化性が回復することを見出した。
【００１９】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、ハードマスク材料のＴｉＡｌＮが残存する状態で、酸素雰囲気中の熱処理を可能にする強誘電体素子の製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
上述した目的を達成するために、この発明の強誘電体素子の製造方法は、以下の工程を備えている。先ず、下地上に、第１導電層、金属酸化物誘電体からなる強誘電体層、及び第２導電層を順次に積層したキャパシタ形成用積層膜を形成する。次に、キャパシタ形成用積層膜上に、ＴｉＡｌＮマスク層を含むハードマスクを形成する。次に、ハードマスクを用いたエッチングにより、第１導電層、強誘電体層及び第２導電層をそれぞれ下部電極、強誘電体薄膜及び上部電極に加工して、キャパシタ形成用積層膜から強誘電体キャパシタを形成する。次に、窒素雰囲気中での熱処理を行って、強誘電体キャパシタ上に残存するＴｉＡｌＮマスク層の結晶構造を回復させる。次に、酸素雰囲気中での熱処理を行って、強誘電体薄膜の結晶構造を回復させる。
【発明の効果】
【００２１】
この発明の強誘電体素子の製造方法によれば、窒素雰囲気中での熱処理を行うことによって、ＴｉＡｌＮマスク層の結晶構造が回復するので、ＴｉＡｌＮマスク層が残存する状態で、強誘電体の結晶構造を回復させるための酸素雰囲気中での熱処理を行うことが可能となる。
【００２２】
また、ＴｉＡｌＮは導電性材料であるので、ＴｉＡｌＮマスク層を残存させた状態で、層間絶縁膜を形成し、コンタクトホールのエッチングを行うことが可能になる。この結果、コンタクトホールのエッチングの際にキャパシタに導入されるダメージが低減されるとともに、ＴｉＡｌＮマスク層は、エッチングのバッファ層としても用いることができるので、マージンが拡大する。
【発明を実施するための最良の形態】
【００２３】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の位置、大きさ及び配置関係についてはこの発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の組成（材質）および数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されない。
【００２４】
図２〜６を参照して、強誘電体素子として、スタック型の強誘電体メモリを例にとって、その製造方法について説明する。図２は、強誘電体素子の製造方法について説明するための図であって、特に強誘電体キャパシタの製造フローを示す図である。図３〜６は、強誘電体素子の製造方法について説明するための図であって、強誘電体メモリの製造工程を示す図である。図３〜６は、それぞれ断面の切り口を示している。
【００２５】
ステップ（以下、ステップをＳで表す。）５では、下地２０を用意する。下地２０は、ＭＯＳトランジスタ３０が形成されたシリコン基板３２の一方の主表面側に、第１の層間絶縁膜４０を備えている。
【００２６】
ＭＯＳトランジスタ３０は、素子分離膜３９で画成された領域に形成されている。ＭＯＳトランジスタ３０は、シリコン基板３２上に形成されたゲート酸化膜３６及びゲート電極３８と、シリコン基板の一方の主表面側を平面的に見た場合に、ゲート酸化膜３６及びゲート電極３８を挟む位置に、ドレイン領域及びソース領域として機能する拡散層３４を備えている。なお、シリコン基板３２に素子分離膜３９及びＭＯＳトランジスタ３０を形成する工程は、従来周知の任意好適な方法で行えば良いので、ここでは説明を省略する。
【００２７】
第１の層間絶縁膜４０を、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によりシリコン酸化膜で形成する。第１の層間絶縁膜４０は、下部電極用のコンタクトプラグ４２及び第１のビット線用のコンタクトプラグ４４ａを備えている。下部電極用のコンタクトプラグ４２は、ＭＯＳトランジスタ３０の拡散層３４と強誘電体キャパシタの下部電極とを電気的に接続するためのコンタクトプラグである。また、第１のビット線用のコンタクトプラグ４４ａは、拡散層３４とビット線とを電気的に接続するために用いられるコンタクトプラグである。コンタクトプラグの形成は、任意好適な従来周知の方法で行うことができる。例えば、フォトリソグラフィ及びドライエッチングにより、拡散層３４を露出するコンタクトホールを開口した後、コンタクトホール内にタングステン（Ｗ）やポリシリコンをＣＶＤ法により堆積する。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）やエッチバックにより平坦化処理を行い、下地２０を得る（図３（Ａ））。
【００２８】
Ｓ１０では、下地２０上に、第１導電層５２、金属酸化物誘電体からなる強誘電体層５４、及び第２導電層５６を順次に積層したキャパシタ形成用積層膜５０を形成する。
【００２９】
第１導電層５２を、例えば窒化チタンアルミニウム（ＴｉＡｌＮ）層７１、Ｉｒ層７３、ＩｒＯ２層７５及びＰｔ層７７を順に、スパッタ法により積層して形成する。第１導電層５２は、後の工程で加工され強誘電体キャパシタの下部電極となる。下部電極の構成は、この例に限定されないが、下部電極をＴｉＡｌＮ層、Ｉｒ層、ＩｒＯ２層及びＰｔ層の積層構造とすることにより、下部電極用のコンタクトプラグ４２の酸化を防止することができるなど、キャパシタ下部が受けるダメージを低減できる。
【００３０】
次に、強誘電体の成分元素を含んだ有機溶媒を基板上に塗布し、然る後、有機溶媒を蒸発させかつ所望の結晶構造を得る結晶化熱処理を行うことで、強誘電体層５４を形成する。強誘電体として、例えば、ＳＢＴ、ＰＺＴ又はＢＬＴなどが用いられる。ここでは、強誘電体としてＳＢＴを例にとって説明する。なお、強誘電体の材料はこれらに限定されず、任意好適な金属酸化物の強誘電体材料を用いることができる。また、強誘電体材料の成膜工程は、上述の方法に限定されず任意好適な従来周知の方法を用いることができる。強誘電体の結晶化熱処理は、強誘電体材料の種類、組成比、成膜方法、膜厚などにより任意好適な条件で行えば良く、好ましくは、例えば、６５０℃から８００℃の範囲内の温度（すなわち雰囲気温度）の酸素雰囲気中で３０秒から５分間程度のＲＴＡ（ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌｉｎｇ）で行えば良い。
【００３１】
次に、第２導電層５６を、例えば、Ｐｔをスパッタにより強誘電体層５４上に堆積して形成する。なお、第２導電層５６として、Ｉｒ系材料を用いても良い（図３（Ｂ））。
【００３２】
キャパシタ形成用積層膜が形成された後、Ｓ２０において、キャパシタ形成用積層膜５０上に、ＴｉＡｌＮマスク層を含むハードマスクを形成する。ハードマスクの構成は、所望のキャパシタの形状、及びエッチング条件に応じて好適なものを選択できる。
【００３３】
例えば、エッチング後の雰囲気中に残存する成分を考慮すると、ハードマスクの材料としてシリコン酸化膜を用いるのが好ましい。シリコン酸化膜をハードマスクとしたときのエッチングは、常温から８０℃程度の、比較的低温で行われる。これに対し、強誘電体キャパシタの電極として用いられる、ＰｔやＩｒなどの貴金属材料は、反応性が極めて低いので低温でのエッチングが困難である。従って、貴金属材料のエッチングは高温雰囲気中で行うのが良い。しかし、高温雰囲気中では、シリコン酸化膜がもたない。このため、ハードマスクとして、ＴｉＡｌＮ、シリコン酸化膜（ＳｉＯ２）及び窒化チタン（ＴｉＮ）を順に積層した構成にするのがよい。
【００３４】
ハードマスクを形成する工程では、先ず、ＴｉＡｌＮ層８３、ＳｉＯ２層８５及びＴｉＮ層８７を順に積層して、ハードマスク形成用積層膜８１を形成する。ハードマスク形成用積層膜８１の形成は、例えばスパッタ法やＣＶＤ法など任意好適な周知の方法で行えば良い（図４（Ａ））。その後、ハードマスク形成用積層膜８１をフォトリソグラフィ及びドライエッチングにより加工して、ＴｉＡｌＮマスク層８２、シリコン酸化膜（ＳｉＯ２）マスク層８４及びＴｉＮマスク層８６を順に積層したハードマスク８０を形成する。ハードマスク８０は、キャパシタ形成用積層膜５０上の、強誘電体キャパシタ５１が形成される領域を覆う位置に設けられる（図４（Ｂ））。
【００３５】
Ｓ３０において、ハードマスク８０を用いたエッチングを行う。このエッチングにより第１導電層５２、強誘電体層５４及び第２導電層５６をそれぞれ下部電極５３、強誘電体薄膜５５及び上部電極５７に加工して、キャパシタ形成用積層膜５０から強誘電体キャパシタ５１を形成する。
【００３６】
強誘電体キャパシタ５１を形成する工程では、先ず、高温雰囲気中でのドライエッチングにより、第２導電層５６を加工して上部電極５７を形成する。ここでは、反応ガスとして、好ましくは、例えば、Ｃｌ２、Ａｒ及びＯ２の混合ガスを用いて雰囲気温度を４５０℃にしてエッチングを行う。
【００３７】
次に、低温雰囲気中でのドライエッチングにより、強誘電体層５４を加工して強誘電体薄膜５５を形成する。ここでは、反応ガスとして、例えば、Ｃｌ２、Ａｒ及びＯ２の混合ガスを用いて雰囲気温度を８０℃にしてエッチングを行う。
【００３８】
次に、高温雰囲気中でのドライエッチングにより、第１導電層５２を加工して下部電極５３を形成する。下部電極５３を形成するためのエッチング条件は、上部電極５７を形成する際のエッチング条件と同じにする。これらの一連のドライエッチングにより、ハードマスク８０のＴｉＮマスク層８６、ＳｉＯ２マスク層８４及びＴｉＡｌＮマスク層８２は消耗するが、強誘電体キャパシタ５１上に、ＴｉＡｌＮマスク層８２の一部分が残存する（図５）。
【００３９】
なお、ここでは、ハードマスク８０を３層構造として、高温、低温及び高温のエッチングを行う例について説明したが、この例に何ら限定されるものではない。
【００４０】
例えば、ハードマスクをＴｉＡｌＮマスク層とシリコン酸化膜マスク層の２層構造としても良い。この場合、エッチング工程では、先ず、低温エッチングにより、第２導電層及び強誘電体層をそれぞれ上部電極及び強誘電体薄膜に加工する。その後、高温エッチングより、第１導電層を下部電極に加工する。
【００４１】
また、ハードマスクをＴｉＡｌＮマスク層の１層で形成しても良い。この場合、エッチング工程では、高温エッチングにより、第２導電層、強誘電体層及び第１導電層をそれぞれ上部電極、強誘電体薄膜及び下部電極に加工する。
【００４２】
なお、これらのエッチング処理の後、強誘電体キャパシタ５１上にはＴｉＡｌＮマスク層８２が残存している。ＴｉＡｌＮは耐酸化性を有するが、エッチングによりダメージを受けることにより、ＴｉＡｌＮマスク層８２が不安定な状態になっている場合がある。エッチングによるダメージには、エッチング雰囲気中のＣｌ、Ｏ、Ａｒなどの、不純物としての結晶中への導入、不純物の導入による結晶欠陥、Ｎの脱離による組成比の変化、表面の凹凸の形成などがある。なお、導入される不純物は、Ｃｌ、Ｏ、Ａｒに限られず、エッチングガスによってＣなどが導入されることもある。このようにＴｉＡｌＮマスク層８２が不安定な状態にあると、後の工程での強誘電体の結晶構造を回復させるための酸素雰囲気中での熱処理により、ＴｉＡｌＮマスク層８２の剥離や凝集が起こる。この状態で強誘電体キャパシタ５１を覆う第２の層間絶縁膜４１の形成を行うと、第２の層間絶縁膜４１の上面に段差が生じるなど不具合が発生する。
【００４３】
そこで、Ｓ４０において、窒素雰囲気中での熱処理を行って、強誘電体キャパシタ５１上に残存するＴｉＡｌＮマスク層８２の結晶構造を回復させる。この熱処理によって、ＴｉＡｌＮマスク層８２中に導入された不純物を脱離させ、また、Ｎの脱離による組成比の変化及び結晶欠陥からＴｉＡｌＮマスク層８２を回復させる。
【００４４】
ＴｉＡｌＮマスク層８２をエッチングによるダメージから回復させた後、Ｓ５０において、酸素雰囲気中での熱処理を行って、強誘電体薄膜５５の結晶構造を回復させる。強誘電体薄膜は、ＴｉＡｌＮマスク層と同様にエッチング工程により、結晶構造の劣化、酸素欠損などの組成比の変化、エッチングガスの膜中への拡散などのダメージを受けているためである。
【００４５】
酸素雰囲気中での熱処理の条件は、Ｓ１０の強誘電体層５４の結晶化熱処理と同じ条件とすればよく、例えば、６５０℃から８００℃の範囲内の温度の酸素雰囲気中で３０秒から５分間程度のＲＴＡで行われる。
【００４６】
一方、窒素雰囲気中での熱処理は、ＴｉＡｌＮマスク層８２の回復という点からは、高い温度、例えば、高温エッチングでの雰囲気温度以上の温度でされるのが良い。ただし、窒素雰囲気中での高温の熱処理を行うと、金属酸化物誘電体である強誘電体薄膜５５が還元されて、酸素欠損が生じる。従って、窒素雰囲気中での熱処理は、その後に行われる酸素雰囲気中での熱処理よりも低い温度に設定して行うのが良い。好適には、窒素雰囲気中で、４５０〜６００℃の範囲内の温度（すなわち雰囲気温度）で３０秒から５分間程度のＲＴＡを行うのが良い。なお、この熱処理は、ＲＴＡに限定されず、チャンバー内に４５０〜６００℃の範囲内の温度（すなわち雰囲気温度）の窒素雰囲気を導入することで行っても良い。
【００４７】
なお、酸素雰囲気中での熱処理により酸素欠損が回復される程度であれば、強誘電体薄膜が還元されても良い。従って、窒素雰囲気中での熱処理を、酸素雰囲気中での熱処理よりも高い温度で行うことも可能である。
【００４８】
上述したように、この発明の強誘電体素子の製造方法によれば、窒素雰囲気中での熱処理によって、ＴｉＡｌＮマスク層の結晶構造が回復するので、ＴｉＡｌＮが残存する状態で、強誘電体薄膜の結晶構造を回復させるための酸素雰囲気中での熱処理を行うことが可能となる。
【００４９】
強誘電体キャパシタ５１を形成した後は、下地２０及び強誘電体キャパシタ５１上に第２の層間絶縁膜４１を形成し、さらに、プレート線用のコンタクトプラグ４６及び第２のビット線用のコンタクトプラグ４４ｂを形成する。プレート線用のコンタクトプラグ４６は、強誘電体キャパシタ５１の上部電極５７と、第２の層間絶縁膜４１上に設けられるプレート線（ＰＬ）とを電気的に接続するコンタクトプラグである。また、第２のビット線用のコンタクトプラグ４４ｂは、第１のビット線用のコンタクトプラグ４４ａと相俟ってビット線用コンタクトプラグを形成する。ビット線用のコンタクトプラグは、ＭＯＳトランジスタ３０の拡散層３４と、第２の層間絶縁膜４１上に設けられるビット線（ＢＬ）とを電気的に接続するコンタクトプラグである。
【００５０】
これらコンタクトプラグ４４ｂ及び４６の形成は、下部電極用のコンタクトプラグ４２及び第１のビット線用のコンタクトプラグ４４ａと同様に行うことができる。ここで、ビット線用のコンタクトプラグ４４ａ及び４４ｂは、第２の層間絶縁膜４１の形成後に一括して形成しても良い。なお、ビット線用のコンタクトプラグ４４ａ及び４４ｂの形成を一括して行わない場合は、第１のビット線用のコンタクトプラグ４４ａの酸化防止等の処置を適宜行うのが良い。
【００５１】
ここで、強誘電体キャパシタ５１の上部電極５７上に残存するＴｉＡｌＮマスク層８２は、導電性材料である。従って、上部電極５７上にコンタクトホール４８を開口するエッチングでは、上部電極５７が露出する必要はなく、ＴｉＡｌＮマスク層８２が露出していれば良い。コンタクトホール４８の底部にＴｉＡｌＮマスク層８２が残存することで、コンタクトホール４８のエッチングにより強誘電体薄膜５５に導入されるダメージを低減することができる。この場合、ＴｉＡｌＮマスク層８２の膜厚を、ハードマスクとして要求される膜厚よりも厚く形成して、強誘電体キャパシタ５１上にＴｉＡｌＮマスク層８２を積極的に残存させる。このＴｉＡｌＮマスク層８２は、コンタクトホールを開口するエッチングのバッファ層として用いることができ、このＴｉＡｌＮマスク層８２の厚さの分だけ、エッチング工程でのコンタクトホールの深さに対してマージンが拡大される（図６参照）。
【００５２】
ここでは、ハードマスク８０としてＴｉＡｌＮマスク層８２を含むものについて説明したが、その材質は、必ずしもＴｉＡｌＮに限定されるものではない。ハードマスクとして用いられるものであって、耐酸化性及び導電性を有する金属窒化物であれば、利用可能である。
【００５３】
また、強誘電体素子として、スタック型の強誘電体メモリを例にとって説明したが、この発明は、スタック型の強誘電体メモリに限定されるものではない。強誘電体キャパシタを有する素子に適用可能である。
【図面の簡単な説明】
【００５４】
【図１】強誘電体メモリの基本セルを示す概略図である。
【図２】強誘電体キャパシタの製造フローを示す図である。
【図３】強誘電体メモリの製造工程を示す図（その１）である。
【図４】強誘電体メモリの製造工程を示す図（その２）である。
【図５】強誘電体メモリの製造工程を示す図（その３）である。
【図６】強誘電体メモリの製造工程を示す図（その４）である。
【符号の説明】
【００５５】
１０    メモリセル
２０    下地
３０    ＭＯＳトランジスタ
３２    シリコン基板
３４    拡散層
３６    ゲート酸化膜
３８    ゲート電極
３９    素子分離膜
４０、４１    層間絶縁膜
４２、４４ａ、４４ｂ、４６    コンタクトプラグ
５０    キャパシタ形成用積層膜
５１    強誘電体キャパシタ
５２    第１導電層
５３    下部電極
５４    強誘電体層
５５    強誘電体薄膜
５６    第２導電層
５７    上部電極
６０    ビット線（ＢＬ）
６２    プレート線（ＰＬ）
７１    窒化チタンアルミニウム（ＴｉＡｌＮ）層
７３    Ｉｒ層
７５    ＩｒＯ２層
７７    Ｐｔ層
８０    ハードマスク
８１    ハードマスク形成用積層膜
８２    ＴｉＡｌＮマスク層
８３    ＴｉＡｌＮ層
８４    ＳｉＯ２マスク層
８５    ＳｉＯ２層
８６    ＴｉＮマスク層
８７    ＴｉＮ層
【図１】
0004749218.tif 000002
【図２】
0004749218.tif 000003
【図３】
0004749218.tif 000004
【図４】
0004749218.tif 000005
【図５】
0004749218.tif 000006
【図６】
0004749218.tif 000007