【手続補正書】
【提出日】平成15年12月3日(2003.12.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
（ｙ）前記工程（ｆ）とともに実行され、前記半導体基板の前記表面のうち、前記第１の位置とは異なる、前記第１の導電性膜が形成されていない第２の位置に存在する部分を露出する工程と、
（ｚ）前記工程（ｇ）とともに実行され、前記第２の位置において前記半導体基板と電気的に接触する第３の導電性膜を形成する工程と、
前記工程（ｇ）及び（ｚ）に引き続く、
（ｈ）前記第２及び第３の導電性膜及び前記第４の絶縁膜を覆う第５の絶縁膜を形成する工程と、
（ｉ）前記第５の絶縁膜を選択的にエッチングして前記第３の導電性膜の上方において開口を設ける工程と、
（ｊ）前記第５の絶縁膜の前記開口を介して前記第３の導電性膜と電気的に接続される第４の導電性膜を設ける工程と
を更に備える、請求項２記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
（ｙ）前記工程（ｅ）とともに実行され、前記半導体基板の前記表面のうち、前記第１の位置とは異なる、前記第１の導電性膜が形成されていない第２の位置に存在する部分を露出する工程と、
（ｚ）前記工程（ｆ）とともに実行され、前記第２の位置において前記半導体基板と電気的に接触する第３の導電性膜を形成する工程と、
前記工程（ｆ）及び（ｚ）に引き続く、
（ｇ）前記第２及び第３の導電性膜及び前記第３の絶縁膜を覆う第４の絶縁膜を形成する工程と、
（ｈ）前記第４の絶縁膜を選択的にエッチングして前記第３の導電性膜の上方において開口を設ける工程と、
（ｉ）前記第４の絶縁膜の前記開口を介して前記第３の導電性膜と電気的に接続される第４の導電性膜を設ける工程と
を更に備える、請求項６記載の半導体装置の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また、この発明のうち請求項５に係るものは請求項２記載の半導体装置の製造方法であって、（ｙ）工程（ｆ）とともに実行され、半導体基板の表面のうち、第１の位置とは異なる、第１の導電性膜が形成されていない第２の位置に存在する部分を露出する工程と、（ｚ）工程（ｇ）とともに実行され、第２の位置において半導体基板と電気的に接触する第３の導電性膜を形成する工程と、工程（ｇ）及び（ｚ）に引き続く、（ｈ）第２及び第３の導電性膜及び第４の絶縁膜を覆う第５の絶縁膜を形成する工程と、（ｉ）第５の絶縁膜を選択的にエッチングして第３の導電性膜の上方において開口を設ける工程と、（ｊ）第５の絶縁膜の開口を介して第３の導電性膜と電気的に接続される第４の導電性膜を設ける工程とを更に備えることを特徴とするものである。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
また、この発明のうち請求項８に係るものは請求項６記載の半導体装置の製造方法であって、（ｙ）工程（ｅ）とともに実行され、半導体基板の表面のうち、第１の位置とは異なる、第１の導電性膜が形成されていない第２の位置に存在する部分を露出する工程と、（ｚ）工程（ｆ）とともに実行され、第２の位置において半導体基板と電気的に接触する第３の導電性膜を形成する工程と、工程（ｆ）及び（ｚ）に引き続く、（ｇ）第２及び第３の導電性膜及び第３の絶縁膜を覆う第４の絶縁膜を形成する工程と、（ｈ）第４の絶縁膜を選択的にエッチングして第３の導電性膜の上方において開口を設ける工程と、（ｉ）第４の絶縁膜の開口を介して第３の導電性膜と電気的に接続される第４の導電性膜を設ける工程とを更に備えることを特徴とするものである。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
図１６〜図２７は、本発明の実施の形態２に係る半導体装置の製造工程を順に示す断面図である。まず、実施の形態１に係る工程と同様の工程を経て図４に示す構造と同様の構造を得る。その後、コンタクトホール５０が形成される領域に、通常の転写プロセスによってホトレジスト２４ａを形成する（図１６）。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
次に、ホトレジスト２４ａに覆われていない領域の絶縁膜７を、例えばＣＦ4ガスを用いたエッチングプロセスによって除去した後、ホトレジスト２４ａを除去する（図１７）。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
以下、実施の形態１に係る工程と同様の工程を経て配線層１７まで形成する。即ち、全面に絶縁膜７を形成した後（図７９）、絶縁膜７上に層間絶縁膜８を形成し（図８０）、その上に形成したホトレジスト１０をマスクとして、例えばＣ4Ｆ8ガスを用いた酸化膜エッチングプロセスによって層間絶縁膜８をエッチングして、コンタクトホール５０を形成する（図８１）。さらにホトレジスト１０をマスクとして絶縁膜７をエッチングし（図８２）、その後基板保護酸化膜６ｈを除去する（図８３）。次に、導電性膜９をコンタクトホール５０を介してソース／ドレイン領域２６２に接続するように形成し（図８４）、全面に層間絶縁膜１１を形成する（図８５）。次に、層間絶縁膜１１上にホトレジスト１２を形成し（図８６）、これをマスクとして、層間絶縁膜１１，８、絶縁膜７、基板保護酸化膜６ｇをエッチングしてコンタクトホール５１を形成し、ソース／ドレイン領域２６１を露出させる（図８７）。その後キャパシタ下部電極１３をコンタクトホール５１を介してソース／ドレイン領域２６１に接続するように形成し、全面に、キャパシタ誘電膜１４、キャパシタ上部電極１５を形成する（図８８）。さらに全面に層間絶縁膜１６を形成し（図８９）、この上に配線層１７を選択的に形成する（図９０）。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【００９９】
実施の形態１０．
図９１〜図１０８は、本発明の実施の形態１０に係る半導体装置の製造工程を順に示す断面図である。まず、半導体（例えばＳｉ）基板１上に素子分離絶縁膜２をＬＯＣＯＳ法により形成した後、素子分離絶縁膜２が形成されていない半導体基板１上に、ゲート酸化膜３、ゲート電極４、絶縁膜５の順に積層された構造を選択的に形成する（図９１）。なお、半導体基板１は、図中に示すように周辺回路領域とメモリセル領域とに区分される。ここで、図９１において素子分離絶縁膜２上に設けられたゲート電極４の下方にはゲート酸化膜３が設けられていないが、紙面垂直方向で素子分離絶縁膜２の後方に隠れて上述の積層構造が形成される。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
次に、全面に、例えばシリコン酸化膜をＣＶＤ法により堆積して層間絶縁膜１６を形成し（図１０６）、この層間絶縁膜１６上に、ソースドレイン領域２６４の上方に開口を呈するホトレジスト２４ｂを通常の転写プロセスにより形成する。その後、このホトレジスト２４ｂをマスクとして層間絶縁膜１６，１１，８をエッチングすることによりコンタクトホール５４を形成してソース／ドレイン領域２６４を露出させる（図１０７）。その後ホトレジスト２４ｂを除去する。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
ここで、ソース／ドレイン領域２６４，２６５の状態に着目すると、実施の形態１０に係る製造方法によれば不純物拡散層２２の形成時及びコンタクトホール５３，５４の形成時の２工程にわたって半導体基板１がオーバーエッチングされており、表面の結晶欠陥２５も大きかったのに対し、本実施の形態１１に係る製造方法によれば、不純物拡散層２２を形成する際に基板保護酸化膜６ｒ，６ｓを残置させるため、この際のエッチングにより半導体基板１がオーバーエッチングされることはなく、表面付近に結晶欠陥２５が生じることもない。従って、ソース／ドレイン領域２６４，２６５付近の結晶欠陥２５は実施の形態１０に係る製造方法と比較して抑制されているため、配線層２３，１７をそれぞれコンタクトホール５３，５４を介してソース／ドレイン領域２６４，２６５に接続したときに、デバイスの誤動作を引き起こすリーク電流が誘発されることも抑制される。