【手続補正書】
【提出日】平成15年10月28日(2003.10.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の製造方法


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下で、前記配線溝パターン層と前記第１絶縁層とにエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
一定幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、前記配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、前記層間接続部材が形成される接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下でエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
第１の幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、前記第１の幅の配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、前記層間接続部材を形成するための接続孔を形成する際のエッチングマスクとなる孔パターン層を、前記配線溝パターン層の第１の幅と実質的に同一の幅のパターン径で形成する工程、
（ｄ）前記孔パターン層の存在下でエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項２または３記載の半導体装置の製造方法であって、
前記（ｄ）工程におけるエッチング処理により、前記配線溝パターン層の一部が前記第１絶縁層とともにエッチングされることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４の何れか一項に記載の半導体装置の製造方法であって、
前記（ｄ）工程で前記孔パターンは前記第１絶縁層の下部まで形成され、
前記（ｆ）工程で配線溝が形成されることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜４の何れか一項に記載の半導体装置の製造方法であって、
前記（ｄ）工程で前記孔パターンは前記第１絶縁層の途中までエッチングされ、
前記（ｆ）工程で配線溝と接続孔とが形成されることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜６の何れか一項に記載の半導体装置の製造方法であって、
前記（ａ）工程の前に、前記第１絶縁層に対してエッチング選択比を有する第２絶縁層を形成する工程を有し、
前記（ｆ）工程におけるドライエッチング処理は、前記第２絶縁層のエッチング速度が前記第１絶縁層のエッチング速度よりも小さい条件で行う第１エッチングと、前記第２絶縁層がエッチングされる条件で行う第２エッチングとの２段階エッチングで行われることを特徴とする半導体装置の製造方法。
【請求項８】
半導体装置の製造方法であって、
（ａ）半導体基板上に第１ストッパ絶縁層、第１絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記（ｂ）工程の後、前記ストッパ層上に接続孔の孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下で、前記ストッパ層および第１絶縁層を除去する条件のエッチング処理を施し、前記第１絶縁層の途中までエッチングして孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記第１絶縁層に形成された孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下でエッチング処理を施し、前記第１絶縁層に前記第１ストッパ絶縁層まで達する配線溝パターンを転写するとともに、前記第１ストッパ絶縁層の下の深さまでエッチングした孔パターンを形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項１〜８の何れか一項に記載の半導体装置の製造方法であって、
前記（ｃ）工程で、前記孔パターン層はスタックドビア部を開口する形状で構成され、
前記（ｄ）工程で前記孔パターンは前記第１絶縁層の下部まで形成されることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１〜９の何れか一項に記載の半導体装置の製造方法であって、
前記（ｂ）工程と（ｃ）工程との間に、平坦化膜を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法であって、
前記平坦化膜は反射防止膜であることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１〜１１の何れか一項に記載の半導体装置の製造方法であって、
前記（ｆ）工程で配線溝パターンと接続孔パターンが形成され、その後前記配線溝パターンと接続孔パターンとに導電膜を埋め込み、配線と層間接続部材とを形成することを特徴とする半導体装置の製造方法。
【請求項１３】
配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１ストッパ絶縁層、層間絶縁層、第２ストッパ絶縁層、線間絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記（ｂ）工程の後、前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記線間絶縁層および第２ストッパ絶縁層にエッチング処理を施し、孔パターンを前記線間絶縁層に転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下でエッチング処理を施し、前記線間絶縁層に前記第２ストッパ絶縁層まで達する配線溝パターンを転写するとともに、前記層間絶縁層に前記第１ストッパ絶縁層まで達する孔パターンを形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３記載の半導体装置の製造方法であって、
前記（ｂ）工程の配線溝パターンの転写後、前記配線溝パターンの形成に使用されたレジスト層が除去され、前記ストッパ層上に直接、前記孔パターンマスクが形成されることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１３または１４記載の半導体装置の製造方法であって、
前記（ｆ）工程におけるエッチング処理後前記ストッパ層および第１ストッパ絶縁層を同時にエッチング除去することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１３、１４または１５記載の半導体装置の製造方法であって、
前記第１および第２ストッパ絶縁層ならびにストッパ層は、シリコン窒化膜からなることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法であって、
前記ストッパ層の膜厚は、前記第１および第２ストッパ絶縁層の膜厚よりも厚いことを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１３〜１７の何れか一項に記載の半導体装置の製造方法であって、
前記孔パターンマスクがレジストマスクであることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１５に記載の半導体装置の製造方法であって、
前記ストッパ層および第１ストッパ絶縁層を同時にエッチング除去した後、前記配線溝と接続孔に導電膜を埋め込み前記配線と層間接続部材とを形成することを特徴とする半導体装置の製造方法。
【請求項２０】
配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１ストッパ絶縁層、第１絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記ストッパ層および第１絶縁層にエッチング処理を施し、前記第１絶縁層の途中までエッチングして孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記第１絶縁層の途中までエッチングした孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下で前記第１絶縁層にエッチング処理を施し、前記孔パターンは前記第１ストッパ絶縁層までエッチングし、前記配線溝パターンは前記第１絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２１】
配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１ストッパ絶縁層、第１層間絶縁層、マーカ絶縁層、第２層間絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記第２層間絶縁層およびマーカ絶縁層にエッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下でエッチング処理を施し、前記孔パターンは前記第１ストッパ絶縁層までエッチングし、前記配線溝パターンは前記第２層間絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を形成する工程を含み、
前記（ｄ）工程におけるエッチング処理の終点を前記マーカ絶縁層に含まれる元素のプラズマ発光により検出し、
前記（ｆ）工程における前記孔パターンのエッチング処理の終点を前記第１ストッパ絶縁層に達する点で決定することを特徴とする半導体装置の製造方法。
【請求項２２】
配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１層間絶縁層、マーカ絶縁層、第２層間絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記第２層間絶縁層およびマーカ絶縁層にエッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下でエッチング処理を施し、前記孔パターンは前記第１層間絶縁層の下端までエッチングし、前記配線溝パターンは前記マーカ絶縁層までエッチングしてそれぞれ接続孔および配線溝を形成する工程を含み、
前記（ｆ）工程における配線溝パターンのエッチング処理の終点を前記マーカ絶縁層に含まれる元素のプラズマ発光により検出することを特徴とする半導体装置の製造方法。
【請求項２３】
配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１ストッパ絶縁層、第１層間絶縁層、第２ストッパ絶縁層、第２層間絶縁層、マーカ絶縁層、第３層間絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記第３層間絶縁層、マーカ絶縁層、第２層間絶縁層および第２ストッパ絶縁層にエッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下でエッチング処理を施し、前記孔パターンは前記第１ストッパ絶縁層までエッチングし、前記配線溝パターンは前記マーカ絶縁層までエッチングしてそれぞれ接続孔および配線溝を同時に形成する工程を含み、
前記（ｆ）工程における配線溝パターンのエッチング処理の終点を前記マーカ絶縁層に含まれる元素のプラズマ発光により検出することを特徴とする半導体装置の製造方法。
【請求項２４】
配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１層間絶縁層、第２層間絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記ストッパ層および第２層間絶縁層にエッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下でエッチング処理を施し、前記孔パターンは前記第１層間絶縁層の下端までエッチングし、前記配線溝パターンは前記第２層間絶縁層の下端までエッチングしてそれぞれ接続孔および配線溝を同時に形成する工程を含み、
前記第１層間絶縁層と第２層間絶縁層とは互いにエッチング速度の異なる材料からなり、前記（ｆ）工程における溝パターンのエッチング処理の終点を前記第１層間絶縁層に達する点で決定することを特徴とする半導体装置の製造方法。
【請求項２５】
一定幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、前記配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、前記層間接続部材が形成される接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下で、前記配線溝パターン層のエッチング速度が前記第１絶縁層のエッチング速度よりも遅い条件でエッチング処理を施し、前記第１絶縁層に所定の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および孔パターンの存在下でエッチング処理を施し、前記孔パターンは前記第１絶縁層の下端までエッチングし、前記配線溝パターンは前記第１層間絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を同時に形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２６】
請求項２５記載の半導体装置の製造方法であって、
前記配線溝パターン層の幅方向の前記孔パターンの径寸法が前記配線溝パターン層の幅寸法より大きいことを特徴とする半導体装置の製造方法。
【請求項２７】
請求項１〜２６の何れか一項に記載の半導体装置の製造方法であって、さらに、
（ｇ）基板全面にバリア金属層および銅層を形成する工程、
（ｈ）前記（ｆ）工程のエッチング処理により形成される配線溝および接続孔の内部以外の領域の前記バリア金属層および銅層を化学機械研磨法により除去する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２８】
請求項２７記載の半導体装置の製造方法であって、
前記（ｈ）工程において前記配線溝パターン層またはストッパ層が除去されることを特徴とする半導体装置の製造方法。
【請求項２９】
請求項２８記載の半導体装置の製造方法であって、
前記配線溝パターン層もしくはストッパ層、または、前記配線溝パターン層もしくはストッパ層をパターニングするためのマスク層が導電性の材料で構成されることを特徴とする半導体装置の製造方法。
【請求項３０】
配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記ストッパ層および第１絶縁層の一部に第１エッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下で第２エッチング処理を施し、前記孔パターンは前記第１絶縁層の下端までエッチングし、前記配線溝パターンは前記第１絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を形成する工程を含み、
前記第１または第２エッチング処理の何れかまたは両方で、前記ストッパ層により規定された前記配線溝パターンの溝の外部分のストッパ層および前記溝の外部分のストッパ層の下に位置する第１絶縁層の稜部がエッチングされることを特徴とする半導体装置の製造方法。
【請求項３１】
配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記第１絶縁層の一部に第１エッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下で第２エッチング処理を施し、前記孔パターンは前記第１絶縁層の下端までエッチングし、前記配線溝パターンは前記第１絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を形成する工程を含み、
前記第１または第２エッチング処理の少なくとも何れかの処理において、前記ストッパ層により規定された配線溝パターンの溝の外部分のストッパ層がエッチングされることを特徴とする半導体装置の製造方法。
【請求項３２】
請求項３０または３１記載の半導体装置の製造方法であって、さらに、
（ｇ）基板全面にバリア金属層および銅層を形成する工程、
（ｈ）前記配線溝および接続孔の内部以外の領域の前記バリア金属層および銅層を化学機械研磨法により除去する工程、を含み、
前記（ｈ）工程において、前記配線溝上部に位置する前記銅層およびバリア金属層の一部、前記ストッパ層、ならびに前記第１絶縁層の表面部が除去されることを特徴とする半導体装置の製造方法。
【請求項３３】
請求項３２記載の半導体装置の製造方法であって、
前記銅層は、シード層として機能する第１銅層と、メッキ法により形成される第２銅層とで構成されることを特徴とする半導体装置の製造方法。
【請求項３４】
配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）前記下層配線上に、第１絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記第１絶縁層にエッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下で第２エッチング処理を施し、前記孔パターンは前記第１絶縁層の下端までエッチングし、前記配線溝パターンは前記第１絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を形成する工程を含み、
前記（ｃ）工程の孔パターンマスクのマスク位置合わせは、前記下層配線のパターンを基準にマスク位置合わせを行い形成されることを特徴とする半導体装置の製造方法。
【請求項３５】
配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）前記下層配線上に、第１絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記第１絶縁層にエッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下で第２エッチング処理を施し、前記孔パターンは前記第１絶縁層の下端までエッチングし、前記配線溝パターンは前記第１絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を形成する工程を含み、
前記（ｃ）工程の孔パターンマスクのマスク位置合わせは、前記下層配線のパターンと前記配線溝パターンを基準にしてその中央部分にマスク位置合わせを行い形成されることを特徴とする半導体装置の製造方法。
【請求項３６】
請求項１〜３５の何れか一項に記載の半導体装置の製造方法であって、
前記（ｃ）工程の孔パターンの平面形状が転写されて、接続孔の平面形状が構成され、
前記（ｂ）及び（ｃ）工程の配線溝パターンと孔パターンのパターン平面形状の和が転写されて、配線の平面形が構成されることを特徴とする半導体装置の製造方法。
【請求項３７】
請求項１〜３６の何れか一項に記載の半導体装置の製造方法であって、
前記（ｂ）工程のマスクは、レジストまたはハードマスクで構成されることを特徴とする半導体装置の製造方法。
【請求項３８】
請求項１〜３７の何れか一項に記載の半導体装置の製造方法であって、
前記接続孔の径と、配線の配線幅とは、実質的に等しいことを特徴とする半導体装置の製造方法。
【請求項３９】
第１絶縁膜上に前記第１絶縁膜に対してエッチング選択比を有する第２絶縁膜を堆積する工程と、前記第２絶縁膜上に配線溝パターンにパターニングされた第１レジスト膜を形成する工程と、前記第１レジスト膜の存在下で前記第２絶縁膜にエッチング処理を施し、前記配線溝パターンを前記第２絶縁膜に転写する工程と、前記第２絶縁膜上に反射防止膜を形成する工程と、前記反射防止膜上に第２レジスト膜を塗布形成する工程と、前記第２レジスト膜に接続孔パターンに整形された露光光を照射する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項４０】
請求項３９記載の半導体装置の製造方法であって、
前記第２絶縁膜の膜厚は、前記反射防止膜形成後のその表面が平坦と見なせる程度に薄いことを特徴とする半導体装置の製造方法。
【請求項４１】
請求項３９または４０記載の半導体装置の製造方法であって、
前記第２絶縁膜の膜厚は、前記第１絶縁膜および第２レジスト膜の膜厚よりも薄いことを特徴とする半導体装置の製造方法。