(57)【特許請求の範囲】
【請求項１】
出力端子から負荷に出力される電力の電圧の一部又は全部を誤差増幅器の一方の入力に帰還し、他方の入力に所定の定電圧を加えて前記誤差増幅器から得られる出力信号に応じてパルス幅が変化するＰＷＭパルスを発生しこのＰＷＭパルスに応じて直流電源から受けた電力をスイッチングすることで前記出力端子に所定の安定化した電圧の電力を発生するスイッチングレギュレータにおいて、
三角波信号を発生する三角波発生回路と、
前記誤差増幅器の前記出力信号の電圧と前記三角波信号の電圧とを比較することで前記ＰＷＭパルスを発生するＰＷＭパルス発生回路と、
前記ＰＷＭパルスがＨｉｇｈレベルからＬｏｗレベルあるいはその逆に変化したことを検出する検出回路と、
順次ステップ上昇あるいは順次ステップ降下し前記三角波信号の電圧と比較される電圧信号を発生しかつそのステップ電圧の変化する周期が電源投入の初期においては所定の周期で、かつ、前記電源投入時の前記電圧信号の初期電圧が前記三角波信号の電圧振幅範囲の外側にあって、前記電圧信号が前記三角波信号の電圧レベルに達したときに前記検出回路により検出信号を発生させこの検出信号に応じて前記ステップ電圧の変化する周期が前記所定の周期より大きな、ソフトスタートに適した周期に切換えられるソフトスタート回路とを備えるスイッチングレギュレータ。
【請求項２】
前記電源投入の初期には前記ＰＷＭパルスがＨｉｇｈレベルあるいはＬｏｗレベルの状態にある請求項１記載のスイッチングレギュレータ。
【請求項３】
前記ステップ電圧と前記三角波信号の電圧とが比較されることで前記初期電圧が前記三角波信号の電圧振幅範囲の外側にある前記電源投入の初期に前記ＰＷＭパルスは、Ｈｉｇｈレベルか、Ｌｏｗレベルのいずれか一方の状態になる請求項２記載のスイッチングレギュレータ。
【請求項４】
前記ＰＷＭパルス発生回路は、前記電圧信号を受けて前記ステップ電圧と前記三角波信号の電圧とを比較するコンパレータを有し、このコンパレータの比較結果に応じて前記ＰＷＭパルスが前記一方の状態になり、前記ステップ電圧が前記三角波信号の電圧振幅範囲に入ったときに前記ソフトスタートに適した周期でパルス幅が変化する前記ＰＷＭパルスが発生する請求項３記載のスイッチングレギュレータ。
【請求項５】
前記コンパレータは、前記ソフトスタートに必要な経過時間より前には前記ステップ電圧と前記三角波信号の電圧を比較するものであり、前記ソフトスタートに必要な経過時間後には前記出力信号の電圧と前記三角波信号の電圧の比較する請求項４記載のスイッチングレギュレータ。
【請求項６】
前記コンパレータは、前記ステップ電圧および前記誤差増幅器の前記出力信号の電圧を前記三角波信号の電圧と比較するものであって、前記電源投入の初期においては前記ステップ電圧と前記三角波信号の電圧の比較結果を有効とし、前記ソフトスタートに必要な経過時間後には前記出力信号の電圧値に応じて前記誤差増幅器の前記出力信号の電圧と前記三角波信号の電圧の比較結果を有効とする請求項５記載のスイッチングレギュレータ。
【請求項７】
前記コンパレータは、３つの入力端子を有し、第１の入力端子に前記誤差増幅器の前記出力信号を受け、第２の入力端子に前記ステップ電圧を受け、第３の入力端子に前記三角波信号を受け、前記ソフトスタートに必要な経過時間は、１ｍsec〜２０ｍsecの範囲から選択された期間であり、前記ソフトスタートに適した周期は、前記選択された期間の１／２０から１／５０である請求項６記載のスイッチングレギュレータ。
【請求項８】
前記コンパレータは、前記誤差増幅器の前記出力信号の電圧と前記ステップ電圧との論理和の電圧を前記三角波信号の電圧と比較するものであり、前記ステップ電圧は、所定の率で順次上昇するものであり、前記電圧信号の電圧が前記三角波信号の振幅の範囲に入ってから抜けでるまでの時間が前記ソフトスタートに必要な経過時間に相当するように前記ステップ電圧の上昇率が選択されている請求項７記載のスイッチングレギュレータ。
【請求項９】
前記所定の周期は、前記三角波信号の周期に対応するか、それより小さいものである請求項７記載のスイッチングレギュレータ。
【請求項１０】
前記所定の周期は、前記ソフトスタートに適した周期の１／５０〜１／６００の範囲から選択された周期である請求項７記載のスイッチングレギュレータ。
【請求項１１】
前記初期電圧は、前記三角波信号の電圧振幅範囲の外側近傍にあって、前記ＰＷＭパルス発生回路は、２つの入力信号の電圧を前記三角波信号の電圧と比較するコンパレータを有し、前記入力信号の１つは前記出力信号であり、他の１つは前記電圧信号であり、前記コンパレータは、前記電源投入の初期においては前記電圧信号の電圧と前記三角波信号の電圧の比較を有効とし、前記ソフトスタートに必要な経過時間後には前記出力信号の電圧と前記三角波信号の電圧の比較を有効とする請求項３のスイッチングレギュレータ。
【請求項１２】
さらにクロック発生回路を有し、前記ソフトスタート回路は、カウンタとＤ／Ａ変換回路とを有し、前記電圧信号は、前記Ｄ／Ａ変換回路が前記カウンタのカウント値をＤ／Ａ変換することで生成され、前記電源投入の初期においては前記カウンタが前記クロック発生回路からのクロックをカウントし、前記検出信号に応じて前記カウンタが前記クロックより周期の長いクロック信号をカウントする請求項１１記載のスイッチングレギュレータ。
【請求項１３】
前記クロックの周期は、前記三角波信号の周期に実質的に対応していて、前記クロック信号の周期は、前記クロックの周期の５０倍〜６００倍であり、前記初期電圧に相当する数値が前記カウンタに初期値として設定される請求項１２記載のスイッチングレギュレータ。
【請求項１４】
さらに、前記ソフトスタート回路は、選択回路と分周回路とを有し、前記外側近傍は、前記三角波信号の電圧振幅の上限電圧あるいは下限電圧から３〜１５ｍＶの電位差の範囲にあって、前記クロックより周期の長いクロック信号は、前記分周回路により前記クロックが分周されて生成され、前記選択回路は、前記検出信号を受けて前記クロックから前記クロック信号に切換えて前記カウンタに送出する請求項１３記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチングレギュレータに関し、詳しくは、スイッチングレギュレータを使用したＤＣ／ＤＣコンバータにおいて、ソフトスタート回路として設けられる大きな時定数を得るためのコンデンサが不要であり、ソフトスタート時間のばらつきを低減しかつ電源電圧安定化制御の開始までの時間を短縮することができるようなＩＣ化に適したスイッチングレギュレータに関する。
【背景技術】
【０００２】
従来、携帯型のオーディオ機器やパーソナルコンピュータ、ＰＨＳ、携帯用電話機、携帯用電子機器などにおいては、効率よく変換された電源電圧を得るためにスイッチングレギュレータを用いたＤＣ／ＤＣコンバータの電源回路が利用されている。
図４は、この種のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）の一例の説明図である。
１０は、スイッチングレギュレータであって、１１は、その誤差増幅器（Ｅｒｒ）、１２は、基準電圧発生回路、１３は、ＰＷＭパルス発生回路、１４は、ドライバである。１５は、スイッチング回路であって、ＰチャネルのＭＯＳＦＥＴトランジスタＱとショットキーダイオードＤの直列回路が電源ライン＋Ｖcc（入力側直流電源の電圧）とグランドＧＮＤとの間に設けられている。【０００３】
１６は、その出力端子であって、この出力端子１６には電力用のコンデンサＣoがグランドＧＮＤとの間に設けられている。そして、トランジスタＱとショットキーダイオードＤの接続点とこの出力端子１６との間にはコイルＬが接続されている。コイルＬとしては、例えば、１０μＨ程度のものが使用され、コンデンサＣoとしては、例えば、１５０μＦ前後のものが使用される。また、出力端子１６には、さらに出力電圧検出用の抵抗分圧回路１７がグランドＧＮＤとの間に設けられていて、抵抗分圧回路１７により検出された電圧Ｖｓが誤差増幅器１１にフィードバックされる。この検出電圧Ｖｓは、誤差増幅器１１において基準電圧発生回路１２の比較基準電圧Ｖrefと比較される。その比較結果に応じて誤差電圧Ｅo（誤差検出信号）が誤差増幅器１１に発生し、これからＰＷＭパルス発生回路１３に入力される。ＰＷＭパルス発生回路１３は、通常、コンパレータ（ＣＯＭ）１３ａと三角波発生回路１３ｂとで構成される。
【０００４】
ＰＷＭパルス発生回路１３では、これの三角波発生回路１３ｂの電圧波形がコンパレータ１３ａにおいて誤差電圧Ｅoと比較される。比較基準電圧Ｖrefとの比較結果に応じた誤差電圧Ｅoで三角波がスライスされてスライスされた幅に対応してＰＷＭパルスが生成される。ＰＷＭパルスはドライバ１４に加えられる。ドライバ１４は、ＰＷＭパルスのパルス幅に応じてトランジスタＱをＯＮ／ＯＦＦして降圧した電圧（昇圧型のときにはフライバックパルスによる昇圧電圧）を出力端子１６に発生させる。
なお、ショットキーダイオードＤは、トランジスタＱがＯＦＦしたときにコイルＬから流れた電流をコイルＬに転流されるフライホィールダイオードである。
これにより、抵抗分圧回路１７により分圧された電圧、すなわち検出電圧Ｖｓが比較基準電圧Ｖrefに一致するようにトランジスタＱがＯＮ／ＯＦＦ制御されて出力電圧Ｖoが出力端子１６に発生し、その出力電圧Ｖoが目標となる一定電圧Ｖtaになるように安定化される。
なお、ドライバ１４は、コンパレータ１３ａの出力にトランジスタＱの駆動能力があって、不必要となるような場合には削除される。そのようなときには、コンパレータ１３ａの出力が直接トランジスタＱに送出される。【０００５】
ここで、出力電圧検出用の抵抗分圧回路１７は、抵抗Ｒ1と抵抗Ｒ2の直列回路からなる。また、コンパレータ１３ａは、比較される信号の（−）入力端子が２つあって、その１つはソフトスタート回路１８からの出力を受ける。
ソフトスタート回路１８は、コンパレータ１３ａによって、ＰＷＭパルスを発生してそのデューティ比を変化させて駆動パルスのパルス幅を徐々に広げることにより出力電圧を徐々に立ち上げるための回路である。図４では、トランジスタＱがＰチャネルトランジスタであるので、ドライバ１４から出力される駆動パルスは、ＰＷＭパルスのパルス幅の変化に応じてＬＯＷレベルの期間のパルス幅が徐々に増加し、それに応じてトランジスタＱのＯＮ期間が増加していくものとなる。
このソフトスタート回路１８は、一般的にはコンデンサへの充電電圧を三角波のスレシュショルドとするＣＲ時定数回路を用いた電圧発生回路あるいはカウンタとＤ／Ａコンバータを用いてクロックＣＬＫに応じて階段状に上昇する電圧信号を発生するソフトスタート電圧発生回路（特許文献１）などが知られている。
特に前者のソフトスタート回路１８は、二次側のコンデンサＣoの容量が大きなものが使用される。それにより出力電流に対して大きな安定化を必要とする回路においては突入電流（ラッシュカレント）を防止したり、多チャネル電源回路においては、それぞれの出力タイミングを制御するときになどに便利なものとされる。
このようなソフトスタート回路１８を設けることで徐々にスイッチングトランジスタＱのＯＮする期間が拡げられていくので、コンデンサＣoへの充電電流が徐々に増加して、起動時に未充電状態のコンデンサＣoに大きな電流が流れることが防止される。それによりスイッチングトランジスタＱが破壊されないで済む利点がある。
【特許文献１】特開２００４−２３９４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ソフトスタートのための時間は、出力電流値と二次側コンデンサＣoの容量とにより相違するが、通常は、出力電圧Ｖoが目標電圧Ｖtaか、これに近い正規の電圧まで立ち上がるまでの時間として１ｍsec〜２０ｍsec程度設けられる。
前者のＣＲ時定数回路を用いるソフトスタート回路は、特許文献１の従来の技術に記載があるように、時定数用のコンデンサが大きくなり、ＩＣ化できない問題がある。一方、特許文献１に示されるようなＤ／Ａを用いるソフトスタート電圧発生回路は、ＩＣ化には適しているが、固定された周期のクロックＣＬＫに応じてソフトスタート電圧が階段状に上昇するので、スタート時間がクロックの周期に依存する問題がある。そのため、クロック周期が制限される。しかも、コンパレータで比較される三角波信号の電圧とソフトスタートのステップ電圧が最初にクロスするまでの時間に余裕がない。そうすると三角波信号の振幅ばらつきとＤ／Ａ変換回路の変換特性のばらつきとによって、時間通りのソフトスタートができない問題がある。そのため、出力電圧Ｖoが発生するまでの応答が遅くなったり、出力電圧Ｖoがなかなか、正規の電圧状態に入れない。
三角波信号の周波数が高い場合において、応答を早くするためにＤ／Ａに対するクロックの周期を三角波信号の周期に近くすると、あるいはクロック周波数を上げていきそれが三角波信号の周波数に近づき、対応してくると、ソフトスタートの状態にはならない。この場合、特に問題となるのが、二次側のコンデンサＣoの容量が大きいときである。例えば、数百μＦ程度の容量で出力電流が百ｍＡ以上のものになると、ソフトスタート回路を設けても、ときには数十倍以上のラッシュカレントが流れてスイッチングトランジスタＱが破壊されることが生じる。
ところで、特許文献１では、三角波信号の周波数は低くかつ三角波信号の下限電圧とソフトスタート電圧発生回路の電圧とを一致させてソフトスタートを開始している。しかし、実際には、回路のばらつきによりこれらを一致させることは難しく、レベル調整回路等が必要となる欠点がある。しかも、三角波信号の周波数を高い周波数にするとその分、一致させてのスタートできないのが現状である。【０００７】
一方、ソフトスタートのためにクロック周期を長くする（その周波数を低くする）と、正規の電圧状態に入るまでの時間がかかり過ぎ、かつ、クロック周期が長いためにカウント値の多少の差とＤ／Ａ変換回路の変換特性のばらつきによって電源電圧安定化制御の開始までの時間のばらつきが大きくなる。そこで、複数の電源回路がある場合、特に、多チャネル型の電源回路ではばらつきの最も大きなものに合わせたソフトスタートによる電源電圧の制御とならざるを得ないので、その分、安定な電圧を得るまでの待ち時間が大きくならざるを得ない。
この発明の目的は、このような従来技術の問題点を解決するものであって、ソフトスタート回路として大きな時定数コンデンサが不要でＩＣ化に適したスイッチングレギュレータを提供することにある。
この発明の他の目的は、ソフトスタート時間のばらつきを低減しかつ電源電圧安定化制御の開始までの時間を短縮することができるスイッチングレギュレータを提供することにある。
【課題を解決するための手段】
【０００８】
このような目的を達成するためのこの発明のスイッチングレギュレータの特徴は、出力端子から負荷に出力される電力の電圧の一部又は全部を誤差増幅器の一方の入力に帰還し、他方の入力に所定の定電圧を加えて誤差増幅器から得られる出力信号に応じてパルス幅が変化するＰＷＭパルスを発生しこのＰＷＭパルスに応じて直流電源から受けた電力をスイッチングすることで前記出力端子に所定の安定化した電圧の電力を発生するスイッチングレギュレータにおいて、
三角波信号を発生する三角波発生回路と、誤差増幅器の出力信号の電圧と三角波信号の電圧とを比較することでＰＷＭパルスを発生するＰＷＭパルス発生回路と、ＰＷＭパルスがＨｉｇｈレベル（以下“Ｈ”）からＬｏｗレベル（以下“Ｌ”）あるいはその逆に変化したことを検出する検出回路と、順次ステップ上昇あるいは順次ステップ降下し三角波信号の電圧と比較される電圧信号（ステップ電圧信号）を発生しかつそのステップ電圧の変化する周期が電源投入の初期においては所定の周期で、かつ、電源投入時の前記電圧信号の初期電圧が三角波信号の電圧振幅範囲の外側にあって、前記電圧信号が三角波信号の電圧レベルに達したときに検出回路により検出信号を発生させこの検出信号に応じてステップ電圧の変化する周期が所定の周期より大きな、ソフトスタートに適した周期に切換えられるソフトスタート回路とを備えるものである。
【発明の効果】
【０００９】
この発明は、ソフトスタート回路の出力電圧を順次ステップ上昇あるいは順次ステップ降下するステップ電圧としてそのステップ電圧が変化する周期を電源投入時においては所定の周期とし、ＰＷＭパルスの出力を検出回路で監視してその出力が前記電源投入時の初期より後において“Ｈ”から“Ｌ”あるいは“Ｌ”から“Ｈ”に変化したタイミングに応じてソフトスタート回路の出力信号のステップ電圧の変化する周期を前記の所定の周期より大きくものにする。なお、このときの“Ｈ”、“Ｌ”の電圧レベルはスイッチングトランジスタのＯＮ／ＯＦＦ駆動に応じて決定されるものであって、“Ｈ”＞“Ｌ”であればよい。
そこで、この発明のソフトスタート回路は、電源投入初期においては、ソフトスタートに適したステップ電圧信号の周期よりも、例えば、１／５程度か、それ以下の短い周期のステップ電圧信号をまず発生する。このステップ電圧信号が三角波信号の電圧範囲に入る電圧レベルに達したときには検出回路から検出信号が発生して、この検出信号に応じてステップ電圧信号を、例えば、５０〜６００の範囲から選択された周期にして、ソフトスタートのＰＷＭ制御開始状態に入る。ソフトスタートのＰＷＭ制御では、ステップ電圧信号は、ソフトスタートに適した周期でＰＷＭパルスのパルス幅を変化させていく。
この場合の電源投入初期における所定の周期は、例えば、ソフトスタートに適したステップ電圧の変化する周期（ソフトスタートのＰＷＭ制御開始状態のステップ電圧の周期）側を基準とすれば、その１／５０〜１／６００の範囲から選択されるとよい。【００１０】
その理由は、ソフトスタートのための時間が前記した１ｍsec〜２０ｍsec程度と考えた場合にソフトスタートに適した周期は、三角波信号に対するスライスが１０回以上は必要であるので、所定の周期は、ステップ電圧の周期の１／１０か、それ以下となる。
これに対して前記電源投入時の初期は、ソフトスタートのＰＷＭ制御開始状態に入るまでの待ち時間であるので、短い方がよい。そこで、所定の周期は、ソフトスタートに適した周期の１／１０のさらに１／５以下の割合が好ましい。それは、ソフトスタートに適した周期の１／１０の期間を基準としたときにその１／５以下の周期とすれば、前記電源投入時の初期には５回以上のステップ電圧の変化をこの初期の期間に確保できるからである。
なお、前記の１０回以上に対してソフトスタートのステップ電圧の周期をその１０倍の１００回以上にすると、逆に所定の周期は、１／５００、１２倍の１２０回と考えると、１／６００となる。
これにより、ソフトスタート回路が発生する電圧が電源投入時の初期では速い周期で上昇するので、ステップ電圧信号の初期電圧が三角波信号の電圧振幅範囲の外側にあっても高速に三角波信号の電圧レベルに到達することができる。しかも、達したときには検出回路が検出信号を発生して、ステップ電圧信号は、ソフトスタートに適した周期のステップ変化となる。【００１１】
したがって、ソフトスタートのＰＷＭ制御開始状態に早く入ることができ、三角波信号の周期とは独立にソフトスタートの開始後にはステップ電圧信号がソフトスタートに適した周期の階段状の信号となり、このような信号をソフトスタート回路に発生させることができる。
この発明では、ソフトスタート回路が階段状の電圧信号を発生するので、時定数回路は不要になる。ソフトスタートのＰＷＭ制御を開始すると、この時点から三角波信号の振幅を最適な周期のステップ電圧でスライスする形のソフトスタート制御となるので、三角波信号の振幅やステップ電圧の変化に多少のばらつきがあったとしても結果として三角波信号がスライスされる数は、ステップ電圧の上昇率あるは降下率が大きく関係するのでばらつきがほとんどなくなり、ソフトスタート時間のばらつきが低減する。
その結果、ソフトスタート回路として大きな時定数コンデンサが不要とあり、ソフトスタート時間のばらつきが低減しかつスタートまでの時間が短縮してＩＣ化に適したスイッチングレギュレータを実現できる。
【発明を実施するための最良の形態】
【００１２】
図１は、この発明のスイッチングレギュレータを適用した一実施例のブロック図、図２は、ＰＷＭパルス発生コンパレータの回路の具体例の説明図、そして図３は、そのソフトスタート動作を説明するタイミングチャートである。なお、図４と同一の構成要素は同一の符号で示し、それらの説明を割愛する。
【実施例】
【００１３】
図１のスイッチングレギュレータ１においては、図４のソフトスタート回路１８に換えてソフトスタート回路２を設けたものである。
１３０は、ＰＷＭパルス発生回路であり、ソフトスタート回路２とＰＷＭコンパレータ８と三角波発生回路１３ｂとから構成される。
ソフトスタート回路２は、短い周期と長い周期のステップ電圧を発生するステップ電圧信号ＳＴ（図３（ａ）参照）を発生する。このソフトスタート回路２は、ＰＷＭ制御開始検出回路３と、１／ｎ分周回路４、セレクタ５、カウンタ６、Ｄ／Ａ変換回路（Ｄ／Ａ）７とからなり、カウンタ６は、１／ｎ分周回路４で分周されたクロックＣＫと分周前のクロックＣＬＫとをセレクタ５を介して受ける。なお、図１では、図４のドライバ１４は、削除されているが、これが設けられていてもよい。
セレクタ５は、ＰＷＭ制御開始検出回路３の出力に応じてクロック発生回路９の出力から１／ｎ分周回路４の出力へと端子の選択を切換える。ここでは、ｎ＝３００としてクロックＣＬＫを１／３００分周して周期Ｔ＝３００×ｔのクロックＣＫ（分周クロック）を発生する。なお、ｔは、分周前のクロックＣＬＫの周期とする。分周率ｎは、出力電圧Ｖoが目標電圧Ｖtaか、これに近い電圧（正規の電圧）ところまで立ち上がるまでの時間、すなわち、１ｍsec〜２０ｍsec程度の期間を基準としてソフトスタートに適した周期を分周クロックＣＫに与えるものである。それは １ｍsec〜２０ｍsec程度の期間の１／２０から１／５０程度の周期を持つ分周クロックＣＫを生成することが好ましい。そこで、この分周クロックＣＫの周期を数百μsecとし、分周前のクロックＣＬＫの周期を数μsecとした場合には、分周率ｎは、ｎ＝５０〜６００の中から選択された数値であることが好ましい。【００１４】
三角波発生回路１３ｂは、クロック発生回路９のクロックＣＬＫを受けてクロックＣＬＫの周期に対応する周期の三角波信号Ｓ（図３（ａ）参照）を発生する。
Ｄ／Ａ７は、カウンタ６のカウント値をＤ／Ａ変換してＰＷＭパルス発生コンパレータ８（以下ＰＷＭコンパレータ８）の（−）入力端子Ｂにアナログ変換電圧信号Ｖcを出力する。ＰＷＭコンパレータ８は、図４のコンパレータ１３ａに対応するものであるが、（−）入力端子Ａには、誤差増幅器１１ａの出力電圧Ｅoを受ける。
なお、ＰＷＭコンパレータ８の（＋）入力端子Ｃには三角波信号Ｓを三角波発生回路１３ｂから受ける。
ここで、誤差増幅器１１ａは、図４の誤差増幅器１１に対応するものであって、電流出力アンプ１１ｂとコンデンサ１１ｃとで構成され、コンデンサ１１ｃが出力電流を電圧に変換して（−）入力端子Ａに電圧信号Ｅoを送出する。電圧信号Ｅoは、出力電圧値Ｖoに対応する検出電圧Ｖsと基準電圧発生回路１２の基準電圧値Ｖrefの差に応じて発生した誤差電圧である。【００１５】
ＰＷＭ制御開始検出回路３は、フリップフロップで構成されるラッチ回路３ａとインバータ３ｂとで構成され、インバータ３ｂがＰＷＭコンパレータ８の出力（ドライバ１４が設けられているときにはこれの出力でも可）に接続されている。ラッチ回路３ａは、ＰＷＭコンパレータ８の出力が“Ｈ”から“Ｌ”になったときに、それを反転して立ち上がり信号で電源にプルアップされたデータ端子Ｄによりデータ“１”をラッチする。そして、フリップフロップのＱ出力から“Ｈ”を検出信号ＤＴとして出力し、これをセレクタ５に送出する。
なお、電源投入時の初期状態では、ラッチ回路３ａのセット値はゼロクリアされてＱ出力は“Ｌ”となっている。ラッチ回路３ａでラッチされたデータ“１”はリセットされない限り、すなわち、電源の再投入時されない限りは保持される。
セレクタ５は、電源投入時の初期状態では、ラッチ回路３ａから“Ｌ”を受けてクロック発生回路９の出力側を選択してクロックＣＬＫをカウンタ６に加える。そしてラッチ回路３ａが“Ｈ”となったときに１／ｎ分周回路４の出力側を選択して分周クロックＣＫをカウンタ６に加える。
その結果、カウンタ６は、電源投入時の初期からラッチ回路３ａに“Ｈ”がセットされるまでの間、言い換えれば、ソフトスタートのＰＷＭ制御開始までの間は、速いクロックＣＬＫに同期してその値が周期ｔでアップカウントされる。そして、ラッチ回路３ａに“Ｈ”がセットされてソフトスタートのＰＷＭ制御開始となり、ラッチ回路３ａに“Ｈ”がセットされた時点から分周クロックＣＫ（＝３００×クロックＣＬＫ）ごとに、言い換えれば、遅い分周クロックＣＫによりカウンタ６が周期Ｔ（＝３００ｔ）でインクリメントされていく。【００１６】
ＰＷＭコンパレータ８は、電源投入の初期においては（−）入力端子Ｂのアナログ変換電圧信号Ｖcと三角波信号Ｓの電圧の比較を有効とし、所定のソフトスタート経過時間ＴS（＝１ｍsec〜２０ｍsec程度の期間）後（図３（ｅ）参照）には電圧信号Ｅoと三角波信号Ｓの電圧の比較を有効とするものである。そのため、三角波信号Ｓの上限値の電圧より低い電圧レベルの範囲において２つの（−）入力端子Ａ，Ｂの入力信号に対して論理和動作をする。
図２に示すように、ＰＷＭコンパレータ８は、並列に設けられた２つのＰＮＰのトランジスタＱ1，Ｑ2に対してＰＮＰのトランジスタＱ3が共通の差動対となるカレントスイッチ回路で構成されている。トランジスタＱ1のベースが（−）入力端子Ａに接続され、トランジスタＱ2のベースが（−）入力端子Ｂに接続されている。そして、トランジスタＱ3のベースが（＋）入力端子になっている。
トランジスタＱ1，Ｑ2，Ｑ3は、エミッタが共通に接続され、定電流回路８ａを介して電源ライン＋Ｖcc（あるいは＋ＶDD）に接続されている。トランジスタＱ1，Ｑ2のコレクタ側は共通に接続され、このコレクタとトランジスタＱ3のコレクタとは、アクティブ負荷のカレントミラー回路を構成するＮＰＮのトランジスタＱ4，Ｑ５を介してグランドＧＮＤにそれぞれ接続されている。カレントミラー回路の出力側のトランジスタＱ５のコレクタは、ＮＰＮの出力段トランジスタＱ6のベースに接続されている。トランジスタＱ6のコレクタは、ＰＷＭコンパレータ８の出力端子Ｃに接続され、さらに抵抗Ｒ3を介して電源ライン＋ＶDDに接続され、エミッタはグランドＧＮＤに接続されている。【００１７】
さて、電源投入時点では、出力端子Ｖoの電圧が立ち上がっていないので、大きなエラー電圧を持つ電圧信号Ｅoが発生する。このとき電圧信号Ｅoは“Ｈ”より高い電圧になる。一方、三角波信号Ｓの上限電圧値は、“Ｈ”に設定されている。そのため、トランジスタＱ1はＯＦＦ状態になっている。
一方、Ｄ／Ａ７の変換アナログ電圧Ｖcは、ＰＷＭコンパレータ８の（−）入力端子Ｂに入力されてトランジスタＱ2のベースに加えられる。そこで、トランジスタＱ2は、Ｄ／Ａ７の変換アナログ電圧Ｖcの値に応じて駆動され、ＰＷＭコンパレータ８の出力端子Ｄに（−）入力端子Ｂの入力電圧に応じたパルス幅のＰＷＭパルス（出力電圧）を発生する。
なお、この（−）入力端子Ｂには、ソフトスタート回路２からステップ電圧信号ＳＴ（図３（ａ）参照）が加えられる。【００１８】
そこで、ソフトスタート回路２からステップ電圧信号ＳＴの発生について説明する。
カウンタ６には初期状態で所定のカウント値が設定されていて、カウンタ６は、クロックＣＬＫを受けてこの初期値からカウントを開始する。この場合のカウンタ６の初期値は、Ｄ／Ａ７がこの初期値をＤ／Ａ変換したときの電圧Ｖcを三角波発生回路１３ｂの三角波信号Ｓの波形の下限値の電圧の下側の近傍に設定する値になっている（図３（ａ），図３（ｂ）参照）。これがステップ電圧信号ＳＴの初期電圧値である。例えば、“Ｌ”が０．５Ｖで“Ｈ”が１．０Ｖ程度とすると、０．５Ｖ〜１．０Ｖの範囲で三角波信号Ｓが発生するとする。
ところで、この実施例では、ステップ電圧信号ＳＴのステップ電圧の上昇率は、ステップ電圧信号ＳＴの電圧が三角波信号Ｓの振幅の範囲（０．５Ｖ〜１．０Ｖ）に入ってから抜けでるまでの時間がソフトスタートに必要な経過時間ＴS（＝１ｍsec〜２０ｍsec程度の期間）に相当するように選択されている。
ステップ電圧信号ＳＴの初期電圧値は、Ｄ／Ａ７のアナログ変換電圧Ｖcとして約４９０ｍＶ（＝０．５Ｖ−１０ｍＶ）程度の電圧を発生する値である。この初期電圧値は、この発明では、三角波信号Ｓの下限電圧値に対して２％〜５％程度の低い値に設定することができる。それは、ソフトスタート回路８が発生する電源投入時の初期ではＤ／Ａ変換の周期を三角波信号Ｓの周期に対応する速い周期で数ｍＶ／ＬＳＢの高い分解能で上昇させることができるからである。
なお、ここでのステップ電圧信号ＳＴは、数ｍＶ／ＬＳＢでその電圧値が上昇するステップ電圧を発生する。この数ｍＶは、三角波信号の振幅やステップ電圧の変化に多少のばらつきがあったとしても吸収できる範囲にある。
カウンタ６に設定される前記の初期値は、ＭＰＵ（図示せず）等からカウンタ６にセットされるものであり、回路のばらつきに応じて前記の三角波信号Ｓの下限電圧値に対して２％〜５％程度の低い値にステップ電圧信号ＳＴの初期電圧値がなるように不揮発性メモリ等に記憶して調整されたデータとして記憶しておくことができる。
【００１９】
そこで、ソフトスタート回路２は、数ｍＶ単位で階段状に上昇するステップ電圧信号ＳＴを発生し、電源投入初期においては、クロックＣＬＫの周期に対応する短い周期のステップ電圧信号ＳＴをまず発生する。このステップ電圧信号ＳＴが三角波信号の電圧範囲に入る電圧レベルに達したときにはソフトスタートのＰＷＭ制御開始状態に入る。ソフトスタートのＰＷＭ制御では、分周クロックＣＫに応じた長い周期のステップ電圧信号ＳＴとなって、ソフトスタートに適した周期でＰＷＭパルスのパルス幅を変化させていく。
以下、スイッチングレギュレータ１のソフトスタートの動作について図３のタイミングチャートを参照して説明する。
電源を投入してスイッチングレギュレータ１の起動を開始すると、カウンタ６に初期値が設定されて、図３（ａ）に示すように、ＰＷＭコンパレータ８の出力端子Ｄには、前記初期値に応じて三角波信号Ｓの下限電圧値に対して約１０ｍＶ程度（＝０．５Ｖ×０．０２）、下側の電圧が生じ、この電圧がクロックＣＬＫに応じて順次上昇していく。
このとき、セレクタ５は、電源投入時の初期状態ではラッチ回路３ａから“Ｌ”を受けているので、クロック発生回路９のクロックＣＬＫの周期ｔにより、カウンタ６のカウント値がインクリメントされて上昇していく。そこで、例えば、周期ｔ＝１．５μsecとし、三角波信号Ｓの下限の電圧を０．５Ｖとし、Ｄ／Ａ７の分解能３．０ｍＶ／ＬＳＢとすると、Ｄ／Ａ７と三角波信号Ｓの電圧レベルにばらつきがあったとしても、ステップ電圧信号ＳＴは、電源投入時点から三角波信号Ｓのエッジに数μsec〜６μsec程度で到達することができる（図３（ｂ）の周期ｔのスライス期間参照）。このときまでは、（−）入力端子Ｂの入力電圧が三角波信号Ｓの電圧よりも常に低いのでＰＷＭコンパレータ８出力端子Ｄには“Ｈ”あるいはそれ以上に相当するスイッチングトランジスタＱをＯＦＦするだけの所定の電圧レベルの電圧信号が出力されている（図３（ｄ）参照）。【００２０】
Ｄ／Ａ７のアナログ変換電圧Ｖcが三角波信号Ｓのエッジに達して（−）入力端子Ｂの入力電圧が三角波信号Ｓの下限の電圧よりも高くなった時点でソフトスタートのＰＷＭ制御開始状態に入る。このとき、ＰＷＭコンパレータ８の出力端子Ｄには細い幅の“Ｌ”となるパルス信号がクロックＣＬＫの周期ｔに対応して発生する。この“Ｌ”となるパルス信号の最初の信号に応じてインバータ３ｂを介して“Ｈ”がラッチ回路３ａに加えられてこれに“１”がセットされ、ラッチ回路３ａのＱ出力に“Ｈ”の出力が発生して（図３（ｂ），図３（ｃ）参照）、検出信号ＤＴが発生する。その結果、セレクタ５の選択が１／ｎ分周回路４の出力側に切換わる。
ここで、カウンタ６のカウントアップされる周期がｎ×ｔ倍となり、この例では、クロックＣＬＫの３００倍の周期となり、ＰＷＭコンパレータ８の出力端子Ｄには“Ｌ”の出力が三角波信号Ｓの周期（クロックＣＬＫの周期）で発生する。そして、その“Ｌ”の期間がｎ個ごとに少しずつ幅が増加していくＰＷＭパルスが出力端子Ｄに得られる。
このクロックＣＬＫのｎ個ごとに少しずつ“Ｌ”の期間の幅が増加していくＰＷＭパルスがスイッチングトランジスタＱに加えられてスイッチングトランジスタＱが三角波信号Ｓの周期（クロックＣＬＫの周期）でチョッパ制御されて断続的にＯＮになり、ＯＮ期間が次第に増加していく（図３（ａ）参照）。
これにより出力電圧Ｖoは、ソフトスタートすることになる。
【００２１】
Ｄ／Ａ７のアナログ変換電圧Ｖcが三角波信号Ｓの上限の１．０Ｖを以上になると、ＰＷＭパルスはデューティ比が１００％となり、スイッチングトランジスタＱがＯＮの状態となるが、このときには、コンデンサＣoの充電がある程度完了しているので、出力信号Ｖoが目標電圧Ｖtaに近づくことになる。そのため抵抗分圧回路１７による検出電圧Ｖｓは、基準電圧発生回路１２の比較基準電圧Ｖrefに近づき、それに応じて誤差増幅器１１ａの出力電圧Ｅoは低下してくる（図３（ｅ）参照）。一方、Ｄ／Ａ７のアナログ変換電圧Ｖcは、カウンタ６のカウント値の上昇とともに上昇し、三角波信号Ｓの上限の１．０Ｖを超えていく。
なお、図３（ｂ）に示すステップ電圧信号ＳＴが三角波信号Ｓのエッジに達するまで時間の数μsec〜６μsecは、１ｍsec〜２０ｍsec程度の経過時間ＴSに対して無視できる程度の時間となるので、図３（ｅ）では特にこれを示していない。
アナログ変換電圧Ｖcが三角波信号Ｓの上限値を超えた時点でトランジスタＱ2はＯＦＦし、逆に出力電圧Ｅoの低下が三角波信号Ｓの上限値より下回った時点でトランジスタＱ1はＯＮする。
そこで、出力電圧Ｅoの電圧値が低下して三角波信号Ｓの上限値より下がるタイミングとトランジスタＱ2はＯＦＦするタイミングが三角波信号Ｓの上限値の近傍となるようにＤ／Ａ７の分解能と分周率ｎとを選択することで、この切換換わりのタイミングが三角波信号Ｓの上限値の近傍で発生し、切換わるまでが所定のソフトスタート経過時間Ｔｓ（＝１ｍsec〜２０ｍsec程度の期間）となり、ソフトスタートのＰＷＭ制御が終了する。
出力電圧Ｅoが三角波信号Ｓの上限値より低下してくると、トランジスタＱ1が誤差増幅器１１ａの出力電圧Ｅoに応じてＯＮ／ＯＦＦして図３（ｅ）に示すように、通常のＰＷＭによる出力電圧Ｖoの安定化制御（正規のＰＷＭ制御の期間）に切換わる。【００２２】
ところで、実施例では、クロック発生回路９で発生するクロックＣＬＫの周期は、三角波信号Ｓの周期に対応させているが、三角波信号Ｓの下限の電圧に達するまでは、三角波信号Ｓをスライスする必要がないので、このクロックＣＬＫは、これよりも小さい周期であってよい。逆に、実施例のものよりも三角波信号Ｓの周波数を２倍、３倍…と高くすれば三角波信号の下限の電圧に達するまでのクロックＣＬＫの周期は、三角波信号Ｓの周期に対して２倍，３倍…となる。
したがって、三角波信号Ｓの周波数とクロックＣＬＫの周期とは相対的なものである。実施例では、通常のソフトスタート期間が１ｍsec〜２０ｍsec程度であると考えた場合に、分周率ｎをｎ＝５０〜６００の中から選択された数値としている。そこで、ソフトスタートのＰＷＭ制御開始状態の分周クロックＣＫ側の周期を基準とて考えてみれば、クロックＣＬＫの最適な周期は、前記したように分周クロックＣＫの周期の１／５０〜１／６００の範囲から選択するとよい。【００２３】
また、実施例では、三角波信号Ｓの下限の電圧に対してソフトスタート回路２で発生する初期電圧値を下限の下側の近傍に設定している。しかし、スイッチングトランジスタＱがＮチャネルのＭＯＳトランジスタである場合には、実施例とは逆にＰＷＭコンパレータ８の出力が“Ｈ”でスイッチングトランジスタＱがＯＮになる。このときには、ソフトスタート回路２で発生する初期電圧値（Ｄ／Ａ７の電圧値）は、逆に三角波信号Ｓの上限を越える上側の近傍に設定される。そして、ソフトスタート回路２で発生する電圧（Ｄ／Ａ７のアナログ変換電圧Ｖｃ）をそこから徐々に下げる制御になる。この場合には、カウンタ６は、大きな値の初期値からディクリメントされることになる。
このときのソフトスタート回路２が発生する初期電圧値（Ｄ／Ａ７のアナログ変換電圧Ｖｃ）は、三角波信号Ｓの上限電圧値に対して、３ｍＶ乃至１５ｍＶ上として上限電圧値の１％〜２．５％程度の高い値に設定することが好ましい。
さらに、実施例とは逆にＰＷＭコンパレータ８の三角波信号Ｓの入力側が（−）入力端子となり、ソフトスタート回路２および誤差増幅器１１ａの入力端子が（＋）入力側とすることもできる。この場合にも、三角波信号Ｓの上限の電圧に対してソフトスタート回路２で発生する初期電圧値を上限を越える上側の近傍に設定してソフトスタート回路２で発生する電圧（Ｄ／Ａ７の電圧）をそこから徐々に下げることになる。
さらに、実施例では、スイッチングトランジスタをＭＯＳトランジスタとしているが、バイポーラトランジスタであってもよいことはもちろんである。
また、実施例のＰＷＭコンパレータ８の構成は一例であって、ソフトスタートに必要な経過時間ＴS（＝１ｍsec〜２０ｍsec程度の期間）前にはステップ電圧信号ＳＴと三角波信号Ｓの電圧を比較し、ソフトスタートに必要な経過時間後には誤差増幅器の出力信号の電圧と三角波信号の電圧を比較するものであれよい。この発明は、比較される信号が２入力のコンパレータの限定されるものではない。
例えば、（−）入力端子Ａ側と三角波信号Ｓとを比較する第１のコンパレータと、（−）入力端子Ｂ側と三角波信号Ｓとを比較する第２のコンパレータとを設けて、それぞれの出力を前記した論理和条件でスイッチングトランジスタＱを駆動するような回路であってもよい。
【産業上の利用可能性】
【００２４】
以上説明してきたが、実施例は、降圧型のスイッチングレギュレータの例を挙げているが、この発明は、昇圧型のＤＣ／ＤＣのコンバータにも適用できることはもちろんである。
【図面の簡単な説明】
【００２５】
【図１】図１は、この発明のスイッチングレギュレータを適用した一実施例のブロック図である。
【図２】図２は、ＰＷＭパルス発生コンパレータの回路の具体例の説明図である。
【図３】図３は、そのソフトスタート動作を説明するタイミングチャートである。
【図４】図４は、従来のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）の一例の説明図である。
【符号の説明】
【００２６】
１，１０…スイッチングレギュレータ、
２，１８…ソフトスタート回路、
３…ＰＷＭ制御開始検出回路、４…１／ｎ分周回路、
５…セレクタ、６…カウンタ、７…Ｄ／Ａ変換回路（Ｄ／Ａ）、
８…ＰＷＭパルス発生コンパレータ、
９…クロック発生回路、１１，１１ａ…誤差増幅器、
１２…基準電圧発生回路、１３，１３０…ＰＷＭパルス発生回路、
１４…ドライバ、１５…スイッチング回路、１６…出力端子、
１７…抵抗分圧回路、Ｄ…ショットキーダイオード、
Ｄ1，Ｄ2…ダイオード、Ｑ1…ＭＯＳＦＥＴトランジスタ。
【図１】
0004808635.tif 000002
【図２】
0004808635.tif 000003
【図３】
0004808635.tif 000004
【図４】
0004808635.tif 000005