(57)【特許請求の範囲】
【請求項１】
非可逆書き込みメモリで構成されたメモリ装置において、
初期データが予め書かれる指定領域と、
上記指定領域以外の他の領域と
を有するメモリと、
上記指定領域が、上記初期データが書かれた状態を示す初期状態か否かを上記指定領域に上記初期データと異なるデータが書かれたか否かにより検出する検出手段と、
上記検出手段の検出結果に応答して、メモリに対する上記指定領域および他の領域に対するアクセスの可否を制御する第１の制御を行い、上記指定領域から読み出されたデータと、電源がＯＮされると初期データと異なる一のデータにリセットされるレジスタのデータに基づき、他の領域に対するアクセスの可否を制御する第２の制御を行う制御手段とを備え、
上記指定領域に対して上記初期データと異なる他のデータが書かれることによって、上記検出手段により、上記指定領域が上記初期状態でないことが検出され、上記指定領域から読み出されたデータが、上記レジスタのデータと一致しない場合、上記制御手段によって、上記他の領域に対する上記第２の制御によるアクセスが不可とされ、
上記制御手段は、上記指定領域が上記初期状態である時には、メモリの上記指定領域および他の領域に対する上記第１の制御によるアクセスを可能とし、上記指定領域が上記初期状態でない時には、メモリの上記指定領域および他の領域に対する上記第１の制御によるアクセスを不可能とし、上記指定領域に書かれた、上記初期データと異なる他のデータと一致するデータを外部から入力することによって、上記レジスタにデータが書き込まれ、上記指定領域から読み出されたデータと上記レジスタに書き込まれたデータとが一致する場合、上記他の領域に対する第２の制御によるアクセスを可能とする制御を行なうメモリ装置。
【請求項２】
請求項１において、
上記非可逆書き込みメモリは、ドライブに対して着脱自在の不揮発性の半導体メモリであるメモリ装置。
【請求項３】
上記メモリは、常にアクセス可能な領域をさらに有し、
上記常にアクセス可能な領域に属性情報が記録されており、上記属性情報中に、外部の機器による上記メモリ上の指定領域および上記他の領域に対するアクセス制限に対応するか否かを示す情報が記録されている請求項１に記載のメモリ装置。
【請求項４】
非可逆書き込みメモリ装置のアクセス制限方法において、
メモリに設けられた指定領域が、初期データが書かれた状態を示す初期状態か否かを上記指定領域に上記初期データと異なるデータが書かれたか否かにより検出する検出手段で検出する検出ステップと、
上記検出ステップの検出結果に応答して、上記メモリに対する上記指定領域および該指定領域以外の他の領域に対するアクセスの可否を制御手段で制御する第１の制御を行い、上記指定領域から読み出されたデータと、電源がＯＮされると初期データと異なる一のデータにリセットされるレジスタのデータに基づき、他の領域に対するアクセスの可否を制御する第２の制御を行うステップとからなり、
上記制御のステップは、上記指定領域から読み出されたデータが、上記レジスタのデータと一致しない場合、上記制御手段によって、上記他の領域に対する上記第２の制御によるアクセスが不可とされ、上記指定領域が上記初期状態である時には、メモリの上記指定領域および他の領域に対する上記第１の制御によるアクセスを可能とし、上記指定領域に対して上記初期データと異なる他のデータが書かれることによって、上記指定領域が上記初期状態でない時には、メモリの上記指定領域および他の領域に対する上記第１の制御によるアクセスを不可能とし、上記指定領域に書かれた、上記初期データと異なる他のデータと一致するデータを外部から入力することによって、上記レジスタにデータが書き込まれ、上記指定領域から読み出されたデータと上記レジスタに書き込まれたデータとが一致する場合、上記他の領域に対する上記第２の制御によるアクセスを可能とするアクセス制限方法。
【請求項５】
上記メモリ装置が、上記指定領域および他の領域に対するアクセスを不可能とするアクセス制限済である場合には、外部から与えられた書き込みまたは読み出しコマンドに対してエラー情報を伝送する請求項４に記載のアクセス制限方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、非可逆書き込みメモリを使用したメモリ装置およびメモリアクセス制限方法に関する。
【０００２】
【従来の技術】
一度だけ書き込みが可能な非可逆書き込みメモリが知られている。例えば半導体メモリの一つとして、ＯＴＰ(One Time Programmable ROM) と呼ばれ、１回だけデータを書き込むことができるものが提案されている。この発明では、非可逆書き込みメモリであって、不揮発性のものが使用される。すなわち、一度書かれたデータは、消去不可能であり、電源を切っても記憶データが保持される。非可逆書き込みメモリは、フラッシュメモリと比較して低コスト化が可能である。
【０００３】
【発明が解決しようとする課題】
最近では、カード状のフラッシュメモリがデータ記録媒体として実用化されつつある。例えばディジタルカメラで撮影した静止画をフラッシュメモリに記録することがなされている。プライバシーの保護等の理由で、フラッシュメモリに記録したデータの秘匿性を高めることが要請されている。また、フラッシュメモリの価格が比較的高い問題がある。
【０００４】
したがって、この発明の目的は、非可逆書き込みメモリの特性を利用して書き込んだデータの秘匿性を高めることを可能とメモリ装置およびアクセス制限方法を提供することにある。
【０００５】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の発明は、非可逆書き込みメモリで構成されたメモリ装置において、
初期データが予め書かれる指定領域と、
指定領域以外の他の領域と
を有するメモリと、
指定領域が、初期データが書かれた状態を示す初期状態か否かを指定領域に初期データと異なるデータが書かれたか否かにより検出する検出手段と、
検出手段の検出結果に応答して、メモリに対する指定領域および他の領域に対するアクセスの可否を制御する第１の制御を行い、指定領域から読み出されたデータと、電源がＯＮされると初期データと異なる一のデータにリセットされるレジスタのデータに基づき、他の領域に対するアクセスの可否を制御する第２の制御を行う制御手段とを備え、
指定領域に対して初期データと異なる他のデータが書かれることによって、検出手段により、指定領域が初期状態でないことが検出され、指定領域から読み出されたデータが、レジスタのデータと一致しない場合、制御手段によって、他の領域に対する第２の制御によるアクセスが不可とされ、
制御手段は、指定領域が初期状態である時には、メモリの指定領域および他の領域に対する第１の制御によるアクセスを可能とし、指定領域が初期状態でない時には、メモリの指定領域および他の領域に対する第１の制御によるアクセスを不可能とし、指定領域に書かれた、初期データと異なる他のデータと一致するデータを外部から入力することによって、レジスタにデータが書き込まれ、指定領域から読み出されたデータとレジスタに書き込まれたデータとが一致する場合、他の領域に対する第１の制御によるアクセスを可能とする制御を行なうメモリ装置である。
【０００６】
請求項４の発明は、非可逆書き込みメモリ装置のアクセス制限方法において、
メモリに設けられた指定領域が、初期データが書かれた状態を示す初期状態か否かを指定領域に初期データと異なるデータが書かれたか否かにより検出する検出手段で検出する検出ステップと、
検出ステップの検出結果に応答して、メモリに対する指定領域および該指定領域以外の他の領域に対するアクセスの可否を制御手段で制御する第１の制御を行い、指定領域から読み出されたデータと、電源がＯＮされると初期データと異なる一のデータにリセットされるレジスタのデータに基づき、他の領域に対するアクセスの可否を制御する第２の制御を行うステップとからなり、
制御のステップは、指定領域から読み出されたデータが、レジスタのデータと一致しない場合、制御手段によって、他の領域に対する第２の制御によるアクセスが不可とされ、指定領域が初期状態である時には、メモリの指定領域および他の領域に対する第１の制御によるアクセスを可能とし、指定領域に対して初期データと異なる他のデータが書かれることによって、指定領域が初期状態でない時には、メモリの指定領域および他の領域に対する第１の制御によるアクセスを不可能とし、指定領域に書かれた、初期データと異なる他のデータと一致するデータを外部から入力することによって、レジスタにデータが書き込まれ、指定領域から読み出されたデータとレジスタに書き込まれたデータとが一致する場合、他の領域に対する第２の制御によるアクセスを可能とするアクセス制限方法である。
【０００７】
この発明によれば、指定領域が初期状態である時には、アクセス制限がなされず、指定領域を初期状態と異なる状態とすることによって、アクセス制限を行なうことができる。さらに、アクセス制限済の場合に、アクセス可能状態へ変更することが可能となる。
【０００８】
【発明の実施の形態】
図１に、この発明の一実施形態におけるシステムの概略的な構成を示す。ホスト側とメモリ装置側とが例えばシリアルインターフェースを介して接続されている。ホスト側データ処理装置１は、データ処理部２とコントロールＩＣ３とを有している。メモリ装置１０は、コントロールＩＣ１１とメモリ１２とを有している。メモリ装置１０は、データ処理装置１に対して着脱自在のカード状の構成とされている。
【０００９】
データ処理部２は、メモリ装置１０に対して書き込むデータを生成し、また、メモリ装置１０からデータを読み出し、読み出したデータを利用して種々のデータ処理を行なう。例えばデータ処理装置１がディジタル電子カメラであり、撮影された画像がメモリ装置１０に書き込まれ、また、画像がメモリ装置１０から読み出される。データ処理装置１の他の例は、オーディオ記録／再生装置であり、圧縮オーディオデータがメモリ装置１０に書き込まれ、また、圧縮オーディオデータがメモリ装置１０から読み出される。
【００１０】
コントロールＩＣ３および１１は、並列−直列変換回路、データを一時的に保持するバッファメモリ、インターフェース回路等をそれぞれ有している。コントロールＩＣ３と１１との間には、電源ラインＶＣＣ、データラインＤＩＯ、接地ラインＧＮＤが設けられている。データラインＤＩＯを介してデータ処理装置１からメモリ装置１０に対して、コマンドおよび書き込みデータが伝送される。メモリ装置１０からデータ処理装置１に対してデータラインＤＩＯを介して読み出しデータが伝送される。図示しないが、クロック信号、チップセレクト信号、ビジー信号、インターラプト信号等を伝送するための信号ラインが設けられる。
【００１１】
図２は、一実施形態のメモリ装置１０のより詳細な構成を示す。メモリ１２は、所定のデータ量の単位で読み書きされる。メモリ１２上の所定の二つのエリアがブートエリア１３ａおよび１３ｂとされている。ブートエリア１３ａ、１３ｂには、属性情報等の種々の情報が予め記録されている。例えばブートエリア１３ａ、１３ｂにそのメモリ装置が読み出し専用か、アクセス制限対応メモリか、書き替え可能なものかを区別する情報が記録されている。これらの特性が異なる種類のメモリ装置が混在して使用される可能性のある環境では、ブートエリアに含まれる属性情報によって特性が識別される。
【００１２】
ブートエリア１３ａ、１３ｂは、メモリ装置を１０をデータ処理装置１に対して装着した時に、データ処理装置１が最初に読み出すエリアである。ブートエリア１３ａ、１３ｂは、常に読み出し可能とされている。さらに、メモリ１２には、指定エリア１４が設けられている。メモリ１２上で、ブートエリア１３ａ、１３ｂ、指定エリア１４以外のメモリエリアを１５で示す。メモリエリア１５を使用してデータの書き込み／読み出しがなされる。
【００１３】
コントロールＩＣ１１のデータラインＤＩＯに対して、アクセス制御部２１および書き込みレジスタ２２が接続されている。アクセス制御部２１は、メモリ１２に対してのデータの書き込み、メモリ１２からのデータの読み出しを制御するもので、データを蓄えるバッファメモリ、コマンドを蓄えるレジスタ等を有している。
【００１４】
また、電源ラインＶＣＣに対してリセット信号生成部２３が接続されている。リセット信号生成部２３は、電源ラインＶＣＣの電圧変動を監視し、メモリ装置１０に対する電源のオンを検出し、その検出に基づいてリセット信号を発生するものである。リセット信号に応答して指定エリア１４に書かれているデータがレジスタ２２に対してロードされ、また、書き込みレジスタ２５がリセットされる。リセット後の書き込みレジスタ２５の内容（データ）は、指定エリア１４に書かれる初期値とは異なるものに設定される。
【００１５】
アクセス制御部２１とメモリ１２のブートエリア１３ａ、１３ｂとが接続される。また、アクセス制御部２１とメモリ１２のメモリエリア１５との間に、並列的にゲート（スイッチ）Ｇ１およびＧ２が設けられる。さらに、アクセス制御部２１と指定エリア１４との間にゲート（スイッチ）Ｇ３が設けられる。これらのゲートＧ１，Ｇ２およびＧ３は、コントロール信号によって一度オンまたはオフとされると、次にコントロール信号が供給されるまでその状態が保持されるものである。
【００１６】
リセット信号に応答して指定エリア１４からレジスタ２２に取り込まれたデータが初期状態か否かを検出する初期状態検出部２６が設けられる。初期状態検出部２６の検出出力によって、ゲートＧ２およびＧ３のオン／オフが制御される。
【００１７】
レジスタ２２の出力が比較回路２４に対して一方の入力として供給される。比較回路２４の他方の入力として、書き込みレジスタ２５の出力が供給される。比較回路２４は、レジスタ２２および２５の出力の一致を検出するものである。比較回路２４の出力によって、ゲートＧ１のオン／オフが制御される。なお、図２に示すコントロールＩＣ１１には、図示しないが、ＣＰＵからなるシーケンサ（コントローラ）が設けられている。
【００１８】
図３は、コントロールＩＣ１１内のシーケンサの制御の下でなされる一実施形態の動作を説明するためのフローチャートである。ステップＳ１において、パワーがオンされると、電源ラインＶＣＣが立ち上がったことがリセット信号生成部２３によって検出され、リセット信号生成部２３からリセット信号が発生する。リセット信号によってメモリ１２の指定エリア１４のデータがコントロールＩＣ１１のレジスタ２２にロードされる（ステップＳ２）。また、書き込みレジスタ２５がリセットされる。
【００１９】
ステップＳ３において、レジスタ２２にロードされたコードが初期値であるか否かが初期状態検出部２６によって決定される。初期状態では、指定エリア１４のデータが初期値である。初期値は、メモリ装置１０がユーザに渡される前に書かれている値であり、例えば全ビットが"1" のコードである。初期状態である場合には、初期状態検出部２６の出力によってゲートＧ２およびＧ３がオンとされる。
【００２０】
ゲートＧ２およびＧ３がオンになると、メモリ１２の全エリアに対するアクセスが可能となる。全エリアとは、ブートエリア１３ａ、１３ｂ以外の指定エリア１４およびメモリエリア１５である。全エリアにアクセス可能とは、指定エリア１４およびメモリエリア１５に書かれているデータを読み出すことができ、また、空いているエリアに対してデータを書き込むことができることを意味する。書き込みレジスタ２５の内容は、リセット信号によって初期値とは異なる値にリセットされるので、レジスタ２２にロードされた初期値と、書き込みレジスタ２５の内容とが一致しない。そのため、ゲートＧ１をオンにする信号を比較回路２４が発生しない。
【００２１】
ユーザがデータ処理装置１において、初期値と異なるある特定の値のコード（アクセスコードと称する）を発生し、アクセスコードをメモリ装置１０に対してデータラインＤＩＯを介して供給し、アクセス制御部２１およびゲートＧ３を介して指定エリア１４にアクセスコードを書き込む。その後、パワーをオフとする。メモリ１２は、不揮発性メモリであり、電源を切っても指定エリア１４に書かれたアクセスコードが消えない。
【００２２】
アクセスコードが指定エリア１４に書かれている時には、ステップＳ３において、初期状態検出部２６によって指定エリア１４からロードされたレジスタ２２の内容が初期値でないと決定される。その結果、ゲートＧ２およびＧ３がオフとなる。この状態では、ゲートＧ１がオフであるので、メモリ１２に対するアクセスが不可能である。
【００２３】
そして、ステップＳ５で、ユーザがデータ処理装置１からメモリ装置１０のコントロールＩＣ１１内の書き込みレジスタ２５に対して、特定のコードを書き込む。ステップＳ６では、指定エリア１４から読み出され、レジスタ２２にロードされたアクセスコードと、書き込みレジスタ２５に書き込まれたコードとの一致が検出される。比較回路２４は、この一致検出のための比較回路である。
【００２４】
ステップＳ６（比較回路２４）において、アクセスコードと書き込んだコードとが一致するものと決定されると、ゲートＧ１がオンとされる。したがって、ステップＳ７では、指定エリア１４以外のメモリエリア１５に対してアクセス可能とされる。若し、ステップＳ６（比較回路２４）において、両者が一致しないと決定されると、メモリ１２に対するアクセスが不可とされる（ステップＳ８）。このように、アクセスコードと一致するコードをユーザがコントロールＩＣ１１の書き込みレジスタ２５に対して書き込むことで、アクセス可能とすることができる。
【００２５】
図４は、メモリ装置１０に対するデータ処理装置１のアクセス方法を説明するためのフローチャートである。最初のステップＳ１１では、メモリ装置１０が検出される。メモリ装置１０が装着されると、ステップＳ１２において、電源がデータ処理装置１からメモリ装置１０に対して供給される（ステップＳ１２）。そして、ステップＳ１３において、メモリ１２のブートエリア１３ａおよび１３ｂに書かれているブート情報をデータ処理装置１が読み出す。
【００２６】
ブート情報中の属性情報に基づいて、装着されたメモリ装置がアクセス制限に対応したものか否かが決定される（ステップＳ１４）。すなわち、図３を参照して説明したように、アクセスの可否が制御されるメモリ装置がアクセス制限に対応したものである。アクセス制限に対応しているメモリ装置でないと決定されると、通常使用のステップＳ１８となる。
【００２７】
装着されたメモリ装置がアクセス制限に対応したものである時には、ブートエリア１３ａ、１３ｂ以外のエリア（すなわち、指定エリア１４およびメモリエリア１５）に対しての読み出しがなされる（ステップＳ１５）。そして、ステップＳ１６において、アクセス制限済が否かが決定される。例えば指定エリア１４およびメモリエリア１５のそれぞれを読み出すための読み出しコマンドをデータ処理装置１からメモリ装置１０に与える。
【００２８】
この読み出しコマンドに応答して、指定エリア１４およびメモリエリア１５からそれぞれ読み出しデータがデータ処理装置１に伝送されれば、全エリアがアクセス可能な状態であることが分かる。読み出しコマンドの代わりに書き込みコマンドを使用しても良い。全エリアがアクセス可能な状態は、メモリ装置１０が初期状態、すなわち、アクセス制限済でないことを意味している。一方、指定エリア１４およびメモリエリア１５の両方から読み出しデータを得られない時には、全エリアがアクセス可能でない、すなわち、アクセス制限済と決定される。この場合には、読み出しデータに代えて、エラー情報がメモリ装置１０からデータ処理装置１に対して伝送される。
【００２９】
ステップＳ１６において、アクセス制限済と決定されると、ステップＳ１７において、指定エリア１４に書かれているアクセスコードと同一のコードが設定される。このコードがメモリ装置１０の書き込みレジスタ２５に書き込まれる。それによって、指定エリア１４以外のメモリエリア１５に対してアクセス可能となる（ステップＳ１８）。
【００３０】
ステップＳ１６において、アクセス制限済でないと決定されると、ステップＳ１９において、アクセス制限を行なうか否かが選択される。アクセス制限を行なわない時には、メモリ装置１０に対する処理を行なわない。したがって、メモリ装置１０は、初期状態のままで全エリアに対するアクセスが可能であり、通常使用できる（ステップＳ１８）。若し、ステップＳ１９において、アクセス制限を選択する時には、ステップＳ２０において、アクセスコードの書き込みがなされる。アクセスコードがデータ処理装置１からメモリ装置１０へ伝送され、アクセス制御部２１およびゲートＧ３を介して指定エリア１４に書き込まれる。そして、ステップＳ２１において、パワーをオフとする。
【００３１】
このようにして、メモリ装置１０がアクセス制限される。その後にメモリ装置１０を引き続き使用する時には、パワーオンのステップＳ１２に戻る。上述したのと同様の処理がなされ、ステップＳ１６においては、アクセス制限済と決定される。なお、ステップＳ２１からステップＳ１２の前に処理が戻ることは、必ずしも必要でない。例えばステップＳ１５の前に戻るようにしても良い。
【００３２】
この発明は、上述したこの発明の一実施形態等に限定されるものでは無く、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えばパワーのオン時に初期状態を検出するようにしているが、メモリ装置を装着した時に初期状態を検出するようにしても良い。また、上述したアクセスコードの代わりに暗証番号を使用しても良い。また、指定エリアから読み出されたデータと書き込みレジスタの内容とが一致することを検出してメモリエリア１５に対するアクセスを可能としているが、両者がある特定の条件を満たす場合（一定の差分を有する場合等）に、アクセスを可能とするようにしても良い。さらに、この発明は、非可逆書き込みメモリとして不揮発性の半導体メモリ（ＯＴＰ）に限らず、追記型の光ディスク等の蓄積媒体を使用しても良い。蓄積媒体の場合では、ディスクの最内周側に設けられた領域（リードインエリアと呼ばれる）がブートエリアに相当する。
【００３３】
【発明の効果】
この発明によれば、指定領域が初期状態である時には、アクセス制限がなされず、メモリの全エリアをアクセスすることが可能である。また、データの秘匿性を高めたい時には、指定エリアに例えばアクセスコードを書き込むことで、アクセス制限済とする。アクセス制限済の場合に、アクセスコードに対応したコードをメモリ装置に入力することによって、アクセス可能状態へ変更することが可能となる。非可逆書き込みメモリであるため、指定エリアに書かれたアクセスコードを改竄することを防止することができ、確実に記録データを秘匿することができる。
【図面の簡単な説明】
【図１】この発明を適用することができるシステムの一例を示す略線図である。
【図２】この発明の一実施形態におけるメモリ装置の構成の一例を示すブロック図である。
【図３】この発明の一実施形態におけるメモリ装置内部の動作を説明するためのフローチャートである。
【図４】この発明の一実施形態におけるメモリ装置に対するアクセス方法を説明するためのフローチャートである。
【符号の説明】
１・・・データ処理装置、３・・・データ処理装置のコントロールＩＣ、１０・・・メモリ装置、１１・・・メモリ装置のコントロールＩＣ、１４・・・指定エリア、２２，２５・・・レジスタ、２３・・・リセット信号生成部、Ｇ１，Ｇ２，Ｇ３・・・ゲート
【図１】
0004678083.tif 000002
【図２】
0004678083.tif 000003
【図３】
0004678083.tif 000004
【図４】
0004678083.tif 000005