(57)【特許請求の範囲】
【請求項１】
光が照射された場合、誤動作を起こす被保護回路と、該被保護回路を誤動作させる光を検出するために、逆バイアスで接続されたフォトダイオードとを備え、該フォトダイオードのカソード電位に応じて前記被保護回路の動作を制限するようにしてある集積回路において、
一端が前記フォトダイオードのカソードに接続されており、他端が電源電位側に接続される電気抵抗と、
入力部が前記フォトダイオードのカソード及び前記電気抵抗の一端に接続されており、カソード電位に対して、夫々第１閾値電位及び該第１閾値電位より高い第２閾値電位を有し、下降するカソード電位が前記第１閾値電位を下回った場合、所定電位を出力し、上昇するカソード電位が前記第２閾値電位を上回った場合、所定電位の出力を停止するシュミット回路と、
該シュミット回路が所定電位を出力した場合、前記被保護回路の動作を制限する制御回路と
を備えることを特徴とする集積回路。
【請求項２】
前記フォトダイオードは、
Ｐ−半導体基板に形成されたＰ−Ｎ＋接合部を有する
ことを特徴とする請求項１に記載の集積回路。
【請求項３】
前記フォトダイオードを複数備える
ことを特徴とする請求項１又は請求項２に記載の集積回路。
【請求項４】
前記シュミット回路はＣＭＯＳトランジスタにて構成されている
ことを特徴とする請求項１乃至請求項３のいずれか一つに記載の集積回路。
【請求項５】
前記被保護回路を覆うように配された第１配線と、
該第１配線の一端側で分岐した第２配線と、
前記第１配線の一端側に周期的な信号を与える回路と、
前記第１配線の他端側に到達した信号及び前記第２配線の他端側に到達した信号の位相を比較し、比較結果に応じた電位を前記制御回路へ出力する位相比較回路と
を備え、
前記制御回路は、
前記位相比較回路が出力した電位に応じて、前記被保護回路の動作を制限するようにしてある
ことを特徴とする請求項１乃至請求項４のいずれか一つに記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光が照射された場合、誤動作を起こす被保護回路及び該被保護回路に並設されており、被保護回路を誤動作させる光を検出するために逆バイアスで接続されたフォトダイオードを備え、該フォトダイオードのカソード電位に応じて、被保護回路の動作を制限するように構成してある集積回路に関する。
【背景技術】
【０００２】
メモリカード又はＩＣカード等の半導体集積回路に格納された情報又は該半導体集積回路の動作は秘匿すべきであるが、半導体集積回路の不正使用者は、半導体集積回路に物理的外乱を与えることで、半導体集積回路を誤動作させ、半導体集積回路に格納された情報を取得若しくは改竄し、又は半導体集積回路の動作アルゴリズムを解析して半導体集積回路を模倣若しくは複製する虞がある。
例えば、不正使用者は、物理的外乱として、半導体集積回路に光を照射する。半導体集積回路、特に半導体集積回路のＰＮ接合部に光が照射された場合、光電効果によってＰＮ接合部に光逆電流が発生する。光の照射によって、十分な大きさの光逆電流が発生した場合、照射された半導体集積回路は誤動作する。
【０００３】
このような不正使用に対抗するために、半導体集積回路内の特定回路に欺瞞した光検出回路、及び光検出回路の検出信号に応じて、半導体集積回路が備える被保護回路の動作を停止させる制御回路を備えた半導体集積回路が提案されている（例えば、特許文献１）。
【０００４】
図８は、特許文献１における半導体集積回路の回路図である。
半導体集積回路は、逆バイアスで接続されたフォトダイオード１、及びフォトダイオード１のカソードに接続されたインバータ９１を備えている。フォトダイオード１のカソードには、ＭＯＳトランジスタ９０のソースが接続されており、ＭＯＳトランジスタ９０のドレインは、電源電位に接続されている。
【０００５】
このように構成された半導体集積回路にあっては、フォトダイオード１に光が照射されていない場合、インバータ９１は、グランド電位を出力する。フォトダイオード１に光が照射され、カソード電位が所定の閾値電位以下に下降した場合、インバータ９１は、電源電位の光検出信号を出力する。制御回路は、インバータ９１の出力電位に応じて、被保護回路の動作を停止させる。
【０００６】
図９は、特許文献１における他の実施の形態に係る半導体集積回路の回路図である。
半導体集積回路は、逆バイアスで接続されたフォトダイオード１及び該フォトダイオード１のカソードに接続された検出回路９２を備えている。
【０００７】
検出回路９２は、フォトダイオード１に光が照射されていない場合、グランド電位を出力し、フォトダイオード１に光が照射され、カソード電位が所定の閾値電位以下に下降した場合、電源電位の光検出信号を出力する。制御回路は、検出回路９２の出力電位に応じて、被保護回路の動作を停止させる。
【特許文献１】特開２００４−２０６６８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に係る半導体集積回路においては、パルス幅が数ｎｓの短パルス状の光がフォトダイオード１に照射された場合、インバータ９１又は検出回路９２から出力される検出信号も、照射した光と同様の極めて短いパルス状の信号となるため、制御回路が正常に動作せず、被保護回路の動作を停止させることができない虞があった。
【０００９】
本発明は斯かる事情に鑑みてなされたものであり、一端がフォトダイオードのカソードに接続されており、他端が電源電位側に接続される電気抵抗、フォトダイオードのカソード電位が入力されるシュミット回路のような比較回路、及び該比較回路が所定電位を出力した場合、被保護回路の動作を制限する制御回路を備えることにより、照射された短パルス状の光を、従来の半導体集積回路に比べてより確実に検出して、被保護回路の動作を制限することができ、集積回路に格納された情報の取得若しくは改竄、又は集積回路の模倣若しくは複製を効果的に防ぐことができる集積回路を提供することを目的とする。
【００１０】
本発明の他の目的は、Ｐ−半導体基板に形成されたＰ−Ｎ＋接合部を有するフォトダイオードを備えることにより、Ｐ＋Ｎ−接合部を有するフォトダイオードに比べて占有面積を小さく構成することができるため、フォトダイオードの配置自由度を高くすることができ、より効果的に照射された光を検出することができる集積回路を提供することにある。
【００１１】
本発明の他の目的は、複数のフォトダイオードを備えることにより、より効果的に照射された光を検出して、被保護回路の動作を制限することができる集積回路を提供することにある。
【００１２】
本発明の他の目的は、比較回路をＣＭＯＳトランジスタで構成することにより、不要な消費電力を抑えることができる集積回路を提供することにある。
【００１３】
本発明の他の目的は、被保護回路を覆うように配された第１配線、該第１配線の一端側で分岐した第２配線、第１配線の一端側に周期的な信号を与える回路、第１配線の他端側に到達した信号と第２配線の他端側に到達した信号の位相とを比較し、比較結果に応じた電位を出力する位相比較回路を備え、位相比較回路の出力電位に応じて、被保護回路の動作を制限するように構成することにより、集積回路を外部から視認不能にし、また第１配線が切断又は短絡した場合、被保護回路の動作を制限することができるため、集積回路の不正使用をより効果的に防ぐことができる集積回路を提供することにある。
【課題を解決するための手段】
【００１４】
本発明に係る集積回路は、光が照射された場合、誤動作を起こす被保護回路と、該被保護回路を誤動作させる光を検出するために、逆バイアスで接続されたフォトダイオードとを備え、該フォトダイオードのカソード電位に応じて前記被保護回路の動作を制限するようにしてある集積回路において、一端が前記フォトダイオードのカソードに接続されており、他端が電源電位側に接続される電気抵抗と、入力部が前記フォトダイオードのカソード及び前記電気抵抗の一端に接続されており、カソード電位に対して、夫々第１閾値電位及び該第１閾値電位より高い第２閾値電位を有し、下降するカソード電位が前記第１閾値電位を下回った場合、所定電位を出力し、上昇するカソード電位が前記第２閾値電位を上回った場合、所定電位の出力を停止するシュミット回路と、該シュミット回路が所定電位を出力した場合、前記被保護回路の動作を制限する制御回路とを備えることを特徴とする。
【００１５】
本発明にあっては、フォトダイオードは逆バイアスで接続されており、フォトダイオードのカソードには電気抵抗の一端が接続され、電気抵抗の他端は電源電位側に接続されているため、フォトダイオードに光が照射されていない場合、フォトダイオードには光逆電流が流れず、フォトダイオードのカソード電位は、電源電位になる。シュミット回路は、カソード電位が第１及び第２閾値電位より高い場合、所定電位を出力しない。従って、制御回路は、前記被保護回路の動作を制限しない。
フォトダイオードに光が照射された場合、フォトダイオードには、光逆電流が流れ、フォトダイオードのカソード電位は下降する。シュミット回路は、下降するカソード電位に対して第１閾値電位を有しているため、カソード電位が第１閾値電位より低くなった場合、シュミット回路は、所定電位を出力し、制御回路は、被保護回路の動作を制限する。
被保護回路の動作が制限された場合、光が照射されて誤動作を起こす虞はない。
フォトダイオードのカソードには、電気抵抗が直列接続されているため、光の照射が停止した場合、電気抵抗及び浮遊容量に応じてカソード電位は徐々に上昇する。シュミット回路は、上昇するカソード電位に対して第１閾値電位より高い第２閾値電位を有しているため、カソード電位が第１及び第２閾値電位以上になるまで、所定電位を出力する。
従って、第２閾値電位と第１閾値電位との差が大きい程、シュミット回路は、光が照射された時間よりも長い時間、所定電位を出力し、制御回路は、光が照射された時間が短い場合であっても、より確実に被保護回路の動作を制限することができる。
また、第１閾値電位が低い程、シュミット回路は、入力されるノイズの電位に対して、所定電位を出力する虞は低く、制御回路が誤って被保護回路の動作を制限する虞は低い。
【００１６】
本発明に係る集積回路は、前記フォトダイオードが、Ｐ−半導体基板に形成されたＰ−Ｎ＋接合部を有することを特徴とする。
【００１７】
本発明にあっては、フォトダイオードは、Ｐ−半導体基板に形成されたＰ−Ｎ＋接合部を有するため、Ｐ＋Ｎ−接合部を有するフォトダイオードに比べて、より小さく構成することができる。従って、光を検出するフォトダイオードの配置自由度は高い。被保護回路を保護するための適宜箇所にフォトダイオードを多く配することで、より効果的に照射された光を検出し、被保護回路の動作を制限することができる。
【００１８】
本発明に係る集積回路は、前記フォトダイオードを複数備えることを特徴とする。
【００１９】
本発明にあっては、光を検出するフォトダイオードを複数備えているため、より効果的に照射された光を検出し、被保護回路の動作を制限することができる。
【００２０】
本発明に係る集積回路は、前記シュミット回路がＣＭＯＳトランジスタにて構成されていることを特徴とする。
【００２１】
本発明にあっては、シュミット回路がＣＭＯＳトランジスタで構成されているため、光が照射されていない場合、光の照射を検出する回路で消費される電力は、シュミット回路を構成するＣＭＯＳトランジスタ及びフォトダイオードにおける拡散リーク電流による消費電力のみである。
【００２２】
本発明に係る集積回路は、前記被保護回路を覆うように配された第１配線と、該第１配線の一端側で分岐した第２配線と、前記第１配線の一端側に周期的な信号を与える回路と、前記第１配線の他端側に到達した信号及び前記第２配線の他端側に到達した信号の位相を比較し、比較結果に応じた電位を前記制御回路へ出力する位相比較回路とを備え、前記制御回路は、前記位相比較回路が出力した電位に応じて、前記被保護回路の動作を制限するようにしてあることを特徴とする。
【００２３】
本発明にあっては、第１配線が被保護回路を覆うように配されているため、外部から被保護回路を視認することはできない。
また、第１配線の一端側に周期的な信号が与えられた場合、該信号は、第１及び第２配線の他端側に所定の時間差をもって到達するため、各信号には所定の位相差が生じる。第１配線が短絡又は切断した場合、各信号の位相差が変化する。位相比較回路は、各信号の位相を比較することで、位相差の変化を検出し、比較結果に応じた電位を制御回路へ出力する。
制御回路は、位相比較回路により与えられた電位に応じて、第１配線が短絡又は切断したことを検出することができ、該電位に応じて、被保護回路の動作を制限することができる。つまり、第１配線が短絡又は切断した場合、被保護回路の動作は制限される。
【発明の効果】
【００２４】
本発明にあっては、照射された短パルス状の光を、従来の半導体集積回路に比べてより確実に検出して、被保護回路の動作を制限することができ、集積回路に格納された情報の取得若しくは改竄、又は体集積回路の模倣若しくは複製を効果的に防ぐことができる。
また、第１閾値電位を電源電位に比べて十分低く設定することにより、ノイズの電位がシュミット回路に入力した場合であっても、シュミット回路が所定電位を出力せず、誤って被保護回路の動作が制限されることを防ぐことができる。
【００２５】
本発明にあっては、Ｐ＋Ｎ−接合部を有するフォトダイオードに比べて占有面積を小さく構成することができるため、フォトダイオードの配置自由度を高くすることができ、より効果的に光の照射を検出することができる。
【００２６】
本発明にあっては、複数のフォトダイオードを備えることにより、より効果的に照射された光を検出して、被保護回路の動作を制限することができる。
【００２７】
本発明にあっては、被保護回路の動作に無関係なシュミット回路における不要な消費電力を抑えることができる。
【００２８】
本発明にあっては、第１配線により、集積回路を外部から視認不能にし、また第１配線が切断又は短絡した場合、つまり、フォトダイオードが配されていない部分に光を照射するために、第１配線が加工された場合、被保護回路の動作を制限することができ、集積回路の不正使用をより効果的に防ぐことができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は、本発明の実施の形態に係る半導体集積回路の回路図、図２は、半導体集積回路の略示側断面図、図３は、半導体集積回路の回路配置図である。
図中１は、逆バイアスで接続された第１フォトダイオードであり、第１フォトダイオード１は、Ｐ−のウェハー基板１０に低濃度ホール注入されたＰ−型半導体、及び高濃度キャリア注入されたＮ＋型半導体のＰＮ接合によって構成されている。第１フォトダイオード１のＰＮ接合部は、保護対象の第１被保護回路７を構成するＮｃｈトランジスタ７ａ及びＰｃｈトランジスタ７ｂ間に配されている。
第１被保護回路７は、光が照射された場合、誤動作を起こし、第１被保護回路７に格納された情報が取得若しくは改竄され、又は動作アルゴリズムの解析によって模倣又は複製される虞がある回路である。
【００３０】
第１フォトダイオード１のアノードは接地されており、第１フォトダイオード１のカソード、つまりＮ＋型半導体には、メタル配線の第１ノード４を介して第１電気抵抗３の一端が接続されている。第１電気抵抗３は、ポリシリコンにて構成されており、第１電気抵抗３の他端は、電源電位Ｖｃｃに接続される。
【００３１】
また、第１ノード４には、ヒステリシス特性を有する第１シュミット回路２の入力部が接続されており、第１シュミット回路２の出力部は、制御回路６に接続されている。
【００３２】
第１シュミット回路２は、第１ノード４の降下する電位、つまり第１フォトダイオード１の降下するカソード電位Ｖｉｎに対して、第１閾値電位Ｖｔｌを有し、カソード電位Ｖｉｎの上昇する電位に対して、第２閾値電位Ｖｔｈを有している。第２閾値電位Ｖｔｈは、第１閾値電位Ｖｔｌより高く、電源電位Ｖｃｃより低い。
第１シュミット回路２は、下降するカソード電位Ｖｉｎが第１閾値電位Ｖｔｌ以上である場合、電源電位Ｖｃｃを有するハイレベルの光検出信号Ｖｏｕｔを出力し、下降するカソード電位Ｖｉｎが第１閾値電位Ｖｔｌより低い場合、グランド電位を有するローレベルの光検出信号Ｖｏｕｔを出力するように構成されている。また、第１閾値電位Ｖｔｌは、上昇するカソード電位Ｖｉｎが第２閾値電位Ｖｔｈ以上である場合、ハイレベルの光検出信号Ｖｏｕｔを出力し、上昇するカソード電位Ｖｉｎが第２閾値電位Ｖｔｈより低い場合、ローレベルの光検出信号Ｖｏｕｔを出力するように構成されている。
【００３３】
制御回路６は、第１被保護回路７の動作を制御しており、第１シュミット回路２から出力されたローレベルの光検出信号Ｖｏｕｔが入力した場合、第１被保護回路７の動作を停止させる処理、つまり第１被保護回路７をリセット状態に変化させる処理を行うリセット処理回路を備えている。
【００３４】
第１電気抵抗３、第１ノード４、第１シュミット回路２等の上層には、外部から各種回路を遮蔽する金属遮蔽膜パターン５が形成されており、金属遮蔽膜パターン５の上層には、図示しないパッシベーション膜が形成されている。
【００３５】
半導体集積回路を構成するウェハー基板１０は、図３に示すように略正方形であり、ウェハー基板１０の一辺側には、第１被保護回路７、第１フォトダイオード１、及び第１電気抵抗３が一の頂点側から他の頂点側へ順に配されている。
また、ウェハー基板１０の第１被保護回路７から離隔した箇所には、他の保護対象である第２被保護回路１７が配されている。第２被保護回路１７の周囲及び内部の適宜箇所には、第１フォトダイオード１と同様のＰ−Ｎ＋接合部を有する第２フォトダイオード１１が配されており、第２フォトダイオード１１のアノードは接地され、カソードは第１ノード４に接続されている。
【００３６】
また、ウェハー基板１０の周囲には、Ｐ−Ｎ＋接合部を有する第３フォトダイオード１０１が配されている。第３フォトダイオード１０１は、第１フォトダイオード１と同様に、アノードが接地されており、第３フォトダイオード１０１のカソードには、第２ノード１０４を介して、第２電気抵抗１０３の一端が接続されている。第２電気抵抗１０３の他端は、電源電位Ｖｃｃに接続されている。また、第２ノード１０４は、第１シュミット回路２と同様の第２シュミット回路１０２の入力部に接続されている。第２シュミット回路１０２は、第３フォトダイオード１０１のカソード電位Ｖｉｎに応じた光検出信号Ｖｏｕｔを制御回路６に与えるように構成されている。
【００３７】
図４は、第１シュミット回路２の構成を示す回路図である。
第１シュミット回路２は、第１インバータ２０を備えており、第１インバータ２０の入力部には、第１ノード４が接続されている。第１インバータ２０の出力部は、第１ＮＡＮＤ回路２１の一の入力部に接続されており、第１ＮＡＮＤ回路２１の出力部は、第２ＮＡＮＤ回路２２の一の入力部に接続されている。第２ＮＡＮＤ回路２２の出力部は、第１ＮＡＮＤ回路２１の他の入力部及び第２インバータ２３の入力部に接続されている。また、第２ＮＡＮＤ回路２２の他の入力部は、第１ノード４に接続されている。第２インバータ２３の出力部は、制御回路６に接続されている。
そして、第１及び第２インバータ２０，２３、第１及び第２ＮＡＮＤ回路２１，２２を構成するＮｃｈトランジスタのＷ／ＬサイズとＰｃｈトランジスタのＷ／Ｌサイズとを調整することで、第１閾値電位Ｖｔｌ及び第２閾値電位Ｖｔｈを有する第１シュミット回路２が構成される。
第２シュミット回路１０２も、第１シュミット回路２と同様にして構成されている。
【００３８】
図５は、金属遮蔽膜パターン５を示す模式図である。
金属遮蔽膜パターン５は、第１被保護回路７、第２被保護回路１７等の各種回路を覆うように配された第１配線５ａ及び第１配線５ａの一端側で分岐しており、第１配線５ａと異なる箇所に配された第２配線５ｂから構成されている。第１配線５ａの一端には信号出力回路８１が接続されている。第１配線５ａは、図２に示すように、第１フォトダイオード１が外部に露出し、第１フォトダイオード１が光を受光するために必要な面積を有する孔部を形成している。また、同様にして第１配線５ａは、第２フォトダイオード１１及び第３フォトダイオード１０１を露出するための孔部を形成している。
【００３９】
信号出力回路８１は、金属遮蔽膜パターン５の切断又は短絡を検出するために、周期的な信号、例えば正弦波の交流電位を第１配線５ａの一端へ出力する回路である。
【００４０】
第１配線５ａの他端及び第２配線５ｂの他端は夫々位相比較回路８２の入力部に接続されている。位相比較回路８２は、第１配線５ａの他端に到達した信号の位相と、第２配線５ｂの他端に到達した信号の位相とを比較し、比較結果に応じた電位を制御回路６へ出力する。
制御回路６は、位相比較回路８２から出力された電位に応じて、第１被保護回路７及び第２被保護回路１７の動作を制限するように構成されている。
【００４１】
このように構成された半導体集積回路の作用及び効果を説明する。
図６は、光が照射された第１フォトダイオード１のカソード電位Ｖｉｎ及び光検出信号Ｖｏｕｔの電位の変化を示すタイミングチャートである。
時間ｔ１ａからｔ２ａまでの間、所定光量以上の短パルス状の光が第１フォトダイオード１に照射された場合、図６（ａ）に示すように第１フォトダイオード１には光逆電流が流れ、第１フォトダイオード１のカソード電位Ｖｉｎが下降する。そして、下降するカソード電位Ｖｉｎが時間ｔ１ｂで第１閾値電位Ｖｔｌ以下になった場合、図６（ｂ）に示すように、第１シュミット回路２は、ローレベルの光検出信号Ｖｏｕｔを出力する。
【００４２】
時間ｔ２ａを経過して、光の照射が停止した場合、第１フォトダイオード１には光逆電流が流れず、カソード電位Ｖｉｎは、第１電気抵抗３の抵抗値及び浮遊容量値に応じて決定される充電曲線に従って、徐々に上昇する。そして、上昇するカソード電位Ｖｉｎが、時間ｔ２ｂで第２閾値電位Ｖｔｈ以上になった場合、第１シュミット回路２は、ハイレベルの光検出信号Ｖｏｕｔを出力する。
【００４３】
なお、第１フォトダイオード１に照射される光量が小さい場合、十分な光逆電流が流れず、図６（ａ）の破線で示すように、カソード電位Ｖｉｎは、第１閾値電位Ｖｔｌ以下まで下降せず、第１シュミット回路２は、ローレベルの光検出信号Ｖｏｕｔを出力しない。
【００４４】
このように構成された半導体集積回路にあっては、第１閾値電位Ｖｔｌ及び第２閾値電位Ｖｔｈの差が大きい程、照射された短パルス状の光の照射時間（ｔ２ａ−ｔ１ａ）よりも長い時間（ｔ２ｂ−ｔ１ｂ）、ローレベルの光検出信号Ｖｏｕｔを制御回路６へ出力するため、制御回路６は、より確実に光が照射されたことを検出することができ、半導体集積回路に格納された情報の取得若しくは改竄、又は半導体集積回路の模倣若しくは複製を効果的に防ぐことができる。
【００４５】
また、第１閾値電位Ｖｔｌを電源電位Ｖｃｃに比べて十分低く設定することにより、ノイズの電位が第１及び第２シュミット回路２，１０２に入力した場合に第１及び第２シュミット回路２，１０２がローレベルの光検出信号Ｖｏｕｔを制御回路６へ出力し、制御回路６が第１及び第２被保護回路７，１７の動作を停止させる誤動作を防ぐことができる。
【００４６】
更に、第１乃至第３フォトダイオード１，１１，１０１は、Ｐ＋Ｎ−接合部を有するフォトダイオードに比べて占有面積を小さく構成することができるため、第１乃至第３フォトダイオード１，１１，１０１の配置自由度を高くすることができ、より効果的に光の照射を検出することができる。
【００４７】
更にまた、複数の第１乃至第３フォトダイオード１，１１，１０１を備えることにより、より効果的に照射された光を検出して、第１及び第２被保護回路７，１７の動作を制限することができる。
【００４８】
更にまた、第１及び第２シュミット回路２，１０２をＣＭＯＳトランジスタで構成することにより第１及び第２被保護回路７，１７の動作に無関係な第１及び第２シュミット回路２，１０２における不要な消費電力を抑えることができる。
【００４９】
更にまた、第１被保護回路７及び第２被保護回路１７は、金属遮蔽膜パターン５の第１配線５ａによって覆われているため、半導体集積回路のパッシベーション膜が除去された場合であっても、第１被保護回路７及び第２被保護回路１７を視認不能にすることができる。
【００５０】
更にまた、不正使用者が、第１及び第２被保護回路７，１７を視認し又は第１乃至第３フォトダイオード１，１１，１０１以外の部分に光を照射するために、第１配線５ａを加工した場合、第１配線５ａ及び第２配線５ｂの他端に到達する信号の位相差が変化し、位相比較回路８２が制御回路６に与える電位が変化する。そして、制御回路６は、位相比較回路８２が出力する電位に応じて、例えば位相差が変化した場合、第１及び第２被保護回路７，１７の動作を制限するため、第１配線５ａを加工することによる半導体集積回路の不正使用をより効果的に防ぐことができる。
【００５１】
（実施の形態２）
図７は、実施の形態２に係る半導体集積回路を構成する部分の回路配置図である。
実施の形態２に係る半導体集積回路は、フォトダイオードの構成のみが実施の形態１に係る半導体集積回路と異なるため、以下では主に上記相違点について説明する。
【００５２】
実施の形態２に係る半導体集積回路は、第１被保護回路２０７に並設されており、逆バイアスで接続された第１フォトダイオード２０１及び第２フォトダイオード２１１を備えている。第１フォトダイオード２０１は、Ｐ＋Ｎ−接合部を有しており、第２フォトダイオード２１１は、Ｐ−Ｎ＋接合部を有している。第１フォトダイオード２０１及び第２フォトダイオード２１１のアノードは夫々接地されており、カソードは第１ノード２０４に接続されている。
【００５３】
光が照射された場合に生ずる光起電力は半導体中の不純物濃度が低いほうが高いため、第１フォトダイオード２０１は、第２フォトダイオード２１１に比べ、照射された光をより高感度に検出することができる。
【００５４】
しかし、図７に示すように、Ｐ＋Ｎ−接合部を有する第１フォトダイオード２０１と第１被保護回路２０７との素子分離に必要な間隔（ｄp+n-＋ｄn-）は、Ｐ−Ｎ＋接合部を有する第１フォトダイオード２０１と第１被保護回路２０７との素子分離に必要な間隔（ｄn+）より長いため、第２フォトダイオード２１１は、第１フォトダイオード２０１に比べて、より小さく構成することができる。従って、第２フォトダイオード２１１の方が、配置自由度が高い。例えば、第２フォトダイオード２１１は、第１フォトダイオード２０１に比べて、第１被保護回路２０７を保護するための適宜箇所に高密度に配することができる。
【００５５】
実施の形態２に係る半導体集積回路にあっては、配置スペースが大きい箇所には、第１フォトダイオード２０１を配し、配置スペースが小さい箇所には、第２フォトダイオード２１１を配した場合、より確実に光の照射を検出することができ、半導体集積回路に格納された情報の取得若しくは改竄、又は半導体集積回路の模倣若しくは複製を効果的に防ぐことができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態に係る半導体集積回路の回路図である。
【図２】半導体集積回路の略示側断面図である。
【図３】半導体集積回路の回路配置図である。
【図４】第１シュミット回路の構成を示す回路図である。
【図５】金属遮蔽膜パターンを示す模式図である。
【図６】光が照射された第１フォトダイオードのカソード電位及び光検出信号の電位の変化を示すタイミングチャートである。
【図７】実施の形態２に係る半導体集積回路を構成する部分の回路配置図である。
【図８】特許文献１における半導体集積回路の回路図である。
【図９】特許文献１における他の実施の形態に係る半導体集積回路の回路図である。
【符号の説明】
【００５７】
１，２０１  第１フォトダイオード
２  第１シュミット回路
３  第１電気抵抗
４  第１ノード
５  金属遮蔽膜パターン
５ａ  第１配線
５ｂ  第２配線
６  制御回路
７  第１被保護回路
１０  ウェハー基板
１１  第２フォトダイオード
１７  第２被保護回路
８１  信号出力回路
８２  位相比較回路
１０１  第３フォトダイオード
１０２  第２シュミット回路
１０３  第２電気抵抗
１０４  第２ノード
Ｖｔｌ  第１閾値電位
Ｖｔｈ  第２閾値電位
【図１】
0004749160.tif 000002
【図２】
0004749160.tif 000003
【図３】
0004749160.tif 000004
【図４】
0004749160.tif 000005
【図５】
0004749160.tif 000006
【図６】
0004749160.tif 000007
【図７】
0004749160.tif 000008
【図８】
0004749160.tif 000009
【図９】
0004749160.tif 000010