【手続補正書】
【提出日】平成15年10月15日(2003.10.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板と、このＳＯＩ基板のＳｉ層に形成された少なくとも１つのＭＯＳトランジスタと、前記Ｓｉ基板に所定の電位を与える手段とを具備してなることを特徴とする半導体集積回路。
【請求項２】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板と、このＳＯＩ基板のＳｉ層に形成されたｎＭＯＳトランジスタ及びｐＭＯＳトランジスタからなるＣＭＯＳ回路と、前記Ｓｉ基板に負の電位を与える手段とを具備してなることを特徴とする半導体集積回路。
【請求項３】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板にｎＭＯＳトランジスタ及びｐＭＯＳトランジスタからなるＣＭＯＳ回路を形成した半導体集積回路において、
前記Ｓｉ基板をｎＭＯＳトランジスタ形成領域下ではｐ型領域、ｐＭＯＳトランジスタ形成領域下ではｎ型領域にし、ｐ型領域に負の電位を印加し、ｎ型領域に正の電位を印加してなることを特徴とする半導体集積回路。
【請求項４】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板にｎＭＯＳトランジスタ及びｐＭＯＳトランジスタからなるＣＭＯＳ回路を形成した半導体集積回路において、
前記Ｓｉ基板をｎＭＯＳトランジスタ形成領域下とｐＭＯＳトランジスタ形成領域下で電気的に分離し、ｎＭＯＳトランジスタ形成領域下の前記Ｓｉ基板領域に負の電位を印加してなることを特徴とする半導体集積回路。
【請求項５】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板にｎＭＯＳトランジスタ及びｐＭＯＳトランジスタからなるＣＭＯＳ回路を形成した半導体集積回路において、
前記Ｓｉ基板をｎＭＯＳトランジスタ形成領域下とｐＭＯＳトランジスタ形成領域下で電気的に分離し、ｐＭＯＳトランジスタ形成領域下の前記Ｓｉ基板領域に正の電位を印加してなることを特徴とする半導体集積回路。
【請求項６】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板にｎＭＯＳトランジスタ及びｐＭＯＳトランジスタからなるＣＭＯＳ回路を形成した半導体集積回路において、
前記Ｓｉ基板をｎＭＯＳトランジスタ形成領域下とｐＭＯＳトランジスタ形成領域下で電気的に分離し、ｎＭＯＳトランジスタ形成領域下の前記Ｓｉ基板領域に負の電位を印加し、ｐＭＯＳトランジスタ形成領域下の前記Ｓｉ基板領域に正の電位を印加してなることを特徴とする半導体集積回路。
【請求項７】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板と、このＳＯＩ基板のＳｉ層に形成され、チャネル下部の不純物領域である各々のボディ部が電気的に分離され、且つ該ボディ部に所定の電位が印加される複数のＭＯＳトランジスタと、前記ボディ部の下のＳｉ基板に該ボディ部の多数キャリアが誘起される電位を与える手段とを具備してなることを特徴とする半導体集積回路。
【請求項８】
前記ＭＯＳトランジスタがｐＭＯＳトランジスタであり、前記Ｓｉ基板に所定の負の電位を与えることにより所望のしきい値を得ることを特徴とし、前記Ｓｉ基板がｐ型不純物領域であることを特徴とする請求項１記載の半導体集積回路。
【請求項９】
前記ＭＯＳトランジスタがｐＭＯＳトランジスタであり、前記Ｓｉ基板をｐＭＯＳトランジスタ形成領域下で電気的に分離し、ｐＭＯＳトランジスタ形成領域下に所定の負の電位を与えることにより所望のしきい値を得ることを特徴とする請求項１記載の半導体集積回路。
【請求項１０】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板と、このＳＯＩ基板のＳｉ層に形成された少なくとも１つのＭＯＳトランジスタと、前記ＭＯＳトランジスタの下部絶縁膜直下の前記Ｓｉ基板に所定の電位を与える手段とを具備してなることを特徴とする半導体集積回路。
【請求項１１】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板と、このＳＯＩ基板のＳｉ層に形成されたｎＭＯＳトランジスタ及びｐＭＯＳトランジスタからなるＣＭＯＳ回路と、前記ＭＯＳトランジスタの下部絶縁膜直下の前記Ｓｉ基板に形成された不純物領域に負の電位を与える手段とを具備してなることを特徴とする半導体集積回路。
【請求項１２】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板にｎＭＯＳトランジスタ及びｐＭＯＳトランジスタからなるＣＭＯＳ回路を形成した半導体集積回路において、
前記Ｓｉ基板をｎＭＯＳトランジスタ形成領域下ではｐ型領域、ｐＭＯＳトランジスタ形成領域下ではｎ型領域にし、前記ｎＭＯＳトランジスタの下部絶縁膜直下の前記Ｓｉ基板に形成された不純物領域に負の電位を印加し、前記ｐＭＯＳトランジスタの下部絶縁膜直下の前記Ｓｉ基板に形成された不純物領域に正の電位を印加してなることを特徴とする半導体集積回路。
【請求項１３】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板にｎＭＯＳトランジスタ及びｐＭＯＳトランジスタからなるＣＭＯＳ回路を形成した半導体集積回路において、
前記Ｓｉ基板をｎＭＯＳトランジスタ形成領域下とｐＭＯＳトランジスタ形成領域下で電気的に分離し、ｎＭＯＳトランジスタの下部絶縁膜直下の前記Ｓｉ基板に形成された不純物領域に負の電位を印加してなることを特徴とする半導体集積回路。
【請求項１４】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板にｎＭＯＳトランジスタ及びｐＭＯＳトランジスタからなるＣＭＯＳ回路を形成した半導体集積回路において、
前記Ｓｉ基板をｎＭＯＳトランジスタ形成領域下とｐＭＯＳトランジスタ形成領域下で電気的に分離し、ｐＭＯＳトランジスタの下部絶縁膜直下の前記Ｓｉ基板に形成された不純物領域に正の電位を印加してなることを特徴とする半導体集積回路。
【請求項１５】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板にｎＭＯＳトランジスタ及びｐＭＯＳトランジスタからなるＣＭＯＳ回路を形成した半導体集積回路において、
前記Ｓｉ基板をｎＭＯＳトランジスタ形成領域下とｐＭＯＳトランジスタ形成領域下で電気的に分離し、ｎＭＯＳトランジスタの下部絶縁膜直下の前記Ｓｉ基板に形成された不純物領域に負の電位を印加し、ｐＭＯＳトランジスタの下部絶縁膜直下の前記Ｓｉ基板に形成された不純物領域に正の電位を印加してなることを特徴とする半導体集積回路。
【請求項１６】
Ｓｉ基板上に絶縁膜を介してＳｉ層を形成したＳＯＩ基板と、このＳＯＩ基板のＳｉ層に形成され、チャネル下部の不純物領域である各々のボディ部が電気的に分離され、且つ該ボディ部に所定の電位が印加される複数のＭＯＳトランジスタと、前記ボディ部の下部絶縁膜直下の前記Ｓｉ基板に形成された不純物領域に該ボディ部の多数キャリアが誘起される電位を与える手段とを具備してなることを特徴とする半導体集積回路。
【請求項１７】
前記ＭＯＳトランジスタがｐＭＯＳトランジスタであり、該ｐＭＯＳトランジスタの下部絶縁膜直下の前記Ｓｉ基板に形成された不純物領域に所定の負の電位を与えることにより、所望のしきい値を得ることを特徴とする請求項１０記載の半導体集積回路。
【請求項１８】
前記ＭＯＳトランジスタがｐＭＯＳトランジスタであり、前記Ｓｉ基板をｐＭＯＳトランジスタ形成領域下で電気的に分離し、ｐＭＯＳトランジスタの下部絶縁膜直下の前記Ｓｉ基板に形成された不純物領域に所定の負の電位を与えることにより、所望のしきい値を得ることを特徴とする請求項１０記載の半導体集積回路。