(57)【特許請求の範囲】
【請求項１】
スイッチ素子がトランスの一次巻線に接続され、前記トランスの二次巻線から負荷に所定の出力電力を供給するスイッチング電源の制御回路であって、前記スイッチ素子の両端に印加される電圧が最低点となるタイミングでターンオンするとともに、前記負荷からのフィードバック信号に応じて前記スイッチ素子のスイッチング動作を制御する擬似共振型のスイッチング電源制御回路において、
前記スイッチ素子へのスイッチング指令信号を生成する信号生成手段と、
前記スイッチング指令信号により前記スイッチ素子をターンオンする際の上限周波数を規定する固定周期の発振手段と、
前記スイッチング指令信号により前記スイッチ素子が連続してターンオンしたとき、予め設定されたＮ回のターンオンで前記スイッチング指令信号を停止させるようにターンオン回数を計数する計数手段と、
を備え、
前記負荷が軽負荷である場合に、前記スイッチ素子が連続してＮ回ターンオンして休止する間欠動作となるように構成したことを特徴とするスイッチング電源制御回路。
【請求項２】
前記負荷が軽負荷でない場合に前記スイッチ素子のスイッチング動作の停止までのタイミングおよび再起動のタイミングを決定する過負荷保護回路を、前記計数手段を共用することによって構成したことを特徴とする請求項１記載のスイッチング電源制御回路。
【請求項３】
前記計数手段は、前記フィードバック信号の信号電圧の大きさに応じたタイミングでトリガ信号を生成する電圧制御発振器、該電圧制御発振器と接続されているパルスカウンタによって構成され、
前記負荷が軽負荷である場合には、前記電圧制御発振器によって計数を開始した前記パルスカウンタによって、前記スイッチ素子の間欠動作における停止期間を制御することを特徴とする請求項１記載のスイッチング電源制御回路。
【請求項４】
前記スイッチング電源の起動時に前記スイッチ素子のターンオン期間を制限するソフトスタート信号を生成するためのソフトスタート回路を、前記電圧制御発振器を共用することによって構成したことを特徴とする請求項３記載のスイッチング電源制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ素子がトランスの一次巻線に接続され、トランスの二次巻線から負荷に所定の出力電力を供給するようにしたスイッチング電源制御回路に関し、とくにスイッチ素子の両端に印加される電圧の最低点が検出されるタイミングで、負荷からのフィードバック信号に応じてスイッチ素子をターンオンする擬似共振型のスイッチング電源制御回路に関する。
【背景技術】
【０００２】
従来から、スイッチング電源のスイッチング損失を減少させる目的で、特許文献１に示すような電流不連続モードフライバック共振回路が使用されてきた。これは、二次側電流がゼロになった後に一次側巻線のインダクタンスと共振コンデンサとによる電圧共振現象を利用したものである。
【０００３】
図４は、従来の擬似共振型のスイッチング電源の制御回路を示すブロック図である。
制御回路１０では、ゼロ電流検出（Zero  Current  Detection）用の入力端子ＺＣＤにはボトム検出回路（Valley  Detection）１１が接続されている。ボトム検出回路１１は、入力端子ＺＣＤへの印加電圧と０Ｖに近い電圧レベルの基準電圧（スレッシュ）とを比較するコンパレータであって、このボトム検出回路１１の出力端子はアンド回路１２の一方入力端子に接続され、さらにアンド回路１２を介してワンショット回路１３と接続されている。アンド回路１２の他方の入力端子には、電圧制御発振器（ＶＣＯ）１４が接続されている。電圧制御発振器１４は、そこに入力される電圧（ＶＣＯ電圧）の大きさに依存して出力周波数を変える発振器であって、電圧信号入力端子ＶＣＯとリセット信号入力端子Ｒｅｓｅｔを備えている。電圧制御発振器１４は、ＶＣＯ電圧の入力端子がフィードバック信号入力端子ＦＢと接続され、リセット信号Ｒｅｓｅｔの入力端子がワンショット回路１３の出力端子と接続されている。
【０００４】
フィードバック信号検出用の入力端子ＦＢは、コンパレータ１５の反転入力端子（−）と接続されている。コンパレータ１５は、その非反転入力端子（＋）が０．５Ｖの基準電源Ｅ１を介して接地され、その出力端子からインバータ回路１６にディスエイブル信号Ｄｉｓａｂｌｅを出力している。インバータ回路１６の出力は、ワンショット回路１３のクリア端子（ＣＬＲ）と接続されている。なお、入力端子ＦＢには抵抗ＲとダイオードＤとの直列回路を介して５Ｖ電源Ｅ２が接続され、このＦＢ端子電圧を決定している。
【０００５】
電流センス用の入力端子ＩＳには電流コンパレータ１７が接続され、電流コンパレータ１７の４つの入力端子のうち非反転入力端子（＋）に電流センス信号が供給されている。残りの３つの反転入力端子（−）は、それぞれフィードバック信号入力端子ＦＢ、１Ｖの基準電源Ｅ３、およびソフトスタート回路１８と接続されている。電流コンパレータ１７の出力端子は、フリップフロップ回路１９のリセット端子Ｒと接続されている。また、ワンショット回路１３の出力端子はフリップフロップ回路１９のセット端子Ｓと接続されている。フリップフロップ回路１９のＱ出力は、アンド回路２０を介して出力端子ＯＵＴと接続され、出力信号Ｑを出力端子ＯＵＴに外部接続されたパワーＭＯＳＦＥＴなどのスイッチ素子Ｑ１（後述する図５参照）にスイッチング信号として出力している。なお、ソフトスタート回路１８は、スイッチング電源の起動時にスイッチ素子Ｑ１のターンオン期間を制限するソフトスタート信号を生成するものである。
【０００６】
過負荷検知（Ｏｖｅｒｌｏａｄ）用のコンパレータ２１は、反転入力端子（−）がフィードバック信号入力端子ＦＢと接続され、非反転入力端子（＋）が３．３Ｖの基準電源Ｅ４を介して接地されている。コンパレータ２１の出力端子は、タイマ回路２２のリセット端子Ｒｅｓｅｔと接続されている。タイマ回路２２は、２つの遅延時間を設定するためのもので、その第１の出力信号（ロウ：Ｌｏｗ）がコンパレータ２１で過負荷状態が検出されてから１００ｍｓ後にアンド回路２０に出力され、スイッチ素子Ｑ１へのスイッチング信号を強制的に停止させている。なお、第２の出力信号は、過負荷状態が検出されてから８００ｍｓ後に出力され、図示しない起動回路へのリセット信号として供給される。
【０００７】
上述したスイッチング電源の制御回路１０は、特許文献１に示されているように、ゼロクロス検出のときにスイッチ素子Ｑ１に印加される電圧が共振波形の極小点となり、このタイミングでスイッチ素子Ｑ１をオンさせて、つぎのスイッチングサイクルを開始するものであって、一般に擬似共振型、あるいは部分共振型のスイッチング電源制御方式と呼ばれている。
【０００８】
このスイッチング電源制御方式では、スイッチ素子Ｑ１のドレイン電流がゼロで、ドレイン電圧が低い（極小点もしくはその近傍にある）ときにスイッチ素子Ｑ１がオフからオンヘ切り替わり、オン電流が流れることで自励発振によるスイッチング動作をする。したがって、通常の発振器を用いた固定周波数でのスイッチング動作によるＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式、いわゆるハードスイッチングの制御方式に比べて、擬似共振型のスイッチング電源制御ではドレイン電圧の変化を小さくすることができるため、スイッチングノイズが低減でき、しかもソフトスイッチングによるエネルギーロスの低減によって、低消費電力化による効率の高い電源を構成できる。
【０００９】
また、特許文献２に記載されたスイッチング電源装置は、待機時のスイッチングロスを低減するため、発振動作期間と発振停止期間とを交互に繰り返して、負荷が軽くなるほど発振期間が短く、停止期間が長くなるようにバーストスイッチング動作する構成となっている。このようなスイッチング電源装置の構成によれば、待機時にバーストスイッチング動作することで電力変換効率を向上させて省電力化を図ることが可能となるという効果を奏する。
【００１０】
つぎに、上述した制御回路１０を用いたＡＣ／ＤＣスイッチング電源回路の構成例、およびそのＰＷＭ制御動作について説明する。
図５は、ＡＣ／ＤＣスイッチング電源回路の一例を示すブロック図である。
【００１１】
なお、図４の制御回路１０は、図５ではＡＣ／ＤＣスイッチング電源回路における集積回路ＩＣに相当するものであって、図４の制御回路１０にはゼロ電流検出用の入力端子ＺＣＤ、フィードバック信号の入力端子ＦＢ、電流センス信号の入力端子ＩＳ、およびパワーＭＯＳＦＥＴなどのスイッチ素子Ｑ１に制御信号を出力するための出力端子ＯＵＴだけが示されている。ただし、８ピンの集積回路ＩＣのパッケージにおいては、その他に集積回路各部に対する基準電圧を与える接地端子ＧＮＤ、集積回路の電源を供給する電源端子ＶＣＣ、起動電流を供給するＶＨ端子、および未接続のＮＣ端子などの端子機能を有するピンを備えている。
【００１２】
図５において、交流電源ＡＣの交流入力は、ダイオードブリッジＤ１により整流され直流の入力電圧ＶINとなる。トランスＴ１は、その一次巻線Ｌｐのインダクタンス（Ｌｐ）とスイッチ素子Ｑ１に並列接続された共振用のコンデンサＣｒのキャパシタンス（これはスイッチ素子Ｑ１の寄生容量だけで構成することもできる。）からなるＬＣ共振回路を備えている。入力電圧ＶINは平滑コンデンサＣ１の一端とトランスＴ１の一次巻線Ｌｐにそれぞれ供給され、一次巻線Ｌｐの他端がスイッチ素子Ｑ１のドレインと接続されている。スイッチ素子Ｑ１のソースは抵抗Ｒ１を介して平滑コンデンサＣ１の他端に接続され、ゲートは抵抗Ｒ２を介して集積回路ＩＣの出力端子ＯＵＴに接続されている。
【００１３】
トランスＴ１の一次巻線Ｌｐ、二次巻線Ｌｓおよび補助巻線Ｌｂは、いずれもトランスＴ１の同一コアに巻かれている。なお、二次巻線ＬｓのインダクタンスをＬｓとし、補助巻線ＬｂのインダクタンスをＬｂとする。共振用のコンデンサＣｒは、スイッチ素子Ｑ１と抵抗Ｒ１の直列回路に並列接続されているが、一次巻線Ｌｐと並列に取り付けても同じ効果がある。補助巻線Ｌｂには、集積回路ＩＣの電源を作るための整流用ダイオードＤ２と平滑コンデンサＣ２が接続されている。Ｒ３はスイッチ素子Ｑ１と抵抗Ｒ１との接続点電圧を電流センス信号入力端子ＩＳに供給する抵抗であり、Ｒ４は補助巻線Ｌｂの電圧を整流せずにそのまま集積回路ＩＣの入力端子ＺＣＤに入力するための抵抗である。
【００１４】
トランスＴ１の二次巻線Ｌｓには、二次巻線Ｌｓに発生した電圧を整流するためのダイオードＤ３、平滑コンデンサＣ３が設けられている。ダイオードＤ３のアノードは二次巻線Ｌｓの一端に接続され、カソードは電源出力端子Ｖｏｕｔに接続されるとともに平滑コンデンサＣ３の一端に接続されている。平滑コンデンサＣ３の他端は二次巻線Ｌｓの他端に接続されるとともに接地端子Ｇｎｄに接続されている。
【００１５】
集積回路ＩＣは、その出力端子ＯＵＴの電位がハイ／ロウ（Ｈｉｇｈ／Ｌｏｗ）レベルに変化してスイッチ素子Ｑ１のゲートを駆動し、スイッチ素子Ｑ１をオン／オフさせることにより、トランスＴ１の二次巻線Ｌｓ側で平滑された直流電圧を電源出力端子Ｖｏｕｔと接地端子Ｇｎｄ間に生成する。このときスイッチ素子Ｑ１には、そのオン期間にドレイン電流が流れるから、そこに接続されたトランスＴ１での逆起電力により、その二次巻線Ｌｓ側に電流が流れてエネルギーが貯えられる。スイッチ素子Ｑ１はその後にオフするが、このトランスＴ１に蓄えられたエネルギーにより、スイッチ素子Ｑ１のオフ期間にトランスＴ１の二次巻線Ｌｓ側でダイオードＤ３を通して平滑コンデンサＣ３に電流を流す。こうして、電源出力端子Ｖｏｕｔと接地端子Ｇｎｄ間には、トランスＴ１の二次巻線Ｌｓ側で平滑された直流電圧が生成される。
【００１６】
電源出力端子Ｖｏｕｔと接地端子Ｇｎｄの間には、抵抗Ｒ５，Ｒ６の直列回路と、抵抗Ｒ７、フォトダイオードＰＤ、コンデンサＣ４およびシャントレギュレータＤ４からなる出力検知回路が構成されている。ここでは、フォトダイオードＰＤには出力電圧に応じた電流が流れて、補助巻線Ｌｂと集積回路ＩＣのフィードバック信号入力端子ＦＢとの間に接続されているフォトトランジスタＰＴにフィードバック信号が供給され、図示しない負荷の変動に対応する電力を供給できる。
【００１７】
図５の回路において、スイッチ素子Ｑ１がオフになるとトランスＴ１に蓄えられたエネルギーが二次巻線Ｌｓ側の平滑回路に放出され、放出し終わったとき、スイッチ素子Ｑ１のソースドレイン間電圧（以下、単にドレイン電圧という。）Ｖｄｓはハイレベルから下がって、トランスＴ１のＬＣ共振回路で振動が始まる。なお、後述する図７のタイミングチャートには、それぞれ重負荷、中負荷、および軽負荷のタイミングで生じるスイッチ素子Ｑ１のドレイン電圧Ｖｄｓの振動波形を示している。
【００１８】
このとき、トランスＴ１の補助巻線Ｌｂには、その巻線数に比例した振幅のドレイン電圧Ｖｄｓに対応する電圧波形が現れる。スイッチ素子Ｑ１のドレイン電圧Ｖｄｓは、交流電源ＡＣの交流入力を整流したときに平滑コンデンサＣ１の端子間に生じる直流電圧を中心に振動する。これに対して、ゼロ電流検出用の入力端子ＺＣＤは、トランスＴ１の一次巻線Ｌｐとは逆極性の補助巻線Ｌｂに接続されていることから、ここには０Ｖを中心とする振動波形のゼロ電流検出信号が現れる。
【００１９】
集積回路ＩＣでは、ボトム検出回路１１において入力端子ＺＣＤに印加されるゼロ電流検出信号のゼロクロス検出が行われる。ボトム検出回路１１の出力信号は、ゼロクロスのタイミングから共振振動の１／４周期の遅れが調整され、アンド回路１２を介してワンショット回路１３に供給される（すなわち、ボトム検出回路１１はボトムを直接検出するのではなく、ゼロクロスから間接的にボトムを検出する）。そして、スイッチ素子Ｑ１のドレイン電圧Ｖｄｓが最低電圧（ボトム）となるタイミングで、フリップフロップ回路１９からアンド回路２０を介して出力端子ＯＵＴにスイッチング信号が出力される。これによりトランスＴ１を流れる電流がゼロの状態（共振回路では電圧と電流が１／４周期ずれている）でのスイッチング動作、すなわちソフトスイッチングが実現できる。
【００２０】
図６は、スイッチング周波数（ｆｓｗ）と出力電力（Ｐｏ）との関係を示す特性図である。
電子機器などが待機状態であれば、電源の出力端子に接続された出力負荷が軽負荷になるが、その場合はマイコンなどの負荷へ供給する電力は通常動作状態と比べて少なくてすむ。ここで問題になるのは、軽負荷時にはスイッチング周波数が著しく上昇し、スイッチ素子Ｑ１でのスイッチングロスが増大して、その発熱でスイッチ素子Ｑ１にダメージが与えられ、あるいはノイズ規制の厳しい１５０ｋＨｚ以上の周減数帯に入って、製品規格をクリアできなくなることである。
【００２１】
そこで、図６に示すように最大スイッチング周波数があるレベルを超えないように制限を加えてスイッチング制御を行うようにしている。図６では、最大スイッチング周波数の上限を１３０ｋＨｚに設定し、その期間（１周期内）に次のスイッチングのためのトリガ信号がゼロ電流検出用の入力端子ＺＣＤに入力された場合、そのトリガ信号を無効にして、共振の１サイクル分をスキップすること（ボトムスキップ）により、周波数の上昇を押えている（ボトムスキップの詳細については、特許文献１参照。）。なお、図６においては、スイッチング周波数の変わり目でトリガのスキップが生じたり、生じなかったりすることから、スイッチング周波数がバタつくようすを２重の立て線により示している。
【００２２】
図７は、図４の制御回路における定常動作を示すタイミングチャートである。
同図（ａ）〜（ｄ）には、スイッチ素子Ｑ１のドレイン電圧Ｖｄｓ、電圧制御発振器１４の出力波形（最大ブランキング周波数ｆｓｗの周期に相当）、ボトム検出回路１１のボトム検出信号、および出力端子ＯＵＴから出力される出力パルスをそれぞれ示している。電圧制御発振器１４の出力がハイの周期はドレイン電圧Ｖｄｓのボトム検出が無効となり（対応するアンド回路１２の入力が負論理になっている）、電圧制御発振器１４の出力がロウ（Ｌｏｗ）になって最初のボトム検出で出力端子ＯＵＴから出力パルスが出力される。部分共振電源の場合、一般的にもっとも重い負荷設定のときには、パワーＭＯＳＦＥＴなどのスイッチ素子Ｑ１に最大のピーク電流Ｉｄｓが流れて、同図（ｄ）に示す出力パルスのように、スイッチ素子Ｑ１のオン幅が最大になる。そして、このとき二次巻線Ｌｓ側にフライバックのエネルギーを供給する期間も最大となるため、スイッチング周波数が最も低くなる。スイッチ素子Ｑ１は、この状態から負荷が軽くなるにしたがって、そのオン幅が狭くなることでスイッチング周波数が徐々に高まる。
【００２３】
さらに負荷が軽くなった場合には、最大ブランキング周波数ｆｓｗ（電圧制御発振器１４のハイ出力期間がその周期に相当する）によるスイッチングのトリガを無効にする期間を延長し、接続されている負荷の変動に応じて電圧制御発振器１４で最大スイッチング周波数の設定値を低減させるようにして、スイッチング回数をさらに低減することで、スイッチングロスの低減が可能になる。このとき負荷の変動は、トランスＴ１の二次側回路の電圧信号がフィードバックされる入力端子ＦＢにおけるＦＢ端子電圧の低下、あるいはスイッチ素子Ｑ１のオン幅の減少などを判定することにより検出できる。
【００２４】
出力電力（Ｐｏ）とスイッチング周波数（ｆｓｗ）の関係では、図６に示すように、軽負荷の状態でスイッチング回数を強制的に低減すれば、スイッチ素子Ｑ１でのスイッチングロスを低減することが可能である。これは、フィードバック信号の入力端子ＦＢにおけるＦＢ端子電圧として検出される負荷状態に応じて、前述した最大のスイッチング周波数がリニアに減少するように設定する方式である。図４の従来回路では、入力端子ＦＢのＦＢ端子電圧によって電圧制御発振器１４の最大スイッチング周波数を決める出力時間（Ｍａｘ  ｆｓｗ  Ｂｌａｎｋｉｎｇ）を切換え、負荷が軽くなるにつれてブランキング時間が長くなるようにして、スイッチング周波数をリニアに下げて、スイッチ素子Ｑ１のスイッチング回数を低減している。
【００２５】
したがって、この擬似共振型のスイッチング電源制御方式は、フィードバック信号入力端子ＦＢにある基準レベルを設定しておいて、その電圧値以下に下がったときスイッチング動作が停止し、基準レベルを超えている間は一定周波数でスイッチング動作を継続するバーストスイッチング方式のものに比ベて、スイッチング動作を均等に配分でき、出力リップルを最少に押えることが可能となる。
【特許文献１】特許第３１１６３３８号明細書
【特許文献２】特開２００３−３３０１７号公報（段落番号［０００２］〜［００１２］、および図９）
【発明の開示】
【発明が解決しようとする課題】
【００２６】
ここでは、ドレイン電圧Ｖｄｓの振動が減衰しながら持続している期間中につぎのトリガがゼロ電流検出用の入力端子ＺＣＤに供給され、スイッチング周波数が共振動作のボトムを捕らえて次回のスイッチ素子Ｑ１のオン動作が行える程度である限りで問題ない。しかし、スイッチング電源がより低い待機電力の負荷対応となれば、スイッチング周波数が極端に遅くなるから、たとえば数ｋＨｚとなった場合などは、ドレイン電圧Ｖｄｓの共振動作が減衰して止まってから、つぎのトリガ信号が発生してスイッチング動作が再開される。
【００２７】
そうした場合、ドレイン電圧ＶｄｓがＤＣ変換後の入力電圧ＶINとほぼ等しくなっている状態からのオンとなるため、もともと部分共振電源で意図していた低いドレイン電圧Ｖｄｓでのソフトスイッチングにはならず、軽負荷時のスイッチング動作がいずれも高い電圧からのハードスイッチングとなる。したがって、擬似共振型のスイッチング電源では、従来のバーストスイッチング方式に比べてスイッチングノイズが増大し、あるいはスイッチングロスが増加するなど、軽負荷時の効率が改善されないという問題があった。
【００２８】
本発明はこのような点に鑑みてなされたものであり、軽負荷時にスイッチング周波数が低くなったときの電力効率を改善するスイッチング電源制御回路を提供することを目的とする。
【００２９】
また、本発明の別の目的は、軽負荷時に機能する回路部品を通常動作時、あるいは起動時に機能する回路部品と共用することで、回路規模を小さく構成するようにしたスイッチング電源制御回路を提供することである。
【課題を解決するための手段】
【００３０】
本発明では、上記問題を解決するために、スイッチ素子がトランスの一次巻線に接続され、前記トランスの二次巻線から負荷に所定の出力電力を供給するスイッチング電源の制御回路であって、前記スイッチ素子の両端に印加される電圧の最低点となるタイミングでターンオンするとともに、前記負荷からのフィードバック信号に応じて前記スイッチ素子のスイッチング動作を制御する擬似共振型のスイッチング電源制御回路において、前記スイッチ素子へのスイッチング指令信号を生成する信号生成手段と、前記スイッチング指令信号により前記スイッチ素子をターンオンする際の上限周波数を規定する固定周期の発振手段と、前記スイッチング指令信号により前記スイッチ素子が連続してターンオンしたとき、予め設定されたＮ回のターンオンで前記スイッチング指令信号を停止させるようにターンオン回数を計数する計数手段と、を備え、前記負荷が軽負荷である場合に、前記スイッチ素子が連続してＮ回ターンオンして休止する間欠動作となるように構成したことを特徴とするスイッチング電源制御回路が提供される。
【発明の効果】
【００３１】
本発明によれば、スイッチング周波数（周期）が非常に遅くなった場合でも、最初１回はハードスイッチングとなるが２回目から予め設定されたＮ回目までは部分共振動作のソフトスイッチングとすることができる。したがって、低いスイッチング周波数での効率低下を防止できる。
【００３２】
また、スイッチング電源の用途に応じて連続スイッチング回数Ｎを適切な回数に設定することで、部分共振電源においてトレードオフ関係となるリップルの抑制、および軽負荷時での高効率化に関して、最適なスイッチング動作状態に設定することができる。
【発明を実施するための最良の形態】
【００３３】
以下、図面を参照してこの発明の実施の形態について説明する。
（実施の形態１）
図１は、実施の形態１に係るスイッチング電源制御回路を示す回路図である。
【００３４】
このスイッチング電源制御回路は、負荷が軽負荷である場合に、スイッチ素子が連続してＮ回（Ｎは適当な正整数値）だけターンオンして休止する間欠動作となるように構成したことを特徴とするものである。ここでは、擬似共振型のスイッチング電源制御回路としての基本的な構成は、図４に示す従来回路と同一であるため、従来回路の構成と同一部分には同じ符号を付けて、それらの説明は省略する。
【００３５】
軽負荷時の周波数リニア低減機能に関する構成において、図４の従来回路と異なるのはつぎの点である。すなわち、パルスカウンタ回路２３が、スイッチ素子Ｑ１のオントリガを発生するワンショット回路１３と、ＦＢ端子電圧が０．５Ｖ以下に低下したときスイッチング動作を停止させるコンパレータ１５との間に追加され、フリップフロップ回路１９から出力されるスイッチングパルスを数えるようにした点である。また、フィードバック信号入力端子ＦＢにおける信号電圧によりスイッチング周波数を可変する、図４の従来回路における電圧制御発振器１４に代えて、固定周期（たとえば、１３０ｋＨｚ）のタイマ回路２４を用いた点でも異なる。
【００３６】
したがって、フィードバック信号電圧がコンパレータ１５のしきい値電圧（Ｖｔｈ）である０．５Ｖを超えた場合、パルスカウンタ回路２３のリセット端子Ｒｅｓｅｔにリセット信号が入力され、その出力端子からロウ（Ｌｏｗ）が出力されてインバータ回路１６からワンショット回路１３のクリア端子ＣＬＲにハイレベルの信号が供給されている間は、ワンショット回路１３が連続して動作する（クリア端子ＣＬＲは負論理）。
【００３７】
逆に、フィードバック信号入力端子ＦＢにおける信号電圧が０．５Ｖ以下になると、パルスカウンタ回路２３のリセット信号がはずれる。いま、パルスカウンタ回路２３に基準パルス数Ｎとして１６がセットされているとすれば、フリップフロップ回路１９から出力されるスイッチングパルスがクロック端子ｃｌｋに供給されているので、その立ち下がり回数を１６回数えた時点でパルスカウンタ回路２３の出力信号をハイレベルに切換え、この時点でワンショット回路１３からのパルス出力が停止される。
【００３８】
図２は、図１のスイッチング電源制御回路におけるフィードバック信号とスイッチング動作の関係を示すタイミングチャートである。ＦＢ端子電圧が０．５Ｖを超えているときは出力パルスを連続して出力しているが、軽負荷時にはトランスＴ１の二次側の出力電圧が上昇してＦＢ端子電圧が低下し、ＦＢ端子電圧が０．５Ｖを下回るとさらに連続して１６回のスイッチングパルスを出力端子ＯＵＴから出力して出力パルスを停止する。これにより、トランスＴ１の二次側からの出力電圧が上昇して、フィードバック信号電圧がアンダーシュートぎみに低下しながらスイッチング動作が停止する。
【００３９】
その後、トランスＴ１の二次側の出力電圧が低下してくるために、ＦＢ端子電圧が上昇してそれが０．５Ｖを超えたときスイッチング動作が再開され、トランスＴ１の二次側回路にエネルギーが供給される。ここでも、上記同様にＦＢ端子電圧が０．５Ｖを超えている間は出力パルスを連続して出力し、ＦＢ端子電圧が０．５Ｖを下回るとさらに連続して１６回のスイッチングパルスを出力して停止するという動作を行う。なお、図２においては、ＦＢ端子電圧が０．５Ｖを超えている間の連続パルスは省略してある。このように、フィードバック信号によりＦＢ端子電圧が０．５Ｖ以下に下がる毎に、最低１６回だけスイッチング動作を実行してから停止するというサイクルを繰り返すことで、スイッチング電源は間欠動作を行う。トランスＴ１の二次側回路から電力供給される負荷の大きさに応じて、フィードバック信号がＦＢ端子電圧として自動的に変わり、その間欠周期の大きさを決めることになる。この場合に、二次側出力にはある程度のリップルが発生するが、パルスカウンタ回路２３の基準パルス数Ｎによって最低スイッチング回数を適当に設定することで、リップルとスイッチング損失とをそれぞれ最適な大きさに調整することができる。
【００４０】
この実施の形態１では、スイッチ素子Ｑ１へのスイッチング指令信号を生成するワンショット回路１３と、スイッチング指令信号によりスイッチ素子Ｑ１をターンオンする際の上限周波数を規定する固定周期のタイマ回路２４と、スイッチング指令信号によりスイッチ素子Ｑ１が連続してターンオンしたとき、予め設定されたＮ回のターンオンでスイッチング指令信号を停止させるようにターンオン回数を計数するパルスカウンタ回路２３とを備えたことにより、負荷が軽負荷となりスイッチング周波数が極端に遅くなった（スイッチング動作から次のスイッチング動作までの時間が長くなった）場合にも、パルスカウンタ回路２３を用いて周波数低減をしない通常動作状態でのスイッチング周波数で連続するトリガ回数を設定し、スイッチング指令信号によるスイッチング動作がハードスイッチングとならないように、たとえば１６回ならこの１６回の連続スイッチングを最少単位にして扱って、負荷に応じてこの１６回を１単位とするスイッチングを行わせるようにした。これにより、スイッチング周波数が非常に低くなって、１周期（上記１単位のスイッチングから次の１単位のスイッチングまでの時間）が長くなったときでも、最初１回はハードスイッチングとなるが２回目から１６回目までは部分共振動作のソフトスイッチングとすることができる。したがって、従来回路で発生していた低周波数での効率低下が防止される。また、連続スイッチング回数を電源用途に適切に固定回数で設定するため、部分共振電源でトレードオフ関係となるリップルと軽負荷時効率に対して最適な状態に設定できる。
【００４１】
（実施の形態２）
図３は、実施の形態２に係るスイッチング電源制御回路を示す回路図である。
実施の形態２のスイッチング電源制御回路では、パルスカウンタ回路２３のトリガ端子（Enable  trg）に電圧制御発振器２５が接続されていて、電圧制御発振器２５からＦＢ端子電圧の大きさによって周波数が制御されるトリガ信号を生成してパルスカウンタ回路２３をトリガするように構成されている。ここでは、負荷が軽負荷である場合に、スイッチ素子が連続してＮ回（Ｎは適当な正整数値）だけターンオンして休止する間欠動作となるだけでなく、電圧制御発振器２５のトリガ信号によってパルスカウンタ回路２３の動作を開始させることによって、スイッチ素子の間欠動作における停止期間を制御することを特徴とするものである。なお、擬似共振型のスイッチング電源制御回路としての基本的な構成は、図４に示す従来回路と同一であるため、従来回路の構成と同一部分には同じ符号を付けて、それらの説明は省略する。
【００４２】
軽負荷時の周波数リニア低減機能に関する構成において、図４の従来回路と異なるのはつぎの点である。すなわち、スイッチング周期を１３０ｋＨｚの固定周期のタイマ回路２４によって制御するとともに、ＦＢ端子電圧で可変周波数制御される電圧制御発振器２５を追加することによって、電圧制御発振器２５からパルスカウンタ回路２３にイネーブルトリガ（Enable  trg）信号を出力して、パルスカウンタ回路２３に設定された基準パルス数Ｎだけ連続してスイッチング動作を行わせている。
【００４３】
ここでは、二次側回路に送られたエネルギーが過剰であれば、ＦＢ端子電圧が下がって電圧制御発振器２５の発振周波数は低くなり、反対にエネルギーが不足であれば、この発振周波数を上げるように電圧制御発振器２５が動作するから、二次側回路で発生する電圧を安定化させることができる。また、パルスカウンタ回路２３で設定された回数だけ連続したスイッチング動作を１単位として扱うことによって、擬似共振動作を維持することができる。
【００４４】
また、電圧制御発振器２５に求められる機能は単にイネーブルトリガ信号を出すだけであるので、集積回路ＩＣの内蔵容量およびＦＢ端子電圧の大きさによって電流値が変化する電流源からなる充放電回路並びにカウンタ回路で電圧制御発振器２５を構成することも可能である。フィードバック信号の入力端子ＦＢを電圧制御発振器２５へのＶＣＯ電圧とし、これを上記充放電回路の電流源に入力することにより、まず発振周波数を１００ｋＨｚから１ｋＨｚ程度までアナログ的に可変とし、その後カウンタで分周して１／１００程度まで落とせば、トリガ信号の周波数設定は１ｋＨｚから１０Ｈｚの範囲で可能になる。
【００４５】
さらに、コンパレータ１５の出力をナンド回路２６に入力することにより、発振周波数が最低まで下がった状態でも二次側へのエネルギー供給が過剰である場合に、ＦＢ端子電圧が所定のレベル（ここでは、０．５Ｖ）以下に下がるとナンド回路２６の出力が反転してハイ（Ｈｉｇｈ）に固定になり、スイッチング動作を強制的に止めるようにしているから、二次側負荷がまったくない無負荷時などにも二次側回路の電圧上昇を防止できる。
【００４６】
なお、上述したスイッチング電源の制御回路１０は、二次側の負荷が重すぎる場合の保護として、従来回路と同様の過負荷保護機能を備えている。これは、ＦＢ端子電圧が３．３Ｖ以上に上昇した状態（Ｏｖｅｒｌｏａｄ）をコンパレータ２１で過負荷として検知し、この状態が１００ｍｓ以上続いた場合に、タイマ回路２２によって出力端子ＯＵＴでのスイッチング指令信号を停止させるものである。このとき、１００ｍｓの遅延時間を設定するようにしたのは、電源起動時にも同じ状態が発生して、その起動状態は安定化用のコンデンサを充電するまでに完了し、通常１００ｍｓ以内で終わるので、そのような起動状態と過負荷状態とを区別するためである。
【００４７】
１００ｍｓの時間が経過した後、スイッチング動作は一旦停止する。一般に、停止したスイッチング動作を再起動させる場合は、さらに８００ｍｓ程度の時間だけ待機して再起動勧作を行う。これは、二次側短絡を想定し、起動周期が短すぎると発熱状態が長くなり、スイッチ素子にダメージを与えるからである。
【００４８】
こうした過負荷保護機能を実現するタイマ回路２２には、１００ｍｓ、８００ｍｓといった時間をカウントする周期の長い発振器とカウンタを必要とする。そこで、これらの発振器とカウンタとして、前述した図３に示す電圧制御発振器２５の発振器（充放電回路）と分周器（カウンタ）を共用するように構成すれば、回路規模の増加を押えることができる。そのためには、ＦＢ端子電圧があるレベル（たとえば１Ｖ）以下の場合には、電圧制御発振器２５とパルスカウンタ回路２３を軽負荷時の回路構成部品とし、あるレベル（たとえば３．３Ｖ）以上の場合には電圧制御発振器２５を過負荷保護回路の構成部品として、クロックやカウント数の設定値を切換えて使用すればよい。
【００４９】
さらに、電圧制御発振器２５はソフトスタート回路１８と共用することで、回路規模の増加を押える同様の効果をもつ。すなわち、ソフトスタート回路１８は、スイッチ素子のターンオン期間を制限して、電源起動時に急にパルス幅が最大状態となることを防止し、徐々にターンオン期間を広げていく機能であって、ソフトスタート時間としては１ｍｓ以上の立ち上がり波形のパルスを生成する必要がある。そこで、電圧制御発振器２５から遅い周期での立ち上がり波形を有する発振パルスを出力して、ＰＷＭコンパレータに入力するように構成すれば、２つの回路の共用ができる。
【図面の簡単な説明】
【００５０】
【図１】実施の形態１に係るスイッチング電源制御回路を示す回路図である。
【図２】図１のスイッチング電源制御回路におけるフィードバック信号とスイッチング動作の関係を示すタイミングチャートである。
【図３】実施の形態２に係るスイッチング電源制御回路を示す回路図である。
【図４】従来の擬似共振型のスイッチング電源の制御回路を示すブロック図である。
【図５】ＡＣ／ＤＣスイッチング電源回路の一例を示すブロック図である。
【図６】スイッチング周波数（ｆｓｗ）と出力電力（Ｐｏ）との関係を示す特性図である。
【図７】図４の制御回路における定常動作を示すタイミングチャートである。
【符号の説明】
【００５１】
１０  制御回路
１１  ボトム検出回路
１２，２０  アンド回路
１３  ワンショット回路
１４  電圧制御発振器
１５  コンパレータ
１６  インバータ回路
１７  電流コンパレータ
１８  ソフトスタート回路
１９  フリップフロップ回路
２１  過負荷検知（Ｏｖｅｒｌｏａｄ）用のコンパレータ
２２，２４  タイマ回路
２３  パルスカウンタ回路
２５  電圧制御発振器
２６  ナンド回路
Ｑ１  スイッチ素子
ＩＣ  集積回路
ＺＣＤ  ゼロ電流検出用の入力端子
ＦＢ  フィードバック信号の入力端子
ＩＳ  電流センス信号の入力端子
ＯＵＴ  出力端子
Ｔ１  トランス
【図１】
0004775016.tif 000002
【図２】
0004775016.tif 000003
【図３】
0004775016.tif 000004
【図４】
0004775016.tif 000005
【図５】
0004775016.tif 000006
【図６】
0004775016.tif 000007
【図７】
0004775016.tif 000008