(57)【特許請求の範囲】
【請求項１】
光機能素子が封止構造体の内部空間に封止され、該封止構造体の外側に該光機能素子と接続されるための接続部が形成された半導体装置であって、
前記封止構造体は、一面が開口した素子収納容器と、前記素子収納容器の開口部分に接合された光透過性の蓋部とを有し、
前記光機能素子は前記蓋部にフリップチップ接続されると共に、前記光機能素子のデバイス面が前記蓋部に面するように設置され、
前記蓋部と該蓋部に対向する前記素子収納容器の底部との間には、前記素子収納容器の底面から柱状に起立した柱状ポストと、該柱状ポストの表面に形成された導電性膜とにより構成され、前記光機能素子と前記接続部を電気的に接続する立体配線が形成され、
前記蓋部には、前記光機能素子と前記立体配線を接続するパターン配線が形成されていることを特徴とする半導体装置。
【請求項２】
前記立体配線と前記接続部を接続するビアプラグが、前記底部を貫通して形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記導電性膜の最表層と前記パターン配線の最表層にＡｕ層をそれぞれ形成すると共に、前記蓋部と前記素子収納容器とのそれぞれの接合面にＡｕ層を形成したことを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
光機能素子が封止構造体の内部空間に封止され、該封止構造体の外側に該光機能素子と接続されるための接続部が形成された構造を有し、該封止構造体は、一面が開口した素子収納容器と該素子収納容器の開口側に接合される光透過性の蓋部とを含む半導体装置の製造方法であって、
前記素子収納容器の底部より起立するよう柱状ポストを形成すると共に、該柱状ポストの表面に導電性膜を形成することにより柱状の立体配線を形成する立体配線形成工程と、
前記光機能素子と前記立体配線とを接続するパターン配線を前記蓋部に形成し、該パターン配線に前記光機能素子が接続されるよう、デバイス面が前記蓋部に面するように前記光機能素子を前記蓋部にフリップチップ接続する光機能素子設置工程と、
前記蓋部と前記素子収納容器とを接合すると共に、前記立体配線と前記パターン配線とを接続する接合工程と、を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記底部を貫通する、前記立体配線と前記接続部を接続するビアプラグを形成するビアプラグ形成工程をさらに有することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記素子収納容器はシリコンよりなることを特徴とする請求項４又は５記載の半導体装置の製造方法。
【請求項７】
前記立体配線形成工程は、
シリコンをエッチングしてパターニングすることで柱状のシリコンポストを形成する工程を含むことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記接合工程は、
前記導電性膜の最表層と前記パターン配線の最表層にＡｕ層を形成する工程と、
前記蓋部と前記素子収納容器との接合面にＡｕ層を形成する工程と、
前記導電性膜と前記パターン配線との接合、及び前記蓋部と前記素子収納容器との接合を、熱圧着により同時に行う工程とを有することを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が封止された構造を有する半導体装置と、当該半導体装置の製造方法に関する。
【背景技術】
【０００２】
受光素子（光電変換素子）や発光素子などの光機能素子などに代表される半導体素子は、ごみやほこりなどによる汚れが生じた場合、光の入射または照射の不具合が発生する場合がある。このような不具合を防止するため、光の入射（受光）または照射（発光）の機能を確保しつつ、当該半導体素子が所定の封止構造体により封止された構造を有する半導体装置が様々に提案されていた（例えば特許文献１〜特許文献３参照）。
【０００３】
例えば、受光素子が、基板上で筒状の封止構造体により封止されて保護される構造（特許文献１、特許文献２）や、発光素子の周囲を封止部材により封止する構造（特許文献３）が提案されていた。
【特許文献１】特開２００３−１６９２３５号公報
【特許文献２】特開２００５−３９１５２号公報
【特許文献３】特開２００４−２８１５３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記の半導体装置においては、素子の受光または発光の機能を確保しつつ、封止された光機能素子との電気的な接続を行うための接続構造を形成する必要があり、このために半導体装置の小型化が困難となる問題が生じていた。また、当該接続構造が複雑化し、電気的な抵抗が大きくなってしまう問題が生じていた。
【０００５】
例えば、上記の特許文献１、特許文献２（特開２００３−１６９２３５号公報、特開２００５−３９１５２号公報）に記載された半導体装置の場合、基板上に搭載される光機能素子と、当該基板上に形成された配線部との電気的な接続は、ワイヤボンディングにより、行われている。
【０００６】
上記のように、光機能素子と基板をワイヤボンディングにより接続する場合、基板上の配線部と光機能素子の間に所定の間隔を保持する必要がある。さらに、ワイヤの取り回しの空間が必要であるため、半導体装置を小型化・薄型化することが困難となってしまう問題が生じていた。また、ワイヤは取り回しのための長さを要するため、ワイヤの抵抗値を低減することが困難であった。
【０００７】
また、上記の特許文献３（特開２００４−２８１５３０号公報）に記載された半導体装置の場合、光機能素子は基板上に形成された配線部にフリップチップ接続されており、ワイヤボンディングによる接続方法は用いられていない。しかし、当該配線部から、光機能素子が封止された外側に形成された接続部（バンプ）までの接続の距離が長く、接続抵抗が大きくなってしまう問題があった。この場合、基板上で光機能素子との接続部分から延伸した配線部は、封止部材の外側の外壁を通って、封止部材の外側で接続対象と接続される構造になっている。
【０００８】
このため、光機能素子と接続されるための構造が複雑化し、抵抗値が大きくなってしまう問題が生じており、これらの抵抗値を小さくしようとすると、半導体装置の小型化・薄型化が困難となってしまう問題が生じていた。
【０００９】
そこで、本発明では、上記の問題を解決した、新規で有用な半導体装置と、当該半導体装置の製造方法を提供することを目的としている。
【００１０】
本発明の具体的な課題は、光機能素子が封止された構造を有する半導体装置であって、封止された光機能素子と接続する構造の抵抗値が小さく、小型化が可能な半導体装置と、当該半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の第１の観点では、上記の課題を、
光機能素子が封止構造体の内部空間に封止され、該封止構造体の外側に該光機能素子と接続されるための接続部が形成された半導体装置であって、
前記封止構造体は、一面が開口した素子収納容器と、前記素子収納容器の開口部分に接合された光透過性の蓋部とを有し、
前記光機能素子は前記蓋部にフリップチップ接続されると共に、前記光機能素子のデバイス面が前記蓋部に面するように設置され、
前記蓋部と該蓋部に対向する前記素子収納容器の底部との間には、前記素子収納容器の底面から柱状に起立した柱状ポストと、該柱状ポストの表面に形成された導電性膜とにより構成され、前記光機能素子と前記接続部を電気的に接続する立体配線が形成され、
前記蓋部には、前記光機能素子と前記立体配線を接続するパターン配線が形成されていることを特徴とする半導体装置により、解決する。
【００１８】
また、本発明の第２の観点では、上記の課題を、
光機能素子が封止構造体の内部空間に封止され、該封止構造体の外側に該光機能素子と接続されるための接続部が形成された構造を有し、該封止構造体は、一面が開口した素子収納容器と該素子収納容器の開口側に接合される光透過性の蓋部とを含む半導体装置の製造方法であって、
前記素子収納容器の底部より起立するよう柱状ポストを形成すると共に、該柱状ポストの表面に導電性膜を形成することにより柱状の立体配線を形成する立体配線形成工程と、
前記光機能素子と前記立体配線とを接続するパターン配線を前記蓋部に形成し、該パターン配線に前記光機能素子が接続されるよう、デバイス面が前記蓋部に面するように前記光機能素子を前記蓋部にフリップチップ接続する光機能素子設置工程と、
前記蓋部と前記素子収納容器とを接合すると共に、前記立体配線と前記パターン配線とを接続する接合工程と、を有することを特徴とする半導体装置の製造方法により、解決する。
【００１９】
上記の製造方法によれば、封止された光機能素子と接続されるための接続構造が単純であり、接続の抵抗値が小さく、また、小型化された半導体装置を製造することが可能である。
【００２０】
また、前記底部を貫通する、前記立体配線と前記接続部を接続するビアプラグを形成するビアプラグ形成工程をさらに有すると、さらに接続の抵抗値が小さく、また、さらに半導体装置の小型化が可能となる。
【００２１】
また、前記ビアプラグに接続される、別のパターン配線を前記素子収納容器の外側に形成する工程をさらに含むと、封止空間の外側での光機能素子との電気的な接続が容易となる。
【００２２】
また、前記素子収納容器はシリコンよりなると、該素子収納容器の加工性が良好となり、容易に該素子収納容器を形成することが可能となる。
【００２３】
また、前記立体配線形成工程は、シリコンをエッチングしてパターニングすることで柱状のシリコンポストを形成する工程と、前記シリコンポストの表面に導電性膜を形成して前記立体配線を形成する工程と、を含むと、該立体配線の形成が容易となる。
【発明の効果】
【００２４】
本発明によれば、光機能素子が封止された構造を有する半導体装置であって、封止された光機能素子と接続する構造の抵抗値が小さく、小型化が可能な半導体装置と、当該半導体装置の製造方法を提供することが可能となる。
また、本発明の第３の観点では、一面が開口した素子収納容器と、前記素子収納容器の底部から起立するよう形成された柱状のポストと、前記ポストの表面形成された導電性膜とを具備した立体配線とを有する素子収納容器構造体により、解決する。
また、上記構成において、前記素子収納容器をシリコンにより形成することが望ましい。
【発明を実施するための最良の形態】
【００２５】
次に、本発明の実施の形態に関して図面に基づき、説明する。
【実施例１】
【００２６】
図１Ａは、本発明の実施例１による半導体装置を模式的に示した断面図である。
【００２７】
図１を参照するに、本実施例による半導体装置３００の概略は、光機能素子２０４が、蓋部２０１と素子収納容器１０１とよりなる封止構造体の内部空間１０１Ａに封止された構造となっている。また、前記封止構造体（前記素子収納容器１０１）の外側には、前記光機能素子２０４と、例えばマザーボードなどの接続対象が接続されるための接続部となるパターン配線１０５が形成されている。パターン配線１０５には、必要に応じてはんだボール（ＢＧＡボール）１０７が形成される。また、前記はんだボール１０７の周囲のパターン配線１０５や素子収納容器１０１の下面は、ソルダーレジスト層１０６で覆われている。
【００２８】
また、前記素子収納容器１０１は、例えば一面が開口された筐体形状を有し、前記素子収納容器１０１の開口部には、例えば平板状であって光透過性の蓋部２０１が接合されて前記内部空間１０１Ａが画成され、該内部空間１０１Ａにおいて前記光機能素子２０４が封止されて保護される構造になっている。
【００２９】
前記蓋部２０１は、光透過性の材料、例えばガラスよりなり、前記光機能素子２０４へ入射する光や、または前記光機能素子２０４から出射する光が透過可能に構成されている。前記蓋部２０１の前記内部空間１０１Ａに面する側には、前記光機能素子２０４と接続されるパターン配線２０２が形成されている。前記光機能素子２０４は、前記パターン配線２０２に、いわゆるフリップチップ実装される。
【００３０】
この場合、前記光機能素子２０４と前記パターン配線２０２の間には、電気的な接続性を良好とするための接合部２０３が形成されていることが好ましい。前記接合部２０３は、例えばＡｕのメッキ層や、またはＡｕのスタッドバンプにより形成されるが、Ａｕ以外の材料や、または複数の種類の材料による積層構造であってもよい。
【００３１】
本実施例による半導体装置では、前記蓋部２０１と、該蓋部２０１に対向する前記素子収納容器１０１の底部の間には、当該底部より起立するように、前記光機能素子２０４（前前記パターン配線２０２）と前記パターン配線１０５を電気的に接続するための、柱状の立体配線１０２が形成されていることが特徴である。また、前記立体配線１０２と前記パターン配線１０５は、例えばパターン配線１０３およびビアプラグ１０４（後述）を介して接続されている。
【００３２】
このため、本実施例の半導体装置３００では、前記封止空間１０１Ａ内の前記光機能素子２０４から、封止空間１０１Ａの外側の接続部（前記パターン配線１０５）までの接続構造が単純であり、半導体装置を小型化・薄型化することが可能な構造となっている。
【００３３】
例えば、従来は、基板で封止される素子と、当該基板上の配線を接続する場合に、ワイヤボンディングが用いられることが一般的であった。しかし、ワイヤボンディングを用いた半導体装置ではワイヤの取り回しのための空間が必要となり、半導体装置を小型化、薄型化することが困難となる問題が生じていた。また、ワイヤを取り回す必要があるためにワイヤを短くすることに限界があり、光機能素子の接続の抵抗値（インピーダンス）を低減することに限界が生じていた。
【００３４】
また、ワイヤボンディングを用いずに、封止される光機能素子と封止空間の外側の接続部を接続する方法が提案されていたが（特開２００４−２８１５３０号公報参照）、取り回しの配線が複雑化・高抵抗化してしまう問題を排除することは困難となっていた。
【００３５】
一方、本実施例による半導体装置３００では、前記蓋部２０１と前記素子収納容器１０１の底部（前記蓋部２０１と対向する部分）との間に、当該底部から起立するように、柱状の立体配線１０２が形成されている。このため、封止される光機能素子２０４と、封止空間１０１Ａの外側の接続部１０５の接続の構造が単純となっており、例えば前記内部空間１０１Ａにおいて、ワイヤボンディングのワイヤの取り回しのための空間（距離）を確保することを必要としない。このため、半導体装置３００を小型化・薄型化することが可能となっている。
【００３６】
また、前記光機能素子２０４と前記パターン配線１０５の接続のための距離が短くなり、接続の抵抗値（インピーダンス）を低くすることが可能となっている。
【００３７】
また、上記の構造において、前記光機能素子２０４の光機能部（受光部または発光部）２０４Ａを有するデバイス面が、前記蓋部２０１に面するように、前記光機能素子２０４が設置されることが好ましい。この場合、前記光機能素子２０４の受光または発光の機能を確保しつつ、該光機能素子２０４のフリップチップ接続が可能となる。すなわち、光機能素子のデバイス面と、光機能素子の（フリップチップ）接続面が同じ側となるように、光機能素子２０４が蓋部２０１に実装されることが好ましい。この場合、例えば光機能素子２０４に、パターン配線２０２に接続するためのビアプラグなどの接続構造を形成することなく、容易に蓋部２０１に形成されたパターン配線２０２に接続することが可能となり、好ましい。
【００３８】
また、前記立体配線１０２は、前記素子収納容器の底部から起立するように形成された、例えば円柱状のポスト１０２Ａの表面に、導電性膜１０２Ｂが形成された構造を有している。例えば、前記ポスト１０２Ａは、前記素子収納容器１０１の内部空間１０１Ａの形状をエッチングにより形成する場合に、該素子収納容器１０１と一体的に形成される。このようなエッチング加工により前記素子収納容器１０１およびポスト１０２Ａが形成される場合は、当該素子収納容器１０１およびポスト１０２Ａは、例えばシリコンよりなると、加工性が良好であり、好適である。
【００３９】
また、前記素子収納容器１０１がシリコンよりなり、前記蓋部２０１がガラス（ホウケイ酸ガラスが好ましい）よりなると、該素子収納容器１０１と該蓋部２０１とを陽極接合により接合することが可能となり、素子の封止性が良好となり、好ましい。
【００４０】
このような半導体装置の製造方法については図２Ａ以下で詳細を後述する。
【００４１】
また、前記導電性膜１０２Ｂは、例えば金属材料や、複数の金属の合金材料、または複数の金属材料を積層したものにより、形成することができる。本実施例の場合、例えばシリコンよりなるポスト１０２Ａの表面に、Ｔｉ／Ｐｔ／Ａｕの積層構造（最表面がＡｕ）よりなる導電性膜１０２Ｂをスパッタリングにより形成し、前記立体配線１０２を構成している。
【００４２】
また、前記素子収納容器１０１の底部には、当該底部を貫通するようにビアプラグ１０４が形成されており、該ビアプラグ１０４と前記立体配線１０２とがパターン配線１０３により、接続される構造になっている。さらに、前記ビアプラグ１０４は、先に説明した、前記封止空間１０１Ａの外側に形成された、パターン配線１０５と接続されるように形成されている。前記パターン配線１０５は、前記素子収納容器１０１の底部の、前記立体配線１０２が形成されている側の反対側の面上に形成されている。
【００４３】
また、図１Ｂは、上記の半導体装置３００を、前記蓋部２０１の側から平面視した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００４４】
図１Ｂを参照するに、前記ポスト１０２Ａの表面に形成された前記導電性膜１０２Ｂが、前記パターン配線１０３によって、前記ビアプラグ１０４に接続されている状態がわかる。
【００４５】
また、図１Ｃは、上記の半導体装置３００の蓋部２０１を、素子収納容器１０１の側から平面視した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００４６】
図１Ｃを参照するに、前記蓋部２０１には、前記光機能素子２０４と前記立体配線１０２を接続する、パターン配線２０２が形成されている様子がわかる。また、前記パターン配線２０２は、例えば前記導電性膜１０２Ｂと同様の方法・構造で形成することが可能である。この場合、前記パターン配線２０２は、Ｔｉ／Ｐｔ／Ａｕの積層構造よりなる。この場合、前記パターン配線２０２の最表面のＡｕ層と、前記立体配線１０２（前記導電性膜１０２Ｂ）の最表面のＡｕ層とにより、電気的な接続が確保され、好ましい。また、パターン配線２０２や導電性膜１０２Ｂは、これらの材料に限定されず、様々な材料、方法により形成することが可能である。
【００４７】
次に、上記の半導体装置３００を製造する製造方法の一例について、図２Ａ〜図２K、図３Ａ〜図３Ｄ、および図４を用いて、手順を追って説明する。なお、以下の図中では、先に説明した部分には同一の参照符号を付している。
【００４８】
まず、図２Ａに示す工程において、素子収納容器１０１を形成するための平板状のシリコン材料（例えばシリコン基板）１０１ａを用意する。次に、シリコン材料１０１ａ上に、例えば塗布によりレジスト層を形成し、又はドライフィルムレジストを貼付してレジスト層を形成し、当該レジスト層をパターニングすることにより、レジストパターン１０１ｂを形成する。
【００４９】
次に、図２Ｂに示す工程において、例えばＲＩＥ（リアクティブ・イオン・エッチング）などのドライエッチングにより、シリコン材料１０１ａのエッチングを行い、内部空間１０１Ａを形成して素子収納容器１０１を形成するとともに、該素子収納容器１０１の底部より起立するように、ポスト１０２Ａを形成する。この後、レジストパターン１０１ｂを除去（剥離）する。
【００５０】
次に、図２Ｃに示す工程において、素子収納容器１０１の底部の、ポスト１０２Ａが形成されている面の反対側の面に、例えば塗布によりレジスト層を形成し、またはドライフィルムレジストを貼付してレジスト層を形成し、当該レジスト層をパターニングすることにより、レジストパターン１０１ｃを形成する。
【００５１】
次に、図２Ｄに示す工程において、図２Ｂに示した工程と同様にして、例えばＲＩＥなどのドライエッチングにより、素子収納容器１０１の底部のエッチングを行い、該底部を貫通する、ビアホール１０１ｄを形成する。この後、レジストパターン１０１ｃを除去（剥離）する。
【００５２】
次に、図２Ｅに示す工程において、素子収納容器１０１のポスト１０２Ａが形成されている側に、例えば塗布によりレジスト層を形成し、またはドライフィルムレジストを貼付してレジスト層を形成し、当該レジスト層をパターニングすることにより、前記ポスト１０２Ａの先端が露出するようなレジストパターン１０１Ｂを形成する。
【００５３】
次に、図２Ｆに示す工程において、図２Ｂに示した工程と同様にして、例えばＲＩＥなどのドライエッチングにより、ポスト１０２Ａの先端をエッチングして該ポスト１０２Ａ高さを調整する。この場合、前記ポスト１０２Ａの高さは、後の工程において該ポスト１０２Ａの表面（先端含む）に導電性膜１０２Ｂが形成された場合に、蓋部に形成されたパターン配線と良好に接続される程度の高さに調整（エッチング）する。この後、レジストパターン１０１Ｂを除去（剥離）する。
【００５４】
次に、図２Ｇに示す工程において、例えばＣｕのメッキ法により、ビアホール１０１ｄにビアプラグ１０４を、また素子収納容器１０１の底部の、ポスト１０２Ａが形成されている面の反対側の面に、導電膜１０５ａを形成する。この場合、ビアプラグ１０４および導電膜１０５ａは、例えばＣｕの無電解メッキ法によりシード層を形成した後、Ｃｕの電解メッキ法により、形成すると好適である。また、当該シード層は、スパッタ法、ＣＶＤ法により形成してもよい。
【００５５】
次に、図２Ｈに示す工程において、図２Ｃに示した工程と同様にしてレジストパターン（図示せず）を形成し、当該レジストパターンをマスクにしたドライエッチングにより、前記導電膜１０５ａのパターニングを行い、パターン配線１０５を形成する。このエッチングの後、当該レジストパターンを除去する。
【００５６】
次に、図２Ｉに示す工程において、パターン配線１０５の一部が露出するように、該パターン配線１０６と素子収納容器１０１の下面をソルダーレジスト層１０６で覆う。
【００５７】
次に、図２Ｊに示す工程において、図２Ｅに示した工程と同様にして、レジストパターン１０１Ｄを形成する。この場合、該レジストパターン１０１Ｄは、ポスト１０２Ａの先端部と、ポスト１０２Ａの側壁部が露出するようにパターニングされる。次に、例えばスパッタリング法により、レジストパターン１０１Ｄ上と、該レジストパターン１０１Ｄより露出したポスト１０１Ａの表面に、Ｔｉ／Ｐｔ／Ａｕの積層構造よりなる導電性膜１０２Ｂを形成する。この後、レジストパターン１０１Ｄを削除することでレジストパターン１０１Ｄ上に形成された導電性膜１０２Ｂも削除され、シリコンよりなるポスト１０２Ａ上に導電性膜１０２Ｂが形成されてなる立体配線１０２が形成される。
【００５８】
次に、図２Ｋに示す工程において、素子収納容器１０１の底部に、例えば、Ｔｉ／Ｐｔ／Ａｕよりなるパターン配線１０３を形成する。この場合、パターン配線１０３は、例えば導電性膜を形成したあとの導電性膜のパターンエッチング法、またはパターンメッキ法、またはリフトオフ法など様々な方法を用いて形成することができる。パターン配線１０３が形成されることで立体配線１０２とビアプラグ１０４（パターン配線１０５）が電気的に接続される。
【００５９】
このようにして、素子収納容器１０１、立体配線１０２（ポスト１０２Ａ、導電性膜１０２Ｂ）、パターン配線１０３、１０５、ビアプラグ１０４、およびソルダーレジスト層１０６よりなる、素子収納容器構造体１００が形成される。
【００６０】
次に、上記の素子収納容器構造体１００に接合される蓋部２０１に、光機能素子２０４を設置する方法について説明する。
【００６１】
まず、図３Ａに示す工程において、例えば、平板状のガラスよりなる蓋部２０１上に、例えば塗布によりレジスト層を形成し、またはドライフィルムレジストを貼付してレジスト層を形成し、当該レジスト層をパターニングすることにより、レジストパターン２０１ａを形成する。
【００６２】
次に、図３Ｂに示す工程において、図２Ｊに示した工程と同様にして、例えばスパッタリング法により、レジストパターン２０１ａ上と、該レジストパターン２０１ａより露出した蓋部２０１の表面に、Ｔｉ／Ｐｔ／Ａｕの積層構造（最表面がＡｕ）よりなる導電性膜２０２ａを形成する。
【００６３】
次に、図３Ｃに示す工程において、レジストパターン２０１ａを除去することでレジストパターン２０１ａ上に形成された導電性膜２０２ａも除去され、蓋部２０１上にパターン配線２０２が形成された構造が形成される。
【００６４】
次に、図３Ｄに示す工程において、接続部２０３を介して光機能素子２０４とパターン配線２０２を電気的に接続し、光機能素子のフリップチップ実装を行う。この場合、接続部２０３は、例えばＡｕのメッキ層や、またはＡｕのスタッドバンプにより形成されるが、Ａｕ以外の材料や、または複数の種類の材料による積層構造であってもよい。
【００６５】
また、光機能素子２０４の、光機能部（受光部または発光部）２０４Ａを有するデバイス面が、蓋部２０１に面するように設置されるため、光機能素子２０４の受光または発光の機能を確保しつつ、光機能素子２０４のフリップチップ実装が可能となっている。すなわち、光機能素子のデバイス面と、光機能素子の（フリップチップ）接続面が同じ側となるように、光機能素子２０４が蓋部２０１に実装されている。この場合、例えば光機能素子２０４に、パターン配線２０２に接続するためのビアプラグなどの接続構造を形成することなく、容易に蓋部２０１に形成されたパターン配線２０２に接続することが可能となっている。
【００６６】
このようにして、蓋部２０１、パターン配線２０２、接続部２０３、および光機能素子２０４よりなる蓋部構造２００が形成される。
【００６７】
次に、図４に示す工程において、上記の素子収納容器構造体１００と、蓋部構造２００を接合して光機能素子２０４を封止する構造を形成する。この場合、蓋部２０１の光機能素子２０４が設置された側と素子収納容器の開口部が面するように接合される。
【００６８】
例えば、シリコンよりなる素子収納容器１０１と、ガラスよりなる蓋部２０１とは、陽極接合により接合される。当該陽極接合は、蓋部２０１と素子収納容器１０１との間に高電圧を印加し、蓋部２０１と素子収納容器１０１の温度を、例えば３００〜３５０℃程度に昇温して行う。この場合、例えば蓋部２０１を陰極、素子収納容器１０１を陽極とする。また、蓋部２０１を構成するガラスは、ホウケイ酸ガラスであると、陽極接合が容易となり、好ましい。
【００６９】
上記の陽極接合が行われると、素子収納容器１０１のシリコンと、蓋部２０１のガラス中の酸素が結合し、接合力が良好で安定した接合が行われる。また、はんだのリフローなどと異なり、封止空間を汚染するようなガス、不純物などが殆ど発生することがなく、封止空間が清浄に保持される特長がある。
【００７０】
また、蓋部２０１と素子収納容器１０１との接合は、陽極接合に限定されず、様々な接合方法により接合を行うことができる。例えば、蓋部２０１と素子収納容器１０１のそれぞれの接合面にＡｕ層を形成し、Ａｕの熱圧着により、接合を行うことが可能である。
【００７１】
また、本工程においては、蓋部２０１と素子収納容器１０１との接合が行われると共に、立体配線１０２（導電性膜１０２Ｂ）とパターン配線２０２との電気的な接続が行われる。例えば、導電性膜１０２Ｂは、先に説明したようにＴｉ／Ｐｔ／Ａｕの積層構造よりなり、また、パターン配線も同様にＴｉ／Ｐｔ／Ａｕの積層構造よりなるため、共に最表面にはＡｕ層が形成されている。この場合、導電性膜１０２Ｂとパターン配線２０２との電気的な接続は、Ａｕの熱圧着により行うことが可能となるため、電気的な接続の確実性が良好となると共に接続の抵抗が小さくなり、好ましい。
【００７２】
さらに、必要に応じて、パターン配線１０５にはんだボール（ＢＧＡボール）１０７を形成してもよい。
【００７３】
このようにして、本実施例による半導体装置を形成することができる。上記の半導体装置は、シリコンやガラスなどの無機材料により光機能素子が保護されているため、光機能素子の気密性が良好であり、光機能素子を効果的に保護することが可能となっている。
【００７４】
また、光機能素子２０４は、例えばフォトダイオード、ＣＭＯＳなどの受光素子（光電変換素子）や、発光ダイオードなどの発光素子よりなるが、これに限定されるものではない。例えば、光機能素子が、デジタル・マイクロミラー・デバイスなどの、光機能を有する、いわゆるＭＥＭＳ素子であってもよい。ＭＥＭＳ素子は、真空状態や減圧状態、または不活性ガスで置換された雰囲気で用いられることが好ましく、素子は気密封止されて用いられることが好ましい。このため、気密性に優れた上記の構造はこれらのＭＥＭＳ素子を保護するために好適である。
【００７５】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【産業上の利用可能性】
【００７６】
本発明によれば、光機能素子が封止された構造を有する半導体装置であって、封止された光機能素子と接続する構造の抵抗値が小さく、小型化が可能な半導体装置と、当該半導体装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【００７７】
【図１Ａ】実施例１による半導体装置を示す図（その１）である。
【図１Ｂ】実施例１による半導体装置を示す図（その２）である。
【図１Ｃ】実施例１による半導体装置を示す図（その３）である。
【図２Ａ】図１Ａの半導体装置の製造方法を示す図（その１）である。
【図２Ｂ】図１Ａの半導体装置の製造方法を示す図（その２）である。
【図２Ｃ】図１Ａの半導体装置の製造方法を示す図（その３）である。
【図２Ｄ】図１Ａの半導体装置の製造方法を示す図（その４）である。
【図２Ｅ】図１Ａの半導体装置の製造方法を示す図（その５）である。
【図２Ｆ】図１Ａの半導体装置の製造方法を示す図（その６）である。
【図２Ｇ】図１Ａの半導体装置の製造方法を示す図（その７）である。
【図２Ｈ】図１Ａの半導体装置の製造方法を示す図（その８）である。
【図２Ｉ】図１Ａの半導体装置の製造方法を示す図（その９）である。
【図２Ｊ】図１Ａの半導体装置の製造方法を示す図（その１０）である。
【図２Ｋ】図１Ａの半導体装置の製造方法を示す図（その１１）である。
【図３Ａ】図１Ａの半導体装置の製造方法を示す図（その１２）である。
【図３Ｂ】図１Ａの半導体装置の製造方法を示す図（その１３）である。
【図３Ｃ】図１Ａの半導体装置の製造方法を示す図（その１４）である。
【図３Ｄ】図１Ａの半導体装置の製造方法を示す図（その１５）である。
【図４】図１Ａの半導体装置の製造方法を示す図（その１６）である。
【符号の説明】
【００７８】
３００  半導体装置
１００  素子収納容器構造体
２００  蓋部構造
１０１  素子収納容器
１０２  立体配線
１０２Ａ  ポスト
１０２Ｂ  導電性膜
１０３  パターン配線
１０４  ビアプラグ
１０５  パターン配線
１０６  ソルダーレジスト層
１０７  はんだボール
２０１  蓋部
２０２  パターン配線
２０３  接続部
２０４  光機能素子
２０４Ａ  光機能部
【図１Ａ】
0004837328.tif 000002
【図１Ｂ】
0004837328.tif 000003
【図１Ｃ】
0004837328.tif 000004
【図２Ａ】
0004837328.tif 000005
【図２Ｂ】
0004837328.tif 000006
【図２Ｃ】
0004837328.tif 000007
【図２Ｄ】
0004837328.tif 000008
【図２Ｅ】
0004837328.tif 000009
【図２Ｆ】
0004837328.tif 000010
【図２Ｇ】
0004837328.tif 000011
【図２Ｈ】
0004837328.tif 000012
【図２Ｉ】
0004837328.tif 000013
【図２Ｊ】
0004837328.tif 000014
【図２Ｋ】
0004837328.tif 000015
【図３Ａ】
0004837328.tif 000016
【図３Ｂ】
0004837328.tif 000017
【図３Ｃ】
0004837328.tif 000018
【図３Ｄ】
0004837328.tif 000019
【図４】
0004837328.tif 000020