【手続補正書】
【提出日】平成15年7月9日(2003.7.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
しかし、近年は、加工の技術も進歩したことで、金属配線も下層で使用できる様になって自由度があがったことにより、キャパシタの面積を増やす（キャパシタ容量を増やす）為にキャパシタをビット線の上層に形成するＣＯＢを採用する場合が増えている。年々、デバイスの微細加工ルールは厳しくなるが、その反面キャパシタ容量は増やしたい。したがって、ＣＵＢではストレージノードの面積は、ストレージノード形成後にビット線コンタクトを削るための余裕をもたせるために、小さくせざるを得ないが、ＣＯＢではストレージノード形成後にはメモリセル内には、もうコンタクトホールは形成しないので、最小加工寸法ルールいっぱいに使った形でストレージノードが形成でき、面積を増やせることになる。一方、ＣＯＢの場合、ビット線とセルプレート距離（縦方向の）が広くなり、ビット線につく寄生容量も減らせるとの報告もある。


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
このワード線及びビット線の二層の配線層にした場合おいて、特開平５−７５０６０号公報に示される半導体装置の製造方法ではワード線の存在を考慮せずにストレージノード用のコンタクトホールを開孔した場合が示されている。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
この様な問題点を解消するため、図１１及び図１２における製造工程の終了後は、図１３及び図１４に示すように、側壁絶縁膜１６を形成する前に、ワード線２をホール２２の側壁に沿うようにＲＩＥ異方性エッチングを行うと、エッチングされたワード線２が形成される。こうすると、図１５及び図１６に示すように、側壁絶縁膜１６をエッチングされたワード線２の一部が露出すること無く形成できる。これにより、ストレージノード３用のコンタクトホール１８を形成することができる。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
図２４及び図２５に示すようにセルプレート４は図示しないＧＮＤに接続されている。セルプレート４、ストレージノード３及び誘電膜１５によりキャパシターＣを形成している。ストレージノード３はｎ型不純物拡散層１１に接続され、ゲート電極の機能を有するワード線２に電圧が印加されチャネルができるとキャパシターＣとビット線１とが導通する。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
図２１においては、図２０の半導体装置にストレージノード３を備えたキャパシタ形成時の場合を示してあり、各参照符号は図２０の場合と同じである。なお、コンタクトホール８は、本来ストレージノード３の下側に存在するもので、ここではコンタクトホール８の位置関係が理解できるようにするため白ぬきの円として表している。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
図２２及び図２３に示すように、基板であるｐ型Ｓｉ基板１４上にはソース・ドレインであるｎ型不純物拡散層１１、チャネルストッパであるｐ型不純物拡散層１２及び素子間分離絶縁膜１３が配置されている。又、ｐ型Ｓｉ基板１４及び素子間分離絶縁膜１３の表面上にはゲート電極の機能を持つワード線２が配置されている。その上面には、後述するエッチングストッパ膜９をｐ型Ｓｉ基板１４に直接積層すると、ｐ型Ｓｉ基板１４に応力がかかり結晶欠陥を誘発する可能性があるため、この応力を緩和するための緩衝層としてのエッチングストッパ下敷き絶縁膜１０（ＳｉＯ２）がＣＶＤ法により全面的に形成されている。更に、その上面には、後述するプラズマエッチングがなされた時にエッチングを止めるための犠牲膜としてのエッチングストッパ膜９（Ｓｉ３Ｎ４）がエッチングストッパ下敷き膜１０を覆うように形成されていて、その上に層間絶縁膜８及びビット線１が積層されている。なお７はビット線１とドレイン（ｎ型不純物拡散層１１）との接続領域である。又、その上面には、エッチングを行う際にマスクとなるフォトレジスト１７が径Ｒの開口をもって積層されている。なお、ビット線１のエッチングは、通常ｐ型Ｓｉ基板１４との選択性が無い条件でエッチングされる為、ｐ型Ｓｉ基板１４がエッチングされてしまったり、ｐ型Ｓｉ基板１４の表面荒れが生じ、コンタクト抵抗の増加や、結晶欠陥を誘発する原因となる危険性がある。このためこのエッチングストッパ膜９は後工程でビット線１のエッチングを行う場合に、ｐ型Ｓｉ基板１４をエッチングしてしまうことのない様にするための犠牲膜あるいは緩衝層として作用している。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
図３０及び３１における製造工程の終了後は、図３２及び図３３に示すように、ビット線１及びエッチングストッパ膜９のホール２６内に露出した部分（ホール内存在部分）に対し、プラズマによるエッチングストッパ下敷き絶縁膜（ＳｉＯ２）１０に対する高い選択性のエッチング（ビット線１及びエッチングストッパ膜９に対して低選択性のエッチング）を行う。このエッチングにより、エッチングストッパ膜９及びビット線１が同時に除去される。なお、この時のエッチング方法は、先ずビット線１とエッチングストッパ膜９を高い選択性を有するＲＩＥ異方性エッチングでエッチングを行い、先にビット線１のみをエッチングして、エッチングストッパ膜９とエッチングストッパ下敷き膜１０に対して低い選択性のエッチングによりエッチングストッパ膜９を除去する時に、エッチングストッパー下敷き絶縁膜１０を同時にエッチングすることも可能である。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
図３２及び図３３における製造工程の終了後は、図３４及び図３５に示すように、エッチングストッパ下敷き絶縁膜１０（ＳｉＯ２）をＲＩＥ異方性エッチングにより除去するが、エッチングレートによりワード線２の横にあるサイドウォールの絶縁膜は残存する。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
図３４及び図３５における製造工程の終了後は、図３６及び図３７に示すように、フォトレジスト１７をＯ２プラズマアッシング法により除去する。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
図５４は、この発明の実施の形態２による、コンタクトホールの重ね合わせずれ、穴径拡大、ビット線の細りが全てあった場合の、マスク作成段階の半導体装置を示す平面図である。図５５は、図５４と同様の場合のキャパシタ作成段階の半導体装置を示す平面図である。図５６及び図５７は、図５４中のそれぞれＡ１’―Ａ１線、Ｂ１−Ｂ１’線に関する半導体装置を示す断面図である。図５８及び図５９は、図５５中のそれぞれＡ２’―Ａ２線、Ｂ２―Ｂ２’線に関する断面図である。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
先ず、図４２に基づいてコンタクトホールの重ね合わせずれ、穴径拡大、ビット線の細りがあった場合について考える。図４２に示すように、ビット線１は線幅Ｌ１、間隔Ｌ２、ピッチＰで配置されている。この時、コンタクトホール２７は、径Ｒ１となっており、製造工程の写真製板における重ね合わせずれが生じたことによるビット線１が細くなった部分２８が存在している。このビット線１が細くなった部分２８の線幅はｄ２で、実施の形態１の図２６の部分１９のｄ１よりも小さくなっている。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
図４４及び図４５に示すように、マスク作成段階においてはフォトレジスト２９の開口径Ｒ１が拡大してしまっている。実施の形態１で示す製造方法によりコンタクトホール２７を形成し、ストレージノード３で埋めたものが図４６及び図４７に示す断面図である。図４６に示すように、コンタクトホール２７内のワード線２は削除されずに残存している。又、図４７に示すようにビット線１の一部は削除され極端に線幅が細くなった部分２８が存在する。その細くなったｄ２分だけ、エッチングストッパ膜９及びエッチングストッパ下敷き絶縁膜１０が、コンタクトホール２７内にはみ出したようにコンタクトホール２７は形成されている。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
そこで、本実施の形態２においては、マスク作成段階の平面図である図４８に示すようにビット線１の線幅を、写真製版の解像度が許す範囲で極力太くする。この時のビット線１の線幅はＬ３、ビット線１間隔はＬ４となり、前述した線幅Ｌ２よりも大きくなる。なお、ピッチＰは変わらず、またコンタクトホール３０の径は正常径Ｒである。図４８において、コンタクトホール３０によりビット線１は削られていて、ビット線１の線幅が細くなっている部分３１が存在している。なお、この時のビット線１が細くなった部分３１の線幅はｄ３となっている。


【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
図５４に示すように、コンタクトホール３３の重ね合わせずれが発生し、ビット線１及びワード線２自体の線幅は細くなり、ビット線１の細くなった部分３４が存在する。この時の部分３４は、線幅ｄ４となる。なお、この時のビット線１の線幅及び間隔は、それぞれＬ３、Ｌ４であり、図４８中のＬ３、Ｌ４と同じである。コンタクトホール３３の径寸法はＲ１であり、正常径Ｒよりも拡大している。


【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
このように、実施の形態２では、ビット線１の線幅を通常よりも太くしているため、ホール内に存在し削り落とされた部分を除いたビット線１の細い部分３４でも十分な低抵抗を確保することが可能となる。そもそも、重ね合せ精度が不足するのは、極微細なパターンを転写しようとする際にであって、この問題を解決出来る事により、より微細なパターンの形成が可能となり、加えてデバイスの高集積化を容易に実現出来ることとなる。


【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】この発明の前提によるマスク作成段階の半導体装置を示す平面図である。
【図２】この発明の前提によるキャパシタ作成段階の半導体装置を示す平面図である。
【図３】この発明の前提による半導体装置の製造工程を示す断面図である。
【図４】この発明の前提による半導体装置の製造工程を示す断面図である。
【図５】この発明の前提による半導体装置の製造工程を示す断面図である。
【図６】この発明の前提による半導体装置の製造工程を示す断面図である。
【図７】この発明の前提による半導体装置の製造工程を示す断面図である。
【図８】この発明の前提による半導体装置の製造工程を示す断面図である。
【図９】この発明の前提による半導体装置の製造工程を示す断面図である。
【図１０】この発明の前提による半導体装置の製造工程を示す断面図である。
【図１１】この発明の前提による半導体装置の製造工程を示す断面図である。
【図１２】この発明の前提による半導体装置の製造工程を示す断面図である。
【図１３】この発明の前提による半導体装置の製造工程を示す断面図である。
【図１４】この発明の前提による半導体装置の製造工程を示す断面図である。
【図１５】この発明の前提による半導体装置の製造工程を示す断面図である。
【図１６】この発明の前提による半導体装置の製造工程を示す断面図である。
【図１７】この発明の前提による半導体装置の製造工程を示す断面図である。
【図１８】この発明の前提による半導体装置の製造工程を示す断面図である。
【図１９】この発明による半導体装置を示す等価回路図である。
【図２０】この発明によるマスク作成段階の半導体装置を示す平面図である。
【図２１】この発明によるキャパシタ作成段階の半導体装置を示す平面図である。
【図２２】この発明によるマスク作成段階の半導体装置の図２０中のＡ１’−Ａ１線に関する断面図である。
【図２３】この発明によるマスク作成段階の半導体装置の図２０中のＢ１−Ｂ１’線に関する断面図である。
【図２４】この発明によるキャパシタ作成段階の半導体装置の図２１中のＡ２’−Ａ２線に関する断面図である。
【図２５】この発明によるキャパシタ作成段階の半導体装置の図２１中のＢ２−Ｂ２’線に関する断面図である。
【図２６】この発明によるマスク作成段階の半導体装置を示す平面図である。
【図２７】この発明によるキャパシタ作成段階の半導体装置を示す平面図である。
【図２８】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図２９】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図３０】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図３１】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図３２】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図３３】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図３４】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図３５】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図３６】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図３７】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図３８】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図３９】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図４０】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図４１】この発明の実施の形態１による半導体装置の製造工程を示す断面図である。
【図４２】従来のマスク作成段階の半導体装置を示す平面図である。
【図４３】従来のキャパシタ作成段階の半導体装置を示す平面図である。
【図４４】従来のマスク作成段階の半導体装置の図４２中のＡ１’−Ａ１線に関する断面図である。
【図４５】従来のマスク作成段階の半導体装置の図４２中のＢ１−Ｂ１’線に関する断面図である。
【図４６】従来のキャパシタ作成段階の半導体装置の図４３中のＡ２’−Ａ２線に関する断面図である。
【図４７】従来のキャパシタ作成段階の半導体装置の図４３中のＢ２−Ｂ２’線に関する断面図である。
【図４８】この発明の実施の形態２によるマスク作成段階の半導体装置を示す平面図である。
【図４９】この発明の実施の形態２によるキャパシタ作成段階の半導体装置を示す平面図である。
【図５０】この発明の実施の形態２によるマスク作成段階の半導体装置の図４８中のＡ１’−Ａ１線に関する断面図である。
【図５１】この発明の実施の形態２によるマスク作成段階の半導体装置の図４８中のＢ１−Ｂ１’線に関する断面図である。
【図５２】この発明の実施の形態２によるキャパシタ作成段階の半導体装置の図４９中のＡ２’−Ａ２線に関する断面図である。
【図５３】この発明の実施の形態２によるキャパシタ作成段階の半導体装置の図４９中のＢ２−Ｂ２’線に関する断面図である。
【図５４】この発明の実施の形態２によるマスク作成段階の半導体装置を示す平面図である。
【図５５】この発明の実施の形態２によるキャパシタ作成段階の半導体装置を示す平面図である。
【図５６】この発明の実施の形態２によるマスク作成段階の半導体装置の図５４中のＡ１’−Ａ１線に関する断面図である。
【図５７】この発明の実施の形態２によるマスク作成段階の半導体装置の図５４中のＢ１−Ｂ１’線に関する断面図である。
【図５８】この発明の実施の形態２によるキャパシタ作成段階の半導体装置の図５５中のＡ２’−Ａ２線に関する断面図である。
【図５９】この発明の実施の形態２によるキャパシタ作成段階の半導体装置の図５５中のＢ２−Ｂ２’線に関する断面図である。
【図６０】従来のダイナミックＲＡＭ半導体装置の製造工程を示す断面図である。
【図６１】従来のダイナミックＲＡＭ半導体装置の製造工程を示す断面図である。
【図６２】従来のダイナミックＲＡＭ半導体装置の製造工程を示す断面図である。
【図６３】従来のダイナミックＲＡＭ半導体装置の製造工程を示す断面図である。
【符号の説明】
１  ビット線、２  ワード線、３  ストレージノード、４  セルプレート、５，１８  コンタクトホール、８  層間絶縁膜、９  エッチングストッパ、１０  エッチングストッパ下敷き膜、１１  ｎ型不純物拡散層、１２  ｐ型不純物拡散層、１３  素子間分離絶縁膜、１４  ｐ型Ｓｉ基板、１５  誘電膜、１６  側壁絶縁膜、１７  フォトレジスト。


【手続補正１７】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
1998209393.tif 000001
【手続補正１８】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
1998209393.tif 000002
【手続補正１９】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
1998209393.tif 000003
【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
1998209393.tif 000004
【手続補正２１】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正の内容】
【図１１】
1998209393.tif 000005
【手続補正２２】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
1998209393.tif 000006
【手続補正２３】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正の内容】
【図１５】
1998209393.tif 000007
【手続補正２４】
【補正対象書類名】図面
【補正対象項目名】図１７
【補正方法】変更
【補正の内容】
【図１７】
1998209393.tif 000008
【手続補正２５】
【補正対象書類名】図面
【補正対象項目名】図２４
【補正方法】変更
【補正の内容】
【図２４】
1998209393.tif 000009
【手続補正２６】
【補正対象書類名】図面
【補正対象項目名】図２８
【補正方法】変更
【補正の内容】
【図２８】
1998209393.tif 000010
【手続補正２７】
【補正対象書類名】図面
【補正対象項目名】図３０
【補正方法】変更
【補正の内容】
【図３０】
1998209393.tif 000011
【手続補正２８】
【補正対象書類名】図面
【補正対象項目名】図３２
【補正方法】変更
【補正の内容】
【図３２】
1998209393.tif 000012
【手続補正２９】
【補正対象書類名】図面
【補正対象項目名】図３４
【補正方法】変更
【補正の内容】
【図３４】
1998209393.tif 000013
【手続補正３０】
【補正対象書類名】図面
【補正対象項目名】図３６
【補正方法】変更
【補正の内容】
【図３６】
1998209393.tif 000014
【手続補正３１】
【補正対象書類名】図面
【補正対象項目名】図３８
【補正方法】変更
【補正の内容】
【図３８】
1998209393.tif 000015
【手続補正３２】
【補正対象書類名】図面
【補正対象項目名】図４０
【補正方法】変更
【補正の内容】
【図４０】
1998209393.tif 000016
【手続補正３３】
【補正対象書類名】図面
【補正対象項目名】図４４
【補正方法】変更
【補正の内容】
【図４４】
1998209393.tif 000017
【手続補正３４】
【補正対象書類名】図面
【補正対象項目名】図４６
【補正方法】変更
【補正の内容】
【図４６】
1998209393.tif 000018
【手続補正３５】
【補正対象書類名】図面
【補正対象項目名】図４７
【補正方法】変更
【補正の内容】
【図４７】
1998209393.tif 000019
【手続補正３６】
【補正対象書類名】図面
【補正対象項目名】図５０
【補正方法】変更
【補正の内容】
【図５０】
1998209393.tif 000020
【手続補正３７】
【補正対象書類名】図面
【補正対象項目名】図５２
【補正方法】変更
【補正の内容】
【図５２】
1998209393.tif 000021
【手続補正３８】
【補正対象書類名】図面
【補正対象項目名】図５３
【補正方法】変更
【補正の内容】
【図５３】
1998209393.tif 000022
【手続補正３９】
【補正対象書類名】図面
【補正対象項目名】図５６
【補正方法】変更
【補正の内容】
【図５６】
1998209393.tif 000023
【手続補正４０】
【補正対象書類名】図面
【補正対象項目名】図５７
【補正方法】変更
【補正の内容】
【図５７】
1998209393.tif 000024
【手続補正４１】
【補正対象書類名】図面
【補正対象項目名】図５８
【補正方法】変更
【補正の内容】
【図５８】
1998209393.tif 000025
【手続補正４２】
【補正対象書類名】図面
【補正対象項目名】図５９
【補正方法】変更
【補正の内容】
【図５９】
1998209393.tif 000026