【手続補正書】
【提出日】平成24年3月13日(2012.3.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
不揮発性メモリチップを有する装置であって、前記不揮発性メモリチップは：
２のべき乗でない２より多い個数のプレーンであり、該プレーンが各々、各ブロックが多数のページに分割されている複数のブロックを含み、各ブロックが、第１の次元に沿って、データを格納する第１の数のメモリセルによって定められ、第２の次元に沿って、データを格納する第２の数のメモリセルによって定められ、前記不揮発性メモリチップが、２のべき乗でない容量を有する、プレーン；及び
複数のローデコーダであり、該ローデコーダの各々が前記不揮発性メモリチップの関連するページ上での読み出し動作を促すように構成された、複数のローデコーダ；
を有する装置。
【請求項２】
前記複数のローデコーダは、２のべき乗でない個数のローデコーダである、請求項１に記載の装置。
【請求項３】
当該装置は、ユニバーサル・シリアル・バス・ポートに接続されるように構成されている、請求項１に記載の装置。
【請求項４】
前記読み出し動作などの前記不揮発性メモリチップの動作において必要とされる高電圧を供給する、前記プレーンの数より少ない個数の高電圧発生器、を更に有する請求項１乃至３の何れか一項に記載の装置。
【請求項５】
前記読み出し動作などの前記不揮発性メモリチップの動作において必要とされる高電圧を供給する、前記プレーンの数と等しい個数の高電圧発生器、を更に有する請求項１乃至３の何れか一項に記載の装置。
【請求項６】
前記不揮発性メモリチップはフラッシュメモリチップである請求項１乃至３の何れか一項に記載の装置。
【請求項７】
前記不揮発性メモリチップはＮＡＮＤフラッシュメモリチップである請求項１乃至３の何れか一項に記載の装置。
【請求項８】
各ブロックが多数のページに分割されている複数のブロックを含む少なくとも１つのプレーンを有する少なくとも１つの不揮発性記憶装置であり、各ブロックが、第１の次元に沿って、データを格納する第１の数のメモリセルによって定められ、第２の次元に沿って、データを格納する第２の数のメモリセルによって定められ、当該記憶装置が、前記プレーンのデータセクション内のメモリセルの総数と比例関係にある２のべき乗でない容量を有する、少なくとも１つの不揮発性記憶装置；及び
前記記憶装置と通信するコントローラであり、当該コントローラは、マップテーブルを格納する記憶部と、該マップテーブルにアクセスし、論理アドレスの物理アドレスへの翻訳を実行する管理モジュールとを含み、前記記憶装置の前記２のべき乗でない容量に起因する無効な物理アドレスが前記マップテーブルにてマッピング・アウトされる、コントローラ；
を有するメモリシステム。
【請求項９】
前記記憶装置は複数のローデコーダを含み、ページの数に対するローデコーダの数に関して、前記記憶装置内で、少なくとも実質的に１対１の関係が存在し、各ローデコーダが前記記憶装置の関連するページ上での読み出し動作を促すように構成されている、請求項８に記載のメモリシステム。
【請求項１０】
前記複数のローデコーダは、２のべき乗でない個数のローデコーダである、請求項９に記載のメモリシステム。
【請求項１１】
前記少なくとも１つのプレーンは３つ以上のプレーンである、請求項８乃至１０の何れか一項に記載のメモリシステム。
【請求項１２】
前記記憶装置は、当該記憶装置の読み出し動作及びその他の動作において必要とされる高電圧を供給する、前記プレーンの数より少ない個数の高電圧発生器を含む、請求項１１に記載のメモリシステム。
【請求項１３】
前記３つ以上のプレーンは、２のべき乗でない個数のプレーンである、請求項１１に記載のメモリシステム。
【請求項１４】
前記記憶装置はＮＡＮＤフラッシュメモリデバイスであり、前記記憶部はスタティック・ランダムアクセスメモリ（ＳＲＡＭ）であり、前記管理モジュールは、ＮＡＮＤフラッシュ・トランスレーション・レイヤ（ＮＦＴＬ）に従って論理アドレスの物理アドレスへの翻訳を取り扱うアロケータを含む、請求項８乃至１０の何れか一項に記載のメモリシステム。
【請求項１５】
前記記憶装置はフラッシュメモリデバイスである、請求項８乃至１０の何れか一項に記載のメモリシステム。
【請求項１６】
メモリコントローラのランダムアクセスメモリに格納されたメモリコントローラテーブルをデータで充たす方法であって、前記メモリコントローラは、当該メモリコントローラの管理機能のために前記データを記憶する少なくとも１つのメモリセルアレイを有する少なくとも１つの不揮発性記憶装置と通信し、当該方法は：
前記少なくとも１つのメモリセルアレイから前記データを取り出す段階であり、前記少なくとも１つのメモリセルアレイは２のべき乗でない容量を有する、取り出す段階；
前記メモリコントローラ内で前記データを処理して、前記少なくとも１つのメモリセルアレイの前記２のべき乗でない容量に起因する無効な物理アドレスを決定する段階；及び
前記無効な物理アドレスをマッピング・アウトするように前記メモリコントローラテーブルを変更する段階；
を有する、方法。
【請求項１７】
前記少なくとも１つのメモリセルアレイは３以上の数のメモリセルアレイであり、前記３以上の数は２のべき乗でない数である、請求項１６に記載の方法。
【請求項１８】
不良メモリセルをマッピング・アウトするように同一のメモリコントローラテーブルを変更する段階、を更に有する請求項１６又は１７に記載の方法。
【請求項１９】
前記データは前記少なくとも１つのメモリセルアレイのページ群のスペアフィールドから取り出される、請求項１６又は１７に記載の方法。
【請求項２０】
インターネットを介して伝送される通信の送信及び受信を行うことが可能なネットワークであって：
少なくとも１つのサーバ；及び
前記サーバと通信する少なくとも１つのデータ記憶装置；
を有し、
前記サーバは：ｉ）２のべき乗でない容量を有する少なくとも１つの不揮発性メモリチップ、を含む少なくとも１つの品目の注文に対応する情報を含むデータを受信し；ｉｉ）前記データを処理して、前記データを前記少なくとも１つのデータ記憶装置での格納に適したものにし；且つｉｉｉ）受注確認を顧客に提供するために、インターネットを介した伝送に適応された電子的な通知を生成する、
ネットワーク。
【請求項２１】
前記サーバは記憶装置製造会社のサーバである、請求項２０に記載のネットワーク。
【請求項２２】
前記電子的な通知は電子メールである、請求項２０に記載のネットワーク。
【請求項２３】
前記顧客は企業体である、請求項２０に記載のネットワーク。
【請求項２４】
前記不揮発性メモリチップは２のべき乗でない個数のローデコーダを有する、請求項２０に記載のネットワーク。
【請求項２５】
前記不揮発性メモリチップは２のべき乗でない個数のプレーンを有する、請求項２０に記載のネットワーク。
【請求項２６】
前記不揮発性メモリチップは、前記不揮発性メモリチップの前記容量の全ては占有しないプレインストールファイルを格納する、請求項１乃至３の何れか一項に記載の装置。
【請求項２７】
前記高電圧発生器は第１及び第２の高電圧発生器を含み、前記第１の高電圧発生器は、前記プレーンのうちの第１のプレーン内で行われる動作に関連して高電圧を供給し、前記第２の高電圧発生器は、前記プレーンのうちの第２のプレーン内で行われる動作に関連して高電圧を供給する、請求項４に記載の装置。
【請求項２８】
前記プレーンのうちの第３のプレーンが、前記第１の高電圧発生器から高電圧を受け取るように構成されている、請求項２７に記載の装置。