(57)【要約】【課題】電源電圧にノイズが加わった場合でもトランジスタが誤動作しにくい半導体装置及びそれを備えた光検出装置を提供する。【解決手段】半導体素子構造１０は、抵抗Ｒ１と出力トランジスタＱＰ１とを含んでいる。抵抗Ｒ１の抵抗層１３と、出力トランジスタＱＰ１のベース端子１７ａとが、メタル層１５によって接続されている。また、抵抗Ｒ１に印加される電源電圧ＶＣＣは、出力トランジスタのエミッタ端子１７ｃにも印加される。抵抗Ｒ１の島領域１２はフローティングとなっており、寄生容量を生じないので、電源電圧ＶＣＣにノイズが加わった場合でも出力トランジスタＱＰ１は誤動作しない。【選択図】　図１
2004103987.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと抵抗と配線とを基板に備えた半導体装置において、
上記抵抗は、一導電型の島領域と、この島領域内に形成された逆導電型の抵抗層とを含んでおり、
上記島領域には、上記抵抗層を介してのみ、上記配線からの電圧が印加され、上記トランジスタのベースには、上記配線からの電圧が、上記抵抗を介して印加されることを特徴とする半導体装置。
【請求項２】
上記島領域には、上記抵抗層を介した上記配線からの電圧のみが印加されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体装置本体は、上記抵抗とは異なる他の抵抗を含んでおり、
上記島領域は、上記基板において上記他の抵抗とは分離されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
検出した光に応じて出力値を変化させる出力回路を備えた光検出装置において、
上記出力回路は、請求項１ないし３のいずれか１項に記載の半導体装置を備えていることを特徴とする光検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置および光検出装置に関するものであり、より詳細には、例えば出力回路に用いられる半導体装置と、それを備えた光検出装置とに関するものである。
【０００２】
【従来の技術】
光検出装置は、例えば発光素子からの光を受光素子にて受光して、物体の有無を検出するためのものである。従来の光検出装置の一例を以下に説明する。
【０００３】
図４に示すように、従来の光検出装置２１において、発振回路２４からの入力に応じて発光素子駆動回路２３が発光信号を発光素子２２へと出力し、発光素子２２がパルス駆動される。これによって、パルス変調されたパルス光が、発光素子２２から投射される。
【０００４】
このパルス光は、発光素子２２と受光素子２５との間を透過して受光素子２５に入射するか、または発光素子２２と受光素子２５との間を通過する物体Ａに反射されて受光素子２５には入射しない。このため、受光素子２５に入射するパルス光は、例えば物体Ａの通過によってオンオフされる。
【０００５】
受光素子２５による受光量に応じた出力信号を、アンプ２６で増幅、波形成形して、判定回路２７に入力する。判定回路２７は入力される信号の変化を検出して、それに応じた信号を信号処理回路２８へと出力する。
【０００６】
信号処理回路２８は、発振回路２４からのパルス変調タイミングと判定回路２７の出力とを比較し、信号とノイズとを区別する。得られた信号成分は出力回路２９へ送られ、この信号成分に応じて、出力回路２９はＨｉまたはＬｏの出力信号を出力する。
【０００７】
ここで、出力回路２９の構成を、図５に基づいて説明する。出力回路２９には、信号処理回路２８からの信号成分に加えて、電源電圧ＶＣＣが入力されている。出力回路２９は、以下の構成によって、出力信号Ｖ０を出力する。
【０００８】
出力回路２９は、トランジスタ（出力トランジスタ）ＱＰ２と抵抗Ｒ２とに加えて、トランジスタＱＮ２を備えている。
【０００９】
ＰＮＰ型のトランジスタＱＰ２は、エミッタが電源電圧ＶＣＣに接続され、ベースには抵抗Ｒ２を介してＶＣＣが接続される。すなわち、エミッタ−ベース間には抵抗Ｒ２が接続される。さらにベース−ＧＮＤ間には、トランジスタＱＰ２を駆動するための定電流回路が接続される。そして、コレクタが出力信号Ｖ０の出力端子となる。なお、定電流回路はトランジスタＱＮ２を含んでおり、信号処理回路２８からの信号成分にしたがってオンオフされる。
【００１０】
ここで、出力回路２９のトランジスタＱＰ２は、例えば抵抗Ｒ２と同一基板上に設けた半導体装置として実現することもできる。
【００１１】
このような半導体装置の一例について、例えば日本国の公開特許公報「特開平７−２３５５４８号公報（公開日：１９９５年９月５日）」においては、同一基板上にトランジスタと抵抗とを設けた半導体装置が記載されている。
【００１２】
一例としての半導体素子構造３０は、図６に示すように、抵抗Ｒ２とトランジスタＱＰ２とを、Ｐ型（Ｐ型半導体）の基板３１に設けた構成である。
【００１３】
抵抗Ｒ２は、基板３１にＮ型（Ｎ型半導体）の島３２を形成し、さらにＰ型の抵抗層３３を設けた構成である。
【００１４】
一方、トランジスタＱＰ２は、基板３１上にＮ型の島３６を形成し、さらにＮ＋型のベース端子３７ａ、Ｐ型のコレクタ端子３７ｂ、Ｐ型のエミッタ端子３７ｃを設けた構成である。
【００１５】
そして、上記構成の上に絶縁膜３４を形成し、所望の位置にコンタクトホールを形成してメタル層３５を設ける。
【００１６】
このように、抵抗Ｒ２とトランジスタＱＰ２とは、それぞれ独立の島３２、３６に形成される。抵抗Ｒ２の抵抗層３３とトランジスタＱＰ２の島３６におけるベース端子３７ａとが、メタル層３５によって接続されている。
【００１７】
なお、島３２は、抵抗層３３の最も高い電位か、またはそれより高い電位に接続される。また、通常Ｐ型半導体で形成される抵抗層３３は、Ｎ型の島３２の電位を安定させるために、より高く安定している電位に接続されることが好ましい。ここでは、図６に示すように、抵抗層３３は電位ＶＣＣに接続されるので、島３２も電位ＶＣＣに接続される。また、基板３１には、Ｐ型の基板３１とＮ型の島３２とが逆バイアスになるように電圧が印加される。
【００１８】
このように、従来の構成は、島３２にも電圧ＶＣＣを印加して、抵抗層３３と島３２とを逆バイアスまたは同電位として、島３２の電位を安定させていた。
【００１９】
【特許文献１】
特開平７−２３５５４８号公報（第３，４頁、第２図）
【００２０】
【発明が解決しようとする課題】
しかしながら、上記構成の半導体素子構造３０においては、電源電圧ＶＣＣにノイズが加わると、トランジスタＱＰ２の誤動作を生ずる虞れがある。
【００２１】
すなわち、半導体素子構造３０において、図６に示す電源電圧ＶＣＣに外部からのノイズが加わると、抵抗Ｒ２の抵抗層３３を介してトランジスタＱＰ２のベースへノイズが伝わる。
【００２２】
ここで、抵抗Ｒ２の島３２と抵抗層３３との接合部分には、寄生容量Ｃ１が形成される。これは、図６に示すように、島３２と抵抗層３３とが逆バイアスとなっているためである。これによって島３２と抵抗層３３との間のＰＮ接合が、トランジスタのコレクタ−ベース間容量と同じ構造となり、寄生容量Ｃ１を生ずる。
【００２３】
このため、外部からのノイズが、この寄生容量Ｃ１を介してトランジスタＱＰ２のベースへと伝わる場合がある。この場合には、トランジスタＱＰ２の誤動作を生じる虞れがある。
【００２４】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電圧にノイズが加わった場合でもトランジスタが誤動作しにくい半導体装置および光検出装置を提供することにある。
【００２５】
【課題を解決するための手段】
本発明に係る半導体装置は、上記課題を解決するために、トランジスタと抵抗と配線とを基板に備えた半導体装置において、上記抵抗は、一導電型の島領域と、この島領域内に形成された逆導電型の抵抗層とを含んでおり、上記島領域には、上記抵抗層を介してのみ、上記配線からの電圧が印加され、上記トランジスタのベースには、上記配線からの電圧が、上記抵抗を介して印加されることを特徴としている。
【００２６】
ここで、一導電型とはいわゆるＰ型半導体かＮ型半導体かのいずれかを意味し、逆導電型は一導電型でない方の半導体に相当する。
【００２７】
上記構成において、抵抗成分として機能する抵抗層は、基板に設けられた一導電型の島領域内に、逆導電型の抵抗層として形成されている。
【００２８】
また、島領域には、抵抗層を介してのみ、配線からの電圧が印加される。すなわち、この島領域には、抵抗層に電圧を印加する配線からのバイアスは印加されない。したがって、島領域の電位はフローティングとなっている。
【００２９】
したがって、島領域は、配線からの電圧に対して、抵抗層と同電位となる。よって、一導電型の島領域と逆導電型の抵抗層との界面には、逆バイアスが印加されることはないので、寄生容量は形成されない。
【００３０】
そして、トランジスタのベースには、寄生容量のない抵抗を介して、配線からの電圧が印加される。したがって、トランジスタを寄生容量によって誤動作させることがない。
【００３１】
以上のように、本発明によれば、電圧にノイズが加わった場合でも誤動作しにくい半導体装置を提供できる。
【００３２】
なお、このように、トランジスタのベースに抵抗を接続すると、このトランジスタのオフ時のスイッチングスピードを向上できるとともに、トランジスタのオフ時の高温誤動作を防止できる。
【００３３】
また、上記構成において、上記配線からの電圧は、上記トランジスタのエミッタにも印加される構成であってもよい。この構成においては、トランジスタのエミッタとベースとの端子間に、配線を介して抵抗が接続される。そして、トランジスタのコレクタが出力端子となる。すなわち、出力端子と抵抗との間に、トランジスタが接続されている。
【００３４】
したがって、例えば上記トランジスタをスイッチング素子として用いるときに、オフ状態のトランジスタのベースに、上記抵抗を介してノイズが印加された場合であっても、このトランジスタを誤動作させることがない。
【００３５】
また、上記構成は、トランジスタのベース−エミッタ間に接続される抵抗が、電位の無い島領域と、この島領域に形成された抵抗層とを含んでいる、と表現することもできる。
【００３６】
また、例えば、入力信号に応じて出力信号を変化させる電子装置が、上記の半導体装置のトランジスタを出力トランジスタとして用いる構成も好ましい。この場合、トランジスタのコレクタから、出力信号が出力される。この構成によれば、出力トランジスタの動作が安定するので、安定した出力動作をする電子装置が得られる。
【００３７】
本発明に係る半導体装置は、上記課題を解決するために、上記構成において、上記島領域には、上記抵抗層を介した上記配線からの電圧のみが印加されることを特徴としている。
【００３８】
上記構成によれば、島領域には抵抗層を介した電圧のみが印加されるので、島領域を、配線からの電圧に対して、確実に抵抗層と同電位にできる。したがって、上述のような、トランジスタを寄生容量によって誤動作させない構成を、確実に実現できる。また、この構成を容易に実現できる。
【００３９】
本発明に係る半導体装置は、上記課題を解決するために、上記構成において、半導体装置本体は、上記抵抗とは異なる他の抵抗を含んでおり、上記島領域は、上記基板において上記他の抵抗とは分離されていることを特徴としている。
【００４０】
ここで、分離されているとは、電位が分離されているだけでなく、物理的（電気的な）接続が分離されていることをも意味する。
【００４１】
上記構成において、島領域は他の抵抗とは分離されているので、この島領域の電位と他の抵抗の電位とを独立に設定できる。
【００４２】
したがって、島領域の電位を上述のように設定する一方、例えば、他の抵抗において、この他の抵抗における島領域（他の島）の電位を、この他の抵抗における抵抗層と他の島とが同電位または逆バイアスとなるように設定するとともに、基板と他の島とが逆バイアスとなるように設定することができる。
【００４３】
これによって、上述した効果とともに、他の抵抗を安定して使用できるという効果が得られる。
【００４４】
本発明に係る光検出装置は、上記課題を解決するために、検出した光に応じて出力値を変化させる出力回路を備えた光検出装置において、上記出力回路は、上述の半導体装置のいずれかを備えていることを特徴としている。
【００４５】
ここで、出力回路は、半導体装置のトランジスタを出力トランジスタとして用いて、トランジスタのコレクタから上記出力値を出力する。この出力値は、例えばＨｉとＬｏとの二値のいずれかであってもよいし、より他段階の出力値のいずれかであってもよいし、または所定の連続範囲内から選択される出力値であってもよい。
【００４６】
したがって、上述のように、この半導体装置は誤動作しにくい半導体装置であるので、誤動作しにくく、安定して動作する光検出装置が得られる。
【００４７】
以上のように、本発明によれば、電源電圧にノイズが加わった場合でも出力トランジスタが誤動作しにくい光検出装置を、チップサイズを増加させることなく提供できる。
【００４８】
なお、上記の構成を以下のように表現することもできる。すなわち、光検出装置（光結合装置）において、この装置の出力回路は、抵抗を介して電源電圧を出力トランジスタのベースへと印加するとともに、この抵抗の島の電位がフローティングとなっている構成である、と表現することもできる。
【００４９】
【発明の実施の形態】
本発明に係る光検出装置は、例えば発光素子からの光を受光素子にて受光して、物体の有無を検出するものである。また、本発明に係る半導体装置は、上記光検出装置の出力回路に備えられている。この半導体装置は、トランジスタと抵抗とを含んでおり、以下に説明する構成のため、誤動作しにくくなっている。
【００５０】
本発明の一実施の形態について図１ないし図３に基づいて説明すると、以下の通りである。
【００５１】
光検出装置１は、図２に示すように、発光素子２、発光素子駆動回路３、発振回路４、受光素子５、アンプ６、判定回路７、信号処理回路８、出力回路９を備えている。
【００５２】
発光素子２は、光を投射して、例えば物体Ａによる反射光または透過光などを受光素子５に検出させるためのものである。発光素子駆動回路３は、発光素子２を駆動するための信号を生成して発光素子２に入力する。発振回路４は、所定のタイミング（パルス変調タイミング）を生成して、発光素子駆動回路３および信号処理回路８へと出力する。
【００５３】
本実施形態の光検出装置１は、フォトインタラプタやフォトカプラなどの光検出装置である。この光検出装置１は、発光素子２と、発光素子２以外の構成要素が全て搭載された一つの半導体チップ（半導体装置）と、を組み合わせた構成となっている。
【００５４】
受光素子５は、発光素子２からの光を受光して検出するものであり、受光量に応じた出力信号をアンプ６へと出力する。アンプ６は受光素子５からの出力信号を増幅して判定回路７へと出力する。判定回路７は、入力される信号の変化を検出するものである。
【００５５】
信号処理回路８は、発振回路４と判定回路７とからそれぞれ入力される信号を比較して、所望の信号とノイズとを区別する。そして、ノイズを除いた信号成分を出力回路９へと出力する。
【００５６】
出力回路９は、信号処理回路８の出力に応じて、２値の信号（ＨｉまたはＬｏ）のいずれかを出力する。
【００５７】
上記構成の光検出装置１は、以下のように動作する。
【００５８】
発振回路４からのタイミングに応じて発光素子駆動回路３が信号を生成して、発光素子２へと出力する。発光素子２は、入力される信号に応じてパルス駆動され、パルス変調されたパルス光を投射する。
【００５９】
このパルス光は、発光素子２と受光素子５との間を透過して受光素子５に入射するか、または通過する物体Ａにて反射されて受光素子５には入射しない。このため、受光素子５に入射するパルス光は、物体Ａの通過に応じてオンオフされる。
【００６０】
受光素子５は、受光量に応じた出力信号をアンプ６に出力する。この信号は、アンプ６にて増幅、波形成形され、判定回路７を介して信号処理回路８へと送られる。
【００６１】
信号処理回路８は、発振回路４からのパルス変調タイミングと判定回路７の出力とを比較し、信号とノイズとを区別し、得られた信号を出力回路９へ出力する。出力回路９は、入力される信号に応じて、ＨｉまたはＬｏを出力する。
【００６２】
ここで、出力回路９の構成を、図３に基づいて説明する。
【００６３】
出力回路９には、信号処理回路８からの信号に加えて、電源電圧ＶＣＣが入力されている。出力回路９は、入力される信号に応じて、ＨｉまたはＬｏの出力信号Ｖ０を出力する。
【００６４】
出力回路９は、トランジスタ（出力トランジスタ）ＱＰ１と抵抗Ｒ１とに加えて、トランジスタＱＮを備えている。
【００６５】
ＰＮＰ型のトランジスタＱＰ１は、エミッタが電源電圧ＶＣＣに接続され、ベースには抵抗Ｒ１を介してＶＣＣが接続される。すなわち、エミッタ−ベース間に抵抗Ｒ１が接続される。
【００６６】
また、ベースには、さらにベース−ＧＮＤ間に、トランジスタＱＰ１を駆動するための（電流Ｉ１の）定電流回路が接続される。そして、コレクタが出力端子となる。なお、定電流回路は、トランジスタＱＮを含んでおり、信号処理回路８からの信号成分にしたがってオンオフされる。
【００６７】
ここで、エミッタ−ベース間に抵抗Ｒ１を挿入するのは、トランジスタＱＰ１のオフ時のスイッチングスピードを向上するためである。また、トランジスタＱＰ１のオフ時の高温誤動作を防止するためである。
【００６８】
トランジスタＱＰ１がオンすると、出力がＨｉになる一方、このトランジスタＱＰ１は飽和して、コレクタがＶＣＣに近い電圧となる。ここで、トランジスタＱＰ１が飽和すると、過剰な電荷がＱＰ１のベースに溜まることになる。このため、オフに転じるときには、ベースから抵抗Ｒ１を通じてＶＣＣへ電荷が移動する。これによって、トランジスタＱＰ１のスイッチングスピードが向上する。
【００６９】
また、エミッタ−ベース間に抵抗Ｒ１を接続すれば、ベースに接続している定電流回路等にリーク電流などが流れても、抵抗Ｒ１を介して電流がベースに流れる。このため、トランジスタのＱＰ１の誤動作を防止できる。一方、抵抗Ｒ１を接続しない場合には、高温時に、定電流回路等にリーク電流が流れると、リーク電流がそのままトランジスタＱＰ１のベース電流となる。このため、この電流がｈＦＥ倍されて出力され、誤動作を生ずる可能性があった。
【００７０】
ここで、本実施形態のトランジスタＱＰ１は、図１に示すように、抵抗Ｒ１と同一基板１１上に設けた半導体素子構造１０に含まれている。
【００７１】
なお、この半導体素子構造１０は、図３において出力回路９の一部のみを含むように図示している。この半導体素子構造１０は、本発明に係る半導体装置に含まれている。すなわち、上述のように、本実施形態の半導体装置は、発光素子２以外の光検出装置１の構成要素である、発光素子駆動回路３、発振回路４、受光素子５、アンプ６、判定回路７、信号処理回路８、出力回路９を含んでいるので、半導体素子構造１０はこの半導体装置に含まれる。
【００７２】
半導体素子構造１０は、抵抗Ｒ１とトランジスタＱＰ１とを、Ｐ型（Ｐ型半導体）の基板１１に設け、メタル層（配線）１５にて接続した構成である。
【００７３】
抵抗Ｒ１は、基板１１に形成されたＮ型（Ｎ型半導体）の島（島領域）１２に、Ｐ型の抵抗層１３を設けた構成である。すなわち、島１２の導電型と抵抗層１３の導電型とは互いに逆になっている。
【００７４】
一方、トランジスタＱＰ１は、基板１１にＮ型の島１６を形成し、さらにＮ＋型のベース端子（ベース）１７ａ、Ｐ型のコレクタ端子（コレクタ）１７ｂ、Ｐ型のエミッタ端子（エミッタ）１７ｃを設けた構成である。
【００７５】
そして、上記構成の上に絶縁膜１４を形成し、所望の位置にコンタクトホールを形成してメタル層１５を設ける。
【００７６】
このように、抵抗Ｒ１とトランジスタＱＰ１とは、それぞれ独立の島１２、１６に形成される。抵抗Ｒ１の抵抗層１３と、トランジスタＱＰ１の島１６におけるベース端子１７ａとが、メタル層１５によって接続されている。
【００７７】
ここで、本実施形態の半導体素子構造１０においては、抵抗Ｒ１の島１２には、抵抗層１３を介してのみ、メタル層１５からの電圧が印加される。すなわち、島１２の電位をメタル層１５に対して浮かしている。この島１２には、例えば図６の島３２に印加されるような電源電圧ＶＣＣからのバイアス電圧は印加されない。
【００７８】
また、この島１２には、抵抗層１３を介したメタル層１５からの電圧のみが印加される。すなわち、島１２にはバイアス電位は印加されない。このため、島１２はフローティングとなっている。
【００７９】
上記構成の半導体素子構造１０は、電源電圧ＶＣＣにノイズが加わっても、トランジスタＱＰ１が誤動作しにくいようになっている。
【００８０】
すなわち、電源電圧ＶＣＣにノイズが加わると、このノイズは抵抗Ｒ１を介してトランジスタＱＰ１のベース端子１７ａに伝わる。このため、ノイズは抵抗Ｒ１によって減衰して伝わる。
【００８１】
また、抵抗Ｒ１の島１２の電位がフローティングとなっているので、島１２のＮ型半導体と抵抗層１３のＰ型半導体とは逆バイアスされない。したがって、抵抗Ｒ１に寄生容量が形成されることはない。このため、ノイズが寄生容量を介してトランジスタＱＰ１のベース端子１７ａに伝わることはない。したがって、トランジスタＱＰ１のベース端子１７ａにノイズを伝わらせずに、誤動作を防止できる。
【００８２】
このように、本発明に係る半導体装置の半導体素子構造１０においては、トランジスタＱＰ１を、寄生容量によって誤動作させない。
【００８３】
なお、本発明に係る半導体装置には、他の半導体素子構造も含まれており、抵抗Ｒ１とは異なる、図示しない他の抵抗も含まれている。この、抵抗Ｒ１とは異なる他の抵抗は、抵抗Ｒ１と分離された領域に形成されているのはもちろんのこと、さらに、トランジスタＱＰ１が形成されている領域とも分離されている。また、ここで、分離されているとは、電位が分離されているだけでなく、物理的（電気的な）接続が分離されていることをも意味する。すなわち、いわゆる素子分離された状態である。なお、ここでの他の抵抗は、上記半導体装置に含まれている、抵抗Ｒ１以外の全ての抵抗に相当する。
【００８４】
この他の抵抗には、島領域（他の島）と、この島領域に形成される抵抗層（他の抵抗層）とが含まれる。この他の島には、従来と同様にバイアス電圧が印加されることが好ましい。すなわち、他の島と基板１１とが逆バイアスになるとともに、他の島と他の抵抗層とが同電位または逆バイアスとなるように、他の島の電位を設定することが好ましい。
【００８５】
以上に説明したように、本発明は、発光素子から光を投光し物体の有無を検出する、フォトインタラプタやフォトカプラなどの光検出装置（光結合装置）に関するものである。
【００８６】
そして、本実施形態の半導体素子構造１０は、基板１１にトランジスタＱＰ１と抵抗Ｒ１とメタル層１５とを備え、抵抗Ｒ１は、Ｎ型の島１２と、この島１２に形成されたＰ型の抵抗層１３とを含んでおり、島１２には抵抗層１３を介してのみメタル層１５からの電源電圧ＶＣＣが印加され、トランジスタＱＰ１のベース端子１７ａには抵抗Ｒ１を介して電源電圧ＶＣＣが印加される構成である。
【００８７】
このように、トランジスタＱＰ１のベース端子１７ａに接続された抵抗Ｒ１の島領域１２をフローティングにすれば、ノイズが入力されても抵抗Ｒ１にて減衰できる一方、寄生容量を介してベース端子１７ａにノイズを伝えることがないので、トランジスタＱＰ１の誤動作をしにくくできる。
【００８８】
このように、本発明に係る半導体装置は、フローティング抵抗をトランジスタのベース端子と接続する場合に特に有効となる。
【００８９】
ここで、従来の技術として説明した特開平７−２３５５４８号公報記載の構成は、フローティング抵抗を分割して、半導体装置の外部端子と内部回路とを接続する構成である。
【００９０】
また、従来の半導体素子構造３０は、信号処理回路２８からの信号とは無関係の外部のノイズが、電源電圧ＶＣＣに加わった場合に、抵抗Ｒ２を介してオフ状態のトランジスタＱＰ２のベースに伝えてしまう構成である。このため、トランジスタＱＰ２を誤動作させる虞れがあった。
【００９１】
このように、従来の半導体装置は、本発明に係る半導体装置の半導体素子構造１０の構成、すなわち抵抗Ｒ１からトランジスタＱＰ１を介して出力をする構成とは、全く異なっており、得られる効果も異なっている。
【００９２】
なお、上述の実施の形態においては、基板１１がＰ型、島１２がＮ型、抵抗層１３がＰ型である半導体素子構造１０の構成について説明したが、本発明に係る半導体装置は、基板１１がＮ型、島１２がＰ型、抵抗層１３がＮ型の導電型の半導体素子構造を含んでいてもよい。
【００９３】
また、上述の実施の形態においては、ＰＮＰ型のトランジスタＱＰ１について説明したが、本発明に係る半導体装置のトランジスタはＰＮＰ型に限るものではなく、ＮＰＮ型であってもよいし、または電界効果トランジスタのような他の構成であってもよい。
【００９４】
また、上述の光検出装置１には、さらにパスコンなどの他の部材を組み合わせてもよい。
【００９５】
本発明は上述した実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。また、上述の技術的手段を適宜組み合わせて得られる実施の形態についても、本発明の技術的範囲に含まれる。
【００９６】
上述の具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、本発明はそのような具体例にのみ限定して狭義に解釈されるべきものではない。変更または組み合わせによって得られる形態も、本発明の技術的範囲に含まれる。
【００９７】
【発明の効果】
本発明に係る半導体装置は、以上のように、抵抗が、一導電型の島領域と、この島領域内に形成された逆導電型の抵抗層とを含んでおり、上記島領域には、上記抵抗層を介してのみ、配線からの電圧が印加され、トランジスタのベースには、上記配線からの電圧が、上記抵抗を介して印加される構成である。
【００９８】
それゆえ、トランジスタのベースには、寄生容量のない抵抗を介して、配線からの電圧が印加されるので、電圧にノイズが加わった場合でも誤動作しにくい半導体装置を提供できるという効果を奏する。
【００９９】
本発明に係る半導体装置は、以上のように、上記構成において、上記島領域には、上記抵抗層を介した上記配線からの電圧のみが印加される構成である。
【０１００】
それゆえ、上述のような、トランジスタを寄生容量によって誤動作させない構成を、確実かつ容易に実現できるという効果を奏する。
【０１０１】
本発明に係る半導体装置は、以上のように、上記構成において、半導体装置本体は、上記抵抗とは異なる他の抵抗を含んでおり、上記島領域は、上記基板において上記他の抵抗とは分離されている構成である。
【０１０２】
それゆえ、この島領域の電位と他の抵抗の電位とを独立に設定して、上述した効果とともに、他の抵抗を安定して使用できるという効果が得られる。
【０１０３】
本発明に係る光検出装置は、以上のように、検出した光に応じて出力値を変化させる出力回路を備えた光検出装置において、上記出力回路は、上述の半導体装置のいずれかを備えている構成である。
【０１０４】
それゆえ、誤動作しにくく、安定して動作する光検出装置が得られるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一例の一部を示す概略の断面図である。
【図２】本発明に係る光検出装置の一例を示すブロック図である。
【図３】上記光検出装置に含まれる、上記半導体装置を備えた出力回路の一例を示す回路図である。
【図４】従来の光検出装置の一例を示すブロック図である。
【図５】従来の出力回路の一例を示す回路図である。
【図６】従来の半導体装置の一例の一部を示す概略の断面図である。
【符号の説明】
１　　　光検出装置
９　　　出力回路
１０　　半導体素子構造
１１　　基板
１２　　島（島領域）
１３　　抵抗層
１４　　絶縁膜
１５　　メタル層（配線）
１６　　島
１７ａ　ベース端子（ベース）
１７ｂ　コレクタ端子（コレクタ）
１７ｃ　エミッタ端子（エミッタ）
Ｒ１　　抵抗
ＱＰ１　トランジスタ（出力トランジスタ）
【図１】
2004103987.tif 000003
【図２】
2004103987.tif 000004
【図３】
2004103987.tif 000005
【図４】
2004103987.tif 000006
【図５】
2004103987.tif 000007
【図６】
2004103987.tif 000008