【手続補正書】
【提出日】平成24年4月9日(2012.4.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
双方向信号伝送における遠隔の受信信号とローカル伝送信号の間の近端漏話を減衰させる方法であって、
該ローカル伝送信号と該遠隔の受信信号の間に非相関関係を提供するために、アナログ自動フィードバック駆動式補正ループを作製するステップを含み、
該アナログ自動フィードバック駆動式補正ループを作製するステップが、
該ローカル伝送信号の振幅補正した第１のフィードバック・ループ推定値を生成するステップを含み、該遠隔の受信信号を取り出すために、該ローカル伝送信号の該振幅補正した第１のフィードバック・ループ推定値がハイブリッド信号から減算され、該自動フィードバック駆動式補正ループを作製するステップは、さらに、
該振幅補正した第１のフィードバック・ループ推定値に応じて、該ローカル伝送信号の位相補正した第２のフィードバック・ループ推定値を生成するステップを含む方法。
【請求項２】
請求項１に記載の近端漏話を減衰させる方法において、
該ローカル伝送信号の該位相補正した第２のフィードバック・ループ推定値が、インピーダンス調整のために使用される方法。
【請求項３】
双方向信号伝送における遠隔の受信信号とローカル伝送信号の間の近端漏話を減衰させるハイブリッド回路であって、
遠隔機器に伝送すべき信号のための入力ノード（Ｖｔ１）と、
遠隔機器から受信した信号のための出力ノード（Ｖｒ１）と、
遠隔機器と信号を送受信するハイブリッド入出力ノード（Ｖｂ）と、
該入力、出力、及びハイブリッド入出力ノードにリンクされ、また該入力ノードを該ハイブリッド入出力ノードに結合させるように、そして該ハイブリッド入出力ノードを該出力に結合させるように構成された回路とを備え、該回路が、該ローカル伝送信号と該遠隔の受信信号の間に非相関関係を提供するためにアナログ自動フィードバック駆動式補正ループを備え、
該アナログ自動フィードバック駆動式補正ループが、
該ローカル伝送信号の振幅補正した第１のフィードバック・ループ推定値を生成する手段と、
該遠隔の受信信号を取り出すために、ハイブリッド信号から該ローカル伝送信号の該振幅補正した第１のフィードバック・ループ推定値を減算する手段と、
該振幅補正した第１のフィードバック・ループ推定値に応じて、該ローカル伝送信号の位相補正した第２のフィードバック・ループ推定値を生成する手段とを含むハイブリッド回路。
【請求項４】
請求項３に記載の近端漏話を減衰させるハイブリッド回路において、
該入力ノード（Ｖｔ１）が、一方では出力抵抗（Ｒａ）を介して該ハイブリッド入出力ノード（Ｖｂ）に、また他方では分圧器を介して接地に結合され、該分圧器が、第１の分岐抵抗（Ｒ１）をもつ第１の分岐と、接地に結合された第２の分岐とを有し、該第２の分岐が、該第２の分岐の抵抗（Ｒ２）及び調整可能なインピーダンス構成要素（Ｚａ）を直列に提示し、該ハイブリッド回路がまた、
第１のフィードバック・ループであって、
該分圧器の該第１の分岐と第２の分岐の間の接続ノード（Ｖｅ）に、また該ハイブリッド入出力ノード（Ｖｂ）にそれぞれ結合された第１の入力及び第２の入力と、
主減算器のネガディブ入力に結合された出力とを備え、該主減算器のポジティブ入力が該ハイブリッド入出力ノード（Ｖｂ）に結合され、また該主減算器の出力が該ハイブリッド回路の該出力ノード（Ｖｒ１）に結合される、第１のフィードバック・ループと、
第２のフィードバック・ループであって、
該第１のフィードバック・ループの該出力、該入力ノード（Ｖｔ１）、及び該ハイブリッド入出力ノード（Ｖｂ）にそれぞれ結合された第１の入力、第２の入力、及び第３の入力と、
該調整可能なインピーダンス構成要素（Ｚａ）の制御入力に結合された出力とを備える第２のフィードバック・ループとを備えるハイブリッド回路。
【請求項５】
請求項４に記載の近端漏話を減衰させるハイブリッド回路において、
該調整可能なインピーダンス構成要素（Ｚａ）が、第１の抵抗（Ｒ）と直列のコンデンサ（Ｃ）を備え、該第１の抵抗（Ｒ）と該コンデンサ（Ｃ）どちらも第２の抵抗（Ｒ３）と並列であり、該第１及び第２の抵抗が接地に接続され、該第１の抵抗（Ｒ）とコンデンサ（Ｃ）の間に第１の接続点（Ｖｃ）が位置し、該調整可能なインピーダンス構成要素（Ｚａ）がまた、２つの入力をもつ乗算器を備え、一方の入力が、該分圧器の該第２の分岐抵抗（Ｒ２）と該調整可能なインピーダンス構成要素（Ｚａ）の間に位置する第２の接続点（Ｖ３）に結合され、また他方の入力が、該第２のフィードバック・ループの該出力に結合された該調整可能なインピーダンス構成要素（Ｚａ）の該制御入力であり、該乗算器の該出力が、該第１の抵抗（Ｒ）とコンデンサ（Ｃ）の間に位置する該第１の接続点（Ｖｃ）に結合されるハイブリッド回路（２）。
【請求項６】
請求項５に記載の近端漏話を減衰させるハイブリッド回路において、
該第１のフィードバック・ループが、減算器であって、
第１の平均演算器を介して第１の乗算器の出力に結合されたポジティブ入力であって、該第１の乗算器の入力が、該分圧器の該第１の分岐と第２の分岐の間の該接続ノード（Ｖｅ）に、また該ハイブリッド入出力ノード（Ｖｂ）にそれぞれ結合される、ポジティブ入力と、
第２の平均演算器を介して第２の乗算器の出力に結合されたネガディブ入力であって、該第２の乗算器の入力が、該分圧器の該第１の分岐と第２の分岐の間の該接続ノード（Ｖｅ）に、また第３の乗算器にそれぞれ結合され、該第３の乗算器が、該分圧器の該第１の分岐と第２の分岐の間の該接続ノード（Ｖｅ）に、また定数演算器を介して該減算器の出力に結合された入力を有し、該第３の乗算器の出力が該第１のフィードバック・ループの出力である、ネガディブ入力とを有する減算器を備えるハイブリッド回路。
【請求項７】
請求項５に記載の近端漏話を減衰させるハイブリッド回路において、
該第２のフィードバック・ループが、減算器であって、
第１の平均演算器を介して第１の乗算器の出力に結合されたネガディブ入力であって、該第１の乗算器の入力が、該ハイブリッド入出力ノード（Ｖｂ）に、また遅延演算器を介して該該ハイブリッド回路の該入力ノード（Ｖｔ１）にそれぞれ結合される、ネガディブ入力と、
第２の平均演算器を介して第２の乗算器に結合されたポジティブ入力であって、該第２の乗算器の入力が、該第１のフィードバック・ループの該出力に、また該遅延演算器を介して該ハイブリッド回路の該入力ノード（Ｖｔ１）にそれぞれ結合され、該減算器の出力が定数演算器の入力に結合され、該定数演算器の出力が該第２のフィードバック・ループの該出力である、ポジティブ入力とを有する減算器を備えるハイブリッド回路。
【請求項８】
請求項５に記載の近端漏話を減衰させるハイブリッド回路において、
該第１のフィードバック・ループが、第１の平均演算器を介して第１の乗算器の該出力に接続されたポジティブ入力を備えた減算器を含み、該第１の乗算器の複数の入力は、該分圧器の該第１の分岐と第２の分岐との間の該接続ノード（Ｖｅ）に、また該ハイブリッド入出力ノード（Ｖｂ）にそれぞれ結合され、該ハイブリッド入出力ノード（Ｖｂ）は、第２の平均演算器を介して第２の乗算器の出力に結合されたネガディブ入力を備え、該第２の乗算器の入力が、該分圧器の該第１の分岐と第２の分岐との間の該接続ノード（Ｖｅ）に、また第３の乗算器にそれぞれ結合され、該第３の乗算器が、該分圧器の該第１の分岐と第２の分岐との間の該接続ノード（Ｖｅ）に、また定数演算器を介して該減算器の出力に結合された複数の入力を備え、該第３の乗算器の出力が該第１のフィードバック・ループの出力であり、
該第２のフィードバック・ループが、減算器であって、
第１の平均演算器を介して第１の乗算器の出力に結合されたネガディブ入力であって、該第１の乗算器の入力が、該ハイブリッド入出力ノード（Ｖｂ）に、また遅延演算器を介して該ハイブリッド回路の該入力ノード（Ｖｔ１）にそれぞれ結合される、ネガディブ入力と、
第２の平均演算器を介して第２の乗算器に結合されたポジティブ入力であって、該第２の乗算器の入力が、該第１のフィードバック・ループの該出力に、また該遅延演算器を介して該ハイブリッド回路の該入力ノード（Ｖｔ１）にそれぞれ結合され、該減算器の出力が定数演算器の入力に結合され、該定数演算器の出力が該第２のフィードバック・ループの該出力である、ポジティブ入力とを有する減算器を備え
該第１のフィードバック・ループが、該ハイブリッド入出力ノード（Ｖｂ）に結合されたポジティブ入力と、第１の乗算器の出力に結合されたネガディブ入力とを有する減算器を備え、該減算器の出力が第２の乗算器の第１の入力に結合され、一方該第２の乗算器の第２の入力が、該分圧器の該第１の分岐と第２の分岐との間の該接続ノード（Ｖｅ）に結合され、該第２の乗算器の出力が、平均演算器を介して定数演算器に結合され、該定数演算器の出力が、該第１の乗算器の第１の入力に結合され、一方該第１の乗算器の第２の入力が、該分圧器の該第１の分岐と該第２の分岐の間の該接続ノード（Ｖｅ）に結合され、該第１の乗算器の出力がまた、該第１のフィードバック・ループの該出力であり、
該第２のフィードバック・ループが、該第１のフィードバック・ループの該出力に結合されたポジティブ入力と、該ハイブリッド入出力ノード（Ｖｂ）に結合されたネガディブ入力とを有する減算器を備え、該減算器の出力が乗算器の第１の入力に結合され、一方該乗算器の第２の入力が、遅延演算器を介して該ハイブリッド回路の該入力ノード（Ｖｔ１）に結合され、該乗算器の出力が、平均演算器を介して定数演算器に結合され、該定数演算器の出力がまた、該第２のフィードバック・ループの該出力であるハイブリッド回路。
【請求項９】
請求項４に記載の近端漏話を減衰させるハイブリッド回路において、
該第１のフィードバック・ループが、第１の平均演算器を介して第１の乗算器の出力に接続されるポジティブ入力を備えた減算器を含み、該第１の乗算器の複数の入力が、該分圧器の該第１の分岐と該第２の分岐との間の該接続ノード（Ｖｅ）と、第２の平均演算器を介して第２の乗算器の出力に接続されているネガティブ入力を備えたハイブリッド入出力ノード（Ｖｂ）とにそれぞれ接続され、該第２の乗算器の複数の入力が、該分圧器の該第１の分岐と第２の分岐との間の該接続ノード（Ｖｅ）に、また第３の乗算器にそれぞれ結合され、該第３の乗算器が、該分圧器の該第１の分岐と第２の分岐との間の該接続ノード（Ｖｅ）に、また定数演算器を介して該減算器の出力に結合された複数の入力を備え、該第３の乗算器の出力が該第１のフィードバック・ループの出力であるハイブリッド回路。
【請求項１０】
請求項９に記載の近端漏話を減衰させるハイブリッド回路において、
該第１のフィードバック・ループが、
第１の平均演算器を介して第１の乗算器の出力に結合されたネガディブ入力を備える減算器を含み、該第１の乗算器の入力が、該ハイブリッド入出力ノード（Ｖｂ）に、また遅延演算器を介して該ハイブリッド回路の該入力ノード（Ｖｔ１）にそれぞれ結合され、
該減算器が、第２の平均演算器を介して第２の乗算器に結合されたポジティブ入力を備え、該第２の乗算器の複数の入力が、該第１のフィードバック・ループの該出力に、また該遅延演算器を介して該ハイブリッド回路の該入力ノード（Ｖｔ１）にそれぞれ結合され、該減算器の出力が定数演算器の入力に結合され、該定数演算器の出力が該第２のフィードバック・ループの該出力であるハイブリッド回路。
【請求項１１】
請求項１０に記載の近端漏話を減衰させるハイブリッド回路において、
該第１のフィードバック・ループが、該ハイブリッド入出力ノード（Ｖｂ）に結合されたポジティブ入力と、第１の乗算器の出力に結合されたネガディブ入力とを有する減算器を含み、該減算器の出力が、第２の乗算器の第１の入力に結合され、一方、該第２の乗算器の第２の入力が、該分圧器の該第１の分岐と第２の分岐との間の該接続ノード（Ｖｅ）に結合され、該第２の乗算器の出力が、平均演算器を介して定数演算器に結合され、該定数演算器の出力が、該第１の乗算器の第１の入力に結合され、一方、該第１の乗算器の第２の入力が、該分圧器の該第１の分岐と該第２の分岐の間の該接続ノード（Ｖｅ）に結合され、該第１の乗算器の出力がまた、該第１のフィードバック・ループの該出力であるハイブリッド回路。
【請求項１２】
請求項１１に記載の近端漏話を減衰させるハイブリッド回路において、
該第２のフィードバック・ループが、該第１のフィードバック・ループの該出力に結合されたポジティブ入力と、該ハイブリッド入出力ノード（Ｖｂ）に結合されたネガディブ入力とを有する減算器を備え、該減算器の出力が、乗算器の第１の入力に結合され、一方、該乗算器の第２の入力が、遅延演算器を介して該ハイブリッド回路の該入力ノード（Ｖｔ１）に結合され、該乗算器の出力が、平均演算器を介して定数演算器に結合され、該定数演算器の出力がまた、該第２のフィードバック・ループの該出力であるハイブリッド回路。
【請求項１３】
請求項１０に記載の近端漏話を減衰させるハイブリッド回路において、
該第２のフィードバック・ループが、該第１のフィードバック・ループの該出力に結合されたポジティブ入力と、該ハイブリッド入出力ノード（Ｖｂ）に結合されたネガディブ入力とを有する減算器を備え、該減算器の出力が、乗算器の第１の入力に結合され、一方、該乗算器の第２の入力が、遅延演算器を介して該ハイブリッド回路の該入力ノード（Ｖｔ１）に結合され、該乗算器の出力が、平均演算器を介して定数演算器に結合され、該定数演算器の出力がまた、該第２のフィードバック・ループの該出力であるハイブリッド回路。
【請求項１４】
請求項４に記載の近端漏話を減衰させるハイブリッド回路において、
該第２のフィードバック・ループが、
第１の平均演算器を介して第１の乗算器の出力に結合されたネガディブ入力を備える減算器を含み、該第１の乗算器の入力が、該ハイブリッド入出力ノード（Ｖｂ）に、また遅延演算器を介して該ハイブリッド回路の該入力ノード（Ｖｔ１）にそれぞれ結合され、
該減算器が、第２の平均演算器を介して第２の乗算器に結合されたポジティブ入力を備え、該第２の乗算器の複数の入力が、該第１のフィードバック・ループの該出力に、また該遅延演算器を介して該ハイブリッド回路の該入力ノード（Ｖｔ１）にそれぞれ結合され、該減算器の出力が、定数演算器の入力に結合され、該定数演算器の出力が、該第２のフィードバック・ループの該出力であるハイブリッド回路。
【請求項１５】
請求項４に記載の近端漏話を減衰させるハイブリッド回路において、
該第１のフィードバック・ループが、該ハイブリッド入出力ノード（Ｖｂ）に結合されたポジティブ入力と、第１の乗算器の出力に結合されたネガディブ入力とを有する減算器を含み、該減算器の出力が、第２の乗算器の第１の入力に結合され、一方、該第２の乗算器の第２の入力が、該分圧器の該第１の分岐と第２の分岐との間の該接続ノード（Ｖｅ）に結合され、該第２の乗算器の出力が、平均演算器を介して定数演算器に結合され、該定数演算器の出力が、該第１の乗算器の第１の入力に結合され、一方、該第１の乗算器の第２の入力が、該分圧器の該第１の分岐と該第２の分岐の間の該接続ノード（Ｖｅ）に結合され、該第１の乗算器の出力がまた、該第１のフィードバック・ループの該出力であるハイブリッド回路。
【請求項１６】
請求項４に記載の近端漏話を減衰させるハイブリッド回路において、
該第２のフィードバック・ループが、該第１のフィードバック・ループの該出力に結合されたポジティブ入力と、該ハイブリッド入出力ノード（Ｖｂ）に結合されたネガディブ入力とを有する減算器を備え、該減算器の出力が、乗算器の第１の入力に結合され、一方、該乗算器の第２の入力が、遅延演算器を介して該ハイブリッド回路の該入力ノード（Ｖｔ１）に結合され、該乗算器の出力が、平均演算器を介して定数演算器に結合され、該定数演算器の出力がまた、該第２のフィードバック・ループの該出力であるハイブリッド回路。