(57)【要約】【課題】信号の衝突を回避するための送信待ち時間の基となる乱数の乱雑さを増大させて、送信時に信号の衝突が繰り返されることを回避できる電力線通信接続回路を提供する。【解決手段】通信線４を介して他の電力線通信接続回路とマイコン１との間でデータを送受信するためのバッファレジスタ２０１、送信レジスタ２０２、受信レジスタ２０６及びバッファレジスタ２０７の各レジスタと、前記各レジスタからいずれか一つを選択してその出力データを乱数発生回路２０９へ出力するマルチプレクサ２０３と、マルチプレクサ２０３から出力されたデータを初期値として用いて乱数を生成する乱数発生回路２０９と、その乱数を設定したカウンタを基準クロックでダウンカウントする待ち時間カウンタ２１０と、待ち時間カウンタ２１０のカウント値が零になったとき送信レジスタ２０２にデータを送信させる制御回路２０４とを備えた。【選択図】図１
2004120120.tif 000002
【特許請求の範囲】
【請求項１】
電力の供給を行う通信線を介して他の電力線通信接続回路とデータの送受信を相互に行う電力線通信接続回路において、
データを記憶する複数のレジスタを有するデジタル回路部と、
デジタル回路部から出力されるデータを前記通信線へ出力するアナログ回路部と、
前記通信線上で前記アナログ回路部から出力されたデータと前記他の電力線通信接続回路から出力されたデータとが衝突したことを検知する衝突検知回路と、
前記複数のレジスタのうちいずれか一つを選択すると共に、選択したレジスタに記憶されている値を用いて乱数を生成する乱数発生回路と、
前記衝突検知回路により衝突が検知された場合に、前記乱数を基に設定された時間の経過後に前記デジタル回路部から出力されるデータを前記アナログ回路部から前記通信線へ出力させる制御回路とを備えることを特徴とする電力線通信接続回路。
【請求項２】
前記複数のレジスタと前記乱数発生回路とがバス接続されることを特徴とする請求項１記載の電力線通信接続回路。
【請求項３】
乱数を生成させるための乱数要求信号を受信した場合に乱数を生成するマイクロコンピュータをさらに備え、
前記制御回路は、前記衝突検知回路が検知した衝突回数が所定の回数以上のとき、前記マイクロコンピュータに前記乱数要求信号を出力し、
前記マイクロコンピュータは、前記乱数要求信号を受信して乱数を生成すると共に出力し、
前記制御回路は、前記マイクロコンピュータにより生成された乱数を基に設定された時間の経過後に前記デジタル回路部から出力されるデータを前記アナログ回路部から前記通信線へ出力させることを特徴とする請求項１又は２に記載の電力線通信接続回路。
【請求項４】
前記デジタル回路部から出力されるデータが前記アナログ回路部から出力される導体部を、ハイインピーダンス状態にさせるハイインピーダンス手段と、
前記導体部の電圧をアナログデジタル変換して変換データを生成するアナログデジタル変換部とをさらに備え、
前記乱数発生回路は、さらに前記変換データを用いて乱数を生成することが可能であり、
前記制御回路は、前記衝突検知回路が検知した衝突回数が所定の回数以上のとき、前記乱数発生回路によって前記変換データを用いて生成された乱数を基に設定された時間の経過後に、前記デジタル回路部から出力されるデータを前記アナログ回路部から前記通信線へ出力させることを特徴とする請求項１又は２に記載の電力線通信接続回路。
【請求項５】
電力の供給を行う通信線を介して他の電力線通信接続回路とデータの送受信を相互に行う電力線通信接続回路において、
乱数の生成を要求する乱数要求信号を受信した場合に乱数を生成するマイクロコンピュータと、
前記データを前記通信線へ出力するアナログ回路部と、
前記アナログ回路部から出力されたデータと前記通信線上で前記他の電力線通信接続回路から出力されたデータとが衝突したことを検知する衝突検知回路と、
前記衝突検知回路により衝突が検知された場合に、前記マイクロコンピュータへ前記乱数要求信号を出力すると共に、前記マイクロコンピュータで生成された乱数を基に設定された時間の経過後に前記データを前記アナログ回路部から前記通信線へ出力させる制御回路とを備えることを特徴とする電力線通信接続回路。
【請求項６】
電力の供給を行う通信線を介して他の電力線通信接続回路とデータの送受信を相互に行う電力線通信接続回路において、
前記データを前記通信線へ出力するアナログ回路部と、
前記アナログ回路部から出力されたデータと前記通信線上で前記他の電力線通信接続回路から出力されたデータとが衝突したことを検知する衝突検知回路と、
前記アナログ回路部から前記データが出力される導体部をハイインピーダンス状態にさせるハイインピーダンス手段と、
前記導体部の電圧をアナログデジタル変換して変換データを生成するアナログデジタル変換部と、
前記変換データを用いて乱数を生成する乱数発生回路と、
前記衝突検知回路により衝突が検知された場合に、前記乱数を基に設定された時間の経過後に前記データを前記アナログ回路部から前記通信線へ出力させる制御回路とを備えることを特徴とする電力線通信接続回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力の供給を行う通信線を介して他の電力線通信接続回路とデータの送受信を相互に行う電力線通信接続回路に関するものである。
【０００２】
【従来の技術】
従来、同一の通信線を介して他の通信装置とデータの送受信を相互に行う複数の通信装置間での通信の同期をとる方式として、各通信装置が通信路上の信号の有無を監視し、通信路上に信号がない場合に送信を開始すると共に、他の通信装置が同時に送信を開始したために通信路上で信号の衝突が発生した場合には、その衝突を検知して所定の待ち時間経過後にもう一度送信を行う方式が知られている。
【０００３】
また、上記のように、信号の衝突を検知した複数の通信装置が、同一の待ち時間経過後に再び送信を行った場合には、送信された信号の衝突が繰り返されてしまうため、各通信装置で乱数を生成してこの乱数を用いて通信装置毎に異なる待ち時間経過後に送信を行うことで、信号の衝突を回避する方式が知られている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開昭５８−４７３５０号公報（第２頁）
【０００５】
【発明が解決しようとする課題】
しかし、論理演算処理によって乱数を生成する場合、生成される乱数には十分な乱雑さが得られないために各通信装置で生成された乱数が一致してしまい、したがって各通信装置が同一の待ち時間経過後に再び送信を行う結果、送信された信号の衝突が繰り返されてしまうという不都合が生じる場合がある。また、上記のような信号の衝突回避方式を、電力の供給を行う通信線を介してデータの送受信を相互に行う通信装置である電力線通信接続回路に用いた場合も、同様の不具合が生じる場合があると考えられる。
【０００６】
本発明は上記事情に鑑みてなされたもので、信号の衝突を回避するための送信待ち時間の基となる乱数の乱雑さを増大させて、送信時に信号の衝突が繰り返されることを回避できる電力線通信接続回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、電力の供給を行う通信線を介して他の電力線通信接続回路とデータの送受信を相互に行う電力線通信接続回路において、データを記憶する複数のレジスタを有するデジタル回路部と、デジタル回路部から出力されるデータを前記通信線へ出力するアナログ回路部と、前記通信線上で前記アナログ回路部から出力されたデータと前記他の電力線通信接続回路から出力されたデータとが衝突したことを検知する衝突検知回路と、前記複数のレジスタのうちいずれか一つを選択すると共に、選択したレジスタに記憶されている値を用いて乱数を生成する乱数発生回路と、前記衝突検知回路により衝突が検知された場合に、前記乱数を基に設定された時間の経過後に前記デジタル回路部から出力されるデータを前記アナログ回路部から前記通信線へ出力させる制御回路とを備えることを特徴としている。
【０００８】
請求項１に記載の発明によれば、前記衝突検知回路によって前記通信線上で前記アナログ回路部から出力されたデータと前記他の電力線通信接続回路から出力されたデータとが衝突したことが検知された場合に、前記複数のレジスタのうちいずれか一つに記憶されている値を用いて乱数発生回路によって乱数が生成され、前記乱数を基に設定された時間の経過後に前記デジタル回路部から出力されるデータが前記アナログ回路部から前記通信線へ出力される。
【０００９】
請求項２に記載の発明は、請求項１記載の電力線通信接続回路において、前記複数のレジスタと前記乱数発生回路とがバス接続されることを特徴としている。請求項２に記載の発明によれば、前記複数のレジスタと前記乱数発生回路とがバス接続される。
【００１０】
請求項３に記載の発明は、請求項１又は２に記載の電力線通信接続回路において、乱数を生成させるための乱数要求信号を受信した場合に乱数を生成するマイクロコンピュータをさらに備え、前記制御回路は、前記衝突検知回路が検知した衝突回数が所定の回数以上のとき、前記マイクロコンピュータに前記乱数要求信号を出力し、前記マイクロコンピュータは、前記乱数要求信号を受信して乱数を生成すると共に出力し、前記制御回路は、前記マイクロコンピュータにより生成された乱数を基に設定された時間の経過後に前記デジタル回路部から出力されるデータを前記アナログ回路部から前記通信線へ出力させることを特徴としている。
【００１１】
請求項３に記載の発明によれば、前記衝突検知回路が検知した衝突回数が所定の回数以上のとき、前記マイクロコンピュータで生成された乱数を基に設定された時間の経過後に前記デジタル回路部から出力されるデータが前記アナログ回路部から前記通信線へ出力される。
【００１２】
請求項４に記載の発明は、請求項１又は２に記載の電力線通信接続回路において、前記デジタル回路部から出力されるデータが前記アナログ回路部から出力される導体部を、ハイインピーダンス状態にさせるハイインピーダンス手段と、前記導体部の電圧をアナログデジタル変換して変換データを生成するアナログデジタル変換部とをさらに備え、前記乱数発生回路は、さらに前記変換データを用いて乱数を生成することが可能であり、前記制御回路は、前記衝突検知回路が検知した衝突回数が所定の回数以上のとき、前記乱数発生回路によって前記変換データを用いて生成された乱数を基に設定された時間の経過後に、前記デジタル回路部から出力されるデータを前記アナログ回路部から前記通信線へ出力させることを特徴としている。
【００１３】
請求項４に記載の発明によれば、前記デジタル回路部により出力されるデータが前記アナログ回路部から出力される導体部が、前記ハイインピーダンス手段によってハイインピーダンス状態にされ、前記アナログデジタル変換部によって前記導体部の電圧がアナログデジタル変換された変換データが生成される。そして、前記衝突検知回路が検知した衝突回数が所定の回数以上のとき、前記乱数発生回路によって前記変換データを用いて生成された乱数を基に設定された時間の経過後に、前記デジタル回路部から出力されるデータが前記アナログ回路部から前記通信線へ出力される。
【００１４】
請求項５に記載の発明は、電力の供給を行う通信線を介して他の電力線通信接続回路とデータの送受信を相互に行う電力線通信接続回路において、乱数の生成を要求する乱数要求信号を受信した場合に乱数を生成するマイクロコンピュータと、前記データを前記通信線へ出力するアナログ回路部と、前記アナログ回路部から出力されたデータと前記通信線上で前記他の電力線通信接続回路から出力されたデータとが衝突したことを検知する衝突検知回路と、前記衝突検知回路により衝突が検知された場合に、前記マイクロコンピュータへ前記乱数要求信号を出力すると共に、前記マイクロコンピュータで生成された乱数を基に設定された時間の経過後に前記データを前記アナログ回路部から前記通信線へ出力させる制御回路とを備えることを特徴としている。
【００１５】
請求項５に記載の発明によれば、前記衝突検知回路によって前記通信線上で前記アナログ回路部から出力されたデータと前記他の電力線通信接続回路から出力されたデータとが衝突したことが検知された場合、前記マイクロコンピュータで生成された乱数を基に設定された時間の経過後に、前記データが前記アナログ回路部から前記通信線へ出力される。
【００１６】
請求項６に記載の発明は、電力の供給を行う通信線を介して他の電力線通信接続回路とデータの送受信を相互に行う電力線通信接続回路において、前記データを前記通信線へ出力するアナログ回路部と、前記アナログ回路部から出力されたデータと前記通信線上で前記他の電力線通信接続回路から出力されたデータとが衝突したことを検知する衝突検知回路と、前記アナログ回路部から前記データが出力される導体部をハイインピーダンス状態にさせるハイインピーダンス手段と、前記導体部の電圧をアナログデジタル変換して変換データを生成するアナログデジタル変換部と、前記変換データを用いて乱数を生成する乱数発生回路と、前記衝突検知回路により衝突が検知された場合に、前記乱数を基に設定された時間の経過後に前記データを前記アナログ回路部から前記通信線へ出力させる制御回路とを備えることを特徴としている。
【００１７】
請求項６に記載の発明によれば、前記ハイインピーダンス手段によって前記アナログ回路部から前記データが出力される導体部がハイインピーダンス状態にされ、前記アナログデジタル変換部によって前記導体部の電圧がアナログデジタル変換された変換データが生成される。そして、前記衝突検知回路で衝突が検知されたとき、前記乱数発生回路によって前記変換データを用いて乱数が生成され、この生成された乱数を基に設定された時間の経過後に、前記データが前記アナログ回路部から前記通信線へ出力される。
【００１８】
【発明の実施の形態】
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の構成については、同一の符号を付し、その説明を省略する。
【００１９】
（第１実施形態）
図１は、第１の実施形態に係る電力線通信接続回路の構成を示すブロック図である。図１に示す電力線通信接続回路は、マイクロコンピュータ（以降、マイコンと称す）１、デジタル回路部２及びアナログ回路部３から構成され、電力の供給と通信データの伝達とを行う通信線４に接続されると共に、通信線４に接続された他の電力線通信接続回路との間でデータの送受信を行うものである。
【００２０】
マイコン１は、他の電力線通信接続回路との間でデータの送受信を行うためのプログラムを備え、デジタル回路部２との間でデータの入出力を行う。
【００２１】
また、マイコン１には、例えば人が通ったことを検出するセンサ５と照明装置６とが接続され、センサ５からの出力信号を受付けたり、照明装置６の点灯、消灯を制御したりするプログラムを備えている。そして、マイコン１は、例えばセンサ５から人が通ったことを検出したことを示す信号を受付けると、照明装置６を点灯させると共に、センサ５が設置された場所を人が通ったことを示すデータをデジタル回路部２へ出力することによって、このデータを通信線４に接続された他の電力線通信接続回路へ送信させる。また、マイコン１は、例えば、他の電力線通信接続回路から送信されてきた照明装置６の消灯を要求するデータがデジタル回路部２によって受信された場合に、このデータをデジタル回路部２から読み出して、照明装置６を消灯させる。
【００２２】
アナログ回路部３は、デジタル回路部２からシリアルに出力されたシリアルデータを電力線通信方式で用いられる信号レベルに変換して通信線４へ送信するアンプ３１と、通信線４から電力線通信方式で用いられる信号レベルで受信したシリアルデータをデジタル回路部２で用いられる信号レベルに変換してデジタル回路部２へ出力するレシーバ３２とを備える。
【００２３】
デジタル回路部２は、バッファレジスタ２０１、送信レジスタ２０２、マルチプレクサ２０３、制御回路２０４、衝突検知回路２０５、受信レジスタ２０６、バッファレジスタ２０７、乱数発生回路２０９、及び待ち時間カウンタ２１０を備える。
【００２４】
バッファレジスタ２０１は、マイコン１から出力されたデータを記憶すると共にそのデータを送信レジスタ２０２とマルチプレクサ２０３へ出力する。送信レジスタ２０２は、例えばシフトレジスタ等を用いて構成され、バッファレジスタ２０１から出力されたデータを記憶すると共に制御回路２０４からの制御信号に従って記憶したデータを１ビットずつシリアルにアンプ３１及び衝突検知回路２０５へ出力する。また、送信レジスタ２０２は、記憶していたデータをすべて出力し終わった後、通信線４でのデータの衝突が検出されなかった場合、バッファレジスタ２０１から新たに出力されたデータを取込んで記憶する。
【００２５】
なお、送信レジスタ２０２は、例えば、他の電力線通信接続回路との間で通信を行うための制御コードや、宛先アドレス等をバッファレジスタ２０１から出力されたデータに付加して記憶したり、出力したりするものであってもよい。また、送信レジスタ２０２は、記憶したデータをマンチェスタ符号等に変換して出力するものであってもよい。
【００２６】
受信レジスタ２０６は、例えばシフトレジスタ等を用いて構成され、レシーバ３２から出力されたシリアルデータを記憶すると共にパラレルデータに変換してバッファレジスタ２０７及びマルチプレクサ２０３へ出力する。なお、受信レジスタ２０６は、例えばレシーバ３２から出力されたデータを確認して、宛先のアドレスが自分宛てのデータだけをバッファレジスタ２０７へ出力したり、データに付加された制御コードからデータの先頭を検出したりするものであってもよい。
【００２７】
バッファレジスタ２０７は、受信レジスタ２０６から出力されたデータを記憶すると共に、記憶したデータをマイコン１から読み出し可能に構成される。そして、バッファレジスタ２０７は、記憶していたデータがマイコン１から読み出された後に、受信レジスタ２０６から新たに出力されたデータを取込んで記憶する。また、バッファレジスタ２０７は、記憶したデータをマルチプレクサ２０３へ出力する。
【００２８】
衝突検知回路２０５は、例えば排他的論理和回路などから構成され、送信レジスタ２０２から出力されたデータとレシーバ３２から出力されたデータとが一致しない場合に通信線４上でデータの衝突が発生したものとして、制御回路２０４へ衝突検知信号を出力する。
【００２９】
マルチプレクサ２０３は、例えばバッファレジスタ２０１、送信レジスタ２０２、受信レジスタ２０６、バッファレジスタ２０７との間でそれぞれ各レジスタのデータ幅分のパラレル信号ラインによって接続され、乱数発生回路２０９から出力されたレジスタ選択信号に応じて、バッファレジスタ２０１、送信レジスタ２０２、受信レジスタ２０６、バッファレジスタ２０７のうちいずれか一つのレジスタから出力されたデータを乱数発生回路２０９へ出力する。
【００３０】
乱数発生回路２０９は、制御回路２０４から乱数を要求する信号が出力されたとき、バッファレジスタ２０１、送信レジスタ２０２、受信レジスタ２０６及びバッファレジスタ２０７を、例えば順番に選択するように、２ビットのカウンタを用いてレジスタ選択信号を生成すると共にマルチプレクサ２０３へ出力し、マルチプレクサ２０３から出力されたデータを乱数生成のための初期値として用いて乱数を生成する。
【００３１】
この場合、初期値を用いて乱数を生成する方法としては、例えば、特開平７−３６６７３号公報の段落番号０００２〜００１１に記載のものを用いてもよく、初期値に対してビットシフト、ローテート、論理和、論理積、ビット反転等の演算処理を組み合わせて乱数として用いてもよく、あるいはバッファレジスタ２０１、送信レジスタ２０２、受信レジスタ２０６及びバッファレジスタ２０７に記憶されているデータそのものが、充分な乱雑さを有することが期待できる場合は、マルチプレクサ２０３から出力されたデータをそのまま乱数として用いてもよい。
【００３２】
なお、レジスタ選択信号を生成する手段としては、例えば前に生成した乱数の下２ビットをレジスタ選択信号として用いてもよい。
【００３３】
待ち時間カウンタ２１０は、乱数発生回路２０９から出力された乱数を、例えばダウンカウンタのカウント値として設定し、例えば水晶発振器等のクロック生成回路により生成されたクロック、例えばクロック周期が１ｍｓｅｃの基準クロックを用いてダウンカウントを行う。そして、待ち時間カウンタ２１０は、ダウンカウンタが零になったときにタイムアップ信号を制御回路２０４へ出力する。
【００３４】
制御回路２０４は、例えば順序回路等を用いて構成され、衝突検知回路２０５から衝突検知信号が出力されたとき、送信レジスタ２０２へデータの出力を中止させると共に出力中のデータを再送信可能な状態で保持させる制御信号を出力する。さらに、制御回路２０４は、乱数発生回路２０９へ乱数を要求する信号を出力し、乱数発生回路２０９で生成された乱数が待ち時間カウンタ２１０に設定され、待ち時間カウンタ２１０からタイムアップ信号が出力されたとき、制御回路２０４は、送信レジスタ２０２に保持させたデータを再び出力させる制御信号を出力する。
【００３５】
次に、上記のように構成された電力線通信接続回路の動作について説明する。まず、電力線通信接続回路が通信線４を介して他の電力線通信接続回路からデータを受信する場合、通信線４を介して他の電力線通信接続回路から送信されたデータがレシーバ３２によって取込まれると共に受信データとして受信レジスタ２０６へ出力される。次に、受信レジスタ２０６によって、レシーバ３２から出力された受信データが記憶され、受信レジスタ２０６から、記憶された受信データがバッファレジスタ２０７及びマルチプレクサ２０３へ出力される。
【００３６】
次に、バッファレジスタ２０７に、まだマイコン１によって読み出されていない前回の受信データが記憶されている場合には、バッファレジスタ２０７に記憶されている前回の受信データがバッファレジスタ２０７でそのまま保持され、一方、前回の受信データが既に読み出されている場合には、受信レジスタ２０６から出力された受信データがバッファレジスタ２０７に記憶される。さらに、受信レジスタ２０６では、レシーバ３２から出力された新たな受信データが出力された場合、この新たな受信データが記憶される。
【００３７】
次に、マイコン１によって、バッファレジスタ２０７に記憶された受信データが読み出される。
【００３８】
以上の動作により、通信線４を介して他の電力線通信接続回路から送信されたデータがマイコン１によって取込まれると共に、受信レジスタ２０６に受信されたデータが記憶され、バッファレジスタ２０７に一つ前に受信されたデータ、すなわち受信レジスタ２０６に記憶された受信データとは異なるデータが記憶される。
【００３９】
次に、図１の電力線通信接続回路が通信線４を介して他の電力線通信接続回路へデータを送信する送信動作を説明する。まず、マイコン１によって、他の電力線通信接続回路へ送信するためのデータがバッファレジスタ２０１へ出力され、バッファレジスタ２０１によってマイコン１から出力されたデータが送信データとして記憶され、バッファレジスタ２０１によって記憶された送信データが送信レジスタ２０２及びマルチプレクサ２０３へ出力される。
【００４０】
次に、送信レジスタ２０２において、有効な送信データ、すなわちまだ送信を終わっていない前回の送信データ、あるいは再度送信するための待ち状態にある送信データが記憶されている場合には、送信レジスタ２０２に記憶されている前回の送信データがそのまま保持され、一方、送信レジスタ２０２に有効な送信データが記憶されていない場合には、送信レジスタ２０２によってバッファレジスタ２０１から出力された送信データが記憶され、さらに、バッファレジスタ２０１では、マイコン１から新たなデータが出力された場合、この新たなデータが記憶される。
【００４１】
以上の送信動作により、マイコン１から出力されたデータが送信レジスタ２０２に記憶され、さらにマイコン１から新しいデータが出力されたとき、この新しいデータ、すなわち送信レジスタ２０２に記憶された送信データとは異なるデータがバッファレジスタ２０１に記憶される。
【００４２】
次に、通信線４上で送信したデータの衝突が発生した場合のデータ再送動作を説明する。まず、送信レジスタ２０２によって、記憶された送信データがアンプ３１及び衝突検知回路２０５へ出力され、アンプ３１によって、送信レジスタ２０２から出力された送信データが通信線４を介して他の電力線通信接続回路へ送信される。
【００４３】
次に、通信線４からレシーバ３２によって取込まれたデータが衝突検知回路２０５へ出力され、衝突検知回路２０５によって、送信レジスタ２０２から出力されたデータとレシーバ３２から出力されたデータとが比較され、比較されたデータが一致した場合は衝突が発生していないので送信処理が終了し、一方、比較されたデータが一致しない場合は衝突が発生しているのでデータの再送動作を行わせるべく衝突検知回路２０５から制御回路２０４へ衝突検知信号が出力される。
【００４４】
次に、制御回路２０４により、衝突検知回路２０５から出力された衝突検知信号が受付けられて乱数発生回路２０９へ乱数を要求する信号が出力される。そして、乱数発生回路２０９によって制御回路２０４から出力された乱数を要求する信号が受付けられると、乱数発生回路２０９によってレジスタ選択信号が、生成されると共にマルチプレクサ２０３へ出力され、マルチプレクサ２０３によって、乱数発生回路２０９から出力されたレジスタ選択信号に従って、バッファレジスタ２０１、送信レジスタ２０２、受信レジスタ２０６及びバッファレジスタ２０７のいずれかのレジスタから出力されたデータが選択されると共に乱数発生回路２０９へ出力される。
【００４５】
次に、乱数発生回路２０９によって、マルチプレクサ２０３から出力されたデータを初期値として用いた乱数が生成され、乱数発生回路２０９で生成された乱数が、待ち時間カウンタ２１０のカウント値として設定される。
【００４６】
次に、待ち時間カウンタ２１０によって、基準クロックを用いてカウント値がダウンカウントされ、ダウンカウンタが零になったときにタイムアップ信号が制御回路２０４へ出力される。
【００４７】
次に、制御回路２０４によって、待ち時間カウンタ２１０から出力されたタイムアップ信号が受付けられ、制御回路２０４から送信レジスタ２０２へ送信レジスタ２０２で記憶されている送信データの再送信を要求する制御信号が出力され、送信レジスタ２０２に記憶されている送信データが再度送信される。
【００４８】
以上のデータ再送動作により、衝突検知回路２０５でデータの衝突が検出された場合に、バッファレジスタ２０１、送信レジスタ２０２、受信レジスタ２０６及びバッファレジスタ２０７のうちいずれか一つを選択すると共に選択したレジスタに記憶されているデータを乱数を生成するための初期値として乱数を生成し、その乱数を基に設定された待ち時間の経過後に送信データの再送信が行われるので、乱数の乱雑さが増大されて、信号の衝突を回避するための送信待ち時間が他の電力線通信接続回路と異なる確率が増大し、送信時に信号の衝突が繰り返されることを回避することができる。
【００４９】
（第２実施形態）
図２は、第２の実施形態に係る電力線通信接続回路の構成を示すブロック図である。図２に示す電力線通信接続回路と図１に示す電力線通信接続回路とでは、下記の点で異なる。すなわち、図２に示す電力線通信接続回路では、デジタル回路部２ａは、衝突回数カウンタ２０８を備える。また、マイコン１は、乱数を生成するためのプログラムを備える。
【００５０】
衝突回数カウンタ２０８は、衝突検知回路２０５から衝突検知信号が出力された回数をカウントすると共に、カウント値が予め設定された所定の回数に達したとき、カウントアップ信号を制御回路２０４ａへ出力する。
【００５１】
制御回路２０４ａは、衝突回数カウンタ２０８からカウントアップ信号が出力されたとき、マイコン１へ乱数を要求する乱数要求信号ＲＱを出力し、マイコン１により生成された乱数が待ち時間カウンタ２１０に設定され、待ち時間カウンタ２１０からタイムアップ信号が出力されたとき、制御回路２０４ａは、送信レジスタ２０２へデータを出力させる制御信号を出力する。
【００５２】
次に、図２に示す電力線通信接続回路の動作について説明する。図２に示す電力線通信接続回路の動作と図１に示す電力線通信接続回路の動作とでは、下記の点で異なる。すなわち、図２に示す電力線通信接続回路では、通信線４上で送信したデータの衝突が所定の回数に達した場合、マイコン１により生成された乱数が待ち時間カウンタ２１０に設定される。
【００５３】
まず、図１に示す電力線通信接続回路の場合と同様にして、衝突検知回路２０５により送信データの衝突が検知されると共に、衝突検知回路２０５から衝突検知信号が出力された回数が、衝突回数カウンタ２０８によってカウントされる。そして、衝突回数カウンタ２０８のカウント値が予め設定された所定の回数に達したとき、衝突回数カウンタ２０８からカウントアップ信号が制御回路２０４ａへ出力される。
【００５４】
次に、衝突回数カウンタ２０８からカウントアップ信号が出力されると、制御回路２０４ａによりマイコン１へ乱数を要求する乱数要求信号ＲＱが出力され、マイコン１により生成された乱数が待ち時間カウンタ２１０に設定され、待ち時間カウンタ２１０からタイムアップ信号が出力されたとき、制御回路２０４ａによって送信レジスタ２０２へデータを出力させる制御信号が出力される。
【００５５】
図２に示す電力線通信接続回路では、以上の動作により、バッファレジスタ２０１、送信レジスタ２０２、受信レジスタ２０６及びバッファレジスタ２０７のいずれのレジスタの値も他の電力線通信接続回路と同一の値になっている等の理由のために、送信データの衝突が繰り返される場合であっても、レジスタの値を用いることなくマイコン１によって生成された乱数を基に設定された待ち時間の経過後に送信データの再送信が行われるので、送信時に信号の衝突が繰り返されることを回避することができる。
【００５６】
（第３実施形態）
図３は、第３の実施形態に係る電力線通信接続回路の構成を示すブロック図である。図３に示す電力線通信接続回路と図２に示す電力線通信接続回路とでは、下記の点で異なる。すなわち、図３に示す電力線通信接続回路では、アナログ回路部３ａは、ＡＤ（Ａｎａｌｏｇ　Ｄｉｇｉｔａｌ）変換器３３とスイッチ３４とを備える。また、マイコン１は、乱数の生成を行わない。
【００５７】
デジタル回路部２ｂは、マルチプレクサ２０３を備えず、バッファレジスタ２０１、送信レジスタ２０２、受信レジスタ２０６、バッファレジスタ２０７及びＡＤ変換器３３からの出力データがそれぞれ出力バッファ２１１，２１２，２１３，２１４，２１５を介して、バス接続されると共に乱数発生回路２０９ａへ出力される。また、デジタル回路部２ａは、通信状態監視部２１６を備える。
【００５８】
乱数発生回路２０９ａは、ＡＤ変換器３３から出力されたデータを初期値として生成した乱数を記憶するための記憶部２１７を備える。また、乱数発生回路２０９ａは、図１及び図２の乱数発生回路２０９と同様にして出力バッファ２１１，２１２，２１３，２１４，２１５のうちいずれか一つを選択し、選択した出力バッファにデータを出力させる制御信号を出力することによって、バッファレジスタ２０１、送信レジスタ２０２、受信レジスタ２０６、バッファレジスタ２０７及びＡＤ変換器３３のうちいずれか一つから出力されたデータを選択して取込みを行い、乱数を生成する。
【００５９】
これにより、図１及び図２に示す電力線通信接続回路のように、選択可能な各レジスタとマルチプレクサ２０３との間に選択可能なレジスタの数だけ各レジスタのデータ幅分のパラレル信号ラインによって接続する必要がないので、乱数発生回路２０９と、バッファレジスタ２０１、送信レジスタ２０２、受信レジスタ２０６、バッファレジスタ２０７及びＡＤ変換器３３とを接続するための配線を、より少なくすることができる。
【００６０】
通信状態監視部２１６は、レシーバ３２から出力されたデータを取込んで、例えば、レシーバ３２から出力されたデータが一定の時間以上変化しない場合、通信線４上にデータが出力されていない状態であることを示す信号を制御回路２０４ｂへ出力する。具体的には、通信状態監視部２１６は、例えば予め所定のタイマ値が設定された減算タイマから構成される。そして、通信状態監視部２１６は、例えばレシーバ３２から出力されたデータの立ち上がりエッジのタイミング毎に、この減算タイマに前記所定のタイマ値からの時間計測を開始させる。そして、通信状態監視部２１６は、この減算タイマがタイムアップした場合に、通信線４上にデータが出力されていない状態であることを示す信号を制御回路２０４ｂへ出力する。
【００６１】
スイッチ３４は、ハイインピーダンス手段に相当し、例えばリレースイッチ、トランジスタ等からなるアンプ３１への電源供給ラインを開放するためのスイッチであり、制御回路２０４ｂから出力された制御信号により開閉される。スイッチ３４は、例えば、アンプ３１の電源端子と電源間、及びアンプ３１のグラウンド端子とグラウンド間に設けられ、制御回路２０４ｂから出力された制御信号によりスイッチ３４が開放されると、アンプ３１への電源供給が断たれると共にアンプ３１がグラウンド電位からも絶縁され、アンプ３１が電気的にフローティング状態にされる。これにより、アンプ３１の出力インピーダンスがハイインピーダンス状態にされる。
【００６２】
なお、スイッチ３４は、例えば、アンプ３１の電源端子と電源間のみに設けられ、アンプ３１と電源との接続を断つことによって、アンプ３１の出力インピーダンスをハイインピーダンス状態にする構成であってもよい。また、出力制御可能な通信ドライバをアンプ３１として用いることにより、アンプ３１の出力インピーダンスをハイインピーダンス状態にすることが可能な構成としてもよい。
【００６３】
ＡＤ変換器３３は、入力されたアナログ電圧をデジタルデータに変換するアナログデジタル変換器であり、制御回路２０４ｂから出力された制御信号を受付けたとき、アンプ３１の出力端子部の電圧を取込んでデジタルデータに変換すると共にそのデジタルデータを出力バッファ２１５へ出力する。なお、ＡＤ変換器３３は、例えばアンプ３１の出力端子部と接続されているプリント配線基板の信号パターン、通信線４、あるいはアンプ３１の出力端子部と電気的に導通しているその他の個所の電圧を取込んでデジタルデータに変換するものであってもよい。
【００６４】
この場合、アンプ３１の出力端子部、アンプ３１の出力端子部と接続されているプリント配線基板の信号パターン、通信線４、あるいはアンプ３１の出力端子部と電気的に導通しているその他の個所が前記導体部に相当する。
【００６５】
制御回路２０４ｂは、通信状態監視部２１６から通信線４上にデータが出力されていない状態であることを示す信号が出力された場合、スイッチ３４、ＡＤ変換器３３及び乱数発生回路２０９ａへそれぞれ制御信号を出力して、アンプ３１の出力インピーダンスをハイインピーダンス状態にさせると共に、ＡＤ変換器３３によりアンプ３１の出力端子部の電圧をデジタルデータに変換させ、さらに制御回路２０４ｂは、乱数発生回路２０９ａにこのデジタルデータを初期値として乱数を生成させると共に記憶部２１７に記憶させる。
【００６６】
次に、図３に示す電力線通信接続回路の動作について説明する。図３に示す電力線通信接続回路の動作と図２に示す電力線通信接続回路の動作とでは、下記の点で異なる。すなわち、図３に示す電力線通信接続回路では、アンプ３１の出力端子部の電圧をアナログデジタル変換して得られたデータを初期値として生成された乱数が、予め、記憶部２１７に記憶される。また、制御回路２０４ｂは、衝突回数カウンタ２０８からカウントアップ信号が出力されたとき、乱数発生回路２０９ａへ、記憶部２１７に記憶されている乱数を要求する信号を出力する。
【００６７】
まず、アンプ３１の出力端子部の電圧をアナログデジタル変換して得られたデータを初期値として生成された乱数を、記憶部２１７に記憶させる動作を説明する。まず、通信状態監視部２１６によって、通信線４上にデータが出力されていない状態が検出された場合、通信状態監視部２１６から制御回路２０４ｂへ通信線４上にデータが出力されていない状態であることを示す信号が出力され、制御回路２０４ｂによって、アンプ３１の出力インピーダンスをハイインピーダンス状態にさせるべく、スイッチ３４へ制御信号が出力されてスイッチ３４が開放状態にされる。
【００６８】
これにより、アンプ３１の出力端子部は、他の電力線通信接続回路から通信線４を介して出力されたデータによって電圧が生じることがなく、また、アンプ３１の出力インピーダンスもハイインピーダンス状態にされているので、アンプ３１の出力端子部もまたハイインピーダンス状態にされる。ハイインピーダンス状態にされた出力端子部には、例えば他の信号配線パターンとの間の浮遊容量や空中を伝播する電磁波ノイズ等の影響により生じた電圧が誘起される。この場合、アンプ３１の出力端子部に誘起される電圧は、周囲のノイズ環境等の影響を受けるため、通信線４に接続された他の電力線通信接続回路と同じ電圧になる可能性は低い。
【００６９】
次に、制御回路２０４ｂからＡＤ変換器３３へアナログデジタル変換を行わせるための制御信号が出力され、ＡＤ変換器３３によって、アンプ３１の出力端子部に誘起された電圧がデジタルデータに変換されると共に、このデジタルデータが出力バッファ２１５へ出力される。この場合、アンプ３１の出力端子部に誘起された電圧は、他の電力線通信接続回路と同じになる可能性が低いので、変換されたデジタルデータもまた他の電力線通信接続回路と同じになる可能性は低い。
【００７０】
次に、制御回路２０４ｂから乱数発生回路２０９ａへ、乱数を生成して記憶部２１７に記憶させるための制御信号が出力され、乱数発生回路２０９ａによって出力バッファ２１５へデータを出力させる制御信号が出力され、出力バッファ２１５から乱数発生回路２０９ａへＡＤ変換器３３から出力されたデータが出力され、乱数発生回路２０９ａによって、ＡＤ変換器３３から出力されたデータを初期値として乱数が生成されると共にこの乱数が記憶部２１７に記憶される。
【００７１】
以上の動作により、ハイインピーダンス状態にされたアンプ３１の出力端子部の電圧をアナログデジタル変換して得られたデータを初期値として生成された乱数を、記憶部２１７に記憶させる動作を終了する。
【００７２】
なお、ハイインピーダンス状態にされたアンプ３１の出力端子部の電圧をアナログデジタル変換して得られたデータそのものが、充分な乱雑さを有することが期待できる場合は、このデータをそのまま乱数として記憶部２１７に記憶させる構成としてもよい。
【００７３】
また、図３に示す電力線通信接続回路では、衝突検知回路２０５により送信データの衝突が検知された場合であって、衝突回数カウンタ２０８のカウント値が予め設定された所定の回数に満たない場合、乱数発生回路２０９ａによって、出力バッファ２１１，２１２，２１３，２１４のうちいずれか一つが選択され、選択された出力バッファにデータを出力させる制御信号が出力されることによって、バッファレジスタ２０１、送信レジスタ２０２、受信レジスタ２０６及びバッファレジスタ２０７のうち、選択された出力バッファに接続されているレジスタから出力されたデータが乱数発生回路２０９に取込まれると共に、乱数発生回路２０９によってこのデータを初期値として用いた乱数が生成される。
【００７４】
次に、通信線４上で送信したデータの衝突が所定の回数に達した場合における図３に示す電力線通信接続回路の動作について説明する。まず、図２に示す電力線通信接続回路の場合と同様にして、衝突検知回路２０５により送信データの衝突が検知されると共に、衝突検知回路２０５から衝突検知信号が出力された回数が、衝突回数カウンタ２０８によってカウントされる。そして、衝突回数カウンタ２０８のカウント値が予め設定された所定の回数に達したとき、衝突回数カウンタ２０８からカウントアップ信号が制御回路２０４ｂへ出力される。
【００７５】
次に、衝突回数カウンタ２０８からカウントアップ信号が出力されると、制御回路２０４ｂから乱数発生回路２０９ａへ記憶部２１７に記憶されている乱数を要求する信号が出力される。そして、乱数発生回路２０９ａから待ち時間カウンタ２１０へ記憶部２１７に記憶されている乱数が、出力されると共に待ち時間カウンタ２１０のカウント値として設定され、待ち時間カウンタ２１０からタイムアップ信号が出力されたとき、制御回路２０４ｂによって送信レジスタ２０２へデータを出力させる制御信号が出力される。
【００７６】
図３に示す電力線通信接続回路では、以上の動作により、バッファレジスタ２０１、送信レジスタ２０２、受信レジスタ２０６及びバッファレジスタ２０７のいずれのレジスタの値も他の電力線通信接続回路と同一の値になっている等の理由のために、送信データの衝突が繰り返される場合であっても、レジスタの値を用いることなくハイインピーダンス状態にされたアンプ３１の出力端子部の電圧をアナログデジタル変換して得られたデータ、すなわち他の電力線通信接続回路と同じになる可能性が低いデータを初期値として生成された乱数を基に設定された待ち時間の経過後に送信データの再送信が行われるので、送信時に信号の衝突が繰り返されることを回避することができる。
【００７７】
（第４実施形態）
図４は、第４の実施形態に係る電力線通信接続回路の構成を示すブロック図である。図４に示す電力線通信接続回路と図１に示す電力線通信接続回路とでは、下記の点で異なる。すなわち、図４に示す電力線通信接続回路では、デジタル回路部２ｃは、マルチプレクサ２０３、及び乱数発生回路２０９を備えない。また、マイコン１は、乱数を生成するためのプログラムを備える。
【００７８】
また、制御回路２０４ｃは、衝突検知回路２０５から衝突検知信号が出力されたとき、マイコン１へ乱数を要求する乱数要求信号ＲＱを出力する。マイコン１は、乱数要求信号ＲＱを受付けて乱数を生成すると共にその乱数を待ち時間カウンタ２１０に設定する。
【００７９】
次に、図４に示す電力線通信接続回路の動作について説明する。図４に示す電力線通信接続回路の動作と図１に示す電力線通信接続回路の動作とでは、下記の点で異なる。
【００８０】
すなわち、図４に示す電力線通信接続回路では、衝突検知回路２０５から制御回路２０４ｃへ衝突検知信号が出力されたとき、制御回路２０４ｃによってマイコン１へ乱数を要求する乱数要求信号ＲＱが出力され、マイコン１によって生成された乱数が待ち時間カウンタ２１０に設定される。
【００８１】
図４に示す電力線通信接続回路では、以上の動作により、衝突検知回路２０５によりデータの衝突が検出された場合に、マイコン１によって乱雑さの大きい乱数が生成され、その乱数を基に設定された待ち時間の経過後に送信データの再送信が行われる。
【００８２】
（第５実施形態）
図５は、第５の実施形態に係る電力線通信接続回路の構成を示すブロック図である。図５に示す電力線通信接続回路と図３に示す電力線通信接続回路とでは、下記の点で異なる。すなわち、図５に示す電力線通信接続回路では、デジタル回路部２ｄは、衝突回数カウンタ２０８、出力バッファ２１１，２１２，２１３，２１４，２１５を備えず、ＡＤ変換器３３から出力されたデータが直接、乱数発生回路２０９ｂへ入力される。
【００８３】
次に、図５に示す電力線通信接続回路の動作について説明する。図５に示す電力線通信接続回路の動作と図３に示す電力線通信接続回路の動作とでは、下記の点で異なる。
【００８４】
すなわち、図５に示す電力線通信接続回路では、衝突検知回路２０５から制御回路２０４ｄへ衝突検知信号が出力されたとき、制御回路２０４ｄから乱数発生回路２０９ｂへ記憶部２１７に記憶されている乱数を要求する信号が出力される。そして、乱数発生回路２０９ｂから待ち時間カウンタ２１０へ記憶部２１７に記憶されている乱数が、出力されると共に待ち時間カウンタ２１０のカウント値として設定され、待ち時間カウンタ２１０からタイムアップ信号が出力されたとき、制御回路２０４ｄによって送信レジスタ２０２へデータを出力させる制御信号が出力される。
【００８５】
図５に示す電力線通信接続回路では、以上の動作により、衝突検知回路２０５によりデータの衝突が検出された場合に、ハイインピーダンス状態にされたアンプ３１の出力端子部の電圧をアナログデジタル変換して得られたデータ、すなわち他の電力線通信接続回路と同じになる可能性が低いデータを初期値として生成された乱数を基に設定された待ち時間の経過後に送信データの再送信が行われるので、送信時に信号の衝突が繰り返されることを回避することができる。
【００８６】
【発明の効果】
請求項１に記載の発明によれば、乱数を生成するための初期値として用いるデータを前記複数のレジスタから選択できるので、乱数の乱雑さを増大させて、信号の衝突を回避するための送信待ち時間を他の電力線通信接続回路より高い確率で異ならせることにより、送信時に信号の衝突が繰り返されることを回避することができる。
【００８７】
請求項２に記載の発明によれば、複数のレジスタと乱数発生回路とがバス接続されるので、複数のレジスタと乱数発生回路とを接続する配線を少なくできる。
【００８８】
請求項３に記載の発明によれば、衝突が検知された回数が所定の回数以上のとき、さらにマイクロコンピュータを用いて乱数を生成することができるので、さらに乱数の乱雑さを増大させることができる。
【００８９】
請求項４に記載の発明によれば、衝突が検知された回数が所定の回数以上のとき、さらにハイインピーダンス状態にされた導体部の電圧からアナログデジタル変換により得られた変換データを用いて乱数が生成されるので、論理演算処理によることなく乱数を生成することができ、さらに乱数の乱雑さを増大させることができる。
【００９０】
請求項５に記載の発明によれば、マイクロコンピュータにより乱雑さが大きい乱数が生成されるので、乱数の乱雑さを増大させて、信号の衝突を回避するための送信待ち時間を他の電力線通信接続回路と異ならせることにより、送信時に信号の衝突が繰り返されることを回避することができる。
【００９１】
請求項６に記載の発明によれば、ハイインピーダンス状態にされた導体部の電圧からアナログデジタル変換により得られた変換データを用いて乱数が生成されるので、論理演算処理によることなく乱数を生成することができ、乱数の乱雑さを増大させて信号の衝突を回避するための送信待ち時間を他の電力線通信接続回路と異ならせることにより、送信時に信号の衝突が繰り返されることを回避することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る電力線通信接続回路の構成を示すブロック図である。
【図２】本発明の第２の実施形態に係る電力線通信接続回路の構成を示すブロック図である。
【図３】本発明の第３の実施形態に係る電力線通信接続回路の構成を示すブロック図である。
【図４】本発明の第４の実施形態に係る電力線通信接続回路の構成を示すブロック図である。
【図５】本発明の第５の実施形態に係る電力線通信接続回路の構成を示すブロック図である。
【符号の説明】
１　　　　　　マイコン
２，２ａ，２ｂ，２ｃ，２ｄ　　　　　　デジタル回路部
３，３ａ　　　　　　　　　アナログ回路部
４　　　　　　通信線
５　　　　　　センサ
６　　　　　　照明装置
３１　　　　アンプ
３２　　　　レシーバ
３３　　　　ＡＤ変換器（アナログデジタル変換部）
３４　　　　スイッチ（ハイインピーダンス手段）
２０１　　バッファレジスタ
２０２　　送信レジスタ
２０３　　マルチプレクサ
２０４，２０４ａ，２０４ｂ，２０４ｃ，２０４ｄ　　制御回路
２０５　　衝突検知回路
２０６　　受信レジスタ
２０７　　バッファレジスタ
２０８　　衝突回数カウンタ
２０９，２０９ａ，２０９ｂ　　　　　　乱数発生回路
２１０　　待ち時間カウンタ
２１１，２１２，２１３，２１４，２１５　　出力バッファ
２１６　　通信状態監視部
２１７　　記憶部
【図１】
2004120120.tif 000003
【図２】
2004120120.tif 000004
【図３】
2004120120.tif 000005
【図４】
2004120120.tif 000006
【図５】
2004120120.tif 000007