【手続補正書】
【提出日】平成15年11月26日(2003.11.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上の第１の領域に複数のゲート電極を、第２の領域に少なくとも１つのゲート電極をそれぞれ形成した後、前記第１及び第２の領域のゲート電極の両側に第１の不純物拡散層を形成する工程と、
前記第１及び第２の領域に第１の保護膜を形成する工程と、
前記第１及び第２の領域に絶縁膜を形成し、前記第２の領域の前記絶縁膜を加工して前記第２の領域のゲート電極の両側にサイドウォールを形成するとともに、前記サイドウォールの両側の前記半導体基板の表面を露出させる工程と、
前記サイドウォールの両側で露出した前記半導体基板に前記第１の不純物拡散層と一部重なるように第２の不純物拡散層を形成する工程と、
前記第１及び第２の領域に第２の保護膜を形成する工程と、
前記第１の領域には前記第１の不純物拡散層を露出させる第１の接続孔を、前記第２の領域には前記第２の不純物拡散層を露出させる第２の接続孔を前記第１及び第２の保護膜を用いてそれぞれ形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の不純物拡散層を形成した後、前記第２の不純物拡散層上に金属シリサイド膜を形成する工程を含み、
前記第２の接続孔を形成する際に、前記第２の領域で前記金属シリサイド膜を露出させることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１及び第２の保護膜は同じエッチング特性を有する材料からなり、前記第１及び第２の接続孔を形成する工程は、前記第１及び第２の保護膜の材料に対して選択性の低い条件で前記各ゲート電極を埋め込む膜厚に形成された層間絶縁膜及び前記第１の領域側の前記第２の保護膜が貫通するまで異方性エッチングした後、前記第１及び第２の保護膜の材料に対して選択性の高い条件で前記絶縁膜を異方性エッチングする工程を含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記層間絶縁膜を形成した後、化学機械研磨法により前記層間絶縁膜の表面を平坦化する工程を更に含み、
前記化学機械研磨の際に、前記第１の領域側における前記第２のゲート上の前記第２の保護膜が除去されるまで前記層間絶縁膜を研磨することを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第２の保護膜を形成した後、前記第２の領域を覆い前記第１の領域を開口するマスクを形成し、前記マスクを用いて前記第１の領域側の前記第２の保護膜を除去することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
半導体基板上の第１の領域に複数のゲート電極を、第２の領域に少なくとも１つのゲート電極をそれぞれ形成した後、前記第１及び第２の領域のゲート電極の両側に第１の不純物拡散層を形成する工程と、
前記第１及び第２の領域に第１の保護膜を形成する工程と、
前記第１及び第２の領域に絶縁膜を形成し、前記第２の領域の前記絶縁膜を加工して前記第２の領域のゲート電極の両側にサイドウォールを形成するとともに、  前記サイドウォールの両側の前記半導体基板の表面を露出させる工程と、
前記サイドウォールの両側で露出した前記半導体基板に前記第１の不純物拡散層と一部重なるように第２の不純物拡散層を形成した後、前記第１の領域の前記絶縁膜及び前記第２の領域の前記サイドウォールを除去する工程と、
前記第１及び第２の領域に第２の保護膜を形成する工程と、
前記第１の領域には前記第１の不純物拡散層を露出させる第１の接続孔を、前記第２の領域には前記第２の不純物拡散層を露出させる第２の接続孔を前記第１及び第２の保護膜を用いてそれぞれ形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記第２の不純物拡散層を形成した後、前記第２の不純物拡散層上に金属シリサイド膜を形成する工程を含み、
前記第２の接続孔を形成する際に、前記第２の領域で前記金属シリサイド膜を露出させることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
複数のゲート電極及びソース／ドレインをそれぞれ有する各素子が形成された第１及び第２の領域を備えた半導体装置において、
前記第１の領域の前記ゲート電極間を埋め込まない程度の膜厚に第１の保護膜が形成されるとともに、前記第１の保護膜上に前記第１の領域の前記ゲート電極間を埋め込むように絶縁膜が形成されており、
前記第２の領域の前記ゲート電極のみにサイドウォールが形成されるとともに、前記第２の領域のソース／ドレイン上に金属シリサイド膜が形成され、前記サイドウォールを含む前記第２の領域の前記ゲート電極を覆うように第２の保護膜が形成されており、
前記第１及び第２の保護膜の一部が側面から露出する第１及び第２の接続孔がそれぞれ形成されており、前記第１及び第２の接続孔を介して前記第１の領域のソース／ドレイン及び前記金属シリサイド膜と電気的に接続されるように各配線が形成されていることを特徴とする半導体装置。
【請求項９】
複数のゲート電極及びソース／ドレインをそれぞれ有する各素子が形成された第１及び第２の領域を備えた半導体装置において、
前記第１及び第２の領域に、合計した膜厚が前記第１の領域の前記ゲート電極間を埋め込まない程度の膜厚に第１及び第２の保護膜が形成され、
前記第１の領域では、全面を覆うように前記第１及び第２の保護膜が形成されており、
前記第２の領域では、前記ゲート電極の側面及びその近傍のみに前記第１の保護膜が形成されるとともに、前記第２の領域のソース／ドレイン上に金属シリサイド膜が形成され、全面を覆うように第２の保護膜が形成されており、
前記第１及び第２の保護膜の一部が側面から露出する第１及び第２の接続孔がそれぞれ形成されており、前記第１及び第２の接続孔を介して前記第１の領域のソース／ドレイン及び前記金属シリサイド膜と電気的に接続されるように各配線が形成されていることを特徴とする半導体装置。
【請求項１０】
半導体基板上に少なくとも１つのゲート電極を形成した後、前記ゲート電極の両側に第１の不純物拡散層を形成する工程と、
第１の保護膜と絶縁膜を形成する工程と、
前記絶縁膜を加工して前記ゲート電極の両側にサイドウォールを形成するとともに、前記サイドウォールの両側の前記半導体基板の表面を露出させる工程と、
前記サイドウォールの両側で露出した前記半導体基板に前記第１の不純物拡散層と一部重なるように第２の不純物拡散層を形成する工程と、
前記サイドウォールを除去する工程と、
前記第２の不純物拡散層上に金属シリサイド膜を形成する工程と、
第２の保護膜を形成する工程と、
前記第１の不純物拡散層を露出することなく前記金属シリサイド膜を露出する接続孔を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
第４の態様は、複数のゲート電極及びソース／ドレインをそれぞれ有する各素子が形成された第１及び第２の領域を備えた半導体装置であって、前記第１及び第２の領域に、合計した膜厚が前記第１の領域の前記ゲート電極間を埋め込まない程度の膜厚に第１及び第２の保護膜が形成され、前記第１の領域では、全面を覆うように前記第１及び第２の保護膜が形成されており、前記第２の領域では、前記ゲート電極の側面及びその近傍のみに前記第１の保護膜が形成されるとともに、前記第２の領域のソース／ドレイン上に金属シリサイド膜が形成され、全面を覆うように第２の保護膜が形成されており、前記第１及び第２の保護膜の一部が側面から露出する第１及び第２の接続孔がそれぞれ形成されており、前記第１及び第２の接続孔を介して前記第１の領域のソース／ドレイン及び前記金属シリサイド膜と電気的に接続されるように各配線が形成されていることを特徴とする。
第５の態様は、半導体装置の製造方法であって、半導体基板上に少なくとも１つのゲート電極を形成した後、前記ゲート電極の両側に第１の不純物拡散層を形成する工程と、第１の保護膜と絶縁膜を形成する工程と、前記絶縁膜を加工して前記ゲート電極の両側にサイドウォールを形成するとともに、前記サイドウォールの両側の前記半導体基板の表面を露出させる工程と、前記サイドウォールの両側で露出した前記半導体基板に前記第１の不純物拡散層と一部重なるように第２の不純物拡散層を形成する工程と、前記サイドウォールを除去する工程と、前記第２の不純物拡散層上に金属シリサイド膜を形成する工程と、第２の保護膜を形成する工程と、前記第１の不純物拡散層を露出することなく前記金属シリサイド膜を露出する接続孔を形成する工程とを含むことを特徴とする。