【事件の表示】
　平成１１年特許願第２７１８２４号「積層インダクタおよびその製造方法」拒絶査定に対する審判事件［平成１３年　４月　６日出願公開、特開２００１−　９３７３４］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１１年９月２７日の出願であって、平成１５年３月２６日付で拒絶査定がなされ、これに対し、同年５月１日に拒絶査定に対する審判請求がなされるとともに、同年５月３０日付で手続補正がなされたものである。
　
　
第２　平成１５年５月３０日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１５年５月３０日付の手続補正を却下する。
　
［理由］
１　補正後の本願発明
　本件補正により、特許請求の範囲の請求項１〜６は、以下のとおり補正された。
「【請求項１】　電気絶縁層と導体パターンが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（２）中に積層方向に重畳したコイル（３）が形成されるとともに、このコイルの両端が引出導体（４）を介して外部電極（５）に接続され、インダクタンス値が１５ｎＨ未満である高周波用の積層インダクタ（１）において、
　前記電気絶縁層体は縦１ｍｍ、横０．５ｍｍ、高さ０．５ｍｍの直方体状であり、
　前記コイルは、２層当たりに１巻が形成されており、導体幅（Ｗ）が３０〜４９μｍであり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が０．４〜３であることを特徴とする積層インダクタ。
　【請求項２】　電気絶縁層と導体パターンが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（２）中に積層方向に重畳したコイル（３）が形成されるとともに、このコイルの両端が引出導体（４）を介して外部電極（５）に接続され、インダクタンス値が１５ｎＨ未満である高周波用の積層インダクタ（１）において、
　前記電気絶縁層体は縦１ｍｍ、横０．５ｍｍ、高さ０．５ｍｍの直方体状であり、
　前記コイルは、２層当たりに１巻が形成されており、導体幅（Ｗ）が２０〜３０μｍであり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が２〜３であることを特徴とする積層インダクタ。
　【請求項３】　電気絶縁層と導体パターンが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（２）中に積層方向に重畳したコイル（３）が形成されるとともに、このコイルの両端が引出導体（４）を介して外部電極（５）に接続され、インダクタンス値が１５ｎＨ以上である高周波用の積層インダクタ（１）において、
　前記電気絶縁層体は縦１ｍｍ、横０．５ｍｍ、高さ０．５ｍｍの直方体状であり、
　前記コイルは、２層当たりに１巻が形成されており、導体幅（Ｗ）が３０〜４３μｍであり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が０．３〜０．６６７であることを特徴とする積層インダクタ。
　【請求項４】　コイル（３）全体が外部電極よりも内側に配置していることを特徴とする請求項１から請求項３までのいずれかに記載の積層インダクタ。
　【請求項５】　請求項１から請求項４までのいずれかに記載の積層インダクタを印刷積層方式で製造する際に、
　コイル（３）を形成するときに当該コイルの芯部分に電気絶縁層を形成するようにしたことを特徴とする積層インダクタの製造方法。
　【請求項６】　請求項１から請求項４までのいずれかに記載の積層インダクタを印刷積層方式で製造する際に、
　コイル（３）を形成するときに、コイルの段差部分の外側に滲み防止層を形成するようにしたことを特徴とする積層インダクタの製造方法。」
　
２−１　新規事項について
　補正後の請求項１〜３に係る発明において、本件補正以前の「前記コイルは、」という記載を「前記コイルは、２層当たりに１巻が形成されており、」と補正している。
　審判請求人は、審判請求書の請求理由の手続補正書において、「同手続補正書における「２層当たりに１巻が形成されており」（請求項１〜３、段落【０００９】〜【０〜１１】）の補正事項は、出願当初の明細書の段落【００２６】〜【００３７】の記載および図面の図５の記載に基づくものである。」と主張しているが、この補正された記載において、「２層」とは、どのような層であるのか、明細書中に直接的には明示されていない。
　また、１巻のコイルを形成するためには、本願のように、Ｊ字型に印刷した導電ペーストとＬ字型に印刷した導電ペーストとを接続するものの他に、２つのＬ字型に印刷した導電ペーストを接続するもの、矩形状の導体パターンを接続するもの等がある（例えば、特開平１１−２４３０２６号公報を参照のこと）し、１巻のコイルを次の１巻のコイルと接続するためには、本願のように、直接導電ペースト同士を接続するものの他に、スルーホールを介して接続するもの等があるが、これら全部が本願明細書に記載されている訳ではない。
　さらに、本願の出願当初の明細書の段落【００２６】〜【００３７】の記載および図面の図５に記載のものは、「コイル（３）を形成するときに当該コイルの芯部分に電気絶縁層を形成するようにした」（【請求項５】を参照のこと）ものであり、「コイル（３）を形成するときに、コイルの段差部分の外側に滲み防止層を形成するようにした」（【請求項６】を参照のこと）ものであるが、「前記コイルは、２層当たりに１巻が形成されており、」部分の記載には、本願の出願当初の明細書に記載されていないもの、すなわち、コイルを形成するときに、当該コイルの芯部分に電気絶縁層を形成しないものや、コイルの段差部分の外側に滲み防止層を形成しないものも含まれることになる。
　してみると、「前記コイルは、２層当たりに１巻が形成されており、」という記載は、出願当初の明細書の段落【００２６】〜【００３７】の記載および図面の図５の記載に基づくもののみを意味するとは認められず、また、発明の詳細な説明中には、他にこの点についての具体的な記載も見あたらない。
　したがって、「前記コイルは、２層当たりに１巻が形成されており、」という記載は、新規事項を含む記載であり、願書に最初に添付した明細書又は図面に記載されていたものとは認められない。
　また、補正後の請求項４〜６に係る発明は、請求項１〜３に係る発明を引用して記載されているので、補正後の請求項１〜３に係る発明と同様に、新規事項を含む記載を有するものである。
　
２−２　新規事項についてのむすび
  以上のとおり、本件補正は、特許法１７条の２第３項の規定に違反するものである。
　
３−１　独立特許要件について
　次に、本件補正の独立特許要件について、検討する。
　
３−２　引用刊行物及び該引用刊行物記載の発明
刊行物１．特開平８−１３８９４１号公報（原審拒絶理由通知において引用）
刊行物２．特開昭５７−５２１１４号公報（原審拒絶理由通知において引用）
刊行物３．特開平２−１２３７０６号公報（原審拒絶理由通知において引用）
刊行物４．特開平１１−１０３２２９号公報（原審拒絶理由通知において引用）
刊行物５．特開平１１−２４３０２６号公報（新たな刊行物）
　
　刊行物１には、
「【０００８】しかしながら、このような提案においても、次の２つの欠点を有している。
（１）厚膜導体印刷技術を用いて、小型の積層型セラミックチップインダクタ（例えば、外形サイズ２．０ｍｍ×１．２５ｍｍや１．６ｍｍ×０．８ｍｍ等）を製造する場合においては、微細な印刷の為、製造上の歩留り等を考慮すると１．５ターン程度以下が実用範囲であり、より大きいインピーダンスを有する積層型セラミックチップインダクタを製造する場合には、高積層化する必要がある。
【０００９】（２）印刷厚膜導体層は、同一平面内でターン数を増やすには、厚膜導体幅を細くする必要があるが、導体幅を細くすると導体抵抗が増加するので印刷厚みを厚くする必要がある。ところが、印刷導体幅を細くするにつれ、印刷解像度を保持するには、導体厚みは薄くせざるを得ない（例えば印刷導体幅７５μｍの場合、乾燥厚み１５μｍ程度が限界と思われる）。
【００１０】従って、上述のように厚膜印刷導体のターン数を単純に増やす方法は、多少積層数を減じる効果が認められるものの余り実用的なものではない。」こと、
「【００１２】さらに、もう一つの例として、特開昭６０−１７６２０８号公報では、磁性体層とコイル形成用の約半ターンの導体を交互に積層する積層部品において、コイル形成用の導体として金属箔の打ち抜き導体パターンを用いることで、導体抵抗値の低減を実現したことが開示されている。しかし近年の部品の小型化に対応して、微小な平面部に導体を形成できるように金属箔を精度良く打ち抜くことは極めて困難であり、ましてや１ターン以上巻回する複雑なコイル状パターンを形成することは不可能である。また、打ち抜いた複数の金属箔を精度良くシート状磁性体層上に、一定ピッチで並べることも困難である。更にシート状磁性体層を挟んで上下に隣接する金属箔同士をそのパターンの端部で接続する際、接合技術が低いと接続不良を発生する場合もあり得るのである。」こと、
「【００２７】図１において１，３，６はシート状磁性体層である。２，５は所望のパターンを有するレジスト膜を形成した後メッキにより導体パターンを形成する電鋳法で形成され、それぞれシート状磁性体層１，６に転写される巻回コイル状メッキ導体である。４は巻回コイル状メッキ導体２，５を互いに接続するための貫通孔である。」こと、
「【００４５】最も一般的なペースト状フォトレジストの場合で、４０μｍ程度の導体幅と３０〜４０μｍ程度の厚みの導体パターンを得ることができる。
【００４６】この場合、例えば２．０×１．２５ｍｍ２サイズの平面内に５ターン程度の巻回導体パターンを、１．６×０．８ｍｍ２サイズの平面内に３ターン程度のパターンを容易に形成できる。」こと、
「【００７９】このようなプロセスにより、外形２．０×１．２５ｍｍ、厚み０．８ｍｍの積層型セラミックチップインダクタを得た。内部導体は約２．５ターンの巻回コイル状メッキ導体２および５の２層構造となっており、合計５ターンの巻回コイル状導体線路を有しているため、周波数１００ＭＨｚでのインピーダンス値は、約７００Ω得ることができた。」こと、
「【００８５】図７は本発明の第２の実施例における積層型セラミックチップインダクタの構造を示す分解斜視図である。
【００８６】図７において１３，１８はシート状磁性体層、１５は貫通孔１６を形成したシート状磁性体層である。１４は電鋳法で形成された転写用の巻回コイル状メッキ導体、１７は貫通孔１６を形成したシート状磁性体層に印刷された厚膜導体である。電鋳法で形成された転写用の巻回コイル状メッキ導体１４と印刷された厚膜導体１７は、貫通孔１６を介して互いに接続する。
【００８７】以上のように構成された積層型セラミックチップインダクタの製造方法を以下に示す。
【００８８】まず初めに、転写用の巻回コイル状メッキ導体１４の作製は、実施例１と同様の電鋳法により行うことができる。
【００８９】本実施例では、１．６×０．８ｍｍ２サイズの平面内に幅約４０μｍ、厚さ３５μｍのパターンルールで約３．５ターンのパターンを得た。」
「【０１０７】図８は本発明の第３の実施例における積層型セラミックチップインダクタ構造を示す分解斜視図である。
【０１０８】図８において１９，２４はシート状磁性体層、２１は貫通孔２２を有するシート状磁性体層である。２０，２３は電鋳法で形成された転写用の巻回コイル状メッキ導体である。２５はシート状磁性体層２１に形成された貫通孔２２を充填するように印刷された厚膜導体である。電鋳法で形成された転写用の巻回コイル状メッキ導体２０，２３と印刷された厚膜導体２５は、貫通孔２２を介して互いに接続する。
【０１０９】以上のように構成された積層型セラミックチップインダクタの製造方法を以下に示す。
【０１１０】まず初めに、電鋳法による転写用の巻回コイル状メッキ導体２０，２３の作製法は、実施例１と同様の電鋳法により行うことができる。
【０１１１】本実施例では、１．６×０．８ｍｍ２サイズの平面内に幅約４０μｍ、厚さ３５μｍのパターンルールで、転写用の巻回コイル状メッキ導体２０は、約３．５ターン、転写用の巻回コイル状メッキ導体２３として約２．５ターンのパターンを得た。」こと、
「【０１３３】まず、実施例２と同様に、１．６×０．８ｍｍ２サイズの平面内に幅約４０μｍ、厚さ３５μｍのパターンルールで約３．５ターンのパターンの転写用の巻回コイル状メッキ導体１４を得た。」こと、
「【０１５０】実施例２と同様に、１．６×０．８ｍｍ２サイズの平面内に幅約４０μｍ、厚さ３５μｍのパターンルールで約３．５ターンのＡｇ導体パターン３８（転写用の巻回コイル状メッキ導体１４と一致する）をベースステンレス板３６上に得た。Ａｇ導体パターン３８とベースステンレス板３６の間には導電性のＡｇ離型層（ストライクＡｇメッキ層）３７が形成される（図１１（ａ））。」こと、
「【０１７０】（比較例）次に、上記各実施例に対する比較例を図面を用いて、説明する。
【０１７１】図１４は上記比較例における積層型セラミックチップインダクタの製造方法を示す斜視図である。
【０１７２】図１４において１０１，１１１はシート状磁性体層、１０２，１０４，１０６，１０８，１１０は、約半ターンの巻回コイル状導体を形成するための厚膜導体層である。
【０１７３】１０３，１０５，１０７，１０９は前記約半ターンの厚膜導体を積層するための絶縁層の役割を行うシート状磁性体層であって、約半ターンの導体層の縁端部のみ導体が露出されるように配置、積層されるものである。
【０１７４】以上のように構成された積層型セラミックチップインダクタの製造方法を以下に示す。
【０１７５】まず初めに、図１４（ａ）に示すように、フェライトペーストを矩形に印刷し、シート１０１を得る。次に、シート１０１上に導電ペーストを約１／２ターン印刷し、導体線路１０２を形成する（図１４（ｂ））。
【０１７６】さらに、導体線路１０２の一部を隠すように、フェライトペーストを印刷することにより、シート１０３を形成する（図１４（ｃ））。
【０１７７】そして、導体線路１０２端部に接続されるように、Ａｇ導電ペーストを印刷することにより、約１／２ターンの厚膜導体層１０４を形成する（図１４（ｄ））。
【０１７８】以下同様に、図１４（ｅ）〜（ｋ）に示すように印刷積層し、高温焼結し、合計２．５ターンの巻回コイル状導体線路を有するセラミック積層体を得る。
【０１７９】本比較例では、１．６×０．８ｍｍサイズの平面内に幅約１５０μｍ、印刷乾燥厚さ１２μｍのパターンルールで導体パターンを得た。
【０１８０】内部導体は２．５ターンの巻回コイル状導体を有しているため、１００ＭＨｚにおけるインピーダンスは、約１５０Ω得ることができた。
【０１８１】直流抵抗値は、焼結後の巻回コイル状導体厚みが約８μｍとなり、約０．１６Ωであった。
【０１８２】本比較例では計１１層もの積層構造でありながら、巻回コイル状導体は２．５ターンしか得られず、このため積層数の割りには、インピーダンスが小さく、また導体抵抗値もインピーダンス値に対して大きい。
【０１８３】また工程が煩雑で、各導体層間での接続信頼性にも乏しい。ところで本比較例においても、各厚膜導体層を本実施例における電鋳法によるメッキ導体パターンを転写することにより形成して、導体抵抗値を下げることは可能であるが、積層数の低減、インピーダンス値の増加等の効果は期待できるものではない。」ことが、図１〜図１７と共に記載されている。
　
　刊行物２には、「１．絶縁性基板上に、導体幅２０〜２００μｍ、導体間隔０．５〜１００μｍ、導体厚１５〜２００μｍの渦巻状導電体パターンが形成されており、該渦巻状導電体パターンの形成された絶縁性基板が渦巻状導電体パターンの電流の向きが同じになる様に接続して２層以上積層されている事を特徴とするフアインコイル
２．絶縁性基板上に、導体幅２０〜２００μｍ、導体間隔０．５〜１００μｍ、導体厚１５〜２００μｍの渦巻状導電体パターンが形成されており、該渦巻状導電体パターンの形成された絶縁性基板が渦巻状導電体パターンの電流の向きが同じになる様に接続して２層以上積層され、かつ該積層された渦巻状導電体パターンの少なくとも上下に磁性体が存在する事を特徴とするフアインコイル」（１頁、特許請求の範囲第１、２項）であり、「小型で高性能なコイルを得る為には、配線密度と導体幅はおのずと関連する為、導体膜厚は出来るだけ大きくする必要が生じる。しかしながら、製造法とのかかわりから、導体幅としては２０〜２００μｍ特に４０〜１４０μｍ、導体間隔としては０．５〜１００μｍ特に１〜６０μｍ、導体厚としては１５〜２００μｍ特に２０〜２００μｍが好ましい範囲である。」（第３頁右上欄第２〜９行）こと、「本発明の渦巻状導電体パターンは、絶縁性基板の片側だけに形成するだけでも良い」（第３頁左下欄第８〜９行）ことが図面と共に記載されている。
　
　刊行物３には、「（１）基板の表面に導体膜を形成し、該導体膜の不要部分をドライエッチングにより除去して上記導体膜の幅と厚みの比率（厚み／幅）が０．２以上５．０以下のコイル導体を形成したことを特徴とする高周波コイル。」（第１頁、特許請求の範囲第１項）であり、「本発明は、基板上にコイル導体を形成してなる高周波コイルに関し、特にコイル導体の幅及び隣合うコイル導体の間隔を小さくすることによりコイルの小型化をはかり、かつコイル導体の厚みを大きくすることによりコイルのＱを向上できるようにした構造及びその製造方法に関する。」（第１頁右下欄第１〜６行）こと、「ところで、上記従来の高周波コイルにおいては、コイル導体をスパッタリング等の薄膜技術により形成することから、このコイル導体の厚みが薄い分導体抵抗が大きくなり、Ｑが低いという問題があり、このＱの向上が要請されている。
　ここで、上記Ｑを向上させるには、コイル導体の幅あるいは厚みの少なくとも一方を大きくして導体抵抗を小さくしてやればよいことが知られている。しかし、コイル導体の幅を大きくすれば、コイル形状が大きくなってしまうという別の問題が発生して好ましくない。そこで、コイル導体の厚みのみを大きくすること、すなわち上記薄膜技術により形成されたコイル導体の上面に、さらにコイル導体を重ねて形成して厚みを大きくすることが考えられる。」（第２頁左上欄第６〜２０行）こと、「絶縁膜の導体表面より上側部分を除去した状態を示す第１図において、１は本実施例のチップ型の高周波コイルであり、これはガラス又はセラミックスからなる絶縁体基板２の上面の中央部に、膜厚２〜５０μｍ，線幅１０μｍ，間隔１０μｍの金属膜からなるスパイラル状のコイル導体４をパターン形成するとともに、上記基板２上面の左，右縁部に端子電極３ａ，３ｂを形成して構成されている。また、上記コイル導体４の外端部４ａは図面左側の端子電極３ａに接続されており、内端部４ｂは後述するリード電極８を介して図面右側の端子電極３ｂに接続されている。」（第３頁左上欄第１９行〜同頁右上欄第１０行）こと、「なお、上記実施例では、ガラス基板２上に、コイル導体４及び絶縁膜５を一層形成した場合を例にとって説明したが、本発明は上記実施例のコイル１において、上記絶縁膜５の上面にさらにコイル導体，絶縁膜を繰り返し形成してなる多層コイルにも適用でき」（第４頁右下欄５〜１０行）ること、「以上のように本発明に係る高周波コイル及びその製造方法によれば、基板上に形成された導体膜をドライエッチングで処理してコイル導体を形成したので、加工精度を向上して寸法精度に優れ、かつ幅に対して厚みの大きなコイルパターンが形成できるとともに、Ｑを向上できる効果がある。」（第５頁左上欄第８〜１３行）ことが、第１図〜第３図と共に記載されている。
　
　刊行物４には、
「【請求項１】内部に導体パターンで形成された受動素子を有する多層基板を用いた高周波部品であって、
　前記高周波部品の一方の表面に外部接続電極を有すると共に、
　前記高周波部品の外部接続電極が設けられた面の反対側となる面近傍でかつ高周波部品の内部に接地電極を設けた
　ことを特徴とする高周波部品。
【請求項２】請求項１において、前記多層基板内の受動素子により、フィルタ、カプラ、フェイズシフタのいずれかの機能またはこれらを複合した機能を持たせたことを特徴とする高周波部品。
【請求項３】請求項１または２において、
　多層基板内の受動素子のうち、コンデンサは、前記高周波部品を構成する多層基板の積層方向で前記接地電極がある側に偏在させ、かつ前記接地電極をコンデンサ電極の一部として用いたことを特徴とする高周波部品。
【請求項４】請求項１から３までのいずれかにおいて、
　多層基板内の受動素子のうち、インダクタンス素子は、多層基板の積層方向で前記外部接続電極が形成される側に偏在させて設けたことを特徴とする高周波部品。
【請求項５】請求項４において、
　前記外部接続電極を形成する導体パターンは、前記インダクタンス素子を形成するパターンに対し、積層方法での重なりを回避して形成したことを特徴とする高周波部品。」、
「【００２９】
【発明の実施の形態】図１（Ａ）は本発明による高周波部品の一実施例を示す外観図である図３（Ａ）のＹ−Ｙ断面図、図１（Ｂ）はその等価回路図、図２は本実施例の高周波部品の積層構造を示す斜視図である。図１〜図３において、高周波部品１０は、シート法あるいはスクリーン印刷法によりセラミックや樹脂からなる基板材料と導体とを積層してなる多層基板１１からなり、該多層基板１１の一方の表面に外部接続電極１５−１〜１５−４を有し、かつ、多層基板１１の外部接続電極１５−１〜１５−４が設けられた面の反対側となる面近傍でかつ高周波部品１０の内部に接地電極１２を設けてなる。
【００３０】本実施例の発明の高周波部品は、多層基板内に、コンデンサ部１３を、前記高周波部品を構成する多層基板１１の積層方向で接地電極１２がある側に偏在させ、かつ接地電極１２をコンデンサ電極の一部として設けている。
【００３１】
　また、コイル部１４からなるインダクタンス素子は、多層基板１１の積層方向で外部接続電極１５−１〜１５−４が形成される側に偏在させて設けている。コンデンサ部１３とコイル部１４との間には、導体層を含まないスペース層１６を介在させる。
【００３２】外部接続電極１５−１〜１５−４を形成する導体パターンは、インダクタンス素子を形成するコイル部１４の導体パターンに対し、積層方向に見てΔＬで示す間隔を有することにより、積層方法での重なりを回避して形成している。」こと、
「【００３５】シート２０−２〜２０−４上にはコイル部１４が以下に説明するようにヘリカル形状に構成されている。すなわち、本実施例においては、コイル１０３はシート２０−２〜２０−４上のコ字形の電極２２、２４、２６により形成されており、コ字形の電極２２の一端は、シート２０−２の端部３５に露出し、他端はシート２０−２を貫通するスルーホール電極２３に接続する。該スルーホール電極２３は、次層のシート２０−３上のコ字形の電極２４の一端に接続し、該電極２４の他端は、シート２０−３を貫通するスルーホール電極２５を介して、次層のシート２０−４上のコ字形電極２６の一端に接続する。該コ字形電極２６の他端３６は、シート２０−４の端部に露出させる。」こと、
「【００５６】請求項５によれば、前記外部接続電極を形成する導体パターンを、前記インダクタンス素子を形成するパターンに対し、積層方法での重なりを回避して形成したので、インダクタンス素子のＱの低下を防止することができる。」ことが、図１〜図３と共に記載されている。
　
　刊行物５には、
「【０００２】
【従来の技術】本発明の対象である積層インダクタの製造方法の骨子を図３に基づいて説明する。絶縁層を所定の厚みまで積み重ねたブロック１の上に誘電体ペーストを薄く塗って誘電体層２を形成し、その上にＬ字型の導体パターン３を印刷形成する。このとき、導体パターン３は互いに垂直をなすパターン部分３ａとパターン部分３ｂから構成されており、係るパターン部分３ａ，３ｂは同時に印刷形成されている。そして、図５（Ａ）に示すように、導体パターン３の印刷工程は、一方向から行われている。
【０００３】次に、導体パターン３の一部分を覆うように、誘電体層２の上に誘電体層４を印刷形成する。この誘電体層４は、誘電体層２の１／２の面積を覆うように形成されている。これにより、導体パターン３の下側に形成された誘電体層２と、上側に形成された誘電体層４が表面の１／２ずつ覆うことになり、基板の長手方向に沿った中心線を境に両側に誘電体層２，４が存在することになる。
【０００４】次に誘電体層２と誘電体層４にまたがって、これらの表面にＬ字型の導体パターン５を印刷形成する。この導体パターン５の一端部分は誘電体層２の表面に露出していた導体パターン３の一端部分とつながる。
【０００５】次に、前工程で誘電体層４を形成しなかった部分を覆うように、基板の反対側の半分を覆うように誘電体層６を印刷形成する。これにより、露出していた導体パターン３の全部と、導体パターン５の接続部分を含む一部が覆われることになる。この状態では、基板の長手方向に沿った中心線を境に、両側に誘電体層４，６が存在する。
【０００６】次に誘電体層４と誘電体層６にまたがって、これらの表面にＬ字型の導体パターン７を印刷形成する。この導体パターン７の一端部分は誘電体層４の表面に露出していた導体パターン５の他端部分とつながる。
【０００７】以上の積層手順を繰り返し、図４に示すような誘電体チップ８の内部に前記導体パターン３，５，７……がつながった所定ターン数の螺旋状コイル９を埋め込んだものを形成し、最終的に全体を焼成する。また、誘電体チップ８の両端部分の表面に外部電極１０を印刷形成する。この外部電極１０は内部に埋め込まれた螺旋状コイル９の両端につながっている。
【０００８】
【発明が解決しようとする課題】ところで、電子部品のさらなる小型化に伴い、積層インダクタの小型化が望まれており、例えば、幅１．０ｍｍ，奥行き０．５ｍｍ，高さ０．５ｍｍ（１００５サイズ）以下の積層インダクタを製造する必要がある。係るサイズの積層インダクタでは、図５（Ｂ）に示すように、螺旋状コイルを構成する導体パターンの幅Ｌは約１００μｍ以下となる。
【０００９】しかしながら、上記した従来の積層インダクタの製造方法によって製造される積層インダクタでは、導体パターンを形成する際に、印圧によって、導体パターンの印刷開始側部分はつぶれて、導体パターンの膜厚が薄くなる領域が発生してしまう。この膜厚が薄くなる領域の長さｌは、約２０μｍとなる。
【００１０】すると、図５（Ｂ）に示す導体パターン３の場合には、パターン部分３ａの長手方向と印刷方向が直交するため、パターン部分３ａ全体における膜厚が薄くなる領域の占める割合が大きくなる。しかも、上記のように幅Ｌが１００μｍ以下となった場合には、パターン部分３ａの全面積の２０％以上が膜厚の薄い領域となり、この現象は、幅Ｌが狭くなるほど顕著となる。その結果、電気抵抗（直流抵抗）は高くなり、また数百ＭＨｚ以上の高周波領域において、Ｑ値が低くなってしまう。このようにＱ値が低くなると、共振器等の一部にも使用することを考えた場合には致命的な欠陥となり、せっかく小型化が図れても所望の特性が得られず製品的価値がなくなり、実用に供し得なくなる。
【００１１】本発明は、上記した背景に鑑みてなされたもので、その目的とするところは、上記した問題点を解決し、たとえチップ形状の小型化を図ったとしても、螺旋状コイルの膜厚を、極端に薄くなる領域の占める割合を可及的に抑制し、所望の電気抵抗を得られ、さらに、数百ＭＨｚ以上の高周波領域においてもＱ値を大きくとれる積層インダクタの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
　上記した問題を解決するため、本発明に係る積層インダクタの製造方法では、導体パターンと絶縁層とを交互に印刷形成して順次積層することで、チップの内部に前記導体パターンがつながった螺旋状コイルを埋め込んだものを形成し、最終的に全体を焼成する積層インダクタの製造方法であって、前記導体パターンは、複数の矩形状のパターン要素を接続することにより構成し、前記パターン要素の印刷方向を、そのパターン要素の長手方向と平行な方向とした（請求項１）。」こと、
「【００２４】また、本形態では、両パターン要素３ａ，３ｂの接続部分を、第１パターン要素３ａの印刷終了側と第２パターン要素３ｂの印刷開始側とで行うようにしている。従って、第２パターン要素３ｂの膜厚が薄くなる領域には、第１パターン要素３ａの正常な膜厚の部分が存在しているので、導体パターン３全体を見た場合に、その途中で膜厚が極端に薄くなる部分はなく、全体でほぼ所望の膜厚を確保でき、所定の電気抵抗・Ｑ値を得ることができる。しかも、そのように両パターン要素３ａ，３ｂの接続部分で一方のパターン要素（この場合には第２パターン要素３ｂ）の膜厚が薄くなるため、係る接続部分で膜厚が正常なパターン要素の２枚分に突出することがなくなることが期待できる。」こと、
「【００３３】
【発明の効果】以上のように、本発明に係る積層インダクタの製造方法では、誘電体チップの内部に埋め込まれた螺旋状コイルを構成するパターン要素の印刷方向を、パターン要素の長手方向と平行になる方向にしたため、パターン要素の幅方向では膜厚が均一になり、パターン要素の印刷開始側の部分（長手方向の一端）の膜厚が薄くなるものの、係る膜厚が薄くなる部分の長さは、導体パターンの長手方向の長さと比較して非常に短くなる。よって、パターン要素ひいては螺旋状コイルの電気抵抗が高くなることを可及的に防ぐことができるとともに、Ｑ値の大きな高性能な積層インダクタを実現できる。
【００３４】そして、本発明に係る積層インダクタの製造方法によって製造された製品は、導体パターンの幅を小さくすることができるので、小型化され、Ｑ値の高い積層インダクタを製造することができる。」ことが、図１〜図５と共に記載されている。
　以上の記載から、刊行物５には、「絶縁層を所定の厚みまで積み重ねたブロック１の上に誘電体ペーストを薄く塗って誘電体層２を形成し、その上にＬ字型の導体パターン３を印刷形成し、次に、導体パターン３の一部分を覆うように、誘電体層２の上に誘電体層４を印刷形成し、次に誘電体層２と誘電体層４にまたがって、これらの表面にＬ字型の導体パターン５を印刷形成すると、この導体パターン５の一端部分は誘電体層２の表面に露出していた導体パターン３の一端部分とつながり、次に、前工程で誘電体層４を形成しなかった部分を覆うように、基板の反対側の半分を覆うように誘電体層６を印刷形成し、次に誘電体層４と誘電体層６にまたがって、これらの表面にＬ字型の導体パターン７を印刷形成すると、この導体パターン７の一端部分は誘電体層４の表面に露出していた導体パターン５の他端部分とつながり、以上の積層手順を繰り返し、図４に示すような誘電体チップ８の内部に前記導体パターン３，５，７……がつながった所定ターン数の螺旋状コイル９を埋め込んだものを形成し、最終的に全体を焼成し、また、誘電体チップ８の両端部分の表面に外部電極１０を印刷形成するので、この外部電極１０は内部に埋め込まれた螺旋状コイル９の両端につながっている、高周波領域においてもＱ値を大きくとれる、幅１．０ｍｍ，奥行き０．５ｍｍ，高さ０．５ｍｍ（１００５サイズ）以下の螺旋状コイルを構成する、導体パターンの幅Ｌは約１００μｍ以下である積層インダクタ。」が示されている。
　
３−３　対比・判断
（１）補正後の請求項１に係る発明について
　補正後の請求項１に係る発明と刊行物５に記載のものとを対比すると、刊行物５に記載の「絶縁層を所定の厚みまで積み重ねたブロック１の上に誘電体ペーストを薄く塗って誘電体層２を形成し、その上にＬ字型の導体パターン３を印刷形成し、次に、導体パターン３の一部分を覆うように、誘電体層２の上に誘電体層４を印刷形成し、次に誘電体層２と誘電体層４にまたがって、これらの表面にＬ字型の導体パターン５を印刷形成すると、この導体パターン５の一端部分は誘電体層２の表面に露出していた導体パターン３の一端部分とつながり、次に、前工程で誘電体層４を形成しなかった部分を覆うように、基板の反対側の半分を覆うように誘電体層６を印刷形成し、次に誘電体層４と誘電体層６にまたがって、これらの表面にＬ字型の導体パターン７を印刷形成すると、この導体パターン７の一端部分は誘電体層４の表面に露出していた導体パターン５の他端部分とつながり、以上の積層手順を繰り返し、図４に示すような誘電体チップ８の内部に前記導体パターン３，５，７……がつながった所定ターン数の螺旋状コイル９を埋め込んだものを形成し、最終的に全体を焼成し、また、誘電体チップ８の両端部分の表面に外部電極１０を印刷形成するので、この外部電極１０は内部に埋め込まれた螺旋状コイル９の両端につながっている、高周波領域においてもＱ値を大きくとれる、螺旋状コイルを構成する」部分は、補正後の請求項１に係る発明の「電気絶縁層と導体パターンが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（２）中に積層方向に重畳したコイル（３）が形成されるとともに、このコイルの両端が引出導体（４）を介して外部電極（５）に接続された高周波用の積層インダクタ（１）において、
　前記コイルは、２層当たりに１巻が形成されており」部分に相当し、刊行物５に記載の「導体パターンの幅（Ｌ）」は、補正後の請求項１に係る発明の「導体幅（Ｗ）」に相当し、また、刊行物５の図５（Ｂ）の横軸方向の寸法（導体パターンの幅（Ｌ））に対する縦軸方向の高さ（導体パターンの膜厚）の比は、補正後の請求項１に係る発明の「導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）」に相当し、実測すると、約０．４５である。
　してみると、補正後の請求項１に係る発明と刊行物５に記載のものとは、
「電気絶縁層と導体パターンが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（２）中に積層方向に重畳したコイル（３）が形成されるとともに、このコイルの両端が引出導体（４）を介して外部電極（５）に接続される高周波用の積層インダクタ（１）において、
　前記電気絶縁層体は縦１ｍｍ、横０．５ｍｍ、高さ０．５ｍｍの直方体状であり、
　前記コイルは、２層当たりに１巻が形成されていることを特徴とする積層インダクタ。」の点で一致し、
補正後の請求項１に係る発明では、インダクタンス値が１５ｎＨ未満であるのに対して、刊行物５に記載のものでは、インダクタンス値が記載されていない点（以下、「相違点１」という。）、補正後の請求項１に係る発明では、導体幅（Ｗ）が３０〜４９μｍであり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が０．４〜３であるのに対して、刊行物５に記載のものでは、導体幅（Ｗ）が約１００μｍ以下であり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が実測値約０．４５である点（以下、「相違点２」という。）、
で相違している。
　そこで、上記相違点１、２について検討する。
ａ．相違点１について
　補正後の請求項３に係る発明には、インダクタンス値が１５ｎＨ以上である高周波用の積層インダクタ（１）が記載されているように、インダクタンス値は、１５ｎＨ未満の場合も１５ｎＨ以上の場合もあり、当業者が必要に応じて適宜設定できる設計事項と認められる。
　したがって、補正後の請求項１に係る発明において、インダクタンス値を１５ｎＨ未満に設定することは、当業者の設計事項と認められる。
ｂ．相違点２について
　本願の明細書【００２２】段落には、「表１から明らかなように、インダクタンス値が１５ｎＨ未満の積層インダクタ１については、コイル３の導体幅Ｗや導体厚みＴが変化すると、それに応じてＱ値も変化するが、導体幅Ｗが３０〜４９μｍであり、かつコイル３の導体幅Ｗに対する導体厚みＴの比Ｔ／Ｗが０．４〜３である場合は、Ｑ値（１００ＭＨｚ）が１２以上でＱ値（１ＧＨｚ）が３５以上という基準を満たしており、導体幅Ｗが２０〜３０μｍであり、かつコイル３の導体幅Ｗに対する導体厚みＴの比Ｔ／Ｗが２〜３である場合も、同基準を満足していることがわかる。」と記載されているように、補正後の請求項１に係る発明の、導体幅（Ｗ）が３０〜４９μｍであり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が０．４〜３という数値は、Ｑ値が所定の基準を満たしている場合の数値である。そうすると、Ｑ値の基準を別の値に設定すれば、導体幅（Ｗ）と、導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）の数値も、別の値になるのであり、このようなことは、当業者の設計事項と認められる。
　また、刊行物３には、幅に対して厚みの大きなコイル導体を形成でき、小型でかつＱの大きなコイルを形成することができるということ、具体的には、導体膜の幅と厚みの比率（厚み／幅）が０．２以上５．０以下のコイル導体が記載されている。そして、「上記実施例では、ガラス基板２上に、コイル導体４及び絶縁膜５を一層形成した場合を例にとって説明したが、本発明は上記実施例のコイル１において、上記絶縁膜５の上面にさらにコイル導体，絶縁膜を繰り返し形成してなる多層コイルにも適用でき」ることも記載されている。また、刊行物１には、コイルの導体幅が４０μｍ程度であり、３０〜４０μｍ程度の厚み［導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）に換算すると、０．７５〜１である。］である例が記載されているし、刊行物２には、コイルの導体幅が２０〜２００μｍであり、導体厚が１５〜２００μｍのパターン［導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）に換算すると、０．０７５〜１０である。］である例が記載されている。
　してみると、刊行物５に記載の、導体幅（Ｗ）が約１００μｍ以下である場合として、刊行物１又は２に記載されている数値の範囲内である、３０〜４９μｍに設定することは、当業者の設計事項であると認められ、また、刊行物５には、導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が実測すると約０．４５であることが示唆されており、補正後の請求項１に係る発明の数値の範囲内であるが、この実測値にかかわらず、このような比を、刊行物１〜３に記載又は示唆されている数値の範囲内である、０．４〜３に設定することも、当業者の設計事項と認められ、かつ、これらの数値に格別な臨界的意義も認められない。
　したがって、補正後の請求項１に係る発明はその出願前に国内において頒布された上記刊行物１〜３及び５に記載の発明に基づいて当業者が容易に発明をすることができたものである。
　
（２）補正後の請求項２に係る発明について
　補正後の請求項２に係る発明と刊行物５に記載のものとを対比すると、刊行物５に記載の「絶縁層を所定の厚みまで積み重ねたブロック１の上に誘電体ペーストを薄く塗って誘電体層２を形成し、その上にＬ字型の導体パターン３を印刷形成し、次に、導体パターン３の一部分を覆うように、誘電体層２の上に誘電体層４を印刷形成し、次に誘電体層２と誘電体層４にまたがって、これらの表面にＬ字型の導体パターン５を印刷形成すると、この導体パターン５の一端部分は誘電体層２の表面に露出していた導体パターン３の一端部分とつながり、次に、前工程で誘電体層４を形成しなかった部分を覆うように、基板の反対側の半分を覆うように誘電体層６を印刷形成し、次に誘電体層４と誘電体層６にまたがって、これらの表面にＬ字型の導体パターン７を印刷形成すると、この導体パターン７の一端部分は誘電体層４の表面に露出していた導体パターン５の他端部分とつながり、以上の積層手順を繰り返し、図４に示すような誘電体チップ８の内部に前記導体パターン３，５，７……がつながった所定ターン数の螺旋状コイル９を埋め込んだものを形成し、最終的に全体を焼成し、また、誘電体チップ８の両端部分の表面に外部電極１０を印刷形成するので、この外部電極１０は内部に埋め込まれた螺旋状コイル９の両端につながっている、高周波領域においてもＱ値を大きくとれる、螺旋状コイルを構成する」部分は、補正後の請求項２に係る発明の「電気絶縁層と導体パターンが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（２）中に積層方向に重畳したコイル（３）が形成されるとともに、このコイルの両端が引出導体（４）を介して外部電極（５）に接続された高周波用の積層インダクタ（１）において、
　前記コイルは、２層当たりに１巻が形成されており」部分に相当し、刊行物５に記載の「導体パターンの幅（Ｌ）」は、補正後の請求項２に係る発明の「導体幅（Ｗ）」に相当し、また、刊行物５の図５（Ｂ）の横軸方向の寸法（導体パターンの幅（Ｌ））に対する縦軸方向の高さ（導体パターンの膜厚）の比は、補正後の請求項２に係る発明の「導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）」に相当し、実測すると、約０．４５である。
　してみると、補正後の請求項２に係る発明と刊行物５に記載のものとは、
「電気絶縁層と導体パターンが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（２）中に積層方向に重畳したコイル（３）が形成されるとともに、このコイルの両端が引出導体（４）を介して外部電極（５）に接続される高周波用の積層インダクタ（１）において、
　前記電気絶縁層体は縦１ｍｍ、横０．５ｍｍ、高さ０．５ｍｍの直方体状であり、
　前記コイルは、２層当たりに１巻が形成されていることを特徴とする積層インダクタ。」の点で一致し、
補正後の請求項２に係る発明では、インダクタンス値が１５ｎＨ未満であるのに対して、刊行物５に記載のものでは、インダクタンス値が記載されていない点（以下、「相違点３」という。）、補正後の請求項２に係る発明では、導体幅（Ｗ）が２０〜３０μｍであり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が２〜３であるのに対して、刊行物５に記載のものでは、導体幅（Ｗ）が約１００μｍ以下であり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が実測値約０．４５である点（以下、「相違点４」という。）、
で相違している。
　そこで、上記相違点３、４について検討する。
ａ．相違点３について
　補正後の請求項３に係る発明には、インダクタンス値が１５ｎＨ以上である高周波用の積層インダクタ（１）が記載されているように、インダクタンス値は、１５ｎＨ未満の場合も１５ｎＨ以上の場合もあり、当業者が必要に応じて適宜設定できる設計事項と認められる。
　したがって、補正後の請求項２に係る発明において、インダクタンス値を１５ｎＨ未満に設定することは、当業者の設計事項と認められる。
ｂ．相違点４について
　本願の明細書【００２２】段落には、「表１から明らかなように、インダクタンス値が１５ｎＨ未満の積層インダクタ１については、コイル３の導体幅Ｗや導体厚みＴが変化すると、それに応じてＱ値も変化するが、導体幅Ｗが３０〜４９μｍであり、かつコイル３の導体幅Ｗに対する導体厚みＴの比Ｔ／Ｗが０．４〜３である場合は、Ｑ値（１００ＭＨｚ）が１２以上でＱ値（１ＧＨｚ）が３５以上という基準を満たしており、導体幅Ｗが２０〜３０μｍであり、かつコイル３の導体幅Ｗに対する導体厚みＴの比Ｔ／Ｗが２〜３である場合も、同基準を満足していることがわかる。」と記載されているように、補正後の請求項２に係る発明の、導体幅（Ｗ）が２０〜３０μｍであり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が２〜３という数値は、Ｑ値が所定の基準を満たしている場合の数値である。そうすると、Ｑ値の基準を別の値に設定すれば、導体幅（Ｗ）と、導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）の数値も、別の値になるのであり、このようなことは、当業者の設計事項と認められる。
　また、刊行物３には、幅に対して厚みの大きなコイル導体を形成でき、小型でかつＱの大きなコイルを形成することができるということ、具体的には、導体膜の幅と厚みの比率（厚み／幅）が０．２以上５．０以下のコイル導体が記載されている。そして、「上記実施例では、ガラス基板２上に、コイル導体４及び絶縁膜５を一層形成した場合を例にとって説明したが、本発明は上記実施例のコイル１において、上記絶縁膜５の上面にさらにコイル導体，絶縁膜を繰り返し形成してなる多層コイルにも適用でき」ることも記載されている。また、刊行物１には、コイルの導体幅が４０μｍ程度であり、３０〜４０μｍ程度の厚み［導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）に換算すると、０．７５〜１である。］である例が記載されているし、刊行物２には、コイルの導体幅が２０〜２００μｍであり、導体厚が１５〜２００μｍのパターン［導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）に換算すると、０．０７５〜１０である。］である例が記載されている。
　してみると、刊行物５に記載の、導体幅（Ｗ）が約１００μｍ以下である場合として、刊行物１又は２に記載されている数値の範囲内である、２０〜３０μｍに設定することは、当業者の設計事項であると認められ、また、刊行物５には、導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が実測すると約０．４５であることが示唆されているが、この実測値にかかわらず、このような比を、刊行物１、３に記載又は示唆されている数値の範囲内である、２〜３に設定することも、当業者の設計事項と認められ、かつ、これらの数値に格別な臨界的意義も認められない。
　したがって、補正後の請求項２に係る発明はその出願前に国内において頒布された上記刊行物１〜３及び５に記載の発明に基づいて当業者が容易に発明をすることができたものである。
　
（３）補正後の請求項３に係る発明について
　補正後の請求項３に係る発明と刊行物５に記載のものとを対比すると、刊行物５に記載の「絶縁層を所定の厚みまで積み重ねたブロック１の上に誘電体ペーストを薄く塗って誘電体層２を形成し、その上にＬ字型の導体パターン３を印刷形成し、次に、導体パターン３の一部分を覆うように、誘電体層２の上に誘電体層４を印刷形成し、次に誘電体層２と誘電体層４にまたがって、これらの表面にＬ字型の導体パターン５を印刷形成すると、この導体パターン５の一端部分は誘電体層２の表面に露出していた導体パターン３の一端部分とつながり、次に、前工程で誘電体層４を形成しなかった部分を覆うように、基板の反対側の半分を覆うように誘電体層６を印刷形成し、次に誘電体層４と誘電体層６にまたがって、これらの表面にＬ字型の導体パターン７を印刷形成すると、この導体パターン７の一端部分は誘電体層４の表面に露出していた導体パターン５の他端部分とつながり、以上の積層手順を繰り返し、図４に示すような誘電体チップ８の内部に前記導体パターン３，５，７……がつながった所定ターン数の螺旋状コイル９を埋め込んだものを形成し、最終的に全体を焼成し、また、誘電体チップ８の両端部分の表面に外部電極１０を印刷形成するので、この外部電極１０は内部に埋め込まれた螺旋状コイル９の両端につながっている、高周波領域においてもＱ値を大きくとれる、螺旋状コイルを構成する」部分は、補正後の請求項３に係る発明の「電気絶縁層と導体パターンが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（２）中に積層方向に重畳したコイル（３）が形成されるとともに、このコイルの両端が引出導体（４）を介して外部電極（５）に接続された高周波用の積層インダクタ（１）において、
　前記コイルは、２層当たりに１巻が形成されており」部分に相当し、刊行物５に記載の「導体パターンの幅（Ｌ）」は、補正後の請求項３に係る発明の「導体幅（Ｗ）」に相当し、また、刊行物５の図５（Ｂ）の横軸方向の寸法（導体パターンの幅（Ｌ））に対する縦軸方向の高さ（導体パターンの膜厚）の比は、補正後の請求項３に係る発明の「導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）」に相当し、実測すると、約０．４５である。
　してみると、補正後の請求項３に係る発明と刊行物５に記載のものとは、
「電気絶縁層と導体パターンが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（２）中に積層方向に重畳したコイル（３）が形成されるとともに、このコイルの両端が引出導体（４）を介して外部電極（５）に接続される高周波用の積層インダクタ（１）において、
　前記電気絶縁層体は縦１ｍｍ、横０．５ｍｍ、高さ０．５ｍｍの直方体状であり、
　前記コイルは、２層当たりに１巻が形成されていることを特徴とする積層インダクタ。
電気絶縁層と導体パターンが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（２）中に積層方向に重畳したコイル（３）が形成されるとともに、このコイルの両端が引出導体（４）を介して外部電極（５）に接続される高周波用の積層インダクタ（１）において、
　前記電気絶縁層体は縦１ｍｍ、横０．５ｍｍ、高さ０．５ｍｍの直方体状であり、
　前記コイルは、２層当たりに１巻が形成されていることを特徴とする積層インダクタ。」の点で一致し、
補正後の請求項３に係る発明では、インダクタンス値が１５ｎＨ以上であるのに対して、刊行物５に記載のものでは、インダクタンス値が記載されていない点（以下、「相違点５」という。）、補正後の請求項３に係る発明では、導体幅（Ｗ）が３０〜４３μｍであり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が０．３〜０．６６７であるのに対して、刊行物５に記載のものでは、導体幅（Ｗ）が約１００μｍ以下であり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が実測値約０．４５である点（以下、「相違点６」という。）、
で相違している。
　そこで、上記相違点５、６について検討する。
ａ．相違点５について
　補正後の請求項１に係る発明には、インダクタンス値が１５ｎＨ未満である高周波用の積層インダクタ（１）が記載されているように、インダクタンス値は、１５ｎＨ未満の場合も１５ｎＨ以上の場合もあり、当業者が必要に応じて適宜設定できる設計事項と認められる。
　したがって、補正後の請求項３に係る発明において、インダクタンス値を１５ｎＨ以上に設定することは、当業者の設計事項と認められる。
ｂ．相違点６について
　本願の明細書【００２３】段落には、「他方、表２から明らかなように、インダクタンス値が１５ｎＨ以上の積層インダクタ１については、コイル３の導体幅Ｗや導体厚みＴが変化すると、それに応じてＱ値も変化するが、導体幅Ｗが３０〜４３μｍであり、かつコイル３の導体幅Ｗに対する導体厚みＴの比Ｔ／Ｗが０．３〜０．６６７である場合は、Ｑ値（１００ＭＨｚ）が１２以上でＱ値（１ＧＨｚ）が３３以上という基準を満たしていることがわかる。」と記載されているように、補正後の請求項３に係る発明の、導体幅（Ｗ）が３０〜４３μｍであり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が０．３〜０．６６７という数値は、Ｑ値が所定の基準を満たしている場合の数値である。そうすると、Ｑ値の基準を別の値に設定すれば、導体幅（Ｗ）と、導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）の数値も、別の値になるのであり、このようなことは、当業者の設計事項と認められる。
　また、刊行物３には、幅に対して厚みの大きなコイル導体を形成でき、小型でかつＱの大きなコイルを形成することができるということ、具体的には、導体膜の幅と厚みの比率（厚み／幅）が０．２以上５．０以下のコイル導体が記載されている。そして、「上記実施例では、ガラス基板２上に、コイル導体４及び絶縁膜５を一層形成した場合を例にとって説明したが、本発明は上記実施例のコイル１において、上記絶縁膜５の上面にさらにコイル導体，絶縁膜を繰り返し形成してなる多層コイルにも適用でき」ることも記載されている。また、刊行物１には、コイルの導体幅が４０μｍ程度であり、３０〜４０μｍ程度の厚み［導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）に換算すると、０．７５〜１である。］である例が記載されているし、刊行物２には、コイルの導体幅が２０〜２００μｍであり、導体厚が１５〜２００μｍのパターン［導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）に換算すると、０．０７５〜１０である。］である例が記載されている。
　してみると、刊行物５に記載の、導体幅（Ｗ）が約１００μｍ以下である場合として、刊行物１又は２に記載されている数値の範囲内である、３０〜４３μｍに設定することは、当業者の設計事項であると認められ、また、刊行物５には、導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が実測すると約０．４５であることが示唆されており、補正後の請求項３に係る発明の数値の範囲内であるが、この実測値にかかわらず、このような比を、刊行物１、３に記載又は示唆されている数値の範囲内である、０．３〜０．６６７に設定することも、当業者の設計事項と認められ、かつ、これらの数値に格別な臨界的意義も認められない。
　したがって、補正後の請求項３に係る発明はその出願前に国内において頒布された上記刊行物１〜３及び５に記載の発明に基づいて当業者が容易に発明をすることができたものである。
　
（４）補正後の請求項４に係る発明について
　刊行物４には、「【００３２】外部接続電極１５−１〜１５−４を形成する導体パターンは、インダクタンス素子を形成するコイル部１４の導体パターンに対し、積層方向に見てΔＬで示す間隔を有することにより、積層方法での重なりを回避して形成している。」ことが記載されており、補正後の請求項４に係る発明の「コイル（３）全体が外部電極よりも内側に配置していること」に相当している。
　また、補正後の請求項４に係る発明は、請求項１から請求項３までのいずれかの記載を引用した発明であるので、上記第２の３−３（１）〜（３）の記載を参照すると、補正後の請求項４に係る発明は、その出願前に国内において頒布された上記刊行物１〜５に記載の発明に基づいて当業者が容易に発明をすることができたものである。
　
３−４　独立特許要件についてのむすび
  以上のとおり、補正後の請求項１〜４に係る発明は、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものであるので、本件補正は、特許法第１７条の２第５項において準用する特許法第１２６条第４項の規定に違反するものである。
　
４　まとめ
　よって、本件補正は、上記第２の２−２、３−４に記載の理由により、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
　
第３　本願発明について
　平成１５年５月３０日付の手続補正は上記のとおり却下されたので、本願の請求項１ないし６に係る発明は、平成１４年１２月１１日付手続補正書の特許請求の範囲の請求項１ないし６に記載された事項により特定されるとおりのものであるところ、この内、本願の請求項１に係る発明は（以下、同項記載の発明を「本願発明」という。）、以下のとおりのものである。
「【請求項１】　電気絶縁層と導体パターンが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（２）中に積層方向に重畳したコイル（３）が形成されるとともに、このコイルの両端が引出導体（４）を介して外部電極（５）に接続された高周波用の積層インダクタ（１）において、
　前記コイルは、導体幅（Ｗ）が３０〜４９μｍであり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が０．４〜３であることを特徴とする積層インダクタ。」
　
１　引用刊行物記載の発明
　原査定の拒絶の理由に引用された刊行物１〜４、及びその記載事項は、前記「第２　３−２」に刊行物１〜４として記載したとおりであり、また、刊行物４に記載の内容をまとめると、刊行物４には、「基板材料と導体とを積層してなる多層基板１１からなり、基板材料によるシート２０−２〜２０−４上には導体であるコイル部１４がヘリカル形状に構成されており、コイルのコ字形の電極２２の一端は、端部３５に露出して外部端子１５−１に接続し、他端はシート２０−２を貫通するスルーホール電極２３に接続し、該スルーホール電極２３は、次層のシート２０−３上のコ字形の電極２４の一端に接続し、該電極２４の他端は、シート２０−３を貫通するスルーホール電極２５を介して、次層のシート２０−４上のコ字形電極２６の一端に接続し、該コ字形電極２６の他端３６は、シート２０−４の端部に露出して外部端子１５−２に接続したコイル部を有する高周波部品」が記載されている。
　
２　対比
　そこで、本願発明と刊行物４に記載の発明とを比較すると、刊行物４に記載の発明の「基板材料」又は「シート」、「コ字形の電極」、「コイル部」は、本願発明の「電気絶縁層」、「導体パターン」、「積層インダクタ」に相当し、刊行物４に記載の発明における「コイルのコ字形の電極２２の一端」は、端部３５に露出して外部端子１５−１に接続する部分であり、本願発明の「引き出し導体」に相当し、刊行物４に記載の発明における「コイルのコ字形の電極２２の他端はシートを貫通するスルーホール電極に接続し、該スルーホール電極は、次層のシート上のコ字形の電極の一端に接続」する部分は、本願発明の「各導体パターンの端部が順次接続され」ることに相当するので、
両者は、「電気絶縁層と導体パターンが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（２）中に積層方向に重畳したコイル（３）が形成されるとともに、このコイルの両端が引出導体（４）を介して外部電極（５）に接続された高周波用の積層インダクタ（１）。」
の点で一致し、以下の点で相違している。
［相違点１］本願発明は、前記コイルは、導体幅（Ｗ）が３０〜４９μｍであり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が０．４〜３であるのに対して、刊行物４に記載の発明では、そのような記載がない点。
　
３　判断
［相違点１］について
　刊行物３には、高周波コイルのＱの向上のために、コイルの導体膜の幅と厚みの比率が０．２以上５．０以下のコイル導体を形成することが記載されており、本願発明の導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）の数値範囲を含んでいる。そして、この刊行物３には、コイル導体、絶縁膜を繰り返し形成してなる多層コイルにも適用できることも記載されている。
　また、刊行物１に記載の発明には、Ｑに関する記載はないものの、４０μｍ程度の導体幅と３０〜４０μｍ程度の厚みの導体パターンからなる巻回コイル状導体が記載されており、コイルの導体幅（Ｗ）、導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）の両方で、本願発明の数値範囲を含んでいる。そして、刊行物１に記載のインダクタは、周波数１００ＭＨｚでのインピーダンス値に関する記載があるので、高周波用と認められる。
　さらに、刊行物２に記載の発明にも、Ｑに関する記載はないものの、導体幅２０〜２００μｍ、導体厚１５〜２００μｍの渦巻状導電体パターンを有するコイルが記載されており、コイルの導体幅（Ｗ）、導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）の両方で、本願発明の数値範囲を含んでいる。
　してみると、刊行物１〜３に記載の発明には、本願発明のコイルの導体幅（Ｗ）と導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）のそれぞれの数値範囲を含む記載が認められ、これらの数値は、当業者がコイルの設計上適宜選択できた程度のものと認められので、刊行物４に記載の発明に、刊行物１〜３に記載のコイルの導体幅（Ｗ）と導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）のそれぞれの数値を適用し、本願発明を構成することは、当業者が容易に発明をすることができたものと認められる。
　なお、本願発明の数値は、当業者の予測を越えるような格別な臨界的意義を有するものとは認められない。
　
４　むすび
　以上のとおり、本願発明は、刊行物１〜４に記載の発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、本願は拒絶されるべきである。
　よって、結論のとおり審決する。