(57)【要約】【課題】過大な電圧の発生を防止するとともに、ノイズの発生を低減できる昇圧コンバータ回路を提供する。【解決手段】昇圧コンバータ回路は、一次電源１からインダクタ２を介して出力コンデンサＣに蓄電するものであって、インダクタ２を介して一次電源１にアノードが接続される３端子整流器６と、３端子整流器６と基準電位ＧＮＤとの間を接続するパワーＭＯＳＦＥＴ３と、パワーＭＯＳＦＥＴ３のゲート端子の電圧を制御してオンオフ駆動する第１駆動回路５と、３端子整流器６のゲート端子の電圧を制御して出力コンデンサＣを充電するゲート制御ＭＯＳＦＥＴ７、抵抗Ｒ１、及び定電圧ダイオードＺＤなどから構成される。制御回路４は掛け算器、ＰＷＭ回路等で構成され、出力コンデンサＣの正極端子の電圧を検出し、昇圧コンバータの出力端子８，９間の電圧を一定の値に保つ。【選択図】      図１
2004194372.tif 000002
【特許請求の範囲】
【請求項１】
一次電源からインダクタを介してコンデンサに蓄電する昇圧コンバータ回路において、
前記インダクタを介して前記一次電源にアノードが接続される３端子整流器と、
前記３端子整流器と基準電位点との間を接続する第１の半導体スイッチング素子と、
前記第１の半導体スイッチング素子のゲート端子の電圧を制御してオンオフ駆動する第１の駆動回路と、
前記３端子整流器のゲート端子の電圧を制御して該３端子整流器の導通モードを切り換える第２の駆動回路と、
を備えたことを特徴とする昇圧コンバータ回路。
【請求項２】
前記３端子整流器は、
第１導電型の半導体基板と、
該半導体基板の第１主面に形成された第２導電型のソース領域と、
該ソース領域から隔絶されて前記第１主面の内部に延在する第２導電型の注入領域と、
該注入領域と前記ソース領域に挟まれた前記半導体基板の前記第１主面にゲート絶縁膜を介して形成されたゲート電極と、
前記第１導電型半導体基板とショットキー接合を形成するとともに、前記ソース領域とオーミック接合するアノード電極と、
前記第１導電型半導体基板の第２主面にオーミック接合を形成するカソード電極と、
を備えた注入制御型の３端子整流器であることを特徴とする請求項１記載の昇圧コンバータ回路。
【請求項３】
前記第２の駆動回路が、
３端子整流器のゲート電極とアノード電極間に接続された抵抗と、
アノード電極と基準電位点間に接続された第２の半導体スイッチング素子と、
からなることを特徴とする請求項１記載の昇圧コンバータ回路。
【請求項４】
前記３端子整流器のゲート電極とアノード電極間には、定電圧手段が設けられていることを特徴とする請求項３記載の昇圧コンバータ回路。
【請求項５】
前記第１の半導体スイッチング素子を導通させるより所定の時間前に第２の半導体スイッチング素子を非導通とし、さらに所定の時間後に再度導通させるように、前記第１、第２の駆動回路を制御する制御回路を備えたことを特徴とする請求項４記載の昇圧コンバータ回路。
【請求項６】
前記第２の半導体スイッチング素子のソースと基準電位点との間を接続する帰還抵抗を備えたことを特徴とする請求項３記載の昇圧コンバータ回路。
【請求項７】
前記一次電源として、商用電源及びこれを整流するダイオードブリッジを用いたことを特徴とする請求項１記載の昇圧コンバータ回路。
【請求項８】
前記ダイオードブリッジで整流された電圧値に応じて、前記第２の半導体スイッチング素子のデューティを変化させることを特徴とする請求項７記載の昇圧コンバータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、アクティブフィルタ等に使用される昇圧コンバータ回路に関し、特に、少数キャリアの注入量を制御可能な３端子整流器を使用して、低損失、低ノイズの昇圧コンバータを実現する昇圧コンバータ回路に関する。
【０００２】
【従来の技術】
図６は、従来の昇圧コンバータの基本的な回路構成を示すブロック図である。
図６において、一次電源１の正極とパワーＭＯＳＦＥＴ３のドレインとはインダクタ２を介して接続され、さらにパワーＭＯＳＦＥＴ３のドレインはダイオード１６を介して出力コンデンサＣの正極端子に接続されている。また、一次電源１の負極、パワーＭＯＳＦＥＴ３のソース電極、及び出力コンデンサＣの負極端子は、それぞれ基準電位（ＧＮＤ）に接続されている。パワーＭＯＳＦＥＴ３のゲートは第１駆動回路５と接続されて駆動され、この第１駆動回路５は制御回路４によって制御される。ここでは、制御回路４と第１駆動回路５の制御駆動電源は図示されていないが、通常は、一次電源１から供給される電源によって動作する。また、制御回路４は、ＰＷＭ回路等を備えて構成され、出力コンデンサＣの正極端子の電圧を検出し、昇圧コンバータの出力端子８，９間の電圧を一定の値に保つように、第１駆動回路５を介してパワーＭＯＳＦＥＴ３のゲートを制御する。
【０００３】
以下に、昇圧コンバータ回路の動作を簡単に説明する。
図７は、従来の昇圧コンバータ回路の各部の動作電圧・電流波形を示す信号波形図である。同図（ａ）には、連続モードでのパワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ、（ｂ）にパワーＭＯＳＦＥＴ３に流れる電流Ｉｄ、（ｃ）にダイオード１６に流れるアノード電流Ｉ、（ｄ）にパワーＭＯＳＦＥＴ３のドレイン電圧Ｖｄを、いずれも横軸に時間をとってあらわしたものである。
【０００４】
いま、出力コンデンサＣに所定の電荷が蓄積されておらず、出力電圧＋ＤＣが所定の電圧より低い場合で、パワーＭＯＳＦＥＴ３がオフしている状態を初期状態として考える。この場合に制御回路４は、第１駆動回路５に制御信号を送出して、第１駆動回路５からはパワーＭＯＳＦＥＴ３を所定の時間だけオンするゲート制御信号Ｖｇが出力される。パワーＭＯＳＦＥＴ３がオフしている初期状態では、パワーＭＯＳＦＥＴ３のドレイン電圧Ｖｄは一次電源１の電圧と等しいが、パワーＭＯＳＦＥＴ３がオンすると、ドレイン電圧Ｖｄは基準電位（正確には基準電位よりパワーＭＯＳＦＥＴ３のオン電圧分だけ高い電位となるが、以下ではオン電圧は無視する。）まで低下する。このため、インダクタ２には一次電源１の電圧Ｖが印加されるから、パワーＭＯＳＦＥＴ３に流れる電流Ｉｄが、
【０００５】
【数１】
Ｖ＝Ｌ・ｄｉ／ｄｔ    ・・・・・（１）
で決まる割合（ｄｉ／ｄｔ＝Ｖ／Ｌ）で増加する。ここで、Ｖは一次電源１の電圧、Ｌはインダクタ２のインダクタンスである。
【０００６】
次に、所定の時間が経過してパワーＭＯＳＦＥＴ３がオフすると、パワーＭＯＳＦＥＴ３に流れていた電流Ｉｄが低下するためインダクタ２には電流を流し続けようとする逆起電力が発生し、パワーＭＯＳＦＥＴ３のドレイン電圧Ｖｄは上昇する。このドレイン電圧Ｖｄが出力コンデンサＣの電圧（正確には、ダイオード１６の沿層電圧分高い電圧であるが、以下では沿層電圧成分は無視する。）より高くなると、ダイオード１６は導通して、インダクタ２に蓄えられたエネルギーが出力コンデンサＣの充電に使用される。ダイオード１６が導通している期間にインダクタ２に印加される逆電圧は、出力コンデンサＣの電圧と一次電源１の電圧Ｖとの差であって、ダイオード１６に流れるアノード電流Ｉは、
【０００７】
【数２】
Ｖｃ−Ｖ＝−Ｌ・ｄｉ／ｄｔ    ・・・・・（２）
で決まる割合（ｄｉ／ｄｔ＝Ｖ−Ｖｃ／Ｌ）で減少する。ここで、Ｖｃは出力コンデンサＣの電圧、即ち出力端子８、９間の出力電圧である。
【０００８】
さらに、ダイオード１６に流れるアノード電流Ｉが０、即ちインダクタ２に流れる電流が０になる前に再度パワーＭＯＳＦＥＴ３がオンする（以下、連続モードという。）と、インダクタ２に流れる電流はこの状態から再度Ｖ＝Ｌ・ｄｉ／ｄｔで決まる増加率（ｄｉ／ｄｔ）で電流が増加する。
【０００９】
この連続モードは、出力コンデンサＣの充電電圧が所定の値になるまで繰り返される。通常、＋ＤＣの出力端子８と基準電位（ＧＮＤ）の出力端子９との間には負荷が接続され、その大きさに応じて負荷電流が流れるため、一次電源１側から常に電流を供給しなければ出力コンデンサＣの電圧が低下する。そのため、大きな負荷電流が流れる場合は、この連続モードが継続する。
【００１０】
このように、パワーＭＯＳＦＥＴ３のオン期間ＴｏｎにパワーＭＯＳＦＥＴ３に流れる電流Ｉｄが増加し、パワーＭＯＳＦＥＴ３のオフ期間Ｔｏｆｆには、それまでパワーＭＯＳＦＥＴ３に流れていた電流Ｉｄがダイオード１６に転流することで、この電流Ｉｄがその後に減少していく様子を、図７に示している。制御回路４では、出力コンデンサＣの電圧を検出して、その値と設定値との差が大きいほどパワーＭＯＳＦＥＴ３のオン期間比（デューティ）を上昇させるように第１駆動回路５を制御し、負荷電流が変動しても出力コンデンサＣの電圧が変動しないように駆動する。
【００１１】
図８は、オフ期間Ｔｏｆｆからオン期間Ｔｏｎへのタイミングでの信号波形を拡大して示す図である。ここでは、ダイオード１６に流れるアノード電流Ｉ（太線で示す。）とともに、ダイオード１６に印加される電圧−Ｖｒ（細線で示す。）を、同じ時間軸上で逆バイアス方向を正にとって表している。
【００１２】
図８に示すように、ダイオード１６には、パワーＭＯＳＦＥＴ３がオフしているｔ０〜ｔ１の期間、順方向にほぼ一定のアノード電流Ｉが流れている。時刻ｔ１でパワーＭＯＳＦＥＴ３がオンすると、ダイオード１６に流れていたアノード電流Ｉは徐々にパワーＭＯＳＦＥＴ３に転流し、やがてゼロになる。しかし、ダイオード１６がＰＮダイオードなどの伝導度変調を利用した、いわゆるバイポーラ素子であると、順方向電流が流れている期間に注入された少数キャリアが残存するために、逆方向にいわゆる逆回復電流が流れはじめて、時刻ｔ２まで逆回復電流が徐々に増加する。
【００１３】
この逆回復電流の増加は、パワーＭＯＳＦＥＴ３のゲート電圧のオーバーシュートにも起因するが、増加の主たる原因はダイオード１６に過剰のキャリアが残っていて、ダイオード１６がなかなか逆回復せず（キャリア蓄積効果）、パワーＭＯＳＦＥＴ３に印加されている電圧が急速に低下しないことである。この逆回復電流はパワーＭＯＳＦＥＴ３にも流れるため、従来の昇圧コンバータ回路にとって大きなスイッチング損失の原因となることから、この逆回復電流をできるだけ低減することが望ましい。そのためには少数キャリアのライフタイムを短くし、過剰のキャリアをすばやく消滅させることが必要である。
【００１４】
この出願の発明の３端子整流器に関連する先行技術文献情報としては、次のものがある。
【００１５】
【特許文献１】
特開平０６−１６９０８７号公報（段落番号〔００１９〕〜〔００２２〕、図２）
【００１６】
【発明が解決しようとする課題】
しかしながら、少数キャリアのライフタイムを短くすることで過剰のキャリアをすばやく消滅させると、一般に過剰のキャリアの減少に伴い逆回復電流が急激に減少して、ダイオード１６のリカバリ特性はハードリカバリとなりやすい。
【００１７】
すなわち、ダイオード１６にハードリカバリ特性をもつ素子を使用した場合には、図８に示す時刻ｔ２〜ｔ３での電流変化率（‐ｄｉ／ｄｔ）が大きいために、逆方向電流の回復時（時刻ｔ２以降）に傾斜が急峻になって、出力コンデンサＣ、ダイオード１６、パワーＭＯＳＦＥＴ３の電流経路内の浮遊インダクタンスに大きな逆起電力が発生し、ダイオード１６に過大な電圧が印加され、これが素子破壊の原因となるという問題があった。
【００１８】
また、素子破壊が起こらない場合でも、この過電圧をトリガーとする電流及び電圧の振動が発生して、昇圧コンバータ回路の大きなノイズ源となるという問題もあった。
【００１９】
この発明の目的は、過大な電圧の発生を防止するとともに、ノイズの発生を低減できる昇圧コンバータ回路を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、一次電源からインダクタを介してコンデンサに蓄電する昇圧コンバータ回路が提供される。この昇圧コンバータ回路は、前記インダクタを介して前記一次電源にアノードが接続される３端子整流器と、前記３端子整流器と基準電位点との間を接続する第１の半導体スイッチング素子と、前記第１の半導体スイッチング素子のゲート端子の電圧を制御してオンオフ駆動する第１の駆動回路と、前記３端子整流器のゲート端子の電圧を制御して前記コンデンサを充電する第２の駆動回路とから構成される。
【００２１】
この昇圧コンバータ回路では、従来のダイオードを、ゲートにより少数キャリアの注入を制御しバイポーラモードとユニポーラモードに切替え可能な注入制御型３端子整流器に置き換えているので、順方向導通時にはバイポーラモード、逆回復直前ではユニポーラモードに切り替えることができる。
【００２２】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
（第１の実施の形態）
図１は、第１の実施の形態に係る昇圧コンバータ回路の構成を示すブロック図である。ここで、図６の従来回路の構成と対応する部分には、同一の符号を付けてある。従来回路の構成と異なる点は、ダイオード１６の代わりに、少数キャリアの注入を制御可能な注入制御型の３端子整流器６が使用されている点、及びこの３端子整流器６のゲートを制御し駆動するための回路として、ゲート制御ＭＯＳＦＥＴ７、抵抗Ｒ１及び定電圧ダイオードＺＤが追加されている点である。
【００２３】
図２は、注入制御型３端子整流器の断面構造の一例を示す図である。なお、このような注入制御型の３端子整流器については、先行技術文献情報として前述した特許文献１、あるいは米国特許ＵＳＰ５，４３０，３２３号などに開示されている。
【００２４】
図２において、ｎ＋半導体基板２１上にはｎ型半導体層２２が形成され、ｎ型半導体層２２の表面からｐ＋ソース領域２４とそれより深いｐドレイン領域２５とが形成されている。また、ｎ型半導体層２２の表面近傍にはｐドレイン領域２５に接し、ｐ＋ソース領域２４の直下近傍まで横方向に延在するｐ注入領域２３が形成されている。これらｐ＋ソース領域２４とｐドレイン領域２５との間に挟まれたｎ型半導体層２２の表面にはゲート酸化膜２６を介してゲート電極２７が形成されている。さらに、アノード電極２８がｐ＋ソース領域２４上及びｐ＋ソース領域２４に挟まれたｎ型半導体層２２表面に跨って形成されている。このアノード電極２８は、ｐ＋ソース領域２４との間でオーミック接合を形成するとともに、ｎ型半導体層２２との間でショットキー接合２９を形成している。
【００２５】
なお、このｎ＋半導体基板２１のｎ型半導体層２２とは反対側の面には、カソード電極３０が形成されている。また、図２の破線により囲まれる領域は、注入制御型３端子整流器の単位構造を示していて、複数のゲート電極２７からゲート制御端子Ｇが導出され、アノード電極２８からはアノード端子Ａが導出され、カソード電極３０からはカソード端子Ｋが導出されている。
【００２６】
次に、このように構成された注入制御型３端子整流器の動作について、簡単に説明する。
注入制御型３端子整流器は、基本的にアノード電極２８及びｎ型半導体層２２で構成されるショットキーダイオードと、ｐ注入領域２３及びｎ型半導体層２２で構成されるＰＮダイオードとが並列接続されており、このＰＮダイオードに直列に、ｐ＋ソース領域２４、ｐドレイン領域２５、ゲート電極２７で構成されるｐチャネルＭＯＳＦＥＴスイッチを接続して、ＰＮダイオードと切離し可能な構造としている。
【００２７】
まず、この注入制御型３端子整流器に逆バイアス（カソード電極３０に正の電圧、アノード電極２８に負の電圧）を印加した場合を考える。
この場合は、ショットキー接合２９が逆バイアスとなるため電流は流れない。通常、ショットキーバリアダイオードは逆バイアス印加時に接合付近の電界が増加しトンネル電流が増加するため漏れ電流が非常に大きくなる。これは高耐圧素子ほど顕著である。しかしながら、この素子では逆バイアスによりｐ注入領域２３から伸びる空乏層によりｎ型半導体層２２がピンチオフされ、ショットキー接合２９付近の電界を緩和するため、漏れ電流を大幅に減少させることができる。これは上記のｐチャネルＭＯＳＦＥＴスイッチがオンしている時だけではなく、ｐチャネルＭＯＳＦＥＴスイッチがオフの時でも、ｐ＋ソース領域２４とｐドレイン領域２５あるいはｐ注入領域２３が比較的低い電圧でパンチスルーするように設計することで実現できる。即ち、ｐチャネルＭＯＳＦＥＴスイッチがオフした状態ではｐ注入領域２３はフローティングとなるが、逆バイアス時にはｐ＋ソース領域２４から伸びる空乏層がｐドレイン領域２５あるいはｐ注入領域２３に到達するとｐ注入領域２３の電位はｐ＋ソース領域２４の電位に追従して、ｐ注入領域２３とｎ型半導体層２２との間の接合が逆バイアスされるからである。
【００２８】
次に、この注入制御型３端子整流器に順バイアス（カソード電極３０に負の電圧、アノード電極２８に正の電圧）を印加した場合を考える。
この場合、ｐチャネルＭＯＳＦＥＴスイッチがオンしている時とオフしている時とで大きく異なる。アノード電極２８の電位に対してゲート電極２７にゲート閾値以下の負の電圧を印加すると、ｐチャネルＭＯＳＦＥＴスイッチがオンしてｐ注入領域２３はアノード電極２８に接続される。ショットキー接合２９の沿層電圧は通常ＰＮ接合のそれより小さいため、順バイアスが低い段階ではショットキー接合２９にのみ電流が流れる。しかしながら、順方向バイアスが増加するとショットキー接合２９を介してｎ型半導体層２２に流れる電流によりｎ型半導体層２２に電圧降下が発生し、ｐ注入領域２３の底部とｎ型半導体層２２との間の接合が順方向にバイアスされる。このため、ｐ注入領域２３からｎ型半導体層２２に正孔が注入され、いわゆる伝導度変調が発生して低い順方向電圧で大電流を流すことができる。すなわち、このとき注入制御型３端子整流器はバイポーラ素子であるＰＮダイオードとして動作する。
【００２９】
一方、ｐチャネルＭＯＳＦＥＴスイッチがオフしている時には、ｐ注入領域２３はフローティング状態となるため、ｐ注入領域２３からｎ型半導体層２２には継続的な正孔の注入が起こらない。このため、この注入制御型３端子整流器はユニポーラデバイスであるショットキーバリアダイオードとして動作する。
【００３０】
上記のように、この素子はｐチャネルＭＯＳＦＥＴスイッチのゲート電極２７により少数キャリアの注入を制御し、ショットキーバリアダイオードと同様の少数キャリアの注入がなく逆回復電流の少ない、いわゆるユニポーラモードと、少数キャリアの注入によりＰＮダイオードと同様にオン電圧の低い、いわゆるバイポーラモードとに切り替えて動作させることが可能である。
【００３１】
図３は、昇圧コンバータ回路の各部の動作電圧・電流波形を示す信号波形図である。
次に、この図３に基づいて、図１に示した昇圧コンバータ回路の動作について説明する。ただし、以下の説明では簡単にするため回路の浮遊インダクタンス等は無視している。
【００３２】
図３には、図７と同様に、同図（ａ）に連続モードでのパワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１、同図（ｃ）（ｄ）にパワーＭＯＳＦＥＴ３及び注入制御型３端子整流器６に流れる電流Ｉｄ及びＩ、同図（ｅ）にパワーＭＯＳＦＥＴ３のドレイン電圧Ｖｄを、それぞれ横軸に時間をとってあらわしているが、これらに加えて、同図（ｂ）には、注入制御型３端子整流器６のゲートを制御するゲート制御ＭＯＳＦＥＴ７のゲート信号Ｖｇ２を示している。
【００３３】
図３において、パワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１がＨ（ハイ）の期間には、パワーＭＯＳＦＥＴ３のドレイン電圧と注入制御型３端子整流器６のアノード電圧が基準電位（ＧＮＤ）となって、注入制御型３端子整流器６は逆バイアス状態となるので、アノード電流Ｉは流れない。次に、パワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１をＬ（ロウ）にするとパワーＭＯＳＦＥＴ３はオフし、パワーＭＯＳＦＥＴ３のドレイン電圧Ｖｄと注入制御型３端子整流器６のアノード電圧とが上昇する。この時点でゲート制御ＭＯＳＦＥＴ７のゲート信号Ｖｇ２がＨになっているとゲート制御ＭＯＳＦＥＴ７はオンし、このゲート制御ＭＯＳＦＥＴ７に流れる電流により抵抗Ｒ１に電圧降下が発生する。これにより、注入制御型３端子整流器６のゲートがそのアノード電圧に対し自動的に負にバイアスされるから、注入制御型３端子整流器６はバイポーラモードで動作するようになり、低いオン電圧で多くの電流を流すことが可能となる。
【００３４】
次に、パワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１を再度Ｈにするタイミングより時間τ１だけ早いタイミングでゲート制御ＭＯＳＦＥＴ７のゲート信号Ｖｇ２をＬにすると、注入制御型３端子整流器６のゲート電位はアノード電位と等しくなって、注入制御型３端子整流器６は少数キャリアの注入のないユニポーラモードで動作するようになる。このため注入制御型３端子整流器６に存在していた過剰キャリアは再結合により減少する。注入制御型３端子整流器６のｎ型半導体層２２内でのキャリアライフタイムと時間τ１とを適当な値に設定することにより、時間τ１後にパワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１を再度Ｈにして、注入制御型３端子整流器６が逆回復する時間に、殆どの過剰キャリアを消滅させることが可能となる。この場合、理想的には逆回復電流として、注入制御型３端子整流器６の接合容量分の電流しか流れない。
【００３５】
図４は、図８の場合と同様、図３におけるオフ期間Ｔｏｆｆからオン期間Ｔｏｎへのタイミングでの信号波形を拡大して示す図である。細線は注入制御型３端子整流器６のアノード、カソード間の電圧（−Ｖｒ）を示しており、太線はアノード電流（Ｉ）を示している。
【００３６】
注入制御型３端子整流器６は、時刻ｔ１以前ではバイポーラモードで動作するため低い順方向電圧を維持しているが、時刻ｔ１においてユニポーラモードに切り替わることでキャリアが減少して、それにより順方向電圧−Ｖｒは上昇する。一方、パワーＭＯＳＦＥＴ３が時刻ｔ２でオンして、注入制御型３端子整流器６のアノード電極から流れ込んでいたアノード電流ＩがパワーＭＯＳＦＥＴ３に転流し始めると、このアノード電流Ｉは減少する。このため、順方向電圧−Ｖｒはやがて減少し、時刻ｔ２にはＶｒ＝０となる。パワーＭＯＳＦＥＴ３に流れる電流Ｉｄがさらに増加すると、注入制御型３端子整流器６には逆回復電流が流れるが、ｎ型半導体層２２に過剰キャリアが殆どないため接合容量を充電する電流しか流れない。このため、従来の昇圧コンバータ回路におけるような、逆回復電流の発生によるスイッチング損失を大幅に低減できる。
【００３７】
また、逆回復電流の絶対値が小さいため、逆回復電流の変化率（ｄｉ／ｄｔ）も小さく、通常のＰＮダイオードの場合に見られたようなサージ電圧とこれに伴う電圧及び電流の振動現象も殆どなくなる。したがって、これによるノイズの発生を大幅に低減することが可能となる。パワーＭＯＳＦＥＴ３が十分オンし注入制御型３端子整流器６のアノード電位が基準電位近くまで低下すると、ゲート制御ＭＯＳＦＥＴ７のオンオフにかかわらず注入制御型３端子整流器６のゲート電位はアノード電位とほぼ等しくなるため、ゲート制御ＭＯＳＦＥＴ７は次のサイクルに備えて短い時間τ２後に再度オンしておくことが望ましい。
【００３８】
なお、図１に示す定電圧ダイオードＺＤは、注入制御型３端子整流器６のゲートを保護するために、ゲート制御ＭＯＳＦＥＴ７のドレイン側に抵抗Ｒ１と並列接続されているが、ゲート制御ＭＯＳＦＥＴ７の定電流領域での抵抗Ｒ１における電圧降下が適当な値になるよう設計することで、省略することも可能である。
【００３９】
（第２の実施の形態）
図５は、第２の実施の形態に係る昇圧コンバータ回路の構成を示すブロック図である。図１の構成と対応する部分には、同一の符号を付けてそれらの説明は省略する。
【００４０】
ここで、図１における第１の実施の形態に係る昇圧コンバータ回路と異なるところは、一次電源１の代わりに商用電源１２及びこれを整流するダイオードブリッジ１１が接続されている点、制御回路４の代わりにダイオードブリッジ１１の電圧を検出する検出端子１３を備えた制御回路１４が接続されている点、ゲート制御ＭＯＳＦＥＴ７のソースと基準電位間に帰還抵抗Ｒ２が接続されている点、及び抵抗Ｒ１に並列接続された定電圧ダイオードＺＤが省略されている点である。
【００４１】
この実施の形態に係る昇圧コンバータ回路はアクティブフィルタに適用したもので、制御回路１４は掛け算器、ＰＷＭ回路等を備えている。制御回路１４は全波整流されたダイオードブリッジ１１の出力電圧を検出し、出力電圧（＋ＤＣ）との積演算を基にＰＷＭ回路によりダイオードブリッジ１１の出力電圧と出力コンデンサＣの正極端子側の電圧（＋ＤＣ）とに比例したアノード電流Ｉを流すように、第１駆動回路５を介してパワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１を形成している。
【００４２】
この昇圧コンバータ回路の動作は、基本的に図１の回路と同様である。ただ、図３に示すパワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１のオン期間比（デューティ）を、ダイオードブリッジ１１の出力電圧の大きさに依存して変化させている点で異なる。
【００４３】
図５において、帰還抵抗Ｒ２はゲート制御ＭＯＳＦＥＴ７の定電流性を改善するためのもので必ずしも必要ではない。しかし、この帰還抵抗Ｒ２と抵抗Ｒ１を適当な値に設計することでゲート制御ＭＯＳＦＥＴ７にばらつきがあってもゲート制御ＭＯＳＦＥＴ７のオン時に発生する抵抗Ｒ１での電圧降下を、注入制御型３端子整流器６のゲート耐圧以下に制限することが容易となる。したがって、図１に示すような、注入制御型３端子整流器６のゲート保護のための定電圧ダイオードＺＤは省略できる。もちろん、この定電圧ダイオードＺＤを省略しないで抵抗Ｒ１と並列に設ければ、なお安全であることは言うまでもない。
【００４４】
【発明の効果】
以上に説明したように、この発明の昇圧コンバータ回路によれば、注入制御型３端子整流器を使用することにより、順方向導通時にはバイポーラモード、逆回復直前でユニポーラモードに切り替えることができる。これにより、逆回復電流を低減させるとともに、逆回復電流の急激な減少をなくして、過大な電圧の発生とノイズの発生を低減できる利点がある。
【図面の簡単な説明】
【図１】第１の実施の形態に係る昇圧コンバータ回路の構成を示すブロック図である。
【図２】注入制御型３端子整流器の断面構造の一例を示す図である。
【図３】昇圧コンバータ回路の各部の動作電圧・電流波形を示す信号波形図である。
【図４】第１の実施の形態に係る昇圧コンバータ回路のオフ期間（Ｔｏｆｆ）からオン期間（Ｔｏｎ）へのタイミングでの信号波形を拡大して示す図である。
【図５】第２の実施の形態に係る昇圧コンバータ回路の構成を示すブロック図である。
【図６】従来の昇圧コンバータの基本的な回路構成を示すブロック図である。
【図７】従来の昇圧コンバータ回路の各部の動作電圧・電流波形を示す信号波形図である。
【図８】従来の昇圧コンバータ回路のオフ期間（Ｔｏｆｆ）からオン期間（Ｔｏｎ）へのタイミングでの信号波形を拡大して示す図である。
【符号の説明】
１  一次電源
２  インダクタ
３  パワーＭＯＳＦＥＴ
４  制御回路
５  第１駆動回路
６  注入制御型３端子整流器
７  ゲート制御ＭＯＳＦＥＴ
８，９  出力端子
１１  ダイオードブリッジ
１２  商用電源
１４  制御回路
Ｃ  出力コンデンサ
Ｒ１  抵抗
ＺＤ  定電圧ダイオード
Ｒ２  帰還抵抗
Ｖｇ１  パワーＭＯＳＦＥＴ３のゲート制御信号
Ｖｇ２  ゲート制御ＭＯＳＦＥＴ７のゲート信号
Ｉｄ  パワーＭＯＳＦＥＴ３のドレイン電流
Ｉ  注入制御型３端子整流器６のアノード電流
Ｖｄ  パワーＭＯＳＦＥＴ３のドレイン電圧
２１  ｎ＋半導体基板
２２  ｎ型半導体層
２３  ｐ注入領域
２４  ｐ＋ソース領域
２５  ｐドレイン領域
２６  ゲート酸化膜
２７  ゲート電極
２８  アノード電極
２９  ショットキー接合
３０  カソード電極
【図１】
2004194372.tif 000003
【図２】
2004194372.tif 000004
【図３】
2004194372.tif 000005
【図４】
2004194372.tif 000006
【図５】
2004194372.tif 000007
【図６】
2004194372.tif 000008
【図７】
2004194372.tif 000009
【図８】
2004194372.tif 000010