(57)【要約】【課題】プラントの制御等を行う主系、従系の２重化システムを設けたディジタル制御システムにおいて、主系と従系のメモリ配置を常に同一にできるようにしたディジタル制御システムを提供する。【解決手段】プロセス対象と入出力を行うバスマスタ、基本プログラム及び制御ロジックを実行するＣＰＵ、基本プログラムおよび制御ロジックを格納するメモリ手段４ａ，４ｂ、通信インターフェース部８ａ，８ｂからそれぞれなる主系部Ａ及び従系部Ｂを含む２重化システム１００ａと、制御ロジックを変更、追加し、通信インターフェース部を介して主系部および従系部にそれぞれ制御ロジックをダウンロードする際、設定されたデータ格納先アドレスに制御ロジックをダウンロードし２重化システムの主系部と従系部のメモリ配置を同一にするエンジニアリング装置１０ａと、を備えた。【選択図】　　　　図１
2004054666.tif 000002
【特許請求の範囲】
【請求項１】
プロセス対象との間で入出力を行うバスマスタ、基本プログラム及び制御ロジックを実行するＣＰＵ、基本プログラムおよび制御ロジックを格納するメモリ手段、およびエンジニアリング装置と通信する通信インターフェース部からそれぞれなる主系部および従系部を含む２重化システムと、
上記制御ロジックを作成、変更、追加し、上記通信インターフェース部を介して上記主系部および従系部にそれぞれ上記制御ロジックをダウンロードする際に、設定されたメモリ配置情報のデータ格納先アドレスに制御ロジックをダウンロードし２重化システムの主系部と従系部のメモリ配置を同一にするエンジニアリング装置と、
を備えたことを特徴とするディジタル制御システム。
【請求項２】
上記エンジニアリング装置が、上記２重化システムでの制御ロジックのデータ格納先アドレスを求める手段を含み、求められたメモリ配置情報のデータ格納先アドレスに制御ロジックをダウンロードすることを特徴とする請求項１に記載のディジタル制御システム。
【請求項３】
上記エンジニアリング装置が、以前のメモリ配置情報及び制御ロジックバージョン情報を格納するメモリ手段を備え、上記データ格納先アドレスを求める手段が、これらの情報に従って変更、追加された制御ロジックのみの上記２重化システムでのデータ格納先アドレスを求め、ダウンロードを行うことを特徴とする請求項２に記載のディジタル制御システム。
【請求項４】
上記２重化システムの上記主系部および従系部のメモリ手段が、それぞれの以前のメモリ配置情報及び制御ロジックバージョン情報を格納し、上記データ格納先アドレスを求める手段が、これらの情報をアップロードしこれらに従って変更、追加された制御ロジックのみの上記２重化システムでのデータ格納先アドレスを求め、ダウンロードを行うことを特徴とする請求項２に記載のディジタル制御システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えばプラントの制御、監視等を行う主系および従系の２重化されたシステムを設けたディジタル制御システム、特にその制御ロジックデータダウンロードに関するものである。
【０００２】
【従来の技術】
図７は従来のこの種のディジタル制御システムの構成を示す図である。例えばプラントの制御、監視等を行う２重化システム１００は主系部Ａとこれと同様の構成を有する従系部Ｂを含む。そしてこれらのための制御ロジックを作成、変更、追加するエンジニアリング装置１０が双方に接続されている。
【０００３】
主系部Ａにおいて、１ａは基本プログラム及び制御プログラム（制御ロジック）を実行するＣＰＵ、２ａはプラントのプロセスとの間で入出力を行なうバスマスタ、３ａは基本プログラムや固定データを格納するＲＯＭ、４ａは制御ロジックを格納するフラッシュメモリであるＦ−ＲＯＭ、５ａは可変データを格納するＲＡＭ、６ａはローカルバス、７ａはシステムバス、８ａはエンジニアリング装置１０と通信する通信インターフェース、９ａは２ポートメモリ、１１ａはプラントの制御、監視を行う制御ロジックである。
【０００４】
従系部Ｂも同様な構成でありそれぞれｂの添え字が付されている。
【０００５】
次に動作について説明する。ＣＰＵ１ａは、ＲＯＭ３ａに格納された基本プログラムに従ってバスマスタ２ａにて入力されたデータをＲＡＭ５ａに格納する。その後、エンジニアリング装置１０により作成されたＦ−ＲＯＭ４ａ上の制御ロジック１１ａを実行し、バスマスタ２ａにてプロセスヘの出力を行い、プラントの制御、監視を行う。
【０００６】
プラント制御、監視を行うための制御ロジック１１ａを変更、追加した場合、エンジニアリング装置１０からＦ−ＲＯＭ４ａ上に制御ロジック１１ａをダウンロードする時点において、制御ロジック１１ａを格納するＦ−ＲＯＭ４ａ上の配置アドレスを自動計算により実施している。
【０００７】
同様の動作が従系部においても行われる。
【０００８】
【発明が解決しようとする課題】
従来のディジタル制御システムは以上のように構成されおり、制御ロジックのメモリ上の配置アドレスをダウンロード時に自動計算し、例えばダウンロード順に順次配置アドレスを設定しているため、複数の制御ロジックを変更、追加した場合、主系部と従系部に対する制御ロジックのダウンロード順が異なる場合、制御ロジックの格納先配置アドレスが主系部と従系部において異なるという問題点があった。
【０００９】
この発明は上記のような課題を解決するためになされたものであり、制御ロジックの変更、追加時においてダウンロードする前に、２重化システムの主系部と従系部での制御ロジックを格納するメモリ上の配置アドレスをエンジニアリング装置側で設定することにより主系部と従系部のメモリ配置を常に同一にできるようにしたディジタル制御システムを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の目的に鑑み、この発明は、プロセス対象との間で入出力を行うバスマスタ、基本プログラム及び制御ロジックを実行するＣＰＵ、基本プログラムおよび制御ロジックを格納するメモリ手段、およびエンジニアリング装置と通信する通信インターフェース部からそれぞれなる主系部および従系部を含む２重化システムと、上記制御ロジックを作成、変更、追加し、上記通信インターフェース部を介して上記主系部および従系部にそれぞれ上記制御ロジックをダウンロードする際に、設定されたメモリ配置情報のデータ格納先アドレスに制御ロジックをダウンロードし２重化システムの主系部と従系部のメモリ配置を同一にするエンジニアリング装置と、を備えたことを特徴とするディジタル制御システムにある。
【００１１】
また、上記エンジニアリング装置が、上記２重化システムでの制御ロジックのデータ格納先アドレスを求める手段を含み、求められたメモリ配置情報のデータ格納先アドレスに制御ロジックをダウンロードすることを特徴とする。
【００１２】
また、上記エンジニアリング装置が、以前のメモリ配置情報及び制御ロジックバージョン情報を格納するメモリ手段を備え、上記データ格納先アドレスを求める手段が、これらの情報に従って変更、追加された制御ロジックのみの上記２重化システムでのデータ格納先アドレスを求め、ダウンロードを行うことを特徴とする。
【００１３】
また、上記２重化システムの上記主系部および従系部のメモリ手段が、それぞれの以前のメモリ配置情報及び制御ロジックバージョン情報を格納し、上記データ格納先アドレスを求める手段が、これらの情報をアップロードしこれらに従って変更、追加された制御ロジックのみの上記２重化システムでのデータ格納先アドレスを求め、ダウンロードを行うことを特徴とする。
【００１４】
【発明の実施の形態】
実施の形態１．
図１はこの発明の一実施の形態によるディジタル制御システムの構成を示す図であり、従来のものと同一もしくは相当部分は同一符号で示す。例えばプラントの制御、監視等を行う２重化システム１００ａは主系部Ａとこれと同様の構成を有する従系部Ｂを含む。そしてこれらのための制御ロジックを作成、変更、追加するエンジニアリング装置１０ａが双方に接続されている。
【００１５】
図１において、１ａ，１ｂは基本プログラム及び制御プログラム（制御ロジック）を実行するＣＰＵ、２ａ，２ｂはプロセス入出力を行なうバスマスタ、３ａ，３ｂは基本プログラムや固定データを格納するＲＯＭ、４ａ，４ｂは制御ロジックを格納するフラッシュメモリであるＦ−ＲＯＭ、５ａ，５ｂは可変データを格納するＲＡＭ、６ａ，６ｂはローカルバス、７ａ，７ｂはシステムバス、８ａ，８ｂはエンジニアリング装置と通信する通信インターフェース、９ａ，９ｂは２ポートメモリ、１１ａ，１１ｂはプラントの制御、監視を行う制御ロジックである。
【００１６】
またエンジニアリング装置１０ａにおいて、１２はオペレータにより入力される２重化システム１００ａの主系部Ａ、従系部Ｂでの制御ロジックのデータ格納先アドレスを含むメモリ配置情報、１３は変更、追加された制御ロジックを示す。
【００１７】
この実施の形態では、制御ロジックの変更、追加時においてダウンロードする前にメモリ上の配置アドレスをエンジニアリング装置上で手入力により設定することにより制御ロジックの配置アドレスをダウンロード順に依存させないようにし、主系部と従系部のメモリ配置を同一とすることができるようにし、信頼性の高いディジタル制御システムを得る。
【００１８】
次に動作について説明する。エンジニアリング装置１０ａにおいてオペレータはエンジニアリング装置１０ａの入力手段（特に図示せず）により制御ロジックのメモリ配置情報（データ格納先アドレスを含む、以下同様）１２を追加する。そして、制御ロジック１１ａに変更、追加が発生した場合、メモリ配置情報１２に従い通信インターフェース８ａを介し、Ｆ−ＲＯＭ４ａ上に制御ロジック１１ａを格納する。ＣＰＵ１ａが、ＲＯＭ３ａに格納された基本プログラムに基づき、バスマスタ２ａにて入力されたデータを使用し、Ｆ−ＲＯＭ４ａに格納された制御ロジック１１ａ（例えば１３に変更したもの）を実行し、データをＲＡＭ５ａに格納する。次いで、ＲＡＭ５ａに格納されたデータの中でプロセス出力データのみをバスマスタ２ａにてプロセスヘ出力を行い、プラントの制御、監視をする。
【００１９】
この実施の形態では、エンジニアリング装置１０ａにおいて、メモリ配置情報１２を追加したことにより、Ｆ−ＲＯＭ４ａに格納されたプラントの制御を行う制御ロジック１１ａを変更、追加する場合、変更、追加された制御ロジック１３のメモリ配置情報１２をエンジニアリング装置１０ａにてオペレータが入力手段により手入力で設定し、その情報に従い通信インターフェース８ａ，８ｂを介して変更、追加した制御ロジック１３をＦ−ＲＯＭ４ａ，４ｂ上に格納することで主系部Ａと従系部ＢのＦ−ＲＯＭ４ａ、４ｂでの制御ロジック１１ａ．１１ｂのメモリ配置を同一とすることができる。
【００２０】
実施の形態２．
図２はこの発明の別の実施の形態によるディジタル制御システムの構成を示す図であり、上記実施の形態と同一もしくは相当部分は同一符号で示す。上記実施の形態１では、エンジニアリング装置１０ａにおいてＦ−ＲＯＭ４ａ，４ｂ上に格納する制御ロジック１１ａ，１１ｂのメモリ配置情報１２をエンジニアリング装置１０ａにて手入力で設定する場合について述べたが、図２に示すように制御ロジック１１ａ，１１ｂを格納するＦ−ＲＯＭ４ａ，４ｂのメモリ配置情報１２ａを、例えば蓄積しておいた過去のメモリ配置情報の履歴を基に自動再計算する手段（１２ａをこの手段を含めたものとして示す）をエンジニアリング装置１０ｂに設けた。
【００２１】
すなわち実施の形態１では、制御ロジックのダウンロードは、制御ロジックの配置アドレスをエンジニアリング装置で手入力により設定しているので、オペレータに対してメモリ配置アドレスを意識させる必要があり、オペレータに作業負荷がかかり、また、制御ロジックのエリアが重複してしまう等のヒューマンエラーによる配置設定不良が発生する可能性がある。
【００２２】
そこでこの実施の形態では、制御ロジックの変更、追加時に制御ロジックを格納する配置アドレスをエンジニアリング装置にて自動再計算させることにより、オペレータの負担を軽減しヒューマンエラーを回避するようにした。
【００２３】
実施の形態３．
図３はこの発明の別の実施の形態によるディジタル制御システムの構成を示す図であり、上記各実施の形態と同一もしくは相当部分は同一符号で示す。上記実施の形態２では、エンジニアリング装置において制御ロジックのメモリ配置情報を自動再計算する場合について述べたが、この実施の形態では、図３に示すようにエンジニアリング装置１０ｃにＦ−ＲＯＭ４ａ，４ｂ上の制御ロジック１１ａ、１１ｂのメモリ配置情報１２ｂと制御ロジックバージョン情報１４に格納しておく。
【００２４】
そして、格納しているこれらのメモリ配置情報１２と制御ロジックバージョン情報１４を使用し、変更、追加された制御ロジック１３の制御ロジック（１）のみのダウンロードアドレス（データ格納先アドレス）を再計算することにより、変更していない制御ロジック１１ａ、１１ｂのダウンロードを必要としないので、ダウンロード時間の短縮化ができ、信頼性が向上する。
【００２５】
また、エンジニアリング装置１０ｃ制御ロジックバージョン情報１４を使用することにより主系部Ａと従系部Ｂの差異を認識する。異なる場合は、ダウンロードを促すメッセージを発信（特定の指令の発信、表示、音声告知等）することにより両系の同一性を確保する。
【００２６】
図４にはこの実施の形態の動作を示すフローチャートを示す。簡単に説明すると、主系および従系の制御ロジックバージョンを取得し（ステップＳ１，Ｓ２）、これらのバージョンが同一か否かを判定し（ステップＳ３）、同一であれば、主系／従系の制御ロジックダウンロードテーブルの制御ロジック番号をクリアする（ステップＳ４）。
【００２７】
ステップＳ３においてバージョンが同一でない場合には、主系、従系の最新でない方の制御ロジックダウンロードテーブルの制御ロジック番号をセットし、メモリ配置情報に最新である側のメモリ配置データをセットし（ステップＳ５〜Ｓ９）、これをロジック数分行う。
【００２８】
上記実施の形態２のダウンロード方式では、制御ロジックの変更、追加においてエンジニアリング装置において制御ロジック格納先配置アドレスを自動再計算しているので、制御ロジック全てをエンジニアリング装置からダウンロードする必要があり、ダウンロードに時間がかかる。また、変更していない制御ロジックについても再度ダウンロードすることにより、格納先配置アドレスが異なる場合があるため動作確認済み制御ロジックの再検証を実施する必要がある。
【００２９】
この実施の形態においては、エンジニアリング装置において、前回のダウンロード時の格納先配置アドレス情報を格納しておき、変更、追加された制御ロジックのみの格納先配置アドレスの再計算を実施し、空きエリアに配置することにより、変更、追加された制御ロジックのみをダウンロードすることができ、ダウンロード時間の短縮ができる。また、変更に関係ない制御ロジックについては格納先配置アドレスが変わることがないため、再度動作確認を必要としない。また、各制御ロジックのバージョン情報をエンジニアリング装置上で管理することにより、２重化システムにおける主系部と従系部の最新状態を把握することができ、主系部と従系部の状態が相違する場合はオペレータに対しダウンロードを促すための指示、アナウンス（信号の発生、表示、音声告知等）を行いダウンロードを実施させることにより主系部と従系部のメモリ配置を同一にできる。
【００３０】
実施の形態４．
図５はこの発明の別の実施の形態によるディジタル制御システムの構成を示す図であり、上記各実施の形態と同一もしくは相当部分は同一符号で示す。上記実施の形態３では、エンジニアリング装置に格納しているメモリ配置情報及び制御ロジックバージョン情報を使用し、変更、追加された制御ロジックのみのメモリ配置情報を再計算させているが、この実施の形態では、図５に示すようにＦ−ＲＯＭ４ａ，４ｂ上のメモリ配置情報１５ａと制御ロジックバージョン情報１６ａをＦ−ＲＯＭ４ａ，４ｂ上に格納し、変更、追加された制御ロジック１３のメモリ配置計算時にメモリ配置情報１５ａ及び制御ロジックバージョン情報１６ａをエンジニアリング装置１０ｄに吸い上げて使用することにより、エンジニアリング装置１０ｄの故障等によるデータ喪失時においてもデータを保持でき、信頼性が向上する。
【００３１】
また、主系部と従系部のメモリ配置を同一とするため制御ロジックバージョン１６ａと１６ｂをエンジニアリング装置１０ｄに吸い上げ、差異がある場合に制御ロジック１３のダウンロードを促すためのメッセージを出し、主系部と従系部の制御ロジックを揃えるようにする。
【００３２】
図６にはこの実施の形態の動作を示すフローチャートを示す。簡単に説明すると、ステップＳ１１とＳ１２で主系部、従系部より制御ロジックバージョン情報１６ａ、１６ｂとメモリ配置情報１５ａ、１５ｂをエンジニアリング装置１０ｄに吸い上げる（アップロード）処理があるだけで、以降のステップＳ１〜Ｓ１０は上記実施の形態３と同様である。
【００３３】
上記実施の形態３のダウンロード方式は、制御ロジックのメモリ配置情報及び制御ロジックバージョン情報をエンジニアリング装置で管理しているので、データの信頼性を保証しなければならず、定期的なバックアップが必要である。
【００３４】
この実施の形態においては、制御ロジックの配置情報及び制御ロジックバージョン情報を制御装置のＦ−ＲＯＭに格納し、制御ロジックの変更、追加時にＦ−ＲＯＭ上の配置情報及びバージョン情報を吸い上げ、そのデータを基に空きエリアの検索を行い、変更、追加された制御ロジック格納配置アドレスを自動算出させることによりエンジニアリング装置の故障によるデータ喪失の影響を受けることがなく、信頼性が向上する。
【００３５】
【発明の効果】
以上のようにこの発明によれば、プロセス対象との間で入出力を行うバスマスタ、基本プログラム及び制御ロジックを実行するＣＰＵ、基本プログラムおよび制御ロジックを格納するメモリ手段、およびエンジニアリング装置と通信する通信インターフェース部からそれぞれなる主系部および従系部を含む２重化システムと、上記制御ロジックを作成、変更、追加し、上記通信インターフェース部を介して上記主系部および従系部にそれぞれ上記制御ロジックをダウンロードする際に、設定されたメモリ配置情報のデータ格納先アドレスに制御ロジックをダウンロードし２重化システムの主系部と従系部のメモリ配置を同一にするエンジニアリング装置と、を備えたことを特徴とするディジタル制御システムとしたので、主系部と従系部のメモリ配置を同一とすることで、信頼性の高いディジタル制御システムを提供できる。
【００３６】
また、上記エンジニアリング装置が、上記２重化システムでの制御ロジックのデータ格納先アドレスを求める手段を含み、求められたメモリ配置情報のデータ格納先アドレスに制御ロジックをダウンロードするようにしたので、オペレータの負担を軽減しヒューマンエラーを回避できる。
【００３７】
また、上記エンジニアリング装置が、以前のメモリ配置情報及び制御ロジックバージョン情報を格納するメモリ手段を備え、上記データ格納先アドレスを求める手段が、これらの情報に従って変更、追加された制御ロジックのみの上記２重化システムでのデータ格納先アドレスを求め、ダウンロードを行うようにしたので、変更、追加された制御ロジックのみをダウンロードすることができる。
【００３８】
また、上記２重化システムの上記主系部および従系部のメモリ手段が、それぞれの以前のメモリ配置情報及び制御ロジックバージョン情報を格納し、上記データ格納先アドレスを求める手段が、これらの情報をアップロードしこれらに従って変更、追加された制御ロジックのみの上記２重化システムでのデータ格納先アドレスを求め、ダウンロードを行うようにしたので、エンジニアリング装置の故障によるデータ喪失等の影響を受けることがない。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるディジタル制御システムの構成を示す図である。
【図２】この発明の実施の形態２によるディジタル制御システムの構成を示す図である。
【図３】この発明の実施の形態３よるディジタル制御システムの構成を示す図である。
【図４】この発明の実施の形態３よるディジタル制御システムの動作を説明するためのフローチャートである。
【図５】この発明の実施の形態４よるディジタル制御システムの構成を示す図である。
【図６】この発明の実施の形態４よるディジタル制御システムの動作を説明するためのフローチャートである。
【図７】従来のこの種のディジタル制御システムの構成を示す図である。
【符号の説明】
１ａ，１ｂ　ＣＰＵ、２ａ，２ｂ　バスマスタ、３ａ，３ｂ　ＲＯＭ、４ａ，４ｂ　Ｆ−ＲＯＭ、５ａ，５ｂ　ＲＡＭ、６ａ，６ｂ　ローカルバス、７ａ，７ｂ　システムバス、８ａ，８ｂ　通信インターフェース、９ａ，９ｂ　２ポートメモリ、１０ａ〜１０ｄ　エンジニアリング装置、１１ａ，１１ｂ，１３　制御ロジック、１００ａ，１００ｂ　２重化システム、Ａ　主系部（主系）、Ｂ　従系部（従系）。
【図１】
2004054666.tif 000003
【図２】
2004054666.tif 000004
【図３】
2004054666.tif 000005
【図４】
2004054666.tif 000006
【図５】
2004054666.tif 000007
【図６】
2004054666.tif 000008
【図７】
2004054666.tif 000009