(57)【要約】【課題】入力電圧に対して検出信号が遅延して出力する電圧検出回路及び半導体装置に関し、特に、入力電圧の変位の状態よって出力検出信号を異なる遅延時間で出力できる電圧検出回路及び半導体装置を提供することを目的とする。【解決手段】本発明は、入力電圧（Ｖｉｎ０）を検出して、一又は他のレベルの検出信号（Ｖｏｕｔ）を出力する電圧検出回路（１００）であって、入力電圧（Ｖｉｎ０）を検出する電圧検出手段（１１１）と、電圧検出手段（１１１）で、入力電圧（Ｖｉｎ０）が第３のレベルから第２のレベルになった後、第１のレベルになったときには、出力信号（Ｖｏｕｔ）を第１の遅延時間（ＴｐＬＨ１）、遅延させた後、一方のレベルとし、入力電圧（Ｖｉｎ０）が第１のレベルから第２のレベルになった後、再び第１のレベルになったときには、出力信号（Ｖｏｕｔ）を第１の遅延時間（ＴｐＬＨ１）とは異なる第２の遅延時間（ＴｐＬＨ２）、遅延させた後、他方のレベルとする遅延手段（１１２）とを有することを特徴とする。【選択図】　図１
2004120107.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を検出して、一又は他のレベルの検出信号を出力する電圧検出回路であって、
入力電圧を検出する電圧検出手段と、
前記電圧検出手段で、前記入力電圧が前記第３のレベルから前記第２のレベルになった後、前記第１のレベルになったときには、出力信号を第１の遅延時間、遅延させた後、一方のレベルとし、前記入力電圧が前記第１のレベルから前記第２のレベルになった後、再び前記第１のレベルになったときには、該検出信号を前記第１の遅延時間とは異なる第２の遅延時間、遅延させた後、他方のレベルとする遅延手段とを有することを特徴とする電圧検出回路。
【請求項２】
前記遅延手段は、第１のクロックを生成する第１のクロック生成手段と、
第１のクロックとは異なる第２のクロックを生成する第２のクロック生成手段と、
前記第１のクロック生成手段で生成された前記第１のクロックと前記第２のクロック生成手段で生成される第２のクロックのいずれか一方を選択的に出力する切換回路と、
前記切換回路の出力を分周する分周回路とを有し、
前記切換回路は、前記入力電圧が前記第３のレベルから前記第２のレベルになった後、前記第１のレベルになったときには、前記第１のクロックを選択し、前記入力電圧が前記第１のレベルから前記第２のレベルになった後、再び前記第１のレベルになったときには、前記第２のクロックを選択することを特徴とする請求項１記載の電圧検出回路。
【請求項３】
入力電圧を入力する入力端子と、
前記一又は他のレベルの出力信号を出力する出力端子と、
前記入力端子に入力された前記入力電圧が前記第３のレベルから前記第２のレベルになった後、前記第１のレベルになったときには、前記出力端子から出力される出力信号を第１の遅延時間、遅延させた後、前記一方のレベルとし、前記入力端子に入力される前記入力電圧が前記第１のレベルから前記第２のレベルになった後、再び前記第１のレベルになったときには、前記入力電圧を前記第１の遅延時間とは異なる第２の遅延時間、遅延させた後、前記出力端子から出力される前記出力信号を他方のレベルとする電圧検出部とを有する半導体装置。
【請求項４】
前記電圧検出部は、入力電圧を検出する電圧検出手段と、
前記電圧検出手段で、前記入力電圧が前記第３のレベルから前記第２のレベルになった後、前記第１のレベルになったときには、出力信号を第１の遅延時間、遅延させた後、一方のレベルとし、前記入力電圧が前記第１のレベルから前記第２のレベルになった後、再び前記第１のレベルになったときには、該検出信号を前記第１の遅延時間とは異なる第２の遅延時間、遅延させた後、他方のレベルとする遅延手段とを有することを特徴とする請求項３記載の半導体装置。
【請求項５】
前記遅延手段は、第１のクロックを生成する第１のクロック生成手段と、
第１のクロックとは異なる第２のクロックを生成する第２のクロック生成手段と、
前記第１のクロック生成手段で生成された前記第１のクロックと前記第２のクロック生成手段で生成される第２のクロックのいずれか一方を選択的に出力する切換回路と、
前記切換回路の出力を分周する分周回路とを有し、
前記切換回路は、前記入力電圧が前記第３のレベルから前記第２のレベルになった後、前記第１のレベルになったときには、前記第１のクロックを選択し、前記入力電圧が前記第１のレベルから前記第２のレベルになった後、再び前記第１のレベルになったときには、前記第２のクロックを選択することを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電圧検出回路及び半導体装置に係り、特に、入力電圧に対して検出信号が遅延して出力する電圧検出回路及び半導体装置に関する。
【０００２】
【従来の技術】
マイコンは、所定電圧以上の電源電圧で動作が可能とされており、電源電圧が所定電圧より低下すると、異常な動作となる。このため、マイコンには、リセット端子が設けられており、リセット端子に供給されるリセット信号により動作をリセット可能とされている。
【０００３】
マイコンに供給するリセット信号を生成する回路としてリセット回路（以降、電圧検出回路と呼ぶ）が存在する。電圧検出回路は、電源電圧を監視し、電源電圧が所定の電圧より低下したときに、マイコンにリセット信号を供給する回路である。
【０００４】
図３は従来の電圧検出回路の一例のブロック構成図を示す。
【０００５】
従来のレベル検出回路１は、入力信号検出回路１１、遅延回路１２、出力信号生成回路１３、出力バッファ１４から構成される。
【０００６】
入力信号検出回路１１は、抵抗Ｒ１、Ｒ２、コンパレータ２１、基準電圧源２２を含む構成とされている。抵抗Ｒ１、Ｒ２は、入力端子Ｔｉｎと接地との間に直列に接続されおり、抵抗Ｒ１と抵抗Ｒ２との接続点から入力電圧Ｖｉｎ０を分圧した電圧Ｖｉｎ１を出力する。
【０００７】
抵抗Ｒ１と抵抗Ｒ２との接続点は、コンパレータ２１の反転入力端子に接続されている。コンパレータ２１の非反転入力端子には、基準電圧源２２から基準電圧Ｖｒｅｆが印加されている。コンパレータ２１は、抵抗Ｒ１と抵抗Ｒ２の接続点の電圧Ｖｉｎ１が基準電圧Ｖｒｅｆより小さいときには出力をハイレベルとし、電圧Ｖｉｎ１が基準電圧Ｖｒｅｆより大きいときにはローレベルとする。コンパレータ２１の出力は、遅延回路１２及び出力信号生成回路１３に供給される。
【０００８】
遅延回路１２は、発振器３１、及びＴフリップフロップ３２−１〜３２−ｎから構成される。発振器３１は、所定の周波数のパルスを生成する。発振器３２で生成されたパルスは、フリップフロップ３２−１に供給される。フリップフロップ３２−１は、発振器３２からのパルスの立ち上がりをトリガとして出力Ｑを反転させる。このため、出力Ｑは、パルスの（１／２）の周期となる。フリップフロップ３２−１の出力Ｑは、フリップフロップ３２−２のトリガ端子に接続される。フリップフロップ３２−２の出力Ｑは、トリガ端子に供給されるパルスの（１／２）の周期のパルスとなる。
【０００９】
フリップフロップ３２−１〜３２−ｎは、出力端子Ｑとトリガ端子Ｔとが順次に接続された構成とされており、夫々でトリガ端子Ｔに供給されるパルスを２分周して出力する。最終段のフリップフロップ３２−ｎの出力Ｑｎは、発振器３１の出力パルスを２ｎ分周した出力となる。フリップフロップ３２−ｎの出力Ｑｎは、出力信号生成回路１３に供給される。
【００１０】
出力信号生成回路１３は、ＲＳフリップフロップ４１から構成されている。フリップフリップ３２−ｎの出力Ｑｎは、ＲＳフリップフロップ４１のセット端子に供給される。
【００１１】
コンパレータ２１の出力は、Ｔフリップフロップ３２−１〜３２−ｎ、及び、ＲＳフリップフロップ４１のリセット端子に供給される。リセット端子はローアクティブとされており、Ｔフリップフロップ３２−１〜３２−ｎ、及び、ＲＳフリップフロップ４１は、コンパレータ２１がローレベルになるとリセットされる。
【００１２】
フリップフロップ３２−１〜３２−ｎは、コンパレータ２１の出力によりリセットされ、発振器３１の出力パルスの分周を開始する。フリップフロップ３２−ｎの出力は、コンパレータ２１の出力が立ち上がってから時間τだけ遅延して立ち上がる。
【００１３】
フリップフロップ３２−ｎの出力Ｑｎが立ち上がることによりフリップフロップ４１の出力Ｑがハイレベルにセットされる。フリップフロップ４１の出力は、バッファ１４を介して出力端子Ｔｏｕｔに供給される。
【００１４】
図４は従来の一例の動作波形図を示す。図４（Ａ）は入力電圧、図４（Ｂ）は出力電圧の波形を示す。
【００１５】
時刻ｔ０で入力電圧Ｖｉｎ１が基準電圧Ｖｒｅｆより大きくなると、コンパレータ２１の出力がローレベルになる。コンパレータ２１の出力がローレベルになると、Ｔフリップフロップ３２−１〜３２−ｎがリセットされる。Ｔフリップフロップ３２−１〜３２−ｎは、時刻ｔ０でリセットされてからパルス発生回路３１の出力パルスを順次に分周する。Ｔフリップフロップ３２−ｎの出力は、リセットされてから所定の遅延時間ＴｐＬＨ経過した時刻ｔ１で立ち上がる。
【００１６】
Ｔフリップフロップ３２−ｎの出力が立ち上がると、ＲＳフリップフロップ４１がハイレベルにセットされる。ＲＳフリップフロップ４１の出力が時刻ｔ１で立ち上がると、出力がローレベルからハイレベルに立ち上がる。遅延時間ＴｐＬＨは、入力電圧Ｖｉｎ０の立ち上がり時、入力電圧Ｖｉｎが起動から安定するまでに充分な時間に決定されている。
【００１７】
ＲＳフリップフロップ４１の出力は、バッファ１４を介して出力端子Ｔｏｕｔから出力される。出力端子Ｔｏｕｔは、例えば、マイコンのリセット端子に接続されている。マイコンは、電圧検出回路１からの信号がハイレベルになると、動作が許可される。
【００１８】
また、時刻ｔ２で入力電圧Ｖｉｎ１が基準電圧Ｖｒｅｆより小さくなると、コンパレータ２１の出力がハイレベルになる。コンパレータ２１の出力がハイレベルになると、ＲＳフリップフロップ４１の出力がローレベルにリセットされる。
【００１９】
ＲＳフリップフロップ４１の出力がローレベルにリセットされると、出力端子Ｔｏｕｔの出力がローレベルとされる。これにより、マイコンの動作が停止される。
【００２０】
次に、時刻ｔ３で再び入力電圧Ｖｉｎ１が基準電圧Ｖｒｅｆより大きくなると、コンパレータ２１の出力がローレベルになる。コンパレータ２１の出力がローレベルになると、Ｔフリップフロップ３２−１〜３２−ｎがリセットされる。Ｔフリップフロップ３２−１〜３２−ｎは、時刻ｔ３でリセットされてからパルス発生回路３１の出力パルスを順次に分周する。Ｔフリップフロップ３２−ｎの出力は、リセットされてから所定の遅延時間ＴｐＬＨ経過した時刻ｔ４で立ち上がる。
【００２１】
Ｔフリップフロップ３２−ｎの出力が立ち上がると、ＲＳフリップフロップ４１がハイレベルにセットされる。ＲＳフリップフロップ４１の出力が時刻ｔ１で立ち上がると、出力がローレベルからハイレベルに立ち上がる。遅延時間ＴｐＬＨは、入力電圧Ｖｉｎ０の立ち上がり時、入力電圧Ｖｉｎが起動から安定するまでに充分な時間に決定されている。
【００２２】
ＲＳフリップフロップ４１の出力は、バッファ１４を介して出力端子Ｔｏｕｔから出力される。出力端子Ｔｏｕｔは、例えば、マイコンのリセット端子に接続されている。マイコンは、電圧検出回路１からの信号がハイレベルになると、動作が許可される。
【００２３】
また、時刻ｔ５で入力電圧Ｖｉｎ１が基準電圧Ｖｒｅｆより小さくなると、コンパレータ２１の出力がハイレベルになる。コンパレータ２１の出力がハイレベルになると、ＲＳフリップフロップ４１の出力がローレベルにリセットされる。
【００２４】
以上のように、従来の電圧検出回路１では、入力電圧Ｖｉｎ１が所定の電圧Ｖｒｅｆになると、一定の遅延時間ＴｐＬＨ、遅延させた後、出力を反転させていた。
【００２５】
なお、電圧検出回路として上記のような電圧検出回路が従来知られていた。ただし、上記のような電圧検出回路に相当する技術文献は発見できなかった。
【００２６】
【発明が解決しようとする課題】
電圧検出回路１は、電源投入時には、マイコンへの供給電圧が安定した後に、マイコンを動作させるため、遅延時間を長くした方が好ましい。一方、マイコンが通常動作をしているときの電圧監視時には、ノイズなど一瞬入力電圧が低下する場合があり、このようなときには、マイコンを迅速に正常な動作状態に戻すために遅延時間は短くした方が好ましい。
【００２７】
しかしながら、従来の電圧検出回路１では、遅延時間ＴｐＬＨを長く設定すると、電圧監視時の遅延時間までも長くなってしまい、逆に遅延時間ＴｐＬＨを短く設定すると、電源投入時に電源電圧が安定する前にマイコンが動作状態に移行することになる。
【００２８】
本発明は上記の点に鑑みてなされたもので、入力電圧の変位の状態よって出力検出信号を異なる遅延時間で出力できる電圧検出回路及び半導体装置を提供することを目的とする。
【００２９】
【課題を解決するための手段】
本発明は、入力電圧（Ｖｉｎ０）を検出して、一又は他のレベルの検出信号（Ｖｏｕｔ）を出力する電圧検出回路（１００）であって、入力電圧（Ｖｉｎ０）を検出する電圧検出手段（１１１）と、電圧検出手段（１１１）で、入力電圧（Ｖｉｎ０）が第３のレベルから第２のレベルになった後、第１のレベルになったときには、出力信号（Ｖｏｕｔ）を第１の遅延時間（ＴｐＬＨ１）、遅延させた後、一方のレベルとし、入力電圧（Ｖｉｎ０）が第１のレベルから第２のレベルになった後、再び第１のレベルになったときには、出力信号（Ｖｏｕｔ）を第１の遅延時間（ＴｐＬＨ１）とは異なる第２の遅延時間（ＴｐＬＨ２）、遅延させた後、他方のレベルとする遅延手段（１１２）とを有することを特徴とする。
【００３０】
また、本発明は、遅延手段（１１２）は、第１のクロックを生成する第１のクロック生成手段（１３２−１）と、第１のクロックとは異なる第２のクロックを生成する第２のクロック生成手段（１３２−２）と、第１のクロック生成手段（１３２−１）で生成された第１のクロックと第２のクロック生成手段（１３２−２）で生成される第２のクロックのいずれか一方を選択的に出力する切換回路（１３３）と、切換回路（１３３）の出力を分周する分周回路（３２−１〜３２−ｎ）とを有し、切換回路（１３３）は、入力電圧（Ｖｉｎ０）が第３のレベルから第２のレベルになった後、第１のレベルになったときには、第１のクロックを選択し、入力電圧（Ｖｉｎ０）が第１のレベルから第２のレベルになった後、再び第１のレベルになったときには、第２のクロックを選択することを特徴とする。
【００３１】
本発明によれば、入力電圧（Ｖｉｎ０）の変位の状態よって出力信号を異なる遅延時間（ＴｐＬＨ１、ＴｐＬＨ２（ＴｐＬＨ１＞ＴｐＬＨ２））に設定でき、よって、例えば、マイコンなどで、入力電圧（Ｖｉｎ０）の立ち上げ時には出力信号（Ｖｏｕｔ）の遅延時間を長く設定し、ノイズなどの一時的な入力電圧の低下時には、出力信号の遅延時間の短く設定できるため、起動時には入力電圧が安定した後にマイコンの動作を開始させることができ、また、ノイズなどで動作が停止されたときには、入力電圧が元に戻った後、迅速にマイコンの動作を再開させることができる。
【００３２】
なお、上記の参照符号はあくまでも参考であり、本発明の範囲を限定するものではない。
【００３３】
【発明の実施の形態】
図１は本発明の一実施例の回路構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００３４】
本実施例の電圧検出回路１００は、１チップの半導体装置から構成されており、電圧検出部１１１、遅延部１１２、検出信号生成部１３、出力バッファ回路１４を含む構成とされている。
【００３５】
電圧検出部１１１は、抵抗Ｒ１１〜Ｒ１３、コンパレータ１２１、１２２、基準電圧源１２３を含む構成とされている。抵抗Ｒ１１〜Ｒ１３は、入力端子Ｔｉｎと接地との間に直列に接続されており、入力端子Ｔｉｎに供給される入力電圧Ｖｉｎ０を分圧して、Ｖｉｎ１１、Ｖｉｎ１２を生成する。
【００３６】
入力電圧Ｖｉｎ１１は、抵抗Ｒ１１と抵抗Ｒ１２との接続点に発生し、コンパレータ１２１の反転入力端子に供給される。また、入力電圧Ｖｉｎ１２は、抵抗Ｒ１２と抵抗Ｒ１３との接続点に発生し、コンパレータ１２２の非反転入力端子に供給される。コンパレータ１２１の非反転入力端子及びコンパレータ１２２の反転入力端子には、基準電圧源１２３から基準電圧Ｖｒｅｆが印加される。
【００３７】
コンパレータ１２１は、入力電圧Ｖｉｎ１１が基準電圧Ｖｒｅｆより大きければ出力をローレベルとし、小さければ出力をハイレベルとする。コンパレータ１２１の出力は、遅延回路１１２に供給される。コンパレータ１２２は、入力電圧Ｖｉｎ１２が基準電圧Ｖｒｅｆより大きければ出力をハイレベルとし、小さければ出力をローレベルとする。コンパレータ１２２の出力は、遅延回路１１２に供給される。
【００３８】
遅延回路１１２は、ラッチ１３１、第１のパルス生成回路１３２−１、第２のパルス生成回路１３２−２、切換回路１３３、Ｔフリップフロップ３２−１〜３２−ｎから構成されている。
【００３９】
ラッチ１３１は、リセット端子Ｒにコンパレータ１２１の出力が供給され、セット端子ＳにＲＳフリップフロップ４１の出力が供給される。ラッチ１３１は、セット端子Ｓに供給されるパルスの立ち上がりにより出力Ｑをハイレベルにし、リセット端子Ｒに供給されるパルスの立ち上がりにより出力Ｑをローレベルにする。ラッチ１３１の出力端子Ｑは、切換回路１３３に接続されている。
【００４０】
切換回路１３３は、ラッチ１３１の出力Ｑがローレベルのときに、第１のパルス生成回路１３２−１からのパルスを選択し、ラッチ１３１の出力Ｑがハイレベルのときに、第２のパルス生成回路１３２−２からのパルスを選択し、出力する。なお、第１のパルス生成回路１３２−１は、出力されるパルスの周期が第２のパルス生成回路１３２−２から出力されるパルスに比べて長く設定されている。例えば、第１のパルス生成回路１３２−１から出力されるパルスの周期は、起動時の遅延時間に応じて設定される。また、第２のパルス生成回路１３２−２から出力されるパルスの周期は、通常動作時の遅延時間に応じて設定される。
【００４１】
切換回路１３３で選択出力された出力パルスは、Ｔフリップフロップ３２−１のトリガ端子Ｔに供給される。Ｔフリップフロップ３２−１〜３２−ｎは、切換回路１３３からのパルスを分周して、Ｔフリップフロップ３２−ｎから遅延出力を出力する。また、Ｔフリップフロップ３２−１〜３２−ｎ及びＲＳフリップフロップ４１は、コンパレータ１２２の出力に応じてリセットされる。
【００４２】
図２は本発明の一実施例の動作波形図を示す。図２（Ａ）は入力電圧Ｖｉｎ０、図２（Ｂ）は出力電圧Ｖｏｕｔの波形図を示す。
【００４３】
時刻ｔ１０で入力電圧Ｖｉｎ１１が基準電圧Ｖｒｅｆより大きくなると、コンパレータ１２１がハイレベルになり、ラッチ１３１は出力をローレベルにリセットする。ラッチ１３１の出力がローレベルにリセットされると、切換回路１３３は、第１のパルス生成回路１３２−１の出力パルスを選択し、Ｔフリップフロップ３２−１のトリガ端子Ｔに供給する。
【００４４】
次に時刻ｔ１１で入力電圧Ｖｉｎ１２が基準電圧Ｖｒｅｆより大きくなると、コンパレータ１２２の出力がローレベルになる。コンパレータ１２２の出力がローレベルになると、Ｔフリップフロップ３２−１〜３２−ｎがリセットされる。
【００４５】
時刻ｔ１１でＴフリップフロップ３２−１〜３２−ｎがリセットされると、Ｔフリップフロップ３２−１〜３２−ｎは第１のパルスを分周する。時刻ｔ１１から遅延時間ＴｐＬＨ１だけ遅延した時刻ｔ１２で、ＲＳフリップフロップ４１の出力がハイレベルにセットされる。これによって、出力端子Ｔｏｕｔがハイレベルとされる。また、ＲＳフリップフロップ４１の出力がハイレベルにされると、ラッチ１３１のデータ端子Ｄがハイレベルとされ、ラッチ１３１の出力はハイレベルにラッチされる。これにより、切換回路１３３は、第２のパルス生成回路１３２−２から出力される第２のパルスを選択し、Ｔフリップフロップ３２−１のトリガ端子Ｔに供給する。
【００４６】
次に、時刻ｔ１３で入力電圧Ｖｉｎ１２が基準電圧Ｖｒｅｆより低下すると、コンパレータ１２２の出力がハイレベルになる。コンパレータ１２２の出力がハイレベルになると、Ｔフリップフロップ３２−１〜３２−ｎがリセットされるとともに、ＲＳフリップフロップ４１の出力がローレベルにリセットされる。ＲＳフリップフロップ４１の出力がローレベルにリセットされることにより、出力端子Ｔｏｕｔの出力がローレベルにリセットされる。
【００４７】
時刻ｔ１４で入力電圧Ｖｉｎ１１が基準電圧Ｖｒｅｆを下回る前に、入力電圧Ｖｉｎ１２が再び基準電圧Ｖｒｅｆより大きくなると、Ｔフリップフロップ３２−１〜３２−ｎがリセットされるとともに、ＲＳフリップフロップ４１の出力がローレベルにリセットされる。ＲＳフリップフロップ４１の出力がローレベルにリセットされると、出力端子Ｔｏｕｔの出力がローレベルにリセットされる。
【００４８】
このとき、Ｔフリップフロップ３２−１〜３２−ｎは、第２のパルス生成回路１３２−２で生成された第２のパルスを分周する。時刻ｔ１４から遅延時間ＴｐＬＨ２（＜ＴｐＬＨ１）だけ遅延した時刻ｔ１５で、ＲＳフリップフロップ４１の出力がハイレベルにセットされる。これによって、出力端子Ｔｏｕｔがハイレベルとされる。このとき、ラッチ１３１の出力はハイレベルにラッチされる。これにより、切換回路１３３は、第２のパルス生成回路１３２−２から出力される第２のパルスを選択し、Ｔフリップフロップ３２−１のトリガ端子Ｔに供給する。
【００４９】
このように、入力電圧Ｖｉｎ１１が基準電圧Ｖｒｅｆを下回る前に、入力電圧Ｖｉｎ１２が再び基準電圧Ｖｒｅｆより大きくなった場合、起動時より短い遅延時間ＴｐＬＨ２で出力をハイレベルにできる。よって、処理を再開するまでの時間を短縮できる。
【００５０】
次に、時刻ｔ１６で入力電圧Ｖｉｎ１２が基準電圧Ｖｒｅｆより低下すると、コンパレータ１２２の出力がハイレベルになる。コンパレータ１２２の出力がハイレベルになると、Ｔフリップフロップ３２−１〜３２−ｎがリセットされるとともに、ＲＳフリップフロップ４１の出力がローレベルにリセットされる。ＲＳフリップフロップ４１の出力がローレベルにリセットされることにより、出力端子Ｔｏｕｔの出力がローレベルにリセットされる。
【００５１】
時刻ｔ１７で入力電圧Ｖｉｎ１１が基準電圧Ｖｒｅｆを下回り、コンパレータ１２１の出力がハイレベルとなる。また、時刻ｔ１８で入力電圧Ｖｉｎ１１が基準電圧Ｖｒｅｆより大きくなると、コンパレータ１２１の出力がローレベルとなる。コンパレータ１２１の出力がローレベルとなると、ラッチ１３１の出力Ｑがローレベルになる。ラッチ１３１の出力Ｑがローレベルになると、切換回路１３３は、第１のパルス生成回路１３２−１から出力される第１のパルスを選択し、出力する。
【００５２】
時刻ｔ１８で、入力電圧Ｖｉｎ１２が基準電圧Ｖｒｅｆより大きくなると、コンパレータ１２２の出力がローレベルになる。コンパレータ１２２の出力がローレベルになると、Ｔフリップフロップ３２−１〜３２−ｎがリセットされるとともに、ＲＳフリップフロップ４１の出力がローレベルにリセットされる。よって、出力端子Ｔｏｕｔの出力はローレベルに維持される。
【００５３】
時刻ｔ１９で、入力電圧Ｖｉｎ１１が基準電圧Ｖｒｅｆより大きくなると、コンパレータ１２１の出力が反転する。コンパレータ１２１の出力が反転すると、Ｔフリップフロップ３２−１〜３２−ｎがリセットされるとともに、ＲＳフリップフロップ４１の出力がローレベルにリセットされる。ＲＳフリップフロップ４１の出力がローレベルにリセットされることにより、出力端子Ｔｏｕｔの出力はローレベルに維持される。
【００５４】
このとき、Ｔフリップフロップ３２−１〜３２−ｎは、第１のパルス生成回路１３２−１で生成された第１のパルスを分周する。時刻ｔ１９から遅延時間ＴｐＬＨ１（＞ＴｐＬＨ２）だけ遅延した時刻ｔ２０で、ＲＳフリップフロップ４１の出力がハイレベルにセットされる。これによって、出力端子Ｔｏｕｔがハイレベルとされる。なお、このとき、ラッチ１３１の出力はハイレベルにラッチされる。これにより、切換回路１３３は、第２のパルス生成回路１３２−２から出力される第２のパルスを選択し、Ｔフリップフロップ３２−１のトリガ端子Ｔに供給する。これによって、次回、入力電圧Ｖｉｎ１１が基準電圧Ｖｒｅｆを下回る前に、入力電圧Ｖｉｎ１２が再び基準電圧Ｖｒｅｆより大きくなった場合に、遅延時間を短くすることができる。
【００５５】
以上により本実施例によれば、入力電圧Ｖｉｎ０の変位の状態よって出力信号を異なる遅延時間ＴｐＬＨ１、ＴｐＬＨ２（ＴｐＬＨ１＞ＴｐＬＨ２）に設定できる。例えば、マイコンなどで、入力電圧立ち上げ時には出力信号の遅延時間を長く設定し、ノイズなどの一時的な入力電圧の低下時には、出力信号の遅延時間の短く設定できる。よって、起動時には入力電圧が安定した後にマイコンの動作を開始させることができ、また、ノイズなどで動作が停止されたときには、入力電圧が元に戻った後、迅速にマイコンの動作を再開させることができる。
【００５６】
なお、本実施例では、入力電圧Ｖｉｎ０を分圧し、一定の基準電圧Ｖｒｅｆと比較することにより、異なる検知レベルＶＤＥＴ１、ＶＤＥＴ２を設定したが、基準電圧を２つ設けて、同じ入力電圧と比較することにより、異なる検知レベルＶＤＥＴ１、ＶＤＥＴ２を設定するようにすることもできる。
【００５７】
【発明の効果】
上述の如く、本発明によれば、入力電圧の変位の状態よって出力信号を異なる遅延時間に設定でき、よって、例えば、マイコンなどで、入力電圧の立ち上げ時には出力信号の遅延時間を長く設定し、ノイズなどの一時的な入力電圧の低下時には、出力信号の遅延時間の短く設定できるため、起動時には入力電圧が安定した後にマイコンの動作を開始させることができ、また、ノイズなどで動作が停止されたときには、入力電圧が元に戻った後、迅速にマイコンの動作を再開させることができるなどの特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の動作波形図である。
【図３】従来の一例の回路構成図である。
【図４】従来の一例の動作波形図である。
【符号の説明】
１３　出力回路、１４　出力バッファ
３２−１〜３２−ｎ　Ｔフリップフロップ
４１　ＲＳフリップフロップ
１００　電圧検出回路
１１１　電圧検出部、１１２　遅延部
１２１、１２２　コンパレータ
１３１　ラッチ
１３２−１　第１のパルス発生回路、１３２−２　第２のパルス発生回路
１３３　切換回路
【図１】
2004120107.tif 000003
【図２】
2004120107.tif 000004
【図３】
2004120107.tif 000005
【図４】
2004120107.tif 000006