(57)【要約】【課題】独立の電子部品としてのヒューズを用いることなく、安定化電源回路の出力がショートされた場合の発火事故等を防ぐ。【解決手段】この半導体集積回路は、複数の電位が供給されて動作する半導体集積回路であって、第１の端子と第２の端子との間で所定の抵抗値を有する導電体であって、複数の電位のいずれかが供給される配線に第１の端子が電気的に接続された導電体Ｆ１と、導電体の第２の端子から供給される電流を負荷に出力する出力回路Ｑ６と、出力回路の出力電位を制御する制御回路Ｑ１〜Ｑ５等とを具備する。【選択図】　図１
2004096192.tif 000002
【特許請求の範囲】
【請求項１】
複数の電位が供給されて動作する半導体集積回路であって、
第１の端子と第２の端子との間で所定の抵抗値を有する導電体であって、前記複数の電位のいずれかが供給される配線に第１の端子が電気的に接続された前記導電体と、
前記導電体の第２の端子から供給される電流を負荷に出力する出力回路と、
前記出力回路の出力電位を制御する制御回路と、
を具備する半導体集積回路。
【請求項２】
複数の電位が供給されて動作する半導体集積回路であって、
第１の端子と第２の端子との間で開閉動作を行う複数のスイッチ回路であって、前記複数の電位のいずれかが供給される配線に第１の端子が電気的に接続された前記複数のスイッチ回路と、
第１の端子と第２の端子との間で所定の抵抗値を有する複数の導電体であって、前記複数のスイッチ回路の第２の端子に第１の端子がそれぞれ電気的に接続された前記複数の導電体と、
閉じているスイッチ回路に接続されている導電体の第２の端子から供給される電流を負荷に出力する出力回路と、
前記出力回路の出力電位を制御する制御回路と、
を具備する半導体集積回路。
【請求項３】
前記複数の導電体が、互いに異なる抵抗値を有する、請求項２記載の半導体集積回路。
【請求項４】
前記複数の導電体が、互いに異なる抵抗値を有する複数のグループを形成している、請求項２記載の半導体集積回路。
【請求項５】
複数の電位が供給されて動作する半導体集積回路であって、
負荷に電流を出力する出力回路と、
前記出力回路の出力電位を制御する制御回路と、
前記出力回路の出力電流が所定の値を越えないように前記制御回路を制御する電流制限回路と、
を具備する半導体集積回路。
【請求項６】
前記制御回路が、参照電圧と前記出力回路の出力電圧とを比較する差動アンプを含み、
前記出力回路が、前記差動アンプの出力信号に基づいて負荷に電流を出力する第１のトランジスタを含み、
前記電流制限回路が、前記第１のトランジスタとカレントミラーを構成する第２のトランジスタと、前記第２のトランジスタの出力電流が供給されるインピーダンス素子と、前記インピーダンス素子に発生する電圧に基づいて前記差動アンプに入力電圧を選択的に印加する少なくとも１つのスイッチ回路とを含む、
請求項５記載の半導体集積回路。
【請求項７】
前記制御回路が、参照電圧と前記出力回路の出力電圧とを比較する差動アンプを含み、
前記出力回路が、前記差動アンプの出力信号が印加されるゲートを有する第１のトランジスタを含み、
前記電流制限回路が、前記第１のトランジスタとカレントミラーを構成する第２のトランジスタと、前記第２のトランジスタの出力電流に基づいて前記差動アンプの動作を制御する回路と、前記複数の電位のいずれかが供給される配線と前記第１のトランジスタのゲートとの間に飽和接続されたデプレショントランジスタとを含む、
請求項５記載の半導体集積回路。
【請求項８】
前記制御回路が、参照電圧と前記出力回路の出力電圧とを比較する差動アンプを含み、
前記出力回路が、前記差動アンプの出力信号が供給されるゲートを有する第１のトランジスタを含み、
前記電流制限回路が、前記第１のトランジスタとカレントミラーを構成する第２のトランジスタと、前記第２のトランジスタの出力電流に基づいて前記差動アンプの動作を制御する回路と、前記第２のトランジスタの出力電流に基づいて前記第１のトランジスタのゲート電圧を制御する第３のトランジスタとを含む、
請求項５記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に半導体集積回路に関し、特に、安定化された電源電圧を発生するために用いられる安定化電源回路を含む半導体集積回路に関する。
【０００２】
【従来の技術】
多くの電子機器においては、交流電圧を整流して得られた直流電圧を用いて各部の回路を動作させるための安定化された電源電圧を発生する安定化電源回路が用いられている。このような安定化電源回路においては、出力がショートされた場合の発火事故等を防ぐために、ヒューズが用いられている。ヒューズは、一般的に、鉛、錫、アンチモン、ビスマス、カドミウム、又は、それらの合金をガラス管に封じた独立の電子部品であり、融点は２２０℃〜３２０℃程度に設定されていて、所定の値以上の電流が流れると、発生する熱で溶けて回路を遮断する。
【０００３】
しかしながら、独立の電子部品としてのヒューズはコストが高く、また、独立の電子部品としてのヒューズを使用することにより、部品点数が増加して電子機器の製造工数が増加してしまうという問題があった。
【０００４】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明の第１の目的は、独立の電子部品としてのヒューズを用いることなく、安定化電源回路の出力がショートされた場合の発火事故等を防ぐことである。さらに、本発明の第２の目的は、安定化電源回路の出力のショート等により回路が一旦遮断された後において、容易に回路を復旧できるようにすることである。
【０００５】
【課題を解決するための手段】
以上の課題を解決するため、本発明の第１の観点に係る半導体集積回路は、複数の電位が供給されて動作する半導体集積回路であって、第１の端子と第２の端子との間で所定の抵抗値を有する導電体であって、複数の電位のいずれかが供給される配線に第１の端子が電気的に接続された導電体と、導電体の第２の端子から供給される電流を負荷に出力する出力回路と、出力回路の出力電位を制御する制御回路とを具備する。
【０００６】
本発明の第１の観点によれば、半導体集積回路に形成された所定の抵抗値を有する導電体をヒューズとして用いるので、独立の電子部品としてのヒューズを用いることなく、安定化電源回路の出力がショートされた場合の発火事故等を防ぐことができる。
【０００７】
本発明の第２の観点に係る半導体集積回路は、複数の電位が供給されて動作する半導体集積回路であって、第１の端子と第２の端子との間で開閉動作を行う複数のスイッチ回路であって、複数の電位のいずれかが供給される配線に第１の端子が電気的に接続された複数のスイッチ回路と、第１の端子と第２の端子との間で所定の抵抗値を有する複数の導電体であって、複数のスイッチ回路の第２の端子に第１の端子がそれぞれ電気的に接続された複数の導電体と、閉じているスイッチ回路に接続されている導電体の第２の端子から供給される電流を負荷に出力する出力回路と、出力回路の出力電位を制御する制御回路とを具備する。
【０００８】
ここで、複数の導電体は、互いに異なる抵抗値を有するようにしても良いし、互いに異なる抵抗値を有する複数のグループを形成するようにしても良い。
【０００９】
本発明の第２の観点によれば、ヒューズとして用いる複数の導電体を複数のスイッチ回路によって切り換えることにより、独立の電子部品としてのヒューズを用いることなく、安定化電源回路の出力がショートされた場合等に回路を遮断すると共に、回路が一旦遮断された後において容易に回路を復旧できる。ここで、回路を復旧できる回数は、（ヒューズとして用いる導電体の数）−１となる。
【００１０】
本発明の第３の観点に係る半導体集積回路は、複数の電位が供給されて動作する半導体集積回路であって、負荷に電流を出力する出力回路と、出力回路の出力電位を制御する制御回路と、出力回路の出力電流が所定の値を越えないように制御回路を制御する電流制限回路とを具備する。
【００１１】
ここで、制御回路が、参照電圧と出力回路の出力電圧とを比較する差動アンプを含み、出力回路が、差動アンプの出力信号に基づいて負荷に電流を出力する第１のトランジスタを含み、電流制限回路が、第１のトランジスタとカレントミラーを構成する第２のトランジスタと、第２のトランジスタの出力電流が供給されるインピーダンス素子と、インピーダンス素子に発生する電圧に基づいて差動アンプに入力電圧を選択的に印加する少なくとも１つのスイッチ回路とを含むようにしても良い。
【００１２】
あるいは、制御回路が、参照電圧と出力回路の出力電圧とを比較する差動アンプを含み、出力回路が、差動アンプの出力信号が印加されるゲートを有する第１のトランジスタを含み、電流制限回路が、第１のトランジスタとカレントミラーを構成する第２のトランジスタと、第２のトランジスタの出力電流に基づいて差動アンプの動作を制御する回路と、複数の電位のいずれかが供給される配線と第１のトランジスタのゲートとの間に飽和接続されたデプレショントランジスタとを含むようにしても良い。
【００１３】
あるいは、制御回路が、参照電圧と出力回路の出力電圧とを比較する差動アンプを含み、出力回路が、差動アンプの出力信号が供給されるゲートを有する第１のトランジスタを含み、電流制限回路が、第１のトランジスタとカレントミラーを構成する第２のトランジスタと、第２のトランジスタの出力電流に基づいて差動アンプの動作を制御する回路と、第２のトランジスタの出力電流に基づいて第１のトランジスタのゲート電圧を制御する第３のトランジスタとを含むようにしても良い。
【００１４】
本発明の第３の観点によれば、出力回路の出力電流が所定の値を越えないように制御回路を制御する電流制限回路を用いることにより、独立の電子部品としてのヒューズを用いることなく、安定化電源回路の出力がショートされた場合の発火事故等を防ぐことができる。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、同一の要素には同一の番号を付して、説明を省略する。
図１に、本発明の第１の実施形態に係る半導体集積回路に含まれている安定化電源回路の構成を示す。この安定化電源回路は、例えば、交流電圧を整流して得られた電源電位ＶＤＤに基づいて、安定化された電源電位ＶＲＥＧを発生する。なお、本実施形態においては、電源電位ＶＳＳは接地電位と等しくされている。
【００１６】
図１に示すように、安定化電源回路は、参照電位ＶＲＥＦを分圧して第１の電位Ｖ１を作成する抵抗Ｒ１及びＲ２と、安定化された電源電位ＶＲＥＧを分圧して第２の電位Ｖ２を作成する抵抗Ｒ３及びＲ４と、第１の電位Ｖ１と第２の電位Ｖ２とを比較する差動アンプを構成するトランジスタＱ１〜Ｑ５と、差動アンプの出力電位Ｖ３がゲートに印加されるＰチャネルの出力トランジスタＱ６と、電源電位ＶＤＤと出力トランジスタＱ６のソースとの間に２つの端子が電気的に接続されたヒューズＦ１とを含んでいる。出力トランジスタＱ６のドレインからは、負荷に電流が出力される。出力トランジスタＱ６のドレイン電位、即ち、出力電位は、差動アンプによって制御され、これにより安定化された電源電位ＶＲＥＧが得られる。
【００１７】
ここで、ヒューズＦ１は、半導体集積回路に形成されるアウルミニウムや銀等の配線又はポリシリコン電極等の導電体によって構成されている。ここで、ヒューズとなる導電体の形状を規定することにより、所望の抵抗値を得ることができる。例えば、ヒューズとなる導電体が長方形の形状を有する場合には、導電体の長さをＬ、導電体の幅をＷ、導電体のシート抵抗値をＲｓとして、ヒューズの抵抗値Ｒは次式で表される。
Ｒ＝Ｒｓ・Ｌ／Ｗ
【００１８】
許容値以上の電流がヒューズに流れると、ヒューズは、マイグレーションや蒸発等によって破壊される。従って、ヒューズを流れる電流Ｉが正常値を大きく越えるときに、ヒューズの消費電力Ｉ・Ｒによる発熱によってヒューズが破壊されるように、ヒューズの抵抗値Ｒを決定する。例えば、ヒューズを流れる電流が通常２００ｍＡ〜３００ｍＡである場合には、１Ａ以上の電流が流れたときにヒューズが破壊されるようにする。これにより、安定化電源回路の出力がショートされた場合の発火事故等を防ぐことができる。
【００１９】
次に、本発明の第２の実施形態について説明する。
図２に、本発明の第２の実施形態に係る半導体集積回路に含まれている安定化電源回路の構成を示す。この安定化電源回路においては、電源電位ＶＤＤと出力トランジスタＱ６のソースとの間に、制御信号Ｓ１〜Ｓｎが印加される複数のＰチャネルトランジスタと、これらのトランジスタにそれぞれ直列に接続された複数のヒューズＦ１〜Ｆｎとが設けられている。
【００２０】
制御信号Ｓ１〜Ｓｎは、外部に設けたマイクロスイッチの設定に従って、半導体集積回路内で発生するようにしても良い。例えば、３回路のマイクロスイッチを設けることにより、２３＝８個の制御信号を発生することができる。又は、半導体集積回路の内部にＥ２ＰＲＯＭ等の不揮発性メモリを内蔵させ、その不揮発性メモリに記憶されているデータを用いて、制御信号Ｓ１〜Ｓｎを生成するようにしても良い。
【００２１】
あるいは、制御信号Ｓ１〜Ｓｎの内のいずれかの入力パッドをワイアボンディングにより電源電位ＶＳＳに接続することにより、所望のトランジスタをオン状態にしても良い。又は、ヒューズＦ１〜Ｆｎに接続されたトランジスタのゲートを高抵抗を介して電源電位ＶＳＳに接続すると共に、制御信号Ｓ１〜Ｓｎの入力パッドをワイアボンディングにより電源電位ＶＤＤに接続しておき、いずれかのワイアを切断することにより、所望のトランジスタをオン状態にしても良い。若しくは、ワイアを切断する替わりに、最初からワイアボンディングを行わないようにしても良い。
【００２２】
次に、図２に示す安定化電源回路の使用法について説明する。
まず、制御信号Ｓ１をローレベルとし、制御信号Ｓ２〜Ｓｎをハイレベルとすると、制御信号Ｓ１がゲートに印加されているトランジスタのみがオン状態となり、電源電位ＶＤＤと出力トランジスタＱ６のソースとの間に、ヒューズＦ１のみが接続される。安定化電源回路の出力がショートされる等によりヒューズＦ１が切断された場合には、制御信号Ｓ２をローレベルとすれば、電源電位ＶＤＤと出力トランジスタＱ６のソースとの間にヒューズＦ２が接続されて、安定化電源回路は、再び安定化された出力電位ＶＲＥＧを出力することができる。
【００２３】
あるいは、ヒューズＦ１〜Ｆｎの一部又は全ての電流容量を異なる値にしておけば、安定化電源回路の電流容量を制御信号Ｓ１〜Ｓｎによって選択することができる。その場合に、複数個のヒューズを選択するようにしても良い。
【００２４】
次に、本発明の第３の実施形態について説明する。
図３に、本発明の第３の実施形態に係る半導体集積回路に含まれている安定化電源回路の構成を示す。この安定化電源回路においては、電源電位ＶＤＤと出力トランジスタＱ６のソースとの間に、複数のトランジスタ及び複数のヒューズを含むｍ個の回路アレイが設けられている。第１の回路アレイは、制御信号Ｓ１１〜Ｓ１ｎが印加される複数のＰチャネルトランジスタと、これらのトランジスタにそれぞれ直列に接続された複数のヒューズＦ１１〜Ｆ１ｎを含んでいる。以下同様にして、第ｍの回路アレイは、制御信号Ｓｍ１〜Ｓｍｎが印加される複数のＰチャネルトランジスタと、これらのトランジスタにそれぞれ直列に接続された複数のヒューズＦｍ１〜Ｆｍｎを含んでいる。
【００２５】
これらの回路アレイの間においては、ヒューズの電流容量が異なっている。従って、外部に設けたマイクロスイッチの設定によって制御信号Ｓ１１〜Ｓｍｎを切り換えるか、半導体集積回路に内蔵されたＥ２ＰＲＯＭ等の不揮発性メモリに記憶されているデータを用いて制御信号Ｓ１１〜Ｓｍｎを生成するか、あるいは、制御信号Ｓ１１〜Ｓｍｎの入力パッドといずれかの電源電位との間で選択的なワイアボンディング又はワイアの切断を行うことにより、チップを共通にしながら安定化電源回路の定格を変更することができる。
【００２６】
例として、第１の回路アレイに含まれているヒューズを使用する場合について説明する。第１の回路アレイには、電流容量の等しいヒューズＦ１１〜Ｆ１ｎが含まれているものとする。
まず、制御信号Ｓ１１をローレベルとすることにより、電源電位ＶＤＤと出力トランジスタＱ６のソースとの間に、ヒューズＦ１１のみが接続される。安定化電源回路の出力がショートされる等によりヒューズＦ１１が切断された場合には、制御信号Ｓ１２をローレベルとすることにより、電源電位ＶＤＤと出力トランジスタＱ６のソースとの間にヒューズＦ１２が接続されて、安定化電源回路は、再び安定化された出力電位ＶＲＥＧを出力することができる。
【００２７】
次に、本発明の第４の実施形態について説明する。
図４に、本発明の第４の実施形態に係る半導体集積回路に含まれている安定化電源回路の構成を示す。この安定化電源回路においては、参照電位ＶＲＥＦを選択的に差動アンプの入力端子に印加するスイッチ回路ＳＷ１と、安定化された電源電位ＶＲＥＧを選択的に差動アンプの入力端子に印加するスイッチ回路ＳＷ２と、差動アンプの出力信号がゲートに印加されるＰチャネルトランジスタＱ７と、トランジスタＱ７の出力電流が供給される抵抗Ｒ５と、抵抗Ｒ５の両端に発生する電圧を反転してスイッチ回路ＳＷ１及びＳＷ２に制御信号として印加するインバータＩＮＶ１とを含んでいる。本実施形態においては、ヒューズを使用する替わりに、これらの回路素子によって、出力トランジスタＱ６の出力電流が所定の値を越えないように差動アンプを制御している。
【００２８】
出力トランジスタＱ６の出力電流が増加すると、出力トランジスタＱ６とカレントミラーを構成しているトランジスタＱ７の出力電流も増加する。トランジスタＱ７の出力電流は抵抗Ｒ５に供給されているので、抵抗Ｒ５の両端に発生する電圧が増加する。抵抗Ｒ５の両端に発生する電圧が所定の値を越えると、インバータＩＮＶ１の出力信号がローレベルに反転し、スイッチ回路ＳＷ１及びＳＷ２がオフ状態になる。従って、差動アンプの入力レベルは電源電位ＶＳＳまで降下し、差動アンプの出力信号がハイレベルとなって、出力トランジスタＱ６の出力電流が低減する。その結果、出力トランジスタＱ６の出力電流が所定の値を越えないように、差動アンプの動作が制御される。なお、本実施形態及び以下の本実施形態においては、スイッチ回路ＳＷ２を省略し、スイッチ回路ＳＷ１のみを設けるようにしても、同様の効果を達成することができる。
【００２９】
次に、本発明の第５の実施形態について説明する。
図５に、本発明の第５の実施形態に係る半導体集積回路に含まれている安定化電源回路の構成を示す。この安定化電源回路は、図４に示す安定化電源回路に、電源電位ＶＤＤと出力トランジスタＱ６のゲートとの間に、デプレションタイプのＰチャネルトランジスタＱ８を追加したものである。デプレションタイプのトランジスタにおいては、ゲート・ソース間電圧がゼロであってもドレイン電流が流れるので、図５に示すトランジスタＱ８は飽和状態となっている。
【００３０】
図４に示す安定化電源回路においては、スイッチ回路ＳＷ１及びＳＷ２がオフ状態になったときに、出力トランジスタＱ６のゲート・ソース間の電圧は、Ｐチャネルトランジスタのしきい値電圧付近となる。このため、出力トランジスタＱ６が非常に大きな利得係数βを有する場合には、出力トランジスタＱ６の出力電流を低減できるか否かは微妙となる。そこで、図５に示す本実施形態においては、デプレションタイプのトランジスタＱ８を用いて出力トランジスタＱ６のゲート電位をプルアップすることにより、スイッチ回路ＳＷ１及びＳＷ２がオフ状態となったときに、出力トランジスタＱ６が完全にオフ状態となるようにしている。
【００３１】
次に、本発明の第６の実施形態について説明する。
図６に、本発明の第６の実施形態に係る半導体集積回路に含まれている安定化電源回路の構成を示す。この安定化電源回路は、図５に示すデプレションタイプのＰチャネルトランジスタＱ８の替りに、通常のＰチャネルトランジスタＱ９を設けたものである。
【００３２】
図６に示す安定化電源回路において、出力トランジスタＱ６の出力電流が増加すると、出力トランジスタＱ６とカレントミラーを構成しているトランジスタＱ７の出力電流も増加する。トランジスタＱ７の出力電流は抵抗Ｒ５に供給されているので、抵抗Ｒ５の両端に発生する電圧が増加する。抵抗Ｒ５の両端に発生する電圧が所定の値を越えると、インバータＩＮＶ１の出力信号がローレベルに反転し、スイッチ回路ＳＷ１及びＳＷ２がオフ状態になる。同時に、トランジスタＱ９がオン状態となって、出力トランジスタＱ６が完全にオフ状態となるようにしている。
【００３３】
本実施形態においては、通常の動作状態において、インバータＩＮＶ１の出力信号がハイレベルとなっているのでトランジスタＱ９がオフ状態であり、無駄な電流の増加を防ぐと共に、微妙な制御電圧の変動を防いでいる。
【００３４】
【発明の効果】
以上説明した様に、本発明によれば、独立の電子部品としてのヒューズを用いることなく、安定化電源回路の出力がショートされた場合の発火事故等を防ぐことができる。従って、電子機器の部品点数を削減し、コストを低減させることができる。また、半導体集積回路におけるレイアウト的な考慮をするだけで、電流容量を簡単に設計することができる。また、幾つかの想定される電流容量値を設定して導電体を作り込んでおくことにより、１機種の半導体集積回路で多数の基板・システム設計に対応することが可能となり、ＩＣベンダーサイド及び基板設計メーカ双方の生産管理において大きなメリットを有する。さらには、安定化電源回路の出力のショート等により回路が一旦遮断された後に、容易に回路を復旧できるようにすることも可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体集積回路に含まれている安定化電源回路の構成を示す回路図である。
【図２】本発明の第２の実施形態に係る半導体集積回路に含まれている安定化電源回路の構成を示す回路図である。
【図３】本発明の第３の実施形態に係る半導体集積回路に含まれている安定化電源回路の構成を示す回路図である。
【図４】本発明の第４の実施形態に係る半導体集積回路に含まれている安定化電源回路の構成を示す回路図である。
【図５】本発明の第５の実施形態に係る半導体集積回路に含まれている安定化電源回路の構成を示す回路図である。
【図６】本発明の第６の実施形態に係る半導体集積回路に含まれている安定化電源回路の構成を示す回路図である。
【符号の説明】
Ｆ１〜Ｆｎ、Ｆ１１〜Ｆｍｎ　ヒューズ
Ｒ１〜Ｒ５　抵抗
Ｑ１〜Ｑ９　トランジスタ
ＳＷ１、ＳＷ２　スイッチ回路
ＩＮＶ１　インバータ
【図１】
2004096192.tif 000003
【図２】
2004096192.tif 000004
【図３】
2004096192.tif 000005
【図４】
2004096192.tif 000006
【図５】
2004096192.tif 000007
【図６】
2004096192.tif 000008