(57)【要約】【課題】トランスを用いることなく、負荷に対して大振幅の正弦波を出力できる電源装置及び画像形成装置を提供することを目的とする。【解決手段】容量性の負荷を駆動する電源装置１０１は、並列共振回路５１と、５２並列共振回路と、並列共振回路５１に接続され第１のスイッチング素子Ｑ３と、並列共振回路５２に接続され第２のスイッチング素子Ｑ３２と、一端が並列共振回路５１の出力端に接続され、他端が並列共振回路５２の出力端に接続された直列共振回路５３を備え、コントローラ１０３から供給されたクロック信号に基づいて、第１のスイッチング素子Ｑ３１と第２のスイッチング素子Ｑ３２とを交互にオンオフさせる。【選択図】          図２
2004194393.tif 000002
【特許請求の範囲】
【請求項１】
容量性の負荷を駆動する電源装置において、
第１の並列共振回路と、第２の並列共振回路と、
前記第１の並列共振回路に接続され前記第１の並列共振回路とともに第１の並列共振回路部を構成する第１のスイッチング素子と、
前記第２の並列共振回路に接続され前記第２の並列共振回路部を構成する第２のスイッチング素子と、
一端が前記第１の並列共振回路部の出力端に接続され、他端が前記第２の並列共振回路部の出力端に接続された直列共振回路と、を備え、
外部から供給された制御信号に基づいて、前記第１のスイッチング素子と前記第２のスイッチング素子とを交互にオンオフさせることを特徴とする電源装置。
【請求項２】
前記第１又は第２の並列共振回路部は、第１の容量性素子を有し、該第１の容量性素子と前記第１又は第２のスイッチング素子の出力容量との合成容量とにより形成されることを特徴とする請求項１記載の電源装置。
【請求項３】
前記直列共振回路は、第２の容量性素子を有し、
該第２の容量性素子と前記負荷の有する容量との合成容量とにより形成されることを特徴とする請求項１から２記載の電源装置。
【請求項４】
前記第２のスイッチング素子に入力される制御信号は、前記第１のスイッチング素子に入力される制御信号の逆相の信号であることを特徴とする請求項１から３記載の電源装置。
【請求項５】
前記第１又は第２のスイッチング素子は、トランジスタで構成され、
該トランジスタの端子と直流電源との間に電流制限用の抵抗を設けたことを特徴とする請求項１から４のいずれか一項記載の電源装置。
【請求項６】
前記電源装置は更に、前記抵抗と前記トランジスタとの接続点と、接地との間にコンデンサを設けたことを特徴とする請求項５記載の電源装置。
【請求項７】
前記直列共振回路は更に、インダクタンス素子を含み、該インダクタンス素子と前記第２の容量性素子との接続部に接続された出力端子を有することを特徴とする請求項１から６のいずれか一項記載の電源装置。
【請求項８】
前記電源装置は更に、前記出力端からの出力を倍電圧整流する倍電圧整流回路を有することを特徴とする請求項７記載の電源装置。
【請求項９】
画像形成部と、これに電源を供給する電源装置とを有し、該電源装置は、請求項１ないし８のいずれか一項に記載された電源装置であることを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、容量性の負荷を駆動する電源装置に関し、特にトランスを使わずに高電圧を発生する交流電源装置に関する。この電源装置は例えば、電子写真方式の画像形成装置において感光体上にトナー像を現像する現像器、感光体を帯電する帯電器、クリーナー等にバイアス電圧等の高電圧を供給する為の電源装置に用いる。
【０００２】
【従来の技術】
従来、この種の電源装置を適用した電子写真方式の画像形成装置として、次に示すようなものがある。画像形成装置では感光体ドラムの表面を１次帯電器によって所定の電圧に一様に帯電した後、この感光体ドラムの表面に画像を露光して画像に対応した静電潜像を形成する。そして、この感光体ドラム上に形成された静電潜像を、現像器によって現像し、トナー像を形成する。感光体ドラム上に形成されたトナー像は、転写帯電器の帯電によって転写用紙上に転写するとともに、これらのトナー像が転写された転写用紙を分離帯電器の帯電によって感光体ドラムから分離し、定着器によってトナー像を転写用紙上に定着して、画像の形成工程を終了する。
【０００３】
例えば、感光体ドラム上に４つの現像器を用いて４色のトナー像を、当該感光体ドラムが４回転する間に順次形成する方式のカラー画像形成装置では、感光体ドラム上に順次形成されたトナー像を乱すことなく、次の色のトナー像を現像する必要がある。そのため、上記カラー画像形成装置の各現像器には、現像中の１つの現像器に対しては、良好な現像を行うために必要なＡＣ電圧を重畳したＤＣ電圧からなる現像バイアス電圧を印加し、現像を行っていない他の３つの現像器に対しては、感光体ドラム上にトナーが付着するのを防止する所定のＤＣ電圧を印加する高圧電源装置が用いられる。
【０００４】
このような高圧電源装置として以下のような技術が提案されている（従来例１）。図９は、この従来例１の高圧交流電源を説明するための図である。図９に示すように、従来例１の高圧交流電源１０は、現像器用電源の交流源、昇圧トランスＴの一次側巻線Ｎ１に印加される直流電圧Ｖｉをオンオフ制御することによって、昇圧トランスＴの二次側巻線Ｎ２に所定の交流電圧を誘起し、この交流電圧をバイアスとして負荷である現像器などに出力するというものである。しかし、この従来例１の高圧交流電源１０は、電源回路にトランスＴを用いているため、高周波側の周波数に制限があり高速化することができず、また、一般にトランスを用いると電源自体の大きさも大きくなってしまうとともに、電源の重量も重くなってしまうという問題がある。
【０００５】
また、他の従来例として、以下に説明するような直流電源が提案されている（従来例２）。この従来例２の直流電源によれば、交流信号（２０ｋＨｚ、スイッチングパルス）を、トランスにより変圧し、整流倍電圧回路によって、高圧直流（ＰＷＭで電圧可変）を生成するというものである。しかし、従来例２の直流電源の場合も、従来例１の高圧交流電源と同様に、電源回路にトランスを用いているため、高周波側の周波数に制限があるため高速化を図ることができない。また、トランスを用いると電源装置の大きさが大きくなってしまうため、電源装置を小さくするには、このトランスを無くす必要がある。
【０００６】
これら従来例１及び従来例２の技術に対し、共振を利用したスイッチングによって、高電圧信号を得る方法が特許文献１により提案されている（従来例３）。図１０は、この従来例３の交流バイアス電源装置を説明するための図である。図１０に示すように、この従来例３の交流バイアス電源装置２０は、容量性の負荷に直列に接続され、当該容量性の負荷とともにＬＣ直列共振回路を構成するインダクタンスＬ１と、ＬＣ直列共振回路を正方向に付勢する付勢時間制御可能なスイッチング回路ＳＷ１と、スイッチング回路ＳＷ１による付勢終了後の直列共振エネルギを回生するダイオードＤ１とを設けた付勢回路と、ＬＣ直列共振回路を負方向に付勢する付勢時間制御可能なスイッチング回路ＳＷ２と、スイッチング回路ＳＷ２による付勢終了後の直列共振エネルギを回生するダイオードＤ２とを設けた付勢回路とを備え、付勢回路の付勢時間を制御することにより出力電圧を制御するというものである。これにより、負荷での消費電力は負荷の静電容量に依存しなくなり高効率化が図れるというものである。
【０００７】
また、共振を使った他の電圧電源回路として特許文献２記載の高圧電源回路が提案されている（従来例４）。図１１は、この従来例４の高圧電源回路を説明するための図である。この従来例４の高圧電源回路３０は、インダクタＬ１と容量Ｃ４とからなる共振回路が配設され、この共振回路に発振用のトランジスタスＱ３が接続されるとともに、コンデンサＣ１１、Ｃ１２、Ｃ２１、Ｃ２２及びダイオードＤ１１、Ｄ１２、Ｄ２１、Ｄ２２から成る倍電圧整流回路３１、３２が接続される。発振用のトランジスタＱ３をオンオフさせることによって、共振回路において共振電圧ＶＬ１が発生させられ、共振電圧ＶＬ１が倍電圧整流回路３１、３２によって倍電圧整流される。また、倍電圧整流回路３１、３２のダイオードＤ１１、Ｄ２１の零電位側に出力切替用のトライアックＱ１１、サイリスタＱ２１が接続され、この出力切替用スイッチング手段をＱ１１、Ｑ２１をオンオフさせることによって、出力端子ＯＵＴ１、ＯＵＴ２に出力電圧が選択的に発生させられるというものである。
【０００８】
この高圧電源回路３０は、トランスを用いない構成で、電源とスイッチング素子であるトランジスタＱ３間に並列共振回路を備え、共振によって正負に振れた波形を、整流倍電圧回路３１、３２を介して出力する事により、正負両極性の直流電圧を得ることができる。
【０００９】
【特許文献１】
特開平６−１９７５４２号公報
【特許文献２】
特開平７−１０７７３７号公報
【発明が解決しようとする課題】
しかしながら、従来例３の共振を使った交流バイアス電源装置２０におけるＬＣ直列共振回路は、負荷のインピーダンスを大きくして、損失を少なくする目的で用いられているため、高圧交流を出力するようにするためには、入力を大きくするか、又はトランスの昇圧比を大きくしなければ、負荷に対して大振幅の正弦波を出力することができないという問題がある。昇圧比の大きいトランスを用いることは、電源装置の効率が悪くなってしまうという問題にもつながる。
【００１０】
また、従来例４に記載の電圧電源回路３０は、トランスを用いていないものの、高圧で高周波数の交流を出力するためは、出力切替用のスイッチング手段であるトランジスタＱ３を高耐圧かつ高速に動作させなければならないため、高周波数の交流波を出力することが困難であるという問題がある。また、この特許文献２の実施例に示されるようにフライバック電圧によって、充分なパルス幅をもつ高電圧の波形を得る事はできるが、入力に高電圧の電源を用いなければ負荷に対して大振幅の正弦波を出力することができないという問題もある。
【００１１】
本発明は、上記従来技術の問題点に着目してなされたものであって、トランスを用いることなく、負荷に対して大振幅の正弦波を出力できる電源装置及び画像形成装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の電源装置は、容量性の負荷を駆動する電源装置において、第１の並列共振回路と、第２の並列共振回路と、前記第１の並列共振回路に接続され前記第１の並列共振回路とともに第１の並列共振回路部を構成する第１のスイッチング素子と、前記第２の並列共振回路に接続され前記第２の並列共振回路部を構成する第２のスイッチング素子と、一端が前記第１の並列共振回路部の出力端に接続され、他端が前記第２の並列共振回路部の出力端に接続された直列共振回路と、を備え、外部から供給された制御信号に基づいて、前記第１のスイッチング素子と前記第２のスイッチング素子とを交互にオンオフさせることを特徴とする。
【００１３】
請求項１記載の電源装置によれば、外部から供給された制御信号に基づいて、前記第１のスイッチング素子と、前記第２のスイッチング素子とを交互にオンオフするようにして、直列共振回路部の両端に並列共振回路部により交互に電圧を供給するようにしたので、トランスを用いることなく、負荷に対して大振幅の正弦波を出力することができる。また、トランスを使用しないので、部品、例えばトランジスタなどの高さにまで薄くすることができる。これにより、小型化を図ることができる。省スペース化を図ることができる。また、周波数が高くても対応でき、さらにノイズを少なくすることもできる。
【００１４】
また、請求項２記載のように、請求項１記載の電源装置において、前記第１又は第２の並列共振回路部は、第１の容量性素子を有し、該第１の容量性素子と前記第１又は第２のスイッチング素子の出力容量との合成容量とにより形成されることを特徴とする。請求項２記載の電源装置によれば、第１又は第２の並列共振回路部は、第１又は第２の並列共振回路部は、第１の容量性素子を有し、第１の容量性素子と第１又は第２のスイッチング素子の出力容量との合成容量とにより形成されるようにしたので、第１又は第２のスイッチング素子からみた電源のインピーダンスを極大化することができる。これにより、スイッチングの効率を最大限にすることができる。
【００１５】
また、請求項３記載のように、請求項１又は２記載の電源装置において、前記直列共振回路は、第２の容量性素子を有し、該第２の容量性素子と前記負荷の有する容量との合成容量とにより形成されることを特徴とする。請求項３記載の電源装置によれば、直列共振回路は、第２の容量性素子を有し、第２の容量性素子と負荷の有する容量との合成容量とにより形成されるようにしたので、先鋭度Ｑが大きくなるように第２の容量性素子の値を設定することにより、負荷に対して負荷に対して大振幅の正弦波を出力できる。
【００１６】
また、請求項４記載のように、請求項１から３記載の電源装置において、前記第２のスイッチング素子に入力される制御信号は、前記第１のスイッチング素子に入力される制御信号の逆相の信号であることを特徴とする。請求項４記載の電源装置によれば、第２のスイッチング素子に入力される制御信号は、前記第１のスイッチング素子に入力される制御信号の逆相の信号であるので、第１のスイッチング素子と第１のスイッチング素子に同一のスイッチング素子、例えば、図２に示すようなｎチャネル電界効果トランジスタを用いて構成することができる。
【００１７】
また、請求項５記載のように、請求項１から４のいずれか一項記載の電源装置において、前記第１又は第２のスイッチング素子は、トランジスタで構成され、該トランジスタの端子と直流電源との間に電流制限用の抵抗を設けたことを特徴とする。請求項５記載の電源装置によれば、第１又は第２のスイッチング素子は、トランジスタで構成され、トランジスタの端子は、電流制限用の抵抗を介して直流電源に接続されるようにしたので、過大電流によるトランジスタの焼損を防ぐことができる。
【００１８】
また、請求項６記載の電源装置は、請求項５記載の電源装置において、更に、前記抵抗と前記トランジスタとの接続点と、接地との間にコンデンサを設けたことを特徴とする。請求項６記載の記載の電源装置によれば、電源装置は更に、前記抵抗と前記トランジスタとの接続点と、接地との間にコンデンサを設けるようにしたので、このコンデンサの電圧補償作用により、急激な電圧変動を補償することができる。
【００１９】
また、請求項７記載のように、請求項１から６のいずれか一項記載の電源装置において、前記直列共振回路は更に、インダクタンス素子を含み、該インダクタンス素子と前記第２の容量性素子との接続部に接続された出力端子を有することを特徴とする。請求項７記載の電源装置は、インダクタンス素子と第２の容量性素子との接続部に接続された出力端子を有するので、この出力端子に負荷を接続することにより、負荷に対して大振幅の正弦波を出力することができる。
【００２０】
また、請求項８記載の電源装置は、請求項７記載の電源装置において、更に、前記出力端からの出力を倍電圧整流する倍電圧整流回路を有することを特徴とする。請求項８記載の交流電源装置によれば、出力端から得られた出力を倍電圧整流する倍電圧整流回路を有するので、倍電圧整流回路により、得られた出力電圧について整流動作を行うことで、出力電圧を倍圧して直流電圧を得ることができる。
【００２１】
また、請求項９記載の画像形成装置は、画像形成部と、これに電源を供給する電源装置とを有し、該電源装置は、請求項１ないし８のいずれか一項に記載された電源装置であることを特徴とする。
【００２２】
【発明の実施の形態】
（第１の実施の形態）
次に、第１の実施の形態について説明する。図１は、第１の実施の形態に係る交流電源装置の概略構成図を示している。図１において、１０１は交流電源回路、１０２は直流電源、１０３はコントローラ、１０４は負荷を示している。交流電源回路１０１は、コントローラ１０３から入力されたロジックレベルクロック信号に基づいて、後述する内部の２つのスイッチング素子を交互にオンオフすることにより、クロック信号に応じた周波数で大振幅の正弦波を負荷１０４に出力する。
【００２３】
次に、図１で示した交流電源回路１０１について図２を用いて説明する。図２は交流電源回路１０１Ａを説明するための図である。本実施の形態に係る交流電源回路１０１Ａは、インダクタＬ３２とコンデンサＣ３２および出力端子ＯＵＴ１に接続された負荷１０４の容量成分からなる直列共振回路部の両端に第１及び第２の共振回路部により交互に電圧を供給する事により、片側から供給する場合よりも大きな出力を得ることが出来る事が特徴である。
【００２４】
図２に示すように、この交流電源回路１０１では、低電圧の直流電源として、２４Ｖの直流電源１０２（ＶＤＤ）を用いる。また、ロジックレベルのクロック信号は、コントローラ１０３により交流電源回路の後述するスイッチング素子に入力される。このクロック信号には、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ、図示省略）にて生成したパルスを、フリップフロップ（図示省略）により５０％デューティーに分周した約２ＭＨｚのパルス信号を用いる。なお、このパルス信号の電圧は５Ｖである。また、コントローラ１０３からのインバータクロック信号は、クロック信号と同一周波数で逆相の信号である。負荷４は、例えば現像器などである。
【００２５】
交流電源回路１０１Ａは、２つのスイッチング素子であるトランジスタＱ３１、Ｑ３２を有する。このトランジスタＱ３１、Ｑ３２は、ともにｎチャネル電界効果トランジスタである。なお、本実施の形態では、スイッチング素子としてｎチャネル電界効果トランジスタを用いた例について説明するが、これに限定されることなく、ｐチャネル電界効果トランジスタやバイポーラトランジスタを用いることもできる。
【００２６】
ｎチャネル電界効果トランジスタＱ３１、Ｑ３２ともソース端子は接地されている。また、ｎチャネル電界効果トランジスタＱ３１のゲート端子には、コントローラ１０３からのクロック信号をオープンコレクタインバータＵ１Ｅで反転して供給する。また、ｎチャネル電界効果トランジスタＱ３２のゲート端子には、コントローラ１０３からのインバータクロック信号をオープンコレクタインバータＵ１Ｆで反転して供給する。また、ｎチャネル電界効果トランジスタＱ３１のドレイン端子は、並列接続されたインダクタＬ３１とコンデンサＣ３１を介し、更に電流制限抵抗Ｒ３１を介して、直流電源１０２に接続される。
【００２７】
インダクタＬ３１と、コンデンサＣ３１とにより、第１の並列共振回路５１が構成される。また、インダクタＬ３１と、コンデンサＣ３１と、ｎチャネル電界効果トランジスタＱ３１により、第１の共振回路部が構成される。この第１の共振回路部は、インダクタＬ３１のインダクタンスと、コンデンサＣ３１とｎチャネル電界効果トランジスタＱ３１の出力容量の合成容量とより、コントローラ１０３からのクロック信号と同一の周波数で共振する。ここでいう同一の周波数とは厳密に同一ということではなく、第１の並列共振回路部における共振周波数に、ある程度の範囲を持たせるようにしてもよい。また、第１の共振回路部は、コンデンサＣ３１を用いることなく、インダクタＬ３１とｎチャネル電界効果トランジスタＱ３１により構成するようにしてもよい。
【００２８】
第１の並列共振回路部は、ｎチャネル電界効果トランジスタＱ３１から見た電源のインピーダンスを極大にし、スイッチングの効率を最大にする。また、電流制限用抵抗Ｒ３１は、ｎチャネル電界効果トランジスタＱ３１のドレイン端子と直流電源１０２との間に直列に挿入されており、電流を制限し、過大電流によるｎチャネル電界効果トランジスタＱ３１の焼損を防ぐためのものである。
【００２９】
ｎチャネル電界効果トランジスタＱ３２のドレイン端子も同様に、並列接続されたインダクタＬ３３とコンデンサＣ３４を介し、更に電流制限用抵抗Ｒ３２を介して、直流電源１０２に接続される。
【００３０】
また、インダクタＬ３３と、コンデンサＣ３４とにより、第２の並列共振回路５２が構成される。また、インダクタＬ３３と、コンデンサＣ３４と、ｎチャネル電界効果トランジスタＱ３２により、第２の共振回路部が構成される。この第２の共振回路部は、インダクタＬ３３のインダクタンスと、コンデンサＣ３４とｎチャネル電界効果トランジスタＱ３２の出力容量の合成容量とより、コントローラ１０３からのクロック信号と同一の周波数で共振する。ここでいう同一の周波数とは厳密に同一ということではなく、第２の並列共振回路部における共振周波数に、ある程度の範囲を持たせるようにしてもよい。また、第２の共振回路部は、コンデンサＣ３４を用いることなく、インダクタＬ３３とｎチャネル電界効果トランジスタＱ３２により構成するようにしてもよい。
【００３１】
第２の並列共振回路部は、ｎチャネル電界効果トランジスタＱ３２から見た電源のインピーダンスを極大にし、スイッチングの効率を最大にする。また、電流制限用抵抗Ｒ３２は、ｎチャネル電界効果トランジスタＱ３２のドレイン端子と直流電源１０２との間に直列に挿入されており、電流を制限し、過大電流によるｎチャネル電界効果トランジスタＱ３２の焼損を防ぐためのものである。また、電流制限抵抗Ｒ３１、Ｒ３２の各ドレイン端子側と接地との間には、電圧補償コンデンサＣ３３、Ｃ３５が接続されている。この電圧補償コンデンサＣ３３、Ｃ３５により急激な電圧変動を補償する。
【００３２】
また、ｎチャネル電界効果トランジスタＱ３１、Ｑ３２の各ドレイン端子には、更にインダクタＬ３２とコンデンサＣ３２が接続される。インダクタＬ３２とコンデンサＣ３２の接続部には負荷１０４への出力を取り出すための出力端子ＯＵＴ１を備える。なお、図２ではインダクタＬ３２がｎチャネル電界効果トランジスタＱ３１側、コンデンサＣ３２がｎチャネル電界効果トランジスタＱ３２側に位置しているが、逆の構成になっていても問題は無い。
【００３３】
インダクタＬ３２と、コンデンサＣ３２とにより直列共振回路５３が構成される。また、インダクタＬ３２、コンデンサＣ３２、ｎチャネル電界効果トランジスタＱ３１及びｎチャネル電界効果トランジスタＱ３２により直列共振回路部が構成される。すなわち、インダクタＬ３２とコンデンサＣ３２は直列に接続され、インダクタＬ３２は、コンデンサＣ３２に対して、直列共振回路部を形成している。
【００３４】
この直列共振回路部は、コントローラ１０３から入力されるクロック信号と同一の周波数で共振する。また、インダクタＬ３２とコンデンサＣ３２の値は、先鋭度Ｑを極力大きくする為に、インダクタＬ３２が大きくなる様に選択することが好ましい。
【００３５】
次に、図２で示した交流電源回路１０１Ａの動作について説明する。図３は、交流電源回路の動作を示すタイミングチャートである。
【００３６】
図３において、（ａ）に示すクロック信号（Ｃｌｏｃｋ）は、コントローラ１０３から交流電源回路１０１Ａに入力されるクロック信号を、（ｂ）に示すインバータクロック信号（Ｉｎｖ．Ｃｌｏｃｋ）は、クロック信号と同一周波数で逆相の信号を、（ｃ）に示すＶＱ３１は、ｎチャネル電界効果トランジスタＱ３１のドレイン端子の電圧を、（ｄ）に示すＶＱ３２は、ｎチャネル電界効果トランジスタＱ３２のドレイン端子の電圧を、（ｅ）に示すＶＬ３２−ＶＣ３２は、インダクタＬ３２、コンデンサＣ３２間の電圧を示している。また、ＶＤＤは電源電圧を示す。
【００３７】
ｎチャンネル電界効果トランジスタＱ３１には、図３（ａ）に示すクロック信号が供給され、ｎチャンネル電界効果トランジスタＱ３２には、図３（ｂ）に示すようにクロック信号と位相が逆相のインバータクロック信号が入力される。このため、ｎチャンネル電界効果トランジスタＱ３１、Ｑ３２は交互にオン／オフする。詳細には、クロック信号がハイ（Ｈｉｇｈ）（＊１）、インバータクロック信号がロー（Ｌｏｗ）の時（＊２）、ｎチャネル電界効果トランジスタＱ３１はオフとなり、ｎチャネル電界効果トランジスタＱ３２はオンとなる。
【００３８】
このため、直流電源１０２から、電流制限用抵抗Ｒ３１、インダクタＬ３１、ｎチャネル電界効果トランジスタＱ３１を経て、グランド（Ｇｎｄ）へ流れていた電流は遮断され、直流電源１０２から、電流制限用抵抗Ｒ３２、インダクタＬ３３、ｎチャネル電界効果トランジスタＱ３２を経て、グランド（Ｇｎｄ）へ電流が流れる。従って、ｎチャネル電界効果トランジスタＱ３１のドレイン端子の電圧ＶＱ３１は、並列共振回路部の効果によりＶＤＤ２４Ｖを中心に共振を起こすので、図３（ｃ）に点線で示すようにＶＤＤ’となる（＊３）。
【００３９】
一方、ｎチャネル電界効果トランジスタＱ３２のドレイン端子の電圧ＶＱ３２は、図３（ｄ）に示すように０Ｖになる（＊４）。なお、ＶＤＤ’は、先鋭度Ｑ値の取り方によってことなるが、直流電源ＶＤＤの約２倍程度の値である。
【００４０】
次に、図３（ａ）に示すクロック信号がロー（Ｌｏｗ）（＊５）、インバータクロック信号がハイ（Ｈｉｇｈ）になると（＊６）、ｎチャネル電界効果トランジスタＱ３１がオンとなり、ｎチャネル電界効果トランジスタＱ３２はオフになる。このため、直流電源１０２から、電流制限用抵抗Ｒ３１、インダクタＬ３１、ｎチャネル電界効果コンデンサＱ３１を経て、グランド（Ｇｎｄ）へ電流が流れる。従って、ｎチャネル電界効果トランジスタＱ３１のドレイン端子の電圧ＶＱ３１は０Ｖとなり（＊７）、ｎチャネル電界効果トランジスタＱ３２のドレイン端子の電圧ＶＱ３２は、ｎチャネル電界効果トランジスタＱ３１と同様に並列共振の効果によって、図３（ｄ）の点線で示すＶＤＤ’となる（＊８）。
【００４１】
外部から供給されるクロック信号及びインバータクロック信号に従い、以上の動作を繰り返すので、図３の（ｃ）（ｄ）に示すように、ＶＱ３１、ＶＱ３２は０ＶからＶＤＤ’の間を振動する波形となる。ここで、前述した直列共振回路部の両端にかかる電圧ＶＬ３２−Ｃ３２（インダクタＬ３２→コンデンサＣ３２を正の向きとする）は、図３（ｃ）（ｄ）の点線で示す波形の最大値と最小値の差となるので、図３（ｅ）に示すように２ＶＤＤ’となる。従って、電源電圧ＶＤＤ２４Ｖの約４倍の電圧を直列共振回路部の両端にかける事ができる。
【００４２】
更に直列共振回路部によって、出力端子ＯＵＴ１にはＱ倍の振幅を発生する事ができる。この波形を図３（ｆ）に示す。本実施の形態に係る交流電源回路１０１Ａによれば、出力端子ＯＵＴ１には、４×Ｑ×ＶＤＤ’のピークツーピーク（ｐｅａｋ  ｔｏ  ｐｅａｋ）値の波形を発生させることができる。このように、本実施の形態で説明した交流電源回路１０１Ａは、単独で交流波を供給することに使える。
【００４３】
（第２の実施の形態）
次に、第２の実施の形態について説明する。図４は、第２の実施の形態に係る交流電源回路を説明するための図である。図４は、第２の実施の形態に係る交流電源回路を説明するための図である。交流電源回路１０１Ｂは、インダクタＬ４２とコンデンサＣ４２および出力端子ＯＵＴ２に接続された負荷１０４の容量成分からなる直列共振回路部の片側を駆動させることにより出力を得るようにしている。第１の実施の形態では、この直列共振回路部の両側を駆動させることにより出力を得るようにしていたのとは異なり、本実施の形態では、この直列共振回路部の片側を駆動させることにより、出力を取り出すことを特徴としている。
【００４４】
図４に示すように、本実施の形態では、第１の実施の形態と同様に、この交流電源回路１０１Ｂでは、低電圧の直流電源として、２４Ｖの直流電源１０２（ＶＤＤ）を用いる。クロック信号は、コントローラ１０３により交流電源回路１０１Ｂのスイッチング素子であるトランジスタＱ４１に入力される。このクロック信号には、図示を省略するＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）にて生成したパルスを、フリップフロップにより５０％デューティーに分周した約２ＭＨｚのパルス信号を用いる。なお、このパルス信号の電圧は例えば５Ｖである。
【００４５】
トランジスタＱ４１は、ｎチャネル電界効果トランジスタである。ｎチャネル電界効果トランジスタＱ４１はソース端子を接地している。ｎチャネル電界効果トランジスタＱ４１のゲート端子には、前述のクロック信号が供給される。ｎチャネル電界効果トランジスタＱ４１のドレイン端子は、並列接続されたインダクタＬ４１とコンデンサＣ４１を介し、更に電流制限抵抗Ｒ４１を介して、直流電源１０２に接続される。
【００４６】
このインダクタ４１と、コンデンサ４１とによって並列共振回路６１を構成する。また、インダクタＬ４１は、コンデンサＣ４１とｎチャネル電界効果トランジスタＱ４１の出力容量の合成容量に対して、クロック信号の周波数で共振する並列共振回路部を形成する。ここでいう同一の周波数とは厳密に同一ということではなく、並列共振回路部における共振周波数に、ある程度の範囲を持たせるようにしてもよい。また、共振回路部は、コンデンサＣ４１を用いることなく、インダクタＬ４１とｎチャネル電界効果トランジスタＱ４１により構成するようにしてもよい。
【００４７】
この並列共振回路部により、ｎチャネル電界効果トランジスタＱ４１から見た電源のインピーダンスを極大にし、スイッチングの効率を最大にすることができる。また、電流制限用抵抗Ｒ４１は、電流を制限し、過大電流によるｎチャネル電界効果トランジスタＱ４１の焼損を防ぐためのものである。電流制限抵抗Ｒ４１のドレイン端子側には、電圧補償コンデンサＣ４３が接地間に接続され、この電圧補償コンデンサにより急激な電圧変動を補償する。ｎチャネル電界効果トランジスタＱ４１のドレイン端子には、更にインダクタＬ４２とコンデンサＣ４２が接続される。インダクタＬ４２とコンデンサＣ４２の接続部に負荷１０４への出力を取り出す出力端子ＯＵＴ２を備える。
【００４８】
インダクタＬ４２とコンデンサＣ４２は直列に接続され、直列共振回路６２を形成する。インダクタ４２は、コンデンサＣ４２と出力端子ＯＵＴ２に接続される負荷１０４の持つ容量の合成容量に対して、直列共振回路部を形成しており、クロック信号の周波数で共振する。また、インダクタＬ４２とコンデンサＣ４２の値は、先鋭度Ｑを極力大きくする為に、インダクタＬ４２が大きくなるように選択することが好ましい。
【００４９】
次に、図４で示した交流電源回路１０１Ｂの動作について説明する。図５（ａ）〜（ｃ）は、交流電源回路の動作を示すタイミングチャートである。図５において、図５（ａ）はクロック信号（Ｃｌｏｃｋ）は、交流電源回路１０１Ｂに入力されるロジックレベルのクロック信号を示し、図５（ｂ）に示すＶＱ４１は、ｎチャネル電界効果トランジスタＱ４１のドレイン端子の電圧を示し、図５（ｃ）に示すＶｏｕｔ２は出力端子ＯＵＴ２からの出力を示している。ｎチャネル電界効果トランジスタＱ４１は、図５（ａ）に示すクロック信号の入力を受けることによりオン／オフする。クロック信号がロー（Ｌｏｗ）のとき（＊１１）、ｎチャネル電界効果トランジスタＱ４１はオフとなる。
【００５０】
従って、直流電源１０２から、電流制限用抵抗Ｒ４１、インダクタＬ２１、ｎチャネル電界効果トランジスタＱ４１を経て、グランド（Ｇｎｄ）へ流れていた電流は遮断され、ｎチャネル電界効果トランジスタＱ４１のドレイン端子の電圧ＶＱ４１は、並列共振回路部の効果によりＶＤＤ２４Ｖを中心に共振を起こすので、図５（ｂ）の点線で示すようにＶＤＤ’（約２倍、Ｑ値の取り方によって異なる）となる（＊１２）。
【００５１】
次に、図５（ａ）に示すクロック信号がハイ（Ｈｉｇｈ）になると（＊１３）、ｎチャネル電界効果トランジスタＱ４１がオンとなる。このため、直流電源１０２から、電流制限用抵抗Ｒ４１、インダクタＬ２１、ｎチャネル電界効果コンデンサＱ４１を経て、グランド（Ｇｎｄ）へ電流が流れる。従って、ｎチャネル電界効果トランジスタＱ４１のドレイン端子の電圧ＶＱ４１は図５（ｂ）に示すように０Ｖとなる（＊１４）。
【００５２】
コントローラ１０３から供給されるクロック信号に従い、以上の動作を繰り返すので、図５（ｂ）のＶＱ４１に示すように０ＶからＶＤＤ’の間を振動する波形となる。ここで、前述した直列共振回路部の両端にかかる電圧ＶＬ４２−Ｃ４２は、図５（ｂ）の点線で示す波形の最大値となるので、ＶＤＤ’となる。このため、直列共振回路部に、電源電圧２４Ｖの約２倍の電圧（２×ＶＤＤ）をかける事ができる。
【００５３】
更に直列共振回路部によって、出力端子ＯＵＴ２にはＱ倍の振幅を発生する事ができる。このため、図５（ｃ）に示す２×Ｑ×ＶＤＤ’の出力Ｖｏｕｔ２を得ることができる。上記の通り、本実施の形態に係る電源装置は、単独で交流波を供給することに使うことができる。
【００５４】
（第３の実施の形態）
次に、第３の実施の形態に係る交流電源回路について説明する。図６は、第３の実施の形態に係る交流電源回路を説明するための図である。交流電源回路１０１Ｃは、インダクタＬ５２とコンデンサＣ５２および出力端子ＯＵＴ３に接続された負荷１０４の容量成分からなる直列共振回路部の片側を駆動させることにより出力を得るようにしている。第１の実施の形態では、この直列共振回路部の両側を駆動させることにより出力を得るようにしていたのとは異なり、本実施の形態では、この直列共振回路部の片側を駆動させることにより、出力を取り出すことを特徴としている。
【００５５】
図６に示すように、本実施の形態では、第１及びの実施の形態と同様に、この交流電源回路１０１Ｃでは、低電圧の直流電源として、２４Ｖの直流電源１０２（ＶＤＤ）を用いる。クロック信号は、コントローラ１０３により交流電源回路１０１Ｃのスイッチング素子であるトランジスタＱ５１に入力される。このクロック信号には、図示を省略するＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）にて生成したパルスを、フリップフロップにより５０％デューティーに分周した約２ＭＨｚのパルス信号を用いる。なお、このパルス信号の電圧は例えば５Ｖである。
【００５６】
図６に示すように、交流電源回路１０１Ｃは、ｎチャネル電界効果トランジスタＱ５１と、ｐチャネル電界効果トランジスタＱ５２と、ｐチャネル電界効果トランジスタＱ５２のソースと直流電源２間に直列に挿入された電流制限抵抗Ｒ５２と、ｎチャネル電界効果トランジスタＱ５１のゲートと直流電源１０２間に直列に挿入された抵抗Ｒ５１と、ｐチャネル電界効果トランジスタＱ５２のソースとグラント間に直列に挿入されたコンデンサＣ５３と、ｐチャネル電界効果トランジスタＱ５２のドレインとグランド間に並列に挿入されたインダクタＬ５１とコンデンサＣ５１と、ｐチャネル電界効果トランジスタＱ５２のドレインと負荷１０４間に接続されるインダクタＬ５２と、インダクタＬ５２の負荷１０４側とグランド間に直列に接続されるコンデンサＣ５２とから構成される。また、ｎチャネル電界効果トランジスタＱ５１のゲート端子は、コントローラ１０３に接続され、上述したクロック信号が供給される。また、インダクタＬ５２とコンデンサＣ５２の接続部には負荷１０４への出力を取り出す出力端子ＯＵＴ３を備える。尚、ｎチャネル電界効果トランジスタＱ５１は、第２の実施の形態で示した回路と同じ入力信号によって動作するように、入力信号を反転する為に備えた物であり、入力信号をｐチャネル電界効果トランジスタに合わせて生成する事により省略が可能である。
【００５７】
電流制限用抵抗Ｒ５１、Ｒ５２は電流を制限し、過大電流によるｎチャネル電界効果トランジスタＱ５１、ｐチャネル電界効果トランジスタＱ５２の焼損を防ぐためのものである。電流制限抵抗Ｒ５２のソース端子側には、電圧補償コンデンサＣ５３が接地間に接続され、急激な電圧変動を補償する。
【００５８】
また、インダクタ５１と、コンデンサ５１とによって、並列共振回路７１を構成する。また、コンデンサＣ５１とｐチャネル電界効果トランジスタＱ５２の出力容量との合成容量と、インダクタＬ５１によって形成される並列共振回路部は、クロック信号の周波数で共振する。ここでいう同一の周波数とは厳密に同一ということではなく、並列共振回路部における共振周波数に、ある程度の範囲を持たせるようにしてもよい。また、共振回路部は、コンデンサＣ５１を用いることなく、インダクタＬ５１とｎチャネル電界効果トランジスタＱ５１により構成するようにしてもよい。この並列共振回路部は、スイッチング素子であるｐチャネル電界効果トランジスタＱ５２からみた電源のインピーダンスを極大化し、スイッチングの効率を最大にする。
【００５９】
また、インダクタＬ５２と、コンデンサＣ５２とで直列共振回路７２を構成する。コンデンサＣ５２と後段に接続される負荷１０４の容量成分との合成容量とインダクタＬ５２から形成される直列共振回路部は、クロック信号の周波数で共振する。この直列共振回路部は、先鋭度Ｑを大きくするようにインダクタＬの値が大きくなるようにインダクタＬ、コンデンサＣの値を設定して、出力の増幅率を大きくすることが好ましい。
【００６０】
次に、図６で示した交流電源回路の動作について説明する。本実施の形態に係る交流電源回路１０１Ｃの動作は、第２の実施の形態で説明した図５の動作図（タイミングチャート）を用いて説明する。
【００６１】
図５において、図５（ａ）に示すクロック信号（Ｃｌｏｃｋ）は、交流電源回路１０１Ｃに入力されるロジックレベルのクロック信号を示し、図５（ｂ）に示すＶＱ５２は、ｐチャネル電界効果トランジスタＱ５２のドレイン端子の電圧を示し、図５（ｃ）に示すＶｏｕｔ３は出力を示している。
【００６２】
ｎチャネル電界効果トランジスタＱ５１は、クロック信号の入力を受けることによりオン／オフする。クロック信号がロー（Ｌｏｗ）のとき、ｎチャネル電界効果トランジスタＱ５１はオフとなる。このため、ｐチャネル電界効果トランジスタＱ５２はオフとなる。従って、直流電源１０２から、電流制限用抵抗Ｒ５２、ｐチャネル電界効果トランジスタＱ５２、インダクタＬ５１を経てグランド（Ｇｎｄ）へ流れていた電流は遮断され、ｐチャネル電界効果トランジスタＱ５２のドレイン端子の電圧ＶＱ５２は、並列共振回路部の効果によりグランド（Ｇｎｄ）の０Ｖを中心に共振を起こすので、図５（ｄ）に示す点線で示すように波高値がＶＤＤ’となる。このＶＤＤ’は、先鋭度Ｑ値の取り方によって異なるが、本実施の形態では、ＶＤＤの約２倍の電圧波形を得ることができる。
【００６３】
次に、クロック信号がハイ（Ｈｉｇｈ）になると、ｎチャネル電界効果トランジスタＱ５１がオンとなる。このため、ｐチャネル電界効果トランジスタＱ５２もオンとなる。従って、直流電源１０２から、電流制限用抵抗Ｒ５２、ｐチャネル電界効果トランジスタＱ５２、インダクタＬ５１を経て、グランド（Ｇｎｄ）へ電流が流れる。
【００６４】
コントローラ１０３からのクロック信号に従い、以上の動作を繰り返すので、図５（ｄ）に示すようなＶＱ５１に示すようにＶＤＤから約−ＶＤＤの間を振動する波高値ＶＤＤ’の波形となる。ここで、前述した直列共振回路部の両端にかかる電圧ＶＬ５２−Ｃ５２は、点線で示す波形の最大値となるので、ＶＤＤ’となり、電源電圧２４Ｖの約２倍の電圧（２×ＶＤＤ）を直列共振回路部にかける事ができる。更に直列共振回路部によって、出力端子ＯＵＴ３にはＱ倍の振幅を発生する事ができる。このため、２×Ｑ×ＶＤＤ’の出力Ｖｏｕｔを得ることができる。この回路は例えば、単独で交流波を供給することに使うことができる。
【００６５】
本実施の形態のように、直流電源１０２に例えば２４Ｖを用いた場合、トランジスタＱ５１に入力された５Ｖのクロック信号は、およそ２４Ｖの信号に反転増幅される。次にトランジスタＱ５２と、インダクタＬ５１、コンデンサＣ５１からなる並列共振回路によって、０Ｖを中心とする±２４Ｖの信号に増幅される。更に、コンデンサＣ５２、インダクタＬ５２からなる直列共振回路によって、出力はＱ倍となり、およそ±２００Ｖの大振幅の信号となって負荷１０４に入力される。
【００６６】
（第４の実施の形態）
次に、第４の実施の形態について説明する。図７は、第４の実施形態を説明するための図である。図７は、上述した交流電源回路１０１Ａ〜Ｂを用いた実施の形態を示している。図７において、１０１Ａは第１の交流電源回路、１０１Ｂは第２の交流電源回路、１０２は直流電源と、１０３Ａ、１０３Ｂはコントローラ、１０４は負荷、１０５は倍電圧整流回路、Ｃ１００はコンデンサを示している。
【００６７】
交流電源回路１０１Ａは、第１の実施の形態で説明したものであり、直流電源１０２に接続され、コントローラ１０３Ａから供給されるクロック信号Ａに基づいて、大振幅の正弦波を負荷１０４に出力する。コンデンサＣ１００は、交流電圧回路１０１Ｂと倍電圧整流回路１０５からの直流電圧と、交流電源回路１０１Ａの交流電圧を重畳するために用いるものである。また、交流電源回路１０１Ｂは、第２の実施の形態で説明したものであり、直流電源１０２に接続され、コントローラ１０３Ｂから供給されるクロック信号Ｂに基づいて、大振幅の正弦波を倍電圧整流回路１０５に供給する。
【００６８】
倍電圧整流回路１０５は、交流電源回路１０１Ｂから供給される出力を倍電圧整流する。すなわち、交流電源回路１０１Ａから得られる昇圧電圧について整流動作を行うことで、昇圧電圧を倍圧して直流電圧を得るように構成されている。倍電圧整流回路１０５は、この倍圧した直流電圧を負荷１０４に供給する。負荷１０４は、例えば、現像器である。図７に示すＡは、負荷１０４へ供給された電位を示している。また、図７において、Ａ１及びＡ２の箇所の電位は倍電圧整流回路１０５が供給する直流電圧により決定される。なお、本実施の形態では、１０１Ａに第１の実施の形態で説明した交流電圧回路を、１０１Ｂに第２の実施の形態で説明した交流電圧回路を用いた例について説明しているが、これらの交流電圧回路には、第１から３の実施の形態で説明した交流電圧回路のうちのどれを使っても実現可能である。また、倍電圧整流回路１０５は、複数段にすることにより複数倍の直流電圧を得る事ができる。
【００６９】
（第５の実施の形態）
次に、第５の実施の形態について説明する。図８は、第１の実施の形態で説明した交流電源回路１０１Ａを用いた例を示す図である。図８において、１０１Ａは交流電源回路、１０２は直流電源と、１０３Ｃはコントローラ、１０４は負荷、１０５は倍電圧整流回路を示している。交流電源回路１０１Ａは、第１の実施の形態で説明したものと同様であり、直流電源１０２に接続され、コントローラ１０３Ｃから供給されるクロック信号Ｃに基づいて、大振幅の正弦波を倍電圧整流回路１０５に出力する。
【００７０】
倍電圧整流回路１０５は、交流電源回路１０１Ａから供給される出力を倍電圧整流する。すなわち、交流電源回路１０１Ａから得られる昇圧電圧について整流動作を行うことで、昇圧電圧を倍圧して直流電圧を得るように構成されている。倍電圧整流回路１０５は、倍圧した直流電圧を負荷１０４に供給する。負荷１０４は、例えば、帯電器である。図８に示すＢは、負荷１０４へ供給された電位を示している。なお、本実施の形態では、交流電源回路に第１の実施の形態で説明した交流電源回路を用いた例について説明するが、交流電源回路は、第１から３の実施形態で説明した交流電源回路のどれを使っても実現することができる。また、倍電圧整流回路１０５は、複数段にすることにより複数倍の直流電圧を得る事ができる。
【００７１】
上記した電源装置は、例えば電子写真方式の画像形成装置において感光体上にトナー像を現像する現像器、感光体を帯電する帯電器、クリーナー等にバイアス電圧等の高電圧を供給する為の電源装置に用いることができる。上記第４及び第５の実施の形態にように、第１から第３の実施の形態で説明した交流電源回路は、倍電圧整流回路と組み合わせて直流電源として用いることもできる。また、他の直流電源と組み合わせることによって現像器用のＡＣ源として用いることもできる。また、画像形成装置は、画像形成部と、これに電源を供給する電源装置とを有し、該電源装置には、上記各実施の形態で説明した電源装置を用いることができる。
【００７２】
以上、本発明の一実施の形態を説明した。本発明は上記実施の形態に限定されるものではなく、本発明の要旨の範囲内において種々変形が可能である。
【００７３】
【発明の効果】
以上詳細に説明したように、本発明の交流電源装置によれば、外部から入力されたクロック信号に基づいて、第１の並列共振回路部を構成する第１のスイッチング素子と、第２の並列共振回路部を構成する第２のスイッチング素子を交互にオンオフすることにより、直列共振回路部の両端に交互に電圧を供給するようにしたので、トランスを用いることなく、負荷に対して大振幅の正弦波を出力できる電源装置及び画像形成装置を提供できる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る交流電源装置の概略構成図である。
【図２】第１の実施の形態に係る交流電源回路を説明するための図である。
【図３】交流電源回路の動作を示すタイミングチャートである。
【図４】第２の実施の形態に係る交流電源回路を説明するための図である
【図５】交流電源回路の動作を示すタイミングチャートである。
【図６】第３の実施の形態に係る交流電源回路を説明するための図である。
【図７】第４の実施形態を説明するための図であって、第１及び第２の実施形態に係る交流電源回路の適用例を示す図である。
【図８】第５の実施形態を説明するための図であって、第１の実施形態に係る交流電源回路の適用例を示す図である。
【図９】従来例１の高圧交流電源を説明するための図である。
【図１０】従来例３の交流バイアス電源装置を説明するための図である。
【図１１】従来例４の高圧電源回路を説明するための図である。
【符号の説明】
５１、５２、６１、７１  並列共振回路
５３、６２、７２  直列共振回路
１０１、１０１Ａ、１０１Ｂ、１０１Ｃ  交流電源回路
１０２  直流電源
１０３  コントローラ
１０４  負荷
１０５  倍電圧整流回路
Ｑ３１、Ｑ３２、Ｑ４１、Ｑ５１、Ｑ５２  トランジスタ
ＯＵＴ１、ＯＵＴ２、ＯＵＴ３  出力端子
【図１】
2004194393.tif 000003
【図２】
2004194393.tif 000004
【図３】
2004194393.tif 000005
【図４】
2004194393.tif 000006
【図５】
2004194393.tif 000007
【図６】
2004194393.tif 000008
【図７】
2004194393.tif 000009
【図８】
2004194393.tif 000010
【図９】
2004194393.tif 000011
【図１０】
2004194393.tif 000012
【図１１】
2004194393.tif 000013