(57)【要約】【課題】多層セラミック基板の内部に設けられる内部配線導体の積層方向での分布密度の差が起因して、多層セラミック基板に凹部のようなうねりが生じることがある。【解決手段】内部配線導体４の積層方向での分布密度の比較的低い部分に、厚み補正のためのダミービアホール体１１および１２を、特定のセラミック層２を貫通し、かつ積層体３の外表面上に露出しないように設ける。ダミービアホール体１１および１２は、たとえば、ビアホール導体６と同様、導電性ペーストの焼結体から構成される。【選択図】　　　　図１
2004103607.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のセラミック層をもって構成される積層体と、前記積層体の内部において前記セラミック層の特定のものに関連して設けられる内部配線導体とを備える、多層セラミック基板であって、
前記内部配線導体の積層方向での分布密度の比較的低い部分に、厚み補正のためのダミービアホール体が、特定の前記セラミック層を貫通し、かつ前記積層体の外表面上に露出しないように設けられている、多層セラミック基板。
【請求項２】
前記ダミービアホール体は、導電性ペーストの焼結体からなる、請求項１に記載の多層セラミック基板。
【請求項３】
前記ダミービアホール体は、複数の前記セラミック層を貫通するように設けられている、請求項１または２に記載の多層セラミック基板。
【請求項４】
前記ダミービアホール体は、前記積層体の積層方向に並びながら複数箇所に分布するように設けられている、請求項１ないし３のいずれかに記載の多層セラミック基板。
【請求項５】
前記ダミービアホール体は、前記セラミック層の主面方向に並びながら複数箇所に分布するように設けられている、請求項１ないし４のいずれかに記載の多層セラミック基板。
【請求項６】
前記ダミービアホール体は、前記積層体の積層方向の一方端側に片寄った位置に配置されている、請求項１ないし５のいずれかに記載の多層セラミック基板。
【請求項７】
前記内部配線導体の積層方向での分布密度の比較的低い部分には、さらに、厚み補正のためのダミー電極層が、前記セラミック層間の特定の界面に沿って設けられている、請求項１ないし６のいずれかに記載の多層セラミック基板。
【請求項８】
前記積層体には、その積層方向における少なくとも一方の端面に沿って開口を位置させているキャビティが形成され、前記キャビティの形成領域における前記積層体の内部に、前記ダミービアホール体が設けられている、請求項１ないし７のいずれかに記載の多層セラミック基板。
【請求項９】
前記ダミービアホール体は、電気的な機能を有していない、請求項１ないし８のいずれかに記載の多層セラミック基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、多層セラミック基板に関するもので、特に、多層セラミック基板の平坦性を高めるための改良に関するものである。
【０００２】
【従来の技術】
多層セラミック基板は、たとえば、ＰＡモジュール基板、ＲＦダイオードスイッチ、フィルタ、チップアンテナ、各種パッケージ部品、複合デバイス等の電子部品を構成するために広く用いられている。
【０００３】
図８には、この発明にとって興味ある多層セラミック基板１の概略構成が示されている。
【０００４】
図８に示した多層セラミック基板１は、積層された複数のセラミック層２をもって構成される積層体３と、積層体３の内部においてセラミック層２の特定のものに関連して設けられる内部配線導体４とを備えている。
【０００５】
内部配線導体４としては、典型的には、セラミック層２間の特定の界面に沿って形成されるいくつかの内部導体膜５および特定のセラミック層２を貫通するように設けられるいくつかのビアホール導体６がある。
【０００６】
なお、図８においては、この多層セラミック基板１を図示しないマザーボード上に実装する際の電気的接続を図るための外部端子電極や、多層セラミック基板１上に搭載されるチップ部品との電気的接続を図るための外部導体膜の図示が省略されている。
【０００７】
多層セラミック基板１は、基本的に、複数のセラミックグリーンシートを積層する技術を用いて製造される。
【０００８】
すなわち、複数のセラミックグリーンシートを用意し、これらセラミックグリーンシートの特定のものに関連して、内部導体膜５やビアホール導体６のような内部配線導体４を形成し、次いで、複数のセラミックグリーンシートを積み重ねることによって、積層体３の生の状態のものを作製し、この生の状態の積層体３を積層方向にプレスし、次いで、焼成する工程が実施され、それによって、多層セラミック基板１が得られる。
【０００９】
【特許文献１】
特開２００１−２６７４６７号公報
【００１０】
【発明が解決しようとする課題】
内部導体膜やビアホール導体のような内部配線導体は、多層セラミック基板において必要とされる回路の設計に応じた形態を有していなければならないため、このような内部配線導体の積層方向での分布密度を積層体全体にわたって均一にすることは、実際上、必ずしも容易ではない。したがって、積層体３において、内部配線導体の分布密度が比較的高い部分と比較的低い部分とが混在するのが通常である。
【００１１】
図８に示した多層セラミック基板１について言えば、内部配線導体４の分布密度は、中央が両側に比べて低い。
【００１２】
そのため、これら中央と両側との間で、生の状態の積層体３を積層方向にプレスする工程での圧縮度合い（圧下率）に差が生じ、このことは、焼成後において、図８に破線で示すような凹部７を生じさせる原因となっている。
【００１３】
また、焼成によってもたらされる収縮の度合いは、セラミック層２となるセラミックグリーンシートに比べて、内部配線導体４を与える導電性ペーストの方が小さい。したがって、相対的に見たとき、内部配線導体４の分布密度の比較的高い部分では、収縮の度合いが小さく、このことも、凹部７を生じさせる原因となっている。
【００１４】
上述した凹部７は、多層セラミック基板１において、たとえばうねりをもたらし、そのため、多層セラミック基板１の上下の主面での平坦性を損なう原因となる。その結果、マザーボード上に多層セラミック基板１をマウントしたとき、がたつきを生じ、外部端子電極とマザーボードとの間での適正な電気的接続が阻害されることがある。また、多層セラミック基板１上に搭載されるチップ部品の適正な搭載を不可能にしてしまうこともある。
【００１５】
そこで、この発明の目的は、上述したような問題を解決し得る、多層セラミック基板を提供しようとすることである。
【００１６】
【課題を解決するための手段】
この発明は、積層された複数のセラミック層をもって構成される積層体と、積層体の内部においてセラミック層の特定のものに関連して設けられる内部配線導体とを備える、多層セラミック基板にまず向けられるものであって、上述した技術的課題を解決するため、内部配線導体の積層方向での分布密度の比較的低い部分に、厚み補正のためのダミービアホール体が、特定のセラミック層を貫通し、かつ積層体の外表面上に露出しないように設けられていることを特徴としている。
【００１７】
上述のダミービアホール体は、好ましくは、導電性ペーストの焼結体から構成される。
【００１８】
ダミービアホール体は、厚み補正すべき度合いや厚み補正すべき領域の位置、形状または大きさ等に応じて、種々の配設態様を採用することができる。
【００１９】
たとえば、厚み補正すべき度合いが比較的大きい場合には、ダミービアホール体は、複数のセラミック層を貫通するように設けられる。また、厚み補正すべき領域が積層体の両主面の各々に存在する場合などには、ダミービアホール体は、積層体の積層方向に並びながら複数箇所に分布するように設けられる。また、厚み補正すべき領域が比較的広い場合には、ダミービアホール体は、セラミック層の主面方向に並びながら複数箇所に分布するように設けられる。
【００２０】
ダミービアホール体は、積層体の積層方向の一方端側に片寄った位置に配置されることにより、この片寄った位置側の主面での厚み補正をより効果的に行なうことができる。
【００２１】
上述したダミービアホール体に加えて、内部配線導体の積層方向での分布密度の比較的低い部分には、厚み補正のためのダミー電極層が、セラミック層間の特定の界面に沿って設けられていてもよい。
【００２２】
また、積層体に、その積層方向における少なくとも一方の端面に沿って開口を位置させているキャビティが形成される場合、このキャビティの形成領域における積層体の内部に、ダミービアホール体が設けられていてもよい。
【００２３】
上述したようなダミービアホール体は、内部配線導体のいずれとも接続されず、したがって、電気的に機能を有していなくてもよい。また、ダミービアホール体は、グラウンドに接続されてもよい。
【００２４】
【発明の実施の形態】
図１は、前述の図８に相当する図であって、この発明の第１の実施形態による多層セラミック基板１ａを示す断面図である。図１において、図８に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００２５】
この実施形態の特徴を容易に理解できるようにするため、図１に示した多層セラミック基板１ａは、内部導体膜５やビアホール導体６のような内部配線導体４については、図８に示した多層セラミック基板１の場合と同様の構成を有するものとして図示されている。
【００２６】
このような多層セラミック基板１ａにおいて、内部配線導体４の積層方向での分布密度は、前述したように、図１における中央が両側に比べて低くなっている。このような分布密度の比較的低い部分には、厚み補正のためのダミービアホール体１１および１２が設けられている。ダミービアホール体１１および１２は、特定のセラミック層２を貫通し、かつ積層体３の外表面上に露出しないように設けられている。
【００２７】
ダミービアホール体１１および１２は、内部配線導体４のいずれとも接続されず、電気的な機能を有していないため、非導電性材料から構成されてもよいが、製造工程を簡単にするために、好ましくは、内部配線導体４を形成するために用いた導電性ペーストと同様の導電性ペーストを用い、焼結後の積層体３を得るための焼成工程において、この導電性ペーストが同時に焼成され、それによって得られた導電性ペーストの焼結体から構成される。
【００２８】
多層セラミック基板１ａは、図８に示した多層セラミック基板１の場合と実質的に同様の方法を基本的に用いて製造されることができる。
【００２９】
すなわち、複数のセラミックグリーンシートが用意され、これらセラミックグリーンシートの特定のものに関連して、導電性ペーストを用いて内部導体膜５やビアホール導体６のような内部配線導体４が印刷や転写等により形成される。このとき、ダミービアホール体１１および１２は、ビアホール導体６を形成するための方法と同様の方法に従って、セラミックグリーンシートの特定のものに貫通孔を設け、この貫通孔に導電性ペーストを充填することによって形成される。
【００３０】
なお、共通のセラミックグリーンシートに関連して、ビアホール導体６とダミービアホール体１１または１２との双方が形成される場合には、これらビアホール導体６とダミービアホール体１１または１２とを同時に形成することが好ましい。
【００３１】
また、ダミービアホール体１１および１２は、積層体３の外表面上に露出しない状態で設けられるので、ダミービアホール体１１および１２は、最外層に位置しないセラミックグリーンシートの特定のものに設けられる。
【００３２】
次に、複数のセラミックグリーンシートが積み重ねられ、積層体３の生の状態のものが作製され、次いで、生の積層体３が積層方向にプレスされる。このとき、ダミービアホール体１１および１２は、内部配線導体４の分布密度の差に基づくプレス工程での圧縮度合い（圧下率）の差を低減するように作用する。
【００３３】
次に、焼成工程が実施され、それによって、焼結後の積層体３が得られる。この焼成工程におけるダミービアホール体１１および１２の挙動にも注目すべきである。
【００３４】
すなわち、焼成の結果、積層体３は、生の状態にあるときに比べると、全体として収縮するが、この収縮の度合いは、セラミック層２となるセラミックグリーンシートに比べて、内部配線導体４やダミービアホール体１１および１２を与える導電性ペーストの方が小さい。したがって、相対的に見たとき、ダミービアホール体１１および１２は、これが設けられた位置において、隆起を生じさせるように作用する。
【００３５】
そのため、焼成後において生じ得る破線で示したような凹部１３は、主としてダミービアホール体１１によって減じられ、他方、凹部１４は、主としてダミービアホール体１２によって減じられる。その結果、これら凹部１３および１４を原因とするうねりを、積層体３において生じにくくすることができる。
【００３６】
ダミービアホール体１１および１２による厚み補正の効果は、各々の体積が大きくなるほど高くなる。したがって、一方のダミービアホール体１１は、複数のセラミック層２を貫通するように設けられているので、１つのセラミック層２のみを貫通するように設けられている他方のダミービアホール体１２に比べて、より高い厚み補正の効果を与えることができる。
【００３７】
このようなことから、一方のダミービアホール体１１は、より深い凹部１３を生じさせないようにするのに適しており、他方のダミービアホール体１２は、より浅い凹部１４を生じさせないようにするのに適している。
【００３８】
なお、より高い厚み補正の効果が期待されるダミービアホール体１１において、その体積をより大きくするため、その径をより大きくすることも考えられる。しかしながら、ダミービアホール体１１の径がビアホール導体６の径と異ならせるのは、製造上の能率を低下させるのであまり好ましくない。
【００３９】
また、図１に示すように、ダミービアホール体１１および１２が、積層体３の積層方向に並びながら複数箇所に分布するように設けられていると、積層体３の両主面の各々において、凹部１３および１４が生じることを効果的に防止することができる。また、ダミービアホール体１１および１２を一体化して連なった状態で設けずに、積層方向の複数箇所に分布するように設けることは、図１では表れていないが、ダミービアホール体１１および１２と内部配線導体４との接続を避けるための対策としても有効である。
【００４０】
図２は、この発明の第２の実施形態による多層セラミック基板１ｂを示す断面図である。図２において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００４１】
図２に示した多層セラミック基板１ｂにおいても、内部配線導体４の積層方向での分布密度は、その中央が両側に比べて低くなっている。したがって、この中央にダミービアホール体１５が設けられる。
【００４２】
また、多層セラミック基板１ｂにおける内部配線導体４の分布密度は、図１に示した多層セラミック基板１ａの場合に比べると、全体的に低くなっていて、中央と両側との分布密度の差も小さい。そのため、焼成後において生じ得る凹部１６は比較的浅い。このことから、ダミービアホール体１５による厚み補正の効果はそれほど高くされる必要がなく、ダミービアホール体１５は、たとえば１つのセラミック層２のみを貫通するように設けられている。
【００４３】
また、ダミービアホール体１５は、積層体３の積層方向に一方端側に片寄った位置に配置されている。このように、ダミービアホール体１５を片寄った位置に配置することにより、積層方向の中央部に配置する場合に比べて、凹部１６が生じることを防止する効果が高められる。
【００４４】
図３は、この発明の第３の実施形態による多層セラミック基板１ｃを示す断面図である。図３において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００４５】
図３に示した多層セラミック基板１ｃにあっては、内部配線導体４の分布密度の比較的高い部分が左側に片寄っており、右側については、内部配線導体４の分布密度が低くなっている。そのため、ダミービアホール体１７、１８、１９および２０が、右側に集中して設けられている。また、多層セラミック基板１ｃでは、焼成後において生じ得る凹部２１は、比較的広い面積にわたって延びるので、ダミービアホール体１７〜２０は、セラミック層２の主面方向に並びながら複数箇所に分布するように設けられている。
【００４６】
図４は、この発明の第４の実施形態による多層セラミック基板１ｄを示す断面図である。図４において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００４７】
なお、図４ならびに後述する図５および図６では、各々の実施形態の特徴を容易に理解できるようにするため、内部配線導体４については、図１に示した多層セラミック基板１ａの場合と同様の構成を有するものとして図示している。
【００４８】
図４に示した多層セラミック基板１ｄでは、内部配線導体４の積層方向での分布密度の比較的低い部分である中央部において、ダミービアホール体２２が設けられるとともに、厚み補正のためのダミー電極層２３が、セラミック層２間の特定の界面に沿って印刷や転写等により設けられている。ダミー電極層２３も、内部導体膜５と同様、導電性ペーストの焼結体から構成され、内部導体膜５と同時に形成されることが好ましい。
【００４９】
ダミー電極層２３は、ダミービアホール体２２と実質的に同様の作用を果たす。しかしながら、ダミー電極層２３は、ダミービアホール体２２に比べて、より大きい面方向の広がりを有しているので、比較的広い領域にわたって凹部を生じさせることを防止する効果を発揮させることができ、ダミービアホール体２２との併用で、厚み補正に関して、より微妙な調整を行なうことを可能にする。
【００５０】
図４に示した多層セラミック基板１ｄでは、ダミービアホール体２２は、ダミー電極層２３に接続されている。
【００５１】
図５は、この発明の第５の実施形態による多層セラミック基板１ｅを示す断面図である。図５において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００５２】
図５に示した多層セラミック基板１ｅにおいても、ダミービアホール体２４およびダミー電極層２５の双方が設けられている。この実施形態では、ダミービアホール体２４は、ダミー電極層２５から離れた位置に配置されている。
【００５３】
図６は、この発明の第６の実施形態による多層セラミック基板１ｆを示す断面図である。図６において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００５４】
図６に示した多層セラミック基板１ｆにおいても、ダミービアホール体２６およびダミー電極層２７の双方が設けられている。この実施形態では、ダミービアホール体２６は、ダミー電極層２７とは接続されない状態でダミー電極層２７を貫通するように配置されている。
【００５５】
図７は、この発明の第７の実施形態による多層セラミック基板３１を示す断面図である。
【００５６】
図７に示した多層セラミック基板３１は、積層された複数のセラミック層３２をもって構成される積層体３３を備え、この積層体３３には、その積層方向における一方の端面３４に沿って開口３５を位置させているキャビティ３６が形成されている。
【００５７】
なお、積層体３の内部においてセラミック層３２の特定のものに関連して設けられる内部導体膜やビアホール導体のような内部配線導体については、図示を省略している。
【００５８】
また、キャビティ３６内には、図示しないが、たとえば半導体ＩＣチップのようなチップ部品が収容され、たとえばダイボンディングで固定されて、ワイヤボンディングやバンプ接続などによって、積層体３３側の電気的要素に接続される。
【００５９】
このような多層セラミック基板３１において、キャビティ３６の形成領域における積層体３３の内部にはダミービアホール体３７が設けられている。このダミービアホール体３７が設けられた位置は、図示しない内部配線導体の積層方向での分布密度の比較的低い部分である。
【００６０】
ダミービアホール体３７が設けられた、キャビティ３６の底面壁をなす部分は、プレス工程での圧力を均一に及ぼすことが比較的困難であり、そのため、前述した凹部ないしはうねりが生じやすい。したがって、ダミービアホール体３７は、このようなプレスの不均一性からもたらされる凹部またはうねりの低減にも寄与させることができる。
【００６１】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。
【００６２】
たとえば、ダミービアホール体の大きさ、位置、数および分布密度については、その一例を具体的に図示したに過ぎず、得ようとする多層セラミック基板の設計に応じて、種々に変更することができる。
【００６３】
ダミービアホール体の数、特にセラミック層の主面方向に関して分布する数については、少なくとも３点支持、好ましくは、４点（またはそれ以上での支持）によって、多層セラミック基板のうねりによるがたつきや搭載されるチップ部品の多層セラミック基板のうねりによるがたつきがなくなるように設けることが好ましい。たとえば、多層セラミック基板のうねりによる膨らみが１箇所にある場合には、少なくとも２箇所に分布するようにダミービアホール体を設けて、少なくとも３点支持を実現することが好ましい。また、多層セラミック基板のうねりによる膨らみが２箇所にあって、この２箇所がある程度安定した高さを与えるものであれば、少なくとも、残りの１箇所をダミービアホール体によって膨らませるようにすればよい。
【００６４】
また、ダミービアホール体は、積層体の内部に形成される特定の内部導体膜に接続されてもよい。
【００６５】
なお、図示したダミービアホール体１１等については、セラミック層２間の界面に沿ってわずかに延びるランドが図示されなかったが、ダミービアホール体を形成するための方法が原因となって、このようなランドが形成されることもある。
【００６６】
【発明の効果】
以上のように、この発明によれば、内部配線導体の積層方向での分布密度の比較的低い部分に、厚み補正のためのダミービアホール体が設けられているので、焼成後において、凹部を生じにくくすることができ、そのため、うねりを生じにくくすることができる。
【００６７】
したがって、多層セラミック基板との間で電気的接続が図られる搭載部品やマザーボードとの間で信頼性の高い電気的接続状態を得ることができる。
【００６８】
また、上述したダミービアホール体は、特定のセラミック層を貫通しかつ積層体の外表面上に露出しないように設けられればよく、ダミービアホール体を設けるためにそれほどの面積を必要とせず、したがって、内部配線導体との干渉を避けながら、任意の場所にこれを設けることができる。
【００６９】
また、ダミービアホール体は、複数のセラミック層を貫通するように設けたり、積層体の積層方向に並びながら複数箇所に分布するように設けたり、セラミック層の主面方向に並びながら複数箇所に分布するように設けたり、積層体の積層方向の一方端側に片寄った位置に配置したりすることが比較的自由にできるので、厚み補正すべき度合いや厚み補正すべき領域の位置、形状または大きさ等に応じて、ダミービアホール体の大きさ、数および分布密度等を調整することが容易である。
【００７０】
また、ダミービアホール体が、導電性ペーストの焼結体からなる場合には、内部配線導体としてのビアホール導体の形成に用いた導電性ペーストと同じ導電性ペーストを用いながら、同時の工程でこれを形成することができる。
【００７１】
また、ダミービアホール体に加えて、厚み補正のためのダミー電極層が設けられると、厚み補正に関してより微妙な調整を行なうことが可能になる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による多層セラミック基板１ａを示す断面図である。
【図２】この発明の第２の実施形態による多層セラミック基板１ｂを示す断面図である。
【図３】この発明の第３の実施形態による多層セラミック基板１ｃを示す断面図である。
【図４】この発明の第４の実施形態による多層セラミック基板１ｄを示す断面図である。
【図５】この発明の第５の実施形態による多層セラミック基板１ｅを示す断面図である。
【図６】この発明の第６の実施形態による多層セラミック基板１ｆを示す断面図である。
【図７】この発明の第７の実施形態による多層セラミック基板３１を示す断面図である。
【図８】この発明にとって興味ある従来の多層セラミック基板１を示す断面図である。
【符号の説明】
１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，３１　多層セラミック基板
２，３２　セラミック層
３，３３　積層体
４　内部配線導体
１１，１２，１５，１７〜２０，２２，２４，２６，３７　ダミービアホール体
２３，２５，２７　ダミー電極層
３４　端面
３５　開口
３６　キャビティ
【図１】
2004103607.tif 000003
【図２】
2004103607.tif 000004
【図３】
2004103607.tif 000005
【図４】
2004103607.tif 000006
【図５】
2004103607.tif 000007
【図６】
2004103607.tif 000008
【図７】
2004103607.tif 000009
【図８】
2004103607.tif 000010