(57)【要約】【課題】積層数を大幅に増加させても平坦性を損なうことはなく、結果としてクラックや電極短絡を引き起こさず、信頼性が高められた薄膜積層コンデンサなどの薄膜積層型電子部品、およびその製造方法を提供すること。【解決手段】まず、基板６の上に第１導電体薄膜２０を形成する。次に、第１導電体薄膜２０の一部を、厚み方向に亘って絶縁化して、第１導電体薄膜２０に絶縁パターン４４ａを形成する。次に、絶縁パターン４４ａが形成された第１導電体薄膜２０の上に、層間絶縁体薄膜１２を形成する。層間絶縁体薄膜１２の上に、第１工程から前記第３工程までの各工程を繰り返す。【選択図】　　　　図２
2004103906.tif 000002
【特許請求の範囲】
【請求項１】
薄膜積層型電子部品を製造する方法であって、
第１導電体薄膜を形成する第１工程と、
前記第１導電体薄膜の一部を、厚み方向に亘って絶縁化して、前記第１導電体薄膜に絶縁パターンを形成する第２工程と、
前記絶縁パターンが形成された第１導電体薄膜の上に、層間絶縁体薄膜を形成する第３工程と、
前記層間絶縁体薄膜の上に、前記第１工程から前記第３工程までの各工程を繰り返す第４工程とを、有する
薄膜積層型電子部品の製造方法。
【請求項２】
３Ｂ族元素および遷移金属元素から選ばれる１種以上の元素を含む前記第１導電体薄膜を用いる請求項１に記載の薄膜積層型電子部品の製造方法。
【請求項３】
前記第２工程では、
前記第１導電体薄膜の一部を遮蔽した後、該第１導電体薄膜の残部を、窒化、酸化、炭化、硫化またはハロゲン化して絶縁化する請求項１または２に記載の薄膜積層型電子部品の製造方法。
【請求項４】
前記第３工程における層間絶縁体薄膜は、前記第１導電体薄膜の絶縁パターンの材質とは異なる材質で構成される請求項１〜３のいずれかに記載の薄膜積層型電子部品の製造方法。
【請求項５】
前記第３工程は、
前記絶縁パターンが形成された第１導電体薄膜の上に、第２導電体薄膜を形成する工程と、
前記第１導電体薄膜上に形成された第２導電体薄膜を絶縁化して、前記絶縁パターンに繋がる前記層間絶縁体薄膜を得る工程とを、有する
請求項１から３までのいずれかに記載の薄膜積層型電子部品の製造方法。
【請求項６】
前記第３工程では、
前記第２導電体薄膜の全部を、窒化、酸化、炭化、硫化またはハロゲン化することにより絶縁化する、請求項５に記載の薄膜積層型電子部品の製造方法。
【請求項７】
イオン注入処理、光化学反応処理またはプラズマ反応処理することにより、前記第１導電体薄膜に絶縁パターンを形成する、請求項１〜６のいずれかに記載の薄膜積層型電子部品の製造方法。
【請求項８】
イオン注入処理、光化学反応処理またはプラズマ反応処理することにより、前記第２導電体薄膜を絶縁化する、請求項５または６に記載の薄膜積層型電子部品の製造方法。
【請求項９】
前記第１工程から第４工程を、同一のチャンバ内で行うことを特徴とする請求項１〜８のいずれかに記載の薄膜積層型電子部品の製造方法。
【請求項１０】
前記第１工程における第１導電体薄膜は、スパッタリングにより形成し、
前記第２工程では、前記第１導電体薄膜をマスキングしながら、逆スパッタリングを行い、雰囲気ガス中の絶縁化物質を前記第１導電体薄膜の一部に導入して絶縁パターンを形成し、
前記第３工程では、前記絶縁パターンが形成された第１導電体薄膜の上に、スパッタリングにより第２導電体薄膜を形成し、次に、逆スパッタリングを行い、前記第２導電体薄膜を絶縁化して、前記絶縁パターンに繋がる前記層間絶縁体薄膜を得ることを特徴とする請求項９に記載の薄膜積層型電子部品。
【請求項１１】
前記スパッタリングおよび逆スパッタリングでは、マスキングのためのマスクパターンを変えることを特徴とする請求項１０に記載の薄膜積層型電子部品の製造方法。
【請求項１２】
前記第１導電体薄膜と前記第２導電体薄膜は、実質的に同じ導電物質で構成されることを特徴とする請求項１０または１１に記載の薄膜積層型電子部品の製造方法。
【請求項１３】
前記層間絶縁体薄膜を介して積層方向に隣接する前記絶縁パターンは、相互に異なるパターンである請求項１〜１２のいずれかに記載の薄膜積層型電子部品の製造方法。
【請求項１４】
薄膜積層型電子部品を製造する方法であって、
第１絶縁体薄膜を形成する第１工程と、
前記第１絶縁体薄膜の一部を、厚み方向に亘って導電化して、前記第１絶縁体薄膜に導電パターンを形成する第２工程と、
前記導電パターンが形成された第１絶縁体薄膜の上に、層間絶縁体薄膜を形成する第３工程と、
前記層間絶縁体薄膜の上に、前記第１工程から前記第３工程までの各工程を繰り返す第４工程とを、有する
薄膜積層型電子部品の製造方法。
【請求項１５】
前記第１絶縁体薄膜または層間絶縁体薄膜として、
ＳｒＴｉＯ３　、ＣａＴｉＯ３　、ＢａＴｉＯ３　、ＢａＺｒＯ３　、（Ｂａ、Ｐｂ、Ｓｒ）（Ｎｄ、Ｓｍ）２Ｔｉ５　Ｏ１４、Ｂａ（ＡＢ）Ｏ３　（ただし、Ａ＝Ｍｇ、Ｃｏ、Ｚｎの少なくともいずれか一つ、Ｂ＝Ｎｂ、Ｔａ、Ｗの少なくとも何れか一つ）、（Ｃａ、Ｍｇ）ＴｉＯ３　、（Ｐｂ、Ｃａ）ＴｉＯ３　、ＺｒＴｉＯ４　、Ｂａ２　Ｔｉ９　Ｏ２０、ビスマス層状化合物から選ばれる１種以上を含む絶縁体薄膜を用いる請求項４または１４に記載の薄膜積層型電子部品の製造方法。
【請求項１６】
前記第２工程では、
前記第１絶縁体薄膜の一部を遮蔽した後、該第１絶縁体薄膜の残部を導電化する請求項１４または１５に記載の薄膜積層型電子部品の製造方法。
【請求項１７】
イオン注入処理、光化学反応処理することにより、前記第１絶縁体薄膜に導電パターンを形成する、請求項１４〜１６のいずれかに記載の薄膜積層型電子部品の製造方法。
【請求項１８】
前記第１工程から第４工程を、同一のチャンバ内で行うことを特徴とする請求項１４〜１６のいずれかに記載の薄膜積層型電子部品の製造方法。
【請求項１９】
前記第１工程における第１絶縁体薄膜は、スパッタリングにより形成し、
前記第２工程では、前記第１絶縁体薄膜をマスキングしながら、逆スパッタリングを行い、雰囲気ガス中の導電化物質を前記第１絶縁体薄膜の一部に導入して導電パターンを形成し、
前記第３工程では、前記導電パターンが形成された第１絶縁体薄膜の上に、スパッタリングにより第２絶縁体薄膜を形成し、前記層間絶縁体薄膜を得ることを特徴とする請求項１８に記載の薄膜積層型電子部品。
【請求項２０】
前記スパッタリングおよび逆スパッタリングでは、マスキングのためのマスクパターンを変えることを特徴とする請求項１９に記載の薄膜積層型電子部品の製造方法。
【請求項２１】
前記第１絶縁体薄膜と前記第２絶縁体薄膜は、実質的に同じ絶縁物質で構成されることを特徴とする請求項１９または２０に記載の薄膜積層型電子部品の製造方法。
【請求項２２】
前記層間絶縁体薄膜を介して積層方向に隣接する前記導電パターンは、相互に異なるパターンである請求項１４〜２１のいずれかに記載の薄膜積層型電子部品の製造方法。
【請求項２３】
請求項１〜２２のいずれかの方法により製造される薄膜積層型電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜技術を用いた薄膜積層型電子部品の製造方法およびその製造方法により得られる薄膜積層型電子部品に係り、特に多層積層デバイスに用いて、信頼性の高い好適なデバイスが得られる製造方法に関する。
【０００２】
【従来の技術】
電子回路の高密度化・高集積化に伴い、各種電子回路に用いられる電子部品の一層の小型化および大容量化が望まれている。
電子部品の一例としての積層セラミックコンデンサを、小型化および大容量化するには、１層あたりの誘電体層の厚みを可能な限り薄くし（薄層化）、所定サイズにおける誘電体層の積層数を可能な限り増やすこと（多層化）が望まれる。
【０００３】
ところが、従前のシート法や印刷法による積層セラミックコンデンサの小型化および高容量化には限界があった。
【０００４】
そこで、ＣＶＤ法、蒸着法、スパッタリング法などの各種薄膜形成方法を用い、誘電体薄膜と電極薄膜とを交互に積層して、薄膜積層型コンデンサを製造する方法が提案されている（特開２０００−１２４０５６号公報など）。
【０００５】
【発明が解決しようとする課題】
しかしながら、この種の薄膜積層型コンデンサでは、各電極薄膜を互い違いに導通させる必要があるため、電極薄膜面の面積を誘電体薄膜面の面積よりも小さくしなければならない。その結果、各電極薄膜を互い違いにづらして配置していくと、最終的には、コンデンサ素体の端部における厚みが、素体の中央部における厚みより薄いものとなって段差を生じ、積層数を増すごとに積層面に歪みを生じることがあった。積層面に歪みが生じると、最終製品におけるクラックや電極ショートなどを引き起こし、製品の信頼性を著しく低下させるものとなる。そのため、積層数を大幅に増加させることができず、小型化の要請には応えることができても、大容量化を達成することは困難であった。
【０００６】
なお、特開２０００−１２４０５６号公報の図１には、薄膜積層コンデンサにおいて、内部電極層の端部に、補助電極の如きものを形成したものは知られている。しかしながら、この公報に示す技術では、補助電極を形成するために、積層方向の上下の内部電極層で短絡が生じやすくなる。また、この公報には、コンデンサ素体の端部での平坦化を図るという技術的思想は開示されていない。
【０００７】
また、特開平５−９０４９５号公報、特開平１０−２６１７１２号公報および特開平９−３２５３３１号公報に示すように、半導体装置の製造方法の分野では、ある層のうちの一部を所定パターンで導電化させたり、絶縁化させたりする技術自体は知られている。しかしながら、これらの公報は、薄膜積層型電子部品において、積層型電子部品を構成する素体本体の積層面の歪みを無くし、素体本体のクラックや内部電極層の短絡などを防止する技術を開示しているものではない。
【０００８】
本発明の目的は、積層数を大幅に増加させても平坦性を損なうことはなく、結果としてクラックや電極短絡を引き起こさず、信頼性が高められた薄膜積層コンデンサなどの薄膜積層型電子部品、およびその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の観点に係る薄膜積層型電子部品の製造方法は、
第１導電体薄膜を形成する第１工程と、
前記第１導電体薄膜の一部を、厚み方向に亘って絶縁化して、前記第１導電体薄膜に絶縁パターンを形成する第２工程と、
前記絶縁パターンが形成された第１導電体薄膜の上に、層間絶縁体薄膜を形成する第３工程と、
前記層間絶縁体薄膜の上に、前記第１工程から前記第３工程までの各工程を繰り返す第４工程とを、有する。
【００１０】
本発明の第１の観点では、第１導電体薄膜の一部を、厚み方向に亘って絶縁化して、前記第１導電体薄膜に絶縁パターンを形成する。このため、その絶縁パターンが形成された第１導電体薄膜の上に層間絶縁体薄膜を積層し、それを繰り返したとしても、積層膜の平坦性が保たれる。したがって、積層数を増大させても、積層面に歪みが生じることはなく、最終製品におけるクラックや電極短絡などを有効に防止することができ、製品の信頼性が向上する。また、積層数を増大させても、平坦性が崩れて段差が生じることは無くなり、積層数の増大も図ることが可能であり、積層コンデンサを製造する場合には、静電容量の増大を図ることができる。さらに、段差が無くなることにより、段差に基づく局所部分への電界集中が無くなり、リーク特性が向上する。しかも、本発明では、製造工程が煩雑になることもなく、量産性にも優れている。
【００１１】
好ましくは、３Ｂ族元素および遷移金属元素から選ばれる１種以上の元素を含む前記第１導電体薄膜を用いる。さらに好ましくは、前記第１導電体薄膜は、Ａｌ、Ｔｉ、Ｎｉ、Ｗ、Ｎｂ、Ｔａ、Ｃｕ、Ｆｅ、Ｃｒ、Ｍｎ、Ｃｏ、Ｍｏ、Ｐｄ、Ｐｔから選ばれる少なくとも１種以上の元素を含む。このような材質で第１導電体薄膜を形成することで、その第１導電体薄膜の一部を所定パターンで絶縁化することが容易である。
【００１２】
好ましくは、前記第２工程では、
前記第１導電体薄膜の一部を遮蔽した後、該第１導電体薄膜の残部を、窒化、酸化、炭化、硫化またはハロゲン化して絶縁化する。本発明において、絶縁化の手段は特に限定されないが、窒化、酸化、炭化、硫化またはハロゲン化などの手段が例示される。
【００１３】
本発明では、前記第３工程における層間絶縁体薄膜は、前記第１導電体薄膜の絶縁パターンの材質とは異なる材質で構成されることが好ましい。この方法では、層間絶縁体薄膜の誘電率を制御することが容易になる。
あるいは、前記第３工程は、
前記絶縁パターンが形成された第１導電体薄膜の上に、第２導電体薄膜を形成する工程と、
前記第１導電体薄膜上に形成された第２導電体薄膜を（好ましくはその全面を厚み方向に一様に）絶縁化して、前記絶縁パターンに繋がる前記層間絶縁体薄膜を得る工程とを、有する。
【００１４】
好ましくは、前記第１導電体薄膜と前記第２導電体薄膜は、実質的に同じ導電物質で構成される。このように構成することで、第１工程から第４工程を同一のチャンバ内で実施することが容易になる。なお、本発明では、たとえばチャンバ内で別々の材料をセットしておくことなどにより、前記第１導電体薄膜と前記第２導電体薄膜は、別の材質で構成しても良い。さらに、多数積層される層間絶縁体薄膜となる第２導電体薄膜の相互を、それぞれ別の導電体薄膜の材質で構成しても良い。この方法では、層間絶縁体薄膜の誘電率を制御することが容易になる。
【００１５】
好ましくは、前記第３工程では、
前記第２導電体薄膜の全部を、窒化、酸化、炭化、硫化またはハロゲン化することにより絶縁化する。
【００１６】
好ましくは、イオン注入処理、光化学反応処理またはプラズマ反応処理することにより、前記第１導電体薄膜に絶縁パターンを形成する。好ましくは、イオン注入処理、光化学反応処理またはプラズマ反応処理することにより、前記第２導電体薄膜を絶縁化する。すなわち、本発明では、導電体薄膜の一部または全部を絶縁化するための手段としては、特に限定されないが、イオン注入処理、光化学反応処理またはプラズマ反応処理することが好ましい。これらの処理は、導電体薄膜の膜厚方向に一様に絶縁化することが容易である。特に、イオン注入処理では、イオン注入深さの制御が容易である。
【００１７】
好ましくは、前記第１工程から第４工程を、同一のチャンバ内で行う。具体的には、たとえば前記第１工程における第１導電体薄膜は、スパッタリングにより形成し、
前記第２工程では、前記第１導電体薄膜を遮蔽マスクなどでマスキングしながら、逆スパッタリングを行い、雰囲気ガス中の絶縁化物質を前記第１導電体薄膜の一部に導入して絶縁パターンを形成し、
前記第３工程では、前記絶縁パターンが形成された第１導電体薄膜の上に、スパッタリングにより第２導電体薄膜を形成し、次に、逆スパッタリングを行い、前記第２導電体薄膜を絶縁化して、前記絶縁パターンに繋がる前記層間絶縁体薄膜を得る。このような工程は、同一のチャンバ内で連続的に行うことが可能である。その結果、チャンバ内から取り出すことなく各層を連続的に形成でき、量産性に優れる。
【００１８】
好ましくは、前記スパッタリングおよび逆スパッタリングでは、マスキングのためのマスクパターンを変える。マスキングのためのマスクパターンを変えることで、第１導電体薄膜に対して絶縁パターンの形成が可能になり、第２導電体薄膜を絶縁化して層間絶縁体薄膜にすることも可能である。また、薄膜積層型コンデンサのように、隣接する層間で、異なるパターンの内部電極を形成することが可能になる。マスキングのためのマスクとしては、特に限定されないが、たとえばメタルマスクなどが用いられる。
【００１９】
好ましくは、前記層間絶縁体薄膜を介して積層方向に隣接する前記絶縁パターンは、相互に異なるパターンである。このようなパターンにすることで、薄膜積層型コンデンサのように、隣接する層間で、異なるパターンの内部電極を形成することが可能になる。
【００２０】
本発明の第２の観点に係る薄膜積層型電子部品の製造方法は、
薄膜積層型電子部品を製造する方法であって、
第１絶縁体薄膜を形成する第１工程と、
前記第１絶縁体薄膜の一部を、厚み方向に亘って導電化して、前記第１絶縁体薄膜に導電パターンを形成する第２工程と、
前記導電パターンが形成された第１絶縁体薄膜の上に、層間絶縁体薄膜を形成する第３工程と、
前記層間絶縁体薄膜の上に、前記第１工程から前記第３工程までの各工程を繰り返す第４工程とを、有する。
【００２１】
本発明の第２の観点では、第１絶縁体薄膜の一部を、厚み方向に亘って導電化して、前記第１絶縁体薄膜に導電パターンを形成する。このため、その導電パターンが形成された第１絶縁体薄膜の上に層間絶縁体薄膜を積層し、それを繰り返したとしても、積層膜の平坦性が保たれる。したがって、積層数を増大させても、積層面に歪みが生じることはなく、最終製品におけるクラックや電極短絡などを有効に防止することができ、製品の信頼性が向上する。また、積層数を増大させても、平坦性が崩れて段差が生じることは無くなり、積層数の増大も図ることが可能であり、積層コンデンサを製造する場合には、静電容量の増大を図ることができる。さらに、段差が無くなることにより、段差に基づく局所部分への電界集中が無くなり、リーク特性が向上する。しかも、本発明では、製造工程が煩雑になることもなく、量産性にも優れている。
【００２２】
好ましくは、前記第１絶縁体薄膜または層間絶縁体薄膜として、
ＳｒＴｉＯ３　、ＣａＴｉＯ３　、ＢａＴｉＯ３　、ＢａＺｒＯ３　、（Ｂａ、Ｐｂ、Ｓｒ）（Ｎｄ、Ｓｍ）２Ｔｉ５　Ｏ１４、Ｂａ（ＡＢ）Ｏ３　（ただし、Ａ＝Ｍｇ、Ｃｏ、Ｚｎの少なくともいずれか一つ、Ｂ＝Ｎｂ、Ｔａ、Ｗの少なくとも何れか一つ）、（Ｃａ、Ｍｇ）ＴｉＯ３　、（Ｐｂ、Ｃａ）ＴｉＯ３　、ＺｒＴｉＯ４　、Ｂａ２　Ｔｉ９　Ｏ２０、ビスマス層状化合物から選ばれる１種以上を含む絶縁体薄膜を用いる。このような材質で第１絶縁体薄膜を形成することで、その第１絶縁体薄膜の一部を所定パターンで導電化することが容易であると共に、層間絶縁体薄膜としても優れている。
【００２３】
好ましくは、前記第２工程では、
前記第１絶縁体薄膜の一部を遮蔽した後、該第１絶縁体薄膜の残部を導電化する。　遮蔽するための手段としては、特に限定されないが、たとえばメタルマスクなどの遮蔽マスクが用いられる。
【００２４】
好ましくは、イオン注入処理、光化学反応処理またはプラズマ反応処理することにより、前記第１絶縁体薄膜に導電パターンを形成する。本発明において、導電パターンを形成するための手段は、特に限定されないが、イオン注入処理、光化学反応処理またはプラズマ反応処理などが用いられる。これらの処理は、絶縁体薄膜の膜厚方向に一様に導電化することが容易である。特に、イオン注入処理では、イオン注入深さの制御が容易である。
【００２５】
好ましくは、前記第１工程から第４工程を、同一のチャンバ内で行う。具体的には、たとえば、前記第１工程における第１絶縁体薄膜は、スパッタリングにより形成し、
前記第２工程では、前記第１絶縁体薄膜をマスキングしながら、逆スパッタリングを行い、雰囲気ガス中の導電化物質を前記第１絶縁体薄膜の一部に導入して導電パターンを形成し、
前記第３工程では、前記導電パターンが形成された第１絶縁体薄膜の上に、スパッタリングにより第２絶縁体薄膜を形成し、前記層間絶縁体薄膜を得る。このように構成することで、第１工程から第４工程を同一のチャンバ内で実施することが容易になる。その結果、チャンバ内から取り出すことなく各層を連続的に形成でき、量産性に優れる。
【００２６】
好ましくは、前記スパッタリングおよび逆スパッタリングでは、マスキングのためのマスクパターンを変える。マスキングのためのマスクパターンを変えることで、第１絶縁体薄膜に対して導電パターンの形成が可能になり、第２絶縁体薄膜を形成して層間絶縁体薄膜にすることも可能である。また、薄膜積層型コンデンサのように、隣接する層間で、異なるパターンの内部電極を形成することが可能になる。
【００２７】
好ましくは、前記第１絶縁体薄膜と前記第２絶縁体薄膜は、実質的に同じ絶縁物質で構成される。そのように構成することで、同一チャンバ内での連続処理が容易になる。なお、本発明では、たとえばチャンバ内で別々の材料をセットしておくことなどにより、前記第１絶縁体薄膜と前記第２絶縁体薄膜は、別の材質で構成しても良い。さらに、多数積層される層間絶縁体薄膜となる第２絶縁体薄膜の相互を、それぞれ別の材質で構成しても良い。この方法では、層間絶縁体薄膜の誘電率を制御することが容易になる。
【００２８】
好ましくは、前記層間絶縁体薄膜を介して積層方向に隣接する前記導電パターンは、相互に異なるパターンである。このようなパターンにすることで、薄膜積層型コンデンサのように、隣接する層間で、異なるパターンの内部電極を形成することが可能になる。
【００２９】
本発明に係る薄膜積層型電子部品は、上記のいずれかの方法により製造される。なお、本発明に係る薄膜積層型電子部品の製造方法は、薄膜積層型コンデンサに限らず、積層型インダクタ素子、フィルタ素子、共振子、ＭＭＩＣ、複合電子部品などの電子部品の製造方法にも適用できる。
【００３０】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の方法により製造される薄膜積層型電子部品としての薄膜積層コンデンサを示す断面図、
図２（Ａ）〜図２（Ｅ）は図１の薄膜積層コンデンサの製造方法の一例を示す工程図、
図３は絶縁パターンを示す斜視図、
図４は図２に示す製造方法に用いるスパッタリング装置の概略図、
図５は図４に示す遮蔽マスクの平面図、
図６（Ａ）〜図３（Ｅ）は本発明の他の実施形態に係る薄膜積層コンデンサの製造方法を示す工程図、
図７は図６に示す工程で用いる遮蔽マスクの平面図、
図８（Ａ）および図８（Ｂ）は多数取り可能なマスクの例を示す平面図である。
【００３１】
第１実施形態
図１に示すように、薄膜積層型電子部品の一例としての薄膜積層コンデンサ２は、コンデンサ素体４を有する。コンデンサ素体４は、基板６上に、内部電極薄膜８，１０と、誘電体薄膜１２とが交互に複数配置してあり、しかも最外部に配置される内部電極薄膜１０を覆うように保護層１４が形成してある多層構造を持つ。コンデンサ素体４の両端部には、一対の外部電極１６，１８が形成してあり、該一対の外部電極１６，１８は、コンデンサ素体４の内部で交互に複数配置された内部電極薄膜８，１０の露出端面にそれぞれ電気的に接続されてコンデンサ回路を構成する。コンデンサ素体４の形状は、特に限定されないが、通常、直方体状とされる。また、その寸法は特に限定されないが、たとえば縦（０．０１〜１０ｍｍ）×横（０．０１〜１０ｍｍ）×高さ（０．０１〜１ｍｍ）程度とされる。
【００３２】
基板６は、格子整合性の良い単結晶（たとえば、ＳｒＴｉＯ３単結晶、ＭｇＯ単結晶、ＬａＡｌＯ３単結晶など）、有機フイルム（たとえばＰＥＴ等）、アモルファス材料（たとえば、ガラス、溶融石英、ＳｉＯ２／Ｓｉなど）、その他の材料（たとえば、ＺｒＯ２／Ｓｉ、ＣｅＯ２／Ｓｉなど）などで構成される。基板６の厚みは、特に限定されず、たとえば５〜１０００μｍ程度である。
【００３３】
内部電極薄膜８，１０は、図３に示すように、長方形シート状の第１導電体薄膜２０の三方に所定パターンで絶縁パターン４４ａまたは４４ｂを形成することで得られる。本実施形態では、絶縁パターン４４ａまたは４４ｂは、長方形の短辺と対向する１対の長辺とを囲む形状であり、絶縁パターン４４ａと４４ｂとは、相互に反対側の短辺に形成される。第１導電体薄膜２０の三方に所定パターンで絶縁パターン４４ａまたは４４ｂを形成することで、その残りの領域が導電パターン４２ａまたは４２ｂとなり、その部分が内部電極薄膜８，１０となる。内部電極薄膜８，１０の厚みは、特に限定されないが、好ましくは１０〜１０００ｎｍ、より好ましくは５０〜１００ｎｍ程度である。
【００３４】
本実施形態では、図１に示す誘電体薄膜１２は、後述するように、図３に示す第１導電体薄膜２０の全面積が深さ方向に一様に絶縁化された層間絶縁体薄膜で構成される。誘電体薄膜１２の積層数や厚みなどの諸条件は、目的や用途に応じ適宜決定すればよい。本実施形態では、誘電体薄膜１２の厚みは、２００ｎｍ以下であることが好ましく、高容量化の点からは、より好ましくは１００ｎｍ以下である。厚みの下限は、膜の絶縁性を考慮すると、好ましくは５ｎｍ程度である。
【００３５】
保護層１４の材質は、特に限定されないが、たとえばシリコン酸化膜、アルミニウム酸化膜などで構成される。あるいは、保護層１４は、誘電体薄膜１２と同様な材質であっても良い。
【００３６】
外部電極１６，１８の材質は、特に限定されず、Ａｇ、Ｃｕ、ＮｉおよびＰｄの少なくとも１種類以上の金属等で構成される。外部電極１６，１８の厚みは、特に限定されないが、たとえば１０〜１０００ｎｍ程度とすればよい。
【００３７】
次に、本実施形態に係る薄膜積層コンデンサ２の製造方法を説明する。
本実施形態では、「導電体薄膜の一部を絶縁化」することにより、内部電極薄膜８，１０を形成し、また、「導電体薄膜の全面積（絶縁パターンと導電パターンとを含む面積）を絶縁化」することにより、誘電体薄膜１２を形成する場合を例示する。
【００３８】
（１）　図２（Ａ）に示すように、本実施形態では、まず、基板６の片面全面に、第１導電体薄膜２０を形成する（第１工程）。
第１導電体薄膜２０は、たとえば、３Ｂ族（Ｂ族）元素および遷移金属元素から選ばれる１種以上の元素を含んで構成してあることが好ましい。遷移金属元素としては、３Ａ族（希土類、アクチノイド）元素、４Ａ族（Ｔｉ族）元素、５Ａ族（Ｖ族）元素、６Ａ族（Ｃｒ族）元素、７Ａ族（Ｍｎ族）元素、８族（鉄族（Ｆｅ、Ｃｏ、Ｎｉ）、Ｐｔ族（その他））元素、１Ｂ族（Ｃｕ族）元素）が挙げられる。
【００３９】
中でも、比較的低い基板温度で形成することができるため、３Ｂ族元素、４Ａ族元素、５Ａ族元素、６Ａ族元素、８族元素および１Ｂ族元素から選ばれる少なくとも１種の元素を含むことが好ましく、より好ましくはＡｌ（３Ｂ族元素）と、Ｔｉ（４Ａ族元素）と、ＮｂおよびＴａ（５Ａ族元素）と、Ｗ（６Ａ族元素）と、ＦｅおよびＮｉ（８族元素）と、Ｃｕ（１Ｂ族元素）とからなる群から選ばれる少なくとも１種の元素を含む。また、第１導電体薄膜２０としては、絶縁化し易く、電気的、物質的に安定しているという観点からは、Ｔｉ、Ｎｉ、Ａｌ、Ｃｒ、Ｍｎ、Ｃｏ、Ｐｄ、Ｐｔが好ましい。
【００４０】
第１導電体薄膜２０は、たとえば、スパッタリング法や真空蒸着法などの通常の薄膜形成法を用いて形成することができる。本実施形態では、図４に示すスパッタリング装置５０を用いて、スパッタリング法を行う。
【００４１】
図４に示すように、本実施形態のスパッタリング装置５０は、チャンバ５２を有し、チャンバ５２の内部上方に具備してある基板保持台５４に対して基板６が取り付けられる。チャンバ内部下方には、ターゲット保持台５８が具備してあり、この保持台５８に対して、ターゲット５６が保持される。ターゲット５６と基板６との間には、成膜速度などを制御するためのシャッタ６０が装着してある。また、チャンバ５２の内部には、導入口６２からスパッタガスが導入され、排気口６４から排気が可能になっている。
【００４２】
また、基板６の前方には、遮蔽マスクとしてのメタルマスク３０が配置してあり、基板６の面に対して平行な方向Ａに移動可能になっている。基板６の面に第１導電体薄膜２０を成膜する際には、メタルマスク３０は、図５（メタルマスクの拡大図；マスクの一部）に示す矩形状の開口部３２が基板６の全面に位置するようになっている。開口部３２の大きさは、基板６と略同じ程度である。ターゲット５６からスパッタリングされた導電体粒子は、開口部３２を通して基板６の上に堆積する。
【００４３】
（２）　次に、図２（Ｂ）に示すように、メタルマスク３０を矢印Ａ方向に移動させ、図５に示すメタルマスク３０の絶縁パターン用開口部３４を基板６の上面に位置させる。そして、図４に示す導入口６２から絶縁化用ガスとして、たとえば酸素をチャンバ５２の内部に導入し、基板６に印加される電圧をスパッタリング時と逆にして、逆スパッタリングを行う。その結果、プラズマ酸化が行われ、チャンバ内の酸素が基板６の表面に形成された第１導電体薄膜２０の表面に導入される。酸素の導入深さや導入量などは、逆スパッタリング時の印加電圧などの条件を変化させることで制御することができる。
【００４４】
酸素の導入は、絶縁パターン用開口部３４を通して行われるので、第１導電体薄膜２０には、図３に示すように、絶縁パターン４４ａが形成される（第２工程）。スパッタリングにより成膜される第１導電体薄膜２０がＴｉまたはＮｉで構成されている場合において、これに、酸素イオンが導入されると、ＴｉＯ２　またはＮｉＯ２　となり、絶縁化される。また、酸素が導入されない部分は、第１導電体薄膜２０が、そのまま残され、導電パターン４２ａとなる。導電パターン４２ａは、最終的には内部電極薄膜８を構成することになる。
【００４５】
なお、第１導電体薄膜２０の絶縁化は、酸素導入による酸化以外に、窒化、炭化、硫化またはハロゲン化が考えられる。また、絶縁化の手段としては、逆スパッタリングによるプラズマ酸化処理以外に、イオン注入処理、光化学反応処理などが考えられる。
【００４６】
（３）　次に、図２（Ｃ）に示すように、絶縁パターン４４ａが形成された第１導電体薄膜２０の上に、第２導電体薄膜２２を形成する。第２導電体薄膜２２は、上記第１工程における第１導電体薄膜２０と同様にして形成することができ、本実施形態では、第１導電体薄膜２０と同じ材質で構成される。
【００４７】
次に、同図に示すように、本実施形態では、メタルマスク３０を移動させ、開口部３２を第２導電体薄膜２２の上に位置させ、前記第２工程と同様にして逆スパッタリングを行い、第２導電体薄膜２２の全面に酸素を導入し、第２導電体薄膜２２を厚さ方向にわたり絶縁化して、層間絶縁体薄膜となる誘電体薄膜１２を形成する（第３工程）。誘電体薄膜１２は、絶縁パターン４４ａと一体化される。なお、第２導電体薄膜２２の絶縁化に際しては、その下の第１導電体薄膜２０における導電パターン４２ａまでも絶縁化させないように制御する必要がある。
【００４８】
（４）　次に、図２（Ｄ）に示すように、誘電体薄膜１２の上に、前記第１工程と同様にして、第１導電体薄膜２０を形成する（第１工程）。
【００４９】
次に、同図に示すように、メタルマスク３０を移動し、第１導電体薄膜２０の上に、図５に示す絶縁パターン用開口部３６を位置させる。この開口部３６は、開口部３４と線対称のパターンであり、図１に示す内部電極薄膜１０の三方に形成される絶縁パターン４４ｂを形成するための開口部である。
【００５０】
第１導電体薄膜２０の上に、図５に示す絶縁パターン用開口部３６を位置させた状態で、前記第２工程と同様な逆スパッタリングを行うことで、第１導電体薄膜２０には、絶縁パターン４４ｂが形成され、残りの部分は、導電パターン４２ｂとなる。
次に、前記の第３工程を繰り返して、層間絶縁体薄膜となる誘電体薄膜１２を形成する。
【００５１】
（５）　このように、前記第１工程から第３工程までの各工程を、この順で繰り返して積層体を形成した後、本実施形態では、基板６とは反対側の積層体の上部を保護膜１４で被覆して、図２（Ｅ）に示すコンデンサ素体４を形成する（第４工程）。保護膜１４で被覆することで、コンデンサ素体４の内部に対する大気中の水分の影響を小さくすることができる。
【００５２】
そして、コンデンサ素体４の両端部に、ディッピングやスパッタ等によって、外部電極１６，１８を形成すると、奇数層目の導電パターン４２ａが内部電極薄膜８として一方の外部電極１６と電気的に接続されて導通し、偶数層目の導電パターン４２ｂが内部電極薄膜１０として他方の外部電極１８と電気的に接続されて導通し、薄膜積層コンデンサ２が得られる。
【００５３】
本実施形態に係るコンデンサの製造方法によれば、第１導電体薄膜２０の一部を、厚み方向に亘って絶縁化して、第１導電体薄膜２０に絶縁パターン４４ａ，４４ｂを形成する。このため、その絶縁パターン４４ａ，４４ｂが形成された第１導電体薄膜２０の上に層間絶縁体薄膜を積層し、それを繰り返したとしても、積層膜の平坦性が保たれる。したがって、積層数を増大させても、積層面に歪みが生じることはなく、最終製品におけるクラックや電極短絡などを有効に防止することができ、製品の信頼性が向上する。また、積層数を増大させても、平坦性が崩れて段差が生じることは無くなり、積層数の増大も図ることが可能であり、静電容量の増大を図ることができる。さらに、段差が無くなることにより、段差に基づく局所部分への電界集中が無くなり、リーク特性が向上する。しかも、本実施形態では、製造工程が煩雑になることもなく、量産性にも優れている。
【００５４】
また、本実施形態では、図４に示すスパッタリング装置５０を用いて、スパッタリングと逆スパッタリングとを繰り返し行うことで、同一のチャンバ５２内で連続的に成膜と絶縁化とを行うことが可能である。その結果、チャンバ内から取り出すことなく、コンデンサ素体４を構成する内部電極薄膜８，１０および誘電体薄膜１２を連続的に形成でき、量産性に優れる。
【００５５】
第２実施形態
本実施形態では、「絶縁体薄膜の一部を導電化」することにより、内部電極薄膜８，１０を形成し、また、絶縁体薄膜を成膜することにより、誘電体薄膜１２を形成する場合を例示する。
【００５６】
（１）　図６（Ａ）に示すように、本実施形態では、まず、基板６の片面全面に、第１絶縁体薄膜２１を形成する（第１工程）。
第１絶縁体薄膜２１は、たとえば、ＳｒＴｉＯ３　、ＣａＴｉＯ３　、ＢａＴｉＯ３　、ＢａＺｒＯ３　、（Ｂａ、Ｐｂ、Ｓｒ）（Ｎｄ、Ｓｍ）２Ｔｉ５　Ｏ１４、Ｂａ（ＡＢ）Ｏ３　（ただし、Ａ＝Ｍｇ、Ｃｏ、Ｚｎの少なくともいずれか一つ、Ｂ＝Ｎｂ、Ｔａ、Ｗの少なくとも何れか一つ）、（Ｃａ、Ｍｇ）ＴｉＯ３　、（Ｐｂ、Ｃａ）ＴｉＯ３　、ＺｒＴｉＯ４　、Ｂａ２　Ｔｉ９　Ｏ２０、ビスマス層状化合から選ばれる１種以上の化合物を含んで構成してあることが好ましい。
【００５７】
中でも、所定パターンで導電化し易く、電気的、物質的に安定という観点からは、ＳｒＴｉＯ３、ＣａＴｉＯ３、ＢａＴｉＯ３が好ましい。
【００５８】
第１絶縁体薄膜２１は、たとえば、スパッタリング法や真空蒸着法などの通常の薄膜形成法を用いて形成することができる。本実施形態では、前記第１実施形態と同様な図４に示すスパッタリング装置によるスパッタリングを行い、第１絶縁体薄膜２１を成膜する。成膜に際しては、図７に示すメタルマスク３０ａを用い、開口部３２ａを通して、スパッタリングによる成膜を行う。
【００５９】
（２）　次に、図６（Ｂ）に示すように、絶縁体薄膜２１の上で、メタルマスク３０を矢印Ａ方向に移動させ、図７に示すメタルマスク３０ａの導電パターン用開口部３４ａを基板６の上面に位置させる。そして、図４に示すターゲット５６に、例えば、ＳｒＴｉＯ３あるいはＮｄ２Ｏ３等の材料を投入し、スパッタリングを行う。その結果、基板６の表面にＳｒＴｉＯ３の第１絶縁体薄膜２１が形成される。Ｎｄ２Ｏ３の導入は、導電パターン用開口部３４ａを通して行われるので、第１絶縁体薄膜２１には、図３に示すように、導電パターン４２ａが形成される（第２工程）。スパッタリングにより成膜される第１絶縁体薄膜２１がＳｒＴｉＯ３で構成されている場合において、これに、Ｎｄ２Ｏ３を導入し、その後、アニーリング処理を行い熱拡散により導電性を有するものとなる。またＮｄ２Ｏ３が導入されない部分は、第１絶縁体薄膜２１が、そのまま残され、絶縁パターン４４ａとなる。導電パターン４２ａは、最終的には内部電極薄膜８を構成することになる。なお、アニーリング処理は、必要に応じて、積層体を形成した後に最後に一括して行っても良い。
【００６０】
なお、第１絶縁体薄膜２１の導電化は、Ｎｄ２Ｏ３導入による導電化以外に、Ｔａ２Ｏ５、Ｌａ２Ｏ３の導入などが考えられる。また、導電化の手段としては、スパッタリングによる以外に、荷電粒子加速器によるイオン注入処理、光化学反応処理などが考えられる。
【００６１】
（３）　次に、図６（Ｃ）に示すように、導電パターン４２ａが形成された第１絶縁体薄膜２１の上に、第２絶縁体薄膜２３を形成する（第３工程）。絶縁体薄膜２３は、上記第１工程における第１絶縁体薄膜２１と同様にして形成することができる。すなわち、メタルマスク３０ａにおける全面開口部３２ａを位置させて、スパッタリング法により、導電パターン４２ａが形成された第１絶縁体薄膜２１の上に、第２絶縁体薄膜２３を形成する。
【００６２】
同一のチャンバ内で処理する場合には、この第２絶縁体薄膜２３は、第１絶縁体薄膜２１と同じ材質であることが好ましいが、必ずしも同一ではなくても良い。この第２絶縁体薄膜２３は、図１に示す層間絶縁体薄膜となる誘電体薄膜１２を構成する。
【００６３】
（４）　次に、図６（Ｄ）に示すように、誘電体薄膜１２となる第２絶縁体薄膜２３の上に、前記第１工程と同様にして、第１絶縁体薄膜２１を形成する（第１工程）。
【００６４】
次に、同図に示すように、メタルマスク３０ａを移動し、第１絶縁体薄膜２１の上に、図７に示す導電パターン用開口部３６ａを位置させる。この開口部３６ａは、開口部３４ａと線対称のパターンであり、図１に示す内部電極薄膜１０を形成するための開口部である。
【００６５】
第１絶縁体薄膜２１の上に、図７に示す導電パターン用開口部３６ａを位置させた状態で、前記第２工程と同様なスパッタリングを行うことで、第１絶縁体薄膜２１には、導電パターン４２ｂが形成され、残りの部分は、絶縁パターン４４ｂとなる。
次に、前記の第３工程を繰り返して、層間絶縁体薄膜となる誘電体薄膜１２を形成する。
【００６６】
（５）　このように、前記第１工程から第３工程までの各工程を、この順で繰り返して積層体を形成した後、本実施形態では、基板６とは反対側の積層体の上部を保護膜１４で被覆して、図６（Ｅ）に示すコンデンサ素体４を形成する（第４工程）。保護膜１４で被覆することで、コンデンサ素体４の内部に対する大気中の水分の影響を小さくすることができる。
【００６７】
そして、コンデンサ素体４の両端部に、ディッピングやスパッタ等によって、外部電極１６，１８を形成すると、奇数層目の導電パターン４２ａが内部電極薄膜８として一方の外部電極１６と電気的に接続されて導通し、偶数層目の導電パターン４２ｂが内部電極薄膜１０として他方の外部電極１８と電気的に接続されて導通し、薄膜積層コンデンサ２が得られる。
【００６８】
本実施形態に係るコンデンサの製造方法によれば、第１絶縁体薄膜２１の一部を、厚み方向に亘って導電化して、第１絶縁体薄膜２１に導電パターン４２ａ，４２ｂを形成する。このため、その導電パターン４２ａ，４２ｂが形成された第１絶縁体薄膜２１の上に層間絶縁体薄膜となる第２絶縁体薄膜２３を積層し、それを繰り返したとしても、積層膜の平坦性が保たれる。したがって、積層数を増大させても、積層面に歪みが生じることはなく、最終製品におけるクラックや電極短絡などを有効に防止することができ、製品の信頼性が向上する。また、積層数を増大させても、平坦性が崩れて段差が生じることは無くなり、積層数の増大も図ることが可能であり、静電容量の増大を図ることができる。さらに、段差が無くなることにより、段差に基づく局所部分への電界集中が無くなり、リーク特性が向上する。しかも、本実施形態では、製造工程が煩雑になることもなく、量産性にも優れている。
【００６９】
また、本実施形態では、図４に示すスパッタリング装置５０を用いて、スパッタリングとスパッタリングとを繰り返し行うことで、同一のチャンバ５２内で連続的に成膜と導電化とを行うことが可能である。その結果、チャンバ内から取り出すことなく、コンデンサ素体４を構成する内部電極薄膜８，１０および誘電体薄膜１２を連続的に形成でき、量産性に優れる。
【００７０】
その他の実施形態
なお、本発明は、上述した実施形態に限定されず、本発明の範囲内で種々に改変することができる。
たとえば本発明は、上記第１実施形態と第２実施形態とに限定されるものではなく、これらの組み合わせであってもよい。また、本発明では、遮蔽マスクとしては、メタルマスク３０，３０ａに限らず、たとえばレジストマスクなどを用いても良い。ただし、製造工程を削減する観点からは、メタルマスクなどの移動可能なマスクが好ましい。
また、前述した実施形態では、説明の容易化のために、図５および図７に示すように、メタルマスク３０または３０ａに、それぞれパターン用開口部３４（３４ａ），３６（３６ａ）を１つずつ形成してある。しかしながら、工業的にコンデンサを生産する場合、実際には、図８（Ａ）および図８（Ｂ）に示すように、パターン用開口部３４（３４ａ），３６（３６ａ）は、メタルマスクに対して多数形成してあり、１つの基板上に多数のコンデンサを同時に製造可能（多数取り可能）になっている。
【００７１】
【実施例】
次に、本発明をより具体化した実施例を挙げ、本発明をさらに詳細に説明するが、本発明は、これらの実施例に限定されるものではない。
【００７２】
実施例１
基板にはガラス基板を使用し、前処理として有機溶剤にて１５分間超音波洗浄した。
【００７３】
試料作成に当たり、図４に示すスパッタリング装置５０内をターボ分子ポンプにより排気した後、１．０×１０−４Ｐａ以下まで排気した後、希ガスであるＡｒを導入してスパッタリングを行った。
【００７４】
（第１工程）
まず、ガラス基板（図２に示す基板６）上全面にわたりＮｉ電極（図２に示す第１導電体薄膜２０）を厚さ５０ｎｍスパッタした。Ａｒガス圧は１．０Ｐａであり、スパッタ投入電力は３００Ｗ（ＤＣ）であった。スパッタ速度は、２．０８オングストローム／秒（ＤＣ）であり、プリスパッタ時間は１分であった。
【００７５】
（第２工程）
次に、Ｎｉ電極にメタルマスク３０を配置し、電極形成部分（導電パターン）を遮蔽した。その後、チャンバ５２の内部に、酸素を導入して通常のスパッタリング時の電極を入れ替えて逆スパッタリングによるプラズマ酸化を行った（一部絶縁化）。プラズマ酸化時の雰囲気をＡｒ：Ｏ２＝７：３の比率で導入し、圧力を１．０Ｐａに保った状態で逆スパッタを行った。
【００７６】
（第３工程）
その後、一部絶縁化されたＮｉ電極の上に、第１工程と同様にしてＮｉ層を５０ｎｍ成膜した。その後、メタルマスク３０の開口部３２を通して、このＮｉ層を全面にわたり、前記第２工程と同様にしてプラズマ酸化して、絶縁化させ、誘電体薄膜層１２を形成した。
【００７７】
（第４工程）
第１工程から第３工程を繰り返して、図２（Ｅ）に示すコンデンサ素体４を得た。なお、内部電極層８，１０は同一面内の絶縁パターンが交互に反対の端部に形成されるようにした。内部電極層８，１０の積層数は、合計で１０層であった。
【００７８】
このようにして得られたコンデンサ素体４のサンプルについて、電気特性（誘電率、ｔａｎδ、ショート率）と膨張率（平坦率）とを評価した。
【００７９】
誘電率（単位なし）は、コンデンササンプルに対し、デジタルＬＣＲメータ（ＹＨＰ社製４２７４Ａ）を用いて、室温（２５℃）、測定周波数１ＭＨｚ（ＡＣ２０ｍＶ）の条件で測定された静電容量と、コンデンササンプルの電極寸法および電極間距離とから算出した。
ｔａｎδは、上記静電容量を測定した条件と同一条件で測定した。
【００８０】
ショート率（単位は％）は、２０個または５０個のコンデンササンプルについて測定を行い、そのうちショートしたもの割合を算出した。また、膨張率は、コンデンササンプルについて、内部電極層の重なり部分の厚みをＭとし、端部の厚みをＥとして、膨張率（％）＝（Ｍ−Ｅ）×１００／Ｍから求めた。これらの結果を表１に示す。
【００８１】
【表１】
2004103906.tif 000003
【００８２】
比較例１
実施例１と同じ基板の上に、図３に示す絶縁パターン４４ａ，４４ｂを形成しない導電パターン４２ａ，４２ｂのみからなるＮｉ製の内部電極薄膜８，１０と、ＮｉＯからなる誘電体層１２とを、それぞれ別々のスパッタリング装置で交互に形成した以外は、実施例１と同様にして、コンデンサのサンプルを製作した。実施例１と同様な評価試験を行った結果を表１に示す。
【００８３】
実施例２
基板にはガラス基板を使用し、前処理として有機溶剤にて１５分間超音波洗浄した。
【００８４】
試料作成に当たり、図４に示すスパッタリング装置５０内をターボ分子ポンプにより排気し１．０×１０−４Ｐａ以下まで排気した後、希ガスであるＡｒを導入してスパッタリングを行った。
【００８５】
（第１工程）
まず、ガラス基板（図２に示す基板６）上全面にわたり、ＳｒＴｉＯ３製絶縁体薄膜（図６に示す第１絶縁体薄膜２１）を厚さ５０ｎｍスパッタした。Ａｒガス圧は１．０Ｐａであり、スパッタ投入電力は３００Ｗ（ＲＦ）であった。スパッタ速度は、１．５オングストローム／秒（ＲＦ）であり、プリスパッタ時間は１分であった。
【００８６】
（第２工程）
次に、ＳｒＴｉＯ３製絶縁体薄膜にメタルマスク３０ａを配置し、絶縁パターン形成部分を遮蔽した。その後、ターゲットとしてＮｄ２Ｏ３を用いてスパッタリング処理し、その後アニールによる熱拡散をすることでマスクの開口部分を導電化することができる。スパッタリング時のＡｒガス圧は、１．０Ｐａであり、スパッタリング時間は１５分であった。なお、アニーリング処理は、必要に応じて、積層体を形成した後に最後に一括して行っても良い。
【００８７】
（第３工程）
その後、大部分が導電化された絶縁体薄膜の上に、第１工程と同様にして、絶縁体薄膜を５０ｎｍ成膜した。この絶縁体薄膜は、誘電体薄膜となる。
【００８８】
（第４工程）
第１工程から第３工程を繰り返して、図２（Ｅ）に示すコンデンサ素体４を得た。なお、内部電極層８，１０は同一面内の絶縁パターンが交互に反対の端部に形成されるようにした。内部電極層８，１０の積層数は、合計で１０層であった。
【００８９】
このようにして得られたコンデンサ素体４のサンプルについて、実施例１と同様にして、電気特性（誘電率、ｔａｎδ、ショート率）と膨張率とを評価した。結果を表１に示す。
【００９０】
【発明の効果】
以上説明してきたように、本発明によれば、積層数を大幅に増加させても平坦性を損なうことはなく、結果としてクラックや電極短絡を引き起こさず、信頼性が高められた薄膜積層コンデンサなどの薄膜積層型電子部品、およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は本発明の方法により製造される薄膜積層型電子部品としての薄膜積層コンデンサを示す断面図である。
【図２】図２（Ａ）〜図２（Ｅ）は図１の薄膜積層コンデンサの製造方法の一例を示す工程図である。
【図３】図３は絶縁パターンを示す斜視図である。
【図４】図４は図２に示す製造方法に用いるスパッタリング装置の概略図である。
【図５】図５は図４に示す遮蔽マスクの平面図である。
【図６】図６（Ａ）〜図３（Ｅ）は本発明の他の実施形態に係る薄膜積層コンデンサの製造方法を示す工程図である。
【図７】図７は図６に示す工程で用いる遮蔽マスクの平面図である。
【図８】図８（Ａ）および図８（Ｂ）は多数取り可能なマスクの例を示す平面図である。
【符号の説明】
２…　薄膜積層型コンデンサ（薄膜積層型電子部品）
４…　コンデンサ素体
８，１０…　内部電極薄膜
１２…　誘電体薄膜
２０…　第１導電体薄膜
２１…　第１絶縁体薄膜
２２…　第２導電体薄膜
２３…　第２絶縁体薄膜
３０，３０ａ…　メタルマスク
４２ａ，４２ｂ…　導電パターン
４４ａ，４４ｂ…　絶縁パターン
【図１】
2004103906.tif 000004
【図２】
2004103906.tif 000005
【図３】
2004103906.tif 000006
【図４】
2004103906.tif 000007
【図５】
2004103906.tif 000008
【図６】
2004103906.tif 000009
【図７】
2004103906.tif 000010
【図８】
2004103906.tif 000011