(57)【要約】【課題】パルス変調と直接スペクトル拡散を併用した広帯域信号受信機の初期同期のための同期装置においてサーチの高速化とパルス検出精度の向上を図る。【解決手段】サーチャ２０９内で、チップ周期毎に、チップ区間内のパルスが重複しないように複数のパルス位置に対応する複数パルスを重畳したリファレンスパルスを発生するレプリカ発生器を用いて複数パルス位置単位に受信信号のパルス位置候補を検出可能とする。特に、サーチャ２０９による全サーチ終了前であっても、受信信号のパルス位置候補を検出した後、サーチャ２０９のサーチは継続して行い、当該パルス位置候補について逐次、ＤＬＬ（同期捕捉追尾部）２１０による同期捕捉を行って、ロック検出部２０８により復調信号電力からループ引き込み判定を行い、引き込みが終了した時点で初期同期を終えることにより、サーチの高速化とパルス検出精度の向上を図ることができる。【選択図】　図２
2004096469.tif 000002
【特許請求の範囲】
【請求項１】
ＰＮ系列の位相に従ってＰＮチップ周期毎にパルス発生器で発生するパルスのパルス変調を行い、該パルス変調信号を用いて送信シンボルの拡散変調を行った信号をパルス変調送信装置から受信するパルス変調受信装置において信号の検出および同期獲得を行う同期装置であって、
受信信号の同期を取るために、受信信号のパルス位置およびＰＮ位相位置のサーチを行うサーチャと、
前記サーチャからの引き込み開始指示に従って、前記サーチャで検出した受信パルス信号位置についてＰＮ系列のループ引き込みと同期追尾を行う同期捕捉追尾部と、
復調データの電力測定を行うとともに、測定された電力値が閾値以上となった場合に引き込み完了と判定するロック検出部とを備え、
前記サーチャは、
ＰＮ系列の位相に従ってパルス変調を行うＰＮ発生器およびパルス発生器を含み、受信パルス信号位置検出を行うために、チップ周期毎に、チップ区間内のパルスが重複しないように複数のパルス位置に対応する複数パルスを重畳したリファレンスパルスを発生するレプリカ発生器と、
受信パルス信号位置検出に必要なすべてのパルス位置およびＰＮ位相についてリファレンスパルスをシフトさせる手段と、
受信信号と前記リファレンス信号との乗算を行って逆拡散する手段と、
該逆拡散チップを１シンボル周期に亘って積分を行って２乗する手段と、
該２乗された信号を所望の回数だけ加算することにより相関検出値を生成する加算手段と、
前記リファレンスパルスのすべてのパルス位置およびＰＮ位相について求められた前記相関検出値を記憶する記憶手段と、
この記憶手段に記憶されたすべてのパルス位置およびＰＮ位相における相関検出値を比較し最も大きい値をもつパルス位置およびＰＮ位相を検出する選択手段と
を有し、
前記サーチャが真の受信パルス信号位置の候補を検出した後、サーチ動作を継続して行うとともに、前記同期捕捉追尾部に引き込み動作を開始させ、
前記同期捕捉追尾部は、前記サーチャからの引き込み開始指示に従って、前記サーチャで検出した受信パルス信号位置についてＰＮ系列のループ引き込みを行い、
前記同期捕捉追尾部が引き込みを開始すると前記ロック検出部が復調電力の測定を行い、同期を獲得した場合は前記サーチャのサーチを終了し、同期獲得に成功しなかった場合は再度他の受信パルス信号位置について前記同期捕捉追尾部により引き込みを行うことを特徴とする請求項１記載の同期装置。
【請求項２】
前記サーチャは、前記検出されたリファレンスパルスのパルス位置およびＰＮ位相について、前記重畳された複数パルスを分解してそれぞれのパルス位置およびＰＮ位相のリファレンス信号を生成し、該分解された全パルス位置およびＰＮ位相について相関検出値を求めて最も大きい値をもつパルス位置およびＰＮ位相を検出して受信パルス信号位置として判定し、該受信パルス信号位置について前記同期捕捉追尾部に引き込みを指示することを特徴とする請求項１記載の同期装置。
【請求項３】
上記レプリカ発生器で重畳するパルスがｍパルスあり（ｍ＞２）、パルス位置を２分割して並列にサーチを行う場合、一方に１パルス位置を他方はｍ−１個のパルスを重畳させた複数パルス位置をそれぞれ割り当ててサーチを行って相関検出値を求めて比較を行い、最大の相関検出値が１パルス位置の場合はこの相関検出値をもつパルス位置を受信パルス信号位置と判定して該受信パルス信号位置について前記同期捕捉追尾部による引き込みを行い、重畳させたパルス位置の相関検出値が最大の場合は、前記サーチャはさらにパルス位置を（ｎ−２）パルス位置と１パルス位置に２分割して前者について再度並列にサーチを行うと同時に、後者におけるパルス位置およびＰＮ位相について前記同期捕捉追尾部が引き込み行い同期を獲得した場合はその時点でサーチを終了し、同期獲得に成功しなかった場合は前記前者におけるパルス位置およびＰＮ位相について前記同期捕捉追尾部が引き込みを行うことを特徴とする請求項１記載の同期装置。
【請求項４】
上記レプリカ発生器で重畳するパルスがｍパルスあり（ｍ＞３）、パルス位置を２分割して並列にサーチを行う場合、一方に１パルス位置を他方はｍ−１個のパルスを重畳させた複数パルス位置をそれぞれ割り当ててサーチを行って相関検出値を求めて比較を行い、最大の相関検出値が１パルス位置の場合はこの相関検出値をもつパルス位置を受信パルス信号位置と判定して当該受信パルス信号位置について前記同期捕捉追尾部による引き込みを行い、重畳させたパルス位置の相関検出値が最大の場合は、前記サーチャはさらにパルス位置を（ｍ−３）パルス位置と１パルス位置と１パルス位置に３分割して前２者について再度並列にサーチを行うと同時に、余った１パルス位置におけるパルス位置およびＰＮ位相を前記同期捕捉追尾部に出力し、前記同期捕捉追尾部が引き込み行って同期を獲得した場合はその時点でサーチを終了し、同期獲得に成功しなかった場合は再度分割を行って上記処理を分割不能となるまで行うことを特徴とする請求項１記載の同期装置。
【請求項５】
上記サーチ後の比較において、前記レプリカ発生器で重畳したパルス位置の相関検出値が大きい場合、複数パルス位置を分解し、各パルス位置およびＰＮ位相について順次前記同期捕捉追尾部に出力し、前記同期捕捉追尾部は引き込みを行って同期を獲得した時点でサーチを終了することを特徴とする請求項１記載の同期装置。
【請求項６】
全パルス位置およびＰＮ位相についてサーチを行って前記同期捕捉追尾部に出力したすべてのパルス位置およびＰＮ位相について同期を獲得できなかった場合、シンボル加算回数の増加、前記同期捕捉追尾部の引き込み範囲を小さくしてリファレンスパルスのシフト間隔を狭める、重畳するパルス位置を変える、のうちの少なくとも１つのパラメータを変更した後、前回のサーチで相関検出値が小さく真の受信パルス信号位置と推測できないようなパルス位置を除いて再度サーチを行うことを特徴とする請求項１記載の同期装置。
【請求項７】
前記同期捕捉追尾部が引き込み動作を行っている間、前記サーチャがサーチを行ってサーチ結果が得られ、その相関検出値がそれまでに得た相関検出値より大きい場合、前記同期捕捉追尾部が同期獲得に失敗したなら、当該相関検出値のパルス位置およびＰＮ位相を前記同期捕捉追尾部に出力し、前記同期捕捉追尾部は次の引き込みを行うパルス位置およびＰＮ位相が決まっていたとしても、当該相関検出値のパルス位置およびＰＮ位相を用いて引き込みを行うことを特徴とする請求項１記載の同期装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルス変調と直接スペクトル拡散を併用した広帯域受信機（パルス変調受信装置）に係り、特にその初期同期のための同期装置に関する。
【０００２】
【従来の技術】
パルス変調はベースバンドでパルスに情報を乗せて伝送する方式であり、搬送波を用いない分簡易な回路構成で通信が行える。また、近年、データレート１００Ｍｂｐｓ以上の無線伝送を行う通信方式として、超広帯域（Ｕｌｔｒａ　Ｗｉｄｅｂａｎｄ）を用いてパルス変調と直接拡散スペクトル変調（ＤＳ−ＳＳ）を併用した無線伝送方式が注目されている。
【０００３】
データレート１００Ｍｂｐｓ以上の無線伝送を行う場合、数ＧＨｚ程度の帯域を必要とし、パルスのピーク幅は１００ｐｉｃｏ−ｓｅｃ程度と狭くなるので高速で高効率な受信パルス信号位置と拡散ＰＮ系列位相の信号検出方法が必要になる。
【０００４】
【発明が解決しようとする課題】
パルス変調と直接拡散スペクトル拡散を併用した広帯域信号受信機の初期同期は受信信号のパルス位置およびＰＮ（Ｐｓｅｕｄｏｎｏｉｓｅ：擬似雑音符号）位相の検出が必要である。これは、一般的にサーチャとよばれる検出器で行われ、１相関器でスライディング相関を行うサーチ方法、高速化のため複数相関器でスライディング相関を行う方法、マッチドフィルタを用いる方法があるが、パルス位置およびＰＮ位相検出が必要な分サーチ時間は長くなるので効率的な初期同期手法が望まれる。
【０００５】
本発明はこのような背景においてなされたものであり、その目的は、パルス変調と直接スペクトル拡散を併用した広帯域信号受信機の初期同期のための同期装置においてサーチの高速化とパルス検出精度の向上を図ることができる同期装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明による同期装置は、ＰＮ系列の位相に従ってＰＮチップ周期毎にパルス発生器で発生するパルスのパルス変調を行い、該パルス変調信号を用いて送信シンボルの拡散変調を行った信号をパルス変調送信装置から受信するパルス変調受信装置において信号の検出および同期獲得を行う同期装置であって、受信信号の同期を取るために、受信信号のパルス位置およびＰＮ位相位置のサーチを行うサーチャと、前記サーチャからの引き込み開始指示に従って、前記サーチャで検出した受信パルス信号位置についてＰＮ系列のループ引き込みと同期追尾を行う同期捕捉追尾部と、復調データの電力測定を行うとともに、測定された電力値が閾値以上となった場合に引き込み完了と判定するロック検出部とを備える。前記サーチャは、ＰＮ系列の位相に従ってパルス変調を行うＰＮ発生器およびパルス発生器を含み、受信パルス信号位置検出を行うために、チップ周期毎に、チップ区間内のパルスが重複しないように複数のパルス位置に対応する複数パルスを重畳したリファレンスパルスを発生するレプリカ発生器と、受信パルス信号位置検出に必要なすべてのパルス位置およびＰＮ位相についてリファレンスパルスをシフトさせる手段と、受信信号と前記リファレンス信号との乗算を行って逆拡散する手段と、該逆拡散チップを１シンボル周期に亘って積分を行って２乗する手段と、該２乗された信号を所望の回数だけ加算することにより相関検出値を生成する加算手段と、前記リファレンスパルスのすべてのパルス位置およびＰＮ位相について求められた前記相関検出値を記憶する記憶手段と、この記憶手段に記憶されたすべてのパルス位置およびＰＮ位相における相関検出値を比較し最も大きい値をもつパルス位置およびＰＮ位相を検出する選択手段とを有する。
【０００７】
このような構成において、前記サーチャが真の受信パルス信号位置の候補を検出した後、サーチ動作を継続して行うとともに、前記同期捕捉追尾部に引き込み動作を開始させ、前記同期捕捉追尾部は、前記サーチャからの引き込み開始指示に従って、前記サーチャで検出した受信パルス信号位置についてＰＮ系列のループ引き込みを行い、前記同期捕捉追尾部が引き込みを開始すると前記ロック検出部が復調電力の測定を行い、同期を獲得した場合は前記サーチャのサーチを終了し、同期獲得に成功しなかった場合は再度他の受信パルス信号位置について前記同期捕捉追尾部により引き込みを行う。
【０００８】
これによって、サーチの高速化とパルス検出精度の向上を図ることができる。
【０００９】
前記サーチャは、前記検出されたリファレンスパルスのパルス位置およびＰＮ位相については、前記重畳された複数パルスを分解してそれぞれのパルス位置およびＰＮ位相のリファレンス信号を生成し、該分解された全パルス位置およびＰＮ位相について相関検出値を求めて最も大きい値をもつパルス位置およびＰＮ位相を検出して受信パルス信号位置として判定し、該受信パルス信号位置について前記同期捕捉追尾部に引き込みを指示する。
【００１０】
例えば、上記レプリカ発生器で重畳するパルスがｍパルスあり（ｍ＞２）、パルス位置を２分割して並列にサーチを行う場合、一方に１パルス位置を他方はｍ−１個のパルスを重畳させた複数パルス位置をそれぞれ割り当ててサーチを行って相関検出値を求めて比較を行い、最大の相関検出値が１パルス位置の場合はこの相関検出値をもつパルス位置を受信パルス信号位置と判定して該受信パルス信号位置について前記同期捕捉追尾部による引き込みを行い、重畳させたパルス位置の相関検出値が最大の場合は、前記サーチャはさらにパルス位置を（ｎ−２）パルス位置と１パルス位置に２分割して前者について再度並列にサーチを行うと同時に、後者におけるパルス位置およびＰＮ位相について前記同期捕捉追尾部が引き込み行い同期を獲得した場合はその時点でサーチを終了し、同期獲得に成功しなかった場合は前記前者におけるパルス位置およびＰＮ位相について前記同期捕捉追尾部が引き込みを行う。
【００１１】
また、例えば、上記レプリカ発生器で重畳するパルスがｍパルスあり（ｍ＞３）、パルス位置を２分割して並列にサーチを行う場合、一方に１パルス位置を他方はｍ−１個のパルスを重畳させた複数パルス位置をそれぞれ割り当ててサーチを行って相関検出値を求めて比較を行い、最大の相関検出値が１パルス位置の場合はこの相関検出値をもつパルス位置を受信パルス信号位置と判定して当該受信パルス信号位置について前記同期捕捉追尾部による引き込みを行い、重畳させたパルス位置の相関検出値が最大の場合は、前記サーチャはさらにパルス位置を（ｍ−３）パルス位置と１パルス位置と１パルス位置に３分割して前２者について再度並列にサーチを行うと同時に、余った１パルス位置におけるパルス位置およびＰＮ位相を前記同期捕捉追尾部に出力し、前記同期捕捉追尾部が引き込み行って同期を獲得した場合はその時点でサーチを終了し、同期獲得に成功しなかった場合は再度分割を行って上記処理を分割不能となるまで行う。
【００１２】
上記サーチ後の比較において、前記レプリカ発生器で重畳したパルス位置の相関検出値が大きい場合、複数パルス位置を分解し、各パルス位置およびＰＮ位相について順次前記同期捕捉追尾部に出力し、前記同期捕捉追尾部は引き込みを行って同期を獲得した時点でサーチを終了する。
【００１３】
全パルス位置およびＰＮ位相についてサーチを行って前記同期捕捉追尾部に出力したすべてのパルス位置およびＰＮ位相について同期を獲得できなかった場合、シンボル加算回数の増加、前記同期捕捉追尾部の引き込み範囲を小さくしてリファレンスパルスのシフト間隔を狭める、重畳するパルス位置を変える、のうちの少なくとも１つのパラメータを変更した後、前回のサーチで相関検出値が小さく真の受信パルス信号位置と推測できないようなパルス位置を除いて再度サーチを行う。
【００１４】
前記同期捕捉追尾部が引き込み動作を行っている間、前記サーチャがサーチを行ってサーチ結果が得られ、その相関検出値がそれまでに得た相関検出値より大きい場合、前記同期捕捉追尾部が同期獲得に失敗したなら、当該相関検出値のパルス位置およびＰＮ位相を前記同期捕捉追尾部に出力し、前記同期捕捉追尾部は次の引き込みを行うパルス位置およびＰＮ位相が決まっていたとしても、当該相関検出値のパルス位置およびＰＮ位相を用いて引き込みを行う。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１６】
＜同期装置の概略構成＞
本発明の同期装置を用いたパルス変調送受信装置の一例の概略構成について図１および図２を参照しながら説明する。本実施の形態では、図３（ａ）に示したようなパルス波形と、図３（ｂ）に示したような自己相関を持つモノサイクリックパルスを用いる。
【００１７】
パルス変調送信装置は、図１に示すように、スクランブラ（Ｓｃｒａｍｂｌｅｒ）１０１、ＰＮ発生器（ＰＮ　ｃｏｄｅ　ｇｅｎｅｒａｔｏｒ）１０２、パルス発生器（Ｐｕｌｓｅ　ｇｅｎｅｒａｔｏｒ）１０３、乗算器１０４、送信ＲＦ部１０５、送信アンテナ１０６で構成される。このパルス変調送信装置は、送信データをスクランブラによってランダム化して送信シンボルを生成するとともに、ＰＮ発生器で発生したＰＮ系列の値によって、チップ周期にパルス発生器で発生する図３（ａ）に示すようなモノサイクリック型パルスの極性を反転させたパルス信号を用いて、送信シンボルの直接拡散変調を行い、送信ＲＦ部１０５で適正値にまで信号増幅を行い、送信アンテナ１０６から送信する。なお、スクランブラ１０１は、送信されるパルス波形が両極性の一方のデータに偏らないようにする機能を有する。
【００１８】
これに対してパルス変調受信装置は、図２に示すように、受信アンテナ２０１、受信ＲＦ部２０２、パルス発生器（Ｐｕｌｓｅ　ｇｅｎｅｒａｔｏｒ）２０３、ＰＮ発生器２０４、乗算器２０５、積分ダンプ部（Ｉｎｔｅｇｒａｔｅ　＆　ｄｕｍｐ）２０６、デスクランブラ（Ｄｅ−ｓｃｒａｍｂｌｅｒ）２０７、ロック検出部２０８、サーチャ（Ｓｅａｒｃｈｅｒ）２０９、ＤＬＬ（Ｄｅｌａｙ　ｌｏｃｋ　ｌｏｏｐ）２１０、および電圧制御発振器（ＶＣＯ）２１１により構成されている。この受信装置は、受信信号を受信アンテナ２０１で受信し、受信ＲＦ部２０２で適正な形に整形し、受信機のＰＮ発生器（ＰＮ　ｃｏｄｅ　ｇｅｎｅｒａｔｏｒ）２０４で発生したＰＮ系列とパルス発生器２０３によって生成したリファレンスパルスとを乗算器２０５で乗算し、その逆拡散信号を積分ダンプ部２０６で１シンボル周期分積分ダンプした復調シンボルについてデスクランブラ２０７でデスクランブルすることでデータ復調を行う。また、受信信号の同期を取るために、電源投入時等の受信信号位置サーチを行うサーチャ２０９によるパルス位置およびＰＮ位相のサーチを行い、受信信号のパルス位置とリファレンスパルスとの位相差を基にトラッキングを行うＤＬＬ（同期捕捉追尾部）２１０によってＶＣＯ２１１を制御する同期捕捉と同期追尾を行う。ロック検出部２０８は、復調データの電力測定を行うとともに、測定された電力値が予め設定した時間内に閾値以上となった場合に引き込み完了と判定する。ロック検出部２０８が引き込み完了と判定すると、ウインドウ制御部４１４に対してロック検出信号が出力される。これに応じてサーチャは初期同期が終了したと判断して相関検出等の初期同期に関するサーチを停止する。
【００１９】
＜サーチャの概略構成＞
本発明の同期装置に係るサーチャの一例の概略構成について図４を参照しながら説明する。
【００２０】
図４のサーチャ２０９は、乗算器（Ｍｕｌｔｉｐｌｉｅｒ）４０１、相関器（Ｃｏｒｒｅｌａｔｏｒ）４０２、２乗演算部４０３、パルス位置推定部（Ｐｕｌｓｅ　ｐｏｓｉｔｉｏｎ　ｅｓｔｉｍａｔｏｒ）４０４、加算部（ａｄｄｅｒ）４０５、レジスタ（ｒｅｇｉｓｔｅｒ）４０６、比較器（Ｃｏｍｐａｒａｔｏｒ）４０７、セレクタ（Ｓｅｌｅｃｔｏｒ）４０８、レプリカ発生器（Ｒｅｐｌｉｃａ　ｇｅｎｅｒａｔｏｒ）４０９、進み／遅れ制御部（ａｄｖａｎｃｅ／ｒｅｔａｒｄ）４１０、ＰＮ発生器４１１、パルス発生器（Ｐｕｌｓｅ　ｇｅｎｅｒａｔｏｒ）４１２、パルス重畳部４１３、およびウインドウ制御部（Ｗｉｎｄｏｗ
ｃｏｎｔｒｏｌｌｅｒ）４１４で構成されている。
【００２１】
このサーチャ２０９は、電源投入時といった非同期状態において、レプリカ発生器４０９で発生した任意のパルス位置のリファレンスパルスと受信信号との逆拡散を行い、相関器４０２でゲート信号に従って１シンボル周期に亘って積分してＡ／Ｄ変換した後、１シンボル周期分遅延させたＡ／Ｄサンプル値と現時刻のＡ／Ｄサンプル値との差をとって２乗し、ウインドウ制御部で設定された加算回数分（ｎ回）だけシンボル加算を行い、相関検出値としてレジスタ４０６に記憶する、といったサーチを行う。全サーチは、ウインドウ制御部４１４からの制御情報に従ってレプリカ発生器４０９のパルス位置を変えながら１シンボル周期に亘って相関検出値を計算し、それぞれレジスタに記憶する。このようなサーチをＰＮ系列の全位相について行うことで全サーチが完了する。
【００２２】
全サーチ完了の後、得られたすべての相関検出値から最も大きい相関検出値を比較選択して求め、そのパルス位置およびＰＮ位相を受信信号パルス位置としてＤＬＬに出力することで初期同期が完了する。
【００２３】
図２に戻り、ＤＬＬ２１０は割り当てられたパルス位置情報を基に受信信号のパルス位置の追尾を行ってＶＣＯ２１１を制御し、ＶＣＯ２１１で発生するクロックに従って、復調タイミング、リファレンスパルス位置を決定する。雑音の影響や受信信号強度が弱くなってＤＬＬ２１０がロックはずれを起こした場合、ロックはずれ情報がサーチャ２０９に送られ、サーチャ２０９は再度、上記サーチを行う。
【００２４】
＜従来の初期同期方法＞
ここで、本発明の実施の形態の動作と比較するために、従来の初期同期方法について図３、図５を参照しながら簡単に説明する。本実施の形態におけるパルス変調は、図３（ａ）のパルス波形を直接拡散用のＰＮチップ”１”に割り当て、同じパルス位置でその反転パルスをＰＮチップ”０”に割り当てるといったｂｉ−ｐｈａｓｅ（２相）方式を用いている。
【００２５】
本実施の形態に用いたパルス変調信号は図５のＲＸパルスに示すように、パルス周期の３倍がＰＮチップ周期、ＰＮチップ周期の１３倍がシンボル周期に相当する。但し、これはあくまで例示であり、本発明はこれらの周期関係に限定されるものではない。受信パルス変調信号に対する相関検出あるいは復調に用いるリファレンスパルスは、図５のｃａｓｅ（場合）１のように受信パルスと等しいパルス位置で発生させるとｌａｇ＝０となり、図３（ｂ）の自己相関値が最大値となる。この最大値はパルス周期分積分した後に得られる値である。さらにＤＳ−ＳＳ拡散しているので、受信信号のＰＮ系列とリファレンスパルスのＰＮ系列の位相が一致すれば、ＰＮ周期分のパルスを積分すると１３倍の処理利得が得られることになる。
【００２６】
通常のサーチャではｃａｓｅ１のようにｌｏｗの区間でパルス生成を行うゲート信号（ｇａｔｅ　ｓｉｇｎａｌ）１を用いてＰＮチップ周期でパルスを発生し、このゲート信号がｌｏｗとなる区間についてＰＮ周期分積分を行う。これをチップ周期内の予め設定したパルス位置についてスライドさせてＰＮ系列の全位相に亘って行うことで全サーチが完了する。本実施の形態ではパルス位置はパルス周期の１／２毎にスライドさせるとすると、図５のｃａｓｅ１では、３×２×１３＝７８回パルス位置をスライドさせれば全サーチが完了する。
【００２７】
その際、７８個のパルス位置それぞれ１シンボル分のみの相関検出値では、比較選択を行っても雑音や信号減衰の影響で７８個の中から正しいパルス位置を検出できるとは限らない。そのため回線状況に合わせ、１パルス位置について複数シンボル（ｎシンボル）に亘って相関検出値を加算することでパルス位置検出確率の向上を図る必要がある。このように、１パルス位置についてｎシンボル分の加算を行うとすると、全サーチに要する時間は７８×ｎシンボルとなる。よって、ｃａｓｅ１のサーチ用リファレンスパルスを用いた場合は全サーチに要する時間は７８×ｎシンボル周期である。
【００２８】
全サーチを行った後、レジスタに記憶したすべてのパルス位置およびＰＮ位相における相関検出値の中から最大値を求めてこれを検出結果とし、求めた最大値に対応するパルス位置およびＰＮ位相を受信機のパルス発生器２０３、ＰＮ発生器２０４にそれぞれ送ってリファレンスパルスを生成し、ＤＬＬ２１０では、この信号と受信信号から位相誤差信号を求めてＶＣＯ２１１によるループ引き込みを行い、同期を獲得すると初期同期が完了する。
【００２９】
＜実施の形態によるサーチ方法＞
次に、本発明による実施の形態における同期装置に係る初期同期方法について図５〜図９を参照しながら説明する。
【００３０】
図５のｃａｓｅ２は、ｃａｓｅ１と同じタイミングのゲート信号１とこのゲート信号１からチップ周期分遅延させたゲート信号２を用い、ゲート信号１、２のタイミングで重畳されたパルスをサーチ用リファレンスパルス（ｓｅａｒｃｈｅｒ　ｐｕｌｓｅ）としてサーチを行う一例である。
【００３１】
さらに図５のｃａｓｅ３は、ゲート信号１、２とゲート信号２からチップ周期分遅延させたゲート信号３とを用い、ゲート信号１〜３のタイミングで重畳されたパルスをサーチ用リファレンスパルスとしてサーチを行う一例である。
【００３２】
ｃａｓｅ２、３では、通常のサーチを行うｃａｓｅ１に比べてサーチ時間の高速化を図るには、レプリカ発生器４０９を用いるとともに、サーチャ２０９内の相関器４０２として図６〜図９に示すような相関器を用いる。
【００３３】
レプリカ発生器４０９のパルス発生器４１２はウインドウ制御部４１４で設定されるゲート信号のようなゲートタイミング情報に従い、ｃａｓｅ１の場合はゲート信号１のｌｏｗ区間でリファレンスパルスを発生し、ｃａｓｅ２の場合はゲート信号１と２のＡＮＤをとったｌｏｗ区間で２つのパルスを重畳させたリファレンスパルスを発生し、ｃａｓｅ３の場合はゲート信号１〜３のＡＮＤをとったｌｏｗ区間で３つのパルスを重畳させたリファレンスパルスを発生する。これらリファレンスパルスを用いてサーチを行った後、所定位置だけパルスを移動して次のサーチを行う。後述するように、この移動位置の個数は従来より少なくて済む。さらに、進み／遅れ制御部４１０によりＰＮ系列の位相をずらし、このようなサーチをＰＮ系列の全位相について行う。
【００３４】
次に、サーチャ２０９の相関器４０２の具体例について説明する。
【００３５】
図６はゲート信号１〜３それぞれのパルス位置について独立に相関をとる３並列相関器４０２ａを示している。この３並列相関器４０２ａは、同一構成の３つの検出器（Ｄｅｔｅｃｔｏｒ１〜３）６００から構成される。各検出器６００は、積分器（Ｉｎｔｅｇｒａｔｏｒ）６０１、Ａ／Ｄ変換器（Ａ／Ｄ）６０２、１シンボル遅延器６０３、加算器６０４から成る。３つの検出器６００は、積分器６０１でそれぞれゲート信号１〜３のそれぞれのｌｏｗの区間で乗算器４０１の出力（逆拡散信号ｄｅｓｐｒｅａｄ　ｓｉｇｎａｌ）の積分を行い、Ａ／Ｄ変換器６０２で１シンボルレート毎にＡ／Ｄ変換した後、遅延器６０３で１シンボル周期分遅延させたＡ／Ｄサンプル値と現時刻のＡ／Ｄサンプル値との差を加算器６０４でとる。この加算器による減算は、ゲート区間の積分値の変化量を求めるためのものである。このような構成により、ゲート区間毎に積分器６０１をリセットする必要がなくなるので、積分器を簡易なアナログ回路で実現できる。加算器６０４の出力は、図４で上述したように２乗演算部４０３でそれぞれ２乗した後、ウインドウ制御部４１４で設定された加算回数（ｎ）分だけ加算器４０５でシンボル加算を行い、相関検出値としてレジスタ４０６に記憶する。なお、並列の検出器６００の各々に対応して、後段の２乗演算部４０３および加算器４０５も複数出力に対して並列に処理が実行される。この３並列相関器４０２ａの具体的な動作については後述する。
【００３６】
図７はゲート信号１と２とを重畳した重畳パルス位置、およびゲート信号３のパルス位置の２つのパルス位置について独立に相関をとる２並列相関器４０２ｂを示す。この２並列相関器４０２ｂは、２つの検出器７０１，７０２からなる。この各検出器は、図６に示した検出器６００と同じ構成のものであるが、一方の検出器７０１はゲート信号１，２の論理積をとるＡＮＤ回路７０５の出力をゲート信号として受け、複数パルス位置単位に相関検出値を求めることができる。本明細書において「複数パルス位置単位に相関検出値を求める」とは、複数のパルス位置全体として相関検出値が求まるが、主としてどのパルス位置がその相関検出値に寄与しているかまでは分からないことを意味している。他方の検出器７０２は、ゲート信号３のみを受け、単一のパルス位置についての相関検出値を求める。すなわち、検出器７０１，７０２は、ゲート信号１，２の重畳パルスのｌｏｗの区間およびゲート信号３のｌｏｗの区間でそれぞれ乗算器４０１の出力ｄｅｓｐｒｅａｄ　ｓｉｇｎａｌの積分を行い、１シンボルレート毎にＡ／Ｄ変換器６０２でＡ／Ｄ変換した後、遅延器６０３で１シンボル周期分遅延させたＡ／Ｄサンプル値と現時刻のＡ／Ｄサンプル値との差を加算器６０４で求める。これら求められた信号は、図４に示したように、それぞれ２乗演算部４０３で２乗された後、ウインドウ制御部４１４で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタ４０６に記憶される。この場合にも、並列の検出器７０１，７０２の各々に対応して、後段の２乗演算部４０３および加算器４０５も複数出力に対して並列に処理が実行される。２並列相関器４０２ｂは、図６の３並列相関器４０２ａに比べて、小規模でありながら、なお従来に比べて十分な高速性を実現可能である。
【００３７】
図８はゲート信号１〜３の重畳パルス位置について相関をとるシリアル相関器４０２ｃを示す。このシリアル相関器４０２ｃは、単一の検出器８００からなる。この検出器８００は、図６に示した検出器６００と同じであるが、積分器６０１には、ゲート信号１〜３をＡＮＤ出力を生成するＡＮＤ回路８０５の出力を受ける。検出器８００は、そのｌｏｗの区間で積分器６０１により乗算器４０１の出力の積分を行い、１シンボルレート毎にＡ／Ｄ変換器６０２でＡ／Ｄ変換した後、遅延器６０３で１シンボル周期分遅延させたＡ／Ｄサンプル値と現時刻のＡ／Ｄサンプル値との差を加算器６０４で求める。この出力は、それぞれ２乗した後、ウインドウ制御部４１４で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタに記憶される。したがって、この検出器６００は、複数パルス位置単位に相関検出値を求めることができる。このシリアル相関器４０２ｃの具体的な動作については後述する。シリアル相関器４０２ｃは、図７の２並列相関器４０２ｂに比べても、さらに小規模であり、かつなお従来に比べて相当の高速性を実現可能である。
【００３８】
図９はゲート信号１〜３の重畳パルス位置について、１つの積分器でタイミングの異なる３つのゲート信号の相関値を積算してそれぞれの相関検出値を並列に出力するシリアル相関器４０２ｄを示す。このシリアル相関器４０２ｄは、積分器９０１、Ａ／Ｄ変換器９０２、遅延器９０４、加算器９０５、セレクタ９０６からなる検出器９００で構成されている。この検出器はＡＮＤ回路９０３によりゲート信号１〜３の重畳したｌｏｗの区間を生成し、この区間で乗算器４０１の出力の積分を行う。さらに、ゲート信号１〜３の立ち上がりでＡ／Ｄ変換を行うタイミング信号ＣＫｃｔｌに従ってＡ／Ｄ変換器９０２でＡ／Ｄ変換した後、遅延器９０４に記憶された１サンプル前の積分値と現時刻の積分値との差分を加算器９０５で求め、ゲート信号１〜３のシンボル毎の積分値を順次セレクタ９０６に出力し、セレクタ９０６からゲート信号１〜３に対応する積分値をそれぞれ検出信号ｄｅｔｅｃｔ１〜３として出力する。これらの出力信号は、２乗演算部４０３でそれぞれ２乗された後、ウインドウ制御部で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタに記憶される。このシリアル相関器４０２ｄは、図８のシリアル相関器４０２ｃに比べて若干規模が増加するが、従来に比べて十分な高速性を実現可能である。
【００３９】
＜サーチとループ引き込み時間＞
図１０にパルス位置およびＰＮ位相のサーチ例を説明するためのグラフを示す。このグラフは、パルス位置およびＰＮ位相の組み合わせに対する相関検出値（加算器４０５の出力に対応）を示している。このグラフにおいて、受信信号の真のパルスが丸印○に位置するときのＳＮＲ（Ｓｉｇｎａｌ　ｔｏ　Ｎｏｉｓｅ　Ｒａｔｉｏ）＝６ｄＢにおけるｎ＝５の場合の相関検出値を示す。このように真の信号点以外のパルス位置、ＰＮ位相においても雑音の影響で相関検出値が大きな場合があり、ＳＮＲ＜６ｄＢをターゲットとする場合はｎ＞５としなければ、検出誤りが大きくなる。そのため全サーチに要する時間も３９０シンボル以上必要になる。
【００４０】
図１１に真のパルス位置より約１／４パルス周期ずれた場合のＤＬＬのループ引き込み特性を示す。図から約５０シンボルあれば同期を獲得することが分かる。これらから初期同期に要する時間はサーチャの全サーチに要する時間が主であり、従来のような全サーチの後ＤＬＬによりループ引き込みを行う方法を改善すれば同期獲得に要する時間の削減が図れる。
【００４１】
＜実施の形態における初期同期方法＞
先に、サーチャのサーチ時間とＤＬＬの引き込み時間について説明した。ここでは、これらを利用した本発明のサーチャを用いた初期同期方法について説明する。
【００４２】
図１２は図６の３並列相関器を使用した場合の初期同期例を示す。図１２（ａ）は送信シンボル、ＰＮ系列と受信信号のタイミングを示している。本例では拡散ＰＮ１チップ当たり３パルス周期、処理利得１３、サーチ間隔は１／２パルス周期としているので、サーチするパルス位置は図１３に示すようにチップ周期内に計６個ある。また、３並列相関器を用いてそれぞれ、図５のｃａｓｅ３のようにゲート信号１，２，３について独立にサーチを行って相関検出値ｃ１（ｔ），ｃ２（ｔ），ｃ３（ｔ）を求めるので、図１２のように２つのパルス位置について時刻ｔ＝１，２でシフトすればチップ区間内のサーチができる。また、ＤＳ−ＳＳ用のＰＮ系列は処理利得１３なのでＰＮ位相を１３回シフトすればサーチできる。よって全サーチを行うには２６回（＝２×１３）シフトし、それぞれ相関検出値を計算すればよい。
【００４３】
受信信号のパルス位置およびＰＮ位相をｃ（４）とすれば、このパルス位置は図１３の黒丸●で記したｃ１（２）に相当する。ここにｃ（ｘ）は絶対的なパルス位置およびＰＮ位相のインデックスを表し、ｃｘ（ｘ）は計算時のインデックスを表している。３並列サーチの例では、次のような関係がある。
ｃ（１）＝ｃ１（１）、ｃ（２）＝ｃ２（１）、ｃ（３）＝ｃ３（１）、ｃ（４）＝ｃ１（２）、ｃ（５）＝ｃ２（２）、ｃ（６）＝ｃ３（２）、…、ｃ（７７）＝ｃ２（２６）、ｃ（７８）＝ｃ３（２６）
【００４４】
相関器４０２の出力である相関検出値は図１２（ｂ）のように表され、１パルス当たりの積分値はシンボル１の場合は図３（ｂ）のｌａｇ≒０における自己相関値、シンボル０の場合はそれを−１倍した値であり、他のパルス位置の積分値は雑音等の不確定成分となる。これら積分値は２乗をとって符号成分を除去し、ｎシンボル分加算すると図１２（ｃ）のようにパルス位置当たりの相関検出値が得られる。このとき、ｃ１（２）の正しい位置の相関検出値は無雑音下では自己相関値を１３×ｎ倍した値となる
【００４５】
図１２では３並列相関器を用いているのでｎシンボル受信する毎に３つのパルス位置の相関検出値が得られ、ｎ×１３×２周期後、すなわち時刻ｔ＝　ｎ×１３×２＋１毎（ｎ＝０，１，２，…）に全サーチが終了する。すなわち、サーチは図１３に示すように計６個のパルス位置と１３個のＰＮ位相、計７８個［ｃ（１）〜ｃ（７８）］について行う。このとき得られた７８個（＝３×１３×２）の相関検出値の中から最も大きい値であるｃ１（２）に関するパルス位置およびＰＮ位相を検出して検出情報とし、パルス発生器２０３、ＰＮ発生器２０４、ＤＬＬ２１０に出力する。次にパルス発生器とＰＮ発生器をそれぞれ適正値に合わせた後ＤＬＬでループ引き込みを開始し、図１１（ｂ）のようにロック検出部２０８で測定した復調信号電力が閾値以上になるとロック状態と判断し、ループ引き込み成功として初期同期を終える。また、サーチャは検出位置を出力した後も全サーチを繰り返し行いＤＬＬが同期を獲得した場合はその時点でサーチを終了する。ＤＬＬがループ引き込みに失敗した場合は全サーチ終了後、再度検出情報をパルス発生器、ＰＮ発生器、ＤＬＬに出力してループ引き込みを行い、引き込みに成功した場合その時点でサーチを終了する。
【００４６】
図１４は図８のシリアル相関器を使用した場合の初期同期例を示す。図１４（ａ）は送信シンボルと受信信号のタイミングを示している。本例は図１２と同様なパルス構成を用いており、サーチは図１５に示すように計６個のパルス位置と１３個のＰＮ位相、計７８個［ｃ（１）〜ｃ（７８）］について行う。受信信号のパルス位置およびＰＮ位相をｃ（３）とすると、このパルス位置は図１５の黒丸●で記したｃ１（１）に相当する。本例の場合、図５のｃａｓｅ３に示したようにゲート信号１，２，３の３重畳されたパルス位置で独立にサーチを行って相関検出値を求める。よって、図１４のようにＰＮ位相毎にパルス位置を時刻ｔ＝１，２で２回シフトし、すべてのＰＮ位相について相関検出値を求めれば全サーチが完了する。単一の検出器で同時に３つのパルス位置の相関検出値を求めるので、ｃ１（１）＝ｃ（１），ｃ（２），ｃ（３）、ｃ１（２）＝ｃ（４），ｃ（５），ｃ（６）、．．．、ｃ１（２６）＝ｃ（７６），ｃ（７７），ｃ（７８）となる。
【００４７】
全サーチが完了した後、ｃ１（ｔ）の２６個のパルス位置における相関検出値について比較を行い、最も値の大きなパルス位置およびＰＮ位相を検出する。
【００４８】
次に、（積分シンボル数ｎ×１３＜ＤＬＬのロック検出判定シンボル数）の場合、すなわちサーチ時間よりＤＬＬ引き込み時間の方が長い場合、例えば検出値をｃ１（ｔａ）とすると、ｔａで重畳された図５のｃａｓｅ３のゲート信号１，２，３に相当する３つのパルス位置から最大の相関検出値を持つ位置を求めることが好ましい。そのため３つのパルス位置について再度ｎシンボル分のサーチを行い最大の値を求め、相関検出値の大きいパルス位置を受信信号のパルス位置およびＰＮ位相として検出情報をパルス発生器２０３、ＰＮ発生器２０４、ＤＬＬ２１０に出力する。パルス発生器とＰＮ発生器はそれぞれ適正値に合わせた後ＤＬＬでループ引き込みを開始し、同期を獲得した場合はその時点で初期同期を終える。サーチャは検出情報を出力した後、再度全サーチを行いＤＬＬでループ引き込みに失敗した場合、全サーチを継続して検出情報を出力しＤＬＬでループ引き込みを行う。ＤＬＬのループ引き込みが成功するまでこの操作を繰り返す。
【００４９】
一方、（積分シンボル数ｎ×１３＞ＤＬＬのロック検出判定シンボル数）の場合、すなわちサーチ時間よりＤＬＬ引き込み時間の方が短い場合、図１４（ｃ）に示すように、最も相関検出値の大きなパルス位置およびＰＮ位相を検出した後、このＰＮ位相と図５のｃａｓｅ３のゲート信号１，２，３のパルス位置を検出情報として順次、パルス発生器２０３、ＰＮ発生器２０４、ＤＬＬ２１０に出力する。パルス発生器とＰＮ発生器はそれぞれ適正値に合わせた後、ゲート信号１，２，３のパルス位置について順次、ＤＬＬでループ引き込みを開始し、同期を獲得するとその時点で初期同期を終える。サーチャは検出情報を出力した後、再度全サーチを行い、ＤＬＬが３つのパルス位置についてループ引き込みに失敗した場合、全サーチを継続して検出情報を出力しＤＬＬでループ引き込みを行う。ＤＬＬのループ引き込みが成功するまでこの操作を繰り返す。
【００５０】
一般的にはサーチ時間よりＤＬＬ引き込み時間の方が短いので、図１４，図１５のような重畳パルスを用いた初期同期は、（積分シンボル数ｎ×１３＞ＤＬＬのロック検出シンボル数）となる。よって、上記サーチ後の比較において、レプリカ発生器で重畳したパルス位置の相関検出値が大きい場合、全サーチの後、重畳された個々のパルスを分解して、各パルス位置およびＰＮ位相について順次ＤＬＬに出力し、ＤＬＬは引き込みを行って同期を獲得した時点でサーチを終了する。そのため重畳パルスを分解して再度、サーチによるｎシンボル分の相関検出値を求めなくても良いので、処理量の削減を図って高速に初期同期を行うことができる。
【００５１】
これら以外にも、サーチ動作とＤＬＬの使用の態様は種々考えられる。
【００５２】
特に図示しないが、例えば、レプリカ発生器で重畳するパルスがｍパルスあり（ｍ＞２）、パルス位置を２分割して並列にサーチを行う場合、一方に１パルス位置を他方はｍ−１個のパルスを重畳させた複数パルス位置をそれぞれ割り当ててサーチを行って相関検出値を求めて比較を行い、最大の相関検出値が１パルス位置の場合はこの相関検出値をもつパルス位置を受信パルス信号位置と判定して該受信パルス信号位置についてＤＬＬによる引き込みを行い、重畳させたパルス位置の相関検出値が最大の場合は、サーチャはさらにパルス位置を（ｎ−２）パルス位置と１パルス位置に２分割して前者について再度並列にサーチを行うと同時に、後者におけるパルス位置およびＰＮ位相についてＤＬＬが引き込み行い同期を獲得した場合はその時点でサーチを終了し、同期獲得に成功しなかった場合は前者におけるパルス位置およびＰＮ位相についてＤＬＬが引き込みを行う。
【００５３】
他の態様として、レプリカ発生器で重畳するパルスがｍパルスあり（ｍ＞３）、パルス位置を２分割して並列にサーチを行う場合、一方に１パルス位置を他方はｍ−１個のパルスを重畳させた複数パルス位置をそれぞれ割り当ててサーチを行って相関検出値を求めて比較を行い、最大の相関検出値が１パルス位置の場合はこの相関検出値をもつパルス位置を受信パルス信号位置と判定して該受信パルス信号位置についてＤＬＬによる引き込みを行い、重畳させたパルス位置の相関検出値が最大の場合は、サーチャはさらにパルス位置を（ｍ−３）パルス位置と１パルス位置と１パルス位置に３分割して前２者について再度並列にサーチを行うと同時に、余った１パルス位置におけるパルス位置およびＰＮ位相をＤＬＬに出力し、ＤＬＬが引き込み行って同期を獲得した場合はその時点でサーチを終了し、同期獲得に成功しなかった場合は再度分割を行って上記処理を分割不能となるまで行う。
【００５４】
なお、全パルス位置およびＰＮ位相についてサーチを行ってＤＬＬに出力したすべてのパルス位置およびＰＮ位相について同期を獲得できなかった場合、ロック不能情報を出力するか、あるいは該シンボル加算回数の増加、ＤＬＬの引き込み範囲を小さくしてリファレンスパルスのシフト間隔を狭める、重畳するパルス位置を変える、といったパラメータ変更した後、前回のサーチで相関検出値が小さく真の受信パルス信号位置と推測できないようなパルス位置を除いて再度サーチを行うことができる。
【００５５】
また、ＤＬＬが引き込み動作を行っている間、サーチャがサーチを行ってサーチ結果が得られ、その相関検出値がそれまでに得た相関検出値より大きい場合、ＤＬＬが同期獲得に失敗したなら、該相関検出値のパルス位置およびＰＮ位相をＤＬＬに出力し、ＤＬＬは次の引き込みを行うパルス位置およびＰＮ位相が決まっていたとしても、該相関検出値のパルス位置およびＰＮ位相を用いて引き込みを行うようにしてもよい。
【００５６】
以上では、図６および図８の相関器について説明したが、図９の相関器は図８の相関器の処理と同様である。図７の２並列相関器の場合には例えば図６と図８の相関器の処理を折衷した形で処理を行うことが可能である。
【００５７】
以上、本発明の好適な実施の形態について説明したが、上記で言及した以外にも種々の変形、変更が可能である。
【００５８】
【発明の効果】
本発明によれば、複数パルスとＰＮ位相を重畳したリファレンスパルスを生成でき、これを用いて複数パルス位置単位に相関検出値を求めることができ、さらに複数パルスを分割して各パルスの相関検出値から最大相関検出値を求めて、対応するパルス位置およびＰＮ位相についてＤＬＬで引き込みを行って同期獲得の判定を行うことができるので、効率的なパルス位置サーチと同期獲得が行える。
【００５９】
特に、サーチ終了後に同期捕捉を行うのではなく、全サーチ終了前であっても受信信号のパルス位置候補を検出した後、サーチは継続して行い、当該パルス位置候補について逐次、同期捕捉を行って復調信号電力からループ引き込み判定を行い、引き込みが終了した時点で初期同期を終えることにより、サーチの高速化とパルス検出精度の向上を図ることができる。
【００６０】
リファレンスパルスと受信パルス信号の相関検出値を並列に求めることができる場合、１パルス位置についてのＤＬＬ引き込みと、１パルスのサーチまたは複数パルス位置の重畳サーチを同時に行うことにより、高速にパルス位置サーチを行える。
【００６１】
重畳されたパルス位置について、複数パルス位置を分解し、各パルス位置およびＰＮ位相について順次ＤＬＬに出力し、ＤＬＬは引き込みを行って同期獲得の有無を判定することにより、受信パルス信号が重畳されたパルスのパルス位置に位置していれば再度分割してサーチを行わなくても受信パルス信号の位置を決定することができる。
【００６２】
受信パルス信号位置を１回のサーチで見つけることができなかった場合、そのサーチに失敗した情報から回線状況を判断して適切なパラメータを再設定して再度サーチを行うことで高信頼度のサーチを行える。
【００６３】
また、サーチによって相関検出最大値が得られた場合は即座にＤＬＬによる引き込みが行えるのでサーチの高速化を図れる。
【図面の簡単な説明】
【図１】パルス変調送信装置の概略構成を示すブロック図である。
【図２】パルス変調受信装置の概略構成を示すブロック図である。
【図３】本発明の実施の形態で用いるパルス変調のためのパルス波形（ａ）と自己相関（ｂ）の説明図である。
【図４】本発明の信号検出装置に係るサーチャの一例の概略構成を示すブロック図である。
【図５】従来および本発明の実施の形態におけるパルス重畳と並列サーチを説明するためのタイミング図である。
【図６】本発明の実施の形態における３並列相関器の構成例を示す図である。
【図７】本発明の実施の形態における２並列相関器の構成例を示す図である。
【図８】本発明の実施の形態におけるシリアル相関器（直列出力）の構成例を示す図である。
【図９】本発明の実施の形態におけるシリアル相関器（並列出力）の構成例を示す図である。
【図１０】パルス位置およびＰＮ位相のサーチ例を説明するためのグラフである。
【図１１】真のパルス位置より約１／４パルス周期ずれた場合のＤＬＬのループ引き込み特性を示すグラフである。
【図１２】図６の３並列相関器を使用した場合の初期同期例を示すタイミング図である。
【図１３】図１２の例におけるサーチのパルス位置を示す図である。
【図１４】図８のシリアル相関器を使用した場合の初期同期例を示すタイミング図である。
【図１５】図１４の例におけるサーチのパルス位置を示す図である。
【符号の説明】
１０１…スクランブラ（Ｓｃｒａｍｂｌｅｒ）、１０２…ＰＮ発生器（ＰＮ　ｃｏｄｅ　ｇｅｎｅｒａｔｏｒ）、１０３…パルス発生器（Ｐｕｌｓｅ　ｇｅｎｅｒａｔｏｒ）、１０４…乗算器、１０５…送信ＲＦ部、１０６…送信アンテナ、２０１…受信アンテナ、２０２…受信ＲＦ部、２０３…パルス発生器（Ｐｕｌｓｅ　ｇｅｎｅｒａｔｏｒ）、２０４…ＰＮ発生器（ＰＮ　ｃｏｄｅ　ｇｅｎｅｒａｔｏｒ）、２０５…乗算器、２０６…積分ダンプ部（Ｉｎｔｅｇｒａｔｅ　＆　ｄｕｍｐ）、２０７…デスクランブラ（Ｄｅ−ｓｃｒａｍｂｌｅｒ）、２０８…ロック検出部（Ｌｏｃｋ　ｄｅｔｅｃｔｏｒ）、２０９…サーチャ（Ｓｅａｒｃｈｅｒ）、２１０…ディレイロックループ（ＤＬＬ：同期捕捉追尾部）、２１１…電圧制御発振器（ＶＣＯ）、４０１…乗算器（Ｍｕｌｔｉｐｌｉｅｒ）、４０２…相関器（Ｃｏｒｒｅｌａｔｏｒ）、４０２ａ…３並列相関器、４０２ｂ…２並列相関器、４０２ｃ…シリアル相関器（直列出力）、４０２ｄ…シリアル相関器（並列出力）４０３…２乗演算部、４０４…パルス位置推定部（Ｐｕｌｓｅ　ｐｏｓｉｔｉｏｎ　ｅｓｔｉｍａｔｏｒ）、４０５…加算部（ａｄｄｅｒ）、４０６…レジスタ（ｒｅｇｉｓｔｅｒ）、４０７…比較器（Ｃｏｍｐａｒａｔｏｒ）、４０８…セレクタ（Ｓｅｌｅｃｔｏｒ）、４０９…レプリカ発生器（Ｒｅｐｌｉｃａ　ｇｅｎｅｒａｔｏｒ）、４１０…進み／遅れ制御部（ａｄｖａｎｃｅ／ｒｅｔａｒｄ）、４１１…ＰＮ発生器、４１０…パルス発生器（Ｐｕｌｓｅ　ｇｅｎｅｒａｔｏｒ）、４１４…ウインドウ制御部（Ｗｉｎｄｏｗ　ｃｏｎｔｒｏｌｌｅｒ）
【図１】
2004096469.tif 000003
【図２】
2004096469.tif 000004
【図３】
2004096469.tif 000005
【図４】
2004096469.tif 000006
【図５】
2004096469.tif 000007
【図６】
2004096469.tif 000008
【図７】
2004096469.tif 000009
【図８】
2004096469.tif 000010
【図９】
2004096469.tif 000011
【図１０】
2004096469.tif 000012
【図１１】
2004096469.tif 000013
【図１２】
2004096469.tif 000014
【図１３】
2004096469.tif 000015
【図１４】
2004096469.tif 000016
【図１５】
2004096469.tif 000017