(57)【要約】【課題】ＥＢリソグラフィプロセスに用いるＥＢマスク製造方法において、ＥＢレジスト８の内部応力の緩和を行ないマスク基板及びＳｉメンブレン６の反りを低減することで、ＥＢマスクの信頼性向上及び不良発生を低減させるＥＢマスクの製造方法及びＥＢマスク並びにそれを用いたＥＢ露光方法を提供する。【解決手段】基板上に設けたレジスト８にマスクパターン１４を設けるとともに、レジスト８の内部応力の伝達を緩和あるいは遮断するパターン１２を設けることを特徴とする。【選択図】図５
2004356363.tif 000002
【特許請求の範囲】
【請求項１】
ＥＢリソグラフィプロセスに用いるＥＢマスクの製造方法において、基板上に設けたレジストにマスクパターンを設けるとともに、レジストの内部応力の伝達を緩和あるいは遮断するパターンを設けることを特徴とするＥＢマスクの製造方法。
【請求項２】
前記内部応力を緩和あるいは遮断するパターンは、マスクパターンのメインパターン周辺部に設けられていることを特徴とする請求項１に記載のＥＢマスクの製造方法。
【請求項３】
ＥＢリソグラフィプロセスに用いるＥＢマスクの製造方法において、基板上に設けたレジストに、基板の反りを低減するパターンを設けた後に、マスクパターンを設けることを特徴とする請求項１または２に記載のＥＢマスクの製造方法。
【請求項４】
前記内部応力を緩和あるいは遮断するパターン、及び基板の反りを低減するパターンは、線形形状であることを特徴とする請求項１〜３いずれか１項に記載のＥＢマスクの製造方法。
【請求項５】
線形形状のパターンが、ＥＢソグラフィプロセスに用いるマスクパターン領域の周辺部のストラットと呼ばれる支柱領域に設けられ、リソグラフィにより転写されないことを特徴とする請求項４に記載のＥＢマスクの製造方法。
【請求項６】
請求項１〜５いずれか１項に記載のＥＢマスクの製造方法により、製造されたことを特徴とするＥＢマスク。
【請求項７】
請求項６に記載のＥＢマスクにＥＢ（電子ビーム）を照射し、転写パターンの形状を成形する工程を具備することを特徴とするＥＢ露光方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＥＢリソグラフィプロセスに用いるＥＢマスクの製造方法及びＥＢマスク並びにそれを用いたＥＢ露光方法において、レジストの内部応力の緩和を行ない、ＥＢマスクの信頼性向上を計るための製造方法及びＥＢマスク並びにそれを用いたＥＢ露光方法に関する。
【０００２】
【従来の技術】
近年、半導体ウェハの微細化、高密度化に伴ない、半導体デバイスの作製はフォトマスクを用いた光リソグラフィプロセスから、ＥＢマスクを用いた微細パターンの形成が可能なＥＢリソグラフィプロセスに移行つつある。しかし、剛性の高い石英基板上に金属膜等のマスクパターンが形成されるフォトマスクと異なり、ＥＢマスクは厚さ０．５μｍ〜数十μｍの薄膜（メンブレン）に貫通孔によるマスクパターンが形成されるメンブレンマスクであるため、マスク作製におけるレジストプロセス中、容易に反りが発生してしまう。この反りはマスクパターンの位置精度低下の要因となるため、反りの低減が必要となっている。
【０００３】
従来のＥＢマスクの製造方法では、レジストを基板へコート、ベイク、冷却というレジストプロセス中に、レジストと基板の熱膨張係数の差異により基板の反りが生じ、これによりパターンの位置ずれが起こるが、これまでの半導体ウェハのパターン寸法では、パターン位置精度の許容範囲内にあった。しかしながら、基板の大口径化に伴なうパターン位置ずれ量の増加、微細化によるパターン位置の高精度化の要求、そして特にメンブレンの超薄膜化によるメンブレンの反り量の増加が、その後のＥＢリソグラフィプロセスへ悪影響を及ぼすことが問題になってきており、これらを解決した方法が必要である。
【０００４】
以上のような問題点を図を用い以下に説明する。図１〜３は、従来のＥＢマスクの製造工程の一例を断面で模式的に示した説明図である。まず、Ｓｉ層１とＳｉＯ２層２とＳｉ支持基板３からなるＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウェハ（図１（ａ））の裏面５（Ｓｉ支持基板側）を、光リソグラフィ及びドライエッチングプロセスによって、Ｓｉメンブレン６と支柱７（ストラット）からなるＳｉウェハを形成する（図１（ｂ））。次に、表面４のＳｉメンブレン６上にＥＢレジスト８をコートする（図１（ｃ））。次にＥＢ描画及び現像により、ＥＢレジスト上のマスクパターン９を形成する（図１（ｄ））。次にドライエッチングプロセスによりＳｉメンブレンの貫通ドライエッチングを行ない（図１（ｅ））、ＥＢレジスト剥離によってＳｉメンブレン６に同マスクパターンを形成しする（図１（ｆ））。
【０００５】
完成したＥＢマスクの構造とＳｉメンブレンの拡大図を図２に示す。ＥＢマスクは半導体製造工程のＥＢリソグラフィプロセスにおいて、Ｓｉメンブレン６上で電子線を透過する領域と吸収もしくは散乱する領域に分けられ、マスクパターンが半導体ウェハに転写される。
【０００６】
しかしながら近年、半導体ウェハ基板は大口径化の傾向にあり、同時に半導体ウェハの原版であるＥＢマスクも４インチウェハから８インチウェハへと大口径化が進んでいる。これに伴ない、ＥＢレジストの内部応力によって発生するＥＢマスク基板の反りに起因するパターンの位置ずれが問題になってきている。また、Ｓｉメンブレンの薄膜化も進んでおり、ＥＢレジストの内部応力がストラット間のＳｉメンブレンの反りを発生させ、ローカルなパターンの位置ずれをも生じさせている。図３は、従来方法で作成したＥＢマスクの基板の反りを断面で模式的に示した説明図である。図３（ａ）はＥＢレジストコート直後の基板を断面で、図３（ｂ）はベーク及び冷却後の基板を断面で示す。ＥＢレジストは、ベークによりそれまで含まれていた溶剤成分が揮発し硬化する。その後、冷却によってＥＢレジストとＳｉメンブレンは共に温度が下がるが、それぞれの熱膨張係数の差異によりＥＢレジストには引っ張り応力が生じ、Ｓｉメンブレンには圧縮応力が生じる。Ｓｉ（単結晶）の熱膨張係数は２．５×１０−６／℃であるのに対し、一般的なレジストの熱膨張係数は１０〜１００×１０−６／℃と、Ｓｉよりもはるかに大きい。この結果、図３（ｂ）に示すような基板の反りが生じる。この状態のままＥＢ描画機によりマスクパターンを描画するが、現像及びレジスト剥離後にはレジスト層がなくなるので、基板の応力が開放され反りがなくなる（図３（ｃ））。これによって、描画時のマスクパターンの位置とレジスト剥離後のマスクパターンの位置が異なり、つまりパターンの位置ずれが生じる。また、各ストラット間においても、同様の原因により、Ｓｉメンブレンに反りが生じる（図３（ｄ，ｅ））。
【０００７】
これまでのＥＢマスクの基板サイズ（４インチ以下）とＳｉメンブレン厚（２０μｍ以上）であればＳｉメンブレンの剛性が高いため、同程度の応力値でも位置ずれは小さく、許容範囲内であったが、基板の大口径化とＳｉメンブレンの薄膜化により基板の外周付近におけるパターンのグローバルな位置ずれやＳｉメンブレン内のローカルな位置ずれが大きくなり、パターンの位置精度が許容範囲を超えてしまう問題が発生する。この問題によってＥＢマスクの品質低下や不良を引き起こす。
【０００８】
【発明が解決しようとする課題】
本発明の課題はＥＢリソグラフィプロセスに用いるＥＢマスク製造方法において、ＥＢレジストの内部応力の緩和を行ないマスク基板及びＳｉメンブレンの反りを低減することで、ＥＢマスクの信頼性向上及び不良発生を低減させるＥＢマスクの製造方法及びＥＢマスク並びにそれを用いたＥＢ露光方法を提供する。
【０００９】
【課題を解決するための手段】
本発明は、かかる課題に鑑みなされたものであり、請求項１の発明は、ＥＢリソグラフィプロセスに用いるＥＢマスクの製造方法において、基板上に設けたレジストにマスクパターンを設けるとともに、レジストの内部応力の伝達を緩和あるいは遮断するパターンを設けることを特徴とするＥＢマスクの製造方法としたものである。
【００１０】
本発明の請求項２の発明は、前記内部応力を緩和あるいは遮断するパターンは、マスクパターンのメインパターン周辺部に設けられていることを特徴とする請求項１に記載のＥＢマスクの製造方法としたものである。
【００１１】
本発明の請求項３の発明は、ＥＢリソグラフィプロセスに用いるＥＢマスクの製造方法において、基板上に設けたレジストに、基板の反りを低減するパターンを設けた後に、マスクパターンを設けることを特徴とする請求項１または２に記載のＥＢマスクの製造方法としたものである。
【００１２】
本発明の請求項４の発明は、前記内部応力を緩和あるいは遮断するパターン、及び基板の反りを低減するパターンは、線形形状であることを特徴とする請求項１〜３いずれか１項に記載のＥＢマスクの製造方法としたものである。
【００１３】
本発明の請求項５の発明は、線形形状のパターンが、ＥＢソグラフィプロセスに用いるマスクパターン領域の周辺部のストラットと呼ばれる支柱領域に設けられ、リソグラフィにより転写されないことを特徴とする請求項４に記載のＥＢマスクの製造方法としたものである。
【００１４】
本発明の請求項６の発明は、請求項１〜５いずれか１項に記載のＥＢマスクの製造方法により、製造されたことを特徴とするＥＢマスクとしたものである。
【００１５】
本発明の請求項７の発明は、請求項６に記載のＥＢマスクにＥＢ（電子ビーム）を照射し、転写パターンの形状を成形する工程を具備することを特徴とするＥＢ露光方法としたものである。
【００１６】
【発明の実施の形態】
本発明の実施の形態の例を、図を用いて説明する。
本発明は上記課題を達成するために、ＥＢマスク等のパターンデータ作成の段階で、メインパターン周辺部に応力緩和パターンを作成する。メインパターンは通常、ストラット間の１つのメンブレンを１チップとして、チップごとにまとまって配置されているので、チップを囲むように、かつ支柱（ストラット）上に、応力緩和パターンを作成すれば良い。応力緩和パターンは、ＥＢマスク製造プロセス中でメンブレン上に塗布されたＥＢレジストに描画され、現像によってレジストパターンとして形成される。応力緩和パターンが形成され、メンブレンの反りが改善された後に、メインパターンを描画・現像する。
【００１７】
本発明に係る応力緩和パターンを入れたレジストパターンの例を模式的に示した説明図を図４に示す。図４（ａ）は平面で，図４（ｂ）は（ａ）のＡ−Ａ’部分を断面で示す。形成された応力緩和パターン１２（レジスト抜き部）により、メインパターン１４（図５）の描画領域１３に存在するＥＢレジストの内部応力を緩和し、Ｓｉメンブレンの反りを緩和する。次に、図５（ｃ、ｄ）に示すように、メインパターン１４をＥＢ描画・現像により形成する。このとき、図５（ｃ）は平面で，図５（ｄ）は（ｃ）のＡ−Ａ’部分を断面で示した。
【００１８】
図４、図５では、応力緩和パターン１２は線状の形状を例示したが、その線のパターンは実線とは限らず、点線、破線等でも良い。さらに、曲線でもよく、応力が緩和できれば形状にこだわらない。また、線幅は支柱の幅よりも小さければ、特に限定しない。図６は、本発明の製造方式のＥＢマスク製造工程によって作製されたＥＢマスクの例を、断面で模式的に示した説明図である。図の例のように、ＥＢレジスト上の応力緩和パターンは、最終的にＥＢマスクが完成したとき、Ｓｉメンブレン６にパターニングされるが、支柱７（ストラット）上であるため、その後の半導体製造プロセス中のＥＢリソグラフィプロセスにおいてＥＢ露光されない領域であり、ＥＢマスクとしての機能は全く失われない。
【００１９】
また、ＥＢマスク基板の反り防止に設ける応力緩和パターンは、ＥＢマスク全体に一様に設けることが望ましい。緩和の度合いが異なると反りが残ってしまう可能性がある。
【００２０】
なおこのように反りを緩和する場合は、応力緩和パターンを描画・現像した後に、メインパターンを描画するため、ＥＢレジストとしてポジタイプのものが利用できる。
【００２１】
このようにして、ＥＢマスク製造プロセス中に発生するＥＢレジスト内部応力を緩和し、基板全体としての反りと各メンブレンでの反りを低減することでパターンの位置精度を向上することが出来るため、ＥＢマスク製品の信頼性および不良品の低減が可能になる。なお、ＥＢマスク製造プロセスの加工工程が大きく増えることはないので、製造コストへの負担はほとんどない。また以上のようにして作成されたＥＢマスクを用いて半導体へＥＢ露光する方法によると、半導体ウェハ基板上に形成されたパターンに対し、精度良いパターン露光が可能となり、その結果、半導体等の製造を高い歩留まりで行うことが出来る。
【００２２】
【実施例】
次に本発明の実施例を示す。本方式を用いて半導体集積回路用のＥＢマスクを以下の手順で作製した。
【００２３】
ＥＢマスクの基板には、Ｓｉメンブレン層／ＳｉＯ２／Ｓｉ支持基板の厚さが、それぞれ２μｍ／１μｍ／７２５μｍの８インチＳＯＩウェハ（信越半導体社製）を用いた。
【００２４】
まず、ＳＯＩウェハの裏面加工を行なった。ＳＯＩウェハの裏面（Ｓｉ支持基板面）にフォトレジストＰＭＥＲ  Ｐ−ＬＡ９００（東京応化工業社製）をスピンコータ（ＭＴＣ社製）により膜厚２０μｍコートし、オーブンにて１３０℃３０分ベークした。次に、ストラットパターンをフォトレジストに形成するため、あらかじめストラットパターンが形成されたフォトマスクを用い、両面アライナーＰＥＭ−８００（ユニオン光学製）によりコンタクト露光した。続いて、アルカリ現像液ＰＭＥＲ  Ｐ−７Ｇ（東京応化工業社製）により現像し、フォトレジスト上にストラットパターンを形成した。次に、ＩＣＰドライエッチング装置Ｍｕｌｔｉｐｌｅｘ  ＩＣＰ（ＳＴＳ社製）によりＳｉ支持基板をエッチングした後、Ｏ２プラズマアッシング装置ＰＡＣＫ−ＩＩＩ（ワイ・エイ・シー）によりレジスト剥離を行い、希フッ酸（５ｗｔ％）によりＳｉＯ２層を除去し、Ｓｉ支持基板のＳｉ支柱（ストラット）パターン形成が完了する。裏面加工後のＳＯＩウェハの説明図を図７に示す。図７（ａ）は裏面の全体像で、（ｂ）はその拡大図、（ｃ）はその斜視図である。今回作製したストラットパターンは幅１５０μｍ、１メンブレンのエリアサイズは１０００μｍ角とし、メンブレン数（チップ数）は９０×９０個のマトリクス状に配置した。ストラットと各メンブレンの大きさをこの寸法にしたのは、６５ｎｍ技術ノードの半導体製造技術に期待されているＥＰＬ（Ｅｌｅｃｔｒｏｎ  Ｐｒｏｊｅｃｔｉｏｎ  Ｌｉｔｈｏｇｒａｐｈｙ）方式に用いられるＥＢマスクを狙ったものである。
【００２５】
次に、ＳＯＩウェハの表面加工を行なう。まず、ＥＢマスクのＳｉメンブレン部にパターニングする半導体パターンデータとＳｉ支柱（ストラット）上のＳｉメンブレン部にパターニングする応力緩和パターンデータをＣＡＤ（Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）により作成し、描画データへ変換した。半導体パターンデータの１チップの大きさは、ＥＢマスクの１メンブレンのエリアよりも小さい７００μｍ角で作成し、応力緩和パターンデータは、ストラットの幅１５０μｍよりも小さい線幅１００μｍを有するラインを作成した。
【００２６】
次に、ＳＯＩウェハの表面（Ｓｉメンブレン層）にポジ型ＥＢレジストＺＥＰ−５２０（日本ゼオン社製）を、スピンコータ（ＭＴＣ社製）にて５０００Å厚でコートした。次に、ホットプレートにて１８０℃、５分のベークを実施した。続いて、上述の通り作成した応力緩和パターンデータを、ＥＢ描画機ＪＢＸ７０００ＭＶ（日本電子社製）にて、ＥＢレジスト上に描画・現像することで、ＥＢレジストに応力緩和パターンを形成した。これにより、ＥＢレジスト中に存在する引っ張り応力が緩和され、ウェハ全体及びＳｉメンブレンの反りが緩和された。その後、ＥＢ描画機ＪＢＸ７０００ＭＶにより半導体パターンデータを描画・現像し、Ｏ２プラズマアッシング装置によりＥＢレジスト剥離を行ない、ＥＢマスクを作製した。
【００２７】
ＥＢレジストに応力緩和パターンを有しない従来方式と、応力緩和パターンを有する本発明方式のそれぞれの場合について、共にＳＯＩ表面側の半導体パターンデータを描画・現像直後（レジスト剥離は行なわない状態）の基板全体の高さ分布を非接触形状測定装置（ソニー製）にて測定した。その結果を図８に示す。図８（ａ）は表面（Ｓｉメンブレン）側から見た８インチＳＯＩウェハ１５と高さ分布測定における座標を示し、（ｂ）は従来方式での高さ分布測定結果、（ｃ）は本発明方式での高さ分布測定結果である。共に基板全体として、下に凸の反りを示したが、従来方式ではレンジで約１０μｍの高さ分布を持つのに対し、本発明方式ではレンジで約２μｍの高さ分布であった。従って、基板全体の反りが低減していることが分かる。
【００２８】
次に、ＥＢレジストに応力緩和パターンを有しない従来方式と、応力緩和パターンを有する本発明方式のそれぞれの場合について、共にＳＯＩ表面側の半導体パターンデータを描画・現像直後（レジスト剥離は行なわない状態）の全てのメンブレン部分の高さを二光束干渉計（ニコン製）を用いて測定した。結果を図９に示す。従来方式と比較して、本発明方式では、全メンブレン高さの平均値及び高さ分布（レンジ）のどちらも大幅に向上した。
【００２９】
【発明の効果】
本発明は、ＥＢマスク製造プロセス中に発生するＥＢレジスト内部応力を緩和し、基板全体の反りと各メンブレン内の反りを低減することでパターンの位置精度を向上することが出来る。従って、ＥＢマスク製品の信頼性および不良品の低減が可能になる。さらに製品の収率も向上するので、ＥＢマスク製造コストのコストダウンにもなる。
【００３０】
さらに、本発明方式によって作製されたＥＢマスクを使用した、半導体製造プロセス中のＥＢ露光方法によると、半導体基板上に形成されたＥＢレジストに対し、精度良いパターン露光が長期間可能となり、その結果、半導体の製造は高い歩留まりで行うことが出来る。
【図面の簡単な説明】
【図１】従来のＥＢマスクの製造工程の一例を断面で模式的に示した説明図である。
【図２】従来の半導体製造プロセスにおけるＥＢマスクの構造を斜視で模式的に示した説明図である。
【図３】従来の製造方式のＥＢマスク製造工程での基板全体の反り（ａ〜ｃ）とメンブレンの反り（ｄ，ｅ）の状況を断面で示した説明図である。
【図４】本発明の製造方式のＥＢマスク製造工程でＥＢレジストに応力緩和パターンを形成したときの応力緩和パターンの位置を平面で模式的に示した説明図である。
【図５】本発明の製造方式のＥＢマスク製造工程でＥＢレジスト応力緩和パターン形成後に、メインパターンを形成した状態を平面で模式的に示した説明図である。
【図６】本発明の製造方式のＥＢマスク製造工程によって作製されたＥＢマスクの例を、断面で模式的に示した説明図である。
【図７】実施例のＥＢマスク作成の工程で、裏面加工後の構造を模式的に示した説明図である。
【図８】実施例で使用した従来方式および本発明方式のＥＢマスク製造工程中のＥＢマスク基板全体の高さ分布を示した図である。
【図９】実施例で使用した従来方式および本発明方式のＥＢマスク製造工程中のメンブレンの高さを示した表である。
【符号の説明】
１  ・・・・Ｓｉ層
２  ・・・・ＳｉＯ２層
３  ・・・・Ｓｉ支持基板
４  ・・・・ＳＯＩウェハ表面（Ｓｉ層側）
５  ・・・・ＳＯＩウェハ裏面（Ｓｉ支持基板側）
６  ・・・・Ｓｉメンブレン
７・・・・支柱（ストラット）
８  ・・・・ＥＢレジスト
９  ・・・・ＥＢレジスト中のマスクパターン
１０  ・・・・Ｓｉメンブレン上のマスクパターン
１１  ・・・・電子線（ＥＢ）
１２  ・・・・応力緩和パターン
１３  ・・・・メインパターンの描画領域
１４  ・・・・メインパターン
１５  ・・・・８インチＳＯＩウェハ
【図１】
2004356363.tif 000003
【図２】
2004356363.tif 000004
【図３】
2004356363.tif 000005
【図４】
2004356363.tif 000006
【図５】
2004356363.tif 000007
【図６】
2004356363.tif 000008
【図７】
2004356363.tif 000009
【図８】
2004356363.tif 000010
【図９】
2004356363.tif 000011