【事件の表示】
　平成　５年特許願第　４６４１５号「基板電圧検知回路、基板電圧発生回路および半導体メモリ装置」拒絶査定不服審判事件〔平成　６年　９月１６日出願公開、特開平　６−２５９９６４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１.手続の経緯、本願発明
　本願は、平成５年３月８日の出願であって、平成１４年１０月２４日付けで拒絶査定がなされ、これに対して同年１１月２８日付けで審判請求がなされ、その後平成１６年２月２５日付けで当審から拒絶の理由が通知され、これに対して同年４月２８日付けで手続補正がなされたものである。
　本願の請求項１に係る発明（以下、「本願発明」という。）は、上記平成１６年４月２８日付けの手続補正によって補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１に記載された次のとおりのものと認める。
「ソースが電源電圧に接続され、ゲートが制御信号に接続され、ドレインが第１のノードに接続されたＰチャネル型ＭＯＳトランジスタと、
　ソースが第２のノードに接続され、ゲートが前記制御信号に接続され、ドレインが前記第１のノードに接続されたスイッチングトランジスタとしての機能を有する第１のＮチャネル型ＭＯＳトランジスタと、
　前記第２のノードと基板電圧との間に、少なくとも１つ以上のＮチャネル型ＭＯＳトランジスタが直列に接続されたＮチャネル型ＭＯＳトランジスタ群とを備え、
　前記Ｎチャネル型ＭＯＳトランジスタ群の各トランジスタはゲートとドレインが接続されており、
　前記第１のノードの出力信号を基板電圧検知信号とし、
　前記制御信号を周期的に論理電圧Ｌにすることにより、前記制御信号が論理電圧Ｌであるときのみ前記基板電圧検知回路を動作させることを特徴とする基板電圧検知回路。」
　
２．引用例に記載されている発明
　これに対し、当審の拒絶の理由に引用した、特開平２−１４５６０号公報（以下、「引用例１」という。）には、ダイナミック型半導体記憶装置に用いる基板電圧検出回路を示す第１１図に関して、
「さらに、第１１図は、第９図の基板電位検出回路２２の構成例を示す回路図である。第１１図に示した基板電位検出回路２２は、インバータ２２１および２２２と、ＰチャネルトランジスタＱＤ１と、ＮチャネルトランジスタＱＤ２およびＱＤ３とから構成される。また、ＮチャネルトランジスタＱＤ２，ＱＤ３のしきい値電圧をそれぞれＶＤ２，ＶＤ３とする。まず、ＶＢＢ＞−（ＶＤ２＋ＶＤ３）のときには、トランジスタＱＤ２は非導通状態なので、ノードＮ１のレベルはＰチャネルトランジスタＱＤ１によって高レベルとなる。すなわち、内部ノードＮＤにおける出力レベルは高レベルとなる。一方、ＶＢＢ≦−（ＶＤ２＋ＶＤ３）のときには、トランジスタＱＤ２は導通状態となる。このとき、トランジスタＱＤ１とトランジスタＱＤ２とのサイズの比を適当に選んでおけば、ノードＮ１におけるレベルを低レベルにすることができる。すなわち、ノードＮＤにおける出力レベルは低レベルとなる。」（第４頁左上欄第１４行〜右上欄第１２行）
と記載されている。
　ここで、上記ＰチャネルトランジスタＱＤ１のソースには電源電圧が供給され、該ＰチャネルトランジスタＱＤ１のドレインと上記ＮチャネルトランジスタＱＤ２のドレインが接続されて、その接続点が第１のノードＮ１であることは明らかである。
　また、上記ＮチャネルトランジスタＱＤ３のドレインは第２のノードＮ２に接続されていることは明らかであって、第１１図の結線図から、該ＮチャネルトランジスタＱＤ３のゲートとドレインは接続されていることは明らかである。
　さらに、第１１図の結線図から、上記ＰチャネルトランジスタＱＤ１のゲートと上記ＮチャネルトランジスタＱＤ２のゲートとは共に共通端子に接続されていて、該ＮチャネルトランジスタＱＤ２のゲートには、前記共通端子を介して、該ＰチャネルトランジスタＱＤ１のゲートと同じ接地電位が供給されて、常時動作する構成であることは明らかであるので、
引用例１には、
「ソースが電源電圧に接続され、ゲートが接地電位に接続され、ドレインが第１のノード（Ｎ１）に接続されたＰチャネル型ＭＯＳトランジスタ（ＱＤ１）と、
　ソースが第２のノード（Ｎ２）に接続され、ゲートが前記接地電位に接続され、ドレインが前記第１のノード（Ｎ１）に接続された第１のＮチャネル型ＭＯＳトランジスタ（ＱＤ２）と、
　前記第２のノード（Ｎ２）と基板電圧（ＶＢＢ）との間に、接続されたＮチャネル型ＭＯＳトランジスタ（ＱＤ３）とを備え、
　前記Ｎチャネル型ＭＯＳトランジスタ（ＱＤ３）はゲートとドレインが接続されており、
　前記第１のノード（Ｎ１）の出力を基板電位検出信号（ＮＤ）とし、    　前記基板電位検出回路を常時動作させる基板電位検出回路。」
に関する発明（以下、「引用例１記載発明」という。）が記載されている。
　
　また、当審の拒絶理由に引用した特開平４−３０７７６３号公報（以下、「引用例２」という。）には、半導体集積回路に関して、図面と共に以下の記載がなされている。
（イ）【従来の技術】従来の、この種の半導体集積回路においては、図２に一例が示されるように、電源（電圧Ｖｃｃ）と基板電位Ｖｂ間に、基板電位検出部として、ＰＭＯＳトランジスタ１２とＮＭＯＳトランジスタ１３および１４が直列に接続されており、ＰＭＯＳトランジスタ１２のゲートは接地電位に設定され、ＮＭＯＳトランジスタ１３および１４は、電源から基板電位Ｖb に対応して順方向となるようにダイオード接続されている。この基板電位検出部の節点Ａにおける検出出力は、インバータ１５に入力されて反転され、端子２９より出力される。この基盤電位検出部においては、常時電源から基盤電位Ｖb に電流が流れており、変動する基板電位に対応する節点Ａの電位により、基板電位Ｖb の変動が検知される。（段落【０００２】）
（ロ）節点Ａにおける検知出力は、インバータ１５により反転され、所定の基板電位発生回路（図示されない）に入力されるが、基板電位Ｖb が所望の電位よりも上昇した場合には、この基板電位発生回路は動作するように制御され、また基板電位Ｖb が所定の電位以下に低下した場合には、当該基板電位発生回路は動作を停止するように制御される。（段落【０００３】）
（ハ）【発明が解決しようとする課題】上述した従来の半導体集積回路においては、動作条件上、基板電位検出部において、電源より基板電位に対して常時定常電流を流さざるを得ないという欠点がある。（段落【０００４】）
（ニ）ＰＭＯＳトランジスタ３、ＮＭＯＳトランジスタ４および５より成る基板電位検出部の構成については従来例の場合と同様であるが、ＰＭＯＳトランジスタ３のゲートに制御信号１０１が入力されている点のみが従来例と異なっている。ＰＭＯＳトランジスタ３においては、端子２３を介してゲートに入力される制御信号１０１により制御されて、周期的に導通／遮断の状態が繰返されており、導通時の期間においては基板電位を検出する機能を有しているものの、遮断時の期間においては基板電位を検出する機能は失われている。（段落【０００９】）
（ホ）端子２３よりゲート入力される制御信号１０１を介して、ＰＭＯＳトランジスタ３が導通状態にある期間においては、第１の相補型トランスファゲートおよび第２の相補型トランスファゲートは、制御信号１０１および１０２を介して、それぞれ導通状態および遮断状態にあり、従って、基板電位検出部の検出出力である節点Ａの電位は、第１の相補型トランスファゲートにおけるＮＭＯＳトランジスタ６を介して、インバータ８に入力されて反転され、端子２８より出力されて所定の基板電位発生回路（図示されない）に送られて、当該基板電位発生回路の動作／停止に対する制御が行われる。この点については、前述の従来例の場合と同様である。（段落【００１０】）
（ヘ）次に、端子２３よりゲート入力される制御信号１０１を介して、ＰＭＯＳトランジスタ３が遮断状態にある期間においては、第１の相補型トランスファゲートおよび第２の相補型トランスファゲートは、制御信号１０１および１０２を介して、それぞれ遮断状態および導通状態にあり、この場合においては、基板電位検出部の検出出力である節点Ａの電位はラッチされ、端子２８より出力されることはない。即ち、基板電位検出機能が失われている期間においては、電源から基板電位Ｖb に対して電流が流れることは阻止される（段落【００１１】）
　以上の記載から、引用例２には、従来は接地電位に接続されて常時オン状態であったところの、基板電圧検知回路を構成するＰチャネル型ＭＯＳトランジスタ（３）のゲートに、周期的に論理Ｌレベルとなる制御信号を供給して、この論理Ｌレベルの期間だけ基板電圧検知回路に電流を流して該基板検知回路を動作状態とすることにより、上記Ｐチャネル型ＭＯＳトランジスタ（３）を介して基板に流れこむ電流を減らすこと、が記載されている。
　
３．本願発明と引用例１記載発明との対比
　本願発明と引用例１記載発明とを対比すると、引用例１記載発明の「基板電位検出信号（ＮＤ）」及び「基板電位検出回路」は、本願発明の「基板電圧検知信号」及び「基板電圧検知回路」にそれぞれ相当しているものと認められるから、両者は、
「ソースが電源電圧に接続され、ドレインが第１のノードに接続されたＰチャネル型ＭＯＳトランジスタと、
　ソースが第２のノードに接続され、ドレインが前記第１のノードに接続された第１のＮチャネル型ＭＯＳトランジスタと、
　前記第２のノードと基板電圧との間に、接続されたＮチャネル型ＭＯＳトランジスタとを備え、
 　前記Ｎチャネル型ＭＯＳトランジスタはゲートとドレインが接続されており、
　前記第１のノードの出力を基板電圧検知信号とした基板電圧検知回路。」
である点で一致し、以下の点で相違する。
［相違点１］　　
　本願発明では、Ｐチャネル型ＭＯＳトランジスタのゲートとＮチャネル型ＭＯＳトランジスタのゲートに対し、（両ゲートに接続した共通端子を介して）周期的に論理電圧Ｌとなる同じ制御信号を供給し、それに伴って該Ｎチャネル型ＭＯＳトランジスタをスイッチングトランジスタとして機能させて、該信号が論理電圧Ｌであるときのみ基板電圧検知回路を動作させているのに対して、引用例１記載発明では、Ｐチャネル型ＭＯＳトランジスタのゲートとＮチャネル型ＭＯＳトランジスタのゲートに対し、（両ゲートに接続した共通端子を介して）同じ接地電位を供給して基板電圧検知回路を常時動作状態とさせている点。
［相違点２］　
　本願発明では、第２ノードと基板電圧との間に、少なくとも１つ以上のＮチャネル型ＭＯＳトランジスタが直列に接続されたＮチャネルＭＯＳトランジスタ群が設けられているのに対して、引用例１記載発明では、第２ノードと基板電圧との間に、１つのＮチャネル型ＭＯＳトランジスタが設けられている点。
　
４．相違点についての当審の判断
　まず、上記相違点１について検討すると、従来は接地電位に接続されて常時オン状態であったところの、基板電圧検知回路を構成するＰチャネル型ＭＯＳトランジスタ（３）のゲートに、周期的に論理Ｌレベル（本願発明の「論理電圧Ｌ」に相当する）となる制御信号を供給して、この論理Ｌレベルの期間だけ基板電圧検知回路に電流を流して該基板検知回路を動作状態とすることにより、上記Ｐチャネル型ＭＯＳトランジスタ（３）を介して基板に流れこむ電流を減らそうとすることは、上記引用文献２に記載されているように従来公知の技術事項である。
　そして、引用例１記載発明における基板電圧検知回路において、消費電流を減らそうとすることは当業者であれば当然に考慮すべき技術課題であること、及び、ＣＭＯＳ回路であっても、該ＣＭＯＳ回路に電源電圧が供給されている場合には、常に微弱なリーク電流が流れ続けるということが、従来良く知られている技術事項であること（必要ならば、特開昭６０−４８５２５号公報あるいは特開平５−４１６５８号公報を参照のこと。）、及び、引用例１記載発明においては、Ｐチャネル型ＭＯＳトランジスタのゲートとＮチャネル型ＭＯＳトランジスタのゲートに対して、両ゲートに接続した共通端子を介して同じ電圧が供給されていることを考慮するならば、引用例１記載発明に対して上記引用文献２記載の技術を適用し、共通端子を介して両ゲートに供給される「接地電位」に代えて、周期的に論理電圧Ｌとなる制御信号を供給すると共に、これに伴ってＮチャネル型ＭＯＳトランジスタをスイッチングトランジスタとして機能させて、相違点１として掲げた本願発明の構成とすることは当業者が容易に想到し得る程度のものと認められる。
　
　次に、上記相違点２について検討すると、基板電圧検知回路において、ダイオード接続のＮチャネル型ＭＯＳトランジスタを何個直列に接続するかは、検出しようとする基板電圧の大きさに応じて適宜選択し得る事項であるから、引用例１記載発明の「１つのＮチャネル型ＭＯＳトランジスタ」に代えて、少なくとも１つ以上のＮチャネル型ＭＯＳトランジスタが直列に接続されたＮチャネルＭＯＳトランジスタ群として、相違点２として掲げた本願発明の構成とすることは当業者が容易に想到し得る程度のものと認められる。
　そして、本願発明の奏し得る作用・効果は、引用例１記載発明、引用例２及び従来周知の技術事項から当業者が容易に予測し得る程度のものと認められる。
　
　なお、審判請求人は、意見書において、
「しかし、引用文献２では、電源に接続されたＰチャネル型ＭＯＳトランジスタのゲートのみが制御されているのに対して、補正によってさらに相違点を明確にした本願発明では、電源に接続されたＰチャネル型ＭＯＳトランジスタのゲートとともにＰチャネル型ＭＯＳトランジスタと接続されたＮチャネル型ＭＯＳトランジスタのゲートも同時に制御する構造としています。
　この構成により、本願発明は引用文献２よりもより消費電力を低減することのできる構成となり、本願の課題をより効果的に解決できるものであります。」
と述べているが、上述したように、引用例１記載発明における基板電圧検知回路において、消費電流を減らそうとすることは当業者であれば当然考慮すべき技術課題であること、ＣＭＯＳ回路であっても、該ＣＭＯＳ回路に電源電圧が供給されている場合には、常に微弱なリーク電流が流れ続けるということが、従来良く知られている技術事項であること、及び、引用例１記載発明においては、Ｐチャネル型ＭＯＳトランジスタのゲートとＮチャネル型ＭＯＳトランジスタのゲートに対し、共通端子を介して同じ電圧が供給されていることを考慮するならば、引用例１記載発明において、引用例２に記載されているところの技術思想を適用し、基板電圧検知回路に流れる電流を減らすべく、Ｐチャネル型ＭＯＳトランジスタのゲートと共にＮチャネル型ＭＯＳトランジスタのゲートにも同時に制御信号を供給するように構成することは、当業者が容易に想到し得る程度のものと認められるので、上記審判請求人の主張は採用することができない。
　
　以上のとおりであるから、本願発明は、引用例１記載発明、引用例２及び従来周知の技術事項から当業者が容易に想到し得たものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。