(57)【要約】【課題】オンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ及びその形成方法とプログラム方法の提供。【解決手段】オンシステム及びオフシステムプログラマブル非揮発性メモリを具えたチップは、これらの非揮発性メモリに連接された制御回路と、オンシステムプログラマブル非揮発性メモリに連接された昇圧回路を具え、チップの記録モード下で、該オフシステムプログラマブル非揮発性メモリをプログラムするのに必要な記録電圧はチップ外部より提供され、チップの操作モード下で、該昇圧回路はチップの電源電圧より記録電圧を発生してオンシステムプログラマブル非揮発性メモリに提供し、該オンシステムプログラマブル非揮発性メモリをプログラムする。【選択図】　　　　図２
2004103197.tif 000002
【特許請求の範囲】
【請求項１】
オンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップにおいて、
制御回路と、
該制御回路に連接され、該チップ外部の記録電圧に連接されるときだけプログラムされるオフシステムプログラマブル非揮発性メモリと、
該制御回路に連接され、該制御回路の制御下でプログラムされるオンシステムプログラマブル非揮発性メモリと、
該オンシステムプログラマブル非揮発性メモリに連接され、オンシステムプログラマブル非揮発性メモリをプログラムする時に記録電圧を提供する昇圧回路と、
該制御回路に連接された揮発性メモリと、
該制御回路に連接された入出力ユニットと、
を具えたことを特徴とする、オンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ。
【請求項２】
オフシステムプログラマブル非揮発性メモリ及びオンシステムプログラマブル非揮発性メモリが相互に分離されたことを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ。
【請求項３】
オフシステムプログラマブル非揮発性メモリ及びオンシステムプログラマブル非揮発性メモリが一つのメモリブロックを分割して形成されたことを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ。
【請求項４】
オンシステムプログラマブル非揮発性メモリに連接されたスイッチが昇圧回路に連接されたことを特徴とする、請求項３に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ。
【請求項５】
スイッチが制御回路に連接され、これによりオフシステムプログラマブル非揮発性メモリとオンシステムプログラマブル非揮発性メモリの分配が決定されることを特徴とする、請求項４に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ。
【請求項６】
状態機がオンシステムプログラマブル非揮発性メモリに連接されてその過度の消去を防止することを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ。
【請求項７】
オンシステムプログラマブル非揮発性メモリが複数のメモリセルを具えたフラッシュメモリアレイを具え、各一つのメモリセルにあって一つのフラッシュメモリセルに一つのＭＯＳトランジスタが直列に連接され、該ＭＯＳトランジスタがフラッシュメモリセルの過度の消去を防止することを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ。
【請求項８】
制御回路が状態機プログラムを実行してオンシステムプログラマブル非揮発性メモリの過度の消去を防止することを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ。
【請求項９】
状態機プログラムが予めオフシステムプログラマブル非揮発性メモリに記録されることを特徴とする、請求項８に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ。
【請求項１０】
状態機プログラムが揮発性メモリ中に保存されることを特徴とする、請求項８に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ。
【請求項１１】
制御回路が入出力ユニットを介して改修したい内容を読み込みオンシステムプログラマブル非揮発性メモリに記録することを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ。
【請求項１２】
制御回路がオンシステムプログラマブル非揮発性メモリより読み込んだ内容を揮発性メモリに書き込み、該内容の一部分を改修した後、オンシステムプログラマブル非揮発性メモリに記録することを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ。
【請求項１３】
システム上でチップをプログラムする方法において、該チップはオフシステムプログラマブル非揮発性メモリとオンシステムプログラマブル非揮発性メモリに連接された制御回路と、該オンシステムプログラマブル非揮発性メモリに連接された昇圧回路と、制御回路に連接された揮発性メモリ及び入出力ユニットを具え、該オンシステムプログラマブル非揮発性メモリはフラッシュメモリアレイを具え、該方法は、
オフシステムプログラマブル非揮発性メモリよりプログラムコードを読み取り該制御回路を操作するステップと、
オンシステムプログラマブル非揮発性メモリより内容を読み取り並びに該揮発性メモリに保存するステップと、
該内容の一部分を改修するステップと、
改修後の内容を該オンシステムプログラマブル非揮発性メモリに記録するステップと、
を具えたことを特徴とする、システム上でチップをプログラムする方法。
【請求項１４】
状態機を操作してオンシステムプログラマブル非揮発性メモリの過度の消去を防止するステップを含むことを特徴とする、請求項１３に記載のシステム上でチップをプログラムする方法。
【請求項１５】
状態機プログラムを実行してオンシステムプログラマブル非揮発性メモリの過度の消去を防止するステップを含むことを特徴とする、請求項１３に記載のシステム上でチップをプログラムする方法。
【請求項１６】
システム上でチップをプログラムする方法において、該チップはオフシステムプログラマブル非揮発性メモリとオンシステムプログラマブル非揮発性メモリに連接された制御回路と、該オンシステムプログラマブル非揮発性メモリに連接された昇圧回路と、制御回路に連接された揮発性メモリ及び入出力ユニットを具え、該オンシステムプログラマブル非揮発性メモリは電気的消去可能メモリアレイを具え、該方法は、
オフシステムプログラマブル非揮発性メモリよりプログラムコードを読み取り該制御回路を操作するステップと、
入出力ユニットを介して改修したい内容を読み込むステップと、
改修したい内容をオンシステムプログラマブル非揮発性メモリに記録するステップと、
を具えたことを特徴とする、システム上でチップをプログラムする方法。
【請求項１７】
オンシステムプログラマブル非揮発性チップとオフシステムプログラマブル非揮発性チップを形成する方法において、
チップ中にあって制御回路を形成するステップと、
オフシステムプログラマブル非揮発性メモリを該制御回路に連接するステップと、
オンシステムプログラマブル非揮発性メモリを該制御回路に連接するステップと、
昇圧回路を該オンシステムプログラマブル非揮発性メモリに連接するステップと、
揮発性メモリを該制御回路に連接するステップと、
入出力ユニットを該制御回路に連接するステップと、
を具え、そのうち、該オフシステムプログラマブル非揮発性メモリの記録電圧は該チップの外部より供給され、オンシステムプログラマブル非揮発性メモリの記録電圧は昇圧回路より供給されることを特徴とする、オンシステムプログラマブル非揮発性チップとオフシステムプログラマブル非揮発性チップを形成する方法。
【請求項１８】
状態機をオンシステムプログラマブル非揮発性メモリに連接して、オンシステムプログラマブル非揮発性メモリの過度の消去を防止するステップを具えたことを特徴とする、請求項１７に記載のオンシステムプログラマブル非揮発性チップとオフシステムプログラマブル非揮発性チップを形成する方法。
【請求項１９】
状態機プログラムをオフシステムプログラマブル非揮発性メモリに記録してオンシステムプログラマブル非揮発性メモリの過度の消去を防止するステップを具えたことを特徴とする、請求項１７に記載のオンシステムプログラマブル非揮発性チップとオフシステムプログラマブル非揮発性チップを形成する方法。
【請求項２０】
一つのメモリブロックを分割してオフシステムプログラマブル非揮発性メモリとオンシステムプログラマブル非揮発性メモリとなすステップを具えたことを特徴とする、請求項１７に記載のオンシステムプログラマブル非揮発性チップとオフシステムプログラマブル非揮発性チップを形成する方法。
【請求項２１】
オンシステムプログラマブル非揮発性メモリに連接したスイッチを昇圧回路に連接するステップを具えたことを特徴とする、請求項１７に記載のオンシステムプログラマブル非揮発性チップとオフシステムプログラマブル非揮発性チップを形成する方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一種のプログラマブルチップに係り、特に、オンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ及びその形成方法とプログラム方法に関する。
【０００２】
【従来の技術】
電気的プログラマブル可能な非揮発性メモリ、例えばフラッシュメモリ及び電気的消去及びプログラム可能（ｅｌｅｃｔｒｉｃａｌｌｙ　ｅｒａｓａｂｌｅ
ｐｒｏｇｒａｍｍａｂｌｅ）なメモリは、昇圧（ｐｕｍｐｉｎｇ）回路をメモリアレイの傍らに配置する必要があり、これによりメモリに対してプログラム或いは消去する期間に必要とされる高電圧を供給し、この高電圧は電源電圧の数倍とされて、昇圧のレベルと関係がある。このほか、一度に比較的多くのビットを書き込んで書き込み時間を短縮し、プログラム速度を早めるために、昇圧回路はまた大電流装置とされ、高電圧及び大電流により、昇圧回路は相当に大きなチップ面積を占拠し、その製造コストも比較的高い。しかし、このような回路はただプログラム時或いは消去時に作用するだけであり、このため大きなチップ面積を浪費し並びに不経済である。昇圧回路のほかに、メモリアレイにはプログラム或いは消去のための余分の補助回路が提供され、例えば、フラッシュメモリ中の状態機（ｓｔａｔｅ　ｍａｃｈｉｎｅ）がフラッシュメモリセルが過度に消去されるのを防止するために用いられ、これらの回路が更にチップ面積を消耗し製造コストを増加させた。
【０００３】
標準型メモリ装置に関しては、記憶容量が膨大で、そのメモリアレイの面積が相当に巨大となり、このため昇圧回路及び状態機の占有する面積比率はあまり高くないが、その他のタイプのチップ、例えばマイクロコントローラ及びディジタル信号処理機（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｅｒ；ＤＳＰ）では、高い書き込み効率を維持するため、昇圧回路及び状態機の占有する面積比率が非常に高くなる。図１は典型的なマイクロコントローラの表示図であり、マイクロコントローラ１０中、ＣＰＵ１２がＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｅｓｓ　Ｍｅｍｏｒｙ）１４、入出力（Ｉ／Ｏ）ユニット１５、マルチタイムプログラマブル（ＭＴＰ）メモリ１６に連接され、後者にはＣＰＵ１２のプログラムコード及び多くのマイクロコントローラ１０が応用する装置のデータコードが記録される。ＭＴＰメモリ１６をプログラムするため、昇圧回路１８を利用し、電源電圧ＶＤＤ及び接地電圧ＧＮＤより記録電圧ＶＰＰ及びＶＮＮが発生し、ＭＴＰメモリ１６に供給される。ＭＴＰメモリ１６がフラッシュメモリを使用している場合は、さらに状態機２０が消去時のＭＴＰメモリ１６の過度の消去を防止するために用いられる。これらの昇圧回路１８及び状態機２０は相当な比率でチップ面積を占有する。チップ面積を縮小し製造コストを下げるために、Ｙｕ氏等が本件出願人に譲渡した米国特許によると、昇圧回路及び享受する制御回路が個別のチップより移出されて共用回路とされ、個別のチップ中には僅かにメモリアレイと僅かな制御回路のみが保留される（特許文献１参照。）。
【０００４】
一般には、マイクロコントローラ１０は出荷後、そのＣＰＵ１２のプログラムはほとんど更新されないが、多くの応用において、ＭＴＰメモリ１６中のデータコードには更新或いは改修が必要となる。言い換えると、ある種の要求にあってＭＴＰメモリ１６の内容は改修に便利な部分を有する。しかし、チップ上にあって製造完成したメモリ２２であっても、或いは面積縮減と製造コスト削減のために昇圧回路１８及び状態機２０を除去した場合も、使用者がシステム上でチップをプログラムすることができず、これは、ＭＴＰメモリ１６中にＣＰＵ１２のプログラムコードが保存されているために、マイクロコントローラ１０がそれ自身のＭＴＰメモリ１６をプログラムできないことによる。
【０００５】
本文中のプログラマブル非揮発性メモリは完全なメモリの昇圧回路と状態機を以外の部分を指すか、或いはメモリアレイ及びその必要とする僅かな制御回路、例えばデコーダ及び検出増幅器等とされる。本発明を曖昧としないため、細節は実施例の説明中より省略され、本発明の原理の説明とその理解に影響を与えないものとされる。本文中のプログラマブル非揮発性メモリと一般に称されるプログラマブル非揮発性メモリには区別があり、図１中の点線ブロック２２は一般に称されるプログラマブル非揮発性メモリを表示し、これにより読者はこの部分の本発明の原理により設計された実施例を明白に理解できる。
【０００６】
【特許文献１】
米国特許第６３８５７３号明細書
【０００７】
【発明が解決しようとする課題】
本発明の目的は、オンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップ及びその形成方法とプログラム方法を提供することにある。
【０００８】
本発明によると、一つのチップ中にあって、制御回路がオンシステムプログラマブル非揮発性メモリとオフシステムプログラマブル非揮発性メモリに連接され、昇圧回路がオンシステムプログラマブル非揮発性メモリに連接され、揮発性メモリが該制御回路に連接されている。オフシステムプログラマブル非揮発性メモリには制御回路のプログラムコードが記録されている。該制御回路により、該オンシステムプログラマブル非揮発性メモリに対する重複データ書き込みが実行される。該チップは記録モードと操作モードを具え、記録モード下で、オフシステムプログラマブル非揮発性メモリはプログラムされ、その必要な記録電圧はチップ外部より提供される。操作モード下で、オンシステムプログラマブル非揮発性メモリは制御回路により直接プログラムされ、その必要とする記録電圧は昇圧回路より提供される。
【０００９】
【課題を解決するための手段】
請求項１の発明は、オンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップにおいて、
制御回路と、
該制御回路に連接され、該チップ外部の記録電圧に連接されるときだけプログラムされるオフシステムプログラマブル非揮発性メモリと、
該制御回路に連接され、該制御回路の制御下でプログラムされるオンシステムプログラマブル非揮発性メモリと、
該オンシステムプログラマブル非揮発性メモリに連接され、オンシステムプログラマブル非揮発性メモリをプログラムする時に記録電圧を提供する昇圧回路と、
該制御回路に連接された揮発性メモリと、
該制御回路に連接された入出力ユニットと、
を具えたことを特徴とする、オンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップとしている。
請求項２の発明は、オフシステムプログラマブル非揮発性メモリ及びオンシステムプログラマブル非揮発性メモリが相互に分離されたことを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップとしている。
請求項３の発明は、オフシステムプログラマブル非揮発性メモリ及びオンシステムプログラマブル非揮発性メモリが一つのメモリブロックを分割して形成されたことを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップとしている。
請求項４の発明は、オンシステムプログラマブル非揮発性メモリに連接されたスイッチが昇圧回路に連接されたことを特徴とする、請求項３に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップとしている。
請求項５の発明は、スイッチが制御回路に連接され、これによりオフシステムプログラマブル非揮発性メモリとオンシステムプログラマブル非揮発性メモリの分配が決定されることを特徴とする、請求項４に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップとしている。
請求項６の発明は、状態機がオンシステムプログラマブル非揮発性メモリに連接されてその過度の消去を防止することを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップとしている。
請求項７の発明は、オンシステムプログラマブル非揮発性メモリが複数のメモリセルを具えたフラッシュメモリアレイを具え、各一つのメモリセルにあって一つのフラッシュメモリセルに一つのＭＯＳトランジスタが直列に連接され、該ＭＯＳトランジスタがフラッシュメモリセルの過度の消去を防止することを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップとしている。
請求項８の発明は、制御回路が状態機プログラムを実行してオンシステムプログラマブル非揮発性メモリの過度の消去を防止することを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップとしている。
請求項９の発明は、状態機プログラムが予めオフシステムプログラマブル非揮発性メモリに記録されることを特徴とする、請求項８に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップとしている。
請求項１０の発明は、状態機プログラムが揮発性メモリ中に保存されることを特徴とする、請求項８に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップとしている。
請求項１１の発明は、制御回路が入出力ユニットを介して改修したい内容を読み込みオンシステムプログラマブル非揮発性メモリに記録することを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップとしている。
請求項１２の発明は、制御回路がオンシステムプログラマブル非揮発性メモリより読み込んだ内容を揮発性メモリに書き込み、該内容の一部分を改修した後、オンシステムプログラマブル非揮発性メモリに記録することを特徴とする、請求項１に記載のオンシステムプログラマブル非揮発性メモリ及びオフシステムプログラマブル非揮発性メモリを具えたチップとしている。
請求項１３の発明は、システム上でチップをプログラムする方法において、該チップはオフシステムプログラマブル非揮発性メモリとオンシステムプログラマブル非揮発性メモリに連接された制御回路と、該オンシステムプログラマブル非揮発性メモリに連接された昇圧回路と、制御回路に連接された揮発性メモリ及び入出力ユニットを具え、該オンシステムプログラマブル非揮発性メモリはフラッシュメモリアレイを具え、該方法は、
オフシステムプログラマブル非揮発性メモリよりプログラムコードを読み取り該制御回路を操作するステップと、
オンシステムプログラマブル非揮発性メモリより内容を読み取り並びに該揮発性メモリに保存するステップと、
該内容の一部分を改修するステップと、
改修後の内容を該オンシステムプログラマブル非揮発性メモリに記録するステップと、
を具えたことを特徴とする、システム上でチップをプログラムする方法としている。
請求項１４の発明は、状態機を操作してオンシステムプログラマブル非揮発性メモリの過度の消去を防止するステップを含むことを特徴とする、請求項１３に記載のシステム上でチップをプログラムする方法としている。
請求項１５の発明は、状態機プログラムを実行してオンシステムプログラマブル非揮発性メモリの過度の消去を防止するステップを含むことを特徴とする、請求項１３に記載のシステム上でチップをプログラムする方法としている。
請求項１６の発明は、システム上でチップをプログラムする方法において、該チップはオフシステムプログラマブル非揮発性メモリとオンシステムプログラマブル非揮発性メモリに連接された制御回路と、該オンシステムプログラマブル非揮発性メモリに連接された昇圧回路と、制御回路に連接された揮発性メモリ及び入出力ユニットを具え、該オンシステムプログラマブル非揮発性メモリは電気的消去可能メモリアレイを具え、該方法は、
オフシステムプログラマブル非揮発性メモリよりプログラムコードを読み取り該制御回路を操作するステップと、
入出力ユニットを介して改修したい内容を読み込むステップと、
改修したい内容をオンシステムプログラマブル非揮発性メモリに記録するステップと、
を具えたことを特徴とする、システム上でチップをプログラムする方法としている。
請求項１７の発明は、オンシステムプログラマブル非揮発性チップとオフシステムプログラマブル非揮発性チップを形成する方法において、
チップ中にあって制御回路を形成するステップと、
オフシステムプログラマブル非揮発性メモリを該制御回路に連接するステップと、
オンシステムプログラマブル非揮発性メモリを該制御回路に連接するステップと、
昇圧回路を該オンシステムプログラマブル非揮発性メモリに連接するステップと、
揮発性メモリを該制御回路に連接するステップと、
入出力ユニットを該制御回路に連接するステップと、
を具え、そのうち、該オフシステムプログラマブル非揮発性メモリの記録電圧は該チップの外部より供給され、オンシステムプログラマブル非揮発性メモリの記録電圧は昇圧回路より供給されることを特徴とする、オンシステムプログラマブル非揮発性チップとオフシステムプログラマブル非揮発性チップを形成する方法としている。
請求項１８の発明は、状態機をオンシステムプログラマブル非揮発性メモリに連接して、オンシステムプログラマブル非揮発性メモリの過度の消去を防止するステップを具えたことを特徴とする、請求項１７に記載のオンシステムプログラマブル非揮発性チップとオフシステムプログラマブル非揮発性チップを形成する方法としている。
請求項１９の発明は、状態機プログラムをオフシステムプログラマブル非揮発性メモリに記録してオンシステムプログラマブル非揮発性メモリの過度の消去を防止するステップを具えたことを特徴とする、請求項１７に記載のオンシステムプログラマブル非揮発性チップとオフシステムプログラマブル非揮発性チップを形成する方法としている。
請求項２０の発明は、一つのメモリブロックを分割してオフシステムプログラマブル非揮発性メモリとオンシステムプログラマブル非揮発性メモリとなすステップを具えたことを特徴とする、請求項１７に記載のオンシステムプログラマブル非揮発性チップとオフシステムプログラマブル非揮発性チップを形成する方法としている。
請求項２１の発明は、オンシステムプログラマブル非揮発性メモリに連接したスイッチを昇圧回路に連接するステップを具えたことを特徴とする、請求項１７に記載のオンシステムプログラマブル非揮発性チップとオフシステムプログラマブル非揮発性チップを形成する方法としている。
【００１０】
【発明の実施の形態】
図２は本発明の第１実施例の表示図である。チップ３０中にあって、制御回路３２はオフシステムプログラマブル非揮発性メモリ３６、オンシステムプログラマブル非揮発性メモリ４２、ＳＲＡＭ３４、入出力ユニット３５に連接され、昇圧回路３８及び状態機４０がオンシステムプログラマブル非揮発性メモリ４２に連接され、該オンシステムプログラマブル非揮発性メモリ４２はフラッシュメモリアレイを具えている。チップ３０は、記録モードと操作モードを具え、記録モード下で、オフシステムプログラマブル非揮発性メモリ３６がプログラムされ、操作モード下で、オンシステムプログラマブル非揮発性メモリ４２がプログラムされる。しかし、オフシステムプログラマブル非揮発性メモリ３６に記録する時、チップ３０外部より記録電圧ＶＰＰ及びＶＮＮがオフシステムプログラマブル非揮発性メモリ３６に供給される。オンシステムプログラマブル非揮発性メモリ４２に記録する時は、昇圧回路３８がチップ３０の電源電圧ＶＤＤ及び接地電圧ＧＮＤより発生した記録電圧ＶＰＰ及びＶＮＮをオンシステムプログラマブル非揮発性メモリ４２に供給し、且つ状態機４０がオンシステムプログラマブル非揮発性メモリが過度に消去されるのを防止する。典型的には、オフシステムプログラマブル非揮発性メモリ３６の容量はオンシステムプログラマブル非揮発性メモリ４２の容量より大きく、且つ制御回路３２のプログラムコードはチップ３０出荷前にオフシステムプログラマブル非揮発性メモリ４２に記録され、オンシステムプログラマブル非揮発性メモリ４２にはデータコード、例えば応用端暗号コード、識別コード、周波数チャンネル数等が記録され、並びにチップ３０出荷後に使用者は自分でその内容を更新或いは改修できる。ＳＲＡＭ３４が揮発性メモリとされるのとは異なり、オフシステムプログラマブル非揮発性メモリ３６及びオンシステムプログラマブル非揮発性メモリ４２は電源切断後にも依然としてその保存する内容を保存できる。オフシステムプログラマブル非揮発性メモリ３６は一次記録（Ｏｎｅ−Ｔｉｍｅ　Ｐｒｏｇｒａｍｍａｂｌｅ；ＯＴＰ）メモリ或いはＭＴＰメモリとされ、それには電気的消去可能プログラマブルメモリアレイ或いはフラッシュメモリアレイを使用可能である。
【００１１】
オンシステムプログラマブル非揮発性メモリ４２の記録は、チップ３０により制御及び操作され、周知の技術とは異なり、オンシステムプログラマブル非揮発性メモリ４２への記録はチップの操作モードにあって非記録モード下で実行される。制御回路３２のオンシステムプログラマブル非揮発性メモリ４２への記録に対する制御プロセスは予めオフシステムプログラマブル非揮発性メモリ３６に記録されるか、或いはオンシステムプログラマブル非揮発性メモリ４２に記録する時に入出力ユニット３５を介してチップ３０外部より読み込まれ並びにＳＲＡＭ３４中に保存されて、必要時に、チップ３０がＳＲＡＭ３４以外の他の揮発性メモリにこの記録制御プロセスを提供し保存させる。この実施例では、オンシステムプログラマブル非揮発性メモリ４２の保存内容の一部を改修したいため、制御回路３２が先にオンシステムプログラマブル非揮発性メモリ４２の内容を読み出し並びにＳＲＡＭ３４に保存し、その後更新したい部分を改修し、さらに改修乃の内容をオンシステムプログラマブル非揮発性メモリ４２に記録する。
【００１２】
図３は本発明の第２実施例の表示図である。その組成と図２の実施例の回路は同じであるが、状態機４０が除去され、過度消去防止機能を具備するオンシステムプログラマブル非揮発性メモリ４４が採用され、それは複数のメモリセルを具え、各メモリセルは図４に示されるように、一つのフラッシュメモリセル４６に一つのＭＯＳトランジスタ４８が直列に連接され、該ＭＯＳトランジスタ４８のゲートがフラッシュメモリセル４６のゲートとワード線ＷＬに連接されている。異なる実施例中にあっては、ＭＯＳトランジスタ４８のゲートはまたその他の制御信号に連接されてワード線に連接されない。
【００１３】
図５は本発明の第３実施例の表示図であり、その組成は図２の実施例の回路と同じであるが、状態機４０は除去され、制御回路３２を以て状態機プログラムが実行されて、オンシステムプログラマブル非揮発性メモリ４２の過度の消去が防止される。この状態機プログラムは予めオフシステムプログラマブル非揮発性メモリ３６に記録されるか、或いはオンシステムプログラマブル非揮発性メモリ４２に記録される時に、入出力ユニット３５を介してチップ３０がイブより読み込まれ並びにＳＲＡＭ３４中に保存されて、必要時に、チップ３０がＳＲＡＭ３４以外の他の揮発性メモリに提供してこの状態機プログラムを保存させる。
【００１４】
オンシステムプログラマブル非揮発性メモリ４２、４４は複数の記録単位、例えばメモリセル、ビット、ビットセット或いはワードビットに区分され、その記録される過程で、記録単位は最小単位とされ、一つずつ書き込まれる。チップ３０はフラッシュメモリ製造工程を使用することにより製造コストを下げることができるが、しかし使用者にとっては、ビットセットを単位としてその内容を改修すれば十分で、これにより電気的消去可能なプログラマブルメモリと同様に使用できる。このほか、オンシステムプログラマブル非揮発性メモリへの記録はチップ３０の操作モード下で行われ、一般のアプリケーションソフトと同様に使用され、便利で容易である。もしオフシステムプログラマブル非揮発性メモリに記録する必要があれば、周知の技術と同様に、別の記録器を使用し、オンシステムプログラマブル非揮発性メモリに記録する必要があれば、使用者が自分で記録できる。
【００１５】
オンシステムプログラマブル非揮発性メモリには電気的消去可能プログラマブルメモリアレイ、フラッシュメモリアレイ或いはその他のプログラマブル非揮発性メモリ装置を使用でき、前述の実施例中、オンシステムプログラマブル非揮発性メモリにはフラッシュメモリが使用されている。これと異なり、図６では、図４の実施例に基づき、オンシステムプログラマブル非揮発性メモリ４９に電気的消去可能プログラマブルメモリアレイが使用されている。電気的消去可能プログラマブルメモリは単独で１ビット或いは１ビットセットを書き込め、オンシステムプログラマブル非揮発性メモリ４９への記録時には、二種類の方式を採用可能であり、そのうち一種類の方式は、改修したい内容を読み込み並びにＳＲＡＭ３４中に保存し、記録期間に、ＳＲＡＭ３４よりこの改修したい内容を読み出し並びにオンシステムプログラマブル非揮発性メモリ４９中に書き込む。もう一種類の方式は、記録期間に、入出力ユニット３５を介して、チップ３０外部より読み込んだ後に、直接オンシステムプログラマブル非揮発性メモリ４９に書き込む。
【００１６】
上述の実施例中、オフシステムプログラマブル非揮発性メモリ３６及びオンシステムプログラマブル非揮発性メモリ４２／４４／４９は図中では分かれた二つのメモリを以て表示されているが、ハードウエアの実現上は、この二つの非揮発性メモリは同一のメモリブロック中に形成可能である。図７はこのような一つの実施例の表示図であり、チップ３０中にあって、非揮発性メモリ５０は二つのブロックに分割されてそれぞれオフシステムプログラマブル非揮発性メモリ５０ａとオンシステムプログラマブル非揮発性メモリ５０ｂとされ、オンシステムプログラマブル非揮発性メモリ５０ｂが昇圧回路３８に連接され、オフシステムプログラマブル非揮発性メモリ５０ａはチップ３０外部の記録電圧ＶＰＰ及びＶＮＮに連接されてはじめてプログラムされる。
【００１７】
図８は非揮発性メモリを分割したもう一つの実施例の表示図である。チップ３０中にあって、非揮発性メモリ５２は６個の非揮発性メモリブロック５２ａ−ｆに分けられ、そのうち一つのブロックが選択されてオンシステムプログラマブル非揮発性メモリとされ、その他はオフシステムプログラマブル非揮発性メモリとされ、スイッチ５４が非揮発性メモリ５２中のオンシステムプログラマブル非揮発性メモリを昇圧回路３８に連接させ、チップ３０外部の記録電圧ＶＰＰ及びＶＮＮがバイパスされて非揮発性メモリ５２中のオフシステムプログラマブル非揮発性メモリに連接される。スイッチ５４はヒューズ或いはプログラム回路により実現され、ヒューズの焼断の有無或いはプログラム回路の連接配置を決定することにより、非揮発性メモリ５２のブロック分配が決定される。スイッチ５４はまた制御回路３２により制御され得るが、しかしこのときは制御回路３２に連接（図示せず）される。
【００１８】
オフシステムプログラマブル非揮発性メモリに記録する時、記録電圧ＶＰＰ及びＶＮＮはチップ３０外部より提供され、チップ３０内部より発生するのではなく、オフシステムプログラマブル非揮発性メモリ中に記録したい内容は、チップ３０外部より直接ピンでＶＰＰ及びＶＮＮをオフシステムプログラマブル非揮発性メモリに連接するか、或いはチップ３０の入出力ユニット３５を介して外部より読み込んだ後、オフシステムプログラマブル非揮発性メモリに伝送する。オフシステムプログラマブル非揮発性メモリはチップ３０外部の記録電圧を利用し、これにより拘束の消去とプログラムが行え、チップ３０内部にあって膨大な回路を提供する必要がない。
【００１９】
異なる応用から見ると、オフシステムプログラマブル非揮発性メモリ及びオンシステムプログラマブル非揮発性メモリには異なる範囲があり、それらは異なる観点を有する。これらの観点を以下の表１中に例示した。
【表１】
2004103197.tif 000003
オフシステムプログラマブル非揮発性メモリとオンシステムプログラマブル非揮発性メモリの保存する物件により区別すると、制御回路３２の運転に必要なプログラム或いは命令はオフシステムプログラマブル非揮発性メモリに記録され、オンシステムプログラマブル非揮発性メモリはデータを保存し、使用者が直接システム上でプログラムして、その内容を更新できる。チップ３０の状態から見ると、オフシステムプログラマブル非揮発性メモリは記録モード下にあってはじめてプログラムされ、オンシステムプログラマブル非揮発性メモリは操作モード下で、一般の正常なモードのように、使用者が自分で更新或いは改修できる。両者の保存内容の意義から見ると、プログラムコードはオフシステムプログラマブル非揮発性メモリ中に保存され、オンシステムプログラマブル非揮発性メモリは数値を保存する。さらに両者の用途で分けると、オフシステムプログラマブル非揮発性メモリはプログラム実行で、オンシステムプログラマブル非揮発性メモリはデータレジスタとして使用されるが、それは非揮発性メモリでああるため、電源切断後にも依然としてデータを保存できる。これらの実施例の説明は本発明の実施範囲を限定するものではなく、異なる応用中にあって、オフシステムプログラマブル非揮発性メモリはデータを保存し、オンシステムプログラマブル非揮発性メモリは制御回路３２のプログラム以外のプログラムを保存しうる。
【００２０】
以上の実施例の説明により、この技術に習熟した者であれば、容易にこれらの実施例の学習を透過し、各種の応用を獲得しうる。例えばマイクロコントローラ、ディジタル信号処理器或いはその他のチップへの応用が可能である。マイクロコントローラ及びディジタル信号処理器中にあって、上述の実施例の制御回路３２はＣＰＵとされ、電話ＩＣ中にあって、上述の実施例の制御回路３２は電話ＩＣ中の通称状態機（フラッシュメモリの状態機とは異なる）の論理回路とされる。その他のタイプのチップ中にあって、上述の制御回路３２はメインコントロールチップ操作プログラムの論理回路とされる。
【００２１】
【発明の効果】
本発明によると、オンシステム及びオフシステムプログラマブル非揮発性メモリを具えたチップは、これらの非揮発性メモリに連接された制御回路と、オンシステムプログラマブル非揮発性メモリに連接された昇圧回路を具え、チップの記録モード下で、該オフシステムプログラマブル非揮発性メモリをプログラムするのに必要な記録電圧はチップ外部より提供され、チップの操作モード下で、該昇圧回路はチップの電源電圧より記録電圧を発生してオンシステムプログラマブル非揮発性メモリに提供し、該オンシステムプログラマブル非揮発性メモリをプログラムする。
【図面の簡単な説明】
【図１】周知のマイクロコントローラの表示図である。
【図２】本発明の第１実施例の表示図である。
【図３】本発明の第２実施例の表示図である。
【図４】図３中のオンシステムプログラマブル非揮発性メモリの実施例のメモリセル表示図である。
【図５】本発明の第３実施例の表示図である。
【図６】本発明の第４実施例の表示図である。
【図７】本発明の第５実施例の表示図である。
【図８】本発明の第６実施例の表示図である。
【符号の説明】
１０　マイクロコントローラ
１２　ＣＰＵ
１４　ＳＲＡＭ
１５　入出力ユニット
１６　ＭＴＰメモリ
１８　昇圧回路
２０　状態機
２２　メモリ
３０　チップ
３２　制御回路
３４　ＳＲＡＭ
３５　入出力ユニット
３６　オフシステムプログラマブル非揮発性メモリ
３８　昇圧回路
４０　状態機
４２　オンシステムプログラマブル非揮発性メモリ
４４　オンシステムプログラマブル非揮発性メモリ
４６　フラッシュメモリセル
４８　ＭＯＳトランジスタ
４９　オンシステムプログラマブル非揮発性メモリ
５０　非揮発性メモリ
５２ａ、５２ｂ　非揮発性メモリブロック
５２　非揮発性メモリ
５２ｃ、５２ｄ、５２ｅ、５２ｆ　非揮発性メモリブロック
５４　スイッチ
【図１】
2004103197.tif 000004
【図２】
2004103197.tif 000005
【図３】
2004103197.tif 000006
【図４】
2004103197.tif 000007
【図５】
2004103197.tif 000008
【図６】
2004103197.tif 000009
【図７】
2004103197.tif 000010
【図８】
2004103197.tif 000011