(57)【要約】【課題】複数の単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）の交流側を直列に接続し、選択された各単相インバータの組み合わせで出力する階調制御型の電力変換器において、各単相インバータの発生電圧オンオフタイミングのずれにより出力電圧に発生するスパイク電圧を抑制して漏洩ノイズを低減する。【解決手段】各単相インバータ毎にスイッチング素子の駆動信号のオンオフタイミングを調整する遅延回路５１を設けて、直列接続された単相インバータで構成される単相多重変換器の出力電圧階調が変化する際に発生するスパイク電圧を抑制する。【選択図】　　　　図１
2004120979.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する単相インバータの交流側を複数直列接続して単相多重変換器を構成して負荷に電力供給する電力変換装置において、上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものであり、上記半導体スイッチング素子の駆動信号発生部に遅延回路を設け、上記各単相インバータ毎に上記半導体スイッチング素子の駆動信号のオンオフタイミングを上記遅延回路により調整することにより該各単相インバータの発生電圧オンオフタイミングを調整し、上記単相多重変換器の出力電圧階調が変化する際に発生するスパイク電圧を抑制することを特徴とする電力変換装置。
【請求項２】
上記単相多重変換器内の複数の上記単相インバータの内、発生電圧を出力オンからオフに切り替える単相インバータと、発生電圧の出力オフからオンに切り替える単相インバータとを含んだ３個以上の単相インバータの発生電圧の切り替えにより上記単相多重変換器の出力電圧階調を変化させる際に、発生するスパイク電圧の平均値が０に近付くように、上記各単相インバータの発生電圧オンオフタイミングを調整してスパイク電圧を互いに逆方向の電圧で分担させて出力させることを特徴とする請求項１記載の電力変換装置。
【請求項３】
上記単相多重変換器の出力電圧を監視して上記スパイク電圧を検出する手段と、上記遅延回路にて用いる遅延時間を制御する遅延時間制御部とを備え、該遅延時間により、上記検出されたスパイク電圧の大きさおよび発生継続時間をフィードバック制御し、該フィードバック制御量が小さくなるように上記遅延時間を制御することを特徴とする請求項１または２記載の電力変換装置。
【請求項４】
上記遅延時間制御部は、上記検出されたスパイク電圧から、上記各単相インバータの発生電圧オンオフタイミングにおける相互関係を推定して、上記遅延時間を決定することを特徴とする請求項３記載の電力変換装置。
【請求項５】
上記単相多重変換器内の各単相インバータの出力電流を監視して該各単相インバータの発生電圧オンオフタイミングを検出する手段と、上記遅延回路にて用いる遅延時間を制御する遅延時間制御部とを備え、該遅延時間により、上記検出された各単相インバータの発生電圧オンオフタイミングにおける相互のずれをフィードバック制御し、該フィードバック制御量が小さくなるように上記遅延時間を制御することを特徴とする請求項１または２に記載の電力変換装置。
【請求項６】
直流電源からの直流電力を交流電力に変換する単相インバータの交流側を複数直列接続して単相多重変換器を構成して負荷に電力供給する電力変換装置において、上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものであり、上記単相多重変換器と負荷との間に、減衰抵抗あるいは過飽和リアクトルを直列に接続して、上記単相多重変換器の出力電圧階調が変化する際に発生する負荷電圧におけるスパイク電圧を抑制することを特徴とする電力変換装置。
【請求項７】
複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する単相インバータの交流側を複数直列接続して単相多重変換器を構成して負荷に電力供給する電力変換装置において、上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものであり、上記単相多重変換器内の第１の単相インバータの出力電圧を監視してその発生電圧オンオフタイミングを検出する手段と、該発生電圧オンオフタイミングを検出したタイミングで、上記単相多重変換器内の第２の単相インバータに対し該単相インバータの発生電圧オンオフ切替のための駆動信号を出力する手段とを備えて、上記第１、第２の単相インバータの発生電圧オンオフタイミングを同期させることを特徴とする電力変換装置。
【請求項８】
上記第１の単相インバータは、上記第２の単相インバータに比して、出力可能電圧の絶対値が大きく、上記半導体スイッチング素子のスイッチング速度が遅いことを特徴とする請求項７記載の電力変換装置。
【請求項９】
上記単相多重変換器内の１つあるいは複数の単相インバータに、複数の直流電源と、該複数の直流電源の中から出力電圧を選択出力する切替スイッチとを備え、選択出力された上記直流電源の各出力電圧の総和により上記単相インバータからの交流出力電圧を階調制御することを特徴とする請求項１〜８のいずれかに記載の電力変換装置。
【請求項１０】
上記単相多重変換器内の上記複数の単相インバータの内、上記負荷と反対側の端に接続された単相インバータを３レベルインバータで構成することを特徴とする請求項１〜９のいずれかに記載の電力変換器。
【請求項１１】
請求項１〜１０のいずれかに記載の上記単相多重変換器を多相結線し、該各単相多重変換器により各相の出力電圧を階調制御して多相負荷に電力供給することを特徴とする電力変換装置。
【請求項１２】
請求項１〜１０のいずれかに記載の単相多重変換器をスター結線して多相負荷に電力供給する電力変換装置において、上記スター結線接続点側の各相分の単相インバータに替わって、コンデンサを共用とする多相３レベルインバータを設けたことを特徴とする電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電力変換器に関し、特に滑らかな交流出力波形を得ることが可能なインバータに関するものである。
【０００２】
【従来の技術】
従来の電力変換装置で、単体で３値以上の電圧を出力できるマルチレベルインバータとしては３レベルインバータがある。この３レベルインバータは、ＰＷＭ制御をするインバータで、各相において常に隣接する２個のＧＴＯを導通状態とし、上の２つが導通して＋Ｅｄ／２が出力され、真ん中の２つが導通して０が、下の２つが導通して−Ｅｄ／２が出力される。特に、０出力時には出力相電圧が中性点に固定される。この結果、出力相電圧は３レベルの電圧が得られ、線間電圧は５値を得る（例えば、非特許文献１参照）。
【０００３】
【非特許文献１】
内藤治夫著「マルチレベルインバータ」オーム社発行、ＯＨＭ、１９９５年１０月、ｐ．４４−４９
【０００４】
【発明が解決しようとする課題】
従来の電力変換装置は、以上のように構成されてＰＷＭ制御にて出力電圧を調整しているため、出力端の電圧変化が大きく、高調波成分が多い。このため、通常、インバータの出力側に複雑で大容量の出力フィルタを用いており、このため装置が大型化すると共に、この出力フィルタの電圧降下分だけ３相インバータの皮相電力を増加しておく必要があった。
【０００５】
この発明は、上記のような問題点を解消するために成されたものであって、大容量の出力フィルタが必要となるＰＷＭ制御をせずに、滑らかな交流出力波形が信頼性良く得られる電力変換装置の構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る請求項１記載の電力変換装置は、複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する単相インバータの交流側を複数直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記半導体スイッチング素子の駆動信号発生部に遅延回路を設け、上記各単相インバータ毎に上記半導体スイッチング素子の駆動信号のオンオフタイミングを上記遅延回路により調整することにより該各単相インバータの発生電圧オンオフタイミングを調整し、上記単相多重変換器の出力電圧階調が変化する際に発生するスパイク電圧を抑制する。
【０００７】
またこの発明に係る請求項６記載の電力変換装置は、直流電源からの直流電力を交流電力に変換する単相インバータの交流側を複数直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記単相多重変換器と負荷との間に、減衰抵抗あるいは過飽和リアクトルを直列に接続して、上記単相多重変換器の出力電圧階調が変化する際に発生する負荷電圧におけるスパイク電圧を抑制する。
【０００８】
またこの発明に係る請求項７記載の電力変換装置は、複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する単相インバータの交流側を複数直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記単相多重変換器内の第１の単相インバータの出力電圧を監視してその発生電圧オンオフタイミングを検出する手段と、該発生電圧オンオフタイミングを検出したタイミングで、上記単相多重変換器内の第２の単相インバータに対し該単相インバータの発生電圧オンオフ切替のための駆動信号を出力する手段とを備えて、上記第１、第２の単相インバータの発生電圧オンオフタイミングを同期させる。
【０００９】
またこの発明に係る請求項１１記載の電力変換装置は、請求項１〜１０のいずれかに記載の上記単相多重変換器を多相結線し、該各単相多重変換器により各相の出力電圧を階調制御して多相負荷に電力供給するものである。
【００１０】
またこの発明に係る請求項１２記載の電力変換装置は、請求項１〜１０のいずれかに記載の単相多重変換器をスター結線して多相負荷に電力供給する。そして、上記スター結線接続点側の各相分の単相インバータに替わって、コンデンサを共用とする多相３レベルインバータを設けたものである。
【００１１】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図について説明する。
図１はこの発明の実施の形態１による３相負荷駆動用の電力変換器の構成を示す図である。図に示すように、３相電力変換器全体は、各相がスター結線された３相インバータ装置２５により、制御装置５０を備えて３相負荷１９〜２１に電力供給するもので、それぞれの相は単相インバータであるＶａインバータ１、７、１３、Ｖｂインバータ２、８、１４、Ｖｃインバータ３、９、１５が直列接続された単相多重変換器から成る。各単相インバータ１〜３、７〜９、１３〜１５は、系統からトランスを通して引き込まれる交流電力を整流して直流電力に変換した後、その直流電力を平滑コンデンサで平滑し、該平滑コンデンサからの直流電力を交流電力に変換するものであるが、ここでは便宜上、直流電源４〜６、１０〜１２、１６〜１８とスイッチ群で構成されるインバータ部のみを図示する。なお、２２、２３はそれぞれ負荷側の中性点、電力変換装置側の中性点を示す。
【００１２】
各単相インバータ１〜３、７〜９、１３〜１５の構成は、図２にその拡大図を示すように、ダイオードを逆並列に接続した複数個のＩＧＢＴ等の自己消弧型半導体スイッチング素子３０〜３３で構成されるフルブリッジのインバータと電圧Ｅを出力する直流電源（４〜６、１０〜１２、１６〜１８）から構成される。自己消弧型半導体スイッチング素子３０〜３３はＩＧＢＴ以外にも、ＧＣＴ、ＧＴＯ、トランジスタ、ＭＯＳＦＥＴ等でも、また自己消弧機能がないサイリスタ等でも強制転流動作が可能であればよく、これらのスイッチング制御により単相インバータは、電圧Ｅ、−Ｅ、０を出力する。
【００１３】
また、このように構成される単相多重変換器の各単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）１〜３、７〜９、１３〜１５は、それぞれ直流電源４〜６、１０〜１２、１６〜１８の電圧Ｖａ、Ｖｂ、Ｖｃを電圧源として電圧を出力するが、Ｖａ、Ｖｂ、Ｖｃの関係は、それぞれ異なる値（Ｖａ＜Ｖｂ＜Ｖｃ）で、１：２：４、１：３：４、１：３：５、１：３：６、１：３：７、１：３：８、１：３：９のいずれかの関係となる。それぞれの場合について、各単相インバータ１〜３、７〜９、１３〜１５の出力論理とそれらを直列接続した単相多重変換器の出力階調（電圧レベル）との関係を図３のＡ〜Ｇの論理表に示す。ここでは、Ａ表の場合について、以下に説明する。
Ｖａ、Ｖｂ、Ｖｃは、１：２：４の関係で、最小電圧値Ｖａの２ｎ（ｎ＝０，１，２）の関係である。Ａ表に示すように、最下位ビット、中間ビット、最上位ビットの３つの単相インバータ１〜３、７〜９、１３〜１５の組み合わせにより、これらの発生電圧の総和で０〜７の８階調の出力電圧（絶対値）が得られる。正弦波出力階調を得るための各単相インバータ出力波形を、図４に示す。図に示すように、３つの単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）の発生電圧の組み合わせにより、非常に滑らかな出力電圧階調波形が得られていることがわかる。
【００１４】
このように構成される各単相多重変換器を制御する制御装置５０は、図５に示すように、入力される参照波５２に基づいて各単相インバータ１〜３、７〜９、１３〜１５に対して駆動信号を発生するインバータ駆動信号発生回路５０ａで構成される。なお、ここでは便宜上、１相分、例えばＵ相の駆動信号についてのみ図示する。単相多重変換器の３つの単相インバータ１〜３内の各半導体スイッチング素子３０〜３３に対し、インバータ駆動信号発生回路５０ａはゲート駆動信号ｇ１１〜ｇ１４、ｇ２１〜ｇ２４、ｇ３１〜ｇ３４を発生するが、図に示すように、遅延回路５１を設けて、各単相インバータ１〜３毎に半導体スイッチング素子３０〜３３の駆動信号のオンオフタイミングを遅延回路５１により調整する。遅延回路５１では、遅延時間設定部５３により設定された遅延時間を用いて駆動信号のオンオフタイミングを調整することにより、各単相インバータ１〜３の発生電圧オンオフタイミングを調整する。Ｖ相、Ｗ相においても、同様に、遅延回路５１を備えて、各単相インバータ７〜９、１３〜１５毎に半導体スイッチング素子３０〜３３の駆動信号のオンオフタイミングを遅延回路５１により調整する。
【００１５】
各単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）１〜３、７〜９、１３〜１５の発生電圧オンオフタイミングの遅延回路５１による調整について以下に説明する。
図４で示したように、各単相多重変換器では、３つの単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）の発生電圧を組み合わせることで、出力電圧を階調制御するものであるが、例えば、Ｖａ、Ｖｂ、Ｖｃが１：２：４の関係で、出力階調が第３階調から第４階調に変化する際について説明する。第３階調を出力するには、Ｖａインバータの出力レベル１とＶｂインバータの出力レベル２とを組み合わせて出力し、第４階調を出力するには、Ｖｃインバータの出力レベル４を出力する。このため、第３階調から第４階調に変化するには、Ｖａインバータの出力レベル１とＶｂインバータの出力レベル２とをオンからオフし、同時にＶｃインバータの出力レベル４をオフからオンにする。
【００１６】
しかしながら、３つの単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）を構成する各スイッチング素子３０〜３３には、特性ばらつきなどによりインバータ駆動信号発生回路５０ａから同時に駆動信号を出力しても、発生電圧のオンオフタイミングがずれることがある。図６は、１つの単相インバータのスイッチがターンオンする電流波形、電圧波形を表したものと、もう一つのビットのスイッチがターンオフする電流波形、電圧波形を表したものである。
仮に、図７（ａ）に示す比較例のように、Ｖｃインバータの出力レベル４が先にオフからオンになり、次いでＶａインバータの出力レベル１とＶｂインバータの出力レベル２とがオンからオフすると、このような場合、出力レベル７のスパイク電圧５５が発生してしまう。
このため、この実施の形態では、図７（ｂ）に示すように、遅延回路５１により、Ｖａインバータの出力レベル１をオンからオフに切り替えるオンオフタイミングが、Ｖｃインバータの出力レベル４をオフからオンに切り替えるオンオフタイミングよりも早くなるように、また、ＶｂインバータのオンからオフへのオンオフタイミングがＶｃインバータのオンオフタイミングよりも遅くなるように調整する。
これにより、スパイク電圧５５ａ、５５ｂは一旦逆方向に電圧を低減させてから出力され、互いに逆方向の電圧で分担させて出力されることになるので、電圧レベルが低減できると共に、発生するスパイク電圧５５ａ、５６ｂの平均値が０に近づいてスパイク電圧５５ａ、５５ｂによって流れる電流が抑制されるため、漏洩ノイズの原因となる、浮遊容量や負荷１９〜２１の中性点２２に流れる電流が抑制され、信頼性の高い階調制御が行える。
【００１７】
この実施の形態では、正弦波に近い出力電圧波形が、複数の単相インバータを直列接続して階調制御することで得られ、電力変換器の後段に設けられていた平滑用の出力フィルタをなくす、あるいは小さな容量にすることができ、低コスト化、小型化、簡略化が促進した電力変換器が得られると共に、スパイク電圧が抑制されて漏洩ノイズが低減できる信頼性の高い階調制御が実現できる。
【００１８】
なお、遅延回路５１による各単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）のオンオフタイミングの調整は、発生電圧を出力オンからオフに切り替える第１の単相インバータと、発生電圧の出力オフからオンに切り替える第２の単相インバータとの組み合わせで単相多重変換器の出力電圧階調を変化させる際に行うもので、通常、第１、第２の単相インバータのオンオフタイミングのずれが小さくなるように遅延時間を設定する。第１、第２の各単相インバータに該当するものが複数個あって３個以上の単相インバータの組み合わせで単相多重変換器の出力電圧階調を変化させる場合には、スパイク電圧の大きさ、パルス幅を小さくする、あるいは上述したように、スパイク電圧を互いに逆方向の電圧で分担させて出力するように、各駆動信号に対する遅延時間を調整して、スパイク電圧を抑制する。これにより、スパイク電圧によって流れる電流を効果的に低減できる。
【００１９】
実施の形態２．
以下、この発明の実施の形態２を図８に基づいて説明する。
図に示すように、上記実施の形態１で示した電力変換器に各単相多重変換器の出力電圧を計測するＵ相、Ｖ相、Ｗ相電圧計測器４１〜４３を備え、各電圧計測器４１〜４３の出力信号である相電圧は制御装置５０に入力される。各単相多重変換器を制御する制御装置５０は、図９に示すように、入力される参照波５２に基づいて各単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）に対して駆動信号を発生するインバータ駆動信号発生回路５０ａで構成される。なお、ここでは便宜上、１相分、例えばＵ相の駆動信号についてのみ図示する。
インバータ駆動信号発生回路５０ａでは、単相多重変換器の３つの単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）内の各半導体スイッチング素子３０〜３３に対し、ゲート駆動信号ｇ１１〜ｇ１４、ｇ２１〜ｇ２４、ｇ３１〜ｇ３４を発生するが、図に示すように、遅延時間制御部５４から出力される遅延時間を用いて、各単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）毎に半導体スイッチング素子３０〜３３の駆動信号のオンオフタイミングを遅延回路５１により調整する。遅延時間制御部５４では、各電圧計測器４１〜４３からの相電圧を入力して各相の単相多重変換器の出力電圧を監視し、発生するスパイク電圧が抑制されるように遅延時間を演算して制御する。この遅延時間制御部５４からの遅延時間により、各相の単相多重変換器の出力電圧におけるスパイク電圧は、フィードバック制御されて低減される。
【００２０】
遅延時間制御部５４での遅延時間の制御、およびそれによる出力電圧のフィードバック制御について図１０に基づいて以下に詳述する。
電圧計測器４１〜４３で計測された各単相多重変換器の出力電圧は、比較増幅器５６およびＶ／ｔ変換器５７を備えた遅延時間制御部５４に入力され、比較増幅器５６にて目標電圧と比較されてその電圧偏差が増幅される。Ｖ／ｔ変換器５７では、上記増幅された電圧偏差を入力としてスパイク電圧を検出し、該スパイク電圧の大きさおよび発生継続時間が小さくなるように各単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）のオンオフタイミングｔａ、ｔｂ、ｔｃを調整する遅延時間を演算して出力する。遅延回路５１では、各単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）における各半導体スイッチング素子３０〜３３に対して発生されるインバータ駆動信号発生回路５０ａからのインバータ駆動信号に上記遅延時間を設ける。これにより各単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）には遅延時間が調整されたインバータ駆動信号が入力される。
【００２１】
上記遅延時間の演算処理の方法の例を、図１１のフローチャートに基づいて以下に示す。まず、スパイク電圧を検出し（ｓ１）、その大きさから各単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）のオンオフタイミングｔａ、ｔｂ、ｔｃの互いの関係を推定して認識する。例えば、出力階調が第３階調から第４階調に変化する際、Ｖａインバータの出力レベル１とＶｂインバータの出力レベル２とをオンからオフし、Ｖｃインバータの出力レベル４をオフからオンにするが、このとき出力レベル７（第４階調からの電圧偏差は出力レベル３）のスパイク電圧が発生すると、その大きさから、ｔｃ＜ｔａ（＝ｔｂ）、即ちタイミングｔｃがタイミングｔａ、ｔｂよりも時刻が早いことが分かる（ｓ２）。次いで、認識されたオンオフタイミングｔａ、ｔｂ、ｔｃの相互関係から、スパイク電圧の大きさ、発生継続時間を小さくするために、調整すべきオンオフタイミングｔａ、ｔｂ、ｔｃを選択し、その遅延時間を出力する。上述したように、出力階調が第３階調から第４階調に変化する際に出力レベル７（第４階調からの電圧偏差は出力レベル３）のスパイク電圧が発生する場合は、ｔｃ＜ｔａ（＝ｔｂ）であるため、ｔｃを若干遅らせるように、例えば予め定められた時間幅Δｔにより遅延時間を設定する（Ｓ３）。
【００２２】
この実施の形態では、スパイク電圧５５ａ、５５ｂによって流れる電流が抑制されるため、漏洩ノイズの原因となる、浮遊容量や負荷１９〜２１の中性点２２に流れる電流が抑制され、信頼性の高い階調制御が行える。
【００２３】
この実施の形態では、検出されたスパイク電圧の大きさおよび発生継続時間をフィードバック制御して、該フィードバック制御量が小さくなるように上記遅延時間制御部５４は遅延時間を制御して出力する。このため、遅延時間が信頼性良く制御されて、スパイク電圧およびスパイク電圧によって流れる電流が信頼性良く効果的に抑制されるため、漏洩ノイズが低減された信頼性の高い階調制御が行える。
【００２４】
なお、上記実施の形態では、電圧計測器４１〜４３で計測された各単相多重変換器の出力電圧を用いてスパイク電圧の抑制制御を行ったが、電流と電圧の位相差が無い場合、各単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）の出力電流を検出してもよい。この場合、この検出された出力電流により各単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）のオンオフタイミングｔａ、ｔｂ、ｔｃを検出し、遅延時間制御部５４から出力される遅延時間により、オンオフタイミングｔａ、ｔｂ、ｔｃにおける相互のずれをフィードバック制御する。遅延時間制御部５４では、オンオフタイミングｔａ、ｔｂ、ｔｃにおける相互のずれが小さくなるように遅延時間を演算して制御する。これにより、遅延時間が信頼性良く制御されて、スパイク電圧およびスパイク電圧によって流れる電流が信頼性良く効果的に抑制される。
【００２５】
また、各単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）では、出力される電圧の大きさにより、各単相インバータ間でスイッチング速度が異なる半導体スイッチング素子３０〜３３を用いることがあり、スイッチング速度が速い素子の遅延時間を調整するようにすると、素子自体のスイッチング速度のばらつきも小さいため、調整が信頼性良く容易に行え、スパイク電圧の抑制制御が信頼性良く効果的に行える。一般に出力電圧が低い場合の方がスイッチング速度が速い素子を用いるものであり、例えば、図１２に示すように、スイッチング速度が速い素子のオンオフタイミングが、スイッチング速度が遅い素子のオンオフタイミングよりも早い場合、スイッチング速度が速い素子に対してそのオンオフタイミングが遅くなるように遅延時間を調整する。なお、スイッチング速度が遅い素子側の単相インバータにおけるオンオフタイミングずれが大きい場合には、この限りではなく、スイッチング速度が遅い側の単相インバータについても調整する。
【００２６】
実施の形態３．
上記実施の形態１、２では、各相の単相多重変換器を、３つの単相インバータの交流側を直列接続して構成したが、負荷１９〜２１と反対側の端に接続された単相インバータを３レベルインバータで構成しても良い。また、スター結線接続点側の各相分の単相インバータに替わって、コンデンサを共用とする３相３レベルインバータを設けても良く、上述した実施の形態１、２と同様にスパイク電圧を抑制することができる。３レベルインバータは、同じ電圧の２個のコンデンサを用いて３レベルの電圧出力を可能にするものであり、広く用いられており、このような３レベルインバータを単相インバータの組み合わせに用いることにより、安価な装置構成で多段階の階調制御による出力電圧が得られる。
図１３には、３相３レベルインバータ２６の各相の出力側にそれぞれ１つの単相インバータであるマルチレベルインバータ２７、２８、２９を接続したものを示す。ここでは、３相３レベルインバータ２６の中性点２３および３相負荷１９〜２１の中性点２２をそれぞれ接地する場合を示す。
【００２７】
図１３に示すように、この場合、３相３レベルインバータ２６の各相に接続する単相インバータとして、各単相インバータ内に複数の直流電源を備えたマルチレベルインバータ２７、２８、２９を用いる。この場合、各マルチレベルインバータ２７、２８、２９はそれぞれ２個の直流電源とこれらの直流電源の電圧を組み合わせて出力するための４個の切替スイッチとを備えて、例えば２個の直流電源の電圧レベルが１：２のとき、切替スイッチの切替制御により０〜３の４階調の発生電圧（絶対値）が得られる。各マルチレベルインバータ２７、２８、２９が、それぞれ０〜３の４階調の電圧を出力するため、３相３レベルインバータ２６の発生電圧をさらに組み合わせることにより、多段階の階調制御ができる。例えば３相３レベルインバータ２６が各相で−４、０、４の電圧レベルの出力をすると、これらの発生電圧の総和で０〜７の８階調の出力電圧（絶対値）が得られ、非常に滑らかな出力電圧階調波形が得られる。
このように単相インバータ内に複数の直流電源を備えてインバータの発生電圧を階調制御するマルチレベルインバータ２７、２８、２９を用いることにより、単相インバータの数を低減でき、安価で簡略な装置構成で出力電圧が多段階の階調制御が行える。
【００２８】
なお、マルチレベルインバータ２７、２８、２９内の複数の直流電源の組み合わせを変化させる際に発生するスパイク電圧についても、上記実施の形態１、２で説明したようにスイッチング素子の駆動信号を遅延回路を設けて調整することによって同様に抑制することができる。この場合、インバータ駆動信号および直流電源の切替スイッチの駆動信号の双方を調整する。
【００２９】
実施の形態４．
以下、この発明の実施の形態４を図１４に基づいて説明する。この実施の形態では、出力電圧に発生するスパイク電圧を抑制するために、１つの単相インバータの発生電圧オンオフタイミングを検出し、このオンオフタイミングに同期するように他の単相インバータの駆動信号を発生する。
図１４では、３レベルインバータ２６と２つの直流電源を備えたマルチレベルインバータ２７とが直列接続されて単相多重変換器を構成した例について示す。
３レベルインバータ２６の出力可能電圧をマルチレベルインバータ２７の出力可能電圧よりも高いものとすると、通常、出力電圧が高い方がスイッチング速度の遅い半導体スイッチング素子を用いる。図１４に示すように、スイッチング速度の遅い側の３レベルインバータ２６の出力電圧を検出して出力電圧レベルの切替タイミングを電圧変化検出器７０で検出する。一方、ＡＮＤ回路（論理積）７２にはフリップフロップ７１を介してマルチレベルインバータ２７への出力指令（インバータ駆動信号）が入力されており、電圧変化検出器７０からの検出信号が入力されると、この信号に同期してマルチレベルインバータ２７へ出力指令を出力する。
【００３０】
このように、３レベルインバータ２６の出力電圧切替タイミング（オンオフタイミング）を検出し、このタイミングでマルチレベルインバータ２７に対し発生電圧オンオフ切替のための駆動信号を出力する。マルチレベルインバータ２７の方がスイッチング速度が速いため、２つのインバータ２６、２７の発生電圧オンオフタイミングをほぼ同期させることができる。
このため、マルチレベルインバータ２７の発生電圧オンオフタイミングは、リアルタイムで３レベルインバータ２６の発生電圧オンオフタイミングに同期するように制御できる。２つのインバータ２６、２７の発生電圧オンオフタイミングがずれないように制御されるため、単相多重変換器は、スパイク電圧の発生が抑制された信頼性の高い階調制御電圧を出力できる。
【００３１】
実施の形態５．
上記実施の形態１〜４では、単相多重変換器の出力電圧に発生するスパイク電圧は、各インバータの発生電圧オンオフタイミングを調整することで抑制したが、図１５（ａ）に示すように、単相多重変換器と負荷との間にダンピング抵抗（減衰抵抗）６４を直列に接続することによっても負過電圧におけるスパイク電圧を抑制することができる。６１は浮遊のインダクタンス、６２は浮遊のキャパシタンス、６３はケーブル６０の抵抗を示したもので、これらによるケーブル６０の集中定数と上記減衰抵抗６４とで、単相多重変換器の出力に発生したスパイク電圧が減衰されて負過電圧におけるスパイク電圧を抑制することができる。
なお、上記減衰抵抗６４の代わりに、図１５（ｂ）に示すような、サージ電圧を除去するフェライトなどの過飽和リアクトル６５を配して、スパイク電圧を抑制してもよい。
【００３２】
実施の形態６．
次に、この発明の実施の形態６について、図１６、図１７に基づいて説明する。上記実施の形態１では、３つの単相インバータ（Ｖａインバータ、Ｖｂインバータ、Ｖｃインバータ）の発生電圧の組み合わせにより、出力電圧の階調制御を行ったが、例えば、Ｖａ、Ｖｂ、Ｖｃが１：２：４の関係で、出力階調が第３階調から第４階調に変化する際に、上述したように大きなスパイク電圧５５ｃが発生することがあった（図１６（ａ）、図１７（ａ））。
この実施の形態では、図１６（ｂ）に示すように、各相に出力レベルが３である単相インバータを追加し、その発生電圧をＶｘとすると、Ｖａ：Ｖｂ：Ｖｘ：Ｖｃが１：２：３：４となる４つの発生電圧で単相多重変換器の出力電圧を制御する。これにより、図１７（ｂ）に示すように、出力階調が第３階調から第４階調に変化する際にはスパイク電圧は発生せず、出力階調が第４階調から第５階調に変化する際には、スパイク電圧５５ｄは発生しても最大１レベルである。このように、スイッチング素子の駆動信号を調整せずに、スパイク電圧の低減できる構造が得られる。
【００３３】
なお、上記実施の形態３で説明したような、複数の直流電源を備えてインバータの発生電圧を階調制御するマルチレベルインバータを用いれば、単相インバータの数を増やすことなく、異なる電圧が発生できる直流電源が増加できてスパイク電圧の低減できる構造が得られる。
【００３４】
【発明の効果】
この発明に係る請求項１記載の電力変換装置は、複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する単相インバータの交流側を複数直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記半導体スイッチング素子の駆動信号発生部に遅延回路を設け、上記各単相インバータ毎に上記半導体スイッチング素子の駆動信号のオンオフタイミングを上記遅延回路により調整することにより該各単相インバータの発生電圧オンオフタイミングを調整し、上記単相多重変換器の出力電圧階調が変化する際に発生するスパイク電圧を抑制する。このため、低コスト化、小型化、簡略化が促進した電力変換器が得られると共に、スパイク電圧の抑制により浮遊容量や負荷の中性点に流れる電流が抑制されて漏洩ノイズが低減でき、信頼性の高い階調制御が行える。
【００３５】
またこの発明に係る請求項６記載の電力変換装置は、直流電源からの直流電力を交流電力に変換する単相インバータの交流側を複数直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記単相多重変換器と負荷との間に、減衰抵抗あるいは過飽和リアクトルを直列に接続して、上記単相多重変換器の出力電圧階調が変化する際に発生する負荷電圧におけるスパイク電圧を抑制する。このため、低コスト化、小型化、簡略化が促進した電力変換器が得られると共に、スパイク電圧の抑制により浮遊容量や負荷の中性点に流れる電流が抑制されて漏洩ノイズが低減でき、信頼性の高い階調制御が行える。
【００３６】
またこの発明に係る請求項７記載の電力変換装置は、複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する単相インバータの交流側を複数直列接続して単相多重変換器を構成して負荷に電力供給する。上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものである。そして、上記単相多重変換器内の第１の単相インバータの出力電圧を監視してその発生電圧オンオフタイミングを検出する手段と、該発生電圧オンオフタイミングを検出したタイミングで、上記単相多重変換器内の第２の単相インバータに対し該単相インバータの発生電圧オンオフ切替のための駆動信号を出力する手段とを備えて、上記第１、第２の単相インバータの発生電圧オンオフタイミングを同期させる。このため、低コスト化、小型化、簡略化が促進した電力変換器が得られると共に、第１、第２の単相インバータの発生電圧オンオフタイミングがリアルタイムで同期するように制御されて、単相多重変換器の出力電圧にスパイク電圧が発生するのが抑制でき、浮遊容量や負荷の中性点に流れる電流が抑制されて漏洩ノイズが低減でき、信頼性の高い階調制御が行える。
【００３７】
またこの発明に係る請求項１１記載の電力変換装置は、請求項１〜１０のいずれかに記載の上記単相多重変換器を多相結線し、該各単相多重変換器により各相の出力電圧を階調制御して多相負荷に電力供給するため、多相多重変換器において、低コスト化、小型化、簡略化が促進した構造が得られると共に、単相多重変換器の出力電圧のスパイク電圧が抑制でき、浮遊容量や負荷の中性点に流れる電流が抑制されて漏洩ノイズが低減でき、信頼性の高い階調制御が行える。
【００３８】
またこの発明に係る請求項１２記載の電力変換装置は、請求項１〜１０のいずれかに記載の単相多重変換器をスター結線して多相負荷に電力供給する。そして、上記スター結線接続点側の各相分の単相インバータに替わって、コンデンサを共用とする多相３レベルインバータを設けたため、安価な装置構成で低コスト化、小型化、簡略化が促進した構造が得られると共に、単相多重変換器の出力電圧のスパイク電圧が抑制でき、浮遊容量や負荷の中性点に流れる電流が抑制されて漏洩ノイズが低減でき、信頼性の高い階調制御が行える。
【図面の簡単な説明】
【図１】この発明の実施の形態１による電力変換器の構成図である。
【図２】この発明の実施の形態１による単相インバータの構成図である。
【図３】この発明の実施の形態１による各単相インバータの出力論理と出力階調レベルとの関係を示す論理表である。
【図４】この発明の実施の形態１による各単相インバータと単相多重変換器とによる出力波形である。
【図５】この発明の実施の形態１による電力変換器における制御回路の構成図である。
【図６】この発明の実施の形態１によるスイッチング素子のオンオフタイミングずれを説明する図である。
【図７】この発明の実施の形態１による遅延時間の調整を説明する図である。
【図８】この発明の実施の形態２による電力変換器の構成図である。
【図９】この発明の実施の形態２による電力変換器における制御回路の構成図である。
【図１０】この発明の実施の形態２によるフィードバック制御を説明する図である。
【図１１】この発明の実施の形態２による遅延時間の演算を説明するフローチャートである。
【図１２】この発明の実施の形態２によるスイッチング速度の違う素子のオンオフタイミングずれを説明する図である。
【図１３】この発明の実施の形態３による電力変換器の構成図である。
【図１４】この発明の実施の形態４による電力変換器の部分構成図である。
【図１５】この発明の実施の形態５による電力変換器の部分構成図である。
【図１６】この発明の実施の形態６による電力変換器の階調制御を説明する図である。
【図１７】この発明の実施の形態６による電力変換器の階調制御を説明する図である。
【符号の説明】
１，７，１３　Ｖａインバータ（単相インバータ）、
２，８，１４　Ｖｂインバータ（単相インバータ）、
３，９，１５　Ｖｃインバータ（単相インバータ）、
４，１０，１６　直流電源Ｖａ、５，１１，１７　直流電源Ｖｂ、
６，１２，１８　直流電源Ｖｃ、１９〜２１　負荷、２２，２３　中性点、
２５　３相インバータ装置、２６　３レベルインバータ、
２７〜２９　マルチレベルインバータ、３０〜３３　半導体スイッチング素子、
４１〜４３　各相電圧計測器、５０ａ　インバータ駆動信号発生回路、
５１　遅延回路、５３　遅延時間設定部、５４　遅延時間制御部、
５５，５５ａ〜５５ｄ　スパイク電圧、６４　ダンピング抵抗（減衰抵抗）、
６５　過飽和リアクトル、７０　電圧変化検出器、７１　フリップフロップ、
７２　論理積、ｔａ，ｔｂ，ｔｃ　各単相インバータのオンオフタイミング。
【図１】
2004120979.tif 000003
【図２】
2004120979.tif 000004
【図３】
2004120979.tif 000005
【図４】
2004120979.tif 000006
【図５】
2004120979.tif 000007
【図６】
2004120979.tif 000008
【図７】
2004120979.tif 000009
【図８】
2004120979.tif 000010
【図９】
2004120979.tif 000011
【図１０】
2004120979.tif 000012
【図１１】
2004120979.tif 000013
【図１２】
2004120979.tif 000014
【図１３】
2004120979.tif 000015
【図１４】
2004120979.tif 000016
【図１５】
2004120979.tif 000017
【図１６】
2004120979.tif 000018
【図１７】
2004120979.tif 000019