(57)【要約】【課題】半導体レーザ等の素子を配置した半導体チップを大きくすることなく、より多くの増幅回路や演算回路等の電気回路を集積することが可能な電子回路を提供することを目的とする。【解決手段】半導体チップ１に溝部が形成され、溝部の側面に反射ミラー２が形成され、溝部の底面に半導体レーザ５が配置されている。受光素子６は電気回路７を介してワイヤーパッド８と電気的に接続されている。また、第１の電極３ｂはチップ表面から溝部の底面にかけて形成されており、半導体レーザ５の裏面に形成された下部電極と電気的に接続されている。第１の電極３ａは半導体レーザ５の上部電極とワイヤー９を介して電気的に接続されている。第１の電極３ａ、３ｂと外部への接続端子となる第２の電極１０ａ、１０ｂとはそれぞれ離間して配置されており、それらの間の領域に電気回路７ｂが設けられている。【選択図】　図１
2004103114.tif 000002
【特許請求の範囲】
【請求項１】
基板の一主面の中央部に配置された素子と、前記素子の電極と電気的に接続され、前記基板の一主面上に形成された第１の電極と、前記基板の一主面の外周部に形成され、前記第１の電極と離間して配置され、かつ前記第１の電極とワイヤーにより接続された第２の電極とを備え、前記基板の一主面における前記第１の電極と前記第２の電極との間の領域に電気回路が配置されていることを特徴とする電子回路。
【請求項２】
前記第１の電極と前記第２の電極との間に、少なくとも一つの電極が前記基板の一主面上に形成されており、該電極およびワイヤーを介して前記第１の電極と前記第２の電極とが電気的に接続されていることを特徴とする請求項１記載の電子回路。
【請求項３】
前記基板の一主面には溝部が形成されており、前記溝部の底面に前記素子が載置されていることを特徴とする請求項１または２記載の電子回路。
【請求項４】
前記溝部の底面に前記第１の電極が形成されていることを特徴とする請求項３記載の電子回路。
【請求項５】
前記素子は半導体レーザであり、前記基板の一主面には受光素子が配置されていることを特徴とする請求項１ないし４のいずれかに記載の電子回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に形成された外部パッドとワイヤーにより接続された電気素子を有する電子回路の小型化に関する。
【０００２】
【従来の技術】
近年、ＣＤ、ＤＶＤ等に代表される光ディスク技術は目覚ましい進歩を遂げている。その中で光ディスクへの情報の記録・再生等を行うための光ピックアップ装置は、複数波長化、小型化等の性能向上が加速して進められてきている。
【０００３】
従来の光ピックアップ装置として、例えば非特許文献１で示されたような構成があげられる。この構成について図６を用いて説明する。
【０００４】
半導体チップに溝部を形成し、溝部の側面にさらに反射ミラーを形成する構成を図６（ａ）に、反射ミラーを基板上に載置する構成を図６（ｂ）に示した。
【０００５】
半導体チップ１０１に異方性ウエットエッチングにより少なくとも斜面の一つが半導体チップ１０１の表面と４５°の角度をなす溝部が形成され、溝部の側面のうち半導体チップ１０１の表面と４５°の角度をなす斜面に反射ミラー１０２が形成され、引き出し配線１０３ａ、１０３ｂが形成され、半導体レーザ１０５が載置されている。半導体レーザ１０５より出射される光は反射ミラー１０２により反射され、その後、集光手段を介して光ディスクに照射される。光ディスクからの反射光あるいはこの反射光が回折手段（図示せず）により回折された回折光が、半導体チップ１０１上に形成された受光素子１０６により受光される。
【０００６】
受光素子１０６は電気回路１０７を介してワイヤーパッド１０８と電気的に接続されている。また、引き出し配線１０３ｂはチップ表面から溝部の底面にかけて形成されており、半導体レーザ１０５の裏面に形成された下部電極と電気的に接続されている。引き出し配線１０３ａは半導体レーザ１０５の上部電極とワイヤー１０９を介して電気的に接続されている。なお図４（ｂ）に示した構成では溝部は形成されず、反射ミラー１１２を載置する。
【０００７】
【非特許文献１】
高須賀他、電子情報通信学会技術研究報告、社団法人　電子通信情報学　会、１９９８年８月、Ｖｏｌ．９８、Ｎｏ．５８
【０００８】
【発明が解決しようとする課題】
上記した従来の光ピックアップ装置において、高性能化のため、例えば異なる種類の光ディスクに対応できるよう２波長化が求められているが、異なる波長の光信号をそれぞれ別に受光するような場合には、受光部面積が増大してしまう。また、従来、演算処理用回路を異なるチップに形成していたものを、信号処理の高速化のため同一チップ上に形成する必要性も出てきた。
【０００９】
一方、機器の小型化に伴い、光ピックアップ装置自体小型化する必要があるが、チップ上で素子を搭載できる領域も面積が縮小されてしまう。よって、上記のように装置の高性能化も同時に進めようとすると、小型化との両立が図れないという問題が生じてきた。
【００１０】
そこで、発明者等は、半導体チップ１０１上に配置された各素子の面積配分を検討した結果、引き出し配線１０３ａ、１０３ｂの全体に占める割合が大きく、利用面積が大きく取れないことを見出した。その理由は以下に示すとおりである。
【００１１】
半導体レーザ１０５は光軸調整を容易にするため、半導体チップ１０１の中央部に配置される。また、半導体レーザ１０５の上部電極と引出し配線１０３とを電気的に接続するワイヤー１０９は、長くなると強度の関係でワイヤーが屈曲してしまい、基板上に形成された他の配線等と接触する可能性があるため、引き出し配線１０３の一端をできるだけ半導体レーザ１０５に近づけてワイヤリングする必要がある。
【００１２】
一方、リードフレーム等（図示せず）チップ外部に対しての接続端子であるワイヤーパッド１０８は、ボンディングダメージやワイヤーと素子との短絡を防止するため、チップの外周部に配置するのが一般的である。これらを満足させるようにすると、引き出し配線１０３はチップの中央部から外周部にかけて形成する必要があり、長さ、占有面積ともに大きくなってしまっていた。
【００１３】
そこで、本発明では、半導体レーザ等の素子を配置した半導体チップを大きくすることなく、より多くの増幅回路や演算回路等の電気回路を集積することが可能な電子回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体装置は、基板の一主面の中央部に配置された素子と、前記素子の電極と電気的に接続され、前記基板の一主面上に形成された第１の電極と、前記基板の一主面の外周部に形成され、前記第１の電極と離間して配置され、かつ前記第１の電極とワイヤーにより接続された第２の電極とを備え、前記基板の一主面における前記第１の電極と前記第２の電極との間の領域に電気回路が配置されていることを特徴とする。
【００１５】
本発明の構成によれば、半導体レーザ等の素子と外部接続端子とを接続する配線領域を減少させ、空きができた領域により多くの電気回路を集積することができる。
【００１６】
【発明の実施の形態】
（実施の形態１）
図１は本発明の実施の形態１における電子回路の構成を示す平面図であり、図１（ａ）は半導体チップに溝部を形成し、溝部の側面にさらに反射ミラーを形成する構成、図１（ｂ）は反射ミラーを基板上に載置する構成である。
【００１７】
以下、この構成について説明する。半導体チップ１に異方性ウエットエッチングにより少なくとも斜面の一つが半導体チップ１の表面と４５°の角度をなす溝部が形成され、溝部の側面のうち半導体チップ１の表面と４５°の角度をなす斜面に反射ミラー２が形成され、溝部の底面に半導体レーザ５が配置されている。半導体レーザ５より出射される光は反射ミラー２により反射され、その後集光手段（図示せず）を介して光ディスクに照射される。光ディスクからの反射光あるいはこの反射光が回折手段（図示せず）により回折された回折光が、半導体チップ１上に形成された受光素子６により受光される。
【００１８】
受光素子６は電気回路７を介してワイヤーパッド８と電気的に接続されている。また、第１の電極３ｂはチップ表面から溝部の底面にかけて形成されており、半導体レーザ５の裏面に形成された下部電極と電気的に接続されている。第１の電極３ａは半導体レーザ５の上部電極とワイヤー９を介して電気的に接続されている。第１の電極３ａ、３ｂと外部への接続端子となる第２の電極１０ａ、１０ｂとはそれぞれ離間して配置されており、それらの間の領域に電気回路７ｂが設けられている。
【００１９】
本実施の形態によれば、半導体レーザ用の引き出し配線を分割して、ワイヤーによりチップ表面に接触させること電気的接続を保たせるため、配線面積を減少させることができ、その分、受光素子の出力信号増幅用回路やその信号処理回路、あるいは半導体レーザの駆動回路等の電気回路を配置する領域を増大させることができる。これにより、光ピックアップ装置の高性能化と小型化が同時に図れることとなる。
【００２０】
図２は本発明の実施の形態１における電子回路の別の構成を示す平面図であり、図１において、半導体チップに溝部を形成し、溝部の側面にさらに反射ミラーを形成する構成であるのに対し、図２においては、個別部品である反射ミラー１２を基板上に載置する構成である。
【００２１】
この構成でも、上記した効果を得ることができる。
【００２２】
図３は本発明の実施の形態１における電子回路のさらなる別の構成を示す平面図である。
【００２３】
配線面積を減少させた分、電気回路を配置する面積を減少させた例であり、特に装置の小型化に対して有効である。
【００２４】
なお、本実施の形態では、半導体レーザを載置した例を示したが、この例に限らず、基板の中央部に素子を載置し、これを外周部に配置されたパッドをワイヤーにより接続する回路であれば同様の効果が得られる。
【００２５】
また本実施の形態では引き出し配線を２分割してワイヤーで接続する例を示したが、中央部に配置された素子と外周部との距離およびワイヤーの屈曲等を考慮して、第１の電極と第２の電極との間にさらに電極が形成され、それらの相互にワイヤーで接続していても構わない。
【００２６】
また、溝部について、本実施の形態に示した以外の形状でも上記した効果を得ることができる。
【００２７】
（実施の形態２）
図４は本発明の実施の形態２における電子回路の構成を示す平面図である。
【００２８】
以下、この構成について説明する。半導体チップ１に異方性ウエットエッチングにより少なくとも斜面の一つが半導体チップ１の表面と４５°の角度をなす溝部が形成され、溝部の側面のうち半導体チップ１の表面と４５°の角度をなす斜面に反射ミラー２が形成され、溝部の底面に半導体レーザ５が配置されている。半導体レーザ５より出射される光は反射ミラー２により反射され、その後集光手段（図示せず）を介して光ディスクに照射される。光ディスクからの反射光あるいはこの反射光が回折手段（図示せず）により回折された回折光が、半導体チップ１０１上に形成された受光素子６により受光される。
【００２９】
受光素子６は電気回路７を介してワイヤーパッド８と電気的に接続されている。また、第１の電極１０３ａ、１０３ｂは溝部の底面に形成されており、第１の電極３ａ半導体レーザ５の裏面に形成された下部電極と電気的に接続されている。第１の電極３ａは半導体レーザ５の上部電極とワイヤー９を介して電気的に接続されている。第１の電極３ａ、３ｂと外部への接続端子となる第２の電極１０ａ、１０ｂとはそれぞれ離間して配置されており、それらの間の領域に電気回路７ｂが設けられている。
【００３０】
本実施の形態によれば、実施の形態１で示した効果に加えて、第１の電極の形成を容易にし、かつ歩留まり、信頼性の向上が図れるという効果をさらに有する。
【００３１】
すなわち、図５（ａ）に示したように第１の電極３ａ、３ｂを溝部の段差上にめっき等により形成する工程において、段切れ等が起こりやすい問題があるが、本実施の形態によれば図５（ｂ）に示したように段差上に電極を形成しないため、この問題を回避できるものである。
【００３２】
【発明の効果】
本発明の電子回路は、基板の中央部に配置された素子と、基板外周部に配置されたパッドとを接続するのに複数の電極を離間して配置し、それらの間をワイヤーで接続し、電極間に電気回路を配置することにより、同じ面積の基板上により多くの回路を搭載することができる。これにより、回路の小型化と高性能化を同時に図れる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における電子回路の構成を示す平面図
【図２】本発明の実施の形態１における電子回路の別の構成を示す平面図
【図３】本発明の実施の形態１における電子回路のさらなる別の構成を示す平面図
【図４】本発明の実施の形態２における電子回路の構成を示す平面図
【図５】本発明の実施の形態２における半導体レーザと溝部および第１の電極との位置関係を示す断面模式図であり、
（ａ）段差部に第１の電極を形成する構成を示す図
（ｂ）溝部底面にのみ第１の電極を形成する構成を示す図
【図６】従来の技術における電子回路の構成を示す平面図であり、
（ａ）半導体レーザが溝部に設けられ、溝部の斜面に反射ミラーが形成された構成を示す図
（ｂ）半導体レーザおよび反射ミラーが基板表面に載置された構成を示す図
【符号の説明】
１、１０１　半導体チップ
２、１０２　溝部斜面に形成された反射ミラー
３ａ、３ｂ　第１の電極
５、１０５　半導体レーザ
６、１０６　受光素子
７ａ、７ｂ、７ｃ、１０７ａ、１０７ｂ、１０７ｃ　電気回路
８、１０８　ワイヤーパッド
９、１０９　ワイヤー
１０ａ、１０ｂ　第２の電極
１２、１１２　反射ミラー
【図１】
2004103114.tif 000003
【図２】
2004103114.tif 000004
【図３】
2004103114.tif 000005
【図４】
2004103114.tif 000006
【図５】
2004103114.tif 000007
【図６】
2004103114.tif 000008