(57)【要約】【課題】安価で応答速度が早く、伝送内容の動作確認が容易に行えるエレベータ制御伝送システムを提供することである。【解決手段】エレベータの制御情報をサイクリックにシリアル伝送する制御情報ＬＡＮ５上に制御情報伝送装置６を設け、制御情報伝送装置６はデータ転送機能を有し、伝送局として通常使用されるマスタコントローラ１、ホールコントローラ３、かごコントローラ４に代わり試験用伝送を行う。これにより、システム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことができる。【選択図】　図１
2004120043.tif 000002
【特許請求の範囲】
【請求項１】
エレベータの制御情報をアドレスを指定してマスタ局からスレーブ局にサイクリックシリアル伝送するエレベータ制御伝送システムにおいて、マスタ局としてエレベータのシステム制御およびかご動作制御を行うマスタコントローラと、スレーブ局としてエレベータホールでのスイッチ入力や表示出力を行うホールコントローラと、スレーブ局としてエレベータかご内部のスイッチ入力や表示出力を行うかごコントローラと、これらコントローラが接続されエレベータの制御情報をサイクリックにシリアル伝送する制御情報ＬＡＮと、上位装置が接続された上位装置伝送ＬＡＮと、前記制御情報ＬＡＮおよび前記上位装置伝送ＬＡＮの双方に接続され前記コントローラと前記上位装置間で情報とを交換する制御情報伝送装置とを備え、前記制御情報伝送装置は、通常使用される前記コントローラに代わり試験用伝送を行うことを特徴とするエレベータ制御伝送システム。
【請求項２】
前記制御情報伝送装置は、転送動作内容を外部から書き換えできる設定テーブルを備えたことを特徴とする請求項１記載のエレベータ制御伝送システム。
【請求項３】
前記制御情報伝送装置は、設定テーブルを不揮発性メモリに保管し、電源停止が発生しても即時に前回の設定データと同じ動作の再開を可能としたことを特徴とする請求項２記載のエレベータ制御伝送システム。
【請求項４】
前記制御情報伝送装置は、伝送中に発生したエラーを前記上位装置に伝送することを特徴とする請求項１記載のエレベータ制御伝送システム。
【請求項５】
前記制御情報伝送装置は、試験用に受信データを折り返し前記上位装置に送信することを特徴とする請求項１記載のエレベータ制御伝送システム。
【請求項６】
前記制御情報伝送装置は、決められた手順に従い送信データを作成して前記上位装置に送信することを特徴とする請求項１記載のエレベータ制御伝送システム。
【請求項７】
前記制御情報伝送装置は、前記制御情報ＬＡＮ上のデータを前記上位装置に伝達し前記上位装置からのデータを前記制御情報ＬＡＮに伝達してシステム伝送動作の確認を行うことを特徴とする請求項１記載のエレベータ制御伝送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はエレベータの制御情報をサイクリックにシリアル伝送するエレベータ制御伝送システムに関する。
【０００２】
【従来の技術】
エレベータ制御システム内でサイクリックに制御伝送を行う制御伝送システムにおいは、マスタ局からアドレス情報を送りそのアドレスに対応したスレーブ局がデータ入出力の応答しており、アドレス情報が正しく受け取れた場合に、読み出しデータ伝送応答やデータ書き込み処理を行っている（例えば特許文献１参照）。
【０００３】
このようなエレベータ制御伝送システムではマイクロコンピュータが使用され、自局向けの伝送が行われたか否かの判断はマイクロコンピュータプログラム中のデータを使用して行われている。また、エレベータ制御伝送システムは他の広く用いられている伝送系統と固定した形態でもって接続され、各種制御情報を伝送できるようにしている。
【０００４】
【特許文献１】
特開２００１−２４７２６９号公報
【０００５】
【発明が解決しようとする課題】
しかし、マイクロコンピュータを使用したシステムの場合、ある一定以上の応答性能を得ようとした場合には、高価な性能の高いマイクロコンピュータを使用する必要がある。一方、システム価格を抑えることができる安価なマイクロコンピュータを用いた場合には応答性能等が悪化し、システムの規模や機能などに制約が生じてしまう。
【０００６】
また、情報交換を行うエリアの判断を行うためのデータがマイタロコンピュータのプログラム中に含まれてしまうので、エリア内容を変える場合はプログラムデータの中から変更位置を見つけ出し修正し対応する必要がある。また、伝送内容が変更になる毎にプログラムを作成する必要があり、数多くのプログラムを管理していく必要がある。さらには、伝送内容の動作確認を行うには、マスタ局やスレーブ局を実際に動作させて動作確認を行う必要がある。
【０００７】
本発明の目的は、安価で応答速度が早く、伝送内容の動作確認が容易に行えるエレベータ制御伝送システムを提供することである。
【０００８】
【課題を解決するための手段】
請求項１の発明に係るエレベータ制御伝送システムは、エレベータの制御情報をアドレスを指定してマスタ局からスレーブ局にサイクリックシリアル伝送するエレベータ制御伝送システムにおいて、マスタ局としてエレベータのシステム制御およびかご動作制御を行うマスタコントローラと、スレーブ局としてエレベータホールでのスイッチ入力や表示出力を行うホールコントローラと、スレーブ局としてエレベータかご内部のスイッチ入力や表示出力を行うかごコントローラと、これらコントローラが接続されエレベータの制御情報をサイクリックにシリアル伝送する制御情報ＬＡＮと、上位装置が接続された上位装置伝送ＬＡＮと、前記制御情報ＬＡＮおよび前記上位装置伝送ＬＡＮの双方に接続され前記コントローラと前記上位装置間で情報とを交換する制御情報伝送装置とを備え、前記制御情報伝送装置は、通常使用される前記コントローラに代わり試験用伝送を行うことを特徴とする。
【０００９】
請求項１の発明に係るエレベータ制御伝送システムにおいては、エレベータの制御情報をサイクリックにシリアル伝送する制御情報ＬＡＮ上に制御情報伝送装置を設け、制御情報伝送装置はデータ転送機能を有し、伝送局として通常使用されるマスタコントローラ、ホールコントローラ、かごコントローラに代わり試験用伝送を行う。これにより、システム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことができる。
【００１０】
請求項２の発明に係るエレベータ制御伝送システムは、請求項１の発明において、前記制御情報伝送装置は、転送動作内容を外部から書き換えできる設定テーブルを備えたことを特徴とする。
【００１１】
請求項２の発明に係るエレベータ制御伝送システムにおいては、制御情報伝送装置はデータ転送テーブル処理機能を有し、設定テーブルを書き換えることにより転送動作内容を変更し、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行うことができる。
【００１２】
請求項３の発明に係るエレベータ制御伝送システムは、請求項１の発明において、前記制御情報伝送装置は、設定テーブルを不揮発性メモリに保管し、電源停止が発生しても即時に前回の設定データと同じ動作の再開を可能としたことを特徴とする。
【００１３】
請求項３の発明に係るエレベータ制御伝送システムにおいては、制御情報伝送装置はメモリ直接書き込み機能を有し、設定テーブルへの設定データを不揮発性メモリに保管し、電源停止が発生しても即時に前回の設定データと同じ動作を再開できるようにしているので、システム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことができる。
【００１４】
請求項４の発明に係るエレベータ制御伝送システムは、請求項１の発明において、前記制御情報伝送装置は、伝送中に発生したエラーを前記上位装置に伝送することを特徴とする。
【００１５】
請求項４の発明に係るエレベータ制御伝送システムにおいては、上位装置はエラー表示機能を有し、制御情報伝送装置から伝送中に発生したエラーを表示し異常動作解析を行う。これにより、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行える。
【００１６】
請求項５の発明に係るエレベータ制御伝送システムは、請求項１の発明において、前記制御情報伝送装置は、試験用に受信データを折り返し前記上位装置に送信することを特徴とする。
【００１７】
請求項５の発明に係るエレベータ制御伝送システムおいては、制御情報伝送装置は転送折り返し機能を有し、試験用に受信データを折り返し上位装置に送信するので、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行うことができる。
【００１８】
請求項６の発明に係るエレベータ制御伝送システムは、請求項１の発明において、前記制御情報伝送装置は、決められた手順に従い送信データを作成して前記上位装置に送信することを特徴とする。
【００１９】
請求項６の発明に係るエレベータ制御伝送システムにおいては、制御情報伝送装置は転送折り返し機能を有し、決められた手順に従い送信データを作成するので、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行うことができる。
【００２０】
請求項７の発明に係るエレベータ制御伝送システムは、請求項１の発明において、前記制御情報伝送装置は、前記制御情報ＬＡＮ上のデータを前記上位装置に伝達し前記上位装置からのデータを前記制御情報ＬＡＮに伝達してシステム伝送動作の確認を行うことを特徴とする。
【００２１】
請求項７の発明に係るエレベータ制御伝送システムにおいては、制御情報伝送装置は上位装置ヘのデータ転送機能を有し、制御伝送ＬＡＮ上のデータを上位装置に伝達し、かつ上位装置からのデータを制御伝送ＬＡＮに伝達することでシステム伝送動作の確認を行うので、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行うことができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。図１は本発明の実施の形態に係るエレベータ伝送制御システムの構成図である。マスタコントローラ１は、マスタ局としてエレベータのシステム制御およびかご動作制御を行うものであり、制御情報ＬＡＮ５ａに接続されている。制御情報ＬＡＮ５ａには、スレーブ局であるホールコントローラ３およびかごコントローラが接続されており、ホールコントローラ３はエレベータホールでのスイッチ入力や表示出力を行い、かごコントローラ４はエレベータかご内部のスイッチ入力や表示出力を行う。さらに、制御情報ＬＡＮ５ａにはスレーブ局として伝送動作模擬を行う制御情報伝送装置６ａが接続されている。
【００２３】
一方、制御情報ＬＡＮ５ｂには、マスタ局として動作する制御情報伝送装置６ｂおよびスレーブ局として動作する制御情報伝送装置６ｂがホールコントローラ３およびかごコントローラ４と共に接続されている。さらに、制御情報伝送装置６ａ、６ｂは上位装置伝送ＬＡＮ７を経由し、上位装置８と接続されている。上位装置８は、上位装置伝送ＬＡＮ７および制御情報伝送装置６ａ、６ｂを経由し制御情報ＬＡＮ５ａ、５ｂに伝送されるシステム制御情報や動作ステータスを確認したり、制御情報を作成して、その制御情報を上位装置伝送ＬＡＮ７経由で制御情報伝送装置６ａ、６ｂに送り、制御情報を他の伝送局に伝達する。このように、制御情報伝送装置６ａ、６ｂと上位装置８とは、制御情報ＬＡＮ５ａ、５ｂおよび上位装置伝送ＬＡＮ７の双方のＬＡＮ上に流れる制御情報を交換する。そして、マスタコントローラ１、ホールコントローラ３、かごコントローラ４は、エレベータの制御情報を制御情報伝送装置６ａ、６ｂに伝達し、設定情報などを制御情報伝送装置６ａ、６ｂから受け取る。
【００２４】
制御情報伝送装置６は２種類の使用方式をもっており、１種類目の使用方式においては制御情報伝送装置６ａはスレーブ局として動作し、マスタコントローラ１からの情報を受け取り、模擬伝送局としての伝送応答を行う。また上位装置伝送ＬＡＮ７に対してマスタコントローラ１や他のステーションから出された制御情報を出力し、上位装置８にてシステム伝送動作の確認が行えるようにする。
【００２５】
一方、２種類目の制御情報伝送装置６の使用方式においては、制御情報伝送装置６ｂはマスタ局として動作し、上位装置８からの制御情報を上位装置伝送ＬＡＮ７を経由して受け取り、ホールコントローラ３、かごコントローラ４、スレーブ局の制御情報伝送装置６ａなどにその制御情報を送り込む。
【００２６】
図２は制御情報伝送装置６のブロック構成図である。制御情報伝送装置６は、制御情報処理ＣＰＵ１１、伝送制御回路１３、制御回路動作設定ＲＯＭ１４、ＲＡＭ１５、フラッシュＲＯＭ１６、ＥＥＰＲＯＭ１７、シリアルインターフェース（ＲＳ４８５　ＩＦ）１８、シリアルインターフェース（ＲＳ２３２Ｃ　ＩＦ）１９、セレクト回路２１、入出力ポート２２、上位装置伝送ＬＡＮ接続装置２６から構成されている。そして、制御情報処理ＣＰＵ１１、伝送制御回路１３、ＲＡＭ１５、フラッシュ、フラッシュＲＯＭ１６、ＥＥＰＲＯＭ１７、セレクト回路２１、入出力ポート２２、上位装置伝送ＬＡＮ接続回路２６はバス３０を経由して接続されている。
【００２７】
制御情報処理ＣＰＵ１１は、伝送動作、データ転送動作、転送動作設定入出力を制御する際に使用され、内部にＤＭＡコントローラ（ＤＭＡＣ）、割り込みコントローラ（ＩＮＴＣ）を持ち、制御伝送処理制御信号ａを経由して伝送制御回路１３との間で協調して制御情報伝送動作制御を行う。
【００２８】
伝送制御回路１３は、制御情報ＬＡＮ５とのデータ入出力制御を行い制御伝送信号ｂを入出力する。制御回路動作設定ＲＯＭ１４の内容に応じ伝送制御回路１３の機能が設定され、伝送制御回路１３内部の伝送制御データも初期化可能である。
【００２９】
ＲＡＭ１５は転送データなどを保管するのに使用される。フラッシュＲＯＭ１６には制御情報処理ＣＰＵ１１の制御動作プログラムが保管される。ＥＥＰＲＯＭ１７には転送動作設定テーブルが保管される。
【００３０】
シリアルインターフェース（ＲＳ４８５　ＩＦ）１８では伝送制御回路１３からの制御伝送信号ｂと外部の制御情報ＬＡＮ５との間で信号変換し接続する。シリアルインターフェース（ＲＳ２３２Ｃ　ＩＦ）１９では制御情報処理ＣＰＵ１１とＲＳ２３２Ｃ通信路２０を介して、設定ツールとの間で情報通信するのに使用される。
【００３１】
セレクト回路２１では制御情報処理ＣＰＵ１１から出されるアドレス信号を基に、伝送制御回路１３、ＲＡＭ１５、フラッシュ、フラッシュＲＯＭ１６、ＥＥＰＲＯＭ１７へのセレクト信号を作り出す。入出力ポート２２ではスイッチ情報入力やＬＥＤ表示等を行いセレクト回路２１を介し制御情報処理ＣＰＵ１１にデータを受け渡す。また入出力ポート２２からのスイッチ入力に応じセレクト回路２１はセレクト信号のアドレス割り当てを変化させる。また、上位装置伝送ＬＡＮ接続回路２６は、上位装置伝送ＬＡＮ７を介し上位装置８との間でデータの伝送を行う。
【００３２】
図３は伝送制御回路１３のブロック構成図である。伝送制御回路１３は、ＣＰＵインターフェース回路３１、制御伝送インターフェース回路３７、ＲＡＭ処理回路３４から構成される。
【００３３】
ＣＰＵインターフェース回路３１ではバス３０上のバス信号ｃと制御伝送処理制御信号ａとを用いて制御情報処理ＣＰＵ１１との間でのインターフェースを行う。ＣＰＵインターフェース回路３１の内部には上位伝送データ３２を持つ。ＣＰＵインターフェース回路３１では制御伝送回路動作信号ｄを用いて制御伝送イイタフェース回路３７と情報の交換が行われる。またＣＰＵインターフェース回路３１はＲＡＭ情報入出力動作信号ｅを用いてＲＡＭ処理回路３４と情報の交換が行われる。制御情報処理ＣＰＵ１１との間ではＣＰＵインターフェース回路３１を経由し情報の交換を行う。
【００３４】
また制御伝送インターフェース回路３７ではＣＰＵインターフェース回路３１から伝達される制御伝送回路動作信号ｄを用いて制御情報ＬＡＮ５との間でサイクリック情報伝達を行う制御伝送信号ｂの入出力信号制御処理を行う。またＲＡＭ処理回路３４にある制御伝送設定データ３５、制御伝送データ３６の読み出し、変更を制御伝送ＲＡＭ情報入出力動作信号ｆを用い行う。
【００３５】
ＲＡＭ処理回路３４ではＣＰＵインターフェース回路３１および制御伝送インターフェース回路３７の双方からのアクセス機能を持つ。内部の制御伝送設定データ３５、制御伝送データ３６の入出力処理をＲＡＭ情報入出力動作信号ｅ、制御伝送ＲＡＭ情報入出力動作信号ｆを用いて行う。
【００３６】
図４はＣＰＵインターフェース回路３１のブロック構成図である。ＣＰＵインターフェース回路３１は、アクセス制御回路５１、レジスタ５２、転送制御回路５３、上位伝送データ３２、転送設定データ５４から構成される。
【００３７】
アクセス制御回路５１は制御情報処理ＣＰＵ１１とバス信号ｃと制御伝送処理制御信号ａとを用いてデータの入出力処理を行う。制御伝送処理制御信号ａは、読み出し、書き込み要求信号、割り込み要求信号、読み出し、書き込み終了信号、ＤＭＡ要求信号、ＤＭＡ応答信号などで構成される。
【００３８】
アクセス制御回路５１からはレジスタ５２に対しレジスタ入出力処理信号ｇが与えられ、データの読み出し、書き込みが行われる。また、アクセス制御回路５１からは転送制御回路５３に対し転送処理制御信号ｈを与えデータ転送動作の開始、データ入出力制御、データ転送動作終了の検出を行う。またアクセス制御回路５１からは上位伝送データ３２に対し上位伝送データ読み書き信号ｉを与えデータ入出力制御を行う。さらにアクセス制御回路５１からは転送設定データ５４に対し転送設定データ読み書き信号ｊを与えデータ入出力制御を行う。
【００３９】
また制御情報処理ＣＰＵ１１から与えられるバス信号ｃ中のアドレス信号の値に応じ、ＲＡＭ処理回路３４、制御伝送インターフェース回路３７に対しＲＡＭ情報入出力動作信号ｅ、制御伝送回路動作信号ｄを渡し動作情報の交換を行う。
【００４０】
転送制御回路５３ではアクセス制御回路５１から転送処理制御信号ｈを受け取り転送動作を開始する。転送設定データ５４から転送設定動作読み出し信号ｋとして読み取り、データ内容に応じて上位伝送データ３２とＲＡＭ処理回路３４の内の制御伝送データ３６の間での転送処理を行う。転送制御回路５３と上位伝送データ３２は転送用情報入出力信号ｍで接続される。レジスタ５２には制御伝送制御情報／ステータス、転送処理制御情報／ステータスなどが入れられ、制御情報処理ＣＰＵ１１での処理で使用される。
【００４１】
次に、動作を説明する。図５は伝送データの流れの説明図である。制御情報伝送装置６は制御情報ＬＡＮ５上に流れる制御情報データと上位伝送データとを交換する。制御情報ＬＡＮ５に接続されたマスタコントローラ１、ホールコントローラ３、かごコントローラ４は、エレベータの制御動作情報を制御情報伝送装置６に伝達すると共に設定情報を上位装置８から受け取る。
【００４２】
制御情報伝送装置６は前述したように２種類の使用方式をもっており、制御情報データの内容が上位伝送データの制御動作情報として転送され、制御情報ＬＡＮ５および上位装置伝送ＬＡＮ７を介して上位装置８に送られる。また、上位装置８から設定情報の変更入力を受け付け、制御情報伝送装置６ではこの情報を受け取り、制御設定を制御情報ＬＡＮ５を介してマスタコントローラ１、ホールコントローラ３、かごコントローラ４に伝達する。また、マスタコントローラ１、ホールコントローラ３、かごコントローラ４から制御情報伝送装置６に送られてきた制御情報データに含まれるエラーデータを上位伝送データの表エラーデータに転送し上位装置８に伝達する。
【００４３】
図６は、ＥＥＰＲＯＭ１７に格納された転送設定テーブルの説明図である。この転送設定テーブルは、１〜ｍの複数個のテーブルで構成されており、各テーブルは、処理種別、制御伝送アドレス、上位伝送アドレス、転送個数／演算種別から構成されている。処理種別としては、「制御→上位」、「上位→制御」、「演算」、「処理終了」がある。
【００４４】
図７は情報制御伝送装置６の制御情報処理ＣＰＵ１１の伝送動作を示すフローチャートである。電源ＯＮのシステム動作開始後に制御情報処理ＣＰＵ１１は設定初期化処理を行う（Ｓ１）。具体的には、ＥＥＰＲＯＭ１７に含まれた転送設定テーブル内容を伝送制御回路１３内の転送設定データ５４に書き込む。このＥＥＰＲＯＭ１７の転送設定テーブル内容はＲＳ２３２Ｃ通信路２０に接続される設定ツールを用いて変更可能としており、転送動作の変更が可能となっている。
【００４５】
次に、制御情報処理ＣＰＵ１１は伝送制御回路１３のＣＰＵインターフェース回路３１内のレジスタ５２に含まれる割り込みマスク設定に対し制御伝送周期割り込み、転送動作完了割り込みの許可を設定し（Ｓ２）、制御伝送の１周期が完了するまで待つ。つまり、転送動作完了割り込みが発生したか否かを判定し（Ｓ３）、転送動作完了割り込みが発生したときは制御伝送の１周期が完了した時点であると判定し、制御情報処理ＣＰＵ１１は伝送制御回路１３に対しデータ転送開始指令を与える（Ｓ４）。具体的には転送動作指定テーブルの動作開始アドレスをＣＰＵインターフェース回路３１内のレジスタ５２に書き込むこととなる。
【００４６】
これを受けて伝送制御回路１３内のＣＰＵインターフェース回路３１の転送制御回路５３が動作し転送処理が行われる。すなわち、伝送制御回路１３内のデータ転送終了の割り込みがあるか否かを判定し（Ｓ５）、転送終了割り込みが発生したときは伝送制御回路１３内のデータ転送終了であると判断し、上位装置８に伝送送信を行う（Ｓ６）。上位伝送データの受信があるか否かを判定し（Ｓ７）、上位伝送データの受信があるときは伝送制御回路１３のメモリデータの送信または演算実行を行う（Ｓ８）。
【００４７】
図８は伝送制御回路１３にて行われる転送動作のタイムチャートである。制御情報処理ＣＰＵ１１は、伝送制御回路１３のＣＰＵインタフェース回路３１の転送制御回路５３に対し転送開始指令を出し、転送終了割り込みの発生を待つ。転送制御回路５３では転送設定データ５４を読み出し、転送種別、制御ＬＡＮアドレス、上位装置伝送アドレス、転送回数を得る。
【００４８】
転送種別が「制御→上位」の場合は、制御伝送データ３６から指定された制御アドレス値に従いデータを読み出し上位装置伝送アドレス値の示す上位伝送データ３２に保管しておく。ＣＰＵインターフェース回路３１からは１回の転送終了毎に制御情報処理ＣＰＵ１１に対しＤＭＡ要求信号（ＤＲＥＱ信号）を出力し、これを受けた制御情報処理ＣＰＵ１１内部のＤＭＡ回路では要求受け付け信号（ＤＡＣＫ信号）を返しバス３０上にＣＰＵインターフェース回路３１が出す情報をＲＡＭ１５に保管する。このときＣＰＵインターフェース回路３１からは更新された上位装置伝送データを出力する。この動作を指定回数分実施する。
【００４９】
転送種別が「上位装置→制御情報ＬＡＮ」の場合は上位装置伝送アドレス値の示す上位伝送データ３２からデータを読み出し指定された制御アドレス値に従い制御伝送データ３６に保管しておく。これを指定回数分実施する。転送種別が「演算」の場合は演算種別に示される、あらかじめ登録しておいた演算処理内容に従い、制御ＬＡＮデータ値、上位装置データ値を用いてデータを作成し、データを保管する。転送種別が「終了」になった時点でＣＰＵインターフェース回路３１から転送終了割り込みが制御情報処理ＣＰＵ１１に送られる。
【００５０】
このような方式をとっているため転送処理実施中は制御情報処理ＣＰＵ１１は他の処理を実行でき効率のよい転送動作を実現できる。またテーブルの設定により、送信されてきたデータをそのまま送り返したり、順番を変えて編集したりすることも可能である。また制御情報ＬＡＮの伝送動作中に発生した伝送エラー情報も上位伝送エリアに転送登録ができ、上位装置８で伝送異常の発生の確認を行うことも可能となっている。
【００５１】
以上説明したように、制御情報伝送装置６はデータ転送機能を有するので、伝送局として通常使用されるマスタコントローラ１、ホールコントローラ３、かごコントローラ４に代わり試験用伝送を行うことにより、システム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことができる。
【００５２】
また、制御情報伝送装置６はデータ転送テーブル処理機能を有し、内部の送受信動作の設定テーブルを書き換えることにより、システム要素変更時の情報内容の変更処理を容易に行うことが可能としている。これによりシステム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことが可能である。さらに、制御情報伝送装置６はメモリ直接書き込み機能を有し、設定テーブルを不揮発性メモリに保管し、電源停止が発生しても即時に前回の設定データと同じ動作を再開することを可能としている。これにより、システム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことが可能である。また、上位装置８はエラー表示機能を有し、伝送中に発生したエラーを表示し、異常動作解析を可能とすることにより、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行うことが可能である。
【００５３】
一方、制御情報伝送装置６は転送折り返し機能を有し、試験用に受信データを折り返し上位装置に送信し、伝送システムの動作確認を用意にすることを可能としており、また、決められた手順に従い送信データを作成するデータ作成機能を有し、システム伝送動作の確認を容易にすることを可能とする。さらに、制御伝送ＬＡＮ上のデータを上位装置に伝達し、かつ上位装置からのデータを制御伝送ＬＡＮに伝達する上位装置へのデータ転送機能を有し、システム伝送試験を行う際に、実機での動作の影響を受けることなく動作確認を行うことを可能としている。以上の説明では、転送処理の開始位置を指定する方式をとっているが、もちろん常に設定テーブルの先頭から使用する方式を取っても良い。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、制御情報伝送装置はデータ転送機能を有し、伝送局として通常使用されるマスタコントローラ、ホールコントローラ、かごコントローラに代わり試験用伝送を行うことができるので、システム伝送試験を行う際に実機での動作の影響を受けることなく動作確認を行うことが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るエレベータ伝送制御システムの構成図。
【図２】本発明の実施の形態における制御情報伝送装置のブロック構成図。
【図３】本発明の実施の形態における伝送制御回路のブロック構成図。
【図４】本発明の実施の形態におけるＣＰＵインターフェース回路のブロック構成図。
【図５】本発明の実施の形態に係るエレベータ伝送制御システムの伝送データの流れの説明図。
【図６】本発明の実施の形態における転送設定テーブルの説明図。
【図７】本発明の実施の形態における情報制御伝送装置の制御情報処理ＣＰＵでの伝送動作を示すフローチャート。
【図８】本発明の実施の形態における伝送制御回路にて行われる転送動作のタイムチャート。
【符号の説明】
１…マスタコントローラ、３…ホールコントローラ、４…かごコントローラ、５…制御情報ＬＡＮ、６…制御情報伝送装置、７…上位装置伝送ＬＡＮ、８…上位装置、１１…制御情報処理ＣＰＵ、１２…情報伝送インターフェース、１３…伝送制御回路、１４…制御回路動作設定ＲＯＭ、１５…ＲＡＭ、１６…フラッシュＲＯＭ、１７…ＥＥＰＲＯＭ、１８…シリアルインターフェース（ＲＳ４８５　ＩＦ）、１９…シリアルインターフェース（ＲＳ２３２Ｃ　ＩＦ）、２０…ＲＳ２３２Ｃ通信路、２１…セレクト回路、２２…入出カボート、２６…上位装置伝送ＬＡＮ接続回路、３０…バス、３１…ＣＰＵインターフェース回路、３２…上位伝送データ、３４…ＲＡＭ処理回路、３５…制御伝送設定データ、３６…制御伝送データ、３７…制御伝送インターフェース回路、５１…アクセス制御回路、５２…レジスタ、５３…転送制御回路、５４…転送設定データ
【図１】
2004120043.tif 000003
【図２】
2004120043.tif 000004
【図３】
2004120043.tif 000005
【図４】
2004120043.tif 000006
【図５】
2004120043.tif 000007
【図６】
2004120043.tif 000008
【図７】
2004120043.tif 000009
【図８】
2004120043.tif 000010