【手続補正書】
【提出日】平成15年12月16日(2003.12.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成され、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板に形成された第１の拡散層とを有する転送トランジスタと、
前記転送トランジスタ上を覆い、前記第１の拡散層に達するコンタクト窓が開口された絶縁膜と、
前記絶縁膜上に形成され、前記コンタクト窓を介して前記第１の拡散層に接続されたキャパシタと、
前記コンタクト窓下部の前記半導体基板中に形成され、前記第１の拡散層と同一導電型の第２の拡散層と、
前記コンタクト窓下部の前記半導体基板中に、前記第１の拡散層及び前記第２の拡散層より深い領域にわたって形成された、前記第１の拡散層と同一導電型の第３の拡散層と
を有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第３の拡散層は、前記第１の拡散層よりも不純物濃度が低い
ことを特徴とする半導体装置。
【請求項３】
請求項１又は２記載の半導体装置において、
前記コンタクト窓は、その一部が素子分離膜を突き抜けて形成されている
ことを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置において、
前記第２の拡散層及び前記第３の拡散層は、イオン注入により形成された拡散層である
ことを特徴とする半導体装置。
【請求項５】
半導体基板と、
前記半導体基板上に形成され、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板に形成された第１の拡散層とを有する転送トランジスタと、
前記ゲート電極の側壁を覆うスペーサと、
前記転送トランジスタ上を覆い、前記第１の拡散層に達するコンタクト窓が開口された絶縁膜と、
前記絶縁膜上に形成され、前記コンタクト窓を介して前記第１の拡散層に接続されたキャパシタと、
前記ゲート電極及び前記スペーサに整合して形成された拡散層であって、前記キャパシタと前記第１の拡散層とが接続された領域の前記半導体基板に前記第１の拡散層より深い領域にわたって形成され、前記第１の拡散層と同一導電型からなる第２の拡散層と
を有することを特徴とする半導体装置。
【請求項６】
半導体基板と、
前記半導体基板上に形成され、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板に形成された第１の拡散層とを有する転送トランジスタと、
前記転送トランジスタ上を覆い、前記第１の拡散層に達するコンタクト窓が開口された絶縁膜と、
前記絶縁膜上に形成され、前記コンタクト窓を介して前記第１の拡散層に接続されたキャパシタと、
前記ゲート電極に整合して形成された拡散層であって、前記キャパシタと前記第１の拡散層とが接続された領域の前記半導体基板に前記第１の拡散層より深い領域にわたって形成され、前記第１の拡散層と同一導電型からなる第２の拡散層と
を有することを特徴とする半導体装置。
【請求項７】
請求項５又は６記載の半導体装置において、
前記第２の拡散層は、前記ゲート電極の両側の前記半導体基板に形成されている
ことを特徴とする半導体装置。
【請求項８】
請求項５乃至７のいずれか１項に記載の半導体装置において、
前記第１の拡散層は、前記ゲート電極に整合して形成されている
ことを特徴とする半導体装置。
【請求項９】
請求項５乃至８のいずれか１項に記載の半導体装置において、
前記転送トランジスタ及び前記キャパシタを有するメモリセルが形成された前記半導体基板のメモリセル領域に隣接した周辺回路領域に形成され、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板に形成された第３の拡散層とを有するＮｃｈトランジスタと、  前記周辺回路領域に形成され、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板に形成された第４の拡散層とを有するＰｃｈトランジスタと、
前記Ｎｃｈトランジスタ及び前記Ｐｃｈトランジスタの前記ゲート電極の側壁を覆うスペーサとを更に有し、
前記第３の拡散層は、前記ゲート電極及び前記スペーサに整合して形成され、前記第１の拡散層及び前記第２の拡散層よりも不純物濃度が高い第５の拡散層を有する
ことを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置において、
前記第３の拡散層は、前記ゲート電極及び前記スペーサに整合して形成され、前記第２の拡散層とほぼ等しい不純物分布を有する第６の拡散層を更に有する
ことを特徴とする半導体装置。
【請求項１１】
請求項９記載の半導体装置において、
前記第３の拡散層は、前記ゲート電極に整合して形成され、前記第２の拡散層とほぼ等しい不純物分布を有する第６の拡散層を更に有する
ことを特徴とする半導体装置。
【請求項１２】
請求項９又は１０記載の半導体装置において、
前記第４の拡散層は、前記ゲート電極及び前記スペーサに整合して形成され、前記第２の拡散層とほぼ等しい不純物分布を有する第７の拡散層を更に有する
ことを特徴とする半導体装置。
【請求項１３】
請求項５乃至１２のいずれか１項に記載の半導体装置において、
前記第２の拡散層は、前記第１の拡散層よりも不純物濃度が低い
ことを特徴とする半導体装置。
【請求項１４】
請求項５乃至１３のいずれか１項に記載の半導体装置において、
前記第２の拡散層は、前記半導体基板に燐を添加することにより形成されている
ことを特徴とする半導体装置。
【請求項１５】
請求項５乃至１４のいずれか１項に記載の半導体装置において、
前記コンタクト窓は、前記ゲート電極に自己整合的に形成されている
ことを特徴とする半導体装置。
【請求項１６】
請求項５乃至１５のいずれか１項に記載の半導体装置において、
前記コンタクト窓下部の前記半導体基板中に形成され、前記第１の拡散層と同一導電型の第８の拡散層を更に有する
ことを特徴とする半導体装置。
【請求項１７】
請求項１乃至１６のいずれか１項に記載の半導体装置において、
前記半導体基板に形成された溝部に絶縁膜が埋め込んで形成された素子分離膜を更に有する
ことを特徴とする半導体装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関する。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明の目的は、界面状態に起因した蓄積電極からの半導体基板への不純物拡散の不安定性、ストレージノードの電界緩和の双方の要求を満足しうる半導体装置を提供することにある。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】削除
【補正の内容】
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
こうして、一つのＭＯＳＦＥＴと一つのキャパシタとからなるＤＲＡＭが構成されている。
ここで、本実施形態による半導体装置は、蓄積電極４０とソース／ドレイン拡散層２２とを接続する領域に設けられた拡散層の構造に特徴がある。
すなわち、本実施形態による半導体装置は、蓄積電極４０とソース／ドレイン拡散層２２とが接続する領域におけるシリコン基板中に、蓄積電極４０からシリコン基板１０への不純物拡散が不十分な場合を補償するための拡散層３８と、ストレージノードの電界を緩和するための拡散層３６とが設けられていることに特徴がある。


【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１８９
【補正方法】変更
【補正の内容】
【０１８９】
なお、上記実施形態では、第２実施形態による半導体装置及びその製造方法をベースとして、スペーサ２４形成後に電界緩和用の拡散層４６を形成する場合の周辺回路領域との合理化について示したが、他の実施形態においても同様に適用することができる。
また、例えば第４実施形態による半導体装置及びその製造方法のように、ゲート電極１８形成後、スペーサ２４形成前に電界緩和用の拡散層５４を形成する実施形態においても同様に適用することができる。
（付記１）  半導体基板と、
前記半導体基板上に形成され、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板に形成された第１の拡散層とを有する転送トランジスタと、
前記転送トランジスタ上を覆い、前記第１の拡散層に達するコンタクト窓が開口された絶縁膜と、
前記絶縁膜上に形成され、前記コンタクト窓を介して前記第１の拡散層に接続されたキャパシタと、
前記コンタクト窓下部の前記半導体基板中に形成され、前記第１の拡散層と同一導電型の第２の拡散層と、
前記コンタクト窓下部の前記半導体基板中に、前記第１の拡散層及び前記第２の拡散層より深い領域にわたって形成された、前記第１の拡散層と同一導電型の第３の拡散層と
を有することを特徴とする半導体装置。
（付記２）  付記１記載の半導体装置において、
前記第３の拡散層は、前記第１の拡散層よりも不純物濃度が低い
ことを特徴とする半導体装置。
（付記３）  付記１又は２記載の半導体装置において、
前記コンタクト窓は、その一部が素子分離膜を突き抜けて形成されている
ことを特徴とする半導体装置。
（付記４）  付記１乃至３のいずれか１項に記載の半導体装置において、
前記第２の拡散層及び前記第３の拡散層は、イオン注入により形成された拡散層である
ことを特徴とする半導体装置。
（付記５）  半導体基板と、
前記半導体基板上に形成され、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板に形成された第１の拡散層とを有する転送トランジスタと、
前記ゲート電極の側壁を覆うスペーサと、
前記転送トランジスタ上を覆い、前記第１の拡散層に達するコンタクト窓が開口された絶縁膜と、
前記絶縁膜上に形成され、前記コンタクト窓を介して前記第１の拡散層に接続されたキャパシタと、
前記ゲート電極及び前記スペーサに整合して形成された拡散層であって、前記キャパシタと前記第１の拡散層とが接続された領域の前記半導体基板に前記第１の拡散層より深い領域にわたって形成され、前記第１の拡散層と同一導電型からなる第２の拡散層と
を有することを特徴とする半導体装置。
（付記６）  半導体基板と、
前記半導体基板上に形成され、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板に形成された第１の拡散層とを有する転送トランジスタと、
前記転送トランジスタ上を覆い、前記第１の拡散層に達するコンタクト窓が開口された絶縁膜と、
前記絶縁膜上に形成され、前記コンタクト窓を介して前記第１の拡散層に接続されたキャパシタと、
前記ゲート電極に整合して形成された拡散層であって、前記キャパシタと前記第１の拡散層とが接続された領域の前記半導体基板に前記第１の拡散層より深い領域にわたって形成され、前記第１の拡散層と同一導電型からなる第２の拡散層と
を有することを特徴とする半導体装置。
（付記７）  付記５又は６記載の半導体装置において、
前記第２の拡散層は、前記ゲート電極の両側の前記半導体基板に形成されている
ことを特徴とする半導体装置。
（付記８）  付記５乃至７のいずれか１項に記載の半導体装置において、
前記第１の拡散層は、前記ゲート電極に整合して形成されている
ことを特徴とする半導体装置。
（付記９）  付記５乃至８のいずれか１項に記載の半導体装置において、
前記転送トランジスタ及び前記キャパシタを有するメモリセルが形成された前記半導体基板のメモリセル領域に隣接した周辺回路領域に形成され、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板に形成された第３の拡散層とを有するＮｃｈトランジスタと、  前記周辺回路領域に形成され、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板に形成された第４の拡散層とを有するＰｃｈトランジスタと、
前記Ｎｃｈトランジスタ及び前記Ｐｃｈトランジスタの前記ゲート電極の側壁を覆うスペーサとを更に有し、
前記第３の拡散層は、前記ゲート電極及び前記スペーサに整合して形成され、前記第１の拡散層及び前記第２の拡散層よりも不純物濃度が高い第５の拡散層を有する
ことを特徴とする半導体装置。
（付記１０）  付記９記載の半導体装置において、
前記第３の拡散層は、前記ゲート電極及び前記スペーサに整合して形成され、前記第２の拡散層とほぼ等しい不純物分布を有する第６の拡散層を更に有する
ことを特徴とする半導体装置。
（付記１１）  付記９記載の半導体装置において、
前記第３の拡散層は、前記ゲート電極に整合して形成され、前記第２の拡散層とほぼ等しい不純物分布を有する第６の拡散層を更に有する
ことを特徴とする半導体装置。
（付記１２）  付記９又は１０記載の半導体装置において、
前記第４の拡散層は、前記ゲート電極及び前記スペーサに整合して形成され、前記第２の拡散層とほぼ等しい不純物分布を有する第７の拡散層を更に有する
ことを特徴とする半導体装置。
（付記１３）  付記５乃至１２のいずれか１項に記載の半導体装置において、
前記第２の拡散層は、前記第１の拡散層よりも不純物濃度が低い
ことを特徴とする半導体装置。
（付記１４）  付記５乃至１３のいずれか１項に記載の半導体装置において、
前記第２の拡散層は、前記半導体基板に燐を添加することにより形成されている
ことを特徴とする半導体装置。
（付記１５）  付記５乃至１４のいずれか１項に記載の半導体装置において、
前記コンタクト窓は、前記ゲート電極に自己整合的に形成されている
ことを特徴とする半導体装置。
（付記１６）  付記５乃至１５のいずれか１項に記載の半導体装置において、
前記コンタクト窓下部の前記半導体基板中に形成され、前記第１の拡散層と同一導電型の第８の拡散層を更に有する
ことを特徴とする半導体装置。
（付記１７）  付記１乃至１６のいずれか１項に記載の半導体装置において、
前記半導体基板に形成された溝部に絶縁膜が埋め込んで形成された素子分離膜を更に有する
ことを特徴とする半導体装置。
（付記１８）  半導体基板上に、ゲート絶縁膜を介してゲート電極を形成するゲート電極形成工程と、
前記ゲート電極をマスクとしてイオン注入を行い、前記ゲート電極の両側の前記半導体基板に第１の拡散層を形成する第１のイオン注入工程と、
前記半導体基板上の全面に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に、前記第１の拡散層に達するコンタクト窓を形成するコンタクト窓形成工程と、
前記絶縁膜をマスクとして前記コンタクト窓直下の前記半導体基板にイオン注入し、前記第１の拡散層と同一導電型からなる第２の拡散層を形成する第２のイオン注入工程と、
前記絶縁膜をマスクとして前記コンタクト窓直下の半導体基板にイオン注入し、前記第１の拡散層及び前記第２の拡散層より深い領域にわたって形成され、前記第１の拡散層と同一導電型からなる第３の拡散層を形成する第３のイオン注入工程と、
前記コンタクト窓を介して前記第１の拡散層に接続されたキャパシタを形成するキャパシタ形成工程と
を有することを特徴とする半導体装置の製造方法。
（付記１９）  付記１８記載の半導体装置の製造方法において、
前記２及び前記第３のイオン注入工程では、燐イオンを注入することにより前記第２の拡散層及び前記第３の拡散層を形成する
ことを特徴とする半導体装置の製造方法。
（付記２０）  付記１８又は１９記載の半導体装置の製造方法において、
前記第３のイオン注入工程では、前記第１のイオン注入工程よりも少ないドーズ量でイオン注入を行う
ことを特徴とする半導体装置の製造方法。
（付記２１）  付記１８乃至２０のいずれか１項に記載の半導体装置の製造方法において、
前記コンタクト窓形成工程では、前記コンタクト窓の一部が素子分離領域を突き抜けるように前記コンタクト窓を形成する
ことを特徴とする半導体装置の製造方法。
（付記２２）  半導体基板上に、ゲート絶縁膜を介してゲート電極を形成するゲート電極形成工程と、
前記ゲート電極をマスクとしてイオン注入を行い、前記ゲート電極の両側の前記半導体基板に第１の拡散層を形成する第１のイオン注入工程と、
前記ゲート電極の側壁にスペーサを形成するスペーサ形成工程と、
前記ゲート電極及び前記スペーサをマスクとして前記半導体基板にイオン注入し、前記第１の拡散層より深い領域にわたって形成され、前記第１の拡散層と同一導電型からなる第２の拡散層を形成する第２のイオン注入工程と、
前記半導体基板上の全面に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に、前記第１の拡散層に達するコンタクト窓を形成するコンタクト窓形成工程と、
前記コンタクト窓を介して前記第１の拡散層に接続されたキャパシタを形成するキャパシタ形成工程と
を有することを特徴とする半導体装置の製造方法。
（付記２３）  半導体基板上に、ゲート絶縁膜を介してゲート電極を形成するゲート電極形成工程と、
前記ゲート電極をマスクとしてイオン注入を行い、前記ゲート電極の両側の前記半導体基板に第１の拡散層を形成する第１のイオン注入工程と、
前記ゲート電極をマスクとして前記半導体基板にイオン注入し、前記第１の拡散層より深い領域にわたって形成され、前記第１の拡散層と同一導電型からなる第２の拡散層を形成する第２のイオン注入工程と
前記半導体基板上の全面に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に、前記第１の拡散層に達するコンタクト窓を形成するコンタクト窓形成工程と、
前記コンタクト窓を介して前記第１の拡散層に接続されたキャパシタを形成するキャパシタ形成工程と
を有することを特徴とする半導体装置の製造方法。
（付記２４）  付記２２又は２３記載の半導体装置の製造方法において、
前記第２のイオン注入工程では、前記ゲート電極の両側の前記半導体基板に前記第２の拡散層を形成する
ことを特徴とする半導体装置の製造方法。
（付記２５）  付記２２乃至２４のいずれか１項に記載の半導体装置の製造方法において、
前記絶縁膜形成工程の前に、
周辺回路領域のＮｃｈトランジスタ形成領域に、前記Ｎｃｈトランジスタのゲート電極及び前記ゲート電極の側壁に形成されたスペーサをマスクとして前記第１のイオン注入工程及び前記第２のイオン注入工程よりも多いドーズ量でイオン注入を行い、前記第１の拡散層及び前記第２の拡散層よりも不純物濃度が高い第３の拡散層を形成する第３のイオン注入工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記２６）  付記２２乃至２５のいずれか１項に記載の半導体装置の製造方法において、
前記第２のイオン注入工程では、周辺回路領域のＮｃｈトランジスタのゲート電極及び前記ゲート電極の側壁に形成されたスペーサをマスクとしてイオン注入を行い、前記Ｎｃｈトランジスタの形成領域に、前記第２の拡散層とほぼ等しい不純物分布を有する第４の拡散層を更に形成する
ことを特徴とする半導体装置の製造方法。
（付記２７）  付記２２乃至２５のいずれか１項に記載の半導体装置の製造方法において、
前記第２のイオン注入工程では、周辺回路領域のＮｃｈトランジスタのゲート電極をマスクとしてイオン注入を行い、前記Ｎｃｈトランジスタの形成領域に、前記第２の拡散層とほぼ等しい不純物分布を有する第４の拡散層を更に形成する  ことを特徴とする半導体装置の製造方法。
（付記２８）  付記２２乃至２７のいずれか１項に記載の半導体装置の製造方法において、
前記絶縁膜形成工程の前に、
周辺回路領域のＰｃｈトランジスタ形成領域に、前記Ｐｃｈトランジスタのゲート電極及び前記ゲート電極の側壁に形成されたスペーサをマスクとしてイオン注入を行い、第５の拡散層を形成する第４のイオン注入工程を更に有し、
前記第２のイオン注入工程では、前記Ｐｃｈトランジスタのゲート電極及び前記ゲート電極の側壁に形成されたスペーサをマスクとしてイオン注入を行い、前記Ｐｃｈトランジスタの形成領域に、前記第２の拡散層とほぼ等しい不純物分布を有する第６の拡散層を更に形成する
ことを特徴とする半導体装置の製造方法。
（付記２９）  付記２２乃至２８のいずれか１項に記載の半導体装置の製造方法において、
前記第２のイオン注入工程では、前記第１のイオン注入工程よりも少ないドーズ量でイオン注入を行う
ことを特徴とする半導体装置の製造方法。
（付記３０）  付記２２乃至２９のいずれか１項に記載の半導体装置の製造方法において、
前記２のイオン注入工程では、燐イオンを注入して前記第２の拡散層を形成する
ことを特徴とする半導体装置の製造方法。
（付記３１）  付記２２乃至３０のいずれか１項に記載の半導体装置の製造方法において、
前記コンタクト窓形成工程では、前記ゲート電極に自己整合的に前記コンタクト窓を開口する
ことを特徴とする半導体装置の製造方法。
（付記３２）  付記２２乃至３０のいずれか１項に記載の半導体装置の製造方法において
前記コンタクト窓形成工程の後に、前記絶縁膜をマスクとして前記コンタクト窓直下の半導体基板にイオン注入し、前記第１の拡散層と同一導電型からなる第７の拡散層を形成する第５のイオン注入工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記３３）  付記１７乃至３２のいずれか１項に記載の半導体装置の製造方法において、
前記ゲート電極形成工程の前に、
前記半導体基板の素子分離領域に溝を形成して前記溝に絶縁膜を埋め込むことにより、前記溝に埋め込まれた前記絶縁膜よりなる素子分離膜を形成する素子分離膜形成工程を更に有する
ことを特徴とする半導体装置の製造方法。