【事件の表示】
　平成１１年特許願第３２９１５２号「２値画像のＭＭＲ圧縮方法およびその装置」拒絶査定不服審判事件〔平成１３年　５月２９日出願公開、特開２００１−１４８７８９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成１１年１１月１９日に出願されたものであって、その請求項１〜６に係る発明は、平成１３年８月２３日付けの手続補正によって補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１〜６に記載されたとおりのものと認められるところ、請求項１に係る発明（以下、「本願発明」という。）は、次のとおりのものである。
　　
　「【請求項１】ＭＭＲ符号化方式による２値画像の圧縮処理方法において、
　変化画素ａ1，ａ2，ｂ1，ｂ2のアドレス探索と、
　ハフマン符号生成と、
　ハフマン符号パッキングと、
に関する３つの処理ステージからなるパイプラインを持ち、
　前記パイプラインに含まれる処理のうち、変化画素ａ1，ａ2のアドレス探索と変化画素ｂ1，ｂ2のアドレス探索とを並行に処理し、
　変化画素ａ1，ａ2のアドレス探索と、
　変化画素ｂ1，ｂ2のアドレス探索と、
　ハフマン符号パッキングと、
については、入力データをパラレルに受け取りパラレル（複数ビット幅）のまま高速処理するようにしたことを特徴とする２値画像のＭＭＲ圧縮方法。」
　
２．引用例
　これに対して、原査定の平成１３年１０月１０日付け拒絶理由通知書の拒絶の理由で、引用文献Ａとして引用された特開昭６４−６１１７３号公報（昭和６４年３月８日公開。）（以下、「引用例１」という。）には、図面とともに次の各記載がある。
（ア）「産業上の利用分野
　本発明は、イメージデータの圧縮機能に関し、特に、二次元パイプライン符号化回路に関する。」（第１頁下右欄第８〜１０行）
　
（イ）「本発明は従来の技術に内在する上記欠点を解消する為になされたものであり、従って本発明の目的は、符号化に必要な各処理機能要素の独立性を高めることによって、高速符号化を行うことを可能とした新規なパイプライン符号化回路を提供することにある。」（第２頁上左欄第２〜７行）
　
（ウ）「第１図は本発明に係るパイプライン符号化回路の一実施例を示すブロック構成図である。
　第１図において、参照番号１は参照ラインの画信号をバイトパラレルにて３バイト（１バイト＝８ビット）まで記憶できる参照ライン画データＦＩＦＯメモリ、２は参照ライン画データＦＩＦＯメモリ１からの画データをバイト単位に読出し、画データ中の白から黒へまたは黒から白への変化点を検出し、変化点アドレスとして１１ビットの２進数を出力する参照ライン変化点検出回路、３は参照ライン変化点検出回路２からの１１ビットパラレルデータを３ワードまで記憶できる参照ライン変化点アドレスＦＩＦＯメモリ、４は現ラインの画信号をバイトパラレルにて３バイトまで記憶できる現ライン画データＦＩＦＯメモリ、５は現ライン画データＦＩＦＯメモリ４からの画データをバイト単位に読出し、画データ中の変化点を検出し、変化点アドレスとして１１ビットの２進数を出力する現ライン変化点検出回路、６は現ライン変化点検出回路５からの１１ビットパラレルデータを３ワードまで記憶できる現ライン変化点アドレスＦＩＦＯメモリ、７はＦＩＦＯメモリ３からの参照ライン変化点アドレス１１ビットと、ＦＩＦＯメモリ６からの現ライン変化点アドレス１１ビットをそれぞれ読出し、アドレスの相対値をもとにＣＣＩＴＴ　Ｔ．４におけるＭＲ符号化を行い、ＭＲ符号と符号長かまたはランレングスと色情報のどちらかを１６ビットパラレルにて出力するＭＲ符号化回路、８はＭＲ符号化回路７からの出力データがランレングスと色情報の時にこれをＣＣＩＴＴ　Ｔ．４におけるＭＨ符号に変換し、ＭＨ符号と符号長を１６ビットパラレルにて、またＭＲモード符号と符号長の時にはこれをそのまま出力するＭＨ符号化回路、９はＭＨ符号化回路８から出力される符号と符号長から符号長をもとに符号のバレルシフトを行い１６ビットパラレルに符号をパックして出力する符号パック回路をそれぞれ示す。」（２頁上右欄第１３行〜同頁下右欄第９行）
　
（エ）「また、参照ライン１１はＦＩＦＯメモリ１１への参照ライン画信号書込信号、１２はＦＩＦＯメモリ１へのデータフル信号、１３は参照ライン１バイトパラレル画信号入力、１４はＦＩＦＯメモリ１のデータエンプテイ信号、１５はＦＩＦＯメモリ１からの１バイトパラレル画信号出力、２１はＦＩＦＯメモリ１への画信号読出し信号、２２は参照ライン変化点検出回路の変化点アドレス書込信号、２３は参照ライン変化点アドレス出力、３１はＦＩＦＯメモリ３のデータフル信号、３２はＦＩＦＯメモリ３のデータエンプテイ信号、３３はＦＩＦＯメモリ３より出力される参照ライン変化点アドレス、４１はＦＩＦＯメモリ４への現ライン画信号書込信号、４２はＦＩＦＯメモリ４のデータフル信号、４３は現ライン１バイトパラレル画信号入力、４４はＦＩＦＯメモリ４のデータエンプテイ信号、４５はＦＩＦＯメモリ１からの１バイトパラレル画信号出力、５１は画信号読出し信号、５２は現ライン変化点検出回路の変化点アドレス書込信号、５３は現ライン変化点アドレス出力、６１はＦＩＦＯメモリ６のデータフル信号、６２はＦＩＦＯメモリ６のデータエンプテイ信号、６３はＦＩＦＯメモリ６より出力される現ライン変化点アドレス情報、７１は参照ライン変化点アドレス読出し信号、７２は現ライン変化点アドレス読出し信号、７３はＭＲモード符号またはランレングス出力可能信号、７４はＭＲモード符号またはランレングス出力、７５は７４出力がＭＲモード符号かランレングスかを区別する識別信号、８１はＭＲモード符号またはランレングス読出し信号、８２はＭＲモード符号またはＭＨ符号出力可能信号、８３はＭＲ符号またはＭＨモード符号出力、９１はＭＲモード符号またはＭＨ符号読出信号、９２はパック符号出力可能信号、９３はパック符号読出し信号、９４はパック符号出力をそれぞれ示す。」（第２頁下右欄第１０行〜第３頁上右欄第２行）
　　
（オ）「次に本発明の動作について説明する。ＦＩＦＯメモリについてはデータ書込はデータフル信号が“ＯＮ”していない時に可能で、最大３バイトまたは３ワードまでの書込みが可能であり、データ読出しはデータエンプテイ信号が“ＯＮ”していない時に可能である。参照ライン変化点検出回路２は、ＦＩＦＯメモリ１のデータエンプテイ信号１４が“ＯＦＦ”している時に信号２１により参照ライン画データ１５を読出す。読出した画データ中に変化点がない時には、更に画データ１バイトをＦＩＦＯメモリ１より、信号１４を見ながら読出す。変化点検出回路２は画データ中に変化点を検出すると、以前に読出したバイト数に１バイト内の変化点アドレスを加えた１ライン内での参照ライン変化点アドレス２３として、ＦＩＦＯメモリ３のデータフル信号３１が“ＯＦＦ”の時に書込信号２２を“ＯＮ／ＯＦＦ”して出力する。
　現ラインについてもＦＩＦＯメモリ４、変化点検出回路５、ＦＩＦＯメモリ６の動作は参照ラインについてのＦＩＦＯメモリ１、変化点検出回路２、ＦＩＦＯメモリ３の動作とまったく同じである。
　ＭＲ符号化回路７は、ＦＩＦＯメモリ３のデータエンプテイ信号３２が“ＯＦＦ”している時に読出し信号７１により参照ライン変化点アドレス３３を読出し、ＦＩＦＯメモリ６のデータエンプテイ信号６２が“ＯＦＦ”している時に読出し信号７２により現ライン変化点アドレス６３を読出す。ＭＲ符号化回路７は、その後読出した変化点アドレスの相対値よりＭＲ符号化シーケンスを進め、水平モードが発生した時にのみ水平モード符号の次にランレングスを、識別信号７５を“ＯＮ”して出力し、それ以外の時にはＭＲモード符号と符号長を識別信号７５を“ＯＦＦ”してＭＲモード符号またはランレングス７４を出力する。また、ＭＲ符号化回路７はＭＲモード符号またはランレングス７４の出力が可能になると信号７３を“ＯＮ”にする。ＭＨ符号化回路８は、信号７３が“ＯＮ”になるとＭＲモード符号またはランレングス７４を読出し信号８１により読出し、識別信号７５が“ＯＮ”しているときに読出しデータがランレングスであることを知り、ＭＨ符号に変換した後に符号長と共に出力可能信号８２を“ＯＮ”し、信号８３として出力する。また、識別信号７５が“ＯＦＦ”している時には読出しデータをそのまま出力可能信号８２を“ＯＮし、信号８３として出力する。符号パック回路９は、ＭＨ符号化回路８からの出力可能信号８２が“ＯＮ”のときに読出し信号９１により、符号データおよび符号長データ８３を読出す。その後符号長データをもとに符号データをバレルシフトし、１６ビットパラレルにパックし、出力可能信号９２を“ＯＮ”して信号９４として出力する。また出力可能信号９２が“ＯＮ”の時には、読出信号９３にて１６ビットパック符号９４を読出すことができる。
　以上説明したように、本パイプライン符号化回路では変化点検出回路とが信号入力部との間にＦＩＦＯメモリを配置し、かつＭＲ符号化回路からのランレングス符号化回路と符号データパック回路を分離することで処理のパイプライン化を実現しており、個々の処理の独立性をはかることにより、部分的処理ネックの全体処理への影響を小さくすることができ高速化に有利となる。」（第３頁上右欄第３行〜第４頁上左欄第３行）
　
３．対比
　本願発明と引用例１に記載された発明とを対比すると、
　引用例１には、２値画像を符号化し画情報を圧縮することが記載されている（前記（ア）及び（イ）参照））から、本願発明と引用例１に記載された発明とは、「符号化方式による２値画像の圧縮処理方法」である点において差異はない。
　
　引用例１には、現ライン変化点検出回路５で符号化ラインの変化画素のアドレス探索を行い、参照ライン変化点検出回路２で参照ラインの変化画素のアドレス探索を行い、ＭＨ符号化回路８でハフマン符合生成を行い、符号パック回路９でハフマン符合パッキングを行うことが記載されており、そして、現ライン変化点検出回路５及び参照ライン変化点検出回路２、ＭＨ符号化回路８、符号パック回路８はカスケード接続され、変化画素のアドレス探索、ハフマン符号生成、ハフマン符号パッキングの３つの処理は、パイプライン的に処理されることが記載されている（前記（ウ）〜（オ）参照。）から、本願発明と引用例１に記載された発明とは、「変化画素ａ1，ａ2，ｂ1，ｂ2のアドレス探索と、ハフマン符号生成と、ハフマン符号パッキングと、に関する３つの処理ステージからなるパイプラインを持つ」点で差異はない。
　
　引用例１には、現ライン変化点検出回路５と参照ライン変化点検出回路２とは独立かつ並行に配置され、符号化ラインの変化画素のアドレス探索と参照ラインの変化画素のアドレス探索とは同時並行的に高速に処理されることが記載されている（前記（ウ）〜（オ）参照。）から、本願発明と引用例１に記載された発明とは、「前記パイプラインに含まれる処理のうち、変化画素ａ1，ａ2のアドレス探索と変化画素ｂ1，ｂ2のアドレス探索とを並行に処理」している点で差異はない。
　
　引用例１には、現ライン変化点検出回路５及び参照ライン変化点検出回路２は、それぞれ、１バイトパラレルの画信号４５及び１５を受け取り、パラレルのまま符号化ライン及び参照ラインの変化点アドレスを高速に探索し、変化点アドレス５３及び２３を１バイトパラレルに出力することが記載されており、そして、符号パック回路９は、ＭＨ符号化回路８から入力データをパラレルに受け取り、１６ビットパラレルにパックして出力することが記載されている（前記（ウ）〜（オ）参照。）から、本願発明と引用例１に記載された発明とは、「変化画素ａ1，ａ2のアドレス探索と、変化画素ｂ1，ｂ2のアドレス探索と、ハフマン符号パッキングと、については、入力データをパラレルに受け取りパラレル（複数ビット幅）のまま高速処理するようにした」点で差異はない。
　
　そうすると本願発明と引用例１に記載された発明とは、
　「符号化方式による２値画像の圧縮処理方法において、
　変化画素ａ1，ａ2，ｂ1，ｂ2のアドレス探索と、
　ハフマン符号生成と、
　ハフマン符号パッキングと、
に関する３つの処理ステージからなるパイプラインを持ち、
　前記パイプラインに含まれる処理のうち、変化画素ａ1，ａ2のアドレス探索と変化画素ｂ1，ｂ2のアドレス探索とを並行に処理し、
　変化画素ａ1，ａ2のアドレス探索と、
　変化画素ｂ1，ｂ2のアドレス探索と、
　ハフマン符号パッキングと、
については、入力データをパラレルに受け取りパラレル（複数ビット幅）のまま高速処理するようにしたことを特徴とする２値画像の符号圧縮方法。」である点で一致し、次の点で、相違する。
　
（相違点）
　本願発明が、ＭＭＲ符号化方式を採用しているのに対して、引用例１に記載された発明は、ＭＲ符号化方式を採用している点。
　
４．判断
（相違点について）
　Ｇ３ファクシミリ装置は、ＭＲ符号化方式に準拠して作られ、Ｇ４ファクシミリ装置は、ＭＭＲ符号化方式に準拠して作られることは当業者には周知であり、Ｇ３ファクシミリをＧ４ファクシミリに改変するにあたり、引用例１に記載された発明のＭＲ符号化方式をＭＭＲ符号化方式に代え本願発明の如く構成することは、当業者が適宜なし得ることである。
　
　なお、本件審判請求人は、審判請求書の理由において、本願発明は、メモリを有しない点で引用例１に記載された発明と相違する点主張するが、本願の特許請求の範囲の請求項１には、メモリを不用にするとの明かな記載がない。しかも、パイプライン処理とは、多段に接続された各処理ステージにおいて、（ｎ）段目のステージのメモリからのデータの取り出し（fetch）と、（ｎ＋１）段目のステージの演算の実行とを時間的に互いに重なり合う状態で並行的に高速処理することをいうのであるから、各処理ステージ間にはメモリを設ける必要があることは明かである。したがって、本件審判請求人の上記主張は、根拠がない。
　
５．むすび
　以上のとおり、本願発明は、引用例１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。