【事件の表示】
　平成　４年特許願第２９６４８９号「マイクロコンピュータ」拒絶査定に対する審判事件［平成　６年　４月２８日出願公開、特開平　６−１１９２３９］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明　
　本願は、平成４年１０月８日の出願であって、その請求項１に係る発明は、平成１４年９月２４日付で補正された明細書の特許請求の範囲の請求項１に記載されたとおりの次のもの（以下、本願発明という。）である。
　
「【請求項１】中央処理装置及び電気的に書き込み可能にされ前記中央処理装置にバスを介して接続される不揮発性の記憶装置を含んだ１チップ型のマイクロコンピュータであって、　
　そのチップの外部から与えられるアドレス信号に基づいて前記記憶装置を書込み可能にすると共に当該記憶装置の記憶領域を連続したアドレスに配置する第１の状態と、前記記憶装置の記憶領域を前記中央処理装置のアドレス空間上では分離された複数のアドレス領域に分割して配置する第２の状態とを、排他的に選択する手段を有するものであることを特徴とするマイクロコンピュータ。」　
　
２．引用例　
　これに対して、原査定の拒絶の理由に引用された特開昭６２−９９８５６号公報（昭和６２年５月９日出願公開、以下、引用例１という。）、特開平１−１１４９５０号公報（平成１年５月８日出願公開、以下、引用例２という。）、特開昭６２−１２８０９４号公報（昭和６２年６月１０日出願公開、以下、引用例３という。）には、それぞれ図面とともに、以下のことが記載されている。　
　
［引用例１］　
「２．特許請求の範囲　
　ＥＰＲＯＭ（ｅｒａｓａｂｌｅ　ａｎｄ　ｅｌｅｃｔｒｉｃａｌｌｙ　ｐｒｏｇｒａｍａｂｌｅ　ｒｅａｄ−ｏｎｌｙ　ｍｅｍｏｒｙ）を内蔵し、このＥＰＲＯＭに対しアドレスバスを通して外部から指定したアドレス位置にアクセスし、データバスを通して外部から入力するデータを書き込むことができるようにしたマイクロコンピュータにおいて、　
　上記ＥＰＲＯＭに外部から書き込みを行なうか、外部装置を使用せず当該マイクロコンピュータの制御により書き込みを行なうかの制御切換情報を格納する書き込みモードレジスタ、　
　この書き込みモードレジスタが当該マイクロコンピュータの制御により書き込みを行なうことを示しているとき、上記アドレスバス及び上記データバスと外部回路との間の接続をしゃ断した状態で、当該マイクロコンピュータのＣＰＵから上記アドレスバス上に上記ＥＰＲＯＭの書き込むべき番地を示すアドレスを出力し、上記データバス上に上記ＥＰＲＯＭへ書き込むべきデータを出力し、上記ＥＰＲＯＭへ加える電圧は上記外部装置による書き込みの場合と同様にして、上記ＥＰＲＯＭへの書き込みを実行する手段を備えたことを特徴とするマイクロコンピュータ。」（公報１頁左下欄４行〜右下欄６行）、　
「［産業上の利用分野］　
　この発明はＥＰＲＯＭ（ｅｒａｓａｂｌｅ　ａｎｄ　ｅｌｅｃｔｒｉｃａｌｌｙ　ｐｒｏｇｒａｍａｂｌｅ　ＲＯＭ）を内蔵するシングルチップマイクロコンピュータ（ｓｉｎｇｌｅ　ｃｈｉｐ　ｍｉｃｒｏ−ｃｏｍｐｕｔｅｒ）に関するものである。」（公報１頁右下欄８行〜１２行）、　
「［発明が解決しようとする問題点］　
　従来のＥＰＲＯＭ内蔵シングルチップマイクロコンピュータにおいては、ＥＰＲＯＭへの書き込みはマイクロコンピュータを停止させた状態でＥＰＲＯＭライタ等の外部装置によってアドレス及びデータを入力して行なう必要があり、・・・　
　この発明は上記のような問題点を解決するためになされたもので、従来のＥＰＲＯＭへの書き込み方法に加えて、マイクロコンピュータ自身の持つ書き込み命令を実行することによってＥＰＲＯＭへの書き込みができる機能を新たに持たせ、ＥＰＲＯＭをプログラムメモリとしてだけではなく、プログラム実行中に不揮発性メモリとして使用できるようにしてＥＰＲＯＭの使用効率を高めることを目的としている。」（・・・は引用箇所の省略を意味し、以下、同様とする。）（公報第２頁右下欄１２行〜３頁左上欄１０行）、
「［問題点を解決するための手段］　
　この発明のマイクロコンピュータでは、外部の書き込み装置によってＥＰＲＯＭの書き込みを行うか、マイクロコンピュータ自身の命令実行によってＥＰＲＯＭの書き込みを行うかを切り換える信号を保持する１ビットの書き込みモードレジスタと、この書き込みモードレジスタの内容に従って書き込み方法の切り換えを行う切換装置を備えた。」（公報３頁左上欄１１行〜１８行）　　
　上記の記載及び図面を勘案すると、引用例１には、　
　ＣＰＵ、及び上記ＣＰＵにアドレスバス及びデータバスを介して接続されるＥＰＲＯＭを含んだシングルチップマイクロコンピュータであって、　
　そのチップの外部から与えられるアドレスに基づいて上記ＥＰＲＯＭを書込み可能にするモードと、上記ＥＰＲＯＭを上記ＣＰＵによって書き込むモードとを切り換える書き込みモードレジスタ及び書き込みを実行する手段を有するマイクロコンピュータ（以下、引用発明という。）　
が記載されていると認められる。　
　
［引用例２］　
「［産業上の利用分野］　
　本発明はマイクロコンピュータに関し、特に読み出し専用メモリ（以下ＲＯＭと記す）を中央処理装置（以下ＣＰＵと記す）と共に同一半導体基板上に有してなるシングルチップマイクロコンピュータに関する。」（公報１頁右下欄３行〜８行）、　
「［従来の技術］　
　・・・　
　その後、データ処理性能の向上をめざして、ＣＰＵが８ビット処理のものとなることにより、ＣＰＵが扱えるメモリ空間も６４ｋバイトと一挙に拡大された。さらに、１６ビット処理ができるＣＰＵになると、この数は１Ｍバイト以上となっている。・・・　
　そこで、ＣＰＵと共にチップに内蔵するメモリ容量をＣＰＵが扱えるメモリ空間の一部分とし、これを超えて処理を行う場合は、このシングルチップマイクロコンピュータ外部にメモリを接続し、処理を実行する構成がとられる様になった。」（公報１頁右下欄９行〜２頁左上欄１４行）　
「［発明が解決しようとする問題点］　
　・・・この大きなプログラムの中の１部のプログラムをセキュリティ上の問題あるいは、実行速度の問題（・・・）等でチップ内のＲＯＭに書き込んでおきたい場合がある。そしてこの様な箇所がプログラム上複数存在し、チップ内のＲＯＭエリアを超える範囲に分散している場合にはたとえ内部ＲＯＭ化したいプログラム量が内部ＲＯＭ容量以下であっても、内部ＲＯＭ番地が固定であるため、すでに作られたプログラムを再配置しなければならないという欠点がある。」（公報２頁右上欄２行〜１７行）、　
「次にこのシングルチップマイクロコンピュータの動作を説明する。第３図は本実施例の説明のために、内部ＲＯＭ容間（空間の誤記と認められる。）と内部ＲＯＭアドレス判別装置によって配分された全体のメモリマップを示す図である。　
　いま内部ＲＯＭ１６ｋバイトのうち４ｋバイトを００００Ｈ〜０ＦＦＦＨに、また８ｋバイトを８０００Ｈ〜９ＦＦＦＨにさらに残り４ｋバイトをＦ０００Ｈ〜ＦＦＦＦＨに配分する場合を考える。・・・この状態でＣＰＵがメモリとして、００００Ｈ〜０ＦＦＦＨ、８０００Ｈ〜９ＦＦＦＨ、Ｆ０００Ｈ〜ＦＦＦＦＨを読み出そうとした時、・・・内部ＲＯＭ指示信号が得られる。これを受けてＣＰＵはバス制御装置（図示せず）を介して内部ＲＯＭの読み出し制御を行う。同時に論理ゲート・・・により内部ＲＯＭの物理的なアドレスの上位２ビットを発生する。・・・内部ＲＯＭの物理アドレスの下位１２ビットは、アドレスバスにあるアドレス値をそのまま用いればよい。　
　この様に、レジスタ・・・の内容を書き換える事により、内部ＲＯＭの配置アドレスを変更することができる。」（公報２頁右下欄１５行〜３頁右上欄７行）　
　
［引用例３］　
「２．特許請求の範囲　
　読み出し時は別のアドレス空間にあるものとして使用する複数のＰＲＯＭアレイを内蔵したマイクロコンピュータにおいて、前記ＰＲＯＭアレイにデータを格納する際、すべてのＰＲＯＭアレイに共通のアドレス信号を与え、前記アドレス信号の上位ビット信号を前記ＰＲＯＭアレイの書き込み回路の制御信号として用いることにより、前記ＰＲＯＭアレイが同一アドレス空間上にあるものとして連続的にデータを格納することを特徴とするマイクロコンピュータ。」（公報１頁左下欄４行〜１４行）、　
「しかし、１チップで構成するマイクロコンピュータ等にあってはＲＯＭの内容は製造段階で格納されるため、・・・」（公報１頁右下欄６行〜８行）、　
「［発明が解決しようとする問題点］　
　上述したように、従来複数のＰＲＯＭアレイを内蔵したマイクロコンピュータの場合、１つのＰＲＯＭアレイにデータを格納し終るたびにＰＲＯＭアレイのアドレスを設定しなおして次のＰＲＯＭアレイにデータを格納する必要がある。そのため、データを格納する際、作業が複雑になり、またデータ格納に時間がかかるという欠点があった。」（公報２頁左上欄１７行〜右上欄４行）
　
３．対比　
　本願発明と引用発明を対比する。　
　
（１）引用発明の「ＣＰＵ」、「アドレスバス及びデータバス」、「ＥＰＲＯＭ」、「シングルチップマイクロコンピュータ」、「アドレス」、「モード」は、それぞれ本願発明の「中央処理装置」、「バス」、「電気的に書き込み可能にされ不揮発性の記憶装置」、「１チップ型のマイクロコンピュータ」、「アドレス信号」、「状態」に対応する。　
　
（２）引用発明の「上記ＥＰＲＯＭを上記ＣＰＵによって書き込むモード」と本願発明の「前記記憶装置の記憶領域を前記中央処理装置のアドレス空間上では分離された複数のアドレス領域に分割して配置する第２の状態」は、上記記憶装置を上記中央処理装置によりアクセスする際の状態である点では対応する。　
　
（３）引用発明の「書き込みモードレジスタ及び書き込みを実行する手段」と本願発明の「排他的に選択する手段」は、記憶装置の書き込み形態の上記状態を選択するという点では対応する。　
　
　したがって、本願発明と引用発明は、
　中央処理装置及び電気的に書き込み可能にされ前記中央処理装置にバスを介して接続される不揮発性の記憶装置を含んだ１チップ型のマイクロコンピュータであって、　
　そのチップの外部から与えられるアドレス信号に基づいて前記記憶装置を書込み可能にする第１の状態と、前記記憶装置を前記中央処理装置によりアクセスする第２の状態とを、排他的に選択する手段を有するものであることを特徴とするマイクロコンピュータ。
である点で一致し、次の点で相違する。　
　
［相違点］　
　本願発明では、第１の状態が当該記憶装置の記憶領域を連続したアドレスに配置するものであって、第２の状態が前記記憶装置の記憶領域を前記中央処理装置のアドレス空間上では分離された複数のアドレス領域に分割して配置するものであるのに対して、引用発明ではそのような構成を採用していない点。　
　
４．相違点についての判断　
　上記相違点について検討する。　
　　
　まず、上記引用例２に記載されているように、ＣＰＵの扱うアドレス空間の増大に伴いＲＯＭに対するＣＰＵのアドレス指定の自由度を高めるために、ＲＯＭの記憶領域をＣＰＵのアドレス空間上では分離された複数のアドレス領域に分割して配置することは、本願出願前周知の技術であると認められる。　
　又、上記引用例３に記載されているように、ＰＲＯＭのデータ格納を効率的に行うために、製造時などの書き込みの際にＰＲＯＭの記憶領域を連続したアドレスに配置することも、本願出願前周知の技術であると認められる。
　そして、引用例２及び引用例３の上記構成の上記の課題は、いずれも引用例１に記載されているようなＣＰＵ、及び上記ＣＰＵにアドレスバス及びデータバスを介して接続されるＥＰＲＯＭを含んだシングルチップマイクロコンピュータにおいて、周知の課題である。　
　
　してみれば、引用例１に記載された発明において、引用例２及び引用例３の上記周知の技術を参酌して、第１の状態が当該記憶装置の記憶領域を連続したアドレスに配置するものであって、第２の状態が前記記憶装置の記憶領域を前記中央処理装置のアドレス空間上では分離された複数のアドレス領域に分割して配置するものであるようにすることは、当業者が容易になし得るものである。　
　
５．むすび　
　したがって、本願発明は、引用例に記載された発明及び周知の技術に基き、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。　
　
　よって、結論のとおり審決する。