【手続補正書】
【提出日】平成26年6月26日(2014.6.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アダプタからデータをロードするためのロード命令を実行するための方法であって、
前記アダプタに結合されるプロセッサが、実行のためのマシン命令を取得するステップであって、前記マシン命令は、コンピュータ・アーキテクチャに従ってコンピュータを実行するように定められ、かつ、
アダプタからのロード命令を識別するオペコード・フィールドと、
前記アダプタからフェッチされたデータがロードされる第１の記憶位置を識別する第１のフィールドと、
そのコンテンツが、前記アダプタを識別する機能ハンドル、データがロードされる前記アダプタ内のアドレス空間の指定、及び前記アドレス空間内のオフセットを含む、第２の記憶位置を識別する第２のフィールドと
を含む、取得するステップと、
前記プロセッサが、前記マシン命令を実行するステップと、
を含み、前記実行するステップは、
前記機能ハンドルを用いて、前記アダプタと関連した機能テーブル・エントリを取得するステップであって、前記機能テーブル・エントリは、前記プロセッサに関連するメモリ内に格納される、取得するステップと、
前記機能テーブル・エントリ内の情報及び前記オフセットの少なくとも一方を用いて、前記アダプタのデータ・アドレスを決定するステップと、
前記アドレス空間の前記指定により識別される前記アドレス空間内の特定の記憶位置からデータをフェッチするステップであって、前記特定の記憶位置は、前記プロセッサによる前記マシン命令の実行に基づいて決定された前記データ・アドレスにより識別される、ステップと、
を含む、方法。
【請求項２】
アクセスされる前記アドレス空間は、メモリ空間又はＩ/Ｏ空間のうちの１つであり、前記データ・アドレスを決定するステップは、前記機能テーブル・エントリの１つ又は複数のパラメータを用いて、前記データ・アドレスを決定するステップを含む、請求項１に記載の方法。
【請求項３】
前記用いることは、前記機能テーブル・エントリの基底アドレス・レジスタの値を前記オフセットに加算して、前記データ・アドレスを決定することを含む、請求項２に記載の方法。
【請求項４】
アクセスされる前記アドレス空間は構成空間であり、前記データ・アドレスは前記命令により与えられる前記オフセットであり、前記オフセットは、前記構成空間内のレジスタ番号を識別する、請求項１に記載の方法。
【請求項５】
前記実行するステップは、前記データを前記命令により指定される前記第１の記憶位置に配置するステップをさらに含み、前記第２の記憶位置の前記コンテンツは、フェッチされるデータの量を含む、請求項１に記載の方法。
【請求項６】
アダプタからデータをロードするためのロード命令を実行するためのコンピュータ・システムであって、
メモリと、
前記メモリと通信状態にあるプロセッサと、
を含み、前記コンピュータ・システムは、方法を実行するように構成され、前記方法は、
前記アダプタに結合されるように構成されたプロセッサが、実行のためのマシン命令を取得するステップであって、前記マシン命令は、コンピュータ・アーキテクチャに従ってコンピュータを実行するように定められ、かつ、
アダプタからのロード命令を識別するオペコード・フィールドと、
アダプタからフェッチされたデータがロードされる第１の記憶位置を識別する第１のフィールドと、
そのコンテンツが、前記アダプタを識別する機能ハンドル、データがロードされる前記アダプタ内のアドレス空間の指定、及び前記アドレス空間内のオフセットを含む、第２の記憶位置を識別する第２のフィールドと、
を含む、取得するステップと、
前記プロセッサが、前記マシン命令を実行するステップと、
を含み、前記実行するステップは、
前記機能ハンドルを用いて、前記アダプタと関連した機能テーブル・エントリを取得するステップであって、前記機能テーブル・エントリは、前記プロセッサに関連するメモリ内に格納される、取得するステップと、
前記機能テーブル・エントリ内の情報及び前記オフセットの少なくとも一方を用いて、前記アダプタのデータ・アドレスを決定するステップと、
前記アドレス空間の前記指定により識別される前記アドレス空間内の特定の記憶位置からデータをフェッチするステップであって、前記特定の記憶位置は、前記プロセッサによる前記マシン命令の実行に基づいて決定された前記データ・アドレスにより識別される、フェッチするステップと、
を含むコンピュータ・システム。
【請求項７】
アクセスされる前記アドレス空間は、メモリ空間又はＩ/Ｏ空間のうちの１つであり、前記データ・アドレスを決定するステップは、前記機能テーブル・エントリの１つ又は複数のパラメータを用いて、前記データ・アドレスを決定するステップを含む、請求項６に記載のコンピュータ・システム。
【請求項８】
前記用いることは、前記機能テーブル・エントリの基底アドレス・レジスタの値を前記オフセットに加算して、前記データ・アドレスを決定することを含む、請求項７に記載のコンピュータ・システム。
【請求項９】
アクセスされる前記アドレス空間は構成空間であり、前記データ・アドレスは前記命令により与えられる前記オフセットであり、前記オフセットは、前記構成空間内のレジスタ番号を識別する、請求項６に記載のコンピュータ・システム。
【請求項１０】
前記実行するステップは、前記データを前記命令により指定される前記第１の記憶位置に配置するステップをさらに含む、請求項６に記載のコンピュータ・システム。
【請求項１１】
前記第２の記憶位置の前記コンテンツは、フェッチされるデータの量を含む、請求項６に記載のコンピュータ・システム。
【請求項１２】
前記命令は、前記アダプタの前記アーキテクチャに基づいて実施される、請求項６に記載のコンピュータ・システム。
【請求項１３】
アダプタからデータをロードするためのロード命令を実行するためのコンピュータ・プログラム製品であって、
処理回路により読み出し可能であり、かつ、方法を実行するための前記処理回路による実行のために命令を格納するコンピュータ可読ストレージ媒体を含み、前記方法は、
前記アダプタに結合されるプロセッサが、実行のためのマシン命令を取得するステップであって、前記マシン命令は、コンピュータ・アーキテクチャに従ってコンピュータを実行するように定められ、かつ、
アダプタからのロード命令を識別するオペコード・フィールドと、
前記アダプタからフェッチされたデータがロードされる第１の記憶位置を識別する第１のフィールドと、
そのコンテンツが、前記アダプタを識別する機能ハンドル、データがロードされる前記アダプタ内のアドレス空間の指定、及び前記アドレス空間内のオフセットを含む、第２の記憶位置を識別する第２のフィールドと
を含む、取得するステップと、
前記プロセッサが、前記マシン命令を実行するステップと、
を含み、前記実行するステップは、
前記機能ハンドルを用いて、前記アダプタと関連した機能テーブル・エントリを取得するステップであって、前記機能テーブル・エントリは、前記プロセッサに関連するメモリ内に格納される、取得するステップと、
前記機能テーブル・エントリ内の情報及び前記オフセットの少なくとも一方を用いて、前記アダプタのデータ・アドレスを決定するステップと、
前記アドレス空間の前記指定により識別される前記アドレス空間内の特定の記憶位置からデータをフェッチするステップであって、前記特定の記憶位置は、前記プロセッサによる前記マシン命令の実行に基づいて決定された前記データ・アドレスにより識別される、ステップと、
を含む、コンピュータ・プログラム製品。
【請求項１４】
前記アダプタからのロード命令は、メモリ・マップＩ／Ｏを用いずに、前記アダプタからデータをロードするためのものである、請求項１３に記載のコンピュータ・プログラム製品。