(57)【要約】【課題】無駄な電力消費が少なく、被試験装置の電圧が低下しても、被試験装置から電流を流すことができる。【解決手段】被試験装置２０の正負の端子２０Ｐ、２０Ｎ間に、リアクトル２２、２４と直列にスイッチング回路２６が接続されている。この回路２６はコンデンサ３６を負荷とし、ＦＥＴ２８、３０とダイオード３２、３４とをブリッジ接続している。制御回路３８が、被試験装置２０の電圧が予め定めた電圧よりも大きいとき、ＦＥＴ２８、３０を、一定の休止期間を挟んで交互に導通するように制御信号を発生する。制御回路３８は、被試験装置２０の電圧が予め定めた電圧以下の時、ＦＥＴ２８、３０を、同時に導通する期間が存在するように、導通、非導通を繰り返す制御信号を発生する。【選択図】        図１
2004194399.tif 000002
【特許請求の範囲】
【請求項１】
電流を出力可能な被試験装置の正負の端子間に、リアクトルと直列に接続された、コンデンサを負荷とするスイッチング回路であって、
このスイッチング回路は、
導電路と制御電極とを有し、前記導電路の両端間に所定電圧が印加されている状態において、前記制御電極に制御信号が供給されている期間、導通する第１及び第２の半導体スイッチング素子と、
予め定めた方向に電流を流す第１及び第２の単方向性素子と、
前記制御信号を発生する制御手段とを、
具備し、第１及び第２の半導体スイッチング素子とが、対辺に位置し、第１及び第２の単方向性素子が対辺に位置するように、ブリッジ回路が形成され、第１及び第２の単方向性素子は、同一方向に電流が流れる極性に接続され、第１の単方向性素子と第１の半導体スイッチング素子との接続点と、第２の単方向性素子と第２の半導体スイッチング素子との接続点との間に、前記負荷コンデンサが接続され、
前記制御手段は、前記被試験装置の電圧が予め定めた電圧よりも大きいとき、第１及び第２の半導体スイッチング素子を、一定の休止期間を挟んで交互に導通するように前記制御信号を発生し、前記被試験装置の電圧が前記予め定めた電圧以下の時、第１及び第２の半導体スイッチング素子を、同時に導通する期間が存在するように、導通、非導通を繰り返すように前記制御信号を発生する
電子負荷装置。
【請求項２】
請求項１記載の電子負荷装置において、前記負荷コンデンサの両端間に、降圧用チョッパ手段が設けられている電子負荷装置。
【請求項３】
請求項１記載の電子負荷装置において、前記負荷コンデンサの両端間に、商用交流電源を基に生成された直流電圧を供給する直流電源手段が設けられている電子負荷装置。
【請求項４】
請求項１記載の電子負荷装置において、前記負荷コンデンサの両端間に、回生手段が設けられている電子負荷装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一次電池、二次電池、コンデンサ等の被試験装置から電流を流して、放電特性等を試験するための電子負荷装置に関する。
【０００２】
【従来の技術】
従来、上記のような電子負荷装置としては、例えば特許文献１に示すようなものがあった。
【０００３】
【特許文献１】
特開２００１−１３４３２６号（段落番号００１１乃至００１４）
【０００４】
この特許文献１に示されている技術では、図８に示すように、電子負荷装置２は、被試験装置４の両端に接続された端子２ａ、２ｂを有している。この端子２ａ、２ｂ間にバイアス電源６、トランジスタ８、抵抗器１０が直列に接続されている。この抵抗器１０の両端間の電圧が抵抗器１２を介して演算増幅器１４に供給されている。演算増幅器１４には、被試験装置４から流そうとする電流を表す設定値が制御回路１６から供給されている。演算増幅器１４は、抵抗器１０の両端間電圧が、設定値に対応した値になるようにトランジスタ８の導通度を制御している。バイアス電源６は、被試験装置４の電圧が低下したときにも、トランジスタ８を導通可能として、被試験装置４の試験を可能とするためのものである。
【０００５】
【発明が解決しようとする課題】
しかし、上記の電子負荷装置２を、例えば大容量の電池である被試験装置４に対して使用する場合、抵抗器１０における消費電力が大きくなり、電子負荷装置２が大型になる上に、熱による損失が大きくなっていた。そのため、上記の電子負荷装置は、大容量の被試験装置には不適切であった。
【０００６】
本発明は、大容量の被試験装置用として使用する場合にも、小型で熱損失が少ない電子負荷装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の一態様による電子負荷装置は、電流を出力可能な被試験装置の正負の端子間に、リアクトルと直列に接続された、コンデンサを負荷とするスイッチング回路である。このスイッチング回路は、第１及び第２の半導体スイッチング素子と第１及び第２の単方向性素子と、制御手段とを、備えている。第１及び第２の半導体スイッチング素子は、導電路と制御電極とを有し、導電路の両端間に所定電圧が印加されている状態において、制御電極に制御信号が供給されている期間、導通するもので、例えばバイポーラトランジスタ、ＦＥＴまたはＩＧＢＴ等を使用することができる。第１及び第２の単方向性素子は、予め定めた方向に電流を流すもので、例えばダイオードを使用することができる。第１及び第２の半導体スイッチング素子が対辺に位置し、第１及び第２の単方向性素子が対辺に位置するようにブリッジ回路が形成されている。第１及び第２の単方向性素子は、同一の方向に電流が流れる極性に接続されている。第１の単方向性素子と第１の半導体スイッチング素子との接続点と、第２の単方向性素子と第２の半導体スイッチング素子との接続点との間に、負荷コンデンサが接続されている。制御手段は、被試験装置の電圧が予め定めた電圧よりも大きいとき、第１及び第２の半導体スイッチング素子を、一定の休止期間を挟んで交互に導通するように制御信号を発生する。また、被試験装置の電圧が予め定めた電圧以下の時、第１及び第２の半導体スイッチング素子を、同時に導通する期間が存在するように、導通、非導通を繰り返すように制御信号を発生する。
【０００８】
このように構成された電子負荷装置では、被試験装置の電圧が所定の電圧よりも大きいとき、第１及び第２の半導体スイッチング素子の導通、非導通の繰り返しによって、負荷のコンデンサに、被試験装置の電圧が昇圧されて供給される。スイッチング回路の負荷がコンデンサによって構成されているので、たとえ被試験装置が大容量のものであっても、熱による損失が発生することがない。また、被試験装置の電圧が予め定めた電圧以下になったとき、第１及び第２の半導体スイッチング素子が同時に導通する期間を含みながら、導通及び非導通を繰り返す。このとき、負荷のコンデンサによって、第１及び第２の半導体スイッチング素子の導電路には、それぞれ所定の電圧以上の電圧が供給されているので、制御信号が供給されたとき、導通可能である。従って、被試験装置の電圧が予め定めた電圧以下になったときでも、放電特性等を測定可能である。
【０００９】
負荷コンデンサの両端間に、降圧用チョッパ手段を設けることも可能である。降圧用チョッパとしては、公知の種々のものを使用することができるが、負荷として抵抗器を持つものを使用することが望ましい。降圧チョッパの構成としては、リアクトルと、単方向性素子と、半導体スイッチング素子とを備えたものを、使用できる。昇圧された電圧が負荷コンデンサに発生するが、これが余り大きな電圧となることを降圧用チョッパを設けることによって防止している。
【００１０】
負荷コンデンサの両端間に、商用交流電源を基に生成された直流電圧を供給する直流電源手段を設けることも可能である。この場合、負荷コンデンサの両端には、降圧用チョッパを設けておくことも可能である。直流電源手段としては、例えば、商用交流電源からの交流電圧を変圧器によって変圧し、整流手段によって整流するものを使用することができる。このように直流電源手段を設けると、負荷のコンデンサの電圧が低下しても、第１及び第２の半導体スイッチング素子を導通させることが可能となる。
【００１１】
負荷コンデンサの両端間に、回生手段を設けることも可能である。回生手段は、例えば負荷のコンデンサの両端間の電圧を基に交流電圧を生成し、商用交流電源に回生するものを使用することができる。このように構成すると、負荷のコンデンサに発生した電圧を無駄に消費することがない。
【００１２】
【発明の実施の形態】
本発明の１実施の形態の電子負荷装置は、図１に示すように、被試験装置２０、例えば大容量の一次または二次電池若しくはコンデンサに接続されている。被試験装置２０は、正負の端子２０Ｐ、２０Ｎを有し、正の端子２０Ｐから電流を供給可能なものである。
【００１３】
この正負端子２０Ｐ、２０Ｎ間に、リアクトル２２、２４及びスイッチング回路２６が直列に接続されている。なお、正負端子２０Ｐ、２０Ｎ間には平滑用にコンデンサ２８と抵抗器３０の直列回路が接続されている。
【００１４】
スイッチング回路２６は、リアクトル２２、２４間に接続されたブリッジ回路であって、第１及び第２の半導体スイッチング素子、例えばＦＥＴ２８、３０と、単方向性素子、例えばダイオード３２、３４とを有している。
【００１５】
ＦＥＴ２８では、導電路であるドレイン・ソース導電路のソースがダイオード３２のアノードに接続されている。ダイオード３２のカソードは、ＦＥＴ３０のソースに接続されている。ＦＥＴ３０のドレインは、ダイオード３４のカソードに接続され、そのアノードはＦＥＴ２８のドレインに接続されている。即ち、ブリッジ回路の対向辺にＦＥＴ２８、３０が位置し、別の対向辺にダイオード３２、３４が位置している。これらダイオード３２、３４は、ＦＥＴ３０に向かって電流を流すように接続されている。
【００１６】
ＦＥＴ２８のドレインとダイオード３４のアノードとの接続点が、リアクトル２２に接続されている。ＦＥＴ３０のソースとダイオード３２のカソードとの接続点がリアクトル２４に接続されている。また、ＦＥＴ３０のドレインとダイオード３４のカソードとの接続点に、負荷となる電解コンデンサ３６の一端が接続されている。更に、ＦＥＴ２８のソースとダイオード３２のアノードとの接続点に、電解コンデンサ３６の他端が接続されている。
【００１７】
ＦＥＴ２８、３０は、それらの制御電極、例えばゲートに制御信号が供給されている期間、導通する。これら制御信号は、制御回路３８から供給される。この制御信号生成のため、制御回路３８には、被試験装置２０の正の端子２０Ｐから出力される電流を検出する電流検出器、例えばホール変流器４０からの電流検出信号が供給されている。さらに、被試験装置２０の正負の端子２０Ｐ、２０Ｎ間の電圧を検出する電圧検出器４２からの電圧検出信号が、制御回路３８に供給されている。なお、ＦＥＴ２８のソースと負の端子２０Ｎとの間には、直列に抵抗器４１とコンデンサ４３とが接続されている。
【００１８】
制御回路３８は、図２に示すように、比較器４４を有し、これは演算増幅器を含み、その非反転入力端子には、電圧検出器４２からの電圧検出信号が供給されている。また、この演算増幅器の反転入力端子には予め定めた電圧を表す電圧指定信号も供給されている。
【００１９】
この比較器４４からの比較出力は、合成用の抵抗器４６を介して比較器４８の演算増幅器の反転入力端子に供給されている。この反転入力端子には、合成用の抵抗器５０を介して被試験装置２０から出力させようとする電流を表す電流指定信号も供給されている。この演算増幅器の非反転入力端子には、電流検出信号が供給されている。
【００２０】
この比較器４８の比較出力は、別の比較器５２の反転入力端子に直接に供給され、更に別の比較器５４の反転入力端子に位相反転器５６を介して入力されている。これら比較器５２、５４の非反転入力端子には、三角波発生回路５８から三角波が供給されている。この三角波は、図３（ａ）に示すように正負の予め定めた値の間で直線状に昇降を繰り返すものである。比較器５２は、比較器４８からの比較出力より三角波が大きいときに、出力を第１の状態、例えばＨレベルとし、それ以外の時には、第２の状態、例えばＬレベルとする。比較器５４は、位相反転器５６からの出力より三角波が小さいときに、出力を第１の状態、例えばＨレベルとし、それ以外の時には、第２の状態、例えばＬレベルとする。
【００２１】
これら比較器５２、５４の出力は、ドライバ６０、６２に供給され、ここでＦＥＴ２８、３０を駆動するのに適したレベルとされ、制御信号として、ＦＥＴ２８、３０に供給される。
【００２２】
再び図１に戻って、電解コンデンサ３６の両端間には、降圧コンバータ６６が接続されている。この降圧コンバータ６６では、電解コンデンサ３６の一端に、半導体スイッチング素子、例えばＦＥＴ６８のドレイン側が接続されている。それのソース側は、リアクトル７０を介して負荷、例えば負荷抵抗器７２の一端に接続されている。負荷抵抗器７２の他端は、電解コンデンサ３６の他端に接続されている。さらに、電解コンデンサ３６の他端側に、単方向性素子、例えばダイオード７４のアノードが接続され、カソードが、ＦＥＴ６８のソース側に接続されている。電解コンデンサ３６の両端間には電圧検出器７５が設けられている。電圧検出器７５が出力する電圧検出信号は、電解コンデンサ３６の両端間の電圧を表し、制御手段、例えば制御回路７６に入力されている。また、負荷抵抗器７２とリアクトル７０との間には、負荷電流検出器７８が設けられている。負荷電流検出器７８は、負荷抵抗器７２に向かって流れる負荷電流を表す負荷電流検出信号を生成する。この負荷電流検出信号も制御回路７６に供給されている。この制御回路７６は、電解コンデンサ３６の両端間電圧が予め定めた電圧に等しくなるように、ＦＥＴ６８の導通、非導通を制御する。なお、負荷抵抗器７２に並列に平滑用のコンデンサ７９が接続されている。
【００２３】
電解コンデンサ３６の両端間には、直流電源手段、例えば交流−直流変換回路８０からの出力が供給されている。この交流直流変換回路８０は、図示しない商用交流電源からの商用交流電圧が一次側巻線８２Ｐに供給される絶縁変圧器８２を有している。この絶縁変圧器８２の二次巻線８２Ｓに、整流手段、例えばダイオードブリッジからなる全波整流回路８４の入力側が接続されている。この全波整流回路８４の出力側が、電解コンデンサ３６の両端に接続されている。
【００２４】
このように構成された電子負荷装置では、被試験装置２０の電圧が予め定めた電圧よりも大きいとき、制御回路３８に供給される電圧検出器４２からの電圧検出信号の値は、電圧指定信号よりも大きい。両者を比較した比較結果が比較器４４から比較器４８に供給され、電流指定信号と合成され、電流検出器４０からの電流検出信号と比較され、その比較結果が比較器４８から出力される。この比較結果は、図３（ａ）に符号ａで示すように正の値となる。また、この比較結果を反転器５６によって反転させたものは同図（ａ）に符号ｂで示すように負の値になる。従って、同図（ｂ）、（ｃ）に示すように、比較器５２、５４は、一定の休止期間を間に挟んで、交互にＨレベルの制御信号を発生し、これらＦＥＴ２８、３０に供給される。
【００２５】
同図に示すように、比較器５２がＨレベルの制御信号をＦＥＴ２８に供給している期間Ｔ１では、図４（ａ）に符号Ｉ１で示すように、リアクトル２２、ＦＥＴ２８、ダイオード３２、リアクトル２４に流れ、リアクトル２２、２４にはエネルギーが蓄積される。期間Ｔ１に続く休止期間Ｔ２には、比較器５２、５４がいずれも比較出力を発生せず、同図（ａ）に符号Ｉ２で示すように、リアクトル２２、ダイオード３４、電解コンデンサ３６、ダイオード３２、リアクトル２４に電流が流れる。このとき、被試験装置２０の電圧に加えて、リアクトル２２、２４に蓄積されていたエネルギーに基づく電圧が電解コンデンサ３６に印加され、電解コンデンサ３６の電圧は、被試験装置２０の電圧よりも高くなる。即ち、昇圧動作が行われる。
【００２６】
期間Ｔ２に続く期間Ｔ３では、比較器５４がＨレベルの制御信号をＦＥＴ３０に供給し、同図（ｂ）に符号Ｉ３で示すように、リアクトル２２、ダイオード３４、ＦＥＴ３０、リアクトル２４に電流が流れ、リアクトル２２、２４にエネルギーが蓄積される。期間Ｔ３に続く休止期間Ｔ４では、比較器５２、５４がいずれも比較出力を発生せず、同図（ｂ）に符号Ｉ４で示すように、リアクトル２２、ダイオード３４、電解コンデンサ３６、ダイオード３２、リアクトル２４に電流が流れる。このとき、被試験装置２０の電圧に加えて、リアクトル２２、２４に蓄積されていたエネルギーに基づく電圧が電解コンデンサ３６に印加され、電解コンデンサ３６の電圧は、被試験装置２０の電圧よりも高くなる。即ち、昇圧動作が行われる。
【００２７】
このように被試験装置２０の出力電圧が予め定めた電圧よりも大きいときには、比較器４８の比較出力が正の値であり、反転器５６の出力が負の値となり、スイッチング回路２６では昇圧動作が行われる。
【００２８】
この昇圧動作によって電解コンデンサ３６の電圧が上昇しすぎることを防止するために、降圧コンバータ６６が、制御回路７６からの制御信号に基づいてＦＥＴ６８の導通、非導通を繰り返して、負荷抵抗器７２に電流を流し、電解コンデンサ３６の電圧を一定の電圧に維持させる。なお、降圧コンバータ６６の動作は公知であるので、詳細な説明は省略する。
【００２９】
被試験装置２０での放電が進行すると、やがて電解コンデンサ３６の電圧は予め定めた値よりも低下し、ＦＥＴ２８、３０のドレイン・ソース導電路に印加される電圧が低下し、ＦＥＴ２８、３０にＨレベルの制御信号を供給しても、ＦＥＴ２８、３０の導通、非導通の制御が不可能になる。これを防止するために、電解コンデンサ３６の電圧が低下したときには、交流−直流変換回路８０から整流電圧が電解コンデンサ３６の両端に印加され、ＦＥＴ２８、３０を動作可能としている。
【００３０】
被試験装置２０の電圧が予め定めた電圧よりも低下すると、制御回路３８に供給される電圧検出器４２からの電圧検出信号の値は、電圧指定信号よりも小さくなる。両者を比較した比較結果は、被試験装置２０の電圧が予め定めた電圧よりも大きいときよりも小さくなり、これが比較器４４から比較器４８に供給され、電流指定信号と合成され、電流検出器４０からの電流検出信号と比較され、その比較結果が比較器４８から出力される。この比較結果は、図５（ａ）に符号ａ１で示すように、被試験装置２０の電圧が予め定めた電圧以上のときとは反対に負の値になる。また、この比較結果を反転器５６によって反転させたものは同図（ｂ）に符号ｂ１で示すように正の値となる。従って、同図（ｂ）、（ｃ）に示すように、比較器５２、５４は、ＦＥＴ２８、３０用の制御信号を発生する。これら制御信号は、同時にＨレベルとなる期間Ｔ５を有し、この期間を過ぎると、一方、例えばＦＥＴ２８用の制御信号はＨレベルを維持するが、他方、例えばＦＥＴ３０用の制御信号はＬレベルとなる期間Ｔ６を経て、再び同時にＨレベルとなる期間Ｔ７となる。これに続いて、先にＨレベルとなった制御信号、例えばＦＥＴ２８用の制御信号がＬレベルとなり、先にＬレベルとなった方、例えばＦＥＴ３０用の制御信号がＨレベルとなる。この変化を以後も継続する。
【００３１】
即ち、ＦＥＴ２８、３０は、同時に導通する期間があり、それに続いてＦＥＴ２８は導通状態を維持するが、ＦＥＴ３０は非導通状態となり、再びＦＥＴ２８、３０が導通状態になり、それに続いてＦＥＴ２８が非導通状態になり、ＦＥＴ３０が導通状態になることを繰り返す。
【００３２】
期間Ｔ５では、図６（ａ）に符号Ｉ５で示すように、被試験装置２０からリアクトル２２、ＦＥＴ２８、電解コンデンサ３６、ＦＥＴ３０、リアクトル２４に電流が流れる。期間Ｔ６には、同図（ａ）に符号Ｉ６で示すように、被試験装置２０からリアクトル２２、ＦＥＴ２８、ダイオード３２、リアクトル２４に電流が流れる。
【００３３】
期間Ｔ７では、同図（ｂ）に符号Ｉ７で示すように、被試験装置２０からリアクトル２２、ＦＥＴ２８、電解コンデンサ３６、ＦＥＴ３０、リアクトル２４に電流が流れる。期間Ｔ８には、同図（ｂ）に符号Ｉ８で示すように、リアクトル２２、ダイオード３４、ＦＥＴ３０、リアクトル２４に電流が流れる。
【００３４】
このように被試験装置２０の電圧が低下していても、極端な場合、電圧零の状態になるまで、被試験装置２０から電流が流れ、放電特性等の検査を行うことが可能である。
【００３５】
第２の実施の形態を図７に示す。第１の実施の形態では降圧コンバータ６６を使用していたのに対し、この実施の形態では、回生回路８６が設けられている。他の構成は第１の実施の形態と同様であるので、同等部分には同一符号を付して、その説明を省略する。
【００３６】
回生回路８６は、電解コンデンサ３６の両端に接続されたフルブリッジ型のインバータ８８を有している。このインバータ８８の各辺を半導体スイッチング素子、例えばＦＥＴ９０、９２、９４、９６のドレイン・ソース導電路が構成している。これら各導電路に逆並列に環流用ダイオード９８、１００、１０２、１０４が接続されている。このブリッジ回路８８の出力端となる、ＦＥＴ９０のソースとＦＥＴ９２のドレインとの接続点と、ＦＥＴ９４のソースとＦＥＴ９６のドレインとの接続点との間に、負荷としての商用交流電源１０６が接続されている。各ＦＥＴ９０、９２、９４、９６は、制御回路１０８からの制御信号に基づいて駆動部１１０によって駆動される。即ち、電解コンデンサ３６の直流電圧は、交流電圧にインバータ８８によって変換され、商用交流電源１０８に回生される。なお、この商用交流電源１０６は、絶縁変圧器８２の一次側８２Ｐに接続される電源として使用される。
【００３７】
上記の実施の形態では、半導体スイッチング素子として、ＦＥＴを使用したが、これに限ったものではなく、例えばバイポーラトランジスタ、ＩＧＢＴ等を使用することもできる。第１の実施の形態では、降圧コンバータ６６を設け、第２の実施の形態では、回生回路８６を設けたが、電解コンデンサ３６の電圧が余り大きく上昇しないと見込まれる場合には、これらを除去することもできる。また、交流−直流変換回路８０を設けたが、電解コンデンサ３６の電圧が余り大きく低下しないと見込まれる場合には、交流−直流変換回路８０を除去することもできる。
【００３８】
【発明の効果】
以上のように、本発明によれば、被試験装置からの電流はコンデンサに充填されるので、無駄な電力消費が生じることがない。更に、このコンデンサの電圧によって半導体スイッチング素子を動作可能状態としているので、被試験装置の電圧が低下した状態でも、被試験装置から電流を流すことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の電子負荷装置の回路図である。
【図２】図１の電子負荷装置に使用している制御回路のブロック図である。
【図３】図１の電子負荷装置において、被試験装置の電圧が予め定めた電圧よりも大きいときの動作説明図である。
【図４】図１の電子負荷装置において、被試験装置の電圧が予め定めた電圧よりも大きいときの電流の流れを示した一部省略回路図である。
【図５】図１の電子負荷装置において、被試験装置の電圧が予め定めた電圧以上のときの動作説明図である。
【図６】図１の電子負荷装置において、被試験装置の電圧が予め定めた電圧以下のときの電流の流れを示した一部省略回路図である。
【図７】本発明の第２の実施の形態の電子負荷装置の一部省略の回路図である。
【図８】従来の電子負荷装置の回路図である。
【符号の説明】
２０  被試験装置
２２  ２４  リアクトル
２６  スイッチング回路
２８  ３０  ＦＥＴ（半導体スイッチング素子）
３２  ３４  ダイオード（単方向性素子）
３６  電解コンデンサ（負荷コンデンサ）
３８  制御回路（制御手段）
【図１】
2004194399.tif 000003
【図２】
2004194399.tif 000004
【図３】
2004194399.tif 000005
【図４】
2004194399.tif 000006
【図５】
2004194399.tif 000007
【図６】
2004194399.tif 000008
【図７】
2004194399.tif 000009
【図８】
2004194399.tif 000010