(57)【要約】【課題】本発明は、縦列連接符号化及び縦列連接符号化変調に係る処理に適用して、従来に比して性能を向上する。【解決手段】本発明は、第１の符号化処理（１０５）により符号化処理した後、インターリーブ処理し（１０６）、続いて第２の符号化処理（１０７）により符号化処理する際に、このインターリーブ処理（１０６）において、同一時刻の入力が同一時刻に出力されるように並び替え処理する。【選択図】        図１
2004215053.tif 000002
【特許請求の範囲】
【請求項１】
ｋ個のビット系列からなる入力データを縦列連接符号化する符号化装置において、
前記入力データを符号化率ｋ／ｐにより符号化してｐ個のビット系列からなるデータを出力する第１の符号化手段と、
前記ｐ個のビット系列からなるデータを並べ替えて出力する並べ替え手段と、
前記並べ替え手段から出力されるｐ個のビット系列からなるデータを符号化率ｐ／ｎにより符号化してｎ個のビット系列からなるデータを出力する第２の符号化手段とを備え、
前記第１の符号化手段は、
少なくとも何れかのビットが１である１時刻の前記入力データに対して、２時刻以上、少なくとも何れかのビットが１である前記ｐ個のビット系列を出力するように、前記入力データを符号化し、
前記並べ替え手段は、
前記第１の符号化手段から出力される前記ｐ個のビット系列からなるデータに対して、同一時刻の入力ｐ個が、入力位置とは異なる位置に同一時刻に出力されるように並び替える
ことを特徴とする符号化装置。
【請求項２】
前記並べ替え手段は、
前記第１の符号化手段から出力される前記ｐ個のビット系列からなるデータのうち、同一時刻に入力されたｐ個のデータを、入力位置と異なる位置により出力する
ことを特徴とする請求項１に記載の符号化装置。
【請求項３】
前記並べ替え手段は、
前記第１の符号化手段から出力される前記ｐ個のビット系列からなるデータのうち、同一時刻に入力されたｐ個のデータを、入力位置と同じ位置により出力する
ことを特徴とする請求項１に記載の符号化装置。
【請求項４】
前記第２の符号化手段は、
前記並べ替え手段から出力される前記ｐ個のビット系列が、１時刻において、少なくとも何れかのビットが１である場合、所定の時刻以上、少なくとも何れかのビットが１である前記ｎ個のビット系列を出力するように、前記並べ替え手段から出力される前記ｐ個のビット系列を符号化する
ことを特徴とする請求項１に記載の符号化装置。
【請求項５】
前記第２の符号化手段は、
少なくとも何れかのビットが１である１時刻の前記並べ替え手段から出力される前記ｐ個のビット系列に対して、少なくとも何れかのビットが１である前記ｎ個のビット系列を有限個の時刻、出力するように、前記並べ替え手段から出力される前記ｐ個のビット系列を符号化する
ことを特徴とする請求項１に記載の符号化装置。
【請求項６】
前記第１の符号化手段は、
前記第２の符号化手段が、
少なくとも何れかのビットが１である１時刻の前記並べ替え手段から出力される前記ｐ個のビット系列に対して、少なくとも何れかのビットが１である前記ｎ個のビット系列を有限個の時刻、出力するように、前記並べ替え手段から出力される前記ｐ個のビット系列を符号化する場合に、
少なくとも何れかのビットが１である前記入力データが１時刻だけ入力された場合に、少なくとも何れかのビットが１である前記ｐ個のビット系列を有限個の時刻、出力するような、前記第２の符号化手段の入力データのみで構成される符号語を有していないように、前記入力データを符号化する、
ことを特徴とする請求項１に記載の符号化装置。
【請求項７】
前記ｎ個のビット系列からなるデータを所定の変調方式による伝送シンボルにマッピングするマッピング手段をさらに有し、縦列連接符号化変調を行う
ことを特徴とする請求項１に記載の符号化装置。
【請求項８】
前記マッピング手段は、
前記ｎ個のビット系列からなるデータの１時刻の出力ｎビットを、２ｎ  値変調方式による１伝送シンボルにマッピングする
ことを特徴とする請求項７に記載の符号化装置。
【請求項９】
ｋ個のビット系列からなる入力データを縦列連接符号化する符号化方法において、
前記入力データを符号化率ｋ／ｐにより符号化してｐ個のビット系列からなるデータを出力する第１の符号化処理と、
前記ｐ個のビット系列からなるデータを並べ替えて出力する並べ替え処理と、
前記並べ替え処理によるｐ個のビット系列からなるデータを符号化率ｐ／ｎにより符号化してｎ個のビット系列からなるデータを出力する第２の符号化処理とを有し、
前記第１の符号化処理は、
少なくとも何れかのビットが１である１時刻の前記入力データに対して、２時刻以上、少なくとも何れかのビットが１である前記ｐ個のビット系列を出力するように、前記入力データを符号化し、
前記並べ替え処理は、
前記第１の符号化処理による前記ｐ個のビット系列からなるデータに対して、同一時刻の入力ｐ個が、入力位置とは異なる位置に同一時刻に出力されるように並び替える
ことを特徴とする符号化方法。
【請求項１０】
コンピュータに所定の処理手順を実行させて、ｋ個のビット系列からなる入力データを縦列連接符号化する符号化方法のプログラムにおいて、
前記処理手順が、
前記入力データを符号化率ｋ／ｐにより符号化してｐ個のビット系列からなるデータを出力する第１の符号化処理と、
前記ｐ個のビット系列からなるデータを並べ替えて出力する並べ替え処理と、
前記並べ替え処理によるｐ個のビット系列からなるデータを符号化率ｐ／ｎにより符号化してｎ個のビット系列からなるデータを出力する第２の符号化処理とを有し、
前記第１の符号化処理は、
少なくとも何れかのビットが１である１時刻の前記入力データに対して、２時刻以上、少なくとも何れかのビットが１である前記ｐ個のビット系列を出力するように、前記入力データを符号化し、
前記並べ替え処理は、
前記第１の符号化処理による前記ｐ個のビット系列からなるデータに対して、同一時刻の入力ｐ個が、入力位置とは異なる位置に同一時刻に出力されるように並び替える
ことを特徴とする符号化方法のプログラム。
【請求項１１】
所定の符号化方法で符号化処理された符号を復号する復号装置において、
前記符号化方法は、
入力データを符号化率ｋ／ｐにより符号化してｐ個のビット系列からなるデータを出力する第１の符号化処理と、
前記ｐ個のビット系列からなるデータを並べ替えて出力する並べ替え処理と、
前記並べ替え処理によるｐ個のビット系列からなるデータを符号化率ｐ／ｎにより符号化してｎ個のビット系列からなるデータを出力する第２の符号化処理とを有し、
前記第１の符号化処理は、
少なくとも何れかのビットが１である１時刻の前記入力データに対して、２時刻以上、少なくとも何れかのビットが１である前記ｐ個のビット系列を出力するように、前記入力データを符号化し、
前記並べ替え処理は、
前記第１の符号化処理による前記ｐ個のビット系列からなるデータに対して、同一時刻の入力ｐ個が、入力位置とは異なる位置に同一時刻に出力されるように並び替え、
前記復号装置は、
前記第２の符号化処理に対応して、軟入力による受信語と事前確率情報とに基づいて、前記ｐ個のビット系列からなるデータに対応する外部情報を軟出力復号する第１の軟出力復号手段と、
前記第１の軟出力復号手段に縦列に連接し、前記並べ替え処理に対応して、前記ｐ個のビット系列からなるデータに対応する外部情報を並べ直して出力する第１の並べ替え手段と、
前記第１の並べ替え手段に縦列に連接し、前記第１の符号化処理に対応して、前記第１の並べ替え手段から出力される外部情報に基づいて、前記ｋ個のビット系列からなる入力データに対応する外部情報、事後確率情報を軟出力復号する第２の軟出力復号手段と、
前記事後確率情報を並べ替えて前記事前確率情報を出力する第２の並べ替え手段と
を備えることを特徴とする復号装置。
【請求項１２】
所定の符号化方法で符号化処理された符号を復号する復号方法において、
前記符号化方法は、
入力データを符号化率ｋ／ｐにより符号化してｐ個のビット系列からなるデータを出力する第１の符号化処理と、
前記ｐ個のビット系列からなるデータを並べ替えて出力する並べ替え処理と、
前記並べ替え処理によるｐ個のビット系列からなるデータを符号化率ｐ／ｎにより符号化してｎ個のビット系列からなるデータを出力する第２の符号化処理とを有し、
前記第１の符号化処理は、
少なくとも何れかのビットが１である１時刻の前記入力データに対して、２時刻以上、少なくとも何れかのビットが１である前記ｐ個のビット系列を出力するように、前記入力データを符号化し、
前記並べ替え処理は、
前記第１の符号化処理による前記ｐ個のビット系列からなるデータに対して、同一時刻の入力ｐ個が、入力位置とは異なる位置に同一時刻に出力されるように並び替え、
前記復号方法は、
前記第２の符号化処理に対応して、軟入力による受信語と事前確率情報とに基づいて、前記ｐ個のビット系列からなるデータに対応する外部情報を軟出力復号する第１の軟出力復号処理と、
前記第１の軟出力復号処理に縦列に連接し、前記並べ替え処理に対応して、前記ｐ個のビット系列からなるデータに対応する外部情報を並べ直して出力する第１の並べ替え処理と、
前記第１の並べ替え処理に縦列に連接し、前記第１の符号化処理に対応して、前記第１の並べ替え処理による外部情報に基づいて、前記ｋ個のビット系列からなる入力データに対応する外部情報、事後確率情報を軟出力復号する第２の軟出力復号処理と、
前記事後確率情報を並べ替えて前記事前確率情報を出力する第２の並べ替え処理と
を有することを特徴とする復号方法。
【請求項１３】
コンピュータに所定の処理手順を実行させて、所定の符号化方法で符号化処理された符号を復号する復号方法のプログラムにおいて、
前記符号化方法は、
入力データを符号化率ｋ／ｐにより符号化してｐ個のビット系列からなるデータを出力する第１の符号化処理と、
前記ｐ個のビット系列からなるデータを並べ替えて出力する並べ替え処理と、
前記並べ替え処理によるｐ個のビット系列からなるデータを符号化率ｐ／ｎにより符号化してｎ個のビット系列からなるデータを出力する第２の符号化処理とを有し、
前記第１の符号化処理は、
少なくとも何れかのビットが１である１時刻の前記入力データに対して、２時刻以上、少なくとも何れかのビットが１である前記ｐ個のビット系列を出力するように、前記入力データを符号化し、
前記並べ替え処理は、
前記第１の符号化処理による前記ｐ個のビット系列からなるデータに対して、同一時刻の入力ｐ個が、入力位置とは異なる位置に同一時刻に出力されるように並び替え、
前記所定の処理手順が、
前記第２の符号化処理に対応して、軟入力による受信語と事前確率情報とに基づいて、前記ｐ個のビット系列からなるデータに対応する外部情報を軟出力復号する第１の軟出力復号処理と、
前記第１の軟出力復号処理に縦列に連接し、前記並べ替え処理に対応して、前記ｐ個のビット系列からなるデータに対応する外部情報を並べ直して出力する第１の並べ替え処理と、
前記第１の並べ替え処理に縦列に連接し、前記第１の符号化処理に対応して、前記第１の並べ替え処理による外部情報に基づいて、前記ｋ個のビット系列からなる入力データに対応する外部情報、事後確率情報を軟出力復号する第２の軟出力復号処理と、
前記事後確率情報を並べ替えて前記事前確率情報を出力する第２の並べ替え処理とを有する
ことを特徴とする復号方法のプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特に縦列連接符号化及び縦列連接符号化変調に係る処理に適用して、同一時刻の入力が同一時刻に出力されるように並び替え処理することにより、従来に比して性能を向上することができるようにする。
【０００２】
【従来の技術】
近年、移動体通信、深宇宙通信等の通信分野、地上波ディジタル放送、衛星ディジタル放送等の放送分野、記録再生装置等の研究開発に伴い、誤り訂正符号化及び復号の効率化を目的として符号理論の研究も盛んに行われている。
【０００３】
このような符号理論においては、いわゆるシャノンの通信路符号化定理により与えられるシャノン限界が知られている。ここでこのシャノンの通信路符号化定理は、誤りなしに伝送可能な伝送速度の理論上の限界を示す符号性能の理論的限界を示すものであり、「通信路容量Ｃ〔ビット／シンボル〕の通信路を用いて伝送速度Ｒ〔ビット／シンボル〕で情報を伝送する場合に、Ｒ≦Ｃであるならば、誤り確率を限りなく“０”に近づけることができる符号化方法が存在する」という定理である。
【０００４】
このシャノン限界に近い性能を示す符号化方法として、例えば「Ｓ．  Ｂｅｎｅｄｅｔｔｏ，  Ｇ．  Ｍｏｎｔｏｒｓｉ，  Ｄ．  Ｄｉｖｓａｌａｒ，  Ｆ．  Ｐｏｌｌａｒａ，  ”Ｓｅｒｉａｌ  Ｃｏｎｃａｔｅｎａｔｉｏｎ  ｏｆ  Ｉｎｔｅｒｌｅａｖｅｄ  Ｃｏｄｅｓ：  Ｐｅｒｆｏｒｍａｎｃｅ  Ａｎａｌｙｓｉｓ，  Ｄｅｓｉｇｎ，  ａｎｄ  Ｉｔｅｒａｔｉｖｅ  Ｄｅｃｏｄｉｎｇ”，  ＴＤＡ  Ｐｒｏｇｒｅｓｓ  Ｒｅｐｏｒｔ  ４２−１２６，  Ｊｅｔ  Ｐｒｏｐｕｌｓｉｏｎ  Ｌａｂｏｒａｔｏｒｙ，  Ｐａｓａｄｅｎａ，  Ｃａｌｉｆｏｒｎｉａ，  Ａｕｇ．  １５，  １９９６  」に記載されている縦列連接畳み込み符号（Ｓｅｒｉａｌｌｙ  Ｃｏｎｃａｔ  ｅｎａｔｅｄ  Ｃｏｎｖｏｌｕｔｉｏｎａｌ  Ｃｏｄｅｓ；以下、ＳＣＣＣ方式と呼ぶ）による符号化方法が知られている。
【０００５】
この縦列連接畳み込み符号による符号化は、第１の畳み込み符号化器、インターリーバ、第２の畳み込み符号化器を順次縦列連接した装置により実行される。また縦列連接畳み込み符号の復号は、デインターリーバ、インターリーバを介して軟出力（ｓｏｆｔ−ｏｕｔｐｕｔ  ）を出力する２つの復号回路を接続した装置により実行される。
【０００６】
またこの縦列連接畳み込み符号による符号化の応用として、例えば「Ｄ．  Ｄｉｖｓａｌａｒ，  Ｆ．  Ｐｏｌｌａｒａ，  ”Ｓｅｒｉａｌ  ａｎｄ  Ｈｙｂｒｉｄ  Ｃｏｎｃａｔｅｎａｔｉｏｎ  Ｃｏｄｅｓ  ｗｉｔｈ  Ａｐｐｌｉｃａｔｉｏｎｓ”，  ｉｎ  Ｐｒｏｃ．，  Ｉｎｔ．  Ｓｙｍｐ．  ｏｎ  Ｔｕｒｂｏ  Ｃｏｄｅｓ  ａｎｄ  Ｒｅｌａｔｅｄ  Ｔｏｐｉｃｓ，  Ｂｒｅｓｔ，Ｆｒａｎｃｅ，  ｐｐ．  ８０−８７，  Ｓｅｐｔ．  １９９７  」に記載されている縦列連接符号化変調（Ｓｅｒｉａｌ  Ｃｏｎｃａｔｅｎａｔｅｄ  Ｔｒｅｌｌｉｓ  Ｃｏｄｅｄ  Ｍｏｄｕｌａｔｉｏｎ；以下、ＳＣＴＣＭと呼ぶ。）方式も知られている。このＳＣＴＣＭ方式は、縦列連接畳み込み符号による符号化と多値変調とを組み合わせたものであり、変調符号における符号点の配置と誤り訂正符号の復号特性とを統括して考慮するものである。
【０００７】
すなわち図１８は、これらＳＣＣＣ方式及びＳＣＴＣＭ方式による通信モデルを示すブロック図である。この種の通信モデルでは、送信側において、符号化装置２によりディジタル情報Ｄ１を縦列連接畳み込み符号化し、雑音を発生する無記憶通信路３を介して、この符号化による出力Ｄ２を受信側に伝送し、受信側において、この伝送された出力Ｄ３を復号装置４で復号する。ＳＣＣＣ方式及びＳＣＴＣＭ方式においては、それぞれこれら符号化装置２、復号装置４に、それぞれ対応するＳＣＣＣ方式による符号化装置２Ａ、復号装置４Ａ、ＳＣＴＣＭ方式による符号化装置２Ｂ、復号装置４Ｂが適用される。
【０００８】
図１９は、このＳＣＣＣ方式による符号化装置２Ａを示すブロック図である。この符号化装置２Ａは、外符号である第１の符号の符号化を行う畳み込み符号化器５、インターリーバ６、内符号である第２の符号の符号化を行う畳み込み符号化器７を縦列連接して構成される。この符号化装置２Ａにおいて、畳み込み符号化器５は、入力データＤ１に対して符号化率が１／２の畳み込み演算を実行し、１ビットの入力データＤ１を２ビットの符号による出力データＤ６に変換して出力する。
【０００９】
すなわち図２０は、この畳み込み符号化器５の構成を示すブロック図である。この畳み込み符号化器５は、排他的論理和回路８、シフトレジスタ９、１０の直列回路に入力データＤ１を入力し、シフトレジスタ９、１０の出力データを排他的論理和回路１１により演算して排他的論理和回路８に入力し、また排他的論理和回路８及びシフトレジスタ１０の出力を排他的論理和回路１２により演算する。この畳み込み符号化器５は、入力データＤ１と排他的論理和回路１２の出力データとを続くインターリーバに出力するように構成され、これにより入力データＤ１を符号化率１／２により畳み込み演算し、２つのビット系列による出力データＤ６を出力するようになされている。
【００１０】
インターリーバ６は、インターリーブによりこの畳み込み符号化器５から出力される出力データＤ６を並べ替えて出力する。すなわち図２１は、このインターリーバ６の構成例を示すブロック図である。インターリーバ６は、畳み込み符号化器５の出力データＤ６を入力データ保持メモリ１５に一時保持して続くデータ置換回路１６に入力する。データ置換回路１６は、置換データＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）１７に記録されたデータの置換位置情報に基づいて、入力データ保持メモリ１５からの出力データを並び替えて出力し、続く出力データ保持メモリ１８は、このデータ置換回路１６の出力データを一時保持して出力する。
【００１１】
畳み込み符号化器７は、このインターリーバ６の出力データＤ７に対して符号化率が２／２の畳み込み演算を実行し、これにより出力データＤ２を出力する。すなわち図２２は、この畳み込み符号化器７の構成例を示すブロック図である。畳み込み符号化器７は、排他的論理和回路２１、シフトレジスタ２２による直列回路と、排他的論理和回路２３、シフトレジスタ２４による直列回路とにそれぞれインターリーバ６からの出力データ６の各系列を入力し、それぞれシフトレジスタ２２、２４の出力データを排他的論理和回路２１、２３に帰還する。また一方の系列においては、他方の系列よりシフトレジスタ２４の出力データを排他的論理和回路２１に帰還し、他方の系列においては、他方の系列より排他的論理和回路２１の出力データを排他的論理和回路２３に帰還する。これにより畳み込み符号化器７は、符号化率２／２によりインターリーバ６の出力データＤ７を畳み込み演算する。
【００１２】
これらによりこの符号化装置２Ａにおいては、畳み込み符号化器５及び７で符号化率１／２及び２／２による符号化処理し、全体として符号化率（１／２）×（２／２）＝１／２による縦列連接畳み込み演算を実行するようになされ、このような縦列連接畳み込み演算による出力データが無記憶通信路３を介して受信側の復号装置４Ａに入力される。
【００１３】
図２３は、ＳＣＣＣ方式による復号装置４Ａの構成例を示すブロック図である。復号装置４Ａは、デインターリーバ３１、インターリーバ３２を介して、それぞれ内符号及び外符号を復号する軟出力復号回路３３及び３４を接続して構成される。復号装置４Ａは、内符号を復号する軟出力復号回路３３に無記憶通信路３からのデータＤ３を入力する。ここでこの無記憶通信路３からのデータＤ３においては、無記憶通信路３で発生したノイズを有しており、復号装置４Ａは、このデータＤ３、インターリーバ３２の出力データをアナログ値による軟人力（ｓｏｆｔ−ｉｎｐｕｔ）により軟出力復号回路３３に入力する。
【００１４】
ここで軟出力復号回路３３は、符号化装置２Ａの畳み込み符号化器７に対応する構成であり、いわゆるＢＣＪＲ（Ｂａｈｌ，  Ｃｏｃｋｅ，  Ｊｅｌｉｎｅｋ  ａｎｄ  Ｒａｖｉｖ）アルゴリズムに基づくＭＡＰ（Ｍａｘｉｍｕｍ  Ａ  Ｐｏｓｔｅｒｉｏｒｉ  ｐｒｏｂａｂｉｌｉｔｙ）復号、ＳＯＶＡ（Ｓｏｆｔ  Ｏｕｔｐｕｔ  Ｖｉｔｅｒｂｉ  Ａｌｇｏｒｉｔｈｍ  ）復号等を行うものである。軟出力復号回路３３は、インターリーバ３２から供給される軟入力の情報ビットＤ８を事前確率情報として入力し、符号の拘束条件に基づいて、この事前確率情報、無記憶通信路３の出力データＤ３による受信語を順次処理することにより、内符号を軟出力復号する。これにより軟出力復号回路３３は、符号化装置２Ａにおけるインターリーバ６の出力データＤ７に対応する軟出力Ｄ９を出力する。
【００１５】
デインターリーバ３１は、符号化装置２Ａのインターリーバ６に対応する構成であり、インターリーバ６における入出力とは逆に、軟出力復号回路３３から出力される軟出力Ｄ９を並び替えて出力する。
【００１６】
続く軟出力復号回路３４は、符号化装置２Ａの畳み込み符号化器５に対応する構成であり、軟出力復号回路３３と同様に、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号、ＳＯＶＡ復号等を実行する。すなわち軟出力復号回路３４は、デインターリーバ３１の軟入力Ｄ１０による事前確率情報と、値が“０”である情報ビットに対する事前確率情報とを用いて外符号を軟出力復号し、硬出力（ｈａｒｄ−ｏｕｔｐｕｔ  ）の復号データＤ４を出力する。軟出力復号回路３４は、この処理において、符号の拘束条件に基づいて符号ビットに対する事後確率情報Ｄ１１を生成してインターリーバ３２に軟出力として出力する。インターリーバ３２は、この事後確率情報Ｄ１１を符号化装置２Ａのインターリーバ６と同一の順序で並べ替えて軟出力復号回路３４に事前確率情報Ｄ８として出力する。
【００１７】
これらの構成により復号装置４Ａは、受信語Ｄ３を受信すると、軟出力復号回路３３〜軟出力復号回路３４の復号動作を所定の回数（例えば数回〜数十回）だけ繰り返し、その結果得られた軟出力の外部情報に基づいて、復号データＤ４を出力するようになされている。
【００１８】
図２４は、ＳＣＴＣＭ方式による符号化装置２Ｂの構成例を示すブロック図である。符号化装置２Ｂは、外符号の畳み込み符号化器４１、インターリーバ４２と、内符号の畳み込み符号化器４３、多値変調マッピング回路４４を縦続接続して構成される。
【００１９】
ここで外符号の畳み込み符号化器４１は、入力データＤ１に対して符号化率が２／３の畳み込み演算を実行し、２ビットの入力データＤ１を３ビットの符号による出力データＤ２１に変換して出力する。
【００２０】
すなわち図２５に示すように、この畳み込み符号化器４１は、排他的論理和回路５１において、入力データＤ１（Ｄ１１及びＤ１２）の排他的論理和を得、シフトレジスタ５２を介して、この排他的論理和回路５１の演算結果を排他的論理和回路５３に入力する。この排他的論理和回路５３において、入力データＤ１の一方のビット系列Ｄ１１と排他的論理和を得、シフトレジスタ５４を介して、この排他的論理和回路５３の演算結果を排他的論理和回路５５に入力する。この排他的論理和回路５５において、排他的論理和回路５３の演算結果と、入力データＤ１の２つのビット系列Ｄ１１、Ｄ１２との間で排他的論理和を得、これによりビット系列Ｄ２１３を生成する。畳み込み符号化器４１は、このビット系列Ｄ２１３を、入力データＤ１による２つのビット系列Ｄ１１及びＤ１２（Ｄ２１１及びＤ２１２）と共に出力し、これにより符号化率２／３の畳み込み演算を実行する。
【００２１】
インターリーバ４２は、図２１について上述したインターリーバ６と同様に構成され、畳み込み符号化器４１から出力される出力データＤ２１を並べ替えて出力する。
【００２２】
内符号の畳み込み符号化器４３は、このインターリーバ４２の出力データＤ２２に対して符号化率が３／３の畳み込み演算を実行して出力データＤ２３を出力する。すなわち図２６に示すように、この畳み込み符号化器４３は、インターリーバ４２の出力データＤ２２を構成する３系統のビット系列Ｄ２２１〜Ｄ２２３を排他的論理和回路５６に入力し、ここでシフトレジスタ５７の出力データとの間で排他的論理和を得、この排他的論理和回路５６の出力をシフトレジスタ５７に帰還する。畳み込み符号化器４３は、この排他的論理和によるビット系列Ｄ２３３を入力データＤ２２による２系統のビット系列Ｄ２２２、Ｄ２２３（Ｄ２３１、Ｄ２３２）と共に出力し、これにより符号化率３／３による畳み込み演算処理を実行する。
【００２３】
多値変調マッピング回路４４は、所定の変調方式に基づいて信号点のマッピングを実行する。すなわち多値変調マッピング回路４４は、例えば８ＰＳＫ（８−Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調により、畳み込み符号化器４３から出力される３ビットの出力データＤ２３を１つの伝送シンボルにマッピングし、符号化装置２Ｂでは、この多値変調マッピング回路４４の出力データＤ２を伝送対象に出力する。
【００２４】
これにより符号化装置２Ｂでは、それぞれ畳み込み符号化器４１及び４３による符号化率が２／３及び３／３であることにより、全体として符号化率が“２／３”の縦列連接畳み込み演算を実行して、出力データＤ２を出力するようになされている。
【００２５】
図２７は、ＳＣＴＣＭ方式による復号装置４Ｂの構成例を示すブロック図である。復号装置４Ｂは、デインターリーバ６１、インターリーバ６２を介して、それぞれ内符号及び外符号を復号する軟出力復号回路６３及び６４を接続して構成される。復号装置４Ｂは、内符号を復号する軟出力復号回路６３に無記憶通信路３からのデータＤ３を入力する。この無記憶通信路３からのデータＤ３においても、無記憶通信路３で発生したノイズを有しており、復号装置４Ｂは、このデータＤ３、インターリーバ３２の出力データＤ３４をアナログ値による軟入力（ｓｏｆｔ−ｉｎｐｕｔ）による軟出力復号回路６３に入力する。
【００２６】
軟出力復号回路６３は、符号化装置２Ｂの畳み込み符号化器４３、多値変調マッピング回路４４に対応する構成であり、いわゆるＢＣＪＲアルゴリズムに基づくＭＡＰ復号、ＳＯＶＡ復号等により、インターリーバ６２から供給される軟入力の情報ビットＤ３４、無記憶通信路３の出力データＤ３による受信語を順次処理して内符号を軟出力復号する。これにより軟出力復号回路３３は、符号化装置２Ａにおけるインターリーバ６の出力データＤ７に対応する軟出力Ｄ９を出力する。
【００２７】
デインターリーバ６１は、符号化装置２Ｂのインターリーバ４２に対応する構成であり、インターリーバ４２における入出力とは逆に、軟出力復号回路６３から出力される軟出力Ｄ３１を並び替えて出力する。
【００２８】
続く軟出力復号回路６４は、符号化装置２Ｂの畳み込み符号化器４１に対応する構成であり、軟出力復号回路６３と同様に、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号、ＳＯＶＡ復号等を実行して外符号を軟出力復号し、硬出力の復号データＤ４を出力し、また符号ビットに対する事後確率情報Ｄ３３を生成してインターリーバ６２に軟出力として出力する。インターリーバ６２は、この事後確率情報Ｄ３３を符号化装置２Ｂのインターリーバ４２と同一の順序で並べ替え、事前確率情報Ｄ３４として軟出力復号回路６４に出力する。
【００２９】
これらの構成により復号装置４Ｂにおいても、受信語Ｄ３を受信すると、軟出力復号回路６３〜軟出力復号回路６４の復号動作を所定の回数だけ繰り返し、その結果得られた軟出力の外部情報に基づいて、復号データＤ４を出力するようになされている。
【００３０】
【非特許文献１】
Ｓ．  Ｂｅｎｅｄｅｔｔｏ，  Ｇ．  Ｍｏｎｔｏｒｓｉ，  Ｄ．  Ｄｉｖｓａｌａｒ，  Ｆ．  Ｐｏｌｌａｒａ，  ”Ｓｅｒｉａｌ  Ｃｏｎｃａｔｅｎａｔｉｏｎ  ｏｆ  Ｉｎｔｅｒｌｅａｖｅｄ  Ｃｏｄｅｓ：  Ｐｅｒｆｏｒｍａｎｃｅ  Ａｎａｌｙｓｉｓ，  Ｄｅｓｉｇｎ，  ａｎｄ  Ｉｔｅｒａｔｉｖｅ  Ｄｅｃｏｄｉｎｇ”，  ＴＤＡ  Ｐｒｏｇｒｅｓｓ  Ｒｅｐｏｒｔ  ４２−１２６，  Ｊｅｔ  Ｐｒｏｐｕｌｓｉｏｎ  Ｌａｂｏｒａｔｏｒｙ，  Ｐａｓａｄｅｎａ，  Ｃａｌｉｆｏｒｎｉａ，  Ａｕｇ．  １５，  １９９６
【非特許文献２】
Ｄ．  Ｄｉｖｓａｌａｒ，  Ｆ．  Ｐｏｌｌａｒａ，  ”Ｓｅｒｉａｌ  ａｎｄ  Ｈｙｂｒｉｄ  Ｃｏｎｃａｔｅｎａｔｉｏｎ  Ｃｏｄｅｓ  ｗｉｔｈ  Ａｐｐｌｉｃａｔｉｏｎｓ”，  ｉｎ  Ｐｒｏｃ．，  Ｉｎｔ．  Ｓｙｍｐ．  ｏｎ  Ｔｕｒｂｏ  Ｃｏｄｅｓ  ａｎｄ  Ｒｅｌａｔｅｄ  Ｔｏｐｉｃｓ，  Ｂｒｅｓｔ，Ｆｒａｎｃｅ，  ｐｐ．  ８０−８７，  Ｓｅｐｔ．  １９９７
【００３１】
【発明が解決しようとする課題】
ところでこのようなＳＣＣＣ方式及びＳＣＴＣＭ方式によるシステムにおいては、未だ性能改善の余地が十分にあると考えられる。
【００３２】
この場合に、従来のシステムにおける復号においては、ビット単位で尤度を計算して復号していることにより、このビット単位の復号に代えてシンボル単位の復号によりエラーレートを向上し、性能を向上できると考えられる。
【００３３】
より具体的に説明すると、従来の復号においては、内符号の復号の際には、一時刻当り出力に供するｐ個の情報ビットに対する尤度を計算し、また外符号の復号の際には、一時刻当り、このｐ個の符号ビットに対する尤度を計算して復号するようになされている。
【００３４】
これに対して、内符号の復号の際には、一時刻当りｐ個の情報ビットにより構成される２ｐ  通りの情報シンボルのそれぞれに対する尤度を計算し、外符号の復号の際には一時刻当りｐ個の符号ビットにより構成される２ｐ  通りの符号シンボルのそれぞれに対する尤度を計算することにより、性能を改善することができると考えられる。
【００３５】
ところが、従来の縦列連接符号化及び縦列連接符号化変調方式のシステムにおいては、シンボル単位の尤度情報を用いた復号によっても、十分に性能を向上できない問題があった。
【００３６】
本発明は以上の点を考慮してなされたもので、従来に比して性能を向上することができる符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラムを提案しようとするものである。
【００３７】
【課題を解決するための手段】
かかる課題を解決するため請求項１の発明においては、ｋ個のビット系列からなる入力データを縦列連接符号化する符号化装置に適用して、並べ替え手段は、第１の符号化手段から出力されるｐ個のビット系列からなるデータに対して、同一時刻の入力ｐ個が、入力位置とは異なる位置に同一時刻に出力されるように並び替える。
【００３８】
また請求項９の発明においては、ｋ個のビット系列からなる入力データを縦列連接符号化する符号化方法に適用して、並べ替え処理は、第１の符号化処理によるｐ個のビット系列からなるデータに対して、同一時刻の入力ｐ個が、入力位置とは異なる位置に同一時刻に出力されるように並び替える。
【００３９】
また請求項１０の発明においては、コンピュータに所定の処理手順を実行させて、ｋ個のビット系列からなる入力データを縦列連接符号化する符号化方法のプログラムに適用して、並べ替え処理は、第１の符号化処理によるｐ個のビット系列からなるデータに対して、同一時刻の入力ｐ個が、入力位置とは異なる位置に同一時刻に出力されるように並び替える。
【００４０】
また請求項１１の発明においては、所定の符号化方法で符号化処理された符号を復号する復号装置に適用して、符号化方法における並べ替え処理は、第１の符号化処理によるｐ個のビット系列からなるデータに対して、同一時刻の入力ｐ個が、入力位置とは異なる位置に同一時刻に出力されるように並び替えるようにする。
【００４１】
また請求項１２の発明においては、所定の符号化方法で符号化処理された符号を復号する復号方法に適用して、符号化方法における並べ替え処理は、第１の符号化処理によるｐ個のビット系列からなるデータに対して、同一時刻の入力ｐ個が、入力位置とは異なる位置に同一時刻に出力されるように並び替えるようにする。
【００４２】
また請求項１３の発明においては、コンピュータに所定の処理手順を実行させて、所定の符号化方法で符号化処理された符号を復号する復号方法のプログラムにおいて、に適用して、符号化方法における並べ替え処理は、第１の符号化処理によるｐ個のビット系列からなるデータに対して、同一時刻の入力ｐ個が、入力位置とは異なる位置に同一時刻に出力されるように並び替えるようにする。
【００４３】
請求項１の構成により、ｋ個のビット系列からなる入力データを縦列連接符号化する符号化装置に適用して、並べ替え手段は、第１の符号化手段から出力されるｐ個のビット系列からなるデータに対して、同一時刻の入力ｐ個が、入力位置とは異なる位置に同一時刻に出力されるように並び替えれば、同一時刻に入力されたデータが必ず同一時刻に出力され、これによりビット単位の復号に代えてシンボル単位で復号して、その分、従来に比してエラーレートを向上して性能を向上できる。
【００４４】
これにより請求項９、請求項１０、請求項１１、請求項１２又は請求項１３の構成によれば、従来に比して情報を向上することができる符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラムを提供することができる。
【００４５】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００４６】
（１）第１の実施の形態
（１−１）第１の実施の形態の構成
図２は、本発明の第１の実施の形態に係るデータ送受信システムを示すブロック図である。このデータ送受信システム１０１は、符号化装置１０２において、ＳＣＴＣＭ方式によりディジタル情報Ｄ１０１を縦列連接畳み込み符号化し、雑音を発生する無記憶通信路１０３を介して、この符号化による出力Ｄ１０２を受信側に伝送し、受信側において、この伝送された出力Ｄ１０３を復号装置１０４で復号する。
【００４７】
図１は、この符号化装置１０２の構成を示すブロック図である。この符号化装置１０２は、第１の符号化手段である外符号の畳み込み符号化器１０５によりディジタル情報Ｄ１０１を符号化率ｋ／ｐによる畳み込み演算処理した後、その出力データＤ１０５を並べ替え手段であるインターリーバ１０６によりインターリーブ処理する。また続く第２の符号化手段である内符号の畳み込み符号化器１０７により符号化率ｐ／ｎで畳み込み演算処理した後、多値変調マッピング回路１０８により８ＰＳＫ変調して出力する。これにより符号化装置１０２は、全体として符号化率ｋ／ｎにより縦列連接畳み込み演算の処理を実行してｎ系統のビット系列からなる符号化データＤ１０７を生成し、このｎ系列からなるｎビットを１つの符号化伝送シンボルにマッピングして出力するようになされている。かくするにつき、この実施の形態では、これらｋ、ｐ、ｎがそれぞれ値２、３、３に設定されるようになされている。
【００４８】
この実施の形態において、インターリーバ１０６は、畳み込み符号化器１０７から出力されるｐ個のビット系列からなるデータＤ１０５に対して、同一時刻の入力ｐ個がそれぞれ同一時刻に出力されるように、これら入力データＤ１０５を並び替えて出力する。なおインターリーバ１０６は、具体的に、図２１に示す構成において、入出力の系統を３系統とし、置換データＲＯＭ１７からこれら３系統に同一の置換位置情報を供給することにより構成することができる。これによりこの実施の形態では、同一時刻に入力されたデータが必ず同一時刻に出力され、これによりビット単位の復号に代えてシンボル単位で復号して、その分、従来に比してエラーレートを向上して性能を向上することができるようになされている。
【００４９】
すなわちインターリーバ１０６は、この場合、同一時刻に入力される３個のデータが、並べ替え後も、同一時刻に出力されるように、入力データＤ１０５を並び替えて出力する。なおこの実施の形態において、インターリーバ１０６は、図３に示すように、１時刻で出力する１つのシンボル内においては、ビット位置を入れ換えないように、すなわち１時刻に入力されたｐ個のデータを、入力位置と同じ位置により出力するようになされている。しかしながらインターリーバにおいては、図４に示すように、１つのシンボル内においては、ビットの位置を入れ替えるように、すなわち同一時刻に入力されたｐ個のデータを、入力位置と異なる位置により出力するようにしてもよい。これらによりこの実施の形態では、復号時、シンボル単位で尤度を計算して復号するようになされ、その分、信号対雑音電力比（Ｅｂ  ／Ｎｏ  ）が低い場合でも、エラーレートＢＥＲを低く抑圧することができる。
【００５０】
しかしながら種々に検討した結果によれば、畳み込み符号化器１０５、１０７の構成によっては、エラーフロアが高くなる場合がある。なおここでエラーフロアは、信号対雑音電力比（Ｅｂ  ／Ｎｏ  ）の増大に伴ったエラーレートの低下が、途中で停滞する現象である。
【００５１】
このためこの実施の形態において、畳み込み符号化器１０５は、少なくとも何れかのビットが１である１時刻の入力データＤ１０１に対して、２時刻以上、少なくとも何れかのビットが１であるｐ個のビット系列Ｄ１０５を出力するように構成される。
【００５２】
また畳み込み符号化器１０７は、並べ替え手段から出力されるｐ個のビット系列Ｄ１０６が、１時刻において、少なくとも何れかのビットが１である場合、所定数の時刻以上、少なくとも何れかのビットが１であるｎ個のビット系列Ｄ１０７を出力するように構成される。
【００５３】
すなわち高いエラーフロアが出現する原因は、所定のタイミングで、０００以外のデータＤ１０１が入力され、この入力に対応して０００以外の出力を有限個のみ出力する場合に、出力データＤ１０８に、０００以外の出力シンボルが数個程度しか無いことにより、ｌ符号全体として距離の小さい符号語の数が多くなることによると考えられる。
【００５４】
このためこの実施の形態では、内符号には、０００以外のシンボルが１時刻だけ入力された場合に、出力が０００以外のものが無限個出力されるような符号を用いるようにする。また内符号に０００以外のものが１時刻だけ入力された場合に、出力が０００以外のものが有限個出力されるような内符号の入力シンボルが存在するが、外符号の出力にはそのようなシンボルだけが出力されるような符号語が存在しないようにする。
【００５５】
このような畳み込み符号化器１０５、１０７の構成により、この実施の形態では、出力データＤ１０７において、符号語間で十分なハミング距離を確保するようになされている。
【００５６】
図５は、畳み込み符号化器１０５の詳細構成を示すブロック図である。畳み込み符号化器１０５は、排他的論理和回路１１１において、入力データＤ１０１（Ｄ１１  及びＤ１２  ）、排他的論理和回路１１７の出力データの排他的論理和を得、シフトレジスタ１１２を介して、この排他的論理和回路１１１の演算結果を排他的論理和回路１１３に入力する。またこの排他的論理和回路１１３において、シフトレジスタ１１２の出力データ、入力データＤ１０１の一方のビット系列Ｄ１２  、排他的論理和回路１１７の出力データの排他的論理和を得、シフトレジスタ１１４を介して、この排他的論理和回路１１３の演算結果を排他的論理和回路１１５に入力する。またこの排他的論理和回路１１５において、シフトレジスタ１１４の出力データ、入力データＤ１０１の一方のビット系列Ｄ１２  の排他的論理和を得、シフトレジスタ１１６を介して、この排他的論理和回路１１５の演算結果を排他的論理和回路１１７に入力する。排他的論理和回路１１７においては、シフトレジスタ１１６の出力データ、入力データＤ１０１（Ｄ１１  及びＤ１２  ）の排他的論理和を得、この排他的論理和を排他的論理和回路１１１に帰還する。畳み込み符号化器１０５は、この最終段の排他的論理和回路１１７の出力データを、入力データＤ１０１と共に、インターリーバ１０６に出力する。
【００５７】
これにより畳み込み符号化器１０５においては、図６に示すように、少なくとも何れかのビットが１である１時刻の入力データＤ１０１に対して、２時刻以上、少なくとも何れかのビットが１であるｐ個のビット系列Ｄ１０５を出力するようになされている。
【００５８】
図７は、畳み込み符号化器１０７を示すブロック図である。この畳み込み符号化器１０７は、インターリーバ１０６の出力データＤ１０６を構成する３系統のビット系列Ｄ６１  〜Ｄ６３  のうちの１系統のビット系列Ｄ６２  を排他的論理和回路１３１に入力し、ここでシフトレジスタ１３２の出力データ、排他的論理和回路１３４の出力データとの間で排他的論理和を得、この排他的論理和をシフトレジスタ１３２に出力する。また入力データＤ１０６の残る２系統のＤ６１  、Ｄ６３  のうちの１系統のビット系列Ｄ６３  を排他的論理和回路１３４に入力し、ここでシフトレジスタ１３３の出力データとの間で排他的論理和を得、この排他的論理和をシフトレジスタ１３２に帰還する。畳み込み符号化器１０７は、入力データＤ１０６の残る１系統のビット系列Ｄ６１  、排他的論理和回路１３１に入力したビット系列Ｄ６２  を排他的論理和回路１３４の出力データと共に、続く多値変調マッピング回路１０８に出力する。
【００５９】
これにより畳み込み符号化器１０７は、図８に示すように、少なくとも何れかのビットが１である１時刻のｐ個のビット系列Ｄ１０６に対して、少なくとも何れかのビットが１であるｎ個のビット系列Ｄ１０７を有限個の時刻、出力するようにするようになされている。
【００６０】
多値変調マッピング回路１０８は、畳み込み符号化器１０７から出力される符号化データＤ１０７を例えば８ＰＳＫ変調方式の伝送シンボルにマッピングする。このとき多値変調マッピング回路１０８は、畳み込み符号化器１０７から出力された３ビットの符号化データＤ７１  〜Ｄ７３  を１つの伝送シンボルとしてマッピングし、１つの符号化伝送シンボルＤ５を生成する。これらによりこの符号化装置１０２では、例えば内符号の符号化処理に１時刻だけ１００が入力されたときに、１時刻だけ０００以外を出力するものの、外符号の符号化処理においては、入力データＤ１０１によりこのような１００のみを出力しないようになされている。
【００６１】
図９は、この多値変調マッピング回路１０８のマッピングによる信号点を示す図表である。この実施の形態においては、これらにより符号化語間で十分な距離を確保するようになされている。
【００６２】
図１０は、受信装置側における復号装置１０４を示すブロック図である。この復号装置１０４は、デインターリーバ１４１、インターリーバ１４２を介して、それぞれ内符号及び外符号を復号する軟出力復号回路１４３及び１４５を接続して構成される。復号装置１０４は、内符号を復号する軟出力復号回路１４３に無記憶通信路１０３からのデータＤ１０３を、８ＰＳＫ変調に係るＩ軸出力、Ｑ軸出力の軟人力（ｓｏｆｔ−ｉｎｐｕｔ）により入力する。
【００６３】
軟出力復号回路１４３は、符号化装置１０２の畳み込み符号化器１０７に対応する構成であり、いわゆるＢＣＪＲ（Ｂａｈｌ，Ｃｏｃｋｅ，Ｊｅｌｉｎｅｋ  ａｎｄ  Ｒａｖｉｖ）アルゴリズムに基づいて最大事後確率（Ｍａｘｉｍｕｍ  Ａ  Ｐｏｓｔｅｒｉｏｒｉ  ｐｒｏｂａｂｉｌｉｔｙ）を計算することにより、１時刻に入力される３ビットの情報が取り得る２３  ＝８通りの情報シンボルに対してそれぞれの尤度を計算する。
【００６４】
すなわち軟出力復号回路１４３は、図１１に示すように、ＭＡＰ復号器１４６によりＢＣＪＲアルゴリズムに基づく最大事後確率復号を行い、復号結果を減算器１４７〜１５４により処理する。すなわちＭＡＰ復号器１４６は、軟入力である受信語Ｄ１０３を入力する共に、２３  ＝８通りの情報シンボルに対応する８系統の事前確率情報（ａ  ｐｒｉｏｒｉ  ｐｒｏｂａｂｉｌｉｔｙ  ｉｎｆｏｒｍａｔｉｏｎ）  Ｄ１１０（Ｄ１００  〜Ｄ１０７  ）をインターリーバ１４２から入力し、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号により、事前確率情報Ｄ１１０に対応する事後確率情報Ｄ１１１を生成する。
【００６５】
具体的に、情報ビットをｕ、受信語Ｄ１０３をｙとすると、軟出力復号回路１４３においては、ＭＡＰ復号器１４６に、次式により表される８つの事前確率情報Ｄ１１０（Ｌ０００  （ｕ）〜Ｌ１１１  （ｕ））が入力される。ここでＰ（ｕ＝ｘｘｘ）は、情報シンボルｕが１の確率であり、これによりＭＡＰ復号器１４６には、受信語Ｄ１０３（ｙ）と共に、自然対数で表される符号の拘束条件がない事前確率情報Ｄ１１０（Ｌ０００  （ｕ）〜Ｌ１１１  （ｕ））が入力されるようになされている。
【００６６】
【数１】
2004215053.tif 000003
【００６７】
ＢＣＪＲアルゴリズムに基づく最大事後確率復号においては、これらにより次式により表される事後確率情報Ｄ１１１（Ｌ＊  ０００  （ｕ）〜Ｌ＊  １１１  （ｕ））を計算する。なお、この事後確率情報Ｄ１１１（Ｌ＊  ０００  （ｕ）〜Ｌ＊  １１１  （ｕ））は、対数尤度（ｌｏｇｌｉｋｅｌｉｈｏｏｄ  ）とも呼ばれ、ここでは、受信語Ｄ１０３（ｙ）を受信した際の情報シンボルｕの尤度を示すものである。
【００６８】
【数２】
2004215053.tif 000004
【００６９】
軟出力復号回路１４３は、これら８系統の事後確率情報Ｄ１１１（Ｌ＊  ０００  （ｕ）〜Ｌ＊  １１１  （ｕ））からそれぞれ対応する事前確率情報Ｄ１１０（Ｌ０００  （ｕ）〜Ｌ１１１  （ｕ））を減算する減算器１４７〜１５４が設けられ、これにより次式により示すように、それぞれ事後確率情報Ｄ１１１（Ｌ＊  ０００  （ｕ）〜Ｌ＊  １１１  （ｕ））から対応する事前確率情報Ｄ１１０（Ｌ０００  （ｕ）〜Ｌ１１１  （ｕ））を減算して、受信語Ｄ１０３の取り得る各情報シンボルに対する外部情報（ｅｘｔｒｉｎｓｉｃ  ｉｎｆｏｒｍａｔｉｏｎ  ）として、減算結果である差分値Ｄ１１２（Ｄ１２０  〜Ｄ１２７  ）を続くデインターリーバ１４１に出力する。
【００７０】
【数３】
2004215053.tif 000005
【００７１】
デインターリーバ１４１は、符号化装置１０２のインターリーバ１０６に対応する構成であり、インターリーバ１０６の入出力特性とは逆の入出力特性により、軟出力による外部情報Ｄ１１２をデインターリーブし、これにより符号化装置１０２におけるインターリーバ１０６の入力データＤ１０５に対応する外部情報Ｄ１１３を軟出力により出力する。
【００７２】
軟出力復号回路１４５は、符号化装置１０２の畳み込み符号化器１０５に対応する構成である。軟出力復号回路１４５は、図１２に示すように、デインターリーバ１４１から出力される軟入力による事前確率情報Ｄ１１３をＭＡＰ復号器１６１に入力する。ＭＡＰ復号器１６１は、２つの軟値の系列からなる値０の情報ビットに対する事前確率情報Ｄ１１４（Ｄ１４１  、Ｄ１４２  ）が入力されるようになされ、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号により、値０の情報ビットに対する事後確率情報Ｄ１１５（Ｄ１５１  、Ｄ１５２  ）、事前確率情報Ｄ１１３（Ｄ１３０  〜Ｄ１３７  ）に対応する事後確率情報Ｄ１１６（Ｄ１６０  〜Ｄ１６７  ）を生成する。
【００７３】
具体的に、軟出力復号回路１４５においては、次式により表される事前確率情報Ｄ１１４（Ｄ１４１  、Ｄ１４２  ）をＭＡＰ復号器１６１に入力する。なおここでＰ（ｕ＝１）は、情報ビットｕが１の確率であり、Ｐ（ｕ＝０）は、情報ビットｕが０の確率である。これによりＭＡＰ復号器１４６には、自然対数で表される符号の拘束条件がない事前確率情報Ｄ１１６（Ｌ（ｕ））が入力されるようになされている。
【００７４】
【数４】
2004215053.tif 000006
【００７５】
これに対して（２）式、（３）式の演算により得られる事前確率情報Ｄ１１３（Ｄ１３０  〜Ｄ１３７  ）にあっては、（２）式との対比により、次式により表され、これによりＭＡＰ復号器１６１は、符号ビットｃが“ｘｘｘ”である確率Ｐ（ｃ＝ｘｘｘ）の自然対数で表される符号の拘束条件に基づく事前確率情報Ｄ１１３（Ｌｘｘｘ（ｃ））が入力される。なおこれら（４）式及び（５）式において、右辺に記されるべき符号の拘束条件は、ここでは省略して示す。また事前確率情報Ｄ１４１  （Ｌ（ｕ））は、“０”であるが、これは、情報ビットｕが“０”であるか“１”であるかの確率が１／２であることを示すことに他ならない。
【００７６】
【数５】
2004215053.tif 000007
【００７７】
ＭＡＰ復号器１６１は、これらの入力により、それぞれ次式で表される事後確率情報Ｄ１１６（Ｄ１６０  〜Ｄ１６７  ）を計算し、これにより符号ビットｃが“ｘｘｘ”である確率Ｐ（ｃ＝ｘｘｘ）の自然対数で表される符号の拘束条件に基づく事前確率情報Ｄ１１６（Ｌ＊  ｘｘｘ（ｃ））、情報ビットｕが“１”である確率Ｐ（ｕ＝１）と情報ビットｕが“０”である確率Ｐ（ｕ＝０）との比の自然対数で表される符号の拘束条件に基づく事前確率情報Ｄ１１５（Ｌ＊  （ｕ））を生成する。なおここで（６）式の事後確率情報Ｄ１１５（Ｌ＊  （ｕ））、（７）式による事後確率情報Ｄ１１６（Ｌ＊  ｘｘｘ（ｃ））は、対数尤度とも呼ばれ、ここではそれぞれ情報ビットｕの尤度と符号シンボルｃの尤度とを示すものである。
【００７８】
【数６】
2004215053.tif 000008
【００７９】
【数７】
2004215053.tif 000009
【００８０】
軟出力復号回路１４５は、（７）式の演算処理により得られる８系統の事後確率情報Ｄ１１６（Ｄ１６０  〜Ｄ１６７  ）からそれぞれ対応する事前確率情報Ｄ１１３（Ｄ１３０  〜Ｄ１３７  ）を減算する減算器１６２〜１６９を有し、これにより事前確率情報Ｄ１１３（Ｄ１３０  〜Ｄ１３７  ）に対応する軟値の系列による外部情報Ｄ１１７（Ｄ１７０  〜Ｄ１７７  ）を得、インターリーバ１４２に出力する。
【００８１】
インターリーバ１４２（図１０）は、符号化装置１０２のインターリーバ１０６と同一に、軟出力復号回路１４５から出力された軟入力による外部情報Ｄ１１７をインターリーブし、これにより事前確率情報Ｄ１１０を生成して軟出力復号回路１４３に出力する。
【００８２】
また軟出力復号回路１４５は、（６）式の演算処理により得られる値０の情報ビットに対する事後確率情報Ｄ１１５（Ｄ１５１  〜Ｄ１５２  ）を減算器１７５、１７６に入力し、ここで対応する事前確率値報Ｄ１１４（Ｄ１４１  、Ｄ１４２  ）との間で減算値を得、これにより次式により表される２つの軟値の系列による外部情報Ｄ１１８（Ｄ１８１  、Ｄ１８２  ）（Ｌｅ  ｘｘｘ（ｃ））を出力する。
【００８３】
【数８】
2004215053.tif 000010
【００８４】
【数９】
2004215053.tif 000011
【００８５】
これにより軟出力復号回路１４５は、減算器１６２〜１６９による外部情報Ｄ１１８（Ｌｅ  （ｕ））、減算器１７５、１７６による外部情報Ｄ１１６（Ｌ（ｃ））をそれぞれ計算してインターリーバ１４２、２値化回路１８１（図９）に出力する。なお、情報ビットｃに対する事前確率情報Ｄ１１４が“０”であることから、軟出力復号回路１４５においては、減算器１７５、１７６を省略することもできる。
【００８６】
これらの構成により復号装置１０４は、受信語Ｄ１０３を受信すると、軟出力復号回路１４３〜軟出力復号回路１４５の復号動作を所定の回数（例えば数回〜数十回）だけ繰り返し、その結果得られる軟出力の外部情報Ｄ１１８を２値化回路１８１で処理するようになされている。すなわち２値化回路１８１は、軟出力復号回路１４５から出力される軟出力の外部情報Ｄ１１８を２値化し、硬出力の復号データＤ１０４を出力する。これらにより復号装置１０４では、符号化装置１０２の畳み込み符号化器１０５、１０７にそれぞれに対応する軟出力復号回路１４３、１４５で受信語を繰り返し処理し、復号複雑度が高い符号を複雑度の小さい要素に分解して処理し、軟出力復号回路１４３、１４５間の相互作用により特性を逐次的に向上させるようになされている。
【００８７】
（１−２）第１の実施の形態の動作
以上の構成において、このデータ送受信システム１０１において（図２）、伝送に供するデータＤ１０２は、送信側の符号化装置１０２において、符号化処理された後、８ＰＳＫ変調されて無記憶通信路１０３に送出され、受信側において、復号装置１０４により復号される。
【００８８】
このときこのデータＤ１０２は、符号化装置１０２において（図１）、第１の符号化手段である外符号の畳み込み符号化器１０５で符号化率２／３により符号化処理された後、続くインターリーバ１０６において並べ替えられ、続く第２の符号化手段である内符号の畳み込み符号化器１０７で符号化率３／３により符号化処理され、多値変調マッピング回路１０８により伝送シンボルにマッピングされて出力される。
【００８９】
データＤ１０２は、このインターリーバ１０６における並べ替えの処理において、同一時刻の入力ｐ個がそれぞれ同一時刻に出力されるように並び替えられ、これにより同一時刻に入力されたデータが必ず同一時刻に出力され、これにより復号側において、ビット単位の復号に代えてシンボル単位で復号して、従来に比してエラーレートを向上して性能を向上することができるようになされている。
【００９０】
すなわちデータＤ１０２は、このようなインターリーバ１０６における並べ替えの処理において、入力されるｐ個のビット系列からなるデータは、それぞれ各ビットが入力位置と同じ位置になるように、すなわちビット間では並べ替えられないようにしてインターリーブ処理されて出力される。なおこれとは逆に、同一時刻に入力されたｐ個のデータを入力位置と異なる位置により出力するように、すなわちビット間でも並べ替えるようにしてインターリーブ処理して出力するようにしても、同様に、従来に比してエラーレートを向上して性能を向上することができる。
【００９１】
このようにして処理されてなる入力データＤ１０２は、第１の符号化処理である畳み込み符号化器１０５における符号化処理において、少なくとも何れかのビットが１である１時刻の入力データに対して、２時刻以上、少なくとも何れかのビットが１であるｐ個のビット系列を出力するように符号化処理され、また第２の符号化処理である畳み込み符号化器１０７における符号化処理において、少なくとも何れかのビットが１である１時刻のｐ個のビット系列Ｄ１０６に対して、少なくとも何れかのビットが１であるｎ個のビット系列Ｄ１０７を有限個の時刻出力するようにするように、すなわち１時刻において、少なくとも何れかのビットが１である場合、所定数の時刻以上、少なくとも何れかのビットが１であるｎ個のビット系列を出力するように符号化処理され、これにより十分な符号間距離を確保し得るように符号化処理される。これによりこの実施の形態では、エラーフロア現象の発生が抑圧され、これにより一段と性能を向上することができる。
【００９２】
（１−３）第１の実施の形態の効果
以上の構成によれば、同一時刻の入力が同一時刻に出力されるように並び替え処理することにより、従来に比して性能を向上することができる。
【００９３】
またこのとき第１の符号化手段において、少なくとも何れかのビットが１である１時刻の入力データに対して、２時刻以上、少なくとも何れかのビットが１であるｐ個のビット系列を出力するように符号化処理し、第２の符号化手段において、ｐ個のビット系列が、１時刻において、少なくとも何れかのビットが１である場合、所定数の時刻以上、少なくとも何れかのビットが１であるｎ個のビット系列を出力するように符号化処理することにより、エラーフロア現象の発生を抑圧し、これにより一段と性能を向上することができる。
【００９４】
具体的に、同一時刻に入力されたｐ個のデータを入力位置と同じ位置により出力するように並べ替えし、又は同一時刻に入力されたｐ個のデータを、入力位置と同じ位置により出力するように並べ替えして、同一時刻の入力が同一時刻に出力されるように並び替え処理することにより、従来に比して性能を向上することができる。
【００９５】
またこのようにして符号化処理して得られるｎ個のビット系列からなるデータを所定の変調方式による伝送シンボルにマッピングすることにより、従来に比して縦列連接符号化変調における性能を向上することができる。
【００９６】
またこのときこのｎ個のビット系列からなるデータの１時刻の出力ｎビットを、２ｎ  値変調方式による１伝送シンボルにマッピングすることによっても、復号側においては、シンボル単位で復号処理して、従来に比して性能を向上することができる。
【００９７】
（２）第２の実施の形態
この実施の形態においては、図１に示す符号化装置１０２において、第１の畳み込み符号化器１０５については、第１の実施の形態と同様に、少なくとも何れかのビットが１である１時刻の入力データＤ１０１に対して、２時刻以上、少なくとも何れかのビットが１であるｐ個のビット系列Ｄ１０５を出力するようにする。これに対して第２の畳み込み符号化器１０７については、図１３に示すように、１時刻において、少なくとも何れかのビットが１である場合、所定数の時刻以上、少なくとも何れかのビットが１であるｎ個のビット系列Ｄ１０７を出力するようにする。なおこの実施の形態においては、この畳み込み符号化器１０７の構成が異なる点、この畳み込み符号化器１０７の構成に対応する復号装置の構成が異なる点を除いて、第１の実施の形態と同様に構成される。
【００９８】
この実施の形態のように、第２の符号化装置において、少なくとも何れかのビットが１である１時刻のｐ個のビット系列Ｄ１０７に対して、少なくとも何れかのビットが１であるｎ個のビット系列Ｄ１０７を有限個の時刻、出力するようにしても、第１の実施の形態と同様の効果を得ることができる。
【００９９】
（３）第３の実施の形態
この実施の形態においては、図１に示す符号化装置１０２において、第２の畳み込み符号化器１０７については、図１３について上述した符号化器が適用される。これに対して第１の畳み込み符号化器１０５は、少なくとも何れかのビットが１である入力データＤ１０１が１時刻だけ入力された場合に、少なくとも何れかのビットが１であるｐ個のビット系列Ｄ１０５を有限個の時刻、出力するような、第２の符号化手段１０７の入力データＤ１０７のみで構成される符号語を有していないように、入力データＤ１０１を符号化する。
【０１００】
これによりこの実施の形態においては、図１４に示すような畳み込み符号化器３０５は、適用が除外される。なおこの実施の形態においては、この畳み込み符号化器１０５、１０７の構成が異なる点、この畳み込み符号化器１０５、１０７の構成に対応する復号装置の構成が異なる点を除いて、第１の実施の形態と同様に構成される。
【０１０１】
この実施の形態のように構成しても、十分に符号間距離を確保し得、これによりシンボル単位で復号して従来に比して性能を向上することができる。
【０１０２】
（４）第４の実施の形態
図１５は、本発明の第４の実施の形態に係るデータ送受信システムに適用される符号化装置を示すブロック図である。このデータ送受信システムは、この符号化装置２０２において、ＳＣＣＣ方式によりディジタル情報Ｄ２０１を縦列連接畳み込み符号化し、雑音を発生する無記憶通信路を介して、この符号化による出力Ｄ２０４を受信側に伝送し、受信側において、この伝送された出力を復号装置で復号する。
【０１０３】
この符号化装置２０２は、第１の符号化手段である外符号の畳み込み符号化器２０５によりディジタル情報Ｄ１０１を符号化率ｋ／ｐによる畳み込み演算処理した後、その出力データＤ２０５をインターリーバ２０６によりインターリーブ処理し、続く第２の符号化手段である内符号の畳み込み符号化器２０７により符号化率ｐ／ｎにより畳み込み演算処理し、無記憶通信路に出力する。これにより符号化装置２０２は、全体として符号化率ｋ／ｎにより縦列連接畳み込み演算の処理を実行してｎ系統のビット系列からなる符号化データを生成し、この実施の形態では、これらｋ、ｐ、ｎがそれぞれ値１、２、２に設定されるようになされている。
【０１０４】
このような構成において、インターリーバ２０６は、第１の実施の形態に係るインターリーバ１０６と同様に、同一時刻に入力される２個のデータが、並べ替え後も、同一時刻に出力されるように、入力データＤ２０５を並び替えて出力する。
【０１０５】
これに対して畳み込み符号化器２０５は、少なくとも何れかのビットが１である入力データＤ２０１が１時刻だけ入力された場合に、少なくとも何れかのビットが１であるｐ個のビット系列Ｄ２０５を有限個の時刻、出力するように、入力データＤ２０１を符号化する。また畳み込み符号化器２０５は、少なくとも何れかのビットが１である１時刻のビット系列Ｄ２０６に対して、少なくとも何れかのビットが１であるｎ個のビット系列Ｄ２０７を所定個の時刻、出力するように符号化する。
【０１０６】
図１６は、畳み込み符号化器２０５の構成を示すブロック図である。この畳み込み符号化器２０５は、排他的論理和回路２０８、シフトレジスタ２０９、２１０の直列回路に入力データＤ２０１を入力し、シフトレジスタ２０９、２１０の出力データを排他的論理和回路２１１により演算して排他的論理和回路２０８に入力し、また排他的論理和回路２０８及びシフトレジスタ２１０の出力を排他的論理和回路２１２により演算する。この畳み込み符号化器２０５は、入力データＤ２０１と排他的論理和回路２１２の出力データとを続くインターリーバに出力するように構成される。
【０１０７】
これに対して図１７は、内符号の畳み込み符号化器２０７を示すブロック図である。畳み込み符号化器２０７は、入力データＤ２０６の１系統Ｄ２６２  を排他的論理和回路２２１、シフトレジスタ２２２、２２３の直列回路に入力し、シフトレジスタ２２２、２２３の出力データを排他的論理和回路２２４により演算して排他的論理和回路２２１に入力する。この畳み込み符号化器２０７は、入力データＤ２０６の他の系統Ｄ２６１  と、排他的論理和回路２２１の出力データとを出力するように構成される。
【０１０８】
なおこの実施の形態において、復号装置は、これら畳み込み符号化器２０５、２０７に対応する構成が異なる点を除いて、第１の実施の形態と同様に構成される。
【０１０９】
第４の実施の形態によれば、それぞれ外符号及び内符号で符号化率１／２及び２／２により符号化する場合でも、第１の実施の形態と同様の効果を得ることができる。
【０１１０】
（５）他の実施の形態
なお上述の実施の形態においては、２Ｐ  個のシンボル毎の対数尤度を用いて復号化する場合について述べたが、本発明はこれに限らず、シンボルが０００であるときの尤度を基準にした２Ｐ  −１個の対数尤度比を用いて復号化するようにしてもよく、またこの場合に、基準を０００以外に設定してもよい。
【０１１１】
また上述の実施の形態においては、単に順序を並び替えてインターリーブの処理を実行する場合について述べたが、本発明はこれに限らず、いわゆるＳ−ランダム置換の概念に基づいてインターリーブを行うようにしてもよい。またこの場合に、１つのシンボルを並び替えた際に、過去Ｓビット又はＳシンボルの置換先の位置番号が±Ｓ以内に存在する場合、この並び替えたシンボルに対して改めて並べ替え先を設定し直すようにし、これにより各ビット間の距離を確保するようにしてもよい。このようにすれば、その分、バースト状のノイズに対する耐性を向上することができる。
【０１１２】
また上述の実施の形態においては、外符号の畳み込み符号化器を３段又は２のシフトレジスタにより構成する場合について述べたが、本発明はこれに限らず、シフトレジスタの段数は、例えば１段又は２段であってもよく、また４段以上により外符号の畳み込み符号化器を構成してもよい。
【０１１３】
また上述の実施の形態においては、内符号の畳み込み符号化器を２段のシフトレジスタにより構成する場合について述べたが、本発明はこれに限らず、１段又は２段以上により構成してもよい。
【０１１４】
また信号点の配置にあっても、上述の実施の形態以外の、種々の配置を広く適用することができる。
【０１１５】
また上述の第１の実施の形態においては、外符号及び内符号において、それぞれ符号化率ｋ／ｐ＝２／３及びｐ／ｎ＝３／３（＝１）により符号化する場合について述べたが、本発明はこれに限らず、外符号及び内符号の符号化率をそれぞれｋ／ｐ（ｋ＜ｐ）及びｐ／ｎ（ｐ≧ｎ）に設定する場合のように、必要に応じて外符号及び内符号の符号化率を種々に設定することができる。
【０１１６】
また上述の実施の形態においては、多値変換して８ＰＳＫ変調方式を適用する場合について述べたが、本発明はこれに限らず、１６ＱＡＭ、６４ＱＡＭ等、直交幅変調方式を含む他の種々の多値変調方式を広く適用することができる。
【０１１７】
また上述の実施の形態においては、復号装置の軟出力復号回路にＢＣＪＲアルゴリズムに基づくＭＡＰ復号を適用する場合について述べたが、本発明はこれに限らず、例えばいわゆるＳＯＶＡ（Ｓｏｆｔ  Ｏｕｔｐｕｔ  Ｖｉｔｅｒｂｉ  Ａｌｇｏｒｉｔｈｍ  ）による復号を適用する場合等、種々の軟出力復号の手法を広く適用することができる。
【０１１８】
また上述の実施の形態においては、送信装置及び受信装置間でデータを送受する場合について述べたが、本発明はこれに限らず、例えばフロッピーディスク、ＣＤ−ＲＯＭ等の光ディスク、ＭＯ（Ｍａｇｎｅｔｏ  Ｏｐｔｉｃａｌ  ）である光磁気ディスク等、各種の記録媒体に所望のデータを記録、再生する場合にも広く適用することができる。
【０１１９】
また上述の実施の形態においては、符号化装置及び復号装置をハードウエアにより構成する場合について述べたが、本発明はこれに限らず、コンピュータ、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）によりこれら符号化装置及び又は復号装置を構成する場合にも広く適用することができる。
【０１２０】
【発明の効果】
上述のように本発明によれば、同一時刻の入力が同一時刻に出力されるように並び替え処理することにより、従来に比して性能を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るデータ送受信システムの符号化装置を示すブロック図である。
【図２】本発明の第１の実施の形態に係るデータ送受信システムを示すブロック図である。
【図３】図１の符号化装置におけるインターリーバ１０６の例を示すブロック図である。
【図４】図１の符号化装置におけるインターリーバ１０６の他の例を示すブロック図である。
【図５】図１の畳み込み符号化器１０５を示すブロック図である。
【図６】図５の畳み込み符号化器１０５の説明に供するブロック図である。
【図７】図１の畳み込み符号化器１０７を示すブロック図である。
【図８】図７の畳み込み符号化器１０７の説明に供するブロック図である。
【図９】図１の符号化装置によるマッピングを示す特性曲線図である。
【図１０】図２のデータ送受信システムにおける復号装置を示すブロック図である。
【図１１】図１０の復号装置における軟出力復号回路１４３を示すブロック図である。
【図１２】図１０の復号装置における軟出力復号回路１４５を示すブロック図である。
【図１３】第２の実施の形態に係る符号化装置の畳み込み符号化器１０７の説明に供するブロック図である。
【図１４】第３の実施の形態に係る符号化装置の畳み込み符号化器の説明に供するブロック図である。
【図１５】本発明の第４の実施の形態に係るデータ送受信システムの符号化装置を示すブロック図である。
【図１６】図１５の符号化装置における畳み込み符号化器２０５を示すブロック図である。
【図１７】図１５の符号化装置における畳み込み符号化器２０７を示すブロック図である。
【図１８】従来のＳＣＣＣ方式によるデータ送受信システムを示すブロック図である。
【図１９】図１８のデータ送受信システムにおける符号化装置を示すブロック図である。
【図２０】図１９の符号化装置における畳み込み符号化器５を示すブロック図である。
【図２１】図１９の符号化装置におけるインターリーバ６を示すブロック図である。
【図２２】図１９の符号化装置における畳み込み符号化器７を示すブロック図である。
【図２３】図１８のデータ送受信システムにおける復号装置を示すブロック図である。
【図２４】従来のＳＣＴＣＭ方式によるデータ送受信システムの符号化装置を示すブロック図である。
【図２５】図２４の符号化装置における畳み込み符号化器４１を示すブロック図である。
【図２６】図２５の符号化装置における畳み込み符号化器４３を示すブロック図である。
【図２７】図２５の符号化装置に対応する復号装置を示すブロック図である。
【符号の説明】
２、２Ａ、２Ｂ、１０２、２０２……符号化装置、３、１０３……無記憶通信路、４、４Ａ、４Ｂ、１０４……復号装置、５、７、４１、４３、１０５、１０７、２０５、２０７、３０５……畳み込み符号化器、６、３２、４２、６２、１０６、１４２、２０６……インターリーバ、８、１１、１２、２１、２３、５１、５３、５５、５６、１１１、１１３、１１５、１１７、１３１、１３４、２０８、２１１、２１２、２１４、２２１、２２４……排他的論理和回路、９、１０、２２、２４、５２、５４、５７、１１２、１１４、１１６、１３２、１３３、２０９、２１０、２２２、２２３……シフトレジスタ、１５……入力データ保持メモリ、１６……データ置換回路、１７……置換データＲＯＭ、１８……出力データ保持メモリ、３１、６１、１４１……デインターリーバ、３３、３４、６３、６４、１４３、１４５……軟出力復号回路、４４、１０８……多値変調マッピング回路、１０１……データ送受信システム、１４６、１６１……ＭＡＰ復号器、１４７〜１５４、１６２〜１６９、１７５、１７６……減算器、１８１……２値化回路
【図１】
2004215053.tif 000012
【図２】
2004215053.tif 000013
【図３】
2004215053.tif 000014
【図４】
2004215053.tif 000015
【図５】
2004215053.tif 000016
【図６】
2004215053.tif 000017
【図７】
2004215053.tif 000018
【図８】
2004215053.tif 000019
【図９】
2004215053.tif 000020
【図１０】
2004215053.tif 000021
【図１１】
2004215053.tif 000022
【図１２】
2004215053.tif 000023
【図１３】
2004215053.tif 000024
【図１４】
2004215053.tif 000025
【図１５】
2004215053.tif 000026
【図１６】
2004215053.tif 000027
【図１７】
2004215053.tif 000028
【図１８】
2004215053.tif 000029
【図１９】
2004215053.tif 000030
【図２０】
2004215053.tif 000031
【図２１】
2004215053.tif 000032
【図２２】
2004215053.tif 000033
【図２３】
2004215053.tif 000034
【図２４】
2004215053.tif 000035
【図２５】
2004215053.tif 000036
【図２６】
2004215053.tif 000037
【図２７】
2004215053.tif 000038