【事件の表示】
　平成　４年特許願第１５８２６６号「高周波半導体装置」拒絶査定に対する審判事件［平成　６年　１月１４日出願公開、特開平　６−　　６１５１］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯・本願発明
　本願は、平成４年６月１７日の出願であって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１１年６月７日付けの手続補正、平成１４年１１月２５日付けの手続補正、平成１５年１０月１６日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次の事項により特定されるものである。
「入力端に入力した信号を上部の第１の電極パターンを通して複数のストリップ線路に分配し、かつ、インピーダンスを整合する入力整合回路と、
　前記入力整合回路に第１の導電性ワイヤでそれぞれ接続され、さらにそれぞれが並列に接続される複数の半導体素子で構成されている複数の半導体チップと、
　前記半導体チップの各々の出力側に第２の導電性ワイヤで接続されてインピーダンスを整合し、かつ、複数の前記半導体チップから出力された信号を上部の第２の電極パターンを通して合成する出力整合回路と
で構成される分布定数型増幅回路であって、
　前記入力整合回路、前記半導体チップ及び前記出力整合回路はそれぞれ個別に共通の筐体に配置されていて、
　前記入力整合回路、前記半導体チップ及び前記出力整合回路により形成される並列な各回路で、それぞれ並列な該回路の相互間を前記第１の電極パターンと前記第２の電極パターン上で１又は複数箇所上で繋げる第３の導電性ワイヤを備えていることを特徴とする高周波半導体装置。」
　
第２．引用刊行物に記載された発明
１．これに対して、拒絶理由に引用され、本願の出願の日前である昭和６２年１２月１８日に頒布された特開昭６２−２９２００７号公報（以下、「引用刊行物１」という。）には、第１図、第２図とともに次の記載がある。
「本発明は高周波増幅器に関し、特に入力及び出力整合回路とトランジスタとを含む超高周波帯の高周波増幅器に関する。」（１頁右下欄１７行ないし１９行）、
「本発明の目的は、内部回路のバランスが崩れるなどによる異常発振を防止し安定な動作をする高周波増幅器を提供することにある。」（２頁右下欄５行ないし７行）、
「第１及び第２図は本発明の一実施例の平面図及び等価回路図である。第１図に示すように、この実施例は、誘電体基板５上に設けられた導体層により構成されたストリップライン８ａ、８ｂとオープンスタブ９ａ、９ｂを有しかつ入力端７を共通に接続すると共に出力端を並列に配置した二つの入力整合回路と、誘電体基板１上に入力整合回路の出力端と１対１に対応するように配置して設けられかつ入力整合回路の出力端とボンディング線１０ａ、１０ｂによって並列に接続した入力容量電極１ａ、１ｂを有する入力整合回路と同数の入力コンデンサと、誘電体基板１上に設けられかつ入力容量電極１ａ、１ｂ同士を接続する発振防止用の膜抵抗２と、誘電体基板１９上に設けられた導体層により構成されたストリップライン１５ａ、１５ｂとオープンスタブ１４ａ、１４ｂを有しかつ出力端１６を共通に接続すると共に入力端を並列に配置した入力整合回路と同数の出力整合回路と、誘電体基板３上に出力整合回路の入力端と１対１に対応するように配置して設けられかつ出力整合回路の入力端とボンディング線１３ａ、１３ｂによって並列に接続した出力容量電極３ａ、３ｂを有する入力整合回路と同数の出力コンデンサと、誘電体基板３上に設けられかつ出力容量電極３ａ、３ｂ同士を接続する発振防止用の膜抵抗４と、入力コンデンサと出力コンデンサとの間に１対１に対応するように並列に配置された入力整合回路と同数の半導体チップにそれぞれ搭載されかつ入力容量電極１ａ、１ｂ及び出力容量電極３ａ、３ｂとそれぞれボンディング線１１ａ、１１ｂ、及び１２ａ、１２ｂによって接続された入力端及び出力端を有する入力整合回路と同数のトランジスタとで構成される。
　又、この実施例は、第２図に示すように、入力及び出力の整合回路、入力及び出力のＴ型回路並びにトランジスタ６ａ’、６ｂ’が第４図の従来例と同様に、接続された上に、更に入力及び出力のＴ型回路同士が発振防止用の抵抗２’及び４’で結ばれている。」（３頁左上欄末行ないし左下欄下から２行）、
「以上説明したように、本発明は、内部整合回路用の入力及び出力コンデンサーの入力及び出力容量電極のそれぞれを接続する発振防止用の膜抵抗を絶縁基板上に設けることにより、トランジスタを含む少なくとも二個の増幅回路を並列に接続した増幅器がトランジスタ同士の特性の相違による内部回路のアンバランスの起因する異常発振を防止して動作を安定にする効果がある。」（３頁右下欄１行ないし８行）の記載がある。
　これらの記載、およびこの分野の技術常識を考慮すれば、引用刊行物１には、「入力端子７に入力した信号を、誘電体基板５上に設けられた導体層により構成されたストリップライン８ａ、８ｂとオープンスタブ９ａ、９ｂに分配し、かつインピーダンスを整合する入力整合回路と、誘電体基板１上に設けられ、かつ入力整合回路の出力端と第１のボンディング線１０ａ、１０ｂによって接続された入力容量電極１ａ、１ｂを有する入力コンデンサと、誘電体基板１上に設けられ、かつ入力容量電極１ａ、１ｂ同士を接続する発振防止用の膜抵抗２と、前記入力容量電極１ａ、１ｂに第２の導電性ワイヤ１１ａ、１１ｂでそれぞれ接続され、さらにそれぞれが並列に接続される複数の半導体素子で構成されている複数の半導体チップ６ａ、６ｂと、誘電体基板３上に設けられ、半導体チップの各々の出力側と第３のボンディング線１２ａ、１２ｂによって接続された出力容量電極３ａ、３ｂを有する出力コンデンサと、誘電体基板３上に設けられかつ出力容量電極３ａ、３ｂ同士を接続する発振防止用の膜抵抗４と、前記出力容量電極３ａ、３ｂに第４の導電性ワイヤ１３ａ、１３ｂでそれぞれ接続され、かつ、複数の前記半導体チップから出力された信号を誘電体基板１９上に設けられた導体層により構成されたストリップライン１５ａ、１５ｂとオープンスタブ１４ａ、１４ｂを通して合成し、かつインピーダンスを整合する出力整合回路とで構成される増幅回路であって、前記入力整合回路、前記半導体チップ及び前記出力整合回路により形成される並列な各回路で、それぞれ並列な該回路のオープンスタブ同士を発振防止用の膜抵抗１７，１８で相互接続した高周波増幅器。」の発明（以下、「引用発明」という。）が開示されているものと認められる。
　
２．同じく、拒絶理由に引用され、本願の出願の日前である平成４年２月１９日に頒布された特開平４−４９７０３号公報（以下、「引用刊行物２」という。）には、第４図、５図とともに「第４図は、従来の高周波半導体装置の構造を内部整合型増幅器について示した平面図であり、第５図は第４図のＶ−Ｖ線における断面図である。図において、（１）はＣｕなどの放熱効果の大きい金属導体製の放熱板、（２）は放熱板（１）上に設けられた側壁（３ａ）、（３ｂ）はマイクロ波ＦＥＴ（４）は整合回路基板、そのうち（４ａ）は入力側整合回路基板、（４ｂ）は出力側整合回路基板、（５ａ）および（５ｂ）は整合回路基板（４ａ）、（４ｂ）上にそれぞれ形成された入力側整合回路および出力側整合回路、（６ａ）は入力側リード電極、（６ｂ）は出力側リード電極、（７）はボンディング用金ワイヤ、（８）はキャップである。次に、動作について説明する。入力側リード電極（６ａ）より入力されたマイクロ波電力は、入力側整合回路（５ａ）を通り、マイクロ波ＦＥＴ（３ａ）、（３ｂ）に供給される。マイクロ波ＦＥＴ（３ａ）、（３ｂ）で増幅されたマイクロ波電力は、出力側整合回路（５ｂ）を通り、出力側リード電極（６ｂ）から出力される。」（１頁下欄１４行ないし右下欄１１行）の記載があり、これらの記載、及びこの分野の技術常識を考慮すれば、引用刊行物２には、「入力端に入力した信号を上部の第１の電極パターンを通して複数のストリップ線路に分配し、かつ、インピーダンスを整合する入力整合回路と、前記入力整合回路に第１の導電性ワイヤでそれぞれ接続され、さらにそれぞれが並列に接続される半導体素子で構成されている複数の半導体チップと、前記半導体チップの各々の出力側に第２の導電性ワイヤで接続されてインピーダンスを整合し、かつ、複数の前記半導体チップから出力された信号を上部の第２の電極パターンを通して合成する出力整合回路とで構成される分布定数型増幅回路であって、前記入力整合回路、前記半導体チップ及び前記出力整合回路はそれぞれ個別に共通の筐体に配置されていて、前記入力整合回路、前記半導体チップ及び前記出力整合回路により形成される並列な各回路を備えた高周波半導体装置」の発明（以下、「引用刊行物２に開示された発明」という。）が開示されているものと認められる。
　
３．同じく、拒絶理由に引用され、本願の出願の日前である平成２年１１月８日に頒布された特開平２−２７４１０１号公報（以下、「引用刊行物３」という。）には、第１図ないし第３図とともに「本発明は、電力合成用集積回路に関し、特に複数のマイクロ波用素子を並列接続した電力合成用集積回路に関するものである。マイクロ波帯で使用される回路は常に発振動作が付き物であり発振の防止を考慮する必要があるが、特に多くの素子を並列接続して電力合成する集積回路の場合には発振が起きることが多いため、その防止対策が必要である。」（１頁右下欄１２行ないし末行）、「従って、本発明は、複数のマイクロ波用素子を金属パターンにより最小単位づつ並列接続した電力合成用集積回路において、発振を防止することを目的とする。」（２頁右上欄１５行ないし１８行）、「上記の課題を解決するため、本発明に係る電力合成用集積回路では、第１図に示すように、各マイクロ波素子（１〜４）の入力端及び出力端から同位相になるべき同距離の所を導体Ｍ又は抵抗体Ｒで共通接続している。」（２頁左下欄２行ないし６行）、「第２図は、第１図に示した本発明に係る電力合成用集積回路の等価回路を示したものであり、例えばマイクロ波素子１と２とを金属パターンＰで並列接続し、マイクロ波素子３と４とを金属パターンＰで並列接続している。尚、Ｚは第１図のＩＣパターンの等価インピーダンスを示している。この等価回路において、各素子の入力端及び出力端から同位相になるべき同距離の所を点線で示すように導体Ｍで共通接続することにより、各素子１〜４の入出力端が同電位になり、素子１〜４間の特性（例えば入出力インピーダンス）のアンバランスを吸収することができ、他の素子の出力側から廻り込む電流が無くなる。また、本来同位相点であるので電気的特性に及ぼす影響は無い。更に、抵抗体Ｒで共通接続した場合にも、より同電位に近づくことから特性のアンバランスをより無くすことができる。これにより、発振原因が除かれた形で電力合成を行うことができる。」（２頁左下欄８行ないし右下欄７行）の記載がある。
　
４．同じく、拒絶理由に引用され、本願の出願の日前である昭和５７年４月１７日に頒布された特開昭５７−６３８４７号公報（以下、「引用刊行物４」という。）には、第２図とともに「複数個のトランジスタを並列接続してなるトランジスタ回路において、前記トランジスタの入力電極間をボンディングワイヤにより相互の連結したことを特徴とするトランジスタ回路。」（１頁左下欄５行ないし８行）、「以上詳細に説明したようにこの発明は、２種以上の独立したトランジスタの入力電極相互間をボンディングワイヤで接続したので、各トランジスタの場合による電気特性に不揃いがあっても入電極間が相互に接続されているため全体として均一な出力が得られようになり、飽和出力の低下を来さない利点がある。」（２頁右下欄１１行ないし１７行）の記載がある。
　
第３．対比
１．本願発明と引用発明とを対比すると、
　ア．引用発明の「誘電体基板５上に設けられた導体層により構成されたストリップライン８ａ、８ｂとオープンスタブ９ａ、９ｂ」は、本願発明でいうところの「上部の第１の電極パターン」であるといえるから、引用発明の「入力端子７に入力した信号を、誘電体基板５上に設けられた導体層により構成されたストリップライン８ａ、８ｂとオープンスタブ９ａ、９ｂに分配し、かつインピーダンスを整合する入力整合回路」は、本願発明の「入力端に入力した信号を上部の第１の電極パターンを通して複数のストリップ線路に分配し、かつ、インピーダンスを整合する入力整合回路」に相当し、
　イ．引用発明の「誘電体基板１９上に設けられた導体層により構成されたストリップライン１５ａ、１５ｂとオープンスタブ１４ａ、１４ｂ」は、本願発明でいうところの「上部の第２の電極パターン」であるといえるから、引用発明の「複数の前記半導体チップから出力された信号を誘電体基板１９上に設けられた導体層により構成されたストリップライン１５ａ、１５ｂとオープンスタブ１４ａ、１４ｂを通して合成し、かつインピーダンスを整合する出力整合回路」は、本願発明の「インピーダンスを整合し、かつ、複数の前記半導体チップから出力された信号を上部の第２の電極パターンを通して合成する出力整合回路」に相当するから、本願発明と引用発明とは以下の点で一致ないし相違する。
　
２．一致点
「入力端に入力した信号を上部の第１の電極パターンを通して複数のストリップ線路に分配し、かつ、インピーダンスを整合する入力整合回路と、
　それぞれが並列に接続される複数の半導体素子で構成されている複数の半導体チップと、
　インピーダンスを整合し、かつ、複数の前記半導体チップから出力された信号を上部の第２の電極パターンを通して合成する出力整合回路とで構成される増幅回路であって、
　前記入力整合回路、前記半導体チップ及び前記出力整合回路はそれぞれ個別に配置されていて、前記入力整合回路、前記半導体チップ及び前記出力整合回路により形成される並列な各回路で、それぞれ並列な該回路の相互間を前記第１の電極パターンと前記第２の電極パターン上で繋げる高周波半導体装置。」　
　
３．相違点
　ア．本願発明は、入力整合回路と半導体チップとが導電性ワイヤで接続されるのに対して、引用発明は、入力整合回路と半導体チップとが入力コンデンサを介しボンディング線（導電性ワイヤ）で接続される点。
　イ．本願発明は、半導体チップと出力整合回路との間が導線性ワイヤで接続されるの対して、引用発明は、半導体チップと出力整合回路との間が出力コンデンサを介してボンディング線（導電性ワイヤ）で接続される点。
　ウ．本願発明の増幅回路は分布定数型であるのに対して、引用発明の増幅回路は分布定数型であるか否か明確でない点。
　エ．本願発明では、入力整合回路、半導体チップ及び出力整合回路がそれぞれ個別に共通の筐体に配置されているのに対して、引用発明では、入力整合回路、半導体チップ及び出力整合回路がそれぞれ個別に配置されているものの、共通の筐体に配置されているか否か明確でない点。．
　オ．第１の電極パターンと第２の電極パターン上での接続が、本願発明は導電性ワイヤであるのに対して、引用発明は膜抵抗である点。
　
第４．検討
１．相違点アないしエについて
　引用刊行物２には、分布定数型の増幅回路において、入力整合回路と半導体チップとの間を導電性ワイヤで接続する構成、半導体チップと出力整合回路との間を導線性ワイヤで接続する構成、また、入力整合回路、半導体チップ及び出力整合回路がそれぞれ個別に共通の筐体に配置する構成が開示され、そして、高周波の増幅回路を、集中定数型とするか、それとも分布定数型とするかは適宜選択し得る事項であるといえるから、引用発明において、引用刊行物２に開示された構成の分布定数型増幅回路を採用して「入力端に入力した信号を上部の第１の電極パターンを通して複数のストリップ線路に分配し、かつ、インピーダンスを整合する入力整合回路と、前記入力整合回路に第１の導電性ワイヤでそれぞれ接続され、さらにそれぞれが並列に接続される複数の半導体素子で構成されている複数の半導体チップと、前記半導体チップの各々の出力側に第２の導電性ワイヤで接続されてインピーダンスを整合し、かつ、複数の前記半導体チップから出力された信号を上部の第２の電極パターンを通して合成する出力整合回路とで構成される分布定数型増幅回路であって、前記入力整合回路、前記半導体チップ及び前記出力整合回路はそれぞれ個別に配置されていて、前記入力整合回路、前記半導体チップ及び前記出力整合回路により形成される並列な各回路で、それぞれ並列な該回路の相互間を前記第１の電極パターンと前記第２の電極パターン上で繋げるものを備えた高周波半導体装置。」とすることは当業者であれば容易に想到し得ることである。
　
２．相違点オについて
　引用刊行物３には、並列回路の相互間を導体または抵抗体で接続し発振防止す発明が開示され、また、引用刊行物４には、並列回路の相互間をボンディングワイヤにより接続する発明が開示されていることから、引用発明において、膜抵抗に代えて導電性ワイヤで接続することに格別の困難性はなく当業者であれば容易に想到し得ることである。
　
第５．むすび
　したがって、本願発明は、引用刊行物１ないし４に記載された発明に基いて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。