【手続補正書】
【提出日】平成26年1月24日(2014.1.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
オプトエレクトロニクス半導体チップ（１）であって、
キャリア（２）と、前記キャリアの上に載っており、窒化物化合物半導体材料をベースとする半導体積層体（３）と、
を備えており、前記半導体積層体（３）が、
−  電磁放射を生成するようにされている少なくとも１つの活性ゾーン（４）と、
−  前記活性ゾーン（４）に隣接しており、これにより導波路（４５）が形成されている、少なくとも１層の導波路層（５）と、
−  前記活性ゾーン（４）のｐ型ドープ側において前記導波路層（５）に隣接しているｐ型クラッド層（６ｐ）、もしくは、前記活性ゾーン（４）のｎ型ドープ側におけるｎ型クラッド層（６ｎ）、またはその両方と、
を有し、
前記導波路（４５）内を導波されるモードの有効屈折率が、前記キャリア（２）の有効屈折率よりも高く、
−少なくとも前記ｎ型クラッド層（６ｎ）が、相互に異なる平均アルミニウム含有量を有する少なくとも２層の副層に分割されており、
−前記ｎ型クラッド層（６ｎ）の第１の半層（Ｈ１）が前記ｎ型クラッド層（６ｎ）の第２の半層（Ｈ２）よりも高い平均アルミニウム含有量を有し、前記半層（Ｈ１、Ｈ２）は前記ｎ型クラッド層（６ｎ）の単なる概念的な分割であり、前記第１の半層（Ｈ１）が前記導波路（４５）に対してより近くに位置しており、
−前記第１の半層（Ｈ１）の前記平均アルミニウム含有量が前記第２の半層（Ｈ２）の前記平均アルミニウム含有量よりも少なくとも０．１パーセントポイントだけ高く、
−前記導波路（４５）内の導波モードの有効屈折率が前記ｎ型クラッド層（６ｎ）の平均屈折率と前記導波路（４５）の平均屈折率との間にあり、
−前記ｎ型クラッド層（６ｎ）の平均屈折率が前記キャリア（２）の屈折率よりも低い、
オプトエレクトロニクス半導体チップ（１）。
【請求項２】
前記ｎ型クラッド層（６ｎ）の厚さが最大で５００ｎｍであり、
前記ｎ型クラッド層（６ｎ）の平均アルミニウム含有量が１％〜１２％の範囲内（両端値を含む）であり、
前記ｎ型クラッド層（６ｎ）におけるアルミニウム含有量が、前記活性ゾーン（４）から遠ざかる方向に減少し、
前記ｎ型クラッド層（６ｎ）が４〜１５の副層を有し、前記副層は、前記活性ゾーン（４）から遠ざかる方向に単調に増大する厚さを有する、
請求項１に記載のオプトエレクトロニクス半導体チップ（１）。
【請求項３】
前記導波路（４５）内の導波モードの前記有効屈折率が、前記キャリア（２）の屈折率の最大で１．０５倍である、
請求項１または請求項２に記載のオプトエレクトロニクス半導体チップ（１）。
【請求項４】
正孔障壁層（１０）が前記ｎ型クラッド層（６ｎ）または前記ｎ型クラッド層（６ｎ）と前記導波路（４５）との間に配置されており、
前記正孔障壁層（１０）の厚さが１ｎｍ〜５０ｎｍの範囲内（両端値を含む）であり、前記正孔障壁層（１０）が基材としてＡｌＧａＮを有し、アルミニウム含有量が３％〜４０％の範囲内（両端値を含む）である、
請求項１から請求項３のいずれかに記載のオプトエレクトロニクス半導体チップ（１）。
【請求項５】
前記キャリア（２）が、前記半導体積層体（３）が上にエピタキシャル成長した成長基板であり、
前記導波路層（５ｎ、５ｐ）および前記クラッド層（６ｎ、６ｐ）は屈折率のプロファイルに関して階段構造であり、前記活性ゾーン（４）に対してより近くに位置している前記ｐ型クラッド層（６ｐ）の副層は、前記活性ゾーン（４）からさらに遠いｐ型クラッド層（６ｐ）のさらなる副層よりも低い屈折率を有する、
請求項１から請求項４のいずれかに記載のオプトエレクトロニクス半導体チップ（１）。
【請求項６】
前記ｐ型クラッド層の厚さ（Ｔｐ）が１０ｎｍ〜１５００ｎｍの範囲内（両端値を含む）である、またはその両方である、
請求項１から請求項５のいずれかに記載のオプトエレクトロニクス半導体チップ（１）。
【請求項７】
前記ｐ型クラッド層（６ｐ）が、以下の材料、すなわち、
ＡｌｘＧａ１−ｘＮ（０．０００１≦ｘ≦０．３０）、
ＡｌｘＩｎ１−ｘＮ（０．７４≦ｘ≦０．９０）、
（Ａｌ１−ｙＩｎｙ）ｘＧａ１−ｘＮ（０．７４≦ｙ≦０．９０、０．０１≦ｘ≦０．３）、
のうちの１種類をベースとしている、
請求項１から請求項６のいずれかに記載のオプトエレクトロニクス半導体チップ（１）。
【請求項８】
前記ｎ型クラッド層（６ｎ）が、以下の材料、すなわち、
ＡｌｘＧａ１−ｘＮ（０．０００１≦ｘ≦０．３０）、
ＡｌｘＩｎ１−ｘＮ（０．７４≦ｘ≦０．９０）、
（Ａｌ１−ｙＩｎｙ）ｘＧａ１−ｘＮ（０．７４≦ｙ≦０．９０、０．０１≦ｘ≦０．３）
のうちの１種類をベースとしている、
もしくは、
前記ｎ型クラッド層（６ｎ）が正孔障壁の形をとる、
またはその両方である、
請求項１から請求項７のいずれかに記載のオプトエレクトロニクス半導体チップ（１）。
【請求項９】
前記活性ゾーン（４）が、１〜１０層の範囲内（両端値を含む）の量子薄膜を備えており、
少なくとも２層の隣り合う量子薄膜の間に、ＩｎｘＧａ１−ｘＮ（０．００１≦ｘ≦０．２０）をベースとする、０．１ｎｍ〜３０ｎｍの範囲内（両端値を含む）の厚さを有する障壁層、を形成することによって、前記導波路（４５）における導波が改善される、
請求項１から請求項８のいずれかに記載のオプトエレクトロニクス半導体チップ（１）。
【請求項１０】
前記導波路層（５）が、高い屈折率と低い屈折率とが交互に配置される層（５１，５２）を有する超格子であって、前記層（５１，５２）のそれぞれの厚さが０．１ｎｍ〜７０ｎｍの範囲内（両端値を含む）である、前記超格子、を備えている、
請求項１から請求項９のいずれかに記載のオプトエレクトロニクス半導体チップ（１）。
【請求項１１】
前記超格子が、Ｉｎｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦０．１０）をベースとする第１の層（５１）と、Ｉｎｘ２Ｇａ１−ｘ２Ｎ（０．０１≦ｘ２≦０．２５）をベースとする第２の層（５２）を、交互に備えている、
請求項１０に記載のオプトエレクトロニクス半導体チップ（１）。
【請求項１２】
前記ｐ型クラッド層（６ｐ）が、高い屈折率と低い屈折率とが交互に配置される層（５１，５２）を有する超格子であって、前記層（５１，５２）のそれぞれの厚さが１ｎｍ〜７０ｎｍの範囲内（両端値を含む）である、前記超格子、を備えている、
請求項１から請求項１１のいずれかに記載のオプトエレクトロニクス半導体チップ（１）。
【請求項１３】
前記キャリア（２）と、前記キャリア（２）に近い方の前記ｎ型クラッド層（６ｎ）との間に、高濃度にドープされた層（７）が配置されており、前記層（７）のドーパント濃度が１×１０１８／ｃｍ３〜１×１０２０／ｃｍ３の範囲内（両端値を含む）であり、前記層（７）の厚さが１ｎｍ〜１０μｍの範囲内（両端値を含む）である、
または、前記キャリア（２）がこのようなドーパント濃度を備えている、
請求項１から請求項１２のいずれかに記載のオプトエレクトロニクス半導体チップ（１）。
【請求項１４】
前記導波路層（５）もしくは前記クラッド層（６ｎ，６ｐ）またはその両方が、階段状の屈折率分布を示す、
請求項１から請求項１３のいずれかに記載のオプトエレクトロニクス半導体チップ（１）。
【請求項１５】
前記ｐ型クラッド層（６ｐ）を部分的に除去することによって帯状領域（１３）が形成されており、
前記帯状領域（１３）が、相対的に低い屈折率を有する材料によって、少なくとも部分的に横方向に囲まれている、
請求項１から請求項１４のいずれかに記載のオプトエレクトロニクス半導体チップ（１）。