(57)【要約】【課題】バースト的に送られてくるＴＤＭＡ信号の有無を検出してＰＬＬ動作を制御する際に低Ｓ／Ｎ下でも正確に動作可能なＴＤＭＡ復調装置を提供する。【解決手段】フレーム相関回路２９によりフレーム相関を行い、ＴＤＭＡ信号から基準バースト信号の存在スロットを見つけ出す。基準バースト信号レベルが復調器所要のレベルであるかレベルウインドウを持って判定し、レベルウインドウ内に基準バースト信号レベル相関が入るように入力段非同期式ＡＧＣ制御回路３８を制御し、そのゲインで保持する。基準バーストのスロットレベル相関値（信号）と信号レベルの一番低いスロットレベル相関値（ノイズ）を算出し、両者の差から信号有無を決めるレベル判定基準値を算出する。算出されたレベル判定基準値および移動平均ポイント数より信号入力タイミングを算出する。【選択図】　　　　　図１
2004096297.tif 000002
【特許請求の範囲】
【請求項１】
ＴＤＭＡ方式による基準バースト波を検出するフレーム相関回路と、復調レベルをノーマライズする非同期式ＡＧＣおよび同期式ＡＧＣの併合回路とを備えることを特徴とするＴＤＭＡ復調装置。
【請求項２】
ＴＤＭＡ方式における基準バースト波を検出するフレーム相関回路と、非同期式ＡＧＣおよび同期式ＡＧＣを併合して復調レベルをノーマライズする手段と、レベル検出基準値および前記フレーム相関回路で得た信号レベルを比較してビット同期ループおよび搬送波同期ループを動作させるウインドウを算出する手段と、低Ｓ／Ｎでの信号の有無を検出する移動平均によるレベル検出手段と、ループ動作ウインドウ位置ずれの補正を行うタイミング補正手段とを備えることを特徴とするＴＤＭＡ復調装置。
【請求項３】
フレーム相関回路により無線リンクのＴＤＭＡ信号から基準バースト信号の存在スロットを見つけ出すフレーム相関を行う基準バースト信号検出手段と、前記基準バースト信号の信号レベルが復調器所要のレベルであるかレベルウインドウを持って判定し、該レベルウインドウ内に基準バースト信号レベル相関が入るように入力段ＡＧＣを制御し、前記ウインドウに入ったとき非同期ＡＧＣ制御のゲインを保持する保持手段と、信号の有無を決めるレベル判定基準値を算出するレベル判定基準値算出手段と、前記算出されたレベル判定基準値および移動平均ポイント数より信号入力タイミングを算出する信号入力タイミング算出手段と、前記レベル判定基準値より大きいレベルで入ってきたスロットの信号のみビット同期ループ、搬送波同期ループおよび同期式ＡＧＣをＰＬＬ開始タイミングで動作させる手段とを備えることを特徴とするＴＤＭＡ復調装置。
【請求項４】
前記フレーム相関回路は、フレーム相関値が最大になるスロットを算出することを特徴とする請求項１、２又は３に記載のＴＤＭＡ復調装置。
【請求項５】
前記信号の有無は、基準バーストのスロットレベル相関値および信号レベルの最も低いスロットレベル相関値の差から求めることを特徴とする請求項２、３又は４に記載のＴＤＭＡ復調装置。
【請求項６】
前記ＰＬＬ開始タイミングは、信号入力タイミングよりＣＲでは搬送波同期、同期式ＡＧＣループを動作開始させ、ＢＴＲよりビット同期ループ動作を開始させ、ＰＬＬ応答を所要のヘッダ部分で捕捉させることを特徴とする請求項３に記載のＴＤＭＡ復調装置。
【請求項７】
前記レベル判定基準値より受信レベルが低くなった場合には、そこでＰＬＬを保持する保持手段を備えることを特徴とするＴＤＭＡ復調装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は無線ＴＤＭＡ（Ｔｉｍｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ：時分割多重化）通信方式の復調装置に関し、特にＴＤＭＡ無線方式のデジタル無線受信機におけるＴＤＭＡ復調装置に関する。
【０００２】
【従来の技術】
ＴＤＭＡ通信方式は、高速ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）等で採用されている通信制御方式の１種である。デジタル伝送路での多重通信手段として使用されているＴＤＭＡ方式を採用したアクセス方式であり、モバイル通信でも使用されている。このＴＤＭＡ方式は、時間を極めて短い一定時間（以下、「タイムスロット」という）に分割し、このタイムスロットをノード毎に割り当てることにより、恰も１つのノードで伝送路を独占しているようにした通信方式である。このＴＤＭＡ通信方式に関する従来技術は、例えば特開平２−２７２５号公報の「データの無線伝送において迅速な基準の捕捉および位相誤差補償を行う装置および方法」等に開示されている。
【０００３】
無線ＴＤＭＡ（時分割多重化）通信方式では、通常伝送データを時系列に分割し、スロット毎にバースト信号としてデータを多重化する。ＴＤＭＡを行うには、１つの基準局があり、時分割されたフレーム毎に同一の基準バーストを送出する。この基準バースト信号の役割は、ネットワークにアクセスする各局の時間基準を与えることおよび回線制御を行うことである。通常状態では、各ユーザは、このフレーム毎に基準局から送られてくる基準バースト信号を受信する。これを基準として、ネットワーク上における送受信タイミングを得て、ユーザ毎に割り当てられた個別スロットを使用することにより、他ユーザとのマルチアクセスを実現している。
【０００４】
【発明が解決しようとする課題】
各ユーザは、このＴＤＭＡ通信方式において、この基準バースト信号の復調がＴＤＭＡ通信上不可欠である。また、この基準バースト信号の復調品質を向上させることが重要である。衛星通信等においては、受信レベル変動、搬送波ドップラーや各ユーザ間での非再生中継におけるビットタイミング誤差を低Ｓ／Ｎ下において吸収するシステムが各ユーザ受信局に要求される。通常、これらの位相誤差を補正するためにＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）方式を採用する。しかし、ＴＤＭＡ方式では、データがスロット毎にバーストで送られてくるので、連続信号の如くＰＬＬを連続的に動作させると、信号の有無によりＰＬＬが誤動作してしまう。そして、本来受信しなければならないスロット信号の復調を行えなくなる。
【０００５】
要するに、バースト的に送られてくるＴＤＭＡ信号の有無を正確に検出し、信号が存在するところのみＰＬＬを動作させる必要性がある。そのためには、この信号の有無を決定するためのレベル検出を、低Ｓ／Ｎ（信号対ノイズ比）下において正確に行う必要がある。
【０００６】
【発明の目的】
本発明は、上述した課題に鑑みなされたものであり、低Ｓ／Ｎ下においても復調品質を向上させるＴＤＭＡ復調装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前述の課題を解決するため、本発明によるＴＤＭＡ復調装置は次のような特徴的な構成を採用している。
【０００８】
（１）ＴＤＭＡ方式による基準バースト波を検出するフレーム相関回路と、復調レベルをノーマライズする非同期式ＡＧＣおよび同期式ＡＧＣの併合回路とを備えるＴＤＭＡ復調装置。
【０００９】
（２）ＴＤＭＡ方式における基準バースト波を検出するフレーム相関回路と、非同期式ＡＧＣおよび同期式ＡＧＣを併合して復調レベルをノーマライズする手段と、レベル検出基準値および前記フレーム相関回路で得た信号レベルを比較してビット同期ループおよび搬送波同期ループを動作させるウインドウを算出する手段と、低Ｓ／Ｎでの信号の有無を検出する移動平均によるレベル検出手段と、ループ動作ウインドウ位置ずれの補正を行うタイミング補正手段とを備えるＴＤＭＡ復調装置。
【００１０】
（３）フレーム相関回路により無線リンクのＴＤＭＡ信号から基準バースト信号の存在スロットを見つけ出すフレーム相関を行う基準バースト信号検出手段と、前記基準バースト信号の信号レベルが復調器所要のレベルであるかレベルウインドウを持って判定し、該レベルウインドウ内に基準バースト信号レベル相関が入るように入力段ＡＧＣを制御し、前記ウインドウに入ったとき非同期ＡＧＣ制御のゲインを保持する保持手段と、信号の有無を決めるレベル判定基準値を算出するレベル判定基準値算出手段と、前記算出されたレベル判定基準値および移動平均ポイント数より信号入力タイミングを算出する信号入力タイミング算出手段と、前記レベル判定基準値より大きいレベルで入ってきたスロットの信号のみビット同期ループ、搬送波同期ループおよび同期式ＡＧＣをＰＬＬ開始タイミングで動作させる手段とを備えるＴＤＭＡ復調装置。
【００１１】
（４）前記フレーム相関回路は、フレーム相関値が最大になるスロットを算出する上記（１）、（２）又は（３）のＴＤＭＡ復調装置。
【００１２】
（５）前記信号の有無は、基準バーストのスロットレベル相関値および信号レベルの最も低いスロットレベル相関値の差から求める上記（２）、（３）又は（４）のＴＤＭＡ復調装置。
【００１３】
（６）前記ＰＬＬ開始タイミングは、信号入力タイミングよりＣＲでは搬送波同期、同期式ＡＧＣループを動作開始させ、ＢＴＲよりビット同期ループ動作を開始させ、ＰＬＬ応答を所要のヘッダ部分で捕捉させる上記（３）のＴＤＭＡ復調装置。
【００１４】
（７）前記レベル判定基準値より受信レベルが低くなった場合には、そこでＰＬＬを保持する保持手段を備えるＴＤＭＡ復調装置。
【００１５】
【発明の実施の形態】
次に、本発明によるＴＤＭＡ復調装置の好適実施形態の構成および動作を、添付図面を参照して詳細に説明する。
【００１６】
先ず、図１は、本発明によるＴＤＭＡ復調装置の好適実施形態の構成を示すブロック図である。このＴＤＭＡ復調装置１０は、ノイズを含むＴＤＭＡ変調波が入力されるバンドパスフィルタ（ＢＰＦ）１１を含んでいる。このＢＰＦ１１の後段には、ＡＧＣ（Ａｕｔｏｍａｔｉｃ　Ｇａｉｎ　Ｃｏｎｔｒｏｌ）１２、ダウンコンバータ（ミキサ）１３、ローパスフィルタ（ＬＰＦ）１４、アナログ・デジタル（Ａ／Ｄ）変換器１５、マッチドフィルタ１６、乗算器１７、シンボル位相誤差検出回路１８、ビタービ復号回路２３、ＵＷ（Ｕｎｉｑｕｅ　Ｗｏｒｄ）検出回路２４およびＴＤＭＡプロトコル処理回路２５が順次接続されている。
【００１７】
更に、ＴＤＭＡ復調装置１０は、同期式ＡＧＣ制御回路１９、シンボルＰＬＬ回路（又はビット同期ループ）２０、搬送波位相誤差検出回路２１、搬送波ＰＬＬ回路（又は搬送波同期ループ）２２、絶対値回路２６、積算回路２７、移動平均回路２８、フレーム相関回路２９、比較器３０、ＰＬＬ動作タイミング補正回路３１、受信スロットタイミング発生回路３２、基準バースト信号レベル検出回路３３、ノイズ（雑音）レベル検出回路３４、減算回路３５、スレッショルド検出回路３６、信号レベル判定回路３７、非同期式ＡＧＣ制御回路３８およびデジタル・アナログ（Ｄ／Ａ）変換器３９を含んでいる。
【００１８】
ここで、ＴＤＭＡプロトコル処理回路２５の出力は、ＵＷ検出回路２４およびＰＬＬ動作タイミング補正回路３１に入力される。このＰＬＬ動作タイミング補正回路３１には、更にビタービ復号回路２３、比較器３０および受信スロットタイミング発生回路３２の出力が入力され、その出力を同期式ＡＧＣ制御回路１９、シンボルＰＬＬ回路２０および搬送波ＰＬＬ回路２２に入力する。また、これら同期式ＡＧＣ制御回路１９、シンボルＰＬＬ回路２０および搬送波ＰＬＬ回路２２の出力は、それぞれ乗算器１７、Ａ／Ｄ変換器１５とマッチドフィルタ１６およびダウンコンバータ１３に入力される。搬送波位相誤差検出回路２１は、乗算器１７の出力を入力とし、その出力を搬送波ＰＬＬ回路２２に入力する。
【００１９】
また、絶対値回路２６は、Ａ／Ｄ変換器１５の出力を受け、その出力をシンボル位相誤差検出回路１８の出力と共に積算回路２７に入力する。移動平均回路２８は、積算回路２７の出力を受け、その出力をフレーム相関回路２９および比較器３０に入力する。更に、フレーム相関回路２９は、受信スロットタイミング発生回路３２の出力を受け、その出力を基準バースト信号レベル検出回路３３およびノイズレベル検出回路３４に入力する。減算回路３５は、基準バースト信号レベル検出回路３３およびノイズレベル検出回路３４の出力を減算し、この減算出力をスレッショルド検出回路３６に入力する。このスレッショルド検出回路３６の出力は、比較器３０に入力され、上述した移動平均回路２８の出力と比較される。また、基準バースト信号レベル検出回路３３の出力は、信号レベル判定回路３７、非同期式ＡＧＣ制御回路３８およびＤ／Ａ変換器３９を介してＡＧＣアンプ１２に入力され、そのゲイン（利得）を制御する。
【００２０】
次に、上述の如く構成されたＴＤＭＡ復調装置１０の動作を説明する。ＴＤＭＡ変調波および回線上のノイズが混在した信号が、ＴＤＭＡ復調装置１０のＢＰＦ１１に入力される。ＢＰＦ１１で所要の帯域制限を受けた後に、ＡＧＣアンプ１２にてＡ／Ｄ変換器１５に入力される信号レベルが一定になるようにする。この場合に、先ずＡ／Ｄ変換後の信号（信号＋雑音）のレベルを算出するために、絶対値（ＡＢＳ）回路２６で絶対値を求め、その後積算回路２７にてシンボル帯域まで積分を行う。その後、シンボルタイミングまで平均化された振幅データを、移動平均回路２８にて信号レベルの平均化を行う。このとき、移動平均ポイント数は、低Ｓ／Ｎ下で信号と雑音レベル差を検出するために、動作スレッショルドに応じた帯域制限を行う必要がある。
【００２１】
その後、フレーム相関回路２９においてスロット毎のレベル相関値をフレーム積分する。このときのフレーム積分を行うタイミングは、受信スロットタイミング発生回路３２からのスロットタイミングに基づき、各スロットのフレーム積分を行う。そのフレーム積分をとった各スロットの相関値から基準バースト信号の存在するスロット（フレーム相関を行いその結果最大となるスロット）のレベルを基準バースト信号レベル検出回路３３で検出する。
【００２２】
この基準バーストの信号レベル相関値が復調器（Ａ／Ｄ変換器１５）に入力される所定のレベル範囲にあるか否かを信号レベル判定回路３７で比較する。所定の範囲内にある場合には、入力段の非同期ＡＧＣを行う非同期式ＡＧＣ制御回路３８からＤ／Ａ変換器３９を介するＡＧＣアンプ１２の制御を、そのときの値で保持する。一方、所定の範囲にない場合には、段階的にＡＧＣアンプ１２のゲインを可変して、基準バースト信号のレベル相関値が所定のレベルになるまで上述した処理を繰り返す。基準バースト信号レベルが信号レベル判定回路３７の所定の範囲内になった場合には、非同期ＡＧＣ制御回路３８は、その状態を保持する。
【００２３】
次に、フレーム相関回路２９から基準バースト信号レベル検出回路３３にて検出された基準バースト信号レベルとノイズレベル検出回路３４にて検出したノイズレベル（フレーム相関値が最小となったスロットのレベル）を減算回路３５にて減算する。そして、（基準バーストレベル相関値（信号レベル＋雑音）と雑音レベル相関値（雑音））信号だけの相関値を得る。これをスレッショルド検出回路３６にて、その信号レベルおよび要求される動作スレッショルド値を踏まえた信号有無の判定を行うスレッショルド基準値を算出する。このスレッショルド基準値および移動平均回路２８出力の受信信号を比較器３０で比較して、信号の有無を判定するイネーブル信号を得る。このイネーブル信号をＰＬＬ動作タイミング（又はウインドウ）補正回路３１へ出力する。
【００２４】
ここで、ＰＬＬ動作タイミング補正回路３１では、信号有無のイネーブル信号とシンボルタイミングクロックおよび移動平均回路２８の平均数並びにスレッショルド検出回路３６のスレッショルド基準値より移動平均による信号有無判定の遅れを本来信号が入力されているタイミングに補正する。また、補正されたウインドウからＣＲ、ＢＴＲの位置を同時に算出し、シンボルＰＬＬ回路２０、同期式ＡＧＣ制御回路１９および搬送波ＰＬＬ回路２２へのＰＬＬ動作タイミング信号を出力している。
【００２５】
次に、図２（ａ）〜（ｈ）は、上述した本発明によるＴＤＭＡ復調回路１０におけるレベル検出およびタイミング補正動作を説明するタイミングチャートである。ＰＬＬ動作タイミング補正回路３１では、図２に示す如く移動平均回路２８および比較器３０にて信号有無の判定タイミングが移動平均数によって実際の受信タイミングより遅れる。そのために、このタイミングでＰＬＬを動作させてしまうと、各ＰＬＬ系のループ応答が遅れることとなり、ＴＤＭＡパケットのＵＷが入力されるまでのＣＲ（Ｃａｒｒｉｅｒ　Ｒｅｃｏｖｅｒｙ）、ＳＴＲ（Ｓｙｍｂｏｌ　Ｔｉｍｉｎｇ　Ｒｅｃｏｖｅｒｙ）の範囲で捕捉が間に合わなくなる。そして、ＵＷ検出回路２４でのＵＷ不検出およびビット誤りを引き起こすことになるため、本来の受信タイミングに補正している。これにより、それぞれシンボル同期ＰＬＬ回路２０、同期式ＡＧＣ制御回路１９および搬送波ＰＬＬ回路２２は、この補正されたタイミングにより所定のＣＲ、ＢＴＲの位置からのループの動作、また信号がない場合のループ保持タイミングを得ている。
【００２６】
上述の如く、信号が存在する部分のみで正常同期式ＡＧＣ制御回路１９が動作する。これにより、受信レベル変動によるＡ／Ｄ変換後のＴＤＭＡ信号を抽出するマッチドフィルタ１６を介したシンボル位相誤差検出回路１８、搬送波位相誤差抽出回路２１等の検波器入力レベルが一定化される。レベル変動によるＰＬＬ応答の変動による各ＰＬＬへの影響を防止することになり、ビタービ復号回路２３の入力信号レベルが安定することから、理想的な符号化利得を得ることが可能になる。
【００２７】
基準バースト信号以外の各ユーザが使用する情報スロットは、ＴＤＭＡプロトコル処理回路２５にて基準バースト信号情報より得ることができる。従って、使用するスロット情報（受信すべきスロット情報）をＰＬＬ動作タイミング補正回路３１のＰＬＬ動作条件に組み込むことにより、ユーザが使用する情報スロットチャンネルについても同等の動作を行うことが可能である。
【００２８】
以上、本発明によるＴＤＭＡ復調装置の好適実施形態の構成および動作を詳述した。しかし、斯かる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではない。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解されよう。
【００２９】
【発明の効果】
以上の説明から理解される如く、本発明のＴＤＭＡ復調装置によると、次の如き実用上の顕著な効果が得られる。即ち、受信レベルのダイナミックレンジ拡大（低Ｓ／Ｎでの動作改善）および各受信バースト信号のレベル変動に応じた同期式ＡＧＣ制御が可能となり、シンボル、搬送波ＰＬＬの安定した動作を可能とする。また、信号振幅情報を使用するビタービ復号方式等も理想的な符号化利得を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明におけるＴＤＭＡ復調装置の好適実施形態の構成を示すブロック図である。
【図２】図１に示す本発明のＴＤＭＡ復調装置におけるレベル検出およびタイミング補正動作を説明するタイミングチャートである。
【符号の説明】
１０　ＴＤＭＡ復調装置
１１　バンドパスフィルタ
１２　ＡＧＣ（Ａｕｔｏｍａｔｉｃ　Ｇａｉｎ　Ｃｏｎｔｒｏｌ）アンプ
１３　ダウンコンバータ（ミキサ）
１４　ローパスフィルタ
１５　Ａ／Ｄ変換器
１６　マッチドフィルタ
１７　乗算器
１８　シンボル位相誤差検出回路
１９　同期式ＡＧＣ制御回路
２０　シンボルＰＬＬ（ビット同期ループ）
２１　搬送波位相誤差検出回路
２２　搬送波ＰＬＬ（搬送波同期ループ）
２３　ビタービ復号回路
２４　ＵＷ（Ｕｎｉｑｕｅ　Ｗｏｒｄ）検出回路
２５　ＴＤＭＡプロトコル処理回路
２６　絶対値回路
２７　積算回路
２８　移動平均回路
２９　フレーム相関回路
３０　比較器
３１　ＰＬＬ動作タイミング補正回路
３２　受信スロットタイミング発生回路
３３　基準バースト信号レベル検出回路
３４　雑音レベル検出回路
３５　減算回路
３６　スレッショルド検出回路
３７　信号レベル判定回路
３８　非同期式ＡＧＣ制御回路
３９　Ｄ／Ａ変換器
【図１】
2004096297.tif 000003
【図２】
2004096297.tif 000004