(57)【要約】【課題】高性能単結晶薄膜トランジスタを実現するため、簡単な横方向結晶成長膜の形成技術が望まれている。また、ゲート絶縁膜に関しても絶縁特性の優れた形成技術が望まれている。更に、半導体膜のパターニングに際してレジストがトランジスタの半導体膜／ゲート絶縁膜の特性を劣化させている。【解決手段】活性領域となる半導体島を形成し、その上にゲート絶縁膜となる絶縁性被覆膜を形成する。そして半導体膜と絶縁性被覆膜を同時にレーザアニールする。この結果、半導体島は全領域において横方向結晶成長し、同時に絶縁性被覆膜は高品質化する。また半導体膜のパターニングについては、半導体膜を酸素雰囲気に維持した状態で、光をマスクに通して半導体膜に照射して部分的に表面極薄酸化膜を形成し、その後選択気相エチングを行うことで表面極薄酸化膜が形成されていない半導体膜を除去することで、レジストを用いずに半導体膜がパターニングできる。以上の工程を大気にさらすことなく連続して行えば、トランジスタ特性が優れ、且つ歩留まりのよい薄膜トランジスタの作製が可能となる。【選択図】図１
2004356637.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体膜を形成し更に加工して半導体島とする半導体島形成工程と、前記半導体島の表面に絶縁性被覆膜を形成する被覆膜形成工程と、前記半導体島をレーザー照射によって結晶化させる結晶化工程と、前記半導体島から半導体トランジスタを作成する装置形成工程と、を含むことを特徴とする半導体トランジスタ製造方法
【請求項２】
前記装置形成工程において、前記絶縁性被覆膜のすくなくとも一部を半導体トランジスタのゲート絶縁膜として使うことを特徴とする請求項１記載の半導体トランジスタ製造方法
【請求項３】
前記被覆膜形成工程において前記絶縁性被覆膜とは吸収係数４０００ｃｍ−１から２００００ｃｍ−１の間の半透明膜を含むことを特徴とする請求項１記載または請求項２記載の半導体トランジスタ製造方法
【請求項４】
前記被覆膜形成工程において前記絶縁性被覆膜とは酸化シリコン膜と、吸収係数４０００ｃｍ−１から２００００ｃｍ−１の間の半透明膜と、を含むことを特徴とする請求項１記載または請求項２記載または請求項３記載の半導体トランジスタ製造方法
【請求項５】
前記半導体島形成工程とは、基板上に非晶質の半導体膜を形成する半導体膜形成工程と、前記半導体膜にフォトマスクを通したレーザを照射して結晶化させる相変換工程と、前記相変換工程で結晶化されなかった非晶質の半導体膜をエッチングして結晶化半導体膜のみを残す選択エッチング工程と、を含む請求項１、または請求項２、または請求項３、または請求項４記載の半導体トランジスタ製造方法
【請求項６】
前記半導体島形成工程とは、基板上に非晶質半導体膜を形成する半導体膜形成工程と、非晶質半導体膜を少なくとも酸素雰囲気に保った状態でフォトマスクに通した光を照射して前記非晶質半導体膜の表面をフォトマスクパターン通りに酸化する表面酸化工程と、表面が酸化されなかった非晶質半導体膜をエッチングする選択エッチング工程と、を含む請求項１、または請求項２、または請求項３、または請求項４記載の半導体トランジスタ製造方法。
【請求項７】
前記選択エッチング工程とは、摂氏１２００度〜２６００度にまで加熱されたタングステンフィラメントで水素分子を分解することにより発生された原子状水素を用いて露出している非晶質半導体膜を選択除去することを特徴とする請求項１、または請求項２、または請求項３、または請求項４、または請求項５、または請求項６記載の半導体トランジスタ製造方法
【請求項８】
すくなくとも前記半導体島形成工程から前記被覆膜形成工程までを、大気にさらすことなく連続実施することを特徴とする請求項１、または請求項２、または請求項３、または請求項４、または請求項５、または請求項６、または請求項７記載の半導体トランジスタ製造方法
【請求項９】
すくなくとも前記半導体島形成工程から前記被覆膜形成工程までを、大気にさらすことなく連続実施することを特徴とする請求項１、または請求項２、または請求項３、または請求項４、または請求項５、または請求項６、または請求項７記載の半導体トランジスタの製造装置
【請求項１０】
非晶質の半導体膜にフォトマスクを通したレーザを照射してフォトマスクパターン通りに結晶化させる相変換工程と、前記相変換工程で結晶化されなかった非晶質の半導体膜をエッチングして結晶化された半導体膜のみを残す選択エッチング工程と、を含むことを特徴とする半導体膜のパターニング方法。
【請求項１１】
非晶質半導体膜を少なくとも酸素雰囲気に保った状態でフォトマスクに通した光を照射して前記非晶質半導体膜の表面をフォトマスクパターン通りに酸化する酸化工程と、表面が酸化されなかった非晶質半導体膜をエッチングする選択エッチング工程と、を含むことを特徴とする半導体膜のパターニング方法。
【請求項１２】
前記気相エッチング工程とは、摂氏１２００度〜２６００度にまで加熱されたタングステンフィラメントで水素分子を分解することにより発生された原子状水素で非晶質半導体膜を選択エッチングすることを特徴とする請求項１０および請求項１１記載の半導体膜のパターニング方法
【請求項１３】
請求項１〜１２記載の前記半導体膜とはシリコン膜、またはゲルマニュウム膜、またはシリコンとゲルマニュウム化合物であることを特徴とするものである
【請求項１４】
前記絶縁性被覆膜とは酸化シリコン膜または窒化シリコン膜または酸窒化シリコン膜であることを特徴とする請求項１または請求項２または請求項３記載の半導体トランジスタ製造方法
【発明の詳細な説明】
【発明の詳細な説明】
【産業上の利用分野】
【０００１】本発明は、薄膜トランジスタに関し、特にエキシマレーザアニールを使用する結晶薄膜トランジスタの製造方法及びかかる薄膜トランジスタに関する。
【背景技術】
【０００２】まず最初に、本明細書で使用する単語について説明しておく。【０００３】本明細書においては、原則として「半導体」とはシリコン（硅素、Ｓｉ）やゲルマニウム等の材料的なものを指し、「トランジスタ」とはこれら半導体を使用して形成された真空管、スイッチ等の素子的なものを指すものとする。またエネルギービームとは、光、レーザ光、電子、Ｘ線、などのビームをさす。【０００４】近年、薄膜トランジスタ（以下、「ＴＦＴ」とも記す）を用いて、各画素毎に独立して駆動するアクティブマトリクス液晶表示素子（ＬＣＤ）やアクティブマトリクス有機ＥＬ表示素子の研究開発が活発に行われている。そして、このＴＦＴは大別して、多結晶シリコン薄膜トランジスタ（以下、「ｐｏｌｙ−Ｓｉ  ＴＦＴ」とも記す）と非晶質シリコン薄膜トランジスタ（以下、「ａ−Ｓｉ  ＴＦＴ」とも記す）に分けられる。【０００５】そして多結晶シリコン薄膜トランジスタは高い移動度を有することから、将来画素の駆動だけではなく、周辺駆動回路、更には情報処理回路をもガラス上に一体化することが、期待されている。【０００６】十分に高速な情報処理回路をも薄膜トランジスタで形成するには、電子移動度を単結晶シリコンに近い５００ｃｍ２／ｖｓ以上にする必要があるとされている。このような高性能薄膜トランジスタを実現するには、良質なシリコン膜とゲート絶縁膜を作製する必要がある。しかし現状では、シリコン膜に関して言えば多結晶シリコン膜しか得られず、その結晶粒界は電子の散乱中心となるため、結晶粒界の存在は移動度を低下させてしまう。一方でゲート絶縁膜に関して言うと、低温堆積であるが故に、固定電荷と界面準位が大きくなる。また、現在の製造方法ではゲート絶縁膜の堆積前にトランジスタの活性領域半導体島を形成するために一回のフォトリソグラフィ工程が入り、この工程が半導体／ゲート絶縁膜界面を損ねてしまう。絶縁膜と半導体／ゲート絶縁膜界面の品質はトランジスタの閾値電圧を変動させるだけではなく移動度も低下させてしまう。従って、高性能なＴＦＴ特性を得るためには、ＴＦＴのチャネル部分の粒界を極力少なくすほか、良質なゲート絶縁膜と良質なシリコン／ゲート絶縁膜界面を形成する必要がある。【０００７】現在５００℃以下の低温で多結晶薄膜を形成する方法に非晶質シリコン膜をエキシマレーザーで照射して、溶融させてから凝固する際に結晶化させる方法がある。この方法はガラス基板に熱ダメージを与えないことから、有望な方法とされている。しかしこの方法では粒径が小さく、且つ結晶粒の位置を制御することが難しく、従って単結晶ＴＦＴの実現は難しかった。【０００８】このような問題の解決法として最近、結晶を横方向に成長させて、トランジスタのチャネルをこの横方向結晶成長方向と平行に配置し、キャリアがチャネルを通過する際に跨る結晶粒界をなくすことで移動度を４００ｃｍ２／ｖｓ以上にできることが実証されている。このため、近年では横方向結晶成長を実現させてＴＦＴに利用する技術が盛んに開発されている。一般に横方向結晶成長はシリコン膜内に温度勾配を発生させればよく、そうすれば結晶は低温部から高温部に向かって横方向成長する。主な方法として、レーザ強度を空間的��強弱をつけることであるが、この強弱は例えば局所的にレーザ光を遮るマスク法、レーザ光干渉を発生させる位相シフト法などが考案されている。しかし、これらの方法はレーザ光源を変調させる必要があるために、高価な光学装置を必要とし、薄膜トランジスタの製造コストを上げる要因となる。また、望むところに横方向結晶粒を発生させる結晶粒の位置制御も簡単な方法では実現されていない。現在、第一世代の低温多結晶ポリシリコン薄膜トランジスタの生産は始まっているが、しかしこれは均一レーザ光を半導体膜に照射させて結晶をランダムに発生させる第一世代のレーザアニール装置を用いており、このレーザアニール装置では簡単に横方向結晶成長と結晶粒位置制御が実現できていない。この装置で横方向結晶成長と結晶粒位置制御が実現できれば、新たに高額なレーザアニール装置を購入しなくてすむので、第一世代レーザアニール装置での均−レーザ光を用いた新方法の発明が望まれている。【０００９】一方で、薄膜トランジスタの良質ゲート絶縁膜形成に関して言えば、トランジスタの製造温度が基板耐熱温度である５００℃に制限されているため、十分に満足される絶縁膜の製造方法は確立されていない。絶縁膜の堆積に関しては、ＰＥＣＶＤ法が考えられるが、しかしこの方法ではプラズマによって絶縁膜にダメージが生じる。現在このプラズマによるダメージを軽減するためにＥＣＲ−ＰＥＣＶＤ法で絶縁膜を堆積する方法や、絶縁膜堆積後に高圧水蒸気、酸素プラズマなどで絶縁膜をアニールする方法などが考案されているが、前者では装置が高く、後者においては工程が繁雑なってしまう問題点が残される。【００１０】これら以外に低温堆積したシリコン窒化膜をレーザ照射して高温アニールする方法が考案されたが、しかし、シリコン窒化膜のレーザ光に対する吸収係数が高かった故にレーザ光は膜の深くまでは浸透できず、表面しかアニールされなく、従ってこの方式では絶縁膜の充分な向上効果は得られなかった。【００１１】更に、現在一般的に実用されているトップゲート式薄膜トランジスタの作製工程では、まずトランジスタ活性層となる半導体島をフォトリソグラフィによってパターニングしてから、ゲート絶縁膜を表面に形成する。しかしこのフォトリソグラフィ工程では、半導体膜表面はレジストを塗布されたり、大気暴露されたりと幾種の工程を含み、その間に半導体膜表面が汚染したり塵が付着したりしてしまう。それゆえ半導体膜とゲート絶縁膜間の界面を清浄に保つことができなく、トランジスタの特性降下や不具合が生じてしまう。レジストを用いた従来のパターニング方式では、レジストの半導体膜への表面汚染と大気暴露が避けられず、故にレジストを用いず、且つ半導体膜の堆積から半導体島のパターニングとゲート絶縁膜の堆積までの間、大気暴露をしなくてもよい新しいパターニング方式が望まれる。【００１２】本発明は、かかる課題を解決することで優れた性能の薄膜トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１３】まず最初に半導体膜を結晶化させる手段を図１（ａ）から図１（ｆ）の断面図を用いて説明する。図の方向に関しては左側にｘｙｚそれぞれの方向を表記した。基板１０はｘｙ方向と平行に置いてある。まず基板１０上にパッシベーション膜１５としてＳｉＯ２膜を堆積する。その後パッシベーション膜１５上に半導体膜２０ｆを堆積してから図１（ｂ）に示すように半導体膜２０ｆを薄膜トランジスタの活性領域となる半導体島２０にパターニングする。この半導体膜２０ｆ形成から半導体島２０へのパターニングまでの工程を半導体島形成工程とする。半導体島２０の表面形状は後で説明するが、図１０Ａから図１０Ｄに示す形状とする。続いて図１（ｃ）に示す通り半導体島２０の表面に絶縁性被覆膜３０ａを形成する。これを被覆膜形成工程とする。
【００１４】続いてレーザ光４０を基板へ入射させる。これを結晶化工程とする。この際、レーザ光は図１（ｄ）に示すように基板１０の半導体島２０が形成されている一面からでの入射でも、或いは図１（ｄ）−２に示されるように基板１０の半導体島２０が形成されている面の反対側から入射させても同じ効果が得られる。レーザ光を半導体島に照射させて溶融させると、半導体島２０の周囲部では横方向熱流出５０ａと下方向熱流出５０ｂがあるのに対して島の中心部では下方向熱流出５０ｂしかないため、島の周囲部の温度降下は島の中心部のそれに比べて早い。したがって半導体島の周囲部は中央部に先んじて結晶核が発生して半導体島の中央部に向かって横方向成長する。
【００１５】図１０（ａ）〜図１０（ｄ）の様々な形状を持つ半導体島２０を結晶化させた後の結晶粒の様相を図１１（ａ）〜図１１（ｄ）に示す。ｙ方向の島幅とｘ方向の島幅が同じ場合では結晶成長がぶつかり合ったことにより生じた大粒界２０１ａがＸ字型に存在する。一方でｘ方向の島幅とｙ方向の島幅の差を大きくした図１１（ｂ）では、ｘ方向と平行なる粒界は、半導体島のｘ方向の両端２０１ｃをぬいて中心の一本２０１ｂのみになる。従ってこの構造でトランジスタを作る際に、図７（ｂ）もしくは図８（ｂ）で示すように、トランジスタのチャネルのキャリア進行方向を狭い横幅をもつｙ方向にして、且つｘ方向に伸びる中央粒界２０１ｂを避けてチャネルを作製すれば、キャリアがチャネル内で横切る結晶粒界をなくすことができる。島のｘ方向の両端部ではキャリアが横切る結晶粒界２０１ｃは存在するが、島のｘ方向とｙ方向の幅の差異を大きくすれば、その影響は小さくできる。このようにしてトランジスタの性能を飛躍的に向上することができる。また、半導体島２０のチャネル領域表面は極めて平坦性であるため、更にトランジスタの特性は均一となる。
【００１６】更に、半導体島２０を例えば図１０（ｃ）に示す通り長辺をのこぎり状にすれば、結晶化後は図１１（ｃ）に示す通り、凹部２０ｘで発生した結晶粒が凸部２０ｙで発生した結晶粒より先んじて半導体島２０の中央に到達するので、結晶粒の数を制御することができる。
【００１７】更に図１０（ｄ）にしめしたように半導体島２０に半導体半島２１０を形成すれば、結晶核はこの半導体半島２１０から優先して発生し、図１１（ｄ）の矢印に示される方向に向かって結晶成長し、その結果半導体島２０は単結晶化する。
【００１８】この図１０（ａ）から図１０（ｄ）に示した半導体島２０の形状に限らず、その形状を変化させて結晶成長を操ることができる。
【００１９】後続するトランジスタ作製工程では、図１（ｃ）に半導体島２０上に形成された絶縁性被覆膜３０ａは、このままゲート絶縁膜として利用できる。この絶縁性被覆膜３０ａは図１（ｄ）に半導体島２０をレーザ４０照射する際に同時に高温アニールされるため、良好な絶縁特性、低い界面準位と固定電荷などが得られ、トランジスタの高性能化に寄与する。
【００２０】絶縁性被覆膜３０ａにレーザ光４０に対して光吸収性を持たない場合には、しかし、横方向結晶成長距離は２ミクロン程度と限られる。仮に図１０（ｂ）及び（ｃ）に示した半導体島２０のｙ方向の島幅が横方向結晶成長可能距離の２倍以上であれば、周辺部から中央に向かって横方向結晶成長可能距離までは成長するが、横方向結晶成長は島の中心部までは到達できず、図１１（ｅ）に示すように島の中心部で結晶核発生による微結晶領域２０５が発生してしまう。
【００２１】一方で図１０（ｄ）に示す半導体島２０に関して言えば、半導体島２０と半導体半島２１０の接続部分２２０から任意の半導体島２０の周辺部までの距離が横方向結晶成長距離の２ミクロンよりも長い場合でも、図１１（ｆ）に示されるように接続部分２２０から２ミクロン以上離れてる部分では結晶核発生による微結晶領域２０５が発生する。したがって寸法が大きい半導体島２０を結晶化させる場合では、結晶成長距離を増加させる方法を利用する必要が生じる。
【００２２】そこで本発明では半導体島２０の溶融時間の延ばして横方向結晶成長距離を増加させるために、図１（ｅ）に示すように照射するレーザ光に対して１０００〜４００００ｃｍ−１、望ましくは４０００〜１４０００ｃｍ−１の吸収係数をもつ半透明膜３０ｂを被覆膜３０ａ上に形成した。図２に横方向結晶成長距離の半透明膜３０ｂの厚さに対する依存性を示した。ここでの半透明膜の吸収係数は１２０００ｃｍ−１であった。
【００２３】図２からわかることに横方向結晶成長距離は半透明膜３０ｂの膜厚によって増加することがわかる。そして半透明膜３０ｂの厚さによって横方向結晶成長距離を伸ばし、図１０（ａ）〜図１０（ｄ）のより大きい半導体島２０を横方向結晶成長させることができる。例えば図１０（ｂ）と（ｃ）で半導体島２０のｙ方向の島幅が１０ミクロン以上の場合、横方向結晶成長距離は５ミクロン以上必要であるので、図２から半透明膜３０ｂの厚さは３００ｎｍ以上にすれば、図１１（ｅ）に示した微結晶領域２０５の発生が防げる。もしくは図１０（ｄ）の場合で半導体半島２１０と半導体島２０の付け根部分２２０から半導体島２０の任意の端までの距離が５ミクロンの場合では、横方向結晶成長距離は５ミクロン以上必要であるので、図２から半透明膜３０ｂの厚さは３００ｎｍ以上にすればよい。
【００２４】この絶縁性被覆膜３０ａと半透明膜３０ｂはレーザアニールを経ているので、よい絶縁特性を有する。したがって続いてトランジスタを作成する際には、この絶縁性被覆膜３０ａの少なくとも一部、もしくは絶縁性被覆膜３０ａと半透明膜３０ｂの少なくとも一部をそのままトランジスタのゲート絶縁膜として利用できる。
【００２５】続いて従来の技術の課題で、図１（ｂ）で半導体島２０をパターニングする場合、従来のレジストを用いたフォトリソグラフィでは、半導体島２０の表面が汚染されやすく、従ってトランジスタを作製する際に完璧な半導体／ゲート絶縁膜の界面が得られないことをこれまでに述べた。本発明では、非晶質半導体膜の表面を酸化させる、或いは、非晶質半導体膜の一部を結晶性に相変化させると、元の非晶質半導体膜よりエッチング速度が遅くなるが故に半導体膜をパターニングできることを発明した。
【００２６】図３に原子状水素のシリコン膜のエッチング速度をしめす。非晶質シリコン膜、結晶シリコン膜、酸化シリコン膜とではエッチング速度は大きく違った。従って非晶質シリコン膜、結晶シリコン膜、酸化シリコン膜間の選択エッチングが可能となる。ここではシリコン膜と酸化シリコン膜間のエッチング速度の違いを利用したパターニング方法を表面酸化パターニング方式とし、非晶質シリコン膜と結晶シリコン膜のエッチング速度の違いを利用したパターニング方法を相変換パターニング方式とする。
【００２７】まず表面酸化パターニング方式を図４を用いて説明する。図４（ａ）に示されるように、半導体膜２０ｆを酸素２の雰囲気に保った状態で、フォトマスク３を通した光ビーム４１を照射する。すると光ビーム４１が照射された部分の半導体膜２０ｆの表面に酸化膜２２が形成される。このときフォトマスク３の光を通過するパターンがシリコン膜に表面酸化膜２２となって転写される。この後図４（ｂ）に示すように原子状水素１等で気相エッチングすると酸化膜２２は半導体膜２０ｆに対してエッチング速度が著しく遅いので、表面が酸化膜２２で覆われていない部分を選択除去することができる。この結果、フォトマスク３の光を通過するパターン通りに半導体島２０が形成される。
【００２８】続いて図５を用いて相変換パターニング方式について述べる。まず図５（ａ）に示されたように非晶質半導体膜２０ｆにフォトマスク３を通したレーザ４０を照射する。するとレーザ光照射された部分は結晶化半導体膜２０ｇとなる。すなわちフォトマスク３の光を通過するパターンが結晶性半導体となって転写される。この後図５（ｂ）に示す通りに、原子状水素１等を用いて結晶性半導体となっていない部分を選択除去する。この結果、フォトマスク３の光を通過するパターン通りに半導体島２０が形成される。
【００２９】以上ではエッチングガスとして原子状水素１を用いたが、これ以外にも、水素イオン、ＣＦ４、ＮＦ４などのフッ化炭素系或いはフッ化窒素系ガスのプラズマを利用しても同じ効果がえられる。
【００３０】また以上では新しい半導体膜のパターニング方法を示したが、もちろんこの発明は半導体に限られるものではなく、金属膜のパターニングへも応用可能であることは言うまでもない。
【００３１】以上に示した新しい半導体膜結晶化方法、ゲート絶縁膜形成方法、パターニング方法などの発明を組み合わせると、少なくとも、図１（ａ）の半導体膜の形成、図１（ｂ）の半導体島のパターニング、図１（ｃ）のゲート絶縁膜の形成、までを、大気暴露させない状態で完成させることができる。
【００３２】この発明を実現できるマルチチャンバー半導体装置製造装置の一例を図６に示す。半導体装置の製造手順を図６と図１を用いて説明する。まず図６気相成膜室１１４において図１（ａ）の基板１０表面にパッシベーション膜１５としてＳｉＯ２を堆積する。続いて基板１０を図６気相成膜室１１３に搬送して半導体膜２０ｆを形成する。その後基板１０を図６のレーザ照射露光室１１２に搬送して、表面酸化パターニング方式によれば図４（ａ）で示した通りに光４１としてレーザ光をフォトマスクを通して半導体膜２０ｆへ入射させて、半導体膜２０ｆの一部の表面にフォトマスク通りに表面酸化膜を形成させた。または相変換パターニング方式によれば図５（ｂ）で示した通りにレーザ光をフォトマスクに通して半導体膜２０ｆへ入射させて、半導体膜２０ｆの一部をフォトマスク通りに結晶化させた。
【００３３】続いて基板１０を図６の気相エッチング室１１８に搬送して図４（ｂ）に示されたように表面に酸化膜２２が形成されていない半導体膜２０ｆ、もしくは図５（ｂ）に示された結晶に相変換されていない半導体膜２０ｆ、を気相エッチングにより除去して、図１（ｂ）に示されるような半導体島２０を形成した。半導体島２０の表面形状は図１０（ａ）〜１０（ｄ）のいずれでもよい。
【００３４】続いて基板１０を気相成膜室１１４に搬送して、図１（ｃ）に示す通りに表面に絶縁性被覆膜３０ａ、半透明膜３０ｂなどを堆積する。これ以降では基板１０を大気に暴露してもよいが、引き続きのレーザアニールの段階でも図６の半導体装置製造装置が利用できる。再び基板を図６のレーザ照射露光室１１２に搬送して図１（ｄ）もしくは図１（ｆ）に示すようにレーザ光４０を照射し、半導体島２０を結晶化させる。これで一連のプロセスを大気暴露させない状態で完成することができる。この方法では特に半導体島２０／ゲート絶縁膜３０ａ間の界面品質が確保でき、歩留まり高く均一度の高い高性能トランジスタが形成できる。
【００３５】もちろん、このマルチチャンバーにもう一つ金属膜堆積室を附けて引き続きゲート電極となる金属膜もしくは低抵抗半導体膜を堆積して、図４と図５に示したパターニング方法と同じ要領で、ゲート電極をパターニングすることもできる。また図６ではレーザ照射露光室１１２を気相エッチング室として兼用してもよい。またこの発明は薄膜トランジスタに限らず、あらゆる薄膜デバイスに応用可能である。
【発明の実施形態】
【００３６】以下、本発明の実施形態による薄膜半導体装置及びその製造方法について詳細に説明する。
【００３７】（実施例１）実施例１においては、本発明におけるトランジスタの作製方法を図１（ａ）〜図１（ｆ）を用いて説明する。まず図１（ａ）にてガラス基板１０上にパッシベーション膜１５として酸化シリコン膜をＴＥＯＳ（テトラエトキシシラン）を原料に用いたＰＥＣＶＤにより３００℃にて３００ｎｍ堆積する。続いて半導体膜２０ｆとして非晶質シリコン膜をジシランを原料に用いたＬＰＣＶＤ法で５００℃にて５０ｎｍ堆積する。そして図１（ｂ）の通り非晶質シリコン膜をパターニングして半導体島２０とした。ここで半導体島２０の表面形状は、図１０（ａ）（ｂ）（ｃ）（ｄ）に示す通りである。ここで半導体島２０の本体の寸法は１μｍ×２μｍから１５μｍ×３０μｍの寸法をもつ。次に図１（ｃ）の通り、半導体島２０の上に絶縁性被覆膜３０ａとしてＳｉＯ２膜をＴＥＯＳ（テトラエトキシシラン）と酸素と窒素を原料に用いたＰＥＣＶＤを用いて３００℃で１００ｎｍ堆積した。そして一部の半導体島２０の表面に図１（ｅ）に示されるように半透明膜３０ｂとしてＴＭＳ（テトラメチルシラン）と酸素と窒素を原料に用いたＰＥＣＶＤを用いて３００℃で、レーザ光４０に対して吸収係数が１００００ｃｍ−１のＳｉＯＮ膜を５００ｎｍ形成した。
【００３８】まず図１（ｄ）に示す構造において、レーザ光４０を半導体島２０に照射して結晶化させた。半導体島２０の表面形状が図１０（ａ）〜図１０（ｃ）においてｙ方向の島幅が４ミクロン以下の場合では結晶化後の半導体島の結晶粒成長様相は図１１（ａ）〜図１１（ｃ）に示す通りとなるが、ｙ方向の島幅がこの寸法を越えると横方向結晶成長距離の不足により図１１（ｅ）のように微結晶領域２０５が生じてしまう。もしくは半導体島の形状が図１０（ｄ）に示す場合で、半導体半島２１０と半導体島２０の接続部２２０から半導体島の任意の端までの距離が２ミクロン以下の場合では、レーザアニール後の半導体島２０は図１１（ｄ）に示す通り単結晶化するが、この寸法を超えるとやはり図１１（ｆ）に示すように半導体島２０の一部に微結晶化領域２０５が生じてしまった。図１１（ｅ）や図１１（ｆ）などに示される微結晶化領域の発生を防ぐために、図１（ｅ）に示されるとおり、図１（ｃ）の表面に、半透明膜３０ｂとしてＳｉＯＮ膜を堆積した。ここでＳｉＯＮ半透明膜３０ｂはＴＥＯＳ（テトラエトキシシラン）と酸素と窒素を原料に用いたＰＥＣＶＤを用いて３００℃で５００ｎｍ堆積した。半透明膜の吸収係数は照射するレーザ光に対してｏｆ２０００−２００００ｃｍ−１，望ましくは４０００−１２０００ｃｍ−１のものを用いた。そして図１（ｆ）に示すようにレーザ光４０を半導体島２０に照射して結晶化を図った。この結果、図１０（ａ）〜図１０（ｄ）に示される半導体島２０は図１１（ａ）〜図１１（ｄ）の通りに結晶化した。
【００３９】続いてトップゲート型トランジスタの作製工程に入るが、図１１（ｂ）〜図１１（ｄ）に示された半導体島２０はそのままトランジスタの活性層として残す。図１（ｄ）に示されるように半導体島２０の上には絶縁性被覆膜３０ａが形成されているが、これをそのままトランジスタのゲート絶縁膜とした。もしくは図１（ｆ）に示すように半透明膜３０ｂが表面に形成されている場合では半透明膜３０ｂを選択エッチングして図１（ｄ）の構造とした。この場合でも絶縁性被覆膜３０ａはゲート絶縁膜とした。
【００４０】続いて図７〜図９を用いてトランジスタの作製工程を説明する。まず図１（ｄ）の絶縁性被覆膜３０ａの上に例えばＴａ金属膜をスパッタ堆積法を用いて堆積し、その後Ｔａ金属膜をパターニングしてゲート電極６０とした。ここでゲート電極６０の形状は図１１（ｂ）〜図１１（ｄ）に示した半導体島２０の形状によって決まった。
【００４１】まず図１１（ｂ）と図１１（ｃ）の半導体島２０の構造の場合を説明する。この場合ではゲート電極６０は図７（ａ）（ｂ）に示したデュアルゲート構造、もしくは図８（ａ）（ｂ）のシングルゲート構造とすることができる。これらの場合では、ゲート電極６０を半導体島２０の中央粒界２０１ｂを避けるようにして配置させる。一方で半導体島２０の形状が図１１（ｄ）であれば、この半導体島は単結晶であるので、ゲート電極６０はシングルゲートでもマルチゲートでもよい。図９（ａ）（ｂ）にシングルゲートを配置させた例を示す。本実施例においても図９（ａ）（ｂ）に示したとおりにゲート電極６０を配置させた。
【００４２】続く工程において図７（ｃ）（ｄ）、もしくは図８（ｃ）（ｄ）、もしくは図９（ｃ）（ｄ）に示されるように、ゲート電極６０をマスクとしてシリコン島のソース２０ｂとドレイン２０ｃとなる場所、及び２０１ｂ近傍の両チャネルの結合部を自己整合的にイオン注入法でアクセプタイオン或いはドナーイオンを注入した。
【００４３】その後、図７（ｅ）（ｆ）、もしくは図８（ｅ）（ｆ）、もしくは図９（ｅ）（ｆ）に示すように、層間絶縁膜９０としてＰＥＣＶＤにより５００ｎｍのＳｉＯ２をＴＥＯＳを用いたＰＥＣＶＤ法で形成する。そしてレーザ或いはファーネスによるアニールでソースドレイン領域２０ｂ、２０ｃと両チャネル結合部のドーパントの活性化と層間絶縁膜９０の改質をおこなった。ソースドレイン領域のコンタクトホール８７を形成し、コンタクトホールを介してソース電極７０とドレイン電極８０をそれぞれ形成して、ＴＦＴを完成させた。
【００４４】本発明による薄膜トランジスタ装置によれば、ゲート電極直下に形成されるチャネルには、キャリアが移動する方向に垂直な方向に伸びる結晶粒界が存在しなく、且つゲート絶縁膜はこれまでの低温堆積方法の膜と比べて特性が格段に向上するため、薄膜トランジスタは単結晶トランジスタ並みの高性能のスイッチング特性を有し、しかも、トランジスタの特性のばらつきがないトランジスタを製造することができる。半導体島２０の表面形状が図１１（ｂ）もしくは図１１（ｃ）の場合では、ＴＦＴの移動度は３６０ｃｍ２／ｖｓと、良好な特性が得られた。一方で半導体島２０の表面形状が図１１（ｄ）の場合では、ＴＦＴの移動度は４６０ｃｍ２／ｖｓと、更に良好な特性が得られた。
【００４５】（実施例２）本発明はレジストを用いず且つ大気に暴露されずに半導体膜をパターニングする新しいパターニング方式に関するものであり、図１及び図６を用いて説明する。図１（ａ）〜図１（ｆ）にトランジスタの製造過程を示した。また実施するにあたって使用したマルチチャンバー型半導体装置製造装置は図６に示した。図６に示す半導体装置製造装置には複数のチャンバー（室）が含まれており、薄膜を堆積する一つ以上の気相成膜室１１３または１１４、薄膜にレーザを照射するレーザ照射露光室１１２、薄膜をエッチングする気相エッチング室１１８、基板搬送手段１２１、それぞれのチャンバーの内部を真空にする排気装置１１９、基板の導入と取り出しとして受渡室１１６、から構成される。また基板の前処理として前処理室１１７を取り付けることも可能である。
【００４６】まず基板１０はマルチチャンバー半導体装置製造装置の受渡室１１６へ導入され、ストック室１１５を通じて前処理室１１７へと移送され基板洗浄が行われる。その後ＰＥＣＶＤで薄膜堆積ができる気相成膜室１１４へ搬入され、図１（ａ）に示すようにガラス基板１０上にパッシベーション膜１５として酸化シリコン膜をＴＥＯＳ（テトラエトキシシラン）を原料に用いたＰＥＣＶＤにより３００℃にて３００ｎｍ堆積した。続いてシランを原料としたＰＥＣＶＤ薄膜堆積ができる気相成膜室１１３へと搬入され、半導体膜２０ｆとして非晶質シリコン膜を５０ｎｍ堆積した。非晶質シリコン膜を堆積後の状態では非晶質シリコン膜表面は水素終端された状態で、酸化されにくい状態になっており、この状態は室温で数時間保つことができる。
【００４７】その後、基板１０をレーザ照射露光室１１２へ搬入し、図４に示すように酸素雰囲気にした状態でレーザ光を光４１としてフォトマスク３を通して非晶質シリコン膜２０ｆに照射する。ここでこの光４１は０．０１ｍＪ／ｃｍ２〜８００ｍＪ／ｃｍ２、望ましくは１ｍＪ／ｃｍ２〜４００ｍＪ／ｃｍ２であり、照射回数は一回以上あればよい。光照射したあと、光４１にあたった部分は非晶質シリコンが雰囲気の酸素により酸化され、表面に酸化シリコン膜２２が形成される。この状態で、基板を気相エッチング室１１８へと搬送する。気相エッチング室１１８ではタングステンフィラメントが１２００〜２６００℃、望ましくは１８００〜２１００℃に保たれた状態で水素が原子状水素へと分解される。そして図４（ｂ）に示されるように、表面に酸化膜２２が形成されていないシリコン膜２０ｆは原子状水素によってエッチングされる。これによってシリコン島２０をパターニングすることができた。ここでシリコン島２０の形状は図１０（ｂ），（ｃ），（ｄ）のいずれでもよい。次に基板１０はＰＥＣＶＤ気相成膜室１１４へ搬入され、パターニングされたシリコン島２０の上に図１（ｃ）に示すように絶縁性被覆膜３０ａとしてＳｉＯ２膜をＴＥＯＳ（テトラエトキシシラン）を原料に用いたＰＥＣＶＤを用いて１００ｎｍ堆積した。そして続いてＴＭＳ（テトラメチルシラン）と酸素と窒素を原料に用いたＰＥＣＶＤを用いて、３００℃においてＳｉＯＮ膜を半透明膜３０ｂとして堆積する。この半透明膜は照射するレーザ光４０に対して吸収係数が２０００−２００００ｃｍ−１，望ましくは４０００−１２０００ｃｍ−１のものを用いた。１２０００ｃｍ−１のＳｉＯＮ膜であり、厚さは５００ｎｍ形成した。
【００４８】続いて基板１０をレーザ照射露光室１１２へ導入し、図１（ｄ）もしくは図１（ｆ）に示す通りにレーザ光４０を半導体島２０に照射した。この結果図１１（ｂ）、（ｃ）、（ｄ）に示す通りに半導体島２０は結晶化した。
【００１７】続いて薄膜トランジスタを作製するが、これ以降のプロセスは実施例１と同じプロセスで作成した。
【００４９】この実施例２において、少なくとも半導体膜２０ｆを堆積する半導体膜形成工程、半導体膜をパターニングして半導体島２０を形成する半導体島形成工程、絶縁性被覆膜３０ａを形成する絶縁性被覆膜までの一連のプロセスが大気暴露しないで一貫実施することができたので、素子の性能向上、素子性能のばらつきの低減、歩留まりの向上、更には生産性の向上につながった。この実施例２を実施した結果、ｎ型トランジスタの移動度が５６０ｃｍ２／ｖｓ、Ｓ値が０．２Ｖ／ｄｅｃ，Ｖｔｈが０．１Ｖと良好な特性が得られた。またこの方式では閾値電圧のばらつきは５０ｍＶ以内と均一なトランジスタ特性分布が得られた。
【００５０】（実施例３）本発明はレジストを用いず且つ大気に暴露されずに半導体膜をパターニングする新しいパターニング方式に関するものであり、図１及び図６を用いて説明する。図１（ａ）〜図１（ｆ）にトランジスタの製造過程を示した。また実施するにあたって使用したマルチチャンバー型半導体装置製造装置は図６に示した。図６に示す半導体装置製造装置には複数のチャンバー（室）が含まれており、薄膜を堆積する一つ以上の気相成膜室１１３または１１４、薄膜にレーザを照射するレーザ照射露光室１１２、薄膜をエッチングする気相エッチング室１１８、基板搬送手段１２１、それぞれのチャンバーの内部を真空にする排気装置１１９、基板の導入と取り出しとして受渡室１１６、から構成される。また基板の前処理として前処理室１１７を取り付けることも可能である。
【００５１】まず基板１０はマルチチャンバー半導体装置製造装置の受渡室１１６へ導入され、ストック室１１５を通じて前処理室１１７へと移送され基板洗浄が行われる。その後ＰＥＣＶＤで薄膜堆積ができる気相成膜室１１４へ搬入され、図１（ａ）に示すようにガラス基板１０上にパッシベーション膜１５として酸化シリコン膜をＴＥＯＳ（テトラエトキシシラン）を原料に用いたＰＥＣＶＤにより３００℃にて３００ｎｍ堆積した。続いてシランを原料としたＰＥＣＶＤ薄膜堆積ができる気相成膜室１１３へと搬入され、図１（ａ）の通り半導体膜２０ｆとして非晶質シリコン膜を５０ｎｍ堆積した。
【００５２】その後、基板１０をレーザ照射露光室１１２へ搬入し、図５に示すようにレーザ光４０をフォトマスク３を通して非晶質シリコン膜２０ｆに照射する。ここでこのレーザ光４０は１０ｍＪ／ｃｍ２〜８００ｍＪ／ｃｍ２、望ましくは１００ｍＪ／ｃｍ２〜６００ｍＪ／ｃｍ２であり、照射回数は一回以上あればよい。光照射したあと、レーザ光４０にあたった部分は非晶質シリコンから結晶性シリコン２０ｇへ相変換される。この状態で、基板１０を気相エッチング室１１８へと搬送する。気相エッチング室１１８ではタングステンフィラメントが１２００〜２６００℃、望ましくは１８００〜２１００℃に保たれた状態で水素が原子状水素へと分解される。そして図５（ｂ）に示されるように、相変換されてなかった非晶質シリコン膜２０ｆは原子状水素によってエッチングされる。これによってシリコン島２０が形成できた。ここでシリコン島２０の形状は図１０（ｂ），（ｃ），（ｄ）のいずれでもよい。
【００５３】次に基板１０はＰＥＣＶＤ気相成膜室１１４へ搬入され、パターニングされたシリコン島２０の上に図１（ｃ）に示すように絶縁性被覆膜３０ａとしてＳｉＯ２膜をＴＥＯＳ（テトラエトキシシラン）を原料に用いたＰＥＣＶＤを用いて１００ｎｍ堆積した。そして続いてＴＭＳ（テトラメチルシラン）と酸素と窒素を原料に用いたＰＥＣＶＤを用いて、３００℃においてＳｉＯＮ膜を半透明膜３０ｂとして堆積する。この半透明膜は照射するレーザ光４０に対して吸収係数が２０００−２００００ｃｍ−１，望ましくは４０００−１２０００ｃｍ−１のものを用いた。１２０００ｃｍ−１のＳｉＯＮ膜であり、厚さは５００ｎｍ形成した。
【００５７】続いて基板１０をレーザ照射露光室１１２へ導入し、図１（ｄ）もしくは図１（ｆ）に示す通りにレーザ光４０を半導体島２０に照射した。この結果図１１（ｂ）、（ｃ）、（ｄ）に示す通りに半導体島２０は結晶化した。
【００５８】続いて薄膜トランジスタを作製するが、これ以降のプロセスは実施例１と同じプロセスで作成した。
【００５９】この実施例３において、少なくとも半導体膜２０ｆを堆積する半導体膜形成工程、半導体膜をパターニングして半導体島２０を形成する半導体島形成工程、絶縁性被覆膜３０ａを形成する絶縁性被覆膜までの一連のプロセスが大気暴露しないで一貫実施することができたので、素子の性能向上、素子性能のばらつきの低減、歩留まりの向上、更には生産性の向上につながった。この実施例２を実施した結果、ｎ型トランジスタの移動度が５５０ｃｍ２／ｖｓ、Ｓ値が０．２Ｖ／ｄｅｃ，Ｖｔｈが０．１Ｖと良好な特性が得られた。またこの方式では閾値電圧のばらつきは５０ｍＶ以内と均一なトランジスタ特性分布が得られた。
【００６０】また以上の説明では、多結晶薄膜トランジスタの構造としてｎｏｎＬＤＤ構造を例にして説明したが、ＬＤＤ構造やＧＯＬＤ構造など他の構造についても同様に実施可能である。
【００６１】以上の説明においてレーザ光としてエキシマレーザ光が用いられたが、その波長については、２４８、３０８、及び３５１ｎｍのいづれを用いても同じ結果が得られた。
【００６２】なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種種の変更を加えることが可能である。例えばＴＦＴの各部を構成する具体的な膜の種類などは適宜変更が可能である。
【発明の効果】
【００６３】活性領域となる半導体島を形成し、その上にゲート絶縁膜となる絶縁性被覆膜を形成する。そして半導体膜と絶縁性被覆膜を同時にレーザアニールする。この結果、半導体島は全領域において横方向結晶成長し、同時に絶縁性被覆膜は高品質化する。また半導体膜のパターニングについては、半導体膜を酸素雰囲気に維持した状態で、光をマスクに通して半導体膜に照射して部分的に表面極薄酸化膜を形成し、その後選択気相エチングを行うことで表面極薄酸化膜が形成されていない半導体膜を除去することで、レジストを用いずに半導体膜がパターニングできる。以上の工程を大気にさらすことなく連続して行えば、トランジスタ特性が優れ、且つ歩留まりのよい薄膜トランジスタの作製が可能となる。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）本発明の実施例による薄膜半導体装置の製造方法の一例を示す工程図の断面図である。
【図２】横方向結晶成長距離の半透明膜厚さの依存性を示した図である
【図３】非晶質シリコン、結晶性シリコン、酸化シリコンの原子状水素に対するエッチング速度を示す図である。
【図４】（ａ）（ｂ）本発明の新しい半導体膜のパターニング方法を示す図である
【図５】（ａ）（ｂ）本発明の新しい半導体膜のパターニング方法を示す図である
【図６】本発明において半導体膜形成工程、半導体島形成工程、絶縁性被覆膜までの一連のプロセスを大気暴露しないで一貫実施するためのマルチチャンバー型半導体装置製造装置を示す図である。
【図７】（ａ）〜（ｆ）本発明の実施例による薄膜半導体装置の製造方法の一例を示す工程図である。
【図８】（ａ）〜（ｆ）本発明の実施例による薄膜半導体装置の製造方法の一例を示す工程図である。
【図９】（ａ）〜（ｆ）本発明の実施例による薄膜半導体装置の製造方法の一例を示す工程図である。
【図１０】（ａ）〜（ｄ）は図１（ｂ）の工程において半導体島の表面形状を示す図である
【図１１】（ａ）〜（ｆ）は図１（ｄ）の工程において半導体島のレーザ照射後の結晶成長の様相を示す図である
【符号の説明】
１      水素原子
２      酸素または窒素
３      フォトマスク
４      投影レンズ系
１０    ガラス基板
１５    パッシベーション膜
２０ｆ  半導体膜
２０ｇ  多結晶質半導体膜
２０    半導体島
２０ａ  チャネル領域
２０ｂ  ソース領域
２０ｃ  ドレイン領域
２２    酸化膜または窒化膜または酸窒化膜
３０    絶縁性被覆膜
３０ａ  バッファー膜
３０ｂ  半透明膜
５０ａ  横方向熱流出
５０ｂ  縦方向熱流出
１１０  レーザ光源
１１１  レンズ系
１１２  レーザ照射露光室
１１３  気相成膜室
１１４  気相成膜室
１１５  ストック室
１１６  受渡室
１１７  前処理室
１１８  気相エッチング室
１１９  排気装置
１２１  基板搬送手段
２０１ａ  Ｘ字型結晶粒界
２０１ｂ  半導体島中央結晶粒界
２０１ｃ  半導体島のｘ方向の結晶粒界
２０５  微結晶領域
２１０  半導体半島
２２０  半導体島と半導体半島の接続部分
６０    ゲート電極
７０    ソース電極
８０    ドレイン電極
９０    層間絶縁膜
８７    コンタクトホール
【図１】
2004356637.tif 000003
2004356637.tif 000004
【図２】
2004356637.tif 000005
【図３】
2004356637.tif 000006
【図４】
2004356637.tif 000007
【図５】
2004356637.tif 000008
【図６】
2004356637.tif 000009
【図７】
2004356637.tif 000010
【図７】
2004356637.tif 000011
【図７】
2004356637.tif 000012
【図８】
2004356637.tif 000013
【図８】
2004356637.tif 000014
【図８】
2004356637.tif 000015
【図９】
2004356637.tif 000016
【図９】
2004356637.tif 000017
【図９】
2004356637.tif 000018
【図１０】
2004356637.tif 000019
【図１０】
2004356637.tif 000020
【図１１】
2004356637.tif 000021
【図１１】
2004356637.tif 000022
【図１１】
2004356637.tif 000023
【手続補正書】
【提出日】平成16年8月1日(2004.8.1)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2004356637.tif 000024
【図２】
2004356637.tif 000025
【図３】
2004356637.tif 000026
【図４】
2004356637.tif 000027
【図５】
2004356637.tif 000028
【図６】
2004356637.tif 000029
【図７】
2004356637.tif 000030
【図８】
2004356637.tif 000031
【図９】
2004356637.tif 000032
【図１０】
2004356637.tif 000033
【図１１】
2004356637.tif 000034