【事件の表示】
　平成１１年特許願第　５２２７３号「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成１２年　９月１４日出願公開、特開２０００−２５２２９４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１１年３月１日の出願であって、平成１４年６月４日付けで拒絶査定がなされ、これに対し、同年７月１１日に拒絶査定に対する審判請求がなされるとともに、同年７月１７日付けで手続補正がなされたものである。
　
２．平成１４年７月１７日付けの手続補正（以下、「本件補正」という。）について
［補正却下の決定の結論］
　平成１４年７月１７日付けの手続補正を却下する。
［理由］
（１）本件補正の内容
　本件補正の内容は、特許請求の範囲を次のとおりに補正するものである。
「【請求項１】　第１導電型半導体基板と、この半導体基板の表面に形成された第２導電型領域と、この第２導電型領域の表面に形成された第１導電型真性ベース領域及びこの真性ベース領域を取り囲むベース引出領域と、この真性ベース領域内に形成された第２導電型エミッタ領域と、このエミッタ領域に接触するエミッタ電極と、前記第２導電型領域に形成された第２導電型コレクタ引出領域と、前記第１導電型真性ベース領域及びベース引出領域と前記第２導電型コレクタ引出領域とを電気的に分離する素子分離領域と、前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。
　　【請求項２】　第１導電型半導体基板と、この半導体基板に埋め込まれた第２導電型埋込層と、この埋込層の上に形成された第２導電型エピタキシャル層と、このエピタキシャル層の表面に形成された第１導電型真性ベース領域及びこの真性ベース領域を取り囲むベース引出領域と、前記真性ベース領域内に形成された第２導電型エミッタ領域と、このエミッタ領域に接触するエミッタ電極と、前記埋込層の上に形成された第２導電型コレクタ引出領域と、前記真性ベース領域及びベース引出領域と前記コレクタ引出領域とを電気的に分離する素子分離領域と、前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。
　　【請求項３】　前記ベース引出領域に接続されるベースコンタクトは、１個の前記エミッタ電極に対して少なくとも１個配置されていることを特徴とする請求項１又は２に記載の半導体装置。
　　【請求項４】　前記エミッタ電極及び前記コレクタ引出領域の上に形成されたコバルトシリサイド膜を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
　　【請求項５】　前記ベース引出領域は平面視で前記エミッタ電極を取り囲むように形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
 　　【請求項６】　全面に形成された層間絶縁膜と、この層間絶縁膜における前記エミッタ電極、前記ベース引出領域及び前記コレクタ引出領域の各一部上に形成されたコンタクトホールと、これらのコンタクトホールを埋める金属プラグと、前記層間絶縁膜上に形成され前記プラグに接続される配線層と、を有することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
　　【請求項７】　前記エミッタ電極はポリシリコンからなり、前記プラグはタングステンからなることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
　　【請求項８】　前記エピタキシャル層内に、前記埋込層と前記エピタキシャル層との中間の不純物濃度を有する第２導電型ペデスタルコレクタを有することを特徴とする請求項２乃至７のいずれか１項に記載の半導体装置。
　　【請求項９】　第１導電型半導体基板と、この半導体基板の表面に形成された第２導電型の第１及び第２のウエル領域と、前記第１及び第２のウエル領域間の前記半導体基板の表面に形成された第１導電型の第３のウエル領域と、前記第１ウエル領域に形成された第２導電型ＭＯＳトランジスタと、前記第３ウエル領域に形成された第１導電型ＭＯＳトランジスタと、前記第２ウエル領域に形成されたバイポーラトランジスタとを有し、このバイポーラトランジスタは、前記第２のウエル領域の表面に形成された第１導電型真性ベース領域及びこの真性ベース領域を取り囲むベース引出領域と、この真性ベース領域内に形成された第２導電型エミッタ領域と、このエミッタ領域に接触するエミッタ電極と、前記第２導電型領域に形成された第２導電型コレクタ引出領域と、前記第１導電型真性ベース領域及びベース引出領域と前記第２導電型コレクタ引出領域とを電気的に分離する素子分離領域と、前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。
　　【請求項１０】　前記ベース引出領域に接続されるベースコンタクトは、１個の前記エミッタ電極に対して少なくとも１個配置されていることを特徴とする請求項９に記載の半導体装置。
　　【請求項１１】　前記コレクタ引出領域は前記第２のウエル領域に形成されたトレンチの底部に形成された拡散層領域であることを特徴とする請求項８乃至１０のいずれか１項に記載の半導体装置。
　　【請求項１２】　第１導電型半導体基板と、この半導体基板の表面に形成された第２導電型領域と、この第２導電型領域の表面に形成された１対の第１導電型真性ベース領域と、平面視でこれらの真性ベース領域を取り囲むように形成された第１導電型のベース引出領域と、前記各真性ベース領域内に形成された第２導電型エミッタ領域と、前記エミッタ領域に接触する１対のエミッタ電極と、前記第２導電型領域に形成されたコレクタ引出領域と、前記ベース引出領域と前記コレクタ引出領域とを電気的に分離する素子分離領域と、前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記各エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。
　　【請求項１３】　第１導電型半導体基板と、この半導体基板の表面に形成された第２導電型領域と、この第２導電型領域の表面に形成された１対の第１導電型真性ベース領域と、平面視でこれらの真性ベース領域を取り囲むように形成された第１導電型のベース引出領域と、前記各真性ベース領域内に形成された第２導電型エミッタ領域と、前記エミッタ領域に接触する１対のエミッタ電極と、前記エミッタ電極の両外側の前記ベース引出領域に配置され前記ベース引出領域に接続される１対のベースコンタクトと、前記第２導電型領域に形成されたコレクタ引出領域と、前記ベース引出領域と前記コレクタ引出領域とを電気的に分離する素子分離領域と、前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記各エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。
　　【請求項１４】　第１導電型半導体基板と、この半導体基板の表面に形成された第２導電型領域と、この第２導電型領域の表面に形成された１対の第１導電型真性ベース領域と、平面視でこれらの真性ベース領域を取り囲むように形成された第１導電型のベース引出領域と、前記各真性ベース領域内に形成された第２導電型エミッタ領域と、前記エミッタ領域に接触する１対のエミッタ電極と、前記１対のエミッタ電極の間の前記ベース引出領域に配置され前記ベース引出領域に接続される１個のベースコンタクトと、前記第２導電型領域に形成されたコレクタ引出領域と、前記ベース引出領域と前記コレクタ引出領域とを電気的に分離する素子分離領域と、前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記各エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。
　　【請求項１５】　前記コレクタ引出領域は前記第２導電型領域に形成されたトレンチの底部に形成された拡散層領域であることを特徴とする請求項１２乃至１４のいずれか１項に記載の半導体装置。
　　【請求項１６】　第１導電型シリコン基板の表面にベース形成予定領域とコレクタ形成予定領域とを区画する素子分離領域とこれらの予定領域を含む第２導電型領域を形成する工程と、前記ベース形成予定領域の前記第２導電型領域の表面に第１導電型真性ベース領域を形成する工程と、全面に絶縁膜を形成しこの絶縁膜のエミッタ形成予定領域を開口する工程と、前記絶縁膜の開口部を埋めるようにして前記絶縁膜上に第２導電型不純物を含むポリシリコン膜からなるエミッタ電極を形成する工程と、前記真性ベース領域内に前記エミッタ電極と接触するエミッタ電極を形成し前記エミッタ電極に被覆されていない前記真性ベース領域にこの真性ベース領域をリング状に取り囲むベース引出領域を形成し前記コレクタ形成予定領域にコレクタ引出領域を形成する工程と、全面にコバルト膜を形成した後基板のシリコンと反応させてコバルトシリサイド膜を形成する工程と、未反応のコバルト膜を除去する工程と、全面に層間絶縁膜を形成した後、前記エミッタ電極、ベース引出領域における前記コバルトシリサイド膜、コレクタ引出領域における前記コバルトシリサイド膜に整合する位置にコンタクトホールを開口する工程と、前記コンタクトホールに導電性物質を埋め込んでコンタクトを形成する工程と、を有することを特徴とする半導体装置の製造方法。
　　【請求項１７】　前記エミッタ電極、前記ベース引出領域及び前記コレクタ引出領域の形成工程は、前記エミッタ電極の側壁に側壁絶縁膜を形成する工程と前記エミッタ電極及び前記側壁絶縁膜をマスクとして前記ベース形成予定領域に第１導電型不純物をイオン注入して第１導電型ベース引出領域を形成する工程と、前記コレクタ形成予定領域に第２導電型コレクタ引出領域を形成する工程と、熱処理により前記エミッタから前記真性ベース領域内に第２導電型不純物を拡散させて第２導電型エミッタ領域を形成する工程と、を有することを特徴とする請求項１６に記載の半導体装置の製造方法。
　　【請求項１８】　前記ベース引出領域に接続されるベースコンタクトは、１個の前記エミッタ電極に対して１個配置されていることを特徴とする請求項１６又は１７に記載の半導体装置の製造方法。」
　
（２）本件補正についての検討
（２−１）補正事項の整理
　補正事項を整理すると次のとおりである。
（補正事項１）
　旧請求項１を次のように補正する。
「第１導電型半導体基板と、この半導体基板の表面に形成された第２導電型領域と、この第２導電型領域の表面に形成された第１導電型真性ベース領域及びこの真性ベース領域を取り囲むベース引出領域と、この真性ベース領域内に形成された第２導電型エミッタ領域と、このエミッタ領域に接触するエミッタ電極と、前記第２導電型領域に形成された第２導電型コレクタ引出領域と、前記第１導電型真性ベース領域及びベース引出領域と前記第２導電型コレクタ引出領域とを電気的に分離する素子分離領域と、前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。」
（補正事項２）
　旧請求項２を次のように補正する。
「第１導電型半導体基板と、この半導体基板に埋め込まれた第２導電型埋込層と、この埋込層の上に形成された第２導電型エピタキシャル層と、このエピタキシャル層の表面に形成された第１導電型真性ベース領域及びこの真性ベース領域を取り囲むベース引出領域と、前記真性ベース領域内に形成された第２導電型エミッタ領域と、このエミッタ領域に接触するエミッタ電極と、前記埋込層の上に形成された第２導電型コレクタ引出領域と、前記真性ベース領域及びベース引出領域と前記コレクタ引出領域とを電気的に分離する素子分離領域と、前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。」
（補正事項３）
　旧請求項９を次のように補正する。
「第１導電型半導体基板と、この半導体基板の表面に形成された第２導電型の第１及び第２のウエル領域と、前記第１及び第２のウエル領域間の前記半導体基板の表面に形成された第１導電型の第３のウエル領域と、前記第１ウエル領域に形成された第２導電型ＭＯＳトランジスタと、前記第３ウエル領域に形成された第１導電型ＭＯＳトランジスタと、前記第２ウエル領域に形成されたバイポーラトランジスタとを有し、このバイポーラトランジスタは、前記第２のウエル領域の表面に形成された第１導電型真性ベース領域及びこの真性ベース領域を取り囲むベース引出領域と、この真性ベース領域内に形成された第２導電型エミッタ領域と、このエミッタ領域に接触するエミッタ電極と、前記第２導電型領域に形成された第２導電型コレクタ引出領域と、前記第１導電型真性ベース領域及びベース引出領域と前記第２導電型コレクタ引出領域とを電気的に分離する素子分離領域と、前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。」
（補正事項４）
　旧請求項１２を次のように補正する。
「第１導電型半導体基板と、この半導体基板の表面に形成された第２導電型領域と、この第２導電型領域の表面に形成された１対の第１導電型真性ベース領域と、平面視でこれらの真性ベース領域を取り囲むように形成された第１導電型のベース引出領域と、前記各真性ベース領域内に形成された第２導電型エミッタ領域と、前記エミッタ領域に接触する１対のエミッタ電極と、前記第２導電型領域に形成されたコレクタ引出領域と、前記ベース引出領域と前記コレクタ引出領域とを電気的に分離する素子分離領域と、前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記各エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。」
（補正事項５）
　旧請求項１３を次のように補正する。
「第１導電型半導体基板と、この半導体基板の表面に形成された第２導電型領域と、この第２導電型領域の表面に形成された１対の第１導電型真性ベース領域と、平面視でこれらの真性ベース領域を取り囲むように形成された第１導電型のベース引出領域と、前記各真性ベース領域内に形成された第２導電型エミッタ領域と、前記エミッタ領域に接触する１対のエミッタ電極と、前記エミッタ電極の両外側の前記ベース引出領域に配置され前記ベース引出領域に接続される１対のベースコンタクトと、前記第２導電型領域に形成されたコレクタ引出領域と、前記ベース引出領域と前記コレクタ引出領域とを電気的に分離する素子分離領域と、前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記各エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。」
（補正事項６）
　旧請求項１４を次のように補正する。
「第１導電型半導体基板と、この半導体基板の表面に形成された第２導電型領域と、この第２導電型領域の表面に形成された１対の第１導電型真性ベース領域と、平面視でこれらの真性ベース領域を取り囲むように形成された第１導電型のベース引出領域と、前記各真性ベース領域内に形成された第２導電型エミッタ領域と、前記エミッタ領域に接触する１対のエミッタ電極と、前記１対のエミッタ電極の間の前記ベース引出領域に配置され前記ベース引出領域に接続される１個のベースコンタクトと、前記第２導電型領域に形成されたコレクタ引出領域と、前記ベース引出領域と前記コレクタ引出領域とを電気的に分離する素子分離領域と、前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記各エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。」
　
（２−２）補正の適否についての検討
　以下、補正事項１ないし６について順次検討する。
（２−２−１）補正事項１について
　補正事項１は、「前記ベース引出領域上に平面視で前記エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜」（旧請求項１）を
「前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜」とするものであり、この補正について検討する。
　補正事項１は、請求項１に記載した発明を特定するために必要な事項である「ベース引出領域」について「前記第２導電型領域の表面に形成された」との限定を付加し、同じく「コバルトシリサイド膜」の形成箇所について「前記ベース引出領域の表面のみに」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
（２−２−２）補正事項２について
　補正事項２は、「前記ベース引出領域上に平面視で前記エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜」（旧請求項２）を
「前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜」とするものであり、この補正について検討する。
　補正事項２は、請求項２に記載した発明を特定するために必要な事項である「ベース引出領域」について「前記第２導電型領域の表面に形成された」との限定を付加し、同じく「コバルトシリサイド膜」の形成箇所について「前記ベース引出領域の表面のみに」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
（２−２−３）補正事項３について
　補正事項３は、「前記ベース引出領域上に平面視で前記エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜」（旧請求項９）を
「前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜」とするものであり、この補正について検討する。
　補正事項３は、請求項９に記載した発明を特定するために必要な事項である「ベース引出領域」について「前記第２導電型領域の表面に形成された」との限定を付加し、同じく「コバルトシリサイド膜」の形成箇所について「前記ベース引出領域の表面のみに」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
（２−２−４）補正事項４について
　補正事項４は、「前記ベース引出領域上に平面視で前記各エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜」（旧請求項１２）を
「前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記各エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜」とするものであり、この補正について検討する。
　補正事項４は、請求項１２に記載した発明を特定するために必要な事項である「ベース引出領域」について「前記第２導電型領域の表面に形成された」との限定を付加し、同じく「コバルトシリサイド膜」の形成箇所について「前記ベース引出領域の表面のみに」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
（２−２−５）補正事項５について
　補正事項５は、「前記ベース引出領域上に平面視で前記各エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜」（旧請求項１３）を
「前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記各エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜」とするものであり、この補正について検討する。
　補正事項５は、請求項１３に記載した発明を特定するために必要な事項である「ベース引出領域」について「前記第２導電型領域の表面に形成された」との限定を付加し、同じく「コバルトシリサイド膜」の形成箇所について「前記ベース引出領域の表面のみに」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
（２−２−６）補正事項６について
　補正事項６は、「前記ベース引出領域上に平面視で前記各エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜」（旧請求項１４）を
「前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに平面視で前記各エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜」とするものであり、この補正について検討する。
　補正事項６は、請求項１４に記載した発明を特定するために必要な事項である「ベース引出領域」について「前記第２導電型領域の表面に形成された」との限定を付加し、同じく「コバルトシリサイド膜」の形成箇所について「前記ベース引出領域の表面のみに」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について以下に検討する。
　
（３）引用例
　原査定の拒絶の理由に引用された特開昭６３−２８４８５４号公報（以下、引用例１という。）には、第１図及び第５図とともに、次のとおり記載されている。
〔１〕「第５図に示す例えばｎｐｎ型バイポーラトランジスタにおいて、このトランジスタはｐ型Si基板１の主表面に形成されたｎ型エピタキシャル層２内に形成されている。ｎ型エピタキシャル層２はコレクタ領域をなし、その下にはｎ＋型埋込み層３が形成されている。また、このｎ型エピタキシャル層２にｐ型ベース領域４が、さらにこのｐ型ベース領域４にｎ＋型多結晶Si層５からの拡散によりｎ＋型エミッタ領域６が形成されている。
　また、このｎ型エピタキシャル層２の別の部分にはｎ＋型埋込み層３に達するｎ＋型コレクタ拡散層７が形成されている。
　なお、８はｐ＋型チャネルストッパ領域、９は素子絶縁分離膜、20は酸化（SiO２）膜、５は前記のｎ＋型多結晶Si層５からなる多結晶Si・エミッタ電極を形成するものであり、12は同じくｎ＋型多結晶Si層からなるコレクタ電極である。４ａは第１ベース領域、４ｂは第２ベース領域、４ｃはベース電極引出しのためのｐ＋型拡散層である。」（第２頁左上欄第１−１９行）
〔２〕「第１図はこの発明の一実施例を示す半導体装置の断面説明図であり、１〜９、及び12,20は上記第５図の従来装置と全く同一のものであるとともにその内部構造もほぼ同様のものである。10はりんガラス（ＰＳＧ）で形成されたサイドウオールスペ−サで、11は金属シリサイド層である。12はｎ＋型コレクタ拡散層７の上に形成されたｎ＋型多結晶Ｓｉ層からなるコレクタ電極である。
　第１図の構成において、ｐ＋型第２ベース領域４ｂはｐ−型第１ベース領域４ａに比べて不純物（この場合はボロンＢ）の拡散深さが深く、濃度も高くなるように形成されている。
　また、りんガラスＰＳＧからなるサイドウオールスペーサ10はｎ＋型エミッタ領域６の上に設けられたｎ＋型多結晶Si層からなるエミッタ電極５の側壁に異方性イオンエッチング（ＲＩＥ）によって形成されたものである。このサイドウオールスペーサ10は上記ｐ型ベース領域４を自己整合により形成する際に用いられる。
　さらに、金属シリサイド層11はチタンTiを堆積したのち熱処理によってｐ＋型第２ベース領域４ｂの表面に選択的に形成されたものである。なお、このプロセスと同時に、このTiの金属シリサイド層11はエミッタ電極５及びコレクタ電極12の表面にも同様にして形成されて図示しない配線パターンとの接続に使用されている。
　上記実施例の構造によれば、バイポーラトランジスタの第１ベース領域４ａと第２ベース領域４ｂとが別個に形成され、第２ベース領域４ｂの不純物濃度を第１ベース領域４ａの濃度に比べ高くすることができるため、ｈＦＥの低下をまねくことなくベース抵抗ｒｂｂ′を低下させるとともに、第２ベース領域４ｂの表面に金属シリサイドを形成することによりさらにベース抵抗を低下させ、トランジスタの動作速度は向上できる。
　また、第２ベース領域４ｂの位置決めはサイドウオールスペーサ10をマスクとして自己整合的になされるため、従来の構造のようにマスクの重ね合せ精度を考慮する必要はなく、ベース面積を大幅に縮小できる。その結果、高集積化ができるとともに、ベース−コレクタ間容量ＣＣＢ及びコレクタ−基板間容量ＣＣＳ等の寄生容量を低減でき、トランジスタを高速化ならしめるという効果がある。」（第３頁右上欄第３行−同頁右下欄第５行）
〔３〕「このほか、シリサイド用の金属としてはチタンの代りに、モリブデン、タングステン、白金やコバルトなどを用いても差支えない。」（第６頁右上欄第９−１１行）
　
　よって、引用例１には、
「ｐ型Si基板と、このSi基板の表面に形成されたｎ型エピタキシャル層と、このｎ型エピタキシャル層の表面に形成されたｐ−型第１ベース領域及びこのｐ−型第１ベース領域を挟むｐ＋型第２ベース領域と、このｐ−型第１ベース領域内に形成されたｎ＋型エミッタ領域と、このエミッタ領域に接触するエミッタ電極と、前記ｎ型エピタキシャル層に形成されたｎ＋コレクタ拡散層と、前記ｐ−型第１ベース領域及びｐ＋型第２ベース領域と前記ｎ＋コレクタ拡散層とを電気的に分離する素子絶縁分離膜と、前記ｎ型エピタキシャル層の表面に形成された前記ｐ＋型第２ベース領域の表面のみに形成されたコバルトの金属シリサイド層と、を有することを特徴とする半導体装置。」
が記載されている。
　
（４）対比
　そこで、本願補正発明と引用例１に記載された発明とを比較すると、引用例１に記載された発明の「ｐ型Si基板」、「ｎ＋型エミッタ領域」、「素子絶縁分離膜」及び「コバルトの金属シリサイド層」は、それぞれ本願補正発明の「第１導電型半導体基板」、「第２導電型エミッタ領域」、「素子分離領域」及び「コバルトシリサイド膜」に相当する。
　また、引用例１には、「ｎ型エピタキシャル層２はコレクタ領域をなし、その下にはｎ＋型埋込み層３が形成されている。」（第２頁左上欄第４−６行参照）と記載されており、一方、本願明細書には、「これらの高濃度Ｎ型埋込領域１０３、Ｎ型エピタキシャル領域１０４、ペデスタルコレクタ１１２がバイポーラトランジスタのコレクタ領域を形成している。」（段落番号【００３２】参照）と記載されているから、引用例１に記載された発明の「ｎ型エピタキシャル層」は、本願補正発明の「第２導電型領域」に相当し、引用例１に記載された発明の「ｐ−型第１ベース領域」は、実質的にベースとして機能する領域であることは明らかであり、一方、本願補正発明の「第１導電型真性ベース領域」も、実質的にベースとして機能することは明らかであるから、引用例１に記載された発明の「ｐ−型第１ベース領域」は、本願補正発明の「第１導電型真性ベース領域」に相当し、引用例１には、「第１図の構成において、ｐ＋型第２ベース領域４ｂはｐ−型第１ベース領域４ａに比べて不純物（この場合はボロンＢ）の拡散深さが深く、濃度も高くなるように形成されている。」（第３頁右上欄第１１−１４行参照）と記載されており、一方、本願明細書には、「また、基板表面には、真性ベース領域１０９を取り囲むようにして高濃度Ｐ型拡散層領域１１８が形成されており、この高濃度Ｐ型拡散層領域がベース引出領域を構成している。」（段落番号【００３２】参照）と記載されているから、引用例１に記載された発明の「ｐ＋型第２ベース領域」は、本願補正発明の「ベース引出領域」に相当する。
　さらに、引用例１に記載された発明の「ｎ＋コレクタ拡散層７」には、「コレクタ電極12」が接続されているから（第１図参照）、本願補正発明の「第２導電型コレクタ引出領域」に相当する。
　よって、両者は、
「第１導電型半導体基板と、この半導体基板の表面に形成された第２導電型領域と、この第２導電型領域の表面に形成された第１導電型真性ベース領域及びこの真性ベース領域を挟むベース引出領域と、この真性ベース領域内に形成された第２導電型エミッタ領域と、このエミッタ領域に接触するエミッタ電極と、前記第２導電型領域に形成された第２導電型コレクタ引出領域と、前記第１導電型真性ベース領域及びベース引出領域と前記第２導電型コレクタ引出領域とを電気的に分離する素子分離領域と、前記第２導電型領域の表面に形成された前記ベース引出領域の表面のみに形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。」
の点で一致し、以下の点で相違する。
　相違点
　本願補正発明は、ベース引出領域が、真性ベース領域を取り囲み、かつ、コバルトシリサイド膜が、第２導電型領域の表面に形成されたベース引出領域の表面のみに平面視でエミッタ電極を取り囲むようにリング状に形成されているのに対して、引用例１に記載された発明は、ベース引出領域、真性ベース、コバルトシリサイド膜及びエミッタ電極の平面形状が不明である点。
　
（５）判断
　以下、上記相違点について検討する。
　一般のバイポーラトランジスタ技術において、ベース引出領域が、真性ベース領域を取り囲み、かつ、ベース引出領域が、平面視でエミッタ電極を取り囲むようにリング状に形成されることは、本願出願前より周知の技術であるから（必要であれば、特開平１０−１２５６９４号公報、特開昭６１−２４８５５６号公報、特開平０６−０２１０７４号公報等参照）、引用例１に記載された発明において、上記周知技術を採用して、ｐ＋型第２ベース領域が、ｐ−型第１ベース領域を取り囲み、かつ、ベース引出領域が、平面視でエミッタ電極を取り囲むようにリング状に形成されるようにすることは、当業者が容易に想到し得たものである。
　そして、引用例１に記載された発明は、ｐ＋型第２ベース領域の表面のみにコバルトの金属シリサイド層が形成されるものであるから、引用例１に記載された発明に上記周知技術を適用した際に、コバルトの金属シリサイド層が、ｎ型エピタキシャル層の表面に形成されたｐ＋型第２ベース領域の表面のみに平面視でエミッタ電極を取り囲むようにリング状に形成される構成となることは明らかである。
　さらに、引用例１には、発明の効果として、「上記実施例の構造によれば、バイポーラトランジスタの第１ベース領域４ａと第２ベース領域４ｂとが別個に形成され、第２ベース領域４ｂの不純物濃度を第１ベース領域４ａの濃度に比べ高くすることができるため、ｈＦＥの低下をまねくことなくベース抵抗ｒｂｂ′を低下させるとともに、第２ベース領域４ｂの表面に金属シリサイドを形成することによりさらにベース抵抗を低下させ、トランジスタの動作速度は向上できる。
　また、第２ベース領域４ｂの位置決めはサイドウオールスペーサ10をマスクとして自己整合的になされるため、従来の構造のようにマスクの重ね合せ精度を考慮する必要はなく、ベース面積を大幅に縮小できる。その結果、高集積化ができるとともに、ベース−コレクタ間容量ＣＣＢ及びコレクタ−基板間容量ＣＣＳ等の寄生容量を低減でき、トランジスタを高速化ならしめるという効果がある。」（第３頁左下欄第９行−同頁右下欄第５行）と記載されており、本願補正発明は、これらの効果をより向上させることを目的としたものであるから（本願明細書の段落番号【００２２】参照）、本願補正発明の作用効果は、引用例１及び周知技術から当業者が容易に予測できる範囲のものである。
　したがって、本願補正発明は、引用例１に記載された発明及び上記周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　
（６）むすび
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に適合しないものであり、特許法第１５９条第１項で準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について
　平成１４年７月１７日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、同項記載の発明を「本願発明」という。）は、平成１４年２月１２日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
「第１導電型半導体基板と、この半導体基板の表面に形成された第２導電型領域と、この第２導電型領域の表面に形成された第１導電型真性ベース領域及びこの真性ベース領域を取り囲むベース引出領域と、この真性ベース領域内に形成された第２導電型エミッタ領域と、このエミッタ領域に接触するエミッタ電極と、前記第２導電型領域に形成された第２導電型コレクタ引出領域と、前記第１導電型真性ベース領域及びベース引出領域と前記第２導電型コレクタ引出領域とを電気的に分離する素子分離領域と、前記ベース引出領域上に平面視で前記エミッタ電極を取り囲むようにリング状に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。」
　
（１）引用例
　原査定の拒絶の理由に引用された引用例１には、第１図及び第５図とともに、次のとおり記載されている。
〔１〕「第５図に示す例えばｎｐｎ型バイポーラトランジスタにおいて、このトランジスタはｐ型Si基板１の主表面に形成されたｎ型エピタキシャル層２内に形成されている。ｎ型エピタキシャル層２はコレクタ領域をなし、その下にはｎ＋型埋込み層３が形成されている。また、このｎ型エピタキシャル層２にｐ型ベース領域４が、さらにこのｐ型ベース領域４にｎ＋型多結晶Si層５からの拡散によりｎ＋型エミッタ領域６が形成されている。
　また、このｎ型エピタキシャル層２の別の部分にはｎ＋型埋込み層３に達するｎ＋型コレクタ拡散層７が形成されている。
　なお、８はｐ＋型チャネルストッパ領域、９は素子絶縁分離膜、20は酸化（SiO２）膜、５は前記のｎ＋型多結晶Si層５からなる多結晶Si・エミッタ電極を形成するものであり、12は同じくｎ＋型多結晶Si層からなるコレクタ電極である。４ａは第１ベース領域、４ｂは第２ベース領域、４ｃはベース電極引出しのためのｐ＋型拡散層である。」（第２頁左上欄第１−１９行）
〔２〕「第１図はこの発明の一実施例を示す半導体装置の断面説明図であり、１〜９、及び12,20は上記第５図の従来装置と全く同一のものであるとともにその内部構造もほぼ同様のものである。10はりんガラス（ＰＳＧ）で形成されたサイドウオールスペ−サで、11は金属シリサイド層である。12はｎ＋型コレクタ拡散層７の上に形成されたｎ＋型多結晶Ｓｉ層からなるコレクタ電極である。
　第１図の構成において、ｐ＋型第２ベース領域４ｂはｐ−型第１ベース領域４ａに比べて不純物（この場合はボロンＢ）の拡散深さが深く、濃度も高くなるように形成されている。
　また、りんガラスＰＳＧからなるサイドウオールスペーサ10はｎ＋型エミッタ領域６の上に設けられたｎ＋型多結晶Si層からなるエミッタ電極５の側壁に異方性イオンエッチング（ＲＩＥ）によって形成されたものである。このサイドウオールスペーサ10は上記ｐ型ベース領域４を自己整合により形成する際に用いられる。
　さらに、金属シリサイド層11はチタンTiを堆積したのち熱処理によってｐ＋型第２ベース領域４ｂの表面に選択的に形成されたものである。なお、このプロセスと同時に、このTiの金属シリサイド層11はエミッタ電極５及びコレクタ電極12の表面にも同様にして形成されて図示しない配線パターンとの接続に使用されている。
　上記実施例の構造によれば、バイポーラトランジスタの第１ベース領域４ａと第２ベース領域４ｂとが別個に形成され、第２ベース領域４ｂの不純物濃度を第１ベース領域４ａの濃度に比べ高くすることができるため、ｈＦＥの低下をまねくことなくベース抵抗ｒｂｂ′を低下させるとともに、第２ベース領域４ｂの表面に金属シリサイドを形成することによりさらにベース抵抗を低下させ、トランジスタの動作速度は向上できる。
　また、第２ベース領域４ｂの位置決めはサイドウオールスペーサ10をマスクとして自己整合的になされるため、従来の構造のようにマスクの重ね合せ精度を考慮する必要はなく、ベース面積を大幅に縮小できる。その結果、高集積化ができるとともに、ベース−コレクタ間容量ＣＣＢ及びコレクタ−基板間容量ＣＣＳ等の寄生容量を低減でき、トランジスタを高速化ならしめるという効果がある。」（第３頁右上欄第３行−同頁右下欄第５行）
〔３〕「このほか、シリサイド用の金属としてはチタンの代りに、モリブデン、タングステン、白金やコバルトなどを用いても差支えない。」（第６頁右上欄第９−１１行）
　
　よって、引用例１には、
「ｐ型Si基板と、このSi基板の表面に形成されたｎ型エピタキシャル層と、このｎ型エピタキシャル層の表面に形成されたｐ−型第１ベース領域及びこのｐ−型第１ベース領域を挟むｐ＋型第２ベース領域と、このｐ−型第１ベース領域内に形成されたｎ＋型エミッタ領域と、このエミッタ領域に接触するエミッタ電極と、前記ｎ型エピタキシャル層に形成されたｎ＋コレクタ拡散層と、前記ｐ−型第１ベース領域及びｐ＋型第２ベース領域と前記ｎ＋コレクタ拡散層とを電気的に分離する素子絶縁分離膜と、前記ｐ＋型第２ベース領域上に形成されたコバルトの金属シリサイド層と、を有することを特徴とする半導体装置。」
が記載されている。
　
（２）対比
　そこで、本願発明と引用例１に記載された発明とを比較すると、引用例１に記載された発明の「ｐ型Si基板」、「ｎ＋型エミッタ領域」、「素子絶縁分離膜」及び「コバルトの金属シリサイド層」は、それぞれ本願発明の「第１導電型半導体基板」、「第２導電型エミッタ領域」、「素子分離領域」及び「コバルトシリサイド膜」に相当する。
　また、引用例１には、「ｎ型エピタキシャル層２はコレクタ領域をなし、その下にはｎ＋型埋込み層３が形成されている。」（第２頁左上欄第４−６行参照）と記載されており、一方、本願明細書には、「これらの高濃度Ｎ型埋込領域１０３、Ｎ型エピタキシャル領域１０４、ペデスタルコレクタ１１２がバイポーラトランジスタのコレクタ領域を形成している。」（段落番号【００３２】参照）と記載されているから、引用例１に記載された発明の「ｎ型エピタキシャル層」は、本願発明の「第２導電型領域」に相当し、引用例１に記載された発明の「ｐ−型第１ベース領域」は、実質的にベースとして機能する領域であることは明らかであり、一方、本願発明の「第１導電型真性ベース領域」も、実質的にベースとして機能することは明らかであるから、引用例１に記載された発明の「ｐ−型第１ベース領域」は、本願発明の「第１導電型真性ベース領域」に相当し、引用例１には、「第１図の構成において、ｐ＋型第２ベース領域４ｂはｐ−型第１ベース領域４ａに比べて不純物（この場合はボロンＢ）の拡散深さが深く、濃度も高くなるように形成されている。」（第３頁右上欄第１１−１４行参照）と記載されており、一方、本願明細書には、「また、基板表面には、真性ベース領域１０９を取り囲むようにして高濃度Ｐ型拡散層領域１１８が形成されており、この高濃度Ｐ型拡散層領域がベース引出領域を構成している。」（段落番号【００３２】参照）と記載されているから、引用例１に記載された発明の「ｐ＋型第２ベース領域」は、本願発明の「ベース引出領域」に相当する。
　さらに、引用例１に記載された発明の「ｎ＋コレクタ拡散層７」には、「コレクタ電極12」が接続されているから（第１図参照）、本願発明の「第２導電型コレクタ引出領域」に相当する。
　よって、両者は、
「第１導電型半導体基板と、この半導体基板の表面に形成された第２導電型領域と、この第２導電型領域の表面に形成された第１導電型真性ベース領域及びこの真性ベース領域を挟むベース引出領域と、この真性ベース領域内に形成された第２導電型エミッタ領域と、このエミッタ領域に接触するエミッタ電極と、前記第２導電型領域に形成された第２導電型コレクタ引出領域と、前記第１導電型真性ベース領域及びベース引出領域と前記第２導電型コレクタ引出領域とを電気的に分離する素子分離領域と、前記ベース引出領域上に形成されたコバルトシリサイド膜と、を有することを特徴とする半導体装置。」
の点で一致し、以下の点で相違する。
　相違点
　本願発明は、ベース引出領域が、真性ベース領域を取り囲み、かつ、コバルトシリサイド膜が、ベース引出領域上に平面視でエミッタ電極を取り囲むようにリング状に形成されているのに対して、引用例１に記載された発明は、ベース引出領域、真性ベース、コバルトシリサイド膜及びエミッタ電極の平面形状が不明である点。
　
（３）判断
　以下、上記相違点について検討する。
　一般のバイポーラトランジスタ技術において、ベース引出領域が、真性ベース領域を取り囲み、かつ、ベース引出領域が、平面視でエミッタ電極を取り囲むようにリング状に形成されることは、本願出願前より周知の技術であるから（必要であれば、特開平１０−１２５６９４号公報、特開昭６１−２４８５５６号公報、特開平０６−０２１０７４号公報等参照）、引用例１に記載された発明において、上記周知技術を採用して、ｐ＋型第２ベース領域が、ｐ−型第１ベース領域を取り囲み、かつ、ベース引出領域が、平面視でエミッタ電極を取り囲むようにリング状に形成されるようにすることは、当業者が容易に想到し得たものである。
　そして、引用例１に記載された発明は、ｐ＋型第２ベース領域上にコバルトの金属シリサイド層が形成されるものであるから、引用例１に記載された発明に上記周知技術を適用した際に、コバルトの金属シリサイド層が、ｐ＋型第２ベース領域上に平面視でエミッタ電極を取り囲むようにリング状に形成される構成となることは明らかである。
　さらに、引用例１には、発明の効果として、「上記実施例の構造によれば、バイポーラトランジスタの第１ベース領域４ａと第２ベース領域４ｂとが別個に形成され、第２ベース領域４ｂの不純物濃度を第１ベース領域４ａの濃度に比べ高くすることができるため、ｈＦＥの低下をまねくことなくベース抵抗ｒｂｂ′を低下させるとともに、第２ベース領域４ｂの表面に金属シリサイドを形成することによりさらにベース抵抗を低下させ、トランジスタの動作速度は向上できる。
　また、第２ベース領域４ｂの位置決めはサイドウオールスペーサ10をマスクとして自己整合的になされるため、従来の構造のようにマスクの重ね合せ精度を考慮する必要はなく、ベース面積を大幅に縮小できる。その結果、高集積化ができるとともに、ベース−コレクタ間容量ＣＣＢ及びコレクタ−基板間容量ＣＣＳ等の寄生容量を低減でき、トランジスタを高速化ならしめるという効果がある。」（第３頁左下欄第９行−同頁右下欄第５行）と記載されており、本願発明は、これらの効果をより向上させることを目的としたものであるから（本願明細書の段落番号【００２２】参照）、本願発明の作用効果は、引用例１及び上記周知技術から当業者が容易に予測できる範囲のものである。
　よって、本願発明は、引用例１に記載された発明及び上記周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
（４）むすび
　以上のとおりであるから、本願は、請求項２ないし１８に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。