【手続補正書】
【提出日】平成25年12月18日(2013.12.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
バンドギャップ基準発生回路であって、
第１の電流を第１の導体に、第２の電流を第２の導体に供給するための電流源回路要素であって、各々が単位電流を供給する複数の単位電流源を含む、前記電流源回路要素と、
第１の基準電圧に結合されるカソード端子を各々が有する複数のダイオードと、
第１のデジタル制御信号に応答して、それぞれ、前記第１の導体を前記ダイオードのアノード端子に選択的に結合して、選択されたダイオードに前記第１の電流を流すための第１のスイッチのグループと、
前記第１のデジタル制御信号に応答して、前記第２の導体を、前記第１の導体に選択的に結合されない前記ダイオードのアノード端子に選択的に結合して、前記第２の電流を、前記第１の導体に選択的に結合されない前記ダイオードに流し、前記ダイオード間で共有させるための第２のスイッチのグループと、
第２のデジタル制御信号に応答して、それぞれ、前記第１の導体を前記単位電流源に選択的に結合して、前記第１の電流を生成する、第３のスイッチのグループと、
前記第２のデジタル制御信号に応答して、前記第２の導体を、前記第１の導体に選択的に結合されない前記単位電流源に結合して、前記第２の電流を生成する、第４のスイッチのグループと、
を含み、
前記第１の制御信号が、前記ダイオードを前記第１の導体に継続的に結合させる値を有し、それによって、前記第１の電流が、それぞれ、前記ダイオードに、対応する相対的に高いＶＢＥ電圧を前記第１の導体に生成させ、前記第２の電流が、前記第１の導体に結合されていない前記継続的に結合されたダイオードに、対応する相対的に低いＶＢＥ電圧を前記第２の導体に生成させるようにし、相対的に高いＶＢＥ電圧と対応する相対的に低いＶＢＥ電圧との間の差が対応するΔＶＢＥ電圧に等しい、前記バンドギャップ基準発生回路と、
前記相対的に高いＶＢＥ電圧と前記相対的に低いＶＢＥ電圧とをサンプリングして、差動バンドギャップ電荷を発生するためのサンプリング回路要素と、
安定したバンドギャップ電圧を供給するように継続的差動ギャップを平均化するために、前記差動バンドギャップ電荷を受け取るよう前記サンプリング回路要素の第１及び第２の出力導体によって結合される平均化回路要素と、
を含む、バンドギャップ電圧基準回路。
【請求項２】
請求項１に記載のバンドギャップ電圧基準回路であって、
前記第１の制御信号を発生するためのスイッチコントローラを更に含む、バンドギャップ電圧基準回路。
【請求項３】
請求項１に記載のバンドギャップ電圧基準回路であって、
各ダイオードがＮＰＮダイオード接続トランジスタであり、各アノード端子がダイオード接続トランジスタのコレクタを含み、各カソード端子がダイオード接続トランジスタのエミッタを含み、前記ダイオード接続トランジスタの各々が単位トランジスタである、バンドギャップ電圧基準回路。
【請求項４】
請求項３に記載のバンドギャップ電圧基準回路であって、
第３の導体が前記第１のスイッチのグループと前記第２のスイッチのグループと第５のスイッチのグループと第６のスイッチのグループとに結合され、
前記第５のスイッチのグループが、前記第１のデジタル制御信号に応答して、第４の導体を前記第３の導体に結合して、前記第１のスイッチのグループの電圧降下エラーを回避し、
前記第６のスイッチのグループが、前記第１のデジタル制御信号に応答して、第５の導体を前記第３の導体に結合して、前記第２のスイッチのグループの電圧降下エラーを回避する、バンドギャップ電圧基準回路。
【請求項５】
請求項４に記載のバンドギャップ電圧基準回路であって、
スイッチコントローラが前記第２のデジタル制御信号を発生して、それによって前記単位電流源が前記第２の導体に継続的に結合されて、前記相対的に低いＶＢＥ電圧を前記第２の導体へ発生し、また前記第２の導体に結合されない前記単位電流源が、相対的に高いＶＢＥ電圧を前記第１の導体へ生成し、それによって前記ΔＶＢＥ電圧を生成するようにする、バンドギャップ電圧基準回路。
【請求項６】
請求項５に記載のバンドギャップ電圧基準回路であって、
前記サンプリング回路要素が、前記相対的に高いＶＢＥ電圧と前記相対的に低いＶＢＥ電圧とをサンプリングして第１の出力電荷と第２の出力電荷とを生成するための、第１のサンプリングキャパシタのグループと第２のサンプリングキャパシタのグループとを含み、前記第１及び第２の出力電荷が、前記平均化回路要素への入力として印加され、対応する第１及び第２の出力電荷の差がそれぞれ前記差動バンドギャップ電荷に等しい、バンドギャップ電圧基準回路。
【請求項７】
請求項３に記載のバンドギャップ電圧基準回路であって、
前記トランジスタが単位トランジスタであり、単位トランジスタの数が１６に等しい、バンドギャップ電圧基準回路。
【請求項８】
請求項７に記載のバンドギャップ電圧基準回路であって、
前記トランジスタが単位トランジスタであって、単位トランジスタの数が１６に等しく、単位電流源の数が７に等しい、バンドギャップ電圧基準回路。
【請求項９】
請求項６に記載のバンドギャップ電圧基準回路であって、
前記スイッチコントローラが、前記第１及び第２のサンプリングキャパシタのグループのサンプリングキャパシタに結合された種々のスイッチへの制御入力として複数のデジタル制御信号を発生して、前記第１及び第２のサンプリングキャパシタのグループの各々のサンプリングキャパシタを、前記相対的に高いＶＢＥ電圧と前記相対的に低いＶＢＥ電圧との各サンプリングに対し、所定の回数ローテーションさせる、バンドギャップ電圧基準回路。
【請求項１０】
請求項６に記載のバンドギャップ電圧基準回路であって、
前記サンプリング回路要素が、第１のデジタルトリム信号に応答して第１のスイッチによって前記第４の導体に結合され、更に第２のデジタルトリム信号に応答して第２のスイッチによって前記第５の導体に結合される第１のトリミングキャパシタを含み、前記サンプリング回路要素が更に、第３のデジタルトリム信号に応答して第３のスイッチによって前記第４の導体に結合され、更に第４のデジタルトリム信号に応答して第４のスイッチによって前記第５の導体に結合される第２のトリミングキャパシタを含む、バンドギャップ電圧基準回路。
【請求項１１】
請求項６に記載のバンドギャップ電圧基準回路であって、
前記差動バンドギャップ電荷の曲率を補正するために前記サンプリング回路要素の前記第１及び第２の出力導体に曲率補正電荷を発生するよう結合される曲率補正回路要素を更に含む、バンドギャップ電圧基準回路。
【請求項１２】
請求項４に記載のバンドギャップ電圧基準回路であって、
前記バンドギャップ基準発生回路が、
第１のインバータのグループであって、各インバータが、前記第１のデジタル制御信号に結合される入力と、前記第２及び第６のスイッチのグループの対応するスイッチの制御端子に結合される出力とを有し、前記第１のデジタル制御信号が、前記第１及び第５のスイッチのグループの対応するスイッチの制御端子に直接結合される、前記インバータの第１のグループと、
第１のインバータのグループであって、各インバータが、前記第２のデジタル制御信号に結合される入力と、前記第４のスイッチのグループの対応するスイッチの制御端子に結合される出力とを有し、前記第２のデジタル制御信号が、前記第３のスイッチのグループのスイッチの制御端子に直接結合される、前記インバータの第２のグループと、
を含む、バンドギャップ電圧基準回路。
【請求項１３】
請求項４に記載のバンドギャップ電圧基準回路であって、
前記第１、第２、第３、第４、第５及び第６のスイッチのグループがトランジスタである、バンドギャップ電圧基準回路。
【請求項１４】
請求項１３に記載のバンドギャップ電圧基準回路であって、
前記第１、第２、第５及び第６のグループのトランジスタがＮチャネルトランジスタであり、前記第３及び第４のグループのトランジスタがＰチャネルトランジスタである、バンドギャップ電圧基準回路。
【請求項１５】
第１及び第２の制御信号を供給するように構成された制御回路と、
バンドギャップ基準回路であって、
第１のノードと、
第２のノードと、
第３のノードと、
第４のノードと、
複数の単位電流源と、
各スイッチが、少なくとも１つの前記単位電流源と前記第１のノードとの間に結合され、前記第１の制御信号により制御される、第１のスイッチのセットと、
各スイッチが、少なくとも１つの前記単位電流源と前記第２のノードとの間に結合され、前記第２の制御信号により制御される、第２のスイッチのセットと、
前記第１のノードと前記第４のノードとの間に互いに並列に結合される第１のスイッチング回路のセットであって、各スイッチング回路が前記第２の制御信号により制御される、前記第１のスイッチング回路のセットと、
前記第２のノードと前記第４のノードとの間に互いに並列に結合される第２のスイッチング回路のセットであって、各スイッチング回路が前記第２の制御信号により制御される、前記第２のスイッチング回路のセットと、
各バイポーラトランジスタが、ダイオード接続され、前記第１のスイッチング回路のセットの少なくとも１つの前記スイッチング回路に結合され、前記第２のスイッチング回路のセットの少なくとも１つの前記スイッチング回路に結合される、複数のバイポーラトランジスタと、
を有する、前記バンドギャップ基準回路と、
前記第３及び第４のノードに結合されるサンプリング回路と、
前記サンプリング回路に結合される平均化回路と、
を含む、装置。
【請求項１６】
請求項１５に記載の装置であって、
前記第１のスイッチング回路のセットの各スイッチング回路が、少なくとも１つの前記バイポーラトランジスタに結合される第５のノードと、前記第１のノードと第５のノードとの間に結合される第１のトランジスタと、前記第５のノードと第４のノードとの間に結合される第２のトランジスタとを更に含む、装置。
【請求項１７】
請求項１６に記載の装置であって、
前記第２のスイッチング回路のセットの各スイッチング回路が、前記第２の制御信号の少なくとも一部を受け取るように構成されるインバータと、少なくとも１つの前記バイポーラトランジスタに結合される第６のノードと、前記第２のノードと前記第６のノードとの間に結合され、前記インバータに結合される、第３のトランジスタと、前記第６のノードと前記第３のノードとの間に結合され、前記インバータに結合される、第４のトランジスタとを更に含む、装置。
【請求項１８】
請求項１７に記載の装置であって、
前記インバータが第１のインバータを更に含み、前記第１のスイッチのセットの各スイッチが第５のトランジスタを更に含み、前記第２のスイッチのセットの各スイッチが、前記第１の制御信号の少なくとも一部を受け取るように構成される第２のインバータと、前記第２のノードと前記第２のインバータとに結合される第６のトランジスタとを更に含む、装置。
【請求項１９】
請求項１８に記載の装置であって、
前記サンプリング回路と前記平均化回路とに結合される曲率訂正回路を更に含む、装置。
【請求項２０】
請求項１９に記載の装置であって、
前記平均化回路が積分器である、装置。