(57)【要約】【課題】ターンオフ時の電圧・電流波形の振動と損失のトレードオフを改善することができる半導体装置を提供する。【解決手段】厚さが２００μｍ以下の薄膜のＦＳ−ＩＧＢＴにおいて、ｎバッファ層７の不純物プロフィルを、ｎ−　ドリフト層１に向かって凸状の曲線とすることで、空乏層の伸びがエミッタ・コレクタ電圧が高くなるに従い、抑制される割合が小さくなり、電圧の振動を抑制することができる。【選択図】　　　　図２
2004103982.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のドリフト層と、該ドリフト層の表面に選択的に形成した第２導電型のベース層と、該ベース層の表面に選択的に形成した第１導電型のエミッタ層と、該エミッタ層と前記ドリフト層に挟まれた前記ベース層上にゲート絶縁膜を介して形成したゲート電極と、前記エミッタ層上と前記ベース層上に形成したエミッタ電極と、前記ドリフト層の裏面に形成し、該ドリフト層より不純物濃度が高い第１導電型のバッファ層と、該バッファ層上に形成し、該バッファ層の不純物濃度より高い第２導電型のコレクタ層と、該コレクタ層上に形成したコレクタ電極とを有する半導体装置において、
前記各層を形成した半導体基板の厚さが、２００μｍ以下に薄膜化された基板であり、前記バッファ層の不純物プロフィルが、前記ドリフト層側に向かって距離をＸとし、不純物濃度を常用対数値（Ｌｏｇ値）表示でＮ（Ｘ）としたとき、ｄＮ（Ｘ）／ｄＸの絶対値がＸを大きくすると増大する凸状の曲線を描き、該凸状の曲線を１個以上有することを特徴とする半導体装置。
【請求項２】
第１導電型のドリフト層と、該ドリフト層の表面に選択的に形成した第２導電型のベース層と、該ベース層の表面に選択的に形成した第１導電型のエミッタ層と、該エミッタ層と前記ベース層を貫通し、前記ドリフト層に達するトレンチ内にゲート絶縁膜を介して形成したゲート電極と、前記エミッタ層上と前記ベース層上に形成したエミッタ電極と、前記ドリフト層の裏面に形成し、該ドリフト層より不純物濃度が高い第１導電型のバッファ層と、該バッファ層上に形成し、該バッファ層の不純物濃度より高い第２導電型のコレクタ層と、該コレクタ層上に形成したコレクタ電極とを有する半導体装置において、
前記各層を形成した半導体基板の厚さが、２００μｍ以下に薄膜化された基板であり、前記バッファ層の不純物プロフィルが、前記ドリフト層側に向かって距離をＸとし、不純物濃度を常用対数値（Ｌｏｇ値）表示でＮ（Ｘ）としたとき、ｄＮ（Ｘ）／ｄＸの絶対値がＸを大きくすると増大する凸状の曲線を描き、該凸状の曲線を１個以上有することを特徴とする半導体装置。
【請求項３】
前記バッファ層の不純物濃度の最大値が５×１０１５ｃｍ−３以上で、１×１０１７ｃｍ−３以下であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記コレクタ層の厚さが１μｍ以下で、前記コレクタ層の不純物濃度が前記バッファ層の不純物濃度の１０倍以上であること特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
請求項１および２に記載の半導体装置の製造方法において、半導体ウエハにエミッタ電極を形成した後、裏面を研削除去し、２００μｍ以下の所定の厚さとする工程と、前記バッファ層を形成するために研削除去した後の裏面にイオン注入する工程と、その後熱処理を行う工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
現在、縦型パワーデバイスであるＩＧＢＴは、デバイス特性の改善を図るために、そのデバイス厚の超薄型化が加速されている（例えば、非特許文献１参照）。これは、ＩＧＢＴが縦型デバイスであるため、そのウエハ厚を薄くすることが損失低減のための重要な手段であるからである。
【０００３】
デバイス特性を決定する重要な項目としては、損失とターンオフ時の電圧・電流波形の振動現象がある。
この損失は、ここでは回路定数の影響を受け難く素子構造で決められる定常損失（オン損失）とターンオフ損失の和を示し、回路定数の影響を受け易いターンオン損失を含まない。
【０００４】
また、波形の振動現象とは、図７に示すように、ターンオフ過程での電圧（Ｖｃｅ）と電流（Ｉｃ）の振動のことであり、電圧振動は電磁放射ノイズとして外部に放射され、環境問題を引き起こし、また、電圧振動のピーク（跳ね上がり電圧の尖頭値）はサージ電圧となって素子に印加され、素子破壊を起こすという問題がある。
【０００５】
この損失と振動は、通常、トレードオフの関係にあり、損失を小さくすると振動が大きくなり、逆に振動を小さく抑えようとすると損失が大きくなる。このメカニズムについて説明する。
（１）オン状態（定常状態）では素子全体が伝導度変調状態となり、キャリアはドリフト層およびバッファ層に過剰に蓄積される。
（２）オン状態からターンオフ動作に移行する過程で、この蓄積されたキャリアは減少する。また、コレクタ・エミッタ間電圧は立ち上がり始め、ドリフト層内に形成された空乏層はバッファ層へ向かって伸びて行き、バッファ層へ到達する。ドリフト層内に蓄積されたキャリアは正孔がエミッタ層側へ、電子がバッファ層側へ向かって掃きだされドリフト層内のキャリアは減少する。
（３）バッファ層に到達した空乏層の伸びはバッファ層内で鈍化する。
【０００６】
前記の振動現象は、空乏層がバッファ層へ到達した後の空乏層の伸び具合に関係して引き起こされる。バッファ層の不純物濃度が高い場合には空乏層の伸びが急激に抑えられて、大きな振動が引き起こされる。また、不純物濃度が高いと再結合の割合が高くなりバッファ層に蓄積されたキャリアは早く消滅し、ターンオフ損失は小さくなる。一方、バッファ層の不純物濃度が低いとバッファ層内の空乏層の伸びは緩やかに抑えられ振動が抑制されるが、ターンオフ損失は大きくなる。しかし、このターンオフ損失はコレクタ層からドリフト層へ注入される正孔の量に大きく依存し、この量が少ないとターンオフ損失は小さくなる。
【０００７】
図８は、エピタキシャルウエハを用いた従来のＰＴ−ＩＧＢＴの要部断面図である。
ｐ＋　コレクタ層５８となる３００μｍ程度の厚いｐ＋　支持基板上にｎバッファ層５７となるｎ層とｎ−　ドリフト層５１となるｎ−　層を順にエピタキシャル成長させたエピタキシャルウエハ２００を用いて、ｎ−　ドリフト層５１となるｎ−　層の表面層にｐ＋　ベース層５２を形成し、ｐ＋　ベース層５２の表面層にｎ＋　エミッタ層５３を形成し、ｎ＋　エミッタ層５３上とｎ−　ドリフト層５１上とｐ＋　ベース層５２上にゲート絶縁膜５４を介してゲート電極５５を形成し、ｎ＋　エミッタ層５３上とｐ＋　ベース層５２上にエミッタ電極５６を形成し、ｐ＋　コレクタ層５８上にコレクタ電極５９を形成する。このエピタキシャルウエハ２００をスクライブラインで切断することでＰＴ−ＩＧＢＴチップが出来上がる。
【０００８】
このＰＴ−ＩＧＢＴでは、ｐ＋　コレクタ層５８の不純物濃度を高めて正孔のｎドリフト層５１への注入効率を高め、またｎバッファ層５７の不純物濃度を高濃度として、空乏層の伸びを抑制しながら、ｎドリフト層５１への正孔の過度な注入を抑制している。また、オン状態でｎドリフト層５１とバッファ層５７内に蓄積されるキャリアが多いためにライフタイムキラーを導入することが一般的である。
【０００９】
このＰＴ−ＩＧＢＴは、ｎバッファ層５７の不純物濃度が高いために、空乏層の伸びが急激に抑制されて、大きな振動が発生する。一方、ｎバッファ層５７が高濃度であることと、ライフタイムキラーが導入されていることにより、ターンオフ損失は小さくなっている。しかし、ｐ＋　コレクタ層５８の厚さが極めて厚いためにオン損失が大きい。そのため、ターンオフ時の電圧・電流波形の振動と損失のトレードオフは必ずしも良くない。
【００１０】
図９は、拡散ウエハを用いた従来のＦＳ−ＩＧＢＴの要部断面図である。拡散ウエハとはバッファ層を形成するための深い拡散が施されたウエハのことで、この深い拡散層をラッピングなどで数１００μｍ除去して、必要な厚さのバッファ層となる層を残して使用する。
厚みが３００μｍ程度あるｎ−　ウエハ３００の裏面から、長時間拡散し、図１０に示すように、拡散深さ２００μｍ程度のｎ拡散層３０１を形成する。図１１に示すように、表面からｐ＋　ベース層６２を形成し、このｐ＋　ベース層６２の表面層にｎ＋　エミッタ層６３を形成し、ゲート絶縁膜６４、ゲート電極６５、エミッタ電極６６などの表面構造を形成する。その後、ｎバッファ層となるｎ拡散層６７ａが３０μｍ程度残るようにウエハ３００の裏面を研削除去し、その後、このｎ拡散層６７ａの表面層にイオン注入と熱処理で図９のｐ＋　コレクタ層６８を形成する。ｐ＋　コレクタ層６８が形成されないｎ拡散層６７ａがｎバッファ層６７となる。その後、図９に示すように、ｐ＋　コレクタ層６８上にコレクタ電極６９を形成し、スクライブラインで切断してＦＳ−ＩＧＢＴチップが完成する。尚、ｎ−　ウエハ３００の未拡散層がｎ−　ドリフト層６１である。
【００１１】
このＦＳ−ＩＧＢＴでは、ｐ＋　コレクタ層６８の不純物濃度と拡散深さを小さくして、ｎドリフト層６１への正孔の注入効率を抑制している。また、正孔の注入効率が抑制されているため、オン状態でｎ−　ドリフト層６１とｎバッファ層６７内に蓄積されるキャリアが少ない。
また、ｎバッファ層６７の不純物濃度を低くしているため、空乏層の伸びが緩やかに抑制され、振動は小さく抑えられ、一方、正孔の注入効率が抑制されているために、ターンオフ損失が小さい。
【００１２】
さらに、ライフタイムの導入を行わないため、オン損失も小さい。つまり、このＦＳ−ＩＧＢＴは、損失と振動のトレードオフが改善できる構造となっている。
図１２は、エピタキシャルウエハと拡散ウエハでのバッファ層の不純物プロフィルを示す図である。縦軸の不純物濃度（Ｎ（Ｘ））は常用対数値（Ｌｏｇ値）で表示し、横軸の距離Ｘはリニアスケールで表示する。つまり片対数グラフで表示する。
【００１３】
ｎバッファ層となる領域（図中の（１）と（２））の不純物プロフィルの形状は、エピタキシャルウエハでは点線で示すようにステップ状をしている。一方、拡散ウエハでは、深く拡散したｎ＋　層を２００μｍ程度除去し、拡散深さの先端箇所の３０μｍ程度をｎバッファ層６７として利用するため、不純物プロフィルの形状はｎドリフト層６１側に向かって凹状の曲線を描いている。凹状とは、不純物濃度を常用対数値（Ｌｏｇ値）表示でＮ（Ｘ）とし、ｎドリフト層６１側に向かっての距離をＸとしたときに、ｄＮ（Ｘ）／ｄＸの絶対値がＸを大きくすると減少する曲線となっていることである。
【００１４】
【非特許文献１】
Ｔ．Ｌａｓｋａ　ｅｔ．ａｌ．Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　１２ｔｈ　ＩＳＰＤ，ｐｐ３５５−３５８，２０００
【００１５】
【発明が解決しようとする課題】
前記の拡散ウエハを用いたＦＳ−ＩＧＢＴでは、不純物プロフィルの形状が凹状をしているため、エミッタ・コレクタ間の電圧が高くなるにしたがって、空乏層の伸びが抑制される度合いは強くなる。つまり、エミッタ・コレクタ間電圧が高くなるにしたがって、振動が起きやすくなり、サージ電圧が発生しやすくなる。
【００１６】
図３に示すターンオフ時の電圧・電流波形において、エピタキシャルウエハのＳＷ波形は、図８のＰＴ−ＩＧＢＴの波形であり、拡散ウエハのＳＷ波形は図９のＦＳ−ＩＧＢＴの波形である。
ＦＳ−ＩＧＢＴは、ＰＴ−ＩＧＢＴに比べると電圧、電流波形の振動の程度は少ないが、振動は発生しており、サージ電圧も高い。そのため、拡散ウエハで製作したＦＳ−ＩＧＢＴにおいて、振動と損失のトレードオフは必ずしも満足できる状態ではない。
【００１７】
この発明の目的は、前記の課題を解決して、ターンオフ時の電圧・電流波形の振動と損失のトレードオフを改善することができる半導体装置およびその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
前記の目的を達成するために、第１導電型のドリフト層と、該ドリフト層の表面に選択的に形成した第２導電型のベース層と、該ベース層の表面に選択的に形成した第１導電型のエミッタ層と、該エミッタ層と前記ドリフト層に挟まれた前記ベース層上にゲート絶縁膜を介して形成したゲート電極と、前記エミッタ層上と前記ベース層上に形成したエミッタ電極と、前記ドリフト層の裏面に形成し、該ドリフト層より不純物濃度が高い第１導電型のバッファ層と、該バッファ層上に形成し、該バッファ層の不純物濃度より高い第２導電型のコレクタ層と、該コレクタ層上に形成したコレクタ電極とを有する半導体装置において、前記各層を形成した半導体基板の厚さが、２００μｍ以下に薄膜化された基板であり、前記バッファ層の不純物プロフィルが、前記ドリフト層側に向かって距離をＸとし、不純物濃度を常用対数値（Ｌｏｇ値）表示でＮ（Ｘ）としたとき、ｄＮ（Ｘ）／ｄＸの絶対値がＸを大きくすると増大する凸状の曲線を描き、該凸状の曲線を１個以上有する構成とする。
【００１９】
また、第１導電型のドリフト層と、該ドリフト層の表面に選択的に形成した第２導電型のベース層と、該ベース層の表面に選択的に形成した第１導電型のエミッタ層と、該エミッタ層と前記ベース層を貫通し、前記ドリフト層に達するトレンチ内にゲート絶縁膜を介して形成したゲート電極と、前記エミッタ層上と前記ベース層上に形成したエミッタ電極と、前記ドリフト層の裏面に形成し、該ドリフト層より不純物濃度が高い第１導電型のバッファ層と、該バッファ層上に形成し、該バッファ層の不純物濃度より高い第２導電型のコレクタ層と、該コレクタ層上に形成したコレクタ電極とを有する半導体装置において、前記各層を形成した半導体基板の厚さが、２００μｍ以下に薄膜化された基板であり、前記バッファ層の不純物プロフィルが、前記ドリフト層側に向かって距離をＸとし、不純物濃度を常用対数値（Ｌｏｇ値）表示でＮ（Ｘ）としたとき、ｄＮ（Ｘ）／ｄＸの絶対値がＸを大きくすると増大する凸状の曲線を描き、該凸状の曲線を１個以上有する構成とする。
【００２０】
また、前記バッファ層の不純物濃度の最大値が５×１０１５ｃｍ−３以上で、１×１０１７ｃｍ−３以下であるとよい。
また、前記コレクタ層の厚さが１μｍ以下で、前記コレクタ層の不純物濃度が前記バッファ層の不純物濃度の１０倍以上であるとよい。
また、前記の半導体装置の製造方法において、半導体ウエハにエミッタ電極を形成した後、裏面を研削除去し、２００μｍ以下の所定の厚さとする工程と、前記バッファ層を形成するために研削除去した後の裏面にイオン注入する工程と、その後熱処理を行う工程とを有する製造方法とする。
【００２１】
【発明の実施の形態】
図１は、この発明の第１実施例の半導体装置の要部断面図である。この半導体装置は６００Ｖ耐圧クラスのプレーナ型ＦＳ−ＩＧＢＴを例として挙げた。
このＦＳ−ＩＧＢＴは、初期厚み５００μｍ、比抵抗４０Ωｃｍのｎ型のＦＺウェハ（ｎ−　ウエハ１００）を使用して作製した。
【００２２】
ｎ−　ウエハ１００の表面にｐ＋　ベース層２を形成し、このｐ＋　ベース層２の表面層にｎ＋　エミッタ層３を形成し、ゲート絶縁膜４、ゲート電極５、エミッタ電極６などの表面構造を形成する。その後、ｎ−　ウエハ１００の裏面を研削除去し、ウエハ厚を９０μｍとし、その後、裏面にリンのイオン注入を５×１０１２ｃｍ−２のドーズ量で行い、さらにボロンを５×１０１３ｃｍ−２のドーズ量で行い、その後の熱処理にて、リンの拡散深さが５μｍでピーク濃度が５×１０１６ｃｍ−３のｎ＋　バッファ層７を形成し、ボロンの拡散深さが０．５μｍでピーク濃度が５×１０１７ｃｍ−３のｐ＋　コレクタ層８を形成する。このｐ＋　コレクタ層８上にコレクタ電極９を形成する。未拡散層がｎ−　ドリフト層１である。
【００２３】
ここでのコレクタ層厚は、Ｔｒａｎｓｐａｒｅｎｃｙ　Ｅｍｉｔｔｅｒ効果（ｐ＋　コレクタ層８からｎバッファ層７を経由してｎ−　ドリフト層１への正孔の注入を抑制する効果（低注入効果）のこと）を得るために１μｍ以下が好ましく、オン動作を良好に行うためにはｎバッファ層７よりも一桁高いコレクタ濃度が良い。また、ｎバッファ層７の不純物濃度のピーク濃度は、５×１０１５ｃｍ−３から１×１０１７ｃｍ−３の範囲が好ましい。これは、ｎバッファ層７の不純物濃度が低く過ぎると、ターンオフ損失が増大する代わりにターンオフ時の振動が抑制され、逆に不純物濃度が高く成り過ぎるとターンオフ損失が減少する代わりにターンオフ時の振動が増大するからである。その後、ウエハをダイシングし本発明のＦＳ−ＩＧＢＴチップが完成する。
【００２４】
尚、ｎバッファ層７の作製方法は、エピタキシャル法などでも形成できる。また、表面構造を形成したウエハの裏面を研削除去して２００μｍ以下に薄膜化した後、ｎバッファ層やｐ＋　コレクタ層の形成で、ウエハ厚みが薄いために、１０００℃以上の高温熱処理が困難である場合などに本発明は有効となる。従って、ウエハの最終厚さが２００μｍ以下の場合に本発明は有効となる。
【００２５】
図２は、第１実施例の半導体装置のバッファ層の不純物プロファイルである。縦軸の不純物濃度（Ｎ（Ｘ））は常用対数値（Ｌｏｇ値）で表示し、横軸の距離Ｘはリニアスケールで表示する。つまり、不純物プロフィルを片対数グラフで表示する。
前記したように、ｎバッファ層７の不純物プロフィルは、ｎ−　ドリフト層１に向かって凸状の曲線を描く。ｎ−　ドリフト層１側に向かう距離をＸ（Ｘはリニアスケール表示）とし、不純物濃度を常用対数値（Ｌｏｇ値）表示で、Ｎ（Ｘ）とすると、ｄＮ（Ｘ）／ｄＸの絶対値は、ｎ−　ドリフト層１へ向かってＸを大きくすると増大する。逆に、ｎ−　ドリフト層１からｐ＋　コレクタ層８側へ向かってはｄＮ（Ｘ）／ｄＸの絶対値は減少する。つまり、ｐ＋　コレクタ層８側へ向かっては、不純物濃度Ｎ（Ｘ）の増える割合は減少する。
【００２６】
このように、ｎ−　ドリフト層１に向かって凸状をした不純物プロフィルでは、空乏層の伸びは、拡散ウエハの場合と異なり、エミッタ・コレクタ電圧が高くなるに従い、抑制される割合が小さくなる。つまり、エミッタ・コレクタ間の電圧が高くなると、電圧の振動は抑制されるようになる。
また、オン状態での伝導度変調によるキャリアの蓄積は、拡散ウエハのＦＳ−ＩＧＢＴと同じであり、ターンオフ損失は拡散ウエハの場合に比べて増大しない。つまり、本発明品では、振動と損失のトレードオフは改善される。
【００２７】
図３は、図１の半導体装置のターンオフ時の電圧・電流波形を示す図である。比較するために、図８のエピタキシャルウエハ品と図９の拡散ウエハ品の波形も示した。本発明品は、Ｂ部の振動が抑制され、Ａ部のサージ電圧も小さいことが分かる。
図４は、この発明の第２実施例の半導体装置の要部断面図であり、図５（ａ）は、その不純物プロフィルで、図５（ｂ）は図５（ａ）のＣ部拡大図である。第１実施例との違いは、ｎバッファ層７の不純物プロフィルを２つの凸状の曲線（第１バッファ層７ａと第２バッファ層７ｂ）で形成した点である。
【００２８】
表面構造の形成し、ウエハを研削除去するまでは第１実施例と同じである。
つぎに、第１段目のバッファ層を形成するために、リンをドーズ量３×１０１１ｃｍ−２で加速エネルギー（加速電圧）２ＭｅＶでイオン注入を行い、第２段目のバッファ層を形成するために、リンをドーズ量７×１０１１ｃｍ−２で加速エネルギー（加速電圧）１ＭｅＶでイオン注入を行い、コレクタ層を形成するために、ボロンをドーズ量１×１０１４ｃｍ−２で加速エネルギー（加速電圧）５０ｋｅＶで行った。その後、熱処理して第１段目のバッファ層の拡散深さを５μｍ、第２段目のバッファ層の拡散深さを２μｍ、コレクタ層の拡散深さをＴｒａｎｓｐａｒｅｎｃｙ　Ｅｍｉｔｔｅｒ効果を得るために１μｍ以下とする。この第２段目のバッファ層の不純物濃度は５×１０１５ｃｍ−３〜１×１０１７ｃｍ−３の範囲が好ましい。また、コレクタ層の濃度はバッファ層の濃度より１桁以上大きくすることで、適正な正孔の注入効率が得られてよい。
【００２９】
このようにｎバッファ層７の不純物プロフィルを２つの凸状の曲線で形成する（２段とする）ことでターンオフ時の電圧・電流波形の振動は１段の場合よりさらに抑制される。また、ターンオフ損失は第１実施例と同じである。そのため、損失と振動のトレードオフは第１実施例よりさらに改善される。ここでは、２段の例を示したがさらに多段にしても構わない。
【００３０】
尚、図５（ｂ）で示すように、２つの凸状の曲線の接点箇所がＤ部のように凹状の曲線となっても効果は変わらない。また、第１実施例も含め、凸状の曲線がｎドリフト層１の不純物プロフィル線と交わる箇所で凹状の曲線となっても効果は変わらない。
図６は、この発明の第３実施例の半導体装置の要部断面図である。第１実施例との違いは、ゲート構造がトレンチ構造となっている点である。トレンチ構造のため、オン電圧を低下させることができる。その他の効果は第１実施例と同じである。前記したように、ｎバッファ層７の不純物プロフィルを多段にすると、振動と損失のトレードオフはさらに改善される。
【００３１】
【発明の効果】
この発明によれば、バッファ層の不純物プロファイルを、片対数グラフ表示した場合、不純物濃度をドリフト層に向かって凸状の曲線とすることで、振動を抑制し、サージ電圧を小さくできる。また、ターンオフ損失は拡散ウエハを用いた場合と同じであり、その結果、振動と損失のトレードオフを改善できる。
【００３２】
また、バッファ層の不純物プロファイルを複数段とすることで、振動と損失のトレードオフをさらに改善できる。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置の要部断面図
【図２】第１実施例の半導体装置のバッファ層の不純物プロファイル図
【図３】図１の半導体装置のターンオフ時の電圧・電流波形を示す図
【図４】この発明の第２実施例の半導体装置の要部断面図
【図５】図４の不純物プロフィルで（ａ）は、全体のプロフィル図で（ｂ）は（ａ）のＣ部拡大図
【図６】この発明の第３実施例の半導体装置の要部断面図
【図７】従来の半導体装置のターンオフ過程での電圧（Ｖｃｅ）と電流（Ｉｃ）の振動波形図
【図８】エピタキシャルウエハを用いた従来のＰＴ−ＩＧＢＴの要部断面図
【図９】拡散ウエハを用いた従来のＦＳ−ＩＧＢＴの要部断面図
【図１０】拡散ウエハの断面図と不純物プロフィル図
【図１１】拡散ウエハの表面に表面構造を形成し、裏面を研削除去した図と不純物プロフィル図
【図１２】エピタキシャルウエハと拡散ウエハでのバッファ層の不純物プロフィルを示す図
【符号の説明】
１　　ｎ−　ドリフト層
２　　ｐ＋　ベース層
３　　ｎ＋　エミッタ層
４　　ゲート絶縁膜
５　　ゲート電極
６　　エミッタ電極
７　　ｎバッファ層
７ａ　第１バッガ層
７ｂ　第２バッファ層
８　　ｐ＋　コレクタ層
９　　コレクタ電極
１００　　ｎ−　ウエハ（ｎ型のＦＺウエハ）
【図１】
2004103982.tif 000003
【図２】
2004103982.tif 000004
【図３】
2004103982.tif 000005
【図４】
2004103982.tif 000006
【図５】
2004103982.tif 000007
【図６】
2004103982.tif 000008
【図７】
2004103982.tif 000009
【図８】
2004103982.tif 000010
【図９】
2004103982.tif 000011
【図１０】
2004103982.tif 000012
【図１１】
2004103982.tif 000013
【図１２】
2004103982.tif 000014