【手続補正書】
【提出日】平成15年8月21日(2003.8.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体膜、ゲイト電極、ソース電極、及びドレイン電極を有し、前記半導体膜のエッジが前記ソース電極と前記ドレイン電極とを結ぶ線上に存在しないことを特徴とする薄膜トランジスタ。
【請求項２】
半導体膜、ゲイト電極、ソース電極、及びドレイン電極を有し、前記半導体膜のエッジが前記ソース電極と前記ドレイン電極とを結ぶ線上に存在しない薄膜トランジスタであって、
前記ゲイト電極と前記ソース電極と前記ドレイン電極とが同心円状に配置されていることを特徴とする薄膜トランジスタ。
【請求項３】
半導体膜、ゲイト電極、ソース電極、及びドレイン電極を有し、前記半導体膜のエッジが前記ソース電極と前記ドレイン電極とを結ぶ線上に存在しない薄膜トランジスタであって、
前記ゲイト電極、前記ソース電極及び前記ドレイン電極の外形は互いに相似形であって、
前記ゲイト電極と前記ソース電極と前記ドレイン電極とが同心円状に配置されていることを特徴とする薄膜トランジスタ。
【請求項４】
半導体膜、円環状または円環の一部が欠けた形状に形成されたゲイト電極及びソース電極、並びに円形に形成されたドレイン電極を有し、前記半導体膜のエッジが前記ソース電極と前記ドレイン電極とを結ぶ線上に存在しない薄膜トランジスタであって、
前記ゲイト電極と前記ソース電極と前記ドレイン電極とが同心円状に配置されていることを特徴とする薄膜トランジスタ。
【請求項５】
半導体膜、円環状または円環の一部が欠けた形状に形成されたゲイト電極及びドレイン電極、並びに円形に形成されたソース電極を有し、前記半導体膜のエッジが前記ソース電極と前記ドレイン電極とを結ぶ線上に存在しない薄膜トランジスタであって、
前記ゲイト電極と前記ソース電極と前記ドレイン電極とが同心円状に配置されていることを特徴とする薄膜トランジスタ。
【請求項６】
半導体膜、ゲイト電極、ソース電極、及びドレイン電極を有し、前記半導体膜のエッジが前記ソース電極と前記ドレイン電極とを結ぶ線上に存在しない薄膜トランジスタであって、
前記ゲイト電極、前記ソース電極及び前記ドレイン電極の外形は互いに相似形であって、
前記ゲイト電極と前記ソース電極と前記ドレイン電極とが同一の点を対称中心とするように配置されていることを特徴とする薄膜トランジスタ。
【請求項７】
半導体膜、矩形環状または矩形環の一部が欠けた形状に形成されたゲイト電極及びソース電極、並びに矩形に形成されたドレイン電極を有し、前記半導体膜のエッジが前記ソース電極と前記ドレイン電極とを結ぶ線上に存在しない薄膜トランジスタであって、
前記ゲイト電極と前記ソース電極と前記ドレイン電極とが同一の点を対称中心とするように配置されていることを特徴とする薄膜トランジスタ。
【請求項８】
半導体膜、矩形環状または矩形環の一部が欠けた形状に形成されたゲイト電極及びドレイン電極、並びに矩形に形成されたソース電極を有し、前記半導体膜のエッジが前記ソース電極と前記ドレイン電極とを結ぶ線上に存在しない薄膜トランジスタであって、
前記ゲイト電極と前記ソース電極と前記ドレイン電極とが同一の点を対称中心とするように配置されていることを特徴とする薄膜トランジスタ。
【請求項９】
半導体膜、多角形環状または多角形環の一部が欠けた形状に形成されたゲイト電極及びソース電極、並びに多角形に形成されたドレイン電極を有し、前記半導体膜のエッジが前記ソース電極と前記ドレイン電極とを結ぶ線上に存在しない薄膜トランジスタであって、
前記ゲイト電極と前記ソース電極と前記ドレイン電極とが同一の点を対称中心とするように配置されていることを特徴とする薄膜トランジスタ。
【請求項１０】
半導体膜、多角形環状または多角形環の一部が欠けた形状に形成されたゲイト電極及びドレイン電極、並びに多角形に形成されたソース電極を有し、前記半導体膜のエッジが前記ソース電極と前記ドレイン電極とを結ぶ線上に存在しない薄膜トランジスタであって、
前記ゲイト電極と前記ソース電極と前記ドレイン電極とが同一の点を対称中心とするように配置されていることを特徴とする薄膜トランジスタ。
【請求項１１】
ソース領域、ドレイン領域、及びチャネル領域を有する半導体膜と、ゲイト電極、ソース電極、及びドレイン電極とを有する薄膜トランジスタであって、
前記チャネル領域が前記ドレイン領域を囲むように設けられており、
前記ソース領域が前記チャネル領域を囲むように設けられていることを特徴とする薄膜トランジスタ。
【請求項１２】
ソース領域、ドレイン領域、及びチャネル領域を有する半導体膜と、ゲイト電極、ソース電極、ドレイン電極とを有する薄膜トランジスタであって、
前記半導体膜上に前記ソース電極が前記ドレイン電極を囲むように配置されていることを特徴とする薄膜トランジスタ。
【請求項１３】
ソース領域、ドレイン領域、及びチャネル領域を有する半導体膜と、ゲイト電極、ソース電極、ドレイン電極とを有する薄膜トランジスタであって、
前記チャネル領域が前記ドレイン領域を囲むように設けられており、
前記ソース領域が前記チャネル領域を囲むように設けられており、
前記ドレイン領域上には前記ドレイン電極が配置され、
前記ソース領域上には前記ソース電極が前記ドレイン電極を囲むように配置されていることを特徴とする薄膜トランジスタ。
【請求項１４】
ソース領域、ドレイン領域、及びチャネル領域を有する半導体膜と、ゲイト電極、ソース電極、ドレイン電極とを有する薄膜トランジスタであって、
前記チャネル領域が前記ドレイン領域を囲むように設けられ、且つ前記ソース領域が前記チャネル領域を囲むように設けられるように前記ゲイト電極を配置し、
前記ドレイン領域上には前記ドレイン電極が配置され、
前記ソース領域上には前記ソース電極が前記ドレイン電極を囲むように配置されていることを特徴とする薄膜トランジスタ。
【請求項１５】
ソース領域、ドレイン領域、及びチャネル領域を有する半導体膜と、ゲイト電極、ソース電極、ドレイン電極とを有する薄膜トランジスタであって、
前記チャネル領域が前記ドレイン領域を囲むように設けられ、
前記ソース領域が前記チャネル領域を囲むように設けられ、
前記ドレイン領域上には前記ドレイン電極が配置され、
前記チャネル領域上には前記ゲイト電極が前記ドレイン電極を囲むように配置され、
ソース領域上にはソース電極が前記ゲイト電極を囲むように配置されていることを特徴とする薄膜トランジスタ。
【請求項１６】
請求項１４又は請求項１５において、前記ゲイト電極と、前記ソース電極と、前記ドレイン電極とが同心円状に配置されていることを特徴とする薄膜トランジスタ。
【請求項１７】
請求項１６において、前記ゲイト電極及び前記ソース電極は、円環状または円環の一部が欠けた形状に形成され、前記ドレイン電極は円形に形成されていることを特徴とする薄膜トランジスタ。
【請求項１８】
請求項１４又は請求項１５において、前記ゲイト電極と、前記ソース電極と、前記ドレイン電極とが同一の点を対称中心とするように配置されていることを特徴とする薄膜トランジスタ。
【請求項１９】
請求項１８において、前記ゲイト電極及び前記ソース電極は、矩形環状または矩形環の一部が欠けた形状に形成され、前記ドレイン電極は矩形に形成されていることを特徴とする薄膜トランジスタ。
【請求項２０】
請求項１８において、前記ゲイト電極及び前記ソース電極は、多角形環状または多角形環の一部が欠けた形状に形成され、前記ドレイン電極は多角形に形成されていることを特徴とする薄膜トランジスタ。
【請求項２１】
ソース領域、ドレイン領域、及びチャネル領域を有する半導体膜と、ゲイト電極、ソース電極、及びドレイン電極とを有する薄膜トランジスタであって、
前記チャネル領域が前記ソース領域を囲むように設けられており、
前記ドレイン領域が前記チャネル領域を囲むように設けられていることを特徴とする薄膜トランジスタ。
【請求項２２】
ソース領域、ドレイン領域、及びチャネル領域を有する半導体膜と、ゲイト電極、ソース電極、ドレイン電極とを有する薄膜トランジスタであって、
前記半導体膜上に前記ドレイン電極が前記ソース電極を囲むように配置されていることを特徴とする薄膜トランジスタ。
【請求項２３】
ソース領域、ドレイン領域、及びチャネル領域を有する半導体膜と、ゲイト電極、ソース電極、ドレイン電極とを有する薄膜トランジスタであって、
前記チャネル領域が前記ソース領域を囲むように設けられており、
前記ドレイン領域が前記チャネル領域を囲むように設けられており、
前記ソース領域上には前記ソース電極が配置され、
前記ドレイン領域上には前記ドレイン電極が前記ソース電極を囲むように配置されていることを特徴とする薄膜トランジスタ。
【請求項２４】
ソース領域、ドレイン領域、及びチャネル領域を有する半導体膜と、ゲイト電極、ソース電極、ドレイン電極とを有する薄膜トランジスタであって、
前記チャネル領域が前記ソース領域を囲むように設けられ、且つ前記ドレイン領域が前記チャネル領域を囲むように設けられるように前記ゲイト電極を配置し、
前記ソース領域上には前記ソース電極が配置され、
前記ドレイン領域上には前記ドレイン電極が前記ソース電極を囲むように配置されていることを特徴とする薄膜トランジスタ。
【請求項２５】
ソース領域、ドレイン領域、及びチャネル領域を有する半導体膜と、ゲイト電極、ソース電極、ドレイン電極とを有する薄膜トランジスタであって、
前記チャネル領域が前記ソース領域を囲むように設けられ、
前記ドレイン領域が前記チャネル領域を囲むように設けられ、
前記ソース領域上には前記ソース電極が配置され、
前記チャネル領域上には前記ゲイト電極が前記ソース電極を囲むように配置され、
ドレイン領域上にはドレイン電極が前記ゲイト電極を囲むように配置されていることを特徴とする薄膜トランジスタ。
【請求項２６】
請求項２４又は請求項２５において、前記ゲイト電極と、前記ソース電極と、前記ドレイン電極とが同心円状に配置されていることを特徴とする薄膜トランジスタ。
【請求項２７】
請求項２６において、前記ゲイト電極及び前記ドレイン電極は、円環状または円環の一部が欠けた形状に形成され、前記ソース電極は円形に形成されていることを特徴とする薄膜トランジスタ。
【請求項２８】
請求項２４又は請求項２５において、前記ゲイト電極と、前記ソース電極と、前記ドレイン電極とが同一の点を対称中心とするように配置されていることを特徴とする薄膜トランジスタ。
【請求項２９】
請求項２８において、前記ゲイト電極及び前記ドレイン電極は、矩形環状または矩形環の一部が欠けた形状に形成され、前記ソース電極は矩形に形成されていることを特徴とする薄膜トランジスタ。
【請求項３０】
請求項２８において、前記ゲイト電極及び前記ドレイン電極は、多角形環状または多角形環の一部が欠けた形状に形成され、前記ソース電極は多角形に形成されていることを特徴とする薄膜トランジスタ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
上記のアクティブマトリクス回路製造技術をもちいて、液晶駆動回路を、画素を構成するＴＦＴと同一の基板上に製造する流れにある。この場合、画素マトリクスのほかに、信号線駆動回路、走査線駆動回路が、ＴＦＴで構成される。図１に示す線順次走査型信号線駆動回路は、シフトレジスタ回路、サンプリング回路、トランスファ回路、アナログバッファ回路で構成される。シフトレジスタには、ビデオ信号（１０１）に同期したスタートパルスが入力端子（１０２）に入力され、クロックパルス（１０３）によって、順次にシフトされる。シフトレジスタの出力は、インバータ形式のバッファ回路（１０４）を介してサンプリング回路に入力される。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
また、本発明の他の目的は、ＴＦＴの電極構造を工夫することにより、リーク電流の発生源を抑えると共に、触媒を選択的に添加して、ＴＦＴの活性層を結晶化させることにより、ＴＦＴの特性を向上させて、液晶表示装置の性能を向上させることにある。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
図５（ａ）において、結晶性を有する珪素薄膜等で構成される活性層（５０４）の中心を対称中心とするように、ゲイト電極（５０２）、電極（５０１）、（５０３）が配置されている。また、これらの電極（５０１）〜（５０３）の外形を互いに略相似形となるようにし、電極（５０１）、（５０３）のいずれか一方をソース電極とし、他方をドレイン電極とすることにより、活性層（５０４）のエッジがソース電極とドレイン電極とを結ぶ線上に存在しない構成とする。それにより、ドレイン電極とソース電極とがゲイト電極によって短絡されない構成とされ、リーク電流を減少させることができる。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
リーク電流の低減は、ＴＦＴを電荷制御スイッチとし、コンデンサに電荷を蓄積する構造において、電荷を確実に保持することに効果がある。電荷の損失が少なくなれば、許容電位変位まで、容量を減らすことが可能であり、面積縮小や微細加工につながる。また、電極（５０１）をソース電極とし、電極（５０３）をドレイン電極とした場合には、ソース領域とチャネル形成領域との間における接触面積（ソース領域とチャネル形成領域との接触面積）と比較して、ドレイン領域とチャネル形成領域との接触面積を大きくすることができるので、実質的にドレイン−チャネル間における電界強度を小さくすることができる。従って、ＬＤＤ構造を採用した場合と同様に、リーク電流を減少させるという効果を得ることができる。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
［実施例２］
図６（ａ）、図６（ｂ）は、実施例２のＴＦＴの平面構造図である。本実施例は電極を同心円状に配置したことを特徴とする。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
図５、図６に示すように［実施例１］、［実施例２］の電極は外形が略相似形とされて、略同心円状に配置されているため、半導体の活性層に円環状のチャネル領域を電極と同心円状に形成することが要求される。更に、ＴＦＴの特性を向上するために、半導体材料の結晶性を高めることも要求されている。ここでは、結晶性の良好な半導体材料を形成する方法として、結晶化を助長する触媒元素を選択的に活性層に添加する方法を採用する。図７（ａ）、図７（ｂ）に基づいて、結晶化を助長する触媒元素を選択的に活性層に添加して、結晶成長させ、かつ電極と同心円状のチャネル領域を形成する方法について説明する。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
図１０（ａ）はソース電極またはドレイン電極の周囲を全て取り囲むように、ゲイト電極が配置されることを特徴とする。半導体膜の活性層（１００４）において、矩形の電極（１００１）の外側を囲むように、電極（１００１）の中心を対称中心となるように、ゲイト電極（１００２）、電極（１００３）が配置され、且つ、電極（１００１）、ゲイト電極（１００２）、電極（１００３）はそれぞれ外形を略相似な矩形とされて、活性層（１００４）の中心に対称中心を有するように形成されている。本実施例では、電極の外形を矩形とした例を示したが、電極の外形は多角形でもよい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
また、電極（１００５）と（１００７）は相異なる層に形成されるため、電極（１００７）には切り欠きが形成されていない。なお、電極（１００５）、（１００７）のいずれか一方をソース電極として用いて、他方をゲイト電極として用いればよい。特に、（１００７）をソース電極として金属配線で形成して、（１００５）をドレイン電極として透明導電体で形成した構造のＴＦＴを画素ＴＦＴとして使用すれば、リーク電流に対して有効である。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
［実施例４］
図１１（ａ）、図１１（ｂ）に本実施例のＴＦＴの平面構成図であり、半導体の活性層（１１０４）において、電極（１１０１）の周囲には、ゲイト電極（１１０２）、電極（１１０３）が配置されている。電極（１１０１）、ゲイト電極（１１０２）、電極（１１０３）はそれぞれ外形を略相似な矩形とされ、活性層（１１０４）の中心に対称中心を有するように形成されている。本実施例では、電極の外形を矩形とした例を示したが、電極の外形は多角形でもよい。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
なお、電極（１１０５）、（１１０７）のいずれか一方をソース電極として用いて、他方をドレイン電極として用いればよい。特に、（１１０７）をソース電極として金属配線で形成して、（１１０５）をドレイン電極として透明導電体で形成した構造のＴＦＴを画素ＴＦＴとして用いると、リーク電流に対して有効となる。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
図１２（ａ）は半導体の活性層の結晶化を説明する模式図であり、半導体膜をエッチングして島状の活性層（１２０４）を形成する。活性層（１２０４）の中心部の矩形状の領域（１２０１）内に結晶化を助長する触媒元素を添加する。加熱処理等により、矢印（１２０２）で示すように、矩形状の領域（１２０１）が拡大する方向に活性層（１２０４）の結晶成長が進行するようにする。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
他方、図１２（ｂ）は半導体の活性層の結晶化を説明する他の模式図であり、半導体膜をエッチングして島状の活性層（１２０８）を形成する。活性層（１２０８）の外縁付近の、活性層（１２０８）の中心に中心を有する矩形環状の領域（１２０５）に、結晶化を助長する触媒元素を添加する。加熱処理等により、矢印（１２０６）で示すように、矩形環状の領域（１２０５）が縮小する方向に結晶成長が進行するようにする。


【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
【発明の効果】
本発明に係る液晶表示装置において、ＴＦＴの電極構造を半導体膜の活性層のエッジ部分をゲイト電極が横切るようにしても、ゲイト電極が横切る半導体膜のエッジ部分の電位を等しくし、かつ、このエッジ部分がソース電極とドレイン電極を結ぶ線上にないようにして、ゲイト電極により、ソース電極とドレイン電極が短絡されないようにしたため、半導体膜のエッジ部分で生ずるリーク電流を低減することができる。ＴＦＴにおいて、リーク電流を低減することによって、画素部のコンデンサが電位を確実に保持することができる。電位が保持できれば、次の電位更新まで映像信号の入力状態を恒常的に維持することができる。従って、液晶表示装置において、コントラストの低下やフリッカーの発生を回避することができる。


【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図１２】
1996160469.tif 000001