【手続補正書】
【提出日】平成24年3月1日(2012.3.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁ゲートバイポーラ導電トランジスタ（ＩＢＣＴ）であって、
第１の導電型を有するドリフト層と、
前記ドリフト層内にあり、前記第１の導電型とは反対の第２の導電型を有するエミッタウェル領域と、
前記ドリフト層内にあり、前記第２の導電型を有するウェル領域であって、前記エミッタウェル領域から離隔され、前記エミッタウェル領域とウェル領域の間の空間が、前記ＩＢＣＴのＪＦＥＴ領域を定める、ウェル領域と、
前記ウェル領域内にあり、前記第１の導電型を有するエミッタ領域と、
前記ウェル領域内に前記エミッタ領域に隣接してあり、前記第２の導電型を有するコンタクト領域と、
前記エミッタウェル領域、前記ウェル領域、および前記ＪＦＥＴ領域上にあり、前記第１の導電型を有する埋込みチャネル層と
を備えるＩＢＣＴ。
【請求項２】
前記埋込みチャネル層は、エピタキシャル層を備える請求項１に記載のＩＢＣＴ。
【請求項３】
前記埋込みチャネル層は、約１０００Åから約３０００Åの厚さを有する請求項２に記載のＩＢＣＴ。
【請求項４】
前記埋込みチャネル層は、約５×１０１５から約１×１０１７ｃｍ−３のドーピング濃度を有する請求項３に記載のＩＢＣＴ。
【請求項５】
前記ドリフト層は、１０ｋＶを上回る用途向けに、約２×１０１４ｃｍ−３から約６×１０１４ｃｍ−３のドーピング濃度、および約１００μｍから約１２０μｍの厚さを有する請求項４に記載のＩＢＣＴ。
【請求項６】
前記ＩＢＣＴは、約８．０ｋＶの阻止電圧、および約０．１ｍＡ／ｃｍ２未満の漏れ電流を有する請求項５に記載のＩＢＣＴ。
【請求項７】
前記ＩＢＣＴは、−１６Ｖのゲートバイアス時に２５℃で５０ｍΩ・ｃｍ２の微分オン抵抗を有する請求項６に記載のＩＢＣＴ。
【請求項８】
前記第２の導電型を有する基板をさらに備え、
前記ドリフト層は、前記基板内に設けられ、
前記基板は、オフアクシスｎ型炭化ケイ素基板を備え、
前記ドリフト層および前記埋込みチャネル層は、ｐ型炭化ケイ素エピタキシャル層を備える請求項７に記載のＩＢＣＴ。
【請求項９】
前記第１の導電型はｎ型を有し、前記第２の導電型はｐ型を有する請求項８に記載のＩＢＣＴ。
【請求項１０】
前記第１の導電型はｐ型を有し、前記第２の導電型はｎ型を有する請求項１に記載のＩＢＣＴ。
【請求項１１】
前記第２の導電型を有する基板であって、前記ドリフト層が前記基板内に設けられる基板と、
前記基板と前記ドリフト層の間にあり、前記第１の導電型を有するバッファ層と
をさらに備える請求項１に記載のＩＢＣＴ。
【請求項１２】
非対称絶縁ゲートバイポーラ導電トランジスタ（ＩＢＣＴ）であって、
ゲートと、
前記ゲートの第１の側にある、前記ＩＢＣＴのバイポーラ接合トランジスタ（ＢＪＴ）部分と、
前記ゲートの第２の側にある、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）部分と
を備える非対称ＩＢＣＴ。
【請求項１３】
絶縁ゲートバイポーラ導電トランジスタ（ＩＢＣＴ）を形成する方法であって、
第１の導電型を有するドリフト層を形成するステップと、
前記ドリフト層内にあり、前記第１の導電型とは反対の第２の導電型を有するエミッタウェル領域を形成するステップと、
前記ドリフト層内にあり、前記第２の導電型を有するウェル領域を形成するステップであって、前記ウェル領域が、前記エミッタウェル領域から離隔され、前記エミッタウェル領域と前記ウェル領域の間の空間が、前記ＩＢＣＴのＪＦＥＴ領域を定める、ステップと、
前記ウェル領域内にあり、前記第１の導電型を有するエミッタ領域を形成するステップと、
前記ウェル領域内に前記エミッタ領域に隣接してあり、前記第２の導電型を有するコンタクト領域を形成するステップと、
前記エミッタウェル領域、前記ウェル領域、および前記ＪＦＥＴ領域上にあり、前記第１の導電型を有する埋込みチャネル層を形成するステップと
を含む方法。
【請求項１４】
前記エミッタウェル領域を形成するステップは、エピタキシャル成長を使用して前記エミッタウェル領域を形成するステップを含み、
前記ウェル領域を形成するステップは、エピタキシャル成長を使用して前記ウェル領域を形成するステップを含む請求項１３に記載の方法。
【請求項１５】
前記埋込みチャネル層を形成するステップは、前記ドリフト層と同じ極性を有するエピタキシャル再成長を使用して前記埋込みチャネル層を形成するステップを含む請求項１３に記載の方法。
【請求項１６】
前記埋込みチャネル層を形成するステップは、約１０００Åから約３０００Åの厚さを有する埋込みチャネル層を形成するステップを含む請求項１５に記載の方法。
【請求項１７】
前記埋込みチャネル層を形成するステップは、約５×１０１５から約１×１０１７ｃｍ−３のドーピング濃度を有する前記埋込みチャネル層を形成するステップを含む請求項１５に記載の方法。
【請求項１８】
オフアクシスｎ型炭化ケイ素基板を設けるステップをさらに含み、
前記ドリフト層を形成するステップは、ｐ型炭化ケイ素エピタキシャルドリフト層を形成するステップを含み、
前記埋込みチャネル層を形成するステップは、ｐ型炭化ケイ素エピタキシャルチャネル層を形成するステップを含む請求項１３に記載の方法。
【請求項１９】
前記ドリフト層を形成するステップは、約２×１０１４ｃｍ−３から約６×１０１４ｃｍ−３のドーピング濃度、および約１００μｍから約１２０μｍの厚さを有する前記ドリフト層を形成するステップを含む請求項１３に記載の方法。
【請求項２０】
前記ＩＢＣＴは、約８．０ｋＶの阻止電圧、および約０．１ｍＡ／ｃｍ２未満の漏れ電流を有する請求項１３に記載の方法。
【請求項２１】
前記ＩＢＣＴは、−１６Ｖのゲートバイアス時に２５℃で５０ｍΩ・ｃｍ２の微分オン抵抗を有する請求項１３に記載の方法。
【請求項２２】
前記第１の導電型はｎ型を有し、前記第２の導電型はｐ型を有する請求項１３に記載の方法。
【請求項２３】
前記第１の導電型はｐ型を有し、前記第２の導電型はｎ型を有する請求項１３に記載の方法。
【請求項２４】
基板を設けるステップであって、前記ドリフト層を形成するステップは、前記ドリフト層を前記基板内に形成するステップを含む、ステップと、
前記基板と前記ドリフト層の間にバッファ層を形成するステップであって、前記バッファ層は前記第１の導電型を有する、ステップと
をさらに含む請求項１３に記載の方法。
【請求項２５】
炭化ケイ素絶縁ゲートバイポーラ導電トランジスタ（ＩＢＣＴ）であって、
ｎ型導電性炭化ケイ素基板と、
前記炭化ケイ素基板上にあるｐ型炭化ケイ素ドリフト層と、
前記ｐ型炭化ケイ素ドリフト層内にあるｎ型炭化ケイ素エミッタウェル領域と、
前記ｐ型炭化ケイ素ドリフト層内にあるｎ型炭化ケイ素ウェル領域であって、前記ｎ型炭化ケイ素エミッタウェル領域から離隔され、前記ｎ型炭化ケイ素エミッタウェル領域と前記ｎ型炭化ケイ素ウェル領域の間の空間が前記ＩＢＣＴのＪＦＥＴ領域を定める、ｎ型炭化ケイ素ウェル領域と、
前記ウェル領域内にあるｐ型炭化ケイ素エミッタ領域と、
前記ウェル領域内に前記エミッタ領域に隣接してあるｎ型コンタクト領域と、
前記エミッタウェル領域、前記ウェル領域、および前記ＪＦＥＴ領域上にあるｐ型炭化ケイ素埋込みチャネル層と
を備える炭化ケイ素ＩＢＣＴ。