(57)【要約】【課題】未分極状態における強誘電体薄膜の結晶の配向性を高めることができる強誘電体薄膜素子及びその製法並びに強誘電体メモリーを提供する。【解決手段】ベース基板１上に下部電極層２、酸化物からなる結晶核層３、強誘電体薄膜層４、上部電極層５を順次積層してなる強誘電体薄膜素子であって、強誘電体薄膜４の未分極時における結晶の配向率が６０％以上であることを特徴とする。【選択図】図１
2004356212.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板上に下部電極層、酸化物からなる結晶核層、強誘電体薄膜層、上部電極層を順次積層してなる強誘電体薄膜素子であって、前記強誘電体薄膜層の未分極時における結晶の配向率が６０％以上であることを特徴とする強誘電体薄膜素子。
【請求項２】
ベース基板と下部電極層との間に、ＳｉＯ２からなる絶縁膜が形成されていることを特徴とする請求項１記載の強誘電体薄膜素子。
【請求項３】
ベース基板が、Ｓｉ単結晶、サファイア単結晶、ＭｇＯ、ＳｒＴｉＯ３のいずれかであることを特徴とする請求項１又は２記載の強誘電体薄膜素子。
【請求項４】
ベース基板上に下部電極層、酸化物からなる結晶核層、強誘電体薄膜層、上部電極層を順次積層してなる強誘電体薄膜素子の製法であって、ベース基板上に、下部電極層、結晶核層を順次形成した後、該結晶核層上にアモルファス状の強誘電体薄膜層を形成し、圧力１．４〜１８０ＭＰａの酸素を含有する不活性ガス中において４００〜６００℃の温度範囲で等方加圧アニール（ＨＩＰ）処理して、前記強誘電体薄膜層を結晶化した後、該強誘電体薄膜層上に上部電極層を形成することを特徴とする強誘電体薄膜素子の製法。
【請求項５】
請求項１乃至３のうちいずれかに記載の強誘電体薄膜素子を用いることを特徴とする強誘電体メモリー。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体薄膜素子及びその製法並びに強誘電体メモリーに関し、特に、ベース基板上に下部電極層、酸化物からなる結晶核層、強誘電体薄膜層、上部電極層を順次積層してなり、メモリー等に好適に使用される強誘電体薄膜素子及びその製法並びに強誘電体メモリーに関するものである。
【０００２】
【従来技術】
従来より、メモリー用部品として、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリー、ＥＥＲＯＭ等の半導体メモリーが数多く使用されている。
【０００３】
しかしながら、ＤＲＡＭではメモリーセルの臨界電荷量の下限値から低電圧化が制限され、またフラッシュメモリーでは高電圧発生回路が必要であり、デイスターブ防止のために本質的に低電圧化が困難である。
【０００４】
これに対し強誘電体メモリー（ＦｅＲＡＭ）は、強誘電体特有の自発分極を利用した不揮発性メモリーであって、その高速書込み読出しや、強誘電体薄膜の薄層化に対応して低電圧動作が可能となり、低消費電力化に大きく寄与できる等の特徴から、従来の不揮発性メモリーのみならず、ＳＲＡＭやＤＲＡＭ等の殆どのメモリーに置き換わる可能性を有している。
【０００５】
強誘電体メモリー（ＦｅＲＡＭ）は、個々の電極セルが形成された強誘電体薄膜素子に、スイッチングトランジスタによって選択的に電圧が印加され、強誘電体の自発分極の向きを電界の方向によって変化させる。これが記憶情報の「１」あるいは「０」の書込みに相当するものである。電界を取り去っても自発分極自体は消滅しないので、この分極に応じた電荷が電極上に残ることになる。
【０００６】
この保存された記憶情報を読み出す際には、再び強誘電体薄膜上に形成された電極に電圧を印加させると、電極上の電荷量に依存して配線に流出する電荷量が異なってくる。その結果生じる配線の電位差によって、記憶情報の内容、即ち「１」あるいは「０」を判定することになる。このようにして、強誘電体薄膜素子にメモリーとしての機能が付与されることになる。
【０００７】
このような特徴を有する強誘電体薄膜素子は、従来、例えば、シリコン基板上に下部電極の金属膜が形成され、その上部に強誘電体薄膜層、上部電極の金属膜を順次積層して形成される。強誘電体薄膜層の成膜方法は、ゾルゲル法、ＭＯＤ法、ＭＯＣＶＤ法、レーザアブレーション法、ＣＶＤ法、スパッタ法等があり、製造方法の簡易化の点から、ゾルゲル法やＭＯＤ法が好適に用いられている。
【０００８】
例えば、ゾルゲル法の場合、強誘電性結晶に相当するように金属元素比を調整したゾル液を作製し、この溶液をスピンコートなどの方法によって、ベース基板上に設けた下部電極上に塗布後、基板加熱をおこないゲル化した膜を作製する。その後、酸素含有雰囲気でアニール処理を行い結晶性の強誘電体薄膜を得る。その後、強誘電体薄膜上に上部電極を形成することで強誘電体薄膜素子を得ることができる（例えば、特許文献１参照）。
【０００９】
【特許文献１】
特開平１１−３１８５１４号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、上記のようなゾルゲル法により作製された従来の強誘電体薄膜層では、通常、強誘電体薄膜層形成直後は分極方向がランダムであり、ＤＣ電圧を印加する分極処理によって分極方向を揃え配向させることから、強誘電体薄膜層内部に残留応力が生じ、読込みや書込みのために電圧を繰り返し印加したときの繰り返し疲労により、分極が劣化するという問題があった。
【００１１】
また、ゾルゲル法で作製された強誘電体薄膜層では結晶粒が粗大となることから、強誘電体薄膜層の結晶粒子毎の配向性にばらつきが生じ、強誘電体薄膜層上に形成された電極セル毎の電気特性に大きなばらつきが生じ誤動作の原因となっていた。
【００１２】
さらに、ゾルゲル法で作製された強誘電体薄膜層は結晶粒が粗大であるため、表面の凹凸が大きく、強誘電体薄膜層上に形成する電極の配線の微細化ができず、強誘電体メモリー（ＦｅＲＡＭ）として用いる場合、ＦｅＲＡＭの高集積化が困難であった。
【００１３】
また、ゾルゲル法で作製された強誘電体薄膜層では結晶粒が粗大であるためボイドが存在し、これにより絶縁劣化が生じ、信頼性が低くなるという問題があった。さらには、強誘電体薄膜素子の製造時の再現性が低いという問題もあった。
【００１４】
本発明は、強誘電体薄膜を結晶化するアニール処理直後、即ち未分極状態における強誘電体薄膜の結晶の配向性を高めることができる強誘電体薄膜素子及びその製法並びに強誘電体メモリーを提供することを目的とする。
【００１５】
さらには、結晶粒子毎の配向性の均一性を高め、微結晶からなる強誘電体薄膜とすることでメモリー機能の高集積化と高信頼性化を達成でき、さらに強誘電体薄膜素子の製造時の再現性を高められる強誘電体薄膜素子及びその製法並びに強誘電体メモリーを提供することをも目的とする。
【００１６】
【課題を解決するための手段】
本発明の強誘電体薄膜素子は、ベース基板上に下部電極層、酸化物からなる結晶核層、強誘電体薄膜層、上部電極層を順次積層してなる強誘電体薄膜素子であって、前記強誘電体薄膜層の未分極時における結晶の配向率が６０％以上であることを特徴とする。
【００１７】
本発明の強誘電体薄膜素子では、強誘電体薄膜層の未分極時における結晶の配向率が６０％以上であるため、ＤＣ電圧を印加する分極処理によって強誘電体薄膜層内部に発生する残留応力を小さくでき、連続電圧印加時の繰り返し疲労による分極劣化を著しく少なくすることができる。
【００１８】
また、本発明の強誘電体薄膜素子は、ベース基板と下部電極層との間に、ＳｉＯ２からなる絶縁膜が形成されていることを特徴とする。このような強誘電体薄膜素子では、ＳｉＯ２からなる絶縁膜を、Ｓｉ単結晶基板上に作製されたスイッチング用トランジスタ等の集積回路の保護膜とすることができる。
【００１９】
さらに、本発明の強誘電体薄膜素子は、ベース基板が、Ｓｉ単結晶、サファイア単結晶、ＭｇＯ、ＳｒＴｉＯ３のいずれかであることを特徴とする。このような強誘電体薄膜素子では、Ｓｉ単結晶やサファイヤ単結晶、ＭｇＯ、ＳｒＴｉＯ３を適用することで強誘電体メモリーとして、機能させることができるとともに、強誘電体薄膜を用いたＢＡＷフイルターやＳＡＷレゾネータあるいはＳＡＷフイルタを作製することができる。
【００２０】
本発明の強誘電体薄膜素子の製法は、ベース基板上に下部電極層、酸化物からなる結晶核層、強誘電体薄膜層、上部電極層を順次積層してなる強誘電体薄膜素子の製法であって、ベース基板上に、下部電極層、結晶核層を順次形成した後、該結晶核層上にアモルファス状の強誘電体薄膜層を形成し、圧力１．４〜１８０ＭＰａの酸素を含有する不活性ガス中において４００〜６００℃の温度範囲で等方加圧アニール（ＨＩＰ）処理して、前記強誘電体薄膜層を結晶化した後、該強誘電体薄膜層上に上部電極層を形成することを特徴とする。
【００２１】
本発明の強誘電体薄膜素子の製法では、アモルファス状の強誘電体薄膜層が結晶化するときに、酸化物からなる結晶核層の結晶格子に沿って成長することから配向性が高くなる。さらには、ＨＩＰ処理により低温で焼結することから、微粒で均一性の高い粒子が得られ、凹凸が少なくなって表面平坦性が高くなり、製造時の再現性が高い強誘電体薄膜素子を得ることができる。
【００２２】
【発明の実施の形態】
図１は、本発明の強誘電体薄膜素子の断面模式図である。符号１はベース基板、２は下部電極層、３は酸化物からなる結晶核層、４は強誘電体薄膜層、４ａは強誘電体薄膜層４を構成する結晶粒子、５は上部電極層、６はベース基板１と下部電極２との間に形成された絶縁膜である。
【００２３】
ベース基板１はＳｉ単結晶、サファイア単結晶、ＭｇＯ、ＳｒＴｉＯ３からなるもので、下部電極２は、界面層に格子歪を残留させにくく、連続動作における信頼性を高めるという理由から、Ｓｉ単結晶の（１１０）面上に形成されていることが望ましい。
【００２４】
下部電極層２はＰｔ、Ｉｒ、Ｐｄ等の貴金属をスパッタ法や蒸着法で成膜することにより形成されている。さらに、下部電極層２の上面には、ＰｂＴｉＯ３、ＬｉＴａＯ３、ＬｉＮｂＯ３等のペロブスカイト構造や、ＳｒＢｉ２Ｔａ２Ｏ９等のビスマス層状構造からなる酸化物の結晶核層３が高温スパッタ法等で成膜されている。酸化物からなる結晶核層３の上面には強誘電体薄膜層４がスパッタ法、ゾルゲル法等により形成され、強誘電体薄膜層４は、未分極時における結晶の配向率が６０％以上とされている。配向率は、特には７０％以上とされていることが望ましい。
【００２５】
また、強誘電体薄膜層４は、０．０１〜０．１μｍの微細な結晶粒子４ａから構成されている。電極層２、５は膜厚１００〜３００ｎｍ、強誘電体薄膜層４は膜厚５０〜４００ｎｍ、絶縁膜６は膜厚５０〜５００ｎｍとされている。
【００２６】
本発明の強誘電体薄膜素子の製法について説明する。先ず、Ｓｉ単結晶等のベース基板１に、スパッタ法や蒸着法で絶縁膜６を形成し、この絶縁膜６上に、スパッタ法や蒸着法で下部電極層２を形成し、この下部電極層２上に、結晶核層３を高温スパッタ法等で形成し、この結晶核層３上に、所望の組成となるように、スパッタ法等によりアモルファスの状態で強誘電薄膜層４を成膜する。
【００２７】
この後、例えば、約１〜２０％の酸素を含有した不活性ガス、例えばＡｒガスやＮ２ガスであって、圧力１．４〜１８０ＭＰａとされている雰囲気中で、強誘電薄膜層４を等方加圧しながら、４００〜６００℃の温度範囲で等方加圧アニール（ＨＩＰ）処理する。
【００２８】
これにより、アモルファス状の強誘電薄膜層が結晶化することになるが、結晶核層３の結晶格子に沿って成長することから、配向した膜が形成されることになる。ここで、強誘電薄膜層４には、分極モーメントＰｒが大きく、且つ低電圧で分極反転をさせる必要があるために抗電界Ｅｃの低い材料、例えばＰｂ（Ｚｒ，Ｔｉ）Ｏ３を主成分としたペロブスカイト型強誘電体や、ＳｒＢｉ２Ｔａ２Ｏ９等を主成分としたビスマス層状構造等で構成されている。
【００２９】
また、等方加圧アニール（ＨＩＰ）の条件において、加圧力を１．４〜１８０ＭＰａの範囲に設定した理由は、１．４ＭＰａより小さい加圧の場合、結晶の配向が進まず配向率αが６０％以上とならないからである。さらに１８０ＭＰａより高加圧を加えた場合、一旦結晶化した強誘電体薄膜と、結晶核として成膜した酸化物からなる結晶核層との界面において、再びアモルファス層が生成され、結晶の配向性を低下させるとともに、強誘電体としての機能喪失領域が大きくなることから、メモリー等への適用ができなくなるからである。加圧力は、特には、１．７〜２０ＭＰａであることが望ましい。
【００３０】
また、アニール温度を４００〜６００℃としたのは、４００℃よりも低い場合には結晶化は図れるものの緻密な薄膜が得られず、６００℃よりも高い場合には結晶粒子が粗大となるからである。特には、４５０〜５２０℃であることが望ましい。
【００３１】
その後、強誘電体薄膜層４の上面に、上部電極層５がスパッタや蒸着により成膜され、電極の一部をエッチングなどにより除去して配線パターンが形成されメモリーとての機能が付与されるのである。
【００３２】
このような強誘電体薄膜素子の製法によれば、ＨＩＰ処理するため低温で結晶化でき、これにより微粒子且つ均一で緻密な結晶が得られ、強誘電体薄膜４の表面粗さＲｍｓが約十ｎｍ以下と表面の凹凸を著しく小さくでき、表面平坦性の高い強誘電体薄膜を得ることができる。そのため、強誘電体薄膜４上に形成される配線パターンの微細化とともに、高集積化が可能になる。
【００３３】
以上のように構成された強誘電体薄膜素子では、未分極時の状態で強誘電体薄膜のＣ軸方向へ結晶が高い配向度で配向していることから、連続電圧印加時の繰り返し疲労による分極劣化を著しく少なくすることが可能になる。さらには、緻密な強誘電体薄膜層となるため、ボイドが連続的に存在することが無くなり、これにより、絶縁性向上ととも信頼性を高めた強誘電体薄膜素子を得ることができる。さらには、低温かつ等方加圧アニール処理することから、高い結晶性が微粒子で得られるため、製造時の繰り返し再現性が高く、基板毎のばらつきを抑えた安定した強誘電体薄膜素子を得ることができる。
【００３４】
強誘電体薄膜素子を用いた強誘電体メモリーは、Ｓｉ単結晶からなるベース基板にトランジスタ等の回路を集積化させ、その上部にＳｉＯ２からなる絶縁膜が形成された後、下部電極層、酸化物からなる結晶核層、強誘電体薄膜層、上部電極層を順次積層して作製される。
【００３５】
【実施例】
Ｓｉ単結晶からなるベース基板のＳｉ（１００）面上に、ＳｉＯ２膜をスパッタ法で４００ｎｍ成膜し、その上面にＰｔをスパッタ法で２００ｎｍ成膜し、さらにその上面に結晶核となるＰｂＴｉＯ３の層を５００℃の高温スパッタ法で３０ｎｍ成膜した。
【００３６】
その後、ｒｆマグネトロンスパッタリング法によって、セラミックターゲットを用いて、組成が０．３８４ＰｂＺｒＯ３−０．３７６ＰｂＴｉＯ３−０．２４Ｐｂ（Ｚｎ１／３Ｎｂ２／３）Ｏ３のアモルファス状の厚さ２７０ｎｍからなる正方晶からなる強誘電体薄膜層を形成した。
【００３７】
その後、２０％の酸素を含有したＡｒ混合不活性ガスを用いて、１〜１８０ＭＰａの加圧力で、且つ、５００℃の温度範囲で等方加圧アニール（ＨＩＰ）処理を行い、結晶化と磁器の緻密化を行った。ここで、強誘電体薄膜層は正方晶であることから（００１）面の配向性αを求めた。
【００３８】
図２に、等方加圧アニール（ＨＩＰ）において、処理温度を５００℃に固定させ、２０％の酸素を含有したＡｒ混合不活性ガスによる加圧条件を変化させた時の、結晶性と配向性を示すＸ線回折図を記載する。
【００３９】
この図２から、（ａ）は加圧条件が１ＭＰａである時のＸ線回折図であり、配向性αは２％と無配向であり、（ｂ）は加圧条件が１．３ＭＰａである時のＸ線回折図であり、配向性αは５１％と配向性が未だ不充分である。
【００４０】
これに対して図２（ｃ）は、加圧条件が１．８ＭＰａである時のＸ線回折図であり、配向性αは９５％と著しく高い配向性を示した。図２（ｄ）は、加圧条件が８．８ＭＰａである時のＸ線回折図であり、配向性αは７８％と高い配向性を示した。図２（ｅ）は、加圧条件が１７．７ＭＰａである時のＸ線回折図であり、配向性αは７７％と高い配向性を示した。図２（ｆ）は、加圧条件が１７６．５ＭＰａである時のＸ線回折図であり、配向性αは６０％と配向性は加圧が高まると徐々に低下するものの、比較的高い配向性を示した。
【００４１】
尚、図２に記載された以外に圧力１．４ＭＰａで加圧したところ、配向性αは８５％であり、圧力１８０ＭＰａで加圧したところ配向性αは６０％であった。
【００４２】
図２（ｇ）に、等方加圧アニール（ＨＩＰ）する前のＸ線回折図を示す。この図２（ｇ）から、等方加圧アニール（ＨＩＰ）する前では結晶性が確認されないことがわかる。
【００４３】
また、圧力１．８ＭＰａとして温度を４００℃にしてアニールしたところ、配向性αは９３％であり、６００℃でアニールしたところ配向性αは９８％であった。
【００４４】
さらに、等方加圧アニール（ＨＩＰ）の加圧条件を１７．７ＭＰａより高くしていくと、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３を主成分とした結晶層の配向性は高い状態で維持されているが、ペロブスカイト結晶相のＸ線強度が低下してくる。これは透過電子顕微鏡による断面観察と電子線回折により、結晶核として成膜したＰｂＴｉＯ３と、強誘電層薄膜層との界面にアモルファス層が再び生成したことと残留応力によるものと考えられる。ここで、アモルファスとして生成された厚みは、透過電子顕微鏡による観察において、１７６．５ＭＰａの時、約１０ｎｍであった。
【００４５】
尚、図２において、Ｐｅｒｏはペロブスカイトのピークを意味し、Ｐｔはプラチナ電極のピークを示し、さらにＰｅｒｏ及びＰｔに付記された括弧内の数字は結晶の面指数を示す。
【００４６】
図３（ａ）に、等方加圧アニール（ＨＩＰ）において、処理温度を５００℃に固定させ、２０％の酸素を含有したＡｒ混合不活性ガスの加圧条件を変化させた時の、分極モーメントＰと電界Ｅの関係を示す。図３（ａ）には加圧条件で１．８ＭＰａから１７６．５ＭＰａと変化させた時のＰ−Ｅヒステリシスループであり、いずれの条件においても強誘電性を示すループが得られている。
【００４７】
一方、比較例として示した図３（ｂ）は、従来技術である酸化性雰囲気下で７００℃、２時間アニールして結晶化させたときのＰ−Ｅヒステリシスループである。通常、分極モーメントＰｒ（電界０における分極Ｐの値）は約１０μＣ／ｃｍ２以上が求められるが、図３（ａ）で示した条件で等方加圧アニール（ＨＩＰ）処理した場合、約１１〜１４μＣ／ｃｍ２と所望の特性が得られているのに対して、比較例で示した図３（ｂ）の大気圧焼成では約４μＣ／ｃｍ２と低くメモリー用途としては適さない。
【００４８】
さらに、低電圧で分極反転を行わせるためには抗電界Ｅｃ（分極モーメント０における電界Ｅの値）の値が小さい方が良いが、図３（ａ）で示した実施例においては、分極モーメントＰｒの値が高いにもかかわらず、抗電界Ｅｃは７５〜９０ｋＶ／ｃｍであり、低電圧での動作が可能な１２０ｋＶ／ｃｍより充分小さくメモリー用途に適した特性を有している。
【００４９】
さらに、等方加圧アニール（ＨＩＰ）の条件を１．８ＭＰａ、５００℃に設定して、２０％の酸素を含有したＡｒ混合不活性ガス中で１時間処理を行った結果、平均結晶粒子は８０ｎｍと微小結晶であり、強誘電体薄膜層の表面粗さＲｍｓは３ｎｍと優れた表面平坦性を有しており、強誘電体薄膜上面に形成される電極配線の微細化と密着性が大幅に向上することが判る。
【００５０】
さらに、本発明の実施例に示した強誘電体薄膜素子の上下電極間の絶縁性においても１００ｋＶ／ｃｍにおける漏れ電流は１×１０−７Ａ／ｃｍ以下であり、充分な絶縁性が保たれていることがわかった。さらに、連続的に電圧を印加する繰り返し疲労試験を行ったところ、１×１０１０回後においても分極の劣化は見とめられなかった。
【００５１】
さらに、等方加圧アニール（ＨＩＰ）処理時間を、１分から３時間の間で変化させた結果、いずれの場合においても所望の強誘電体薄膜素子を得る事が出来た。
【００５２】
一方、酸化性雰囲気下で７００℃、２時間アニールして結晶化させた従来の場合には、平均結晶粒子は３μｍ、強誘電体薄膜層の表面粗さＲｍｓは約２００ｎｍ、強誘電体薄膜素子の上下電極間の１００ｋＶ／ｃｍにおける漏れ電流は３×１０−５Ａ／ｃｍであり、連続的に電圧を印加する繰り返し疲労試験を行ったところ、１×１０１０回後において分極が劣化した。
【００５３】
また、ベース基板をサファイヤ単結晶においても同様な効果を得ることができた。このように、本発明に依れば、特にメモリー用途に適した強誘電体薄膜素子とその製造方法を得ることができる。また、強誘電体薄膜を用いたＢＡＷフイルターやＳＡＷレゾネータあるいはＳＡＷフイルタをも得ることができる。
【００５４】
【発明の効果】
本発明の強誘電体薄膜素子によれば、アモルファスの強誘電薄膜層を結晶化するときに等方加圧アニール（ＨＩＰ）処理することで、未分極時の状態で強誘電体薄膜の結晶の配向率が高くなるため、連続電圧印加時の繰り返し疲労による分極劣化を著しく少なくすることができる。また、緻密な強誘電体薄膜層となるためボイドが連続的に存在することが無くなり、絶縁性向上ととも信頼性を高めた強誘電体薄膜素子を得ることができる。さらには、製造時の繰り返し再現性が高く、基板毎のばらつきを抑えた安定した強誘電体薄膜素子を得ることができる。
【図面の簡単な説明】
【図１】本発明の強誘電体薄膜素子の断面模式図である。
【図２】等方加圧アニールにおけるＸ線回折図である。
【図３】（ａ）は本発明の強誘電体薄膜の分極Ｐと電界Ｅのヒステリシスループを示し、（ｂ）は従来の酸化雰囲気で結晶化させた強誘電体薄膜の分極Ｐと電界Ｅのヒステリシスループを示す図である。
【符号の説明】
１・・・ベース基板
２・・・下部電極層
３・・・酸化物からなる結晶核層
４・・・強誘電体薄膜層
５・・・上部電極層
６・・・ベース基板と下部電極との間に形成された絶縁膜
【図１】
2004356212.tif 000003
【図２】
2004356212.tif 000004
【図３】
2004356212.tif 000005