【手続補正書】
【提出日】平成15年12月9日(2003.12.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の名称】マイクロ波帯域用半導体トランジスタのバーンイン方法
【特許請求の範囲】
【請求項１】マイクロ波帯域用半導体トランジスタ装置にバーンイン周波数の信号を入力して、半導体トランジスタのバーンインを行うバーンイン方法であって、
上記バーンイン周波数が、上記半導体トランジスタ装置の使用周波数より低く、かつ、該半導体トランジスタの不純物準位中の不純物の応答周波数より高いことを特徴とする半導体トランジスタのバーンイン方法。
【請求項２】上記バーンイン周波数が、上記半導体トランジスタの過渡熱応答周波数より高いことを特徴とする請求項１に記載の半導体トランジスタのバーンイン方法。
【請求項３】上記使用周波数が、１ＧＨｚ以上であることを特徴とする請求項１に記載の半導体トランジスタのバーンイン方法。
【請求項４】上記バーンイン周波数が、１０ＭＨｚ〜１ＧＨｚの範囲から選択されることを特徴とする請求項１に記載の半導体トランジスタのバーンイン方法。
【請求項５】上記バーンイン周波数が、１００ＭＨｚ〜１ＧＨｚの範囲から選択されることを特徴とする請求項１に記載の半導体トランジスタのバーンイン方法。
【請求項６】上記半導体トランジスタ装置が、上記使用周波数に対する入力整合回路と、上記半導体トランジスタと、上記使用周波数に対する出力整合回路と、を一体に備えたことを特徴とする請求項１〜５のいずれかに記載の半導体トランジスタのバーンイン方法。
【請求項７】上記半導体トランジスタ装置に、上記バーンイン周波数に対する入出力整合回路を接合させてバーンインを行うことを特徴とする請求項６に記載の半導体トランジスタのバーンイン方法。
【請求項８】上記出力整合回路の負荷部が、抵抗Ｒからなり、
上記半導体トランジスタをＡ級動作させることを特徴とする請求項７に記載の半導体トランジスタのバーンイン方法。
【請求項９】上記出力整合回路の負荷部が、抵抗Ｒと、該抵抗Ｒと並列接続されて上記バーンイン周波数に共振するＬＣ並列回路と、からなり、
上記半導体トランジスタをＣ級動作させることを特徴とする請求項７に記載の半導体トランジスタのバーンイン方法。
【請求項１０】上記出力整合回路の負荷部が、抵抗Ｒと、該抵抗Ｒと並列接続されて上記バーンイン周波数に共振する第１のＬＣ並列回路と、該抵抗Ｒ及び該第１のＬＣ並列回路とトランジスタの出力側との間に直列接続されて上記バーンイン周波数の３倍波に共振する第２のＬＣ並列回路と、からなり、
上記半導体トランジスタをＦ級動作させることを特徴とする請求項７に記載の半導体トランジスタのバーンイン方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はマイクロ波帯域、特に、１ＧＨｚ以上の帯域で用いられる半導体装置のバーンイン方法に関する。
【０００２】
【従来の技術】
マイクロ波帯域（数１００ＭＨｚ〜１００ＧＨｚ）、特に、１ＧＨｚ以上の高周波帯域で用いられる半導体トランジスタには、ＧａＡｓ等の化合物半導体が用いられるが、かかる化合物半導体の表面や内部には各種の不純物準位が存在する。これらの準位中には、トランジスタの受ける電気的なストレスにより準位の消滅等による経時変化をおこすものがあるため、トランジスタの信頼性の点から、予めトランジスタに電気的ストレスを加えて経時変化を起こさせておくバーンインが行われる。
【０００３】
図１４は、従来のバーンイン装置の概略図であり、図中、１はトランジスタ、２はパッケージ、３は使用周波数での整合回路であり、バーンインが行われている半導体装置は、パッケージ内に整合回路を備えた内部整合型ＦＥＴとなっている。
バーンインは、トランジスタ１に、所定のドレイン電圧を印加しながら、信号源５から出力された周波数信号（例えば２０ＧＨｚ）をアンプ７で増幅し、パワーモニタ６で入力および出力のマイクロ波電力をモニタしながらトランジスタ１のゲート部に入力し、かかる状態で所定時間保持することにより行われる。
【０００４】
【発明が解決しようとする課題】
かかるバーンインでは、周波数整合を完全にとらないと、治具や配線の寄生インダクタンスや容量により反射波が生じ、高周波信号をトランジスタに加えることが出来ず、特に１ＧＨｚ以上の高周波帯域ではかかる整合をとるのが困難であった。また、かかる整合をとるためには整合回路の配線寸法を高精度で作製することが必要となり、整合回路のコストが高くなるとともに、アンプ等の周辺機器も高価であり、コストが高くなるという問題があった。
【０００５】
これに対して、発明者は鋭意研究の結果、半導体の不純物準位は、印加された高周波の電気的ストレスによりバーンインされるが、かかるバーンインの効果は、実際の使用周波数より低い周波数を用いたバーンインでも得ることができるが、一定以下の低い周波数では、不純物準位中の不純物が電気的ストレスに応答して動き出すため、使用周波数と同じバーンインの効果が得られなくなることを見出した。
即ち、不純物準位中の不純物は夫々、異なった応答周波数（応答速度の逆数）を有するため、かかる不純物準位の応答周波数より速く電界を交流的に変化させてバーンインを行った場合は、不純物が電界変化に追従できず、移動できない。しかし、バーンイン周波数を低くして、応答周波数より低くした場合、不純物が動き出し、かかる不純物が動かない条件で行っていた使用周波数帯域におけるバーンインとは、不純物のふるまいが異なり、同様のバーンイン効果が得られなくなる。
【０００６】
発明者の知見によれば、かかる不純物準位中の不純物が動き出す周波数は、ＧａＡｓ等の半導体では１００ＭＨｚ以下であり、１００ＭＨｚ以上の周波数ならば１ＧＨｚでも１００ＧＨｚでも不純物の物理的な振る舞いは同じである。
また、１００ＭＨｚ以上の周波数であれば、半導体の過渡熱応答周波数である数ＭＨｚより十分高い周波数であるため、熱的な影響も防止することができる。
これより、１００ＭＨｚ以上の周波数を用いてバーンインすれば、実際の使用周波数である１８ＧＨｚや４０ＧＨｚでバーンインを行った場合と、同じバーンイン効果を得ることができると考えられる。
【０００７】
これに対して、特開昭６０−３３０６６号公報には、高周波用トランジスタのゲート電極に低周波信号（１０ＭＨｚ以下）を印加してバーンインを行う方法が記載されているが、１０ＭＨｚ以下のような低い周波数では、不純物準位中の不純物が動き出すため、使用周波数（１００ＭＨｚ〜２０ＧＨｚ）で行うバーンインと同じ効果を得ることはできないと考えられる。
【０００８】
そこで、本発明は、高周波用トランジスタの使用周波数より低い周波数でバーンインを行い、使用周波数でバーンインを行ったのと同様の効果を得る半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、マイクロ波帯域用半導体トランジスタ装置にバーンイン周波数の信号を入力して、半導体トランジスタのバーンインを行うバーンイン方法であって、上記バーンイン周波数が、上記半導体トランジスタ装置の使用周波数より低く、かつ、該半導体トランジスタの不純物準位中の不純物の応答周波数より高いことを特徴とする半導体トランジスタのバーンイン方法である。
かかる方法を用いることにより、実際の使用周波数（マイクロ波帯域（数１００ＭＨｚ〜１００ＧＨｚ））より低いバーンイン周波数でバーンインを行っても、使用周波数を用いてバーンインを行ったのと同じバーンイン効果が得られるからである。
【００１０】
上記バーンイン周波数は、上記半導体トランジスタの過渡熱応答周波数より高いことが好ましい。
過渡熱応答周波数より高い周波数でバーンインを行った場合、バーンイン中に過渡熱応答による熱が発生せず、バーンイン条件が変わってしまうことが防止できるためである。
【００１１】
上記使用周波数は、１ＧＨｚ以上であることが好ましい。
かかる使用周波数の高い半導体トランジスタのバーンインを、低いバーンイン周波数で行えるからである。
【００１２】
上記バーンイン周波数は、１０ＭＨｚ〜１ＧＨｚの範囲から選択されることが好ましい。
【００１３】
上記バーンイン周波数は、特に、１００ＭＨｚ〜１ＧＨｚの範囲から選択されることが好ましい。
【００１４】
上記半導体トランジスタ装置は、上記使用周波数に対する入力整合回路と、上記半導体トランジスタと、上記使用周波数に対する出力整合回路と、を一体に備えたものであっても良い。
【００１５】
上記半導体トランジスタ装置に、上記バーンイン周波数に対する入出力整合回路を接合させてバーンインを行うものであっても良い。
【００１６】
上記出力整合回路の負荷部が、抵抗Ｒからなり、上記半導体トランジスタをＡ級動作させるものであっても良い。
かかる方法により、Ａ級動作する半導体トランジスタのバーンインが可能となるからである。
【００１７】
上記出力整合回路の負荷部が、抵抗Ｒと、該抵抗Ｒと並列接続されて上記バーンイン周波数に共振するＬＣ並列回路と、からなり、上記半導体トランジスタをＣ級動作させるものであっても良い。
かかる方法により、Ｃ級動作する半導体トランジスタのバーンインが可能となるからである。
【００１８】
上記出力整合回路の負荷部は、抵抗Ｒと、該抵抗Ｒと並列接続されて上記バーンイン周波数に共振する第１のＬＣ並列回路と、該抵抗Ｒ及び該第１のＬＣ並列回路とトランジスタの出力側との間に直列接続されて上記バーンイン周波数の３倍波に共振する第２のＬＣ並列回路と、からなり、上記半導体トランジスタをＦ級動作させるものであっても良い。
かかる方法により、Ｆ級動作する半導体トランジスタのバーンインが可能となるからである。
【００１９】
【発明の実施の形態】
実施の形態１．
本発明の実施の形態１について、図１〜５を参照しながら説明する。
本実施の形態は、使用周波数１８ＧＨｚ、Ａ級又はＡＢ級動作で使用する内部整合型のＧａＡｓＦＥＴを（パッケージ内に１８ＧＨｚにおける整合回路が組み込まれたもの）バーンインするものである。
【００２０】
図１は、使用周波数１８ＧＨｚの素子を、バーンイン周波数８００ＭＨｚでバーンインするバーンイン装置の１チャンネル分の概略図であり、図中、図１４と同一符号は同一または相当箇所を示し、また、１０は、抵抗負荷、９は、入力側低周波整合回路、１０は、出力側低周波整合回路である。
図１でバーンインを行う半導体装置は、上述のように内部整合型ＦＥＴであるため、パッケージ２の内部に１８ＧＨｚでの整合回路３が組み込まれている。しかし、８００ＭＨｚのような低い周波数では、これらの整合回路３の寄生容量やインダクタは無視でき、パッケージ２外部の入力側整合回路９と出力側整合回路１０のみを考慮してして整合をとれば良いこととなる。
【００２１】
上述のように、高周波を印加した電気的ストレスを与えるバーンインでは、準位の応答周波数以上で電界を交流的に変化させても、準位中の不純物は電界変化に追従できないが、応答周波数以下の周波数では準位中の不純物が動くため、バーンインの作用効果が変わってしまう。
例えば、ＧａＡｓ半導体トランジスタでは、最も高い準位の応答周波数が１００ＭＨｚ以下であるため、１００ＭＨｚ以上の周波数であれば、１ＧＨｚ、１００ＧＨｚ等の周波数を加えた場合であっても、不純物の物理的な振る舞いは同一であるが、１００ＭＨｚ以下の周波数では、準位中の不純物が移動してしまい、バーンインの作用効果が、例えば１ＧＨｚ以上の高い使用周波数で行う場合と異なってくる。
また１００ＭＨｚ以上の周波数では、過渡熱応答周波数である数ＭＨｚより、周波数が十分高いため、周波数の印加による熱的な影響も同一であると考えられる。即ち、過渡熱応答周波数以下の周波数でバーンインを行った場合、バーンイン中に熱が発生し、バーンイン条件が変わってしまうためである。
これより、ＧａＡｓトランジスタの場合、最も高い不純物準位の応答周波数である１００ＭＨｚより高い周波数を用いてバーンインすれば、実際の使用周波数である１８ＧＨｚより低い周波数であっても、１８ＧＨｚを用いてバーンインを行ったのと同じバーンイン効果が得られることとなる。
【００２２】
図３に、１８ＧＨｚで使用される内部整合型ＦＥＴの負荷曲線を示す。かかる負荷線の傾きより、負荷抵抗は、２５Ωと求めることができる。周波数が８００ＭＨｚでのバーンインでは、高周波整合回路３やＦＥＴ近傍の寄生成分は無視できるため、負荷（ＺＬ）１０を、純抵抗ＺＬ＝２５Ω（図４）とすることにより、整合をとることができる。
図３は、計算値であるが、例えば１００ＭＨｚ程度の低い周波数であれば、サンプリングオシロ等により容易に入出力端での電圧を測定でき、また、寄生成分を無視することができるため、トランジスタ部分のみに印加される電界ストレスを直接測定することも可能となる。
【００２３】
図２に、８００ＭＨｚでバーンインした場合のサンプル（１８ＧＨｚ内部整合型ＦＥＴ）のＩｄｓｓの変化を示す。図２には、３種類のサンプルをバーンインした結果を示すが、これらのサンプルは、熱及び単なるＤＣ電圧の印加のみのバーンインでは、Ｉｄｓｓの変化は生じないが、従来通りの１８ＧＨｚにおけるバーンインを行った場合には、４８時間経過後位からＩｄｓｓの低下が見られたものである。
図２に示すように、本実施の形態にかかる８００ＭＨｚでのバーンインでも、各サンプルともＩｄｓｓの低下が見られ、かつ、かかる経時変化のグラフは、ほぼ従来の１８ＧＨｚにおけるバーンインを行った場合と同様の形状となっている。従って、かかる８００ＭＨｚでのバーンインでも、従来の１８ＧＨｚにおけるバーンインを行った場合と同様の効果が得られていることがわかる。なお、図２中、途中でグラフの途切れているサンプルは、その時点で故障したものである。
【００２４】
このように、８００ＭＨｚでのバーンインは、１８ＧＨｚのバーンインに比べて、周波数が１／２０以下であることから、信号源、アンプ、パワーモニタ、又は治具の価格が、従来行っていた１８ＧＨｚのバーンイン装置（図１４）に比べて安価であり、半導体装置の製造コストの低減が可能となる。
また、周波数８００ＭＨｚを用いるバーンインを行うにあたっては、１８ＧＨｚにおけては整合をとらなくてもバーンインが可能であるため、例えば、量産工程等で行う信頼性保障のためだけバーンインでは、困難な高周波での整合を行うことなくバーンインができ、短時間で、容易に、信頼性の保障を図ることが可能となる。
【００２５】
即ち、本実施の形態では、従来の使用周波数（１８ＧＨｚ）を用いたバーンインにおける以下のような問題点を解決するものである。
図１５は、使用周波数（１８ＧＨｚ）でバーンインを行う従来のバーンイン装置（図１４）のトランジスタのＡ点（出力側整合回路端）での、１８ＧＨｚにおける負荷曲線の計算値である。図中、点線で示したのは、Ｖｇ＝０〜１．５ＶのトランジスタのＤＣ特性（Ｉｄ−Ｖｄ）であり、図には、入力電力Ｐｉｎを−１４〜＋３２ｄＢｍまで２ｄＢステップで変化させた場合の負荷曲線が重ね書きされている。
ＤＣ特性からはみ出て負荷線が円状になっているのは、トランジスタ１の周辺のワイヤ４やパッド、配線等の寄生容量やインダクタンスのためであり、ゲート直下のトランジスタ部分（図１のＢ点）では、図１５の計算値に示すような、比較的直線形状の負荷線となっていると推定される。
しかし、現実には、１８ＧＨｚのような高周波領域では、直接、負荷曲線の測定が不可能であるため、実際に、ゲート直下のトランジスタ部分がどのような電圧、電流条件で動作しているかは不明である。このため、電界ストレスと特性変動との関連が分かりにくく、実験的に、バーンイン条件を使用周波数毎、素子毎に定める必要があり、バーンイン条件の設定に多大の時間を要していた。
従って、本願発明では、使用周波数より低い周波数を用いてバーンインを行うため、条件によっては、直接、負荷曲線の測定も可能となり、簡単にバーンイン条件を設定することができる。
【００２６】
また、Ａ級動作のＦＥＴでは、負荷線の傾きから、容易に電界ストレスの値（負荷抵抗値）が求まるため、バーンインに用いる周波数や、バーンインを行うトランジスタ毎に負荷抵抗の値を定めなくとも、一定の負荷抵抗値に固定してバーンインを行うことが可能である。
例えば、上述のように、図３に示すような負荷線が得られた場合、負荷線の傾きから負荷抵抗は２５Ωと求まるため、図１の負荷（ＺＬ）１０として２５Ωの抵抗負荷を用いて、出力電力３２ｄＢｍの交流を印加するといった画一的な条件設定においても、バーンインを行うことが可能となる。
【００２７】
また、本実施の形態では、入力側整合回路９を抵抗整合型としているので、発振が発生しにくく、低い周波数でも、安定したバーンインができるという効果もある。
即ち、低い周波数では、トランジスタの利得が大きく、入力電力が不安定となり易いが、入力側の抵抗により整合と安定化とを同時に図ることが可能となる。この場合、入力側抵抗の抵抗比によりトランジスタに分配されなくなるために発生する入力電力の損失分は、アンプの出力を大きくすることにより補えばよいため、入力側整合を微調する必要が無く、整合設計、調整が容易となる。
【００２８】
実施の形態２．
本発明の実施の形態２について、図５〜１０参照しながら説明する。
実施の形態１では、Ａ級動作に使用するＦＥＴのバーンインについて説明したが、本実施の形態では、周波数１８ＧＨｚ、Ｃ級又はＦ級動作で使用する内部整合型のＧａＡｓＦＥＴのバーンインについて説明する。
【００２９】
一般に、高効率のトランジスタ動作を実現するためには、Ｂ級又はＦ級動作が用いられるが、このような高効率の動作級で使用するトランジスタについては、実施の形態１にように、負荷１０に、抵抗を用いるだけではＦＥＴに十分な負荷をかけることができず、発生する高調波成分の影響を考慮することが必要となる。
【００３０】
図５に、本実施の形態でＢ級動作のＦＥＴのバーンインに用いられる高調波整合した負荷（ＺＬ）を示す。図中、Ｌ、Ｃはバーンイン周波数ｆ（８００ＭＨｚ）で共振する（即ち、２πｆ＝１／√（Ｌ・Ｃ）を満足する）値であり、基本波（８００ＭＨｚ）に対するＺＬはＲとなり、また、発生する高調波に対しては全てショートとなる。
【００３１】
図６（ａ）（ｂ）は、ＦＥＴをＢ級動作させた場合のＶｄｓ、Ｉｄｓの波形であり、また、図７は、かかるＢ級動作を行った場合の負荷線である。図７に示す負荷線は、図３に示すＡ級動作の場合の負荷線と異なり、Ｉｄｓ＝０においてＶｄｓが高電圧まで振れていることがわかる。これは、Ｂ級動作では、基本波に対する負荷が同じであっても、高調波の存在によりドレインの最大電圧が変化し、電界ストレスが大きく変わるためである。
【００３２】
従って、１８ＧＨｚの周波数で、Ｂ級動作で使用されるＦＥＴについて、８００ＭＨｚの低周波を用いてバーンインを行う場合には、Ａ級動作の場合と異なり、図１に示すバーンイン装置の負荷１０に、図５に示す共振回路を用いて、高調波成分の整合を図ることが必要となる。
【００３３】
次に、図８に、１８ＧＨｚの周波数で、Ｆ級動作で使用される内部整合型のＧａＡｓＦＥＴについて、８０ＭＨｚの低周波でバーンインを行う場合に用いられる高調波整合した負荷（ＺＬ）１０を示す。即ち、かかるＦ級動作で使用されるＦＥＴのバーンインでは、図１に示すバーンイン装置の負荷１０の代わりに、図８の負荷が用いられる。これは、Ｆ級動作を行った場合には、基本波（８００ＭＨｚ）の他に、２倍波、３倍波等の高調波も発生するため、これらを考慮して負荷を設定しなければならないからである。
図８の負荷では、Ｌ３、Ｃ３は３倍波で共振し（即ち、２π・３ｆ＝１／√（Ｌ３・Ｃ３）を満足する）、Ｌ、Ｃは基本波で共振する（即ち、２πｆ＝１／√（Ｌ・Ｃ）を満足する）ように構成されている。従って、かかる負荷は、３倍波に対してはオープン、基本波に対しては抵抗Ｒ、その他の高調波に対してはショートとなるような整合となっている。
【００３４】
図９（ａ）（ｂ）は、ＦＥＴをＦ級動作させた場合のＶｄｓ、Ｉｄｓの波形であり、また、図１０は、かかるＦ級動作を行った場合の負荷線である。
図１０の負荷線の形状から明らかなように、Ｂ級動作の場合と同様に、Ｆ級動作で使用するものについては、８００ＭＨｚの低周波であっても、高周波の場合と同様の整合をとらなければ、電界ストレスが一定とならないことがわかる。
従って、上述のように、負荷（ＺＬ）に共振回路を用いて、発生する高調波について整合をとることにより、一定した電界ストレスを印加することが必要となり。そして、かかる共振回路を負荷に用いることにより、８００ＭＨｚの低周波でバーンインを行い、従来１８ＧＨｚの高周波で行っていたバーンインと同様の効果を得ることができ、製造コストの低減を図ることが可能となる。
【００３５】
実施の形態３．
本発明の実施の形態３について、図１１、１２参照しながら説明する。
上記実施の形態１、２では、Ａ級、Ｃ級又はＦ級動作で使用する内部整合型のＧａＡｓＦＥＴのバーンインについて説明したが、これ以外にも、図１１に示すように、複雑な負荷曲線を示すものもある。
このような内部整合型のＧａＡｓＦＥＴについてバーンインを行うには、例えば、図１１中の（Ｉｄ１、Ｖｄ１）、（Ｉｄ２、Ｖｄ２）、（Ｉｄ３、Ｖｄ３）を通るような負荷を疑似的に用いて、使用周波数である１８ＧＨｚとほぼ同等の電界ストレスをトランジスタに加えて、８００ＭＨｚの低周波バーンインを行う方法がある。
【００３６】
かかる方法では、図１のバーンイン装置の負荷（ＺＬ）１０に、Ｒ、Ｌ、Ｃを適宜組み合わせ、これらの組み合わせで決まる疑似的な負荷線が、実際の負荷線の要所となる部分（図１１ではＶｄの最大点、Ｉｄの最大点、それらの中間点）を通るように設定し、かかる負荷を用いてバーンインを行うことにより、図１１の条件でバーンインしたのと同様の効果を得ることが可能となる。
また、Ｖｄ＞Ｖｄ３、Ｉｄ＞Ｉｄ１、Ｖｄ＜Ｖｄ１の関係を満足するような、よりストレスの大きい負荷をかけてバーンインを行うことも可能である。
【００３７】
図１２（ａ）（ｂ）（ｃ）は、図１１の負荷線が得られる場合のＩｄｓ、Ｖｄｓ、Ｖｇｓの波形である。
実施の形態１、２では、ドレイン電圧、ドレイン電流を用いて、電界ストレスを規定していたが、ドレイン／ゲート間の電界が、トランジスタの信頼性を決定する上で支配的な場合には、ドレイン電圧を印加して行うバーンインとは別に、Ｖｇの値を用いて、ゲート／ドレイン間に電界ストレスをかけて、バーンインを行うこともできる。
即ち、図１２中、Ｖｄ３、Ｖｇ３を通るように、入力側の負荷を適宜選択し、又はよりストレスの大きい条件としてＶｄ＞Ｖｄ３、Ｖｇ＜Ｖｇ３となるように、負荷を選択することにより、ゲート／ドレインに、（Ｖｄ３−Ｖｇ３）以上の電界ストレスを与えることができる。かかる入力側の負荷とあいては、抵抗負荷を用いることが好ましい。
これにより、ゲート／ドレイン間に対しても、使用周波数１８ＧＨｚに代えて、８００ＧＨｚのような低い周波数でバーンインを行うことが可能となり、バーンインのコストを下げることが可能となる。
【００３８】
実施の形態４．
上記実施の形態１〜３では、パッケージ２内に１８ＧＨｚにおける整合回路３を内蔵した内部整合型のＧａＡｓＦＥＴのバーンインについて説明したが、内部整合回路３を備えないＦＥＴのみのバーンインにも、上記実施の形態１〜３を適用することも可能である。かかる内部整合型でない、即ち、整合回路を備えないの場合、バーンインをするサンプルには、低周波用の安価なパッケージを用いることができる。
【００３９】
図１３に、内部整合回路３を備えないＦＥＴのバーンイン装置の概略図を示す。図中、図１４と同一符号は、同一又は相当箇所を示し、１１はＣＲ直列回路、１２はハイインピーダンスプローブを示す。
一般に、低周波数用のパッケージ２を用いた場合、高い周波数では共振等が生じて、入出力端子を高周波信号が通過できない場合が多い。ところが、高周波用トランジスタは、高周波領域まで利得を持つために、入出力端子を通らない高周波が、入出力端子部において全反射され、パッケージ内部で発振する場合が多い。
そこで、本実施の形態では、８００ＭＨｚの低い周波数を用いてバーンインを行った場合にも発生するパッケージ２内における高周波発振を、パッケージ２内に高周波減衰用のＣ、Ｒを付加して（図１３中の１１）、防止している。
例えば、１８ＧＨｚに対しては、Ｒ＝１００Ω、Ｃ＝１ｐＦとすることにより、発振がおきず、十分に回路が安定化されるが、かかる回路はバーンイン周波数８００ＭＨｚにはほとんど影響しない。
【００４０】
このように、本実施の形態では、パッケージ２内に、高周波信号を減衰させるＣ、Ｒを付加することにより、安価な低周波用パッケージを用いて、不要発振を防止しながら、低い周波数を用いたバーンインを行うことが可能となる。
【００４１】
なお、本実施の形態では、パワーセンサに変えてハイインピーダンスプローブ１２を用いているが、８００ＭＨｚ程度の低い周波数では、直接、電圧を測定できるため、電圧、電流波形を計算して、トランジスタにかかる電界ストレスを求めることも可能となる。
【００４２】
なお、本実施の形態１〜４では、使用周波数１８ＧＨｚのＦＥＴのバーンインについて説明したが、例えば、使用周波数が、４０ＧＨｚや１０ＧＨｚのような他のＦＥＴについても、同一のバーンイン方法を用いて、８００ＭＨｚでのバーンインを実施することができる。
【００４３】
【発明の効果】
以上の説明から明らかなように、本発明にかかるバーンイン方法を用いることにより、実際の使用周波数（マイクロ波帯域（数１００ＭＨｚ〜１００ＧＨｚ））より低いバーンイン周波数でバーンインを行うことにより、使用周波数を用いてバーンインを行ったのと同じバーンイン効果を得ることが可能となる。
これにより、バーンイン周波数における整合を容易に行うことが可能となり、製造工程の削減が可能となる。
【００４４】
また、過渡熱応答周波数より高い周波数でバーンインを行うことにより、バーンイン中に過渡熱応答による熱が発生せず、バーンイン条件が変わってしまうことを防止できる。
【００４５】
上記高周波信号の周波数は、１０ＭＨｚ〜１ＧＨｚの範囲から選択されることが好ましく、特に、１００ＭＨｚ〜１ＧＨｚの範囲から選択されることが好ましい。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかるバーンイン装置の概略図である。
【図２】本発明の実施の形態１の方法でバーンインを行った場合のＩｄｓｓの経時変化である。
【図３】Ａ級動作で用いられる高周波用トランジスタのＶｄｓ−Ｉｄｓの関係である。
【図４】本発明の実施の形態１に用いる負荷抵抗である。
【図５】本発明の実施の形態２に用いる負荷抵抗である。
【図６】ＦＥＴをＢ級動作させた場合のＶｄｓ、Ｉｄｓの波形である。
【図７】ＦＥＴをＢ級動作させた場合の負荷線である。
【図８】本発明の実施の形態２に用いる負荷抵抗である。
【図９】ＦＥＴをＦ級動作させた場合のＶｄｓ、Ｉｄｓの波形である。
【図１０】ＦＥＴをＦ級動作させた場合の負荷線である。
【図１１】ＦＥＴの負荷線である。
【図１２】ＦＥＴのＶｄｓ、Ｉｄｓ、Ｖｇｓの波形である。
【図１３】本発明の実施の形態４にかかるバーンイン装置の概略図である。
【図１４】従来のバーンイン装置の概略図である。
【図１５】高周波用トランジスタのＶｄｓ−Ｉｄｓの関係である。
【図１６】高周波用トランジスタのＶｄｓ−Ｉｄｓの関係である。
【符号の説明】
１  半導体トランジスタ、２  パッケージ、３  高周波整合回路、４  ワイヤ、５  信号源、６  パワーモニタ、７  アンプ、８  抵抗、９  入力側低周波整合回路、１０  出力側低周波整合回路、１１  ＣＲ直列回路、１２  ハイインピーダンスプローブ。