(57)【要約】【課題】割れを生じることなく基板を研削することができる窒化物半導体素子の製造方法を提供する。【解決手段】ＧａＮよりなる基板１１に、窒化物半導体により素子構造２０を形成したのち、素子構造２０の上にシリコングリースよりなる平坦化層３３形成する。次いで、基板１１を上部電極４２に対向配置された下部電極４３の上に、平坦化層３３を接触させて載置し、ＲＩＥにより研削する。基板１１に機械的な力が加わることがないため、基板１１の割れを生じることなく基板１１を研削することができる。また、基板１１と下部電極４３との間の隙間が平坦化層３３により埋められ、基板１１に面内温度分布が生じることが抑制される。従って、基板１１を均一に研削することができ、素子の特性を均一化することができる。【選択図】　　　　図５
2004096012.tif 000002
【特許請求の範囲】
【請求項１】
基板上に窒化物半導体よりなる素子構造を有する窒化物半導体素子の製造方法であって、
ドライエッチングにより前記基板の裏面を研削することによって、前記基板の厚みを薄くする工程を含む
ことを特徴とする窒化物半導体素子の製造方法。
【請求項２】
前記ドライエッチングとして反応性イオンエッチングを用いる
ことを特徴とする請求項１記載の窒化物半導体素子の製造方法。
【請求項３】
前記基板上に素子構造を形成したのち、前記基板を研削する
ことを特徴とする請求項１記載の窒化物半導体素子の製造方法。
【請求項４】
更に、前記素子構造上に平坦化層を形成し、前記素子構造の上面を平坦化する工程を含む
ことを特徴とする請求項３記載の窒化物半導体素子の製造方法。
【請求項５】
前記平坦化層を、シリコングリースにより形成する
ことを特徴とする請求項４記載の窒化物半導体素子の製造方法。
【請求項６】
前記基板を、対向配置された平行平板型電極の一方の上に、前記素子構造の平坦化面を接触させて載置し、反応性イオンエッチングにより研削する
ことを特徴とする請求項４記載の窒化物半導体素子の製造方法。
【請求項７】
前記基板として窒化ガリウム（ＧａＮ）よりなるものを用いる
ことを特徴とする請求項１記載の窒化物半導体素子の製造方法。
【請求項８】
前記基板を、５０μｍ以上２００μｍ以下の厚みとなるまで研削する
ことを特徴とする請求項１記載の窒化物半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、窒化物半導体よりなる素子構造を有する窒化物半導体素子の製造方法に係り、特に端面を形成するための基板の厚みを調整する工程を含む窒化物半導体素子の製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ，ＡｌＧａＮ混晶あるいはＡｌＩｎＧａＮ混晶などの窒化物半導体は、可視領域から紫外領域までの発光を得ることができる発光素子の構成材料として有望視されている。特に、窒化物半導体を用いた発光ダイオード（ＬＥＤ；Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）については既に実用化が図られており、大きな注目を集めている。また、窒化物半導体を用いた半導体レーザ（ＬＤ；Ｌａｓｅｒ　Ｄｉｏｄｅ　）の実現も報告されており、光ディスク装置の光源を初めとした応用が期待されている。
【０００３】
【発明が解決しようとする課題】
このような窒化物半導体を用いた素子（以下、「窒化物半導体素子」という。）は、例えば、所定の厚みを有する基板に窒化物半導体により素子構造を形成したのち、基板を研削し、そののち素子毎に劈開することにより作製される。基板を研削するのは、基板が厚すぎると劈開することが難しいからである。
【０００４】
基板を研削する従来の技術としては、図８に示したような研磨機を用いた方法がある。すなわち、基板１０１を、例えば、ステンレスなどよりなる保持板１１１に、サファイアよりなる保護板１０２を挟んで素子構造側が保護板１０２に接するように接着剤１０３により保持したのち、ダイヤモンド砥粒などの研磨剤が塗布された研磨定盤１１２上に載置し、保持板１１１および研磨定盤１１２の双方を矢印Ｘ方向に回転させると共に、基板１０１の上から所定の圧力Ｐを加えることにより研削する。なお、保護板１０２は、基板１０１と保持板１１１とが直接接することにより素子構造に傷ができるのを防止するためのものである。
【０００５】
しかしながら、この方法では、例えば、基板１０１の表面にパーティクルや、半導体の異常成長により生成した突起などが存在したり、基板１０１が反っていたりすると、均等に圧力Ｐが加わらず、基板１０１が割れてしまう虞がある。特に、ＧａＮよりなる基板１０１は劈開性が高いため割れやすいという問題がある。
【０００６】
本発明はかかる問題点に鑑みてなされたもので、その目的は、割れを生じることなく基板を研削することができる窒化物半導体素子の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明による窒化物半導体素子の製造方法は、ドライエッチングにより基板の裏面を研削することによって、基板の厚みを薄くする工程を含むものである。
【０００８】
本発明による窒化物半導体素子の製造方法では、基板はドライエッチング、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ；反応性イオンエッチング）による物理化学的反応により、すなわち基板に機械的な力が加わることなく研削される。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１０】
図１〜図７を参照して本発明の一実施の形態に係る窒化物半導体レーザの製造方法について説明する。なお、窒化物半導体というのは、ガリウム（Ｇａ），アルミニウム（Ａｌ），インジウム（Ｉｎ）およびホウ素（Ｂ）などからなる短周期型周期表の３Ｂ族元素のうちの少なくとも１種と、窒素（Ｎ），ヒ素（Ａｓ）およびリン（Ｐ）などからなる短周期型周期表の５Ｂ族元素のうちの少なくとも窒素とを含むものをいう。
【００１１】
まず、ｎ型不純物としてケイ素（Ｓｉ）を添加したＧａＮの単結晶よりなる厚みが３００μｍの基板を用意し、その表面を有機溶剤などを用いて洗浄する。次いで、図１に示したように、基板１１の上に、窒化物半導体よりなる素子構造２０を例えば８μｍの厚みで形成する。具体的には、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ　；有機金属化学気相成　）装置を用いて、ＭＯＣＶＤ法により基板１１のｃ面上に、ｎ型不純物としてケイ素を添加したｎ型ＧａＮよりなるｎ型コンタクト層２１、ケイ素を添加したｎ型ＡｌＧａＮ混晶よりなるｎ型クラッド層２２、ケイ素を添加したｎ型ＧａＮよりなるｎ型ガイド層２３、組成の異なるＧａｘ　Ｉｎ１−ｘ　Ｎ（但し、１≧ｘ≧０）混晶層を積層した多重量子井戸構造を有する活性層２４、ｐ型不純物としてマグネシウム（Ｍｇ）を添加したＧａＮよりなるｐ型ガイド層２５、マグネシウムを添加したＡｌＧａＮ混晶よりなるｐ型クラッド層２６、マグネシウムを添加したＧａＮよりなるｐ型コンタクト層２７を順次成長させる。このように素子構造２０が形成された基板１１は、各層の熱膨張係数の違いにより、通常、図２に示したように、素子構造２０側が凸状となるように湾曲している。
【００１２】
なお、素子構造２０を形成する際、ガリウムの原料ガスとしては例えばトリメチルガリウム（（ＣＨ３　）３　Ｇａ）、アルミニウムの原料ガスとしては例えばトリメチルアルミニウム（（ＣＨ３　）３　Ａｌ）、インジウムの原料ガスとしては例えばトリメチルインジウム（（ＣＨ３　）３　Ｉｎ）、窒素の原料ガスとしては例えばアンモニア（ＮＨ３　）をそれぞれ用いる。また、ケイ素の原料ガスとしては例えばモノシラン（ＳｉＨ３　）を用い、マグネシウムの原料ガスとしては例えばビス＝シクロペンタジエニルマグネシウム（（Ｃ５　Ｈ５　）２　Ｍｇ）を用いる。
【００１３】
ｐ型コンタクト層２７を形成したのち、図３に示したように、例えば、ｐ型コンタクト層２７の上に図示しないマスク層を形成し、このマスク層を利用して例えばｐ型コンタクト層２７およびｐ型クラッド層２６の一部を選択的に除去して、ｐ型クラッド層２６の上部およびｐ型コンタクト層２７を細い帯状（リッジ状）とする。そののち、図示しないマスク層を除去し、全面（すなわちｐ型クラッド層２６およびｐ型コンタクト層２７の上）に、例えば蒸着法により二酸化ケイ素（ＳｉＯ２　）よりなる絶縁膜３１を形成する。次いで、例えば、絶縁膜３１の上に、図示しないレジスト膜を塗布形成し、このレジスト膜をマスクとして、絶縁膜３１を選択的に除去し、ｐ型コンタクト層２７を露出させる。そののち、全面（すなわちｐ型コンタクト層２７および図示しないレジスト膜の上）に、例えば、パラジウム（Ｐｄ），白金（Ｐｔ）および金（Ａｕ）の各金属を順次蒸着し、次いでレジスト膜をその上に積層された金属と共に除去（リフトオフ）することにより、ｐ側電極３２を形成する。
【００１４】
ｐ側電極３２を形成したのち、図４に示したように、素子構造２０側の全面（すなわち、絶縁膜３１およびｐ側電極３２の上）に、例えば、シリコングリースあるいはワックスなどの流動性があり熱伝導性が良好な材料を塗布することにより、基板１１に応力が加わらず、かつ基板１１の形状を保持できるように、平坦化層３３を形成し、素子構造２０の上面を平坦化する。この平坦化層３３を形成する理由は、詳細は後述するが、後続のＲＩＥの処理（図５）において、基板１１に面内温度分布が生じることを抑制するためである。
【００１５】
平坦化層３３を形成したのち、例えば、ドライエッチングの一種であるＲＩＥにより基板１１を研削する。図５は、基板１１を研削する際に用いるＲＩＥ装置の構成を表すものである。このＲＩＥ装置は、反応室４１の内部に、対向配置された平行平板型の上部電極４２と下部電極４３とを備えている。上部電極４２はコンデンサ４４を介して高周波電源４５に接続されており、下部電極４３はコンデンサ４６を介して高周波電源４７に接続されている。
【００１６】
このようなＲＩＥ装置を用い、基板１１の裏面を研削し、基板１１の厚みを薄くする。具体的には、まず、素子構造２０が形成された基板１１を、平坦化層３３を下部電極４３に接触させて下部電極４３上に載置する。次いで、図示しないガス供給源から反応性ガスとして塩素（Ｃｌ２　）２００ｓｃｃｍ（ｓｔａｎｄａｒｄ　ｃｕｂｉｃ　ｃｅｎｔｉｍｅｔｅｒ　ｐｅｒ　ｍｉｎｕｔｅ）とアルゴン（Ａｒ）５００ｓｃｃｍとの混合ガスを導入し、反応室４１の内圧を１０ｍＴｏｒｒ（約１．３３３Ｐａ）とする。また、高周波電源４５により上部電極４２に１３．５６ＭＨｚ、５００Ｗの高周波電力を印加すると共に、高周波電源４７により下部電極４３に１ＭＨｚ、−１００Ｖのバイアスを印加する。これにより、上部電極４２と下部電極４３との間にプラズマを発生させ、発生したプラズマ中のイオンを基板１１に入射させ、図６に示したように、基板１１の裏面全体をエッチングする。その際、効果的に基板１１のエッチングを行うには、高周波電源４５，４７の出力を調整し、エッチング速度を２０μｍ／ｈ以上とすることが好ましく、６０μｍ／ｈとすればより好ましい。また、研削後の基板１１の厚みは５０μｍ以上２００μｍ以下とすることが好ましい。後続の工程において、薄すぎると割れやすく、厚すぎると劈開により形成される端面の平坦性が悪化するからである。
【００１７】
なお、ＲＩＥにより処理した基板１１がプラズマにより表面が荒れている場合には、ＲＩＥにより基板１１を研削したのち、「従来の技術」の項で説明した研磨機を用いて、基板１１の裏面全体を基板１１が割れないように、低加重で短時間、更に研磨してもよい。
【００１８】
次いで、図７に示したように、平坦化層３３をアセトン等の有機溶剤を用いて除去したのち、基板１１の裏面に、開口を有する図示しないレジスト膜を塗布形成する。そののち、このレジスト膜の上に例えば真空蒸着法によりチタン（Ｔｉ），白金および金を順次蒸着し、レジスト膜をその上に形成されたチタン，白金および金と共に除去（リフトオフ）し、ｎ側電極３４を形成する。
【００１９】
ｎ側電極３４を形成したのち、基板１１をｐ側電極３２の延在方向に対して垂直にスクライブにより所定の幅で劈開し、レーザ構造の端面を形成する。そののち、レーザ光を射出する側の端面に例えば反射率が１０％の図示しない反射膜を形成し、他方の端面には例えば反射率が９０％の図示しない反射膜をそれぞれ形成する。反射膜を形成したのち、基板１１をｐ側電極３２の延在方向に対して平行に所定の位置で分割（ペレタイズ）する。これにより、窒化物半導体レーザが完成する。
【００２０】
このように本実施の形態では、基板１１の裏面全体をＲＩＥにより、物理化学的に研削するようにしたので、例えば、研磨機を用いて研削する場合のように基板１１に機械的な力が加わることがないため、基板１１の割れを生じることなく基板１１を研削することができる。よって、研削を安定に行うことができ、歩留まりを向上させることができる。また、研磨機を用いて研削する場合と異なり、複数の基板１１を同時に研削することが可能であるので、量産性を向上させることもできる。
【００２１】
また、本実施の形態では、素子構造２０に平坦化層３３を形成し、素子構造２０の上面、すなわち基板１１の表面を平坦化するようにしたので、基板１１をＲＩＥ装置の下部電極４３に載置した際に、下部電極４３と基板１１との間の隙間が平坦化層３３により埋められる。よって、下部電極４３と基板１１との間に隙間が存在しないので、基板１１に面内温度分布が生じることが抑制される。よって、基板１１の裏面全体を均一に研削することができ、素子の特性を均一化することができる。
【００２２】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態では、反応性ガスとして、塩素とアルゴンとの混合ガスを用いるようにしたが、それらを単独で用いてもよく、窒素（Ｎ２　），四フッ化炭素（ＣＦ４　）あるいは三フッ化窒素（ＮＦ３　）などの他の反応性ガスを単独あるいは混合して用いてもよい。
【００２３】
また、上記実施の形態では、ＲＩＥにより基板１１を研削する場合について説明したが、ガスエッチング，プラズマエッチング，スパッタエッチング，反応性スパッタエッチング，イオンビームエッチングあるいは反応性イオンビームエッチングなどの他のドライエッチングにより基板を研削するようにしてもよい。但し、ＲＩＥは物理反応および化学反応の両方を利用した異方性エッチングであるので、研磨効率の観点からはＲＩＥが望ましい。
【００２４】
更に、平坦化層３３としては、流動性があって、熱伝導性が良好なものであれば、シリコングリースおよびワックス以外の他の材料により形成するようにしてもよい。他の材料としては、レジストなどが挙げられる。
【００２５】
加えて、上記実施の形態では、素子構造上にｐ側電極３２を形成したのちに、基板１１を研削するようにしたが、素子構造を形成した直後に研削するようにしてもよい。
【００２６】
更にまた、上記実施の形態では、ＧａＮよりなる基板１１を用いるようにしたが、サファイア，炭化ケイ素（ＳｉＣ）またはスピネル（ＭｇＡｌ２　Ｏ４　）などの他の材料よりなる基板を用いてもよい。これらの材料を用いる場合には、ｎ側電極とｐ側電極とを基板の反対側に設けるのではなく、ｎ側電極を基板の表面側、すなわちｐ側電極と同一側に設けるようにする。
【００２７】
加えてまた、本発明は、半導体レーザ以外の発光ダイオードあるいは電界トランジスタなどの他の窒化物半導体素子を製造する場合についても適用することができる。
【００２８】
更にまた、上記実施の形態では、ＭＯＣＶＤ法により素子構造２０を形成する場合について説明したが、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ　；分子線エピタキシー）法，ハイドライド気相成長法あるいはハライド気相成長法などの他の方法により形成するようにしてもよい。なお、ハイドライド気相成長法とはハイドライド（水素化物）が反応もしくは原料ガスの輸送に寄与する気相成長法のことであり、ハライド気相成長法とはハライド（ハロゲン化物）が反応もしくは原料ガスの輸送に寄与する気相成長法のことである。
【００２９】
【発明の効果】
以上説明したように請求項１ないし請求項８のいずれか１項に記載の窒化物半導体素子の製造方法によれば、基板の裏面全体をドライエッチングにより研削するようにしたので、基板に機械的な力が加わることがないため、基板の割れを生じることなく基板を研削することができる。よって、研削を安定に行うことができ、歩留まりを向上させることができる。また、複数の基板を同時に研削することが可能であるので、量産性を向上させることもできる。
【００３０】
また、請求項４ないし請求項６のいずれか１項に記載の窒化物半導体素子の製造方法によれば、素子構造上に平坦化層を形成し、素子構造の上面を平坦化するようにしたので、例えば、反応性イオンエッチングにより基板を研削する際、基板を素子構造の平坦化面を接触させて電極に載置すれば、基板と電極との間の隙間が平坦化層により埋められる。すなわち、電極と基板との間に隙間が存在しなくなり、基板に面内温度分布が生じることが抑制される。従って、基板を均一に研削することができ、素子の特性を均一化することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る窒化物半導体素子の製造工程を表す断面図である。
【図２】図１に示した製造工程により素子構造が形成された基板の状態を表す断面図である。
【図３】図２に続く製造工程を表す断面図である。
【図４】図３に続く製造工程を表す断面図である。
【図５】本発明一実施の形態に係る窒化物半導体素子を製造する際に用いるＲＩＥ装置の概略構成を表す断面図である。
【図６】図４に続く製造工程を表す断面図である。
【図７】図６に続く製造工程を表す断面図である。
【図８】基板を研削する従来の方法を表す断面図である。
【符号の説明】
１１，１０１…基板、２０…素子構造、２１…ｎ型コンタクト層、２２…ｎ型クラッド層、２３…ｎ型ガイド層、２４…活性層、２５…ｐ型ガイド層、２６…ｐ型クラッド層、２７…ｐ型コンタクト層、３１…絶縁膜、３２…ｐ側電極、３３…平坦化層、３４…ｎ側電極、４１…反応室、４２…上部電極、４３…下部電極、４４，４６…コンデンサ、４５，４７…高周波電源、１０２…保護板、１０３…接着剤、１１１…保持板、１１２…研磨定盤、Ｐ…圧力
【図１】
2004096012.tif 000003
【図２】
2004096012.tif 000004
【図３】
2004096012.tif 000005
【図４】
2004096012.tif 000006
【図５】
2004096012.tif 000007
【図６】
2004096012.tif 000008
【図７】
2004096012.tif 000009
【図８】
2004096012.tif 000010