【手続補正書】
【提出日】平成15年12月18日(2003.12.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１及び第２の電源線をそれぞれ有する第１の電源領域及び第２の電源領域を有する半導体集積回路の電源回路であって、
前記第１の電源領域と前記第２の電源領域の間の領域に配置され、前記第１の電源領域の第１の電源線が接続された第１の中継電源線と、
前記第１の電源領域と前記第２の電源領域の間の領域に配置され、前記第２の電源領域の第２の電源線が接続された第２の中継電源線とを有し、
前記第１の中継電源線と前記第２の中継電源線は所定の複数の箇所において相互に接続されていることを特徴とする半導体集積回路の電源回路。
【請求項２】
前記第１の電源線と前記第１の中継電源線とは直交して接続され、
前記第２の電源線と前記第２の中継電源線とは直交して接続されていることを特徴とする請求項１記載の半導体集積回路の電源回路。
【請求項３】
前記第１の電源領域は複数の前記第１の電源線を有し、
前記第２の電源領域は複数の前記第２の電源線を有し、
前記第１の電源線と前記第２の電源線とはピッチが互いに異なることを特徴とする請求項１記載の半導体集積回路の電源回路。
【請求項４】
前記第２の電源領域は前記第１の電源領域を取り囲むように配置され、
前記第１及び第２の中継電源線は、前記第１の電源領域と前記第２の電源領域の間の領域に前記第１の電源領域の外周に沿って配置されていることを特徴とする請求項１記載の半導体集積回路の電源回路。
【請求項５】
前記第１の電源領域は前記第１の電源線と電位が異なる第３の電源線を有し、
前記第２の電源領域は前記第２の電源線と電位が異なる第４の電源線を有し、
前記第１の電源領域と前記第２の電源領域の間の領域に配置され、前記第１の電源領域の第３の電源線が接続された第３の中継電源線と、
前記第１の電源領域と前記第２の電源領域の間の領域に配置され、前記第２の電源領域の第４の電源線が接続された第４の中継電源線とを更に有する半導体集積回路の電源回路であって、
前記第３の電源線と前記第４の電源線とは電位が互いに異なり、前記第３の中継電源線と前記第４の中継電源線は電気的に分離されていることを特徴とする請求項１記載の半導体集積回路の電源回路。
【請求項６】
ピッチの異なる複数の電源線、電位の異なる複数の電源線又はピッチの異なる複数の電源線及び電位の異なる複数の電源線を半導体集積回路に配線する電源回路配線方法において、電位毎に中継電源線を設け、前記電源線を電位毎に該中継電源線に接続し、前記電源線には、該中継電源線を介して電源を供給することを特徴とする半導体集積回路の電源配線方法。
【請求項７】
ａ．セルに電源を供給する電源線を配線する半導体チップの外周に入出力セルを配置し、このセルの配置情報をレイアウトデータベースに記憶する工程と、ｂ．前記半導体チップ内部に電源線の配線に影響を与えるセルを配置し、このセルの配置情報を前記レイアウトデータベースに記憶する工程と、ｃ．前記半導体チップ内部に標準の電源の電位と異なる電位の電源線を配置する場合、異なる電位の電源線を配置する領域を設定し、この設定された領域の情報を前記レイアウトデータベースに記憶する工程と、ｄ．前記半導体チップ内部に標準の電源線のピッチと異なるピッチの電源線を配置する場合、異なるピッチの電源線を配置する領域を設定し、この設定された領域の情報を前記レイアウトデータベースに記憶する工程と、ｅ．前記セルの配置された領域又は電源線の配置される領域の領域間に、中継電源線を配線する工程と、ｆ．前記中継電源線のうち、隣接する領域の中継電源線であって、かつ、同じ電位の中継電源線を相互に接続し、更に、前記セルの配置された領域又は電源線の配置される領域内における電源線を配線する工程とよりなることを特徴とする電源配線方法。
【請求項８】
コンピュータに、ａ．セルに電源を供給する電源線を配線する半導体チップの外周に入出力セルを配置し、このセルの配置情報をレイアウトデータベースに記憶する手順と、ｂ．前記半導体チップ内部に電源線の配線に影響を与えるセルを配置し、このセルの配置情報を前記レイアウトデータベースに記憶する手順と、ｃ．前記半導体チップ内部に標準の電源の電位と異なる電位の電源線を配置する場合、異なる電位の電源線を配置する領域を設定し、この設定された領域の情報を前記レイアウトデータベースに記憶する手順と、ｄ．前記半導体チップ内部に標準の電源線のピッチと異なるピッチの電源線を配置する場合、異なるピッチの電源線を配置する領域を設定し、この設定された領域の情報を前記レイアウトデータベースに記憶する手順と、ｅ．前記セルの配置された領域又は電源線の配置される領域の領域間に、中継電源線を配線する手順と、ｆ．前記中継電源線のうち、隣接する領域の中継電源線であって、かつ、同じ電位の中継電源線を相互に接続し、更に、前記セルの配置された領域又は電源線の配置される領域内における電源線を配線する手順を実行させることを特徴とするプログラムを記録した記録媒体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
【課題を解決するための手段】
請求項１に記載された発明は、第１及び第２の電源線をそれぞれ有する第１の電源領域及び第２の電源領域を有する半導体集積回路の電源回路であって、前記第１の電源領域と前記第２の電源領域の間の領域に配置され、前記第１の電源領域の第１の電源線が接続された第１の中継電源線と、前記第１の電源領域と前記第２の電源領域の間の領域に配置され、前記第２の電源領域の第２の電源線が接続された第２の中継電源線とを有し、前記第１の中継電源線と前記第２の中継電源線は所定の複数の箇所において相互に接続されていることを特徴とする半導体集積回路の電源回路である。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
請求項２に記載された発明は、請求項１記載の半導体集積回路の電源回路において、前記第１の電源線と前記第１の中継電源線とは直交して接続され、前記第２の電源線と前記第２の中継電源線とは直交して接続されていることを特徴とする。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
請求項３に記載された発明は、請求項１記載の半導体集積回路の電源回路において、前記第１の電源領域は複数の前記第１の電源線を有し、前記第２の電源領域は複数の前記第２の電源線を有し、前記第１の電源線と前記第２の電源線とはピッチが互いに異なることを特徴とする。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
請求項４に記載された発明は、請求項１記載の半導体集積回路の電源回路において、前記第２の電源領域は前記第１の電源領域を取り囲むように配置され、前記第１及び第２の中継電源線は、前記第１の電源領域と前記第２の電源領域の間の領域に前記第１の電源領域の外周に沿って配置されていることを特徴とする。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
請求項５に記載された発明は、請求項１記載の半導体集積回路の電源回路において、前記第１の電源領域は前記第１の電源線と電位が異なる第３の電源線を有し、前記第２の電源領域は前記第２の電源線と電位が異なる第４の電源線を有し、前記第１の電源領域と前記第２の電源領域の間の領域に配置され、前記第１の電源領域の第３の電源線が接続された第３の中継電源線と、前記第１の電源領域と前記第２の電源領域の間の領域に配置され、前記第２の電源領域の第４の電源線が接続された第４の中継電源線とを更に有する半導体集積回路の電源回路であって、前記第３の電源線と前記第４の電源線とは電位が互いに異なり、前記第３の中継電源線と前記第４の中継電源線は電気的に分離されていることを特徴とする。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
請求項６に記載された発明は、ピッチの異なる複数の電源線、電位の異なる複数の電源線又はピッチの異なる複数の電源線及び電位の異なる複数の電源線を半導体集積回路に配線する電源回路配線方法において、電位毎に中継電源線を設け、前記電源線を電位毎に該中継電源線に接続し、前記電源線には、該中継電源線を介して電源を供給することを特徴とする半導体集積回路の電源配線方法である。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
請求項７に記載された発明は、ａ．電源線を配線する半導体チップの外周に入出力セルを配置し、このセルの配置情報をレイアウトデータベースに記憶する工程と、ｂ．前記半導体チップ内部に電源線の配線に影響を与えるセルを配置し、このセルの配置情報を前記レイアウトデータベースに記憶する工程と、ｃ．前記半導体チップ内部に標準の電源の電位と異なる電位の電源線を配置する場合、異なる電位の電源線を配置する領域を設定し、この設定された領域の情報を前記レイアウトデータベースに記憶する工程と、ｄ．前記半導体チップ内部に標準の電源線のピッチと異なるピッチの電源線を配置する場合、異なるピッチの電源線を配置する領域を設定し、この設定された領域の情報を前記レイアウトデータベースに記憶する工程と、ｅ．前記セルの配置された領域又は電源線の配置される領域の領域間に、中継電源線を配線する工程と、ｆ．前記中継電源線のうち、隣接する領域の中継電源線であって、かつ、同じ電位の中継電源線を相互に接続し、更に、前記セルの配置された領域又は電源線の配置される領域内における電源線を配線する工程とよりなることを特徴とする電源配線方法である。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
請求項８に記載された発明は、コンピュータに、ａ．セルに電源を供給する電源線を配線する半導体チップの外周に入出力セルを配置し、このセルの配置情報をレイアウトデータベースに記憶する手順と、ｂ．前記半導体チップ内部に電源線の配線に影響を与えるセルを配置し、このセルの配置情報を前記レイアウトデータベースに記憶する手順と、ｃ．前記半導体チップ内部に標準の電源の電位と異なる電位の電源線を配置する場合、異なる電位の電源線を配置する領域を設定し、この設定された領域の情報を前記レイアウトデータベースに記憶する手順と、ｄ．前記半導体チップ内部に標準の電源線のピッチと異なるピッチの電源線を配置する場合、異なるピッチの電源線を配置する領域を設定し、この設定された領域の情報を前記レイアウトデータベースに記憶する手順と、ｅ．前記セルの配置された領域又は電源線の配置される領域の領域間に、中継電源線を配線する手順と、ｆ．前記中継電源線のうち、隣接する領域の中継電源線であって、かつ、同じ電位の中継電源線を接続し、更に、前記セルの配置された領域又は電源線の配置される領域内における電源線を配線する手順を実行させることを特徴とするプログラムを記録した記録媒体である。


【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
上述の如く本発明の実施の形態によれば、次に述べる種々の効果を実現することができる。
電源供給の中継を行う中継電源線を設け、半導体上のセルに電源を供給する電源線には中継電源線を介して電源を供給することにより、効率の良い配線を行い、Ｉ／Ｏセルとの接続回線数を減少させ、その結果、信号配線又は電源配線の自由度を上げた複数の異電位、異電源ピッチ又は異電位及び異電源ピッチを有する電源線を配線する半導体集積回路の電源回路を提供することができる。
また、電源線と中継電源線とを直交して接続することにより、各電源線及び各中継電源線を、夫々平行に配線し、電源線と中継電源線を効率よく整然と配線することができる。
また、半導体集積回路に複数の電源領域を設け、更に電源領域に対して、電位毎に一又は複数の中継電源線を設けることにより、領域を単位として配線を行い、設置するセルに応じて、柔軟に電源配線を行うことができる。
また、中継電源線を電源領域の外周又は隣接する電源領域の間に設けたことにより、中継電源線の配線による、信号配線又は電源配線の自由度を上げることができる。
また、隣接する電源領域の一方の電源領域が他方の電源領域の外周に位置する場合であっても、信号配線又は電源配線の自由度を上げ、複数の異電位、異電源ピッチ又は異電位及び異電源ピッチを有する電源線を配線する半導体集積回路の電源回路を提供することができる。
また、同じ電位の中継電源線を相互に接続することにより、Ｉ／Ｏセルとの接続回線を少なくでき、信号配線又は電源配線の自由度を損なうことを最小にすることができる。
また、隣接する電源領域の中継電源線を複数箇所において接続することにより、電源供給の経路を複数とし、その結果、個々の電源線に流れる電流を少なくし、電源線の幅を狭くすることができる。
また、半導体集積回路に配線する電源回路配線方法において、電位毎に中継電源線を設け、前記電源線を電位毎に該中継電源線に接続し、前記電源線には、該中継電源線を介して電源を供給することにより、効率の良い配線を行い、Ｉ／Ｏセルとの接続回線数を減少させ、その結果、半導体集積回路の配線において、信号配線又は電源配線の自由度を上げることができる。
また、半導体チップ内部に標準の電源の電位と異なる電位の電源線を配置する場合、異なる電位の電源線を配置する領域を設定し、この設定された領域の情報をレイアウトデータベースに記憶する工程と、半導体チップ内部に標準の電源線のピッチと異なるピッチの電源線を配置する場合、異なるピッチの電源線を配置する領域を設定し、この設定された領域の情報をレイアウトデータベースに記憶する工程を設けることにより、特に、半導体集積回路の電源回路における電源の配線方法において、電源配線のための手数を削減し、信号配線又は電源配線の自由度を上げた複数の異電位、異電源ピッチ又は異電位及び異電源ピッチを有する電源線を配線することができる。
また、前記半導体チップ内部に標準の電源の電位と異なる電位の電源線を配置する場合、異なる電位の電源線を配置する領域を設定し、この設定された領域の情報をレイアウトデータベースに記憶する手順と、前記半導体チップ内部に標準の電源線のピッチと異なるピッチの電源線を配置する場合、異なるピッチの電源線を配置する領域を設定し、この設定された領域の情報をレイアウトデータベースに記憶する手順を設けることにより、半導体集積回路の電源回路における電源の配線において、電源配線のための手数を削減し、信号配線又は電源配線の自由度を上げた複数の異電位、異電源ピッチ又は異電位及び異電源ピッチを有する電源線を配線することができる電源配線方法の手順が記録されたプログラムを記録した記憶媒体を提供することができる。
【発明の効果】
上述の如く本発明によれば、電源配線のための手数を削減し、信号配線又は電源配線の自由度を損なうことなく、複数の異電位又は異電源ピッチを有する電源線を配線する半導体集積回路の電源回路を提供することができる。