(57)【要約】【課題】バンプと封止枠とを精度よく形成でき、確実な接合性および封止性とが得られる電子部品の製造方法を提供する。【解決手段】一主面にＩＤＴ電極３と端子電極４とを有するＳＡＷ素子１と、一主面に接合電極１１を有する接合基板１０とを備え、ＳＡＷ素子と接合基板とをバンプ５を介して接合させて電気的導通を得るとともに、ＳＡＷ素子と接合基板とを封止枠６を介して接合させて中空封止する電子部品の製造方法である。ＳＡＷ素子１の主面上にバンプおよび封止枠に対応した開口を持つレジストパターン４１を形成し、レジストパターンの上に密着層４２、バリアメタル層４３、はんだ層４４となる金属を順次堆積し、ＳＡＷ素子１上のレジストパターン４１を除去することで、バンプ５と封止枠６とを同時形成する。ＳＡＷ素子のバンプ５と封止枠６とを接合基板１０の接合電極１１，１２に接合する際、はんだ層４４を加熱溶融させることで合金化させる。【選択図】      図４
2004194290.tif 000002
【特許請求の範囲】
【請求項１】
一主面に機能部と端子電極とを有する電子素子と、一主面に上記電子素子の端子電極と対応する接合電極を有する接合基板とを備え、
上記電子素子の上記主面と上記接合基板の上記主面とを対面させ、上記電子素子の端子電極と接合基板の接合電極とをバンプを介して接合させて電気的導通を得るとともに、上記電子素子と接合基板とを上記機能部とバンプとを取り囲む封止枠を介して接合させて機能部とバンプとを中空封止する電子部品の製造方法において、
上記電子素子および上記接合基板の一方の上記主面上に、上記バンプ形成位置および封止枠形成位置に対応した開口を持つレジストパターンを形成する工程と、
上記レジストパターンの上に密着層、バリアメタル層、はんだ層となる金属を順次堆積する工程と、
上記レジストパターンを除去することで、上記電子素子および上記接合基板の一方の上記主面上に、バンプと封止枠とを同時形成する工程と、
上記電子素子および上記接合基板の他方の上記主面上に、上記封止枠と対向する金属層を形成する工程と、
上記電子素子と接合基板とをバンプと封止枠を介して接合させる工程であって、上記はんだ層を加熱溶融させ、はんだ層を構成する金属を合金化させるか、はんだ層とこのはんだ層に隣接する金属層とを合金化させて、金属接合する工程と、を含むことを特徴とする電子部品の製造方法。
【請求項２】
上記電子素子および上記接合基板の他方の上記主面上に、上記封止枠と対向する金属層を形成する工程は、
上記主面上に、上記バンプ形成位置および封止枠形成位置に対応した開口を持つレジストパターンを形成する工程と、
上記レジストパターンの上に密着層、バリアメタル層、はんだ層となる金属を順次堆積する工程と、
上記レジストパターンを除去することで、上記主面上にバンプと封止枠とを同時形成する工程と、を含むことを特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
上記電子素子の主面上に形成される封止枠の幅と、上記接合基板の主面上に形成される封止枠の幅とが異なり、幅の狭い方の封止枠を構成するバリアメタル層の厚みが、幅が広い方の封止枠を構成するバリアメタル層の厚みより大きいことを特徴とする請求項２に記載の電子部品の製造方法。
【請求項４】
上記はんだ層は、主体となるＳｎと、Ａｕ，Ａｇ，Ｃｕ，Ｚｎ，Ｓｉ，Ｇｅ，Ｐｂ，Ｉｎ，Ｂｉ，Ｓｂのうち１つ以上の金属とを含んでおり、
上記はんだ層を構成する上記２つ以上の金属は層状に堆積させて形成されたものであり、
上記２つ以上の金属を堆積させたはんだ層を加熱溶融させて合金化させることを特徴とする請求項１に記載の電子部品の製造方法。
【請求項５】
上記はんだ層はＳｎよりなり、
上記バリアメタル層はＡｕ，Ａｇ，Ｎｉ，Ｃｕのいずれかよりなり、
上記はんだ層を加熱溶融させて、はんだ層とバリアメタル層を構成する金属の一部とを合金化させることを特徴とする請求項１ないし３のいずれかに記載の電子部品の製造方法。
【請求項６】
上記バンプおよび封止枠と対向する電極および金属層は、その表層部がＡｕ，Ａｇ，Ｎｉ，Ｃｕのいずれかの金属よりなり、
上記はんだ層を加熱溶融させることで、はんだ層と対向する電極および金属層の表層部の金属とを合金化させることを特徴とする請求項１に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品の製造方法、特に通信分野における弾性表面波フィルタや圧電薄膜共振子を用いた圧電フィルタ、光信号変調デバイス、高周波デバイスなどの素子を接合基板にフリップチップ実装し、中空封止してなる電子部品の製造方法に関する。
【背景技術】
【０００２】
近年の電子機器の小型化、軽量化により、電子部品に対しても多機能化が要求されている。このような背景の中、携帯電話機等の通信装置に使用される弾性表面波装置としての弾性表面波フィルタ（以下ＳＡＷフィルタという）および圧電薄膜共振子を利用した圧電フィルタ（以下ＢＡＷフィルタという）等の圧電部品に対しても同様に小型化、軽量化が求められている。
【０００３】
ＢＡＷフィルタは、開口部または凹部を有するＳｉ基板と、この開口部または凹部上に形成されている少なくとも１層以上の圧電薄膜（例えば、ＺｎＯやＡｌＮからなる）を有する薄膜部の上下面を少なくとも一対の上部電極および下部電極を対向させて挟む構造の振動部とを有する圧電共振子や、Ｓｉ基板に開口部や凹部を設けることなく、下部電極とＳｉ基板との間に空間を形成してなる圧電共振子を、梯子型またはラティス型に構成したものである。このような圧電フィルタにおいては、振動部で発生する厚み縦振動を利用するため、振動空間を確保すると共に、振動部を水分や埃などから保護する必要がある。
【０００４】
また、ＳＡＷフィルタは、水晶やＬｉＴａＯ3 、ＬｉＮｂＯ3 等の圧電基板上にＡｌなどの金属からなる一対のくし型電極部（インターデジタルトランスデューサ、以下、ＩＤＴと略記する）を配置したものである。このような弾性表面波フィルタにおいては、くし型電極部や圧電基板の弾性表面波の伝搬部分などの振動空間を確保すると共に、くし型電極部を水分や埃などから保護する必要がある。
【０００５】
上記のＢＡＷフィルタおよびＳＡＷフィルタでは、アルミナなどのセラミックからなるパッケージの底面にダイボンド剤を塗布し、ＢＡＷフィルタおよびＳＡＷフィルタの素子をダイボンドでパッケージに搭載し、パッケージ内部の端子と素子の電極とをワイヤボンディングにより接続した後、パッケージをリッドによって封止していた。また、上記のＢＡＷフィルタおよびＳＡＷフィルタは、小型化のために、アルミナなどからなるパッケージの底面に電極ランドを形成し、ＢＡＷフィルタおよびＳＡＷフィルタの素子をパッケージにフリップチップボンディングで搭載し、パッケージをリッドによって封止することも行われていた。
【０００６】
しかし、上記のような構造では、ＢＡＷフィルタおよびＳＡＷフィルタの素子を小型化したところで、パッケージが小型化されない限り、ＢＡＷフィルタおよびＳＡＷフィルタの小型化・低背化ができないという問題があった。また、小型のパッケージにかかるコストが高いという問題もあった。さらに、特にＢＡＷフィルタでは、振動部が基板の開口部または凹部に形成されているため、素子のダイシング、実装時の素子のピックアップ、ダイボンドなどの工程における衝撃によって、振動部の破壊が発生するという問題があった。そこで、近年、チップサイズパッケージのＢＡＷフィルタおよびＳＡＷフィルタが提案されている。
【０００７】
チップサイズパッケージのＳＡＷフィルタとして、ＳＡＷフィルタの素子（ＳＡＷ素子）を接合基板に実装した構造が知られている。このＳＡＷ素子を接合基板に実装し、パッケージするときに必要な条件として次のものがある。
（１）ＳＡＷ素子を形成するＩＤＴ（主成分Ａｌ）を周囲環境から遮断し腐食させない中空封止構造。
（２）ＳＡＷ素子の電極から接合基板への電気的な導通。
【０００８】
上記の条件を満たす弾性表面波デバイスの実装構造として、特許文献１および２に記載のものが提案されている。
特許文献１には、ＳＡＷ素子を接合基板にバンプを介してフリップチップ接合するとともに、ＩＤＴ電極やバンプを取り囲む封止枠を接合させて、振動空間を確保しかつ気密封止した弾性表面波デバイスが開示されている。この場合は、バンプおよび封止枠が共にはんだで構成されており、クリーム半田の状態でスクリーン印刷法により接合基板に同時形成した後、溶融し固化させたものである。そして、ＳＡＷ素子を接合基板上に置き、バンプをＳＡＷ素子の入出力電極に接触させ、バンプを加熱加圧して入出力電極に接合させると同時に、はんだ封止枠を素子側シールリングに接合させたものである。
【０００９】
特許文献２も、同じくＳＡＷ素子を接合基板にフリップチップ接合し、かつＩＤＴやバンプを囲むはんだ封止枠を接合させて、気密封止するものである。すなわち、ＳＡＷ素子の表面に入出力電極とシールリングとを設け、接合基板には取出電極とシールリングとを設け、取出電極の上にバンプを形成し、接合基板側シールリング上にはんだ封止枠を設けたものである。バンプはワイヤーボンディング法によって取出電極の上に形成し、はんだ封止枠ははんだペーストを基板側シールリング上に印刷し、リフロー後、洗浄することで形成している。
【００１０】
特許文献１，２では、接合基板側にはんだ封止枠を形成し、かつはんだ封止枠の形成に印刷法を用いているため、次のような問題がある。
上記はんだ封止枠は接合基板が集合基板の状態で形成されるが、接合基板側へはんだを印刷するときに、集合基板上の電極累積ピッチ精度と印刷用メタルマスクの精度との整合性をとらねばならず、封止枠の微細化が困難になる。そのため、素子が大きくなり、取り個数が少なくなる。
また、印刷時に集合基板の反りや、電極厚みバラツキに起因する印刷量バラツキが発生し、リフロー後のバンプ高さバラツキが出て接合不良が発生する。さらに、リフロー時、コーナー部にはんだが凝集して盛り上がり、はんだ高さバラツキが出て、封止不良が発生する。
上記問題を解決するため、素子が多数個形成されたウエハ上にはんだペーストを印刷し、リフローすることにより、はんだ封止枠を形成する方法も考えられるが、その課題として、はんだ封止枠の精度が出ない、印刷マスクがウエハ表面の電極を傷つけ、特性劣化させる、印刷時のスキージ印圧やはんだをリフローするときの熱でウエハが割れてしまう、などの問題が発生する。
【００１１】
特許文献３は、ＳＡＷ素子を接合基板にフリップチップ接合し、かつＩＤＴやバンプを囲む封止枠を接合させて、気密封止するものである。すなわち、ＳＡＷ素子の表面に入出力電極とシールリングとをリフトオフ法により形成し、入出力電極とシールリングの上にそれぞれバンプと封止枠とをリフトオフ法により形成する。
バンプおよび封止枠は、例えばニッケルと金との２層構造としている。一方、接合基板には取出電極とシールリングとを設ける。基板のシールリングは例えば金をシール印刷することにより形成する。その後、ＳＡＷ素子を基板に仮圧着し、その後、リフローさせて接合するものである。
【００１２】
特許文献３の場合には、印刷法ではなくリフトオフ法を用いているので、上記のような問題はないが、バンプや封止枠として融点がはんだに比べて高温となる金を用いているので、リフロー時に非常に高温になり、ＳＡＷ素子の特性劣化などの問題を招く恐れがあるとともに、金の使用量が多く、コスト上昇を招く欠点がある。
また、所定の厚みの金をリフトオフする場合、金の成膜時の応力が大きいため、リフトオフ用のレジストパターンの変形が大きく、バンプや封止枠のパターンずれが発生する可能性がある。
さらに、ＳＡＷ素子の表面に予めシールリングを設け、その上に封止枠を形成するため、その位置合わせに精度が要求されるとともに、シールリングの幅を封止枠より広くせざるをえず、ＳＡＷ素子が大型になる欠点がある。
【００１３】
また、チップサイズパッケージのＢＡＷフィルタとして、ＢＡＷフィルタの素子（ＢＡＷ素子）を接合基板と接合した構造が知られている。このＢＡＷ素子を接合基板に実装し、パッケージするときに必要な条件として、ＳＡＷフィルタと同様に次のものがある。
（１）ＢＡＷ素子を形成する上部電極及び下部電極を周囲環境から遮断し腐食させない中空封止構造。
（２）ＢＡＷ素子の電極から接合基板への電気的な導通。
上記の条件を満たすＢＡＷデバイスの実装構造として、特許文献４および５に記載のものが提案されている。
【００１４】
特許文献４には、ＢＡＷ素子を接合基板にバンプを介してフリップチップ接合するとともに、振動部やバンプを取り囲むシール部材（封止枠に相当）を接合させて、振動空間を確保しかつ気密封止したＢＡＷフィルタが開示されている。この場合は、シール部材（封止枠に相当）が鉛ガラス等の低融点ガラス又はクリーム半田で構成されている。
特許文献４では、シール部材（封止枠に相当）に低融点ガラスを用いている場合、次のような問題がある。まず、鉛ガラス等の低融点ガラスは環境上問題となる鉛を含有するため、使用することが好ましくない。しかし、環境の問題を考慮し、鉛を含有していないガラスでは、融点が約４００℃以上と高くなり、製造工程において、ＢＡＷ素子の上部電極、下部電極及び圧電薄膜にダメージを与えてしまう。更に、低融点ガラスは強度が十分ではないため、ＢＡＷ素子の基板と接合基板の線膨張係数が異なる場合、その差によるひずみを吸収することが出来ない。一方、シール部材（封止枠に相当）にクリーム半田を用いている場合は、特許文献１，２と同様に印刷における問題がある。
【００１５】
特許文献５には、ガスケット（封止枠に相当）を備え、振動部を保護するためのマイクロキャップ（接合基板に相当）を、冷間圧接ボンディングによりＢＡＷ素子に接合させて、振動空間を確保しかつ気密封止したＢＡＷフィルタが開示されている。この場合は、ガスケット（封止枠に相当）は金で構成されている。
特許文献５では、ガスケット（封止枠に相当）を備えるマイクロキャップ（接合基板に相当）を、冷間圧接ボンディングによりＢＡＷ素子に接合させている。冷間圧接ボンディングでは、相当の圧力がＢＡＷ素子にかかるため、圧力によりＢＡＷ素子の振動部が破壊されたり、ＢＡＷ素子の基板がダメージを受けるという問題がある。また、冷間圧接ボンディングは、ＢＡＷ素子の基板の平坦度が高くなければ、封止することが難しく、歩留まり悪いと共に、ＢＡＷ素子の基板上にわずかな塵などがあると、周縁部を均一に圧接することが難しく、最悪ウエハ割れなどに至るという問題もある。
【特許文献１】特開平４−２９３３１０号公報
【特許文献２】特開２０００−７７９７０号公報
【特許文献３】特開平９−１６２６９０号公報
【特許文献４】特開平７−２８３３３４号公報
【特許文献５】特開２００１−６８５８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
そこで、本発明の目的は、バンプと封止枠とを精度よく形成でき、確実な接合性および封止性とが得られる電子部品の製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、請求項１に係る発明は、一主面に機能部と端子電極とを有する電子素子と、一主面に上記電子素子の端子電極と対応する接合電極を有する接合基板とを備え、上記電子素子の上記主面と上記接合基板の上記主面とを対面させ、上記電子素子の端子電極と接合基板の接合電極とをバンプを介して接合させて電気的導通を得るとともに、上記電子素子と接合基板とを上記機能部とバンプとを取り囲む封止枠を介して接合させて機能部とバンプとを中空封止する電子部品の製造方法において、上記電子素子および上記接合基板の一方の上記主面上に、上記バンプ形成位置および封止枠形成位置に対応した開口を持つレジストパターンを形成する工程と、上記レジストパターンの上に密着層、バリアメタル層、はんだ層となる金属を順次堆積する工程と、上記レジストパターンを除去することで、上記電子素子および上記接合基板の一方の上記主面上に、バンプと封止枠とを同時形成する工程と、上記電子素子および上記接合基板の他方の上記主面上に、上記封止枠と対向する金属層を形成する工程と、上記電子素子と接合基板とをバンプと封止枠を介して接合させる工程であって、上記はんだ層を加熱溶融させ、はんだ層を構成する金属を合金化させるか、はんだ層とこのはんだ層に隣接する金属層とを合金化させて、金属接合する工程と、を含むことを特徴とする電子部品の製造方法を提供する。
【００１８】
本発明では、印刷法ではなく、堆積法を用いてバンプおよび封止枠を電子素子上または接合基板上に形成するので、封止枠の微細化が可能となるとともに、バンプや封止枠の高さばらつきを小さくでき、高精度なバンプおよび封止枠を形成できる。また、特性劣化やウエハの割れといった不具合を解消できる。さらに、バンプおよび封止枠を同時形成することで、工程を短縮できる。
また、はんだ封止枠を形成するために、電子素子上または接合基板上に事前にシールリングのような電極を形成することなく、封止枠を直接形成しているため、封止枠を必要最小限の幅に形成でき、素子あるいは基板の小型化が可能になる。
【００１９】
バンプおよび封止枠は、密着層、バリアメタル層、はんだ層の３層構造よりなる。密着層は電子素子または接合基板との密着性を確保するものであり、Ｔｉ，ＮｉＣｒ，Ｃｒなどが使用される。バリアメタル層は密着層や下地となる電極を構成する金属のはんだ中への拡散（はんだ食われ）を防止することを主たる目的としており、Ｃｕ，Ｎｉ，Ｐｔ，Ｐｄ，Ｔｉ、およびそれらの合金や積層体でもよい。
はんだ層には主にＳｎが使用されるが、はんだ層は接合時の熱によって加熱溶融され、はんだ層を構成する金属、あるいは隣接する金属層とＣｕＳｎ，ＳｎＡｇ，ＡｕＳｎ，ＮｉＳｎなどの高融点の合金となる。そのため、電子部品をマザーボード等に実装する際、バンプおよび封止枠を構成する金属が再溶融するのを防止できる。また、合金化することによって、耐蝕性や耐摩耗性など、単一の金属層のみでは得られなかった特性を得ることができる。接合時の温度を、ＡｕとＡｕの接合や、低融点ガラスによる接合に比べて低くすることができるので、高温による電子素子の特性悪化を防ぐことが出来る。
特許文献３のように、Ａｕ同士を接合する場合には、Ａｕ同士が溶融して金属接合するのみであり、別の特性を有する合金が形成される訳ではない。これに対し、本発明では単一組成の金属とは異なる優れた特性を持つ合金が形成される点を特徴としている。そのため、確実な接合性と封止性とが得られる。
【００２０】
３層構造の金属層を蒸着法、スパッタリング法、ＣＶＤ法、めっき法など用いた堆積法により形成しているので、電子素子や接合基板を損傷せずに安定したバンプおよび封止枠を形成することができる。
はんだ層を堆積したとき、Ａｕに比べて成膜時の応力が小さいため、リフトオフ用のレジストパターンの変形が小さく、バンプや封止枠のパターンずれを小さくすることができる。つまり、高精度のバンプや封止枠を形成できる。
なお、端子電極上または接合電極上にバンプが形成されるが、バンプが電極上に完全に載っている必要はなく、バンプの一部が電極上に接触しておれば、電気的導通が得られるし、またバンプと電子素子または接合基板との密着性も得られる。なお、封止枠の一部が電極上に接触していてもよい。
【００２１】
請求項２のように、上記電子素子および上記接合基板の他方の上記主面上に、上記封止枠と対向する金属層を形成する工程は、上記主面上に、上記バンプ形成位置および封止枠形成位置に対応した開口を持つレジストパターンを形成する工程と、上記レジストパターンの上に密着層、バリアメタル層、はんだ層となる金属を順次堆積する工程と、上記レジストパターンを除去することで、上記主面上にバンプと封止枠とを同時形成する工程とを含んでもよい。
つまり、電子素子と接合基板の両方に、対向するバンプおよび封止枠を、密着層、バリアメタル層、はんだ層からなる金属層をリフトオフすることによって同時形成したものである。そのため、電子素子と接合基板との接合時に両方のはんだ層が溶融一体化し、安定した金属接合が得られる。
【００２２】
請求項３のように、電子素子と接合基板の両方にバンプおよび封止枠を同時形成した場合に、電子素子の主面上に形成される封止枠の幅と、接合基板の主面上に形成される封止枠の幅とが異なり、幅の狭い方の封止枠を構成するバリアメタル層の厚みが、幅が広い方の封止枠を構成するバリアメタル層の厚みより大きいのがよい。
電子素子と接合基板とを接合した時、接合荷重により、余剰となったはんだが流れ出すことがある。この流れ出しが生ずると、後のダイシング時のブレード偏摩耗を生じさせてチッピングを増大させたり、封止枠とバンプ部の間や、封止枠及びバンプと上下電極部などの間でショートし、特性劣化を招く。
そこで、はんだの流れ出しを抑止するため、電子素子と接合基板の一方のバリアメタル層の厚みを厚くし、他方の封止枠の幅を広くした。これは、厚いバリアメタル層が接合時に溶融しないためスペーサとして働き、接合金属層が薄くなって余剰はんだが流れ出しても、電極幅が広い方の電極上にのみ濡れて流れ出すが、濡れ性の差を利用して電極幅が狭い方の電極外には流れ出さないようにするためである。このように流れ出しを規制することで、接合形状の均一化が図れ、封止の歩留まりが向上する。
【００２３】
請求項４のように、はんだ層は、主体となるＳｎと、Ａｕ，Ａｇ，Ｃｕ，Ｚｎ，Ｓｉ，Ｇｅ，Ｐｂ，Ｉｎ，Ｂｉ，Ｓｂのうち１つ以上の金属とを含んでおり、はんだ層を構成する上記２つ以上の金属は層状に堆積させて形成されたものであり、２つ以上の金属を堆積させたはんだ層を加熱溶融させて合金化させるのがよい。
Ｓｎのような１つの金属だけではんだ層を構成することも可能であるが、低温脆性の性質があり、零下温度の環境では結晶が崩壊する。そこで、はんだ層を複数の金属の積層構造とし、接合時にはんだ合金を得ることで、合金蒸着のような難しい加工を必要とせずに、単一組成はんだの問題を解消できる。
また、はんだ合金を得ると同時に接合させることで、一部の金属がはんだに溶解してはんだの新生面を露出させることが可能となり、対向する電極（または金属層）にはんだ濡れを生じさせることができ、良好なはんだ接合、はんだ封止が行える。
【００２４】
請求項５のように、はんだ層はＳｎよりなり、バリアメタル層はＡｕ，Ａｇ，Ｎｉ，Ｃｕのいずれかよりなり、はんだ層を加熱溶融させて、はんだ層とバリアメタル層を構成する金属の一部とを合金化させてもよい。
はんだ層を他の金属層とを合金化させる方法として種々の方法があるが、はんだ層とその下層のバリアメタル層の一部とを合金化させれば、Ｓｎ合金が形成され、耐熱性、耐蝕性などの優れた特性が得られるとともに、はんだ層とバリアメタル層とが強固に接合される。
【００２５】
請求項６のように、バンプおよび封止枠と対向する電極および金属層は、その表層部がＡｕ，Ａｇ，Ｎｉ，Ｃｕのいずれかの金属よりなり、はんだ層を加熱溶融させることで、はんだ層と対向する電極および金属層の表層部の金属とを合金化させてもよい。
電子素子と接合基板との接合時に、バンプおよび封止枠の上層を構成するはんだ層と、対向する電極および金属層とを当接させて加熱することにより、はんだ層が加熱溶融される。この時、はんだ層と電極および金属層の表層部に設けられたＡｕ，Ａｇ，Ｎｉ，Ｃｕの金属とが合金化され、金属接合される。
これにより、はんだ層を構成する金属より耐熱性、耐蝕性などに優れた合金が形成され、しかもはんだ層と対向する電極および金属層とが確実に金属接合され電気的および機械的特性に優れたチップサイズパッケージの電子部品が得られる。
【発明の効果】
【００２６】
以上の説明で明らかなように、本発明では、電子素子および接合基板の少なくとも一方の上にバンプと封止枠とをリフトオフ法を用いて同時形成しているので、微細かつ高精度な封止枠とバンプとを形成することができる。また、はんだ封止枠を形成するために、電子素子または接合基板上に事前にシールリングのような電極を形成することなく、封止枠を直接形成できるので、製造工程が簡単になり、位置合わせが容易になるとともに、封止枠を必要最小限の幅に形成できるので、電子部品の小型化が可能になる。
バンプおよび封止枠は、密着層、バリアメタル層、はんだ層の３層構造よりなり、密着層で電子素子または接合基板との密着性を確保すると同時に、バリアメタル層によって密着層のはんだ食われを防止しているので、接合不良や封止不良を低減できる。
さらに、接合時の熱ではんだ層を加熱溶融させることで、はんだ層と隣合う金属とを合金化させるので、単一組成のはんだ層では得られなかった優れた特性を得ることができ、信頼性の高い封止型電子部品を得ることができる。また、接合時の温度を、ＡｕとＡｕの接合や、低融点ガラスによる接合に比べて低くすることができるので、高温による電子素子の特性悪化を防ぐことが出来る。
【発明を実施するための最良の形態】
【００２７】
以下に、本発明の実施の形態を、実施例を参照して説明する。
【実施例１】
【００２８】
図１，図２は本発明にかかる電子部品の第１実施例である弾性表面波デバイスを示す。
弾性表面波デバイスは、弾性表面波素子（以下、ＳＡＷ素子と呼ぶ）１と、接合基板１０と、ＳＡＷ素子１の周囲をコートする樹脂２０とで構成されている。
【００２９】
ＳＡＷ素子１は、圧電性を持つ水晶、ＬｉＴａＯ3 、ＬｉＮｂＯ3 、ＬｉＢ4 Ｏ7 等の基板２を備えており、基板２の一主面には、櫛歯状のＩＤＴ電極３と、その周辺に電気的導通を得るための端子電極４と、端子電極４の上に一部または全部が載っているはんだバンプ５と、バンプ５とＩＤＴ電極３とを取り囲むように設けられたはんだ封止枠６とが形成されている。この例では、はんだ封止枠６の寸法を幅７０μｍ、厚み２０μｍ、バンプ５の寸法をφ７０μｍ、厚み２０μｍとした。この厚み２０μｍは接合させる電極の凹凸を吸収させ、かつ、熱衝撃疲労による破壊を起さない寸法から決めた。また、７０μｍのバンプ径や封止幅は、接合基板１０側に形成される電極の形成精度と、フリップチップ実装時の位置決め精度から、確実に接合できる寸法に設定した。
【００３０】
接合基板１０は多層セラミック基板であり、その上面にバンプ５を接合するためのバンプ用接合電極１１と、はんだ封止枠６を接合するための封止枠用接合電極１２とが形成されている。ここでは、バンプ用接合電極はφ７０μｍの円形、封止枠用接合電極は７０μｍ幅の矩形枠状に形成した。接合基板１０の下面には、マザーボードとＳＭＴ接合するための外部電極１３が設けられ、接合電極１１はＶＩＡ電極１４や内層配線１５を経由して外部電極１３に接続されている。なお、電気特性を維持するために、はんだ封止枠６と接合される封止枠用接合電極１２をＶＩＡ電極１４や内層配線１５を介してアース用外部電極１３ａに接続してもよい。接合電極１１，１２や外部電極１３は、はんだ実装性を考慮し、接合基板１０の電極表面に２μｍの厚みでＮｉ無電解メッキし、さらに０．５μｍの厚みでＡｕ無電解メッキを施すのがよい。図１では接合基板１０が２層のセラミック基板で構成されているが、単層や３層以上であってもよく、材質もセラミックでなく、樹脂やガラスでもよい。また、ＳＡＷ素子１を複数個実装したり、多層セラミック基板１０内にＬ，Ｃ，Ｒといった受動素子を形成したり、多層セラミック基板１０上のＳＡＷ素子１が実装されない領域に他の表面実装部品を実装したりして、多機能モジュールを形成してもよい。
【００３１】
ＳＡＷ素子１に形成されたバンプ５と封止枠６は接合基板１０にはんだ接合され、ＳＡＷ素子１は接合基板１０上にフリップチップ接合される。はんだ封止枠６の厚みにより中空を得るとともに、はんだバンプ５により電気的導通を得る。さらに、はんだ封止枠６とＳＡＷ素子１と接合基板１０とにより、ＩＤＴ電極３を保護する気密封止を得ている。
はんだ接合・封止されたＳＡＷ素子１上には樹脂２０がコーティングされ、ＩＤＴ電極３を保護する気密封止は一層確実になるとともに、ＳＡＷ素子１と接合基板１０との固着強度が確保される。コート樹脂２０として、本実施例では紫外線硬化樹脂を用いた。コート樹脂２０は、ＳＡＷ素子１の割れや欠けを防止するとともに、製品印字のために用いられ、エポキシ樹脂、シリコン樹脂、ポリイミド樹脂などを用いることができる。電気特性上、電磁シールドが必要なら、導電性粒子を混入させた導電性接着剤を用い、はんだ封止枠６と接着させて接地させてもよい。
【００３２】
上記弾性表面波デバイスのうち、ＳＡＷ素子１は図３のようにして製作される。
まず、図３（ａ）のように、水晶、ＬｉＴａＯ3 、ＬｉＮｂＯ3 、ＬｉＢ4Ｏ7 等の圧電基板２上に、フォトレジスト３０を全面に塗布する。
そし、図３（ｂ）のように、フォトリソグラフィー技術を用いて、フォトレジスト３０を露光、現像することにより、ＩＤＴ電極３、端子電極４など電極膜を形成したい部分に開口を有するリフトオフ用レジストパターン３１を形成する。
続いて、図３（ｃ）のように、蒸着やスパッタリングなどの手法を用いてレジストパターン３１上に電極材料（Ａｌ）よりなる電極膜３２を形成する。
次に、図３（ｄ）のように、リフトオフを行い、レジストパターン３１とその上に付着した不要な電極膜３２を除去することで、圧電基板２上にＩＤＴ電極３および端子電極４を含む電極パターンを形成する。
なお、ＩＤＴ電極３や端子電極４の形成方法は、フォトリソグラフィープロセスに限らず、成膜〜レジストパターニング〜エッチング〜レジスト剥離というエッチングプロセスを用いてもよい。この際、ＩＤＴ電極３の腐食の抑制のため、特性阻害しない程度の薄いパッシベーション膜（ＳｉＯ2 ，ＳｉＮ等）を設けてもよい。
【００３３】
次に、上記のように電極３，４を形成したＳＡＷ素子１の上に、バンプ５と封止枠６とを形成する方法を図４（ａ）〜（ｅ）に示す。
図４（ａ）は図３に示す方法でＩＤＴ電極３等のパターンが形成されたＳＡＷ素子１を示す。
まず、図４（ｂ）のように、ＩＤＴ電極３等のパターンが形成されたＳＡＷ素子１上に、リフトオフ用のネガ型フォトレジスト４０を全面に塗布する。塗布厚は、後述する３層の金属層４２〜４４の厚みの総和より厚くなるように、例えば５０μｍとする。
次に、フォトレジスト４０をバンプ５および封止枠６を形成する部分が遮光するようなフォトマスクを用いて露光し、現像液により非露光部を除去（現像）する。これにより、図４（ｃ）のように、バンプ５および封止枠６に対応した部分が開口したネガレジストパターン４１が形成される。このとき、ネガレジストパターン４１の開口が断面逆テーパ形状となるような、フォトリソグラフィー条件にする。
続いて、レジストパターン４１の上に、電子ビーム蒸着成膜法により、図４の（ｄ）のように密着層４２とバリアメタル層４３とはんだ層４４を順次成膜する。まず、密着層４２としてＴｉを５０ｎｍの厚みで、続いてバリアメタル層４３としてＮｉを１．２μｍの厚みで、続いてはんだ層４４としてＳｎを主体としＣｕを添加した膜を２０μｍの厚みで成膜する。ここでは、膜と膜の密着性を確保するため、真空破壊することなく、連続して成膜した。密着層４２にＴｉ、バリアメタル層４３にＮｉを用いた場合には、ＳＡＷ素子１の圧電基板２との確実な密着が得られ、はんだ喰われによる密着不良を防止し、接合不良・気密封止不良が減る。密着層４２には、Ｔｉの他に、Ａｌ、Ｎｉ、Ｃｒ、Ｃｕまたはこれらの合金などを用いることができる。また、バリアメタル層４３は、ＮｉのほかにＡｌ、Ｃｕ、Ｐｔ、Ｐｄ、それらを主成分とする合金など、はんだ層４４の拡散防止膜として作用する材料であればよい。はんだ層４４には、Ｓｎ系の合金のほかに、ＰｂやＡｕを主成分とする合金ろう等、接合基板１０の電極材料と問題ない接続が行える材料であれば良い。
続いて、ＳＡＷ素子１を剥離液槽の中に入れ、不要レジストおよび蒸着膜を除去するためリフトオフを行い、さらに剥離液を除去するためにＳＡＷ素子１を水洗する。上記プロセスにより、図４（ｅ）のように、電極パターン３，４と、バンプ５および封止枠６が形成されたＳＡＷ素子１が得られる。
【００３４】
上記のように、リフトオフ蒸着プロセスによりバンプ５および封止枠６を形成すれば、バンプ５と封止枠６の同時形成、およびバンプ５，封止枠６の小型化が可能である。勿論、本プロセスは通常のＳＡＷ素子と同様に、集合基板状態（ウエハ）で行う。
また、はんだ形成を蒸着により行なっているので、ウエハの温度上昇が小さく、従来のようにはんだ印刷後のリフローのような急昇温がないので、ウエハが割れることもない。また、機械的応力がかからないのでウエハ割れを発生させない。
【００３５】
上記のようにして作られたＳＡＷ素子１と接合基板１０との接合方法について、図５を用いて説明する。
図５（ａ）に示すように、ＩＤＴ電極３、端子電極４、バンプ５、はんだ封止枠６が形成されたＳＡＷウエハ１Ａを粘着シート５０に貼り付ける。ここでは、ダイシング時に発生する切り屑やブレード粉がＩＤＴ電極３に付着しないよう、ＳＡＷウエハ１Ａのはんだ封止枠６が形成された面に粘着シート５０を貼り付けた。粘着シート５０を固定したのち、図５（ａ）に破線Ｃ１で示すようにダイサーにて個々のＳＡＷ素子１に分割し、その後、切り屑などを水洗除去し、乾燥させた。
次に、図５（ｂ）に示すように、粘着シート５０に貼り付いている個片のＳＡＷ素子１の背面をツール５１にて吸着し、ピックアップして粘着シート５０から剥離した後、ＳＡＷ素子１のＩＤＴ電極３・バンプ５・封止枠６が接合基板１０Ａに対向するようにして、集合基板状態のアルミナ製接合基板１０Ａに位置決めし、６０ｋＨｚ、８０ｍＷの超音波と５Ｎの荷重を１００ｍｓ加えて仮接合した。これを所定の数量を繰り返し、集合基板１０Ａ上に所定の数量のＳＡＷ素子１を仮接合した。ここでは、はんだ４４の酸化膜の成長を抑制すると共にバリアメタル層４３のはんだ喰われを抑制するため、加熱せずに実施したが、はんだ接合に不具合を生じなければ、加熱してもよい。
続いて、図５（ｃ）に示すように、ＳＡＷ素子１が仮接合された接合基板１０Ａをホットプレート５２上に載置し、フラックスを用いず、酸素濃度１００ｐｐｍの窒素雰囲気下で、２６０℃に加熱してはんだ４４を溶融させ、次いで冷却固化し、はんだ接合とはんだ封止をした。はんだ４４の酸化を防止するため、窒素雰囲気にしているが、真空中やプラズマ中、不活性ガス中、還元ガス中などで実施してもよい。また、加熱装置としてホットプレート５２を用いているが、リフロー炉、オーブンなどであっても良い。
次に、図５（ｄ）に示すように、はんだ接合・はんだ封止されたＳＡＷ素子１が多数搭載されている集合基板１０Ａ上に、スクリーン印刷を用いてエポキシからなる紫外線硬化性樹脂（ＵＶ樹脂）２０を塗布し、紫外線を照射し硬化させる。ＵＶ樹脂を用いたのは、樹脂硬化時の集合基板１０Ａの反りを抑制するためである。電磁シールドが必要となる場合には、エポキシ樹脂にカーボンやＣｕ、Ａｇからなるフィラーを混入させてもよい。
次いで、図５（ｅ）に示すように、樹脂硬化された集合基板１０Ａを粘着シート５３に貼付け、それを破線Ｃ２で示すようにダイシングして個片のＳＡＷデバイスに分割した。
図５（ｆ）は最終的な製品となるＳＡＷデバイスを示す。
【００３６】
図６は、ＳＡＷ素子１に設けられたバンプ５および封止枠６を構成する金属層と、接合基板１０の接合電極１１，１２を構成する金属層の具体例を示し、（ａ）は接合前、（ｂ）は接合後を示す。
バンプ５および封止枠６の形成時において、密着層（Ｔｉ）４２とバリアメタル層（Ｎｉ）４３を形成した後、Ａｇ層を０．５μｍ、Ｓｎ層を２０μｍ、Ａｕ層を０．１μｍの厚みで順次蒸着させ、積層状態のはんだ層４４を形成した。なお、接合基板１０の接合電極１１，１２は、第１実施例と同様に、配線電極（例えばＣｕ）の上にＮｉ層を設け、その上にＡｕ層を設けるのがよい。
バンプ５および封止枠６の溶融接合時において、はんだ層４４をＳｎの融点である２３２℃以上に加熱することで、ＡｇをＳｎ中に溶解させ、ＳｎＡｇはんだ合金を得た。同時に、ＡｕもＳｎに溶解してはんだの新生面を露出させるので、接合基板１０の接合電極１１，１２にはんだ濡れを生じさせることができ、確実なはんだ接合、はんだ封止が可能となる。
なお、上記実施例では、バンプ５および封止枠６の溶融接合時にはんだ合金を得るようにしたが、接合前に加熱することで、はんだ合金を得るようにしてもよい。
【００３７】
Ｓｎのみでも接合は可能であるが、低温脆性の性質があり、零下温度の環境では、結晶が崩壊するため、Ａｇを共晶組成付近になるよう積層した。また、Ｓｎが表面にあると、レジスト４０の剥離やダイシング時の水分などにより、表面酸化を起こし接合不良を起こすことがあるので、Ａｕを積層したが、Ｓｎ表面のＡｕ層は省略可能である。はんだ合金がＳｎＡｇとなることで、はんだの耐疲労性を増すことができる。バリアメタル層４３にＣｕを使用すると、はんだはＳｎＡｇＣｕ合金になり、さらに耐疲労性が増すという利点がある。
ここでは耐疲労性からＳｎＡｇはんだを使用したが、はんだ耐熱性が必要なデバイスにはバリアメタル層４３の上にＡｕ１２μｍ，Ｓｎ８μｍ，Ａｕ０．２μｍを順に蒸着し、２５０℃にてＳｎを溶融させて接合させたのち、熱アニールして融点が２８０℃のＡｕＳｎ合金を得るようにしてもよい。この方法を用いれば、ＳＡＷ素子１の耐熱温度が３００℃と低いにもかかわらず、接合部が２８０℃以上のはんだ耐熱性を有するデバイスが可能になる。
【００３８】
上記のように、はんだ層４４を複数の金属の積層構造とすることにより、次のような作用効果を有する。
一般に制御が難しく、合金組成バラツキが大きくなったり、傾斜組成となってしまう合金蒸着をすることなく、それぞれを別々に蒸着させた後、実装時の加熱により容易にはんだ合金を得ることができる。
耐疲労性を有するＳｎＡｇはんだ、ＳｎＡｇＣｕはんだによる接合部を容易に形成できる。
はんだ耐熱性を有するＡｕＳｎはんだの接合を、Ｓｎの融点以上、ＡｕＳｎの融点以下の２４０℃で行なうことができ、ＳＡＷ素子へのダメージを防止できるとともに接合封止部のはんだ耐熱性を持たせることができる。
【実施例２】
【００３９】
次に、電子部品としてＢＡＷフィルタの実施例について説明する。
圧電薄膜共振子の基本構造は、図７の（ａ）または（ｂ）に示す通りである。すなわち、（ａ）では、Ｓｉ基板６０に開口部６１を形成し、開口部６１上に絶縁膜（例えばＳｉＯ2 ）６２を形成した後、絶縁膜６２上に順に下部電極６３、圧電薄膜６４および上部電極６５を形成したものである。一方、（ｂ）では、Ｓｉ基板６０に凹部６６を形成し、凹部６６上に２層の絶縁膜（例えばＳｉＯ2 とＡｌ2 Ｏ3 ）６７，６８を形成し、その上に順に下部電極６３、圧電薄膜６４および上部電極６５を形成したものである。電極６３，６５には、Ａｌ、Ｔａ、Ｎｂ、Ｍｏ、Ｐｔ、Ｗなどを用い、圧電薄膜６４には、ＺｎＯやＡｌＮを用いる。
【００４０】
いずれも、下部電極６３、圧電薄膜６４、上部電極６５及び絶縁膜６２からなる振動部が、Ｓｉ基板６０の開口部６１又は凹部６６上に形成されたダイヤフラム構造を有する。そして、上下部電極６３，６４間に電気信号を印加することで圧電薄膜６４を共振（厚み縦振動）させ、バルク波を励振させてその振動特性を利用する。複数の圧電薄膜共振子を梯子型やラティス型に配置することで圧電フィルタが構成される。電極６３，６５や圧電薄膜６４に水分などが付着したり、吸着されると、質量付加や電極腐食により共振特性が変化し、機能劣化する。そのため、気密封止されたパッケージが必要である。
【００４１】
気密封止パッケージは、図８に示すように、複数の圧電薄膜共振子が形成された圧電フィルタ素子（ＢＡＷ素子）７０と、ＢＡＷ素子７０の電極からパッケージ外部電極へ電気的導通を取るためのスルーホール（接合電極）８１および外部電極８２が形成された表面接合基板８０と、ＢＡＷ素子７０の開口部６１を封止する裏面接合基板９０とから構成されている。なお、ＢＡＷ素子が凹部を有する場合（図７の（ｂ）参照）には、裏面接合基板は不要である。表面接合基板８０とＢＡＷ素子７０は、はんだ封止枠１００によって、裏面接合基板９０とＢＡＷ素子７０は、はんだ封止枠１０１によって、それぞれ金属接合（はんだ接合）され、振動部が可動できるよう中空部が設けられ、中空部が封止されている。また、ＢＡＷ素子７０に設けられた電極６３，６５は、はんだバンプ１０２，１０３によって表面接合基板８０に設けられたスルーホール８１と金属接合（はんだ接合）され、外部電極８２に導通している。なお、スルーホール８１の内面に設けた薄膜電極に代えて導電ペーストを充填してもよい。
【００４２】
本実施例では、表面接合基板８０および裏面接合基板９０に、ＢＡＷ素子７０に用いるＳｉ基板と線膨張係数が近い硬質ガラスを用いる。また、表面接合基板８０の配線層８１，８２には導電性の高いＣｕを用いる。配線層は、Ｃｕ以外に、Ａｌなどであってもよく、またそれらを主成分とする合金などであっても良い。はんだ封止枠およびバンプは、多層構造を有する接合金属層から構成されており、この接合金属層の密着層にはＴｉを、バリア層にはＣｕを使用し、接合層はＣｕＳｎ合金とした。なお、ここではＣｕＳｎ合金の組成をＣｕ3Ｓｎが主成分となるようにした。
【００４３】
接合金属層の密着層はＮｉＣｒやＣｒといった金属でもよい。バリア層は、密着層や端子部金属のはんだ中への拡散を防止することを主たる目的にしており、Ｎｉ、Ｐｔ、Ｐｄ、それらの合金や積層体などであってもよい。接合層にはＣｕ3Ｓｎ以外のＣｕＳｎ合金組成でもよく、また、ＳＡＷフィルタの実施例で述べたＳｎＡｇ、あるいはＡｕＳｎやＮｉＳｎなどを主成分とする合金であっても良い。また、中空部を確保するために、硬質ガラスに中空部に対応する凹みがあってもよい。
【００４４】
上記のような封止パッケージの製造方法について、以下に述べる。まず、表面接合基板８０、裏面接合基板９０、ＢＡＷ素子７０の形成方法を述べ、次いでそれらを接合し封止パッケージとする方法について述べる。
（１）表面接合基板
まず図９の（ａ）に示すように、表面接合基板８０にスルーホール８１を形成する。そのため、集合基板状態の表面接合基板である硬質ガラスウエハ８０Ａに、サンドブラスト用のレジストパターンをフォトリソグラフィによって形成し、サンドブラストして複数個の貫通穴（φ0.05mm）８３を形成した後、レジストパターンを除去する。次いで、貫通穴８３において、Ｃｕ／Ｔｉ（密着層）／硬質ガラスウエハの順となるようにスパッタにて金属膜を形成し、各表面接合基板８０に対応するスルーホール８１及び外部電極８２を形成する。ここでは、硬質ガラスウエハ８０Ａを用いたが、ＢＡＷ素子７０に用いるＳｉウエハと線膨張係数が近く、絶縁性を有し、透湿性の低い材料であれば、セラミック基板や絶縁膜を形成したＳｉウエハであっても良い。
【００４５】
次に、硬質ガラスウエハ８０Ａに、はんだ封止枠およびバンプを形成するためのレジストパターン８４を形成する。スルーホール８１及び外部電極８２を形成した硬質ガラスウエハ８０Ａにリフトオフ用レジストを２層塗布し、フォトリソグラフィによりはんだ封止枠部分と同時にスルーホール部分のコンタクト（接合電極）用にパターンを形成した。２層レジストのガラス側層には剥離性の良いレジストを、その上層には高強度のレジストを使用した。上層レジストには、アクリル系のレジストを用い、成膜した金属薄膜の応力や、成膜中の熱に強いリフトオフレジストパターンの形成を可能とし、その下部に剥離性の良いレジストを形成しておくことで同時に剥離性を向上させ、リフトオフ後のレジスト残査をなくした。その結果、ＳｎやＡｕなど応力が強く、成膜中の温度上昇が大きい膜を用いることができる。またフォトリソグラフィ技術を用いて形成するため、線幅や位置合わせ精度が高いだけでなく、ウエハ全面に一括してリフトオフパターンを形成することが可能である。なお、本実施例では、後の工程で形成するはんだ封止枠の幅が３０μｍとなるように、素子周縁部やスルーホール周縁部にレジスト形成した。この幅寸法は必要となる接合強度を考慮して設計した。
【００４６】
次に、図９の（ｂ）のように電子ビーム蒸着により、上層からＳｎ（4.5μm）／Ｃｕ（4.5μm）／Ｔｉ（0.1μm）となるように金属層８５を形成した。なお、めっきプロセス、スパッタ成膜プロセスにより形成することも可能である。ここで、Ｃｕはバリア層として働くと共に、Ｓｎの溶融によりＣｕの一部がＳｎ中へ溶解拡散することで合金化するため、接合層としても作用する。Ｓｎ膜厚とＣｕ膜厚、及び接合温度プロファイルを制御することにより、接合後の組成制御を精密に行うことができる。なお、Ｃｕに代えて、バリア層として一般に用いるバリア効果がある材料、たとえばＰｔ、Ｐｄ、Ｎｉなどを用いても良い。また、Ｔｉは密着層として用いるものであり、ＮｉＣｒ, Ｃｒといった金属でも良い。
【００４７】
次に、図９の（ｃ）のようにレジストパターン８４上の不要な金属層と共に、レジストパターンを剥離液にて除去し（リフトオフ）、Ｓｎ／Ｃｕ／Ｔｉの多層構造を有するはんだ封止枠８６およびバンプ８７を形成した。なお、本実施例でははんだ封止枠８６の厚みによって中空部を確保するが、表面接合基板８０のＢＡＷ素子７０の振動部と対向する位置に、サンドブラストやエッチングなどによって凹部を形成し、はんだ封止枠を薄くしてもよい。また、本実施例では、はんだ封止枠およびバンプを同時形成したが、別々に形成しても良い。
【００４８】
（２）裏面接合基板
図１０の（ａ）〜（ｃ）に示すように、表面接合基板８０と同じプロセスを用いて、集合基板状態の裏面接合基板である硬質ガラスウエハ９０Ａに、リフトオフ用レジストパターン９１を形成し、Ｓｎ（4.5μm）／Ｃｕ（4.5μm）／Ｔｉ（0.1μm）膜９２を電子ビーム蒸着した後、リフトオフし、Ｓｎ／Ｃｕ／Ｔｉ膜の多層構造を有する裏面接合基板９０用のはんだ封止枠９３を形成した。
なお、金属膜の形成は、めっきプロセス、スパッタ成膜プロセスにより形成することも可能である。また、硬質ガラスを用いたが、線膨張係数がＢＡＷ素子に用いるＳｉウエハに近い材料であればよく、４２アロイなどの金属や、セラミック、あるいは、Ｓｉウエハであっても良い。
【００４９】
（３）ＢＡＷ素子
図１１の（ａ）に示すように、ウエハ状態のＳｉ基板であるＳｉウエハ７０Ａを異方性エッチングして開口部６１を形成し、開口部６１を塞ぐようにして絶縁膜６２を形成し、絶縁膜６２上に上部電極６５（Ａｌ／Ｔｉ）／圧電薄膜６４（ＺｎＯ）／下部電極６３（Ａｌ／Ｔｉ）となるように形成して、複数の圧電薄膜共振子を梯子型に構成してなる圧電フィルタ素子（ＢＡＷ素子）を準備する。絶縁膜６２、上部電極６５、圧電薄膜６４、下部電極６３はいずれもフォトリソグラフィ技術、蒸着及びスパッタリングなどの成膜技術を用いて形成される。
【００５０】
図１１の（ａ）のように、Ｓｉウエハ７０Ａの裏面に、裏面接合基板の硬質ガラスウエハ９０Ａの接合金属層９３と対応するように、Ｓｎ（0.5μm）／Ｃｕ（3.0μm）／Ｔｉ（0.1μm）の多層構造を有する封止枠７１を電子ビーム蒸着により形成しておく。なお、めっきプロセス、スパッタ成膜プロセスにより形成することも可能である。
また、Ｓｉウエハ７０Ａの表面には、表面接合基板の硬質ガラスウエハ８０Ａのはんだ封止枠８６およびバンプ８７に対応するレジストパターン７２を形成する。ここでは、接合される表面接合基板の硬質ガラスウエハ８０Ａに形成したＣｕ／Ｓｎ／Ｔｉ膜と対応するようにして、封止枠の幅が５５μｍとなるようにレジストパターン７２を形成した。
【００５１】
次に、図１１の（ｂ）のように、レジストパターン７２の上にＳｎ（0.5μm）／Ｃｕ（3.0μm）／Ｔｉ（0.1μm）の多層構造の金属膜７３を電子ビーム蒸着により形成した。なお、めっきプロセス、スパッタ成膜プロセスにより形成することも可能である。ここではＢＡＷ素子７０の上部電極や下部電極としてＡｌを用いているが、配線抵抗を低減させるためにＣｕなどを用いても良い。Ｃｕを使用した場合、Ｓｎ下地のＣｕの成膜を省略し、接合層となるＳｎのみを成膜すれば、成膜工数が減るという利点もある。
【００５２】
続いて、図１１の（ｃ）のように溶剤にてレジスト７２、及び不要金属部をリフトオフし、所望のＳｎ／Ｎｉ／Ｔｉの多層構造を有するはんだ封止枠７４及びバンプ７５を形成した。はんだ封止枠７４及びバンプ７５は、表面接合基板の硬質ガラスウエハ８０Ａのはんだ封止枠８６及びバンプ８７に対応するように形成される。
【００５３】
図１２は、ＢＡＷ素子７０に設けられた封止枠７４と、表面接合基板８０に設けられた封止枠８６の接合前の具体的構造を示す。なお、ＢＡＷ素子７０と裏面接合基板９０との封止構造も同様である。
図１３の（ａ）は上記封止枠８６，７４の接合後の構造を示し、（ｂ）はＣｕの厚みが薄い場合の比較例を示す。
なお、バンプについては、ＢＡＷ素子７０および接合基板８０にそれぞれ下地となる配線層（６３，６５，８１など）が設けられている点を除き、封止枠７４，８６と同一構造であるため、説明を省略する。
【００５４】
図１２に示すように、表面接合基板８０に設けたＳｎの厚みｈ２は、硬質ガラスウエハからなる表面接合基板８０の面内厚みバラツキを吸収して接合し封止できる程度の厚みとした。また、ＢＡＷ素子７０のはんだ封止枠７４及びバンプ７５に設けたＳｎは、無くてもよいが、ＢＡＷ素子側にＳｎがあることで表面接合基板８０側のＳｎが濡れやすく流動しやすくなり、後述するはんだ流れ出しを制御しやすくなることから形成した。
一方で、Ｃｕの厚みは接合後のＣｕとＳｎの合金組成比に鑑みて、高融点のＣｕ3Ｓｎ（ε相）が形成される組成となるように膜厚を決めた。
はんだ層の合金はＣｕとＳｎを主成分として構成され、ＳｎとＣｕの合金におけるＣｕの重量比が３９ｗｔ％より大きいことが好ましい。
【００５５】
図１２に示すように、ＢＡＷ素子７０の封止枠７４に比べて表面接合基板８０の封止枠８６の方が細幅であり、かつ細幅の表面接合基板８０の封止枠８６のバリアメタル層であるＣｕを厚くしてある。その理由は、封止枠８６のＣｕが薄いと、図１３の（ｂ）に示すように、接合荷重により封止枠全体が薄くなって余剰となったはんだが流れ出してしまうからである。この流れ出しが生じると、後のダイシング時のブレード偏摩耗を生じさせてチッピングを増大させたり、封止枠とバンプ部の間や、封止枠及びバンプ部と上下電極部などの間でショートし、特性劣化を招く。はんだの流れ出しを抑止するため、表面接合基板８０の封止枠８６のＣｕを厚くし、ＢＡＷ素子７０の封止枠７４の電極幅を表面接合基板８０よりも広くした。そのため、厚いＣｕが接合時に溶融しないためスペーサとして働き、封止枠が薄くなって余剰はんだが流れ出しても、電極幅が広いＢＡＷ素子７０側の電極上にのみ濡れて流れ出すが、濡れ性の差を利用してＢＡＷ素子７０側の電極外には流れ出さないようにすることができる（図１３の（ａ）参照）。また、このように流れ出しを規制することで、接合形状の均一化が図れ、封止の歩留まりが向上する。
【００５６】
なお、ＢＡＷ素子７０および接合基板８０における封止枠の幅とバリアメタル層の厚みの関係を逆にしてもよい。つまり、表面接合基板８０の封止枠８６に比べてＢＡＷ素子７０の封止枠７４の方を細幅とし、かつ細幅のＢＡＷ素子７０の封止枠７４のバリアメタル層であるＣｕを厚くしてもよい。
【００５７】
余剰はんだの流れ出しを防止するため、次のような寸法設定とするのがよい。すなわち、図１２における一方の封止枠８６の幅をＷ１とし、その封止枠８６の接合時の温度によって溶融しない金属層（Ｔｉ＋Ｃｕ）の厚みをｈ１とし、接合時の温度によって溶融する金属層（Ｓｎ）の厚みをｈ２とし、他方の封止枠７４の幅をＷ２とし、その封止枠７４の接合時の温度によって溶融する金属層（Ｓｎ）の厚みをｈ３としたとき、
Ｗ１・ｈ２＋Ｗ２・ｈ３≦ｈ１・（Ｗ２−Ｗ１）
の関係を満たすように金属層を形成することが好ましい。
なお、他方の封止枠７４にはんだ層が設けられていない場合（ｈ３＝０）には、
Ｗ１・ｈ２≦ｈ１・（Ｗ２−Ｗ１）
の関係を満たすように金属層を形成すればよい。
なお、上記のことは、裏面接合基板９０のはんだ封止枠９３についても同様である。
【００５８】
本実施例では、ＣｕＳｎ合金を示しているが、ＮｉＳｎ合金やＡｕＳｎ合金の場合も同様に膜厚と組成を考えることができる。
例えば、ＡｕＳｎ合金の場合は、ＡｕとＳｎの厚みはウエハの厚みバラツキを考慮し、バラツキが生じても確実に接合できる厚みとし、また、ＡｕとＳｎの組成比は、溶融接合時に合金形成するＢＡＷ素子のＡｕも含めて、Ａｕ−２０ｗｔ％Ｓｎ（共晶合金）からＡｕ−３８ｗｔ％Ｓｎ（δ相）の間となる組成になるようにし、それを膜厚でコントロールする。これは、接合時の加熱によりＳｎとＮｉの金属間化合物が成長し、ＡｕＳｎの組成比がＡｕリッチになって高融点金属相（ζ相）が形成されてしまい、接合阻害を生ずるといった不具合を抑止するための組成である。上記組成範囲としておくことで、ＳｎＮｉの金属間化合物が形成されても、Ａｕリッチな高融点金属相（ζ相）の形成を抑制し、ＡｕＳｎはんだの濡れ性を確保し、均一な接合を得て、封止できるようになる。また、ＡｕＳｎ下地のバリア層の厚みを厚くし、対向する封止枠の幅を変えることで、前述の流れ出しが防止できる。
【００５９】
また、ＮｉＳｎ合金の場合も同様に、高融点合金が形成できるようＳｎとＮｉの組成比を制御し、流れ出し防止のための未溶融金属層（例えばＣｕ）を下地に設けてもよい。ただし、ＮｉとＳｎは拡散係数が小さく拡散しにくいので、温度条件を上げたり、拡散促進元素（たとえばＣｏ）などを添加してもよい。
合金化されて接合されたはんだ層の合金はＮｉとＳｎを主成分として構成され、ＳｎとＮｉの合金におけるＮｉの重量比が７３ｗｔ％より大きいことが好ましい。
【００６０】
図９〜図１１に示すように製造された表面接合基板の硬質ガラスウエハ８０Ａ、ＢＡＷ素子のＳｉウエハ７０Ａ、裏面接合基板の硬質ガラスウエハ９０Ａは位置決めされ、仮止め（仮固定）される。この際に、表面接合基板８０および裏面接合基板９０が透明な硬質ガラスであるため、ＢＡＷ素子７０をガラス越しに見ることができ、位置決めを行いやすい。
【００６１】
次に、仮止めされた表面接合基板８０、ＢＡＷ素子７０、裏面接合基板９０を熱圧着する。熱圧着ヘッドやステージの平坦度が十分あり、面内の温度分布が良い接合装置を用いて、表面接合基板８０、ＢＡＷ素子７０、裏面接合基板９０を同時に接合する。接合条件は膜の組成により変化させる。たとえば、Ａｕ：Ｓｎ＝２：３の組成比を持つ膜では、接合温度と圧力は、２８０℃×６０秒、０．５ＭＰａとした。また、ＣｕやＳｎの酸化防止のため、真空雰囲気下で加熱し、接合した。接合温度が低いと、Ｃｕ3Ｓｎ合金（ε相）が形成されず強度劣化を起こし、温度が高いと圧電薄膜の特性劣化を招く。また、圧力が低いとウエハの反りや厚みバラツキなどを十分に吸収して接合できない領域が生じたり、圧力が大きいとウエハ割れが生じたりする。このため、温度条件や荷重条件は適正化を図る必要がある。
【００６２】
この熱圧着により、層状に形成されたＣｕとＳｎが合金化されるとともに、溶融金属が濡れ広がって接合され、気密封止される（図１４の（ａ）参照）。ＣｕＳｎを用いた接合においては、本実施例で形成された電子部品をマザーボードに実装する場合の加熱（約２４０℃）において、接合・封止金属が再溶融することがない融点４１５℃以上の合金を得ることができる。なお、Ｓｎ膜厚によっては接合時の加熱だけでは所望の合金を得ることができないこともあるが、その場合には、接合後に熱アニールを加えて所望の合金を得てもよい。
【００６３】
ＡｕＳｎの場合においても同様に３３０℃×２０秒、０．５ＭＰａとして接合でき、封止可能である。温度が低いと、ＡｕＳｎ合金がδ相及びε相となって、未溶融成分が析出しはんだ濡れ性を阻害したりし、温度が高いと、デバイスへのダメージとともに、ＳｎとＮｉの金属間化合物が成長し、強度劣化を起こす。また、、圧力が低いとウエハの反りや厚みバラツキなどを十分に吸収して接合できない領域が生じたり、圧力が大きいと接合厚みが極端に薄くなり、余剰ＡｕＳｎ材の流れ出し大きくなったり、ウエハ割れが生じたりする。
【００６４】
本実施例では、表面接合基板８０、ＢＡＷ素子７０、裏面接合基板９０を同時に接合したが、表面接合基板８０とＢＡＷ素子７０、ＢＡＷ素子７０と裏面接合基板９０のいずれかの組み合わせを位置決めして接合し、その後残りの表面接合基板８０又は裏面接合基板９０を位置決めして接合しても良い。この場合、真空雰囲気下で接合すると、真空チャンバーからの取出し時に中空部と外部での圧力差のため、振動部の破壊が生じたりする。そのため、真空雰囲気下でなく、大気圧の不活性ガス雰囲気（たとえば、１×１０5ＰａのＮ2 ）下で接合するのがよい。
【００６５】
次いで、接合後、図１４の（ｂ）のようにダイシングし、チップサイズパッケージの圧電フィルタを得た。一般に、ＢＡＷ素子はダイシング時に振動部の破壊を防ぐため、ブレード回転速度、送り速度を遅くする必要があり、通常のＳｉをダイシングする時間よりも約４倍の時間がかかる。本実施例のように振動部が保護されている構造では、通常のダイシングスピードでのダイシングが可能となる。無論、前述のように接合金属の流れ出しを制御し、ダイシングブレードの偏摩耗を防止した方がよいことは言うまでもない。
【００６６】
最後に、気密封止の検査として、気密パッケージを不活性液（フロリナート）に浸漬し、その液体の侵入有無をダイヤフラム素子の振動特性で確認した。もちろん、Ｈｅガス透過による検査方法や、不活性液体への浸漬による泡の発生有無検査、気体の圧力差を利用し振動特性の変化を検知して封止性を検査する方法など、いずれの方法によっても良い。
【００６７】
本発明は、実施例のようなＳＡＷフィルタやＢＡＷフィルタに限定されるものではなく、中空封止が必要となる電子部品、例えば振動空間が必要となる圧電素子やエネルギー損失を抑えるために中空が必要となる高周波素子などを用いた電子部品であってもよい。
【図面の簡単な説明】
【００６８】
【図１】本発明にかかる電子部品の一例である弾性表面波デバイスの断面図である。
【図２】図１における弾性表面波デバイスの分解斜視図である。
【図３】ＳＡＷ素子の製造方法の一例の工程図である。
【図４】ＳＡＷ素子の上にバンプと封止枠とを形成する方法を示す工程図である。
【図５】ＳＡＷ素子と接合基板との接合方法を示す工程図である。
【図６】ＳＡＷ素子に設けられたバンプおよび封止枠と接合基板の接合電極との接合前および接合後を示す拡大断面図である。
【図７】圧電薄膜共振子の基本構造を示す図である。
【図８】気密封止パッケージされた圧電薄膜共振子が形成された圧電フィルタを示す図である。
【図９】表面接合基板の製造工程を示す図である。
【図１０】裏面接合基板の製造工程を示す図である。
【図１１】ＢＡＷ素子の製造工程を示す図である。
【図１２】ＢＡＷ素子に設けられた封止枠と表面接合基板に設けられた封止枠の接合前の具体的構造を示す図である。
【図１３】封止枠の接合後の構造を示す図である。
【図１４】表面接合基板、ＢＡＷ素子および裏面接合基板の接合時およびダイシング時の工程図である。
【符号の説明】
【００６９】
１        ＳＡＷ素子（電子素子）
３        ＩＤＴ電極
４        端子電極
５        バンプ
６        封止枠
１０      接合基板
１１      バンプ用接合電極
１２      封止枠用接合電極
４２      密着層
４３      バリアメタル層
４４      はんだ層
７０      ＢＡＷ素子（電子素子）
７４      はんだ封止枠
７５      バンプ
８０      表面接合基板
８６      はんだ封止枠
８７      バンプ
９０      裏面接合基板
【図１】
2004194290.tif 000003
【図２】
2004194290.tif 000004
【図３】
2004194290.tif 000005
【図４】
2004194290.tif 000006
【図５】
2004194290.tif 000007
【図６】
2004194290.tif 000008
【図７】
2004194290.tif 000009
【図８】
2004194290.tif 000010
【図９】
2004194290.tif 000011
【図１０】
2004194290.tif 000012
【図１１】
2004194290.tif 000013
【図１２】
2004194290.tif 000014
【図１３】
2004194290.tif 000015
【図１４】
2004194290.tif 000016