(57)【要約】【課題】拡散の深さと広がりの関係を利用し、拡散深さを相対的に測定できる拡散深さチェックパターンを備える半導体装置を提供する。【解決手段】所定の拡散層を形成する第１の矩形パターンと、第１の矩形パターンの長手辺に対向するように、距離（ａ１）を離して、所定の拡散層を形成する第２の矩形パターンと、第１の矩形パターンの長手辺に対向するように、距離（ａ２）を離し、かつ、第２の矩形パターンの一辺に対向するように、距離（ａ１２）を離し、所定の拡散層を形成する第ｎ番目の矩形パターンとを備える半導体装置。【選択図】      図１
2004356214.tif 000002
【特許請求の範囲】
【請求項１】
所定の拡散層を形成する第１の矩形パターンと、
前記第１の矩形パターンの長手辺に対向するように、距離（ａ１）を離して、前記所定の拡散層を形成する第２の矩形パターンと、
前記第１の矩形パターンの長手辺に対向するように、距離（ａ２）を離し、かつ、第２の矩形パターンの一辺に対向するように、距離（ａ１２）を離し、前記所定の拡散層を形成する第３の矩形パターンと、
前記第１の矩形パターンの長手辺に対向するように、距離（ａ３）を離し、かつ、前記第３の矩形パターンの一辺に対向するように、距離（ａ２３）を離し、前記所定の拡散層を形成する第４の矩形パターンと、
前記第１の矩形パターンの長手辺に対向するように、距離（ａ４）を離し、かつ、前記第４の矩形パターンの一辺に対向するように、距離（ａ３４）を離し、前記所定の拡散層を形成する第５の矩形パターンとを備え、
前記距離（ａ１）、距離（ａ２）、距離（ａ３）および距離（ａ４）を、前記距離（ａ１）＜距離（ａ２）＜距離（ａ３）＜距離（ａ４）の関係が成り立つように設定し、かつ、距離（ａ２）と距離（ａ１２）との関係を、距離（ａ２）＜距離（ａ１２）の関係が成り立つように設定し、距離（ａ３）と距離（ａ２３）との関係を、距離（ａ３）＜距離（ａ２３）の関係が成り立つように設定し、距離（ａ４）と距離（ａ３４）との関係を、距離（ａ４）＜距離（ａ３４）の関係が成り立つように設定することを特徴とする半導体装置。
【請求項２】
一導電型のシリコン基板と、前記シリコン基板に形成された逆導電型のウェル拡散層と、一導電型のゲート層と、逆導電型のドレイン層と、逆導電型のソース層とを備える接合型電界効果トランジスタを含む請求項１に記載の半導体装置。
【請求項３】
前記シリコン基板および前記ゲート層は、Ｐ型半導体層で、前記ウェル拡散層、前記ドレイン層および前記ソース層は、Ｎ型半導体層である請求項２に記載の半導体装置。
【請求項４】
前記拡散層は、前記ウェル拡散層である請求項１に記載の半導体装置。
【請求項５】
前記拡散層は、ゲート拡散層である請求項１に記載の半導体装置。
【請求項６】
前記接合型電界効果トランジスタは、チャネル部の深さに依存するドレインとソース間飽和電流（ＩＤＳＳ）を有する請求項２乃至４のいずれか１項に記載の半導体装置。
【請求項７】
前記チャネル部は、ウェル拡散層と前記一導電型のゲート層との間に形成される請求項６に記載の半導体装置。
【請求項８】
前記第１の矩形パターンと前記第２の矩形パターン乃至前記第５の矩形パターンとの間に針を当て、前記第１の矩形パターンと前記第２の矩形パターン乃至前記第５の矩形パターンとの電気的接続のオープンまたは電気的接続のショートをチェックし、前記チェクの際、前記電気的接続のショートから前記電気的接続のオープンと変化した前記第２の矩形パターン乃至前記第５の矩形パターンのうちのパターンに対応して、前記拡散層の深さを判定する半導体装置の特性測定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその特性測定方法に関し、特に、ディスクリートトランジスタ技術分野における、エピタキシャル成長を必要しない接合型電界効果トランジスタを含む半導体装置及びその特性測定方法に関する。
【０００２】
【従来の技術】
昨今の小信号トランジスタ市場においては、低価格化が大きく進行し、より低コストで生産できるトランジスタ製品を市場に投入することが重要な要素の一つとなっている。それには、トランジスタ製造工程をさらに削減すること、及びトランジスタ歩留の向上を図ることが必須である。
【０００３】
上述した小信号トランジスタの中でも、接合型電界効果トランジスタがよく知られている。この従来技術の接合型電界効果トランジスタは、例えば、特許文献１または特許文献２に開示されている。
【０００４】
図６に、この従来技術の接合型電界効果トランジスタ（以降、Ｎチャネルの場合を示すが、Ｐチャネルの場合は極性が逆なる）を含む半導体装置の製造工程を示す。この従来技術の接合型電界効果トランジスタを含む半導体装置では、図６（ｂ）に示すように、Ｐ型シリコン基板上４１上に成長させたＮ型エピタキシャル層４２を有している。
【０００５】
さらに、図６（ｄ）に示すように、従来技術の接合型電界効果トランジスタを含む半導体装置は、Ｎ型エピタキシャル層４２上に、Ｐ＋型ガードリング層４３と、Ｐ＋型ゲート層４４とを有している。そして、図６（ｅ）に示すように、従来技術の接合型電界効果トランジスタを含む半導体装置は、Ｎ型エピタキシャル層４２上に、Ｎ＋型ドレイン層４５と、Ｎ＋型ソース層４６と、Ｐ＋型ゲート層４４とを形成し、図６（ｆ）に示すように、Ｎ＋型ドレイン層４６の電極５０ａ、Ｎ＋型ドレイン層４５の電極５０ｂ、およびＰ＋型ゲート層４４の電極４９を形成している。
【０００６】
【特許文献１】
特開平１０−１６３２２５号公報（図１）
【特許文献２】
特開平０６−２０９０１５号公報（図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、接合型電界効果トランジスタの主要特性の一つであるドレイン−ソース間飽和電流は、図６（ｅ）のチャネル部４７の深さに依存するため、従来技術の接合型電界効果トランジスタでは、接合型電界効果トランジスタのＮ型エピタキシャル層４２の厚さ、濃度ばらつきに大きく依存し、要求された仕様特性を得ることができず、歩留を大きく落としていた。
【０００８】
したがって、本発明の主な目的の一つは、Ｐ型シリコン基板上に、Ｎ型エピタキシャル層の代わりにＮ型のウェル拡散層を形成し、その後、Ｐ＋型ゲート層、Ｎ＋型ドレイン層およびＮ＋型ソース層を形成し、要求された仕様を満足する接合型電界効果トランジスタを得ることにある。
【０００９】
また、接合型電界効果トランジスタの主要特性の一つであるドレインとソース間飽和電流（ＩＤＳＳ）は、図６のチャネル部４７の深さに依存するため、従来技術では接合型電界効果トランジスタのＮ型エピタキシャル層４２の厚さ、濃度ばらつきに大きく依存し、目標の特性を得ることができず歩留を大きく落としていた。
これに対し、本発明のもう一つの特徴として、拡散の深さと広がりの関係を利用し、拡散深さを相対的に測定できる拡散深さチェックパターンの考案をした。
【００１０】
これにより、狙いのＩＤＳＳを作り込むことができる。さらにエピタキシャル成長を必要としないため、エピタキシャル部のばらつきを考慮する必要がなく、ＩＤＳＳのばらつきも低減される。したがって、歩留を向上させる効果が得られる。
【００１１】
【課題を解決するための手段】
本発明の半導体装置は、所定の拡散層を形成する第１の矩形パターンと、
前記第１の矩形パターンの長手辺に対向するように、距離（ａ１）を離して、前記所定の拡散層を形成する第２の矩形パターンと、
前記第１の矩形パターンの長手辺に対向するように、距離（ａ２）を離し、かつ、第２の矩形パターンの一辺に対向するように、距離（ａ１２）を離し、前記所定の拡散層を形成する第３の矩形パターンと、
前記第１の矩形パターンの長手辺に対向するように、距離（ａ３）を離し、かつ、前記第３の矩形パターンの一辺に対向するように、距離（ａ２３）を離し、前記所定の拡散層を形成する第４の矩形パターンと、
前記第１の矩形パターンの長手辺に対向するように、距離（ａ４）を離し、かつ、前記第４の矩形パターンの一辺に対向するように、距離（ａ３４）を離し、前記所定の拡散層を形成する第５の矩形パターンとを備え、
前記距離（ａ１）、距離（ａ２）、距離（ａ３）および距離（ａ４）を、前記距離（ａ１）＜距離（ａ２）＜距離（ａ３）＜距離（ａ４）の関係が成り立つように設定し、かつ、距離（ａ２）と距離（ａ１２）との関係を、距離（ａ２）＜距離（ａ１２）の関係が成り立つように設定し、距離（ａ３）と距離（ａ２３）との関係を、距離（ａ３）＜距離（ａ２３）の関係が成り立つように設定し、距離（ａ４）と距離（ａ３４）との関係を、距離（ａ４）＜距離（ａ３４）の関係が成り立つように設定することを特徴とする。
【００１２】
【発明の実施の形態】
本発明の半導体装置は、図５に示すように、Ｐ型シリコン基板上１にＮ型のウェル拡散層２を形成し、その後、Ｐ＋型ゲート層３、Ｎ＋型ドレイン層４、Ｎ＋型ソース層５を形成し、接合型電界効果トランジスタの構造、機能を得ている。これにより、工程上エピタキシャル成長分のコストを削減できる効果が得られる。
【００１３】
また、接合型電界効果トランジスタの主要特性の一つであるドレイン−ソース間飽和電流は、図６のチャネル部４７の深さに依存するため、従来技術では接合型電界効果トランジスタのＮ型エピタキシャル層４２の厚さ、濃度ばらつきに大きく依存し、狙いの特性を得ることができなかった。
【００１４】
これに対し、本発明のもう一つの特徴として、図１（ａ）、図１（ｂ）に示す拡散深さチェックパターンの考案により、図２に示すように拡散の深さと広がりの関係を利用し、拡散深さが相対的に測定することができる。
したがって、狙いのＩＤＳＳを作り込むことができ、さらにエピタキシャル成長を必要としないため、エピタキシャル部のばらつきを考慮する必要がなく、ＩＤＳＳのばらつきも低減される。したがって、歩留を向上させる効果が得られる。
【００１５】
まず、図面を参照して、本発明の半導体装置の製造工程フローを説明する。図５（ａ）および図５（ｂ）を参照すると、本発明の半導体装置は、Ｐ型シリコン基板１上にＮ型ウェル層２を形成する。その後、図５（ｃ）乃至図５（ｅ）を参照すると、本発明の半導体装置は、Ｐ＋型ゲート層３、Ｎ＋型ドレイン層４、Ｎ＋型ソース層５を形成する。これにより、図６に示す従来製造工程よりもエピタキシャル成長分のコストを削減することができる。
【００１６】
次に、図１を参照して、本発明の実施の形態の半導体装置について説明する。図１（ａ）を参照すると、本発明の実施の形態の半導体装置は、Ｎ型ウェル層２を形成する際に、そのＮ型ウェル層２の拡散の深さを測定するチェックパターンを具備する。
【００１７】
すなわち、本発明の実施の形態の半導体装置は、ウェル拡散層の深さを実測できる第１のチェックパターン１００を有する。そして、第１のチェックパターン１００は、矩形パターン１１を有する。さらに、矩形パターン１１の長手辺に対向するように、距離（ａ１）を離して、矩形パターン１２を有する。さらに、本発明の実施の形態の半導体装置の第１のチェックパターン１００は、矩形パターン１１の長手辺に対向するように、距離（ａ２）を離し、かつ、矩形パターン１２の一辺に対向するように、距離（ａ１２）を離し、矩形パターン１３を有する。
【００１８】
さらに、本発明の実施の形態の半導体装置の第１のチェックパターン１００は、矩形パターン１１の長手辺に対向するように、距離（ａ３）を離し、かつ、矩形パターン１３の一辺に対向するように、距離（ａ２３）を離し、矩形パターン１４を有する。最後に、本発明の実施の形態の半導体装置の第１のチェックパターン１００は、矩形パターン１１の長手辺に対向するように、距離（ａ４）を離し、かつ、矩形パターン１４の一辺に対向するように、距離（ａ３４）を離し、矩形パターン１５を有する。
【００１９】
ここで、上述した距離（ａ１）、距離（ａ２）、距離（ａ３）および距離（ａ４）を、距離（ａ１）＜距離（ａ２）＜距離（ａ３）＜距離（ａ４）の関係が成り立つように設定する。また、距離（ａ２）と距離（ａ１２）との関係を、距離（ａ２）＜距離（ａ１２）の関係が成り立つように設定する。同様に、距離（ａ３）と距離（ａ２３）との関係を、距離（ａ３）＜距離（ａ２３）の関係が成り立つように設定する。また、距離（ａ４）と距離（ａ３４）との関係を、距離（ａ４）＜距離（ａ３４）の関係が成り立つように設定する。
また、図２に示すように、拡散層には、深さ方向と横方向においての広がりの関係がある。例えば、矩形パターン３１、３２をウェハー上にパターニングし、不純物等を注入し、熱拡散する。この場合、横方向の長さ３３、及び深さ方向の距離３４に拡散層が広がることになる。この横方向の長さ３３と深さ方向３４の関係は一定であり、横方向の長さ３３の広がり具合により、深さ方向３４の深さを知ることができる。この拡散の横方向の広がり具合を知る方法として、図１（ａ）および図１（ｂ）に示すパターンをウェハー上にいくつか配置し、パターン１１とパターン１２、パターン１１とパターン１３、パターン１１とパターン１４、パターン１１とパターン１５に針をあて、オープンかショートかを測定することにより横方向の拡散広がり量を判別できる。
【００２０】
すなわち、本発明の半導体装置の特性測定方法では、矩形パターン１１と第２の矩形パターン１２乃至第５の矩形パターン１５との間に針を当て、矩形パターン１１と第２の矩形パターン１２乃至前記第５の矩形パターン１５との電気的接続のオープンまたは電気的接続のショートをチェックし、チェクの際、電気的接続のショートから電気的接続のオープンと変化したパターンに対応して、拡散層の深さを判定する。
【００２１】
これにより、図１に示すＮ型ウェル層２が拡散されたあと、すなわち、図１（ａ）のパターンに不純物が拡散されたあと、それぞれのパターンのオープン、ショート状態により、どの程度深さ方向に拡散されているのかが分かる。その結果を用い、狙いのＩＤＳＳ特性に対するゲート拡散形成の条件を設定すれば、希望のＩＤＳＳの製品が得られる。
【００２２】
また、本発明の実施の形態の半導体装置は、ゲート拡散層３を形成する際に、そのゲート拡散層３の拡散の深さを測定するチェックパターンを具備する。
【００２３】
すなわち、本発明の実施の形態の半導体装置は、ウェル拡散層の深さを実測できる第２のチェックパターン２００を有する。そして、第２のチェックパターン２００は、矩形パターン２１を有する。さらに、矩形パターン２１の長手辺に対向するように、距離（ｂ１）を離して、矩形パターン２２を有する。さらに、本発明の実施の形態の半導体装置の第２のチェックパターン２００は、矩形パターン２１の長手辺に対向するように、距離（ｂ２）を離し、かつ、矩形パターン２２の一辺に対向するように、距離（ｂ１２）を離し、矩形パターン２３を有する。
【００２４】
さらに、本発明の実施の形態の半導体装置の第２のチェックパターン２００は、矩形パターン２１の長手辺に対向するように、距離（ｂ３）を離し、かつ、矩形パターン２３の一辺に対向するように、距離（ｂ２３）を離し、矩形パターン２４を有する。最後に、本発明の実施の形態の半導体装置の第２のチェックパターン２００は、矩形パターン２１の長手辺に対向するように、距離（ｂ４）を離し、かつ、矩形パターン２４の一辺に対向するように、距離（ａ３４）を離し、矩形パターン２５を有する。
【００２５】
ここで、上述した距離（ｂ１）、距離（ｂ２）、距離（ｂ３）および距離（ｂ４）を、距離（ｂ１）＜距離（ｂ２）＜距離（ｂ３）＜距離（ｂ４）の関係が成り立つように設定する。また、距離（ｂ２）と距離（ｂ１２）との関係を、距離（ｂ２）＜距離（ｂ１２）の関係が成り立つように設定する。同様に、距離（ｂ３）と距離（ｂ２３）との関係を、距離（ｂ３）＜距離（ｂ２３）の関係が成り立つように設定する。また、距離（ｂ４）と距離（ｂ３４）との関係を、距離（ｂ４）＜距離（ｂ３４）の関係が成り立つように設定する。
【００２６】
また、第２のチェックパターン２００も、図２に示すように、拡散層には、深さ方向と横方向においての広がりの関係があるのは、第１のチェックパターン１００と同様である。この拡散の横方向の広がり具合を知る方法として、図１（ｂ）に示すパターンをウェハー上にいくつか配置し、パターン２１とパターン２２、パターン２１とパターン２３、パターン２１とパターン２４、パターン２１と２５に針をあて、オープンかショートかを測定することにより横方向の拡散広がり量を判別できる。
【００２７】
次に、この第１のチェックパターン１００を用いて、Ｎ型ウェル層２の拡散の深さを実測する方法を具体例で説明する。図３（ａ）に示すように、設計例として、第１のチェックパターンを、ａ１＝５．２μｍ、ａ１２＝１０μｍ、ａ２＝５．６μｍ、ａ２３＝１０μｍ、ａ３＝６．０μｍ、ａ３４＝１０μｍ、ａ４＝６．４μｍ、と設定した。
【００２８】
さらに、Ｎ型ウェル層２の拡散を実施後、各段階のパターン（１２，１３，１４，１５）とパターン１１との間に針を当て、ｏｐｅｎ／ｓｈｏｒｔをチェックする。
【００２９】
たとえば、図３（ｂ）に示すように、５．６μｍと６．０μｍの間でｏｐｅｎ／ｓｈｏｒｔが分かれているので、５．６μｍで、ｓｈｏｒｔされたと判定できる。
【００３０】
したがって、実横広がりは、５．６μｍ／２＝２．８μｍと推定できる。実深さは、２．８μｍ／０．８＝３．５μｍと推定できる。
【００３１】
次に、ウェル拡散層実深さが判明したので、所望のＩＤＳＳにあわせて、ゲート拡散形成の条件を設定する。図４にゲート拡散前の条件例を示す。目標のＩＤＳＳは、ランク別に設定する。たとえば、Ａランク品として、ＩＤＳＳを３００〜４００μＡと設定する。同様に、Ｂランク品として、ＩＤＳＳを２００〜３００μＡと、Ｃランク品として、ＩＤＳＳを１００〜２００μＡと設定する。
【００３２】
この実施例の場合、ウェル拡散層実深さが３．５μｍである。Ａランク品を得るには、ゲート拡散の酸化押し込み時間を５５分に設定する。ゲート拡散の酸化押し込み後、第２のチェックパターン２００を用いてゲート拡散層の実深さを測定する。この実施例の場合は、２．２５μｍとなり、チャンネル幅は１．２５μｍと設定できる。
【００３３】
また、Ｂランク品を得るには、ゲート拡散の酸化押し込み時間を６０分に設定する。ゲート拡散の酸化押し込み後、第２のチェックパターン２００を用いてゲート拡散層の実深さを測定する。この実施例の場合は、２．５０μｍとなり、チャンネル幅は１．００μｍと設定できる。
また、Ｃランク品を得るには、ゲート拡散の酸化押し込み時間を６５分に設定する。ゲート拡散の酸化押し込み後、第２のチェックパターン２００を用いてゲート拡散層の実深さを測定する。この実施例の場合は、２．７５μｍとなり、チャンネル幅は０．７５μｍと設定できる。
【００３４】
そして、図４に示すように、ウェル拡散層実深さが３．２５μｍの場合およびウェル拡散層実深さが３．７５μｍの場合も、Ａランク品、Ｂランク品、Ｃランク品に対応して、ゲート拡散層の実深さを設定できる。
【００３５】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、図１に示すＮ型ウェル層２が拡散されたあと、すなわち、図１（ａ）またはパターンに不純物が拡散されたあと、それぞれのパターンのオープン、ショート状態により、どの程度深さ方向に拡散されているのかが分かる。その結果を用い、目標ＩＤＳＳ特性に対するゲート拡散形成の条件を設定すれば、希望のＩＤＳＳの製品が得られる。
【００３６】
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の平面図である。
【図２】拡散層の深さ方向と横方向の広がりの関係を示す図である。
【図３】本発明の実施の形態を用いて、半導体装置を実測する説明図である。
【図４】本発明の実施の形態を適用した場合の拡散条件を例示した説明図である。
【図５】本発明の実施の形態の半導体装置の製造方法を説明する半導体装置の断面図である。
【図６】従来の半導体装置の製造方法を説明する半導体装置の断面図である。
【符号の説明】
１    Ｐ型シリコン基板
２    Ｎ型ウェル拡散層
３    Ｐ＋型ゲート拡散層
４    Ｎ＋型ドレイン拡散層
５    Ｎ＋型ソース拡散層
６    チャネル部
７    シリコン酸化膜
８    ゲート電極
９ａ    ドレイン電極
９ｂ    ソース電極
１１，１２，１３，１４，１５    Ｎ型ウェルチェックパターン（マスク上）
２１，２２，２３，２４，２５    Ｐ＋型ゲートチェックパターン（マスク上）
３１、３２    Ｎ型ウェルチェックパターン（マスク上）
３３    Ｎ型ウェルチェックパターン（マスク上）と拡散層実横広がりの差
３４    Ｎ型ウェルチェックパターン拡散層実深さ
４１    Ｐ型シリコン基板
４２    Ｎ型エピタキシャル層
４３    Ｐ＋型ガードリング層
４４    Ｐ＋型ゲート層
４５    Ｎ＋型ドレイン層
４６    Ｎ＋型ソース層
４７    チャネル部
４８    シリコン酸化膜
４９    ゲート電極
５０ａ    ドレイン電極
５０ｂ    ソース電極
１００，２００    チェックパターン
【図１】
2004356214.tif 000003
【図２】
2004356214.tif 000004
【図３】
2004356214.tif 000005
【図４】
2004356214.tif 000006
【図５】
2004356214.tif 000007
【図６】
2004356214.tif 000008