【手続補正書】
【提出日】平成23年12月2日(2011.12.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスを製作する方法であって、
第１の伝導型の第１の半導体層を形成するステップと、
前記第１の半導体層の伝導度よりも低い伝導度を有する第２の半導体層を、前記第１の半導体層上に形成するステップと、
前記第２の半導体層上に保護層を形成するステップと、
前記第２の半導体層を貫通して延びて前記第１の半導体層に接触する前記第１の伝導型の打込み領域を形成するように、前記保護層を貫通して前記第２の半導体層中にイオンを打ち込むステップであって、前記打込み領域は前記第２の半導体層中にピークドーパント濃度を有する、打ち込むステップと、
前記第２の半導体層の前記打込み領域上に第１の電極を形成するステップと、
前記打込み領域から間隔をあけて配置された、前記第２の半導体層の非打込み領域上に第２の電極を形成するステップとを含むことを特徴とする方法。
【請求項２】
前記第２の半導体層へイオンを打ち込むステップは、
打ち込まれた領域が第２半導体層全体にわたり、かつ少なくとも部分的に第１半導体層中に形成されるように打ち込むステップを含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記第１電極と第２電極を形成するステップは、
第２半導体層に打ち込まれた領域と非打込み領域の上に導電材を形成し、前記導電材をパターン化して、打込み領域の上に第１電極を、非打込み領域の上に第２電極を定めるステップを含み、ここで第２電極はオーミックコンタクトよりなることを特徴とする請求項２に記載の方法。
【請求項４】
前記第２の半導体層へイオンを打ち込むステップは、
打ち込まれたれた領域が、第２半導体層全体にわたり、かつ少なくとも部分的に保護層中に形成されるように打ち込むステップを含むことを特徴とする請求項３に記載の方法。
【請求項５】
前記イオンを打ち込むステップは、
打ち込まれたドーパントの分布が、第２の半導体層の全域に亘り、実質的に均一な濃度をもつように、イオンを第２の半導体層へ打ち込むステップを含むことを特徴とする請求項４に記載の方法。
【請求項６】
前記イオンを打ち込む前記ステップの後で、前記打込みイオンを活性化するように前記第１および第２の半導体層および前記保護層をアニールするステップとをさらに含むことを特徴とする請求項５に記載の方法。
【請求項７】
前記第１の電極を形成する前記ステップは、導電材を形成する前に、さらにアニールする前記ステップの後で、前記第２の半導体層の前記打込み領域を露出させるように前記保護層に開口を形成するステップを含み、
ここで、前記開口中の前記露出された打込み領域上に導電材を形成するステップとを含むことを特徴とする請求項６に記載の方法。
【請求項８】
前記第１の半導体層および前記第２の半導体層は、ＩＩＩ族窒化物材料を含むことを特徴とする請求項７に記載の方法。
【請求項９】
前記保護層は、高純度窒化物（ＨＰＮ）を含むことを特徴とする請求項８に記載の方法。
【請求項１０】
前記第１および第２の半導体層は、窒化ガリウム（ＧａＮ）を含み、前記保護層を形成する前記ステップは、
アルミニウムを含んだＩＩＩ族窒化物を含む第１の保護層を前記第２の半導体層上に形成するステップと、
高純度窒化物（ＨＰＮ）を含む第２の保護層を前記第１の保護層上に形成するステップとを含むことを特徴とする請求項９に記載の方法。
【請求項１１】
実質的に一様な濃度を有する打込みドーパントの分布を実現するように前記イオンを前記第２の半導体層中に打ち込む前記ステップは、
第１のドーズ量および第１の打込みエネルギーで前記第１の伝導型のイオンを打ち込むステップと、
次いで、第２のドーズ量および第２の打込みエネルギーで前記第１の伝導型のイオンを打ち込むステップとを含むことを特徴とする請求項１０に記載の方法。
【請求項１２】
前記第１のドーズ量は、約０．５×１０１５から約２．５×１０１５イオン／ｃｍ２を含み、前記第１の打込みエネルギーは約１６０ｋｅＶを含み、前記第２のドーズ量は、約０．８×１０１５から約５×１０１５イオン／ｃｍ２を含み、前記第２の打込みエネルギーは約２６０ｋｅＶを含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
実質的に一様な濃度を有する打込みドーパントの分布を実現するように前記イオンを前記第２の半導体層中に打ち込む前記ステップは、
前記第１の伝導型のイオンを第３のドーズ量および第３の打込みエネルギーで打ち込むステップをさらに含むことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記第３のドーズ量は、約０．５×１０１５から約３．７×１０１５イオン／ｃｍ２を含み、前記第３の打込みエネルギーは約３６０ｋｅＶを含むことを特徴とする請求項１３に記載の方法。
【請求項１５】
前記保護層は、窒化珪素（ＳｉＮ）、二酸化珪素（ＳｉＯ２）、および／または酸窒化珪素（ＳｉＯＮ）を含むことを特徴とする請求項１４に記載の方法。
【請求項１６】
前記打込みイオンは、珪素（Ｓｉ）、硫黄（Ｓ）、および／または酸素（Ｏ）を含むことを特徴とする請求項１５に記載の方法。
【請求項１７】
前記第１の半導体層および前記第２の半導体層は、同じ材料を含むことを特徴とする請求項１６に記載の方法。
【請求項１８】
前記第１の半導体層および／または前記第２の半導体層は、エピタキシャル層を含むことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記第１の電極は、オーミックコンタクトを含むことを特徴とする請求項１８に記載の方法。
【請求項２０】
前記第１の電極は、前記第２の半導体層の前記打込み領域上の陰極コンタクトを含み、
前記第２の電極は、前記第２の半導体層の前記非打込み領域上の陽極コンタクトを含むことを特徴とする請求項１９に記載の方法。
【請求項２１】
前記第１の半導体層および／または前記第２の半導体層は、約１００ナノメートル（ｎｍ）から約５００ｎｍの厚さを有することを特徴とする請求項２０に記載の方法。
【請求項２２】
前記第２の電極と前記打込み領域の間の横方向距離は、前記第２の電極と前記第１の電極の間の横方向距離よりも小さいことを特徴とする請求項２に記載の方法。
【請求項２３】
前記第２の電極と前記打込み領域の間の前記横方向距離は、約１マイクロメートル（μｍ）未満であることを特徴とする請求項２２に記載の方法。
【請求項２４】
前記第１の電極は、前記第２の半導体層の前記打込み領域上のソース／ドレインコンタクトを含み、前記第２の電極は、前記第２の半導体層の前記非打込み領域上のゲートコンタクトを含むことを特徴とする請求項１に記載の方法。
【請求項２５】
前記第２の半導体層のバンドギャップは、前記第１の半導体層のバンドギャップよりも大きいことを特徴とする請求項２４に記載の方法。
【請求項２６】
半導体デバイスであって、
第１のドーパント濃度を有する第１の伝導型の第１の半導体層と、
前記第１のドーパント濃度よりも低い第２のドーパント濃度を有する、前記第１の半導体層上の第２の半導体層と、
前記第２の半導体層を貫通して延びて前記第１の半導体層に接触する前記第１の伝導型の打込みドーパントの分布を含み、前記第２の半導体層中にピークドーパント濃度を有する、前記第２の半導体層中の打込み領域と、
前記第２の半導体層上の保護層と、
前記第２の半導体層の前記打込み領域上の第１の電極と、
前記打込み領域から間隔をあけて配置された、前記第２の半導体層の非打込み領域上の第２の電極とを備えることを特徴とする半導体デバイス。
【請求項２７】
前記第１の半導体層および前記第２の半導体層は、ＩＩＩ族窒化物材料を含むことを特徴とする請求項２６に記載のデバイス。
【請求項２８】
前記第２の半導体層上の前記保護層は、前記保護層を貫通して延びて前記第２の半導体層の前記打込み領域を露出させる開口を含み、前記第１の電極は、前記保護層の前記開口を通して前記第２の半導体層の前記打込み領域まで延びるオーミックコンタクトを備えることを特徴とする請求項２６に記載のデバイス。
【請求項２９】
前記保護層は、高純度窒化物（ＨＰＮ）を含むことを特徴とする請求項２８に記載のデバイス。
【請求項３０】
前記第１および第２の半導体層は、窒化ガリウム（ＧａＮ）を含み、前記保護層は、
前記第２の半導体層上の、アルミニウムを含んだＩＩＩ族窒化物を含む第１の保護層と、
前記第１の保護層上の、高純度窒化物（ＨＰＮ）を含む第２の保護層とを含むことを特徴とする請求項２８に記載のデバイス。
【請求項３１】
前記保護層は、窒化珪素（ＳｉＮ）、二酸化珪素（ＳｉＯ２）、および／または酸窒化珪素（ＳｉＯＮ）を含むことを特徴とする請求項２８に記載のデバイス。
【請求項３２】
前記オーミックコンタクトは、前記保護層に直接接触していることを特徴とする請求項２８に記載のデバイス。
【請求項３３】
打込みドーパントの前記分布は、少なくとも部分的に前記保護層中に延びていることを特徴とする請求項２８に記載のデバイス。
【請求項３４】
打込みドーパントの前記分布は、前記第２の半導体層を貫通して延び、少なくとも部分的に前記第１の半導体層中に延びていることを特徴とする請求項２６に記載のデバイス。
【請求項３５】
前記第１および第２の電極は、同じ材料層から形成され、前記第２の電極はオーミックコンタクトを含むことを特徴とする請求項３４に記載のデバイス。
【請求項３６】
前記打込み領域は、約５×１０２０イオン／ｃｍ３のピークドーパント濃度を有することを特徴とする請求項３５に記載のデバイス。
【請求項３７】
打込みドーパントの前記分布は、前記第２の半導体層の前記打込み領域全体にわたって実質的に一様な濃度を有することを特徴とする請求項２６に記載のデバイス。
【請求項３８】
前記打込みドーパントは、珪素（Ｓｉ）、硫黄（Ｓ）、および／または酸素（Ｏ）を含むことを特徴とする請求項２６に記載のデバイス。
【請求項３９】
前記第１の半導体層および前記第２の半導体層は、同じ材料を含むことを特徴とする請求項２６に記載のデバイス。
【請求項４０】
前記第１の電極は、オーミックコンタクトを含むことを特徴とする請求項２６に記載のデバイス。
【請求項４１】
前記第１の電極は、前記第２の半導体層の前記打込み領域上の陰極コンタクトを含み、
前記第２の電極は、前記第２の半導体層の前記非打込み領域上の陽極コンタクトを含むことを特徴とする請求項２６に記載のデバイス。
【請求項４２】
前記第１の半導体層および／または前記第２の半導体層は、約１００ナノメートル（ｎｍ）から約５００ｎｍの厚さを有することを特徴とする請求項４１に記載のデバイス。
【請求項４３】
前記第２の電極と前記打込み領域の間の横方向距離は、前記第２の電極と前記第１の電極の間の横方向距離よりも小さいことを特徴とする請求項２６に記載のデバイス。
【請求項４４】
前記第２の電極と前記打込み領域の間の前記横方向距離は、約１マイクロメートル（μｍ）未満であることを特徴とする請求項４３に記載のデバイス。
【請求項４５】
前記第１の電極は、前記第２の半導体層の前記打込み領域上のソース／ドレインコンタクトを含み、前記第２の電極は、前記第２の半導体の前記非打込み領域上のゲートコンタクトを含むことを特徴とする請求項２６に記載のデバイス。
【請求項４６】
前記第２の半導体層のバンドギャップは、前記第１の半導体層のバンドギャップよりも大きいことを特徴とする請求項４５に記載のデバイス。