【手続補正書】
【提出日】平成15年7月2日(2003.7.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
ΔΣモジュレータ１２は減算器１４、積分器１５、量子化器１６及び内部ＤＡＣ１７から構成され、積分器１５は減算器１４の出力である差分アナログ信号を積分し、量子化器１６は積分器１５の出力を量子化してディジタル信号（ノイズ成分を含む）としてデシメーションフィルタ１３に出力するとともに、内部ＤＡＣ１７に出力する。内部ＤＡＣ１７はディジタル信号をＤ／Ａ変換して、減算器１４に減算用のアナログ信号としてフィードバックする。なお、積分器１５は１／（ｎ・ｆＳ）期間の積分処理を行い、１オーバーサンプリング時間の遅延処理を機能を備える。


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
ΔΣモジュレータ２２は減算器２５、積分器２６及び量子化器２７から構成され、積分器２６は減算器２５の出力である差分ディジタル信号を積分し、量子化器２７は積分器２６の出力を量子化してΔΣ変調済みディジタル信号（ノイズ成分を含む）として内部ＤＡＣ２３に出力するとともに、減算器２４に減算用ディジタル信号としてフィードバックする。なお、積分器２６は１／（ｎ・ｆＳ）期間の積分処理を行い、１オーバーサンプリング時間の遅延処理を機能を備える。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
そして、スイッチＳ１〜Ｓ（Ｍ＋Ｋ）の他端が共通にノードＮ１に接続される。なお、ＮビットＤ／Ａコンバータには、また、各電流源ＩＳ１〜ＩＳ（Ｍ＋Ｋ）が供給する電流Ｉ１〜Ｉ（Ｍ＋Ｋ）の電流量はほぼ同一のＩＥになるように設定される。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
このとき、１回目のサンプリングでディジタル信号ＤＩＧ“０１１”（３）を取り込むと、図１８〜図２０に示すように、期間Ｔ１（図１８）で電流源ＩＳ１〜ＩＳ３が選択され、期間Ｔ２（図１９）で電流源ＩＳ１，ＩＳ６，ＩＳ７が選択され、期間Ｔ３（図２０）で電流源ＩＳ４〜ＩＳ６が選択される。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
スイッチ制御回路４Ａは、ディジタル信号ＤＩＧに基づき制御信号ＳＣをスイッチＳ１〜Ｓ（Ｍ＋Ｋ）に出力し、スイッチＳ１〜Ｓ（Ｍ＋Ｋ）のうちディジタル信号ＤＩＧに応じた個数のスイッチをスタート位置決定回路３Ｂで決定されるスイッチから昇順にオン状態にし、他のスイッチをオフ状態とする。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
これによって、ディジタル信号ＤＩＧの値に対応して選択される電流源の組合せが大幅に増え、電流源ＩＳ１〜ＩＳ（Ｍ＋Ｋ）が片寄りなく選択されることになり、Ｄ／Ａコンバータの出力に個々の電流源の特性差があらわれにくくなり、直線性の劣化を有効に抑えることができる。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正の内容】
【０１０３】
＜スタート位置決定回路の簡略化＞
実施の形態８において、図２８に示すように、Ｍ＝７（Ｎ＝３），Ｋ＝１で構成、Ａ＝３（８（Ｍ＋Ｋ）と３とは互いに素）を選択すると、図２及び図３で示したスタート位置決定回路３の構成から、ゼロ調整回路１８を省略した比較的簡単な回路構成でスタート位置決定回路を構成することができる。同様なことが実施の形態３及び４のスタート位置決定回路３Ａあるいは実施の形態７のスタート位置決定回路３Ｂにも当てはまる。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１０５
【補正方法】変更
【補正の内容】
【０１０５】
このように、（Ｍ＋Ｋ）＝２Ｎを満足する構成を選択することにより、スタート位置決定回路３の構成をさらに簡略化することができる。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１０７
【補正方法】変更
【補正の内容】
【０１０７】
図２９に示すように、一端が出力部であるノードＮ２に共通に接続された単位容量Ｃ１〜ＣＭそれぞれの他端がスイッチＳＷ１〜ＳＷＭの一端に接続される。なお、Ｍは必要容量数であり、Ｍ＝２Ｎ−１となる。また、ノードＮ２に接続された信号線より得られる電圧が出力電圧Ｖｏとなる。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正の内容】
【０１１０】
このような構成において、まず、スイッチＳＷ１〜ＳＷＭをすべてオフ状態にして電圧Ｖｂを印加した後、スイッチＳＷ１〜ＳＷＭのうちディジタル信号ＤＩＧに基づきｘ個のスイッチをオン状態にして、ｘ個のスイッチに接続される容量Ｃに他端に電圧Ｖｒを印加する。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
すると、電荷保存則により、下式が成立する。
（Ｍ−ｘ）Ｃ（Ｖｏ−Ｖｂ）＋ｘＣ（Ｖｏ−Ｖｒ）＝０
これを解くと、以下のようになる。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１１４
【補正方法】変更
【補正の内容】
【０１１４】
＜オーバーサンプリング△Σ方式への応用＞
実施の形態１〜実施の形態８で示した構成のＤ／Ａコンバータを図３０で示した構成のオーバーサンプリング△ΣＡＤＣの多ビットの内部ＤＡＣ１７あるいは図３１で示したオーバーサンプリング△ΣＤＡＣの内部ＤＡＣ２３として利用することにより、量子化ノイズも小さく、系の安定性が良好なものが得られ、さらにディジタル入力に対するアナログ出力の直線性が保証されるため、動作性能の高いオーバーサンプリング△ΣＡＤＣあるいはオーバーサンプリング△ΣＤＡＣを得ることができる。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１２６
【補正方法】変更
【補正の内容】
【０１２６】
請求項５記載のＤ／Ａコンバータの単位電気量生成部の個数ＬはＮビットのＤ／Ａ変換の必要個数（２Ｎ−１）より大きいため、その余剰個数に伴い選択スタート位置の自由度が増すため、アナログ信号に単位電気量生成部個々の特性差がより一層あらわれにくくなり、ディジタル入力に対するアナログ出力の直線性を向上させることができる。


【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１２８
【補正方法】変更
【補正の内容】
【０１２８】
請求項７記載のＤ／Ａコンバータの単位電気量生成部の個数Ｌは２Ｎであるため、変位個数Ａを加算しながらＮビットの加算結果（Ｌ＝２Ｎ通り）を出力する単純な加算処理部からなる簡単な回路構成でスタート位置決定部を構成することができる。


【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
1999031969.tif 000001
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
1999031969.tif 000002
【手続補正１７】
【補正対象書類名】図面
【補正対象項目名】図３２
【補正方法】変更
【補正の内容】
【図３２】
1999031969.tif 000003