【事件の表示】
　平成６年特許願第２７０８４４号「伝送線路スイッチ」拒絶査定不服審判事件〔平成８年５月３１日出願公開、特開平８−１３９５０１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成６年１１月４日の出願であって、特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成１６年７月９日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
　「第１の伝送線路、第２の伝送線路、およびこれらの伝送線路の中央で、これらの伝送線路に平行に配置されるとともに、一端に出力線路が接続された第３の伝送線路を含んで構成される伝送線路スイッチであって、
　一端から第１の搬送波入力信号が供給され、他端に前記第１の伝送線路が接続される第１の入力線路であって、前記第１の搬送波入力信号を増幅する第１の増幅器および該第１の増幅器と第１の伝送線路の一端とを結ぶ第１の連結部を有する前記第１の入力線路と、
　一端から第２の搬送波入力信号が供給され、他端に前記第２の伝送線路が接続される第２の入力線路であって、前記第２の搬送波入力信号を増幅する第２の増幅器および該第２の増幅器と第２の伝送線路の一端とを結ぶ第２の連結部を有する前記第２の入力線路と、
　前記第１の搬送波入力信号の伝送を阻止する第１の帯域阻止フィルタおよび抵抗素子と容量素子からなる第１の終端回路が挿入される第１のバイアス線路であって、前記第１の連結部に接続されて直流バイアスに応じて前記第１の増幅器をオン状態またはオフ状態とする前記第１のバイアス線路と、
　前記第２の搬送波入力信号の伝送を阻止する第２の帯域阻止フィルタおよび抵抗素子と容量素子からなる第２の終端回路が挿入される第２のバイアス線路であって、前記第２の連結部に接続されて直流バイアスに応じて前記第２の増幅器をオン状態またはオフ状態とする前記第２のバイアス線路と
　を備え、
　前記第１の伝送線路における他端部、前記第２の伝送線路における他端部、および前記第３の伝送線路における他端部は、それぞれ解放端であるとともに、前記第１の伝送線路、第２の伝送線路および第３の伝送線路の長さは、前記第１の搬送波入力信号または前記第２の搬送波入力信号の伝送希望周波数に対する１／４波長とされるとともに、
　前記第１の連結部について、前記直流バイアスの遮断によりオフ状態にある前記第１の増幅器側は、前記第１の連結部からみて高インピーダンスとなるような長さとされ、前記第２の連結部について、前記直流バイアスの遮断によりオフ状態にある前記第２の増幅器側は、前記第２の連結部からみて高インピーダンスとなるような長さとされる
　ことを特徴とする伝送線路スイッチ。」
　
２．引用発明と周知技術
（１）これに対して、当審の拒絶理由に引用された特開平２−６３２０１号公報（以下、「引用例１」という。）には、図面とともに、次の事項が記載されている。
　イ．「（１）複数の入力線路（１，２）が接合点４において共通出力線路（３）に接続しており、各入力線路に関連する増幅手段（１０）を備える伝送線路スイツチであつて、前記各増幅手段（１０）はオン状態において動作可能で１を越える利得で信号を送信し、そしてオフ状態において、前記関連する増幅手段（１０）と前記接合点（４）間の入力線路の長さ（Ｌ）に関連して、前記増幅手段（１０）は前記接合点（４）において高インピーダンスとなるようにしたことを特徴とする前記伝送線路スイツチ。
・・・
（３）特許請求の範囲第１項あるいは第２項記載の伝送線路スイツチにおいて、前記各増幅手段（１０）はＦＥＴ型素子（９）と、前記素子を関連する入力線路に整合させる整合回路網（６，７）と、前記増幅手段（１０）の状態を決定するバイアス手段（６，７）とを備えていることを特徴とする前記伝送線路スイツチ。
・・・
（５）前述の特許請求の範囲のいずれか１項記載の伝送線路スイツチにおいて、各入力線路（１，２）は関連する増幅手段（１０）と前記接合点（４）間にＤ．Ｃ．ブレーク（５）を組入れていることを特徴とする前記伝送線路スイツチ。
・・・
（９）前述の特許請求の範囲のいずれか１項記載の伝送線路スイツチにおいて、前記複数の入力線路は、各々がマイクロ波アンテナの受信ホーンからの２つの直交偏波信号の１つを搬送する２つの伝送線路からなり、そして前記「オン」状態における前記増幅手段は前記信号のための受信機の一部を構成していることを特徴とする前記伝送線路スイツチ。」（１頁左下欄〜２頁左上欄、特許請求の範囲第１項、第３項、第５項、第９項）
　ロ．「その「オフ」状態における素子９”によつて示される低出力インピーダンスは、増幅器段１０”の出力と接合点４との間の入力線路２として、適切な長さＬを選定することによつて、接合点４における高インピーダンスに変換することができる。」（３頁右下欄１５〜２０行目）
　ハ．「回路網６と７のバイアス成分の幾つかには、素子９のための電源から伝送信号を分離する低域スイルタが含まれるが、これらもまた基板にプリントすることができる。」（４頁左下欄２〜５行目、なお、上記「低域スイルタ」は「低域フィルタ」の明白な誤記であるから、以後「低域フィルタ」として扱う。）
　
　上記引用例１の記載及び添付図面ならびにこの分野における技術常識を考慮すると、上記２系統の「入力線路」のうち、第１、第２の増幅器までの前半部分に対して、「第１の増幅器」と「接合点」間及び「第２の増幅器」と「接合点」間を接続する部分はそれぞれ「第１の入力線路後半部」、「第２の入力線路後半部」である。
　したがって、上記引用例１には以下の発明（以下、「引用発明１」という。）が記載されている。
　「第１及び第２の入力線路が接合点において共通出力線路に接続されるとともに、第１の入力線路後半部及び第２の入力線路後半部にそれぞれＤ．Ｃ．ブレークを配置した回路を含む伝送線路スイツチであって、
　一端から第１の搬送波入力信号が供給され、他端に前記共通出力線路が接続される第１の入力線路であって、前記第１の搬送波入力信号を増幅する第１の増幅器および該第１の増幅器と共通出力線路の一端とを結ぶ第１の入力線路後半部を有する前記第１の入力線路と、
　一端から第２の搬送波入力信号が供給され、他端に前記共通出力線路が接続される第２の入力線路であって、前記第２の搬送波入力信号を増幅する第２の増幅器および該第２の増幅器と共通出力線路の一端とを結ぶ第２の入力線路後半部を有する前記第２の入力線路と、
　前記第１の搬送波入力信号の伝送を阻止する第１の低域フィルタが挿入される第１のバイアス回路網であって、前記第１の入力線路後半部に接続されて直流バイアスに応じて前記第１の増幅器をオン状態またはオフ状態とする前記第１のバイアス回路網と、
　前記第２の搬送波入力信号の伝送を阻止する第２の低域フィルタが挿入される第２のバイアス回路網であって、前記第２の入力線路後半部に接続されて直流バイアスに応じて前記第２の増幅器をオン状態またはオフ状態とする前記第２のバイアス回路網と
　を備え、
　前記第１の入力線路後半部について、前記直流バイアスの遮断によりオフ状態にある前記第１の増幅器側は、前記第１の入力線路後半部からみて高インピーダンスとなるような長さとされ、前記第２の入力線路後半部について、前記直流バイアスの遮断によりオフ状態にある前記第２の増幅器側は、前記第２の入力線路後半部からみて高インピーダンスとなるような長さとされる
　ことを特徴とする伝送線路スイッチ。」
　
（２）同じく、当審の拒絶理由に引用された特開平６−２６８４０９号公報（以下、「引用例２」という。）には、図面とともに、以下の事項が記載されている。
　イ．「【従来の技術】従来、ストリップ回路において電力分配器を構成する場合、例えばＴ型分配器をストリップ線路により構成するのが一般的である。ここで、この電力分配器に帯域ろ波機能を持たせる場合、例えば図１３に示すように第１の基板２１０上にＴ型分配器２１１を構成し、このＴ型分配器２１１の後段の第２の基板上２２０に帯域ろ波器２２１を構成する。」（２頁１欄２７〜３６行目）
　ロ．「【００１２】まず、図１を参照して第１の実施例の構成を説明する。図１においては誘電体基板１０上にストリップ回路を形成するものとする。第１の実施例においては、ストリップ回路が入力用の第１のストリップ線路１１と、２本の共振用ストリップ線路１３，１５と、出力用の第２のストリップ線路１７と、出力用の第３のストリップ線路１９によって構成され、第１のストリップ線路１１を軸として共振用ストリップ線路１３と共振用ストリップ線路１５が、また第２のストリップ線路１７と第３のストリップ線路１９が略対称に配置される。
・・・
【００１４】また、共振用ストリップ線路１３，１５の長さは、入力される高周波信号の波長λの１／２のλ／２に設定され、前半分のλ／４の長さ部分が第１のストリップ線路１１と平行して設けられ、後半分のλ／４の長さ部分が第２のストリップ線路１７と第３のストリップ線路１９と平行して設けられる。
・・・
【００１６】一方、第２のストリップ線路１７と第３のストリップ線路１９を入力用とし、第１のストリップ線路１１を出力用としたときには、第２、第３のストリップ線路１７，１９から入力された２つの高周波信号は、電磁界結合によって、２本の共振用ストリップ線路１３，１５に伝送される。さらに、この共振用ストリップ線路１３，１５において共振された所望の帯域の高周波信号は、電磁界結合によって、第１のストリップ線路１１に伝送されると同時に合成され、合成された所望の周波数帯域の高周波信号のみが出力される。」（３頁３欄〜４欄、段落【００１２】〜【００１６】）
　ハ．「本ストリップ回路の形状を、３導体タイプのストリップ線路で構成した場合についても、前記と同様の効果が得られ、基板内への実装が可能であるので、高周波回路全体の実装面積がさらに小さくなることは明らかである。」（５頁７欄２８〜３２行目）
　
　上記引用例２の記載及び添付図面ならびにこの分野における技術常識を考慮すると、上記引用例２には、「Ｔ型分配器の後段に帯域ろ波器を配置する」従来の電力分配器の構成を、「入力用の第１のストリップ線路と、２本の共振用ストリップ線路と、出力用の第２のストリップ線路と、出力用の第３のストリップ線路を用い、共振用ストリップ線路の長さは、入力される高周波信号の波長λの１／２のλ／２に設定され、前半分のλ／４の長さ部分が第１のストリップ線路と平行して設けられ、後半分のλ／４の長さ部分が第２のストリップ線路と第３のストリップ線路と平行して設ける」構成に換えること、「３導体タイプ（即ち、２本の共振用ストリップ線路を省略した構成）でも同様の効果が得られる」こと、および、「入出力を入れ替えることにより電力分配器が電力合成器となる」こと、が記載されているから、３導体タイプの構成について当該記載の分配器を合成器と読み替えて整理すると、上記引用例２には以下の発明（以下、「引用発明２」という。）が記載されている。
　「平行に配置した入力用の第１及び第２のストリップ線路と、該２本の入力用ストリップ線路の間にλ／４の長さにわたり第３のストリップ線路を平行に配置した電力合成器。」
　
（３）また、例えば特開平４−１１３７０１号公報（以下、「周知例１」という。）には、以下の事項イ．が記載されており、また、例えば特開平３−１９２８０１号公報（以下、「周知例２」という。）には、以下の事項ロ．が記載されているいる。
　イ．「マイクロ波増幅素子５にバイアスを供給するために、マイクロストリップライン３、４との接続部における帯域内周波数で開放条件となるようなチョーク回路６、７が設けられる。そして、８はゲート電流を抑圧するためゲート側抵抗であり１ｋΩ以上の高抵抗が使われ、９はゲート側コンデンサで１０００ＰＦ程度、１０はドレイン側抵抗で４７Ω程度、１１はドレイン側コンデンサで１０００ＰＦ程度である。
　チョーク回路６、７は、通常誘電体基板１４上でマイクロ波集積回路のパターンにより帯域阻止型フィルタを形成するため、第１図のようにチョーク回路６に安定化抵抗１５を挿入しても帯域内におけるマイクロストリップライン３との接続部におけるインピーダンスは、開放条件のまま保たれる。」（２頁左下欄１７行目〜右下欄１１行目）
　ロ．「オープンスタブ（１９）の非オープン側の接続端（１３）は整合回路（５）に接続されている。一方、平行平板型キャパシタ（１０）は下地電極（９１）、絶縁膜（９２）、および上地電極（９３）からなり、下地電極（９１）はバイアス電源端子（１１）に接続され、上地電極（９３）は接地されている。
　この発明のＭＭＩＣにおいては、抵抗（９）の一端に接続された小容量のキャパシタの容量値をオープンスタブ（１９）により極めて正確に設定することができるから、該オープンスタブ（１９）による小容量キャパシタと、抵抗（９）、およびキャパシタ（１０）とからなる濾波回路を所望の特性を呈するように構成することができる。従って、接続端（１３）からバイアス回路（６）側を見た動作周波数帯域における電力反射係数が１に極めて近い値になるように設計することができ、マイクロ波の漏洩を防止して発振が生ずるのを有効に防止することができる。
　なお、上記の実施例では、ＦＥＴ（１）のゲートにバイアス電圧を印加するためのバイアス回路（６）について説明したが、ドレイン電圧印加用、あるいはダイオード等を含むＭＭＩＣの能動回路用のバイアス電圧を供給するためのバイアス回路としても使用することができる。」（２頁右下欄１２行目〜３頁左上欄１５行目）
　
　上記周知例１、２の記載によれば、「動作帯域内の信号の伝送を阻止する帯域阻止フィルタおよび抵抗素子と容量素子からなる終端回路からなるバイアス回路」は周知である。
　
（４）また、例えば特開平５−２２０５８号公報（以下、「周知例３」という。）には、以下の事項が記載されている。
　「従来、二重偏波衛星放送送受信用ダウンコンバータのフロントエンド部のように入力信号の切り換え機能を持つマイクロ波増幅器は、図３に示すように、入力線路１，２には同一周波数で異なる信号がマイクロ波アンテナから入力され、合成回路３により合成された共通出力線路４に出力される。」（２頁１欄２１〜２６行目）
　
　上記周知例３の記載によれば、「出力整合回路６ａ，６ｂの出力端から共通出力線路４までの、容量を含む線路部分」を「合成回路」と呼ぶことは周知である。
　
３．対比
　本願発明と引用発明１とを対比するに、本願発明の「第１の伝送線路、第２の伝送線路、およびこれらの伝送線路の中央で、これらの伝送線路に平行に配置されるとともに、一端に出力線路が接続された第３の伝送線路」および前記それぞれの伝送線路に接続される「第１の入力線路、第２の入力線路、出力線路」からなる回路と引用発明１の「第１及び第２の入力線路が接合点において共通出力線路に接続されるとともに、第１の入力線路後半部及び第２の入力線路後半部にそれぞれＤ．Ｃ．ブレーカを配置した回路」はいずれも、出力整合回路の出力端から共通出力線路までの回路であるから、上記周知例３の記載によれば「マイクロ波合成回路」であるという点で一致している。
　また、上記本願発明の「第１の伝送線路、第２の伝送線路、およびこれらの伝送線路の中央で、これらの伝送線路に平行に配置されるとともに、一端に出力線路が接続された第３の伝送線路」と引用発明１の「接合点」はいずれも「マイクロ波合成回路」の「合成部」を構成しており、本願発明の「第１の連結部」、「第２の連結部」と引用発明１の「第１の入力線路後半部」、「第２の入力線路後半部」は同じ線路部を指している。
　また、本願発明の「帯域阻止フィルタ」と引用発明１の「低域フィルタ」はいずれも「フィルタ」であるという点で一致している。
　また、本願発明の「バイアス線路」における「線路」と引用発明１の「バイアス回路網」における「回路網」はマイクロ波の回路網が線路で構成されることを考慮すると、この点に実質的な差異はない。
　したがって、本願発明と引用発明１は、以下の＜一致点＞で一致し、また以下の＜相違点＞で相違している。
＜一致点＞
　「マイクロ波合成回路を含んで構成される伝送線路スイッチであって、
　一端から第１の搬送波入力信号が供給され、他端に合成部が接続される第１の入力線路であって、前記第１の搬送波入力信号を増幅する第１の増幅器および該第１の増幅器と合成部の一端とを結ぶ第１の連結部を有する前記第１の入力線路と、
　一端から第２の搬送波入力信号が供給され、他端に前記合成部が接続される第２の入力線路であって、前記第２の搬送波入力信号を増幅する第２の増幅器および該第２の増幅器と合成部の一端とを結ぶ第２の連結部を有する前記第２の入力線路と、
　前記第１の搬送波入力信号の伝送を阻止する第１のフィルタが挿入される第１のバイアス線路であって、前記第１の連結部に接続されて直流バイアスに応じて前記第１の増幅器をオン状態またはオフ状態とする前記第１のバイアス線路と、
　前記第２の搬送波入力信号の伝送を阻止する第２のフィルタが挿入される第２のバイアス線路であって、前記第２の連結部に接続されて直流バイアスに応じて前記第２の増幅器をオン状態またはオフ状態とする前記第２のバイアス線路と
　を備え、
　前記第１の連結部について、前記直流バイアスの遮断によりオフ状態にある前記第１の増幅器側は、前記第１の連結部からみて高インピーダンスとなるような長さとされ、前記第２の連結部について、前記直流バイアスの遮断によりオフ状態にある前記第２の増幅器側は、前記第２の連結部からみて高インピーダンスとなるような長さとされる
　ことを特徴とする伝送線路スイッチ。」
＜相違点＞
（１）「マイクロ波合成回路」に関し、本願発明は「第１の伝送線路、第２の伝送線路、およびこれらの伝送線路の中央で、これらの伝送線路に平行に配置されるとともに、一端に出力線路が接続された第３の伝送線路」および前記それぞれの伝送線路に接続される「第１の入力線路、第２の入力線路、出力線路」からなる回路であるのに対し、引用発明１は「第１及び第２の入力線路が接合点において共通出力線路に接続されるとともに、第１の入力線路後半部及び第２の入力線路後半部にそれぞれＤ．Ｃ．ブレーカを配置した回路」である点。
（２）「マイクロ波合成回路」の「合成部」に関し、本願発明は「第１の伝送線路、第２の伝送線路、およびこれらの伝送線路の中央で、これらの伝送線路に平行に配置されるとともに、一端に出力線路が接続された第３の伝送線路」における「前記第１の伝送線路における他端部、前記第２の伝送線路における他端部、および前記第３の伝送線路における他端部は、それぞれ解放端であるとともに、前記第１の伝送線路、第２の伝送線路および第３の伝送線路の長さは、前記第１の搬送波入力信号または前記第２の搬送波入力信号の伝送希望周波数に対する１／４波長とされる」ものであるのに対し、引用発明１は単に「接合点」である点。
（３）第１、第２の「バイアス線路」に関し、本願発明は第１、第２の「帯域阻止フィルタおよび抵抗素子と容量素子からなる終端回路」からなるのに対し、引用発明１は第１、第２の「低域フィルタ」を含むものの「終端回路」については不明である点。
　
４．当審の判断
　そこで、まず、上記相違点（１）の「マイクロ波合成回路」と相違点（２）の「マイクロ波合成回路」の「合成部」について検討するに、例えば上記引用例２には「平行に配置した入力用の第１及び第２のストリップ線路と、該２本の入力用ストリップ線路の間にλ／４の長さにわたり第３のストリップ線路を平行に配置した電力合成器。」の発明（引用発明２）が開示されており、当該引用発明２の電力合成器の構成を引用発明１の合成器として用いる上での阻害要因は何ら見あたらないから、引用発明１の「第１及び第２の入力線路が接合点において共通出力線路に接続されるとともに、第１の入力線路後半部及び第２の入力線路後半部にそれぞれＤ．Ｃ．ブレーカを配置した回路」を本願発明のような「第１の伝送線路、第２の伝送線路、およびこれらの伝送線路の中央で、これらの伝送線路に平行に配置されるとともに、一端に出力線路が接続された第３の伝送線路」および前記それぞれの伝送線路に接続される「第１の入力線路、第２の入力線路、出力線路」からなる回路に変更するとともに、「前記第１の伝送線路における他端部、前記第２の伝送線路における他端部、および前記第３の伝送線路における他端部は、それぞれ解放端であるとともに、前記第１の伝送線路、第２の伝送線路および第３の伝送線路の長さは、前記第１の搬送波入力信号または前記第２の搬送波入力信号の伝送希望周波数に対する１／４波長とする」程度のことは、当業者であれば容易なことである。
　ついで、上記相違点（３）の第１、第２の「バイアス線路」について検討するに、上記周知例１または２に開示されているように、「動作帯域内の信号の伝送を阻止する帯域阻止フィルタおよび抵抗素子と容量素子からなる終端回路からなるバイアス回路」は周知であるところ、当該周知技術を引用発明１のバイアス回路網に適用する上での阻害要因は何ら見あたらないから、引用発明１のバイアス回路網を本願発明のような「帯域阻止フィルタおよび抵抗素子と容量素子からなる終端回路」からなるバイアス線路とするように構成する程度のことは当業者であれば必要に応じて適宜採用し得る単なる設計的事項にすぎないものである。
　また、上記した構成の変更又は追加に基づく作用効果を検討しても、その作用効果は予測される範囲内であるから、この点からも前記各相違点に進歩性を見いだすことはできない。
　
５．むすび
　以上のとおり、本願発明は、上記引用例１、２に記載された発明ならびに上記周知例１〜３に記載された周知技術に基づいて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。