(57)【要約】【課題】本発明は、ステッピングモータを低騒音かつ低振動に駆動する駆動装置を提供する。【解決手段】参照信号生成部１１０ａは、階段波生成部２が生成した階段波を、積分回路３で積分することにより、レベルが連続的に変化し、かつ電流制限値を表す参照信号ＶＣＴＡを生成する。ＰＷＭ制御部１２０ａは、ＰＷＭ基準信号生成部１によって生成されるＰＷＭ基準信号の周期毎に、給電電流測定部１４０ａから示される測定結果と参照信号ＶＣＴＡとを比較して、ブリッジ整流回路１３０ａに含まれる所定のトランジスタをＯＮ／ＯＦＦさせることにより、巻線１９ａへの給電電流を参照信号ＶＣＴＡによって表される電流制限値に制御する。【選択図】          図１
2004215385.tif 000002
【特許請求の範囲】
【請求項１】
駆動対象であるステッピングモータが備える巻線への給電電流を測定する給電電流測定手段と、
レベルが連続的に変化し、かつ電流制限値を表す参照信号を生成する参照信号生成手段と、
導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するチョッピング用のスイッチング手段と、
所定の周期毎に前記スイッチング手段を導通状態にし、その後、前記測定される給電電流が前記参照信号によって表される電流制限値よりも大きくなった時点で、前記スイッチング手段を非導通状態にするパルス幅変調制御手段と
を備えることを特徴とするステッピングモータ駆動装置。
【請求項２】
前記参照信号生成手段は、
階段波を生成する階段波生成部と、
当該階段波を積分することによって前記参照信号を生成する積分回路とから構成される
ことを特徴とする請求項１に記載のステッピングモータ駆動装置。
【請求項３】
前記積分回路は、前記階段波の変化速度に応じて前記積分の時定数を変更することによって、前記参照信号を前記階段波の平均勾配に追従させて生成する
ことを特徴とする請求項２に記載のステッピングモータ駆動装置。
【請求項４】
前記積分回路は、前記階段波の変化速度を示す速度指定信号を取得し、当該取得される速度指定信号に応じて前記積分の時定数を変更する
ことを特徴とする請求項３に記載のステッピングモータ駆動装置。
【請求項５】
前記階段波生成部は、ステップ単位時間を刻むパルス信号をカウントすることにより前記階段波を生成し、
前記ステッピングモータ駆動装置は、さらに、
当該パルス信号の頻度を弁別する弁別手段を備え、
前記積分回路は、当該弁別の結果に応じて前記積分の時定数を変更する
ことを特徴とする請求項３に記載のステッピングモータ駆動装置。
【請求項６】
前記ステッピングモータ駆動装置は、さらに、
前記階段波の各ステップのレベルを表す情報信号を受信する情報信号受信手段を備え、
前記階段波生成部は、当該受信された情報信号をステップ単位時間毎にＤ／Ａ変換することによって前記階段波を生成する
ことを特徴とする請求項２に記載のステッピングモータ駆動装置。
【請求項７】
前記ステッピングモータ駆動装置は、さらに、
前記チョッピング用のスイッチング手段と他の複数のスイッチング手段とから構成され、前記給電電流を整流するブリッジ整流回路と、
当該ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れか所定の状態にすることによって、前記巻線への給電極性を反転させる給電極性反転手段を備える
ことを特徴とする請求項１に記載のステッピングモータ駆動装置。
【請求項８】
前記ステッピングモータ駆動装置は、さらに、
前記チョッピング用のスイッチング手段が非導通状態にされている期間において、前記他のスイッチング手段のうち２つ以上を導通状態にすることによって、前記巻線からの回生電流を当該導通状態にしたスイッチング手段を経由して還流させる同期整流制御手段を備える
ことを特徴とする請求項７に記載のステッピングモータ駆動装置。
【請求項９】
前記給電電流測定手段は、前記ブリッジ整流回路において導通状態にされる何れかのスイッチング手段であり、当該スイッチング手段のＯＮ抵抗による電圧降下によって前記給電電流を測定し、
前記ステッピングモータ駆動装置は、さらに、
前記参照信号によって表される電流制限値に応じた電流を流す基準電流源と、
当該基準電流源と直列に接続される抵抗体とを備え、
前記パルス幅変調制御手段は、前記所定の周期毎に前記チョッピング用のスイッチング手段を導通状態にし、その後、前記給電電流測定手段による電圧降下が、前記抵抗体による電圧降下よりも大きくなった時点で前記チョッピング用のスイッチング手段を非導通状態にする
ことを特徴とする請求項７に記載のステッピングモータ駆動装置。
【請求項１０】
前記抵抗体は、導通状態にされる半導体素子である
ことを特徴とする請求項９に記載のステッピングモータ駆動装置。
【請求項１１】
前記給電電流測定手段は、前記巻線と直列に接続される抵抗体であり、当該抵抗体に発生する電圧降下によって前記給電電流を測定する
ことを特徴とする請求項１に記載のステッピングモータ駆動装置。
【請求項１２】
前記抵抗体は、導通状態にされる半導体素子である
ことを特徴とする請求項１１に記載のステッピングモータ駆動装置。
【請求項１３】
前記ステッピングモータは複数の相それぞれに対応する巻線を備え、
前記給電電流測定手段は巻線毎に給電電流を測定し、
前記参照信号生成手段は巻線毎に電流制限値を表す参照信号を生成し、
前記チョッピング用のスイッチング手段は巻線毎に給電とその停止とを行い、
前記パルス幅変調制御手段は、前記チョッピング用のスイッチング手段を制御することによって、各巻線への給電を所定の周期毎に開始し、その後、前記測定される給電電流が前記参照信号によって表される電流制限値よりも大きくなった巻線への給電を停止する
ことを特徴とする請求項１に記載のステッピングモータ駆動装置。
【請求項１４】
駆動対象であるステッピングモータが備える巻線への給電電流を測定する給電電流測定ステップと、
レベルが連続的に変化し、かつ当該レベルによって電流制限値を表す参照信号を生成する参照信号生成ステップと、
導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するチョッピング用のスイッチングステップと、
所定の周期毎に前記スイッチング手段を導通状態にし、その後、前記測定される給電電流が前記参照信号によって表される電流制限値よりも大きくなった時点で、前記スイッチング手段を非導通状態にするパルス幅変調制御ステップと
を含むことを特徴とするステッピングモータ駆動方法。
【請求項１５】
前記参照信号生成ステップは、
階段波を生成する階段波生成サブステップと、
当該階段波を積分することによって前記参照信号を生成する積分サブステップとを含む
ことを特徴とする請求項１４に記載のステッピングモータ駆動方法。
【請求項１６】
前記積分サブステップは、前記階段波の変化速度に応じて前記積分の時定数を変更することによって、前記参照信号を前記階段波の平均勾配に追従させて生成する
ことを特徴とする請求項１５に記載のステッピングモータ駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ステッピングモータ駆動装置に関し、特に、ステッピングモータを低騒音かつ低振動に駆動する技術に関する。
【０００２】
【従来の技術】
従来、各種の位置制御等にステッピングモータが用いられている。ステッピングモータは、回転子と、複数相の巻線を備える固定子とから構成され、当該回転子は当該巻線に通電される度に単位角度ずつ回転して停止する。また、当該回転子は、各巻線に所定の順序で所定回数通電されることによって、フィードバック制御なしに、目的の角度だけ回転して停止する。ステッピングモータの動作のこのような特性は、位置制御用途に適する。
【０００３】
近年、ステッピングモータは、ＤＳＣ（Ｄｉｇｉｔａｌ  Ｓｔｉｌｌ  Ｃａｍｅｒａ：デジタル静止画カメラ、いわゆるデジカメ）やＤＶＣ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｃａｍｅｒａ：デジタルビデオカメラ）といった撮影用電子機器における光学系アクチュエータとして、絞り、焦点、ズームなどの調整に用いられる。
撮影用電子機器に用いられるステッピングモータの動作には、特に低騒音性及び低振動性が求められる。ステッピングモータが発する騒音は機器の内蔵マイクにキャッチされ雑音として録音され、振動はぶれ等を生じさせ録画画質を劣化させるからである。
【０００４】
この要求に応えて、ステッピングモータの動作を低騒音化及び低振動化させる駆動技術が、例えば特許文献１に開示されている。
図２３は、当該特許文献１に記載されている駆動装置である（ここでは、原理説明に必要な構成要素のみを記載する）。
図２３において、２０は制御対象であるステッピングモータ、４５は回転子、１９ａ及び１９ｂはそれぞれ第１巻線及び第２巻線である。
【０００５】
アップダウンカウンタ回路４３ａは、アップダウン信号ＤＡに応じてクロック信号ＣＬＫＰをアップカウント、又はダウンカウントし、当該カウント値を示す４ビット信号ＤＡ１〜ＤＡ４をＤ／Ａコンバータ４４ａへ供給する。
Ｄ／Ａコンバータ４４ａは、４ビット信号ＤＡ１〜ＤＡ４に応じた電圧信号ＶＣＡを出力する。電圧信号ＶＣＡは、ステップ状に増加し、そして減少する階段波である。クロック信号ＣＬＫＰの周波数（正確にはパルス頻度）、及びステップレベルの段差の大きさに応じて、電圧信号ＶＣＡの変化速度は可変である。クロック信号ＣＬＫＰのパルス頻度が大きいほど、また、ステップレベルの段差が大きいほど、電圧信号ＶＣＡは高速な変化を示す。また、クロック信号ＣＬＫＰを停止することによって電圧信号ＶＣＡを一定値に維持できる。
【０００６】
駆動回路３９ａは、駆動信号ＶＣＡを非反転パワーアンプ４１ａで増幅すると共に、反転パワーアンプ４２ａで増幅し、両パワーアンプの各出力端の間に接続される第１巻線１９ａを電圧駆動する。
上述した構成要素と同様の構成要素が第２巻線１９ｂについても設けられ、同様の作用によって、階段波に基いて第２巻線１９ｂを電圧駆動する。
【０００７】
この構成は、巻線への給電開始時に印加電圧を段階的に増加させ、そして給電停止時に印加電圧を段階的に減少させるので、給電の開始及び停止時の急激なトルク変動によって生じる振動と騒音とが緩和される。
なお、上述した駆動装置は各巻線を電圧駆動する駆動回路を例示しているが、階段波に基いて各巻線を電流駆動しても、同様に振動と騒音との低減効果が得られる。
【０００８】
【特許文献１】
特開平６−３４３２９５号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来技術の駆動装置によれば、階段波のステップアップ時、及びステップダウン時のトルク変動によって、駆動対象のステッピングモータに依然若干の振動と騒音とが生じるため、振動と騒音の低減効果が十分でないという問題がある。撮影用電子機器への適用において、この問題は特に顕著であり、ステッピングモータ動作の一層の低騒音化及び低振動化への要求が依然として存在する。
【００１０】
上記の問題に鑑み、本発明は、駆動対象であるステッピングモータの動作を低騒音化及び低振動化する駆動装置の提供を目的とする。
【００１１】
【課題を解決するための手段】
（１）上記問題を解決するため、本発明のステッピングモータ駆動装置は、駆動対象であるステッピングモータが備える巻線への給電電流を測定する給電電流測定手段と、レベルが連続的に変化し、かつ電流制限値を表す参照信号を生成する参照信号生成手段と、導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するチョッピング用のスイッチング手段と、所定の周期毎に前記スイッチング手段を導通状態にし、その後、前記測定される給電電流が前記参照信号によって表される電流制限値よりも大きくなった時点で、前記スイッチング手段を非導通状態にするパルス幅変調制御手段とを備える。
（２）また、前記ステッピングモータ駆動装置において、前記参照信号生成手段は、階段波を生成する階段波生成部と、当該階段波を積分することによって前記参照信号を生成する積分回路とから構成されるとしてもよい。
（３）また、前記積分回路は、前記階段波の変化速度に応じて前記積分の時定数を変更することによって、前記参照信号を前記階段波の平均勾配に追従させて生成してもよい。
（４）また、前記ステッピングモータ駆動装置は、さらに、前記チョッピング用のスイッチング手段と他の複数のスイッチング手段とから構成され、前記給電電流を整流するブリッジ整流回路と、当該ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れか所定の状態にすることによって、前記巻線への給電極性を反転させる給電極性反転手段を備えてもよい。
（５）本発明のステッピングモータ制御方法は、駆動対象であるステッピングモータが備える巻線への給電電流を測定する給電電流測定ステップと、レベルが連続的に変化し、かつ当該レベルによって電流制限値を表す参照信号を生成する参照信号生成ステップと、導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するチョッピング用のスイッチングステップと、所定の周期毎に前記スイッチング手段を導通状態にし、その後、前記測定される給電電流が前記参照信号によって表される電流制限値よりも大きくなった時点で、前記スイッチング手段を非導通状態にするパルス幅変調制御ステップとを含む。
【００１２】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態に係るステッピングモータ駆動装置は、レベルが連続的に変化し、かつ当該レベルによって電流制限値を表す参照信号を生成する。レベルが連続的に変化する信号とは、階段状のレベル変化を示さない信号を言い、一例として、正弦波信号、立ち上がり及び立ち下りがスロープ状である三角波信号、台形波信号等が該当する。
【００１３】
そして、当該ステッピングモータ駆動装置は、当該生成された参照信号によって表される電流制限値に応じて巻線電流をＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御、より詳細には電流チョッパ方式でＰＷＭ制御する。
以下、当該ステッピングモータ駆動装置について、図面を参照しながら詳細に説明する。
【００１４】
（全体構成）
図１は当該ステッピングモータ駆動装置の全体構成を示す機能ブロック図である。なお、同図には制御対象であるステッピングモータをも記載している。
図１において、２０は制御対象であるステッピングモータ、４５は回転子、１９ａ及び１９ｂはそれぞれ異なる相に対応する第１巻線、第２巻線である。
【００１５】
当該ステッピングモータ駆動装置は、ＰＷＭ基準信号生成部１、参照信号生成部１１０ａ及び１１０ｂ、ＰＷＭ制御部１２０ａ及び１２０ｂ、ブリッジ整流回路１３０ａ及び１３０ｂ、給電電流測定部１４０ａ及び１４０ｂ、及び電源８から構成される。
巻線毎に設けられる構成要素の内容は同一なので、以下、第１巻線用の構成要素を代表して説明する。
【００１６】
参照信号生成部１１０ａは、階段波生成部２、及び積分回路３から構成される。ＰＷＭ制御部１２０ａは、コンパレータ４、フリップフロップ５、及び通電論理部６から構成される。ブリッジ整流回路１３０ａは、トランジスタ１０〜１３、及びフライホイルダイオード１４〜１７から構成される。ここで、特にトランジスタ１１及び１３の何れか給電極性に応じた一方が、通電論理部６からのゲート制御信号を受けて、巻線１９ａへの給電電流をチョッピングする。給電電流測定部１４０ａは、オン抵抗調整回路２４、トランジスタ２３、及びアンプ２１から構成される。
【００１７】
（階段波生成部２の詳細）
図２は、階段波生成部２の詳細な構成を示す機能ブロック図である。速度切替部は、速度指定信号ＦＤＡに応じて、階段波のステップ単位時間を刻むクロック信号ＣＬＫＰ、又はクロック信号ＣＬＫＰを２分周して得られる信号の何れかを選択して、信号Ａとしてアップダウンカウンタへ供給する。
【００１８】
アップダウンカウンタは、アップダウン信号ＤＡに応じて、信号Ａをアップカウント、又はダウンカウントする。そのカウント値を示す４ビット信号ＤＡ１〜ＤＡ４は、Ｄ／Ａコンバータによってアナログ電圧に変換され、階段波信号ＶＣＡとして出力される。
当該アップダウンカウンタ、及び当該Ｄ／Ａコンバータは、何れもごく一般的な周知回路であるため、詳細な説明を省略する。
【００１９】
図３は、階段波生成部２における主要信号の時間変化を示す波形図である。
時刻ｔ０から時刻ｔ１まで、ハイレベルの速度指定信号ＦＤＡ、及びハイレベルのアップダウン信号と共に、クロック信号ＣＬＫＰが与えられ、アップダウンカウンタとＤ／Ａコンバータとは、最低レベルから最高レベルまで高速に増加する階段波ＶＣＡを生成する。
【００２０】
時刻ｔ１から時刻ｔ２まで、クロック信号ＣＬＫＰが停止し、階段波ＶＣＡは最高レベルに維持される。
時刻ｔ２から時刻ｔ３まで、ハイレベルの速度指定信号ＦＤＡ、及びローレベルのアップダウン信号と共に、クロック信号ＣＬＫＰが与えられ、アップダウンカウンタとＤ／Ａコンバータとは、最高レベルから最低レベルまで高速に減少する階段波ＶＣＡを生成する。
【００２１】
時刻ｔ４から時刻ｔ７まで、ローレベルの速度指定信号ＦＤＡが与えられ、低速に増減する階段波ＶＣＡが生成される。
（積分回路３の詳細）
図４は、積分回路３の詳細な構成を示す回路図である。この回路は、バタワース型のローパスフィルタとして周知であり、階段波ＶＣＡを速度指定信号ＦＤＡに応じた積分時定数で積分することによって、階段波ＶＣＡの平均勾配に追従する参照信号ＶＣＴＡを出力する。
【００２２】
このために、速度指示信号ＦＤＡによって制御されるＳＷ１及びＳＷ２を用いて、積分時定数を決定する調整抵抗が可変に構成される。
図５（Ａ）及び（Ｂ）は、積分時定数に応じて異なる増減速度の階段波に追従する参照信号が得られることを示す概念図である。
階段波が高速に増減することを示すハイレベルの速度指定信号ＦＤＡが与えられると、ＳＷ１及びＳＷ２は短絡し、前記調整抵抗は低く、積分時定数は短く設定される。図５（Ａ）は、この場合に、高速に増減する階段波ＶＣＡの平均勾配に追従する参照信号ＶＣＴＡが得られることを示している。
【００２３】
階段波が低速に増減することを示すローレベルの速度指定信号ＦＤＡが与えられると、ＳＷ１及びＳＷ２は開放され、前記調整抵抗は高く、積分時定数は長く設定される。図５（Ｂ）は、この場合に、低速に増減する階段波ＶＣＡの平均勾配に追従する参照信号ＶＣＴＡが得られることを示している。
このようにして得られた参照信号ＶＣＴＡのレベルは連続的に変化し、階段波ＶＣＡに見られた階段状のレベル変化はもはや存在しない。
【００２４】
（巻線電流のＰＷＭ制御動作の詳細）
次に、ＰＷＭ基準信号生成部１、ＰＷＭ制御部１２０ａ、ブリッジ整流回路１３０ａ、及び給電電流測定部１４０ａが協働して行う巻線電流のＰＷＭ制御動作について詳細に説明する。
図６は、当該ＰＷＭ制御動作に係る主要信号の時間変化を示す波形図である。
【００２５】
図７は、給電極性を反転してパイポーラ駆動する場合の巻線電流を示す波形図である。
ＰＷＭ基準信号生成部１は、巻線への給電期間の開始を指示するＰＷＭ基準信号を、所定周期で生成する。
フリップフロップ５は当該ＰＷＭ基準信号の立ち下りに同期してセットされ、給電期間を示す給電指令信号ＣＨＡを出力する。そして、通電論理部６は、給電指令信号ＣＨＡ、及び、給電極性を示す給電極性信号ＰＨＣＡに応じて、所定のゲート信号ＧＡ１〜ＧＡ４を各トランジスタに供給することによって、トランジスタ１０及び１３の組、又は、トランジスタ１２及び１１の組の何れかを導通状態にし、他を非導通状態にする。これにより、巻線１９は電源８から給電極性信号ＰＨＣＡに応じた極性で給電され、給電電流（給電期間における巻線電流を言う）が徐々に増加する。
【００２６】
当該給電電流は、オン抵抗調整回路２４により所定のオン抵抗に調整されたトランジスタ２３に流れるので、トランジスタ２３のドレイン−ソース間に生じる電圧によって当該給電電流が測定される。当該電圧は、アンプ２１で増幅された後、コンパレータ４の反転入力端へ入力される。それと同時に、コンパレータ４の非反転入力端へは、参照信号ＶＣＴＡが入力される。
【００２７】
給電電流が増加し、アンプ２１の出力電圧が参照信号ＶＣＴＡの電圧よりも高くなると、コンパレータ４は出力信号を発してフリップフロップ５をリセットする。その結果、給電指令信号ＣＨＡがローレベルとなり、ゲート信号ＧＡ２及びＧＡ４がローレベルとなるので、チョッピング用のトランジスタ１１及び１３は非導通状態となり、巻線への給電が停止する。
【００２８】
その後、回生電流（回生期間における巻線電流を言う）は、電流方向に応じて、トランジスタ１２とフライホイルダイオード１４の組、又はトランジスタ１０とフライホイルダイオード１６の組の何れかを経由して還流し徐々に減少する。
ＰＷＭ基準信号が与えられる度に、このような給電動作と回生動作とが繰り返され、巻線電流は参照信号ＶＣＴＡによって表される電流制限値に制御される。
【００２９】
本発明における参照信号ＶＣＴＡは、前述したように、階段状のレベル変化を示さないから、階段波を参照信号に用いる場合の、ステップアップ時、及びステップダウン時のトルク変動に起因する振動と騒音とが、本発明によって完全に解消される。
なお、給電電流測定部１４０ａは、オン抵抗調整回路２４とトランジスタ２３とに代えて、単に抵抗器を用いて構成することもできる。
【００３０】
また、給電電流の測定に係る電圧降下（給電ロス）の増大が容認できる場合には、アンプ２１を省いて構成することもできる。
（第２の実施形態）
本発明の第２の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、クロック信号のパルス頻度を弁別することによって前述した速度指定信号を装置内部で生成し、当該生成された速度指定信号を用いて参照信号を生成する点で異なる。以下、主に第１の実施形態との違いを説明する。
【００３１】
（参照信号生成に係る主要部の構成）
図８は、第２の実施形態における、参照信号生成に関する構成を示す機能ブロック図であり、第１の実施形態と比べて、パルス頻度弁別部２２が追加される。パルス頻度弁別部２２は、第１の実施形態において外部から取得していた速度指定信号ＦＤＡを、クロック信号ＣＬＫＰのパルス頻度を弁別することによって生成する。
【００３２】
図９は、パルス頻度弁別部２２の構成を示す機能ブロック図である。
第１モノマルチ部は、デジタル構成された単安定マルチバイブレータであり、クロック信号ＣＬＫＰの周期毎にトリガされ、弁別用信号ＭＣＬＫの８パルス期間にわたって出力信号ＯＵＴ１を出力する。
第２モノマルチ部は、デジタル構成された単安定マルチバイブレータであり、出力信号ＯＵＴ１の出力終了でトリガされ、弁別用信号ＭＣＬＫの８パルス期間にわたって出力信号ＯＵＴ２を出力する。
【００３３】
信号Ｊ１は、ＯＵＴ１及びＯＵＴ２の何れもが出力されている期間を示し、信号Ｊ２は、ＯＵＴ１及びＯＵＴ２の何れもが出力されていない期間を示す。
パルス頻度弁別部２２は、ＯＵＴ２の出力中に次のＯＵＴ１の出力が開始されるか、ＯＵＴ２の出力終了後に次のＯＵＴ１の出力が開始されるかに応じて、クロック信号ＣＬＫＰの周期の長短（すなわちパルス頻度）を弁別する。
【００３４】
（パルス頻度弁別部２２の動作）
図１０は、パルス頻度弁別部２２における主要信号の時間変化を示す波形図である。
図１０の左半分は、クロック信号ＣＬＫＰの周期が短い（すなわちパルス頻度が高い）場合を表している。この場合、ＯＵＴ２の出力中に次のＯＵＴ１の出力が開始されるので、信号Ｊ１がクロック信号ＣＬＫＰの周期毎に出力され、信号Ｊ２は出力されず、その結果、フリップフロップが繰り返しセットされ、速度指定信号ＦＤＡがハイレベルに維持される。
【００３５】
図１０の右半分は、クロック信号ＣＬＫＰの周期が長い（すなわちパルス頻度が低い）場合を表している。この場合、ＯＵＴ２の出力終了後に次のＯＵＴ１の出力が開始されるので、信号Ｊ１は出力されず、信号Ｊ２がクロック信号ＣＬＫＰの周期毎に出力されるので、フリップフロップが繰り返しリセットされ、その結果、速度指定信号ＦＤＡがローレベルに維持される。
（第３の実施形態）
本発明の第３の実施形態に係るステッピングモータ駆動装置は、第２の実施形態に係るステッピングモータ駆動装置と比べて、参照信号ＶＣＴＡの生成に関する構成が変更される。以下、主に第２の実施形態との違いを説明する。
【００３６】
（参照信号生成に係る主要部の構成）
図１１は、第３の実施形態における、参照信号生成に関する構成を示す機能ブロック図であり、第２の実施形態と比べて、積分回路３に代えて積分回路２５が用いられる点で異なる。
（積分回路２５の詳細）
積分回路２５は、速度指定信号ＦＤＡと速度プログラム信号ＰＲＧとの両方に基いて制御されるスイッチを用いて、積分時定数を決定する調整抵抗が可変に構成される。
【００３７】
図１２は、積分回路２５の詳細な構成を示す機能ブロック図である。ＲＯＭは、所期の積分時定数を得るための各スイッチの短絡／開放状態を示す情報を、複数の積分時定数について、予め保持している。積分回路２５は、速度指定信号ＦＤＡと速度プログラム信号ＰＲＧとに応じて、当該ＲＯＭから各スイッチの短絡／開放状態を示す情報読み出し、読み出された情報に示される短絡／開放状態を指示する信号を各スイッチに出力する。
【００３８】
この構成によって、積分回路２５は、速度指定信号ＦＤＡに応じて階段波ＶＣＡの立上り、立下り速度に適合すると同時に、速度プログラム信号ＰＲＧに応じて、例えば、階段波ＶＣＡのステップの深さにも適合して、階段波ＶＣＡの平均勾配に追従する参照信号ＶＣＴＡを得るための積分時定数を設定することができる。
（第４の実施形態）
本発明の第４の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、通電論理部が同期整流制御を行う点で異なる。同期整流制御とは、通電論理部が、前述した回生期間において、トランジスタ１０及び１２を導通状態にすることによって、巻線１９ａからの回生電流をトランジスタ１０及び１２を経由して還流させることを言う。以下、主に第１の実施形態との違いを説明する。
【００３９】
（通電論理部４６の詳細）
図１３は、同期整流制御機能を有する通電論理部４６の詳細な構成を示す機能ブロック図である。
貫通保護論理部は、短縮された給電期間を示す信号ＣＨＡ１、及び短縮された回生期間を示す信号ＣＨＡ２を生成する。各ゲート信号ＧＡ１〜ＧＡ４は、信号ＣＨＡ１、信号ＣＨＡ２、及び給電極性信号ＰＨＣＡに応じて出力される。
【００４０】
ここで、ゲート信号ＧＡ１及びＧＡ３は、ローレベルの場合に対応するトランジスタを導通させる負論理信号、ゲート信号ＧＡ２及びＧＡ４は、ハイレベルの場合に対応するトランジスタを導通させる正論理信号であることに注意する。
図１４は、通電論理部４６における主要信号の時間変化を示す波形図であり、給電極性信号ＰＨＣＡがローレベルの場合を例示している。
【００４１】
給電指令信号ＣＨＡの１周期は、信号ＣＨＡ１及び信号ＣＨＡ２のレベルの組み合わせに応じて、（Ａ）短縮された給電期間、（Ｂ）貫通保護期間、及び（Ｃ）短縮された回生期間に分けられる。
給電極性信号ＰＨＣＡがローレベルの場合、ＧＡ１は短縮された回生期間にのみローレベル（トランジスタ１０は短縮された回生期間にのみＯＮ）となり、ＧＡ２は短縮された給電期間にのみハイレベル（トランジスタ１１は短縮された給電期間にのみＯＮ）となる。また、ＧＡ３は常時ローレベル（トランジスタ１２は常時ＯＮ）となり、ＧＡ４は常時ローレベル（トランジスタ１３は常時ＯＦＦ）となる。
【００４２】
図１５（Ａ）〜（Ｃ）は、当該各期間における巻線電流経路を説明する概念図である。
短縮された給電期間において、図１５（Ａ）に示す給電電流経路が形成され、巻線に給電される。
貫通保護期間において、図１５（Ｂ）に示す回生電流経路が形成され、巻線電流は、トランジスタ１２のＯＮ抵抗、及びフライホイルダイオード１４のＯＮ抵抗を介して回生される。
【００４３】
短縮された回生期間において、図１５（Ｃ）に示す回生電流経路が形成され、巻線電流は、トランジスタ１２のＯＮ抵抗、及びトランジスタ１０のＯＮ抵抗を介して回生される。
トランジスタのＯＮ抵抗は、一般にダイオードのＯＮ抵抗よりも小さいので、トランジスタ１０のＯＮ抵抗を介して回生電流を還流させることによって、回生電流を急速に減衰させることができる。
【００４４】
その結果、第１の実施形態で形成される回生経路（ここで述べた貫通保護期間に相当する回生経路）を用いる場合と比べて、参照信号ＶＣＴＡが減少する場合の巻線電流の追従性が高まる。
なお、貫通保護期間は、トランジスタ１０及び１１が同時に導通して、給電用の電源を短絡させることがないように設けられる。
【００４５】
給電極性信号ＰＨＣＡがハイレベルの場合には、上述した動作と同様の動作が、図１５（Ａ）〜（Ｃ）の回路図において左右を反転して生じる。
（第５の実施形態）
本発明の第５の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、巻線への給電電流を、ブリッジ整流回路に含まれるトランジスタを用いて測定する点で異なる。以下、主に第１の実施形態との違いを説明する。
【００４６】
（全体構成）
図１６は、本実施形態におけるステッピングモータ駆動装置の全体構成を示す機能ブロック図である。なお、同図には制御対象であるステッピングモータをも記載している。
第１の実施形態と同一の構成要素には同一の符号を付して示し、説明を省略する。また、巻線毎に設けられる構成要素の内容は同一なので、ここでは第１巻線１９ａ用の構成要素のみを代表して記載し、他の記載を省略する。
【００４７】
当該ステッピングモータ駆動装置は、ＰＷＭ基準信号生成部１、参照信号生成部１１０ａ、ブリッジ整流回路１５０ａ、電流比較部１８０ａ、ＰＷＭ制御部１９０ａ、及び電源８から構成される。
ブリッジ整流回路１５０ａは、ブリッジ整流回路１３０ａにおけるトランジスタ１０及び１２のドレイン電圧を外部へ出力可能に構成したものである。
【００４８】
電流比較部１８０ａは、基準電流源２７、トランジスタ２６、コンパレータ２８及び２９、並びに、トランジスタ２６の制御、コンパレータ２８及び２９の比較結果を選択する論理ゲート群から構成される。
ＰＷＭ制御部１９０ａは、ＰＷＭ制御部１２０ａからコンパレータ４を省き、かつフリップフロップ５を外部からリセット可能に構成したものである。
【００４９】
（巻線電流のＰＷＭ制御動作の詳細）
給電期間には、給電極性信号ＰＨＣＡに応じた極性で巻線１９ａへの給電が行われ、給電電流が徐々に増加する。この間、ゲート信号ＧＡ１又はＧＡ２の論理和信号によってトランジスタ２６もまた導通状態にされる。基準電流源２７は参照信号ＶＣＴＡに応じた基準電流を流し、トランジスタ２６は当該基準電流に応じたドレイン電圧を示す。
【００５０】
コンパレータ２８は、トランジスタ２６のドレイン電圧とトランジスタ１２のドレイン電圧とを比較し、コンパレータ２９は、トランジスタ２６のドレイン電圧とトランジスタ１０のドレイン電圧とを比較する。
給電電流の増加に伴って、給電に係るトランジスタ１０又は１２のドレイン電圧が降下する。そして、トランジスタ１０又は１２のドレイン電圧が、トランジスタ２６のドレイン電圧を下回った（すなわち、給電電流が参照信号ＶＣＴＡによって表される電流制限値よりも大きくなった）時点で、コンパレータ２９又は２８は出力信号を発し、当該出力信号は論理ゲート群を介してＰＷＭ制御部１９０ａのフリップフロップ５をリセットし、その結果、巻線への給電が停止する。
【００５１】
なお、回生期間に係る動作は、第１の実施形態と同様である。
ＰＷＭ基準信号が与えられる度に、このような給電動作と回生動作とが繰り返され、巻線電流は、第１の実施形態と同様に、参照信号ＶＣＴＡによって表される電流制限値に制御される。
（実施の形態６）
本発明の第６の実施形態に係るステッピングモータ駆動装置は、第１及び第２の実施形態に係るステッピングモータ駆動装置と比べて、階段波の各ステップのレベルを表すシリアルデータを受信し、当該シリアルデータに基いて階段波を生成し、当該階段波から参照信号を生成する点で異なる。以下、主に第１及び第２の実施形態との違いを説明する。
【００５２】
（全体構成）
図１７は、本実施形態におけるステッピングモータ駆動装置の全体構成を示す機能ブロック図である。
第１及び第２の実施形態と同一の構成要素には同一の符号を付して示し、説明を省略する。また、巻線毎に設けられる構成要素の内容は同一なので、ここでは第１巻線１９ａ用の構成要素のみを代表して記載し、他の記載を省略する。
【００５３】
当該ステッピングモータ駆動装置は、ＰＷＭ基準信号生成部１、シリアルデータ通信部３２、パルス頻度弁別部２２、参照信号生成部１６０ａ、ＰＷＭ制御部１２０ａ、ブリッジ整流回路１３０ａ、給電電流測定部１４０ａ、及び電源８から構成される。
シリアルデータ通信部３２は、巻線毎の階段波における各ステップのレベルを表すシリアル情報信号ＤＡＴＡを、通信制御用信号ＥＮＡＢ及びＣＬＫを用いた制御の下で受信し、当該受信したシリアル情報信号をパラレル変換する。そして、当該変換後のパラレルデータを、ステップ単位時間毎に、クロック信号ＣＬＫＰと共に各巻線に対応する参照信号生成部１６０ａへ供給する。
【００５４】
参照信号生成部１６０ａにおける階段波生成部３１ａは、階段波生成部２から、速度切替部とアップダウンカウンタとを省いて構成したものであり、実質的にＤ／Ａコンバータである。シリアルデータ通信部３２から供給される、各ステップのレベルを表すパラレルデータを、ステップ単位時間毎にＤ／Ａ変換することによって、階段波ＶＣＡを生成する。
【００５５】
（シリアルデータの詳細）
図１８は、受信されるシリアルデータの１単位を示したタイミングチャートであり、１巻線用の階段波の１ステップ分を示している。各巻線用の階段波の各ステップに関するシリアルデータがこのような単位で表され、連続して受信される。ＥＮＡＢは単位期間信号、ＣＬＫはビット同期信号、ＤＡＴＡは情報信号である。
【００５６】
１単位の情報信号ＤＡＴＡは、８ビットで構成される。最初の３ビットが巻線を識別するアドレスＡ２〜Ａ０、次の１ビットが書込許可ビットＷＥ（本実施例では０に固定され、常に書込許可を表すとしている）、残りの４ビットがステップのレベルを表すデータＤ３〜Ｄ０である。
また、図１８には、シリアルデータ通信部３２における主要信号の時間変化をも、通信タイミングに合わせて示している。
【００５７】
（シリアルデータ通信部３２の詳細）
図１９は、シリアルデータ通信部３２の詳細な構成を示す機能ブロック図である。シリアルデータ通信部３２は、アドレスカウンタ回路３５、データカウンタ回路３４、シリアルパラレル変換回路３３、ライト信号生成回路３６、アドレスデコーダ回路３７、及びレジスタ回路３８から構成される。
【００５８】
図２０は、アドレスカウンタ回路３５、データカウンタ回路３４、シリアルパラレル変換回路３３、及びライト信号生成回路３６の詳細な構成を示す機能ブロック図である。
アドレスカウンタ回路３５は、各単位の前半４ビット分のビット同期信号ＣＬＫをカウントすることによって、前半４ビットの情報信号の受信が完了したことを示すアドレス完了信号ＡＤＯ及びＡＤＴを出力する。
【００５９】
データカウンタ回路３４は、アドレス完了信号ＡＤＯ信号によってトリガされ、後半４ビット分のビット同期信号ＣＬＫをカウントすることによって、８ビット全ての情報信号ＤＡＴＡの受信が完了したこと示すデータ完了信号ＤＡＴＣを出力する。
シリアルパラレル変換回路３３は、図中上段の４つのフリップフロップで構成されるシフトレジスタによって、情報信号ＤＡＴＡをパラレル変換する。そして、アドレス完了信号ＡＤＴの立上りで、前半４ビットに含まれるアドレスＳＡＤ０〜ＳＡＤ２及び書込許可ビットＷＥを、図中下段の４つのフリップフロップにラッチする。これによって、アドレスＳＡＤ０〜ＳＡＤ２及び書込許可ビットＷＥが、後半４ビットに含まれるデータＳＤ０〜ＳＤ３から分離される。
【００６０】
ライト信号生成回路３６は、ＤＡＴＣ信号、及び単位期間信号ＥＮＡＢの両方が出力されている間、ライト信号ＲＥＣを出力する。
図２１は、アドレスデコーダ回路３７の詳細な構成を示す機能ブロック図である。
アドレスデコーダ回路３７は、巻線各々に対応してレジスタ回路３８に設けられる４ビットのレジスタ組の１つにデータＳＤ０〜ＳＤ３の記録を指示する信号ＲＣＫＡ、及びＲＣＫＢを、ライト信号ＲＥＣ、及びアドレスＳＡＤ０〜ＳＡＤ２に応じて生成する。
【００６１】
図２２は、レジスタ回路３８の詳細な構成を示す機能ブロック図である。
レジスタ回路３８は、巻線１９ａ及び１９ｂにそれぞれ対応して４ビットのレジスタ組Ａ及びＢを備えている。ＲＣＫＡ信号が与えられるとデータＳＤ０〜ＳＤ３をレジスタ組Ａに記録し、記録したデータを４ビットパラレル信号ＤＡ０Ａ〜ＤＡ３Ａとして出力する。ＲＣＫＢ信号が与えられるとデータＳＤ０〜ＳＤ３をレジスタ組Ｂに記録し、記録したデータを４ビットパラレル信号ＤＡ０Ｂ〜ＤＡ３Ｂとして出力する。
【００６２】
（階段波生成部３１ａの詳細）
階段波生成部３１ａは、上述したように、実質的にＤ／Ａコンバータであり、パラレルデータＤＡ０Ａ〜ＤＡ３Ａをクロック信号ＣＬＫＰで示されるステップ単位時間毎にＤ／Ａ変換することによって、階段波ＶＣＡを生成する。
この場合の階段波ＶＣＡの各ステップレベルは、ステップ毎にシリアルデータで指示されるので、第１の実施形態で例示したような台形波を近似する階段波のみならず、任意の波形を近似する階段波ＶＣＡを得ることができる。例えば、正弦波をサンプリングしたシリアルデータを与えれば、正弦波を近似する階段波が得られる。
（その他の変形例）
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
（１）本発明は、実施の形態で説明したステッピングモータ駆動方法を、コンピュータシステムを用いて実現するためのコンピュータプログラムであるとしてもよいし、前記プログラムを表すデジタル信号であるとしてもよい。
【００６３】
また、本発明は、前記プログラム又は前記デジタル信号を記録したコンピュータ読取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、ＣＤ、ＭＯ、ＤＶＤ、半導体メモリ等であるとしてもよい。
また、本発明は、電気通信回線、無線又は有線通信回線、若しくはインターネットに代表されるネットワーク等を経由して伝送される前記コンピュータプログラム又は前記デジタル信号であるとしてもよい。
【００６４】
また、前記プログラム又は前記デジタル信号は、前記記録媒体に記録されて移送され、若しくは、前記ネットワーク等を経由して移送され、独立した他のコンピュータシステムにおいて実施されるとしてもよい。
（２）各実施の形態では、トランジスタ１３及び１１によって給電電流をチョッピング制御するとしたが、トランジスタ１２及び１０によって給電電流をチョッピング制御しても、振動と騒音との抑制効果が同様に得られる。
（３）各実施の形態では、２相の巻線を備えるステッピングモータを例示したが、本発明は２相のステッピングモータに限定されるものでないことは、いうまでもない。他の相数、例えば５相のステッピングモータの各巻線を、レベルが連続的に変化する参照信号も用いて給電制御する場合も、本発明に含まれる。
（４）各実施の形態では、参照信号生成部は、階段波生成部と積分回路とを有し、階段波生成部は階段波を生成し、積分回路は当該生成された階段波を積分することによってレベルが連続的に変化する参照信号を生成するとしたが、参照信号生成部の内部構成は、当該構成に限定されない。
【００６５】
例えば、参照信号生成部が、アナログ発振回路を用いてレベルが連続的に変化する参照信号を生成する場合も、本発明に含まれる。
（５）本発明のステッピングモータ駆動装置は、レベルが連続的に変化する参照信号に応じて、巻線への給電を電圧制御してもよい。巻線への給電を電圧制御するための原理的な構成は、図２３に示されている。当該構成と、本願発明の参照信号生成部とを併せ持つことによって、階段波ＶＣＡに代えて、レベルが連続的に変化する参照信号ＶＣＴＡを用いて巻線への給電を電圧制御するステッピングモータ駆動装置も、本発明に含まれる。
【００６６】
【発明の効果】
本発明のステッピングモータ駆動装置は、駆動対象であるステッピングモータが備える巻線への給電電流を測定する給電電流測定手段と、レベルが連続的に変化し、かつ電流制限値を表す参照信号を生成する参照信号生成手段と、導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するチョッピング用のスイッチング手段と、所定の周期毎に前記スイッチング手段を導通状態にし、その後、前記測定される給電電流が前記参照信号によって表される電流制限値よりも大きくなった時点で、前記スイッチング手段を非導通状態にするパルス幅変調制御手段とを備える。
【００６７】
また、前記ステッピングモータ駆動装置において、前記参照信号生成手段は、階段波を生成する階段波生成部と、当該階段波を積分することによって前記参照信号を生成する積分回路とから構成されるとしてもよい。
また、前記ステッピングモータ駆動装置は、さらに、前記チョッピング用のスイッチング手段と他の複数のスイッチング手段とから構成され、前記給電電流を整流するブリッジ整流回路と、当該ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れか所定の状態にすることによって、前記巻線への給電極性を反転させる給電極性反転手段を備えてもよい。
【００６８】
また、前記給電電流測定手段は、前記巻線と直列に接続される抵抗体であり、当該抵抗体に発生する電圧降下によって前記給電電流を測定してもよい。
また、前記抵抗体は、導通状態にされる半導体素子であるとしてもよい。
これらの構成によれば、前記参照信号のレベルが連続的に変化する、つまり、階段状のレベル変化を示さないから、階段波を給電制御用の参照信号に用いる場合に生じていたステップアップ時、及びステップダウン時のトルク変動に起因する振動と騒音とが完全に回避される。
【００６９】
また、前記積分回路は、前記階段波の変化速度に応じて前記積分の時定数を変更することによって、前記参照信号を前記階段波の平均勾配に追従させて生成してもよい。
また、前記積分回路は、前記階段波の変化速度を示す速度指定信号を取得し、当該取得される速度指定信号に応じて前記積分の時定数を変更してもよい。
【００７０】
また、前記階段波生成部は、ステップ単位時間を刻むパルス信号をカウントすることにより前記階段波を生成し、前記ステッピングモータ駆動装置は、さらに、当該パルス信号の頻度を弁別する弁別手段を備え、前記積分回路は、当該弁別の結果に応じて前記積分の時定数を変更してもよい。
これらの構成によれば、異なる速度で変化する複数の階段波それぞれの平均勾配に追従する参照信号が生成されるので、階段波の変化速度に応じた滑らかな参照信号を得ることができ、その結果、回転数の広い範囲にわたって振動と騒音との抑制効果が得られる。
【００７１】
また、前記ステッピングモータ駆動装置は、さらに、前記階段波の各ステップのレベルを表す情報信号を受信する情報信号受信手段を備え、前記階段波生成部は、当該受信された情報信号をステップ単位時間毎にＤ／Ａ変換することによって前記階段波を生成してもよい。
この構成によれば、前述した振動と騒音の抑制効果に加えて、情報信号に応じて任意の波形を近似する階段波を生成できるので、制御の自由度が向上する。特に正弦波を近似する階段波を用いれば、振動と騒音に対する一層の抑制効果が得られる。
【００７２】
また、前記ステッピングモータ駆動装置は、さらに、前記チョッピング用のスイッチング手段が非導通状態にされている期間において、前記他のスイッチング手段のうち２つ以上を導通状態にすることによって、前記巻線からの回生電流を当該導通状態にしたスイッチング手段を経由して還流させる同期整流制御手段を備えてもよい。
【００７３】
この構成によれば、前述した振動と騒音の抑制効果に加えて、回生電流の減衰が加速されるので、参照信号によって表される電流制限値が減少する場合における巻線電流の追従性が向上する。
また、前記給電電流測定手段は、前記ブリッジ整流回路において導通状態にされる何れかのスイッチング手段であり、当該スイッチング手段のＯＮ抵抗による電圧降下によって前記給電電流を測定し、前記ステッピングモータ駆動装置は、さらに、前記参照信号によって表される電流制限値に応じた電流を流す基準電流源と、当該基準電流源と直列に接続される抵抗体とを備え、前記パルス幅変調制御手段は、前記所定の周期毎に前記チョッピング用のスイッチング手段を導通状態にし、その後、前記給電電流測定手段による電圧降下が、前記抵抗体による電圧降下よりも大きくなった時点で前記チョッピング用のスイッチング手段を非導通状態にしてもよい。
【００７４】
この構成によれば、前述した振動と騒音の抑制効果に加えて、ブリッジ整流回路を構成するスイッチング素子による電圧降下を給電電流の測定に用いるので、給電電流を測定する専用の抵抗体を直列に挿入する必要がなくなり、従って、給電効率の低下が避けられる。
また、前記抵抗体は、導通状態にされる半導体素子であるとしてもよい。
【００７５】
この構成によれば、前記給電電流測定手段であるスイッチング手段と、前記導通状態にされる半導体素子とが、同一の拡散プロセスにおいて製造される特性の揃ったトランジスタによって実現できるので、給電電流の測定に係る相対精度が向上する。
また、前記ステッピングモータは複数の相それぞれに対応する巻線を備え、前記給電電流測定手段は巻線毎に給電電流を測定し、前記参照信号生成手段は巻線毎に電流制限値を表す参照信号を生成し、前記チョッピング用のスイッチング手段は巻線毎に給電とその停止とを行い、前記パルス幅変調制御手段は、前記チョッピング用のスイッチング手段を制御することによって、各巻線への給電を所定の周期毎に開始し、その後、前記測定される給電電流が前記参照信号によって表される電流制限値よりも大きくなった巻線への給電を停止してもよい。
【００７６】
この構成によれば、前記ステッピングモータ駆動装置は、複数の相それぞれについて、レベルが連続的に変化する参照信号を用いて、対応する巻線の給電電流を制御するので、巻線毎の給電制御用の参照信号に階段波を用いる場合に生じていたステップアップ時、及びステップダウン時のトルク変動に起因する振動と騒音とが完全に回避される。
【００７７】
本発明のステッピングモータ駆動方法は、駆動対象であるステッピングモータが備える巻線への給電電流を測定する給電電流測定ステップと、レベルが連続的に変化し、かつ当該レベルによって電流制限値を表す参照信号を生成する参照信号生成ステップと、導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するチョッピング用のスイッチングステップと、所定の周期毎に前記スイッチング手段を導通状態にし、その後、前記測定される給電電流が前記参照信号によって表される電流制限値よりも大きくなった時点で、前記スイッチング手段を非導通状態にするパルス幅変調制御ステップとを含む。
【００７８】
また、前記参照信号生成ステップは、階段波を生成する階段波生成サブステップと、当該階段波を積分することによって前記参照信号を生成する積分サブステップとを含んでもよい。
これらの方法によってステッピングモータを駆動すれば、前述した振動と騒音との抑制効果が得られる。
【００７９】
また、前記積分サブステップは、前記階段波の変化速度に応じて前記積分の時定数を変更することによって、前記参照信号を前記階段波の平均勾配に追従させて生成してもよい。
この方法によってステッピングモータを駆動すれば、回転数の広い範囲にわたって、前述した振動と騒音との抑制効果が得られる。
【図面の簡単な説明】
【図１】ステッピングモータ駆動装置の構成を示す機能ブロック図である。
【図２】階段波生成部の構成を示す機能ブロック図である。
【図３】階段波生成部における主要信号の時間変化を示す波形図である。
【図４】積分回路の構成を示す機能ブロック図である。
【図５】（Ａ）及び（Ｂ）積分時定数に応じて異なる速度の階段波に追従する参照信号が得られることを示す概念図である。
【図６】ＰＷＭ給電制御に係る主要信号の時間変化を示す波形図である。
【図７】給電極性を反転した場合の巻線電流を示す波形図である。
【図８】参照信号生成に関する変形例を示す機能ブロック図である。
【図９】パルス頻度弁別部の構成を示す機能ブロック図である。
【図１０】パルス頻度弁別部における主要信号の時間変化を示す波形図である。
【図１１】参照信号生成に関する他の変形例を示す機能ブロック図である。
【図１２】当該構成における積分回路の構成を示す機能ブロック図である。
【図１３】同期整流制御機能を有する通電論理部の構成を示す機能ブロック図である。
【図１４】当該通電論理部における主要信号の時間変化を示す波形図である。
【図１５】（Ａ）〜（Ｃ）当該通電論理部の制御に応じて形成される巻線電流の流路を説明する概念図である。
【図１６】給電電流測定に関する変形例を示す機能ブロック図である。
【図１７】階段波生成に関する変形例を示す機能ブロック図である。
【図１８】受信されるシリアルデータ、及びシリアルデータ通信部における主要信号の時間変化を示す波形図である。
【図１９】シリアルデータ通信部の構成を示す機能ブロック図である。
【図２０】アドレスカウンタ回路、データカウンタ回路、シリアルパラレル変換回路、及びライト信号生成回路の構成を示す機能ブロック図である。
【図２１】アドレスデコーダ回路の構成を示す機能ブロック図である。
【図２２】レジスタ回路の構成を示す機能ブロック図である。
【図２３】従来のステッピングモータ駆動装置の構成を示す機能ブロック図である。
【符号の説明】
１    ＰＷＭ基準信号生成部
２    階段波生成部
３    積分回路
４    コンパレータ
５    フリップフロップ
６    通電論理部
８    電源
１０〜１３  トランジスタ
１４〜１７  フライホイルダイオード
１９ａ、１９ｂ  巻線
２１    アンプ
２２    パルス頻度弁別部
２３    トランジスタ
２４    オン抵抗調整回路
２５    積分回路
２６    トランジスタ
２７    基準電流源
２８、２９  コンパレータ
３１ａ  階段波生成部
３２    シリアルデータ通信部
３３    シリアルパラレル変換回路
３４    データカウンタ回路
３５    アドレスカウンタ回路
３６    ライト信号生成回路
３７    アドレスデコーダ回路
３８    レジスタ回路
３９ａ  駆動回路
４１ａ  非反転パワーアンプ
４２ａ  反転パワーアンプ
４３ａ  アップダウンカウンタ回路
４４ａ  Ｄ／Ａコンバータ
４６    通電論理部
１１０ａ  参照信号生成部
１２０ａ  ＰＷＭ制御部
１３０ａ  ブリッジ整流回路
１４０ａ  給電電流測定部
１５０ａ  ブリッジ整流回路
１６０ａ  参照信号生成部
１８０ａ  電流比較部
１９０ａ  ＰＷＭ制御部
【図１】
2004215385.tif 000003
【図２】
2004215385.tif 000004
【図３】
2004215385.tif 000005
【図４】
2004215385.tif 000006
【図５】
2004215385.tif 000007
【図６】
2004215385.tif 000008
【図７】
2004215385.tif 000009
【図８】
2004215385.tif 000010
【図９】
2004215385.tif 000011
【図１０】
2004215385.tif 000012
【図１１】
2004215385.tif 000013
【図１２】
2004215385.tif 000014
【図１３】
2004215385.tif 000015
【図１４】
2004215385.tif 000016
【図１５】
2004215385.tif 000017
【図１６】
2004215385.tif 000018
【図１７】
2004215385.tif 000019
【図１８】
2004215385.tif 000020
【図１９】
2004215385.tif 000021
【図２０】
2004215385.tif 000022
【図２１】
2004215385.tif 000023
【図２２】
2004215385.tif 000024
【図２３】
2004215385.tif 000025