(57)【要約】【課題】本発明は、各画素の感度バラツキを防ぐとともに残像現象を防ぐことのできる固体撮像装置を提供することを目的とする。【解決手段】時間ｔ１の間、信号φＶＰＳをＶＨとすることで、光電変換するフォトダイオードと接続されたＭＯＳトランジスタのゲート・ソース間電圧を大きくして、ＭＯＳトランジスタのゲート電圧を大きく変化させる。その後、時間ｔ２の間、信号φＶＰＳをＶｈとすることで、ＭＯＳトランジスタのゲート・ソース間電圧を小さくして、ＭＯＳトランジスタのゲート電圧の変化を小さくする。【選択図】      図４
2004356859.tif 000002
【特許請求の範囲】
【請求項１】
バイアス電圧が印加され入射した光量に応じた電気信号を発生する光電変換部を備える画素を有する固体撮像装置において、
前記光電変換部に蓄積された電荷を再結合して前記画素をリセットする際、
まず、第１所定時間の間、前記光電変換部に印加するバイアス電圧を電圧差の大きい第１所定電圧とし、
次に、第２所定時間の間、前記光電変換部に印加するバイアス電圧を前記第１所定電圧よりも電圧差の小さい第２所定電圧とすることを特徴とする固体撮像装置。
【請求項２】
前記光電変換部が、光が入射される感光素子と、該感光素子と電気的に接続されて前記感光素子への入射光量に応じた前記電気信号を出力する信号発生部と、前記感光素子と前記信号発生部とを電気的に接離するスイッチとを備え、
前記画素をリセットするとき、
前記スイッチをＯＦＦとして、前記第１所定時間の間前記バイアス電圧を前記第１所定電圧とした後、前記第２所定時間の間前記バイアス電圧を前記第２所定電圧とし、前記信号発生部からの前記電気信号に基づく前記画素の感度を示す補正データを出力することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記画素をリセットするとき、
前記補正データを出力した後、前記スイッチをＯＮに切り換えて、第３所定時間の間前記バイアス電圧を第３所定電圧とし、
前記第３所定時間が経過した後、前記バイアス電圧を前記第１〜第３所定電圧よりも電圧差が小さい第５所定電圧として撮像動作の準備を行うことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記画素をリセットするとき、
前記補正データを出力した後、前記スイッチをＯＮに切り換えて、第３所定時間の間前記バイアス電圧を前記第３所定電圧とした後に、第４所定時間の間前記バイアス電圧を前記第３所定電圧よりも電圧差が小さい第４所定電圧とし、
前記第４所定時間が経過した後、前記バイアス電圧を前記第１〜第４所定電圧よりも電圧差が小さい第５所定電圧として撮像動作の準備を行うことを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
前記光電変換部が、光が入射される感光素子と、該感光素子と電気的に接続されて前記感光素子への入射光量に応じた前記電気信号を出力する信号発生部と、前記感光素子と前記信号発生部とを電気的に接離するスイッチとを備え、
前記画素をリセットするとき、
まず、前記スイッチをＯＦＦとして、第３所定時間の間前記バイアス電圧差を第３所定電圧とした後、前記信号発生部からの前記電気信号に基づく前記画素の感度を示す補正データを出力し、
次に、前記スイッチをＯＮに切り換えて、前記第１所定時間の間前記バイアス電圧を前記第１所定電圧とした後に、前記第２所定時間の間前記バイアス電圧を前記第２所定電圧とし、
最後に、前記バイアス電圧を前記第１〜第３所定電圧よりも電圧差が小さい第５所定電圧として撮像動作の準備を行うことを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入射光量に応じた電気信号を出力する感光素子を有する固体撮像装置に関するもので、特に、ＭＯＳトランジスタによって構成されるＭＯＳ型の固体撮像装置に関する。
【０００２】
【従来の技術】
固体撮像装置は、小型、軽量で低消費電力であるのみならず、画像歪や焼き付きが無く、振動や磁界などの環境条件に強い。又、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）と共通の工程又は類似の工程で製造できるので、信頼性が高く、量産にも適している。このため、ライン状に画素が配された固体撮像装置がファクシミリやフラットベッドスキャナに、マトリクス状に画素が配された固体撮像装置がビデオカメラやデジタルカメラなどに幅広く使用されている。ところで、このような固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方、ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して読み出すようになっている。
【０００３】
このようなＭＯＳ型固体撮像装置のダイナミックレンジを広くするために、本出願人は、入射した光量に応じた光電流を発生しうる感光手段と、光電流を入力するＭＯＳトランジスタと、このＭＯＳトランジスタをサブスレッショルド電流が流れうる状態にバイアスするバイアス手段とを備え、光電流を対数変換するようにした固体撮像装置を提案した（特許文献１参照）。
【０００４】
このような固体撮像装置は、広いダイナミックレンジを有しているものの、画素毎に設けられたＭＯＳトランジスタの閾値特性が異なることがあり、画素毎に感度が異なる場合がある。よって、予め輝度が一様な明るい光（一様光）を照射することによって得られた出力を、被写体の撮像時の各画素の出力を補正する補正データとして保持するなどの対策が必要がある。
【０００５】
しかしながら、操作者が外部光源を用いて各画素を照射するのは煩雑であったり、又、うまく一様に露光できないなどの問題がある。又、一様光の照射機構を撮像装置に設けると撮像装置の構成が煩雑になるという問題があった。そこで、本出願人は、予め一様光を照射することなく各画素の感度バラツキをうち消すことができる固体撮像装置の提案を行った（特許文献２参照）。
【０００６】
この固体撮像装置に設けられた画素の構成を図１に示す。図１の画素は、ｐｎフォトダイオードＰＤが感光部（光電変換部）を形成している。そのフォトダイオードＰＤのカソードはＭＯＳトランジスタＴ１のドレインに接続され、このＭＯＳトランジスタＴ１のソースは、ＭＯＳトランジスタＴ２のドレインとゲート及びＭＯＳトランジスタＴ３のゲートに接続されている。ＭＯＳトランジスタＴ３のソースは行選択用のＭＯＳトランジスタＴ４のドレインに接続されている。ＭＯＳトランジスタＴ４のソースは出力信号線６へ接続されている。尚、ＭＯＳトランジスタＴ１〜Ｔ４は、それぞれ、ＰチャネルのＭＯＳトランジスタである。
【０００７】
又、フォトダイオードＰＤのアノード及びＭＯＳトランジスタＴ３のドレインには直流電圧ＶＰＤが印加されるようになっている。一方、ＭＯＳトランジスタＴ２のソースには、信号φＶＰＳが入力される。又、ＭＯＳトランジスタＴ１のゲートに信号φＳが入力され、ＭＯＳトランジスタＴ４のゲートには信号φＶが入力される。
【０００８】
このような構成の画素に対して、各信号が図１６に示すタイミングチャートに従って与えられる。即ち、信号φＳをローレベルにしてＭＯＳトランジスタＴ１をＯＮとするとともに、信号φＶＰＳの電圧をＶＬにしてＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるようにＭＯＳトランジスタＴ２に与えるバイアス電圧を設定した上で、パルス信号φＶを与えて撮像時の信号が画像データとして出力される。
【０００９】
そして、信号φＳをハイレベルにしてＭＯＳトランジスタＴ１をＯＦＦとするとともに、信号φＶＰＳの電圧をＶＬより高いＶＨａにしてＭＯＳトランジスタＴ２に与えるバイアス電圧を撮像時より高くすることによりリセットした後、信号φＶＰＳをＶＬにする。この状態でパルス信号φＶを与えることにより、ＭＯＳトランジスタＴ２の閾値電圧を反映した信号が出力される。この信号は各画素間の感度バラツキを表しており、感度バラツキを補正するための補正データとして用いられる。その後、信号φＳをローレベルにして撮像動作を行う。このようにして得られた画像データを、補正データによって補正することによって各画素間の感度バラツキをうち消すことができる。
【００１０】
【特許文献１】
特開平３−１９２７６４号公報
【特許文献２】
特開２００１−０９４８７８号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、リセット時に信号φＶＰＳを一定時間ＶＨａとするが、このときの信号φＶＰＳの値が一定であるため、撮像時にＭＯＳトランジスタＴ２のゲートに蓄積された電荷量によってリセット後のＭＯＳトランジスタＴ２のゲート電圧がばらつく。これは、図１７のように、リセットを開始してＭＯＳトランジスタＴ２の動作状態がサブスレッショルド領域における動作状態となるまでは、ＭＯＳトランジスタＴ２のゲート電圧が時間に対して急激に変化するが、ＭＯＳトランジスタＴ２のゲート電圧が閾値よりも高くなって、ＭＯＳトランジスタＴ２の動作状態がサブスレッショルド領域における動作状態となると、微少な電流しか流れなくなり、ＭＯＳトランジスタＴ２のゲート電圧の時間にする変化が小さくなるためである。
【００１２】
よって、図１６に示すタイミングチャートで動作させたとき、ＭＯＳトランジスタＴ２のゲート電圧が安定する前にリセットを終了することがあり、結果的に撮像時の電荷が残留して、残像現象が発生することがある。又、複数の画素が備えられるときにおいては、各画素毎に入射光量が異なることにより、撮像後のＭＯＳトランジスタＴ２のゲート電圧が異なる。そのため、リセット開始時のＭＯＳトランジスタのゲート電圧によってリセット終了後に到達するＭＯＳトランジスタＴ２のゲート電圧が異なることから、リセット終了時のＭＯＳトランジスタＴ２のゲート電圧にバラツキが生じ、結果的に各画素の感度バラツキが生じることとなる。又、このようなバラツキを抑制するために、リセット時間を長くする必要がある。
【００１３】
このような問題を鑑みて、本発明は、各画素の感度バラツキを防ぐとともに残像現象を防ぐことのできる固体撮像装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の固体撮像装置は、バイアス電圧が印加され入射した光量に応じた電気信号を発生する光電変換部を備える画素を有する固体撮像装置において、前記光電変換部に蓄積された電荷を再結合して前記画素をリセットする際、まず、第１所定時間の間、前記光電変換部に印加するバイアス電圧を電圧差の大きい第１所定電圧とし、次に、第２所定時間の間、前記光電変換部に印加するバイアス電圧を前記第１所定電圧よりも電圧差の小さい第２所定電圧とすることを特徴とする。
【００１５】
このような固体撮像装置において、請求項２に記載するように、前記光電変換部が、光が入射される感光素子と、該感光素子と電気的に接続されて前記感光素子への入射光量に応じた前記電気信号を出力する信号発生部と、前記感光素子と前記信号発生部とを電気的に接離するスイッチとを備え、前記画素をリセットするとき、前記スイッチをＯＦＦとして、前記第１所定時間の間前記バイアス電圧を前記第１所定電圧とした後、前記第２所定時間の間前記バイアス電圧を前記第２所定電圧とし、前記信号発生部からの前記電気信号に基づく前記画素の感度を示す補正データを出力するようにしても構わない。
【００１６】
このとき、前記信号発生部が、前記感光素子と制御電極及び第１電極が接続されるＭＯＳトランジスタを備え、該ＭＯＳトランジスタの第２電極に与える電圧を変化させることで、前記バイアス電圧を変化させるようにしても構わない。又、前記信号発生部が、前記感光素子と制御電極及び第１電極が接続されるＭＯＳトランジスタと、該ＭＯＳトランジスタの制御電極に一端が接続されるキャパシタとを備え、該キャパシタの他端に与える電圧を変化させることで、前記バイアス電圧を変化させるようにしても構わない。
【００１７】
更に、前記ＭＯＳトランジスタがＰチャネルのＭＯＳトランジスタであるとき、前記第１所定電圧が十分な時間与えられたときの前記ＭＯＳトランジスタの制御電極の電圧が前記ＭＯＳトランジスタをリセットしたときに現れる前記制御電極の電圧よりも高くなるように、前記第１所定電圧が設定される。又、前記ＭＯＳトランジスタがＮチャネルのＭＯＳトランジスタであるとき、前記第１所定電圧が十分な時間与えられたときの前記ＭＯＳトランジスタの制御電極の電圧が前記ＭＯＳトランジスタをリセットしたときに現れる前記制御電極の電圧よりも低くなるように、前記第１所定電圧が設定される。又、前記第１所定電圧から前記第２所定電圧に切り換えられたとき、前記ＭＯＳトランジスタの制御電極の電圧の変化が小さくなる。
【００１８】
又、請求項３に記載するように、前記画素をリセットするとき、前記補正データを出力した後、前記スイッチをＯＮに切り換えて、第３所定時間の間前記バイアス電圧を第３所定電圧とし、前記第３所定時間が経過した後、前記バイアス電圧を前記第１〜第３所定電圧よりも電圧差が小さい第５所定電圧として撮像動作の準備を行うことにより、前記感光素子の残留電荷を再結合して残像低減を図ることができる。
【００１９】
又、請求項４に記載するように、前記画素をリセットするとき、前記補正データを出力した後、前記スイッチをＯＮに切り換えて、第３所定時間の間前記バイアス電圧を前記第３所定電圧とした後に、第４所定時間の間前記バイアス電圧を前記第３所定電圧よりも電圧差が小さい第４所定電圧とし、前記第４所定時間が経過した後、前記バイアス電圧を前記第１〜第４所定電圧よりも電圧差が小さい第５所定電圧として撮像動作の準備を行うようにして、前記感光素子の残留電荷の再結合を速やかに行えるようにしても構わない。
【００２０】
又、請求項５に記載するように、請求項１に記載の固体撮像装置において、前記光電変換部が、光が入射される感光素子と、該感光素子と電気的に接続されて前記感光素子への入射光量に応じた前記電気信号を出力する信号発生部と、前記感光素子と前記信号発生部とを電気的に接離するスイッチとを備え、前記画素をリセットするとき、まず、前記スイッチをＯＦＦとして、第３所定時間の間前記バイアス電圧差を第３所定電圧とした後、前記信号発生部からの前記電気信号に基づく前記画素の感度を示す補正データを出力し、次に、前記スイッチをＯＮに切り換えて、前記第１所定時間の間前記バイアス電圧を前記第１所定電圧とした後に、前記第２所定時間の間前記バイアス電圧を前記第２所定電圧とし、最後に、前記バイアス電圧を前記第１〜第３所定電圧よりも電圧差が小さい第５所定電圧として撮像動作の準備を行うようにしても構わない。
【００２１】
このとき、前記信号発生部が、前記感光素子と制御電極及び第１電極が接続されるＭＯＳトランジスタを備え、該ＭＯＳトランジスタの第２電極に与える電圧を変化させることで、前記バイアス電圧を変化させるようにしても構わない。又、前記信号発生部が、前記感光素子と制御電極及び第１電極が接続されるＭＯＳトランジスタと、該ＭＯＳトランジスタの制御電極に一端が接続されるキャパシタとを備え、該キャパシタの他端に与える電圧を変化させることで、前記バイアス電圧を変化させるようにしても構わない。
【００２２】
更に、前記ＭＯＳトランジスタがＰチャネルのＭＯＳトランジスタであるとき、前記第１所定電圧が十分な時間与えられたときの前記ＭＯＳトランジスタの制御電極の電圧が前記ＭＯＳトランジスタをリセットしたときに現れる前記制御電極の電圧よりも高くなるように、前記第１所定電圧が設定される。又、前記ＭＯＳトランジスタがＮチャネルのＭＯＳトランジスタであるとき、前記第１所定電圧が十分な時間与えられたときの前記ＭＯＳトランジスタの制御電極の電圧が前記ＭＯＳトランジスタをリセットしたときに現れる前記制御電極の電圧よりも低くなるように、前記第１所定電圧が設定される。又、前記第１所定電圧から前記第２所定電圧に切り換えられたとき、前記ＭＯＳトランジスタの制御電極の電圧の変化が小さくなる。
【００２３】
又、前記画素を複数備えるものとし、前記各画素の感度バラツキを示す前記補正データが出力されるものとしても構わない。又、複数の当該画素をマトリクス状に配置するようにしても構わない。又、前記画素が、前記光電変換部からの電気信号を積分する積分回路を備えるものとしても構わない。又、前記光電変換部が入射光量に対して対数変換した前記電気信号を出力するものとしても構わない。又、前記光電変換部が、入射光量が所定値までは入射光量に対して線形変換した前記電気信号を出力し、又、入射光量が所定値以上となると入射光量に対して対数変換した前記電気信号を出力するものとしても構わない。
【００２４】
【発明の実施の形態】
＜固体撮像装置の構成＞
以下、本発明の固体撮像装置の各実施形態を図面を参照して説明する。図２は、本発明の二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ１１〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図２ではこれらについて省略する。
【００２５】
出力信号線６−１、６−２、・・・、６−ｍごとにＰチャネルのＭＯＳトランジスタＱ１、Ｑ２が図示の如く１組ずつ設けられている。出力信号線６−１を例にとって説明すると、ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶＰＳ’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。
【００２６】
画素Ｇ１１〜Ｇｍｎには、後述するように、それらの画素で発生した光電荷に基づく信号を出力するＭＯＳトランジスタＴ３が設けられている。ＭＯＳトランジスタＴ３と上記ＭＯＳトランジスタＱ１との接続関係は図３（ａ）のようになる。ここで、ＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶＰＳ’と、ＭＯＳトランジスタＴ３のドレインに接続される直流電圧ＶＰＤ’との関係はＶＰＤ’＜ＶＰＳ’であり、直流電圧ＶＰＤ’は例えばグランド電圧（接地）である。この回路構成は上段のＭＯＳトランジスタＴ３のゲートに信号が入力され、下段のＭＯＳトランジスタＱ１のゲートには直流電圧ＤＣが常時印加される。このため下段のＭＯＳトランジスタＱ１は抵抗又は定電流源と等価であり、図３（ａ）の回路はソースフォロワ型の増幅回路となっている。この場合、ＭＯＳトランジスタＴ３から増幅出力されるのは電流であると考えてよい。
【００２７】
ＭＯＳトランジスタＱ２は水平走査回路３によって制御され、スイッチ素子として動作する。尚、後述するように各実施形態の固体撮像装置における画素内にはスイッチ用のＭＯＳトランジスタＴ４も設けられている。このＭＯＳトランジスタＴ４も含めて表わすと、図３（ａ）の回路は正確には図３（ｂ）のようになる。即ち、ＭＯＳトランジスタＴ４がＭＯＳトランジスタＱ１とＭＯＳトランジスタＴ３との間に挿入されている。ここで、ＭＯＳトランジスタＴ４は行の選択を行うものであり、ＭＯＳトランジスタＱ２は列の選択を行うものである。尚、図２及び図３に示す構成は以下に説明する各実施形態に共通の構成である。
【００２８】
図３のように構成することにより信号を大きく出力することができる。従って、画素がダイナミックレンジ拡大のために感光素子から発生する光電流を自然対数的に変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が容易になる。また、増幅回路の負荷抵抗部分を構成するＭＯＳトランジスタＱ１を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線６−１、６−２、・・・、６−ｍごとに設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。
【００２９】
＜第１の実施形態＞
図２に示した固体撮像装置の各画素に適用される第１の実施形態について、図面を参照して説明する。本実施形態に使用する固体撮像装置に設けられた画素の構成は、図１のようになる。よって、本実施形態の画素の構成については、
【従来の技術】での説明を参照するものとして、その説明については省略する。
【００３０】
図１のように構成される画素は、図４のタイミングチャートに従って、撮像動作及びリセット動作を行う。尚、信号φＶＰＳは、４値の電圧信号で、入射光量が所定値を超えたときにＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるための電圧をＶＬとし、この電圧ＶＬよりも高くＭＯＳトランジスタＴ２にＶＬの電圧を与えたときよりも大きい電流が流れ得るようにする電圧をＶＨとし、従来において信号φＶＰＳに使用された電圧ＶＨａ，ＶＬのほぼ中間に値する電圧を中間レベルＶｍとし、更に、電圧ＶＨより低く電圧Ｖｍ以上となる電圧をＶｈとする。
【００３１】
又、電圧ＶＨは、十分に時間が経過したときに、ＭＯＳトランジスタＴ２のゲート電圧が、リセット終了時に所望される電圧よりも高い電圧で安定するような値とされる。即ち、電圧ＶＨは、従来のリセット動作における信号φＶＰＳの電圧値ＶＨａよりも高い値に設定される。更に、電圧Ｖｈは、十分に時間が経過したときに、ＭＯＳトランジスタＴ２のゲート電圧が、リセット終了時に所望される電圧で安定するような値とされる。このように、信号φＶＰＳのおける４値の電圧がそれぞれ設定される固体撮像装置内の各画素の動作が、以下のようになる。
【００３２】
まず、信号φＳをローレベルとしてＭＯＳトランジスタＴ１をＯＮとするとともに、信号φＶＰＳをＶＬとして撮像動作を行う。このような状態にあるとき、フォトダイオードＰＤにおいて光が入射されると、その入射光量に応じた光電流が発生する。このとき、被写体の輝度が低いと、ＭＯＳトランジスタＴ２がカットオフ状態であるために、ＭＯＳトランジスタＴ２のゲートに光電荷が蓄積され、ＭＯＳトランジスタＴ２，Ｔ３のゲートに入射光量に対して線形的に比例した電圧が現れる。又、被写体の輝度が高く、ＭＯＳトランジスタＴ２のゲートに蓄積された光電荷量に応じた電圧が低くなると、ＭＯＳトランジスタＴ２がサブスレッショルド領域で動作を行うため、入射光量に対して自然対数的に比例した電圧がＭＯＳトランジスタＴ２のゲートに現れる。
【００３３】
そして、ローレベルのパルス信号φＶがＭＯＳトランジスタＴ４のゲートに与えられることによって、ＭＯＳトランジスタＴ４がＯＮとなり、ＭＯＳトランジスタＴ３のゲート電圧によって増幅されたドレイン電流がＭＯＳトランジスタＴ３，Ｔ４を通じて出力電流として出力信号線６に流れる。この出力信号線６に出力される出力電流は入射光量の対数値に比例した値となる。このとき、ＭＯＳトランジスタＴ３及びＭＯＳトランジスタＱ１（図１）の導通時抵抗とそれらを流れる電流によって決まるＭＯＳトランジスタＱ１のドレイン電圧が、信号として出力信号線６に現れる。このようにして画像データが出力される。
【００３４】
このようにして撮像動作が行われた後、信号φＳをハイレベルにしてＭＯＳトランジスタＴ１をＯＦＦとし、フォトダイオードＰＤのアノードとＭＯＳトランジスタＴ２のドレインとの電気的な接続を切断して、リセット動作を開始する。このとき、ＭＯＳトランジスタＴ２のソース側より正の電荷が流れ込み、ＭＯＳトランジスタＴ２のゲート及びドレインとＭＯＳトランジスタＴ３のゲートに蓄積された負の電荷が再結合される。
【００３５】
そして、次に、信号φＶＰＳをＶＨにし、ＭＯＳトランジスタＴ２のソース電圧を高くすることで、ＭＯＳトランジスタＴ１のソース側から流入する正の電荷の量が増加し、ＭＯＳトランジスタＴ１のゲート及びドレイン、そしてＭＯＳトランジスタＴ２のゲートに蓄積された負の電荷が速やかに再結合される。そして、所定時間ｔ１が経過すると、信号φＶＰＳをＶｈにして、負の電荷が再結合される速度を緩やかにしてＭＯＳトランジスタＴ２のゲート電圧を安定させる。
【００３６】
その後、所定時間ｔ２が経過すると、信号φＶＰＳの電圧をＶＬとした後、ローレベルのパルス信号φＶを与えて、ＭＯＳトランジスタＴ４をＯＮとすることで、リセットされたＭＯＳトランジスタＴ３のゲート電圧によって増幅されたドレイン電流が、ＭＯＳトランジスタＴ３，Ｔ４を通じて出力信号線６に出力電流として出力される。この出力信号線６に出力される出力電流によって決まるＭＯＳトランジスタＱ１のドレイン電圧が、信号として出力信号線６に現れる。この信号はＭＯＳトランジスタＴ２の閾値電圧を反映しており、各画素についてこの信号を得ることで画素間の感度バラツキを検出することができる。この信号は、感度バラツキを補正するための補正データとして用いられる。このようにして補正データが出力される。
【００３７】
このように、信号φＶＰＳを変化させるとき、ＭＯＳトランジスタＴ２のゲート電圧における時間的な変化が、図５の実線のようになる。即ち、まず、リセットを開始してから時間ｔ１が経過するまで、信号φＶＰＳをＶＨとして、ＭＯＳトランジスタＴ２を導通状態とするため、ＭＯＳトランジスタＴ２のゲート電圧の変化が急峻なものとなる。このとき、時間ｔ１が経過したときに、ＭＯＳトランジスタＴ２のゲート・ソース間の電圧差が閾値電圧に近い値となるため、時間ｔ１の経過直前には、ＭＯＳトランジスタＴ２の動作状態がサブスレッショルド領域に近い動作状態になる。
【００３８】
そして、時間ｔ１が経過すると、信号φＶＰＳをＶｈとすることで、ＭＯＳトランジスタＴ２のゲート・ソース間の電圧差を閾値電圧よりも低い値に設定し、ＭＯＳトランジスタＴ２の動作状態をサブスレッショルド領域における動作状態とする。よって、時間ｔ１が経過してから時間ｔ２が経過するまで、ＭＯＳトランジスタＴ２のゲート電圧の変化が緩やかなものとなる。
【００３９】
このようにすることで、図５の点線で表される従来の場合と比べて、時間ｔ１において、ＭＯＳトランジスタＴ２のゲート電圧を高くすることができるとともに、時間ｔ１以降のゲート電圧の変化を従来よりも緩やかにすることができる。よって、従来に比べて、時間ｔ２経過後のＭＯＳトランジスタＴ２のゲート電圧が、リセット開始直前のＭＯＳトランジスタＴ２のゲート電圧のバラツキの影響を受けにくくなる。
【００４０】
又、時間ｔ１が経過して信号φＶＰＳをＶｈとしたときには、ＭＯＳトランジスタＴ２のゲート電圧を十分に時間が経過したときに安定する電圧値に近い値となる。よって、従来に比べて、リセットにかかる時間を短縮することができるとともに、時間ｔ２が経過してリセット完了したときのＭＯＳトランジスタＴ２のゲート電圧がＭＯＳトランジスタＴ２のゲート・ソース間の閾値電圧に影響される電圧とすることができる。そして、補正データが画素の感度バラツキをより正確に表すこととなる。
【００４１】
又、図５の一点鎖線のように、信号φＶＰＳの値をＶＨのままとしたとき、時間ｔ２の間における変化量が大きくなるため、従来の場合と同様、ＭＯＳトランジスタＴ２のゲート電圧が安定する状態に至るまでの時間が本実施形態と比べて長くなる。又、変化量が大きいことより、リセット完了後のＭＯＳトランジスタＴ２のゲート電圧が、リセット開始直前のＭＯＳトランジスタＴ２のゲート電圧のバラツキの影響を受けやすい。
【００４２】
以上より、本実施形態のように信号φＶＰＳをリセット途中で変更することで、その電圧値に関係なく信号φＶＰＳを一定にしたときと比べ、リセット時間を短くすることができるとともに、画素の感度バラツキをより正確に表した補正データを出力することができる。
【００４３】
このようにして、所定時間ｔ２が経過した後にパルス信号φＶを与えて補正データを出力した後、信号φＳをローレベルにしてＭＯＳトランジスタＴ１をＯＮとする。その後、信号φＶＰＳの電圧を所定時間ｔ３の間Ｖｍとする。このようにすることで、フォトダイオードＰＤ及びフォトダイオードＰＤとＭＯＳトランジスタＴ２のドレインとの間に蓄積されている残留電荷が再結合される。このようにして、フォトダイオードＰＤ及びＭＯＳトランジスタＴ２をリセットすると、信号φＶＰＳの電圧をＶＬとして、次の撮像動作に備える。
【００４４】
このように、ＭＯＳトランジスタＴ１をＯＦＦとしてリセットした後、ＭＯＳトランジスタＴ１をＯＮとして、ＭＯＳトランジスタＴ２のソースに与える信号φＶＰＳの電圧値をＶｍにすることで、フォトダイオードＰＤのアノードとＭＯＳトランジスタＴ２のドレインとの間に蓄積されている残留電荷をうち消すことができる。よって、残像の発生を防止して良好な撮像が可能となる。
【００４５】
＜第２の実施形態＞
図２に示した固体撮像装置の各画素に適用される第１の実施形態について、図面を参照して説明する。本実施形態に使用する固体撮像装置に設けられた画素の構成は、第１の実施形態と同様、図１のようになる。
【００４６】
本実施形態の固体撮像装置における画素は、図６のタイミングチャートに従って、撮像動作及びリセット動作を行う。尚、信号φＶＰＳは、４値の電圧信号で、そのうちの２値の電圧が従来と同様、入射光量が所定値を超えたときにＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるための電圧ＶＬと、ＭＯＳトランジスタＴ２にＶＬの電圧を与えたときよりも大きい電流が流れ得るようにする電圧ＶＨａとする。
【００４７】
又、信号φＶＰＳの残りの２値の電圧を、第１の実施形態における電圧Ｖｍよりも高い電圧となるＶｍｈと、この電圧Ｖｍｈより低い電圧となるＶｍｌとする。そして、電圧Ｖｍｈ、Ｖｍｌ、Ｖｍの関係が、第１の実施形態における電圧ＶＨ、Ｖｈ、ＶＨａと同様の関係となる。このように、信号φＶＰＳのおける４値の電圧がそれぞれ設定される固体撮像装置内の各画素の動作が、以下のようになる。
【００４８】
まず、第１の実施形態と同様、信号φＳをローレベルとしてＭＯＳトランジスタＴ１をＯＮとするとともに、信号φＶＰＳをＶＬとして撮像動作を行う。そして、ローレベルのパルス信号φＶをＭＯＳトランジスタＴ４のゲートに与えることにより、ＭＯＳトランジスタＴ３，Ｔ４及び出力信号線６を通じて画像データを出力する。
【００４９】
このようにして撮像動作が終了すると、従来の場合と同様、まず、信号φＳをハイレベルにしてＭＯＳトランジスタＴ１をＯＦＦとしてリセット動作を開始した後、信号φＶＰＳの電圧をＶＬより高いＶＨａにしてＭＯＳトランジスタＴ２のゲート電圧をリセットする。そして、所定時間ｔ４（ｔ４＞ｔ１＋ｔ２）が経過すると、信号φＶＰＳの電圧をＶＬとした後に、パルス信号φＶを与えることにより、ＭＯＳトランジスタＴ２の閾値電圧を反映した画素の感度を表す補正データを出力信号線６を通じて出力する。
【００５０】
その後、信号φＳをローレベルにしてＭＯＳトランジスタＴ１をＯＮとして、フォトダイオードＰＤとＭＯＳトランジスタＴ２のドレインとを電気的に接続すると、第１の実施形態と異なり、信号φＶＰＳの電圧を電圧Ｖｍより高いＶｍｈとして、フォトダイオードＰＤ及びフォトダイオードＰＤとＭＯＳトランジスタＴ２のドレインとの間に蓄積されている残留電荷の再結合を開始する。
【００５１】
このように信号φＶＰＳの電圧を電圧Ｖｍより高いＶｍｈとすることによって、第１の実施形態の信号φＶＰＳの電圧をＶＨとしたときと同様、残留電荷の再結合の速度を速くすることができる。そして、信号φＶＰＳの電圧をＶｍｈとした後、所定時間ｔ５が経過すると、所定時間ｔ６の間、信号φＶＰＳの電圧を電圧Ｖｍｈより低いＶｍｌとして、残留電荷の再結合の速度を緩やかに行う。このようにして、フォトダイオードＰＤ及びＭＯＳトランジスタＴ２をリセットすると、信号φＶＰＳの電圧をＶＬとして、次の撮像動作に備える。
【００５２】
このように、フォトダイオードＰＤ及びフォトダイオードＰＤとＭＯＳトランジスタＴ２のドレインとの間に蓄積されている残留電荷の再結合を行う際、信号φＶＰＳの電圧を切り換えることによって、ＭＯＳトランジスタＴ２のゲート電圧を、リセット開始直前のＭＯＳトランジスタＴ２のゲート電圧のバラツキに関係なく、再結合する残留電荷の電荷量を十分な値として残像低減を図ることができる。又、この残留電荷の再結合に費やす時間ｔ５＋ｔ６を、第１の実施形態における時間ｔ３よりも短くすることができる。
【００５３】
又、本実施形態において、図７のタイミングチャートのように、ＭＯＳトランジスタＴ１をＯＦＦとして補正データを出力する際に、第１の実施形態と同様、信号φＶＰＳの電圧を、まず所定時間ｔ１の間にＶＨとした後、所定時間ｔ２の間にＶｈとしても構わない。
【００５４】
＜第３の実施形態＞
図２に示した固体撮像装置の各画素に適用される第３の実施形態について、図面を参照して説明する。図８は、本実施形態の固体撮像装置に設けられた画素の構成を示す回路図である。尚、図８において、図１と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。
【００５５】
図８に示すように、本実施形態の画素は、図１の画素に、一端がＭＯＳトランジスタＴ２，Ｔ３のゲートの接続ノードに接続されるとともに他端に信号φＶＲＳが与えられるキャパシタＣ１が加えられた構成となる。このとき、ＭＯＳトランジスタＴ２のソースには信号φＶＰＳの代わりに、直流電圧ＶＰＳが印加される。
【００５６】
図８のように構成される画素は、図９のタイミングチャートに従って、撮像動作及びリセット動作を行う。尚、信号φＶＲＳは、第１の実施形態の信号φＶＰＳと同様、４値の電圧信号で、入射光量が所定値を超えたときにＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるための電圧をＶＨｘとし、この電圧ＶＨｘよりも低くＭＯＳトランジスタＴ２にＶＨｘの電圧を与えたときよりも大きい電流が流れ得るようにする電圧をＶＬａとし、従来において信号φＶＰＳに使用された電圧ＶＨｘ，ＶＬｘ（電圧ＶＬｘについては、後述する）のほぼ中間に値する電圧を中間レベルＶＭとし、更に、電圧ＶＬａより高く電圧ＶＭ以下となる電圧をＶＬｂとする。
【００５７】
このとき、電圧ＶＬａは、十分に時間が経過したときに、ＭＯＳトランジスタＴ２のゲート電圧が、リセット終了時に所望される電圧よりも高い電圧で安定するような値とされ、更に、電圧ＶＬｂは、十分に時間が経過したときに、ＭＯＳトランジスタＴ２のゲート電圧が、リセット終了時に所望される電圧で安定するような値とされる。このように、信号φＶＲＳのおける４値の電圧がそれぞれ設定される固体撮像装置内の各画素の動作が、以下のようになる。
【００５８】
まず、第１の実施形態と同様、信号φＳをローレベルとしてＭＯＳトランジスタＴ１をＯＮとするとともに、信号φＶＲＳをＶＨｘとして撮像動作を行う。そして、ローレベルのパルス信号φＶをＭＯＳトランジスタＴ４のゲートに与えることにより、ＭＯＳトランジスタＴ３，Ｔ４及び出力信号線６を通じて画像データを出力する。
【００５９】
このようにして撮像動作が行われた後、信号φＳをハイレベルにしてリセット動作を開始すると、まず、所定時間ｔ１の間、信号φＶＲＳの電圧をＶＬａとして、ＭＯＳトランジスタＴ２のゲートに蓄積された負の電荷を速やかに再結合させる。そして、所定時間ｔ１が経過すると、信号φＶＲＳの電圧をＶＬｂにして、負の電荷が再結合される速度を緩やかにしてＭＯＳトランジスタＴ２のゲート電圧を安定させる。その後、所定時間ｔ２が経過すると、信号φＶＲＳの電圧をＶＨｘとした後、第１の実施形態と同様、ローレベルのパルス信号φＶを与えて、補正データを出力する。
【００６０】
このように、補正データを出力すると、信号φＳをローレベルとした後、信号φＶＲＳの電圧をＶＭとすることによって、フォトダイオードＰＤ及びフォトダイオードＰＤとＭＯＳトランジスタＴ２のドレインとの間に蓄積されている残留電荷を再結合させる。そして、所定時間ｔ３が経過すると、信号φＶＲＳの電圧を再びＶＨｘとして、次の撮像動作に備える。
【００６１】
このように、本実施形態では、第１及び第２の実施形態と異なり、信号φＶＲＳの電圧を変化することで、ＭＯＳトランジスタＴ２のゲート・ソース間電圧を変化させて、フォトダイオードＰＤ及びＭＯＳトランジスタＴ２のリセットを行う。
【００６２】
又、本実施形態では、図９のタイミングチャートのように、第１の実施形態と同様、補正データを出力する際に、信号φＶＲＳの電圧を所定時間ｔ１，ｔ２毎にＶＬａ，ＶＬｂに変化させて、画素の感度バラツキをより正確に表した補正データを出力するものとしたが、図１０のタイミングチャートのように、第２の実施形態と同様、フォトダイオードＰＤ及びフォトダイオードＰＤとＭＯＳトランジスタＴ２のドレインとの間に蓄積されている残留電荷を再結合させる際に、信号φＶＲＳを変化させるようにしても構わない。
【００６３】
このとき、信号φＳをハイレベルとしたとき、所定時間ｔ４の間、信号φＶＲＳの電圧をＶＬｘ（ＶＬｂ≧ＶＬｘ＞ＶＬａ）として補正データを出力する。又、信号φＳをローレベルに戻した後、まず、所定時間ｔ５の間に信号φＶＲＳの電圧をＶＭｌ（ＶＭｌ＜ＶＭ）として残留電荷の再結合を速やかに行った後、次に、所定時間ｔ６の間に信号φＶＲＳの電圧をＶＭｈ（ＶＭｈ≧ＶＭ）として残留電荷の再結合の速度を緩やかにする。
【００６４】
又、図１１のタイミングチャートのように、信号φＳをハイレベルとしたとき、信号φＶＲＳの状態遷移を図９のタイミングチャートと同様にするとともに、信号φＳを再びローレベルとしたとき、信号φＶＲＳの状態遷移を図１０のタイミングチャートと同様にするようにしても構わない。
【００６５】
尚、上述の各実施形態における固体撮像装置において、各画素の構成が、図１２及び図１３に示すように、図１又は図８の構成に積分回路が付加された構成としても構わない。即ち、ゲートがＭＯＳトランジスタＴ２のゲートとドレインに接続されるとともにソースがＭＯＳトランジスタＴ３のゲートに接続されたＭＯＳトランジスタＴ５と、ＭＯＳトランジスタＴ５のソースに一端が接続されるとともに他端に直流電圧ＶＰＳが印加されたキャパシタＣ２とが加えられた構成となる。
【００６６】
このとき、ＭＯＳトランジスタＴ５のドレインには信号φＤが入力され、信号φＤをハイレベルとしたとき、キャパシタＣ２がリセットされる。このように構成するとき、キャパシタＣ２が積分動作を行い、キャパシタＣ２とＭＯＳトランジスタＴ３のゲートに現れた電圧に応じた電流がＭＯＳトランジスタＴ３を流れる。よって、ＭＯＳトランジスタＴ４をＯＮとしたとき、ＭＯＳトランジスタＴ３，Ｔ４及び出力信号線６を介して、画像データ及び補正データが出力される。
【００６７】
又、上述の各実施形態において、固体撮像装置の画素が、ＰチャネルのＭＯＳトランジスタで構成されるようにしたが、ＮチャネルのＭＯＳトランジスタで構成されるようにしても構わない。このとき、図１４又は図１５のように、各素子の極性が逆になるのみで、その接続関係は同様である。又、各素子が逆極性になることにより、各素子に与えられる各信号の極性も逆となる。更に、上述の各実施形態において、前記各画素が、常に対数変換動作を行うものとしても構わない。
【００６８】
【発明の効果】
本発明によると、リセット時に、まず、光電変換部に印加するバイアス電圧を電圧差の大きい第１所定電圧でリセットした後に、バイアス電圧を第２所定電圧に切り換えてリセットするため、従来と比較してリセットにかかる時間を短縮することができる。又、バイアス電圧を第１所定電圧としてリセットすることによって、光電変換部のポテンシャル状態を大きく変化させるため、バイアス電圧を第１所定電圧としてリセットした後に第２所定電圧に切り換えたとき、光電変換部のポテンシャル状態の変化を小さくすることができる。よって、リセット後の光電変換部のポテンシャル状態に対するリセット動作直前の光電変換部のポテンシャル状態の影響を低減することができる。又、バイアス電圧を切り換えた後に補正データを出力するようにすることで、リセット時に出力される補正データが、画素の感度をほぼ正確に表すことができる。更に、従来使用されている画素構成を換えることなく、リセット時間の短縮やリセット直前のポテンシャル状態による影響の低減を図ることができる。
【図面の簡単な説明】
【図１】固体撮像装置内の画素の構成を示す回路図。
【図２】固体撮像装置の構成を示すブロック回路図。
【図３】図２の一部を示す図。
【図４】第１の実施形態の固体撮像装置内の画素の動作例を示すタイミングチャート。
【図５】リセット時のＭＯＳトランジスタＴ２のゲート電圧の状態を示す図。
【図６】第２の実施形態の固体撮像装置内の画素の動作例を示すタイミングチャート。
【図７】第２の実施形態の固体撮像装置内の画素の別の動作例を示すタイミングチャート。
【図８】固体撮像装置内の画素の別の構成を示す回路図。
【図９】第３の実施形態の固体撮像装置内の画素の動作例を示すタイミングチャート。
【図１０】第３の実施形態の固体撮像装置内の画素の別の動作例を示すタイミングチャート。
【図１１】第２の実施形態の固体撮像装置内の画素の別の動作例を示すタイミングチャート。
【図１２】固体撮像装置内の画素の別の構成を示す回路図。
【図１３】固体撮像装置内の画素の別の構成を示す回路図。
【図１４】固体撮像装置内の画素の別の構成を示す回路図。
【図１５】固体撮像装置内の画素の別の構成を示す回路図。
【図１６】従来の固体撮像装置内の画素の動作を示すタイミングチャート。
【図１７】従来の固体撮像装置におけるリセット時のＭＯＳトランジスタＴ２のゲート電圧の状態を示す図。
【符号の説明】
２  垂直走査回路
３  水平走査回路
４−１〜４−ｎ  ライン
５  電源ライン
６−１〜６−ｍ  出力信号線
Ｇ１１〜Ｇｍｎ  画素
ＰＤ  フォトダイオード
Ｔ１〜Ｔ５，Ｑ１，Ｑ２  ＭＯＳトランジスタ
Ｃ１，Ｃ２  キャパシタ
【図１】
2004356859.tif 000003
【図２】
2004356859.tif 000004
【図３】
2004356859.tif 000005
【図４】
2004356859.tif 000006
【図５】
2004356859.tif 000007
【図６】
2004356859.tif 000008
【図７】
2004356859.tif 000009
【図８】
2004356859.tif 000010
【図９】
2004356859.tif 000011
【図１０】
2004356859.tif 000012
【図１１】
2004356859.tif 000013
【図１２】
2004356859.tif 000014
【図１３】
2004356859.tif 000015
【図１４】
2004356859.tif 000016
【図１５】
2004356859.tif 000017
【図１６】
2004356859.tif 000018
【図１７】
2004356859.tif 000019