【手続補正書】
【提出日】平成15年12月16日(2003.12.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の遅延段が縦続接続され、入力信号を初段で受け、前記各遅延段から該入力信号を遅延させた遅延信号を対応する選択信号に応じてそれぞれ出力する遅延回路と、
前記遅延信号と、これ等遅延信号にそれぞれ対応する前記選択信号とを受け、活性化された一つの前記選択信号に対応する前記遅延信号を選択し、選択した信号を遅延出力信号として出力するセレクタとを備え、
活性化された一つの前記選択信号を受ける一つの前記遅延段は、この選択信号に応答して固定の論理値を有する信号を前記遅延信号として後段の前記遅延段に出力することを特徴とする可変遅延回路。
【請求項２】
請求項１記載の可変遅延回路において、
前記セレクタは、前記遅延信号をそれぞれ受け、活性化された一つの前記選択信号に応答していずれかがオンし、受けた前記遅延信号のいずれかを遅延出力信号として出力する出力が互いに接続された複数のスイッチを備え、
前記各遅延段を制御する前記各選択信号は、前記各遅延段で受信する前記遅延信号が供給される前記各スイッチを選択することを特徴とする可変遅延回路。
【請求項３】
可変遅延回路を有する半導体集積回路であって、
前記可変遅延回路は、
複数の遅延段が縦続接続され、入力信号を初段で受け、前記各遅延段から該入力信号を遅延させた遅延信号を対応する選択信号に応じてそれぞれ出力する遅延回路と、
前記遅延信号と、これ等遅延信号にそれぞれ対応する前記選択信号とを受け、活性化された一つの前記選択信号に対応する前記遅延信号を選択し、選択した信号を遅延出力信号として出力するセレクタとを備え、
活性化された一つの前記選択信号を受ける一つの前記遅延段は、この選択信号に応答して固定の論理値を有する信号を前記遅延信号として後段の前記遅延段に出力することを特徴とする可変遅延回路を有する半導体集積回路。
【請求項４】
請求項３記載の可変遅延回路を有する半導体集積回路において、
前記セレクタは、前記遅延信号をそれぞれ受け、活性化された一つの前記選択信号に応答していずれかがオンし、受けた前記遅延信号のいずれかを遅延出力信号として出力する出力が互いに接続された複数のスイッチを備え、
前記各遅延段を制御する前記各選択信号は、前記各遅延段で受信する前記遅延信号が供給される前記各スイッチを選択することを特徴とする可変遅延回路を有する半導体集積回路。
【請求項５】
請求項３記載の可変遅延回路を有する半導体集積回路において、
前記選択信号のいずれかを活性化するための活性化制御回路を有する調整回路と、
前記セレクタが出力する前記遅延出力信号に応じて動作タイイングが変わる内部回路とを備えたことを特徴とする可変遅延回路を有する半導体集積回路。
【請求項６】
請求項５記載の可変遅延回路を有する半導体集積回路において、
前記調整回路は、
内蔵するヒューズのプログラムにより前記選択信号のいずれかを活性化するヒューズ回路と、
前記活性化制御回路による前記選択信号のいずれかの活性化または前記ヒューズ回路による前記選択信号のいずれかの活性化のうち一方を有効にする選択回路とを備えたことを特徴とする可変遅延回路を有する半導体集積回路。
【請求項７】
可変遅延回路を有する半導体集積回路であって、
前記可変遅延回路は、
複数の遅延段が縦続接続され、入力信号を初段で受け、前記各遅延段から該入力信号を遅延させた遅延信号を対応する選択信号に応じてそれぞれ出力する遅延回路と、
前記遅延信号と、これ等遅延信号にそれぞれ対応する前記選択信号とを受け、活性化された一つの前記選択信号に対応する前記遅延信号を選択し、選択した信号を遅延出力信号として出力するセレクタと、
前記選択信号のいずれかを活性化するための活性化制御回路を有する調整回路と、
前記調整回路に含まれ、内蔵するヒューズのプログラムにより前記選択信号のいずれかを活性化するヒューズ回路と、
前記調整回路に含まれ、前記活性化制御回路による前記選択信号のいずれかの活性化または前記ヒューズ回路による前記選択信号のいずれかの活性化のうち一方を有効にする選択回路と、
前記セレクタが出力する前記遅延出力信号に応じて動作タイイングが変わる内部回路とを備え、
前記遅延段のうち前記セレクタにより選択された前記遅延信号を出力する前記遅延段より後段側の前記遅延段は、出力レベルが固定されることを特徴とする可変遅延回路を有する半導体集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
【課題を解決するための手段】
請求項１の可変遅延回路および請求項３、請求項７の可変遅延回路を有する半導体集積回路は、遅延回路とセレクタとを備えている。遅延回路は、複数の遅延段が縦続接続されて形成されている。遅延回路は、入力信号を初段で受け、各遅延段から入力信号を遅延させた遅延信号をそれぞれ出力する。セレクタは、遅延信号と、これ等遅延信号にそれぞれ対応する選択信号とを受けている。セレクタは、活性化された選択信号に対応する遅延信号を選択し、選択した信号を遅延出力信号として出力する。セレクタにより選択された遅延信号を出力する遅延段より後段側の遅延段は、非活性化され、固定の論理値を有する信号を遅延信号として出力する。不要な遅延段が動作しないため、無駄な電力の消費が防止される。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
請求項２の可変遅延回路および請求項４の可変遅延回路を有する半導体集積回路では、セレクタは、出力が互いに接続された複数のスイッチを有している。スイッチは、遅延信号をそれぞれ受け、活性化された一つの選択信号に応答していずれかがオンし、受けた遅延信号のいずれかを遅延出力信号として出力する。各遅延段を制御する各選択信号は、各遅延段で受信する遅延信号が供給される各スイッチを選択する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
請求項５および請求項７の可変遅延回路を有する半導体集積回路は、内部回路の動作タイミングを調整する調整回路を備えている。調整回路は、選択信号のいずれかを活性化する活性化制御回路を備えている。そして、活性化制御回路がいずれかの選択信号を活性化することで、入力信号を所定の時間遅延させた遅延出力信号が可変遅延回路から出力され、内部回路の動作タイミングが調整される。すなわち、内部回路の動作余裕が評価される。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
請求項６および請求項７の可変遅延回路を有する半導体集積回路では、調整回路は、ヒューズの溶断により選択信号のいずれかを活性化するヒューズ回路を備えている。調整回路は、活性化制御回路およびヒューズ回路のいずれかの制御に基づいて、選択信号を活性化する。この半導体集積回路では、まず、セレクタによりヒューズ回路から活性化制御回路に切り替え、内部回路を動作させることによって、最適なタイミングの遅延出力信号が見つけられる。次に、セレクタにより活性化制御回路からヒューズ回路に切り替え、可変遅延回路から最適なタイミングの遅延出力信号が常に出力されるように、ヒューズ回路の所定のヒューズが溶断される。すなわち、遅延出力信号のトリミングが行われる。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
図２は、本発明の可変遅延回路および可変遅延回路を有する半導体集積回路の第１の実施形態を示している。この実施形態は、請求項１ないし請求項７に対応している。
半導体集積回路は、例えば、シリコン基板上にCMOSプロセス技術を使用してDRAMとして形成されている。半導体集積回路は、調整回路１０、デコーダ１１、メモリセルおよびセンスアンプ等を有する内部回路１２、可変遅延回路１４、および図示しない入出力回路、制御回路を有している。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
次に、上述した回路の動作を説明する。
まず、半導体集積回路の製造後、複数の半導体集積回路がつながっているウエハの状態で、動作試験が実行される。図２に示した活性化制御回路１０ａは、活性化信号ACT0〜ACTmを順次に活性化する。このとき、ヒューズ信号FUSは、非活性化（低レベル）されている。ここで、制御信号CNTを活性化（高レベル）させることによって、セレクタ１０ｃは、活性化信号ACTを選択信号としてデコーダ１１に出力する。デコーダ１１は、選択信号SSを受け、いずれかの選択信号SSを活性化する。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
以上、本実施形態では、選択信号SSにより非活性化された遅延段１６ａより後段の遅延段１６ａは、動作を停止した。不要な遅延段１６ａが動作しないため、電力の無駄な消費を防止できる。
遅延段１６ａの非活性化は、セレクタ１８で使用される選択信号SSを利用して行われる。このため、低消費電力の可変遅延回路を容易に構成できる。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
すなわち、この実施形態では、選択信号SSの活性化（低レベル）を受けた遅延段２４ａは、CMOS伝達ゲートをオフし、nMOSトランジスタをオンすることで、低レベルの遅延信号DTを出力する。その他の動作は上述した第１の実施形態と同一である。
この実施形態の可変遅延回路においても、上述した第１の実施形態と同様の効果を得ることができる。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
【発明の効果】
請求項１の可変遅延回路および請求項３、請求項７の可変遅延回路を有する半導体集積回路では、不要な遅延段の動作を停止できるため、電力の無駄な消費を防止できる。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
請求項２の可変遅延回路および請求項４の可変遅延回路を有する半導体集積回路では、簡易なスイッチによりセレクタを容易に構成できる。
請求項５、請求項７の可変遅延回路を有する半導体集積回路は、活性化制御回路により、選択信号を順次に活性化することで、内部回路の動作余裕を評価できる。
請求項６、請求項７の可変遅延回路を有する半導体集積回路では、内部回路の評価に基づいてヒューズ回路の所定のヒューズを溶断することで、最適なタイミングの遅延出力信号を常に出力できる。