(57)【要約】【課題】後段の回路に変動の少ない適切な出力電圧を供給することのできる、トランジスタのバイアス回路を提供する。【解決手段】供給電源とグランドとの間に直列に接続された第１および第２抵抗Ｒ１，Ｒ２と、第１および第２抵抗Ｒ１，Ｒ２の間の中点にベース端子が接続されたトランジスタＱと、供給電源およびトランジスタＱのコレクタ端子の間に接続された第３抵抗Ｒ３と、トランジスタＱのエミッタ端子およびグランドの間に接続された第４抵抗Ｒ４と、トランジスタＱのコレクタ端子に設けられた出力端子Ｖｏｕｔとを備え、供給電源と第１抵抗Ｒ１との間に、所定の定格電圧値を有するツェナーダイオードＤが設けられることにより、供給電源の変動にともなう出力端子Ｖｏｕｔにおける出力電圧の変動を抑えるように構成されている。【選択図】　図１
2004096214.tif 000002
【特許請求の範囲】
【請求項１】
供給電源とグランドとの間に直列に接続された第１および第２抵抗と、
上記第１および第２抵抗の間の中点にベース端子が接続されたトランジスタと、
上記供給電源および上記トランジスタのコレクタ端子の間に接続された第３抵抗と、
上記トランジスタのエミッタ端子およびグランドの間に接続された第４抵抗と、
上記トランジスタのコレクタ端子に設けられた出力端子と、を備えるトランジスタのバイアス回路であって、
上記供給電源と上記第１抵抗との間に、所定の定格電圧値を有する定電圧手段が設けられることにより、
上記供給電源の電圧変動にともなう上記出力端子における出力電圧の変動を抑えるように構成されたことを特徴とする、トランジスタのバイアス回路。
【請求項２】
上記定電圧手段は、
上記供給電源の電圧より小の電圧値を定格値とするツェナーダイオードによって構成される、請求項１に記載の、トランジスタのバイアス回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は、トランジスタのバイアス回路に関する。
【０００２】
【従来の技術】
従来より、たとえばＣＲＴ（ｃａｔｈｏｄｅ−ｒａｙ　ｔｕｂｅ）を有する表示装置において、その表示装置に備えられる電極回路やダイナミックフォーカス回路には、トランジスタのバイアス回路が含まれていることがある。
【０００３】
図２は、このバイアス回路の一例を示す回路図である。このバイアス回路には、直流電源電圧Ｖｃｃ（たとえばＤＣ１００Ｖ）が供給され、この直流電源には、第１抵抗Ｒ１の一端が接続されている。第１抵抗Ｒ１の他端には、第２抵抗Ｒ２の一端が接続されているとともに、トランジスタＱのベース端子が接続されている。第２抵抗Ｒ２の他端は、グランドに接地されている。
【０００４】
また、直流電源には、第３抵抗Ｒ３の一端が接続されている。第３抵抗Ｒ３の他端には、トランジスタＱのコレクタ端子が接続されているとともに、出力電圧が出力される出力端子Ｖｏｕｔが接続されている。トランジスタＱのエミッタ端子には、第４抵抗Ｒ４の一端が接続されており、その他端は、グランドに接地されている。この回路構成においては、第１抵抗Ｒ１〜Ｒ４に適当な抵抗値を有する抵抗を用いることにより、電源電圧Ｖｃｃ（ＤＣ１００Ｖ）に対して、出力端子Ｖｏｕｔからの出力電圧が約７０Ｖになるようにされている。
【０００５】
【発明が解決しようとする課題】
このバイアス回路が用いられる表示装置においては、近年の高輝度化にともなって負荷容量が大きくなってきており、それゆえ上記バイアス回路に供給される直流電源電圧も不安定になり、その変動も大きくなっている。具体的には、供給される直流電源電圧Ｖｃｃは、たとえば８０Ｖ程度まで低下することがあり、これが出力電圧にも影響し、通常の出力電圧としての約７０Ｖに対して、約２０％の低下となる約５６Ｖの出力となってしまう。これでは、上記バイアス回路に接続される後段の回路（図示略）に、変動の少ない適切な出力電圧を供給することができない。
【０００６】
【発明の開示】
本願発明は、上記した事情のもとで考え出されたものであって、後段の回路に変動の少ない適切な出力電圧を供給することのできる、トランジスタのバイアス回路を提供することを、その課題とする。
【０００７】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００８】
本願発明によって提供される、トランジスタのバイアス回路は、供給電源とグランドとの間に直列に接続された第１および第２抵抗と、上記第１および第２抵抗の間の中点にベース端子が接続されたトランジスタと、上記供給電源および上記トランジスタのコレクタ端子の間に接続された第３抵抗と、上記トランジスタのエミッタ端子およびグランドの間に接続された第４抵抗と、上記トランジスタのコレクタ端子に設けられた出力端子と、を備えるトランジスタのバイアス回路であって、上記供給電源と上記第１抵抗との間に、所定の定格電圧値を有する定電圧手段が設けられることにより、上記供給電源の電圧変動にともなう上記出力端子における出力電圧の変動を抑えるように構成されたことを特徴としている。
【０００９】
本願発明によれば、供給電源と第１抵抗との間に定電圧手段が介在されることにより、トランジスタのベース電圧、すなわちトランジスタにおけるバイアス点（電圧）が定電圧手段の定格電圧値分だけ低下することになる。そのため、これにより、供給される電源電圧の変動分が実質的にキャンセルされることになり、この電源電圧の変動にともなう出力電圧の変動を抑えることができる。したがって、このバイアス回路の後段に接続される回路に対して、変動の少ない適切な電圧を供給することができる。
【００１０】
好ましい実施の形態によれば、上記定電圧手段は、上記供給電源の電圧より小の電圧値を定格とするツェナーダイオードによって構成される。
【００１１】
この発明によれば、定電圧手段には、たとえばフローティング状態の電源電圧供給装置を適用することも可能であるが、本願発明のようにツェナーダイオードを用いれば、コストの低減化および回路構成の容易化を図ることができる。
【００１２】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００１３】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【００１４】
図１は、本願発明に係る、トランジスタのバイアス回路を示す図である。このバイアス回路は、たとえばＣＲＴディスプレイ装置に適用される電極回路やダイナミックフォーカス回路等に含まれて用いられ、いわゆるトランジスタの電流帰還回路である。
【００１５】
このバイアス回路は、たとえばＤＣ１００Ｖといった直流電源電圧Ｖｃｃが供給される。この直流電源には、本実施形態の特徴である、定電圧手段としてのツェナーダイオードＤのカソード側が接続されている。このツェナーダイオードＤは、定格電圧値がたとえば６５Ｖとされている。
【００１６】
ツェナーダイオードＤのアノード側には、第１抵抗Ｒ１の一端が接続されている。第１抵抗Ｒ１の他端には、第２抵抗Ｒ２の一端が接続されているとともに、トランジスタＱのベース端子が接続されている。第２抵抗Ｒ２の他端は、グランドに接地されている。
【００１７】
また、上記直流電源には、第３抵抗Ｒ３の一端が接続されている。第３抵抗Ｒ３の他端には、トランジスタＱのコレクタ端子が接続されているとともに、出力電圧が出力される出力端子Ｖｏｕｔ　が接続されている。トランジスタＱのエミッタ端子には、第４抵抗Ｒ４の一端が接続されている。第４抵抗Ｒ４の他端は、グランドに接地されている。
【００１８】
このようなバイアス回路は、上記したように、ダイナミックフォーカス回路等の比較的電源電圧が不安定な回路に用いられるが、通常、たとえばＤＣ１００Ｖの電源電圧Ｖｃｃに対して出力電圧は、約７０Ｖとなるようにされている。従来の構成では、電源電圧Ｖｃｃが変動して約２０％低下の約８０Ｖになると、出力電圧も、同じ低下率で約５６Ｖとなっていた。
【００１９】
しかしながら、本実施形態によれば、直流電源と第１抵抗Ｒ１との間に、たとえばその定格電圧値が６５ＶとされているツェナーダイオードＤが介在されるため、第２抵抗Ｒ２の一端における電圧、すなわちトランジスタＱにおけるバイアス電圧が、上記ツェナーダイオードＤの定格電圧値の分だけ小さくなる。これにより、直流電源電圧Ｖｃｃの変動分が実質的にキャンセルされることになる。すなわち、この第２抵抗Ｒ２の一端における電圧を、トランジスタＱの動作範囲において可能な限り小さくするようにすれば、出力電圧の変動を十分に抑制することができる。そのため、出力端子Ｖｏｕｔ　に接続される後段の回路（図示略）に対して、変動の少ない適切な電圧を供給することができる。
【００２０】
次に、上記バイアス回路の動作を、下記に示す数式を参照して説明する。
【００２１】
たとえば、第２抵抗Ｒ２の両端電圧Ｖ２は、ツェナーダイオードＤの端子電圧をＶｚとすれば、
【数１】
2004096214.tif 000003
で表される。
【００２２】
トランジスタＱのベース、コレクタ間電圧Ｖｂｅ（実際は０．６Ｖ程度）を０Ｖとすると、第４抵抗Ｒ４の両端電圧Ｖ４は、第２抵抗Ｒ２の両端電圧Ｖ２と近似することになり、
【数２】
2004096214.tif 000004
で表される。
【００２３】
ここで、第４抵抗Ｒ４を流れる電流Ｉ４は、
【数３】
2004096214.tif 000005
である。
【００２４】
これに（２）　式を代入すると、
【数４】
2004096214.tif 000006
となる。
【００２５】
一方、出力電圧Ｖｏｕｔ　は、
【数５】
2004096214.tif 000007
である。
【００２６】
これに、（４）　式を代入すると、
【数６】
2004096214.tif 000008
となる。
【００２７】
この式に、実際に使用される数値例の、Ｒ１＝６８ｋΩ、Ｒ２＝１０ｋΩ、Ｒ３＝６．８ｋΩ、Ｒ４＝１ｋΩおよびＶｚ＝６５Ｖをそれぞれ代入すると、
【数７】
2004096214.tif 000009
となる。
【００２８】
ここで、直流電源電圧Ｖｃｃが１００Ｖのとき、（７）式より出力電圧Ｖｏｕｔは約６９．５Ｖとなる。また、直流電源電圧Ｖｃｃが８０Ｖのとき、出力電圧Ｖｏｕｔは約６７．０Ｖとなり、直流電源電圧Ｖｃｃが約２０％低下したとしても、出力電圧Ｖｏｕｔは、２．５Ｖ程度しか低下しないことになる。
【００２９】
一方、この比較例として、ツェナーダイオードＤが介在されていない従来の回路（図２参照）における出力電圧Ｖｏｕｔは、上記と同様にして算出すると、
【数８】
2004096214.tif 000010
となる。
【００３０】
ここで、上述したように、直流電源電圧Ｖｃｃが１００Ｖから８０Ｖに変動したとき、出力電圧Ｖｏｕｔは約６９．５Ｖから約５６Ｖとなり、約１４Ｖも低下することになる。なお、従来の回路における出力電圧Ｖｏｕｔは、第１抵抗Ｒ１の値が２２０ｋΩとして算出している。
【００３１】
このように、ツェナーダイオードＤを直流電源と第１抵抗Ｒ１との間に介在することにより、直流電源電圧Ｖｃｃに電圧変動に対して、出力電圧Ｖｏｕｔの変動分を、従来の構成における約１４Ｖから約２．５Ｖに大幅に抑制することができる。
【００３２】
また、ツェナーダイオードＤの定格電圧値が決定されておらず、それを求めようとする場合、直流電源電圧Ｖｃｃの値、およびそれに対する出力電圧Ｖｏｕｔの値が予め決まっているとき、上記算出式（たとえば（６）式）に基づいて、ツェナーダイオードＤの端子電圧Ｖｚの値を逆算して求めることもできる。したがって、上記説明でのツェナーダイオードＤの定格電圧値は、直流電源電圧Ｖｃｃが１００Ｖの場合の例示であって、直流電源電圧Ｖｃｃの値や出力電圧Ｖｏｕｔの変動幅が変われば、それに応じて適切な値が選択されることになる。
【００３３】
なお、上記した回路構成における定電圧手段としては、ツェナーダイオードＤに代えて、フローティング状態の電源電圧供給装置を適用させることも、もちろん可能であるが、電源電圧供給装置とツェナーダイオードＤとを比較した場合、ツェナーダイオードＤの方が圧倒的に低コストであり、回路構成も容易であるといった利点がある。
【００３４】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、トランジスタのバイアス回路の接続構成や部品構成は、上記した回路構成に限るものではない。また、各部品のそれぞれの定格値は、上記した値に限定されるものではない。
【００３５】
【発明の効果】
以上のように、この発明によれば、供給電源と第１抵抗との間に定電圧手段が介在されることにより、トランジスタのベース電圧、すなわちトランジスタにおけるバイアス点（電圧）が定電圧手段の定格電圧値分だけ低下することになる。これにより、供給される電源電圧の変動分が実質的にキャンセルされることになり、この電源電圧の変動にともなう出力電圧の変動を抑えることができる。したがって、このバイアス回路の後段に接続される回路に対して、変動の少ない適切な電圧を供給することができる。
【図面の簡単な説明】
【図１】本願発明に係る、トランジスタのバイアス回路図である。
【図２】従来の、トランジスタのバイアス回路図である。
【符号の説明】
Ｄ　ツェナーダイオード
Ｑ　トランジスタ
Ｒ１〜Ｒ４　抵抗
Ｖｃｃ　直流電源電圧
Ｖｏｕｔ　　出力端子
【図１】
2004096214.tif 000011
【図２】
2004096214.tif 000012