(57)【要約】【課題】  ディジタル電圧値形式のデータを読込みアナログ電流値形式のデータを出力するＤＡコンバータ回路において、設定時間の短縮を図る方法を提供することを課題とする。本発明は、ＡＭ型ＯＬＥＤ表示装置のデータ駆動回路に用いることができる。【解決手段】  電流出力ＤＡコンバータ回路に、入力されるデータが所定の場合には、例外的に定電圧を供給するような機能をもたせる。これにより、低電流データ時の設定時間等を短くすることができる。【選択図】図３
2004236303.tif 000002
【特許請求の範囲】
【請求項１】
電流出力回路と、電圧源と、ディジタル形式のデータを入力するデータ入力部と、出力部とを有し、
前記データ入力部へ入力した前記データが所定値である場合には定電圧を前記電圧源から前記出力部へ供給し、前記データが所定値以外の場合には、前記データに対応した電流を前記電流出力回路から前記出力部へ供給する手段とを有する
ことを特徴とする電流出力ＤＡコンバータ回路。
【請求項２】
電流出力回路と、電圧源と、ディジタル形式のデータを入力するデータ入力部と、出力部とを有し、
前記電圧源と前記出力部との間には複数のスイッチが直列に設置され、
前記入力部に入力した前記データが所定値である場合には、前記複数のスイッチを全てオンにする手段を有する
ことを特徴とする電流出力ＤＡコンバータ回路。
【請求項３】
電流出力回路と、電圧源と、ディジタル形式のデータを入力するデータ入力部と、出力部とを有し、
前記データ入力部へ入力した前記データに対応した電流を前記電流出力回路から前記出力部へ供給する手段と、
前記データ入力部へ入力した前記データが所定値である場合には、一定期間、前記電圧源と前記出力部を短絡させる手段とを有する
ことを特徴とする電流出力ＤＡコンバータ回路。
【請求項４】
前記電流出力回路が、複数の駆動トランジスタを有し、
前記複数の駆動トランジスタは互いにゲート電極を電気的に接続し、前記ゲート電極と前記複数の駆動トランジスタの各ドレインとの間にスイッチを備えた
ことを特徴とする請求項１乃至３のいずれか一項に記載の電流出力ＤＡコンバータ回路。
【請求項５】
請求項１乃至４のいずれか一項に記載の前記電流出力ＤＡコンバータ回路を有することを特徴とする表示装置。
【請求項６】
請求項１乃至４のいずれか一項に記載の前記電流出力ＤＡコンバータ回路を有することを特徴とする電子機器。
【請求項７】
請求項５に記載の前記表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流出力回路、ＤＡコンバータ回路の技術に関する。さらには、前記電流出力回路、ＤＡコンバータ回路を搭載した表示装置、電子機器に関する。
【背景技術】
【０００２】
近年、画像の表示を行う薄型表示装置の重要性が増している。薄型表示装置としては、液晶素子を用いて画像の表示を行う液晶表示装置が、薄型、高画質、軽量などの利点を活かして、携帯電話やパソコンをはじめとする種々の用途の表示装置（ディスプレイ装置）として幅広く用いられている。
【０００３】
他方で、発光素子を用いた薄型表示装置、発光装置の開発も進められている。この発光素子には、有機材料、無機材料、薄膜材料、バルク材料、分散材料等、広汎にわたる様々な材料を利用した多様な素子が存在する。
【０００４】
薄型表示装置向けに特に有望視されている代表的な発光素子は、有機発光ダイオード（ＯＬＥＤ）素子である。ＯＬＥＤ素子を用いたＯＬＥＤ表示装置は、既存の液晶表示装置以上に薄型、軽量である特長に加え、動画表示に適した高応答速度、高視野角、低電圧駆動などの特長を有しているため、携帯電話や携帯情報端末（ＰＤＡ）をはじめテレビ、モニターなど、幅広い用途が見込まれ、次世代ディスプレイとして注目されている。
【０００５】
中でもアクティブマトリクス（ＡＭ）型のＯＬＥＤ表示装置は、パッシブマトリクス（ＰＭ）型では困難な、高精細、大画面の表示も可能であるうえ、ＰＭ型を上回る低消費電力動作で高信頼性を有し、実用化への期待は大変強い。ＡＭ型の他の利点として、駆動回路をパネル上に集積することができれば、パネルの狭額縁化が図れ、高付加価値品となるという点もあげられる。
【０００６】
ＯＬＥＤ素子は一般に、陽極と、陰極と、これらの陽極と陰極との間に有機化合物を含む層とを有する構造をしている、電流駆動型の発光素子である。電流駆動型というのは、ＯＬＥＤ素子に流れる電流量と発光輝度が概ね比例するためである。
【０００７】
ＡＭ型ＯＬＥＤ表示装置において画像を表示する駆動方式には、電圧入力方式と電流入力方式がある。前者の電圧入力方式は、画素に入力するビデオ信号として、電圧値形式データのビデオ信号を入力する。他方、後者の電流入力方式は、画素に入力するビデオ信号として、電流値形式データのビデオ信号を入力する。ＡＭ型ＯＬＥＤ表示装置においては、一般論としては、電流入力方式の方がより好ましい傾向にある。
【０００８】
電流入力方式の方が好ましい理由は、表示品位上の問題である。ＡＭ型ＯＬＥＤ表示装置の画素では、電圧入力方式にしても電流入力方式にしても、該画素のＯＬＥＤ素子の発光輝度を制御する画素駆動トランジスタを、ＯＬＥＤ素子に直列に接続している。電圧入力方式では通常、画素駆動トランジスタのゲート電極にビデオ信号の電圧が直接印加される。そのためＯＬＥＤ素子を定電流発光させる場合、画素駆動トランジスタの電気的特性が各々の画素間で均一でなくバラつきを有していると、各画素のＯＬＥＤ素子駆動電流にバラつきが生じる。ＯＬＥＤ素子駆動電流のバラつきは、ＯＬＥＤ素子の発光輝度のバラつきとなり、画面全体でみると砂嵐状あるいは絨毯模様のムラとして表示画像の品位を低下させる。
【０００９】
特に現在通常は、画素駆動トランジスタとして、多結晶（ポリ）シリコンＴＦＴが用いられる。画素駆動トランジスタとして非晶質（アモルファス）シリコン薄膜トランジスタ（ＴＦＴ）を用いると、高輝度の発光に十分な電流が得られないためである。しかし、ポリシリコンＴＦＴでは、結晶粒界における欠陥等に起因して電気的特性にバラつきが生じやすい。
【００１０】
電流入力方式はＡＭ型ＯＬＥＤ表示装置において、電圧入力方式よりも一般的には好ましいにもかかわらず、課題もある。その一つが、電流入力方式では電圧入力方式よりも駆動回路がやや複雑で、パネル上に集積しにくいことである。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
代表的な電流入力方式ＡＭ型表示装置のパネル構成を、図７〜図９及び図４を用いて説明する。
【００１２】
図９がパネル全体の構成図である。画素がマトリクス状に配置された画素部９３１が存在するだけでなく、ゲート駆動回路９２１やデータ駆動回路９１１がパネル上に一体形成されていることが多い。データ駆動回路９１１内の一点鎖線部９１３はセレクタ回路である。図９の点線部９１２ａ、９１２ｂは電流データ出力回路であり、図８の点線部８４２のような構成をとる。８４１は出力部である。
【００１３】
図８の電流データ出力回路は大別すると、シフトレジスタ部、ディジタルデータラッチ部、電流源（電流出力回路）、ＤＡスイッチの４部よりなる。電流源（電流出力回路）とＤＡスイッチは、合わせて電流出力ＤＡコンバータ回路を構成している。
【００１４】
シフトレジスタ部に相当するのが８０１〜８０３であり、８０３は正と反のクロック信号線、チェッカ部８０１〜８０２は図４の４０３に示す回路である。なお、４０３の回路において、４１１と４１３は公知のクロックドインバータ、４１２は公知のインバータである。シフトレジスタ部はタイミング信号を順次出力発生させ、ディジタルデータラッチ部がこのタイミング信号に合わせて画像データ（ディジタルデータ）をデータ信号線から読込む。
【００１５】
ディジタルデータラッチ部に相当するのが８１１〜８１８であり、８１７は各ビットのデータ信号線、８１８はラッチ信号線、チェッカ部８１５〜８１６は図４の４０３に示す回路である。なお、４０３の回路において、４１１と４１３は公知のクロックドインバータ、４１２は公知のインバータである。図８では画像データ（ディジタルデータ）は３ビットを想定しているため、データ信号線は３本にしてある。また８１２と８１３のチェッカ部８１５〜８１６は図上では省略してある。ディジタルデータラッチ部からのタイミング信号に合わせて読込まれた画像データ（ディジタルデータ）は、ラッチ信号に同期してＤＡスイッチ８２１〜８２３へ伝達される。
【００１６】
電流源（電流出力回路）に相当するのはドット部８２４であり、具体的な回路構成は図７のドット部７９１に示す。各ビットに対応する電流源が独立に設けられている。従って例えば７０１、７１１、７２１、７３１、７４１よりなる電流源回路は、７０２、７１２、７２２、７３２、７４２よりなる電流源回路とは全く独立である。また、７４１〜７４１は電圧源スイッチ、７７１〜７７３は基準電流源、７８２は出力部、７９２は電流出力ＤＡコンバータである。
【００１７】
ＤＡスイッチに相当する８２１〜８２３は、図７では７６１〜７６３としてある。各ＤＡスイッチは並列に設置されているので、ＤＡスイッチがオン状態にある全ビットの電流源の合計電流が、結果的に電流データ出力回路から出力される。
【００１８】
パネル外における画像データの処理はディジタル電圧データとして行うのが最も便利であるから、図８の電流データ出力回路における、電流出力ＤＡコンバータ回路は重要である。しかし該ＤＡコンバータでは全ビットについて、別々に電流値を設定する必要があり動作が煩雑となる。またビット数が大きな場合には、電流設定用の入力線数の増加、レイアウトの複雑化、大面積化につながってしまう。
【００１９】
パネル外における画像データの処理はディジタル電圧データとして行うのが最も便利であるから、図８の電流データ出力回路における、電流出力ＤＡコンバータ回路は重要である。しかし該ＤＡコンバータは、例えば出力すべきアナログ電流がゼロ又は極めて微小である場合、長い設定時間を要するという不都合がある。
【００２０】
本発明は、ディジタル電圧値形式のデータを読込みアナログ電流値形式のデータを出力するＤＡコンバータ回路において、設定時間の短縮を図る方法を提供することを課題とする。本発明は、電流入力方式のＡＭ型ＯＬＥＤ表示装置に使用するデータ駆動回路として用いることができる。
【課題を解決するための手段】
【００２１】
まず本発明は、電流出力ＤＡコンバータ回路を含むものである。
【００２２】
前記電流出力ＤＡコンバータ回路は、複数の駆動トランジスタを備えた電流出力回路を有し、該複数の駆動トランジスタの各ドレインに、ビットデータに対応してオンオフ制御されるスイッチが備えられている構成になっているのが望ましい。ただし、これに限定されるわけではない。前記電流出力ＤＡコンバータ回路は、複数の駆動トランジスタを有し、該複数の駆動トランジスタは互いにゲート電極を電気的に接続し、該ゲート電極と前記複数の駆動トランジスタの各ドレインとの間にスイッチを備えたことを特徴とする電流出力回路を含むものであってもよい。
【００２３】
そして本発明の前記電流出力ＤＡコンバータ回路は、入力されるデータが所定の場合には、例外的に定電圧を供給するような機能をもっている。
【００２４】
さらに本発明は、前記電流出力ＤＡコンバータ回路を使用する表示装置、電子機器を含むものである。
【発明の効果】
【００２５】
本発明は、ディジタル電圧値形式のデータを読込みアナログ電流値形式のデータを出力するＤＡコンバータ回路において、出力すべきデータが極めて微小の電流である場合、データ出力所要時間を短縮する。
本発明は、電流入力方式のＡＭ型ＯＬＥＤ表示装置に使用するデータ駆動回路などに用いることができる。
【発明の実施の形態】
【００２６】
（実施の形態１）
本発明の実施の一例を図９、図３、図４、図１を用いて説明する。この例は本発明のＤＡコンバータ回路を、ＡＭ型ＯＬＥＤ表示装置のデータ駆動回路に使用する場合である。この例では、３ビットのディジタル電圧値形式のデータを画像データとして読込むが、本発明のＤＡコンバータ回路にビット数の制限がないことは勿論である。なお本例の以下の説明において、図１の回路に相当する部分を、図２或いは図７の回路に代えることも可能である。
【００２７】
図９がパネル全体の構成図である。画素がマトリクス状に配置された画素部９３１と、ゲート駆動回路９２１と、データ駆動回路９１１がパネル上に一体形成されている。データ駆動回路９１１内の一点鎖線部９１３はセレクタ回路である。図９の点線部９１２ａ、９１２ｂは電流データ出力回路であり、図３の点線部３４２のような構成をとる。
【００２８】
以下、まず電流データ出力回路９１２ａ、９１２ｂに相当する３４２（図３）につき説明し、それからセレクタ回路９１３の説明をする。
【００２９】
図３の電流データ出力回路３４２は大別すると、シフトレジスタ部、ディジタルデータラッチ部、電流源（電流出力回路）、ＤＡスイッチ、電圧源スイッチの５部分よりなる。電流源（電流出力回路）とＤＡスイッチは、合わせて電流出力ＤＡコンバータ回路を構成している。３４１は出力部である。
【００３０】
シフトレジスタ部に相当するのが３０１〜３０３であり、３０３は正と反のクロック信号線、チェッカ部３０１〜３０２は、例えば図４の４０３に示す回路で構成される。なお、４０３の回路において、４１１と４１３は公知のクロックドインバータ、４１２は公知のインバータである。もっともチェッカ部３０１〜３０２の構成は、４０３に示す回路に限定はされない。同等の機能を実現するいかなる回路でもよい。
【００３１】
シフトレジスタ部３０１〜３０３はタイミング信号を順次出力発生させ、ディジタルデータラッチ部がこのタイミング信号に合わせて画像データ（ディジタルデータ）をデータ信号線から読込む。
【００３２】
ディジタルデータラッチ部に相当するのが３１１〜３１８であり、３１７は各ビットのデータ信号線、３１８はラッチ信号線、チェッカ部３１５〜３１６は図４の４０３に示す回路を用いることができる。なお、４０３の回路において、４１１と４１３は公知のクロックドインバータ、４１２は公知のインバータである。図３では画像データ（ディジタルデータ）は３ビットを想定しているため、データ信号線は３本にしてある。また３１２と３１３のチェッカ部３１５〜３１６は図上では省略してある。ディジタルデータラッチ部からのタイミング信号に合わせて読込まれた画像データ（ディジタルデータ）は、ラッチ信号に同期してＤＡスイッチ３２１〜３２３へ伝達される。
【００３３】
電流源（電流出力回路）に相当するのはドット部３２４であり、具体的な回路構成は図１のドット部１９１に示す。トランジスタ１０１〜１０３は駆動トランジスタである。またＤＡスイッチに相当するのが、トランジスタ１６１〜１６３（図１）である。このＤＡスイッチトランジスタは、図３では３２１〜３２３に相当する。
【００３４】
図１では各ビットに対応する駆動トランジスタは、独立に設けられている。例えば第１ビット（ＭＳＢ）は１０１、第２ビットは１０２、第３ビット（ＬＳＢ）は１０３であり、各トランジスタのＬ／Ｗサイズは、概ね１：２：４としておく。しかし駆動トランジスタ１０１〜１０３はゲート電極が電気的に接続されているので、同時に基準電流を設定することが可能である。この点で図１の回路は、図７の回路と異なる。また図１の回路は、図７の回路よりもトランジスタや配線が少ないため、小面積化が果たせる。
【００３５】
図１の電流源（電流出力回路）に基準電流を設定する際の動作を説明する。
【００３６】
基準電流を設定するときは、まずディジタル信号入力線１５１〜１５３からトランジスタ１６１〜１６３がオフとなるような信号を入力する。トランジスタ１６１〜１６３がｎチャネル型の場合は、ロウ（低電圧）信号である。ただし１８２の先が電気的に開放（ハイインピーダンス）状態となっているなど、出力部１８２から電流が洩れる心配がない場合には、トランジスタ１６１〜１６３をオフにする必要はない。
【００３７】
次に電流設定信号入力線１１０からトランジスタ１２１〜１２３、１４０がオンとなるような信号を入力する。これらのトランジスタがｎチャネル型の場合は、ハイ（高電圧）信号である。すると基準電流源１７０から定電圧源１８１へと基準電流が流れる。このとき駆動トランジスタ１０１〜１０３はゲートとドレインが短絡されている。そのため電流が定常値となった後で、電流設定信号入力線１１０からトランジスタ１２１〜１２３、１４０がオフとなるような信号を入力すると、駆動トランジスタ１０１〜１０３のゲート電圧として基準電流が記憶される。
【００３８】
基準電流の設定はこれで終了する。もっとも駆動トランジスタ１０１〜１０３のゲートノードからの洩れ電流が微少であるが存在するので、定期的（或いは不定期）に基準電流の設定は反復する必要がある。
【００３９】
基準電流設定後、ディジタル信号入力線１５１〜１５３から画像信号に対応するディジタル電圧信号を入力する。ディジタル信号入力線１５１〜１５３は、電流出力ＤＡコンバータ回路１９２のデータ入力部に相当する。ＤＡスイッチトランジスタ１６１〜１６３は並列に設置されているので、ＤＡスイッチがオン状態にある全ビットの電流源の合計電流が、結果的に出力部１８２から出力される。こうして、ディジタル電圧データがアナログの電流に変換される。
【００４０】
図１の電流出力ＤＡコンバータ回路１９２において、駆動トランジスタ１０１〜１０３のしきい電圧値、電界効果移動度等の電気的特性にバラつきがあると、中間階調の表示が不正確となる可能性がある。しかし、先述の基準電流設定により、最大階調での正確な表示は保証される。
【００４１】
また図１の電流出力ＤＡコンバータ回路１９２においては、基準電流設定は全ビット同時に行われるので、各ビット別々に設定を要する図７の場合と比較し、煩雑さが解消される。
【００４２】
図１の例は、３ビットのディジタル電圧値形式のデータを読込み、アナログ電流値形式のデータを出力するＤＡコンバータ回路であるが、Ｎビット（Ｎは２以上の任意の整数）のディジタル電圧値形式のデータを読込む場合についても、同様の構成を用いることができる。
【００４３】
また図１の例では、駆動トランジスタ１０１〜１０３がｎチャネル型であり１８１が低電圧源であるが、駆動トランジスタ１０１〜１０３がｐチャネル型であり１８１が高電圧源であっても同様の構成を用いることができる。さらに他の構成であっても、複数の駆動トランジスタを有し、前記複数の駆動トランジスタは互いにゲート電極を電気的に接続し、該ゲート電極と前記複数の駆動トランジスタの各ドレインとの間にスイッチを備えた電流出力回路を含むものであればよい。
【００４４】
パネル外における画像データの処理はディジタル電圧データとして行うのが最も便利であるから、図３の電流データ出力回路における、電流出力ＤＡコンバータ回路１９２（図１）又は３３５（図３）は重要である。
【００４５】
しかし例えば出力すべきアナログ電流がゼロ又は極めて微小である場合、長い設定時間を要することとなり、図１の電流出力ＤＡコンバータ回路のみでは不都合である。
【００４６】
そのようなとき、本発明の電圧出力機能が有用である。以下、電圧源スイッチトランジスタ３３１〜３３３を用いて、電圧出力する動作を説明する。
【００４７】
図３において３３４は定電圧源（定電圧線）である。図１の電流出力ＤＡコンバータ回路が低電圧の電流出力回路であるから、出力すべきアナログ電流がゼロとなるのは高電圧の場合である。よって３３４は高電圧の定電圧として用いると都合が良い。この場合、電圧源スイッチトランジスタ３３１〜３３３はｐチャネル型にして直列で接続し、ディジタル電圧データが全ビットでロウ信号の場合のみ電圧出力するようにすればよい。
【００４８】
なお、図３においては電圧源スイッチトランジスタ３３１〜３３３をｐチャネル型としたが、これに限定されるわけではない。当然、場合によりｎチャネル型を用いることも可能である。
【００４９】
また電圧源スイッチトランジスタ３３１〜３３３は、他の構成を採用しても構わない。
【００５０】
以上まとめて、電流データ出力回路９１２ａ、９１２ｂに相当する３４２につき説明した。次にセレクタ回路９１３の説明をする。セレクタ回路９１３の具体例の一つとして図１０（９５５）に回路構成を示すが、これに限定されるものではない。
【００５１】
図９のセレクタ回路９１３は、電流データ出力回路９１２ａまたは９１２ｂの出力をデータ線９１４ａまたは９１４ｂに切替える。図９では、セレクタ回路１個につき電流データ出力回路の個数とデータ線の本数の比は２：２あるが、一般にはこれ以外の比も可能である。ここで本質的なことは、セレクタ回路１個につき電流データ出力回路が複数個設けられる点である。
【００５２】
セレクタ回路１個につき電流データ出力回路が複数個設けられることにより、一つの電流データ出力回路がデータ出力している間にも、他の電流データ出力回路の電流源（図１のドット部１９１）に基準電流設定をすることが可能となる。したがって時間の有効活用ができる。
【００５３】
例えば、奇数フレーム目では電流データ出力回路９１２ａに基準電流設定をしつつ９１２ｂでデータ出力し、偶数フレーム目では電流データ出力回路９１２ｂに基準電流設定をしつつ９１２ａでデータ出力することが可能である。そうすると、データ出力のための期間と別個に基準電流設定のための期間を設ける必要がなくなり、時間の有効活用ができる。
【００５４】
図９のセレクタ回路９１３は、以上の利点をもたらすことから有用であるが、本発明に必須の要素ではない。よって、図９に代えて他の構成を採用しても構わない。
【００５５】
（実施の形態２）
本発明の実施の他の一例を図５、図３、図４、図２を用いて説明する。この例は本発明のＤＡコンバータ回路を、ＡＭ型ＯＬＥＤ表示装置のデータ駆動回路に使用する場合である。この例では、３ビットのディジタル電圧値形式のデータを画像データとして読込むが、本発明のＤＡコンバータ回路にビット数の制限がないことは勿論である。なお本例の以下の説明において、図２の回路に相当する部分を、図１或いは図７の回路に代えることも可能である。
【００５６】
図５がパネル全体の構成図である。画素がマトリクス状に配置された画素部５３１と、ゲート駆動回路５２１と、データ駆動回路５１１がパネル上に一体形成されている。図５の点線部５１２は電流データ出力回路であり、図３の点線部３４２のような構成をとる。なお本例においても、図５に代えて図９のようなセレクタ回路を有するデータ駆動回路を使用してもよいが、説明を簡単にするためパネル全体の構成は図５のとおりとする。
【００５７】
以下、電流データ出力回路５１２に相当する３４２につき説明する。
【００５８】
図３の電流データ出力回路３４２は大別すると、シフトレジスタ部、ディジタルデータラッチ部、電流源（電流出力回路）、ＤＡスイッチ、電圧源スイッチの５部分よりなる。電流源（電流出力回路）とＤＡスイッチは、合わせて電流出力ＤＡコンバータ回路を構成している。
【００５９】
シフトレジスタ部に相当するのが３０１〜３０３であり、３０３は正と反のクロック信号線、チェッカ部３０１〜３０２は、例えば図４の４０３に示す回路で構成される。なお、４０３の回路において、４１１と４１３は公知のクロックドインバータ、４１２は公知のインバータである。もっともチェッカ部３０１〜３０２の構成は、４０３に示す回路に限定はされない。同等の機能を実現するいかなる回路でもよい。
【００６０】
シフトレジスタ部３０１〜３０３はタイミング信号を順次出力発生させ、ディジタルデータラッチ部がこのタイミング信号に合わせて画像データ（ディジタルデータ）をデータ信号線から読込む。
【００６１】
ディジタルデータラッチ部に相当するのが３１１〜３１８であり、３１７は各ビットのデータ信号線、３１８はラッチ信号線、チェッカ部３１５〜３１６は図４の４０３に示す回路を用いることができる。なお、４０３の回路において、４１１と４１３は公知のクロックドインバータ、４１２は公知のインバータである。図３では画像データ（ディジタルデータ）は３ビットを想定しているため、データ信号線は３本にしてある。また３１２と３１３のチェッカ部３１５〜３１６は図上では省略してある。ディジタルデータラッチ部からのタイミング信号に合わせて読込まれた画像データ（ディジタルデータ）は、ラッチ信号に同期してＤＡスイッチ３２１〜３２３へ伝達される。
【００６２】
電流源（電流出力回路）に相当するのはドット部３２４であり、具体的な回路構成を図２のドット部２９１に示す。
【００６３】
トランジスタ２０１〜２０３は駆動トランジスタであり、トランジスタ２６１〜２６３はＤＡスイッチトランジスタであり、図３の３２１〜３２３に相当する。
【００６４】
図２では各ビットに対応する駆動トランジスタは、独立に設けられている。例えば第１ビット（ＭＳＢ）は２０１、第２ビットは２０２、第３ビット（ＬＳＢ）は２０３であり、各トランジスタのＬ／Ｗサイズは、概ね１：２：４としておくのが望ましい。より一般的に言うと、各トランジスタのＬ／Ｗサイズは、概ね２0：２1：・・・：２N-1（Ｎは２以上の任意の整数）というように、バイナリの重み付けをするのが望ましい訳である。
【００６５】
駆動トランジスタ２０２〜２０３はゲート電極が電気的に接続されているので、同時に基準電流を設定することが可能である。この点で図２の回路は、図７の回路と異なる。図２の回路は、図７の回路よりもトランジスタや配線が少ないため、小面積化が果たせる。
【００６６】
さらに駆動トランジスタ２０１のゲート電極は、２０２〜２０３のゲート電極と電気的に接続されていない。この点で図２の回路は、図１の回路とも異なる。図２の回路は、第１ビット（ＭＳＢ）の駆動トランジスタ２０１については、他のビットとは独立に基準電流を設定するため、ＭＳＢデータの電流値の正確性を期することができる。
【００６７】
図２の電流源（電流出力回路）に基準電流を設定する際の動作を説明する。
【００６８】
基準電流を設定するときは、まずディジタル信号入力線２５１〜２５３からトランジスタ２６１〜２６３がオフとなるような信号を入力する。トランジスタ２６１〜２６３がｎチャネル型の場合は、ロウ（低電圧）信号である。ただし２８２の先が電気的に開放（ハイインピーダンス）状態となっているなど、出力部２８２から電流が洩れる心配がない場合には、トランジスタ２６１〜２６３をオフにする必要はない。
【００６９】
次に電流設定信号入力線２１０からトランジスタ２２２〜２２３、２４０がオンとなるような信号を入力する。これらのトランジスタがｎチャネル型の場合は、ハイ（高電圧）信号である。すると基準電流源２７０から定電圧源２８１へと基準電流が流れる。このとき駆動トランジスタ２０２〜２０３はゲートとドレインが短絡されている。そのため電流が定常値となった後で、電流設定信号入力線２１０からトランジスタ２２２〜２２３、２４０がオフとなるような信号を入力すると、駆動トランジスタ２０２〜２０３のゲート電圧として第２、第３ビットの基準電流が記憶される。
【００７０】
これと同時に、或いは別のタイミングで、電流設定信号入力線２１１からトランジスタ２２１、２４１がオンとなるような信号を入力する。これらのトランジスタがｎチャネル型の場合は、ハイ（高電圧）信号である。すると基準電流源２７１から定電圧源２８１へと基準電流が流れる。このとき駆動トランジスタ２０１はゲートとドレインが短絡されている。そのため電流が定常値となった後で、電流設定信号入力線２１１からトランジスタ２２１、２４１がオフとなるような信号を入力すると、駆動トランジスタ２０１のゲート電圧として第１ビット（ＭＳＢ）の基準電流が記憶される。
【００７１】
基準電流の設定はこれで終了する。もっとも駆動トランジスタ２０１〜２０３のゲートノードからの洩れ電流が微少であるが存在するので、定期的（或いは不定期）に基準電流の設定は反復する必要がある。
【００７２】
基準電流設定後、ディジタル信号入力線２５１〜２５３から画像信号に対応するディジタル電圧信号を入力する。ディジタル信号入力線２５１〜２５３は、電流出力ＤＡコンバータ回路１９２のデータ入力部に相当する。ＤＡスイッチトランジスタ２６１〜２６３は並列に設置されているので、ＤＡスイッチがオン状態にある全ビットの電流源の合計電流が、結果的に出力部２８２から出力される。こうして、ディジタル電圧データがアナログの電流に変換される。
【００７３】
図２の電流出力ＤＡコンバータ回路２９２において、駆動トランジスタ２０２〜２０３のしきい電圧値、電界効果移動度等の電気的特性にバラつきがあると、中間階調の表示が不正確となる可能性がある。しかし、先述の基準電流設定により、最大階調およびＭＳＢの中間階調での正確な表示は保証される。
【００７４】
また図２の電流出力ＤＡコンバータ回路２９２においては、基準電流設定は第２ビットと第３ビットで同時に行われるので、各ビット別々に設定を要する図７の場合と比較し、煩雑さが解消される。
【００７５】
図２の例は、３ビットのディジタル電圧値形式のデータを読込み、アナログ電流値形式のデータを出力するＤＡコンバータ回路であるが、Ｎビット（Ｎは２以上の任意の整数）のディジタル電圧値形式のデータを読込む場合についても、同様の構成を用いることができる。
【００７６】
また図２の例では、駆動トランジスタ２０１〜２０３がｎチャネル型であり２８１が低電圧源であるが、駆動トランジスタ２０１〜２０３がｐチャネル型であり２８１が高電圧源であっても同様の構成を用いることができる。さらに他の構成であっても、複数の駆動トランジスタを有し、前記複数の駆動トランジスタは互いにゲート電極を電気的に接続し、該ゲート電極と前記複数の駆動トランジスタの各ドレインとの間にスイッチを備えた電流出力回路を含むものであればよい。
【００７７】
さらにトランジスタ２４０の位置や容量２３０の接続ノードは、図２の例に制限されるわけではない。例えば、図１の例と同様にすることも可能である。基準電流設定時における、駆動トランジスタ２０２〜２０３のソースゲート間電圧を記憶できるようになっていればよい。
【００７８】
加えて図２の例は、２ビット分については図１の例と同じ構成で、他の１ビット分については独立に基準電流を設定する構成であるが、ｐビット分については図１の例と同じ構成、ｑビット分については独立に基準電流を設定する構成でもよい（ｐ、ｑは２以上の任意の整数）。さらにｘビット分については図１の例と同じ構成、ｙビット分についてはそれと独立の図１の例と同じ構成でもよい（ｘ、ｙは２以上の任意の整数）。
【００７９】
パネル外における画像データの処理はディジタル電圧データとして行うのが最も便利であるから、図３の電流データ出力回路における、電流出力ＤＡコンバータ回路２９２（図２）又は３３５（図３）は重要である。
【００８０】
しかし例えば出力すべきアナログ電流がゼロ又は極めて微小である場合、長い設定時間を要することとなり、図１の電流出力ＤＡコンバータ回路のみでは不都合である。
【００８１】
そのようなとき、本発明の電圧出力機能が有用である。以下、電圧源スイッチトランジスタ３３１〜３３３を用いて、電圧出力する動作を説明する。
【００８２】
図３において３３４は定電圧源（定電圧線）である。図１の電流出力ＤＡコンバータ回路が低電圧の電流出力回路であるから、出力すべきアナログ電流がゼロとなるのは高電圧の場合である。よって３３４は高電圧の定電圧として用いると都合が良い。この場合、電圧源スイッチトランジスタ３３１〜３３３はｐチャネル型にして直列で接続し、ディジタル電圧データが全ビットでロウ信号の場合のみ電圧出力するようにすればよい。
【００８３】
なお、図３においては電圧源スイッチトランジスタ３３１〜３３３をｐチャネル型としたが、これに限定されるわけではない。当然、場合によりｎチャネル型を用いることも可能である。
【００８４】
また電圧源スイッチトランジスタ３３１〜３３３は、他の構成を採用しても構わない。
【００８５】
以上、電流データ出力回路５１２に相当する３４２につき説明した。
【００８６】
（実施の形態３）
本発明の実施のさらに別の一例を図５、図１１、図４、図２を用いて説明する。この例は本発明のＤＡコンバータ回路を、ＡＭ型ＯＬＥＤ表示装置のデータ駆動回路に使用する場合である。この例では、３ビットのディジタル電圧値形式のデータを画像データとして読込むが、本発明のＤＡコンバータ回路にビット数の制限がないことは勿論である。なお本例の以下の説明において、図２の回路に相当する部分を、図１或いは図７の回路に代えることも可能である。
【００８７】
図５がパネル全体の構成図である。画素がマトリクス状に配置された画素部５３１と、ゲート駆動回路５２１と、データ駆動回路５１１がパネル上に一体形成されている。図５の点線部５１２は電流データ出力回路であり、図１１の点線部１３４２のような構成をとる。なお本例においても、図５に代えて図９のようなセレクタ回路を有するデータ駆動回路を使用してもよいが、説明を簡単にするためパネル全体の構成は図５のとおりとする。
【００８８】
以下、電流データ出力回路５１２に相当する１３４２につき説明する。
【００８９】
図３の電流データ出力回路３４２は大別すると、シフトレジスタ部、ディジタルデータラッチ部、電流源（電流出力回路）、ＤＡスイッチ、電圧源スイッチの５部分よりなる。電流源（電流出力回路）とＤＡスイッチは、合わせて電流出力ＤＡコンバータ回路を構成している。
【００９０】
シフトレジスタ部に相当するのが１３０１〜１３０３であり、１３０３は正と反のクロック信号線、チェッカ部１３０１〜１３０２は、例えば図４の４０３に示す回路で構成される。なお、４０３の回路において、４１１と４１３は公知のクロックドインバータ、４１２は公知のインバータである。もっとも、チェッカ部１３０１〜１３０２の構成は、４０３に示す回路に限定はされない。同等の機能を実現するいかなる回路でもよい。
【００９１】
シフトレジスタ部１３０１〜１３０３はタイミング信号を順次出力発生させ、ディジタルデータラッチ部がこのタイミング信号に合わせて画像データ（ディジタルデータ）をデータ信号線から読込む。
【００９２】
ディジタルデータラッチ部に相当するのが１３１１〜１３１８であり、１３１７は各ビットのデータ信号線、１３１８はラッチ信号線、チェッカ部１３１５〜１３１６は図４の４０３に示す回路を用いることができる。なお、４０３の回路において、４１１と４１３は公知のクロックドインバータ、４１２は公知のインバータである。図３では画像データ（ディジタルデータ）は３ビットを想定しているため、データ信号線は３本にしてある。また１３１２と１３１３のチェッカ部１３１５〜１３１６は図上では省略してある。ディジタルデータラッチ部からのタイミング信号に合わせて読込まれた画像データ（ディジタルデータ）は、ラッチ信号に同期してＤＡスイッチ１３２１〜１３２３へ伝達される。
【００９３】
電流源（電流出力回路）に相当するのはドット部１３２４であり、具体的な回路構成を図２のドット部２９１に示す。
【００９４】
トランジスタ２０１〜２０３は駆動トランジスタであり、トランジスタ２６１〜２６３はＤＡスイッチトランジスタであり、図１１の１３２１〜１３２３に相当する。
【００９５】
図２では各ビットに対応する駆動トランジスタは、独立に設けられている。例えば第１ビット（ＭＳＢ）は２０１、第２ビットは２０２、第３ビット（ＬＳＢ）は２０３であり、各トランジスタのＬ／Ｗサイズは、概ね１：２：４としておくのが望ましい。より一般的に言うと、各トランジスタのＬ／Ｗサイズは、概ね２0：２1：・・・：２N-1（Ｎは２以上の任意の整数）というように、バイナリの重み付けをするのが望ましい訳である。
【００９６】
駆動トランジスタ２０２〜２０３はゲート電極が電気的に接続されているので、同時に基準電流を設定することが可能である。この点で図２の回路は、図７の回路と異なる。図２の回路は、図７の回路よりもトランジスタや配線が少ないため、小面積化が果たせる。
【００９７】
さらに駆動トランジスタ２０１のゲート電極は、２０２〜２０３のゲート電極と電気的に接続されていない。この点で図２の回路は、図１の回路とも異なる。図２の回路は、第１ビット（ＭＳＢ）の駆動トランジスタ２０１については、他のビットとは独立に基準電流を設定するため、ＭＳＢデータの電流値の正確性を期することができる。
【００９８】
図２の電流源（電流出力回路）に基準電流を設定する際の動作を説明する。
【００９９】
基準電流を設定するときは、まずディジタル信号入力線２５１〜２５３からトランジスタ２６１〜２６３がオフとなるような信号を入力する。トランジスタ２６１〜２６３がｎチャネル型の場合は、ロウ（低電圧）信号である。ただし２８２の先が電気的に開放（ハイインピーダンス）状態となっているなど、出力部２８２から電流が洩れる心配がない場合には、トランジスタ２６１〜２６３をオフにする必要はない。
【０１００】
次に電流設定信号入力線２１０からトランジスタ２２２〜２２３、２４０がオンとなるような信号を入力する。これらのトランジスタがｎチャネル型の場合は、ハイ（高電圧）信号である。すると基準電流源２７０から定電圧源２８１へと基準電流が流れる。このとき駆動トランジスタ２０２〜２０３はゲートとドレインが短絡されている。そのため電流が定常値となった後で、電流設定信号入力線２１０からトランジスタ２２２〜２２３、２４０がオフとなるような信号を入力すると、駆動トランジスタ２０２〜２０３のゲート電圧として第２、第３ビットの基準電流が記憶される。
【０１０１】
これと同時に、或いは別のタイミングで、電流設定信号入力線２１１からトランジスタ２２１、２４１がオンとなるような信号を入力する。これらのトランジスタがｎチャネル型の場合は、ハイ（高電圧）信号である。すると基準電流源２７１から定電圧源２８１へと基準電流が流れる。このとき駆動トランジスタ２０１はゲートとドレインが短絡されている。そのため電流が定常値となった後で、電流設定信号入力線２１１からトランジスタ２２１、２４１がオフとなるような信号を入力すると、駆動トランジスタ２０１のゲート電圧として第１ビット（ＭＳＢ）の基準電流が記憶される。
【０１０２】
基準電流の設定はこれで終了する。もっとも駆動トランジスタ２０１〜２０３のゲートノードからの洩れ電流が微少であるが存在するので、定期的（或いは不定期）に基準電流の設定は反復する必要がある。
【０１０３】
基準電流設定後、ディジタル信号入力線２５１〜２５３から画像信号に対応するディジタル電圧信号を入力する。ディジタル信号入力線２５１〜２５３は、電流出力ＤＡコンバータ回路１９２のデータ入力部に相当する。ＤＡスイッチトランジスタ２６１〜２６３は並列に設置されているので、ＤＡスイッチがオン状態にある全ビットの電流源の合計電流が、結果的に出力部２８２から出力される。こうして、ディジタル電圧データがアナログの電流に変換される。
【０１０４】
図２の電流出力ＤＡコンバータ回路２９２において、駆動トランジスタ２０２〜２０３のしきい電圧値、電界効果移動度等の電気的特性にバラつきがあると、中間階調の表示が不正確となる可能性がある。しかし、先述の基準電流設定により、最大階調およびＭＳＢの中間階調での正確な表示は保証される。
【０１０５】
また図２の電流出力ＤＡコンバータ回路２９２においては、基準電流設定は第２ビットと第３ビットで同時に行われるので、各ビット別々に設定を要する図７の場合と比較し、煩雑さが解消される。
【０１０６】
図２の例は、３ビットのディジタル電圧値形式のデータを読込み、アナログ電流値形式のデータを出力するＤＡコンバータ回路であるが、Ｎビット（Ｎは２以上の任意の整数）のディジタル電圧値形式のデータを読込む場合についても、同様の構成を用いることができる。
【０１０７】
また図２の例では、駆動トランジスタ２０１〜２０３がｎチャネル型であり２８１が低電圧源であるが、駆動トランジスタ２０１〜２０３がｐチャネル型であり２８１が高電圧源であっても同様の構成を用いることができる。さらに他の構成であっても、複数の駆動トランジスタを有し、前記複数の駆動トランジスタは互いにゲート電極を電気的に接続し、該ゲート電極と前記複数の駆動トランジスタの各ドレインとの間にスイッチを備えた電流出力回路を含むものであればよい。
【０１０８】
さらにトランジスタ２４０の位置や容量２３０の接続ノードは、図２の例に制限されるわけではない。例えば、図１の例と同様にすることも可能である。基準電流設定時における、駆動トランジスタ２０２〜２０３のソースゲート間電圧を記憶できるようになっていればよい。
【０１０９】
加えて図２の例は、２ビット分については図１の例と同じ構成で、他の１ビット分については独立に基準電流を設定する構成であるが、ｐビット分については図１の例と同じ構成、ｑビット分については独立に基準電流を設定する構成でもよい（ｐ、ｑは２以上の任意の整数）。さらにｘビット分については図１の例と同じ構成、ｙビット分についてはそれと独立の図１の例と同じ構成でもよい（ｘ、ｙは２以上の任意の整数）。
【０１１０】
パネル外における画像データの処理はディジタル電圧データとして行うのが最も便利であるから、図１１の電流データ出力回路における、電流出力ＤＡコンバータ回路２９２（図２）又は１３３５（図１１）は重要である。
【０１１１】
しかし例えば出力すべきアナログ電流がゼロ又は極めて微小である場合、長い設定時間を要することとなり、図１の電流出力ＤＡコンバータ回路のみでは不都合である。
【０１１２】
そのようなとき、本発明の電圧出力機能が有用である。以下、電圧源スイッチトランジスタ１３３１〜１３３２、１３５０を用いて、電圧出力する動作を説明する。
【０１１３】
図１１において１３３４は定電圧源（定電圧線）である。図１の電流出力ＤＡコンバータ回路が低電圧の電流出力回路であるから、出力すべきアナログ電流がゼロとなるのは高電圧の場合である。よって１３３４は高電圧の定電圧として用いると都合が良い。この場合、電圧源スイッチトランジスタ１３３１〜１３３２はｐチャネル型にして直列で接続し、ディジタル電圧データが全ビットでロウ信号の場合のみ電圧出力するようにすればよい。
【０１１４】
さらに図１１では、トランジスタ１３３１〜１３３２に直列に、制御線１３５１の信号によりオンオフするトランジスタ１３５０が設けられている。この点で図３と図１１は異なっている。図１１であれば、制御線１３５１の信号により、定電圧線１３３４と出力部１３４１との短絡を一定期間のみに限定することができる。こうすることにより、ディジタル電圧データの値に関わらず、最終的にはアナログ電流を出力するという構成を維持することができる。
【０１１５】
すなわち図３の構成であると、ディジタル電圧データが所定値（全ビットでロウ信号）の場合には、もはや出力は電流ではなく定電圧源１３３４の電圧のみによることになる。ところが図１１の構成であれば、始めはトランジスタ１３５０をオン状態として定電圧線１３３４と出力部１３４１をショートさせても、その後トランジスタ１３５０をオフ状態とすることができる。すると最終的な出力はアナログ電流値となる。あくまで定電圧源１３３４は、出力の補助のために利用されるにとどまることになる。
【０１１６】
最終的な出力が、定電圧源１３３４の電圧ではなくアナログ電流値とできることの利点は、出力すべきアナログ電流がゼロではない微小値である場合で顕著である。
【０１１７】
電流が微小値であると、定常的な出力状態に達するまでに時間を要する。出力すべきアナログ電流がゼロならば、電圧指定の出力に代えることで大電流を流し、時間の短縮化を図ることが可能である。しかし電流がゼロでなければ、完全に電圧出力に代えることは、出力に大きな誤差を発生させることとなるため、避けることが望ましい。ただし他方で、定常的な出力状態に達するまでの時間を削減するために、電圧指定で大電流を流すことは、やはり不可欠である。そこで一定の短期間のみ電圧指定で大電流を流し、最終的には電流指定により出力の正確性も期すことが可能であることは、電流がゼロではない微小値である場合には、利点となる。
【０１１８】
なお、図１１においては電圧源スイッチトランジスタ１３３１〜１３３２をｐチャネル型、１３５０をｎチャネル型としたが、これに限定されるわけではない。これ以外のチャネル型の組合せを用いることも可能である。
【０１１９】
また電圧源スイッチは、トランジスタ１３３１〜１３３２、１３５０以外の、他の構成を採用しても構わない。
【０１２０】
以上、電流データ出力回路５１２に相当する１３４２につき説明した。
【０１２１】
（実施の形態４）
実施の形態４では、本発明の表示装置、電子機器を、いくつか例示する。
【０１２２】
本発明の電子機器、表示装置としては、モニター、ビデオカメラ、ディジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（オーディオコンポ、カーオーディオ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などと、これらに搭載されている表示装置が挙げられる。これら電子機器の具体例を図６に示す。
【０１２３】
図６（Ａ）はモニターである。この例は筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含んでいる。本発明の表示装置は表示部２００３に用いることができる。なおモニターには、パソコン用、ＴＶ放送受信用、広告表示用などのすべての情報表示装置が含まれる。
【０１２４】
図６（Ｂ）はディジタルスチルカメラである。この例は本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含んでいる。本発明の表示装置は表示部２１０２に用いることができる。
【０１２５】
図６（Ｃ）はノート型パーソナルコンピュータである。この例は本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含んでいる。本発明の表示装置は表示部２２０３に用いることができる。
【０１２６】
図６（Ｄ）はモバイルコンピュータである。この例は本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含んでいる。本発明の表示装置は表示部２３０２に用いることができる。
【０１２７】
図６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）である。この例は本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含んでいる。本発明の表示装置は、表示部Ａ２４０３、表示部Ｂ２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１２８】
図６（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）である。この例は本体２５０１、表示部２５０２、アーム部２５０３等を含んでいる。本発明の表示装置は表示部２５０２に用いることができる。
【０１２９】
図６（Ｇ）はビデオカメラである。この例は本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含んでいる。本発明の表示装置は表示部２６０２に用いることができる。
【０１３０】
図６（Ｈ）は携帯電話である。この例は本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含んでいる。本発明の表示装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色背景に白色文字を表示することで、携帯電話の消費電力を抑制することができる。
【０１３１】
このように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器等に使用することが可能である。
【図面の簡単な説明】
【０１３２】
【図１】電流出力回路、ＤＡコンバータ回路の例を示す図。
【図２】電流出力回路、ＤＡコンバータ回路の例を示す図。
【図３】本発明のＤＡコンバータ回路を用いたデータドライバの構成例を示す図。
【図４】ラッチ回路の構成例を示す図。
【図５】表示装置のパネル構成例を示す図。
【図６】表示装置、電子機器の例を示す図。
【図７】電流出力回路、ＤＡコンバータ回路を示す図。
【図８】従来のＤＡコンバータ回路を用いたデータドライバの構成例を示す図。
【図９】表示装置のパネル構成例を示す図。
【図１０】セレクタ回路の例を示す図。
【図１１】本発明のＤＡコンバータ回路を用いたデータドライバの構成例を示す図。
【図１】
2004236303.tif 000003
【図２】
2004236303.tif 000004
【図３】
2004236303.tif 000005
【図４】
2004236303.tif 000006
【図５】
2004236303.tif 000007
【図６】
2004236303.tif 000008
【図７】
2004236303.tif 000009
【図８】
2004236303.tif 000010
【図９】
2004236303.tif 000011
【図１０】
2004236303.tif 000012
【図１１】
2004236303.tif 000013