【手続補正書】
【提出日】平成24年3月30日(2012.3.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
通信リンクによってソースに結合された少なくとも１つのメモリキューブであって、前記少なくとも1つのメモリキューブが、前記ソースと動作中のメモリデバイスとの間で前記信号を選択的に通信するルーティングスイッチに動作可能に結合された前記メモリデバイスの少なくとも一部を含む前記少なくとも1つのメモリキューブを備える、
メモリシステム。
【請求項２】
前記通信リンクが、少なくとも1対の個々に双方向の通信路を備え、前記通信リンクが、少なくとも１つの冗長な双方向通信路を提供する、請求項１に記載のメモリシステム。
【請求項３】
前記少なくとも１つのメモリキューブが、前記メモリデバイスを前記ルーティングスイッチに結合するローカル通信リンクを備え、前記ローカル通信リンクが、複数のローカル通信路を備える、請求項1に記載のメモリシステム。
【請求項４】
前記ソースが前記メモリデバイスに信号を通信するように構成され、前記ソースがメモリコントローラおよびメモリインタフェースのうちの少なくとも１つを備える、請求項１に記載のメモリシステム。
【請求項５】
複数のメモリデバイスの第1の部分を含む直列結合されたメモリキューブの第1のグループであって、前記メモリデバイスの前記第1の部分のそれぞれが、メモリ信号のソースに動作可能に結合された第1のルーティングスイッチに結合された、メモリキューブの第1のグループと、
前記複数のメモリデバイスの第２の部分を含む直列結合されたメモリキューブの第２のグループであって、前記メモリデバイスの前記第２の部分のそれぞれが、前記ソースに動作可能に結合された第２のルーティングスイッチに結合された、メモリキューブの第２のグループと、
前記第１のグループおよび前記第２のグループのそれぞれを前記ソースに通信可能に結合するように構成された少なくとも１つの通信路であって、動作中、前記第１のグループおよび前記第２のグループが前記ソースに並列で結合された、少なくとも１つの通信路と、
を備えるメモリシステム。
【請求項６】
前記第１のグループおよび前記第２のグループのうちの１つが、ほぼ複数のメモリキューブを備える、請求項７に記載のメモリシステム。
【請求項７】
前記少なくとも１つの双方向通信路が、各方向に延在する複数の全二重双方向レーンを備える、請求項７に記載のメモリシステム。
【請求項８】
前記複数のメモリデバイスの第３の部分を含む直列結合されたメモリキューブの第３のグループであって、前記メモリデバイスの前記第３の部分のそれぞれが、前記ソースに動作可能に結合されるように構成された第３のルーティングスイッチに結合された、メモリキューブの第３のグループと、
前記複数のメモリデバイスの第４の部分を含む直列結合されたメモリキューブの第４のグループであって、前記メモリデバイスの前記第４の部分のそれぞれが、前記ソースに動作可能に結合されるように構成された第４のルーティングスイッチに結合され、前記第３のグループおよび前記第４のグループが、結合時、前記第１のグループおよび前記第２のグループに並列で前記ソースに結合され、単一の双方向通信路が、前記第１のグループ、前記第２のグループ、前記第３のグループ、および前記第４のグループを前記ソースに結合する、メモリキューブの第４のグループと、
を備える、請求項５に記載のメモリシステム。
【請求項９】
複数のメモリデバイスの第１の部分を含む直列結合されたメモリキューブの第１のグループであって、前記メモリデバイスの前記第１の部分のそれぞれが、前記第１のルーティングスイッチに結合され、メモリ信号のソースに結合されるように構成された、メモリキューブの第１のグループと、
前記複数のメモリデバイスの第２の部分を含む直列結合されたメモリキューブの第２のグループであって、前記メモリデバイスの前記第２の部分のそれぞれが、前記ソースに結合されるように構成された第２のルーティングスイッチに結合された、メモリキューブの第２のグループと、
結合時に、前記第１のグループおよび前記第２のグループのそれぞれを前記ソースに通信可能に結合する通信リンクであって、前記通信リンクが、前記第１のグループに結合された第１の対の双方向通信路、および前記第２のグループに結合された第２の対の双方向通信路を含み、さらに、前記第１のグループの特定のメモリキューブが、前記第２のグループの特定のメモリキューブと相互接続された、通信リンクと、
を備えるメモリシステム。
【請求項１０】
前記第1の対の双方向通信路のうちの特定の１つが、前記第２のグループの特定のメモリキューブに結合され、前記第２の対の双方向通信路のうちの特定の１つが、前記第1のグループの特定のメモリキューブに結合された、請求項９に記載のメモリシステム。
【請求項１１】
少なくとも1対の双方向通信路によって前記ソースに直列結合された複数のメモリキューブであって、前記複数のメモリキューブのそれぞれが、複数のローカル通信路によってルーティングスイッチに通信可能に結合されたメモリデバイスの少なくとも一部を含み、前記ルーティングスイッチが、ソースと前記メモリキューブの間でデータを通信するように構成された双方向入出力（Ｉ／Ｏ）ポートを含む、複数のメモリキューブと、
を備えるメモリシステム。
【請求項１２】
前記双方向入出力（Ｉ／Ｏ）ポートが、パケット化されたデータを受信するように構成された入力ブロックと、前記パケット化されたデータを送信するように構成されたマルチプレクサと、前記メモリデバイスに前記パケット化されたデータを通信するように構成されたクロスポイント交換ネットワークとを備える、請求項１１に記載のメモリシステム。
【請求項１３】
前記入力ブロックが、前記受信されたデータのエラーを検出し、補正するように構成されたエラー訂正コード（ＥＣＣ）回路を備える、請求項１１に記載のメモリシステム。
【請求項１４】
メモリ信号のソースに結合されるように構成された基板と、
各メモリキューブがルーティングスイッチに結合されたメモリデバイスを含む、直列結合されたメモリキューブの少なくとも１つのグループと、
前記少なくとも1つのグループの前記ルーティングスイッチを、前記ソースに結合するように構成された通信リンクと、
を備えるメモリモジュール。
【請求項１５】
前記通信リンクが、前記メモリキューブのそれぞれの間に延在する少なくとも1対の双方向通信路を備え、さらに、前記双方向通信路が前記平面的な基板上に配置され、前記ソースに結合するように構成されたエッジコネクタまで延在し、前記双方向通信路がそれぞれ複数のデータレーンを含む、請求項１４に記載のメモリモジュール。
【請求項１６】
基板上に配置された直列結合されたメモリキューブの少なくとも１つのグループであって、各メモリキューブが、ルーティングスイッチに結合された１つのメモリデバイスの少なくとも一部を含み、
メモリ信号のソースに動作可能に結合され、ローカル通信リンクを通して前記少なくとも1つのグループの前記ルーティングスイッチに前記メモリ信号を通信するために動作可能であるように構成された経路マネージャと、
を備えるメモリシステム。
【請求項１７】
前記ローカル通信リンクが、前記少なくとも1つのグループの前記ルーティングスイッチに結合された、少なくとも1組の双方向通信路を備える、請求項１６に記載のメモリシステム。
【請求項１８】
前記経路マネージャが、ソースまで延在する少なくとも1組の双方向グローバルソース経路によって前記ソースに結合された、請求項１６に記載のメモリシステム。
【請求項１９】
前記経路マネージャが、前記基板上に配置され、前記双方向グローバルソース経路が、前記基板上に配置されたコネクタまで延在する、請求項１８に記載のメモリシステム。
【請求項２０】
前記経路マネージャが、前記基板上に配置されていない直列結合されたメモリキューブの少なくとも１つの他のグループまで延在する、1対の双方向グローバルパスオン経路に結合された、請求項１８に記載のメモリシステム。