(57)【要約】【課題】アナログ信号の切り換えにおいてコストアップを招来する特別の措置を講ずることなく切換ノイズの発生が低減でき、急激なレベル変化があっても滑らかな切り換えを行って聴感上の違和感を減少させることができるソフト切換スイッチおよび前記ソフト切換スイッチを用いたアナログ信号処理回路を得ること。【解決手段】このソフト切換スイッチは、ＮＭＯＳトランジスタ１ａとＰＭＯＳトランジスタ１ｂとを並列に接続したアナログスイッチ１と、ＮＭＯＳトランジスタ１ａおよびＰＭＯＳトランジスタ１ｂのゲート電圧を直線状にまたは階段状に増減変化させ、前記アナログスイッチのオン状態とオフ状態の中間状態におけるオン抵抗が繋がるように補完するスイッチ制御回路２とを備えている。【選択図】      図１
2004194118.tif 000002
【特許請求の範囲】
【請求項１】
ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを並列に接続したアナログスイッチと、
前記ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのゲート電圧を制御して前記アナログスイッチのオン状態とオフ状態の中間状態におけるオン抵抗が繋がるように補完するスイッチ制御回路と、
を備えたことを特徴とするソフト切換スイッチ。
【請求項２】
前記スイッチ制御回路は、
前記ゲート電圧を直線状に増減変化させる制御電圧を発生するアナログ回路、
を備えたことを特徴とする請求項１に記載のソフト切換スイッチ。
【請求項３】
前記スイッチ制御回路は、
前記ゲート電圧を階段状に増減変化させるデジタルアナログ変換回路、
を備えたことを特徴とする請求項１に記載のソフト切換スイッチ。
【請求項４】
前記デジタルアナログ変換回路の出力端と前記ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタそれぞれのゲート電極との間に、前記デジタルアナログ変換回路が出力する階段状信号を滑らかな信号に変成する遅延素子を備えたことを特徴とする請求項３に記載のソフト切換スイッチ。
【請求項５】
請求項１に記載のソフト切換スイッチの一方の端子に固定抵抗素子を接続し、接続点に信号レベルを減衰させた分圧出力を行うことを特徴とするアナログ信号処理回路。
【請求項６】
請求項１に記載のソフト切換スイッチの２個を直列に接続し、接続点に信号レベルを減衰させた分圧出力を行うことを特徴とするアナログ信号処理回路。
【請求項７】
請求項１に記載のソフト切換スイッチの２個において、
一方のソフト切換スイッチの一方の端子にアナログ信号を入力し、他方のソフト切換スイッチの一方の端子に信号基準電圧を入力し、それぞれの他方の端子を共通に接続してミュートしたアナログ信号を出力することを特徴とするアナログ信号処理回路。
【請求項８】
請求項１に記載のソフト切換スイッチの複数個において、それぞれの一方の端子に互いに異なるアナログ信号を入力し、それぞれの他方の端子を共通に接続して選択したアナログ信号を出力することを特徴とするアナログ信号処理回路。
【請求項９】
請求項１に記載のソフト切換スイッチの２個において、一方のソフト切換スイッチの一方の端子に第１ボリューム設定値を入力し、他方のソフト切換スイッチの一方の端子に第２ボリューム設定値を入力し、それぞれの他方の端子を共通に接続してボリューム設定値を順々に出力することを特徴とするアナログ信号処理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ソフト切換スイッチおよび前記ソフト切換スイッチを用いたアナログ信号処理回路に関するものである。
【０００２】
【従来の技術】
オーディオの分野では、アナログ信号の切り換えを行う際に発生するノイズがスピーカから非常に耳障りな音として出力されるので、問題になっている。このアナログ信号の切り換えを行う回路として、例えば、設定値の切り換えを行うボリューム回路がある。ボリューム回路には、種々の形式があるが、ここでは、特許文献１に記載された電子ボリューム回路を例に挙げて説明する。
【０００３】
この電子ボリューム回路は、複数の抵抗素子を直列に接続した抵抗ラダーと、その抵抗ラダーから１つの抵抗値を導出する複数のスイッチと、導出された１つの抵抗値を示す信号を増幅するＯＰアンプと、各スイッチをオン・オフ制御するボリューム制御回路とで構成されている。
【０００４】
この電子ボリューム回路において、入力するアナログ信号は刻々変化するが、信号リファレンスレベルと一致したゼロクロス点でスイッチの切り換えが行えると、切換前後で信号レベルに変化がない場合には、切換ノイズは発生しない。しかし、前段回路の出力にＤＣオフセット成分が存在すると、無信号状態の場合にリファレンスレベルを跨ぐことがないので、ゼロクロス切換が実行できない。
【０００５】
このような場合に備え、設定時間内にゼロクロスが発生しない場合には強制的にスイッチの切り換えを行うようになっているので、必然的に切換ノイズが発生することになる。そのため、前段回路の出力端と当該電子ボリューム回路の入力端との間にＤＣ成分をカットするコンデンサを設けることで対処している場合が多い。この場合、ＤＣ成分をカットするコンデンサは容量が大きく、集積回路内に実現することが困難であるので、集積回路にコンデンサを外付けするピンを設けている。
【０００６】
【特許文献１】
特開２００２−２６６７０号公報（０００２〜０００５、図６）
【０００７】
【発明が解決しようとする課題】
しかしながら、切換ノイズの発生をＤＣ成分をカットするコンデンサの外付けによって対処する方法では、集積回路の必要ピン数が扱う信号チャネルの数に応じて増大するので、集積回路のパッケージ代が高くなる。また、扱う信号チャネルの全てにおいて入力信号が異なるので、ゼロクロス検出回路は個別に必要になる。その結果、回路規模やチップ面積の増大を招来し、集積回路の価格に影響を与える。一方、正しくゼロクロス切換が実行できても、急激なレベル変化がある場合には、切換ノイズの発生時と同様に、聴感上違和感が発生する。
【０００８】
以上の問題は、ボリューム回路だけでなく、ミュート回路やセレクタ回路など、アナログ信号の切り換えの際に急激な変化が起こってはならない回路において同様に生ずる問題であり、改善が望まれている。
【０００９】
この発明は、上記に鑑みてなされたもので、アナログ信号の切り換えにおいてコストアップを招来する特別の措置を講ずることなく切換ノイズの発生が低減でき、急激なレベル変化があっても滑らかな切り換えを行って聴感上の違和感を減少させることができるソフト切換スイッチおよび前記ソフト切換スイッチを用いたアナログ信号処理回路を得ることを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかるソフト切換スイッチは、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを並列に接続したアナログスイッチと、前記ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのゲート電圧を直線状にまたは階段状に増減変化させ、前記アナログスイッチのオン状態とオフ状態の中間状態におけるオン抵抗が繋がるように補完するスイッチ制御回路とを備えたことを特徴とする。
【００１１】
この発明によれば、アナログスイッチのオン状態とオフ状態の間におけるオン抵抗が繋がるように補完し、それを入力するアナログ信号に適用するので、滑らかな切り換えが実現でき、アナログ信号の切換時に発生する切換ノイズの低減が可能となる。また、アナログ信号の切り換えの際に急激な変化があってもその変化を鈍らすことができ、聴感上の違和感を減少させることが可能となる。したがって、アナログ信号の切り換えの際に急激な変化が起こってはならない回路が実現できる。
【００１２】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかるソフト切換スイッチおよびアナログ信号処理回路の好適な実施の形態を詳細に説明する。
【００１３】
実施の形態１．
図１は、この発明の実施の形態１であるソフト切換スイッチの構成を示す回路図である。図１に示すソフト切換スイッチは、ＮＭＯＳトランジスタ１ａとＰＭＯＳトランジスタ１ｂとを並列に接続したアナログスイッチ１と、切換指令に応答してＮＭＯＳトランジスタ１ａおよびＰＭＯＳトランジスタ１ｂのゲート電圧を制御してオン抵抗を連続的に変化させるスイッチ制御回路２とを備えている。
【００１４】
次に、図１〜図３を参照して、図１に示すソフト切換スイッチの動作について説明する。なお、図２は、図１に示すアナログスイッチのオン抵抗と制御電圧との関係を示す特性図である。図３は、図１に示すスイッチ制御回路が制御電圧を直線状に増減変化させて発生する場合のタイムチャートである。
【００１５】
図２において、横軸は、アナログスイッチ１に与える制御電圧、縦軸は、アナログスイッチ１が示すオン抵抗である。
【００１６】
アナログスイッチ１は、一般には、オン状態とオフ状態の２状態で使用するようになっている。すなわち、スイッチオン時には、ＮＭＯＳトランジスタ１ａは最高電圧（完全オンの制御電圧ＯＮ）で制御し、ＰＭＯＳトランジスタ１ｂは最低電圧（完全オンの制御電圧ＯＮ）で制御する。また、スイッチオフ時には、ＮＭＯＳトランジスタ１ａは最低電圧（完全オフの制御電圧ＯＦＦ）で制御し、ＰＭＯＳトランジスタ１ｂは最高電圧（完全オフの制御電圧ＯＦＦ）で制御するようになっている。
【００１７】
ここで、アナログスイッチ１を抵抗体と考えると、アナログスイッチ１が完全にオフの状態におけるオン抵抗Ｒｏｎは、無限大（Ｒｏｎ（∞））であり、完全にＯＮの状態におけるオン抵抗Ｒｏｎは、最低（Ｒｏｎ（ｍｉｎ））である。そして、その間の状態におけるオン抵抗Ｒｏｎは、Ｒｏｎ（ｍｉｎ）≦Ｒｏｎ≦Ｒｏｎ（∞）となるが、このオン状態とオフ状態の中間状態におけるオン抵抗Ｒｏｎは、図２に示すように、アナログスイッチ１に与える制御電圧を変化させることによって繋がるように補完することができる。
【００１８】
つまり、スイッチ制御回路２は、アナログスイッチ１をオン状態とオフ状態の中間状態においても使用できるようにするものである。この実施の形態１では、スイッチ制御回路２は、抵抗素子と容量素子を用いたＣＲ遅延回路やＯＰアンプを用いた積分器などのアナログ回路を使用して、例えば図３に示すように、直線状に増減する制御電圧を発生し、アナログ的に補完するようになっている。
【００１９】
図３において、スイッチ制御回路２は、外部から入力される切換指令（１）が、低レベル（以下「“Ｌ”レベル」という）から高レベル（以下「“Ｈ”レベル」という）に立ち上がるのに応答して、ＮＭＯＳトランジスタ１ａとＰＭＯＳトランジスタ１ｂとに印加する制御電圧（２）（３）を発生する。ＮＭＯＳトランジスタ１ａのゲート電極には、（２）に示すように、完全オフレベルから完全オンレベルに向かってある傾斜を持って直線的に上昇する制御電圧が印加される。また、ＰＭＯＳトランジスタ１ｂのゲート電極には、（３）に示すように、完全オフレベルから完全オンレベルに向かってある傾斜を持って直線的に降下する制御電圧が印加される。
【００２０】
これによって、アナログスイッチ１のオン状態とオフ状態の中間状態におけるオン抵抗が連続的に補完できるので、滑らかな切り換えが実現できる。したがって、コストアップを招来する特別の措置を講ずることなくアナログ信号の切換時に発生する切換ノイズの低減が可能となる。また、アナログ信号の切り換えの際に急激な変化があってもその変化を鈍らすことができ、聴感上の違和感を減少させることが可能となる。要するに、アナログ信号の切り換えの際に急激な変化が起こってはならない回路が実現できる。
【００２１】
実施の形態２．
図４は、この発明の実施の形態２であるソフト切換スイッチの構成を示す回路図である。なお、図４では、図１に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００２２】
図４に示すソフト切換スイッチでは、図１に示した構成において、スイッチ制御回路２に代えて、スイッチ制御回路１１が設けられている。スイッチ制御回路１１は、デジタルアナログ変換回路を使用して、例えば図５に示すように、階段状に増減する制御電圧を発生し、アナログスイッチ１のオン状態とオフ状態の中間状態におけるオン抵抗を離散的に補完するようになっている。
【００２３】
図５は、図４に示すスイッチ制御回路が制御電圧を階段状に増減変化させて発生する場合のタイムチャートである。図５において、スイッチ制御回路１１は、外部から入力される切換指令（１）が、低レベル（以下「“Ｌ”レベル」という）から高レベル（以下「“Ｈ”レベル」という）に立ち上がるのに応答して、ＮＭＯＳトランジスタ１ａとＰＭＯＳトランジスタ１ｂとに印加する制御電圧（２）（３）を発生する。ＮＭＯＳトランジスタ１ａのゲート電極には、（２）に示すように、完全オフレベルから完全オンレベルに向かってある傾斜を持って階段状に上昇する制御電圧が印加される。また、ＰＭＯＳトランジスタ１ｂのゲート電極には、（３）に示すように、完全オフレベルから完全オンレベルに向かってある傾斜を持って階段状に降下する制御電圧が印加される。
【００２４】
これによって、アナログスイッチ１のオン状態とオフ状態の中間状態におけるオン抵抗がほぼ連続的に補完できるので、実施の形態１と同様に滑らかな切り換えが実現でき、実施の形態１と同様の効果が得られる。加えて、デジタルアナログ変換回路のビット数を増やすと階段数（切換数）が増えるので、より細かい切り換えが可能になる。つまり、設計者は、自由に切換形式を設計することができ、ユーザは、それを自由に選択することができるようになる。
【００２５】
実施の形態３．
図６は、この発明の実施の形態３であるソフト切換スイッチの構成を示す回路図である。なお、図６では、図４に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。
【００２６】
図６に示すソフト切換スイッチでは、図４に示した構成において、スイッチ制御回路１１とアナログスイッチ１との間に、スイッチ制御回路１１が出力する階段状の制御電圧を鈍らせる遅延素子１２，１３が設けられている。
【００２７】
図７は、図６に示す遅延素子の動作を説明するタイムチャートである。図７（２）において、スイッチ制御回路１１は、完全オフレベルから完全オンレベルに向かってある傾斜を持って階段状に上昇する制御電圧を発生するが、遅延素子１２は、この階段状の制御電圧を鈍らせてＮＭＯＳトランジスタ１ａのゲート電極に印加する。図７（３）において、スイッチ制御回路１１は、完全オフレベルから完全オンレベルに向かってある傾斜を持って階段状に降下する制御電圧を発生するが、遅延素子１３は、この階段状の制御電圧を鈍らせてＰＭＯＳトランジスタ１ｂのゲート電極に印加する。
【００２８】
これによって、階段状の制御電圧を実施の形態１にて説明した連続的に変化する制御電圧に近づけることができるので、実施の形態１と同様に滑らかな切り換えが実現でき、実施の形態１と同様の効果が得られる。
【００２９】
実施の形態４．
図８は、この発明の実施の形態４であるアナログ信号処理回路の構成を示す回路図である。この実施の形態４では、実施の形態１〜３に示したソフト切換スイッチを用いたアナログ信号処理回路（その１）として可変ボリューム回路（その１）の構成例が示されている。但し、実施の形態３に示したソフト切換スイッチにおける遅延素子は、図示を省略した。この点は、以下に示す各実施の形態においても同様である。
【００３０】
図８において、ソフト切換スイッチ１９は、実施の形態１〜３に示したようにアナログスイッチ２０とスイッチ制御回路２１とで構成される。図８に示す可変ボリューム回路は、このソフト切換スイッチ１９の一方の端子に固定抵抗素子２７を接続し、その接続点２５を分圧出力端としたものである。
【００３１】
図９は、図８に示す信号処理回路（可変ボリューム回路）の動作を説明する図である。この可変ボリューム回路の等価回路は、図９（１）に示すように、アナログスイッチ２０のオン抵抗値Ｒｏｎ（Ｖ）と固定抵抗素子２７の抵抗値Ｒとの直列回路である。
【００３２】
分圧出力端２５に現れる分圧電圧は、アナログスイッチ２０に印加されるアナログ信号電圧をＶｉｎ１とし、固定抵抗素子２７に印加されるアナログ信号電圧をＶｉｎ２とすると、図９（２）に示すように、｛Ｒ／（Ｒｏｎ（Ｖ）＋Ｒ）｝×Ｖｉｎ１＋｛Ｒｏｎ（Ｖ）／（Ｒｏｎ（Ｖ）＋Ｒ）｝×Ｖｉｎ２と表せる。オン抵抗値Ｒｏｎ（Ｖ）は、スイッチ制御回路２１によって可変設定できるので、分圧出力端２５には、可変した分圧電圧が得られる。
【００３３】
実施の形態５．
図１０は、この発明の実施の形態５であるアナログ信号処理回路の構成を示す回路図である。この実施の形態５では、実施の形態１〜３に示したソフト切換スイッチを用いたアナログ信号処理回路（その２）として可変ボリューム回路の構成例（その２）が示されている。
【００３４】
図１０において、ソフト切換スイッチ２９，３２は、実施の形態１〜３に示したようにアナログスイッチ３０，３３とスイッチ制御回路３１，３４とで構成される。図１０に示す可変ボリューム回路は、この２つのソフト切換スイッチ２９，３２を直列に接続し、その接続点３６を分圧出力端としたものである。
【００３５】
図１１は、図１０に示す信号処理回路（可変ボリューム回路）の動作を説明する図である。この可変ボリューム回路の等価回路は、図９（１）に示すように、アナログスイッチ３０のオン抵抗値Ｒｏｎ（Ｖ１）とアナログスイッチ３３のオン抵抗値Ｒｏｎ（Ｖ２）との直列回路である。
【００３６】
さらに、具体的に抵抗素子を表す記号で示すと、オン抵抗値Ｒｏｎ（Ｖ１），Ｒｏｎ（Ｖ２）は、スイッチ制御回路３１，３４によって可変設定できるので、図１１（２）に示すように、２つの可変抵抗素子の直列回路である。
【００３７】
分圧出力端３６に現れる分圧電圧は、アナログスイッチ３０に印加されるアナログ信号電圧をＶｉｎ（１）とし、アナログスイッチ３３に印加されるアナログ信号電圧をＶｉｎ（２）とすると、図１１（３）に示すように、｛Ｒｏｎ（Ｖ２）／（Ｒｏｎ（Ｖ１）＋Ｒｏｎ（Ｖ２））｝×Ｖｉｎ（１）＋｛Ｒｏｎ（Ｖ１）／（Ｒｏｎ（Ｖ１）＋Ｒｏｎ（Ｖ２））｝×Ｖｉｎ（２）と表せる。
【００３８】
この構成によれば、オン抵抗値Ｒｏｎ（Ｖ１），Ｒｏｎ（Ｖ２）は、共に可変設定できるので、実施の形態４よりも一層細かく制御した分圧電圧が得られる。
【００３９】
実施の形態６．
図１２は、この発明の実施の形態６であるアナログ信号処理回路の構成を示す回路図である。この実施の形態６では、実施の形態１〜３に示したソフト切換スイッチを用いたアナログ信号処理回路（その３）としてミュート回路の構成例が示されている。
【００４０】
図１２において、ソフト切換スイッチ３９，４２は、実施の形態１〜３に示したようにアナログスイッチ４０，４３とスイッチ制御回路４１，４４とで構成される。
【００４１】
図１２に示すミュート回路は、この２つのソフト切換スイッチ３９，４２において、一方のソフト切換スイッチ３９の一方の端子にアナログ信号を入力し、他方のソフト切換スイッチ４２の一方の端子に信号基準電圧として例えば接地電位を入力し、それぞれの他方の端子を共通に接続してミュートしたアナログ信号を出力するようにしたものである。
【００４２】
この構成によれば、アナログ信号入力と信号基準電圧（図示例では接地電位）入力とを切り換えることにより、滑らかなミュート動作を行うミュート回路が実現できる。
【００４３】
実施の形態７．
図１３は、この発明の実施の形態７であるアナログ信号処理回路の構成を示す回路図である。この実施の形態７では、実施の形態１〜３に示したソフト切換スイッチを用いたアナログ信号処理回路（その４）としてセレクタ回路の構成例が示されている。
【００４４】
図１３において、ソフト切換スイッチ４５，４８は、実施の形態１〜３に示したようにアナログスイッチ４６，４９とスイッチ制御回路４７，５０とで構成される。
【００４５】
図１３に示すミュート回路は、この２つのソフト切換スイッチ４５，４８において、一方のソフト切換スイッチ４５の一方の端子にアナログ信号Ａを入力し、他方のソフト切換スイッチ４８の一方の端子にアナログ信号Ｂを入力し、それぞれの他方の端子を共通に接続して選択したアナログ信号を出力するようにしたものである。
【００４６】
この構成によれば、信号の切り換えが滑らかに行われるので、外部ミュートを必要としないセレクタ回路が得られる。なお、図１３では、２個のソフト切換スイッチを用いた構成例を示したが、３以上のソフト切換スイッチを用いたセレクタ回路も同様に構成することができ、同様の効果が得られる。
【００４７】
実施の形態８．
図１４は、この発明の実施の形態８であるアナログ信号処理回路の構成を示す回路図である。この実施の形態８では、実施の形態１〜３に示したソフト切換スイッチを用いたアナログ信号処理回路（その５）としてボリューム設定回路の構成例が示されている。
【００４８】
図１４において、ソフト切換スイッチ５７，６０は、実施の形態１〜３に示したようにアナログスイッチ５８，６１とスイッチ制御回路５９，６２とで構成される。
【００４９】
図１４に示すボリューム設定回路は、この２つのソフト切換スイッチ５７，６０において、一方のソフト切換スイッチ５７の一方の端子Ａに第１ボリューム設定値を入力し、他方のソフト切換スイッチ６０の一方の端子Ｂに第２ボリューム設定値を入力し、それぞれの他方の端子を共通に接続してボリューム設定値を順々に出力するようにしたものである。
【００５０】
第１ボリューム設定値と第２ボリューム設定値は、図１４では、次のようにして発生するようになっている。すなわち、電圧入力端５１と接地との間に、複数の抵抗素子を直列に接続した抵抗ラダー５２に対し、その抵抗ラダー５２から１つの抵抗値を導出する複数のスイッチで構成されるスイッチ群５３，５４が設けられている。ボリューム制御回路５６がスイッチ群５３，５４の各スイッチをオン・オフ制御することで、スイッチ群５３，５４は、抵抗ラダー５２から分圧したある抵抗値（ボリューム設定値）を示す電圧信号を端子Ａ，Ｂに出力する。
【００５１】
例えば、端子Ａに入力する第１ボリューム設定値が切換前設定ゲインで、端子Ｂに入力する第２ボリューム設定値が切換後設定ゲインであるとすれば、これは設定時に信号レベルが変動し、また切換時にも変動している。
【００５２】
しかし、この実施の形態によれば、それに影響されることなく、切換前設定ゲインから切換後設定ゲインに切り換えることができる。そして、その値をソフト切換スイッチにて減少方向に調整することができる。また、２つのソフト切換スイッチの共通接続する他方の端子に増幅器を接続すれば、設定ゲインを増大方向に調整することができる。
【００５３】
【発明の効果】
以上説明したように、この発明によれば、アナログスイッチのオン状態とオフ状態の間におけるオン抵抗が繋がるように補完し、それを入力するアナログ信号に適用するので、滑らかな切り換えが実現できる。したがって、コストアップを招来する特別の措置を講ずることなくアナログ信号の切換時に発生する切換ノイズの低減が可能となる。また、アナログ信号の切り換えの際に急激な変化があってもその変化を鈍らすことができ、聴感上の違和感を減少させることが可能となる。その結果、この発明によるソフト切換スイッチを用いることによって、アナログ信号の切り換えの際に急激な変化が起こってはならないアナログ信号処理回路が実現できる。
【図面の簡単な説明】
【図１】この発明の実施の形態１であるソフト切換スイッチの構成を示す回路図である。
【図２】図１に示すアナログスイッチのオン抵抗と制御電圧との関係を示す特性図である。
【図３】図１に示すスイッチ制御回路が制御電圧を直線状に増減変化させて発生する場合のタイムチャートである。
【図４】この発明の実施の形態２であるソフト切換スイッチの構成を示す回路図である。
【図５】図４に示すスイッチ制御回路が制御電圧を階段状に増減変化させて発生する場合のタイムチャートである。
【図６】この発明の実施の形態３であるソフト切換スイッチの構成を示す回路図である。
【図７】図６に示す遅延素子の動作を説明するタイムチャートである。
【図８】この発明の実施の形態４であるアナログ信号処理回路の構成を示す回路図である。
【図９】図８に示す信号処理回路の動作を説明する図である。
【図１０】この発明の実施の形態５であるアナログ信号処理回路の構成を示す回路図である。
【図１１】図１０に示す信号処理回路の動作を説明する図である。
【図１２】この発明の実施の形態６であるアナログ信号処理回路の構成を示す回路図である。
【図１３】この発明の実施の形態７であるアナログ信号処理回路の構成を示す回路図である。
【図１４】この発明の実施の形態８であるアナログ信号処理回路の構成を示す回路図である。
【符号の説明】
１，４０，４３，４６，４９，５８，６１  アナログスイッチ、１ａ  ＮＭＯＳトランジスタ、１ｂ  ＰＭＯＳトランジスタ、２，１１，２１，３１，３４，４１，４４，４７，５０，５９，６２  スイッチ制御回路、１２，１３  遅延素子、３９，４２，４５，４８，５７，６０  ソフト切換スイッチ。
【図１】
2004194118.tif 000003
【図２】
2004194118.tif 000004
【図３】
2004194118.tif 000005
【図４】
2004194118.tif 000006
【図５】
2004194118.tif 000007
【図６】
2004194118.tif 000008
【図７】
2004194118.tif 000009
【図８】
2004194118.tif 000010
【図９】
2004194118.tif 000011
【図１０】
2004194118.tif 000012
【図１１】
2004194118.tif 000013
【図１２】
2004194118.tif 000014
【図１３】
2004194118.tif 000015
【図１４】
2004194118.tif 000016