【手続補正書】
【提出日】平成15年7月7日(2003.7.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】電子機器およびその製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
Ｃｕ系リードを有し、前記Ｃｕ系リード上に表面層としてＳｎ―Ｂｉ系層が直接形成され、前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置とが、前記Ｓｎ―Ｂｉ系層と異なる部材である鉛フリーはんだを用いて接続されたことを特徴とする電子機器。
【請求項２】
基板と、
Ｃｕ系リードを有し、前記Ｃｕ系リード上にＳｎ―Ｂｉ系層が１層形成され、前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置とが、前記Ｓｎ―Ｂｉ系層と異なる部材である鉛フリーはんだを用いて接続されたことを特徴とする電子機器。
【請求項３】
基板と、
Ｃｕ系リードを有し、前記Ｃｕ系リード上に表面層としてＳｎ―Ｂｉ系層が直接形成され、前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置と、
前記基板と前記半導体装置を接続する鉛フリーはんだにより形成された半田接続部と、を有することを特徴とする電子機器。
【請求項４】
基板と、
Ｃｕ系リードを有し、前記Ｃｕ系リード上にＳｎにＢｉを１重量％以上４重量％未満含有させたＳｎ―Ｂｉ系層が形成され、前記Ｃｕ系リードと前記Ｓｎ―Ｂｉ系層の間には他の金属層が形成されていない半導体装置と、
前記基板と前記半導体装置を接続する鉛フリーはんだにより形成された半田接続部と、を有することを特徴とする電子機器。
【請求項５】
基板と、
Ｆｅ―Ｎｉ系合金リードを有し、前記Ｆｅ―Ｎｉ系合金リード上に表面層としてＳｎ―Ｂｉ系層が直接形成され、前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置とが、前記Ｓｎ―Ｂｉ系層と異なる部材である鉛フリーはんだを用いて接続されたことを特徴とする電子機器。
【請求項６】
基板と、
Ｆｅ―Ｎｉ系合金リードを有し、前記Ｆｅ―Ｎｉ系合金リード上にＳｎ―Ｂｉ系層が１層形成され、前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置とが、前記Ｓｎ―Ｂｉ系層と異なる部材である鉛フリーはんだを用いて接続されたことを特徴とする電子機器。
【請求項７】
基板と、
Ｆｅ―Ｎｉ系合金リードを有し、前記Ｆｅ―Ｎｉ系合金リード上に表面層としてＳｎ―Ｂｉ系層が直接形成され、前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置と、
前記基板と前記半導体装置を接続する鉛フリーはんだにより形成された半田接続部と、を有することを特徴とする電子機器。
【請求項８】
基板と、
Ｆｅ―Ｎｉ系合金リードを有し、前記Ｆｅ―Ｎｉ系合金リード上にＳｎにＢｉを１重量％以上４重量％未満含有させたＳｎ―Ｂｉ系層が形成され、前記Ｆｅ―Ｎｉ系合金リードと前記Ｓｎ―Ｂｉ系層の間には他の金属層が形成されていない半導体装置と、
前記基板と前記半導体装置を接続する鉛フリーはんだにより形成された半田接続部と、を有することを特徴とする電子機器。
【請求項９】
基板と、
Ｆｅ―Ｎｉ系合金リードを有し、前記Ｆｅ―Ｎｉ系合金リード上にＣｕ層が形成され、前記Ｃｕ層上に表面層としてＳｎ―Ｂｉ系層が形成され、さらに前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置とが、前記Ｓｎ―Ｂｉ系層と異なる部材である鉛フリーはんだを用いて接続されたことを特徴とする電子機器。
【請求項１０】
基板と、
Ｆｅ―Ｎｉ系合金リードを有し、前記Ｆｅ―Ｎｉ系合金リード上にＣｕ層とＳｎ―Ｂｉ系層が形成され、前記Ｃｕ層は前記Ｓｎ―Ｂｉ系層で覆われ、さらに前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置とが、前記Ｓｎ―Ｂｉ系層と異なる部材である鉛フリーはんだを用いて接続されたことを特徴とする電子機器。
【請求項１１】
基板と、
Ｆｅ―Ｎｉ系合金リードを有し、前記Ｆｅ―Ｎｉ系合金リード上にＣｕ層が形成され、前記Ｃｕ層上に表面層としてＳｎ―Ｂｉ系層が形成され、さらに前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置と、
前記基板と前記半導体装置を接続する鉛フリーはんだにより形成された半田接続部と、を有することを特徴とする電子機器。
【請求項１２】
基板と、
Ｆｅ―Ｎｉ系合金リードを有し、前記Ｆｅ―Ｎｉ系合金リードの上にＳｎにＢｉを１重量％以上４重量％未満含有させたＳｎ―Ｂｉ系層が形成され、さらに前記Ｆｅ―Ｎｉ系合金リードと前記Ｓｎ―Ｂｉ系層の間にＣｕ層が形成された半導体装置と、
前記基板と前記半導体装置を接続する鉛フリーはんだにより形成された半田接続部と、を有することを特徴とする電子機器。
【請求項１３】
請求項１から１２のいずれか１項に記載の電子機器であって、前記Ｓｎ―Ｂｉ系層はめっき層であることを特徴とする半導体装置。
【請求項１４】
請求項１から１２のいずれか１項に記載の電子機器であって、前記Ｓｎ―Ｂｉ系層はディップによって形成された層であることを特徴とする電子機器。
【請求項１５】
請求項１から１４のいずれか１項に記載の電子機器であって、前記鉛フリーはんだはＢｉを含有することを特徴とする電子機器。
【請求項１６】
請求項１から１４のいずれか１項に記載の電子機器であって、前記鉛フリーはんだはＳｎ−Ａｇ−Ｂｉ系の鉛フリーはんだであることを特徴とする電子機器。
【請求項１７】
請求項１から１４のいずれか１項に記載の電子機器であって、前記鉛フリーはんだはＳｎを主成分として、Ｂｉ、Ａｇ、Ｃｕを含有することを特徴とする電子機器。
【請求項１８】
請求項１７に記載の電子機器であって、前記鉛フリーはんだはＳｎを主成分として、Ｂｉを５重量％以上２５重量％以下、Ａｇを１．５重量％以上３重量％以下、Ｃｕを１重量％以下含有することを特徴とする電子機器。
【請求項１９】
請求項１から１８のいずれか１項に記載の電子機器であって、前記半導体装置がＴＳＯＰ型半導体装置であることを特徴とする電子機器。
【請求項２０】
請求項１から１８のいずれか１項に記載の電子機器であって、前記半導体装置がＱＦＰ型半導体装置であることを特徴とする電子機器。
【請求項２１】
基板と、
Ｃｕ系リードを有し、前記Ｃｕ系リード上に表面層としてＳｎ―Ｂｉ系層が直接形成され、前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置とを、前記Ｓｎ―Ｂｉ系層と異なる部材である鉛フリーはんだを用いて接続することを特徴とする電子機器の製造方法。
【請求項２２】
基板と、
Ｃｕ系リードを有し、前記Ｃｕ系リード上にＳｎにＢｉを１重量％以上４重量％未満含有させたＳｎ―Ｂｉ系層が形成され、前記Ｃｕ系リードと前記Ｓｎ―Ｂｉ系層の間には他の金属層が形成されていない半導体装置とを、前記Ｓｎ―Ｂｉ系層と異なる部材である鉛フリーはんだを用いて接続することを特徴とする電子機器の製造方法。
【請求項２３】
基板と、Ｃｕ系リードを有する半導体装置を半田付け接続する電子機器の製造方法であって、
前記基板と、前記Ｃｕ系リード上に表面層としてＳｎ―Ｂｉ系層が直接形成され、かつ前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である前記半導体装置を、前記基板の電極と前記Ｓｎ―Ｂｉ系層の両方に鉛フリーはんだを接触させて半田付け接続することを特徴とする電子機器の製造方法。
【請求項２４】
基板と、Ｃｕ系リードを有する半導体装置を半田付け接続する電子機器の製造方法であって、
前記基板と、前記Ｃｕ系リード上にＳｎにＢｉを１重量％以上４重量％未満含有させたＳｎ―Ｂｉ系層が１層形成された半導体装置を、前記基板の電極と前記Ｓｎ―Ｂｉ系層の両方に鉛フリーはんだを接触させて半田付け接続することを特徴とする電子機器の製造方法。
【請求項２５】
半導体装置と前記半導体装置を実装する基板を準備する工程と、
前記半導体装置と前記基板を接続する鉛フリーはんだを準備する工程と、
前記基板と前記半導体装置を前記鉛フリーはんだで半田付け接続する工程を有し、
前記半田付け工程では、
前記基板と、Ｃｕ系リード上に表面層としてＳｎ―Ｂｉ系層が直接形成され、かつ前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である前記半導体装置とを、前記基板の電極と前記Ｓｎ―Ｂｉ系層の両方に前記鉛フリーはんだを接触させて半田付け接続することを特徴とする電子機器の製造方法。
【請求項２６】
基板と、
Ｆｅ―Ｎｉ系合金リードを有し、前記Ｆｅ―Ｎｉ系合金リード上に表面層としてＳｎ―Ｂｉ系層が直接形成され、前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置とを、前記Ｓｎ―Ｂｉ系層と異なる部材である鉛フリーはんだを用いて接続することを特徴とする電子機器の製造方法。
【請求項２７】
基板と、
前記Ｆｅ―Ｎｉ系合金リード上にはＳｎにＢｉを１重量％以上４重量％未満含有させたＳｎ―Ｂｉ系層が形成され、前記Ｆｅ―Ｎｉ系合金リードと前記Ｓｎ―Ｂｉ系層の間には他の金属層が形成されていない前記半導体装置とを、
前記Ｓｎ―Ｂｉ系層と異なる部材である鉛フリーはんだを用いて接続することを特徴とする電子機器の製造方法。
【請求項２８】
基板と、Ｆｅ―Ｎｉ系合金リードを有する半導体装置を半田付け接続する電子機器の製造方法であって、
前記基板と、前記Ｆｅ―Ｎｉ系合金リード上に表面層としてＳｎ―Ｂｉ系層が直接形成され、かつ前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である前記半導体装置を、前記基板の電極と前記Ｓｎ―Ｂｉ系層の両方に鉛フリーはんだを接触させて半田付け接続することを特徴とする電子機器の製造方法。
【請求項２９】
基板と、Ｆｅ―Ｎｉ系合金リードを有する半導体装置を半田付け接続する電子機器の製造方法であって、
前記基板と、前記Ｆｅ―Ｎｉ系合金リード上にＳｎにＢｉを１重量％以上４重量％未満含有させたＳｎ―Ｂｉ系層が１層形成された半導体装置を、前記基板の電極と前記Ｓｎ―Ｂｉ系層の両方に鉛フリーはんだを接触させて半田付け接続することを特徴とする電子機器の製造方法。
【請求項３０】
半導体装置と前記半導体装置を実装する基板を準備する工程と、
前記半導体装置と前記基板を接続する鉛フリーはんだを準備する工程と、
前記基板と前記半導体装置を前記鉛フリーはんだで半田付け接続する工程を有し、
前記半田付け工程では、
前記基板と、Ｆｅ―Ｎｉ系合金リード上に表面層としてＳｎ―Ｂｉ系層が直接形成され、かつ前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である前記半導体装置とを、前記基板の電極と前記Ｓｎ―Ｂｉ系層の両方に前記鉛フリーはんだを接触させて半田付け接続することを特徴とする電子機器の製造方法。
【請求項３１】
基板と、
Ｆｅ―Ｎｉ系合金リードを有し、前記Ｆｅ―Ｎｉ系合金リード上にＣｕ層が形成され、前記Ｃｕ層上に表面層としてＳｎ―Ｂｉ系層が形成され、さらに前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置とを、前記Ｓｎ―Ｂｉ系層と異なる部材である鉛フリーはんだを用いて接続することを特徴とする電子機器の製造方法。
【請求項３２】
基板と、
Ｆｅ―Ｎｉ系合金リードを有し、前記Ｆｅ―Ｎｉ系合金リード上にＣｕ層とＳｎ―Ｂｉ系層が形成され、前記Ｃｕ層は前記Ｓｎ―Ｂｉ系層で覆われ、さらに前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置とを、前記Ｓｎ―Ｂｉ系層と異なる部材である鉛フリーはんだを用いて接続することを特徴とする電子機器の製造方法。
【請求項３３】
基板と、Ｆｅ―Ｎｉ系合金リードを有する半導体装置を半田付け接続する電子機器の製造方法であって、
前記基板と、前記Ｆｅ―Ｎｉ系合金リード上にＣｕ層が形成され、前記Ｃｕ層上に表面層としてＳｎ―Ｂｉ系層が形成され、さらに前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である前記半導体装置を、前記基板の電極と前記Ｓｎ―Ｂｉ系層の両方に鉛フリーはんだを接触させて半田付け接続することを特徴とする電子機器の製造方法。
【請求項３４】
基板と、Ｆｅ―Ｎｉ系合金リードを有する半導体装置を半田付け接続する電子機器の製造方法であって、
前記基板と、前記Ｆｅ―Ｎｉ系合金リードの上にＳｎにＢｉを１重量％以上４重量％未満含有させたＳｎ―Ｂｉ系層が形成され、さらに前記Ｆｅ―Ｎｉ系合金リードと前記Ｓｎ―Ｂｉ系層の間にはＣｕ層が形成された前記半導体装置を、前記基板の電極と前記Ｓｎ―Ｂｉ系層の両方に鉛フリーはんだを接触させて半田付け接続することを特徴とする電子機器の製造方法。
【請求項３５】
半導体装置と前記半導体装置を実装する基板を準備する工程と、
前記半導体装置と前記基板を接続する鉛フリーはんだを準備する工程と、
前記基板と前記半導体装置を前記鉛フリーはんだで半田付け接続する工程を有し、
前記半田付け工程では、
前記基板と、Ｆｅ―Ｎｉ系合金リード上にＣｕ層が形成され、前記Ｃｕ層上に表面層としてＳｎ―Ｂｉ系層が形成され、さらに前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である前記半導体装置を、前記基板の電極と前記Ｓｎ―Ｂｉ系層の両方に鉛フリーはんだを接触させて半田付け接続することを特徴とする電子機器の製造方法。
【請求項３６】
請求項２１から３５のいずれか１項に記載の電子機器の製造方法であって、前記Ｓｎ―Ｂｉ系層はめっき層であることを特徴とする電子機器の製造方法。
【請求項３７】
請求項２１から３５のいずれか１項に記載の電子機器の製造方法であって、前記Ｓｎ―Ｂｉ系層はディップによって形成された層であることを特徴とする電子機器の製造方法。
【請求項３８】
請求項２１から３７のいずれか１項に記載の電子機器の製造方法であって、前記鉛フリーはんだはＢｉを含有することを特徴とする電子機器の製造方法。
【請求項３９】
請求項２１から３７のいずれか１項に記載の電子機器の製造方法であって、前記鉛フリーはんだはＳｎ−Ａｇ−Ｂｉ系の鉛フリーはんだであることを特徴とする電子機器の製造方法。
【請求項４０】
請求項２１から３７のいずれか１項に記載の電子機器の製造方法であって、前記鉛フリーはんだはＳｎを主成分として、Ｂｉ、Ａｇ、Ｃｕを含有することを特徴とする電子機器の製造方法。
【請求項４１】
請求項４０に記載の電子機器の製造方法であって、前記鉛フリーはんだはＳｎを主成分として、Ｂｉを５重量％以上２５重量％以下、Ａｇを１．５重量％以上３重量％以下、Ｃｕを１重量％以下含有することを特徴とする電子機器の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
本発明の目的は、Ｐｂフリーはんだ、例えばＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだによって、半導体装置と実装基板が高信頼性を有して接続された電子機器を提供することである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本願で開示される発明の一例は次の通りである。
基板と、Ｃｕ系リードを有し、前記Ｃｕ系リード上に表面層としてＳｎ―Ｂｉ系層が直接形成され、前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置と、前記基板と前記半導体装置を接続する鉛フリーはんだにより形成された半田接続部と、を有することを特徴とする電子機器である。
また、基板と、Ｆｅ―Ｎｉ系合金リードを有し、前記Ｆｅ―Ｎｉ系合金リード上にＳｎにＢｉを１重量％以上４重量％未満含有させたＳｎ―Ｂｉ系層が形成され、前記Ｆｅ―Ｎｉ系合金リードと前記Ｓｎ―Ｂｉ系層の間には他の金属層が形成されていない半導体装置と、前記基板と前記半導体装置を接続する鉛フリーはんだにより形成された半田接続部と、を有することを特徴とする電子機器である。また、基板と、Ｆｅ―Ｎｉ系合金リードを有し、前記Ｆｅ―Ｎｉ系合金リード上にＣｕ層が形成され、前記Ｃｕ層上に表面層としてＳｎ―Ｂｉ系層が形成され、さらに前記Ｓｎ―Ｂｉ系層におけるＢｉ含有量が１重量％以上４重量％未満である半導体装置と、前記基板と前記半導体装置を接続する鉛フリーはんだにより形成された半田接続部と、を有することを特徴とする電子機器である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
【実施例３】
本発明の電極構成は基板上の電極にも適用することができる。例えば、基板のはんだ付け性を向上させるためにはんだコートが効果的であるが、従来はＳｎ−Ｐｂはんだ、特にＳｎ−Ｐｂ共晶はんだ等のＰｂを含んだはんだを使用している。このため、コート用はんだのＰｂフリー化として、本発明のＳｎ−Ｂｉ層を用いることができる。また、通常、基板の電極はＣｕで形成されているため、Ｓｎ−Ａｇ−Ｂｉ系はんだを使用した場合に十分な接続強度を得ることができる。この構成を適用した例を示すが、回路基板であるガラスエポキシ基板上のＣｕパッド（Ｃｕ電極）に約５μｍ程度のＳｎ−８Ｂｉ層をローラーコートで作成した。このはんだ層を形成したために基板に対するぬれ性が向上し、且つ、接続強度も向上させることができた。
上記で説明した本発明にかかる実施例によれば、Ｐｂフリー材料として優れるＳｎ−Ａｇ−Ｂｉ系はんだに適する電極構造を実現することができる効果を奏する。また、本発明にかかる実施例によれば、リードフレーム等の電極に対して毒性の少ないＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだ合金を用いて十分な接続強度を有し、且つ安定な接続界面を得ることができるＰｂフリーはんだ接続構造体を実現することができる効果を奏する。また、本発明にかかる実施例によれば、毒性の少ないＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだ合金を用いて、電子部品、基板間の熱膨張係数の差、はんだ付け後の割基板作業、或いはプロービングテスト時の基板の反り、ハンドリング等によってはんだ接続部に発生する応力に耐え得る十分な接続強度を有し、且つ経時的にも安定な界面を得ることができるＰｂフリーはんだ接続構造体を備えた電子機器を実現することができる効果を奏する。
また、本発明にかかる実施例によれば、毒性の少ないＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだ合金を用いて、例えば２２０〜２４０℃での十分なぬれ性を確保して十分なフィレットを形成して十分な接続強度を有し、また耐ウィスカー性等も確保することができる。また、本発明にかかる実施例によれば、電子部品をＳｎ−Ａｇ−Ｂｉ系はんだではんだ付けすることにより、十分な接続強度を有する界面が得られ、且つ、実用上十分なぬれ性も確保することができる。またウィスカー性についても問題無い。従って、環境にやさしいＰｂフリーの電気製品を従来と同じ設備、プロセスを使用して実現することができる効果を奏する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明によれば、Ｐｂフリーはんだ、例えばＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだと高信頼性を有する接続が得られる半導体装置を提供することができる。
本発明によれば、Ｐｂフリーはんだ、例えばＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだによって、半導体装置と実装基板が高信頼性を有して接続された電子機器を提供することができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】削除
【補正の内容】