(57)【要約】【課題】利得可変範囲が大きく、低歪、低雑音の利得可変増幅器を提供する。【解決手段】利得可変増幅器１００を構成する単位増幅器（ＶＧＡ）１０２として、バイアス電流で利得の制御を行うｇｍ可変差動増幅器１０４を用いる。これを複数段直列に接続して大きな利得可変範囲を得る。少なくとも初段ＶＧＡ１の入力側に減衰器１０１を設けて信号を減衰させる。これにより、各ＶＧＡにおいて振幅歪みが発生することを防ぐ。低雑音化のため、減衰器には雑音を発生しない容量分圧減衰器１０１を用いる。利得可変増幅器１００には、所望の全体利得を得るため、最終段に利得固定増幅器１０３を必要に応じて設ける。【効果】この利得可変増幅器を、ポーラループ送信機の送信出力制御用の利得可変増幅器に用いると、歪み特性や雑音特性の大きな劣化を生じることなく、良好な送信出力制御機能を実現することができる。【選択図】　図１
2004120306.tif 000002
【特許請求の範囲】
【請求項１】
差動入力を有する利得可変の単位増幅器を複数個直列に接続して大きな利得可変範囲を得る多段構成の利得可変増幅器において、少なくとも初段の前記単位増幅器の入力側に低雑音減衰器を設けることを特徴とする利得可変増幅器。
【請求項２】
請求項１記載の利得可変増幅器において、
前記低雑音減衰器は、第１、第２および第３の容量から構成され、前記第１の容量の第１端子と前記第２の容量の第１端子間を差動入力端子とし、前記第１の容量の第２端子と前記第２の容量の第２端子間に前記第３の容量を設けると共に、前記第１及び第２の容量の前記第２端子間を差動出力端子とする容量分圧減衰器であることを特徴とする利得可変増幅器。
【請求項３】
請求項１または請求項２に記載の利得可変増幅器において、
最終段に利得固定増幅器を更に設けることを特徴とする利得可変増幅器。
【請求項４】
請求項１〜３のいずれかに記載の利得可変増幅器において、
前記単位増幅器は、ｇｍ可変差動増幅器を含むことを特徴とする利得可変増幅器。
【請求項５】
請求項４に記載の利得可変増幅器において、
前記ｇｍ可変差動増幅器は、第１のトランジスタのコレクタと電源の間に第１の負荷抵抗を設け、第２のトランジスタのコレクタと前記電源の間に第２の負荷抵抗を設け、前記第１のトランジスタのエミッタと前記第２のトランジスタのエミッタ同士を結合し、結合された前記エミッタとグランドの間に可変電流源を設け、前記第１のトランジスタのベースと前記第２のトランジスタのベースとの間を差動入力端子とし、前記第１のトランジスタのコレクタと前記第２のトランジスタのコレクタとの間を差動出力端子とする差動増幅器であることを特徴とする利得可変増幅器。
【請求項６】
請求項４に記載の利得可変増幅器において、
前記ｇｍ可変差動増幅器は、第１のトランジスタのコレクタと電源の間に第１の負荷抵抗を設け、第２のトランジスタのコレクタと前記電源の間に第２の負荷抵抗を設け、前記第１のトランジスタのエミッタとグランドの間に第１のダイオードを設け、前記第２のトランジスタのエミッタとグランドの間に第２のダイオードを設け、前記第１のトランジスタのベースと前記第２のトランジスタのベースとの間を差動入力端子とし、前記第１のトランジスタのコレクタと前記第２のトランジスタのコレクタとの間を差動出力端子とする差動増幅器であることを特徴とする利得可変増幅器。
【請求項７】
位相が互いに９０°異なる第１及び第２の入力信号と中間周波電圧発振器の出力信号とを入力として変調信号を出力する直交変調器と、
振幅比較器を用いた振幅ループと、
位相比較器を用いた位相ループと
電力増幅器の出力を結合器を介して検出した帰還信号を中間周波帯に周波数変換して中間周波信号を出力するダウンコンバートミクサとを有し、
前記振幅ループは、前記振幅比較器が一方の入力端子に接続される前記変調信号と他方の入力端子に接続される前記中間周波信号との振幅成分を比較して、前記変調信号の振幅と前記中間周波信号の振幅とが等しくなるように前記電力増幅器の制御端子に第１のループフィルタを介して帰還をかけるように構成され、
前記位相ループは、前記位相比較器が一方の入力端子に接続される前記変調信号と他方の入力端子に接続される前記中間周波信号との位相成分を比較して、前記変調信号の位相と前記中間周波信号の位相とが等しくなるように第２ループフィルタを介して送信電圧制御発振器に入力することにより前記送信電圧制御発振器に位相変調をかけた送信信号を電力増幅器に入力するように構成され、
前記電力増幅器により前記送信信号を増幅してアンテナから送信するポーラループ送信機において、
前記ダウンコンバータトミクサの出力と前記振幅比較器の他方の入力端子との間に請求項１〜６のいずれかに記載の利得可変増幅器を、前記電力増幅器の送信出力を制御する送信出力制御用利得可変増幅器として設けたことを特徴とするポーラループ送信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は利得可変増幅器に係り、特に通信用半導体集積回路に好適な利得可変増幅器に関する。
【０００２】
【従来の技術】
従来、この種の利得可変増幅器としては、例えば図２に示すようなｇｍ可変差動増幅器を構成ブロックとして用いる利得可変増幅器が知られている（例えば、非特許文献１参照。）。
【０００３】
ここで、ｇｍ可変差動増幅器とは、トランジスタのｇｍがバイアス電流に比例することを利用し、バイアス電流で利得の制御を行う利得可変増幅器のことである。
【０００４】
以下、図２に示す従来の利得可変増幅器２００について説明する。同図（ａ）は利得可変の単位増幅器（以下、単位増幅器と言う）を３段直列接続した利得可変増幅器のブロック回路図であり、同図（ｂ）は各段を構成する単位増幅器の回路図である。
【０００５】
一般に利得可変増幅器は、図２（ａ）に示すように１段の単位増幅器（ＶＧＡ）２０２だけでは利得可変範囲に限界があるため、これを複数段（図２の例ではＶＧＡ１〜ＶＧＡ３の３段）直列に接続することにより大きな利得可変範囲を得るように構成している。各単位増幅器２０２は、同図（ｂ）に示すようにトランジスタＱ１，Ｑ２のエミッタ同士を結合し、トランジスタＱ１，Ｑ２のベースを入力端子とする差動対トランジスタに対して、可変電流源２０５によりバイアス電流を供給するｇｍ可変差動増幅器２０４で構成される。ｇｍ可変差動増幅器２０４の利得の制御は、可変電流源２０５の電流値を制御することにより行われる。
【０００６】
なお、図２（ａ）において、Ｃは直流（ＤＣ）電流カットのための容量、ＩＮは利得可変増幅器２００の入力信号、ＯＵＴは出力信号である。また、同図（ｂ）において、ｉｎはｇｍ可変差動増幅器２０４の入力信号、ｏｕｔは出力信号、Ｖｃｃはｇｍ可変差動増幅器の電源電圧であり、Ｖｂｉａｓは差動対トランジスタＱ１，Ｑ２の各ベースにそれぞれ抵抗Ｒ１，Ｒ２を介してバイアス電流を与えるバイアス電源電圧である。抵抗ＲＬ１，ＲＬ２は、差動対トランジスタＱ１，Ｑ２の負荷抵抗である。
【０００７】
【非特許文献１】
山脇他「２．７ボルト　ジーエスエム　アールエフ　トランシーバー　アイシー」、１９９７年、第３２巻、第１２号、国際電気電子学会、固体電子回路部門誌、（Ｙａｍａｗａｋｉ　ｅｔ　ａｌ．，　“Ａ　２．７‐Ｖ　ＧＳＭ　ＲＦ　ＴＲＡＮＣＥＩＶＥＲ　ＩＣ，”　ｉｎ　ＩＥＥＥ　ＪＯＵＲＮＡＬ　ＯＦ　ＳＯＬＩＤ‐ＳＴＡＴＥ　ＣＩＲＣＵＩＴＳ，　ＶＯＬ．　３２，　Ｎｏ．　１２，　ＤＥＣＥＭＢＥＲ　１９９７）
【非特許文献２】
ケニントン，ピーター・Ｂ．著、「高線形性ＲＦ増幅器の設計」、アーテック　ハウス株式会社、１９７９年、ｐ．１６１−１６３（Ｋｅｎｉｎｇｔｏｎ，　Ｐｅｔｅｒ　Ｂ．，“Ｈｉｇｈ　Ｌｉｎｅａｒｉｔｙ　ＲＦ　Ａｍｐｌｉｆｉｅｒ　Ｄｅｓｉｇｎ”，　ＡＲＴＥＣＨ　ＨＯＵＳＥ，　ＩＮＣ．　１９７９，　ｐｐ．１６１−１６３）
【０００８】
【発明が解決しようとする課題】
図２に示した従来回路では、利得可変増幅器を構成する各ｇｍ可変差動増幅器の非線形性のために、大きな信号が入力された場合には、振幅歪みが発生するという点について考慮がなされていなかった。このため、大入力信号時でも低歪みかつ低雑音を満足する利得可変増幅器を得ることができなかった。
【０００９】
そこで、本発明の目的は、大きな信号が入力された場合でも、振幅歪みが生じないで良好な低雑音特性を有する利得可変増幅器を提供することにある。
【００１０】
また、この低雑音特性を有する利得可変増幅器を用いて歪み特性や雑音特性の大きな劣化を生じることなく良好な送信出力制御機能を有するポーラループ送信機を提供することも本発明の目的の一つである。
【００１１】
【課題を解決するための手段】
本発明に係る利得可変増幅器は、少なくとも初段の単位増幅器（ＶＧＡ）の入力側に減衰器を設けたことを特徴とするものである。減衰器を、少なくとも初段ＶＧＡの入力側に設けたことにより、雑音の影響が大きい初段ＶＧＡの入力信号を減衰させるので、初段ＶＧＡにおいて振幅歪みが発生するのを防ぐことができる。この場合、減衰器には雑音を発生しない容量分圧減衰器を用いれば低雑音化のために好適である。また、必要に応じて、全体利得の不足を補うため、最終段に利得固定増幅器を設けることができる。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、添付図面を参照しながら詳細に説明する。
【００１３】
＜実施形態１＞
図１に、本発明に係る利得可変増幅器の第１の実施形態を示す。同図（ａ）は利得可変増幅器のブロック回路図であり、同図（ｂ）は単位増幅器の回路図である。同図（ａ）に示したように、本実施形態では、単位増幅器（ＶＧＡ）を従来例と同様にＶＧＡ１〜ＶＧＡ３の３段直列接続としている点は同じであるが、各ＶＧＡの入力部にはＤＣ電流カットも兼ねた容量分圧減衰器１０１を設け、最終段には利得固定増幅器（ＦＩＸ−ＡＭＰ）１０３を設けている点が従来例のブロック構成と相違する。利得固定増幅器１０３としては、例えばエミッタ接地増幅器を用いることができる。
【００１４】
また、各ＶＧＡの回路構成は、同図（ｂ）に示すように、従来例と同様の構成のｇｍ可変差動増幅器１０４を用いているが、ｇｍ可変差動増幅器の出力部に、トランジスタＱ３，Ｑ４と電流源１０７，１０８からなる後段回路を駆動するためのエミッタフォロワ増幅器１０６を設けている点が従来例の単位増幅器の構成と相違する。一般に、エミッタフォロワ増幅器は周波数特性、歪み特性が良好で、入力インピーダンスが高く、出力インピーダンスが低いという特性を有し、インピーダンスマッチング用にも用いられ、後段回路を駆動するのに適している。
【００１５】
ｇｍ可変差動増幅器１０４は、可変電流源１０５により供給されるバイアス電流に比例してトランジスタＱ１，Ｑ２からなる差動対のｇｍが変化するのを利用して利得の制御を行う。
【００１６】
利得可変増幅器１００を構成するＶＧＡ１〜ＶＧＡ３の各入力に減衰器１０１を設けて、各ＶＧＡに入る信号を減衰させる構成としたことにより、各ＶＧＡにおいて振幅歪みが発生することを防いでいる。ここで、減衰器１０１として容量分圧減衰器を用いたのは、低雑音化のためであり、容量分圧減衰器では雑音を発生しないからである。これに対して、抵抗を用いた減衰器では雑音が発生し、高周波低雑音用途には使えない。また、固定減衰器でなく、入力に応じて電気的に可変制御する可変減衰器を用いることも考えられたが、抵抗、トランジスタ、ダイオード及び電流源等、多数の回路素子を必要として構成が複雑となる上に、要求される高周波低雑音特性を満足することが難しく、実用的ではなかった。さらに、後述する第３及び第４の実施形態のポーラループ通信機の送信出力制御用利得可変増幅器に使用するには、可変減衰器を用いた場合、雑音及び利得の両方の制御がより一層難しくなるので、結局、固定減衰量の容量分圧減衰器を用いるのが最適である。もちろん、高周波領域で低雑音の固定減衰器が他にあれば使用できることは言うまでもない。
【００１７】
また、利得固定増幅器１０３を最終段に設けるのは、所望の全体利得を得るためである。なお、ｇｍ可変差動増幅器は大きな消費電流を必要とするので、最終段を固定増幅器とする構成は、全て利得可変増幅器で構成した場合に比べて、消費電力が少なくなる点で有利である。
【００１８】
以上により、図１に示した本実施形態の構成は、可変範囲が大きく、低歪な利得可変増幅器を実現できる。
【００１９】
本実施形態では、減衰器１０１を各ＶＧＡの入力に全て設けた例を示したが、雑音の影響は初段がもっとも大きいので、初段に入れるだけでも低雑音の効果がある。勿論、初段と、後段のいずれかのＶＧＡの入力に設けても良い。なお、各段のＶＧＡの入力に設けた方が、前段で発生した雑音を段間の減衰器が減衰させるので、全体利得が同じでも低雑音化の点で有利である。
【００２０】
本実施形態では、バイポーラトランジスタによる構成を説明したが、ここで、ＭＯＳ電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：以下、単にＭＯＳトランジスタと呼ぶ）によっても同様に利得可変増幅器を構成できることを述べる。
図１１は、図１（ｂ）で示したｇｍ可変差動増幅器と、ｇｍ可変差動増幅器の出力部の増幅器とを、ＭＯＳトランジスタで構成したＶＧＡを示す回路構成図である。
【００２１】
ＭＯＳトランジスタのｇｍはバイアス電流の平方根に比例するので、バイアス電流で利得の制御を行うｇｍ可変差動増幅器をＭＯＳトランジスタを用いて実現することができる。図１１に示すようにｇｍ可変差動増幅器１０４Ｍは、ソース同士を結合したＭＯＳトランジスタＭ１，Ｍ２を、図１に示したｇｍ可変差動増幅器１０４のエミッタ同士を結合したトランジスタＱ１，Ｑ２と置き換えれば構成できる。このように、ＭＯＳトランジスタで構成したｇｍ可変差動増幅器１０４Ｍの利得の制御は、バイポーラトランジスタで構成したｇｍ可変差動増幅器１０４と同様に、可変電流源１０５の電流値を制御することで行われる。
【００２２】
また、各ＶＧＡの出力に設ける後段回路を駆動するためのソースフォロワ増幅器１０６Ｍも、図１のエミッタフォロワ増幅器１０６のトランジスタＱ３，Ｑ４の代わりにＭＯＳトランジスタＭ３，Ｍ４と置き換えれば構成できる。ここでは図示しないが、最終段の固定利得増幅器１０３も、ＭＯＳトランジスタで構成できることは言うまでもない。例えば、ソース接地の増幅器でよい。
【００２３】
このようにＭＯＳトランジスタにより構成したＶＧＡ１〜ＶＧＡ３と、各ＶＧＡの入力部に設けた容量分圧減衰器と、最終段の固定利得増幅器を用いて、図１（ａ）の利得可変増幅器を構成しても、バイポーラトランジスタで構成した場合と同様に、可変範囲が大きく、低歪な利得可変増幅器を実現できる。
【００２４】
＜実施形態２＞
図３は、本発明に係る利得可変増幅器の第２の実施形態を示す単位増幅器の回路図である。利得可変増幅器のブロック回路図は第１の実施形態で示した図１（ａ）と同じ構成であり、本実施形態では単位増幅器（ＶＧＡ）の構成が第１の実施形態と相違する。
【００２５】
すなわち、各単位増幅器１０２の入力に容量分圧減衰器１０１を設け、最終段に利得固定増幅器１０３を設けるブロック構成は同じであるが、図３に示したように、各単位増幅器１０２の回路構成として、ｇｍ可変差動増幅器３０４と、ｇｍ可変差動増幅器３０４の利得を制御するカレントミラー回路３０７と、次段を駆動するためのエミッタフォロワ増幅器１０６とからなる単位増幅器を用いている点が相違する。なお、比較し易いように本実施形態においても、ＶＧＡ１からＶＧＡ３の３段構成として説明する。
【００２６】
第１の実施形態と同様に各ＶＧＡの出力側には、後段回路を駆動するため、エミッタフォロワ増幅器１０６を設け、所望の全体利得を得るため最終段に利得固定増幅器１０３を設けている。
【００２７】
本実施形態におけるｇｍ可変差動増幅器３０４は、図３に示すようにトランジスタＱ１からなるシングル増幅器と、トランジスタＱ２からなるシングル増幅器とを２つ並べて差動化し、トランジスタＱ１，Ｑ２の各エミッタにダイオードＤ１，Ｄ２を挿入した回路構成である。ｇｍ可変差動増幅器３０４の利得の制御は、可変電流源３０８、抵抗Ｒ３、トランジスタＱ５、及びダイオードＤ３から構成されるカレントミラー回路３０７を介した電流制御により行われる。
【００２８】
ｇｍ可変差動増幅器３０４のエミッタに挿入されたダイオードＤ１，Ｄ２は、回路の線形性を改善させる効果を持つ。すなわち、エミッタにダイオードＤ１，Ｄ２を挿入すると、増幅用トランジスタＱ１，Ｑ２のベース−エミッタ間にかかる信号の振幅が半分となるため、振幅歪みを受けにくくなる。このため線形性が改善される。
【００２９】
このｇｍ可変差動増幅器３０４を、利得可変増幅器１００の単位増幅器１０２として用いることにより、図１（ｂ）に示したｇｍ可変差動増幅器１０４を用いる場合に比べて、振幅歪みの発生を防ぐために必要な初段減衰器ＶＧＡ１の減衰量を小さくすることができる。このため、所望の全体利得を得るのに必要な最終段の固定利得増幅器１０３の利得を小さくすることができる。多段増幅器では前段で発生した雑音が後段で増幅されるため、このようにして最終段利得を小さくすることにより、利得可変増幅器１００の出力雑音を、より小さくすることができる。
【００３０】
なお、ダイオードＤ１，Ｄ２としては、コレクタ・ベース間を接続したダイオード接続のバイポーラトランジスタを用いても良いし、他の拡散ダイオードを用いても良い。
【００３１】
したがって、本実施形態により、可変範囲が大きく、低歪みで、第１の実施形態よりも低雑音な利得可変増幅器を実現できる。
【００３２】
＜実施形態３＞
本発明に係る利得可変増幅器を用いた第３の実施形態について述べる。本実施形態は、第１の実施形態で示した図１の利得可変増幅器を、ポーラループ送信機のための送信出力制御用利得可変増幅器として使用する場合である。
【００３３】
ポーラループ方式は、振幅と位相に情報を持つ信号を扱う送信機に適用可能な電力増幅器（ＰＡ）の線形補償方式である。図４に、従来のポーラループ送信機の構成を示す。ポーラループ送信機は、位相比較器４１３を用いた位相ループと振幅比較器４１０を用いた振幅ループより構成される。図４中に示した太線は、振幅ループを示している。
【００３４】
９０°位相差を持つＩ，Ｑ信号と、中間周波電圧制御発振器（ＩＦＶＣＯ）４０８の出力を入力とし、ＩＦ帯の変調信号を出力する直交変調器４０９からの出力信号は、振幅比較器４１０と位相比較器４１３のそれぞれの正相入力端子に入力される。一方、電力増幅器４０１の出力を、結合器４０２を介して検出した帰還信号は減衰器４０３を通って、ＲＦ局部発振器４０５の発振信号と、ダウンコンバートミクサ４０４にて、ＩＦ帯に周波数変換された後、振幅比較器４１０と位相比較器４１３のそれぞれの逆相端子に入力される。位相比較器４１３では両者の信号の位相を比較し、それらが等しくなるように電圧制御発振器４１５の制御端子に帰還をかける。これにより、ＩＦ帯からＲＦ帯への周波数変換を行うとともに、送信信号に位相変調をかけることができる。
【００３５】
一方、振幅比較器４１０では両者の信号の振幅を比較し、それらが等しくなるように電力増幅器４０１の制御端子に帰還をかける。これにより、電圧制御発振器（ＴＸＶＣＯ）４１５が出力する位相変調のかかった一定振幅のＲＦ信号に振幅変調をかけることができる。
【００３６】
このようして、ポーラループ送信機は位相方向と振幅方向に情報を持つ信号を歪みなくアンテナ（ＡＮＴ）から送信することができる。なお、ループフィルタ４１１は振幅比較器４１０の出力を電力増幅器４０１の制御のための信号に、ループフィルタ４１４は位相比較器４１３の出力を、電圧制御発振器４１５を制御するための信号に変換するための低域通過フィルタである。
【００３７】
このようなポーラループ送信機に関しては、例えば、非特許文献２に記載されている。
【００３８】
振幅ループは、直交変調器４０９からの信号の振幅とダウンコンバートミクサ４０４からの帰還信号の振幅とが等しくなるように動作する。
そこで、本実施形態では、図５に示すように、振幅ループの帰還パスに送信出力制御用の利得可変増幅器４０６を設け、その利得を制御することにより、電力増幅器４０１の出力レベルを制御しようとするものである。すなわち、ポーラループ送信機の送信出力を制御することができるようになる。ここで、図６に利得可変増幅器４０６の利得Ｇと電力増幅器（ＰＡ）４０１の出力レベルの関係を示す。図６より、電力増幅器４０１の出力（以下、ＰＡ出力という）が大きい場合には利得可変増幅器４０６の利得Ｇは小さく、ＰＡ出力が小さい場合には利得可変増幅器の利得Ｇは大きいという関係が必要である。
【００３９】
したがって、ポーラループ送信機の送信出力を制御する場合、利得可変増幅器４０６には次のような特性が必要となる。
【００４０】
（１）送信出力制御を行うために大きな可変範囲が要求される。
（２）振幅方向に情報を持つ信号を歪なく送信するために高い線形性が要求される。
（３）低利得時に電力増幅器からの大信号を受ける必要がある。このため、低利得時には特に高い線形性が要求される。
（４）携帯端末用途では、電力増幅器の出力における受信帯域雑音に関する仕様が厳しく、利得可変増幅器には低雑音な特性が要求される。
【００４１】
以下、利得可変増幅器４０６の線形性の仕様が、０．１ｄＢ−ＩＣＰ（Ｉｎｐｕｔ　Ｃｏｍｐｒｅｓｓｉｏｎ　Ｐｏｉｎｔ）で規定されている場合を例として、その具体的設計について述べる。ここで、０．１ｄＢ−ＩＣＰとは増幅器の入力信号レベルを上げた場合に、回路の非線形性により利得が０．１ｄＢ変化する入力信号レベルのことである。
【００４２】
利得可変増幅器４０６として、図１に示した利得可変増幅器１００を用いる。この利得可変増幅器１００を構成する単位増幅器１０２で用いるｇｍ可変差動増幅器１０４の入力歪み特性は、バイアス電流を変えて利得を変えても変化せず、ＩＣＰが利得に依存しないことが理論的に知られている。
【００４３】
図７は、ｇｍ可変差動増幅器１０４の利得ＡＧの入力信号レベルＳＩＮに対する依存性を示すシミュレーション結果である。制御電流（可変電流源１０５の電流）を変えて利得をいろいろな値に設定した場合の特性を示している。図７において、黒三角の記号はｇｍ可変差動増幅器１０４の、０．１ｄＢ−ＩＣＰの位置を示している。ｇｍ可変差動増幅器１０４の０．１ｄＢ−ＩＣＰは、−２８ｄＢｍであり、０．１ｄＢ−ＩＣＰは利得を変えてもあまり変化しないことが分かる。
【００４４】
図８に、利得可変増幅器１００全体のレベルダイアグラムの入力ＩＮから出力ＯＵＴまでの設計例を示す。利得可変増幅器１００は、図１に示すようにＶＧＡ１〜ＶＧＡ３の各入力側に容量分圧減衰器１０１が設けられている。図８では、この減衰器１０１のブロックをＶＧＡ１側から順にＡＴＴ１〜ＡＴＴ３で表わしている。
【００４５】
図８のレベルダイアグラムは、各ブロックの入力信号レベルＳｉｎを示したものである。図５に示したポーラループ送信機において、ＰＡ出力が最も大きい実使用最低利得時と、ＰＡ出力が最も小さい実使用最大利得時のレベルダイアグラムを示している。すでに述べたようにｇｍ可変差動増幅器１０４のＩＣＰは利得を上げても劣化しない。また、図６に示した関係から、送信出力制御では利得可変増幅器４０６の利得を上げる場合には同じ大きさだけ入力信号レベルが小さくなる。このため、実使用最低利得時において振幅歪を生じないようにゲイン配分を決めておけば、振幅ループが正常に動作している場合には、利得を上げても振幅歪みは発生しない。
【００４６】
そこで、初段減衰器ＡＴＴ１の減衰量は、電力増幅器４０１からの大信号を受ける最低利得時において、初段ＶＧＡ１の入力信号レベルが初段ＶＧＡ１の０．１ｄＢ−ＩＣＰ（図８中に、×で示した位置の利得）より小さくなるように設定される。
【００４７】
次段以後のＶＧＡにおいても、実使用最低利得時において、各ＶＧＡの入力信号レベルがそれぞれの０．１ｄＢ−ＩＣＰよりも小さくなるように、それぞれの減衰器ＡＴＴ２，ＡＴＴ３の減衰量が決定される。そして最終段の利得固定増幅器ＦＩＸ−ＡＭＰにより、所望の全体利得を得る。多段増幅器では前段で発生した雑音が後段で増幅されるため、低雑音化のためには最終段利得を小さくすることが有効である。そこで、各ＶＧＡの入力信号レベルＳｉｎが各ＶＧＡの０．１ｄＢ−ＩＣＰ（×で示した位置の利得）よりも僅かに小さくなるように各減衰器の減衰量を決定し、後段利得をなるべく小さくするように設計する。
【００４８】
本実施形態では、ポーラループ送信機に対して、歪み特性の大きな劣化を生じることなく、良好な送信出力制御機能を実現することができる。
【００４９】
＜実施形態４＞
本発明に係る利得可変増幅器を用いた第４の実施形態について述べる。本実施形態は、第２の実施形態で示した図３の利得可変増幅器を、図５に示した構成のポーラループ送信機のための送信出力制御用利得可変増幅器として使用する場合である。
【００５０】
以下、第３の実施形態と同様に、利得可変増幅器４０６の線形性の仕様が０．１ｄＢ−ＩＣＰで規定されている場合を例として、その具体的設計について述べる。図３の利得可変増幅器の各単位増幅器ＶＧＡ１〜ＶＧＡ３を構成するｇｍ可変差動増幅器３０４の入力歪み特性は、バイアス電流を変えて利得を変えても変化せず、ＩＣＰが利得に依存しないことが理論的に知られている。図９はｇｍ可変差動増幅器３０４の利得ＡＧの入力信号レベルＳＩＮに対する依存性を示すシミュレーション結果である。制御電流（カレントミラー回路３０７の可変電流源３０８からトランジスタＱ５のコレクタに供給される電流ＩＣ）を変えて利得をいろいろな値に設定した場合の特性を示している。なお、信号源抵抗ＲＳＧは５０Ωとして求めた。図９において、黒三角の記号はｇｍ可変差動増幅器３０４の０．１ｄＢ−ＩＣＰの位置を示している。電流ＩＣが大きく利得が高い状態では、入力側の歪みと出力側の歪みが打ち消し合うために０．１ｄＢ−ＩＣＰはやや高い値をとるが、利得を低くすると０．１ｄＢ−ＩＣＰは一定値（−１９．２ｄＢｍ）に漸近する。
【００５１】
図１０に、利得可変増幅器全体のレベルダイアグラムの設計例を示す。レベルダイアグラムは、各ブロックの入力信号レベルＳｉｎを示したものである。ＰＡ出力が最も大きい実使用最低利得時と、ＰＡ出力が最も小さい実使用最大利得時のレベルダイアグラムを示している。すでに述べたように、ｇｍ可変差動増幅器３０４のＩＣＰは利得を上げても劣化しない。また、ポーラループ送信機の送信出力制御では、利得可変増幅器４０６の利得を上げる場合には、図６に示した関係から同じ大きさだけ入力信号レベルが小さくなる。このため、前述した第３の実施形態と同様に、実使用最低利得時において振幅歪を生じないようにゲイン配分を決めておけば、振幅ループが正常に動作している場合には、利得を上げても振幅歪みは発生しない。
【００５２】
そこで、初段減衰器ＡＴＴ１の減衰量は、電力増幅器４０１からの大信号を受ける実使用最低利得時において、初段ＶＧＡ１の入力信号レベルが初段ＶＧＡ１の０．１ｄＢ−ＩＣＰ（図１０中に、×で示した位置の利得）より小さくなるように設定される。
【００５３】
次段以後のＶＧＡ２，ＶＧＡ３においても、実使用最低利得時において、各ＶＧＡの入力信号レベルがそれぞれの０．１ｄＢ−ＩＣＰ（×で示した位置の利得）よりも小さくなるようにそれぞれの入力側の減衰器ＡＴＴ２，ＡＴＴ３の減衰量が決定される。そして最終段の利得固定増幅器（ＦＩＸ−ＡＭＰ）３０３により、所望の全体利得を得る。多段増幅器では前段で発生した雑音が後段で増幅されるため、低雑音化のためには最終段利得を小さくすることが有効である。そこで各ＶＧＡの入力信号レベルＳｉｎが各ＶＧＡの０．１ｄＢ−ＩＣＰよりも僅かに小さくなるように各減衰器ＡＴＴ１〜ＡＴＴ３の減衰量を決定し、後段利得をなるべく小さくするように設計する。
【００５４】
ｇｍ可変差動増幅器３０４は、ｇｍ可変差動増幅器１０４に比べて０．１ｄＢ−ＩＣＰが約９ｄＢ高いため、利得可変増幅器の初段減衰器ＶＧＡ１の減衰量を約９ｄＢ小さくすることができる。このため、所望の全体利得を得るのに必要な最終段利得を小さくすることができ、ｇｍ可変差動増幅器１０４を用いる第３の実施形態の場合に比べて低雑音な特性を実現することができる。
【００５５】
本実施形態でも、ポーラループ送信機に対して、歪み特性や雑音特性の大きな劣化を生じることなく、良好な送信出力制御機能を実現することができる。
【００５６】
以上、本発明の好適な実施の形態について説明したが、本発明は上記実施の形態で示した構成に限定されるものではなく、本発明の精神を逸脱しない範囲内において、種々の設計変更をなし得ることは勿論である。
【００５７】
【発明の効果】
本発明によれば、可変範囲が大きく、低歪、低雑音の利得可変増幅器を実現することができる。このため、ポーラループ方式など、振幅成分に対する負帰還ループを有する線形送信機に対して、良好な送信出力制御機能を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る利得可変増幅器の第１の実施形態を示す図であり、（ａ）は利得可変増幅器のブロック回路図、（ｂ）は単位増幅器の回路図。
【図２】従来の利得可変増幅器を示す図であり、（ａ）は利得可変増幅器のブロック回路図であり、（ｂ）は単位増幅器の回路図。
【図３】本発明に係る利得可変増幅器の第２の実施形態を示す単位増幅器の回路図。
【図４】従来のポーラループ送信機の構成を示すブロック回路図。
【図５】本発明に係る利得可変増幅器を用いた第３の実施形態を示す図であり、送信出力制御機能を有するポーラループ送信機を示すブロック回路図。
【図６】図５の回路構成で用いる送信出力制御用利得可変増幅器の利得とＰＡ出力レベルの関係を示す図。
【図７】図１に示したｇｍ可変差動増幅器の利得の入力信号レベル（ＳＩＮ）に対する依存性をシミュレーションにより求めた特性線図。
【図８】第３の実施形態で用いる送信出力制御用の利得可変増幅器のレベルダイアグラムの設計例を示す図。
【図９】図３に示したｇｍ可変差動増幅器の利得の入力信号レベル（ＳＩＮ）に対する依存性をシミュレーションにより求めた特性線図。
【図１０】第４の実施形態で用いる送信出力制御用の利得可変増幅器のレベルダイアグラムの設計例を示す図。
【図１１】図１で示したｇｍ可変差動増幅器と、その出力部の増幅器とを、ＭＯＳトランジスタで構成した場合の回路構成図。
【符号の説明】
１００，２００…利得可変増幅器、１０１…容量分圧減衰器、１０２，２０２…利得可変増幅器を構成する単位増幅器（ＶＧＡ）、１０３…利得固定増幅器（ＦＩＸ−ＡＭＰ）、１０４，１０４Ｍ，２０４…ｇｍ可変差動増幅器、１０５，２０５，３０８…可変電流源、１０６…エミッタフォロワ増幅器、１０６Ｍ…ソース１０７フォロワ増幅器、１０８…定電流源、３０７…カレントミラー回路、４０１…電力増幅器（ＰＡ）、４０２…結合器、４０３…減衰器、４０４…ダウンコンバートミクサ、４０５…ＲＦ局部発振器、４０６…送信出力制御用利得可変増幅器、４０８…中間周波電圧制御発振器（ＩＦＶＣＯ）、４０９…直交変調器、４１０…振幅比較器、４１１，４１４…ループフィルタ、４１５…送信用電圧制御発振器（ＴＸＶＣＯ）、ＡＧ…ｇｍ可変差動増幅器の利得、Ｄ１〜Ｄ３…ダイオード、ＩＮ…利得可変回路の入力信号、ｉｎ…単位増幅器の入力信号、ＯＵＴ…利得可変増幅器の出力、ｏｕｔ…単位増幅器の出力信号、Ｑ１〜Ｑ５…バイポーラトランジスタ、Ｒ１〜Ｒ３…抵抗、ＲＬ１，ＲＬ２…負荷抵抗、Ｓｉｎ…ｇｍ可変差動増幅器の入力信号レベル、Ｍ１〜Ｍ４…バイポーラトランジスタ、Ｖｂｉａｓ…バイアス電源電圧、Ｖｃｃ…電源電圧。
【図１】
2004120306.tif 000003
【図２】
2004120306.tif 000004
【図３】
2004120306.tif 000005
【図４】
2004120306.tif 000006
【図５】
2004120306.tif 000007
【図６】
2004120306.tif 000008
【図７】
2004120306.tif 000009
【図８】
2004120306.tif 000010
【図９】
2004120306.tif 000011
【図１０】
2004120306.tif 000012
【図１１】
2004120306.tif 000013