【手続補正書】
【提出日】平成15年7月2日(2003.7.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
二次元のマトリクス状に配列された複数の表示画素電極と、前記複数の表示画素電極の各々に対応して設けられ、かつ第１，第２の二つの入出力端子及び制御信号入力端子の３個の端子を有し、該第１の入出力端子が対応する前記複数の表示画素電極の一つに接続された複数のスイッチング素子と、前記複数の表示画素電極を行単位で走査する信号を供給する複数の走査用信号線と、前記複数の表示画素電極の各々に対応して設けられ、一方の入力端子が、対応する前記複数の走査用信号線の一つに接続され、出力端子が、対応する前記複数の表示画素電極に接続された前記複数のスイッチング素子の制御信号入力端子の一つに接続された複数の２入力ＡＮＤ回路と、前記行単位走査で同時にアドレスされる前記複数の表示画素電極に接続されている前記複数のスイッチング素子の前記第２の入出力端子の各々に接続される複数の表示信号線と、前記行単位走査で同時にアドレスされる前記複数の表示画素電極に対応して設けられている、複数の２入力ＡＮＤ回路の他方の入力端子の各々に接続された複数の画素選択用信号線とを備えた画像表示素子。
【請求項２】
二次元のマトリクス状に配列され、かつ異なる複数のものから構成される複数のグル−プに分けられた複数の表示画素電極と、前記複数の表示画素電極の各々に対応して設けられ、かつ第１，第２の二つの入出力端子及び制御信号入力端子の３個の端子を有し、該第１の入出力端子が対応する前記複数の表示画素電極の一つに接続された複数のスイッチング素子と、前記複数の表示画素電極を行単位で走査する信号を供給する複数の走査用信号線と、前記複数の表示画素電極グル−プの各々に対応して設けられ、一方の入力端子が、対応する前記複数の走査用信号線の一つに接続され、出力端子が、対応する前記複数の表示画素電極グル−プの同一グル−プに属する前記複数の表示画素電極に接続される前記複数のスイッチング素子の制御信号入力端子に共通に接続された複数の２入力ＡＮＤ回路と、前記行単位走査で同時にアドレスされる前記複数の表示画素電極に接続されている前記複数のスイッチング素子の前記第２の入出力端子の各々に接続される複数の表示信号線と、前記行単位走査で同時にアドレスされる前記複数の表示画素電極グル−プに対応して設けられている、複数の２入力ＡＮＤ回路の他方の入力端子の各々に接続された複数の画素選択用信号線とを備えた画像表示素子。
【請求項３】
二次元のマトリクス状に配列された複数の表示画素電極と、前記複数の表示画素電極の各々に対応して設けられ、かつ第１，第２の二つの入出力端子及び制御信号入力端子の３個の端子を有し、該第１の入出力端子が対応する前記複数の表示画素電極の一つに接続された複数のスイッチング素子と、前記複数の表示画素電極を行単位で走査する信号を供給する複数の走査用信号線と、前記複数の表示画素電極の各々に対応して設けられ、一方の入力端子が、対応する前記複数の走査用信号線の一つに接続され、出力端子が、対応する前記複数の表示画素電極に接続された前記複数のスイッチング素子の制御信号入力端子の一つに接続された複数の２入力ＡＮＤ回路と、前記行単位走査で同時にアドレスされる前記複数の表示画素電極に接続されている前記複数のスイッチング素子の前記第２の入出力端子の各々に接続される複数の表示信号線と、前記行単位走査で同時にアドレスされる前記複数の表示画素電極に対応して設けられている、複数の２入力ＡＮＤ回路の他方の入力端子の各々に接続された複数の画素選択用信号線と、前記複数の表示信号線に表示信号を供給する入力信号生成回路と、前記複数の走査用信号線を順次及びランダムにアドレスする走査用電圧を供給する第１のデコ−ダ手段と、前記第１のデコ−ダ手段によりアドレスされた前記複数の走査用信号線に対応する前記複数の２入力ＡＮＤ回路の内の、所望するものをランダムにアドレスする信号を出力する第２のデコ−ダ手段と備えた画像表示装置。
【請求項４】
二次元のマトリクス状に配列された複数の表示画素と、該複数の表示画素の特定の一部を選択するための表示画素選択手段と、該表示画素選択手段によって選択された前記特定の一部の表示画素に、表示情報を入力するための表示情報入力手段と、該表示画素には、該表示情報を記憶し表示するための画像表示手段とを有する画像表示装置において、
前記表示画素選択手段は、前記二次元マトリクスの行方向、列方向にそれぞれ設けられており、前記複数の表示画素には、前記行方向及び列方向の前記表示画素選択手段から同時に選択された場合にのみ、該表示情報入力手段からの表示情報を受け付けるための、論理ゲート手段が設けられていることを特徴とする画像表示装置。
【請求項５】
請求項４において、上記論理ゲート手段１個に、前記複数の表示画素の中の３個が対応し、それら各々赤色、緑色、および青色情報を表示することを特徴とする画像表示装置。
【請求項６】
請求項４において、上記画像表示手段は、前記表示情報を電荷として記憶するための記憶容量を備えていることを特徴とする画像表示装置。
【請求項７】
二次元のマトリクス状に配列された複数の表示画素と、前記複数の表示画素の中の特定の一部を選択するための表示画素選択手段と、該表示画素選択手段によって選択された前記特定の一部の表示画素に、表示情報を入力するための表示情報入力手段と、前記複数の表示画素に対応して設けられ、前記表示情報を記憶し表示するための画像表示手段とを備えた画像表示装置の駆動方法において、
前記表示画素選択手段を、前記二次元のマトリクスの行方向、列方向にそれぞれ設け、前記行方向の表示画素選択手段により前記複数の表示画素を一行分、前記列方向の表示画素選択手段により前記複数の表示画素の複数列分を選択し、前記行方向及び列方向の表示画素選択手段により同時に選択された前記複数表示画素にのみ、該表示情報入力手段からの表示情報を入力することを特徴とする画像表示装置の駆動方法。
【請求項８】
請求項４において、前記論理ゲート手段は、ＣＭＯＳインバータ回路とＮＭＯＳトランジスタスイッチを含み、該ＣＭＯＳインバータ回路の入力ゲートとＰＭＯＳのソースとがそれぞれ前記行方向と列方向の表示画素選択手段に接続され、該ＣＭＯＳインバータの出力が該ＮＭＯＳトランジスタのゲートに接続されていることを特徴とする画像表示装置。
【請求項９】
請求項４において、上記論理ゲート手段は、２つのＮＭＯＳトランジスタスイッチを含み、第１のＮＭＯＳトランジスタスイッチのゲートとドレインはそれぞれ前記行方向と列方向の表示画素選択手段に接続され、第１のＮＭＯＳトランジスタスイッチのソースが第２のＮＭＯＳトランジスタのゲートに接続されていることを特徴とする画像表示装置。
【請求項１０】
請求項４において、上記論理ゲート手段は、ＣＭＯＳの２入力ＮＯＲ論理回路とＮＭＯＳトランジスタスイッチを含み、該ＣＭＯＳの２入力ＮＯＲ論理回路の２つの入力ゲートはそれぞれ前記行方向と列方向の表示画素選択手段に接続され、該ＣＭＯＳの２入力ＮＯＲ論理回路の出力が該ＮＭＯＳトランジスタのゲートに接続されていることを特徴とする画像表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
また、請求項２に記載の第２の発明は、二次元のマトリクス状に配列され、かつ異なる複数のものから構成される複数のグル−プに分けられた複数の表示画素電極と、前記複数の表示画素電極の各々に対応して設けられ、かつ第１，第２の二つの入出力端子及び制御信号入力端子の３個の端子を有し、該第１の入出力端子が対応する前記複数の表示画素電極の一つに接続された複数のスイッチング素子と、前記複数の表示画素電極を行単位で走査する信号を供給する複数の走査用信号線と、前記複数の表示画素電極グル−プの各々に対応して設けられ、一方の入力端子が、対応する前記複数の走査用信号線の一つに接続され、出力端子が、対応する前記複数の表示画素電極グル−プの同一グル−プに属する前記複数の表示画素電極に接続される前記複数のスイッチング素子の制御信号入力端子に共通に接続された複数の２入力ＡＮＤ回路と、前記行単位走査で同時にアドレスされる前記複数の表示画素電極に接続されている前記複数のスイッチング素子の前記第２の入出力端子の各々に接続される複数の表示信号線と、前記行単位走査で同時にアドレスされる前記複数の表示画素電極グル−プに対応して設けられている、複数の２入力ＡＮＤ回路の他方の入力端子の各々に接続された複数の画素選択用信号線とを備えた画像表示素子である。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
また、請求項３に記載の第３の発明は、二次元のマトリクス状に配列された複数の表示画素電極と、前記複数の表示画素電極の各々に対応して設けられ、かつ第１，第２の二つの入出力端子及び制御信号入力端子の３個の端子を有し、該第１の入出力端子が対応する前記複数の表示画素電極の一つに接続された複数のスイッチング素子と、前記複数の表示画素電極を行単位で走査する信号を供給する複数の走査用信号線と、前記複数の表示画素電極の各々に対応して設けられ、一方の入力端子が、対応する前記複数の走査用信号線の一つに接続され、出力端子が、対応する前記複数の表示画素電極に接続された前記複数のスイッチング素子の制御信号入力端子の一つに接続された複数の２入力ＡＮＤ回路と、前記行単位走査で同時にアドレスされる前記複数の表示画素電極に接続されている前記複数のスイッチング素子の前記第２の入出力端子の各々に接続される複数の表示信号線と、前記行単位走査で同時にアドレスされる前記複数の表示画素電極に対応して設けられている、複数の２入力ＡＮＤ回路の他方の入力端子の各々に接続された複数の画素選択用信号線と、前記複数の表示信号線に表示信号を供給する入力信号生成回路と、前記複数の走査用信号線を順次及びランダムにアドレスする走査用電圧を供給する第１のデコ−ダ手段と、前記第１のデコ−ダ手段によりアドレスされた前記複数の走査用信号線に対応する前記複数の２入力ＡＮＤ回路の内の、所望するものをランダムにアドレスする信号を出力する第２のデコ−ダ手段と備えた画像表示装置である。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
また、請求項４に記載の第４の発明は、二次元のマトリクス状に配列された複数の表示画素と、該複数の表示画素の特定の一部を選択するための表示画素選択手段と、該表示画素選択手段によって選択された前記特定の一部の表示画素に、表示情報を入力するための表示情報入力手段と、該表示画素には、該表示情報を記憶し表示するための画像表示手段とを有する画像表示装置において、前記表示画素選択手段は、前記二次元マトリクスの行方向、列方向にそれぞれ設けられており、前記複数の表示画素には、前記行方向及び列方向の前記表示画素選択手段から同時に選択された場合にのみ、該表示情報入力手段からの表示情報を受け付けるための、論理ゲート手段が設けられていることを特徴とする画像表示装置である。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
また、請求項５に記載の第５の発明は、請求項４記載の発明において、上記論理ゲート手段１個に、前記複数の表示画素の中の３個が対応し、それら各々赤色、緑色、および青色情報を表示することを特徴とする。


【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
また、請求項６に記載の第６の発明は、請求項４記載の発明において、上記画像表示手段は、前記表示情報を電荷として記憶するための記憶容量を備えていることを特徴とする。


【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
また、請求項７に記載の第７の発明は、二次元のマトリクス状に配列された複数の表示画素と、前記複数の表示画素の中の特定の一部を選択するための表示画素選択手段と、該表示画素選択手段によって選択された前記特定の一部の表示画素に、表示情報を入力するための表示情報入力手段と、前記複数の表示画素に対応して設けられ、前記表示情報を記憶し表示するための画像表示手段とを備えた画像表示装置の駆動方法において、前記表示画素選択手段を、前記二次元のマトリクスの行方向、列方向にそれぞれ設け、前記行方向の表示画素選択手段により前記複数の表示画素を一行分、前記列方向の表示画素選択手段により前記複数の表示画素の複数列分を選択し、前記行方向及び列方向の表示画素選択手段により同時に選択された前記複数表示画素にのみ、該表示情報入力手段からの表示情報を入力することを特徴とする画像表示装置の駆動方法である。


【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
また、請求項８に記載の第８の発明は、請求項４記載の発明において、前記論理ゲート手段は、ＣＭＯＳインバータ回路とＮＭＯＳトランジスタスイッチを含み、該ＣＭＯＳインバータ回路の入力ゲートとＰＭＯＳのソースとがそれぞれ前記行方向と列方向の表示画素選択手段に接続され、該ＣＭＯＳインバータの出力が該ＮＭＯＳトランジスタのゲートに接続されていることを特徴とする。


【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
また、請求項９に記載の第９の発明は、請求項４記載の発明において、上記論理ゲート手段は、２つのＮＭＯＳトランジスタスイッチを含み、第１のＮＭＯＳトランジスタスイッチのゲートとドレインはそれぞれ前記行方向と列方向の表示画素選択手段に接続され、第１のＮＭＯＳトランジスタスイッチのソースが第２のＮＭＯＳトランジスタのゲートに接続されていることを特徴とする。


【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
また、請求項１０に記載の第１０の発明は、請求項４記載の発明において、上記論理ゲート手段は、ＣＭＯＳの２入力ＮＯＲ論理回路とＮＭＯＳトランジスタスイッチを含み、該ＣＭＯＳの２入力ＮＯＲ論理回路の２つの入力ゲートはそれぞれ前記行方向と列方向の表示画素選択手段に接続され、該ＣＭＯＳの２入力ＮＯＲ論理回路の出力が該ＮＭＯＳトランジスタのゲートに接続されていることを特徴とする。