(57)【要約】【課題】電圧駆動型半導体素子のオン時の内部損失を低減させる該素子の駆動方法を提供する。【解決手段】電圧駆動型半導体素子としてのＩＧＢＴＱ１　のゲート駆動回路に電圧可変回路ＶＣ１　を挿設し、この電圧可変回路ＶＣ１　により電流検出器ＣＴで検出されるＩＧＢＴＱ１　のコレクタ電流Ｉｃが０≦Ｉｃ＜Ｉｃ＊　（電流基準値）のときには順バイアス電圧をｖＦＢ１　とし、Ｉｃ≧Ｉｃ＊　のときには順バイアス電圧ｖＦＢ２　とし、さらにｖＦＢ１　＜ｖＦＢ２　とすることにより、コレクタ電流Ｉｃが０≦Ｉｃ＜Ｉｃ＊　のときの駆動損失を減らすことで、ＩＧＢＴＱ１　のオン時の内部損失（通流損失＋駆動損失）を低減させる。【選択図】　　　　図１
2004096830.tif 000002
【特許請求の範囲】
【請求項１】
電圧駆動型半導体素子をオンさせるために該半導体素子のゲート端子に供給するゲート電圧を、前記電圧駆動型半導体素子の主端子間に流れる電流値に基づいて任意に変化させるようにしたことを特徴とする電圧駆動型半導体素子の駆動方法。
【請求項２】
請求項１に記載の電圧駆動型半導体素子の駆動方法において
、
前記電圧駆動型半導体素子の内部損失を低減させるために、該半導体素子の主端子間電流が予め定めた電流基準値以上になった時に、前記ゲート電圧を増大させることを特徴とする電圧駆動型半導体素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体電力変換装置を構成するＩＧＢＴなどの電圧駆動型半導体素子の駆動方法に関する。
【０００２】
【従来の技術】
図５は、この種の電圧駆動型半導体素子としてのＩＧＢＴの駆動方法の従来例を示すゲート駆動回路の回路構成図である。
【０００３】
図５において、ＩＧＢＴＱ１　をオン・オフさせるためのゲート駆動回路には外部から指令される入力信号のインタフェース回路ＩＦと、インタフェース回路ＩＦからの出力に基づきオン・オフするトランジスタＦＥＴ１　，ＦＥＴ２　と、オン用ゲート抵抗ＲＯＮと、オフ用ゲート抵抗ＲＯＦＦ　と、順バイアス電圧を供給する直流電源Ｖｐと、逆バイアス電圧を供給する直流電源Ｖｎとを備えている。
【０００４】
すなわち図５に示したゲート駆動回路ではオン指令が前記入力信号として発せられると、インタフェース回路ＩＦを介してトランジスタＦＥＴ１　がオン、トランジスタＦＥＴ２　がオフとなり、従って、直流電源Ｖｐの順バイアス電圧ｖＦＢがトランジスタＦＥＴ１　とオン用ゲート抵抗ＲＯＮとを介してＩＧＢＴＱ１　のゲート端子とエミッタ端子との間に印加され、ＩＧＢＴＱ１がターンオン動作を開始し、やがて、ＩＧＢＴＱ１　のゲート−エミッタ電圧ＶＧＥ≒ｖＦＢとなり、ＩＧＢＴＱ１　がオン状態となる。また、オフ指令が前記入力信号として発せられると、インタフェース回路ＩＦを介してトランジスタＦＥＴ１　がオフ、トランジスタＦＥＴ２　がオンとなり、従って、直流電源Ｖｎの逆バイアス電圧ｖＲＢがトランジスタＦＥＴ２　とオフ用ゲート抵抗ＲＯＦＦ　とを介してＩＧＢＴＱ１　のゲート端子とエミッタ端子との間に印加され、ＩＧＢＴＱ１　がターンオフ動作を開始し、やがて、ＩＧＢＴＱ１　のゲート−エミッタ電圧ＶＧＥ≒ｖＲＢとなり、ＩＧＢＴＱ１　がオフ状態となる。
【０００５】
図５に示した回路構成において、ＩＧＢＴＱ１　がオンしているときには、コレクタ電流Ｉｃとコレクタ−エミッタ電圧ＶＣＥ（ｓａｔ）との積である通流損失が発生する。この通流損失を低減させるためには、周知の如く、ＩＧＢＴＱ１　のゲート−エミッタ電圧ＶＧＥとしての直流電源Ｖｐの順バイアス電圧ｖＦＢを可能な限り大きく設定することである。
【０００６】
【発明が解決しようとする課題】
図５に示した従来の電圧駆動型半導体素子としてのＩＧＢＴの駆動方法では、順バイアス電圧ＶＦＢを可能な限り大きく設定することより、ＩＧＢＴＱ１　の通流損失の低減を計っているが、この駆動方法では、ＩＧＢＴＱ１　をオン・オフさせるための駆動損失の増大を招き、ＩＧＢＴＱ１　の内部損失（≒通流損失＋駆動損失）をより少なくするという観点から見ると、必ずしも十分な損失低減策では無かった。
【０００７】
この発明の目的は、前記内部損失をより少なくできる電圧駆動型半導体素子の駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
この第１の発明の電圧駆動型半導体素子の駆動方法では、電圧駆動型半導体素子をオンさせるために該半導体素子のゲート端子に供給するゲート電圧を、前記電圧駆動型半導体素子の主端子間に流れる電流値に基づいて任意に変化させるようにしたことを特徴とする。
【０００９】
また第２の発明は、前記第１の発明の電圧駆動型半導体素子の駆動方法において、前記電圧駆動型半導体素子の内部損失を低減させるために、該半導体素子の主端子間電流が予め定めた電流基準値以上になった時に、前記ゲート電圧を増大させることを特徴とする。
【００１０】
この発明によれば、電流駆動型半導体素子の主端子間に流れる電流値に基づいて、該素子の順バイアス電圧を任意に変えることにより、後述の如く、この電圧駆動型半導体素子の内部損失をより低減することが可能となる。
【００１１】
【発明の実施の形態】
図１は、この発明の第１の実施例を示すＩＧＢＴのゲート駆動回路の回路構成図であり、図５に示した従来例回路と同一機能を有するものには同一符号を付して、ここではその説明を省略する。
【００１２】
すなわち、図１に示した回路構成が図５に示した回路構成と異なる点は、直流電源ＶｐからトランジスタＦＥＴ１　への経路に、定電圧回路，比較器，切替スイッチなど周知の技術で形成される電圧可変回路ＶＣ１　が挿設され、さらに、ＩＧＢＴＱ１　のコレクタ電流Ｉｃを検出するために、ホール素子，磁気回路などから形成されるＤＣＣＴが電流検出器ＣＴとして備えていることである。
【００１３】
図１に示した回路におけるＩＧＢＴＱ１　の駆動方法を、図２に示す波形図を参照しつつ、以下に説明する。
【００１４】
例えば、図２に示すようにＩＧＢＴＱ１　のコレクタ電流Ｉｃが鋸歯状波とし、オン指令が前記入力信号として発せられると、インタフェース回路ＩＦを介してトランジスタＦＥＴ１　がオン、トランジスタＦＥＴ２　がオフとなり、従って、直流電源Ｖｐの順バイアス電圧ｖＦＢが電圧可変回路ＶＣ１　とトランジスタＦＥＴ１　とオン用ゲート抵抗ＲＯＮとを介してＩＧＢＴＱ１　のゲート端子とエミッタ端子との間に印加される。その結果、ＩＧＢＴＱ１　のコレクタ電流Ｉｃの電流検出器ＣＴでの検出値が入力される電圧可変回路ＶＣ１　では、この検出値と予め定めた電流基準値Ｉｃ＊　とを比較し、０≦Ｉｃ＜Ｉｃ＊　（モード▲１▼）のときには電圧可変回路ＶＣ１　が出力する順バイアス電圧をｖＦＢ１　とし、また、Ｉｃ≧Ｉｃ＊　（モード▲２▼）のときには電圧可変回路ＶＣ１　が出力する順バイアス電圧をｖＦＢ２　（ｖＦＢ２≒ｖＦＢ　）としている。ここで、順バイアス電圧ｖＦＢ１　，ｖＦＢ２　にはｖＦＢ１　＜ｖＦＢ２　の関係にある。
【００１５】
すなわち、Ｉｃ≧Ｉｃ＊　（モード▲２▼）のときには従来の駆動方法と同様であるが、０≦Ｉｃ＜Ｉｃ＊　（モード▲１▼）のときには、図３に示すＶＣＥ（ｓａｔ）−Ｉｃ特性図の如く、ＶＣＥ（ｓａｔ）は若干大きくなるが、ＩＧＢＴＱ１　をオン・オフさせるための駆動損失Ｐｄは、ＩＧＢＴＱの等価ゲート入力容量をＣＩＥＳ　とすると、Ｐｄ∝ＣＩＥＳ　×（ｖＲＢ＋ｖＦＢ１　）２　の関係にあり、従って、前記駆動損失は順バイアス電圧の２乗に比例することから、モード▲１▼の領域では、前述の如く、ｖＦＢ１　＜ｖＦＢ２　の関係から、ＩＧＢＴＱ１　の内部損失（≒通流損失＋駆動損失）をより少なくすることができる。
【００１６】
図４は、この発明の第２の実施例を示すＩＧＢＴのゲート駆動回路の回路構成図であり、図５に示した従来例回路と同一機能を有するものには同一符号を付して、ここではその説明を省略する。
【００１７】
すなわち、図４に示した回路構成が図５に示した回路構成と異なる点は、直流電源ＶｐからトランジスタＦＥＴ１　への経路に、上述の電圧可変回路ＶＣ１　と同様機能の電圧可変回路ＶＣ２　が挿設され、さらに、電圧駆動型半導体素子としてのＩＧＢＴを電流センス端子付きのＩＧＢＴＱ２　とし、電流検出用抵抗Ｒｉを備えていることである。
【００１８】
図４に示した回路におけるＩＧＢＴＱ２　の駆動方法では、電流検出用抵抗Ｒｉの両端電圧Ｉｖが入力される電圧可変回路ＶＣ２　において、この両端電圧Ｉｖと予め定めた電流基準値Ｉｃ＊　とを比較し、０≦Ｉｖ＜Ｉｃ＊　のときには電圧可変回路ＶＣ２　が出力する順バイアス電圧をｖＦＢ１　とし、Ｉｖ≧Ｉｃ＊　のときには電圧可変回路ＶＣ２　が出力する順バイアス電圧をｖＦＢ２　（ｖＦＢ２≒ｖＦＢ　）としている。ここで、順バイアス電圧ｖＦＢ１　，ｖＦＢ２　にはｖＦＢ１　＜ｖＦＢ２　の関係にすることにより、図１に示した回路構成と同様に、ＩＧＢＴＱ２　の内部損失（≒通流損失＋駆動損失）をより少なくすることができる。
【００１９】
【発明の効果】
この発明によれば、電流駆動型半導体素子の主端子間に流れる電流値に基づいて、該素子の順バイアス電圧を例えば段階的に変えることにより、この電圧駆動型半導体素子の内部損失をより低減することが可能となり、その結果、該素子からの発熱を放熱する冷却フィンなどをより小型にすることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例を示す回路構成図
【図２】図１の動作を説明する波形図
【図３】図１の動作を説明する特性図
【図４】この発明の第２の実施例を示す回路構成図
【図５】従来例を示す回路構成図
【符号の説明】
Ｑ１　，Ｑ２　…ＩＧＢＴ、ＩＦ…インタフェース回路、ＦＥＴ１　，ＦＥＴ２　…トランジスタ、ＲＯＮ…オン用ゲート抵抗、ＲＯＦＦ　…オフ用ゲート抵抗、Ｖｐ，Ｖｎ…直流電源、ＶＣ１　，ＶＣ２　…電圧可変回路、ＣＴ…電流検出器、Ｒｉ…電流検出用抵抗。
【図１】
2004096830.tif 000003
【図２】
2004096830.tif 000004
【図３】
2004096830.tif 000005
【図４】
2004096830.tif 000006
【図５】
2004096830.tif 000007