(57)【要約】【課題】共振特性の劣化の抑制することができる圧電共振子の製造方法、ならびに圧電共振子、圧電フィルタ、およびデュプレクサを提供する。【解決手段】基板２上に、下部電極５、少なくとも１層の圧電性酸化物からなる圧電性薄膜６、および上部電極７を順に形成する圧電共振子１の製造方法である。下部電極５上に圧電性酸化膜を形成した後、該圧電性酸化膜上にレジストパターンを形成し、該レジストパターンをマスクとしてエッチングすることで圧電性酸化膜をパターニングして圧電性薄膜６を形成する圧電性薄膜形成工程と、圧電性薄膜形成工程後に、酸素を含むガスでプラズマアッシングを行う第１のアッシング工程とを備える。【選択図】  図１
2004356700.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、下部電極、少なくとも１層の圧電性酸化物からなる圧電性薄膜、および上部電極を順に形成する圧電共振子の製造方法であって、
下部電極上に圧電性酸化物からなる圧電性酸化膜を形成した後、該圧電性酸化膜上にレジストパターンを形成し、該レジストパターンをマスクとしてエッチングすることで圧電性酸化膜をパターニングし、レジストパターンを除去することで圧電性薄膜を形成する圧電性薄膜形成工程と、
圧電性薄膜形成工程後に、酸素を含むガスでプラズマアッシングを行う第１のアッシング工程とを備えることを特徴とする、圧電共振子の製造方法。
【請求項２】
圧電性薄膜上にレジスト膜を形成した後、該レジスト膜を露光すると共に不要なレジスト膜を除去することで、上部電極形成用レジストパターンを形成する上部電極形成用レジストパターン形成工程と、
上部電極形成用レジストパターン形成工程後に酸素を含むガスでプラズマアッシングを行う第２のアッシング工程とを更に備えることを特徴とする、請求項１記載の圧電共振子の製造方法。
【請求項３】
圧電性薄膜上にレジスト膜を形成した後、該レジスト膜を露光すると共に不要なレジスト膜を除去することで、上部電極形成用レジストパターンを形成する上部電極形成用レジストパターン形成工程と、
上部電極形成用レジストパターンをマスクとして、圧電性薄膜上に上部電極を成膜する上部電極成膜工程と、
上記上部電極形成用レジストパターンを除去するリフトオフ工程と、
上記リフトオフ工程後に、酸素を含むガスでプラズマアッシングを行う第３のアッシング工程とを更に備えることを特徴とする、請求項１記載の圧電共振子の製造方法。
【請求項４】
圧電性薄膜上にレジスト膜を形成した後、該レジスト膜を露光すると共に不要なレジスト膜を除去することで、上部電極形成用レジストパターンを形成する上部電極形成用レジストパターン形成工程と、
上部電極形成用レジストパターン形成工程後に酸素を含むガスでプラズマアッシングを行う第２のアッシング工程と、
上部電極形成用レジストパターンをマスクとして、圧電性薄膜上に上部電極を成膜する上部電極成膜工程と、
上記上部電極形成用レジストパターンを除去するリフトオフ工程と、
上記リフトオフ工程後に、酸素を含むガスでプラズマアッシングを行う第３のアッシング工程とを更に備えることを特徴とする、請求項１記載の圧電共振子の製造方法。
【請求項５】
基板上に、下部電極、少なくとも１層の圧電性酸化物からなる圧電性薄膜、および上部電極を順に形成する圧電共振子の製造方法であって、
圧電性薄膜上にレジスト膜を形成した後、該レジスト膜を露光すると共に不要なレジスト膜を除去することで、上部電極形成用レジストパターンを形成する上部電極形成用レジストパターン形成工程と、
上部電極形成用レジストパターン形成工程後に酸素を含むガスでプラズマアッシングを行う第２のアッシング工程とを備えることを特徴とする、圧電共振子の製造方法。
【請求項６】
基板上に、下部電極、少なくとも１層の圧電性酸化物からなる圧電性薄膜、および上部電極を順に形成する圧電共振子の製造方法であって、
上記第２のアッシング工程の後、上記上部電極形成用レジストパターンをマスクとして、圧電性薄膜上に上部電極を成膜する上部電極成膜工程と、
上記上部電極形成用レジストパターンを除去するリフトオフ工程と、
上記リフトオフ工程後に、酸素を含むガスでプラズマアッシングを行う第３のアッシング工程とを更に備えることを特徴とする、請求項５記載の圧電共振子の製造方法。
【請求項７】
基板上に、下部電極、少なくとも１層の圧電性酸化物からなる圧電性薄膜、および上部電極を順に形成する圧電共振子の製造方法であって、
圧電性薄膜上にレジスト膜を形成した後、該レジスト膜を露光すると共に不要なレジスト膜を除去することで、上部電極形成用レジストパターンを形成する上部電極形成用レジストパターン形成工程と、
上部電極形成用レジストパターンをマスクとして、圧電性薄膜上に上部電極を成膜する上部電極成膜工程と、
上記上部電極形成用レジストパターンを除去するリフトオフ工程と、
上記リフトオフ工程後に、酸素を含むガスでプラズマアッシングを行う第３のアッシング工程とを備えることを特徴とする、圧電共振子の製造方法。
【請求項８】
前記酸素を含むガスが、Ｏ２ガス、またはＣＦ４とＯ２との混合ガスのいずれかであることを特徴とする請求項１ないし７のいずれか１項に記載の圧電共振子の製造方法。
【請求項９】
前記各アッシング工程が、ＣＦ４とＯ２との混合ガスを用いるアッシングと、Ｏ２ガスを用いるアッシングとを含むことを特徴とする、請求項１ないし７のいずれか１項に記載の圧電共振子の製造方法。
【請求項１０】
前記圧電性酸化物が、ＺｎＯ、ＰＺＴ（ＰｂＴｉｘＺｒ（１−ｘ）Ｏ３）、ＰＴ（ＰｂＴｉＯ３）、Ｔａ２Ｏ５のいずれかであることを特徴とする、請求項１ないし９のいずれか１項に記載の圧電共振子の製造方法。
【請求項１１】
基板は開口部もしくは凹部を有し、開口部もしくは凹部上に前記下部電極、圧電性薄膜および上部電極が積層されている振動部が形成されていることを特徴とする、請求項１ないし１０のいずれか１項に記載の圧電共振子の製造方法。
【請求項１２】
請求項１ないし１１のいずれかに記載の製造方法を用いて製造されたことを特徴とする、圧電共振子。
【請求項１３】
請求項１２記載の圧電共振子を、ラダー構成にて備えることを特徴とする、圧電フィルタ。
【請求項１４】
請求項１３に記載の圧電フィルタを有することを特徴とする、デュプレクサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、圧電共振子の製造方法、ならびに圧電共振子、圧電フィルタおよびデュプレクサに関するものである。
【０００２】
【従来の技術】
圧電共振子は、少なくとも１層以上の圧電薄膜を有する薄膜部の上下面を少なくとも一対の対向する上部電極及び下部電極が挟む構造の振動部を有している。上記圧電薄膜としては、ＺｎＯ、ＰＺＴ（ＰｂＴｉｘＺｒ（１−ｘ）Ｏ３）、Ｔａ２Ｏ５などの圧電性酸化膜が用いられる。このような圧電共振子は、例えば、特許文献１〜３に開示されている。
【０００３】
従来の圧電共振子の製造方法は、例えば、下記の▲１▼〜▲７▼の工程を有している。
【０００４】
▲１▼  Ｓｉ基板上に絶縁膜を形成する。
【０００５】
▲２▼  絶縁膜上に第１のリフトオフプロセス（下部電極形成用のレジストパターンを形成した後、下部電極となる電極膜を絶縁膜上に形成し、レジストパターンを除去する）で、下部電極を形成する。
【０００６】
▲３▼  下部電極上および絶縁膜の一部の上に圧電性酸化膜を形成する。
【０００７】
▲４▼  圧電性酸化膜上にレジストパターンを形成する。
【０００８】
▲５▼  レジストパターンをマスクとして、エッチングにより圧電性酸化膜をパターニングする。
【０００９】
▲６▼  圧電性酸化膜上のレジストパターンを除去する。
【００１０】
▲７▼  パターニングされた圧電性酸化膜上に第２のリフトオフプロセス（上部電極形成用のレジストパターンを形成した後、上部電極となる電極膜を圧電性酸化膜上に形成し、レジストパターンを除去する）で上部電極を形成する。
【００１１】
上記の工程のうち、特に、▲６▼、▲７▼の工程の後では、ＺｎＯなどからなる圧電性酸化膜上や上部電極周辺にレジスト残渣が発生することがある、このレジスト残渣があると、以下のような問題が生じる。
【００１２】
まず、ＺｎＯなどからなる圧電性酸化膜上に、レジスト残渣が発生すると、レジスト残渣の上から上部電極が形成されることになるため、上部電極からの信号の印加がうまくできなくなり、圧電共振子の特性が劣化することがある。また、熱が加わった際、レジスト残渣の部分から剥離が生じる可能性があり、信頼性が十分に得られないことがある。また、上部電極周辺にレジスト残渣が発生すると、レジスト残渣の重さなどが影響し、共振特性が劣化する可能性がある。
【００１３】
そこで、従来では、Ａｒ等によるイオンミリングやイオンビームエッチングでレジスト残渣を除去していた。
【００１４】
【特許文献１】
特開２００１−１６８６７４号公報（公開日：平成１３年６月２２日）
【００１５】
【特許文献２】
特開昭５８−１２１８１７号公報（公開日：昭和５８年７月２０日）
【００１６】
【特許文献３】
特開昭５８−１３７３１７号公報（公開日：昭和５８年８月１５日）
【００１７】
【発明が解決しようとする課題】
しかしながら、Ａｒ等によるイオンミリング、イオンビームエッチングでは、ＺｎＯなどからなる圧電性酸化膜に対してダメージを与えてしまう。つまり、Ａｒ等によるイオンミリング、イオンビームエッチングでは、粒子を対象物にぶつけて物理的に削り取るものであるため、レジスト残渣だけでなくＺｎＯなどからなる圧電性酸化膜も削り取られてしまう。よって、ＺｎＯなどからなる圧電性酸化膜の表面が粗くなったり、結晶が破壊されたりしてしまう。その結果、圧電共振子の共振特性が劣化してしまうという問題が発生していた。
【００１８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、共振特性の劣化の抑制することができる圧電共振子の製造方法、ならびに圧電共振子、圧電フィルタ、およびデュプレクサを提供することにある。
【００１９】
【課題を解決するための手段】
本発明の圧電共振子の製造方法は、上記の課題を解決するために、基板上に、下部電極、少なくとも１層の圧電性酸化物からなる圧電性薄膜、および上部電極を順に形成する圧電共振子の製造方法であって、下部電極上に圧電性酸化物からなる圧電性酸化膜を形成した後、該圧電性酸化膜上にレジストパターンを形成し、該レジストパターンをマスクとしてエッチングすることで圧電性酸化膜をパターニングし、レジストパターンを除去することで圧電性薄膜を形成する圧電性薄膜形成工程と、圧電性薄膜形成工程後に、酸素を含むガスでプラズマアッシングを行う第１のアッシング工程とを備えることを特徴としている。
【００２０】
上記の方法によれば、第１のアッシング工程において、例えばＺｎＯ等からなる圧電性薄膜が削られることがなく、上記圧電性薄膜形成工程において生じる圧電性薄膜上のレジスト残渣を除去することができる。また、酸素（Ｏ２）を含むガスを用いているので、第１のアッシング工程中に圧電性薄膜に酸素欠陥が発生しても、酸素を含むガスによって酸素欠陥が修復される。したがって、圧電性薄膜の表面が粗くなったり、結晶が破壊され、圧電共振子の特性が劣化することなく圧電共振子を製造することができる。
【００２１】
さらに、圧電性薄膜上のレジスト残渣を除去することができるため、後に形成される上部電極のレジスト残渣が残留していることによる剥離を防止することができる。したがって、信頼性の高い圧電共振子を提供することができる。
【００２２】
本発明の圧電共振子の製造方法は、圧電性薄膜上にレジスト膜を形成した後、該レジスト膜を露光すると共に不要なレジスト膜を除去することで、上部電極形成用レジストパターンを形成する上部電極形成用レジストパターン形成工程と、上部電極形成用レジストパターン形成工程後に酸素を含むガスでプラズマアッシングを行う第２のアッシング工程とを更に備えることが好ましい。
【００２３】
上記の方法によれば、第２のアッシング工程において、酸素を含むガスでプラズマアッシングしているので、例えばＺｎＯ等の圧電性酸化物からなる圧電性薄膜にダメージを与えることなく、上部電極形成用レジストパターン形成工程で圧電性薄膜上に生じるレジスト残渣を除去することができる。
【００２４】
さらに、圧電性薄膜上のレジスト残渣を除去することができるため、レジスト残渣が残留していることにより後に形成される上部電極が剥離することを防止することができる。したがって、より一層信頼性の高い圧電共振子を提供することができる。
【００２５】
本発明の圧電共振子の製造方法は、圧電性薄膜上にレジスト膜を形成した後、該レジスト膜を露光すると共に不要なレジスト膜を除去することで、上部電極形成用レジストパターンを形成する上部電極形成用レジストパターン形成工程と、上部電極形成用レジストパターンをマスクとして、圧電性薄膜上に上部電極を成膜する上部電極成膜工程と、上記上部電極形成用レジストパターンを除去するリフトオフ工程と、上記リフトオフ工程後に、酸素を含むガスでプラズマアッシングを行う第３のアッシング工程とを更に備えることが好ましい。
【００２６】
上記の方法によれば、第３のアッシング工程において、酸素を含むガスでプラズマアッシングしているので、例えばＺｎＯ等の圧電性酸化物からなる圧電性薄膜にダメージを与えることなく、リフトオフ工程で上部電極上および上部電極周辺に生じるレジスト残渣を除去することができる。
【００２７】
さらに、上部電極上のレジスト残渣を除去することができるため、レジスト残渣が残留していることにより、レジスト残渣の重さなどが影響し、共振特性が劣化することを防止することができる。したがって、より一層信頼性の高い圧電共振子を提供することができる。
【００２８】
本発明の圧電共振子の製造方法は、圧電性薄膜上にレジスト膜を形成した後、該レジスト膜を露光すると共に不要なレジスト膜を除去することで、上部電極形成用レジストパターンを形成する上部電極形成用レジストパターン形成工程と、上部電極形成用レジストパターン形成工程後に酸素を含むガスでプラズマアッシングを行う第２のアッシング工程と、上部電極形成用レジストパターンをマスクとして、圧電性薄膜上に上部電極を成膜する上部電極成膜工程と、上記上部電極形成用レジストパターンを除去するリフトオフ工程と、上記リフトオフ工程後に、酸素を含むガスでプラズマアッシングを行う第３のアッシング工程とを更に備えることが好ましい。
【００２９】
上記の方法によれば、第２のおよび第３のアッシング工程において、酸素を含むガスでプラズマアッシングしているので、例えばＺｎＯ等の圧電性酸化物からなる圧電性薄膜にダメージを与えることなく、上部電極形成用レジストパターン形成工程およびリフトオフ工程で圧電性薄膜上に生じるレジスト残渣を除去することができる。
【００３０】
さらに、圧電性薄膜上のレジスト残渣を除去することができるため、レジスト残渣が残留していることにより、後に形成される上部電極が剥離することを防止することができる。さらに、上部電極上のレジスト残渣を除去することができるため、レジスト残渣が残留していることによりレジスト残渣の重さなどが影響し、共振特性が劣化することを防止することができる。したがって、より一層信頼性の高い圧電共振子を提供することができる。
【００３１】
本発明の圧電共振子の製造方法は、上記の課題を解決するために、基板上に、下部電極、少なくとも１層の圧電性酸化物からなる圧電性薄膜、および上部電極を順に形成する圧電共振子の製造方法であって、圧電性薄膜上にレジスト膜を形成した後、該レジスト膜を露光すると共に不要なレジスト膜を除去することで、上部電極形成用レジストパターンを形成する上部電極形成用レジストパターン形成工程と、上部電極形成用レジストパターン形成工程後に酸素を含むガスでプラズマアッシングを行う第２のアッシング工程とを備えることを特徴としている。
【００３２】
上記の方法によれば、第２のアッシング工程において、例えばＺｎＯ等からなる圧電性薄膜が削られることがない。また、酸素（Ｏ２）を含むガスを用いているので、第２のアッシング工程中に圧電性薄膜に酸素欠陥が発生しても、酸素を含むガスによって酸素欠陥が修復される。したがって、圧電性薄膜にダメージを与えることなく、上記上部電極形成用レジストパターン形成工程において生じる圧電性薄膜上のレジスト残渣を除去することができる。したがって、圧電共振子の特性が劣化することを防止することができる。
【００３３】
さらに、圧電性薄膜上のレジスト残渣を除去することができるため、レジスト残渣が残留していることにより、後に形成される上部電極が剥離することを防止することができる。したがって、信頼性の高い圧電共振子を提供することができる。
【００３４】
本発明の圧電共振子の製造方法は、基板上に、下部電極、少なくとも１層の圧電性酸化物からなる圧電性薄膜、および上部電極を順に形成する圧電共振子の製造方法であって、上記第２のアッシング工程の後、上記上部電極形成用レジストパターンをマスクとして、圧電性薄膜上に上部電極を成膜する上部電極成膜工程と、上記上部電極形成用レジストパターンを除去するリフトオフ工程と、上記リフトオフ工程後に、酸素を含むガスでプラズマアッシングを行う第３のアッシング工程とを更に備えることが好ましい。
【００３５】
上記の方法によれば、上記の方法に加えて、第３のアッシング工程において、酸素を含むガスでプラズマアッシングしているので、例えばＺｎＯ等の圧電性酸化物からなる圧電性薄膜にダメージを与えることなく、リフトオフ工程で上部電極上に生じるレジスト残渣を除去することができる。
【００３６】
さらに、上部電極上のレジスト残渣を除去することができるため、レジスト残渣が残留していることにより、レジスト残渣の重さなどが影響し、共振特性が劣化することを防止することができる。したがって、より一層信頼性の高い圧電共振子を提供することができる。
【００３７】
本発明の圧電共振子の製造方法は、上記の課題を解決するために、基板上に、下部電極、少なくとも１層の圧電性酸化物からなる圧電性薄膜、および上部電極を順に形成する圧電共振子の製造方法であって、圧電性薄膜上にレジスト膜を形成した後、該レジスト膜を露光すると共に不要なレジスト膜を除去することで、上部電極形成用レジストパターンを形成する上部電極形成用レジストパターン形成工程と、上部電極形成用レジストパターンをマスクとして、圧電性薄膜上に上部電極を成膜する上部電極成膜工程と、上記上部電極形成用レジストパターンを除去するリフトオフ工程と、上記リフトオフ工程後に、酸素を含むガスでプラズマアッシングを行う第３のアッシング工程とを備えることを特徴としている。
【００３８】
上記の方法によれば、第３のアッシング工程において、酸素を含むガスでプラズマアッシングしているので、例えばＺｎＯ等の圧電性酸化物からなる圧電性薄膜にダメージを与えることなく、リフトオフ工程で上部電極上に生じるレジスト残渣を除去することができる。
【００３９】
さらに、上部電極上のレジスト残渣を除去することができるため、レジスト残渣が残留していることによりレジスト残渣の重さなどが影響し、共振特性が劣化することを防止することができる。したがって、信頼性の高い圧電共振子を提供することができる。
【００４０】
また、本発明の圧電共振子の製造方法では、前記酸素を含むガスが、Ｏ２ガス、またはＣＦ４とＯ２との混合ガスのいずれかであることが好ましい。なお、このＣＦ４とＯ２との混合ガスの混合比は、例えばＣＦ４とＯ２＝１：９とすることが好ましい。
【００４１】
また、前記各アッシング工程は、ＣＦ４とＯ２との混合ガスを用いるアッシングと、Ｏ２ガスを用いるアッシングとを含むことが好ましい。これにより、レジスト残渣をより一層除去することができる。
【００４２】
また、前記圧電性酸化物は、ＺｎＯ、ＰＺＴ（ＰｂＴｉｘＺｒ（１−ｘ）Ｏ３）、ＰＴ（ＰｂＴｉＯ３）、Ｔａ２Ｏ５のいずれかであることが好ましい。
【００４３】
また、基板は開口部もしくは凹部を有し、開口部もしくは凹部上に前記下部電極、圧電性薄膜および上部電極が積層されている振動部が形成されているが好ましい。
【００４４】
さらに、本発明の圧電共振子は、上記の課題を解決するために、上記の製造方法を用いて製造されたことを特徴としている。
【００４５】
上記の構成によれば、上記の方法により製造するので、共振特性の劣化が抑えられた圧電共振子が得られる。
【００４６】
また、本発明の圧電フィルタは、上記の課題を解決するために、上記の圧電共振子を、ラダー構成にて備えることを特徴としている。
【００４７】
上記の構成によれば、上記の方法により製造された圧電共振子を用いているので、圧電共振子の共振特性の劣化が抑えられており、特性劣化が抑えられた信頼性の高い圧電フィルタが得られる。
【００４８】
また、本発明のデュプレクサは、上記の圧電フィルタを有することを特徴としている。
【００４９】
上記の構成によれば、上記圧電フィルタは上記の方法により製造された圧電共振子を用いているので、圧電フィルタの共振特性の劣化が抑えられており、特性劣化が抑えられた信頼性の高いデュプレクサが得られる。
【００５０】
【発明の実施の形態】
本発明の実施の一形態について、図１ないし図１１に基づいて説明すれば、以下の通りである。
【００５１】
まず、本実施の形態にかかる圧電共振子の構造の一例について図１を参照して説明する。圧電共振子１は、基板２、該基板２の上面に形成されている支持膜３を備えている。さらに、基板２には、該基板２を下面から厚さ方向に貫通し、支持膜３まで達する開口部（空洞部）４が形成されている。また、この支持膜３上には、順に、下部電極５、圧電性酸化物からなる圧電性薄膜６、および上部電極７を備えている。
【００５２】
基板２は、例えば、シリコン（Ｓｉ）、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＰｂＴｉＯ３、ＰＺＴ（ＰｂＴｉｘＺｒ（１−ｘ）Ｏ３）のうちいずれかを主成分とするものを用いることができる。
【００５３】
上記支持膜３は、例えば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３等からなる少なくとも１層からなっていればよい。
【００５４】
下部電極５および上部電極７は、例えば、Ａｌ、Ｎｉ、Ｔａ、Ｎｂ、Ｍｏ、Ｐｔ、Ｗ、ステンレス系の合金、Ａｌ合金、Ａｌに添加物（例えば、Ｃｕ、Ｍｇ、Ｓｉ、Ｚｎ）、エリンバ等の恒弾性材料等からなる少なくとも１層からなっていればよい。上記エリンバとは、Ｆｅ−Ｎｉ−Ｃｒ系の合金で、磁気相転移点付近で熱処理することにより膨張係数をコントロールできるものである。
【００５５】
圧電性薄膜６は、例えば、ＺｎＯ、ＰＺＴ（ＰｂＴｉｘＺｒ（１−ｘ）Ｏ３）、ＰＴ（ＰｂＴｉＯ３）、Ｔａ２Ｏ５等の圧電性酸化物からなる少なくとも１層からなっている。
【００５６】
また、上記圧電共振子１では、支持膜３、下部電極５、圧電性薄膜６、並びに上部電極７から構成される振動部の全体の厚みで共振周波数が決まる。この振動部は、下部電極５と上部電極７とが対向している部分のことを指し、この振動部は基板１における開口部４が形成されている領域の上面側に形成されている。言い換えれば、上記振動部は、空気等の気体に面している。また、図７に示すように、圧電共振子１ａとして、圧電共振子１における上記開口部４に代えて、基板２に設けた凹部４ａを設けたものであってもよい。さらに、上記開口部４に代えて、基板２との間に形成した空隙部に面するように設定してもよく、また圧電共振子を方持ばり構造や、オーバーハング構造に設定してもよい。
【００５７】
以下に、本実施の形態にかかる圧電共振子の製造方法の一例について、図２ないし図６に基づいて説明する。
【００５８】
本実施の形態にかかる圧電共振子の製造方法は、基本的に、以下
（１）基板１に支持膜３を形成する支持膜形成工程、
（２）上記支持膜３上に下部電極５を形成する下部電極形成工程、
（３）下部電極５上に圧電性薄膜６を形成する圧電性薄膜形成工程、
（４）圧電薄膜６上に上部電極を形成する上部電極形成工程、および
（５）基板１に開口部４を形成する開口部形成工程、
を有している。
【００５９】
以下では、上記（１）〜（５）の工程について具体的な例を挙げてより詳細に説明する。なお、本実施の形態では、Ｓｉからなる基板１に、ＳｉＯ２膜とＡｌ２Ｏ３膜とからなる支持膜３、Ａｌ膜とＴｉ膜とからなる下部電極５、ＺｎＯ膜からなる圧電薄膜６およびＡｌ膜とＴｉ膜とからなる上部電極７を形成する例について説明する。
【００６０】
上記（１）の支持膜形成工程は、図２（ａ）に示すように、まず、Ｓｉからなる基板１の上面に、例えば、熱酸化、あるいは電子ビーム蒸着、スパッタリング法等の成膜法により、ＳｉＯ２からなる第１の支持膜３ａを形成する。次いで、図２（ｂ）に示すように、第１の支持膜３ａ上に、電子ビーム蒸着、スパッタリング法等の成膜法により酸化アルミニウム（Ａｌ２Ｏ３）からなる第２の支持膜３ｂを形成する。これにより、第１の支持膜３ａと第２の支持膜３ｂとからなる支持膜３を形成することができる。
【００６１】
なお、上記酸化アルミニウムからなる第２の支持膜３ｂは、例えば、酸化アルミニウムを蒸着源とした電子ビーム蒸着では、成膜速度０．８ｎｍ／ｓｅｃ以下で成膜すればよい。また、窒化アルミニウム（ＡｌＮ）からなる第２の支持膜３ｂを形成する場合には、同様に、アルミニウムを蒸着源とし、窒素雰囲気で電子ビーム蒸着、またはＡｌをターゲットとし、窒素ガスを用いる反応性スパッタを行うことにより形成することができる。
【００６２】
上記（２）の下部電極形成工程は、まず図３（ａ）に示すように、第２の支持膜３ｂ（支持膜３）上に、レジスト膜を形成し、このレジスト膜を露光すると共に不要な部分（下部電極を形成する部分）のレジスト膜を除去することにより下部電極形成用レジストパターン１１を形成する（下部電極形成用レジストパターン形成工程）。次いで、図３（ｂ）に示すように、例えば、スパッタリング、蒸着等により、第２の支持膜３ｂ上にＡｌ膜とＴｉ膜とからなる下部電極５を形成する（下部電極成膜工程）。その後、図３（ｃ）に示すように、下部電極形成用レジストパターン１１を除去する（下部電極形成用レジストパターンリフトオフ工程）。
【００６３】
上記（３）の圧電性薄膜形成工程は、まず図４（ａ）に示すように、スパッタリング、ＣＶＤ等の成膜法により、下部電極５および第２の支持膜３ｂ（支持膜３）上に、ＺｎＯからなる圧電性酸化膜６ａを形成する（圧電性酸化膜成膜工程）。次いで、図４（ｂ）に示すように、圧電性酸化膜６ａ上にレジスト膜を形成し、このレジスト膜を露光すると共に不要な部分（圧電性酸化膜６ａの除去する部分）のレジスト膜を除去することにより圧電性薄膜形成用レジストパターン１２を形成する（圧電性薄膜形成用レジストパターン形成工程）。そして、図４（ｃ）に示すように、上記圧電性薄膜形成用レジストパターン１２をマスクとして、エッチング等により、圧電性酸化膜６ａをパターニングし、圧電性薄膜６を形成する。その後、図４（ｄ）に示すように、圧電性薄膜形成用レジストパターン１２を除去する（圧電性薄膜形成用レジストパターン除去工程（圧電性薄膜形成工程））。このとき、図４（ｄ）に示すように、圧電性薄膜６上には、レジスト残渣１３が残ることがある。そこで、Ｏ２を含むガス、例えば、Ｏ２ガスのみあるいはＣＦ４とＯ２との混合ガス等を用いたプラズマによるアッシングを行う（圧電性薄膜形成時アッシング工程（第１のアッシング工程））。この圧電性薄膜形成時アッシング工程により、図４（ｅ）に示すように、圧電性薄膜６上のレジスト残渣１３を除去することができる。
【００６４】
なお、上記ＺｎＯからなる圧電性酸化膜６ａは、例えば、ＺｎＯターゲットを用いたＲＦスパッタリング法において、基板温度：５０℃〜５００℃、ＲＦパワー：３００Ｗ〜１５００Ｗ、ガス圧０．０５Ｐａ〜０．７Ｐａで成膜することにより、高配向膜を形成することができる。
【００６５】
上記（４）の上部電極形成工程は、まず図５（ａ）に示すように、圧電性薄膜６、下部電極５あるいは第２の支持膜３ｂ（支持膜３）上に、レジスト膜を形成し、このレジスト膜を露光すると共に不要な部分（上部電極を形成する部分）のレジスト膜を除去することにより上部電極形成用レジストパターン１４を形成する（上部電極形成用レジストパターン形成工程）。このとき、図５（ｂ）に示すように、圧電性酸化膜６上には、レジスト残渣１５が残ることがある。そこで、上記圧電性薄膜形成時プラズマアッシング工程と同様に、Ｏ２を含むガス、例えば、Ｏ２ガスのみあるいはＣＦ４とＯ２との混合を用いたプラズマによるアッシングを行う（上部電極形成時予備プラズマアッシング工程（第２のアッシング工程））。この上部電極形成時予備プラズマアッシングにより、圧電性薄膜６上のレジスト残渣１５を除去することができる。
【００６６】
次いで、図５（ｃ）に示すように、例えば、スパッタリング、蒸着等により、圧電性薄膜６上にＡｌ膜とＴｉ膜とからなる上部電極７を形成する（上部電極成膜工程）。その後、図５（ｄ）に示すように、上部電極形成用レジストパターン１４を除去する（上部電極形成用レジストパターンリフトオフ工程）。また、このときにも、図５（ｄ）に示すように、上部電極７上および上部電極７の周辺には、レジスト残渣１６が残ることがある。そこで、この段階においても、Ｏ２を含むガスあるいはＣＦ４とＯ２との混合ガスを用いたプラズマによるアッシングを行う（上部電極形成時アッシング工程（第３のアッシング工程））。この上部電極形成時アッシング工程により、図５（ｅ）に示すように、上部電極７上および上部電極７の周辺のレジスト残渣１６を除去することができる。
【００６７】
上記（５）の開口部形成工程は、図６に示すように、基板１の下面から、例えば異方性エッチング、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）などにより、開口部４を形成する。
【００６８】
以上の（１）〜（５）の工程により、圧電共振子を製造することができる。
【００６９】
上記のように、上部電極形成時アッシング工程により、上部電極形成用レジストパターンリフトオフ工程にて上部電極上および上部電極の周辺に生じるレジスト残渣を容易に除去することができる。しかも、上記上部電極形成時アッシング工程では、Ｏ２を含むガスを用いてプラズマアッシングを行うため、形成されている圧電性酸化膜が削られることがなく、圧電性酸化膜、つまり圧電性薄膜へのダメージを低減することができる。また、Ｏ２を含むガスを用いているため、プラズマアッシング中に、圧電性薄膜に酸素欠陥が発生したとしても、Ｏ２を含むガスによって該酸素欠陥が修復されるので、圧電性薄膜にダメージを与えることがない。従って、製造された圧電共振子の共振特性の劣化を低減することができるため、高品質の圧電共振子を提供することができる。
【００７０】
また、圧電性薄膜形成時アッシング工程により、圧電性薄膜形成用レジスト膜除去工程にて圧電性薄膜上に生じるレジスト残渣を容易に除去することができる。しかも、上記圧電性薄膜形成時アッシング工程では、Ｏ２を含むガスを用いてプラズマアッシングを行うため、形成されている圧電性薄膜が削られることがなく、圧電性薄膜へのダメージを低減することができる。また、Ｏ２を含むガスを用いているため、プラズマアッシング中に、圧電性薄膜に酸素欠陥が発生したとしても、Ｏ２を含むガスによって該酸素欠陥が修復されるので、圧電性薄膜にダメージを与えることがない。さらに、後に形成される上部電極と、圧電性薄膜との間のレジスト残渣を低減することができるため、上部電極の剥離を低減することができる。したがって、製造された圧電共振子の信頼性を向上させることができる。
【００７１】
またさらに、上部電極形成時予備アッシング工程により、圧電性薄膜形成用レジストパターン形成工程にて圧電性薄膜上に生じるレジスト残渣を容易に除去することができる。しかも、上記上部電極形成時予備アッシング工程では、Ｏ２を含むガスを用いてプラズマアッシングを行うため、形成されている圧電性薄膜が削られることがなく、圧電性薄膜へのダメージを低減することができる。また、Ｏ２を含むガスを用いているため、プラズマアッシング中に、圧電性薄膜に酸素欠陥が発生したとしても、Ｏ２を含むガスによって該酸素欠陥が修復されるので、圧電性薄膜にダメージを与えることがない。さらに、後に形成される上部電極と圧電性薄膜との間のレジスト残渣をより一層低減することができるため、上部電極の剥離をより一層低減することができる。したがって、製造された圧電共振子の信頼性をより一層向上させることができる。
【００７２】
なお、上記各アッシング工程では、レジストの材料がＯ２ガスのみでは除去し難い場合がある。この場合には、ＣＦ４とＯ２との混合ガスを用いて各アッシング工程を行うことが好ましい。このＣＦ４とＯ２との混合ガスの混合比を例えばＣＦ４とＯ２＝１：９とすることが好ましい。ＣＦ４とＯ２との混合ガスを用いることにより、上記レジスト残渣をより一層除去することができるようになる。また、Ｏ２ガスのみを用いるプラズマアッシングとＣＦ４とＯ２との混合ガスを用いるプラズマアッシングとを併用してもよい。また、プラズマアッシングを繰り返し複数回行ってもよい。これにより、より一層レジスト残渣を除去することができる。
【００７３】
例えば、上記レジスト材料に除去しやすい材料を用いた場合には、ＲＦパワー：５０Ｗ、アッシング時間：１５秒のＯ２ガスのみを用いるプラズマアッシングによりレジスト残渣を除去することができる。また、上記レジスト材料に除去しにくい材料を用いた場合には、１段階目に、ＲＦパワー：２５０Ｗ、アッシング時間：１５秒のＣＦ４とＯ２との混合ガス（１：９）を用いるプラズマアッシング、および２段階目にＲＦパワー：２５０Ｗ、アッシング時間：１３５秒のＯ２ガスのみを用いるプラズマアッシングによりレジスト残渣を除去することができる。
【００７４】
また、上記（２）の下部電極形成工程の下部電極形成用レジストパターンリフトオフ工程においても、レジスト残渣が生じる場合があるが、上記と同様のアッシング工程（下部電極形成時アッシング工程）により、該レジスト残渣を除去することができる。従って、この下部電極形成時アッシング工程は、容易に行うことができる。
【００７５】
また、下部電極５および上部電極７として主成分がＣｕの第１層を用いた場合には、第１層上にＡｕ、Ｐｔ、Ｐｄ、Ａｌ等からなる酸化防止膜を形成する必要がある。この酸化防止膜を形成することにより、上記プラズマアッシング工程による、酸化を防止することができ、電極としての特性の悪化を抑制することができる。なお、下部電極５および上部電極７の材料として、Ａｌを用いた場合には、Ａｌ膜の表面に自然酸化膜が形成されるため、特に酸化防止膜を形成する必要はない。
【００７６】
また、図７に示すように、圧電共振子１ａとして、圧電共振子１における上記開口部４に代えて、基板２に設けた凹部４ａを設けた場合には、凹部４ａを形成して、板状等の支持膜３を接合した後、下部電極５、圧電性薄膜６、上部電極７を形成すればよい。
【００７７】
上述の通り、上記の方法で製造された圧電共振子は、圧電性薄膜におけるダメージがほぼないため、共振特性の劣化が低減されており、非常に高品質のものである。この圧電共振子を、図８ないし図１０に示すように、Ｔ型、あるいはＬ型にラダー接続することにより圧電フィルタを形成することができる。また、図示していないが、Π型にラダー接続することにより圧電フィルタを形成することができる。これらの圧電フィルタでは、上記の方法により製造された圧電共振子を用いているので、圧電共振子の共振特性の劣化が抑えられているため、該圧電フィルタ自体の特性劣化が抑えられたものとなっている。
【００７８】
また、本発明にかかるＤＰＸ（デュプレクサ）は、図１１に示すように、ＡＮＴ（アンテナ）に接続された整合回路５２と、整合回路５２と送信側端子（Ｔｘ）との間に設けられた送信側フィルタ５３と、整合回路５２と受信側端子（Ｒｘ）との間に設けられた受信側フィルタ５４とを有している。送信側フィルタ５３および受信側フィルタ５４は、通過帯域が互いに相違するように設定されている。上記送信側フィルタ５３および受信側フィルタ５４には、上記のラダー型の圧電フィルタを好適に用いることができる。したがって、このラダー型の圧電フィルタでは、該圧電フィルタ自体の特性劣化が抑えられているため、上記デュプレクサの特性劣化も抑えられている。
【００７９】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【００８０】
【発明の効果】
以上のように、本発明の圧電共振子の製造方法は、基板上に、下部電極、少なくとも１層の圧電性酸化物からなる圧電性薄膜、および上部電極を順に形成する圧電共振子の製造方法であって、圧電性薄膜、上部電極を形成する際に使用するレジストパターンのレジスト残渣を除去するために、酸素を含むガスでプラズマアッシングを行う構成である。これにより、圧電性薄膜にダメージを低減しつつレジスト残渣を除去することができる。したがって、共振特性の劣化を低減しつつ信頼性の高い圧電共振子を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る圧電共振子の概略の断面図である。
【図２】（ａ）〜（ｃ）は、上記圧電共振子の製造工程（支持膜形成工程）を説明する断面図である。
【図３】（ａ）〜（ｃ）は、上記圧電共振子の製造工程（下部電極形成工程）を説明する断面図である。
【図４】（ａ）〜（ｅ）は、上記圧電共振子の製造工程（圧電性薄膜形成工程）を説明する断面図である。
【図５】（ａ）〜（ｅ）は、上記圧電共振子の製造工程（上部電極形成工程）を説明する断面図である。
【図６】上記圧電共振子の製造工程（開口部形成工程）を説明する断面図である。
【図７】上記圧電共振子の変形例の概略の断面図である。
【図８】本発明の圧電共振子を備える圧電フィルタの一例の回路図である。
【図９】本発明の圧電共振子を備える圧電フィルタの他の例の回路図である。
【図１０】本発明の圧電共振子を備える圧電フィルタのさらに他の例の回路図である。
【図１１】上記圧電フィルタを搭載したデュプレクサの回路ブロック図である。
【符号の説明】
１  圧電共振子
２  基板
３  支持膜
４  開口部（空洞部）
５  下部電極
６  圧電性薄膜
６ａ  圧電性酸化膜
７  上部電極
【図１】
2004356700.tif 000003
【図２】
2004356700.tif 000004
【図３】
2004356700.tif 000005
【図４】
2004356700.tif 000006
【図５】
2004356700.tif 000007
【図６】
2004356700.tif 000008
【図７】
2004356700.tif 000009
【図８】
2004356700.tif 000010
【図９】
2004356700.tif 000011
【図１０】
2004356700.tif 000012
【図１１】
2004356700.tif 000013