【手続補正書】
【提出日】平成26年7月17日(2014.7.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マイクロ電子パッケージであって、
第１の面と、該第１の面から離れた第２の面とを有する基板と、
前記第１の面の上に重なるマイクロ電子素子と、
前記第１又は第２の面の少なくとも一方で突出し、前記基板から離れた上面と該上面から延びる端面とを有する、実質的に剛性の導電性ポストと、
前記導電性ポストが上方に突出する面の反対側の前記基板の面で露出し、前記マイクロ電子素子と電気的に相互接続する導電性素子と、
前記マイクロ電子素子の少なくとも一部、及び前記導電性ポストが上方に突出する前記基板の面の上に重なるカプセル材料であって、該カプセル材料は、それぞれが前記導電性ポストのうちの少なくとも１つの導電性ポストの上面を露出しかつ前記端面を部分的に露出する複数の開口部有し、少なくとも幾つかの前記導電性ポストが電気的に互いに絶縁され、かつ異なる電位を同時に伝達するように構成される、カプセル材料と、
を備えるマイクロ電子パッケージ。
【請求項２】
前記導電性ポストが前記第１の面又は第２の面のうちの少なくとも一方の上方に第１の高さまで突出し、前記カプセル材料が、前記導電性ポストに接触し、かつ前記導電性ポストが上方に突出する前記基板の同じ面の上方の第２の高さに主面を有し、前記第２の高さは前記第１の高さよりも高く、前記カプセル材料内の開口部は前記主面の開口部である、請求項１に記載のマイクロ電子パッケージ。
【請求項３】
前記導電性ポストが前記第１の面の上方に突出し、前記導電性素子が前記第２の面において露出される、請求項２に記載のマイクロ電子パッケージ。
【請求項４】
前記第１の面が第１の領域と該第１の領域から延びる第２の領域とを有し、前記マイクロ電子素子が前記第１の領域の上に重なり、前記導電性ポストが前記第２の領域と整列される、請求項３に記載のマイクロ電子パッケージ。
【請求項５】
前記導電性ポストが前記第２の面の上方に突出し、かつ前記導電性素子が前記第１の面において露出する、請求項２に記載のマイクロ電子パッケージ。
【請求項６】
前記カプセル材料の主面が実質的に平坦な面であり、前記カプセル材料が、前記第１の面の上方の第３の高さで前記マイクロ電子素子の上に重なる第２の面をさらに有し、前記第３の高さは前記第２の高さとは異なる、請求項４に記載のマイクロ電子パッケージ。
【請求項７】
前記第３の高さが前記第２の高さよりも高い、請求項６に記載のマイクロ電子パッケージ。
【請求項８】
前記カプセル材料の主面が、前記第１の面から少なくとも実質的に均一な第２の高さで該第１の面の前記第１の領域及び前記第２の領域の上に重なる、かつ前記マイクロ電子素子の上に重なる実質的に平坦な面である、請求項４に記載のマイクロ電子パッケージ。
【請求項９】
少なくとも１つの前記導電性ポストが、前記マイクロ電子素子から離れた先端領域と、該先端領域の下方に前記基板に近接して配置される第２の領域とを含み、前記第２の領域及び前記先端領域は、それぞれ凹形円周面を有し、前記少なくとも１つの導電性ポストは、本質的に金属から成り、かつ前記先端領域内の垂直位置の第１の関数でありまた前記第２の領域内の垂直位置の第２の関数である横方向の寸法を有する、請求項２に記載のマイクロ電子パッケージ。
【請求項１０】
前記導電性素子が、少なくとも１つの導電性ポスト又は導電結合材料の塊を含み、前記カプセル材料の一部が前記第２の面の上に重なり、さらに、複数の第２の開口部を有し、該複数の第２の開口部のそれぞれは、少なくとも１つの前記導電性素子を部分的に露出し、少なくとも幾つかの前記導電性素子は、互いに電気的に絶縁され、かつ異なる電位を同時に伝達するように構成される、請求項３に記載のマイクロ電子パッケージ。
【請求項１１】
少なくとも２つの前記導電性ポストの表面が、単一の前記開口部の中で少なくとも部分的に露出される、請求項２に記載のマイクロ電子パッケージ。
【請求項１２】
マイクロ電子パッケージであって、
第１の面と、該第１の面から離れた第２の面とを有する基板と、
前記第１の面の上に重なるマイクロ電子素子と、
前記第１又は第２の面の少なくとも一方で突出し、前記基板から離れた上面と該上面から延びる端面とを有する実質的に剛性の導電性ポストと、
前記導電性ポストと結合した導電性の塊と、
前記導電性ポストが上方に突出する面の反対側の前記基板の面で露出し、前記マイクロ電子素子と電気的に相互接続する導電性素子と、
前記マイクロ電子素子の少なくとも一部、及び前記導電性ポストが上方に突出する前記基板の面の上に重なるカプセル材料であって、該カプセル材料は、それぞれが前記導電性ポストに結合した少なくとも１つの前記導電性の塊を部分的に露出する複数の開口部を有し、少なくとも幾つかの前記導電性の塊が電気的に互いに絶縁され、かつ異なる電位を同時に伝達するように構成される、カプセル材料と、
を備え、
前記導電性の塊は、前記第１の面又は第２の面のうちの少なくとも一方の上方に第１の高さまで突出し、前記カプセル材料は、前記導電性の塊に接触し、かつ前記導電性の塊が上方に突出する前記基板の同じ面の上方の第２の高さに主面を有し、前記第２の高さは前記第１の高さよりも高く、前記カプセル材料内の開口部は前記主面内の開口部であり、
少なくとも２つの前記導電性の塊の表面は、単一の前記開口部の中で少なくとも部分的に露出される、マイクロ電子パッケージ。
【請求項１３】
マイクロ電子パッケージであって、
第１の面と、該第１の面から離れた第２の面とを有する基板と、
前記第１の面の上に重なるマイクロ電子素子と、
前記第１又は第２の面の少なくとも一方で突出し、前記基板から離れた上面と該上面から延びる端面とを有する、実質的に剛性の導電性ポストと、
前記導電性ポストが上方に突出する面の反対側の前記基板の面で露出し、前記マイクロ電子素子と電気的に相互接続する導電性素子と、
前記マイクロ電子素子の少なくとも一部、及び前記導電性ポストが上方に突出する前記基板の面の上に重なるカプセル材料であって、該カプセル材料は、それぞれが前記導電性ポストのうちの少なくとも１つの導電性ポストの前記上面を部分的に露出する複数の開口部を有し、少なくとも幾つかの前記導電性ポストが電気的に互いに絶縁され、かつ異なる電位を同時に伝達するように構成される、カプセル材料と、
を備え、
前記導電性ポストは、前記第１の面又は第２の面のうちの少なくとも一方の上方に第１の高さまで突出し、前記カプセル材料は、前記導電性ポストに接触し、かつ前記導電性ポストが上方に突出する前記基板の同じ面の上方の第２の高さに主面を有し、前記第２の高さは前記第１の高さよりも高く、前記カプセル材料内の開口部は前記主面内の開口部であり、
少なくとも１つの導電性ポストは、前記マイクロ電子素子から離れた先端領域と、該先端領域の下方に前記基板に近接して配置される第２の領域とを含み、前記第２の領域及び前記先端領域は、それぞれ凹形円周面を有し、前記少なくとも１つの導電性ポストは、本質的に金属から成り、かつ前記先端領域内の垂直位置の第１の関数でありまた前記第２の領域内の垂直位置の第２の関数である横方向の寸法を有する、マイクロ電子パッケージ。
【請求項１４】
マイクロ電子パッケージであって、
第１の面と、該第１の面から離れた第２の面とを有する基板と、
前記第１の面の上に重なるマイクロ電子素子と、
前記第１又は第２の面の少なくとも一方で突出し、前記基板から離れた上面と該上面から延びる端面とを有する実質的に剛性の導電性ポストと、
前記導電性ポストと結合した導電性の塊と、
前記導電性ポストが上方に突出する面の反対側の前記基板の面で露出し、前記マイクロ電子素子と電気的に相互接続する導電性素子と、
前記マイクロ電子素子の少なくとも一部、及び前記導電性ポストが上方に突出する前記基板の面の上に重なるカプセル材料であって、該カプセル材料は、それぞれが前記導電性ポストに結合した少なくとも１つの前記導電性の塊を部分的に露出する複数の開口部を有し、少なくとも幾つかの前記導電性の塊が電気的に互いに絶縁され、かつ異なる電位を同時に伝達するように構成される、カプセル材料と、
を備え、
前記導電性の塊は、前記第１の面又は第２の面のうちの少なくとも一方の上方に第１の高さまで突出し、前記カプセル材料は、前記導電性の塊に接触し、かつ前記導電性の塊が上方に突出する前記基板の同じ面の上方の第２の高さに主面を有し、前記第２の高さは前記第１の高さよりも高く、前記カプセル材料内の開口部は前記主面内の開口部であり、
少なくとも１つの導電性ポストは、前記マイクロ電子素子から離れた先端領域と、該先端領域の下方に前記基板に近接して配置される第２の領域とを含み、前記第２の領域及び前記先端領域は、それぞれ凹形円周面を有し、前記少なくとも１つの導電性ポストは、本質的に金属から成り、かつ前記先端領域内の垂直位置の第１の関数でありまた前記第２の領域内の垂直位置の第２の関数である横方向の寸法を有する、マイクロ電子パッケージ。
【請求項１５】
マイクロ電子パッケージであって、
第１の面と、該第１の面から離れた第２の面とを有する基板と、
前記第１の面の上に重なるマイクロ電子素子と、
前記第１又は第２の面の少なくとも一方で突出し、前記基板から離れた上面と該上面から延びる端面とを有する、実質的に剛性の導電性ポストと、
前記導電性ポストが上方に突出する面の反対側の前記基板の面で露出し、前記マイクロ電子素子と電気的に相互接続する導電性素子と、
前記マイクロ電子素子の少なくとも一部、及び前記導電性ポストが上方に突出する前記基板の面の上に重なるカプセル材料であって、該カプセル材料は、それぞれが前記導電性ポストのうちの少なくとも１つの導電性ポストの前記上面を部分的に露出する複数の開口部を有し、少なくとも幾つかの前記導電性ポストが電気的に互いに絶縁され、かつ異なる電位を同時に伝達するように構成される、カプセル材料と、
を備え、
前記導電性ポストは、前記第１の面又は第２の面のうちの少なくとも一方の上方に第１の高さまで突出し、前記カプセル材料は、前記導電性ポストに接触し、かつ前記導電性ポストが上方に突出する前記基板の同じ面の上方の第２の高さに主面を有し、前記第２の高さは前記第１の高さよりも高く、前記カプセル材料内の開口部は前記主面内の開口部であり、
少なくとも２つの前記導電性ポストの表面は、単一の前記開口部の中で少なくとも部分的に露出される、マイクロ電子パッケージ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
本願の発明を特定の実施形態を参照して説明してきたが、これらの実施形態は本発明の原理及び用途を単に例証するものであることは理解されよう。このため、これらの例証となる実施形態に対して多数の変形例を作ることができ、また添付の特許請求の範囲によって規定される本発明の精神及び範囲から逸脱することなく、別の装置を発明することができることは理解されよう。
なお、出願当初の特許請求の範囲は以下の通りである。
（請求項１）
マイクロ電子パッケージであって、
第１の面と、該第１の面から離れた第２の面とを有する基板と、
前記第１の面の上に重なるマイクロ電子素子と、
前記第１又は第２の面の少なくとも一方で突出し、前記基板から離れた上面と該上面から延びる端面とを有する、実質的に剛性の導電性ポストと、
前記導電性ポストが上方に突出する面の反対側の前記基板の面で露出し、前記マイクロ電子素子と電気的に相互接続する導電性素子と、
前記マイクロ電子素子の少なくとも一部、及び前記導電性ポストが上方に突出する前記基板の面の上に重なるカプセル材料であって、該カプセル材料は、それぞれが前記導電性ポストのうちの少なくとも１つのポストの上面を露出しかつ前記端面を部分的に露出する複数の開口部有し、少なくとも幾つかの前記導電性ポストが電気的に互いに絶縁され、かつ異なる電位を同時に伝達するように構成される、カプセル材料と、
を備えるマイクロ電子パッケージ。
（請求項２）
マイクロ電子パッケージであって、
第１の面と、該第１の面から離れた第２の面とを有する基板と、
前記第１の面の上に重なるマイクロ電子素子と、
前記第１又は第２の面の少なくとも一方で突出し、前記基板から離れた上面と該上面から延びる端面とを有する、実質的に剛性の導電性ポストと、
前記導電性ポストが上方に突出する面の反対側の前記基板の面で露出し、前記マイクロ電子素子と電気的に相互接続する導電性素子と、
前記マイクロ電子素子の少なくとも一部、及び前記導電性ポストが上方に突出する前記基板の面の上に重なるカプセル材料であって、該カプセル材料は、それぞれが前記導電性ポストのうちの少なくとも１つのポストの前記上面を部分的に露出する複数の開口部を有し、少なくとも幾つかの前記導電性ポストが電気的に互いに絶縁され、かつ異なる電位を同時に伝達するように構成される、カプセル材料と、
を備えるマイクロ電子パッケージ。
（請求項３）
マイクロ電子パッケージであって、
第１の面と、該第１の面から離れた第２の面とを有する基板と、
前記第１の面の上に重なるマイクロ電子素子と、
前記第１又は第２の面の少なくとも一方で突出し、前記基板から離れた上面と該上面から延びる端面とを有する実質的に剛性の導電性ポストと、
前記導電性ポストと結合した導電性の塊と、
前記導電性ポストが上方に突出する面の反対側の前記基板の面で露出し、前記マイクロ電子素子と電気的に相互接続する導電性素子と、
前記マイクロ電子素子の少なくとも一部、及び前記導電性ポストが上方に突出する前記基板の面の上に重なるカプセル材料であって、該カプセル材料は、それぞれが前記導電性ポストに結合した少なくとも１つの前記導電性の塊を部分的に露出する複数の開口部を有し、少なくとも幾つかの前記導電性の塊が電気的に互いに絶縁され、かつ異なる電位を同時に伝達するように構成される、カプセル材料と、
を含むマイクロ電子パッケージ。
（請求項４）
前記導電性ポストが前記第１の面又は第２の面のうちの少なくとも一方の上方に第１の高さまで突出し、前記カプセル材料が、前記導電性ポストに接触し、かつ前記導電性ポストが上方に突出する前記基板の同じ面の上方の第２の高さに主面を有し、前記第２の高さは前記第１の高さよりも高く、前記カプセル材料内の開口部は前記主面の開口部である、請求項１に記載のマイクロ電子パッケージ。
（請求項５）
前記導電性ポストが前記第１の面又は第２の面のうちの少なくとも一方の上方に第１の高さまで突出し、前記カプセル材料が、前記導電性ポストに接触し、かつ前記導電性ポストが上方に突出する前記基板の同じ面の上方の第２の高さに主面を有し、前記第２の高さは前記第１の高さよりも高く、前記カプセル材料内の開口部は前記主面内の開口部である、請求項２に記載のマイクロ電子パッケージ。
（請求項６）
前記導電性の塊が前記第１の面又は第２の面のうちの少なくとも一方の上方に第１の高さまで突出し、前記カプセル材料が、前記導電性の塊に接触し、かつ前記導電性の塊が上方に突出する前記基板の同じ面の上方の第２の高さに主面を有し、前記第２の高さは前記第１の高さよりも高く、前記カプセル材料内の開口部は前記主面内の開口部である、請求項３に記載のマイクロ電子パッケージ。
（請求項７）
前記導電性ポストが前記第１の面の上方に突出し、前記導電性素子が前記第２の面において露出される、請求項４、５、又は６に記載のマイクロ電子パッケージ。
（請求項８）
前記第１の面が第１の領域と該第１の領域から延びる第２の領域とを有し、前記マイクロ電子素子が前記第１の領域の上に重なり、前記ポストが前記第２の領域と整列される、請求項７に記載のマイクロ電子パッケージ。
（請求項９）
前記導電性ポストが前記第２の面の上方に突出し、かつ前記導電性素子が前記第１の面において露出する、請求項４、５、又は６に記載のマイクロ電子パッケージ。
（請求項１０）
前記カプセル材料の主面が実質的に平坦な面であり、前記カプセル材料が、前記第１の面の上方の第３の高さで前記マイクロ電子素子の上に重なる第２の面をさらに有し、前記第３の高さは前記第２の高さとは異なる、請求項８に記載のマイクロ電子パッケージ。
（請求項１１）
前記第３の高さが前記第２の高さよりも高い、請求項１０に記載のマイクロ電子パッケージ。
（請求項１２）
前記カプセル材料の主面が、前記第１の面から少なくとも実質的に均一な第２の高さで該第１の面の前記第１の領域及び前記第２の領域の上に重なる、かつ前記マイクロ電子素子の上に重なる実質的に平坦な面である、請求項８に記載のマイクロ電子パッケージ。
（請求項１３）
少なくとも１つの前記導電性ポストが、前記マイクロ電子素子から離れた先端領域と、該先端領域の下方に前記基板に近接して配置される第２の領域とを含み、前記第２の領域及び前記先端領域は、それぞれ凹形円周面を有し、前記少なくとも１つのポストは、本質的に金属から成り、かつ前記先端領域内の垂直位置の第１の関数でありまた前記第２の領域内の垂直位置の第２の関数である横方向の寸法を有する、請求項４、５、又は６に記載のマイクロ電子パッケージ。
（請求項１４）
前記導電性素子が、少なくとも１つの導電性ポスト又は導電結合材料の塊を含み、前記カプセル材料の一部が前記第２の面の上に重なり、さらに、複数の第２の開口部を有し、該複数の第２の開口部のそれぞれは、少なくとも１つの前記導電性素子を部分的に露出し、少なくとも幾つかの前記導電性素子は、互いに電気的に絶縁され、かつ異なる電位を同時に伝達するように構成される、請求項７に記載のマイクロ電子パッケージ。
（請求項１５）
少なくとも２つの前記導電性ポストの表面が、単一の前記開口部の中で少なくとも部分的に露出される、請求項４又は５に記載のマイクロ電子パッケージ。
（請求項１６）
少なくとも２つの前記導電性の塊の表面が、単一の前記開口部の中で少なくとも部分的に露出される、請求項６に記載のマイクロ電子パッケージ。
（請求項１７）
マイクロ電子パッケージを製造する方法であって、
基板、該基板に搭載されるマイクロ電子素子、及び前記基板から離れた上面を有する実質的に剛性の導電性ポストを含むマイクロ電子アセンブリを提供するステップであって、第１及び第２の前記導電性ポストは、該第１の導電性ポスト上の第１の信号電位を伝達するために、また該第２の導電性ポスト上の、前記第１の信号電位とは異なる第２の電位を同時に伝達するために、前記基板の導電性機構によって前記マイクロ電子素子に電気的に接続される、ステップと、
カプセル材料層を、前記マイクロ電子素子の少なくとも一部の上に重なるように、かつ前記導電性ポストの上面を覆うように形成するステップと、
開口部を前記カプセル材料層の中に形成するステップであって、各開口部は、少なくとも１つの前記導電性ポストと位置合わせされ、かつ少なくとも１つの前記導電性ポストとの電気的接続がなされるのを可能にする、ステップと、
を含む方法。
（請求項１８）
前記カプセル材料層が前記導電性ポストに接触し、各開口部が少なくとも１つの前記導電性ポストを少なくとも部分的に露出する、請求項１７に記載の方法。
（請求項１９）
少なくとも１つの個別の開口部が、２つ以上の前記導電性ポストを少なくとも部分的に露出する、請求項１８に記載の方法。
（請求項２０）
前記マイクロ電子アセンブリが、前記導電性ポストのうちの対応するポストと結合する導電性の塊をさらに含み、前記カプセル材料層内に形成される各開口部は、少なくとも１つの前記導電性の塊を少なくとも部分的に露出する、請求項１７に記載の方法。
（請求項２１）
少なくとも１つの個別の開口部が、２つ以上の前記導電性の塊を少なくとも部分的に露出する、請求項２０に記載の方法。
（請求項２２）
前記カプセル材料層が実質的に平坦な面を有するように形成され、前記開口部が該実質的に平坦な面の中に形成される、請求項１７に記載の方法。
（請求項２３）
前記導電性ポストが、前記上面から延びる端面を有し、前記少なくとも１つの導電性ポストの端面が、前記少なくとも１つの開口部の中で少なくとも部分的に露出される、請求項１７に記載の方法。
（請求項２４）
少なくとも第１及び第２のマイクロ電子パッケージが作製され、前記第２のマイクロ電子パッケージを前記第１のマイクロ電子パッケージの上に積み重ねるステップをさらに含み、前記第１及び第２のマイクロ電子パッケージは、該第１及び第２のマイクロ電子パッケージのうちの少なくとも一方のパッケージの導電性ポストを用いて電気的に相互接続される、請求項１７に記載の方法。
（請求項２５）
前記カプセル材料層を形成するステップが、前記基板の面の上方に前記カプセル材料層の第１及び第２の実質的に平坦な面を形成するステップを含み、該第１の面は、前記マイクロ電子素子と位置合わせされた前記基板の少なくとも一部の上に重なり、該第２の面は、前記マイクロ電子素子の端部を超えた前記基板の別の部分の上に重なり、前記第１及び第２の面は、前記基板の面から異なる高さを有する、請求項１７に記載の方法。
（請求項２６）
マイクロ電子パッケージを製造する方法であって、
基板、該基板に重なるマイクロ電子素子、及び前記基板から離れた上面を有する実質的に剛性の導電性ポストを含むマイクロ電子アセンブリを提供するステップであって、第１及び第２の前記導電性ポストは、該第１の導電性ポスト上の第１の信号電位を伝達するために、また該第２の導電性ポスト上の、前記第１の信号電位とは異なる第２の電位を同時に伝達するために、前記基板を介して前記マイクロ電子素子に電気的に接続される、ステップと、
カプセル材料層を、前記マイクロ電子素子の少なくとも一部に重なるように、かつ前記導電性ポストの上面を覆うように形成するステップと、
少なくとも１つの前記導電性ポストと位置合わせされる凹部を前記カプセル材料層の中に形成するステップであって、該凹部は、少なくとも１つの前記導電性ポストと電気的接続がなされるのを可能にする、ステップと、
を含む方法。