(57)【要約】【課題】最適に動作電圧を下げ動作下限電圧に限界まで近づけることが可能で、消費電力の削減を図れる半導体装置およびその動作電圧制御方法を提供する。【解決手段】本体回路１２１の処理回路が、動作下限電圧を計測する動作の電圧指示値を所定の動作保証電圧から開始し、所望の電圧ステップ値分低い電圧値を設定し、この設定電圧を変更する都度その値をメモリ１２３に記録しながら計測動作を繰り返し、計測動作中に、本体回路への電源電圧Ｖ１１ａが動作下限電圧を下回り、所望の動作をしなくなった際に自動復帰ユニット１２４を起動して、本体回路１２１を再び正常動作状態に復帰させ、かつ、自動復帰ユニット１２４で自動復帰させた際にメモリ１２３に記録されたステートフラグＳＴＦＬＧをクリアし、メモリ１２３に記録された最後の動作電圧または電圧に所望のマージンを加えた値を電圧指示信号Ｓ１２１として電圧制御回路１２２に指示する。【選択図】      図１
2004194134.tif 000002
【特許請求の範囲】
【請求項１】
動作下限電圧以上の電源電圧で動作可能な本体回路を有し、上記本体回路の動作下限電圧をサーチする動作下限電圧サーチモードを含む半導体装置であって、
上記本体回路への電源電圧が上記動作下限電圧を下回っても記憶した情報を維持できるメモリと、
少なくとも上記動作下限電圧サーチモード時に、上記本体回路への電源電圧が上記動作下限電圧を下回り当該本体回路が正しく動作しなくなった際に、当該本体回路を自動復帰させる自動復帰手段と、
電圧指示信号に応じて電源電圧を調整し、上記本体回路に供給する電圧供給手段と、
上記動作下限電圧サーチモード時に、動作下限電圧を計測する動作を行い、計測した電圧値を上記メモリに記録し、記録した電圧値に基づく上記電圧指示信号を上記電圧供給手段に供給し、当該電圧指示信号に応じた電源電圧を上記本体回路に供給させて所定の処理を行わせる処理手段と
を有する半導体装置。
【請求項２】
上記自動復帰手段は、上記本体回路が上記動作下限電圧を下回っても動作可能で、タイマーを用いて所定の時間内に所望の処理動作を受けなかった場合にリセットをかけ上記本体回路を復帰させる
請求項１記載の半導体装置。
【請求項３】
上記処理手段は、上記動作下限電圧を計測する動作を、ワースト条件でも動作を保証する最大電圧で開始し、当該計測動作に入ることを上記メモリにステートフラグとして記録する
請求項１記載の半導体装置。
【請求項４】
上記処理手段は、上記動作下限電圧を計測する動作の電圧指示値を所定の動作保証電圧から開始し、
所望の電圧ステップ値分低い電圧値を設定し、当該設定電圧を変更する都度その値を前記メモリに記録しながら計測動作を繰り返し、
上記計測動作中に、上記本体回路への電源電圧が動作下限電圧を下回り、当該本体回路が所望の動作をしなくなった際に前記自動復帰手段を起動して、上記本体回路を再び正常動作状態に復帰させる
請求項１記載の半導体装置。
【請求項５】
上記処理手段は、上記動作下限電圧を計測する動作の電圧指示値を所定の動作保証電圧から開始し、
所望の電圧ステップ値分低い電圧値を設定し、当該設定電圧を変更する都度その値を前記メモリに記録しながら計測動作を繰り返し、
上記計測動作中に、上記本体回路への電源電圧が動作下限電圧を下回り、当該本体回路が所望の動作をしなくなった際に前記自動復帰手段を起動して、上記本体回路を再び正常動作状態に復帰させる
請求項２記載の半導体装置。
【請求項６】
上記処理手段は、上記本体回路への電源電圧が上記動作下限電圧を下回り当該本体回路が正しく動作しなくなり、上記自動復帰手段で上記本体回路を自動復帰させた際に上記ステートフラグをクリアし、
上記メモリに記録された最後の動作電圧または当該電圧に所望のマージンを加えた値を上記電圧指示信号として上記電圧供給手段に指示し、当該電圧指示信号に応じた電源電圧を上記本体回路に供給させて所定の処理を行わせる
請求項３記載の半導体装置。
【請求項７】
上記処理手段は、上記本体回路への電源電圧が上記動作下限電圧を下回り当該本体回路が正しく動作しなくなり、上記自動復帰手段で上記本体回路を自動復帰させた際に上記ステートフラグをクリアし、
上記メモリに記録された最後の動作電圧または当該電圧に所望のマージンを加えた値を上記電圧指示信号として上記電圧供給手段に指示し、当該電圧指示信号に応じた電源電圧を上記本体回路に供給させて所定の処理を行わせる
請求項４記載の半導体装置。
【請求項８】
動作下限電圧以上の電源電圧で動作可能な本体回路を有し、上記本体回路の動作下限電圧をサーチする動作下限電圧サーチモードおよび遅延校正モードを含む半導体装置であって、
上記本体回路への電源電圧が上記動作下限電圧を下回っても記憶した情報を維持できるメモリと、
少なくとも上記動作下限電圧サーチモード時に、上記本体回路への電源電圧が上記動作下限電圧を下回り当該本体回路が正しく動作しなくなった際に、当該本体回路を自動復帰させる自動復帰手段と、
電圧指示信号に応じて電源電圧を調整し、上記本体回路に供給する電圧供給手段と、
遅延指示信号に応じた遅延値に設定可能で、設定された遅延値で入力信号を遅延させる遅延手段と、
上記遅延手段による遅延情報に基づく上記電圧指示信号を生成して上記電圧供給手段に出力する電圧制御手段と、
上記動作下限電圧サーチモード時に、動作下限電圧を計測する動作を行い、計測した電圧値を上記メモリに記録し、記録した電圧値に基づく上記電圧指示信号を上記電圧供給手段に供給し、当該電圧指示信号に応じた電源電圧を上記本体回路に供給させて所定の処理を行わせ、上記計測動作中に、上記本体回路への電源電圧が動作下限電圧を下回り、当該本体回路が所望の動作をしなくなった際に前記自動復帰手段により、上記本体回路を再び正常動作状態に復帰させて上記遅延校正モードに移行し、上記遅延指示信号により上記遅延手段の遅延値を増減させて、上記動作下限電圧サーチモードにおいて得られた動作下限電圧に対して所望の電圧マージン内で動作するように上記遅延手段の遅延値を調整する処理手段と
を有する半導体装置。
【請求項９】
上記処理手段は、上記動作下限電圧を計測する動作を、ワースト条件でも動作を保証する最大電圧で開始し、当該計測動作に入ることを上記メモリにステートフラグとして記録し、上記本体回路が自動復帰した際に、上記ステートフラグが記録されていることにより上記動作下限電圧が得られていることを認識して上記遅延校正モードに移行する
請求項８記載の半導体装置。
【請求項１０】
動作下限電圧以上の電源電圧で動作可能な本体回路を有する半導体装置の動作電圧制御方法であって、
上記動作下限電圧を計測する動作を行い、計測した電圧値を本体回路への電源電圧が上記動作下限電圧を下回っても記憶した情報を維持できるメモリに記録し、
記録した電圧値に基づく上記電源電圧を上記本体回路に供給して所定の処理を行わせ、
上記本体回路への電源電圧が上記動作下限電圧を下回り当該本体回路が正しく動作しなくなった際に、当該本体回路を自動復帰させ、
自動復帰後に、上記メモリに記録された最後の動作電圧または当該電圧に所望のマージンを加えた値の電源電圧を上記本体回路に供給する
半導体装置の動作電圧制御方法。
【請求項１１】
上記動作下限電圧を計測する動作を、ワースト条件でも動作を保証する最大電圧で開始し、当該計測動作に入ることを上記メモリにステートフラグとして記録する
請求項１０記載の半導体装置の動作電圧制御方法。
【請求項１２】
上記動作下限電圧を計測する動作を所定の動作保証電圧から開始し、
所望の電圧ステップ値分低い電圧値を設定し、当該設定電圧を変更する都度その値を前記メモリに記録しながら計測動作を繰り返し、
上記計測動作中に、上記本体回路への電源電圧が動作下限電圧を下回り、当該本体回路が所望の動作をしなくなった際に、上記本体回路を再び正常動作状態に復帰させる
請求項１０記載の半導体装置の動作電圧制御方法。
【請求項１３】
上記本体回路への電源電圧が上記動作下限電圧を下回り当該本体回路が正しく動作しなくなり、上記本体回路を自動復帰させた際に上記ステートフラグをクリアする
請求項１１記載の半導体装置の動作電圧制御方法。
【請求項１４】
動作下限電圧以上の電源電圧で動作可能な本体回路と、遅延値を任意に設定可能で、設定された遅延値で入力信号を遅延させる遅延手段とを有し、上記遅延手段による遅延情報に基づき上記本体回路に供給する電源電圧値を制御する半導体装置の動作電圧制御方法であって、
上記動作下限電圧を計測する動作を行い、計測した電圧値を本体回路への電源電圧が上記動作下限電圧を下回っても記憶した情報を維持できるメモリに記録し、
記録した電圧値に基づく上記電源電圧を上記本体回路に供給して所定の処理を行わせ、
上記本体回路への電源電圧が上記動作下限電圧を下回り当該本体回路が正しく動作しなくなった際に、当該本体回路を自動復帰させ、
上記遅延手段の遅延値を増減させて、上記メモリに記録されている最後に得られた動作下限電圧に対して所望の電圧マージン内で動作するように上記遅延手段の遅延値を調整する
半導体装置の動作電圧制御方法。
【請求項１５】
上記動作下限電圧を計測する動作を、ワースト条件でも動作を保証する最大電圧で開始し、当該計測動作に入ることを上記メモリにステートフラグとして記録し、上記本体回路が自動復帰した際に、上記ステートフラグが記録されていることにより上記最後の動作下限電圧が得られていることを認識する
請求項１４記載の半導体装置の動作電圧制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ターゲット回路であるＬＳＩに供給する電源電圧を適応的に制御して低消費電力化を図る半導体装置およびその動作電圧制御方法に関するものである。
【０００２】
【従来の技術】
従来、半導体回路（ＬＳＩ）は、あらかじめ設定されたワースト条件でも動作を保証する図９に示すような固定電圧ｖｏｌ ｍａｘを供給し動作させていた。
【０００３】
また、近年、半導体回路では、低電力化のために、電源電圧を下げる方法が一般的に取られている。これは半導体回路（ＬＳＩ）の消費電力のＡＣ成分が電源電圧の２乗に比例するためで、ＬＳＩの低消費電力化には電源電圧の低減が最も効果的であるからである。
【０００４】
このような観点から、近年、ＬＳＩの動作周波数やプロセスばらつき、温度変化に対して、電源電圧を動的に制御し、ＬＳＩが動作可能な最低電圧を適応的に供給する方法が報告されている。
【０００５】
このような適応的電源電圧制御を実現する例として、ＬＳＩのクリティカルパス相当の遅延を生成する遅延モニタ回路を搭載し、電源電圧制御の対象となるターゲット回路の動作クロック周波数と、この遅延回路の遅延値を比較して、遅延回路の遅延値が動作クロックサイクル以内に収まるように電源電圧を制御している（たとえば、特許文献１、特許文献２、特許文献３参照）。
【０００６】
【特許文献１】
特開２０００−２１６３３８号公報
【特許文献２】
特開２０００−２９５０８４号公報
【特許文献３】
特開２００２−１００９６７号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、図９に示すように、ＬＳＩを固定の動作保証電圧ｖｏｌ ｍａｘを供給し動作させる場合、プロセスばらつき等により個々のＬＳＩが動作できる電圧が、図９に示すようなワースト電圧より低い動作下限電圧ｖｏｌ ｍｉｎで動作する場合が殆どである。
したがって、従来のＬＳＩでは、（ｖｏｌ ｍａｘ）−（ｖｏｌ ｍｉｎ）の無駄な電力を消費してしまっていた。
【０００８】
また、ＬＳＩ本体の遅延特性をモニタする遅延モニタ装置を搭載し、この遅延状態が所望の値になるように制御する事でＬＳＩへの供給電圧を調整する場合でも、あらかじめ設定したダミー遅延値により制御されるため、ＬＳＩ本体の遅延とダミー遅延との差分ばらつきにより最適にＫＳＩ本体遅延を再現できず、電圧を最小に下げて電力削減する効果が十分達成できないケースがあった。
【０００９】
これを図１０に関連付けて説明すると、いわゆるダミー遅延制御による供給電圧ｖｏｌが実際の動作下限電圧ｖｏｌ ｍｉｎに想定する必要なマージンΔＶ１以上に大きく離ればらつき、余剰な電圧を供給し、電力ロスが発生する。
【００１０】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、最適に動作電圧を下げ、動作下限電圧に限界まで近づけることが可能で、消費電力の削減を図ることができる半導体装置およびその動作電圧制御方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、動作下限電圧以上の電源電圧で動作可能な本体回路を有し、上記本体回路の動作下限電圧をサーチする動作下限電圧サーチモードを含む半導体装置であって、上記本体回路への電源電圧が上記動作下限電圧を下回っても記憶した情報を維持できるメモリと、少なくとも上記動作下限電圧サーチモード時に、上記本体回路への電源電圧が上記動作下限電圧を下回り当該本体回路が正しく動作しなくなった際に、当該本体回路を自動復帰させる自動復帰手段と、電圧指示信号に応じて電源電圧を調整し、上記本体回路に供給する電圧供給手段と、上記動作下限電圧サーチモード時に、動作下限電圧を計測する動作を行い、計測した電圧値を上記メモリに記録し、記録した電圧値に基づく上記電圧指示信号を上記電圧供給手段に供給し、当該電圧指示信号に応じた電源電圧を上記本体回路に供給させて所定の処理を行わせる処理手段とを有する。
【００１２】
好適には、上記自動復帰手段は、上記本体回路が上記動作下限電圧を下回っても動作可能で、タイマーを用いて所定の時間内に所望の処理動作を受けなかった場合にリセットをかけ上記本体回路を復帰させる。
【００１３】
好適には、上記処理手段は、上記動作下限電圧を計測する動作を、ワースト条件でも動作を保証する最大電圧で開始し、当該計測動作に入ることを上記メモリにステートフラグとして記録する。
【００１４】
また、好適には、上記処理手段は、上記動作下限電圧を計測する動作の電圧指示値を所定の動作保証電圧から開始し、所望の電圧ステップ値分低い電圧値を設定し、当該設定電圧を変更する都度その値を前記メモリに記録しながら計測動作を繰り返し、上記計測動作中に、上記本体回路への電源電圧が動作下限電圧を下回り、当該本体回路が所望の動作をしなくなった際に前記自動復帰手段を起動して、上記本体回路を再び正常動作状態に復帰させる。
【００１５】
また、上記処理手段は、上記本体回路への電源電圧が上記動作下限電圧を下回り当該本体回路が正しく動作しなくなり、上記自動復帰手段で上記本体回路を自動復帰させた際に上記ステートフラグをクリアし、上記メモリに記録された最後の動作電圧または当該電圧に所望のマージンを加えた値を上記電圧指示信号として上記電圧供給手段に指示し、当該電圧指示信号に応じた電源電圧を上記本体回路に供給させて所定の処理を行わせる。
【００１６】
本発明の第２の観点は、動作下限電圧以上の電源電圧で動作可能な本体回路を有し、上記本体回路の動作下限電圧をサーチする動作下限電圧サーチモードおよび遅延校正モードを含む半導体装置であって、上記本体回路への電源電圧が上記動作下限電圧を下回っても記憶した情報を維持できるメモリと、少なくとも上記動作下限電圧サーチモード時に、上記本体回路への電源電圧が上記動作下限電圧を下回り当該本体回路が正しく動作しなくなった際に、当該本体回路を自動復帰させる自動復帰手段と、電圧指示信号に応じて電源電圧を調整し、上記本体回路に供給する電圧供給手段と、遅延指示信号に応じた遅延値に設定可能で、設定された遅延値で入力信号を遅延させる遅延手段と、上記遅延手段による遅延情報に基づく上記電圧指示信号を生成して上記電圧供給手段に出力する電圧制御手段と、上記動作下限電圧サーチモード時に、動作下限電圧を計測する動作を行い、計測した電圧値を上記メモリに記録し、記録した電圧値に基づく上記電圧指示信号を上記電圧供給手段に供給し、当該電圧指示信号に応じた電源電圧を上記本体回路に供給させて所定の処理を行わせ、上記計測動作中に、上記本体回路への電源電圧が動作下限電圧を下回り、当該本体回路が所望の動作をしなくなった際に前記自動復帰手段により上記本体回路を再び正常動作状態に復帰させて上記遅延校正モードに移行し、上記遅延指示信号により上記遅延手段の遅延値を増減させて、上記動作下限電圧サーチモードにおいて得られた動作下限電圧に対して所望の電圧マージン内で動作するように上記遅延手段の遅延値を調整する処理手段とを有する。
【００１７】
好適には、上記処理手段は、上記動作下限電圧を計測する動作を、ワースト条件でも動作を保証する最大電圧で開始し、当該計測動作に入ることを上記メモリにステートフラグとして記録し、上記本体回路が自動復帰した際に、上記ステートフラグが記録されていることにより上記動作下限電圧が得られていることを認識して上記遅延校正モードに移行する。
【００１８】
本発明の第３の観点は、動作下限電圧以上の電源電圧で動作可能な本体回路を有する半導体装置の動作電圧制御方法であって、上記動作下限電圧を計測する動作を行い、計測した電圧値を本体回路への電源電圧が上記動作下限電圧を下回っても記憶した情報を維持できるメモリに記録し、記録した電圧値に基づく上記電源電圧を上記本体回路に供給して所定の処理を行わせ、上記本体回路への電源電圧が上記動作下限電圧を下回り当該本体回路が正しく動作しなくなった際に、当該本体回路を自動復帰させ、自動復帰後に、上記メモリに記録された最後の動作電圧または当該電圧に所望のマージンを加えた値の電源電圧を上記本体回路に供給する。
【００１９】
本発明の第４の観点は、動作下限電圧以上の電源電圧で動作可能な本体回路と、遅延値を任意に設定可能で、設定された遅延値で入力信号を遅延させる遅延手段とを有し、上記遅延手段による遅延情報に基づき上記本体回路に供給する電源電圧値を制御する半導体装置の動作電圧制御方法であって、上記動作下限電圧を計測する動作を行い、計測した電圧値を本体回路への電源電圧が上記動作下限電圧を下回っても記憶した情報を維持できるメモリに記録し、記録した電圧値に基づく上記電源電圧を上記本体回路に供給して所定の処理を行わせ、上記本体回路への電源電圧が上記動作下限電圧を下回り当該本体回路が正しく動作しなくなった際に、当該本体回路を自動復帰させ、上記遅延手段の遅延値を増減させて、上記メモリに記録された最後に得られた動作下限電圧に対して所望の電圧マージン内で動作するように上記遅延手段の遅延値を調整する。
【００２０】
本発明によれば、たとえば本体回路（ＬＳＩ）個別に動作下限電圧を計測し、その情報に基づき最小に電圧を調整する。
具体的には、処理手段は、動作下限電圧を計測する動作の電圧指示値を所定の動作保証電圧から開始し、所望の電圧ステップ値分低い電圧値を設定し、この設定電圧を変更する都度その値をメモリに記録しながら計測動作を繰り返す。
そして、計測動作中に、本体回路への電源電圧が動作下限電圧を下回り、所望の動作をしなくなった際に自動復手段を起動して、本体回路を再び正常動作状態に復帰させる。
また、処理手段は、本体回路への電源電圧が動作下限電圧を下回り当該本体回路が正しく動作しなくなり、自動復帰手段で自動復帰させた際にメモリに記録されたステートフラグをクリアし、メモリに記録された最後の動作電圧または電圧に所望のマージンを加えた値を電圧指示信号として電圧供給手段に指示する。
これにより、最適に動作電圧を下げ電力削減を図ることができるようになる。
【００２１】
あるいは、遅延手段により適応的に電圧を調整している場合にも、ＬＳＩ本体の計測した動作下限電圧に基づき個別に遅延手段の遅延設定を調整する。
具体的には、処理手段は、動作下限電圧サーチモード時に、動作下限電圧を計測する動作を行い、計測した電圧値をメモリに記録し、記録した電圧値に基づく電圧指示信号を電圧供給手段に供給し、電圧指示信号に応じた電源電圧を本体回路に供給させて所定の処理を行わせる。
そして、計測動作中に、本体回路への電源電圧が動作下限電圧を下回り、本体回路が所望の動作をしなくなった際に自動復帰手段を起動して、本体回路を再び正常動作状態に復帰させて遅延校正モードに移行し、遅延指示信号により遅延手段の遅延値を増減させて、動作下限電圧サーチモードにおいて得られた動作下限電圧に対して所望の電圧マージン内で動作するように遅延手段の遅延値を調整する。
【００２２】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に関連付けて説明する。
【００２３】
第１実施形態
図１は、本発明に係る動作電圧制御方法を採用した半導体装置の第１の実施形態を示す構成図である。
【００２４】
本半導体装置１０は、図１に示すように、電圧供給ユニット（ＶＳＵ）１１および集積化回路（ＬＳＩ）１２を有する。
そして、ＬＳＩ１２は、本体ロジック回路（以下、本体回路という）１２１、電圧制御回路（ＶＣＴＬ）１２２、メモリ１２３、および自動復帰ユニット１２４が１チップに集積化されて構成されている。
なお、本実施形態の電圧供給ユニット１１および電圧制御回路１２２により電圧供給手段が構成され、また、本体回路１２１に処理手段が含まれるものとする。
また、電圧供給ユニット１１は、集積化回路１２に集積化されている構成も可能である。
【００２５】
電圧供給ユニット１１は、電圧制御回路１２２による制御信号Ｓ１２２に応じて調整可能な可変の電源電圧Ｖ１１ａを本体回路１２１および電圧制御回路１２２に供給し、固定電圧Ｖ１１ｂをメモリ１２３および自動復帰ユニット１２４に供給する。
【００２６】
本体回路１２１は、たとえばＤＳＰやＣＰＵを含み、電圧供給ユニット１１による電圧Ｖ１１ｂを受けて所定のプログラムに従った処理の処理を行う処理回路を有している。
また、本体回路１２１は、動作下限電圧サーチモードを有し、このモード時に、動作下限電圧を以下のようにしてサーチする。
【００２７】
本体回路１２１の処理回路は、動作下限電圧サーチモード時に、動作下限電圧ｖｏｌ ｍｉｎを計測する動作を行い、計測した電圧値をメモリ１２３に記録し、記録した電圧値に基づく電圧指示信号Ｓ１２１を電圧制御回路１２２に供給し、電圧指示信号Ｓ１２１に応じた電源電圧Ｖ１１ａを供給させて所定の処理を行う。
本体回路１２１の処理回路は、動作下限電圧を計測する動作を、ワースト条件でも動作を保証する最大電圧で開始し、この計測動作に入ることをメモリ１２３にステートフラグＳＴＦＬＧとして記録する。
本体回路１２１の処理回路は、動作下限電圧を計測する動作の電圧指示値を所定の動作保証電圧から開始し、所望の電圧ステップ値分低い電圧値を設定し、この設定電圧を変更する都度その値をメモリ１２３に記録しながら計測動作を繰り返し、計測動作中に、本体回路への電源電圧Ｖ１１ａが動作下限電圧を下回り、所望の動作をしなくなった際に自動復帰ユニット１２４を起動して、本体回路１２１を再び正常動作状態に復帰させる。
また、処理回路は、本体回路１２１への電源電圧Ｖ１１ａが動作下限電圧を下回り、本体回路１２１が正しく動作しなくなり、自動復帰ユニット１２４で自動復帰させた際にメモリ１２３に記録されたステートフラグＳＴＦＬＧをクリアし、メモリ１２３に記録された最後の動作電圧または電圧に所望のマージンを加えた値を電圧指示信号Ｓ１２１として電圧制御回路１２２に指示する。
【００２８】
メモリ１２３は、本体回路１２１への電源電圧Ｖ１１ｂが動作下限電圧ｖｏｌｍｉｎを下回っても記憶した情報を維持できる。
メモリ１２３は、可変電圧内にあって本体回路１２１より十分下限電圧が低く本体回路１２１が動作しなくなっても情報を失わないメモリであってもよく、外部の同様に動作下限電圧と関係なく記憶を保持できるメモリであってもよい。
【００２９】
自動復帰ユニット１２４は、本体回路１２１が動作下限電圧を下回っても動作可能で、タイマーを用いて所定の時間内に所望の処理動作を受けなかった場合にリセットをかけ本体回路１２１を復帰させる。
【００３０】
自動復帰ユニット１２４は、可変電圧内にあって本体回路１２１より十分下限電圧が低く本体回路１２１が動作しなくなっても所望の動作を実行できる。
【００３１】
次に、上記構成による動作を、図２のフローチャートに関連付けて説明する。ここでは、図３に示すように、動作保証電圧をｖｏｌ ｍａｘ、動作下限電圧をｖｏｌ ｍｉｎ、可変の供給電圧をｖｏｌとする。
【００３２】
まず、動作保証電圧ｖｏｌ ｍａｘで処理をスタートし（ＳＴ１）、メモリ１２３  に記録されるステートフラグＳＦＬＧを確認する（ＳＴ２）。
ステートフラグＳＦＬＧが立っていなければ、ステートフラグＳＦＬＧをメモリ１２３にセットし（ＳＴ３）、自動復帰ユニット１２４を起動する。
この例ではタイマーを用いたユニットで下限電圧計測処理のイタレーション以上の所望の時間をセットする（ＳＴ４）。
【００３３】
処理のイタレーションに先立ち供給電圧ｖｏｌをメモリ１２３に記録する（ＳＴ５）。そして、自動復帰ユニットのタイマーをリセットし（ＳＴ６）、タイマーをスタートさせる（ＳＴ７）。
そして、前記の指示電圧を電圧制御回路１２２にセットしその電圧を電圧供給ユニット１１に供給させる（ＳＴ８）。
ＬＳＩの下限動作電圧を計測する動作を行う（ＳＴ９）。これは、速度的に最も厳しく必要電圧が高くなる動作を含む処理パターンである。
そして、処理のイタレーションが終了した後、電圧設定ｖｏｌを所望の電圧ステップ下げた値を新たにメモリに更新記録する（ＳＴ１０，ＳＴ５）。そして再びタイマーをリセットし（ＳＴ６）、イタレーションを繰り返す。
この間に、本体回路１２１の動作下限電圧を下回りタイマーがリセットされなくなると、タイマーがセットされたカウントアップ値に達しリセットをかけ再び動作保証電圧ｖｏｌ ｍａｘでシーケンスをスタートする（ＳＴ１１，ＳＴ１）。
このとき、リセットでなく強制的に保証電圧ｖｏｌ ｍａｘに設定しシーケンスをスタートする方法を含むことは言うまでもない。
【００３４】
そして再びメモリ１２３のステートフラグＳＦＬＧを確認するが、このとき前記の動作下限電圧計測を行っておりステートフラグＳＦＬＧが立っているので（ＳＴ２）、下限電圧が既に既知となっている。そしてステートフラグＳＦＬＧをクリアーし（ＳＴ１２）、供給電圧指示設定（電圧指示信号Ｓ１２１）を下限電圧ｖｏｌ ｍｉｎに所望のマージンΔＶ０を加えて新たにｖｏｌとして電圧制御回路１２２を介して電圧供給ユニット１１に指示をし（ＳＴ１３）、終了し通常の動作に移行する。
【００３５】
以上説明したように、本第１の実施形態によれば、本体回路１２１の処理回路が、動作下限電圧を計測する動作の電圧指示値を所定の動作保証電圧から開始し、所望の電圧ステップ値分低い電圧値を設定し、この設定電圧を変更する都度その値をメモリ１２３に記録しながら計測動作を繰り返し、計測動作中に、本体回路への電源電圧Ｖ１１ａが動作下限電圧を下回り、所望の動作をしなくなった際に自動復帰ユニット１２４を起動して、本体回路１２１を再び正常動作状態に復帰させ、かつ、自動復帰ユニット１２４で自動復帰させた際にメモリ１２３に記録されたステートフラグＳＴＦＬＧをクリアし、メモリ１２３に記録された最後の動作電圧または電圧に所望のマージンを加えた値を電圧指示信号Ｓ１２１として電圧制御回路１２２に指示するので、図３のように動作保証電圧ｖｏｌ ｍａｘという高い電圧を無用に加えることなく、動作下限電圧ｖｏｌ ｍｉｎを計測し、これに所望のマージンΔＶ０を加えた新たに供給電圧ｖｏｌを設定すること可能となり、必要最小限に抑えた低電力化を図ることができる。
【００３６】
第２実施形態
図４は、本発明に係る電源電圧制御方法を採用した半導体装置の第２の実施形態を示す構成図である。
【００３７】
本第２の実施形態が上述した第１の実施形態と異なる点は、本体回路１２１Ａの遅延特性と同等の特性をエミュレート（モニタ）ダミー遅延装置１２５を備え、この遅延をモニタし所望の遅延となるよう電圧制御回路１２２Ａで検知し、電圧供給ユニット１１に適応的に動作最小電圧を指示する機構を備えて低電力化を図るようにしたことにある。
【００３８】
本第２の実施形態では、動作下限電圧サーチモードに加え遅延構成モードを有する。
【００３９】
遅延装置１２５は、ターゲット回路１１内部の信号伝播遅延の要因となる遅延成分を有する複数の遅延素子を有し、電圧供給ユニット１１により電源電圧Ｖ１１ａが供給される。
遅延装置１２５は、本体回路１２１Ａによる遅延指示信号Ｓ１２１ａに基づいて遅延素子列の構成を切り替え、切り替えた遅延素子列を、図示しないパルス発生回路によるパルスを伝播させ、伝播後のパルスを遅延信号Ｓ１２５として電圧制御回路１２２Ａに出力する。
【００４０】
図５は、本実施形態に係る遅延装置の具体的な構成例を示す回路図である。
【００４１】
この遅延信号生成回路１２５は、図２に示すように、構成を調整可能（切り替え可能）なゲート素子列１２５１と配線遅延列１２５２を縦続して構成されている。
【００４２】
ゲート素子列１２５１は、パルスＳ１４１の入力に対して直列に接続された複数のゲート素子１２５１１−１，１２５１１−２，１２５１１−３，…，１２５１１−ｎとセレクタ１２５１２を有する。
セレクタ１２５１２には、各ゲート素子１２５１１−１〜１２５１１−ｎの各出力端子が接続されており、遅延指示信号Ｓ１２１ａに基づいて、ゲート素子の１２５１１−１〜１２５１１−ｎの出力のいずれか、または、入力パルスＳ１４１ａを選択して、次段の配線遅延列１２５２に出力する。
【００４３】
配線遅延列１２５２は、ゲート素子列のセレクタ１２５１２の出力に対して縦続接続された複数の配線（たとえばＲＣ）遅延素子１２５２１−１，１２５２１−２，１２５２１−３，…，１２５２１−ｎとセレクタ１２５２２を有する。
セレクタ１２５２２には、各配線遅延素子１２５２１−１〜１２５２１−ｎの各出力端子が接続されており、遅延指示信号Ｓ１２１ａに基づいて、配線遅延素子の１２５２１−１〜１２５２１−ｎの出力のいずれか、または、全段のゲート素子列１２５１の出力パルスを選択して、信号Ｓ１２５として電圧制御回路１２２Ａに出力する。
【００４４】
電圧制御回路１２２Ａは、本体回路１２１Ａによる電圧指示信号Ｓ１２１に応じて電圧制御信号を電圧供給ユニット１１に供給し、また、遅延装置１２５による遅延情報に基づく電圧制御信号を電圧供給ユニット１１に供給する。
【００４５】
本体回路１２１Ａの処理回路は、動作下限電圧サーチモード時に、動作下限電圧を計測する動作を行い、計測した電圧値をメモリ１２３に記録し、記録した電圧値に基づく電圧指示信号Ｓ１２１を電圧制御回路１２２Ａに供給し、電圧指示信号Ｓ１２１に応じた電源電圧Ｖ１１ａを本体回路に供給させて所定の処理を行わせ、計測動作中に、本体回路１２１Ａへの電源電圧が動作下限電圧を下回り、本体回路が所望の動作をしなくなった際に自動復帰ユニット１２４を起動して、本体回路１２１Ａを再び正常動作状態に復帰させて遅延校正モードに移行し、遅延指示信号Ｓ１２１ａにより遅延装置１２５の遅延値を増減させて、動作下限電圧サーチモードにおいて得られた動作下限電圧に対して所望の電圧マージン内で動作するように遅延装置１２５の遅延値を調整する。
【００４６】
また、処理回路は、動作下限電圧を計測する動作を、ワースト条件でも動作を保証する最大電圧で開始し、計測動作に入ることをメモリ１３にステートフラグＳＴＦＬＧとして記録し、本体回路１２１Ａが自動復帰した際に、ステートフラグＳＴＦＬＧが記録されていることにより動作下限電圧が得られていることを認識して遅延校正モードに移行する。
【００４７】
次に、第２の実施形態の動作を、図６のフローチャートに関連付けて説明する。
ここでは、図７に示すように、動作保証電圧をｖｏｌ ｍａｘ、動作下限電圧をｖｏｌ ｍｉｎ、可変の供給電圧をｖｏｌ、ダミー遅延制御供給電圧をｖｏｌｄとする。
【００４８】
なお、図６の処理において、動作下限電圧を計測し終わり（ＳＴ１１→ＳＴ１）、メモリ１２３  のステートフラグＳＦＬＧを確認するステップ（ＳＴ２）までは、図２の場合と同様である。
ここでは、ステートフラグＳＦＬＧが立っていることから動作下限電圧ｖｏｌｍｉｎが既知となっていることから次にダミー遅延装置を用いて再び動作下限電圧検知の動作パターンを行う（ＳＴ２１，ＳＴ２２）。
【００４９】
そして、その際に収束した動作電圧ｖｏｌを確認し（ＳＴ２３）、本体回路１２１Ａの動作下限電圧ｖｏｌ ｍｉｎとダミー遅延制御での電圧値ｖｏｌ ｄの差で所望の許容最大電圧差をΔＶ２、同じく最小のマージンとして最小電圧差ΔＶ１としたとき、もし（ｖｏｌ−ｖｏｌ ｍｉｎ）＞ΔＶ２であればダミー遅延の遅延設定を減らしより速くし電圧を下げる（ＳＴ２３，ＳＴ２４，ＳＴ２７）
そして再びシーケンスを繰り返す（ＳＴ２７，ＳＴ２１）。
【００５０】
また、ＳＴ２３において、（ｖｏｌ−ｖｏｌ ｍｉｎ）＞ΔＶ２でなければ、最大許容差内に入っているため、ステップＳＴ２５で（ｖｏｌ−ｖｏｌ ｍｉｎ）＜ΔＶ１を確認する。
これは電圧ノイズ等様々な要因からくる最小のマージンΔＶ１だけ本体回路１２１Ａの動作下限電圧に加えて制御するためである。
（ｖｏｌ−ｖｏｌ ｍｉｎ）＜ΔＶ１であればマージンを下回っているため、ダミー遅延の遅延設定を増加させより遅くして電圧増加を図り（ＳＴ２５，ＳＴ２６、再びシーケンスを繰り返す（ＳＴ２７，ＳＴ２１）。
そして、ステップＳＴ２５において、（ｖｏｌ−ｖｏｌ ｍｉｎ）＜ΔＶ１でなけば、ダミー遅延制御での電圧ｖｏｌ ｄと本体回路１２１Ａの動作下限電圧ｖｏｌ ｍｉｎの差が最大ΔＶ２と最小ΔＶ１の間に入ったことになる。
ここで、新しいダミー遅延設定の値をメモリ１２３に記録し再利用可能にし（ＳＴ２８）、ステートフラグＳＦＬＧをクリアし（ＳＴ２９）、終了し通常の動作に移行する（ＳＴ３０）。
これにより、図９のように動作保証電圧ｖｏｌ ｍａｘという高い電圧を無用に加えることなく、動作下限電圧ｖｏｌ ｍｉｎを計測し、ダミー遅延制御での電圧vol#d とＬＳＩ本体の動作下限電圧ｖｏｌ ｍｉｎの差が所望の許容される最大ΔＶ２と最小ΔＶ１の間に設定することで必要最小限に抑えた適応的低電力化を図ることができる。
【００５１】
以上のように、本第２の実施形態によれば、従来最大保証電圧で動作し余剰な電力を消費していたＬＳＩをそのＬＳＩの動作下限電圧を計測し、その電圧に基づき必要最小限の電圧で動作させ低消費電力化を図ることができる。
また、ダミー遅延装置を用いて適応的に電圧を制御して低電力化を行うケースでも、そのダミー遅延装置の遅延とＬＳＩ本体遅延の差が所望の値より大きく効果を発揮できなかった場合でも、同じく計測したＬＳＩの動作下限電圧とダミー遅延装置を用いた制御電圧の差を所望の最大・最小のウインドウに追い込むことでキャリブレーションを行い低消費電力化を実現できる。
【００５２】
なお、図６のマージンΔＶ１，ΔＶ２と差分の比較であるステップＳＴ２３，ＳＴ２４とステップＳＴ２５，ＳＴ２６の処理を、図８に示すように逆に前後させて処理するように構成することも可能である。
この場合も上記と同様の構成を得ることができる。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、従来最大保証電圧で動作し余剰な電力を消費していた半導体装置の本体回路をその本体回路の動作下限電圧を計測し、その電圧に基づき必要最小限の電圧で動作させ低消費電力化を図ることができる。
また、ダミー遅延装置を用いて適応的に電圧を制御して低電力化を行うケースでも、そのダミー遅延装置の遅延と本体回路の遅延の差が所望の値より大きく効果を発揮できなかった場合でも、同じく計測した本体回路の動作下限電圧とダミー遅延装置を用いた制御電圧の差を所望の最大・最小のウインドウに追い込むことでキャリブレーションを行い低消費電力化を実現できる。
【図面の簡単な説明】
【図１】本発明に係る動作電圧制御方法を採用した半導体装置の第１の実施形態を示す構成図である。
【図２】第１の実施形態の動作を説明するためのフローチャートである。
【図３】動作保証電圧をｖｏｌ ｍａｘ、動作下限電圧をｖｏｌ ｍｉｎ、可変の供給電圧をｖｏｌの関係を示す図である。
【図４】本発明に係る動作電圧制御方法を採用した半導体装置の第２の実施形態を示す構成図である。
【図５】第２の実施形態に係る遅延装置の具体的な構成例を示す回路図である。
【図６】第２の実施形態の動作を説明するためのフローチャートである。
【図７】動作保証電圧をｖｏｌ ｍａｘ、動作下限電圧をｖｏｌ ｍｉｎ、ダミー遅延制御供給電圧の関係を示す図である。
【図８】第２の実施形態の他の動作を説明するためのフローチャートである。
【図９】従来の課題を説明するための図である。
【図１０】従来の遅延モニタ装置を有する場合の課題を説明するための図である。
【符号の説明】
１０，１０Ａ…半導体装置、１１…電圧供給ユニット（ＶＳＵ）、１２，１２Ａ…集積化回路（ＬＳＩ）、１２１，１２１Ａ…本体ロジック回路、１２２…電圧制御回路、１２３…メモリ、１２４…自動復帰ユニット、１２５…遅延装置、１２５１…ゲート素子列、１２５１１−１〜１２５１１−ｎ…ゲート素子、１２５１２…セレクタ、１２５２…配線遅延列、１２５２１−１〜１２５２１−ｎ…配線遅延素子、１２５２２…セレクタ。
【図１】
2004194134.tif 000003
【図２】
2004194134.tif 000004
【図３】
2004194134.tif 000005
【図４】
2004194134.tif 000006
【図５】
2004194134.tif 000007
【図６】
2004194134.tif 000008
【図７】
2004194134.tif 000009
【図８】
2004194134.tif 000010
【図９】
2004194134.tif 000011
【図１０】
2004194134.tif 000012