【手続補正書】
【提出日】平成15年12月19日(2003.12.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パスメトリクスおよび／またはパスヒストリーデータから成るビタビデコーダデータを格納する二ポートＲＡＭ手段から成る記憶手段と、前記記憶手段から読み出したビタビデコーダデータおよび復号される信号から新しいビタビデコーダデータを発生するクロックされた処理手段と、ビタビデータの読み出しおよび書き込みを同時に行う前記二ポートＲＡＭ手段の２つの位置をアドレスするアドレス手段とを有し、ビタビデコーダデータが信号のデコーディングおよび二ポートＲＡＭ手段の同時アドレスの間に常に同じ状態順序で前記二ポートＲＡＭ手段から読み出されるように、そしてビタビデータを書き込む前記記憶手段のアドレス操作が読出しアドレス操作と同じ順序であるが、ビタビデータの読出しとその結果得られる新しいビタビデータの格納との間の制御クロック周期の最大回数だけ遅れるように、前記アドレス手段が構成されていることを特徴とするビタビデコーダ。
【請求項２】
請求項１に記載のビタビデコーダであって、前記記憶手段が、第１および第２二ポートＲＡＭ手段から成り、前記アドレス手段が、それぞれ前記第１および第２二ポートＲＡＭ手段から同時に同一トレリスの二つのパスに対する二つのパスメトリクスまたはヒストリーデータを読み出すように構成されていることを特徴とするビタビデコーダ。
【請求項３】
請求項２に記載のビタビデコーダであって、前記第１二ポートＲＡＭ手段に供給されるアドレス信号が、前記第２二ポートＲＡＭ手段に同時に供給されることを特徴とするビタビデコーダ。
【請求項４】
請求項１に記載のビタビデコーダであって、前記記憶手段が四つの二ポートＲＡＭ手段から成り、前記四つの二ポートＲＡＭ手段の二つがパスメトリクスデータを格納し、残りの二つの二ポートＲＡＭ手段がパスヒストリーデータを格納することを特徴とするビタビデコーダ。
【請求項５】
ビタビデコーディング方法であって、
ａ）同じセットの状態が後続する状態と関連する二つのパスメトリクスを得るステップと、
ｂ）前記パスメトリクスをブランチメトリクスで変更して、前記セットの第１メンバーに対する第１対の新しいパスメトリクスおよび前記セットの第２メンバーに対する第２対のパスメトリクスを形成し、各対のメンバーを前記二つのパスメトリクスからそれぞれ誘導するステップと、
ｃ）各対のよりコストの低いパスメトリクスを選択するステップと、
から成り、
ステップａ）の先行する操作により得られた二つのパスメトリクスに関してステップｂ）を実行するのと同時にステップａ）を実行することを特徴とするビタビデコーディング方法。
【請求項６】
請求項５に記載のビタビデコーディング方法であって、ステップｂ）がブランチメトリクスを前記二つのパスメトリクスの各々に加え、前記二つのパスメトリクスの各々から同じブランチメトリクスを引くことから成ることを特徴とするビタビデコーディング方法。
【請求項７】
請求項５に記載のビタビデコーディング方法であって、前記選択したパスメトリクスが記憶手段に格納され、前記記憶手段から前記二つのパスメトリクスの少なくとも一つが読み出されることを特徴とするビタビデコーディング方法。
【請求項８】
請求項７に記載のビタビデコーディング方法であって、前記選択したパスメトリクスが、前記選択したパスメトリクスに関連する状態を表す二進表示の最上位ビットに依存してそれぞれのＲＡＭ手段に書き込まれることを特徴とするビタビデコーディング方法。
【請求項９】
請求項５に記載のビタビデコーディング方法であって、ステップａ）の第１の実行およびステップａ）のすぐ後に続く第２の実行で前記ＲＡＭ手段の一方に格納される一対の選択したパスメトリクスおよび前記ＲＡＭ手段の他方に格納される一対の選択したパスメトリクスが得られるようにパスメトリクスの読出しが構成され、一方の対の選択したパスメトリクスの各メンバーが他方の対の選択したパスメトリクスのメンバーと同時に格納されることを特徴とするビタビデコーディング方法。
【請求項１０】
少なくとも一つのブランチメトリクスを用いて二つのパスメトリクスを同時に変更して、二つのブランチ状態の各々に対する一対の新しいパスメトリクスを形成させる第１処理手段と、前記第１処理手段で形成した複数対の新しいパスメトリクスを同時に処理して、各対から残存パスのパスメトリクスを選択する第２処理手段とから成り、
前記第１処理手段と第２処理手段とは同時に動作可能であり、前記第２処理手段は前記第１処理手段によって先行して形成されていた新たなパスメトリクスを処理することを特徴とするビタビデコーダ。
【請求項１１】
請求項１０に記載のビタビデコーダであって、パスメトリクスを格納する記憶手段と、前記記憶手段から二つのパスメトリクスを読み出すアドレス手段とを有し、前記パスメトリクスが、同じセットの状態が後続する状態に関連づけられ、前記第１処理手段が、前記アドレス手段によって前記記憶手段から読み出されたパスメトリクスを処理するように設けられることを特徴とするビタビデコーダ。
【請求項１２】
請求項１０に記載のビタビデコーダであって、前記第１処理手段が、記憶手段から読み出された第１パスメトリクスにブランチメトリクスを加算する第１加算器と、前記記憶手段から読み出された第２パスメトリクスにブランチメトリクスを加算する第２加算器と、前記第１パスメトリクスからブランチメトリクスを減算する第１減算器と、前記第２パスメトリクスからブランチメトリクスを減算する第２減算器とから成ることを特徴とするビタビデコーダ。
【請求項１３】
請求項１２に記載のビタビデコーダであって、前記第１加算器、第２加算器、第１減算器および第２減算器に同じブランチメトリクスが加えられることを特徴とするビタビデコーダ。
【請求項１４】
請求項１１に記載のビタビデコーダであって、前記第２処理手段が、前記記憶手段に前記選択したパスメトリクスを出力するように設けられることを特徴とするビタビデコーダ。
【請求項１５】
請求項１４に記載のビタビデコーダであって、前記記憶手段が、第１および第２ＲＡＭ手段から成り、前記第２処理手段が、関連する状態を表す二進表示の最上位ビットの値に応じて前記ＲＡＭ手段の一方または他方に前記選択したパスメトリクスを出力するように構成されることを特徴とするビタビデコーダ。
【請求項１６】
請求項１５に記載のビタビデコーダであって、前記第１および第２ＲＡＭ手段が二ポートＲＡＭ手段から成り、前記アドレス手段が、前記第１および第２ＲＡＭ手段のそれぞれから前記二つのパスメトリクスを読み出すために設けられていることを特徴とするビタビデコーダ。
【請求項１７】
請求項１６に記載のビタビデコーダであって、前記第１ＲＡＭ手段に供給されるアドレス信号が、前記第２ＲＡＭ手段に同時に供給されることを特徴とするビタビデコーダ。
【請求項１８】
請求項１１に記載のビタビデコーダであって、パスメトリクスが常に同じ状態順序で前記記憶手段から読み出されるように、そして残存パスメトリクスを書き込むための前記記憶手段のアドレス操作が読出しアドレス操作と同じ順序であるが、二つのパスメトリクスの読出しとその結果得られる残存パスメトリクスの格納との間の制御クロック周期の最大回数だけ遅れるように、前記アドレス手段が構成されていることを特徴とするビタビデコーダ。
【請求項１９】
ビタビデコーディング方法であって、
ａ）ビタビトレリスにおいて二つの状態に対するパスのヒストリーデータを同時に得るステップと、
ｂ）二つの連続した状態に対してどのパスセグメントが残存しているかを同時に決定するステップと、
ｃ）前記ヒストリーデータに新しい残存パスセグメントの表示を同時に加えて変更したヒストリーデータを作るステップと、
から成ることを特徴とするビタビデコーディング方法。
【請求項２０】
請求項１９に記載のビタビデコーディング方法であって、ステップｃ）が各ヒストリーデータの最も古い要素を除去することを含むことを特徴とするビタビデコーディング方法。
【請求項２１】
請求項２０に記載のビタビデコーディング方法であって、前記ヒストリーデータが記憶手段から得られ、前記変更したヒストリーデータが記憶手段に書き込まれることを特徴とするビタビデコーディング方法。
【請求項２２】
請求項２０に記載のビタビデコーディング方法であって、前記ヒストリーデータが常に同じ状態順序で読み出され、変更したヒストリーデータを書き込む記憶手段のアドレス操作が、ヒストリーデータの読出しアドレス操作と同じ順序であるが、前記ヒストリーデータの読出しとその結果得られる変更したヒストリーデータの記憶との間の制御クロック周期の最大回数だけ遅れることを特徴とするビタビデコーディング方法。
【請求項２３】
ビタビトレリスにおいて二つの状態に対するパスのヒストリーデータを同時に得る第１手段と、二つの連続した状態に対してどのパスセグメントが残存しているかを同時に決定する第２手段と、ヒストリーデータに新しい残存パスセグメントの表示を同時に加えて変更したヒストリーデータを作る第３手段とから成ることを特徴とするビタビデコーダ。
【請求項２４】
請求項２３に記載のビタビデコーダであって、前記第３手段が各ヒストリーデータの最も古い要素を除去するように構成されていることを特徴とするビタビデコーダ。
【請求項２５】
請求項２３に記載のビタビデコーダであって、前記ヒストリーデータが前記第１手段により得られる記憶手段を有し、前記変更したヒストリーデータが前記第３手段により書き込まれる記憶手段を有することを特徴とするビタビデコーダ。
【請求項２６】
請求項２５に記載のビタビデコーダであって、前記ヒストリーデータが常に同じ状態順序で読み出されるように、そして変更したヒストリーデータを書き込む前記記憶手段のアドレス操作がヒストリーデータの読出しアドレス操作と同じ順序であるが、前記ヒストリーデータの読出しとその結果得られる変更したヒストリーデータの格納との間の制御クロック周期の最大回数だけ遅れるように、前記記憶手段をアドレスするアドレス手段を有することを特徴とするビタビデコーダ。
【請求項２７】
ビタビデコーディング方法であって、
ａ）最低コストパスをもつ状態を特定するステップと、
ｂ）十分に予想されるパスの集束のため、前記最低コストパスを表す二進シーケンスの十分に古いビットを取り出すステップと、
ｃ）取り出したビットを復号データビットとして出力するステップと、
から成ることを特徴とするビタビデコーディング方法。
【請求項２８】
請求項２７に記載のビタビデコーディング方法であって、前記取り出したビットが前記二進シーケンスの最古ビットであることを特徴とするビタビデコーディング方法。
【請求項２９】
請求項２７に記載のビタビデコーディング方法であって、ステップａ）がパスメトリクスの処理と同時に実行されることを特徴とするビタビデコーディング方法。
【請求項３０】
請求項２７に記載のビタビデコーディング方法であって、残存パスの低コストパスのパスメトリクスを選択するステップと、選択した低コストのパスメトリクスおよび先に選択し格納したパスメトリクスを表すパスメトリクスを格納するステップと、全ての状態に対するパスメトリクスを処理した時に、格納したパスメトリクスに対する二進シーケンスの最古ビットを取り出し、出力するステップとから成ることを特徴とするビタビデコーディング方法。
【請求項３１】
最低コストパスをもつ状態を特定する第１手段と、十分に予想されるパスの集束のため、前記最低コストパスを表す二進シーケンスの十分に古いビットを取り出す第２手段と、取り出したビットを復号データビットとして出力する第３手段とから成ることを特徴とするビタビデコーダ。
【請求項３２】
請求項３１に記載のビタビデコーダであって、前記取り出したビットが前記二進シーケンスの最古ビットであることを特徴とするビタビデコーダ。
【請求項３３】
少なくとも一つのブランチメトリクスを用いて二つのパスメトリクスを同時に変更して、二つのブランチ状態の各々に対する一対の新しいパスメトリクスを形成させる第１処理手段と、
前記第１処理手段で形成した複数対の新しいパスメトリクスを同時に処理して、各対から残存パスのパスメトリクスを選択する第２処理手段と、
一対の残存パスの低コストパスを特定する第１比較器と、
特定したパスのパスメトリクスを選択する第１マルチプレクサと、
パスメトリクスを格納するレジスタと、
前記レジスタの内容により表されたパスおよび前記特定したパスの低コストパスを決定する第２比較器と、
決定した低コストパスを選択し、そのパスメトリクスを前記レジスタにルーチンする第２マルチプレクサと、
十分に予想されるパスの集束のため、前記パスを表す二進シーケンスの十分に古いビットを取り出すビット選択手段と、
取り出したビットを復号データビットとして出力する出力手段とから成ることを特徴とするビタビデコーダ。
【請求項３４】
請求項３３に記載のビタビデコーダであって、前記比較器に応答して、前記パスメトリクスと関連して取り出したビットをルーチンし、前記レジスタ、１ビットレジスタへのその通路を形成する手段と、全ての状態に対するパスメトリクスの処理の終了に応答して、前記１ビットレジスタの内容を復号データビットとして出力する手段とを有することを特徴とするビタビデコーダ。