(57)【要約】【課題】トリミング抵抗に任意の抵抗材料を用いることができ、高精度な抵抗値の調整が可能で、回路面積が大きくならず、しかも抵抗値の再調整を行うことのできる抵抗装置を提供すること。【解決手段】メイン抵抗ＲＭ１、ＲＭ２と、抵抗の値を調整するためのトリミング抵抗ＲＴ１と、トリミング抵抗ＲＴ１の接続状態を切り換えるためのアナログスイッチＳ１と、アナログスイッチＳ１のスイッチング状態を切り換えるスイッチ切換手段７とを含んで構成され、スイッチ切換手段７が、直列に接続された電源側の第１の抵抗ＲＳ１と、接地側の第２の抵抗ＲＳ２とを含み、第１の抵抗ＲＳ１又は第２の抵抗ＲＳ２のどちらか一方が切断されることにより、第１の抵抗ＲＳ１と第２の抵抗ＲＳ２とによる分圧信号が変化してアナログスイッチＳ１のスイッチング状態を切り換え可能に構成される。【選択図】　図２
2004096036.tif 000002
【特許請求の範囲】
【請求項１】
メイン抵抗と、
抵抗の値を調整するためのトリミング抵抗と、
該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、
該スイッチ手段のスイッチング状態を切り換えるスイッチ切換手段とを含んで構成され、
該スイッチ切換手段が、
直列に接続された電源側の第１の抵抗と、接地側の第２の抵抗とを含み、前記第１の抵抗又は前記第２の抵抗のどちらか一方が切断されることにより、前記第１の抵抗と前記第２の抵抗とによる分圧信号が変化して前記スイッチ手段のスイッチング状態を切り換え可能に構成されていることを特徴とする抵抗装置。
【請求項２】
前記トリミング抵抗が、前記メイン抵抗に対して複数個直列に接続され、
前記スイッチ手段が、各トリミング抵抗に並列に接続され、
前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴とする請求項１記載の抵抗装置。
【請求項３】
前記トリミング抵抗が、前記メイン抵抗に対して複数個並列に接続され、
前記スイッチ手段が、各トリミング抵抗に直列に接続され、
前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴とする請求項１記載の抵抗装置。
【請求項４】
前記トリミング抵抗が、前記メイン抵抗に対して複数個直列に接続され、
前記スイッチ手段が、前記トリミング抵抗間から分岐した分圧値取出ラインに配設され、
前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴とする請求項１記載の抵抗装置。
【請求項５】
前記トリミング抵抗の値が、重み付けされていることを特徴とする請求項２〜４のいずれかの項に記載の抵抗装置。
【請求項６】
請求項１〜５のいずれかの項に記載の抵抗装置のトリミング方法であって、
前記スイッチ切換手段を構成する前記第１の抵抗又は前記第２の抵抗を切断し、
抵抗切断後の分圧信号を前記スイッチ手段に出力し、
前記分圧信号に基づいて前記スイッチ手段のスイッチング状態を切り換えて、抵抗値の調整及び／又は出力電圧値の調整を行うことを特徴とする抵抗装置のトリミング方法。
【請求項７】
前記第１の抵抗が、カッティング容易な抵抗で構成され、
前記スイッチ切換手段が、
前記第１の抵抗と前記第２の抵抗とによる分圧出力をバッファリングして出力を行うバッファ手段を備えていることを特徴とする請求項１〜５のいずれかの項に記載の抵抗装置。
【請求項８】
前記第２の抵抗が、カッティング容易な抵抗で構成され、
前記スイッチ切換手段が、
前記第１の抵抗と前記第２の抵抗とによる分圧出力をバッファリングして出力を行うバッファ手段を備えていることを特徴とする請求項１〜５のいずれかの項に記載の抵抗装置。
【請求項９】
前記第１の抵抗及び前記第２の抵抗がカッティング容易な抵抗で構成され、
前記スイッチ切換手段が、
前記第１の抵抗と前記第２の抵抗とによる分圧出力をバッファリングして、前記第１の抵抗又は前記第２の抵抗の切断状態に基づいて所定の論理信号の出力を行うバッファ手段を備えていることを特徴とする請求項１〜５のいずれかの項に記載の抵抗装置。
【請求項１０】
前記バッファ手段に代えて、
コンパレ−タ、ＭＯＳ単体、インバ−タ、シュミットインバ−タのいずれかが使用されていることを特徴とする請求項７〜９のいずれかの項に記載の抵抗装置。
【請求項１１】
前記スイッチ切換手段が、
前記バッファ手段を複数段含んで構成されているものであることを特徴とする請求項７〜９のいずれかの項に記載の抵抗装置。
【請求項１２】
切断される前記第１の抵抗又は前記第２の抵抗が、ポリ抵抗で構成されていることを特徴とする請求項１〜５、７〜１１のいずれかの項に記載の抵抗装置。
【請求項１３】
請求項７〜１１のいずれかの項に記載の抵抗装置のトリミング方法であって、
前記スイッチ切換手段を構成する前記第１の抵抗又は前記第２の抵抗を切断し、
前記スイッチ切換手段から出力する論理信号を切り換えて前記スイッチ手段に出力し、
出力された論理信号に基づいて前記スイッチ手段のスイッチング状態を切り換えて、抵抗値の調整及び／又は出力電圧値の調整を行うことを特徴とする抵抗装置のトリミング方法。
【請求項１４】
メイン抵抗と、
抵抗の値を調整するためのトリミング抵抗と、
該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、
該スイッチ手段のスイッチング状態を制御するスイッチ制御手段と、
前記スイッチ手段を制御するためのデ−タが記憶された記憶手段とを含んで構成され、
前記スイッチ制御手段が、前記記憶手段から読み出したデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴とする抵抗装置。
【請求項１５】
メイン抵抗と、
抵抗の値を調整するためのトリミング抵抗と、
該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、
該スイッチ手段のスイッチング状態を制御するスイッチ制御手段とを含んで構成され、
前記スイッチ制御手段が、外部より入力されたデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴とする抵抗装置。
【請求項１６】
前記スイッチ制御手段が、
外部とのデ−タ通信を行うための通信手段を含んで構成され、
該通信手段を介して取り込んだデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴とする請求項１５記載の抵抗装置。
【請求項１７】
前記スイッチ制御手段が、
特定の入力信号に対して、予め設定された抵抗値となるように前記スイッチ手段を所定のスイッチング状態に切り換える制御信号を出力するものであることを特徴とする請求項１４〜１６のいずれかの項に記載の抵抗装置。
【請求項１８】
所定の使用環境をモニタリングするモニタ−手段が接続され、
前記スイッチ制御手段が、
前記モニタ−手段でモニタリングされたモニタ−信号に基づいて、抵抗値及び／又は出力電圧値を適切な値に調整するように前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴とする請求項１４〜１７のいずれかの項に記載の抵抗装置。
【請求項１９】
前記モニタ−手段が、電源電圧をモニタリングする電源電圧検出手段を含んでいることを特徴とする請求項１８記載の抵抗装置。
【請求項２０】
前記モニタ−手段が、使用温度をモニタリングする温度検出手段を含んでいることを特徴とする請求項１８記載の抵抗装置。
【請求項２１】
請求項１〜６、８〜１２、及び１４〜２０のいずれかの項に記載の前記スイッチ切換手段と、前記スイッチ手段と、前記トリミング抵抗と、前記スイッチ制御手段とのいずれかを組み合わせて使用するものであることを特徴とする抵抗装置。
【請求項２２】
請求項１〜６、８〜１２、及び１４〜２１のいずれかの項に記載の抵抗装置を含んで構成されていることを特徴とする電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は抵抗装置、該抵抗装置のトリミング方法及び電源回路に関し、より詳細にはトリミング抵抗を有する抵抗装置及び該抵抗装置のトリミング方法、及び前記抵抗装置を含んで構成される電源回路に関する。
【０００２】
【従来の技術】
半導体集積回路内に形成される抵抗の値は、製造プロセスにおいてバラツキが生じやすいため、通常、製造後に抵抗値を測定し、抵抗値の調整が必要な場合には、ツェナ−ザップ法、厚膜トリミング法、及びレ−ザトリミング法等のトリミング方法により抵抗値の調整（以下、トリミングとも記す）が行われていた。
【０００３】
図１８は、従来のツェナ−ザップ法を説明するための抵抗装置を示す回路構成図である。
パッド５０ａ、５０ｂ間にトリミング抵抗５１ａとツェナ−ダイオ−ド５２ａとが並列に接続され、パッド５０ｂ、５０ｃ間にトリミング抵抗５１ｂとツェナ−ダイオ−ド５２ｂとが並列に接続され、パッド５０ｃ、５０ｄ間にトリミング抵抗５１ｃとツェナ−ダイオ−ド５２ｃとが並列に接続され、これら３つの並列回路が直列に接続されて抵抗装置が構成されている。
【０００４】
ツェナ−ザップ法では、抵抗装置の製造後に抵抗値を測定しながら、抵抗値の調整が必要であれば、調整するトリミング抵抗を決定し、決定されたトリミング抵抗のパッド間に所定の電圧を印加して、選択的にツェナ−ダイオ−ドに過電流を流して破壊することにより、前記トリミング抵抗を短絡状態にして、抵抗値を調整する。
【０００５】
図１８では、パッド５０ｂ、５０ｃ間に所定の電圧を印加して、ツェナ−ダイオ−ド５２ｂを破壊して短絡させて、トリミング抵抗５１ｂの抵抗値は無視できるようにして抵抗値の調整が行われている。このようなツェナ−ザップ法は、バイポ−ラプロセスにおいて一般的に採用されている。
【０００６】
しかしながら、ツェナ−ザップ法では、回路基板にツェナ−ダイオ−ド５２ａ〜５２ｃを作成する工程が必要であり、また、電圧を印加するためのパッド５０ａ〜５０ｄの形成が必要なため、回路面積が大きくなってしまうという問題があった。
【０００７】
図１９は、厚膜トリミング法を説明するための抵抗装置を示す回路構成図である。
トリミング抵抗６０ａ〜６０ｈが、直列及び並列に接続されて抵抗装置が構成されている。
【０００８】
厚膜トリミング法では、所望の抵抗値が得られるようにトリミング抵抗６０ａ〜６０ｈの少なくとも一つを、レ−ザで切断し、切断されたトリミング抵抗には電流が流れないようにすることにより抵抗値の調整を行う。このような厚膜トリミング法は、ＣＭＯＳプロセスにおいて一般的に採用されている。
【０００９】
しかしながら、厚膜トリミング法では、トリミング抵抗６０ａ〜６０ｈの少なくとも一つを切断して抵抗値を調整するため、抵抗値の微調整が困難であるという問題があった。さらに、トリミング抵抗６０ａ〜６０ｈの形成には、基板上にポリシリコンを使用して形成されたポリ抵抗等、レ−ザで切断容易なものしか使用することができないという問題があった。
【００１０】
レ−ザトリミング法は、例えば、端子間に形成された抵抗パタ−ンを、その抵抗値を測定しながらレ−ザにより一部削り取りながら、抵抗値を調整してゆく方法であり、抵抗値の微調整が可能であるという効果がある。
【００１１】
しかしながら、レ−ザトリミング法では、抵抗パタ−ンが大きいとレ−ザ加工に時間がかかり、また加工コストが高いという問題があり、また、抵抗の形成には、例えばポリ抵抗等、レ−ザで切断容易なものしか使用することができないという問題があった。
【００１２】
このような従来からのトリミング方法の有する問題点を解決するための抵抗装置の開発も進められている。
図２０は、特許文献１（特開平９−２０５０１０号公報）に開示された抵抗構造体を有する半導体ＩＣ終端チップの部分回路構成を示した図である。
抵抗構造体７０は、メイン抵抗Ｒ７１と、メイン抵抗Ｒ７１に対してそれぞれ並列に接続されたトリミング抵抗Ｒ７２ａ〜Ｒ７２ｄと、トリミング抵抗Ｒ７２ａ〜Ｒ７２ｄのそれぞれに直列に接続されたスイッチＳ７３ａ〜Ｓ７３ｄとから構成されている。メイン抵抗Ｒ７１の一端は出力パッド７４に接続され、他端は、共通電源ライン７５を介して、電圧調整器（図示せず）に接続されている。
【００１３】
スイッチＳ７３ａ〜Ｓ７３ｄは、トリミング・ライン７６ａ〜７６ｄを介して、バイナリ記憶セル８０ａ、…に接続されている。
バイナリ記憶セル８０ａは、第１の電源電圧（Ｖｄｄ）と第２の電源電圧（Ｇｎｄ）との間に直列に接続された抵抗Ｒ８１と電気ヒュ−ズＦ８２とを含み、抵抗Ｒ８１と電気ヒュ−ズＦ８２との間に形成された共通ノ−ドは、一方では、入力パッド８３に接続され、他方では、ＮＦＥＴデバイスＴ８４のゲ−ト電極に接続されている。ＮＦＥＴデバイスＴ８４は、ＶｄｄとＧｎｄとの間で、第２の抵抗Ｒ８５に直列に接続されている。ＮＦＥＴデバイスＴ８４と抵抗Ｒ８５との間の共通ノ−ドは、相補ＦＥＴデバイスＴ８６及びＴ８７より構成される出力インバ−タの共通ゲ−トに出力され、出力インバ−タの共通出力ノ−ドは、トリミング・ライン７６ａに接続されている。
【００１４】
図２０に示した抵抗構造体を有する半導体ＩＣ終端チップによれば、製造後に最良のトリミング抵抗の組み合わせを決定し、テスタにより所定の入力パッドに電圧を印加し、発生する電流サ−ジによって電気ヒュ−ズを飛ばし、トリミング・ラインをアクティベ−ト（Ｈｉにセット）してスイッチを制御し、抵抗値を電気的に調整してその等価抵抗値を、少なくともメイン抵抗の値が製造プロセスの変動によって最小値と最大値との間で変化しても、所望の公称値に近似させることができるとしている。
【００１５】
図２１は、特許文献２（特開平１２−１７４２１１号公報）に開示された半導体トリミング装置の回路構成を示した図である。
パッド９０ａ、９０ｂ間に、ヒュ−ズＦ９１と抵抗Ｒ９２とが直列に接続され、これらに並列にアンチヒュ−ズ９３が接続されている。
【００１６】
図２１に示した半導体トリミング装置によれば、その状態を所定の抵抗値からアンチヒュ−ズ９３の短絡状態あるいはヒュ−ズＦ９１の切断状態へと、回路特性に応じて二つの異なる状態に移行させることができ、複数のトリミング状態を実現するためのパッド数を減らすことができるとしている。
【００１７】
【特許文献１】
特開平９−２０５０１０号公報　（第１図）
【特許文献２】特開平１２−１７４２１１号公報　（第１図）
【００１８】
【発明が解決しようとする課題】
しかしながら、従来の厚膜トリミング法やレ−ザトリミング法は、レ−ザで切断容易なトリミング抵抗を有する抵抗装置にしか使用することができず、トリミング抵抗に使用される抵抗材料が制限されるという課題があった。
【００１９】
また、特許文献１（図２０）に開示された抵抗構造体では、メイン抵抗Ｒ７１に並列に接続されたトリミング抵抗群Ｒ７２ａ〜Ｒ７２ｄを用いてより小さな抵抗値に調整することしかできず、また抵抗値の調整範囲も限定されるため、汎用性が低く、また電圧印加用のパッドが必要なため、回路面積が大きくなるという課題があった。
【００２０】
さらに、バイナリ記憶セル８０ａではヒュ−ズＦ８２を一旦飛ばしてしまうと、その後、記憶セル８０ａとトリミング・ライン７６ａを介して接続されているスイッチＳ７３ａの状態を変化させることができず、後で再調整を行いたくても、ヒュ−ズＦ８２を元の接続状態に戻すことができないため、再度スイッチＳ７３ａの状態を変化させて、抵抗値の再調整を行うことができないという課題があった。
【００２１】
また、特許文献２（図２１）に開示された半導体トリミング装置では、開放状態に移行する第１のトリミング手段がヒュ−ズＦ９１により構成されており、上記と同様に、ヒュ−ズＦ９１を飛ばして、開放状態に移行させると、元の接続状態に戻すことができないため、抵抗値の再調整を行うことができないという課題があった。
【００２２】
本発明は上記課題に鑑みなされたものであって、トリミング抵抗に任意の
抵抗材料を用いることができ、高精度な抵抗値の調整が可能で、回路面積が大きくならず、しかも抵抗値の再調整を行うことのできる抵抗装置、該抵抗装置のトリミング方法、及び出力電圧の高精度な制御が可能な電源回路を提供することを目的としている。
【００２３】
【課題を解決するための手段及びその効果】
上記目的を達成するために本発明に係る抵抗装置は（１）は、メイン抵抗と、抵抗の値を調整するためのトリミング抵抗と、該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、該スイッチ手段のスイッチング状態を切り換えるスイッチ切換手段とを含んで構成され、該スイッチ切換手段が、直列に接続された電源側の第１の抵抗と、接地側の第２の抵抗とを含み、前記第１の抵抗又は前記第２の抵抗のどちらか一方が切断されることにより、前記第１の抵抗と前記第２の抵抗とによる分圧信号が変化して前記スイッチ手段のスイッチング状態を切り換え可能に構成されていることを特徴としている。
【００２４】
上記抵抗装置（１）によれば、前記スイッチ切換手段の前記第１の抵抗又は前記第２の抵抗のどちらか一方が切断されることにより、前記スイッチ手段のスイッチング状態を切り換えて、抵抗値の調整が行われるので、前記トリミング抵抗を直接切断することなく、抵抗値を調整することができ、トリミング抵抗に任意の抵抗材料を用いることができる。
また前記第１の抵抗及び前記第２の抵抗は、前記分圧信号を出力するためのものなので、大まかな値に設定することができ、回路基板に非常に小さなパタ−ンで形成することができ、回路面積を小さくすることができる。
また、前記分圧信号が変化して前記スイッチ手段のスイッチング状態が切り換わることにより抵抗値の調整が行われるので、厚膜トリミング法のようにトリミング抵抗が十分に切断されずに、残留抵抗が残るという問題が生じることもなく、正確な抵抗値の調整が可能となる。
【００２５】
また本発明に係る抵抗装置（２）は、上記抵抗装置（１）において、前記トリミング抵抗が、前記メイン抵抗に対して複数個直列に接続され、前記スイッチ手段が、各トリミング抵抗に並列に接続され、前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴としている。
【００２６】
上記抵抗装置（２）によれば、上記抵抗装置（１）と略同様の効果が得られるとともに、さらに前記トリミング抵抗が前記メイン抵抗に対して複数個直列に接続されているので、抵抗値の調整幅を広げることができる。
【００２７】
また本発明に係る抵抗装置（３）は、上記抵抗装置（１）において、前記トリミング抵抗が、前記メイン抵抗に対して複数個並列に接続され、前記スイッチ手段が、各トリミング抵抗に直列に接続され、前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴としている。
【００２８】
上記抵抗装置（３）によれば、上記抵抗装置（１）と略同様の効果を得ることができるとともに、さらに前記トリミング抵抗が前記メイン抵抗に対して複数個並列に接続されているので、抵抗値の調整幅を広げることができる。
【００２９】
また本発明に係る抵抗装置（４）は、上記抵抗装置（１）において、前記トリミング抵抗が、前記メイン抵抗に対して複数個直列に接続され、前記スイッチ手段が、前記トリミング抵抗間から分岐した分圧値取出ラインに配設され、前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴としている。
【００３０】
上記抵抗装置（４）によれば、前記各スイッチ手段のスイッチング状態を切り換えることにより、前記トリミング抵抗の分圧点を切り換えることができ、高精度な抵抗比の調整が可能となり、所望の分圧電圧を取り出すことができる。
【００３１】
また本発明に係る抵抗装置（５）は、上記抵抗装置（２）〜（４）のいずれかにおいて、前記トリミング抵抗の値が、重み付けされていることを特徴としている。
【００３２】
上記抵抗装置（５）によれば、前記トリミング抵抗の値が、重み付けされているので、前記スイッチ手段のスイッチング状態の組み合わせを制御することにより、抵抗値の微調整を容易に行うことができる。また前記トリミング抵抗の数が少なくても、抵抗値の調整幅を広げることができ、前記トリミング抵抗の回路面積を削減することができる。
【００３３】
また本発明に係る抵抗装置のトリミング方法（１）は、上記抵抗装置（１）〜（５）のいずれかに記載の抵抗装置のトリミング方法であって、前記スイッチ切換手段を構成する前記第１の抵抗又は前記第２の抵抗を切断し、抵抗切断後の分圧信号を前記スイッチ手段に出力し、前記分圧信号に基づいて前記スイッチ手段のスイッチング状態を切り換えて、抵抗値の調整及び／又は出力電圧値の調整を行うことを特徴としている。
【００３４】
上記抵抗装置のトリミング方法（１）によれば、前記第１の抵抗又は前記第２の抵抗を切断することにより、前記分圧信号を変化させて、前記スイッチ手段のスイッチング状態を切り換え、前記トリミング抵抗の接続状態が切り換えられるので、抵抗値の調整及び／又は出力電圧値の調整を容易にしかも正確に行うことができる。
【００３５】
また本発明に係る抵抗装置（６）は、上記抵抗装置（１）〜（５）のいずれかにおいて、前記第１の抵抗が、カッティング容易な抵抗で構成され、前記スイッチ切換手段が、前記第１の抵抗と前記第２の抵抗とによる分圧出力をバッファリングして出力を行うバッファ手段を備えていることを特徴としている。
【００３６】
上記抵抗装置（６）によれば、例えば、前記第１の抵抗を前記第２の抵抗よりも小さい値とすると、前記バッファ手段からＨｉレベルの信号を確実に出力させることができ、前記スイッチ手段への出力電圧を安定させることができ、前記スイッチ手段のオン抵抗による電圧低下によるスイッチング状態の誤動作を防止して、スイッチング状態を安定化させることができる。
【００３７】
また、前記第１の抵抗が、カッティング容易な抵抗で構成されているので、前記第１の抵抗を簡単に切断することができ、前記バッファ手段の論理の切り換えを確実なものとして前記スイッチ手段のスイッチング状態の切り換えを確実なものとすることができる。
【００３８】
また本発明に係る抵抗装置（７）は、上記抵抗装置（１）〜（５）のいずれかにおいて、前記第２の抵抗が、カッティング容易な抵抗で構成され、前記スイッチ切換手段が、前記第１の抵抗と前記第２の抵抗とによる分圧出力をバッファリングして出力を行うバッファ手段を備えていることを特徴としている。
【００３９】
上記抵抗装置（７）によれば、例えば、前記第２の抵抗の値を前記第１の抵抗の値よりも小さい値とすると、前記バッファ手段からＬｏレベルの信号を確実に出力させることができ、前記スイッチ手段への出力電圧を安定させることができ、前記スイッチ手段のオン抵抗による電圧低下によるスイッチング状態の誤動作を防止して、スイッチング状態を安定化させることができる。
【００４０】
また、前記第２の抵抗が、カッティング容易な抵抗で構成されているので、前記第２の抵抗を簡単に切断することができ、前記バッファ手段の論理の切り換えを確実なものとして前記スイッチ手段のスイッチング状態の切り換えを確実なものとすることができる。
【００４１】
また本発明に係る抵抗装置（８）は、上記抵抗装置（１）〜（５）のいずれかにおいて、前記第１の抵抗及び前記第２の抵抗がカッティング容易な抵抗で構成され、前記スイッチ切換手段が、前記第１の抵抗と前記第２の抵抗とによる分圧出力をバッファリングして、前記第１の抵抗又は前記第２の抵抗の切断状態に基づいて所定の論理信号の出力を行うバッファ手段を備えていることを特徴としている。
【００４２】
上記抵抗装置（８）によれば、前記第１の抵抗及び前記第２の抵抗がカッティング容易な抵抗で構成されているので、前記第１の抵抗又は前記第２の抵抗を容易に切断することができ、前記第１の抵抗又は前記第２の抵抗のどちらか一方を切断することにより、前記バッファ手段の出力論理を任意に選択することができる。また、前記バッファ手段により前記スイッチ手段への出力信号を安定化させることができ、前記スイッチ手段のスイッチング状態を安定化させることができる。
【００４３】
また本発明に係る抵抗装置（９）は、上記抵抗装置（６）〜（８）のいずれかにおいて、前記バッファ手段に代えて、コンパレ−タ、ＭＯＳ単体、インバ−タ、シュミットインバ−タのいずれかが使用されていることを特徴としている。
【００４４】
上記抵抗装置（９）によれば、前記バッファ手段に代えて、コンパレ−タ、ＭＯＳ単体、インバ−タ、シュミットインバ−タのいずれかを使用しても、前記バッファ手段と同様に前記スイッチ手段への出力信号を安定化させることができ、前記スイッチ手段のスイッチング状態を安定化させることができる。
【００４５】
また、前記コンパレ−タを使用すれば、前記コンパレ−タの基準電圧を任意の値に設定できるので、前記第１の抵抗と前記第２の抵抗との設定値のバリエ−ションを増やすことができる。また前記インバ−タを使用すれば、回路面積を更に小さくすることができる。
【００４６】
また本発明に係る抵抗装置（１０）は、上記抵抗装置（６）〜（８）のいずれかにおいて、前記スイッチ切換手段が、前記バッファ手段を複数段含んで構成されているものであることを特徴としている。
【００４７】
上記抵抗装置（１０）によれば、前記スイッチ切換手段が、前記バッファ手段を複数段含んで構成されているので、前記バッファ手段の数だけ前記第１の抵抗と第２の抵抗とが含まれ、各段毎に抵抗を切断して前記バッファ手段の出力論理を切り換えることができ、前記スイッチ手段のスイッチング状態を切り換えることができる。したがって、前記バッファ手段の段数分だけ抵抗値の再調整を行うことが可能となる。
【００４８】
また本発明に係る抵抗装置（１１）は、上記抵抗装置（１）〜（１０）のいずれかにおいて、切断される前記第１の抵抗又は前記第２の抵抗が、ポリ抵抗であることを特徴としている。
上記抵抗装置（１１）によれば、切断される前記第１の抵抗又は前記第２の抵抗が、ポリ抵抗であるので、レ−ザにより容易に切断することができる。
【００４９】
また本発明に係る抵抗装置のトリミング方法（２）は、上記抵抗装置（６）〜（１０）のいずれかに記載の抵抗装置のトリミング方法であって、前記スイッチ切換手段を構成する前記第１の抵抗又は前記第２の抵抗を切断し、前記スイッチ切換手段から出力する論理信号を切り換えて前記スイッチ手段に出力し、出力された論理信号に基づいて前記スイッチ手段のスイッチング状態を切り換えて、抵抗値の調整及び／又は出力電圧値の調整を行うことを特徴としている。
【００５０】
上記抵抗装置のトリミング方法（２）によれば、前記第１の抵抗又は前記第２の抵抗を切断することにより、前記バッファ手段から前記スイッチ手段に出力される論理信号を切り換え、該論理信号により前記スイッチ手段のスイッチング状態を切り換え、前記トリミング抵抗の接続状態を切り換えられるので、抵抗値の調整及び／又は出力電圧値の調整を容易にしかも正確に行うことができる。また前記バッファ手段が複数段含まれている場合には、抵抗値及び／又は出力電圧値の再調整が可能となる。
【００５１】
また本発明に係る抵抗装置（１２）は、メイン抵抗と、抵抗の値を調整するためのトリミング抵抗と、該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、該スイッチ手段のスイッチング状態を制御するスイッチ制御手段と、前記スイッチ手段を制御するためのデ−タが記憶された記憶手段とを含んで構成され、前記スイッチ制御手段が、前記記憶手段から読み出したデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴としている。
【００５２】
上記抵抗装置（１２）によれば、前記スイッチ制御手段が、前記記憶手段から読み出したデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するので、信頼性を高めることができる。また、該制御信号を複数回出力することもできるので、前記トリミング抵抗の接続状態を切り換えることができ、抵抗値の再調整を行うことができる。また、前記記憶手段から読み出したデ−タを使用するので、動作中の抵抗値の調整も可能となる。また、抵抗の切断処理を必要としないので、レ−ザトリミングのできない製造工程においても抵抗値の調整が可能となる。
【００５３】
また本発明に係る抵抗装置（１３）は、メイン抵抗と、抵抗の値を調整するためのトリミング抵抗と、該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、該スイッチ手段のスイッチング状態を制御するスイッチ制御手段とを含んで構成され、前記スイッチ制御手段が、外部より入力されたデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴としている。
【００５４】
上記抵抗装置（１３）によれば、例えば、外部に別途設けられているマイコン等から前記スイッチ手段の切換デ−タを取り込んで、前記制御信号を前記スイッチ手段に出力して、該スイッチ手段のスイッチング状態を切り換えることができ、外部からのデ−タを活用した制御を行うことができ、前記スイッチ制御手段の処理負担を軽減することができる。
【００５５】
また本発明に係る抵抗装置（１４）は、上記抵抗装置（１３）において、前記スイッチ制御手段が、外部とのデ−タ通信を行うための通信手段を含んで構成され、該通信手段を介して取り込んだデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴としている。
【００５６】
上記抵抗装置（１４）によれば、前記通信手段の汎用の通信ポ−トに外部のマイコン等が接続されている通信ラインを接続することで、該通信ラインを介して、外部のマイコン等との通信によりデ−タの伝送を行うことができる。従って、外部のマイコン等からデ−タを取り込むための専用の信号線を前記スイッチ手段の数に応じて設ける必要がなく、通信用の端子があれば良いので、デ−タを入力するための端子数を少なくすることができる。
【００５７】
また本発明に係る抵抗装置（１５）は、上記抵抗装置（１２）〜（１４）のいずれかにおいて、前記スイッチ制御手段が、特定の入力信号に対して、予め設定された抵抗値となるように前記スイッチ手段を所定のスイッチング状態に切り換える制御信号を出力するものであることを特徴としている。
【００５８】
上記抵抗装置（１５）によれば、前記スイッチ制御手段が、特定の入力信号に対して、予め設定された抵抗値となるように前記スイッチ手段を所定のスイッチング状態に切り換える制御信号を出力するので、抵抗値をある固定値に容易に設定することができる。
【００５９】
また本発明に係る抵抗装置（１６）は、上記抵抗装置（１２）〜（１５）のいずれかにおいて、所定の使用環境をモニタリングするモニタ−手段が接続され、前記スイッチ制御手段が、前記モニタ−手段でモニタリングされたモニタ−信号に基づいて、抵抗値及び／又は出力電圧値を適切な値に調整するように前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴としている。
【００６０】
上記抵抗装置（１６）によれば、前記モニタ−信号に応じた抵抗値及び／又は出力電圧値に調整することができ、使用環境の変化に対応できる抵抗装置を提供することができる。
【００６１】
また本発明に係る抵抗装置（１７）は、上記抵抗装置（１６）において、前記モニタ−手段が、電源電圧をモニタリングする電源電圧検出手段を含んでいることを特徴としている。
【００６２】
上記抵抗装置（１７）によれば、前記モニタ−手段が、電源電圧をモニタリングする電源電圧検出手段を含んでいるので、前記スイッチ制御手段が、電源電圧の変化に応じて、抵抗値及び／又は出力電圧値を適切な値に調整するように前記スイッチ手段のスイッチング状態を切り換える制御信号を出力することができる。したがって、電源電圧の変化に対応できる抵抗装置を提供することができる。
【００６３】
また本発明に係る抵抗装置（１８）は、上記抵抗装置（１６）において、前記モニタ−手段が、使用温度をモニタリングする温度検出手段を含んでいることを特徴としている。
【００６４】
上記抵抗装置（１８）によれば、前記モニタ−手段が、使用温度をモニタリングする温度検出手段を含んでいるので、前記スイッチ制御手段が、使用温度の変化に応じて、抵抗値及び／又は出力電圧値を適切な値に調整するように前記スイッチ手段のスイッチング状態を切り換える制御信号を出力することができる。したがって、使用温度の変化に対応できる抵抗装置を提供することができる。
【００６５】
また本発明に係る抵抗装置（１９）は、上記抵抗装置（１）〜（１８）のいずれかの前記スイッチ切換手段と、前記スイッチ手段と、前記トリミング抵抗と、前記スイッチ制御手段とのいずれかを組み合わせて使用するものであることを特徴としている。
【００６６】
上記抵抗装置（１９）によれば、上記抵抗装置（１）〜（１８）における効果に加え、さらに、前記スイッチ手段のスイッチング状態の切り換えの組み合わせを増やすことができ、抵抗値の調整幅をさらに広げることができ、より正確な抵抗値への微調整が可能となる。
【００６７】
また本発明に係る電源回路（１）は、上記抵抗装置（１）〜（１９）のいずれかを含んで構成されていることを特徴としている。
上記電源回路（１）によれば、製造段階で生じた抵抗値のばらつきを調整して、高精度に調整された電源電圧を負荷に供給することができ、該負荷の動作精度を高め、該負荷の行う制御の安定性を向上させることができる。
【００６８】
【発明の実施の形態】
以下、本発明に係る抵抗装置、該抵抗装置のトリミング方法及び電源回路の実施の形態を図面に基づいて説明する。
図１は、実施の形態（１）に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【００６９】
図中１は、バッテリを示しており、バッテリ１の一端は接地され、他端は電源回路の電源入力端子ＶＩＮに接続されている。電源入力端子ＶＩＮは、トランジスタＴＲ２の入力（エミッタ）に接続され、トランジスタＴＲ２の出力（コレクタ）は、電源供給ライン３を介して所定の負荷（図示せず）に接続されるようになっている。
【００７０】
電源供給ライン３は、分岐して抵抗群を含んで構成される分圧検出部４に接続されている。また、分圧検出部４は、分圧された電圧を出力するための分圧取出ライン５を介して、誤差アンプＡＭＰ６の反転入力端子−に接続され、誤差アンプＡＭＰ６の非反転入力端子＋は、基準電圧源Ｖｒｅｆに接続されている。そして
誤差アンプＡＭＰ６の出力側は、トランジスタＴＲ２の制御端子（ベ−ス）に接続されている。
【００７１】
また電源電圧ＶＣＣと接地との間にスイッチ切換部７が配設されており、スイッチ切換部７は信号ライン８を介して分圧検出部４に接続され、分圧検出部４とスイッチ切換部７とを含んで抵抗装置９が構成されている。
これらトランジスタＴＲ２、分圧検出部４、誤差アンプＡＭＰ６、基準電圧源Ｖｒｅｆ、及びスイッチ切換部７を含んでＩＣ化された電源回路が構成されている
。
【００７２】
次に電源回路の動作を説明する。トランジスタＴＲ２からの出力電圧を分圧検出部４で分圧し、分圧された電圧を誤差アンプＡＭＰ６が基準電圧源Ｖｒｅｆの基
準電圧と等しくなるようにフィ−ドバック制御してトランジスタＴＲ２のベ−スに出力し、出力電圧が所定の電圧値となるように制御している。
【００７３】
分圧検出部４を構成する抵抗群の抵抗値は、製造プロセスによってバラツキが生じやすく、出力電圧に厳しい精度が要求される場合には、分圧するための抵抗比を高精度に調整するために抵抗値の調整が行われる。
【００７４】
本実施の形態に係る電源回路は、負荷への供給電圧の出力精度を向上させるため、電源回路の製造後に分圧検出部４を構成する抵抗群の抵抗比を高精度に調整できる点にその特徴があり、以下、特徴部分である抵抗装置９の回路構成と分圧検出部４の抵抗群のトリミング方法とについて説明する。
【００７５】
図２は、抵抗装置の第１の実施形態を示す回路図である。
分圧検出部４は、メイン抵抗ＲＭ　１とトリミング抵抗ＲＴ１とメイン抵抗ＲＭ
２とが直列に接続された抵抗群を含んで構成されている。トリミング抵抗ＲＴ１には、スイッチ切換部７からの制御信号により接断状態が変化するアナログスイッチＳ１が並列に接続されている。なお、ここではＨレベル信号によりＯＮ（接続状態）に切り換わるアナログスイッチが採用されているものとする。
【００７６】
トリミング抵抗ＲＴ１、メイン抵抗ＲＭ２間には、分圧電圧を誤差アンプＡＭＰ６に出力するための分圧取出ライン５が接続されている。なおメイン抵抗ＲＭ１、ＲＭ２、及びトリミング抵抗ＲＴ１の抵抗の種類に特に制限はなく、例えば、基板内に形成される拡散抵抗や基板上に形成されるポリ抵抗等が採用され得る。
【００７７】
スイッチ切換部７は、電源電圧ＶＣＣ側の第１の抵抗ＲＳ１と接地側の第２の抵
抗ＲＳ２とが直列に接続され、第１の抵抗ＲＳ１、第２の抵抗ＲＳ２間の分圧信号が、信号ライン８を介してアナログスイッチＳ１に出力されるように接続されている。本実施の形態では、第１の抵抗ＲＳ　１が、レ−ザによる切断容易な抵抗
、例えばポリ抵抗から構成されており、第１の抵抗ＲＳ１は、第２の抵抗ＲＳ２より抵抗値が小さく、第１の抵抗ＲＳ１と第２の抵抗ＲＳ２との抵抗比が十分大きくなるように設定されている。
【００７８】
次に、抵抗装置９における分圧検出部４とスイッチ切換部７とで行われるトリミング処理動作について説明する。なお本トリミング処理動作は、電源回路製造後の回路特性を評価するテスト工程において行われる。
【００７９】
図２に示した状態を初期状態とすると、スイッチ切換部７では、第１の抵抗ＲＳ１と第２の抵抗ＲＳ２とが接続されている状態であるので、電源電圧に近い分圧電圧（Ｈレベル信号）がアナログスイッチＳ１に出力される。したがって、アナログスイッチＳ１はＯＮ（接続）され、トリミング抵抗ＲＴ１が短絡された状態となり、メイン抵抗ＲＭ１とメイン抵抗ＲＭ２とによる分圧が分圧取出ライン５を介して誤差アンプＡＭＰ６に出力される。
【００８０】
そして、電源回路の出力電圧を測定しながら、分圧検出部４の抵抗値の調整が必要であると判断すれば、スイッチ切換部７を構成する第１の抵抗ＲＳ１（ポリ抵抗）をレ−ザで切断する。
【００８１】
スイッチ切換部７では、第１の抵抗ＲＳ１が切断され、信号ライン８が、第２の抵抗ＲＳ２を介して接地されるため、０Ｖ電圧（Ｌレベル信号）がアナログスイッチＳ１に出力される。したがって、アナログスイッチＳ１はＯＦＦ（開放）され、トリミング抵抗ＲＴ１が接続された状態となり、分圧抵抗は、メイン抵抗ＲＭ１とトリミング抵抗ＲＴ１との合成抵抗と、メイン抵抗ＲＭ２とに分割され、前記合成抵抗とメイン抵抗ＲＭ２とによる分圧が分圧取出ライン５を介して誤差アンプＡＭＰ６に出力される。
【００８２】
上記抵抗装置９の第１の実施形態によれば、スイッチ切換部７の第１の抵抗ＲＳ１が切断されることにより、アナログスイッチＳ１のスイッチング状態を切り換えて、抵抗値の調整が行われるので、トリミング抵抗ＲＴ１を直接切断することなく、抵抗値を調整することができる。したがって、トリミング抵抗ＲＴ１に任意の抵抗材料を用いることができる。
また、第１の抵抗ＲＳ１及び第２の抵抗ＲＳ２は、分圧信号を出力するためのものなので、大まかな値に設定することができ、回路基板に非常に小さな面積でパタ−ン形成することができ、回路面積を小さくすることができる。
また、スイッチ切換部７からの分圧信号を変化させてアナログスイッチＳ１のスイッチング状態を切り換えることにより抵抗値の調整が行われるので、厚膜トリミング法のようにトリミング抵抗が十分に切断されずに、残留抵抗が残るという問題が生じることもなく、正確な抵抗値の調整が可能となる。
【００８３】
図３は、抵抗装置の第２の実施形態を示す回路図である。
分圧検出部４ａは、メイン抵抗ＲＭ１と、異なる抵抗値を有するトリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３と、メイン抵抗ＲＭ２とが直列に接続された抵抗群を含んで構成されている。トリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３には、それぞれ並列にアナログスイッチＳ１、Ｓ２、Ｓ３が接続されている。トリミング抵抗ＲＴ３、メイン抵抗ＲＭ２間には、分圧を誤差アンプＡＭＰ６に出力するための分圧取出ライン５が接続されている。なおメイン抵抗ＲＭ１、ＲＭ２、及びトリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３の抵抗の種類に特に制限はなく、ポリ抵抗や拡散抵抗等が採用され得る。
【００８４】
スイッチ切換部７ａは、上記第１の実施形態における電源電圧ＶＣＣ側の第１の抵抗ＲＳ１と、接地側の第２の抵抗ＲＳ２とが直列に接続された切換手段が、各アナログスイッチＳ１、Ｓ２、Ｓ３に対応して配設されている。各切換手段の第１の抵抗ＲＳ１、第２の抵抗ＲＳ２の分圧信号が、各信号ライン８ａ、８ｂ、８ｃを介して対応するアナログスイッチＳ１、Ｓ２、Ｓ３に出力されるように接続されている。
【００８５】
次に、抵抗装置９ａにおける分圧検出部４ａとスイッチ切換部７ａとで行われるトリミング処理動作について説明する。
図３に示した状態を初期状態とすると、スイッチ切換部７ａでは、すべての切換手段の第１の抵抗ＲＳ１と第２の抵抗ＲＳ２とが接続された状態であるので、電源電圧に近い分圧（Ｈレベル信号）が各アナログスイッチＳ１、Ｓ２、Ｓ３に出力される。したがって、アナログスイッチＳ１、Ｓ２、Ｓ３は全てＯＮ状態となり、トリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３が全て短絡された状態となり、メイン抵抗ＲＭ１とメイン抵抗ＲＭ２とによる分圧が分圧取出ライン５を介して、誤差アンプＡＭＰ６に出力される。
【００８６】
そして、電源回路の出力電圧を測定しながら、分圧検出部４ａの抵抗値の調整が必要であると判断すれば、調整の必要なトリミング抵抗を決定し、該トリミング抵抗に並列に接続されたアナログスイッチに対応する切換手段の第１の抵抗ＲＳ１（ポリ抵抗）をレ−ザで切断する。
【００８７】
例えば、アナログスイッチＳ１に対応する切換手段の第１の抵抗ＲＳ１が切断された場合、信号ライン８ａは、第２の抵抗ＲＳ２を介して接地され、０Ｖ電圧（Ｌレベル信号）がアナログスイッチＳ１に出力される。したがって、アナログスイッチＳ１はＯＦＦ（開放）され、トリミング抵抗ＲＴ１が接続された状態となる。また、アナログスイッチＳ２、Ｓ３に対応する切換手段の第１の抵抗ＲＳ
１は切断されていないので、Ｈレベル信号が出力され、アナログスイッチＳ２、Ｓ３はＯＮ状態のままで、トリミング抵抗ＲＴ２、ＲＴ３は短絡状態のままとなり、分圧抵抗はメイン抵抗ＲＭ１とトリミング抵抗ＲＴ１との合成抵抗と、メイン抵抗ＲＭ２とに分割され、前記合成抵抗と、メイン抵抗ＲＴ２とによる分圧が分圧取出ライン５を介して誤差アンプ６に出力される。
【００８８】
上記抵抗装置９ａの第２の実施形態によれば、トリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３がメイン抵抗ＲＭ１に対して直列に接続されているので、さらに抵抗値の調整幅を広げることができる。
また、スイッチ切換部７ａを構成する各切換手段の第１の抵抗ＲＳ１の切断は、調整しようとする抵抗値（トリミング抵抗）に合わせて適宜選択して行うことができる。また、トリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３の抵抗値に重み付け、例えば、抵抗比を１：２：４と等比級数的に重み付けを行ってもよく、トリミング抵抗の抵抗値に重み付けを行うことにより、アナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態の組み合わせにより抵抗値の微調整をさらに容易に行うことが可能となる。
【００８９】
図４は、抵抗装置の第３の実施形態を示す回路図である。
分圧検出部４ｂは、メイン抵抗ＲＭ１とメイン抵抗ＲＭ２とが直列に接続され、メイン抵抗ＲＭ１には、異なる抵抗値を有するトリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３が並列に接続された抵抗群を含んで構成されている。各トリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３には、それぞれアナログスイッチＳ１、Ｓ２、Ｓ３が直列に接続されている。なおメイン抵抗ＲＭ１、ＲＭ２、及びトリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３の抵抗の種類に特に制限はなく、ポリ抵抗や拡散抵抗が採用され得る。
【００９０】
スイッチ切換部７ｂは、上記第１の実施形態における電源電圧ＶＣＣ側の第１の抵抗ＲＳ１と、接地側の第２の抵抗ＲＳ２とが直列に接続された切換手段が、各アナログスイッチＳ１、Ｓ２、Ｓ３に対応して配設され、各切換手段の第１の抵抗ＲＳ１、第２の抵抗ＲＳ２間の分圧信号が、各信号ライン８ａ、８ｂ、８ｃを介して対応する各アナログスイッチＳ１、Ｓ２、Ｓ３に出力されるように接続されている。
【００９１】
次に、抵抗装置９ｂにおける分圧検出部４ｂとスイッチ切換部７ｂとで行われるトリミング処理動作について説明する。
図４に示した状態を初期状態とすると、スイッチ切換部７ｂでは、すべての切換手段の第１の抵抗ＲＳ１と第２の抵抗ＲＳ２とが接続された状態であるので、電源電圧に近い分圧（Ｈレベル信号）が各アナログスイッチＳ１、Ｓ２、Ｓ３に出力される。したがって、各アナログスイッチＳ１、Ｓ２、Ｓ３は全てＯＮ状態となり、トリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３が全て接続された状態となり、並列に接続されたメイン抵抗ＲＭ１とトリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３との合成抵抗値に調整され、該合成抵抗と、メイン抵抗ＲＭ２とによる分圧が分圧取出ライン５を介して誤差アンプ６に出力される。
【００９２】
そして、電源回路の出力電圧を測定しながら、分圧検出部４ｂの抵抗値の調整が必要であると判断すれば、調整の必要なトリミング抵抗を決定し、該トリミング抵抗に直列に接続されたアナログスイッチに対応する切換手段の第１の抵抗ＲＳ１（ポリ抵抗）をレ−ザで切断する。
【００９３】
例えば、アナログスイッチＳ３に対応する切換手段の第１の抵抗ＲＳ１が切断された場合、信号ライン８ｃは、第２の抵抗ＲＳ２を介して接地され、０Ｖ電圧（Ｌレベル信号）がアナログスイッチＳ３に出力される。したがって、アナログスイッチＳ３はＯＦＦ（開放）され、トリミング抵抗ＲＴ３が接続されていない状態となる。またアナログスイッチＳ１、Ｓ２に対応する切換手段の第１の抵抗ＲＳ１は切断されていないので、Ｈレベル信号が出力され、アナログスイッチＳ１、Ｓ２は、ＯＮ状態で、トリミング抵抗ＲＴ１、ＲＴ２は接続状態のままとなり、分圧抵抗は、並列に接続されたメイン抵抗ＲＭ１とトリミング抵抗ＲＴ１、ＲＴ２との合成抵抗と、メイン抵抗ＲＭ２とに分割され、前記合成抵抗と、メイン抵抗ＲＭ２とによる分圧が分圧取出ライン５を介して誤差アンプ６に出力される。
【００９４】
上記抵抗装置９ｂの第３の実施形態によれば、トリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３がメイン抵抗ＲＭ１に対して並列に接続されているので、さらに抵抗値の調整幅を広げることができる。
【００９５】
図５は、抵抗装置の第４の実施形態を示す回路図である。
分圧検出部４ｃは、メイン抵抗ＲＭ１と、異なる抵抗値を有するトリミング抵抗ＲＴ１、ＲＴ２と、メイン抵抗ＲＭ２とが直列に接続された抵抗群を含んで構成されている。
【００９６】
誤差アンプＡＭＰ６の反転出力端子−に所定の分圧を出力するための分圧取出ライン５が、各抵抗間に接続されており、分圧取出ライン５には、分圧点を切り換えるためのアナログスイッチＳ４、Ｓ５、Ｓ６が配設されている。なおメイン抵抗ＲＭ１、ＲＭ２及びトリミング抵抗ＲＴ１、ＲＴ２の抵抗の種類に特に制限はなく、ポリ抵抗や拡散抵抗が採用され得る。
【００９７】
スイッチ切換部７ｃは、上記第１の実施形態における電源電圧ＶＣＣ側の第１の抵抗ＲＳ１と、接地側の第２の抵抗ＲＳ２とが直列に接続された切換手段が、各アナログスイッチＳ４、Ｓ５、Ｓ６に対応して配設され、各切換手段の第１の抵抗ＲＳ１、第２の抵抗ＲＳ２間の分圧信号が、各信号ライン８ａ、８ｂ、８ｃを介して対応する各アナログスイッチＳ４、Ｓ５、Ｓ６に出力されるように接続されている。
【００９８】
次に、抵抗装置９ｃにおける分圧検出部４ｃとスイッチ切換部７ｃとで行われるトリミング処理動作について説明する。
図５に示した状態を初期状態とすると、スイッチ切換部７ｃでは、すべての切換手段の第１の抵抗ＲＳ１と第２の抵抗ＲＳ２とが接続されている状態であるので、電源電圧に近い分圧（Ｈレベル信号）が各アナログスイッチＳ４、Ｓ５、Ｓ６に出力される。したがって、各アナログスイッチＳ４、Ｓ５、Ｓ６は全てＯＮ状態となっている。
【００９９】
そして、電源回路の出力電圧を測定しながら、分圧検出部４ｃの分圧値の調整が必要であると判断すれば、所定の分圧の出力が可能な分圧点を決定し、決定された分圧点からの分圧の出力ができるように、対応する切換手段の第１の抵抗ＲＳ１（ポリ抵抗）をレ−ザで切断する。
【０１００】
例えば、トリミング抵抗ＲＴ２を短絡状態として、トリミング抵抗ＲＴ１、メイン抵抗ＲＭ２間を分圧点とすることで所望の分圧を出力することができる場合、スイッチ切換部７ｃでは、アナログスイッチＳ４に対応する第１の抵抗ＲＳ１がレ−ザで切断され、信号ライン８ａは、第２の抵抗ＲＳ２を介して接地され、０Ｖ電圧（Ｌレベル信号）がアナログスイッチＳ４に出力される。
【０１０１】
したがって、アナログスイッチＳ４はＯＦＦ（開放）され、他のアナログスイッチＳ５、Ｓ６はＯＮ状態のままとなり、分圧点がトリミング抵抗ＲＴ２、メイン抵抗ＲＭ２間に切り換えられ、分圧抵抗が、メイン抵抗ＲＭ１とトリミング抵抗ＲＴ１との合成抵抗と、メイン抵抗ＲＭ２とに分割され、前記合成抵抗と、メイン抵抗ＲＭ２とによる分圧が分圧取出ライン８を介して誤差アンプＡＭＰ６に出力される。
【０１０２】
上記抵抗装置９ｃの第４の実施形態によれば、各アナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態を切り換えることにより、トリミング抵抗ＲＴ１、ＲＴ２を含む抵抗群の分圧点を適切に切り換えることができ、高精度な抵抗比の調整が可能となり、所望の分圧を精度よく取り出すことができる。
【０１０３】
図６は、抵抗装置の第５の実施形態を示す回路図である。但し、分圧検出部４は、上記第１の実施形態で説明したものと同様であるので、同一符号を付し、ここではその説明を省略することとする。
【０１０４】
スイッチ切換部７ｄは、直列に接続された電源電圧ＶＣＣ側の第１の抵抗ＲＳ１と、接地側の第２の抵抗ＲＳ２と、第１の抵抗ＲＳ１、第２の抵抗ＲＳ２間の分圧信号をバッファリングするバッファ手段１０とを含んで構成され、バッファ手段１０からの信号が信号ライン８を介してアナログスイッチＳ１に出力されるように接続されている。なお、第１の抵抗ＲＳ１は、レ−ザによる切断容易な抵抗、例えばポリ抵抗から構成され、第１の抵抗ＲＳ１は、第２の抵抗ＲＳ２より抵抗値が小さく、第１の抵抗ＲＳ１と第２の抵抗ＲＳ２との抵抗比が十分大きくなるように設定されている。
【０１０５】
次に、抵抗装置９ｄにおける分圧検出部４とスイッチ切換部７ｄとで行われるトリミング処理動作について説明する。
図６に示した状態を初期状態とすると、スイッチ切換部７ｄでは、第１の抵抗ＲＳ１と第２の抵抗ＲＳ２とが接続されている状態であるので、電源電圧に近い分圧がバッファ手段１０に入力され、バッファ手段１０でＨレベルと判断されると、Ｈレベル信号がアナログスイッチＳ１に出力される。
【０１０６】
したがって、アナログスイッチＳ１はＯＮされ、トリミング抵抗ＲＴ１が短絡された状態に調整され、メイン抵抗ＲＭ１とメイン抵抗ＲＭ２との分圧が分圧取出ライン５を介して誤差アンプＡＭＰ６に出力される。
【０１０７】
そして、電源回路の出力電圧を測定しながら、分圧検出部４の抵抗値の調整が必要であると判断すれば、スイッチ切換部７ｄを構成する第１の抵抗ＲＳ１（ポリ抵抗）をレ−ザで切断する。
【０１０８】
スイッチ切換部７ｄでは、第１の抵抗ＲＳ１が切断されるので、バッファ手段１０は、第２の抵抗ＲＳ２を介して接地され、０Ｖ電圧（Ｌレベル信号）がバッファ手段１０に入力され、バッファ手段１０でＬレベルと判断されると、Ｌレベル信号がアナログスイッチＳ１に出力される。
【０１０９】
したがって、アナログスイッチＳ１はＯＦＦ（開放）され、トリミング抵抗ＲＴ１が接続された状態となり、分圧抵抗は、メイン抵抗ＲＭ１とトリミング抵抗ＲＴ１との合成抵抗とメイン抵抗ＲＭ　２とに分割され、前記合成抵抗とメイン抵
抗ＲＭ２とによる分圧が分圧取出ライン５を介して誤差アンプＡＭＰ６に出力される。
【０１１０】
上記抵抗装置９ｄの第５の実施形態によれば、バッファ手段１０からＨｉレベル信号を確実に出力させることができ、アナログスイッチＳ１への出力電圧を安定させることができ、アナログスイッチＳ１のオン抵抗による電圧低下によるスイッチング状態の誤動作を防止して、スイッチング状態を安定化させることができる。
【０１１１】
また、第１の抵抗ＲＳ１が、カッティング容易なポリ抵抗で構成されているので、第１の抵抗ＲＳ１を簡単に切断することができ、バッファ手段１０の論理の切り換えを確実なものとしてアナログスイッチＳ１のスイッチング状態の切り換えを確実なものとすることができる。
【０１１２】
図７は、抵抗装置の第６の実施形態を示す回路図である。但し、分圧検出部４は、上記第１の実施形態で説明したものと同様であるので、同一符号を付し、ここではその説明を省略することとする。
【０１１３】
第６の実施形態の抵抗装置９ｅと第５の実施形態の抵抗装置９ｄとが相違するのは、スイッチ切換部７ｅの構成であり、スイッチ切換部７ｅでは、第２の抵抗ＲＳ２が、レ−ザで切断容易な抵抗、例えばポリ抵抗から構成され、第２の抵抗ＲＳ２が、第１の抵抗ＲＳ１より抵抗値が十分小さく、第１の抵抗ＲＳ１と第２の抵抗ＲＳ２との抵抗比が十分大きくなるように設定されている。したがって、バッファ手段１０がＬレベル電圧をバッファリングして、Ｌレベル信号を確実に出力できるようになっている。
【０１１４】
次に、抵抗装置９ｅにおける分圧検出部４とスイッチ切換部７ｅとで行われるトリミング処理動作について説明する。
図７に示した状態を初期状態とすると、スイッチ切換部７ｅでは、第１の抵抗ＲＳ１と第２の抵抗ＲＳ２とが接続されている状態であるので、０Ｖに近い分圧がバッファ手段１０に入力され、Ｌレベルと判断されると、Ｌレベル信号がアナログスイッチＳ１に出力される。
【０１１５】
したがって、アナログスイッチＳ１はＯＦＦ（開放）され、トリミング抵抗ＲＴ１が接続された状態となり、分圧抵抗は、メイン抵抗ＲＭ１とトリミング抵抗ＲＴ１との合成抵抗と、メイン抵抗ＲＭ２とに分割され、前記合成抵抗と、メイン抵抗ＲＴ２とによる分圧が分圧取出ライン５を介して誤差アンプＡＭＰ６に出力される。
【０１１６】
そして、電源回路の出力電圧を測定しながら、分圧検出部４の抵抗値の調整が必要であると判断すれば、スイッチ切換部７ｅを構成する第２の抵抗ＲＳ２（ポリ抵抗）をレ−ザで切断する。
【０１１７】
スイッチ切換部７ｅでは、第２の抵抗ＲＳ２が切断され、バッファ手段１０は、第１の抵抗ＲＳ１を介して電源電圧ＶＣＣ側に接続され、Ｈレベル電圧がバッフ
ァ手段１０に入力され、Ｈレベルと判断されると、Ｈレベル信号がアナログスイッチＳ１に出力される。
【０１１８】
したがって、アナログスイッチＳ１はＯＮされ、トリミング抵抗ＲＴ１が短絡された状態となり、分圧抵抗は、メイン抵抗ＲＭ１とＲＭ２とに分割され、メイン抵抗ＲＭ１とＲＭ２とよる分圧が分圧取出ライン５を介して誤差アンプＡＭＰ６に出力される。
【０１１９】
上記抵抗装置９ｅの第６の実施形態によれば、バッファ手段１０からＬｏレベル信号を確実に出力させることができ、上記第５の実施形態と略同様の効果を得ることができる。
なお、抵抗装置９ｄと抵抗装置９ｅとにおけるスイッチ切換部７ｄ、７ｅとでは、第１の抵抗ＲＳ１又は第２の抵抗ＲＳ２のどちらか一方がレ−ザで切断容易な抵抗から構成されている場合について説明したが、別の実施形態によれば、第１の抵抗ＲＳ１及び第２の抵抗ＲＳ２をレ−ザで切断容易な抵抗で構成してもよく、切断する抵抗を選択することで、バッファ手段１０の出力論理を任意に選択することができる。
【０１２０】
図８は、抵抗装置の第７の実施形態を示す回路図である。但し、分圧検出部４は、上記第１の実施形態で説明したものと略同様であるので、同一機能を有する構成部品には同一符号を付し、ここではその説明を省略することとする。
【０１２１】
スイッチ切換部７ｆは、直列に接続された電源電圧ＶＣＣ側の第１の抵抗ＲＳ１と、接地側の第２の抵抗ＲＳ２と、第１の抵抗ＲＳ１、第２の抵抗ＲＳ２間の分圧を基準電圧源Ｖｒｅｆ１の基準電圧と比較するコンパレ−タ１１とを含んで構成され、コンパレ−タ１１からの出力信号が信号ライン８を介してアナログスイッチＳ１に出力されるように接続されている。なお、第１の抵抗ＲＳ１は、レ−ザで切断容易な抵抗、例えばポリ抵抗から構成され、第１の抵抗ＲＳ１と、第２の抵抗ＲＳ２との抵抗比は、基準電圧源Ｖｒｅｆ１の設定電圧に応じて、種々の抵抗比に設定することができる。ここでは、一例として、基準電圧源Ｖｒｅｆ１の基準電圧を１．２５Ｖ、電源電圧を５Ｖ、第１の抵抗ＲＳ１と第２の抵抗ＲＳ２との抵抗比が１：１に設定されたものとして以下説明する。
【０１２２】
次に、抵抗装置９ｆにおける分圧検出部４とスイッチ切換部７ｆとで行われるトリミング処理動作について説明する。
図８に示した状態を初期状態とすると、スイッチ切換部７ｆでは、第１の抵抗ＲＳ１と第２の抵抗ＲＳ２とが接続されている状態であるので、第１の抵抗ＲＳ１と第２の抵抗ＲＳ２との分圧（２．５Ｖ）がコンパレ−タ１１の反転出力端子−に入力される。
【０１２３】
コンパレ−タ１１では、入力された分圧と非反転出力端子＋に入力される基準電圧（１．２５Ｖ）とを比較し、分圧の方が基準電圧よりも高いと判断して、コンパレ−タ１１の出力端子からＬレベル信号をアナログスイッチＳ１に出力する。したがって、アナログスイッチＳ１はＯＦＦ（開放）され、トリミング抵抗ＲＴ１が接続された状態となり、分圧抵抗は、メイン抵抗ＲＭ１とトリミング抵抗ＲＴ１との合成抵抗値と、メイン抵抗ＲＭ２とに分圧され、前記合成抵抗と、メイン抵抗ＲＭ２とによる分圧が分圧取出ライン５を介して誤差アンプＡＭＰ６に出力される。
【０１２４】
そして、電源回路の出力電圧を測定しながら、分圧検出部４の抵抗値の調整が必要であると判断すれば、スイッチ切換部７ｆの第１の抵抗ＲＳ１（ポリ抵抗）をレ−ザで切断する。
【０１２５】
スイッチ切換部７ｆでは、第１の抵抗ＲＳ１が切断され、コンパレ−タ１１の反転出力端子−は、第２の抵抗ＲＳ２を介して接地され、０Ｖ信号が入力される。コンパレ−タ１１では、入力されたＯＶ信号と基準電圧（１．２５Ｖ）とを比較して、基準電圧の方が、０Ｖ信号よりも高いと判断し、コンパレ−タ１１の出力端子からＨレベル信号をアナログスイッチＳ１に出力する。
【０１２６】
したがって、アナログスイッチＳ１はＯＮされ、トリミング抵抗ＲＴ１が短絡された状態となり、分圧抵抗は、メイン抵抗ＲＭ１とメイン抵抗ＲＭ２とに分割され、メイン抵抗ＲＭ１とメイン抵抗ＲＭ２とによる分圧が分圧取出ライン５を介して誤差アンプＡＭＰ６に出力される。
【０１２７】
上記抵抗装置９ｆの第７の実施形態によれば、上記第５、第６の実施形態におけるバッファ手段１０に代えて、コンパレ−タ１１を使用しても、アナログスイッチＳ１への出力信号を安定化させることができ、アナログスイッチＳ１のスイッチング状態を安定化させることができる。また、コンパレ−タ１１の基準電圧源Ｖｒｅｆ１の設定電圧に応じて、第１の抵抗ＲＳ１と第２の抵抗ＲＳ２との抵抗値の設定値を変えることができる。また、コンパレ−タ１１の他に、ＭＯＳ単体
、インバ−タ、シュミットインバ−タのいずれかを使用しても、上記同様の効果を得ることができる。
【０１２８】
図９は、抵抗装置の第８の実施形態を示す回路図である。但し、分圧検出部４は、上記第１の実施形態で説明したものと略同様であるので、同一機能を有する構成部品には同一符号を付し、ここではその説明を省略することとする。
【０１２９】
スイッチ切換部７ｇは、第１の抵抗ＲＳ　１と第２の抵抗ＲＳ２との間の分圧を
バッファリングする第１〜第３のバッファ手段１０ａ、１０ｂ、１０ｃを含んで構成されている。なお、第１の抵抗ＲＳ１は、レ−ザで切断容易な抵抗、例えばポリ抵抗から構成され、第１の抵抗ＲＳ１は、第２の抵抗ＲＳ２より抵抗値が十分小さく、第１の抵抗ＲＳ１と第２の抵抗ＲＳ２との抵抗比が十分大きくなるように設定されている。
【０１３０】
次に、抵抗装置９ｇにおける分圧検出部４とスイッチ切換部７ｇとで行われるトリミング処理動作について説明する。
図９に示した状態を初期状態とすると、スイッチ切換部７ｇでは、第１の抵抗ＲＳ１と第２の抵抗ＲＳ２とがすべて接続されている状態であるので、電源電圧に近い分圧が第１のバッファ手段１０ａに入力され、第１のバッファ手段１０ａからＨレベル信号が出力され、次段の第１の抵抗ＲＳ１を介して、第２のバッファ手段１０ｂに、Ｈレベル信号が入力され、第２のバッファ手段１０ｂからＨレベル信号が出力され、次段の第１の抵抗ＲＳ１を介して、第３のバッファ手段１０ｃにＨレベル信号が入力され、第３のバッファ手段１０ｃから、Ｈレベル信号がアナログスイッチＳ１に出力される。
【０１３１】
したがって、アナログスイッチＳ１はＯＮされ、トリミング抵抗ＲＴ１が短絡された状態となり、分圧抵抗は、メイン抵抗ＲＭ１とメイン抵抗ＲＭ２とに分割され、メイン抵抗ＲＭ１とメイン抵抗ＲＭ２とによる分圧が分圧取出ライン５を介して誤差アンプＡＭＰ６に出力される。
【０１３２】
そして、電源回路の出力電圧を測定しながら、分圧検出部４の抵抗値の調整が必要であると判断すれば、スイッチ切換部７ｇの第１のバッファ手段１０ａの入力側の第１の抵抗ＲＳ１（ポリ抵抗）をレ−ザで切断する。
【０１３３】
第１のバッファ手段１０ａの入力側の第１の抵抗ＲＳ１が切断されると、第１のバッファ手段１０ａの入力側は第２の抵抗ＲＳ２を介して接地され、０Ｖ電圧が第１のバッファ手段１０ａに入力され、第１のバッファ手段１０ａからＬレベル信号が出力され、次段の第１の抵抗ＲＳ１を介して、第２のバッファ手段１０ｂにＬレベル信号が入力され、第２のバッファ手段１０ｂからＬレベル信号が出力され、次段の第１の抵抗ＲＳ１を介して、第３のバッファ手段１０ｃにＬレベル信号が入力され、第３のバッファ手段１０ｃから、Ｌレベル信号がアナログスイッチＳ１に出力される。
【０１３４】
したがって、アナログスイッチＳ１はＯＦＦ（開放）され、トリミング抵抗ＲＴ１が接続された状態となり、分圧抵抗は、メイン抵抗ＲＭ１とトリミング抵抗ＲＴ１との合成抵抗と、メイン抵抗ＲＭ２とに分割され、前記合成抵抗値と、メイン抵抗ＲＭ２とによる分圧が分圧取出ライン５を介して誤差アンプＡＭＰ６に出力される。
【０１３５】
抵抗装置９ｇの特徴点は、一旦調整されたトリミング抵抗ＲＴ１の接続状態を再度切り換えて抵抗値の再調整が行える点にあり、以下抵抗値の再調整を行う処理について説明する。
【０１３６】
上記処理に引き続き、第２のバッファ手段１０ｂの入力側の第１の抵抗ＲＳ１を切断すると、第２のバッファ手段１０ｂの入力側は第２の抵抗ＲＳ２を介して電源側に接続されるので、第２のバッファ手段１０ｂからＨレベル信号が出力され、次段の第１の抵抗ＲＳ１を介して、第３のバッファ手段１０ｃにＨレベル信号が入力され、第３のバッファ手段１０ｃから、Ｈレベル信号がアナログスイッチＳ１に出力される。
【０１３７】
したがって、アナログスイッチＳ１はＯＮされ、トリミング抵抗ＲＴ１が短絡された状態に再調整され、分圧抵抗が、メイン抵抗ＲＭ１とメイン抵抗ＲＭ２とに再分割され、メイン抵抗ＲＭ１とメイン抵抗ＲＭ２とによる分圧が分圧取出ライン５を介して誤差アンプＡＭＰ６に出力される。
【０１３８】
また、さらにトリミング抵抗ＲＴ１の再調整（短絡状態から接続状態への再調整）を行う場合は、第３のバッファ手段１０ｃの入力側の第１の抵抗ＲＳ１を切断すると、第３のバッファ手段１０ｃの入力側は第２の抵抗ＲＳ２を介して接地されるので、第３のバッファ手段１０ｃからＬレベル信号がアナログスイッチＳ１に出力される。
【０１３９】
したがって、アナログスイッチＳ１はＯＦＦ（開放）され、トリミング抵抗ＲＴ１が接続された状態となり、分圧抵抗は、メイン抵抗ＲＭ１とトリミング抵抗ＲＴ１との合成抵抗と、メイン抵抗ＲＭ２とに再分割され、前記合成抵抗と、メイン抵抗ＲＭ２とによる分圧が分圧取出ライン５を介して誤差アンプＡＭＰ６に出力される。
【０１４０】
上記抵抗装置９ｇの第８の実施形態によれば、スイッチ切換部７ｇが、複数のバッファ手段１０ａ〜１０ｃを含んで構成されているので、各バッファ段毎に抵抗を切断してバッファ手段の出力論理を切り換えることができ、アナログスイッチＳ１のスイッチング状態を切り換えることができる。したがって、バッファ段数分だけ抵抗値の再調整を行うことが可能となる。
【０１４１】
また、上記抵抗装置９、９ａ〜９ｇのいずれかを含んで構成される電源回路によれば、高精度の電源電圧を所定の負荷に供給することができ、前記負荷の動作精度を高め、該負荷の制御をより一層安定化させることができる。
【０１４２】
なお、上記分圧検出部４及び４ａ〜４ｃを構成するメイン抵抗ＲＭ１、ＲＭ２とトリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３との配列は、上記実施形態に限定されるものではなく、上記第１〜第８の実施形態を種々組み合わせた配列とすることもできる。また、アナログスイッチＳ１、Ｓ２１、Ｓ３の接続も各トリミング抵抗に対応して設ける他に、複数のトリミング抵抗を一度に短絡させることができるように接続されていても良く、トリミング抵抗、アナログスイッチは、調整する抵抗幅等を考慮して、種々組み合わせることが可能である。
【０１４３】
図１０は、実施の形態（２）に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。但し実施の形態（２）に係る抵抗装置の構成については、図１に示した抵抗装置におけるスイッチ切換部７の代わりにスイッチ制御部２２と、記憶部２３とを新たに設けた以外は、略同様の構成となっているので、異なる機能を有するスイッチ制御部２２と、記憶部２３とには異なる符号を付し、他の同一機能を有する構成部品には同一符号を付し、ここではその説明を省略することとする。
【０１４４】
抵抗装置２０は、分圧検出部２１と、スイッチ制御部２２と、記憶部２３とを含んで構成されている。
分圧検出部２１は、図３に示した分圧検出部４ａと略同様の構成のものが採用され、メイン抵抗ＲＭ１と３つのトリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３と、メイン抵抗ＲＭ２とが直列に接続され、各トリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３に対応してアナログスイッチＳ１、Ｓ２、Ｓ３が並列に接続されている。メイン抵抗ＲＭ２の上流側には、誤差アンプＡＭＰ６の反転出力端子−に分圧を出力するための分圧取出ライン５が接続されている。
【０１４５】
スイッチ制御部２２は、記憶部２３からアナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態の切り換えを制御するためのデ−タ（切換デ−タ）を読み出して、アナログスイッチＳ１、Ｓ２、Ｓ３にスイッチング状態を切り換える制御信号を出力する制御を行うもので、所定の論理が組まれた論理回路を含んで構成されている。
【０１４６】
図１１は、スイッチ制御部２２への入力論理と抵抗値との関係を示した論理テ−ブルである。なおここでは、メイン抵抗ＲＭ１の抵抗値が１Ｒ、トリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３の抵抗値が１Ｒ、２Ｒ、４Ｒにそれぞれ設定されているものとして説明する。また、Ａ、Ｂ、Ｃは、スイッチ制御部２２の入力ポ−トをそれぞれ示しており、アナログスイッチＳ１、Ｓ２、Ｓ３に対応する切換デ−タが入力されるようになっている。
【０１４７】
この論理テ−ブルによれば、ポ−トＡ、Ｂ、Ｃからの入力が全て１、すなわち、ポ−トＡ、Ｂ、Ｃから全てＨ信号が入力された場合は、アナログスイッチＳ１、Ｓ２、Ｓ３は全てＯＮ（接続）され、メイン抵抗ＲＭ１からトリミング抵抗ＲＴ３までの合成抵抗は、１Ｒに調整される（図１０に示した状態）。また、ポ−トＡからの入力が０で、ポ−トＢ、Ｃからの入力が１、すなわちポ−トＡにＬ信号、ポ−トＢ、ＣにＨ信号が入力された場合は、アナログスイッチＳ１は、ＯＦＦされ、アナログスイッチＳ２、Ｓ３は、ＯＮされるので、メイン抵抗ＲＭ１からトリミング抵抗ＲＴ３までの合成抵抗は、２Ｒに調整される。以下、ポ−トＡ、Ｂ、Ｃからの入力が全て０の場合を除き、入力ポ−トへの入力デ−タに応じてアナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態が切り換えられ、抵抗値の調整が行われるようになっている。
【０１４８】
ポ−トＡ、Ｂ、Ｃからの入力が全て０の場合、通常の論理であれば、アナログスイッチＳ１、Ｓ２、Ｓ３を全てＯＦＦする制御信号を出力するものとなるが、この論理テ−ブルには、ポ−トＡ、Ｂ、Ｃからの入力が全て０の場合、抵抗値をある固定値に設定する論理が組まれており、ここではメイン抵抗ＲＭ１からトリミング抵抗ＲＴ３までの合成抵抗が４Ｒとなるように論理が組まれている。
【０１４９】
記憶部２３は、アナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態を切り換えるためのデ−タが記憶されており、ＲＯＭやＲＡＭ等で構成されている。
【０１５０】
次に電源回路の製造後に行われる抵抗装置２０のスイッチ制御部２２の行う分圧検出部２１の抵抗群のトリミング処理動作について図１２に示したフロ−チャ−トに基づいて説明する。なお、ここでは、図１０に示した状態（アナログスイッチＳ１、Ｓ２、Ｓ３がすべてＯＮの状態）を初期状態として説明する。
【０１５１】
ステップＳ１では、出力電圧値の取り込みを行い、ステップＳ２に進む。ステップＳ２では、取り込んだ出力電圧値に基づいて、抵抗値の調整が必要か否かを判断し、抵抗値の調整が必要であると判断すれば、ステップＳ３に進む。ステップＳ３では、出力電圧値に基づいて、調整するトリミング抵抗の組み合わせの演算処理を行い、その後ステップＳ４に進む。
【０１５２】
ステップＳ４では、記憶部２３から調整するトリミング抵抗の組み合わせに対応するアナログスイッチのスイッチング状態を切り換えるための切換デ−タの読出処理を行い、その後ステップＳ５に進む。
【０１５３】
ステップＳ５では、読み出したアナログスイッチの切換デ−タに基づいて、各アナログスイッチＳ１、Ｓ２、Ｓ３にスイッチング状態を切り換える制御信号（アナログスイッチをＯＮするＨレベル信号、又はＯＦＦにするＬレベル信号）を出力し、各アナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態を切り換え（ＯＦＦからＯＮに、又はＯＮからＯＦＦに）、各トリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３を短絡状態又は接続状態として、所定の出力電圧値が得られるように抵抗値の調整を行い、ステップＳ１に戻る。
一方、ステップＳ１において、抵抗値の調整が必要ないと判断すれば、処理を終了する。
【０１５４】
上記実施の形態（２）に係る抵抗装置によれば、スイッチ制御部２２が、記憶部２３から読み出したデ−タに基づいて、アナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態を切り換える制御信号を出力するので、信頼性を高めることができる。また、該制御信号を複数回出力することもできるので、トリミング抵抗ＲＴ１、ＲＴ２、ＲＴ３の接続状態を切り換えることができ、抵抗値の再調整を行うことができる。また、記憶部２３から読み出したデ−タを使用するので、動作中の抵抗値の調整も可能となる。また、抵抗の切断処理を必要としないので、レ−ザトリミングのできない製造工程においても抵抗値の調整が可能となる。
【０１５５】
また、スイッチ制御部２２には、特定の入力信号に対して、予め設定された抵抗値となるようにアナログスイッチＳ１、Ｓ２、Ｓ３を所定のスイッチング状態に切り換える制御信号を出力する論理が組まれているので、抵抗値をある固定値に容易に設定することができる。
【０１５６】
図１３は、実施の形態（３）に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
実施の形態（３）に係る抵抗装置と、実施の形態（２）に係る抵抗装置とが相違するのは、スイッチ制御部２２Ａであり、実施の形態（２）では、抵抗装置２０に設けられた記憶部２３からアナログスイッチＳ１、Ｓ２、Ｓ３の切換デ−タを読み出して、アナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態を制御する制御信号を出力するようになっているのに対し、実施の形態（３）では、抵抗装置２０Ａに記憶部を設けず、スイッチ制御部２２Ａでは、外部のマイコン３０から出力された切換デ−タを取り込んで、アナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態を制御する制御信号を出力するようになっている。
【０１５７】
スイッチ制御部２２Ａは、アナログスイッチＳ１、Ｓ２、Ｓ３に対応した切換デ−タを取り込むための入力端子２４ａ、２４ｂ、２４ｃを介してマイコン３０と接続されている。
【０１５８】
マイコン３０は、電源回路の出力電圧値を取り込みながら、抵抗値の調整が必要であるか否かを判断して、抵抗値の調整が必要である場合に、各アナログスイッチＳ１、Ｓ２、Ｓ３を切り換える切換デ−タを各入力端子２４ａ、２４ｂ、２４ｃを介してスイッチ制御部２２Ａに出力する機能を備えている。
【０１５９】
スイッチ制御部２２Ａは、マイコン３０から各入力端子２４ａ、２４ｂ、２４ｃを介して入力された切換デ−タに基づいて、アナログスイッチＳ１、Ｓ２、Ｓ３にスイッチング状態を切り替える制御信号を出力する制御を行うものであり、所定の論理が組まれた論理回路を含んで構成されている。
【０１６０】
次に、抵抗装置２０Ａにおけるスイッチ制御部２２Ａと外部のマイコン３０との行うトリミング処理動作について図１４に示したフロ−チャ−トに基づいて説明する。なお、ここでは、図１３に示した状態（アナログスイッチＳ１、Ｓ２、Ｓ３がすべてＯＮの状態）を初期状態として説明する。
【０１６１】
まず、ステップＳ１１において、外部のマイコン３０では、出力電圧値の取り込みを行い、ステップＳ１２に進む。ステップＳ１２では、取り込んだ出力電圧に基づいて、抵抗値の調整が必要か否かを判断し、抵抗値の調整が必要であると判断すれば、ステップＳ１３に進み、抵抗値の調整が必要でないと判断すれば、ステップＳ１１に戻る。
【０１６２】
ステップＳ１３では、取り込んだ出力電圧値に基づいて、所望の出力電圧値に調整できるように、調整するトリミング抵抗の組み合わせの演算処理を行い、その後ステップＳ１４に進む。
【０１６３】
ステップＳ１４では、調整するトリミング抵抗に対応するアナログスイッチを切り換えるための切換デ−タをスイッチ制御部２２Ａに出力する処理を行い、その後ステップＳ１５に進む。
【０１６４】
ステップＳ１５では、スイッチ制御部２２Ａにおいて、マイコン３０から出力された切換デ−タの取込処理を行い、その後ステップＳ１６に進む。ステップＳ１６では、取り込んだ切換デ−タを組み合わせて、各アナログスイッチＳ１、Ｓ２、Ｓ３に所定のスイッチング状態に切り換える制御信号を出力する処理を行い、その後処理を終了する。
【０１６５】
上記実施の形態（３）に係る抵抗装置によれば、外部のマイコン３０からアナログスイッチＳ１、Ｓ２、Ｓ３の切換デ−タを取り込んで、アナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態をそれぞれ切り換える制御信号を出力するので、外部からの切換デ−タを活用した制御を行うことができ、スイッチ制御部２２Ａの処理負担を軽減することができる。
【０１６６】
図１５は、実施の形態（４）に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
実施の形態（４）に係る抵抗装置が、実施の形態（３）に係る抵抗装置と相違するのは、実施の形態（３）では、外部のマイコン３０から出力された切換デ−タを各アナログスイッチに対応して設けられた信号ラインを介して、入力端子２４ａ、２４ｂ、２４ｃから取り込むようになっているのに対し、実施の形態（４）では、スイッチ制御部２２Ｂに、通信回路２５を設け、通信回路２５の汎用の通信ポ−ト２５ａに通信ライン（デ−タバスライン）２６を接続し、通信ライン２６を介してマイコン３０Ａから出力されたアナログスイッチＳ１、Ｓ２、Ｓ３の切換デ−タを取り込むようになっている点である。
【０１６７】
マイコン３０Ａでは、電源回路の出力電圧値を取り込みながら、抵抗値の調整が必要であるか否かを判断して、抵抗値の調整が必要である場合には、アナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態を切り換えるための切換デ−タを通信ライン２６を介してスイッチ制御部２２Ｂに出力する。
【０１６８】
スイッチ制御部２２Ｂでは、通信ライン２６を介して入力された切換デ−タを通信回路２５で受信し、アナログスイッチＳ１、Ｓ２、Ｓ３を所定のスイッチング状態に切り換えるための制御信号を各アナログスイッチＳ１、Ｓ２、Ｓ３に出力し、所定の抵抗値の調整が行われるようになっている。
【０１６９】
抵抗装置２０Ｂにおけるスイッチ制御部２２Ｂと外部のマイコン３０Ａとの行うトリミング処理動作については、図１４に示した処理動作と略同様であるのでここではその説明を省略する。
【０１７０】
上記実施の形態（４）に係る抵抗装置によれば、通信回路２５の汎用の通信ポ−ト２５ａに外部のマイコン３０Ａが接続されている通信ライン２６を接続することで、通信ライン２６を介してマイコン３０Ａとの通信によりデ−タの伝送を行うことができる。従って、外部のマイコン３０Ａから切換デ−タを取り込むための専用の信号ラインを設ける必要がなく、デ−タを入力するための端子数を少なくすることができる。
【０１７１】
図１６は、実施の形態（５）に係る抵抗装置を含んで構成される電源回路の部分回路構成図である。
実施の形態（５）に係る抵抗装置が、実施の形態（２）に係る抵抗装置と相違するのは、実施の形態（５）では、新たに温度検出手段２７と電源電圧検出手段２８とがスイッチ制御部２２Ｃに接続されている点にあり、温度や電源電圧の変化に応じてアナログスイッチＳ１、Ｓ２、Ｓ３へ出力する制御信号が制御され、使用環境に応じた調整が行われるようになっている。
【０１７２】
温度検出手段２７は、温度を検出するもので、温度センサ等を含んで構成されている。電源電圧検出手段２８は、バッテリ１の電源電圧の変動を検出するもので、電圧検出回路を含んで構成されている。これら温度検出手段２７と電源電圧検出手段２８とを含んでモニタ−手段が構成されている。
【０１７３】
スイッチ制御部２２Ｃは、温度検出手段２７から取り込んだ温度検出信号に基づいて、温度の変化量を演算し、温度の変化量に応じた抵抗値の調整値を演算し（例えば、分圧検出部２１を構成する抵抗が拡散抵抗である場合、温度が低下すると抵抗値は低下するので、変化する抵抗値を打ち消す抵抗値の調整値を演算し）、演算された抵抗値の調整値に応じたアナログスイッチの切換デ−タを記憶部２３Ａから読み出し、各アナログスイッチＳ１、Ｓ２、Ｓ３に制御信号を出力し、アナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態を切り換えて、所望の抵抗値に調整する処理を行うようになっている。
【０１７４】
また、電源電圧検出手段２８から取り込んだ電圧検出信号に基づいて、電源電圧の変化量を演算し、電源電圧の変動量に応じた抵抗値の調整値を演算し、演算された抵抗値の調整値に応じたアナログスイッチの切換デ−タを記憶部２３Ａから読み出し、各アナログスイッチＳ１、Ｓ２、Ｓ３に制御信号を出力し、アナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態を切り換えて、所望の抵抗値に調整し、出力電圧値を調整する処理を行うようになっている。
【０１７５】
記憶部２３Ａは、温度の変化量に応じてアナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態を切り換えるためのデ−タや、電源電圧の変化量に応じてアナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態を切り換えるためのデ−タが記憶されており、ＲＯＭやＲＡＭ等で構成されている。
【０１７６】
次に、抵抗装置２０Ｃのスイッチ制御部２２Ｃの行うトリミング処理動作について図１７に示したフロ−チャ−トに基づいて説明する。なお、本処理動作は、電源回路の動作中において所定のタイミング毎に行われるものとする。
【０１７７】
まず、ステップＳ２１では、温度検出手段２７から温度検出信号の取り込みを行い、ステップＳ２２に進む。ステップＳ２２では、取り込んだ温度検出信号から温度の変動量を演算する処理を行い、その後ステップＳ２３に進む。
【０１７８】
ステップＳ２３では、演算された温度の変動量に基づいて、抵抗値の調整が必要か否か、すなわち温度の変動量が許容範囲内か否かを判断し、抵抗値の調整が必要であると判断すれば、ステップＳ２４に進み、一方、抵抗値の調整が必要でないと判断すれば、ステップＳ２７に進む。
【０１７９】
ステップＳ２４では、演算された温度の変動量から抵抗値の調整値を演算する処理を行い、その後ステップＳ２５に進む。ステップＳ２５では、演算された抵抗値の調整値に応じたアナログスイッチの切換デ−タを記憶部２３Ａから読み出す処理を行い、その後、ステップＳ２６に進む。
【０１８０】
ステップＳ２６では、記憶部２３Ａから読み出された切換デ−タに対応する制御信号を各アナログスイッチＳ１、Ｓ２、Ｓ３に出力する処理を行い、アナログスイッチのスイッチング状態を切り換えて、所望の抵抗値に調整し、その後、ステップＳ２７に進む。
【０１８１】
ステップＳ２７では、電源電圧検出手段２８から電圧検出信号の取り込みを行い、ステップＳ２８に進む。ステップＳ２８では、取り込んだ電圧検出信号から電源電圧の変動量を演算する処理を行い、その後ステップＳ２９に進む。
【０１８２】
ステップＳ２９では、演算された電源電圧の変動量に基づいて、抵抗値の調整が必要か否か、すなわち電源電圧の変動量が許容範囲内か否かを判断し、抵抗値の調整が必要であると判断すれば、ステップＳ３０に進み、一方、抵抗値の調整が必要でないと判断すれば、処理を終了する。
【０１８３】
ステップＳ３０では、演算された電源電圧の変動量から抵抗値の調整値を演算する処理を行い、その後ステップＳ３１に進む。ステップＳ３１では、演算された抵抗値の調整値に応じたアナログスイッチの切換デ−タを記憶部２３Ａから読み出す処理を行い、その後、ステップＳ３２に進む。
【０１８４】
ステップＳ３２では、読み出された切換デ−タに対応する制御信号を各アナログスイッチＳ１、Ｓ２、Ｓ３に出力する処理を行い、アナログスイッチのスイッチング状態を切り換えて、所望の抵抗値に調整して、出力電圧の調整を行い、処理を終了する。
【０１８５】
実施の形態（５）に係る抵抗装置によれば、モニタ−手段に電源電圧検出手段２８が含まれているので、スイッチ制御部２２Ｃが、電源電圧の変化に応じて、抵抗値及び／又は出力電圧値を適切な値に調整するようにアナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態を切り換える制御信号を出力することができる。したがって、電源電圧の変化に対応できる抵抗装置２０Ｃを提供することができる。
【０１８６】
またモニタ−手段に、温度検出手段２７が含まれているので、スイッチ制御部２２Ｃが、使用温度の変化に応じて、抵抗値及び／又は出力電圧値を適切な値に調整するようにアナログスイッチＳ１、Ｓ２、Ｓ３のスイッチング状態を切り換える制御信号を出力することができる。したがって、使用温度の変化に対応できる抵抗装置２０Ｃを提供することができる。
【０１８７】
また、別の実施の形態としては、上記実施の形態（１）に係る抵抗装置のスイッチ切換部７、７ａ〜７ｇのいずれかと、上記実施の形態（２）〜（５）に係る抵抗装置のスイッチ制御部２０、２０Ａ〜２０Ｃのいずれかとを組み合わせて、分圧検出部４、４ａ〜４ｃ、又は２１の抵抗値の調整を行うことも可能である。
【０１８８】
スイッチ切換部とスイッチ制御部とを組み合わせた構成により、抵抗値の調整幅をさらに広げることができ、より正確な抵抗値への微調整が可能となる。さらに、アナログスイッチのスイッチング状態の切換制御のバリエ−ションを増やすことができる。
【０１８９】
例えば、レ−ザによる抵抗の切断ができる製造工程では、スイッチ切換部の抵抗を切断して、またレ−ザによる抵抗の切断ができない製造工程では、スイッチ制御部によりアナログスイッチのスイッチング状態を切り換えることにより、使用状況に応じて、アナログスイッチのスイッチング状態の切り換え方法を選択することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態（１）に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図２】抵抗装置の第１の実施形態を示す回路図である。
【図３】抵抗装置の第２の実施形態を示す回路図である。
【図４】抵抗装置の第３の実施形態を示す回路図である。
【図５】抵抗装置の第４の実施形態を示す回路図である。
【図６】抵抗装置の第５の実施形態を示す回路図である。
【図７】抵抗装置の第６の実施形態を示す回路図である。
【図８】抵抗装置の第７の実施形態を示す回路図である。
【図９】抵抗装置の第８の実施形態を示す回路図である。
【図１０】実施の形態（２）に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図１１】スイッチ制御部への入力論理と抵抗値との関係を示した論理テ−ブルである。
【図１２】実施の形態（２）に係る抵抗装置のスイッチ制御部の行うトリミング処理動作を示すフロ−チャ−トである。
【図１３】実施の形態（３）に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図１４】実施の形態（３）に係る抵抗装置のスイッチ制御部と、外部のマイコンとの行うトリミング処理動作を示すフロ−チャ−トである。
【図１５】実施の形態（４）に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図１６】実施の形態（５）に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図１７】実施の形態（５）に係る抵抗装置のスイッチ制御部の行うトリミング処理動作を示すフロ−チャ−トである。
【図１８】従来のツェナ−ザップ法を説明するための抵抗装置を示す回路構成図である。
【図１９】従来の厚膜トリミング法を説明するための抵抗装置を示す回路構成図である。
【図２０】従来の抵抗構造体を有する半導体ＩＣ終端チップの部分実施形態を示す図である。
【図２１】従来の半導体トリミング装置の実施形態を示す図である。
【符号の説明】
４、４ａ〜４ｃ、２１　分圧検出部
ＲＭ１、ＲＭ２　メイン抵抗
ＲＴ１、ＲＴ２、ＲＴ３　トリミング抵抗
Ｓ１、Ｓ２、Ｓ３　アナログスイッチ
５　分圧取出ライン
７、７ａ〜７ｇ　スイッチ切換部
ＲＳ１　第１の抵抗
ＲＳ２　第２の抵抗
８、８ａ〜８ｃ　信号ライン
９、９ａ〜９ｇ、２０、２０Ａ〜２０Ｃ　抵抗装置
１０、１０ａ〜１０ｃ　バッファ手段
１１　コンパレ−タ
２２、２２Ａ〜２２Ｃ　スイッチ制御部
２３、２３Ａ　記憶部
２７　温度検出手段
２８　電源電圧検出手段
【図１】
2004096036.tif 000003
【図２】
2004096036.tif 000004
【図３】
2004096036.tif 000005
【図４】
2004096036.tif 000006
【図５】
2004096036.tif 000007
【図６】
2004096036.tif 000008
【図７】
2004096036.tif 000009
【図８】
2004096036.tif 000010
【図９】
2004096036.tif 000011
【図１０】
2004096036.tif 000012
【図１１】
2004096036.tif 000013
【図１２】
2004096036.tif 000014
【図１３】
2004096036.tif 000015
【図１４】
2004096036.tif 000016
【図１５】
2004096036.tif 000017
【図１６】
2004096036.tif 000018
【図１７】
2004096036.tif 000019
【図１８】
2004096036.tif 000020
【図１９】
2004096036.tif 000021
【図２０】
2004096036.tif 000022
【図２１】
2004096036.tif 000023