(57)【要約】【課題】高速かつ精度良く消費電力を見積もることができる消費電力見積り装置及び方法を提供すること。【解決手段】本発明にかかる消費電力見積り装置は、動作合成装置２と、クロックベースシミュレーション装置８を備えている。動作合成装置２は、アルゴリズム記述を入力し、クロックベース記述及び動作合成情報に変換する。クロックベースシミュレーション装置８は、クロックベース記述と動作合成情報を入力し、クロックベースシミュレーションを実行すると共に、クロックベース記述と動作合成情報の双方に基づいて記憶素子の消費電力因子を計算する。【選択図】　図１
2004054756.tif 000002
【特許請求の範囲】
【請求項１】
アルゴリズム記述を入力し、クロックベース記述及び動作合成情報に変換する動作合成装置と、
前記クロックベース記述と前記動作合成情報を入力し、クロックベースシミュレーションを実行すると共に、当該クロックベース記述と当該動作合成情報の双方に基づいて記憶素子の消費電力因子を計算するクロックベースシミュレーション装置とを備えた消費電力見積り装置。
【請求項２】
前記記憶素子の消費電力因子の計算にあたっては、配列変数部分について前記動作合成情報を用いて記憶素子の種類を判別することにより計算することを特徴とする請求項１記載の消費電力見積り装置。
【請求項３】
前記消費電力因子は、トグル率及び／又は遷移確率であることを特徴とする請求項１又は２記載の消費電力見積り装置。
【請求項４】
前記動作合成情報からＲＴ変数名とゲートの対応を推定し、トグル率及び／又は遷移確率をゲート回路に設定した後、全ゲート回路のトグル率及び／又は遷移確率を計算することを特徴とする請求項３記載の消費電力見積り装置。
【請求項５】
ゲーテッドクロックを有する場合には、クロックのトグル率及び／又は遷移確率を記憶素子に対する書き込み確率と同じにすることを特徴とする請求項３記載の消費電力見積り装置。
【請求項６】
クロックベース記述と動作合成情報を入力するステップと、
前記クロックベース記述に基づきクロックベースシミュレーションを実行するステップと、
前記クロックベース記述と前記動作合成情報の双方に基づいて消費電力因子を計算するステップとを備えた消費電力見積り方法。
【請求項７】
前記記憶素子の消費電力因子の計算にあたっては、配列変数部分について前記動作合成情報を用いて記憶素子の種類を判別することにより計算することを特徴とする請求項６記載の消費電力見積り方法。
【請求項８】
前記消費電力因子は、トグル率及び／又は遷移確率であることを特徴とする請求項６又は７記載の消費電力見積り方法。
【請求項９】
前記動作合成情報からＲＴ変数名とゲートの対応を推定し、トグル率及び／又は遷移確率をゲート回路に設定した後、全ゲート回路のトグル率及び遷移確率を計算することを特徴とする請求項８記載の消費電力見積り方法。
【請求項１０】
ゲーテッドクロックを有する場合には、クロックのトグル率及び／又は遷移確率を記憶素子に対する書き込み確率と同じにすることを特徴とする請求項８記載の消費電力見積り方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ハードウェアの消費電力を見積もる装置及び方法に関し、特にクロックベースシミュレーションを行う装置において消費電力を見積る装置及び方法に関する。
【０００２】
【従来の技術】
近年、ＡＳＩＣ、ＣＰＵ、メモリ等から構成される複合演算処理システムの開発に対する要求が高まっている。このようなシステムは、低消費電力化が求められているため、設計後、消費電力の見積りを行う。図２に従来の消費電力の見積り方法にかかるフローを示す。
【０００３】
まず、システム全体の処理動作を記述したアルゴリズム１を動作合成装置２に入力する。このアルゴリズム１は、ＡＳＩＣ（ＨＷ：ハードウェア）を表現している。動作合成装置２は、入力されたアルゴリズム１に対して動作合成処理を実行し、ＲＴＬ　ＨＤＬ３に変換する。その後、ＲＴＬ　ＨＤＬ３に基づきＲＴＬＨＤＬシミュレーション装置１４によって、シミュレーションを行い、記憶素子となる変数の遷移確率及びトグル率を求める。
【０００４】
また、ＲＴＬ　ＨＤＬ３に基づき論理合成６も実行し、ゲート割り当てを行い、ゲートネットリスト７を生成し、トグル率・遷移確率計算装置１０に入力する。ＲＴＬ　ＨＤＬシミュレーション装置１４から記憶素子となる変数のトグル率及び遷移確率９もこのトグル率・遷移確率計算装置１０に入力する。トグル率・遷移確率計算装置１０は、これらの入力情報に基づき、トグル率及び遷移確率をゲート記憶素子に設定するとともに、記憶素子以外のゲートのトグル率、遷移確率を計算して、ゲート全体のトグル率、遷移確率１１を計算する。さらに、全ゲートのトグル率及び遷移確率１１とゲートライブラリ１２に基づきゲートレベル消費電力計算装置１３によってゲートレベルの消費電力を計算する。
【０００５】
他方、アルゴリズム記述のシミュレーションよりも精細に、かつＲＴＬ　ＨＤＬ記述より高速にシミュレーションすることができるシミュレーションモデルを構築するために、クロックベースシミュレーション技術が提案されている。例えば、特開２００１−１０９７８８号公報や「ＳＯＣの事前検証を実現するＣ＋＋シミュレータ」（黒川秀文著、信学技報ＶＬＨ９８−４６）に、このクロックベースシミュレーション技術が開示されている。クロックベースシミュレーションでは、クロックベース記述に基づき、シミュレーションが実行される。クロックベース記述は、アルゴリズムレベルより抽象度が低く、ＲＴＬ　ＨＤＬ記述よりも抽象度が高い。
【０００６】
【発明が解決しようとする課題】
従来のＲＴＬ　ＨＤＬシミュレーションを前提とする消費電力の見積り方法は、記憶素子の値が変化するか否かに関らずサイクル毎に全ゲートの値の更新を行うため、シミュレーション速度が遅く、短時間で消費電力を見積もることが困難であった。また、バスに関して抽象度を高くして動作を簡略化していないため、その点でもシミュレーション速度を遅くしている。
【０００７】
本発明は、このような問題を解決するためになされたものであり、高速かつ精度良く消費電力を見積もることができる消費電力見積り装置及び方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明にかかる消費電力見積り装置は、アルゴリズム記述を入力し、クロックベース記述及び動作合成情報に変換する動作合成装置と、前記クロックベース記述と前記動作合成情報を入力し、クロックベースシミュレーションを実行すると共に、当該クロックベース記述と当該動作合成情報の双方に基づいて記憶素子の消費電力因子を計算するクロックベースシミュレーション装置とを備えたものである。このような構成により、高速かつ精度良く消費電力を見積もることができる。
【０００９】
前記記憶素子の消費電力因子の計算にあたっては、配列変数部分について前記動作合成情報を用いて記憶素子の種類を判別することにより計算することが好ましい。動作合成情報により記憶素子の種類の判別ができ、消費電力の見積もりを自動化できる。
【００１０】
また、好適な実施の形態における消費電力因子は、トグル率及び／又は遷移確率である。
【００１１】
さらに、前記動作合成情報からＲＴ変数名とゲートの対応を推定し、トグル率及び／又は遷移確率をゲート回路に設定した後、全ゲート回路のトグル率及び／又は遷移確率を計算することが好ましい。
【００１２】
特に、ゲーテッドクロックを有する場合には、クロックのトグル率及び／又は遷移確率を記憶素子に対する書き込み確率と同じにするとよい。
【００１３】
他方、本発明にかかる消費電力見積り方法は、クロックベース記述と動作合成情報を入力するステップと、前記クロックベース記述に基づきクロックベースシミュレーションを実行するステップと、前記クロックベース記述と前記動作合成情報の双方に基づいて消費電力因子を計算するステップとを備えたものである。このような方法により、高速かつ精度良く消費電力を見積もることができる。
【００１４】
ここで、記憶素子の消費電力因子の計算にあたっては、配列変数部分について前記動作合成情報を用いて記憶素子の種類を判別することにより計算することが好ましい。動作合成情報により記憶素子の種類の判別ができ、消費電力の見積もりを自動化できる。
【００１５】
また、好ましい実施の形態における消費電力因子は、トグル率及び／又は遷移確率である。
【００１６】
さらに、前記動作合成情報からＲＴ変数名とゲートの対応を推定し、トグル率及び／又は遷移確率をゲート回路に設定した後、全ゲート回路のトグル率及び遷移確率を計算することが望ましい。
【００１７】
特に、ゲーテッドクロックを有する場合には、クロックのトグル率及び／又は遷移確率を記憶素子に対する書き込み確率と同じにするとよい。
【００１８】
【発明の実施の形態】
本発明にかかる消費電力見積り方法では、消費電力を見積もるための情報として、トグル率と遷移確率を用いている。まず、これらトグル率及び遷移確率について説明する。
【００１９】
トグル率は、１から０又は０から１のように値が変化した割合が全体のシミュレーション時間（クロックを基準としたサイクル数）においてどのくらいかを示したものである。例えば、１から０へ変化し、さらに０から１へ変化した場合、即ち、１と０の間を値が往復した場合に、１回のトグルと計算する。この場合に、たとえば、すべてのサイクル毎にトグルがあるとすると、トグル率は０．５となる。但し、１回のトグルをどのように定義するかは任意である。トグル率は、消費電力中のスイッチング電力に影響する。
【００２０】
遷移確率は、変数のうち、１や０の値のある確率である。例えば、全体のシミュレーションにおいてその変数が１を示す時間、即ちトランジスタがＯＮ状態にある時間が全体シミュレーション時間の半分の場合、遷移確率は０．５となる。遷移確率はリーク電力に影響する。
【００２１】
尚、この発明の実施の形態では、消費電力を見積もるための情報として、トグル率と遷移確率の双方を用いる例につき説明するが、いずれか一方の情報であってもよく、また、これらの情報以外の同等の情報をさらに含むものであってもよい。さらには、トグル率及び遷移確率以外の情報のみによって消費電力を見積もる場合であっても本発明を適用することは可能である。
【００２２】
本発明にかかる消費電力見積り方法のフローを図１に示す。
図１に示されるように、システム全体の処理動作を記述したアルゴリズム１を動作合成装置２に入力する。このアルゴリズム１は、ＡＳＩＣ（ＨＷ：ハードウェア）を表現している。一般にアルゴリズム記述は、プログラミング言語であるＣ言語やＣ＋＋言語によって表現される。
【００２３】
動作合成装置２は、入力されたアルゴリズム１を動作合成処理し、ＲＴＬ　ＨＤＬ３、クロックベース記述４及び合成情報５に変換する。アルゴリズム１をクロックベース記述４に変換する方法は、例えば、特開２００１−１０９７８８号公報に開示されている。
【００２４】
クロックベース記述４及び合成情報５は、クロックベースシミュレーション装置８に入力される。クロックベースシミュレーション装置８は、クロックベースシミュレーションを実行する。ここで、クロックベース記述は、ＲＴＬ　ＨＤＬ記述より上位レベルであり、アルゴリズム記述より下位レベルの記述である。そのため、クロックベースシミュレーション装置８は、ＲＴＬ　ＨＤＬシミュレーション装置１４によって実行されるＨＤＬシミュレーションよりも高速なシミュレーションを実行することができる。そのアルゴリズムの内容によるが、クロックベース記述のシミュレーション時間は、ＲＴＬ　ＨＤＬ記述のシミュレーション時間の概ね５００分の１である。
【００２５】
クロックベースシミュレーションでは、記憶素子となる変数のトグル率及び遷移確率を計算する。より具体的には、記憶素子に相当する変数の状態をトレースしながら、トグル率、遷移確率を計算する。例えば、Ｒｅｇ１＝”００１０”のような値がＲｅｇ１＝”００００”のような値に変化したとする。クロックベース記述では、変数に対してビット毎の情報を持つことが可能なので、２ビット目に相当するフリップフロップだけ変化があり、その以外のビットは変化がないことを判別できる。同様にして、遷移確率もすべてのビットに対して計算可能である。トグル率、遷移確率計算機構をクロックベース記述に新たに追加する。従来この部分はＲＴＬ　ＨＤＬシミュレーションを用いて、レジスタのトグル率及び遷移確率を計算していた。しかし、ＲＴＬ　ＨＤＬシミュレーション速度が遅く、クロックベースシミュレーションの方がはるかに計算を高速に行うことができる。
【００２６】
ここで、レジスタにしかならない４ビットのレジスタであるインスタンス名Ｒｅｇ１は、論理合成によりゲート回路になると、以下のように変更される。
Ｒｅｇ１　→　０ビット目　Ｒｅｇ１＿ｒｅｇ０
１ビット目　Ｒｅｇ１＿ｒｅｇ１
２ビット目　Ｒｅｇ１＿ｒｅｇ２
３ビット目　Ｒｅｇ１＿ｒｅｇ３
このように、Ｒｅｇ１は、ＲＴＬ変数名＿ｒｅｇビット番号というように規則的にゲートのインスタンス名が変更される。従って、どのレジスタ変数が、ゲートのどのフリップフロップになるかが分かる。図８（ａ）のようにビット毎に求めたクロックベース記述中のレジスタのトグル率、遷移確率を、図８（ｂ）のように４つのゲートレベルフリップフロップに割り当てることができる。
【００２７】
但し、このようにゲート変数名が作成されない論理合成装置の場合、名称一致をとることができないかもしれない。このような場合には、トグル率及び遷移確率を設定できなかったフリップフロップに対してユーザがそれらを設定する。
【００２８】
クロックベースシミュレーションは、記憶素子のトグル率及び遷移確率を計算するに際して、メモリかレジスタに該当するのかクロックベース記述だけでは判らない配列変数に関しては、動作合成装置２によって生成された動作合成情報５を用いて作成する。この処理は、本発明の特徴的なものであるため、後に詳述する。
【００２９】
クロックベースシミュレーションでは、この他に、各モジュールのクロックベースの動作タイミング検証、各モジュールのインターフェースの概略検証、各モジュール、バスの動作クロックの周波数見積もり、キャッシュアクセスの見積り、バス占有率等のアクセスの見積り等を行う。
【００３０】
また、図１に示されるように、ＲＴＬ　ＨＤＬ３に基づき論理合成６も実行し、ゲート割り当てを行い、ゲートネットリスト７を生成する。そして、生成されたゲートネットリスト７は、トグル率・遷移確率計算装置１０に入力される。クロックベースシミュレーション装置８より計算された記憶素子となる変数のトグル率及び遷移確率９もこのトグル率・遷移確率計算装置１０に入力する。トグル率・遷移確率計算装置１０は、これらの入力情報に基づき、トグル率及び遷移確率をゲート記憶素子に設定するとともに、全ゲートのトグル率及び遷移確率１１を計算する。即ち、トグル率、遷移確率の値をレジスタ、メモリなどの記憶素子から伝播させ、残りの組合せ回路におけるゲートのトグル率、遷移確率を計算する。さらに、このトグル率及び遷移確率１１とゲートライブラリ１２に基づきゲートレベル消費電力計算装置１３によってゲートレベルの消費電力を計算する。消費電力計算の際、ゲートの論理情報、電力情報を持つライブラリを使用する。ここで、トグル率はスイッチング電力、遷移確率はリーク電流に影響して、消費電力が計算される。
【００３１】
以上のようにして計算される消費電力は、ＲＴＬ　ＨＤＬシミュレーションから消費電力を計算する手法と比較した場合、全く同一の精度である。そして、クロックベースシミュレーションの方がＲＴＬ　ＨＤＬシミュレーションより高速という利点がある。
【００３２】
続いて、具体的な例を用いて、消費電力見積り方法について説明する。図３は、アルゴリズム１の記述例である。図３に示すアルゴリズム記述は、動作合成装置２によってクロックベース記述４に変換される。このとき、アルゴリズム記述に加えて回路を構成する資源制約条件を入力して動作合成を行う。資源制約条件は、例えば、レジスタ４個、加算器１個というようなものである。図３に示すアルゴリズム記述中に、変数は、ａ、ｂ、ｃ、ｄ、ｘの５個、加算は２個含まれる。動作合成装置２では、動作合成スケジューリングにより、図５に示すような状態割付をデータフローグラフ上で行う。状態１では、ａとｂの加算を加算器を用いて行い、その結果をｘに代入する。状態２では、配列ｃ〔ｄ〕のｌｏａｄを行い、その結果をｔ２に代入する。状態３では、ｘとｔ２の加算を、ａとｂの加算を行った加算器と同じ加算器を用いて行い、その結果を再度ｘに代入する。その後、サイクルの切れ目に存在する変数をレジスタに割り付ける。サイクルの切れ目で値を保持する必要があるため、このような変数はレジスタに割り付けられる。
【００３３】
図６は、レジスタ割付を行った後のデータフローグラフである。状態１では、変数ａはＲｅｇ１に割り付けられ、また変数ｂはＲｅｇ２に割り付けられる。状態２では、変数ｘはＲｅｇ３に割り付けられ、また、変数ｄはＲｅｇ４に割り付けられる。状態３では、ｔ２はＲｅｇ２に割り付けられる。即ち、変数ｂとｔ２とがＲｅｇ２を共有している。
【００３４】
図４は、この例において、変数、レジスタ及び状態の関係を示す表である。表中のｓｔ０乃至ｓｔ４はそれぞれ状態０乃至状態４に相当する。図４に示されるように、初期状態として状態０が作成されている。状態１では、レジスタＲｅｇ１は変数ａの値を持ち、レジスタＲｅｇ２は変数ｂの値を持つ。状態２では、レジスタＲｅｇ３は変数ｘの値を持ち、レジスタＲｅｇ４は変数ｄの値を持つ。状態３では、レジスタＲｅｇ２は変数ｔ２の値を持ち、レジスタＲｅｇ又はメモリは変数ｃの値を持つ。前述のように配列変数ｃは、クロックベース記述だけでは、メモリかレジスタのどちらになるかクロックベース記述だけではわからない。状態４では、レジスタＲｅｇ３は変数ｘの値を持つ。図４に示す表に基づき図５に示すＲＴ回路を作成できる。クロックベース記述を回路イメージで表現すると図７のようになる。このクロックベース記述によるハードウェア構成は、４つのレジスタ、８つのマルチプレクサとから形成される。
【００３５】
続いて、配列変数に関する処理について詳述する。上述のように、配列変数は、メモリとフリップフロップのどちらになるかわからない。図９に配列変数の例につき示す。図９（ａ）はクロックベース記述の例、同（ｂ）はゲートレベルフリップフロップとした場合の例、同（ｃ）はメモリとした場合の例である。
【００３６】
図９（ａ）に示す配列ｃの場合、動作合成情報５よりレジスタかメモリかを判定する。レジスタ（フリップフロップ）になる場合、配列のｉｎｄｅｘと要素のビット毎にトグル率、遷移確率を計算する。
【００３７】
メモリの場合には、まず、その配列がゲートレベルにおいてどのメモリインスタンスで実現されているかを判別する。その判別には図１０に示す動作合成情報ファイルを用いる。図１０に示す動作合成情報ファイルでは、変数ｃはＭＥＭ１というメモリにマッピングされることが記されている。また、変数ｈはｈ＿ｒｅｇというレジスタにマッピングされていることが記されている。このとき、ｈ＿ｒｅｇに関しては、＿ｒｅｇという接尾語に基づき、これがレジスタに相当するものと推定している。
【００３８】
従って、図１０に示す例の場合、配列ｃはメモリインスタンス名ＭＥＭ１で実現されており、メモリであることが分かる。即ち、配列ｃは、図９（ｃ）のように構成される。図９（ｃ）に示す構成において、Ａｄｄｒｅｓｓは配列のｉｎｄｅｘに、ｄａｔａＩｎは入力データに、ｄａｔａＯＵＴは出力データにそれぞれ相当する。また、ＷＥは、メモリのｒｅａｄ、ｗｒｉｔｅを示すものである。Ｗｃｌｋは、メモリをａｃｔｉｖｅにするかｉｎａｃｔｉｖｅにするかを示すものである。これらの信号をどのようにすべきか、特にメモリのａｃｔｉｖｅ、ｉｎａｃｔｉｖｅに関しては、クロックベース記述には記載がない。従って、動作合成装置２がクロックベース記述と同時にどのようなＨＤＬを作成する傾向になるかを推定して信号を設定するようにする。
【００３９】
本発明の実施の形態において用いた動作合成装置２は、ｒｅａｄの必要がないときにもメモリのｒｅａｄ動作を常に実施するＨＤＬを作成する。よって、ＲｅａｄはＷＥ＝０、ＷｒｉｔｅはＷＥ＝１とし、Ｗｃｌｋは常にａｃｔｉｖｅとして動作させるような信号と推定する。もしくは、動作合成が何かしらの合成情報をファイルに残し、それを使用するようにしてもよい。
【００４０】
このようにクロックベース記述と、動作合成情報の両方を使用することで、メモリになる配列のトグル率、遷移確率をゲート回路のメモリに割り当てることができる。
【００４１】
以上の推定処理をまとめると次のようになる。
（１）クロックベース記述の場合、記憶素子となる変数がレジスタ（フリップフロップ）とメモリのどちらになるか分からない場合がある。ＲＴＬ　ＨＤＬの場合にはメモリだとコンポーネントで記述されているので明確に分かる。
（２）レジスタとメモリによって、トグル率、遷移確率の設定情報が変わる。よって、記憶素子のタイプを知る必要がある。
（３）推定処理のために、動作合成情報を使用する。
【００４２】
以上説明したように、本発明の実施の形態にかかる消費電力見積り方法では、クロックベースシミュレーション装置で計算したＡＳＩＣにおける記憶素子のトグル率、遷移確率から消費電力を計算することで、従来のＲＴＬ　ＨＤＬシミュレーションでＡＳＩＣにおける記憶素子のトグル率、遷移確率を計算する手法より、高速にしかも精度としては同等の消費電力計算ができる。なぜならば、クロックベースシミュレーションでは、ＲＴＬ　ＨＤＬシミュレーションと違い、値の変化のあったレジスタのみ値の更新を行い、バスに関しては抽象度が高いため高速な見積りが期待できるからである。しかも、従来手法と同様の記憶素子に関するトグル率、遷移確率を得られるため、精度は同等である。
次に、ゲーテッドクロックを用いた場合の処理について説明する。
【００４３】
図１１（ａ）は、ゲーテッドクロックがない場合の処理を示す図である。組合せ回路にレジスタ１０３が接続されている構成を例示する。このレジスタ１０３に対してデータ信号１０１及びクロック信号１０２が入力される。そしてレジスタ１０３からはデータ信号１０４が出力される。この場合のクロックベース記述は図示の通りである。この記述において、「＄」はクロックを区切ることを意味する。従って、この記述は、まず、レジスタＲＧ１にａを書き込み、２クロック後にｂを書き込み、さらに２クロック後にｃを読み出すことを意味する。図１１（ａ）に示されるように、ゲーテッドクロックがない場合には、オンオフを繰り返すクロック信号１０２がレジスタ１０３に入力されるため消費電力が高い。信号の書き込みがない場合に、クロックを動かす必要がないため、不必要な時にクロックを止めるために、ゲーテッドクロックが消費電力削減手法として用いられるようになった。
【００４４】
図１１（ｂ）は、ゲーテッドクロックがある場合の処理を示す図である。この場合、クロック信号の入力部にゲート回路１０５が設けられている。動作合成において、このゲート回路１０５によるゲーテッドクロックを作成する。ゲート回路１０５は、Ｗｒｉｔｅ時にクロックが供給される回路である。本動作合成装置２では、このようなＷｒｉｔｅ時のみに電力を止めるゲーテッドクロックを作成するため、クロックの遷移確率及びトグル率をレジスタのＷｒｉｔｅの確率と同じにすることによって計算する。本動作を行わないゲーテッドクロックの場合には、その特性に合わせた波形を想定してトグル率、遷移確率を設定する必要がある。
【００４５】
【発明の効果】
本発明によれば、高速かつ精度良く消費電力を見積もることができる消費電力見積り装置及び方法を提供することができる。
その理由は、クロックベースシミュレーションでは、ＲＴＬ　ＨＤＬシミュレーションと違い、値の変化のあったレジスタのみ値の更新を行い、バスに関しては抽象度が高いため高速な見積りが期待できるからである。しかも、従来手法と同様の記憶素子に関するトグル率、遷移確率を得られるため、精度は同等である。
【図面の簡単な説明】
【図１】本発明にかかる消費電力見積り方法のフローを示す図である。
【図２】従来の消費電力見積り方法のフローを示す図である。
【図３】アルゴリズム記述例を示す図である。
【図４】状態遷移図の例を示す図である。
【図５】アルゴリズム変数を用いたデータフローグラフである。
【図６】レジスタ変数を用いたデータフローグラフである。
【図７】合成ＲＴＬ回路の構成図である。
【図８】レジスタにおけるトグル率、遷移確率の設定を説明するための図である。
【図９】配列のトグル率、遷移確率の設定を説明するための図である。
【図１０】動作合成情報の例を示す図である。
【図１１】ゲーテッドクロックを有する回路を説明するための図である。
【符号の説明】
２　動作合成装置
８　クロックベースシミュレーション装置
１０　トグル率・遷移確率計算装置
１３　ゲートレベル消費電力計算装置
【図１】
2004054756.tif 000003
【図２】
2004054756.tif 000004
【図３】
2004054756.tif 000005
【図４】
2004054756.tif 000006
【図５】
2004054756.tif 000007
【図６】
2004054756.tif 000008
【図７】
2004054756.tif 000009
【図８】
2004054756.tif 000010
【図９】
2004054756.tif 000011
【図１０】
2004054756.tif 000012
【図１１】
2004054756.tif 000013