(57)【要約】【課題】出力信号の周波数を安定して変えることができるＰＬＬ回路を提供する。出力信号の周波数を広範囲で変えることができるＰＬＬ回路を提供する。【解決手段】ＶＣＯ１２は、平滑化位相差信号Ｓ４の電圧によって定まる周波数で発振し、発振して得た発振信号Ｓ５を出力端Ｔｏｕｔとダブラ回路１３とに出力する。ダブラ回路１３は、発振信号Ｓ５の周波数の２倍の周波数を有する発振信号Ｓ６を生成し、濾波部１４に出力する。濾波部１４は、平滑化位相差信号Ｓ４の電圧に従って、通過帯域の中心周波数を、発振信号Ｓ６の基本周波数に一致させるように変更する。このため、濾波部１４は発振信号Ｓ６の周波数が変化してもＰＬＬ−ＩＣ１０の動作に必要な周波数成分を通過させＰＬＬ−ＩＣ１０の誤動作の原因となるノイズ成分を減衰させる。従って、このＰＬＬ回路は、出力信号の周波数を安定して広範囲で変えることができる。【選択図】　図１
2004096470.tif 000002
【特許請求の範囲】
【請求項１】
基準クロックを生成する基準クロック生成手段と、
帰還信号を受け、該帰還信号と前記基準クロックとの位相差を検出し、検出した位相差によって定まる信号レベルを有する位相差信号を生成する位相差検出手段と、
前記位相差信号を受け、該位相差信号の信号レベルによって定まる周波数を有する電気信号を発生させる可変周波数発振部と、
前記電気信号を濾波して前記帰還信号を生成する濾波部と、
から構成される位相ロックドループ回路であって、
前記濾波部は、前記電気信号の周波数が通過帯域に含まれるように、前記位相差信号の信号レベルに従って該通過帯域を変動させて該電気信号を濾波することを特徴とする位相ロックドループ回路。
【請求項２】
前記濾波部は、前記電気信号に含まれている低調波成分および高調波成分を減衰するように、前記位相差信号の信号レベルに従って前記通過帯域を変動することを特徴とする請求項１に記載の位相ロックドループ回路。
【請求項３】
前記電気信号の基本波成分が前記濾波部の通過帯域内に位置するように、前記位相差信号の信号レベルを調整して該濾波部に供給する信号レベル調整手段をさらに備えることを特徴とする請求項１に記載の位相ロックドループ回路。
【請求項４】
前記信号レベル調整手段は、基準信号を出力する基準信号出力手段と、
前記基準信号と前記位相差信号との信号レベルの差を検出し、検出した信号レベルを有する差信号を生成して前記濾波部に供給する差信号出力手段と、
から構成されることを特徴とする請求項３に記載の位相ロックドループ回路。
【請求項５】
前記濾波部は、通過帯域を変動させることが可能な範囲がそれぞれ異なる複数のフィルタから構成され、
前記信号レベル調整手段は、前記複数のフィルタのうちの少なくとも１つのフィルタに該位相差信号を供給し、前記少なくとも１つのフィルタが前記電気信号に含まれる基本波成分を通過させるように該少なくとも１つのフィルタの通過帯域を調整するためのものである、ことを特徴とする請求項３に記載の位相ロックドループ回路。
【請求項６】
前記濾波部は、前記位相差信号の信号レベルに基づいて容量が変化する可変容量素子を備え、該可変容量素子の容量が変化することにより通過帯域が変動することを特徴とする請求項１乃至５のいずれか一項に記載の位相ロックドループ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、位相ロックドループ（ＰＬＬ＝Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路に関する。
【０００２】
【従来の技術】
ＰＬＬ回路は、発振器が出力する信号と、基準信号との位相差がゼロになるように帰還制御を行う回路である。ＰＬＬ回路は、例えば、分周器を内蔵するＰＬＬ−ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）と、ＶＣＯと、周波数２逓倍回路と、濾波器と、発振器とから構成されている。
【０００３】
上記構成のＰＬＬ回路のＰＬＬ−ＩＣは、周波数２逓倍回路から出力される帰還信号を分周した信号と、発振器から供給される基準クロックを分周した信号との位相差を検出し、検出した位相差に対応する電圧を持つ位相差信号を出力する。ＶＣＯは、位相差信号の電圧により定まる周波数で発振して信号を生成し、このＰＬＬ回路の出力端と周波数２逓倍回路とに出力する。周波数２逓倍回路は、ＶＣＯの発振周波数の２倍の周波数、を有する帰還信号を生成し、濾波器に出力する。濾波器は帰還信号に含まれている高調波成分等のノイズ成分を減衰させてＰＬＬ−ＩＣに出力する。帰還信号がＰＬＬ−ＩＣに供給されることにより、ＰＬＬ−ＩＣはＶＣＯをフィードバック制御して発振周波数を変化させる。
【０００４】
【発明が解決しようとする課題】
上記構成のＰＬＬ回路では、ＰＬＬ−ＩＣに内蔵された分周器の分周比を変更すれば、ＰＬＬ回路の出力信号の周波数を変更することができる。しかしながら、ＰＬＬ回路の出力信号の周波数を広範囲で変更すると、帰還信号が濾波器を通過できなくなって発振しなくなったり、帰還信号中の高調波成分等のノイズ成分が減衰されずに濾波器を通過してＰＬＬ−ＩＣに供給されて、このＰＬＬ回路が誤動作する場合があった。このように、従来の可変周波数型のＰＬＬ回路は、周波数を安定して広範囲で変更することが困難であった。
【０００５】
本発明は上記実状に鑑みてなされたもので、出力信号の周波数を安定して変更することができる位相ロックドループ回路を提供することを目的とする。
また、本発明は、出力信号の周波数を広範囲で変える（広帯域化する）ことができる位相ロックドループ回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記の課題を解決するため、本発明の観点に係る位相ロックドループ回路は、周波数が一定な基準クロックを生成する基準クロック生成手段と、
帰還信号を受け、該帰還信号と前記基準クロックとの位相差を検出し、検出した位相差によって定まる信号レベルを有する位相差信号を生成する位相差検出手段と、前記位相差信号を受け、該位相差信号の信号レベルによって定まる周波数を有する電気信号を発生させる可変周波数発振部と、前記電気信号を濾波して前記帰還信号を生成する濾波部と、から構成される位相ロックドループ回路であって、前記濾波部は、前記電気信号の周波数が通過帯域に含まれるように、前記位相差信号の信号レベルに従って該通過帯域を変動させて該電気信号を濾波することを特徴とする。
このような構成を採用することにより、出力信号の周波数を広範囲で変えることができる位相ロックドループ回路を提供することが可能となる。
【０００７】
前記濾波部は、前記電気信号に含まれている低調波成分および高調波成分を減衰するように、前記位相差信号の信号レベルに従って前記通過帯域を変動してもよい。
【０００８】
前記位相ロックドループ回路は、前記位相差信号の信号レベルを、前記電気信号の基本波成分が前記濾波部を通過するように調整して該濾波部に供給する信号レベル調整手段をさらに備えてもよい。
【０００９】
前記信号レベル調整手段は、基準信号を出力する基準信号出力手段と、
前記基準信号と前記位相差信号との信号レベルの差を検出し、検出した信号レベルを有する差信号を生成して前記濾波部に供給する差信号出力手段と、
から構成されてもよい。
【００１０】
前記濾波部は、通過帯域を変動させることが可能な範囲がそれぞれ異なる複数のフィルタから構成され、
前記信号レベル調整手段は、前記複数のフィルタのうちの少なくとも１つのフィルタに該位相差信号を供給し、前記少なくとも１つのフィルタが前記電気信号に含まれる基本波成分を通過させるように該少なくとも１つのフィルタの通過帯域を調整するためのものであってもよい。
【００１１】
前記濾波部は、前記位相差信号の信号レベルに基づいて容量が変化する可変容量素子を備え、該可変容量素子の容量が変化することにより通過帯域が変動してもよい。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態に係る位相ロックドループ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ＝ＰＬＬ）回路について、図１〜図４を参照して詳細に説明する。
【００１３】
（第１の実施の形態）
この実施の形態のＰＬＬ回路は、図１に示すように、ＰＬＬ−ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）１０と、濾波部１１と、電圧制御発振器（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ＝ＶＣＯ）１２と、ダブラ回路（周波数２逓倍回路）１３と、濾波部１４と、基準周波数発振器（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｘｔａｌ　Ｏｓｃｉｌｌａｔｏｒ＝ＶＣＸＯ）１５と、マイクロコンピュータ（マイコン）１６とから構成されている。
このＰＬＬ回路は、ＰＬＬ−ＩＣ１０と、濾波部１１と、ＶＣＯ１２と、ダブラ回路１３と、濾波部１４とが相まって、フィードバック制御系を構成する回路である。
【００１４】
ＰＬＬ−ＩＣ１０は、このＰＬＬ回路の発振周波数を可変制御するための回路であり、図２に示すように、プログラマブルカウンタ１０１，１０２と位相比較器１０３と、チャージポンプ１０４とを内蔵している。
プログラマブルカウンタ１０１は、マイコン１６が出力するデータＤ１が示す分周比で、濾波部１４が出力する帰還信号Ｓ１を分周し、分周して得た信号Ｓ１１を位相比較器１０３に出力する。
【００１５】
一方、プログラマブルカウンタ１０２は、マイコン１６が出力するデータＤ２が示す分周比で、ＶＣＸＯ１５が出力する基準クロックＳ２を分周し、分周して得た信号Ｓ２２を位相比較器１０３に出力する。
【００１６】
位相比較器１０３は、分周して得た信号Ｓ１１とＳ２２との位相差を検出し、その位相差に対応する電圧を持つ位相差信号Ｓ３をチャージポンプ１０４に出力する。
【００１７】
チャージポンプ１０４は、位相差信号Ｓ３の信号レベルを昇圧して、ＶＣＯ１２の発振周波数を制御する信号レベルを有する位相差信号Ｓ３ａを濾波部１１に出力する。
【００１８】
図１に示す濾波部１１は、例えば、平滑回路やローパスフィルタから構成され、位相差信号Ｓ３ａを平滑し、前述の信号Ｓ１１とＳ２２との位相差に応じて変化する電圧Ｖｖを有する平滑化位相差信号Ｓ４をＶＣＯ１２の発振周波数制御端子Ｔｏｃと、濾波部１４の中心周波数制御端子Ｔｃｃとに供給する。
【００１９】
ＶＣＯ１２は、可変容量ダイオードを備える発振器から構成される。ＶＣＯ１２は、可変容量ダイオードの容量を発振周波数制御端子Ｔｏｃに印加される電圧Ｖｖに従って変更することにより、図３に示すように、電圧Ｖｖによって定まる周波数ｆｖで発振して発振信号Ｓ５を生成し、このＰＬＬ回路の出力端Ｔｏｕｔとダブラ回路１３とに出力する。
【００２０】
ダブラ回路１３は、図３に示すように、ＶＣＯ１２の発振周波数ｆｖの２倍の周波数２・ｆｖを有する発振信号Ｓ６を生成し、濾波部１４に出力する。
【００２１】
図１の濾波部１４は、例えば、コイルと可変容量素子とを備えたバンドパスフィルターから構成され、中心周波数制御端子Ｔｃｃに印加される電圧に基づいて可変容量素子の容量が変化することにより、通過帯域が変動するようになっている。従って、濾波部１４は、中心周波数制御端子Ｔｃｃに供給される平滑化位相差信号Ｓ４の電圧Ｖｖに従って、可変容量素子の容量が変化し、通過帯域を周波数領域の上下に移動する。具体的には、濾波部１４は、中心周波数制御端子Ｔｃｃに印加される電圧Ｖｖによって定まるＶＣＯ１２の発振周波数ｆｖの２倍の周波数２・ｆｖの位置に、その通過帯域の中心周波数ｆｃを移動し、ダブラ回路１３からの発振信号Ｓ６を濾波し、濾波して得た帰還信号Ｓ１をプログラマブルカウンタ１０１に供給する。
【００２２】
ＶＣＸＯ１５は、例えば水晶発振器から構成され、基準クロックＳ２をプログラマブルカウンタ１０２に出力する。
【００２３】
マイコン１６は、このＰＬＬ回路の出力信号の周波数が外部から指示されると、その周波数を得るために必要となるプログラマブルカウンタ１０１，１０２の分周比を求める。マイコン１６は、求めた分周比の値を示すデータＤ１、Ｄ２をそれぞれプログラマブルカウンタ１０１，１０２にセットする。
【００２４】
次に、上記構成のＰＬＬ回路の動作について、図１〜図４を参照して説明する。
図２に示すプログラマブルカウンタ１０１は、濾波部１４が出力する帰還信号Ｓ１を、マイコン１６によりセットされたデータＤ１が示す分周比で分周して信号Ｓ１１を生成し、位相比較器１０３に出力する。
【００２５】
プログラマブルカウンタ１０２は、ＶＣＸＯ１５が出力する基準クロックＳ２を、マイコン１６によりセットされたデータＤ２が示す分周比で分周して信号Ｓ２２を生成し、位相比較器１０３に出力する。
【００２６】
位相比較器１０３は、信号Ｓ１１と信号Ｓ２２との位相差を求め、求めた位相差に応じた電圧を持つ位相差信号Ｓ３を生成してチャージポンプ１０４に出力する。
【００２７】
チャージポンプ１０４は、位相差信号Ｓ３の電圧レベルを変換して位相差信号Ｓ３ａを生成して濾波部１１に出力する。
【００２８】
図１に示す濾波部１１は、位相差信号Ｓ３ａを平滑して、信号Ｓ１１と信号Ｓ２２との位相差に対応する電圧Ｖｖを有する平滑化位相差信号Ｓ４を生成し、ＶＣＯ１２と濾波部１４とに出力する。
【００２９】
ＶＣＯ１２は、図３に示すように、発振周波数制御端子Ｔｏｃに供給される平滑化位相差信号Ｓ４の電圧Ｖｖにより定まる周波数ｆｖで発振して発振信号Ｓ５を生成し、このＰＬＬ回路の出力端Ｔｏｕｔとダブラ回路１３とに出力する。
【００３０】
図１に示すダブラ回路１３は、図３に示すように、ＶＣＯ１２の発振周波数の２倍の周波数を有する発振信号Ｓ６を生成し、濾波部１４に出力する。
【００３１】
濾波部１４は、平滑化位相差信号Ｓ４の電圧Ｖｖに基づいて通過帯域を変更する。
【００３２】
具体的に説明すると、濾波部１４は、中心周波数制御端子Ｔｃｃに供給される平滑化位相差信号Ｓ４の電圧Ｖｖに従って、通過帯域の中心周波数ｆｃが、ＶＣＯ１２の発振周波数の２倍の２・ｆｖに一致するように、通過帯域を周波数領域上で移動・設定する。これにより、図４に示すように、ダブラ回路１３から出力される発振信号Ｓ６に含まれる複数の周波数成分のうち、ＰＬＬ−ＩＣ１０で分周・位相比較の対象となる周波数２・ｆｖの成分は濾波部１４を通過し、ＰＬＬ−ＩＣ１０の誤動作の原因となるノイズ成分（２・ｆｖより低い周波数成分（特に周波数ｆｖの成分）及び２・ｆｖより高い周波数成分（特に周波数３・ｆｖの成分））は減衰する。
【００３３】
このように、濾波部１４は、発振信号Ｓ６の基本周波数２・ｆｖの変化にかかわらず、通過帯域の中心周波数ｆｃを基本周波数２・ｆｖに一致させ、基本周波数成分を通過させ、ノイズ成分を減衰する。濾波部１４は、発振信号Ｓ６を濾波して得た帰還信号Ｓ１をプログラマブルカウンタ１０１に供給する。
【００３４】
図２に示すプログラマブルカウンタ１０１は、帰還信号Ｓ１を分周して信号Ｓ１１を生成し、位相比較器１０３に出力する。一方、プログラマブルカウンタ１０２は、基準クロックＳ２を分周して信号Ｓ２２を生成し、位相比較器１０３に出力する。
【００３５】
位相比較器１０３は、上述したように帰還信号Ｓ１を分周して得た信号Ｓ１１と、基準クロックＳ２を分周して得た信号Ｓ２２との位相差を求める。信号Ｓ１１の位相が、信号Ｓ２２の位相よりも進んでいる場合には、位相比較器１０３は位相差信号Ｓ３の電圧を低下させる。すると、平滑化位相差信号Ｓ４の電圧Ｖｖも低下し、ＶＣＯ１２の発振周波数ｆｖは低下する。ＶＣＯ１２の発振周波数ｆｖの低下に伴って、ＶＣＯ１２の発振信号Ｓ５の位相が遅れ、発振信号Ｓ５の位相を基にした帰還信号Ｓ１の位相も遅れ、基準クロックＳ２との位相差がゼロに近づく。
【００３６】
一方、信号Ｓ１１の位相が、信号Ｓ２２の位相よりも遅れている場合、位相比較器１０３は位相差信号Ｓ３の電圧を上昇させる。すると、平滑化位相差信号Ｓ４の電圧Ｖｖも上昇し、ＶＣＯ１２の発振周波数ｆｖは上昇する。ＶＣＯ１２の発振周波数ｆｖの上昇に伴って、ＶＣＯ１２の発振信号Ｓ５の位相が進み、発振信号Ｓ５の位相を基にした帰還信号Ｓ１の位相も進み、基準クロックＳ２との位相差がゼロに近づく。
【００３７】
このような動作を繰り返すことにより、ＰＬＬ回路は、帰還信号Ｓ１を分周して得た信号Ｓ１１の位相と、基準クロックＳ２を分周して得た信号Ｓ２２の位相とが一致するように、ＶＣＯ１２をフィードバック制御する。
【００３８】
以上説明したように、この実施の形態のＰＬＬ回路の濾波部１４は、通過帯域の中心周波数ｆｃと、ダブラ回路１３の出力する発振信号Ｓ６の基本周波数とを一致させる。このため、濾波部１４は発振信号Ｓ６の周波数が変化してもＰＬＬ−ＩＣ１０の動作に必要な周波数成分を通過させ、ＰＬＬ−ＩＣ１０の誤動作の原因となるノイズ成分を減衰させる。従って、このＰＬＬ回路は、出力信号の周波数を安定して広範囲で変えることができる。
【００３９】
（第２の実施の形態）
第１の実施の形態では、図３に示すように、平滑化位相差信号Ｓ４の電圧Ｖｖの変化に対する、ダブラ回路１３の発振信号Ｓ６の基本周波数ｆｂの変化の特性と、濾波部１４の通過帯域の中心周波数ｆｃの変化の特性とが一致する場合を例に説明した。しかし、一般的には、平滑化位相差信号Ｓ４の電圧Ｖｖの変化に対するダブラ回路１３の発振信号Ｓ６の基本周波数ｆｂの変化と、濾波部１４の通過帯域の中心周波数ｆｃの変化とは異なる特性を示す。このような場合には、図１の回路構成のままでは、図５に示すように、濾波部１４の通過帯域の中心周波数ｆｃと発振信号Ｓ６の基本周波数ｆｂとの間にずれが生じ、適切な帰還信号Ｓ１が得られない。
【００４０】
そこで、このような場合には、図６に示すように、図１のＰＬＬ回路に、補償回路１７を追加して、濾波部１４の中心周波数制御端子Ｔｃｃに供給される電圧を調整することにより、通過帯域の中心周波数ｆｃを発振信号Ｓ６の基本周波数ｆｂに一致させればよい。
【００４１】
以下、補償回路１７として抵抗分圧回路を使用する実施の形態を説明する。
抵抗分圧回路から構成される補償回路１７は、図５に示すように、平滑化位相差信号Ｓ４の電圧Ｖｖの単位変化に対するダブラ回路１３の発振信号Ｓ６の基本周波数ｆｂの変化よりも、中心周波数制御端子Ｔｃｃに印加される電圧の単位変化に対する濾波部１４の通過帯域の中心周波数ｆｃの変化が大きい場合に適用可能である。
【００４２】
抵抗分圧回路は、例えば、図７に示すように抵抗Ｒ１と抵抗Ｒ２とから構成され、入力電圧Ｖｖを分圧して、Ｒ２・Ｖｖ／（Ｒ１＋Ｒ２）の電圧を持つ信号Ｓ７を濾波部１４の中心周波数制御端子Ｔｃｃに供給する。濾波部１４は、信号Ｓ７の電圧Ｒ２・Ｖｖ／（Ｒ１＋Ｒ２）に従って通過帯域の中心周波数を変更する。
【００４３】
抵抗Ｒ１とＲ２とは、図５に示すように、平滑化位相差信号Ｓ４の電圧がＶｖの時にダブラ回路１３が出力する発振信号Ｓ６の基本周波数ｆｂを２・ｆｖとし、かつ、濾波部１４の通過帯域の中心周波数ｆｃが２・ｆｖとなるときに中心周波数制御端子Ｔｃｃに印加すべき電圧をｋ・Ｖｖ（ｋは１より小さい定数）とすると、Ｒ２／（Ｒ１＋Ｒ２）＝ｋとなる値に設定される。
【００４４】
例えば、図５において、中心周波数制御端子Ｔｃｃに印加される電圧の変化に対する濾波部１４の通過帯域の中心周波数ｆｃの変化の傾きと、発振周波数制御端子Ｔｏｃに印加される電圧の変化に対するダブラ回路１３の発振信号Ｓ６の基本周波数ｆｂの変化の傾きとが、２：１に相当する場合には、抵抗Ｒ１：Ｒ２＝１：１とし、傾きが３：２に相当する場合には、抵抗Ｒ１：Ｒ２＝１：２とすればよい。
【００４５】
このような補償回路１７を追加することにより、濾波部１４の通過帯域の中心周波数ｆｃと発振信号Ｓ６の基本周波数ｆｂとのずれを解消して、適切な帰還信号Ｓ１を得ることができる。
【００４６】
（第２の実施の形態の変形例１）
なお、ｋ＞１の場合には、補償回路１７により、濾波部１１の出力する平滑化位相差信号Ｓ４をそのままＶＣＯ１２の発振周波数制御端子Ｔｏｃに供給し、一方、平滑化位相差信号Ｓ４の電圧Ｖｖを増幅器等でｋ倍に増幅して、濾波部１４の中心周波数制御端子Ｔｃｃに供給すればよい。
【００４７】
（第２の実施の形態の変形例２）
図８に示すように、濾波部１１の平滑化位相差信号Ｓ４の電圧Ｖｖがオフセットを有しており、一方、濾波部１４の通過帯域の中心周波数ｆｃが、中心周波数制御端子Ｔｃｃに印加される電圧に対して線形に変化するような場合がある。このような場合には、例えば、図９に示すように、濾波部１１から出力される平滑化位相差信号Ｓ４の電圧と基準電圧Ｖ１との差分を求め、これを増幅（増幅率ｋは１以上でも、１以下でもよい）して、濾波部１４の中心周波数制御端子Ｔｃｃに供給することも可能である。
【００４８】
（第２の実施の形態の変形例３）
補償回路１７をマイクロコンピュータで構成し、ダブラ回路１３が出力する発振信号Ｓ６の基本周波数ｆｂの任意の変化に対応して、濾波部１４の通過帯域の中心周波数ｆｃを変化させるように、濾波部１４の中心周波数制御端子Ｔｃｃに供給する電圧を適宜変更するようにしてもよい。
【００４９】
この場合、補償回路１７を構成するマイクロコンピュータは、図１０に示すような、ＶＣＯ１２の発振周波数制御端子Ｔｏｃへの印加電圧に対するダブラ回路１３が出力する発振信号Ｓ６の基本周波数ｆｂの変化の特性と、濾波部１１の中心周波数制御端子Ｔｃｃに印加される電圧に対する濾波部１４の通過帯域の中心周波数ｆｃの変化の特性とを予め、関数、テーブルなどの形式に記憶しておく。
【００５０】
マイクロコンピュータは、平滑化位相差信号Ｓ４の電圧ＶｖをＡ／Ｄ（アナログ・デジタル）変換により取り込み、その電圧Ｖｖにより得られるダブラ回路１３の発振信号Ｓ６の基本周波数ｆｂを、記憶データより求める。次に、濾波部１４の通過帯域の中心周波数をｆｂとするために、中心周波数制御端子Ｔｃｃに印加すべき電圧を記憶情報より求める。マイクロコンピュータは、求めた電圧をＤ／Ａ変換して、濾波部１４の中心周波数制御端子Ｔｃｃに印加する。
【００５１】
このような構成とすれば、平滑化位相差制御信号Ｓ４の電圧Ｖｖに対するダブラ回路１３の発振信号Ｓ６の周波数の変化と中心周波数制御端子Ｔｃｃに印加される電圧に対する濾波部１４の通過帯域の中心周波数ｆｃの変化とが、比例関係に相当しない場合等でも、ダブラ回路１３が出力する発振信号Ｓ６の基本周波数ｆｂと、濾波部１４の通過帯域の中心周波数ｆｃとをほぼ一致させ、ノイズ成分を減衰することができる。
【００５２】
（第３の実施の形態）
通常、１つのフィルタ素子の通過帯域の中心周波数ｆｃを変更できる範囲には限界がある。このため、濾波部１４を１つのフィルタ素子で構成すると、ＰＬＬ回路の発振周波数を変更できる範囲が制限されてしまう。このような場合には、中心周波数ｆｃを変更する範囲が異なる複数のバンドパスフィルタで濾波部１４を構成し、ダブラ回路１３の出力発振信号の周波数に応じてバンドパスフィルタを切り替えて使用するとよい。
【００５３】
この場合には、このＰＬＬ回路は、例えば図１１に示す構成を有する。図１１に示すＰＬＬ回路は、濾波部１４とスイッチ（ＳＷ）２０とマイコン２１とを除いて、図１の構成と同じ構成を有する。濾波部１４は、図１２に示すように、通過帯域を変更可能な範囲がそれぞれ異なるバンドパスフィルタ１４ａとバンドパスフィルタ１４ｂとから構成される。
【００５４】
バンドパスフィルタ１４ａ、１４ｂは、互いに並列に配置されている。これらのバンドパスフィルタ１４ａ、１４ｂは、コイルと、可変容量素子とから構成され、通過帯域の中心周波数をマイコン２１から供給される信号Ｓ１０に従って変えることができる。以下の例では、図１２に示すように、バンドパスフィルタ１４ａが周波数ｆ１〜ｆ２，バンドパスフィルタ１４ｂが周波数ｆ２〜ｆ３の範囲で通過帯域とその中心周波数を変更できるものとする。なお、ｆ３＞ｆ２＞ｆ１とする。
ＳＷ２０は、マイコン２１の制御に基づいて、発振信号Ｓ６をバンドパスフィルタ１４ａまたはバンドパスフィルタ１４ｂに供給する。
【００５５】
マイコン２１には、平滑化位相差信号Ｓ４の電圧Ｖｖの変化に対するダブラ回路１３の発振信号Ｓ６の基本周波数の変化の特性、各バンドパスフィルタ１４ａ，１４ｂの中心周波数制御端子Ｔｃｃに印加される電圧に対する通過帯域の変化の特性などの情報が予め登録されている。
【００５６】
マイコン２１は、平滑化位相差信号Ｓ４の電圧Ｖｖから、ダブラ回路１３の発振信号Ｓ６の基本周波数を判別する。次に、判別した周波数が、バンドパスフィルタ１４ａの通過帯域制御範囲に属すか、バンドパスフィルタ１４ｂの通過帯域制御範囲に属すかを判別する。
【００５７】
マイコン２１は、属すと判別されたバンドパスフィルタ１４ａ又は１４ｂに発振信号Ｓ６を供給するようにＳＷ２０に指示する。
さらに、マイコン２１は、選択したバンドパスフィルタ１４ａ又は１４ｂの通過帯域の中心周波数ｆｃが、発振信号Ｓ６の基本周波数に一致するように、選択したバンドパスフィルタ１４ａ又は１４ｂの中心周波数制御端子Ｔｃｃに制御電圧を印加する。
【００５８】
選択されたバンドパスフィルタ１４ａ又は１４ｂは、マイコン２１から中心周波数制御端子Ｔｃｃに印加される制御電圧に従って、その通過帯域をシフトして、発振信号Ｓ６を濾波し、帰還信号Ｓ１を生成する。
【００５９】
このように、通過帯域を変更可能な周波数範囲が異なる複数のバンドパスフィルタを切り替えて使用することにより、濾波部１４が通過帯域を変更できる範囲を、単一のフィルタ素子を使用する場合よりも広くすることができる。
【００６０】
なお、本実施の形態において、濾波部１４を構成するバンドパスフィルタの数は２つに限定されず、３以上でもよい。この場合には、通過帯域を変更可能な範囲が異なる３以上のフィルタ素子から構成されてもよい。この場合も、ダブラ回路１３の発振信号Ｓ６の基本周波数ｆｂを通過可能なフィルタ素子を選択して、発振信号Ｓ６を供給し、また、その通過帯域の中心周波数が基本周波数ｆｂに一致するように、制御すればよい。
【００６１】
なお、この発明は上記実施の形態に限定されず、種々の変形及び応用が可能である。
【００６２】
例えば、上記説明では、可変容量素子を使用するフィルタを使用する実施の形態を説明したが、フィルタの構成は任意であり、インダクタンスを可変制御する構成であってもよい。
【００６３】
さらに、上記実施の形態においては、ＰＬＬ−ＩＣ１０内で、分周比を制御することにより、ＰＬＬ回路の発振周波数を変更する例を説明した。しかし、これに限定されず、例えば、図１に示すＶＣＸＯ１５の発振周波数を制御することにより、ＰＬＬ回路の発振周波数を制御することも可能である。この場合には、ＶＣＸＯ１５の発振周波数に応じて定まるダブラ回路１３の発振信号Ｓ６の基本周波数ｆｂに、濾波部１４の通過帯域の中心周波数ｆｃを一致させる。
【００６４】
また、上記実施の形態においては、ダブラ回路１３の発振信号Ｓ６の基本周波数ｆｂと、濾波器１４の通過帯域の中心周波数ｆｃを一致させたが、基本周波数ｆｂの信号成分が濾波器１４を通過し、他の信号成分（ノイズ成分）が濾波器１４で減衰するならば、基本周波数ｆｂと中心周波数ｆｃとがずれていてもかまわない。
さらに、濾波部１４として、バンドパスフィルタを使用する実施の形態を示したが、高調波ノイズのみが大きな問題となる場合にはローパスフィルタを使用し、低調波ノイズのみが大きな問題となる場合にはハイパスフィルタを使用する等してもよい。
上記実施の形態においては、位相差信号に対応する周波数の発振信号を生成するための回路として、ＶＣＯ１２とダブラ回路１３とから構成される発振回路を使用したが、ＶＣＯだけを使用することも可能である。また、ダブラ回路に代えて、３逓倍回路、４逓倍回路などを使用することも可能である。
【００６５】
【発明の効果】
以上説明したように、本発明によれば、出力信号の周波数を安定して変えることができる位相ロックドループ回路を提供することが可能となる。
また、本発明によれば、出力信号の周波数を広範囲で変えることができる位相ロックドループ回路を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＰＬＬ回路の構成を説明するためのブロック図である。
【図２】図１のＰＬＬ−ＩＣの構成を説明するための図である。
【図３】図１のＶＣＯの特性を説明するための図である。
【図４】図４は、図１の濾波部の特性を説明するための図である。
【図５】図１のＶＣＯの発振周波数の変化の特性と、ダブラ回路の出力信号の基本周波数の変化の特性と、濾波部の通過帯域の中心周波数の変化の特性とを説明するための図である。
【図６】本発明の第２の実施の形態に係るＰＬＬ回路の構成を説明するためのブロック図である。
【図７】図６の補償回路の一例を説明するための図である。
【図８】本発明の第２の実施の形態の変形例２を説明するための図である。
【図９】本発明の第２の実施の形態の変形例２を説明するためのブロック図である。
【図１０】本発明の第２の実施の形態の変形例３を説明するための図である。
【図１１】本発明の第３の実施の形態に係るＰＬＬ回路の変形例の構成を説明するためのブロック図である。
【図１２】図１１のバンドパスフィルタが通過帯域を変更可能な範囲を説明するための図である。
【符号の説明】
１０　ＰＬＬ−ＩＣ
１２　ＶＣＯ
１３　周波数２逓倍回路
１４　濾波部
１４ａ　バンドパスフィルタ
１４ｂ　バンドパスフィルタ
１５　ＶＣＸＯ
１６　マイコン
１７　抵抗分圧回路
１８　オペアンプ
２１　マイコン
【図１】
2004096470.tif 000003
【図２】
2004096470.tif 000004
【図３】
2004096470.tif 000005
【図４】
2004096470.tif 000006
【図５】
2004096470.tif 000007
【図６】
2004096470.tif 000008
【図７】
2004096470.tif 000009
【図８】
2004096470.tif 000010
【図９】
2004096470.tif 000011
【図１０】
2004096470.tif 000012
【図１１】
2004096470.tif 000013
【図１２】
2004096470.tif 000014