【手続補正書】
【提出日】平成26年5月21日(2014.5.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
ＶＥＡ検出器は、プログラム信号値の連続するサンプルを、信号値をＸ乗にした値の合計の平均の、同じＸでの乗根を求めることによる収束近似により評価する手段から成り、反直感的な逆対数処理ステップを、他の対数ドメイン回路において利用する。連続するサンプルは、良く知られた標準や技術により、与えられたデジタルメディアのフォーマットとシステムクロックに準拠する。ＶＥＡ検出器は与えられたプログラム信号のより正確なＲＭＳ値を提供するだけでなく、与えられたプログラム信号の「平均Ｘ乗根」の値を提供する最初のデバイスである。ここでＸは、ユーザか外部プロセスにより選択可能な指数値である。プログラム信号のより正確なＲＭＳ値を得ることにより、または他の平均Ｘ乗根の値を得ることにより、プログラム信号の動的さに対するより良い制御が可能になる。「より良い制御」の例としてＶＥＡ  ＤＲＣでは、音楽、会話、効果音、その組み合せといった広範囲のオーディオのプログラム信号に対し、「アタック」（増加する信号レベルへの応答）特性と「リリース」（減少する信号レベルへの）特性を改善することにより、こうしたプログラム信号の動的な制御を改善する。「選択可能な制御値」は手動で調整することもできるし、１つ以上の外部プロセスにより調整することもできる。選択可能な制御値とは、指数、アタック指数、リリース時間（単位：ｄＢ／秒）、リリース指数、高速リリース時間、高速リリース閾値（単位：ｄＢ）、ニー幅、比、入力ゲイン（単位：ｄＢ）、出力ゲイン（単位：ｄＢ）、ルックアヘッド、閾ｎ差、およびこれらの制御値（例えば、指数、アタック指数、リリース時間、リリース指数、高速リリース時間、高速リリース閾、ニー幅、比、入力ゲイン、出力ゲイン、ルックアヘッド、閾ｎ差（ここでｎは制御プロセッサに接続されているＶＥＡ検出器サブシステムの数と等しい閾マスター）と関連するモジュールを含むＶＥＡ検出器の実施例における閾マスターを含む。全ての指数の制御値は、十進数である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
図４では、ＬｏｇＳｉｇＢａｓｅ（）モジュール８より下流にある多数のモジュールを省略してあるが、ＶＥＡ検出器の一連の信号処理における第１のステップを示す。便宜上、明細書中では下付き添字のＳｉｇＢａｓｅは添字としてではなく示されているが、大文字小文字に関わらず、同じ綴りであれば下付き添字として示されている用語と、添字にて示されている用語とでは、意味に違いはない。入ってくる信号（ＡｕＩｎ）は、ハイパスフィルタリングされている（モジュール５）。可変ハイパスフィルタの出力は選択的にスイッチ６により選択され、より関連性の高い信号の検出において障害となりうる帯域外の信号を取り除くようにしても良い。図５以降では示されていないが、絶対値モジュール７とＬｏｇＳｉｇＢａｓｅ（）コンバータ８は、ＶＥＡ検出器の全ての実施例において、ＬｏｇＳｉｇＢａｓｅ（ＡｕＩｎ）モジュールより上流側において必要な要素である。図５以降では示されていないが、ハイパスフィルタモジュール５とスイッチ６は、ＶＥＡ検出器の全ての実施例において、あっても無くてもよいモジュールである。スイッチ６により選択された信号は、モジュール７への入力であり、そこでモジュール７への入力の正である絶対値を生成する。モジュール７の出力は、ＬｏｇＳｉｇＢａｓｅ（）コンバータ８への入力である。ＬｏｇＳｉｇＢａｓｅ（）コンバータ８の出力信号は、ＬｏｇＳｉｇＢａｓｅ（）コンバータ８への入力の絶対値の対数（つまりｄＢ）表現である。コンバータＬｏｇＳｉｇＢａｓｅ（）の精度とスケールは、入力信号のモジュール８出力での表示が、１０毎に対して０．１０３８１８の出力となるようになっている（ＬｏｇＳｉｇＢａｓｅ（）コンバータ８への入力としての基数ドメインにおける２０ｄＢの差（基数１０）は、入力値における１０の倍数、及び、ＬｏｇＳｉｇＢａｓｅ（）コンバータ８の対数ドメインでの出力における０．１０３８１８の差と等しくなる）。信号をｄＢでの表示に変換すると、良く知られた式ｌｏｇ（ｘｙ）＝ｌｏｇｘ＋ｌｏｇｙにより、積算は加算に簡素化される。また良く知られた式ｌｏｇ（ｘｎ）＝ｎ＊ｌｏｇ（ｘ）により、べき乗は乗算に簡素化される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
図５は、ＶＥＡ検出器の基本的な実施例を示す。本発明の全ての実施例の中心的要素は、積分器（Ｉ）を駆動するために使われるＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュールである。このＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュールは各々のＶＥＡ検出器で使われる。制御値の一種であるＶＥＡ検出器の出力を生成するステップは、入力の絶対値を得るステップと（図４の議論で説明）、この絶対値を対数表示（「対数」）へと変換するステップと（図４の議論で説明）、この絶対値ＬｏｇＳｉｇＢａｓｅ（ＡｕＩｎ）を第１合計ポイント（第１ＳＰ）の加算入力へと与えるステップから成る。第１合計ポイント（第１ＳＰ）は、また、第２合計ポイント（第２ＳＰ）の出力から導出し遅延させた値（Ｄｅｌ）を、フィードバックループを介して受信する。第１合計ポイント（第１ＳＰ）の出力（Ｓｏ）は、指数（Ｅ）入力も有する乗算器（Ｍｕ）の入力へと供給される。指数（Ｅ）は、選択可能な制御値である。乗算器（Ｍｕ）の出力（Ｓｅ）は正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（Ｐｓｏ）を通過し、この正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（Ｐｓｏ）の出力（ＳＥＰ）は逆対数モジュール（ＡＬｏｇ）において変換され、逆対数へと戻される。逆対数モジュール（ＡＬｏｇ）の出力（ＡＬｏｇＯｕｔ）はオーバーシュート制限モジュール（ＯＳＬｉｍ）へと供給される。このオーバーシュート制限モジュール（ＯＳＬｉｍ）の出力（Ｃｈ）は、第２合計ポイント（第２ＳＰ）の加算入力へと供給される。第２合計ポイント（第２ＳＰ）には、第２の加算入力と１つの減算入力とがある。第２合計ポイント（第２ＳＰ）の出力は、ＶＥＡ検出器の出力へと、また遅延モジュールへと供給される。遅延モジュールの出力は、第２合計ポイント（第２ＳＰ）の第２の加算入力と、第１合計ポイント（第１ＳＰ）の減算入力とにループバックされる。リリースバイアス値（Ｒｂ）は、リリース時間モジュールから第２合計ポイント（第２ＳＰ）の減算入力へと供給される。ＶＥＡ検出器の出力は、関連するＶＥＡ  ＤＲＣまたは他のプロセッサにおける制御値として使われるデジタル信号である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
チャージ信号（Ｃｈ）は、対数ドメインの乗算器（Ｍｕ）において指数（Ｅ）と第１合計ポイント（第１ＳＰ）の出力（Ｓｏ）とを乗じ、正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（Ｐｓｏ）において正の値を選択し、基数をＳｉｇＢａｓｅ、上記の正の値が選択された乗算結果（Ｓｏ＊Ｅ）を指数とした冪を算出して、ＡＬｏｇモジュールから得られる基数ドメイン値（ＡＬｏｇＯｕｔ）である。正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（Ｐｓｏ）は全ての正の入力を変更することなく通過させ、全ての負の入力をブロックする（全ての負の入力に対してゼロを出力する）。図４および図５における好ましい実施例の信号の流れは、いくぶん一次非線形ローパスフィルタに類似しているが、処理は対数ドメインで行われ、ＡｎｔｉＬｏｇＳｉｇＢａｓｅモジュールを新規な形で利用する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
図１１に示す通り、ＶＥＡ検出器の「高速検出器」には、１つのＶＥＡ検出器のチャージ回路（モジュール５０〜５６、ＯＳＬｉｍ）があり、このチャージ回路はプログラム信号レベルの増加に応答して、積分器（ＩＦ）のチャージつまり「アタック」のレートを制御する。これは図７と関連して説明した通り、そして図７に示す通り、ＶＥＡモードと平均（対数ドメインにおける）モードとの間で切り換え可能である。検出器高速サブシステムにはまた、修正された静的リリースの回路（モジュール５７〜６１）がある。検出器高速サブシステムは、１以上の他のＶＥＡ検出器がもっと高速な時定数によって影響を受け得る条件を決定する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
図１７Ａと１７Ｂに示す通り、ＶＥＡ  ＤＲＣの上向き伸長器の実施例は、図１４の制御プロセッサを変更したものを利用する。プログラム信号の上向き伸長は、高速検出器のサブシステム（図７と１１参照）からの高速検出器の制御値（ＤＯＦ）により駆動される。伸長器レンジモジュール（１９８）と伸長器閾モジュール（１９５）により選択可能な制御値は、それぞれ、乗算器（１９７）と（１９４）により回路の内部ｄＢ表示へとスケールを変える。乗算器（１９７）と（１９４）は、０．００５１９０９の修正ファクターを適用する。高速検出器の出力の制御値（ＤＯＦ）と伸長器閾モジュール（１９５）の制御値（Ｘｔｈｒ）は、各々伸長器合計ポイント（２００）の加算入力に接続されている。制御値（Ｘｔｈｒ）と、値がゼロか負であることの信号と、高速検出器の出力（ＤＯＦ）とは、伸長器合計ポイント（２００）において一緒に加算され、その後インバータ（２０１）により符号が反転される。符号の反転の結果、高速検出器のサブシステムの出力の制御値（ＤＯＦ）が小さくなるにつれ、伸長器合計ポイント（２００）の出力は増加する。伸長器の閾の制御値（Ｘｔｈｒ）は、閾値を越えると伸長器合計ポイントの出力が正になり、制御値（ＸＰｎｄＴｈ）は正であるように選ばれている。インバータモジュール（２０１）の出力は、正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（２０２）の入力である。正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（２０２）の入力における負の信号は、その出力である制御値（ＸｐｎｄＴｈ）へとは通過しない。正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（２０２）の出力は、最小値コンパレータモジュール（２０３）への１つの入力であり、乗算器（１９７）の出力は、最小値コンパレータモジュール（２０３）への第２の入力である。最小値コンパレータモジュール（２０３）の出力は、制御値（ＸｐｎｄＴｈ）か制御値（Ｘｒｎｇ）のどちらか最も負である入力である。かくして、もし伸長器レンジモジュール（１９８）の制御値が「０ｄＢ」に設定されていると、結果として得られる制御値（Ｘｒｎｇ）はゼロであり、かくして制御値（Ｘｐｎｄ）も高速検出器のサブシステムの出力の全ての値に対してゼロである。伸長器のレンジの制御値（Ｘｒｎｇ）を正の値に設定すると、伸長の全体の範囲（ｒａｎｇｅ）が制限され、もし制御値（ＸｐｎｄＴｈ）の正の度合いが制御値（Ｘｒｎｇ）の正の度合いよりも小さくなると、制御値（ＸｐｎｄＴｈ）が最小値コンパレータモジュール（２０３）の出力の制御値（Ｘｐｎｄ）となり、制御プロセッサの制御出力モジュールでのゲインの減少を制御する（つまり、制御値（Ｘｐｎｄ）が、中間モジュール（２０６）と（２１１）を介して、制御プロセッサの出力の制御値（ＣＯ）を駆動する）。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
図２０は、１つの検出器２サブシステムと、比制御と、ニー生成器とを有したＶＥＡ  ＤＲＣの好ましい実施例を示す。その制御プロセッサは、図２１に示す。図２０に示すシステムの動作は、示された回路に対して前述した通りである。