(57)【要約】【課題】主制御部からサブ制御部に送信される制御コマンドへのノイズ対策を有利に実現することが出来る、新規な構造の遊技機を提供することを目的とする。【解決手段】主制御基板１０４における主制御部１０６からサブ制御部１３２への制御コマンドの伝送経路上に、制御コマンドのデータを構成する電気信号を反転せしめる制御コマンドデータ反転手段１１０ａを設ける一方、サブ制御基板１３０における主制御部１０６からサブ制御部１３２への制御コマンドの伝送経路上に、制御コマンドデータ反転手段１１０ａによって反転された制御コマンドのデータを構成する電気信号を反転される前の電気信号に戻す制御コマンドデータ再反転手段１３８を設けた。【選択図】      図８
2004215850.tif 000002
【特許請求の範囲】
【請求項１】
遊技動作を行う複数の作動部を作動制御する複数のサブ制御部が少なくとも二つのサブ制御基板に分散して設けられていると共に、該複数のサブ制御部を全体的に制御する主制御部が該サブ制御基板とは異なる主制御基板に設けられており、該主制御部が送信した制御コマンドを該複数のサブ制御部が直接的又は間接的に受信し、該複数のサブ制御部が該制御コマンドに基づいて該複数の作動部を作動制御する遊技機において、
前記主制御基板における前記主制御部から前記サブ制御部への前記制御コマンドの伝送経路上に、該制御コマンドのデータを構成する電気信号を反転せしめる制御コマンドデータ反転手段を設ける一方、前記サブ制御基板における該主制御部から該サブ制御部への該制御コマンドの伝送経路上に、該制御コマンドデータ反転手段によって反転された該制御コマンドのデータを構成する電気信号を反転される前の電気信号に戻す制御コマンドデータ再反転手段を設けたことを特徴とする遊技機。
【請求項２】
前記制御コマンドデータ再反転手段が、前記サブ制御基板における前記主制御部から前記サブ制御部への前記制御コマンドの伝送経路上で、該主制御部側の端部付近に設けられている請求項１に記載の遊技機。
【請求項３】
前記制御コマンドのデータが所定ボルトの電圧で構成されたハイレベル信号と略０ボルトの電圧で構成されたローレベル信号の組み合わせとして前記主制御部から送信され、該ハイレベル信号が前記制御コマンドデータ反転手段で反転されることにより、略０ボルトの電圧で構成された反転ハイレベル信号になると共に、該ローレベル信号が該制御コマンドデータ反転手段で反転されることにより、特定ボルトの電圧で構成された反転ローレベル信号になる請求項１又は２に記載の遊技機。
【請求項４】
前記制御コマンドを前記サブ制御部に受信せしめるためのストローブ信号が前記主制御部から該サブ制御部に送信されるようになっており、前記主制御基板における該主制御部から該サブ制御部への該ストローブ信号の伝送経路上に該ストローブ信号を構成する電気信号を反転せしめるストローブ信号反転手段を設ける一方、前記サブ制御基板における該主制御部から該サブ制御部への該ストローブ信号の伝送経路上に該ストローブ信号反転手段によって反転された該ストローブ信号を構成する電気信号を反転される前の電気信号に戻すストローブ信号再反転手段を設けた請求項１乃至３の何れかに記載の遊技機。
【請求項５】
前記ストローブ信号再反転手段が、前記サブ制御基板における前記主制御部から前記サブ制御部への前記ストローブ信号の伝送経路上で、該主制御部側の端部付近に設けられている請求項４に記載の遊技機。
【請求項６】
前記ストローブ信号が所定ボルトの電圧で構成されたハイレベル信号として前記主制御部から送信され、該ハイレベル信号が前記ストローブ信号反転手段で反転されることにより、略０ボルトの電圧で構成された反転ハイレベル信号になる請求項４又は５に記載の遊技機。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、遊技動作を行う複数の作動部を作動制御する複数のサブ制御部が少なくとも二つのサブ制御基板に分散して設けられていると共に、複数のサブ制御部を全体的に制御する主制御部がサブ制御基板とは異なる主制御基板に設けられており、主制御部が送信した制御コマンドを複数のサブ制御部が直接的乃至は間接的に受信し、複数のサブ制御部が制御コマンドに基づいて複数の作動部を作動制御する遊技機に関するものである。
【０００２】
【背景技術】
近年、パチンコ機等の遊技機は、遊技者を楽しませるために凝った演出をするようになってきており、それに伴って、遊技機の動作内容が複雑になってきている。そこで、近年の遊技機は、遊技動作を行う複数の作動部を作動制御する複数のサブ制御部が少なくとも二つのサブ制御基板に分散して設けられていると共に、複数のサブ制御部を全体的に制御する主制御部がサブ制御基板とは異なる主制御基板に設けられた構造とされている。このような遊技機においては、主制御部が送信した制御コマンドを複数のサブ制御部が直接的乃至は間接的に受信し、複数のサブ制御部が制御コマンドに基づいて複数の作動部を作動制御するようになっている。
【０００３】
ところで、上述の如き構造とされた遊技機においては、主制御部が主制御基板に設けられている一方、サブ制御部が主制御基板とは異なるサブ制御基板に設けられており、また、主制御基板とサブ制御基板は、遊技機の裏側において離隔せしめられた位置に配設される場合が多いことから、主制御部からサブ制御部への制御コマンドの送信は、主制御基板に設けられた主制御側コネクタとサブ制御基板に設けられたサブ制御側コネクタを接続するハーネスを介して行われるのが一般的である。
【０００４】
しかしながら、ハーネスというのは、ノイズを拾い易いものであり、また、遊技機は、様々なノイズが存在する環境で使用されるものであることから、上述のように、主制御部からサブ制御部への制御コマンドの送信がハーネスを介して行われる場合には、主制御部からサブ制御部に送信される制御コマンドにノイズがのってしまうおそれがあり、それによって、遊技機の遊技動作の安定化が図り難くなってしまうという問題がある。
【０００５】
【解決課題】
ここにおいて、本発明は、上述の如き事情を背景として為されたものであって、その解決課題とするところは、主制御部からサブ制御部に送信される制御コマンドへのノイズ対策を有利に実現することが出来る、新規な構造の遊技機を提供することを目的とする。
【０００６】
【解決手段】
以下、このような課題を解決するために為された本発明の態様を記載する。なお、以下に記載の各態様において採用される構成要素は、可能な限り任意の組み合わせで採用可能である。また、本発明の態様乃至は技術的特徴は、以下に記載のものに限定されることなく、明細書全体および図面に記載され、或いはそれらの記載から当業者が把握することが出来る発明思想に基づいて認識されるものであることが理解されるべきである。
【０００７】
先ず、本発明の第一の態様は、遊技動作を行う複数の作動部を作動制御する複数のサブ制御部が少なくとも二つのサブ制御基板に分散して設けられていると共に、該複数のサブ制御部を全体的に制御する主制御部が該サブ制御基板とは異なる主制御基板に設けられており、該主制御部が送信した制御コマンドを該複数のサブ制御部が直接的又は間接的に受信し、該複数のサブ制御部が該制御コマンドに基づいて該複数の作動部を作動制御する遊技機において、前記主制御基板における前記主制御部から前記サブ制御部への前記制御コマンドの伝送経路上に、該制御コマンドのデータを構成する電気信号を反転せしめる制御コマンドデータ反転手段を設ける一方、前記サブ制御基板における該主制御部から該サブ制御部への該制御コマンドの伝送経路上に、該制御コマンドデータ反転手段によって反転された該制御コマンドのデータを構成する電気信号を反転される前の電気信号に戻す制御コマンドデータ再反転手段を設けたことを特徴とする
【０００８】
このような本態様に従う構造とされた遊技機においては、主制御基板における主制御部からサブ制御部への制御コマンドの伝送経路上に、制御コマンドデータ反転手段が設けられていると共に、サブ制御基板における主制御部からサブ制御部への制御コマンドの伝送経路上に、制御コマンドデータ再反転手段が設けられていることから、制御コマンドのデータを構成する電気信号が主制御基板からサブ制御基板に伝送される際に、制御コマンドのデータを構成する電気信号に対してノイズをのり難くすることが可能となり、それによって、遊技機の遊技動作の安定化を図ることが可能となる。
【０００９】
すなわち、制御コマンドのデータが「０」と「１」の組合わせで構成されている場合には、制御コマンドのデータは、例えば、「０」が略０ボルトの電圧等で構成されたローレベルの電気信号として、また、「１」が数ボルトの電圧等で構成されたハイレベルの電気信号として、主制御部からサブ制御部に送信される。そこにおいて、遊技機が使用される環境に存在するノイズがローレベルの電気信号にのった場合には、ローレベルの電気信号がグランドに近いことから、ノイズは消えてしまうが、ハイレベルの電気信号にノイズがのった場合には、ノイズがのった状態のままハイレベルの電気信号がサブ制御部に伝送されてしまうために、サブ制御部がノイズの影響を受けて制御コマンドのデータを正しく判別できなくなるおそれがある。そこで、制御コマンドデータ反転手段によって、主制御部が送信したハイレベルの電気信号をローレベルの電気信号に反転すると共に、主制御部が送信したローレベルの電気信号をハイレベルの電気信号に反転することで、即ち、ハイアクティブな状態からローアクティブな状態に変化せしめることによって、主制御部が送信した制御コマンドのデータを構成する電気信号が主制御基板からサブ制御基板に伝送される際に、主制御部が送信したハイレベルの電気信号に対して、ノイズをのり難くすることが出来るのである。
【００１０】
特に、主制御部が設けられた主制御基板とサブ制御部が設けられたサブ制御基板が、例えば、遊技機の裏側で離隔した位置に配設されて、ハーネスによって電気的に接続されている場合には、主制御基板からサブ制御基板への制御コマンドの伝送は、ノイズを拾い易いハーネスを介して行われることとなるが、上述のように制御コマンドのデータを構成する電気信号を制御コマンドデータ反転手段によりハイアクティブな状態からローアクティブな状態に変化せしめることによって、主制御部が送信した制御コマンドのデータを構成する電気信号がハーネス上を伝送される際に、主制御部が送信したハイレベルの電気信号に対して、ノイズをのり難くすることが出来るのである。
【００１１】
また、サブ制御基板における主制御部からサブ制御部への制御コマンドの伝送経路上に設けられた制御コマンドデータ再反転手段により、制御コマンドデータ反転手段によって反転された制御コマンドのデータを構成する電気信号を主制御部が送信した状態に戻すこと、即ち、制御コマンドデータ反転手段によってローレベルからハイレベルに反転された電気信号を再びローレベルの電気信号にすると共に、制御コマンドデータ反転手段によってハイレベルからローレベルに反転された電気信号を再びハイレベルの電気信号にすることが出来るのである。
【００１２】
従って、制御コマンドデータ反転手段によってローレベルからハイレベルに反転された電気信号にノイズがのった場合であっても、かかるハイレベルの電気信号が制御コマンドデータ再反転手段によって、再びローレベルの電気信号に反転されると、ローレベルの電気信号がグランドに近いことから、のっていたノイズが消えてしまうこととなり、それによって、主制御部から送信されたローレベルの電気信号に対してノイズをのり難くすることが出来るのである。
【００１３】
その結果、本態様に係る遊技機においては、主制御部が送信した制御コマンドのデータを構成する電気信号に対してノイズをのり難くすることが出来るのであり、それによって、遊技機の遊技動作の安定化を図ることが出来るのである。
【００１４】
すなわち、本態様における「制御コマンドのデータを構成する電気信号を反転せしめる」とは、例えば、制御コマンドのデータがハイレベルの電気信号とローレベルの電気信号によって構成されている場合において、ハイレベルの電気信号をローレベルの電気信号に反転すると共に、ローレベルの電気信号をハイレベルの電気信号に反転することをいう。更に、本態様における「制御コマンドのデータを構成する電気信号を反転される前の電気信号に戻す」とは、例えば、制御コマンドデータ反転手段によって反転された制御コマンドデータがローレベルの電気信号とハイレベルの電気信号によって構成されている場合において、ローレベルの電気信号をハイレベルの電気信号に反転すると共に、ハイレベルの電気信号をローレベルの電気信号に反転することをいう。
【００１５】
また、本態様に係る遊技機においては、サブ制御基板における主制御部からサブ制御部への制御コマンドの伝送経路上に、制御コマンドデータ再反転手段が設けられていることから、制御コマンドデータ反転手段によって反転された制御コマンドのデータを構成する電気信号を主制御部が送信した状態に戻すことが出来るのであり、それによって、主制御部が送信した状態の制御コマンドをサブ制御部に伝送することが出来るのである。
【００１６】
従って、本態様に係る遊技機においては、例えば、サブ制御部が、反転したデータを構成する電気信号を主制御部が送信した状態に戻す必要がなくなるのであり、それによって、サブ制御部の処理負担を軽減することが出来るのである。また、本態様において、サブ制御部は、データを構成する電気信号が反転した状態の制御コマンドに基づいて作動部を作動制御する必要が無いことから、サブ制御部の制御プログラムを作成する場合において、サブ制御部が作動部を作動制御する根拠となる制御コマンドのデータを、主制御部が送信する制御コマンドのデータと同じにすることが可能となり、それによって、サブ制御部が反転した電気信号で構成された制御コマンドのデータに基づいて作動部を作動制御する場合に比して、サブ制御部の制御プログラムの作成を容易にすることが出来る。
【００１７】
なお、本態様における作動部とは、遊技を盛り上げるための演出の用に供されるものや遊技状況を報知するために利用されるもの、更には、遊技の結果を報知するために利用されるもの等をいい、例えば、遊技を盛り上げるための効果音を出力するスピーカ，遊技状況を報知する画像や遊技を盛り上げる画像を表示する特別図柄表示装置および普通図柄表示装置，ガラス枠内や遊技盤上等に配設されて遊技状況を報知するために、或いは、遊技を盛り上げるために発光せしめられるＬＥＤ，遊技盤上に設けられて遊技を盛り上げるための動作を行う装飾役物，遊技球が特別図柄始動口や大入賞口等に入賞したことにより賞球を払い出す賞球払出装置等がある。そこにおいて、本態様に係る遊技機では、例えば、効果音を出力するスピーカと画像を表示する特別図柄表示装置のように、互いに異なる作動を行うものは、それぞれが一つの作動部を構成するものとする。従って、ガラス枠内や遊技盤上等に配設されたＬＥＤが複数あったとしても、それら複数のＬＥＤは、発光という互いに同じ作動を行うことから、それら複数のＬＥＤによって一つの作動部が構成されることとなる。
【００１８】
また、本態様におけるサブ制御部とは、遊技を盛り上げるために、或いは、遊技状況を報知するために、更には、遊技の結果を報知するために、作動部を作動制御するものをいい、例えば、スピーカからの効果音の出力を制御する音制御部，ガラス枠内や遊技盤上等に配設されたＬＥＤの発光を制御する発光制御部，特別図柄表示装置や普通図柄表示装置における画像の表示を制御する表示制御部，遊技盤上に配設された装飾役物の作動を制御する役物制御部，賞球払出装置の作動を制御する払出制御部等がある。そこにおいて、本態様に係る遊技機では、例えば、スピーカからの効果音の出力と特別図柄表示装置における画像の表示のように、互いに異なる作動部の作動制御は、互いに異なるサブ制御部で行うものとされている。従って、本態様においては、一つの作動部を作動制御する制御装置が、一つのサブ制御部とされている。
【００１９】
さらに、本態様におけるサブ制御部は、制御ＣＰＵと主制御部からの制御コマンドに基づいて制御ＣＰＵに一つの作動部の作動制御を行わせる制御プログラムや制御データ等が記憶されたＲＯＭを含んで構成されている。更にまた、本態様における複数のサブ制御部は、それぞれ、一つの制御ＣＰＵを備えていても良いが、複数のサブ制御部で共通の制御ＣＰＵを備えていても良い。また、複数のサブ制御部は、それぞれ、制御プログラムや制御データ等が記憶されたＲＯＭを一つ備えていても良いし、或いは、複数のサブ制御部で共通のＲＯＭを備えており、かかる共通のＲＯＭに設けられた異なる記憶エリアに各サブ制御部の制御プログラムや制御データ等が記憶されていても良い。そこにおいて、複数のサブ制御部が共通の制御ＣＰＵとＲＯＭを備えている場合には、一つのサブ制御部によって複数の作動部が作動制御されているかのような外観構成を呈するが、制御プログラムや制御データ等が異なっている限り、一つのサブ制御部によって一つの作動部が作動制御されているのである。
【００２０】
また、本態様における制御コマンドデータ反転手段および制御コマンドデータ再反転手段は、入力の状態を反転して出力する機能を備えたものであり、例えば、インバータＩＣ等が好適に採用され得る。
【００２１】
さらに、本発明における第二の態様は、前記第一の態様に係る遊技機において、前記制御コマンドデータ再反転手段が、前記サブ制御基板における前記主制御部から前記サブ制御部への前記制御コマンドの伝送経路上で、該主制御部側の端部付近に設けられていることを、特徴とする。このような本態様に従う構造とされた遊技機においては、サブ制御基板における主制御部からサブ制御部への制御コマンドの伝送経路上の主制御部側の端部付近に制御コマンドデータ再反転手段が設けられていることから、制御コマンドデータ反転手段によって反転された制御コマンドのデータを構成する電気信号にノイズがのった場合においても、制御コマンドデータ再反転手段がサブ制御部側の端部付近に設けられている場合に比して、かかるノイズがサブ制御基板に設けられた各種電気部品に及ぼす悪影響を有利に回避することが出来るのである。
【００２２】
また、本発明における第三の態様は、前記第一又は第二の態様に係る遊技機において、前記制御コマンドのデータが所定ボルトの電圧で構成されたハイレベル信号と略０ボルトの電圧で構成されたローレベル信号の組み合わせとして前記主制御部から送信され、該ハイレベル信号が前記制御コマンドデータ反転手段で反転されることにより、略０ボルトの電圧で構成された反転ハイレベル信号になると共に、該ローレベル信号が該制御コマンドデータ反転手段で反転されることにより、特定ボルトの電圧で構成された反転ローレベル信号になることを、特徴とする。このような本態様に従う構造とされた遊技機においては、制御コマンドのデータを構成するハイレベル信号が制御コマンドデータ反転手段で反転されて略０ボルトの電圧で構成された反転ハイレベル信号になることから、反転ハイレベル信号にノイズがのったとしても、反転ハイレベル信号が略０ボルトの電圧で構成されてグランドに近いことから、ノイズが消えてしまうこととなり、それによって、主制御部が送信したハイレベル信号が主制御基板からサブ制御基板に伝送される際に、かかるハイレベル信号に対してノイズをのり難くすることが出来るのである。なお、本態様における「略０ボルト」とは、グランドに近いことを意味する。また、本態様における「所定ボルト」と「特定ボルト」は、同じ電圧であっても良いし、互いに異なる電圧であっても良い。
【００２３】
さらに、本発明の第四の態様は、前記第一乃至第三の何れかの態様に係る遊技機において、前記制御コマンドを前記サブ制御部に受信せしめるためのストローブ信号が前記主制御部から該サブ制御部に送信されるようになっており、前記主制御基板における該主制御部から該サブ制御部への該ストローブ信号の伝送経路上に該ストローブ信号を構成する電気信号を反転せしめるストローブ信号反転手段を設ける一方、前記サブ制御基板における該主制御部から該サブ制御部への該ストローブ信号の伝送経路上に該ストローブ信号反転手段によって反転された該ストローブ信号を構成する電気信号を反転される前の電気信号に戻すストローブ信号再反転手段を設けたことを、特徴とする。このような本態様に従う構造とされた遊技機においては、主制御基板における主制御部からサブ制御部へのストローブ信号の伝送経路上にストローブ信号反転手段が設けられていると共に、サブ制御基板における主制御部からサブ制御部へのストローブ信号の伝送経路上にストローブ信号再反転手段が設けられていることから、ストローブ信号を構成する電気信号が主制御基板からサブ制御基板に伝送される際に、ストローブ信号を構成する電気信号に対してノイズをのり難くすることが可能となり、それによって、サブ制御部による制御コマンド受信の安定化を図ることが可能となる。
【００２４】
すなわち、ストローブ信号を構成する電気信号が、例えば、数ボルトの電圧等で構成されたハイレベルの電気信号として主制御部からサブ制御部に送信される場合に、遊技機が使用される環境に存在するノイズがのると、ノイズがのった状態のままハイレベルの電気信号がサブ制御部に伝送されてしまうために、サブ制御部がノイズの影響を受けてストローブ信号を認識出来なくなるおそれがある。そこで、ストローブ信号反転手段によって、主制御部が送信したハイレベルの電気信号をローレベルの電気信号に反転することで、即ち、ハイアクティブな状態からローアクティブな状態に変化せしめることによって、主制御部が送信したストローブ信号を構成する電気信号が主制御基板からサブ制御基板に伝送される際に、主制御部が送信したストローブ信号を構成するハイレベルの電気信号に対して、ノイズをのり難くすることが出来るのである。
【００２５】
特に、主制御部が設けられた主制御基板とサブ制御部が設けられたサブ制御基板が、例えば、遊技機の裏側で離隔した位置に配設されて、ハーネスによって電気的に接続されている場合には、主制御基板からサブ制御基板へのストローブ信号の伝送は、ノイズを拾い易いハーネスを介して行われることとなるが、上述のようにストローブ信号を構成する電気信号をストローブ信号反転手段によりハイアクティブな状態からローアクティブな状態に変化せしめることによって、主制御部が送信したストローブ信号がハーネス上を伝送される際に、主制御部が送信したストローブ信号を構成するハイレベルの電気信号に対して、ノイズをのり難くすることが出来るのである。
【００２６】
また、サブ制御基板における主制御部からサブ制御部へのストローブ信号の伝送経路上に設けられたストローブ信号再反転手段により、ストローブ信号反転手段によって反転されたストローブ信号を構成する電気信号を主制御部が送信した状態に戻すこと、即ち、ストローブ信号反転手段によってハイレベルからローレベルに反転された電気信号を再びハイレベルの電気信号にすることが出来るのである。
【００２７】
従って、ストローブ信号反転手段によってハイレベルからローレベルに反転された電気信号以外の部分、即ち、ハイレベルの部分にノイズがのった場合であっても、かかるハイレベルの部分がストローブ信号再反転手段によって、グランドに近いローレベルに反転されると、のっていたノイズが消えてしまうこととなり、それによって、主制御部が送信したハイレベルの信号以外の部分、即ち、ローレベルの部分に対してノイズをのり難くすることが出来るのである。
【００２８】
その結果、本態様に係る遊技機においては、主制御部が送信したストローブ信号を構成する電気信号に対してノイズをのり難くすることが出来るのであり、それによって、サブ制御部による制御コマンド受信の安定化を図ることが出来るのである。
【００２９】
すなわち、本態様における「ストローブ信号を構成する電気信号を反転せしめる」とは、例えば、ストローブ信号がハイレベルの電気信号によって構成されている場合において、かかるハイレベルの電気信号をローレベルの電気信号に反転することをいう。更に、本態様における「ストローブ信号を構成する電気信号を反転される前の電気信号に戻す」とは、例えば、ストローブ信号反転手段によって反転されたストローブ信号を構成する電気信号がローレベルの電気信号によって構成されている場合において、かかるローレベルの電気信号をハイレベルの電気信号に反転することをいう。
【００３０】
なお、本態様におけるストローブ信号反転手段およびストローブ信号再反転手段は、入力の状態を反転して出力する機能を有するものであり、例えば、インバータＩＣ等が好適に採用され得る。
【００３１】
また、本発明における第五の態様は、前記第四の態様に係る遊技機において、前記ストローブ信号再反転手段が、前記サブ制御基板における前記主制御部から前記サブ制御部への前記ストローブ信号の伝送経路上で、該主制御部側の端部付近に設けられていることを、特徴とする。このような本態様に従う構造とされた遊技機においては、サブ制御基板における主制御部からサブ制御部へのストローブ信号の伝送経路上の主制御側の端部付近にストローブ信号再反転手段が設けられていることから、ストローブ信号反転手段によって反転されたストローブ信号を構成する電気信号にノイズがのった場合においても、ストローブ信号再反転手段がサブ制御部側の端部付近に設けられている場合に比して、かかるノイズがサブ制御基板に設けられた各種電気部品に及ぼす悪影響を有利に回避することが出来るのである。
【００３２】
また、本発明における第六の態様は、前記第四又は第五の態様に係る遊技機において、前記ストローブ信号が所定ボルトの電圧で構成されたハイレベル信号として前記主制御部から送信され、該ハイレベル信号が前記ストローブ信号反転手段で反転されることにより、略０ボルトの電圧で構成された反転ハイレベル信号になることを、特徴とする。このような本態様に従う構造とされた遊技機においては、ストローブ信号を構成するハイレベル信号がストローブ信号反転手段で反転されて略０ボルトの電圧で構成された反転ハイレベル信号になることから、反転ハイレベル信号にノイズがのったとしても、反転ハイレベル信号が略０ボルトの電圧で構成されてグランドに近いことから、ノイズが消えてしまうこととなり、それによって、主制御部が送信したハイレベル信号で構成されたストローブ信号が主制御基板からサブ制御基板に伝送される際に、かかるハイレベル信号に対してノイズをのり難くすることが出来るのである。なお、本態様における「略０ボルト」とは、グランドに近いことを意味する。
【００３３】
さらに、本発明の第七の態様は、前記第一乃至第六の何れかの態様に係る遊技機において、前記主制御部と前記サブ制御部の間での前記制御コマンドの伝送経路上に配設されて、該制御コマンドを受信し、かかる受信した制御コマンドに基づいてサブ制御コマンドを取得すると共に、該サブ制御コマンドを該サブ制御部に送信する通信制御部を設けたことを、特徴とする。このような本態様に従う構造とされた遊技機においては、主制御部は、通信制御部のみに制御コマンドを送信するようになっていることから、例えば、二つ以上のサブ制御部に共通の制御コマンドがある場合には、主制御部が、かかる共通の制御コマンドを通信制御部に送信し、通信制御部が各サブ制御部に対して主制御部からの制御コマンドに基づいて取得したサブ制御コマンドを送信することが可能となり、それによって、主制御部の制御コマンド送信に対する負担を軽減することが可能となり、主制御部の制御プログラムの容量を小さくすることが可能となる。
【００３４】
なお、本態様におけるサブ制御コマンドとは、主制御部から送信された制御コマンドそのものであっても良いし、主制御部から送信された制御コマンドに対して通信制御部が読み替えや変換，複製等の処理を施したコマンドであっても良い。更に、本態様における制御コマンドには、複数のサブ制御部の何れのサブ制御部に送信されたものであるかを示す宛先識別情報が付されていることが望ましく、それによって、通信制御部のサブ制御部へのサブ制御コマンド送信を有利に実現することが出来る。なお、かかる宛先識別情報は、例えば、主制御部からの制御コマンドの特定のビットを利用すること等によって有利に実現することが出来る。更にまた、本態様における制御コマンドは、複数のサブ制御部に共通の制御コマンドであっても良いし、特定のサブ制御部に対する制御コマンドであっても良い。
【００３５】
また、本態様における通信制御部は、例えば、ゲートアレイ等の制御ＩＣで構成されていても良いし、或いは、主制御部からの制御コマンドに付された宛先識別情報を読み取り、かかる宛先識別情報に基づいて、サブ制御コマンドをサブ制御部に送信する制御プログラム等が記憶されたＲＯＭとかかる制御プログラム等に基づく作動制御を行う制御ＣＰＵを含んで構成されていても良い。更に、本態様において、通信制御部は、主制御部とサブ制御部の間での主制御部から送信された制御コマンドの伝送経路上に配設されているが、本態様における通信制御部の配設形態としては、例えば、通信制御部がサブ制御部を構成するサブ制御ＣＰＵと別個の通信制御用ＩＣを備えており、かかる通信制御用ＩＣに対して二つ以上のサブ制御ＣＰＵが電気的に接続されている配設形態の他に、通信制御部が備えている通信制御用ＩＣがサブ制御部を構成する制御ＣＰＵによって構成されており、かかる制御ＣＰＵに対して、他のサブ制御部を構成する制御ＣＰＵが電気的に接続されている配設形態等も含むものとする。
【００３６】
さらに、本発明の第八の態様は、前記第七の態様に係る遊技機において、通信制御基板を用いて、該通信制御基板に前記通信制御部を設け、該通信制御基板における該通信制御部から前記サブ制御部への前記サブ制御コマンドの伝送経路上に、該サブ制御コマンドのデータを構成する電気信号を反転せしめるサブ制御コマンドデータ反転手段を設ける一方、前記サブ制御基板における該通信制御部から該サブ制御部への該サブ制御コマンドの伝送経路上に、該サブ制御コマンドデータ反転手段によって反転された該サブ制御コマンドのデータを構成する電気信号を反転される前の電気信号に戻すサブ制御コマンドデータ再反転手段を設けたことを特徴とする。このような本態様に従う構造とされた遊技機においては、通信制御基板における通信制御部からサブ制御部へのサブ制御コマンドの伝送経路上にサブ制御コマンドデータ反転手段が設けられていると共に、サブ制御基板における通信制御部からサブ制御部へのサブ制御コマンドの伝送経路上にサブ制御コマンドデータ再反転手段が設けられていることから、サブ制御コマンドのデータを構成する電気信号が通信制御基板からサブ制御基板に伝送される際に、サブ制御コマンドのデータを構成する電気信号に対してノイズをのり難くすることが可能となる。
【００３７】
なお、本態様における通信制御基板は、通信制御部が設けられている制御基板をいうものとし、主制御基板やサブ制御基板とは異なる制御基板で構成することも可能であり、また、サブ制御基板で構成することも可能である。
【００３８】
また、本発明の第九の態様は、前記第七又は第八の態様に係る遊技機において、前記サブ制御コマンドを前記サブ制御部に受信せしめるためのサブ用ストローブ信号が前記通信制御部から該サブ制御部に送信されるようになっており、前記通信制御基板における該通信制御部から該サブ制御部への該サブ用ストローブ信号の伝送経路上に該サブ用ストローブ信号を構成する電気信号を反転せしめるサブ用ストローブ信号反転手段を設ける一方、前記サブ制御基板における該通信制御部から該サブ制御部への該サブ用ストローブ信号の伝送経路上に該サブ用ストローブ信号反転手段によって反転された該サブ用ストローブ信号を構成する電気信号を反転される前の電気信号に戻すサブ用ストローブ信号再反転手段を設けたことを、特徴とする。このような本態様に従う構造とされた遊技機においては、通信制御基板における通信制御部からサブ制御部へのサブ用ストローブ信号の伝送経路上にサブ用ストローブ信号反転手段が設けられていると共に、サブ制御基板における通信制御部からサブ制御部へのサブ用ストローブ信号の伝送経路上にサブ用ストローブ信号再反転手段が設けられていることから、サブ用ストローブ信号を構成する電気信号が通信制御基板からサブ制御基板に伝送される際に、サブ用ストローブ信号を構成する電気信号に対してノイズをのり難くすることが可能となり、それによって、サブ制御部によるサブ制御コマンド受信の安定化を図ることが可能となる。
【００３９】
また、本発明の第十の態様は、前記第七乃至第九の何れかの態様に係る遊技機において、前記通信制御部が、前記サブ制御部の少なくとも一つと共通のＣＰＵを備えていることを特徴とする。このような本態様に従う構造とされた遊技機においては、通信制御部がサブ制御部の少なくとも一つと共通のＣＰＵを備えていることから、遊技機において採用されるＣＰＵの数を減らすことが可能となり、それによって、遊技機の製造コストを抑えることが出来るのである。
【００４０】
さらに、本発明の第十一の態様は、前記第七乃至第十の何れかの態様に係る遊技機において、前記通信制御部および前記サブ制御部の間で作動を同期させるための同期用通信手段を設けたことを、特徴とする。このような本態様に従う構造とされた遊技機においては、二つ以上のサブ制御部による二つ以上の作動部の作動制御を略同時に開始することが出来るのである。
【００４１】
そこにおいて、本態様に係る遊技機においては、同期用通信手段を、少なくとも二つのサブ制御部の間でコマンド送信を行うことによって構成することが出来る。このような構成を採用することによって、少なくとも二つのサブ制御部の間で、作動部を作動制御する準備が完了したことを知らせる準備完了コマンドや作動部の作動制御を開始したことを知らせる制御開始コマンドを送信することが出来るのである。
【００４２】
具体的には、例えば、二つのサブ制御部が各別に制御ＣＰＵを備えている場合において、一方のサブ制御部が作動部の作動制御を開始したことを知らせる制御開始コマンドを他方のサブ制御部に送信し、他方のサブ制御部は、かかる制御開始コマンドを受信すると、直ちに作動部の作動制御を開始することが出来るのであり、それによって、一方のサブ制御部による作動部の作動制御と他方のサブ制御部による作動部の作動制御を略同時に開始することが出来るのである。
【００４３】
また、例えば、三つ以上のサブ制御部が各別に制御ＣＰＵを備えている場合において、そのうちの一つのサブ制御部に対して、他のサブ制御部がそれぞれ作動部の作動制御を開始する準備が完了したことを知らせる準備完了コマンドを送信し、かかる一つのサブ制御部は、他のサブ制御部からの準備完了コマンドを全て受信すると、直ちに作動部の作動制御を開始すると共に、他のサブ制御部に対して制御開始コマンドを送信し、他のサブ制御部はそれぞれ制御開始コマンドを受信すると、直ちに作動部の作動制御を開始することが出来るのである。それによって、三つ以上のサブ制御部による三つ以上の作動部の作動制御を略同時に開始することが出来るのである。
【００４４】
さらに、本態様に係る遊技機においては、同期用通信手段を、少なくとも一つのサブ制御部と通信制御部との間でコマンド送信を行うことによって構成することが出来る。このような構成を採用することにより、例えば、サブ制御部が通信制御部に作動部の作動制御を開始する準備が完了したことを知らせる準備完了コマンドを送信することが出来るのであり、また、通信制御部が準備完了コマンドを受信した後サブ制御部に対して作動部の作動制御を開始させる制御開始コマンドを送信することが出来るのである。
【００４５】
また、同期用通信手段を、少なくとも二つのサブ制御部と通信制御部の間でコマンド送信を行うことによって構成する場合には、例えば、二つ以上のサブ制御部が各別に制御ＣＰＵを備えていると共に、通信制御部が制御ＣＰＵを備えている場合において、各サブ制御部が作動部の作動制御を開始する準備が完了したことを知らせる準備完了コマンドを通信制御部に送信し、通信制御部はサブ制御部からの準備完了コマンドを全て受信した後、準備完了コマンドを送信したサブ制御部に対して制御開始コマンドを送信し、各サブ制御部はそれぞれ制御コマンドを受信すると、直ちに作動部の作動制御を開始することが出来るのである。それによって、二つ以上のサブ制御部による二つ以上の作動部の作動制御を略同時に開始することが出来るのである。
【００４６】
なお、本態様における同期用通信手段は、複数のサブ制御部の間において、各サブ制御部がサブ制御コマンドを受信してデータを準備した後、各サブ制御部で予め定められた時間が経過してから制御を開始すること等で構成することも可能である。
【００４７】
さらに、本発明の第十二の態様は、前記第十一の態様に係る遊技機において、前記同期用通信手段が前記複数のサブ制御部のうち少なくとも二つのサブ制御部の間で連絡コマンドが送信されることによって構成されていると共に、該連絡コマンドを送信する送信側サブ制御部と該連絡コマンドを受信する受信側サブ制御部が互いに異なる前記サブ制御基板に設けられている場合において、該送信側サブ制御部が設けられた送信側サブ制御基板における該送信側サブ制御部から該受信側サブ制御部への該連絡コマンドの伝送経路上に該連絡コマンドのデータを構成する電気信号を反転せしめる連絡コマンドデータ反転手段を設ける一方、該受信側サブ制御部が設けられた受信側サブ制御基板における該送信側サブ制御部から該受信側サブ制御部への該連絡コマンドの伝送経路上に該連絡コマンドデータ反転手段によって反転された該連絡コマンドのデータを構成する電気信号を反転される前の電気信号に戻す連絡コマンドデータ再反転手段を設けたことを特徴とする。このような本態様に従う構造とされた遊技機においては、送信側サブ制御基板における連絡コマンドの伝送経路上に連絡コマンドデータ反転手段が設けられていると共に、受信側サブ制御基板における連絡コマンドの伝送経路上に連絡コマンドデータ再反転手段が設けられていることから、連絡コマンドのデータを構成する電気信号が送信側サブ制御基板から受信側サブ制御基板に伝送される際に、連絡コマンドのデータを構成する電気信号に対してノイズをのり難くすることが可能となる。
【００４８】
なお、本態様において、送信側サブ制御部および受信側サブ制御部のうち少なくとも一方は、これら二つのサブ制御部とは異なる他のサブ制御部と共通のＣＰＵを備えていても良い。
【００４９】
また、本発明の第十三の態様は、前記第十二の態様に係る遊技機において、前記連絡制御コマンドを前記受信側サブ制御部に受信せしめるための連絡用ストローブ信号が前記送信側サブ制御部から該受信側サブ制御部に送信されるようになっており、該送信側サブ制御基板における該送信側サブ制御部から該受信側サブ制御部への該連絡用ストローブ信号の伝送経路上に該連絡用ストローブ信号を構成する電気信号を反転せしめる連絡用ストローブ信号反転手段を設ける一方、前記受信側サブ制御基板における該送信側サブ制御部から該受信側サブ制御部への該連絡用ストローブ信号の伝送経路上に該連絡用ストローブ信号反転手段によって反転された該連絡用ストローブ信号を構成する電気信号を反転される前の電気信号に戻す連絡用ストローブ信号再反転手段を設けたことを、特徴とする。このような本態様に従う構造とされた遊技機においては、送信側サブ制御基板における送信側サブ制御部から受信側サブ制御部への連絡用ストローブ信号の伝送経路上に連絡用ストローブ信号反転手段が設けられていると共に、受信側サブ制御基板における送信側サブ制御部から受信側サブ制御部への連絡用ストローブ信号の伝送経路上に連絡用ストローブ信号再反転手段が設けられていることから、連絡用ストローブ信号を構成する電気信号が送信側サブ制御基板から受信側サブ制御基板に伝送される際に、連絡用ストローブ信号を構成する電気信号に対してノイズをのり難くすることが可能となり、それによって、受信側サブ制御部による連絡コマンド受信の安定化を図ることが可能となる。
【００５０】
【発明の実施形態】
以下、本発明を更に具体的に明らかにするために、本発明の実施形態について、図面を参照しつつ、詳細に説明する。
【００５１】
先ず、図１には、本発明の一実施形態としてのパチンコ機１０が示されている。このパチンコ機１０は、遊技盤１２上に配設された特別図柄始動口１４に遊技球が入賞すると、特別図柄表示装置１６において、特別図柄の変動が開始されるようになっていると共に、スピーカ１８から効果音が出力され、更には、各種ＬＥＤが点灯乃至は点滅制御されるようになっている。
【００５２】
より詳細には、パチンコ機１０は、中枠２０を備えており、かかる中枠２０が幅方向一方の端部を中心に回動可能な状態で外枠２２に装着されている。また、中枠２０の前面には、横長な長方形状の皿板２４が幅方向一方の端部を中心に回動可能に装着されており、かかる皿板２４の前面には、遊技球を貯留するための上皿２６が固定されている。更に、上皿２６には、複数のスリットからなる出音口２８が形成されており、かかる出音口２８の後方には、スピーカ１８が固定されている。そして、スピーカ１８の作動時には、スピーカ１８から出音口２８を通して外部に効果音が出力されるようになっている。
【００５３】
また、中枠２０の前面には、上皿２６の下方において、下皿３０が固定されている。この下皿３０は、パチンコ機１０の裏側において、上皿２６に連通せしめられており、上皿２６内から溢れた遊技球が上皿２６内から下皿３０内に排出されるようになっている。また、上皿２６と下皿３０を連通する球通路には、下皿満杯スイッチ３２（図３参照）が設けられている。更にまた、下皿３０の右側には、発射ハンドル３４が回動可能に装着されており、かかる発射ハンドル３４の裏側には、発射モータ３６（図２参照）が装着されている。この発射モータ３６の回転軸には、図示しないクランク機構を介して図示しない打球槌が連結されており、発射ハンドル３４が周方向一方の側に回動操作せしめられることによって発射モータ３６に電源が与えられ、打球槌が上皿２６内に貯留された遊技球を弾き出すようになっている。
【００５４】
さらに、中枠２０の前面には、ガラス枠３８が幅方向一方の端部を中心に回動可能に装着されている。また、中枠２０の後ろ側には、遊技盤１２を保持するための額縁状の機構盤が固定されており、かかる機構盤によって遊技盤１２が保持された状態下において、遊技盤１２は、ガラス枠３８によって保持されたガラス窓で覆われている。更に、ガラス枠３８の幅方向他方の端部には、枠鍵４０が装着されており、かかる枠鍵４０によって中枠２０を外枠２２に対して密着した状態に保持するようになっていると共に、皿板２４とガラス枠３８を中枠２０に密着した状態に保持するようになっている。なお、ガラス枠３８には、ガラス枠３８が前方側へ開放されたことを検出するためのガラス枠開放検出スイッチ４２（図３参照）が設けられている。
【００５５】
また、ガラス枠３８の上端部の内部には、図示しないガラス枠左電飾基板，ガラス枠中電飾基板およびガラス枠右電飾基が配設されており、ガラス枠左電飾基板に実装された枠飾り左ＬＥＤ４４ａ（図５参照），ガラス枠中電飾基板に実装された枠飾り中ＬＥＤ４４ｂ（図５参照）およびガラス枠右電飾基板に実装された枠飾り右ＬＥＤ４４ｃ（図５参照）の点灯，点滅および消灯が、ガラス枠３８の前面に設けられた有色透明のカバー４６を介して視認可能とされている。
【００５６】
また、遊技盤１２の前面には、外レール４８および内レール５０が設けられており、打球槌によって弾かれた遊技球は、外レール４８および内レール５０の間を通って遊技盤１２の上部に案内されるようになっている。そして、遊技盤１２の上部に案内された遊技球は、遊技盤１２の前面に打ち込まれた図示しない複数の遊技釘に当たりながら落下するようになっている。
【００５７】
さらに、遊技盤１２の前面には、額縁状の台板が固定されており、かかる台板には、特別図柄表示装置１６および普通図柄表示装置５２が固定されている。特別図柄表示装置１６は、カラー液晶表示器からなるものであり、特別図柄表示装置１６には、「１」〜「１２」の数字図柄が横３列に表示されるようになっている。また、普通図柄表示装置５２は、カラー液晶表示器によって構成されており、普通図柄表示装置５２には、「３」および「７」の数字図柄が横２列に表示されるようになっている。そこにおいて、本実施形態では、特別図柄表示装置１６および普通図柄表示装置５２は、一つの液晶表示器の表示画面を特別図柄を表示する部分と普通図柄を表示する部分に分割することによって構成されている。
【００５８】
また、台板の前面側には、有色透明なセンター飾り５４が設けられている。更に、かかるセンター飾り５４の裏側には、図示しないセンター飾り左電飾基板，センター飾り右電飾基板およびセンター飾り上電飾基板が配設されており、センター飾り左電飾基板に実装されたセンター飾り左ＬＥＤ５６ａ（図５参照），センター飾り右電飾基板に実装されたセンター飾り右ＬＥＤ５６ｂ（図５参照）およびセンター飾り上電飾基板に実装されたセンター飾り上ＬＥＤ５６ｃ（図５参照）の点灯，点滅および消灯がセンター飾り５４を介して視認可能とされている。
【００５９】
更にまた、センター飾り上電飾基板には、特別図柄表示装置１６の作動保留球数を示す複数（本実施形態では４つ）の特図記憶表示ＬＥＤ５８ａ〜ｄ（図５参照）が設けられていると共に、普通図柄表示装置５２の作動保留球数を示す複数（本実施形態では４つ）の普図記憶表示ＬＥＤ６０ａ〜ｄ（図５参照）が設けられており、特図記憶表示ＬＥＤ５８ａ〜ｄおよび普図記憶数表示ＬＥＤ６０ａ〜ｄの点灯および消灯がセンター飾り５４の前面側から視認出来るようになっている。
【００６０】
また、遊技盤１２の前面には、特別図柄表示装置１６の左右両側に位置して、左サイド飾り６２ａおよび右サイド飾り６２ｂが配設されている。これら左サイド飾り６２ａおよび右サイド飾り６２ｂは、それぞれ、有色透明な合成樹脂材によって形成されている。また、この左サイド飾り６２ａの裏側には、図示しない左サイド飾り電飾基板が配設されており、かかる左サイド飾り電飾基板に実装されたサイド飾り左ＬＥＤ６４ａ（図５参照）の点灯，点滅および消灯が左サイド飾り６２ａを介して視認可能とされている。更に、右サイド飾り６２ｂの裏側には、図示しない右サイド飾り電飾基板が配設されており、かかる右サイド飾り電飾基板に実装されたサイド飾り右ＬＥＤ６４ｂ（図５参照）の点灯，点滅および消灯が右サイド飾り６２ｂを介して視認可能とされている。
【００６１】
また、遊技盤１２の前面には、特別図柄表示装置１６の下方に位置して特別図柄始動口１４が設けられている。この特別図柄始動口１４は、上側が開口するポケット状をなすものであり、特別図柄始動口１４内には、特別図柄始動スイッチ６６（図３参照）が設けられている。この特別図柄始動スイッチ６６は、近接スイッチによって構成されており、特別図柄始動口１４内に遊技球が入賞したことを検出して検出信号を出力するようになっている。また、特別図柄始動口１４の開口部には、一対の羽根６８，６８が配設されており、特別図柄始動口１４を遊技盤１２に取り付ける台板の裏側に配設されたソレノイド７０（図３参照）への通電によりクランクがバネの付勢力に抗してソレノイド７０側に引き付けられて一対の羽根６８，６８が開き、特別図柄始動口１４の入口の大きさが拡大するようになっている一方、ソレノイド７０への通電の停止によりクランクがバネの付勢力で元の位置に戻り、一対の羽根６８，６８が閉じて特別図柄始動口１４の入口の大きさが通常の大きさとなる。
【００６２】
さらに、遊技盤１２の前面には、二つの始動ゲート７２ａ，ｂが配設されている。始動ゲート７２ａ，ｂは、それぞれ、近接スイッチによって構成された通過スイッチ７４（図３参照）を備えており、かかる通過スイッチ７４は、始動ゲート７２を遊技球が通過したことを検出すると、検出信号を出力するようになっている。
【００６３】
また、遊技盤１２の前面には、特別図柄始動口１４の下方に位置して横長の入賞口用台板が固定されており、かかる入賞口用台板の長手方向中央部分には、大入賞口７６が形成されている。更に、大入賞口７６内には、大入賞口カウントスイッチ７８（図３参照）および特定領域カウントスイッチ８０（図３参照）が設けられている。これら大入賞口カウントスイッチ７８および特定領域カウントスイッチ８０は、何れも、近接スイッチによって構成されている。そして、大入賞口カウントスイッチ７８が遊技球の通過を検出すると、検出信号を出力するようになっている一方、特定領域カウントスイッチ８０が遊技球の通過を検出すると、検出信号を出力するようになっている。また、大入賞口７６の前面には、扉８２が軸を中心に回動可能に装着されている。この扉８２は、入賞口用台板の裏側に固定された大入賞口ソレノイド８４（図３参照）のプランジャにクランク機構を介して連結されている。そして、扉８２は、大入賞口ソレノイド８４への断電時には、大入賞口７６の入口を塞ぐようになっている一方、大入賞口ソレノイド８４への通電時には、大入賞口７６の入口を開放するようになっている。
【００６４】
また、入賞口用台板には、左入賞口８６ａおよび右入賞口８６ｂが設けられている。左入賞口８６ａおよび右入賞口８６ｂは、それぞれ、上側が開口するポケット状を呈しており、入賞口８６内には、入賞スイッチ８８（図３参照）が配設されている。この入賞スイッチ８８は、近接スイッチによって構成されており、入賞口８６内に遊技球が入賞したことを検出して検出信号を出力するようになっている。
【００６５】
また、左入賞口８６ａの左側には、有色透明な左カバー９０ａが設けられていると共に、右入賞口８６ｂの右側には、有色透明な右カバー９０ｂが設けられている。この左カバー９０ａの裏側には、図示しない大入賞口左電飾基板が配設されており、かかる大入賞口左電飾基板に実装された大入賞口左ＬＥＤ９２ａ（図５参照）の点灯，点滅および消灯が左カバー９０ａを介して視認可能とされている。また、右カバー９０ｂの裏側には、図示しない大入賞口右電飾基板が配設されており、かかる大入賞口右電飾基板に実装された大入賞口右ＬＥＤ９２ｂ（図５参照）の点灯，点滅および消灯が右カバー９０ｂを介して視認可能とされている。
【００６６】
さらに、パチンコ機１０の裏側には、図２に示されているように、上端部に位置して賞球タンク９４が設けられており、かかる賞球タンク９４内には、遊技球が貯留されている。更に、パチンコ機１０の裏側には、タンクレール９６および賞球払出装置９８が設けられている。賞球払出装置９８は、タンクレール９６を介して賞球タンク９４に接続されており、賞球払出装置９８内には、賞球タンク９４からタンクレール９６を通じて遊技球が供給されるようになっている。また、タンクレール９６には、賞球タンク９４に接続されている付近において、球切れスイッチ１００（図３参照）が設けられている。賞球払出装置９８内には、パルスモータからなる賞球モータを駆動源とする賞球払出機構が収容されており、賞球モータの回転軸が単位量回転する毎に賞球払出装置９８内から下方へ１個ずつ遊技球が払い出されるようになっている。また、賞球払出装置９８内には、手前賞球スイッチ１０２ａ（図３参照）および奥賞球スイッチ１０２ｂ（図３参照）が設けられている。更に、パチンコ機１０の裏側には、賞球払出装置９８と上皿２６を繋ぐ図示しない球通路が設けられており、賞球払出装置９８から払い出された遊技球が球通路を介して上皿２６内に供給される。
【００６７】
このようなパチンコ機１０の回路構成を図３乃至図６に示す。先ず、図３には、主制御基板１０４の回路構成が示されている。主制御基板１０４には、遊技動作の全体を制御する主制御ＣＰＵ１０６，スイッチ入力バッファ１０８ａ，ｂ，コマンド出力バッファ１１０ａ〜ｄ，ＳＴＢ信号出力バッファ１１２，大入賞口ソレノイド駆動回路１１４，ソレノイド駆動回路１１６等が実装されている。
【００６８】
大入賞口ソレノイド駆動回路１１４，ソレノイド駆動回路１１６は、主制御基板１０４に形成されたプリント配線で主制御ＣＰＵ１０６に接続されている。また、大入賞口ソレノイド駆動回路１１４には、大入賞口ソレノイド８４が接続されていると共に、ソレノイド駆動回路１１６には、ソレノイド７０が接続されている。
【００６９】
コマンド出力バッファ１１０ａは、主制御基板１０４に形成されたプリント配線で主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１８ａに接続されていると共に、コマンド出力バッファ１１０ｂは、主制御基板１０４に形成されたプリント配線で主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１８ｂに接続されている。更に、コマンド出力バッファ１１０ｃは、主制御基板１０４に形成されたプリント配線で主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１８ｃに接続されていると共に、コマンド出力バッファ１１０ｄは、主制御基板に形成されたプリント配線で主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１８ｄに接続されている。ＳＴＢ信号出力バッファ１１２は主制御基板１０４に形成されたプリント配線で主制御ＣＰＵ１０６に設けられたＳＴＢ信号出力ポート１２０に接続されている。
【００７０】
スイッチ入力バッファ１０８ａは、主制御基板１０４に形成されたプリント配線で主制御ＣＰＵ１０６に設けられたスイッチ入力ポート１２２ａに接続されていると共に、スイッチ入力バッファ１０８ｂは、主制御基板１０４に形成されたプリント配線で主制御ＣＰＵ１０６に設けられたスイッチ入力ポート１２２ｂに接続されている。また、スイッチ入力バッファ１０８ａには、特別図柄始動スイッチ６６，通過スイッチ７４ａ，ｂ，大入賞口カウントスイッチ７８，特定領域カウントスイッチ８０，入賞スイッチ８８ａ，ｂが接続されており、特別図柄始動スイッチ６６，通過スイッチ７４ａ，ｂ，大入賞口カウントスイッチ７８，特定領域カウントスイッチ８０，入賞スイッチ８８ａ，ｂからの検出信号がスイッチ入力バッファ１０８ａを介して主制御ＣＰＵ１０６に設けられたスイッチ入力ポート１２２ａに入力されるようになっている。更に、スイッチ入力バッファ１０８ｂには、下皿満杯スイッチ３２，ガラス枠開放検出スイッチ４２，球切れスイッチ１００，手前賞球スイッチ１０２ａ，奥賞球スイッチ１０２ｂが接続されており、下皿満杯スイッチ３２，ガラス枠開放検出スイッチ４２，球切れスイッチ１００，手前賞球スイッチ１０２ａ，奥賞球スイッチ１０２ｂからの検出信号がスイッチ入力バッファ１０８ｂを介して主制御ＣＰＵ１０６に設けられたスイッチ入力ポート１２２ｂに入力されるようになっている。
【００７１】
なお、主制御ＣＰＵ１０６には、制御プログラムや制御処理に必要なデータを格納する主制御用ＲＯＭ１２４および各種処理データ等を格納する主制御用ＲＡＭ１２６が内蔵されている。
【００７２】
主制御用ＲＡＭ１２６には、大当たりカウンタ，特別図柄カウンタ，特別図柄変動パターンカウンタ，当たりカウンタおよび普通図柄カウンタ等が設けられている。これら大当たりカウンタ，特別図柄カウンタ，特別図柄変動パターンカウンタ，当たりカウンタおよび普通図柄カウンタは、それぞれ、所定の周期で発生する割り込み信号毎に「０」から互いに異なる上限値まで加算された後、再び「０」に戻って加算されるものである。
【００７３】
このように各種の電気部品が実装された主制御基板１０４は主制御基板ケース１２８に収容された状態で、図２に示されているように、パチンコ機１０の裏側に取付けられている。
【００７４】
図４には、音制御基板１３０の回路構成が示されている。音制御基板１３０には、主制御ＣＰＵ１０６からのコマンドに基づいてスピーカ１８の鳴動制御を行う音制御ＣＰＵ１３２，音制御ＣＰＵ１３２がスピーカ１８を鳴動制御する際の制御プログラムや効果音データ等が記憶された音制御用ＲＯＭ１３４，処理データの書込みおよび読み出しを行うための音制御用ＲＡＭ１３６，コマンド入力バッファ１３８，ＳＴＢ信号入力バッファ１４０，スピーカ用出力回路１４２等が実装されている。
【００７５】
そして、音制御用ＲＡＭ１３６，音制御用ＲＯＭ１３４．スピーカ用出力回路１４２が、音制御基板１３０に形成されたプリント配線で音制御ＣＰＵ１３２に接続されている。また、スピーカ用出力回路１４２には、スピーカ１８が接続されている。更に、コマンド入力バッファ１３８は、音制御基板１３０に形成されたプリント配線で音制御ＣＰＵ１３２に設けられたコマンド入力ポート１４４に接続されている。更にまた、ＳＴＢ信号入力バッファ１４０は、音制御基板１３０に形成されたプリント配線で音制御ＣＰＵ１３２に設けられたＳＴＢ信号入力ポート１４６に接続されている。そして、コマンド入力バッファ１３８とコマンド出力バッファ１１０ａ，ＳＴＢ信号出力バッファ１１２とＳＴＢ信号入力バッファ１４０は、それぞれ、ハーネスを介して接続されている。それによって、主制御ＣＰＵ１０６から音制御ＣＰＵ１３２にコマンドおよびストローブ信号が送信できるのである。
【００７６】
図５には、発光制御基板１４８の回路構成が示されている。発光制御基板１４８には、主制御ＣＰＵ１０６からのコマンドに基づいて各種ＬＥＤの点灯，点滅および消灯を制御する発光制御ＣＰＵ１５０，発光制御ＣＰＵ１５０が各種ＬＥＤの点灯等を制御する際の制御プログラムや各種ＬＥＤの発光パターンデータ等が記憶された発光制御用ＲＯＭ１５２，処理データの書込みおよび読み出しを行うための発光制御用ＲＡＭ１５４，ＬＥＤ用出力回路１５６，７セグメントＬＥＤによって構成された枠エラー表示ＬＥＤ１５８，枠エラー表示ＬＥＤ用出力回路１６０，コマンド入力バッファ１６２，ＳＴＢ信号入力バッファ１６４等が実装されている。
【００７７】
そして、発光制御用ＲＡＭ１５４，発光制御用ＲＯＭ１５２，ＬＥＤ用出力回路１５６，枠エラー表示ＬＥＤ用出力回路１６０が、発光制御基板１４８に形成されたプリント配線で発光制御ＣＰＵ１５０に接続されている。また、枠エラー表示ＬＥＤ用出力回路１６０は、発光制御基板１４８に形成されたプリント配線で枠エラー表示ＬＥＤ１５８に接続されていると共に、ＬＥＤ用出力回路１５６には、各種ＬＥＤが接続されている。更にコマンド入力バッファ１６２は、発光制御基板１４８に形成されたプリント配線で発光制御ＣＰＵ１５０に設けられたコマンド入力ポート１６６に接続されている。更にまた、ＳＴＢ信号入力バッファ１６４は、発光制御基板１４８に形成されたプリント配線で発光制御ＣＰＵ１５０に設けられたＳＴＢ信号入力ポート１６８に接続されている。そして、コマンド入力バッファ１６２とコマンド出力バッファ１１０ｂ，ＳＴＢ信号入力バッファ１６４とＳＴＢ信号出力バッファ１１２は、それぞれ、ハーネス等を介して接続されている。それによって、主制御ＣＰＵ１０６から発光制御ＣＰＵ１５０にコマンドおよびストローブ信号が送信出来るようになっている。
【００７８】
また、発光制御用ＲＡＭ１５４には、「０」から上限値まで加算された後、再び「０」に戻って加算される発光パターン選択カウンタ等が設けられている。
【００７９】
図６には、表示制御基板１７０の回路構成が示されている。表示制御基板１７０には、主制御ＣＰＵ１０６からのコマンドに基づいて表示制御を行うために必要な制御データを生成して後述するＶＤＰ１７８に出力する表示制御ＣＰＵ１７２，表示制御ＣＰＵ１７２の動作プログラムデータおよび変動パターンデータ等を格納するための表示制御用ＲＯＭ１７４，データの書込みおよび読み出しを行うための表示制御用ＲＡＭ１７６，画像展開処理を行うためのＶＤＰ１７８，ＶＤＰ１７８が展開した画像データを一時的に記憶するビデオＲＡＭ１８０，ＶＤＰ１７８が画像展開するために必要なデータを格納したキャラクタＲＯＭ１８２，ビデオＲＡＭ１８０に一時的に記憶された画像データを受け取って送出する画像用出力回路１８４，ＳＴＢ信号入力バッファ１８６，コマンド入力バッファ１８８等が実装されている。
【００８０】
そして、表示制御用ＲＡＭ１７６，表示制御用ＲＯＭ１７４およびＶＤＰ１７８は、表示制御基板１７０に形成されたプリント配線で、表示制御ＣＰＵ１７２に接続されている。コマンド入力バッファ１８８は、表示制御基板１７０に形成されたプリント配線で表示制御ＣＰＵ１７２に設けられたコマンド入力ポート１９０に接続されている。更に、ＳＴＢ信号入力バッファ１８６は、表示制御基板１７０に形成されたプリント配線で表示制御ＣＰＵ１７２に設けられたＳＴＢ信号入力ポート１９２に接続されている。ビデオＲＡＭ１８０，キャラクタＲＯＭ１８２および画像用出力回路１８４は表示制御基板１７０に形成されたプリント配線でＶＤＰ１７８に接続されている。更に、画像用出力回路１８４には、特別図柄表示装置１６および普通図柄表示装置５２が接続されている。コマンド入力バッファ１８８とコマンド出力バッファ１１０ｃ，ＳＴＢ信号入力バッファ１８６とＳＴＢ信号出力バッファ１１２は、ハーネス等を介して、接続されている。それによって、主制御ＣＰＵ１０６から表示制御ＣＰＵ１７２へコマンドおよびストローブ信号が送信出来るようになっている。
【００８１】
表示制御用ＲＡＭ１７６には、「０」から上限値まで加算された後、再び「０」に戻って加算される報知パターン選択カウンタ等が設けられている。
【００８２】
図７には、払出制御基板１９４の回路構成が示されている。払出制御基板１９４には、主制御ＣＰＵ１０６からのコマンドに基づいて賞球払出装置９８の作動制御を行う払出制御ＣＰＵ１９６，払出制御ＣＰＵ１９６が賞球払出装置９８を作動制御する際の制御プログラムや制御データ等が記憶された払出制御用ＲＯＭ１９８，処理データの書込みおよび読み出しを行うための払出制御用ＲＡＭ２００，コマンド入力バッファ２０２，ＳＴＢ信号入力バッファ２０４，払出用出力回路２０６が実装されている。
【００８３】
そして、払出制御用ＲＡＭ２００，払出制御用ＲＯＭ１９８．払出用出力回路２０６が、払出制御基板１９４に形成されたプリント配線で払出制御ＣＰＵ１９６に接続されている。また、払出用出力回路２０６には、賞球払出装置９８が接続されている。更に、コマンド入力バッファ２０２は、払出制御基板１９４に形成されたプリント配線で払出制御ＣＰＵ１９６に設けられたコマンド入力ポート２０８に接続されている。更にまた、ＳＴＢ信号入力バッファ２０４は、払出制御基板１９４に形成されたプリント配線で払出制御ＣＰＵ１９６に設けられたＳＴＢ信号入力ポート２１０に接続されている。そして、コマンド入力バッファ２０２とコマンド出力バッファ１１０ｄ，ＳＴＢ信号入力バッファ２０４とＳＴＢ信号出力バッファ１１２は、それぞれ、ハーネスを介して接続されている。それによって、主制御ＣＰＵ１０６から払出制御ＣＰＵ１９６にコマンドおよびストローブ信号が送信できるのである。
【００８４】
このように各種の電気部品が実装された音制御基板１３０，発光制御基板１４８，表示制御基板１７０および払出制御基板１９６は、それぞれ、制御基板ケースに収容された状態で、パチンコ機１０の裏側に取付けられている。
【００８５】
なお、パチンコ機１０の裏側には、各制御基板に設けられた各種電気部品に電源を供給するための電源中継基板，発射モータ３６を制御する発射制御基板が、それぞれ、基板ケースに収容された状態で取付けられているが、ここでは、それらの図示および説明は省略する。また、パチンコ機１０には、プリペイドカードユニットが接続されるようになっており、かかるプリペイドカードユニットを利用して球貸しを行うようになっているが、ここでは、それらの図示および説明は省略する。
【００８６】
このような構造とされたパチンコ機１０は、主制御ＣＰＵ１０６が、音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２および払出制御ＣＰＵ１９６に対して、遊技状況に応じた様々なコマンドを送信するようになっており、主制御ＣＰＵ１０６から送信されるコマンドは、何れも、２バイト（１６ビット）のデータで構成されている。
【００８７】
続いて、主制御ＣＰＵ１０６から音制御ＣＰＵ１３２へのコマンドおよびストローブ信号（Ｓ−ＳＴＢ信号）の伝送経路について、図８に基づいて、説明する。先ず、主制御ＣＰＵ１０６は、コマンド出力ポート１１８ａからコマンドを出力した後、ｂｉｔ３〜ｂｉｔ０の４つのデータ出力端子を備えたＳＴＢ信号出力ポート１２０のｂｉｔ０のデータ出力端子から音制御ＣＰＵ１３２を割込み状態にして音制御ＣＰＵ１３２にコマンドを受信せしめるストローブ信号（Ｓ−ＳＴＢ信号）を出力する。特に、本実施形態では、主制御ＣＰＵ１０６は、２バイトのデータで構成されたコマンドを１バイト（８ビット）ずつ２回に分けて出力するようになっていると共に、１バイト（８ビット）のデータをパラレルで出力するようになっている。従って、主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１８ａは、ｂｉｔ７〜ｂｉｔ０の８つのデータ出力端子を備えた構造とされており、それに伴って、音制御ＣＰＵ１３２に設けられたコマンド入力ポート１４４は、ｂｉｔ７〜ｂｉｔ０の８つのデータ入力端子を備えた構造とされている。また、Ｓ−ＳＴＢ信号は、１ビットの信号として出力されるようになっている。そして、パラレルに出力されたコマンドの１バイト分のデータは、コマンド出力バッファ１１０ａを介して、音制御基板１３０に伝送されると共に、１ビットの信号として出力されたＳ−ＳＴＢ信号は、ＳＴＢ信号出力バッファ１１２を介して、音制御基板１３０に伝送される。
【００８８】
そこにおいて、本実施形態では、コマンド出力バッファ１１０ａは、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されていると共に、ＳＴＢ信号出力バッファ１１２は、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されている。即ち、本実施形態では、コマンド出力ポート１１８ａの各データ出力端子から出力されてコマンド出力バッファ１１０ａに入力される信号は、反転された状態でコマンド出力バッファ１１０ａから出力されるようになっており、また、ＳＴＢ信号出力ポート１２０のｂｉｔ０のデータ出力端子から出力されてＳＴＢ信号出力バッファ１１２に入力される信号は、反転された状態でＳＴＢ信号出力バッファ１１２から出力されるようになっている。従って、コマンドのデータが「０」と「１」の組み合わせで構成されており、「０」が略０ボルトの電圧で構成されたローレベル信号（グランド（ＧＮＤ）レベルの信号）として、また、「１」が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、コマンド出力バッファ１１０ａに入力されたコマンドの１バイト分のデータは、ＧＮＤレベルの信号がハイレベル信号として、また、ハイレベル信号がＧＮＤレベルの信号として、音制御基板１３０に伝送されることとなる。更に、Ｓ−ＳＴＢ信号が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、ＳＴＢ信号出力バッファ１１２に入力されたＳ−ＳＴＢ信号は、略０ボルトの電圧で構成されたローレベル信号（ＧＮＤレベルの信号）として、音制御基板１３０に伝送されることとなる。なお、コマンド出力バッファ１１０ａおよびＳＴＢ信号出力バッファ１１２は、それぞれ、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【００８９】
そして、音制御基板１３０に伝送されたコマンドの１バイト分のデータは、コマンド入力バッファ１３８を介して、音制御ＣＰＵ１３２に設けられたコマンド入力ポート１４４に入力されるようになっていると共に、音制御基板１３０に伝送されたＳ−ＳＴＢ信号は、ＳＴＢ信号入力バッファ１４０を介して、ＳＴＢ信号入力ポート１４６のデータ入力端子に入力されるようになっている。そこにおいて、本実施形態では、コマンド入力バッファ１３８は、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されていると共に、ＳＴＢ信号入力バッファ１４０は、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されている。即ち、本実施形態では、コマンド出力バッファ１１０ａから出力されてコマンド入力バッファ１３８に入力される各信号は、反転された状態でコマンド入力バッファ１３８から出力されるようになっており、また、ＳＴＢ信号出力バッファ１１２から出力されてＳＴＢ信号入力バッファ１４０に入力される信号は、反転された状態でＳＴＢ信号入力バッファ１４０から出力されるようになっている。従って、コマンド出力バッファ１１０ａを介して音制御基板１３０に伝送されてきたコマンドの１バイト分のデータは、コマンド入力バッファ１３８に入力されると、ハイレベル信号がＧＮＤレベルの信号として、また、ＧＮＤレベルの信号がハイレベル信号として、音制御ＣＰＵ１３２に設けられたコマンド入力ポート１４４に入力されるようになっている。更に、ＳＴＢ信号出力バッファ１１２を介して、ＧＮＤレベルの信号として音制御基板１３０に伝送されてきたＳ−ＳＴＢ信号は、ＳＴＢ信号入力バッファ１４０に入力されると、ハイレベル信号として、音制御ＣＰＵ１３２に設けられたＳＴＢ信号入力ポート１４６のデータ入力端子に入力されるようになっている。なお、コマンド入力バッファ１３８およびＳＴＢ信号入力バッファ１４０は、それぞれ、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【００９０】
すなわち、本実施形態では、コマンド出力バッファ１１０ａによって反転された信号がコマンド入力バッファ１３８によって再び反転されるようになっており、それによって、主制御ＣＰＵ１０６のコマンド出力ポート１１８ａから出力されるコマンドの１バイト分のデータと音制御ＣＰＵ１３２のコマンド入力ポート１４４に入力されるコマンドの１バイト分のデータは、同じデータで構成されることとなる。また、ＳＴＢ信号出力バッファ１１２によって反転されたＳ−ＳＴＢ信号は、ＳＴＢ信号入力バッファ１４０によって再び反転されるようになっており、それによって、主制御ＣＰＵ１０６に設けられたＳＴＢ信号出力ポート１２０のｂｉｔ０のデータ出力端子から出力されるＳ−ＳＴＢ信号と音制御ＣＰＵ１３２に設けられたＳＴＢ信号入力ポート１４６のデータ入力端子に入力されるＳ−ＳＴＢ信号は、何れも、所定ボルトの電圧で構成された信号となる。
【００９１】
なお、図面上では明示されていないが、主制御基板１０４から音制御基板１３０へのコマンドおよびＳ−ＳＴＢ信号の伝送は、主制御基板１０４と音制御基板１３０を接続する図示しないハーネスを介して行われるようになっており、コマンド出力バッファ１１０ａおよびＳＴＢ信号出力バッファ１１２は、主制御基板１０４に設けられてハーネスに接続される図示しないコネクタよりも主制御ＣＰＵ１０６側に設けられていると共に、コマンド入力バッファ１３８およびＳＴＢ信号入力バッファ１４０は、音制御基板１３０に設けられてハーネスに接続される図示しないコネクタよりも音制御ＣＰＵ１３２側に設けられている。それによって、主制御ＣＰＵ１０６から出力されたコマンドの１バイト分のデータおよびＳ−ＳＴＢ信号は、ハーネス上を伝送せしめられる際に反転されることとなる。そこにおいて、特に、本実施形態では、音制御基板１３０において、ハーネスに接続されるコネクタとコマンド入力バッファ１３８との間には、電気部品が設けられておらず、それによって、音制御基板１３０に伝送されたコマンドの１バイト分のデータは、音制御基板１３０に設けられた各種電気部品のうちのコマンド入力バッファ１３８に対して、最初に入力されるようになっている。また、音制御基板１３０において、ハーネスに接続されるコネクタとＳＴＢ信号入力バッファ１４０との間には、電気部品が設けられておらず、それによって、音制御基板１３０に伝送されたＳ−ＳＴＢ信号は、音制御基板１３０に設けられた各種電気部品のうちのＳＴＢ信号入力バッファ１４０に対して、最初に入力されるようになっている。
【００９２】
そして、音制御ＣＰＵ１３２は、上述の如き伝送経路を介して主制御ＣＰＵ１０６から送信されたＳ−ＳＴＢ信号を一回受信すると、上述の如き伝送経路を介して主制御ＣＰＵ１０６から送信されたコマンドの１バイト分のデータを受信するようになっている。また、音制御ＣＰＵ１３２は、コマンドの１バイト分のデータを受信する毎に、かかる受信したデータを音制御用ＲＡＭ１３６の受信コマンド記憶エリアに記憶するようになっている。そして、音制御ＣＰＵ１３２は、コマンドの２バイト分のデータ、即ち、分割して送信されたコマンドのデータの全てを受信すると、かかるコマンドの２バイト分のデータに基づいて、音制御用ＲＯＭ１３４に記憶された効果音データを取得する。その後、音制御ＣＰＵ１３２は、取得した効果音データをスピーカ用出力回路１４２に出力することによって、スピーカ１８から効果音が出力されるようになっている。
【００９３】
なお、上述の説明から明らかなように、本実施形態では、コマンド出力バッファ１１０ａによって制御コマンドデータ反転手段が構成されていると共に、コマンド入力バッファ１３８によって制御コマンドデータ再反転手段が構成されている。また、ＳＴＢ信号出力バッファ１１２によってストローブ信号反転手段が構成されていると共に、ＳＴＢ信号入力バッファ１４０によってストローブ信号再反転手段が構成されている。更に、本実施形態では、ローレベルから反転されてハイレベルとなった信号の電圧，ハイレベルな状態で出力された信号の電圧，ローレベルに反転された後再びハイレベルとなった信号の電圧は、互いに同じとされていると共に、ハイレベルから反転されてローレベルとなった信号の電圧，ローレベルな状態で出力された信号の電圧，ハイレベルに反転された後再びローレベルとなった信号の電圧は、互いに同じとされている。
【００９４】
次に、主制御ＣＰＵ１０６から発光制御ＣＰＵ１５０へのコマンドおよびストローブ信号（Ｌ−ＳＴＢ信号）の伝送経路について、図９に基づいて、説明する。先ず、主制御ＣＰＵ１０６は、コマンド出力ポート１１８ｂからコマンドを出力した後、ＳＴＢ信号出力ポート１２０のｂｉｔ１のデータ出力端子から発光制御ＣＰＵ１５０を割込み状態にして発光制御ＣＰＵ１５０にコマンドを受信せしめるストローブ信号（Ｌ−ＳＴＢ信号）を出力する。特に、本実施形態では、主制御ＣＰＵ１０６は、２バイトのデータで構成されたコマンドを１バイト（８ビット）ずつ２回に分けて出力するようになっていると共に、１バイト（８ビット）のデータをパラレルで出力するようになっている。従って、主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１８ｂは、ｂｉｔ７〜ｂｉｔ０の８つのデータ出力端子を備えた構造とされており、それに伴って、発光制御ＣＰＵ１５０に設けられたコマンド入力ポート１６６は、ｂｉｔ７〜ｂｉｔ０の８つのデータ入力端子を備えた構造とされている。また、Ｌ−ＳＴＢ信号は、１ビットの信号として出力されるようになっている。そして、パラレルに出力されたコマンドの１バイト分のデータは、コマンド出力バッファ１１０ｂを介して、発光制御基板１４８に伝送されると共に、１ビットの信号として出力されたＬ−ＳＴＢ信号は、ＳＴＢ信号出力バッファ１１２を介して、発光制御基板１４８に伝送される。
【００９５】
そこにおいて、本実施形態では、コマンド出力バッファ１１０ｂは、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されている。即ち、本実施形態では、コマンド出力ポート１１８ａの各データ出力端子から出力されてコマンド出力バッファ１１０ｂに入力される信号は、反転された状態でコマンド入力バッファ１６２から出力されるようになっており、また、ＳＴＢ信号出力ポート１２０のｂｉｔ１のデータ出力端子から出力されてＳＴＢ信号出力バッファ１１２に入力される信号は、反転された状態でＳＴＢ信号出力バッファ１１２から出力されるようになっている。従って、コマンドのデータが「０」と「１」の組み合わせで構成されており、「０」が略０ボルトの電圧で構成されたローレベル信号（グランド（ＧＮＤ）レベルの信号）として、また、「１」が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、コマンド出力バッファ１１０ｂに入力されたコマンドの１バイト分のデータは、ＧＮＤレベルの信号がハイレベル信号として、また、ハイレベル信号がＧＮＤレベルの信号として、発光制御基板１４８に伝送されることとなる。更に、Ｌ−ＳＴＢ信号が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、ＳＴＢ信号出力バッファ１１２に入力されたＬ−ＳＴＢ信号は、略０ボルトの電圧で構成されたローレベル信号（ＧＮＤレベルの信号）として、発光制御基板１４８に伝送されることとなる。なお、コマンド出力バッファ１１０ｂは、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【００９６】
そして、発光制御基板１４８に伝送されたコマンドの１バイト分のデータは、コマンド入力バッファ１６２を介して、発光制御ＣＰＵ１５０に設けられたコマンド入力ポート１６６に入力されるようになっていると共に、発光制御基板１４８に伝送されたＬ−ＳＴＢ信号は、ＳＴＢ信号入力バッファ１６４を介して、ＳＴＢ信号入力ポート１６８のデータ入力端子に入力されるようになっている。そこにおいて、本実施形態では、コマンド入力バッファ１６２は、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されていると共に、ＳＴＢ信号入力バッファ１６４は、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されている。即ち、本実施形態では、コマンド出力バッファ１１０ｂから出力されてコマンド入力バッファ１６２に入力される各信号は、反転された状態でコマンド入力バッファ１６２から出力されるようになっており、また、ＳＴＢ信号出力バッファ１２０から出力されてＳＴＢ信号入力バッファ１６４に入力される信号は、反転された状態でＳＴＢ信号入力バッファ１６４から出力されるようになっている。従って、コマンド出力バッファ１１０ｂを介して発光制御基板１４８に伝送されてきたコマンドの１バイト分のデータは、コマンド入力バッファ１６２に入力されると、ハイレベル信号がＧＮＤレベルの信号として、また、ＧＮＤレベルの信号がハイレベル信号として、発光制御ＣＰＵ１５０に設けられたコマンド入力ポート１６６に入力されるようになっている。更に、ＳＴＢ信号出力バッファ１１２を介して、ＧＮＤレベルの信号として発光制御基板１４８に伝送されてきたＬ−ＳＴＢ信号は、ＳＴＢ信号入力バッファ１６４に入力されると、ハイレベル信号として、発光制御ＣＰＵ１５０に設けられたＳＴＢ信号入力ポート１６８のデータ入力端子に入力されるようになっている。なお、コマンド入力バッファ１６２およびＳＴＢ信号入力バッファ１６４は、それぞれ、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【００９７】
すなわち、本実施形態では、コマンド出力バッファ１１０ｂによって反転された信号がコマンド入力バッファ１６２によって再び反転されるようになっており、それによって、主制御ＣＰＵ１０６のコマンド出力ポート１１８ｂから出力されるコマンドの１バイト分のデータと発光制御ＣＰＵ１５０のコマンド入力ポート１６６に入力されるコマンドの１バイト分のデータは、同じデータで構成されることとなる。また、ＳＴＢ信号出力バッファ１１２によって反転されたＬ−ＳＴＢ信号は、ＳＴＢ信号入力バッファ１６４によって再び反転されるようになっており、それによって、主制御ＣＰＵ１０６に設けられたＳＴＢ信号出力ポート１１２のｂｉｔ１のデータ出力端子から出力されるＬ−ＳＴＢ信号と発光制御ＣＰＵ１５０に設けられたＳＴＢ信号入力ポート１６８のデータ入力端子に入力されるＬ−ＳＴＢ信号は、何れも、所定ボルトの電圧で構成された信号となる。
【００９８】
なお、図面上では明示されていないが、主制御基板１０４から発光制御基板１４８へのコマンドおよびＬ−ＳＴＢ信号の伝送は、主制御基板１０４と発光制御基板１４８を接続する図示しないハーネスを介して行われるようになっており、コマンド出力バッファ１１０ｂおよびＳＴＢ信号出力バッファ１１２は、主制御基板１０４に設けられてハーネスに接続される図示しないコネクタよりも主制御ＣＰＵ１０６側に設けられていると共に、コマンド入力バッファ１６２およびＳＴＢ信号入力バッファ１６４は、発光制御基板１４８に設けられてハーネスに接続される図示しないコネクタよりも発光制御ＣＰＵ１５０側に設けられている。それによって、主制御ＣＰＵ１０６から出力されたコマンドの１バイト分のデータおよびＬ−ＳＴＢ信号は、ハーネス上を伝送せしめられる際に反転されることとなる。そこにおいて、特に、本実施形態では、発光制御基板１４８において、ハーネスに接続されるコネクタとコマンド入力バッファ１６２との間には、電気部品が設けられておらず、それによって、発光制御基板１４８に伝送されたコマンドの１バイト分のデータは、発光制御基板１４８に設けられた各種電気部品のうちのコマンド入力バッファ１６２に対して、最初に入力されるようになっている。また、発光制御基板１４８において、ハーネスに接続されるコネクタとＳＴＢ信号入力バッファ１６４との間には、電気部品が設けられておらず、それによって、発光制御基板１４８に伝送されたＬ−ＳＴＢ信号は、発光制御基板１４８に設けられた各種電気部品のうちのＳＴＢ信号入力バッファ１６４に対して、最初に入力されるようになっている。
【００９９】
そして、発光制御ＣＰＵ１５０は、上述の如き伝送経路を介して主制御ＣＰＵ１０６から送信されたＬ−ＳＴＢ信号を一回受信すると、上述の如き伝送経路を介して主制御ＣＰＵ１０６から送信されたコマンドの１バイト分のデータを受信するようになっている。また、発光制御ＣＰＵ１５０は、コマンドの１バイト分のデータを受信する毎に、かかる受信したデータを発光制御用ＲＡＭ１５４の受信コマンド記憶エリアに記憶するようになっている。そして、発光制御ＣＰＵ１５０は、コマンドの２バイト分のデータ、即ち、分割して送信されたコマンドのデータの全てを受信すると、かかるコマンドの２バイト分のデータに基づいて、発光制御用ＲＯＭ１５２に記憶された発光データを取得する。その後、発光制御ＣＰＵ１５０は、取得した発光データをＬＥＤ用出力回路１５６や枠エラー表示ＬＥＤ用出力回路１６０に出力することによって、各種ＬＥＤの点灯，点滅および消灯や枠エラー表示ＬＥＤ１５８の点灯が行われるようになっている。そこにおいて、主制御ＣＰＵ１０６から送信されたコマンドが特別図柄表示装置１６における特別図柄の変動を指定する特図変動パターン指定コマンドである場合には、発光制御用ＲＡＭ１５４に設けられた選択カウンタのコマンド受信時おけるカウンタ値と受信した特図変動パターン指定コマンドから決定された発光データを取得するようになっている。
【０１００】
なお、上述の説明から明らかなように、本実施形態では、コマンド出力バッファ１１０ｂによって制御コマンドデータ反転手段が構成されていると共に、コマンド入力バッファ１６２によって制御コマンドデータ再反転手段が構成されている。また、ＳＴＢ信号入力バッファ１６４によってストローブ信号再反転手段が構成されている。更に、本実施形態では、ローレベルから反転されてハイレベルとなった信号の電圧，ハイレベルな状態で出力された信号の電圧，ローレベルに反転された後再びハイレベルとなった信号の電圧は、互いに同じとされていると共に、ハイレベルから反転されてローレベルとなった信号の電圧，ローレベルな状態で出力された信号の電圧，ハイレベルに反転された後再びローレベルとなった信号の電圧は、互いに同じとされている。
【０１０１】
続いて、主制御ＣＰＵ１０６から表示制御ＣＰＵ１７２へのコマンドおよびストローブ信号（Ｄ−ＳＴＢ信号）の伝送経路について、図１０に基づいて、説明する。先ず、主制御ＣＰＵ１０６は、コマンド出力ポート１１８ｃからコマンドを出力した後、ＳＴＢ信号出力ポート１２０のｂｉｔ２のデータ出力端子から表示制御ＣＰＵ１７２を割込み状態にして表示制御ＣＰＵ１７２にコマンドを受信せしめるストローブ信号（Ｄ−ＳＴＢ信号）を出力する。特に、本実施形態では、主制御ＣＰＵ１０６は、２バイトのデータで構成されたコマンドを１バイト（８ビット）ずつ２回に分けて出力するようになっていると共に、１バイト（８ビット）のデータをパラレルで出力するようになっている。従って、主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１８ｃは、ｂｉｔ７〜ｂｉｔ０の８つのデータ出力端子を備えた構造とされており、それに伴って、表示制御ＣＰＵ１７２に設けられたコマンド入力ポート１９０は、ｂｉｔ７〜ｂｉｔ０の８つのデータ入力端子を備えた構造とされている。また、Ｄ−ＳＴＢ信号は、１ビットの信号として出力されるようになっている。そして、パラレルに出力されたコマンドの１バイト分のデータは、コマンド出力バッファ１１０ｃを介して、表示制御基板１７０に伝送されると共に、１ビットの信号として出力されたＤ−ＳＴＢ信号は、ＳＴＢ信号出力バッファ１１２を介して、表示制御基板１７０に伝送される。
【０１０２】
そこにおいて、本実施形態では、コマンド出力バッファ１１０ｃは、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されている。即ち、本実施形態では、コマンド出力ポート１１８ｃの各データ出力端子から出力されてコマンド出力バッファ１１０ｃに入力される各信号は、反転された状態でコマンド出力バッファ１１０ｃから出力されるようになっており、また、ＳＴＢ信号出力ポート１２０のｂｉｔ２のデータ出力端子から出力されてＳＴＢ信号出力バッファ１１２に入力される信号は、反転された状態でＳＴＢ信号出力バッファ１１２から出力されるようになっている。従って、コマンドのデータが「０」と「１」の組み合わせで構成されており、「０」が略０ボルトの電圧で構成されたローレベル信号（グランド（ＧＮＤ）レベルの信号）として、また、「１」が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、コマンド出力バッファ１１０ｃに入力されたコマンドの１バイト分のデータは、ＧＮＤレベルの信号がハイレベル信号として、また、ハイレベル信号がＧＮＤレベルの信号として、表示制御基板１７０に伝送されることとなる。更に、Ｄ−ＳＴＢ信号が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、ＳＴＢ信号出力バッファ１１２に入力されたＤ−ＳＴＢ信号は、略０ボルトの電圧で構成されたローレベル信号（ＧＮＤレベルの信号）として、表示制御基板１７０に伝送されることとなる。なお、コマンド出力バッファ１１０ｃは、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【０１０３】
そして、表示制御基板１７０に伝送されたコマンドの１バイト分のデータは、コマンド入力バッファ１８８を介して、表示制御ＣＰＵ１７２に設けられたコマンド入力ポート１９０に入力されるようになっていると共に、表示制御基板１７０に伝送されたＤ−ＳＴＢ信号は、ＳＴＢ信号入力バッファ１８６を介して、ＳＴＢ信号入力ポート１９２のデータ入力端子に入力されるようになっている。そこにおいて、本実施形態では、コマンド入力バッファ１８８は、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されていると共に、ＳＴＢ信号入力バッファ１８６は、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されている。即ち、本実施形態では、コマンド出力バッファ１１０ｃの各データ出力端子から出力されてコマンド入力バッファ１８８に入力される各信号は、反転された状態でコマンド入力バッファ１８８から出力されるようになっており、また、ＳＴＢ信号出力バッファ１２０から出力されてＳＴＢ信号入力バッファ１８６に入力される信号は、反転された状態でＳＴＢ信号入力バッファ１８６から出力されるようになっている。従って、コマンド出力バッファ１１０ｃを介して表示制御基板１７０に伝送されてきたコマンドの１バイト分のデータは、コマンド入力バッファ１８８に入力されると、ハイレベル信号がＧＮＤレベルの信号として、また、ＧＮＤレベルの信号がハイレベル信号として、表示制御ＣＰＵ１７２に設けられたコマンド入力ポート１９０に入力されるようになっている。更に、ＳＴＢ信号出力バッファ１１２を介して、ＧＮＤレベルの信号として表示制御基板１７０に伝送されてきたＤ−ＳＴＢ信号は、ＳＴＢ信号入力バッファ１８６に入力されると、ハイレベル信号として、表示制御ＣＰＵ１７２に設けられたＳＴＢ信号入力ポート１９２のデータ入力端子に入力されるようになっている。なお、コマンド入力バッファ１８８およびＳＴＢ信号入力バッファ１８６は、それぞれ、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【０１０４】
すなわち、本実施形態では、コマンド出力バッファ１１０ｃによって反転された信号がコマンド入力バッファ１８８によって再び反転されるようになっており、それによって、主制御ＣＰＵ１０６のコマンド出力ポート１１８ｃから出力されるコマンドの１バイト分のデータと表示制御ＣＰＵ１７２のコマンド入力ポート１９０に入力されるコマンドの１バイト分のデータは、同じデータで構成されることとなる。また、ＳＴＢ信号出力バッファ１１２によって反転されたＤ−ＳＴＢ信号は、ＳＴＢ信号入力バッファ１８６によって再び反転されるようになっており、それによって、主制御ＣＰＵ１０６に設けられたＳＴＢ信号出力ポート１２０のｂｉｔ２から出力されるＤ−ＳＴＢ信号と表示制御ＣＰＵ１７２に設けられたＳＴＢ信号入力ポート１９２のデータ入力端子に入力されるＤ−ＳＴＢ信号は、何れも、所定ボルトの電圧で構成された信号となる。
【０１０５】
なお、図面上では明示されていないが、主制御基板１０４から表示制御基板１７０へのコマンドおよびＤ−ＳＴＢ信号の伝送は、主制御基板１０４と表示制御基板１７０を接続する図示しないハーネスを介して行われるようになっており、コマンド出力バッファ１１０ｃおよびＳＴＢ信号出力バッファ１１２は、主制御基板１０４に設けられてハーネスに接続される図示しないコネクタよりも主制御ＣＰＵ１０６側に設けられていると共に、コマンド入力バッファ１８８およびＳＴＢ信号入力バッファ１８６は、表示制御基板１７０に設けられてハーネスに接続される図示しないコネクタよりも表示制御ＣＰＵ１７２側に設けられている。それによって、主制御ＣＰＵ１０６から出力されたコマンドの１バイト分のデータおよびＬ−ＳＴＢ信号は、ハーネス上を伝送せしめられる際に反転されることとなる。そこにおいて、特に、本実施形態では、表示制御基板１７０において、ハーネスに接続されるコネクタとコマンド入力バッファ１８８との間には、電気部品が設けられておらず、それによって、表示制御基板１７０に伝送されたコマンドの１バイト分のデータは、表示制御基板１７０に設けられた各種電気部品のうちのコマンド入力バッファ１８８に対して、最初に入力されるようになっている。また、表示制御基板１７０において、ハーネスに接続されるコネクタとＳＴＢ信号入力バッファ１８６との間には、電気部品が設けられておらず、それによって、表示制御基板１７０に伝送されたＤ−ＳＴＢ信号は、表示制御基板１７０に設けられた各種電気部品のうちのＳＴＢ信号入力バッファ１８６に対して、最初に入力されるようになっている。
【０１０６】
そして、表示制御ＣＰＵ１７２は、上述の如き伝送経路を介して主制御ＣＰＵ１０６から送信されたＤ−ＳＴＢ信号を一回受信すると、上述の如き伝送経路を介して主制御ＣＰＵ１０６から送信されたコマンドの１バイト分のデータを受信するようになっている。また、表示制御ＣＰＵ１７２は、コマンドの１バイト分のデータを受信する毎に、かかる受信したデータを表示制御用ＲＡＭ１７６の受信コマンド記憶エリアに記憶するようになっている。そして、表示制御ＣＰＵ１７２は、コマンドの２バイト分のデータ、即ち、分割して送信されたコマンドのデータの全てを受信すると、かかるコマンドの２バイト分のデータに基づいて、表示制御用ＲＯＭ１７４に記憶された画像データを取得する。その後、表示制御ＣＰＵ１７２は、取得した画像データをＶＤＰ１７８に出力する。そして、ＶＤＰ１７８は、表示制御ＣＰＵ１７２からの画像データに基づいてキャラクタＲＯＭ１８２から必要な画像データを取り出し、ビデオＲＡＭ１８０を作業エリアとしてキャラクタＲＯＭ１８２から取り出した画像データを編集した後、編集した画像データを画像用出力回路１８４を介して特別図柄表示装置１６、或いは、普通図柄表示装置５２に出力し、それによって、特別図柄表示装置１６、或いは、普通図柄表示装置５２において、編集した画像データに基づく画像が表示される。そこにおいて、主制御ＣＰＵ１０６から送信されたコマンドが特図変動パターン指定コマンドである場合には、表示制御用ＲＡＭ１７６に設けられた選択カウンタのコマンド受信時おけるカウンタ値と受信した特図変動パターン指定コマンドから決定された画像データを取得するようになっている。
【０１０７】
なお、上述の説明から明らかなように、本実施形態では、コマンド出力バッファ１１０ｃによって制御コマンドデータ反転手段が構成されていると共に、コマンド入力バッファ１８８によって制御コマンドデータ再反転手段が構成されている。また、ＳＴＢ信号入力バッファ１８６によってストローブ信号再反転手段が構成されている。更に、本実施形態では、ローレベルから反転されてハイレベルとなった信号の電圧，ハイレベルな状態で出力された信号の電圧，ローレベルに反転された後再びハイレベルとなった信号の電圧は、互いに同じとされていると共に、ハイレベルから反転されてローレベルとなった信号の電圧，ローレベルな状態で出力された信号の電圧，ハイレベルに反転された後再びローレベルとなった信号の電圧は、互いに同じとされている。
【０１０８】
次に、主制御ＣＰＵ１０６から払出制御ＣＰＵ１９６へのコマンドおよびストローブ信号（Ｐ−ＳＴＢ信号）の伝送経路について、図１１に基づいて、説明する。先ず、主制御ＣＰＵ１０６は、コマンド出力ポート１１８ｄからコマンドを出力した後、ＳＴＢ信号出力ポート１２０のｂｉｔ３のデータ出力端子から払出制御ＣＰＵ１９６を割込み状態にして払出制御ＣＰＵ１９６にコマンドを受信せしめるストローブ信号（Ｐ−ＳＴＢ信号）を出力する。特に、本実施形態では、主制御ＣＰＵ１０６は、２バイトのデータで構成されたコマンドを１バイト（８ビット）ずつ２回に分けて出力するようになっていると共に、１バイト（８ビット）のデータをパラレルで出力するようになっている。従って、主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１８ｄは、ｂｉｔ７〜ｂｉｔ０の８つのデータ出力端子を備えた構造とされており、それに伴って、払出制御ＣＰＵ１９６に設けられたコマンド入力ポート２０８は、ｂｉｔ７〜ｂｉｔ０の８つのデータ入力端子を備えた構造とされている。また、Ｐ−ＳＴＢ信号は、１ビットの信号として出力されるようになっている。そして、パラレルに出力されたコマンドの１バイト分のデータは、コマンド出力バッファ１１０ｄを介して、払出制御基板１９４に伝送されると共に、１ビットの信号として出力されたＰ−ＳＴＢ信号は、ＳＴＢ信号出力バッファ１１２を介して、払出制御基板１９４に伝送される。
【０１０９】
そこにおいて、本実施形態では、コマンド出力バッファ１１０ｄは、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されている。即ち、本実施形態では、コマンド出力ポート１１８ｄの各データ出力端子から出力されてコマンド出力バッファ１１０ｄに入力される各信号は、反転された状態でコマンド出力バッファ１１０ｄから出力されるようになっており、また、ＳＴＢ信号出力ポート１２０のｂｉｔ３のデータ出力端子から出力されてＳＴＢ信号出力バッファ１１２に入力される信号は、反転された状態でＳＴＢ信号出力バッファ１１２から出力されるようになっている。従って、コマンドのデータが「０」と「１」の組み合わせで構成されており、「０」が略０ボルトの電圧で構成されたローレベル信号（グランド（ＧＮＤ）レベルの信号）として、また、「１」が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、コマンド出力バッファ１１０ｄに入力されたコマンドの１バイト分のデータは、ＧＮＤレベルの信号がハイレベル信号として、また、ハイレベル信号がＧＮＤレベルの信号として、払出制御基板１９４に伝送されることとなる。更に、Ｐ−ＳＴＢ信号が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、ＳＴＢ信号出力バッファ１１２に入力されたＰ−ＳＴＢ信号は、略０ボルトの電圧で構成されたローレベル信号（ＧＮＤレベルの信号）として、払出制御基板１９４に伝送されることとなる。なお、コマンド出力バッファ１１０ｄは、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【０１１０】
そして、払出制御基板１９４に伝送されたコマンドの１バイト分のデータは、コマンド入力バッファ２０２を介して、払出制御ＣＰＵ１９６に設けられたコマンド入力ポート２０８に入力されるようになっていると共に、払出制御基板１９４に伝送されたＰ−ＳＴＢ信号は、ＳＴＢ信号入力バッファ２０４を介して、ＳＴＢ信号入力ポート２１０のデータ入力端子に入力されるようになっている。そこにおいて、本実施形態では、コマンド入力バッファ２０２は、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されていると共に、ＳＴＢ信号入力バッファ２０４は、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されている。即ち、本実施形態では、コマンド出力バッファ１１０ｄから出力されてコマンド入力バッファ２０２に入力される各信号は、反転された状態でコマンド入力バッファ２０２から出力されるようになっており、また、ＳＴＢ信号出力バッファ１１２から出力されてＳＴＢ信号入力バッファ２０４に入力される信号は、反転された状態でＳＴＢ信号入力バッファ２０４から出力されるようになっている。従って、コマンド出力バッファ１１０ｄを介して払出制御基板１９４に伝送されてきたコマンドの１バイト分のデータは、コマンド入力バッファ２０２に入力されると、ハイレベル信号がＧＮＤレベルの信号として、また、ＧＮＤレベルの信号がハイレベル信号として、払出制御ＣＰＵ１９６に設けられたコマンド入力ポート２０８に入力されるようになっている。更に、ＳＴＢ信号出力バッファ１１２を介して、ＧＮＤレベルの信号として払出制御基板１９４に伝送されてきたＰ−ＳＴＢ信号は、ＳＴＢ信号入力バッファ２０４に入力されると、ハイレベル信号として、払出制御ＣＰＵ１９６に設けられたＳＴＢ信号入力ポート２１０のデータ入力端子に入力されるようになっている。なお、コマンド入力バッファ２０２およびＳＴＢ信号入力バッファ２０４は、それぞれ、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【０１１１】
すなわち、本実施形態では、コマンド出力バッファ１１０ｄによって反転された信号がコマンド入力バッファ２０２によって再び反転されるようになっており、それによって、主制御ＣＰＵ１０６のコマンド出力ポート１１８ｄから出力されるコマンドの１バイト分のデータと払出制御ＣＰＵ１９６のコマンド入力ポート２０８に入力されるコマンドの１バイト分のデータは、同じデータで構成されることとなる。また、ＳＴＢ信号出力バッファ１１２によって反転されたＰ−ＳＴＢ信号は、ＳＴＢ信号入力バッファ２０４によって再び反転されるようになっており、それによって、主制御ＣＰＵ１０６に設けられたＳＴＢ信号出力ポート１２０のｂｉｔ３のデータ出力端子から出力されるＰ−ＳＴＢ信号と払出制御ＣＰＵ１９６に設けられたＳＴＢ信号入力ポート２１０のデータ入力端子に入力されるＰ−ＳＴＢ信号は、何れも、所定ボルトの電圧で構成された信号となる。
【０１１２】
なお、図面上では明示されていないが、主制御基板１０４から払出制御基板１９４へのコマンドおよびＰ−ＳＴＢ信号の伝送は、主制御基板１０４と払出制御基板１９４を接続する図示しないハーネスを介して行われるようになっており、コマンド出力バッファ１１０ｄおよびＳＴＢ信号出力バッファ１１２は、主制御基板１０４に設けられてハーネスに接続される図示しないコネクタよりも主制御ＣＰＵ１０６側に設けられていると共に、コマンド入力バッファ２０２およびＳＴＢ信号入力バッファ２０４は、払出制御基板１９４に設けられてハーネスに接続される図示しないコネクタよりも払出制御ＣＰＵ１９６側に設けられている。それによって、主制御ＣＰＵ１０６から出力されたコマンドの１バイト分のデータおよびＰ−ＳＴＢ信号は、ハーネス上を伝送せしめられる際に反転されることとなる。そこにおいて、特に、本実施形態では、払出制御基板１９４において、ハーネスに接続されるコネクタとコマンド入力バッファ２０２との間には、電気部品が設けられておらず、それによって、払出制御基板１９４に伝送されたコマンドの１バイト分のデータは、払出制御基板１９４に設けられた各種電気部品のうちのコマンド入力バッファ２０２に対して、最初に入力されるようになっている。また、払出制御基板１９４において、ハーネスに接続されるコネクタとＳＴＢ信号入力バッファ２０４との間には、電気部品が設けられておらず、それによって、払出制御基板１９４に伝送されたＰ−ＳＴＢ信号は、払出制御基板１９４に設けられた各種電気部品のうちのＳＴＢ信号入力バッファ２０４に対して、最初に入力されるようになっている。
【０１１３】
そして、払出制御ＣＰＵ１９６は、上述の如き伝送経路を介して主制御ＣＰＵ１０６から送信されたＰ−ＳＴＢ信号を一回受信すると、上述の如き伝送経路を介して主制御ＣＰＵ１０６から送信されたコマンドの１バイト分のデータを受信するようになっている。また、払出制御ＣＰＵ１９６は、コマンドの１バイト分のデータを受信する毎に、かかる受信したデータを払出制御用ＲＡＭ２００の受信コマンド記憶エリアに記憶するようになっている。そして、払出制御ＣＰＵ１９６は、コマンドの２バイト分のデータ、即ち、分割して送信されたコマンドのデータの全てを受信すると、かかるコマンドの２バイト分のデータに基づいて、払出制御用ＲＯＭ１９８に記憶された賞球払出データを取得する。その後、払出制御ＣＰＵ１９６は、取得した賞球払出データを払出用出力回路２０６に出力することによって、賞球払出装置９８を作動せしめ、賞球を払い出すようになっている。
【０１１４】
なお、上述の説明から明らかなように、本実施形態では、コマンド出力バッファ１１０ｄによって制御コマンドデータ反転手段が構成されていると共に、コマンド入力バッファ２０２によって制御コマンドデータ再反転手段が構成されている。また、ＳＴＢ信号入力バッファ２０４によってストローブ信号再反転手段が構成されている。更に、本実施形態では、ローレベルから反転されてハイレベルとなった信号の電圧，ハイレベルな状態で出力された信号の電圧，ローレベルに反転された後再びハイレベルとなった信号の電圧は、互いに同じとされていると共に、ハイレベルから反転されてローレベルとなった信号の電圧，ローレベルな状態で出力された信号の電圧，ハイレベルに反転された後再びローレベルとなった信号の電圧は、互いに同じとされている。
【０１１５】
また、本実施形態では、主制御ＣＰＵ１０６，主制御用ＲＡＭ１２６および主制御用ＲＯＭ１２４によって主制御部が構成されている。更に、音制御ＣＰＵ１３２および音制御用ＲＯＭ１３４を含んでサブ制御部としての音制御部が構成されていると共に、発光制御ＣＰＵ１５０および発光制御用ＲＯＭ１５２を含んでサブ制御部としての発光制御部が構成されている。更にまた、表示制御ＣＰＵ１７２および表示制御用ＲＯＭ１７４を含んでサブ制御部としての表示制御部が構成されていると共に、払出制御ＣＰＵ１９６および払出制御用ＲＯＭ１９８を含んでサブ制御部としての払出制御部が構成されている。
【０１１６】
このような構造とされたパチンコ機１０においては、主制御基板１０４における主制御ＣＰＵ１０６から各サブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）へのコマンド伝送経路上に、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されたコマンド出力バッファ１１０ａ〜ｄ（制御コマンドデータ反転手段）がそれぞれ設けられていることから、図１２に示されているように、制御コマンドデータ反転手段によって、主制御ＣＰＵ１０６が出力したコマンドのデータを構成するハイレベル信号をＧＮＤレベルの信号に反転すると共に、主制御ＣＰＵ１０６が出力したコマンドのデータを構成するＧＮＤレベルの信号をハイレベル信号に反転することで、即ち、主制御ＣＰＵ１０６が出力したハイアクティブな信号をローアクティブな信号に反転せしめることで、主制御ＣＰＵ１０６が出力したコマンドのデータを構成する信号が主制御基板１０４と各サブ制御基板（音制御基板１３０，発光制御基板１４８，表示制御基板１７０，払出制御基板１９４）を電気的に接続するハーネスを介して主制御基板１０４から各サブ制御基板（音制御基板１３０，発光制御基板１４８，表示制御基板１７０，払出制御基板１９４）に伝送される際に、主制御ＣＰＵ１０６が出力したハイレベルの信号に対して、ノイズをのり難くすることが出来るのである。即ち、主制御ＣＰＵ１０６が出力したハイレベル信号は、制御コマンドデータ反転手段によってＧＮＤレベルの信号に反転されていることから、仮にノイズがのったとしても、ノイズがのった信号がＧＮＤ（グランド）とされていることによって、すぐにノイズが消えてしまうのである。
【０１１７】
また、本実施形態では、サブ制御基板（音制御基板１３０，発光制御基板１５０，表示制御基板１７０，払出制御基板１９４）における主制御ＣＰＵ１０６からサブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）へのコマンド伝送経路上に、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを備えたコマンド入力バッファ１３８，１６２，１８８，２０２（制御コマンドデータ再反転手段）が設けられていることから、図１３に示されているように、制御コマンドデータ反転手段によってハイレベルからＧＮＤレベルに反転された信号を再びハイレベル信号に、また、制御コマンドデータ反転手段によってＧＮＤレベルからハイレベルに反転された信号を再びＧＮＤレベル信号に、即ち、制御コマンドデータ反転手段によってローアクティブな信号に反転されたハイアクティブな信号を再びハイアクティブな信号にすることが出来るのである。それによって、制御コマンドデータ反転手段によりＧＮＤレベルからハイレベルに反転された信号にノイズがのった場合であっても、かかるハイレベル信号が制御コマンドデータ再反転手段によって、再びＧＮＤレベルの信号に反転されると、のっていたノイズが消えてしまうこととなり、その結果、主制御ＣＰＵ１０６から出力されたＧＮＤレベルの信号に対してノイズをのり難くすることが出来るのである。
【０１１８】
従って、本実施形態のパチンコ機１０においては、主制御ＣＰＵ１０６が出力したコマンドに対してノイズをのり難くすることが出来るのであり、それによって、パチンコ機１０における遊技動作の安定化を図ることが出来るのである。
【０１１９】
また、本実施形態においては、サブ制御基板（音制御基板１３０，発光制御基板１４８，表示制御基板１７０，払出制御基板１９４）における主制御ＣＰＵ１０６からサブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）へのコマンド伝送経路上に、コマンド入力バッファ１３８，１６２，１８８，２０２が設けられていることから、コマンド出力バッファ１１０ａ〜ｄによって反転されたコマンドのデータを構成する信号を主制御ＣＰＵ１０６が送信した状態に戻すことが出来るのであり、それによって、主制御ＣＰＵ１０６が送信した状態のコマンドのデータをサブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）に伝送することが出来るのである。
【０１２０】
従って、本実施形態においては、例えば、サブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）が、反転したデータを構成する信号を主制御ＣＰＵ１０６が送信した状態に戻す必要がなくなるのであり、それによって、サブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）の処理負担を軽減することが出来るのである。また、本実施形態において、サブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）は、データを構成する信号が反転した状態のコマンドに基づいて作動部（スピーカ１８，各種ＬＥＤおよび枠エラー表示ＬＥＤ，特別図柄表示装置１６および普通図柄表示装置５２，賞球払出装置９８）を作動制御する必要が無いことから、サブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）の制御プログラムを作成する場合において、サブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）が作動部（スピーカ１８，各種ＬＥＤおよび枠エラー表示ＬＥＤ，特別図柄表示装置１６および普通図柄表示装置５２，賞球払出装置９８）を作動制御する根拠となるコマンドのデータを、主制御ＣＰＵ１０６が送信するコマンドのデータと同じにすることが可能となり、それによって、サブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）がデータを構成する信号が反転したコマンドに基づいて作動部（スピーカ１８，各種ＬＥＤおよび枠エラー表示ＬＥＤ，特別図柄表示装置１６および普通図柄表示装置５２，賞球払出装置９８）を作動制御する場合に比して、サブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）の制御プログラムの作成を容易にすることが出来る。
【０１２１】
また、本実施形態では、主制御基板１０４における主制御ＣＰＵ１０６から各サブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）へのＳＴＢ信号の伝送経路上に主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されたＳＴＢ信号出力バッファ１１２が設けられていることから、図１４に示されているように、主制御ＣＰＵから出力されたハイレベル信号をＧＮＤレベルの信号に反転してからサブ制御基板（音制御基板１３０，発光制御基板１４８，表示制御基板１７０，払出制御基板１９４）に出力することが出来ると共に、サブ制御基板（音制御基板１３０，発光制御基板１４８，表示制御基板１７０，払出制御基板１９４）における主制御ＣＰＵ１０６からサブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）へのＳＴＢ信号の伝送経路上に主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されたＳＴＢ信号入力バッファ１４０，１６４，１８６，２０４が設けられていることから、図１５に示されているように、ＳＴＢ信号入力バッファによってハイレベルからＧＮＤレベルに反転された信号を再びハイレベル信号にしてサブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）に出力することが出来るのであり、それによって、ＳＴＢ信号が主制御基板１０４からサブ制御基板（音制御基板１３０，発光制御基板１４８，表示制御基板１７０，払出制御基板１９４）に伝送される際にノイズの影響を受け難くすることが出来ると共に、サブ制御ＣＰＵ（音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０，表示制御ＣＰＵ１７２，払出制御ＣＰＵ１９６）によるコマンド受信の安定化を図ることが出来るのである。
【０１２２】
続いて、本発明の第二の実施形態について説明する。本発明の第二の実施形態は、前記第一の実施形態に比して、回路構成が異なっている。なお、以下の説明において、第一の実施形態と同様な構造とされた部材および部位については、図中に、第一の実施形態と同一の符号を付すことにより、それらの詳細な説明を省略する。
【０１２３】
図１６乃至図１９には、第二の実施形態のパチンコ機の回路構成が示されており、図１６には、主制御基板２１２の回路構成が示されている。前記第一の実施形態では、主制御基板（１０４）には、４つのコマンド出力バッファ１１０ａ〜ｄが実装されていたが、本実施形態の主制御基板２１２には、二つのコマンド出力バッファ２１４ａ，ｂが実装されている。コマンド出力バッファ２１４ａは、主制御基板２１２に形成されたプリント配線で主制御ＣＰＵ１０６に設けられたコマンド出力ポート２１６ａに接続されていると共に、コマンド出力バッファ２１４ｂは、主制御基板２１２に形成されたプリント配線で主制御ＣＰＵ１０６に設けられたコマンド出力ポート２１６ｂに接続されている。そこにおいて、図１６では、コマンド出力ポート２１６ａ，ｂは、それぞれ、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図１６では、コマンド出力バッファ２１４ａ，ｂは、それぞれ、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。
【０１２４】
図１７には、第一のサブ制御基板２１８の回路構成が示されている。第一のサブ制御基板２１８には、主制御ＣＰＵ１０６からのコマンドに基づいてスピーカ１８の鳴動制御並びに各種ＬＥＤの点灯，点滅および消灯を制御する音／発光制御ＣＰＵ２２０，音／発光制御ＣＰＵ２２０が主制御ＣＰＵ１０６からのコマンドおよび後述する第二のサブ制御基板２４６に実装された表示制御ＣＰＵ１７２からのステータスを処理するための制御プログラム等が記憶された通信制御用ＲＯＭ２２２，音／発光制御ＣＰＵ２２０がスピーカ１８を鳴動制御する際の制御プログラムや効果音データ等が記憶された音制御用ＲＯＭ１３４，処理データの書込みおよび読み出しを行うためのＲＡＭ２２４，コマンド入力バッファ２２６，ＳＴＢ信号入力バッファ２２８，スピーカ用出力回路１４２，音／発光制御ＣＰＵ２２０が各種ＬＥＤの点灯等を制御する際の制御プログラムや各種ＬＥＤの発光パターンデータ等が記憶された発光制御用ＲＯＭ１５２，ＬＥＤ用出力回路１５６，枠エラー表示ＬＥＤ１５８，枠エラー表示ＬＥＤ用出力回路１６０，コマンド出力バッファ２３０，ステータス入力バッファ２３２，ＳＴＢ信号バッファ２３４等が実装されている。
【０１２５】
そして、ＲＡＭ２２４，通信制御用ＲＯＭ２２２，発光制御用ＲＯＭ１５２，音制御用ＲＯＭ１３４．スピーカ用出力回路１４２，ＬＥＤ用出力回路１５６，枠エラー表示ＬＥＤ用出力回路１６０が、第一のサブ制御基板２１８に形成されたプリント配線で音／発光制御ＣＰＵ２２０に接続されている。
【０１２６】
コマンド入力バッファ２２６は、第一のサブ制御基板２１８に形成されたプリント配線で音／発光制御ＣＰＵ２２０に設けられたコマンド入力ポート２３６に接続されている。そこにおいて、図１７では、コマンド入力ポート２３６は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図１７では、コマンド入力バッファ２２６は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。ＳＴＢ信号入力バッファ２２８は、第一のサブ制御基板２１８に形成されたプリント配線で音／発光制御ＣＰＵ２２０に設けられたＳＴＢ信号入力ポート２３８に接続されている。コマンド入力バッファ２２６とコマンド出力バッファ２１４ａ，ＳＴＢ信号入力バッファ２２８とＳＴＢ信号出力バッファ１１２は、それぞれ、ハーネスを介して、接続されている。それによって、主制御ＣＰＵ１０６から音／発光制御ＣＰＵ２２０へのコマンド送信が出来るのである。
【０１２７】
また、枠エラー表示ＬＥＤ用出力回路１６０は、第一のサブ制御基板２１８に形成されたプリント配線で枠エラー表示ＬＥＤ１５８に接続されている。スピーカ用出力回路１４２には、スピーカ１８が接続されていると共に、ＬＥＤ用出力回路１５６には、各種ＬＥＤが接続されている。
【０１２８】
さらに、コマンド出力バッファ２３０は、第一のサブ制御基板２１８に形成されたプリント配線で音／発光制御ＣＰＵ２２０に設けられたコマンド出力ポート２４０に接続されている。そこにおいて、図１７では、コマンド出力ポート２４０は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図１７では、コマンド出力バッファ２３０は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。ステータス入力バッファ２３２は、第一のサブ制御基板２１８に形成されたプリント配線で音／発光制御ＣＰＵ２２０に設けられたステータス入力ポート２４２に接続されている。そこにおいて、図１７では、ステータス入力ポート２４２は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図１７では、ステータス入力バッファ２３２は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。ＳＴＢ信号バッファ２３４は、第一のサブ制御基板２１８に形成されたプリント配線によって音／発光制御ＣＰＵ２２０に設けられたＳＴＢ信号ポート２４４に接続されている。
【０１２９】
ＲＡＭ２２４には、発光パターン選択カウンタが設けられている。発光パターン選択カウンタは、「０」から上限値まで加算された後、再び「０」に戻って加算されるものである。
【０１３０】
更にまた、図１８には、第二のサブ制御基板２４６の回路構成が示されている。第二のサブ制御基板２４６には、音／発光制御ＣＰＵ２２０が送信する主制御ＣＰＵ１０６からのコマンドに基づいて表示制御を行うために必要な制御データを生成してＶＤＰ１７８に出力する表示制御ＣＰＵ１７２，表示制御用ＲＯＭ１７４，表示制御用ＲＡＭ１７６，ＶＤＰ１７８，ビデオＲＡＭ１８０，キャラクタＲＯＭ１８２，画像用出力回路１８４，ステータス出力バッファ２４８，ＳＴＢ信号バッファ２５０，コマンド入力バッファ２５２等が実装されている。
【０１３１】
そして、表示制御用ＲＡＭ１７６，表示制御用ＲＯＭ１７４およびＶＤＰ１７８は、第二のサブ制御基板２４６に形成されたプリント配線で表示制御ＣＰＵ１７２に接続されている。ステータス出力バッファ２４８は、第二のサブ制御基板２４６に形成されたプリント配線で表示制御ＣＰＵ１７２に設けられたステータス出力ポート２５４に接続されている。そこにおいて、図１８では、ステータス出力ポート２５４は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図１８では、ステータス出力バッファ２４８は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。コマンド入力バッファ２５２は、第二のサブ制御基板２４６に形成されたプリント配線で表示制御ＣＰＵ１７２に設けられたコマンド入力ポート２５６に接続されている。そこにおいて、図１８では、コマンド入力ポート２５６は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図１８では、コマンド入力バッファ２５２は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。ＳＴＢ信号バッファ２５０は、第二のサブ制御基板２４６に形成されたプリント配線によって表示制御ＣＰＵ１７２に設けられたＳＴＢ信号ポート２５８に接続されている。ステータス出力バッファ２４８とステータス入力バッファ２３２，ＳＴＢ信号バッファ２５０とＳＴＢ信号バッファ２３４，コマンド入力バッファ２５２とコマンド出力バッファ２３０は、それぞれ、ハーネスを介して、接続されている。それによって、音／発光制御ＣＰＵ２２０から表示制御ＣＰＵ１７２へコマンドおよびＳＴＢ信号が送信出来るのであり、また、表示制御ＣＰＵ１７２から音／発光制御ＣＰＵ２２０へステータスおよびＳＴＢ信号が送信出来るのである。また、ビデオＲＡＭ１８０，キャラクタＲＯＭ１８２および画像用出力回路１８４は第二のサブ制御基板２４６に形成されたプリント配線でＶＤＰ１７８に接続されている。更に、画像用出力回路１８４には、特別図柄表示装置１６および普通図柄表示装置５２が接続されている。
【０１３２】
図１９には、払出制御基板２６０の回路構成が示されている。払出制御基板２６０には、払出制御ＣＰＵ１９６，払出制御用ＲＯＭ１９８，払出制御用ＲＡＭ２００，コマンド入力バッファ２６２，ＳＴＢ信号入力バッファ２６４，払出用出力回路２０６等が実装されている。
【０１３３】
そして、払出制御用ＲＡＭ２００，払出制御用ＲＯＭ１９８．払出用出力回路２０６が、払出制御基板２６０に形成されたプリント配線で払出制御ＣＰＵ１９６に接続されている。また、払出用出力回路２０６には、賞球払出装置９８が接続されている。更に、コマンド入力バッファ２６２は、払出制御基板２６０に形成されたプリント配線で払出制御ＣＰＵ１９６に設けられたコマンド入力ポート２６６に接続されている。そこにおいて、図１９では、コマンド入力ポート２６６は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図１９では、コマンド入力バッファ２６２は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。更にまた、ＳＴＢ信号入力バッファ２６４は、払出制御基板２６０に形成されたプリント配線で払出制御ＣＰＵ１９６に設けられたＳＴＢ信号入力ポート２６８に接続されている。そして、コマンド入力バッフ２６２とコマンド出力バッファ２１４ｂ，ＳＴＢ信号入力バッファ２６４とＳＴＢ信号出力バッファ１１２は、それぞれ、ハーネスを介して接続されている。それによって、主制御ＣＰＵ１０６から払出制御ＣＰＵ１９６にコマンドおよびＳＴＢ信号が送信できるのである。
【０１３４】
このような構造とされたパチンコ機は、主制御ＣＰＵ１０６が、音／発光制御ＣＰＵ２２０および払出制御ＣＰＵ１９６に対して、遊技状況に応じた様々なコマンドを送信するようになっており、主制御ＣＰＵ１０６から送信されるコマンドは、何れも、２バイト（１６ビット）のデータで構成されている。
【０１３５】
続いて、主制御ＣＰＵ１０６から音／発光制御ＣＰＵ２０２へのコマンドおよびストローブ信号（ＳＴＢ信号）の伝送経路について、図２０に基づいて、説明する。先ず、主制御ＣＰＵ１０６は、コマンド出力ポート２１６ａからコマンドを出力した後、ＳＴＢ信号出力ポート１２０のｂｉｔ０のデータ出力端子から音／発光制御ＣＰＵ２２０を割込み状態にして音／発光制御ＣＰＵ２２０にコマンドを受信せしめるストローブ信号（ＳＴＢ信号）を出力する。特に、本実施形態では、主制御ＣＰＵ１０６は、２バイト（１６ビット）のデータで構成されたコマンドを一度にパラレルで出力するようになっている。従って、主制御ＣＰＵ１０６に設けられたコマンド出力ポート２１６ａは、二つのポート２７０ａ，ｂによって構成されており、それら二つのポート２７０ａ，ｂは、それぞれ、８つのデータ出力端子を備えた構造とされている。なお、２バイトのデータで構成されたコマンドを一度にパラレルで出力する方法としては、例えば、主制御ＣＰＵ１０６内に設けられて、且つ、ポート２７０ａに接続されている図示しないポートにコマンドの上位１バイトのデータを出力した後、ポート２７０ａにかかる上位１バイトのデータを出力すると共に、ポート２７０ｂにコマンドの下位１バイトのデータを出力する方法等によって、有利に実現できる。また、コマンド出力ポート２１６ａが二つのポート２７０ａ，ｂで構成されていることに伴って、音／発光制御ＣＰＵ２２０に設けられたコマンド入力ポート２３６は、二つのポート２７６ａ，ｂによって構成されており、それら二つのポート２７６ａ，ｂは、それぞれ、８つのデータ入力端子を備えた構造とされている。また、ＳＴＢ信号は、１ビットの信号として、コマンドの２バイトのデータを送信する際に、一回だけ出力されるようになっている。そして、パラレルに出力されたコマンドのデータは、二つのバッファ２７２ａ，ｂで構成されたコマンド出力バッファ２１４ａを介して、第一のサブ制御基板２１８に伝送されると共に、１ビットの信号として出力されたＳＴＢ信号は、ＳＴＢ信号出力バッファ１１２を介して、第一のサブ制御基板２１８に伝送される。
【０１３６】
そこにおいて、本実施形態では、コマンド出力バッファ２１４ａを構成する二つのバッファ２７２ａ，ｂは、それぞれ、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されている。即ち、本実施形態では、各ポート２７０の各データ出力端子から出力されて各バッファ２７２に入力される各信号は、反転された状態で各バッファ２７２から出力されるようになっており、また、ＳＴＢ信号出力ポート１２０のｂｉｔ０のデータ出力端子から出力されてＳＴＢ信号出力バッファ１１２に入力される信号は、反転された状態でＳＴＢ信号出力バッファ１１２から出力されるようになっている。従って、コマンドのデータが「０」と「１」の組み合わせで構成されており、「０」が略０ボルトの電圧で構成されたローレベル信号（グランド（ＧＮＤ）レベルの信号）として、また、「１」が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、コマンド出力バッファ２１４ａを構成する各バッファ２７２ａ，ｂに入力されたコマンドのデータは、ＧＮＤレベルの信号がハイレベル信号として、また、ハイレベル信号がＧＮＤレベルの信号として、第一のサブ制御基板２１８に伝送されることとなる。更に、ＳＴＢ信号が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、ＳＴＢ信号出力バッファ１１２に入力されたＳＴＢ信号は、略０ボルトの電圧で構成されたローレベル信号（ＧＮＤレベルの信号）として、第一のサブ制御基板２１８に伝送されることとなる。なお、コマンド出力バッファ２１４ａを構成する各バッファ２７２は、それぞれ、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【０１３７】
そして、第一のサブ制御基板２１８に伝送されたコマンドのデータは、二つのバッファ２７４ａ，ｂによって構成されたコマンド入力バッファ２２６を介して、音／発光制御ＣＰＵ２２０に設けられたコマンド入力ポート２３６（二つのポート２７６ａ，ｂ）に入力されるようになっていると共に、第一のサブ制御基板２１８に伝送されたＳＴＢ信号は、ＳＴＢ信号入力バッファ２２８を介して、ＳＴＢ信号入力ポート２３８のデータ入力端子に入力されるようになっている。そこにおいて、本実施形態では、コマンド入力バッファ２２６を構成する二つのバッファ２７４ａ，ｂは、それぞれ、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されていると共に、ＳＴＢ信号入力バッファ２２８は、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されている。即ち、本実施形態では、各バッファ２７２から出力されて各バッファ２７４に入力される各信号は、反転された状態で各バッファ２７４から出力されるようになっており、また、ＳＴＢ信号出力バッファ１１２から出力されてＳＴＢ信号入力バッファ２２８に入力される信号は、反転された状態でＳＴＢ信号入力バッファ２２８から出力されるようになっている。従って、コマンド出力バッファ２１４ａ（二つのバッファ２７２ａ，ｂ）を介して第一のサブ制御基板２１８に伝送されてきたコマンドのデータは、コマンド入力バッファ２２６（二つのバッファ２７４ａ，ｂ）に入力されると、ハイレベル信号がＧＮＤレベルの信号として、また、ＧＮＤレベル信号がハイレベル信号として、音／発光制御ＣＰＵ２２０に設けられたコマンド入力ポート２３６に入力されるようになっている。更に、ＳＴＢ信号出力バッファ１１２を介して、ＧＮＤレベルの信号として第一のサブ制御基板２１８に伝送されてきたＳＴＢ信号は、ＳＴＢ信号入力バッファ２２８に入力されると、ハイレベル信号として、音／発光制御ＣＰＵ２０２に設けられたＳＴＢ信号入力ポート２３８のデータ入力端子に入力されるようになっている。なお、コマンド入力バッファ２２６を構成する各バッファ２７４およびＳＴＢ信号入力バッファ２２８は、それぞれ、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【０１３８】
すなわち、本実施形態では、コマンド出力バッファ２１４ａを構成する二つのバッファ２７２ａ，ｂによって反転された信号がコマンド入力バッファ２２６を構成する二つのバッファ２７４ａ，ｂによって再び反転されるようになっており、それによって、主制御ＣＰＵ１０６のコマンド出力ポート２１６ａ（二つのポート２７０ａ，ｂ）から出力されるコマンドのデータと音／発光制御ＣＰＵ２２０のコマンド入力ポート２３６（二つのポート２７６ａ，ｂ）に入力されるコマンドのデータは、同じデータで構成されることとなる。また、ＳＴＢ信号出力バッファ１１２によって反転されたＳＴＢ信号は、ＳＴＢ信号入力バッファ２２８によって再び反転されるようになっており、それによって、主制御ＣＰＵ１０６に設けられたＳＴＢ信号出力ポート１２０のｂｉｔ０のデータ出力端子から出力されるＳＴＢ信号と音／発光制御ＣＰＵ２２０に設けられたＳＴＢ信号入力ポート２３８のデータ入力端子に入力されるＳＴＢ信号は、何れも、所定ボルトの電圧で構成された信号となる。
【０１３９】
なお、図面上では明示されていないが、主制御基板１０４から第一のサブ制御基板２１８へのコマンドおよびＳＴＢ信号の伝送は、主制御基板１０４と第一のサブ制御基板２１８を接続する図示しないハーネスを介して行われるようになっており、コマンド出力バッファ２１４ａ（二つのバッファ２７２ａ，ｂ）およびＳＴＢ信号出力バッファ１１２は、主制御基板１０４に設けられてハーネスに接続される図示しないコネクタよりも主制御ＣＰＵ１０６側に設けられていると共に、コマンド入力バッファ２２６（二つのバッファ２７４ａ，ｂ）およびＳＴＢ信号入力バッファ２２８は、第一のサブ制御基板２１８に設けられてハーネスに接続される図示しないコネクタよりも音／発光制御ＣＰＵ２２０側に設けられている。それによって、主制御ＣＰＵ１０６から出力されたコマンドのデータおよびＳＴＢ信号は、ハーネス上を伝送せしめられる際に反転されることとなる。そこにおいて、特に、本実施形態では、第一のサブ制御基板２１８において、ハーネスに接続されるコネクタとコマンド入力バッファ２２６（二つのバッファ２７４ａ，ｂ）との間には、電気部品が設けられておらず、それによって、第一のサブ制御基板２１８に伝送されたコマンドのデータは、第一のサブ制御基板２１８に設けられた各種電気部品のうちのコマンド入力バッファ２２６（二つのバッファ２７４ａ，ｂ）に対して、最初に入力されるようになっている。また、第一のサブ制御基板２１８において、ハーネスに接続されるコネクタとＳＴＢ信号入力バッファ２２８との間には、電気部品が設けられておらず、それによって、第一のサブ制御基板２１８に伝送されたＳＴＢ信号は、第一のサブ制御基板２１８に設けられた各種電気部品のうちのＳＴＢ信号入力バッファ２２８に対して、最初に入力されるようになっている。
【０１４０】
さらに、上述の説明から明らかなように、本実施形態では、コマンド出力バッファ２１４ａ（二つのバッファ２７２ａ，ｂ）によって制御コマンドデータ反転手段が構成されていると共に、コマンド入力バッファ２２６（二つのバッファ２７４ａ，ｂ）によって制御コマンドデータ再反転手段が構成されている。また、ＳＴＢ信号出力バッファ１１２によってストローブ信号反転手段が構成されていると共に、ＳＴＢ信号入力バッファ２２８によってストローブ信号再反転手段が構成されている。更に、本実施形態では、ローレベルから反転されてハイレベルとなった信号の電圧，ハイレベルな状態で出力された信号の電圧，ローレベルに反転された後再びハイレベルとなった信号の電圧は、互いに同じとされていると共に、ハイレベルから反転されてローレベルとなった信号の電圧，ローレベルな状態で出力された信号の電圧，ハイレベルに反転された後再びローレベルとなった信号の電圧は、互いに同じとされている。
【０１４１】
そして、音／発光制御ＣＰＵ２２０は、上述の如き伝送経路を介して主制御ＣＰＵ１０６から送信されたＳＴＢ信号を受信すると、上述の如き伝送経路を介して主制御ＣＰＵ１０６から送信されたコマンドを受信するようになっている。また、音／発光制御ＣＰＵ２２０は、受信したコマンドをＲＡＭ２２４の受信コマンド記憶エリアに記憶した後、コマンドデータの特定ビット等を利用して付された宛先識別情報に基づいて、受信したコマンドの制御内容を確認する宛先判定処理を行う。
【０１４２】
受信したコマンドが、例えば、特図記憶表示ＬＥＤ５８ａ〜ｄの点灯および消灯を行うコマンド等のように、発光制御のみに関するものである場合には、音／発光制御ＣＰＵ２２０は、受信したコマンドに基づいて、発光制御用ＲＯＭ１５２に記憶された発光データを取得する。その後、音／発光制御ＣＰＵ２２０は、取得した発光データをＬＥＤ用出力回路１５６や枠エラー表示ＬＥＤ用出力回路１６０に出力することによって、各種ＬＥＤの点灯，点滅および消灯が行われるようになっている。
【０１４３】
受信したコマンドが、例えば、特別図柄表示装置１６において特別図柄の変動が停止し待機中であることを示すコマンド等のように、音制御と発光制御に関するコマンドであると判定した場合には、音／発光制御ＣＰＵ２２０は、受信したコマンドに基づいて、音制御用ＲＯＭ１３４に記憶された効果音データを取得すると共に、発光制御用ＲＯＭ１５２に記憶された発光データを取得する。そして、音／発光制御ＣＰＵ２２０は、効果音データと発光データの両方を取得したことを確認した後、取得した効果音データをスピーカ用出力回路１４２に出力すると共に、取得した発光データをＬＥＤ用出力回路１５６や枠エラー表示ＬＥＤ用出力回路１６０に出力する。それによって、スピーカ１８の鳴動制御および受信したコマンドに関するＬＥＤの点灯，点滅および消灯を略同時に行うことが出来るのである。
【０１４４】
受信したコマンドが、例えば、特別図柄表示装置１６において特別図柄の変動を開始せしめるコマンド等のように、音制御と発光制御と表示制御に関するコマンドであると判定した場合には、音／発光制御ＣＰＵ２２０は、受信したコマンドに基づいて、音制御用ＲＯＭ１３４に記憶された効果音データを取得すると共に、発光制御用ＲＯＭ１５２に記憶された発光データを取得し、更に、受信したコマンドをコマンド出力ポート２４０から表示制御ＣＰＵ１７２に送信する。
【０１４５】
受信したコマンドが、例えば、普通図柄表示装置５２において普通図柄の変動を開始せしめるコマンド等のように、表示制御のみに関するものであると判定した場合には、音／発光制御ＣＰＵ２２０は、受信したコマンドをコマンド出力ポート２４０から表示制御ＣＰＵ１７２に送信する。
【０１４６】
そこにおいて、音／発光制御ＣＰＵ２２０から表示制御ＣＰＵ１７２に送信されるコマンドは、２バイトのデータで構成されている。また、受信したコマンドではなく、受信したコマンドに読み替えや複製等の何等かの処理を施したコマンドを、表示制御ＣＰＵ１７２に送信することも可能である。なお、上述の説明から明らかなように、本実施形態では、受信したコマンドによってサブ制御コマンドが構成されている。
【０１４７】
続いて、音／発光制御ＣＰＵ２２０から表示制御ＣＰＵ１７２へのコマンドおよびストローブ信号（ＳＴＢ信号）の伝送経路について、図２１に基づいて、説明する。先ず、音／発光制御ＣＰＵ２２０は、コマンド出力ポート２４０からコマンドを出力した後、ＳＴＢ信号ポート２４４のデータ出力端子から表示制御ＣＰＵ１７２を割込み状態にして表示制御ＣＰＵ１７２にコマンドを受信せしめるストローブ信号（ＳＴＢ信号）を出力する。特に、本実施形態では、音／発光制御ＣＰＵ２２０は、２バイト（１６ビット）のデータで構成されたコマンドを一度にパラレルで出力するようになっている。従って、音／発光制御ＣＰＵ２２０に設けられたコマンド出力ポート２４０は、二つのポート２７８ａ，ｂによって構成されており、それら二つのポート２７８ａ，ｂは、それぞれ、８つのデータ出力端子を備えた構造とされている。また、コマンド出力ポート２４０が二つのポート２７８ａ，ｂで構成されていることに伴って、表示制御ＣＰＵ１７２に設けられたコマンド入力ポート２５６は、二つのポート２８４ａ，ｂによって構成されており、それら二つのポート２８４ａ，ｂは、それぞれ、８つのデータ入力端子を備えた構造とされている。また、ＳＴＢ信号は、１ビットの信号として、コマンドの２バイトのデータを送信する際に、一回だけ出力されるようになっている。そして、パラレルに出力されたコマンドのデータは、二つのバッファ２８０ａ，ｂによって構成されたコマンド出力バッファ２３０を介して、第二のサブ制御基板２４６に伝送されると共に、１ビットの信号として出力されたＳＴＢ信号は、ＳＴＢ信号バッファ２３４を介して、第二のサブ制御基板２４６に伝送される。
【０１４８】
そこにおいて、本実施形態では、コマンド出力バッファ２３０を構成する二つのバッファ２８０ａ，ｂは、それぞれ、音／発光制御ＣＰＵ２２０から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されていると共に、ＳＴＢ信号バッファ２３４は、音／発光制御ＣＰＵ２２０側から入力された信号の状態を反転して出力する機能を有するインバータＩＣおよび表示制御ＣＰＵ１７２側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されている。即ち、本実施形態では、各ポート２７８の各データ出力端子から出力されて各バッファ２８０に入力される各信号は、反転された状態で各バッファ２８０から出力されるようになっており、また、ＳＴＢ信号ポート２４４のデータ出力端子から出力されてＳＴＢ信号バッファ２３４に入力される信号は、反転された状態でＳＴＢ信号バッファ２３４から出力されるようになっている。従って、コマンドのデータが「０」と「１」の組み合わせで構成されており、「０」が略０ボルトの電圧で構成されたローレベル信号（グランド（ＧＮＤ）レベルの信号）として、また、「１」が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、コマンド出力バッファ２３０を構成する各バッファ２８０ａ，ｂに入力されたコマンドのデータは、ＧＮＤレベルの信号がハイレベル信号として、また、ハイレベル信号がＧＮＤレベルの信号として、第二のサブ制御基板２４６に伝送されることとなる。更に、ＳＴＢ信号が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、ＳＴＢ信号バッファ２３４に入力されたＳＴＢ信号は、略０ボルトの電圧で構成されたローレベル信号（ＧＮＤレベルの信号）として、第二のサブ制御基板２４６に伝送されることとなる。なお、コマンド出力バッファ２３０を構成する各バッファ２８０およびＳＴＢ信号バッファ２３４は、それぞれ、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【０１４９】
そして、第二のサブ制御基板２４６に伝送されたコマンドのデータは、二つのバッファ２８２ａ，ｂで構成されたコマンド入力バッファ２５２を介して、表示制御ＣＰＵ１７２に設けられたコマンド入力ポート２５６（二つのポート２８４ａ，ｂ）に入力されるようになっていると共に、第二のサブ制御基板２４６に伝送されたＳＴＢ信号は、ＳＴＢ信号バッファ２５０を介して、ＳＴＢ信号ポート２５８のデータ入力端子に入力されるようになっている。そこにおいて、本実施形態では、コマンド入力バッファ２５２を構成する二つのバッファ２８２ａ，ｂは、それぞれ、音／発光制御ＣＰＵ２２０側から入力された信号の状態を反転して出力する機能を備えたインバータＩＣを含んで構成されていると共に、ＳＴＢ信号バッファ２５０は、音／発光制御ＣＰＵ２２０側から入力された信号の状態を反転して出力する機能を備えたインバータＩＣおよび表示制御ＣＰＵ１７２側から入力された信号の状態を反転して出力する機能を備えたインバータＩＣを含んで構成されている。即ち、本実施形態では、各バッファ２８０から出力されて各バッファ２８２に入力される信号は、反転された状態で各バッファ２８２から出力されるようになっており、また、ＳＴＢ信号バッファ２３４から出力されてＳＴＢ信号バッファ２５０に入力される信号は、反転された状態でＳＴＢ信号バッファ２５０から出力されるようになっている。従って、コマンド出力バッファ２３０（二つのバッファ２８０ａ，ｂ）を介して第二のサブ制御基板２４６に伝送されてきたコマンドのデータは、コマンド入力バッファ２５２（二つのバッファ２８２ａ，ｂ）に入力されると、ハイレベル信号がＧＮＤレベルの信号として、また、ＧＮＤレベルの信号がハイレベル信号として、表示制御ＣＰＵ１７２に設けられたコマンド入力ポート２５６（二つのポート２８４ａ，ｂ）に入力されるようになっている。更に、ＳＴＢ信号バッファ２３４を介して、ＧＮＤレベルの信号として第二のサブ制御基板２４６に伝送されてきたＳＴＢ信号は、ＳＴＢ信号バッファ２５０に入力されると、ハイレベル信号として、表示制御ＣＰＵ１７２に設けられたＳＴＢ信号ポート２５８のデータ入力端子に入力されるようになっている。なお、コマンド入力バッファ２５２を構成する各バッファ２８２およびＳＴＢ信号バッファ２５０は、それぞれ、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【０１５０】
すなわち、本実施形態では、コマンド出力バッファ２３０を構成する二つのバッファ２８０ａ，ｂによって反転された信号がコマンド入力バッファ２５２を構成する二つのバッファ２８２ａ，ｂによって再び反転されるようになっており、それによって、音／発光制御ＣＰＵ２２０のコマンド出力ポート２４０（二つのポート２７８ａ，ｂ）から出力されるコマンドのデータと表示制御ＣＰＵ１７２のコマンド入力ポート２５６（二つのポート２８４ａ，ｂ）に入力されるコマンドのデータは、同じデータで構成されることとなる。また、ＳＴＢ信号バッファ２３４によって反転されたＳＴＢ信号は、ＳＴＢ信号バッファ２５０によって再び反転されるようになっており、それによって、音／発光制御ＣＰＵ２２０に設けられたＳＴＢ信号ポート２４４のデータ出力端子から出力されるＳＴＢ信号と表示制御ＣＰＵ１７２に設けられたＳＴＢ信号ポート２５８のデータ入力端子に入力されるＳＴＢ信号は、何れも、所定ボルトの電圧で構成された信号となる。
【０１５１】
なお、図面上では明示されていないが、第一のサブ制御基板２１８から第二のサブ制御基板２４６へのコマンドおよびＳＴＢ信号の伝送は、第一の制御基板２１８と第二のサブ制御基板２４６を接続する図示しないハーネスを介して行われるようになっており、コマンド出力バッファ２３０（二つのバッファ２８０ａ，ｂ）およびＳＴＢ信号バッファ２３４は、第一の制御基板２１８に設けられてハーネスに接続される図示しないコネクタよりも音／発光制御ＣＰＵ２２０側に設けられていると共に、コマンド入力バッファ２５２（二つのバッファ２８２ａ，ｂ）およびＳＴＢ信号バッファ２５０は、第二のサブ制御基板２４６に設けられてハーネスに接続される図示しないコネクタよりも表示制御ＣＰＵ１７２側に設けられている。それによって、音／発光制御ＣＰＵ２２０から出力されたコマンドのデータおよびＳＴＢ信号は、ハーネス上を伝送せしめられる際に反転されることとなる。そこにおいて、特に、本実施形態では、第二のサブ制御基板２４６において、ハーネスに接続されるコネクタとコマンド入力バッファ２５２（二つのバッファ２８２ａ，ｂ）との間には、電気部品が設けられておらず、それによって、第二のサブ制御基板２４６に伝送されたコマンドのデータは、第二のサブ制御基板２４６に設けられた各種電気部品のうちのコマンド入力バッファ２５２（二つのバッファ２８２ａ，ｂ）に対して、最初に入力されるようになっている。また、第二のサブ制御基板２４６において、ハーネスに接続されるコネクタとＳＴＢ信号バッファ２５０との間には、電気部品が設けられておらず、それによって、第二のサブ制御基板２４６に伝送されたＳＴＢ信号は、第二の制御基板２４６に設けられた各種電気部品のうちのＳＴＢ信号バッファ２５０に対して、最初に入力されるようになっている。
【０１５２】
さらに、上述の説明から明らかなように、本実施形態では、コマンド出力バッファ２３０（二つのバッファ２８０ａ，ｂ）によってサブ制御コマンドデータ反転手段が構成されていると共に、コマンド入力バッファ２５２（二つのバッファ２８２ａ，ｂ）によってサブ制御コマンドデータ再反転手段が構成されている。また、音／発光制御ＣＰＵ２２０から出力されたＳＴＢ信号に対して、ＳＴＢ信号バッファ２３４は、サブ用ストローブ信号反転手段を構成すると共に、ＳＴＢ信号バッファ２５０は、サブ用ストローブ信号再反転手段を構成する。更に、本実施形態では、ローレベルから反転されてハイレベルとなった信号の電圧，ハイレベルな状態で出力された信号の電圧，ローレベルに反転された後再びハイレベルとなった信号の電圧は、互いに同じとされていると共に、ハイレベルから反転されてローレベルとなった信号の電圧，ローレベルな状態で出力された信号の電圧，ハイレベルに反転された後再びローレベルとなった信号の電圧は、互いに同じとされている。
【０１５３】
そして、音／発光制御ＣＰＵ２２０から送信されたコマンドを受信した表示制御ＣＰＵ１７２は、受信したコマンドを表示制御用ＲＡＭ１７６の受信コマンド記憶エリアに記憶した後、受信したコマンドに基づいて、表示制御用ＲＯＭ１７４に記憶された画像データを取得する。その後、表示制御ＣＰＵ１７２は、取得した画像データをＶＤＰ１７８に出力する。そして、ＶＤＰ１７８は、表示制御ＣＰＵ１７２からの画像データに基づいてキャラクタＲＯＭ１８２から必要な画像データを取り出し、ビデオＲＡＭ１８０を作業エリアとしてキャラクタＲＯＭ１８２から取り出した画像データを編集した後、表示制御ＣＰＵ１７２に画像データ編集完了信号を送信すると共に、編集した画像データを画像用出力回路１８４を介して特別図柄表示装置１６、或いは、普通図柄表示装置５２に出力する。それによって、特別図柄表示装置１６、或いは、普通図柄表示装置５２において、編集した画像データに基づく画像が表示される。
【０１５４】
画像データ編集完了信号を受信した表示制御ＣＰＵ１７２は、受信したコマンドが、音制御と発光制御と表示制御に関するコマンドであった場合には、連絡コマンドとしての画像データ出力ステータスを音／発光制御ＣＰＵ２２０に出力するようになっている。
【０１５５】
続いて、表示制御ＣＰＵ１７２から音／発光制御ＣＰＵ２２０へのステータスおよびストローブ信号（ＳＴＢ信号）の伝送経路について、図２１に基づいて、説明する。先ず、表示制御ＣＰＵ１７２は、ステータス出力ポート２５４からステータスを出力した後、ＳＴＢ信号ポート２５８のデータ出力端子から音／発光制御ＣＰＵ２２０を割込み状態にして音／発光制御ＣＰＵ２２０にステータスを受信せしめるストローブ信号（ＳＴＢ信号）を出力する。特に、本実施形態では、表示制御ＣＰＵ１７２は、２バイト（１６ビット）のデータで構成されたステータスを一度にパラレルで出力するようになっている。従って、表示制御ＣＰＵ１７２に設けられたステータス出力ポート２５４は、二つのポート２８６ａ，ｂによって構成されており、それら二つのポート２８６ａ，ｂは、それぞれ、８つのデータ出力端子を備えた構造とされている。また、ステータス出力ポート２５４が二つのポート２８６ａ，ｂで構成されていることに伴って、音／発光制御ＣＰＵ２２０に設けられたステータス入力ポート２４２は、二つのポート２９２ａ，ｂによって構成されており、それら二つのポート２９２ａ，ｂは、それぞれ、８つのデータ入力端子を備えた構造とされている。また、ＳＴＢ信号は、１ビットの信号として、ステータスの２バイトのデータを送信する際に、一回だけ出力されるようになっている。そして、パラレルに出力されたステータスのデータは、二つのバッファ２８８ａ，ｂによって構成されたステータス出力バッファ２４８を介して、第一のサブ制御基板２１８に伝送されると共に、１ビットの信号として出力されたＳＴＢ信号は、ＳＴＢ信号バッファ２５０を介して、第一のサブ制御基板２１８に伝送される。
【０１５６】
そこにおいて、本実施形態では、ステータス出力バッファ２４８を構成する二つのバッファ２８８ａ，ｂは、それぞれ、表示制御ＣＰＵ１７２側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されている。即ち、本実施形態では、各ポート２８６の各データ出力端子から出力されて各バッファ２８８に入力される各信号は、反転された状態で各バッファ２８８から出力されるようになっており、また、ＳＴＢ信号ポート２５８のデータ出力端子から出力されてＳＴＢ信号バッファ２５０に入力される信号は、反転された状態でＳＴＢ信号バッファ２５０から出力されるようになっている。従って、ステータスのデータが「０」と「１」の組み合わせで構成されており、「０」が略０ボルトの電圧で構成されたローレベル信号（グランド（ＧＮＤ）レベルの信号）として、また、「１」が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、ステータス出力バッファ２４８を構成する各バッファ２８８ａ，ｂに入力されたステータスのデータは、ＧＮＤレベルの信号がハイレベル信号として、また、ハイレベル信号がＧＮＤレベルの信号として、第一のサブ制御基板２１８に伝送されることとなる。更に、ＳＴＢ信号が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、ＳＴＢ信号バッファ２５０に入力されたＳＴＢ信号は、略０ボルトの電圧で構成されたローレベル信号（ＧＮＤレベルの信号）として、第一のサブ制御基板２１８に伝送されることとなる。なお、ステータス出力バッファ２４８を構成する各バッファ２８８は、それぞれ、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【０１５７】
そして、第一のサブ制御基板２１８に伝送されたステータスのデータは、二つのバッファで構成されたステータス入力バッファ２３２を介して、音／発光制御ＣＰＵ２２０に設けられたステータス入力ポート２４２（二つのポート２９２ａ，ｂ）に入力されるようになっていると共に、第一のサブ制御基板２１８に伝送されたＳＴＢ信号は、ＳＴＢ信号バッファ２３４を介して、ＳＴＢ信号ポート２４４のデータ入力端子に入力されるようになっている。そこにおいて、本実施形態では、ステータス入力バッファ２３２を構成する二つのバッファ２９０ａ，ｂは、それぞれ、表示制御ＣＰＵ１７２側から入力された信号の状態を反転して出力する機能を備えたインバータＩＣを含んで構成されている。即ち、本実施形態では、各バッファ２８８から出力されて各バッファ２９０に入力される各信号は、反転された状態で各バッファ２９０から出力されるようになっており、また、ＳＴＢ信号バッファ２５０から出力されてＳＴＢ信号バッファ２３４に入力される信号は、反転された状態でＳＴＢ信号バッファ２３４から出力されるようになっている。従って、ステータス出力バッファ２４８（二つのバッファ２８８ａ，ｂ）を介して第一のサブ制御基板２１８に伝送されてきたステータスのデータは、ステータス入力バッファ２３２（二つのバッファ２９０ａ，ｂ）に入力されると、ハイレベル信号がＧＮＤレベルの信号として、また、ＧＮＤレベルの信号がハイレベル信号として、音／発光制御ＣＰＵ２２０に設けられたステータス入力ポート２４２（二つのポート２９２ａ，ｂ）に入力されるようになっている。更に、ＳＴＢ信号バッファ２５０を介して、ＧＮＤレベルの信号として第一のサブ制御基板２１８に伝送されてきたＳＴＢ信号は、ＳＴＢ信号バッファ２３４に入力されると、ハイレベル信号として、音／発光制御ＣＰＵ２２０に設けられたＳＴＢ信号ポート２４４のデータ入力端子に入力されるようになっている。なお、ステータス入力バッファ２３２を構成する各バッファ２９０は、それぞれ、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【０１５８】
すなわち、本実施形態では、ステータス出力バッファ２４８を構成する二つのバッファ２８８ａ，ｂによって反転された信号がステータス入力バッファ２３２を構成する二つのバッファ２９０ａ，ｂによって再び反転されるようになっており、それによって、表示制御ＣＰＵ１７２のステータス出力ポート２５４（二つのポート２８６ａ，ｂ）から出力されるステータスのデータと音／発光制御ＣＰＵ２２０のステータス入力ポート２４２（二つのポート２９２ａ，ｂ）に入力されるステータスのデータは、同じデータで構成されることとなる。また、ＳＴＢ信号バッファ２５０によって反転されたＳＴＢ信号は、ＳＴＢ信号バッファ２３４によって再び反転されるようになっており、それによって、表示制御ＣＰＵ１７２に設けられたＳＴＢ信号ポート２５８のデータ出力端子から出力されるＳＴＢ信号と音／発光制御ＣＰＵ２２０に設けられたＳＴＢ信号ポート２４４のデータ入力端子に入力されるＳＴＢ信号は、何れも、所定ボルトの電圧で構成された信号となる。
【０１５９】
なお、図面上では明示されていないが、第二のサブ制御基板２４６から第一のサブ制御基板２１８へのステータスおよびＳＴＢ信号の伝送は、第二のサブ制御基板２４６と第一のサブ制御基板２１８を接続する図示しないハーネスを介して行われるようになっており、ステータス出力バッファ２４８（二つのバッファ２８８ａ，ｂ）およびＳＴＢ信号バッファ２５０は、第二のサブ制御基板２４６に設けられてハーネスに接続される図示しないコネクタよりも表示制御ＣＰＵ１７２側に設けられていると共に、ステータス入力バッファ２３２（二つのバッファ２９０ａ，ｂ）およびＳＴＢ信号バッファ２３４は、第一のサブ制御基板２１８に設けられてハーネスに接続される図示しないコネクタよりも音／発光制御ＣＰＵ２２０側に設けられている。それによって、表示制御ＣＰＵ１７２から出力されたステータスのデータおよびＳＴＢ信号は、ハーネス上を伝送せしめられる際に反転されることとなる。そこにおいて、特に、本実施形態では、第一のサブ制御基板２１８において、ハーネスに接続されるコネクタとステータス入力バッファ２３２（二つのバッファ２９０ａ，ｂ）との間には、電気部品が設けられておらず、それによって、第一のサブ制御基板２１８に伝送されたステータスのデータは、第一のサブ制御基板２１８に設けられた各種電気部品のうちのステータス入力バッファ２３２（二つのバッファ２９０ａ，ｂ）に対して、最初に入力されるようになっている。また、第一のサブ制御基板２１８において、ハーネスに接続されるコネクタとＳＴＢ信号バッファ２３４との間には、電気部品が設けられておらず、それによって、第一のサブ制御基板２１８に伝送されたＳＴＢ信号は、第一のサブ制御基板２１８に設けられた各種電気部品のうちのＳＴＢ信号バッファ２３４に対して、最初に入力されるようになっている。
【０１６０】
さらに、上述の説明から明らかなように、本実施形態では、ステータス出力バッファ２４８（二つのバッファ２８８ａ，ｂ）によって連絡コマンドデータ反転手段が構成されていると共に、ステータス入力バッファ２３２（二つのバッファ２９０ａ，ｂ）によって連絡コマンドデータ再反転手段が構成されている。また、表示制御ＣＰＵ１７２から出力されたＳＴＢ信号に対して、ＳＴＢ信号バッファ２５０が連絡用ストローブ信号反転手段を構成すると共に、ＳＴＢ信号バッファ２３４が連絡用ストローブ信号再反転手段を構成する。
【０１６１】
そして、表示制御ＣＰＵ１７２から出力された画像出力ステータスを受信した音／発光制御ＣＰＵ２２０は、受信したコマンドに基づいて取得しておいた効果音データをスピーカ用出力回路１４２に出力すると共に、受信したコマンドに基づいて取得しておいた発光データをＬＥＤ用出力回路１５６に出力する。それによって、特別図柄表示装置１６における画像の表示，スピーカ１８からの効果音の出力および出力停止，受信したコマンドに関する各種ＬＥＤの点灯，点滅および消灯が略同時に開始されるようになっている。
【０１６２】
なお、音／発光制御ＣＰＵ２２０が受信したコマンドが表示制御のみに関するものである場合には、表示制御ＣＰＵ１７２は、ＶＤＰ１７８から画像データ準備完了信号を受信しても、音／発光制御ＣＰＵ２２０に画像出力ステータスを出力することはない。
【０１６３】
次に、主制御ＣＰＵ１０６から払出制御ＣＰＵ１９６へのコマンドおよびストローブ信号（ＳＴＢ信号）の伝送経路について、図２２に基づいて、説明する。先ず、主制御ＣＰＵ１０６は、コマンド出力ポート２１６ｂからコマンドを出力した後、ＳＴＢ信号出力ポート１２０のｂｉｔ１のデータ出力端子から払出制御ＣＰＵ１９６を割込み状態にして払出制御ＣＰＵ１９６にコマンドを受信せしめるストローブ信号（ＳＴＢ信号）を出力する。特に、本実施形態では、主制御ＣＰＵ１０６は、２バイト（１６ビット）のデータで構成されたコマンドを一度にパラレルで出力するようになっている。従って、主制御ＣＰＵ１０６に設けられたコマンド出力ポート２１６ｂは、二つのポート２９４ａ，ｂによって構成されており、それら二つのポート２９４ａ，ｂは、それぞれ、８つのデータ出力端子を備えた構造とされている。なお、２バイトのデータで構成されたコマンドを一度にパラレルで出力する方法としては、例えば、主制御ＣＰＵ１０６内に設けられて、且つ、ポート２９４ａに接続されている図示しないポートにコマンドの上位１バイトのデータを出力した後、ポート２９４ａにかかる上位１バイトのデータを出力すると共に、ポート２９４ｂにコマンドの下位１バイトのデータを出力する方法等によって、有利に実現できる。また、コマンド出力ポート２１６ｂが二つのポート２９４ａ，ｂで構成されていることに伴って、払出制御ＣＰＵ１９６に設けられたコマンド入力ポート２６６は、二つのポート３００ａ，ｂによって構成されており、それら二つのポート３００ａ，ｂは、それぞれ、８つのデータ入力端子を備えた構造とされている。また、ＳＴＢ信号は、１ビットの信号として、コマンドの２バイトのデータを送信する際に、一回だけ出力されるようになっている。そして、パラレルに出力されたコマンドのデータは、二つのバッファ２９６ａ，ｂで構成されたコマンド出力バッファ２１４ｂを介して、払出制御基板２６０に伝送されると共に、１ビットの信号として出力されたＳＴＢ信号は、ＳＴＢ信号出力バッファ１１２を介して、払出制御基板２６０に伝送される。
【０１６４】
そこにおいて、本実施形態では、コマンド出力バッファ２１４ｂを構成する二つのバッファ２９６ａ，ｂは、それぞれ、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されている。即ち、本実施形態では、各ポート２９４の各データ出力端子から出力されて各バッファ２９６に入力される各信号は、反転された状態で各バッファ２９６から出力されるようになっており、また、ＳＴＢ信号出力ポート１２０のｂｉｔ１のデータ出力端子から出力されてＳＴＢ信号出力バッファ１１２に入力される信号は、反転された状態でＳＴＢ信号出力バッファ１１２から出力されるようになっている。従って、コマンドのデータが「０」と「１」の組み合わせで構成されており、「０」が略０ボルトの電圧で構成されたローレベル信号（グランド（ＧＮＤ）レベルの信号）として、また、「１」が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、コマンド出力バッファ２１４ｂを構成する各バッファ２９６ａ，ｂに入力されたコマンドのデータは、ＧＮＤレベルの信号がハイレベル信号として、また、ハイレベル信号がＧＮＤレベルの信号として、払出制御基板２６０に伝送されることとなる。更に、ＳＴＢ信号が所定ボルトの電圧で構成されたハイレベル信号として出力された場合には、ＳＴＢ信号出力バッファ１１２に入力されたＳＴＢ信号は、略０ボルトの電圧で構成されたローレベル信号（ＧＮＤレベルの信号）として、払出制御基板２６０に伝送されることとなる。なお、コマンド出力バッファ２１４ｂを構成する各バッファ２９６は、それぞれ、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【０１６５】
そして、払出制御基板２６０に伝送されたコマンドのデータは、二つのバッファ２９８ａ，ｂで構成されたコマンド入力バッファ２６２を介して、払出制御ＣＰＵ１９６に設けられたコマンド入力ポート２６６（二つのポート３００ａ，ｂ）に入力されるようになっていると共に、払出制御基板２６０に伝送されたＳＴＢ信号は、ＳＴＢ信号入力バッファ２６４を介して、ＳＴＢ信号入力ポート２６８のデータ入力端子に入力されるようになっている。そこにおいて、本実施形態では、コマンド入力バッファ２６２を構成する二つのバッファ２９８ａ，ｂは、それぞれ、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を備えたインバータＩＣを含んで構成されていると共に、ＳＴＢ信号入力バッファ２６４は、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を備えたインバータＩＣを含んで構成されている。即ち、本実施形態では、各バッファ２９６から出力されて各バッファ２９８に入力される各信号は、反転された状態で各バッファ２９８から出力されるようになっており、また、ＳＴＢ信号出力バッファ１１２から出力されてＳＴＢ信号入力バッファ２６４に入力される信号は、反転された状態でＳＴＢ信号入力バッファ２６４から出力されるようになっている。従って、コマンド出力バッファ２１４ｂ（二つのバッファ２９６ａ，ｂ）を介して払出制御基板２６０に伝送されてきたコマンドのデータは、コマンド入力バッファ２６２（二つのバッファ２９８ａ，ｂ）に入力されると、ハイレベル信号がＧＮＤレベルの信号として、また、ＧＮＤレベルの信号がハイレベル信号として、払出制御ＣＰＵ１９６に設けられたコマンド入力ポート２６６（二つのポート３００ａ，ｂ）に入力されるようになっている。更に、ＳＴＢ信号出力バッファ１１２を介して、ＧＮＤレベルの信号として払出制御基板２６０に伝送されてきたＳＴＢ信号は、ＳＴＢ信号入力バッファ２６４に入力されると、ハイレベル信号として、払出制御ＣＰＵ１９６に設けられたＳＴＢ信号入力ポート２６８のデータ入力端子に入力されるようになっている。なお、コマンド入力バッファ２６２を構成する各バッファ２９８およびＳＴＢ信号入力バッファ２６４は、それぞれ、ＩＣによって構成されていても良いし、個別のトランジスタ等の電気部品で構成されていても良い。
【０１６６】
すなわち、本実施形態では、コマンド出力バッファ２１４ｂを構成する二つのバッファ２９６ａ，ｂによって反転された信号がコマンド入力バッファ２６２を構成する二つのバッファ２９８ａ，ｂによって再び反転されるようになっており、それによって、主制御ＣＰＵ１０６のコマンド出力ポート２１６ｂ（二つのポート２９４ａ，ｂ）から出力されるコマンドのデータと払出制御ＣＰＵ１９６のコマンド入力ポート２６６（二つのポート３００ａ，ｂ）に入力されるコマンドのデータは、同じデータで構成されることとなる。また、ＳＴＢ信号出力バッファ１１２によって反転されたＳＴＢ信号は、ＳＴＢ信号入力バッファ２６４によって再び反転されるようになっており、それによって、主制御ＣＰＵ１０６に設けられたＳＴＢ信号出力ポート１２０のｂｉｔ１のデータ出力端子から出力されるＳＴＢ信号と払出制御ＣＰＵ１９６に設けられたＳＴＢ信号入力ポート２６８のデータ入力端子に入力されるＳＴＢ信号は、何れも、所定ボルトの電圧で構成された信号となる。
【０１６７】
なお、図面上では明示されていないが、主制御基板１０４から払出制御基板２６０へのコマンドおよびＳＴＢ信号の伝送は、主制御基板１０４と払出制御基板２６０を接続する図示しないハーネスを介して行われるようになっており、コマンド出力バッファ２１４ｂ（二つのバッファ２９６ａ，ｂ）およびＳＴＢ信号出力バッファ１１２は、主制御基板１０４に設けられてハーネスに接続される図示しないコネクタよりも主制御ＣＰＵ１０６側に設けられていると共に、コマンド入力バッファ２６２（二つのバッファ２９８ａ，ｂ）およびＳＴＢ信号入力バッファ２６４は、払出制御基板２６０に設けられてハーネスに接続される図示しないコネクタよりも払出制御ＣＰＵ１９６側に設けられている。それによって、主制御ＣＰＵ１０６から出力されたコマンドのデータおよびＳＴＢ信号は、ハーネス上を伝送せしめられる際に反転されることとなる。そこにおいて、特に、本実施形態では、払出制御基板２６０において、ハーネスに接続されるコネクタとコマンド入力バッファ２６２（二つのバッファ２９８ａ，ｂ）との間には、電気部品が設けられておらず、それによって、払出制御基板２６０に伝送されたコマンドのデータは、払出制御基板２６０に設けられた各種電気部品のうちのコマンド入力バッファ２６２（二つのバッファ２９８ａ，ｂ）に対して、最初に入力されるようになっている。また、払出制御基板２６０において、ハーネスに接続されるコネクタとＳＴＢ信号入力バッファ２６４との間には、電気部品が設けられておらず、それによって、払出制御基板２６０に伝送されたＳＴＢ信号は、払出制御基板２６０に設けられた各種電気部品のうちのＳＴＢ信号入力バッファ２６４に対して、最初に入力されるようになっている。
【０１６８】
さらに、上述の説明から明らかなように、本実施形態では、コマンド出力バッファ２１４ｂ（二つのバッファ２９６ａ，ｂ）によって制御コマンドデータ反転手段が構成されていると共に、コマンド入力バッファ２６２（二つのバッファ２９８ａ，ｂ）によって制御コマンドデータ再反転手段が構成されている。また、ＳＴＢ信号入力バッファ２６４によってストローブ信号再反転手段が構成されている。更に、本実施形態では、ローレベルから反転されてハイレベルとなった信号の電圧，ハイレベルな状態で出力された信号の電圧，ローレベルに反転された後再びハイレベルとなった信号の電圧は、互いに同じとされていると共に、ハイレベルから反転されてローレベルとなった信号の電圧，ローレベルな状態で出力された信号の電圧，ハイレベルに反転された後再びローレベルとなった信号の電圧は、互いに同じとされている。
【０１６９】
上述の説明から明らかなように、本実施形態においては、主制御ＣＰＵ１０６と主制御用ＲＯＭ１２４と主制御用ＲＡＭ１２６によって主制御部が構成されていると共に、音／発光制御ＣＰＵ２２０と通信制御用ＲＯＭ２２２を含んで通信制御部が構成されている。また、音／発光制御ＣＰＵ２２０と音制御用ＲＯＭ１３４を含んでサブ制御部としての音制御部が構成されていると共に、音／発光制御ＣＰＵ２２０と発光制御用ＲＯＭ１５２を含んでサブ制御部としての発光制御部が構成されており、更に、表示制御ＣＰＵ１７２と表示制御用ＲＯＭ１７４を含んでサブ制御部としての表示制御部が構成されている。更にまた、払出制御ＣＰＵ１９６と払出制御用ＲＯＭ１９８を含んでサブ制御部としての払出制御部が構成されている。また、音／発光制御ＣＰＵ２２０から表示制御ＣＰＵ１７２にコマンドが送信されると共に、表示制御ＣＰＵ１７２から音／発光制御ＣＰＵ２２０にステータスが送信されることによって、同期用通信手段が構成されている。更に、第一のサブ制御基板２１８によって通信制御基板が構成されている。
【０１７０】
このような本実施形態に従う構造とされたパチンコ機においては、主制御基板１０４における主制御ＣＰＵ１０６から各サブ制御ＣＰＵ（音／発光制御ＣＰＵ２２０，払出制御ＣＰＵ１９６）へのコマンド伝送経路上に設けられたコマンド出力バッファ２１４ａ，ｂを構成する二つのバッファ２７２ａ，ｂ、２９６ａ，ｂは、それぞれ、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを備えていると共に、サブ制御基板（第一のサブ制御基板２１８，払出制御基板２６０）における主制御ＣＰＵ１０６からサブ制御ＣＰＵ（音／発光制御ＣＰＵ２２０，払出制御ＣＰＵ１９６）へのコマンド伝送経路上に設けられたコマンド入力バッファ２２６，２６２を構成する二つのバッファ２７４ａ，ｂ、２９８ａ，ｂは、それぞれ、主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを備えていることから、第一の実施形態と同様な効果を得ることが出来るのである。
【０１７１】
また、本実施形態では、主制御基板１０４における主制御ＣＰＵ１０６から各サブ制御ＣＰＵ（音／発光制御ＣＰＵ２２０，払出制御ＣＰＵ１９６）へのＳＴＢ信号の伝送経路上に主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されたＳＴＢ信号出力バッファ１１２が設けられていると共に、サブ制御基板（第一のサブ制御基板２１８，払出制御基板２６０）における主制御ＣＰＵ１０６からサブ制御ＣＰＵ（音／発光制御ＣＰＵ２２０，払出制御ＣＰＵ２６０）へのＳＴＢ信号の伝送経路上に主制御ＣＰＵ１０６側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されたＳＴＢ信号入力バッファ２２８，２６４が設けられていることから、第一の実施形態と同様な効果を得ることが出来るのである。
【０１７２】
また、本実施形態においては、第一のサブ制御基板２１８における音／発光制御ＣＰＵ２２０から表示制御ＣＰＵ１７２へのコマンド伝送経路上に設けられたコマンド出力バッファ２３０を構成する二つのバッファ２８０ａ，ｂは、それぞれ、音／発光制御ＣＰＵ２２０側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを備えていることから、図２３に示されているように、かかるコマンド出力バッファ２３０（二つのバッファ２８０ａ，ｂ）によって、音／発光制御ＣＰＵ２２０が出力したコマンドのデータを構成するハイレベル信号をＧＮＤレベルの信号に反転すると共に、音／発光制御ＣＰＵ２２０が出力したコマンドのデータを構成するＧＮＤレベルの信号をハイレベル信号に反転することで、即ち、音／発光制御ＣＰＵ２２０が出力したハイアクティブな信号をローアクティブな信号に反転することで、音／発光制御ＣＰＵ２２０が出力したコマンドのデータを構成する信号が第一のサブ制御基板２１８と第二のサブ制御基板２４６を電気的に接続するハーネスを介して第一のサブ制御基板２１８から第二のサブ制御基板２４６に伝送される際に、音／発光制御ＣＰＵ２２０が出力したハイレベルの信号に対して、ノイズをのり難くすることが出来るのである。即ち、音／発光制御ＣＰＵ２２０が出力したハイレベル信号は、コマンド出力バッファ２３０（二つのバッファ２８０ａ，ｂ）によってＧＮＤレベルの信号に反転されていることから、仮にノイズがのったとしても、ノイズがのった信号がＧＮＤ（グランド）とされていることによって、すぐにノイズが消えてしまうのである。
【０１７３】
また、本実施形態では、第二のサブ制御基板２４６における音／発光制御ＣＰＵ２２０から表示制御ＣＰＵ１７２へのコマンド伝送経路上に設けられたコマンド入力バッファ２５２を構成する二つのバッファ２８２ａ，ｂは、それぞれ、音／発光制御ＣＰＵ２２０側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを備えていることから、図２４に示されているように、コマンド出力バッファ２３０（二つのバッファ２８０ａ，ｂ）によってハイレベルからＧＮＤレベルに反転された信号を再びハイレベル信号に、また、コマンド出力バッファ２３０（二つのバッファ２８０ａ，ｂ）によってＧＮＤレベルからハイレベルに反転された信号を再びＧＮＤレベルの信号に、即ち、コマンド出力バッファ２３０（二つのバッファ２８０ａ，ｂ）によってローアクティブな信号に反転されたハイアクティブな信号を再びハイアクティブな信号にすることが出来るのである。それによって、コマンド出力バッファ２３０（二つのバッファ２８０ａ，ｂ）によりＧＮＤレベルからハイレベルに反転された信号にノイズがのった場合であっても、かかるハイレベル信号がコマンド入力バッファ２５２（二つのバッファ２８２ａ，ｂ）によって、再びＧＮＤレベルの信号に反転されると、のっていたノイズが消えてしまうこととなり、その結果、音／発光制御ＣＰＵ２２０から出力されたＧＮＤレベルの信号に対してノイズをのり難くすることが出来るのである。
【０１７４】
従って、本実施形態のパチンコ機においては、音／発光制御ＣＰＵ２２０が出力したコマンドに対してノイズをのり難くすることが出来るのであり、それによって、パチンコ機における遊技動作の安定化を図ることが出来るのである。
【０１７５】
また、本実施形態においては、第二のサブ制御基板２４６における音／発光制御ＣＰＵ２２０から表示制御ＣＰＵ１７２へのコマンド伝送経路上に、コマンド入力バッファ２５２（二つのバッファ２８２ａ，ｂ）が設けられていることから、コマンド出力バッファ２３０（二つのバッファ２８０ａ，ｂ）によって反転されたコマンドのデータを音／発光制御ＣＰＵ２２０が送信した状態に戻すことが出来るのであり、それによって、音／発光制御ＣＰＵ２２０が送信した状態のコマンドのデータを表示制御ＣＰＵ１７２に伝送することが出来るのである。
【０１７６】
従って、本実施形態においては、例えば、表示制御ＣＰＵ１７２が、反転したデータを構成する信号を音／発光制御ＣＰＵ２２０が送信した状態に戻す必要がなくなるのであり、それによって、表示制御ＣＰＵ１７２の処理負担を軽減することが出来るのである。また、本実施形態において、表示制御ＣＰＵ１７２は、データを構成する信号が反転した状態のコマンドに基づいて特別図柄表示装置１６や普通図柄表示装置５２を作動制御する必要が無いことから、表示制御ＣＰＵ１７２の制御プログラムを作成する場合において、表示制御ＣＰＵ１７２が特別図柄表示装置１６や普通図柄表示装置５２を作動制御する根拠となるコマンドのデータを、音／発光制御ＣＰＵ２２０が送信するコマンドのデータ、即ち、特に本実施形態では、主制御ＣＰＵ１０６が送信するコマンドのデータと同じにすることが可能となり、それによって、表示制御ＣＰＵ１７２がデータを構成する信号が反転した状態のコマンドに基づいて特別図柄表示装置１６や普通図柄表示装置５２を作動制御する場合に比して、表示制御ＣＰＵ１７２の制御プログラムの作成を容易にすることが出来る。
【０１７７】
また、本実施形態では、第一のサブ制御基板２１８における音／発光制御ＣＰＵ２２０から表示制御ＣＰＵ１７２へのＳＴＢ信号の伝送経路上に音／発光制御ＣＰＵ２２０側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されたＳＴＢ信号バッファ２３４が設けられていることから、図２５に示されているように、ハイレベル信号をＧＮＤレベルの信号に反転する、即ち、ハイアクティブな信号をローアクティブな信号に反転することが出来ると共に、第二のサブ制御基板２４６における音／発光制御ＣＰＵ２２０から表示制御ＣＰＵ１７２へのＳＴＢ信号の伝送経路上に音／発光制御ＣＰＵ２２０側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されたＳＴＢ信号バッファ２５０が設けられていることから、図２６に示されているように、ＳＴＢ信号バッファ２３４によってハイレベルからＧＮＤレベルに反転された信号を再びハイレベル信号にする、即ち、ローアクティブな信号に反転されたハイアクティブな信号を再びハイアクティブな信号にすることが出来るのであり、それによって、ＳＴＢ信号が第一のサブ制御基板２１８から第二のサブ制御基板２４６に伝送される際にノイズの影響を受け難くすることが出来ると共に、表示制御ＣＰＵ１７２によるコマンド受信の安定化を図ることが出来るのである。
【０１７８】
さらに、本実施形態においては、第二のサブ制御基板２４６における表示制御ＣＰＵ１７２から音／発光制御ＣＰＵ２２０へのステータス伝送経路上に設けられたステータス出力バッファ２４８を構成する二つのバッファ２８８ａ，ｂは、それぞれ、表示制御ＣＰＵ１７２側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを備えていることから、図２７に示されているように、かかるステータス出力バッファ２４８（二つのバッファ２８８ａ，ｂ）によって、表示制御ＣＰＵ１７２が出力したステータスのデータを構成するハイレベル信号をＧＮＤレベルの信号に反転すると共に、表示制御ＣＰＵ１７２が出力したステータスのデータを構成するＧＮＤレベルの信号をハイレベル信号に反転することで、即ち、表示制御ＣＰＵ１７２が出力したハイアクティブな信号をローアクティブな信号に反転することで、表示制御ＣＰＵ１７２が出力したステータスのデータを構成する信号が第二のサブ制御基板２４６と第一のサブ制御基板２１８を電気的に接続するハーネスを介して第二のサブ制御基板２４６から第一のサブ制御基板２１８に伝送される際に、表示制御ＣＰＵ１７２が出力したハイレベルの信号に対して、ノイズをのり難くすることが出来るのである。即ち、表示制御ＣＰＵ１７２が出力したハイレベル信号は、ステータス出力バッファ２４８（二つのバッファ２８８ａ，ｂ）によってＧＮＤレベルの信号に反転されていることから、仮にノイズがのったとしても、ノイズがのった信号がＧＮＤ（グランド）とされていることによって、すぐにノイズが消えてしまうのである。
【０１７９】
また、本実施形態では、第一のサブ制御基板２１８における表示制御ＣＰＵ１７２から音／発光制御ＣＰＵ２２０へのステータス伝送経路上に設けられたステータス入力バッファ２３２を構成する二つのバッファ２９０ａ，ｂは、それぞれ、表示制御ＣＰＵ１７２側から入力された信号の状態を反転して出力する機能を有するインバータを備えていることから、図２８に示されているように、ステータス出力バッファ２４８（二つのバッファ２８８ａ，ｂ）によってハイレベルからＧＮＤレベルに反転された信号を再びハイレベル信号に、また、ステータス出力バッファ２４８（二つのバッファ２８８ａ，ｂ）によってＧＮＤレベルからハイレベルに反転された信号を再びＧＮＤレベルの信号にする、即ち、ステータス出力バッファ２４８によってローアクティブな信号に反転されたハイアクティブな信号を再びハイアクティブな信号に反転することが出来るのである。それによって、ステータス出力バッファ２４８（二つのバッファ２８８ａ，ｂ）によりＧＮＤレベルからハイレベルに反転された信号にノイズがのった場合であっても、かかるハイレベル信号がステータス入力バッファ２３２（二つのバッファ２９０ａ，ｂ）によって、再びＧＮＤレベルの信号に反転されると、のっていたノイズが消えてしまうこととなり、その結果、表示制御ＣＰＵ１７２から出力されたＧＮＤレベル信号に対してノイズをのり難くすることが出来るのである。
【０１８０】
従って、本実施形態のパチンコ機においては、表示制御ＣＰＵ１７２が出力したステータスに対してノイズをのり難くすることが出来るのである。
【０１８１】
また、本実施形態では、第二のサブ制御基板２４６における表示制御ＣＰＵ１７２から音／発光制御ＣＰＵ２２０へのＳＴＢ信号の伝送経路上に表示制御ＣＰＵ１７２側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されたＳＴＢ信号バッファ２５０が設けられていることから、図２９に示されているように、ハイレベル信号をＧＮＤレベル信号に反転する、即ち、ハイアクティブな信号をローアクティブな信号に反転することが出来ると共に、第一のサブ制御基板２１８における表示制御ＣＰＵ１７２から音／発光制御ＣＰＵ２２０へのＳＴＢ信号の伝送経路上に表示制御ＣＰＵ１７２側から入力された信号の状態を反転して出力する機能を有するインバータＩＣを含んで構成されたＳＴＢ信号バッファ２３４が設けられていることから、ＳＴＢ信号バッファ２５０によってハイレベルからＧＮＤレベルに反転された信号を再びハイレベル信号にする、即ち、ローアクティブな信号に反転されたハイアクティブな信号を再びハイアクティブな信号にすることが出来るのであり、それによって、ＳＴＢ信号が第二のサブ制御基板２４６から第一のサブ制御基板２１８に伝送される際にノイズの影響を受け難くすることが出来ると共に、音／発光制御ＣＰＵ２２０によるステータス受信の安定化を図ることが出来るのである。
【０１８２】
以上、本発明の幾つかの実施形態について、詳述してきたが、これらはあくまでも例示であって、本発明は、かかる実施形態における具体的な記載によって、何等、限定的に解釈されるものではない。
【０１８３】
例えば、前記第二の実施形態では、音／発光制御ＣＰＵ２２０が主制御ＣＰＵ１０６からのコマンドを受信し、受信したコマンドに応じて、受信したコマンドを表示制御ＣＰＵ１７２に送信するようになっていたが、主制御ＣＰＵ１０６からのコマンドを受信し、受信したコマンドに応じて、受信したコマンドを音／発光制御ＣＰＵ２２０や表示制御ＣＰＵ１７２に送信する通信制御ＣＰＵを設けることも可能である。
【０１８４】
さらに、前記第二の実施形態では、音／発光制御ＣＰＵ２２０は第一のサブ制御基板２１８に実装されていると共に、表示制御ＣＰＵ１７２は第二のサブ制御基板２４６に実装されていたが、それら音／発光制御ＣＰＵ２２０と表示制御ＣＰＵ１７２を一つのサブ制御基板上に実装することも可能である。
【０１８５】
更にまた、前記第二の実施形態では、音／発光制御ＣＰＵ２２０によってスピーカ１８からの効果音の出力，出力停止および各種ＬＥＤの点灯，点滅および消灯が制御されるようになっていたが、一つのサブ制御ＣＰＵによってスピーカ１８の鳴動制御と特別図柄表示装置１６および普通図柄表示装置５２の作動制御を行うようにしても良いし、或いは、一つのサブ制御ＣＰＵによって特別図柄表示装置１６および普通図柄表示装置５２の作動制御と各種ＬＥＤの点灯，点滅および消灯を制御するようにしても良い。
【０１８６】
また、前記第二の実施形態では、スピーカ１８の鳴動制御および各種ＬＥＤの点灯等の制御を行う音／発光制御ＣＰＵ２２０が設けられており、かかる音／発光制御ＣＰＵ２２０で主制御ＣＰＵ１０６からのコマンドを受信するようになっていたが、スピーカ１８の鳴動制御のみを行う音制御ＣＰＵと各種ＬＥＤの点灯等を制御する発光制御ＣＰＵを設け、それら音制御ＣＰＵと発光制御ＣＰＵの何れか一方で主制御ＣＰＵ１０６からのコマンドを受信するようにしても良い。
【０１８７】
さらに、前記第二の実施形態では、音／発光制御ＣＰＵ２２０が主制御ＣＰＵ１０６からのコマンドを受信するようになっていたが、表示制御ＣＰＵ１７２が主制御ＣＰＵ１０６からのコマンドを受信するようにしても良い。
【０１８８】
更にまた、前記第二の実施形態では、音／発光制御ＣＰＵ２２０によって枠エラー表示ＬＥＤ１５８が点灯されていたが、払出制御ＣＰＵ１９６によって枠エラー表示ＬＥＤ１５８の点灯制御を行うことも可能であり、それによって、音／発光制御ＣＰＵ２２０の処理負担を軽減することが出来るのである。
【０１８９】
また、主制御ＣＰＵ１０６から送信されるコマンドの種類は、前記実施形態のものに限定されない。
【０１９０】
さらに、パチンコ機１０に外部入力スイッチを設け、外部入力スイッチからの入力情報に応じて、音／発光制御ＣＰＵ２２０がスピーカ１８の鳴動制御，各種ＬＥＤの点灯等を行うと共に、音／発光制御ＣＰＵ２２０が外部入力スイッチからの入力情報に基づいて表示制御ＣＰＵ１７２にコマンドを出力し、かかるコマンドに基づいて、表示制御ＣＰＵ１７２が特別図柄表示装置１６において何等かの映像を表示するようにしても良い。
【０１９１】
また、前記第一及び第二の実施形態では、データを構成する信号を反転せしめるために、インバータＩＣが採用されていたが、ＮＡＮＤ  ＩＣの入力端子を一つにまとめてＮＡＮＤ  ＩＣにインバータの機能をもたせたものやＮＯＲ  ＩＣの入力端子を一つにまとめてＮＯＲ  ＩＣにインバータの機能をもたせたものを採用することも可能である。更に、前記第一および第二の実施形態では、バッファがインバータＩＣを備えていたが、バッファとインバータＩＣとを別々に設けることも可能である。更にまた、インバータＩＣの代わりに、トランジスタ等の回路素子を用いてインバータを構成しても良い。
【０１９２】
また、前記第二の実施形態では、払出制御ＣＰＵに対して、２バイトのデータで構成されたコマンドが一括して送信されるようになっていたが、２バイトのデータを１バイトずつに分割し、２回に分けて送信するようにしても良い。
【０１９３】
さらに、前記第一および第二の実施形態では、主制御ＣＰＵ１０６は、ハイアクティブな信号を出力するようになっていたが、ローアクティブな信号を出力しても良い。また、前記第二の実施形態では、音／発光制御ＣＰＵ２２０および表示制御ＣＰＵ１７２は、それぞれ、ハイアクティブな信号を出力するようになっていたが、ローアクティブな信号を出力するようにしても良い。
【０１９４】
加えて、前記実施形態では、第１種パチンコ機に本発明を適用したものの具体例を示したが、本発明は、第２種パチンコ機や第３種パチンコ機，スロットマシン等の他の遊技機にも適用可能であり、特に、パチンコ機およびスロットマシンに有利に適用される。
【０１９５】
その他、一々列挙はしないが、本発明は、当業者の知識に基づいて、種々なる変更，修正，改良等を加えた態様において実施され得るものであり、また、そのような実施態様が、本発明の趣旨を逸脱しない限り、何れも、本発明の範囲内に含まれるものであることは、言うまでもない。
【０１９６】
【発明の効果】
上述の説明から明らかなように、本発明に従う構造とされた遊技機においては、主制御基板における主制御部からサブ制御部への制御コマンドの伝送経路上に制御コマンドデータ反転手段が設けられていると共に、サブ制御基板における主制御部からサブ制御部への制御コマンドの伝送経路上に制御コマンドデータ再反転手段が設けられていることから、制御コマンドのデータを構成する電気信号が主制御基板からサブ制御基板に伝送される際に、制御コマンドのデータを構成する電気信号に対して、ノイズをのり難くすることが出来るのである。
【図面の簡単な説明】
【図１】本発明の第一の実施形態としてのパチンコ機の正面図である。
【図２】図１に示されたパチンコ機の裏面図である。
【図３】第一の実施形態の主制御基板の回路構成を示すブロック図である。
【図４】第一の実施形態の音制御基板の回路構成を示すブロック図である。
【図５】第一の実施形態の発光制御基板の回路構成を示すブロック図である。
【図６】第一の実施形態の図柄制御基板の回路構成を示すブロック図である。
【図７】第一の実施形態の払出制御基板の回路構成を示すブロック図である。
【図８】主制御ＣＰＵから音制御ＣＰＵへのコマンドおよびＳ−ＳＴＢ信号の伝送経路を示す概略図である。
【図９】主制御ＣＰＵから発光制御ＣＰＵへのコマンドおよびＬ−ＳＴＢ信号の伝送経路を示す概略図である。
【図１０】主制御ＣＰＵから図柄制御ＣＰＵへのコマンドおよびＤ−ＳＴＢ信号の伝送経路を示す概略図である。
【図１１】主制御ＣＰＵから払出制御ＣＰＵへのコマンドおよびＰ−ＳＴＢ信号の伝送経路を示す概略図である。
【図１２】主制御基板に設けられた制御コマンドデータ反転手段によって反転される信号の状態を示す図面である。
【図１３】サブ制御基板に設けられた制御コマンドデータ再反転手段によって反転される信号の状態を示す図面である。
【図１４】主制御基板に設けられたＳＴＢ信号出力バッファによって反転される信号の状態を示す図面である。
【図１５】サブ制御基板に設けられたＳＴＢ信号入力バッファによって反転される信号の状態を示す図面である。
【図１６】第二の実施形態の主制御基板の回路構成を示すブロック図である。
【図１７】第一のサブ制御基板の回路構成を示すブロック図である。
【図１８】第二のサブ制御基板の回路構成を示すブロック図である。
【図１９】第二の実施形態の払出制御基板の回路構成を示すブロック図である。
【図２０】主制御ＣＰＵから音／発光制御ＣＰＵへのコマンドおよびＳＴＢ信号の伝送経路を示す概略図である。
【図２１】音／発光制御ＣＰＵから表示制御ＣＰＵへのコマンドおよびＳＴＢ信号の伝送経路と、表示制御ＣＰＵから音／発光制御ＣＰＵへのステータスおよびＳＴＢ信号の伝送経路を示す概略図である。
【図２２】主制御ＣＰＵから払出制御ＣＰＵへのコマンドおよびＳＴＢ信号の伝送経路を示す概略図である。
【図２３】第一のサブ制御基板に設けられたコマンド出力バッファによって反転される信号の状態を示す図面である。
【図２４】第二のサブ制御基板に設けられたコマンド入力バッファによって反転される信号の状態を示す図面である。
【図２５】音／発光制御ＣＰＵから出力されて第一のサブ制御基板に設けられたＳＴＢ信号バッファによって反転される信号の状態を示す図面である。
【図２６】音／発光制御ＣＰＵから出力されて第二のサブ制御基板に設けられたＳＴＢ信号バッファによって反転される信号の状態を示す図面である。
【図２７】第二のサブ制御基板に設けられたステータス出力バッファによって反転される信号の状態を示す図面である。
【図２８】第一のサブ制御基板に設けられたステータス入力バッファによって反転される信号の状態を示す図面である。
【図２９】表示制御ＣＰＵから出力されて第二のサブ制御基板に設けられたＳＴＢ信号バッファによって反転される信号の状態を示す図面である。
【図３０】表示制御ＣＰＵから出力されて第一のサブ制御基板に設けられたＳＴＢ信号バッファによって反転される信号の状態を示す図面である。
【符号の説明】
１０  パチンコ機
１０４  主制御基板
１０６  主制御ＣＰＵ
１１０ａ〜ｄ  コマンド出力バッファ
１２４  主制御用ＲＯＭ
１２６  主制御用ＲＡＭ
１３０  音制御基板
１３２  音制御ＣＰＵ
１３４  音制御用ＲＯＭ
１３８  コマンド入力バッファ
１４８  発光制御基板
１５０  発光制御ＣＰＵ
１５２  発光制御用ＲＯＭ
１６２  コマンド入力バッファ
１７０  表示制御基板
１７２  表示制御ＣＰＵ
１７４  表示制御用ＲＯＭ
１８８  コマンド入力バッファ
１９４  払出制御基板
１９６  払出制御ＣＰＵ
１９８  払出制御用ＲＯＭ
２０２  コマンド入力バッファ
【図１】
2004215850.tif 000003
【図２】
2004215850.tif 000004
【図３】
2004215850.tif 000005
【図４】
2004215850.tif 000006
【図５】
2004215850.tif 000007
【図６】
2004215850.tif 000008
【図７】
2004215850.tif 000009
【図８】
2004215850.tif 000010
【図９】
2004215850.tif 000011
【図１０】
2004215850.tif 000012
【図１１】
2004215850.tif 000013
【図１２】
2004215850.tif 000014
【図１３】
2004215850.tif 000015
【図１４】
2004215850.tif 000016
【図１５】
2004215850.tif 000017
【図１６】
2004215850.tif 000018
【図１７】
2004215850.tif 000019
【図１８】
2004215850.tif 000020
【図１９】
2004215850.tif 000021
【図２０】
2004215850.tif 000022
【図２１】
2004215850.tif 000023
【図２２】
2004215850.tif 000024
【図２３】
2004215850.tif 000025
【図２４】
2004215850.tif 000026
【図２５】
2004215850.tif 000027
【図２６】
2004215850.tif 000028
【図２７】
2004215850.tif 000029
【図２８】
2004215850.tif 000030
【図２９】
2004215850.tif 000031
【図３０】
2004215850.tif 000032