【手続補正書】
【提出日】平成25年12月5日(2013.12.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
非一定の重みを使用する信号処理回路によって処理するためのアナログ信号を発生させるシステムであって、
複数の信号発生素子と、
Ｍ個の異なる構成の間で前記複数の信号発生素子を切り換えるように、前記複数の信号発生素子に動作可能に結合されたスイッチングネットワークと、
２次のダイナミックエレメントマッチング（ＤＥＭ）ローテーション方式を実現するように前記スイッチネットワークを制御するためのＤＥＭ制御システムであって、前記複数の信号発生素子は、第１の順序で前記Ｍ個の構成のそれぞれに切り換えられ、次いで第２の順序で前記Ｍ個の構成のそれぞれに切り換えられ、前記第２の順序は前記第１の順序の逆である、ＤＥＭ制御システムと
を備える、システム。
【請求項２】
前記ＤＥＭ制御システムは、前記複数の信号発生素子が、システムクロックによって設定されたサンプルレートにて前記２次ＤＥＭローテーション方式に従って構成から構成へと切り換えられるように、前記スイッチネットワークを制御するように構成されている、請求項１に記載のシステム。
【請求項３】
前記第１および第２の順序の素子の各構成がサンプルアナログ信号を出力する、請求項２に記載のシステム。
【請求項４】
前記複数の信号発生素子が、互いに対して所定の比率を有する第１の回路デバイスと第２の回路デバイスとを実装するためのものである、請求項３に記載のシステム。
【請求項５】
前記複数の異なる構成が、前記第１の回路デバイスと前記第２の回路デバイスとを実装するように前記複数の信号発生素子を割り当てることができるいくつかのやり方に対応する、請求項４に記載のシステム。
【請求項６】
前記サンプルアナログ信号を受け取り、それらをノイズ伝達関数に従って平均化して最終デジタル出力値を生成するインクリメンタルアナログ−デジタル変換器（ＡＤＣ）
をさらに備える、請求項３に記載のシステム。
【請求項７】
前記インクリメンタルＡＤＣがｎ次のインクリメンタルＡＤＣであり、ｎは１より大きい、請求項６に記載のシステム。
【請求項８】
前記インクリメンタルＡＤＣは、デジタル出力値を生成するために第１の数のサンプルを必要とし、前記第１の数は前記第１および第２の順序を合わせた構成の総数以上であり、
前記２次ＤＥＭローテーション方式の間、各構成は、サンプルアナログ信号を発生させるために、前記第１および第２の順序の両方で所定の回数連続して活動化され、前記所定の数に前記第１および第２の順序内の構成の総数を乗じた数は前記第１の数より大きい、請求項７に記載のシステム。
【請求項９】
前記インクリメンタルＡＤＣは、デジタル出力値を生成するために第１の数のサンプルを必要とし、前記第１の数は前記第１および第２の順序を合わせた構成の総数以上であり、
前記第１の順序および前記第２の順序は所定の回数繰り返され、前記所定の数に前記第１および第２の順序内の構成の総数を乗じた数は前記第１の数より大きい、請求項７に記載のシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
[0043]本発明について図面に示し上記の説明で詳しく述べてきたが、これらは例示であって、限定する性質のものではないと見なされるべきである。好ましい実施形態のみが示され、本発明の趣旨に含まれるすべての変更形態、変形形態、および他の応用例は、保護されることが望ましいことを理解されたい。以下、本発明の一形態を記載する。
（付記１）
非一定の重みを使用する信号処理回路によって処理するためのサンプルアナログ信号を発生させるようにセンサシステムを動作させる方法であって、前記センサシステムはセンサ組立体を実装するための複数の信号発生素子を含み、前記複数の信号発生素子は前記センサ組立体を実装するための複数の可能な組み合わせの間で切り換えるように動作可能に結合され、前記方法は、
前記複数の信号発生素子を、第１の順序で可能な構成のそれぞれに切り換え、前記第１の順序の各構成に対するサンプルアナログ信号を出力するように、前記複数の信号発生素子を活動化するステップと、
前記第１の順序の後に前記複数の信号発生素子を、前記第１の順序の逆である第２の順序で可能な構成のそれぞれに切り換え、前記第２の順序の各構成に対するサンプルアナログ信号を出力するように前記複数の信号発生素子を活動化するステップと
を含む、方法。
（付記２）
前記複数の信号発生素子が、サンプルレートにて前記第１および第２の順序の異なる可能な構成に切り換えられる、（付記１）に記載の方法。
（付記３）
前記信号処理回路は、デジタル出力値を生成するために第１の数のサンプルを必要とし、前記第１の数は前記第１および第２の順序を合わせた構成の総数以上であり、
前記複数の回路素子は、前記第１および第２の順序の各構成に対して連続してｓ個のサンプルアナログ信号を出力し、ｓに前記第１および第２の順序内の構成の総数を乗じた数は前記第１の数少なくとも同じ大きさである、（付記２）に記載の方法。
（付記４）
前記信号処理回路は、デジタル出力値を生成するために第１の数のサンプルを必要とし、前記第１の数は前記第１および第２の順序を合わせた構成の総数以上であり、
前記第１および第２の順序を含む中心の順序はｔ回繰り返され、ｔに前記第１および第２の順序内の構成の総数を乗じた数は前記第１の数少なくとも同じ大きさである、（付記２）に記載の方法。
（付記５）
前記複数の信号発生素子が、互いに対して所定の比率を有する第１の回路デバイスと第２の回路デバイスとを実装するためのものである、（付記１）に記載の方法。
（付記６）
複数の信号発生素子と、
複数の異なる構成の間で前記複数の信号発生素子を切り換えるためのスイッチングネットワークと、
２次のダイナミックエレメントマッチング（ＤＥＭ）ローテーション方式を実現するように前記スイッチネットワークを制御するためのＤＥＭ制御システムであって、前記複数の信号発生素子は、第１の順序で前記複数の構成内の各構成に切り換えられ、次いで第２の順序で各構成に切り換えられ、前記第２の順序は前記第１の順序の逆であり、前記複数の信号発生素子は、各構成にて活動化されてサンプルアナログ信号を出力する、ＤＥＭ制御システムと
を含むセンサシステムと、
前記サンプルアナログ信号を受け取るための信号処理回路であって、前記２次ＤＥＭローテーション方式の間に受け取ったサンプルアナログ信号をノイズ整形関数に従って組み合わせて離散出力値を生成するように構成され、前記ノイズ整形関数は、前記サンプルアナログ信号のそれぞれに、前記サンプルアナログ信号が前記離散出力値の生成に寄与する非一定の重みを割り当てる、信号処理回路と
を備える、信号発生および処理システム。
（付記７）
前記信号処理回路がｎ次のインクリメンタルＡＤＣであり、ｎは１より大きい、（付記６）に記載のシステム。
（付記８）
前記信号処理回路は２次インクリメンタルＡＤＣであり、
前記ノイズ整形関数は、前記サンプルアナログ信号のそれぞれに、前記サンプルアナログ信号が前記離散出力値の生成に寄与する線形で非一定の重みを割り当てる、（付記６）に記載のシステム。
（付記９）
前記信号処理回路は３次インクリメンタルＡＤＣであり、
前記ノイズ整形関数は、前記サンプルアナログ信号のそれぞれに、前記サンプルアナログ信号が前記離散出力値の生成に寄与する非線形で非一定の重みを割り当てる、（付記６）に記載のシステム。