(57)【要約】【課題】装置の大型化を防止しつつ、サージを低減することが可能なオフサージ低減方法及び電力変換装置を提供することを目的とする。【解決手段】比較演算部１１−４は、生成される各駆動信号のターンオフのタイミングが同じであると判断したとき（ステップＳ３−２）、所定の駆動信号のターンオフのタイミングを所定間隔ずらし、各駆動信号をインバータ５２−１及び５２−２に出力する。【選択図】  図２
2004194449.tif 000002
【特許請求の範囲】
【請求項１】
それぞれがスイッチング素子を備える複数の電力変換回路が共通母線で電源に接続される電力変換装置において、前記各スイッチング素子のターンオフのときに発生するサージを低減するオフサージ低減方法であって、
前記複数の電力変換回路の各スイッチング素子のターンオフのタイミングが同じになるとき、前記各スイッチング素子のターンオフのタイミングをずらすことを特徴とするオフサージ低減方法。
【請求項２】
請求項１に記載のオフサージ低減方法であって、
前記複数の電力変換回路の各スイッチング素子を駆動する駆動信号を、前記電力変換回路毎に生成し、
ターンオフのタイミングが同じ駆動信号が複数生成されるとき、前記生成されるすべての駆動信号のターンオフのタイミングが互いに異なるように、前記生成されるすべての駆動信号の内、１つ又は複数の駆動信号のターンオフのタイミングをずらすことを特徴とするオフサージ低減方法。
【請求項３】
それぞれがスイッチング素子を備える複数の電力変換回路が共通母線で電源に接続される電力変換装置において、
前記各スイッチング素子のオン、オフのタイミングを制御する制御部を備え、
前記制御部が前記複数の電力変換回路の各スイッチング素子のターンオフのタイミングが同じになるとき、前記各スイッチング素子のターンオフのタイミングをずらすことを特徴とする電力変換装置。
【請求項４】
請求項３に記載の電力変換装置であって、
前記制御部は、
前記各スイッチング素子を駆動する駆動信号のデューティ制御信号を前記電力変換回路毎に生成する制御信号生成部と、
前記駆動信号を生成するときに基準となる基準信号を生成する基準信号生成部と、
前記各デューティ制御信号と前記基準信号とに基づいて、前記駆動信号を前記電力変換回路毎に生成する駆動信号生成部と、
を備え、
前記駆動信号生成部は、前記生成されるすべての駆動信号の内、ターンオフのタイミングが同じ駆動信号が複数生成されたか否かを判断し、ターンオフのタイミングが同じ駆動信号が複数生成されたと判断するとき、前記生成されるすべての駆動信号の内、１つ又は複数の駆動信号のターンオフのタイミングをずらすことを特徴とする電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のスイッチング素子のターンオフのタイミングのときに発生するサージを低減する方法及び装置に関する。
【０００２】
【従来の技術】
図５（ａ）は、従来の電力変換装置を示す図である。
図５（ａ）に示すように、電力変換装置５０は、直流電源５１と、６つのスイッチング素子（例えば、ＦＥＴ：Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を備え、その６つのスイッチング素子のそれぞれのオン、オフのタイミングに応じて、直流電源５１の電力を所定の電力に変換するインバータ５２（５２−１、５２−２、・・・）と、インバータ５２の各スイッチング素子のオン、オフのタイミングを制御する制御部５３とを備えて構成される。
【０００３】
上記インバータ５２の各スイッチング素子は、制御部５３から出力される駆動信号によりオン、オフのタイミングが制御され、各インバータ５２にそれぞれ接続される不図示の負荷回路（例えば、モータ等）に、変換した電力を供給する。そして、図５（ａ）に示すように、電力変換装置５０の各インバータ５２は、共通の母線を介して直流電源５１に接続される。
【０００４】
尚、図５（ａ）に示す電力変換装置５０は、２つのインバータ５２−１及び５２−２を備える構成であるが、直流電源５１に共通の母線を介して接続されるインバータ５２の数は限定されない。
上記電力変換装置５０における各スイッチング素子は、一般に、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御で駆動され、各スイッチング素子がターンオフするとき、母線のインダクタンス成分により、各インバータ５２にはサージ電圧が印加される。
【０００５】
尚、このサージ電圧の大きさは、母線のインダクタンス成分と各スイッチング素子のターンオフ直前の母線に流れる電流の電流値とに基づいて決まる。
そして、このようなサージ電圧がスイッチング素子や周辺部品の耐圧を越え、スイッチング素子や周辺部品が破損しないように、ある程度大きなサージ電圧でも耐えることが可能な高価なスイッチング素子や周辺部品を用意する場合、製造コストが高くなるという問題がある。また、ほとんどのスイッチング素子は、耐圧が高くなればなるほど導通損失が増加するので、システム全体の効率低下をまねく。
【０００６】
そこで、高価な部品を使用することなく、このようなサージを低減させる方法として、一方のインバータから発生するサージと、他方のインバータから発生するサージとが互いに逆位相のサージとなるように、それぞれのインバータからサージを発生させ、互いのサージを相殺させる方法がある。（例えば、特許文献１参照）
また、サージを低減させる他の方法として、単一の電源から各インバータに接続される母線にシールド線を使用し、サージを抑制する方法もある。（例えば、特許文献２参照）
また、更に、サージを低減させる他の方法として、図５（ｂ）に示す電力変換装置５５のように、各インバータ５２を別々の母線を使用して直流電源５１に接続する方法がある。
【０００７】
この電力変換装置５５のように、各インバータ５２と直流電源５１とをそれぞれ異なる母線を使用して接続することにより、共通の母線を使用して各インバータ５２を駆動するときよりも、母線に流れる電流の電流値を下げることができるので、各インバータ５２より発生するサージ電圧も小さくすることができる。また、図５（ｂ）の電力変換装置５５の各インバータ５２は、それぞれ異なる母線を使用して駆動しているので、あるインバータ５２（例えば、インバータ５２−１）から発生するサージが、他のインバータ５２（例えば、インバータ５２−２）に影響しないという効果もある。
【０００８】
【特許文献１】
特開平１０−２２５１３０号  （第３頁、第１図）
【０００９】
【特許文献２】
特開２００２−１２７７４１号  （第５頁、第１０図）
【００１０】
【発明が解決しようとする課題】
しかしながら、特許文献１に示す方法では、各インバータからどのような周波数のサージが発生しているかを検出する検出器を備えるため、装置全体が大きくなったり、各サージの位相を互いに正確に逆位相にするために、その制御が複雑になるなどの問題がある。
【００１１】
また、特許文献２に示す方法では、母線をシールド線で構成しているために、装置全体が大きくなるという問題がある。
また、図５（ｂ）の電力変換装置５５は、各インバータ５２と直流電源５１とを接続する母線が異なるために、直流電源５１に接続されるインバータ５２の数が多くなるほど、使用される母線が冗長になり、その結果、電力変換装置５５の体格が大きくなり、その分、製造コストが高くなるという問題がある。
【００１２】
そこで、本発明では、装置の大型化を防止しつつ、且つ、サージを低減することが可能なオフサージ低減方法及び電力変換装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために本発明では、以下のような方法及び構成を採用した。
すなわち、本発明のターンオフ低減方法は、それぞれがスイッチング素子を備える複数の電力変換回路が共通母線で電源に接続される電力変換装置において、上記各スイッチング素子のターンオフのときに発生するサージを低減するオフサージ低減方法であって、上記複数の電力変換回路の各スイッチング素子のターンオフのタイミングが同じになるとき、上記各スイッチング素子のターンオフのタイミングをずらすことを特徴とする。
【００１４】
また、上記オフサージ低減方法は、上記複数の電力変換回路の各スイッチング素子を駆動する駆動信号を、上記電力変換回路毎に生成し、ターンオフのタイミングが同じ駆動信号が複数生成されるとき、その生成されるすべての駆動信号のターンオフのタイミングが互いに異なるように、上記生成されるすべての駆動信号の内、１つ又は複数の駆動信号のターンオフのタイミングをずらすようにしてもよい。
【００１５】
このように、上記電源に共通の母線を介して上記電力変換回路を複数接続し、各電力変換回路のスイッチング素子のターンオフのタイミングをずらすことにより、サージ電圧の重畳を防ぐことができる。
また、母線を共通にして電力変換装置を構成し、且つ、サージを検出するための検出器など、特殊な回路を設ける必要がないので、電力変換装置全体を大きくすることなく、複数の電力変換回路を同時に駆動する際に発生する過大サージを低減することができる。
【００１６】
尚、本発明の範囲は、それぞれがスイッチング素子を備える複数の電力変換回路が共通母線で電源に接続される電力変換装置にまで及ぶ。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
図１（ａ）は、本発明の実施形態の電力変換装置１０の構成を示す図である。尚、図５（ａ）に示す電力変換装置５０と同じ構成のものについては、同じ符号を付け、その説明を省略する。また、図１（ａ）に示す電力変換装置１０は、２つのインバータ５２−１及び５２−２を備える構成であるが、直流電源５１に共通の母線で接続されるインバータ（電力変換回路）の数は限定されない。
【００１８】
図１（ｂ）は、電力変換装置１０が備える制御部１１の構成を示す図である。
図１（ｂ）に示すように、制御部１１は、例えば、マイクロコンピュータ等で構成され、インバータ５２−１に接続される負荷回路（例えば、モータ等）から送られる所定の信号に基づいて、インバータ５２−１の各スイッチング素子を駆動する駆動信号（パルス信号）のデューティを決定する指令値（デューティ制御信号）を求める指令値演算部１１−１（制御信号生成部）と、インバータ５２−２に接続される負荷回路から送られてくる所定の信号に基づいて、インバータ５２−２の各スイッチング素子を駆動する駆動信号のデューティを決定する指令値（デューティ制御信号）を求める指令値演算部１１−２と、各インバータ５２のそれぞれのスイッチング素子の駆動信号を生成する際に基準となる三角波（基準信号）を生成する三角波生成部１１−３（基準信号生成部）と、上記指令値演算部１１−１及び１１−２で求められた各指令値と三角波とを比較し、その比較結果に基づいて、インバータ５２−１及び５２−２の各スイッチング素子の駆動信号を生成する比較演算部１１−４（駆動信号生成部）とを備えて構成される。尚、上記指令値演算部は、制御されるインバータの数と同じ数が設けられる構成である。
【００１９】
次に、制御部１１の動作を説明する。
図２は、制御部１１の動作を説明するためのフローチャートである。
まず、ステップＳ１において、指令値演算部１１−１及び１１−２は、インバータ５２−１及び５２−２に接続される各負荷回路（例えば、モータ等）からインバータ５２−１及び５２−２の各スイッチング素子のデューティを決めるための所定の情報（例えば、モータ位置検出信号やモータの回転数指令信号など）を受け取る。
【００２０】
次に、ステップＳ２において、指令値演算部１１−１及び１１−２は、受け取った情報に基づいて、インバータ５２−１及び５２−２の各スイッチング素子のデューティを決める指令値を求める。
次に、ステップＳ３において、比較演算部１１−４は、指令値演算部１１−１で求められた指令値と、三角波生成部１１−３で生成される三角波とに基づいて、インバータ５２−１の各スイッチング素子の駆動信号を生成する。また、指令値演算部１１−２で求められた指令値と、三角波生成部１１−３で生成される三角波とに基づいて、インバータ５２−２の各スイッチング素子の駆動信号を生成する。そして、インバータ５２−１における駆動信号のターンオフのタイミングと、インバータ５２−２における駆動信号のターンオフのタイミングとが同じタイミングであるか否かを判断する。
【００２１】
そして、ステップＳ４において、比較演算部１１−４がターンオフのタイミングが異なると判断したとき（ステップＳ３−１）、比較演算部１１−４で生成された各駆動信号を、そのままインバータ５２−１及び５２−２に出力する。
ここで、図３（ａ）は、ステップＳ４の工程においてインバータ５２−１及び５２−２に出力される各駆動信号を示す図である。
【００２２】
図３（ａ）に示すように、指令値演算部１１−１で生成された指令値と、指令値演算部１１−２で生成された指令値とが異なると、インバータ５２−１及び５２−２に出力される各駆動信号のターンオン（立ち上がり）及びターンオフ（立下り）のタイミングも異なり、インバータ５２−１及び５２−２のそれぞれのスイッチング素子のターンオフのタイミングも異なる。
【００２３】
制御部１１は、生成された各駆動信号のターンオフのタイミングがすべて異なっていると判断すると、そのまま、各駆動信号をインバータ５２−１及び５２−２に出力する。
このように、各駆動信号のターンオフのタイミングは、それぞれ異なっているので、各インバータ５２から発生されるサージ電圧が重畳されることがなくなる。これより、過大なサージ電圧が各スイッチング素子や周辺部品に印加されることがなくなる。
【００２４】
また、ステップＳ５において、比較演算部１１−４がターンオフのタイミングが同じであると判断したとき（ステップＳ３−２）、比較演算部１１−４は、どちらか一方の駆動信号のターンオフのタイミングを所定間隔ずらし（ターンオフのタイミングを遅らせたり、早めたりし）、各駆動信号をインバータ５２−１及び５２−２に出力する。
【００２５】
ここで、図３（ｂ）は、ステップＳ５の工程においてインバータ５２−１及び５２−２に出力される各駆動信号を示す図である。
図３（ｂ）に示すように、インバータ５２−１及び５２−２のそれぞれのスイッチング素子のターンオフのタイミングが同じになるとき、生成された各駆動信号の内、インバータ５２−２の駆動信号のターンオフのタイミングを所定時間遅らせて、補正した駆動信号でインバータ５２−２を駆動させる。
【００２６】
尚、所定の駆動信号のターンオフのタイミングをずらすことが可能な最少時間を１μｓ程度に設定すれば、たとえ、各スイッチング素子において多少の製造ばらつきがあっても、各スイッチング素子のターンオフのタイミングをほぼ確実にずらすことができる。また、例えば、三角波の周波数を１０ｋＨｚとする場合で、且つ、駆動信号のターンオフのタイミングを１μｓ程度ずらす場合、そのずれ幅は、デューティにおいて１％の幅にすぎないので、インバータ５２の駆動に殆ど影響を与えない。
【００２７】
このように、インバータ５２−１及び５２−２の各駆動信号のターンオフのタイミングが同じになる場合は、どちらか一方の駆動信号のターンオフタイミングを所定間隔ずらし、各インバータ５２から発生されるサージ電圧が重畳することを防ぐ。これより、過大なサージ電圧が各スイッチング素子や周辺部品に印加されることを防ぐ。
【００２８】
尚、上記実施形態の電力変換装置１０では、２つのインバータ５２への各駆動信号のターンオフが同じになるか否かを判断する構成としているが、３つ以上のインバータ５２を備える電力変換装置１０の場合は、その３つ以上のインバータ５２に対応する各駆動信号の内、最低２つの駆動信号のターンオフのタイミングが同じになる否かを判断する構成とする。そして、ターンオフのタイミングが同じ駆動信号が２つ以上生成されたと判断したとき、全ての駆動信号のターンオフのタイミングが同じにならないように、所定の駆動信号のターンオフのタイミングを所定間隔ずらすようにする。
【００２９】
このように、上記実施形態の電力変換装置１０は、従来の電力変換装置５０よりも各インバータ５２に印加されるサージ電圧の電圧値を低減することができる。
図４（ａ）は、従来の電力変換装置５０の各インバータ５２に入力される駆動信号及びそのときに各インバータ５２に印加されるサージ電圧を示す図であり、図４（ｂ）は、本実施形態の電力変換装置１０の各インバータ５２に入力される駆動信号及びそのときに各インバータ５２に印加されるサージ電圧を示す図である。
【００３０】
図４（ａ）に示すように、従来の電力変換装置５０では、インバータ５２−１のあるスイッチング素子に入力される駆動信号のターンオフのタイミングと、インバータ５２−２のあるスイッチング素子に入力される駆動信号のターンオフのタイミングとが同じであるために、それぞれのインバータ５２から発生されるサージ電圧が重畳され、その重畳されたサージ電圧と直流電源電圧との合計電圧が各インバータ５２に印加される。このように、直流電源５１に接続されるインバータ５２の数に比例して、各インバータ５２に印加されるサージ電圧の値も高くなる。
【００３１】
一方、図４（ｂ）に示すように、本実施形態の電力変換装置１０では、インバータ５２−１のあるスイッチング素子に入力される駆動信号のターンオフのタイミングと、インバータ５２−２のあるスイッチング素子に入力される駆動信号のターンオフのタイミングとが所定間隔ずれるようにしているので、それぞれのインバータ５２から発生されるサージ電圧は重畳されず、各インバータ５２には、それぞれのインバータ５２で発生したサージ電圧が異なる時間に印加される。このように、直流電源５１に接続されるインバータ５２の数に関係なく、各インバータ５２に印加されるサージ電圧を、個々のインバータ５２で発生するサージ電圧程度にすることができる。
【００３２】
このように、母線を共通にして電力変換装置を構成し、且つ、サージを検出するための検出器など、特殊な回路を設ける必要がないので、電力変換装置全体を大きくすることなく、複数の電力変換回路を同時に駆動する際に発生する過大サージを低減することができる。
【００３３】
＜その他の実施形態＞
本発明は、上記実施の形態に限定されるものではなく、各請求項に記載した範囲において、種々の構成を採用可能である。例えば、以下のような構成変更も可能である。
【００３４】
（１）上記実施形態では、直流電源５１で複数のインバータ５２を駆動する構成であるが、直流電源５１で複数のＤＣ／ＤＣコンバータを構成しても、各ＤＣ／ＤＣコンバータが備えるスイッチング素子のターンオフにより発生するサージ電圧の重畳を防止することができる。
【００３５】
（２）上記実施形態では、比較演算部１１−４は、インバータ５２−１のあるスイッチング素子のターンオフタイミングと、インバータ５２−２のあるスイッチング素子のターンオフタイミングとを比較し、それぞれのスイッチング素子のターンオフタイミングが同じになるとき、どちらか一方のインバータの駆動信号のターンオフのタイミングを所定間隔ずらす構成であるが、すべての駆動信号が１つの基準信号で生成される場合であって、上記指令値演算部で求められた全ての指令値（例えば、電圧値など）を比較して、同じ値の指令値が２つ以上あると判断したとき、所定の駆動信号のターンオフのタイミングを所定間隔ずらすように構成してもよい。
【００３６】
（３）上記実施形態では、１つの基準信号で各駆動信号が生成される構成であるが、各電力変換回路毎に基準信号を生成し、駆動信号を生成してもよい。この場合も各スイッチング素子のターンオフのタイミングを比較すればよい。
【００３７】
【発明の効果】
以上、本発明によれば、電力変換装置の大型化を防止すると共に、複数の電力変換回路を同時に駆動する際に発生する過大サージを低減することができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の実施形態の電力変換装置の構成を示す図であり、（ｂ）は、制御部の構成を示す図である。
【図２】制御部の動作を説明するためのフローチャートである。
【図３】（ａ）は、ステップＳ４の工程において各インバータに出力される各駆動信号を示す図であり、（ｂ）は、ステップＳ５の工程において各インバータに出力される各駆動信号を示す図である。
【図４】（ａ）は、従来の電力変換装置の各インバータに出力される駆動信号及びそのときに発生するサージ電圧を示す図であり、（ｂ）は、本実施形態の電力変換装置の各インバータに出力される駆動信号及びそのときに発生するサージ電圧を示す図である。
【図５】従来の電力変換装置を示す図である。
【符号の説明】
１０  電力変換装置
１１  制御部
１１−１  指令値演算部
１１−２  指令値演算部
１１−３  三角波生成部
１１−４  比較演算部
５０  電力変換装置
５１  直流電源
５２  インバータ
５３  制御部
【図１】
2004194449.tif 000003
【図２】
2004194449.tif 000004
【図３】
2004194449.tif 000005
【図４】
2004194449.tif 000006
【図５】
2004194449.tif 000007