(57)【要約】【課題】ブロック単位およびラスタ単位の両方での画像入出力の効率を向上させる。【解決手段】画像メモリ１への画像データ入出力をラスタ単位で行うラスタ読み書き制御回路４と、ブロック単位で行うブロック読み書き制御回路７、それぞれの制御回路４，７からのアクセス要求を調停する調停回路３とを有する画像処理装置であって、調停回路３は、各制御回路４，７から通知されるアクセス要求プライオリティの高い方を優先してアクセス要求を受け付け、各制御回路４，７は、アクセス要求プライオリティを予め設定された条件に基づき変更する。【選択図】　　　　図１
2004120027.tif 000002
【特許請求の範囲】
【請求項１】
画像データの入出力をラスタ単位およびブロック単位で行う画像処理装置であって、
少なくとも１画面分の画像データの記憶容量を持つ画像メモリと、
該画像メモリに対する画像データの入出力をラスタ単位で行うラスタアクセス制御手段と、
上記画像メモリに対する画像データの入出力をブロック単位で行うブロックアクセス制御手段と、
該ブロックアクセス制御手段および上記ラスタアクセス制御手段からの上記画像メモリへのアクセス要求を調停する調停手段とを有し、
上記調停手段は、上記ブロックアクセス制御手段および上記ラスタアクセス制御手段から通知されるアクセス要求プライオリティの高い方を優先して上記画像メモリへのアクセス要求を受け付け、
上記ブロックアクセス制御手段および上記ラスタアクセス制御手段は、上記調停手段に通知するアクセス要求プライオリティを予め設定された条件に基づき変更することを特徴とする画像処理装置。
【請求項２】
請求項１に記載の画像処理装置であって、
上記調停手段は、上記ブロックアクセス制御手段および上記ラスタアクセス制御手段から通知されるアクセス要求プライオリティが共に低ければ、ラウンドロビンで入れ替えて各々のアクセス要求を受け付けることを特徴とする画像処理装置。
【請求項３】
請求項１、もしくは、請求項２のいずれかに記載の画像処理装置であって、
上記ラスタアクセス制御手段が上記画像メモリに入力するラスタ画像データおよび上記ラスタアクセス制御手段が上記画像メモリから出力したラスタ画像データを格納する第１のバッファメモリを有し、
該第１のバッファメモリの容量は、上記ラスタアクセス制御手段が入出力するラスタ画像データの水平方向サイズ未満であることを特徴とする画像処理装置。
【請求項４】
請求項３に記載の画像処理装置であって、
上記ラスタアクセス制御手段は、上記画像メモリにラスタ画像データを書き込む際、上記第１のバッファメモリのデータがｎワード以上になった場合に、上記調停回路に通知するアクセス要求プライオリティを高く設定することを特徴とする画像処理装置。
【請求項５】
請求項３、もしくは、請求項４のいずれかに記載の画像処理装置であって、
上記ラスタアクセス制御手段は、上記画像メモリからラスタ画像データを読み出す際、各ラインの最初の画像データからｎ番目の画像データまで、上記調停手段に通知するアクセス要求プライオリティを高く設定することを特徴とする画像処理装置。
【請求項６】
請求項１から請求項５のいずれかに記載の画像処理装置であって、
上記ブロックアクセス制御手段が上記画像メモリに入力するブロック画像データおよび上記ブロックアクセス制御手段が上記画像メモリから出力したブロック画像データを格納する第２のバッファメモリと、
該第２のバッファメモリに格納されたブロック画像データを圧縮伸張する圧縮伸張手段とを有することを特徴とする画像処理装置。
【請求項７】
請求項１から請求項６のいずれかに記載の画像処理装置であって、
上記ブロックアクセス制御手段は、上記画像メモリから読み出すブロック画像データが、先に読み出したブロック画像データと同じブロックであれば、上記調停手段に通知するアクセス要求プライオリティを高く設定することを特徴とする画像処理装置。
【請求項８】
請求項１から請求項７のいずれかに記載の画像処理装置であって、
上記ブロックアクセス制御手段は、上記画像メモリに書き込むブロック画像データが、先に書き込んだブロック画像データと同じブロックであれば、上記調停手段に通知するアクセス要求プライオリティを高く設定することを特徴とする画像処理装置。
【請求項９】
請求項１から請求項８のいずれかに記載の画像処理装置であって、
上記画像メモリは、ＳＤＲＡＭもしくはＤＤＲ−ＳＤＲＡＭのいずれかのダイナミック型ランダムアクセスメモリからなることを特徴とする画像処理装置。
【請求項１０】
請求項１から請求項９のいずれかに記載の画像処理装置であって、
上記ブロックアクセス制御手段は、
直前にアクセスした上記画像メモリのメモリ領域と同じ行メモリ領域にアクセスする際と、直前にアクセスした上記画像メモリのメモリ領域とバンクが異なるメモリ領域にアクセスする際、および、直前にアクセスした上記画像メモリと異なるメモリデバイスにアクセスする際に、上記アクセス要求プライオリティを高く設定することを特徴とする画像処理装置。
【請求項１１】
請求項１から請求項１０のいずれかに記載の画像処理装置であって、
上記ラスタアクセス制御手段および上記ブロックアクセス制御手段の少なくともいづれかを複数個備えることを特徴とする画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタルスチルカメラ、デジタル複写機の記録部分、監視カメラ、デジタルビデオストレージ、デジタルカメラ（動画）などで取り扱う静止画像や動画像等の画像データの入出力技術に係わり、特に、ラスタ画像データとブロック画像データの入出力を効率良く行うのに好適な画像処理装置に関するものである。
【０００２】
【従来の技術】
ＮＴＳＣ（Ｎａｔｉｏｎａｌ　Ｔｅｌｅｖｉｓｉｏｎ　Ｓｔａｎｄａｒｄｓ　Ｃｏｍｍｉｔｔｅｅ）等のテレビ信号のようにラスタスキャンされる画像データ（ラスタ画像データ）を入力し、その画像を圧縮したり、圧縮された画像データを伸張し、ラスタスキャンの画像として出力する画像処理装置において、画像データを圧縮するための画像入力および伸張された画像出力は、ラスタスキャンではなく、ブロック単位で行われることがある。
【０００３】
例えば、圧縮伸張技術がＪＰＥＧ（Ｊｏｉｎｔ　Ｐｈｏｔｏｇｒａｐｈｉｃ　Ｅｘｐｅｒｔｓ　Ｇｒｏｕｐ）の場合は、８画素×８画素のブロック単位の画像データ（ブロック画像データ）を対象とし、また、ＪＰＥＧ２０００の場合、（ブロックではなくタイルと称する）タイルのサイズは８画素単位で、任意、例えば１２８画素×１２８画素のタイル単位である。
【０００４】
このような画像処理装置においては、圧縮動作時には、ラスタ順で入力される画像データを、画像メモリに一旦蓄え、ブロック単位で読み出す。また、伸張動作時には、ブロック単位で入力される画像データを、画像メモリに一旦蓄え、ラスタ順で読み出す。
【０００５】
例えば、画像処理装置において、１秒間に６０枚の動画機能を持たせる場合、ラスタ順次の画像入出力およびブロック順次の画像入出力を１／６０秒で行う必要がある。
【０００６】
そのためには、画像メモリへの画像データ入出力が、圧縮伸張動作の動作を妨げないこと、また、周期的に入出力されるラスタ画像のタイミングに間に合うように、画像メモリへの画像データ入出力を行うことが必要である。
【０００７】
また、近年画像メモリとして使用されるメモリの高速化に伴い、画像サイズによっては、１個の画像メモリに対して、複数個のラスタ画像入出力、複数個の圧縮伸張器を接続しても動画処理を行うことができる。例えば、監視カメラシステムのように、複数のカメラから動画を取り込むシステムなどがこれに該当する。
【０００８】
このような画像データの入出力を効率良く行う従来技術として、例えば、特許文献１に記載のように、ブロック単位のデータを同一のローアドレスで読み書きできるように、画像メモリ上のアドレスマッピングを工夫する技術がある。
【０００９】
【特許文献１】
特開平０９−２１８８２０号公報
【００１０】
しかし、この技術では、ブロック単位での画像入出力の効率は上がるが、ラスタ順での画像入出力ではローアドレスの切り替えが増えてしまうことになる。また、例えば、４：２：２ＹＣｂＣｒの画像フォーマットの場合、輝度画像データと色差画像データでブロック数が異なるため、画像データが輝度、色差が１画素ごと交互にラスタ順で入出力される場合、画像メモリへの書き込み・読み出し回路の回路規模が増加する。
【００１１】
【発明が解決しようとする課題】
解決しようとする問題点は、従来の技術では、ブロック単位およびラスタ単位の両方での画像入出力の効率を向上させることができない点である。
【００１２】
本発明の目的は、これら従来技術の課題を解決し、ブロック単位およびラスタ単位での画像入出力を行う画像処理装置の性能を向上させることである。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明の画像処理装置は、少なくとも１画面分の画像データの記憶容量を持つ画像メモリ（１）と、この画像メモリに対する画像データの入出力をラスタ単位で行うラスタアクセス制御回路（ラスタ読み書き制御回路４）と、画像メモリに対する画像データの入出力をブロック単位で行うブロックアクセス制御回路（ブロック読み書き制御回路７）と、このブロックアクセス制御回路およびラスタアクセス制御回路からの画像メモリへのアクセス要求を調停する調停回路（３）とを有し、調停回路は、ブロックアクセス制御回路およびラスタアクセス制御回路から通知されるアクセス要求プライオリティの高い方を優先して画像メモリへのアクセス要求を受け付け、ブロックアクセス制御回路およびラスタアクセス制御回路は、調停回路に通知するアクセス要求プライオリティを予め設定された条件に基づき変更することを特徴とする。例えば、ラスタアクセス制御回路は、画像メモリにラスタ画像データを書き込む際には、ラスタ画像データを格納した第１のバッファメモリ（画像入出力用バッファ５）のデータがｎワード以上になった場合にアクセス要求プライオリティを高く設定し、また、画像メモリからラスタ画像データを読み出す際には、各ラインの最初の画像データからｎ番目の画像データまで、アクセス要求プライオリティを高く設定する。また、ブロックアクセス制御回路は、例えば、ブロック画像データを圧縮伸張する際に入出力するブロック画像データが先に入出力したブロック画像データと同じブロックであればアクセス要求プライオリティを高く設定する。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を、図面により詳細に説明する。
【００１５】
図１は、本発明に係わる画像処理装置の構成例を示すブロック図であり、図２は、図１における画像処理装置のラスタスキャン動作例を示す説明図、図３は、図１における画像処理装置の画像メモリ上の画像データの第１の配置例を示す説明図、図４は、図１における画像処理装置の画像メモリ上の画像データの第２の配置例を示す説明図、図５は、図１における画像処理装置で発行される要求情報の構成例を示す説明図、図６は、図１における画像処理装置のブロック画像データの読出し動作例を示す説明図、図７は、図１における画像処理装置の画像メモリ上の画像データの第３の配置例を示す説明図、図８は、図１における画像処理装置の画像メモリ上の画像データの第４の配置例を示す説明図である。
【００１６】
図１において、１は画像メモリ、２はメモリ制御回路、３は調停回路、４はラスタアクセス制御回路、５は画像入出力用バッファ、６は画像入出力制御回路、７はブロックアクセス制御回路、８は圧縮伸張器用バッファ、９は圧縮伸張器である。
【００１７】
このような構成において、本例の画像処理装置は、例えば、圧縮動作時には、ラスタ順で入力される画像データ（ラスタ画像データ）を、画像メモリ１に一旦蓄え、ブロック単位で読み出す。また、伸張動作時には、ブロック単位で入力される画像データ（ブロック画像データ）を、画像メモリ１に一旦蓄え、ラスタ順で読み出す。
【００１８】
すなわち、圧縮動作時には、まず、画像入出力制御回路６により、図示してないＮＴＳＣなどのテレビ信号やＣＣＤからのアナログ出力をＡＤ変換器でデジタル化されたラスタスキャンの画像データ（ラスタ画像データ）を入力する。入力した画像データは、画像入出力用バッファ５に保存する。
【００１９】
この画像入出力用バッファ５に、ある程度データがたまると、ラスタ読み書き制御回路４が調停回路３に対し、画像データ書き込み要求を発行する。調停回路３では、ラスタ読み書き制御回路４からの書き込み要求を受け付けることが可能か否か判断し、可能と判断すれば、メモリ制御回路２に対してメモリ書き込み要求を発行する。メモリ制御回路２では、要求のあったデータを画像メモリ１に書き込む。
【００２０】
このようにして、画像メモリ１に少なくとも１ブロック分の画像データが保存されたなら、ブロック読み書き制御回路７が、調停回路３に対してブロック単位での画像データの読み出し要求を発行する。
【００２１】
調停回路３では、ブロック読み書き制御回路７からの読み出し要求を受け付けることが可能であるか否かを判断し、可能であると判断すれば、メモリ制御回路２に対しメモリ読み出し要求を発行する。
【００２２】
メモリ制御回路２では、ブロック読み書き制御回路７から要求のあったデータを画像メモリ１から読み出す。このようにして読み出した画像データ（ブロック画像データ）は圧縮伸張器用バッファ８に保存され、圧縮伸張器９が、圧縮伸張器用バッファ８から画像データを読み出して圧縮動作を行う。
【００２３】
このようにして圧縮された画像データ（圧縮済みのブロック画像データ）は、図示していない入出力制御回路により例えば外部記憶装置等に格納される。
【００２４】
この圧縮済みのデータ（ブロック画像データ）を伸張する際には、図示していない入出力制御回路により読出し、圧縮伸張器９により伸張して、圧縮伸張器用バッファ８に保存する。
【００２５】
この圧縮伸張器用バッファ８に、ある程度データがたまると、ブロック読み書き制御回路７が調停回路３に対し、画像データ書き込み要求を発行する。調停回路３では、ブロック読み書き制御回路７からの書き込み要求を受け付けることが可能か否か判断し、可能と判断すれば、メモリ制御回路２に対してメモリ書き込み要求を発行する。メモリ制御回路２では、ブロック読み書き制御回路７から要求のあったデータを画像メモリ１に書き込む。
【００２６】
このようにして、画像メモリ１に所定ライン分（本例では、８ライン分）の画像データが保存されたならば、ラスタ読み書き制御回路４が、調停回路３に対してラスタ単位での画像データの読み出し要求を発行する。
【００２７】
調停回路３では、ラスタ読み書き制御回路４からの読み出し要求を受け付けることが可能であるか否かを判断し、可能であると判断すれば、メモリ制御回路２に対しメモリ読み出し要求を発行する。
【００２８】
メモリ制御回路２では、ラスタ読み書き制御回路４から要求のあったデータを画像メモリ１から読み出す。このようにして読み出した画像データ（ラスタ画像データ）は画像入出力用バッファ５に保存され、画像入出力制御回路６により読み出され、例えば、図示していない表示装置等に出力され、表示等される。
【００２９】
図２においては、画像入出力制御回路６に入力、または、画像入出力制御回路６が出力するラスタスキャンされる画像データのタイミング例を示しており、ここでは、４：２：２ＹＣｂＣｒ画像フォーマットを例としている。
【００３０】
また、図３においては、画像メモリ１上の画像データの配置を示しており、ここでは、画像サイズが７２０画素×４８０画素の例である。例えば、Ｙ（３，１２０）は水平方向が３＋１＝４画素目、垂直方向が１２０＋１＝１２１ライン目の輝度データであることを示す。また、ここでは、画像メモリ１とメモリ制御回路２間のバスは３２ビットであり、１画素のデータは８ビットとなっている。
【００３１】
そして、図４においては、図３で示す画像メモリ１上の画像データの配置例を、画像サイズのイメージで、画像メモリアドレスと８画素×８画素のブロックの配置を示したものである。
【００３２】
また、図５においては、ラスタ読み書き制御回路４およびブロック読み書き制御回路７が調停回路３に対し発行するメモリ読み出し要求情報またはメモリ書き込み要求情報の内容を示している。
【００３３】
すなわち、要求情報は、記号（「ＲＷ＿」，「Ｐｒｉｏ」、「Ｓｔａ」、「Ｌｅｎ」）で通知され、記号「ＲＷ＿」により、本要求が読出し（リード）であるか書込み（ライト）であるかが示され，記号「Ｐｒｉｏ」により、本要求のプライオリティのレベル（高／低）が示され、記号「Ｓｔａ」により、読出し・書込みのスタートアドレスが示され、記号「Ｌｅｎ」により、読出す・書込むデータのバースト長が示される。
【００３４】
図１において、調停回路３では、複数の要求元、図１の例で言うとラスタ読み書き制御回路４とブロック読み書き制御回路７の二つの要求元からの要求（「Ｐｒｉｏ」）が全て低プライオリティの場合、調停回路３自身で設定しているプライオリティ情報順に従い、要求を受け付け、その後、受け付けた要求元のプライオリティを一番低いものに設定を更新する。すなわち、一般的にいうラウンドロビンで要求プライオリティ順を入れ替えていく。
【００３５】
以下、ラスタ読み書き制御回路４が発行する書き込み要求時の高プライオリティの設定について説明する。
【００３６】
ラスタ読み書き制御回路４に接続される画像入出力用バッファ５はＦＩＦＯ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　Ｏｕｔ、先入れ先出し）形式であり、６４ワードの容量である。ラスタ読み書き制御回路４が発行するバースト長はＬｅｎ＝３２であり、６４画素分のデータを連続で書き込みことができる。
【００３７】
通常、画像入出力用バッファ５の使用容量が３２ワードになれば、ラスタ読み書き制御回路４は書き込み要求を調停回路３に発行する。
【００３８】
しかし、画像入出力制御回路６に入力されるラスタスキャンの画像（ラスタ画像データ）は、外部の同期信号に同期して入力されるので、調停回路３が要求をなかなか受け付けない場合、画像入出力用バッファ５に新たな画像データを保存しきれなくなる場合がある。
【００３９】
これを防ぐため、本例では、例えば４８ワードのスレッシュ（閾値）を規定・設定し、この４８ワードを超える画像データが画像入出力用バッファ５にあれば、ラスタ読み書き制御回路４から調停回路３に、高プライオリティでの書き込み要求を発行する。尚、上記６４ワード（画像入出力用バッファ５の容量）、４８ワード（設定スレッシュ）の値は任意である。
【００４０】
次に、ラスタ読み書き制御回路４が発行する読出し要求時の高プライオリティの設定について説明する。
【００４１】
ラスタ読み書き制御回路４が、読出し要求を発行する際、すなわち画像の伸張動作時、画像入出力制御回路６は、図２に示すように、外部からの同期信号にあわせて画像データ（ラスタ画像データ）を出力しなければならない。
【００４２】
そのためには、各ラインの最初の画像データを画像入出力制御回路６が出力するタイミングまでに、予め画像入出力用バッファ５に画像データが準備されている必要がある。
【００４３】
本例では、最初の６４ワード（この場合は１２８画素分）が画像入出力用バッファ５にたまるまでは、ラスタ読み書き制御回路４から調停回路３に対して、高プライオリティでの読出し要求を発行し、直ちにデータが画像入出力用バッファ５にたまるようにする。
【００４４】
また、書き込み要求と同じようにスレッシュを規定して設定し、例えばバッファが１６ワード未満になれば、高プライオリティでの読出し要求を発行しても良い。
【００４５】
次に、ブロック読み書き制御回路７が発行する読出し要求および書き込み要求時の高プライオリティの設定について説明する。
【００４６】
図４に示す画像データの左上の８画素×８画素の６４画素分のブロック読出しについて考える。
【００４７】
６４画素分のデータを読み出すためには、ａｄｄｒ．＝０からａｄｄｒ＝３、ａｄｄｒ．＝３６０からａｄｄｒ．＝３６３のように１ライン毎に４バーストの読出しを８回繰り返せば６４画素分のデータを読み出すことができる。
【００４８】
ここで画像メモリ１がＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）の場合について考える。４バーストの読出しを２回続けた場合、図６（ａ）に示すタイミングとなる。
【００４９】
画像データとＳＤＲＡＭのメモリバンクが図７に示すような関係の場合、連続する２回の４バーストの読出しのタイミングの最小は図６（ｂ）となる。
【００５０】
また、画像データとＳＤＲＡＭのメモリバンクが図８に示すような関係であり、図示はしていないが、ひとつのブロックの画像データが同じローアドレスで設定できる場合、連続する２回の４バーストの読出しのタイミングの最小は図６（ｃ）となる。
【００５１】
従って、ひとつのブロックの画像データの読み出し時、４バーストの読出しを８回繰り返す場合、図６の（ｂ）または、（ｃ）のように連続して読み出せば、読み出すサイクルが短くなる。
【００５２】
そのためには、図１におけるブロック読み書き制御回路７の読出し要求を、調停回路３が連続して受け付け、その間は、他の要求を受け付けないようにする。
【００５３】
ブロック読み書き制御回路７が発行する高プライオリティの意味は、図６（ｂ），（ｃ）のような短いサイクルで読み出させることにある。すなわち、ラスタ読み書き制御回路４が出す高プライオリティとは意味合いが異なる。
【００５４】
図６（ｂ）に示す第１のメモリアクセス要求時に、調停回路３に対し、高プライオリティに設定する。ここでは、第１のメモリアクセスを高プライオリティにするのではなく、続けて要求する第２のメモリアクセス要求を、調停回路３が必ず受け付け、図６（ｂ）に示すタイミングで画像メモリの読出しを行わせることが目的となる。
【００５５】
同様に、図６（ｂ）の第２のメモリアクセス時、高プライオリティを要求すれば、第３のメモリアクセスも短いサイクルで読み出すことが可能となる。
【００５６】
図９は、本発明に係わる画像処理装置の他の構成例を示すブロック図である。
【００５７】
本図９に示す画像処理装置は、画像メモリ１ａ、メモリ制御回路２ａ、調停回路３ａ、ラスタ読み書き制御回路４ａ，４ｂ、画像入出力用バッファ５ａ，５ｂ、画像入出力制御回路６ａ，６ｂ、ブロック読み書き制御回路７ａ，７ｂ、符号・復号器用バッファ８ａ，８ｂ、符号・復号器９ａ，９ｂからなり、図１に示した画像処理装置に対して、ラスタ読み書き制御回路とブロック読み書き制御回路に係わる手段のそれぞれが複数個接続された構成となっている。その動作は、図１に示した画像処理装置と同じであり、説明は省略する。
【００５８】
以上、図１〜図９を用いて説明したように、本例の画像処理装置では、少なくとも１画面分の画像データの記憶容量を持つ画像メモリ１と、この画像メモリ１に対する画像データの入出力をラスタ単位で行うラスタ読み書き制御回路４（ラスタアクセス制御手段）と、画像メモリ１に対する画像データの入出力をブロック単位で行うブロック読み書き制御回路７（ブロックアクセス制御手段）と、このブロック読み書き制御回路７およびラスタ読み書き制御回路４からの画像メモリ１へのアクセス要求を調停する調停回路３とを有し、調停回路３は、ブロック読み書き制御回路７およびラスタ読み書き制御回路４から通知されるアクセス要求プライオリティの高い方を優先して画像メモリ１へのアクセス要求を受け付け、ブロック読み書き制御回路７およびラスタ読み書き制御回路４は、調停回路３に通知するアクセス要求プライオリティを予め設定された条件に基づき変更する。
【００５９】
例えば、ラスタ読み書き制御回路４は、画像メモリ１にラスタ画像データを書き込む際には、ラスタ画像データを格納した画像入出力用バッファ５（第１のバッファメモリ）のデータがｎワード以上になった場合にアクセス要求プライオリティを高く設定する。
【００６０】
また、ラスタ読み書き制御回路４は、画像メモリ１からラスタ画像データを読み出す際には、各ラインの最初の画像データからｎ番目の画像データまで、アクセス要求プライオリティを高く設定する。
【００６１】
また、ブロック読み書き制御回路７は、例えば、ブロック画像データを圧縮伸張する際に入出力するブロック画像データが、先に入出力したブロック画像データと同じブロックであればアクセス要求プライオリティを高く設定する。
【００６２】
このように、ラスタ読み書き制御回路４の読み書き要求のプライオリティを操作することにより、画像入出力用バッファ５の容量は少なくても良くなる。また、動画処理時の必ず周期的に入力または出力するラスタスキャンの画像データを扱う場合に適合したものとなる。
【００６３】
また、ブロック単位での画像データの読出しもプライオリティの操作をすることにより短いサイクルで行うことができる。
【００６４】
さらに、ラスタスキャンで入力および出力する画像データの画像メモリ１上の配置を、図３で示すように、単純にデータの入出力順にすることで良い。すなわち、ブロック単位での読出しを簡単にするためにラスタの入出力回路を複雑にする構成とする必要がなく、単純な回路で良い。このことにより、ラスタ読み書き制御回路４は、どのようなバースト長でも、画像入出力用バッファ５を変更すれば対応できる。
【００６５】
また、図９に示すように、ラスタ読み書き制御回路（４ａ，４ｂ）が複数個、および、ブロック読み書き制御回路（７ａ，７ｂ）が複数個接続された構成でも、複数の要求元が必要な時に高プライオリティで要求するため、監視カメラのように、例えば１／６０秒に１枚の画像データの処理を複数チャネル行う場合にも画像メモリ１へのアクセスを効率良く行うことができる。
【００６６】
尚、本発明は、図１〜図９を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、ラスタ読み書き制御回路４の高プライオリティ要求と、ブロック読み書き制御回路７の高プライオリティ要求の順位は、特に定めていないが、ブロック読み書き制御隘路７の方を高くしても良いし、また逆でも良い。
【００６７】
また、本例では、画像メモリ１は、ＳＤＲＡＭとして説明したが、ＳＤＲＡＭでなくとも、ＤＤＲ−ＳＤＲＡＭ（Ｄｏｕｂｌｅ　Ｄａｔａ　Ｒａｔｅ　Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）などのように、ローアドレス、カラムアドレスを個別に設定するタイプのメモリであれば良い。
【００６８】
また、図９に示す例では、ラスタ読み書き制御回路４ａ，４ｂと、画像入出力用バッファ５ａ，５ｂ、画像入出力制御回路６ａ，６ｂ、および、ブロック読み書き制御回路７ａ，７ｂ、符号・復号器用バッファ８ａ，８ｂ、符号・復号器９ａ，９ｂのそれぞれを２つずつ設けた構成としているが、３以上とすることでも、あるいは、ラスタ読み書き制御回路（４ａ，４ｂ）側もしくはブロック読み書き制御回路（７ａ，７ｂ）のいずれかのみを複数設けた構成としても良い。
【００６９】
【発明の効果】
本発明によれば、ラスタ単位での画像データの読み書き要求のプライオリティを操作することにより、画像入出力用バッファの容量は少なくても良くなる。また、動画処理時の必ず周期的に入力または出力するラスタ画像データを扱う場合に適合したものとなる。さらに、ブロック単位での画像データの読出しもプライオリティの操作をすることにより短いサイクルで行うことができる。また、ラスタスキャンで入力および出力する画像データの画像メモリ上の配置を、単純にデータの入出力順にすることで良く、ブロック単位での読出しを簡単にするためにラスタの入出力回路を複雑にする構成とする必要がなく、回路を単純にできる。このことにより、ラスタ読み書き制御回路４は、どのようなバースト長でも、画像入出力用バッファ５を変更すれば対応できる。また、ラスタ画像データ用およびブロック画像データ用の読み書き制御回路が複数個接続された構成でも、複数の要求元が必要な時に高プライオリティで要求すれば良く、例えば、監視カメラのように１／６０秒に１枚の画像データの処理を複数チャネル行う場合にも画像メモリへのアクセスを効率良く行うことができる。
【００７０】
このようにして、ブロック単位およびラスタ単位の両方での画像入出力の効率を向上させることができ、ブロック単位およびラスタ単位での画像入出力を行う画像処理装置の性能を向上させることが可能である。
【図面の簡単な説明】
【図１】本発明に係わる画像処理装置の構成例を示すブロック図である。
【図２】図１における画像処理装置のラスタスキャン動作例を示す説明図である。
【図３】図１における画像処理装置の画像メモリ上の画像データの第１の配置例を示す説明図である。
【図４】図１における画像処理装置の画像メモリ上の画像データの第２の配置例を示す説明図である。
【図５】図１における画像処理装置で発行される要求情報の構成例を示す説明図である。
【図６】図１における画像処理装置のブロック画像データの読出し動作例を示す説明図である。
【図７】図１における画像処理装置の画像メモリ上の画像データの第３の配置例を示す説明図である。
【図８】図１における画像処理装置の画像メモリ上の画像データの第４の配置例を示す説明図である。
【図９】本発明に係わる画像処理装置の他の構成例を示すブロック図である。
【符号の説明】
１，１ａ：画像メモリ、２，２ａ：メモリ制御回路、３，３ａ：調停回路、４，４ａ，４ｂ：ラスタアクセス制御回路、５，５ａ，５ｂ：画像入出力用バッファ、６，６ａ，６ｂ：画像入出力制御回路、７，７ａ，７ｂ：ブロックアクセス制御回路、８：圧縮伸張器用バッファ、，８ａ，８ｂ：符号・復号器用バッファ、９：圧縮伸張器、９ａ，９ｂ：符号・復号器。
【図１】
2004120027.tif 000003
【図２】
2004120027.tif 000004
【図３】
2004120027.tif 000005
【図４】
2004120027.tif 000006
【図５】
2004120027.tif 000007
【図６】
2004120027.tif 000008
【図７】
2004120027.tif 000009
【図８】
2004120027.tif 000010
【図９】
2004120027.tif 000011