【手続補正書】
【提出日】平成15年10月29日(2003.10.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】固体撮像装置


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一導電型の第１のウエル領域に形成された受光ダイオードと、該受光ダイオードの第１のウエル領域に隣接し、該受光ダイオードで発生した光発生電荷を蓄積可能に電気的に接続した一導電型の第２のウエル領域内に形成された光信号検出用絶縁ゲート型電界効果トランジスタとを有する単位画素を有し、前記絶縁ゲート型電界効果トランジスタの部分は前記一導電型の第２のウエル領域内に設けられた反対導電型のドレイン領域及びソース領域と、前記ドレイン領域と前記ソース領域との間のチャネル領域と、該チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記チャネル領域下の前記一導電型の第２のウエル領域内に設けられた、前記受光ダイオードで光照射により発生した光発生電荷を蓄積する一導電型の高濃度埋込層とを有する固体撮像素子を備え、前記光発生電荷を前記一導電型高濃度埋込層に蓄積し、前記絶縁ゲート型電界効果トランジスタにおけるチャネル領域の閾値電圧を変調させて光信号を検出する固体撮像装置であって、
前記絶縁ゲート型電界効果トランジスタのゲート電極はリング状を有し、該ゲート電極の内周部の内側に前記ソース領域が設けられ、前記ゲート電極の外周の外側に前記トレイン領域が設けられ、かつ前記単位画素は前記ドレイン領域と同じ反対導電型を有する拡散分離領域が一連なりとなっている素子分離領域によって囲まれていることを特徴とする固体撮像装置。
【請求項２】
前記受光ダイオードは一導電型の第１のウエル領域表面に反対導電型の不純物領域が形成されており、該不純物領域は前記反対導電型のドレイン領域と接続され、かつ前記反対導電型の素子分離領域と接続されていることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記一導電型の第１及び第２のウエル領域は反対導電型の半導体層に形成されており、該反対導電型の半導体層は前記反対導電型の素子分離領域と接続されていることを特徴とする請求項１又は２の何れか一に記載の固体撮像装置。
【請求項４】
前記ゲート電極下の第２のウエル領域表層に反対導電型の不純物層が形成されてチャネル領域とされていることを特徴とする請求項１乃至３の何れか一に記載の固体撮像装置。
【請求項５】
前記単位画素は行と列に複数配列されてなることを特徴とする請求項１乃至４の何れか一に記載の固体撮像装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に関し、より詳しくは、ビデオカメラ、電子カメラ、画像入力カメラ、スキャナ又はファクシミリ等に用いられる閾値電圧変調方式のＭＯＳ型イメージセンサを用いた固体撮像装置に関する。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
【発明が解決しようとする課題】
しかしながら、上記固体撮像装置の構造においては、素子分離領域の構造や光信号検出用電界効果トランジスタの構造が微細化に適しておらず、将来の画像の高精細化に伴って要求されるようになってくる単位画素の微細化の要求に対処することが困難であるという問題がある。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明は、上記従来の問題点に鑑みて創作されたものであり、単位画素の微細化に適した構造を有する固体撮像装置を提供するものである。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、受光ダイオードは一導電型の第１のウエル領域表面に反対導電型の不純物領域が形成されており、不純物領域は反対導電型のドレイン領域と接続され、かつ反対導電型の素子分離領域と接続されていることを特徴としている。
また、一導電型の第１及び第２のウエル領域は反対導電型の半導体層に形成されており、反対導電型の半導体層は反対導電型の素子分離領域と接続されていることを特徴としている。
また、ゲート電極下の第２のウエル領域表層に反対導電型の不純物層が形成されてチャネル領域とされていることを特徴としている。
また、単位画素は行と列に複数配列されてなることを特徴とし、例えば、固体撮像素子内の単位画素の平面配置においては、単位画素におけるゲート電極から受光ダイオードに至る方向は、行方向又は列方向に対して斜め方向、又は並行方向に一致させるようにすることができる。さらに、同一の行内にある絶縁ゲート型電界効果トランジスタのゲート電極を相互に接続し、かつ同一の列内にある絶縁ゲート型電界効果トランジスタのソース領域を相互に接続するようにすることができる。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
以下に、上記構成により奏される作用を説明する。
ところで、選択酸化法（ＬＯＣＯＳ法）による絶縁膜の形成によれば、分離絶縁膜の形成領域がバーズビークの生成によりマスク幅以上に広がるため微細化に不利である。
本発明では、隣接する単位画素１０１を分離する素子分離領域が、ドレイン領域５７ａと同じ導電型を有し、かつウエル領域５４ａ、５４ｂよりも深く形成されることによって、当該分離領域がドレイン領域５７ａと接続されるとともに、ウエル領域５４ａ、５４ｂ下のドレイン領域と同じ導電型の領域５２ａ、５２ｂと接続されるように構成される。即ち、ＬＯＣＯＳ法による分離絶縁膜を用いずに素子分離を拡散分離領域５３のみで行なっているので、バーズビークが生成されず素子分離領域がマスク幅以上に広がらない。これにより、単位画素１０１を微細化することができる。この場合、ドレイン領域５７ａは、ウエル領域５４ａ、５４ｂ下のドレイン領域と同じ導電型の領域５２ａ、５２ｂと繋がり、かつ隣接する単位画素１０１間で繋がるが、固体撮像素子の動作上問題は起こらない。なお、単位画素１０１内でソース領域５６とドレイン領域５７ａとはリング状のゲート電極５９によって分離されているので、問題は起こらない。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
図１に示すように、単位画素１０１内に、受光ダイオード１１１と光信号検出用ＭＯＳトランジスタ１１２とが隣接して設けられている。ＭＯＳトランジスタ１１２としてｎチャネルＭＯＳ（ｎＭＯＳ）を用いている。単位画素１０１は長方形状を有し、単位画素１０１は拡散分離領域５３が一連なりとなっている素子分離領域によって囲まれている。即ち、互いに隣接する画素が形成されるウエル領域間は、ドレイン領域と接続され、該ドレイン領域と同じ導電型の拡散分離領域５３及びウエル領域５４ａ、５４ｂ下のドレイン領域と同じ導電型の領域５２ａ、５２ｂと接続されるように構成されて素子分離される。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また、上記の構成要素はシリコン酸化膜等の絶縁膜６４によって被覆されており、受光ダイオード１１１の受光窓６３以外の領域は、その絶縁膜６４上に形成された金属層（遮光膜）６２により遮光されている。
上記のＭＯＳ型イメージセンサにおける光信号検出のための素子動作においては、蓄積期間−読出期間−初期化期間（掃出期間）−雑音電圧読出期間−蓄積期間−・・・というように、蓄積期間−読出期間−初期化期間（掃出期間）−雑音電圧読出期間という一連の過程が繰り返される。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
雑音電圧読出期間を利用してキャリアポケットから光発生電荷を掃き出した状態での第２のソース電位を第２のラインメモリに記憶させる。この期間も、受光ダイオード１１１やＭＯＳトランジスタ１１２には上記読出期間と同様な電圧が印加される。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
ゲート電極５９は、ドレイン領域５７ａとソース領域５６の間の第２のウエル領域５４ｂ上にゲート絶縁膜５８を介して形成されている。ゲート電極５９下の第２のウエル領域５４ｂの表層がチャネル領域となる。さらに、通常の動作電圧において、チャネル領域を電子の蓄積状態或いはディプレーション状態に保持するため、チャネル領域に適当な濃度のｎ型不純物を導入してチャネルドープ層５４ｃを形成している。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
図２（ｂ）に光発生ホールがキャリアポケット５５に蓄積し、ソース側のチャネル領域に電子が誘起されて電子の蓄積領域が生じている状態のポテンシャル図を示す。この蓄積電荷により、ＭＯＳトランジスタ１１２の閾値電圧が変化する。従って、光信号の検出は、この閾値電圧の変化を検出することにより行なうことができる。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
この場合、ｐ型の第１及び第２のウエル領域５４ａ、５４ｂを用い、かつ光信号検出用ＭＯＳトランジスタ１１２がｎＭＯＳの場合に適用する。
次に、図１１にしたがって、一連の連続した固体撮像素子の光検出動作を簡単に説明する。光検出動作は、前記したように、蓄積期間−読出期間−初期化期間（掃出期間）−雑音電圧読出期間からなる一連の過程を繰り返し行なう。ここでは、都合上、蓄積期間から説明を始める。


【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
なお、蓄積期間において、前の期間に第１及び第２のラインメモリに記憶されたソース電位の差の電圧が映像信号出力端子１０７に出力されるが、この動作に関しては雑音電圧読出期間の後に説明することにする。
次に、読出期間の開始時の期間において、ＶＳＣＡＮ駆動走査回路１０２の出力（Ｖｐｇ）を設置電位（ＭＯＳトランジスタ１１２のゲート電位となる）とする。一方、ＶＤＤ供給線６１ａ、６１ｂ、・・・は凡そ３．３Ｖに保たれている。


【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
次に、読出期間の開始時の期間終了後の期間において、ＶＳＣＡＮ駆動走査回路１０２の出力（Ｖｐｇ）を凡そ２．２Ｖ（ＭＯＳトランジスタ１１２のゲート電位となる）とする。一方、ＶＤＤ供給線６１ａ、６１ｂ、・・・は凡そ３．３Ｖ（ＭＯＳトランジスタ１１２のドレイン電位となる）に保たれている。
即ち、ゲート電極５９にＭＯＳトランジスタ１１２が飽和状態で動作し得る約２．２Ｖのゲート電圧（Ｖｐｇ）を印加し、ドレイン領域５７ａにＭＯＳトランジスタ１１２が動作し得る約３．３Ｖの電圧（Ｖｐｄ）を印加する。これにより、キャリアポケット５５上方のチャネル領域の一部に低電界の電子の蓄積領域が形成され、チャネル領域の残りの部分に高電界領域が形成される。このとき、ＭＯＳトランジスタ１１２のドレイン電圧−電流特性は飽和特性を示す。


【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
このとき、ゲート電極５９に印加した電圧は第２のウエル領域５４ｂ及び第２のウエル領域５４ｂの下のｎ型層５２ｂにかかる。このとき発生する高電界により第２のウエル領域５４ｂから確実にキャリアを掃き出すことができる。
キャリアポケット５５に蓄積された光発生電荷を排出した後、蓄積期間の前の雑音電圧読出期間の開始時の期間において、ＶＳＣＡＮ駆動走査回路１０２の出力（Ｖｐｇ）を接地電位（ＭＯＳトランジスタ１１２のゲート電位となる）とし、同時にＶＤＤ駆動走査回路１０３の出力（Ｖｐｄ）を３．３Ｖ（ＭＯＳトランジスタ１１２のドレイン電位となる）とする。


【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
次に、雑音電圧読出期間の開始時の期間終了後の期間において、ＶＳＣＡＮ駆動走査回路１０２の出力（Ｖｐｇ）を凡そ２．２Ｖ（ＭＯＳトランジスタ１１２のゲート電位となる）とする。一方、ＶＤＤ供給線６１ａ、６１ｂ、・・・は凡そ３．３Ｖに保たれている。
これにより、キャリアポケット５５上方のチャネル領域の一部に低電界の電子の蓄積領域が形成され、チャネル領域の残りの部分に高電界領域が形成される。このとき、ＭＯＳトランジスタ１１２のソースにドレイン電流が流れて、ドレイン電圧−電流特性は閾値電圧に従って飽和特性を示す。これにより、第２のラインメモリが充電されていき、充電が完了したところで、第２のラインメモリに光発生電荷によらない残留電荷に起因した雑音電圧（ＶoutN）が記憶される。


【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
以上のように、この発明の第３の実施の形態によれば、蓄積動作−読出動作−初期化動作（掃出動作）−雑音電圧読出動作の一連の過程において、光発生ホールが移動するときに、半導体表面やチャネル領域内の雑音源と相互作用しない理想的な光電変換機構を実現することができる。
以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。


【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
例えば、上記の実施の形態では、蓄積期間においてチャネル領域の電子の蓄積状態を形成するため、特に、ドレイン領域５７ａ及びソース領域５６と第２のウエル領域５４ｂとで形成されたｐｎ接合が逆バイアスされるように、ドレイン領域５７ａ及びソース領域５６に電圧を印加しているが、場合により、ドレイン領域５７ａ及びソース領域５６に接地電圧を印加してもよい。


【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2002057316.tif 000001
【手続補正２１】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正の内容】
【図１１】
2002057316.tif 000002