【誤訳訂正書】
【提出日】平成23年12月20日(2011.12.20)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
遅延ロックループを動作させる方法であって  前記遅延ロックループが、最初のロックポイントに応答して第１出力信号を生成する工程と、
前記遅延ロックループが、前記最初のロックポイントに従って前記第１出力信号を生成し続ける間に、新しいロックポイントを特定する特定工程と、
を含むことを特徴とする方法。
【請求項２】
前記第１出力信号を生成し続ける間に、前記新しいロックポイントを複数のレジスタにロードするロード工程を更に含む、請求項１に記載の方法。
【請求項３】
前記ロード工程は、前記複数のレジスタにマスタークロック信号を入力して、前記複数のレジスタが前記新しいロックポイントを得ることを可能とする工程を含む、請求項２に記載の方法。
【請求項４】
前記最初のロックポイントに基づいた信号が、前記遅延ロックループの少なくとも一部を通過可能である間、前記新しいロックポイントを前記複数のレジスタに保持する工程を更に含む、請求項２又は請求項３に記載の方法。
【請求項５】
前記複数のレジスタにスレーブクロック信号を入力して、前記複数のレジスタの少なくとも１つの出力に、前記新しいロックポイントを移動させる工程を更に含む、請求項２乃至４の何れかに記載の方法。
【請求項６】
前記スレーブクロック信号は、制御信号、タイマ、又は環境状態信号の中の１つに応答して入力される、請求項５に記載の方法。
【請求項７】
特定工程は、測定工程又は計算工程を含む、請求項１乃至６の何れかに記載の方法。
【請求項８】
前記新しいロックポイントに応答して前記第１出力信号を生成するように、前記最初のロックポイントから前記新しいロックポイントに切り換える切換工程を更に含む、請求項１に記載の方法。
【請求項９】
前記切換工程は、制御信号、タイマ、又は環境状態信号の中の１つに応答して行われる、請求項８に記載の方法。
【請求項１０】
入力クロックを受信して、同期した出力クロックを生成するフォワード遅延ライン(60)と、前記出力クロックに応答する入力/出力モデル(66)と、前記入力/出力モデル(66)及び前記入力クロックに応答する位相検出器(68)とを備えている遅延ロックループであって、
前記入力/出力モデル(66)に応答する測定遅延ライン(70)と、前記測定遅延ライン(70)、前記位相検出器(68)、マスタークロック信号及びスレーブクロック信号に応答して、前記フォワード遅延ライン(60)に入力されるロックポイント制御信号を生成するシフトレジスタ(72)とを備えることを特徴とする遅延ロックループ。
【請求項１１】
マスタークロック信号は、前記シフトレジスタをイネーブルにして新しいロックポイントデータを受信することを可能とし、スレーブクロック信号は、前記シフトレジスタが、前記新しいロックポイントに基づいて新しいロックポイント制御信号を出力するようにする、請求項１０に記載の遅延ライン。
【請求項１２】
新しいロックポイント制御信号は、制御信号、タイマ、又は環境状態信号の中の１つに応答して出力される、請求項１０又は請求項１１に記載の遅延ライン。
【請求項１３】
前記フォワード遅延ライン(60)の出力から前記測定遅延ライン(70)までの遅延は、クロック周期の倍数である、請求項１０乃至１２の何れかに記載の遅延ライン。
【請求項１４】
メモリセルのアレイ(42)と、前記メモリセルのアレイ(42)にデータを入出力するための複数の周辺デバイス(44, 46, 48)とを備えており、前記複数の周辺デバイス(44, 46, 48)は、入力クロックを受信して、同期した出力クロックを生成するフォワード遅延ライン(60)と、前記出力クロックに応答する入力/出力モデル(66)と、前記入力/出力モデル(66)及び前記入力クロックに応答する位相検出器(68)とを備えているメモリデバイス(30)であって、
前記入力/出力モデル(66)に応答する測定遅延ライン(70)と、前記測定遅延ライン(70)、前記位相検出器(68)、マスタークロック信号及びスレーブクロック信号に応答して、前記フォワード遅延ライン(60)に入力されるロックポイント制御信号を生成するシフトレジスタ(72)とを備えることを特徴とするメモリデバイス。
【請求項１５】
マスタークロック信号は、前記シフトレジスタ(72)をイネーブルにして新しいロックポイントデータを受信することを可能とし、スレーブクロック信号は、前記シフトレジスタ(72)が、前記新しいロックポイントに基づいて新しいロックポイント制御信号を出力するようにする、請求項１４に記載のメモリデバイス。
【請求項１６】
新しいロックポイント制御信号は、制御信号、タイマ、又は環境状態信号の中の１つに応答して出力される、請求項１４又は請求項１５に記載のメモリデバイス。
【請求項１７】
前記フォワード遅延ライン(60)の出力から前記測定遅延ライン(70)までの遅延は、クロック周期の倍数である、請求項１４乃至１６の何れかに記載のメモリデバイス。
【請求項１８】
プロセッサ(104)と、少なくとも１つのメモリデバイス(30)と、前記メモリデバイス(30)及び前記プロセッサ(104)に接続するバス(106)とを備えており、前記メモリデバイス(30)は、メモリセルのアレイ(42)と、前記メモリセルのアレイ(42)にデータを入出力するための複数の周辺デバイス(44, 46, 48)とを備えており、前記複数の周辺デバイス(44, 46, 48)は、入力クロックを受信して、同期した出力クロックを生成するフォワード遅延ライン(60)と、前記出力クロックに応答する入力/出力モデル(66)と、前記入力/出力モデル(66)及び前記入力クロックに応答する位相検出器(68)とを備えているシステムであって、
前記入力/出力モデル(66)に応答する測定遅延ライン(70)と、前記測定遅延ライン(70)、前記位相検出器(68)、マスタークロック信号及びスレーブクロック信号に応答して、前記フォワード遅延ライン(60)に入力されるロックポイント制御信号を生成するシフトレジスタ(72)とを備えることを特徴とするシステム。
【請求項１９】
マスタークロック信号は、前記シフトレジスタ(72)をイネーブルにして新しいロックポイントデータを受信することを可能とし、スレーブクロック信号は、前記シフトレジスタ(72)が、前記新しいロックポイントに基づいて新しいロックポイント制御信号を出力するようにする、請求項１８に記載のシステム。
【請求項２０】
新しいロックポイント制御信号は、制御信号、タイマ、又は環境状態信号の中の１つに応答して出力される、請求項１８又は請求項１９に記載のシステム。
【請求項２１】
前記フォワード遅延ライン(60)の出力から前記測定遅延ライン(70)までの遅延は、クロック周期の倍数である、請求項１８乃至２０の何れかに記載のシステム。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】発明の名称
【訂正方法】変更
【訂正の内容】
【発明の名称】ライブ測定により測定が初期化される遅延ロックループ
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】０００６
【訂正方法】変更
【訂正の内容】
【０００６】
遅延測定でＤＬＬ(10)を初期化する(測定初期化)現在の方法は、ＤＬＬ初期化の間、マルチプレクサ(ＭＵＸ)(14)の動作を通じて、ＤＬＬのフォワード遅延ライン(12)をバイパスする。そのことで、測定がフォワード遅延ライン(12)の遅延に依存しないことが確かになる。しかしながら、フォワード遅延ライン(12)がバイパスされる時にはいつでも、出力に伝わるクロックは外部クロックに同期しないかも知れない。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】０００７
【訂正方法】変更
【訂正の内容】
【０００７】
測定時間の間、出力クロックタイミングは知られていない(又は、少なくともクロック同期を与えないだろう)。測定ストローブをファイア(fire)させる前には、バイパスされた新しいクロックがＩ/Ｏモデル(20)(ｄ１'＋ｄ２')を完全に通過して、測定遅延ライン(18)に入ることを確実にする十分な時間がある必要がある。それには、数クロックサイクルを要するかも知れない。結果として、測定が実行される時はいつでも、出力は同期されない。新たな測定が必要とされる場合には、数クロックサイクルの間、出力が使用されてはならない。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】０００９
【訂正方法】変更
【訂正の内容】
【０００９】
本開示は、ある実施例に基づいて、遅延ロックループを動作させる方法を示している。その方法は、最初のロックポイントに応答して第１出力信号を生成することを含んでいる。第１出力信号の生成が続く間に、新しいロックポイントが測定、そうでなければ決定される。新しいロックポイントは、とりわけ、温度、電源電圧、又はクロック周波数の変化の結果として必要とされてもよい。その後、その新しいロックポイントに応答して、第２出力信号が生成される。遅延ロックループが第１出力信号を生成し続けている間に、その新しいロックポイントのデータが、遅延ロックループにロードされてもよい。制御信号、例えば(とりわけ)オートリフレッシュコマンド(auto refresh command)、プリチャージオールコマンド(precharge all command)、モードレジスタロードコマンド(mode register load command)、パワーダウンエントリ(power down entry)、パワーダウンエクジット(power down exit)に応答して、タイマ、例えば(とりわけ)内部タイマに応答して、又は、環境状態信号(environmental condition signal)、例えば(とりわけ)温度センサ出力信号に応答して、遅延ロックループは、最初のロックポイントに応じた第１出力信号の生成から、新しいロックポイントに応じた第２出力信号の生成に切り替わる。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００１０
【訂正方法】変更
【訂正の内容】
【００１０】
本開示は、入力クロックを受信して、同期した出力クロックを生成するフォワード遅延ラインを備える遅延ロックループも示している。入力/出力モデルは、その出力クロックに応答する。位相検出器は、入力/出力モデルと入力クロックに応答する。測定遅延ラインは、入力/出力モデルに応答する。ランチ/シフトレジスタは、測定遅延ラインと位相検出器に応答し、さらに、第１及び第２の独立なストローブ信号に応答し、フォワード遅延ラインに入力されるロックポイント制御信号を生成する。第１の独立なストローブ信号は、ラッチ/シフトレジスタをイネーブルにして新しいロックポイントデータを受信させてよく、第２の独立なストローブ信号は、ラッチ/シフトレジスタに、新しいロックポイントデータに基づいてロックポイント制御信号を出力させてよい。このような遅延ロックループを組み込んだメモリデバイス及びシステム、及び/又は、このような遅延ロックループを動作させる方法も開示されている。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】００１７
【訂正方法】変更
【訂正の内容】
【００１７】
図３は、本発明に基づいて構築され、図２のメモリチップ(30)での使用に適した遅延ロックループの実施例のブロック図である。図３において、フォワード遅延ライン(60)は、入力バッファ(62)を通じて外部クロックを受信して、同期した出力を生成する。同期した出力は、内部クロックと呼ばれてよく、出力遅延/バッファ(64)の出力にて利用できる。Ｉ/Ｏモデル(66)は、フォワード遅延ライン(66)に応答する。位相検出器(68)は、Ｉ/Ｏモデル(66)と、バッファ(62)の出力で利用できる外部クロックとに応答する。測定遅延ライン(70)は、Ｉ/Ｏモデル(66)に応答する。ラッチ/シフトレジスタ(72)は、測定遅延ライン(70)と位相検出器(68)とに応答し、フォワード遅延ライン(60)に入力されるロックポイント信号を生成する。当該技術分野で知られているように、ラッチ/シフトレジスタ(72)は、位相検出器(68)からのシフトレフト/ライト信号、又はシフトアップ/シフトダウン信号を受信する。
【誤訳訂正８】
【訂正対象書類名】図面
【訂正対象項目名】図１
【訂正方法】変更
【訂正の内容】
【図１】
2008541621.tif 000001
【誤訳訂正９】
【訂正対象書類名】図面
【訂正対象項目名】図３
【訂正方法】変更
【訂正の内容】
【図３】
2008541621.tif 000002
【誤訳訂正１０】
【訂正対象書類名】図面
【訂正対象項目名】図４
【訂正方法】変更
【訂正の内容】
【図４】
2008541621.tif 000003