【手続補正書】
【提出日】平成15年10月29日(2003.10.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
前記ワード線ドライブ手段は、
前記ワード線に対応して設けられ、前記アドレス信号に応じて行選択信号を活性状態とする複数の行デコード手段と、
前記各行デコード手段に応じて設置され、対応するワード線電位を駆動する複数の電位設定手段とを含み、
各前記電位設定手段は、
ソースに前記第２の電源電位を受け、ゲートに前記行選択信号を受けて、前記行選択信号の活性化に応じて導通状態となるＰチャネルＭＯＳトランジスタと、
前記ＰチャネルＭＯＳトランジスタと前記対応するワード線との間に設けられ、前記行選択信号の不活性期間は、前記ＰチャネルＭＯＳトランジスタのドレイン電位を前記第３の電源電位より高く、前記第２の電源電位よりも低い電位とする電位差緩和手段と、
前記行選択信号の不活性期間は、前記対応するワード線に前記第３の電源電位を供給する待機電位保持手段とを有する、請求項４記載の半導体集積回路装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】
前記行選択手段は、
前記第３の電源電位と内部昇圧電位とを、一方および他方動作電源電位として動作し、外部からのアドレス信号に応じて対応するワード線に、非選択時には前記第３の電源電位を、選択時には前記内部昇圧電位を供給するワード線ドライブ手段を含み、
前記ワード線ドライブ手段は、
前記ワード線に対応して設けられ、前記アドレス信号に応じて行選択信号を活性状態とする複数の行デコード手段と、
前記各行デコード手段に応じて設置され、対応するワード線電位を駆動する電位設定手段とを含み、
各前記電位設定手段は、
ソースに前記内部昇圧電位を受け、ゲートに前記行選択信号を受けて、前記行選択信号の活性化に応じて導通状態となる第１のＰチャネルＭＯＳトランジスタと、
ソースに前記内部昇圧電位を受け、ゲートが前記第１のＰチャネルＭＯＳトランジスタのドレインと接続し、ドレインが前記第１のＰチャネルＭＯＳトランジスタのゲートと接続する第２のＰチャネルＭＯＳトランジスタと、
前記第１のＰチャネルＭＯＳトランジスタと前記対応するワード線との間に設けられ、前記行選択信号の不活性期間は、前記第１のＰチャネルＭＯＳトランジスタのドレイン電位を前記第３の電源電位より高く、前記内部昇圧電位よりも低い電位とする電位差緩和手段と、
前記行選択信号の不活性期間は、前記対応するワード線に前記第３の電源電位を供給する待機電位保持手段とを有する、請求項９記載の半導体集積回路装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１１
【補正方法】変更
【補正の内容】
【請求項１１】
前記行選択手段は、
前記第３の電源電位と前記内部昇圧電位とを、一方および他方動作電源電位として動作し、外部からのアドレス信号に応じて対応するワード線に、非選択時には前記第３の電源電位を、選択時には前記内部昇圧電位を供給するワード線ドライブ手段を含み、
前記ワード線ドライブ手段は、
前記ワード線に対応して設けられ、前記アドレス信号に応じて行選択信号を活性状態とする複数の行デコード手段と、
前記各行デコード手段に応じて設置され、対応するワード線電位を駆動する複数の電位設定手段とを含み、
各前記電位設定手段は、
ソースに前記第３の電源電位を受け、ゲートに前記行選択信号を受けて、前記行選択信号の活性化に応じて遮断状態となる第３のＮチャネルＭＯＳトランジスタと、
ソースに前記第３の電源電位を受け、ゲートが前記第３のＮチャネルＭＯＳトランジスタのドレインと接続し、ドレインが前記第３のＮチャネルＭＯＳトランジスタのゲートと接続する第４のＰチャネルＭＯＳトランジスタと、
前記第３のＮチャネルＭＯＳトランジスタと前記対応するワード線との間に設けられ、前記行選択信号の活性期間は、前記第３のＮチャネルＭＯＳトランジスタのドレイン電位を前記第３の電源電位より高く、前記内部昇圧電位よりも低い電位とする第１の電位差緩和手段と、
前記行選択信号の活性期間は、前記対応するワード線に前記内部昇圧電位を供給する駆動電位保持手段とを有する、請求項９記載の半導体集積回路装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項１３
【補正方法】変更
【補正の内容】
【請求項１３】
前記昇圧手段は、
前記第２の電源電位が所定の値以下の場合は前記第２の電源電位を昇圧した前記第４の電源電位を、所定の値以上の場合は前記第２の電源電位をそれぞれ選択して前記内部昇圧電位として出力する、請求項８記載の半導体集積回路装置。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
請求項５記載の半導体集積回路装置は、請求項４記載の半導体集積回路装置の構成において、ワード線ドライブ手段は、ワード線に対応して設けられ、アドレス信号に応じて行選択信号を活性状態とする複数の行デコード手段と、各行デコード手段に応じて設置され、対応するワード線電位を駆動する複数の電位設定手段とを含み、各電位設定手段は、ソースに第２の電源電位を受け、ゲートに行選択信号を受けて、行選択信号の活性化に応じて導通状態となるＰチャネルＭＯＳトランジスタと、ＰチャネルＭＯＳトランジスタと対応するワード線との間に設けられ、行選択信号の不活性期間は、ＰチャネルＭＯＳトランジスタのドレイン電位を第３の電源電位より高く、第２の電源電位よりも低い電位とする電位差緩和手段と、行選択信号の不活性期間は、対応するワード線に第３の電源電位を供給する待機電位保持手段とを有する。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
請求項１０記載の半導体集積回路装置は、請求項９記載の半導体集積回路装置の構成において、行選択手段は、第３の電源電位と内部昇圧電位とを、一方および他方動作電源電位として動作し、外部からのアドレス信号に応じて対応するワード線に、非選択時には第３の電源電位を、選択時には内部昇圧電位を供給するワード線ドライブ手段を含み、ワード線ドライブ手段は、ワード線に対応して設けられ、アドレス信号に応じて行選択信号を活性状態とする複数の行デコード手段と、各行デコード手段に応じて設置され、対応するワード線電位を駆動する電位設定手段とを含み、電位設定手段は、ソースに内部昇圧電位を受け、ゲートに行選択信号を受けて、行選択信号の活性化に応じて導通状態となる第１のＰチャネルＭＯＳトランジスタと、ソースに内部昇圧電位を受け、ゲートが第１のＰチャネルＭＯＳトランジスタのドレインと接続し、ドレインが第１のＰチャネルＭＯＳトランジスタのゲートと接続する第２のＰチャネルＭＯＳトランジスタと、第１のＰチャネルＭＯＳトランジスタと対応するワード線との間に設けられ、行選択信号の不活性期間は、第１のＰチャネルＭＯＳトランジスタのドレイン電位を第３の電源電位より高く、内部昇圧電位よりも低い電位とする電位差緩和手段と、行選択信号の不活性期間は、対応するワード線に第３の電源電位を供給する待機電位保持手段とを有する。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
請求項１１記載の半導体集積回路装置は、請求項９記載の半導体集積回路装置の構成において、行選択手段は、第３の電源電位と内部昇圧電位とを、一方および他方動作電源電位として動作し、外部からのアドレス信号に応じて対応するワード線に、非選択時には第３の電源電位を、選択時には内部昇圧電位を供給するワード線ドライブ手段を含み、ワード線ドライブ手段は、ワード線に対応して設けられ、アドレス信号に応じて行選択信号を活性状態とする複数の行デコード手段と、各行デコード手段に応じて設置され、対応するワード線電位を駆動する複数の電位設定手段とを含み、各電位設定手段は、ソースに第３の電源電位を受け、ゲートに行選択信号を受けて、行選択信号の活性化に応じて遮断状態となる第３のＮチャネルＭＯＳトランジスタと、ソースに第３の電源電位を受け、ゲートが第３のＮチャネルＭＯＳトランジスタのドレインと接続し、ドレインが第３のＮチャネルＭＯＳトランジスタのゲートに接続する第４のＮチャネルＭＯＳトランジスタと、第３のＮチャネルＭＯＳトランジスタと対応するワード線との間に設けられ、行選択信号の活性期間は、第３のＮチャネルＭＯＳトランジスタのドレイン電位を第３の電源電位より高く、内部昇圧電位よりも低い電位とする第１の電位差緩和手段と、行選択信号の活性期間は、対応するワード線に内部昇圧電位を供給する駆動電位保持手段とを有する。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
請求項１３記載の半導体集積回路装置は、請求項８記載の半導体集積回路装置の構成において、昇圧手段は、第２の電源電位が所定の値以下の場合は第２の電源電位を昇圧した第４の電源電位を、所定の値以上の場合は第２の電源電位を、それぞれ選択して内部昇圧電位として出力する。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１５８
【補正方法】変更
【補正の内容】
【０１５８】
さらに、ｐチャネルセンスアンプのドライブライン／ＳＰに内部電源電圧Ｖｃｃｓを供給する降圧回路４１２とを含む。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０２４９
【補正方法】変更
【補正の内容】
【０２４９】
図２１は、図１６に示したシステムチップ１４００におけるメモリセルアレイ４０６、センスアンプ４１０、偽グラウンドレベル発生回路４１８およびスイッチング回路ＳＷ２の構成を拡大して示したブロック図であり、図７と対比される図である。