(57)【要約】【課題】ΔΣ変調器の動作速度が遅くても設定帯域内において効果的にΔΣ変調が行えるようにする。【解決手段】乗算器ａ０〜積分器１〜５の組を５つ直列接続する。各積分器１〜５の出力をｃ０〜ｃ４を乗算してから加算器１４で加算し、その出力を量子化器Ｑで量子化して出力する。そして、入力信号にｇを乗算し、減算器１１で量子化器Ｑからのフィードバック信号を減算する。また、積分器２の出力をｂ０を乗算して積分器１の直前に設けた減算器１２に部分フィードバックし、また積分器４の出力をｂ１を乗算して積分器３の直前に設けた減算器１３に部分フィードバックする。このように、部分フィードバックを入力側に一番近い積分器から行う。【選択図】　　　　図１
2004120183.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を減算器を介し積分器に入力し、積分器からの積分信号を量子化器で量子化して前記減算器にフィードバックするとともに、出力信号とするΔΣ変調器であって、
前記積分器を３つ以上直列に配置し、それぞれの出力を加算した後前記量子化器に入力するとともに、
後段の積分器の出力をそれより前段の積分器の手前に設けられた減算器に戻すことにより複数有る零点のうち１つ以上を原点に残し、その他の零点をシフトする部分フィードバック回路を設け、かつ、
前記部分フィードバック回路は、最も入力側の積分器の前にフィードバックを行うものを含むことを特徴とする零点シフトΔΣ変調器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
部分フィードバック回路を有する零点シフトΔΣ変調器に関する。
【０００２】
【従来の技術】
第２図に、従来用いられているΔΣ変調器の一例を示す。減算器１１で入力信号にｇを乗じたものと量子化器Ｑからのフィードバック信号の差をとる。次に、減算器１２で減算器１１の出力にａ０を乗じたものを積分器１に入力する。積分器１の出力にａ１を乗じたものと積分器３の出力にｂ０を乗じたものの差をとり、積分器２に入力する。さらに、積分器２の出力にａ２を乗じ、積分器３に入力する。減算器１３で積分器３の出力にａ３を乗じたものと積分器５の出力にｂ１を乗じたものの差をとり、その結果を積分器４に入力し、さらに積分器４の出力にａ４を乗じて、積分器５に入力する。積分器１〜５までの出力にそれぞれｃ０〜ｃ４を乗じ、加算器１４でその和をとって量子化器Ｑに入力する。量子化器Ｑの出力がΔΣ変調器の出力となる。
【０００３】
図において、Ａ、Ｂが零点シフトを実現する部分フィードバックで、２つの積分器で１つの部分フィードバックを構成する。すなわち、積分器３の出力にｂ０を乗算して積分器２の入力側に設けられた減算器１２にフィードバックすることで積分器２の入力に負帰還がかけられ、さらに積分器５の出力を積分器４の入力側に設けられた減算器１３にフィードバックすることで積分器４の入力に負帰還がかけられている。このように入力側に一番遠い積分器から順番に部分フィードバックを構成している。
【０００４】
このような部分フィードバックを用いることにより、ΔΣ変調による設定帯域内での右肩上がりの量子化雑音分布は平坦化され、設定帯域上端の量子化雑音が減少するため帯域内のＳ／Ｎ（信号／雑音比）が改善される。ここで言う設定帯域とは、ΔΣ変調器を使用するアプリケーションにおいて設定される帯域のことである。
【０００５】
【発明が解決しようとする課題】
ここで、近年ΔΣ変調器をＤ級アンプに適用することが行われるようになっている。Ｄ級アンプは、ＰＷＭ変調した矩形波をそのまま負荷に供給するものであり、電力効率が優れており、注目を集めている。このＤ級アンプにおいては　動作速度がドライバのスイッチング速度となるため、ΔΣ変調器の動作速度が遅ければ遅いほどより省電力となる。
【０００６】
一方、ΔΣ変調器の動作速度を遅くすると、零点のシフト量が少なくなってしまうため、図２におけるフィードバック系の乗算における係数ｂ０、ｂ１を大きくして零点のシフト量を増やさなければならない。ところが、係数ｂ０、ｂ１を大きくすると、部分フィードバックの帰還量が多くなり積分器が発散してしまう。また、発散をしないように各係数を設定すると効果的に零点シフトが行われず、期待した結果が得られない。
【０００７】
本発明は、上記課題に対してなされたものであり、その目的はΔΣ変調器の動作速度が遅くとも設定帯域内において効果的にΔΣ変調が行えるようにすることにある。
【０００８】
【課題を解決するための手段】
本発明は、入力信号を減算器を介し積分器に入力し、積分器からの積分信号を量子化器で量子化して前記減算器にフィードバックするとともに、出力信号とするΔΣ変調器であって、前記積分器を３つ以上直列に配置し、それぞれの出力を加算した後前記量子化器に入力するとともに、後段の積分器の出力をそれより前段の積分器の手前に設けられた減算器に戻すことにより複数有る零点のうち１つ以上を原点に残し、その他の零点をシフトする部分フィードバック回路を設け、かつ、前記部分フィードバック回路は、最も入力側の積分器の前にフィードバックを行うものを含むことを特徴とする。
【０００９】
このように、部分フィードバックを入力側に一番近い積分器について行うことで、部分フィードバックの安定度を増すことができる。そこで、零点のシフト量を増やすことが可能となり、ΔΣ変調器の動作速度を落としても設定帯域内において十分な零点シフトを行うことができる
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１０】
図１に本発明の一実施形態を示す。この実施形態は、入力側から積分器１、２、３、４、５と、５つの積分器を有しており、５次のΔΣ変調器である。なお、積分器の数は３つ以上であればいくつでも良い。また、ΔΣ変調器はデジタル回路で構成してもアナログ回路で構成しても良く、デジタル回路で構成した場合には、デジタル入力に、アナログ回路で構成した場合にはアナログ入力に対応する。
【００１１】
入力信号は、乗算器ｇにおいて、ｇが乗算された後、減算器１１に入力される。この減算器には、量子化器Ｑからの出力信号がフィードバック信号として供給されており、入力信号にｇが乗算された信号からフィードバック信号が減算器１１で減算される。この減算器１１の出力は、乗算器ａ０でａ０が乗算された後、減算器１２に入力され、ここで第１の部分フィードバック信号が減算された後積分器１に入力される。積分器１は所定の時定数で入力されてくる減算器１２からの信号を積分する。積分器１の出力は乗算器ａ１でａ１が乗算された後、積分器２に入力される。
【００１２】
この積分器２の出力は、乗算器ａ２においてａ２が乗算された後、減算器１３に入力され、ここで第２の部分フィードバック信号が減算される。減算器１３の出力は積分器３に入力され、積分される。積分器３の出力は、乗算器ａ３においてａ３が乗算された後、積分器４で積分され、さらに積分器４の出力は、乗算器ａ４でａ４が乗算された後、積分器５で積分される。
【００１３】
また、積分器２の出力は、乗算器ｂ０でｂ０が乗算された後第１の部分フィードバック信号として減算器１２に供給され、積分器４の出力は、乗算器ｂ１でｂ１が乗算された後第２の部分フィードバック信号として減算器１３に供給される。なお、積分器２の出力にｂ０を乗算して減算器１２に供給するフィードバックをフィードバックＡと呼び、積分器４の出力にｂ１を乗算して減算器１３に供給するフィードバックをフィードバックＢと呼ぶ。
【００１４】
積分器１、２、３、４、５の出力は、それぞれ乗算器ｃ０，ｃ１，ｃ２，ｃ３，ｃ４に入力され、ここでｃ０，ｃ１，ｃ２，ｃ３，ｃ４がそれぞれ乗算された後、加算器１４に入力され、ここで加算される。そして、この加算器１４の出力が量子化器Ｑに入力され、ここで所定ビット数のデータに量子化され、この量子化器Ｑの出力がΔΣ変調器の出力となる。また、量子化器Ｑの出力は、フィードバック信号として減算器１１にも供給される。
【００１５】
ここで、上述のように、部分フィードバックＡ、Ｂが零点シフトを実現する部分フィードバックで、２つの積分器で１つの部分フィードバックを構成している。特に、本実施形態では、積分器２の出力から積分器１の入力に負帰還がかけられ、さらに積分器４の出力から積分器３の入力に負帰還がかけられている。このように、入力側に一番近い積分器から順番に部分フィードバックを構成している。
【００１６】
このように、部分フィードバックを安定度の高い入力側から行うことにより、係数ｂ０、ｂ１を大きくしても積分器が発散しにくくなる。このため零点のシフト量を増やす事が可能となり、ΔΣ変調器の動作速度が遅くても設定帯域内において効果的に零点シフトを行うことができる。
【００１７】
図３に、図１の本発明（実施形態）と、従来例による量子化雑音の周波数特性を示す。なお、乗算器における係数は、ｂ０，ｂ１以外の係数は同じとした。動作速度が遅くなると、従来技術では効果的にゼロシフトが行えなくなってくる。２０ｋＨｚ付近のゼロシフトによるディップは認識できないくらいである。一方、本発明では、１８ｋＨｚ付近のディップもはっきりと確認でき、効果的に零点シフトが行われていることがわかる。このように、この例では、約５ｄＢ、Ｓ／Ｎが改善することができた。
【００１８】
また、従来例では、もう少しＳ／Ｎを向上させようと各係数を変更してみても安定に動作せずに発振してしまったり、安定に動作してもオーディオ帯域上端（２０ｋＨｚ）の量子化雑音レベルにはほとんど変化が見られない。しかし、本実施形態では、従来技術よりも安定に動作するため、各係数を最適化することによりさらに数ｄＢのＳ／Ｎの向上が可能となっている。
【００１９】
【発明の効果】
以上説明したように、本発明によれば、部分フィードバックを入力側に一番近い積分器から行うことで、部分フィードバックの安定度を増すことができる。そこで、零点のシフト量を増やすことが可能となり、ΔΣ変調器の動作速度を落としても設定帯域内において十分な零点シフトを行うことができる。
【図面の簡単な説明】
【図１】実施形態の構成例を示す図である。
【図２】従来のΔΣ変調器の構成例を示す図である。
【図３】量子化雑音の周波数特性を示す図である。
【符号の説明】
１，２，３，４，５　積分器、１１，１２，１３　減算器、１４　加算器、Ｑ量子化器。
【図１】
2004120183.tif 000003
【図２】
2004120183.tif 000004
【図３】
2004120183.tif 000005