【手続補正書】
【提出日】平成26年8月26日(2014.8.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に形成されるＭＯＳキャパシタ、
前記ＭＯＳキャパシタの上に形成される金属キャパシタ、及び
前記金属キャパシタの上に形成される同一平面導波路、
を含む装置であって、
前記金属キャパシタが、互いに入れ込む第１、第２、及び第３の部分を有するメタライゼーション層を含み、
前記メタライゼーション層が第１のメタライゼーション層を含み、
前記同一平面導波路が、
第１、第２、及び第３の部分を有する第２のメタライゼーション層、
前記第１のメタライゼーション層の前記第１の部分と前記第２のメタライゼーション層の前記第１の部分との間に形成される、導電性ビアの第１のセット、
前記第１のメタライゼーション層の前記第２の部分と前記第２のメタライゼーション層の前記第２の部分との間に形成される、導電性ビアの第２のセット、及び
前記第１のメタライゼーション層の前記第３の部分と前記第２のメタライゼーション層の前記第３の部分との間に形成される、導電性ビアの第３のセット、
を含む、装置。
【請求項２】
請求項１に記載の装置であって、
前記第１のメタライゼーション層が、各々が第１、第２、及び第３の部分を有する複数の第１のメタライゼーション層を含む、装置。
【請求項３】
請求項１に記載の装置であって、
前記同一平面導波路が、
第１、第２、及び第３の部分を有する第３のメタライゼーション層、及び
前記第２のメタライゼーション層の前記第１及び第３の部分の少なくとも１つと前記第３のメタライゼーション層との間に形成される、導電性ビアの第４のセット、
を更に含む、装置。
【請求項４】
請求項３に記載の装置であって、
前記ＭＯＳキャパシタが、
第１の部分及び第２の部分を有する第４のメタライゼーション層、
前記基板内に形成される複数のソース／ドレイン領域、
前記基板の上に形成される複数のゲート絶縁体層であって、各ゲート絶縁体層が少なくとも２つのソース／ドレイン領域間に形成される、前記複数のゲート絶縁体層、
複数のゲート電極であって、各ゲート電極が前記ゲート絶縁体層の少なくとも１つの上に形成される、前記複数のゲート電極、
各ゲート電極に結合されるストラップ、
導電性ビアの第７のセットであって、前記第７のセットからの各導電性ビアが、少なくとも１つのソース／ドレイン領域と前記第４のメタライゼーション層の前記第１の部分との間に形成される、前記導電性ビアの第７のセット、及び
導電性ビアの第８のセットであって、前記第８のセットからの各導電性ビアが、前記ストラップと前記第４のメタライゼーション層の前記第２の部分との間に形成される、前記導電性ビアの第８のセット、
を含む、装置。
【請求項５】
請求項１に記載の装置であって、
前記装置が、前記基板上に形成されるダイオードを更に含む、装置。
【請求項６】
センタータップを有するバルン、及び
送信ラインを形成するように互いに近接する複数の送信ラインユニット、
を含む、装置であって、
前記送信ラインが前記センタータップに結合され、前記センタータップ近くの前記送信ラインユニットが、センタータップから離れた送信ラインユニットより小さな高さを有する寸法とされ、
各送信ラインユニットが、
基板上に形成されるＭＯＳキャパシタと、
前記ＭＯＳキャパシタの上に形成される金属キャパシタと、
前記金属キャパシタの上に形成される同一平面導波路と、
を含む、装置。
【請求項７】
請求項６に記載の装置であって、
前記金属キャパシタが、互いに入れ込む第１、第２、及び第３の部分を有するメタライゼーション層を含む、装置。
【請求項８】
請求項７に記載の装置であって、
前記メタライゼーション層が第１のメタライゼーション層を含み、
前記同一平面導波路が、
第１、第２、及び第３の部分を有する第２のメタライゼーション層、
前記第１のメタライゼーション層の前記第１の部分と前記第２のメタライゼーション層の前記第１の部分との間に形成される、導電性ビアの第１のセット、
前記第１のメタライゼーション層の前記第２の部分と前記第２のメタライゼーション層の前記第２の部分との間に形成される、導電性ビアの第２のセット、及び
前記第１のメタライゼーション層の前記第３の部分と前記第２のメタライゼーション層の前記第３の部分との間に形成される、導電性ビアの第３のセット、
を含む、装置。
【請求項９】
請求項８に記載の装置であって、
前記第１のメタライゼーション層が、各々が第１、第２、及び第３の部分を有する複数の第１のメタライゼーション層を含む、装置。
【請求項１０】
請求項９に記載の装置であって、
前記同一平面導波路が、
第１、第２、及び第３の部分を有する第３のメタライゼーション層、及び
前記第２のメタライゼーション層の前記第１及び第３の部分の少なくとも１つと前記第３のメタライゼーション層との間に形成される、導電性ビアの第４のセット、
を更に含む、装置。
【請求項１１】
請求項１０に記載の装置であって、
前記ＭＯＳキャパシタが、
第１の部分及び第２の部分を有する第４のメタライゼーション層、
前記基板内に形成される複数のソース／ドレイン領域、
前記基板の上に形成される複数のゲート絶縁体層であって、各ゲート絶縁体層が少なくとも２つのソース／ドレイン領域間に形成される、前記複数のゲート絶縁体層、
複数のゲート電極であって、各ゲート電極が前記ゲート絶縁体層の少なくとも一つの上に形成される、前記複数のゲート電極、
各ゲート電極に結合されるストラップ、
導電性ビアの第７のセットであって、前記第７のセットからの各導電性ビアが、少なくとも１つのソース／ドレイン領域と前記第４のメタライゼーション層の前記第１の部分との間に形成される、前記導電性ビアの第７のセット、及び
導電性ビアの第８のセットであって、前記第８のセットからの各導電性ビアが、前記ストラップと前記第４のメタライゼーション層の前記第２の部分との間に形成される、前記導電性ビアの第８のセット、
を含む、装置。
【請求項１２】
請求項１１に記載の装置であって、
各送信ラインユニットが約４μｍの幅であり、前記センタータップから離れて位置する各送信ラインユニットが約９．５μｍ又はそれより大きい高さであり、前記センタータップ近くに位置する各送信ラインユニットが約９．５μｍより小さい高さである、装置。
【請求項１３】
請求項６に記載の装置であって、
前記センタータップに最も近い送信ラインユニットが、前記基板上に形成されるダイオードを更に含む、装置。
【請求項１４】
センタータップを有するバルン、及び
送信ラインを形成するように互いに近接する複数の送信ラインユニット、
を含む装置であって、
前記送信ラインが前記センタータップに結合され、前記センタータップ近くの前記送信ラインユニットが、センタータップから離れた前記送信ラインユニットより小さな高さを有する寸法とされ、
各送信ラインユニットが、
ＭＯＳキャパシタであって、
前記基板内に形成される複数のソース／ドレイン領域と、
前記基板の上に形成される複数のゲート絶縁体層であって、各ゲート絶縁体層が少なくとも２つのソース／ドレイン領域間に形成される、前記複数のゲート絶縁体層と、
複数のゲート電極であって、各ゲート電極が前記ゲート絶縁体層の少なくとも一つの上に形成される、前記複数のゲート電極と、
各ゲート電極に結合されるストラップと、
第１の部分及び第２の部分を有する第１のメタライゼーション層と、
導電性ビアの第１のセットであって、前記第１のセットからの各導電性ビアが、少なくとも１つのソース／ドレイン領域と前記第１のメタライゼーション層の前記第１の部分との間に形成される、前記導電性ビアの第１のセットと、
導電性ビアの第２のセットであって、前記第２のセットからの各導電性ビアが、前記ストラップと前記第１のメタライゼーション層の前記第２の部分との間に形成される、前記導電性ビアの第２のセットと、
第１の部分及び第２の部分を有する第２のメタライゼーション層と、
導電性ビアの第３のセットであって、前記第３のセットからの各導電性ビアが、前記第１のメタライゼーション層の前記第１の部分と前記第２のメタライゼーション層の前記第１の部分との間に形成される、前記導電性ビアの第３のセットと、
導電性ビアの第４のセットであって、前記第４のセットからの各導電性ビアが、前記第１のメタライゼーション層の前記第２の部分と前記第２のメタライゼーション層の前記第２の部分との間に形成される、前記導電性ビアの第４のセットと、
を有する、前記ＭＯＳキャパシタ、
金属キャパシタであって、
互いに入れ込む第１、第２、及び第３の部分を有する第３のメタライゼーション層と、
導電性ビアの第５のセットであって、前記第５のセットからの各導電性ビアが、前記第２のメタライゼーション層の前記第１の部分と前記第３のメタライゼーション層の前記第１及び第３の部分の少なくとも１つとの間に形成される、前記導電性ビアの第５のセットと、
導電性ビアの第６のセットであって、前記第６のセットからの各導電性ビアが、前記第３のメタライゼーション層の前記第２の部分と前記第２のメタライゼーション層の前記第２の部分との間に形成される、前記導電性ビアの第６のセットと、
互いに入れ込む第１、第２、及び第３の部分を有する第４のメタライゼーション層と、
前記第４のメタライゼーション層の前記第１の部分と前記第３のメタライゼーション層の前記第１の部分との間に形成される、導電性ビアの第７のセットと、
前記第４のメタライゼーション層の前記第２の部分と前記第３のメタライゼーション層の前記第２の部分との間に形成される、導電性ビアの第８のセットと、
前記第４のメタライゼーション層の前記第３の部分と前記第３のメタライゼーション層の前記第３の部分との間に形成される、導電性ビアの第９のセットと、
互いに入れ込む第１、第２、及び第３の部分を有する第５のメタライゼーション層と、
前記第４のメタライゼーション層の前記第１の部分と前記第５のメタライゼーション層の前記第１の部分との間に形成される、導電性ビアの第１０のセットと、
前記第４のメタライゼーション層の前記第２の部分と前記第５のメタライゼーション層の前記第２の部分との間に形成される、導電性ビアの第１１のセットと、
前記第４のメタライゼーション層の前記第３の部分と前記第５のメタライゼーション層の前記第３の部分との間に形成される、導電性ビアの第１２のセットと、
を有する、前記金属キャパシタ、及び
同一平面導波路であって、
第１、第２、及び第３の部分を有する第６のメタライゼーション層であって、前記第６のメタライゼーション層の前記第２の部分が第１の供給電圧を受け取る、前記第６のメタライゼーション層と、
前記第５のメタライゼーション層の前記第１の部分と前記第６のメタライゼーション層の前記第１の部分との間に形成される、導電性ビアの第１３のセットと、
前記第５のメタライゼーション層の前記第２の部分と前記第６のメタライゼーション層の前記第２の部分との間に形成される、導電性ビアの第１４のセットと、
前記第５のメタライゼーション層の前記第３の部分と前記第６のメタライゼーション層の前記第３の部分との間に形成される、導電性ビアの第１５のセットと、
第２の供給電圧を受け取る、第７のメタライゼーション層と、
前記第６のメタライゼーション層の前記第１及び第３の部分の少なくとも１つと前記第７のメタライゼーション層との間に結合される、導電性ビアの第１６のセットと、
を有する、前記同一平面導波路、
を含む、装置。
【請求項１５】
請求項１４に記載の装置であって、
前記ストラップ及び前記ゲート電極がポリシリコンで形成される、装置。
【請求項１６】
請求項１５に記載の装置であって、
前記第１、第２、第３、第４、第５、第６、及び第７のメタライゼーション層が銅又はアルミニウムで形成される、装置。
【請求項１７】
請求項１６に記載の装置であって、
前記第２の供給電圧が接地である、装置。
【請求項１８】
請求項１７に記載の装置であって、
各送信ラインユニットが約４μｍの幅であり、前記センタータップから離れて位置する各送信ラインユニットが約９．５μｍ又はそれより大きい高さであり、前記センタータップ近くに位置する各送信ラインユニットが約９．５μｍより小さい高さである、装置。