【手続補正書】
【提出日】平成15年9月3日(2003.9.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の名称】マルチタスクが可能な遊技機制御用チップ
【特許請求の範囲】
【請求項１】タスク制御可能な中央処理装置（ＣＰＵ）３０と、遊技機のプログラムの各制御タスクを格納するユーザープログラム実行用メモリー（ＲＯＭ）３２と、管理用タスクを格納する管理プログラム用メモリー（ＲＯＭ）３６と、前記両ＲＯＭ３２，３６の記憶領域をタスク毎に多重処理可能に割当て管理する遊技機タスク管理プログラム用メモリー３４と、前記遊技機の各制御タスクが他の領域のタスクに対して干渉しないように制御管理を行うメモリー管理回路２４と、前記遊技機タスク管理プログラム用メモリー３４の作業用メモリーとしての遊技機管理タスク用メモリー３８と、前記ＲＯＭ３６に格納された管理用タスク及びＲＯＭ３２に格納された遊技機制御用タスクの作業用メモリーとしてのユーザータスク作業用メモリー２６と、ユーザータスク間の情報をやり取りするためのタスク間共有メモリー４０とからなり、前記管理用タスクが、検査結果を外部へ通信するための外部通信タスクと、遊技機のプログラムの内容を検査する検査タスクとで構成され、前記ＲＯＭ３２，３６に格納された各タスクを遊技機タスク管理プログラム用メモリー３４でタスク制御しながら順次実行処理してＣＰＵ３０が遊技機を制御するように構成したことを特徴とするマルチタスクが可能な遊技機制御用チップ。
【請求項２】前記チップが、チップに搭載されたセキュリティチェック回路が、ＲＯＭ３２に格納されたプログラムが正規のものか否かのチェックを行い正規の場合にマルチタスクが実行処理可能なように構成されていることを特徴とする請求項１記載の遊技機制御用チップ。
【請求項３】前記ＲＯＭに格納されるプログラムが高水準言語にて記載できるように構成したことを特徴とする請求項１又は２記載のマルチタスクが可能な遊技機制御用チップ
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パチンコ遊技機、回胴式遊技機の各機器を制御するための遊技機制御用チップの改良に関するものである。
【０００２】
【従来技術】
マイクロプロセッサーを有する遊技機には、第一種始動口の入賞を検出するためのプログラム、普通電動役物始動口入賞検出プログラム、大当たり・小当たり等の抽選プログラム、液晶表示部を作動するためのディスプレイプログラム、該ディスプレイプログラムに対応して効果音を発生するための効果音プログラム、ランプ表示器を制御するランプ表示プログラム等の様々なプログラムがリードオンリーメモリー（ＲＯＭ）に格納されており、これを８ビットの中央処理装置（ＣＰＵ）が当該ＲＯＭに格納された制御プログラムを読み込んで、遊技機を制御する仕組みとなっている。一方遊技機は、賭博性があってはならない為に、遊技機開発メーカーにて作成された遊技機については、これが風俗営業等の規制及び業務の適正化等に関する法律の規定に基づき遊技機の認定及び型式検定等に関する規則に合致しているか否について第三者試験機関の公的試験を受け、これに合格した遊技機のみが遊技場に出荷することが認められるシステムとなっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、これまで使用されているＣＰＵに対応したプログラムは、前述したような各制御プログラムが一連のプログラムとして機械語等で記載されていること及びノイズ等の影響によりプログラムが暴走しないように例えば２msec.単位でリセット信号をかけて暴走を防止する仕組みとなっているために、リセット信号入力後のプログラムの制御のための各処理単位に処理の実行順序変数を設け、その変数に従って処理を行っている。この順序変数の与え方がプログラマーによりまちまちである為に第三者検査機関が当該順序変数を有するプログラムを解読するにはあまりにも複雑で理解することが困難であると共に試験機関における検査の遅延の原因となっていた。そこで本発明は、かかる従来技術の欠点に鑑みなされたもので、プログラムの解析が容易である共にプログラムすることも簡単となるようなシステムを提供することを目的とする。かつ容易にプログラム内容の検査が行え、又チップ及び遊技機の内容が正規のものか否かを通信タスクを介して外部へ知らせることが可能な装置を提供する。
【０００４】
【課題を解決するための手段】
すなわち、本発明はタスク制御可能な中央処理装置（ＣＰＵ）と、遊技機のプログラムの各制御タスクを格納するユーザープログラム実行用メモリー（ＲＯＭ）と、管理用タスクを格納する管理プログラム用メモリー（ＲＯＭ）と、前記両ＲＯＭの記憶領域をタスク毎に多重処理可能に割当て管理する遊技機タスク管理プログラム用メモリーと、前記遊技機の各制御タスクが他の領域のタスクに対して干渉しないように制御管理を行うメモリー管理回路と、前記遊技機タスク管理プログラム用メモリーの作業用メモリーとしての遊技機管理タスク用メモリーと、前記管理プログラム用メモリーに格納された管理用タスク及びユーザープログラム実行用メモリーに格納された遊技機制御用タスクの作業用メモリーとしてのユーザータスク作業用メモリーと、ユーザータスク間の情報をやり取りするためのタスク間共有メモリーとからなり、前記管理用タスクが、検査結果を外部へ通信するための外部通信タスクと、遊技機のプログラムの内容を検査する検査タスクとで構成され、前記ＲＯＭに格納された各タスクを遊技機タスク管理プログラム用メモリーでタスク制御しながら順次実行処理してＣＰＵが遊技機を制御するように構成したマルチタスクが可能な遊技機制御用チップにより本目的を達成する。
請求項２の発明は、 前記チップが、チップに搭載されたセキュリティチェック回路が、ユーザープログラム実行用メモリーに格納されたプログラムが正規のものか否かのチェックを行い正規の場合にマルチタスクが実行処理可能なように構成された遊技機制御用チップである。
請求項３の発明は、前記ユーザープログラム実行用メモリーに格納されるプログラムは、高水準言語で作成するのが好ましく、高水準言語としては、例えばＣ言語等を用い、遊技機独自の関数を用意し、より判り易いプログラムをサポートすることが考えられる。
【０００５】
【作用】
本発明にかかるマルチタスクが可能な遊技機制御用チップではこれまで一連タスクすなわち第一種始動口の入賞を検出するためのプログラム、普通電動役物始動口入賞検出プログラム、大当たり・小当たり等の抽選プログラム、液晶表示部を作動するためのディスプレイプログラム、該ディスプレイプログラムに対応して効果音を発生するための効果音プログラム、ランプ表示器を制御するランプ表示プログラム等の各機器のユーザーの制御プログラム及び管理用の外部通信タスク等が、割当てられた領域に組み込まれ、かつ各タスクのプログラムが他のプログラムと干渉し得ない構成で制御されていることから、第三者が検査するに際してはプログラムを各タスク毎に検査すれば良く、検査機関におけるプログラム検定が効率良く行うことができる。また各タスクの実行処理は独立して実行処理され、その結果が遊技機タスク管理プログラムを介して出力データが各タスクに伝達される方式で制御系が処理されるために、検査に際しては各タスクの内容のみを確認すれば制御系の作用を確認することができるし、当該タスク(プログラム)の内容にて遊技機を制御することができる。各制御タスクの出力情報は、ＣＰＵを介して外部通信タスクに記憶されるために、遊技機の制御系で生じた事象を後から外部通信により知ることができる。また該外部通信タスクは、セキュリティチェック回路を介してチップのプログラムが正規のものか否かについてセキュリティチェックを行い、その結果を外部通信により知ることができる。また、本発明のチップでは、ＲＯＭの検査タスクが格納されているために任意のタスクの任意の場所の指定が行われ、当該検査対象タスクのプログラムの動き、メモリーの内容等について検査ができる。
【０００６】
【発明の実施の形態】
以下に本発明を図示された実施例に従って詳細に説明する。図１は、本発明の実施例にかかる遊技機制御用チップのブロック図であり、該チップはクロック発生回路２２で発生するクロック周波数を受けて駆動する中央処理装置（ＣＰＵ）３０と、該ＣＰＵ３０と接続されたメモリー管理回路２４、ユーザータスク作業用のメモリー（ＲＡＭ）２６、ユーザープログラムが格納されたユーザープログラム実行用メモリー（ＥＥＰＲＯＭ又はフラッシュメモリー）３２、遊技機の制御プログラム（タスク）の管理プログラムが格納された遊技機タスク管理プログラム用メモリー（ＲＯＭ）３４、管理用タスクの外部通信タスク１ｊ及び検査タスク１ｋが格納された管理プログラム用メモリー（ＲＯＭ）３６、遊技機タスク実行管理用メモリー（ＲＡＭ）３８、各タスク間の共有メモリー（ＲＡＭ）４０、外部装置と通信接続するための外部通信回路４２、チップが正規のものか否か遊技機が正規のものか否かを検査するための検査回路４４及び前記ＲＯＭ３２に格納されたプログラムを走査して該プログラムが第三者検査機関により検査に合格した正規のものか否かのチェックを行い、正規の時だけユーザープログラムを実行処理可能とするセキュリティ回路２８とが内部バスを介して接続されており、４６は前記セキュリティ回路２８においてユーザープログラムが正規のものではないと判断された時にＣＰＵ３０をリセットするためのリセット回路である。
【０００７】
本実施例における各メモリー（ＲＯＭ、ＲＡＭ）に格納された各タスクは図４に示すように遊技機タスク管理プログラム（スーパーバイザープログラム）が格納された遊技機タスク管理プログラム用メモリー３４及びメモリー管理回路２４により、互いに干渉しあわないように見えない壁で制限されると共に１タイム・スライスづつタイムシェアされており、各タスクにおける出力結果は遊技機タスク管理プログラムによりタスク間共有メモリー４０に格納された後に他のタスクに入力されるように構成されている。
【０００８】
図３において１は制御用プログラム（タスク）が所定の領域（アドレス）に割当てられたリードオンリーメモリー（ＲＯＭ）であり、本実施例では該ＲＯＭ１はユーザープログラム実行用メモリー（ＲＯＭ）３２と管理プログラム用メモリー（ＲＯＭ）３６とに別構成のもので形成されており、ユーザープログラム実行用メモリー３２には高水準言語（例えばＣ言語）で書かれた処理プログラムである第一種始動口入賞検出タスク１ａ、第一種始動口入賞保留表示タスク１ｂ、普通電役始動口入賞検出タスク１ｃ、普通電役始動口入賞保留表示タスク１ｄ、普通電役処理タスク１ｅ、パチンコゲームメインタスク１ｆ、ランプ表示タスク１ｇ、表示器タスク１ｈ及び効果音タスク１ｉが組み込まれ、管理プログラム用メモリー（ＲＯＭ）３６には外部通信タスク１ｊ及び検査タスク１ｋのプログラムが組み込まれている。両メモリー（ＲＯＭ）３２，３６に格納された各タスク１ａ〜１ｋは、ＣＰＵ３０に組み込まれたタスク制御回路３０ａ（遊技機タスク実行管理用メモリー３８）を介してタイム・スライスで実行処理するように構成されている。
【０００９】
本実施例では中央処理装置（ＣＰＵ）３０は、各タスク（プログラム）をタイム・スライスしながら実行処理するために３２ビットのもので構成されており、ＲＯＭ１（各タスク１ａ〜１ｋが格納）とはバス接続されている。尚、タスク間共有メモリー４０（ＲＡＭ）内は、第１種始動口入賞保留メモリー３及び普通電役始動口入賞保留メモリー４並びに大当たり情報メモリー６とに割り振られており、第１種始動口入賞保留メモリー３及び普通電役始動口入賞保留メモリー４はそれぞれ第一種始動口入賞検出タスク１ａ、普通電役始動口入賞検出タスク１ｃとＣＰＵ３０を介して接続されている。
５，５’はそれぞれ入賞玉センサーであり、それぞれＣＰＵ３０を介して第一種始動口入賞検出タスク１ａ、普通電役始動口入賞検出タスク１ｃと接続されており、入賞情報がインプットされるように構成されている。７は、入賞保留表示器であり、ＣＰＵ３０を介して第一種始動口入賞保留表示タスク１ｂと接続されている。８は、第一種入賞口であり、ＣＰＵ３０を介してパチンコゲームメインタスク１ｆと接続されている。９は普通電役の入賞保留表示器であり、ＣＰＵ３０を介して普通電役始動口入賞保留表示タスク１ｄと接続されている。１０は普通電役入賞口であり、１１は普通電役表示器（７セグ）であり、ＣＰＵ３０を介して普通電役処理タスク１ｅと接続されている。
【００１０】
１２はランプ表示デバイス、１３は図柄表示デバイス、１４は音源デバイス、１５は通信デバイスであり、各デバイス入力側はＣＰＵ３０を介してランプ表示タスク１ｇ、表示器タスク１ｈ、効果音タスク１ｉ及び外部通信タスク１ｊと接続され、各デバイス１２〜１５の出力側は、ランプ表示器１６、図柄表示器１７、スピーカー１８及びホールコンピュータ１９と接続されている。
【００１１】
２０は、第三者が遊技機を検査するための検査装置であり、ＣＰＵ３０を介して検査タスク１ｋと接続されるように構成されており、該検査タスク１ｋは検査装置２０から入力された任意のタスク（１ａ〜１ｊ）の任意の場所を指定することにより当該タスクのプログラムの内容を検査することができるように構成されている。
【００１２】
以上述べた構成において、本実施例にかかるチップではＣＰＵ３０はＲＯＭ１（ユーザープログラム実行用メモリー３２及び管理プログラム用メモリー３６）のプログラム領域がそれぞれのタスクが互いに干渉しあわないように遊技機タスク管理プログラム及びメモリー管理回路２４により制御されており、タイム・スライスした状態で１タイム・スライスづつ各タスクのプログラムを順次実行処理し、各タスク１ａ〜１ｉの出力はＣＰＵ３０を介して各制御機器に対して出力される。本実施例では図３、図４に示すようにチップ内のメモリー管理回路２４によって各タスク１ａ〜１ｋ毎に割り振られると共に互いのタスクが他のタスクに作用しないようにメモリー管理されており、かつＣＰＵ３０のタスク制御回路３０ａ（遊技機タスク管理用プログラムが格納されたＲＯＭ３４）によりタイム・スライスして並列処理するように構成されており、各タスクは例えば１ａ，１ｂ，１ｆ，１ｃ，１ｄ，１ｅ，１ｉ，１ｈ，１ｇ，１ｊ，１ｋの順序を１サイクルとして循環しながら実行処理されることになる。
【００１３】
すなわち第一種始動口入賞検出タスク１ａの実行処理において第一種始動口に入賞したか否かが検出され、入賞している時にはＣＰＵ３０を介して第一種始動口入賞保留メモリー３に出力される。第一種始動口入賞保留メモリー３に入賞情報が入力されている時には、該メモリー３から入賞数を１個加算してパチンコゲームメインタスク１ｆに出力される。１タイム・スライス分処理した後は、第一種始動口入賞保留表示タスク１ｂに移行し、そこで入賞保留メモリー３に記憶された入賞数をカウントして、ＣＰＵ３０を介して入賞保留表示器７に保留数を表示させる。１タイム・スライス分処理した後は、パチンコゲームメインタスク１ｆに移行し、該タスクでは第一種始動口入賞保留メモリー３に格納された入賞数を減算した後に大当たりか小当たりか若しくは、はずれであるかの抽選を所定の確率範囲内で実行し、大当たり、小当たりに応じてＣＰＵ３０を介して第一種入賞口８の開口時間を制御すると共にランプ表示タスク１ｇ、表示器タスク１ｈ、効果音タスク１ｉ、外部通信タスク１ｊに出力する。１タイム・スライス分処理した後は、普通電役始動口入賞検出タスク１ｃに移行し、玉センサー６の入力情報を検知して普通電役始動口に入賞したか否かが検出され、入賞している時にはＣＰＵ３０を介して普通電役始動口入賞保留メモリー４に１個加算する処理を行う。
１タイム・スライス分処理した後は、普通電役始動口入賞保留表示タスク１ｄに移行し、該タスクでは普通電役始動口入賞保留メモリー４に格納されたデータに基づき入賞保留表示器９に保留数を表示させる。
１タイム・スライス分処理した後は、普通電役処理タスク１ｅに移行し、普通電役始動口入賞保留メモリー４に格納されたデータを１個減算して普通電役入賞口１０を開口させると共に表示器１１にその旨表示させる。
１タイム・スライス分処理した後は、効果音タスク１ｉに移行し、該タスク１ｉも同様に、パチンコゲームメインタスク１ｆの出力に応じてスピーカー１８から音を出力させる。
１タイム・スライス分処理した後は、表示器タスク１ｈに移行し、パチンコゲームメインタスク１ｆの出力に応じて図柄表示を行い、大当たり、小当たり、はずれの表示を行わせ１タイム・スライス分処理した後は、ランプ表示タスク１ｇに移行し、パチンコゲームメインタスク１ｆの出力に応じてランプ表示を行わせる。
１タイム・スライス分処理した後は、外部通信タスク１ｊに移行し、パチンコゲームメインタスク１ｆの出力データを通信デバイス１５に格納すると共にホールコンピュータ１９からの要請等により通信デバイス１５に格納した各種情報を出力させる。また外部通信タスク１ｊは、プログラムの検査機能も有し、セキュリティチェック回路２８を介してＲＯＭ３２に格納されたプログラムが正規のものか否かをセキュリティチェックを行い、その結果を通信デバイス１５を介して送信可能状態とする。
１タイム・スライス分処理した後は、検査タスク１ｋに移行し該検査タスクではチップに検査装置２０が接続され、検査装置２０から任意のタスクの任意の場所が入力されることにより指定が行われ、プログラムが作動し検査対象のタスクのプログラムの動きやメモリーの内容等が検査装置２０に出力される。
そして一通りの各タスク（１ａ〜１ｋ）の実行処理が１サイクル終了した後は、２サイクル目に移行し再び第一種始動口入賞検出タスク１ａが実行され、順次１タイム・スライス分だけの処理が行われ、マルチタスクプログラムとして機能することになる。
【００１４】
又１タイム・スライス分の時間内で実行処理の終わらないタスクについては、１サイクルのタスクの処理が終了した後に次に当該タスクに割当てられた１タイム・スライス時間に続きの処理を行うことになる。尚、本実施例では、タスクの実行処理を１ａ，１ｂ，１ｆ，１ｃ，１ｄ，１ｅ，１ｉ，１ｈ，１ｇ，１ｊ，１ｋ，１ａの順に行うもので説明したがこれに限定されるものではなく、マルチタスクで並列処理するのであるからその順序はどのように変更しても差し支えない。さらにまた各制御タスクを説明の為に１ａ→１ｂ→１ｆ→１ｃ→、…、→１ｋの順にタイム・スライスするもので構成したがこれに限定されるものではなく、プログラムの内容次第によっては優先順位を変更したり、プログラムをもっと細かく分割したり、大きくなるように統合したもので構成しても良い。
【００１５】
また本実施例ではタイム・スライスによりプログラムの実行処理を１タイム・スライスづつで移行するように構成したが、この１タイム・スライスの時間はプログラムの内容に基づき適宜決定すれば良く、遊技機のようなプログラムの場合はステップ数が通常のプログラムに比較して少なく、ＣＰＵ３０を３２ビットのもので構成した場合にはクロック周波数が高いので、２msec.単位以下でタイム・スライスしても差し支えない。尚本実施例では、各タスクを１タイム・スライスで実行処理するもので構成したがこれに限定されるものではなく、１事象単位で処理するように構成しても良い。
【００１６】
尚、本実施例にかかるチップでは、各機器の制御プログラムがＲＯＭ１に割り当てられた領域に各タスク毎に格納されているため、開発機器を検査する第三者試験機関は、チップの全てのタスクについて検査する必要がなく、各タスク毎にプログラムの内容を検証すれば良い。また、本実施例ではパチンコ遊技機の場合について説明したが、管理プログラム用メモリーに格納される管理用タスクである外部通信タスク及び検査タスクを除いた、他の制御タスク（ユーザープログラム実行用メモリー３２に格納）をパチスロ等の遊技機の制御タスクに置き換えればパチスロ専用の遊技機として使用できることはいうまでもない。
【００１７】
【効果】
以上述べたように本発明にかかる遊技機専用チップでは、タスク制御することにより多重処理可能に各タスク毎にＲＯＭ内に書き込まれ、メモリー制御することにより各タスクが他のタスクに作用できないような構成となっていることから、プログラムが実行順序変数を与えない方式で各タスクを処理することが可能である。その結果開発業者は一連のプログラムとして制御プログラムを作成することが可能であると共に第三者検査機関は各タスクが独立しているので、プログラムの検査が容易なものとなる。さらに外部通信タスク及び検査タスクにより遊技機の制御内容（大当たり、はずれなど）の各事象の発生数等を把握することが可能であることから、不正操作を施すことが実質的に不可能なものとなる。
【図面の簡単な説明】
【図１】本発明にかかるチップの実施例を示すブロック図である。
【図２】本発明にかかるチップのＲＯＭに格納された制御プログラムと各機器との関連を示すブロックフローチャートである。
【図３】本発明にかかるチップのＲＯＭに格納された各プログラムと処理との関係を示す概念図である。
【図４】本発明にかかるチップにおけるＲＯＭ格納プログラムの管理状況を示すブロック図である。
【符号の説明】
１ ＲＯＭ
１ａ 第一種始動口入賞保留表示タスク
１ｂ 第一種始動口入賞検出タスク
１ｃ 普通電役始動口入賞検出タスク
１ｄ 普通電役始動口入賞保留表示タスク
１ｅ 普通電役処理タスク
１ｆ パチンコゲームメインタスク
１ｇ ランプ表示タスク
１ｈ 表示器タスク
１ｉ 効果音タスク
１ｊ 外部通信タスク
１ｋ 検査タスク
３ 第一種始動口入賞保留メモリー
４ 普通電役始動口入賞保留メモリー
５，５’ 玉センサー
６ 大当たり情報メモリー
７，９ 入賞保留表示器
８ 第一種入賞口
１０ 普通電役入賞口
１１ 表示器
１２ ランプ表示デバイス
１３，１７ 図柄表示デバイス
１４ 音源デバイス
１５ 通信デバイス
１６ ランプ表示器
１８ スピーカー
１９ ホールコンピュータ
２０ 検査装置
２２ クロック発生回路
２４ メモリー管理回路
２６ ユーザータスク作業用メモリー（ＲＡＭ）
２８ セキュリティ回路
３０ 中央処理装置（ＣＰＵ）
３２ ユーザープログラム実行用メモリー（ＥＥＰＲＯＭ）
３４ 遊技機タスク管理プログラム用メモリー（ＲＯＭ）
３６ 管理プログラム用メモリー（ＲＯＭ）
３８ 遊技機タスク実行管理用メモリー（ＲＡＭ）
４０ タスク間共有メモリー（ＲＡＭ）
４２ 外部通信回路
４４ 検査回路


【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
1999119990.tif 000001