(57)【要約】【課題】直流電源電圧が上昇した場合でも、スチイング損失や導通損失を抑制し、小型の冷却フィンを使用可能とする。【解決手段】直流電源の正極側に接続されたスイッチ素子２を、変圧器４の補助巻線を用いて駆動するＤＣ／ＤＣコンバータでは、スイッチ素子２のオン時間幅はコンデンサ３と変圧器４の定数で決定される共振周波数によって決まり意図的に制御できなかったが、この発明ではスイッチ素子２を可飽和トランス２０により駆動する構成とし、オン時間幅の制御を可能にすることで、スチイング損失や導通損失を低減できるようにする。【選択図】        図１
2004215417.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正極と負極との間に２つのスイッチ素子の直列回路を接続したＤＣ／ＤＣコンバータにおいて、
前記直流電源の正極側に接続されたスイッチ素子にオン，オフ信号を与える可飽和変圧器と、この可飽和変圧器の励磁電流を調節する調節装置とを設けたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
直流電源の正極と負極との間に２つのスイッチ素子の直列回路を接続するとともに、少なくとも１つのコンデンサと変圧器の１次巻線との直列回路を前記スイッチ素子の一方に並列に接続し、前記２つのスイッチ素子を交互にオン，オフさせることにより、変圧器の２次巻線に発生する正負の電圧を半波または全波整流して直流出力を得るＤＣ／ＤＣコンバータにおいて、
前記変圧器の３次巻線と並列に可飽和変圧器の１次巻線を接続し、可飽和変圧器の２次巻線により前記直流電源の正極側に接続されたスイッチ素子にオン，オフ信号を与え、かつ、前記変圧器の３次巻線は制御回路の電源として使用し、この制御回路により３次巻線電圧の正負の切替りタイミングを検出し、そのタイミングで前記直流電源の負極側に接続されたスイッチ素子にオン，オフ信号を与え、さらに、前記可飽和変圧器の励磁電流を直流出力電圧に応じて調節する調節装置を設けたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
前記変圧器の３次巻線を制御回路の電源として使用し、この制御回路により３次巻線電圧の正負の切替りタイミングを検出し、そのタイミングで前記直流電源の負極側に接続されたスイッチ素子にオン，オフ信号を与え、前記変圧器の４次巻線と並列に前記可飽和変圧器の１次巻線を接続したことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記２つのスイッチ素子のいずれか一方のオン時間幅が或る時間幅以下とならないように制限する制限手段を設けたことを特徴とする請求項１ないし３のいずれかに記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ハーフブリッジ構成のＤＣ／ＤＣコンバータに関する。
【０００２】
【従来の技術】
図８に、ハーフブリッジ形のＤＣ／ＤＣコンバータの従来例を示す（特許文献１参照）。
特許文献１の場合、直流電源１０と並列に２つのスイッチ素子（ＭＯＳＦＥＴ１，２）を接続し、コンデンサ３と変圧器４の１次巻線５との直列回路をどちらか一方の素子と並列に接続し、直流電源１０の正極側に接続されたスイッチ素子２には変圧器４の４次巻線７からオン，オフ信号を与える。変圧器４の３次巻線６は制御回路２３の電源用として使用し、かつ、制御回路２３により変圧器４の３次巻線６の正負の切替りのタイミングを検出し、そのタイミングで直流電源１０の負極側に接続されたスイッチ素子１にオン，オフ信号を与えている。
【０００３】
図９に、図８における各部の電圧，電流波形例を示す。
まず、期間▲１▼において、ＭＯＳＦＥＴ１は、変圧器４の１次巻線５の電圧ＶＰ１に比例し同極性の電圧を発生する変圧器４の３次巻線６の電圧ＶＰ３が、負より正へ切替るタイミングから短絡防止期間Ｔｄを経た後オンする。これにより、コンデンサ３と変圧器４との共振電流が直流電源１０→コンデンサ３→変圧器４の１次巻線５→ＭＯＳＦＥＴ１の経路で流れ、コンデンサ３が充電される。このとき、変圧器４の１次巻線５には直流電源電圧Ｅｄとコンデンサ３の電圧ＶＣとの差電圧ＶＰ１が印加され、変圧器４の２次巻線８に発生する電圧をダイオード１３、コンデンサ１５により整流，平滑して負荷に電力を供給する。
【０００４】
ＭＯＳＦＥＴ１のオフは、変圧器４の３次巻線６の電圧ＶＰ３が負より正へ切替るタイミングから、制御回路２３において時間に比例して増加する参照信号値と出力電圧検出回路からの２次側出力電圧検出値（図９では、出力電圧指令値として示す）とを比較し、参照信号値が出力電圧検出値を上回ったときに行なわれる。また、制御回路２３は参照信号値が出力電圧検出値を上回る前に、負荷の状態などにより変圧器４の３次巻線６の電圧ＶＰ３が下降した場合、電圧ＶＰ３の正から負に切替るタイミングを検出してＭＯＳＦＥＴ１をオフさせる。ＭＯＳＦＥＴ１がオフすると、変圧器４の１次巻線５の電圧ＶＰ１および３次巻線６の電圧ＶＰ３は、正から負に切替る。
【０００５】
期間▲２▼において、ＭＯＳＦＥＴ１をオフすることにより、変圧器４の１次巻線５に流れていた電流はＭＯＳＦＥＴ１，２の出力容量に転流し、ＭＯＳＦＥＴ１，２の電圧は徐々に上昇または下降する。
期間▲３▼において、ＭＯＳＦＥＴ１の電圧が直流電圧Ｅｄに達すると、変圧器４に流れていた電流は、ＭＯＳＦＥＴ２の寄生ダイオードに転流する。このとき、変圧器４の４次巻線７の電圧ＶＰ４がＭＯＳＦＥＴ２のゲートしきい値を越えると、ＭＯＳＦＥＴ２がオンしコンデンサ３→ＭＯＳＦＥＴ２→変圧器４の１次巻線５の経路でコンデンサ３と変圧器４との共振電流が流れ、コンデンサ３を放電する。また、変圧器４の１次巻線５には、コンデンサ電圧ＶＣが印加され、変圧器２次巻線９に発生する電圧を、ダイオード１４，コンデンサ１５により整流，平滑し、負荷に電力を供給する。共振電流が減少してくると変圧器４の４次巻線７の電圧ＶＰ４が減少し、ＭＯＳＦＥＴ２のゲートしきい値以下になると、ＭＯＳＦＥＴ２はオフする。
【０００６】
期間▲４▼において、ＭＯＳＦＥＴ２がオフすると、変圧器４の１次巻線５の電圧ＶＰ１は負から正になる。変圧器４の１次巻線５に流れていた電流はＭＯＳＦＥＴ１，２の寄生容量に転流し、ＭＯＳＦＥＴ１，２の電圧は徐々に上昇または下降する。期間▲１▼において、ＭＯＳＦＥＴ２の電圧が直流電圧Ｅｄに達すると、変圧器４の一次巻線５に流れていた電流は、ＭＯＳＦＥＴ１の寄生ダイオードに転流する。以後、この一連の動作を繰り返すことにより、直流電源１０から負荷に電力が供給される。
【０００７】
【特許文献１】
特開２００２−２０９３８１号（第４−５頁、図１）
【０００８】
【発明が解決しようとする課題】
しかしながら、従来例で入力電圧変動等により直流電圧Ｅｄが上昇すると、スイッチ素子の遮断電流が増加するだけでなく、２つのスイッチ素子に流れる電流実効値が増加するため、スイッチング損失，導通損失が増加し、スイッチ素子の冷却フィンを大きくする必要が生じると言う問題がある。
図８において、電圧変動等により直流電源電圧Ｅｄが上昇した場合の各部の波形例を図１０に示す。従来例の場合に直流電源電圧や負荷が変動した場合には、直流電源１０の負極側に接続されたＭＯＳＦＥＴ１のオン時間を調整することで、出力電圧を調整する。一方、直流電源１０の正極側に接続されたＭＯＳＦＥＴ２がオンする時間幅は、変圧器４の４次巻線７の電圧ＶＰ４に委ねられるが、その時間はコンデンサ３と変圧器４の定数で決定される共振周波数によって決まり、意図的にオン時間幅を調整することはできない。
【０００９】
つまり、軽負荷時や入力直流電圧上昇時には、ＭＯＳＦＥＴ１のオン時間幅がＭＯＳＦＥＴ２のオン時間幅に比べて狭まる結果となり、特に入力電圧が上昇した場合にはＭＯＳＦＥＴの遮断電流や電流実効値が増加し、スイッチング損失や導通損失が増加するというわけである。
したがって、この発明の課題は、軽負荷時や入力直流電圧上昇時にも、スイッチング損失や導通損失を増大させないようにすることにある。
【００１０】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、直流電源の正極と負極との間に２つのスイッチ素子の直列回路を接続したＤＣ／ＤＣコンバータにおいて、
前記直流電源の正極側に接続されたスイッチ素子にオン，オフ信号を与える可飽和変圧器と、この可飽和変圧器の励磁電流を調節する調節装置とを設けたことを特徴とする。
【００１１】
請求項２の発明では、直流電源の正極と負極との間に２つのスイッチ素子の直列回路を接続するとともに、少なくとも１つのコンデンサと変圧器の１次巻線との直列回路を前記スイッチ素子の一方に並列に接続し、前記２つのスイッチ素子を交互にオン，オフさせることにより、変圧器の２次巻線に発生する正負の電圧を半波または全波整流して直流出力を得るＤＣ／ＤＣコンバータにおいて、
前記変圧器の３次巻線と並列に可飽和変圧器の１次巻線を接続し、可飽和変圧器の２次巻線により前記直流電源の正極側に接続されたスイッチ素子にオン，オフ信号を与え、かつ、前記変圧器の３次巻線は制御回路の電源として使用し、この制御回路により３次巻線電圧の正負の切替りタイミングを検出し、そのタイミングで前記直流電源の負極側に接続されたスイッチ素子にオン，オフ信号を与え、さらに、前記可飽和変圧器の励磁電流を直流出力電圧に応じて調節する調節装置を設けたことを特徴とする。
【００１２】
上記請求項１の発明においては、前記変圧器の３次巻線を制御回路の電源として使用し、この制御回路により３次巻線電圧の正負の切替りタイミングを検出し、そのタイミングで前記直流電源の負極側に接続されたスイッチ素子にオン，オフ信号を与え、前記変圧器の４次巻線と並列に前記可飽和変圧器の１次巻線を接続することができる（請求項３の発明）。
また、上記請求項１ないし３のいずれかの発明では、前記２つのスイッチ素子のいずれか一方のオン時間幅が或る時間幅以下とならないように制限する制限手段を設けることができる（請求項４の発明）。
【００１３】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す構成図である。
従来と異なる点は、可飽和トランス２０の１次巻線と抵抗１７，１８の直列回路を変圧器４の３次巻線６と並列に接続し、可飽和トランス２０の二次巻線と抵抗１９の直列回路をスイッチ素子２（ＭＯＳＦＥＴ２）のゲート・ソース間に並列に接続した点、また、電圧検出器２１の出力に応じて可飽和トランス２０の励磁電流を調節する調節器２２を設けた点である。以下、従来と異なる点を主に説明する。
【００１４】
図１で出力電圧を下げる場合、電圧検出器２１より出力電圧を低下させる指令が調節器２２に入力される。すると、調節器２２は入力された指令に応じてコンデンサ１６→調節器２２→抵抗１８→コンデンサ１６の経路で流れる電流を増加させ、抵抗１８に発生する電圧Ｖ１８を増加させる。ここで、ＭＯＳＦＥＴ１がオンし、ＭＯＳＦＥＴ２がオフしている状態の場合、変圧器４の３次巻線６に発生する電圧ＶＰ３の電圧極性は正であるため変圧器４の３次巻線６→可飽和トランス２０→抵抗１７→抵抗１８→変圧器４の３次巻線６の経路で可飽和トランス２０に電流が流れる。このとき、抵抗１８に発生する電圧ＶＲ１８が大きいので、可飽和トランス２０のリセット電流が減少する。従って、ＭＯＳＦＥＴ１がオフし、ＭＯＳＦＥＴ２がオンしたとき、リセット電流が減少しているため、可飽和トランス２０が飽和するまでの時間が短くなり、ＭＯＳＦＥＴ２のオン信号のパルス幅が短くなる。
【００１５】
一方、出力電圧を上げる場合は、電圧検出器２１より出力電圧を上昇させる指令が調節器２２に入力される。すると、調節器２２は入力された指令に応じてコンデンサ１６→調節器２２→抵抗１８→コンデンサ１６の経路で流れる電流を減少させ、抵抗１８に発生する電圧ＶＲ１８を減少させる。ここで、ＭＯＳＦＥＴ１がオンし、ＭＯＳＦＥＴ２がオフしている状態の場合、変圧器４の３次巻線６に発生する電圧ＶＰ３の電圧極性は正であるため変圧器４の３次巻線６→可飽和トランス２０→抵抗１７→抵抗１８→変圧器４の３次巻線６の経路で可飽和トランス２０に電流が流れる。このとき、抵抗１８に発生する電圧ＶＲ１８が小さいので、可飽和トランス２０のリセット電流が増加する。従って、ＭＯＳＦＥＴ１がオフし、ＭＯＳＦＥＴ２がオンしたとき、リセット電流が増加しているため、可飽和トランス２０が飽和するまでの時間が長くなり、ＭＯＳＦＥＴ２のオン信号のパルス幅が長くなる。
【００１６】
以上のことから、従来はＭＯＳＦＥＴ２のオン時間幅を意図的に調整することが不可能であったのに対し、この発明によれば、出力電圧指令に応じてＭＯＳＦＥＴ２のオン時間幅の調整が可能となる。
図５に、図１で入力直流電圧上昇時の動作波形例を示す。図示のように、この発明によればＭＯＳＦＥＴ２のオン時間幅の調整が可能になったことから、入力直流電圧の上昇や軽負荷時において、従来よりもＭＯＳＦＥＴの電流実効値，遮断電流の増加を抑制できることが分かる（ＩＱ１，ＩＱ２やＩＤ１３，ＩＤ１４参照）。
【００１７】
図２にこの発明の第２の実施の形態を示す。
図１との相違点は、変圧器４の４次巻線７を設け、この４次巻線７と並列に可飽和トランス２０の一次巻線と抵抗１７，１８の直列回路を接続し、可飽和トランス２０の２次巻線と抵抗１９の直列回路をスイッチ素子２（ＭＯＳＦＥＴ２）のゲート・ソース間に並列に接続した点にある。このようにしても、図１の場合と同様の効果を得ることができる。
【００１８】
図３にこの発明の第３の実施の形態を示す。
図１との相違は、電圧検出器２１の出力部と制御回路２３の入力部２３との間に、リミッタ２４を設けた点である。
図６は図１，図２のようにした場合と図３のようにした場合の、装置出力Ｐｏｕｔに対するスイッチング周波数Ｆｓと、スイッチ素子１のオンＤｕｔｙ（オン時比率）との関係を示す説明図である。
すなわち、図１，図２のように構成した場合、スイッチ素子２のオン時間幅を調整することが可能となり、結果としてスイッチ素子１とスイッチ素子２のオンＤｕｔｙは固定された状態で、オン時間幅だけが変化する特性となる。つまり、負荷や入力電圧に応じてスイッチング周波数Ｆｓだけが変化する特性となる（図６に示す実施例１，２の特性は、スイッチ素子１のオンＤｕｔｙを５０％とした場合の例である）。
【００１９】
しかし、上記のような特性の場合、軽負荷時にスイッチング周波数Ｆｓが急激に上昇し、軽負荷時の効率を低下させるというような問題が生じることがある。このような場合に対応すべく図３のようにリミッタ２４を設けることで、スイッチ素子１のオン時間幅を、リミッタ２４で設定される時間幅以下には減少しないように制限することができる。これにより、軽負荷時には、出力電圧の制御をスイッチ素子２のオン時間幅を調整するだけで制御することになり、軽負荷時のスイッチング周波数Ｆｓの急激な上昇を抑制することが可能となる。なお、この場合、軽負荷時には、スイッチ素子１のオン時間幅が固定され、負荷の減少とともにスイッチ素子２のオン時間幅を狭めることで出力電圧の制御が行なわれるので、スイッチ素子１のオンＤｕｔｙは負荷の減少に伴い増加する特性となる。
【００２０】
図４にこの発明の第４の実施の形態を示す。
これは、図１に対し電圧検出器２１の出力部と調節器２２の調節部との間に、リミッタ２４を設けた点が特徴である。
図７は図１，図２のようにした場合と図４のようにした場合の、装置出力Ｐｏｕｔに対するスイッチング周波数Ｆｓと、スイッチ素子１のオンＤｕｔｙとの関係を示す説明図である。
図４のようにすることで、スイッチ素子２のオン時間幅を、リミッタ２４で設定される時間幅以下には減少しないように制限される。したがって、軽負荷時には、スイッチ素子１のオン時間幅を狭めることで出力電圧の制御が行なわれるため、スイッチ素子１のオンＤｕｔｙは軽負荷時には減少する特性となり、図３の場合と同様な効果が得られることになる。
【００２１】
【発明の効果】
この発明によれば、特に入力電圧変動に伴い直流電源電圧が上昇した場合において、従来に比べスイッチ素子の遮断電流，電流実効値を低減できることから、スイッチング損失や導通損失の抑制が可能で、スイッチ素子の冷却フィン等の小型化が可能になるという利点がもたらされる。なお、軽負荷時も上記と同様であるのは勿論である。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す回路図
【図２】この発明の第２の実施の形態を示す回路図
【図３】この発明の第３の実施の形態を示す回路図
【図４】この発明の第４の実施の形態を示す回路図
【図５】この発明の動作説明図
【図６】図３の装置出力に対するスイッチング周波数とスイッチ素子１のオンＤｕｔｙ特性説明図
【図７】図４の装置出力に対するスイッチング周波数とスイッチ素子１のオンＤｕｔｙ特性説明図
【図８】従来例を示す構成図
【図９】図８の動作説明図
【図１０】図８で入力直流電圧上昇時の動作説明図
【符号の説明】
１，２…スイッチ素子（ＭＯＳＦＥＴ：電界効果トランジスタ）、３，１５，１６…コンデンサ、４…変圧器、５…変圧器一次巻線、６…変圧器三次巻線、７…変圧器四次巻線、８，９…変圧器二次巻線、１０…直流電圧源、１１〜１４…ダイオード、１７〜１９…抵抗、２０…可飽和トランス、２１…電圧検出器、２２…調節器、２３…制御回路、２４…リミッタ。
【図１】
2004215417.tif 000003
【図２】
2004215417.tif 000004
【図３】
2004215417.tif 000005
【図４】
2004215417.tif 000006
【図５】
2004215417.tif 000007
【図６】
2004215417.tif 000008
【図７】
2004215417.tif 000009
【図８】
2004215417.tif 000010
【図９】
2004215417.tif 000011
【図１０】
2004215417.tif 000012