(57)【要約】【課題】表面の平坦性が高く部分的な絶縁層の端部やその近傍の領域を有効に使用することができる基板の製造方法を提供する。【解決手段】単結晶シリコン基板１０１を用意し、その表面に分離層１０２を形成し、その上に単結晶シリコン層１０３ａを形成する。次いで、単結晶シリコン層１０３ａ中の酸素イオン等の注入により部分的な絶縁層１０４を形成する。次いで、単結晶シリコン層１０３ａ上に第２単結晶シリコン層１０５を形成し、第１基板１１０ｂを得る。次いで、この第１基板１１０ｂの表面に第２基板１２０を結合させて結合基板１３０を作製し、その結合基板１３０を分離層１０２の部分で２枚の基板に分割する。【選択図】図２Ｄ
2004103801.tif 000002
【特許請求の範囲】
【請求項１】
基板の製造方法であって、
内部に部分的な絶縁層が形成するためのイオンを第１基板の全領域のうち一部の領域に注入して前記第１基板の内部にイオン注入領域を形成する工程と、
前記第１基板に第２基板を結合させて結合基板を作製する工程と、
を含むことを特徴とする基板の製造方法。
【請求項２】
前記第１基板を前記第２基板に結合させる際、又は、結合させる前、又は、結合させた後に、熱処理により前記イオン注入領域を前記部分的な絶縁層に変化させる工程を更に含むことを特徴とする請求項１に記載の基板の製造方法。
【請求項３】
前記部分的な絶縁層上に所定厚の層が残るように、前記結合基板から前記第１基板の一部を除去する工程を更に含むことを特徴とする請求項２に記載の基板の製造方法。
【請求項４】
前記第１基板を作製する工程では、前記第１基板として、前記イオン注入領域の下方であって前記イオン注入領域と離隔した位置に分離層を有する基板を作製し、
前記方法は、前記結合基板を前記第１基板中に形成されている前記分離層の部分で分割する工程を更に含むことを特徴とする請求項２に記載の基板の製造方法。
【請求項５】
前記イオン注入領域を形成する工程の前に、
前記第１基板の表面に前記分離層を形成する工程と、
前記分離層の上に第１半導体層を形成する工程と、
を含み、
前記イオン注入領域を形成する工程では、前記第１半導体層中に前記イオン注入領域を形成することを特徴とする請求項２又は請求項４に記載の基板の製造方法。
【請求項６】
前記イオン注入領域を形成する工程の後に、前記第１半導体層の上に第２半導体層を形成する工程を更に含むことを特徴とする請求項５に記載の基板の製造方法。
【請求項７】
前記第２半導体層が形成された前記第１基板の表面を平坦化する工程を更に含むことを特徴とする請求項６に記載の基板の製造方法。
【請求項８】
前記イオン注入領域を形成する工程では、前記第１基板に酸素、又は、窒素、又は、酸素及び窒素をイオン注入することを特徴とする請求項１乃至請求項７のいずれか１項に記載の基板の製造方法。
【請求項９】
請求項１乃至請求項８のいずれか１項に記載の製造方法により製造され得る基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板及びその製造方法に係り、特に、内部に部分的な絶縁層を有する基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、絶縁層上に半導体層を有する基板が注目されている。このような基板は、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ基板又はＳｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ基板と呼ばれる。後者は、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ基板のうち半導体体層がシリコンで構成される基板である。Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ基板及びＳｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ基板は、共にＳＯＩ基板と呼ばれる。
【０００３】
ＳＯＩ基板の１つとして、半導体層或いはシリコン層の下の全体領域ではなく、部分的な領域にのみ絶縁層を有する基板（以下では、このような基板を部分ＳＯＩ基板と呼ぶ）が提案されている。このような提案の１つとして、ＳＩＭＯＸ法を応用した方法がある。この方法を部分ＳＩＭＯＸ法と呼ぶことにする。
【０００４】
図１は、部分ＳＩＭＯＸ法によって製造される部分ＳＯＩ基板である。図１において、単結晶シリコン基板３０は、領域１０において内部に部分的な絶縁層４０を有する。部分的な絶縁層４０を内部に有する領域１０はＳＯＩ領域であり、部分的な絶縁層４０を内部に有しない領域は非ＳＯＩ領域である。部分ＳＩＭＯＸ法では、領域２０をマスクした状態で領域１０に対して選択的に酸素イオンを注入し、その後、熱処理することにより、部分ＳＯＩ基板を得ることができる。
【０００５】
【発明が解決しようとする課題】
上記の部分ＳＩＭＯＸ法では、単結晶シリコン基板３０に酸素イオンを注入し、この酸素イオンとシリコンとを反応させて部分的な絶縁層４０としてＳｉＯ２層を形成するので、部分的な絶縁層４０上の領域において単結晶シリコン基板３０の表面が盛り上がる。このような隆起により部分ＳＯＩ基板は、その表面に凹凸を生じる。このような凹凸が存在すると、露光工程において、部分ＳＯＩ基板の全領域を露光装置の投影光学系の深度内に収めることができず、焦点ずれを引き起こす。そこで、部分ＳＯＩ基板の表面を研磨により平坦化する方法が必要となるが、この場合、ＳＯＩ領域のＳＯＩ層の膜厚を所望の膜厚に制御するとともに、部分ＳＯＩ基板の全面を平坦化するためには、高い研磨精度が要求される。
【０００６】
さらに、部分ＳＩＭＯＸ法においては、部分的な絶縁層４０の形成時に単結晶シリコンの酸化による堆積膨張が起こるために、部分的な絶縁層４０の端部の上方の領域Ａにおいて単結晶シリコンに強い歪みが加わる。したがって、このような領域Ａやその近傍は、デバイスを形成するための有効領域として使用することができない。
【０００７】
本発明は、上記の考察を基礎としてなされたものであり、例えば、表面の平坦性が高い基板、及び／又は、部分的な絶縁層の端部やその近傍の領域を有効に使用することができる基板の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、基板の製造方法に係り、該方法は、内部に部分的な絶縁層が形成するためのイオンを第１基板の全領域のうち一部の領域に注入して前記第１基板の内部にイオン注入領域を形成する工程と、前記第１基板に第２基板を結合させて結合基板を作製する工程とを含むことを特徴とする。
【０００９】
本発明の好適な実施の形態によれば、前記方法は、前記第１基板を前記第２基板に結合させる際、又は、結合させる前、又は、結合させた後に、熱処理により前記イオン注入領域を前記部分的な絶縁層に変化させる工程を更に含むことが好ましい。
【００１０】
本発明の好適な実施の形態によれば、前記方法は、前記部分的な絶縁層上に所定厚の層が残るように、前記結合基板から前記第１基板の一部を除去する工程を更に含むことが好ましい。
【００１１】
本発明の好適な実施の形態によれば、前記第１基板を作製する工程では、前記第１基板として、前記イオン注入領域の下方であって前記イオン注入領域と離隔した位置に分離層を有する基板を作製し、前記方法は、前記結合基板を前記第１基板中に形成されている前記分離層の部分で分割する工程を更に含むことが好ましい。
【００１２】
本発明の好適な実施の形態によれば、前記方法は、前記イオン注入領域を形成する工程の前に、前記第１基板の表面に前記分離層を形成する工程と、前記分離層の上に第１半導体層を形成する工程とを含み、前記イオン注入領域を形成する工程では、前記第１半導体層中に前記イオン注入領域を形成することが好ましい。
【００１３】
本発明の好適な実施の形態によれば、前記方法は、前記イオン注入領域を形成する工程の後に、前記第１半導体層の上に第２半導体層を形成する工程を更に含むことが好ましい。ここで、前記方法は、前記第２半導体層が形成された前記第１基板の表面を平坦化する工程を更に含むことが好ましい。
【００１４】
本発明の好適な実施の形態によれば、前記イオン注入領域を形成する工程では、前記第１基板に酸素、又は、窒素、又は、酸素及び窒素をイオン注入することが好ましい。
【００１５】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【００１６】
図２Ａ〜図２Ｈは、本発明の好適な実施の形態に係る基板製造方法を説明するための図である。図２Ａに示す工程では、単結晶シリコン基板（シード基板）１０１を準備し、次いで、図２Ｂに示す工程では、単結晶シリコン基板１０１の表面に分離層１０２を形成する。この分離層１０２としては、例えば、単結晶シリコン基板１０１の表面を陽極化成することにより形成することができる多孔質層が好適である。陽極化成は、例えば、フッ化水素酸を含む電解液中に陽極及び陰極を配置し、それらの電極の間に単結晶シリコン基板１０１を配置し、それらの電極間に電流を流すことにより実施することができる。多孔質層は、互いに多孔度が異なる２以上の層で構成されてもよい。
【００１７】
次いで、図２Ｃに示す工程では、分離層１０２上にエピタキシャル成長法により単結晶シリコン層（第１半導体層）１０３を形成する。ここで、エピタキシャル成長法によれば、良質の単結晶シリコン層１０３を形成することができる。これにより、内部に分離層１０２を有し、その上に単結晶シリコン層１０３を有する第１基板１１０が得られる。
【００１８】
ここで、図２Ｂ及び図２Ｃに示す方法に代えて、例えば、図２Ａに示す状態の単結晶シリコン基板１０１に対してその表面から所定深さの部分に水素イオン等のイオンを打ち込み、これにより分離層１０２としてイオン注入層を形成する方法を採用してもよい。この場合、分離層１０２から見て表面側に存在する部分は、単結晶シリコン層１０３として機能する。
【００１９】
また、ここでは、分離層１０２上に単結晶シリコン層を形成する例を中心として説明するが、分離層１０２上には他の材料からなる半導体層を形成することもできる。
【００２０】
次いで、図２Ｄに示す工程では、まず、第１基板１１０の全面のうち所定領域に対して、例えば、酸素、又は、窒素、又は、酸素及び窒素をイオン注入して単結晶シリコン層１０３中にイオン注入領域（図示の”１０４”で示す領域）を形成する。次いで、熱処理工程を実施することにより、イオン注入領域中の注入イオンを単結晶シリコンと反応させて単結晶シリコン層１０３中に部分的な絶縁層１０４を形成する。ここで、イオン注入は、例えば、単結晶シリコン層１０３上に、部分的な絶縁層１０４を形成すべき領域に開口部を有するマスク材を形成し、該開口部を通して実施することができる。
【００２１】
イオン注入に付随する熱処理は、イオン注入と同時に実施してもよいし、イオン注入が完了した後であって図２Ｆに示す結合工程の前に実施していも良いし、該結合工程の際に実施してもよいし、該結合工程の後に実施してもよい。
【００２２】
部分的な絶縁層１０４又はそれを形成するためのイオン注入層は、単結晶シリコン層１０３の内部であって、かつ、分離層１０２の上面から所定距離だけ離れた位置に形成される。
【００２３】
次いで、図２Ｅに示す工程では、内部に部分的な絶縁層１０４が形成された単結晶シリコン層（第１半導体層）１０３ａの上に単結晶シリコン層（第２半導体層）１０５を形成する。単結晶シリコン層１０５の形成は、既に単結晶シリコン層１０３ａ中に部分的な絶縁層１０４が形成されている場合に特に有効であり、第１単結晶シリコン層１０３ａ上に第２単結晶シリコン層１０５を形成することにより、第１単結晶シリコン層１０３ａの表面の凹凸を緩和し第１基板１１０ｂの表面の平坦性を高めることができる。
【００２４】
ここで、第１半導体層と第２半導体層は、同一材料で同一の結晶構造を持つように形成することが好ましいが、例えば、両者を異なる材料で構成することもできるし、同一材料であるが異なる結晶構造を持つように形成することもできる。
【００２５】
部分的な絶縁層１０４及び単結晶シリコン層（第２半導体層）１０５を形成した後に、該単結晶シリコン層１０５の表面を平坦化する平坦化工程を実施することが好ましい。このような平坦化工程では、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈ）を採用することができる。このような平坦化工程により、続く結合工程（図２Ｆ）において第２基板に結合させるべき第１基板１１０ｂの表面を平坦化し、第１基板１１０ｂと第２基板との密着性を向上させることができる。
【００２６】
次いで、２Ｆに示す工程では、第１基板１１０ｂの表面に第２基板（ハンドル基板）１２０を結合させて、結合基板（はり合わせ基板）１３０を形成する。なお、結合に先立って、第１基板１１０ｂの表面に熱酸化法等によりＳｉＯ２層（絶縁層）を形成してもよい。第２基板１２０としては、典型的には、単結晶シリコン基板又はその表面にＳｉＯ２層等の絶縁層を形成した基板を採用することができる。しかしながら、第２基板２０は、それ以外の基板、例えば、絶縁性基板（例えば、ガラス基板等）であってもよい。
【００２７】
ここで、第１基板１１０ｂと第２基板１２０との結合強度を高めるために、結合基板１３０に熱処理を施してもよい。また、この熱処理を、結合強度の向上の他、部分的な絶縁層１０４を形成すること（図２Ｄに示す工程で注入されたイオンを単結晶シリコン層１０３ａと反応させて部分的な絶縁層１０４を形成すること）を目的として実施していもよい。
【００２８】
図２Ｇに示す工程では、結合基板１３０を分離層１０２の部分で切断することにより２枚の基板に分割する。この分割は、例えば、流体を使って行うことができる。流体を使う方法としては、例えば、流体（液体又は気体）の噴流を形成してこれを分離層１０２に打ち込む方法や、流体の静圧を利用する方法等が好適である。前者の方法において、流体として水を利用する方法は、ウォータージェット法と呼ばれる。更に、上記の分割は、例えば、結合基板１３０に熱処理を施すことによっても実施することができる。このような熱処理による分割は、分離層１０２としてイオン注入層を形成した場合に特に有効である。更に、上記の分割は、例えば、固体の楔等の部材を分離層１０２に挿入することによっても実施することができる。
【００２９】
ここで、上記のような分割方法の他、結合基板１３０をその裏面（露出面）から研削、研磨し、部分的な絶縁層１０４上に所定厚の単結晶シリコン層を残す研削・研磨方法を採用してもよい。なお、この場合、必ずしも分離層１０２を予め形成する必要はない。
【００３０】
図２Ｈに示す工程では、第２基板１２０の単結晶シリコン層１０３ａ上に残っている分離層１０２ｂをエッチング液等を使って除去する。このとき、単結晶シリコン層１０３ａをエッチングストップ層として利用すればよい。その後、必要に応じて、水素アニール工程、研磨工程等の平坦化工程を実施して基板表面を平坦化してもよい。
【００３１】
以上の方法により、図３に示すような半導体基板（部分ＳＯＩ基板）１４０が得られる。図３に示す半導体基板１４０は、ＳＯＩ領域１４１と非ＳＯＩ領域１４２とを有する。ＳＯＩ領域１４１は、表面に薄い単結晶シリコン層（第１半導体層）１０３ａを有し、その下に部分的な絶縁層１０４を有し、ＳＯＩ基板と同様の特性を有する。非ＳＯＩ領域１４２は、内部に絶縁層（埋め込み絶縁層）を有せず、バルクの単結晶シリコンと同様の特性を有する。
【００３２】
この実施の形態によれば、第１基板１１０ｂにおける分離層１０２と単結晶シリコン層１０３ａとの境界（或いは、第１基板１１０ｂにおける単結晶シリコン層１０３ａ）が、結合工程（図２Ｆ）、分割工程（図２Ｇ）及び残留多孔質層の除去工程（図２Ｈ）を経て、最終的に半導体基板１４０の表面となる。したがって、表面の平坦性が高い部分ＳＯＩ基板１４０を容易に得ることができる。一方、図１に示す従来方法による半導体基板は、部分的な絶縁層の形成に起因する凹凸が表面に形成され、この凹凸を除去するために精密な研磨工程が要求される。
【００３３】
また、この実施の形態によれば、図２Ｄに示す工程（より正確には、部分的な絶縁層１０４を形成する工程）において、部分的な絶縁層１０４の端部と第１基板１１０ａとの間の領域の単結晶シリコンに歪みが加わるものの、該端部と分離層１０２との間の領域（最終的な半導体基板１４０において部分的な絶縁層１４０の端部と表面との間になる領域）に加わる歪みは従来の部分ＳＩＭＯＸ法と比べてかなり小さくなる。したがって、この実施の形態によれば、半導体基板１４０の全領域を有効に利用することができる。
【００３４】
この実施の形態によって製造され得る半導体基板１４０は、例えば、ＳＯＩ領域１４１には論理回路を形成し、非ＳＯＩ領域１４２にはトレンチ型キャパシタを有するＤＲＡＭを形成するアプリケーションに有用である。或いは、この半導体基板１４０は、ＳＯＩ領域１４１にはＤＲＡＭのメモリセルトランジスタや論理回路を形成し、非ＳＯＩ領域１４２にはＤＲＡＭのメモリセルキャパシタを形成するアプリケーションに有用である。ＤＲＡＭを形成するために使用される半導体基板１４０におけるＳＯＩ領域及び非ＳＯＩ領域の単結晶シリコン層の厚さの一例を挙げると、ＳＯＩ領域では約１００ｎｍ、非ＳＯＩ領域では数ミクロン〜１０ミクロン程度である。
【００３５】
図２Ｆに示す工程に先立って第１基板１１０ｂの表面に絶縁層１０６を形成した場合、又は、第２基板１２０として表面に絶縁層１０６を有する第２基板１２０を採用した場合は、最終的に図４に示すような半導体基板（変形ＳＯＩ基板）１５０が得られる。図４に示す半導体基板１５０は、単結晶シリコン層（第１半導体層）１０３ａの下に部分的な絶縁層１４ａを有し、その下に離隔して全面の絶縁層１０６を有する基板となる。部分的な絶縁層１０４を有しない領域は、部分的な絶縁層１０４を有する領域に対して厚いＳＯＩ層（以下、このような領域を厚ＳＯＩ領域と呼ぶ）を有する。このような構造によれば、部分的な絶縁層１０４を有しない領域に形成されるデバイスについても、バルクシリコンから誘電分離することができる。
【００３６】
［実施例］
以下、本発明の好適な実施例を挙げる。
【００３７】
（実施例１）
まず、比抵抗０．０１〜０．０２Ω・ｃｍのＰ型又はＮ型の第１の単結晶Ｓｉ基板１０１を準備した（図２Ａに示す工程に相当）。
【００３８】
次いで、第１の単結晶Ｓｉ基板１０１を陽極化成溶液中において陽極化成して、分離層１０２としての多孔質Ｓｉ層を形成した。陽極化成条件は、以下の通りであった。
【００３９】
電流密度：７（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：１１（分）
多孔質Ｓｉの厚み：１２（μｍ）
ここで、電流密度や、陽極化成溶液の濃度は、形成すべき分離層（多孔質Ｓｉ層）１０２の厚さや構造等に応じて適宜変更し得る。電流密度は、０〜７００ｍＡ／ｃｍ２の範囲が好ましく、陽極化成溶液の濃度は、１：１０：１０〜１：０：０の範囲が好ましい。
【００４０】
多孔質Ｓｉ層は、その上に高品質のエピタキシャルＳｉ層を形成するため、及び、分離層として機能させるために有用である。なお、第１基板と第２基板とを結合させて結合基板を作製した後に、結合基板を研削して第１基板の部分を除去する場合には、多孔質Ｓｉ層を分離層として使用する必要はない。
【００４１】
陽極化成溶液は、ＨＦ含有液であればよく、エタノールを含まなくてもよい。しかしながら、エタノールは、基板表面から発生する気泡を除去するために有効であるので、陽極化成溶液に添加することが好ましい。このような気泡の除去機能を有する薬品としては、エタノールの他、例えば、メチルアルコール、イソプロピルアルコール等の他のアルコール類や、界面活性剤を挙げることができる。また、これらの薬品を添加する代わりに、超音波等の振動で気泡を基板表面から脱離させることも有効である。
【００４２】
多孔質Ｓｉ層の厚さは、上記の例に限られず、例えば、数百μｍ〜０．１μｍ程度の範囲で良好な結果を得ることができる。
【００４３】
次いで、陽極化成後の基板を酸素雰囲気中４００℃で１時間にわたって酸化させた。この酸化工程により多孔質Ｓｉ層の孔の内壁は熱酸化膜で覆われた。
【００４４】
次いで、多孔質Ｓｉ層上にＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により０．８μｍ厚の単結晶Ｓｉ層１０３をエピタキシャル成長させた（図２Ｃに示す工程に相当）。成長条件は、以下の通りであった。
【００４５】
ソースガス：ＳｉＨ２Ｃｌ２／Ｈ２
ガス流量：０．５／１８０　ｌ／ｍｉｎ
ガス圧力：８０Ｔｏｒｒ
温度：９５０℃
成長速度：０．３μｍ／ｍｉｎ
なお、この成長条件は、要求される単結晶Ｓｉ層１０３の仕様に応じて適宜変更可能である。
【００４６】
ここで、エピタキシャル成長工程に先立って、エピタキシャル装置内において水素雰囲気中で基板をベークして、及び／又は、エピタキシャル装置内の基板に極少量のＳｉソースを供給して、多孔質Ｓｉ層の表面の孔を埋めて基板を平滑化してもよい。このような付加的な工程を実施することにより、多孔質Ｓｉ層上に、欠陥密度が非常に少ない（１０４ｃｍ−２以下）エピタキシャル層を形成することができた。
【００４７】
次いで、エピタキシャル層１０３の上に５０ｎｍ厚のＳｉＯ２層を形成した（不図示）。このＳｉＯ２層は、部分的な絶縁層１０４を形成するためのイオン注入の際に第１基板の表面が荒れることを防止するために有効であるが、必ずしもこのようなＳｉＯ２層を形成する必要はない。
【００４８】
次いで、ＳｉＯ２層上にマスク材（ＳｉＮ、ＳｉＯ等が好適）を堆積して、その上に更にレジストを塗布し、非ＳＯＩ領域（あるいは厚ＳＯＩ領域）とする領域に開口が形成されるように、これらを順にパタニングした。なお、ここでは、第１基板と第２基板とを結合させる結合法（例えば、ＥＬＴＲＡＮ法（ＥＴＲＡＮは、登録商標））を用いるので、パタニングは、正常なパターンの鏡像が形成されるように行う必要が有る。
【００４９】
次いで、単結晶シリコン層１０３上に形成されたＳｉＯ２層パターンの開口部を通して、酸素イオン（Ｏ＋）を１８０ｋｅＶで第１基板１１０に注入した（図２Ｄに示す工程に相当）。このとき、注入量は２×１０１８ｃｍ−２、温度は５５０℃とした。この処理により、単結晶シリコン層１０３とその下の分離層１０２の上面との界面の近くに濃度ピークを有する酸素イオン注入層が形成された。
【００５０】
次いで、第１基板１１０ａをＯ２（１０％）／Ａｒ雰囲気中で１３５０℃の熱処理を４時間行った。これにより、酸素イオンを注入した領域は、分離層１０２上に、約４５０ｎｍ厚の単結晶シリコン層１０３ａ、約４００ｎｍ厚の埋め込み酸化膜（部分的な酸化膜）１０４、約１５０ｎｍ厚の単結晶シリコン層１０３ａを順に有する構造が得られた。
【００５１】
ここで、酸素イオンの注入エネルギーを１８０ｋｅＶ、注入量を４×１０１７ｃｍ−２に変更して同様の実験を行ったところ、分離層１０２上に、約４１０ｎｍ厚の単結晶シリコン層１０３ａ、約８５ｎｍ厚の埋め込み酸化膜（部分的な酸化膜）１０４、約３５０ｎｍ厚の単結晶シリコン層１０３ａを順に有する構造が得られた。
【００５２】
なお、酸素イオン注入の条件は、上記の例に限られず、埋め込み酸化膜１０４の下方（分離層側）及び上方（表面側）の双方に単結晶シリコン層が残留するように決定すればよい。
【００５３】
次いで、第１基板１１０ｂの表面の酸化膜等を除去した後、第１基板１１０ｂの単結晶シリコン層１０３ａ上に更に単結晶シリコン層１０５をエピタキシャル成長させた（図２Ｅに示す工程に相当）。第２単結晶シリコン層１０５は、部分的な絶縁層１０４の形成により第１単結晶シリコン層１０３上に生じていた凹凸を解消することができる程度の厚さに形成することが好ましい。この実施例では、約１０ミクロン厚の第２単結晶シリコン層１０５を形成することにより、凹凸が解消された。
【００５４】
ここで、第２単結晶シリコン層１０５の堆積によっては凹凸が許容可能なレベルまで解消されない場合（例えば、第２単結晶シリコン層１０５の厚さが要求される仕様等により制限される場合）には、第１基板１１０ｂの表面を研磨（例えば、ＣＭＰ；Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈ）等により平坦化することが好ましい。このような平坦化工程を実施した場合には、更に、平坦化工程による第１基板表面のダメージを除去するために、第１基板を洗浄及び／又はエッチングすることが好ましい。
【００５５】
次いで、第１基板１１０ｂの表面と別に用意した第２のＳｉ基板１２０の表面とを重ね合わせ、接触させた後、窒素雰囲気あるいは酸化雰囲気中において温度１１００℃で１時間の熱処理をし、第１基板１１０ｂと第２基板１２０との結合強度を向上させた（図２Ｆに示す工程に相当）。これにより、結合基板１３０が得られた。
【００５６】
第１基板１１０ｂの表面及び第２基板１２０の表面の少なくとも一方の上に酸化膜を形成した場合には、部分的な絶縁層１０４を有しない領域は、非ＳＯＩ領域ではなく厚ＳＯＩ領域となる（図４参照）。厚ＳＯＩ領域のシリコン膜厚は、最終的な半導体基板に要求される仕様に応じて適宜決定することができ、例えば、１０ミクロンとすることができる。
【００５７】
上記のような酸化膜を形成しない場合には、部分的な絶縁層１０４が存在しない領域は、ＳＯＩ構造にはならず、エピタキシャルウエハと同じ構造になる（図３参照）。
【００５８】
次いで、結合基板１３０の周辺部の隙間（２枚の基板１１０ｂ、１２０のベベリングで構成された隙間）に向けて、結合基板１３０の結合界面に平行な方向に、ウォータージェット装置の０．１ｍｍのノズルから５０ＭＰａの圧力で高圧の純水を噴射して、結合基板１３０を分離層１０２の部分で切断し、結合基板１３０を２枚の基板に分割した（図２Ｇに示す工程に相当）。ここで、純水の圧力は、例えば、数十〜１００ＭＰａであることが好ましい。
【００５９】
この分割工程では、（１）ノズルから噴射される純水で構成される噴流（ジェット）がベベリングで構成された隙間に沿って移動するようにノズルを走査してもよいし、
（２）結合基板をウエハホルダで挟んで保持しながら自転させ、結合基板の全外周にわたってベベリングで構成された隙間に純水が注入されるようにしてもよいし、
（３）上記の（１）及び（２）を併用していもよい。
【００６０】
その結果、元々第１基板１１０ｂに形成されていた第２単結晶シリコン層１０５、第１単結晶シリコン層１０３ａ、部分的な絶縁層１０４、及び多孔質Ｓｉ層１０２の一部１０２ｂが、第２基板１２０側に移設された。第１基板１０１の表面には多孔質Ｓｉ層１０２ａのみが残った。
【００６１】
結合基板をウォータージェット法で分割（分離）する代わりに、気体ジェットを利用してもよいし、結合基板の分離層に固体楔を挿入してもよいし、結合基板に引っ張り力やせん断力等の機械的な力を印加してもよいし、結合基板に超音波を印加してもよいし、他の方法を採用してもよい。
【００６２】
更には、結合基板を分割せずに、結合基板を構成する２枚の基板のうち第１基体１１０ｂの裏面側から多孔質Ｓｉ層までを研削、研磨、エッチング等で除去し、多孔質Ｓｉの全面を表出させてもよい。
【００６３】
この際、
（１）結合基板の第１基板の露出面から多孔質Ｓｉ層まで連続的に研削してもよいし、
（２）結合基板の第１基板の露出面から多孔質Ｓｉ層の直前まで研削して、残りのバルクＳｉについては、ＲＩＥ等のドライエッチング又はウェットエッチングで除去してもよいし、
（３）結合基板の第１基板の露出面から多孔質Ｓｉ層の直前まで研削して、残りのバルクＳｉについては、研磨で除去してもよい。
【００６４】
次いで、第２基板１２０上の最表面に移設された多孔質Ｓｉ層１０２ｂを少なくとも４９％弗化水素酸と３０％過酸化水素水と水とが混合されたエッチング液で選択エッチングした（図２Ｈに示す工程に相当）。単結晶Ｓｉ層１０３ａはエッチングされずに残り、単結晶Ｓｉ層１０３ａをエッチ・ストップの材料として多孔質Ｓｉ層１０２ｂが選択エッチングされて完全に除去された。選択エッチングでは、循環装置を併せ持った装置で超音波をＯＮ／ＯＦＦさせるとともにウエハを回転させながらエッチングすると、エッチングの不均一な分布を面内及び基板間で抑制することができる。また、エッチング液にアルコールや界面活性剤を混ぜることにより、反応気泡が表面に付着することに起因するエッチングむらを抑制することができる。
【００６５】
非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量（数十オングストローム程度）は実用上無視することができる膜厚減少である。
【００６６】
以上の工程により、表面に凹凸或いは段差のない部分ＳＯＩ基板（すなわち、ＳＯＩ領域と非ＳＯＩ領域が混在した基板）が得られた。なお、図４に示すように内部の全領域に埋め込み絶縁層を形成した場合には、薄いＳＯＩ層を有するＳＯＩ領域（部分的な絶縁層を有する領域）と、厚いＳＯＩ層を有する厚ＳＯＩ領域とが混在したＳＯＩ基板が得られる。
【００６７】
得られた半導体基板１４０又は１５０の面内全面について１００点を測定したところ、膜厚の均一性は４４５ｎｍ±３ｎｍであった。
【００６８】
透過電子顕微鏡による断面観察の結果、単結晶Ｓｉ層１０３ａには新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【００６９】
さらに、水素中で１１００℃で熱処理（水素アニール）を１時間行い、表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍであり、通常市販されているＳｉウエハと同等であった。
【００７０】
水素アニールの代わりに、ＣＭＰ等の研磨によっても表面平坦化を行ってもよい。
【００７１】
結合工程（はり合わせ工程）の前処理として、結合させる第１、第２基板のそれぞれの面の少なくとも一方にプラズマ処理をおこなうと、低温のアニールでも結合強度を高めることができる。更に、プラズマ処理の後に処理された基板を水洗することが好ましい。
【００７２】
なお、分割工程では、複数の結合基板（はり合わせ基板）をその面方向に並べて配置し、ウォータージェット装置のノズルを該面方向に沿って走査することにより、複数の結合基板を連続的に分割させることも可能である。
【００７３】
更に、複数の結合基板をその面に垂直方向に並べてセットし、ウォータージェットのノズルにＸ−Ｙスキャンを持たせて、複数の結合に向けて順にウォータージェットを噴射し、複数の結合基板を自動で連続的に分割することも可能である。
【００７４】
第１半導体層１０３（１０３ａ）、第２半導体層１０５としては、単結晶Ｓｉ層に代えて、例えば、ＳｉＧｅ、ＧａＡｓ、ＳｉＣ、Ｃ等を形成してもよい。
【００７５】
第２基板としては、例えば、シリコン基板の他、石英、サファイア、セラミック、カーボン、ＳｉＣ等からなる基板を採用することもできる。
【００７６】
（実施例２）
この実施例は、実施例１の改良例であり、陽極化成条件を除いて実施例１と同様である。
【００７７】
この実施例では、準備した単結晶Ｓｉ基板１０１に対して、ＨＦ含有溶液中において、次の陽極化成条件に従って陽極化成を行った。
（第１の陽極化成条件）
（第１段階）
電流密度：８（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：１１（分）
多孔質Ｓｉの厚み：１３（μｍ）
（第２段階）、
電流密度：２２（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：２（分）
多孔質Ｓｉの厚み：３（μｍ）
或いは、
（第２の陽極化成条件）
（第１段階）
電流密度：８（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：５（分）
多孔質Ｓｉの厚み：６（μｍ）
（第２段階）、
電流密度：３３（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：１．３（分）
多孔質Ｓｉの厚み：３（μｍ）
第１段階の陽極化成で形成される第１多孔質Ｓｉ層は、その上に高品質のエピタキシャルＳｉ層を形成させるために使用され、第２段階の陽極化成で第１多孔質Ｓｉ層の下に形成される第２多孔質Ｓｉは、分離層として使用される。なお、結合基板を研削して第１基板を除去する場合には、多孔質Ｓｉ層は、分離層としては用いられない。
【００７８】
分離面（分離すべき面）を第１多孔質Ｓｉ層と第２多孔質Ｓｉ層との界面付近に制限することは、分離面の平坦化に効果があった。
【００７９】
（実施例３）
実施例１及び実施例２に挙げた各方法で製造した図３に示す構造を有する半導体基板の非ＳＯＩ領域に、トレンチキャパシタを有するＤＲＡＭを形成し、ＳＯＩ領域に、論理回路を含む他のデバイスを形成した。実施例１及び実施例２に挙げた方法は、結合法であるので、製造される半導体基板の表面が平坦である。したがって、露光工程において、露光ショットの全域が投影光学系の深度内に収まり、局所的な焦点ずれ（基板表面の凹凸に起因する焦点ずれ）は起こらなかった。非ＳＯＩ領域には、十分な厚さの単結晶シリコン層が形成されているので、トレンチキャパシタを形成する上で何ら障害がなかった。
【００８０】
なお、上記の半導体基板は、ＤＲＡＭを混載した集積回路以外の集積回路の形成にも有効である。
【００８１】
（その他）
第１半導体層や第２半導体層を形成するためのエピタキシャル成長工程には、ＣＶＤ法、ＭＢＥ法、スパッタ法、液相成長法等の各種の成膜技術を適用することができる。
【００８２】
分割後に残留する分離層（多孔質層、イオン注入層等）の選択エッチング工程には、上記の４９％弗化水素酸と３０％過酸化水素水と水との混同液の他、他の種々のエッチング液（例えば、フッ化水素酸、硝酸、酢酸の混合液）を適用することができる。
【００８３】
【発明の効果】
本発明によれば、例えば、表面の平坦性が高い基板、及び／又は、部分的な絶縁層の端部やその近傍の領域を有効に使用することができる基板を製造することができる。
【図面の簡単な説明】
【図１】部分ＳＩＭＯＸ法によって製造される部分ＳＯＩ基板である。
【図２Ａ】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図２Ｂ】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図２Ｃ】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図２Ｄ】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図２Ｅ】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図２Ｆ】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図２Ｇ】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図２Ｈ】本発明の好適な実施の形態に係る基板製造方法を説明するための図である。
【図３】図２Ａ〜図２Ｈに示す製造方法により製造され得る基板の構造を示す図である。
【図４】図２Ａ〜図２Ｈに示す製造方法の変形例により製造され得る基板の構造を示す図である。
【符号の説明】
１０　部分的な絶縁層を内部に有する領域
２０　部分的な絶縁層を有しない領域
３０　単結晶シリコン基板
４０　部分的な絶縁層
Ａ　歪みが加わる領域
１０１　単結晶シリコン基板（シード基板）
１０２、１０２ａ、１０２ｂ　分離層
１０３、１０３ａ　単結晶シリコン層（第１半導体層）
１０４　部分的な絶縁層
１０５　単結晶シリコン層（第２半導体層）
１１０、１１０ａ、１１０ｂ　第１基板
１２０　第２基板（ハンドル基板）
１３０　結合基板
１４０　部分ＳＯＩ基板
１４１　ＳＯＩ領域
１４２　非ＳＯＩ領域
１５０　変形ＳＯＩ基板
【図１】
2004103801.tif 000003
【図２Ａ】
2004103801.tif 000004
【図２Ｂ】
2004103801.tif 000005
【図２Ｃ】
2004103801.tif 000006
【図２Ｄ】
2004103801.tif 000007
【図２Ｅ】
2004103801.tif 000008
【図２Ｆ】
2004103801.tif 000009
【図２Ｇ】
2004103801.tif 000010
【図２Ｈ】
2004103801.tif 000011
【図３】
2004103801.tif 000012
【図４】
2004103801.tif 000013