【事件の表示】
　平成　６年特許願第３２０９７７号「薄膜トランジスタとその製造方法」拒絶査定に対する審判事件［平成　８年　７月１２日出願公開、特開平　８−１８１３２０］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成６年１２月２２日の出願であって、平成１３年１２月２１日付けで拒絶査定がなされ、これに対し、平成１４年２月１２日に拒絶査定に対する審判請求がなされるとともに、同年３月１４日付けで手続補正がなされたものである。
２．平成１４年３月１４日付けの手続補正（以下、「本件補正」という。）について
［補正却下の決定の結論］
　平成１４年３月１４日付けの手続補正を却下する。
［理由］
（１）本件補正の内容
　本件補正の内容は、特許請求の範囲を次のとおりに補正するとともに、発明の詳細な説明を補正するものである。
「【請求項１】　透明絶縁基板上に形成されたゲート電極と、該ゲート電極を覆うように形成された第１の絶縁膜と、該第１の絶縁膜上に形成された非晶質半導体層と、該半導体層の上に形成された第２の絶縁膜と、該第２の絶縁膜をマスクとし、前記半導体層へ不純物をドーピングして形成したｎ＋層と、該ｎ＋層の上に形成されたシリサイド層と、該シリサイド層の上に、該シリサイド層と電気的接触を保つ透明電極からなるソース・ドレイン電極を有しており、該透明電極にて絵素電極をも兼ねて、前記ソース・ドレイン電極と前記絵素電極とが同時に形成されていることを特徴とする薄膜トランジスタ。」（以下、「補正発明１」という。）
「【請求項２】　透明絶縁基板上に形成されたゲート電極と、該ゲート電極を覆うように形成された第１の絶縁膜と、該第１の絶縁膜上に形成された非晶質半導体層と、該半導体層の上に形成された第２の絶縁膜と、該第２の絶縁膜と自己整合的に形成されたレジストパターンをマスクとし、前記半導体層へ不純物をドーピングして形成したｎ＋層と、該ｎ＋層の上に形成されたシリサイド層と、該シリサイド層の上に、該シリサイド層と電気的接触を保つ透明電極からなるソース・ドレイン電極を有しており、該透明電極にて絵素電極をも兼ねて、前記ソース・ドレイン電極と前記絵素電極とが同時に形成されていることを特徴とする薄膜トランジスタ。」（以下、「補正発明２」という。）
「【請求項３】　前記透明電極が酸化インジウム又は酸化インジウムスズ，酸化スズであることを特徴とする請求項１又は２記載の薄膜トランジスタ。」（以下、「補正発明３」という。）
「【請求項４】　前記ソース・ドレイン透明電極上にさらに金属層を重ねたことを特徴とする請求項１又は２記載の薄膜トランジスタ。」（以下、「補正発明４」という。）
「【請求項５】　透明絶縁基板上にゲート電極を形成する工程と、該ゲート電極を覆うように形成された第１の絶縁膜と、該第１の絶縁膜上に非晶質半導体層を形成する工程と、前記ゲート電極をマスクとし、前記透明絶縁基板側から裏面露光によるパターニングを行うことにより第２の絶縁膜を形成する工程と、該第２の絶縁膜をマスクにし、前記半導体層に不純物をドーピングしてｎ＋層を形成する工程と、該ｎ＋層の表面にシリサイド層を形成する工程と、その上にスパッタリングにより前記シリサイド層と電気的接触するソース・ドレイン電極を透明電極にて絵素電極と共有化して同時に形成する工程とを含むことを特徴とする薄膜トランジスタの製造方法。」（以下、「補正発明５」という。）
「【請求項６】　透明絶縁基板上にゲート電極を形成する工程と、該ゲート電極を覆うように形成された第１の絶縁膜と、該第１の絶縁膜上に非晶質半導体層を形成する工程と、前記ゲート電極をマスクとし、前記透明絶縁基板側から裏面露光によるパターニングを行うことにより第２の絶縁膜を形成する工程と、該第２の絶縁膜及び自己整合的に形成されたレジストパターンをマスクにし、前記半導体層に不純物をドーピングしてｎ＋層を形成する工程と、該ｎ＋層の表面にシリサイド層を形成する工程と、その上にスパッタリングにより前記シリサイド層と電気的接触するソース・ドレイン電極を透明電極にて絵素電極と共有化して同時に形成する工程とを含むことを特徴とする薄膜トランジスタの製造方法。」（以下、「補正発明６」という。）
「【請求項７】　前記ソース・ドレイン透明電極上にさらに金属層を形成する工程とを含むことを特徴とする請求項５又は６記載の薄膜トランジスタの製造方法。」（以下、「補正発明７」という。）
　
（２）本件補正についての検討
（２−１）新規事項の有無及び補正の目的の適否について
　本件補正は、特許請求の範囲について、請求項１、請求項２、請求項５及び請求項６を補正し、発明の詳細な説明の段落【０００７】【０００８】【０００９】【００１０】【００２３】【００２４】を補正するものである。
　請求項１及び請求項２に係る発明の補正は、請求項１及び請求項２の両者に記載した発明の構成に欠くことができない事項である「電気的接触を保つ透明電極からなるソース・ドレイン電極」について「該シリサイド層と電気的接触を保つ透明電極からなるソース・ドレイン電極」との限定と、「ソース・ドレイン電極と絵素電極」について「前記ソース・ドレイン電極と前記絵素電極とが同時に形成されて」いるとの限定とを付加するものであって、特許法第１７条の２第２項で準用する同法第１７条第２項の願書に最初に添付した明細書又は図面に記載した事項の範囲内におけるものであって、かつ、同法第１７条の２第３項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　請求項５及び請求項６に係る発明の補正は、請求項５及び請求項６の両者に記載した発明の構成に欠くことができない事項である「ソース・ドレイン電極を透明電極にて絵素電極と同時に形成する工程」について「ソース・ドレイン電極を透明電極にて絵素電極と共有化して同時に形成する工程」との限定を付加するものであって、特許法第１７条の２第２項で準用する同法第１７条第２項の願書に最初に添付した明細書又は図面に記載した事項の範囲内におけるものであって、かつ、同法第１７条の２第３項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　発明の詳細な説明の上記段落の補正は、願書に最初に添付した明細書又は図面の記載から自明の事項の範囲内におけるものであるから、特許法第１７条の２第２項で準用する同法第１７条第２項の願書に最初に添付した明細書又は図面に記載した事項の範囲内におけるものである。
　
（２−２）独立特許要件について
（２−２−１）本件補正後の発明
　本件補正後のその請求項１乃至７に係る発明は、本件補正後における特許請求の範囲に記載されているとおりの上記補正発明１乃至補正発明７である。
（２−２−２）刊行物に記載された発明
　刊行物１：特開平５−５３１４４号公報
　
　刊行物１は、「薄膜トランジスタ素子アレイ（発明の名称）」に関するものであって、図１及び図２と共に以下の点が記載されている。
　「図２（ｆ）、（ｇ）は先にソース・ドレイン電極を形成する場合を示している。この場合、非晶質シリコン表面に低抵抗のシリサイドが形成されるためソース電極側の金属を除去しこのシリサイドを直接ドレイン電極として利用できる。その後画素電極をシリサイドドレイン電極とオーバーラップさせる形でパターンニングする。これらの構造を用いれば従来例に示すようなソース・ドレイン領域端面における大きな段差が生じることなく画素電極とドレイン電極との電気的な接続が可能となる。」（段落【０００７】）
　「次に本発明の実施例について図面を参照して説明する。図１は本発明による４種類の薄膜トランジスタ素子アレイの一素子分の断面図である。図２は本発明に係る薄膜トランジスタ素子アレイの製造方法を工程順に示した素子の断面図及び完成図である。まず絶縁性基板としてのガラス基板１０上にゲート金属としてクロミウムを１００ｎｍスパッタリング法により成膜しパターンニングしてゲート電極１１を成形する。次にゲート絶縁膜第１の絶縁膜１２としてＳｉＮx ４００ｎｍ、非晶質シリコン膜１３を１００ｎｍ、第２の絶縁膜１４ＳｉＮx を１００ｎｍプラズマＣＶＤ法で形成した後、第２の絶縁膜ＳｉＮx を所望の形状にパターンニングする。つづいてパターンニングされた第２の絶縁膜をマスクとして不純物原子として燐１５を非晶質シリコン膜中に導入する（図２（ａ））。さらに非晶質シリコンをトランジスタ島状部にパターンニングする（図２（ｂ））。」（段落【０００８】）
　「次にソース・ドレイン電極を先に形成する場合について説明する。まずソース・ドレイン電極用金属としてクロミウムを７０ｎｍ成膜し、ドレイン電極の形状にパターンニングする。このときソース領域の非晶質シリコンの表面には低抵抗のシリサイドが形成されている（図２（ｆ））。その後画素電極としてＩＴＯ３０ｎｍをこのソース領域と重なるようにパターンニグし電気的な接続をとる（図２（ｇ））。」（段落【００１０】）
　刊行物１に記載の発明を、第１図、第２図及びその説明の欄の記載を参照してまとめると、刊行物１には、
　「絶縁性基板としてのガラス基板上に形成されたゲート電極と、該ゲート電極を覆うように形成された第１の絶縁膜と、該第１の絶縁膜上に形成された非晶質シリコン膜と、該非晶質シリコン膜の上に形成されたパターンニングされた第２の絶縁膜と、該パターンニングされた第２の絶縁膜をマスクとし、前記非晶質シリコン膜へ不純物原子として燐を導入して形成した不純物導入層と、該不純物導入層の上に形成されたシリサイド層と、該シリサイド層の上に、該シリサイド層と電気的接触を保つクロミウムからなるドレイン電極と、前記シリサイド層の上に、ソース領域と重なるようにパターンニングし電気的な接続をとったＩＴＯからなる電極とを有しており、該ＩＴＯからなる電極は画素電極である薄膜トランジスタ。」が記載されている。
　
　刊行物２：特開平１−２６５２３３号公報
　
　刊行物２は、「アクティブマトリクス（発明の名称）」に関するものであって、第２図、第３図と共に以下の点が記載されている。
　「…電極部コンタクトとして用いるリン（Ｐ）をドーピングしたａ−Ｓｉ膜（…以下n+a-Ｓｉ膜と呼ぶ、図示せず）とを、反応室の真空を破ることなく順次連続成膜する（第２図(b)）。
・・・
(4)　酸化スズと酸化インジウムからなる透明導電膜20（…以下ＩＴＯ膜と呼ぶ）をスパッタリング法で成膜する。…
(5)　通常のホトエッチング工程により、ＩＴＯ膜20をエッチングし、画素電極７のパターンを形成する。このとき、画素電極７パターンを半導体膜４アイランド上まで広げている。なお、この例では、ドレイン電極側にもＩＴＯ膜７’を残している。」（第３頁左下欄第４行〜同頁右下欄第３行）
　「(6)　ドレイン電極およびソース電極それぞれの２層の導電膜として用いるＣｒ膜31とAl膜32をスパッタリング法により順次成膜する（第３図(a)）
(7)　通常のホトエッチング工程により、Ｃｒ膜31とAl膜32のエッチングを行い、薄膜トランジスタのドレイン電極５とソース電極６を形成する。」（第３頁右下欄第８〜１３行）
　上記記載を参照すると、ホトエッチング工程後の上記透明導電膜20は電極部コンタクトとして用いるn+a-Ｓｉ膜上に形成され、ソース領域側とドレイン領域側に残されているから、刊行物２には、薄膜トランジスタにおいて、「透明電極からなるソース・ドレイン電極を有しており、該透明電極にて絵素電極をも兼ねて、ソース・ドレイン電極と絵素電極とが同時に形成されている」ものが記載されている。
　
（２−２−３）対比・判断
　補正発明１と刊行物１に記載された発明とを対比する。
　刊行物１に記載された発明の「絶縁性基板としてのガラス基板」、「非晶質シリコン膜」、「ソース領域と重なるようにパターンニングし電気的な接続をとったＩＴＯからなる電極」、「画素電極」は、それぞれ補正発明１の「透明絶縁基板」、「非晶質半導体層」、「該シリサイド層と電気的接触を保つ透明電極からなるソース電極」、「絵素電極」に相当する。
　当該技術分野において「ドーピング」とは物質の性質を制御するために不純物をその物質に添加することを意味し、刊行物１に記載された発明の「前記シリコン膜へ不純物原子として燐を導入して形成した不純物導入層」において燐は導電型をｎ型に制御するために添加されていることは明らかであると共に、刊行物１に記載された発明の「非晶質シリコン膜」は補正発明１の「非晶質半導体層」に相当するので、刊行物１に記載された発明の「前記シリコン膜へ不純物原子として燐を導入して形成した不純物導入層」は、補正発明１の「前記半導体層へ不純物をドーピングして形成したｎ層」であるといえる。
　刊行物１に記載されたソース領域と重なるようにパターンニングされたＩＴＯからなる電極はソース電極としても機能するものであるから、該ＩＴＯからなる電極にて画素電極をも兼ねて、ソース電極と画素電極とが同時に形成されているといえる。
　したがって、両者は
「透明絶縁基板上に形成されたゲート電極と、該ゲート電極を覆うように形成された第１の絶縁膜と、該第１の絶縁膜上に形成された非晶質半導体層と、該半導体層の上に形成された第２の絶縁膜と、該第２の絶縁膜をマスクとし、前記半導体層へ不純物をドーピングして形成したｎ層と、該ｎ層の上に形成されたシリサイド層と、該シリサイド層の上に、該シリサイド層と電気的接触を保つ透明電極からなるソース電極を有しており、該透明電極にて絵素電極をも兼ねて、前記ソース電極と前記絵素電極とが同時に形成されていることを特徴とする薄膜トランジスタ。」の点で一致し、次の点で相違する。
　
　「前記半導体層へ不純物をドーピングして形成したｎ層」が、前者はｎ＋層であるのに対して、後者は燐を導入して形成した不純物導入層である点。（以下、「第１の相違点」という。）
　シリサイド層の上のソース・ドレイン電極が、前者は、透明電極からなるソース・ドレイン電極で、該透明電極にて絵素電極をも兼ねて、前記ソース・ドレイン電極と前記絵素電極とが同時に形成されているものであるのに対して、後者は、ドレイン電極の構成がソース電極の構成と相違し、クロミウムからなるドレイン電極と、透明電極からなるソース電極で、該透明電極にて絵素電極をも兼ねて、前記ソース電極と前記絵素電極とが同時に形成されているものである点。（以下、「第２の相違点」という。）
　
　上記相違点について検討する。
（第１の相違点について）
　非晶質半導体層へ不純物をドーピングして形成されたｎ型層と、その上にソース・ドレイン電極を有する薄膜トランジスタにおいて、ソース・ドレイン電極とのオーミック接触性を良好にすべく不純物を必要十分な量導入して、前記ｎ型層をｎ＋層とすることは慣用手段に過ぎず、しかも、刊行物１に記載の発明における燐はｎ型不純物であるので、刊行物１に記載の発明において、燐を導入して形成した不純物導入層を、補正発明１の如く、ｎ＋層とすることは格別困難なものではない。
（第２の相違点について）
　薄膜トランジスタにおいて、透明電極からなるソース・ドレイン電極を有しており、該透明電極にて絵素電極をも兼ねて、ソース・ドレイン電極と絵素電極とが同時に形成されているものは、刊行物２に記載されているように公知技術であり、さらに、薄膜トランジスタを形成するに当たって、所望の特性が満たされ、且つ工程上可能な限り、ソース電極とドレイン電極等とを同時に同一の材料で形成されているものとすることが有利であることは当業者には明らかである。
　したがって、刊行物１に記載の発明において、ドレイン電極と絵素電極を兼ねているソース電極とを同時に透明電極により形成することは当業者にとって格別困難なものではない。
　よって、補正発明１は、上記刊行物１及び刊行物２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　
（３）むすび
　したがって、補正発明１は特許出願の際独立して特許を受けることができるものではない。よって、補正発明２乃至補正発明７について検討するまでもなく、適法でない補正を含む本件補正は特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に適合しないものであり、本件補正は特許法第１５９条第１項で準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明
　平成１４年３月１４日付けの手続補正は上記のとおり却下されたので、本願の請求項１乃至７に係る発明は、平成１３年３月３０日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１乃至７に記載されたとおりのものであると認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載された、以下のとおりのものである。
　「透明絶縁基板上に形成されたゲート電極と、該ゲート電極を覆うように形成された第１の絶縁膜と、該第１の絶縁膜上に形成された非晶質半導体層と、該半導体層の上に形成された第２の絶縁膜と、該第２の絶縁膜をマスクとし、前記半導体層へ不純物をドーピングして形成したｎ＋層と、該ｎ＋層の上に形成されたシリサイド層と、該シリサイド層の上に電気的接触を保つ透明電極からなるソース・ドレイン電極を有しており、該透明電極にて絵素電極をも兼ねていることを特徴とする薄膜トランジスタ。」
　
４．引用例
　刊行物１：特開平５−５３１４４号公報　（上記「２．平成１４年３月１４日付けの手続補正について」の「（２−２−２）刊行物に記載された発明」で提示した「刊行物１」）
　
　刊行物１は、「薄膜トランジスタ素子アレイ（発明の名称）」に関するものであって、図１及び図２と共に以下の点が記載されている。
　「図２（ｆ）、（ｇ）は先にソース・ドレイン電極を形成する場合を示している。この場合、非晶質シリコン表面に低抵抗のシリサイドが形成されるためソース電極側の金属を除去しこのシリサイドを直接ドレイン電極として利用できる。その後画素電極をシリサイドドレイン電極とオーバーラップさせる形でパターンニングする。これらの構造を用いれば従来例に示すようなソース・ドレイン領域端面における大きな段差が生じることなく画素電極とドレイン電極との電気的な接続が可能となる。」（段落【０００７】）
　「次に本発明の実施例について図面を参照して説明する。図１は本発明による４種類の薄膜トランジスタ素子アレイの一素子分の断面図である。図２は本発明に係る薄膜トランジスタ素子アレイの製造方法を工程順に示した素子の断面図及び完成図である。まず絶縁性基板としてのガラス基板１０上にゲート金属としてクロミウムを１００ｎｍスパッタリング法により成膜しパターンニングしてゲート電極１１を成形する。次にゲート絶縁膜第１の絶縁膜１２としてＳｉＮx ４００ｎｍ、非晶質シリコン膜１３を１００ｎｍ、第２の絶縁膜１４ＳｉＮx を１００ｎｍプラズマＣＶＤ法で形成した後、第２の絶縁膜ＳｉＮx を所望の形状にパターンニングする。つづいてパターンニングされた第２の絶縁膜をマスクとして不純物原子として燐１５を非晶質シリコン膜中に導入する（図２（ａ））。さらに非晶質シリコンをトランジスタ島状部にパターンニングする（図２（ｂ））。」（段落【０００８】）
　「次にソース・ドレイン電極を先に形成する場合について説明する。まずソース・ドレイン電極用金属としてクロミウムを７０ｎｍ成膜し、ドレイン電極の形状にパターンニングする。このときソース領域の非晶質シリコンの表面には低抵抗のシリサイドが形成されている（図２（ｆ））。その後画素電極としてＩＴＯ３０ｎｍをこのソース領域と重なるようにパターンニグし電気的な接続をとる（図２（ｇ））。」（段落【００１０】）
　刊行物１に記載の発明を、第１図、第２図及びその説明の欄の記載を参照してまとめると、刊行物１には、
　「絶縁性基板としてのガラス基板上に形成されたゲート電極と、該ゲート電極を覆うように形成された第１の絶縁膜と、該第１の絶縁膜上に形成された非晶質シリコン膜と、該非晶質シリコン膜の上に形成されたパターンニングされた第２の絶縁膜と、該パターンニングされた第２の絶縁膜をマスクとし、前記非晶質シリコン膜へ不純物原子として燐を導入して形成した不純物導入層と、該不純物導入層の上に形成されたシリサイド層と、該シリサイド層の上に、該シリサイド層と電気的接触を保つクロミウムからなるドレイン電極と、前記シリサイド層の上に、ソース領域と重なるようにパターンニングし電気的な接続をとったＩＴＯからなる電極とを有しており、該ＩＴＯからなる電極は画素電極である薄膜トランジスタ。」が記載されている。
　
　刊行物２：特開平１−２６５２３３号公報（上記「２．平成１４年３月１４日付けの手続補正について」の「（２−２−２）刊行物に記載された発明」で提示した「刊行物２」）
　
　刊行物２は、「アクティブマトリクス（発明の名称）」に関するものであって、第２図、第３図と共に以下の点が記載されている。
　「…電極部コンタクトとして用いるリン（Ｐ）をドーピングしたａ−Ｓｉ膜（…以下n+a-Ｓｉ膜と呼ぶ、図示せず）とを、反応室の真空を破ることなく順次連続成膜する（第２図(b)）。
・・・
(4)　酸化スズと酸化インジウムからなる透明導電膜20（…以下ＩＴＯ膜と呼ぶ）をスパッタリング法で成膜する。…
(5)　通常のホトエッチング工程により、ＩＴＯ膜20をエッチングし、画素電極７のパターンを形成する。このとき、画素電極７パターンを半導体膜４アイランド上まで広げている。なお、この例では、ドレイン電極側にもＩＴＯ膜７’を残している。」（第３頁左下欄第４行〜同頁右下欄第３行）
　「(6)　ドレイン電極およびソース電極それぞれの２層の導電膜として用いるＣｒ膜31とAl膜32をスパッタリング法により順次成膜する（第３図(a)）
(7)　通常のホトエッチング工程により、Ｃｒ膜31とAl膜32のエッチングを行い、薄膜トランジスタのドレイン電極５とソース電極６を形成する。」（第３頁右下欄第８〜１３行）
　上記記載を参照すると、ホトエッチング工程後の上記透明導電膜20は電極部コンタクトとして用いるn+a-Ｓｉ膜上に形成され、ソース領域側とドレイン領域側に残されているから、刊行物２には、薄膜トランジスタにおいて、「透明電極からなるソース・ドレイン電極を有しており、該透明電極にて絵素電極をも兼ねている」ものが記載されている。
　
５．対比・判断
　本願発明と上記刊行物１に記載された発明とを対比する。
　刊行物１に記載された発明の「絶縁性基板としてのガラス基板」、「非晶質シリコン膜」、「ソース領域と重なるようにパターンニングし電気的な接続をとったＩＴＯからなる電極」、「画素電極」は、それぞれ本願発明の「透明絶縁基板」、「非晶質半導体層」、「該シリサイド層と電気的接触を保つ透明電極からなるソース電極」、「絵素電極」に相当する。
　当該技術分野において「ドーピング」とは物質の性質を制御するために不純物をその物質に添加することを意味し、刊行物１に記載された発明の「前記シリコン膜へ不純物原子として燐を導入して形成した不純物導入層」において燐は導電型をｎ型に制御するために添加されていることは明らかであると共に、刊行物１に記載された発明の「非晶質シリコン膜」は補正発明１の「非晶質半導体層」に相当するので、刊行物１に記載された発明の「前記シリコン膜へ不純物原子として燐を導入して形成した不純物導入層」は、本願発明の「前記半導体層へ不純物をドーピングして形成したｎ層」であるといえる。
　刊行物１に記載されたソース領域と重なるようにパターンニングされたＩＴＯからなる電極はソース電極として機能するものであるから、該ＩＴＯからなる電極にて画素電極をも兼ねているといえる。
　したがって、両者は
「透明絶縁基板上に形成されたゲート電極と、該ゲート電極を覆うように形成された第１の絶縁膜と、該第１の絶縁膜上に形成された非晶質半導体層と、該半導体層の上に形成された第２の絶縁膜と、該第２の絶縁膜をマスクとし、前記半導体層へ不純物をドーピングして形成したｎ層と、該ｎ層の上に形成されたシリサイド層と、該シリサイド層の上に電気的接触を保つ透明電極からなるソース電極を有しており、該透明電極にて絵素電極をも兼ねていることを特徴とする薄膜トランジスタ。」の点で一致し、次の点で相違する。
　
　「前記半導体層へ不純物をドーピングして形成したｎ層」が、前者はｎ＋層であるのに対して、後者は燐を導入して形成した不純物導入層である点。（以下、「第１の相違点」という。）
　シリサイド層の上のソース・ドレイン電極が、前者は、透明電極からなるソース・ドレイン電極で、該透明電極にて絵素電極をも兼ねているものであるのに対して、後者は、ドレイン電極とソース電極の構成が相違し、クロミウムからなるドレイン電極と、透明電極からなるソース電極で、且つ絵素電極をも兼ねているものである点。（以下、「第２の相違点」という。）
　
　上記相違点について検討する。
（第１の相違点について）
　第１の相違点は上記補正発明１についての第１の相違点と同一であるから、上記補正発明１についての判断と同様な理由により、刊行物１記載の発明において、燐を導入して形成した不純物導入層を、本願発明の如く、ｎ＋層とすることは格別困難なものではない。
（第２の相違点について）
　薄膜トランジスタにおいて、透明電極からなるソース・ドレイン電極を有しており、該透明電極にて絵素電極をも兼ねているものは、刊行物２に記載されているように公知技術であるから、刊行物１に記載の発明において、ドレイン電極と絵素電極を兼ねているソース電極とを別の構成であるものに代えて、上記公知技術を採用することは格別困難なものではない。
　よって、本願発明は、上記刊行物１及び刊行物２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、請求項２乃至７に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。