(57)【要約】【課題】比較的小さなチップサイズで、電流容量が大きく順方向電圧の小さいショットキバリアダイオードを実現可能とする。【解決手段】Ｎ型半導体領域１４の半導体基体１１の一方の主面ＳＡへの露出部分にアノード電極１２を形成し、Ｎ＋型コンタクト領域１６の半導体基体１１の一方の主面ＳＡへの露出部分にカソード電極１３を形成する。Ｎ＋型コンタクト領域１６は、Ｎ型半導体領域１４を包囲するように環状に形成され、カソード電極１３は想定的に幅の広い接続電極部１３ａと相対的に幅の狭い周辺電極部１３ｂとを持つ。Ｎ＋型コンタクト領域１６と接続電極部１３ａと接触面の幅をＬｃ、アノード電極１２とＮ型半導体領域１４との接触面の幅をＬａとし、ＬａとＬｃとが（０．５Ｌｃ＋３００）≦Ｌａμｍ≦（Ｌｃ＋３５０）μｍを満たすように各領域を形成する。以上により、チップサイズの増大させることなく、電流容量が増大され、順方向電圧が低減されたショットキ障壁を有するダイオードを得ることができる。【選択図】  図１
2004356450.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体領域と、第１導電型の第２半導体領域と、を有する第１導電型の半導体基体と、
前記半導体基体上に形成された第１の電極と、第２の電極と、
を備え、
前記第１半導体領域は、前記半導体基体の表面領域に形成されており、
前記第２半導体領域は、前記第１半導体領域よりも不純物濃度が高く、前記半導体基体の表面領域に、前記第１半導体領域と接触して包囲するように環状に形成されており、
前記第１の電極は、前記第１半導体領域上に形成され、前記第１半導体領域と接触した界面にショットキ障壁を形成し、
前記第２の電極は、前記第２半導体領域上に、前記第１の電極と離間して包囲するように環状に形成される、
ことを特徴とするショットキ障壁を有する半導体素子。
【請求項２】
前記第１の電極と前記第２の電極との間に電圧が印加された際、該電圧の電圧値が所定の条件を満たす場合に、前記第１の電極と前記第２の電極との間に電流が流れるダイオードとして機能する、
ことを特徴とする請求項１に記載のショットキ障壁を有する半導体素子。
【請求項３】
前記第２の電極は、外部電極に接続される接続領域と、前記接続領域に連続し、前記接続領域より幅が狭く形成された周辺領域と、により、全体として環状に形成されている、ことを特徴とする請求項１又は２に記載のショットキ障壁を有する半導体素子。
【請求項４】
前記第１の電極は幅がＬａの矩形状に形成され、
前記第２の電極は、前記接続領域の幅がＬｃに形成され、
前記ＬａとＬｃとは、次式
（０．５・Ｌｃ＋３００）μｍ≦Ｌａμｍ≦（Ｌｃ＋３５０）μｍ
を充足する、ことを特徴とする請求項３に記載のショットキ障壁を有する半導体素子。
【請求項５】
前記第１半導体領域、前記第１の電極、前記第２の電極は、それらの位置とサイズとは、前記第１の電極と前記第２の電極との間に流れる電流が前記第１半導体領域内の実質的に全体を分散して流れるような位置とサイズに形成されている、  ことを特徴とする請求項１、２又は３に記載のショットキ障壁を有する半導体素子。
【請求項６】
第１導電型の第１半導体領域と、該第１半導体領域と接触して該第１半導体領域を包囲するように環状に形成され、該第１半導体領域よりも不純物濃度の高い第２半導体領域と、を備える半導体基板を用意する工程と、
前記半導体基板上に、前記第１半導体領域に接触し、ショットキ障壁を形成する第１の電極と、前記第２半導体領域に接触し、前記第１の電極を離間して包囲するように形成された第２の電極とを形成する工程と、
を備えることを特徴とするショットキ障壁を有する半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ショットキ障壁を有する半導体素子とその製造方法に関し、特に、半導体基板の一面にアノード電極とカソード電極とが共に形成されている構造のショットキ障壁を有する半導体素子とその製造方法に関する。
【０００２】
【従来の技術】
半導体基体の一方の主面に、アノード電極（ショットキバリア電極）とカソード電極とを形成したショットキバリアダイオードは公知である。例えば図５に示すショットキバリアダイオード１００は、Ｎ型半導体領域１１４と、このＮ型半導体領域の下面側に形成されたＮ＋型半導体領域１１５と、Ｎ型半導体領域１１４内にその上面からＮ＋型半導体領域１１５に達するように形成されたＮ＋型コンタクト領域１１６と、Ｐ型ガードリング領域１１７とを有している。
【０００３】
Ｎ型半導体領域１１４の上面にはアノード電極１１２が形成されており、Ｎ型半導体領域１１４とアノード電極１１２との界面にはショットキ障壁が形成される。また、Ｎ＋型コンタクト領域１１６の上面にはカソード電極１１３が設けられ、その界面にはオーミックコンタクト領域が形成されている。アノード電極１１２とカソード電極１１３との間に順方向電圧を印加すると、図５に示すようにショットキ障壁を介してアノード電極１１２からカソード電極１１３へとＮ型半導体領域１１４の横方向（アノード電極とカソード電極とを結ぶラインに平行な方向）に電流が流れる。
【０００４】
また、特許文献１には、Ｎ型領域とＮ＋型埋込層とＮ＋型カソードコンタクト領域とを備える半導体基板と、Ｎ型領域に接触するアノード電極（ショットキバリア電極）と、Ｎ＋型カソードコンタクト領域に接触するカソード電極と、を備えるショットキバリアダイオードが開示されている。
【０００５】
【特許文献１】
特開平３−２１９６４１号公報（例えば、図１）
【０００６】
【発明が解決しようとする課題】
ショットキバリアダイオードにおいては、一般に、ショットキバリア電極とＮ型半導体領域との接触面積によって、電流容量や順方向電圧が決定される。即ち、基本的には、ショットキバリア電極とＮ型半導体領域との接触面積を大きくすれば、電流容量が大きく順方向電圧が小さくなる。
【０００７】
しかし、図５に示すようにアノード電極とカソード電極とが並んで配置されたショットキーバリアダイオードでは、アノード電極１１２とＮ型半導体領域１１４との接触部分の幅Ｗａを広げても、期待されるほどに電流容量の増大や順方向電圧の低減は達成されないという問題がある。
より具体的に説明すると、アノード電極１１２上の任意の位置に関して、カソード電極１１３から遠くなるに従って、その位置からカソード電極１１３までの電流路が長くなって、抵抗が大きくなり、電流が流れ難くなる。例えば、図５の電流Ｉ０ｎとＩ０ｆとでは、電流Ｉ０ｆの方が電流路が長くなり、流れにくい。このため、アノード電極１１２とＮ型半導体領域１１４との接触部分のうち、カソード電極１１３から離間した側は電流のほとんど流れない不活性領域になり易い。従って、アノード電極１１２とＮ型半導体領域１１４との接触部分の幅Ｗａをむやみに広げても、不活性領域が増加するだけになってしまい、期待されるほどに電流容量の増大や順方向電圧の低減は達成されない場合がある。
【０００８】
そこで、アノード電極１２とＮ型半導体領域１１４との接触部分の幅Ｗａを不活性領域が生じないような大きさに設定し、アノード電極１１２とＮ型半導体領域１１４との接触部分の紙面垂直方向の幅を広げて、アノード電極１１２とＮ型半導体領域１１４との接触面積を大きくすることが考えられる。しかし、このようにすると、結果的に半導体基体１１１の幅が広がることになり、チップ自体の面積を大きくしなければならなくなる。
【０００９】
上記の理由から、半導体基体の同一の主面に２つの主電極が形成された従来のショットキバリアダイオードにおいては、所望するレベルの順方向電圧特性等を有し且つチップサイズも比較的小さいショットキバリアダイオードを実現することが困難であった。即ち、ダイオード素子として効率が低かった。
【００１０】
本発明は、上記実状に鑑みてなされたものであり、比較的小さなチップサイズで、電流容量が大きく順方向電圧の小さいショットキバリアダイオードを実現することを目的とする。
また、本発明は、高効率のショットキバリアダイオードを実現することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点に係るショットキ障壁を有する半導体素子は、
第１導電型の第１半導体領域と、第１導電型の第２半導体領域と、を有する第１導電型の半導体基体と、
前記半導体基体上に形成された第１の電極と、第２の電極と、
を備え、
前記第１半導体領域は、前記半導体基体の表面領域に形成されており、
前記第２半導体領域は、前記第１半導体領域よりも不純物濃度が高く、前記半導体基体の表面領域に、前記第１半導体領域と接触して包囲するように環状に形成されており、
前記第１の電極は、前記第１半導体領域上に形成され、前記第１半導体領域と接触した界面にショットキ障壁を形成し、
前記第２の電極は、前記第２半導体領域上に、前記第１の電極と離間して包囲するように環状に形成される、
ことを特徴とする。
【００１２】
また、前記半導体素子は、
前記第１の電極と前記第２の電極との間に電圧が印加された際、該電圧の電圧値が所定の条件を満たす場合に、前記第１の電極と前記第２の電極との間に電流が流れるダイオードとして機能する、
ものであってもよい。
【００１３】
前記第２の電極は、外部電極に接続される接続領域と、前記接続領域に連続し、前記接続領域より幅が狭く形成された周辺領域と、により、全体として環状に形成されていてもよい。
【００１４】
前記第１の電極は幅がＬａの矩形状に形成され、
前記第２の電極は、前記接続領域の幅がＬｃに形成され、
前記ＬａとＬｃとは、次式
（０．５・Ｌｃ＋３００）μｍ≦Ｌａμｍ≦（Ｌｃ＋３５０）μｍ
を充足するものであってもよい。
【００１５】
前記第１半導体領域、前記第１の電極、前記第２の電極は、それらの位置とサイズとは、前記第１の電極と前記第２の電極との間に流れる電流が前記第１半導体領域内の実質的に全体を分散して流れるような位置とサイズに形成されていてもよい。
【００１６】
本発明の第２の観点に係るショットキ障壁を有する半導体素子の製造方法は、
第１導電型の第１半導体領域と、該第１半導体領域と接触して該第１半導体領域を包囲するように環状に形成され、該第１半導体領域よりも不純物濃度の高い第２半導体領域と、を備える半導体基板を用意する工程と、
前記半導体基板上に、前記第１半導体領域に接触し、ショットキ障壁を形成する第１の電極と、前記第２半導体領域し、前記第１の電極を離間して包囲するように形成された第２の電極とを形成する工程と、
を備えることを特徴とする。
【００１７】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施の形態に係るショットキ障壁を有する半導体素子について説明する。
【００１８】
図１は、本実施の形態に係るショットキ障壁を有する半導体素子の断面構造を示し、図２は、半導体素子を形成する半導体基板の一主面の領域配置図を示す。図２の１−１線での断面が図１に対応する。
本実施の形態に係る半導体素子１は、ショットキーバリアダイオードであり、半導体基体１１と、半導体基体１１の一方の主面ＳＡ上に形成されたアノード電極１２及びカソード電極１３と、を備える。
【００１９】
半導体基体１１は、例えばシリコン結晶基板から形成されており、Ｎ型半導体領域１４と、Ｎ型半導体領域１４よりもドナー濃度の高いＮ＋型半導体領域１５及びＮ＋型コンタクト領域１６と、Ｐ型ガードリング領域１７と、を有する。
【００２０】
Ｎ型半導体領域１４は、その表面が半導体基体１１の一方の主面ＳＡに露出し、ほぼ矩形の平面形状を有する。
【００２１】
Ｎ＋型半導体領域１５は半導体基体１１の他方の主面ＳＢに露出し、その上面はＮ型半導体領域１４の下面と接している。
【００２２】
Ｎ＋型コンタクト領域１６は、その下面がＮ＋型半導体領域１５の上面に接し、半導体基体１１の一方の主面ＳＡに露出し、半導体基体１１の外周縁に沿って、Ｎ型半導体領域１４を水平方向に包囲するように環状に形成されている。
【００２３】
Ｎ＋型コンタクト領域１６は、後述する接続電極部１３ａが形成される接続電極形成領域１６ａと、後述する周辺電極部１３ｂが形成される周辺電極形成領域１６ｂとを有する。接続電極形成領域１６ａは幅広の矩形状に形成されており、周辺電極形成領域１６ｂは幅が比較的狭い「コ」の字状に形成されている。接続電極形成領域１６ａと周辺電極形成領域１６ｂとで、Ｎ型半導体領域１４を水平方向に矩形の枠状に包囲する環状の領域が形成される。
【００２４】
Ｐ型ガードリング領域１７は、Ｎ型半導体領域１４の表面領域に形成され、その上面は半導体基体１１の一方の主面ＳＡに露出し、水平方向に環状に形成され、アノード電極１２のエッジ近傍部での電界の集中を防止するためのガードリング領域として機能する。
【００２５】
アノード電極１２は、図１及び図２に示すように、周縁部がＰ型ガードリング領域１７上に位置し、Ｐ型ガードリング領域１７内のＮ型半導体領域１４の露出面（＝アノード電極形成領域２０）にショットキ接続し、ショットキ障壁を形成する。アノード電極１２の上面には、外部回路接続用のバンプ電極（突起伏電極）が形成される。アノード電極形成領域２０の形状は、Ｐ型ガードリング領域１７によりその外形が規定され、一辺の長さがＬａの矩形状に形成される。
【００２６】
カソード電極１３は、図１に示すように、Ｎ＋型コンタクト領域１６上に、アノード電極１２を包囲するように環状に形成され、Ｎ＋型コンタクト領域１６とオーミック接触している。
カソード電極１３は、その上面にバンプ電極が形成される接続電極部１３ａと、この接続電極部１３ａに接続された周辺電極部１３ｂとを有している。接続電極部１３ａは接続電極形成領域１６ａ上に形成され、バンプ電極を形成できるように幅広に形成されている。接続電極部１３ａと接続電極形成領域１６ａとの接触面は、Ｌｃ×Ｌｄのサイズを持つ矩形の平面形状を有している。周辺電極部１３ｂは、周辺電極形成領域１６ｂ上に形成され、周辺電極形成領域１６ｂとの間で良好なオーミック接触が得られる最小限の幅（例えば、２０μｍ）を有している。
【００２７】
絶縁膜１８は、シリコン酸化膜などから構成され、半導体基体１１の一方の主面ＳＡを環状に被覆し、アノード電極１２とカソード電極１３とを電気的に分離して、カソード−アノード間のリーク電流を低減する。
【００２８】
絶縁膜１９は、シリコン酸化膜などから構成され、半導体基体１１の他方の主面ＳＢを絶縁被覆する。
【００２９】
このような構成のショットキーバリアダイオードのアノード電極１２とカソード電極１３との間に順方向電圧を印加すると、電流が、ショットキーバリアを介して、アノード電極１２からカソード電極１３に向かって流れる。このとき、接続電極部１３ａに比較的近い地点からの電流Ｉｎは、接続電極部１３ａに流れ、遠い部分からの電流Ｉｆは、周辺電極部１３ｂの近傍の点に流れる。これにより、電流は、アノード電極１２から接続電極部１３ａの比較的近傍の点に流れる。従って、電流路が短くてすみ、順方向抵抗が小さく、順方向電圧を低く抑えることができる。
【００３０】
なお、アノード電極形成領域２０の幅Ｌａが小さすぎると、所望の電流容量や順方向電圧を得るために半導体基体１１の横幅Ｌｄを増大しなければならず、小さなチップサイズで所望の電流容量の増大や順方向電圧の低減を実現することが困難になる。一方、アノード電極形成領域２０の幅Ｌａが大きすぎると、アノード電極形成領域２０のうちカソード電極１３の接続電極部１３ａ及び周辺電極部１３ｂの両方から離間した部分（アノード電極形成領域２０の中央側）に不活性領域が発生する虞がある。
【００３１】
また、図２に示す周辺電極部１３ｂと周辺電極形成領域１６ｂとの接触面の幅Ｌｂは、小さすぎると、接触抵抗が大きくなり、大きすぎると、半導体基板の平面サイズが増大してしまう。
【００３２】
従って、アノード電極形成領域２０の幅Ｌａと、接続電極部１３ａと接続電極形成領域１６ａとの接触面の幅Ｌｃとを、
（０．５Ｌｃ＋３００）μｍ≦Ｌａμｍ≦（Ｌｃ＋３５０）μｍ
の関係式を満たすように設定することが望ましい。
例えば、接続電極部１３ａと接続電極形成領域１６ａとの接触面の幅Ｌｃを４００μｍとした場合には、アノード電極形成領域２０の幅Ｌａを５００μｍ〜７５０μｍに設定することが望ましい。
【００３３】
また、周辺電極部１３ｂと周辺電極形成領域１６ｂとの接触面の幅Ｌｂは、３０〜６０μｍの範囲に設定するのが望ましい。
【００３４】
接続電極部１３ａと接続電極形成領域１６ａとの接触面の幅Ｌｃは、その上面にカソード電極１３の幅広部分である接続電極部１３ａが形成できるように、４００〜５００μｍに設定する。
【００３５】
次に、上記構成を有する半導体素子１の製造方法を図４を参照して説明する。
【００３６】
まず、Ｎ＋型のシリコン単結晶基板を用意する。その一方の主面上に、相対的に不純物濃度の低いＮ型半導体層をエピタキシャル成長法により積層し、Ｎ型半導体領域１４を形成する。次に、表面を熱酸化法などにより絶縁膜（シリコン酸化膜）１８及び１９で被覆して、図４（ａ）に示すような半導体基体１１を作製する。
【００３７】
次に、半導体基体１１の一方の主面ＳＡのガードリング形成予定領域の絶縁膜１８を選択的にエッチングして図４（ｂ）に示すような位置に窓を形成する。その窓から、Ｐ型不純物（例えば、ボロン）を半導体基体１１に導入し、拡散する。
【００３８】
次に、半導体基体１１の一方の主面ＳＡのアノード電極形成予定領域に窓を有する図４（ｃ）に示すような絶縁膜１８’を形成する。さらに、半導体基体１１の一方の主面ＳＡ上に真空蒸着等の技術を用いて、例えば、アルミニウム膜を形成する。次に、これをパターニングして、絶縁膜１８’の窓を介してＮ型半導体領域１４に接続されたアノード電極１２を形成する。
【００３９】
次に、半導体基体１１の一方の主面ＳＡのカソード電極形成予定領域の絶縁膜１８’を選択的にエッチングして図４（ｄ）に示すような位置に窓を形成する。その窓から、Ｎ型不純物（例えば、リン）を半導体基体１１に導入し、拡散する。最後に、図４（ｅ）のように半導体基体１１の一方の主面ＳＡ上の窓を開けた場所（カソード電極形成予定領域）に、真空蒸着等の技術を用いてカソード電極１３を形成する。なお、Ｎ型不純物を半導体基体１１に導入し、拡散した後に、アノード電極１２を形成してもよい。
【００４０】
以上により、本発明の実施の形態に係る半導体素子１が作製される。
【００４１】
この構成によれば、カソード電極１３がアノード電極１２を包囲するように形成されているため、アノード電極形成領域２０の外周部近傍に不活性領域が発生し難い。また、上式を満足するように各寸法が設定されているため、アノード電極形成領域２０の中央側にも不活性領域が発生し難く、順方向電圧が比較的小さく且つ電流容量の大きいショットキバリアダイオードを比較的小さなチップサイズで実現できる。
【００４２】
なお、本発明は上記実施の形態に限定されず、種々の変形及び応用が可能である。
【００４３】
例えば、上記実施の形態では半導体基体１１をシリコンから形成されるとしたが、これに限られず、例えばガリウムヒ素やシリコンカーバイドなどから形成されてもよい。
【００４４】
【発明の効果】
以上説明したように本発明によれば、チップサイズを増大させずに、電流容量が大きく、順方向電圧の小さいショットキ障壁を有する半導体素子を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るショットキ障壁を有する半導体素子の模式的な断面図である。
【図２】本発明の実施の形態に係る半導体基体の一主面の領域配置図である。
【図３】本発明の実施の形態に係る電極の平面構造を示す図である。
【図４】本発明の実施の形態に係る半導体素子の製造方法を説明するための図である。
【図５】従来のショットキ障壁を有する半導体素子における不活性領域の発生を説明するための図である。
【符号の説明】
１１  半導体基体
１２  アノード電極
１３  カソード電極
１３ａ  接続電極部
１３ｂ  周辺電極部
１４  Ｎ型半導体領域
１５  Ｎ＋型半導体領域
１６  Ｎ＋型コンタクト領域
１６ａ  接続電極形成領域
１６ｂ  周辺電極形成領域
１７  Ｐ型ガードリング領域
１８、１８’、１９  絶縁膜
２０  アノード電極形成領域
１１１  半導体基体
１１２  アノード電極
１１３  カソード電極
１１４  Ｎ型半導体領域
１１５  Ｎ＋型半導体領域
１１６  Ｎ＋型コンタクト領域
１１７  Ｐ型ガードリング領域
【図１】
2004356450.tif 000003
【図２】
2004356450.tif 000004
【図３】
2004356450.tif 000005
【図４】
2004356450.tif 000006
【図５】
2004356450.tif 000007