【手続補正書】
【提出日】平成24年9月4日(2012.9.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
イオン埋め込みプロセスの間に基板中の不要な二次ドーパントを最小限にする方法であって：
ａ．前記プロセスの第１の部分の間に第１の温度で前記基板に分子イオンを埋め込み、前記分子イオンを、前記基板との衝突により、所望の一次ドーパントおよび不要な二次ドーパントに分ける工程；および
ｂ．前記埋め込みプロセスの第２の部分の間に前記基板の温度を上昇させ、前記不要な二次ドーパントを前記基板の表面から拡散させる工程；
を備えることを特徴とする方法。
【請求項２】
前記第１の温度が室温未満である、請求項１に記載の方法。
【請求項３】
前記第１の温度が−１００℃と−１０℃との間である、請求項２に記載の方法。
【請求項４】
前記温度が室温を超えて上昇する、請求項１に記載の方法。
【請求項５】
前記温度が１００℃を超えた温度まで上昇する、請求項４に記載の方法。
【請求項６】
埋め込みプロセスの間にイオンを基板に埋め込むための方法であって：
ａ．第１の温度で前記イオンの第１の部分を前記基板に埋め込む工程；および
ｂ．第２の温度で前記イオンの第２の部分を前記基板に埋め込む工程；
を備えることを特徴とする方法。
【請求項７】
前記基板が、エピタキシャル成長したソースおよびドレイン領域、多結晶シリコン、高い誘電率を有する材料（ｈｉｇｈ−ｋ材料）、金属および誘電体からなるグループから選択され、前記第１の温度が前記第２の温度よりも高い、請求項６に記載の方法。
【請求項８】
前記第１の温度が１００℃より高い、請求項７に記載の方法。
【請求項９】
前記第２の温度が−１００℃と−１０℃との間である、請求項７に記載の方法。
【請求項１０】
前記イオンが、所望および不要の二次ドーパントを有する分子イオンを備え、前記第１の温度が前記第２の温度よりも低い、請求項６に記載の方法。
【請求項１１】
前記第１の温度が−１００℃と−１０℃との間である、請求項１０に記載の方法。
【請求項１２】
前記第２の温度が１００℃より高い、請求項１０に記載の方法。
【請求項１３】
さらに、第３の温度で前記イオンの第３の部分を埋め込む工程を備える、請求項６に記載の方法。
【請求項１４】
前記第１および第３の温度が同じである、請求項１３に記載の方法。
【請求項１５】
前記第２の温度が前記第１、第２および第３の温度のうちの最大の温度である、請求項１３に記載の方法。
【請求項１６】
前記第２の温度が前記第１、第２および第３の温度のうちの最小の温度である、請求項１３に記載の方法。
【請求項１７】
埋め込みプロセスの間にイオンを基板に埋め込むための方法であって；
ａ．一定でない温度プロファイルを作製する工程；
ｂ．第１の温度で前記イオンの第１の部分を前記基板に埋め込む工程；および
ｃ．第２の温度で前記イオンの第２の部分を前記基板に埋め込む工程；
を備えること特徴とする方法。
【請求項１８】
前記プロフィルが不連続の温度ステップを備える、請求項１７に記載の方法。
【請求項１９】
前記プロファイルが直線状の傾斜を備える、請求項１７に記載の方法。
【請求項２０】
前記プロファイルが指数関数状の傾斜を備える、請求項１７に記載の方法。
【請求項２１】
前記プロファイルが正弦曲線である、請求項１７に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
典型的なイオン埋め込み装置１００のブロック図を図１に示す。イオン源１１０は所望の種類のイオンを発生する。ある実施例では、これらの種類は原子イオンであり、高い埋め込みエネルギーに最も適合する。他の実施例では、これらの種類は分子イオンであり、低い埋め込みエネルギーに最も適合する。これらのイオンはビームとなり、ソースフィルター１２０を通過する。ソースフィルターは、好ましくは、イオン源の近くに位置する。ビーム中でのイオンは、所定のエネルギーレベルまで、カラム１３０において加速／原則される。分解開口１４５を有する、質量分析機の磁石１４０は、イオンビームから不要な成分を除去するために使用され、イオンビーム１５０が、分解開口１４５を通過することで、所定のエネルギーと質量特性を有するようになる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
角度補正機１７０に続いて、スキャンされたビームはワークピース１８５を目標とする。ワークピース１７５はワークピース支持台に装着されている。ワークピース支持台は種々の角度の動きを提供する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
これらの二次ドーパントの影響は、図２に記載されている。この図において、基板はＢＦ２＋で埋め込まれている。分子イオンは基板内の構造体と衝突するため、分子イオンは上述したように壊れる。このグラフは、この埋め込みの結果として得られる２つのキーとなるドーパント、すなわち、ホウ素およびフッ素を示している。垂直の軸が各ドーパントの濃度を示しており、水平の軸が基板内の深さを示している。言い換えると、ｙ軸は基板の上面を表し、基板の深さはｘ軸に沿って右側へ移動することで増加する。このグラフは２つのラインを有し、第１の実線は所望のドーパントであるホウ素を示す。予想されるように、ホウ素の濃度は、基板の上面の下にそのピークを有する釣鐘曲線に近似する。第２の点線は、二次ドーパントであるフッ素を示す。ホウ素と異なり、フッ素イオンは２つのエリアで濃縮される。グラフの左上において、フッ素濃度の第１の急な山形が基板の表面近傍で生じ、ここではシリコンの結晶構造に多くの欠陥があることが知られている。第２の急な山形は基板のより深い箇所で生じる。この急な山形は、ＥＯＲ欠陥が基板中に見つかる領域に対応している。この場合、フッ素イオンはＥＯＲ欠陥を「飾る」と言われている。フッ素イオンは、構造体中の欠陥によりこれらの位置に引き付けられ、多くの隙間を生成し、フッ素イオンがその後その隙間を塞ぐ。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
ある実施例において、イオン埋め込みが実施される温度をプロセス中低温から高温に変化させている。図４は吸収量、埋め込み時間および温度を表すグラスを示している。ライン１０は基板に適用された合計吸収量を示している。ライン１１は、埋め込み中のプラテンの温度を示しており、間接的に基板自体の温度をコントロールする。右側の垂直軸はこの実施例で使用するスケールを示している。この実施例において、プラテン、そのため、基板は、−６０℃のような十分に低い温度まで冷却される。イオン埋め込みプロセスの一部分は、この温度で実行される。上述したように、この温度は、基板のアモルファス化を改良し、ＥＯＲ欠陥の数を最小限にする。プロセス中の例えば７５％完了した時点において、プラテン、そのため、基板の温度は、例えば３００℃まで上昇する。この温度において、表面に凝集して捕集されたフッ素イオンは、基板から周囲環境に拡散し、それにより、基板中に残留するフッ素がかなり減少する。図４は３００℃の高温を示しているが、この温度は本発明の開示が要求する温度ではない。例えば、水素およびフッ素ガスは、３００℃よりかなり低い例えば１００℃以下の温度でより一層の拡散を示す。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
図４は、低温と高温との間の一定の傾斜を示しているが、本発明の開示はこの構成に限定されない。例えば、温度は、全埋め込みプロセス中傾斜していても良い。あるいは、温度の変化は、より急峻（すなわちライン１１に対しより急なスロープ）でも良く、より緩やか（すなわちライン１１に対しより緩やかなスロープ）でも良い。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
イオン埋め込み中変化する温度プロファイルを使用する概念は、付加的な応用を有している。例えば、他の実施例において、まず高温でのイオン埋め込みを実施し、それに続いて、低温でのイオン埋め込みを実施する。この組合せは、アモルファスの生成を最小限にすることが望ましい場合、有用である。一つの例は、最新のＩＣのソースおよびドレイン領域のドーピング／埋め込みである。トランジスタにおける最新のソースおよびドレイン領域（Ｓ／Ｄ）は、エピタキシャル成長する。このエピ−成長の間、これらの領域は、エピタキシャルプロセス内においてその場でドープされる。Ｐ−ＭＯＳＦＥＴＳはゲルマニウムをドープしたＳ／Ｄを有しており、Ｎ−ＭＯＳＦＥＴＳはカーボンをドープしたＳ／Ｄを有している。これは、ドープされた格子内のひずみを可能とするためである。原子（Ｓｉ−Ｇｅ−Ｃ）の大きさのミスマッチ、および、結合の長さのため、誘発したひずみは、トランジスタのチャンネルに応力を与える。この応力は、キャリヤの移動性を増進し、それにより、トランジスタの性能も増進する。Ｓ／Ｄ領域は、抵抗率を減少するために、付加的なドーピングを必要とする。これらの埋め込みの間、これらの領域における応力を維持するために、Ｇｅ−またはＣ−をドープしたＳ／Ｄ領域のダメージを最小にすることが好ましい。そのような場合、上昇した／高温の温度での埋め込みは、埋め込んだ領域のアモルファス化が大変少ないため、有用である。さらにまた、一部分（埋め込みの後部に向かう部分）が低温度で実施される場合、基板の表面はほとんど欠陥を有していない。低温での埋め込みは、本質的に、表面でほとんど欠陥を発生しない。このことが、ケイ素化合物内での欠陥生成、または、ＩＣの連続するプロセス中での接触形成、を減少させる。上述した例では、エピタキシャル成長したシリコンでも効果を記載したが、同様の効果は、多結晶シリコン、高い誘電率を有する材料（ｈｉｇｈ−ｋ材料）、金属および誘電体のような、他の材料でも達成される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
イオン埋め込み中に、変化した温度プロファイルを必要とする他の実施例は、また、本発明の範囲内である。例えば、図６Ａ−Ｅに示されたような温度プロファイルは、応用例でも使用することができる。これらのプロファイルは、ステップ関数、放物曲線および逆放物曲線、双曲線およびランプ関数を含む。
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2012506132.tif 000001
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2012506132.tif 000002