【手続補正書】
【提出日】平成24年4月3日(2012.4.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の不揮発性記憶素子をプログラムするステップと、
オーバープログラムされた前記複数の不揮発性記憶素子の部分集合を特定するステップと、
オーバープログラムされたと特定されていない複数の不揮発性記憶素子に対してチャネル領域の第２の集合を第１の電圧範囲に昇圧することなく、前記複数の不揮発性記憶素子の特定された部分集合に対してチャネル領域の第１の集合を前記第１の電圧範囲に昇圧するステップと、消去許可電圧を前記オーバープログラムされたと特定された前記複数の不揮発性記憶素子の部分集合および前記オーバープログラムされたと特定されていない複数の不揮発性記憶素子に印加するステップとによって、前記オーバープログラムされたと特定された前記複数の不揮発性記憶素子の部分集合に対して、１つまたは複数の消去処理を選択的に実行するステップと、
を備え、
前記チャネル領域の第１の集合および前記チャネル領域の第２の集合は共通基板領域の一部であり、
前記昇圧するステップは、
昇圧許可電圧を前記複数の不揮発性記憶素子の特定された部分集合に関するビットラインに印加するステップ、および、昇圧無効電圧を前記オーバープログラムされたと特定されていない複数の不揮発性記憶素子に関するビットラインに印加するステップと、
前記複数の不揮発性記憶素子の特定された部分集合に関する前記ビットラインおよび前記オーバープログラムされたと特定されていない複数の不揮発性記憶素子に関する前記ビットラインが前記非選択ワードラインに結合するように、前記共通基板領域を充電するとともに電圧信号を前記複数の非選択ワードラインに印加するステップと、
電圧信号を前記非選択ワードラインに印加する前記ステップの後に、前記チャネル領域の第１の集合を昇圧するために、前記電圧信号を超えるオーバードライブ信号を前記複数の非選択ワードラインに印加するステップと、を備える、不揮発性記憶装置の動作方法。
【請求項２】
前記チャネル領域の第１の集合および前記チャネル領域の第２の集合の前記チャネル領域は、異なるＮＡＮＤストリングに関連しており、
前記昇圧するステップは、前記ＮＡＮＤストリングに接続されているワードラインに印加されている電圧信号に少なくとも部分的に基づいている、
請求項１に記載の方法。
【請求項３】
前記複数の不揮発性記憶素子の特定された部分集合は、ＮＡＮＤストリングの第１の集合に含まれる異なるＮＡＮＤストリングに属しており、
前記オーバープログラムされたと特定されていない複数の不揮発性記憶素子は、ＮＡＮＤストリングの第２の集合に含まれる異なるＮＡＮＤストリングに属しており、
前記ＮＡＮＤストリングの第１の集合および前記ＮＡＮＤストリングの第２の集合は、ワードラインの共通の集合に接続されており、
前記ワードラインの共通の集合は、１本の選択ワードラインと複数の非選択ワードラインを含んでおり、
前記複数の不揮発性記憶素子の特定された部分集合および前記オーバープログラムされたと特定されていない複数の不揮発性記憶素子は、前記選択ワードラインに接続されており、
前記ＮＡＮＤストリングの第１の集合および前記ＮＡＮＤストリングの第２の集合は、別個のビットラインに接続されている、
請求項１または２に記載の方法。
【請求項４】
前記昇圧するステップは、
昇圧許可電圧を前記ＮＡＮＤストリングの第１の集合に関するビットラインに印加するステップと、
昇圧無効電圧を前記ＮＡＮＤストリングの第２の集合に関するビットラインに印加するステップと、
オーバードライブ信号を前記複数の非選択ワードラインに印加するステップと、を備え、
前記消去許可電圧を印加するステップは、前記選択ワードラインに負電圧を印加するステップを備え、
前記昇圧するステップは、前記ＮＡＮＤストリングの第１の集合の選択ゲートを遮断するステップをさらに備える、
請求項３に記載の方法。
【請求項５】
前記昇圧するステップは、
昇圧許可電圧を前記ＮＡＮＤストリングの第１の集合に関するビットラインに印加するステップ、および、昇圧無効電圧を前記ＮＡＮＤストリングの第２の集合に関するビットラインに印加するステップと、
前記ＮＡＮＤストリングの第１の集合に関する前記ビットラインおよび前記ＮＡＮＤストリングの第２の集合に関する前記ビットラインが前記非選択ワードラインに結合して電圧が上昇するように、前記共通基板領域を充電するとともに電圧信号を前記複数の非選択ワードラインに印加するステップと、
電圧信号を前記非選択ワードラインに印加する前記ステップの後に、前記チャネル領域の第１の集合を昇圧するために、前記電圧信号を超えるオーバードライブ信号を前記複数の非選択ワードラインに印加するステップと、
を備える請求項３に記載の方法。
【請求項６】
前記複数の不揮発性記憶素子は、共通ワードラインに接続されている、請求項１ないし５の何れか１項に記載の方法。
【請求項７】
前記複数の不揮発性記憶素子は、第１型の複数のコントロールラインの共通コントロールラインに接続されており、
オーバープログラムされたと特定されていない複数の不揮発性記憶素子に対してチャネル領域の第２の集合を第１の電圧範囲に昇圧することなく、前記複数の不揮発性記憶素子の特定された一部に対してチャネル領域の第１の集合を前記第１の電圧範囲に昇圧する前記ステップは、前記昇圧するステップを確立するために、前記第１型の複数のコントロールラインのうちの他の複数のコントロールラインに複数の信号を印加するステップを含んでおり、
前記１つまたは複数の消去処理を実行するステップは、
前記他の複数のコントロールラインに対してより高い大きさの前記複数の信号を用いて、前記昇圧するステップを繰り返すステップを備える、
請求項１ないし５の何れか１項に記載の方法。
【請求項８】
前記１つまたは複数の消去処理を実行するステップは、
前記昇圧するステップを前記繰り返すステップに先立って、前記チャネル領域の第１の集合に含まれる一部のチャネル領域をさらなる昇圧から除外するステップを備える、請求項７に記載の方法。
【請求項９】
前記プログラムするステップは、前記複数の不揮発性記憶素子を、１つまたは複数の高位状態および１つまたは複数の低位状態を含む異なる複数のデータ状態にプログラムするステップを備え、
１つまたは複数の消去処理を選択的に実行するステップは、
１つまたは複数の低位状態にプログラムされることが意図された複数の不揮発性記憶素子に関連するチャネルの昇圧よりも、
１つまたは複数の高位状態にプログラムされることが意図された複数の不揮発性記憶素子に関連するチャネルの昇圧の方を、より高いレベルに昇圧するステップを含んでいる、
請求項１ないし８の何れか１項に記載の方法。
【請求項１０】
１つまたは複数の消去処理を選択的に実行するステップは、
多数の消去処理の間に検証を実行することなく、前記多数の消去処理を実行するステップを備える、
請求項１ないし９の何れか１項に記載の方法。
【請求項１１】
前記複数の不揮発性記憶素子は、ＮＡＮＤフラッシュメモリデバイスである、請求項１に記載の方法。
【請求項１２】
共通基板領域上の複数の不揮発性記憶素子と、
前記複数の不揮発性記憶素子と通信する１つまたは複数の管理回路と、を備え、
前記１つまたは複数の管理回路は、前記複数の不揮発性メモリ素子をプログラムするとともに、前記複数の不揮発性記憶素子からオーバープログラムされた部分集合を特定し、
前記１つまたは複数の管理回路は、前記オーバープログラムされたと特定された前記複数の不揮発性記憶素子の部分集合に、１つまたは複数の消去処理を選択的に実行し、
前記１つまたは複数の消去処理は、
オーバープログラムされたと特定されていない複数の不揮発性記憶素子に対してチャネル領域の第２の集合を第１の電圧範囲に昇圧することなく、前記複数の不揮発性記憶素子の特定された部分集合に対してチャネル領域の第１の集合を前記第１の電圧範囲に昇圧するステップと、
消去許可電圧を前記オーバープログラムされたと特定された前記複数の不揮発性記憶素子の部分集合および前記オーバープログラムされたと特定されていない複数の不揮発性記憶素子に印加するステップと、を備え、
前記チャネル領域の第１の集合および前記チャネル領域の第２の集合は、前記共通基板領域の一部であり、
前記１つまたは複数の管理回路は、
昇圧許可電圧を前記複数の不揮発性記憶素子の特定された部分集合に関するビットラインに印加するステップ、および、昇圧無効電圧を前記オーバープログラムされたと特定されていない複数の不揮発性記憶素子に関するビットラインに印加するステップと、
前記複数の不揮発性記憶素子の特定された部分集合に関する前記ビットラインおよび前記オーバープログラムされたと特定されていない複数の不揮発性記憶素子に関する前記ビットラインが前記非選択ワードラインに結合するように、前記共通基板領域を充電するとともに電圧信号を前記複数の非選択ワードラインに印加するステップと、
電圧信号を前記非選択ワードラインに印加する前記ステップの後に、前記チャネル領域の第１の集合を昇圧するために、前記電圧信号を超えるオーバードライブ信号を前記複数の非選択ワードラインに印加するステップと、によって、前記昇圧するステップを行う、不揮発性記憶装置。
【請求項１３】
前記複数の不揮発性記憶素子の特定された部分集合は、ＮＡＮＤストリングの第１の集合に含まれる異なるＮＡＮＤストリングに属しており、
前記オーバープログラムされたと特定されていない複数の不揮発性記憶素子は、ＮＡＮＤストリングの第２の集合に含まれる異なるＮＡＮＤストリングに属しており、
前記ＮＡＮＤストリングの第１の集合および前記ＮＡＮＤストリングの第２の集合は、ワードラインの共通の集合に接続されており、
前記ワードラインの共通の集合は、１本の選択ワードラインと複数の非選択ワードラインを含んでおり、
前記複数の不揮発性記憶素子の特定された部分集合および前記オーバープログラムされたと特定されていない複数の不揮発性記憶素子は、前記選択ワードラインに接続されており、
前記ＮＡＮＤストリングの第１の集合および前記ＮＡＮＤストリングの第２の集合は、別個のビットラインに接続されている、
請求項１２に記載の不揮発性記憶装置。
【請求項１４】
前記昇圧するステップは、
昇圧許可電圧を前記ＮＡＮＤストリングの第１の集合に関するビットラインに印加するステップと、
昇圧無効電圧を前記ＮＡＮＤストリングの第２の集合に関するビットラインに印加するステップと、
オーバードライブ信号を前記複数の非選択ワードラインに印加するステップと、を備え、
前記消去許可電圧を印加するステップは、前記選択ワードラインに負電圧を印加するステップを備え、
前記昇圧するステップは、前記ＮＡＮＤストリングの第１の集合の選択ゲートを遮断するステップをさらに備える、
請求項１３に記載の不揮発性記憶装置。
【請求項１５】
前記１つまたは複数の管理回路は、
昇圧許可電圧を前記ＮＡＮＤストリングの第１の集合に関するビットラインに印加するステップ、および、昇圧無効電圧を前記ＮＡＮＤストリングの第２の集合に関するビットラインに印加するステップと、
前記ＮＡＮＤストリングの第１の集合に関する前記ビットラインおよび前記ＮＡＮＤストリングの第２の集合に関する前記ビットラインが前記非選択ワードラインに結合して電圧が上昇するように、前記共通基板領域を充電するとともに電圧信号を前記複数の非選択ワードラインに印加するステップと、
電圧信号を前記非選択ワードラインに印加する前記ステップの後に、前記チャネル領域の第１の集合を昇圧するために、前記電圧信号を超えるオーバードライブ信号を前記複数の非選択ワードラインに印加するステップと、
によって、前記昇圧するステップを行う、請求項１３に記載の不揮発性記憶装置。
【請求項１６】
第１型の複数のコントロールラインの共通コントロールラインと、
前記共通コントロールラインに接続されている複数の不揮発性記憶素子と、
前記複数の不揮発性記憶素子をプログラムする手段と、
前記複数の不揮発性記憶素子からオーバープログラムされた部分集合を特定する手段と、
前記複数の不揮発性記憶素子のオーバープログラムされたと特定された部分集合に対して消去条件を印加することによって、前記オーバープログラムされたと特定された前記複数の不揮発性記憶素子の部分集合に対して、１つまたは複数の消去処理を選択的に実行する手段と、を備え、
前記消去処理を選択的に実行する手段は、
前記消去条件を確立するために、前記第１型の複数のコントロールラインのうちの他の複数のコントロールラインに複数の信号を印加するステップと、
前記他の複数のコントロールラインに対してより高い大きさの前記複数の信号を用いて前記消去条件を印加するステップを繰り返すステップとを含んでおり、
前記他の複数のコントロールラインは、前記消去処理の対象として選択されなかった複数の不揮発性記憶素子に接続されている、不揮発性記憶装置。