【手続補正書】
【提出日】平成26年2月18日(2014.2.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ショットキー・ダイオードであって、
或るドーパント濃度を有するｎ型領域を有する半導体構造、
前記半導体構造と接し、前記ｎ型領域のドーパント濃度より大きいドーパント濃度を有し、前記ｎ型領域のドーパント濃度より大きいドーパント濃度を有する第１の領域、及び前記第１の領域のドーパント濃度より大きいドーパント濃度を有する第２の領域を含む、第１のｎ型ストリップ、
前記半導体構造と接し、前記ｎ型領域のドーパント濃度より大きいドーパント濃度を有し、前記第１のｎ型ストリップから間隔を空けて配置される、第２のｎ型ストリップであって、ｎ型でｎ型領域のドーパント濃度より大きいドーパント濃度を有し、前記第１のｎ型ストリップ及び前記第２のｎ型ストリップ両方に接するドープされた領域がない、前記第２のｎ型ストリップ、
前記第１のｎ型ストリップ及び前記第２のｎ型ストリップを横方向に囲むように前記半導体構造に接し、前記第１のｎ型ストリップ及び前記第２のｎ型ストリップに接する、シャロートレンチアイソレーション（ＳＴＩ）リング、
前記第１のｎ型ストリップの上面に接する第１の金属ストリップ、
前記第２のｎ型ストリップの上面に接する第２の金属ストリップ、
前記半導体構造に接し、第１の金属ストリップと前記第２の金属ストリップとの間に横方向にあり、前記第１の金属ストリップ及び前記第２の金属ストリップから間隔を空けて配置される、金属領域であって、前記第１の金属ストリップ、前記第２の金属ストリップ及び前記金属領域が単一の面にある、前記金属領域、
前記半導体構造の上面に接し、前記第１の金属ストリップと前記金属領域との間に横方向にある、第１の非導電性ストリップ、
前記半導体構造の上面に接し、前記第１の非導電性ストリップから間隔を空けて配置され、前記第２の金属ストリップと前記金属領域との間に横方向にある、第２の非導電性ストリップ、
前記半導体構造に接し、前記第１のｎ型ストリップと前記第２のｎ型ストリップとの間に横方向にある、第１のｐ型領域、及び
前記半導体構造に接し、前記第１のｎ型ストリップと前記第２のｎ型ストリップとの間に横方向にある第２のｐ型領域であって、前記第１のｐ型領域及び前記第２のｐ型領域の両方に接するｐ型領域がないように前記第１のｐ型領域から間隔を空けて配置され、前記ＳＴＩリングが前記第１のｐ型領域及び前記第２のｐ型領域に接する、前記第２のｐ型領域、
を含む、ショットキー・ダイオード。
【請求項２】
請求項１に記載のショットキー・ダイオードであって、
前記第１の非導電性ストリップの上面に接する第１の導電性ストリップ、
前記第２の非導電性ストリップの上面に接する第２の導電性ストリップ、
前記第１の導電性ストリップの上面に接する第３の金属ストリップ、及び
前記第２の導電性ストリップの上面に接する第４の金属ストリップ、
を更に含む、ショットキー・ダイオード。
【請求項３】
請求項２に記載のショットキー・ダイオードであって、
前記半導体構造内に位置する第１のＳＴＩストリップであって、前記第１のｎ型ストリップが前記第１のＳＴＩストリップと前記ＳＴＩリングとの間にありかつそれらに接する、前記第１のＳＴＩストリップ、及び
前記半導体構造内に位置する第２のＳＴＩストリップであって、前記第２のｎ型ストリップが前記第２のＳＴＩストリップと前記ＳＴＩリングとの間にありかつそれらに接する、前記第２のＳＴＩストリップ、
を更に含む、ショットキー・ダイオード。
【請求項４】
請求項３に記載のショットキー・ダイオードであって、
前記第１の導電性ストリップが前記第１のＳＴＩストリップの一部の直上にあり、前記第２の導電性ストリップが前記第２のＳＴＩストリップの一部の直上にある、ショットキー・ダイオード。
【請求項５】
請求項１に記載のショットキー・ダイオードであって、
前記第１の非導電性ストリップ、前記第２の非導電性ストリップ、前記第１の金属ストリップ、前記第２の金属ストリップ、及び前記金属領域に接する非導電性層を更に含み、前記非導電性層と前記第１の非導電性ストリップの如何なる部分との間に導電性部材がなく、前記非導電性層と前記第２の非導電性ストリップの如何なる部分との間に導電性部材がない、ショットキー・ダイオード。
【請求項６】
請求項２に記載のショットキー・ダイオードであって、
半導体構造が、絶縁層、前記絶縁層に接する第１のｎ型領域、及び前記絶縁層に接する第２のｎ型領域を含み、前記金属領域の底面が前記絶縁層に接する、ショットキー・ダイオード。
【請求項７】
請求項６に記載のショットキー・ダイオードであって、
前記金属領域の側壁が前記第１及び第２のｎ型領域に接する、ショットキー・ダイオード。
【請求項８】
半導体構造であって、
あるドーパント濃度を有するｎ型支持領域であって、前記ドーパント濃度を有し、プレート表面エリアを含むｎ型プレート領域を含む、前記ｎ型支持領域と、
前記ｎ型支持領域に接し、前記ｎ型支持領域のドーパント濃度より大きいドーパント濃度を有する第１のｎ型コンタクト領域と、
前記ｎ型支持領域に接し、前記ｎ型支持領域のドーパント濃度より大きいドーパント濃度を有する第２のｎ型コンタクト領域であって、ｎ型で前記ｎ型支持領域のドーパント領域より大きいドーパント濃度を有し、前記第１のｎ型コンタクト領域と前記第２のｎ型コンタクト領域の双方に接する領域がないように、前記第１のｎ型コンタクト領域から間隔を空けて配置される、前記第２のｎ型コンタクト領域と、
前記第１のｎ型コンタクト領域と前記第２のｎ型コンタクト領域に接するシャロートレンチアイソレーション（ＳＴＩ）リングであって、ＳＴＩ構造を水平に囲まない、前記ＳＴＩリングと、
を有する、前記半導体構造と、
前記ｎ型プレート領域のプレート表面エリアに接し、前記第１のｎ型コンタクト領域と前記第２のｎ型コンタクト領域とから間隔を空けて配置されている金属プレートであって、前記ｎ型支持領域の前記ｎ型プレート領域が前記ＳＴＩリングによって水平に囲まれる、前記金属プレートと、
を含む、ショットキー・ダイオード。
【請求項９】
請求項８に記載のショットキー・ダイオードであって、
前記ＳＴＩリングが前記プレート表面エリアを水平に囲む、ショットキー・ダイオード。
【請求項１０】
請求項８に記載のショットキー・ダイオードであって、
前記半導体構造が、
前記ｎ型支持領域と前記ＳＴＩリングとに接する第１のｐ型領域と、
前記ｎ型支持領域と前記ＳＴＩリングとに接する第２のｐ型領域であって、前記第１のｐ型領域と前記第２のｐ型領域の双方に接するｐ型領域がないように前記第２のｐ型領域が前記第１のｐ型領域から間隔を空けて配置され、前記第１及び第２のｐ型領域が前記ＳＴＩリングによって囲まれる、前記第２のｐ型領域と、
を更に含む、ショットキー・ダイオード。
【請求項１１】
請求項８に記載のショットキー・ダイオードであって、
前記ＳＴＩリングが前記第１のｎ型コンタクト領域と前記第２のｎ型コンタクト領域とを水平に囲み、
前記ｎ型支持領域が第１のｎ型ゲート領域と第２のｎ型ゲート領域とを更に含み、前記第１のｎ型ゲート領域が第１のゲート表面エリアを含み、前記第２のｎ型ゲート領域が第２のゲート表面エリアを含む、ショットキー・ダイオード。
【請求項１２】
請求項１１に記載のショットキー・ダイオードであって、
第１のゲート構造であって、
前記第１のｎ型ゲート領域の前記第１のゲート表面エリアに接する第１のゲート誘電体であって、前記ｎ型支持領域の前記第１のｎ型ゲート領域が前記ＳＴＩリングにより水平に囲まれる、前記第１のゲート誘電体と、
前記第１のゲート誘電体に接してその上に垂直にある第１の導電性ゲートと、
を有する、前記第１のゲート構造と、
第２のゲート構造であって、
前記第２のｎ型ゲート領域の前記第２のゲート表面エリアに接する第２のゲート誘電体であって、前記ｎ型支持領域の前記第２のｎ型ゲート領域が前記ＳＴＩリングにより水平に囲まれる、前記第２のゲート誘電体と、
前記第２のゲート誘電体に接してその上に垂直にあり、前記第１の導電性ゲートから間隔を空けて配置されている第２の導電性ゲートと、
を有する、前記第２のゲート構造と、
を更に含む、ショットキー・ダイオード。
【請求項１３】
半導体構造であって、
あるドーパント濃度を有するｎ型支持領域であって、前記ドーパント濃度を有する第１のｎ型領域と前記ドーパント濃度を有する第２のｎ型領域とを含み、前記第１のｎ型領域が第１の表面エリアを含み、前記第２のｎ型領域が第２の表面エリアを含む、前記ｎ型支持領域と、
前記ｎ型支持領域に接し、前記ｎ型支持領域のドーパント濃度より大きいドーパント濃度を有するｎ型コンタクト領域と、
前記ｎ型支持領域に接するシャロートレンチアイソレーション（ＳＴＩ）リングであって、前記ｎ型支持領域の前記第１のｎ型領域と前記第２のｎ型領域の双方を水平に囲み、ＳＴＩ構造を水平に囲まない、前記ＳＴＩリングと、
を有する、前記半導体構造と、
前記第１のｎ型領域の前記第１の表面エリアに接し、前記ｎ型コンタクト領域から間隔を空けて配置されている金属プレートと、
ゲート構造であって、
前記第２のｎ型領域の前記第２の表面エリアに接するゲート誘電体と、
前記ゲート誘電体に接してその上に垂直にある導電性ゲートであって、前記金属プレートから間隔を空けて配置されている、前記導電性ゲートと、
を有する、前記ゲート構造と、
を含む、ショットキー・ダイオード。
【請求項１４】
請求項１３に記載のショットキー・ダイオードであって、
前記導電性ゲートが前記ｎ型コンタクト領域から電気的に分離されている、ショットキー・ダイオード。
【請求項１５】
請求項１３に記載のショットキー・ダイオードであって、
前記ＳＴＩリングが前記第１の表面エリアと前記第２の表面エリアを水平に囲む、ショットキー・ダイオード。
【請求項１６】
請求項１３に記載のショットキー・ダイオードであって、
前記金属プレートが前記ＳＴＩリングに接する、ショットキー・ダイオード。
【請求項１７】
請求項１３に記載のショットキー・ダイオードであって、
前記金属プレートが前記第１のｎ型領域に水平に隣接してある、ショットキー・ダイオード。
【請求項１８】
請求項１３に記載のショットキー・ダイオードであって、
前記半導体構造が前記ＳＴＩリングに接するｐ型領域を更に含み、前記ＳＴＩリングが前記ｐ型領域を水平に囲む、ショットキー・ダイオード。
【請求項１９】
請求項１３に記載のショットキー・ダイオードであって、
前記半導体構造が前記ｎ型支持領域と前記ＳＴＩリングとに接するＳＴＩ構造を更に含み、前記ＳＴＩ構造と前記ＳＴＩリングの一部分とが前記ｎ型コンタクト領域のみを水平に囲む、ショットキー・ダイオード。
【請求項２０】
請求項１９に記載のショットキー・ダイオードであって、
前記導電性ゲートの一部分が前記ＳＴＩリングの上に垂直にある、ショットキー・ダイオード。
【請求項２１】
或るドーパント濃度を有するｎ型領域を含む半導体構造内にショットキー・ダイオードを形成する方法であって、
前記方法が、
前記半導体構造内に第１のｎ型ストリップ及び第２のｎ型ストリップを形成するように前記半導体構造を注入することであって、前記第１のｎ型ストリップ及び前記第２のｎ型ストリップが、各々前記ｎ型領域のドーパント濃度より大きいドーパント濃度を有し、前記第２のｎ型ストリップが前記第１のｎ型ストリップから間隔を空けて配置され、ｎ型で前記ｎ型領域のドーパント濃度より大きいドーパント濃度を有し、第１のｎ型ストリップ及び第２のｎ型ストリップの両方に接するドープされた領域がない、前記注入すること、
金属の層を堆積すること、及び
前記第１のｎ型ストリップの上面に接する第１の金属ストリップ、前記第２のｎ型ストリップの上面に接する第２の金属ストリップ、及び、前記半導体構造に接し、前記第１の金属ストリップと前記第２の金属ストリップとの間に横方向にあり、前記第１の金属ストリップ及び前記第２の金属ストリップから間隔を空けて配置される、金属領域を形成するように、前記金属の層を作用させること、
を含む、方法。
【請求項２２】
請求項２１に記載の方法であって、
前記第１のｎ型ストリップに接する第１の側壁スペーサ、及び前記第２のｎ型ストリップに接する第２の側壁スペーサを形成することを更に含む、方法。
【請求項２３】
請求項２２に記載の方法であって、
前記半導体構造内に位置し、前記第１のｎ型ストリップと前記第２のｎ型ストリップとの間に横方向にある第１のｐ型領域を形成するように、前記半導体構造を注入すること、及び
前記半導体構造内に位置し、前記第１のｎ型ストリップと前記第２のｎ型ストリップとの間に横方向にあり、かつ、前記第１のｐ型領域及び前記第２のｐ型領域の両方に接するｐ型領域がないように前記第１のｐ型領域から間隔を空けて配置される、第２のｐ型領域を形成するように、前記半導体構造を注入すること、
を更に含む、方法。
【請求項２４】
請求項２３に記載の方法であって、
前記半導体構造が、
前記半導体構造の上面に接する第１の非導電性ストリップ、
前記半導体構造の上面に接し、前記第１の非導電性ストリップから間隔を空けて配置される第２の非導電性ストリップ、
前記第１の非導電性ストリップの上面に接する第１の導電性ストリップ、及び
前記第２の非導電性ストリップの上面に接する第２の導電性ストリップ、
を含む、方法。
【請求項２５】
請求項２３に記載の方法であって、
前記半導体構造が、
前記半導体構造の上面に接する第１の非導電性ストリップ、及び
前記半導体構造の上面に接し、前記第１の非導電性ストリップから間隔を空けて配置される、第２の非導電性ストリップ、
を含み、
前記方法が、
前記第１の非導電性ストリップ、前記第２の非導電性ストリップ、前記第１の金属ストリップ、前記第２の金属ストリップ、及び前記金属領域に接する非導電性層を形成することであって、前記非導電性層と前記第１の非導電性ストリップの如何なる部分との間に導電性部材がなく、前記非導電性層と前記第２の非導電性ストリップの如何なる部分との間に導電性部材がない、前記非導電性層を形成することを更に含む、方法。
【請求項２６】
請求項２４に記載の方法であって、
前記半導体構造が、絶縁層、前記絶縁層に接する第１のｎ型領域、及び前記絶縁層に接する第２のｎ型領域を含み、前記金属領域の底面が前記絶縁層に接する、方法。
【請求項２７】
請求項２４に記載の方法であって、
前記半導体構造が、
前記第１のｎ型ストリップ、前記第２のｎ型ストリップ、前記第１のｐ型領域、及び前記第２のｐ型領域に接するＳＴＩリング、
前記半導体構造に接し、前記第１のＳＴＩストリップ及び前記ＳＴＩリングに接して存在する、第１のＳＴＩストリップ、及び
前記半導体構造に接し、前記第２のＳＴＩストリップ及び前記ＳＴＩリングに接して存在する、第２のＳＴＩストリップ、
を含む、方法。