(57)【要約】【課題】半導体チップの面積利用効率が高く、高周波信号損失の低減された高周波半導体装置を提供することを目的とする。【解決手段】本発明の高周波半導体装置は、高周波信号を処理する回路が形成され、磁界を発生する機能素子と端子とが外周部に形成された半導体チップと；前記端子とバンプにより電気的に接続されるリードフレームとを具備し：このリードフレームは前記機能素子から生じる磁束を透過させるよう前記機能素子を覆うことのなく前記外周部上に配置されたことを特徴とする。【選択図】  図１
2004356448.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を処理する回路が形成され、磁界を発生する機能素子と端子とが外周部に形成された半導体チップと；
前記端子とバンプにより電気的に接続されるリードフレームとを具備し：
このリードフレームは前記機能素子から生じる磁束を透過させるよう前記機能素子を覆うことのなく前記外周部上に配置されたことを特徴とする高周波半導体装置。
【請求項２】
前記半導体チップの回路形成領域を覆うように形成された遮光膜を具備し、かつこの遮光膜は前記機能素子が形成された領域を回避する構造を有することを特徴とする請求項１記載の高周波半導体装置。
【請求項３】
磁界を発生する機能素子を含む高周波信号を処理する回路が形成された半導体チップと；
前記端子とバンプにより電気的に接続されるリードフレームと；
前記半導体チップの回路形成領域を覆うように形成され、前記機能素子から生じる磁束を透過させるよう前記機能素子が形成された領域に開口部を有する遮光膜を具備したことを特徴とする高周波半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高周波半導体装置に関する。
【０００２】
【従来の技術】
半導体チップを実装する際に用いられる手法として、ボンディングワイヤを用いるものがある。このボンディングワイヤは数ｎＨの寄生インダクタンスを持ち、例えばミリ波帯の信号などの高周波信号を扱う場合は、高周波信号の減衰を招くことになる。
【０００３】
従って高周波信号の減衰を避けるためには、フリップチップ実装などのワイヤボンディングを用いない構造を採用することが望まれる。
【０００４】
例えば特開２００２−２９９４９８公報には半導体チップがバンプを用いてリードフレームに接続されている構成が開示されている。このような構成によればボンディングワイヤを用いないことで、寄生インダクタンスは１ｎＨ以下に抑制することが可能であり、高周波信号の減衰量を低減することが可能である。
【０００５】
【特許文献１】
特開２００２−２９９４９８公報
【０００６】
【発明が解決しようとする課題】
しかしながら半導体チップ上にインダクタなどの磁界を発生する機能素子が形成されている場合は、リードフレームに渦電流が発生するため、回路動作に悪影響を与えたり、信号損失を招いたりしてしまう。
【０００７】
また半導体チュップへの光入射による誤動作を防止するため、半導体モールド中に光遮蔽用の金属板を設ける構造が提案されている。これもリードフレームと同様に、磁界を発生する機能素子が形成されている場合は、この金属板に渦電流が発生するため、回路動作に悪影響を与えたり、信号損失を招いたりしてしまう。
【０００８】
本発明は以上の点を考慮してなされたもので、磁界を発生する機能素子が形成された半導体チップにおける高周波信号損失の低減された高周波半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、高周波信号を処理する回路が形成され、磁界を発生する機能素子と端子とが外周部に形成された半導体チップと；前記端子とバンプにより電気的に接続されるリードフレームとを具備し：このリードフレームは前記機能素子から生じる磁束を透過させるよう前記機能素子を覆うことのなく前記外周部上に配置されたことを特徴とする高周波半導体装置である。
【００１０】
また本発明は、磁界を発生する機能素子を含む高周波信号を処理する回路が形成された半導体チップと；前記端子とバンプにより電気的に接続されるリードフレームと；前記半導体チップの回路形成領域を覆うように形成され、前記機能素子から生じる磁束を透過させるよう前記機能素子が形成された領域に開口部を有する遮光膜を具備したことを特徴とする高周波半導体装置である。
【００１１】
このような構成を採る本発明によれば、インダクタなどの磁界を発生する機能素子が形成された高周波半導体装置において高周波信号損失を低減することができる。
【００１２】
【発明の実施の形態】
以下図面を参照しながら本発明の実施形態について説明する。
【００１３】
図１は本発明の実施形態を説明するための高周波半導体装置の概略平面図である。
【００１４】
半導体チップ１０の表面には半導体素子が形成され（図示せず）、チップ外周部には磁界を発生する機能素子としてインダクタ６０が形成されている。
【００１５】
半導体素子，インダクタ６０などから構成される半導体チップ表面に形成された高周波回路のチップ外との接続を行うパッド３２が半導体チップ表面の外周部に形成されている。
【００１６】
このパッド３２のそれぞれに対応してリードフレーム２０が配置されている。リードフレームは金，銅，アルミなど導電性箔で形成され、このリードフレームのパッド３２側の端部は金などのバンプ３１を介して電気的に接続されており、他端は高周波半導体装置と外部との接続用の外部接続端子５０が形成されている。
【００１７】
この半導体チップ１０，リードフレーム２０は封止樹脂（図示せず）によりモールドされている。
【００１８】
このような構成を採用することにより、半導体チップ上のピッチの狭いパッドを外部との接続が容易となるようにピッチを拡張した外部接続端子とすることができ、実装が容易となる。
【００１９】
ここで、インダクタ６０の配置であるが、パッド３２が形成されている半導体チップの外周部に配置される。半導体チップの中央部にインダクタ６０を形成すると、内部に形成される高周波回路はインダクタを回避する配線を取らざるを得なくなり、回路設計の自由度が低下してしまう。
【００２０】
従って、インダクタ６０はパッド３２と同様に、半導体チップ上の外周部に形成する。
【００２１】
インダクタ６０の形状は特に限定されるものではないが、高インダクタンスを実現しやすく製造しやすいスパイラル形状のインダクタンスとすることが望ましい。
【００２２】
リードフレーム２０は外部接続端子５０とパッド３２とを電気的に接続する必要性があるため、例えば金，銅などの導電性金属箔から構成される。
【００２３】
このリードフレーム２０がインダクタ６０の上に位置すると、このインダクタ６０の発生する磁界によりリードフレーム２０内に渦電流が発生する。渦電流が発生することはすなわち損失を意味し、高周波回路としては避ける必要がある。
【００２４】
本実施形態では、このインダクタ６０の形成された領域を避ける構成を採用している。
【００２５】
図２に示す概念図でその様子を説明する。
【００２６】
図２のＡで示す領域は、本実施形態の構成を採らず、リードフレームを磁束が貫通する構成となっている。この場合はリードフレームに発生する渦電流が高周波信号損失を生じせしめる。一方図２のＢで示す領域は、本実施形態の構成を採用している。インダクタからの磁束はリードフレームを通ることがない。したがって渦電流の発生はなく、高周波信号損失もない。
【００２７】
このように本実施形態の構成を採用することにより、インダクタ６０が発生する磁界による渦電流の発生を抑制することができる。
【００２８】
インダクタ６０直上領域のリードフレームの存在を回避することは当然であるが、直上から多少離れた領域にもインダクタ６０の発生する磁界は影響を及ぼす。
【００２９】
従って、リードフレームとインダクタの間隔を５０μｍ（ミクロン）以上確保することが望ましい。
【００３０】
このような本発明の実施形態によれば、半導体チップの外周部にインダクタを配置することによる面積利用効率の増加、高周波回路の設計の自由度確保に加え、渦電流損の生成を抑止することができる。
【００３１】
インダクタがリードフレームに覆われる構成では、例えばリードフレーム実装前のミキサ変換利得が１１ｄＢ程度の２ＧＨｚミキサ回路のミキサ変換利得は５ｄＢ程度となるが、上述の本発明実施形態の構成によれば１１ｄＢ程度と、リードフレーム実装前と同レベルの利得を得ることができる。
【００３２】
例えば本実施形態のようなリードフレーム構造を採らないとすると、渦電流の発生を抑制するためにはインダクタを半導体チップ表面の中央領域に形成することになる。
【００３３】
この場合、インダクタが形成される領域に能動素子などの他の回路要素を形成することができないという設計上の制約がはいり自由度が減る。
【００３４】
例えば一辺２００ｕｍ（ミクロン）のインダクタが２個半導体チップ内に形成された場合を考えると、チップの一辺が１ｍｍであった場合、８％近い面積を利用できなくなる。これに対し本実施形態ではインダクタを半導体チップ主面の周辺部に配置することができ、中央領域の回路設計の自由度に対しては影響を与えることが無い。
【００３５】
また、同じ特性の高周波半導体装置を考えた場合にチップ面積の減少を実現することができることになる。
【００３６】
さらに、上述の実施形態の高周波半導体装置に光遮蔽板を加えることで光照射による半導体装置の誤動作を防止することができる。
【００３７】
光入射による誤動作のおそれがあるのはＦＥＴなどの能動素子形成領域であり、インダクタ形成領域には光が入射してもそれ自体による誤動作のおそれは無い。
【００３８】
一方、光を遮蔽するためには金属のような導電体で構成される遮蔽体を用いた場合は、インダクタの発生する磁界の影響を受けるインダクタ直上領域に導電体からなる光遮蔽体が存在すると、リードフレームと同様に渦電流発生による悪影響が生じる。
【００３９】
従って、金属からなる光遮蔽板を設ける場合は、インダクタなどの磁界を発生する機能素子の上は覆わない構造とする。
【００４０】
図３にその構成を概略断面図として示す。
【００４１】
図１の半導体チップ１０／バンプ３０／リードフレーム２０／外部接続端子５０は、半導体チップ１０の回路形成主面側にポリイミドなどからなるインターポーザ９０を配置し、封止用の樹脂材料，例えばポリイミドからなるアンダーフィル８０を充填されている。また上記主面の反対面側にはモールド用の封止樹脂７０が形成され、半導体チップが封止されている。
【００４２】
このインターポーザ９０と半導体チップ１０の回路形成主面との間には例えば金属からなる光遮蔽板１１０が配置される。この光遮蔽板１１０は、リードフレーム２０が形成されていない領域を覆うように配置される。すなわちパッド３２が形成された半導体チップ１０の外周部を除く中央領域（能動素子形成領域）を覆うように配置される。
【００４３】
このような配置とすることで、インダクタ６０が形成された領域も覆うことなく光遮蔽板１１０が形成されることになる。
【００４４】
このような本発明の実施形態によれば、半導体チップの外周部にインダクタを配置することによる面積利用効率の増加、高周波回路の設計の自由度確保に加え、渦電流損の生成を抑止しつつ光照射による誤動作も防止することができる。
【００４５】
なお光遮蔽板１１０の覆う領域は、リードフレームの場合と同様に、インダクタから５０ｕｍ（ミクロン）以上はなれた領域に設定することが渦電流損発生の抑止の点からは好ましい。
【００４６】
上記実施形態では半導体チップの外周領域にインダクタを形成し、回路設計上の面積利用効率の向上を図った。
【００４７】
しかしながらこの効果を達成する必要が無い場合は、インダクタを半導体チップの中央領域，すなわちパッドが形成されている外周部以外の領域に形成しても良い。
【００４８】
その場合も光遮蔽板はインダクタを回避するように形成する必要がある。
【００４９】
図４にそのような場合の実施形態を概略平面図として、また図５に概略断面図として示す。図中の番号は図１と同じ番号を使用しており、その説明は省略する。
【００５０】
図４及び図５に示した通り、本実施形態では、半導体チップ１０の中央領域にインダクタ６０が形成されている。
【００５１】
光遮蔽板１１０は半導体チップ１０の中央領域を覆うように配置されているが、インダクタ６０の領域は除くように開口部（インダクタを避ける構造）が設けられている。
【００５２】
このような構成によれば図２で説明したのと同様にインダクタから発生する磁束は光遮蔽板を貫通することなく、開口部を通過することになり、渦電流の発生が抑制される。
【００５３】
このような構成により、インダクタのような磁界を発生する機能素子を備えた高周波半導体装置において、渦電流の発生による機能低下を生じせしめることなく、光照射による誤動作を防止することができる。
【００５４】
【発明の効果】
以上説明したように本発明によれば、高周波損失の低減された高周波半導体装置を得ることができ、産業上寄与するところ大なるものである。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の概略平面図。
【図２】本発明の実施形態に係る半導体装置の概略断面図。
【図３】本発明の実施形態に係る半導体装置の概略断面図。
【図４】本発明の実施形態に係る半導体装置の概略平面図。
【図５】本発明の実施形態に係る半導体装置の概略断面図。
【符号の説明】
１０  半導体チップ，２０  リードフレーム，３１  バンプ，６０  インダクタ
【図１】
2004356448.tif 000003
【図２】
2004356448.tif 000004
【図３】
2004356448.tif 000005
【図４】
2004356448.tif 000006
【図５】
2004356448.tif 000007