(57)【要約】【課題】複数の電源電圧が供給されて動作する半導体集積回路において、プリドライバに電源電圧が供給されていない場合に、出力ドライバに貫通電流が流れないようにすると共に、外部回路との干渉を防止する。【解決手段】この半導体集積回路は、第１の電源電圧が供給されたときにプリドライブ信号を生成するプリドライバ１０と、Ｐ及びＮチャネルトランジスタを含み第２の電源電圧が供給されたときに出力端子に出力信号を供給する出力ドライバ４０と、第１の電源電圧が供給されているか否かを検出する検出回路６０と、第１の電源電圧が供給されているときにプリドライブ信号に基づいて第１及び第２のゲート信号を生成して出力ドライバのＰ及びＮチャネルトランジスタのゲートにそれぞれ供給し、第１の電源電圧が供給されていないときに出力ドライバのＰ及びＮチャネルトランジスタをカットオフさせる中間段回路２１、３１、５１等とを具備する。【選択図】  図１
2004356779.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源電圧が供給されて動作する半導体集積回路であって、
第１の電源電圧が供給されたときに、内部回路から供給される信号に基づいて少なくとも１つのプリドライブ信号を生成するプリドライバと、
直列に接続されたＰチャネルトランジスタ及びＮチャネルトランジスタを含み、第２の電源電圧が供給されたときに、出力端子に出力信号を供給する出力ドライバと、
第１の電源電圧が供給されているか否かを検出する検出回路と、
第１の電源電圧が供給されていることを前記検出回路が検出したときに、前記プリドライバによって生成された少なくとも１つのプリドライブ信号に基づいて第１及び第２のゲート信号を生成して前記出力ドライバのＰチャネルトランジスタ及びＮチャネルトランジスタのゲートにそれぞれ供給し、第１の電源電圧が供給されていないことを前記検出回路が検出したときに、前記出力ドライバのＰチャネルトランジスタ及びＮチャネルトランジスタをカットオフさせる中間段回路と、
を具備する半導体集積回路。
【請求項２】
前記検出回路が、
飽和接続された複数のＰチャネルトランジスタ及び複数のＮチャネルトランジスタを直列接続することによって構成され、第２の電源電圧が印加されるトランジスタ群と、
前記複数のＰチャネルトランジスタと前記複数のＮチャネルトランジスタとの接続点の電位を第１の電源電圧と比較して得られた結果を制御信号として出力する比較回路と、
を含む、請求項１記載の半導体集積回路。
【請求項３】
前記中間段回路が、
前記プリドライバから出力される第１のプリドライブ信号に基づいて第１のレベルシフト信号を生成する第１のレベルシフタと、
前記プリドライバから出力される第２のプリドライブ信号に基づいて第２のレベルシフト信号を生成する第２のレベルシフタと、
第１の電源電圧が供給されているときにハイレベルとなる第１の制御信号と第１のレベルシフト信号との論理積を反転して第１のゲート信号を生成するＮＡＮＤ回路と、
第１の電源電圧が供給されているときにローレベルとなる第２の制御信号と第２のレベルシフト信号との論理和を反転して第２のゲート信号を生成するＮＯＲ回路と、
を含む、請求項１又は２記載の半導体集積回路。
【請求項４】
前記第２の電源電圧が、前記第１の電源電圧よりも高い、請求項１〜３のいずれか１項記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、ＩＣやＬＳＩ等の半導体集積回路に関し、特に、複数の電源電圧が供給されて動作する半導体集積回路に関する。
【０００２】
【従来の技術】
近年、各種の電子機器の高速動作や低消費電力を実現するために、これらの電子機器において使用されるＩＣやＬＳＩ等の半導体集積回路の高集積化や低電圧化が進んでいる。しかし、全ての半導体集積回路の動作電圧を一律に低電圧化することは、デバイス固有の特性を考慮すると、極めて困難である。従って、異なる電源電圧で動作する複数の半導体集積回路が互いに接続される場合が生じる。
【０００３】
そのような場合に対応するために、低い電源電圧が供給されて動作するプリドライバと高い電源電圧が供給されて動作する出力ドライバとを含む出力回路を有する半導体集積回路が開発されている。図５に、従来の半導体集積回路における出力回路の例を示す。
【０００４】
図５に示す出力回路は、プリドライバ１０と、インバータ２１及び２２と、レベルシフタ３１及び３２と、ＰチャネルＭＯＳトランジスタ４１及びＮチャネルＭＯＳトランジスタ４２によって構成される出力ドライバ４０とを含んでいる。ここで、レベルシフタ３１及び３２の主要部と、出力ドライバ４０とには、高い電源電圧ＨＶＤＤ（例えば、３．３Ｖ）が供給され、その他の回路には、低い電源電圧ＬＶＤＤ（例えば、１．８Ｖ）が供給される。
【０００５】
内部回路からプリドライバ１０に信号が供給されると、プリドライバ１０は、第１及び第２のプリドライバ信号を生成し、インバータ２１及び２２を介してレベルシフタ３１及び３２にそれぞれ供給する。レベルシフタ３１及び３２は、供給された信号のレベルをシフトさせることにより、電源電圧ＨＶＤＤで動作する出力ドライバ４０に適した第１及び第２のレベルシフト信号を生成する。第１及び第２のレベルシフト信号は、出力ドライバ４０を構成するトランジスタ４１及び４２のゲートにそれぞれ供給され、トランジスタ４１及び４２のドレインから出力された出力信号は、外部出力端子（パッド）ＰＤを介して、電源電圧ＨＶＤＤ又はそれよりも高い電源電圧で動作する外部回路に供給される。
【０００６】
このような半導体集積回路において、電源電圧ＬＶＤＤが供給されないときでも、パッドＰＤに接続されている外部回路が動作している等の理由により、電源電圧ＨＶＤＤが供給される場合がある。そのような場合においては、プリドライバ１０やインバータ２１及び２２の出力がハイインピーダンス状態（電位不定）となるため、レベルシフタ３１及び３２の出力が不定状態となり、その電位によっては、出力ドライバ４０を構成するトランジスタ４１及び４２の両方が共にオンして、貫通電流Ｉ０が流れてしまうおそれがある。また、パッドＰＤが双方向の外部入出力端子である場合には、出力ドライバが出力しているレベルと反対のレベルの信号が印加されると、大電流が流れてしまうという問題があった。
【０００７】
ところで、下記の特許文献１には、多電源系をもつ半導体集積回路の電源電圧オフ時のＩＣの出力を安定させるために、制御電圧検出回路を出力電源系で構成し、その出力をレベルホールド回路の出力に接続される出力固定回路へ入力するようにした半導体集積回路が開示されている。しかしながら、この半導体集積回路においては、出力回路の出力信号はハイレベルになるかローレベルになるかのいずれかであり、データを双方向に伝送する場合には、出力回路に大電流が流れてしまう可能性がある。
【０００８】
【特許文献１】
特開平６−１９４１２号公報（第１頁、図１）
【０００９】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明の目的は、複数の電源電圧が供給されて動作する半導体集積回路において、プリドライバに電源電圧が供給されていない場合に、出力ドライバに貫通電流が流れないようにすると共に、外部回路との干渉を防止することである。
【００１０】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、複数の電源電圧が供給されて動作する半導体集積回路であって、第１の電源電圧が供給されたときに、内部回路から供給される信号に基づいて少なくとも１つのプリドライブ信号を生成するプリドライバと、直列に接続されたＰチャネルトランジスタ及びＮチャネルトランジスタを含み、第２の電源電圧が供給されたときに、出力端子に出力信号を供給する出力ドライバと、第１の電源電圧が供給されているか否かを検出する検出回路と、第１の電源電圧が供給されていることを検出回路が検出したときに、プリドライバによって生成された少なくとも１つのプリドライブ信号に基づいて第１及び第２のゲート信号を生成して出力ドライバのＰチャネルトランジスタ及びＮチャネルトランジスタのゲートにそれぞれ供給し、第１の電源電圧が供給されていないことを検出回路が検出したときに、出力ドライバのＰチャネルトランジスタ及びＮチャネルトランジスタをカットオフさせる中間段回路とを具備する。
【００１１】
ここで、検出回路が、飽和接続された複数のＰチャネルトランジスタ及び複数のＮチャネルトランジスタを直列接続することによって構成され、第２の電源電圧が印加されるトランジスタ群と、複数のＰチャネルトランジスタと複数のＮチャネルトランジスタとの接続点の電位を第１の電源電圧と比較して得られた結果を制御信号として出力する比較回路とを含むようにしても良い。
【００１２】
また、中間段回路が、プリドライバから出力される第１のプリドライブ信号に基づいて第１のレベルシフト信号を生成する第１のレベルシフタと、プリドライバから出力される第２のプリドライブ信号に基づいて第２のレベルシフト信号を生成する第２のレベルシフタと、第１の電源電圧が供給されているときにハイレベルとなる第１の制御信号と第１のレベルシフト信号との論理積を反転して第１のゲート信号を生成するＮＡＮＤ回路と、第１の電源電圧が供給されているときにローレベルとなる第２の制御信号と第２のレベルシフト信号との論理和を反転して第２のゲート信号を生成するＮＯＲ回路とを含むようにしても良い。
以上において、第２の電源電圧が、第１の電源電圧よりも高くなるようにしても良い。
【００１３】
以上の様に構成した本発明によれば、第１の電源電圧が供給されていないことを検出回路が検出したときに、出力ドライバのＰチャネルトランジスタ及びＮチャネルトランジスタをカットオフするようにしたので、プリドライバに第１の電源電圧が供給されていない場合に、出力ドライバに貫通電流が流れないようにすると共に、外部回路との干渉を防止することができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳しく説明する。なお、同一の要素には同一の番号を付して、説明を省略する。
図１は、本発明の一実施形態に係る半導体集積回路に含まれている出力回路の構成を示す図である。この半導体集積回路は、複数の電源電圧として、第１の電源電圧ＬＶＤＤ（本実施形態においては、１．８Ｖとする）と、第２の電源電圧ＨＶＤＤ（本実施形態においては、３．３Ｖとする）とが供給されて動作する。
【００１５】
図１に示すように、この半導体集積回路に含まれている出力回路は、プリドライバ１０と、出力ドライバ４０とを有しており、それらの間で信号の受け渡しを行う中間段として、インバータ２１及び２２と、レベルシフタ３１及び３２と、ＮＡＮＤ回路５１及びＮＯＲ回路５２とを有している。さらに、この出力回路は、電源電圧ＬＶＤＤが供給されているか否かを検出する電源電圧検出回路６０を有している。
【００１６】
ここで、レベルシフタ３１及び３２の主要部と、ＮＡＮＤ回路５１及びＮＯＲ回路５２と、出力ドライバ４０と、電源電圧検出回路６０とには、電源電圧ＨＶＤＤが供給され、その他の回路には、電源電圧ＬＶＤＤが供給される。
【００１７】
出力ドライバ４０は、直列に接続されたＰチャネルＭＯＳトランジスタ４１及びＮチャネルＭＯＳトランジスタ４２によって構成され、電源電圧ＨＶＤＤが供給されたときに、トランジスタ４１及び４２のゲートに印加されるゲート信号に基づいて、出力端子に出力信号を供給する。
【００１８】
電源電圧検出回路６０は、電源電圧ＬＶＤＤが供給されていることを検出したときに、制御信号ＣＮをハイレベルとし、反転制御信号ＣＮバーをローレベルとする。一方、電源電圧検出回路６０は、電源電圧ＬＶＤＤが供給されていないことを検出したときに、制御信号ＣＮをローレベルとし、反転制御信号ＣＮバーをハイレベルとする。
【００１９】
プリドライバ１０は、電源電圧ＬＶＤＤが供給されたときに、内部回路から供給される信号に基づいて、少なくとも１つのプリドライブ信号を生成する。本実施形態においては、プリドライバ１０が、レベルシフタ３１及び３２にそれぞれ供給するための第１及び第２のプリドライブ信号を生成している。第１及び第２のプリドライバ信号は、インバータ２１及び２２を介して、レベルシフタ３１及び３２にそれぞれ供給される。
【００２０】
図２に、レベルシフタの具体的な回路例を示す。図２に示すように、レベルシフタ３１及び３２の各々は、ＰチャネルＭＯＳトランジスタＱＰ１１及びＮチャネルＭＯＳトランジスタＱＮ１１によって構成される第１のインバータと、ＰチャネルＭＯＳトランジスタＱＰ１２及びＮチャネルＭＯＳトランジスタＱＮ１２によって構成される第２のインバータと、第１及び第２のインバータにそれぞれ直列に接続されたＰチャネルＭＯＳトランジスタＱＰ１３及びＱＰ１４とを含んでいる。
【００２１】
さらに、第１のインバータの入力と第２のインバータの入力との間には、電源電圧ＬＶＤＤが供給されて動作するインバータ３３が挿入されている。一方、トランジスタＱＰ１３及びＱＰ１４のソースには、電源電圧ＨＶＤＤが供給される。また、トランジスタＱＰ１３のゲートには、第２のインバータの出力信号が供給され、トランジスタＱＰ１４のゲートには、第１のインバータの出力信号が供給される。これにより、レベルシフタに入力される０〜ＬＶＤＤのレベルの信号が、ほぼ０〜ＨＶＤＤのレベルの信号として出力される。
【００２２】
このようにして、レベルシフタ３１及び３２は、それぞれに入力された信号のレベルをシフトさせることにより、第１及び第２のレベルシフト信号を生成する。第１及び第２のレベルシフト信号は、ＮＡＮＤ回路５１及びＮＯＲ回路５２にそれぞれ供給される。
【００２３】
電源電圧ＬＶＤＤが供給されていることが検出され、制御信号ＣＮがハイレベルで反転制御信号ＣＮバーがローレベルであるときに、ＮＡＮＤ回路５１及びＮＯＲ回路５２は、入力された第１及び第２のレベルシフト信号をトランジスタ４１及び４２のゲートにそれぞれ供給する。出力ドライバ４０を構成するトランジスタ４１及び４２のドレインから出力された出力信号は、外部出力端子（パッド）ＰＤを介して、電源電圧ＨＶＤＤ又はそれよりも高い電源電圧で動作する外部回路に供給される。
【００２４】
一方、電源電圧ＬＶＤＤが供給されていないことが検出され、制御信号ＣＮがローレベルで反転制御信号ＣＮバーがハイレベルであるときに、ＮＡＮＤ回路５１は、ハイレベルの信号をトランジスタ４１のゲートに供給し、ＮＯＲ回路５２は、ローレベルの信号をトランジスタ４２のゲートに供給する。これにより、出力ドライバ４０を構成するトランジスタ４１及び４２がカットオフし、出力ドライバ４０がハイインピーダンス状態となる。
【００２５】
このような出力回路によれば、電源電圧ＬＶＤＤが供給されずに電源電圧ＨＶＤＤが供給される場合においても、出力ドライバを構成するトランジスタ４１及び４２の両方が共にオンして貫通電流Ｉ０が流れてしまうおそれがなくなる。また、パッドＰＤが双方向の外部入出力端子である場合においても、外部回路から印加される信号と干渉するおそれがなくなる。
【００２６】
図３に、電源電圧検出回路の具体的な回路例を示す。図３に示すように、電源電圧検出回路６０は、ｍ個のＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰｍ及びｎ個のＮチャネルＭＯＳトランジスタＱＮ１〜ＱＮｎを直列接続することによって構成されるトランジスタ群６１と、トランジスタＱＰｍとトランジスタＱＮ１との接続点（ノードＮ１）の電位を電源電圧ＬＶＤＤと比較する比較回路６２とを含んでいる。
【００２７】
トランジスタ群６１には、電源電圧ＨＶＤＤが印加される。トランジスタ群６１に含まれている各トランジスタは飽和接続されており、例えば、各トランジスタにおいて、０．６Ｖの電圧効果を生じる。
【００２８】
比較回路６２は、ＰチャネルＭＯＳトランジスタＱＰ２１及びＮチャネルＭＯＳトランジスタＱＮ２１によって構成される第１のインバータと、ＰチャネルＭＯＳトランジスタＱＰ２２及びＮチャネルＭＯＳトランジスタＱＮ２２によって構成される第２のインバータと、第１及び第２のインバータにそれぞれ直列に接続されたＰチャネルＭＯＳトランジスタＱＰ２３及びＱＰ２４とを含んでいる。
【００２９】
ここで、トランジスタＱＰ２３及びＱＰ２４のソースには、電源電圧ＨＶＤＤが供給される。また、トランジスタＱＰ２３のゲートには、第２のインバータから出力される制御信号ＣＮが供給され、トランジスタＱＰ２４のゲートには、第１のインバータから出力される反転制御信号ＣＮバーが供給される。
【００３０】
これにより、電源電圧ＬＶＤＤがノードＮ１の電位よりも大きいときに、制御信号ＣＮがハイレベルとなり、反転制御信号ＣＮバーがローレベルとなる。一方、電源電圧ＬＶＤＤがノードＮ１の電位よりも小さいときに、制御信号ＣＮがローレベルとなり、反転制御信号ＣＮバーがハイレベルとなる。
【００３１】
図４に、電源電圧ＬＶＤＤの検出範囲を示す。ＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰｍの各々のしきい電圧をＶＴＰとし、ＮチャネルＭＯＳトランジスタＱＮ１〜ＱＮｎの各々のしきい電圧をＶＴＮとすると、ノードＮ１の電位ＶＮ１は、（ＨＶＤＤ−ｍ・ＶＴＰ）よりも大きく、ｎ・ＶＴＮよりも小さい範囲となる。従って、Ｐチャネルトランジスタ及びＮチャネルトランジスタの個数を、次の関係が成立するように設定しておく。
ＬＶＤＤ  ＞  ｎ・ＶＴＮ  ＞（ＨＶＤＤ−ｍ・ＶＴＰ）＞  ＶＧＮＤ
この場合に、電源電圧ＬＶＤＤが供給されると、ＬＶＤＤ＞ＶＮ１であるから、制御信号ＣＮがハイレベルとなり、電源電圧ＬＶＤＤが供給されなければ、ＶＮ１＞ＶＧＮＤであるから、制御信号ＣＮがローレベルとなる。
【図面の簡単な説明】
【図１】本発明の一実施形態における出力回路の構成を示す図。
【図２】レベルシフタの具体的な回路例を示す図。
【図３】電源電圧検出回路の具体的な回路例を示す図。
【図４】電源電圧ＬＶＤＤの検出範囲を示す図。
【図５】従来の半導体集積回路における出力回路の例を示す図。
【符号の説明】
１０  プリドライバ、  ２１、２２、３３  インバータ、  ３１、３２  レベルシフタ、  ４０  出力ドライバ、  ５１  ＮＡＮＤ回路、  ５２  ＮＯＲ回路、  ６０  電源電圧検出回路、  ＰＤ  外部出力端子（パッド）、  ＱＰ１〜ＱＰｍ、ＱＰ１１〜ＱＰ２４  ＰチャネルＭＯＳトランジスタ、  ＱＮ１〜ＱＮｎ、ＱＮ１１〜ＱＮ２２  ＮチャネルＭＯＳトランジスタ
【図１】
2004356779.tif 000003
【図２】
2004356779.tif 000004
【図３】
2004356779.tif 000005
【図４】
2004356779.tif 000006
【図５】
2004356779.tif 000007