(57)【要約】【課題】微細な回路パターンを高精度に形成することが容易であり、比較的低い製造コストを実現可能な多層基板の製造方法を提供すること。【解決手段】本発明の多層基板の製造方法は、絶縁層２と前記絶縁層２の一方の主面に設けられた第１導電層３ａとを備えた積層体１にスルーホールを形成する工程と、前記第１導電層３ａ上に粘着フィルム７を貼り付けて前記スルーホールの前記第１導電層３ａ側の開口を塞ぐ工程と、前記粘着フィルム７により前記第１導電層３ａ側の開口を塞がれた前記スルーホールを導電材料で埋め込む工程とを含んだことを特徴とする。【選択図】　　図１
2004096007.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と前記絶縁層の一方の主面に設けられた第１導電層とを備えた積層体にスルーホールを形成する工程と、
前記第１導電層上に粘着フィルムを貼り付けて前記スルーホールの前記第１導電層側の開口を塞ぐ工程と、
前記粘着フィルムにより前記第１導電層側の開口を塞がれた前記スルーホールを導電材料で埋め込む工程とを含んだことを特徴とする多層基板の製造方法。
【請求項２】
前記埋め込む工程は、前記積層体の前記第１導電層が設けられた面の裏面に、無電解めっき及び／またはダイレクトプレーティングを行い、その後、電気メッキを行うことを含んだことを特徴とする請求項１に記載の多層基板の製造方法。
【請求項３】
前記積層体は前記絶縁層の他方の主面に設けられた第２導電層をさらに備えたことを特徴とする請求項１または請求項２に記載の多層基板の製造方法。
【請求項４】
前記埋め込む工程の後に、前記積層体から前記粘着フィルムを取り除く工程をさらに含んだことを特徴とする請求項１乃至請求項３の何れか１項に記載の多層基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層基板の製造方法に関する。
【０００２】
【従来の技術】
多くの半導体モジュールは、半導体チップをインターポーザに搭載してなる半導体パッケージを、プリント配線板に表面実装した構造を有している。近年、半導体モジュールや半導体パッケージには薄型化や高密度化が求められており、そのため、半導体パッケージの薄型化が可能なテープキャリアがインターポーザとして使用されつつある。
【０００３】
現在使用されているテープキャリアの殆どは、絶縁層の一方の主面のみに回路パターンを設けた単層構造を有するものである。しかしながら、このような単層構造のテープキャリアは、高密度化の要求を必ずしも十分に満足させるものではない。それゆえ、絶縁層の両主面に回路パターンを設けた二層構造のテープキャリアが検討されている。
【０００４】
二層構造のテープキャリアでは、回路パターン間の電気的接続，所謂、層間接続，を行う必要がある。この層間接続にはビアホールを銅めっきで埋め込む方法（フィルドビア）を採用することが信頼性や高密度化の観点で有利であると言われており、そのような接続法としては以下の２つの方法が考えられている。
【０００５】
図２（ａ）乃至（ｄ）は、層間接続方法の一例を概略的に示す断面図である。この方法では、まず、図２（ａ）に示す積層体１を準備する。なお、この積層体１は、絶縁層２の両主面に銅箔３ａ，３ｂが設けられた構造を有している。次に、図２（ｂ）に示すように、ドリルやパンチングなどにより積層体１にビアホールとしてスルーホールを形成する。その後、図２（ｃ）に示すように、無電解めっきやダイレクトプレーティングにより、積層体１の両主面とスルーホールの側壁との上に薄い銅層４を形成する。続いて、図２（ｄ）に示すように、めっきにより銅層４上に銅層５を形成し、この銅層５でスルーホールを埋め込む。これにより、銅箔３ａ，３ｂ同士を電気的に接続する。
【０００６】
図３（ａ）乃至（ｄ）は、層間接続方法の他の例を概略的に示す断面図である。この方法では、まず、図３（ａ）に示す積層体１を準備する。次に、積層体１にレーザ加工を施して、図３（ｂ）に示すように、銅箔３ｂ側で開口し且つ底面が銅箔３ａで構成されたビアホール（ブラインドホール）を形成する。その後、図３（ｃ）に示すように、無電解めっきやダイレクトプレーティングにより、銅箔３ｂとブラインドホールの側壁及び底面との上に薄い銅層４を形成する。続いて、図３（ｄ）に示すように、めっきにより銅層４上に銅層５を形成し、この銅層５でブラインドホールを埋め込む。これにより、銅箔３ａ，３ｂ同士を電気的に接続する。
【０００７】
なお、図２（ａ）乃至（ｄ）の方法で層間接続を行った場合には、層間接続後、銅箔３ａと銅層４，５との積層体６ａや銅箔３ｂと銅層４，５との積層体６ｂをエッチングなどによりパターニングして回路パターンを形成する。また、図３（ａ）乃至（ｄ）の方法で層間接続を行った場合には、層間接続後、銅箔３ｂと銅層４，５との積層体６ｂや銅箔３ａをエッチングなどによりパターニングして回路パターンを形成する。以上のようにして、二層構造のテープキャリアを得ることができる。
【０００８】
図２（ａ）乃至（ｄ）の方法では、ビアホールの形成にドリルやパンチングを利用しているため、比較的低いコストでビアホールを形成することができる。しかしながら、この方法では、ビアホールとしてスルーホールを形成しており、これらビアホールを銅で埋め込むには、銅層５を孔径の７０％程度以上の厚さに形成しなければならない。したがって、積層体６ａ，６ｂが厚くなり、微細なパターニングを高精度に行うことが難しい。
【０００９】
また、図３（ａ）乃至（ｄ）の方法では、ビアホールとしてブラインドホールを形成している。ブラインドホールではスルーホールに比べてめっき析出が生じ易いため、この方法では、比較的薄い銅層５を形成することでビアホールを埋め込むことができる。しかしながら、この方法では、ビアホールの形成にレーザを使用するため、テープキャリアの製造コストが高くなるという問題がある。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、微細な回路パターンを高精度に形成することが容易であり、比較的低い製造コストを実現可能な多層基板の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明は、絶縁層と前記絶縁層の一方の主面に設けられた第１導電層とを備えた積層体にスルーホールを形成する工程と、前記第１導電層上に粘着フィルムを貼り付けて前記スルーホールの前記第１導電層側の開口を塞ぐ工程と、前記粘着フィルムにより前記第１導電層側の開口を塞がれた前記スルーホールを導電材料で埋め込む工程とを含んだことを特徴とする多層基板の製造方法を提供する。
【００１２】
本発明において、上記埋め込む工程は、積層体の第１導電層が設けられた面の裏面に、無電解めっき及び／またはダイレクトプレーティングを行い、その後、電気メッキを行うことを含んでいてもよい。
本発明において、上記積層体は絶縁層の他方の主面に設けられた第２導電層をさらに備えていてもよい。
本発明に係る多層基板の製造方法は、上記埋め込む工程の後に、積層体から粘着フィルムを取り除く工程をさらに含んでいてもよい。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
図１（ａ）乃至（ｆ）は、本発明の一実施形態に係る多層基板の製造方法を概略的に示す断面図である。この方法では、以下に説明するように多層基板を製造する。
【００１４】
まず、図１（ａ）に示す積層体１を準備する。この積層体１は、絶縁層２の両主面に導体層３ａ，３ｂが設けられた構造を有している。絶縁層２は、ポリイミドなどのような樹脂を含有することができる。この絶縁層２は、単層構造であってもよく、或いは、多層構造であってもよい。例えば、絶縁層２として、ポリイミド層、ポリイミド層とＢステージ状態のエポキシ層との積層体のような接着剤層を有する高分子フィルム、ガラスクロスにエポキシ樹脂を含浸させてこれをＢステージ状態としたプリプレグのような複合材料、ヒートシール性を有する材料などを使用することができる。また、導体層３ａ，３ｂは、銅などの金属材料を含有することができる。例えば、導体層３ａ，３ｂとして、銅箔を使用することができる。
【００１５】
次に、図１（ｂ）に示すように、積層体１にスルーホールを形成する。スルーホールの形成方法に特に制限はないが、コストの観点では、ドリルやパンチングなどを利用することが有利である。
【００１６】
その後、図１（ｃ）に示すように、導体層３ａ上に粘着フィルム７を貼り付ける。これにより、スルーホールの一方の開口を塞ぐ。すなわち、スルーホールをブラインドホールとする。粘着フィルム７は、導体層３ａに対して十分な接着力を有するとともに、積層体１から剥離するまでの間に行う処理に対して十分な耐性を有していればよい。また、粘着フィルム７は、単層構造を有していてもよく、多層構造を有していてもよい。単層構造の粘着フィルム７としては、例えば、感光性ドライフィルムなどを挙げることができる。また、多層構造の粘着フィルム７としては、例えば、めっき用のマスキングテープのように基材フィルム上に粘着層を設けた構造の粘着フィルムを挙げることができる。
【００１７】
次いで、図１（ｄ）に示すように、例えば、無電解めっきやダイレクトプレーティングにより、導体層３ｂとブラインドホールの側壁及び底面（スルーホールの側壁と粘着フィルム７のスルーホール内で露出した部分）との上に薄い導体層４を形成する。この導体層４は、銅などの金属材料を含有することができる。ここでは、導体層４として薄い銅層を形成することとする。
【００１８】
続いて、図１（ｅ）に示すように、例えば、めっきにより、導体層４上に銅などの金属材料を含有した導体層５を形成し、この導体層５を構成する導電材料でブラインドホールを埋め込む。これにより、導体層３ａ，３ｂ同士を電気的に接続する。
【００１９】
その後、図１（ｆ）に示すように、積層体１から粘着フィルム７を剥離する。さらに、導体層３ａ，４，５との積層体６と導体層３ｂとをフォトリソグラフィ技術やエッチング技術を利用してパターニングすることにより導体回路パターンを得る。また、必要に応じて、それら導体回路パターン上に半導体チップ接続用の金属バンプやプリント配線板接続用の金属バンプなどを形成する。以上のようにして、多層基板として、二層構造のテープキャリアを得ることができる。
【００２０】
上述のように、本実施形態に係る方法では、ビアホールとしてスルーホールを形成する。そのため、ビアホールの形成にドリルやパンチングを利用することができ、したがって、比較的低いコストでビアホールを形成することができる。
【００２１】
また、本実施形態では、導体層３ａ上に粘着フィルム７を貼り付けてスルーホールをブラインドホールとし、この状態でビアホールの埋め込みを行う。そのため、導体層５を厚く形成することなくビアホールを埋め込むことができ、したがって、導体層６に対して微細なパターニングを高精度且つ容易に行うことができる。
【００２２】
さらに、本実施形態では、導体層３ａに粘着フィルム７を貼り付けた状態でビアホールの埋め込みを行うため、導体層３ａ上でめっき析出を生ずることがない。したがって、導体層３ａに対して微細なパターニングを高精度且つ容易に行うことができるのは勿論、導体層３ａに粘着フィルム７を貼り付ける前に、導体層３ａのパターニング及び／または導体層３ａ上への金属バンプの形成を行うこともできる。
【００２３】
上述した実施形態では、粘着フィルム７を機械的に剥離することにより積層体１から粘着フィルム７を取り除いた。この方法は簡便であり且つ低コストであるが、粘着フィルム７の除去に他の方法を利用してもよい。例えば、粘着フィルム７として、感光性ドライフィルムのようにめっき液などに対して不溶性であり且つ少なくとも粘着面が所定の溶液に対して可溶性のフィルムを使用した場合、導体層５を形成後に上記溶液で処理することにより、積層体１から粘着フィルム７を化学的に除去することができる。したがって、このような方法で粘着フィルム７を除去すれば、絶縁層２のコシが弱い場合などに粘着フィルム７の機械的な剥離に起因して生じる積層体１の破損等を防止することができる。
【００２４】
また、上述した実施形態では、多層基板としてテープキャリアを例示したが、上記の技術で製造する多層基板はテープ状でなくてもよい。例えば、上記の技術で製造する多層基板は、半導体パッケージに含まれるインターポーザと同等の形状及び寸法を有するものであってもよい。
【００２５】
さらに、上述した実施形態では多層基板として二層構造のテープキャリアを例示したが、上記の技術は導体回路パターンを三層以上含む多層基板の製造にも利用可能である。例えば、図１（ｆ）に示す構造を複数形成し、それらの積層体６及び導体層３ｂをパターニングして複数の基板を得る。その後、それら基板を貼り合わせることにより、導体回路パターンを三層以上含む多層基板を得ることができる。
【００２６】
【発明の効果】
以上説明したように、本発明では、ビアホールとしてスルーホールを形成するため、ビアホールの形成にドリルやパンチングなどを利用することができ、したがって、比較的低いコストでビアホールを形成することができる。また、本発明では、導体層上に粘着フィルムを貼り付けることにより上記のスルーホールをブラインドホールとし、この状態でビアホールの埋め込みを行う。そのため、導体層を厚くすることなくビアホールを埋め込むことができ、したがって、導体層に対して微細なパターニングを高精度且つ容易に行うことができる。
すなわち、本発明によると、微細な回路パターンを高精度に形成することが容易であり且つ比較的低い製造コストを実現可能な多層基板の製造方法が提供される。
【図面の簡単な説明】
【図１】（ａ）乃至（ｆ）は、本発明の一実施形態に係る多層基板の製造方法を概略的に示す断面図。
【図２】（ａ）乃至（ｄ）は、層間接続方法の一例を概略的に示す断面図。
【図３】（ａ）乃至（ｄ）は、層間接続方法の他の例を概略的に示す断面図。
【符号の説明】
１…積層体
２…絶縁層
３ａ，３ｂ…導体層（銅箔）
４…導体層（銅層）
５…導体層（銅層）
６，６ａ，６ｂ…積層体
７…粘着フィルム
【図１】
2004096007.tif 000003
【図２】
2004096007.tif 000004
【図３】
2004096007.tif 000005