(57)【要約】【課題】本発明は、ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴの駆動損失を低減してコンバータの変換効率を向上できる同期整流コンバータを提供することを目的とする。【解決手段】ハイサイドＭＯＳＦＥＴ１１を駆動するハイサイド駆動回路１３に定電圧を供給するハイサイド定電圧回路１２と、ローサイドＭＯＳＦＥＴ１５を駆動するローサイド駆動回路１７に定電圧を供給するローサイド定電圧回路１６とを有し、ハイサイド定電圧回路とローサイド定電圧回路を入力電源間に直列接続し、ハイサイド駆動回路に流れた電流をローサイド駆動回路に供給することにより、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴの駆動損失を低減することができる。【選択図】　　　　図５
2004096866.tif 000002
【特許請求の範囲】
【請求項１】
ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴをスイッチングして電圧変換を行う同期整流コンバータにおいて、
前記ハイサイドＭＯＳＦＥＴを駆動するハイサイド駆動回路に定電圧を供給するハイサイド定電圧回路と、
前記ローサイドＭＯＳＦＥＴを駆動するローサイド駆動回路に定電圧を供給するローサイド定電圧回路とを有し、
前記ハイサイド定電圧回路と前記ローサイド定電圧回路を入力電源間に直列接続し、前記ハイサイド駆動回路に流れた電流を前記ローサイド駆動回路に供給することを特徴とする同期整流コンバータ。
【請求項２】
請求項１記載の同期整流コンバータにおいて、
前記ハイサイド定電圧回路と前記ローサイド定電圧回路は、シャント・レギュレータ方式の定電圧回路であることを特徴とする同期整流コンバータ。
【請求項３】
請求項２記載の同期整流コンバータにおいて、
前記ハイサイド定電圧回路と前記ローサイド定電圧回路の間に、電流制限回路を設けたことを特徴とする同期整流コンバータ。
【請求項４】
請求項１記載の同期整流コンバータにおいて、
前記ハイサイドＭＯＳＦＥＴと前記ローサイドＭＯＳＦＥＴのうち、駆動損失が大きい方のＭＯＳＦＥＴを駆動する側の定電圧回路は、ドロッパ方式の定電圧回路であり、他方のＭＯＳＦＥＴを駆動する側の定電圧回路は、シャント・レギュレータ方式の定電圧回路であることを特徴とする同期整流コンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、同期整流コンバータに関し、スイッチング素子にＭＯＳＦＥＴを採用し電圧変換を行う同期整流コンバータに関する。
【０００２】
【従来の技術】
近年、スイッチング電源は小型化、高効率化、低出力電圧化を目的として、スイッチング素子にＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）を採用し電圧変換を行う同期整流コンバータが広く使われている。
【０００３】
図１は、従来の同期整流コンバータの一例の回路構成図を示す。同図中、ハイサイドスイッチング素子にＰチャネルＭＯＳＦＥＴ１を使い、ローサイドスイッチング素子にＮチャネルＭＯＳＦＥＴ２を使っている。ＭＯＳＦＥＴ１，２は、ＦＥＴまたはバイポーラトランジスタで構成した駆動回路３，４によりゲート電流をシンクまたはソースしてスイッチングされる。
【０００４】
図２は、図１の各部の信号タイミングチャートを示す。ＭＯＳＦＥＴ１はゲート，ソース間電圧Ｖｇｓ１が印加されるとゲート電流Ｉｇ１が流れ、このとき、ハイサイド駆動回路３には駆動電流Ｉ１が流れＭＯＳＦＥＴ１はオンする。また、ＭＯＳＦＥＴ２はゲート，ソース間電圧Ｖｇｓ２が印加されるとゲート電流Ｉｇ２が流れ、このとき、ローサイド駆動回路４には駆動電流Ｉ２が流れＭＯＳＦＥＴ２はオンする。
【０００５】
【発明が解決しようとする課題】
ＭＯＳＦＥＴをスイッチング素子として使用した場合、ＭＯＳＦＥＴの駆動損失Ｗは（１）式で表される。
【０００６】
Ｗ＝Ｑｇ×Ｖｇｓ×ｆ　　　　　　　　　…（１）
但し、ＱｇはＭＯＳＦＥＴのトータル・ゲートチャージ、Ｖｇｓはゲート、ソース間電圧（以降、「ゲート電圧」という）、ｆはスイッチング周波数である。
【０００７】
従来の同期整流コンバータでは、ハイサイドにＰチャネルＭＯＳＦＥＴ、ローサイドにＮチャネルＭＯＳＦＥＴが使用されており、ハイサイド駆動損失Ｗ１とローサイド駆動損失Ｗ２との合計の駆動損失ＷＴは（２）式のようになる。
【０００８】
ＷＴ＝Ｗ１＋Ｗ２＝（Ｑｇ１＋Ｑｇ２）×Ｖｉｎ×ｆ
ここで、Ｑｇ１＝Ｑｇ２＝Ｑｇとすると、
ＷＴ＝２×Ｑｇ×Ｖｉｎ×ｆ　　　　　　…（２）
一般的に同期整流コンバータには大電流のドレイン電流を流すため、低オン抵抗化したパワーＭＯＳＦＥＴが使われる。このようなパワーＭＯＳＦＥＴはトータル・ゲートチャージＱｇが大きくなるため駆動損失も大きくなり、電源の利用効率を低下させる。また、スイッチング周波数ｆが高くなると駆動損失が大きくなるため、電源の高周波化を難しくしているという問題があった。
【０００９】
図３は、ＭＯＳＦＥＴの等価回路図を示す。ＭＯＳＦＥＴのゲート，ソース間には寄生容量Ｃ１が存在し、ゲート，ドレイン間には寄生容量Ｃ２，Ｃ３が存在し、ドレイン，ソース間には寄生容量Ｃ４が存在する。ここで、寄生容量Ｃ３，Ｃ４は可変容量になっている。
【００１０】
図４は、ＭＯＳＦＥＴのトータル・ゲートチャージ対ゲート電圧特性を示す。ＭＯＳＦＥＴのゲート，ドレイン間とドレイン，ソース間の寄生容量Ｃ３，Ｃ４は可変容量になっており、スレッシュホールド電圧Ｖｔｈ近傍ではミラー効果があるためゲートチャージ，ゲート電圧特性は平坦になるが、ゲート電圧がスレッシュホールド電圧Ｖｔｈを越えるとトータル・ゲートチャージＱｇはゲート電圧Ｖｇｓに一次比例している。
【００１１】
つまり、トータル・ゲートチャージＱｇがゲート電圧Ｖｇｓに一次比例しており、駆動損失Ｗはゲート電圧Ｖｇｓに一次比例していることから、（１）式より駆動損失Ｗはほぼゲート電圧Ｖｇｓの二乗に比例することがわかる。
【００１２】
従って、駆動損失Ｗを低減するにはゲート電圧Ｖｇｓを低くすることが効果的である。また、ハイサイド駆動回路で使用した電流をローサイド駆動回路に流して再利用することで、（２）式の右辺にある係数「２」が小さくなり、駆動損失Ｗを低減できるのであるが、従来回路では、このような駆動損失の低減が図られていないという問題があった。
【００１３】
本発明は、上記の点に鑑みなされたものであり、ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴの駆動損失を低減してコンバータの変換効率を向上できる同期整流コンバータを提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１に記載の発明は、ハイサイドＭＯＳＦＥＴを駆動するハイサイド駆動回路に定電圧を供給するハイサイド定電圧回路と、ローサイドＭＯＳＦＥＴを駆動するローサイド駆動回路に定電圧を供給するローサイド定電圧回路とを有し、ハイサイド定電圧回路とローサイド定電圧回路を入力電源間に直列接続し、ハイサイド駆動回路に流れた電流をローサイド駆動回路に供給することにより、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴの駆動損失を低減することができる。
【００１５】
請求項２に記載の発明では、ハイサイド定電圧回路とローサイド定電圧回路は、シャント・レギュレータ方式の定電圧回路であることにより、ハイサイド駆動回路またはローサイド駆動回路の電圧が設定電圧より上昇した場合、定電圧回路で電流を吸い込み設定電圧に安定化することができる。
【００１６】
請求項３に記載の発明は、ハイサイド定電圧回路とローサイド定電圧回路の間に、電流制限回路を設けたことにより、入力電源電圧がハイサイド定電圧回路の設定電圧の設定電圧とローサイド定電圧回路の設定電圧の和より高い場合、ハイサイド駆動回路またはローサイド駆動回路に過剰な電流が流れることを防止できる。
【００１７】
請求項４に記載の発明は、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴのうち、駆動損失が大きい方のＭＯＳＦＥＴを駆動する側の定電圧回路は、ドロッパ方式の定電圧回路であり、他方のＭＯＳＦＥＴを駆動する側の定電圧回路は、シャント・レギュレータ方式の定電圧回路であることにより、入力電源電圧がハイサイド定電圧回路の設定電圧とローサイド定電圧回路の設定電圧の和より高い場合でも、電流制限回路を使用することなく、ハイサイド駆動回路またはローサイド駆動回路に過剰な電流が流れることを防止することができる。
【００１８】
【発明の実施の形態】
図５は、本発明の同期整流コンバータの第１実施例の原理図を示し、図６は、本発明の同期整流コンバータの第１実施例の回路構成図を示す。両図中、本発明の同期整流コンバータは非絶縁ＢＵＣＫ型（降圧型）に適用した例であり、直流入力電圧Ｖｉｎが供給されている。
【００１９】
ハイサイドＰチャネルＭＯＳＦＥＴ１１は、ハイサイド定電圧回路１２を駆動電源とするハイサイド駆動回路１３により駆動される。またローサイドＮチャネルＭＯＳＦＥＴ１５はローサイド定電圧回路１６を駆動電源とするローサイド駆動回路１７により駆動される。
【００２０】
駆動回路１３，１７それぞれはＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴで構成したドライバと、チャージタンクのコンデンサＣ１，Ｃ２から構成されている。駆動回路１３，１７それぞれはＰＷＭ制御部２０から供給されるスイッチング制御パルスをＭＯＳＦＥＴ１１，１５のゲートに供給する。
【００２１】
ＰＷＭ制御部２０は、図２に示すようにＭＯＳＦＥＴ１１，１５を逆相でスイッチング制御する。ＭＯＳＦＥＴ１１がオン、ＭＯＳＦＥＴ１５がオフ時に、入力電源ＶｉｎからＭＯＳＦＥＴ１１を経て出力チョークコイルＬ０にエネルギーを蓄積しながら負荷２２に電流を供給する。次に、ＭＯＳＦＥＴ１１がオフ、ＭＯＳＦＥＴ１５がオンになると、出力チョークコイルＬ０に蓄積されたエネルギーは負荷２２に電流を供給し、負荷２２からＭＯＳＦＥＴ１５を経て出力チョークコイルＬ０に還流する。コンデンサＣ０は出力チョークコイルＬ０と共に平滑回路を構成している。また、ＰＷＭ制御部２０は、出力電圧Ｖｏを検出してＭＯＳＦＥＴ１１，１５をスイッチングするパルス幅を制御している。
【００２２】
ハイサイド定電圧回路１２とローサイド定電圧回路１６は入力電源Ｖｉｎ間に直列に接続されて構成されており、これによる電力損失は以下のようになる。
【００２３】
ＷＴ＝Ｑｇ１×Ｖ１×ｆ＋Ｑｇ２×Ｖ２×ｆ　　…（３）
ここで、（３）式を従来例と比較しやすくするために、ゲート駆動電圧をハイサイド定電圧回路１２の設定電圧Ｖ１とローサイド定電圧回路１６の設定電圧Ｖ２で均等にし、入力電源Ｖｉｎの１／２とすると、以下のようになる。
【００２４】
Ｖ１＝Ｖ２＝１／２×Ｖｉｎ　　　　　　　　　…（４）
同様にハイサイドＭＯＳＦＥＴのトータル・ゲートチャージＱｇ１と、ローサイドＭＯＳＦＥＴのトータル・ゲートチャージＱｇ２を同じとし、ゲート駆動電圧が１／２のトータル・ゲートチャージも１／２とする。
【００２５】
具体的に図４に示すＭＯＳＦＥＴのゲートチャージ対ゲート電圧特性で説明する。同図中、Ｖｇｓ（１）及びＱｇ（１）は従来例のゲート電圧及びトータル・ゲートチャージである。また、Ｖｇｓ（２）及びＱｇ（２）は本発明におけるゲート電圧及びトータル・ゲートチャージである。但し、ＭＯＳＦＥＴは、このデート電圧Ｖｇｓ（２）ポイントでは十分飽和してオンしており、ドレイン，ソース間は十分低抵抗になっている。
【００２６】
図４から明らかなように、本発明ではゲート電圧Ｖｇｓ（２）は従来のゲート電圧Ｖｇｓ（１）の１／２であり、それに伴いトータル・ゲートチャージも１／２になっている。
【００２７】
Ｑｇ１＝Ｑｇ２＝１／２×Ｑｇ　　　　　　　　…（５）
（３）式に（４），（５）式を代入すると
ＷＴ＝２（１／２×Ｑｇ×１／２×Ｖｉｎ×ｆ）
＝１／２×Ｑｇ×Ｖｉｎ×ｆ　　　　　　　…（６）
となり、従来における駆動損失を表す（２）式と、本発明で改善した駆動損失を表す（６）式を比較すると駆動損失は１／４に減少する。
【００２８】
このときの動作を図７に示すハイサイドＰチャネルＭＯＳＦＥＴ１１の各部の動作波形を用いて説明する。図７では従来回路の動作波形を破線、本発明回路の動作波形を実線で示す。
【００２９】
ゲート電圧Ｖｇｓ１が１／２になっているため、ゲート電流Ｉｇ１も小さくなっている。これまでに述べているトータル・ゲートチャージＱｇはこのＩｇの電流・時間積（Ｑｇ１＝∫Ｉｇ１ｄｔ）である。つまり、Ｉｇ１の面積がＱｇ１であるから、本発明回路の実線の面積（ハッチング部分）は、従来回路の破線の面積のほぼ半分になっていることが分かる。
【００３０】
つまり、ＭＯＳＦＥＴのゲート電圧Ｖｇｓを半分で駆動する本発明によればトータル・ゲートチャージＱｇが従来の半分になり、駆動損失を１／４に減少することができる。近年、ゲート電圧Ｖｇｓが低いＭＯＳＦＥＴが開発されるようになってきたことから、本発明の適用範囲は広くなる。
【００３１】
図６に示す本発明回路は、Ｖｉｎ≦Ｖ１＋Ｖ２が前提の回路構成であり、ハイサイド定電圧回路１２はツェナーダイオードＤ１で構成され、ローサイド定電圧回路１６はツェナーダイオードＤ２で構成されている。
【００３２】
ハイサイドＰチャネルＭＯＳＦＥＴ１１のスイッチング時の駆動電流Ｉ１はコンデンサＣ１で平滑され、電流ｉ１ａとしてローサイド駆動回路１７に流出する。また、ローサイドＮチャネルＭＯＳＦＥＴ１５の駆動電流Ｉ２はコンデンサＣ２で平滑され、電流ｉ２ａとしてローサイド駆動回路１７に流入する。
【００３３】
ここで、ハイサイドＰチャネルＭＯＳＦＥＴ１１の駆動損失がローサイドＮチャネルＭＯＳＦＥＴ１５の駆動損失より大きい場合はｉ１ａ＞ｉ２ａとなり、その差分電流はローサイド駆動回路１７のコンデンサＣ２に充電される。
【００３４】
そして、コンデンサＣ２の充電電圧がローサイド定電圧回路１６の設定電圧Ｖ２を超えるとツェナーダイオードＤ２にダミー電流ｉ２ｂが流れ、設定電圧Ｖ２にクランプされる。このダミー電流ｉ２ｂはｉ２ｂ＝ｉ１ａ−ｉ２ａである。
【００３５】
また、Ｖ１＝Ｖｉｎ−Ｖ２であるので、入力電圧Ｖｉｎが一定であれば設定電圧Ｖ１も一定に保たれる。なお、ハイサイドダミー電流ｉ１ｂ＝０である。
【００３６】
次に、ハイサイドＰチャネルＭＯＳＦＥＴ１１の駆動損失がローサイドＮチャネルＭＯＳＦＥＴ１５の駆動損失より小さい場合はｉ１ａ＜ｉ２ａとなり、その差分電流はハイサイド駆動回路１３のコンデンサＣ１に充電される。そして、コンデンサＣ１の充電電圧がハイサイド定電圧回路１２の設定電圧Ｖ１を超えるとツェナーダイオードＤ１にダミー電流ｉ１ｂが流れ、設定電圧Ｖ１にクランプされる。このダミー電流ｉ１ｂはｉ１ｂ＝ｉ２ａ−ｉ１ａとなる。
【００３７】
また、Ｖ２＝Ｖｉｎ−Ｖ１であるので、入力電圧Ｖｉｎが一定であれば設定電圧Ｖ２も一定に保たれる。なお、ローサイドダミー電流ｉ２１ｂ＝０である。
【００３８】
このように、ダミー電流はハイサイド定電圧回路１２またはローサイド定電圧回路１６の一方しか流れず、流れるダミー電流はハイサイド定電圧回路１２とローサイド定電圧回路１６の差分しか流れないため、このダミー電流による損失は小さい。
【００３９】
なお、いずれの場合でもダミー電流はハイサイド定電圧回路１２またはローサイド定電圧回路１６のどちらか一方しか流れないため、あらかじめダミー電流が流れない方が分かっている場合は流れない方の定電圧回路を省略することができる。
【００４０】
図８は、本発明の同期整流コンバータの第２実施例の原理図を示し、図９は、本発明の同期整流コンバータの第２実施例の回路構成図を示す。両図中、図５及び図６と同一部分には同一符号を付し、その説明を省略する。
【００４１】
図８及び図９は、Ｖｉｎ＞Ｖ１＋Ｖ２の場合の回路構成である。Ｖｉｎ＞Ｖ１＋Ｖ２の場合、駆動回路電流ｉは（Ｖｉｎ−Ｖ１−Ｖ２）／ｒとなり（ｒは定電圧回路１２，１６の動作抵抗と入力電源Ｖｉｎの出力抵抗の合成抵抗）、通常ｒは非常に小さいため、大きな駆動回路電流ｉが流れる。
【００４２】
このとき、ハイサイドダミー電流ｉ１ｂとローサイドダミー電流ｉ２ｂの両方にダミー電流が流れ貫通する（以降、「貫通電流」という）ため、無駄な損失を生じ、この貫通電流が大きい場合には回路破損に至る。
【００４３】
本実施例はこれを防止するものであり、シャント・レギュレータ方式のハイサイド定電圧回路１２とローサイド定電圧回路１６を用いた回路構成で、Ｖｉｎ＞Ｖ１＋Ｖ２の場合、駆動回路電流ｉを制限する電流制限回路２４をハイサイド定電圧回路１２とローサイド定電圧回路１６の中間に設けたものである。
【００４４】
図９に示す定電圧回路１２，１６は、ｐｎｐトランジスタＴｒ１，Ｔｒ２と、そのエミッタ，ベース間に接続された抵抗Ｒ１，Ｒ２と、そのベース，コレクタ間に接続されたツェナーダイオードＤ３，Ｄ４で構成され、ダミー電流が大電流に耐えられるトランジスタを用いたシャント・レギュレータ方式の定電圧回路になっている。
【００４５】
ハイサイド定電圧回路１２ではＶ１＝Ｖｚ３＋Ｖｂｅ１になり定電圧源として働く。ローサイド定電圧回路１６も同様にＶ２＝Ｖｚ４＋Ｖｂｅ２になり定電圧源として働く。なお、Ｖｚ３，Ｖｚ４はツェナーダイオードＤ３，Ｄ４のツェナー電圧、Ｖｂｅ１，Ｖｂｅ２はトランジスタＴｒ１，２のベース，エミッタ間電圧である。
【００４６】
ここで、Ｖｉｎ＞Ｖ１＋Ｖ２の状態が一次的かつ過渡的なものであれば、回路破損を防止する目的で電流制限回路２４として抵抗（抵抗値Ｒ）を用いる。駆動回路合成電流ｉは（７）式で制限する。
【００４７】
ｉ＝（Ｖｉｎ−Ｖ１−Ｖ２）／（Ｒ＋ｒ）　　　…（７）
一方、Ｖｉｎ＞Ｖ１＋Ｖ２の状態が定常的に長く続くものであれば電流制限回路２４として損失低減を目的に定電流回路を用いる。図９に示す電流制限回路２４では、駆動回路合成電流ｉが流れると抵抗Ｒ３に電圧Ｖｒ３が生じる。電圧Ｖｒ３がｐｎｐトランジスタＴｒ３のベース，エミッタ間電圧Ｖｂｅ３と等しくなるまで流れると、トランジスタＴｒ３のコレクタ電流が流れ、このコレクタ電流が抵抗Ｒ４を流れるためにｐｎｐトランジスタＴｒ４のベース電位を上昇させる。トランジスタＴｒ４のベース電位が上昇すると駆動回路電流ｉが絞られ、電流制限回路２４は定電流回路として働く。
【００４８】
このときの動作を図１０に示す図９の回路各部の動作波形を用いて説明する。同図中、時刻ｔ１〜ｔ４が起動時、時刻ｔ４以降が定常状態である。時刻ｔ１で入力電圧Ｖｉｎが立ち上がる。時刻ｔ２で入力電源Ｖｉｎは安定し、Ｖｉｎ＞Ｖ１＋Ｖ２になるが、ハイサイド定電圧回路１２とローサイド定電圧回路１６はコンデンサＣ１，Ｃ２の充電過程であり、駆動電圧Ｖ１，Ｖ２はまだ上昇中である。時刻ｔ３でローサイド定電圧回路１６の駆動電圧Ｖ２は設定電圧に達したためクランプされる。時刻ｔ４でハイサイド定電圧回路１２の駆動電圧Ｖ１は設定電圧に達したためクランプされ、時刻ｔ４以降は定常状態である。
【００４９】
本実施例では、駆動回路電流ｉは電流制限回路２４で定電流化しており、（８）式で表される。
【００５０】
ｉ＝ｉ１ａ＋ｉ１ｂ＝ｉ２ａ＋ｉ２ｂ　　　　　…（８）
ハイサイド駆動電流ｉ１ａとダミー電流ｉ１ｂの和と、ローサイド駆動電流ｉ２ａとダミー電流ｉ２ｂの和は同じになり、電流制限回路２４で一定に保たれる。つまり、各ダミー電流が最小になるように電流制限回路２４で駆動回路電流ｉを設定すると駆動損失を低減することができる。
【００５１】
図１１は、本発明の同期整流コンバータの第３実施例の回路構成図を示す。同図中、図６と同一部分には同一符号を付し、その説明を省略する。
【００５２】
図１１は、Ｖｉｎ＞Ｖ１＋Ｖ２かつｉ１ａ＜ｉ２ａのときに有効な回路構成である。ハイサイド定電圧回路１２は、シャント・レギュレータ方式の定電圧回路である。ローサイド定電圧回路１６は、ｎｐｎトランジスタＴｒ４と、そのコレクタ，ベース間に接続された抵抗Ｒ５と、そのベースに接続されたツェナーダイオードＤ５からドロッパ方式の定電圧回路を構成している。
【００５３】
本実施例ではローサイドＭＯＳＦＥＴ１６の駆動損失が大きいため、ｉ＝ｉ１ａ＝ｉ２ａ＋ｉ２ｂとなる。
【００５４】
ローサイド定電圧回路１６はドロッパ方式になっているため、ドロッパトランジスタＴｒ４のコレクタ，エミッタ間電圧Ｖ３は以下のようになる。
【００５５】
Ｖ３＝Ｖｉｎ−Ｖ１−Ｖ２
本実施例では、ローサイド定電圧回路１６がドロッパ方式になっているため、貫通電流は流れることがなく、無駄な駆動損失が発生しない。
【００５６】
なお、Ｖｉｎ＞Ｖ１＋Ｖ２かつｉ１ａ＞ｉ２ａのときには、ハイサイド定電圧回路１２はドロッパ方式の定電圧回路とし、ローサイド定電圧回路１６はシャント・レギュレータ方式の定電圧回路にすると同様な効果が得られる。
【００５７】
このように、本発明によれば、同期整流コンバータのＭＯＳＦＥＴ駆動損失が低減するため、コンバータの効率を向上することができる。また、駆動損失はスイッチング周波数に比例するため、駆動損失を低減することでスイッチング周波数の高周波化が可能になりコンバータの小型化に寄与する。
【００５８】
【発明の効果】
上述の如く、請求項１に記載の発明によれば、ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴの駆動損失を低減することができる。
【００５９】
また、請求項２に記載の発明によれば、ハイサイド駆動回路またはローサイド駆動回路の電圧が設定電圧より上昇した場合、定電圧回路で電流を吸い込み設定電圧に安定化することができる。
【００６０】
また、請求項３に記載の発明によれば、入力電源電圧がハイサイド定電圧回路の設定電圧の設定電圧とローサイド定電圧回路の設定電圧の和より高い場合、ハイサイド駆動回路またはローサイド駆動回路に過剰な電流が流れることを防止できる。
【００６１】
また、請求項４に記載の発明によれば、入力電源電圧がハイサイド定電圧回路の設定電圧とローサイド定電圧回路の設定電圧の和より高い場合でも、電流制限回路を使用することなく、ハイサイド駆動回路またはローサイド駆動回路に過剰な電流が流れることを防止することができる。
【図面の簡単な説明】
【図１】従来の同期整流コンバータの一例の回路構成図である。
【図２】図１の各部の信号タイミングチャートである。
【図３】ＭＯＳＦＥＴの等価回路図である。
【図４】ＭＯＳＦＥＴのトータル・ゲートチャージ対ゲート電圧特性図である。
【図５】本発明の同期整流コンバータの第１実施例の原理図である。
【図６】本発明の同期整流コンバータの第１実施例の回路構成図である。
【図７】ハイサイドＰチャネルＭＯＳＦＥＴ各部の動作波形図である。
【図８】本発明の同期整流コンバータの第２実施例の原理図である。
【図９】本発明の同期整流コンバータの第２実施例の回路構成図である。
【図１０】図９の回路各部の動作波形図である。
【図１１】本発明の同期整流コンバータの第３実施例の回路構成図である。
【符号の説明】
１１　ハイサイドＰチャネルＭＯＳＦＥＴ
１２　ハイサイド定電圧回路
１３　ハイサイド駆動回路
１５　ローサイドＮチャネルＭＯＳＦＥＴ
１６　ローサイド定電圧回路
１７　ローサイド駆動回路
２０　ＰＷＭ制御部
２２　負荷
２４　電流制限回路
【図１】
2004096866.tif 000003
【図２】
2004096866.tif 000004
【図３】
2004096866.tif 000005
【図４】
2004096866.tif 000006
【図５】
2004096866.tif 000007
【図６】
2004096866.tif 000008
【図７】
2004096866.tif 000009
【図８】
2004096866.tif 000010
【図９】
2004096866.tif 000011
【図１０】
2004096866.tif 000012
【図１１】
2004096866.tif 000013