【手続補正書】
【提出日】平成15年12月19日(2003.12.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データ伝送前に一定の電位にリセットされる複数のデータ線と、
前記複数のデータ線に接続され、データ伝送時に並列複数ビット構成の伝送データをエンコードし該伝送データの内容に応じて何れか一本の前記データ線の電位を変動させるトランシーバと、
前記データ線に接続され、前記データ線の電位をデコードし前記伝送データを再生するデコーダと
を備えることを特徴とする半導体集積回路。
【請求項２】
データ伝送前に前記複数のデータ線を高電位にプリチャージしてリセットするデータ線プリチャージ回路を備えること
を特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記トランシーバは複数のトランシーバから構成され、
前記複数のトランシーバの各々は、
前記複数のデータ線のそれぞれに対応して設けられた複数個のトランジスタと、
前記伝送データをエンコードし、前記伝送データの内容に応じて前記複数個のトランジスタのうち、いずれかのトランジスタをオン状態とするエンコーダと
を備えることを特徴とする請求項１又は請求項２に記載の半導体集積回路。
【請求項４】
前記トランジスタはｎチャネル絶縁ゲート型電界効果トランジスタであり、
ドレインが対応するデータ線に接続され、ソースが接地線に接続されていること
を特徴とする請求項３に記載の半導体集積回路。
【請求項５】
前記トランジスタはｐチャネル絶縁ゲート型電界効果トランジスタであり、
ソースが対応するデータ線に接続され、ドレインが接地線に接続されていること
を特徴とする請求項３に記載の半導体集積回路。
【請求項６】
前記エンコーダは、制御信号により活性状態及び非活性状態を制御されることを特徴とする請求項１、請求項２、請求項３、請求項４又は請求項５に記載の半導体集積回路。
【請求項７】
前記エンコーダは、
パスゲートロジック回路で構成されていること
を特徴とする請求項１、請求項２、請求項３、請求項４、請求項５又は請求項６に記載の半導体集積回路。
【請求項８】
前記トランシーバは、
メモリセルから読み出されたデータを相補データとして保持する複数個のラッチ回路と、
前記複数のデータ線と前記複数個のラッチ回路とに接続され、前記複数個のラッチ回路が保持する相補データを前記伝送データとしてエンコードし前記相補データの内容に応じて、前記複数本のデータ線のうち、いずれかのデータ線をディスチャージするパスゲートロジック回路と
を備えることを特徴とする請求項１、請求項２、請求項３、請求項４、請求項５、請求項６又は請求項７に記載の半導体集積回路。
【請求項９】
前記レシーバは、
前記複数のデータ線の電位をデコードし、前記伝送データである相補データを再生するパスゲートロジック回路と、
前記パスゲートロジック回路の出力を増幅する増幅回路と
を備えることを特徴とする請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７又は請求項８に記載の半導体集積回路。
【請求項１０】
前記レシーバは、
前記複数のデータ線の電位をデコードして前記伝送データである相補データを再生するアナログ掛算回路と、
前記アナログ掛算回路の出力を増幅する増幅回路と
を備えることを特徴とする請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７又は請求項８に記載の半導体集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
【課題を解決するための手段】
本発明中、第１の発明は、データ伝送前に一定の電位にリセットされる複数本のデータ線と、これら複数本のデータ線を使用するトランシーバ及びレシーバとを備える半導体集積回路において、トランシーバは、データ伝送時、並列複数ビット構成の伝送対象データをエンコードして、伝送対象データの内容に応じて、複数本のデータ線のうち、いずれか１本のデータ線の電位を変動させるように構成され、レシーバは、複数本のデータ線の電位をデコードして、伝送対象データを再生するように構成されるというものである。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明中、第２の発明は、第１の発明において、データ伝送前に複数本のデータ線を高電位にプリチャージすることによりリセットするデータ線プリチャージ回路を有すると共に、トランシーバとして、複数個のトランシーバを有し、各トランシーバは、複数本のデータ線のそれぞれに対応して設けられ、ドレインを対応するデータ線に接続し、ソースを接地線に接続した複数個のｎチャネル絶縁ゲート形電界効果トランジスタと、制御信号により活性状態、非活性状態を制御され、活性状態時には、伝送対象データをエンコードして、伝送対象データの内容に応じて、複数個のｎチャネル絶縁ゲート形電界効果トランジスタのうち、いずれか１個のｎチャネル絶縁ゲート型電界効果トランジスタをオン状態、他のｎチャネル絶縁ゲート型電界効果トランジスタをオフ状態に制御し、非活性状態時には、複数個のｎチャネル絶縁ゲート型電界効果トランジスタをオフ状態に制御するエンコーダとを備えて構成されるというものである。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明中、第３の発明は、第１の発明において、データ伝送前に複数本のデータ線を高電位にプリチャージすることによりリセットするデータ線プリチャージ回路を有すると共に、トランシーバとして、複数個のトランシーバを有し、各トランシーバは、複数本のデータ線のそれぞれに対応して設けられ、ソースを対応するデータ線に接続し、ドレインを接地線に接続した複数個のｐチャネル絶縁ゲート形電界効果トランジスタと、制御信号により活性状態、非活性状態を制御され、活性状態時には、伝送対象データをエンコードして、伝送対象データの内容に応じて、複数個のｐチャネル絶縁ゲート形電界効果トランジスタのうち、いずれか１個のｐチャネル絶縁ゲート型電界効果トランジスタをオン状態、他のｐチャネル絶縁ゲート型電界効果トランジスタをオフ状態に制御し、非活性状態時には、複数個のｎチャネル絶縁ゲート型電界効果トランジスタをオフ状態に制御するエンコーダとを備えて構成されるというものである。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明中、第４の発明は、第３の発明において、エンコーダは、パスゲートロジック回路で構成されるというものである。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明中、第５の発明は、第１の発明において、データ伝送前に複数本のデータ線を高電位にプリチャージすることによりリセットするデータ線プリチャージ回路を有し、トランシーバは、メモリセルから読み出されたデータを相補データとして保持する複数個のラッチ回路と、複数本のデータ線と複数個のラッチ回路の相補データ保持ノードとの間に接続され、複数個のラッチ回路が保持する相補データを伝送対象データとしてエンコードして、複数個のラッチ回路が保持する相補データの内容に応じて、複数本のデータ線のうち、いずれか１本のデータ線をディスチャージするパスゲートロジック回路とを備えて構成されるというものである。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明中、第６の発明は、第５の発明において、レシーバは、複数本のデータ線の電位をデコードして、複数個のラッチ回路が保持する相補データを再生するパスゲートロジック回路と、このパスゲートロジック回路の出力を増幅する増幅回路とを備えて構成されるというものである。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
本発明中、第７の発明は、第５の発明において、レシーバは、複数本のデータ線の電位をデコードして、複数個のラッチ回路が保持する相補データを再生するアナログ掛算回路と、このアナログ掛算回路の出力を増幅する増幅回路とを備えて構成されるというものである。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
本発明中、第８の発明は、第５の発明において、複数本のデータ線として、４本のデータ線を有すると共に、複数個のラッチ回路として、第１、第２のラッチ回路を有するというものである。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
本発明中、第９の発明は、第８の発明において、パスゲートロジック回路は、ソースをそれぞれ異なるデータ線に接続し、ドレインをそれぞれ第１、第２のラッチ回路の異なる相補データ保持ノードに接続し、データ伝送時、第１、第２のラッチ回路が保持する相補データの内容に応じて、４本のデータ線のうち、いずれか１本のデータ線をディスチャージすることができるように、ゲートを第１、第２のラッチ回路の異なる相補データ保持ノードに接続している第１、第２、第３、第４のｐチャネル絶縁ゲート型電界効果トランジスタを備えて構成されるというものである。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
本発明中、第１０の発明は、第９の発明において、レシーバは、パスゲートロジック回路と、リセット回路と、第３、第４のラッチ回路を備えて構成されているというものである。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
本発明中、第１１の発明は、第９の発明において、レシーバは、第１、第２のアナログ掛算回路と、第５のラッチ回路と、第１のリセット回路とを有し、第１のラッチ回路が保持する相補データを再生する第１のデコーダと、第３、第４のアナログ掛算回路と、第６のラッチ回路と、第２のリセット回路とを有し、第２のラッチ回路が保持する相補データを再生する第２のデコーダとを備えて構成されるというものである。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０２１２
【補正方法】変更
【補正の内容】
【０２１２】
【発明の効果】
本発明中、第１の発明によれば、複数本のデータ線のうちの１本のデータ線の電位を変動させることにより、即ち、複数本のデータ線のうちの１本のデータ線を充放電することにより、並列複数ビット構成の伝送対象データを伝送することができるので、データ線における消費電力の低減化を図ることができる。


【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０２１３
【補正方法】変更
【補正の内容】
【０２１３】
本発明中、第２の発明によれば、複数本のデータ線のうちの１本のデータ線を充放電することにより、並列複数ビット構成の伝送対象データを伝送することができ、しかも、データ線を駆動する出力回路は、インバータではなく、ｎチャネル絶縁ゲート型電界効果トランジスタからなるオープンドレイン回路とされているので、データ線に付加される出力回路のジャンクション容量を減らすことができるので、データ線における消費電力の低減化を図ることができる。


【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０２１４
【補正方法】変更
【補正の内容】
【０２１４】
本発明中、第３の発明によれば、複数本のデータ線のうちの１本のデータ線を充放電することにより、並列複数ビット構成の伝送対象データを伝送することができ、しかも、データ線を駆動する出力回路は、インバータではなく、ｐチャネル絶縁ゲート型電界効果トランジスタからなるソースホロア回路とされているので、データ線に付加される出力回路のジャンクション容量を減らし、かつ、出力電位の振幅を小さいものとすることができ、この結果、データ線における消費電力の低減化を図ることができると共に、ソースホロア回路は、その初期には電流駆動能力が高く、レシーバの受信感度以上の電位差を高速に発生させることができるので、データ伝送の高速化を図ることができる。


【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０２１５
【補正方法】変更
【補正の内容】
【０２１５】
本発明中、第４の発明によれば、第３の発明と同様の効果を得ることができると共に、エンコーダを構成するに必要なトランジスタの数を低減し、パターン面積の低減化と、データ伝送の遅延の短縮化を図ることができる。


【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０２１６
【補正方法】変更
【補正の内容】
【０２１６】
本発明中、第５の発明によれば、半導体記憶装置について、複数本のデータ線のうちの１本のデータ線を駆動することにより、並列複数ビット構成の伝送対象データを伝送することができるので、データ線における消費電力の低減化を図ることができると共に、エンコーダを構成するに必要なトランジスタの数を低減し、パターン面積の低減化と、データ伝送の遅延の短縮化を図ることができる。


【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０２１７
【補正方法】変更
【補正の内容】
【０２１７】
本発明中、第６の発明によれば、第５の発明と同様の効果を得ることができると共に、デコーダを構成するに必要なトランジスタの数を低減し、パターン面積の低減化と、データ伝送の遅延の短縮化を図ることができる。


【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０２１８
【補正方法】変更
【補正の内容】
【０２１８】
本発明中、第７の発明によれば、第５の作用と同様の効果を得ることができると共に、データ線のディスチャージ電位が中電位であり、駆動されるデータ線の電位変化が小振幅である場合においても、データ線の電位をデコードすることができるので、データ伝送の高速化を図ることができる。


【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０２１９
【補正方法】変更
【補正の内容】
【０２１９】
本発明中、第８、第９の発明によれば、半導体記憶装置について、４本のデータ線のうちの１本のデータ線を駆動することにより、並列複数ビット構成の伝送対象データを伝送することができるので、データ線における消費電力の低減化を図ることができると共に、エンコーダを構成するに必要なトランジスタの数を低減し、パターン面積の低減化と、データ伝送の遅延の短縮化を図ることができる。


【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０２２０
【補正方法】変更
【補正の内容】
【０２２０】
本発明中、第１０の発明は、第９の発明と同様の効果を得ることができると共に、デコーダを構成するに必要なトランジスタの数を低減し、パターン面積の低減化と、データ伝送の遅延の短縮化を図ることができる。


【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０２２１
【補正方法】変更
【補正の内容】
【０２２１】
本発明中、第１１の発明は、第９の発明と同様の効果を得ることができると共に、データ線のディスチャージ電位が中電位であり、駆動されるデータ線の電位変化が小振幅である場合においても、データ線の電位をデコードすることができるので、データ伝送の高速化を図ることができる。