(57)【要約】【課題】  低い局部発振器駆動レベルを必要としそして高い３次インターセプトを有する高周波ミクサを提供する。【解決手段】  ミクサは、局部発振器（ＬＯ）入力信号を受信するための入力ポートと、ゲート端子、ドレイン端子及びソース端子を有し、前記ゲート端子は前記入力ポートに接続され、前記ドレイン端子は高周波（ＲＦ）信号ポート及び中間周波（ＩＦ）信号ポートに接続された第１トランジスタと、前記ドレイン端子と前記ＲＦ信号ポートとの間に第１周波数の信号エネルギーを結合すると共に、前記ドレイン端子と前記ＩＦ信号ポートとの間に第２周波数の信号エネルギーを結合するためのダイプレクサ回路と、前記ＬＯ入力端子に接続され、入力誘導性エレメント及び前記第１トランジスタのゲート−ソース固有キャパシタンスを含む直列共振回路とを備える。【選択図】          図１
2004215314.tif 000002
【特許請求の範囲】
【請求項１】
局部発振器（ＬＯ）入力信号を受信するための入力ポートと、
ゲート端子、ドレイン端子及びソース端子を有し、前記ゲート端子は前記入力ポートに接続され、前記ドレイン端子は高周波（ＲＦ）信号ポート及び中間周波（ＩＦ）信号ポートに接続された第１トランジスタと、
前記ドレイン端子と前記ＲＦ信号ポートとの間に第１周波数の信号エネルギーを結合すると共に、前記ドレイン端子と前記ＩＦ信号ポートとの間に第２周波数の信号エネルギーを結合するためのダイプレクサ回路と、
前記ＬＯ入力端子に接続され、入力誘導性エレメント及び前記第１トランジスタのゲート−ソース固有キャパシタンスを含む直列共振回路と、を備えることを特徴とするミクサ。
【請求項２】
前記ミクサの前記ＬＯ入力ポートにおいて前記直列共振回路に接続され、前記入力信号が前記第１トランジスタの前記ゲート端子において逆ブレークダウンを生じるのを防止するためのクランプ回路を更に備える請求項１に記載のミクサ。
【請求項３】
前記ゲートとドレインとの間に接続され、前記第１トランジスタの第１の固有ゲート−ドレインキャパシタンスと並列な誘導性エレメントを備え、前記ミクサの前記ＬＯポートとＲＦポートとの間に信号分離を与える共振回路を更に備える請求項１に記載のミクサ。
【請求項４】
ゲート、ドレイン及びソースを有し、前記ゲートはミクサの第１ＬＯポートに接続され、前記ドレイン端子は高周波（ＲＦ）信号ポート及び中間周波（ＩＦ）信号ポートに結合された第１ＦＥＴトランジスタと、
前記ドレインと前記ミクサの前記ＲＦポート及びＩＦポートとの間に介在し、前記ドレイン端子と前記ＲＦ信号ポートとの間に第１周波数の信号エネルギーを結合し且つ前記ドレイン端子と前記ＩＦ信号ポートとの間に第２周波数の信号エネルギーを結合するためのダイプレクサ回路と、
前記ゲートとドレインとの間に接続され、前記第１ＦＥＴトランジスタの第１の固有ゲート−ドレインキャパシタンスと並列な誘導性エレメントを備え、前記ミクサの前記ＬＯポートとＲＦポートとの間に信号分離を与える共振回路と、
前記ＬＯポートと前記第１ＦＥＴトランジスタのゲートとの間に接続され、入力誘導性エレメント及び前記第１ＦＥＴトランジスタのゲート−ソース固有キャパシタンスを含む直列共振回路と、を備えることを特徴とする不平衡型ＦＥＴミクサ。
【請求項５】
前記ダイプレクサ回路は、前記ドレインと前記ＲＦポートとの間に第１周波数の信号エネルギーを結合すると共に、前記ドレインと前記ＩＦポートとの間に第２周波数の信号エネルギーを結合するための誘導性及び容量性の回路エレメントを更に備える請求項４に記載のミクサ。
【請求項６】
前記ミクサの前記ＬＯ入力ポートに接続され、前記入力ポートに印加された入力信号が前記第１ＦＥＴトランジスタの前記ゲートにおいて逆ブレークダウンを生じるのを防止するためのクランプ回路を更に備える請求項４に記載のミクサ。
【請求項７】
入力信号を受け取るための入力ポートと、
前記入力ポートに接続された制御端子、及び第１信号ポートに接続された出力端子を有する第１トランジスタと、
前記制御端子と上記出力端子との間に接続された共振回路であって、前記入力ポートと前記第１信号ポートとの間に信号分離を与える共振回路とを備えたことを特徴とするミクサ。
【請求項８】
入力信号を受信するための入力ポートと、制御端子にて前記入力ポートに結合され且つ出力端子にて信号ポートに接続されたトランジスタと、前記制御端子と前記出力端子との間に接続された共振回路であって、前記入力ポートと前記信号ポートとの間に信号分離を与える共振回路とを有する型のミクサにおいて、該ミクサは、ＤＣバイアスの不存在中で動作できることを特徴とするミクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に高周波ミクサに係り、より詳細には、低い局部発振器駆動レベルを必要としそして高い３次インターセプトを有するミクサに係る。
【背景技術】
【０００２】
多数の公知マイクロ波フロントエンドのダイナミックレンジは、ミクサの単一及び２階調の相互変調レベルにより制御される。典型的な高性能ミクサは、局部発振器（ＬＯ）の電力−変換ロス＋１０ｄＢにほぼ等しい３次インターセプト点を得る。分離、帯域巾及び単一階調相互変調レベルを改善しようと試みる複雑な多数の装置においても、ＬＯ電力レベルと３次インターセプト及び１ｄＢ圧縮点との間で妥協することが不可避である。
【０００３】
電界効果トランジスタ（ＦＥＴ）のチャンネルが混合エレメントを含むときには、中程度のＬＯ電力レベルにおいても低歪混合が可能であることが示されている。（１９８７  ＩＥＥＥ  ＭＴＴ−Ｓ  Ｄｉｇｅｓｔの第８９５−９８６ページに掲載されたステファンＡマス氏の「非常に低い相互変調をもつＧａＡｓ  ＭＥＳＦＥＴ平衡型ミクサ(A GaAs MESFET Balanced Mixer With Very Low Intermodulation)」を参照されたい。）最近、比較的広い周波数レンジ（例えば、２−８ＧＨｚ）にわたって動作する「単一平衡型」及び「二重平衡型」の両ＦＥＴミクサが設計されている。「単一平衡型」としてのミクサの特徴は、ミクサのポートの１つ（例えば、ＬＯポート）にバラン回路が接続されることを示し、一方、「二重平衡型」ミクサは、３つのポートの２つにバラン回路を備えている。バラン回路は、好都合にも、ミクサポート間の分離を改善するが、かさばるコイル状ワイヤの個別部品としてしばしば実現される。集積回路として実施されるときには、バラン回路は、大きなウェハ面積を必要とする傾向があり、従って、不所望にもコスト及び回路のサイズを増大する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
既存のＦＥＴミクサのダイナミックレンジは、そこに含まれたＦＥＴデバイスのＤＣ動作特性と、ＬＯ駆動レベルの両方に基づく。外部供給のＤＣゲート電圧の印加を伴うものを含む従来のＤＣバイアス技術は、大きなダイナミックレンジを必要とする用途において相当のＬＯ駆動レベルを必要とした。これは、一般にＬＯ駆動信号を発生するのに使用される「ポンピング」回路に比較的高電力のＲＦ増幅器を含ませることを必要とし、回路のコスト及び複雑さをしばしば増大する。従って、ＦＥＴミクサに供給する必要のあるＬＯ駆動レベルを減少することに関心がもたれている。
【０００５】
そこで、本発明の目的は、高い３次インターセプトを得るのにバラン回路に依存しない高周波ミクサを製造することである。
【０００６】
本発明の更に別の目的は、広いダイナミックレンジにわたり低いＬＯ駆動レベルにおいて動作する高周波ミクサを製造することである。
【０００７】
本発明の更に別の目的は、ＤＣバイアスの不存在中に動作できる高周波ミクサを製造することである。
【課題を解決するための手段】
【０００８】
簡単に述べると、本発明は、ＤＣバイアスの不存在中に動作できる不平衡型のミクサを提供する。このミクサは、入力信号を受け取るための入力ポート即ち局部発振器（ＬＯ）ポートを含む。第１のトランジスタは、ミクサの入力ポートに接続された制御端子と、ミクサの第１信号ポートに接続された出力端子とを有している。更に、ミクサは、トランジスタの制御端子と信号端子との間に接続された共振回路であって、ミクサのＬＯポートと信号ポートとの間に信号分離を与えるための共振回路を備えている。好ましい実施形態では、共振回路は、トランジスタの第１の固有キャパシタンスと並列な誘導性エレメントを備えている。
【０００９】
又、ミクサは、出力端子と第１信号ポートとの間に第１周波数の信号エネルギーを結合すると共に出力端子と第２信号ポートとの間に第２周波数の信号エネルギーを結合するためのダイプレクサ回路も備えている。又、入力信号を増幅するために、入力即ちＬＯポートとトランジスタの制御端子との間に接続された直列共振回路も設けられる。好ましい実施形態において、この直列共振回路は、入力誘導性エレメントと、第１トランジスタの入力固有キャパシタンスとを備えている。
【発明の効果】
【００１０】
本発明の効果は、ＬＯポートと他のミクサ信号ポートとの分離がバラン回路を使用せずに達成されることである。
【００１１】
本発明の別の効果は、ミクサがＤＥバイアスの不存在中に動作できることである。
【００１２】
本発明の更に別の効果は、トランジスタの出力ポートに接続されたミクサ信号ポートからトランジスタの制御端子へ信号エネルギーが接続されるのを防止することにより共振回路が３次インターセプト点を改善することである。
【００１３】
本発明の更に別の効果は、減少されたＬＯ駆動レベルでの広いダイナミックレンジにわたる動作が示されることである。
【００１４】
本発明のこれら及び他の目的及び効果は、添付図面を参照した好ましい実施形態の以下の詳細な説明より当業者に明らかとなろう。
【発明を実施するための最良の形態】
【００１５】
図１は、本発明の不平衡ミクサ１０の好ましい実施形態を示すブロック図である。ミクサ１０は、トランジスタ１２を備え、これは、ここに例示する実施形態では、制御即ちゲート（Ｇ）端子と、ドレイン（Ｄ）端子と、ソース（Ｓ）端子とを有する電界効果トランジスタ（ＦＥＴ）を用いて実施される。又、ミクサ１０は、局部発振器（ＬＯ）入力信号が付与されるＬＯ入力ポート１６と、高周波（ＲＦ）及び中間周波（ＩＦ）信号ポート１８及び２０とを備えている。ドレイン（Ｄ）と信号ポート１８、２０との間に介在するダイプレクサ２２は、これらポートとドレイン（Ｄ）との間に信号エネルギーを結合するように働く。ミクサ１０が周波数アップコンバータとして動作するときは、入力信号がＬＯ及びＩＦポート１６及び２０に付与され、そして出力信号がＲＦ信号ポート１８から接続される。周波数ダウンコンバータとして動作するときには、入力信号がＬＯ及びＲＦポート１６及び１８に付与され、そして出力信号がＩＦ信号ポート２０から取り出される。
【００１６】
ここに例示する形態では、ＬＯ入力ポート１６は、５０Ω送信ライン（図示せず）を経てＬＯ入力信号を受け取るので、マッチングエレメント２４のリアクタンスは、ＬＯポート１６へのインピーダンスも５０Ωであることを確保するように選択される。図１に示したように、ＬＯ入力信号は、直列リアクタンス２８を経てＦＥＴ１２に接続される。本発明の１つの特徴によれば、入力ＬＯ信号は、（ｉ）直列リアクタンス２８内の誘導性エレメント及び（ii）ＦＥＴ１２の固有のゲート／ソースキャパシタンス（Ｃgs）で構成された直列共振器によって増幅される。この直列共振器は、ＬＯ入力信号の周波数において共振状態になり、ひいては、ＬＯ入力信号の必要な大きさを減少する。クランプ回路３０は、ゲート電圧を基準電位ＶREF よりほぼ１ダイオード電圧降下分だけ低くクランプすることによって、増幅されたＬＯ入力信号の負の半サイクルがトランジスタのゲート（Ｇ）に逆ブレークダウンを生じるのを防止する。
【００１７】
更に、ミクサ１０は、トランジスタ１２のゲート（Ｇ）とドレイン（Ｄ）との間に接続された分離リアクタンス３２も備えている。本発明の１つの特徴によれば、分離リアクタンス３２の誘導性成分と、トランジスタ１２の固有のゲート／ドレインキャパシタンス（Ｃgd）とで「分離共振器」が形成され、これは、トランジスタのゲート（Ｇ）をＲＦ信号周波数においてドレイン（Ｄ）から効果的にデカップルする。特に、分離共振器は、ドレイン（Ｄ）によりダイプレクサ２２を経てＲＦ出力ポート１８に課せられる信号エネルギーの周波数において開路を近似する。更に、分離リアクタンス３２内の容量性成分は、ＩＦ信号ポート２０とトランジスタゲート（Ｇ）との間に必要な低周波数分離を与える。このようにして、分離リアクタンス３２は、バラン回路を使用せずにＬＯポート１６をＲＦポート１８から分離できるようにし、これにより、ミクサ１０を集積回路として効果的に実現できるようにする。又、分離共振器は、これにより行われる逆分離によりＲＦ及びＩＦ信号エネルギーがＦＥＴ１２のゲート（Ｇ）に結合されてそのコンダクタンスに影響を及ぼすのを防止するので、好ましい３次インターセプト点を得ることができるようにする。
【００１８】
図２は、本発明の不平衡ミクサ１００の好ましい実施形態の回路図である。図２に示されたように、ダイプレクサ２２は、キャパシタＣ４及びＣ５と、インダクタＬ３とを含んでいる。インダクタＬ３は、高い周波数のＲＦ信号エネルギーがトランジスタドレイン（Ｄ）からＩＦ信号ポート２０へ結合されるのを防止するように働く。図２の実施形態において、分離リアクタンス３２は、キャパシタＣ３と直列のインダクタＬ１で構成されることが明らかである。インダクタＬ１は、ＦＥＴ１２の固有のキャパシタンスＣgdと並列であって、分離共振器を形成する。Ｌ１の値は、ＦＥＴ１２のドレイン（Ｄ）からＲＦポート１８へ結合されるＲＦ信号エネルギーの周波数において分離共振器が共振状態となるように選択される。キャパシタＣ３は、ＩＦポート２０とＦＥＴ１２のゲート（Ｇ）とに現れる比較的周波数の低い信号間の分離を与える。
【００１９】
ＦＥＴ１２のゲート（Ｇ）の直列リアクタンス２８は、キャパシタＣ２と直列のインダクタＬ２で構成されることが明らかである。インダクタＬ２は、ＦＥＴ１２の固有のキャパシタンスＣgsと直列であって、直接共振器を形成し、これはＬＯ入力ポート１６に加えられるＬＯ入力信号を増幅するように設計される。これは、ミクサが周波数アップコンバータとして構成されたときに所与のレベルのＲＦ出力電力を得るのに必要なＬＯ入力信号の大きさを効果的に減少する。ミクサが周波数ダウンコンバータとして構成されるときには、直列共振器は、所望のＩＦ出力電力を得るのに必要なＬＯ電力レベルを減少することにより効率を高める。トランジスタ１２へはＤＣバイアス電流が供給されないので、トランジスタ１２のチャンネルは、トランジスタゲート（Ｇ）へ付与される増幅されたＬＯ入力信号のみにより制御される。ＤＣバイアスの欠乏は、トランジスタ１２を自己バイアスできるように働くキャパシタＣ２によって許される。
【００２０】
キャパシタＣ１は、ＤＣブロッキングキャパシタであり、ＬＯ入力ポート１６におけるＤＣオフセットがトランジスタゲート（Ｇ）に到達するのを防止する。加えて、キャパシタＣ１は、クランピング回路３０が自己バイアスを得ることができるようにする。
【００２１】
上記のように、ＦＥＴ１２のゲートにおける逆ブレークダウンは、クランプ回路３０により防止される。図２の実施形態において、クランプ回路３０は、ダイオード接続されたＦＥＴ１０４で構成される。動作に際し、ＦＥＴ１０４は、ＬＯポート１６に付与されるＬＯ信号の正の半サイクル中に逆バイアスされたダイオードのように見える。ＬＯ信号の負の半サイクルの大きさが、ほぼ１ダイオード電圧降下（例えば、０．７Ｖ）を越えたときには、ダイオード接続されたトランジスタ１０４が順方向バイアスされ、ひいては、付与されたＬＯ入力信号レベルをクランプする。ここに例示する実施形態では、ＬＯポート１６へのインピーダンスを約５０Ωにするためにマッチングエレメント２４が誘導性リアクタンスを示さねばならないことが分かった。従って、図２の実施形態では、マッチングエレメント２４は、インダクタＬ４を備えている。
【００２２】
図３は、本発明の不平衡型ミクサの別の実施形態の回路図である。図２及び３のミクサは実質的に同様であるが、図３のミクサ内のクランプ回路は、直列接続されたダイオードの並列チェーンを用いて実施される。特に、図３のクランプ回路は、第１組の直列接続ダイオードＤ１−Ｄ３と、これに並列に接続された第２組の直列接続ダイオードＤ４−Ｄ６とを備えている。図４は、図３のミクサの特定の実施形態を示すもので、ダイオードＤ１−Ｄ６は、ダイオード接続された電界効果トランジスタＴ１−Ｔ６を用いて実施される。
【００２３】
現在好ましいと考えられる実施形態について本発明を説明したが、本発明はこれに限定されるものではないことを理解されたい。当業者であれば、上記開示に鑑み、種々の変更や修正が明らかとなろう。従って、本発明の真の精神及び範囲内に含まれる全ての変更及び修正は、特許請求の範囲に包含されるものとする。
【図面の簡単な説明】
【００２４】
【図１】本発明の不平衡型ミクサの好ましい実施形態のブロック図である。
【図２】本発明の不平衡型ミクサの好ましい実施形態の回路図である。
【図３】本発明の不平衡型ミクサの別の実施形態の回路図である。
【図４】クランプ回路を構成するダイオードが、ダイオード接続の電界効果トランジスタを用いて実現された図３のミクサの特定の態様を示す図である。
【符号の説明】
【００２５】
１０  不平衡型ミクサ
１２  トランジスタ
１６  局部発振器（ＬＯ）入力ポート
１８  高周波（ＲＦ）信号ポート
２０  中間周波（ＩＦ）信号ポート
２２  ダイプレクサ
２４  マッチングエレメント
２８  直列リアクタンス
３０  クランプ回路
３２  分離リアクタンス
【図１】
2004215314.tif 000003
【図２】
2004215314.tif 000004
【図３】
2004215314.tif 000005
【図４】
2004215314.tif 000006