【手続補正書】
【提出日】平成15年7月9日(2003.7.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
外部からコンフィギュレーションを設定して所望の論理動作を可能にするプログラマブル論理デバイスにおいて、
任意の論理動作を可能にする１つの回路に対して複数個のコンフィギュレーション情報を蓄積して複数個の論理状態を規定するようにした複数個のコンフィギュレーションメモリと、
前記複数個のコンフィギュレーション情報を選択して複数種の論理動作を実行可能にする情報選択手段と、
を備え、前記コンフィギュレーションメモリを不揮発性の強誘電体メモリセルで構成したことを特徴とするプログラマブル論理デバイス。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項７】
前記強誘電体メモリセルは、論理状態を規定する前記コンフィギュレーション情報を書き込み済みか否かの情報を蓄積していることを特徴とする請求項１記載のプログラマブル論理デバイス。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明はプログラマブル論理デバイスに関し、特に論理状態を任意に規定するための情報（以下、コンフィギュレーション情報と呼ぶ）を蓄積するコンフィギュレーションメモリとして不揮発性の強誘電体メモリを使用し、単一のＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）だけでなく、単一のＬＳＩ上に搭載された１個のプログラマブル論理ブロックとして利用が可能なプログラマブル論理デバイスに関する。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
【従来の技術】
プログラマブル論理デバイスは、その基本構成要素として、ルックアップテーブルと呼ばれるメモリあるいはマルチプレクサあるいは基礎的なゲート、および、フリップフロップで構成される論理ブロックと、内部配線を規定することができるプログラマブル配線と、入出力状態を規定するプログラマブルＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）ブロックとを有し、さらに、論理ブロックの論理動作、プログラマブル配線の結線およびプログラマブルＩ／Ｏブロックの入出力状態を規定するコンフィギュレーション情報を蓄積しているコンフィギュレーションメモリを有している。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
このＳＲＡＭ型メモリセルを利用したプログラマブル論理デバイスでは、電源を遮断した際に、ＳＲＡＭ型メモリセルに蓄積されたコンフィギュレーション情報が消失するため、電源が遮断された後も、コンフィギュレーション情報を蓄積することができるような不揮発メモリにコンフィギュレーション情報を蓄積しておくことが必要になる。そのため、ＳＲＡＭ型メモリセルを用いたプログラマブル論理デバイスでは、電源が遮断された後も、プログラマブル論理デバイスの動作を規定するコンフィギュレーション情報を記憶しておくために、このデバイスの外部に不揮発性のメモリ、例えばＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）やＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）を設置して、電源が印加された際には、これらのＰＲＯＭ、ＥＰＲＯＭからコンフィギュレーション情報を読み出すようにしている。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
また、本発明のプログラマブル論理デバイスでは、論理状態を規定するコンフィギュレーション情報を書き込み済みか、否かの情報を、強誘電体メモリに蓄積するようにしている。これにより、コンフィギュレーションが未実施の場合に、配線信号のコンフリクトなどの動作の不安定性を取り除くことができる。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
さらに、本発明のプログラマブル論理デバイスでは、複数のコンフィギュレーション情報を強誘電体メモリ４，５，６に書き込まなければならないが、この複数のコンフィギュレーション情報を、複数のデータストリームによって同時に書き込みできるように構成している。また、特定の論理動作を実行中に、バックグラウンドでコンフィギュレーション情報を変更できるように構成している。複数のデータパスを設けることによってコンフィギュレーション情報の書き込みが高速化され、また論理実行中の書き込みを可能とすることによって、デバイス中の実効的な論理ゲート数を増加させることができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
以上の構成において、フリップフロップ４８がクロックに同期してコンフィギュレーションメモリ４７の内容をトライステートバッファ４６の出力イネーブルの反転入力に供給する。このとき、出力イネーブルの反転信号が、たとえばＨｉｇｈのときは、トライステートバッファ４６の出力はハイインピーダンスになるので、パッド４２はデータ入力用に設定される。したがって、パッド４２に供給されたデータは、バッファ４３を介してフリップフロップ４４に供給されるので、フリップフロップ４４は、クロックに同期してパッド４２に入力されたデータをプログラマブル論理デバイス１０に取り込むよう作用する。逆に、出力イネーブルの反転信号が、Ｌｏｗのときには、トライステートバッファ４６の入力と出力の論理状態が等しくなるので、フリップフロップ４５は、プログラマブル論理デバイス１０の出力データをクロックに同期してパッド４２に供給するように作用する。このように、プログラマブルＩ／Ｏブロック１３は、コンフィギュレーションメモリ４７の出力によって、Ｉ／Ｏポートの入出力を規定することができる。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
また、マルチプレクサ５８がルックアップテーブル５６の出力を選択する場合には、コンフィギュレーションメモリ５５からマルチプレクサ５８の選択制御端子およびフリップフロップ５７のイネーブル端子ＥＮにＬｏｗレベルの制御信号が供給される。これにより、フリップフロップ５７はディセーブル状態になる。こうすることによって、ルックアップテーブル５６の従来と同様の動作を可能にするだけでなく、その前のコンフィギュレーションでの実行結果を蓄積したフリップフロップ５７の情報を当該のコンフィギュレーションで利用できることになる。特に、フリップフロップ５７の出力を入力側にフィードバック可能（ルックアップテーブル５６の論理ブロック入力のいずれかに結線可能）な回路構成にしておけば、前のコンフィギュレーションの結果を蓄積しておくメモリを新たに設けることなく、前のコンフィギュレーションの結果を入力として、組み合わせ論理回路で処理した計算結果出力を得ることができるようになる。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
電源制御回路は、外部電源端子に接続された平滑コンデンサ６０に並列に電源電圧検出・供給回路６１を備えている。この電源電圧検出・供給回路６１は、入力された電源電圧Ｖｄｄを電源電圧ＰＷＲとしてメモリ制御回路６２に供給するとともに電源電圧の立ち上がりおよび遮断を検出した電源電圧検出信号ＰＤＥＴをメモリ制御回路６２に出力するよう構成されている。また、メモリ制御回路６２は、強誘電体メモリベースのコンフィギュレーションメモリ６３に電源制御信号ＥＮＸおよびグランド制御信号ＥＮと、強誘電体メモリセル制御信号とを出力するよう構成されている。なお、図３に示した論理ブロック２１の場合には、このメモリ制御回路６２は、メモリ制御回路２２に対応し、コンフィギュレーションメモリ６３は、コンフィギュレーションメモリ２３０〜２３７に対応する。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
立ち上がり検出回路６４は、直列接続された２つの抵抗６４ａ，６４ｂと、比較器６４ｃとから構成され、比較器６４ｃが図１４に示した平滑コンデンサ６０にかかっている電源電圧Ｖｄｄを抵抗６４ａ，６４ｂで分圧した電圧と基準電圧Ｖｒｅｆとを比較して電源電圧Ｖｄｄが３．０Ｖ以上になったらＬｏｗを出力する。立ち下がり検出回路６５は、直列接続された２つの抵抗６５ａ，６５ｂと、比較器６５ｃとから構成され、比較器６５ｃが電源電圧Ｖｄｄを抵抗６５ａ，６５ｂで分圧した電圧と基準電圧Ｖｒｅｆとを比較して電源電圧Ｖｄｄが２．７Ｖ以下になったらＬｏｗを出力する。ここで、基準電圧Ｖｒｅｆは、例えばバンドギャップリファレンス回路を採用し、１．１Ｖの安定した（電源の変動、温度の変動に対して特性変動の極めて少ない）電圧を得ている。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
強誘電体メモリセルのデータの書き込みを行う前は、コンフィギュレーションメモリの第１ないし第４の出力は不定の状態になっている。このため、ある場合には、例えばコンフィギュレーションメモリの第１および第３の出力が同じ配線トラック７０に繋がっているパストランジスタ７２，７４を同時にオンさせる可能性がある。また、ルックアップテーブルの第１ないし第４の出力も、同様に規定されていないため、第１の出力がＨｉｇｈで、第３の出力がＬｏｗとなる可能性がある。この結果、配線トラック７０には、Ｈｉｇｈの出力とＬｏｗの出力とが競合することになる。この結果、この配線トラック７０の電位は中間電位に保たれ、大きな電流が流れることになる。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正の内容】
【００９８】
コンフィギュレーション情報は、ＬＳＩ外部からピンを通じて、コンフィギュレーション回路１０４，１０９にそれぞれ送られる。コンフィギュレーション回路１０４は、第１の論理ブロック１００のシフトレジスタ１００ａ、第１のプログラマブル配線１０１のシフトレジスタ１０１ａ、第２の論理ブロック１０２のシフトレジスタ１０２ａおよび第１のプログラマブルＩ／Ｏブロック１０３のシフトレジスタ１０３ａへコンフィギュレーション情報を順次送る。各シフトレジスタ１００ａ，１０１ａ，１０２ａ，１０３ａでは、転送されたデータから必要なコンフィギュレーション情報を書き込み回路によって強誘電体メモリセルアレイに書き込むことになる。また、コンフィギュレーション回路１０９も同様にして、ＬＳＩ外部から入力されたコンフィギュレーション情報をシフトレジスタ１０５ａ，１０６ａ，１０７ａ，１０８ａへ順次送る。このようにして、ＬＳＩ全体のコンフィギュレーションメモリにコンフィギュレーション情報を供給する。


【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１０４
【補正方法】変更
【補正の内容】
【０１０４】
また、動作認証回路１２２は、ＬＳＩ外部から動作要求コマンドを受け付けるようにして、受け付けた動作要求コマンドに含まれるセキュリティＩＤが不揮発メモリ１２１に蓄積されているセキュリティＩＤと一致した場合にのみ、リセット回路１２３に解除要求を送り、リセット回路１２３はリセット信号を出し、回路のリセット状態を解除する。複数のコンフィギュレーション情報を持ったプログラマブル論理デバイスにおいては、各コンフィギュレーションＩＤ毎に、独自のセキュリティＩＤを設け、管理することができる。各セキュリティＩＤを蓄積するためには、コンフィギュレーションメモリを使用し、許容されたコンフィギュレーションＩＤのみ、動作実行を可能とする。これによって、プログラマブル論理デバイスの不正使用を防ぐことができる。


【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１０５
【補正方法】変更
【補正の内容】
【０１０５】
（付記１）  外部からコンフィギュレーションを設定して所望の論理動作を可能にするプログラマブル論理デバイスにおいて、
任意の論理動作を可能にする１つの回路に対して複数個のコンフィギュレーション情報を蓄積して複数個の論理状態を規定するようにした複数個のコンフィギュレーションメモリと、
前記複数個のコンフィギュレーション情報を選択して複数種の論理動作を実行可能にする情報選択手段と、
を備え、前記コンフィギュレーションメモリを不揮発性の強誘電体メモリセルで構成したことを特徴とするプログラマブル論理デバイス。


【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
（付記７）  前記強誘電体メモリセルは、論理状態を規定する前記コンフィギュレーション情報を書き込み済みか否かの情報を蓄積していることを特徴とする付記１記載のプログラマブル論理デバイス。


【手続補正１７】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2003198361.tif 000001
【手続補正１８】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2003198361.tif 000002
【手続補正１９】
【補正対象書類名】図面
【補正対象項目名】図１６
【補正方法】変更
【補正の内容】
【図１６】
2003198361.tif 000003
【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図２２
【補正方法】変更
【補正の内容】
【図２２】
2003198361.tif 000004