【手続補正書】
【提出日】平成16年1月16日(2004.1.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ソースが正電源に接続された第１ＰＭＯＳトランジスタと、
ソースが該正電源に接続され、ゲート及びドレインが該第１ＰＭＯＳトランジスタのゲートに接続された第２ＰＭＯＳトランジスタと、
ソースが基準電位点に接続され、ゲート及びドレインが前記第１ＰＭＯＳトランジスタのドレインと接続された第１ＮＭＯＳトランジスタと、
ソースが抵抗を介して該基準電位点に接続され、ゲートが該第１ＮＭＯＳトランジスタのゲートに接続され、ドレインが、該第２ＰＭＯＳトランジスタのドレインに接続された第２ＮＭＯＳトランジスタと、で構成されるカレントミラー回路において、
光照射時に前記第１ＰＭＯＳトランジスタのドレイン領域で発生する光電流が、該第１ＮＭＯＳトランジスタのドレイン領域で発生する光電流より多いことを特徴とするカレントミラー回路。
【請求項２】
前記第１ＰＭＯＳトランジスタのドレイン領域の開口表面積が、前記第１ＮＭＯＳトランジスタのドレイン領域の開口表面積より大きいことを特徴とする請求項１記載のカレントミラー回路。
【請求項３】
請求項１または２に記載のカレントミラー回路と、前記カレントミラー回路に接続した受光素子とを有することを特徴とする光電変換装置。
【請求項４】
前記カレントミラー回路と前記カレントミラー回路に接続した受光素子とを同一基板上に形成することを特徴とする請求項３記載の光電変換装置。
【請求項５】
ソースが正電源に接続された第１ＰＭＯＳトランジスタと、
ソースが該正電源に接続され、ゲート及びドレインが該第１ＰＭＯＳトランジスタのゲートに接続された第２ＰＭＯＳトランジスタと、
ソースが基準電位点に接続され、ゲート及びドレインが前記第１ＰＭＯＳトランジスタのドレインと接続された第１ＮＭＯＳトランジスタと、
ソースが抵抗を介して該基準電位点に接続され、ゲートが該第１ＮＭＯＳトランジスタのゲートに接続され、ドレインが、該第２ＰＭＯＳトランジスタのドレインに接続された第２ＮＭＯＳトランジスタと、で構成されるカレントミラー回路において、
光照射時に前記第２ＮＭＯＳトランジスタのドレイン領域で発生する光電流が、前記第２ＰＭＯＳトランジスタのドレイン領域で発生する光電流より多いことを特徴とするカレントミラー回路。
【請求項６】
前記第２ＮＭＯＳトランジスタのドレイン領域の開口表面積が、前記第２ＰＭＯＳトランジスタのドレイン領域の開口表面積より大きいことを特徴とする請求項５記載のカレントミラー回路。
【請求項７】
請求項５または６に記載のカレントミラー回路と、前記カレントミラー回路に接続した受光素子とを有することを特徴とする光電変換装置。
【請求項８】
前記カレントミラー回路と前記カレントミラー回路に接続した受光素子とを同一基板上に形成することを特徴とする請求項７記載の光電変換装置。
【請求項９】
Ｐ型電界効果トランジスタとＮ型電界効果トランジスタとを各々のドレイン領域を通じて直列に接続し、前記Ｐ型電界効果トランジスタのドレイン領域と前記Ｎ型電界効果トランジスタのゲート領域とを接続した半導体回路において、
光照射時に前記Ｎ型電界効果トランジスタの前記ドレイン領域で発生する光電流は、前記Ｐ型電界効果トランジスタの前記ドレイン領域で発生する光電流よりも多いことを特徴とする半導体回路。
【請求項１０】
前記Ｎ型電界効果トランジスタの前記ドレイン領域の開口表面積を、前記Ｐ型電界効果トランジスタの前記ドレイン領域の開口表面積よりも大きく形成することを特徴とする請求項９に記載の半導体回路。
【請求項１１】
Ｐ型電界効果トランジスタとＮ型電界効果トランジスタとを各々のドレイン領域を通じて直列に接続し、前記Ｎ型電界効果トランジスタのドレイン領域と前記Ｐ型電界効果トランジスタのゲート領域とを接続した半導体回路において、
光照射時に前記Ｐ型電界効果トランジスタの前記ドレイン領域で発生する光電流は、前記Ｎ型電界効果トランジスタの前記ドレイン領域で発生する光電流よりも多いことを特徴とする半導体回路。
【請求項１２】
前記Ｐ型電界効果トランジスタの前記ドレイン領域の開口表面積を、前記Ｎ型電界効果トランジスタの前記ドレイン領域の開口表面積よりも大きく形成することを特徴とする請求項１１に記載の半導体回路。
【請求項１３】
請求項９から１２のいずれか１項に記載の半導体回路と、前記半導体回路に接続した受光素子とを有することを特徴とする光電変換装置。
【請求項１４】
請求項３及び４、７、８、１３のいずれか１項に記載の光電変換装置を用いたことを特徴とした画像読み取りシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、本発明は、ソースが正電源に接続された第１ＰＭＯＳトランジスタと、ソースが該正電源に接続され、ゲート及びドレインが該第１ＰＭＯＳトランジスタのゲートに接続された第２ＰＭＯＳトランジスタと、ソースが基準電位点に接続され、ゲート及びドレインが前記第１ＰＭＯＳトランジスタのドレインと接続された第１ＮＭＯＳトランジスタと、ソースが抵抗を介して該基準電位点に接続され、ゲートが該第１ＮＭＯＳトランジスタのゲートに接続され、ドレインが、該第２ＰＭＯＳトランジスタのドレインに接続された第２ＮＭＯＳトランジスタと、で構成されるカレントミラー回路において、光照射時に前記第２ＮＭＯＳトランジスタのドレイン領域で発生する光電流が、前記第２ＰＭＯＳトランジスタのドレイン領域で発生する光電流より多いことを特徴とする。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、本発明は、Ｐ型電界効果トランジスタとＮ型電界効果トランジスタとを各々のドレイン領域を通じて直列に接続し、前記Ｐ型電界効果トランジスタのドレイン領域と前記Ｎ型電界効果トランジスタのゲート領域とを接続した半導体回路において、光照射時に前記Ｎ型電界効果トランジスタの前記ドレイン領域で発生する光電流は、前記Ｐ型電界効果トランジスタの前記ドレイン領域で発生する光電流よりも多いことを特徴とする。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
また、本発明は、Ｐ型電界効果トランジスタとＮ型電界効果トランジスタとを各々のドレイン領域を通じて直列に接続し、前記Ｎ型電界効果トランジスタのドレイン領域と前記Ｐ型電界効果トランジスタのゲート領域とを接続した半導体回路において、光照射時に前記Ｐ型電界効果トランジスタの前記ドレイン領域で発生する光電流は、前記Ｎ型電界効果トランジスタの前記ドレイン領域で発生する光電流よりも多いことを特徴とする。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
図７を用いて、上記定電流回路の平面パターン図（図４）とは別の観点から本発明の実施形態を説明すると、第２ＮＭＯＳドレイン領域（３ａ）の開口面積を大きくすることで、光照射によりこのドレイン領域（３ａ）とウエル（Ｐ型）（３ｃ）との間で発生する光生成電子の方が、第２ＰＭＯＳトランジスタ（１ｂ）のドレイン領域で発生する光生成ホールよりも大きくなる。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
したがって、上記のように第２ＮＭＯＳトランジスタのドレイン領域で発生する光生成電子を大きくすることにより、図５のＶ０１に生じる光生成ホールの蓄積を防止することでＣＭＯＳ定電流回路に定電流が流れる状態で安定させることができ、光電変換装置を正常に作動させることができる。