(57)【要約】【課題】主制御部のプログラム容量を小さくすることが出来ると共に、主制御部から送信される制御コマンドにおけるサブ制御部の制御内容に関するデータ容量を有利に確保することが出来る、新規な構造の遊技機を提供することを目的とする。【解決手段】１６ビットＣＰＵを含んで構成された主制御部１０６において、制御コマンドを２バイトのデータとして一括送信するコマンドデータ一括送信手段と、コマンドデータ一括送信手段で送信された制御コマンドを受信せしめるためのストローブ信号を、制御コマンドの送信毎に一回送信するストローブ信号送信手段とを設けた。【選択図】      図７
2004194842.tif 000002
【特許請求の範囲】
【請求項１】
遊技動作を行う複数の作動部を作動制御する複数のサブ制御部と、それら複数のサブ制御部を全体的に制御する主制御部を備えており、該主制御部が送信した制御コマンドを該複数のサブ制御部が直接的乃至は間接的に受信し、該複数のサブ制御部が該制御コマンドに基づいて該複数の作動部を作動制御するようにした遊技機において、
前記主制御部を８ビットＣＰＵを含んで構成し、該主制御部において、
前記制御コマンドを２バイトのデータとして一括送信するコマンドデータ一括送信手段と、
該コマンドデータ一括送信手段で送信された前記制御コマンドを受信せしめるためのストローブ信号を、該制御コマンドを一括して送信する際に一回送信するストローブ信号送信手段とを、
設けたことを特徴とする遊技機。
【請求項２】
前記主制御部が前記複数のサブ制御部に対して、各別に、前記制御コマンドを送信するようになっている請求項１に記載の遊技機。
【請求項３】
前記主制御部と前記複数のサブ制御部の間での前記制御コマンドの伝送経路上に配設されて、前記コマンドデータ一括送信手段で一括送信された該制御コマンドを受信し、かかる受信した制御コマンドに基づいてサブ制御コマンドを取得すると共に、該サブ制御コマンドを該サブ制御部に送信する通信制御部を設けた請求項１に記載の遊技機。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、遊技動作を行う複数の作動部を作動制御する複数のサブ制御部と、それら複数のサブ制御部を全体的に制御する主制御部を備えており、該主制御部が送信した制御コマンドを該複数のサブ制御部が直接的乃至は間接的に受信し、該複数のサブ制御部が該制御コマンドに基づいて該複数の作動部を作動制御するようにした遊技機に係り、特に、主制御部がサブ制御部に対して効率的に制御コマンドを送信することが出来る、新規な構造の遊技機に関するものである。
【０００２】
【背景技術】
パチンコ機等の遊技機は、例えば、特別図柄が表示される特別図柄表示装置，効果音等が出力されるスピーカ，遊技盤上等に設けられたＬＥＤ等のように、遊技状況に応じて遊技動作を行う作動部を複数備えている。このような複数の作動部を備えた遊技機は、遊技動作を全体的に制御する主制御部のみを用い、かかる主制御部が各作動部を直接に制御することも可能である。
【０００３】
しかしながら、主制御部のみで複数の作動部を制御すると主制御部のプログラムの容量が大きくなってしまうことから、不正行為が行われたか否かを検査することが難しくなるという問題がある。即ち、主制御部は遊技動作を全体的に制御するものであることから不正行為の対象とされ易く、主制御部への不正行為の有無を検査する負担を軽減するために主制御部のプログラムの容量を小さくしておくことが要求されるのである。
【０００４】
そこで、主制御部の制御プログラムの容量を小さくするという観点から、遊技動作を行う作動部を複数備えていると共に、遊技動作を全体的に制御する主制御部からの制御コマンドに基づいて各作動部を作動制御するサブ制御部を複数備えている遊技機が提案されている。このような遊技機においては、主制御部は各サブ制御部に対して制御コマンドを送信するのみで、専ら各サブ制御部が主制御部から送信された制御コマンドに基づいて作動部を作動制御するようになっている。
【０００５】
そこにおいて、このような遊技機では、一般に、主制御部が各サブ制御部に送信する制御コマンドは、２バイトのデータで構成されており、かかる２バイトで構成されたデータは、１バイトずつ主制御部から各サブ制御部に送信されるようになっている。また、主制御部が送信したデータに同期して、サブ制御部を割込状態にしてサブ制御部に主制御部からのデータを受信させるためのストローブ信号が、主制御部から各サブ制御部に送信されるようになっている（例えば、特許文献１参照）。
【０００６】
ところで、近年の遊技機は、遊技者を楽しませるために凝った演出をするようになってきており、それに伴って、遊技機の動作内容が複雑になってきている。その結果、上述の遊技機のように、制御コマンドの送信方法が、２バイトのデータを１バイトずつ送信し、且つ、１バイトのデータを送信する毎にストローブ信号を送信する方法では、主制御部のプログラム容量を小さくすることが困難になってきたのである。
【０００７】
また、遊技機は、様々なノイズが存在する劣悪な環境下で使用されるものであり、上述の遊技機のように、２バイトのデータを１バイトずつ主制御部からサブ制御部に送信する場合には、１バイト目のデータがノイズの悪影響を受けて消失してしまい、２バイト目のデータを１バイト目のデータとして取り扱ってしまうおそれがある。
【０００８】
なお、このような問題に対処するために、主制御部から送信されるデータが何バイト目のデータであるかを示す情報を送信されるデータの特定ビットを利用して付し、かかる特定ビットに付された情報によって、主制御部から送信されるデータの１バイト目と２バイト目を間違えないようにする方法が提案されている（例えば、特許文献２参照。）。
【０００９】
しかしながら、主制御部から送信されるデータの特定ビットを利用して主制御部から送信されるデータが何バイト目であるかを示す情報を付す場合には、主制御部から送信されるデータにおけるサブ制御部の制御内容に関するデータの容量が減ってしまい、それによって、遊技機の複雑な動作内容を実現することが困難になるおそれがある。
【００１０】
【特許文献１】
特開２００１−１７６７４号公報    （第１０頁、第１９図）
【特許文献２】
特開２００１−１７０３４３号公報    （第２０−２１頁、第４５図）
【００１１】
【解決課題】
ここにおいて、本発明は、上述の如き事情を背景として為されたものであって、その解決課題とするところは、主制御部のプログラム容量を小さくすることが出来ると共に、主制御部から送信される制御コマンドにおけるサブ制御部の制御内容に関するデータ容量を有利に確保することが出来る、新規な構造の遊技機を提供することにある。
【００１２】
【解決手段】
以下、このような課題を解決するために為された本発明の態様を記載する。なお、以下に記載の各態様において採用される構成要素は、可能な限り任意の組み合わせで採用可能である。また、本発明の態様乃至は技術的特徴は、以下に記載のものに限定されることなく、明細書全体および図面に記載され、或いはそれらの記載から当業者が把握することが出来る発明思想に基づいて認識されるものであることが理解されるべきである。
【００１３】
すなわち、本発明の第一の態様は、遊技動作を行う複数の作動部を作動制御する複数のサブ制御部と、それら複数のサブ制御部を全体的に制御する主制御部を備えており、該主制御部が送信した制御コマンドを該複数のサブ制御部が直接的乃至は間接的に受信し、該複数のサブ制御部が該制御コマンドに基づいて該複数の作動部を作動制御するようにした遊技機において、前記主制御部を８ビットＣＰＵを含んで構成し、該主制御部において、（ａ）前記制御コマンドを２バイトのデータとして一括送信するコマンドデータ一括送信手段と、（ｂ）該コマンドデータ一括送信手段で送信された前記制御コマンドを受信せしめるためのストローブ信号を、該制御コマンドを一括して送信する際に一回送信するストローブ信号送信手段とを、設けたことを、特徴とする。
【００１４】
このような本態様に従う構造とされた遊技機においては、２バイトのデータで構成された制御コマンドを分割することなく一括して送信するようになっていると共に、制御コマンドの送信に際して、一回だけストローブ信号が送信されるようになっていることから、制御コマンドのデータを分割し、かかる分割したデータを送信する毎にストローブ信号を送信する場合に比して、ストローブ信号の送信回数を減らすことが可能となり、それによって、主制御部のプログラム容量を小さくすることが出来る。
【００１５】
そこにおいて、２バイトのデータで構成された制御コマンドを分割することなく一括して送信する方法としては、例えば、主制御部を構成する主制御ＣＰＵに８ビットのデータが出力可能な出力ポートを二つ設けておき、かかる二つの出力ポートから同時にデータを出力する方法等が好適に採用され得ることとなり、それによって、１６ビットのデータを平行出力することが出来るのである。
【００１６】
さらに、本態様に係る遊技機においては、２バイトのデータで構成された制御コマンドを分割することなく一括して送信するようになっていることから、２バイトのデータを１バイトずつに分割して送信する場合に送信されるデータの特定ビットに何バイト目のデータであるかを示すバイト数識別情報を付す必要がなくなる。それによって、バイト数識別情報に利用していた特定ビットを制御内容に関するデータに利用することが可能となり、その結果、制御コマンドにおける制御内容に関するデータ容量を有利に確保することが可能となる。
【００１７】
なお、本態様における作動部とは、遊技を盛り上げるための演出の用に供されるものや遊技状況を報知するために利用されるものをいい、例えば、遊技を盛り上げるための効果音を出力するスピーカ，遊技状況を報知する画像や遊技を盛り上げる画像を表示する特別図柄表示装置および普通図柄表示装置，ガラス枠内や遊技盤上等に配設されて遊技状況を報知するために、或いは、遊技を盛り上げるために発光せしめられるＬＥＤ，遊技盤上に設けられて遊技を盛り上げるための動作を行う装飾役物等がある。そこにおいて、本態様に係る遊技機では、例えば、効果音を出力するスピーカと画像を表示する特別図柄表示装置のように、互いに異なる作動を行うものは、それぞれが一つの作動部を構成するものとする。従って、ガラス枠内や遊技盤上等に配設されたＬＥＤが複数あったとしても、それら複数のＬＥＤは、発光という互いに同じ作動を行うことから、それら複数のＬＥＤによって一つの作動部が構成されることとなる。
【００１８】
また、本態様におけるサブ制御部とは、遊技を盛り上げるために、或いは、遊技状況を報知するために、作動部を作動制御するものをいい、例えば、スピーカからの効果音の出力を制御する音制御部，ガラス枠内や遊技盤上等に配設されたＬＥＤの発光を制御する発光制御部，特別図柄表示装置や普通図柄表示装置における画像の表示を制御する図柄制御部，遊技盤上に配設された装飾役物の作動を制御する役物制御部等がある。そこにおいて、本態様に係る遊技機では、例えば、スピーカからの効果音の出力と特別図柄表示装置における画像の表示のように、互いに異なる作動部の作動制御は、互いに異なるサブ制御部で行うものとされている。従って、本態様においては、一つの作動部を作動制御する制御装置が、一つのサブ制御部とされている。
【００１９】
さらに、本態様におけるサブ制御部は、制御ＣＰＵと主制御部からの制御コマンドに基づいて制御ＣＰＵに一つの作動部の作動制御を行わせる制御プログラムや制御データ等が記憶されたＲＯＭを含んで構成されている。更にまた、本態様における複数のサブ制御部は、それぞれ、一つの制御ＣＰＵを備えていても良いが、複数のサブ制御部で共通の制御ＣＰＵを備えていても良い。また、複数のサブ制御部は、それぞれ、制御プログラムや制御データ等が記憶されたＲＯＭを一つ備えていても良いし、或いは、複数のサブ制御部で共通のＲＯＭを備えており、かかる共通のＲＯＭに設けられた異なる記憶エリアに各サブ制御部の制御プログラムや制御データ等が記憶されていても良い。そこにおいて、複数のサブ制御部が共通の制御ＣＰＵとＲＯＭを備えている場合には、一つのサブ制御部によって複数の作動部が作動制御されているかのような外観構成を呈するが、制御プログラムや制御データ等が異なっている限り、一つのサブ制御部によって一つの作動部が作動制御されているのである。
【００２０】
また、本態様における複数のサブ制御部は、１枚のサブ制御基板上に形成されていても良いし、複数枚のサブ制御基板上に形成されていても良い。そこにおいて、複数枚のサブ制御基板上に複数のサブ制御部が形成されている場合には、１枚のサブ制御基板上に複数のサブ制御部のうちの一つのサブ制御部のみが形成されている必要はなく、２つ以上のサブ制御部が形成されていても良い。
【００２１】
また、本発明の第二の態様は、前記第一の態様に係る遊技機において、前記主制御部が前記複数のサブ制御部に対して、各別に、前記制御コマンドを送信するようになっていることを、特徴とする。このような本態様に従う構造とされた遊技機においては、制御コマンドが送信されるサブ制御部が特定されており、また、制御コマンドのデータを分割しないで一括して送信するようになっていることから、制御コマンドのデータの全てを制御内容に関するデータで構成することが出来るのであり、それによって、制御コマンドにおける制御内容に関するデータ容量を一層有利に確保することが出来るのである。
【００２２】
すなわち、２バイトのデータを１バイトずつに分割して送信する場合には、送信するデータの特定ビットに何バイト目のデータであるかを示すバイト数識別情報を付す必要があり、また、例えば、複数のサブ制御部のうちの何れか一つのサブ制御部が主制御部からの制御コマンドを代表して受信すると共に、受信した制御コマンドを他のサブ制御部に送信する場合には、制御コマンドのデータの特定ビットに何れのサブ制御部の制御内容を含んでいるかを示す宛先識別情報を付す必要があるが、本態様に係る遊技機においては、制御コマンドのデータが分割されることなく、一括して特定のサブ制御部に送信されるようになっていることから、上述の如きバイト数識別情報や宛先識別情報を付す必要がなくなり、それによって、バイト数識別情報や宛先識別情報に利用する特定ビットを制御内容に関するデータに利用することが可能となり、その結果、制御コマンドにおける制御内容に関するデータ容量を一層有利に確保することが可能となる。
【００２３】
なお、本態様に係る遊技機においては、各サブ制御部は、主制御部から送信されたストローブ信号を受信すると、主制御部から送信された制御コマンドを受信するようになっている。
【００２４】
また、本発明の第三の態様は、前記第一の態様に係る遊技機において、前記主制御部と前記複数のサブ制御部の間での前記制御コマンドの伝送経路上に配設されて、前記コマンドデータ一括送信手段で一括送信された該制御コマンドを受信し、かかる受信した制御コマンドに基づいてサブ制御コマンドを取得すると共に、該サブ制御コマンドを該サブ制御部に送信する通信制御部を設けたことを、特徴とする。このような本態様に従う構造とされた遊技機においては、主制御部は、通信制御部のみに制御コマンドを送信するようになっていることから、例えば、複数のサブ制御部に共通の制御コマンドがある場合には、主制御部が、かかる共通の制御コマンドを通信制御部に送信し、通性制御部が各サブ制御部に対して主制御部からの制御コマンドに基づいて取得したサブ制御コマンドを送信することが可能となり、それによって、主制御部の制御コマンド送信に対する負担を軽減することが可能となり、主制御部の制御プログラムの容量を小さくすることが可能となる。
【００２５】
そこにおいて、本態様に係る遊技機では、通信制御部は、主制御部から送信されたストローブ信号を受信すると、主制御部から送信された制御コマンドを受信するようになっている。
【００２６】
なお、本態様におけるサブ制御コマンドとは、主制御部から送信された制御コマンドそのものであっても良いし、主制御部から送信された制御コマンドに対して通信制御部が読み替えや変換，複製等の処理を施したコマンドであっても良い。また、本態様における主制御部から送信された制御コマンドは、複数のサブ制御部に共通の制御コマンドであっても良いし、特定のサブ制御部に対する制御コマンドであっても良い。更に、本態様における制御コマンドには、複数のサブ制御部の何れのサブ制御部に送信されたものであるかを示す宛先識別情報が付されていることが望ましく、それによって、通信制御部のサブ制御部へのサブ制御コマンド送信を有利に実現することが出来る。なお、かかる宛先識別情報は、例えば、主制御部からの制御コマンドの特定のビットを利用すること等によって有利に実現することが出来る。
【００２７】
また、本態様における通信制御部は、例えば、ゲートアレイ等の制御ＩＣで構成されていても良いし、或いは、主制御部からの制御コマンドに付された宛先識別情報を読み取り、かかる宛先識別情報に基づいて、サブ制御コマンドをサブ制御部に送信する制御プログラム等が記憶されたＲＯＭとかかる制御プログラム等に基づく作動制御を行う制御ＣＰＵを含んで構成されていても良い。更に、本態様において、通信制御部は、主制御部と複数のサブ制御部の間での主制御部から送信された制御コマンドの伝送系路上に配設されているが、本態様における通信制御部の配設形態としては、例えば、通信制御部がサブ制御部を構成するサブ制御ＣＰＵと別個の通信制御用ＩＣを備えており、かかる通信制御用ＩＣに対して複数のサブ制御ＣＰＵが電気的に接続されている配設形態の他に、通信制御部が備えている通信制御用ＩＣが、複数のサブ制御部のうちの一つのサブ制御部を構成する制御ＣＰＵによって構成されており、かかる制御ＣＰＵに対して、他のサブ制御部を構成する制御ＣＰＵが電気的に接続されている配設形態等も、含むものとする。
【００２８】
また、本発明の第四の態様は、前記第三の態様に係る遊技機において、前記通信制御部は、（ｃ）前記サブ制御コマンドを２バイトのデータとして一括送信するサブ制御コマンドデータ一括送信手段と、（ｄ）該サブ制御コマンドデータ一括送信手段で送信された前記サブ制御コマンドを前記サブ制御部に受信せしめるためのサブ制御用ストローブ信号を、該サブ制御コマンドを一括して送信する際に一回送信するサブ制御用ストローブ信号送信手段とを、備えていることを、特徴とする。このような本態様に従う構造とされた遊技機においては、通信制御部から各サブ制御部へのサブ制御コマンドの送信が、サブ制御コマンドのデータを分割することなく一括して行われるようになっていると共に、サブ制御コマンドの送信に際して、一回だけサブ制御用ストローブ信号が送信されるようになっていることから、サブ制御コマンドのデータを分割し、かかる分割したデータを送信する毎にサブ制御用ストローブ信号を送信する場合に比して、サブ制御用ストローブ信号の送信回数を減らすことが可能となり、それによって、通信制御部のプログラム容量を小さくすることが出来るのである。
【００２９】
さらに、本態様に係る遊技機においては、２バイトのデータで構成されたサブ制御コマンドを分割することなく一括して送信するようになっていることから、２バイトのデータを１バイトずつに分割して送信する場合に送信されるデータの特定ビットに何バイト目のデータであるかを示すサブ制御用バイト数識別情報を付す必要がなくなり、それによって、サブ制御用バイト数識別情報に利用する特定ビットを制御内容に関するデータに利用することが可能となり、その結果、サブ制御コマンドにおける制御内容に関するデータ容量を有利に確保することが可能となる。
【００３０】
さらに、本発明の第五の態様は、前記第三又は第四の態様に係る遊技機において、前記通信制御部が、前記サブ制御部の少なくとも一つと共通のＣＰＵを備えていることを、特徴とする。このような本態様に従う構造とされた遊技機においては、通信制御部がサブ制御部の少なくとも一つと共通のＣＰＵを備えていることから、遊技機において採用されるＣＰＵの数を減らすことが可能となり、それによって、遊技機の製造コストを抑えることが出来るのである。
【００３１】
更にまた、本発明の第六の態様は、前記第三乃至第五の何れかの態様に係る遊技機において、前記通信制御部および前記複数のサブ制御部の間で作動を同期させるための相互通信手段を設けたことを、特徴とする。このような本態様に従う構造とされた遊技機においては、複数のサブ制御部による複数の作動部の作動制御を略同時に開始することが可能となる。
【００３２】
そこにおいて、本態様に係る遊技機においては、相互通信手段を、少なくとも二つのサブ制御部の間でコマンド送信を行うことによって構成することが出来る。このような構成を採用することによって、少なくとも二つのサブ制御部の間で、作動部を作動制御する準備が完了したことを知らせる準備完了コマンドや作動部の作動制御を開始したことを知らせる制御開始コマンドを送信することが出来るのである。
【００３３】
具体的には、例えば、二つのサブ制御部が各別に制御ＣＰＵを備えている場合において、一方のサブ制御部が作動部の作動制御を開始したことを知らせる制御開始コマンドを他方のサブ制御部に送信し、他方のサブ制御部は、かかる制御開始コマンドを受信すると、直ちに作動部の作動制御を開始することが出来るのであり、それによって、一方のサブ制御部による作動部の作動制御と他方のサブ制御部による作動部の作動制御を略同時に開始することが出来るのである。
【００３４】
また、例えば、三つ以上のサブ制御部が各別に制御ＣＰＵを備えている場合において、そのうちの一つのサブ制御部に対して、他のサブ制御部がそれぞれ作動部の作動制御を開始する準備が完了したことを知らせる準備完了コマンドを送信し、かかる一つのサブ制御部は、他のサブ制御部からの準備完了コマンドを全て受信すると、直ちに作動部の作動制御を開始すると共に、他のサブ制御部に対して制御開始コマンドを送信し、他のサブ制御部はそれぞれ制御開始コマンドを受信すると、直ちに作動部の作動制御を開始することが出来るのである。それによって、三つ以上のサブ制御部による三つ以上の作動部の作動制御を略同時に開始することが出来るのである。
【００３５】
さらに、本態様に係る遊技機においては、相互通信手段を、少なくとも一つのサブ制御部と通信制御部との間でコマンド送信を行うことによって構成することが出来る。このような構成を採用することにより、例えば、サブ制御部が通信制御部に作動部の作動制御を開始する準備が完了したことを知らせる準備完了コマンドを送信することが出来るのであり、また、通信制御部が準備完了コマンドを受信した後サブ制御部に対して作動部の作動制御を開始させる制御開始コマンドを送信することが出来るのである。
【００３６】
また、通信相互手段を、少なくとも二つのサブ制御部と通信制御部との間でコマンド送信を行うことによって構成する場合には、例えば、二つ以上のサブ制御部が各別に制御ＣＰＵを備えていると共に、通信制御部が制御ＣＰＵを備えている場合において、各サブ制御部が作動部の作動制御を開始する準備が完了したことを知らせる準備完了コマンドを通信制御部に送信し、通信制御部はサブ制御部からの準備完了コマンドを全て受信した後、準備完了コマンドを送信したサブ制御部に対して制御開始コマンドを送信し、各サブ制御部はそれぞれ制御コマンドを受信すると、直ちに作動部の作動制御を開始することが出来るのである。それによって、二つ以上のサブ制御部による二つ以上の作動部の作動制御を略同時に開始することが出来るのである。
【００３７】
また、本発明の第七の態様は、前記第六の態様に係る遊技機において、前記相互通信手段が、前記複数のサブ制御部のうちの少なくとも二つのサブ制御部の間で連絡コマンドが送信されることによって構成されていることを、特徴とする。このような本態様に従う構造とされた遊技機においては、少なくとも二つのサブ制御部の間で連絡コマンドが送信されるようになっていることから、例えば、一つのサブ制御部が受信したサブ制御コマンドに基づいて作動部を作動制御する準備が完了したことや作動部の作動制御を開始したことを他のサブ制御部に連絡コマンドで知らせることが可能となる。
【００３８】
また、本発明の第八の態様は、前記第七の態様に係る遊技機において、前記サブ制御部は、（ｅ）前記連絡コマンドを２バイトのデータとして一括送信する連絡コマンドデータ一括送信手段と、（ｆ）該連絡コマンドデータ一括送信手段で送信された前記連絡コマンドを他のサブ制御部に受信せしめるための連絡用ストローブ信号を、該連絡コマンドを一括して送信する際に一回送信する連絡用ストローブ信号送信手段とを、備えていることを、特徴とする。このような本態様に従う構造とされた遊技機においては、一つのサブ制御部から他のサブ制御部への連絡コマンドの送信が、連絡コマンドのデータを分割することなく一括して行われるようになっていると共に、連絡コマンドの送信に際して、一回だけ連絡用ストローブ信号が送信されるようになっていることから、連絡コマンドのデータを分割し、かかる分割したデータを送信する毎に連絡用ストローブ信号を送信する場合に比して、連絡用ストローブ信号の送信回数を減らすことが可能となり、それによって、サブ制御部のプログラム容量を小さくすることが出来るのである。
【００３９】
さらに、本態様に係る遊技機においては、２バイトのデータで構成された連絡コマンドを分割することなく一括して送信するようになっていることから、２バイトのデータを１バイトずつに分割して送信する場合に送信されるデータの特定ビットに何バイト目のデータであるかを示す連絡用バイト数識別情報を付す必要がなくなり、それによって、連絡用バイト数識別情報に利用する特定ビットを制御内容に関するデータに利用することが可能となり、その結果、連絡コマンドにおける制御内容に関するデータ容量を有利に確保することが可能となる。
【００４０】
【発明の実施形態】
以下、本発明を更に具体的に明らかにするために、本発明の実施形態について、図面を参照しつつ、詳細に説明する。
【００４１】
先ず、図１には、本発明の一実施形態としてのパチンコ機１０が示されている。このパチンコ機１０は、遊技盤１２上に配設された特別図柄始動口１４に遊技球が入賞すると、特別図柄表示装置１６において、特別図柄の変動が開始されるようになっていると共に、スピーカ１８から効果音が出力され、更には、各種ＬＥＤが点灯乃至は点滅制御されるようになっている。
【００４２】
より詳細には、パチンコ機１０は、中枠２０を備えており、かかる中枠２０が幅方向一方の端部を中心に回動可能な状態で外枠２２に装着されている。また、中枠２０の前面には、横長な長方形状の皿板２４が幅方向一方の端部を中心に回動可能に装着されており、かかる皿板２４の前面には、遊技球を貯留するための上皿２６が固定されている。更に、上皿２６には、複数のスリットからなる出音口２８が形成されており、かかる出音口２８の後方には、スピーカ１８が固定されている。そして、スピーカ１８の作動時には、スピーカ１８から出音口２８を通して外部に効果音が出力されるようになっている。
【００４３】
また、中枠２０の前面には、上皿２６の下方において、下皿３０が固定されている。この下皿３０は、パチンコ機１０の裏側において、上皿２６に連通せしめられており、上皿２６内から溢れた遊技球が上皿２６内から下皿３０内に排出されるようになっている。また、上皿２６と下皿３０を連通する球通路には、下皿満杯スイッチ３２（図３参照）が設けられている。更にまた、下皿３０の右側には、発射ハンドル３４が回動可能に装着されており、かかる発射ハンドル３４の裏側には、発射モータ３６（図２参照）が装着されている。この発射モータ３６の回転軸には、図示しないクランク機構を介して図示しない打球槌が連結されており、発射ハンドル３４が周方向一方の側に回動操作せしめられることによって発射モータ３６に電源が与えられ、打球槌が上皿２６内に貯留された遊技球を弾き出すようになっている。
【００４４】
さらに、中枠２０の前面には、ガラス枠３８が幅方向一方の端部を中心に回動可能に装着されている。また、中枠２０の後ろ側には、遊技盤１２を保持するための額縁状の機構盤が固定されており、かかる機構盤によって遊技盤１２が保持された状態下において、遊技盤１２は、ガラス枠３８によって保持されたガラス窓で覆われている。更に、ガラス枠３８の幅方向他方の端部には、枠鍵４０が装着されており、かかる枠鍵４０によって中枠２０を外枠２２に対して密着した状態に保持するようになっていると共に、皿板２４とガラス枠３８を中枠２０に密着した状態に保持するようになっている。なお、ガラス枠３８には、ガラス枠３８が前方側へ開放されたことを検出するためのガラス枠開放検出スイッチ４２（図３参照）が設けられている。
【００４５】
また、ガラス枠３８の上端部の内部には、図示しないガラス枠左電飾基板，ガラス枠中電飾基板およびガラス枠右電飾基が配設されており、ガラス枠左電飾基板に実装された枠飾り左ＬＥＤ４４ａ（図３参照），ガラス枠中電飾基板に実装された枠飾り中ＬＥＤ４４ｂ（図３参照）およびガラス枠右電飾基板に実装された枠飾り右ＬＥＤ４４ｃ（図３参照）の点灯，点滅および消灯が、ガラス枠３８の前面に設けられた有色透明のカバー４６を介して視認可能とされている。
【００４６】
また、遊技盤１２の前面には、外レール４８および内レール５０が設けられており、打球槌によって弾かれた遊技球は、外レール４８および内レール５０の間を通って遊技盤１２の上部に案内されるようになっている。そして、遊技盤１２の上部に案内された遊技球は、遊技盤１２の前面に打ち込まれた図示しない複数の遊技釘に当たりながら落下するようになっている。
【００４７】
さらに、遊技盤１２の前面には、額縁状の台板が固定されており、かかる台板には、特別図柄表示装置１６および普通図柄表示装置５２が固定されている。特別図柄表示装置１６は、カラー液晶表示器からなるものであり、特別図柄表示装置１６には、「１」〜「１２」の数字図柄が横３列に表示されるようになっている。また、普通図柄表示装置６４は、カラー液晶表示器によって構成されており、普通図柄表示装置５２には、「３」および「７」の数字図柄が横２列に表示されるようになっている。
【００４８】
また、台板の前面側には、有色透明なセンター飾り５４が設けられている。更に、かかるセンター飾り５４の裏側には、図示しないセンター飾り左電飾基板，センター飾り右電飾基板およびセンター飾り上電飾基板が配設されており、センター飾り左電飾基板に実装されたセンター飾り左ＬＥＤ５６ａ，センター飾り右電飾基板に実装されたセンター飾り右ＬＥＤ５６ｂおよびセンター飾り上電飾基板に実装されたセンター飾り上ＬＥＤ５６ｃの点灯，点滅および消灯がセンター飾り５４を介して視認可能とされている。
【００４９】
更にまた、センター飾り上電飾基板には、特別図柄表示装置１６の作動保留球数を示す複数（本実施形態では４つ）の特図記憶表示ＬＥＤ５８ａ〜ｄ設けられていると共に、普通図柄表示装置５２の作動保留球数を示す複数（本実施形態では４つ）の普図記憶表示ＬＥＤ６０ａ〜ｄが設けられており、特図記憶表示ＬＥＤ５８ａ〜ｄおよび普図記憶数表示ＬＥＤ６０ａ〜ｄの点灯および消灯がセンター飾り５４の前面側から視認出来るようになっている。
【００５０】
また、遊技盤１２の前面には、特別図柄表示装置１６の左右両側に位置して、左サイド飾り６２ａおよび右サイド飾り６２ｂが配設されている。これら左サイド飾り６２ａおよび右サイド飾り６２ｂは、それぞれ、有色透明な合成樹脂材によって形成されている。また、この左サイド飾り６２ａの裏側には、図示しない左サイド飾り電飾基板が配設されており、かかる左サイド飾り電飾基板に実装された左サイド飾りＬＥＤ６４ａの点灯，点滅および消灯が左サイド飾り６２ａを介して視認可能とされている。更に、右サイド飾り６２ｂの裏側には、図示しない右サイド飾り電飾基板が配設されており、かかる右サイド飾り電飾基板に実装された右サイド飾りＬＥＤ６４ｂの点灯，点滅および消灯が右サイド飾り６２ｂを介して視認可能とされている。
【００５１】
また、遊技盤１２の前面には、特別図柄表示装置１６の下方に位置して特別図柄始動口１４が設けられている。この特別図柄始動口１４は、上側が開口するポケット状をなすものであり、特別図柄始動口１４内には、特別図柄始動スイッチ６６（図３参照）が設けられている。この特別図柄始動スイッチ６６は、近接スイッチによって構成されており、特別図柄始動口１４内に遊技球が入賞したことを検出して検出信号を出力するようになっている。また、特別図柄始動口１４の開口部には、一対の羽根６８，６８が配設されており、特別図柄始動口１４を遊技盤１２に取り付ける台板の裏側に配設されたソレノイド７０（図３参照）への通電によりクランクがバネの付勢力に抗してソレノイド７０側に引き付けられて一対の羽根６８，６８が開き、特別図柄始動口１４の入口の大きさが拡大するようになっている一方、ソレノイド７０への通電の停止によりクランクがバネの付勢力で元の位置に戻り、一対の羽根６８，６８が閉じて特別図柄始動口１４の入口の大きさが通常の大きさとなる。
【００５２】
さらに、遊技盤１２の前面には、二つの始動ゲート７２ａ，ｂが配設されている。始動ゲート７２ａ，ｂは、それぞれ、近接スイッチによって構成された通過スイッチ７４（図３参照）を備えており、かかる通過スイッチ７４は、始動ゲート７２を遊技球が通過したことを検出すると、通過信号を出力するようになっている。
【００５３】
また、遊技盤１２の前面には、特別図柄始動口１４の下方に位置して横長の入賞口用台板が固定されており、かかる入賞口用台板の長手方向中央部分には、大入賞口７６が形成されている。更に、大入賞口７６内には、大入賞口カウントスイッチ７８（図３参照）および特定領域カウントスイッチ８０（図３参照）が設けられている。これら大入賞口カウントスイッチ７８および特定領域カウントスイッチ８０は、何れも、近接スイッチによって構成されている。そして、大入賞口カウントスイッチ７８が遊技球の通過を検出すると、大入賞口入賞信号を出力するようになっている一方、特定領域カウントスイッチ８０が遊技球の通過を検出すると、特定領域通過信号を出力するようになっている。また、大入賞口７６の前面には、扉８２が軸を中心に回動可能に装着されている。この扉８２は、入賞口用台板の裏側に固定された大入賞口ソレノイド８４（図３参照）のプランジャにクランク機構を介して連結されている。そして、扉８２は、大入賞口ソレノイド８４への断電時には、大入賞口７６の入口を塞ぐようになっている一方、大入賞口ソレノイド８４への通電時には、大入賞口７６の入口を開放するようになっている。
【００５４】
また、入賞口用台板には、左入賞口８６ａおよび右入賞口８６ｂが設けられている。左入賞口８６ａおよび右入賞口８６ｂは、それぞれ、上側が開口するポケット状を呈しており、入賞口８６内には、入賞スイッチ８８（図３参照）が配設されている。この入賞スイッチ８８は、近接スイッチによって構成されており、入賞口８６内に遊技球が入賞したことを検出して入賞信号を出力するようになっている。
【００５５】
また、左入賞口８６ａの左側には、有色透明な左カバー９０ａが設けられていると共に、右入賞口８６ｂの右側には、有色透明な右カバー９０ｂが設けられている。この左カバー９０ａの裏側には、図示しない大入賞口左電飾基板が配設されており、かかる大入賞口左電飾基板に実装された大入賞口左ＬＥＤ９２ａの点灯，点滅および消灯が左カバー９０ａを介して視認可能とされている。また、右カバー９０ｂの裏側には、図示しない大入賞口右電飾基板が配設されており、かかる大入賞口右電飾基板に実装された大入賞口右ＬＥＤ９２ｂの点灯，点滅および消灯が右カバー９０ｂを介して視認可能とされている。
【００５６】
さらに、パチンコ機１０の裏側には、図２に示されているように、上端部に位置して賞球タンク９４が設けられており、かかる賞球タンク９４内には、遊技球が貯留されている。更に、パチンコ機１０の裏側には、タンクレール９６および賞球払出装置９８が設けられている。賞球払出装置９８は、タンクレール９６を介して賞球タンク９４に接続されており、賞球払出装置９８内には、賞球タンク９４からタンクレール９６を通じて遊技球が供給されるようになっている。また、タンクレール９６には、賞球タンク９４に接続されている付近において、球切れスイッチ１００（図３参照）が設けられている。賞球払出装置９８内には、パルスモータからなる賞球モータを駆動源とする賞球払出機構が収容されており、賞球モータの回転軸が単位量回転する毎に賞球払出装置９８内から下方へ１個ずつ遊技球が払い出されるようになっている。また、賞球払出装置９８内には、手前賞球スイッチ１０２ａおよび奥賞球スイッチ１０２ｂが設けられている。更に、パチンコ機１０の裏側には、賞球払出装置９８と上皿２６を繋ぐ図示しない球通路が設けられており、賞球払出装置９８から払い出された遊技球が球通路を介して上皿２６内に供給される。
【００５７】
このようなパチンコ機１０の回路構成を図３乃至図６に示す。先ず、図３には、主制御基板１０４の回路構成が示されている。主制御基板１０４には、遊技動作の全体を制御する主制御ＣＰＵ１０６，スイッチ入力バッファ１１０ａ，ｂ，コマンド出力バッファ１１６ａ〜ｃ，ＳＴＢ信号出力バッファ１１８，大入賞口ソレノイド駆動回路１２０，ソレノイド駆動回路１２２等が実装されている。
【００５８】
大入賞口ソレノイド駆動回路１２０，ソレノイド駆動回路１２２は、主制御基板１０４に形成されたプリント配線で構成されたバス線によって主制御ＣＰＵ１０６に接続されている。コマンド出力バッファ１１６ａは、主制御基板１０４に形成されたプリント配線で主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１２ａに接続されていると共に、コマンド出力バッファ１１６ｂは、主制御基板１０４に形成されたプリント配線で主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１２ｂに接続されており、更に、コマンド出力バッファ１１６ｃは、主制御基板１０４に形成されたプリント配線で主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１２ｃに接続されている。そこにおいて、図３では、コマンド出力ポート１１２ａ〜ｃは、それぞれ、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図３では、コマンド出力バッファ１１６ａ〜ｃは、それぞれ、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。ＳＴＢ信号出力バッファ１１８は主制御基板１０４に形成されたプリント配線で構成されたバス線によって主制御ＣＰＵ１０６に設けられたＳＴＢ信号出力ポート１１４に接続されている。スイッチ入力バッファ１１０ａは、主制御基板１０４に形成されたプリント配線で構成されたバス線によって主制御ＣＰＵ１０６に設けられたスイッチ入力ポート１０８ａに接続されていると共に、スイッチ入力バッファ１１０ｂは、主制御基板１０４に形成されたプリント配線で主制御ＣＰＵ１０６に設けられたスイッチ入力ポート１０８ｂに接続されている。大入賞口ソレノイド駆動回路１２０には、大入賞口ソレノイド８４が接続されていると共に、ソレノイド駆動回路１２２には、ソレノイド７０が接続されている。なお、主制御ＣＰＵ１０６には、制御プログラムや制御処理に必要なデータを格納する主制御用ＲＯＭ１２４および各種処理データ等を格納する主制御用ＲＡＭ１２６が内蔵されている。
【００５９】
また、スイッチ入力バッファ１１０ａには、特別図柄始動スイッチ６６，通過スイッチ７４ａ，ｂ，大入賞口カウントスイッチ７８，特定領域カウントスイッチ８０，入賞スイッチ８８ａ，ｂが接続されており、特別図柄始動スイッチ６６，通過スイッチ７４ａ，ｂ，大入賞口カウントスイッチ７８，特定領域カウントスイッチ８０，入賞スイッチ８８ａ，ｂからの検出信号がスイッチ入力バッファ１１０ａを介して主制御ＣＰＵ１０６に設けられたスイッチ入力ポート１０８ａに入力されるようになっている。更に、スイッチ入力バッファ１１０ｂには、下皿満杯スイッチ３２，ガラス枠開放検出スイッチ４２，球切れスイッチ１００，手前賞球スイッチ１０２ａ，奥賞球スイッチ１０２ｂが接続されており、下皿満杯スイッチ３２，ガラス枠開放検出スイッチ４２，球切れスイッチ１００，手前賞球スイッチ１０２ａ，奥賞球スイッチ１０２ｂからの検出信号がスイッチ入力バッファ１１０ｂを介して主制御ＣＰＵ１０６に設けられたスイッチ入力ポート１０８ｂに入力されるようになっている。
【００６０】
主制御用ＲＡＭ１２６には、大当たりカウンタ，特別図柄カウンタ，特別図柄変動パターンカウンタ，当たりカウンタおよび普通図柄カウンタが設けられている。これら大当たりカウンタ，特別図柄カウンタ，特別図柄変動パターンカウンタ，当たりカウンタおよび普通図柄カウンタは、それぞれ、所定の周期で発生する割り込み信号毎に「０」から互いに異なる上限値まで加算された後、再び「０」に戻って加算されるものである。
【００６１】
このように各種の電気部品が実装された主制御基板１０４は主制御基板ケース１２８に収容された状態で、図２に示されているように、パチンコ機１０の裏側に取付けられている。
【００６２】
図４には、音制御基板１３０の回路構成が示されている。音制御基板１３０には、主制御ＣＰＵ１０６からのコマンドに基づいてスピーカ１８の鳴動制御を行う音制御ＣＰＵ１３２，音制御ＣＰＵ１３２がスピーカ１８を鳴動制御する際の制御プログラムや効果音データ等が記憶された音制御用ＲＯＭ１３４，処理データの書込みおよび読み出しを行うための音制御用ＲＡＭ１３６，コマンド入力バッファ１３８，ＳＴＢ信号入力バッファ１４０，スピーカ用出力回路１４６が実装されている。
【００６３】
そして、音制御用ＲＡＭ１３６，音制御用ＲＯＭ１３４．スピーカ用出力回路１４６が、音制御基板１３０に形成されたプリント配線で構成されたバス線によって音制御ＣＰＵ１３２に接続されている。コマンド入力バッファ１３８は、音制御基板１３０に形成されたプリント配線で音制御ＣＰＵ１３２に設けられたコマンド入力ポート１４２に接続されている。そこにおいて、図４では、コマンド入力ポート１４２は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図４では、コマンド入力バッファ１３８は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。更に、ＳＴＢ信号入力バッファ１４０は、音制御基板１３０に形成されたプリント配線で音制御ＣＰＵ１３２に設けられたＳＴＢ信号入力ポート１４４に接続されている。スピーカ用出力回路１４６には、スピーカ１８が接続されている。コマンド入力バッファ１３８とコマンド出力バッファ１１６ａ，ＳＴＢ信号出力バッファ１１８とＳＴＢ信号入力バッファ１４０は、ハーネス等を介して、接続されている。それによって、主制御ＣＰＵ１０６から音制御ＣＰＵ１３２にコマンドが送信できるのである。
【００６４】
図５には、発光制御基板１４８の回路構成が示されている。発光制御基板１４８には、主制御ＣＰＵ１０６からのコマンドに基づいて各種ＬＥＤの点灯，点滅および消灯を制御する発光制御ＣＰＵ１５０，発光制御ＣＰＵ１５０が各種ＬＥＤの点灯等を制御する際の制御プログラムや各種ＬＥＤの発光パターンデータ等が記憶された発光制御用ＲＯＭ１５２，処理データの書込みおよび読み出しを行うための発光制御用ＲＡＭ１５４，ＬＥＤ用出力回路１５６，７セグメントＬＥＤによって構成された枠エラー表示ＬＥＤ１５８，枠エラー表示ＬＥＤ用出力回路１６０，コマンド入力バッファ１６２，ＳＴＢ信号入力バッファ１６４，等が実装されている。
【００６５】
そして、発光制御用ＲＡＭ１５４，発光制御用ＲＯＭ１５２，ＬＥＤ用出力回路１５６，枠エラー表示ＬＥＤ用出力回路１５８が、発光制御基板１４８に形成されたプリント配線で構成されたバス線によって発光制御ＣＰＵ１５０に接続されている。コマンド入力バッファ１６２は、発光制御基板１４８に形成されたプリント配線で発光制御ＣＰＵ１５０に設けられたコマンド入力ポート１６６に接続されている。そこにおいて、図５では、コマンド入力ポート１６６は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図５では、コマンド入力バッファ１３８は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。更に、ＳＴＢ信号入力バッファ１６４は、発光制御基板１４８に形成されたプリント配線で発光制御ＣＰＵ１５０に設けられたＳＴＢ信号入力ポート１６８に接続されている。枠エラー表示ＬＥＤ用出力回路１６０は、発光制御基板１４８に形成されたプリント配線で枠エラー表示ＬＥＤ１５８に接続されている。ＬＥＤ用出力回路１５６には、各種ＬＥＤが接続されている。コマンド入力バッファ１６２とコマンド出力バッファ１１６ｂ，ＳＴＢ信号出力バッファ１１８とＳＴＢ信号入力バッファ１６４は、ハーネス等を介して、接続されている。それによって、主制御ＣＰＵ１０６から発光制御ＣＰＵ１５０にコマンドが送信出来るようになっている。
【００６６】
発光制御用ＲＡＭ１５４には、発光パターン選択カウンタが設けられている。発光パターン選択カウンタは、「０」から上限値まで加算された後、再び「０」に戻って加算されるものである。
【００６７】
図６には、図柄制御基板１７０の回路構成が示されている。図柄制御基板１７０には、主制御ＣＰＵ１０６からのコマンドに基づいて表示制御を行うために必要な制御データを生成して後述するＶＤＰ１７８に出力する図柄制御ＣＰＵ１７２，図柄制御ＣＰＵ１７２の動作プログラムデータおよび変動パターンデータ等を格納するための図柄制御用ＲＯＭ１７４，データの書込みおよび読み出しを行うための図柄制御用ＲＡＭ１７６，画像展開処理を行うためのＶＤＰ１７８，ＶＤＰ１７８が展開した画像データを一時的に記憶するビデオＲＡＭ１８０，ＶＤＰ１７８が画像展開するために必要なデータを格納したキャラクタＲＯＭ１８２，ビデオＲＡＭ１８０に一時的に記憶された画像データを受け取って送出する画像用出力回路１８４，ＳＴＢ信号入力バッファ１９０，コマンド入力バッファ１９２等が実装されている。
【００６８】
そして、図柄制御用ＲＡＭ１７６，図柄制御用ＲＯＭ１７４およびＶＤＰ１７８は、図柄制御基板１７０に形成されたプリント配線で構成されたバス線によって、図柄制御ＣＰＵ１７２に接続されている。コマンド入力バッファ１９２は、図柄制御基板１７０に形成されたプリント配線で図柄制御ＣＰＵ１７２に設けられたコマンド入力ポート１８８に接続されている。そこにおいて、図６では、コマンド入力ポート１８８は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図６では、コマンド入力バッファ１９２は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。更に、ＳＴＢ信号入力バッファ１９０は、図柄制御基板１７０に形成されたプリント配線で図柄制御ＣＰＵ１７２に設けられたＳＴＢ信号入力ポート１８６に接続されている。ビデオＲＡＭ１８０，キャラクタＲＯＭ１８２および画像用出力回路１８４は図柄制御基板１７０に形成されたプリント配線で構成されたバス線によってＶＤＰ１７８に接続されている。更に、画像用出力回路１８４には、特別図柄表示装置１６および普通図柄表示装置５２が接続されている。コマンド入力バッファ１９２とコマンド出力バッファ１１６ｃ，ＳＴＢ信号出力バッファ１１８とＳＴＢ信号入力バッファ１９０は、ハーネス等を介して、接続されている。それによって、主制御ＣＰＵ１０６から図柄制御ＣＰＵ１７２へコマンドが送信出来るようになっている。
【００６９】
図柄制御用ＲＡＭ１７６には、報知パターン選択カウンタが設けられている。この報知パターン選択カウンタは、「０」から上限値まで加算された後、再び「０」に戻って加算されるものである。
【００７０】
このように各種の電気部品が実装された音制御基板１３０，発光制御基板１４８および図柄制御基板１７０は、それぞれ、制御基板ケースに収容された状態で、パチンコ機１０の裏側に取付けられている。
【００７１】
なお、パチンコ機１０の裏側には、賞球の払出等を制御する払出制御ＣＰＵが実装された払出制御基板や電源中継基板，発射モータ３６を制御する発射制御基板が、それぞれ、基板ケースに収容された状態で取付けられているが、ここでは、それらの図示および説明は省略する。また、パチンコ機１０には、プリペイドカードユニットが接続されるようになっており、かかるプリペイドカードユニットを利用して球貸しを行うようになっているが、ここでは、それらの図示および説明は省略する。
【００７２】
このような構造とされたパチンコ機１０は、主制御ＣＰＵ１０６が、音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０および図柄制御ＣＰＵ１７２に対して、遊技状況に応じた様々なコマンドを送信するようになっており、主制御ＣＰＵ１０６から送信されるコマンドは、何れも、２バイト（１６ビット）のデータで構成されている。
【００７３】
そこにおいて、本実施形態では、主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１２ａは、二つのポート１１１，１１３によって構成されており、かかる二つのポート１１１，１１３は、それぞれ、８ビットのデータが出力可能とされている。また、主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１２ｂは、二つのポート１１５，１１７によって構成されており、かかる二つのポート１１５，１１７は、それぞれ、８ビットのデータが出力可能とされている。更に、主制御ＣＰＵ１０６に設けられたコマンド出力ポート１１２ｃは、二つのポート１１９，１２１によって構成されており、かかる二つのポート１１９，１２１は、それぞれ、８ビットのデータが出力可能とされている。
【００７４】
また、本実施形態では、コマンド出力バッファ１１６ａは、二つのバッファ９１，９３によって構成されており、かかる二つのバッファ９１，９３は、それぞれ、８ビットのデータが出力可能とされている。また、コマンド出力バッファ１１６ｂは、二つのバッファ９５，９７によって構成されており、かかる二つのバッファ９５，９７は、それぞれ、８ビットのデータが出力可能とされている。更に、コマンド出力バッファ１１６ｃは、二つのバッファ９９，１０１によって構成されており、かかる二つのバッファ９９，１０１は、それぞれ、８ビットのデータが出力可能とされている。
【００７５】
さらに、本実施形態では、音制御ＣＰＵ１３２に設けられたコマンド入力ポート１４２は、二つのポート１４１，１４３によって構成されており、かかる二つのポート１４１，１４３は、それぞれ、８ビットのデータが入力可能とされている。更に、発光制御ＣＰＵ１４８に設けられたコマンド入力ポート１６６は、二つのポート１６５，１６７によって構成されており、かかる二つのポート１６５，１６７は、それぞれ、８ビットのデータが入力可能とされている。更にまた、図柄制御ＣＰＵ１７２に設けられたコマンド入力ポート１８８は、二つのポート１８７，１８９によって構成されており、かかる二つのポート１８７，１８９は、それぞれ、８ビットのデータが入力可能とされている。
【００７６】
また、本実施形態では、コマンド入力バッファ１３８は、二つのバッファ１３７，１３９によって構成されており、かかる二つのバッファ１３７，１３９は、それぞれ、８ビットのデータが入力可能とされている。更に、コマンド入力バッファ１６２は、二つのバッファ１６１，１６３によって構成されており、かかる二つのバッファ１６１，１６３は、それぞれ、８ビットのデータが入力可能とされている。更にまた、コマンド入力バッファ１９２は、二つのバッファ１９１，１９３によって構成されており、かかる二つのバッファ１９１，１９３は、それぞれ、８ビットのデータが入力可能とされている。
【００７７】
そして、主制御ＣＰＵ１０６と音制御ＣＰＵ１３２は、図７に示されているように、１７本の信号線で相互に接続されている。主制御ＣＰＵ１０６と音制御ＣＰＵ１３２を接続する１７本の信号線のうちの１６本の信号線は、主制御ＣＰＵ１０６に設けられた二つのポート１１１，１１３，二つのバッファ９１，９３，二つのバッファ１３７，１３９，音制御ＣＰＵ１３２に設けられた二つのポート１４１，１４３に接続されており、かかる１６本の信号線を利用して主制御ＣＰＵ１０６から音制御ＣＰＵ１３２に２バイトのデータで構成されたコマンドが一回で送信されるようになっている。
【００７８】
そこにおいて、２バイトのデータで構成されたコマンドを一回で送信する方法としては、例えば、主制御ＣＰＵ１０６内に設けられて、且つ、ポート１１１に接続されている図示しないポートにコマンドの上位１バイトのデータを出力した後、ポート１１１にかかる上位１バイトのデータを出力すると共に、ポート１１３にコマンドの下位１バイトのデータを出力する方法等によって、有利に実現できる。
【００７９】
また、１７本の信号線のうち残りの１本の信号線を利用して音制御ＣＰＵ１３２を割込み状態にして音制御ＣＰＵ１３２に主制御ＣＰＵ１０６から出力されたコマンドデータを受信させるストローブ信号（Ｓ−ＳＴＢ信号）が、図８に示されているように、音制御ＣＰＵ１３２へのコマンド出力に際して、１回だけ送信されるようになっている。そこにおいて、Ｓ−ＳＴＢ信号は、ｂｉｔ７〜ｂｉｔ０の８つの端子を備えたＳＴＢ信号出力ポート１１４のｂｉｔ０から出力されるようになっている。
【００８０】
また、主制御ＣＰＵ１０６と発光制御ＣＰＵ１５０は、図９に示されているように、１７本の信号線で相互に接続されている。主制御ＣＰＵ１０６と発光制御ＣＰＵ１５０を接続する１７本の信号線のうちの１６本の信号線は、主制御ＣＰＵ１０６に設けられた二つのポート１１５，１１７，二つのバッファ９５，９７，二つのバッファ１６１，１６３，発光制御ＣＰＵ１５０に設けられた二つのポート１６５，１６７に接続されており、かかる１６本の信号線を利用して主制御ＣＰＵ１０６から発光制御ＣＰＵ１５０に２バイトのデータで構成されたコマンドが一回で送信されるようになっている。
【００８１】
そこにおいて、２バイトのデータで構成されたコマンドを一回で送信する方法としては、例えば、主制御ＣＰＵ１０６内に設けられて、且つ、ポート１１５に接続されている図示しないポートにコマンドの上位１バイトのデータを出力した後、ポート１１５にかかる上位１バイトのデータを出力すると共に、ポート１１７にコマンドの下位１バイトのデータを出力する方法等によって、有利に実現できる。
【００８２】
また、１７本の信号線のうち残りの１本の信号線を利用して発光制御ＣＰＵ１５０を割込み状態にして発光制御ＣＰＵ１５０に主制御ＣＰＵ１０６から出力されたコマンドデータを受信させるストローブ信号（Ｌ−ＳＴＢ信号）が、図１０に示されているように、発光制御ＣＰＵ１５０へのコマンド出力に際して、１回だけ送信されるようになっている。そこにおいて、Ｌ−ＳＴＢ信号は、ｂｉｔ７〜ｂｉｔ０の８つの端子を備えたＳＴＢ信号出力ポート１１４のｂｉｔ１から出力されるようになっている。
【００８３】
さらに、主制御ＣＰＵ１０６と図柄制御ＣＰＵ１７２は、図１１に示されているように、１７本の信号線で相互に接続されている。主制御ＣＰＵ１０６と図柄制御ＣＰＵ１７２を接続する１７本の信号線のうちの１６本の信号線は、主制御ＣＰＵ１０６に設けられた二つのポート１１９，１２１，二つのバッファ９９，１０１，二つのバッファ１９１，１９３，図柄制御ＣＰＵ１７２に設けられた二つのポート１８７，１８９に接続されており、かかる１６本の信号線を利用して主制御ＣＰＵ１０６から図柄制御ＣＰＵ１７２に２バイトのデータで構成されたコマンドが一回で送信されるようになっている。
【００８４】
そこにおいて、２バイトのデータで構成されたコマンドを一回で送信する方法としては、例えば、主制御ＣＰＵ１０６内に設けられて、且つ、ポート１１９に接続されている図示しないポートにコマンドの上位１バイトのデータを出力した後、ポート１１９にかかる上位１バイトのデータを出力すると共に、ポート１２１にコマンドの下位１バイトのデータを出力する方法等によって、有利に実現できる。
【００８５】
また、１７本の信号線のうち残りの１本の信号線を利用して図柄制御ＣＰＵ１７２を割込み状態にして図柄制御ＣＰＵ１７２に主制御ＣＰＵ１０６から出力されたコマンドデータを受信させるストローブ信号（Ｄ−ＳＴＢ信号）が、図１２に示されているように、図柄制御ＣＰＵ１７２へのコマンド出力に際して、１回だけ送信されるようになっている。そこにおいて、Ｄ−ＳＴＢ信号は、ｂｉｔ７〜ｂｉｔ０の８つの端子を備えたＳＴＢ信号出力ポート１１４のｂｉｔ２から出力されるようになっている。
【００８６】
このような構造とされたパチンコ機１０において、主制御ＣＰＵ１０６の音制御用コマンド送信処理について、図１３に基づいて、説明する。先ず、ステップ（以下、Ｓとする）１において、主制御用ＲＡＭ１２６に設けられた音制御用コマンド記憶エリアに記憶されたコマンドデータをコマンド出力ポート１１２ａ（二つのポート１１１，１１３）に出力する。その後、主制御ＣＰＵ１０６は、Ｓ２において、ＳＴＢ信号出力ポート１１４のビット０をオンにセットする。それによって、Ｓ−ＳＴＢ信号の出力が開始されることとなる。
【００８７】
続いて、主制御ＣＰＵ１０６は、Ｓ３において、Ｓ−ＳＴＢ信号の遅延時間を主制御用ＲＯＭ１２４から読み出し、Ｓ−ＳＴＢ信号の遅延時間が終了するまで待つ（Ｓ３：ＮＯ）。Ｓ−ＳＴＢ信号の遅延時間が終了した場合（Ｓ３：ＹＥＳ）には、Ｓ４において、ＳＴＢ信号出力ポート１１４のビット０をオフにセットする。それによって、Ｓ−ＳＴＢ信号の出力が終了することとなり、その結果、所定時間だけオンとされたＳ−ＳＴＢ信号が出力されることとなる。
【００８８】
そして、主制御ＣＰＵ１０６は、Ｓ５において、音制御用コマンドのデータホールド時間を主制御用ＲＯＭ１２４から読み出し、データホールド時間が終了するまで待つ（Ｓ５：ＮＯ）。それによって、データが所定時間保持されることとなる。データホールド時間が経過した場合（Ｓ５：ＹＥＳ）には、主制御ＣＰＵ１０６は、音制御用コマンド送信処理を終了する。
【００８９】
このように主制御ＣＰＵ１０６から送信されたコマンドを受信した音制御ＣＰＵ１３２は、受信したコマンドを音制御用ＲＡＭ１３６の受信コマンド記憶エリアに記憶した後、受信したコマンドに基づいて、音制御用ＲＯＭ１３４に記憶された効果音データを取得する。その後、音制御ＣＰＵ１３２は、取得した効果音データをスピーカ用出力回路１４６に出力することによって、スピーカ１８から効果音が出力されるようになっている。
【００９０】
次に、主制御ＣＰＵ１０６の発光制御用コマンド送信処理について、図１４に基づいて、説明する。先ず、Ｓ１１において、主制御用ＲＡＭ１２６に設けられた発光制御用コマンド記憶エリアに記憶されたコマンドデータをコマンド出力ポート１１２ｂ（二つのポート１１５，１１７）に出力する。その後、主制御ＣＰＵ１０６は、Ｓ１２において、ＳＴＢ信号出力ポート１１４のビット１をオンにセットする。それによって、Ｌ−ＳＴＢ信号の出力が開始されることとなる。
【００９１】
続いて、主制御ＣＰＵ１０６は、Ｓ１３において、Ｌ−ＳＴＢ信号の遅延時間を主制御用ＲＯＭ１２４から読み出し、Ｌ−ＳＴＢ信号の遅延時間が終了するまで待つ（Ｓ１３：ＮＯ）。Ｌ−ＳＴＢ信号の遅延時間が終了した場合（Ｓ１３：ＹＥＳ）には、Ｓ１４において、ＳＴＢ信号出力ポート１１４のビット１をオフにセットする。これにより、Ｌ−ＳＴＢ信号の出力が終了することとなり、その結果、所定時間だけオンとされたＬ−ＳＴＢ信号が出力されることとなる。
【００９２】
そして、主制御ＣＰＵ１０６は、Ｓ１５において、発光制御用コマンドのデータホールド時間を主制御用ＲＯＭ１２４から読み出し、データホールド時間が終了するまで待つ（Ｓ１５：ＮＯ）。それによって、データが所定時間保持されることとなる。データホールド時間が経過した場合（Ｓ１５：ＹＥＳ）には、主制御ＣＰＵ１０６は、発光制御用コマンド送信処理を終了する。
【００９３】
このように主制御ＣＰＵ１０６から送信されたコマンドを受信した発光制御ＣＰＵ１５０は、受信したコマンドを発光制御用ＲＡＭ１５４の受信コマンド記憶エリアに記憶した後、受信したコマンドに基づいて、発光制御用ＲＯＭ１５２に記憶された発光データを取得する。その後、発光制御ＣＰＵ１５０は、取得した発光データをＬＥＤ用出力回路１５６や枠エラー表示ＬＥＤ用出力回路１６０に出力することによって、各種ＬＥＤの点灯，点滅および消灯や枠エラー表示ＬＥＤ１５８の点灯が行われるようになっている。そこにおいて、主制御ＣＰＵ１０６から送信されたコマンドが特別図柄表示装置１６における特別図柄の変動を指定する特図変動パターン指定コマンドである場合には、発光制御用ＲＡＭ１７６に設けられた選択カウンタのコマンド受信時おけるカウンタ値と受信した特図変動パターン指定コマンドから決定された発光データを取得するようになっている。
【００９４】
次に、主制御ＣＰＵ１０６の図柄制御用コマンド送信処理について、図１５に基づいて、説明する。先ず、Ｓ２１において、主制御用ＲＡＭ１２６に設けられた図柄制御用コマンド記憶エリアに記憶されたコマンドデータをコマンド出力ポート１１２ｃ（二つのポート１１９，１２１）に出力する。その後、主制御ＣＰＵ１０６は、Ｓ２２において、ＳＴＢ信号出力ポート１１４のビット２をオンにセットする。それによって、Ｄ−ＳＴＢ信号の出力が開始される。
【００９５】
続いて、主制御ＣＰＵ１０６は、Ｓ２３において、Ｄ−ＳＴＢ信号の遅延時間を主制御用ＲＯＭ１２４から読み出し、Ｄ−ＳＴＢ信号の遅延時間が終了するまで待つ（Ｓ２３：ＮＯ）。Ｄ−ＳＴＢ信号の遅延時間が終了した場合（Ｓ２３：ＹＥＳ）には、Ｓ２４において、ＳＴＢ信号出力ポート１１４のビット２をオフにセットする。これにより、Ｄ−ＳＴＢ信号の出力が終了することとなり、その結果、所定時間だけオンとされたＤ−ＳＴＢ信号が出力されることとなる。
【００９６】
そして、主制御ＣＰＵ１０６は、Ｓ２５において、図柄制御用コマンドのデータホールド時間を主制御用ＲＯＭ１２４から読み出し、データホールド時間が終了するまで待つ（Ｓ２５：ＮＯ）。それによって、データが所定時間保持されることとなる。データホールド時間が経過した場合（Ｓ２５：ＹＥＳ）には、主制御ＣＰＵ１０６は、図柄制御用コマンド送信処理を終了する。
【００９７】
このように主制御ＣＰＵ１０６から送信されたコマンドを受信した図柄制御ＣＰＵ１７０は、受信したコマンドを図柄制御用ＲＡＭ１７６の受信コマンド記憶エリアに記憶した後、受信したコマンドに基づいて、図柄制御用ＲＯＭ１７４に記憶された画像データを取得する。その後、図柄制御ＣＰＵ１７２は、取得した画像データをＶＤＰ１７８に出力する。そして、ＶＤＰ１７８は、図柄制御ＣＰＵ１７２からの画像データに基づいてキャラクタＲＯＭ１８２から必要な画像データを取り出し、ビデオＲＡＭ１８０を作業エリアとしてキャラクタＲＯＭ１８２から取り出した画像データを編集した後、編集した画像データを画像用出力回路１８４を介して特別図柄表示装置１６、或いは、普通図柄表示装置５２に出力し、それによって、特別図柄表示装置１６、或いは、普通図柄表示装置５２において、編集した画像データに基づく画像が表示される。そこにおいて、主制御ＣＰＵ１０６から送信されたコマンドが特図変動パターン指定コマンドである場合には、図柄制御用ＲＡＭ１７６に設けられた選択カウンタのコマンド受信時おけるカウンタ値と受信した特図変動パターン指定コマンドから決定された画像データを取得するようになっている。
【００９８】
上述の説明から明らかなように、本実施形態においては、主制御ＣＰＵ１０６，主制御用ＲＡＭ１２６および主制御用ＲＯＭ１２４によって主制御部が構成されている。また、音制御ＣＰＵ１３２および音制御用ＲＯＭ１３４を含んでサブ制御部としての音制御部が構成されていると共に、発光制御ＣＰＵ１５０および発光制御用ＲＯＭ１５２を含んでサブ制御部としての発光制御部が構成されており、更に、図柄制御ＣＰＵ１７２および図柄制御用ＲＯＭ１７４を含んでサブ制御部としての図柄制御部が構成されている。更にまた、主制御ＣＰＵ１０６および図１３に示された音制御ＣＰＵ１３２へのコマンド送信処理のフローチャートにおけるＳ１とＳ５，主制御ＣＰＵ１０６および図１４に示された発光制御ＣＰＵ１５０へのコマンド送信処理のフローチャートにおけるＳ１１とＳ１５，主制御ＣＰＵ１０６および図１５に示された図柄制御ＣＰＵ１７２へのコマンド送信処理のフローチャートにおけるＳ２１とＳ２５によって、コマンド一括送信手段が構成されていると共に、主制御ＣＰＵ１０６および図１３に示された音制御ＣＰＵ１３２へのコマンド送信処理のフローチャートにおけるＳ２とＳ３とＳ４，主制御ＣＰＵ１０６および図１４に示された発光制御ＣＰＵ１５０へのコマンド送信処理のフローチャートにおけるＳ１２とＳ１３とＳ１４，主制御ＣＰＵ１０６および図１５に示された図柄制御ＣＰＵ１７２へのコマンド送信処理のフローチャートにおけるＳ２２とＳ２３とＳ２４によって、ストローブ信号送信手段が構成されている。
【００９９】
このような構造とされたパチンコ機１０においては、主制御ＣＰＵ１０６から送信されるコマンドが分割されることなく一回で送信されるようになっていることから、コマンドを受信させるＳＴＢ信号を一回だけ送信するだけで良く、それによって、主制御ＣＰＵ１０６の制御プログラムの容量を小さくすることが出来るのである。
【０１００】
さらに、本実施形態では、主制御ＣＰＵ１０６から送信されるコマンドは、分割されることなく一回で送信されるようになっていることから、コマンドデータの特定ビットを利用して、何バイト目のデータであるかを示すバイト数識別情報を付す必要がなく、それによって、コマンドデータにおけるバイト数識別情報に利用されていた特定ビットを制御内容に関するデータに利用することが可能となる。
【０１０１】
そこにおいて、例えば、音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０および図柄制御ＣＰＵ１７２の何れか一つが主制御ＣＰＵ１０６からのコマンドを代表して受信すると共に、受信したコマンドを他の制御ＣＰＵに送信する場合には、コマンドデータの特定ビットを利用してコマンドが何れの制御ＣＰＵの制御内容を含むものであるかを示す宛先識別情報を付す必要があるが、本実施形態では、主制御ＣＰＵ１０６からのコマンドは、音制御ＣＰＵ１３２，発光制御ＣＰＵ１５０および図柄制御ＣＰＵ１７２へ各別に送信されるようになっていることから、上述のような宛先識別情報を付す必要がなくなる。従って、本実施形態においては、主制御部１０６からのコマンドは、コマンドデータの全てを制御内容に関するデータで構成することが出来るのであり、それによって、パチンコ機１０における演出内容の多様化を図ることが出来るのである。
【０１０２】
続いて、本発明の第二の実施形態について説明する。本発明の第二の実施形態は、前記第一の実施形態に比して、回路構成が異なっている。なお、以下の説明において、第一の実施形態と同様な構造とされた部材および部位については、図中に、第一の実施形態と同一の符号を付すことにより、それらの詳細な説明を省略する。
【０１０３】
図１６乃至図１８には、第二の実施形態のパチンコ機の回路構成が示されている。前記第一の実施形態では、主制御基板（１０４）には、３つのコマンド出力バッファ１１６ａ〜ｃが実装されていたが、本実施形態の主制御基板１９４には、一つのコマンド出力バッファ１９８が実装されている。コマンド出力バッファ１９８は、主制御基板１９４に形成されたプリント配線で主制御ＣＰＵ１０６に形成されたコマンド出力ポート１９６に接続されている。そこにおいて、図１６では、コマンド出力ポート１９６は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図１６では、コマンド出力バッファ９８は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。
【０１０４】
図１７には、第一のサブ制御基板２００の回路構成が示されている。第一のサブ制御基板２００には、主制御ＣＰＵ１０６からのコマンドに基づいてスピーカ１８の鳴動制御並びに各種ＬＥＤの点灯，点滅および消灯を制御する音／発光制御ＣＰＵ２０２，音／発光制御ＣＰＵ２０２が主制御ＣＰＵ１０６からのコマンドおよび後述する第二のサブ制御基板２２８に実装された図柄制御ＣＰＵ１７２からのステータスを処理するための制御プログラム等が記憶された通信制御用ＲＯＭ２０４，音／発光制御ＣＰＵ２０２がスピーカ１８を鳴動制御する際の制御プログラムや効果音データ等が記憶された音制御用ＲＯＭ１３４，処理データの書込みおよび読み出しを行うためのＲＡＭ２０６，コマンド入力バッファ２０８，ＳＴＢ信号入力バッファ２１０，スピーカ用出力回路１４６，音／発光制御ＣＰＵ２０２が各種ＬＥＤの点灯等を制御する際の制御プログラムや各種ＬＥＤの発光パターンデータ等が記憶された発光制御用ＲＯＭ１５２，ＬＥＤ用出力回路１５６，７セグメントＬＥＤによって構成された枠エラー表示ＬＥＤ１５８，枠エラー表示ＬＥＤ用出力回路１６０，コマンド出力バッファ２２２，ステータス入力バッファ２２４，ＳＴＢ信号バッファ２２６等が実装されている。
【０１０５】
そして、ＲＡＭ２０６，通信制御用ＲＯＭ２０４，発光制御用ＲＯＭ１５２，音制御用ＲＯＭ１３４．スピーカ用出力回路１４６，ＬＥＤ用出力回路１５６，枠エラー表示ＬＥＤ用出力回路１６０が、第一のサブ制御基板２００に形成されたプリント配線で構成されたバス線によって音／発光制御ＣＰＵ２０２に接続されている。
【０１０６】
コマンド入力バッファ２０８は、第一のサブ制御基板２００に形成されたプリント配線で音／発光制御ＣＰＵ２０２に設けられたコマンド入力ポート２１２に接続されている。そこにおいて、図１７では、コマンド入力ポート２１２は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図１７では、コマンド入力バッファ２０８は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。ＳＴＢ信号入力バッファ２１０は、第一のサブ制御基板２００に形成されたプリント配線で音／発光制御ＣＰＵ２０２に設けられたＳＴＢ信号入力ポート２１４に接続されている。コマンド入力バッファ２０８とコマンド出力バッファ１９８，ＳＴＢ信号出力バッファ１１８とＳＴＢ信号入力バッファ２１０は、ハーネス等を介して、接続されている。それによって、主制御ＣＰＵ１０６から音／発光制御ＣＰＵ２０２へのコマンド送信が出来るのである。枠エラー表示ＬＥＤ用出力回路１６０は、第一のサブ制御基板２００に形成されたプリント配線で枠エラー表示ＬＥＤ１５８に接続されている。スピーカ用出力回路１４６には、スピーカ１８が接続されていると共に、ＬＥＤ用出力回路１５６には、各種ＬＥＤが接続されている。コマンド出力バッファ２２２は、第一のサブ制御基板２００に形成されたプリント配線で音／発光制御ＣＰＵ２０２に設けられたコマンド出力ポート２１６に接続されている。そこにおいて、図１７では、コマンド出力ポート２１６は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図１７では、コマンド出力バッファ２２２は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。ステータス入力バッファ２２４は、第一のサブ制御基板２００に形成されたプリント配線で音／発光制御ＣＰＵ２０２に設けられたステータス入力ポート２１８に接続されている。そこにおいて、図１７では、ステータス入力ポート２１８は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図１７では、ステータス入力バッファ２２４は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。ＳＴＢ信号バッファ２２６は、第一のサブ制御基板２００に形成されたプリント配線によって音／発光制御ＣＰＵ２０２に設けられたＳＴＢ信号ポート２２０に接続されている。
【０１０７】
ＲＡＭ２０６には、発光パターン選択カウンタが設けられている。発光パターン選択カウンタは、「０」から上限値まで加算された後、再び「０」に戻って加算されるものである。
【０１０８】
更にまた、図１８には、第二のサブ制御基板２２８の回路構成が示されている。第二のサブ制御基板２２８には、音／発光制御ＣＰＵ２０２が送信する主制御ＣＰＵ１０６からのコマンドに基づいて表示制御を行うために必要な制御データを生成してＶＤＰ１７８に出力する図柄制御ＣＰＵ１７２，図柄制御用ＲＯＭ１７４，図柄制御用ＲＡＭ１７６，ＶＤＰ１７８，ビデオＲＡＭ１８０，キャラクタＲＯＭ１８２，画像用出力回路１８４，ステータス出力バッファ２３６，ＳＴＢ信号バッファ２３８，コマンド入力バッファ２４０等が実装されている。
【０１０９】
そして、図柄制御用ＲＡＭ１７６，図柄制御用ＲＯＭ１７４およびＶＤＰ１７８は、第二のサブ制御基板２２８に形成されたプリント配線で構成されたバス線によって、図柄制御ＣＰＵ１７２に接続されている。ステータス出力バッファ２３６は、第二のサブ制御基板２２８に形成されたプリント配線で図柄制御ＣＰＵ１７２に設けられたステータス出力ポート２３０に接続されている。そこにおいて、図１８では、ステータス出力ポート２３０は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図１８では、ステータス出力バッファ２３６は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。コマンド入力バッファ２４０は、第二のサブ制御基板２２８に形成されたプリント配線で図柄制御ＣＰＵ１７２に設けられたコマンド入力ポート２３４に接続されている。そこにおいて、図１８では、コマンド入力ポート２３４は、一つのポートによって構成されているように見えるが、本実施形態では、後述するように二つのポートによって構成されている。また、図１８では、コマンド入力バッファ２４０は、一つのバッファによって構成されているように見えるが、本実施形態では、後述するように二つのバッファによって構成されている。ＳＴＢ信号バッファ２３８は、第二のサブ制御基板２２８に形成されたプリント配線によって図柄制御ＣＰＵ１７２に設けられたＳＴＢ信号ポート２３２に接続されている。ステータス出力バッファ２３６とステータス入力バッファ２２４，ＳＴＢ信号バッファ２３８とＳＴＢ信号バッファ２２６，コマンド入力バッファ２４０とコマンド出力バッファ２２２は、それぞれ、ハーネス等を介して、接続されている。それによって、音／発光制御ＣＰＵ２０２から図柄制御ＣＰＵ１７２へのコマンド送信が出来るのであり、また、図柄制御ＣＰＵ１７２から音／発光制御ＣＰＵ２０２へのステータス送信が出来るのである。ビデオＲＡＭ１８０，キャラクタＲＯＭ１８２および画像用出力回路１８４は第二のサブ制御基板２２８に形成されたプリント配線で構成されたバス線によってＶＤＰ１７８に接続されている。画像用出力回路１８４には、特別図柄表示装置１６および普通図柄表示装置５２が接続されている。
【０１１０】
このような構造とされたパチンコ機は、主制御ＣＰＵ１０６が、音／発光制御ＣＰＵ２０２に対して、遊技状況に応じた様々なコマンドを送信するようになっており、主制御ＣＰＵ１０６から送信されるコマンドは、何れも、２バイト（１６ビット）のデータで構成されている。
【０１１１】
そこにおいて、本実施形態では、主制御ＣＰＵ１０６に設けられたコマンド出力ポート１９６は、二つのポート１９５ａ，ｂによって構成されており、かかる二つのポート１９５ａ，ｂは、それぞれ、８ビットのデータが出力可能とされている。また、コマンド出力バッファ１９８は、二つのバッファ１９７ａ，ｂによって構成されており、かかる二つのバッファ１９７ａ，ｂは、それぞれ、８ビットのデータが出力可能とされている。
【０１１２】
また、本実施形態では、音／発光制御ＣＰＵ２０２に設けられたコマンド入力ポート２１２は、二つのポート２１１ａ，ｂによって構成されており、かかる二つのポート２１１ａ，ｂは、それぞれ、８ビットのデータが入力可能とされている。更に、音／発光制御ＣＰＵ２０２に設けられたコマンド出力ポート２１６は、二つのポート２１５ａ，ｂによって構成されており、かかる二つのポート２１５ａ，ｂは、それぞれ、８ビットのデータが出力可能とされている。音／発光制御ＣＰＵ２０２に設けられたステータス入力ポート２１８は、二つのポート２１７ａ，ｂによって構成されており、かかる二つのポート２１７ａ，ｂは、それぞれ、８ビットのデータが入力可能とされている。
【０１１３】
さらに、本実施形態では、コマンド入力バッファ２０８は、二つのバッファ２０７ａ，ｂによって構成されており、かかる二つのバッファ２０７ａ，ｂは、それぞれ、８ビットのデータが入力可能とされている。更に、ステータス入力バッファ２２４は、二つのバッファ２２３ａ，ｂによって構成されており、かかる二つのバッファ２２３ａ，ｂは、それぞれ、８ビットのデータが入力可能とされている。更にまた、コマンド出力バッファ２２２は、二つのバッファ２２１ａ，ｂによって構成されており、かかる二つのバッファ２２１ａ，ｂは、それぞれ、８ビットのデータが出力可能とされている。
【０１１４】
また、本実施形態では、図柄制御ＣＰＵ１７２に設けられたステータス出力ポート２３０は、二つのポート２２９ａ，ｂによって構成されており、かかる二つのポート２２９ａ，ｂは、それぞれ、８ビットのデータが出力可能とされている。図柄制御ＣＰＵ１７２に設けられたコマンド入力ポート２３４は、二つのポート２３３ａ，ｂによって構成されており、かかる二つのポート２３３ａ，ｂは、それぞれ、８ビットのデータが入力可能とされている。
【０１１５】
さらに、本実施形態では、コマンド入力バッファ２４０は、二つのバッファ２３９ａ，ｂによって構成されており、かかる二つのバッファ２３９ａ，ｂは、それぞれ、８ビットのデータが入力可能とされている。更にまた、ステータス出力バッファ２３６は、二つのバッファ２３５ａ，ｂによって構成されており、かかる二つのバッファ２３５ａ，ｂは、それぞれ、８ビットのデータが出力可能とされている。
【０１１６】
そして、主制御ＣＰＵ１０６と音／発光制御ＣＰＵ２０２は、図１９に示されているように、１７本の信号線で相互に接続されている。主制御ＣＰＵ１０６と音／発光制御ＣＰＵ２０２を接続する１７本の信号線のうちの１６本の信号線は、主制御ＣＰＵ１０６に設けられた二つのポート１９５ａ，ｂ，二つのバッファ１９７ａ，ｂ，二つのバッファ２０７ａ，ｂ，音／発光制御ＣＰＵ２０２に設けられた二つのポート２１１ａ，ｂに接続されており、かかる１６本の信号線を利用して主制御ＣＰＵ１０６から音／発光制御ＣＰＵ２０２に２バイトのデータで構成されたコマンドが一回で送信されるようになっている。
【０１１７】
そこにおいて、２バイトのデータで構成されたコマンドを一回で送信する方法としては、例えば、主制御ＣＰＵ１０６内に設けられて、且つ、ポート１９５ａに接続されている図示しないポートにコマンドの上位１バイトのデータを出力した後、ポート１９５ａにかかる上位１バイトのデータを出力すると共に、ポート１９５ｂにコマンドの下位１バイトのデータを出力する方法等によって、有利に実現できる。
【０１１８】
また、１７本の信号線のうち残りの１本の信号線を利用して音／発光制御ＣＰＵ２０２を割込み状態にして音／発光制御ＣＰＵ２０２に主制御ＣＰＵ１０６から出力されたコマンドデータを受信させるストローブ信号（ＳＴＢ信号）が、図２０に示されているように、音／発光制御ＣＰＵ２０２へのコマンド出力に際して、１回だけ送信されるようになっている。そこにおいて、ＳＴＢ信号は、ｂｉｔ７〜ｂｉｔ０の８つの端子を備えたＳＴＢ信号出力ポート１１４のｂｉｔ０から出力されるようになっている。
【０１１９】
次に、主制御ＣＰＵ１０６のコマンド送信処理について、図２１に基づいて、説明する。先ず、Ｓ３１において、主制御用ＲＡＭ１２６に設けられたコマンド記憶エリアに記憶されたコマンドデータをコマンド出力ポート１９６（二つのポート１９５ａ，ｂ）に出力する。その後、主制御ＣＰＵ１０６は、Ｓ３２において、ＳＴＢ信号出力ポート１１４のビット０をオンにセットする。それによって、ＳＴＢ信号の出力が開始される。
【０１２０】
続いて、主制御ＣＰＵ１０６は、Ｓ３３において、ＳＴＢ信号の遅延時間を主制御用ＲＯＭ１２４から読み出し、ＳＴＢ信号の遅延時間が終了するまで待つ（Ｓ３３：ＮＯ）。ＳＴＢ信号の遅延時間が終了した場合（Ｓ３３：ＹＥＳ）には、Ｓ３４において、ＳＴＢ信号出力ポート１１４のビット０をオフにセットする。これにより、ＳＴＢ信号の出力が終了することとなり、その結果、所定時間だけオンとされたＳＴＢ信号が出力されることとなる。
【０１２１】
そして、主制御ＣＰＵ１０６は、Ｓ３５において、コマンドのデータホールド時間を主制御用ＲＯＭ１２４から読み出し、データホールド時間が終了するまで待つ（Ｓ３５：ＮＯ）。それによって、データが所定時間保持されることとなる。データホールド時間が経過した場合（Ｓ３５：ＹＥＳ）には、主制御ＣＰＵ１０６は、コマンド送信処理を終了する。
【０１２２】
このように主制御ＣＰＵ１０６から送信されたコマンドを受信した音／発光制御ＣＰＵ２０２は、受信したコマンドをＲＡＭ２０６の受信コマンド記憶エリアに記憶した後、コマンドデータの特定ビット等を利用して付された宛先識別情報に基づいて、受信したコマンドの制御内容を確認する宛先判定処理を行う。
【０１２３】
受信したコマンドが発光制御に関するものである場合には、音／発光制御ＣＰＵ２０２は、受信したコマンドに基づいて、発光制御用ＲＯＭ１５２に記憶された発光データを取得する。その後、発光制御ＣＰＵ１５０は、取得した発光データをＬＥＤ用出力回路１５６や枠エラー表示ＬＥＤ用出力回路１６０に出力することによって、各種ＬＥＤの点灯，点滅および消灯が行われるようになっている。
【０１２４】
音制御と発光制御に関するコマンドであると判定した場合には、音／発光制御ＣＰＵ２０２は、受信したコマンドに基づいて、音制御用ＲＯＭ１３４に記憶された効果音データを取得すると共に、発光制御用ＲＯＭ１５２に記憶された発光データを取得する。そして、音／発光制御ＣＰＵ２０２は、効果音データと発光データの両方を取得したことを確認した後、取得した効果音データをスピーカ用出力回路１４６に出力すると共に、取得した発光データをＬＥＤ用出力回路１５６や枠エラー表示ＬＥＤ用出力回路１６０に出力する。それによって、スピーカ１８の鳴動制御および受信したコマンドに関するＬＥＤの点灯，点滅および消灯を略同時に行うことが出来るのである。
【０１２５】
受信したコマンドが音制御と発光制御と図柄制御に関するコマンドであると判定した場合には、音／発光制御ＣＰＵ２０２は、受信したコマンドに基づいて、音制御用ＲＯＭ１３４に記憶された効果音データを取得すると共に、発光制御用ＲＯＭ１５２に記憶された発光データを取得し、更に、受信したコマンドをコマンド出力ポート２１６から図柄制御ＣＰＵ１７２に送信する。
【０１２６】
受信したコマンドが図柄制御のみに関するものであると判定した場合には、音／発光制御ＣＰＵ２０２は、受信したコマンドをコマンド出力ポート２１６から図柄制御ＣＰＵ１７２に送信する。
【０１２７】
そこにおいて、音／発光制御ＣＰＵ２０２から図柄制御ＣＰＵ１７２に送信されるコマンドは、２バイトのデータで構成されている。また、受信したコマンドではなく、受信したコマンドに読み替えや複製等の何等かの処理を施したコマンドを、図柄制御ＣＰＵ１７２に送信することも可能である。
【０１２８】
このように受信したコマンドが音制御と発光制御と図柄制御に関するものである場合、或いは、図柄制御に関するものである場合には、音／発光制御ＣＰＵ２０２から図柄制御ＣＰＵ１７２にコマンドが送信されることとなる。そこにおいて、音／発光制御ＣＰＵ２０２から出力されたコマンドは、図２２に示されているように、音／発光制御ＣＰＵ２０２に設けられた二つのポート２１５ａ，ｂ，二つのバッファ２２１ａ，ｂ，二つのバッファ２３９ａ，ｂ，図柄制御ＣＰＵ１７２に設けられた二つのポート２３３ａ，ｂを接続する１６本の信号線を利用して、図柄制御ＣＰＵ１７２に送信されるようになっており、それによって、２バイトのコマンドデータが音／発光制御ＣＰＵ２０２から図柄制御ＣＰＵ１７２に一回で送信されるようになっている。
【０１２９】
また、音／発光制御ＣＰＵ２０２に設けられたＳＴＢ信号ポート２２０，ＳＴＢ信号バッファ２２６，ＳＴＢ信号バッファ２３８，図柄制御ＣＰＵ１７２に設けられたＳＴＢ信号ポート２３２を接続する１本の信号線を利用して図柄制御ＣＰＵ１７２を割込み状態にして音／発光制御ＣＰＵ２０２からのコマンドを受信させるストローブ信号（ＳＴＢ信号）が、図２３に示されているように、図柄制御ＣＰＵ１７２へのコマンド出力に際して、一回だけ送信されるようになっている。そこにおいて、ＳＴＢ信号は、ｂｉｔ７〜ｂｉｔ０の８つの端子を備えたＳＴＢ信号ポート２２０のｂｉｔ０から出力されるようになっている。
【０１３０】
次に、音／発光制御ＣＰＵ２０２のコマンド送信処理について、図２４に基づいて、説明する。先ず、Ｓ４１において、音／発光制御ＣＰＵ２０２は、ＲＡＭ２０６に設けられたコマンド記憶エリアに記憶されたコマンドデータをコマンド出力ポート２１６（二つのポート２１５ａ，ｂ）に出力する。その後、音／発光制御ＣＰＵ２０２は、Ｓ４２において、ＳＴＢ信号ポート２２０のビット０をオンにセットする。それによって、ＳＴＢ信号の出力が開始される。
【０１３１】
続いて、音／発光制御ＣＰＵ２０２は、Ｓ３３において、ＳＴＢ信号の遅延時間を通信制御用ＲＯＭ２０４から読み出し、ＳＴＢ信号の遅延時間が終了するまで待つ（Ｓ３３：ＮＯ）。ＳＴＢ信号の遅延時間が終了した場合（Ｓ３３：ＹＥＳ）には、音／発光制御ＣＰＵ２０２は、Ｓ３４において、ＳＴＢ信号ポート２２０のビット０をオフにセットする。それによって、所定時間だけハイレベルとされたＳＴＢ信号が出力されることとなる。
【０１３２】
そして、音／発光制御ＣＰＵ２０２は、Ｓ３５において、コマンドのデータホールド時間を通信制御用ＲＯＭ２０４から読み出し、データホールド時間が終了するまで待つ（Ｓ３５：ＮＯ）。それによって、データが所定時間保持されることとなる。データホールド時間が経過した場合（Ｓ３５：ＹＥＳ）には、音／発光制御ＣＰＵ２０２は、コマンド送信処理を終了する。
【０１３３】
このように音／発光制御ＣＰＵ２０２から送信されたコマンドを受信した図柄制御ＣＰＵ１７２は、受信したコマンドを図柄制御用ＲＡＭ１７６の受信コマンド記憶エリアに記憶した後、受信したコマンドに基づいて、図柄制御用ＲＯＭ１７４に記憶された画像データを取得する。その後、図柄制御ＣＰＵ１７２は、取得した画像データをＶＤＰ１７８に出力する。そして、ＶＤＰ１７８は、図柄制御ＣＰＵ１７２からの画像データに基づいてキャラクタＲＯＭ１８２から必要な画像データを取り出し、ビデオＲＡＭ１８０を作業エリアとしてキャラクタＲＯＭ１８２から取り出した画像データを編集した後、図柄制御ＣＰＵ１７２に画像データ編集完了信号を送信すると共に、編集した画像データを画像用出力回路１８４を介して特別図柄表示装置１６、或いは、普通図柄表示装置５２に出力する。それによって、特別図柄表示装置１６、或いは、普通図柄表示装置５２において、編集した画像データに基づく画像が表示される。
【０１３４】
画像データ編集完了信号を受信した図柄制御ＣＰＵ１７２は、受信したコマンドが、音制御と発光制御と図柄制御に関するコマンドであった場合には、画像データ出力ステータスを音／発光制御ＣＰＵ２０２に出力する。そこにおいて、図柄制御ＣＰＵ１７２から出力されたコマンドは、図２２に示されているように、図柄制御ＣＰＵ１７２に設けられた二つのポート２２９ａ，ｂ，二つのバッファ２３５ａ，ｂ，二つのバッファ２２３ａ，ｂ，音／発光制御ＣＰＵ２０２に設けられた二つのポート２１７ａ，ｂを接続する１６本の信号線を利用して、音／発光制御ＣＰＵ２０２に送信されるようになっており、それによって、２バイトのステータスデータが図柄制御ＣＰＵ１７２から音／発光制御ＣＰＵ２０２に一回で送信されるようになっている。
【０１３５】
また、図柄制御ＣＰＵ１７２に設けられたＳＴＢ信号ポート２３２，ＳＴＢ信号バッファ２３８，ＳＴＢ信号バッファ２２６，音／発光制御ＣＰＵ２０２に設けられたＳＴＢ信号ポート２２０を接続する１本の信号線を利用して音／発光制御ＣＰＵ２０２を割込み状態にして図柄制御ＣＰＵ１７２からの画像データ出力ステータスを受信させるストローブ信号（ＳＴＢ信号）が、図２５に示されているように、音／発光制御ＣＰＵ２０２へのステータス出力に際して、一回だけ送信されるようになっている。そこにおいて、ＳＴＢ信号は、ｂｉｔ７〜ｂｉｔ０の８つの端子を備えたＳＴＢ信号ポート２３２のｂｉｔ１から出力されるようになっている。
【０１３６】
次に、図柄制御ＣＰＵ１７２のステータス送信処理について、図２６に基づいて、説明する。先ず、Ｓ５１において、図柄制御ＣＰＵ１７２は、図柄制御用ＲＡＭ１７６に設けられたステータス記憶エリアに記憶された画像出力ステータスに関するデータをステータス出力ポート２３０（二つのポート２２９ａ，ｂ）に出力する。その後、図柄制御ＣＰＵ１７２は、Ｓ５２において、ＳＴＢ信号ポート２３２のビット１をオンにセットする。それによって、ＳＴＢ信号の出力が開始されることとなる。
【０１３７】
続いて、図柄制御ＣＰＵは、Ｓ５３において、ＳＴＢ信号の遅延時間を図柄制御用ＲＯＭから読み出し、ＳＴＢ信号の遅延時間が終了するまで待つ（Ｓ５３：ＮＯ）。ＳＴＢ信号の遅延時間が終了した場合（Ｓ５３：ＹＥＳ）には、図柄制御ＣＰＵは、Ｓ５４において、ＳＴＢ信号出力ポート２３２のビット１をオフにセットする。これにより、ＳＴＢ信号の出力が停止されることとなり、その結果、所定時間だけオンとされたＳＴＢ信号が出力されることとなる。
【０１３８】
そして、図柄制御ＣＰＵ１７２は、Ｓ５５において、ステータスのデータホールド時間を図柄制御用ＲＯＭ１７４から読み出し、データホールド時間が終了するまで待つ（Ｓ５５：ＮＯ）。それによって、データが所定時間保持されることとなる。データホールド時間が経過した場合（Ｓ５５：ＹＥＳ）には、図柄制御ＣＰＵ１７２は、ステータス送信処理を終了する。
【０１３９】
このように図柄制御ＣＰＵ１７２から出力された画像出力ステータスを受信した音／発光制御ＣＰＵ２０２は、受信したコマンドに基づいて取得しておいた効果音データをスピーカ用出力回路１４６に出力すると共に、受信したコマンドに基づいて取得しておいた発光データをＬＥＤ用出力回路１５６に出力する。それによって、特別図柄表示装置１６における画像の表示，スピーカ１８からの効果音の出力および出力停止，受信したコマンドに関する各種ＬＥＤの点灯，点滅および消灯が略同時に開始されるようになっている。
【０１４０】
なお、音／発光制御ＣＰＵ２０２が受信したコマンドが図柄制御のみに関するものである場合には、図柄制御ＣＰＵ１７２は、ＶＤＰ１７８から画像データ準備完了信号を受信しても、音／発光制御ＣＰＵ２０２に画像出力ステータスを出力することはない。
【０１４１】
上述の説明から明らかなように、本実施形態においては、主制御ＣＰＵ１０６と主制御用ＲＯＭ１２４と主制御用ＲＡＭ１２６によって主制御部が構成されていると共に、音／発光制御ＣＰＵ２０２と通信制御用ＲＯＭ２０４を含んで通信制御部が構成されている。また、音／発光制御ＣＰＵ２０２と音制御用ＲＯＭ１３４を含んでサブ制御部としての音制御部が構成されていると共に、音／発光制御ＣＰＵ２０２と発光制御用ＲＯＭ１５２を含んでサブ制御部としての発光制御部が構成されており、更に、図柄制御ＣＰＵ１７２と図柄制御用ＲＯＭ１７４を含んでサブ制御部としての図柄制御部が構成されている。更にまた、主制御ＣＰＵ１０６および図２１に示された音／発光制御ＣＰＵ２０２へのコマンド送信処理のフローチャートにおけるＳ３１とＳ３５によって、コマンドデータ一括送信手段が構成されていると共に、主制御ＣＰＵ１０６および図２１に示された音／発光制御ＣＰＵ２０２へのコマンド送信処理のフローチャートにおけるＳ３２とＳ３３とＳ３４によって、ストローブ信号送信手段が構成されている。また、音／発光制御ＣＰＵ２０２および図２４に示された図柄発光制御ＣＰＵ１７２へのコマンド送信処理のフローチャートにおけるＳ４１とＳ４５によって、サブ制御コマンドデータ一括送信手段が構成されていると共に、音／発光制御ＣＰＵ２０２および図２４に示された図柄制御ＣＰＵ１７２へのコマンド送信処理のフローチャートにおけるＳ４２とＳ４３とＳ４４によって、サブ制御用ストローブ信号送信手段が構成されている。更に、図柄制御ＣＰＵ１７２および図２６に示された音／発光制御ＣＰＵ２０２へのステータス送信処理のフローチャートにおけるＳ５１とＳ５５によって、連絡コマンドデータ一括送信手段が構成されていると共に、図柄制御ＣＰＵ１７２および図２６に示された音／発光制御ＣＰＵ２０２へのステータス送信処理のフローチャートにおけるＳ５２とＳ５３とＳ５４によって、連絡用ストローブ信号送信手段が構成されている。
【０１４２】
このような構造とされたパチンコ機１０においても、主制御ＣＰＵ１０６から音／発光制御ＣＰＵ２０２に出力されるコマンドは、一回で送信されるようになっており、また、コマンドの送信に際してＳＴＢ信号が一回送信されるようになっていることから、第一の実施形態と同様な効果を得ることが出来るのである。
【０１４３】
また、本実施形態では、音／発光制御ＣＰＵ２０２のみにコマンドが送信されるようになっており、更に、送信されるコマンドには、複数の制御ＣＰＵに共通の制御内容が含まれていることから、主制御ＣＰＵ１０６におけるコマンド送信に対する負担を軽減することが可能となり、それによって、主制御ＣＰＵ１０６の制御プログラムの容量を小さくすることが可能となる。
【０１４４】
さらに、本実施形態では、音／発光制御ＣＰＵ２０２から図柄制御ＣＰＵ１７２に出力されるコマンドは、一回で送信されるようになっており、また、コマンドの送信に際してＳＴＢ信号が一回送信されるようになっていることから、音／発光制御ＣＰＵ２０２における図柄制御ＣＰＵ１７２へのコマンド送信に対する負担を軽減することが可能となる。
【０１４５】
さらに、本実施形態では、音／発光制御ＣＰＵ２０２から送信されるコマンドは、分割されることなく一回で送信されるようになっていることから、コマンドデータの特定ビットを利用して、何バイト目のデータであるかを示すサブ制御用バイト数識別情報を付す必要がなく、それによって、コマンドデータにおけるサブ制御用バイト数識別情報に利用する特定ビットを制御内容に関するデータに利用することが可能となる。
【０１４６】
更にまた、本実施形態では、図柄制御ＣＰＵ１７２から音／発光制御ＣＰＵ２０２に画像出力ステータスが出力されるようになっていることから、特別図柄表示装置１６における画像の表示，スピーカ１８の鳴動制御，各種ＬＥＤの点灯，点滅および消灯を略同時に開始することが出来るのである。
【０１４７】
また、本実施形態では、図柄制御ＣＰＵ１７２から音／発光制御ＣＰＵ２０２に出力される画像出力ステータスは、一回で送信されるようになっており、また、画像出力ステータスの送信に際してＳＴＢ信号が一回送信されるようになっていることから、図柄制御ＣＰＵ１７２における音／発光制御ＣＰＵ２０２への画像出力ステータス送信に対する負担を軽減することが可能となる。
【０１４８】
さらに、本実施形態では、図柄制御ＣＰＵ１７２から送信される画像出力ステータスは、一回で送信されるようになっていることから、データの特定ビットを利用して、何バイト目のデータであるかを示す連絡用バイト数識別情報を付す必要がなく、それによって、データにおける連絡用バイト数識別情報に利用する特定ビットを制御内容に関するデータに利用することが可能となる。
【０１４９】
以上、本発明の幾つかの実施形態について、詳述してきたが、これらはあくまでも例示であって、本発明は、かかる実施形態における具体的な記載によって、何等、限定的に解釈されるものではない。
【０１５０】
例えば、前記第二の実施形態では、音／発光制御ＣＰＵ２０２が主制御ＣＰＵ１０６からのコマンドを受信し、受信したコマンドに応じて、受信したコマンドを図柄制御ＣＰＵ１７２に送信するようになっていたが、主制御ＣＰＵ１０６からのコマンドを受信し、受信したコマンドに応じて、受信したコマンドを音／発光制御ＣＰＵ２０２や図柄制御ＣＰＵ１７２に送信する通信制御ＣＰＵを設けることも可能である。
【０１５１】
さらに、前記第二の実施形態では、音／発光制御ＣＰＵ２０２は第一のサブ制御基板２００に実装されていると共に、図柄制御ＣＰＵ１７２は第二のサブ制御基板２２８に実装されていたが、それら音／発光制御ＣＰＵ２０２と図柄制御ＣＰＵ１７２を一つのサブ制御基板上に実装することも可能である。
【０１５２】
更にまた、前記第二の実施形態では、音／発光制御ＣＰＵ２０２によってスピーカ１８からの効果音の出力，出力停止および各種ＬＥＤの点灯，点滅および消灯が制御されるようになっていたが、一つのサブ制御ＣＰＵによってスピーカ１８の鳴動制御と特別図柄表示装置１６および普通図柄表示装置５２の作動制御を行うようにしても良いし、或いは、一つのサブ制御ＣＰＵによって特別図柄表示装置１６および普通図柄表示装置５２の作動制御と各種ＬＥＤの点灯，点滅および消灯を制御するようにしても良い。
【０１５３】
また、前記第二の実施形態では、スピーカ１８の鳴動制御および各種ＬＥＤの点灯等の制御を行う音／発光制御ＣＰＵ２０２が設けられており、かかる音／発光制御ＣＰＵ２０２で主制御ＣＰＵ１０６からのコマンドを受信するようになっていたが、スピーカ１８の鳴動制御のみを行う音制御ＣＰＵと各種ＬＥＤの点灯等を制御する発光制御ＣＰＵを設け、それら音制御ＣＰＵと発光制御ＣＰＵの何れか一方で主制御ＣＰＵ１０６からのコマンドを受信するようにしても良い。
【０１５４】
さらに、前記第二の実施形態では、音／発光制御ＣＰＵ２０２が主制御ＣＰＵ１０６からのコマンドを受信するようになっていたが、図柄制御ＣＰＵ１７２が主制御ＣＰＵ１０６からのコマンドを受信するようにしても良い。
【０１５５】
更にまた、前記第二の実施形態では、音／発光制御ＣＰＵ２０２によって枠エラー表示ＬＥＤ１５８が点灯されていたが、図示しない払出制御基板に実装された払出制御ＣＰＵによって枠エラー表示ＬＥＤ１５８の点灯制御を行うことも可能であり、それによって、音／発光制御ＣＰＵ２０２の処理負担を軽減することが出来るのである。
【０１５６】
また、主制御ＣＰＵ１０６から送信されるコマンドの種類は、前記実施形態のものに限定されない。
【０１５７】
さらに、パチンコ機に外部入力スイッチを設け、外部入力スイッチからの入力情報に応じて、音／発光制御ＣＰＵ２０２がスピーカ１８の鳴動制御，各種ＬＥＤの点灯等を行うと共に、音／発光制御ＣＰＵ２０２が外部入力スイッチからの入力情報に基づいて図柄制御ＣＰＵ１７２にコマンドを出力し、かかるコマンドに基づいて、図柄制御ＣＰＵ１７２が特別図柄表示装置１６において何等かの映像を表示するようにしても良い。
【０１５８】
加えて、前記実施形態では、第１種パチンコ機に本発明を適用したものの具体例を示したが、本発明は、第２種パチンコ機や第３種パチンコ機，スロットマシン等の他の遊技機にも適用可能であり、特に、パチンコ機およびスロットマシンに有利に適用される。
【０１５９】
その他、一々列挙はしないが、本発明は、当業者の知識に基づいて、種々なる変更，修正，改良等を加えた態様において実施され得るものであり、また、そのような実施態様が、本発明の趣旨を逸脱しない限り、何れも、本発明の範囲内に含まれるものであることは、言うまでもない。
【０１６０】
【発明の効果】
上述の説明から明らかなように、本発明に従う構造とされた遊技機においては、２バイトのデータで構成されたコマンドの主制御部からサブ制御部への送信が一回で行われるようになっており、それに伴って、主制御部からサブ制御部へのストローブ信号の送信が一回だけ行われるようになっていることから、主制御部の制御に関するプログラム容量を小さくすることが出来るのである。
【図面の簡単な説明】
【図１】本発明の第一の実施形態としてのパチンコ機の正面図である。
【図２】図１に示されたパチンコ機の裏面図である。
【図３】第一の実施形態の主制御基板の回路構成を示すブロック図である。
【図４】第一の実施形態の音制御基板の回路構成を示すブロック図である。
【図５】第一の実施形態の発光制御基板の回路構成を示すブロック図である。
【図６】第一の実施形態の図柄制御基板の回路構成を示すブロック図である。
【図７】主制御ＣＰＵと音制御ＣＰＵを接続する信号線を示す概略図である。
【図８】主制御ＣＰＵから音制御ＣＰＵに出力されるコマンドデータとＳ−ＳＴＢ信号の出力タイミングを示す図面である。
【図９】主制御ＣＰＵと発光制御ＣＰＵを接続する信号線を示す概略図である。
【図１０】主制御ＣＰＵから発光制御ＣＰＵに出力されるコマンドデータとＬ−ＳＴＢ信号の出力タイミングを示す図面である。
【図１１】主制御ＣＰＵと図柄制御ＣＰＵを接続する信号線を示す概略図である。
【図１２】主制御ＣＰＵから図柄制御ＣＰＵに出力されるコマンドデータとＤ−ＳＴＢ信号の出力タイミングを示す図面である。
【図１３】主制御ＣＰＵの音制御ＣＰＵへのコマンド送信処理を示すフローチャートである。
【図１４】主制御ＣＰＵの発光制御ＣＰＵへのコマンド送信処理を示すフローチャートである。
【図１５】主制御ＣＰＵの図柄制御ＣＰＵへのコマンド送信処理を示すフローチャートである。
【図１６】第二の実施形態の主制御基板の回路構成を示すブロック図である。
【図１７】第一のサブ制御基板の回路構成を示すブロック図である。
【図１８】第二のサブ制御基板の回路構成を示すブロック図である。
【図１９】主制御ＣＰＵと音／発光制御ＣＰＵを接続する信号線を示す概略図である。
【図２０】主制御ＣＰＵから音／発光制御ＣＰＵに出力されるコマンドデータとＳＴＢ信号の出力タイミングを示す図面である。
【図２１】主制御ＣＰＵの音／発光制御ＣＰＵへのコマンド送信処理を示すフローチャートである。
【図２２】音／発光制御ＣＰＵと図柄制御ＣＰＵを接続する信号線を示す概略図である。
【図２３】音／発光制御ＣＰＵから図柄制御ＣＰＵに出力されるコマンドデータとＳＴＢ信号の出力タイミングを示す図面である。
【図２４】音／発光制御ＣＰＵの図柄制御ＣＰＵへのコマンド送信処理を示すフローチャートである。
【図２５】図柄制御ＣＰＵから音／発光制御ＣＰＵに出力されるステータスデータとＳＴＢ信号の出力タイミングを示す図面である。
【図２６】図柄制御ＣＰＵの音／発光制御ＣＰＵへのステータス送信処理を示すフローチャートである。
【符号の説明】
１０  パチンコ機
１０６  主制御ＣＰＵ
１２４  主制御用ＲＯＭ
１２６  主制御用ＲＡＭ
１３２  音制御ＣＰＵ
１３４  音制御用ＲＯＭ
１５０  発光制御ＣＰＵ
１５２  発光制御用ＲＯＭ
１７２  図柄制御ＣＰＵ
１７４  図柄制御用ＲＯＭ
【図１】
2004194842.tif 000003
【図２】
2004194842.tif 000004
【図３】
2004194842.tif 000005
【図４】
2004194842.tif 000006
【図５】
2004194842.tif 000007
【図６】
2004194842.tif 000008
【図７】
2004194842.tif 000009
【図８】
2004194842.tif 000010
【図９】
2004194842.tif 000011
【図１０】
2004194842.tif 000012
【図１１】
2004194842.tif 000013
【図１２】
2004194842.tif 000014
【図１３】
2004194842.tif 000015
【図１４】
2004194842.tif 000016
【図１５】
2004194842.tif 000017
【図１６】
2004194842.tif 000018
【図１７】
2004194842.tif 000019
【図１８】
2004194842.tif 000020
【図１９】
2004194842.tif 000021
【図２０】
2004194842.tif 000022
【図２１】
2004194842.tif 000023
【図２２】
2004194842.tif 000024
【図２３】
2004194842.tif 000025
【図２４】
2004194842.tif 000026
【図２５】
2004194842.tif 000027
【図２６】
2004194842.tif 000028