(57)【要約】【課題】コレクタ−ベース間の寄生容量を抑制しつつ、ベース抵抗を効果的に下げることにより、高周波特性の顕著な向上が可能なバイポーラ・トランジスタとしての半導体装置及びその製造方法を提供することを目的とする。【解決手段】凸部を有するコレクタ層（１）と、その前記凸部の周囲を埋め込むように設けられた絶縁体層（４）と、前記凸部の上に設けられたベース層（９）と、前記ベース層の上面の一部及び側面に接続されたベース電極（５）と、前記ベース層の上面において前記ベース電極から離間して選択的に設けられたエミッタ領域（１７）と、を備えたことを特徴とする半導体装置を提供する。【選択図】　　　図１
2004103974.tif 000002
【特許請求の範囲】
【請求項１】
凸部を有するコレクタ層と、
前記コレクタ層の前記凸部の周囲を埋め込むように設けられた絶縁体層と、
前記凸部の上に設けられたベース層と、
前記ベース層の上面の一部及び側面に接続されたベース電極と、
前記ベース層の上面において前記ベース電極から離間して選択的に設けられたエミッタ領域と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記ベース層の前記側面と前記コレクタ層の前記凸部の側面との間には、段差が実質的に設けられていないことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記コレクタ層の前記凸部の上面の周縁付近に前記ベース層と同一の導電型の領域が設けられてなることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ベース層の前記側面は、前記コレクタ層の前記凸部の側面よりも後退して設けられたことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記ベース電極は、前記コレクタ層の前記凸部の上面の周縁付近に接触して設けられ、
前記コレクタ層のうちの前記ベース電極が接触した部分に、前記ベース層と同一の導電型の領域が設けられてなることを特徴とする請求項１または４に記載の半導体装置。
【請求項６】
前記絶縁体層の上面は、前記コレクタ層の前記凸部の上面よりも低く、
前記ベース電極は、前記コレクタ層の前記凸部の側面に接触して設けられ、
前記コレクタ層のうちの前記ベース電極が接触した部分に、前記ベース層と同一の導電型の領域が設けられてなることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記同一の導電型の領域において導電型を決定する不純物は、前記ベース電極に含有される不純物と同一であることを特徴とする請求項３、５及び６のいずれか１つに記載の半導体装置。
【請求項８】
前記同一の導電型の領域は、前記ベース電極から不純物を拡散させることにより形成されてなることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記コレクタ層の前記凸部の側面は、前記ベース層の前記側面よりも後退して設けられたことを特徴とする請求項１記載の半導体装置。
【請求項１０】
上面に凸部を有するコレクタ層を形成する工程と、
前記コレクタ層の前記上面の上において前記凸部の周囲を埋め込むように絶縁体層を形成する工程と、
前記凸部の上に設けられたベース層と、前記ベース層の上面の一部及び側面に接続されたベース電極と、を形成する工程と、
前記ベース電極から前記コレクタ層に不純物を拡散させることにより、前記ベース層と同一の導電型の領域を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、縦型のバイポーラ型トランジスタにおいてベース抵抗を効果的に低減できる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
高周波信号の増幅を行うバイポーラ・トランジスタは、各種の用途において広く利用されている。例えば、１ギガヘルツ乃至５ギガヘルツ前後の周波数帯において信号増幅を行うバイポーラ・トランジスタは、携帯電話やＰＨＳなど各種の移動体通信端末のフロントエンドアンプや発振器において重要な役割を有する。そして、これらのバイポーラ・トランジスタに対しては、遮断周波数ｆＴや利得の向上、低ノイズ化、高集積化などの要求がますます高まっている。
【０００３】
一般に、高周波用途のバイポーラ・トランジスタの場合、高周波特性を改善するために、ベース層としてｐ型Ｓｉ（シリコン）またはＳｉＧｅ（シリコン・ゲルマニウム）からなるエピタキシャル・ベース層を用いてベース幅を薄くする。そして、セルフアライン（自己整合）構造を採用してトランジスタサイズを微細化することにより、コレクタ・ベース接合面積を縮小して高周波特性を改善してきた。
【０００４】
図１３は、本発明者が本発明に至る過程で検討したバイポーラ・トランジスタの断面構造を表す模式図である。
【０００５】
すなわち、このトランジスタは、ｎ型コレクタ層１２０の上に、コレクタ−ベース接合部Ｗを規定するようにシリコン酸化膜１２２がパターニング形成され、このシリコン酸化膜１２２により規定された領域にｐ型ＳｉまたはＳｉＧｅからなるエピタキシャル・ベース層１２１が形成されている。そして、このベース層１２１の上面の一部に、ポリＳｉ（多結晶シリコン）からなるベース電極１２３が接続するように形成されている。
【０００６】
これらベース電極１２３の上面にはシリコン酸化膜１２４が設けられている。また、ベース電極１２３の側面には、シリコン酸化膜１２５とシリコン窒化膜１２６とからなるサイドウォールが設けられ、この間に露出したベース層１２１の表面付近にｎ型エミッタ領域１３０が形成されている。そして、このエミッタ領域１３０に接続するように、ポリＳｉからなるエミッタ電極１２７が設けられている。
【０００７】
【発明が解決しようとする課題】
このトランジスタの場合、ｐ型ベース層１２１とベース電極１２３との接続は、ベース電極１２３の上面の一部において得られている。高周波特性を改善するためには、ベース抵抗を下げることが有効であり、このためには、ベース層１２１とベース電極１２３との接触面積を確保することが要である。このためには、ベース層１２１とベース電極１２３との接触部ＯＢをできるだけ拡げることが望ましい。
【０００８】
しかし、ベース抵抗の低減のために、この接触部ＯＢを大きくとると、コレクタ−ベース接合Ｗの面積が大きくなり、これらの間の寄生容量Ｃｂｃが増大するため、高周波特性を劣化させてしまうというトレードオフの関係が存在する。特に、素子サイズの微細化を果たすためには、接触部ＯＢを拡大することは困難となる。
【０００９】
すなわち、コレクタ−ベース接合Ｗの面積を縮小しつつ、ベース層とベース電極との接触面積を確保することが困難であり、高周波特性の改善が十分に達成できないという問題があった。
【００１０】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、コレクタ−ベース間の寄生容量を抑制しつつ、ベース抵抗を効果的に下げることにより、高周波特性の顕著な向上が可能なバイポーラ・トランジスタとしての半導体装置及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の半導体装置は、凸部を有するコレクタ層と、前記コレクタ層の前記凸部の周囲を埋め込むように設けられた絶縁体層と、前記凸部の上に設けられたベース層と、前記ベース層の上面の一部及び側面に接続されたベース電極と、前記ベース層の上面において前記ベース電極から離間して選択的に設けられたエミッタ領域と、を備えたことを特徴とする。
【００１２】
上記構成によれば、コレクタ−ベース間の寄生容量を抑制しつつ、ベース抵抗を効果的に下げることにより、高周波特性の顕著な向上が可能なバイポーラ・トランジスタが得られる。
【００１３】
ここで、前記ベース層の前記側面と前記コレクタ層の前記凸部の側面との間には、段差が実質的に設けられていないものとすることができる。
【００１４】
また、前記コレクタ層の前記凸部の上面の周縁付近に前記ベース層と同一の導電型の領域が設けられてなるものとすることもできる。
【００１５】
また、前記ベース層の前記側面は、前記コレクタ層の前記凸部の側面よりも後退して設けられたものとすることもできる。
【００１６】
また、前記ベース電極は、前記コレクタ層の前記凸部の上面の周縁付近に接触して設けられ、前記コレクタ層のうちの前記ベース電極が接触した部分に、前記ベース層と同一の導電型の領域が設けられてなるものとすることもできる。
【００１７】
また、前記絶縁体層の上面は、前記コレクタ層の前記凸部の上面よりも低く、前記ベース電極は、前記コレクタ層の前記凸部の側面に接触して設けられ、前記コレクタ層のうちの前記ベース電極が接触した部分に、前記ベース層と同一の導電型の領域が設けられてなるものとすることもできる。
【００１８】
また、前記同一の導電型の領域において導電型を決定する不純物は、前記ベース電極に含有される不純物と同一であるものとすることもできる。
【００１９】
また、前記同一の導電型の領域は、前記ベース電極から不純物を拡散させることにより形成されてなるものとすることもできる。
【００２０】
また、前記コレクタ層の前記凸部の側面は、前記ベース層の前記側面よりも後退して設けられたものとすることもできる。
【００２１】
一方、本発明の半導体装置の製造方法は、上面に凸部を有するコレクタ層を形成する工程と、前記コレクタ層の前記上面の上において前記凸部の周囲を埋め込むように絶縁体層を形成する工程と、前記凸部の上に設けられたベース層と、前記ベース層の上面の一部及び側面に接続されたベース電極と、を形成する工程と、前記ベース電極から前記コレクタ層に不純物を拡散させることにより、前記ベース層と同一の導電型の領域を形成する工程と、を備えたことを特徴とする。
【００２２】
上記構成によれば、コレクタ−ベース間の寄生容量を抑制しつつ、ベース抵抗を効果的に下げることにより、高周波特性の顕著な向上が可能なバイポーラ・トランジスタを製造できる。
【００２３】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００２４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる半導体装置の要部断面構造を例示する模式図である。
【００２５】
本実施形態においては、ｎ型コレクタ層１の表面付近に、コレクタ−ベース接合部Ｗを規定するようにシリコン酸化膜４が埋め込み形成されている。そして、このシリコン酸化膜４により規定されたコレクタ層１の上に、ｐ型ＳｉまたはＳｉＧｅからなるエピタキシャル・ベース層９が積層形成されている。そして、このベース層９の上面Ｕと側面Ｓとにそれぞれ接続するように、ポリＳｉ（多結晶シリコン）からなるベース電極５が形成されている。また、このベース電極５が接続された部分の下方において、ｎ型コレクタ層１の一部がｐ型化したｐ型化領域１５が設けられている。
【００２６】
一方、ベース電極５の上面にはシリコン酸化膜６が設けられている。また、ベース電極５の側面には、シリコン酸化膜１０とシリコン窒化膜１１とからなるサイドウォール（側壁）が設けられ、この間に露出したベース層９の表面付近にｎ型エミッタ領域１７が形成されている。そして、このエミッタ領域１７に接続するように、ポリＳｉからなるエミッタ電極１２が設けられている。
【００２７】
以上説明した本実施形態のトランジスタにおいては、まず、ベース層９の上面Ｕだけでなく、側面Ｓにもベース電極５を接続することにより、接触面積を拡大してベース抵抗を下げることができる。しかも、ベース層９とコレクタ層１との接合Ｗの面積を増やすこともないので、ベース−コレクタ間の寄生容量Ｃｂｃの増大による周波数特性やノイズ特性の劣化も生じない。
【００２８】
また、本実施形態によれば、ｎ型コレクタ層１の端部にｐ型化領域１５を設けることにより、ベース電極５がコレクタ層１と接触して短絡が生ずるという問題を解消できる。すなわち、図１のような構造を形成した場合、仮にｐ型化領域　１５を設けないこととすると、ベース層９の側面Ｓの下端において、ベース電極５とコレクタ層１とが近接して設けられるために、これらの間での耐圧が低下し、短絡も生じ易くなる。
【００２９】
これに対して、本実施形態においては、コレクタ層１の上面端部にｐ型化領域１５を設けることにより、ベース電極５との短絡を確実且つ容易に防ぐことができる。
【００３０】
但し、このようなｐ型化領域１５は、実質的にベース層の一部として作用するので、過度に広く形成されると、ベース−コレクタ間の寄生容量が増大するという弊害を生ずる。これに対して、本発明によれば、このようなｐ型化領域１５をベース電極５に近接した重要部分にのみ簡単に形成することができる。
【００３１】
すなわち、後に製造方法に関して詳述するように、これらｐ型化領域１５を、ベース電極５からの拡散により形成することができる。つまり、ベース電極５からｐ型不純物をｎ型ベース層１に固相拡散させることにより、ベース電極５に近接した部分のみを確実且つ容易にｐ型化することができる。このようにして、寄生容量Ｃｂｃの増大を防ぎつつ、ベース電極５とコレクタ層１の短絡も確実に防ぐｐ型化領域１５を形成できる。
【００３２】
その結果として、高周波特性とノイズ特性に優れたバイポーラ・トランジスタを実現できる。
【００３３】
次に、具体例を参照しつつ、本実施形態のトランジスタの製造方法について説明する。
【００３４】
図２及び図３は、本実施形態のトランジスタの要部製造工程を例示する工程断面図である。
【００３５】
まず、図２（ａ）に表したように、ｎ型コレクタ層１をパターニングして絶縁膜２及び３を積層させた構造を形成する。具体的には、ｎ型不純物濃度が、例えば１０１６ｃｍ−３程度のシリコンからなるｎ型コレクタ層１の上に、第１のシリコン酸化膜２（、第１のシリコン窒化膜３（膜厚は、例えば５０ｎｍ程度）を全面に順に堆積する。第１のシリコン酸化膜２の膜厚は、典型的には１００ｎｍ以下であり、例えば５０ｎｍ程度とすることができる。
【００３６】
次に、コレクタ−ベース接合幅Ｗに合せた幅（例えば、０．９μｍ）だけ残して、第１のシリコン酸化膜２、第１のシリコン窒化膜３及びｎ型コレクタ層１をエッチングする。ここで、コレクタ層１のエッチング深さは、例えば４００ｎｍ程度とすることができる。
【００３７】
次に、図２（ｂ）に表したように、コレクタ層１の凹部を埋め込む。具体的には、まず、第２のシリコン酸化膜４を、第１のシリコン酸化膜２と第１のシリコン窒化膜３よりも十分厚く（膜厚は、例えば１μｍ程度）全面に堆積する。次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）等の技術を用いて、第２のシリコン酸化膜４を研磨し、その表面に第１のシリコン窒化膜３が露出するまで平坦に削る。しかる後に、第１のシリコン窒化膜３をマスク材として、第２のシリコン酸化膜４を、ｎ型コレクタ層１の上面Ｕと高さが等しくなるようにエッチバックする。その後、第１のシリコン窒化膜３をリン酸等の薬液を使ってエッチングする。このようにして、図２（ｂ）に表したように、コレクタ−ベース接合となる領域以外のｎ型コレクタ層１の凹部に、第２のシリコン酸化膜４が埋めこまれた構造を形成することができる。
【００３８】
次に、図２（ｃ）に表したように、ベース電極５を形成する。具体的には、まず、ｐ型ポリＳｉからなる第１のベース電極５、第３のシリコン酸化膜６、第２のシリコン窒化膜７を全面に堆積する。ここで、ベース電極５を構成するポリＳｉの不純物濃度は、例えば、１０２０ｃｍ−３程度とすることができる。そして、所定の開口幅だけ、ｐ型ベース電極５、第３のシリコン酸化膜６、第２のシリコン窒化膜７をエッチングする。この開口幅は、エミッタ開口幅（例えば０．３μｍ）と、その両側のシリコン酸化膜１０（膜厚は、例えば５０ｎｍ）と、その側壁のシリコン窒化膜１１（例えば１５０ｎｍ）と、を合せた幅であり、例えば０．７μｍ程度とすることができる。
【００３９】
次に、図３（ａ）に表したように、サイドウォール（側壁）８を形成する。すなわち、まず、第３のシリコン窒化膜８（膜厚は、例えば２００ｎｍ）を全面に堆積する。次に、開口部において第１のシリコン酸化膜２が露出するまで第３のシリコン窒化膜８をエッチバックすることにより、ベース電極５の側壁を覆うようにサイドウォール８を形成する。後に説明するように、このサイドウォール８は、ベース電極５の側面にベース層９が成長するのを防ぐ役割を有する。その後、開口部の底に露出している第１のシリコン酸化膜２をＮＨ４Ｆ等の薬液を使ってエッチング除去する。このようにして、ｎ型コレクタ層１の露出部の上に、ベース電極５及びサイドウォール８が「ひさし状」に突き出たオーバーハングを有する構造を形成することができる。
【００４０】
次に、図３（ｂ）に表したように、ｐ型ベース層９を形成する。すなわち、第１のシリコン酸化膜２をエッチングして露出したｎ型コレクタ層１の上に、ｐ型シリコンまたはＳｉＧｅからなるベース層９を選択エピタキシャル成長技術を用いて形成する。成長方法としては、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法などを用いることができる。この時に、気相の成長原料は、サイドウォールやベース電極５の「ひさし」の下側の部分にも供給されるので、オーバーハングの下の部分にもベース層９をエピタキシャル成長させることができる。また、この際に、ベース電極５の側面はサイドウォール８により覆われているので、ベース層９が成長することを防ぐことができる。ベース層９の不純物濃度としては、例えば、１０１８ｃｍ−３程度とすることができる。
【００４１】
その後、第２のシリコン窒化膜７及びサイドウォール８（第３のシリコン窒化膜）をエッチング除去し、第４のシリコン酸化膜１０と第４のシリコン窒化膜１１を全面に堆積する。
【００４２】
また、この工程と前後して、ｐ型化領域１５を形成する。すなわち、ベース層９をエピタキシャル成長した後、ベース電極５からｎ型コレクタ層１の上端部に向けてｐ型不純物を固相拡散させることにより、ｐ型化領域１５を形成する。このような固相拡散は、例えばＲＴＡ（ｒａｐｉｄ　ｔｈｅｒｍａｌ　ａｎｎｅａｌｉｎｇ）により行うことができる。この際に、ベース電極５とｎ型コレクタ層１とは、互いに端部が突き合わされたように隣接しているので、ｐ型不純物の拡散もこの近接経路を介して進行する。
【００４３】
また、ベース電極５からベース層９に対する固相拡散も同様に生ずる。その結果として、ベース層９のうちで、ベース電極５との接触部の付近のｐ型濃度を高くし、ベース抵抗を低減する効果も併せて得られる。しかも、ベース層９のうちで、本来のベース作用を有する真性ベース領域の部分は、ベース電極５からの固相拡散にあまり影響されないので、トランジスタのバイポーラ動作の劣化も防ぐことができる。
【００４４】
本発明者の実験の結果、例えば、ベース電極５のｐ型不純物（ボロン）濃度を１０２０ｃｍ−３、ｎ型コレクタ層１の不純物（りん）濃度を１０１６ｃｍ−３とした場合、窒素雰囲気中で１０００℃、３０秒間程度のＲＴＡを施すと、ｎ型コレクタ層１の内部にｐ型不純物が拡散して深さ約１００ｎｍ程度のｐ型化領域１５を形成することが分かった。
【００４５】
図４は、本発明者が行った固相拡散の結果を例示する模式図である。すなわち、同図（ａ）に表した断面図のＡ−Ａ’線に沿って得られた不純物濃度プロファイルが同図（ｂ）のグラフ図である。
【００４６】
図４（ｂ）において、横軸はＡ−Ａ’線に対応する距離であり、０．１ミクロンを目盛り「１．０」としている。また、縦軸は、不純物濃度を表す。
【００４７】
同図から、１０００℃で３０秒のアニールにより、ベース電極５のボロンがコレクタ側に拡散し、約１００ｎｍ程度のｐ型化領域１５が形成されることが分かる。
【００４８】
本発明によれば、このように、ベース電極５からｐ型不純物を固相拡散させることにより、ｎ型コレクタ層１のうちで、最もベース電極５に近接した端部、つまり、もっとも短絡が生じ易く、リークによる耐圧の低下を生じ易い部分を、確実且つ容易にｐ型化できる。
【００４９】
さらにまた、コレクタ層１のｎ型濃度は１０１６ｃｍ−３程度の低いのに対して、ｐ型化領域１５のｐ型濃度を相対的に高くすることができる。その結果として、トランジスタにバイアスを印加した状態において、ｐｎ接合の空乏層は、コレクタ層１の側には伸びるものの、ｐ型化領域１５の側には殆ど伸びない。このため、ポリシリコンからなるベース電極５まで空乏層が伸びることによる電流リークなどの問題も解消することができる。
【００５０】
さて再び図３に戻って説明を続けると、次に、図３（ｃ）に表したように、サイドウォールを形成する。すなわち、ベース層９の上の第４のシリコン酸化膜１０がエミッタ開口幅（例えば０．３μｍ）だけ露出するまで、第３のシリコン窒化膜１１をエッチバックする。さらに、露出した第４のシリコン酸化膜１０を、第３のシリコン窒化膜１１をマスク材として、ＮＨ４Ｆ等の薬液を使い、エミッタ開口幅（例えば０．３μｍ）までエッチングする。
【００５１】
その後、ｎ型ポリＳｉからなるエミッタ電極１２を全面に堆積し、所定の形状に加工する。ここで、エミッタ電極１２を構成するポリＳｉのｎ型不純物濃度は、例えば、１０２１ｃｍ−３程度とすることができる。
【００５２】
また、エミッタ電極１２からｐ型ベース層９に向けてｎ型不純物を拡散させることにより、ｎ型エミッタ領域１７を形成する。例えば、窒素雰囲気中で１０００℃、１５秒のＲＴＡにより、ｐ型ベース層９の表面付近に、深さが約３０乃至４０ナノメータ、ｎ型濃度が１０２０ｃｍ−３程度のエミッタ領域１７を形成することができる。
【００５３】
以上説明した工程により、図１に表したトランジスタの要部が完成する。
【００５４】
以上説明したように、本発明によれば、端部を突き合わせて設けられるｐ型ベース電極５からｎ型コレクタ層１に向けてｐ型不純物を固相拡散させることにより、両者が最も近接した領域に、確実且つ容易にｐ型化領域１５を形成することができる。その結果として、コレクタ−ベース接合の幅Ｗを拡大させることなく、ｐ型ベース層９とベース電極５との接続を、ベース層９の表面の一部と側面とで形成して接続面積を大きくとり、接触抵抗の低減及びベース抵抗の低減が実現できる。その結果、高周波特性及びノイズ特性が向上する。
【００５５】
なお、本発明においては、ｐ型化領域１５を形成するための固相拡散プロセスとｎ型エミッタ領域１７を形成するための固相拡散プロセスとを同時に行うことも可能である。すなわち、それぞれの不純物放出源の濃度や拡散マトリクスのバックグラウンド濃度、あるいは目的とする拡散深さなどの条件に見合えば、これら２つのプロセスの全体あるいは一部を同時に行うことも可能である。
【００５６】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。
【００５７】
図５は、本発明の第２の実施の形態にかかる半導体装置の要部断面構造を例示する模式図である。同図については、図１乃至図３に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００５８】
本実施形態においては、ｐ型ベース層９の側面Ｓ１が、コレクタ層１の凸部の側面Ｓ２よりも内側にずれるように形成されている。つまり、コレクタ層１の表面を埋め込む酸化膜４とｐ型ベース層９とが離間して形成されている。そして、この部分においては、コレクタ層１の端部にｐ型化領域１５が設けられ、このｐ型化領域１５とベース電極５とが接触している。
【００５９】
本実施形態においても、ベース電極５は、ベース層９の上面の一部Ｕのみならず、側面Ｓ１に対しても接続されているので、接触面積を大きくでき、ベース抵抗を下げることができる。また、ベース電極５とｎ型コレクタ層１との間には、ｐ型化領域１５が設けられているので、ベース−コレクタ間のリークや短絡を確実に防ぐことができる。
【００６０】
また、このｐ型化領域１５は、ベース電極５からのｐ型不純物の拡散により形成することができるため、確実且つ容易に形成することができる。
【００６１】
図６及び図７は、本実施形態の半導体装置の製造方法の一例を表す工程断面図である。これらの図についても、図１乃至図５に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００６２】
この製造方法が、第１実施形態に関して前述したものと実質的に異なる点は、図６（ｂ）に表した工程にある。すなわち、第１のシリコン酸化膜２の周囲に　型シリコン層１の上面Ｕを露出させる。このようにするためには、例えば、図６（ａ）の工程の後に、まず、第２のシリコン酸化膜４を、第１のシリコン酸化膜２と第１のシリコン窒化膜３よりも十分厚く（膜厚は、例えば１μｍ程度）全面に堆積する。次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）等の技術を用いて、第２のシリコン酸化膜４を研磨し、その表面に第１のシリコン窒化膜３が露出するまで平坦に削る。しかる後に、第１のシリコン窒化膜３をマスク材として、第２のシリコン酸化膜４を、ｎ型コレクタ層１の上面Ｕと高さが等しくなるようにエッチバックする。
【００６３】
このエッチバックの際に、ある程度、等方性を有するエッチング条件を用いる。すると、シリコン酸化膜は図面に向かって下方向のみでなく、横方向にもサイドエッチングされる。その結果として、シリコン窒化膜３の下のシリコン酸化膜２がサイドエッチングされ、その下のｎ型コレクタ層１が露出する。
【００６４】
その後、第１のシリコン窒化膜３をリン酸等の薬液を使ってエッチングする。このようにして、図６（ｂ）に表したように、ｎ型コレクタ層１の凹部に第２のシリコン酸化膜４が埋めこまれ、且つ、コレクタ層１の凸部よりも小さいシリコン酸化膜２が積層された構造を形成することができる。
【００６５】
この後は、図２（ｃ）乃至図３（ｃ）に関して前述した工程と同様にして形成すことができる。但し、本実施形態においては、図７（ｂ）にも例示したように、ｐ型ベース電極５とｎ型コレクタ層１とが直接、接触しているので、この接触部においては、より顕著にｐ型不純物の拡散が生ずる。これは、ベース−コレクタ間のリークや短絡を防止する観点からは望ましい。つまり、ベース電極５とコレクタ層１とが接触し、あるいは近接しているほど、リークや短絡が生じ易くなるが、本発明によれば、このような部分においてはｐ型不純物の拡散も顕著になるため、確実にｐ型化させてこれらの問題を回避することができるからである。
【００６６】
現実的な製造工程を想定すると、図６（ａ）から（ｂ）に至る工程において、第２のシリコン酸化膜４をエッチバックする際に、完全に異方的なエッチングを実施することが容易でない場合も多い。つまり、シリコン酸化膜４のエッチバックに際して、シリコン酸化膜２も多少はサイドエッチングにより縮小することがある。
【００６７】
これに対して、本実施形態によれば、シリコン酸化膜２の周囲に露出したｎ型コレクタ層１の表面部分をｐ型ベース電極５からの固相拡散により自動的にｐ型化させることができる。その結果として、ベース−コレクタ間のリークや短絡を確実且つ容易に防ぐことができる。
【００６８】
図８は、本実施形態の変型例としての半導体装置の要部断面構造を例示する模式図である。同図については、図１乃至図７に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００６９】
本変型例の場合、ｐ型ベース層９の側面Ｓは、コレクタ層１の凸部の側面とほぼ一致しているが、酸化膜４の上面がコレクタ層１の凸部の上面よりも低く形成されている。つまり、ベース電極５は、コレクタ層１の凸部の側面に接触されている。そして、この接触部にｐ型化領域１５が設けられている。
【００７０】
本変型例においても、ベース電極５とベース層９との接触面積を確保することにより、ベース抵抗を下げることができる。また、ベース電極５とコレクタ層１の凸部の側面においては、ｐ型化領域１５が介在しているので、ベース−コレクタ間のリークや短絡が生ずることもない。本変型例におけるｐ型化領域１５も、ベース電極５からｐ型不純物を拡散させることにより、ベース電極５との間に確実且つ容易に形成することができる。
【００７１】
図２（ｂ）に表した工程において、酸化膜４の上面とｎ型コレクタ層１の凸部の上面Ｕとを完全に同一の高さにすることが容易でない場合がある。例えば、第２のシリコン酸化膜４のエッチバックに際して、そのエッチング量を精密に制御することが容易でない場合には、図８に例示した如く、酸化膜４の上面がコレクタ層１の凸部の上面よりも低く形成される場合がある。すると、コレクタ層１とベース電極５とが接触して短絡が生ずることとなるが、本変型例においては、このような場合でも、ベース電極５からｐ型不純物を拡散させてｐ型化領域１５を形成することにより、リークや短絡を確実且つ容易に防ぐことができる。
【００７２】
従って、本変型例は、図２（ｂ）に関して説明したエッチバックのプロセスの制御性に依存せずに安定して高性能のトランジスタが製造できる点で有利である。
【００７３】
図９は、本実施形態のもうひとつの変型例としての半導体装置の要部断面構造を例示する模式図である。同図についても、図１乃至図８に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００７４】
本変型例の場合、まず、図５に例示したものと同様に、ｐ型ベース層９の側面Ｓ１が、コレクタ層１の凸部の側面Ｓ２よりも内側にずれるように形成されている。つまり、コレクタ層１の表面を埋め込む酸化膜４とｐ型ベース層９とが離間して形成されている。
【００７５】
さらに、本変型例においては、図８に表したものと同様に、酸化膜４の上面がコレクタ層１の凸部の上面よりも低く形成されている。つまり、ベース電極５は、コレクタ層１の凸部の側面にも接触している。そして、これらの接触部にｐ型化領域１５が設けられている。
【００７６】
本変型例においても、ベース電極５とベース層９との接触面積を確保することにより、ベース抵抗を下げることができる。また、ベース電極５とコレクタ層１の凸部との接触部には、ｐ型化領域１５が介在しているので、ベース−コレクタ間のリークや短絡が生ずることもない。本変型例におけるｐ型化領域１５も、ベース電極５からｐ型不純物を拡散させることにより、ベース電極５との間に確実且つ容易に形成することができる。
【００７７】
図６及び図８に関して前述したように、ベース層９の側面のサイドエッチングや、酸化膜４のエッチバックの制御性などによっては、本変型例の如く、ベース電極５とコレクタ層１とが接触することがあり得る。これに対して、本実施形態によれば、ベース電極５からｐ型不純物を拡散させることによりコレクタ層１の接触部をｐ型化させ、リークや短絡を確実且つ容易に防ぐことができる点で有利である。
【００７８】
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。
【００７９】
図１０は、本発明の第３の実施の形態にかかる半導体装置の要部断面構造を例示する模式図である。同図についても、図１乃至図９に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００８０】
本実施形態においては、第２実施形態とは逆に、ｐ型ベース層９の側面Ｓ１が、コレクタ層１の凸部の側面Ｓ２よりも外側にずれるように形成されている。つまり、ｐ型ベース層９は、コレクタ層１の表面を埋め込む酸化膜４の上に重なるように延在して形成されている。そして、ベース層９と酸化膜４の上にベース電極５が形成されている。
【００８１】
本実施形態においても、ベース電極５は、ベース層９の上面の一部Ｕのみならず、側面Ｓ１に対しても接続されているので、接触面積を大きくでき、ベース抵抗を下げることができる。また、ベース電極５は、ｎ型コレクタ層１から離間して設けられ、これらの間には、ベース層９あるいは酸化膜４が介在している。このため、ベース電極５とコレクタ層１との間で、リークや短絡が生ずる虞は解消される。
【００８２】
本実施形態においては、このようなベース電極５とコレクタ層１とが隣接しないように形成するので、第１及び第２実施形態に関して前述したようなｐ型化領域１５は、必ずしも設ける必要がない。このため、ベース−コレクタ間の寄生容量Ｃｂｃは、ベース層９とコレクタ層１との接触部の幅Ｗによって正確に規定され、寄生容量の増加による高周波特性の低下も確実に防ぐことができる。
【００８３】
ただし、本実施形態は、第１及び第２実施形態に関して前述したｐ型化領域１５を排除するものではなく、コレクタ層１の一部に、これらが設けられていてもよい。
【００８４】
図１１及び図１２は、本実施形態の半導体装置の製造方法の一例を表す工程断面図である。これらの図についても、図１乃至図１０に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００８５】
この製造方法が、第１及び実施形態に関して前述したものと実質的に異なる点は、図１１（ａ）に表した工程にある。すなわち、同図に表したように、ｎ型コレクタ層１の上にシリコン酸化膜２とシリコン窒化膜３との積層膜を設け、コレクタ層１をエッチングする際に、等方的なエッチング条件を加味し、シリコン酸化膜２の下のコレクタ層１がある程度サイドエッチングされるようにする。
【００８６】
この後は、第１実施形態に関して前述したものとほぼ同様にして形成することができる。但し、図１２（ｂ）に表したｐ型ベース層９のエピタキシャル成長に際しては、コレクタ層１の上にベース層９が選択的にエピタキシャル成長すると共に、その周囲のシリコン酸化膜４の上に向けて、成長面の面内方向にも結晶成長を生じさせる必要がある。
【００８７】
これは、いわゆる「ラテラル・エピタキシャル成長」などと称される結晶成長により実現することができる。例えば、コレクタ層１の上に選択エピタキシャル成長されたベース層を種（シード）として、その周囲の酸化膜４の上に向けて結晶成長を生じさせることができる。
【００８８】
この際に、酸化膜４の上に成長したベース層９は、その結晶性が低下したり、多結晶状態となったりすることもあり得る。しかし、このような周辺部分は、本来ベースとして作用する「真性ベース領域」ではなく、ベース電極５とのコンタクトを確保するための領域であるので、結晶性の低下は許容される場合が多い。
【００８９】
本実施形態によれば、むしろｐ型化領域１５を設けることなく、ベース−コレクタ間のリークや短絡を確実に防ぐことができる点で格別な効果が得られる。
【００９０】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００９１】
例えば、本発明の半導体装置の構造、およびこれを構成する各要素の材料、不純物、導電型、厚み、サイズ、形状などの具体的な構成については、当業者が公知の範囲から適宜選択したものも、本発明の要旨を含む限り本発明の範囲に包含される。
【００９２】
【発明の効果】
以上詳述したように、本発明によれば、ベース−コレクタ間の寄生容量を抑制しつつ、ベース抵抗を効果的に下げることにより、高周波特性の顕著な向上が可能なバイポーラ・トランジスタとしての半導体装置及びその製造方法を提供することができる。
【００９３】
また、コレクタ層のうちで、ベース電極に近接する部分にｐ型不純物を拡散させてｐ型化領域を形成することにより、ベース−コレクタ間のリークや短絡を確実且つ容易に防ぐことができ、製造歩留まりを飛躍的に改善することも可能となる。
【００９４】
その結果として、高周波増幅器をはじめとする各種の高周波応用用途に用いて好適な半導体装置を安定提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる半導体装置の要部断面構造を例示する模式図である。
【図２】本発明の第１実施形態のトランジスタの要部製造工程を例示する工程断面図である。
【図３】本発明の第１実施形態のトランジスタの要部製造工程を例示する工程断面図である。
【図４】本発明者が行った固相拡散の結果を例示する模式図であり、同図（ａ）に表した断面図のＡ−Ａ’線に沿って得られた不純物濃度プロファイルが同図（ｂ）のグラフ図である。
【図５】本発明の第２の実施の形態にかかる半導体装置の要部断面構造を例示する模式図である。
【図６】本発明の第２実施形態の半導体装置の製造方法の一例を表す工程断面図である。
【図７】本発明の第２実施形態の半導体装置の製造方法の一例を表す工程断面図である。
【図８】第２実施形態の変型例としての半導体装置の要部断面構造を例示する模式図である。
【図９】第２の実施形態のもうひとつの変型例としての半導体装置の要部断面構造を例示する模式図である。
【図１０】本発明の第３の実施の形態にかかる半導体装置の要部断面構造を例示する模式図である。
【図１１】第３実施形態の半導体装置の製造方法の一例を表す工程断面図である。
【図１２】第３実施形態の半導体装置の製造方法の一例を表す工程断面図である。
【図１３】本発明者が本発明に至る過程で検討したバイポーラ・トランジスタの断面構造を表す模式図である。
【符号の説明】
１　コレクタ層
２　シリコン酸化膜
３　シリコン窒化膜
４　シリコン酸化膜
５　ベース電極
６　シリコン酸化膜
７　シリコン窒化膜
８　サイドウォール（シリコン窒化膜）
９　ベース層
１０　シリコン酸化膜
１１　シリコン窒化膜
１２　エミッタ電極
１５　ｐ型化領域
１７　エミッタ領域
１２０　コレクタ層
１２１　ベース層
１２２　シリコン酸化膜
１２３　ベース電極
１２４、１２５　シリコン酸化膜
１２６　シリコン窒化膜
１２７　エミッタ電極
１３０　エミッタ領域
【図１】
2004103974.tif 000003
【図２】
2004103974.tif 000004
【図３】
2004103974.tif 000005
【図４】
2004103974.tif 000006
【図５】
2004103974.tif 000007
【図６】
2004103974.tif 000008
【図７】
2004103974.tif 000009
【図８】
2004103974.tif 000010
【図９】
2004103974.tif 000011
【図１０】
2004103974.tif 000012
【図１１】
2004103974.tif 000013
【図１２】
2004103974.tif 000014
【図１３】
2004103974.tif 000015