(57)【要約】【課題】主スイッチング素子への駆動信号の供給が間欠的になっても、転流スイッチ素子に過大な電流・電圧ストレスが加わらないようにする。【解決手段】複数の電源装置による並列運転を行なっているときに、出力電圧Ｖｏの低い電源装置は、主スイッチング素子Ｑｍに供給するパルス駆動信号の間隔を拡げる間欠発振を行なう。このとき、オンパルス発生回路２２はスイッチ素子Ｑ３に供給するオンパルス信号の間隔を一定時間以上に拡げないように制限する。したがって、転流スイッチ素子Ｑｆｒが長時間オンし続けることによる弊害、すなわち転流スイッチ素子Ｑｆｒに過大な電流・電圧ストレスが発生することを防止できる。【選択図】　図１
2004096965.tif 000002
【特許請求の範囲】
【請求項１】
主スイッチング素子のスイッチングによりトランスの一次巻線に入力電圧を断続的に印加し、前記トランスの二次巻線に発生した電圧を出力回路により整流平滑して出力電圧を取り出すと共に、前記出力回路は、前記主スイッチング素子のオン時にエネルギーを蓄えるチョークコイルと、前記主スイッチング素子のオフ時にターンオンして前記チョークコイルのエネルギーを出力側に送り出すＭＯＳ型ＦＥＴからなる転流スイッチ素子とを少なくとも備えたスイッチング電源装置において、前記転流スイッチ素子のゲート・ソース間に蓄積した電荷を放電させるスイッチ素子と、このスイッチ素子にオンパルス信号を供給する制御手段とを備え、前記制御手段は、前記主スイッチング素子をスイッチングさせる毎に出力するパルス駆動信号の間隔が拡がっても、前記スイッチ素子に供給するオンパルス信号の間隔を一定時間以上に拡げないようにするパルス信号間隔制限手段を備えたことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳ型ＦＥＴからなる整流スイッチ素子と転流スイッチ素子とを備えた同期整流回路を、トランスの二次側に接続したスイッチング電源装置に関する。
【０００２】
【従来の技術】
一般に、主スイッチング素子に同期して、ＭＯＳ型ＦＥＴからなる整流スイッチ素子と転流スイッチ素子を交互にオン，オフさせる同期整流方式のスイッチング電源装置が、例えば特許文献１や特許文献２などに開示されている。
【０００３】
図４は、同期整流方式のフォワード型スイッチング電源装置の回路図である。同図において、１は所定の直流入力電圧Ｖｉを供給する入力電圧源、Ｔ１は一次側（入力側）と二次側（出力側）とを絶縁するトランスで、このトランスＴ１の一次巻線Ｔと主スイッチング素子Ｑｍとによる直列回路が直流電源Ｖｉの両端間に接続される。主スイッチング素子Ｑｍは例えばＭＯＳ型ＦＥＴからなり、内蔵するボディダイオードＤｍおよび寄生キャパシタンスＣｍが、そのドレイン・ソース間に並列接続される。そして、発振器（ＯＳＣ）２０を備えた制御回路２１の駆動パルス発生回路２２から送り出されるパルス駆動信号によって、主スイッチング素子Ｑｍをスイッチング動作させることにより、トランスＴ１の一次巻線に直流入力電圧Ｖｉが断続的に印加され、一次巻線の巻数ｎ１と二次巻線の巻数ｎ２に比例した電圧が、トランスＴ１の二次巻線に誘起されるようになっている。
【０００４】
一方、２はトランスＴ１の二次巻線に接続される同期整流回路で、これはいずれもＭＯＳ型ＦＥＴからなる整流スイッチ素子Ｑｆｏと転流スイッチ素子Ｑｆｒとにより構成される。より具体的には、主スイッチング素子Ｑｍのオン時に正極性の電圧が発生するトランスＴ１の二次巻線のドット側端子に、整流スイッチ素子Ｑｆｏのゲートが接続され、この整流スイッチ素子Ｑｆｏのドレイン・ソースが、トランスＴ１の二次巻線の非ドット側端子から出力端子４に至るマイナス側出力電圧ライン６に挿入接続される。また、転流スイッチ素子Ｑｆｒのゲートは、後述する放電ドライバ回路７を介して、主スイッチング素子Ｑｍのオフ時に正極性の電圧が発生するトランスＴ１の二次巻線の非ドット側端子に接続されると共に、転流スイッチ素子Ｑｆｒのドレイン・ソースが、トランスＴ１の二次巻線のドット側端子から出力端子３に至るプラス側出力電圧ライン５と、前記マイナス側出力電圧ライン６間に挿入接続される。
【０００５】
なお、整流スイッチ素子Ｑｆｏのドレイン・ソース間には、内蔵するボディダイオードＤｆｏおよび寄生キャパシタンスＣｆｏが並列接続され、さらに転流スイッチ素子Ｑｆｒのドレイン・ソース間にも、内蔵するボディダイオードＤｆｏおよび寄生キャパシタンスＣｆｏが並列接続される。またＣｇｓｆｒは、転流スイッチ素子Ｑｆｒのゲート・ソース間容量である。同期整流回路２の出力側には、周知の出力チョークコイルＬｆおよび出力コンデンサＣｆからなる平滑回路が接続され、この出力コンデンサＣｆの両端間に直流出力電圧Ｖｏを供給するための出力端子３，４が接続される。
【０００６】
転流スイッチ素子Ｑｆｒの放電ドライバ回路７は、トランスＴ１の二次巻線の非ドット側端子にアノードを接続し、転流スイッチ素子Ｑｆｒのゲートにカソードを接続したダイオードＤｇと、前記転流スイッチ素子Ｑｆｒのゲート・ソース間容量Ｃｇｓｆｒを放電させるための放電抵抗Ｒｇｓと、前記主スイッチング素子Ｑｍと同期してオン，オフ動作するスイッチ素子Ｑ３とにより構成される。そして、制御回路２１からのパルス駆動信号が立ち上がって主スイッチング素子Ｑｍがオンし、トランスＴ１の二次巻線のドット側端子に正極性の電圧が誘起されると、整流スイッチ素子Ｑｆｏのゲート電圧が上昇して、整流スイッチ素子Ｑｆｏは主スイッチング素子Ｑｍのオンタイミングに同期してターンオンする一方で、放電ドライバ回路７を構成するダイオードＤｇはオフ状態となり、転流スイッチ素子Ｑｆｒはオフする。これにより、トランスＴ１の二次巻線から出力チョークコイルＬｆを介して、出力端子３，４の両端間に接続される負荷（図示せず）に出力電流が流れ、この出力電流に見合うエネルギーが出力チョークコイルＬｆに蓄えられる。
【０００７】
やがて、パルス駆動信号の立ち下がりに伴ない主スイッチング素子Ｑｍがオフし、トランスＴ１の二次巻線の非ドット側端子に正極性の電圧が発生すると、整流スイッチ素子Ｑｆｏのゲート電圧が下降して、整流スイッチ素子Ｑｆｏはオフする一方で、放電ドライバ回路７を構成するダイオードＤｇはオン状態となり、転流スイッチ素子Ｑｆｒのゲート電圧が上昇して、転流スイッチ素子Ｑｆｒは主スイッチング素子Ｑｍのオフタイミングに同期してターンオンする。これにより、出力チョークコイルＬｆに蓄えられたエネルギーが、転流スイッチ素子Ｑｆｒを介して負荷側に供給される。
【０００８】
そして、再び主スイッチング素子Ｑｍがオンし、トランスＴ１の二次巻線のドット側端子に正極性の電圧が誘起されると、ダイオードＤｇはオフ状態となり、転流スイッチ素子Ｑｆｒのゲート・ソース間容量Ｃｇｓｆｒに蓄積された電荷が、主スイッチング素子Ｑｍと共にターンオンしたスイッチ素子Ｑ３により速やかに放電されるようになっている。
【０００９】
【特許文献１】
特開２０００−２６２０５２号公報
【特許文献２】
特開２０００−３５０４４６号公報
【００１０】
【発明が解決しようとする課題】
このように、上記同期整流方式のスイッチング電源装置では、主スイッチング素子Ｑｍのスイッチングに同期して、整流スイッチ素子Ｑｆｏおよび転流スイッチ素子Ｑｆｒを交互にオンさせることで、ダイオード整流方式よりも遥かに小さな導通損失で、直流出力電圧Ｖｏを負荷に供給することができる。しかし、複数の電源ユニット８Ａ，８Ｂ…から負荷に電力を供給するいわゆる並列運転時には、出力電圧Ｖｏの高い電源ユニット８Ｂから出力電圧Ｖｏの低い電源ユニット８Ａに、電流が流れ続けることによる弊害が発生する。その動作原理を、図５の等価回路と図６における各部の波形図に基づき説明する。
【００１１】
図６において、最上段にある波形は、主スイッチング素子Ｑｍのドレイン・ソース間電圧Ｖｄｓｍで、以下、出力チョークコイルＬｆを流れるチョーク電流ｉＬｆ（出力側に向かう方が正方向），トランスＴ１の励磁インダクタンスＬｐを流れる励磁電流ｉＬｐ，転流スイッチ素子Ｑｆｒのゲート・ソース間電圧Ｖｇｓｆｒ，整流スイッチ素子Ｑｆｏのドレイン・ソース間電圧Ｖｄｓｆｏを示している。また図６の各波形は、図５の等価回路で示す出力電圧Ｖｏの低い方の電源ユニット８Ａに関してのものである。
【００１２】
制御回路２１は、発振器２０から周期的に発生する発振出力を基準信号として、直流出力電圧Ｖｏに応じたパルス導通幅のパルス駆動信号を主スイッチング素子Ｑｍに与えている。ここで、並列運転時において出力電圧Ｖｏの低い方の電源ユニット８Ａは、必要以上の出力電力を出さないように、発振器２０からの発振出力に対して毎回ではなく間欠的にパルス駆動信号を与えるような制御、すなわち間欠発振を行なう。なお、こうした間欠発振は、入力電圧Ｖｉや負荷の急激な変動によって、若しくは電源装置の動作開始時においても、同様に発生する。
【００１３】
制御回路２１が間欠発振動作を行なうと、図５の等価回路に示すように、電源装置すなわちコンバータとしては、次に主スイッチング素子Ｑ１ｍやスイッチ素子Ｑ３にパルス駆動信号が発生するまで一時的な動作停止状態となる。その場合、図６に示すように、主スイッチング素子Ｑｍをオンにするパルス駆動信号が、期間ｔ１において制御回路２１から与えられた後、次の期間ｔ２に移行しても、転流スイッチ素子Ｑｆｒのゲート・ソース間に蓄積された電荷は直ぐには放電されず、転流スイッチ素子Ｑｆｒはオンしたままの状態になる。これにより、出力チョークコイルＬｆは、初めに自身に蓄えられたエネルギーを出力側に放出するため、正方向のチョーク電流ｉＬｆが流れるが、やがて全てのエネルギーを放出すると、今度は他の電源ユニット８Ｂの出力電圧Ｖｏを電源としてエネルギーを蓄積し、負方向に励磁され続ける。その結果、チョーク電流ｉＬｆは負方向に増加し、転流スイッチ素子Ｑｆｒに大きな電流ストレスが加わる（図６のＰ１参照）。
【００１４】
その後、転流スイッチ素子Ｑｆｒのゲート・ソース間に蓄積された電荷が、抵抗Ｒｇｓにより自然放電して、この転流スイッチ素子Ｑｆｒがターンオフすると、図６に示す期間ｔ３に移行し、出力チョークコイルＬｆのリセット電圧により整流スイッチ素子Ｑｆｏのゲート・ソース間電圧が上昇して、この整流スイッチ素子Ｑｆｏがターンオンする。これにより、出力チョークコイルＬｆには、Ｖｉ・ｎ２／ｎ１−Ｖｏなる電圧が正方向に加わって励磁され、前記負方向のチョーク電流ｉＬｆは減少に転じる。なお、この期間ｔ３は、ｉＬｆ＞０となるまで続く。またこの期間ｔ３中は、トランスＴ１の励磁インダクタンスＬｐが励磁され続ける。励磁インダクタンスＬｐが励磁される時間Ｔは、Ｔ＝Ｌｆ・ＩＬｆ１／（Ｖｉ・ｎ２／ｎ１−Ｖｏ）となる（但し、ＩＬｆ１はチョーク電流ｉＬｆの最小値）。
【００１５】
ここでの最小値ＩＬｆ１は負方向に大きな電流値であるので、結果的に励磁インダクタンスＬｐが励磁される時間Ｔも長くなって、励磁インダクタンスＬｐに蓄えられるエネルギーが増大する。そのため、出力チョークコイルＬｆに蓄えられていたエネルギーが一旦全て放出し、ｉＬｆ＞０に達した後の期間ｔ４において、転流スイッチ素子Ｑｆｒのゲート・ソース間および整流スイッチ素子Ｑｆｏのドレイン・ソース間には、励磁インダクタンスＬｐのリセットエネルギーの放出に伴なう過大な電圧ストレスが発生する（図６に示すＰ２およびＰ３を参照）。
【００１６】
このように、主スイッチング素子Ｑｍへのパルス駆動信号の供給を一時的にせよ休止して間欠発振を行なうと、出力端子３，４に接続した外部電源（この場合は、他の電源ユニット８Ｂ）から出力回路である同期整流回路２や出力平滑回路（出力チョークコイルＬｆおよび出力コンデンサＣｆ）に電流が流れ続けて、転流スイッチ素子Ｑｆｒに過大な電流・電圧ストレスが発生すると共に、整流スイッチ素子Ｑｆｏにも過大な電圧ストレスが発生する。
【００１７】
本発明は、上記の課題に着目して成されたものであって、その目的は、主スイッチング素子への駆動信号の供給が間欠的になっても、転流スイッチ素子に過大な電流・電圧ストレスが加わらないスイッチング電源装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明におけるスイッチング電源装置は、上記目的を達成するために、主スイッチング素子のスイッチングによりトランスの一次巻線に入力電圧を断続的に印加し、前記トランスの二次巻線に発生した電圧を出力回路により整流平滑して出力電圧を取り出すと共に、前記出力回路は、前記主スイッチング素子のオン時にエネルギーを蓄えるチョークコイルと、前記主スイッチング素子のオフ時にターンオンして前記チョークコイルのエネルギーを出力側に送り出すＭＯＳ型ＦＥＴからなる転流スイッチ素子とを少なくとも備えたスイッチング電源装置において、前記転流スイッチ素子のゲート・ソース間に蓄積した電荷を放電させるスイッチ素子と、このスイッチ素子にオンパルス信号を供給する制御手段とを備え、前記制御手段は、前記主スイッチング素子をスイッチングさせる毎に出力するパルス駆動信号の間隔が拡がっても、前記スイッチ素子に供給するオンパルス信号の間隔を一定時間以上に拡げないようにするパルス信号間隔制限手段を備えて構成される。
【００１９】
この場合、例えば複数の電源装置による並列運転を行なっているときに、出力電圧の低い電源装置は、主スイッチング素子に供給する駆動信号の間隔を拡げる間欠発振を行なうようになるが、パルス信号間隔制限手段はスイッチ素子に供給するオンパルス信号の間隔を一定時間以上に拡げないように制限するので、転流スイッチ素子のゲートに蓄積した電荷はパルス信号間隔制限手段により所定のタイミングで強制的に放電され、転流スイッチ素子がターンオフする。したがって、転流スイッチ素子が長時間オンし続けることによる弊害、すなわち転流スイッチ素子に過大な電流・電圧ストレスが発生することを防止できる。
【００２０】
【発明の実施形態】
以下、本発明における好ましい各実施態様について、添付図面を参照して詳細に説明する。なお、上記従来例と同一部分には同一符号を付し、その共通する箇所の説明は重複するため省略する。
【００２１】
図１は、本発明の一実施例を示す回路図である。同図において、本実施例における転流スイッチ素子Ｑｆｒの放電ドライバ回路３１は、転流スイッチ素子Ｑｆｒのゲート・ソース間に蓄積した電荷を放電するために、転流スイッチ素子Ｑｆｒのゲート・ソース間を開閉する例えばＭＯＳ型ＦＥＴからなるスイッチ素子Ｑ３が設けられる。また制御手段に相当する制御回路２１は、発振器２０の基準信号が出力される毎に、一定の導通幅を有するオンパルス信号をスイッチ素子Ｑ３のゲートに供給するオンパルス発生回路２２と、発振器２０からの基準信号より所定時間遅らせて、出力電圧Ｖｏに応じた導通幅のパルス駆動信号を主スイッチング素子Ｑｍのゲートに供給すると共に、出力電圧Ｖｏの低下時には発振器２０の基準信号に対し間欠的に前記パルス駆動信号を発生させる駆動パルス発生回路２３とにより構成される。すなわち、本実施例における制御回路２１は、主スイッチング素子Ｑｍをスイッチングさせるパルス駆動信号が、発振器２０の基準信号タイミングに合わせて発生しない間欠発振となっても、すなわち各パルス駆動信号間の間隔が拡がっても、スイッチ素子Ｑ３に供給するオンパルス信号の間隔を一定時間以上に拡げないようにするパルス信号間隔制限手段を、前記オンパルス発生回路２２に備えている。なお、Ｒｃｆは、出力コンデンサＣｆの等価直列抵抗（ＥＳＲ）である。それ以外の構成は、前記従来例における図４と共通している。
【００２２】
次に、図２における等価回路と図３における各部の波形図に基づいて、上記構成についてその作用を説明する。なお同図において、最上段にある波形は、スイッチ素子Ｑ３のゲート・ソース間電圧Ｖｐ１で、以下、主スイッチング素子Ｑｍのドレイン・ソース間電圧Ｖｄｓｍ，出力チョークコイルＬｆのチョーク電流ｉＬｆ，励磁インダクタンスＬｐを流れる励磁電流ｉＬｐ，転流スイッチ素子Ｑｆｒのゲート・ソース間電圧Ｖｇｓｆｒ，転流スイッチ素子Ｑｆｒのドレイン・ソース間電圧Ｖｄｓｆｒ，整流スイッチ素子Ｑｆｏのドレイン・ソース間電圧Ｖｄｓｆｏをそれぞれ示している。また図３の各波形は、出力電圧Ｖｏの低い方の電源ユニット８Ａに関してのものである。
【００２３】
発振器２０の基準信号よりも所定時間遅れて、駆動パルス発生回路２３からのパルス駆動信号が立ち上がって、主スイッチング素子Ｑｍがターンオンすると、トランスＴ１の二次側では整流スイッチ素子Ｑｆｏのゲート電圧が上昇して、整流スイッチ素子Ｑｆｏは主スイッチング素子Ｑｍのオンタイミングに同期してターンオンする一方で、放電ドライバ回路７を構成するダイオードＤｇはオフ状態となり、転流スイッチ素子Ｑｆｒはオフする。これにより、トランスＴ１の二次巻線から出力チョークコイルＬｆを介して負荷に出力電流が流れ、この出力電流に見合うエネルギーが出力チョークコイルＬｆに蓄えられる。
【００２４】
やがて、パルス駆動信号の立ち下がりに伴ない主スイッチング素子Ｑｍがオフすると、トランスＴ１の二次側では整流スイッチ素子Ｑｆｏのゲート電圧が下降して、この整流スイッチ素子Ｑｆｏはオフする一方で、放電ドライバ回路７を構成するダイオードＤｇはオン状態となり、転流スイッチ素子Ｑｆｒのゲート電圧が上昇して、転流スイッチ素子Ｑｆｒは主スイッチング素子Ｑｍのオフタイミングに同期してターンオンする。これにより、出力チョークコイルＬｆに蓄えられたエネルギーが、転流スイッチ素子Ｑｆｒを介して負荷側に供給される。
【００２５】
その後、発振器２０にて次の基準信号が発生すると、制御回路２１のオンパルス発生回路２２は、基準信号の発生タイミングに合せてスイッチ素子Ｑ３のゲートにオンパルス信号を供給し、主スイッチング素子Ｑｍへのパルス駆動信号を立ち上げる前に、このスイッチ素子Ｑ３をターンオンさせ、転流スイッチ素子Ｑｆｒのゲート・ソース間を短絡する。これにより、主スイッチング素子Ｑｍがターンオンする直前に、転流スイッチ素子Ｑｆｒのゲート・ソース間に蓄積された電荷を速やかに放電し、かつ転流スイッチ素子Ｑｆｒをターンオフさせることができる。駆動パルス発生回路２２により、主スイッチング素子Ｑｍへのパルス駆動信号の供給を、転流スイッチ素子Ｑｆｒのターンオフタイミングよりも意図的に遅らせる理由は、主スイッチング素子Ｑｍと転流スイッチ素子Ｑｆｒが同時にオンして、転流スイッチ素子Ｑｆｒに貫通電流が流れることを確実に防止するためである。
【００２６】
ところで、他の電源ユニット８Ｂと並列運転を行なっている出力電圧Ｖｏの低い電源ユニット８Ａが間欠発振を行なっている場合、駆動パルス発生回路２２からのパルス駆動信号は、発振器２０の基準信号タイミングに対し毎回ではなく、何回かに一度だけ発生するようになる。このときの等価回路は図２に示すようになり、図３の状態１に示すように、主スイッチング素子Ｑｍがターンオフすると、放電ドライバ回路７を構成するダイオードＤｇを介して、トランスＴ１の二次巻線に発生するリセット電圧が転流スイッチ素子Ｑｆｒのゲートに印加され、この転流スイッチ素子Ｑｆｒがターンオンする。すると出力チョークコイルＬｆは、初めに自身に蓄えられたエネルギーを出力側に放出するため、正方向のチョーク電流ｉＬｆが流れるが、やがて全てのエネルギーを放出すると、今度は他の電源ユニット８Ｂの出力電圧Ｖｏを電源としてエネルギーを蓄積し、転流スイッチ素子Ｑｆｒがターンオフするまでは負方向に励磁され続ける。その結果、チョーク電流ｉＬｆは負方向に増加する。因みに、このときのチョーク電流ｉＬｆの値は、チョーク電流ｉＬｆの最大値をＩＬｆ０とし、他の電源ユニット８Ｂの出力電圧をＶｏとし、時間をｔとすると、ｉＬｆ＝ＩＬｆ０−Ｖｏ／Ｌｆ・ｔとなる。
【００２７】
しかし本実施例では、発振器２０から次の基準信号が発生すると、駆動パルス発生回路２３が主スイッチング素子Ｑｍにパルス駆動信号を供給するか否かに拘らず、オンパルス発生回路２２は転流スイッチ素子Ｑｆｒをターンオフさせるためのオンパルス信号をスイッチ素子Ｑ３のゲートに供給する。すなわち状態２に移行して、転流スイッチ素子Ｑｆｒがターンオフすると、出力チョークコイルＬｆのリセット電圧により整流スイッチ素子Ｑｆｏがターンオンし、出力チョークコイルＬｆには、Ｖｉ・ｎ２／ｎ１−Ｖｏなる電圧が正方向に加わって励磁され、前記負方向のチョーク電流ｉＬｆは減少に転じる。それと共に、トランスＴ１の励磁インダクタンスＬｐも直流入力電圧Ｖｉにより励磁される。この状態は、ｉＬｆ・ｎ２／ｎ１＞＞ｉＬｐであると仮定すると、ｉＬｆ＞０となるまで続く。また、チョーク電流ｉＬｆの値は、このチョーク電流ｉＬｆの最大値をＩＬｆ１とすると、ｉＬｆ＝ＩＬｆ１＋（Ｖｉ・ｎ２／ｎ１−Ｖｏ）／Ｌｆ・ｔとなる。
【００２８】
やがて、チョーク電流ｉＬｆがゼロに戻ると（Ｌｆ＞０）に戻ると、励磁インダクタンスＬｐに蓄積されたエネルギーによりトランスＴ１の二次巻線に再びリセット電圧が発生し、図３の状態１に戻る。上述したように、状態２では出力チョークコイルＬｆを流れる負方向のチョーク電流ｉＬｆがゼロにリセットされ、かつ状態２の最終的なチョーク電流ｉＬｆの値が、状態１のチョーク電流ｉＬｆの初期値となるため、チョーク電流ｉＬｆの最大値ＩＬｆ０はゼロを越えたものとなる（ＩＬｆ０＞０）。したがって、状態１から状態２に移行する際の、負方向に流れるチョーク電流ｉＬｆの最大値は、ＩＬｆ０がゼロとして考えた場合でも、−Ｖｏ／Ｌｆ・ｔに制限され、転流スイッチ素子Ｑｆｒに過大な電流・電圧ストレスが発生しなくなると共に、整流スイッチ素子Ｑｆｏにも過大な電圧ストレスが発生しなくなる。
【００２９】
以上のように本実施例では、主スイッチング素子ＱｍのスイッチングによりトランスＴ１の一次巻線に入力電圧Ｖｉを断続的に印加し、トランスＴ１の二次巻線に発生した電圧を出力回路（同期整流回路２，出力チョークコイルＬｆ，出力コンデンサＣｆ）により整流平滑して出力電圧Ｖｏを取り出すと共に、出力回路は、主スイッチング素子Ｑｍのオン時にエネルギーを蓄えるチョークコイルとしての出力チョークコイルＬｆと、主スイッチング素子Ｑｍのオフ時にターンオンして、出力チョークコイルＬｆのエネルギーを出力側に送り出すＭＯＳ型ＦＥＴからなる転流スイッチ素子Ｑｆｒとを少なくとも備えたスイッチング電源装置において、転流スイッチ素子Ｑｆｒのゲート・ソース間に蓄積した電荷を放電させるスイッチ素子Ｑ３と、このスイッチ素子Ｑ３にオンパルス信号を供給する制御手段としての制御回路２１を備え、この制御回路２１は、主スイッチング素子Ｑｍをスイッチングさせる毎に出力するパルス駆動信号の間隔が拡がっても、スイッチ素子Ｑ３に供給するオンパルス信号の間隔を一定時間以上に拡げないようにするパルス信号間隔制限手段に相当するオンパルス発生回路２２を備えている。
【００３０】
この場合、例えば複数の電源装置による並列運転を行なっているときに、出力電圧Ｖｏの低い電源装置は、主スイッチング素子Ｑｍに供給するパルス駆動信号の間隔を拡げる間欠発振を行なうようになるが、オンパルス発生回路２２はスイッチ素子Ｑ３に供給するオンパルス信号の間隔を一定時間以上に拡げないように制限するので、転流スイッチ素子Ｑｆｒのゲートに蓄積した電荷はオンパルス発生回路２２により所定のタイミングで強制的に放電され、転流スイッチ素子Ｑｆｒもターンオフする。したがって、転流スイッチ素子Ｑｆｒが長時間オンし続けることによる弊害、すなわち転流スイッチ素子Ｑｆｒに過大な電流・電圧ストレスが発生することを防止できると共に、整流スイッチ素子Ｑｆｏに過大な電圧ストレスが発生することも同時に防止できる。また本実施例における回路は、入力電圧Ｖｉや負荷の急激な変動によって、若しくは電源装置の動作開始時において生じる間欠発振に対しても、同様に過大な電圧ストレスの発生を防止できる。
【００３１】
また本実施例におけるオンパルス発生回路２２は、本来主スイッチング素子Ｑｍのパルス駆動信号の基準信号となる発振器２０を利用して、この発振器２０からの基準信号が発生する毎に、オンパルス信号をスイッチ素子Ｑ３に供給するようにしている。そのため、オンパルス信号を生成する専用の発振手段を設けずに、所望の動作をスイッチ素子Ｑ３に対し行わせることが可能になる。
【００３２】
さらに、こうした構成において本実施例では、発振器２０からの基準信号より所定時間遅らせて、出力電圧Ｖｏに応じた導通幅のパルス駆動信号を主スイッチング素子Ｑｍのゲートに供給する駆動パルス発生回路２３を備えている。このように主スイッチング素子Ｑｍに供給するパルス駆動信号の発生タイミングを、オンパルス信号の発生タイミングよりも意図的に遅らせることで、転流スイッチ素子Ｑｆｒに貫通電流が流れることを確実に防止できる。
【００３３】
なお、本発明は上記実施例に限定されるものではなく、種々の変形が可能である。例えば主スイッチング素子６は、実施例におけるＭＯＳ型ＦＥＴに限らず、それ以外の各種のスイッチング素子を利用することができる。また本実施例では、スイッチ素子Ｑ３のみを転流スイッチ素子Ｑｆｒのゲート・ソース間に接続しているが、電流制限用の抵抗とスイッチ素子Ｑ３の直列回路を、転流スイッチ素子Ｑｆｒのゲート・ソース間に接続してもよい。
【００３４】
【発明の効果】
本発明におけるスイッチング電源装置によれば、主スイッチング素子への駆動信号の供給が間欠的になっても、転流スイッチ素子に過大な電流・電圧ストレスが加わらないスイッチング電源装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すスイッチング電源装置の回路図である。
【図２】同上間欠発振時におけるパルス駆動信号が停止している時の等価回路を表わした回路図である。
【図３】同上各部の動作状態を示す波形図である。
【図４】従来例におけるスイッチング電源装置の回路図である。
【図５】従来の間欠発振時におけるパルス駆動信号が停止している時の等価回路を表わした回路図である。
【図６】従来例における各部の動作状態を示す波形図である。
【符号の説明】
２　同期整流回路（出力回路）
２１　制御回路（制御手段）
２２　オンパルス発生回路（パルス信号間隔制限手段）
Ｔ１　トランス
Ｌｆ　出力チョークコイル（出力回路，チョークコイル）
Ｑｆｒ　転流スイッチ素子
Ｑｍ　主スイッチング素子
Ｑ３　スイッチ素子
【図１】
2004096965.tif 000003
【図２】
2004096965.tif 000004
【図３】
2004096965.tif 000005
【図４】
2004096965.tif 000006
【図５】
2004096965.tif 000007
【図６】
2004096965.tif 000008