【手続補正書】
【提出日】平成26年10月9日(2014.10.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
半導体材料層と、
前記半導体材料層の上に形成されるゲート構造と、
前記半導体デバイスのための電界効果トランジスタを含む前記半導体材料層内に画定される第１の連続リング状活性領域と、
前記ゲート構造の上かつ前記第１の連続リング状活性領域の上に形成される誘電材料層と、
前記誘電材料層の上に形成される導電性インダクタループであって、前記導電性インダクタループと関連するインダクタンスを変調するように前記電界効果トランジスタが制御される導電性インダクタループと、
前記半導体材料層内に画定され、前記第１の連続リング状活性領域と絶縁した、活性半導体材料の二次リング状領域であって、該二次リング状領域内に画定される二次ソース領域および二次ドレイン領域を有する二次リング状領域と、
前記活性半導体材料の前記二次リング状領域の上に直角に重なる二次ゲート構造と、を備え、
前記導電性インダクタループは、前記活性半導体材料の前記第１の連続リング状活性領域の上に重なる第１の巻きと、前記活性半導体材料の前記二次リング状領域の上に重なる第２の巻きとを備える、半導体デバイス。
【請求項２】
前記ゲート構造のそれぞれは、前記導電性インダクタループに垂直な主縦軸を有する、請求項１に記載の半導体デバイス。
【請求項３】
前記導電性インダクタループは、第１の平面内に存在し、
前記第１の平面に平行である基準面に対する前記導電性インダクタループの投影は、前記基準面に対する前記第１の連続リング状活性領域の投影の範囲内にある、請求項１に記載の半導体デバイス。
【請求項４】
前記電界効果トランジスタの導電状態および非導電状態を制御する、前記電界効果トランジスタに連結されるトランジスタ電圧コントローラをさらに備える、請求項１に記載の半導体デバイス。
【請求項５】
前記トランジスタ電圧コントローラは、前記ゲート構造に連結され、前記ゲート構造のための共通ゲート電圧を変調することによって前記電界効果トランジスタの導電状態および非導電状態を制御する、請求項４に記載の半導体デバイス。
【請求項６】
前記トランジスタ電圧コントローラは、前記電界効果トランジスタを導電状態にバイアスして、前記導電性インダクタループが前記第１の連続リング状活性領域内にループ電流を誘導することを可能にし、
前記トランジスタ電圧コントローラは、前記電界効果トランジスタを非導電状態にバイアスして、前記導電性インダクタループが前記第１の連続リング状活性領域内にループ電流を誘導するのを抑止する、請求項４に記載の半導体デバイス。
【請求項７】
集積化インダクタデバイスであって、
導電性インダクタループと、
トランジスタ配置であって、該トランジスタ配置内に画定されるソース領域およびドレイン領域を有する活性半導体材料の第１の連続リング状領域と、前記活性半導体材料の前記第１の連続リング状領域の上に直角に重なるゲート構造とを備えるトランジスタ配置と、
前記導電性インダクタループと前記トランジスタ配置との間の誘電材料であって、前記トランジスタ配置が、前記集積化インダクタデバイスのインダクタンスに影響を及ぼす、前記集積化インダクタデバイスの電圧変調されたシールドとして機能する、誘電材料と、を備え、
前記導電性インダクタループは、第１の巻きおよび第２の巻きを備え、
前記第１の巻きは、前記活性半導体材料の前記第１の連続リング状領域の上に重なり、
前記トランジスタ配置は、前記活性半導体材料の前記第１の連続リング状領域から絶縁された、活性半導体材料の二次リング状領域であって、該二次リング状領域内に画定される二次ソース領域および二次ドレイン領域を有する二次リング状領域をさらに備え、
前記第２の巻きは、前記活性半導体材料の前記二次リング状領域の上に重なる、集積化インダクタデバイス。
【請求項８】
前記トランジスタ配置に連結され、前記活性半導体材料の前記第１の連続リング状領域の導電状態および非導電状態を制御するトランジスタ電圧コントローラをさらに備える、請求項７に記載の集積化インダクタデバイス。
【請求項９】
前記トランジスタ配置に連結され、前記活性半導体材料の前記第１の連続リング状領域および前記活性半導体材料の前記二次リング状領域の導電状態および非導電状態を独立して制御するトランジスタ電圧コントローラをさらに備える、請求項７に記載の集積化インダクタデバイス。
【請求項１０】
前記トランジスタ配置は、前記活性半導体材料の前記第１の連続リング状領域を、前記導電性インダクタループによって誘導されるループ電流を収容する導電性パスに転換するために、導電状態で動作するようにバイアスされ、
前記トランジスタ配置は、前記活性半導体材料の前記第１の連続リング状領域を、前記導電性インダクタループによって誘導されるループ電流の形成を抑止する非導電性パスに転換するために、非導電状態で動作するようにバイアスされる、請求項７に記載の集積化インダクタデバイス。
【請求項１１】
半導体基板上に形成される集積化インダクタであって、第１の巻きおよび第２の巻きを備える導電性インダクタループを有する集積化インダクタと、
トランジスタ配置であって、該トランジスタ配置内に画定されるソース領域およびドレイン領域を有する活性半導体材料の第１の連続リング状領域と、前記活性半導体材料の前記第１の連続リング状領域の上に直角に重なるゲート構造とを備え、前記集積化インダクタによって誘導されるループ電流を変調するために前記半導体基板上に形成されるトランジスタ配置と、
前記集積化インダクタを前記トランジスタ配置から絶縁するための誘電材料と、
前記トランジスタ配置の導電性動作状態および非導電性動作状態を選択するために前記トランジスタ配置に連結されるコントローラであって、前記トランジスタ配置の導電性動作状態は、前記トランジスタ配置内に誘導されるループ電流の形成を可能にし、前記トランジスタ配置の非導電性動作状態は、前記トランジスタ配置内に誘導されるループ電流の形成を抑止する、コントローラと、を備え、
前記第１の巻きは、前記活性半導体材料の前記第１の連続リング状領域の上に重なり、
前記トランジスタ配置は、前記活性半導体材料の前記第１の連続リング状領域から絶縁された、活性半導体材料の二次リング状領域であって、該二次リング状領域内に画定される二次ソース領域および二次ドレイン領域を有する二次リング状領域をさらに備え、
前記トランジスタ配置は、前記活性半導体材料の前記二次リング状領域の上に直角に重なる二次ゲート構造をさらに備え、
前記第２の巻きは、前記活性半導体材料の前記二次リング状領域の上に重なる、半導体デバイス。
【請求項１２】
前記半導体基板は、半導体材料を備え、
前記トランジスタ配置は、前記半導体材料内に画定される活性領域と、前記活性領域内に画定されるソース領域と、前記活性領域内に画定されるドレイン領域と、前記活性領域の上に且つ前記活性領域に直角に形成されるゲート構造とを備え、前記ソース領域、前記ドレイン領域および前記ゲート構造は、電界効果トランジスタを形成するために協働する、請求項１１に記載の半導体デバイス。
【請求項１３】
前記コントローラは、前記電界効果トランジスタを導電状態にバイアスして、前記集積化インダクタが前記活性領域内にループ電流を誘導することを可能にし、
前記コントローラは、前記電界効果トランジスタを非導電状態にバイアスして、前記集積化インダクタが前記活性領域内にループ電流を誘導するのを抑止する、請求項１２に記載の半導体デバイス。
【請求項１４】
前記活性領域は、前記集積化インダクタの導電性インダクタループの下に重なる、連続し且つ隣接するリングを形成する、請求項１２に記載の半導体デバイス。
【請求項１５】
前記半導体基板は、半導体材料を備え、
前記トランジスタ配置は、前記半導体材料内に画定される活性領域と、前記活性領域内に画定されるソース領域と、前記活性領域内に画定されるドレイン領域と、前記活性領域の上に且つ前記活性領域に直角に形成されるゲート構造とを備え、前記ソース領域、前記ドレイン領域および前記ゲート構造は、直列に連結された複数の電界効果トランジスタを形成するために協働する、請求項１１に記載の半導体デバイス。