(57)【要約】　　　（修正有）【課題】対数出力特性をもたせたイメージセンサにあって、入射光量が少ないときに周辺部分ではダイナミックレンジが大きく、中央部分ではコントラストが強調された撮影画像が得られるように、撮影画像の一部分のコントラスト強調を行えるようにする。【解決手段】撮影時の入射光量に応じて光電変換素子に流れるセンサ電流を、弱反転状態で対数特性をもって出力するとともに、撮影に先がけてそのトランジスタのドレイン電圧を定常値よりも低い値に切り換えて初期化するようにしたイメージセンサにあって、主走査方向に１ライン分配設された画素列における各画素の対数特性変換用のトランジスタに、ドレイン電圧を供給する電源ラインとそのトランジスタにゲート電圧を供給する電源ラインとが平行になるように配線して、電源投入側から離れた画素に、入射光量が一定レベルよりも少ない時にリニア出力特性を、一定レベル以上の時に対数出力特性をもたせる。【選択図】　　　図９
2004120724.tif 000002
【特許請求の範囲】
【請求項１】
撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ信号を出力するとともに、撮影に先がけて前記トランジスタのドレイン電圧を定常値よりも低い値に切り換えて、光電変換素子の寄生容量に蓄積された電荷を排出して初期化するようにした光センサ回路を画素に用いたイメージセンサにおいて、主走査方向に１ライン分配設された画素列にあって、各画素の対数特性変換用のトランジスタにドレイン電圧を供給する電源ラインとそのトランジスタにゲート電圧を供給する電源ラインとが平行になるように配線して、ゲート電圧供給ラインにおける電源投入側から離れた画素に、入射光量が一定レベルよりも少ないときにリニア出力特性をもたせ、入射光量がその一定レベル以上のときに対数出力特性をもたせるようにしたことを特徴とするイメージセンサ。
【請求項２】
各画素の初期化時に対数特性変換用のトランジスタのドレイン電圧を定常値のハイレベルからそれよりも低いローレベルに切り換えて、所定時間後にもとのハイレベルに戻す際に、ハイレベルとローレベルとの間のレベルに段階的に切り換えたうえで、ハイレベルに切り換えるようにしたことを特徴とする請求項１の記載によるイメージセンサ。
【請求項３】
ハイレベルとローレベルとの間で段階的に切り換えるレベルが、対数特性変換用のトランジスタのしきい値とローレベルとの間の電圧値であることを特徴とする請求項２の記載によるイメージセンサ。
【請求項４】
ハイレベルとローレベルとの間で段階的に切り換えるレベルが複数設定されていることを特徴とする請求項２の記載によるイメージセンサ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して出力する光センサ回路を画素に用いたイメージセンサに関する。
【０００２】
【従来の技術】
従来、ＭＯＳ型のイメージセンサにあっては、その１画素分の光センサ回路が、図１に示すように、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、フォトダイオードＰＤに流れるセンサ電流を弱反転状態で対数出力特性をもって電圧信号Ｖｐｄに変換させるトランジスタＱ１と、その電圧信号Ｖｐｄを増幅するトランジスタＱ２と、読出し信号Ｖｓのパルスタイミングでもってセンサ信号Ｖｏを出力するトランジスタＱ３とからなり、対数出力特性をもたせることによってダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようにしている。
【０００３】
このような構成によるイメージセンサでは、光センサ回路におけるフォトダイオードＰＤに充分な光量をもって入射光Ｌｓが当たっているときには、トランジスタＱ１には充分なセンサ電流が流れることになり、そのトランジスタＱ１の抵抗値もさほど大きくないことから、イメージセンサとして残像を生ずることがないような充分な応答速度をもって光信号の検出を行わせることができる。
【０００４】
しかし、フォトダイオードＰＤの入射光Ｌｓの光量が少なくなってトランジスタＱ１に流れる電流が小さくなると、トランジスタＱ１はそれに流れる電流が１桁小さくなるとその抵抗値が１桁大きくなるように動作するように設定されていることから、トランジスタＱ１の抵抗値が増大し、フォトダイオードＰＤの寄生容量Ｃとの時定数が大きくなってその寄生容量Ｃに蓄積された電荷を放電するのに時間がかかるようになる。そのため、入射光Ｌｓの光量が少なくなるにしたがって、残像が長時間にわたって観測されることになる。
【０００５】
図５は、フォトダイオードＰＤのセンサ電流が１Ｅ−１０Ａから１Ｅ−１５Ａまで急激に変化した場合の電圧信号Ｖｐｄの変化特性を示している。
【０００６】
この特性から、フォトダイオードＰＤへの入射光Ｌｓの光量が少ない１Ｅ−１２Ａ程度のセンサ電流では、１／３０ｓｅｃごとにセンサ信号Ｖｏを出力させるようにする場合、その時間内では電圧信号Ｖｐｄが飽和しないことがわかる。
【０００７】
したがって、フォトダイオードＰＤの入射光Ｌｓの光量が少ないときのセンサ電流に応じた電圧信号Ｖｐｄの飽和時間が長くなるため、図８に示すような読出し信号Ｖｓのパルスタイミングでセンサ信号Ｖｏの読み出しを行うと、当初ほど大きなレベルの出力が残像となってあらわれる。なお、図８中、Ｖｐｄ′は増幅用のトランジスタＱ２によって反転増幅された電圧信号を示している。
【０００８】
そのため従来では、撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をＭＯＳ型トランジスタを用いて弱反転状態で対数出力特性をもって電圧信号に変換するようにした光センサ回路を画素単位として、複数の画素をマトリクス状に配設したイメージセンサにあって、撮影に先がけてトランジスタＱ１のドレイン電圧ＶＤを所定時間だけ撮影時の定常値よりも低く設定することにより、フォトダイオードＰＤの寄生容量Ｃに蓄積された残留電荷を排出して初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光Ｌｓの光量に応じた電圧信号Ｖｐｄが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている（特開２０００−３２９６１６号公報参照）。
【０００９】
【発明が解決しようとする課題】
解決しようとする問題点は、対数出力特性をもった光センサ回路を画素に用いたイメージセンサにあっては、入射光量に応じて一律にダイナミックレンジが大きな撮影画像が得られるが、例えば入射光量が少ないときに周辺部分ではダイナミックレンジが大きく、中央部分ではコントラストが強調された撮影画像が得られるようにするなど、撮影画像の一部分のコントラスト強調を行うようにすることができないことである。
【００１０】
【課題を解決するための手段】
本発明は、撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもってセンサ信号を出力するとともに、撮影に先がけてそのトランジスタのドレイン電圧を定常値よりも低い値に切り換えて初期化するようにした光センサ回路を画素単位とするイメージセンサにあって、撮影画像の一部分のコントラスト強調を行うことができるようにするべく、主走査方向に１ライン分配設された画素列における各画素の対数特性変換用のトランジスタに、ドレイン電圧を供給する電源ラインとそのトランジスタにゲート電圧を供給する電源ラインとが平行になるように配線して、ゲート電圧供給ラインにおける電源投入側から離れた画素に、入射光量が一定レベルよりも少ないときにリニア出力特性をもたせ、入射光量がその一定レベル以上のときに対数出力特性をもたせるようにしている。
【００１１】
【実施例】
本発明によるイメージセンサにあっては、基本的に、前述した図１に示す光センサ回路を画素単位に用いている。
【００１２】
そして、その光センサ回路にあって、撮影に先がけて、対数特性変換用のトランジスタＱ１のドレイン電圧ＶＤを所定時間だけ撮影特の定常値よりも低く設定して、フォトダイオードＰＤの寄生容量Ｃに蓄積された電荷を排出して初期化するようにしている。
【００１３】
図２は、そのときの光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光信号検出のタイミングを示している。トランジスタＱ１のドレイン電圧ＶＤを定常値（ハイレベルＨ）から低い電圧（ローレベルＬ）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。図中、ＴはフォトダイオードＰＤの寄生容量Ｃの蓄積期間を示しており、その蓄積期間ＴはＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０ｓｅｃ）程度となる。
【００１４】
このようなものにあって、初期化時にＭＯＳトランジスタＱ１のドレイン電圧ＶＤがローレベルＬに切り換えられると、そのときのゲート電圧ＶＧとドレイン電圧ＶＤとの間の電位差がトランジスタＱ１のしきい値よりも大きければトランジスタＱ１が低抵抗状態になる。それにより、そのときのソース側の電位がドレイン電圧ＶＤと同じになり（実際にはしきい値分の電位差が残る）、フォトダイオードＰＤの接合容量Ｃが放電状態になる。
【００１５】
図３は、初期化時におけるトランジスタＱ１の電荷ｑの流れによる動作状態を模擬的に示している。
【００１６】
そして、ｔｍ時間の経過後にそのドレイン電圧ＶＤが定常のハイレベルＨに切り換えられて光信号の検出が行われると、ソース側の電位がドレイン電圧ＶＤよりも低くなって、そのときのゲート電圧ＶＧとドレイン電圧ＶＤとの間の電位差がしきい値よりも大きければＭＯＳトランジスタＱ１が低抵抗状態になり、フォトダイオードＰＤの接合容量Ｃが充電状態になる。
【００１７】
図４は、光信号検出時におけるトランジスタＱ１の電荷ｑの流れによる動作状態を模擬的に示している。
【００１８】
このように光信号の検出に先がけてフォトダイオードＰＤの接合容量Ｃを放電させて初期化したのちにその接合容量Ｃを充電させるようにすると、その初期化のタイミングから一定の時間経過した時点での出力電圧（フォトダイオードＰＤの端子電圧）Ｖｐｄは入射光Ｌｓの光量に応じた値となる。すなわち、初期化後には入射光Ｌｓの光量の変化に追随した一定の時定数による放電特性が得られるようになる。
【００１９】
その際、長時間放置すればドレイン電圧ＶＤからトランジスタＱ１を通して供給される電流とフォトダイオードＰＤを流れる電流とは同じになるが、前に残った電荷がなければ常に同じ放電特性が得られるので残像が生ずることがなくなる。
【００２０】
したがって、初期化してから一定の時間を定めて光信号を検出するようにすれば、入射光Ｌｓの光量に応じた残像のないセンサ信号Ｖｏを得ることができるようになる。
【００２１】
図５はフォトダイオードＰＤのセンサ電流が１Ｅ−１０Ａから１Ｅ−１５Ａまで急激に変化した場合の電圧信号Ｖｐｄの変化特性にあって、初期化してから一定の時間１／３０ｓｅｃ経過後に光信号の検出のタイミングを設定したときを示している。
【００２２】
図６は、１／３０ｓｅｃのタイミングで光信号の読み出しをくり返し行わせたときの電圧信号Ｖｐｄの増幅信号の特性を示している。これによれば、１／３０ｓｅｃごとに得られる信号特性はフォトダイオードＰＤへの入射光Ｌｓの光量に応じたセンサ電流に即したものとなり、残像の影響がないことがわかる。
【００２３】
図７は、フォトダイオードＰＤへの入射光Ｌｓの光量を変化させたときの画素信号Ｖｏの出力特性を示している。これによれば、フォトダイオードＰＤのセンサ電流が１Ｅ−１３Ａ以上では完全に対数出力特性となっていることがわかる。また、センサ電流が１Ｅ−１３Ａ以下の領域では対数特性から外れるものの、残像のない出力が得られることがわかる。
【００２４】
また、トランジスタＱ１のドレイン電圧ＶＤを低下させるときのローレベルＬの値を調整すると、完全にトランジスタＱ１を低抵抗状態にできるまで電圧を下げれば図７中（ａ）で示すような出力特性が得られる。しかし、その制御電圧ＶＤをゲート電圧ＶＧと同一になるように設定すると、図７中（ｂ）で示すような通常の対数出力特性が得られることになる。
【００２５】
図７中（ａ）で示す出力特性の場合には、残像はないが、光量が少ないときに感度が小さくなる。図７中（ｂ）で示す対数出力特性の場合には、光量が少ないときでも感度は大きいが、残像が顕著になる。すなわち、感度と残像との間にはトレードオフの関係が成立する。
【００２６】
したがって、図７中（ａ）で示す出力特性と図７中（ｂ）で示す対数出力特性との中間の領域に出力特性がくるようにトランジスタＱ１のドレイン電圧ＶＤを調整することにより、残像を問題にしない用途では感度を優先するような設定とし、残像が問題となる用途では残像をなくすことを優先とするような設定とすることができるようになる。実際には、用途に応じて問題にならない残像の程度に応じてドレイン電圧ＶＤを調整して、感度を可能な限り大きく設定するようにする。
【００２７】
本発明は、このような光センサ回路を画素単位として、画素をマトリクス状に複数配設して、各画素のセンサ信号の時系列的な読出し走査を行わせるようにしたイメージセンサを構築している。
【００２８】
図９は、そのイメージセンサの具体的な構成例を示している。
【００２９】
そのイメージセンサは、その基本的な構成が、例えば、Ｄ１１〜Ｄ４４からなる４×４の画素をマトリクス状に配設して、各１ライン分の画素列を画素列選択回路１から順次出力される選択信号ＬＳ１〜ＬＳ４によって選択し、その選択された画素列における各画素を、画素選択回路２から順次出力される選択信号ＤＳ１〜ＤＳ４によってスイッチ群３における各対応するスイッチＳＷ１〜ＳＷ４が逐次オン状態にされることによって各画素のセンサ信号Ｖｏが時系列的に読み出されるようになっている。図中、４は各画素における前記トランジスタＱ１のゲート電圧ＶＧ用電源であり、６はドレイン電圧ＶＤ用電源である。
【００３０】
そして、そのイメージセンサにあって、各１ライン分の画素列の選択に際して、その選択された画素列における各画素の前記トランジスタＱ１のドレイン電圧ＶＤを所定のタイミングをもって定常時のハイレベルＨおよび初期化時のローレベルＬに切り換える電圧切換回路５が設けられている。
【００３１】
このように構成されたイメージセンサの基本的な動作について、図１０に示す各部信号のタイムチャートとともに、以下説明をする。
【００３２】
まず、画素列選択信号ＬＳ１がハイレベルＨになると、それに対応するＤ１１，Ｄ１２，Ｄ１３，Ｄ１４からなる第１の画素列が選択される。そして、ＬＳ１がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のセンサ信号Ｖｏが順次読み出される。
【００３３】
次いで、画素列選択信号ＬＳ１がローレベルＬになった時点で次のＬＳ２がハイレベルＨになると、それに対応するＤ２１，Ｄ２２，Ｄ２３，Ｄ２４からなる第２の画素列が選択される。そして、ＬＳ２がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のセンサ信号Ｖｏが順次読み出される。
【００３４】
以下同様に、画素列選択信号ＬＳ３およびＬＳ４が連続的にハイレベルＨになって各対応する第３および第４の画素列が順次選択され、ＬＳ３およびＬＳ４がそれぞれハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ３１，Ｄ３２，Ｄ３３，Ｄ３４およびＤ４１，Ｄ４２，Ｄ４３，Ｄ４４のセンサ信号Ｖｏが順次読み出される。
【００３５】
また、画素列選択信号ＬＳ１がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第１の画素列における各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のドレイン電圧ＶＤ１をそれまでのハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおけるセンサ信号の読出しにそなえる。
【００３６】
次いで、画素列選択信号ＬＳ２がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第２の画素列における各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のドレイン電圧ＶＤ１をそれまでのハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ３の径過後に行われる次サイクルにおけるセンサ信号の読出しにそなえる。
【００３７】
以下同様に、画素列選択信号ＬＳ３およびＬＳ４がそれぞれＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第３および第４の画素列にそれぞれ対応するドレイン電圧ＶＤ３をローレベルＬに切り換えて各画素の初期化が行われ、１サイクル期間Ｔ３の径過後に行われる次サイクルにおけるセンサ信号の読出しにそなえる。
【００３８】
なお、ここでは画素列選択信号ＬＳＸ（Ｘ＝１〜４）がＴ１期間後にローレベルＬに立ち下がった時点でドレイン電圧ＶＤＸをローレベルＬに切り換えて初期化を行わせるようにしているが、その初期化のタイミングは画素列選択信号ＬＳＸがローレベルＬ状態にある画素列選択の休止期間Ｔ４中であればよい。
【００３９】
以上のような各部信号の発生のタイミングは、図示しないＥＣＵの制御下で画素列選択回路１、画素選択回路２および電圧切換回路５の駆動を行わせることによって決定されるようになっている。
【００４０】
このように、各画素のセンサ信号の読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせることによって、イメージセンサ全体としての蓄積時間の過不足を低減できるようになる。したがって、残像がなく、ダイナミックレンジの広い対数出力特性をもったイメージセンサを実現できるようになる。
【００４１】
このようなイメージセンサにあって、特に本発明では、主走査方向に１ライン分配設された各画素列Ｄｎ１〜Ｄｎ４（ｎ＝１〜４）にあって、各画素の対数特性変換用のトランジスタＱ１にドレイン電圧ＶＤｎ（ｎ＝１〜４）を供給する電源ライン１１とそのトランジスタＱ１にゲート電圧ＶＧを供給する電源ライン１２とが平行になるように配線している。
【００４２】
いま、図１１に示すように、１ライン分配設された各画素Ｄにドレイン電圧ＶＤを供給する電源ライン１１とゲート電圧ＶＧを供給する電源ライン１２とを平行に配線して、ゲート電圧ＶＧをその電源ライン１２の両端から供給するときには、図１２に示すように、中央のセンサ回路ほど配線抵抗ｒが大きく影響するようになる。そのため、その１ライン分配設された各画素の出力特性がその設置箇所に応じて変動することになる。
【００４３】
また、図１３に示すように、１ライン分配設された各画素Ｄにドレイン電圧ＶＤを供給する電源ライン１１とゲート電圧ＶＧを供給する電源ライン１２とを平行に配線して、ゲート電圧ＶＧをその電源ライン１２の一端から供給するときには、図１４に示すように、先方のセンサ回路ほど配線抵抗ｒが大きく影響するようになる。そのため、その１ライン分配設された各画素の出力特性がその設置箇所に応じて変動することになる。
【００４４】
その影響は、特に、１ライン分配設された各画素にゲート電圧ＶＧを供給する配線に抵抗の大きな材料によるものを用いる場合に顕著となる。
【００４５】
配線抵抗ｒが大きく影響する箇所にある画素では、その出力特性が変動して、図１５に示すように、入射光量が少ない領域では対数特性が失われて、直線的な出力特性になってしまう。図中、ＯＡ，ＯＢ，ＯＣの各出力特性は、図１２のＡ，Ｂ，Ｃの各位置にある画素または図１４のＡ′，Ｂ′，Ｃ′の各位置にある画素の出力特性をそれぞれ示している。ＯＢ，ＯＣの各出力特性のうち、ＯＢ−Ｌ，ＯＣ−Ｌの部分が直線領域となる。
【００４６】
このような配線抵抗ｒが大きく影響する箇所にある画素の出力特性が変動する要因としては、以下のとおりである。
【００４７】
図１６は、１ライン分配設された各画素における対数特性変換用のトランジスタＱ１とフォトダイオードＰＤの部分を抜き出して並列接続したときの等価回路を示している。ここで、ｒｄは各画素にドレイン電圧ＶＤを供給する配線の抵抗分を、ｒｇは画素にゲート電圧ＶＧを供給する配線の抵抗分をそれぞれ示している。また、ＣｇｄはトランジスタＱ１のゲート・ドレイン間の結合容量を示している。
【００４８】
この図１６に示す回路系統にあって、図１７に示すように、初期化時にドレイン電圧ＶＤを所定期間ｔ２のあいだハイレベルＨからローレベルＬに切り換えると、トランジスタＱ１のゲート・ドレイン間の結合容量Ｃｇｄによって、そのスイッチングの立下りおよび立上り時にゲート電圧ＶＧが瞬間的に振られて変動してしまう。
【００４９】
そのドレイン電圧ＶＤのスイッチングにともなうゲート電圧ＶＧの瞬間的な振れは、ゲート電圧ＶＧの配線抵抗ｒｇが充分に小さければ無視できる。
【００５０】
しかし、ゲート電圧ＶＧの配線抵抗ｒｇが高い（ｐｏｌｙ−Ｓｉ等）と、いったんゲート電圧ＶＧが振られるともとの設定値に復帰するまでにある程度の時間を要してしまう。また、この振れの程度は、ドレイン電圧ＶＤのスイッチング時における立下り、立上りの特性によっても異なる。
【００５１】
このように初期化時のドレイン電圧ＶＤのスイッチングによってゲート電圧ＶＧが振られた場合、図１８に示すように、ゲート電圧ＶＧが一時的に規定値よりも低い値（立下り時）および高い値（立上り時）に設定されるのと同じ効果が生じてしまうことになる。
【００５２】
その場合、スイッチングの立上り時にゲート電圧ＶＧが規定値よりも高くなると、トランジスタＱ１はより導通状態となって、フォトダイオードＰＤの寄生容量Ｃには正規にはＶＤ−Ｖｔｈ（しきい値電圧）の電圧値で充電されるところが、それ以上の電圧値Ｖｘ（ＶＤ−Ｖｔｈ≧Ｖｘ≧ＶＤ）で充電されることになる。そして、次の瞬間にはゲート電圧ＶＤは規定値に戻るので、寄生容量ＣはＶｘ電圧で充電されたままの状態になる。
【００５３】
この充電電圧が入射光による放電でＶＤ−Ｖｔｈの正規の充電状態となるまで、その画素の出力特性は直線的となる。
【００５４】
なお、図１２に示す構成によるイメージセンサにあっては、各ラインにおける画素に右端からゲート電圧ＶＧを供給するようにしているので、各ラインにおける画素は図１４とは逆の傾きによる特性をもって出力を生ずることになる。また、各ラインにおける画素に右端からゲート電圧ＶＧを供給するようにすれば、各ラインにおける画素は図１４に示すような特性をもって出力を生ずることになる。また、各ラインにおける画素に左右両端からゲート電圧ＶＧを供給するようにすれば、各ラインにおける画素は図１２に示すような特性をもって出力を生ずることになる。
【００５５】
そして、各画素の初期化時に対数特性変換用のトランジスタＱ１のドレイン電圧ＶＤを定常値のハイレベルからそれよりも低いローレベルに切り換えるときの電圧値によってリニア応答の画素数を可変にすることができる。その場合、ローレベルの電圧値を小さく設定するほど、図１２、図１４に示すように特性の傾きが小さくなるように変化することになる。
【００５６】
このように、本発明によれば、イメージセンサにおける各主走査方向に１ライン分配設された画素列にあって、各画素の対数特性変換用のトランジスタＱ１にドレイン電圧ＶＤを供給する電源ライン１１とそのトランジスタＱ１にゲート電圧ＶＧを供給する電源ライン１２とが平行になるように配線することによって、ゲート電圧供給ライン１１における電源投入側の画素にあっては、図１５におけるＯＡの特性で示すような対数出力特性が得られることになる。そして、その電源投入側から離れた画素にあっては、その離れた位置（距離）にしたがって、図１５におけるＯＢ，ＯＣの特性で示すような、入射光量が一定レベルよりも少ないときにはリニア出力特性が得られ、入射光量がその一定レベル以上のときには対数出力特性が得られることになる。
【００５７】
また、本発明は、各画素の初期化時に対数特性変換用のトランジスタＱ１のドレイン電圧ＶＤを定常値のハイレベルからそれよりも低いローレベルに切り換えて、所定時間後にもとのハイレベルに戻す際に、ハイレベルとローレベルとの間のレベルに段階的に切り換えたうえで、ハイレベルに戻すようにして、リニア応答する画素の特性を可変に制御するようにしている。
【００５８】
図１９は、ドレイン電圧ＶＤをハイレベルＨとローレベルＬとの間のレベルＭに１段階に切り換えるようにした場合を示している。
【００５９】
中間のレベルＭとしては、ローレベルＬと対数特性変換用のトランジスタＱ１のしきい値Ｖｔｈとの間の電圧値になるように設定される。
【００６０】
その際、レベルＭがハイレベルＨからＶＧ−Ｖｔｈ以下である場合にはほとんど残像が抑制された対数出力特性を示すが、それよりも低い場合には入射光量が少ないときにリニア出力特性を示す画素を生じさせることになる。また、レベルＭをローレベルＬに近付けることによって、リニア出力特性を示す画素の数が多くなる。
【００６１】
図２０は、４×４の画素構成によるイメージセンサにあって、ドレイン電圧ＶＤをハイレベルＨ，ローレベルＬ，中間レベルＭに選択的に切り換えるようにしたときのドレイン電圧切換回路の構成例を示している。
【００６２】
このように構成されたドレイン電圧切換回路にあっては、ＥＣＵ（図示せず）の制御下で、例えば、初期化時におけるＶＤ１の切換時に際して、ＶＤ１選択信号が与えられている間に、ローレベルのドレイン電圧ＶＤ−Ｌの選択信号、中間レベルのドレイン電圧ＶＤ−Ｍの選択信号およびハイレベルのドレイン電圧ＶＤ−Ｈの選択信号が順次与えられて、それによりドレイン電圧ＶＤがローレベルＬ、中間レベルＭ、ハイレベルＨに段階的に切り換えられるようになっている。
【００６３】
図２１は、そのときのイメージセンサにおける各部信号のタイムチャートを示している。
【００６４】
また、ドレイン電圧ＶＤをハイレベルＨとローレベルＬとの間のレベルＭによって段階に切り換えるに際して、図２２に示すように、そのレベルＭをローレベルＬとしきい値Ｖｔｈとの間で複数設定して、ドレイン電圧ＶＤをハイレベルＨとローレベルＬとの間で多段階的に切り換えるようにすることも可能である。この場合には、１ライン分の画素列における各画素のリニア応答の度合をより綿密に制御できるようになる。
【００６５】
【効果】
以上、本発明は、対数出力特性を有し、残像抑制のために対数特性変換用のトランジスタのドレイン電圧を定常値よりも低い値に切り換えて初期化するようにした光センサ回路を画素に用いることによってダイナミックレンジが大きな撮影画像が得られるようにしたイメージセンサにあって、主走査方向に１ライン分配設された画素列における各画素の対数特性変換用のトランジスタに、ドレイン電圧を供給する電源ラインとそのトランジスタにゲート電圧を供給する電源ラインとが平行になるように配線して、ゲート電圧供給ラインにおける電源投入側から離れた画素に、入射光量が一定レベルよりも少ないときにリニア出力特性をもたせ、入射光量がその一定レベル以上のときに対数出力特性をもたせるようにしたもので、例えば入射光量が少ないときに周辺部分ではダイナミックレンジが大きく、中央部分ではコントラストが強調された撮影画像が得られるようにするなど、撮影画像の一部分のコントラスト強調を行うようにすることができるという利点を有している。
【図面の簡単な説明】
【図１】イメージセンサの画素単位となる光センサ回路を示す電気回路図である。
【図２】その光センサ回路における各部信号のタイムチャートである。
【図３】その光センサ回路の初期化時におけるトランジスタＱ１の電荷ｑの流れによる動作状態を模擬的に示す図である。
【図４】その光センサ回路の光信号検出時におけるトランジスタＱ１の電荷ｑの流れによる動作状態を模擬的に示す図である。
【図５】その光センサ回路におけるフォトダイオードＰＤのセンサ電流が変化したときの各電圧信号Ｖｐｄの変化特性を示す図である。
【図６】その光センサ回路において所定のタイミングで光信号の読み出しをくり返し行わせたときの電圧信号Ｖｐｄの増幅信号の特性を示す図である。
【図７】その光センサ回路においてフォトダイオードＰＤへの入射光Ｌｓの光量を変化させたときの画素信号Ｖｏの出力特性を示す図である。
【図８】初期化を行わないときの光センサ回路における入射光量が少ないときに所定のタイミングで読み出される画信号の出力特性を示す図である。
【図９】本発明によるイメージセンサの一実施例を示す回路構成図である。
【図１０】その一実施例におけるイメージセンサの各部信号のタイムチャートである。
【図１１】１ライン分配設された各画素にゲート電圧とドレイン電圧とを供給する配線を平行に配して、ゲート電圧を配線の両側から供給するようにしたときの電気的結線図である。
【図１２】図１１に示す１ライン分配設された各画素における位置に応じた出力の大きさを示す特性図である。
【図１３】１ライン分配設された各画素にゲート電圧とドレイン電圧とを供給する配線を平行に配して、ゲート電圧を配線の一側から供給するようにしたときの電気的結線図である。
【図１４】図１３に示す１ライン分配設された各画素における位置に応じた出力の大きさを示す特性図である。
【図１５】図１１に示す１ライン分配設された各画素における配線抵抗の影響によって出力特性が変動した状態を示す特性図である。
【図１６】１ライン分配設された各画素における対数特性変換用のトランジスタとフォトダイオードの部分を抜き出して並列接続したときの等価回路図である。
【図１７】光センサ回路の初期化時にドレイン電圧ＶＤを定常のハイレベルＨからロールベルＬに切り換えたときのスイッチングの立下りおよび立上り時におけるゲート電圧ＶＧの変動状態を示す各部信号のタイムチートである。
【図１８】光センサ回路の初期化時にゲート電圧ＶＧが立下り時に一時的に規定値よりも低い値に設定され、立上り時に一時的に規定値よりも高い値に設定されたときの各部信号のタイムチャートである。
【図１９】本発明によってドレイン電圧ＶＤをハイレベルＨとローレベルＬとの間のレベルＭに段階的に切り換えるようにしたときのドレイン電圧の特性図である。
【図２０】ドレイン電圧ＶＤをハイレベルＨとローレベルＬとの間のレベルＭに段階的に切り換えるようにしたときのドレイン電圧切換回路の構成例を示す電気回路図である。
【図２１】ドレイン電圧ＶＤをハイレベルＨとローレベルＬとの間のレベルＭに段階的に切り換えるようにしたときのイメージセンサにおける各部信号のタイムチャートである。
【図２２】ドレイン電圧ＶＤをハイレベルＨとローレベルＬとの間の複数のレベルＭによって多段階的に切り換えるようにしたときのドレイン電圧切換回路の構成例を示す電気回路図である。
【符号の説明】
１　画素列選択回路
２　画素選択回路
３　画信号出力用スイッチ群
４　ゲート電圧用電源
５　電圧切換回路
Ｇ　ドレイン電圧用電源
Ｑ１　対数特性変換用トランジスタ
ＰＤ　フォトダイオード
１１　ドレイン電圧供給ライン
１２　ゲート電圧供給ライン
【図１】
2004120724.tif 000003
【図２】
2004120724.tif 000004
【図３】
2004120724.tif 000005
【図４】
2004120724.tif 000006
【図５】
2004120724.tif 000007
【図６】
2004120724.tif 000008
【図７】
2004120724.tif 000009
【図８】
2004120724.tif 000010
【図９】
2004120724.tif 000011
【図１０】
2004120724.tif 000012
【図１１】
2004120724.tif 000013
【図１２】
2004120724.tif 000014
【図１３】
2004120724.tif 000015
【図１４】
2004120724.tif 000016
【図１５】
2004120724.tif 000017
【図１６】
2004120724.tif 000018
【図１７】
2004120724.tif 000019
【図１８】
2004120724.tif 000020
【図１９】
2004120724.tif 000021
【図２０】
2004120724.tif 000022
【図２１】
2004120724.tif 000023
【図２２】
2004120724.tif 000024