(57)【要約】【課題】　ブロックごとにデータを伝送する際に、ブロックの境界線上の信号線が電位の揺動を受けることで、ブロックの境目と周辺とで信号線の電位の状態が異なる不具合を軽減する。【解決手段】　各信号線が、正規の極性反転時期の前に、予行の極性反転時期に入り、あらかじめ極性反転される。この予行の極性反転によりブロックの境界線上の信号線は電位の突き上げを受けて一旦電位が揺動するが、その後、正規の極性反転時期を迎えることで正しい電位が印加され、揺動が修復される。【選択図】　図２
2004139092.tif 000002
【特許請求の範囲】
【請求項１】
　複数の走査線と複数の信号線とがマトリクス状に形成され、一水平期間内に、そのマトリクス状の位置に対応するデータ信号がその位置に対応する信号線に印加され、上記信号線を複数のブロックに分け、上記信号線をブロック毎に順次導通させることで、データ信号をブロック毎にマトリクス部とデータ授受部との間で伝送するデータ伝送方法において、
　時系列で連続的に入力されて信号線ｎ本分にあたる１ブロック分の入力データを、ｎ個のサンプリング部でサンプリングしてｎ個のサンプリングデータとしてそれぞれ蓄積後、該当する信号線へそれぞれ出力し、
　上記ｎ個のサンプリング部をグループ分けし、
　上記ブロックのうち、同一の走査線について上記入力データのサンプリング順序が２番目以降であるものの一つをＢＬ２とし、
　上記ブロックＢＬ２の最初のサンプリングデータＤｂ１が入力されるサンプリング部を有するグループをＧＲａとするとき、
　上記グループＧＲａが、同一の走査線について上記ブロックＢＬ２よりもサンプリング時期が早いブロックのサンプリングデータを蓄積してから、遅くとも上記サンプリングデータＤｂ１が入力されるまでに、グループＧＲａ内に、上記サンプリングデータＤｂ１を蓄積するための空のサンプリング部を用意することを特徴とするデータ伝送方法。
【請求項２】
　上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とするとき、
　上記各サンプリング部が、上記サンプリングデータを蓄積する系統を複数個有しており、
　あるグループＧＲ１で、ブロックＢＬ１の上記サンプリングデータを各サンプリング部内の上記複数系統の一つにそれぞれ蓄積していき、
　その蓄積が終われば、次のサンプリングデータについて別のグループで蓄積を開始し、その後、上記グループＧＲ１で次のブロックＢＬ２のサンプリングデータの蓄積を開始するまでに、上記グループＧＲ１で、次の蓄積先となる系統を、現在蓄積データのない系統へと切り替えることを特徴とする請求項２に記載のデータ伝送方法。
【請求項３】
　上記グループのうちの一つをＧＲ１とするとき、
　少なくともこのグループＧＲ１でサンプリングデータを蓄積した後、別のグループでサンプリングデータを蓄積中に、上記グループＧＲ１で蓄積したサンプリングデータを出力することを特徴とする請求項１に記載のデータ伝送方法。
【請求項４】
　複数の走査線と複数の信号線とがマトリクス状に形成され、一水平期間内に、そのマトリクス状の位置に対応するデータ信号がその位置に対応する信号線に印加され、上記信号線を複数のブロックに分け、上記信号線をブロック毎に順次導通させることで、データ信号をブロック毎にデータ授受部からマトリクス状の画素に伝送し、上記データ信号が表す画像を上記画素にて表示する画像表示装置に上記データ信号を伝送する信号線駆動回路において、
　時系列で連続的に入力されて信号線ｎ本分にあたる１ブロック分の入力データを、ｎ個のサンプリング部でサンプリングしてｎ個のサンプリングデータとしてそれぞれ蓄積後、該当する信号線へそれぞれ出力し、
　上記ｎ個のサンプリング部をグループ分けし、
　上記ブロックのうち、同一の走査線について上記入力データのサンプリング順序が２番目以降であるものの一つをＢＬ２とし、
　上記ブロックＢＬ２の最初のサンプリングデータＤｂ１が入力されるサンプリング部を有するグループをＧＲａとするとき、
　上記グループＧＲａが、同一の走査線について上記ブロックＢＬ２よりもサンプリング時期が早いブロックのサンプリングデータを蓄積してから、遅くとも上記サンプリングデータＤｂ１が入力されるまでに、グループＧＲａ内に、上記サンプリングデータＤｂ１を蓄積するための空のサンプリング部を用意するタイミングを規定するグループ制御信号をグループごとに生成することを特徴とする信号線駆動回路。
【請求項５】
　上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とするとき、
　上記各サンプリング部が、上記サンプリングデータを蓄積する系統を複数個有しており、
　あるグループＧＲ１で、ブロックＢＬ１の上記サンプリングデータを各サンプリング部内の上記複数系統の一つにそれぞれ蓄積していき、
　その蓄積が終われば、次のサンプリングデータについて別のグループで蓄積を開始し、その後、上記グループＧＲ１で次のブロックＢＬ２のサンプリングデータの蓄積を開始するまでに、上記グループＧＲ１で、次の蓄積先となる系統を、現在蓄積データのない系統へと切り替えるタイミングを規定する信号を上記グループ制御信号として生成することを特徴とする請求項４に記載の信号線駆動回路。
【請求項６】
　上記グループのうちの一つをＧＲ１とするとき、
　少なくともこのグループＧＲ１でサンプリングデータを蓄積した後、別のグループでサンプリングデータを蓄積中に、上記グループＧＲ１で蓄積したサンプリングデータを出力するタイミングを規定する信号を上記グループ制御信号として生成することを特徴とする請求項４に記載の信号線駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、液晶表示装置等に備えられるアクティブマトリクス基板等のマトリクス基板を用いてデータ伝送を行うデータ伝送方法および信号線駆動回路に関するものである。
【背景技術】
【０００２】
　信号線および走査線をマトリクス状に設けた表示部や受光部等の素子と、他の素子との間でデータをやりとりするデータ伝送装置が種々用いられている。
【０００３】
　例えば、液晶表示装置等の表示装置に用いられるアクティブマトリクス基板においては、画素に表示信号を供給する信号線、および画素ごとに設けられたスイッチング素子を駆動する走査線を有している。そして、これらを駆動するために、外部駆動回路（信号線駆動回路、走査線駆動回路）を装着している。
【０００４】
　その際、以前は、これらを駆動するために信号線および走査線の本数と同数の出力端をもつように外部駆動回路を装着していた。しかし、外部回路の点数を減らし、また実装にかかるコストを低減するために、ＩＣの数を半分や３分の１に減らし、これを分岐して信号線スイッチング素子によって選択して信号供給する方法が考えられた。具体的には、例えば、特許文献１に開示されているように、走査線をブロックに分け、一垂直期間を時分割して走査信号を各ブロックに順次印加するように、走査信号の印加先のブロックを時間と共に切り替えるようにしている。
【特許文献１】特開平８−２３４２３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
　上記従来の構造には、境界線上の信号線が、隣接する信号線との間の寄生容量によって電位の揺動を受けた状態で電位を書き込まれることで、伝送すべきデータに誤差が生じるという問題点がある。
【０００６】
　例えば表示装置の場合であれば、信号線と画素電極との寄生容量によって、ブロック切り替え時に、ブロックの境目に当たる信号線および画素が揺動を受け、境界線が視認されるという問題点がある。この原理を、図２６に示すタイミングチャート、および、本発明の構成図である図１を用いて説明する。なお、実際には、図に示した以外にも同様に多くの信号線およびそれらに対応するだけの各部材が設けられているが、ここでは、説明の便宜上簡略化している。ここでは画面全体を黒表示するために、信号線駆動回路１の出力端にそれぞれ対応している出力線ｓ1〜ｓ4から最大振幅の信号が供給されている場合を例に説明する。
【０００７】
　信号線ｆ’、ｆ、ａ、ｂにより１つのブロック（第１ブロックと称する）が構成されている。また、信号線ｃ、ｄ、ｅ、ｅ’により別の１つのブロック（第２ブロックと称する）が構成されている。ある走査線ｇ1が選択されている間に、まず、信号線駆動回路１からの信号が信号線ａ、ｂに供給される。走査線ｇ1が選択されているため、これらは画素Ａ1、Ｂ1にそれぞれ書き込まれる。このとき信号線ｃ、ｄには信号は供給されない。次に、信号線ａ、ｂおよび画素Ａ1、Ｂ1が保持の状態となり、逆に、信号線駆動回路１からの信号は信号線ｃ、ｄに供給され、走査線ｇ1が選択中であるため、これらは画素Ｃ1、Ｄ1にそれぞれ書き込まれる。なお、ここでは画面全体を黒表示した場合を例にとっているため、信号線ａ〜ｄには同一信号が供給されているが、通常は、上記一つの走査線（ｇ1）が選択されている間中に、信号線駆動回路１からの信号は切り替えられる。
【０００８】
　ところで、画素電極と信号線の間には寄生容量Ｃsdが存在する。図１には画素Ａ1、Ｂ1、Ｃ1、Ｄ1、Ａ2、Ｂ2、Ｃ2、Ｄ2部分のみのＣsdを記しているが、それぞれの信号線には信号線に沿った画素の数だけのＣsdが付加されているため、実際には信号線全体の静電容量と比べて無視できないだけの容量が存在することになる。ここで、信号の印加先が第１ブロックから第２ブロックに切り替わったとき、図２６に示すように信号線ｃの電位が極性反転する。信号線ｂは画素電極（Ｂ２をはじめとして信号線方向の複数画素）を介して信号線ｃと容量結合しているため、信号線ｃの極性反転によって信号線ｂは少なからず電位が突き上げられる。しかもこのとき走査線ｇ1は選択された状態であるため、この突き上げられた電位が画素Ｂ1に供給され、この状態のまま走査線ｇ1が非選択に切り替わる。このような動作がすべての走査線においてもたらされるため、画面全体の表示のうちで信号線ｂに相当する１ライン分だけが他の画素よりも高い電圧が供給された形となり、より黒いラインとして視認されることになるという問題が生じてしまう。
【０００９】
　ここでは簡単のため２ブロックにわけての駆動について記載したが、たとえば画面全体を４ブロックにわけて駆動している場合は、それぞれのブロックの境目に、あわせて３本の黒いラインが視認されるという問題となる。
【００１０】
　上記問題は、このような表示装置以外の場合、例えばＸ線センサの場合にも当てはまる。すなわち、基板上に信号線と走査線とをマトリクス状に形成し、そこに複数の光検出素子を設けた光検出部を備える。その光検出部でＸ線を検知して電気信号に変換し、その信号を信号線を介して外部の表示装置などに伝送する。この場合でも、上記同様に信号線をブロックに分けて信号を伝送すると、やはり境界線上の信号線が、隣接する信号線との間の寄生容量によって電位の揺動を受けた状態で電位を書き込まれることで、伝送すべきデータに誤差が生じる。
【課題を解決するための手段】
【００１１】
　上記の課題を解決するため、本発明のデータ伝送方法は、行方向の走査線と列方向の信号線とがマトリクス状に形成され、一水平期間内に、そのマトリクス上の位置に対応するデータ信号がその位置に対応する信号線に印加され、上記信号線を複数のブロックに分け、各行において、上記信号線をブロックごとに順次導通させることで、データ信号をブロックごとにマトリクス部とデータ授受部との間で伝送するデータ伝送方法において、上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とし、上記ＢＬ１、ＢＬ２にそれぞれ属し、互いに隣接している信号線をそれぞれＳＬ１、ＳＬ２とするとき、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための導通である正規の導通としての上記データ信号の印加終了時期に先立って、予行の導通としてＳＬ２を導通させる構成とすることができる。
【００１２】
　上記の構成により、一水平期間内において、その行で、ＢＬ１への正規の導通としての上記データ信号の印加終了時期に先立って、ＢＬ２に属する信号線のうち少なくともＳＬ２を予行の導通として導通させる。例えば、ＳＬ２を含めて、ＢＬ２に属する全ての信号線を導通させればよい。信号線の電位を基準電圧に対して極性反転させる交流駆動の場合は、ＢＬ１への正規の導通としての上記データ信号の印加終了時期に先立って、予行の導通として、少なくともＳＬ２の電位を上記基準電圧に対して極性反転させる。すなわち、一水平期間内に、その行で、少なくとも一つのブロックの導通が終了する前に、その次に導通させることになっているブロックの信号線を一旦導通させる。また、交流駆動の場合は、ＢＬ２の信号線が、ＢＬ１の正規の極性反転の前に、予行の極性反転としてあらかじめ極性反転させるということである。
【００１３】
　したがって、上記の予行の導通によってブロックＢＬ１は電位の突き上げを受けて電位が揺動するが、その後、正規の導通が行われ、ＢＬ１への正しい電位が印加されるので、揺動が修復される。その後、ＢＬ１へのデータ信号印加が終了し、ＢＬ１ではこの正しい電位に基づきデータ信号を維持・伝送することになる。それゆえ、ブロックの境界線上の信号線が、隣接する信号線との間の寄生容量によって電位の揺動を受けた状態で電位を書き込まれることで、伝送すべきデータに誤差が生じるのを、効果的に防止することができる。表示装置の場合であれば、境界線上の画素が電位の揺動を受けた状態で書き込まれて、それが表示期間にわたって保持されるという現象が起こらない。それゆえ、ブロックの境目に周辺と同じ電位を供給したにも関わらず周辺とは表示状態が異なるという不具合を軽減することができる。
【００１４】
　例えば、ＢＬ２で上記予行の導通を行っている間は、その予行の導通を行っているＢＬ２の信号線には、その行が選択されている間においてその信号線に正規の導通時期に印加される信号を印加する。このようにすれば、ＢＬ２で上記予行の導通を行っている信号線には、予行の導通時期にも、正規の導通時期にも、本来印加されるべき、同一の信号が印加される。その結果、それら二つの信号に電位差が生じない。したがって、ＢＬ１内の信号線は、このような電位差によって電位の突き下げを受けることがない。それゆえ、上記の構成による効果に加えて、ブロックの境目に周辺と同じ電位を供給したにも関わらず周辺とは電位が異なるという不具合を、よりいっそう軽減することができる。
【００１５】
　また、本発明のデータ伝送方法は、行方向の走査線と列方向の信号線とがマトリクス状に形成され、データ信号が表す画像をこのマトリクス上の画素にて表示する画像表示装置に対し、一水平期間内に、そのマトリクス上の位置に対応するデータ信号がその位置に対応する信号線に印加され、上記信号線を複数のブロックに分け、各行において、上記信号線の電位をブロックごとに順次基準電圧に対して極性反転させることで、データ信号をブロックごとにデータ授受部から上記画素に伝送するデータ伝送方法において、上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とし、上記ＢＬ１、ＢＬ２にそれぞれ属し、互いに隣接している信号線をそれぞれＳＬ１、ＳＬ２とするとき、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための導通である正規の導通としての上記データ信号の印加終了時期に先立って、予行の導通としてＳＬ２の電位を上記基準電圧に対して極性反転させる構成とすることができる。
【００１６】
　上記の構成により、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための導通である正規の導通としての上記データ信号の印加終了時期に先立って、予行の導通としてＳＬ２の電位を上記基準電圧に対して極性反転させる。例えば、ＳＬ２を含めて、ＢＬ２に属する全ての信号線の電位を上記基準電圧に対して極性反転させればよい。つまり、信号線の電位を基準電圧に対して極性反転させる交流駆動において、ＢＬ１への正規の導通としての上記データ信号の印加終了時期に先立って、予行の導通として、少なくともＳＬ２の電位を上記基準電圧に対して極性反転させる。すなわち、一水平期間内に、その行で、少なくとも一つのブロックの導通が終了する前に、その次に導通させることになっているブロックの信号線の電位を上記基準電圧に対して極性反転させる。つまり、交流駆動において、ＢＬ２の信号線が、ＢＬ１の正規の極性反転の前に、予行の極性反転としてあらかじめ極性反転させるということである。
【００１７】
　したがって、上記の予行の導通によってブロックＢＬ１は電位の突き上げを受けて電位が揺動するが、その後、正規の導通が行われ、ＢＬ１への正しい電位が印加されるので、揺動が修復される。その後、ＢＬ１へのデータ信号印加が終了し、ＢＬ１ではこの正しい電位に基づきデータ信号を維持・伝送することになる。それゆえ、ブロックの境界線上の信号線が、隣接する信号線との間の寄生容量によって電位の揺動を受けた状態で電位を書き込まれることで、伝送すべきデータに誤差が生じるのを、効果的に防止することができる。その結果、表示装置において、境界線上の画素が電位の揺動を受けた状態で書き込まれて、それが表示期間にわたって保持されるという現象が起こらない。それゆえ、ブロックの境目に周辺と同じ電位を供給したにも関わらず周辺とは表示状態が異なるという不具合を軽減することができる。
【００１８】
　また、本発明のデータ伝送方法は、上記の構成に加えて、上記一水平期間内において、ＢＬ１への上記データ信号の印加終了時期に先立って、複数のブロックの信号線を同時に導通させる構成とすることができる。
【００１９】
　上記の構成により、上記一水平期間内において、ＢＬ１への上記データ信号の印加終了時期に先立って、複数のブロックの信号線を同時に導通させる。交流駆動であれば、ＢＬ１への上記データ信号の印加終了時期に先立って、複数のブロックの信号線の電位を、同時に、上記基準電圧に対してそれぞれ極性反転させる。
【００２０】
　したがって、多くのブロックに分けての駆動である場合でも、予行の極性反転等の予行の導通時期が共通であるため、全体として、予行の導通のために要する時間が長くなりすぎることがなく、正規の極性反転等の正規の導通を行うのに際して時間的なロスを軽減できる。それゆえ、上記の構成による効果に加えて、余裕を持って信号印加ができるので、データ伝送処理品質を向上させることができる。
【００２１】
　また、本発明のデータ伝送方法は、上記の構成に加えて、ＢＬ２で上記予行の導通を行っている間は、その予行の導通を行っているＢＬ２の信号線には、信号線に印加されるデータ信号のうちの最大値と最小値との中間の信号強度を持ったデータ信号を印加する構成とすることができる。
【００２２】
　上記の構成により、ＢＬ２で上記予行の導通を行っている間は、その予行の導通を行っているＢＬ２の信号線には、信号線に印加されるデータ信号のうちの最大値と最小値との中間の信号強度を持ったデータ信号を印加する。例えば表示装置であれば、データ処理部としての画素に、黒表示と白表示との中間である中間調のデータ信号が印加される。この結果、ＢＬ１内の信号線は、このような中間的なデータ信号の場合に微少な電位差によって電位の著しい突き下げを受けることがなくなる。一般に、例えば表示装置であれば、電位同士の微少な差異に対する表示上の視認性の差は、データ信号のうちの最大値と最小値との中間（中間調）の信号強度を持った信号のときに最も目立つ。したがって、上記の構成によれば、このような、差の最も目立ちやすい場合でも表示状態の差が生じるのを効果的に抑制できる。それゆえ、上記の構成による効果に加えて、ブロックの境目に周辺と同じ電位を供給したにも関わらず周辺とは電位が異なるという不具合を、よりいっそう軽減することができる。
【００２３】
　また、本発明のデータ伝送方法は、上記の構成に加えて、上記一水平期間内において、ＢＬ１の正規の導通期間中に、ＢＬ２での上記予行の導通を行う構成とすることができる。
【００２４】
　上記の構成により、上記一水平期間内において、ＢＬ１の正規の導通期間中に、ＢＬ２での上記予行の導通を行う。
【００２５】
　したがって、多くのブロックに分けての駆動である場合でも、予行の極性反転等の予行の導通時期が他のブロックの正規の極性反転等の正規の導通期間中であるため、全体として、予行の導通のために要する時間が長くなりすぎることがなく、正規の導通を行うのに際して時間的なロスを軽減できる。それゆえ、上記の構成による効果に加えて、余裕を持って信号印加ができるので、データ伝送処理品質を向上させることができる。
【００２６】
　また、本発明のデータ伝送方法は、上記の構成に加えて、上記一水平期間内において、ＢＬ１の正規の導通の終了時期にＢＬ２での上記予行の導通を終了し、引き続き、ＢＬ２で正規の導通を行う構成とすることができる。
【００２７】
　上記の構成により、上記一水平期間内において、ＢＬ１の正規の導通の終了時期にＢＬ２での上記予行の導通を終了し、引き続き、ＢＬ２で正規の導通を行う。これは、各ブロックの正規の導通期間が重なりを持って少しずつずれることで、ＢＬ２での正規の導通期間（各制御配線のＯＮの期間）を、ＢＬ１での正規の導通期間と重なる予行の導通期間とＢＬ１での正規の導通期間が終わった後のＢＬ２の正規の導通期間とに分けたものと考えることもできる。
【００２８】
　したがって、実際には、正規の導通期間の開始時期・終了時期を規定するための信号のタイミングを若干変更するだけでこのような構成を実現でき、予行の導通期間の開始時期・終了時期を規定するための信号を新たに作り出す必要がないことになる。それゆえ、上記の構成による効果に加えて、このように駆動するための装置の構成を簡素化することができる。
【００２９】
　本発明のデータ伝送方法は、複数の走査線と複数の信号線とがマトリクス状に形成され、一水平期間内に、そのマトリクス状の位置に対応するデータ信号がその位置に対応する信号線に印加され、上記信号線を複数のブロックに分け、上記信号線をブロック毎に順次導通させることで、データ信号をブロック毎にマトリクス部とデータ授受部との間で伝送するデータ伝送方法において、時系列で連続的に入力されて信号線ｎ本分にあたる１ブロック分の入力データを、ｎ個のサンプリング部でサンプリングしてｎ個のサンプリングデータとしてそれぞれ蓄積後、該当する信号線へそれぞれ出力し、上記ｎ個のサンプリング部をグループ分けし、上記ブロックのうち、同一の走査線について上記入力データのサンプリング順序が２番目以降であるものの一つをＢＬ２とし、上記ブロックＢＬ２の最初のサンプリングデータＤｂ１が入力されるサンプリング部を有するグループをＧＲａとするとき、上記グループＧＲａが、同一の走査線について上記ブロックＢＬ２よりもサンプリング時期が早いブロックのサンプリングデータを蓄積してから、遅くとも上記サンプリングデータＤｂ１が入力されるまでに、グループＧＲａ内に、上記サンプリングデータＤｂ１を蓄積するための空のサンプリング部を用意することを特徴としている。
【００３０】
　また、本発明のデータ伝送方法は、行方向の走査線と列方向の信号線とがマトリクス状に形成され、一水平期間内に、そのマトリクス上の位置に対応するデータ信号がその位置に対応する信号線に印加され、上記信号線を複数のブロックに分け、各行において、上記信号線をブロックごとに順次導通させることで、データ信号をブロックごとにマトリクス部とデータ授受部との間で伝送するデータ伝送方法において、時系列で連続的に入力されて信号線ｎ本分にあたる１ブロック分の入力データを、ｎ個のサンプリング部でサンプリングしてｎ個のサンプリングデータとしてそれぞれ蓄積後、該当する信号線へそれぞれ出力し、上記ｎ個のサンプリング部をグループ分けし、上記ブロックのうち、同一の走査線について上記入力データのサンプリング順序が２番目以降であるものの一つをＢＬ２とし、上記ブロックＢＬ２の最初のサンプリングデータＤｂ１が入力されるサンプリング部を有するグループをＧＲａとするとき、上記グループＧＲａが、同一の走査線について上記ブロックＢＬ２よりもサンプリング時期が早いブロックのサンプリングデータを蓄積してから、遅くとも上記サンプリングデータＤｂ１が入力されるまでに、グループＧＲａ内に、上記サンプリングデータＤｂ１を蓄積するための空のサンプリング部を用意する構成とすることができる。
【００３１】
　例えば、上記ｎ個のサンプリング部を、サンプリング部内の系統切り替えを行う時期の同じもの同士でグループに分けることができる。また、上記ｎ個のサンプリング部を、上記信号線のブロック１つに対して出力するデータ信号について出力する時期の同じもの同士でグループに分けることができる。
【００３２】
　もし、グループに分けない場合は、上記信号線のブロック１つに対して出力するデータ信号について、まず１番目からｎ番目までのデータ信号をサンプリングし、それが済んでから、再び１番目のデータ信号をサンプリングする前に、サンプリングが済んでいる上記１番目からｎ番目までのデータ信号を信号線に転送またはラッチすることになる。そのため、この転送またはラッチのための時間が必要となる。この結果、時間的に連続したデータ信号、すなわち、一定の時間間隔で次々に入力されてくるデータ信号を伝送しようとすると、この転送またはラッチのための時間がデータ信号の供給間隔と比べて無視できない場合には、サンプリングが追いつかず、データ信号の取りこぼしが生じてしまう。あるいは、伝送すべきデータ信号に、この時間を考慮して指標的な信号を盛り込む等、データ信号になんらかの工夫をする必要が生じる。
【００３３】
　これに対し、上記本発明の構成によれば、時系列で連続的に入力されて信号線ｎ本分にあたる１ブロック分の入力データを、ｎ個のサンプリング部でサンプリングしてｎ個のサンプリングデータとしてそれぞれ蓄積後、該当する信号線へそれぞれ出力し、上記ｎ個のサンプリング部をグループ分けし、上記ブロックのうち、同一の走査線について上記入力データのサンプリング順序が２番目以降であるものの一つをＢＬ２とし、上記ブロックＢＬ２の最初のサンプリングデータＤｂ１が入力されるサンプリング部を有するグループをＧＲａとするとき、上記グループＧＲａが、同一の走査線について上記ブロックＢＬ２よりもサンプリング時期が早いブロックのサンプリングデータを蓄積してから、遅くとも上記サンプリングデータＤｂ１が入力されるまでに、グループＧＲａ内に、上記サンプリングデータＤｂ１を蓄積するための空のサンプリング部を用意する。
【００３４】
　したがって、信号線への入力線がｎ本ある（そのため信号線はｎの整数倍の本数が存在する）場合に、ｎ番目のデータ信号をサンプリングした後に、再び１番目のデータ信号をサンプリングする前に、サンプリングが済んでいるデータ信号を信号線に転送またはラッチするための時間が不要になる。そのため、この転送またはラッチのための時間に応じてデータ信号を特に加工しておくことが不要となる。それゆえ、簡素な構成で、データを迅速に伝送でき、高速にデータを処理することができる。
【００３５】
　上記用意のために、適宜、上記用意動作を行うタイミングを示すグループ制御信号を出力し、用いることができる。このようなグループ制御信号は、例えば、各サンプリング部においてデータ信号を蓄積する系統を複数個（Ａ系統、Ｂ系統等）用意し、これらの系統間で、データ信号の蓄積先を空の系統へ切り替えるタイミングを示すグループ制御信号（系統切り替えタイミング信号）である。また例えば、蓄積したサンプリングデータを、別のグループが別のサンプリングデータの入力・蓄積動作を行っている間に転送またはラッチして出力する出力タイミングを示すグループ制御信号（出力タイミング信号）である。
【００３６】
　また、本発明のデータ伝送方法は、上記の構成に加えて、上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とするとき、上記各サンプリング部が、上記サンプリングデータを蓄積する系統を複数個有しており、あるグループＧＲ１で、ブロックＢＬ１の上記サンプリングデータを各サンプリング部内の上記複数系統の一つにそれぞれ蓄積していき、その蓄積が終われば、次のサンプリングデータについて別のグループで蓄積を開始し、その後、上記グループＧＲ１で次のブロックＢＬ２のサンプリングデータの蓄積を開始するまでに、上記グループＧＲ１で、次の蓄積先となる系統を、現在蓄積データのない系統へと切り替えることを特徴としている。
【００３７】
　上記の構成により、上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とするとき、上記各サンプリング部が、上記サンプリングデータを蓄積する系統を複数個有しており、あるグループＧＲ１で、ブロックＢＬ１の上記サンプリングデータを各サンプリング部内の上記複数系統の一つにそれぞれ蓄積していき、その蓄積が終われば、次のサンプリングデータについて別のグループで蓄積を開始し、その後、上記グループＧＲ１で次のブロックＢＬ２のサンプリングデータの蓄積を開始するまでに、上記グループＧＲ１で、次の蓄積先となる系統を、現在蓄積データのない系統へと切り替える。この切り替えは、グループごとに同時に行うようにすればよい。
【００３８】
　例えば、グループごとに上記サンプリングデータを各サンプリング部内の複数系統の一つに蓄積し、一つの系統での蓄積が終われば、次の蓄積先となる系統を、現在蓄積データのない系統へと、グループごとに同時に切り替え、あるグループが上記系統切り替えを行っている間に入力される入力データを、別のグループで、例えばそのとき上記系統切り替えを行っていない別のグループで、サンプリングするようにすることができる。
【００３９】
　また、例えば、同一の走査線についてサンプリング時期が上記ブロックＢＬ２の一つ前であるブロックＢＬ１に対するデータ信号のうち、最後にサンプリングされるデータ信号を、あるグループのある系統Ａに蓄積し、このグループが系統Ｂへと上記系統切り替えを行っている間に、別の上記グループＧＲａで、上記ブロックＢＬ２の最初のサンプリングデータＤｂ１を蓄積する。グループ内のある系統に蓄積済みのサンプリングデータの出力は、そのグループの別の系統にサンプリングデータを蓄積している間に行うようにすることができる。あるいは、そのグループのどの系統でも蓄積を行っていない期間があれば、その期間に出力するようにすることもできる。
【００４０】
　したがって、１つのブロック内の各信号線に対して複数系統を設けて蓄積・出力を系統間で切り替えるものであっても、蓄積処理を行うグループを切り替えて他のグループでその間のデータ信号を確実にサンプリングすることができ、データの取りこぼしを確実に防ぐことができる。それゆえ、上記の構成による効果に加え、より簡素な構成で、データを迅速に伝送でき、高速にデータを処理することができる。
【００４１】
　上記切り替えのために、適宜、上記切り替え動作を行うタイミングを示すグループ制御信号を出力し、用いることができる。このようなグループ制御信号は、例えば、各サンプリング部においてデータ信号を蓄積する系統を複数個（Ａ系統、Ｂ系統等）用意し、これらの系統間で、データ信号の蓄積先を空の系統へ切り替えるタイミングを示すグループ制御信号（系統切り替えタイミング信号）である。このようにして、上記グループ制御信号のタイミングにてサンプリング信号を切り替える。
【００４２】
　また、本発明のデータ伝送方法は、上記構成において、上記グループのうちの一つをＧＲ１とするとき、少なくともこのグループＧＲ１でサンプリングデータを蓄積した後、別のグループでサンプリングデータを蓄積中に、上記グループＧＲ１で蓄積したサンプリングデータを出力することを特徴としている。
【００４３】
　上記の構成により、上記グループのうちの一つをＧＲ１とするとき、少なくともこのグループＧＲ１でサンプリングデータを蓄積した後、別のグループでサンプリングデータを蓄積中に、上記グループＧＲ１で蓄積したサンプリングデータを出力する。
【００４４】
　したがって、１つのブロック内の各信号線に対して複数系統を設けて蓄積・出力を系統間で切り替える必要がなく、切り替えのための時間が不要である。それゆえ、上記の構成による効果に加え、より簡素な構成で、データを迅速に伝送でき、高速にデータを処理することができる。
【００４５】
　例えば、一つのグループがデータ信号をサンプリングしている間、別のグループから、すでにそのグループでサンプリングされた信号を信号線へと転送またはラッチする構成とし、そして、このように転送またはラッチするタイミングを規定するグループ制御信号を出力するように構成することができる。例えば、上記信号線のブロック１つに対して出力するデータ信号について出力する時期の同じもの同士でグループに分け、上記グループのうちの２つ、例えば上記データ信号の出力順序が連続している２つについて、出力時期が早いほうをＧＲ１、遅いほうをＧＲ２とするとき、ＧＲ２でデータ信号をサンプリングしている間、ＧＲ１から、すでにそのグループＧＲ１でサンプリングされた信号を信号線へと転送またはラッチすることで、グループごとに順次上記データ信号を上記信号線のブロック１つに対して出力するように構成することができる。
【００４６】
　上記出力のために、適宜、上記出力動作を行うタイミングを示すグループ制御信号を出力し、用いることができる。このようなグループ制御信号は、例えば、蓄積したサンプリングデータを、別のグループが別のサンプリングデータの入力・蓄積動作を行っている間に転送またはラッチして出力する出力タイミングを示すグループ制御信号（出力タイミング信号）である。このようにして、少なくとも２グループ以上のラインを、異なるグループ制御信号によりそれぞれ独立して制御するようにすればよい。すなわち、１つのグループＧＲ１では、サンプリングおよび転送またはラッチするタイミングをあるグループ制御信号（ＣＮＴａとする）で規定し、別のグループＧＲ２では、サンプリングおよび転送またはラッチするタイミングを別のあるグループ制御信号（ＣＮＴｂとする）で規定するようにすればよい。
【００４７】
　また、本発明のデータ伝送方法は、行方向の走査線と列方向の信号線とがマトリクス状に形成され、一水平期間内に、そのマトリクス上の位置に対応するデータ信号がその位置に対応する信号線に印加され、上記信号線を複数のブロックに分け、各行において、上記信号線をブロックごとに順次導通させることで、データ信号をブロックごとにマトリクス部とデータ授受部との間で伝送するデータ伝送方法において、上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とし、上記ＢＬ１、ＢＬ２にそれぞれ属し、互いに隣接している信号線をそれぞれＳＬ１、ＳＬ２とするとき、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための導通である正規の導通としての上記データ信号の印加終了時期に先立って、ＳＬ２への上記データ信号の印加を開始する構成とすることができる。
【００４８】
　例えば、交流駆動であれば、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための正規の導通としての正規の極性反転の終了時期に先立って、ＳＬ２への上記データ信号の印加のための正規の極性反転を開始する構成とすることができる。
【００４９】
　上記の構成により、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための導通である正規の導通としての上記データ信号の印加終了時期に先立って、ＳＬ２への上記データ信号の印加を開始する。すなわち、ＢＬ２の各信号線が、正規の導通を、ＢＬ１へのデータ信号印加終了よりも前に開始することで、あらかじめ導通される。
【００５０】
　したがって、この導通時期により、ブロックＢＬ１は電位の突き上げを受けて電位が揺動するが、その後もしばらくは、ＢＬ１へのデータ信号印加はまだ続いているので、その間に、ＢＬ１でのこの電位の揺動が修復される。その後、ＢＬ１へのデータ信号印加が終了し、ＢＬ１ではこの正しい電位を維持・伝送することができる。それゆえ、境界線上の信号線が、隣接する信号線との間の寄生容量によって電位の揺動を受けた状態で電位を書き込まれることで、伝送すべきデータに誤差が生じるのを、効果的に防止することができる。
【００５１】
　表示装置の場合であれば、境界線上の画素が電位の揺動を受けた状態で書き込まれて、それが表示期間にわたって保持されるという現象が起こらない。それゆえ、ブロックの境目に周辺と同じ電位を供給したにも関わらず周辺とは表示状態が異なるという不具合を軽減することができる。
【００５２】
　また、このように誤差をなくすためにあらかじめ通常より早いタイミングで導通しているが、通常の導通期間の開始時期・終了時期を規定するための信号のタイミングを若干変更するだけでこのような構成を実現でき、そのような早い導通専用の開始時期・終了時期を規定するための信号を新たに作り出す必要がないことになる。それゆえ、このように駆動するための装置の構成を簡素化することができる。
【００５３】
　また、本発明のデータ伝送方法は、行方向の走査線と列方向の信号線とがマトリクス状に形成され、データ信号が表す画像をこのマトリクス上の画素にて表示する画像表示装置に対し、一水平期間内に、そのマトリクス上の位置に対応するデータ信号がその位置に対応する信号線に印加され、上記信号線を複数のブロックに分け、各行において、上記信号線の電位をブロックごとに順次基準電圧に対して極性反転させることで、データ信号をブロックごとにデータ授受部から上記画素に伝送するデータ伝送方法において、上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とし、上記ＢＬ１、ＢＬ２にそれぞれ属し、互いに隣接している信号線をそれぞれＳＬ１、ＳＬ２とするとき、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための導通である正規の導通としての上記データ信号の印加終了時期に先立って、ＳＬ２への上記データ信号の印加を開始する構成とすることができる。
【００５４】
　つまり、交流駆動において、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための正規の導通としての正規の極性反転の終了時期に先立って、ＳＬ２への上記データ信号の印加のための正規の極性反転を開始する構成とすることができる。
【００５５】
　上記の構成により、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための導通である正規の導通としての上記データ信号の印加終了時期に先立って、ＳＬ２への上記データ信号の印加を開始する。すなわち、ＢＬ２の各信号線が、正規の導通を、ＢＬ１へのデータ信号印加終了よりも前に開始することで、あらかじめ導通される。
【００５６】
　したがって、この導通時期により、ブロックＢＬ１は電位の突き上げを受けて電位が揺動するが、その後もしばらくは、ＢＬ１へのデータ信号印加はまだ続いているので、その間に、ＢＬ１でのこの電位の揺動が修復される。その後、ＢＬ１へのデータ信号印加が終了し、ＢＬ１ではこの正しい電位を維持・伝送することができる。それゆえ、境界線上の信号線が、隣接する信号線との間の寄生容量によって電位の揺動を受けた状態で電位を書き込まれることで、伝送すべきデータに誤差が生じるのを、効果的に防止することができる。
【００５７】
　その結果、表示装置において、境界線上の画素が電位の揺動を受けた状態で書き込まれて、それが表示期間にわたって保持されるという現象が起こらない。それゆえ、ブロックの境目に周辺と同じ電位を供給したにも関わらず周辺とは表示状態が異なるという不具合を軽減することができる。
【００５８】
　また、このように誤差をなくすためにあらかじめ通常より早いタイミングで導通しているが、通常の導通期間の開始時期・終了時期を規定するための信号のタイミングを若干変更するだけでこのような構成を実現でき、そのような早い導通専用の開始時期・終了時期を規定するための信号を新たに作り出す必要がないことになる。それゆえ、このように駆動するための装置の構成を簡素化することができる。
【００５９】
　また、本発明の画像表示装置は、行方向の走査線と列方向の信号線とがマトリクス状に形成され、一水平期間内に、そのマトリクス上の位置に対応するデータ信号がその位置に対応する信号線に印加され、上記信号線を複数のブロックに分け、各行において、上記信号線の電位をブロックごとに順次基準電圧に対して極性反転させることで、データ信号をブロックごとにデータ授受部からマトリクス上の画素に伝送し、上記データ信号が表す画像を上記画素にて表示する画像表示装置において、上記いずれかに記載のデータ伝送方法を用いてデータ授受部からマトリクス上の画素にデータ信号を伝送する構成とすることができる。
【００６０】
　上記の構成により、上記のいずれかのデータ伝送方法を用いてデータ授受部からマトリクス上の画素にデータ信号を伝送する。したがって、上記のように境界線上の画素が電位の揺動を受けた状態で書き込まれて、それが表示期間にわたって保持されるという現象が起こらない。それゆえ、ブロックの境目に周辺と同じ電位を供給したにも関わらず周辺とは表示状態が異なるという不具合を軽減することができる。
【００６１】
　また、本発明の信号線駆動回路は、複数の走査線と複数の信号線とがマトリクス状に形成され、一水平期間内に、そのマトリクス状の位置に対応するデータ信号がその位置に対応する信号線に印加され、上記信号線を複数のブロックに分け、上記信号線をブロック毎に順次導通させることで、データ信号をブロック毎にデータ授受部からマトリクス状の画素に伝送し、上記データ信号が表す画像を上記画素にて表示する画像表示装置に上記データ信号を伝送する信号線駆動回路において、時系列で連続的に入力されて信号線ｎ本分にあたる１ブロック分の入力データを、ｎ個のサンプリング部でサンプリングしてｎ個のサンプリングデータとしてそれぞれ蓄積後、該当する信号線へそれぞれ出力し、上記ｎ個のサンプリング部をグループ分けし、上記ブロックのうち、同一の走査線について上記入力データのサンプリング順序が２番目以降であるものの一つをＢＬ２とし、上記ブロックＢＬ２の最初のサンプリングデータＤｂ１が入力されるサンプリング部を有するグループをＧＲａとするとき、上記グループＧＲａが、同一の走査線について上記ブロックＢＬ２よりもサンプリング時期が早いブロックのサンプリングデータを蓄積してから、遅くとも上記サンプリングデータＤｂ１が入力されるまでに、グループＧＲａ内に、上記サンプリングデータＤｂ１を蓄積するための空のサンプリング部を用意するタイミングを規定するグループ制御信号をグループごとに生成することを特徴としている。
【００６２】
　また、本発明の信号線駆動回路は、上記データ授受部として、上記画像表示装置に上記データ信号を伝送する信号線駆動回路において、時系列で連続的に入力されて信号線ｎ本分にあたる１ブロック分の入力データを、ｎ個のサンプリング部でサンプリングしてｎ個のサンプリングデータとしてそれぞれ蓄積後、該当する信号線へそれぞれ出力し、上記ｎ個のサンプリング部をグループ分けし、上記ブロックのうち、同一の走査線について上記入力データのサンプリング順序が２番目以降であるものの一つをＢＬ２とし、上記ブロックＢＬ２の最初のサンプリングデータＤｂ１が入力されるサンプリング部を有するグループをＧＲａとするとき、上記グループＧＲａが、同一の走査線について上記ブロックＢＬ２よりもサンプリング時期が早いブロックのサンプリングデータを蓄積してから、遅くとも上記サンプリングデータＤｂ１が入力されるまでに、グループＧＲａ内に、上記サンプリングデータＤｂ１を蓄積するための空のサンプリング部を用意するタイミングを規定するグループ制御信号をグループごとに生成する構成とすることができる。
【００６３】
　上記の構成により、上記グループＧＲａが、同一の走査線について上記ブロックＢＬ２よりもサンプリング時期が早いブロックのサンプリングデータを蓄積してから、遅くとも上記サンプリングデータＤｂ１が入力されるまでに、グループＧＲａ内に、上記サンプリングデータＤｂ１を蓄積するための空のサンプリング部を用意するタイミングを規定するグループ制御信号をグループごとに生成する。
【００６４】
　したがって、信号線への入力線がｎ本ある（そのため信号線はｎの整数倍の本数が存在する）場合に、ｎ番目のデータ信号をサンプリングした後に、再び１番目のデータ信号をサンプリングする前に、サンプリングが済んでいるデータ信号を信号線に転送またはラッチするための時間が不要になる。そのため、この転送またはラッチのための時間に応じてデータ信号を特に加工しておくことが不要となる。それゆえ、上記の構成による効果に加え、簡素な構成で、データを迅速に伝送でき、高速にデータを処理することができる。
【００６５】
　また、本発明の信号線駆動回路は、上記構成において、上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とするとき、上記各サンプリング部が、上記サンプリングデータを蓄積する系統を複数個有しており、あるグループＧＲ１で、ブロックＢＬ１の上記サンプリングデータを各サンプリング部内の上記複数系統の一つにそれぞれ蓄積していき、その蓄積が終われば、次のサンプリングデータについて別のグループで蓄積を開始し、その後、上記グループＧＲ１で次のブロックＢＬ２のサンプリングデータの蓄積を開始するまでに、上記グループＧＲ１で、次の蓄積先となる系統を、現在蓄積データのない系統へと切り替えるタイミングを規定する信号を上記グループ制御信号として生成することを特徴としている。
【００６６】
　上記の構成により、上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とするとき、上記各サンプリング部が、上記サンプリングデータを蓄積する系統を複数個有しており、あるグループＧＲ１で、ブロックＢＬ１の上記サンプリングデータを各サンプリング部内の上記複数系統の一つにそれぞれ蓄積していき、その蓄積が終われば、次のサンプリングデータについて別のグループで蓄積を開始し、その後、上記グループＧＲ１で次のブロックＢＬ２のサンプリングデータの蓄積を開始するまでに、上記グループＧＲ１で、次の蓄積先となる系統を、現在蓄積データのない系統へと切り替える。この切り替えは、グループごとに同時に行うようにすればよい。
【００６７】
　したがって、１つのブロック内の各信号線に対して複数系統を設けて蓄積・出力を系統間で切り替えるものであっても、蓄積処理を行うグループを切り替えて他のグループでその間のデータ信号を確実にサンプリングすることができ、データの取りこぼしを確実に防ぐことができる。それゆえ、上記の構成による効果に加え、より簡素な構成で、データを迅速に伝送でき、高速にデータを処理することができる。
【００６８】
　また、本発明の信号線駆動回路は、上記構成において、上記グループのうちの一つをＧＲ１とするとき、少なくともこのグループＧＲ１でサンプリングデータを蓄積した後、別のグループでサンプリングデータを蓄積中に、上記グループＧＲ１で蓄積したサンプリングデータを出力するタイミングを規定する信号を上記グループ制御信号として生成することを特徴としている。
【００６９】
　上記の構成により、上記グループのうちの一つをＧＲ１とするとき、少なくともこのグループＧＲ１でサンプリングデータを蓄積した後、別のグループでサンプリングデータを蓄積中に、上記グループＧＲ１で蓄積したサンプリングデータを出力する。
【００７０】
　したがって、１つのブロック内の各信号線に対して複数系統を設けて蓄積・出力を系統間で切り替える必要がなく、切り替えのための時間が不要である。それゆえ、上記の構成による効果に加え、より簡素な構成で、データを迅速に伝送でき、高速にデータを処理することができる。
【００７１】
　また、本発明のデータ伝送装置として、行方向の走査線と列方向の信号線とがマトリクス状に形成され、一水平期間内に、そのマトリクス上の位置に対応するデータ信号がその位置に対応する信号線に印加され、上記マトリクス上の画素にデータ信号を伝送して画像を表示する画像表示装置に用いられるものであって、上記信号線を複数のブロックに分け、各行において、上記信号線をブロックごとに順次導通させることで、データ信号をブロックごとにマトリクス部とデータ授受部との間で伝送するデータ伝送装置において、上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とし、上記ＢＬ１、ＢＬ２にそれぞれ属し、互いに隣接している信号線をそれぞれＳＬ１、ＳＬ２とするとき、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための導通である正規の導通としての上記データ信号の印加終了時期に先立って、予行の導通としてＳＬ２を導通させる導通制御部を備えた構成としてもよい。
【００７２】
　上記の構成により、一水平期間内において、その行で、ＢＬ１への正規の導通としての上記データ信号の印加終了時期に先立って、ＢＬ２に属する信号線のうち少なくともＳＬ２を予行の導通として導通させる。例えば、ＳＬ２を含めて、ＢＬ２に属する全ての信号線を導通させればよい。信号線の電位を基準電圧に対して極性反転させる交流駆動の場合は、ＢＬ１への正規の導通としての上記データ信号の印加終了時期に先立って、予行の導通として、少なくともＳＬ２の電位を上記基準電圧に対して極性反転させる。したがって、上記のように境界線上の画素が電位の揺動を受けた状態で書き込まれて、それが表示期間にわたって保持されるという現象が起こらない。それゆえ、ブロックの境目に周辺と同じ電位を供給したにも関わらず周辺とは表示状態が異なるという不具合を軽減することができる。
【発明の効果】
【００７３】
　以上のように、本発明のデータ伝送方法は、ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とし、上記ＢＬ１、ＢＬ２にそれぞれ属し、互いに隣接している信号線をそれぞれＳＬ１、ＳＬ２とするとき、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための導通である正規の導通としての上記データ信号の印加終了時期に先立って、予行の導通としてＳＬ２を導通させる構成とすることができる。
【００７４】
　これにより、上記の予行の導通によってブロックＢＬ１は電位の突き上げを受けて電位が揺動するが、その後、正規の導通が行われ、ＢＬ１への正しい電位が印加され、揺動が修復されるので、ブロックの境界線上の信号線が、隣接する信号線との間の寄生容量によって電位の揺動を受けた状態で電位を書き込まれることで、伝送すべきデータに誤差が生じるのを、効果的に防止することができるという効果を奏する。
【００７５】
　また、本発明のデータ伝送方法は、ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とし、上記ＢＬ１、ＢＬ２にそれぞれ属し、互いに隣接している信号線をそれぞれＳＬ１、ＳＬ２とするとき、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための導通である正規の導通としての上記データ信号の印加終了時期に先立って、予行の導通としてＳＬ２の電位を上記基準電圧に対して極性反転させる構成とすることができる。
【００７６】
　これにより、上記のように境界線上の画素が電位の揺動を受けた状態で書き込まれて、それが表示期間にわたって保持されるという現象が起こらないので、ブロックの境目に周辺と同じ電位を供給したにも関わらず周辺とは表示状態が異なるという不具合を軽減することができるという効果を奏する。
【００７７】
　また、本発明のデータ伝送方法は、上記の構成に加えて、上記一水平期間内において、ＢＬ１への上記データ信号の印加終了時期に先立って、複数のブロックの信号線を同時に導通させる構成とすることができる。
【００７８】
　これにより、多くのブロックに分けての駆動である場合でも、予行の極性反転等の予行の導通のために要する時間が長くなりすぎることがなく、正規の極性反転等の正規の導通を行うのに際して時間的なロスを軽減できるので、上記の構成による効果に加えて、余裕を持って信号印加ができ、データ処理品質を向上させることができるという効果を奏する。
【００７９】
　また、本発明のデータ伝送方法は、上記の構成に加えて、ＢＬ２で上記予行の導通を行っている間は、その予行の導通を行っているＢＬ２の信号線には、信号線に印加されるデータ信号のうちの最大値と最小値との中間の信号強度を持ったデータ信号を印加する構成とすることができる。
【００８０】
　これにより、ＢＬ１内の信号線は、このような中間的なデータ信号の場合に微少な電位差によって電位の著しい突き下げを受けることがなくなるので、上記の構成による効果に加えて、ブロックの境目に周辺と同じ電位を供給したにも関わらず周辺とは電位が異なるという不具合を、よりいっそう軽減することができるという効果を奏する。
【００８１】
　また、本発明のデータ伝送方法は、上記の構成に加えて、上記一水平期間内において、ＢＬ１の正規の導通期間中に、ＢＬ２での上記予行の導通を行う構成とすることができる。
【００８２】
　これにより、多くのブロックに分けての駆動である場合でも、予行の極性反転等の予行の導通のために要する時間が長くなりすぎることがなく、正規の極性反転等の正規の導通を行うのに際して時間的なロスを軽減できるので、上記の構成による効果に加えて、余裕を持って信号印加ができ、データ処理品質を向上させることができるという効果を奏する。
【００８３】
　また、本発明のデータ伝送方法は、上記の構成に加えて、上記一水平期間内において、ＢＬ１の正規の導通の終了時期にＢＬ２での上記予行の導通を終了し、引き続き、ＢＬ２で正規の導通を行う構成とすることができる。
【００８４】
　これにより、予行の極性反転等の予行の導通期間の開始時期・終了時期を規定するための信号を新たに作り出す必要がないので、上記の構成による効果に加えて、このように駆動するための装置の構成を簡素化することができるという効果を奏する。
【００８５】
　本発明のデータ伝送方法は、時系列で連続的に入力されて信号線ｎ本分にあたる１ブロック分の入力データを、ｎ個のサンプリング部でサンプリングしてｎ個のサンプリングデータとしてそれぞれ蓄積後、該当する信号線へそれぞれ出力し、上記ｎ個のサンプリング部をグループ分けし、上記ブロックのうち、同一の走査線について上記入力データのサンプリング順序が２番目以降であるものの一つをＢＬ２とし、上記ブロックＢＬ２の最初のサンプリングデータＤｂ１が入力されるサンプリング部を有するグループをＧＲａとするとき、上記グループＧＲａが、同一の走査線について上記ブロックＢＬ２よりもサンプリング時期が早いブロックのサンプリングデータを蓄積してから、遅くとも上記サンプリングデータＤｂ１が入力されるまでに、グループＧＲａ内に、上記サンプリングデータＤｂ１を蓄積するための空のサンプリング部を用意する構成である。
【００８６】
　また、本発明のデータ伝送方法は、時系列で連続的に入力されて信号線ｎ本分にあたる１ブロック分の入力データを、ｎ個のサンプリング部でサンプリングしてｎ個のサンプリングデータとしてそれぞれ蓄積後、該当する信号線へそれぞれ出力し、上記ｎ個のサンプリング部をグループ分けし、上記ブロックのうち、同一の走査線について上記入力データのサンプリング順序が２番目以降であるものの一つをＢＬ２とし、上記ブロックＢＬ２の最初のサンプリングデータＤｂ１が入力されるサンプリング部を有するグループをＧＲａとするとき、上記グループＧＲａが、同一の走査線について上記ブロックＢＬ２よりもサンプリング時期が早いブロックのサンプリングデータを蓄積してから、遅くとも上記サンプリングデータＤｂ１が入力されるまでに、グループＧＲａ内に、上記サンプリングデータＤｂ１を蓄積するための空のサンプリング部を用意する構成とすることができる。
【００８７】
　これにより、信号線への入力線がｎ本ある場合に、ｎ番目のデータ信号をサンプリングした後に、再び１番目のデータ信号をサンプリングする前に、サンプリングが済んでいるデータ信号を信号線に転送またはラッチするための時間が不要になる。そのため、この転送またはラッチのための時間に応じてデータ信号を特に加工しておくことが不要になるので、簡素な構成で、データを迅速に伝送でき、高速にデータを処理することができるという効果を奏する。
【００８８】
　また、本発明のデータ伝送方法は、上記の構成に加えて、上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とするとき、上記各サンプリング部が、上記サンプリングデータを蓄積する系統を複数個有しており、あるグループＧＲ１で、ブロックＢＬ１の上記サンプリングデータを各サンプリング部内の上記複数系統の一つにそれぞれ蓄積していき、その蓄積が終われば、次のサンプリングデータについて別のグループで蓄積を開始し、その後、上記グループＧＲ１で次のブロックＢＬ２のサンプリングデータの蓄積を開始するまでに、上記グループＧＲ１で、次の蓄積先となる系統を、現在蓄積データのない系統へと切り替える構成である。
【００８９】
　これにより、１つのブロック内の各信号線に対して複数系統を設けて蓄積・出力を系統間で切り替えるものであっても、蓄積処理を行うグループを切り替えて他のグループでその間のデータ信号を確実にサンプリングすることができ、データの取りこぼしを確実に防ぐことができるので、上記の構成による効果に加え、より簡素な構成で、データを迅速に伝送でき、高速にデータを処理することができるという効果を奏する。
【００９０】
　また、本発明のデータ伝送方法は、上記の構成に加えて、上記グループのうちの一つをＧＲ１とするとき、少なくともこのグループＧＲ１でサンプリングデータを蓄積した後、別のグループでサンプリングデータを蓄積中に、上記グループＧＲ１で蓄積したサンプリングデータを出力する構成である。
【００９１】
　これにより、１つのブロック内の各信号線に対して複数系統を設けて蓄積・出力を系統間で切り替える必要がなく、切り替えのための時間が不要であるので、上記の構成による効果に加え、より簡素な構成で、データを迅速に伝送でき、高速にデータを処理することができるという効果を奏する。
【００９２】
　また、本発明のデータ伝送方法は、上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とし、上記ＢＬ１、ＢＬ２にそれぞれ属し、互いに隣接している信号線をそれぞれＳＬ１、ＳＬ２とするとき、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための導通である正規の導通としての上記データ信号の印加終了時期に先立って、ＳＬ２への上記データ信号の印加を開始する構成とすることができる。
【００９３】
　これにより、ＳＬ２への上記データ信号の印加によってブロックＢＬ１は電位の突き上げを受けて電位が揺動するが、その後、正規の導通が行われ、ＢＬ１への正しい電位が印加されて揺動が修復されるので、ブロックの境界線上の信号線が、隣接する信号線との間の寄生容量によって電位の揺動を受けた状態で電位を書き込まれることで、伝送すべきデータに誤差が生じるのを、効果的に防止することができるという効果を奏する。
【００９４】
　また、本発明のデータ伝送方法は、画像表示装置に対し、上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とし、上記ＢＬ１、ＢＬ２にそれぞれ属し、互いに隣接している信号線をそれぞれＳＬ１、ＳＬ２とするとき、一水平期間内に、その行で、ＢＬ１への、上記データ信号を印加するための導通である正規の導通としての上記データ信号の印加終了時期に先立って、ＳＬ２への上記データ信号の印加を開始する構成とすることができる。
【００９５】
　これにより、ＳＬ２への上記データ信号の印加によってブロックＢＬ１は電位の突き上げを受けて電位が揺動するが、その後、正規の導通が行われ、ＢＬ１への正しい電位が印加されてこの揺動が修復されるので、画像表示装置において、ブロックの境界線上の信号線が、隣接する信号線との間の寄生容量によって電位の揺動を受けた状態で電位を書き込まれることで、ブロックの境目に周辺と同じ電位を供給したにも関わらず周辺とは表示状態が異なるという不具合を軽減することができるという効果を奏する。
【００９６】
　また、本発明の画像表示装置は、上記のいずれかのデータ伝送方法を用いてデータ授受部からマトリクス上の画素にデータ信号を伝送する構成とすることができる。
【００９７】
　これにより、上記のように境界線上の画素が電位の揺動を受けた状態で書き込まれて、それが表示期間にわたって保持されるという現象が起こらないので、ブロックの境目に周辺と同じ電位を供給したにも関わらず周辺とは表示状態が異なるという不具合を軽減することができるという効果を奏する。
【００９８】
　また、本発明の信号線駆動回路は、時系列で連続的に入力されて信号線ｎ本分にあたる１ブロック分の入力データを、ｎ個のサンプリング部でサンプリングしてｎ個のサンプリングデータとしてそれぞれ蓄積後、該当する信号線へそれぞれ出力し、上記ｎ個のサンプリング部をグループ分けし、上記ブロックのうち、同一の走査線について上記入力データのサンプリング順序が２番目以降であるものの一つをＢＬ２とし、上記ブロックＢＬ２の最初のサンプリングデータＤｂ１が入力されるサンプリング部を有するグループをＧＲａとするとき、上記グループＧＲａが、同一の走査線について上記ブロックＢＬ２よりもサンプリング時期が早いブロックのサンプリングデータを蓄積してから、遅くとも上記サンプリングデータＤｂ１が入力されるまでに、グループＧＲａ内に、上記サンプリングデータＤｂ１を蓄積するための空のサンプリング部を用意するタイミングを規定するグループ制御信号をグループごとに生成する構成である。
【００９９】
　また、本発明の信号線駆動回路は、上記画像表示装置に対し、時系列で連続的に入力されて信号線ｎ本分にあたる１ブロック分の入力データを、ｎ個のサンプリング部でサンプリングしてｎ個のサンプリングデータとしてそれぞれ蓄積後、該当する信号線へそれぞれ出力し、上記ｎ個のサンプリング部をグループ分けし、上記ブロックのうち、同一の走査線について上記入力データのサンプリング順序が２番目以降であるものの一つをＢＬ２とし、上記ブロックＢＬ２の最初のサンプリングデータＤｂ１が入力されるサンプリング部を有するグループをＧＲａとするとき、上記グループＧＲａが、同一の走査線について上記ブロックＢＬ２よりもサンプリング時期が早いブロックのサンプリングデータを蓄積してから、遅くとも上記サンプリングデータＤｂ１が入力されるまでに、グループＧＲａ内に、上記サンプリングデータＤｂ１を蓄積するための空のサンプリング部を用意するタイミングを規定するグループ制御信号をグループごとに生成する構成とすることができる。
【０１００】
　これにより、信号線への入力線がｎ本ある場合に、ｎ番目のデータ信号をサンプリングした後に、再び１番目のデータ信号をサンプリングする前に、サンプリングが済んでいるデータ信号を信号線に転送またはラッチするための時間が不要になる。そのため、この転送またはラッチのための時間に応じてデータ信号を特に加工しておくことが不要になるので、簡素な構成で、データを迅速に伝送でき、高速にデータを処理することができるという効果を奏する。
【０１０１】
　また、本発明の信号線駆動回路は、上記の構成に加えて、上記ブロックのうちの少なくとも１組の、互いに隣接する信号線をそれぞれ有するブロック同士について、上記データ信号の印加終了時期が早いほうのブロックをＢＬ１、遅いほうのブロックをＢＬ２とするとき、上記各サンプリング部が、上記サンプリングデータを蓄積する系統を複数個有しており、あるグループＧＲ１で、ブロックＢＬ１の上記サンプリングデータを各サンプリング部内の上記複数系統の一つにそれぞれ蓄積していき、その蓄積が終われば、次のサンプリングデータについて別のグループで蓄積を開始し、その後、上記グループＧＲ１で次のブロックＢＬ２のサンプリングデータの蓄積を開始するまでに、上記グループＧＲ１で、次の蓄積先となる系統を、現在蓄積データのない系統へと切り替えるタイミングを規定する信号を上記グループ制御信号として生成する構成である。
【０１０２】
　これにより、１つのブロック内の各信号線に対して複数系統を設けて蓄積・出力を系統間で切り替えるものであっても、蓄積処理を行うグループを切り替えて他のグループでその間のデータ信号を確実にサンプリングすることができ、データの取りこぼしを確実に防ぐことができるので、上記の構成による効果に加え、より簡素な構成で、データを迅速に伝送でき、高速にデータを処理することができるという効果を奏する。
【０１０３】
　また、本発明の信号線駆動回路は、上記の構成に加えて、上記グループのうちの一つをＧＲ１とするとき、少なくともこのグループＧＲ１でサンプリングデータを蓄積した後、別のグループでサンプリングデータを蓄積中に、上記グループＧＲ１で蓄積したサンプリングデータを出力するタイミングを規定する信号を上記グループ制御信号として生成する構成である。
【０１０４】
　これにより、１つのブロック内の各信号線に対して複数系統を設けて蓄積・出力を系統間で切り替える必要がなく、切り替えのための時間が不要であるので、上記の構成による効果に加え、より簡素な構成で、データを迅速に伝送でき、高速にデータを処理することができるという効果を奏する。
【発明を実施するための最良の形態】
【０１０５】
　〔実施の形態１〕
　本発明の実施の一形態について図１ないし図２０に基づいて説明すれば、以下の通りである。本実施の形態においては、データ伝送装置は、アクティブマトリクス基板（マトリクス部）であり、走査線、信号線、画素電極を有し、アクティブマトリクス方式で表示駆動される表示装置としての液晶表示装置である。その等価回路を図１を参照しながら説明する。
【０１０６】
　画素電極には、それぞれデータ処理部としての画素Ａ1、Ｂ1、…が設けられるとともに、図示しないＴＦＴ（薄膜トランジスタ）等の画素スイッチング素子が接続されている。これらの画素は液晶で構成され、これらによって液晶パネルが構成され、この液晶パネルにて画像を表示する液晶表示装置が構成されている。なお、実際には、図に示した以外にも同様に多くの信号線およびそれらに対応するだけの各部材が設けられているが、ここでは、説明の便宜上簡略化し、信号線は、ｆ’、ｆ、ａ、ｂ、ｃ、ｄ、ｅ、ｅ’の８本のみを示し、同様に、走査線は、ｇ1、ｇ2の２本のみを示す。
【０１０７】
　信号線ｆ’、ｆ、ａ、ｂにより１つのブロック（第１ブロックと称する）が構成されている。また、信号線ｃ、ｄ、ｅ、ｅ’により別の１つのブロック（第２ブロックと称する）が構成されている。本実施の形態においてはこのように２ブロックの構成について説明する。しかしこれに限定されない。
【０１０８】
　上記信号線ｆ’、ｆ、ａ、ｂ、ｃ、ｄ、ｅ、ｅ’の端部に同図に示すように信号線スイッチング素子（ＳＷａ、ＳＷｂ、ＳＷｃ、ＳＷｄ等）を設け、これら素子の他端は、外部回路を装着するための信号入力部としての信号線駆動回路（データ授受部）１と電気的に接続されており、信号線駆動回路１と該スイッチング素子の間には信号線分岐部７が設けられている。信号線スイッチング素子はＣＭＯＳトランジスタで構成できるし、場合によってはＮＭＯＳトランジスタで構成することもある。また、信号線分岐部７は配線を枝分かれさせることで構成できる。
【０１０９】
　そして、これら信号線スイッチング素子は、信号線駆動回路１の出力端から出ている出力線ｓ1、ｓ2、ｓ3、ｓ4と電気的にそれぞれ接続されている。上記信号線スイッチング素子ＳＷａ等の制御端には、信号線スイッチング素子の導通・非導通を切り替える制御配線ＳＷ1およびＳＷ2が複数のブロック毎に共通に接続されており、このように切り替えることによって、表示信号として、信号線駆動回路１からの画像信号（データ信号）を、時分割で信号線に供給するようになっている。
【０１１０】
　つまり、信号線や走査線をブロックに分け、信号線であればある走査線が選択されている間（走査線の一選択期間、一水平期間）、また走査線であれば一垂直期間を時分割して、データ信号や走査信号を各ブロックに順次印加するように、信号の印加先のブロックを時間と共に切り替えるようにしている。そのなかで、本実施の形態では、信号線をブロックに分け、走査線の一選択期間を時分割して、データ信号を各ブロックに順次印加するように、信号の印加先のブロックを時間と共に切り替えるようにしている。走査線をブロックに分けた場合は、一垂直期間を時分割して、走査信号を各ブロックに順次印加するように、信号の印加先のブロックを時間と共に切り替えるようにすればよい。
【０１１１】
　上記制御配線ＳＷ1およびＳＷ2は、導通制御部によってその出力を制御される。図１１に、このような導通制御部の構成例を示す。ＨＳＹは、画像に同期した水平同期信号である。ＰＬＬ（phase-locked loop ）発振器２１でクロックＣＬＫを生成する。このＨＳＹおよびクロックＣＬＫを、Ｈカウンタ（「Ｈ」は、ここでは「水平」を表す。）２２でカウントし、そのカウンタの値を元に各デコーダ（ＳＷ1デコーダ２３、ＳＷ2デコーダ２４）で各パルスを作成する。各デコーダは、あらかじめ所定の値がセットされており、その値に従って各パルスを出力する。所定の値は、ｓ1など、ｇ2など、各画素や、ＳＷａ等の個別のパラメータについて決定し、最適化しておく。
【０１１２】
　図１２に、導通制御部の別の構成例を示す。すなわち、図１１のＰＬＬ発振器２１でクロックＣＬＫを生成する代わりに、ＨＳＹとＣＬＫとがＨカウンタ３１に入力される。ＣＬＫは画像のドットデータに同期している。それ以外は図１１と同様である。
【０１１３】
　次に、信号線駆動回路１の構成について述べる。一例を図１８に示す。また、そのタイミングチャートを図１９に示す。図１８に示すように、データ線ＤＡＴの入力からＳ1の出力までで一つのサンプリング回路（サンプリング部）が構成され、合計ｎ個のサンプリング回路が設けられている。なお、図では便宜上、代表として、１番目のサンプリング回路７１およびｎ番目のサンプリング回路７２のみを描いている。
【０１１４】
　データ線ＤＡＴがｎ個のサンプリング回路（サンプリング部）へと枝分かれして入力され、各サンプリング回路から、出力端（Ｓ1等）を介して信号線へと画像信号が出力されるようになっている。データ線ＤＡＴは、画素に表示すべきデータ信号である画像信号をこの信号線駆動回路１に供給するものである。その出力本数をｎとすると（ｎライン出力）、ブロックの個数がこの説明のように２個であれば、信号線の本数はそれらの積であるため２ｎ本となる。そして、データ線ＤＡＴから供給される画像信号は、サンプリング信号（サンプリングパルス）ＳＡＭ1からＳＡＭnまでの各タイミングで、１番目（出力端Ｓ1）からｎ番目（出力端Ｓn）までサンプリングされ、信号線分岐部７にて分岐されて、２ｎ本の信号線へと画像信号が送られるようになっている。サンプリング信号ＳＡＭ1〜サンプリング信号ＳＡＭnは、信号線駆動回路１内で、シフトレジスタにより作ることができる。
【０１１５】
　上記データ線ＤＡＴに、１番目の出力分として、アナログスイッチＡＳＷＡ・ＡＳＷＢが接続されている。データ線ＤＡＴは、ここでは、アナログ信号を伝える役割を有する。アナログスイッチＡＳＷＡ・ＡＳＷＢは、ともに、データ線ＤＡＴに入力された画像信号をアナログスイッチＡＳＷＤに伝えるべく接続されている。また、アナログスイッチＡＳＷＣからの制御により、データ線ＤＡＴからの入力が、ＡＳＷＡ・ＡＳＷＢの一方のみを介してアナログスイッチＡＳＷＤへ送り出されるようになっている。
【０１１６】
　データ信号としての画像信号の入力系統のうち、アナログスイッチＡＳＷＣ・ＡＳＷＡ・ＡＳＷＤを介するほうをＡ系統（図中、ＤＡで示す）と称し、アナログスイッチＡＳＷＣ・ＡＳＷＢ・ＡＳＷＤを介するほうをＢ系統（図中、ＤＢで示す）と称する。すなわち、データ線ＤＡＴには、Ａ・Ｂ、２系統の信号経路が並列された形となっている。
【０１１７】
　アナログスイッチＡＳＷＡとアナログスイッチＡＳＷＤとの間には、サンプリングホールドコンデンサＣSHAが配されている。同様に、アナログスイッチＡＳＷＢとアナログスイッチＡＳＷＤとの間には、サンプリングホールドコンデンサＣSHBが配されている。ＲＬは基準電位である。
【０１１８】
　アナログスイッチＡＳＷＣは、サンプリング信号ＳＡＭ1が入力され、また、コントロール信号ＣＮＴ０で切り替え制御される。
【０１１９】
　アナログスイッチＡＳＷＤは、出力バッファＢｕへ画像信号を出力し、また、コントロール信号ＣＮＴで切り替え制御される。出力バッファＢｕからの出力が、１番目の出力端Ｓ1となる。
【０１２０】
　ＬＥＶは、図４（および後述の図２２）の場合のように、あらかじめ充電されるレベルを、所望の充電電圧にする場合に使用する。つまり、その所望の充電電圧をこの信号ＬＥＶに入れるようにするか、あるいは、この信号ＬＥＶを切り替えタイミング用の信号として用いて、所望の電圧への切り替え等を行うようにすればよい。これについては後述する。
【０１２１】
　２番目以降の出力分も、１番目と同様に行う。
【０１２２】
　２ｎ本の信号線を有するアクティブマトリクス基板を駆動するために、以下のような動作が行われる。すなわち、図３の第１ブロック（画面の左半分に表示するデータ）１１に相当する表示信号が供給されている間に、シフトレジスタから供給されるサンプリング信号（ＳＡＭ1〜ＳＡＭn）が順次供給される。このとき、コントロール信号ＣＮＴ０はＡ系統（図中、ＤＡで示す）を選択している。したがって、アナログスイッチＡ（ＡＳＷＡ）が導通され、サンプリングホールドコンデンサ（ＣSHA）に第１ブロックのデータ信号が蓄積される。
【０１２３】
　そしてＳＡＭnまでが選択され終わると、コントロール信号ＣＮＴ０はＢ系統（図中、ＤＢで示す）に切り替わり、再びサンプリング信号（ＳＡＭ1〜ＳＡＭn）が順次供給されるとともに、画像信号が供給される。そしてＢ系統に信号を蓄積する間に、コントロール信号ＣＮＴはＡ系統を選択し、先ほど蓄えたデータ信号を出力する。
【０１２４】
　上記の図１８の構成では、コントロール信号ＣＮＴ０がＡ系統からＢ系統に切り替わるための一定期間（図１９の時刻ｔ5近傍）はＡ系統・Ｂ系統どちらのサンプリングホールドコンデンサにもデータ信号を蓄積することができない。ここで、一般に画像信号は外部から１水平ライン分が時系列的に連続して供給される。そのため、図１８の構成では、サンプリング系統がＡ・Ｂ系統間で切り替わるための時間が画像信号の供給間隔と比べて無視できない場合には、第１ブロックと第２ブロックとの境界のデータ信号が飛んでしまった表示となる。これを回避するためには、画像信号自体になんらかの加工を施すなどして、上記の系統切り替えに要する時間に対応する空白期間を設けるようにする。
【０１２５】
　一方、以下の図５、図７、図９のような構成においては、サンプリング信号ＳＡＭnの次に連続してサンプリング信号ＳＡＭ1でサンプリングすることになるが、図１８の構成の場合に必要となるような、ラッチや転送のための空白期間が不要である。すなわち、水平画素数１本分（画像表示装置の１水平画素分）をサンプリングするのに、１つの信号線駆動回路を２度以上使う必要があるため、サンプリング信号ＳＡＭn終了後すぐ連続してサンプリング信号ＳＡＭ1でサンプリングすることになるが、図１８の構成の場合であれば、データ信号の転送等で時間が必要な関係上、ＳＡＭnとＳＡＭ1との間に時間間隔が必要であるのに対し、図５、図７、図９のような構成では、出力本数の前半と後半とでグループ制御信号を異ならせることにより、上記のような空白期間を設けるために画像信号自体に加工を施す等の工夫をすることなく、このような連続したサンプリングを行うことができるようになっている。
【０１２６】
　図５の構成例について説明する。これは、図１８からサンプリングを制御する信号の構成を変えたものである。なお、図では便宜上、代表として、１番目のサンプリング回路１５およびｎ番目のサンプリング回路１６のみを描いている。
【０１２７】
　上記のように出力本数をｎとすると（ｎライン出力）、この図５の構成では、図１８の構成と異なり、１番目（Ｓ1）から（ｎ／２）番目（Ｓn/2）までの第１のグループと、（ｎ／２＋１）番目（Ｓn/2+1）からｎ番目（Ｓn）までの第２のグループとにグループ分けする。ただしここではｎは偶数であるとする。そして、１番目（Ｓ1）から（ｎ／２）番目（Ｓn/2）までは、アナログスイッチＡＳＷＣは、前半ライン用のグループ制御信号ＣＮＴａで制御され、（ｎ／２＋１）番目（Ｓn/2+1）からｎ番目（Ｓn）までは、アナログスイッチＡＳＷＣは、後半ライン用のグループ制御信号ＣＮＴｂで制御される。すなわち、サンプリング信号ＳＡＭ1〜サンプリング信号ＳＡＭnをＡ系統・Ｂ系統に切り替えるグループ制御信号が、ＣＮＴａ・ＣＮＴｂの２種類存在する。そして、ＣＮＴａ・ＣＮＴｂとも、この切り替えは、ほぼＳＡＭn/2の近辺で行うようになっている。これは、ＳＡＭ1〜ＳＡＭn終了後すぐに続けて、ＳＡＭ1からサンプリングするためであり、データ線に入るデータ信号を特に加工する必要をなくすためである。なお、それ以外の構成は図１８と同一である。
【０１２８】
　図６にタイミングチャートを示す。図中、グループ制御信号ＣＮＴａ・ＣＮＴｂ・コントロール信号ＣＮＴが選択する系統を括弧書きで示す。すなわち、Ａ系統を選択する期間を（ＤＡ）で示し、Ｂ系統を選択する期間を（ＤＢ）で示す。また、ＬＥＶは、同図に示すhighの期間に出力レベルが固定され、その効果は図１８の場合と同様である。
【０１２９】
　このように、この構成では、図１８の構成と異なり、サンプリング信号を２グループに分けるようにしている。すなわち、ｎ個のサンプリング回路（サンプリング部）を、グループ制御信号ＣＮＴａ、ＣＮＴｂに対応させて、半分ずつ分けて接続する。そして、第１ブロック１１（図３参照）の半分（ｎ／２本分）のデータ信号は、そのためのコントロール信号であるグループ制御信号ＣＮＴａにおけるＡ系統選択によってＳＡＭ1からＳＡＭn/2のタイミングでＣSHAに蓄積される。次に残りのｎ／２本分のデータ信号は、ＳＡＭn/2+1からＳＡＭnのタイミングで、該当するサンプリング回路のＣSHAに蓄積されるのであるが、そのためのコントロール信号であるグループ制御信号ＣＮＴｂは、ＳＡＭn/2+1のタイミングよりもまえもってＡ系統を選択している。このようにまえもって選択していても、ＳＡＭn/2+1からＳＡＭnが選択されない間はなんら影響を及ぼさない。
【０１３０】
　そして、ＳＡＭn/2+1からＳＡＭnが選択され始めると、今度はグループ制御信号ＣＮＴａはＢ系統を選択し、来るべき第２ブロック（画面の右半分に表示するデータ）１２の画像信号をホールドする準備ができあがる。もちろん、ＳＡＭn/2+1からＳＡＭnの選択の間は、１番目からｎ／２番目までのサンプリング回路は待機しているだけであって、実際のサンプリングは行われない。そしてＳＡＭnまでが選択され終わると、再びサンプリング信号（ＳＡＭ1〜ＳＡＭn）が順次供給されるとともに、画像信号が供給される。そしてＢ系統に信号を蓄積する間にコントロール信号ＣＮＴはＡ系統を選択し、先ほど蓄えたデータ信号を出力する。このような構成により、ＳＡＭnまでのサンプリングが終わって直ちに次のブロックのＳＡＭ1からのサンプリングを始めることができる。この結果、第１ブロック１１の画像信号と第２ブロック１２の画像信号とが連続的に送られてくることにより、第１ブロックの信号のＳＡＭnまでのサンプリングが終わって直ちに第２ブロックのデータ信号が連続的に送られてきても、問題なくデータ信号（画像信号）を取り込むことができる。
【０１３１】
　次に、図７の構成例について説明する。これは、図５および図１８からサンプリング回路の構成を変えたものである。図では便宜上、代表として、１番目のサンプリング回路１７およびｎ番目のサンプリング回路１８のみを描いている。ＡＳＷＳは、サンプリング用のアナログスイッチである。ＡＳＷＨは、ホールド用のアナログスイッチである。ＣSは、サンプリングコンデンサである。ＣHは、ホールドコンデンサである。
【０１３２】
　グループ分けについては図５と同様である。すなわち、上記のように出力本数をｎとすると（ｎライン出力）、図１８の構成と異なり、１番目（Ｓ1）から（ｎ／２）番目（Ｓn/2）までの第１のグループと、（ｎ／２＋１）番目（Ｓn/2+1 ）からｎ番目（Ｓn）までの第２のグループとにグループ分けする。ただしここではｎは偶数であるとする。そして、１番目（Ｓ1）から（ｎ／２）番目（Ｓn/2）までは、アナログスイッチＡＳＷＨは、前半ライン用のグループ制御信号ＣＮＴａで制御され、（ｎ／２＋１）番目（Ｓn/2+1）からｎ番目（Ｓn）までは、アナログスイッチＡＳＷＨは、後半ライン用のグループ制御信号ＣＮＴｂで制御される。すなわち、サンプリング信号ＳＡＭ1〜サンプリング信号ＳＡＭnのサンプリングを制御するグループ制御信号が、ＣＮＴａ・ＣＮＴｂの２種類存在する。そして、第１のグループの転送は、ほぼＳＡＭn/2の近辺で行うようになっている。これは、ＳＡＭ1〜ＳＡＭn終了後すぐに続けて、ＳＡＭ1からサンプリングするためであり、データ線に入るデータ信号を特に加工する必要をなくすためである。それ以外については図１８と同様である。
【０１３３】
　図８にタイミングチャートを示す。図中、グループ制御信号ＣＮＴａ・ＣＮＴｂにより画像信号を転送する期間をそれぞれＴ21、Ｔ22で示す。また、ＬＥＶは、期間Ｔ23に出力レベルが固定され、その効果は図１８の場合と同様である。
【０１３４】
　このように、この構成では、図１８の構成と異なり、サンプリング信号を２グループに分けるようにしている。すなわち、ｎ個のサンプリング回路（サンプリング部）を、グループ制御信号ＣＮＴａ、ＣＮＴｂに対応させて、半分ずつ分けて接続する。そして、第１ブロック１１（図３参照）の半分（ｎ／２本分）のデータ信号は、ＳＡＭ1からＳＡＭn/2のタイミングで、該当するサンプリング回路のＣHに蓄積される。次に残りのｎ／２本分のデータ信号は、ＳＡＭn/2+1からＳＡＭnのタイミングで、該当するサンプリング回路のＣHに蓄積される。
【０１３５】
　そして、ＳＡＭn/2+1からＳＡＭnが選択されてそのデータ信号が蓄積され始めると、コントロール信号であるグループ制御信号ＣＮＴａによって、ＣHに蓄積したＳＡＭ1からＳＡＭn/2のデータ信号が転送され（期間Ｔ21）、来るべき第２ブロック（画面の右半分に表示するデータ）１２の画像信号をホールドする準備ができあがる。もちろん、ＳＡＭn/2+1からＳＡＭnの選択の間は、１番目からｎ／２番目までのサンプリング回路は待機しているだけであって、実際のサンプリングは行われない。そしてＳＡＭnまでが選択され終わると、再びサンプリング信号（ＳＡＭ1〜ＳＡＭn）が順次供給されるとともに、画像信号が供給される。そして、ＳＡＭ1からＳＡＭn/2が選択されてそのデータ信号が蓄積され始めると、コントロール信号であるグループ制御信号ＣＮＴｂによって、ＣHに蓄積したＳＡＭn/2+1からＳＡＭnのデータ信号が転送される（期間Ｔ22）。このような構成により、ＳＡＭnまでのサンプリングが終わって直ちに次のブロックのＳＡＭ1からのサンプリングを始めることができる。
【０１３６】
　上記のように、図７の構成は、図５や図１８の構成で各出力ごとに並列に２つのサンプリング系統を有していた代わりに、直列の２つのコンデンサを有し、信号取り込みごとに転送することによって、出力と信号取り込みとを同時に行うことができる構成である。図１８の構成ではホールド転送用の制御信号は１つ（コントロール信号ＣＮＴ０）であった。これに対し、図７の例では、これを図５の場合と同様に２つ（グループ制御信号ＣＮＴａとＣＮＴｂ）に分けている。そして、第１ブロックの信号取り込みにおいて、サンプリング信号ＳＡＭn/2+1からＳＡＭnが選択されている間に、ＳＡＭ1からＳＡＭn/2のデータ信号を転送しておき、来るべき第２ブロックの画像信号をホールドする準備を完了しておく。このことによって、第１ブロック１１の画像信号と第２ブロック１２の画像信号とが連続的に送られてくることにより、第１ブロックの信号のＳＡＭnまでのサンプリングが終わって直ちに第２ブロックのデータ信号が連続的に送られてきても、問題なくデータ信号（画像信号）を取り込むことができる。
【０１３７】
　次に、図９の構成例について説明する。図９はｍビットのデジタルデータの場合である。図では便宜上、代表として、１番目のサンプリング回路１９およびｎ番目のサンプリング回路２０のみを描いている。データ線ＤＡＴは、デジタル信号を伝える役割を持つ。階調数をｍビットとする。図中、左端の端子から入力された画像信号は分岐し、それぞれ、ｍビット分すなわちｍ本のデータ線ＤＡＴ、２つのＤタイプフリップフロップおよびＤ／ＡコンバータＤＡＣに順次入力され、各画像信号として出力（Ｓ1、Ｓ2、…、Ｓn）されるようになっている。
【０１３８】
　グループ分けについては図５、図７と同様である。すなわち、上記のように出力本数をｎとすると（ｎライン出力）、図１８の構成と異なり、１番目（Ｓ1）から（ｎ／２）番目（Ｓn/2）までの第１のグループと、（ｎ／２＋１）番目（Ｓn/2+1）からｎ番目（Ｓn）までの第２のグループとにグループ分けする。ただしここではｎは偶数であるとする。そして、１番目（Ｓ1）から（ｎ／２）番目（Ｓn/2）までは、前半ライン用のラッチを制御するグループ制御信号ＬＳａで制御され、（ｎ／２＋１）番目（Ｓn/2+1）からｎ番目（Ｓn）までは、前半ライン用のラッチを制御するグループ制御信号ＬＳｂで制御される。すなわち、サンプリング信号ＳＡＭ1〜サンプリング信号ＳＡＭnのサンプリングを制御するグループ制御信号が、ＬＳａ・ＬＳｂの２種類存在する。そして、第１のグループの転送は、ほぼＳＡＭn/2の近辺で行うようになっている。これは、ＳＡＭ1〜ＳＡＭn終了後すぐに続けて、ＳＡＭ1からサンプリングするためであり、データ線に入るデータ信号を特に加工する必要をなくすためである。それ以外については図１８と同様である。
【０１３９】
　図１０にタイミングチャートを示す。図中、グループ制御信号ＬＳａ・ＬＳｂが画像信号を転送する時期をそれぞれｔ31、ｔ32で示す。また、ＬＥＶは、期間Ｔ33に出力レベルが固定され、その効果は図１８の場合と同様である。
【０１４０】
　このように、この構成では、図１８の構成と異なり、サンプリング信号を２グループに分けるようにしている。すなわち、ｎ個のサンプリング回路（サンプリング部）を、グループ制御信号ＬＳａ、ＬＳｂに対応させて、半分ずつ分けて接続する。そして、第１ブロック１１（図３参照）の半分（ｎ／２本分）のデータ信号は、ＳＡＭ1からＳＡＭn/2のタイミングで、該当するサンプリング回路の２つのＤタイプフリップフロップに蓄積される。次に残りのｎ／２本分のデータ信号は、ＳＡＭn/2+1からＳＡＭnのタイミングで、該当するサンプリング回路の２つのＤタイプフリップフロップに蓄積される。
【０１４１】
　そして、ＳＡＭn/2+1からＳＡＭnが選択されてそのデータ信号が蓄積され始めると、コントロール信号であるグループ制御信号ＬＳａによって、２つのＤタイプフリップフロップに蓄積したＳＡＭ1からＳＡＭn/2のデータ信号が転送され（時刻ｔ31）、来るべき第２ブロック（画面の右半分に表示するデータ）１２の画像信号をホールドする準備ができあがる。もちろん、ＳＡＭn/2+1からＳＡＭnの選択の間は、１番目からｎ／２番目までのサンプリング回路は待機しているだけであって、実際のサンプリングは行われない。そしてＳＡＭnまでが選択され終わると、再びサンプリング信号（ＳＡＭ1〜ＳＡＭn）が順次供給されるとともに、画像信号が供給される。そして、ＳＡＭ1からＳＡＭn/2が選択されてそのデータ信号が蓄積され始めると、コントロール信号であるグループ制御信号ＬＳｂによって、２つのＤタイプフリップフロップに蓄積したＳＡＭn/2+1からＳＡＭnのデータ信号が転送される（時刻ｔ32）。このような構成により、ＳＡＭnまでのサンプリングが終わって直ちに次のブロックのＳＡＭ1からのサンプリングを始めることができる。
【０１４２】
　上記のように、図９の構成では、図５や図１８の構成で各出力ごとに並列に２つのサンプリング系統を有していた代わりに、直列の２つのＤタイプフリップフロップを有し、信号取り込みごとに転送することによって、出力と信号取り込みとを同時に行うことができる構成である。図１８の構成ではホールド転送用の制御信号は１つ（コントロール信号ＣＮＴ０）であった。これに対し、本図の例では、これを図５、図７の場合と同様に２つ（グループ制御信号ＬＳａとＬＳｂ）に分けている。そして、第１ブロックの信号取り込みにおいて、サンプリング信号ＳＡＭn/2+1からＳＡＭnが選択されている間に、ＳＡＭ1からＳＡＭn/2のデータ信号を転送しておき、来るべき第２ブロックの画像信号をホールドする準備を完了しておく。このことによって、第１ブロック１１の画像信号と第２ブロック１２の画像信号とが連続的に送られてくることにより、第１ブロックの信号のＳＡＭn までのサンプリングが終わって直ちに第２ブロックのデータ信号が連続的に送られてきても、問題なくデータ信号（画像信号）を取り込むことができる。
【０１４３】
　図１３に、コントロール信号ＣＮＴ、グループ制御信号ＣＮＴａ・ＣＮＴｂの生成部の構成例を示す。ＶＳＹは、画像に同期した垂直同期信号である。Ｈカウンタ４１への入力信号は、図１１・図１２の例と同様である。このＨカウンタ４１から、１水平周期のパルスがＶカウンタ４２に入力される（「Ｖ」は、ここでは「垂直」を表す。）ＨＳＹ（およびクロックＣＬＫ）を、Ｈカウンタ４１およびＶカウンタ４２でカウントし、そのカウンタの値を元に各デコーダ（ＣＮＴデコーダ４３、ＣＮＴａデコーダ４４、およびＣＮＴｂデコーダ４５）で各パルスを作成する。なお、図１８のコントロール信号ＣＮＴ０もこのグループ制御信号ＣＮＴａ・ＣＮＴｂと同様にして生成でき、図１３の構成において、ＣＮＴａデコーダ４４およびＣＮＴｂデコーダ４５のいずれかをＣＮＴ０生成用デコーダとし、他方のデコーダを削除した構成とすればよい。各デコーダは、図１１・図１２の例と同様に、あらかじめセットされた所定値に従ってパルスを出力する。また、各所定値は、ドライバの出力本数などにより異なり、これらに基づいて決定し、最適化しておく。なお、図１１と同様にＰＬＬ発振器を有するような構成も可能である。
【０１４４】
　図１３の場合、Ｖカウンタの出力も考慮して、各デコーダが動作する。これは、１水平期間で同じタイミングで周期的に変化するパルスを作成するのであれば、図１１・図１２のようにＨカウンタからだけでも作成できるが、コントロール信号ＣＮＴなどの場合、１水平期間の中で同一タイミングで同一変化をすることはないため、Ｖカウンタ（１水平周期でカウントしていくカウンタ）も使う必要があるからである。
【０１４５】
　図１４ないし図１７に、出力バッファＢｕの構成例を示す。図１４は、図５、図７、図１８の構成において、所望の充電電圧を信号ＬＥＶに入れた場合である。図１５は、図５、図７、図１８の構成において、信号ＬＥＶをタイミング信号として用いて所望の充電電圧Ｖｄへの切り替えを行う場合である。なお、図１４、図１５中、ＡＳＷＤは図５および図１８の場合であり、図７においてはＡＳＷＤでなくＡＳＷＨとなる。ＡＳＷＤからの信号がＯＰアンプ（演算増幅器）５１に入力される。図１４では、ＬＥＶは所望の充電電圧としてそのまま切り替えスイッチ５２に入力される一方、レベルシフタ５３を介して切り替えタイミングを示す信号としてこの切り替えスイッチ５２に入力される。図１５では、ＬＥＶは切り替えタイミングを示す信号としてそのまま切り替えスイッチ５２に入力される一方、所望の充電電圧Ｖｄがこの切り替えスイッチ５２に入力される。
【０１４６】
　図１６および図１７に、Ｄ／Ａ（デジタル／アナログ）コンバータＤＡＣの構成例を示す。図１６は、図９の構成において、所望の充電電圧を信号ＬＥＶに入れた場合である。図１７は、図９の構成において、信号ＬＥＶをタイミング信号として用いて所望の充電電圧Ｖｄへの切り替えを行う場合である。図９中のｎ個のサンプリング回路のそれぞれにおいて、ＤＡＣの直前、すなわち２段目のＤタイプフリップフロップのＱ出力からの信号ＤＦＦが、デジタルアナログ変換器６１に入力される。図１６では、ＬＥＶは所望の充電電圧としてそのまま切り替えスイッチ６２に入力される一方、レベルシフタ６３を介して切り替えタイミングを示す信号としてこの切り替えスイッチ６２に入力される。図１７では、ＬＥＶは切り替えタイミングを示す信号としてそのまま切り替えスイッチ６２に入力される一方、所望の充電電圧Ｖｄがこの切り替えスイッチ６２に入力される。
【０１４７】
　以上、基本的には切り替えスイッチで構成すれば比較的容易に構成することができる。上記の所望の充電電圧Ｖｄは、ソースドライバ（信号線駆動回路１）の外部から入力することも可能であるが、ソースドライバの動作電源を直に付けるか、またはそれから抵抗分割した電圧を使うようにすれば、ドライバ外部から電源をとってくる手間を省くことができる。
【０１４８】
　なお、図５、図７、図９のいずれの構成においても、サンプリング回路のグループ分けは、厳密に半分ずつである必要はなく、複数グループであればよい。また、グループの個数も、２個に限定されない。さらに詳しくは、クロック周波数と各アナログスイッチ（ＡＳＷＡ等）の切り替え速度とにより決まる切り替え時間に基づき、所望の個数ずつに分ければよい。ここでの例でグループ分けの境界をｎ／２としたのは、最も余裕が確保できるからである。
【０１４９】
　次に、上記構成によるデータ伝送動作および画像信号の状態について述べる。なお、表示画面は全面黒画面ではなく、図３に示すように３階調の縦ストライプ画面として説明する。
【０１５０】
　まず基本的な動作を述べれば、ある走査線ｇ1（図１参照）が選択されている間、すなわちある行が選択されている間に、信号線スイッチング素子（ＳＷａ等）を導通させるために、制御配線ＳＷ1およびＳＷ2に、順に、図１１や図１２に示した各デコーダからパルス（信号線スイッチング素子制御信号）が送られる。そしてまず、ＳＷ1の選択により信号線スイッチング素子ＳＷａ、ＳＷｂが導通する。これにより、信号線駆動回路１からの画像信号が信号線ａ、ｂに供給される。走査線ｇ1が選択されているため、これらは画素Ａ1、Ｂ1にそれぞれ書き込まれる。このときＳＷ2は選択されていないため、信号線ｃ、ｄには画像信号は供給されない。次に、ＳＷ1が非選択になり、ＳＷａ、ＳＷｂが非導通となるため、信号線ａ、ｂおよび画素Ａ1、Ｂ1は保持の状態となる。そしてＳＷ2が選択され、信号線スイッチング素子ＳＷｃ、ＳＷｄが導通状態となると、信号線駆動回路１からの画像信号が信号線ｃ、ｄに供給され、走査線ｇ1が選択中であるため、これらは画素Ｃ1、Ｄ1にそれぞれ書き込まれる。
【０１５１】
　走査線ｇ1、ｇ2は、図３に示すように、走査線駆動回路２により供給されており、縦ストライプが表示領域３、４、５の順に薄くなるように、信号線駆動回路１から画像信号を供給する。このときの画像信号の状態を図２に示す。本実施の形態においては、制御配線を通常通り選択して通常の画像信号（データ信号）を信号線に供給するタイミング（同図のｔ3、ｔ4）に先立って、同図のｔ1、ｔ2のように選択しておき、あらかじめ信号線の極性を反転させておく。制御配線ＳＷ1・ＳＷ2の選択について、ここでは、上記通常通りの選択、およびその前の選択を、それぞれ正規、予行と称して区別することとする。本実施の形態ではこのように、走査線がＯＮになって一つの行が選択されている間（選択期間、一水平期間）において、各行（走査線ｇ1、ｇ2等の各行）で、第１ブロック１１（信号線ｆ’、ｆ、ａ、ｂ）への正規の導通として画像信号を通常通り印加する期間の終了時期に先立って、第２ブロック１２に属する信号線ｃ、ｄ、ｅ、ｅ’を予行の導通として導通させ、極性反転させている。ＳＷ2が選択されるｔ2のタイミングのとき、図２６に示した従来の構成と同様に信号線ｂは突き上げを受けるが、画像信号の正規のタイミングはｔ3であって、このときの信号線スイッチング素子を介した信号線への書き込みによって正しい電位が与えられ、走査線ｇ1が非選択になるまでこの状態が維持される。そのため、前述のように境目が視認されるという問題点は解決される。
【０１５２】
　図２の駆動方法では、同図に示すように、走査線の一選択期間中において時間的に早い順に区間Ｔ1、Ｔ2のように画像信号を分けると、時系列的に供給される画像信号に対し、区間Ｔ1で第１ブロックの画像信号をまず信号線駆動回路１内のマルチプレクサによって取り込み、次に区間Ｔ2で第２ブロックの画像信号を取り込むというように、順次信号線駆動回路１から信号線に送り出すようにしている。
【０１５３】
　ところで、ｔ4のタイミングでは、信号線ｃには、ｔ2で書き込まれたのとは異なる電位が与えられるため、この電位差に対応した突き下げを信号線ｂが受ける恐れがあるが、この電位差は画像信号の極性反転と比べると十分小さく、通常視認されない程度のものであることが多い。しかし、もし寄生容量Ｃsdの大きさによって、この電位差による信号線ｂの揺動が視認レベルである場合には、図４に示すような画像信号を与えることが有効である。これについて次に述べる。
【０１５４】
　すなわち、信号線駆動回路１からの出力信号（画像信号）とは別個に、所望の電圧を、上記予行の極性反転時期に印加するようにする。この図４のような信号駆動方式にあたっては、信号線駆動回路１内に、このような所望の電圧を記憶しておくためのメモリ機能を付加している。具体的には、前述の図５、図７、図９に示した信号ＬＥＶを用いる。すなわち、前述のように、所望の充電電圧をこの信号ＬＥＶに入れるようにする。その場合、信号ＬＥＶに入れられる、上記所望の充電電圧は、第１ブロック１１の正規の極性反転時期の信号強度から、第２ブロック１２の正規の極性反転時期の信号強度に近づくように値を増減させた信号強度である。さらに、ここでは、信号ＬＥＶに入れる上記所望の充電電圧として、予行の極性反転を行う第２ブロック１２の、正規の極性反転時期に印加されるのとちょうど同じ電位の信号を供給するようにしている。
【０１５５】
　あるいは、前述のように、この信号ＬＥＶの入力タイミングに応じて、前述の別個の所望の電圧（Ｖｄ）への切り替え等を行うようにしてもよい。
【０１５６】
　このように、ｔ1、ｔ2のタイミングに対応して出力線ｓ1〜ｓ4にも、上記のように、第１ブロック１１、第２ブロック１２にそれぞれ相当する画像信号を供給して、信号線を概ね所定の電圧にしておいた後に、ｔ3、ｔ4のタイミングで正確に信号線および画素への書き込みを行う。ここでいう、概ねとは、ｔ3およびｔ4の際に境目にあたる信号線が揺動をうけない程度をさすものであり、正確に出力線ｓ1〜ｓ4と同じ電位に達するようにする必要はない。すなわちｔ1、ｔ2のタイミングで信号線が選択される（データ信号が印加される）期間の長さはある程度短いものであってもよい。
【０１５７】
　また、信号線駆動回路１内での信号取り込みの時間的な制約などによっては、１ライン手前や１フレーム前の画像信号を適宜極性をあわせて、ｔ1、ｔ2に供給しても概ね同等の効果が得られる。
【０１５８】
　前述の図１８に示した構成では、ＣＮＴ０がＡ系統を選択して区間Ｔ1の表示信号をサンプリングホールドコンデンサＣSHA・ＣSHBに取り込んでいる間に、ＣＮＴがＢ系統を選択して区間Ｔ2の表示信号を出力している。このような構成は、時系列的に供給されるデータ信号を順序を入れ替えることなく出力する場合に限られており、図４のような駆動を行う場合には、片方を取り込みながらもう片方を出力するということができないため、より高速に２系統のデータ信号をそれぞれ取り込んだ後にそれぞれ所望のタイミングで出力するか、サンプリングホールドコンデンサ（ＣSHA、ＣSHB）を並列に増量するか、データ信号を供給する側になんらかのメモリ機能を持たせておく必要がある。
【０１５９】
　ところで、図１８の構成では、時刻ｔ5（図１９参照）のタイミングでＣＮＴ０がＢ系統を選択し、新しいデータ信号を取り込み始めるが、それに先だって極性を反転させれば、ｔ3、ｔ4の選択時間に先立って、１ライン手前のＢ系統の信号を、極性を合わせて供給したことになる。もちろん、これよりも以前に前段の走査線信号がオフになっていなければならない。また、より多数のブロックに分けて駆動する構造の場合は、この方式ではなく、サンプリングホールドコンデンサを並列に増量したり、データ信号供給側にメモリ機能を追加したりするなどの構造が必要である。
【０１６０】
　１ライン手前の表示信号は確率的に当該ラインと同じ表示状態である可能性が高く、また仮にちょうど垂直方向の表示が変わる境界であったとしても、従来例のように逆極性に書き込まれるよりは格段に電圧の揺動は小さく、さらにこのために前述の表示上の不具合が発生するのは１画素に限られることから、視認される可能性がきわめて低い。
【０１６１】
　信号線駆動回路１に上記のメモリ機能として機能するラインメモリを持たせた場合には、さらに１フレーム前の表示信号を極性のみ合わせて供給することも可能である。このときは、前フレームとの表示状態が切り替わる瞬間だけしか上記表示上の不具合が発生しないため、ブロックの境界を視認することはありえない。
【０１６２】
　なお、ＳＷ2が非選択でＳＷ1が選択されて画像信号の印加先が第２ブロックから第１ブロックに切り替わった瞬間にも同様の突き上げは発生するが、走査線ｇ1の選択中において次のタイミングでＳＷ2が選択されて正しい電位に書き換えられるため、画素Ｃ1に関しては表示上問題は生じない。また走査線ｇ1の非導通時のＣsdによる揺動は画素と容量結合する信号線によって違いがあるが、表示期間全体の実効値としては差がなく、問題を生じない。
【０１６３】
　本実施の形態では、このようにして信号線の電位の揺動による表示品位の低下を防止することができる。なお、本実施の形態では２ブロックの場合を述べたが、それより多くのブロックでの駆動であっても同様である。
【０１６４】
　本実施の形態では、このように、まず、２個のブロックであれば、図２に示すように、走査線の一選択期間中における制御配線ＳＷ1の２つのＯＮ（High）期間のうち、予行の極性反転期間である、時刻ｔ1から始まるもののＯＮ時期、ＯＦＦ時期をそれぞれａ1、ｂ1とし、正規の極性反転期間である、時刻ｔ3から始まるもののＯＮ時期、ＯＦＦ時期をそれぞれｃ1、ｄ1とする。同様に、同じ期間中における制御配線ＳＷ2の２つのＯＮ（High）期間のうち、時刻ｔ2から始まるもののＯＮ時期、ＯＦＦ時期をそれぞれａ2、ｂ2とし、時刻ｔ4から始まるもののＯＮ時期、ＯＦＦ時期をそれぞれｃ2、ｄ2とする。このときまず
ｂ2≦ｄ1
としている。またここでは
ｂ1≦ａ2、
ｄ1≦ｃ2
としている。またここではさらに、ｂ2≦ｃ1としている。
【０１６５】
　同様に、Ｎ個のブロックであって（Ｎは２以上の整数）、１番目、２番目、３番目、…、Ｎ番目までこの順にそれぞれ互いに隣接しているとする。図２０に、ブロックの個数Ｎを４とした場合の構成例を示す。すなわち、制御配線として、ＳＷ1、ＳＷ2、ＳＷ3、ＳＷ4の４つを用いる。このとき、ｋを２以上Ｎ以下の任意の整数として、ｋ番目のブロックについて、走査線の一選択期間中における制御配線ＳＷkの２つのＯＮ（High）期間のうち、予行の極性反転期間であるもののＯＮ時期、ＯＦＦ時期をそれぞれａk、ｂkとし、正規の極性反転期間であるもののＯＮ時期、ＯＦＦ時期をそれぞれｃk、ｄkとする。ここで、ｄk-1≦ｃk、すなわち、番号が進むにつれて正規の極性反転時期（正規のデータ信号印加時期）が遅くなるとすると、このとき、まず
ｂk≦ｄk-1
としている。またここでは
ｂk-1≦ａk
すなわち、番号が進むにつれて、予行の極性反転の開始時期をその一ブロック前の予行の極性反転の終了時期よりも遅くしている。なお、これとは逆に、
ｂk≦ａk-1
すなわち、番号が進むにつれて、予行の極性反転の終了時期をその一ブロック前の予行の極性反転の開始時期よりも早くするようにすることもできる。また、いずれの場合も、任意の隣接ブロック間で、予行の極性反転期間同士に、重なった時間が存在するようにすることもできる。
【０１６６】
　また、ｂN≦ｃ1、すなわち、Ｎブロック目の予行反転期間の終了時期が、１ブロック目の正規の反転期間の開始時期と同時かそれより前であるとすることができる。なお、これに限定されない。しかし、最後のＮブロック目の予行の極性反転の終了時期は、最初の第１ブロックの正規の極性反転（データ信号印加）の開始時期より前であることが好ましい。これは、あるブロックが正規のデータ信号供給時に、他のブロックの信号線スイッチング素子（ＳＷａ等）がオン状態にあると、信号線駆動回路１およびパネル（液晶パネル）内の各部位、例えば補助容量配線（図示せず）にかかる負荷が倍増するため、信号遅延等の影響により、正規にデータ信号供給されるブロックにおける充電特性が他のブロックと異なるようになる可能性があるからである。ただし、信号線駆動回路１の駆動能力やパネルの負荷の大きさ、設定されている充電率、言い換えれば画素トランジスタや信号線スイッチング素子の抵抗値によっては、差し支えない場合もある。なお、このような構成は、後述の図２４に示されている。
【０１６７】
　また、図３のように、制御配線ＳＷ１の導通によりデータ信号が印加されるブロックが画面の左端のブロック（第１ブロック１１）、すなわち正規のデータ信号印加時期の最も早いブロックである場合には、予行の極性反転（時刻ｔ１での極性反転）は不要である。ただし、実際の運用面においては、充電率等をブロック間でより厳密に合わせることが好ましいため、制御配線ＳＷ1、制御配線ＳＷ2、…の開放時間や波形（通電タイミング等）は互いにほぼ同一にすることが好ましい。このことは後述のいずれの実施の形態においても同様である。
【０１６８】
　〔実施の形態２〕
　本発明の他の実施の形態について図２１および図２２に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【０１６９】
　本実施の形態では、図２１に示すように、各ブロックが選択されるのに先立って、一旦複数のブロックが同時に選択され、信号線の極性の反転がおこなわれている。図では２ブロックしか示していないため効果が少なく見えるが、実際には４ブロック等多数のブロックでの駆動の場合、これらを同時に選択して信号線の極性反転を短時間に終了させることは、その後の各ブロックに正確な電位を供給するのに十分な時間を確保する上で重要である。複数同時に選択する期間の長さは、前述同様に境目にあたる信号線が揺動をうけない程度でよく、具体的には信号線スイッチング素子と信号線容量とから与えられる時定数の２倍もあれば十分である。
【０１７０】
　本実施の形態ではこのように、ブロック毎の駆動に限定した上で、それぞれの信号線に順次画像信号を供給するのに先立って、あらかじめ同時に信号を供給しており、ブロックの境目が視認されないようにあらかじめ反転信号を与えておくようにしている。それによって、Ｃsdによる電位の変動による表示上の不具合を軽減することができる。
【０１７１】
　ところで、ｔ4のタイミングで信号線ｃの電位が変わることによって信号線ｂがわずかに突き下げを受けることは前述したが、このわずかな電位変動が最も顕著に視認されるのは、中間調を表示しているときである。逆にいえば、中間調の時に視認されないように設定しておくと、ｔ4における不具合は生じないということである。図２１では、ｔ1では第１ブロックヘ書き込まれる画像信号が与えられていたが、そのかわりに、図２２に示すように、ｔ1で中間調の画像信号を供給しておくことで、信号線ｂおよびｃに相当するラインに中間調を表示した時のｔ4のタイミングでの電位変動がなくなる。このような中間調の画像信号は、前述のように信号ＬＥＶとして用意しておけばよい。すなわち、ＬＥＶは、実施の形態１で図４を用いて述べたように、あらかじめ充電されるレベルを、所望の充電電圧にする場合に使用する。つまり、その所望の充電電圧をこの信号ＬＥＶに入れるようにするか、あるいは、この信号ＬＥＶを用いて、所望の電圧への切り替え等を行うようにすればよい。
【０１７２】
　最も電位変動が大きくなるのはｔ1で信号線ｂおよび信号線ｃに中間調の電圧を与えておいて、ｔ4で信号線ｃに黒または白の電圧を供給したときであるが、このときでも、ｔ3で信号線ｂが黒または白の電位にされているときは、電位変動に対する液晶透過率変動が微少であるため画素Ｂ1の異変は視認されず、ｔ3で信号線ｂが中間調のままのときでも、画素Ｂ1はちょうど左右の画素の階調が切り替わる境目にあたるため、電位変動は視認されない。
【０１７３】
　実施の形態１で述べたように定義するとき、本実施の形態では、このように、まず２個のブロックであれば、まず
ｂ2≦ｄ1
とし、また
ａ1＝ａ2、ｂ1＝ｂ2、
ｄ1≦ｃ2
としている。またここではさらに、ｂ2≦ｃ1としている。
【０１７４】
　同様に、Ｎ個のブロックであれば、
ｂk≦ｄk-1
とし、また
ａ1＝ａ2＝…＝ａN、ｂ1＝ｂ2＝…＝ｂN、
ｄk-1≦ｃk
とする。またここではさらに、実施の形態１同様、ｂN≦ｃ1としている。
【０１７５】
　〔実施の形態３〕
　本発明のさらに他の実施の形態について図２３および図２４に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【０１７６】
　本実施の形態では、実施の形態１、２と異なり、あえて、ＳＷ1が非選択に切り替わる以前にＳＷ2を選択しており、この様子を図２３に示す。ｔ4のタイミングで信号線ｃが極性反転しても、この時にはまだ信号線ｂの信号線スイッチング素子ＳＷ1が導通状態であるため、ｓ4が供給している電圧どおりになっており、従来例のように突き上げを受けた状態で画素への書き込みがおこなわれて固定されることがない。実施の形態１、２のようにＳＷ2をあらかじめ導通する期間を設けなくてよいので、信号線スイッチング素子を介した正規電圧（正規の極性反転時期に印加する電圧）への書き込みのための時間を大きくとることができる。一般に、信号線の静電容量は大きく、これに十分小さい時定数で書き込めるほどにスイッチング素子の抵抗値を下げることは困難な場合が多いため、そのような場合に、本実施の形態の駆動方法は非常に有意義である。
【０１７７】
　また、予行の極性反転特有のパルス等を生成する必要がないため、制御配線の信号波形が単純になる。これにより、信号線駆動制御のための信号生成用の回路を簡素化することができる。
【０１７８】
　ここで、信号線駆動回路の性能やアクティブマトリクス基板上の配線のインピーダンスによっては、図２３のｔ4の瞬間に出力線ｓ1〜ｓ4の画像信号の電位が降下する場合がある。これは、急激に負荷が増加するためであり、ある一定時間が経過すると所望の電圧に戻るのであるが、ｔ4はＳＷ1が非選択になる直前であるため、この瞬間の電圧降下が画素への書き込みの最終段階にかかり、降下したままの電圧で固定されてしまう恐れがある場合がある。これについて次に述べる。
【０１７９】
　図２４は、これを防ぐために、ＳＷ1の選択の初期段階でＳＷ2を選択して信号線ｃを極性反転させておき、その後ＳＷ2は非導通として信号線ｆ、ａ、ｂに精度よく画像信号を供給し、ＳＷ1が非導通となった後再びＳＷ2を導通として、信号線ｃ、ｄ、ｅに精度よく画像信号を供給するものである。ここでは特に、ＳＷ2での予行の導通開始時期を、ＳＷ1の正規の導通開始時期と一致させている。
【０１８０】
　この方法によっても、信号線スイッチング素子を介した正規電圧への書き込みの時間を大きくとることができるほか、境目の視認性に関しては図２や図２１などと同じ効果が得られる。また、この方法では、図２３の方法と異なり、ＳＷ2の予行の導通の終了からＳＷ1の正規の導通の終了までに十分な時間的余裕をとっているため、上記のような電圧降下を効果的に防ぎ、良好な充電特性を得ることができる。
【０１８１】
　２ブロックでの駆動でなく多ブロック駆動の方式である場合には、図２３の駆動方法であれば、直前のブロックが選択される期間（極性反転期間）の一部は、直後のブロックが選択される期間と自然と重なるが、図２４の場合でも同様に、直前のブロックが選択される期間の一部が、直後のブロックが選択される期間と重なるようにすることが望ましい。例えば、図２４でいえば、時刻ｔ11から始まるＳＷ1のパルス（Highの期間）と、時刻ｔ12から始まるＳＷ2のパルス（Highの期間）とが重なっている。これは、隣接ブロックの間では表示状態が類似している場合が比較的多く、したがって、あらかじめ極性反転しているときの電圧と、正規の書き込み電圧とが同じである場合が多いため、先のブロックが非導通になった後の後のブロックへの書き込みによる揺動の影響が少なくなる場合が多いためである。
【０１８２】
　このように、図２３に示す例では、データ信号印加時期が連続している２個のブロックについて、正規の極性反転期間が互いに重複時期を持つようにずれている構成である。これは、見方を変えて、実施の形態１で述べたように正規の極性反転と予行の極性反転とに分けて各極性反転を定義する（図２、図２１、図２４参照）と、あるブロック（第１ブロック）の正規の極性反転の終了と同時に次のブロック（第２ブロック）の予行の極性反転が終了し、それに引き続き、第２ブロックでの正規の極性反転が開始されると考えることもできる。
【０１８３】
　また、図２４に示す例は、あるブロック（第１ブロック）の正規の極性反転の開始時期付近で、次のブロック（第２ブロック）の予行の極性反転を行うものである。なお、この図２４の構成を変形して、第２ブロックの予行の極性反転の開始時期が第１ブロックの正規の極性反転の開始時期より前にあるような構成や、さらには、第２ブロックの予行の極性反転の終了時期も第１ブロックの正規の極性反転の開始時期より前にあるような構成も可能である。また、中間の構成、すなわち、図２４で、第２ブロックの予行の極性反転の開始時期が第１ブロックの正規の極性反転の開始時期より後で、第２ブロックの予行の極性反転の終了時期が第１ブロックの正規の極性反転の終了時期より前にあるような構成も可能である。
【０１８４】
　上記各実施の形態において、このアクティブマトリクス基板がカラー表示の装置に用いられるものである場合には、信号線駆動回路の出力端子に対する画素の対応は、ブロック間で色が異ならないことが望ましい。これは例えば、２ブロックの駆動であって、出力線ｓ3から、第１ブロックでは画素Ａ1が画像信号を受け、第２ブロックでは画素Ｅ1（図示せず）が画像信号を受けるとした場合に、画素Ａ1・画素Ｅ1のいずれにおいても赤（Ｒ）色を表示するということである。これは、正規の画像信号の書き込みに先立って極性反転する際、先のブロックでの当該ラインの電圧を信号線に供給するにあたって、後のブロックの正規の書き込み電圧と同じである確率を高くするためである。例えば、単色中間調の全画面表示をする場合などは、従来の駆動方式での境目の視認性は極めて高いため、本発明の構造を効果的に活用する必要度が高く、ブロック間で色が異ならないようにすることは重要な事項である。
【０１８５】
　上記各実施の形態では、本発明のデータ伝送方法が適用されるアクティブマトリクス基板を、画素を用いる表示装置に用い、特に、この画素として液晶を用いた液晶表示装置について述べた。しかしながら、これに限定されず、本発明は、例えば、光電効果を用いた、例えばＸ線センサなどの検出器等にも使用することができる。
【０１８６】
　〔実施の形態４〕
　本発明のさらに他の実施の形態について図２５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【０１８７】
　本実施の形態は、光電効果を用いた、Ｘ線センサ等の光検出器である。図２５に示すように、光検出パネル１０２、信号加工部（データ授受部）１０１、およびデータ保存器１１０がこの順に接続されている。
【０１８８】
　光検出パネル１０２の内部には、実施の形態１と同様の信号線Ｓk（ｋ＝１、２、…、Ｎ）と走査線（図示せず）とがマトリクス状に形成されており、実施の形態１同様、信号線は複数のブロック（図示せず）に分かれている。実施の形態１の画素が設けられていた部位には、画素の代わりに、Ｘ線等の光を検出して電気信号に変換する光検出素子（図示せず）が設けられている。走査線は実施の形態１と同様に駆動される。
【０１８９】
　光検出パネル１０２の内部であって信号線と信号加工部１０１との接続部位には、実施の形態１の信号線スイッチング素子ＳＷａと同様のパネル内スイッチ１０７が設けられている。このパネル内スイッチ１０７は、実施の形態１同様の制御配線ＳＷ1等（図示せず）によって、実施の形態１同様に上記各ブロックを順次選択するように制御される。なお、ここでは説明の便宜上、１つの信号線および１つのパネル内スイッチ１０７のみ図示しているが、実際には、１つの信号加工部１０１には、複数の信号線（Ｓ1、Ｓ2、…、ＳN）が、各信号線に対応したパネル内スイッチをそれぞれ介して接続されている。さらに、信号加工部１０１は、実際には、図５、図７、図９のサンプリング回路同様、１つのブロック内の信号線の本数分だけ存在しており、それぞれの信号加工部が、上記のように各パネル内スイッチを介して各信号線に接続されている。
【０１９０】
　信号加工部１０１の内部には、電気信号を電圧変換するプリアンプ（ＰＡＭＰ）１０３、その電圧を増幅するメインアンプ（ＭＡＭＰ）１０４、ｍビットのアナログデジタル変換器（ＡＤＣ）１０５、およびｍビットのデジタル信号をラッチするラッチ回路１０６がこの順に接続されている。
【０１９１】
　各行において、該当する走査線がオンになってその行が選択されている間（一水平期間）に、上記光検出素子がその部位で受けた光の強度に応じて電気信号（電荷）を発生させる。この電気信号は、信号線を通り、信号加工部１０１へと入力される。信号加工部１０１では、その電気信号をプリアンプ１０３にて電圧変換し、メインアンプ１０４で増幅し、アナログデジタル変換器１０５でデジタル信号に変換し、ラッチ回路１０６でラッチした後、データ保存器１１０へと出力する。データ保存器１１０では、この入力された信号を保存する。
【０１９２】
　上記の構成において、各パネル内スイッチ１０７を、前述の各実施の形態に記載したように、すなわち例えば図２、図４、図２１ないし図２４に示したように制御し、ブロックを切り替えることができる。従来であれば、実施の形態１同様、任意の１つの行において、選択および電気信号発生が終わったブロック（ＢＬ１と称する）と、そのブロックの次に信号線で上記電気信号の発生・伝送を行うブロック（ＢＬ２と称する）とに注目したとき、ＢＬ１、ＢＬ２にそれぞれ属し、隣り合っている信号線同士で電圧が変動する恐れがある。これに対し、上記本実施の形態の構成によれば、前述の各実施の形態の通りに制御することにより、このような変動を抑え、それにより、データ保存器１１０へと出力するデータに誤差が発生するのを抑えることができる。
【０１９３】
　なお、本発明を、下記のように構成してもよい。すなわち、本発明は、アクティブマトリクス基板の駆動方法であって、基板上に形成された複数の画素電極と、該画素電極に個別に接続される画素スイッチング素子と、該画素スイッチング素子を駆動する複数の走査線と、該画素スイッチング素子を介して画素電極と接続された複数の信号線と、該複数の信号線に個別に一端が接続された複数の信号線スイッチング素子と、該スイッチング素子の他端と電気的に接続された信号入力部と、該信号入力部と該スイッチング素子の間に設けられた信号線分岐部と、該複数の信号線スイッチング素子にブロック毎に共通に接続され、該信号線スイッチング素子の導通・非導通を切り替える制御配線とを有するアクティブマトリクス基板の駆動方法において、該信号線に供給される電位は所定期間毎に基準電位に対して極性反転され、それぞれの該所定期間内において、所望の表示信号が信号線および画素に供給されるために各ブロックの信号線スイッチング素子が選択されるのに先立って、あるブロックの信号線スイッチング素子が導通状態にせられ、このときの信号線に供給せられる電圧の基準電位に対する極性は、その所定期間内の該ブロックが選択される期間に供給される電圧の基準電位に対する極性と同一であるように構成してもよい。
【０１９４】
　上記の構成によれば、信号線があらかじめ極性反転されているため、上記のように境界線上の画素が電位の揺動を受けた状態で書き込まれて、それが表示期間にわたって保持されるという現象がおこらない。このため、ブロックの境目に周辺と同じ電位を供給したにも関わらず周辺とは表示状態が異なるという問題点は解決される。
【０１９５】
　また、上記の構成において、それぞれの該所定期間内において、所望の表示信号が信号線および画素に供給されるために各ブロックの信号線スイッチング素子が選択されるのに先立って、複数のブロックの信号線スイッチング素子が同時に導通状態にせられるように構成してもよい。
【０１９６】
　上記の構成によれば、共通の電位反転期間を設けているため、多数のブロックにわけての駆動である場合にも、極性反転のために要する時間的なロスを軽減することができる。
【０１９７】
　また、上記の構成において、それぞれの該所定期間内において、所望の表示信号が信号線および画素に供給されるために各ブロックの信号線スイッチング素子が選択されるのに先立って、あるブロックの信号線スイッチング素子が導通状態にせられ、このとき信号線には中間調に相当する表示信号が供給せられるように構成してもよい。
【０１９８】
　上記の構成によれば、黒表示の場合の効果は若干減少するものの、白や中間調、単色などの表示のときにも上記の効果が得られる。微少な電圧の差異に対する表示上の視認性の差は中間調のときがもっとも大きいため、あらゆる画面でのブロックの境目の視認性をなくすという点で、この構造および駆動方法が極めて優れている。
【０１９９】
　また、本発明は、アクティブマトリクス基板の駆動方法であって、基板上に形成された複数の画素電極と、該画素電極に個別に接続される画素スイッチング素子と、該画素スイッチング素子を駆動する複数の走査線と、該画素スイッチング素子を介して画素電極と接続された複数の信号線と、該複数の信号線に個別に一端が接続された複数の信号線スイッチング素子と、該スイッチング素子の他端と電気的に接続された信号入力部と、該信号入力部と該スイッチング素子の間に設けられた信号線分岐部と、該複数の信号線スイッチング素子にブロック毎に共通に接続され、該信号線スイッチング素子の導通・非導通を切り替える制御配線とを有するアクティブマトリクス基板の駆動方法において、該信号線に供給される電位は所定期間毎に基準電位に対して極性反転され、あるブロックの信号線スイッチング素子は、水平期間内において先立って選択せられる隣接ブロックのスイッチング素子が、少なくとも非導通に切り替えられるより以前に導通状態とされるように構成してもよい。
【０２００】
　上記の構成によれば、隣接ブロックが非選択になる前に極性反転が行われるため、境界線上の画素が電位の揺動を受けた状態で書き込まれて、それが表示期間にわたって保持されるという現象がおこらない。このため、周辺と同じ電位を供給したにも関わらずブロックの境目の表示状態が異なるという問題点は解決される。
【０２０１】
　また、本発明は、アクティブマトリクス基板の駆動方法であって、基板上に形成された複数の画素電極と、該画素電極に個別に接続される画素スイッチング素子と、該画素スイッチング素子を駆動する複数の走査線と、該画素スイッチング素子を介して画素電極と接続された複数の信号線と、該複数の信号線に個別に一端が接続された複数の信号線スイッチング素子と、該スイッチング素子の他端と電気的に接続された信号入力部と、該信号入力部と該スイッチング素子の間に設けられた信号線分岐部と、該複数の信号線スイッチング素子にブロック毎に共通に接続され、該信号線スイッチング素子の導通・非導通を切り替える制御配線とを有するアクティブマトリクス基板の駆動方法において、該信号線に供給される電位は所定期間毎に基準電位に対して極性反転され、あるブロックの信号線スイッチング素子は、該所定期間内において先立って選択せられる隣接ブロックのスイッチング素子が導通状態にある間に、少なくとも一旦導通状態にせられるように構成してもよい。
【０２０２】
　上記の構成によれば、隣接ブロックの選択中に極性反転が行われるため、境界線上の画素が電位の揺動を受けた状態で書き込まれて、それが表示期間にわたって保持されるという現象がおこらず、ブロックの境目の表示状態が異なるという問題点は解決される。また、極性反転のために要する時間的なロスをなくすことができる。
【０２０３】
　また、本発明に係る画像表示装置は、上述の各方法により駆動されるアクティブマトリクス基板を有するように構成してもよい。また、本発明に係る信号線駆動回路は、上述の各方法により駆動されるアクティブマトリクス基板を有する画像表示装置の信号線駆動に用いられるものであって、少なくとも２グループ以上のラインを、異なる制御信号により制御するように構成してもよい。また、本発明に係る信号線駆動回路は、制御信号（グループ制御信号）がサンプリング信号を切り替えるように構成してもよい。すなわち、上記制御信号のタイミングにてサンプリング信号を切り替えてもよい。また、本発明に係る信号線駆動回路は、制御信号（グループ制御信号）が転送信号またはラッチ信号に相当するように構成してもよい。すなわち、上記制御信号のタイミングにてデータを転送またはラッチするように構成してもよい。
【産業上の利用可能性】
【０２０４】
　液晶表示装置等に備えられるアクティブマトリクス基板等のマトリクス基板を用いてデータ伝送を行うデータ伝送方法および信号線駆動回路のような用途にも適用できる。
【図面の簡単な説明】
【０２０５】
【図１】アクティブマトリクス基板の等価回路をあらわす説明図である。
【図２】アクティブマトリクス基板を用いた駆動方法によるタイミングチャートを示す説明図である。
【図３】図１のアクティブマトリクス基板を用いた液晶表示装置の表示状態を示す説明図である。
【図４】アクティブマトリクス基板を用いた駆動方法によるタイミングチャートを示す説明図である。
【図５】信号線駆動回路の構成例を示すブロック図である。
【図６】図５の信号線駆動回路のタイミングチャートを示す説明図である。
【図７】信号線駆動回路の構成例を示すブロック図である。
【図８】図７の信号線駆動回路のタイミングチャートを示す説明図である。
【図９】信号線駆動回路の構成例を示すブロック図である。
【図１０】図９の信号線駆動回路のタイミングチャートを示す説明図である。
【図１１】導通制御部の概略の構成例を示すブロック図である。
【図１２】導通制御部の概略の構成例を示すブロック図である。
【図１３】グループ制御信号およびコントロール信号を生成する回路の概略の構成例を示すブロック図である。
【図１４】出力バッファの概略の構成例を示すブロック図である。
【図１５】出力バッファの概略の構成例を示すブロック図である。
【図１６】Ｄ／Ａコンバータの概略の構成例を示すブロック図である。
【図１７】Ｄ／Ａコンバータの概略の構成例を示すブロック図である。
【図１８】信号線駆動回路の構成例を示すブロック図である。
【図１９】図１８の信号線駆動回路のタイミングチャートを示す説明図である。
【図２０】２ブロックを超える数のブロックに分けて信号線に画像信号を印加する構成例を示す説明図である。
【図２１】アクティブマトリクス基板を用いた駆動方法によるタイミングチャートを示す説明図である。
【図２２】アクティブマトリクス基板を用いた駆動方法によるタイミングチャートを示す説明図である。
【図２３】アクティブマトリクス基板を用いた駆動方法によるタイミングチャートを示す説明図である。
【図２４】アクティブマトリクス基板を用いた駆動方法によるタイミングチャートを示す説明図である。
【図２５】光検出器の概略の構成例を示すブロック図である。
【図２６】従来のアクティブマトリクス基板を用いた駆動方法によるタイミングチャートを示す説明図である。
【符号の説明】
【０２０６】
　１　　信号線駆動回路（データ授受部）
　２　　走査線駆動回路
　３、４、５　　表示領域
　７　　信号線分岐部
１１　　第１ブロック
１２　　第２ブロック
１５、１６、１７、１８、１９、２０　　サンプリング回路
２１　　ＰＬＬ発振器
２２　　Ｈカウンタ
２３　　ＳＷ1デコーダ
２４　　ＳＷ2デコーダ
３１　　Ｈカウンタ
３２　　ＳＷ1デコーダ
３３　　ＳＷ2デコーダ
４１　　Ｈカウンタ
４２　　Ｖカウンタ
４３　　ＣＮＴデコーダ
４４　　ＣＮＴａデコーダ
４５　　ＣＮＴｂデコーダ
５１　　ＯＰアンプ
５２　　切り替えスイッチ
５３　　レベルシフタ
６１　　デジタルアナログ変換器
６２　　切り替えスイッチ
６３　　レベルシフタ
７１、７２　　サンプリング回路
１０１　信号加工部（データ授受部）
１０２　光検出パネル
１０７　パネル内スイッチ
１０３　プリアンプ
１０４　メインアンプ
１０５　アナログデジタル変換器
１０６　ラッチ回路
１１０　データ保存器
ａ、ｂ、ｃ、ｄ、ｅ、ｅ’、ｆ、ｆ’　　信号線
Ａ1、Ｂ1、Ｃ1、Ｄ1、Ａ2、Ｂ2、Ｃ2、Ｄ2　　画素
ＡＳＷＡ、ＡＳＷＢ、ＡＳＷＣ、ＡＳＷＤ、ＡＳＷＳ、ＡＳＷＨ　　アナログスイッチ
Ｂｕ　　出力バッファ
ＣＬＫ　クロック
ＣＮＴａ、ＣＮＴｂ　グループ制御信号
ＣＮＴ、ＣＮＴ０　　コントロール信号
Ｃsd　寄生容量
ＣSHA、ＣSHB　サンプリングホールドコンデンサ
ＣS　　サンプリングコンデンサ
ＣH　　ホールドコンデンサ
ＤＡＣ　　Ｄ／Ａコンバータ
ＤＡＴ　　データ線
ｇ1、ｇ2　　走査線
ＨＳＹ　水平同期信号
ＬＳａ、ＬＳｂ　　グループ制御信号
ＲＬ　　基準電位
ｓ1、ｓ2、ｓ3、ｓ4　　出力線
ＳＡＭ1、ＳＡＭn　サンプリング信号
ＳＷ1、ＳＷ2　　制御配線
ＳＷａ、ＳＷｂ、ＳＷｃ、ＳＷｄ　　信号線スイッチング素子
Ｖｄ　　充電電圧
ＶＳＹ　垂直同期信号
【図１】
2004139092.tif 000003
【図２】
2004139092.tif 000004
【図３】
2004139092.tif 000005
【図４】
2004139092.tif 000006
【図５】
2004139092.tif 000007
【図６】
2004139092.tif 000008
【図７】
2004139092.tif 000009
【図８】
2004139092.tif 000010
【図９】
2004139092.tif 000011
【図１０】
2004139092.tif 000012
【図１１】
2004139092.tif 000013
【図１２】
2004139092.tif 000014
【図１３】
2004139092.tif 000015
【図１４】
2004139092.tif 000016
【図１５】
2004139092.tif 000017
【図１６】
2004139092.tif 000018
【図１７】
2004139092.tif 000019
【図１８】
2004139092.tif 000020
【図１９】
2004139092.tif 000021
【図２０】
2004139092.tif 000022
【図２１】
2004139092.tif 000023
【図２２】
2004139092.tif 000024
【図２３】
2004139092.tif 000025
【図２４】
2004139092.tif 000026
【図２５】
2004139092.tif 000027
【図２６】
2004139092.tif 000028