【誤訳訂正書】
【提出日】平成26年6月10日(2014.6.10)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
コンピュータプロセッサ上で論理演算を実行する方法であり、
２以上のソースオペランドのそれぞれからデータを読み込む段階と、
前記ソースオペランドから読み込んだ前記データを組み合わせ、命令と関連付けられた即値内のビットのサブセットを特定する指標値を生成する段階と、
前記即値から、前記指標値により識別される前記ビットのサブセットを読み込む段階と、
前記即値から読み込まれた前記ビットを宛先レジスタ内に格納し、前記命令の結果を生成する段階と
を備える、方法。
【請求項２】
前記ソースオペランドから読み込んだ前記データを組み合わせ、命令と関連付けられた即値内のビットのサブセットを特定する指標値を生成する段階は、各ソースオペランドの対応するビット位置から読み込んだビットを連結し、前記指標値を生成する段階を有し、
前記指標値は、前記即値内のビット位置を識別するためのものである、請求項１に記載の方法。
【請求項３】
前記指標値により識別された前記即値内の前記ビット位置からビットを読み込む段階と、
前記即値内から読み込まれたビットを宛先レジスタ内の所定のビット位置に格納する段階とをさらに備え、
前記所定のビット位置は、前記指標値を生成するために連結されたビットが存在した、各ソースオペランド内でのビット位置に対応するものである、
請求項２に記載の方法。
【請求項４】
前記ソースオペランドはＮビットのソースレジスタに格納されており、
前記宛先レジスタはＮビットの宛先レジスタであり、
前記ビットを連結し、前記指標値を生成する段階は、
それぞれの前記ソースオペランドからＮ個のビットの全てを読み込み、前記即値内のビット位置を識別する指標値をＮ個生成する段階を有し、
さらに、前記方法は、
前記Ｎ個の指標値を用い、前記即値内のＮ個のビット位置を識別して、識別したＮ個のビット位置からＮ個のビットを読み込む段階と、
前記即値から読み込んだＮ個のビットの全てを宛先レジスタに格納することにより、前記論理演算の前記結果を生成する段階と
をさらに有する、請求項２又は３に記載の方法。
【請求項５】
Ｎは６４に等しい、請求項４に記載の方法。
【請求項６】
前記ソースオペランドは３つあり、
前記即値は８ビットであり、
前記３つのソースオペランドのうちそれぞれの対応するビット位置から読み込んだビットを連結し、前記指標値を生成する段階をさらに備え、
前記指標値は、８ビットの前記即値内のビット位置を識別するためのものである、請求項１から５のいずれか１項に記載の方法。
【請求項７】
前記即値は、前記命令と共に送信された８ビットの値である、請求項１から６のいずれか１項に記載の方法。
【請求項８】
前記８ビットの値はｉｍｍ８値である、請求項７に記載の方法。
【請求項９】
前記即値は、前記命令と共に送信された１６ビットの値である、請求項１から５のいずれか１項に記載の方法。
【請求項１０】
命令を処理する装置であり、
命令をデコードし、前記命令によって実行される論理演算を識別するデコーダユニットと、
動作を実行することにより、前記論理演算を実行する実行ユニットと
を備え、
前記動作は、
２以上のソースオペランドのそれぞれからデータを読み込むことと、
前記ソースオペランドから読み込んだ前記データを組み合わせ、命令と関連付けられた即値内のビットのサブセットを特定する指標値を生成することと、
前記即値から、前記指標値により識別される前記ビットのサブセットを読み込むことと、
前記即値から読み込まれた前記ビットを宛先レジスタ内に格納し、前記命令の結果を生成することと
を含む、装置。
【請求項１１】
前記ソースオペランドから読み込んだ前記データを組み合わせ、命令と関連付けられた即値内のビットのサブセットを特定する指標値を生成することは、各ソースオペランドの対応するビット位置から読み込んだビットを連結し、前記指標値を生成することを含み、
前記指標値は、前記即値内のビット位置を識別するためのものである、請求項１０に記載の装置。
【請求項１２】
前記実行ユニットが実行する前記動作は、
前記指標値により識別された前記即値内の前記ビット位置から前記ビットを読み込むことと、
前記即値内から読み込まれたビットを前記宛先レジスタ内の所定のビット位置に格納することとをさらに含み、
前記所定のビット位置は、前記指標値を生成するために連結されたビットが存在した、各ソースオペランド内でのビット位置に対応するものである、
請求項１１に記載の装置。
【請求項１３】
前記ソースオペランドはＮビットのソースレジスタに格納されており、
前記宛先レジスタはＮビットの宛先レジスタであり、
前記ビットを連結し、前記指標値を生成することは、
それぞれの前記ソースオペランドからＮ個のビットの全てを読み込み、前記即値内のビット位置を識別する指標値をＮ個生成することを含み、
さらに、前記実行ユニットが実行する前記動作は、
前記Ｎ個の指標値を用い、前記即値内のＮ個のビット位置を識別して、識別したＮ個のビット位置からＮ個のビットを読み込むことと、
前記即値から読み込んだＮ個のビットの全てを宛先レジスタに格納することにより、前記論理演算の前記結果を生成することと
をさらに含む、請求項１１又は１２に記載の装置。
【請求項１４】
Ｎは６４に等しい、請求項１３に記載の装置。
【請求項１５】
前記ソースオペランドは３つあり、
前記即値は８ビットであり、
前記実行ユニットが実行する前記動作は、前記３つのソースオペランドのうちそれぞれの対応するビット位置から読み込んだビットを連結し、前記指標値を生成することをさらに含み、
前記指標値は、８ビットの前記即値内のビット位置を識別するためのものである、請求項１０から１４のいずれか１項に記載の装置。
【請求項１６】
前記即値は、前記命令と共に送信された８ビットの値である、請求項１０から１５のいずれか１項に記載の装置。
【請求項１７】
前記８ビットの値はｉｍｍ８値である、請求項１６に記載の装置。
【請求項１８】
前記即値は、前記命令と共に送信された１６ビットの値である、請求項１０から１４のいずれか１項に記載の装置。
【請求項１９】
コンピュータシステムであり、
ディスプレイと、
命令を格納するメモリと、
前記命令を処理するプロセッサと
を備え、
前記プロセッサは、
命令をデコードし、前記命令によって実行される論理演算を識別するデコーダユニットと、
動作を実行することにより、前記論理演算を実行する実行ユニットと
を有し、
前記動作は、
２以上のソースオペランドのそれぞれからデータを読み込むことと、
前記ソースオペランドから読み込んだ前記データを組み合わせ、命令と関連付けられた即値内のビットのサブセットを特定する指標値を生成することと、
前記即値から、前記指標値により識別される前記ビットのサブセットを読み込むことと、
前記即値から読み込まれた前記ビットを宛先レジスタ内に格納し、前記命令の結果を生成することと、を含むコンピュータシステム。
【請求項２０】
前記ソースオペランドから読み込んだ前記データを組み合わせ、命令と関連付けられた即値内のビットのサブセットを特定する指標値を生成することは、各ソースオペランドの対応するビット位置から読み込んだビットを連結し、前記指標値を生成することを含み、
前記指標値は、前記即値内のビット位置を識別するためのものである、請求項１９に記載のコンピュータシステム。
【請求項２１】
前記実行ユニットが実行する前記動作は、
前記指標値により識別された前記即値内の前記ビット位置から前記ビットを読み込むことと、
前記即値内から読み込まれたビットを前記宛先レジスタ内の所定のビット位置に格納することとをさらに含み、
前記所定のビット位置は、前記指標値を生成するために連結されたビットが存在した、各ソースオペランド内でのビット位置に対応するものである、
請求項２０に記載のコンピュータシステム。
【請求項２２】
前記ソースオペランドはＮビットのソースレジスタに格納されており、
前記宛先レジスタはＮビットの宛先レジスタであり、
前記ビットを連結し、前記指標値を生成することは、
それぞれの前記ソースオペランドからＮ個のビットの全てを読み込み、前記即値内のビット位置を識別する指標値をＮ個生成することを含み、
さらに、前記実行ユニットが実行する前記動作は、
前記Ｎ個の指標値を用い、前記即値内のＮ個のビット位置を識別して、識別したＮ個のビット位置からＮ個のビットを読み込むことと、
前記即値から読み込んだＮ個のビットの全てを宛先レジスタに格納することにより、前記論理演算の前記結果を生成することと
をさらに含む、請求項２０又は２１に記載のコンピュータシステム。
【請求項２３】
Ｎは６４に等しい、請求項２２に記載のコンピュータシステム。
【請求項２４】
前記ソースオペランドは３つあり、
前記即値は８ビットであり、
前記実行ユニットが実行する前記動作は、前記３つのソースオペランドのうちそれぞれの対応するビット位置から読み込んだビットを連結し、前記指標値を生成することをさらに含み、
前記指標値は、８ビットの前記即値内のビット位置を識別するためのものである、請求項１９から２３のいずれか１項に記載のコンピュータシステム。
【請求項２５】
前記即値は、前記命令と共に送信された８ビットの値である、請求項１９から２４のいずれか１項に記載のコンピュータシステム。
【請求項２６】
前記８ビットの値はｉｍｍ８値である、請求項２５に記載のコンピュータシステム。
【請求項２７】
前記即値は、前記命令と共に送信された１６ビットの値である、請求項１９から２３のいずれか１項に記載のコンピュータシステム。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００５２
【訂正方法】変更
【訂正の内容】
【００５２】
上記において、説明を目的とし、本願発明がより良く理解されるように、様々な特定的な詳細を示した。しかし、当業者であれば、本願発明が、それら特定的な詳細のうちいくつかがなくても実施されることを理解されよう。したがって、本願発明の態様および思想は、以下の項目により判断されるべきである。ここで、本願発明の実施形態の一例を項目として示す。
［項目１］
コンピュータプロセッサ上で論理演算を実行する方法であり、
２以上のソースオペランドのそれぞれからデータを読み込む段階と、
ソースオペランドから読み込んだデータを組み合わせ、命令と関連付けられた即値内のビットのサブセットを特定する指標値を生成する段階と、
即値から、指標値により識別されるビットのサブセットを読み込む段階と、
即値から読み込まれたビットを宛先レジスタ内に格納し、命令の結果を生成する段階と
を備える、方法。
［項目２］
ソースオペランドから読み込んだデータを組み合わせ、命令と関連付けられた即値内のビットのサブセットを特定する指標値を生成する段階は、各ソースオペランドの対応するビット位置から読み込んだビットを連結し、指標値を生成する段階を有し、
指標値は、即値内のビット位置を識別する対応するビット位置からの連結されたビットの各セットからなる、項目１に記載の方法。
［項目３］
即値の識別されたビット位置からビットを読み込む段階と、
各ソースオペランドから読み込んだビットのビット位置に対応する宛先レジスタ内のビット位置に結果を格納する段階と
をさらに備える、項目２に記載の方法。
［項目４］
ソースオペランドはＮビットのソースレジスタに格納されており、
宛先レジスタはＮビットの宛先レジスタであり、
ビットを連結し、指標値を生成する段階は、
ソースオペランドから並行してＮ個のビットの全てを読み込み、即値のＮ個の指標を形成する段階と、
Ｎ個の指標を用い、即値内のＮ個のビット位置を識別する段階と、
即値から宛先レジスタへＮ個のインデックス付きのビットの全てを並行してコピーし、論理演算の結果を生成する段階と
をさらに有する、項目１から３のいずれか１項に記載の方法。
［項目５］
Ｎは６４に等しい、項目４に記載の方法。
［項目６］
ソースオペランドは３つあり、
即値は８ビットであり、
３つのソースオペランドのうちそれぞれの対応するビット位置から読み込んだビットを連結し、指標値を生成する段階をさらに備え、
指標値は、８ビットの即値内のビット位置を識別する対応するビット位置からの３つの連結されたビットの各セットからなる、項目１から５のいずれか１項に記載の方法。
［項目７］
即値は、命令と共に送信された８ビットの値である、項目１から６のいずれか１項に記載の方法。
［項目８］
８ビットの値はｉｍｍ８値である、項目７に記載の方法。
［項目９］
即値は、命令と共に送信された１６ビットの値である、項目１から８のいずれか１項に記載の方法。
［項目１０］
命令を処理する装置であり、
命令をデコードし、命令によって実行される論理演算を識別するデコーダユニットと、
動作を実行することにより、論理演算を実行する実行ユニットと
を備え、
動作は、
２以上のソースオペランドのそれぞれからデータを読み込むことと、
ソースオペランドから読み込んだデータを組み合わせ、命令と関連付けられた即値内のビットのサブセットを特定する指標値を生成することと、
指標値により識別される即値からビットのサブセットを読み込むことと、
即値から読み込まれたビットを宛先レジスタ内に格納し、命令の結果を生成することと
を含む、装置。
［項目１１］
ソースオペランドから読み込んだデータを組み合わせ、命令と関連付けられた即値内のビットのサブセットを特定する指標値を生成することは、各ソースオペランドの対応するビット位置から読み込んだビットを連結し、指標値を生成することを含み、
指標値は、即値内のビット位置を識別する対応するビット位置からの連結されたビットの各セットからなる、項目１０に記載の装置。
［項目１２］
実行ユニットが実行する動作は、
即値の識別されたビット位置からビットを読み込むことと、
各ソースオペランドから読み込んだビットのビット位置に対応する宛先レジスタ内のビット位置に結果を格納することと
をさらに含む、項目１１に記載の装置。
［項目１３］
ソースオペランドはＮビットのソースレジスタに格納されており、
宛先レジスタはＮビットの宛先レジスタであり、
ビットを連結し、指標値を生成することは、
ソースオペランドから並行してＮ個のビットの全てを読み込み、即値のＮ個の指標を形成することと、
Ｎ個の指標を用い、即値内のＮ個のビット位置を識別することと、
即値から宛先レジスタへＮ個のインデックス付きのビットの全てを並行してコピーし、論理演算の結果を生成することと
をさらに含む、項目１０から１２のいずれか１項に記載の装置。
［項目１４］
Ｎは６４に等しい、項目１３に記載の装置。
［項目１５］
ソースオペランドは３つあり、
即値は８ビットであり、
実行ユニットが実行する動作は、３つのソースオペランドのうちそれぞれの対応するビット位置から読み込んだビットを連結し、指標値を生成することをさらに含み、
指標値は、８ビットの即値内のビット位置を識別する対応するビット位置からの３つの連結されたビットの各セットからなる、項目１０から１４のいずれか１項に記載の装置。
［項目１６］
即値は、命令と共に送信された８ビットの値である、項目１０から１５のいずれか１項に記載の装置。
［項目１７］
８ビットの値はｉｍｍ８値である、項目１６に記載の装置。
［項目１８］
即値は、命令と共に送信された１６ビットの値である、項目１０から１７のいずれか１項に記載の装置。
［項目１９］
コンピュータシステムであり、
ディスプレイと、
命令を格納するメモリと、
命令を処理するプロセッサと
を備え、
プロセッサは、
命令をデコードし、命令によって実行される論理演算を識別するデコーダユニットと、
動作を実行することにより、論理演算を実行する実行ユニットと
を有し、
動作は、
２以上のソースオペランドのそれぞれからデータを読み込むことと、
ソースオペランドから読み込んだデータを組み合わせ、命令と関連付けられた即値内のビットのサブセットを特定する指標値を生成することと、
指標値により識別される即値からビットのサブセットを読み込むことと、
即値から読み込まれたビットを宛先レジスタ内に格納し、命令の結果を生成することと、を含むコンピュータシステム。
［項目２０］
ソースオペランドから読み込んだデータを組み合わせ、命令と関連付けられた即値内のビットのサブセットを特定する指標値を生成することは、各ソースオペランドの対応するビット位置から読み込んだビットを連結し、指標値を生成することを含み、
指標値は、即値内のビット位置を識別する対応するビット位置からの連結されたビットの各セットからなる、項目１９に記載のコンピュータシステム。
［項目２１］
実行ユニットが実行する動作は、
即値の識別されたビット位置からビットを読み込むことと、
各ソースオペランドから読み込んだビットのビット位置に対応する宛先レジスタ内のビット位置に結果を格納することと
をさらに含む、項目２０に記載のコンピュータシステム。
［項目２２］
ソースオペランドはＮビットのソースレジスタに格納されており、
宛先レジスタはＮビットの宛先レジスタであり、
ビットを連結し、指標値を生成することは、
ソースオペランドから並行してＮ個のビットの全てを読み込み、即値のＮ個の指標を形成することと、
Ｎ個の指標を用い、即値内のＮ個のビット位置を識別することと、
即値から宛先レジスタへＮ個のインデックス付きのビットの全てを並行してコピーし、論理演算の結果を生成することと
をさらに含む、項目１９から２１のいずれか１項に記載のコンピュータシステム。
［項目２３］
Ｎは６４に等しい、項目２２に記載のコンピュータシステム。
［項目２４］
ソースオペランドは３つあり、
即値は８ビットであり、
実行ユニットが実行する動作は、３つのソースオペランドのうちそれぞれの対応するビット位置から読み込んだビットを連結し、指標値を生成することをさらに含み、
指標値は、８ビットの即値内のビット位置を識別する対応するビット位置からの３つの連結されたビットの各セットからなる、項目１９から２３のいずれか１項に記載のコンピュータシステム。
［項目２５］
即値は、命令と共に送信された８ビットの値である、項目１９から２４のいずれか１項に記載のコンピュータシステム。
［項目２６］
８ビットの値はｉｍｍ８値である、項目２５に記載のコンピュータシステム。
［項目２７］
即値は、命令と共に送信された１６ビットの値である、項目１９から２６のいずれか１項に記載のコンピュータシステム。
【誤訳訂正３】
【訂正対象書類名】図面
【訂正対象項目名】図３
【訂正方法】変更
【訂正の内容】
【図３】
2013543175.tif 000001