(57)【要約】【課題】画像を表すアナログ信号をディジタル信号に変換する際の位相調整の高速化。【解決手段】画像表示装置は、画像を表すアナログ信号を、ドットクロック信号が特定するタイミングで標本化する。このとき、画像表示装置は、所定の指標値Ｖが最小となるように、ドットクロック信号の遅延時間τを、τ＝０，１，…，３１の範囲で調整する。画像表示装置は、まず、τ＝０，４，８，…，２８のうちで指標値が最小のτ＝１２を特定する（ＳＴＥＰ１参照）。次に、τ＝１２の周辺のτ＝１１及びτ＝１３での指標値を計算し、最小の指標値Ｖ（τ＝１０）を特定する。最後にτ＝１０の周辺のτ＝９及びτ＝１１の指標値を計算することで、指標値がτ＝０〜３１で最小のτ＝９を迅速に特定することができる。【選択図】  図３
2004236004.tif 000002
【特許請求の範囲】
【請求項１】
隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する画像信号変換装置であって、
一本のラインに対応するアナログ信号たるライン信号から所定画素数の信号をサンプリングする標本化部と、
前記ライン信号の入力から前記サンプリング開始までのタイミングたる位相の調整量を最適化する最適化部と、
前記位相を前記調整量に応じて調整する調整部とを備え、
前記最適化部は、
前記位相の最小調整単位よりも大きい第１の間隔で設定された複数の第１次調整量に対して、前記サンプリングされた各ライン間のずれを定量的に計算する第１次計算部と、
前記第１次調整量の中から、前記ずれが極小となる少なくとも１つの調整量を選択する選択部と、
該選択された第１次調整量の周辺において、前記第１の間隔よりも小さい第２の間隔で設定された第２次調整量に対して、前記ずれを定量的に計算する第２次計算部と、
前記ずれの計算を行った全ての調整量の中から、前記ずれが極小となる調整量を最適値として前記調整部に設定する調整量設定部とを有する画像信号変換装置。
【請求項２】
請求項１記載の画像信号変換装置であって、
前記第２の間隔が前記最小調整単位よりも大きい場合に、前記第２次調整量を前記第１次調整量として扱って前記第２次計算部を稼働させる収束制御部を備える画像信号変換装置。
【請求項３】
請求項１記載の画像信号変換装置であって、
前記第２次調整量は、前記選択された１つの調整量のみを挟む所定範囲で設定される画像信号変換装置。
【請求項４】
請求項１記載の画像信号変換装置であって、
前記第２の間隔は、前記第１の間隔の１／２である画像信号変換装置。
【請求項５】
請求項１記載の画像信号変換装置であって、
前記第１の間隔は、前記位相の調整可能範囲の１／４より小さく１／１６より大きいことを特徴とする画像信号変換装置。
【請求項６】
請求項１記載の画像信号変換装置であって、
前記第１の間隔は、少なくとも両端を除く範囲で均等に設定されている画像信号変換装置。
【請求項７】
請求項１記載の画像信号変換装置であって、
前記最適化部は、予め離散的に設定された所定個数の位相から前記調整量を選択する画像信号変換装置。
【請求項８】
請求項７記載の画像信号変換装置であって、
前記所定個数の位相間をそれぞれ区分と呼ぶとき、前記第１次調整量の個数は、調整可能な全範囲に相当する区分数に対し、１を除く約数となっている画像信号変換装置。
【請求項９】
請求項７記載の画像信号変換装置であって、
前記第１次調整量を予め記憶する調整量記憶部を備える画像信号変換装置。
【請求項１０】
請求項９記載の画像信号変換装置であって、
前記調整量記憶部は、前記第１次調整量の組を複数記憶し、
前記第１次計算部は、いずれかの組を選択して前記ずれを計算する画像信号変換装置。
【請求項１１】
請求項１０記載の画像信号変換装置であって、
前記調整の再試行を指示する再試行指示部を備え、
前記第１次計算部は、該再試行においては、直前の組とは異なる組を選択する画像信号変換装置。
【請求項１２】
請求項１０記載の画像信号変換装置であって、
前記記憶部は、所定の代表調整量と、該代表調整量からの相対的な偏差によって前記第１次調整量を記憶しており、
前記各組の第１次調整量は、前記代表調整量のみが相違しており、
該代表調整量の相違量は、前記第２の間隔より小さく設定されている画像信号変換装置。
【請求項１３】
請求項７記載の画像信号変換装置であって、
前記第１次調整量は、前記所定個数の位相の両端の調整量を含まない画像信号変換装置。
【請求項１４】
請求項１３記載の画像信号変換装置であって、
前記所定個数の位相は、１画素分に相当する調整量を３２等分して定義される、３２個の等間隔の位相であり、
前記所定個数の位相を調整量が０となるものから順に０〜３１番目の調整量と呼ぶとき、前記第１次調整量は、１，５，９，１３，１７，２１，２５，２９番目の調整量である画像信号変換装置。
【請求項１５】
隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する画像信号変換装置であって、
一本のラインに対応するアナログ信号たるライン信号から所定画素数の信号をサンプリングする標本化部と、
前記ライン信号の入力から前記サンプリング開始までのタイミングたる位相を予め離散的に設定された３２個の既定調整量から最適化の値を選択する最適化部と、
前記位相を前記調整量に応じて調整する調整部とを備え、
前記最適化部は、
前記既定調整量の最小値または最小値よりも一つ大きい値を開始点として、２個以上８個以下の均等間隔で設定された複数の第１次調整量に対して、前記サンプリングされた各ライン間のずれを定量的に計算する第１次計算部と、
前記第１次調整量の中から、前記ずれが極小となる少なくとも１つの調整量を選択する選択部と、
該選択された第１次調整量の周辺において、前記第１の間隔よりも小さい第２の間隔で設定された第２次調整量に対して、前記ずれを定量的に計算する第２次計算部と、
前記ずれの計算を行った全ての調整量の中から、前記ずれが極小となる調整量を最適値として前記調整部に設定する調整量設定部とを有する画像信号変換装置。
【請求項１６】
画像を表示する画像表示装置であって、
該画像を表すアナログ信号を入力する入力部と、
該アナログ信号をディジタル信号に変換する請求項１〜１５いずれか記載の画像信号変換装置と、
該標本化された画像を表示する表示部とを備える画像表示装置。
【請求項１７】
プロジェクタである請求項１６記載の画像表示装置。
【請求項１８】
隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する画像信号変換方法であって、
一本のラインに対応するアナログ信号たるライン信号から所定画素数の信号をサンプリングする工程と、
前記ライン信号の入力から前記サンプリング開始までのタイミングたる位相の調整量を最適化する工程と、
前記位相を前記調整量に応じて調整する工程とを備え、
前記最適化する工程は、
前記位相の最小調整単位よりも大きい第１の間隔で設定された複数の第１次調整量に対して、前記サンプリングされた各ライン間のずれを定量的に計算する工程と、
前記第１次調整量の中から、前記ずれが極小となる少なくとも１つの調整量を選択する工程と、
該選択された第１次調整量の周辺において、前記第１の間隔よりも小さい第２の間隔で設定された第２次調整量に対して、前記ずれを定量的に計算する工程と、
前記ずれの計算を行った全ての調整量の中から、前記ずれが極小となる調整量を最適値として設定する工程とを有する画像信号変換方法。
【請求項１９】
コンピュータに、隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換させるためのコンピュータプログラムであって、
一本のラインに対応するアナログ信号たるライン信号から所定画素数の信号をサンプリングする標本化機構から、前記サンプリングしたデータを入力する機能と、
前記ライン信号の入力から前記サンプリング開始までのタイミングたる位相の調整量を最適化する機能と、
所定の信号を前記標本化機構に入力することで、前記位相を前記調整量に応じて調整する機能と、
前記最適化を行う機能の実現のための、
前記位相の最小調整単位よりも大きい第１の間隔で設定された複数の第１次調整量に対して、前記サンプリングされた各ライン間のずれを定量的に計算する機能と、
前記第１次調整量の中から、前記ずれが極小となる少なくとも１つの調整量を選択する機能と、
該選択された第１次調整量の周辺において、前記第１の間隔よりも小さい第２の間隔で設定された第２次調整量に対して、前記ずれを定量的に計算する機能と、
前記ずれの計算を行った全ての調整量の中から、前記ずれが極小となる調整量を最適値として設定する機能とを前記コンピュータに実現させるためのコンピュータプログラム。
【請求項２０】
請求項１９記載のコンピュータプログラムを記録したコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する画像信号変換装置に関する。
【０００２】
【従来の技術】
従来、画像を表すアナログ信号を所定のタイミング毎に標本化する標本化装置が利用されている。例えば、プロジェクタに入力される画像データがアナログ信号として入力される場合、プロジェクタは、アナログ信号の標本化及び量子化を行うことで画像の投写表示を行う。
【０００３】
図５は、アナログの映像信号を標本化するタイミングを示す説明図である。図示する映像信号には、映像信号の本来の情報を持つ安定領域だけでなく、映像信号出力装置の出力回路や、映像信号出力装置とプロジェクタの接続ケーブルの影響によって生じたリンギングやなまりを含む過渡領域が存在する。プロジェクタは安定領域で各画素に対応する信号を取得するよう標本化タイミングａ，ｂ，…を設定する。標本化タイミングａ，ｂ，…が不適切な場合には、本来の画素に対応する情報からずれた位置で信号をサンプリングするために、映像にノイズが表れたり、鮮鋭度が悪い映像が表示されてしまう。例えば、図中の例において、本来、サンプリングを行うべきタイミングａが何らかの要因でタイミングａｆにずれてしまうと、取得される信号にはｈｆの差が生じ、画質の劣化を招くことになる。
【０００４】
プロジェクタは、標本化タイミングａ，ｂ，…を特定するために所定のドットクロック信号を利用する。プロジェクタは、ドットクロック信号に遅延時間τを与えて位相を変化させることで、標本化タイミングａ，ｂ，…の調整を行うことができる。
【０００５】
近年のプロジェクタは、遅延時間τの調整を自動的に行うことができる。例えば特許文献１では、所定の指標値Ｖが最小となるような遅延時間τｉを特定することで最適な遅延時間を設定する技術が開示されている。
【０００６】
図６は、最適な遅延時間τｉを特定する従来技術を示す説明図である。
まず、図６の上段には標本化された画像データの構成を示している。画像データは動画映像の１フレームを、ｘ−ｙ座標により座標付けられた多数の画素データにより表現したデータである。画像データは、ｘ軸方向のラインをｙ軸方向に順に並べて構成される。各ラインは、ｘ軸方向に多数の画素を並べて構成される。
【０００７】
従来技術では、プロジェクタは、設定可能な全ての遅延時間τについて指標値Ｖ（τ）を計算し、指標値Ｖが最小となるτｉを特定する。指標値は、例えば、Ｖ（τ）＝Σｙ｜ｐ（ｙ＝ｉ＋１）−ｐ（ｙ＝ｉ）｜により計算される。ｐ（ｙ＝ｉ＋１）及びｐ（ｙ＝ｉ）は、図６の上段で図示するように、画像中でｙ方向に隣接する２つの画素データである。指標値Ｖ（τ）は、かかる２つの値の差の絶対値についてｙ軸方向に和をとった値である。なお、指標値Ｖ（τ）は、画像全体についての和が計算されることが望ましい。
【０００８】
通常の画像データは隣接する画素間の差違は比較的小さいから、遅れ時間が適切に調整されている場合には、上述の絶対値は０に十分近い値となり、ひいては指標値Ｖ（τ）もほぼ０となる。
【０００９】
遅延時間τが最適でない場合には、先に図５で説明した差違ｈｆが生じるから、指標値Ｖ（τ）は正の値となる。
【００１０】
図６の下段では、遅延時間と指標値Ｖ（τ）との関係を示した。従来技術では、遅延時間をτ＝０，１，…，３１の予め設定された３２点について各々指標値Ｖ（τ）を求めることで、指標値Ｖ（τ）が最小となる遅延時間τ＝９を最適な遅延時間として特定する。
【００１１】
【特許文献１】
特開平１０−１３３６１９
【特許文献２】
特表２０００−５１３１６９
【特許文献３】
特願平１０−５２９３９８
【００１２】
【発明が解決しようとする課題】
しかし、従来技術では、指標値Ｖ（τ）を多数の遅延時間について計算していたため、最適な遅延時間τの設定を迅速に行うことができなかった。例えば最適な遅延時間τの設定には約３秒を要することもあった。
【００１３】
本発明は、上述の課題を解決するためになされたものであり、隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する場合における位相調整の高速化を目的とする。
【００１４】
【課題を解決するための手段およびその作用・効果】
上記課題の少なくとも一部を解決するために、本発明では、次の構成を適用した。
本発明の画像信号変換装置は、
隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する画像信号変換装置であって、
一本のラインに対応するアナログ信号たるライン信号から所定画素数の信号をサンプリングする標本化部と、
前記ライン信号の入力から前記サンプリング開始までのタイミングたる位相の調整量を最適化する最適化部と、
前記位相を前記調整量に応じて調整する調整部とを備え、
前記最適化部は、
前記位相の最小調整単位よりも大きい第１の間隔で設定された複数の第１次調整量に対して、前記サンプリングされた各ライン間のずれを定量的に計算する第１次計算部と、
前記第１次調整量の中から、前記ずれが極小となる少なくとも１つの調整量を選択する選択部と、
該選択された第１次調整量の周辺において、前記第１の間隔よりも小さい第２の間隔で設定された第２次調整量に対して、前記ずれを定量的に計算する第２次計算部と、
前記ずれの計算を行った全ての調整量の中から、前記ずれが極小となる調整量を最適値として前記調整部に設定する調整量設定部とを有することを要旨とする。
【００１５】
このようにすることで、位相の調整量の最適化を迅速に行うことができる。最終的に利用する位相と異なる位相についての計算処理を多数省略し得るためである。ずれの評価は、種々のパラメータにより行うことができる。例えば、ラインが交差する方向に隣接する画素間のデータ値の差分の絶対値または二乗をずれの評価値として適用してもよい。ずれは、画面内の一部のみを代表領域として評価してもよいし、画面全体の平均または和で評価してもよい。
【００１６】
本発明の画像信号変換装置において、
前記第２の間隔が前記最小調整単位よりも大きい場合に、前記第２次調整量を前記第１次調整量として扱って前記第２次計算部を稼働させる収束制御部を備えるものとしてもよい。
【００１７】
このようにすることで、調整量の間隔を順次狭めてずれを計算することができ、位相の調整精度を向上することができる。なお、収束させるための演算処理は、順次狭められる第２の間隔が、必ずしも最小調整単位に一致するまで繰り返す必要はなく、任意の段階で停止して差し支えない。
【００１８】
本発明の画像信号変換装置において、
前記第２次調整量は、前記選択された１つの調整量のみを挟む所定範囲で設定されるものとしてもよい。つまり、「選択された調整量よりも一つ小さい第１次調整量＜第２次調整量＜選択された調整量よりも一つ大きい第１次調整量」となる範囲で第２次調整量を設定してもよい。
【００１９】
このようにすることで、第２次調整量を、選択された調整量の周辺に絞ることができ、位相の調整量の最適化を迅速に行うことができる。
【００２０】
本発明の画像信号変換装置において、
前記第２の間隔は、前記第１の間隔の１／２であるものとしてもよい。
【００２１】
このようにすることで、調整量を偏りなく設定することができるから、調整精度を向上することができる。また、１／２という間隔は、第２次調整量を設定するための演算負荷が軽くなるという利点もある。
【００２２】
本発明において、第１の間隔は、任意に設定可能であるが、第１の間隔を大きく設定した場合には、ずれを計算すべき点が減るため、処理の迅速化を図ることができる一方、調整精度が低下する傾向がある。逆に、第１の間隔を小さく設定した場合には、その逆の傾向が生じる。これらの相反する効果を考慮すると、調整精度を確保しつつ、処理の迅速化を図るためには、前記第１の間隔は、前記位相の調整可能範囲の１／４より小さく１／１６より大きい範囲で設定することが好ましい。更には、調整可能範囲の１／８近傍で設定することが好ましい。
【００２３】
本発明の画像信号変換装置において、
前記第１の間隔は、少なくとも両端を除く範囲で均等に設定されているものとしてもよい。
【００２４】
このようにすることで、位相の調整量の偏りを抑制し、調整精度を向上することができる。
【００２５】
なお、本発明の画像信号変換装置は、上述のように、第１の間隔が、少なくとも両端を除く範囲で均等に設定されている場合に限ることはない。少なくとも一部は非均等に設定されているものとしてもよい。例えば、最適な位相である確率が高い部分については、他の部分よりも間隔が狭いものとしてもよい。
【００２６】
本発明の画像信号変換装置において、
前記最適化部は、予め離散的に設定された所定個数の位相から前記調整量を選択するものとしてもよい。
【００２７】
このようにすることで、画像信号変換装置の構成を簡潔にすることができる。また、設定される位相の適性を高いものに保ちつつ設定時間を短縮することができる。
【００２８】
なお、画像信号変換装置は、少なくとも一部に連続的な部分を含む範囲内で任意に位相を設定可能であるものとしてもよい。
【００２９】
本発明の画像信号変換装置において、
前記所定個数の位相間をそれぞれ区分と呼ぶとき、前記第１次調整量の個数は、調整可能な全範囲に相当する区分数に対し、１を除く約数となっているものとしてもよい。
【００３０】
このようにすることで、第１次調整量を偏り無く設定することができるとともに、第２の調整量を比較的設定しやすくなる利点がある。
【００３１】
本発明の画像信号変換装置において、
前記第１次調整量を予め記憶する調整量記憶部を備えるものとしてもよい。
【００３２】
このようにすることで、調整の度に、第１次調整量を演算等で設定する必要がなく、処理の迅速化を図ることができる。第１次調整量は種々の形式で記憶することができる。例えば、全ての第１次調整量を個別に記憶しておく形式としてもよいし、代表点となる第１次調整量を一つ記憶し、その代表点との相対的な偏差を記憶しておく形式としてもよい。後者の場合、代表点としては、例えば、記憶しておくべき複数の第１次調整量のうち最小値または最大値とすることができる。
【００３３】
本発明の画像信号変換装置において、
前記調整量記憶部は、前記第１次調整量の組を複数記憶し、
前記第１次計算部は、いずれかの組を選択して前記ずれを計算するものとしてもよい。
【００３４】
このようにすることで、最適化の成功率を高いものとすることができる。
【００３５】
本発明の画像信号変換装置において、
前記調整の再試行を指示する再試行指示部を備え、
前記第１次計算部は、直前の組とは異なる組を選択するものとしてもよい。
【００３６】
このように再試行の時には異なる調整量を適用することで、最適化の成功率を高いものとすることができる。再試行の指示は、種々の形式で行うことができる。例えば、再試行を指示するための固有の操作部を設けてもよいし、画像信号の入力ソースの切り換えなどの操作を再試行の指示とみなすものとしてもよい。
【００３７】
本発明の画像信号変換装置において、
前記記憶部は、所定の代表調整量と、該代表調整量からの相対的な偏差によって前記第１次調整量を記憶しており、
前記各組の第１次調整量は、前記代表調整量のみが相違しており、
該代表調整量の相違量は、第２の間隔のより小さく設定されているものとしてもよい。
【００３８】
このようにすることで、最適化の成功率を高いものとすることができる。
【００３９】
本発明の画像信号変換装置において、
前記第１次調整量は、前記所定個数の位相の両端の調整量を含まないものとしてもよい。
【００４０】
このようにすることで、最適化の成功率を高いものとすることができる。例えば、遅延時間をτ＝０，１，２，…，３１の３２段階に調整可能である場合に、第１次調整量はτ＝０及びτ＝３１を含まないものとしてもよい。かかる第１次調整量の一例として、τ＝１，５，９，…，２９を挙げることができる。τ＝１，５，９，…，２９なる第１次調整量によれば、種々のアナログ信号について、高い確率で最適化に成功することができる。
【００４１】
本発明は、より具体的な構成として、隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する画像信号変換装置であって、
一本のラインに対応するアナログ信号たるライン信号から所定画素数の信号をサンプリングする標本化部と、
前記ライン信号の入力から前記サンプリング開始までのタイミングたる位相を予め離散的に設定された３２個の既定調整量から最適化の値を選択する最適化部と、
前記位相を前記調整量に応じて調整する調整部とを備え、
前記最適化部は、
前記既定調整量の最小値または最小値よりも一つ大きい値を開始点として、２個以上８個以下の均等間隔で設定された複数の第１次調整量に対して、前記サンプリングされた各ライン間のずれを定量的に計算する第１次計算部と、
前記第１次調整量の中から、前記ずれが極小となる少なくとも１つの調整量を選択する選択部と、
該選択された第１次調整量の周辺において、前記第１の間隔よりも小さい第２の間隔で設定された第２次調整量に対して、前記ずれを定量的に計算する第２次計算部と、
前記ずれの計算を行った全ての調整量の中から、前記ずれが極小となる調整量を最適値として前記調整部に設定する調整量設定部とを有する画像信号変換装置としてもよい。
【００４２】
なお、第１次調整量は８個であり、第２の間隔は第１の間隔の１／２であるものとしてもよい。
【００４３】
本発明は、上述の画像信号変換装置としての構成の他、プロジェクタその他の画像表示装置、画像信号変換方法、画像表示方法の発明として構成することもできる。また、これらの方法を実現するコンピュータプログラム、およびそれらのプログラムを記録した記録媒体、それらのプログラムを含み搬送波内に具現化されたデータ信号など種々の態様で実現することが可能である。
【００４４】
ここで、記録媒体としては、フレキシブルディスクやＣＤ−ＲＯＭ、光磁気ディスク、ＩＣカード、ＲＯＭカートリッジ、パンチカード、バーコードなどの符号が印刷された印刷物、コンピュータの内部記憶装置（ＲＡＭやＲＯＭなどのメモリ）および外部記憶装置などコンピュータが読みとり可能な種々の媒体を利用できる。
【００４５】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例に基づき以下の順序で説明する。
Ａ．全体構成：
Ｂ．処理：
Ｃ．第２実施例：
Ｄ．第３実施例：
【００４６】
Ａ．全体構成：
図１は、画像表示装置１００の構成を示す説明図である。画像表示装置１００は、静止画や動画を表すアナログ信号をディジタル信号に変換することができる。なお、画像表示装置１００はプロジェクタであってもよい。
【００４７】
画像表示装置１００は、信号入力機構１７７とＡ／Ｄコンバータ１１１とバッファメモリ１１２と画像表示機構１１３と指標値計算回路１１４と制御機構１１５とＰＬＬ回路１１６とを有する。
【００４８】
信号入力機構１７７は、画像表示装置１００の外部からアナログ信号１７７ｉを入力する。また、信号入力機構１７７は、アナログ信号１７７ｉに基づいて、同期信号をＰＬＬ回路１１６に入力するとともに、映像信号をＡ／Ｄコンバータ１１１に入力する。
【００４９】
ＰＬＬ回路１１６はディジタル信号への変換時の標本化タイミングを規定するドットクロック信号を生成してＡ／Ｄコンバータ１１１に入力する。ＰＬＬ回路１１６は、所定の遅延回路を利用することで、３２段階で、ドットクロック信号の位相を遅らせることができる。
【００５０】
Ａ／Ｄコンバータ１１１は、ドットクロック信号に応じて、映像信号の標本化を行い、アナログの映像信号をデジタル信号に変換する。デジタル形式に変換された画像データはバッファメモリ１１２に格納される。画像表示機構１１３は、バッファメモリ１１２に格納されたデジタル形式の画像データに基づいて画像表示を行う。
【００５１】
指標値計算回路１１４は、バッファメモリ１１２に記憶された画素データｐを読み出すことで図６で説明したずれの指標値Ｖを計算することができる。指標値計算回路１１４等のハードウェア資源が実現する機能の全部又は一部は、ソフトウェア的に実現することも可能である。
【００５２】
制御機構１１５は、ＣＰＵ，ＲＯＭ，ＲＡＭ等を備えるマイクロコンピュータとして構成され、ＰＬＬ回路１１６や指標値計算回路１１４、バッファメモリ１１２等の動作を制御する。
【００５３】
図１には、制御機構１１５がソフトウェア的に実現する機能ブロックの構成を併せて示した。制御機構１１５は、ＲＯＭに記憶された制御ソフトウェアを実行することで図示する各機能ブロックを実現することができる。図示する各機能ブロックの全部又は一部はハードウェア的に実現するものとしても構わない。指標値計算回路１１４等のハードウェア資源が実現する機能の全部又は一部をソフトウェア的に実現することも可能である。
【００５４】
遅延時間指示部１１９は、制御部１１８が指定する遅延時間τをＰＬＬ回路１１６に指示することができる。具体的には遅延時間指示部１１９は、τ＝０，１，２，…，３１（３２段階）のいずれかの遅延時間をＰＬＬ回路１１６に設定することができる。この結果、バッファ１１２には、この遅延時間に対応したディジタル信号が記録される。
【００５５】
初期値記憶部１２０は、遅延時間の初期値を記憶する。実施例で初期値記憶部１２０が記憶する初期値は遅延時間の設定可能な範囲を８等分した点、τ＝１，５，…，２９である。
なお、図１では図示の便宜上τ＝０，４，…，２８について示している。以下、τ＝０，４，…，２８の場合を挙げて説明するが、本来の場合であるτ＝１，５，…，２９のときも同様である。
制御部１１８は、最初は、初期値記憶部１２０に記憶された各遅延時間をＰＬＬ回路１１６に指示する。その後の処理では、最適な遅延時間が決定されるまで、この初期値に基づいて、ＰＬＬ回路１１６への指示値を決定する。
【００５６】
計算制御部１１７は、指標値Ｖの計算を指標値計算回路１１４に指示する。指標値計算回路１１４は、バッファメモリ１１２のデータに基づいて指標値Ｖを算出し、制御部１１８に受け渡す。
【００５７】
制御部１１８は、上述の各機能ブロックを制御することで、最適な遅延時間を特定し、遅延時間指示部１１９を介してＰＬＬ回路１１６に設定する。最適な遅延時間の設定は、種々のタイミングで実行可能である。本実施例では、画像信号１７７ｉが切り換えられた時、およびユーザから調整指示ボタン１０２が操作された時点で、遅延時間の調整を行うものとした。
【００５８】
Ｂ．処理：
図２は、最適な遅延時間をＰＬＬ回路１１６に設定する処理を示すフローチャートである。
ステップＳａ１では、初期値記憶部１２０が記憶する遅延時間の８つの初期値τ＝０，４，８，…，２８（本来はτ＝１，５，…，２９である。以下同様）を制御部１１８が読み出す。
【００５９】
ステップＳａ２で画像表示装置１００は、ステップＳａ１で読み出した初期値τ＝０，４，…，２８に応じた指標値Ｖ（０），Ｖ（４），Ｖ（８），…，Ｖ（２８）（本来はＶ（１），Ｖ（５），Ｖ（９），…，Ｖ（２９）である。以下同様）を各々計算する処理を行う。指標値の計算は、前述のように、計算対象の遅延時間τに応じたドットクロック信号をＰＬＬ回路１１６に発生させた状態で、指標値計算回路１１４に計算処理を行わせることで実現する。
【００６０】
図３は、順次に計算される指標値を示す説明図である。
図３のＳＴＥＰ１では、ステップＳａ２で計算された８個の指標値Ｖ（０），Ｖ（４），Ｖ（８），…，Ｖ（２８）を、グラフ中の黒丸により示している。
【００６１】
次に図２のステップＳａ３では、ステップＳａ２で計算された８個の指標値のうちで最小の指標値を特定する。図３のＳＴＥＰ１の場合には、遅延時間τ＝１２における指標値Ｖ（τ＝１２）が最小であること（本来は指標値Ｖ（τ＝１３）である。以下同様）が特定される。
【００６２】
図２のステップＳａ４で画像表示装置１００は、遅延時間τを検索する区分を特定する。最初のステップＳａ４では、ステップＳａ３で特定された最小指標値のτに基づいて検索対象の区分を特定する。具体的には、初期値τ＝０，４，８，…，２８が特定する区分０→４，４→８，…，２４→２８のうちで（本来は区分１→５，５→９，…，２５→２９である。以下同様）、ステップＳａ３で特定されたτの周辺の２つの区分が特定される。図３のＳＴＥＰ１の場合、指標値最小の遅延時間がτ＝１２であるため、τ＝１２周辺の２つの区分８→１２及び１２→１６が特定される（図３のＳＴＥＰ２参照）。
【００６３】
図２のステップＳａ５で画像表示装置１００は、ステップＳａ４で特定された２つの区分について、区分中間の遅延時間を第２次遅延時間として設定する。図３の場合、ＳＴＥＰ２で示すように、区分８→１２の中間のτ＝１０と、区分１２→１６の中間のτ＝１４が第２次遅延時間として設定される。画像表示装置１００は、これらの第２次遅延時間について指標値を計算する。なお、図３のＳＴＥＰ２では、ステップＳａ５での計算に係る指標値を黒丸で、検索対象の区分の区分端での指標値を黒四角で、過去に計算したその他の指標値を黒三角で各々示した。
【００６４】
図２のステップＳａ６で画像表示装置１００は、検索対象の区分内の全ての遅延時間の指標値が計算され尽くされているか否かを調べる。図３のＳＴＥＰ２の場合、区分８→１２におけるτ＝９，１１と、区分１２→１６におけるτ＝１３，１５で、各々未計算の指標値があるために、処理はステップＳａ７に移される。
【００６５】
図２のステップＳａ７で画像表示装置１００は、ステップＳａ５での指標値計算の対象となった２つの区分の１つを、次の検索の対象範囲として選択する。ここで、２つの区分は、その端点及び中間点における指標値がすでに計算されている。ステップＳａ７では、これらの既に計算された指標値のうちで最小の指標値を含む方の区分を特定する。図３のＳＴＥＰ２の場合、既に計算された指標値Ｖ（τ＝８），Ｖ（τ＝１０），Ｖ（τ＝１２），Ｖ（τ＝１４），Ｖ（τ＝１６）のうちでＶ（τ＝１０）が最小であるため、τ＝１０を含む区分８→１２が選択される。
【００６６】
なお、図２のステップＳａ７では、単に、中間点における指標値Ｖ（τ＝１０），Ｖ（τ＝１４）のついで小さい方の区分を選択するものとしてもよい。
【００６７】
ステップＳａ７において選択された範囲は、再びステップＳａ４〜Ｓａ６の処理に付される。まず、ステップＳａ４で画像表示装置１００は、ステップＳａ７で選択された範囲を中間点で２分した２つの区分を特定する。図３のＳＴＥＰ３では、区分８→１０及び１０→１２が特定される。これに応じてステップＳａ５で画像表示装置１００は、ステップＳａ４で特定された各区分の中間点での指標値を計算する。図３のＳＴＥＰ３の場合、中間点τ＝９及びτ＝１１の指標値が各々計算される。これにより、検索範囲８→１２における全ての指標値Ｖ（８），Ｖ（９），Ｖ（１０），Ｖ（１１），Ｖ（１２）が全て計算され尽くしていることから、図２のステップＳａ６で画像表示装置１００は処理をステップＳａ８に移す。
【００６８】
図２のステップＳａ８では、検索範囲の各遅延時間のうちで、指標値Ｖが最小のτを特定する。すなわち、直近のステップＳａ４で特定された２つの区分全体からなる検索範囲のうちで、指標値Ｖが最小のτを特定する。図３のＳＴＥＰ３の場合、検索範囲８→１２における指標値Ｖ（８），Ｖ（９），Ｖ（１０），Ｖ（１１），Ｖ（１２）のうちの最小の指標値としてＶ（９）が特定される。
【００６９】
ステップＳａ９で画像表示装置１００は、ステップＳａ８で特定された遅延時間をＰＬＬ回路１１６に設定する。図３のＳＴＥＰ３の場合、最適な遅延時間としてτ＝９をＰＬＬ回路１１６に設定する。
【００７０】
以上説明した画像表示装置１００によれば、最適な遅延時間を迅速にＰＬＬ回路１６６に設定することができる。
【００７１】
なお、実施例では、τ＝０，４，８，…，２８（本来はτ＝１，５，９，…，２９である。以下同様）の８個の遅延時間について最初に指標値を計算するものとしたが、かかる場合に限定されることはない。
例えば、τ＝０，２，４，…，３０等の１６個の遅延時間のうちで指標値が最小のτ０を最初に検索した後に、Ｖ（τ０）とＶ（τ０＋１）とＶ（τ０−１）のうちで最小のものを特定するものとしてもよい。
【００７２】
また、τ＝８，２４等の２個の遅延時間について最初に指標値を計算するものとしてもよい。このとき、図２のステップＳａ４〜Ｓａ９のみの処理で最適な遅延時間を検索するものとしてもよい。すなわち、最初のステップＳａ４で区分０→１６及び区分１６→３１を特定してＶ（τ＝８）及びＶ（τ＝２４）を計算する等としてもよい。このとき、検索範囲を順次１／２ずつ狭めながら、最適な遅延時間を検索することができる。
【００７３】
また、図２のステップＳａ４〜Ｓａ９では、検索対象の範囲を順次１／２ずつ狭めるものとしたが、１／３づつ狭める等とすることも可能である。このとき、ステップＳａ４でＮ個の区分（Ｎは２以上の正整数）を特定するとともに、ステップＳａ５でＮ個の区分の各中間での指標値計算を行い、ステップＳａ７での区分選択処理で１／Ｎづつ検索範囲を狭めるものとすることができる。
【００７４】
なお、図３における指標値のグラフでは、グラフが単峰である場合について示したが、２つ以上の峰があるグラフとなる場合についても同様である。実施例では、初期値は均等区間で設定する場合を例示したが、この区間は均等でなくてもよい。
【００７５】
また、図２のステップＳａ３では、指標値が最も小さい１つのτのみを特定するものとしたが、指標値が２番目に小さいτも併せて特定するものとしてもよい。これにより、ステップＳａ４以下の処理では、指標値が２番目に小さい初期値周辺の遅延時間も併せて検索することができる。このとき、ステップＳａ７では、指標値が最小の区分を選択することで、検索範囲を１／４にするものとしてもよい。なお、ステップＳａ４以下の処理で、指標値が３番目に小さい初期値周辺の遅延時間も併せて検索する場合等も同様である。
【００７６】
Ｃ．第２実施例：
以下では、初期値記憶部１２０が複数組の初期値を記憶し、画像表示装置１００は、記憶された複数組の初期値を選択的に使い分ける場合について説明する。
【００７７】
図４は、初期値を選択しつつ行う遅延時間設定処理を示すフローチャートである。図４の処理は、実施例における図２の処理に相当する。
【００７８】
図４のステップＳｂ１で画像表示装置１００は、初期値記憶部１２０に記憶された第１及び第２の初期値の組のうちで、第１組の初期値を特定する。ここで、図４の処理を行う画像表示装置１００は、第１組及び第２組の２組の初期値を初期値記憶部１２０に記憶する。図４では、初期値記憶部１２０が、第１組の初期値τ＝１，５，９，１３，１７，２１，２５，２９と、第２組の初期値τ＝３，７，１１，１５，１９，２３，２７，３１とを記憶する場合について示している。
【００７９】
図４のステップＳｂ２では、実施例で説明した遅延時間設定処理を行う。ただし図２のステップＳａ１〜Ｓａ３では、図４のステップＳｂ１で特定された組の初期値についての処理を行う。
【００８０】
ステップＳｂ３では、調整指示ボタン１０２等を介したユーザの再試行指示の有無を調べる。ユーザは、映像にノイズが表れたり、鮮鋭度が悪い映像が表示されてしまうことを視認することで、遅延時間設定処理（図４のステップＳｂ２）の失敗を特定することができる。遅延時間設定処理が失敗した場合、ユーザは、画像表示装置１００に遅延時間設定処理の再試行を指示することができる。画像表示装置１００は、再試行の指示がない場合にはそのまま処理を終了し、再試行の指示がある場合にはステップＳｂ４の処理に移る。なお、遅延時間設定処理の失敗を画像表示装置１００が自ら特定し、遅延時間設定処理の再試行を自動的に行うものとしてもよい。
【００８１】
再試行の指示がある場合、ステップＳｂ４で画像表示装置１００は、初期値記憶部１２０に記憶された第２組の初期値を特定する。これにより、第２組の初期値を利用した遅延時間設定処理がステップＳｂ２で行われる。
【００８２】
以上説明した画像表示装置１００によれば、再試行の時には異なる初期値の組が適用されることで、遅延時間の最適化の成功率を高いものとすることができる。
【００８３】
なお、初期値のとり方には種々の態様を適用することができる。
例えば、τ＝０，４，８，１２，１６，２０，２４，２８を原則利用するとともに、この初期値での遅延時間設定処理が失敗した場合にはτ＝１，５，９，１３，１７，２１，２５，２９が利用されるものとしてもよい。このようにすることで、１水平ライン毎に大きく内容が異なる画像の場合であっても、高い確率で所望の遅延時間を特定することができる。
また、第１組及び第２組の初期値として、τ＝１，５，…，２９及びτ＝２，６，…，３０や、τ＝０，４，…，２８及びτ＝２，６，…，３０を利用するものとしてもよい。
【００８４】
以上説明した、画像表示装置１００により、以下のような効果を得ることができたので説明する。
【００８５】
まず、従来技術における場合（図６）と実施例の場合（図２，３）とを比較した結果について示す。遅延時間設定処理に要する指標値計算処理の回数では、従来３２回であったものを１２回に改善することができた。このとき、遅延時間設定処理に要する時間は、約３．１秒程度であったものを約２．１秒程度に改善することができた。一方、遅延時間設定処理に成功する確率は、９４．４％から７６％に減少したのみであり、従来技術の場合と遜色のない成功率を得ている。さらに、変形例で示した技術（図４）等を適用することで、成功率を９３．１％に向上させて、従来技術による成功率９４．４％と殆ど変らないものとすることができた。
【００８６】
次に、初期値の個数を８個とした実施例の場合（図２，３）を、初期値の個数が２個及び１６個とした場合と比較した結果について示す。このとき、指標値計算処理の回数は、初期値の個数２，８，１６個の場合で各々、１０，１２，１８個である。かかる計算処理回数の遅延時間設定処理において各々、成功率７２％，７６％，８２％を得ることができた。
【００８７】
以上、実施例に基づき本発明にかかる画像信号変換装置を説明してきたが、上述した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得る。
【図面の簡単な説明】
【図１】画像表示装置１００の構成を示す説明図である。
【図２】最適な遅延時間をＰＬＬ回路１１６に設定する処理を示すフローチャートである。
【図３】順次に計算される指標値を示す説明図である。
【図４】初期値を選択しつつ行う遅延時間設定処理を示すフローチャートである。
【図５】アナログの映像信号を標本化するタイミングを示す説明図である。
【図６】最適な遅延時間τｉを特定する従来技術を示す説明図である。
【符号の説明】
１００…画像表示装置
１０２…調整指示ボタン
１１２…バッファメモリ
１１３…画像表示機構
１１４…指標値計算回路
１１５…制御機構
１１７…計算制御部
１７７…信号入力機構
１７７ｉ…外部からの信号
１１８…制御部
１１９…遅延時間指示部
１２０…初期値記憶部
【図１】
2004236004.tif 000003
【図２】
2004236004.tif 000004
【図３】
2004236004.tif 000005
【図４】
2004236004.tif 000006
【図５】
2004236004.tif 000007
【図６】
2004236004.tif 000008