【手続補正書】
【提出日】平成16年1月21日(2004.1.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に形成される半導体集積回路装置であって、
第１の電源電位を供給する第１および第２の電源配線と、
前記第１の電源電位よりも低い第２の電源電位を供給する第３および第４の電源配線と、
外部との間で信号を授受を行う複数の入出力端子と、
前記半導体基板の主表面上に形成され、前記第１および第３の電源配線から電源電位を供給される第１のトランジスタ群とを備え、
前記第１のトランジスタ群は、
前記入出力端子に与えられた信号に応じて所定の処理を行い対応するデータ信号を出力する内部回路を形成する複数のトランジスタを含み、
前記半導体基板の主表面上に形成され、前記第２および第４の電源配線から電源電位を供給され、各々が同一のトランジスタサイズを有する複数のトランジスタを含む第２のトランジスタ群をさらに備え、
前記第２のトランジスタ群は、
前記入出力端子のうち前記データ信号を出力する入出力端子と前記内部回路との間に設けられ、前記データ信号をバッファ処理する出力バッファを形成する第１のトランジスタサブグループと、
前記入出力端子と前記第２および第４の電源配線のいずれかとの間に発生するサージから前記出力バッファおよび前記内部回路を保護する第１の保護回路を形成する第２のトランジスタサブグループと、
前記第１の電源配線と前記第２の電源配線との間および前記第３の電源配線と前記第４の電源配線との間に設けられる第２の保護回路を形成する第３のトランジスタサブグループとを含み、
前記第２の保護回路は、前記入出力端子と前記第１および第３の電源配線のいずれかとの間に発生するサージから前記内部回路を保護する、半導体集積回路装置。
【請求項２】
前記第３のトランジスタサブグループは、
各々のゲート直下領域の電位が独立に制御されている複数のトランジスタを含む、請求項１記載の半導体集積回路装置。
【請求項３】
前記第１の保護回路は、
前記入出力端子と前記第２の電源配線との間に設けられ、前記入出力端子から前記第２の電源配線に向かう方向を順方向とするダイオードとして動作する第１のトランジスタと、
前記入出力端子と前記第４の電源配線との間に設けられ、前記第４の電源配線から前記入出力端子に向かう方向を順方向とするダイオードとして動作する第２のトランジスタとを含み、
前記第２の保護回路は、
前記第１の電源配線と前記第２の電源配線との間に設けられ、前記第１の電源配線から前記第２の電源配線に向かう方向を順方向とするダイオードとして動作する第３のトランジスタと、
前記第１の電源配線と前記第２の電源配線との間に設けられ、前記第２の電源配線から前記第１の電源配線に向かう方向を順方向とするダイオードとして動作する第４のトランジスタと、
前記第３の電源配線と前記第４の電源配線との間に設けられ、前記第３の電源配線から前記第４の電源配線に向かう方向を順方向とするダイオードとして動作する第５のトランジスタと、
前記第３の電源配線と前記第４の電源配線との間に設けられ、前記第４の電源配線から前記第３の電源配線に向かう方向を順方向とするダイオードとして動作する第６のトランジスタとを含む、請求項２記載の半導体集積回路装置。
【請求項４】
前記第１の保護回路は、
前記入出力端子と前記第２の電源配線との間に設けられ、前記入出力端子から前記第２の電源配線に向かう方向を順方向とするダイオードとして動作する第１のトランジスタと、
前記入出力端子と前記第４の電源配線との間に設けられ、前記第４の電源配線から前記入出力端子に向かう方向を順方向とするダイオードとして動作する第２のトランジスタとを含み、
前記第２の保護回路は、
前記第１の電源配線と前記第２の電源配線との間に設けられ、両方向ダイオード対として動作する第３のトランジスタと、
前記第３の電源配線と前記第４の電源配線との間に設けられ、両方向ダイオード対として動作する第４のトランジスタとを含み、
前記第３のトランジスタは、
ソースおよびドレインのうちの一方と電気的に結合し前記第２の電源配線に接続するゲートと、
ソースおよびドレインのうちの他方と電気的に結合し前記第１の電源配線に接続するゲート直下の領域を有し、
前記第４のトランジスタは、
ソースおよびドレインのうちの一方と電気的に結合し前記第４の電源配線に接続するゲートと、
ソースおよびドレインのうちの他方と電気的に結合し前記第３の電源配線に接続するゲート直下の領域とを有する、請求項２記載の半導体集積回路装置。
【請求項５】
前記半導体基板は、
前記第１および第２のトランジスタ群が形成される半導体層と、
前記半導体層の直下に設けられた絶縁層と、
前記第２のトランジスタ群の各々のトランジスタを電気的に分離するために設けられた、主表面から前記絶縁層に至る分離用酸化膜領域とを含む、請求項３または４記載の半導体集積回路装置。
【請求項６】
前記半導体基板は第１導電型であって、
前記半導体基板は、
前記第１および第２のトランジスタ群が形成される第１導電型の第１ウェルと、
前記第２のトランジスタ群の各々のトランジスタを電気的に分離するために設けられた、前記第１ウェルの主表面を除いて前記第１ウェルを取り囲むように形成される第２導電型の第２ウェルとを含む、請求項３または４記載の半導体集積回路装置。
【請求項７】
前記第１の保護回路は、
前記入出力端子と前記第２の電源配線との間に設けられ、前記入出力端子から前記第２の電源配線に向かう方向を順方向とするダイオードとして動作する第１のトランジスタと、
前記入出力端子と前記第４の電源配線との間に設けられ、前記第４の電源配線から前記入出力端子に向かう方向を順方向とするダイオードとして動作する第２のトランジスタとを含み、
前記第２の保護回路は、
前記第１の電源配線と前記第２の電源配線との間に設けられ、両方向ダイオード対として動作する第３のトランジスタと、
前記第３の電源配線と前記第４の電源配線との間に設けられ、両方向ダイオード対として動作する第４のトランジスタとを含み、
前記第３のトランジスタは、
ソースおよびドレインのうちの一方と電気的に結合し前記第１の電源配線に接続するゲートと、
ソースおよびドレインのうちの他方と電気的に結合し前記第２の電源配線に接続するゲート直下の領域を有し、
前記第４のトランジスタは、
ソースおよびドレインのうちの一方と電気的に結合し前記第３の電源配線に接続するゲートと、
ソースおよびドレインのうちの他方と電気的に結合し前記第４の電源配線に接続するゲート直下の領域とを有する、請求項１記載の半導体集積回路装置。
【請求項８】
前記第１および第２のトランジスタの各々は、
ソースおよびドレインのうちの一方と電気的に接続され、さらにゲート直下の領域と電気的に結合されたゲートを有する、請求項７記載の半導体集積回路装置。
【請求項９】
前記内部回路を形成する複数のトランジスタは、同一のトランジスタサイズを有する、請求項１記載の半導体集積回路装置。
【請求項１０】
半導体基板上に形成される半導体集積回路装置であって、
第１の電源電位を供給する第１の電源配線と、
前記第１の電源電位より低い第２の電源電位を供給する第２の電源配線と、
外部との間で信号の授受を行なう複数の入出力端子と、
前記半導体基板の主表面上に形成され、前記第１および第２の電源配線から電源電位を供給されるトランジスタ群を備え、
前記トランジスタ群は、複数のサブグループに分割され、
前記複数のサブグループに含まれるトランジスタのソースおよびドレイン領域は、前記サブグループごとに異なる入力抵抗を有し、
前記入出力端子と前記第１および第２の電源配線のいずれかとの間に発生するサージを除去する静電保護回路をさらに備え、
前記静電保護回路は、
前記入出力端子と前記第１の電源配線との間に互いに並列に接続された、異なる前記サブグループに属する複数のトランジスタと、
前記入出力端子と前記第２の電源配線との間に互いに並列に接続された、異なる前記サブグループに属する複数のトランジスタとを含む、半導体集積回路装置。
【請求項１１】
前記トランジスタ群に含まれるトランジスタの各々は、
ソースおよびドレイン領域上に高導電膜で覆われた領域を有し、かつ、
前記第１複数個のサブグループごとに、前記ソースおよびドレイン領域の全面積に対する前記高導電膜で覆われた領域の面積の独立な比率を有する、請求項１０記載の半導体集積回路装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
請求項３記載の半導体集積回路装置は、請求項２記載の半導体集積回路装置において、第１の保護回路は、入出力端子と第２の電源配線との間に設けられ、入出力端子から第２の電源配線に向かう方向を順方向とするダイオードとして動作する第１のトランジスタと、入出力端子と第４の電源配線との間に設けられ、第４の電源配線から入出力端子に向かう方向を順方向とするダイオードとして動作する第２のトランジスタとを含み、第２の保護回路は、第１の電源配線と第２の電源配線との間に設けられた、第１の電源配線から第２の電源配線に向かう方向を順方向とするダイオードとして動作する第３のトランジスタおよび第２の電源配線から第１の電源配線に向かう方向を順方向とするダイオードとして動作する第４のトランジスタと、第３の電源配線と第４の電源配線との間に設けられた、第３の電源配線から第４の電源配線に向かう方向を順方向とするダイオードとして動作する第５のトランジスタおよび第４の電源配線から第３の電源配線に向かう方向を順方向とするダイオードとして動作する第６のトランジスタとを含む。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
請求項４記載の半導体集積回路装置は、請求項２記載の半導体集積回路装置において、第１の保護回路は、入出力端子と第２の電源配線との間に設けられて入出力端子から第２の電源配線に向かう方向を順方向とするダイオードとして動作する第１のトランジスタと、入出力端子と第４の電源配線との間に設けられて第４の電源配線から入出力端子に向かう方向を順方向とするダイオードとして動作する第２のトランジスタとを含み、第２の保護回路は、第１の電源配線と第２の電源配線との間に設けられ、両方向ダイオード対として動作する第３のトランジスタと、第３の電源配線と第４の電源配線との間に設けられ、両方向ダイオード対として動作する第４のトランジスタとを含み、第３のトランジスタは、ソースおよびドレインのうちの一方と電気的に結合し第２の電源配線に接続するゲートと、ソースおよびドレインのうちの他方と電気的に結合し第１の電源配線に接続するゲート直下の領域を有し、第４のトランジスタは、ソースおよびドレインのうちの一方と電気的に結合し第４の電源配線に接続するゲートと、ソースおよびドレインのうちの他方と電気的に結合し第３の電源配線に接続するゲート直下の領域とを有する。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
請求項５記載の半導体集積回路装置は、請求項３または４記載の半導体集積回路装置において、半導体基板は、第１および第２のトランジスタ群が形成される半導体層と、半導体層の直下に設けられた絶縁層と、第２のトランジスタ群の各々のトランジスタを電気的に分離するために設けられた、主表面から絶縁層に至る分離用酸化膜領域とを含む。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
請求項６記載の半導体集積回路装置は、請求項３または４記載の半導体集積回路装置において、半導体基板は第１導電型であって、半導体基板は、第１および第２のトランジスタ群が形成される第１導電型の第１ウェルと、第２のトランジスタ群の各々のトランジスタを電気的に分離するために設けられた、第１ウェルの主表面を除いて第１ウェルを取り囲むように形成される第２導電型の第２ウェルとを含む。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
請求項７記載の半導体集積回路装置は、請求項１記載の半導体集積回路装置において、第１の保護回路は、入出力端子と第２の電源配線との間に設けられて入出力端子から第２の電源配線に向かう方向を順方向とするダイオードとして動作する第１のトランジスタと、入出力端子と第４の電源配線との間に設けられて第４の電源配線から入出力端子に向かう方向を順方向とするダイオードとして動作する第２のトランジスタとを含み、第２の保護回路は、第１の電源配線と第２の電源配線との間に設けられ、両方向ダイオード対として動作する第３のトランジスタと、第３の電源配線と第４の電源配線との間に設けられ、両方向ダイオード対として動作する第４のトランジスタとを含み、第３のトランジスタは、ソースおよびドレインのうちの一方と電気的に結合し第１の電源配線に接続するゲートと、ソースおよびドレインのうちの他方と電気的に結合し第２の電源配線に接続するゲート直下の領域を有し、第４のトランジスタは、ソースおよびドレインのうちの一方と電気的に結合し第３の電源配線に接続するゲートと、ソースおよびドレインのうちの他方と電気的に結合し第４の電源配線に接続するゲート直下の領域とを有する。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
請求項８記載の半導体集積回路装置は、請求項７記載の半導体集積回路装置において、第１および第２のトランジスタの各々は、ソースおよびドレインのうちの一方と電気的に接続され、さらにゲート直下の領域と電気的に結合されたゲートを有する。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
請求項９記載の半導体集積回路は、請求項１記載の半導体集積回路装置において、内部回路を形成する複数のトランジスタは、同一のトランジスタサイズを有する。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】削除
【補正の内容】
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】削除
【補正の内容】
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】削除
【補正の内容】
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
請求項１０記載の半導体集積回路装置は、半導体基板上に形成される半導体集積回路装置であって、第１の電源電位を供給する第１の電源配線と、第１の電源電位より低い第２の電源電位を供給する第２の電源配線と、外部との間で信号の授受を行なう複数の入出力端子と、半導体基板の主表面上に形成され、第１および第２の電源配線から電源電位を供給されるトランジスタ群を備え、トランジスタ群は、複数のサブグループに分割され、複数のサブグループに含まれるトランジスタのソースおよびドレイン領域は、サブグループごとに異なる入力抵抗を有し、入出力端子と第１および第２の電源配線のいずれかとの間に発生するサージを除去する静電保護回路をさらに備え、静電保護回路は、入出力端子と第１の電源配線との間に互いに並列に接続された、異なるサブグループに属する複数のトランジスタと、入出力端子と第２の電源配線との間に互いに並列に接続された、異なるサブグループに属する複数のトランジスタとを含む。


【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
請求項１１記載の半導体集積回路装置は、請求項１０記載の半導体集積回路装置であって、トランジスタ群に含まれるトランジスタの各々は、ソースおよびドレイン領域上に高導電膜で覆われた領域を有し、かつ、第１複数個のサブグループごとに、ソースおよびドレイン領域の全面積に対する高導電膜で覆われた領域の面積の独立な比率を有する。


【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】削除
【補正の内容】
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０１３７
【補正方法】削除
【補正の内容】
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０１３８
【補正方法】削除
【補正の内容】
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１３９
【補正方法】変更
【補正の内容】
【０１３９】
請求項４記載の半導体集積回路装置は、請求項２記載の半導体集積回路装置が奏する効果に加えて、同一の効果を有する静電保護回路を半分のトランジスタ数で実現することができる。このため、レイアウト効率および自由度の向上、チップ面積の低減に更に有利である。


【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０１４０
【補正方法】変更
【補正の内容】
【０１４０】
請求項５記載の半導体集積回路装置は、請求項３または４記載の半導体集積回路装置が奏する効果を、ＳＯＩ（Silicon on Insulater）構造の半導体基板により得ることができる。


【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０１４１
【補正方法】変更
【補正の内容】
【０１４１】
請求項６記載の半導体集積回路装置は、請求項３または４記載の半導体集積回路装置が奏する効果をバルク構造の半導体基板により得ることができる。


【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０１４２
【補正方法】変更
【補正の内容】
【０１４２】
請求項７および８記載の半導体集積回路装置は、請求項２記載の半導体集積回路装置と同等の効果を、入力バッファ用トランジスタ群のトランジスタの各々を電気的に分離することなく得ることができる。また、同等の保護回路を半分のトランジスタ数で得ることができる。このため、更にチップ面積の低減、レイアウト効率および自由度を向上できる。


【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】変更
【補正の内容】
【０１４３】
請求項９記載の半導体集積回路装置は、予め大きいサイズのゲートアレイで設計された出力バッファ用トランジスタを用いて独立した複数の電源に対応する静電保護回路を構成する。したがって請求項１記載の半導体集積回路装置が奏する効果に加えて耐容量のより大きな静電保護回路を効率的で自由度の高いレイアウトの下で構成することができる。


【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０１４４
【補正方法】削除
【補正の内容】
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】０１４５
【補正方法】削除
【補正の内容】
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】０１４６
【補正方法】削除
【補正の内容】
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】０１４７
【補正方法】削除
【補正の内容】
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】０１４８
【補正方法】削除
【補正の内容】
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】０１４９
【補正方法】削除
【補正の内容】
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】０１５０
【補正方法】削除
【補正の内容】
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】０１５１
【補正方法】削除
【補正の内容】
【手続補正３８】
【補正対象書類名】明細書
【補正対象項目名】０１５２
【補正方法】削除
【補正の内容】
【手続補正３９】
【補正対象書類名】明細書
【補正対象項目名】０１５３
【補正方法】変更
【補正の内容】
【０１５３】
請求項１０および１１記載の半導体集積回路装置は、効率的なレイアウトの下で、様々な種類のサージが発生した場合においても、サージの種類に適した除去経路を静電保護回路内に形成することができる。