(57)【要約】【課題】静電気のような急峻な高電圧によってもレーザダイオードの端面が破壊しない保護素子を備える半導体レーザ装置において、部品数増加による半導体レーザ装置の大型化を回避しつつ、製造コストを上昇させることのない構造を備えた、半導体レーザ装置およびその製造方法を提供する。【解決手段】レーザダイオード１１の直下のｎ−型エピタキシャル層２の領域に、ｐ型拡散層９とｎ−型エピタキシャル層２とにより構成されるダイオードを形成する。また、このダイオードのアノード領域であるｐ型拡散層９の周囲を囲むように高濃度のｎ型拡散層１０を形成する。このｐ型拡散層９およびｎ型拡散層１０により、レーザダイオード１１のブレークダウン電圧によるツェナーダイオードを構成している。【選択図】　　　　図１
2004103986.tif 000002
【特許請求の範囲】
【請求項１】
シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードで受光して、前記レーザダイオードの前面から射出された光出力をモニタする半導体レーザ装置であって、
前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子を備えることを特長とする、半導体レーザ装置。
【請求項２】
前記保護素子は、前記レーザダイオードと並列に接続されるツェナーダイオードであり、
前記ツェナーダイオードは、前記半導体層内に設けられることを特長とする、請求項１に記載の半導体レーザ装置。
【請求項３】
前記保護素子は、前記レーザダイオードと並列に接続されるトランジスタのエミッタ−ベースであり、
前記トランジスタは、前記半導体層内に設けられることを特徴とする、請求項１に記載の半導体レーザ装置。
【請求項４】
シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードで受光して、前記レーザダイオードの前面から射出された光出力をモニタし、前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子としてのツェナーダイオードを前記半導体層内に備える半導体レーザ装置の製造方法であって、
前記ツェナーダイオードのアノード拡散層は、前記シリコンフォトダイオードのアノード拡散層と同時に形成され、
前記ツェナーダイオードのツェナー電圧制御層は、前記シリコンフォトダイオードのチャンネルストッパ拡散層と同時に形成されることを特長とする、半導体レーザ装置の製造方法。
【請求項５】
シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードで受光し、前記レーザダイオードの前面から射出された光出力をモニタし、前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子としてのトランジスタのエミッタ−ベースを前記半導体層内に備える半導体レーザ装置の製造方法であって、
前記トランジスタのベースは、前記シリコンフォトダイオードのアノード拡散層と同時に形成され、
前記トランジスタのエミッタは、前記シリコンフォトダイオードのチャンネルストッパ拡散層と同時に形成されることを特長とする、半導体レーザ装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＤＶＤやＣＤ−ＲＯＭ等の光ピックアップに用いられる半導体レーザ装置に関し、レーザダイオードをシリコンフォトダイオードの上に配設して、レーザダイオードの光出力をモニタする、半導体レーザ装置に関するものである。
【０００２】
【従来の技術】
従来のＤＶＤ用、ＣＤ−ＲＯＭ用の半導体レーザ装置に用いられるシリコンフォトダイオードチップ２００Ａの構造を、図５の断面構造図および図６の等価回路図を参照して説明する。まず、この半導体レーザ装置としてのシリコンフォトダイオードチップ２００Ａは、ｎ型基板１上に半導体層としてのｎ−型エピタキシャル層２が設けられている。ｎ−型エピタキシャル層２には、フォトダイオードの受光部となるｐ型拡散層３、チャンネルストッパ層であるｎ型拡散層８が設けられている。ｐ型拡散層３およびｎ−型エピタキシャル層２によりフォトダイオード４０が構成される。
【０００３】
ｐ型拡散層３およびｎ型拡散層８の表面は、絶縁膜４に覆われている。絶縁膜４の上には、Ａｌ電極５、ＴｉＷ／Ａｕ電極６が設けられ、このＴｉＷ／Ａｕ電極６の上に、ＡｕＳｎ、インジュウム半田、銀ペースト等の接着層７を介在してレーザダイオード１１が接着により配設されている。レーザダイオード１１は、カソード１１Ａおよびアノード１１Ｂから構成されている。カソード１１Ａは、Ａｕワイヤ８Ａ等によりｎ型拡散層８に接続されている。
【０００４】
上記構成からなるシリコンフォトダイオードチップ２００Ａにおいては、レーザダイオード１１の後面から射出されたレーザ光はフォトダイオード４０の受光部３で光電流として検出され、レーザダイオード１１の前面から射出される光出力を一定にするために、レーザダイオード１１にフィードバックするための信号として利用されている。
【０００５】
レーザダイオード１１に静電気が印加されると、瞬間的にレーザの光出力が増大し、自らの光出力でレーザダイオード１１のレーザ端面が破壊されるＣＯＤ（瞬時光学損傷）により、通常の半導体の静電耐量に比べて低い電圧でレーザダイオード１１が破壊してしまうという不具合があった。
【０００６】
さらに近年、レーザの高出力化を図る目的から、レーザダイオードの端面にマルチコートを施し、前面からでる光出力と後面からでる光出力の比率を変えたレーザダイオードが用いられるようになっている。しかし、この構成では、前面側にレーザ光が集中する結果、レーザ光の静電耐量が低下する。そのため、レーザダイオードをＤＶＤやＣＤ−ＲＯＭのピックアップに組み込むときの静電気の発生により、レーザダイオードのレーザ端面が破壊される可能性が高くなり、半導体レーザ装置の製造工程における歩留まりの低下の原因となっている。
【０００７】
静電耐圧を向上させる方法としては、図７に示すように、抵抗５０とコンデンサ６０とを用いて、レーザダイオード１１に印加される電圧波形を鈍らせる方法と、図８に示すように、モニタ電流によりトランジスタ８０をオンさせて、レーザダイオード１１に印加される電圧をトランジスタ８０で短絡させる方法がある（たとえば、特許文献１参照）。
【０００８】
【特許文献１】
特開平７−２５４７４２号公報（第３頁、第１図）
【０００９】
【発明が解決しようとする課題】
しかし、図７に示したレーザに印加される電圧波形を鈍らせる方法では、抵抗５０が１．１Ω、コンデンサ６０が０．１μＦ以上必要であるため、半導体レーザ装置の小型化を望むことができない。さらに、戻り光の干渉を防ぐための高周波重畳ができない問題が挙げられる。
【００１０】
また、図８に示したレーザダイオード１１に印加される電圧をトランジスタ８０で短絡させる方法でも、半導体レーザ装置の小型化を望むことができない。また、通常のモニタダイオードとしてのフォトダイオード４０では光電流が数十μｍＡしか取れないため、トランジスタ８０を十分に駆動することができない。また、応答が遅いため、静電気のような急峻な高電圧には追随できない問題が挙げられる。
【００１１】
したがって、本発明は上記課題を解決するためになされたものであり、静電気のような急峻な高電圧によってもレーザの端面が破壊しない保護素子を備える半導体レーザ装置において、部品数増加による半導体レーザ装置の大型化を回避しつつ、製造コストを上昇させることのない構造を備えた、半導体レーザ装置およびその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明に基づいた半導体レーザ装置においては、シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードで受光して、前記レーザダイオードの前面から射出された光出力をモニタする半導体レーザ装置であって、前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子を備えることを特長とする。
【００１３】
上記半導体レーザ装置において好ましい形態としては、前記保護素子は、前記レーザダイオードと並列に接続されるツェナーダイオードであり、前記ツェナーダイオードは、前記半導体層内に設けられる。
【００１４】
上記半導体レーザ装置において好ましい形態としては、前記保護素子は、前記レーザダイオードと並列に接続されるトランジスタのエミッタ−ベースであり、前記トランジスタは、前記半導体層内に設けられる。
【００１５】
上記半導体レーザ装置によれば、シリコンフォトダイオードチップにツェナーダイオードまたはトランジスタのエミッタ−ベースのように急峻な高電圧が印加されても、電流が流れることで一定の電圧を保つ保護素子を形成し、この保護素子をレーザダイオードに並列に結線することで、レーザダイオードに高電圧が印加されることを防ぎ、半導体レーザ装置の容積を増やさず、静電耐量を向上させることが可能になる。
【００１６】
また、レーザダイオードまたはトランジスタのエミッタ−ベースは、シリコンフォトダイオードチップと一体になってアセンブリされるので、Ａｕワイヤ等を用いることにより、簡単に両者を結線することができるので容量成分、抵抗成分がほとんど付加せず、静電気のような急峻な電圧印加に対ししても応答するので、レーザダイオードを破壊から守ることができる。
【００１７】
この発明に基づいた半導体レーザ装置の製造方法のある局面においては、シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードで受光して、前記レーザダイオードの前面から射出された光出力をモニタし、前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子としてのツェナーダイオードを前記半導体層内に備える半導体レーザ装置の製造方法であって、前記ツェナーダイオードのアノード拡散層は、前記シリコンフォトダイオードのアノード拡散層と同時に形成され、前記ツェナーダイオードのツェナー電圧制御層は、前記シリコンフォトダイオードのチャンネルストッパ拡散層と同時に形成される。
【００１８】
この発明に基づいた半導体レーザ装置の製造方法の他の局面においては、シリコンフォトダイオードが設けられる半導体層の上面にレーザダイオードを配設し、前記レーザダイオードの後面から射出された光を前記シリコンフォトダイオードチップで受光して、前記レーザダイオードの前面から射出された光出力をモニタし、前記レーザダイオードの破壊を防止するため、前記レーザダイオードに対して並列に配置される保護素子としてのトランジスタのエミッタ−ベースを前記半導体層内に備える半導体レーザ装置の製造方法であって、前記トランジスタのベースは、前記シリコンフォトダイオードのアノード拡散層と同時に形成され、前記トランジスタのエミッタは、前記シリコンフォトダイオードのチャンネルストッパ拡散層と同時に形成されることを特長とする。
【００１９】
上記製造方法によれば、製造工程数を増加させることなく、レーザダイオードに対して並列に保護素子としてツェナーダイオードまたはトランジスタのエミッタ−ベースを形成することを可能としている。
【００２０】
【発明の実施の形態】
以下、本発明に基づいた各実施の形態における半導体レーザ装置としてのシリコンフォトダイオードチップの構造およびその製造方法について、図を参照しながら説明する。
【００２１】
（実施の形態１）
図１および図２を参照して、実施の形態１におけるシリコンフォトダイオードチップの構造およびその製造方法について説明する。なお、図１は、本実施の形態におけるシリコンフォトダイオードチップ１００Ａの構造を示す断面図であり、図２は、本実施の形態におけるシリコンフォトダイオードチップ１００Ａの等価回路図である。なお、図中、従来のシリコンフォトダイオードチップの構造と同一または相当部分については同一の参照番号を付し、重複する説明は繰返さないものとする。
【００２２】
（構造）
両図を参照して、レーザダイオード１１の直下に位置するエピタキシャル層２の領域には、ｐ型拡散層９とｎ−型エピタキシャル層２とにより構成されるダイオードが設けられている。また、このダイオードのアノード領域であるｐ型拡散層９の周囲を囲むように高濃度のｎ型拡散層１０が設けられている。このｐ型拡散層９およびｎ型拡散層１０により、レーザダイオード１１のブレークダウン電圧によるツェナーダイオード２０を構成する。
【００２３】
レーザダイオード１１のカソード１１Ａと、ツェナーダイオード２０のｎ型拡散層１０とは、Ａｕワイヤ１０Ａ等で結線される（図１中において、実線で模式的に表記）。レーザダイオード１１のアノード１１Ｂは、ＴｉＷ／Ａｕ電極６およびＡｌ電極５に接続され、さらに、このＡｌ電極５は、シリコンフォトダイオードチップ１００Ａのチャンネルストッパとなるｎ型拡散層８に、絶縁膜４に設けられたコンタクトホール１２を用いて、図１に示すように接続されている。
【００２４】
（製造方法）
上記構造からなるシリコンフォトダイオードチップ１００Ａの製造方法においては、ｐ型拡散層９はフォトダイオード４０の受光部であるアノード拡散層としてのｐ型拡散層３と同時に形成される。ツェナーダイオード２０のツェナー電圧制御層であるｎ型拡散層１０はフォトダイオード４０のチャンネルストッパ拡散層であるｎ型拡散層８と同時に形成される。絶縁膜４に設けられるコンタクトホール１２は、チップ周辺部や受光部のｐ型拡散層３に通じる電極部のコンタクトホール１３と同時に形成される。
【００２５】
（作用効果）
以上、本実施の形態によれば、シリコンフォトダイオードチップ１００Ａに、ツェナーダイオード２０のように、急峻な高電圧が印加されても電流が流れることで一定の電圧を保つ保護素子を形成し、また、この保護素子をレーザダイオード１１に並列に結線することでレーザダイオード１１に高電圧が印加されることを防ぎ、半導体レーザ装置としてのシリコンフォトダイオードチップ１００Ａの容積を増加させず、静電耐量を向上させることを可能としている。
【００２６】
構造としては、シリコンフォトダイオードチップ１００Ａとレーザダイオード１１は一体になってアセンブリされている。これにより、Ａｕワイヤ等で簡単に両者を結線することができるため、容量成分、抵抗成分がほとんど付加せず、静電気のような急峻な電圧印加に対しても応答するので、レーザダイオード１１を破壊から守ることが可能となる。
【００２７】
製造方法においては、従来のシリコンフォトダイオードチップ２００の製造工程に対して製造工程数を増やすことなく、マスクパターンを変更することのみで、本実施の形態におけるシリコンフォトダイオードチップ１００Ａの製作を可能としている。
【００２８】
なお、ｎ型拡散層８、１０は従来のシリコンフォトダイオードチップ２００の製造方法に採用されている、熱拡散によるデポジション方法、イオン注入法による方法で形成することが可能である。しかし、本実施の形態では、ｎ型拡散層１０の濃度でツェナーダイオードの電圧をレーザの動作電圧である２Ｖ〜２．５Ｖより少し高い２．５Ｖ〜３Ｖになるようにするために、後者のイオン注入による形成方法を採用することにより、高精度に不純物濃度の制御を可能としている。
【００２９】
（実施の形態２）
次に、図３および図４を参照して、実施の形態２におけるシリコンフォトダイオードチップの構造およびその製造方法について説明する。なお、図３は、本実施の形態におけるシリコンフォトダイオードチップ１００Ｂの構造を示す断面図であり、図４は、本実施の形態におけるシリコンフォトダイオードチップ１００Ａの等価回路図である。なお、図中、上記実施の形態１に示すシリコンフォトダイオードチップ１００Ａの構造と同一または相当部分については、同一の参照番号を付し、重複する説明は繰返さないものとする。
【００３０】
（構造）
両図を参照して、レーザダイオード１１の直下の領域には、トランジスタのベースとなるｐ型拡散層９Ａ、エミッタとなるｎ型拡散層１０Ａが設けられ、ｎ−型エピタキシャル層２がコレクタ領域を構成することにより、トランジスタ２５が形成されることになる。
【００３１】
図３には示していないが、図４の等価回路図に示すように、トランジスタ２５のベースとなるｐ型拡散層９Ａとコレクタとなるエピタキシャル層２とは短絡している。レーザダイオード１１のカソード１１ＡはＡｕワイヤ８Ａでチャンネルストッパーとなるｎ型拡散層８に結線されている。これにより、トランジスタ２５のエミッタ−ベース間耐圧がレーザダイオード１１の保護素子（保護回路）となる。
【００３２】
（製造方法）
上記実施の形態１の場合と同様に、ｐ型拡散層９Ａおよびｎ型拡散層１０Ａはシリコンフォトダイオードチップ１００Ｂの受光部となるｐ型拡散層３、チャンネルストッパとなるｎ型拡散層８と同時に形成される。
【００３３】
エミッタ−ベース間電圧を２．５Ｖ〜３Ｖにするため、ｐ型拡散層３およびｐ型拡散層９Ａはイオン注入により形成される。不純物の注入条件としては、約１×１０１５ｉｏｎｓ／ｃｍ２以上のドーズ量で注入を行なう。
【００３４】
（作用効果）
以上、本実施の形態によれば、シリコンフォトダイオードチップ１００Ｂに、トランジスタ２５のエミッタ−ベース間電圧のように、急峻な高電圧が印加されても電流が流れることで一定の電圧を保つ保護素子を形成し、また、この保護素子をレーザダイオード１１に並列に結線することでレーザダイオード１１に高電圧が印加されることを防ぎ、半導体レーザ装置の容積を増やさず、静電耐量を向上させることを可能としている。
【００３５】
構造としては、シリコンフォトダイオードチップ１００Ｂとトランジスタ２５のエミッタ−ベース間とは一体になってアセンブリされている。これにより、Ａｕワイヤ等で簡単に両者を結線することができるため、容量成分、抵抗成分がほとんど付加せず、静電気のような急峻な電圧印加に対しても応答するので、レーザダイオード１１を破壊から守ることが可能となる。
【００３６】
製造方法においては、従来のシリコンフォトダイオードチップ２００の製造工程に対して製造工程数を増やすことなく、マスクパターンを変更することのみで、本実施の形態におけるシリコンフォトダイオードチップ１００Ｂの製作を可能としている。
【００３７】
なお、今回開示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００３８】
【発明の効果】
本願発明によれば、製造工程数を増加させることなく、レーザダイオードに対して並列に保護素子としてツェナーダイオードまたはトランジスタのエミッタ−ベースを入れることで、静電気のような急峻な高電圧が印加してもその電圧を保護素子が吸収し、レーザダイオードの破壊を防ぐことができる。またこのような保護素子をつけることで、テスト時、バーンイン時、製品組み込み時、その他の電源ノイズ発生時においても、電源ノイズ発生に強い半導体レーザ装置を提供することが可能となる。
【図面の簡単な説明】
【図１】実施の形態１における半導体レーザ装置の断面構造図である。
【図２】実施の形態１における半導体レーザ装置の等価回路図である。
【図３】実施の形態２における半導体レーザ装置の断面構造図である。
【図４】実施の形態２における半導体レーザ装置の等価回路図である。
【図５】従来の技術における半導体レーザ装置の断面構造図である。
【図６】従来の技術における半導体レーザ装置の等価回路図である。
【図７】従来の技術における静電対策後の等価回路図である。
【図８】従来の技術における他の静電対策後の等価回路図である。
【符号の説明】
１　ｎ型基板、２　ｎ−型エピタキシャル層、３　ｐ型拡散層、４　絶縁膜、５　Ａｌ電極、６　ＴｉＷ／Ａｕ電極、７　接着層、８　ｎ型拡散層、８Ａ，１０Ａ　Ａｕワイヤ、９　ｐ型拡散層、９Ａ　ｐ型拡散層、１０　ｎ型拡散層、１０Ａ　ｎ型拡散層、１１　レーザダイオード、１１Ａ　カソード、１１Ｂ　アノード、２０　ツェナーダイオード、１２，１３　コンタクトホール、２５　トランジスタ、４０　フォトダイオード、１００Ａ，１００Ｂ　シリコンフォトダイオードチップ。
【図１】
2004103986.tif 000003
【図２】
2004103986.tif 000004
【図３】
2004103986.tif 000005
【図４】
2004103986.tif 000006
【図５】
2004103986.tif 000007
【図６】
2004103986.tif 000008
【図７】
2004103986.tif 000009
【図８】
2004103986.tif 000010