(57)【要約】【課題】回路規模を増大することなく、補正を行うことができる画像処理装置、および画像処理方法を提供する。【解決手段】入力画像信号に基づいて、所定のビット幅の上位ビットを抽出した第１の被補正用ビットに、所定のビット幅に応じた所定のビットだけ大きい第２の被補正用ビットを生成し出力する加算およびオーバフロー処理部４２１と、ルックアップテーブル（ＬＵＴ）を記憶するメモリ４２３と、タイミング調整用のＦＦ４２２と、ＦＦ４２２から出力された入力信号の下位ビットの被補正用ビットと、メモリ４２３から出力された２つの補正値データとに基づいて、補間処理を行う補間演算部４２４とを設ける。【選択図】　図７
2004120366.tif 000002
【特許請求の範囲】
【請求項１】
複数ビットからなる画像信号の補正処理を行う画像処理装置であって、
画像信号の内の被補正用ビットをテーブル変換するための補正値データを記憶する記憶手段と、
入力画像信号の内の第１の被補正用ビットに基づいて前記記憶手段によりテーブル変換された第１の補正値データ、当該第１の被補正用ビットよりも大きい第２の被補正用ビットに基づいて前記記憶手段によりテーブル変換された第２の補正値データ、および前記入力画像信号から前記被補正用ビットを除いた残りの被補間用ビットに基づいて、補間処理を行い前記入力画像信号に対する第３の補正値データを生成する補間手段とを有する
画像処理装置。
【請求項２】
前記補間手段は、前記第１および第２の補正値データ、ならびに前記被補間用ビットに基づいて、直線補間処理を行い前記第３の補正値データを生成する
請求項１に記載の画像処理装置。
【請求項３】
前記補間手段は、前記第１および第２の補正値データ、ならびに前記被補間用ビットの量子化ビット数に基づいて、前記第１および第２の補正値データの間の補間値データを生成し、前記補間値データおよび前記第１の補正値データから、前記被補間用ビットに対応するデータを抽出して、当該抽出されたデータを前記第３の補正値データとする
請求項１に記載の画像処理装置。
【請求項４】
前記記憶手段は、偶数の前記被補正値用ビットをテーブル変換するための補正値データを記憶する偶数用補正値データ記憶手段と、
奇数の前記被補正値用ビットをテーブル変換するための補正値データを記憶する奇数用補正値データ記憶手段とを含み、
前記入力画像信号の内の第１の被補正用ビットに基づいて、当該第１の被補正用ビットよりも大きい第２の被補正用ビットを生成し、前記第１および第２の被補正用ビットそれぞれが偶数または奇数に応じて、前記偶数用補正値データ記憶手段または前記奇数用補正値データ記憶手段に出力する被補正用ビット生成手段とを有し、
前記補間手段は、前記記憶手段によりテーブル変換された第１および第２の補正値データ、ならびに前記被補間用ビットに基づいて補間処理を行い前記第３の補正値データを生成する
請求項１に記載の画像処理装置。
【請求項５】
前記第３の補正値データに応じた表示を行う表示手段を有する
請求項１に記載の画像処理装置。
【請求項６】
複数ビットからなる画像信号の内の被補正用ビットを予め設定した補正値データに基づいてテーブル変換して、当該画像信号の補正処理を行う画像処理装置の画像処理方法であって、
入力画像信号の内の第１の被補正用ビットに基づいて前記テーブル変換して第１の補正値データを生成し、
当該第１の被補正用ビットよりも大きい第２の被補正用ビットに基づいて前記テーブル変換して第２の補正値データを生成し、
当該第１および第２の補正値データ、ならびに前記入力画像信号から前記被補正用ビットを除いた残りの被補間用ビットに基づいて、補間処理を行い前記入力画像信号に対する第３の補正値データを生成する
画像処理方法。
【請求項７】
前記第３の補正値データを生成する場合には、前記第１および第２の補正値データ、ならびに前記被補間用ビットに基づいて、直線補間処理を行い前記第３の補正値データを生成する
請求項６に記載の画像処理方法。
【請求項８】
前記第３の補正値データを生成する場合には、前記第１および第２の補正値データ、ならびに前記被補間用ビットの量子化ビット数に基づいて、前記第１および第２の補正値データの間の補間値データを生成し、
前記補間値データおよび前記第１の補正値データから、前記被補間用ビットに対応するデータを抽出して、当該抽出されたデータを前記第３の補正値データとする
請求項６に記載の画像処理方法。
【請求項９】
偶数の前記被補正値用ビットをテーブル変換するための補正値データ、および奇数の前記被補正値用ビットをテーブル変換するための補正値データを記憶し、前記第３の補正値データを生成する場合には、前記入力画像信号の内の第１の被補正用ビットに基づいて、当該第１の被補正用ビットよりも大きい第２の被補正用ビットを生成し、
前記第１および第２の被補正用ビットそれぞれが偶数または奇数に応じて、前記記憶している前記補正値データによりテーブル変換された第１および第２の補正値データ、ならびに前記被補間用ビットに基づいて補間処理を行い前記第３の補正値データを生成する
請求項６に記載の画像処理方法。
【請求項１０】
前記第３の補正値データに応じた表示を行う
請求項６に記載の画像処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、画像信号の補正処理を行う画像処理装置、および画像処理方法に関するものである。
【０００２】
【従来の技術】
従来、例えば画像処理装置において、画像信号の補正、例えばガンマ補正を行う回路として、デジタル回路を使用した数点の折れ点補正やルックアップテーブル（以下ＬＵＴ）に基いて補正を行う補正回路が知られている（例えば、特許文献１参照。）。
【０００３】
このＬＵＴ方式のデジタル方式の補正回路は、補正精度が高いことから、近年では主流になりつつある。
【０００４】
【特許文献１】
特開２００１−３２０６０７号公報
【０００５】
【発明が解決しようとする課題】
上述した従来のＬＵＴ方式のデジタル方式の補正回路では、入力信号の量子化ビット数をｎとすると、２＾ｎ個のメモリアドレスを持つメモリをＬＵＴとして使用する。ＬＵＴには入力信号レベルに対応するガンマ補正値データを格納し、画像表示装置の印加電圧に対する透過率の特性（Ｖ−Ｔ特性）を考慮したガンマ補正を行っている。
【０００６】
しかし、入力信号レベルを量子化する分解能が増大すればするほど、このＬＵＴに使用するメモリの規模は増大する。
例えば、入力信号レベルの量子化ビット数が１０ビットの場合、ＬＵＴに使用するメモリに必要な容量は１０２４ｗｏｒｄ必要となり、入力レベルの量子化ビット数が１２ビットの場合は４０９６ｗｏｒｄ必要となる。
【０００７】
このように、１ビット分解能が上がるとメモリ容量は２倍づつ増加する。これに伴い、回路規模は増大し消費電力の増加と共に、メモリに格納するガンマ補正値データの更新時間が増加するという問題があった。
【０００８】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、回路規模を増大することなく、補正を行うことができる画像処理装置、および画像処理方法を提供することにある。
【０００９】
【課題を解決するための手段】
前記目的を達成するために、第１の発明の画像処理装置は、複数ビットからなる画像信号の補正処理を行う画像処理装置であって、画像信号の内の被補正用ビットをテーブル変換するための補正値データを記憶する記憶手段と、入力画像信号の内の第１の被補正用ビットに基づいて前記記憶手段によりテーブル変換された第１の補正値データ、当該第１の被補正用ビットよりも大きい第２の被補正用ビットに基づいて前記記憶手段によりテーブル変換された第２の補正値データ、および前記入力画像信号から前記被補正用ビットを除いた残りの被補間用ビットに基づいて、補間処理を行い前記入力画像信号に対する第３の補正値データを生成する補間手段とを有する。
【００１０】
第１の発明の画像処理装置によれば、複数ビットからなる画像信号の補正処理を行う。
記憶手段では、画像信号の内の被補正用ビットをテーブル変換するための補正値データが記憶されている。
補間手段では、入力画像信号の内の第１の被補正用ビットに基づいて記憶手段によりテーブル変換された第１の補正値データ、当該第１の被補正用ビットよりも大きい第２の被補正用ビットに基づいて記憶手段によりテーブル変換された第２の補正値データ、および入力画像信号から被補正用ビットを除いた残りの被補間用ビットに基づいて、補間処理を行い入力画像信号に対する第３の補正値データが生成される。
【００１１】
さらに、前記目的を達成するために、第２の発明の画像処理方法は、複数ビットからなる画像信号の内の被補正用ビットを予め設定した補正値データに基づいてテーブル変換して、当該画像信号の補正処理を行う画像処理装置の画像処理方法であって、入力画像信号の内の第１の被補正用ビットに基づいて前記テーブル変換して第１の補正値データを生成し、当該第１の被補正用ビットよりも大きい第２の被補正用ビットに基づいて前記テーブル変換して第２の補正値データを生成し、当該第１および第２の補正値データ、ならびに前記入力画像信号から前記被補正用ビットを除いた残りの被補間用ビットに基づいて、補間処理を行い前記入力画像信号に対する第３の補正値データを生成する。
【００１２】
【発明の実施の形態】
本発明に係る画像処理装置は、画像信号を補正させるルックアップテーブルに基づいて補正値を生成し、その補正値にさらに補間処理を行い、画像信号の補正値を生成する。
以下、本発明に係る画像処理装置の一実施の形態を図を参照しながら説明する。
第１の実施の形態
本発明の第１の実施の形態に係る画像処理装置は、例えば画像信号の入力信号レベルに対し、非線形の光学応答をする液晶等の表示デバイスによる画像処理装置において、ガンマ補正値データを含むルックアップテーブルと、入力された画像信号とルックアップテーブルに基づいて生成された補正値を、直線補正関数により補間する。
より詳細には、画像信号を出力デバイスの特性に合わせるために、必要量より少ないルックアップテーブルと必要量に不足するデータを補間するための補間関数を使用したガンマ補正を行う。
【００１３】
以下、本実施の形態に係る画像処理装置の補正回路を採用したＬＣＤパネルを用いたフロント／リアプロジェクタシステムについて説明する。
図１は、本発明に係る画像処理装置の一実施の形態の機能ブロック図である。画像処理装置１は、図１に示すように、Ａ／ＤＰＬＬ２、スキャンコンバータ（Ｓｃａｎ　Ｃｏｎｖｅｒｔｅｒ）３、信号処理部４、サンプル／ホールドドライバ（Ｓ／Ｈ　Ｄｒｉｖｅｒ）５、ＬＣＤパネル６、および基準クロック（クリスタル：ＸＴＬ）７を有する。
【００１４】
画像処理装置１では、例えば信号処理部４の入出力は１２ビット、Ｓ／Ｈドライバ５の入力は１２ビット、出力は６ビット、ＬＣＤパネル６の入力は１２ビットの構成とする。
【００１５】
Ａ／ＤＰＬＬ２は、例えば、入力されたアナログビデオ信号をＡ／Ｄ変換処理してデジタル信号を生成し、スキャンコンバータ３に出力する。
【００１６】
Ａ／ＤＰＬＬ２は、例えば、アナログビデオ信号Ｒ（Ｒｅｄ　）信号、Ｇ（Ｇｒｅｅｎ　）信号、Ｂ（Ｂｌｕｅ）信号、水平同期信号（ＨＳＹＮＣ　）、および垂直同期信号（ＶＳＹＮＣ　）に基づいて、Ａ／Ｄ変換処理して、例えばデジタル信号として８ビット長のＲ信号、Ｇ信号、およびＢ信号をスキャンコンバータ３に出力する。
また、Ａ／ＤＰＬＬ２は、水平同期信号（ＨＳＹＮＣ　）および垂直同期信号（ＶＳＹＮＣ　）を、スキャンコンバータ３に出力する。
【００１７】
スキャンコンバータ３は、Ａ／ＤＰＬＬ２から出力されたデジタル信号に基いて、スケーリングおよびディザリング処理等を行い、１２ビットのデジタル信号を生成し、信号処理部４に出力する。
【００１８】
スキャンコンバータ３は、例えば、基準クロック（ＸＴＬ）７から出力された基準クロック信号、Ａ／ＤＰＬＬ２から出力された水平同期信号（ＨＳＹＮＣ　）および垂直同期信号（ＶＳＹＮＣ　）に基づいて、Ａ／ＤＰＬＬ２から出力されたデジタル信号の８ビット長のＲ信号、Ｇ信号、およびＢ信号に、スケーリングおよびディザリング処理等を行い、例えばデジタル信号として１２ビット長のＲ信号、Ｇ信号、およびＢ信号を信号処理部４に出力する。
また、スキャンコンバータ３は、同期信号を信号処理部４に出力する。
【００１９】
信号処理部４は、スキャンコンバータ３から出力されたデジタル式の入力信号に基づいて、所定の処理を行い処理結果をＳ／Ｈドライバ５に出力する。
【００２０】
信号処理部４は、例えば、基準クロック（ＸＴＬ）７から出力された基準クロック、およびスキャンコンバータ３から出力された同期信号に同期して、スキャンコンバータ３から出力された１２ビット長のＲ信号、Ｇ信号、およびＢ信号に基づいて、例えば後述するガンマ補正処理を含む所定の処理を行い、１２ビット長のＲ信号、Ｇ信号、およびＢ信号をＳ／Ｈドライバ５に出力する。
【００２１】
信号処理部４は、Ｓ／Ｈドライバ５に同期信号を出力する。
信号処理部４は、所定の信号、例えば設定信号等をＬＣＤパネル６に出力する。
【００２２】
サンプル／ホールド（Ｓ／Ｈ）ドライバ５は、例えば、信号処理部４から出力された同期信号に同期して、信号処理部４から出力された画像信号を、サンプル／ホールド処理した後、ＬＣＤパネル６に出力する。
【００２３】
Ｓ／Ｈドライバ５は、例えば複数のＳ／Ｈドライバ５−１〜６、具体的には、Ｒ信号の垂直および水平それぞれに対応するＳ／Ｈドライバ５−１〜２、Ｇ信号の垂直および水平それぞれに対応するＳ／Ｈドライバ５−３〜４、Ｂ信号の垂直および水平それぞれに対応するＳ／Ｈドライバ５−５〜６を有する。
【００２４】
ＬＣＤパネル６は、Ｓ／Ｈドライバ５から出力された信号に応じた画像を表示する。
ＬＣＤパネル６は、例えば、複数のＬＣＤパネル６−１〜３を有する。
【００２５】
例えば、ＬＣＤパネル６−１は、Ｓ／Ｈドライバ５−１，２から出力される６ビット長のＲ信号、および信号処理部４から出力された所定の信号に応じた画像を表示する。
【００２６】
例えば、ＬＣＤパネル６−２は、Ｓ／Ｈドライバ５−３，４から出力される６ビット長のＧ信号、および信号処理部４から出力された所定の信号に応じた画像を表示する。
例えば、ＬＣＤパネル６−３は、Ｓ／Ｈドライバ５−５，６から出力される６ビット長のＢ信号、および信号処理部４から出力された所定の信号に応じた画像を表示する。
【００２７】
上述した構成の画像処理装置１の動作を簡単に説明する。
アナログビデオ信号は、Ａ／ＤＰＬＬ（コンバータ）２でＡ／Ｄ変換され、スキャンコンバータ３でスケーリングおよびディザリング処理が行われ、１２ビットのデジタルデータとして出力される。
【００２８】
このデジタルデータは、信号処理部４に入力され、後述する内部のガンマ補正回路（ブロック）にてＬＣＤパネル６のＶ−Ｔ特性に合わせたガンマ補正処理が行われ出力される。
出力された画像信号は、サンプル／ホールドドライバ５にて、サンプル／ホールド処理した後ＬＣＤパネル６に出力され、ＬＣＤパネル６により所定の映像が表示される。
【００２９】
図２は、ＬＣＤ（液晶）パネルの印加電圧に対する透過率の特性（Ｖ−Ｔ特性）を示す図である。
ＬＣＤ（液晶）パネル６において、その印加電圧に対する透過率の特性（以下Ｖ−Ｔ特性）は、図２に示すように非線型の特性を有する。例えば、図２は、ノーマリホワイト透過型液晶のＶ−Ｔ特性である。
【００３０】
図３は、入力信号レベルに対する理想透過率特性を示す図である。図４は、ガンマ補正カーブを示す図である。
画像処理装置１における表示輝度は、人の階調認識の特性より、例えば図３に示すように入力信号レベルに対し透過率の特性が、指数関数の特性を有することが望まれる。
この２つの特性の条件の要請により、入力信号レベルに対する出力信号レベル（液晶印加電圧）は、図４に示すように非線型の補正を行う必要があり、この補正をガンマ補正と言う。
【００３１】
例えば、画像処理装置１で表示された画像を、カメラ等で取り込み、画像処理装置１の出力信号レベルと、信号処理部４の信号レベルとに基づいて、ガンマ補正値データを算出する。この際、本実施の形態に係る画像処理装置１では、入力信号レベル全てのガンマ補正値データをルックアップテーブルとして記憶するのではなく、入力信号が所定の量子化ビットのガンマ補正値データを記憶する。
【００３２】
本実施の形態に係る補正回路を含む画像処理装置は、入力信号に基づいて補正を行う場合には、ルックアップテーブルを参照して、入力信号に対応するガンマ補正値データを出力する。また、入力信号のレベルが、ルックアップテーブルにおいて所定の量子化ビットの間隔の間の場合には、入力信号およびルックアップテーブルに基づいて、補間処理を行いガンマ補正値データを出力する。
【００３３】
図５は、図１に示した画像処理装置の信号処理部の構成を示す機能ブロック図である。
信号処理部４は、第１の信号処理部４１、ガンマ補正回路（ブロック）４２、第２の信号処理部４３、およびタイミング生成部４４とを有する。
【００３４】
第１の信号処理部４１は、所定の処理、例えばゲイン調整やリミット等の処理を行い、処理結果をガンマ補正回路４２に出力する。
例えば、第１の信号処理部４１は、Ｒ信号を処理する第１の信号処理部４１−１、Ｇ信号を処理する第１の信号処理部４１−２、およびＢ信号を処理する第１の信号処理部４１−３とを有する。
【００３５】
ガンマ補正回路４２は、第１の信号処理部４１から出力された信号に応じて、後述するガンマ補正処理を行い、補正処理結果を第２の信号処理部４３に出力する。
例えば、ガンマ補正回路４２は、Ｒ信号を処理するガンマ補正回路４２−１、Ｇ信号を処理するガンマ補正回路４２−２、およびＢ信号を処理するガンマ補正回路４２−３とを有する。
【００３６】
第２の信号処理部４３は、ガンマ補正回路４２から出力された信号に応じて、所定の処理、例えばゲイン調整やリミットなどの処理を行い、処理結果をＳ／Ｈドライバ５に出力する。
例えば、第２の信号処理部４３は、Ｒ信号を処理する第２の信号処理部４３−１、Ｇ信号を処理する第２の信号処理部４３−２、およびＢ信号を処理する第２の信号処理部４３−３を有する。
【００３７】
タイミング生成部４４は、水平同期信号（ＨＳＹＮＣ）、垂直同期信号（ＶＳＹＮＣ）、第１の信号処理部４１、ガンマ補正回路４２、第２の信号処理部４３で処理されたＲ信号Ｒｏｕｔ　、Ｇ信号Ｇｏｕｔ　、およびＢ信号Ｂｏｕｔ　に基づいて、所定のタイミングで制御信号をＬＣＤパネル６に出力する。例えば、この制御信号はＬＣＤパネル６の設定を制御させる。
【００３８】
上述した構成の信号処理部４では、Ｒ信号Ｒｉｎが、第１の信号処理部４１−１で処理され、ガンマ補正回路４２−１で処理され、第２の信号処理部４３−１で処理され、処理結果としてＲ信号Ｒｏｕｔ　が出力される。
【００３９】
Ｇ信号Ｇｉｎが、第１の信号処理部４１−２で処理され、ガンマ補正回路４２−２で処理され、第２の信号処理部４３−２で処理され、処理結果としてＧ信号Ｇｏｕｔ　が出力される。
【００４０】
Ｂ信号Ｂｉｎが、第１の信号処理部４１−３で処理され、ガンマ補正回路４２−３で処理され、第２の信号処理部４３−３で処理され、処理結果としてＢ信号Ｂｏｕｔ　が出力される。
【００４１】
図６は、図５に示した信号処理部の機能ブロックの一具体例を示す図である。信号処理部４は、例えばより詳細には、図６に示すように、ユーザゲイン４１１、ユーザブライト４１２、サブゲイン４１３、サブブライト４１４、黒枠４１５、第１のミュート４１６、パターンジェネレータ４１７、ＯＳＤ４１８、ガンマ補正回路４２、ガンマゲイン４３１、ガンマブライト４３２、色むら補正４３３、ドットライン反転４３４、第２のミュート４３５、リミッタ４３６、ゴーストキャンセル４３７、および縦筋キャンセル４３８等の機能ブロックを有する。
【００４２】
各機能ブロックを簡単に説明する。なお、各機能ブロックで用いられる係数等のパラメータは、例えば不図示のホストＩ／Ｆを介して不図示のホスト装置から設定される。
【００４３】
ユーザゲイン４１１は、例えばユーザコントロールゲイン調整用として乗算処理を行う。ユーザゲイン４１１の演算は１２ビットの入力信号と８ビットの係数とを用いて乗算を行い、所定のビットで四捨五入を行い１２ビットのデータをユーザブライト４１２に出力する。
【００４４】
ユーザブライト４１２は、ユーザコントロール用のブライト調整として、加算および減算処理を行う。
ユーザブライト４１２は、ユーザゲイン４１１から出力された１２ビットの入力信号と、１３ビットの係数（ＭＳＢが符号ビット）を演算し、演算結果の１２ビットのデータをサブゲイン４１３に出力する。
【００４５】
サブゲイン４１３は、ホワイトバランス用のゲイン調整として乗算処理を行う。
サブゲイン４１３の演算は、ユーザブライト４１２から出力された１２ビットの入力信号と、８ビットの係数とに基づいて、演算処理を行い所定のビットで四捨五入し、クリッピ処理を行い１２ビットのデータを、サブブライト４１４に出力する。
【００４６】
サブブライト４１４は、ホワイトバランス用のブライト調整として加算および減算処理を行う。
サブブライト４１４の演算は、例えば、サブゲイン４１３から出力された１２ビットの入力信号と、所定の係数（ＭＳＢは符号ビット）に基づいて、加算および減算処理を行い１２ビットのデータを、黒枠（ブロック）４１５に出力する。
【００４７】
黒枠（ブロック）４１５は、画像信号のブランキング期間を、前段の信号処理の結果によらず、任意のレベルに固定させる処理を行う。
【００４８】
黒枠（ブロック）４１５は、表示したい画像信号の有効期間から割り出される画素数が、表示させたいＬＣＤパネル６の画素数に満たないとき、その余りの画素には映像信号のブランキング期間が表示される。黒枠ブロック４１５は、この時、表示されてしまうブランキング期間をゲインおよびブライト調整等の画質調整の結果に関わらず任意のレベルに固定する。
ここでは、不図示のパルスデコーダから出力されるパルスを用いて、画像信号と係数を切り換えることにより画像信号の任意の範囲を１２ビットのデータに置き換え、１２ビットのデータを第１のミュート４１６に出力する。
【００４９】
第１のミュート４１６は、１２ビットの入力信号を任意のレベルのデータに置き換えてミュート処理を行い、処理結果の１２ビットのデータをパターンジェネレータ４１７に出力する。
【００５０】
パターンジェネレータ４１７は、入力信号とは独立した固定パターン、例えば縦ストライプ、斜めストライプ、横ストライプ、クロスハッチ、ドット、水平ランプ、水平ステア、垂直ランプ、垂直ステア等の固定パターンを要求に応じて生成処理して、ＯＳＤ４１８に出力する。
【００５１】
ＯＳＤ４１８は、各色２ビットのＯＳＤの信号およびＹＳ、ＹＭ信号を入力することで、映像信号のハーフトーン処理と、ＯＳＤ＿ＭＩＸの処理を行い、処理結果をガンマ補正回路４２に出力する。
【００５２】
ガンマ補正回路４２は、ＯＳＤ４１８から出力された１２ビットのデータに基づいて、後述するガンマ補正処理を行い、ガンマゲイン４３１に１２ビットのデータを出力する。
【００５３】
ガンマゲイン４３１は、ガンマ補正回路４２から出力された１２ビットの入力信号に基づいて、ＬＣＤパネル６のＶ−Ｔ特性のばらつきを補正するためにゲイン調整として乗算処理を行い、処理結果の１２ビットのデータをガンマブライト４３２に出力する。
【００５４】
ガンマブライト４３２は、ガンマゲイン４３１から出力されたガンマ補正を行った１２ビットの信号に基づいて、ＬＣＤパネル６のＶ−Ｔ特性のばらつきを補正するためのブライト調整として、加算および減算処理を行い、処理結果の１２ビット長のデータを、色むら補正４３３に出力する。
【００５５】
色むら補正４３３は、画像信号に補正信号を加えることで、色むらの補正処理を行う。例えば、映像信号の水平、垂直および階調方向に対して、一定の間隔で補正ポイントを設定し、その補正ポイントの補正データを、不図示のＲＡＭに書き込んでおき、そのデータを読み出して、補間演算を行うことにより、補正曲線を生成し、補正曲線に基づいて色むらの補正処理を行い、処理結果の１２ビットのデータをドットライン反転４３４に出力する。
【００５６】
ドットライン反転４３４は、色むら補正４３３から出力された１２ビット長のデータに基づいて、ドットライン反転駆動時の信号処理を行い、第２のミュート４３５に出力する。
【００５７】
第２のミュート４３５は、ドットライン反転４３４から出力された映像信号を、任意のレベルのデータに置き換えミュート処理を行い、処理結果をリミッタ４３６に出力する。
【００５８】
リミッタ４３６は、第２のミュート４３５から出力された１２ビットの信号に基づいて、出力信号が一定の範囲を超えないようにリミッタ処理を行い１２ビットのデータをゴーストキャンセル４３７に出力する。
【００５９】
ゴーストキャンセル４３７は、リミッタ４３６から出力された１２ビットのデータに基づいて、例えば、ＬＣＤパネル６内部で発生するゴーストを信号処理により補正し、縦筋キャンセル４３８に出力する。
縦筋キャンセル４３８は、ＬＣＤパネル６で発生する縦筋を軽減するための補正処理を行い、１２ビット長の出力信号を出力する。
【００６０】
例えば、上述した信号処理部４の各機能ブロックは、Ｒ信号、Ｇ信号、Ｂ信号それぞれについて処理する。
【００６１】
図７は、図５に示したガンマ補正回路に係る第１の実施の形態の機能ブロック図である。
ガンマ補正回路４２は、図７に示すように、加算およびオーバフロー処理部４２１を含む被補正用ビット生成部４２０、フリップフロップ（ＦＦ）４２２、ガンマ補正用ルックアップテーブルメモリ（単にメモリとも言う）４２３、および補間演算部４２４を有する。
【００６２】
メモリ４２３は本発明に係る記憶手段に相当し、補間演算部４２４は本発明に係る補間手段に相当する。
【００６３】
被補正用ビット生成部４２０は、入力された画像信号の内、所定のビット幅の上位ビットを抽出して被補正用ビットを生成し、所定のビット幅に応じた所定のビットだけその被補正用ビットより大きい被補正用ビットを生成し出力する。
例えば、被補正用ビット生成部４２０は、加算およびオーバフロー処理部４２１を含む。
【００６４】
加算およびオーバフロー処理部４２１は、入力画像信号に基づいて、所定のビット幅の上位ビットを抽出した被補正用ビット（Ａ点）に、所定のビット幅に応じた所定のビットだけその被補正用ビット（Ａ点）より大きい補正用ビット（Ｂ点）を生成し出力する。
この入力信号の近傍の２点は、ルックアップテーブルの量子化ビットに応じて生成される。
【００６５】
加算およびオーバフロー処理部４２１は、例えば詳細には、後述するメモリ４２３の所定の量子化ビットで、入力信号の近傍の２点をＡ点、Ｂ点とすると、２点間を直線補間関数で補間するために、１２ビット幅の入力信号の上位１０ビットの被補正用ビット（Ａ点）の１０ビット目に１を加算した被補正用ビット（Ｂ点）を生成し、メモリ４２３に出力する。
具体的には、加算およびオーバフロー処理部４２１は、入力信号の上位１０ビットの信号の１０ビット目に１を加算した信号を、メモリ４２３の各アドレスポートに入力する。
【００６６】
フリップフロップ（ＦＦ）４２２は、入力信号を補間演算部４２４に入力させるタイミングを調整する。
ＦＦ４２２は、入力信号から被補正用ビットを除いた残りの被補間用ビット、より詳細には入力信号の下位２ビットの被補間用ビットを保持し、所定のタイミングで、例えば、メモリ４２３から補正値データが出力されるタイミングと一致するように補間演算部４３２に出力する。
【００６７】
ガンマ補正用ルックアップテーブルメモリ（メモリ）４２３は、所定の階調の入力信号の所定のビット幅の上位ビットの被補間用ビットと、ガンマ補正値データとを対応付けたガンマ補正用ルックアップテーブル（ＬＵＴ）を記憶する。
例えば、メモリ４２３は、入力信号として上位１０ビットの被補正用ビットが入力される場合には、２＾１０＝１０２４ｗｏｒｄのメモリ容量を持つ２つのリードポートを有するデュアルポートメモリで構成され、ガンマ補正値データを格納する。
【００６８】
図８は、図７に示したガンマ補正回路のメモリのルックアップテーブル（ＬＵＴ）を説明するための図である。図８（ａ）は、入力信号の所定の上位ビットの被補正用ビットであり、メモリ４２３のアドレスに対応する。図８（ｂ）は、図８（ａ）で示した入力信号の被補正用ビットに対応するガンマ補正値データである。
【００６９】
ガンマ補正値データは、例えば、図４で示したような入力信号レベルと出力信号レベルと対応付けるガンマ補正値データである。
例えば、このガンマ補正値データは、入力信号に応じて表示させた表示画像を、例えばカメラ等の撮像装置で撮像した信号と、入力信号とを比較して比較結果に基づいて生成される。
【００７０】
メモリ４２３は、例えば図８に示すように、入力信号の所定の上位ビットの被補正用ビットに対応するアドレスに、入力信号の所定の上位ビットの被補正用ビットに対応する補正値データを格納する。
【００７１】
例えば、メモリ４２３は、デュアルポートメモリ４２３であり、Ａ点およびＢ点に対応する被補正用ビットそれぞれが入力されると、テーブル変換して、その被補正用ビットに対応する補正値データを補間演算部４２４に出力する。
【００７２】
メモリ４２３では、例えば、ルックアップテーブルを書き込む場合には、書込み指示を含むメモリ制御信号が入力されると、補正値データが所定のアドレスに格納される。また確認等のためにルックアップテーブルを読み出す場合には、読出し指示を含むメモリ制御信号が入力されると、所定のアドレスの補正値データが出力される。
【００７３】
補間演算部４２４は、メモリ４２３から出力された、Ａ点およびＢ点の補正値データ、およびＦＦ４２２から出力された、入力信号から上位ビットを除いた残りの下位ビットの被補間用ビットに基いて、直線補間処理を行う。
【００７４】
図９は、図７に示した補正回路の補間演算部の動作を説明するための図である。図１０は、図７に示した補正回路の補間演算部の入力信号の下位ビットと、ガンマ補正値データとの対応付けを説明するための図である。
【００７５】
具体的には、例えば、補間演算部４２４は、被補間ビットの量子化ビット数を２とすると、Ａ点とＢ点の補間値データの間を４分割し、各量子化ポイント（１／４、１／２、３／４の点）の補間値データを生成する。
【００７６】
また、例えば、被補間用ビットの量子化ビット数が３の場合には、Ａ点とＢ点の補間値データの間を８分割し、被補間用ビットの量子化ビット数がｎの場合には、Ａ点とＢ点の補間値データの間を２のｎ乗個に分割し、補間値データを生成する。
この被補間用ビットの量子化ビットを任意の値に設定することで、要求されるメモリ容量や補正精度に対応することができる。
【００７７】
補間演算部４２４は、入力された下位２ビットの被補間用ビットに基いて、生成された補間値データおよび補正値データを選択する。
具体的には、補間演算部４２４は、例えば図１０に示すように、入力信号の下位２ビットの被補間用ビットが、００の場合には、Ａ点のガンマ補正値を出力する。
【００７８】
補間演算部４２４は、入力信号の下位２ビットの被補間用ビットが０１の場合には、｛（Ｂ点のガンマ補正値−Ａ点のガンマ補正値）／２｝×（１／４）＋Ａ点のガンマ補正値を出力する。
【００７９】
補間演算部４２４は、入力信号の下位２ビットの被補間用ビットが１０の場合には、｛（Ｂ点のガンマ補正値−Ａ点のガンマ補正値）／２｝×（１／２）＋Ａ点のガンマ補正値を出力する。
【００８０】
補間演算部４２４は、入力信号の下位２ビットの被補間用ビットが１１の場合には、｛（Ｂ点のガンマ補正値−Ａ点のガンマ補正値）／２｝×（３／４）＋Ａ点のガンマ補正値を出力する。
【００８１】
このとき、ＬＣＤパネル６のガンマ特性は入力信号に対し、出力信号は必ず増加する非線形関数で示されるため、信号レベルの小さいＡ点の値と先ほど求めた補間値データを加算し、求めたい入力信号の補正値データを求めることができる。
【００８２】
また、補間演算部４２４の補間処理は、Ａ点およびＢ点の補正値データに基づいて、下位ビットの被補間用ビットに対応する補間値データを生成して、入力信号の下位ビットの被補間用ビットに応じた補正値データを選択したが、このような形態に限られるものではない。
例えば、Ａ点およびＢ点の間の補間値データを計算することなく、補間演算部４２４は、Ａ点およびＢ点の補正値データと、入力信号の下位ビットの被補間用ビットに基いて、その補間用ビットに対応する補正値データのみを生成してもよい。
【００８３】
図１１は、図７に示した補正回路の動作を説明するための図である。上述した構成の補正回路４２の動作を、図１１を参照しながら説明する。
【００８４】
あらかじめ、メモリ４２３に、ガンマ補正値データと２＾１０＝１０２４ｗｏｒｄのメモリ容量の２つのリードポートを有するデュアルポートメモリを使用し、ガンマ補正値データを格納する。
【００８５】
ステップＳＴ１において、加算およびオーバフロー４２１では、入力信号に基づいて、入力信号の上位１０ビットの被補正用ビットが入力されると、１０ビット目に１だけ加算した被補正用ビットが生成され、メモリ４２３に出力される。また、入力信号の上位１０ビットの被補正用ビットは、メモリ４２３に入力される。
【００８６】
ステップＳＴ２において、メモリ４２３では、入力信号の上位１０ビットの被補正用ビット（Ａ点）と、加算およびオーバフロー処理部４２１から出力された入力信号の上位１０ビットの１０ビット目に１が加算された被補正用ビット（Ｂ点）とが、所定のアドレスポートに入力され、被補正用ビットそれぞれに対応するアドレスに格納された補正値データが、補間演算部４２４に出力される。具体的には、被補正用ビットＡ点およびＢ点それぞれに対応する補正値データが、補間演算部４２４に出力される。
【００８７】
ステップＳＴ３において、ＦＦ４２２では、入力信号の下位２ビットの被補間用ビットが保持され、所定のタイミングで、補間演算部４２４に出力される。
補間演算部４２４では、メモリ４２３から出力されたＡ点およびＢ点の補正値データ、およびＦＦ４２２から出力された入力信号の下位２ビットの被補間用ビットに基づいて、補間処理が行われる。
【００８８】
具体的には、例えば補間演算部４２４では、被補間用ビットの量子化ビット数は２なので、図９に示すようにＡ点とＢ点の間を４分割し、各量子化ポイント（１／４、１／２、３／４の点）の補間値データを求め、下位２ビットの被補間用ビットに基づいて、生成した補間値データおよびＡ点の補正値データから入力信号に対応する補間値データを選択する。このとき、ＬＣＤのガンマ特性は入力信号に対し、出力信号は必ず増加する非線形関数で示されるため、信号レベルの小さいＡ点の値と先ほど求めた補間値データを加算し、求めたい入力信号レベルのガンマ補正値データを求めることができる。
補間演算部４２４では補間処理された画像信号を次段の所定の構成要素に出力する。
【００８９】
上述したように、例えば、従来のガンマ補正用ルックアップメモリは、１２ビット幅の階調をもつ入力信号の場合、２＾１２＝４０９６ｗｏｒｄのメモリ容量を持つメモリを使用し、このメモリにガンマ補正値データを格納することでＬＵＴとしてテーブル変換を行う。これに比べて本実施の形態では、より少ない記憶容量、１０２４ｗｏｒｄのメモリ容量を持つメモリでよい。
【００９０】
上述したように、入力画像信号に基づいて、所定のビット幅の上位ビットを抽出した被補正用ビット（Ａ点）に、所定のビット幅に応じた所定のビットだけその被補正用ビット（Ａ点）より大きい被補正用ビット（Ｂ点）を生成し出力する加算およびオーバフロー処理部４２１と、ルックアップテーブル（ＬＵＴ）を記憶するメモリ４２３と、タイミング調整用のＦＦ４２２と、ＦＦ４２２から出力された入力信号の下位ビットの被補正用ビットと、メモリ４２３から出力された２つの補正値データとに基づいて、補間処理を行う補間演算部４２４とを設けたので、従来よりも小さいルックアップテーブルを用いて入力画像信号に対応する補正値データを生成することができる。
また、ルックアップテーブル（ＬＵＴ）を記憶するメモリ４２３の記憶容量を小さくすることができる。
【００９１】
また、入力信号に対してＬＵＴによるテーブル変換を行うために必要なメモリの規模は小さくなるから、メモリ容量の抑制と消費電力増大の抑制が可能となる。
【００９２】
また、従来のＬＵＴによる補正回路と比較して、ＬＵＴに使用するメモリ規模が小さいため、ＬＵＴに格納するためのガンマ補正値データの転送時間を短縮することができ、転送時間削減により、本システムが占有する時間が短縮でき、空いた時間は消費電力の抑制等が可能となる。
【００９３】
また、従来、ソフトウェアにより求めていたガンマ補正値データのソフトウェアによる演算処理が不要になり、ソフトウェアは特定のレベルのガンマ補正値データのみ用意すればよい。このため、ソフトウェアの処理時間の短縮やソースコード量の削減をする事が可能となる。
【００９４】
第２の実施の形態
図１２は、本発明に係る補正回路の第２の実施の形態の機能ブロック図である。
本実施の形態に係る補正回路４２ａは、図１１に示すように、アドレスセレクタ４２１１、セレクタ４２１２、ＦＦ４２２ａ、第１のガンマ補正用ルックアップテーブルメモリ（第１のメモリ）４２３１および第２のガンマ補正用ルックアップテーブルメモリ（第２のメモリ）４２３２を含むメモリ４２３ａ、データセレクタ４２３３、ならびに補間演算部４２４ａとを有する。
【００９５】
補正回路４２ａと、第１の実施の形態に係る補正回路４２との大きな相違点は、ルックアップテーブルを記憶するメモリを２つ設けている点である。
【００９６】
アドレスセレクタ４２１１は、入力画像信号に基づいて、入力信号の近傍２点をＡ点、Ｂ点の被補正用ビットを生成し、メモリ４２３ａに出力する。
アドレスセレクタ４２１１は、入力画像信号に基づいて、入力画像信号の内の第１の被補正用ビット、および所定のビット幅に応じた所定のビットだけ第１の被補正用ビットより大きい第２の被補正用ビットを生成し、第１および第２の被補正用ビットそれぞれが偶数または奇数に応じて、後述するメモリ４２３ａに出力する。
【００９７】
アドレスセレクタ４２１１は、例えば、１２ビット幅の画像信号が入力された場合には、上位９ビットの被補正用ビット（Ａ点）と、必要に応じてその上位９ビットの被補正用ビットに１を加算した被補正用ビット（Ｂ点）を求める。
【００９８】
図１３は、図１１に示した補正回路に入力される信号を説明するための図である。
アドレスセレクタ４２２１は、例えば、入力信号が１２ビットの場合には、図１３に示すように、上位９ビットをメモリ４２３ａのアドレスとして用いる。
アドレスセレクタ４２２１は、例えば入力信号の上位９ビットに基づいて、入力信号の近傍のＡ点およびＢ点に対応する補正値を生成するための被補正用ビットを生成する。
【００９９】
図１４は、図１２に示した補正回路のアドレスセレクタの動作を説明するための図である。
アドレスセレクタ４２２１は、図１４に示すように、入力信号が、ＬＳＢから３ビット目のデータが０の場合には、後述する第１のメモリ４２３１（偶数メモリ）に、Ａ点として入力信号の上位９ビットの被補正用ビットをアドレスとして入力する。
また、アドレスセレクタ４２２１は、第２のメモリ４２３２（奇数メモリ）に、Ｂ点として入力信号の上位９ビットの被補正用ビットをアドレスとして入力する。
【０１００】
アドレスセレクタ４２２１は、入力信号がＬＳＢから３ビット目のデータが１の場合には、第２のメモリ（奇数メモリ）４２３２に、Ａ点として入力信号の上位９ビットの被補正用ビットをアドレスとして入力する。
また、アドレスセレクタ４２２１は、第１のメモリ（偶数メモリ）４２３１に、Ｂ点として入力信号の上位９ビットの被補正用ビットに、ＭＳＢから９ビット目に１加算した被補正用ビットをアドレスとして入力する。
【０１０１】
アドレスセレクタ４２１１は、被補正用ビットのＭＳＢから１０ビット目の値が偶数か奇数かに応じて、後述するように、メモリ４２３ａの第１のメモリ４２３１および第２のメモリ４２３２のどちらかのメモリにアクセスして補正値データを生成させる。
入力信号の下位２ビットの被補間用ビットは、補間演算部４２４ａにより、補間演算用のパラメータとして用いられる。
【０１０２】
セレクタ４２１２は、例えば、入力信号から下位２ビットを抽出して被補間用ビットとしてＦＦ４２２ａに出力する。
セレクタ４２１２は、例えば、アドレスセレクタ４２１１から、入力信号から被補正用ビットを除いた残りの被補間用ビットに基づいて下位２ビットを抽出して被補間用ビットとしてＦＦ４２２ａに出力する。
セレクタ４２１２は、この形態に限られるものではない。例えば、入力信号の下位２ビットを抽出して被補間用ビットとしてＦＦ４２２ａに出力することができればよい。
【０１０３】
ＦＦ４２２ａは、セレクタ４２１２から出力された入力信号の下位ビットの被補間用ビットを保持し、所定のタイミングで補間演算部４２４ａに出力する。
ＦＦ４２２ａは、例えば、補間演算部４２４ａが、データセレクタ４２２３から出力されたＡ点およびＢ点の補正値データと、このＦＦ４２２ａから出力された入力信号の下位ビットの被補間用ビットに基づいて補間処理を行う際に、その処理に適切なタイミングで、例えばデータセレクタ４２３３から出力される補正値データと同時になるようなタイミングで、入力信号の下位ビットの被補間用ビットを補間演算部４２４ａに出力する。
【０１０４】
メモリ４２３ａは、複数のメモリ、例えば第１のメモリ４２３１および第２のメモリ４２３２とを有する。
例えば、第１のメモリおよび第２のメモリそれぞれは、２＾９＝５１２ｗｏｒｄのメモリ容量を持つ１つのリードポートを有するシングルポートメモリであり、ガンマ補正値データを含むルックアップテーブルを格納する。
【０１０５】
図１５は、図１２に示した補正回路の第１のメモリおよび第２のメモリに記憶されているルックアップテーブルを模式的に示す図である。
図１５（ａ）は、入力信号の上位９ビットの被補正用ビットおよび第１のメモリのアドレスを示し、図１５（ｂ）は第１のメモリに記憶されている図１５（ａ）の入力信号に対応するガンマ補正値データの一具体例を示す図である。
図１５（ｃ）は、入力信号の上位９ビットの被補正用ビットおよび第２のメモリのアドレスを示し、図１５（ｄ）は第２のメモリに記憶されている図１５（ｃ）の入力信号に対応するガンマ補正値データの一具体例を示す図である。
【０１０６】
第１のメモリ４２３１には、例えば図１５（ａ），（ｂ）に示すように、入力信号のＬＳＢから３ビット目のデータに応じて、入力信号の３ビット目のデータが偶数に対応するガンマ補正値データを格納する。第１のメモリ４２３１に記憶されている第１のルックアップテーブルは、例えば図１５（ａ），（ｂ）に示すように格納されている。
【０１０７】
第２のメモリ４２３２には、例えば図１５（ｃ），（ｄ）に示すように、入力信号のＬＳＢから３ビット目のデータに応じて、入力信号の３ビット目のデータが奇数に対応するガンマ補正値データを格納する。第２のメモリ４２３２に記憶されている第２のルックアップテーブルは、例えば図１５（ｃ），（ｄ）に示すように格納されている。
【０１０８】
データセレクタ４２３３は、第１のメモリ４２３１から出力された補正値データと、第２のメモリ４２３２から出力された補正値データに基づいて、例えば図９に示すように、小さいほうのデータをＡ点の補正値データ、大きいほうのデータをＢ点の補正値データとして、補間演算部４２４ａに出力する。
【０１０９】
補間演算部４２４ａは、データセレクタ４２３３から出力された、入力信号の近傍２点（Ａ点、Ｂ点）のガンマ補正値データと、ＦＦ４２２ａから出力された入力信号の下位ビットの被補間用ビットに基づいて、直線補間処理を行い、入力信号のガンマ補正値データを生成し出力する。
補間演算部４２４ａの機能は、第１の実施の形態に係る補正回路の補間演算部４２４と同様であるので詳細な説明を省略する。
【０１１０】
上述した構成の動作を簡単に説明する。
あらかじめ、第１のメモリ４２３１および第２のメモリ４２３２それぞれに、ガンマ補正値データと２＾９＝５１２ｗｏｒｄのメモリ容量１つのリードポートを有するシングルポートメモリを使用し、上述したガンマ補正値データを含むルックアップテーブルを格納する。
【０１１１】
アドレスセレクタ４２１１では、入力信号に基づいて、例えば図１４に示すように、入力信号の近傍２点のＡ点、Ｂ点の被補正用ビットが生成され、それぞれ所定のメモリ４２３ａに入力される。
詳細には、アドレスセレクタ４２１１では、入力信号に基づいて、入力信号の内の第１の被補正用ビット、および所定のビット幅に応じた所定のビットだけ当該第１の被補正用ビットより大きい第２の被補正用ビットを生成し、第１および第２の被補正用ビットそれぞれが偶数または奇数に応じて、第１のメモリ４２３１および第２のメモリ４２３２に出力する。
【０１１２】
メモリ４２３ａの第１のメモリ４２３１、および第２のメモリ４２３２それぞれでは、入力された第１のおよび第２の被補正用ビットに対応する補正値データが、データセレクタ４２３３に出力される。
データセレクタ４２３３では、第１のメモリ４２３１から出力された補正値データと、第２のメモリ４２３２から出力された補正値データに基づいて、小さいほうのデータをＡ点の補正値データ、大きいほうのデータをＢ点の補正データとして、補間演算部４２４ａに出力される。
【０１１３】
補間演算部４２４ａでは、データセレクタ４２３３から出力された、入力信号の近傍２点（Ａ点、Ｂ点）のガンマ補正値データと、セレクタ４２１２およびＦＦ４２２ａから出力された入力信号の下位ビットの被補間用ビットに基づいて、直線補間処理が行われ、入力信号のガンマ補正値データを生成し出力する。
【０１１４】
上述したように、本実施の形態では、入力信号に基づいて、所定の上位ビットを抽出し、入力信号の近傍２点をＡ点、Ｂ点の被補正用ビットを生成し、所定の４２３ａに出力するアドレスセレクタ４２１１と、入力信号の所定の下位ビットの被補間用ビットを出力するセレクタ４２１２と、タイミング調整用のＦＦ４２２ａと、入力信号の３ビット目のデータが偶数に対応するガンマ補正値データを格納する第１のメモリ４２３１と、入力信号の３ビット目のデータが奇数に対応するガンマ補正値データを格納する第２のメモリ４２３２と、メモリ４２３ａから出力された補正値データに基づいて、小さいほうのデータをＡ点の補正値データとし大きいほうのデータをＢ点の補正値データとして補間演算部４２４ａに出力するデータセレクタ４２３３と、データセレクタ４２３３から出力された、入力信号の近傍２点（Ａ点、Ｂ点）のガンマ補正値データと、ＦＦ４２２ａから出力された入力信号の下位ビットの被補間用データに基づいて、直線補間処理を行い、入力信号のガンマ補正値データを生成し出力する補間演算部４２４ａとを設けたので、小さいルックアップテーブルを用いて入力信号に対応する補正値データを生成することができる。
【０１１５】
また、ルックアップテーブル（ＬＵＴ）を記憶するメモリ４２３ａの記憶容量を小さくすることができる。
また、２つのメモリを設けたことにより、例えばＡ点およびＢ点の補正値データを同時に高速に生成することができるので、補間演算部４２４ａにより早いタイミングで補間演算を行わせることができ、全体としてより高速に補正値データを生成することができる。
【０１１６】
第３の実施の形態
ルックアップテーブル（ＬＵＴ）に使用するガンマ補正値データの作成方法として、画像処理装置で表示された画像を、カメラ等で取り込み、画像表示装置の出力信号レベルとデジタル回路の入力信号レベルからガンマ補正値データを算出する。
【０１１７】
このとき算出されるガンマ補正値データは、量子化ビット数ｎすべての入力信号のレベルについて作成するのではなく、量子化ビット数（ｎ−ｍ）で作成する。ここで、ｍとｎの関係は１＜ｍ＜ｎである。
【０１１８】
図１６は、本発明に係る画像処理装置の第３の実施の形態の機能ブロック図である。
第３の実施の形態に係る画像処理装置の補正回路４２ｂは、例えば図１６に示すように、加算およびオーバフロー処理部４２１ｂ、フリップフロップ（ＦＦ）４２２ｂ、メモリ４２３ｂ、および補間演算部４２４ｂを有する。
【０１１９】
補正回路４２ｂは、第１の実施の形態に係る補正回路４２とほぼ同じ構成である。相違点は、メモリ４２３ｂは、上述した量子化ビット数（ｎ−ｍ）で作成されたガンマ補正値データのみをルックアップテーブルとして格納する。
補間演算部４２４ｂは、量子化ビット数ｎの入力信号に対するガンマ補正値データを、メモリ４２３から出力されるデータ、および入力信号に基づいて補正値の補間処理を行い、入力信号に対応する補正値データを出力する。
【０１２０】
上述したように、上述の構成の補正回路４２ｂでは、量子化ビット数（ｎ−ｍ）の入力信号のレベルに対応する、ガンマ補正値データに基づいて、補正処理を行うので、所望の補正精度やメモリ容量等を考慮して、所定の量子化ビット（ｎ−ｍ）の補正データを記憶することができる。
これにより、従来ソフトウェアにて補間演算して求めたガンマ補正値データも不要となる。
【０１２１】
なお、本発明は本実施の形態に限られるものではなく、任意好適な種々の改変が可能である。
例えば、入力ビット数を１２ビット、ＬＵＴの入力ビット数を、実施の実施の形態では、１０ビット、第２の実施の形態では９ビット、補間する領域のビット数を２ビット、システムの出力ビット数を１２ビットとして説明したが、本発明は、この形態に限られるものではない。各ビット数の値を限定するものではない。
【０１２２】
また、表示デバイスとして、ノーマリホワイト透過型液晶のＶ−Ｔ特性を例として説明したが、ノーマリブラック液晶、反射型液晶におけるデジタルガンマ補正においても有効である。さらに、ＣＲＴなど、液晶以外の同様な非線型の応答をする表示デバイスにおけるデジタルガンマ補正においても同様に有効である。
【０１２３】
また、画像信号を出力デバイスの特性に合わせるために必要量より少ないルックアップテーブルと必要量に不足するデータを補間するための補間関数を使用したガンマ補正を行うことで、テーブル変換に必要なメモリの規模を小さくする事が可能となる。
【０１２４】
【発明の効果】
本発明によれば、回路規模を増大することなく、補正を行うことができる画像処理装置、および画像処理方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る画像処理装置の一実施の形態の機能ブロック図である。
【図２】ＬＣＤ（液晶）パネルの印加電圧に対する透過率の特性（Ｖ−Ｔ特性）を示す図である。
【図３】入力信号レベルに対する理想透過率特性を示す図である。
【図４】ガンマ補正カーブを示す図である。
【図５】図１に示した画像処理装置の信号処理部の構成を示す機能ブロック図である。
【図６】図５に示した信号処理部の機能ブロックの一具体例を示す図である。
【図７】図５に示したガンマ補正回路の第１の実施の形態の機能ブロック図である。
【図８】図７に示したガンマ補正回路のメモリのルックアップテーブル（ＬＵＴ）を説明するための図である。
【図９】図７に示した補正回路の補間演算部の動作を説明するための図である。
【図１０】図７に示した補正回路の補間演算部の入力信号の下位ビットと、ガンマ補正値データとの対応付けを説明するための図である。
【図１１】図７に示したガンマ補正回路の動作を説明するための図である。
【図１２】本発明に係る画像処理装置の補正回路の第２の実施の形態の機能ブロック図である。
【図１３】図１１に示した補正回路に入力される信号を説明するための図である。
【図１４】図１２に示した補正回路のアドレスセレクタの動作を説明するための図である。
【図１５】図１２に示した補正回路の第１のメモリおよび第２のメモリに記憶されているルックアップテーブルを模式的に示す図である。
【図１６】本発明に係る画像処理装置の補正回路の第３の実施の形態の機能ブロック図である。
【符号の説明】
１…画像処理装置、２…Ａ／ＤＰＬＬ、３…スキャンコンバータ、４…信号処理部、５…Ｓ／Ｈドライバ、６…ＬＣＤパネル、７…ＸＴＬ、４１…第１の信号処理部、４２…補正回路、４３…第２の信号処理部、４４…タイミング生成部、４１１…ユーザゲイン、４１２…ユーザブライト、４１３…サブゲイン、４１４…サブブライト、４１５…黒枠、４１６…第１のミュート、４１７…パターンジェネレータ、４１８…ＯＳＤ、４２０…被補正用信号生成部、４２１…加算およびオーバフロー処理部、４２２…ＦＦ、４２３…補間演算部、４２４…メモリ、４２４ａ…補間演算部、４２４ｂ…補間演算部、４３１…ガンマゲイン、４３２…ガンマブライト、４３２…補間演算部、４３３…色むら補正、４３４…ドットライン反転、４３５…第２のミュート、４３６…リミッタ、４３７…ゴーストキャンセル、４３８…縦筋キャンセル、４２１１…アドレスセレクタ、４２１２…セレクタ、４２２１…アドレスセレクタ、４２２３…データセレクタ、４２３１…第１のメモリ、４２３２…第２のメモリ、４２３３…データセレクタ。
【図１】
2004120366.tif 000003
【図２】
2004120366.tif 000004
【図３】
2004120366.tif 000005
【図４】
2004120366.tif 000006
【図５】
2004120366.tif 000007
【図６】
2004120366.tif 000008
【図７】
2004120366.tif 000009
【図８】
2004120366.tif 000010
【図９】
2004120366.tif 000011
【図１０】
2004120366.tif 000012
【図１１】
2004120366.tif 000013
【図１２】
2004120366.tif 000014
【図１３】
2004120366.tif 000015
【図１４】
2004120366.tif 000016
【図１５】
2004120366.tif 000017
【図１６】
2004120366.tif 000018