(57)【要約】【課題】半導体膜に異なる不純物を注入し、これを熱処理する場合において、基板等に対して熱のダメージを与えることなく、該熱処理により不純物を十分に活性化することが可能な半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、基板１上に半導体層５を形成する工程と、半導体層５上にゲート絶縁層６を形成する工程と、ゲート絶縁層６上にゲート電極１３，１４，１５を形成する工程と、半導体層５に少なくとも２種類以上の不純物を注入する工程と、不純物を活性化する不純物活性化工程とを含み、該不純物活性化工程は、相対的に高温で短時間の熱処理を行う高温短時熱処理工程と、相対的に低温で長時間の熱処理を行う低温長時熱処理工程とを含むことを特徴とする。【選択図】　　図２
2004103841.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体膜を形成する工程と、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記半導体膜に少なくとも２種類以上の不純物を注入する不純物注入工程と、前記不純物を活性化する不純物活性化工程とを含み、
前記不純物活性化工程は、相対的に高温で短時間の熱処理を行う高温短時熱処理工程と、相対的に低温で長時間の熱処理を行う低温長時熱処理工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記不純物注入工程は、Ｐ型不純物を注入する工程と、Ｎ型不純物を注入する工程とを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体膜はシリコンを主体として構成され、前記不純物はアクセプター型イオンとドナー型イオンとを含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記ゲート電極はＡｌを主体として構成され、前記高温短時熱処理工程において５８０〜６２０℃の熱処理を、前記低温長時熱処理工程において５４０〜５８０℃の熱処理を行うことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記不純物活性化工程は、ＲＴＡ法を用いた熱処理工程であることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
請求項１ないし５のいずれか１項に記載の半導体装置の製造方法において、
前記不純物活性化工程は、窒素ガス、または、窒素ガスを含む混合ガス、または、水素ガス、または、水素ガスを含む混合ガス、または、水蒸気を含む混合ガスの雰囲気で行われることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１ないし６のいずれか１項に記載の半導体装置の製造方法を用いて形成したことを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置を備えたことを特徴とするアクティブマトリクス基板。
【請求項９】
請求項８に記載のアクティブマトリクス基板を備えたことを特徴とする電気光学装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法、半導体装置、アクティブマトリクス基板、電気光学装置に関するもので、特に熱処理工程を含む半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
液晶装置、エレクトロルミネッセンス（ＥＬ）装置等の表示装置として、マトリクス状に配置された多数の画素を、画素毎に駆動するために、各画素に薄膜半導体装置であるＴＦＴを設けたアクティブマトリクス型の表示装置が知られている。かかる用途に用いられるＴＦＴとしては、多結晶シリコンＴＦＴが広く用いられている。また、多結晶シリコンＴＦＴの製造プロセスとして、能動層を比較的低温にて形成することが可能な低温プロセスが知られている。
【０００３】
以下、低温プロセスを採用した多結晶シリコンＴＦＴの能動層の形成方法について簡単に説明する。はじめに、基板の全面に、シリコン酸化膜等からなる下地保護膜（緩衝膜）を形成した後、半導体膜である非晶質シリコン膜を形成する。
次いで、この非晶質シリコン膜にエキシマレーザー光（ＸｅＣｌエキシマレーザーの場合は波長３０８ｎｍ、ＫｒＦエキシマレーザーの場合は波長２４９ｎｍ）を照射してレーザーアニールを施す。この工程において、非晶質シリコンが多結晶化し、多結晶シリコン膜が形成される。さらにこの多結晶シリコン膜を所定の形状にパターニングし、不純物を注入後、例えば特許文献１や特許文献２等に記載されたような熱処理により活性化することで、能動層として機能する多結晶半導体膜を形成することができる。
【０００４】
【特許文献１】
特開平９−５１１００号公報
【０００５】
【特許文献２】
特開平９−２５２０５６号公報
【０００６】
【発明が解決しようとする課題】
このような熱処理により不純物の活性化を行うことができるが、例えば相補型の半導体装置等、領域毎に異なる不純物を注入し、これを活性化する場合には、各不純物毎に最適な熱処理条件が異なるため、単に熱処理を行うのみでは各不純物毎に十分な活性化を行うことが困難であった。また、特に高温の熱処理を必要とする不純物にあっては、該高温の熱処理により基板若しくは電極が熱によるダメージを受ける場合があり、逆に基板若しくは電極へのダメージを低減させるために熱処理温度を低く設定すると十分な活性化が得られない場合がある。
【０００７】
本発明は上記課題に鑑みてなされたものであって、半導体膜に異なる不純物を注入し、これを熱処理する場合において、基板等に対して熱のダメージを与えることなく、該熱処理により不純物を十分に活性化することが可能な半導体装置の製造方法を提供することを目的とする。さらに本発明は、その製造方法により製造される半導体装置と、その半導体装置を備えたアクティブマトリクス基板、そのアクティブマトリクス基板を備えた電気光学装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置の製造方法は、基板上に半導体膜を形成する工程と、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記半導体膜に少なくとも２種類以上の不純物を注入する不純物注入工程と、前記不純物を活性化する不純物活性化工程とを含み、前記不純物活性化工程は、相対的に高温で短時間の熱処理を行う高温短時熱処理工程と、相対的に低温で長時間の熱処理を行う低温長時熱処理工程とを含むことを特徴とする。
【０００９】
このように半導体膜に２種以上の不純物を注入した場合に、不純物活性化工程において相対的に高温の熱処理を短時間で行い、相対的に低温の熱処理を長時間で行うことで、各不純物をそれぞれ好適に活性化できるようになり、また特に高温の熱処理を短時間で行うものとしたために、基板若しくはゲート電極等に対する熱のダメージも低減することが可能となる。したがって、本発明の半導体装置の製造方法は、例えば相補型の半導体装置のようにＰチャネルトランジスタ若しくはＮチャネルトランジスタの両方を基板上に形成するために異なる不純物を注入し、これを活性化する場合等にも好ましく適用でき、その他様々な半導体装置の製造において、活性化率の向上と、基板等へのダメージ低減とを共に発現できるものとなる。さらに、不純物の活性化率を向上させることが可能なため、半導体膜の目的とするシート抵抗を得るための不純物注入量を減少させることが可能となる。したがって、不純物注入に伴う半導体層へのダメージも低減させることが可能となる。なお、本発明の製造方法に係る工程を経て得られた半導体膜を能動層として用い、例えばＴＦＴ（薄膜トランジスタ）等のトランジスタを形成することができる。
【００１０】
特に本発明は、半導体膜をシリコンを主体として構成する一方、不純物をアクセプター型イオンとドナー型イオンを含むものとする。前記アクセプター型イオンとしてはホウ素イオン、前記ドナー型イオンとしてはリンイオンを含むものとし、これを上記のような相対的に高温で短時間の熱処理を行う高温短時熱処理工程と、相対的に低温で長時間の熱処理を行う低温長時熱処理工程とを含む不純物活性化工程により活性化することが、より一層好ましい条件となる。本発明者が鋭意検討したところ、不純物としてホウ素イオンを用いた場合には、その活性化効率は温度依存性が高く、一方、不純物としてリンイオンを用いた場合には、その活性化効率は時間依存性が高いことが分かった。そこで、本発明のように、高温短時熱処理工程においてホウ素イオンを主として活性化させる一方、低温長時熱処理工程においてリンイオンを主として活性化させることで、基板やゲート電極等に対しても熱による大きなダメージを与えることなく、各不純物イオンを高効率で活性化することができるようになったのである。なお、本発明に言う「主体」とは、構成成分のうち最も含有率の高い成分のことを言うものとする。
【００１１】
また、上記のように半導体膜をシリコンを主体として構成し、不純物をホウ素イオンとリンイオンとを含むものとして構成した場合であって、特にゲート電極をＡｌを主体として構成した場合には、高温短時熱処理工程において５８０〜６２０℃の熱処理を、低温長時熱処理工程において５４０〜５８０℃の熱処理を行うものとすることができる。このように、ゲート電極をＡｌを主体として構成した場合、Ａｌの融点が約６６０℃であるため、Ａｌに対する影響を考慮して、高温短時熱処理工程において少なくとも６２０℃以下の熱処理を行い、低温長時熱処理工程において少なくとも５８０℃以下の熱処理を行うものとした。なお、高温短時熱処理工程において５８０℃未満の熱処理とした場合には、特にホウ素イオンの活性化率が低減する場合があり、高温短時熱処理工程において６２０℃を超える熱処理を行った場合には、特にゲート電極において不良が発生する場合がある。また、低温長時熱処理工程において５４０℃未満の熱処理とした場合には、特にリンイオンの活性化率が低減する場合があり、低温長時熱処理工程において５８０℃を超える熱処理を行った場合には、特にゲート電極において不良が発生する場合がある。
【００１２】
次に、本発明において不純物活性化工程はＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ）法を用いた熱処理工程とすることができる。具体的にＲＴＡ法としては、フラッシュランプ光を照射するフラッシュランプアニール（ＦＬＡ）、エキシマレーザー光を照射するエキシマレーザーアニール（ＥＬＡ）、加熱Ｎ２ガスを吹き付けて処理するホットＮ２処理等を例示することができ、各方法の加熱量を調整することで、上記高温短時熱処理工程ないし低温長時熱処理工程を実現することが可能となる。
また、前記熱処理工程は、窒素ガス、または、窒素ガスを含む混合ガス、または、水素ガス、または、水素ガスを含む混合ガス、または、水蒸気を含む混合ガスの雰囲気で行われることを特徴とする。このような構成の雰囲気ガスとすることにより、不純物が活性化されるとともに、膜中に水素が導入され、ダングリングボンド等の欠陥が終端化され、活性化率の向上といった効果が得られる。
【００１３】
次に、本発明の製造方法により得られる半導体装置は、その製造工程において、不純物注入に伴う半導体層へのダメージが低減されるため、例えば該半導体層を能動層として用いる半導体装置は信頼性の高いものとなる。また、この半導体装置を備えたアクティブマトリクス基板、及び該アクティブマトリクス基板を備えた電気光学装置も同様に信頼性の高いものとなる。
【００１４】
【発明の実施の形態】
以下、本発明の一実施の形態を図面を参照しつつ説明する。
本実施の形態では、アクティブマトリクス型液晶装置を構成するＴＦＴアレイ基板を、本発明の半導体装置の例として説明する。また、ＴＦＴ製造プロセスとして、低温ポリＳｉＴＦＴの例を挙げる。図１および図２は本実施の形態の半導体装置の製造方法を順を追って示す工程断面図である。図３はＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た平面図であり、図４は図３のＨ−Ｈ’線に沿う断面図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００１５】
本実施の形態の液晶装置においては、図３、図４に示すように、ＴＦＴアレイ基板１０上に、シール材５２がその縁に沿って設けられており、その内側に並行して画像表示領域の周辺を規定する額縁としての遮光膜５３が設けられている。
シール材５２の外側の領域には、画像信号を所定タイミングで供給することによりデータ線（図示略）を駆動するデータ線駆動回路２０１および外部回路接続端子２０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査信号を所定タイミングで供給することにより走査線（図示略）を駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。
【００１６】
また、ＴＦＴアレイ基板１０に対向して対向基板２０が設けられ、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図３に示すように、図４に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【００１７】
次に、本実施の形態のＴＦＴアレイ基板の製造方法について説明する。図１および図２においては、表示領域内の画素スイッチング用のＴＦＴ（ＮチャネルＴＦＴ）および蓄積容量の製造工程のみならず、当該製造工程と同時に並行して形成される周辺領域（上記のデータ線駆動回路２０１、走査線駆動回路１０４等の形成領域）内で用いられるＴＦＴ（相補型のＮチャネルＴＦＴおよびＰチャネルＴＦＴ）の製造工程も併せて示すものである。
【００１８】
図１（ａ）に示すように、ガラス等の透明基板１上に絶縁層２を形成し、その上にアモルファスシリコン層３を成膜する。その後、アモルファスシリコン層３に対してレーザーアニール処理等の加熱処理を施すことによって、アモルファスシリコン層３を再結晶させ、ポリシリコン層４（膜厚は例えば５０ｎｍ）に変換する。この第１工程は、表示領域、周辺領域ともに同様である。
【００１９】
次に、図１（ｂ）に示すように、周知のフォトリソグラフィー、エッチング技術を用いてポリシリコン層４をパターニングして島状の半導体層５とし、その上にＣＶＤ法等によりゲート絶縁層６を形成する。ゲート絶縁層６の膜厚は、例えば１００〜１５０ｎｍ程度である。この第２工程は、表示領域、周辺領域ともに同様である。
【００２０】
次に、図１（ｃ）に示すように、周知のフォトリソグラフィー技術を用いて、表示領域のうち、ＮチャネルＴＦＴと蓄積容量との接続部および蓄積容量の下部電極となるべき領域が開口したレジストパターン７を形成する。このとき、周辺領域は、全面がレジストパターン７で覆われている。その後、例えばＰＨ３／Ｈ２イオン等のＮ型不純物イオンをゲート絶縁層６を介して上記接続部および下部電極となるべき個所の半導体層５に注入する。このときのイオン注入条件は、例えば３１Ｐのドーズ量が３×１０１４〜５×１０１４／ｃｍ２程度であり、加速エネルギーは８０ｋｅＶ程度が必要とされる。この第３工程により、上記接続部８および蓄積容量の下部電極９が形成される。
【００２１】
次に、レジストパターン７を剥離した後、図２（ｄ）に示すように、ＮチャネルＴＦＴの高濃度ソース・ドレイン領域となるべき領域が開口したレジストパターン１０を形成する。このとき、ＮチャネルＴＦＴのチャネル領域および低濃度ソース・ドレイン領域となるべき領域、ＰチャネルＴＦＴとなるべき領域、上記接続部および蓄積容量の下部電極を形成した領域はレジストパターン１０で覆われている。その後、例えばＰＨ３／Ｈ２イオン等のＮ型不純物イオンをゲート絶縁層６を介してＮチャネルＴＦＴの高濃度ソース・ドレイン領域となるべき個所のポリシリコン層５に注入する。このときのイオン注入条件は、例えば３１Ｐのドーズ量が１×１０１５〜３×１０１５／ｃｍ２程度であり、加速エネルギーは８０ｋｅＶ程度が必要とされる。この第４工程により、ＮチャネルＴＦＴの高濃度ソース領域５ａ、高濃度ドレイン領域５ｂが形成される。
【００２２】
レジストパターン１０を除去した後、Ａｌを主体とする導電膜を成膜し、この上にレジストパターン（図示せず）を形成する。そして、レジストパターンをマスクとして、塩素元素を含むエッチングガス、例えばＣＣｌ４／Ｃｌ２等を用いてＡｌを主体とする導電膜をドライエッチングする。この第５工程により、図２（ｅ）に示すように、Ａｌを主体として構成された膜からなるＮチャネルＴＦＴ用ゲート電極１３，１４、ＰチャネルＴＦＴ用ゲート電極１５、蓄積容量の上部電極１６がそれぞれ形成される。その後、レジストパターンを除去する。
【００２３】
次に、図２（ｆ）に示すように、レジストパターンを用いずに基板全面に例えばＰＨ３／Ｈ２イオン等のＮ型不純物イオンを低濃度で注入する。このときのイオン注入条件は、例えば３１Ｐのドーズ量が１×１０１３〜３×１０１３／ｃｍ２程度であり、加速エネルギーは８０ｋｅＶ程度が必要とされる。この第６工程により、ＮチャネルＴＦＴの低濃度ソース領域５ｃ、低濃度ドレイン領域５ｄが形成される。このとき、ゲート電極のみをマスクとしてイオン注入を行うため、ＰチャネルＴＦＴ側にもＮ型不純物イオンが注入されることになるが、低濃度のため特に支障はない。
【００２４】
次に、図２（ｇ）に示すように、ＰチャネルＴＦＴの形成領域が開口し、ＮチャネルＴＦＴおよび蓄積容量の形成領域が覆われたレジストパターン１８を形成する。そして、レジストパターン１８をマスクとして例えばＢ２Ｈ６／Ｈ２イオン等のＰ型不純物イオンを注入する。このときのイオン注入条件は、例えば１１Ｂのドーズ量が５×１０１４／ｃｍ２以上必要であり、加速エネルギーは２５〜３０ｋｅＶ程度が必要とされる。この第７工程により、ＰチャネルＴＦＴのソース領域５ｊ、ドレイン領域５ｋが形成される。
【００２５】
レジストパターン１８を剥離した後、各チャネルＴＦＴの半導体層に対してレーザーアニール処理等のＲＴＡ法による加熱処理を施すことによって、注入した不純物イオンを活性化させる。この第８工程は、表示領域、周辺領域ともに同様である。この加熱処理については詳細を後述する。
【００２６】
次に、図２（ｈ）に示すように、第１層間絶縁膜２０を形成し、その後、第１層間絶縁膜２０を貫通して各ＴＦＴのソース領域、ドレイン領域に達するコンタクトホール２１をそれぞれ形成する。次いで、Ａｌ等の金属膜を全面に形成した後、フォトリソグラフィー技術を用いてパターニングすることによりデータ線２２、ソース電極２３、ドレイン電極２４、ソース領域−ドレイン領域間を相互に接続する配線２５等を形成する。
【００２７】
次いで、第２層間絶縁膜２６を形成し、その後、第２層間絶縁膜２６を貫通して表示領域のＮチャネルＴＦＴのドレイン電極２４に達するコンタクトホール２７を形成する。次いで、インジウム錫酸化物（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ，ＩＴＯ）等の透明導電膜を全面に形成した後、フォトリソグラフィー技術を用いてパターニングすることにより、ドレイン電極２４を介してＮチャネルＴＦＴの高濃度ドレイン領域５ｂに接続された画素電極２８を形成する。以上の工程により、ＴＦＴアレイ基板が完成する。
【００２８】
以降の工程は図示を省略するが、液晶装置に用いるＴＦＴアレイ基板とする場合には画素電極２８上を含む基板全面に、例えばラビング処理が施されたポリイミド等からなる配向膜を形成する。一方、対向基板側には共通電極、配向膜等を形成する。そして、これらＴＦＴアレイ基板と対向基板とを貼り合わせ、これらの基板間に液晶を封入することによって、本実施の形態の液晶装置が完成する。
【００２９】
本実施の形態のＴＦＴアレイ基板の製造方法の特徴的なところは、注入した不純物イオンの活性化処理方法にある。すなわち、不純物イオンを注入した後にＲＴＡ法により加熱処理を施しているが、該不純物イオンを２種以上含んでいるために加熱処理条件を時間毎に変化させて行い、それぞれのイオンに対応させて最適な条件で熱処理を行っている。
【００３０】
ここで各不純物イオンの好適な熱処理条件について説明する。図７はＮ型不純物イオンたるリンイオンに対して熱処理した場合の、温度ないし加熱条件、加熱時間毎の活性化率を示したもので、図８はＰ型不純物イオンたるホウ素イオンに対して熱処理した場合の活性化率を同様に示したものである。Ｎ型不純物イオンに対しては、図７に示すように熱処理時間を長くすることで活性化率を増大させることが可能で、またＰ型不純物イオンに対しては、図８に示すように活性化率は熱処理時間には殆ど依存せず、熱処理温度に依存することが分かった。
【００３１】
そこで、本実施の形態のＴＦＴアレイ基板の製造方法においては、図５に示すように、相対的に高温で短時間の第１熱処理工程と、相対的に低温で長時間の第２熱処理工程とを順次行うものとした。第１熱処理工程においてはＡｌの融点（約６６０℃）に近い６２０℃で３０秒の熱処理を行い、第２熱処理工程においては５８０℃で１２０秒の熱処理を行った。これにより、第１熱処理工程ではＰ型不純物イオンたるホウ素イオンが主として活性化され、例えば活性化率２０％以上となり、第２熱処理工程ではＮ型不純物イオンたるリンイオンが主として活性化され、例えば活性化率１５％以上となる。
【００３２】
なお、第１及び第２熱処理工程の熱処理温度と時間との関係を考察したところ、第１熱処理工程において６２０℃を超える熱処理を行った場合、ゲート電極の耐久性に問題が生じる場合があり、また第１熱処理工程において５８０℃未満の熱処理を行った場合、Ｐ型不純物イオンたるホウ素イオンが十分に活性化されない場合がある。このような熱処理温度で行う第１熱処理工程は、例えば１５〜３０秒程度の熱処理時間とすることで、ゲート電極における不良発生防止及び十分な活性化率確保を達成することが可能となる。
【００３３】
一方、第２熱処理工程において５８０℃を超える熱処理を行った場合、長時間（例えば１２０秒）の熱処理であるためにゲート電極に不良が生じる場合がある。また第２熱処理工程において５４０℃未満の熱処理を行った場合、Ｎ型不純物イオンたるリンイオンが十分に活性化されない場合がある他、熱処理時間が極端に長くなってしまう場合もある。なお、このような熱処理温度で行う第２熱処理工程は、例えば６０〜１２０秒程度の熱処理時間とすることで、ゲート電極における不良発生防止及び十分な活性化率確保を達成することが可能となる。
【００３４】
なお、本実施の形態では図５に示すように、比較的高温の第１熱処理工程を行った後に、一旦室温付近まで温度を下げた後、第２熱処理工程を行うものとしているが、図６に示すように第１熱処理工程の後、直ちに第２熱処理工程を行うものとしてもよい。逆に熱処理順序を入れ替え、比較的低温の熱処理工程を第１に、比較的高温の熱処理工程を第２に行うものとしても良い。
【００３５】
次に本実施の形態のＴＦＴアレイ基板の製造方法に用いることが可能な熱処理装置の一例について説明する。上記のような不純物を活性化する方法としては、フラッシュランプ光を照射するフラッシュランプアニール（ＦＬＡ）、エキシマレーザー光を照射するエキシマレーザーアニール（ＥＬＡ）、加熱Ｎ２ガスを吹き付けて処理するホットＮ２処理等を例示できるが、ここではホットＮ２処理について説明する。
【００３６】
図９はホットＮ２熱処理装置の一例を示す模式図であって、チャンバー３５０内には被熱処理材料たる基板３５４を昇降自在に載置させるための昇降機構を備えたプレート台３５２と、基板３５４に対して加熱Ｎ２ガスをシャワー状に吹き付けるためのシャワープレート３５６と、Ｎ２ガスを加熱するためのヒーター３５８とを備えている。本熱処理装置の場合、図示上方に設けられたガス導入部から導入されたＮ２ガスは、ヒーター３５８で加熱され、シャワープレート３５６に設けられた微細孔から基板３５４上に吹き付けられる。この加熱Ｎ２ガスにより基板３５４に形成された半導体膜中の不純物イオンが、上述した加熱条件により活性化されることとなる。
また、不純物活性化の為の熱処理工程の雰囲気ガスは、窒素や窒素を含む混合ガスばかりではなく、水素ガス、または、水素ガスを含む混合ガス、または、水蒸気を含む混合ガスのいずれかにする事もできる。
【００３７】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、半導体膜に２種以上の不純物を注入した場合に、不純物活性化工程において相対的に高温の熱処理を短時間で行い、相対的に低温の熱処理を長時間で行うことで、各不純物をそれぞれ好適に活性化できるようになり、また特に高温の熱処理を短時間で行うものとしたために、基板若しくはゲート電極等に対する熱のダメージも低減することが可能となった。
【００３８】
また更に、例えば相補型の半導体装置のようにＰチャネル若しくはＮチャネルの両方を基板上に形成するために異なる不純物を注入し、これを活性化する場合等にも好ましく適用でき、特に半導体膜をシリコンを主体として構成する一方、注入する不純物としてホウ素イオンとリンイオンとを含むものとした場合に、本発明に係る活性化工程を適用すれば、活性化率の向上と、基板等へのダメージ低減とを共に発現できるものとなる。
【００３９】
さらに本発明によると、不純物の活性化率を向上させることが可能なため、半導体膜の目的とするシート抵抗を得るための不純物注入量を減少させることが可能となる。したがって、不純物注入に伴う半導体層へのダメージも低減させることが可能となる。
また、活性化工程において、水素化の効果も得られるので、さらなる活性化率の向上が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の半導体装置の製造方法を順を追って示す工程断面図である。
【図２】同、工程断面図の続きである。
【図３】同、実施の形態の液晶装置の平面図である。
【図４】図３のＨ−Ｈ’線に沿う断面図である。
【図５】同、製造方法における不純物活性化の熱処理条件を示すグラフである。
【図６】同、製造方法における不純物活性化の熱処理条件について変形例を示すグラフである。
【図７】リンイオンの熱処理による活性化率を熱処理時間に対してプロットした図である。
【図８】ホウ素イオンの熱処理による活性化率を熱処理時間に対してプロットした図である。
【図９】熱処理装置の一実施の形態を示す模式図である。
【符号の説明】
５　半導体層、６　ゲート絶縁層、１３，１４　ＮチャネルＴＦＴ用ゲート電極、１５　ＰチャネルＴＦＴ用ゲート電極
【図１】
2004103841.tif 000003
【図２】
2004103841.tif 000004
【図３】
2004103841.tif 000005
【図４】
2004103841.tif 000006
【図５】
2004103841.tif 000007
【図６】
2004103841.tif 000008
【図７】
2004103841.tif 000009
【図８】
2004103841.tif 000010
【図９】
2004103841.tif 000011