【手続補正書】
【提出日】平成24年11月7日(2012.11.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ソリッドステートドライブであって、
互いの反対側にある第1の表面および第2の表面を有する回路基板と、
前記第1の表面に取り付けられた複数の半導体チップであって、前記複数の半導体チップが樹脂の中に少なくとも実質的に封止されている少なくとも1つのメモリチップを含む、複数の半導体チップと、
前記複数の半導体チップのうちの少なくともいくつかと通信するコントローラであって、前記いくつかの半導体チップが前記少なくとも1つのメモリチップを含み、かつ前記コントローラがコンピュータシステムから当該ソリッドステートドライブ内で処理するための信号を受信するインタフェースを含む、コントローラと
を備えるソリッドステートドライブ。
【請求項２】
前記複数の半導体チップが、前記第1の表面上に幾何学的に配置されており、複数の行と列を形成する、請求項1に記載のソリッドステートドライブ。
【請求項３】
各行または各列のどちらかが、それぞれの封止部内に封止されている、請求項2に記載のソリッドステートドライブ。
【請求項４】
2行以上の行全体または2行以上の列全体のどちらかが、それぞれの封止部内に封止されている、請求項2に記載のソリッドステートドライブ。
【請求項５】
前記回路基板を内部に収容するための長方形のハウジングを更に備え、前記ハウジングがラップトップコンピュータ、ネットブックまたはデスクトップコンピュータのいずれかのベイに挿入できる大きさである、請求項1から4のいずれか一項に記載のソリッドステートドライブ。
【請求項６】
前記樹脂がエポキシを基材とする、請求項1から4のいずれか一項に記載のソリッドステートドライブ。
【請求項７】
前記第2の表面に取り付けられた第2の複数の半導体チップを更に備え、前記第2の複数の半導体チップが樹脂の中に少なくとも実質的に封止されている少なくとも1つのメモリチップを含む、請求項1から4のいずれか一項に記載のソリッドステートドライブ。
【請求項８】
前記コントローラが、前記回路基板に物理的に固定して接合している、請求項1から4のいずれか一項に記載のソリッドステートドライブ。
【請求項９】
前記少なくとも1つのメモリチップがNANDフラッシュメモリチップである、請求項1から4のいずれか一項に記載のソリッドステートドライブ。
【請求項１０】
前記複数の半導体チップが、樹脂の中に少なくとも実質的に封止されている、メモリチップの少なくとも1つの積み重なりを含む、請求項1から4のいずれか一項に記載のソリッドステートドライブ。
【請求項１１】
前記インタフェースが、SATAインタフェースすなわちSerial Advanced Technology Attachmentインタフェース、PCIeインタフェースすなわちPeripheral Component Interconnect expressインタフェース、eSATAインタフェースすなわちexternal Serial Advanced Technology Attachmentインタフェース、PATAインタフェースすなわちParallel Advanced Technology Attachmentインタフェース、USBインタフェースすなわちUniversal Serial Busインタフェース、またはSASインタフェースすなわちSerial Attached SCSIインタフェースのいずれかである、請求項1から4のいずれか一項に記載のソリッドステートドライブ。
【請求項１２】
互いの反対側にある第1の表面および第2の表面を有するインラインメモリモジュールタイプのフォームファクタの回路基板と、
前記第1の表面に取り付けられた複数の半導体チップであって、前記複数の半導体チップが樹脂の中に少なくとも実質的に封止されている少なくとも1つのメモリチップを含む、複数の半導体チップと、
前記少なくとも1つのメモリチップと通信するコントローラであって、前記コントローラが、前記少なくとも1つのメモリチップ内の動作をもたらす命令およびデータを含む信号を受信するインタフェースを含む、コントローラと
を備える装置。
【請求項１３】
前記少なくとも1つのメモリチップがNANDフラッシュメモリチップである、請求項12に記載の装置。
【請求項１４】
前記第2の表面に取り付けられた第2の複数の半導体チップを更に備え、前記第2の複数の半導体チップが樹脂の中に少なくとも実質的に封止されている少なくとも1つのメモリチップを含む、請求項12または13の何れか一項に記載の装置。
【請求項１５】
前記コントローラが、前記回路基板に物理的に固定して接合している、請求項12又は13に記載の装置。
【請求項１６】
前記コントローラおよび前記複数の半導体チップが同一の封止部内に封止されている、
請求項15に記載の装置。
【請求項１７】
前記コントローラが、それ自体のそれぞれの封止部内に少なくとも実質的に封止されている、請求項15に記載の装置。
【請求項１８】
メインエンクロージャと、
ソリッドステートドライブと、
提供手段と
を備え、
前記ソリッドステートドライブは、
ハウジングと、
前記ハウジング内にあり、かつ互いの反対側にある第1の表面および第2の表面を有する回路基板と、
前記第1の表面に取り付けられた複数の半導体チップであって、前記複数の半導体チップが樹脂の中に少なくとも実質的に封止されている少なくとも1つのメモリチップを含む、複数の半導体チップと、
前記ハウジング内にあり、かつ前記複数の半導体チップのうちの少なくともいくつかと通信するコントローラであって、前記いくつかの半導体チップが少なくとも1つのメモリチップを含み、かつ前記コントローラが前記ソリッドステートドライブ内で処理するための信号を受信するインタフェースを含む、コントローラと
を含み、
前記提供手段は、
前記信号を前記インタフェースに提供する手段であって、前記ソリッドステートドライブおよび前記提供手段の両方が前記メインエンクロージャ内にある、コンピュータシステム。
【請求項１９】
前記コンピュータシステムがデスクトップコンピュータである、請求項18に記載のコンピュータシステム。
【請求項２０】
前記コンピュータシステムがラップトップである、請求項18に記載のコンピュータシステム。
【請求項２１】
前記コンピュータシステムがネットブックである、請求項18に記載のコンピュータシステム。
【請求項２２】
前記コンピュータシステムがタブレットPCである、請求項18に記載のコンピュータシステム。
【請求項２３】
前記コンピュータシステムが移動体電子通信デバイスである、請求項18に記載のコンピュータシステム。
【請求項２４】
前記提供手段が、I/Oコントローラハブ、メモリコントローラハブおよび少なくとも1つのバスを含む、請求項18から23のいずれか一項に記載のコンピュータシステム。
【請求項２５】
前記コントローラが、前記回路基板に物理的に固定して接合している、請求項18から23のいずれか一項に記載のコンピュータシステム。
【請求項２６】
ソリッドステートドライブであって、
互いの反対側にある第1の表面および第2の表面を有する回路基板と、
前記回路基板を収容し、コンピュータのベイに挿入するに適した大きさのハウジングと、
前記回路基板の前記第1の表面に取り付けられた複数の半導体チップであって、前記複数の半導体チップが樹脂の中に少なくとも実質的に封止されている少なくとも1つのメモリチップを含む、複数の半導体チップと、
前記複数の半導体チップのうちの少なくともいくつかと通信するコントローラであって、前記いくつかの半導体チップが前記少なくとも1つのメモリチップを含み、かつ前記コントローラがコンピュータシステムから当該ソリッドステートドライブ内で処理するための信号を受信するインタフェースを含む、コントローラと
を備えるソリッドステートドライブ。
【請求項２７】
ソリッドステートドライブであって、
互いの反対側にある第1の表面および第2の表面を有する回路基板と、
前記第1の表面に取り付けられた複数の半導体チップであって、前記複数の半導体チップが少なくとも実質的にグラブトップで封止されている少なくとも1つのメモリチップを含む、複数の半導体チップと、
ケーブルの一方の端部に接続するように構成され、前記ソリッドステートドライブ内のインターフェイスコネクタと、
前記複数の半導体チップのうちの少なくともいくつかと通信するコントローラであって、前記いくつかの半導体チップが前記少なくとも1つのメモリチップを含み、かつ前記コントローラがコンピュータシステムから前記インターフェイスコネクタを介して当該ソリッドステートドライブ内で処理するための信号を受信するインタフェースを含む、コントローラと
を備えるソリッドステートドライブ。