(57)【要約】【課題】貫通転位を極力抑制した歪みＳｉ層を有する半導体基板の製造方法を提供する。【解決手段】シリコン・ゲルマニウム基板１１に、歪みＳｉ層１４が形成することを特徴としている。このようにシリコン・ゲルマニウム基板１１に歪みＳｉ層１４を形成する半導体基板の製造方法によれば、ＳｉＧｅ層のエピタキシャル成長は不要となる。そのため、エピタキシャル成長に伴う転位が新たに発生することはなく、シリコン・ゲルマニウム基板１１に元々存在する転位のみとなる。その結果、シリコン・ゲルマニウム基板１１上にエピタキシャル成長させる歪みＳｉ層１４の貫通転位密度は、大幅に低減される。【選択図】      図１
2004356165.tif 000002
【特許請求の範囲】
【請求項１】
所定のＧｅ組成を有するシリコン・ゲルマニウム基板上に歪みＳｉ層をエピタキシャル成長させる工程とを含むことを特徴とする半導体基板の製造方法。
【請求項２】
所定のＧｅ組成を有するシリコン・ゲルマニウム基板上にＳｉＧｅ層をエピタキシャル成長で形成し、更に、前記ＳｉＧｅ層に歪みＳｉ層を形成することを特徴とする半導体基板の製造方法。
【請求項３】
前記ＳｉＧｅ層をエピタキシャル成長で形成する際、Ｇｅ濃度が前記シリコン・ゲルマニウム基板とほぼ同一から所望の濃度に変化する第１層上に、Ｇｅ濃度が一定の第２層を成長することを特徴とする請求項２に記載された半導体基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、歪みＳｉ層を有する半導体基板の製造方法に関する。
【０００２】
【従来の技術】
今日、大規模集積回路（ＬＳＩ）の性能向上のため、高速かつ低消費電力を特徴とするＭＯＳ型電界効果トランジスタ（ＭＯＳ  ＦＥＴ）の実現、およびその性能向上が不可欠であると言われている。
このため、従来から、例えば電荷が伝わる速度（以下、キャリア移動度と称する）など、電気特性の向上を目的とした研究開発が積極的に行われている。その結果、キャリア移動度を高める技術の１つとして、歪みの入った単結晶シリコン層（以下、歪みＳｉ層と称する）をシリコン基板上に形成し、該歪みＳｉ層上に素子を形成する技術が開発されている。
尚、この歪みＳｉ層とは、例えば（１００）単結晶シリコン基板の場合、基板表面と平行な＜０１０＞および＜００１＞方向に引っ張られ、歪んでいる状態にあるシリコン層をいう。
【０００３】
この歪みＳｉ層を有する半導体基板について、図４に基づいて更に詳述する。
図４において、符号１はシリコン基板であって、このシリコン基板１上に、ゲルマニウム（以下、Ｇｅと称する）組成が連続的に変化しているシリコン・ゲルマニウム層（以下、組成変調ＳｉＧｅ層と称する）２が積層されている。
この「ゲルマニウム組成が連続的に変化する」とは、シリコン基板１側が０％で、シリコン基板１と反対側（後述する緩和ＳｉＧｅ層３側）が所望の濃度に形成されていることをいう。
【０００４】
そして、この組成変調ＳｉＧｅ層２上に、Ｇｅ組成が一定の緩和シリコン・ゲルマニウム層（以下、緩和ＳｉＧｅ層と称する）３及び歪みＳｉ層４が順次形成されている。ここで、前記の「緩和」とは、ＳｉＧｅ層内に歪みが残留しておらず、その格子定数がＳｉとＧｅの原子半径の違いおよびその組成から決定される本来の格子定数に等しいことを意味する。
尚、歪みＳｉ層４の格子定数を１％程度伸ばすために、緩和ＳｉＧｅ層３のＧｅ組成は、Ｓｉ１−ｘＧｅｘとした場合、Ｘ＝０．２５〜０．３程度が用いられている。
【０００５】
この構造の半導体基板では、貫通転位５は組成変調ＳｉＧｅ層２に閉じ込められ、緩和ＳｉＧｅ層３には貫通転位５が入らないとされている。
しかしながら、前記半導体基板にあっても、実際には緩和ＳｉＧｅ層３にまで貫通転位５が伝播し、さらにこの貫通転位５は歪みＳｉ層４にまで達することがある。このため、この貫通転位５により歪みＳｉ層４の信頼性が低下し、歪みＳｉ層４に素子を形成しても、期待通りの電気的特性を得ることが困難であるという問題点があった。
尚、組成変調ＳｉＧｅ層２をなくし、シリコン基板１上に直接緩和ＳｉＧｅ層３を形成すると、貫通転位５の密度が著しく増加し、歪みＳｉ層４の信頼性は著しく低下する。その結果、歪みＳｉ層４に素子を形成しても、期待通りの電気的特性を得ることが非常に困難である。
【０００６】
【発明が解決しようとする課題】
ところで、歪みが十分緩和され、貫通転位密度をおおよそ１０５個／ｃｍ２以下にするためには、例えば、図４に示した従来の半導体基板にあっては組成変調ＳｉＧｅ層２を２μｍ、緩和ＳｉＧｅ層３を１μｍ程度エピタキシャル成長させる必要がある。
この場合、緩和ＳｉＧｅ層３の表面粗さは二乗平均根で数ｎｍの凸凹となるため、厚さ１０〜数１０ｎｍの歪みＳｉ層４を積層するためには、事前に化学機械研磨（以下、ＣＭＰと称する）を行って平坦にする必要がある。
更に、μｍオーダーの膜厚を必要とすることは、ＳｉＧｅ層のエピタキシャル成長速度が数１００ｎｍ／ｍｉｎ以下であることから、生産効率上好ましいものではなかった。
【０００７】
本発明は、上記事情に鑑みてなされたものであり、貫通転位を極力抑制した歪みＳｉ層を基板上に形成する半導体基板の製造方法を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
上記目的を解決するためになされた本発明にかかる半導体基板の製造方法は、所定のＧｅ組成を有するシリコン・ゲルマニウム基板上に歪みＳｉ層をエピタキシャル成長させる工程とを含むことを特徴としている。
このようにシリコン・ゲルマニウム基板に歪みＳｉ層が形成された半導体基板によれば、従来技術で行なわれていたＳｉＧｅ層のエピタキシャル成長は不要となる。そのため、エピタキシャル成長に伴う転位が新たに発生することはなく、シリコン・ゲルマニウム基板に元々存在する転位のみとなる。
その結果、シリコン・ゲルマニウム基板上にエピタキシャル成長させる歪みＳｉ層の貫通転位密度は、大幅に低減される。
また、ＳｉＧｅ結晶からシリコン・ゲルマニウム基板が作成されるため、その格子間隔は初めから完全緩和しており、必要な引っ張り応力を歪みＳｉ層に与えることが可能である。
更に、従来技術のようにＳｉＧｅ層をエピタキシャル成長させる必要がないため、これに伴うＳｉＧｅ層表面粗さの劣化がない。このためＣＭＰが不要となり、エピタキシャル成長が不要と合わせて、効率的に半導体基板を製造でき、生産性も大幅に向上する。
【０００９】
ここで、所定のＧｅ組成を有するシリコン・ゲルマニウム基板上にＳｉＧｅ層をエピタキシャル成長で形成し、更に、前記ＳｉＧｅ層に歪みＳｉ層を形成しても良い。
このように、シリコン・ゲルマニウム基板上に、ＳｉＧｅ層が形成され、このＳｉＧｅ層上に、歪みＳｉ層を形成すると、シリコン・ゲルマニウム基板に直接歪みＳｉ層を形成する場合に比べて、ＳｉＧｅ層の面内のＧｅ組成がより均一となり、この上に形成される歪みＳｉ層の格子歪み量も面内でより均一化することができる。
【００１０】
また、前記ＳｉＧｅ層をエピタキシャル成長で形成する際、Ｇｅ濃度が前記シリコン・ゲルマニウム基板とほぼ同一から所望の濃度に変化する第１層上に、Ｇｅ濃度が一定の第２層を成長させても良い。
このように、前記エピタキシャル成長で形成したＳｉＧｅ層は、Ｇｅ組成が前記シリコン・ゲルマニウム基板とほぼ同一から所望の濃度に変化していること層と、Ｇｅ組成が一定の層との２層に形成される。
これにより、シリコン・ゲルマニウム基板に元々存在する転位密度より、エピタキシャル成長で形成されたＳｉＧｅ層中の転位密度を減少させることができるため、その上に形成される歪みＳｉ層の貫通転位密度は大幅に低減される。
また、シリコン・ゲルマニウム基板とエピタキシャル成長初期のＳｉＧｅ層のＧｅ組成はほぼ同一のため、格子間隔もほぼ同一であり、新たに転位が発生することはない。しかも、組成変調ＳｉＧｅ層のＧｅ濃度を同一勾配として比較した場合、シリコン基板（Ｇｅ濃度０％）から作成するよりも、シリコン・ゲルマニウム基板（Ｇｅ濃度０％より大）から作成するほうが、組成変調ＳｉＧｅ層の膜厚は薄くて済むため、従来に比べ効率的に半導体基板を製造できる。
【００１１】
尚、前記ＳｉＧｅ層をエピタキシャル成長で形成する際、Ｇｅの濃度が前記シリコン・ゲルマニウム基板とほぼ同一、かつ一定の濃度であっても良い。
従来の場合のように、組成変調ＳｉＧｅ層が不要となるため、さらに効率的に半導体基板を製造できる。
この場合においても、前記したように、シリコン・ゲルマニウム基板に直接歪みＳｉ層を形成する場合に比べて、ＳｉＧｅ層の面内のＧｅ組成がより均一となり、この上に形成される歪みＳｉ層の格子歪み量も面内でより均一化することができる。
【００１２】
【発明の実施の形態】
本発明にかかる半導体基板の製造方法の一実施形態について、図１に基づいて説明する。
まず、ＣＺ法により、シリコン・ゲルマニウム結晶（以下、ＳｉＧｅ結晶と称する）を引き上げ、シリコン・ゲルマニウム基板上１１を作成する。
このとき、例えばシリコン・ゲルマニウム基板のＧｅ組成を２５〜３０％とすれば、歪みＳｉ層１３には１％程度の引っ張り応力が生じる。
【００１３】
次に、歪みＳｉ層１４をエピタキシャル成長させることにより、本発明にかかる半導体基板を得ることができる。
歪みＳｉ層１４のエピタキシャル成長は、例えば、減圧ＣＶＤ法にて、ソースガスにモノシランガス（以下、ＳｉＨ４と称する）を用いて、５００〜８００℃程度で行なわれ、膜厚は１０〜数十ｎｍに形成する。
【００１４】
このように作成された半導体基板では、従来技術で問題となるＳｉＧｅ層のエピタキシャル成長は不要となるため、シリコン・ゲルマニウム基板１１に元々存在する転位のみとなる。その結果、その上に形成される歪みＳｉ層１４の貫通転位密度は、従来と比較して大幅に減少する。
また従来のように、ＳｉＧｅ層をエピタキシャル成長させる必要がなく、その結果ＣＭＰが不要なため、効率的に半導体基板を製造でき、生産性も大幅に向上する。
さらに、ＳｉＧｅ結晶からシリコン・ゲルマニウム基板が作成されるため、その格子間隔は初めから完全緩和しており、必要な引っ張り応力を歪みＳｉ層に与えることが可能である。
【００１５】
また、前記実施形態において、図２に示すように、歪みＳｉ層１４を形成する前に、組成変調ＳｉＧｅ層１２および緩和ＳｉＧｅ層１３を順次エピタキシャル成長させても良い。
ＣＺ法により例えばＧｅ組成が２０％のＳｉＧｅ結晶を引き上げ、シリコン・ゲルマニウム基板１１を作成した場合、組成変調ＳｉＧｅ層１２のＧｅ組成は、シリコン・ゲルマニウム基板１１側で２０％、反対側が所望の濃度、例えば３０％となる。
ここで、組成変調ＳｉＧｅ層１２の厚さは１００〜１０００ｎｍ、緩和ＳｉＧｅ層１３の厚さは１００〜１０００ｎｍである。
ＳｉＧｅ層１２、１３および歪みＳｉ層１４のエピタキシャル成長は、例えば、減圧ＣＶＤ炉において、ソースガスにＳｉＨ４、モノゲルマン（以下、ＧｅＨ４と称する）を用い、５００〜８００℃にて行なう。
【００１６】
このように作成された半導体基板では、従来技術のシリコン基板から成長させる場合と比較して、組成変調ＳｉＧｅ層１２の厚さを薄くすることができる。
これによって、エピタキシャル成長に伴う表面の面荒れが減少しＣＭＰが不要となる。しかも、エピタキシャル成長させる膜厚が減少するため、効率的に半導体基板を製造でき、生産性も向上する。
さらに、シリコン・ゲルマニウム基板１１を直接使用するよりもＳｉＧｅ層の面内のＧｅ組成がより均一となり、この上に形成される歪みＳｉ層１４の格子歪み量も面内でより均一化することができる。
また、ＣＺ法で引き上げるＳｉＧｅ結晶のＧｅ組成が成長方向に変化していても、これに応じて組成変調ＳｉＧｅ層１２の初期濃度を変化させれば、格子定数の差による新たな転位の発生はない。また、所望のＧｅ組成をその表面で持つ組成変調ＳｉＧｅ層１２を作成することは容易である。この結果、ＣＺ法で引き上げられたシリコン・ゲルマニウム基板１１のＧｅ組成が変動していても、捨てることなく有効利用することができ、コスト低減が図れる。
【００１７】
また、前記実施形態において、歪みＳｉ層１４を形成する前に、緩和ＳｉＧｅ層１３のみをエピタキシャル成長させても良い。
ＣＺ法により例えばＧｅ組成が３０％のＳｉＧｅ結晶を引き上げ、シリコン・ゲルマニウム基板１１を作成した場合、緩和ＳｉＧｅ層１３のＧｅ組成をシリコン・ゲルマニウム基板１１とほぼ同一の３０％とする。ここで、緩和ＳｉＧｅ層の厚さは１００〜１０００ｎｍである。
このように作成された半導体基板では、組成変調ＳｉＧｅ層が不要となり、さらに生産性が向上する。
【００１８】
なお、本発明は上述の実施例に限定されるものではなく、所望のＧｅ組成は、歪みＳｉ層に与える歪み量に応じて、変化させることができる。
【００１９】
【実施例】
次に、実施例について説明する。
（実施例１）
ＣＺ法により、ＳｉＧｅ結晶を引き上げ、シリコン・ゲルマニウム基板を作成する。このときのシリコン・ゲルマニウム基板のＧｅ組成を２５％となるように、シリコン・ゲルマニウム基板を作成した。
このシリコン・ゲルマニウム基板に歪みＳｉ層を以下の条件で、エピタキシャル成長させた。
減圧ＣＶＤ法にて、ソースガスにモノシランガス（以下、ＳｉＨ４と称する）を用いて、６００℃、２時間で熱処理し、膜厚を２０ｎｍに形成した。
この半導体基板の貫通転位密度は、１×１０４／ｃｍ２であった。
【００２０】
（実施例２）
実施例１のシリコン・ゲルマニウム基板に組成変調ＳｉＧｅ層および緩和ＳｉＧｅ層を形成した。
組成変調ＳｉＧｅ層は、減圧ＣＶＤ炉において、ソースガスにＳｉＨ４、ＧｅＨ４を用い、６００℃にて行なった。
前記組成変調ＳｉＧｅ層は、ソースガスのＧｅ濃度を変化させることにより、Ｇｅ濃度がシリコン・ゲルマニウム基板側で２５％、反対側が３０％となるようにした。この組成変調ＳｉＧｅ層の厚さは１０００ｎｍに形成された。
緩和ＳｉＧｅ層は、前記組成変調ＳｉＧｅ層と同様に、減圧ＣＶＤ炉において、ソースガスにＳｉＨ４、ＧｅＨ４を用い、６００℃にて行なった。
前記緩和ＳｉＧｅ層のＧｅ濃度が３０％、緩和ＳｉＧｅ層の厚さは２００ｎｍに形成された。
そして、このシリコン・ゲルマニウム基板に歪みＳｉ層を実施例１の条件で、エピタキシャル成長させた。
この半導体基板の貫通転位密度は、５×１０３／ｃｍ２であった。
【００２１】
（実施例３）
ＣＺ法により、ＳｉＧｅ結晶を引き上げ、シリコン・ゲルマニウム基板を作成する。このときのシリコン・ゲルマニウム基板のＧｅ組成を３０％となるように、シリコン・ゲルマニウム基板を作成した。
そして、緩和ＳｉＧｅ層を、下記条件で、シリコン・ゲルマニウム基板上に形成した。
減圧ＣＶＤ炉において、ソースガスにＳｉＨ４、ＧｅＨ４を用い、６００℃にて行なった。
前記緩和ＳｉＧｅ層のＧｅ濃度が３０％、緩和ＳｉＧｅ層の厚さは５００ｎｍに形成された。
そして、このシリコン・ゲルマニウム基板に歪みＳｉ層を実施例１の条件で、エピタキシャル成長させた。
この半導体基板の貫通転位密度は、７×１０３／ｃｍ２であった。
【００２２】
【発明の効果】
本発明にかかる製造方法によれば、貫通転位を極力抑制した歪みＳｉ層をシリコン・ゲルマニウム基板上に形成した半導体基板を得ることができる。
【図面の簡単な説明】
【図１】図１は、本発明の一実施形態にかかる半導体基板を示す概念断面図である。
【図２】図２は、本発明の一実施形態にかかる変形例を示す概念断面図である。
【図３】図３は、本発明の一実施形態にかかる変形例を示す概念断面図である。
【図４】図４は、従来の歪みＳｉ層を有する半導体基板の概念断面図である。
【符号の説明】
１１    シリコン・ゲルマニウム基板
１２    組成変調ＳｉＧｅ層
１３    緩和ＳｉＧｅ層
１４    歪みＳｉ層
【図１】
2004356165.tif 000003
【図２】
2004356165.tif 000004
【図３】
2004356165.tif 000005
【図４】
2004356165.tif 000006