(57)【要約】【課題】本発明は、出力信号線に複数の負荷を設けて、各列毎に構成されるソースフォロア回路にかかる抵抗値を等しくした固体撮像装置を提供することを目的とする。【解決手段】各列毎に配置されたＭＯＳトランジスタＴａ１〜Ｔａｍそれぞれに対して、出力信号線６を介して負荷となるＭＯＳトランジスタＴｃ１，Ｔｃ２を出力信号線６の両端側に接続する。このとき、水平走査回路２によって各列毎のＭＯＳトランジスタＴｂ１〜Ｔｂｍが各列毎に選択されたとき、選択された列におけるソースフォロア回路に対する負荷がＭＯＳトランジスタＴｃ１，Ｔｃ２と出力信号線６とによるので、いずれの列においても同一の負荷とすることができる。【選択図】　　　図１
2004120185.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素と、行毎に選択された前記画素の出力が出力される複数の信号線と、前記信号線に出力された前記各画素の出力が列毎に選択されて１画素毎に出力される出力信号線と、を備えた固体撮像装置において、
前記出力信号線に接続されるとともに、前記信号線と前記出力信号線とを介して各列毎に設けられた最終段のトランジスタとソースフォロア回路を構成するｎ個（ｎは２以上）の負荷抵抗を備え、
当該ｎ個の負荷抵抗が、前記出力信号線の中央位置に対して対称となるように配置されるとともに、
前記出力信号線の両端側に配置された２個の前記負荷抵抗の間で、前記信号線が前記出力信号線に接続されることを特徴とする固体撮像装置。
【請求項２】
前記負荷抵抗が、第１電極が前記出力信号線に接続されるとともに第２電極及び制御電極に直流電圧が印加されたトランジスタであることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記ｎ個の負荷抵抗を流れる電流の合計値が、前記出力信号線に接続される前記負荷抵抗を１個としたときに流れる電流と等しいことを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【請求項４】
前記ｎ個の負荷抵抗の抵抗値が、前記出力信号線に接続される前記負荷抵抗を１個としたときの抵抗値のｎ倍であることを特徴とする請求項１〜請求項３のいずれかに記載の固体撮像装置。
【請求項５】
前記ｎ個の負荷抵抗となるトランジスタのゲート幅が、前記出力信号線に接続される前記負荷抵抗となるトランジスタを１個としたときのゲート幅の１／ｎ倍であることを特徴とする請求項２に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、増幅機能を備えた出力段にソースフォロア回路の負荷トランジスタを備える固体撮像装置に関する。
【０００２】
【従来の技術】
従来より使用されている固体撮像装置には、光電変換素子で発生した光電荷を読み出す手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、又、ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して読み出すようになっている。
【０００３】
このＭＯＳ型の固体撮像装置において、各画素から出力された信号を増幅されるための出力段を備え、この出力段には、信号の出力増幅を行うためのソースフォロア回路が構成される。従来の固体撮像装置として、水平方向に設けられた負荷抵抗となるトランジスタの特性により発生する列毎にできる縦筋の発生を抑制するものが提案されている（特許文献１参照）。
【０００４】
特許文献１に示される固体撮像装置を含む従来の固体撮像装置における出力段の構成の一部を、図４に示す。図４の固体撮像装置には、画素からの出力信号が与えられる列毎に設けられた信号線４−１〜４−ｍにゲートが接続された増幅用ＭＯＳトランジスタＱａ１〜Ｑａｍと、水平走査回路２によってＯＮ／ＯＦＦ制御されるとともにＭＯＳトランジスタＱａ１〜Ｑａｍそれぞれのソースにドレインが接続された水平走査用ＭＯＳトランジスタＱｂ１〜Ｑｂｍと、ＭＯＳトランジスタＱｂ１〜Ｑｂｍ全てのソースに接続される出力信号線６と、出力信号線６の出力端子ＯＵＴ側にドレインが接続される負荷用ＭＯＳトランジスタＱｃとが備えられる。
【０００５】
このような構成の出力段を備えた従来の固体撮像装置は、垂直走査回路によって選択された行の画素から出力された出力信号が信号線４−１〜４−ｍを通じてＭＯＳトランジスタＱａ１〜Ｑａｍのゲートに与えられる。そして、水平走査回路によってＭＯＳトランジスタＱｂ１〜Ｑｂｍが１つずつ順番にＯＮとされる。このとき、ＯＮとされたＭＯＳトランジスタＱｂｘ（ｘは、１≦ｘ≦ｍの整数）と接続されたＭＯＳトランジスタＱａｘが増幅動作を行い、そのゲートに与えられた出力信号に応じたソース電流を出力信号線６に流す。このとき、ＭＯＳトランジスタＱａｘ，Ｑｃによってソースフォロア回路が構成されるため、出力信号線６の出力端子ＯＵＴには、電流増幅後、電圧変換された出力信号が現れる。
【０００６】
【特許文献１】
特開２００２−７７７３３号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、図４の固体撮像装置のように、出力信号線６にソースフォロア回路の抵抗と同値となる負荷用ＭＯＳトランジスタＱｃが１つだけ接続された場合、各列に設けられたＭＯＳトランジスタＱｂｘのソースとＭＯＳトランジスタＱｃのドレインとの出力信号線６における経路長が異なる。よって、ＭＯＳトランジスタＱｂｘのソースとＭＯＳトランジスタＱｃのドレインとの間の出力信号線６による配線抵抗が各列毎に異なることとなる。即ち、ＭＯＳトランジスタＱｂ１をＯＮとしたときの出力信号線６による配線抵抗が最大となり、又、ＭＯＳトランジスタＱｂｍをＯＮとしたときの出力信号線６による配線抵抗が最小となる。
【０００８】
このように、各列毎にかかる配線抵抗が異なるため、ＭＯＳトランジスタＱａ１〜Ｑａｍそれぞれによって構成されるソースフォロア回路の抵抗成分が異なり、結果として、出力信号線６の配線抵抗による減衰率の差異により各列毎のゲインが異なる。よって、出力端子ＯＵＴより出力される画像信号を用いて再生したとき、再生された画像には、縦縞となるシェーディングノイズが発生することになる。又、このシェーディングノイズの発生を抑制するために、配線抵抗を低くすることが考えられるが、このとき、出力信号線６の配線幅が広くなるため、そのチップ面積が制限される固体撮像装置においては、有効でない。
【０００９】
このような問題を鑑みて、本発明は、出力信号線に複数の負荷を設けて、各列毎に構成されるソースフォロア回路にかかる抵抗値を等しくした固体撮像装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の固体撮像装置は、マトリクス状に配置された画素と、行毎に選択された前記画素の出力が出力される複数の信号線と、前記信号線に出力された前記各画素の出力が列毎に選択されて１画素毎に出力される出力信号線と、を備えた固体撮像装置において、前記出力信号線に接続されるとともに、前記信号線と前記出力信号線とを介して各列毎に設けられた最終段のトランジスタとソースフォロア回路を構成するｎ個（ｎは２以上）の負荷抵抗を備え、当該ｎ個の負荷抵抗が、前記出力信号線の中央位置に対して対称となるように配置されるとともに、前記出力信号線の両端側に配置された２個の前記負荷抵抗の間で、前記信号線が前記出力信号線に接続されることを特徴とする。
【００１１】
このようにすることで、各列毎に信号線及び出力信号線を介して負荷抵抗と構成されるソースフォロア回路において、並列に接続された負荷抵抗と出力信号線の全経路における配線抵抗によって負荷が構成されることになる。よって、各列毎に構成されるソースフォロア回路における負荷がほぼ等しくなるため、出力信号線の配線抵抗の差異による減衰率を抑制し、各列毎のソースフォロア回路における増幅率をほぼ等しいものとすることができる。
【００１２】
このとき、請求項２に記載するように、前記負荷抵抗が、第１電極が前記出力信号線に接続されるとともに第２電極及び制御電極に直流電圧が印加されたトランジスタとする。更に、この負荷抵抗となるトランジスタを、ＭＯＳトランジスタとしても構わない。
【００１３】
又、請求項３に記載するように、前記ｎ個の負荷抵抗を流れる電流の合計値を、前記出力信号線に接続される前記負荷抵抗を１個としたときに流れる電流と等しくすることによって、各列毎に構成されるソースフォロア回路に対する負荷を、従来のものと等しくすることができる。
【００１４】
又、このとき、請求項４に記載するように、前記ｎ個の負荷抵抗の抵抗値を、前記出力信号線に接続される前記負荷抵抗を１個としたときの抵抗値のｎ倍とすることで、前記ｎ個の負荷抵抗を流れる電流の合計値が、前記出力信号線に接続される前記負荷抵抗を１個としたときに流れる電流と等しくなるようにしても構わない。
【００１５】
又、請求項２のように前記負荷抵抗にトランジスタを用いたとき、請求項５に記載するように、前記ｎ個の負荷抵抗となるトランジスタのゲート幅を、前記出力信号線に接続される前記負荷抵抗となるトランジスタを１個としたときのゲート幅の１／ｎ倍とすることで、前記ｎ個の負荷抵抗を流れる電流の合計値が、前記出力信号線に接続される前記負荷抵抗を１個としたときに流れる電流と等しくなるようにしても構わない。
【００１６】
又、本発明の固体撮像装置は、マトリクス状に配置された複数の画素と、各列毎に設けられるとともに各画素からの出力が制御電極に与えられるとともに第１電極に直流電圧が印加された複数の第１トランジスタと、前記第１トランジスタの第２電極から出力される出力を各画素毎に送出する出力信号線と、を備えた固体撮像装置において、前記出力信号線に第１電極が接続されるとともに第２電極及び制御電極に直流電圧が印加されたｎ個（ｎは２以上の整数）の第３トランジスタを有し、当該ｎ個の第３トランジスタが、前記出力信号線の中央位置に対して対称となるように配置されるとともに、前記出力信号線の両端側に配置された２個の前記第３トランジスタの第１電極と前記出力信号線との接続ノード間で、前記第１トランジスタの第２電極が前記出力信号線に接続されることを特徴とする。
【００１７】
このような固体撮像装置において、各列毎に、前記第１トランジスタの第２電極に第１電極が接続されるとともに第２電極が前記出力信号線に接続された第２トランジスタを備え、当該第２トランジスタが各列毎にＯＮとされることによって、各列毎に配された前記第１トランジスタが前記出力信号線と電気的に接続される。
【００１８】
【発明の実施の形態】
本発明の実施形態について、以下に、図面を参照して説明する。
【００１９】
本発明の実施の形態について、図面を参照して説明する。図１は、本実施形態の固体撮像装置の構成を示すブロック回路図である。
【００２０】
図１において、Ｇ１１〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。１は垂直走査回路であり、各画素に信号φＶを与える行（ライン）３−１，３−２，・・・，３−ｎを順次走査する。２は水平走査回路であり、画素から信号線４−１，４−２，・・・，４−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン３−１〜３−ｎや信号線４−１〜４−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１ではこれらについて省略する。
【００２１】
又、信号線４−１〜４−ｍそれぞれに、ＮチャネルのＭＯＳトランジスタＴａ１〜Ｔａｍのゲートが接続されるとともに、ＭＯＳトランジスタＴａ１〜Ｔ１ｍそれぞれのソースに同じくＮチャネルのＭＯＳトランジスタＴｂ１〜Ｔｂｍのドレインが接続される。更に、ＭＯＳトランジスタＴｂ１〜Ｔｂｍのソースは、出力端子ＯＵＴを備える出力信号線６が接続され、この出力信号線６において、ＭＯＳトランジスタＴｂ１側の一端と出力端子ＯＵＴの近傍に、ＮチャネルのＭＯＳトランジスタＴｃ１，Ｔｃ２のドレインが接続される。
【００２２】
このとき、ＭＯＳトランジスタＴａ１〜Ｔａｍのドレインには直流の電源電圧ＶＤＤが印加されるとともに、ＭＯＳトランジスタＴｂ１〜Ｔｂｍのゲートには水平走査回路２からの信号が入力される。又、ＭＯＳトランジスタＴｃ１，Ｔｃ２については、そのゲートに直流電圧ＶＤを印加するとともに、そのソースを接地する。又、ＭＯＳトランジスタＴｃ１，Ｔｃ２の間に、ＭＯＳトランジスタＴｂ１〜Ｔｂｍが配置されるように構成される。
【００２３】
このように構成することで、各列毎に配置されたＭＯＳトランジスタＴａｘ，Ｔｂｘ（ｘは、０≦ｘ≦ｍの整数）と出力信号線６とＭＯＳトランジスタＴｃ１，Ｔｃ２との関係が、図２のように表される。よって、水平走査回路２にＭＯＳトランジスタＴｂ１〜Ｔｂｍのいずれが選択されたとしても、ＭＯＳトランジスタＴｂｘが選択された列に配置されたＭＯＳトランジスタＴａｘを備えたソースフォロア回路の負荷として、ＭＯＳトランジスタＴｃ１，Ｔｃ２に電流が流れる。
【００２４】
そして、ＭＯＳトランジスタＴｃ１，Ｔｃ２の間を接続する出力信号線６にも電流が流れる。このため、ＭＯＳトランジスタＴａｘを備えたソースフォロア回路の負荷は、並列に接続されたＭＯＳトランジスタＴｃ１，Ｔｃ２の抵抗と出力信号線６のＭＯＳトランジスタＴｃ１，Ｔｃ２間における配線抵抗によるものとなり、結果的に、ＭＯＳトランジスタＴａ１〜Ｔａｍのそれぞれにかかる負荷がほぼ等しくなる。
【００２５】
このとき、ＭＯＳトランジスタＴｃ１，Ｔｃ２が図４におけるＭＯＳトランジスタＱｃと同一の役割を果たすため、ＭＯＳトランジスタＴｃ１，Ｔｃ２が並列に接続された状態であるので、ＭＯＳトランジスタＴｃ１，Ｔｃ２の抵抗値がＭＯＳトランジスタＱｃの抵抗値の２倍になるように構成する。即ち、ＭＯＳトランジスタＴｃ１，Ｔｃ２のゲート幅を、ＭＯＳトランジスタＱｃのゲート幅の１／２倍にする。即ち、ＭＯＳトランジスタＴｃ１，Ｔｃ２を流れる電流値の合計がＭＯＳトランジスタＱｃを流れる電流と等しくなるようにする。
【００２６】
このように、本実施形態では、垂直走査回路１によってライン３−１〜３−ｎに順に信号が与えられて、各行毎に出力する画素が選択されているとき、水平走査回路２によって、ＭＯＳトランジスタＴｂ１〜Ｔｂｍのゲートに順番に信号を与える。このとき、ＭＯＳトランジスタＴａ１〜Ｔａｍのうち、水平走査回路２によってＯＮとなるように選択されたＭＯＳトランジスタＴｂｘと接続されたＭＯＳトランジスタＴａｘが出力信号線６を介してＭＯＳトランジスタＴｃ１，Ｔｃ２と接続される。
【００２７】
よって、選択された各列のＭＯＳトランジスタＴａ１〜Ｔａｍそれぞれに接続される出力信号線６の配線抵抗が全て等しくなり、出力端子ＯＵＴに現れる画像信号の減衰率が等しくなる。即ち、各列毎に構成されるＭＯＳトランジスタＴａｘ，Ｔｃ１，Ｔｃ２及び出力信号線６で構成されたソースフォロア回路による増幅率は全ての列において等しいものとなり、出力信号線６の経路長の差異による配線抵抗に影響されたシェーディングノイズを抑制することができる。
【００２８】
又、本実施形態のように、ＭＯＳトランジスタＴｃ１，Ｔｃ２のように負荷用のトランジスタの数量を従来よりも増やした構成としたが、出力信号線６の配線幅を広くする場合と比較したとき、構成される面積が狭く、固体撮像装置のチップ面積に与える影響は小さい。
【００２９】
又、本実施形態における他の構成を図３に示す。図３では、負荷用のトランジスタとして、ＮチャネルのＭＯＳトランジスタＴｃ３がＭＯＳトランジスタＴｃ１，Ｔｃ２の間の中央位置付近に設けられる。即ち、出力信号線６に接続されたＭＯＳトランジスタＴｃ１〜Ｔｃ３のドレインが、Ｔｃ１，Ｔｃ３，Ｔｃ２の順に、それぞれ等間隔に接続される。
【００３０】
このとき、ＭＯＳトランジスタＴｃ３において、ＭＯＳトランジスタＴｃ１，Ｔｃ２と同様、そのゲートに直流電圧ＶＤが印加されるとともに、そのソースが接地される。このとき、ＭＯＳトランジスタＴｃ１〜Ｔｃ３による抵抗値が図４のＭＯＳトランジスタＱｃの３倍となるように、そのゲート幅をＭＯＳトランジスタＱｃの１／３倍とし、ＭＯＳトランジスタＴｃ１〜Ｔｃ３を流れる電流値の合計がＭＯＳトランジスタＱｃを流れる電流と等しくなるようにする。
【００３１】
このように、本実施形態では、負荷用のトランジスタとしてＭＯＳトランジスタが２つ又は３つ出力信号線６に接続された構成の固体撮像装置を例に説明したが、この負荷用のトランジスタを出力信号線６の中央部分に対して対称となるように接続されたｋ個のＭＯＳトランジスタとしても構わない。即ち、出力信号線６に対して、ゲートに直流電圧ＶＤが印加されるとともにソースが接地されたｋ個のＮチャネルのＭＯＳトランジスタのドレインが、出力信号線６の中央部分に対して対称となるように接続される。このとき、この負荷用のトランジスタとして用いられたＭＯＳトランジスタのゲート幅を、図４のＭＯＳトランジスタＱｃのゲート幅の１／ｋ倍とし、ｋ個のＭＯＳトランジスタを流れる電流値の合計がＭＯＳトランジスタＱｃを流れる電流と等しくなるようにする。
【００３２】
又、本実施形態では、固体撮像装置に用いられる各トランジスタが、ＮチャネルのＭＯＳトランジスタとしたが、ＰチャネルのＭＯＳトランジスタを用いても構わない。このとき、それぞれに印加される電圧の関係が逆となるが、その接続関係は本実施形態で説明したものと同様になる。
【００３３】
【発明の効果】
本発明によると、接続された負荷抵抗間の出力信号線における配線抵抗が、いずれの列のソースフォロア回路に対してもかかることになる。よって、各列毎に発生する出力信号線による配線抵抗の差異を抑制することができ、結果的に、出力信号線によって構成される配線抵抗により影響されるシェーディングノイズの発生を抑制することができる。又、配線抵抗を小さくするために出力信号線の配線幅を広くする場合に比べて、負荷抵抗を複数を設けた場合の方が、その専有面積が狭いため、固体撮像装置のチップ面積の大きさに対する影響を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の固体撮像装置の構成を示すブロック回路図。
【図２】図１の出力段の一部を示す図。
【図３】本発明の固体撮像装置の別の構成を示すブロック回路図。
【図４】従来の固体撮像装置の構成を示すブロック回路図。
【符号の説明】
１　垂直走査回路
２　水平走査回路
３−１〜３−ｎ　ライン
４−１〜４−ｍ　信号線
５　電源ライン
６　出力信号線
Ｇ１１〜Ｇｍｎ　画素
Ｔａ１〜Ｔａｍ　ＭＯＳトランジスタ
Ｔｂ１〜Ｔｂｍ　ＭＯＳトランジスタ
Ｔｃ１〜Ｔｃ３　ＭＯＳトランジスタ
Ｑａ１〜Ｑａｍ　ＭＯＳトランジスタ
Ｑｂ１〜Ｑｂｍ　ＭＯＳトランジスタ
Ｑｃ　ＭＯＳトランジスタ
【図１】
2004120185.tif 000003
【図２】
2004120185.tif 000004
【図３】
2004120185.tif 000005
【図４】
2004120185.tif 000006