(57)【要約】【課題】ＶＣＯの特性に影響を与えることなく出力振幅および発振周波数を測定することができるとともに、発振周波数に対して影響を与える寄生容量を減らして精度の高い周波数で発振動作することが可能な電圧制御発振回路を提供する。【解決手段】出力ノードに複数の容量素子（Ｃ１１〜Ｃ４２）が接続されこれらの容量素子の反対側の端子には発振周波数帯を選択するための電圧（ＶＢ３〜ＶＢ０）が印加され、この選択電圧に応じて発振周波数帯が段階的に変更可能に構成されたＬＣ共振型発振回路において、上記容量素子のうち少なくとも１つは例えばＭＯＳトランジスタと同様な構造から成るＭＯＳ容量のような印加電圧に応じて容量値が変化する可変容量素子で構成し、この可変容量素子の出力ノードと反対側の端子には選択電圧に替えて例えば可変電圧源（ＶＣＡＰ）からの電圧を供給可能に構成した。【選択図】　　図４
2004120728.tif 000002
【特許請求の範囲】
【請求項１】
ＬＣ共振回路と該共振回路にバイアス電流を供給するＭＯＳトランジスタとを備え、上記ＬＣ共振回路の出力ノードに複数の容量素子が接続されこれらの容量素子の反対側の端子には発振周波数帯を選択するために生成された選択電圧が印加され、この選択電圧に応じて発振周波数帯が段階的に変更可能に構成されたＬＣ共振型発振回路であって、
上記容量素子のうち少なくとも１つは印加電圧に応じて、その容量値が変化する第１容量素子で構成され、この第１容量素子の出力ノードと反対側の端子には選択電圧に替えて可変電圧が供給可能に構成されていることを特徴とする発振回路。
【請求項２】
上記選択電圧または上記可変電圧のいずれかを選択して上記第１容量素子に印加する切替え手段と、該切替え手段を制御する信号を生成する制御回路とを備え、前記制御回路は、通常動作時には上記選択電圧を選択するように切替え手段を制御し、テストモード時には上記可変電圧を選択するように切替え手段を制御することを特徴とする請求項１に記載の発振回路。
【請求項３】
上記出力ノードから出力される信号を分周する分周回路と、該分周回路で分周された信号を計数するカウンタ回路と、上記分周回路で分周された信号もしくはこの信号を計数した値を出力する外部端子を有することを特徴とする請求項１に記載の発振回路。
【請求項４】
上記可変電圧を印加するための外部端子を有することを特徴とする請求項１に記載の発振回路。
【請求項５】
上記第１容量素子は、ＭＯＳ容量であることを特徴とする請求項１に記載の発振回路。
【請求項６】
ＬＣ共振回路と、該ＬＣ共振回路を駆動するＭＯＳトランジスタとを備え、出力ノードに複数の容量素子が接続されこれらの容量素子の反対側の端子には発振周波数帯を選択するために生成された選択電圧が印加され、この選択電圧に応じて発振周波数帯が段階的に変更可能に構成されたＬＣ共振型発振回路であって、
上記ＭＯＳトランジスタの基板電位をソース電位または固定電位に切替え可能な基板電圧切替え手段とを備えていることを特徴とする発振回路。
【請求項７】
上記複数の容量素子は互いに容量値が異なるように形成され、上記基板電圧切替え手段は、最も容量値が大きな容量素子に印加される選択電圧に応じて上記ＭＯＳトランジスタの基板電位を切り替えるように制御されることを特徴とする請求項６に記載の発振回路。
【請求項８】
請求項１に記載の発振回路と、
上記発振回路の発振信号もしくはそれを分周した信号と受信信号とを合成してそれらの周波数差に相当する周波数の信号を生成するミキサとを備えていることを特徴とする通信用半導体集積回路。
【請求項９】
上記発振回路は、ＧＳＭ方式の受信信号と合成される信号の元になる発振信号またはＤＣＳ方式の受信信号と合成される信号の元になる発振信号を生成可能に構成されていることを特徴とする請求項８に記載の通信用半導体集積回路。
【請求項１０】
ＬＣ共振回路と該共振回路にバイアス電流を供給するＭＯＳトランジスタとを備え、出力ノードに複数の容量素子が接続されこれらの容量素子の反対側の端子には発振周波数帯を選択するために生成された選択電圧が印加され、この選択電圧に応じて発振周波数帯が段階的に変更可能に構成され、上記容量素子のうち少なくとも１つは印加電圧に応じて、その容量値が変化する第１容量素子であり、この第１容量素子の出力ノードと反対側の端子には上記選択電圧に替えて可変電圧が供給可能に構成されたＬＣ共振型発振回路と、
該発振回路で生成された発振信号を分周する分周回路と、
上記選択電圧を生成する周波数帯選択回路と、
上記可変電圧を生成する可変電圧発生回路と、
上記選択電圧または可変電圧のいずれかを選択して上記第１容量素子に印加する切替え手段と、
上記分周回路で分周された信号を計数するカウンタ回路と、
上記分周回路で分周された信号もしくは上記カウンタ回路で計数した値に基づいて上記発振回路の発振出力振幅を判定する振幅判定手段と、
上記振幅判定手段の判定結果に応じて上記発振回路の駆動電流を制御する電流制御手段とを備えていることを特徴とする半導体集積回路。
【請求項１１】
上記ＭＯＳトランジスタはＮチャネル形ＭＯＳトランジスタであり、上記固定電位は上記ソース電位より低い電位であることを特徴とする請求項６記載の発振回路。
【請求項１２】
上記ＭＯＳトランジスタはＰチャネル形ＭＯＳトランジスタであり、上記固定電位は上記ソース電位より高い電位であることを特徴とする請求項６記載の発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発振周波数が切替え可能なＶＣＯ（電圧制御発振回路）さらにはオンチップのＶＣＯの特性向上および特性測定の容易化に適用して有効な技術に関し、例えば複数バンドの信号を送受信可能な携帯電話機などの無線通信装置において受信信号を復調したり送信信号を変調したりする高周波用半導体集積回路に搭載されるＶＣＯに利用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話機のような無線通信システムにおいては、受信信号や送信信号と合成される所定の周波数の発振信号を発生するＶＣＯを有するＰＬＬ回路（フェーズ・ロックド・ループ）が用いられている。従来、携帯電話機においては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Ｄｉｇｉｔａｌ　Ｃｅｌｌｕｌａｒ　Ｓｙｓｔｅｍ）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、かかるデュアルバンド方式の携帯電話機においては、ＰＬＬ回路の周波数を切り替えることにより一つのＰＬＬ回路で２つのバンドに対応することができるようにしたものがある。
【０００３】
ところが、近年においては、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Ｐｅｒｓｏｎａｌ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｓｙｓｔｅｍ）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求がある。また、携帯電話機は今後さらに多くのバンドに対応できるものが要求されることが考えられる。
【０００４】
このような複数のバンドに対応できる携帯電話機に使用される送信信号の変調や受信信号の復調を行なう高周波用半導体集積回路（以下、高周波ＩＣと称する）には、部品点数の低減という観点からダイレクトコンバージョン方式が有効である。しかしながら、ダイレクトコンバージョン方式は、複数のバンドに対応することが比較的容易ではあるが、ＶＣＯの発振可能な周波数範囲を広くなる。ここで、一つのＶＣＯで全ての周波数に対応しようとすると、ＶＣＯの制御電圧の感度が高くなり外来ノイズや電源電圧変動に弱くなるという不具合がある。
【０００５】
一方、部品点数の低減には、従来は一般に高周波ＩＣとは別個のモジュールとして構成されることが多いＶＣＯを、高周波ＩＣと同一の半導体チップ上に形成することが有効である。しかしながら、現在の製造技術ではＶＣＯをオンチップとした場合には、発振周波数の絶対値のバラツキが大きくなるので、製造後に発振周波数を補正する機能が不可欠となる。そして、このバラツキの補正を従来の半導体集積回路に用いられている一般的なマスクオプションやボンディングワイヤオプションによるトリミングで行なおうとすると、コストアップが避けられなくなる。
【０００６】
【発明が解決しようとする課題】
ＲＦＶＣＯをオンチップ化した場合、補正回路によっても補正できないような周波数バラツキを有する高周波ＩＣは、選別テストで周波数を測定して除去する必要がある。また、ＶＣＯの出力振幅が所定のレベル以上に達しない高周波ＩＣも選別テストで除去する必要がある。図３に本発明者等が検討したＬＣ共振型ＶＣＯの出力振幅とＣＮ比の関係を示す。図において、横軸はＶＣＯの発振出力振幅、縦軸はＣＮ比の逆数つまり搬送波に対するノイズの比率Ｎ／Ｃである。図３より、ＶＣＯの出力振幅が小さくなるとノイズの相対的な比率が大きくなることが分かる。また、ＬＣ共振型ＶＣＯの出力振幅はＬＣ共振回路での損失に依存し、損失が大きいと発振が停止する。そのため、ＶＣＯの出力振幅の測定が必要となる。
【０００７】
本発明者等は、選別テストで周波数を測定できるようにするため、ＲＦＶＣＯの次段に設けられているＰＬＬ用の分周回路で分周した信号を出力するパッドを設けて周波数をすることを考えた。周波数が低い方が測定が容易であるとともに、ＶＣＯの特性に影響を与えなくて済むためである。ところが、分周した信号の周波数を測定する上記のような測定方法では、ＶＣＯの出力振幅を測定することができないという不具合がある。一方、ＶＣＯの出力を直接測定する端子（パッド）を設けると、それによって寄生容量が増加してＬＣ共振回路の定数がずれてＶＣＯの特性が変化してしまい正確な周波数測定ができないとともに、周波数測定用端子とは別個に振幅測定用の端子を設けるため端子数が増加する。また、振幅測定用の端子で発振周波数も測定しようとすると、周波数が非常に高いため高性能の測定装置が必要になるなどの課題が生じる。
【０００８】
さらに、本発明者等が検討したＧＳＭとＤＣＳの信号を扱えるデュアルバンド方式の携帯電話機やさらにＰＣＳの信号を扱えるトリプルバンド方式の携帯電話機に使用可能な高周波ＩＣのＲＦＶＣＯは、４ＧＨｚのような極めて高い周波数で発振動作する必要があるが、このような高い周波数で発振するＶＣＯにおいては発振周波数を決定するインダクタや可変容量に対して寄生容量が与える影響が大きくなる。より具体的には、４ＧＨｚのような高い周波数で発振するＶＣＯにはインダクタンスの小さなインダクタや容量値の小さな可変容量素子を使用しなくてはならず、寄生容量値が相対的に大きくなり、前記デュアルバンド方式やトリプルバンド方式のように要求可変周波数範囲が広い場合に寄生容量値が大きいと実質的な容量変化率が悪化して所望の可変周波数範囲を達成することができないという課題があることが本発明者らによって明らかにされた。
【０００９】
この発明の目的は、特性に影響を与えることなく発振周波数および出力振幅を検出することができる電圧制御発振回路（ＶＣＯ）およびそれを内蔵した通信用半導体集積回路を提供することにある。
【００１０】
この発明の他の目的は、発振周波数に対して影響を与える寄生容量を減らして高い周波数で発振動作することが可能な電圧制御発振回路（ＶＣＯ）およびそれを内蔵した通信用半導体集積回路を提供することにある。
【００１１】
この発明のさらに他の目的は、複数の周波数帯の信号による通信が可能であり、しかも複数の発振回路を同一の半導体チップ上に形成することができ、これによって部品点数を削減することができる通信用半導体集積回路を提供することにある。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、出力ノードに接続された複数の容量素子を有し、これらの容量素子の反対側の端子には発振周波数帯を選択するために生成された選択電圧が印加され、この選択電圧に応じて発振周波数帯が段階的に変更可能に構成されたＬＣ共振型発振回路において、上記容量素子のうち少なくとも１つは例えばＭＯＳトランジスタと同様な構造から成るＭＯＳ容量のような印加電圧に応じて容量値が変化する可変容量素子で構成し、この可変容量素子の出力ノードと反対側の端子には選択電圧に替えて例えば可変電圧源からの電圧を供給可能に構成したものである。
【００１３】
ＬＣ共振型発振回路においては、ＬＣ共振回路を構成するインダクタ（Ｌ）のバラツキ等によって発振出力振幅がばらつくことがあるが、本発明によれば、ＬＣ共振回路を構成する容量値を変化させながら発振周波数を測定することで出力振幅を推定することができるため、発振回路の１つの出力端子として振幅測定用の端子を設ける必要がなく、これにより特性に影響を与えることなく出力振幅を検出することができる発振回路が得られる。特に、発振回路を半導体チップ上に形成した場合、インダクタの抵抗成分のバラツキが大きくなり発振出力振幅のバラツキも大きくなると予想されるが、発振周波数から出力振幅を推定することができることにより、出力振幅違反の判定が容易になるので、ＬＣ共振型発振回路のオンチップ化に伴うデメリットを減らすことができる。
【００１４】
また、本願の他の発明は、ＬＣ共振回路とこれを共振駆動するＭＯＳトランジスタとを備えたＬＣ共振型発振回路において、上記ＭＯＳトランジスタの基板電位を、ソース電位からそれよりも低い接地電位のような固定電位に切替え可能な基板電圧切替え手段を設けるようにしたものである。
【００１５】
基板電圧切替え手段は、ＭＯＳトランジスタのドレインに寄生する容量を減らすことができるため、発振回路の可変周波数範囲を広げることができる。特に、要求される発振周波数が高いＬＣ共振型発振回路には、インダクタや容量素子としてインダクタンスや容量値の小さなものが使用されるので、寄生容量の値の占める割合が大きくなり通信用の発振回路のように広い可変周波数範囲が要求される用途においては寄生容量により可変範囲が狭められるおそれがあるので、寄生容量を減らせる上記基板電圧切替え手段を適用することは極めて有効である。
【００１６】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１７】
【発明の実施の形態】
次に、本発明の実施例について図面を用いて説明する。
図１は、本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
図１に示されている無線通信システムは、信号電波の送受信用アンテナ１００、送受信切り替え用のスイッチ１１０、受信信号から不要波を除去するＳＡＷフィルタなどからなる高周波フィルタ１２０ａ〜１２０ｃ、送信信号を増幅する高周波電力増幅回路１３０、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００、送信データをＩ，Ｑ信号に変換したり高周波ＩＣ２００を制御したりするベースバンド回路（ＬＳＩ）３００により構成されている。高周波ＩＣ２００は１つの半導体チップ上に半導体集積回路として構成される。
【００１８】
特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの通信方式による信号の変復調が可能に構成されている。また、これに応じて、この無線通信システムには、ＧＳＭ系の周波数帯の受信信号を通過させるフィルタ１２０ａと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ１２０ｂと、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ１２０ｃとが設けられる。ＧＳＭ８５０とＧＳＭ９００は周波数帯が近いので、この実施例では共通のフィルタ１２０ａでろ過される。
【００１９】
高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック系回路などの送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。
【００２０】
受信系回路ＲＸＣは、受信信号を増幅するロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃと、高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φＲＦを分周しかつ互いに９０°位相がずれた直交信号を生成する位相分周回路２１１と、ロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃで増幅された受信信号に分周回路２１１で分周された直交信号を合成することで復調を行なうミキサを含む復調回路２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３などからなる。
【００２１】
高利得増幅部２２０Ａは、交互に直列形態に接続された複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４および利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３と、最終段に接続された利得固定のアンプＡＭＰ１とから構成されており、Ｉ信号を増幅してベースバンド回路３０へ出力する。同様に、高利得増幅部２２０Ｂも、交互に直列形態に接続された複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４および利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３と、最終段に接続された利得固定のアンプＡＭＰ２とから構成されており、Ｑ信号を増幅してベースバンド回路３００へ出力する。
【００２２】
オフセットキャンセル回路２１３は、各利得制御アンプＰＧＡ１１〜ＰＧＡ２３に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡＤ変換回路（ＡＤＣ）と、これらのＡＤ変換回路による変換結果に基づき対応する利得制御アンプＰＧＡ１１〜２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤＡ変換回路（ＤＡＣ）と、これらのＡＤ変換回路（ＡＤＣ）とＤＡ変換回路（ＤＡＣ）を制御してオフセットキャンセル動作を行なわせる制御回路などから構成される。
【００２３】
送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φＩＦを生成する発振回路（ＩＦＶＣＯ）２３０と、該発振回路２３０で生成された発振信号φＩＦを１／４分周して１６０ＭＨｚのような信号を生成する分周回路２３１と、該分周回路２３１で分周された信号をさらに分周しかつ互いに９０°位相がずれた直交信号を生成する位相分周回路２３２と、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかける変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φＴＸを発生する送信用発振回路（ＴＸＶＣＯ）２４０と、送信用発振回路（ＴＸＶＣＯ）２４０から出力される送信信号φＴＸをカプラ等で抽出したフィードバック信号と高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φＲＦを分周した信号φＲＦ’とを合成することでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３６と、該オフセットミキサ２３６の出力と前記加算器２３４で合成された信号ＴＸＩＦとを比較して位相差を検出するアナログ位相比較器２３７ａおよびディジタル位相比較器２３７ｂと、該位相検出回路２３７ａ，２３７ｂの出力に応じた電圧を生成するループフィルタ２３８などから構成されている。
【００２４】
なお、ループフィルタ２３８は、外付け素子として高周波ＩＣ２００の外部端子に接続される抵抗および容量を有する。送信用発振回路（ＴＸＶＣＯ）２４０は、ＧＳＭ８５０とＧＭＳ９００の送信信号を生成する発振回路２４０ａと、ＤＣＳ１８００とＰＣＳ１９００の送信信号を生成する発振回路２４０ｂとからなる。このように発振回路を２つ設けているのは、送信用発振回路は、高周波用発振回路２５０や中間周波数の発振回路２３０に比べて周波数の可変範囲が広く１つの発振回路ですべてカバーできる回路を設計するのは容易でないためである。
【００２５】
アナログ位相比較器２３７ａとディジタル位相比較器２３７ｂが設けられているのは、ＰＬＬ回路の動作開始時における引込み動作を早くするためである。具体的には、送信開始時は先ずディジタル位相比較器２３７ｂで位相比較を行ない、その後アナログ位相比較器２３７ａに切り替えることで、高速で位相ループをロックさせることができるようにされる。
【００２６】
また、高周波ＩＣ２００のチップ上には、チップ全体を制御する制御回路２６０と、前記高周波用発振回路（ＲＦＶＣＯ）２５０と共にＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１と、前記中間周波数の発振回路（ＩＦＶＣＯ）２３０と共にＩＦ用ＰＬＬ回路を構成するＩＦシンセサイザ２６２と、これらのシンセサイザ２６１および２６２の基準信号となるクロック信号φｒｅｆを生成する基準発振回路（ＶＣＸＯ）２６４とが設けられている。シンセサイザ２６１および２６２は、それぞれ位相比較回路とチャージポンプとループフィルタなどで構成される。
【００２７】
なお、基準発振信号φｒｅｆは周波数精度の高いことが要求されるため、基準発振回路２６４には外付けの水晶振動子が接続される。基準発振信号φｒｅｆとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は比較的安価に手に入るからである。
【００２８】
図１において１／２，１／４などの分数が付記されているブロックはそれぞれ分周回路、符号ＢＦＦで示されているのはバッファ回路である。また、ＳＷ１，ＳＷ２，ＳＷ３は、ＧＳＭ方式に従った送受信を行なうＧＳＭモードとＤＣＳまたはＰＣＳ方式に従った送受信を行なうＤＣＳ／ＰＣＳモードとで接続状態が切り替えられて、伝達される信号の分周比を選択するスイッチである。ＳＷ４は送信時にベースバンド回路３００からのＩ，Ｑ信号を変調用ミキサ２３３ａ，２３３ｂに供給すべくオン、オフ制御されるスイッチである。これらのスイッチＳＷ１〜ＳＷ４は制御回路２６０からの信号によって制御される。
【００２９】
制御回路２６０には、コントロールレジスタＣＲＧが設けられ、このレジスタＣＲＧはベースバンド回路３００からの信号に基づいて設定が行なわれる。具体的には、ベースバンド回路３００から高周波用ＩＣ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロードイネーブル信号ＬＥとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタＣＲＧにセットする。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンド回路３００は主にマイクロプロセッサなどから構成される。
【００３０】
コントロールレジスタＣＲＧは、特に制限されるものでないが、高周波用発振回路（ＲＦＶＣＯ）２５０や中間周波数の発振回路（ＩＦＶＣＯ）２３０におけるＶＣＯの周波数測定を開始させる制御ビットや、受信モード、送信モード、アイドルモード、ウォームアップモードなどのモードを指定するビットフィールドなどが設けられる。ここで、アイドルモードは待受け時等ごく一部の回路のみ動作し少なくとも発振回路を含む大部分の回路が停止するスリープ状態となるモード、ウォームアップモードは送信または受信の直前にＰＬＬ回路を起動させるモードである。
【００３１】
この例では、周波数変換を行なう送信用ＰＬＬ回路（ＴＸＰＬＬ）は、位相検出回路２３７ａ，２３７ｂと、ループフィルタ２３８と、送信用発振回路（ＴＸＶＣＯ）２４０ａ，２４０ｂおよびオフセットミキサ２３６とによって構成される。この例のマルチバンド方式の無線通信システムでは、例えばベースバンド回路３００からの指令によって制御回路２６０が、送受信時に高周波用発振回路２５０の発振信号の周波数φＲＦを使用するチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて上記スイッチＳＷ２を切り替えることで、オフセットミキサ２３６に供給される信号の周波数が変更されることによって送信周波数の切り替えが行なわれる。
【００３２】
表１は、この例のクウォッドバンド用の高周波ＩＣにおける中間周波用発振回路（ＩＦＶＣＯ）２３０、送信用発振回路（ＴＸＶＣＯ）２４０および高周波用発振回路（ＲＦＶＣＯ）２５０によって生成される発振信号φＩＦ，φＴＸ，φＲＦの周波数の設定例を示す。
【００３３】
【表１】
2004120728.tif 000003
【００３４】
表１に示されているように、この例では、中間周波用発振回路（ＩＦＶＣＯ）２３０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚに設定され、この６４０ＭＨｚの発振信号が分周回路２３１と位相分周回路２３２で１／８に分周されて８０ＭＨｚの搬送波（ＴＸＩＦ）が生成されて変調が行なわれる。
【００３５】
一方、高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数は、受信モードと送信モードとで異なる値に設定される。高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数ｆＲＦは、送信モードでは、例えばＧＳＭ８５０の場合３６１６〜３７１６ＭＨｚに、ＧＳＭ９００の場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、この発振周波数ｆＲＦが分周回路でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてφＲＦ’としてオフセットミキサ２３６に供給される。
【００３６】
オフセットミキサ２３６は、このφＲＦ’と送信用発振回路（ＴＸＶＣＯ）２４０からの送信用発振信号φＴＸの周波数の差（ｆＲＦ’−ｆＴＸ）に相当する信号を出力し、この差信号の周波数が変調信号ＴＸＩＦの周波数と一致するように送信用ＰＬＬ（ＴＸＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯ２４０は、ＲＦＶＣＯ２５０からの発振信号φＲＦ’の周波数（ｆＲＦ／４）と変調信号ＴＸＩＦの周波数（ｆＴＸ）の差に相当する周波数で発振するように制御される。これが、いわゆるオフセットＰＬＬ方式と呼ばれるシステムにおける送信動作である。
【００３７】
本発明に係るＶＣＯ（例えばＲＦＶＣＯ２５０）は、例えばＬＣ共振回路を用いた差動型発振回路で構成されるとともに、ＬＣ共振回路を構成する容量素子が各々スイッチ素子を介して複数個並列に設けられており、そのスイッチ素子を上記バンド切り替え信号ＶＢ３〜ＶＢ０で選択的にオンさせることにより、接続される容量素子すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。一方、ＲＦＶＣＯ２５０は可変容量素子としてバリキャップダイオードを有しており、上記ＰＬＬ回路のループフィルタからの制御電圧Ｖｃによってこのバリキャップダイオードの容量値が変化され、発振周波数が連続的に変化される。
【００３８】
ＶＣＯがカバーすべき周波数範囲を広くしたい場合、制御電圧Ｖｃによるバリキャップダイオードの容量値の変化のみで行なおうとすると、図３に破線Ａで示すように、Ｖｃ−ｆＲＦ特性が急峻になり、ＶＣＯの感度すなわち周波数変化量と制御電圧変化量との比（Δｆ／ΔＶｃ）が大きくなってノイズに弱くなる。つまり、制御電圧Ｖｃに僅かなノイズがのっただけでＶＣＯの発振周波数ｆＲＦが大きく変化してしまう。
【００３９】
この問題を解決するため、この案のＲＦＶＣＯ２５０は、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切替え信号ＶＢ３〜ＶＢ０で使用する容量素子をｎ段階に切り替えてＣの値を変化させることで、図２に実線で示すように、複数のＶｃ−ｆＲＦ特性線に従った発振制御を行なえるように構成したものである。
【００４０】
図１の高周波ＩＣ２００においては、中間周波数用ＶＣＯ（ＩＦＶＣＯ）２３０と送信用ＶＣＯ（ＴＸＶＣＯ）２４０に関しても、ＲＦＶＣＯ２５０と同様な周波数測定機能と測定結果に基づく周波数特性の補正機能が設けられている。しかも、この高周波ＩＣ２００はＩＦＶＣＯ２３０とＴＸＶＣＯ２４０に関するこれらの機能を共通の回路により時分割方式で実行できるように構成されている。
【００４１】
次に、ＲＦＶＣＯ２５０を具体的に示した本発明の一実施例について、図４を用いて説明する。
この実施例の発振回路はＬＣ共振型発振回路であり、ソースが共通接続されかつ互いにゲートとドレインとが交差結合された一対のＮチャネルＭＯＳトランジスタＱ１，Ｑ２と、該トランジスタＱ１，Ｑ２の共通ソースと接地点ＧＮＤとの間に接続された定電流源Ｉｃと、各トランジスタＱ１，Ｑ２のドレインと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタ（コイル）Ｌ１，Ｌ２と、上記トランジスタＱ１，Ｑ２のドレイン端子間に直列に接続された容量Ｃ１，可変容量素子としてのバラクタ・ダイオードＤｖ１，Ｄｖ２および容量Ｃ２と、容量Ｃ１とバラクタ・ダイオードＤｖ１の接続ノードｎ１と接地点との間に接続され基準ＤＣ電圧のＧＮＤ化用のチョークコイルとしてのインダクタＬ１１と、バラクタ・ダイオードＤｖ２と容量Ｃ２の接続ノードｎ２と接地点との間に接続されたチョーク用インダクタＬ１２と、トランジスタＱ１１，Ｑ１２のドレイン端子間に直列に接続された容量Ｃ１１，Ｃ１２と、容量Ｃ１１，Ｃ１２と並列に接続された容量Ｃ２１，Ｃ２２；Ｃ３１，Ｃ３２；Ｃ４１，Ｃ４２とから構成されている。
【００４２】
そして、この実施例の発振回路においては、バラクタ・ダイオードＤｖ１とＤｖ２の接続ノードｎ０にＰＬＬ回路のループフィルタ１６からの制御電圧Ｖｃが印加されて発振周波数が連続的に変化される一方、容量Ｃ１１，Ｃ１２の接続ノードｎ１１と、容量Ｃ２１，Ｃ２２の接続ノードｎ１２と、容量Ｃ３１，Ｃ３２の接続ノードｎ１３と、容量Ｃ４１，Ｃ４２の接続ノードｎ１４には、適合バンド決定回路１９からのバンド選択信号ＶＢ３〜ＶＢ０が供給され、これによって発振周波数が段階的に変化されるように構成されている。
【００４３】
また、容量Ｃ１１とＣ１２は同一容量値、Ｃ２１とＣ２２、Ｃ３１とＣ３２、Ｃ４１とＣ４２もそれぞれ同一容量値である。ただし、容量Ｃ１１，とＣ２１とＣ３１とＣ４１の容量値はそれぞれ２のｍ乗（ｍは３，２，１，０）の重みを有するように設定されており、ＶＢ３〜ＶＢ０の組合せに応じて容量値が１６段階で変化され、発振回路は図２の１６バンドの周波数特性のいずれかで動作するようにされる。
【００４４】
さらに、この実施例の発振回路においては、容量Ｃ１１，Ｃ１２の接続ノードｎ１１にバンド選択信号ＶＢ３を伝達する経路の途中に切替えスイッチＳＷ１１が設けられており、このスイッチＳＷ１１の切替えによりバンド選択信号ＶＢ３の代わりに可変電圧源ＶＣＡＰからの電圧Ｖｃａｐが供給可能に構成されている。このスイッチＳＷ１１は、例えば図１の回路においては、テストモード時に制御回路２６０から供給される制御信号ＴＥＳＴＯＮによって制御される。この制御信号ＴＥＳＴＯＮを外部から入力するための端子（パッド）を設けるようにしても良い。
【００４５】
また、この実施例の発振回路においては、トランジスタＱ１，Ｑ２の基板すなわちウェル領域とソース端子との間に切替えスイッチＳＷ１２が設けられており、このスイッチＳＷ１２の切替えによりソース電位に替えて接地電位をウェルに印加することができるように構成されている。なお、この切替えスイッチＳＷ１２は、適合バンド決定回路１９から出力されるバンド選択信号ＶＢ３〜ＶＢ０のうち最上位（ＭＳＢ）の信号ＢＶ３によって切替え制御される。
【００４６】
上記切替えスイッチＳＷ１１，ＳＷ１２は、信号のレベル落ちを防止するためＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが並列に接続されてなる伝送ゲートにより構成することができる。その場合、スイッチＳＷ１１，ＳＷ１２を構成するＰチャネルＭＯＳトランジスタの基板電位は電源電圧Ｖｃｃ固定、ＮチャネルＭＯＳトランジスタの基板電位は接地電位ＧＮＤ固定で良い。
【００４７】
この実施例のＬＣ共振型発振回路においては、容量Ｃ１１〜Ｃ４２はＮチャネルＭＯＳトランジスタで構成されている。また、本実施例においては、インダクタＬ１，Ｌ２およびＬ１１，Ｌ１２はオンチップの素子が使用されているが、これは部品点数を減らすためであり、外付け素子を使用することも可能である。インダクタＬ１，Ｌ２の他にインダクタＬ１１，Ｌ１２を設けているのは発振周波数の電源電圧Ｖｃｃ依存性を減らすためであり、Ｌ１１，Ｌ１２，Ｃ１，Ｃ２は省略することも可能である。その場合のバラクタ・ダイオードの接続は反転させる。
【００４８】
図５に、図４のＬＣ共振型発振回路に用いられるＭＯＳ容量Ｃ１１，Ｃ１２の特性を示す。図５において、横軸はＭＯＳ容量Ｃ１１，Ｃ１２の端子間電圧すなわちインダクタＬ１とＬ２との接続ノード（＝出力ノード）の電位がＶｃｃ一定の状態で接続ノードｎ１１に印加される電圧Ｖｃａｐ、縦軸はＭＯＳ容量Ｃ１１，Ｃ１２の容量値、ＶｔｈはＭＯＳトランジスタとしてのしきい値電圧である。図５より、電圧Ｖｃａｐが（Ｖｃｃ−Ｖｔｈ）よりも充分に低いとＭＯＳ容量の容量値は大きく、電圧Ｖｃａｐが（Ｖｃｃ−Ｖｔｈ）よりも充分に高いと容量値は小さくなる。また、（Ｖｃｃ−Ｖｔｈ）の近傍ではＭＯＳ容量の容量値は大きく変化し、この遷移領域を除く部分ではＭＯＳ容量はほぼ一定の値を示す。
【００４９】
このように、ＭＯＳ容量が大きく変化するのは、電圧Ｖｃａｐが（Ｖｃｃ−Ｖｔｈ）よりも高い場合はＭＯＳトランジスタとして見た時オフ状態であるためＭＯＳ容量Ｃ１１，Ｃ１２の容量値はゲート寄生容量Ｃｏｆｆのみであるのに対し、電圧Ｖｃａｐが（Ｖｃｃ−Ｖｔｈ）よりも低い場合はゲート電極下に反転層が形成されるためその容量値は寄生容量ＣｏｆｆにＭＯＳのゲート酸化膜容量Ｃｏｘを加えた大きさ（Ｃｏｆｆ＋Ｃｏｘ）になるためである。なお、バラクタ・ダイオードＤｖ１とＤｖ２は、図５に一点鎖線ＣＶで示すような電圧−容量特性を有する。
【００５０】
従って、図４のＬＣ共振型発振回路においては、出力振幅のレベルいかんでは発振出力Ｖｏｕｔのレベルが変化するのに応じてＭＯＳ容量Ｃ１１，Ｃ１２の容量値が変動することがある。具体的には、発振出力Ｖｏｕｔは、図６に示すようにＶｃｃを中心に振幅±Ｖａでサイン波状に変化するが、このときＭＯＳ容量Ｃ１１，Ｃ１２に印加される電圧Ｖｃａｐが、実線Ｌ１のように（Ｖｃａｐ＋Ｖｔｈ）＞（Ｖｃｃ＋Ｖａ）の条件を満たしている場合には、ＭＯＳ容量Ｃ１１，Ｃ１２の容量値はＣｏｆｆ一定となる。
【００５１】
一方、Ｖｃａｐが破線Ｌ２のように（Ｖｃａｐ＋Ｖｔｈ）＜（Ｖｃｃ−Ｖａ）の条件を満たしている場合にはＭＯＳ容量Ｃ１１，Ｃ１２の容量値は（Ｃｏｆｆ＋Ｃｏｘ）一定となる。これに対し、Ｖｃａｐが鎖線Ｌ３のように（Ｖｃｃ−Ｖａ）＜（Ｖｃａｐ＋Ｖｔｈ）＜（Ｖｃｃ＋Ｖａ）の条件を満たしている場合には、ＭＯＳ容量Ｃ１１，Ｃ１２の容量値は変化し、周期内のＭＯＳトランジスタのオン時間ｔｏｎとオフ時間ｔｏｆｆの割合に応じて（Ｃｏｆｆ＋Ｃｏｘ）とＣｏｆｆを積分した値の和として表わされる。
【００５２】
このように、電圧Ｖｃａｐに応じてＭＯＳ容量Ｃ１１，Ｃ１２の容量値が変動すると、ＬＣ共振型発振回路の発振周波数ｆｖｃｏも変化することとなる。逆に、電圧Ｖｃａｐが一定であっても発振回路の出力振幅Ｖａが変化すれば発振周波数は変化することが分かる。そして、このとき出力振幅Ｖａと発振周波数ｆｖｃｏとの間には相関がある。本実施例においては、この相関を利用して発振周波数ｆｖｃｏを測定することで出力振幅Ｖａを推定するようにしている。なお、周波数測定時には外部端子Ｐ０より入力されバラクタ・ダイオードＤｖ１，Ｄｖ２の接続ノードｎ０に印加される電圧Ｖｃは固定電圧（直流電圧ＶＤＣ）が選択され、スイッチＳＷ１１は制御電圧Ｖｃａｐを選択するように切替えが行なわれるとともに、ノードｎ１２〜ｎ１４には電源電圧Ｖｃｃまたは接地電位ＧＮＤのいずれかが印加される。
【００５３】
図７はＭＯＳ容量の印加電圧Ｖｃａｐと発振周波数ｆｖｃｏとの相関を示す。図７から分かるように、電圧ＶｃａｐがＶ１（＝Ｖｃｃ−Ｖａ−Ｖｔｈ）よりも低い時は発振周波数ｆｖｃｏはある低い一定値ｆ１となり、電圧ＶｃａｐがＶ２（＝Ｖｃｃ＋Ｖａ−Ｖｔｈ）よりも高い時は発振周波数ｆｖｃｏはある高い一定値ｆ２となる。また、電圧ＶｃａｐがＶ１とＶ２との間にある時は発振周波数ｆｖｃｏはほぼリニアに変化する。そして、発振周波数ｆｖｃｏが変化するときの電圧Ｖｃａｐの値Ｖ１とＶ２との差（Ｖ２−Ｖ１）が、そのときの発振出力の振幅２Ｖａにほぼ相当する。
【００５４】
図８は、電圧Ｖｃａｐと発振周波数ｆｖｃｏとの相関に、さらに発振出力の振幅の相関を加えた図面を示す。図８において、Ｖｃａｐとｆｖｃｏの相関線の交点に対応する電圧Ｖ０はＶｃｃ−Ｖｔｈに相当する。選別試験において、高周波ＩＣは発振回路が図７のＶａｃよりも大きな振幅を有するときに合格とされ、Ｖａｃよりも小さな振幅のときには不合格と判定される。このような場合には、例えば電圧ＶｃａｐをＶ３とＶ３よりも小さなＶ４に設定して測定した時の周波数ｆ３，ｆ４を比較して、周波数がｆ３＞ｆ４であれば合格と、またｆ３＝ｆ４であれば不合格と判定することができる。
【００５５】
実際の選別試験においては、図４に示されているように、切替えスイッチＳＷ１１が接続された外部端子Ｐ１に可変電圧源ＶＣＡＰを接続し、制御回路２６０によりテストモードを設定してスイッチＳＷ１１を外部端子Ｐ１側に切り替えて所定の電圧（Ｖ３，Ｖ４）を容量Ｃ１１，Ｃ１２の一方の端子に印加するとともに、ＲＦシンセサイザ２６１に接続されたモニタ端子Ｐ２にテスタ６００を接続してプリスケーラ２１で分周された発振信号を測定またはカウンタ２２で計数された値を読み出す。そして、測定もしくは読み出された発振周波数ｆ３，ｆ４を比較して、合格／不合格を判定することができる。なお、テストモードは、図１に示されているベースバンド回路３００の代わりにテスタ６００から制御回路２６０にシリアルデータ信号ＳＤＡＴＡにより所定のコマンドを送ることによって、制御回路２６０が設定するように構成されている。
【００５６】
次に、スイッチＳＷ１２の切替えによる寄生容量の制御について説明する。
周知のように、ＰＮ接合はそこに印加される電圧の大きさに応じて空乏層の厚みが変化し、空乏層の厚みが変化すると寄生容量の大きさも変化する。具体的には、印加される電圧が大きいほど空乏層が厚くなって寄生容量が小さくなり、逆に印加される電圧が小さいほど空乏層が薄くなって寄生容量が大きくなる。実施例の発振回路は、この現象を利用してトランジスタＱ１，Ｑ２の基板すなわちウェル領域に接続されたスイッチＳＷ１２を、適合バンド決定回路１９から出力されるバンド選択信号ＶＢ３〜ＶＢ０のうち最上位（ＭＳＢ）の信号ＢＶ３によって切替えることで、トランジスタＱ１，Ｑ２の基板にソース電圧または接地電位ＧＮＤを印加させて寄生容量を変化させるように構成されている。
【００５７】
図４の発振回路においては、スイッチＳＷ１２を介してトランジスタＱ１，Ｑ２の基板にソース電圧が印加されている状態では、図９に鎖線Ｅ１で示すようにドレイン領域Ｄと基板（Ｐ−ＷＥＬＬ）との間の空乏層の厚みが小さく寄生容量が大きい状態になる。一方、スイッチＳＷ１２を介してトランジスタＱ１，Ｑ２の基板に接地電位ＧＮＤが印加されると、図９に破線Ｅ２で示すようにドレイン領域Ｄと基板（Ｐ−ＷＥＬＬ）との間の空乏層の厚みが広がって寄生容量が小さい状態になる。
【００５８】
なお、図９において、このＭＯＳトランジスタは半導体基板５００、基板５００の表面に形成されたゲート絶縁膜５０２、ゲート絶縁膜５０２の上に形成されたゲート電極５０２、ゲート電極５０２の両測方に形成されたＮ型拡散層からなるソース領域５０３およびドレイン領域５０４、ＭＯＳトランジスタが形成されるＰウェル領域５０５、ウェル領域５０５にバイアス電圧を与えるためのＰ型拡散層からなる給電領域５０６により構成されている。図９では、給電領域５０６がドレイン領域５０４に隣接して設けられているが、給電領域５０６をソース領域５０３の近傍に設けたり、平面的に眺めたときにドレイン領域５０４を“Ｃ”の形で囲むような形状にしても良い。
【００５９】
上記のような切替え制御により、スイッチＳＷ１２の切り替え前（ソース電圧選択状態）の発振回路の各バンドの周波数特性は図２に実線で示すような特性であるものが、スイッチＳＷ１２の切替えによってトランジスタＱ１，Ｑ２の基板に接地電位ＧＮＤが印加されると、発振回路の各バンドＢａｎｄ０〜Ｂａｎｄ１５のうちバンドＢａｎｄ８〜Ｂａｎｄ１５の周波数特性は２に一点鎖線で示すような特性に変化する。これによって、発振回路全体の周波数可変範囲がトランジスタＱ１，Ｑ２の基板電位をスイッチＳＷ１２により切替えない場合の発振回路に比べて広くなる。
【００６０】
なお、各バンドＢａｎｄ０〜Ｂａｎｄ１５の周波数特性が等間隔になるように容量Ｃ１１〜Ｃ４２の容量値を設定しておいて上記のような基板電位の切替えを行なうと、図２のようにバンドＢａｎｄ７とＢａｎｄ８との間隔のみ広くなる。
それゆえ、トランジスタＱ１，Ｑ２の基板電位の切替えを行なった後の各バンドＢａｎｄ０〜Ｂａｎｄ１５の周波数特性が等間隔になるように予め容量Ｃ１１〜Ｃ４２の容量値を設定しておくようにするのが良い。
【００６１】
図１０は、ＲＦＶＣＯ２５０に関する本発明のその他の実施例を示す。図１０において、図４の実施例と同一の素子には同一の符号を付して重複した説明は省略する。
【００６２】
図１０の発振回路が図４の実施例の発振回路と異なる点は、トランジスタＱ１，Ｑ２の共通ソースと接地点との間に３つの定電流源Ｉｃ１，Ｉｃ２，Ｉｃ３が接続されている点と、これらの定電流源Ｉｃ１，Ｉｃ２，Ｉｃ３のオン、オフを制御するレジスタ２７１とＲＦシンセサイザ２６１から出力される周波数値に基づいて発振回路２５０の発振出力振幅を判定して振幅に応じてレジスタ２７１の設定値を決定する振幅判定回路２７２とが設けられている点と、バラクタ・ダイオードＤｖ１，Ｄｖ２の接続ノードｎ０に印加される電圧として外部端子からの電圧に替えて電源電圧Ｖｃｃまたは接地電位ＧＮＤを印加可能なスイッチＳＷ１３が設けられている点と、テストモード時に切替えスイッチＳＷ１１を介してＭＯＳ容量Ｃ１１，Ｃ１２の接続ノードｎ１１に印加される制御電圧Ｖｃａｐを生成するためのＤＡ変換回路２７３が設けられている点にある。
【００６３】
図１１には、上記ＤＡ変換回路２７３で生成される制御電圧Ｖｃａｐと発振回路の発振周波数ｆｖｃｏとの関係が示されている。図１１から分かるように、制御電圧Ｖｃａｐと発振回路の発振周波数ｆｖｃｏを変化させて周波数検出回路２７２で周波数を検出することによって周波数特性を調べることができる。
【００６４】
また、図１２には、ＬＣ共振型発振回路における定電流源Ｉｃにより流されるバイアス電流と発振回路の出力振幅との関係が示されている。図４の実施例においては発振回路の出力振幅が所定のレベル以下の時は不合格と判定されるが、図１０の実施例においては定電流源Ｉｃ２，Ｉｃ３をオフさせてＩｃ１の電流のみで発振回路を動作させた時の出力振幅が所定のレベル以下であった場合には、定電流源Ｉｃ２，Ｉｃ３をオンさせてバイアス電流を増加させることによって、出力振幅を増大させることができるため、歩留まりを向上させることができる。
【００６５】
なお、定電流源の数は３個に限定されず４個以上であっても良い。また、定電流源Ｉｃ２，Ｉｃ３の電流値はＩｃ１と同一でも良いし、それぞれに２のｍ乗の重みを持たせるようにしても良い。
【００６６】
また、オンさせる定電流源の数を変えて測定を行なって所望の振幅が得られる最小のバイアス電流Ｉｍｉｎを求め、そのバイアス電流Ｉｍｉｎとなるようにレジスタ２７１の設定値を変更することによって発振回路の消費電流を必要最小限に設定することができる。図１の高周波ＩＣにおいてはチップ全体の消費電流に占めるＲＦＶＣＯ２５０の消費電流の割合が比較的大きいので、本実施例のように発振回路の消費電流の最適化を行なうことによってチップ全体としての消費電流を有効に減らすことができるという利点がある。
【００６７】
以上本発明者によってなされた発明を幾つかの実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば図１０の実施例においては、図４に示されているトランジスタＱ１，Ｑ２の基板電位を切り替えて寄生容量を変化させるスイッチＳＷ１２が設けられていないが、図４の実施例と同様にスイッチＳＷ１２を設けてトランジスタＱ１，Ｑ２の基板電位を切り替えるようにしてもよい。
【００６８】
また、図４と図１０に示されるＮチャネルＭＯＳトランジスタＱ１，Ｑ２はＰチャネルＭＯＳトランジスタに変更しても良い。この場合、容量Ｃ１１〜Ｃ４２を構成するＭＯＳトランジスタはＰチャネルＭＯＳＦＥＴに変更され、インダクタＬ１，Ｌ２に接続される電源電圧Ｖｃｃは接地電位ＧＮＤに変更され、電流源ＩＣに接続される接地電位ＧＮＤは電源電圧Ｖｃｃに変更され、また、図４のスイッチＳＷ１２はＰチャネルＭＯＳＦＥＴ　Ｑ１，Ｑ２の各々のバックゲートをソース（例えば電源電圧Ｖｃｃ）かソース電位より高い電位に接続するように作用し、スイッチＳＷ１２の接地点は電源電圧Ｖｃｃに変わる。
【００６９】
さらに、前記実施例においては、ＶＣＯの切替えバンドが１６個の場合について説明したが、バンド数が８個または４個等の場合にも適用することができる。
バンド数が８個の場合、ＶＣＯには３組のＭＯＳ容量（Ｃ１１〜Ｃ４２）が設けられ、バンド数が４個の場合、ＶＯＣには２組のＭＯＳ容量が設けられる。また、前記実施例においては、ＲＦＶＣＯ２５０の周波数および発振振幅を測定する場合を例にとって説明したが、本発明はＴＸＶＣＯ２４０ａ，２４０ｂの周波数と振幅の測定やＩＦＶＣＯ２３０の周波数と振幅の測定にも適用することができる。
【００７０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの通信方式による通信が可能な携帯電話機の無線通信システムに用いられる高周波ＩＣにおけるＲＦＶＣＯに適用した場合について説明したが、本発明はこのようなＲＦＶＣＯに限定されるものでなく、ブルートゥースと呼ばれるローカルエリアのデータ通信方式に従って周波数ホッピングで通信を行なう通信用ＩＣのＶＣＯその他広い可変周波数範囲を持つＶＣＯに対しても適用することができる。
【００７１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
本発明は、ＶＣＯの特性に影響を与えたりすることなく出力振幅および発振周波数を測定することができるとともに、発振周波数に対して影響を与える寄生容量を減らして高い周波数で発振動作することが可能な電圧制御発振回路（ＶＣＯ）およびそれを内蔵した通信用半導体集積回路を実現することができる。
【００７２】
さらに、本発明の通信用半導体集積回路を使用した無線通信システムにおいては、複数の周波数帯の信号による通信が可能であり、しかもＲＦＶＣＯ，ＩＦＶＣＯ，ＴＸＶＣＯを変復調回路などと共に一つの半導体チップ上に形成することができ、これによってシステムを構成する部品点数を低減し装置の小型化を達成することができる。
【００７３】
以上の記述は本発明の実施例に基づきなされたものであるが、本発明はそれに限定されるものでなく、発明の趣旨や請求の範囲から逸脱しない範囲で種々の修正や変更が可能であることがこの分野の技術者により理解されるであろう。
【図面の簡単な説明】
【図１】本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
【図２】ＲＦＶＣＯの周波数可変範囲を連続的に変化させる場合と複数の帯域に分けて変化させる場合における制御電圧Ｖｃと発振周波数ｆＲＦとの関係を示すグラフである。
【図３】ＶＣＯの出力振幅とＣＮ比との関係を示すグラフである。
【図４】本発明に係るＬＣ共振型発振回路の一実施例を示す回路図である。
【図５】実施例のＶＣＯを構成するＭＯＳ容量の電圧−容量値特性を示すグラフである。
【図６】実施例のＶＣＯにおける出力とＭＯＳ容量の制御電圧との関係を示す波形図である。
【図７】実施例のＶＣＯにおけるＭＯＳ容量の制御電圧と発振周波数との関係を示すグラフである。
【図８】実施例のＶＣＯにおけるＭＯＳ容量の制御電圧と発振周波数と出力振幅との関係を示すグラフである。
【図９】実施例のＶＣＯにおける寄生容量を有するＭＯＳトランジスタの構造と空乏層の変化を示す断面説明図である。
【図１０】本発明に係るＬＣ共振型発振回路の第２の実施例を示す回路図である。
【図１１】第２の実施例のＬＣ共振型発振回路におけるＭＯＳ容量の制御電圧と発振周波数との関係を示すグラフである。
【図１２】ＬＣ共振型発振回路におけるバイアス電流と出力振幅との関係を示すグラフである。
【符号の説明】
１４　　位相比較回路
１５　　チャージポンプ
１６　　ループフィルタ
１７　　周波数測定時の直流電圧源
１８，３７　　周波数記憶回路
１９　　適合バンド決定回路
２６０　　制御回路
２２，３２　　モジュロカウンタ
１００　送受信用アンテナ
１１０　送受信切替え用のスイッチ
１２０ａ〜１２０ｃ　高周波フィルタ
１３０　高周波電力増幅回路
２００　高周波ＩＣ
２１２　復調用ミキサ
２３３　変調用ミキサ
２２０　電力増幅部
２３０　中間周波数発振回路（ＩＦＶＣＯ）
２３８　送信用ＰＬＬのループフィルタ
２４０　送信用発振回路（ＴＸＶＣＯ）
２５０　高周波発振回路（受信用ＶＣＯ，ＲＦＶＣＯ）
２６１　ＲＦＰＬＬ用シンセサイザ回路
２６２　ＩＦＰＬＬ用シンセサイザ回路
２６４　基準発振回路
３００　ベースバンド回路
【図１】
2004120728.tif 000004
【図２】
2004120728.tif 000005
【図３】
2004120728.tif 000006
【図４】
2004120728.tif 000007
【図５】
2004120728.tif 000008
【図６】
2004120728.tif 000009
【図７】
2004120728.tif 000010
【図８】
2004120728.tif 000011
【図９】
2004120728.tif 000012
【図１０】
2004120728.tif 000013
【図１１】
2004120728.tif 000014
【図１２】
2004120728.tif 000015