【手続補正書】
【提出日】平成26年3月18日(2014.3.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
本質的に半導体材料又は無機誘電材料のうちの少なくとも１つから構成される第１の素子と、
超小型電子素子であって、前記第１の素子の表面が該超小型電子素子の主面に面するように前記第１の素子に取り付けられ、前記主面において露出する複数の導電性パッドを有し、内部に能動半導体デバイスを有する、超小型電子素子と、
前記第１の素子の露出面から前記超小型電子素子に面する前記第１の素子の表面に向かって延在する第１の開口部、及び該第１の開口部から前記導電性パッドのうちの第１の導電性パッドまで延在する第２の開口部であって、該第１の開口部及び該第２の開口部が交わる場所で、該第１の開口部及び該第２の開口部の内面が、前記超小型電子素子の主面に対して異なる角度で延在する、第１の開口部及び第２の開口部と、
前記第１の開口部及び前記第２の開口部内に延在し、かつ前記少なくとも１つの導電性パッドと接触する導電性素子と、
を備え、
前記導電性素子は、円柱形状又は円錐台形状のうちの少なくとも一方を有し、
前記導電性素子の第１の部分は、前記第１の素子の前記露出面に隣接する第１の幅から前記第２の開口部内の第１の位置における第２の幅まで一様に先細りになり、前記導電性素子の第２の部分は、前記超小型電子素子の主面に隣接する第３の幅から前記第１の位置における第４の幅まで一様に先細りになっている、超小型電子アセンブリ。
【請求項２】
前記第２開口部は、前記第１の開口部から前記導電性パッドのうちの前記第１の導電性パッドを通って延在する、請求項１に記載の超小型電子アセンブリ。
【請求項３】
前記第１の素子は、内部に能動半導体デバイスを有していないキャリアであり、
前記第１の素子は、インダクタ、抵抗器、又はコンデンサからなる群から選択された少なくとも１つを含む少なくとも１つの受動回路素子を内部に更に備える、請求項１または２に記載の超小型電子アセンブリ。
【請求項４】
前記第１の素子は第１の厚さを有し、前記超小型電子素子は、前記第１の厚さ以下の第２の厚さを有している、請求項１又は２に記載の超小型電子アセンブリ。
【請求項５】
前記超小型電子素子の主面はその前面であり、前記超小型電子素子は、前記前面とは反対側の背面と、該背面から延在しかつ前記導電性パッドのうちの少なくとも１つの導電性パッドの少なくとも一部分を露出させる開口部と、を有し、第２の導電性素子は、前記超小型電子素子の開口部内に延在し、かつ前記導電性パッドに電気的に接続されている、請求項１又は２に記載の超小型電子アセンブリ。
【請求項６】
前記超小型電子素子は、複数の前記開口部を有し、前記超小型電子アセンブリは、前記超小型電子素子の前記開口部内に延在しかつ前記導電性パッドに電気的に接続される複数の前記第２の導電性素子を備える、請求項５に記載の超小型電子アセンブリ。
【請求項７】
前記第２の導電性素子は、前記導電性パッドのうちの対応する導電性パッドに電気的に接続される、請求項６に記載の超小型電子アセンブリ。
【請求項８】
前記導電性素子は、前記第１の開口部及び前記第２の開口部のうちの少なくとも一方の内面の輪郭とは無関係に決定される形状を有している、請求項１又は２に記載の超小型電子アセンブリ。
【請求項９】
前記導電性素子は、前記第１の開口部及び前記第２の開口部のうちの少なくとも一方の内面の輪郭に沿う、請求項１又は２に記載の超小型電子アセンブリ。
【請求項１０】
前記第２の開口部内の前記導電性素子の一部分は、該第２の開口部の内面の輪郭に沿う、請求項１又は２に記載の超小型電子アセンブリ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９２
【補正方法】変更
【補正の内容】
【００９２】
上記説明は、特定の用途に対する例示的な実施形態を参照するが、請求項に記載の発明はそれに限定されないことが理解されるべきである。当業者及び本明細書に提供する教示を利用できる者は、添付の特許請求の範囲内で更なる変形形態、応用形態及び実施形態を理解するであろう。
なお、出願当初の特許請求の範囲は以下の通りである。
（請求項１）
本質的に半導体材料又は無機誘電材料のうちの少なくとも１つから構成される第１の素子と、
超小型電子素子であって、前記第１の素子の表面が該超小型電子素子の主面に面するように前記第１の素子に取り付けられ、前記主面において露出する複数の導電性パッドを有し、内部に能動半導体デバイスを有する、超小型電子素子と、
前記第１の素子の露出面から前記超小型電子素子に面する前記第１の素子の表面に向かって延在する第１の開口部、及び該第１の開口部から前記導電性パッドのうちの第１の導電性パッドまで延在する第２の開口部であって、該第１の開口部及び該第２の開口部が交わる場所で、該第１の開口部及び該第２の開口部の内面が、前記超小型電子素子の主面に対して異なる角度で延在する、第１の開口部及び第２の開口部と、
前記第１の開口部及び前記第２の開口部内に延在し、かつ前記少なくとも１つの導電性パッドと接触する導電性素子と、
を具備する、超小型電子アセンブリ。
（請求項２）
本質的に半導体材料又は無機誘電材料のうちの少なくとも１つから構成される第１の素子と、
超小型電子素子であって、前記第１の素子の表面が該超小型電子素子の主面に面するように前記第１の素子に取り付けられ、前記主面において露出する複数の導電性パッドを有し、内部に能動半導体デバイスを有する、超小型電子素子と、
前記第１の素子の露出面から前記超小型電子素子に面する前記第１の素子の表面に向かって延在する第１の開口部、及び該第１の開口部から前記導電性パッドのうちの第１の導電性パッドを貫通して延在する第２の開口部であって、該第１の開口部及び該第２の開口部が交わる場所で、該第１の開口部及び該第２の開口部の内面が、前記超小型電子素子の主面に対して異なる角度で延在する、第１の開口部及び第２の開口部と、
前記第１の開口部及び前記第２の開口部内に延在し、かつ前記少なくとも１つの導電性パッドと接触する導電性素子と、
を具備する超小型電子アセンブリ。
（請求項３）
前記導電性素子は、前記第１の開口部及び前記第２の開口部のうちの少なくとも一方の内面の輪郭に沿う、請求項１又は２に記載の超小型電子アセンブリ。
（請求項４）
前記導電性素子は、前記第１の開口部及び前記第２の開口部のうちの少なくとも一方の内面の輪郭とは無関係に決定される形状を有している、請求項１又は２に記載の超小型電子アセンブリ。
（請求項５）
前記導電性素子は、円柱形状又は円錐台形状のうちの少なくとも一方を有している、請求項１又は２に記載の超小型電子アセンブリ。
（請求項６）
前記第１の素子は、内部に能動半導体デバイスを有していないキャリアである、請求項１又は２に記載の超小型電子アセンブリ。
（請求項７）
前記第１の素子は、内部に少なくとも１つの受動回路素子を更に備えている、請求項５に記載の超小型電子アセンブリ。
（請求項８）
前記少なくとも１つの受動回路素子は、インダクタ、抵抗器、又はコンデンサからなる群から選択された少なくとも１つを含む、請求項７に記載の超小型電子アセンブリ。
（請求項９）
前記キャリアは、前記超小型電子素子を機械的に支持する、請求項６に記載の超小型電子アセンブリ。
（請求項１０）
前記第１の素子は第１の厚さを有し、前記超小型電子素子は、前記第１の厚さ以下の第２の厚さを有している、請求項１又は２に記載の超小型電子アセンブリ。
（請求項１１）
前記超小型電子素子の主面はその前面であり、前記超小型電子素子は、前記前面とは反対側の背面と、該背面から延在しかつ前記導電性パッドのうちの少なくとも１つの少なくとも一部分を露出させる開口部と、を有し、第２の導電性素子は、前記超小型電子素子の開口部内に延在し、かつ前記導電性パッドに電気的に接続されている、請求項１又は２に記載の超小型電子アセンブリ。
（請求項１２）
前記超小型電子素子は、複数の前記開口部を有し、前記超小型電子アセンブリは、前記第２の開口部内に延在しかつ前記導電性パッドに電気的に接続される複数の第２の導電性素子を備える、請求項１１に記載の超小型電子アセンブリ。
（請求項１３）
前記第２の導電性素子は、前記導電性パッドのうちの対応する導電性パッドに電気的に接続されている、請求項１２に記載の超小型電子アセンブリ。
（請求項１４）
本質的に半導体材料又は無機誘電材料のうちの少なくとも１つから構成される第１の素子と、
超小型電子素子であって、前記第１の素子の表面が該超小型電子素子の主面に面するように前記第１の素子に取り付けられ、前記主面において露出する上面と、該上面とは反対側の下面と、を有する複数の導電性パッドを有し、内部に能動半導体デバイスを有する超小型電子素子と、
前記第１の素子の第１の開口部内に延在し、かつ前記導電性パッドのうちの少なくとも１つにおける前記上面と接触する第１の導電性素子と、
前記超小型電子素子の第２の開口部を通して延在し、かつ前記少なくとも１つの導電性パッドと接触する第２の導電性素子と、
を具備し、
前記第１の導電性素子及び前記第２の導電性素子は、前記超小型電子アセンブリの外部の少なくとも１つのコンポーネントとの導電性相互接続のために、前記超小型電子アセンブリの反対側の面において露出している、超小型電子アセンブリ。
（請求項１５）
前記第１の開口部及び前記第２の開口部の内面は、前記少なくとも１つの導電性パッドのそれぞれ前記上面及び前記下面から離れる方向に、異なる第１の角度及び第２の角度で延在している、請求項１４に記載の超小型電子アセンブリ。
（請求項１６）
前記超小型電子素子は複数の前記第２の開口部を有し、前記超小型電子アセンブリは、前記第２の開口部内に延在しかつ前記導電性パッドに電気的に接続される複数の前記第２の導電性素子を備え、該第２の導電性素子は、前記第１の開口部内に延在する対応する第１の導電性素子に電気的に接続されている、請求項１４に記載の超小型電子アセンブリ。
（請求項１７）
前記第１の素子は、内部に少なくとも１つの受動回路素子を更に備えている、請求項１４に記載の超小型電子アセンブリ。
（請求項１８）
前記第１の素子の開口部は、前記第１の素子の背面から前面に向かって延在する第３の開口部を含み、該第３の開口部から延在しかつ前記導電性パッドのうちの少なくとも１つにおける前記上面の少なくとも一部分を露出させる第４の開口部を更に含み、前記第１の導電性素子は、前記少なくとも１つの導電性パッドの上面と接触するように、少なくとも前記第３の開口部内にかつ前記第４の開口部を通して延在している、請求項１４に記載の超小型電子アセンブリ。
（請求項１９）
前記導電性素子は、前記第１の開口部及び前記第２の開口部のうちの少なくとも一方の内面の輪郭とは無関係に決定される形状を有している、請求項１又は２に記載の超小型電子アセンブリ。
（請求項２０）
前記導電性素子は、円柱形状又は円錐台形状のうちの少なくとも一方を有している、請求項１又は２に記載の超小型電子アセンブリ。
（請求項２１）
前記導電性素子は、前記第１の素子の露出面に隣接する第１の幅から、前記超小型電子素子の導電性パッドに隣接する第２の幅まで一様に先細りになっている、請求項２０に記載の超小型電子アセンブリ。
（請求項２２）
前記導電性素子は、前記第１の開口部及び前記第２の開口部のうちの少なくとも一方の内面の輪郭に沿う、請求項１又は２に記載の超小型電子アセンブリ。
（請求項２３）
前記第２の開口部内の前記導電性素子の一部分は、該第２の開口部の内面の輪郭に沿う、請求項１又は２に記載の超小型電子アセンブリ。
（請求項２４）
前記第１の開口部及び前記第２の開口部内に延在する前記導電性素子の一部分は、円柱形状又は円錐台形状のうちの少なくとも一方を有している、請求項２３に記載の超小型電子アセンブリ。
（請求項２５）
前記導電性素子の第１の部分は、前記第１の素子の前記露出面に隣接する第１の幅から前記第２の開口部内の第１の位置における第２の幅まで一様に先細りになり、前記導電性素子の第２の部分は、前記超小型電子素子の背面に隣接する第３の幅から前記第１の位置における第４の幅まで一様に先細りになっている、請求項２０に記載の超小型電子アセンブリ。
（請求項２６）
前記超小型電子素子の前記第２の開口部は、前記超小型電子素子の背面から前記導電性パッドを貫通して延在し、前記第２の導電性素子は、前記導電性パッドを貫通して延在し、かつ前記第１の開口部内の位置において前記第１の導電性素子に電気的に結合されている、請求項１４に記載の超小型電子アセンブリ。
（請求項２７）
前記第１の導電性素子は、前記超小型電子素子の前記第２の開口部の輪郭に沿う、請求項２６に記載の超小型電子アセンブリ。
（請求項２８）
前記第１の導電性素子は、前記超小型電子素子の前記第２の開口部の輪郭とは無関係な輪郭を有している、請求項２６に記載の超小型電子アセンブリ。
（請求項２９）
請求項１、２、又は１４に記載の構造体と、該構造体に電気的に接続された１つ又は複数の他の電子コンポーネントと、を具備するシステム。
（請求項３０）
ハウジングを更に具備し、前記構造体及び前記他の電子コンポーネントは前記ハウジングに実装されている、請求項２９に記載のシステム。
（請求項３１）
超小型電子アセンブリを形成する方法であって、
（ａ）本質的に半導体材料又は無機誘電材料のうちの少なくとも１つから構成される第１の素子に、超小型電子素子を、前記第１の素子の第１の表面が該超小型電子素子の主面に面するように取り付けるステップであって、前記超小型電子素子は、前記主面において露出する上面を有する少なくとも１つの導電性パッドを有し、前記超小型電子素子は、前記主面に隣接して能動半導体デバイスを有している、ステップと、
（ｂ）次いで、前記第１の素子を貫通して延在しかつ前記少なくとも１つの導電性パッドの前記上面に接触する第１の導電性素子を形成するステップと、
（ｃ）ステップ（ｂ）の前に又は後に、前記超小型電子素子を貫通して延在する第２の導電性素子を形成するステップであって、該第２の導電性素子は、前記主面において前記第１の導電性パッド又は第２の導電性パッドのうちの少なくとも一方と接触する、ステップと、
を含む、方法。
（請求項３２）
前記第１の導電性素子及び前記第２の導電性素子は、前記超小型電子アセンブリの反対側の面において露出する、請求項３１に記載の方法。
（請求項３３）
前記超小型電子素子は、ダイシングレーンにおいて合わせて取り付けられる複数のチップを含み、前記方法は、前記超小型電子アセンブリを、前記ダイシングレーンに沿って、各々が前記複数のチップのうちの少なくとも１つを含む個々のユニットに切断するステップを更に含む、請求項３１に記載の方法。
（請求項３４）
前記第１の素子は、内部に能動半導体デバイスを有していないキャリアである、請求項３３に記載の方法。
（請求項３５）
前記第１の素子は、内部に少なくとも１つの受動デバイスを更に備える、請求項３４に記載の方法。
（請求項３６）
前記キャリアは、前記超小型電子素子を機械的に支持する、請求項３４に記載の方法。
（請求項３７）
前記第１の導電性素子を形成するステップは、前記取り付けるステップの後に前記第１の素子の厚さを貫通して延在する開口部を形成するステップと、次いで、少なくとも前記第１の素子の前記開口部内に金属層を堆積させるステップであって、前記金属層は前記開口部内に露出する前記少なくとも１つの導電性パッドの前記上面に接触する、ステップと、を含む、請求項３２に記載の方法。
（請求項３８）
前記第２の導電性素子を形成するステップは、少なくとも前記第２の開口部内に第２の金属層を堆積させるステップであって、該第２の金属層は、前記超小型電子素子の前記開口部内に露出する前記少なくとも１つの導電性パッドの下面と接触する、ステップ、を含む、請求項３１に記載の方法。
（請求項３９）
超小型電子アセンブリを形成する方法であって、
（ａ）本質的に半導体材料又は無機誘電材料のうちの少なくとも１つから構成される第１の素子に、超小型電子素子を、前記第１の素子の第１の表面が該超小型電子素子の主面に面するように取り付けるステップであって、前記超小型電子素子は、前記主面において露出する上面を有する複数の導電性パッドを有し、前記超小型電子素子は、前記主面に隣接して能動半導体デバイスを有している、ステップと、
（ｂ）次いで、前記第１の素子を貫通して延在しかつ少なくとも１つの導電性パッドの前記上面に接触する第１の導電性素子を形成するステップと、
（ｃ）ステップ（ｂ）の前に又は後に、前記超小型電子素子をその背面から薄化すること、又は前記超小型電子素子に前記背面から延在する開口部を形成することのうちの少なくとも一方を行うステップであって、それにより、前記超小型電子素子内の第２の導電性素子が前記背面において露出するようにする、ステップと、
を含む、方法。
（請求項４０）
ステップ（ｃ）は、前記超小型電子素子を薄化するステップを含む、請求項３９に記載の方法。
（請求項４１）
ステップ（ｃ）は、前記超小型電子素子の背面から延在しかつ前記第２の導電性素子を露出させる開口部を形成するステップを含む、請求項３９に記載の方法。
（請求項４２）
ステップ（ｃ）は、前記薄化を行った後に、前記超小型電子素子の前記薄化した背面から延在しかつ前記第２の導電性素子を露出させる開口部を形成するステップを更に含む、請求項４０に記載の方法。
（請求項４３）
前記第１の開口部を形成するステップは、前記第１の素子に、該第１の素子の第１の表面から前記主面に向かって延在する初期開口部を形成するステップと、次いで、前記第１の素子に、前記初期開口部から延在しかつ前記少なくとも１つの導電性パッドを少なくとも部分的に露出させる更なる開口部を形成するステップと、を含み、前記初期開口部及び前記更なる開口部は、角度をなして交差する内面を有する、請求項３１又は３９に記載の方法。
（請求項４４）
前記超小型電子素子は第１の超小型電子素子であり、前記方法は、第２の超小型電子素子の主面を前記第１の超小型電子素子の背面に取り付けるステップと、次いで、前記第２の超小型電子素子を貫通して延在し、かつ前記第２の導電性素子を少なくとも部分的に露出させる第３の開口部を形成するステップと、少なくとも前記第３の開口部内にかつ前記第２の導電性素子と接触する第３の導電性素子を形成するステップと、を更に含む、請求項３１に記載の方法。
（請求項４５）
前記第１の導電性素子及び前記第３の導電性素子は、前記超小型電子アセンブリの反対側の面において露出する、請求項４４に記載の方法。
（請求項４６）
超小型電子アセンブリを形成する方法であって、
第１の素子の第１の表面から少なくとも部分的に該第１の素子を貫通して該第１の表面から離れる第２の表面に向かって延在する少なくとも第１の開口部内に、前記第１の表面において露出した部分を有する第１の導電性素子を形成するステップと、
次いで、前記第１の素子に、内部に能動半導体デバイスを有する超小型電子素子を、前記第１の素子の前記第１の表面が前記超小型電子素子の主面に面するように、かつ前記第１の導電性素子が前記超小型電子素子の前記主面において露出する第２の導電性素子の上に少なくとも部分的に重なるように、取り付けるステップと、
前記超小型電子素子の開口部を通して、及び前記少なくとも１つの第２の導電性素子を貫通して延在し、かつ前記第１の導電性素子と接触する、第３の導電性素子を形成するステップと、
前記取り付けるステップの後に、前記第１の素子の前記第２の表面において露出するコンタクトを設けるように更に処理するステップであって、前記コンタクトは前記第３の導電性素子と電気的に接続される、ステップと、
を含む、方法。
（請求項４７）
前記第１の導電性素子は、前記第１の素子を部分的にのみ通して延在するように形成され、前記コンタクトを形成するステップは、前記第１の素子をその露出面から、前記第１の導電性素子の一部分が前記露出面において露出するまで薄化するステップを含み、前記コンタクトは、前記第１の素子の前記開口部と位置合せされる、請求項４６に記載の方法。
（請求項４８）
前記コンタクトを設けるステップは、前記第１の導電性素子の一部分が所望の距離、前記露出面の上方に突出し、かつ前記超小型電子アセンブリの外部のコンポーネントとの電気的相互接続のためのポストとして露出するまで、前記第１の素子の材料を前記露出面から除去するステップを含む、請求項４７に記載の方法。
（請求項４９）
前記第１の素子に、前記第２の表面から該第１の素子の前記開口部まで延在する少なくとも１つの更なる開口部を形成するステップを更に含み、前記コンタクトを形成するステップは、前記更なる開口部を通して延在するビアを形成するステップを含み、該ビアは、前記第１の導電性素子と電気的に接続される、請求項４７に記載の方法。
（請求項５０）
前記第１の導電性素子の一部分は、前記第１の素子の前記主面に沿って延在し、少なくとも１つの導電性パッドは前記一部分の上に重なり、前記第２の導電性素子は前記一部分に接合される、請求項４６に記載の方法。
（請求項５１）
前記第１の導電性素子を形成するステップは、少なくとも前記第１の素子の前記開口部内に第３の導電性素子を同時に形成するステップを含み、前記第２の導電性素子を形成するステップは、前記超小型電子素子の前記開口部を通して、及び前記導電性パッドのうちの第２の導電性パッドを貫通して延在する第４の導電性素子を形成するステップを含み、該第４の導電性素子は前記第３の導電性素子に接触する、請求項４７に記載の方法。
（請求項５２）
超小型電子アセンブリを形成する方法であって、
（ａ）（ｉ）少なくとも、第１の表面から第１の素子を少なくとも部分的に通して、前記第１の表面から離れる第２の表面に向かって延在する開口部内に、前面において露出する一部分を有する第１の導電性素子を形成し、（ｉｉ）前記第１の素子の表面に沿って延在し、前記第１の導電性素子から離れる方向に延在する金属再配線層（ＲＤＬ）を形成するステップと、
（ｂ）次いで、前記第１の素子に、内部に能動半導体デバイスを有する超小型電子素子を、前記第１の素子の前記第１の表面が前記超小型電子素子の主面に面し、かつ前記金属再配線層（ＲＤＬ）が、前記超小型電子素子の前記主面において露出する複数の導電性パッドのうちの少なくとも１つの導電性パッドと並置されるように、取り付けるステップと、
（ｃ）次いで、前記超小型電子素子の開口部を通して、及び前記少なくとも１つの導電性パッドを貫通して延在し、かつ前記金属再配線層（ＲＤＬ）と接触する第２の導電性素子を形成するステップと、
（ｄ）前記取り付けるステップの後に、前記第１の素子の前記第２の表面において露出するコンタクトを形成するステップであって、該コンタクトは前記第１の導電性素子と電気的に接続される、ステップと、
を含む、方法。