(57)【要約】【課題】小型化が可能で、部品配置や内層パターンの制約が少ない電圧制御発振器、複合モジュールおよび通信装置を提供する。【解決手段】共振回路２は、チョークコイルＬ１と、可変容量ダイオードＤ１と、結合コンデンサＣ９，Ｃ１０と、共振用コンデンサＣ１１と、共振器ＳＬ２と、バイパスコンデンサＣ１２とで構成されている。増幅回路３は、緩衝増幅用トランジスタＴｒ１と、発振用トランジスタＴｒ２と、バイアス抵抗Ｒ１〜Ｒ４と、コンデンサＣ４〜Ｃ７と、バイパスコンデンサＣ１，Ｃ３と、結合コンデンサＣ２と、チョークコイルＳＬ１と、共振用コンデンサＣ８と、インダクタンス素子である共振用インダクタＳＬ３とで構成されている。発振用トランジスタＴｒ２のベースとグランドとの間に電気的に接続されるバイアス抵抗Ｒ３が、一端がグランドに電気的に接続された共振用インダクタＳＬ３を介して接地している。【選択図】  図１
2004236112.tif 000002
【特許請求の範囲】
【請求項１】
増幅回路と共振回路を備えた電圧制御発振器において、
前記増幅回路のトランジスタのベースとグランドとの間に電気的に接続された抵抗が、前記増幅回路に含まれかつ一端がグランドに電気的に接続されたインダクタンス素子を介してグランドに接続されていることを特徴とする電圧制御発振器。
【請求項２】
複数の絶縁層と複数の電極を積層して構成した回路基板上に、複数の電子部品を搭載した電圧制御発振器において、
増幅回路と共振回路を備え、前記増幅回路のトランジスタと、該トランジスタのベースとグランドとの間に電気的に接続された抵抗とが前記回路基板上に搭載され、前記抵抗が、前記増幅回路に含まれかつ一端がグランドに電気的に接続されたインダクタンス素子を介してグランドに接続されていることを特徴とする電圧制御発振器。
【請求項３】
前記インダクタンス素子がマイクロストリップラインおよびストリップラインのいずれか一つであることを特徴とする請求項１または請求項２に記載の電圧制御発振器。
【請求項４】
前記インダクタンス素子がチップコイルであることを特徴とする請求項１または請求項２に記載の電圧制御発振器。
【請求項５】
第１の回路ブロックと第２の回路ブロックを設けた回路基板を備え、前記第１の回路ブロックが請求項１〜請求項４のいずれかに記載の電圧制御発振器であることを特徴とする複合モジュール。
【請求項６】
請求項１〜請求項４のいずれかに記載の電圧制御発振器、および、請求項５に記載の複合モジュールの少なくともいずれか一つを備えたことを特徴とする通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧制御発振器、複合モジュールおよび通信装置に関する。
【０００２】
【従来の技術】
従来の電圧制御発振器として、図６に示す回路構成を有するものが知られている。この電圧制御発振器１は、共振回路２と増幅回路３にて構成されている。共振回路２は、コントロール端子４に印加される制御電圧Ｖｃによって共振周波数が変化する。増幅回路３は、共振回路２の共振周波数で信号を発振させるとともに、この信号を増幅させる。
【０００３】
このような電圧制御発振器１の各回路２，３は、たとえば、回路パターンやグランド電極が印刷されているセラミックシートを複数枚積層して同時焼成して得られる回路基板１０（図７および図８参照）上およびその内部に、後述する複数の電子部品を搭載することにより形成されている。なお、図７および図８において、符号４はコントロール端子、符号５は駆動用電源端子、符号６は出力端子、符号７〜９は層間接続用端子、符号Ｇはグランド端子である。また、符号１２ａ〜１２ｅは配線パターン、符号１１ａ，１１ｂはそれぞれビアホールおよびスルーホールである。回路基板１０の上面には、他にも配線パターンやビアホールやスルーホールが設けられているが、それらの配線パターンやビアホールやスルーホールは省略されている。
【０００４】
共振回路２は、チョークコイルＬ１と、可変容量ダイオードＤ１と、結合コンデンサＣ９，Ｃ１０と、共振用コンデンサＣ１１と、インダクタンス素子である共振器（ストリップラインまたはマイクロストリップライン）ＳＬ２と、バイパスコンデンサＣ１２とで構成されている。
【０００５】
増幅回路３は、緩衝増幅用トランジスタＴｒ１と、発振用トランジスタＴｒ２と、バイアス抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４と、コルピッツコンデンサＣ４，Ｃ５，Ｃ６，Ｃ７と、バイパスコンデンサＣ１，Ｃ３と、結合コンデンサＣ２と、チョークコイル（ストリップラインまたはマイクロストリップライン）ＳＬ１と、共振用コンデンサＣ８と、インダクタンス素子である共振用インダクタ（ストリップラインまたはマイクロストリップライン）ＳＬ３とで構成されている。
【０００６】
なお、本発明とは回路上異なるが、特許文献１に記載の電圧制御発振器も知られている。この電圧制御発振器は、トランジスタのエミッタをバイアス抵抗およびコンデンサを介してグランドに接続するとともに、バイアス抵抗とコンデンサの中間接続点を共振器に接続してトランジスタのエミッタを共振器を介してグランドに接続している。
【０００７】
【特許文献１】
特開平１１−７４７２７号公報
【０００８】
【発明が解決しようとする課題】
ところで、図６に示した増幅回路３のトランジスタＴｒ２のベースとグランドとの間に電気的に接続されているバイアス抵抗Ｒ３のグランド側の一端は、直接にグランドに接続されている。グランドとバイアス抵抗Ｒ３を接続する方法として、図７に示すように、グランド端子Ｇとバイアス抵抗Ｒ３を電気的に接続するための配線パターン１２ａを回路基板１０上に配設する方法がある。
【０００９】
しかし、この方法は配線パターン１２ａが配設されている領域Ｓ１にチップ部品を搭載することができず、小型化に不適であった。さらに、マイクロストリップラインを形成するスペースが削減されるため、共振器ＳＬ２を損失の小さいマイクロストリップラインで構成することが困難であるという問題もあった。
【００１０】
また、図８に示すように、バイアス抵抗Ｒ３と回路基板１０の裏面に形成されたグランド電極（図示せず）とを電気的に接続するためのスルーホール１１ｂを回路基板１０内に配設する方法もある。この方法は、回路基板１０上に配線パターン１２ａを配設する必要がないため、領域Ｓ１にバイアス抵抗Ｒ１などを搭載できる。
【００１１】
しかし、この方法も、図９に示すように、回路基板１０に内蔵された共振器（ストリップラインまたはマイクロストリップライン）ＳＬ２の配設領域がスルーホール１１ｂによって制約を受け、領域Ｓ２が無駄スペースとなり、小型化に不適であった。特に、ストリップラインで構成された共振器ＳＬ２は、回路基板１０の表層と内層のストリップラインを電気的に接続するためのビアホール１１ａを形成する必要があるため、さらに部品配置や内層パターンの制約が生じる。
【００１２】
そこで、本発明の目的は、小型化が可能で、部品配置や内層パターンの制約が少ない電圧制御発振器、複合モジュールおよび通信装置を提供することにある。
【００１３】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る電圧制御発振器は、増幅回路のトランジスタのベースとグランドとの間に電気的に接続された抵抗が、増幅回路に含まれかつ一端がグランドに電気的に接続されたインダクタンス素子を介してグランドに接続されている。
【００１４】
より具体的には、複数の絶縁層と複数の電極を積層して構成した回路基板上に、複数の電子部品を搭載した電圧制御発振器であって、増幅回路と共振回路を備え、増幅回路のトランジスタと、該トランジスタのベースとグランドとの間に電気的に接続された抵抗とが回路基板上に搭載され、抵抗が、増幅回路に含まれかつ一端がグランドに電気的に接続されたインダクタンス素子を介してグランドに接続されている。インダクタンス素子としては、例えばマイクロストリップラインやストリップライン、あるいは、チップコイルが用いられる。
【００１５】
一端がグランドに電気的に接続されたインダクタンス素子は、高周波域（交流域）においては共振器やインダクタとして機能し、直流域においてはグランドとして機能する。そこで、増幅回路のトランジスタのベースとグランドとの間に電気的に接続された抵抗を、直流域においてグランドとして機能する前記インダクタンス素子に電気的に接続することによって、このインダクタンス素子をグランド電極として利用する。これにより、グランドまでの配線が短縮する。
【００１６】
また、本発明に係る複合モジュールや通信装置は、上述の電圧制御発振器を備えることにより、小型化や電気特性が向上する。
【００１７】
【発明の実施の形態】
以下、本発明に係る電圧制御発振器、複合モジュールおよび通信装置の実施の形態について添付の図面を参照して説明する。
【００１８】
［第１実施形態、図１〜図３］
図１に示すように、電圧制御発振器２１は、共振回路２と増幅回路３にて構成されている。共振回路２は、コントロール端子４に印加される制御電圧Ｖｃによって共振周波数が変化する。増幅回路３は、共振回路２の共振周波数で信号を発振させるとともに、この信号を増幅させる。
【００１９】
このような電圧制御発振器２１の各回路２，３は、回路パターンやグランド電極が印刷されている絶縁性セラミックシートを複数枚積層して同時焼成して得られる回路基板１０（図２参照）上およびその内部に、後述する複数の電子部品を搭載することにより形成されている。なお、図２において、符号４はコントロール端子、符号５は駆動用電源端子、符号６は出力端子、符号７〜９は層間接続用端子、符号Ｇはグランド端子である。また、符号１２ｂ〜１２ｅは配線パターン、符号２２，２３はビアホールである。回路基板１０の上面には、他にも配線パターンやビアホールやスルーホールが設けられているが、省略されている。
【００２０】
共振回路２は、チョークコイルＬ１と、可変容量ダイオードＤ１と、結合コンデンサＣ９，Ｃ１０と、共振用コンデンサＣ１１と、共振器ＳＬ２と、バイパスコンデンサＣ１２とで構成されている。
【００２１】
可変容量ダイオードＤ１と結合コンデンサＣ９，Ｃ１０と共振用コンデンサＣ１１とバイパスコンデンサＣ１２にはチップ部品が用いられ、これらのチップ部品は回路基板１０上に表面実装されている。チョークコイルＬ１と共振器ＳＬ２には絶縁性セラミックシートに印刷された回路パターンが用いられ、これらの回路パターンは回路基板１０の内部に配設されている。特に、共振器ＳＬ２は、ストリップラインまたはマイクロストリップラインにて構成されている。
【００２２】
なお、ストリップラインは、信号線路の上下いずれか一方の側に絶縁性セラミックシートを間にしてグランド電極を配置し、信号線路とグランド電極が対向した構造のものをいう。マイクロストリップラインは、信号線路の上下両側に絶縁性セラミックシートを間にしてグランド電極を配置し、信号線路を間にして二つのグランド電極が対向した構造のものをいう。
【００２３】
コントロール端子４に印加された制御電圧Ｖｃは、チョークコイルＬ１を介して可変容量ダイオードＤ１に与えられる。コントロール端子４は、高周波バイパスコンデンサＣ１２によって高周波域においては接地されている。可変容量ダイオードＤ１と共振用コンデンサＣ１１と共振器ＳＬ２はグランドから見て電気的に並列に接続されており、共振器ＳＬ２の一端は接地されている。
【００２４】
増幅回路３は、緩衝増幅用トランジスタＴｒ１と、発振用トランジスタＴｒ２と、バイアス抵抗Ｒ１〜Ｒ４と、コルピッツコンデンサＣ４〜Ｃ７と、バイパスコンデンサＣ１，Ｃ３と、結合コンデンサＣ２と、チョークコイルＳＬ１と、共振用コンデンサＣ８と、インダクタンス素子である共振用インダクタＳＬ３とで構成されている。
【００２５】
緩衝増幅用トランジスタＴｒ１および発振用トランジスタＴｒ２を内蔵した集積回路部品ＩＣと、バイアス抵抗Ｒ１〜Ｒ３と、コルピッツコンデンサＣ４〜Ｃ７と、バイパスコンデンサＣ１，Ｃ３と、結合コンデンサＣ２と、共振用コンデンサＣ８にはチップ部品が用いられ、これらのチップ部品は回路基板１０上に表面実装されている。チョークコイルＳＬ１とバイアス抵抗Ｒ４と共振用インダクタＳＬ３には絶縁性セラミックシートに印刷された回路パターンや印刷抵抗が用いられ、これらの回路パターンや印刷抵抗は回路基板１０の内部に配設されている。特に、チョークコイルＳＬ１と共振用インダクタＳＬ３はストリップラインまたはマイクロストリップラインにて構成されている。
【００２６】
図３に共振用インダクタＳＬ３の回路パターンを示す。本第１実施形態の場合、共振用インダクタＳＬ３は回路基板１０の上面に最も近い層に形成されている。共振用インダクタＳＬ３と共振用コンデンサＣ８は並列共振回路を構成している。共振用インダクタＳＬ３は発振周波数で共振用コンデンサＣ８と並列共振するようなインダクタンス値をもつ。これにより、発振用トランジスタＴｒ２のエミッタからバイアス抵抗Ｒ４を介してグランド側を見たインピーダンスが、発振周波数において大きくなる。
【００２７】
バイアス抵抗Ｒ４は、発振用トランジスタＴｒ２の電流出力端子としてのエミッタの直流バイアスを規定する。カスケード接続されている緩衝増幅用トランジスタＴｒ１および発振用トランジスタＴｒ２に対し駆動用電圧Ｖｂを印加する駆動用電源端子５は、高周波バイパスコンデンサＣ１によって高周波域においては接地されている。
【００２８】
そして、図２および図３に示すように発振用トランジスタＴｒ２のベースとグランドとの間に電気的に接続されるバイアス抵抗Ｒ３が、回路基板１０に設けたビアホール２３を通って、一端がグランドに電気的に接続された共振用インダクタＳＬ３を介して接地している。一端がグランドに電気的に接続された共振用インダクタＳＬ３は高周波域（交流域）においてはインダクタとして機能し、直流域においてはグランドとして機能する。従って、バイアス抵抗Ｒ３のグランド側の一端を、この直流的にグランドとして機能する共振用インダクタＳＬ３の端部に接続することによって、この共振用インダクタＳＬ３をグランド電極として利用することができる。これにより、グランドまでの配線を短縮することができる。
【００２９】
一方、本第１実施形態の場合、図４に示すように、共振器ＳＬ２は共振用インダクタＳＬ３が形成されている層の下側の層に形成されている。そして、図２〜図４に示すように、結合コンデンサＣ９は回路基板１０に設けたビアホール２２を通って、一端がグランドに電気的に接続された共振器ＳＬ２を介して接地している。
【００３０】
また、図７や図８で示した従来の電圧制御発振器１のような配線パターン１２ａやスルーホール１１ｂを配設する必要がないため、回路基板１０の上面の領域Ｓ１にバイアス抵抗Ｒ１などを搭載したり、回路基板１０内部の領域Ｓ２にも共振器ＳＬ２や共振用インダクタＳＬ３を配設したりできる。この結果、電圧制御発振器２１の小型化が実現できる。
【００３１】
さらに、回路基板１０の表層部の空きスペースが増加することで、共振器ＳＬ２の上下にグランド電極を配置することができるスペースを確保できる。この結果、共振器ＳＬ２として損失の小さいマクロストリップライン構造を採用することができ、ノイズ特性の改善を実現できる。
【００３２】
なお、バイアス抵抗Ｒ３には高周波信号はほとんど流れないので、このような構成にしても共振用インダクタＳＬ３の本来の機能に悪影響を与えることはない。逆に、共振用インダクタＳＬ３を流れる高周波信号がバイアス抵抗Ｒ３を介して発振用トランジスタＴｒ２のベースに流れ込む心配もない。
【００３３】
この電圧制御発振器２１は、制御電圧Ｖｃの値に応じて共振回路２を構成している可変容量ダイオードＤ１の容量値を変化させることにより、共振回路２の共振周波数が変化し、その共振周波数で増幅回路３が発振、増幅動作し、出力端子６からその出力信号が出力する。
【００３４】
［第２実施形態、図５］
第２実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
【００３５】
図５は携帯電話１２０のＲＦ部分の電気回路ブロック図である。図５において、１２２はアンテナ素子、１２３はデュプレクサ、１３１は送信側アイソレータ、１３２は送信側増幅器、１３３は送信側段間用帯域通過フィルタ、１３４は送信側ミキサ、１３５は受信側増幅器、１３６は受信側段間用帯域通過フィルタ、１３７は受信側ミキサ、１３８は電圧制御発振器、１３９はローカル用帯域通過フィルタである。
【００３６】
ここに、電圧制御発振器１３８とローカル用帯域通過フィルタ１３９は、一枚の回路基板上にそれぞれ回路ブロックとして一体的に設けられ、複合モジュール１４０とされている。電圧制御発振器１３８として、前記第１実施形態の電圧制御発振器２１を使用することができる。この複合モジュール１４０を実装することにより、電気的特性の向上した、かつ、小型で信頼性の高い携帯電話１２０を実現することができる。
【００３７】
［他の実施形態］
本発明は、前記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の構成に変更することができる。例えば、前記第１実施形態で示したバイアス抵抗Ｒ３は、積層体の表面もしくは内部に形成した印刷抵抗であってもよい。
また、共振器ＳＬ２や共振用インダクタＳＬ３はチップコイルであってもよい。
【００３８】
また、緩衝増幅用トランジスタＴｒ１と発振用トランジスタＴｒ２が非カスケード接続であるものや、共振器ＳＬ２と可変容量ダイオードＤ１を直列接続したものであってもよい。さらに、電圧制御発振器２１を二つ並列に接続し、スイッチング手段により切り換える構成のものであってもよい。
【００３９】
また、バイアス抵抗Ｒ３のグランド側の一端を、この直流的にグランドとして機能する共振用インダクタＳＬ３の途中に接続しても、前記第１実施形態の電圧制御発振器２１と同様の効果を奏する。
【００４０】
【発明の効果】
以上の説明で明らかなように、本発明によれば、増幅回路のトランジスタのベースとグランドとの間に電気的に接続される抵抗を、一端がグランドに電気的に接続されたインダクタンス素子を介して接地したので、グランドまでの配線を短縮することができる。また、従来の電圧制御発振器のような配線パターンやスルーホールを配設する必要がなくなり、回路基板の表面や内部にできた空きスペースに電子部品を搭載したり、回路パターンを配設することができる。この結果、小型の電圧制御発振器や複合モジュールや通信装置が得られる。
【図面の簡単な説明】
【図１】本発明に係る電圧制御発振器の一実施形態を示す電気回路図。
【図２】図１に示した電気回路を内蔵した積層型電圧制御発振器の外観斜視図。
【図３】図２に示した積層型電圧制御発振器の内部平面図。
【図４】図２に示した積層型電圧制御発振器の内部平面図。
【図５】本発明に係る通信装置の一実施形態を示す電気回路ブロック図。
【図６】従来の電圧制御発振器を示す電気回路図。
【図７】図６に示した電気回路を内蔵した積層型電圧制御発振器の外観斜視図。
【図８】図７に示した積層型電圧制御発振器の変形例を示す外観斜視図。
【図９】図８に示した積層型電圧制御発振器の内部平面図。
【符号の説明】
２…共振回路
３…増幅回路
１０…回路基板
２１…電圧制御発振器
Ｔｒ１…緩衝増幅用トランジスタ
Ｔｒ２…発振用トランジスタ
Ｒ３…バイアス抵抗
ＳＬ３…共振用インダクタ（インダクタンス素子）
１２０…携帯電話
１３８…電圧制御発振器
１３９…ローカル用帯域通過フィルタ
１４０…複合モジュール
【図１】
2004236112.tif 000003
【図２】
2004236112.tif 000004
【図３】
2004236112.tif 000005
【図４】
2004236112.tif 000006
【図５】
2004236112.tif 000007
【図６】
2004236112.tif 000008
【図７】
2004236112.tif 000009
【図８】
2004236112.tif 000010
【図９】
2004236112.tif 000011