【手続補正書】
【提出日】平成23年12月12日(2011.12.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直列接続された集積回路を形成するように複数のチップを積層する方法であって、
前記複数のチップは、実質的に同一のパッドの配列および配置となっており、
前記方法は、
第１および第２のチップのそれぞれを貫通するチップバイアホールを作成するステップと、
前記チップバイアホールの中に絶縁層を配置するステップと、
スルーバイア接続を形成するように前記チップバイアホールの中に導体を配置するステップと、
集積回路チップの積層ペアを形成するように前記第１のチップの上面に前記第２のチップを配置するステップと
を有し、
前記第１および第２のチップは、
前記第１のチップのトランジスタ配置面が前記第２のチップから見て遠方に向いているとともに、前記第２のチップのトランジスタ配置面が前記第１のチップから見て遠方に向いており、
前記第１のチップの信号パッドと前記第２のチップの信号パッドとの間の少なくとも１つの直列接続が前記スルーバイア接続によって形成されるように、構成される、方法。
【請求項２】
前記第１および第２のチップは、前記第１のチップの信号パッドと前記第２のチップの信号パッドとの間の少なくとも１つの並列接続が前記スルーバイア接続によって形成されるように、さらに構成される、請求項１に記載の方法。
【請求項３】
前記チップバイアホールを作成するステップは、上部チップのコモン接続信号パッドと複製コモン接続信号パッドと間の並列接続を促進するための第１のスルーチップバイアホールを作成するステップ、を含む、請求項２に記載の方法。
【請求項４】
前記チップバイアホールを作成するステップは、前記第１のチップの出力信号パッドと前記第２のチップの対応する入力信号パッドとの間の接続を促進するためのスルーチップバイヤホールおよびスルーパッドバイヤホールを作成するステップを含む、請求項１に記載の方法。
【請求項５】
前記第１のチップのトランジスタ配置面に絶縁層を堆積させるステップと、
前記第１のチップの信号パッドへの接続を可能とするために、前記絶縁層の中にコンタクトホールを形成するステップと、
前記コンタクトホールの中に導体を堆積させるステップと、
前記コンタクトホールの外側の部分から余分な導体材料を除去するために、導体層をエッチングするステップと、
マルチチップパッケージのためのマルチチップ回路を形成するように、集積回路チップの前記積層ペアの前記第１のチップに、集積回路チップの第２の積層ペアを取り付けるステップであって、集積回路チップの前記第２の積層ペアは、集積回路チップの前記第１の積層ペアと実質的に同一である、ステップと
をさらに含む、請求項１に記載の方法。
【請求項６】
前記複数の実質的に同一のチップへのアクセスを制御するためのメモリコントローラを備えるステップと、
前記マルチチップ回路の入力信号パッドを、前記コントローラの出力側に接続するステップと、
前記マルチチップ回路の出力信号パッドを前記コントローラの入力側に接続するステップと、をさらに含む、請求項５に記載の方法。
【請求項７】
マルチチップデバイスを作成する方法であって、
ラスト積層ペアを含む複数の集積回路チップの少なくとも２つの積層ペアを形成するステップと、
前記ラスト積層ペア以外の各積層ペアについて、マルチチップ回路を形成するステップと、
前記マルチチップ回路の入力信号パッドをコントローラの出力側に接続するため、および前記マルチチップ回路の出力信号パッドを前記コントローラの入力側に接続するためにワイヤボンディングを付加するステップと
を有し、
前記少なくとも２つの積層ペアを形成するステップは、
第１および第２のチップのそれぞれを貫通するチップバイアホールを作成するステップと、
前記チップバイアホールの中に絶縁層を配置するステップと、
スルーバイア接続を形成するように前記チップバイアホールの中に導体を配置するステップと、
集積回路チップの積層ペアを形成するように前記第１のチップの上面に前記第２のチップを配置するステップと
を含み、
前記第１および第２のチップは、
前記第１のチップのトランジスタ配置面が前記第２のチップから見て外方に向いているとともに、前記第２のチップのトランジスタ配置面が前記第１のチップから見て外方に向いている、
ように構成され、
前記第１のチップの信号パッドと前記第２のチップの信号パッドとの間の少なくとも１つの直列接続が前記スルーバイア接続によって形成され、
前記マルチチップ回路を形成するステップは、
集積回路チップの前記積層ペアの上面に絶縁層を堆積させるステップと、
別のチップが後で上面に置かれるとき、ある隣接する信号パッドの間の接続を可能とするために、前記絶縁層の中にコンタクトホールを形成するステップと、
前記コンタクトホールの中に導体を堆積させるステップと、
前記コンタクトホールの外側の部分から余分な導体材料を除去するために、導体層をエッチングするステップと、
マルチチップ回路を形成するために、集積回路の前記積層ペアの上面に、次の積層ペアを取り付けるステップと
を含む、方法。
【請求項８】
前記第１および第２のチップは、前記第１のチップの信号パッドと前記第２のチップの信号パッドとの間の少なくとも１つの並列接続が前記スルーバイア接続によって形成されるように、さらに構成されている、請求項７に記載の方法。
【請求項９】
パッケージまたは複合体の全体を覆うステップをさらに含む、請求項７に記載の方法。
【請求項１０】
集積回路チップの積層ペアを含むマルチチップデバイスを有する装置であって、
前記集積回路チップの積層ペアは、
第１のチップと、第２のチップと、少なくとも１つの直列接続スルーチップバイアとを含み、
前記第１のチップは、
少なくとも１つの外部入力信号ための接続部である少なくとも１つの入力信号パッドと、
前記少なくとも１つの入力信号パッドに関して前記第１のチップのセンタラインを中心に対称に配置された少なくとも１つの出力信号パッドと
を有し、
前記第２のチップは、
前記第１のチップに構成されたものと実質的に同一の信号パッドを有し、前記第２のチップは、前記第１のチップの向きとは反対の向きにされており、
前記少なくとも１つの直列接続スルーチップバイアは、前記第２のチップの前記少なくとも１つの入力信号パッドと直列に前記第１のチップの前記少なくとも１つの出力信号パッドを接続している、装置。
【請求項１１】
前記第１のチップは、複製コモン接続信号パッドに関して前記第１のチップのセンタラインを中心に対称に配置されたコモン接続パッドをさらに有し、
前記装置は、さらに、
上部チップのコモン接続信号パッドと並列に前記第２のチップの複製コモン接続信号パッドを接続している少なくとも１つの並列接続スルーチップバイアを有する、請求項１０に記載の装置。
【請求項１２】
前記少なくとも１つの入力信号パッドおよび前記少なくとも１つの出力信号パッドは、前記第１のチップの単一の縁部に沿って配置されている、請求項１０に記載の装置。
【請求項１３】
前記少なくとも１つのコモン接続信号パッドは、前記第１のチップの単一の縁部に沿って配置されている、請求項１２に記載の装置。
【請求項１４】
少なくとも１つの第１のチップコモン接続信号パッドと並列に前記第２のチップ上の複製コモン接続信号パッドを接続している少なくとも１つの並列接続スルーチップバイアをさらに有する、請求項１２に記載の装置。
【請求項１５】
前記第１のチップの単一の縁部は、前記第２のチップの対応する縁部と垂直に並んでいる、請求項１２に記載の装置。
【請求項１６】
前記第１のチップの前記少なくとも１つの入力信号パッドは、前記第１のチップの前記センタラインの第１のサイドに配置されており、
前記第１のチップの前記少なくとも１つの出力信号パッドは、前記第１のサイドの反対側である前記第１のチップの前記センタラインの第２のサイドに配置されている、請求項１０に記載の装置。
【請求項１７】
前記第１のチップおよび前記第２のチップは、実質的にオフセットがないように位置合わせされている、請求項１０に記載の装置。
【請求項１８】
前記第１のチップの前記少なくとも１つの出力信号パッドは、前記第２のチップの前記少なくとも１つの入力信号パッドと実質的に位置合わせされている、請求項１０に記載の装置。
【請求項１９】
マルチチップデバイスを有する装置であって、
前記マルチチップデバイスは、積層された複数の実質的に同一のチップを有し、
前記複数のチップは、第１のチップと、偶数の数の中間チップと、ラストチップとを含み、
前記複数のチップのそれぞれは、
１つ以上の入力信号パッドと、
各入力信号パッドに関して前記チップのセンタラインを中心に対称に配置された１つ以上の出力信号パッドと
を有し、
前記中間チップのそれぞれの前記入力信号パッドは、１つ以上の第１の直列接続によって第１の隣接チップの対応する出力信号パッドに直列に接続されており、
前記中間チップのそれぞれの前記出力信号パッドは、１つ以上の第２の直列接続によって第２の隣接チップの対応する入力信号パッドに直列に接続されており、
前記第１の直列接続および前記第２の直列接続の一方は、スルーチップバイアを有し、
前記第１の直列接続および前記第２の直列接続の他方は、信号パッドを有し、
前記第１のチップの前記入力信号パッドは、１つ以上の外部入力信号パッドに直列に接続されており、
前記第１のチップの前記出力信号パッドは、スルーチップバイアを有する１つ以上の直列接続によって隣接チップの対応する出力信号パッドに直列に接続されており、
前記ラストチップの前記入力信号パッドは、スルーチップバイアを有する１つ以上の直列接続によって隣接チップの対応する出力信号パッドに直列に接続されており、
前記ラストチップの前記出力信号パッドは、１つ以上の外部出力信号パッドに直列に接続されており、
前記複数の実質的に同一のチップは、積層に構成されており、前記積層の構成における交互のチップは、隣接するチップの向きとは反対の向きにされている、装置。
【請求項２０】
前記複数の実質的に同一のチップのそれぞれは、１つ以上のコモン接続信号パッドを有し、
それぞれの前記コモン接続信号パッドは、複製コモン接続信号パッドに関して前記チップのセンタラインを中心に対称に配置されており、
前記コモン接続信号パッドは、外部コモン信号に接続されており、
前記装置は、さらに、
各チップ上の対応するコモン接続信号パッドを並列に共通に接続している並列接続スルーチップバイアを有する、請求項１９に記載の装置。
【請求項２１】
前記偶数の数の中間チップは、多数の中間チップを有し、
前記多数の中間チップは、複数の隣接中間チップの1つ以上の入力信号パッドのそれぞれ接続された前記1つ以上の出力信号パッドを有する、請求項１９に記載の装置。
【請求項２２】
選択された隣接パッド間の接触を防止するために、隣接中間チップのパッド間に配置された絶縁体さらに有する、請求項１９に記載の装置。
【請求項２３】
前記並列接続スルーチップバイアは、前記絶縁体を貫通して延びるとともに、前記中間チップの前記対応するコモン接続信号パッドを貫通して延びる、請求項２２に記載の装置。
【請求項２４】
前記中間チップのうちの1つの前記1つ以上の出力信号パッドを、隣接する中間チップの1つ以上の入力信号パッドにそれぞれ接続するために、前記絶縁体を貫通して延びるスルーパッドバイアをさらに有する、請求項２２に記載の装置。
【請求項２５】
前記複数の実質的に同一のチップへのアクセスを制御するためのコントローラと、
出力信号パッドを、前記ラストチップから前記コントローラの入力側まで接続するためのコントローラ入力接続と、
前記コントローラの出力側を、前記第１のチップの前記入力パッドに接続するためのコントローラ出力接続と
をさらに有する、請求項２２に記載の装置。
【請求項２６】
前記コントローラは前記積層チップの下に配置され、前記コントローラの出力接続はワイヤボンディングを有する、請求項２５に記載の装置。
【請求項２７】
前記コントローラは前記積層チップの上に配置され、前記コントローラの入力接続はワイヤボンディングを有する、請求項２５に記載の装置。
【請求項２８】
マルチチップデバイスを有する装置であって、
前記マルチチップデバイスは、複数の実質的に同一のチップと、少なくとも１つの直列スルーチップバイアとを有し、
前記複数の実質的に同一のチップは、第１のチップおよびラストチップを含み、前記第１のチップおよびラストチップは、実質的に同一の信号パッド構成を有し、前記ラストチップは、前記第１のチップの向きとは反対の向きにされており、
前記少なくとも１つの直列スルーチップバイアは、前記第１のチップの少なくとも１つの出力信号パッドと前記ラストチップの各入力信号パッドとの間の通信のためのものである、装置。
【請求項２９】
前記第１のチップ上の少なくとも１つのコモン接続信号パッドを前記ラストチップ上の少なくとも１つの複製コモン接続信号パッドに接続するための少なくとも１つの並列スルーチップバイヤをさらに有する請求項２８に記載の装置。
【請求項３０】
マルチチップデバイスを有する装置であって、
前記マルチチップデバイスは、複数の実質的に同一のチップと、少なくとも１つの直列スルーチップバイアと、少なくとも１つの直列接続とを有し、
前記複数の実質的に同一のチップは、第１のチップと、偶数の数の中間チップと、ラストチップとを含み、前記マルチチップデバイスにおける前記複数のチップのそれぞれは、実質的に同一の信号パッド構成を有し、前記複数のチップは、積層に構成されており、前記積層の構成における交互のチップは、隣接するチップの向きとは反対の向きにされており、
前記少なくとも１つの直列接続は、前記中間チップの２つの出力信号パッドと入力信号パッドとの間を接続している、装置。
【請求項３１】
少なくとも１つの並列スルーチップバイアをさらに有する請求項３０に記載の装置。
【請求項３２】
マルチチップパッケージと、少なくとも１つの直列スルーチップバイアと、少なくとも１つの直列接続と、パケージ入力コネクタと、パケージ出力コネクタとを有する装置であって、
前記マルチチップパッケージは、複数の実質的に同一のチップと、偶数の数の中間チップと、ラストチップとを有し、前記マルチチップパッケージの各チップは、実質的に同一の信号パッド構成を有し、前記マルチチップパッケージの複数のチップは、積層に構成されており、前記積層の構成における交互のチップは、隣接するチップの向きとは反対の向きにされており、
前記少なくとも１つの直列接続は、前記中間チップの２つの出力信号パッドと入力信号パッドとの間を接続しており、
前記パケージ入力コネクタは、外部入力信号のための接続部であり、
前記パケージ出力コネクタは、外部出力信号のための接続部である、装置。
【請求項３３】
少なくとも１つの並列スルーチップバイアをさらに有する請求項３２に記載の装置。