(57)【要約】【課題】フィルタ特性の広帯域化及び通過帯域近傍における高抑圧化が図られた小型のフィルタ装置を提供する。【解決手段】梯子型バンドパスフィルタ素子１をフェイスダウン状態で収納するパッケージ２０のダイアタッチ面Ａにおいて、梯子型バンドパスフィルタ素子１のバンプ接続用パッド１１Ａ〜１１Ｅとバンプ１３Ａ〜１３Ｅを介して１対１に接続されるバンプ接続用パッド２４ａ〜２４ｅにマイクロストリップライン２５ａ〜２５ｅを接続する。これにより、梯子型バンドパスフィルタ素子１上の一端子圧電薄膜共振子Ｓ１〜Ｓ４，Ｐ１〜Ｐ３に直列にＱの良いインダクタンスが接続される。【選択図】　　　　　図１０
2004120016.tif 000002
【特許請求の範囲】
【請求項１】
複数の圧電薄膜共振子が直列腕と並列腕とに配置されたフィルタ素子と、前記フィルタ素子をフェイスダウン状態に収納するパッケージとを有し、前記フィルタ素子と前記パッケージとがバンプを介して電気的に接続されたフィルタ装置であって、
前記パッケージは、前記バンプが設置される複数の第１のパッド部と、該複数の第１のパッド部と外部とを電気的に接続する複数の伝送路とを有し、
前記フィルタ素子は、前記バンプを介して前記第１のパッド部と電気的に接続される第２のパッド部と、該複数の第２のパッド部と前記複数の圧電薄膜共振子とを電気的に接続する、又は前記複数の圧電薄膜共振子間を電気的に接続する配線部とを有し、
前記圧電薄膜共振子と直列に前記伝送路によるインダクタンスが接続されていることを特徴とするフィルタ装置。
【請求項２】
前記配線部は導電層が積層されることで厚膜化されていることを特徴とする請求項１記載のフィルタ装置。
【請求項３】
前記第２のパッド部はパッド下地層が積層されることで厚膜化されていることを特徴とする請求項１記載のフィルタ装置。
【請求項４】
前記第２のパッド部と前記圧電薄膜共振子とを接続する前記配線部上に形成された前記導電層と、前記パッド下地層とは一体形成されていることを特徴とする請求項３記載のフィルタ装置。
【請求項５】
前記複数の圧電薄膜共振子間を接続する前記配線部上に形成された前記導電層は、前記パッド下地層と同一の層構造を有することを特徴とする請求項３又は４記載のフィルタ装置。
【請求項６】
前記導電層及び／又は前記バンプ下地層は２層構造であることを特徴とする請求項２から５の何れか１項に記載のフィルタ装置。
【請求項７】
前記配線部は、長さと幅との比が３以下であることを特徴とする請求項１記載のフィルタ装置。
【請求項８】
前記直列腕に配置された前記圧電薄膜共振子は直線状に配置され、
前記並列腕に配置された前記圧電薄膜共振子の少なくとも１つは前記直列腕の一方の側に配置され、他の前記圧電薄膜共振子は前記直列腕の他の一方の側に配置されていることを特徴とする請求項１記載のフィルタ装置。
【請求項９】
前記第１のパッド部の面積は、前記バンプが設置された面積の１倍以上６倍以下であることを特徴とする請求項１記載のフィルタ装置。
【請求項１０】
１つの前記第１のパッド部と１つの前記第２のパッド部とは、１つの前記バンプにより接続されていることを特徴とする請求項１記載のフィルタ装置。
【請求項１１】
前記伝送路は前記パッケージのダイアタッチ面上に形成されていることを特徴とする請求項１記載のフィルタ装置。
【請求項１２】
前記伝送路の少なくとも８割以上は、前記フィルタ素子における前記配線部，前記パッド部及び前記圧電薄膜共振子が形成された領域と対向しない領域に形成されていることを特徴とする請求項１記載のフィルタ装置。
【請求項１３】
前記パッケージはガラス・セラミクスを主成分として形成されていることを特徴とする請求項１記載のフィルタ装置。
【請求項１４】
前記伝送路の線幅は、５０μｍ以上１５０μｍ以下であることを特徴とする請求項１記載のフィルタ装置。
【請求項１５】
前記伝送路は銅又は銀を主成分として形成されていることを特徴とする請求項１記載のフィルタ装置。
【請求項１６】
前記伝送路は少なくとも一部に曲線部分を有することを特徴とする請求項１記載のフィルタ装置。
【請求項１７】
前記フィルタ素子は前記圧電薄膜共振子が梯子型に配置されていることを特徴とする請求項１記載のフィルタ装置。
【請求項１８】
前記フィルタ装置は前記圧電薄膜共振子が格子型に配置されていることを特徴とする請求項１記載のフィルタ装置。
【請求項１９】
前記パッケージは、前記フィルタ素子をフェイスダウン状態で保持する底部と、前記底部上に保持された前記フィルタ素子を側方から囲む側壁部とを有し、
前記側壁部上に形成された導電性シールリングと、
前記底部及び前記側壁部で形成された凹部を前記前記導電性シールリングを介して密閉する導電性キャップ部材とを有することを特徴とする請求項１から１８の何れか１項に記載のフィルタ装置。
【請求項２０】
前記パッケージは、前記フィルタ素子をフェイスダウン状態で保持する底部と、前記底部上に保持された前記フィルタ素子を側方から囲む側壁部とを有し、
前記側壁部上に形成された導電性シールリングと、
前記底部及び側壁部で形成された凹部を前記導電性シールリングを介して密閉する導電性キャップ部材と、
前記側壁部内部を前記底部から前記導電性シールリングまで貫通するように設けられたビアとを有し、
前記伝送路は前記ビアを介して前記導電性シールリングに接続されていることを特徴とする請求項１から１８の何れか１項に記載のフィルタ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パッケージに収納された圧電薄膜共振子を使用したフィルタ装置に関する。
【０００２】
【従来の技術】
従来、複数の一端子対弾性表面波共振子（以下、単に共振子という）が直列腕と並列腕とに設けられた梯子型弾性表面波フィルタ素子において、直列腕又は並列腕の共振子にインダクタンス成分を直列に接続することにより、フィルタ特性の広帯域化及び通過帯域近傍における高抑制化を図る技術が知られている。
【０００３】
例えば、以下に挙げる特許文献１（以下、これを従来技術１という）には、弾性表面波フィルタ素子の電極端子とパッケージの電極端子とを接続するボンディングワイヤにより上記のインダクタンス成分（図１中、Ｌ１０１〜Ｌ１０５）を得る構成が開示されている。図１に、従来技術１による梯子型弾性表面波フィルタ装置１００の回路構成を示す。
【０００４】
一方、小型化を目的とした場合、弾性表面波フィルタ素子の電極端子とパッケージの電極端子とをフェイスダウン状態でバンプを介して接続することが有効である（例えば、特許文献２参照）。以下、これを従来技術２という。図２〜４に従来技術２による梯子型弾性表面波フィルタ装置２００の構成を示す。尚、図２は梯子型弾性表面波フィルタ装置２００の弾性表面波（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ：ＳＡＷ）の伝播方向に沿った断面図（概略）を示し、図３は梯子型弾性表面波フィルタ装置２００に搭載される梯子型弾性表面波フィルタ素子２０１の上面図（表面ａ）を示し、図４は梯子型弾性表面波フィルタ素子２０１を収納するパッケージ２０２のダイアタッチ面Ａを示す。
【０００５】
図２に示すように、梯子型弾性表面波フィルタ装置２００は、パッケージ２０２のダイアタッチ面Ａへ梯子型弾性表面波フィルタ素子２０１をフェイスダウン状態でバンプ２０３を用いてボンディングした構成を有している。また、図３に示す各共振子２１４にインダクタンス成分を直列に接続するために、従来技術２では、図４に示すようなマイクロストリップライン２２０がパッケージ２０２のダイアタッチ面Ａ上に形成されている。
【０００６】
【特許文献１】
特開平５−１８３３８０号公報
【特許文献２】
特開２００２−１４１７７１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、従来技術２のような弾性表面波フィルタ素子２０１において、弾性表面波共振子２１４間の配線２１０や弾性表面波共振子２１４とバンプ接続用パッド２１３との間の配線２１０が図３に示すように長い場合、配線２１０がインダクタンスとして作用するため、弾性表面波フィルタ装置２００のフィルタ特性に影響が及ぼされるという問題が存在する。
【０００８】
より詳細には、通常、上記のようなフィルタ素子上の配線２１０は、弾性表面波共振子２１４の櫛形電極２１１及び反射電極２１２と同工程で薄膜の気相成長法を用いて形成されるため、その膜厚は０．０５〜０．５μｍ程度である。このような薄膜で形成される配線２１０は抵抗損失が大きく、Ｑの悪いインダクタンスとして働く。このため従来技術２では、Ｑの悪いインダクタンスが付加されることになり、弾性表面波フィルタ装置２００のフィルタ特性が悪化する。
【０００９】
また、従来技術２では、図４に示すようにパッケージ２０２のダイアタッチ面Ａ上に形成されるバンプ接続用パッド２２１が、製造上の精度からある程度大きく形成される。即ち、バンプ２０３を用いたボンディングの際の位置決め精度にある程度のマージンを設けるため、バンプ接続用パッド２２１がある程度大きく構成される。このため、フェイスダウン状態でバンプ２０３により梯子型弾性表面波フィルタ素子２０１とパッケージ２０２とが接続された場合、梯子型弾性表面波フィルタ素子２０１の表面ａに形成された導体パターン（櫛形電極２１１，反射電極，とパッケージ２０２のバンプ接続用パッド２２１とが向かい合う状態になり、弾性表面波フィルタ装置２００のフィルタ特性に悪影響を及ぼす浮遊容量が発生するという問題が存在する。
【００１０】
さらに、従来技術２に示される梯子型弾性表面波フィルタ素子２０１の基板には、一般に３０〜５０の大きな比誘電率を有するＬｉＴａＯ３、或いは、ＬｉＮｂＯ３が使用されるため、フェイスダウン状態で梯子型弾性表面波フィルタ素子２０１が実装された場合、パッケージ２０２のダイアタッチ面Ａ上の導体パターン間に入る浮遊容量が大きくなり、やはり弾性表面波フィルタ装置２００のフィルタ特性に悪影響を及ぼすという問題が存在する。
【００１１】
そこで本発明は、上記の問題を解決し、フィルタ特性の広帯域化及び通過帯域近傍における高抑圧化が図られた小型のフィルタ装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、複数の圧電薄膜共振子が直列腕と並列腕とに配置されたフィルタ素子と、前記フィルタ素子をフェイスダウン状態に収納するパッケージとを有し、前記フィルタ素子と前記パッケージとがバンプを介して電気的に接続されたフィルタ装置であって、前記パッケージが、前記バンプが設置される複数の第１のパッド部と、該複数の第１のパッド部と外部とを電気的に接続する複数の伝送路とを有し、前記フィルタ素子が、前記バンプを介して前記第１のパッド部と電気的に接続される第２のパッド部と、該複数の第２のパッド部と前記複数の圧電薄膜共振子とを電気的に接続する、又は前記複数の圧電薄膜共振子間を電気的に接続する配線部とを有し、前記圧電薄膜共振子と直列に前記伝送路によるインダクタンスが接続されている構成を有する。このように構成することで、パッケージ内の伝送路によるＱの良いインダクタンスのみがフィルタ素子を形成する各圧電薄膜共振子に直列に付加される構成が、フィルタ装置の縮小が可能なバンプ接続を用いて実現されるため、フィルタ特性の広帯域化及び通過帯域近傍における高抑圧化が図られた小型のフィルタ装置が実現される。
【００１３】
また、上記のフィルタ装置における前記配線部は、好ましくは請求項２記載のように、導電層が積層されることで厚膜化されている。このように、導電層を圧電薄膜共振子間の配線部上、又は圧電薄膜共振子とバンプ接続用のパッドと間の配線部上に設けた構成を有することで、この部分の抵抗値が低減されるため、フィルタ素子における悪いＱのインダクタンスが低減し、結果としてフィルタ特性を向上することができる。
【００１４】
また、上記のフィルタ装置における前記第２のパッド部は、好ましくは請求項３記載のように、パッド下地層が積層されることで厚膜化されている。
【００１５】
また、上記のフィルタ装置は、好ましくは請求項４記載のように、前記第２のパッド部と前記圧電薄膜共振子とを接続する前記配線部上に形成された前記導電層と、前記パッド下地層とが一体形成された構成を有する。これにより、フィルタ素子におけるＱの悪いインダクタンスを低減するための導電層を、パッド下地層と同一の工程で容易に形成することができる。
【００１６】
また、上記のフィルタ装置は、好ましくは請求項５記載のように、前記複数の圧電薄膜共振子間を接続する前記配線部上に形成された前記導電層が、前記パッド下地層と同一の層構造を有するように構成される。これにより、フィルタ素子におけるＱの悪いインダクタンスを低減するための導電層を、パッド下地層と同一の工程で容易に形成することができる。
【００１７】
また、上記のフィルタ装置は、好ましくは請求項６記載のように、前記導電層及び／又は前記バンプ下地層が２層構造で構成される。このように２層構造のバンプ下地層を有することで、圧電薄膜共振子との接着性とバンプとの密着性を個別に考慮した低抵抗率の材料を使用することが可能となる。
【００１８】
また、上記のフィルタ装置における前記配線部は、好ましくは請求項７記載のように、長さと幅との比が３以下であるように構成される。このように、圧電薄膜共振子間及び圧電薄膜共振子とバンプ接続用のパッドと間の配線部における長さと幅との比（長さ／幅）を３以下とすることで、この配線部によるＱの悪いインダクタンスが低減され、フィルタ特性の悪化を抑制することができる。
【００１９】
また、上記のフィルタ装置は、好ましくは請求項８記載のように、前記直列腕に配置された前記圧電薄膜共振子が直線状に配置され、前記並列腕に配置された前記圧電薄膜共振子の少なくとも１つが前記直列腕の一方の側に配置され、他の前記圧電薄膜共振子が前記直列腕の他の一方の側に配置されているように構成される。このように、直列腕の圧電薄膜共振子を直線状に配置し、この直線状の直列腕の圧電薄膜共振子列の両端に並列腕の圧電薄膜共振子を配置することにより、各バンプ接続用のパッド部間及びパッド部とパッケージのダイアタッチ面上の伝送路との間の距離を大きく確保することが可能となり、浮遊容量の発生を抑えることができる。尚且つ、フェイスダウン状態で実装されたフィルタ素子の電極パターン領域とダイアタッチ面上の伝送路との対向する部分を少なくできることでも、浮遊容量の発生を抑えることができる。
【００２０】
また、上記のフィルタ装置は、好ましくは請求項９記載のように、前記第１のパッド部の面積が、前記バンプが設置された面積の１倍以上６倍以下であるように構成される。このように、パッケージ内のバンプ接続用のパッドのサイズ（面積）を、フリップチップボンディングの際の位置ずれを吸収できる範囲内で最小サイズである、バンプが設置される面積の１倍以上６倍以下とすることにより、伝送路をより長く引き回すスペースを確保ことができるため、パッケージを小型化した際にもフィルタ特性を向上させるのに十分なインダクタンスを得ることができる。更に、上記の構成を有することで、パッケージにおいて、各バンプ接続用のパッド部間及びパッド部と伝送路との間の距離を大きく確保することが可能となり、浮遊容量の発生を抑えることができる。尚且つ、フェイスダウン状態で実装されたフィルタ素子の電極パターン領域とダイアタッチ面上のバンプ接続用のパッド部との対向する部分を少なくできることでも、浮遊容量の発生を抑えることができる。
【００２１】
また、上記のフィルタ装置は、好ましくは請求項１０記載のように、１つの前記第１のパッド部と１つの前記第２のパッド部とが、１つの前記バンプにより接続されているように構成される。このように必要最小限である１個のバンプを用いて接続することにより、バンプ接続用の第１及び第２のパッド部の面積を必要最小限にすることができ、浮遊容量の発生を抑えることができる。
【００２２】
また、上記のフィルタ装置は、例えば請求項１１記載のように、前記伝送路が前記パッケージのダイアタッチ面上に形成されているように構成される。このように、伝送路をダイアタッチ面に形成した構成を有することで、伝送路の片面が空気層となるため、浮遊容量の発生を抑えることができるとともに、パッケージが簡易な構成となるため、コストアップを抑えることが可能となる。
【００２３】
また、上記のフィルタ装置は、好ましくは請求項１２記載のように、前記伝送路の少なくとも８割以上が、前記フィルタ素子における前記配線部，前記パッド部及び前記圧電薄膜共振子が形成された領域と対向しない領域に形成されているように構成される。これにより、ダイアタッチ面上の伝送路の大部分が、フェイスダウン状態で実装されたフィルタ素子の配線部及びパッド部及び圧電薄膜共振子と対向しない領域に形成されるため、浮遊容量の発生を抑えることができる。
【００２４】
また、上記のフィルタ装置は、好ましくは請求項１３記載のように、前記パッケージがガラス・セラミクスを主成分として形成されている。このように、パッケージを比誘電率が４〜８と比較的小さいガラス質のセラミクス（ガラス・セラミクス）を用いて形成することで、フィルタ特性の悪化を招く浮遊容量の発生を低減させることが可能となる。更に、ガラス・セラミクスを使用することで、低温焼結が可能となるため、フィルタ素子をパッケージに収納する際にフィルタ素子に与えるダメージを低減することも可能となる。
【００２５】
また、上記のフィルタ装置は、好ましくは請求項１４記載のように、前記伝送路の線幅が、５０μｍ以上１５０μｍ以下であるように構成されている。これにより、伝送路の再現性を確保しつつ、浮遊容量の発生を抑えることが可能となる。
【００２６】
また、上記のフィルタ装置は、例えば請求項１５記載のように、前記伝送路が銅又は銀を主成分として形成されている。このように低抵抗率の導電性材料である銅や銀を使用することで、パッケージの伝送路が有する抵抗損失が低減されるため、フィルタ特性を向上させることが可能となる。
【００２７】
また、上記のフィルタ装置は、好ましくは請求項１６記載のように、前記伝送路が少なくとも一部に曲線部分を有するように構成される。このように伝送路に曲線部分を持たせることで、インダクタンスのＱを高くすることが可能となり、結果としてフィルタ特性を向上させることが可能となる。
【００２８】
また、上記のフィルタ装置における前記フィルタ素子は、例えば請求項１７記載のように、前記圧電薄膜共振子が梯子型に配置されている構成を有する。
【００２９】
また、上記のフィルタ装置における前記フィルタ素子は、例えば請求項１８記載のように、前記圧電薄膜共振子が格子型に配置されている構成を有する。
【００３０】
また、上記のフィルタ装置は、例えば請求項１９記載のように、前記パッケージが、前記フィルタ素子をフェイスダウン状態で保持する底部と、前記底部上に保持された前記フィルタ素子を側方から囲む側壁部とを有し、前記側壁部上に形成された導電性シールリングと、前記底部及び前記側壁部で形成された凹部を前記前記導電性シールリングを介して密閉する導電性キャップ部材とを有するように構成される。
【００３１】
また、上記のフィルタ装置は、例えば請求項２０記載のように、前記パッケージが、前記フィルタ素子をフェイスダウン状態で保持する底部と、前記底部上に保持された前記フィルタ素子を側方から囲む側壁部とを有し、前記側壁部上に形成された導電性シールリングと、前記底部及び側壁部で形成された凹部を前記導電性シールリングを介して密閉する導電性キャップ部材と、前記側壁部内部を前記底部から前記導電性シールリングまで貫通するように設けられたビアとを有し、前記伝送路は前記ビアを介して前記導電性シールリングに接続されているように構成される。
【００３２】
【発明の実施の形態】
以下、本発明を好適に実施した形態について、図面を用いて詳細に説明する。
【００３３】
〔一実施形態〕
まず、本発明の一実施形態について説明する。尚、本実施形態では、複数の一端子対圧電薄膜共振子を直列腕と並列腕とに設けた梯子型バンドパスフィルタ素子を用いてフィルタ装置を構成した場合を例に挙げる。
【００３４】
ここで、梯子型バンドパスフィルタ素子について説明する。一般的な一端子対圧電薄膜共振子は、基板と該基板上に設けられた薄膜の積層共振体とを含んで構成される。積層共振体は、圧電膜と該圧電膜を上下から挟む一対の電極膜（上部電極膜及び下部電極膜）とを含んで構成される。また、基板における積層共振体の下方の位置には空隙部（キャビティ）が開設される。
【００３５】
このような構成を有する一端子対圧電薄膜共振子の上下の電極に交流電圧を印加すると、逆圧電効果により、これらに挟まれた部分の圧電膜が厚み縦振動を発生するため、電気的な共振特性が現れる。
【００３６】
また、上記のような一端子対圧電薄膜共振子は、図５に示すような２重共振特性を有する等価回路で表すことができる。従って、この一端子対圧電薄膜共振子を梯子型回路の直列腕と並列腕とに複数個配置することで、バンドパスフィルタの特性が得られる。
【００３７】
以下、本実施形態を図面を用いて詳細に説明する。図６は本実施形態による梯子形バンドパスフィルタ素子１の上面図である。図７は、図６に示す梯子型バンドパスフィルタ素子１のＸ−Ｘ’断面図である。また、このように構成された梯子型バンドパスフィルタ素子１の等価回路を図８に示す。
【００３８】
図６に示すように、梯子型バンドパスフィルタ素子１は、直列腕に４個、並列腕に３個の圧電薄膜共振子を有している。直列腕の共振子（以下、直列共振子という）Ｓ１〜Ｓ４は直線状に配置されている。また、並列腕の共振子（以下、並列共振子という）Ｐ２は直線状に配置された直列共振子Ｓ１〜Ｓ４の配列に対して一方の側に配置され、また、他方の方側には並列共振子Ｐ１，Ｐ３が配置されている。このように直列腕の共振子を直線状に配置し、この直線状の直列腕の共振子列の両端に並列腕の共振子を配置することにより、各バンプ接続用のパッド部間及びパッド部とパッケージのダイアタッチ面上の伝送路との間の距離を大きく確保することが可能となり、浮遊容量の発生を抑えることができる。尚且つ、フェイスダウン状態で実装されたフィルタ素子の電極パターン領域とダイアタッチ面上の伝送路との対向する部分を少なくできることでも、浮遊容量の発生を抑えることができる。
【００３９】
次に、梯子型バンドパスフィルタ素子１の層構造及び直列共振子（Ｓ１〜Ｓ４）の層構造を図７を用いて詳細に説明する。尚、並列共振子Ｐ１〜Ｐ３も同様の構成であるため、ここでは説明を省略する。
【００４０】
図７において、梯子型バンドパスフィルタ素子１の基板２には、例えば比誘電率が約１３のシリコン（Ｓｉ）単結晶基板が用いられる。尚、このシリコン（Ｓｉ）単結晶基板の他にも、比誘電率が２０以下程度である材料で形成された材料であれば、本発明の主旨を逸脱しない限り種々の材料を使用することができる。尚、この比誘電率が２０以下という条件は、パッケージとの間に生じる浮遊容量の発生を十分に抑えることができる比誘電率の目安である。
【００４１】
上記の基板２上には、モリブデン（Ｍｏ）層５ａとアルミニウム（Ａｌ）層５ｂとの２層構造で形成された下部電極膜５がパターニングされている。また、下部電極膜５上及び下部電極膜５が形成されていない基板２上には、アルミニウム・窒素（ＡｌＮ）で形成された圧電膜３が積層されている。更に、圧電膜３上には、モリブデン（Ｍｏ）で形成された上部電極膜４がパターニングされている。
【００４２】
ここで、上部電極膜４又は下部電極膜５は、大きく分けて３つの領域よりなる。１つは直列共振子Ｓ１〜Ｓ４又は並列共振子Ｐ１〜Ｐ３の上部電極として作用する領域（電極領域又は電極部ともいう）であり、１つは梯子型バンドパスフィルタ素子１と外部（パッケージ２０上の導体パターン２３）とをバンプ１３により接続するための領域（パッド領域又はパッド部ともいう）であり、他の１つは上記の電極領域同士又は電極領域とパッド領域とを電気的に接続するための配線領域（又は配線部ともいう）である。
【００４３】
また、上部電極膜４と下部電極膜５とが重なる領域（電極領域に相当）直下の基板２には、直列共振子Ｓ１〜Ｓ４と同程度のサイズのキャビティ６がこれを貫通した状態で設けられている。尚、図７中には示されていないが、直列共振子Ｓ１〜Ｓ４の共振周波数と並列共振子Ｐ１〜Ｐ３の反共振周波数とが略一致するバンドパスフィルタ特性を得るために、並列共振子Ｐ１〜Ｐ３の積層共振体部には、上部電極膜上にＳｉＯ２膜が更に設けられている。
【００４４】
また、上部電極膜４上には、図６又は７に示すように、金（Ａｕ）層１１ａ及びチタン（Ｔｉ）層１１ｂの２層構造を有するバンプ接続用パッド（バンプ下地層ともいう）１１Ａ〜１１Ｅが形成されている。更に、このバンプ接続用パッド１１Ａ〜１１Ｅ上にはそれぞれ金（Ａｕ）によるバンプ１３Ａ〜１３Ｅが形成されている。
【００４５】
また、直列共振子Ｓ２，Ｓ３間及び並列共振子Ｐ２を結ぶ上部電極膜４上の一部（直列共振子Ｓ２，Ｓ３及び並列共振子Ｐ２以外の配線領域）には、バンプ接続用パッド１１と同一の２層構造を有する導電層１４が形成されている。このように、上部電極膜４における配線領域上に導電層１４を形成することで、この部分の抵抗値が低減される。これにより、梯子型バンドパスフィルタ素子１が有するインダクタンスの所謂悪いＱを低減させることができ、フィルタ特性を向上させることが可能となる。尚、上部／下部電極膜４／５、圧電膜３は上記した材料に限定されない。また、導電層１４は、低抵抗な材料であり且つ上部電極膜４，下部電極膜５及びバンプ１３との密着性を保つことができる材料を使用することが好ましい。換言すれば、低抵抗で且つ圧電薄膜共振子の積層共振体を形成する電極膜の材料及びバンプ材料との相性が良い、つまり、お互いの密着力が良く、界面で不要な合金層を形成しない低抵抗率の材料であれば如何なるものでも使用することができる。このような材料として、好ましくは、バンプ１３には金（Ａｕ），導電層１４には上記で示したようなＡｕ／Ｔｉの２層膜や、この他Ａｕ／Ｃｒの２層膜等が用いられる。また、各層の膜厚や直列／並列共振子のサイズも所望の周波数に応じて適宜選択される。
【００４６】
ここで各直列／並列共振子（Ｓ１〜Ｓ４，Ｐ１〜Ｐ３）間及びこれらとバンプ接続用パッド１１とを接続する配線領域における長さと幅との比について説明する。
【００４７】
図６に示す梯子型バンドパスフィルタ素子１において、直列共振子Ｓ１〜Ｓ４の各共振子間を結ぶ配線領域の最短距離を２０μｍとし、配線領域の幅を１６０μｍとする。尚、図中、Ｘ−Ｘ’方向が長さ方向であり、これと垂直方向が幅方向である。このように構成することで、この配線領域における長さと幅との比（幅／長さ）が０．１２５となる。
【００４８】
また、同図の梯子型バンドパスフィルタ素子１において、並列共振子Ｐ２とバンプ接続用パッド１１との間の最短距離を８０μｍとし、配線領域の幅を１６０μｍとする。尚、図中、Ｘ−Ｘ’方向が幅方向であり、これと垂直方向が長さ方向である。このように構成することで、この配線領域における長さと幅との比が０．５となる。
【００４９】
このように、各配線領域の長さと幅の比を小さく（例えば３以下）とすることで、この配線領域での抵抗値が低減され、梯子型バンドパスフィルタ素子１が有するインダクタンスの所謂悪いＱを低減させることができ、フィルタ特性を向上させることが可能となる。尚、長さと幅の比は、上記のように例えば３以下とすることが好ましく、これより大きくなると配線領域の抵抗値が高くなるため、所望するフィルタ特性を得ることが困難となる。また、その他の部分についても同様に、共振子間及び共振子とバンプ接続用パッド間の配線領域における長さと幅との比を例えば３以下とする。
【００５０】
また、上記のように構成した梯子型バンドパスフィルタ素子１の等価回路は、素子上のインダクタンス成分が無視できる程度に低減されるため、図８に示すように、直列共振器Ｓ１〜Ｓ４及び並列Ｐ１〜Ｐ３が各々接続された構成となる。
【００５１】
尚、上記の構成において、上部電極膜４及び下部電極膜５としては、アルミニウム（Ａｌ），銅（Ｃｕ），モリブデン（Ｍｏ），タングステン（Ｗ），タンタル（Ｔａ），白金（Ｐｔ），ルテニウム（Ｒｕ），ロジウム（Ｒｈ），イリジウム（Ｉｒ）等を用いることができる。圧電膜３としては、窒化アルミニウム（ＡｌＮ），酸化亜鉛（ＺｎＯ），チタン酸ジルコン酸鉛（ＰＺＴ），チタン酸鉛（ＰｂＴｉＯ３）等を用いることができる。また、基板２としては、シリコン，ガラス等を用いることができる。
【００５２】
次に、上記した梯子型バンドパスフィルタ素子１を収納するパッケージ２０について図９及び図１０を用いて説明する。尚、図９は梯子型バンドパスフィルタ素子１がパッケージ２０に収納されたバンドパスフィルタ装置３０の構成を示すＸ−Ｘ’方向（図６参照）の断面図（概略）である。図１０はパッケージ２０のダイアタッチ面Ａを示す上面図である。
【００５３】
図９に示すように、本実施形態において、梯子型バンドパスフィルタ素子１はパッケージ２０のダイアタッチ面Ａにフェイスダウン状態でバンプ１３Ａ〜１３Ｅを用いてボンディングされる。
【００５４】
このパッケージ２０は、梯子型バンドパスフィルタ素子１をフェイスダウン状態で保持する底板部２１と、この底板部２１上に保持された梯子型バンドパスフィルタ素子１を側方から囲む側壁部２２とを有して構成される。パッケージ２０は、ＬＴＣＣ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏ−ｆｉｒｅｄ　Ｃｅｒａｍｉｃｓ）である比誘電率７．５のガラス質のセラミックス（ガラス・セラミクス）で形成される。尚、この他にも、例えば比誘電率が４〜８のガラス・セラミクスや、比誘電率が８〜１１のアルミナ（酸化アルミニウム）セラミクス等も使用することができる。但し、フィルタ特性の悪化を招く浮遊容量の低減を鑑みて、比誘電率がより低いガラス・セラミクスを使用する方がより好ましい。更に、低温焼結が可能という点からも、ガラス・セラミクスを使用する方がより好ましい。即ち、低温焼結が可能になることで、パッケージ内の導体パターンを形成する材料として、銅（Ｃｕ）或いは銀（Ａｇ）等の低比抵抗の導電性材料を用いることが可能となる。
【００５５】
また、パッケージ２０のダイアタッチ面Ａ上は、１５μｍ厚の銅（Ｃｕ）膜によるマイクロストリップライン状の伝送路である導体パターン２３が形成されている。また、パッケージ２０の所定の内部には、銅（Ｃｕ）によるビア２４が形成されいてる。尚、Ｃｕ膜による導体パターン２３の表面に露出する箇所には金（Ａｕ）／ニッケル（Ｎｉ）の２層構造を有するメッキが施されている。尚、一般には絶縁体層を挟んで片側に線路を有し、他の片側にグランドのベタ膜を有する構造がマイクロストリップラインと呼ばれるが、本実施形態では、片側にグランドのベタ膜が部分的に存在しない場合、或いは線路を挟んで両側にグランドのベタ膜が存在する場合でも、広義にこれをマイクロストリップラインと称する。
【００５６】
このようなパッケージ２０の導体パターン２３の構成を図１０に基づいて説明する。図１０に示すように、導体パターン２３は、バンプ接続用パッド２４ａ〜２４ｅと、このバンプ接続用パッド２４ａ〜２４ｅからそれぞれ延在された伝送路（以下、本説明ではマイクロストリップラインという：導体パターン２３に対応）２５ａ〜２５ｅとが形成される。ここで、マイクロストリップライン２５ａ〜２５ｅの主要構成材料としては、抵抗損失を小さくするため、なるべく低比抵抗の導電性材料が好ましい。具体的な材料としては、Ｃｕ或いはＡｇが好ましい。
【００５７】
このような構成において、図６の梯子型バンドパスフィルタ素子１におけるバンプ接続用パッド１１ａ〜１１ｅ上に形成された各バンプ１３Ａ〜１３Ｅが、それぞれ１対１で対応するバンプ接続用パッド２４ａ〜２４ｅにボンディングされる。この際、それぞれの接続には１つのバンプ（１３Ａ〜１３Ｅの何れか）のみを用いるように構成するとよい。このように必要最小限である１個のバンプを用いて接続することにより、バンプ接続用パッド１１Ａ〜１１Ｅ，２４ａ〜２４ｅの面積を必要最小限にすることができ、浮遊容量の発生を抑えることができる。
【００５８】
パッケージ２０のバンプ接続用パッド２４ａ〜２４ｅの大きさは、例えば２００μｍ角（□）の正方形である。これは、約１２０μｍφであるバンプ１３の設置面積に対して略３５０％のサイズであり、製造上の位置決め精度にある程度のマージンを持たせられている。但し、本実施形態において、バンプ接続用パッド２４ａ〜２４ｅの大きさは、バンプ１３が設置される面積に対して１倍以上６倍以下の条件を満足することが好ましい。尚、この条件は、マイクロストリップラインをより長く引き回すスペースを確保すること、パッケージを小型化した際にもフィルタ特性を向上させるのに十分なインダクタンスを得ること、パッケージにおいて各バンプ接続用パッド２４ａ〜２４ｅ間及びバンプ接続用パッド２４ａ〜２４ｅとマイクロストリップライン２５ａ〜２５ｅとの間の距離を大きく確保すること、及び、フェイスダウン状態で実装された梯子型バンドパスフィルタ素子１の電極パターン領域（上部電極膜４及び下部電極膜５）とダイアタッチ面Ａ上のバンプ接続用パッド２４ａ〜２４ｅとの対向する部分を少なくできること等の要件を達成するための目安である。即ち、この条件を満足するように構成することで、本実施形態では、マイクロストリップラインをより長く引き回すスペースを確保することができ、小型化されたパッケージにおいても特性向上に十分なインダクタンスを得ることができ、更にな浮遊容量の発生を抑えることも可能となる。
【００５９】
また、各マイクロストリップライン２５ａ〜２５ｅの幅は１００μｍである。但し、各マイクロストリップライン２５ａ〜２５ｅの幅は、５０μｍ以上１５０μｍ以下という条件を満足することが好ましい。即ち、マイクロストリップライン２５ａ〜２５ｅの幅は、１５０μｍ以上とした場合、不要な浮遊容量が増加するためフィルタ特性が悪化する。また、５０μｍ以下とした場合、マイクロストリップラインを再現性良く形成することが困難になる。このため、上記のような条件が目安として設定される。
【００６０】
また、各マイクロストリップライン２５ａ〜２５ｅは、角を有さないように丸みを帯びた蛇行ラインで描かれる。このように、マイクロストリップライン２５ａ〜２５ｅの少なくとも一部に曲線部分を持たせることで、直線的に形成した場合よりもインダクタンスのＱを高くすることが可能となり、結果としてフィルタ特性を向上させることができる。
【００６１】
更に、各マイクロストリップライン２５ａ〜２５ｅの大部分、例えば８割以上は、梯子型バンドパスフィルタ素子１の電極パターン領域（上部電極膜４及び下部電極膜５）に対向する部分以外に形成されている。これにより、ダイアタッチ面Ａ上のマイクロストリップライン２５ａ〜２５ｅの大部分が、フェイスダウン状態で実装された梯子型バンドパスフィルタ素子１の上部電極膜４と対向しない領域に形成されるため、浮遊容量の発生を抑えることができる。
【００６２】
以上のように構成することで、フェイスダウン状態で実装された梯子型バンドパスフィルタ素子１の上部電極膜４又は下部電極膜５が、ダイアタッチ面Ａ上の導体パターン２３と殆ど対向しない状態となる。即ち、上記の構成とすることで、上部電極膜４又は下部電極膜５と、導電パターン２３とにより寄生容量が発生することを防止でき、梯子型バンドパスフィルタ素子１の所定の直列／並列共振器にマイクロストリップラインによるインダクタンスが付与される。また、マイクロストリップライン２５ａ〜２５ｅを角の無い蛇行ラインで形成することで、インダクタンスのＱの特性を向上させることができる。
【００６３】
また、上記したように、マイクロストリップライン２５ａ〜２５ｅをパッケージ２０のダイアタッチ面Ａ上に形成することで、マイクロストリップライン２５ａ〜２５ｅの片面が空気層となるため、浮遊容量の発生を抑えることができるとともに、パッケージ２０が簡易な構成となるため、コストアップを抑えることが可能となる。
【００６４】
図１１に上記のように構成したパッケージ２０に梯子型バンドパスフィルタ素子１を収納したバンドパスフィルタ装置３０の等価回路を示す。図１１に示すように、上記のようなインダクタンス成分を有するパッケージ２０とインダクタンス成分が無視できる程度に低減された梯子型バンドパスフィルタ素子１とを接続することで、各共振子（Ｓ１〜Ｓ４，Ｐ１〜Ｐ３）にＱの良いインダクタンス（Ｌ１〜Ｌ５）が直列に接続されたバンドパスフィルタ装置３０を構成することが可能となる。即ち、フィルタ特性の広帯域化及び通過帯域近傍における高抑圧化が図られた小型のバンドパスフィルタ装置３０を構成することが可能となる。尚、付加するインダクタンスの位置及び大きさは、所望のフィルタ特性に応じて、適宜、選択される。
【００６５】
尚、各マイクロストリップライン２５ａ〜２５ｅのうち並列共振子Ｐ１〜Ｐ３に接続されたマイクロストリップライン２５ａ，２５ｃ，２５ｄは、ダイアタッチ面Ａに対して上方であって側壁部２２の内部を貫通するビア２４を通して側壁部２２の上面に形成された導電性シールリング３１に接続され、そこで電気的に共通化された状態になっている。
【００６６】
また、ダイアタッチ面Ａの各マイクロストリップライン２５ａ〜２５ｅは、ビア２４又は側壁部２２に形成されたキャスターレションの導体を通して、パッケージ２０裏面に形成されたフットパターン３２に接続される。尚、このフットパターン３２は、外部回路との接続端子として機能する。
【００６７】
また、パッケージ２０本体には導電性シールリング３１を介して前記側壁部により形成される凹部を覆うように導電性キャップ部材３３が装着されており、その内部が密閉状態になっている。尚、内部は真空状態又は乾燥窒素が充填された状態に保持される。
【００６８】
ここで、上記した梯子型バンドパスフィルタ素子１のチップのみの特性と、このチップを上記したパッケージ２０に実装した時の特性とを図１２に示す。図１２を参照すると明らかなように、チップをパッケージ２０に実装することによって、フィルタ特性の広帯域化及び通過帯域近傍における高抑圧化が図られる。即ち、以上のように構成することで、本実施形態では、バンドパスフィルタフィルタ装置が有するフィルタ特性の広帯域化及び通過帯域近傍における高抑圧化を図ることができる。
【００６９】
尚、上記では、梯子型のバンドパスフィルタ素子を挙げて説明したが、本発明ではこれに限定されず、例えば格子型等、他の回路構成であってもよい。
【００７０】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００７１】
【発明の効果】
以上説明したように、本発明によれば、パッケージ内のマイクロストリップラインによるＱの良いインダクタンスのみがフィルタ素子を形成する各圧電薄膜共振子に直列に付加される構成が、フィルタ装置の縮小が可能なバンプ接続を用いて実現されるため、フィルタ特性の広帯域化及び通過帯域近傍における高抑圧化が図られた小型のフィルタ装置が実現される。また、フィルタ素子における悪いＱのインダクタンスが低減されるため、フィルタ特性を向上させることが可能となる。更に、浮遊容量の発生も抑えられるため、フィルタ特性をより向上させることが可能となる。
【図面の簡単な説明】
【図１】従来技術１による梯子型弾性表面波フィルタ装置１００の構成を示す回路図である。
【図２】従来技術２による梯子型弾性表面波フィルタ装置２００の弾性表面波の伝播方向に沿った概略構成を示す断面図である。
【図３】図２に示す梯子型弾性表面波フィルタ装置２００に搭載される梯子型弾性表面波フィルタ素子２０１の構成を示す上面図である。
【図４】図２に示す梯子型弾性表面波フィルタ素子２０１を収納するパッケージ２０２のダイアタッチ面Ａを示す図である。
【図５】一般的な一端子対圧電薄膜共振子の等価回路を示す回路図である。
【図６】本発明の一実施形態による梯子形バンドパスフィルタ素子１の上面図である。
【図７】図６に示す梯子型バンドパスフィルタ素子１のＸ−Ｘ’断面図である。
【図８】図６に示す梯子型バンドパスフィルタ素子１の等価回路を示す回路図である。
【図９】図６に示す梯子型バンドパスフィルタ素子１がパッケージ２０に収納された構成を有するバンドパスフィルタ装置３０の概略構成を示すＸ−Ｘ’方向の断面図である。
【図１０】図９に示すパッケージ２０のダイアタッチ面Ａを示す上面図である。
【図１１】図９に示すバンドパスフィルタ装置３０の等価回路を示す回路図である。
【図１２】本発明の一実施形態による梯子型バンドパスフィルタ素子１のチップのみの特性と該チップをパッケージ２０に実装した時の特性とを示すグラフである。
【符号の説明】
１　梯子型バンドパスフィルタ素子
２　基板
３　圧電膜
４　上部電極膜
５　下部電極膜
５ａ　モリブデン層
５ｂ　アルミニウム層
６　キャビティ
１１　バンプ接続用パッド
１１ａ、１４ａ　金層
１１ｂ、１４ｂ　チタン層
１３　バンプ
１４　導電層
２０　パッケージ
２１　底板部
２２　側壁部
２３　導体パターン
２４　ビア
２４ａ〜２４ｅ　バンプ接続用パッド
２５ａ〜２５ｅ　マイクロストリップライン
Ｌ１〜Ｌ５　インダクタンス
Ｓ１〜Ｓ４　直列共振子
Ｐ１〜Ｐ３　並列共振子
【図１】
2004120016.tif 000003
【図２】
2004120016.tif 000004
【図３】
2004120016.tif 000005
【図４】
2004120016.tif 000006
【図５】
2004120016.tif 000007
【図６】
2004120016.tif 000008
【図７】
2004120016.tif 000009
【図８】
2004120016.tif 000010
【図９】
2004120016.tif 000011
【図１０】
2004120016.tif 000012
【図１１】
2004120016.tif 000013
【図１２】
2004120016.tif 000014