(57)【要約】【課題】ソルダーレジスト下方、リード配線部、絶縁性フィルムと銅箔の界面での銅の過剰溶解を防止し、下地貴金属めっきや合金めっきを施さずに、安価、且つスズめっきの特性を損なわずにスズめっきのホイスカを抑制し、高い信頼性を有する半導体装置用テープキャリアを提供する。【解決手段】絶縁性フィルム上に施された銅箔をパターニングして微細配線パターンを形成し、そのインナーリードの先端部を絶縁性フィルムに設けたデバイスホール内に突出させ、絶縁性フィルム上でこのインナーリード部へ伸びるリードを覆うように所定の領域にソルダーレジストを塗布し、そのソルダーレジストから露出しているインナーリードを含むリード部分にスズめっき層を形成した半導体装置用テープキャリアにおいて、ソルダーレジスト際部の印刷位置をデバイスホールの端部から０．０５ｍｍ以上離れた所に定める。【選択図】　　　図１
2004103706.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性フィルム上に施された銅箔をパターニングして微細配線パターンを形成し、そのインナーリードの先端部を絶縁性フィルムに設けたデバイスホール内に突出させ、絶縁性フィルム上でこのインナリード部へ伸びるリードを覆うように所定の領域にソルダーレジストを塗布し、そのソルダーレジストから露出しているインナーリードを含むリード部分にスズめっき層を形成した半導体装置用テープキャリアにおいて、
ソルダーレジストの際部の印刷位置をデバイスホールの端部から０．０５ｍｍ以上離れた所に定めたことを特徴とする半導体装置用テープキャリア。
【請求項２】
請求項１記載の半導体装置用テープキャリアにおいて、
前記スズめっき層の厚さは０．２〜１．０μｍであり、これを熱処理して厚さ０．２０μｍ以上のスズ−銅合金層と、その下方の厚さ０．１５〜０．８μｍの純スズ層にしたことを特徴とする半導体装置用テープキャリア。
【請求項３】
絶縁性フィルム上に施された銅箔をパターニングして微細配線パターンを形成し、そのインナーリードの先端部を絶縁性フィルムに設けたデバイスホール内に突出させ、絶縁性フィルム上でこのインナリード部へ伸びるリードを覆うように所定の領域にソルダーレジストを塗布した半導体装置用テープキャリアの製造方法において、
ソルダーレジストの際部の印刷位置をデバイスホールの端部から０．０５ｍｍ以上離れた所に定め、
このテープを、めっき液がデバイスホールを貫通して流動するように置換析出型の無電解スズめっき液に浸漬し、ソルダーレジストから露出しているインナーリードを含むリード部分にスズめっき層を形成したことを特徴とする半導体装置用テープキャリアの製造方法。
【請求項４】
請求項３記載の半導体装置用テープキャリアの製造方法において、
前記スズめっき層を加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層と、その下方の厚さ０．１５〜０．８μｍの純スズ層にしたことを特徴とする半導体装置用テープキャリアの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、精密電子部品であるＴＡＢテープキャリアのような半導体装置用テープキャリア及びその製造方法、特にその銅箔の配線パターンにスズめっきを行う際の銅の喰われ及びホイスカの発生を防止する構造に関するものである。
【０００２】
【従来の技術】
従来のＴＡＢテープキャリアの製造方法を、本発明の実施形態に係る図３を併用して説明する。
【０００３】
図３に示すように、ポリイミドフィルムなどの絶縁性フィルム３に接着剤層２を介して銅箔１を貼り合わせ、この銅箔１をパターニングして銅リード２１を含む配線パターン２０を形成する。次いで、この配線パターン２０のインナーリード２１ａ、アウターリード２１ｂなどの接続部分を除いた部分に、絶縁膜としてソルダーレジスト５を塗布する。このようにしてソルダーレジスト５を塗布した後、露出する部分である接続端子部分にスズめっき層７を形成する。これは、液中に銅の錯化剤を含有する置換析出型の無電解めっきを施して、配線パターン２０上に置換金属を析出させる。
【０００４】
しかし、ソルダーレジスト５を塗布し、乾燥硬化させた後スズめっきを行うと、ソルダーレジスト５の端部から配線パターンに沿ってソルダーレジストの下面にめっき液が浸入し、局部電池を形成してこの部分の銅が溶出する。
【０００５】
そこで、パターンにめっきした後でソルダーレジストを塗布する等の工夫がなされているが、食われ部の生成を根本的になくすことは困難である。ちなみに、従来では、あまり細密性が要請されない電子部品の場合、Ｃｕ箔厚も厚かったため、食われはそれ程問題にならず、このため印刷位置の設定としては特に指定はなかった。
【０００６】
他の問題点として、スズめっき皮膜は、スズめっき直後、放置するとホイスカ（ひげ状の結晶）が発生することが良く知られており、特に微細ピッチのパターンではホイスカの発生がショートの原因となるため、種々の検討が行われてきた。このスズホイスカの抑制手段としては、（１）　下地めっきとして、ニッケル、銅、鉛、はんだ、スズ−ニッケル合金、スズ−銅合金層を形成する。（２）　めっき後にリフロー処理を施す。（３）　めっき後に加熱してアニール処理を施す。（４）　スズめっきを他のスズ−合金めっきまたは他の金属めっきに変更する。（５）　スズめっきに数％以上鉛を含む半田めっきに変更する。等が知られている。
【０００７】
しかし、上記（１）　の下地めっきを施す手法は、下地めっき工程が付与されるのでコストが高くなる。上記（２）　のめっき後にリフロー処理を施す方法は、最初に厚く均一なめっきを施したとしても、リフロー後はめっき厚にバラツキが生じてしまい、さらにスズめっき表面が酸化するという問題が生じる。上記（３）　のめっき後にアニール処理を施す方法は、短期間ではホイスカ抑制効果があるが、６ケ月程度の長期間になると完全にホイスカの成長を防止することができないため、完全なホイスカ対策とはならないという問題がある。上記（４）　、（５）　の手法は金めっき、半田めっきを行うことがあるが、金めっきはコスト高、半田めっきはめっき皮膜組成、膜厚のコントロールが難しい等の問題がある。
【０００８】
また、こうしたホイスカの成長を制御する方法として、特開平５−３３１８７号公報には、「銅又は銅合金の微細パターン上にスズめっきを施すに際し、まず厚さ０．１５μｍ以上のスズめっきを施し、次いで加熱処理して該純スズ層をすべて銅素地とのＣｕ−Ｓｎ拡散層とし、その上にスズめっきを施し、純スズめっき厚を０．１５〜０．８μｍとする」という技術が開示されている。すなわち、この従来技術は、スズめっき層を形成し、このスズめっき層を加熱処理してこのスズめっき層に銅を拡散させた後、再度めっき（フラッシュめっき）して、銅が拡散されたスズめっき層表面に純スズめっき層を形成してホイスカの形成を防止するものである。
【０００９】
【発明が解決しようとする課題】
一般にスズめっきは、耐食性、はんだ付け性に優れていることから電子部品に広く使用されている重要な技術の一つである。
【００１０】
しかしながら、従来技術においては、配線パターン上にソルダーレジストを塗布して硬化させた後にスズめっきを行い、さらに加熱処理してこのスズめっき層に銅を拡散させた後、この銅が拡散されたスズめっき層の表面に再度スズめっき層を形成している。従って、加熱処理を挟んで一回目のスズめっきと二回目のスズめっきとを行わなければならず、より簡易、且つ効果的にホイスカを抑制する製造方法の提供が望まれている。
【００１１】
ところで、半導体装置用テープキャリアとしては、絶縁性フィルムに設けるデバイスホール６を、図３の如く、その中に半導体素子（半導体チップ）１０を収納し得る大きさに形成し、インナーリードの先端部を、この収納した半導体素子の電極に圧着し得るように構成したものがある。
【００１２】
発明者等の認識によれば、かかるテープキャリアをスズめっき液に浸漬した場合、このスズめっき液はテープキャリアの一方の面に対して略垂直方向に流動しているため、貫通孔であるデバイスホール付近は、他の部分に比べ、めっき液の流れが速くなる傾向にある。
【００１３】
このため、上記構造のＴＡＢテープキャリアの場合、図４に示すように、銅リード２１におけるソルダーレジスト５下方の際部１ａだけでなく、ポリイミド樹脂製絶縁性フィルム３と銅箔との界面１ｂにおいて、無電解スズめっきする際に銅が過剰溶解１１し、リード強度を低下させるという問題がある。
【００１４】
また、一般に無電解スズめっきは銅との置換で析出するが、この場合、無電解スズめっきの前処理液がソルダーレジスト５の下方は浸透しにくく、銅表面に有機物の残さ、汚染物等が残り、無電解スズめっき時に反応速度が著しく速くなり、銅が過剰に溶解する場合がある。
【００１５】
さらに最近微細パターン化の要求が強くなっており、めっき面積がより小さくなっていることから、めっき面積の大きいところと微細な部分で、無電解スズめっき時に反応速度に差が生じる。特に微細部では無電解スズめっきの反応速度が速くなり銅が過剰溶解しリード強度が低下する。
【００１６】
そこで、本発明の目的は、上記課題を解決し、ソルダーレジスト下方、リード配線部、絶縁性フィルムと銅箔の界面での銅の過剰溶解を防止するところにある。
【００１７】
また、本発明の他の目的は、下地貴金属めっきや合金めっきを施さずに、安価、且つスズめっきの特性を損なわずに、スズめっきのホイスカを抑制し、高い信頼性を有する半導体装置用テープキャリアを提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１９】
請求項１の発明に係る半導体装置用テープキャリアは、絶縁性フィルム上に施された銅箔をパターニングして微細配線パターンを形成し、そのインナーリードの先端部を絶縁性フィルムに設けたデバイスホール内に突出させ、絶縁性フィルム上でこのインナリード部へ伸びるリードを覆うように所定の領域にソルダーレジストを塗布し、そのソルダーレジストから露出しているインナーリードを含むリード部分にスズめっき層を形成した半導体装置用テープキャリアにおいて、ソルダーレジストの際部の印刷位置をデバイスホールの端部から０．０５ｍｍ以上離れた所に定めたことを特徴とする。
【００２０】
請求項２の発明は、請求項１記載の半導体装置用テープキャリアにおいて、スズめっき層の厚さは０．２〜１．０μｍであり、これを熱処理して厚さ０．２０μｍ以上のスズ−銅合金層と、その下方の厚さ０．１５〜０．８μｍの純スズ層にしたことを特徴とする。
【００２１】
請求項３の発明に係る半導体装置用テープキャリアの製造方法は、絶縁性フィルム上に施された銅箔をパターニングして微細配線パターンを形成し、そのインナーリードの先端部を絶縁性フィルムに設けたデバイスホール内に突出させ、絶縁性フィルム上でこのインナリード部へ伸びるリードを覆うように所定の領域にソルダーレジストを塗布した半導体装置用テープキャリアの製造方法において、ソルダーレジストの際部の印刷位置をデバイスホールの端部から０．０５ｍｍ以上離れた所に定め、このテープを、めっき液がデバイスホールを貫通して流動するように置換析出型の無電解スズめっき液に浸漬し、ソルダーレジストから露出しているインナーリードを含むリード部分にスズめっき層を形成したことを特徴とする。
【００２２】
請求項４の発明は、請求項３記載の半導体装置用テープキャリアの製造方法において、前記スズめっき層を加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層と、その下方の厚さ０．１５〜０．８μｍ純スズ層にしたことを特徴とする。このソルダーレジスト塗布液中には、樹脂成分の他に、硬化促進剤、充填剤、添加剤、チキソ剤、溶剤、及び弾性を有する微粒子等を含んでも良い。
【００２３】
＜発明の要点＞
テープキャリアをスズめっき液に浸漬した際に、このスズめっき液はテープキャリアの一方の面に対して略垂直方向に流動しているため、貫通孔であるデバイスホール付近は、他の部分に比べ、めっき液の流れが速くなる傾向にある。そのため、ソルダーレジストの際部の印刷位置をデバイスホールの端部から０．０５ｍｍ未満とした場合には、デバイスホール付近におけるめっき液の流速によって、ソルダーレジストと銅箔の界面における反応速度が増大し、銅の過剰溶解現象が顕著にあらわれる。
【００２４】
これに対し、ソルダーレジストの際部の印刷位置をデバイスホールの端部から０．０５ｍｍ以上とした場合には、上記印刷位置がデバイスホールの端部からある程度離間していることから、前者に比べめっき液の流速に伴う銅の過剰溶解現象を低減することができる。
【００２５】
そこで本発明では、ソルダーレジストの際部の印刷位置をデバイスホールの端部から０．０５ｍｍ以上離れた所に定め、このテープを、めっき液がデバイスホールを貫通して流動するように置換析出型の無電解スズめっき液に浸漬し、ソルダーレジスト下方、微細リード配線部、ポリイミドフィルムと銅の界面での銅の過剰溶解を防止するものである。
【００２６】
また本発明では、ソルダーレジストから露出しているインナーリードを含むリード部分に厚さ０．２〜１．０μｍのスズめっき層を形成し、得られたスズめっき層を加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層と、その下方の厚さ０．１５〜０．８μｍの純スズ層とにする。これによれば、スズめっき層を加熱処理しているため、ホイスカの発生が抑えられると共に、従来の一回目のスズめっき層を全て銅素地とのＣｕ−Ｓｎ拡散層とする場合のように、二回目のスズめっきを施す必要がないので、安価、且つ容易に高信頼性の半導体装置用テープキャリアを得ることができる。
【００２７】
純スズ層の厚さを０．１５〜０．８μｍとした理由は、０．１５μｍ未満の場合はインナリードのボンディング性が困難となり、０．８μｍを超えると、めっきだれを生じ、短絡の原因となるからである。また、スズ−銅合金層の厚さを０．２０μｍ以上とした理由は、ホイスカ抑制効果が不十分となるからである。
【００２８】
このように本発明によれば、下地貴金属めっきや合金めっきを施さずに、安価でスズめっきの特性を損なわずに、スズめっきのホイスカを抑制し、高い信頼性を有する半導体装置用テープキャリアを提供することができる。
【００２９】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。ここでは本発明の半導体装置用テープキャリアの代表例として、ＴＡＢテープキャリアの製造方法について、工程順に図１を参照にして説明する。
【００３０】
図１に示すように、半導体素子を収納し得る大きさのデバイスホール６を設けたポリイミド樹脂製の絶縁性フィルム３に、接着剤層２を介して銅箔１を貼り合わせる（図１（ａ））。この銅箔１をパターニングして銅リード２１を含む微細配線パターン２０を形成し、配線体テープとする。すなわち、ポリイミド樹脂上に接着剤層２を介して施された銅箔１にフォトレジスト４をコートし（図１（ｂ））、露光、現像、エッチング、剥膜処理により微細配線パターン２０を形成する（図１（ｃ））。ここで、微細配線パターン２０の銅リード２１は、そのインナーリード２１ａの先端部が、絶縁性フィルム３に設けたデバイスホール６内に突出する形となる。
【００３１】
次いで、絶縁性フィルム３上でインナリード部へ伸びる銅リード２１を覆うように所定の領域にソルダーレジスト５を塗布する。このソルダーレジスト５の塗布液中には、ウレタン系、ポリイミド系、アクリル系、エポキシ系からなる群から選択されるいずれか一つ以上の熱硬化性樹脂を含むものであってもよい。また、ソルダーレジストの塗布液中には、樹脂成分の他に、硬化促進剤、充填剤、添加剤、チキソ剤、溶剤、及び弾性を有する微粒等を含んでも良い。すなわち、上記配線体テープにおける配線パターン２０のインナーリード２１ａ、アウターリード２１ｂを除いた部分に、絶縁膜としてソルダーレジスト５を塗布する（図１（ｄ））。すなわち、液状のエポキシ系ソルダーレジスト（インク）をスクリーン印刷法により印刷コートし、このインクをポストキュア（加熱硬化）することで、配線パターン上に絶縁保護膜層を形成する。ここでは、塗布後すぐにインラインベーク（１２０℃、２〜３分）を施すことで、ソルダーレジストが流れ出す前に仮乾燥して流れ出しを抑え、次いで、本ベークをソルダレジストの硬化条件（１５０℃、９０分）で行う。
【００３２】
このソルダーレジスト５の印刷に際しては、ソルダーレジスト５の印刷位置が、図２（ａ）（ｂ）から良く判るように、デバイスホール６の端部（開口縁部）６ａから所定距離ｄ＝０．０５ｍｍ以上離れた所に来るように塗布し、塗布後加熱硬化させる。
【００３３】
その後、銅リード２１に安定した接合性を与えるため、ソルダーレジスト５の形成されていない接続部分、すなわちインナーリード２１ａ及びアウターリード２１ｂの部分に、無電解スズめっきにより、厚さ０．２〜１．０μｍの純スズめっき層７を形成する（図１（ｅ））。このスズめっきは、液中に銅の錯化剤を含有する置換析出型の無電解めっきを施して、配線パターン２０上に置換金属を析出させることで行なう。その際、配線体テープは、めっき液がデバイスホール６を貫通して流動する向きとなるようにして、置換析出型の無電解スズめっき液に浸漬する。次いで、得られたスズめっき層７を加熱処理することにより、厚さ０．２０μｍ以上のスズ−銅合金層８と、その下方の厚さ０．１５〜０．８μｍの純スズ層７ａとにする。
【００３４】
上記テープキャリアの半導体素子（ＩＣチップ）１０への実装作業は、図３に示すように、半導体素子１０をデバイスホール６に位置するように配置し、デバイスホール６に突出したインナーリード２１ａと半導体素子１０の電極（金バンプ）９を位置合わせした後、ボンディングツールにより圧着する。半導体素子１０の電極９には金バンプが形成されており、加熱された状態で銅リード２１に圧着されるとスズめっきが溶融し、金−スズ合金が形成し、電極９とインナーリード２１ａが接合される。
【００３５】
上記のようにソルダーレジスト５の際部の印刷位置をデバイスホール６の端部６ａから０．０５ｍｍ以上離れた所に定め、このテープを、めっき液がデバイスホールを貫通して流動するように置換析出型の無電解スズめっき液に浸漬することにより、図４に示す、銅リード２１におけるソルダーレジスト５下方の際部１ａおよびポリイミド樹脂製絶縁性フィルム３との銅箔界面１ｂでの銅の過剰溶解１１を防止することができる。
【００３６】
また、スズめっき層７を加熱処理して、スズ−銅合金層８を０．２０μｍ以上、純スズ層７ａを０．１５〜０．８０μｍとすることにより、下地貴金属めっきや合金めっきを施さずに、安価でスズめっきの特性を損なわずに、スズめっきのホイスカを抑制し、高い信頼性を有する半導体装置用テープキャリアを提供することができる。
【００３７】
ここで、ソルダーレジスト５の印刷位置をデバイスホール６の端部６ａから０．０５ｍｍ以上離す理由は、０．０５ｍｍ未満であると銅喰われ１１（図４）が過剰となり、リード折り曲げ強度が低下するからである。また、ソルダーレジスト５の印刷後、スズめっきする際の純スズ層７ａの厚さを０．１５〜０．８μｍの範囲とした理由は、０．１５μｍ未満の場合はインナリードのボンディング性が困難となり、０．８μｍを超えるとめっきだれを生じ、短絡の原因となる。さらにスズ−銅合金層８の厚さを０．２０μｍ以上とした理由は、０．２０μｍ未満ではホイスカ抑制効果が不十分となるからである。
【００３８】
本発明の効果を確認するため、スズめっき条件を変えて表１に示すサンプル１〜６を作成し、その銅過剰溶解性（喰われ量、リード破断折り曲げ回数）を評価した。
【００３９】
【表１】
2004103706.tif 000003
【００４０】
まず、厚さ２５μｍの銅箔１全面に接着剤層２を介して，ポリイミド樹脂製絶縁性フィルム３から成る基材テープをラミネートにより、貼り合せる（図１（ａ））。その後、接着剤硬化のための１７０℃×５ｈｒのキュアを行なう。その後、所定のレジスト４を塗布して乾燥し（図１（ｂ））、所定の配線リードパターンを有するフォトマスクを通して露光、現像させた後、エッチングを行いリード２１を含む微細配線パターン２０を作製した（図１（ｃ））。次に、この銅の微細配線パターン２０が形成された半導体装置用テープキャリアの銅配線パターン２０上の一部分、つまりインナーリード２１ａ、アウターリード２１ｂ等の接続部分を除いた領域に、ソルダーレジスト５を印刷した後（図１（ｄ））、露出する部分である接続端子部分に０．３〜０．８１μｍのスズめっき層７を形成し（図１（ｅ））、そしてこれを１００℃〜１５０℃で５分〜９０分加熱処理することにより、純スズ層７ａを０．２〜０．３μｍ、スズ−銅合金層（スズ合金層）８を０．２２μｍ形成させたものを作製した。ここでサンプル１〜サンプル６として、ソルダーレジスト５の印刷位置をデバイスホール６の端部から−０．１〜０．３ｍｍの範囲で変化させたもの、正確には−０．１、０．００、０．０３、０．０５、０．１０、０．３０ｍｍとしたものを作製し、銅の過剰溶解性を断面観察による喰われ量の測定とリード破断折り曲げ回数の測定を行なった。
【００４１】
表１より、ソルダーレジスト５の印刷位置がデバイスホールの端部から０．０５ｍｍ未満（サンプル１〜３）であると、喰われ量が増大し、リード破断折り曲げ回数が低下するが、０．０５ｍｍ以上としたもの（サンプル４〜６）については、喰われ量が３．３〜３．５μｍと少なく、リード破断折り曲げ回数も８回と高いことが明らかになった。
【００４２】
従って、ソルダーレジスト５の際部の印刷位置は、デバイスホールの端部から０．０５ｍｍ以上離れた所に在ることが、銅の過剰溶解を防止する上で重要なことが判る。なおスズ−銅合金層（スズ合金層）８の厚さを０．１５〜０．２５μｍの範囲で変更させてみたが、０．２０μｍ未満のものはホイスカ抑制効果が不十分となった。
【００４３】
銅箔１の厚さが１２μｍのテープキャリアで、表１と同様なサンプルを作成し、その銅過剰溶解性（喰われ量、リード破断折り曲げ回数）を評価したところ、ほぼ同様な結果が得られた。
【００４４】
【発明の効果】
以上説明したように本発明によれば、ソルダーレジストの際部の印刷位置をデバイスホールの端部から０．０５ｍｍ以上離れた所に定めたので、置換析出型の無電解スズめっき液に浸漬し、めっき液がデバイスホールを貫流動した際の、ソルダーレジスト下方、微細リード配線部、ポリイミドフィルムと銅の界面での銅の過剰溶解、及び微細リード部での銅の過剰溶解を抑制することができる。
【００４５】
また、ソルダーレジストから露出しているインナーリードを含むリード部分に厚さ０．２〜１．０μｍのスズめっき層を形成し、これを熱処理して厚さ０．２０μｍ以上のスズ−銅合金層と、その下方の厚さ０．１５〜０．８μｍの純スズ層にしたので、スズめっき以外の金属めっきを行わなくても、比較的安価でスズのホイスカを抑制することができ、高い信頼性を有したスズめっき皮膜が得られる。
【００４６】
従って、本発明によれば、銅の過剰溶解を抑制し、しかもスズのホイスカを抑制した高い信頼性を有する半導体装置用テープキャリアを安価に得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置用テープキャリアの製造方法を工程毎に示した断面図である。
【図２】本発明の半導体装置用テープキャリアのソルダーレジスト印刷位置を示したもので、（ａ）はそのテープキャリアの概略平面図、（ｂ）はそのＡ部拡大図である。
【図３】本発明の半導体装置用テープキャリアにＩＣチップを搭載して半導体装置を構成した組立図である。
【図４】銅の過剰溶解現象を示した断面図である。
【符号の説明】
１　銅箔
２　接着剤層
３　ポリイミド樹脂製絶縁性フィルム
４　フォトレジスト
５　ソルダーレジスト
６　デバイスホール
６ａ　端部
７　純スズめっき層
７ａ　純スズ層
８　スズ−銅合金層
９　電極
１０　半導体素子
１１　銅の過剰溶解部
２０　配線パターン
２１　銅リード
２１ａ　インナーリード
２１ｂ　アウターリード
【図１】
2004103706.tif 000004
【図２】
2004103706.tif 000005
【図３】
2004103706.tif 000006
【図４】
2004103706.tif 000007