(57)【要約】【課題】配線の上方に形成するフォトレジスト膜に正常なパターニングが行えないほどの気泡が発生することを防止できる半導体装置及びその製造方法を提供する。【解決手段】本発明に係る半導体装置は、下地上に形成された隣接する電源配線１３，１４と、下地及び電源配線１３，１４の上に形成された層間絶縁膜と、を具備するものである。電源配線１３と電源配線１４の間隔が０．８μｍ以下であり、電源配線１３，１４が数百μｍの長さＬで屈曲させたパターンを有し、この屈曲させた部分（空気抜きポイント２０）の電源配線１３と電源配線１４の間隔が０．８μｍより大きいものであることが好ましい。【選択図】　　　　図１
2004096045.tif 000002
【特許請求の範囲】
【請求項１】
下地上に形成された隣接する第１及び第２の配線を備えた配線であって、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第１及び第２の配線が５００μｍ以下の長さで屈曲させたパターンを有し、この屈曲させた部分の第１の配線と第２の配線の間隔が所定間隔より大きいものであることを特徴とする配線。
【請求項２】
下地上に形成された隣接する第１及び第２の配線を備えた配線であって、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第２の配線が５００μｍ以下の間隔で分離されており、
この分離された部分における第２の配線の一方と第２の配線の他方とは接続配線によって接続されており、
上記分離された部分における第２の配線の一方と第２の配線の他方との間隔が所定間隔より大きいものであることを特徴とする配線。
【請求項３】
上記所定間隔が０．８μｍであることを特徴とする請求項１又は２に記載の配線。
【請求項４】
下地上に隣接する第１及び第２の配線を形成する配線の製造方法であって、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第１及び第２の配線が５００μｍ以下の長さで屈曲させたパターンを有し、この屈曲させた部分の第１の配線と第２の配線の間隔が所定間隔より大きいものであることを特徴とする配線の製造方法。
【請求項５】
下地上に隣接する第１及び第２の配線を形成する配線の製造方法であって、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第２の配線が５００μｍ以下の間隔で分離されており、
この分離された部分における第２の配線の一方と第２の配線の他方とを接続配線によって接続されており、
上記分離された部分における第２の配線の一方と第２の配線の他方との間隔が所定間隔より大きいものであることを特徴とする配線の製造方法。
【請求項６】
上記所定間隔が０．８μｍであることを特徴とする請求項４又は５に記載の配線の製造方法。
【請求項７】
下地上に形成された隣接する第１及び第２の配線と、
下地、第１及び第２の配線の上に形成された層間絶縁膜と、
を具備し、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第１及び第２の配線が５００μｍ以下の長さで屈曲させたパターンを有し、この屈曲させた部分の第１の配線と第２の配線の間隔が所定間隔より大きいものであることを特徴とする半導体装置。
【請求項８】
下地上に形成された隣接する第１及び第２の配線と、
第２の配線に５００μｍ以下の間隔で分離して形成された接続部と、
下地、第１及び第２の配線の上に形成された層間絶縁膜と、
を具備し、
第１の配線と第２の配線の間隔が所定間隔以下であり、
上記接続部は、第２の配線の一方と第２の配線の他方とを接続配線によって接続したものであり、
上記接続部における第２の配線の一方と第２の配線の他方との間隔が所定間隔より大きくすることを特徴とする半導体装置。
【請求項９】
上記第１及び第２の配線の相互間に位置する上記層間絶縁膜には隙間が形成されていることを特徴とする請求項７又は８に記載の半導体装置。
【請求項１０】
上記所定間隔が０．８μｍであることを特徴とする請求項７〜９のうちいずれか１項記載の半導体装置。
【請求項１１】
下地上に隣接する第１及び第２の配線を形成する工程と、
下地、第１及び第２の配線の上に層間絶縁膜を形成する工程と、
を具備し、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第１及び第２の配線が５００μｍ以下の長さで屈曲させたパターンを有し、この屈曲させた部分の第１の配線と第２の配線の間隔が所定間隔より大きいものであることを特徴とする半導体装置の製造方法。
【請求項１２】
上記第１及び第２の配線の相互間に位置する上記層間絶縁膜には隙間が形成されていることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
上記層間絶縁膜を形成する工程の後に、該層間絶縁膜の上にフォトレジスト膜を塗布し、このフォトレジスト膜に加熱処理を施す工程をさらに含むことを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
【請求項１４】
下地上に接続配線を形成する工程と、
この接続配線及び下地の上に第１層間絶縁膜を形成する工程と、
第１層間絶縁膜に、接続配線上に位置する第１及び第２の接続孔を形成する工程と、
第１層間絶縁膜上に第１の配線を形成すると共に、第１及び第２の接続孔内及び第１層間絶縁膜の上に第１の配線と隣接する第２の配線を形成する工程と、
第１層間絶縁膜、第１及び第２の配線の上に第２層間絶縁膜を形成する工程と、
を具備し、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第２の配線は５００μｍ以下の間隔で分離しており、その分離した部分が上記接続配線、第１及び第２の接続孔によって接続され、
上記分離した部分における第２の配線の一方と第２の配線の他方との間隔を所定間隔より大きく形成することを特徴とする半導体装置の製造方法。
【請求項１５】
上記第１及び第２の配線の相互間に位置する第２層間絶縁膜には隙間が形成されていることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
上記第２層間絶縁膜を形成する工程の後に、第２層間絶縁膜の上にフォトレジスト膜を塗布し、このフォトレジスト膜に加熱処理を施す工程をさらに含むことを特徴とする請求項１４又は１５に記載の半導体装置の製造方法。
【請求項１７】
上記所定間隔が０．８μｍであることを特徴とする請求項１１〜１６のうちいずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線、配線の形成方法、半導体装置及びその製造方法に係わり、特に、配線の上方に形成するフォトレジスト膜に正常なパターニングが行えないほどの気泡が発生することを防止できる配線、配線の製造方法、半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
図９は、従来の半導体装置を示す平面図である。図１０は、図９に示す１０−１０線に沿った断面図である。図１１は、図９に示す１１−１１線に沿った断面図である。
【０００３】
図９に示すように、従来の半導体装置は半導体チップ１００からなり、この半導体チップの外周部には複数の電極パッド１０１，１０２が配置されている。電極パッド１０１，１０２には電源配線１０３，１０４が接続されており、これらの電源配線１０３，１０４は互いに平行に配列された直線パターンからなっている。この直線パターンは数センチの長さを有している。
【０００４】
半導体チップ１００はシリコン基板（図示せず）を有しており、このシリコン基板の上方には図１０及び図１１に示すように絶縁膜１０５が形成されている。この絶縁膜１０５上には電源配線１０３，１０４が形成されている。電源配線１０３，１０４は、ＴｉＮ膜１１１と、その上に形成されたＡｌ合金膜１１２と、その上に形成されたキャップ膜１１３と、から構成されている。このキャップ膜１１３は、Ｔｉ膜上にＴｉＮ膜を形成したものである。
【０００５】
電源配線１０３，１０４及び絶縁膜１０５の上にはシリコン酸化膜からなる層間絶縁膜１０６が形成されている。この層間絶縁膜１０６の上には、電極パッド１０１，１０２を開口する際に用いるレジストパターン１０７が形成されている。図９〜図１１は、従来の半導体装置の製造工程途中の半導体装置を示すものであり、電極パッドを開口する前の工程を示す図である。
【０００６】
次に、上記半導体装置の配線層の製造方法について説明する。
まず、図１０及び図１１に示すように、シリコン基板（図示せず）の上方に絶縁膜１０５を形成する。次いで、この絶縁膜１０５の上にバリアメタルとしてのＴｉＮ膜１１１を堆積し、このＴｉＮ膜１１１の上にＡｌ合金膜１１２を堆積する。次いで、このＡｌ合金膜１１２の上にキャップ膜１１３を形成する。
【０００７】
次いで、このキャップ膜１１３、Ａｌ合金膜１１２及びＴｉＮ膜１１１をパターニングすることにより、絶縁膜１０５の上には電源配線１０３，１０４が形成される。
【０００８】
次いで、電源配線１０３，１０４を含む全面上にシリコン酸化膜からなる層間絶縁膜１０６をＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する。次いで、この層間絶縁膜１０６の上にフォトレジスト膜１０７を塗布し、このフォトレジスト膜１０７に加熱処理（プリベーク）を施す。次いで、このフォトレジスト膜１０７を露光、現像することにより、該層間絶縁膜１０６の上には電極パッド１０１，１０２の上方に開口部（図示せず）を有するレジストパターンが形成される。
【０００９】
次いで、このレジストパターンをマスクとして層間絶縁膜１０６をエッチングすることにより、層間絶縁膜に開口部が形成され、電極パッド１０１，１０２が露出する。ただし、この工程は図示していない。
【００１０】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、素子の微細化などにより隣接する電源配線１０３，１０４の間隔が狭くなりつつあり、その間隔が０．８μｍ以下になると、図１０に示すように、電源配線１０３と電源配線１０４との間に層間絶縁膜１０６が十分に埋め込まれず、配線間に隙間１０８が生じることがある。これは、配線間の層間絶縁膜がオーバーハング状態となり、配線間の底まで十分に層間絶縁膜が埋め込まれないために生じる。
【００１１】
このように隙間１０８が生じた場合、フォトレジスト膜１０７にプリベークを施した際に、隙間空間の内部の空気に起因する気泡がフォトレジスト膜１０７に発生することがある。つまり、電源配線１０３，１０４の直線パターンは数ｃｍを有するため、この数ｃｍの直線パターンの相互間に形成されている隙間空間内の空気がプリベーク時に熱膨張してフォトレジスト膜１０７に大きな気泡を形成することがある。この大きな気泡の発生位置は、図９に示す気泡領域１０９である。このようにフォトレジスト膜に気泡が発生すると正常なパターニングを行うことができなくなる。
【００１２】
本発明は上記のような事情を考慮してなされたものであり、その目的は、配線の上方に形成するフォトレジスト膜に正常なパターニングが行えないほどの気泡が発生することを防止できる配線、配線の製造方法、半導体装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る配線は、下地上に形成された隣接する第１及び第２の配線を備えた配線であって、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第１及び第２の配線が５００μｍ以下の長さで屈曲させたパターンを有し、この屈曲させた部分の第１の配線と第２の配線の間隔が所定間隔より大きいものであることを特徴とする。
【００１４】
本発明に係る配線は、下地上に形成された隣接する第１及び第２の配線を備えた配線であって、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第２の配線が５００μｍ以下の間隔で分離されており、
この分離された部分における第２の配線の一方と第２の配線の他方とは接続配線によって接続されており、
上記分離された部分における第２の配線の一方と第２の配線の他方との間隔が所定間隔より大きいものであることを特徴とする。
【００１５】
また、本発明に係る配線においては、上記所定間隔が０．８μｍであることが好ましい。
【００１６】
本発明に係る配線の製造方法は、下地上に隣接する第１及び第２の配線を形成する配線の製造方法であって、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第１及び第２の配線が５００μｍ以下の長さで屈曲させたパターンを有し、この屈曲させた部分の第１の配線と第２の配線の間隔が所定間隔より大きいものであることを特徴とする。
【００１７】
本発明に係る配線の製造方法は、下地上に隣接する第１及び第２の配線を形成する配線の製造方法であって、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第２の配線が５００μｍ以下の間隔で分離されており、
この分離された部分における第２の配線の一方と第２の配線の他方とを接続配線によって接続されており、
上記分離された部分における第２の配線の一方と第２の配線の他方との間隔が所定間隔より大きいものであることを特徴とする。
【００１８】
また、本発明に係る配線の製造方法においては、上記所定間隔が０．８μｍであることが好ましい。
【００１９】
本発明に係る半導体装置は、下地上に形成された隣接する第１及び第２の配線と、
下地、第１及び第２の配線の上に形成された層間絶縁膜と、
を具備し、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第１及び第２の配線が５００μｍ以下の長さで屈曲させたパターンを有し、この屈曲させた部分の第１の配線と第２の配線の間隔が所定間隔より大きいものであることを特徴とする。
【００２０】
上記半導体装置によれば、第１の配線と第２の配線の間隔を層間絶縁膜に隙間が形成される程度の狭い所定間隔以下とし、層間絶縁膜に隙間が形成されても、第１及び第２の配線が５００μｍ以下の長さで屈曲させたパターンを有し、この屈曲させた部分の第１の配線と第２の配線の間隔を層間絶縁膜に隙間が形成されない程度の所定間隔より大きいものとすることにより、その屈曲させた部分に隙間空間内の空気を抜く空気抜きポイントを形成することができる。従って、その空気抜きポイントで隙間内の空気を分散して抜くことができる。これにより、配線の上方に形成するフォトレジスト膜に気泡が発生しないか、隙間空間内の空気がプリベーク時に熱膨張してたとえ気泡がフォトレジスト膜に発生しても、その気泡を小さいものとすることができる。よって、正常なパターニングを行えないほどの大きな気泡の発生を防止することができる。
【００２１】
本発明に係る半導体装置は、下地上に形成された隣接する第１及び第２の配線と、
第２の配線に５００μｍ以下の間隔で分離して形成された接続部と、
下地、第１及び第２の配線の上に形成された層間絶縁膜と、
を具備し、
第１の配線と第２の配線の間隔が所定間隔以下であり、
上記接続部は、第２の配線の一方と第２の配線の他方とを接続配線によって接続したものであり、
上記接続部における第２の配線の一方と第２の配線の他方との間隔が所定間隔より大きくすることを特徴とする。
【００２２】
上記半導体装置によれば、第１の配線と第２の配線の間隔を層間絶縁膜に隙間が形成される程度の狭い所定間隔以下とし、層間絶縁膜に隙間が形成されても、第２の配線に５００μｍ以下の長さで分離して接続部を形成し、この接続部の第１の配線と第２の配線の間隔を層間絶縁膜に隙間が形成されない程度の所定間隔より大きいものとすることにより、その接続部に隙間空間内の空気を抜く空気抜きポイントを形成することができる。従って、その空気抜きポイントで隙間内の空気を分散して抜くことができる。これにより、配線の上方に形成するフォトレジスト膜に気泡が発生しないか、隙間空間内の空気がプリベーク時に熱膨張してたとえ気泡がフォトレジスト膜に発生しても、その気泡を小さいものとすることができる。よって、正常なパターニングを行えないほどの大きな気泡の発生を防止することができる。
【００２３】
また、本発明に係る半導体装置においては、上記第１及び第２の配線の相互間に位置する上記層間絶縁膜には隙間が形成されていることも可能である。
【００２４】
また、本発明に係る半導体装置においては、上記所定間隔が０．８μｍであることが好ましい。
【００２５】
本発明に係る半導体装置の製造方法は、下地上に隣接する第１及び第２の配線を形成する工程と、
下地、第１及び第２の配線の上に層間絶縁膜を形成する工程と、
を具備し、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第１及び第２の配線が５００μｍ以下の長さで屈曲させたパターンを有し、この屈曲させた部分の第１の配線と第２の配線の間隔が所定間隔より大きいものであることを特徴とする。
【００２６】
また、本発明に係る半導体装置の製造方法においては、上記第１及び第２の配線の相互間に位置する上記層間絶縁膜には隙間が形成されていることも可能である。
【００２７】
また、本発明に係る半導体装置の製造方法においては、上記層間絶縁膜を形成する工程の後に、該層間絶縁膜の上にフォトレジスト膜を塗布し、このフォトレジスト膜に加熱処理を施す工程をさらに含むことも可能である。
【００２８】
本発明に係る半導体装置の製造方法は、下地上に接続配線を形成する工程と、
この接続配線及び下地の上に第１層間絶縁膜を形成する工程と、
第１層間絶縁膜に、接続配線上に位置する第１及び第２の接続孔を形成する工程と、
第１層間絶縁膜上に第１の配線を形成すると共に、第１及び第２の接続孔内及び第１層間絶縁膜の上に第１の配線と隣接する第２の配線を形成する工程と、
第１層間絶縁膜、第１及び第２の配線の上に第２層間絶縁膜を形成する工程と、
を具備し、
第１の配線と第２の配線の間隔が所定間隔以下であり、
第２の配線は５００μｍ以下の間隔で分離しており、その分離した部分が上記接続配線、第１及び第２の接続孔によって接続され、
上記分離した部分における第２の配線の一方と第２の配線の他方との間隔を所定間隔より大きく形成することを特徴とする。
【００２９】
また、本発明に係る半導体装置の製造方法においては、上記第１及び第２の配線の相互間に位置する第２層間絶縁膜には隙間が形成されていることも可能である。
【００３０】
また、本発明に係る半導体装置の製造方法においては、上記第２層間絶縁膜を形成する工程の後に、第２層間絶縁膜の上にフォトレジスト膜を塗布し、このフォトレジスト膜に加熱処理を施す工程をさらに含むことも可能である。
【００３１】
また、本発明に係る半導体装置の製造方法においては、上記所定間隔が０．８μｍであることが好ましい。
【００３２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る第１の実施の形態による半導体装置を示す平面図である。図２は、図１に示す２−２線に沿った断面図である。図３は、図１に示す３−３線に沿った断面図である。
【００３３】
図１に示すように、半導体装置は半導体チップ１０からなり、この半導体チップの外周部には複数の電極パッド１１，１２が配置されている。電極パッド１１，１２には電源配線１３，１４が接続されており、これらの電源配線１３，１４は数百μｍごとの長さＬでほぼ直角に屈曲させたパターンからなっている。電源配線のパターンは、図１に示すように右側に屈曲させた後、左側に屈曲させるというように交互に逆側に屈曲させている。このように屈曲させた部分（屈曲部２０）を形成して、その屈曲部２０で配線間隔を広げている。これにより、後述するフォトレジスト膜に加熱処理を施す際、この屈曲部２０が空気抜きポイントとなり、屈曲部において隙間内の空気を抜くことができ、フォトレジスト膜に気泡が生じたとしても正常なパターニングに問題にならない程度の小さな気泡に抑えることができる。
【００３４】
なお、ここでは、長さＬを数百μｍとしているが、長さＬを２００〜５００μｍとすることも可能であり、更に好ましくは長さＬを５０〜２００μｍとすることである。
【００３５】
半導体チップ１０はシリコン基板（図示せず）を有しており、このシリコン基板の上方には図２及び図３に示すように絶縁膜１５が形成されている。この絶縁膜１５上には電源配線１３，１４が形成されている。電源配線１３，１４は、ＴｉＮ膜２１と、その上に形成されたＡｌ合金膜２２と、その上に形成されたキャップ膜２３と、から構成されている。このキャップ膜２３は、Ｔｉ膜上にＴｉＮ膜を形成したものである。電源配線１３と電源配線１４の最も狭い間隔ａは図２に示すように０．８μｍ以下であり、空気抜きポイント２０における電源配線１３と電源配線１４の間隔ｂは０．８μｍより大きいものである。
【００３６】
電源配線１３，１４及び絶縁膜１５の上にはシリコン酸化膜からなる層間絶縁膜１６が形成されている。この層間絶縁膜１６の上には、電極パッド１１，１２を開口する際に用いるレジストパターン１７が形成されている。図１〜図３は、第１の実施の形態による半導体装置の製造工程途中の半導体装置を示すものであり、電極パッドを開口する前の工程を示す図である。
【００３７】
次に、上記半導体装置の製造方法について説明する。
まず、図２及び図３に示すように、シリコン基板（図示せず）の上方にシリコン酸化膜などの絶縁膜１５をＣＶＤ法により形成し、必要な場所にフォトリソグラフィ及びドライエッチングにより開口部を設ける（図示せず）。次いで、この絶縁膜１５の上にバリアメタルとしてのＴｉＮ膜２１をスパッタリングにより堆積し、このＴｉＮ膜２１の上にＡｌ合金膜２２をスパッタリングにより堆積する。次いで、このＡｌ合金膜２２の上にキャップ膜２３を形成する。このキャップ膜２３は、Ａｌ合金膜２２上にスパッタリングにより形成されたＴｉ膜と、このＴｉ膜上にスパッタリングにより形成されたＴｉＮ膜と、から構成されている。なお、このキャップ膜２３は、Ｔｉ膜とＴｉＮ膜の２膜構造である必要は必ずしもなく、Ｔｉ膜又はＴｉＮ膜の単膜構造であっても良い。
【００３８】
次いで、このキャップ膜２３上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、キャップ膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてキャップ膜２３、Ａｌ合金膜２２及びＴｉＮ膜２１をエッチングすることにより、絶縁膜１５の上には電源配線１３，１４が形成される。電源配線１３と電源配線１４の最も狭い間隔ａは図２に示すように０．８μｍ以下となり、空気抜きポイント２０における電源配線１３と電源配線１４の間隔ｂは０．８μｍより大きいものとなる。
【００３９】
次いで、電源配線１３，１４を含む全面上にシリコン酸化膜からなる層間絶縁膜１６をＣＶＤ法により堆積する。これにより、電源配線１３，１４は層間絶縁膜１６によって覆われるが、隣接する電源配線１３，１４の相互間隔ａが０．８μｍ以下で狭いため、電源配線間に隙間１８が形成される。なお、層間絶縁膜１６の堆積条件は、プラズマ酸化膜０．３〜０．４μｍ及びプラズマ窒化膜（ＰＳＮ）０．５〜１．０μｍの積層膜もしくは、プラズマ窒化膜０．８〜１．０μｍの単層膜である。
【００４０】
次いで、この層間絶縁膜１６の上にフォトレジスト膜１７を塗布し、このフォトレジスト膜１７に加熱処理（プリベーク）を施す。次いで、このフォトレジスト膜１７を露光、現像することにより、該層間絶縁膜１６の上には電極パッド１１，１２の上方に開口部（図示せず）を有するレジストパターンが形成される。
【００４１】
上記第１の実施の形態によれば、電源配線１３，１４の相互間隔ａが０．８μｍ以下で狭いため、その電源配線間に隙間１８が形成されてしまう。しかし、図１に示すように、電源配線１３，１４を数百μｍごとの長さＬでほぼ直角に屈曲させたパターンとし、その部分に空気抜きポイント２０を配置し、その空気抜きポイント２０における電源配線１３，１４の相互間隔ｂを０．８μｍより大きく形成している。このため、空気抜きポイント２０では層間絶縁膜１６に隙間が形成されることがない。従って、空気抜きポイント２０で隙間１８を遮断することができ、個々の隙間１８の空間内の体積を従来の半導体装置のそれに比べて減少させることができる。つまり、数百μｍごとに配置した空気抜きポイント２０では図３に示すように層間絶縁膜１６のオーバーハングによる隙間の発生が無く、その配線間の隙間内の空気を複数の空気抜きポイント２０で分散して抜くことができる。これにより、フォトレジスト膜１７に気泡が発生しないか、隙間空間内の空気がプリベーク時に熱膨張してたとえ気泡がフォトレジスト膜１７に発生しても、その気泡を小さいものとすることができる。従って、正常なパターニングを行えないほどの大きな気泡の発生を防止することができる。
【００４２】
言い換えると、従来技術では、電源配線を数ｃｍの直線パターンとしているので、その配線間の隙間空間内の空気に起因して発生するフォトレジスト膜の気泡が非常に大きいものとなってしまう。これに対して、本実施の形態では、電源配線を数百μｍごとの長さＬでほぼ直角に屈曲させたパターンとし、数百μｍごとに空気抜きポイント２０を配置しているため、その空気抜きポイント２０でその配線間の隙間内の空気を分散して抜くことができる。従って、フォトレジスト膜に気泡が生じることがなく、またたとえ気泡が生じたとしても正常なパターニングに問題にならない程度の小さな気泡に抑えることができる。
【００４３】
図４は、第１の実施の形態の変形例１による半導体装置を示す平面図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００４４】
電極パッド１１，１２には電源配線１３，１４が接続されており、これらの電源配線１３，１４は数百μｍごとの長さＬでほぼ直角に屈曲させたパターンからなっている。電源配線のパターンは、図４に示すように複数回右側に屈曲させた後、左側に屈曲させるというものである。このように屈曲させた部分（屈曲部２０）を形成して、その屈曲部２０で配線間隔を広げている。
【００４５】
上記変形例１においても第１の実施の形態と同様の効果を得ることができる。
【００４６】
図５は、第１の実施の形態の変形例２による半導体装置を示す平面図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００４７】
電極パッド１１，１２には電源配線１３，１４が接続されており、これらの電源配線１３，１４は数百μｍごとの長さＬでほぼ直角に屈曲させたパターンからなっている。電源配線のパターンは、図５に示すように複数回右側に屈曲させるというものである。このように屈曲させた部分（屈曲部２０）を形成して、その屈曲部２０で配線間隔を広げている。
【００４８】
上記変形例２においても第１の実施の形態と同様の効果を得ることができる。
【００４９】
図６は、本発明に係る第２の実施の形態による半導体装置を示す平面図である。図７は、図６に示す７−７線に沿った断面図である。図８は、図６に示す８−８線に沿った断面図である。
【００５０】
図６に示すように、半導体装置は半導体チップ３０からなり、この半導体チップの外周部には複数の電極パッド３１，３２が配置されている。電極パッド３１，３２には電源配線３３，３４が接続されている。電源配線３３は直線パターンからなっている。また、電源配線３４は数百μｍごとの長さＬで分離されており、その分離された部分において接続部４０が配置されている。この接続部４０は、後述するフォトレジスト膜に加熱処理を施す際の空気抜きポイントとなり、接続部において配線間の隙間内の空気を抜くことができ、フォトレジスト膜に気泡が生じたとしても正常なパターニングに問題にならない程度の小さな気泡に抑えるものである。
【００５１】
なお、ここでは、長さＬを数百μｍとしているが、長さＬを２００〜５００μｍとすることも可能であり、更に好ましくは長さＬを５０〜２００μｍとすることである。
【００５２】
半導体チップ３０はシリコン基板（図示せず）を有しており、このシリコン基板の上方には図８に示すように絶縁膜２４が形成されている。この絶縁膜２４上には接続配線２８が形成されている。この接続配線２８は、ＴｉＮ膜２５と、その上に形成されたＡｌ合金膜２６と、その上に形成されたキャップ膜２７と、から構成されている。この接続配線２８を含む全面上には図７及び図８に示すようにシリコン酸化膜からなる第１層間絶縁膜３５が形成されている。
【００５３】
第１層間絶縁膜３５には図８に示すように接続配線２８上に位置する二つの接続孔が形成されており、これら接続孔内及び第１層間絶縁膜３５の上には電源配線３３，３４が形成されている。電源配線３４は接続部４０において接続配線２８によって互いに電気的に接続されており、一方の電源配線３４と他方の電源配線３４との間隔ｂは、０．８μｍより大きいものであって第２層間絶縁膜３６に隙間が生じない程度に十分に埋め込むことができる程度のものである。電源配線３３，３４の最も狭い間隔ａは図７に示すように０．８μｍ以下である。また、電源配線３３，３４は、ＴｉＮ膜４１と、その上に形成されたＡｌ合金膜４２と、その上に形成されたキャップ膜４３と、から構成されている。このキャップ膜４３は、Ｔｉ膜上にＴｉＮ膜を形成したものである。
【００５４】
電源配線３３，３４及び第１層間絶縁膜３５の上にはシリコン酸化膜からなる第２層間絶縁膜３６が形成されている。第２層間絶縁膜３６の上には、電極パッド３１，３２を開口する際に用いるレジストパターン３７が形成されている。図６〜図８は、第２の実施の形態による半導体装置の製造工程途中の半導体装置を示すものであり、電極パッドを開口する前の工程を示す図である。
【００５５】
次に、上記半導体装置の製造方法について説明する。
まず、図８に示すように、シリコン基板（図示せず）の上方にシリコン酸化膜などの絶縁膜２４をＣＶＤ法により形成し、接続孔を必要な場所に形成する（図示せず）。次いで、この絶縁膜２４の上にバリアメタルとしてのＴｉＮ膜２５をスパッタリングにより堆積し、このＴｉＮ膜２５の上にＡｌ合金膜２６をスパッタリングにより堆積する。次いで、このＡｌ合金膜２６の上にキャップ膜２７を形成する。このキャップ膜２７は、Ａｌ合金膜２６上にスパッタリングにより形成されたＴｉ膜と、このＴｉ膜上にスパッタリングにより形成されたＴｉＮ膜と、から構成されている。なお、このキャップ膜２７は、Ｔｉ膜とＴｉＮ膜の２膜構造である必要は必ずしもなく、Ｔｉ膜又はＴｉＮ膜の単膜構造であっても良い。
【００５６】
次いで、このキャップ膜２７上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、キャップ膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてキャップ膜２７、Ａｌ合金膜２６及びＴｉＮ膜２５をエッチングすることにより、絶縁膜２４の上には接続配線２８が形成される。
【００５７】
次いで、この接続配線２８を含む全面上にシリコン酸化膜からなる第１層間絶縁膜３５をＣＶＤ法により堆積し、図８に示すように接続配線２８と電源配線３４を電気的に接続するための接続孔を第１の層間絶縁膜３５に形成する。次いで、図７及び図８に示すように、第１層間絶縁膜３５の上にバリアメタルとしてのＴｉＮ膜４１をスパッタリングにより堆積し、このＴｉＮ膜４１の上にＡｌ合金膜４２をスパッタリングにより堆積する。次いで、このＡｌ合金膜４２の上にキャップ膜４３を形成する。このキャップ膜４３は、Ａｌ合金膜４２上にスパッタリングにより形成されたＴｉ膜と、このＴｉ膜上にスパッタリングにより形成されたＴｉＮ膜と、から構成されている。
【００５８】
次いで、このキャップ膜４３上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、キャップ膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてキャップ膜４３、Ａｌ合金膜４２及びＴｉＮ膜４１をエッチングすることにより、第１層間絶縁膜３５の上には電源配線３３，３４が形成され、図８に示すように電源配線３４は接続部４０において接続配線２８によって互いに電気的に接続される。この際、一方の電源配線３４と他方の電源配線３４との間隔ｂは、０．８μｍより大きいものであって第２層間絶縁膜３６に隙間が生じない程度に十分に埋め込むことができる程度のものとなっている。また、電源配線３３，３４の最も狭い間隔ａは図７に示すように０．８μｍ以下となっている。
【００５９】
次いで、電源配線３３，３４を含む全面上にシリコン酸化膜からなる第２層間絶縁膜３６をＣＶＤ法により堆積する。これにより、電源配線３３，３４は第２層間絶縁膜３６によって覆われるが、隣接する電源配線３３，３４の相互間隔ａが０．８μｍ以下で狭いため、電源配線間に隙間１８が形成される。なお、層間絶縁膜３６の堆積条件は、プラズマ酸化膜０．３〜０．４μｍ及びプラズマ窒化膜（ＰＳＮ）０．５〜１．０μｍの積層膜もしくは、プラズマ窒化膜０．８〜１．０の単層膜である。
【００６０】
次いで、第２層間絶縁膜３６の上にフォトレジスト膜３７を塗布し、このフォトレジスト膜３７に加熱処理（プリベーク）を施す。次いで、このフォトレジスト膜３７を露光、現像することにより、第２層間絶縁膜３６の上には電極パッド３１，３２の上方に開口部（図示せず）を有するレジストパターンが形成される。
【００６１】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
すなわち、電源配線３３，３４の相互間隔ａが０．８μｍ以下で狭いため、その電源配線間に隙間１８が形成されてしまう。しかし、図６及び図８に示すように、電源配線３４を数百μｍごとの長さＬで空気抜きポイントである接続部４０を配置し、その接続部４０における電源配線３４の間隔ｂを０．８μｍより大きく形成している。このため、接続部４０では層間絶縁膜３６に隙間が形成されることがない。従って、接続部４０で隙間１８を遮断することができ、個々の隙間１８の空間内の体積を従来の半導体装置のそれに比べて減少させることができる。つまり、数百μｍごとに配置した接続部４０では図８に示すように層間絶縁膜３６のオーバーハングによる隙間の発生が無く、その配線間の隙間空間内の空気を複数の接続部４０で分散して抜くことができる。これにより、フォトレジスト膜３７に気泡が発生しないか、隙間空間内の空気がプリベーク時に熱膨張してたとえ気泡がフォトレジスト膜３７に発生しても、その気泡を小さいものとすることができる。従って、正常なパターニングを行えないほどの大きな気泡の発生を防止することができる。
【００６２】
言い換えると、従来技術では、電源配線を数ｃｍの直線パターンとしているので、その配線間の隙間空間内の空気に起因して発生するフォトレジスト膜の気泡が非常に大きいものとなってしまう。これに対して、本実施の形態では、電源配線を数百μｍごとの長さＬで空気抜きポイントである接続部４０を配置しているため、その配線間の隙間内の空気を複数の接続部４０で分散して抜くことができる。従って、フォトレジスト膜に気泡が生じることがなく、またたとえ気泡が生じたとしても正常なパターニングに問題にならない程度の小さな気泡に抑えることができる。
【００６３】
尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。例えば、電源配線１３，１４は最上層の配線層であっても良いし、最上層より下層の配線層であっても良い。また、電源配線はＡｌ合金配線を用いているが、Ｃｕ合金配線などの他の材料配線を用いることも可能である。また、本発明は、電源配線に限定されるものではなく、他の配線に適用することも可能である。
【００６４】
また、第１の実施の形態による空気抜きポイント２０と第２の実施の形態による接続部４０の両者を電源配線に配置することも可能であり、この場合も第１及び第２の実施の形態と同様の効果を得ることができる。
【００６５】
【発明の効果】
以上説明したように本発明によれば、配線の上方に形成するフォトレジスト膜に正常なパターニングが行えないほどの気泡が発生することを防止できる配線、配線の製造方法、半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置を示す平面図である。
【図２】図１に示す２−２線に沿った断面図である。
【図３】図１に示す３−３線に沿った断面図である。
【図４】変形例１による半導体装置を示す平面図である。
【図５】変形例２による半導体装置を示す平面図である。
【図６】第２の実施の形態による半導体装置を示す平面図である。
【図７】図６に示す７−７線に沿った断面図である
【図８】図６に示す８−８線に沿った断面図である。
【図９】従来の半導体装置を示す平面図である。
【図１０】図９に示す１０−１０線に沿った断面図である。
【図１１】図９に示す１１−１１線に沿った断面図である。
【符号の説明】
１０，３０，１００…半導体チップ、１１，１２，３１，３２，１０１，１０２…電極パッド、１３，１４，３３，３４，１０３，１０４…電源配線、１５，１０５…絶縁膜、１６，１０６…層間絶縁膜、１７，３７，１０７…フォトレジスト膜、１８，１０８…隙間、２０…空気抜きポイント、２１，２５，４１，１１１…ＴｉＮ膜、２２，２６，４２，１１２…Ａｌ合金膜、２３，２７，４３，１１３…キャップ膜、２４…絶縁膜、２８…接続配線、３５…第１層間絶縁膜、３６…第２層間絶縁膜、４０…接続部、１０９…気泡領域、ａ，ｂ…間隔
【図１】
2004096045.tif 000003
【図２】
2004096045.tif 000004
【図３】
2004096045.tif 000005
【図４】
2004096045.tif 000006
【図５】
2004096045.tif 000007
【図６】
2004096045.tif 000008
【図７】
2004096045.tif 000009
【図８】
2004096045.tif 000010
【図９】
2004096045.tif 000011
【図１０】
2004096045.tif 000012
【図１１】
2004096045.tif 000013