(57)【要約】【課題】コストを増加させずに、隣接するボンディングワイヤの短絡を防止する。【解決手段】ベース基板に搭載した半導体チップとベース基板とをボンディングワイヤによって接続する半導体装置において、前記ベース基板に設けられた半導体チップ搭載領域の周囲に複数の接続端子が多重配置されており、内側に配置された接続端子と接続されたボンディングワイヤに隣接するボンディングワイヤを外側に配置された接続端子と接続する。本発明によれば、半導体チップのパッドから接続端子に向かってボンディングワイヤ間の間隔が拡がっていき、間に配置された電源用のボンディングワイヤとの間隔が広くなるため、隣接するボンディングワイヤの短絡を防止し、加えて、ワイヤボンディングの制御が容易になる。【選択図】　　　　図９
2004103720.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板に搭載した半導体チップとベース基板とをボンディングワイヤによって接続する半導体装置において、
前記ベース基板に設けられた半導体チップ搭載領域の周囲に複数の接続端子が多重配置されており、内側に配置された接続端子と接続されたボンディングワイヤに隣接するボンディングワイヤを外側に配置された接続端子と接続することを特徴とする半導体装置。
【請求項２】
前記内側に配置された接続端子が電源用の接続端子であり環状に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記内側に配置された接続端子が２列に配置されており、前記外側に配置された接続端子が２列に配置され、接続端子が四重に配置されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記半導体装置がＢＧＡ型半導体装置であることを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体装置。
【請求項５】
ベース基板に搭載した半導体チップとベース基板とをボンディングワイヤによって接続する半導体装置の製造方法において、
前記ベース基板に設けられた半導体チップ搭載領域の周囲に複数の接続端子が多重配置されており、
内側に配置された接続端子と半導体チップのパッドとをワイヤボンディングする工程と、
外側に配置された接続端子と半導体チップのパッドとをワイヤボンディングする工程とを有し、この外側に配置された接続端子と半導体チップとのワイヤボンディングでは、内側に配置された接続端子に接続されたボンディングワイヤ間に外側に配置された接続端子と接続されるボンディングワイヤを配置することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置或いはその製造方法に関し、特に、ベース基板に搭載した半導体チップとベース基板とをボンディングワイヤによって接続する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置では、微細化の進展によってより多くの内部回路が搭載されるためにより多くの外部端子が必要となる。このため、半導体装置の底面に外部端子となるボール状のバンプを面状に配置したＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）型等の半導体装置が採用されている。
【０００３】
図１に縦断面図を示すＢＧＡ型の半導体装置の例では、ベース基板１が、絶縁層２に銅箔等をパターニングした配線３，４，５，６を各層に形成した積層構造となっており、このベース基板１の中央部の半導体チップ搭載領域に単結晶シリコン等の半導体基板に素子を形成した半導体チップ７を接着剤８によって固定し、ベース基板１に形成された最上層の配線３の一端である接続端子３ａ，３ｂ，３ｃ，３ｄと半導体チップ７のパッドとをボンディングワイヤ９ａ，９ｂ，９ｃ，９ｄによって電気的に接続し、ボンディングワイヤ９ａ，９ｂ，９ｃ，９ｄを含む半導体チップ７とベース基板１との接続部分はエポキシ樹脂等を用いた封止体１０で覆い封止してある。
【０００４】
ベース基板１は、中間の２層が電源用の配線である接地プレーン配線４及び電源電圧プレーン配線５になっており、最下層の配線６の端部に例えばハンダ等を用いたバンプ電極１１が形成され、このバンプ電極１１が半導体装置の外部端子となっている。なお、各層の配線３，４，５，６は必要に応じてスルーホール配線１２によって相互に接続されている。
【０００５】
図２に半導体チップ７とベース基板１との接続部分を拡大した部分平面図を示す。この例では、多端子化によって多数の接続端子３ａ，３ｂ，３ｃ，３ｄが必要となるので、接続端子３ａ，３ｂ，３ｃ，３ｄは半導体チップ７の周囲に四重に配置されており、内側には接地用の接続端子３ａと電源電圧用の接続端子３ｂとが夫々半導体チップ７の周囲に環状に形成されており、外側には信号用の接続端子３ｃ，３ｄが交互に位置を変えて２列に配置されている。
【０００６】
【発明が解決しようとする課題】
このような半導体装置では、多くの接続端子と半導体チップとを接続するため、ワイヤボンディングも微細化し、隣接するボンディングワイヤの間隔も狭くなる。前述のように内側に電源用の接続端子を設け、外側に信号用の接続端子を設けた場合には、信号用の接続端子と半導体チップとを接続するボンディングワイヤの間に電源用の接続端子と半導体チップとを接続するボンディングワイヤが配置されることになる。
【０００７】
通常、電源用の接続端子３ａ，３ｂと半導体チップ７とを接続する電源用のボンディングワイヤ９ａ，９ｂについては、寄生インダクタンスを低減させるために接地用のボンディングワイヤ９ａと電源電圧用のボンディングワイヤ９ｂとを隣接させて配置することによって、総合インダクタンスが働きボンディングワイヤの実効インダクタンスを低減させている。
【０００８】
このため、隣接する外側の接続端子３ｃ，３ｄに接続されるボンディングワイヤ９ｃ，９ｄ間に電源用のボンディングワイヤ９ａ，９ｂを通す場合には、接地用のボンディングワイヤ９ａと電源電圧用のボンディングワイヤ９ｂとを組にした少なくとも２本のボンディングワイヤ９ａ，９ｂを通している。
【０００９】
このため、外側の接続端子３ｃ，３ｄに接続されるボンディングワイヤ９ｃ，９ｄのためのパッドの間に、電源用の接続端子３ａ，３ｂに接続されるボンディングワイヤ９ａ，９ｂのためのパッドが配置されることになり、半導体チップ７のパッドにおけるボンディングワイヤ９ｃ，９ｄ間の間隔Ｗｃが、外側の接続端子３ｃ，３ｄにおけるボンディングワイヤ９ｃ，９ｄ間の間隔Ｗｐよりも広くなってしまう。
【００１０】
その結果、半導体チップ７のパッドから接続端子３ｃ，３ｄに向かってボンディングワイヤ９ｃ，９ｄ間の間隔が狭まっていき、間に配置された電源用のボンディングワイヤ９ａ，９ｂとの間隔が狭くなるため、ワイヤボンディング後に樹脂封止を行なう際に流入する樹脂によるボンディングワイヤの変形によって隣接するボンディングワイヤ９ａ，９ｂ，９ｃ，９ｄ間の短絡が生じやすくなる。
【００１１】
このような問題を回避するために、ベース基板に段差を形成し内側の接続端子と外側の接続端子との高さを変えてボンディングワイヤの短絡を防止する方法も考えられるが、ベース基板の加工が複雑になるためコストが増加してしまう。
【００１２】
本発明の課題は、これらの問題を解決し、コストを増加させずに隣接するボンディングワイヤの短絡を防止することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
ベース基板に搭載した半導体チップとベース基板とをボンディングワイヤによって接続する半導体装置において、前記ベース基板に設けられた半導体チップ搭載領域の周囲に複数の接続端子が多重配置されており、内側に配置された接続端子と接続されたボンディングワイヤに隣接するボンディングワイヤを外側に配置された接続端子と接続する。
【００１４】
また、ベース基板に搭載した半導体チップとベース基板とをボンディングワイヤによって接続する半導体装置の製造方法において、前記ベース基板に設けられた半導体チップ搭載領域の周囲に複数の接続端子が多重配置されており、内側に配置された接続端子と半導体チップのパッドとをワイヤボンディングする工程と、外側に配置された接続端子と半導体チップのパッドとをワイヤボンディングする工程とを有し、この外側に配置された接続端子と半導体チップとのワイヤボンディングでは、内側に配置された接続端子に接続されたボンディングワイヤ間に外側に配置された接続端子と接続されるボンディングワイヤを配置する。
【００１５】
上述した本発明によれば、半導体チップのパッドから接続端子に向かってボンディングワイヤ間の間隔が拡がっていき、間に配置された電源用のボンディングワイヤとの間隔が広くなるため、隣接するボンディングワイヤの短絡を防止し、加えて、ワイヤボンディングの制御が容易になる。
【００１６】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
【発明の実施の形態】
図３及び図４は本発明の一実施の形態であるＢＧＡ型の半導体装置の平面図及び斜視図であり、図３及び図４では、封止体を透過して示し、接続端子及びボンディングワイヤについてはその数を省略して示す。
【００１８】
ベース基板１が、絶縁層２に銅箔等をパターニングした配線３，４，５，６を各層に形成した４層の積層構造となっており、このベース基板１の中央部の半導体チップ搭載領域に単結晶シリコン等の半導体基板に素子を形成した半導体チップ７を接着剤によって固定してある。
【００１９】
半導体チップ７のパッドは、ベース基板１に形成された最上層の配線３の一端である接続端子３ａ，３ｂ，３ｃ，３ｄとボンディングワイヤ９ａ，９ｂ，９ｃ，９ｄによって電気的に接続し、ボンディングワイヤ９ａ，９ｂ，９ｃ，９ｄを含む半導体チップ７とベース基板１との接続部分はエポキシ樹脂等を用いた封止体１０で覆い封止し、最下層の配線６の端部に例えばハンダ等を用いたバンプ電極１１が形成され、このバンプ電極１１が半導体装置の外部端子となっている。
【００２０】
図５はこのベース基板１の最上層の配線３を示す平面図である。接続端子３ａ，３ｂ，３ｃ，３ｄは破線にて示す半導体チップ７搭載領域の周囲に四重に配置されており、内側には接地用の接続端子３ａと電源電圧用の接続端子３ｂとが夫々半導体チップ７搭載領域を囲む矩形環状に形成されており、電源用の接続端子３ａ，３ｂの外側には信号用の接続端子３ｃ，３ｄが半導体チップ７搭載領域の四辺に沿って交互に位置を変えて２列に配置されている。
【００２１】
最上層の配線３はスルーホール配線１２ａ，１２ｂ，１２ｃ，１２ｄによって他の層の配線４，５，６と接続されているが、接地用の接続端子３ａと接続するスルーホール配線１２ａは接地用の接続端子３ａの内側に配置し、電源電圧用の接続端子３ｂと接続するスルーホール配線１２ｂは電源電圧用の接続端子３ｂと信号用の接続端子３ｃ，３ｄとの間に配置してあるので、接地用の接続端子３ａ或いは電源電圧用の接続端子３ｂとスルーホール配線とを接続する配線３の配線長を最小化することができる。
【００２２】
交互に位置を変えて２列に配置されている信号用の接続端子３ｃ，３ｄについては、接続端子３ｃ，３ｄよりも外側に配置されたスルーホール配線１２ｃ，１２ｄに夫々接続されており、内側の列に配置された信号用接続端子３ｃの配線が外側の列に配置された信号用接続端子３ｄ間を通って配置されている。内側の接続端子３ｃについては別層の配線によって引き回すことも考えられるが、電源電圧及び設置用リングが内側にあり、別層の配線と接続するためのスルーホール配線を内側に配置するスペースがないために、この場合でも内側の列に配置された信号用接続端子３ｃの配線は外側の列に配置された信号用接続端子３ｄ間を通って配置される。
【００２３】
図６はこのベース基板１の中間層である接地プレーン配線４を示す平面図である。図中、二重円で示されたスルーホール配線１２ｂ，１２ｃ，１２ｄでは、外周の円が接地プレーン配線４の内縁であることからスルーホール配線１２ｂ，１２ｃ，１２ｄが接地プレーン配線４に接続されておらず、単円で示されたスルーホール配線１２ａが接地プレーン配線４に接続されている。
【００２４】
ベース基板１中央の半導体チップ搭載領域に矩形状に配置された複数のスルーホール配線１２ａは導電性の接着剤を用いることによって半導体チップの裏面と導通し、接地プレーン配線４に接続されている。
【００２５】
図７はこのベース基板１の中間層である電源電圧プレーン配線５を示す平面図である。図中、二重円で示されたスルーホール配線１２ａ，１２ｃ，１２ｄは電源電圧プレーン配線４に接続されておらず、単円で示されたスルーホール配線１２ｂが電源電圧プレーン配線４に接続されている。
【００２６】
電源電圧プレーン配線５は、３種類の電源電圧に分割されており、図中左下部分の配線５ａが半導体装置全体の駆動電圧である２．５Ｖ、中央部分の配線５ｂが半導体装置のコア回路の駆動電圧である１．８Ｖ、右上の部分の配線５ｃがＩ／Ｏ回路の駆動電圧である３．３Ｖになっている。
【００２７】
図８はこのベース基板１の最下層の配線６を示す平面図である。最下層の配線６では、二重円で示されるスルーホール配線１２ａ，１２ｂ，１２ｃ，１２ｄに接続された配線６の円状端部に例えばハンダ等を用いたバンプ電極１１が形成される。
【００２８】
図９に、本実施の形態の半導体装置の半導体チップ７とベース基板１との接続部分を拡大した部分平面図を示す。接続端子３ａ，３ｂ，３ｃ，３ｄは、内側には接地用の接続端子３ａと電源電圧用の接続端子３ｂとが夫々半導体チップ７の周囲に環状に形成されており、外側には信号用の接続端子３ｃ，３ｄが交互に位置を変えて２列に配置されている。
【００２９】
本実施の形態の半導体装置では、隣接する外側の接続端子３ｃ，３ｄに接続されるボンディングワイヤ９ｃ，９ｄ間に電源用のボンディングワイヤ９ａ，９ｂを通す場合には、接地用のボンディングワイヤ９ａ或いは電源電圧用のボンディングワイヤ９ｂのいずれか一方のボンディングワイヤ９ａ，９ｂを配置する。
【００３０】
このため、外側の接続端子３ｃ，３ｄに接続されるボンディングワイヤ９ｃ，９ｄのためのパッドの間に、電源用の接続端子３ａ，３ｂに接続されるボンディングワイヤ９ａ，９ｂのためのパッドの何れかが配置されることになり、半導体チップ７のパッドにおけるボンディングワイヤ９ｃ，９ｄ間の間隔Ｗｃが、外側の接続端子３ｃ，３ｄにおけるボンディングワイヤ９ｃ，９ｄ間の間隔Ｗｐよりも小さくなる。
【００３１】
その結果、半導体チップ７のパッドから接続端子３ｃ，３ｄに向かってボンディングワイヤ９ｃ，９ｄ間の間隔が拡がっていき、間に配置された電源用のボンディングワイヤ９ａ，９ｂとの間隔が広くなるため、ワイヤボンディング後に樹脂封止を行なう際に流入する樹脂によるボンディングワイヤの変形によって隣接するボンディングワイヤ９ａ，９ｂ，９ｃ，９ｄ間の短絡が生じ難くなる。
【００３２】
通常、電源用のボンディングワイヤ９ａ，９ｂについては、接地用のボンディングワイヤ９ａと電源電圧用のボンディングワイヤ９ｂとを隣接させて配置することによって実効インダクタンスを低減させている。しかし、本発明者が実験した結果、接地用のボンディングワイヤ９ａと電源電圧用のボンディングワイヤ９ｂとの間に信号用のボンディングワイヤ９ｃ，９ｄを１本配置した場合に、実効インダクタンスの変化は１５％程度であり、ボンディングワイヤの間隔が拡大する効果と比較してその影響は小さい。
【００３３】
接地用のボンディングワイヤ９ａと電源電圧用のボンディングワイヤ９ｂとの間に信号用のボンディングワイヤ９ｃ，９ｄを複数本配置した場合には、その増加に伴い相互インダクタンスが低下し実効インダクタンスが増大するので、電源用のボンディングワイヤ９ａ，９ｂ間に配置する信号用のボンディングワイヤ９ｃ，９ｄは、多くても２本までとするのが望ましく、１本に限定して配置するのがより望ましい。
【００３４】
本実施の形態の半導体装置では、半導体チップ７のパッドにおけるボンディングワイヤ９ｃ，９ｄ間の間隔Ｗｃよりも、外側の接続端子３ｃ，３ｄにおけるボンディングワイヤ９ｃ，９ｄ間の間隔Ｗｐが広くなり、半導体チップ７のパッドから接続端子３ｃ，３ｄに向かってボンディングワイヤ９ｃ，９ｄ間の間隔が拡がっていき、間に配置された電源用のボンディングワイヤ９ａ，９ｂとの間隔が広くなる。
【００３５】
このため、ワイヤボンディング後に樹脂封止を行なう際に流入する樹脂によるボンディングワイヤの変形によって隣接するボンディングワイヤ９ａ，９ｂ，９ｃ，９ｄ間の短絡が生じ難くなる。加えて、従来のものと同様のベース基板を用いているので、コストを増加させることがない。
【００３６】
続いて、本実施の形態の半導体装置の製造方法について図１０乃至図１３を用いて説明する。先ず、図１０に示すように、４層の積層構造となっているベース基板１の中央部の半導体チップ搭載領域に単結晶シリコン等の半導体基板に素子を形成した半導体チップ７を接着剤８によって固定する。
【００３７】
続いて、図１１に示すように、内側に配置された接続端子３ａ，３ｂと半導体チップ７のパッドとをボンディングワイヤ９ａ，９ｂによって電気的に接続し、続いて、図１２に示すように、外側に配置された接続端子３ｃ，３ｄと半導体チップ７のパッドとをボンディングワイヤ９ｃ，９ｄによって電気的に接続する。
【００３８】
この外側に配置された接続端子３ｃ，３ｄとパッドとのワイヤボンディングでは、内側に配置された接続端子３ａ，３ｂに接続されたボンディングワイヤ９ａ，９ｂ間に外側に配置された接続端子３ｃ，３ｄと接続されるボンディングワイヤ９ｃ或いはボンディングワイヤ９ｄを配置する。
【００３９】
この構成によって、前述のごとく、半導体チップ７のパッドから接続端子３ｃ，３ｄに向かってボンディングワイヤ９ｃ，９ｄ間の間隔が拡がっていき、間に配置された電源用のボンディングワイヤ９ａ，９ｂとの間隔が広くなるため、ワイヤボンディングの制御が容易になる。
【００４０】
ワイヤボンディングが終了すると、図１３に示すように、半導体チップ７及びボンディングワイヤ９ａ，９ｂ，９ｃ，９ｄを含むベース基板１の上面をエポキシ樹脂等の封止体１０で覆って半導体チップ７及びその接続部分を封止し、この後に、最下層の配線６の端部に半導体装置の外部端子となるバンプ電極１１を形成して、図３及び図４に示す状態となる。
【００４１】
図１４は本実施の形態の変形例である半導体装置のベース基板を示す部分平面図である。前述した例では、信号用の接続端子３ｃ，３ｄが交互に位置を変えて２列に配置されており、内側の列に配置された信号用接続端子３ｃの配線が外側の列に配置された信号用接続端子３ｄ間を通って、接続端子３ｃ，３ｄよりも外側に配置されたスルーホール配線に接続されている。
【００４２】
これに対して、本例では内側の列に配置された信号用接続端子３ｃの配線の中で列の端部に位置する接続端子３ｅの配線を、外側に配置された信号用接続端子３ｄの列の外側を迂回させて配置してある。
【００４３】
半導体チップ７搭載領域の四辺に沿って配置されている信号用の接続端子３ｃ，３ｄの列に関して、夫々の列の端部と隣接する他の列の端部との間であるコーナ部分では、接続端子３ｃ，３ｄの間隔が空いているため、この部分に配線３を配置する場合には配置の自由度が高くなる。
【００４４】
例えば、コア回路のアナログ回路に電源電圧の供給を行なう配線の接続端子３ｆでは、他の回路よりも安定性が重要視されるため、他の配線よりも配線幅が広い配線を用いた個別配線になっている。このため他の配線と同一の設計ルールで接続端子３ｆの配線を配置した場合には、他の配線よりも配線間の間隙が小さくなってしまうという、或いは配線間の間隙を維持するために設計ルールが煩雑になるという問題がある。
【００４５】
そこでこうした場合に、図中右のコーナ部分に示すように接続端子３ｆの配線を迂回させてコーナ部分に配置する、或いは、図中左のコーナ部分に示すように端部に位置する接続端子３ｅの配線を迂回させてコーナ部分に配置して配線の数を減らし、接続端子３ｆの配線のためにスペースを確保することによって、前述した問題を回避することができる。
【００４６】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００４７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、外側に配置された接続端子とパッドとのワイヤボンディングでは、内側に配置された接続端子に接続されたボンディングワイヤ間に外側に配置された接続端子と接続されるボンディングワイヤを配置することによって、半導体チップのパッドから接続端子に向かってボンディングワイヤ間の間隔を拡げることができるという効果がある。
（２）本発明によれば、上記効果（１）により、ボンディングワイヤの変形によって隣接するボンディングワイヤ間の短絡が生じるのを防止することができるという効果がある。
（３）本発明によれば、上記効果（１）により、ワイヤボンディングの制御が容易になるという効果がある。
（４）本発明によれば、従来と同様のベース基板を用いるためにベース基板の加工が複雑になるためコストが増加するのを回避することができるという効果がある。
（５）本発明によれば、夫々の列の端部と隣接する他の列の端部との間であるコーナ部分に配線を配置することによって配線配置の自由度が高くなるという効果がある。
【図面の簡単な説明】
【図１】ＢＧＡ型の半導体装置を示す縦断面図である。
【図２】従来の半導体チップとベース基板との接続部分を拡大して示す部分平面図である。
【図３】本発明の一実施の形態であるＢＧＡ型半導体装置を示す斜視図である。
【図４】本発明の一実施の形態であるＢＧＡ型半導体装置を示す平面図である。
【図５】本発明の一実施の形態であるＢＧＡ型半導体装置に用いられるベース基板の配線を示す平面図である。
【図６】本発明の一実施の形態であるＢＧＡ型半導体装置に用いられるベース基板の配線を示す平面図である。
【図７】本発明の一実施の形態であるＢＧＡ型半導体装置に用いられるベース基板の配線を示す平面図である。
【図８】本発明の一実施の形態であるＢＧＡ型半導体装置に用いられるベース基板の配線を示す平面図である。
【図９】本発明の一実施の形態であるＢＧＡ型半導体装置の半導体チップとベース基板との接続部分を拡大して示す部分平面図である。
【図１０】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図１１】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図１２】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図１３】本発明の一実施の形態である半導体装置の製造方法を工程毎に示す平面図及び縦断面図である。
【図１４】本発明の一実施の形態であるＢＧＡ型の半導体装置の変形例を示す部分拡大平面図である。
【符号の説明】
１…ベース基板、２…絶縁層、３，４，５，５ａ，５ｂ，５ｃ，６…配線、３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ…接続端子、７…半導体チップ、８…接着剤、９，９ａ，９ｂ，９ｃ，９ｄ…ボンディングワイヤ、１０…封止体、１１…バンプ電極、１２，１２ａ，１２ｂ，１２ｃ，１２ｄ…スルーホール配線。
【図１】
2004103720.tif 000003
【図２】
2004103720.tif 000004
【図３】
2004103720.tif 000005
【図４】
2004103720.tif 000006
【図５】
2004103720.tif 000007
【図６】
2004103720.tif 000008
【図７】
2004103720.tif 000009
【図８】
2004103720.tif 000010
【図９】
2004103720.tif 000011
【図１０】
2004103720.tif 000012
【図１１】
2004103720.tif 000013
【図１２】
2004103720.tif 000014
【図１３】
2004103720.tif 000015
【図１４】
2004103720.tif 000016