【誤訳訂正書】
【提出日】平成24年3月30日(2012.3.30)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】００１７
【訂正方法】変更
【訂正の内容】
【００１７】
別の構成ではハウジング下方部分は射出成型方法ないしはトランスファ成型方法によって製造される。この方法によって非常に容易に、空洞を有するハウジング部分を形成することが可能になる。しかも付加的なバリアをハウジング下方部分内に設ける必要はない。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００２１
【訂正方法】変更
【訂正の内容】
【００２１】
別の形態ではこの第３の半導体チップは既に、ハウジング下方部分の製造前に、導体路フレーム上に位置付けされ、例えば射出成型方法およびトランスファ成型方法によって完全に、ハウジング下方部分の材料によって注入被覆される。ビームによって悪影響が与えられた第３の半導体チップは、妨害するまたは誤って機能するので、特別にビームから保護される。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００２３
【訂正方法】変更
【訂正の内容】
【００２３】
さらに、反射型フォトインタラプタ用のハウジングを製造する方法には以下のステップが設けられる：
・導体路フレームを提供する、
・少なくとも１つの第１の空洞および第２の空洞を備えたモノリシックなハウジング下方部分が生じるように、第１の注入コンパウンドによって導体路フレームを射出成型によって被覆する。ここでこれらの空洞は、ハウジング下方部分の上面に向かって開放されている、
・電磁ビームを送出する少なくとも１つの半導体チップを、第１の空洞内に位置付けする、
・電磁ビームを検出する少なくとも１つの半導体チップを第２の空洞内に位置付けする、
・半導体チップを導体路フレームと電気的に接続する。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００２６
【訂正方法】変更
【訂正の内容】
【００２６】
別の形態では、第３の半導体チップははじめに導体路フレーム上に位置付けされ、後続のステップにおいてはじめて、ハウジング下方部分が製造される。これによって、付加的なさらなる注入コンパウンドを用いずに、第３の半導体チップを射出成型で被覆することが可能になる。送出ビームおよび／または検出ビームを吸収または反射する材料を使用することによって、第３の半導体チップは電磁ビームから分離される。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００２７
【訂正方法】変更
【訂正の内容】
【００２７】
付加的に第２の注入コンパウンドが設けられる。これは空洞内に充填され、少なくとも部分的に、送出されるべきビームまたは検出されるべきビームを通す。別の形態では、圧縮成形方法によって、光学素子を成形することが可能である。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００４０
【訂正方法】変更
【訂正の内容】
【００４０】
図３に示された実施例を実現するために、まずは導体路フレーム８が打ち抜きされる、エッチングされる、またはレーザによって切り抜かれる。後続のステップにおいて、射出成型方法によってまたはトランスファ成型方法によって、第１の注入コンパウンド、例えばエポキシ樹脂、ハイブリッド材料またはシリコーンプレスコンパウンドが、導体路フレーム８の周りに、少なくとも部分的に射出される。ここでは、上面５０１に向けて開放されている空洞６および７が設けられる。後続のステップでは、発光部３と受光部４とが導体路フレーム８と導電接続される。
【誤訳訂正７】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイス（１）であって、当該半導体デバイスは：
・モノリシックなハウジング下方部分（５）を有しており、当該ハウジング下方部分（５）は
・上面（５０１）と
・少なくとも１つの第１の空洞および第２の空洞（６、７）を有しており、ここで当該空洞（６、７）は、前記ハウジング下方部分（５）の上面（５０１）に向かって開放されており、
前記半導体デバイスは、
・電磁ビームを送出する少なくとも１つの半導体チップ（３）を有しており、ここで当該発光半導体チップ（３）は前記第１の空洞（６）内に配置されており、
前記半導体デバイスは、
・電磁ビームを検出する少なくとも１つの半導体チップ（４）を有しており、当該受光半導体チップ（４）は前記第２の空洞（７）内に配置されており、
前記ハウジング下方部分（５）は、前記送出された電磁ビームを吸収するまたは反射する材料から成り、
・少なくとも１つの第３の半導体チップ（１１）を有しており、当該第３の半導体チップは、前記ハウジング下方部分（５）によって被覆されており、当該第３の半導体チップ（１１）は、特定用途向け集積回路（ＡＳＩＣ）または静電気放電（ＥＳＤ）チップである、
ことを特徴とする半導体デバイス（１）。
【請求項２】
前記半導体チップ（３、４）は導体路フレーム（８）上に配置されており、当該導体路フレーム（８）は送出されるべきビームおよび検出されるべきビームを通さず、前記半導体デバイス（１）の少なくとも１つの面（５０２）によって直接的に導電接触接続されている、請求項１記載の半導体デバイス（１）。
【請求項３】
前記ハウジング下方部分（５）は、射出成型方法またはトランスファ成型方法によって製造されている、請求項１または２記載の半導体デバイス（１）。
【請求項４】
前記半導体デバイス（１）はハウジング上方部分（９）を有しており、当該ハウジング上方部分（９）は少なくとも部分的に、送出されるべきビームおよび検出されるべきビームを通す、請求項１から３までのいずれか１項記載の半導体デバイス（１）。
【請求項５】
前記ハウジング上方部分（９）は光学素子（１０）である、請求項４記載の半導体デバイス（１）。
【請求項６】
前記光学素子（１０）は個別のレンズまたはレンズアレイである、請求項５記載の半導体デバイス（１）。
【請求項７】
第３の空洞（１２）が設けられており、当該第３の空洞は前記第３の半導体チップ（１１）を含んでいる、請求項１から６までのいずれか１項記載の半導体デバイス（１）。
【請求項８】
請求項１から７までのいずれか１項記載の半導体デバイスを使用した反射型フォトインタラプタ。
【請求項９】
反射型フォトインタラプタ用のハウジングを製造する方法であって、当該方法は以下のステップを有している：すなわち、
・導体路フレーム（８）を提供するステップと、
・少なくとも１つの第１および第２の空洞（６、７）を備えたモノリシックなハウジング下方部分（５）が生じるように、当該導体路フレーム（８）を第１の注入コンパウンドによって、射出成型で被覆するステップを有しており、ここで前記空洞（６、７）は、前記ハウジング下方部分（５）の上面（５０１）に向かって開放されており、
・電磁ビームを送出する少なくとも１つの半導体チップ（３）を前記第１の空洞（６）内に位置付けするステップと、
・電磁ビームを検出する少なくとも１つの半導体チップ（４）を前記第２の空洞（７）内に位置付けするステップと、
・前記複数の半導体チップ（３、４）を前記導体路フレーム（８）と電気的に接続するステップとを有しており、
・前記射出成型による被覆の前に、第３の半導体チップを前記導体路フレームと位置付けし、導電接続し、ここで当該第３の半導体チップ（１１）を後続のステップにおいて完全に、前記第１の注入コンパウンドによって、射出成型によって被覆し、当該第３の半導体チップ（１１）は、特定用途向け集積回路（ＡＳＩＣ）または静電気放電（ＥＳＤ）チップである、
ことを特徴とする、反射型フォトインタラプタ用のハウジングを製造する方法。
【請求項１０】
前記空洞（６、７）を、前記送出されるべきビームおよび検出されるべきビームに対して透過性の第２の注入材料によって注入成形する、請求項９記載の方法。
【請求項１１】
前記第２の注入材料を付加的に、光学素子（１０）として成形する、請求項１０記載の方法。
【請求項１２】
前記光学素子を、圧縮成形方法によって形成する、請求項１１記載の方法。
【請求項１３】
前記第１の注入コンパウンドはエポキシ樹脂、充填剤を有するシリコーンまたはエポキシ樹脂と、充填剤とを有するシリコーンとの混合物である、請求項９から１２までのいずれか１項記載の方法。
【請求項１４】
前記ハウジング下方部分（５）を、射出成型方法によってまたはトランスファ成型方法によって製造する、請求項９から１３までのいずれか１項記載の方法。