【手続補正書】
【提出日】平成16年1月26日(2004.1.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１主面と該第１主面に対向した第２主面とを有するチップ搭載基板と、前記第１主面に配置された複数の下面接続端子と、前記第２主面の前記複数の下面接続端子に対向して配置された複数の上面接続端子と、前記複数の下面接続端子の一部と該一部の直上となる前記複数の上面接続端子の一部とを接続するように前記チップ搭載基板中に配置されたスルーホールとを有することを特徴とする半導体チップ搭載基板。
【請求項２】
前記複数の下面接続端子の他の一部は、直上の前記上面接続端子から絶縁された上下接続用下面接続端子を含み、前記複数の上面接続端子の他の一部は、直下の前記下面接続端子から絶縁された上部接続専用端子を含み、前記上下接続用下面接続端子と前記上部接続専用端子とは階段型形状を有する屈曲スルーホールで接続されていることを特徴とする請求項１記載の半導体チップ搭載基板。
【請求項３】
前記チップ搭載基板は、ＢＧＡテープであることを特徴とする請求項１記載の半導体チップ搭載基板。
【請求項４】
第１主面と該第１主面に対向した第２主面とを有するチップ搭載基板；
前記第１主面に配置された複数の下面接続端子；
前記第２主面の前記複数の下面接続端子に対向して配置された複数の上面接続端子；
前記複数の下面接続端子の一部と該一部の直上となる前記複数の上面接続端子の一部とを接続するように前記チップ搭載基板中に配置されたスルーホール；and前記第２主面の前記複数の上面接続端子に隣接したチップ搭載領域に配置された半導体チップとを有することを特徴とする半導体装置。
【請求項５】
前記チップ搭載基板はＢＧＡテープであることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記半導体チップの周囲に配置されたヒートシンクをさらに有することを特徴とする請求項４記載の半導体装置。
【請求項７】
前記下面接続端子と前記上面接続端子との厚さの和が、前記半導体チップの厚さ以上に大きいことを特徴とする請求項４記載の半導体装置。
【請求項８】
前記半導体チップは、前記チップ搭載領域にフェイスダウンに搭載されることを特徴とする請求項４記載の半導体装置。
【請求項９】
前記複数の上面接続端子にそれぞれ配置された複数の基板間接続ボールと、第３主面と該第３主面に対向した第４主面とを有する上段チップ搭載基板と、前記第３主面に配置され、前記基板間接続ボールにそれぞれ接続された複数の第２下面接続端子と、前記複数の第２下面接続端子にそれぞれ対向して配置された複数の第２上面接続端子と、前記複数の第２下面接続端子の一部と該一部の直上となる前記複数の第２上面接続端子の一部とを接続するように前記上段チップ搭載基板中に配置された第２スルーホールと、前記第４主面の前記複数の第２上面接続端子に隣接した上段チップ搭載領域に配置された上段半導体チップとをさらに有することを特徴とする請求項４記載の半導体装置。
【請求項１０】
前記複数の第２下面接続端子の他の一部は、直上の前記第２上面接続端子から絶縁された第２上下接続用下面接続端子を含み、前記複数の第２上面接続端子の他の一部は、直上の前記第２下面接続端子から絶縁された第２上部接続専用端子を含み、前記第２上下接続用下面接続端子と前記第２上部接続専用端子とは、階段型形状を有する第２屈曲スルーホールで接続されていることを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記上段チップ搭載基板は、ＢＧＡテープであることを特徴とする請求項９記載の半導体装置。
【請求項１２】
前記上段半導体チップは、前記上段チップ搭載領域にフェイスダウンに搭載されることを特徴とする請求項９記載の半導体装置。
【請求項１３】
チップ搭載基板を搭載するための基板搭載領域を備える第１主面を有する実装基板と、前記第１主面の基板搭載領域にそれぞれ離間して配置された複数の接続端子と、前記基板搭載領域の周辺に配置された複数の信号端子と、前記複数の接続端子及び前記複数の信号端子に接続された複数の信号配線と、前記複数の接続端子の上にそれぞれ配置された複数の実装基板接続ボールと、前記基板搭載領域に配置され、前記複数の実装基板接続ボールにそれぞれ接した複数の下面接続端子を備える第１主面と、前記複数の下面接続端子に対向する位置に配置された複数の上面接続端子を備える第２主面とし、前記複数の下面接続端子の一部と該一部の直上となる前記複数の上面接続端子の一部とを接続するスルーホールとを有するチップ搭載基板と、前記チップ搭載基板のチップ搭載領域に配置された半導体チップとを有することを特徴とする半導体モジュール。
【請求項１４】
前記複数の下面接続端子の他の一部は、直上の前記上面接続端子から絶縁された上下接続用下面接続端子を含み、前記複数の上面接続端子の他の一部は、直下の前記下面接続端子から絶縁された上部接続専用端子を含み、前記上下接続用下面接続端子と前記上部接続専用端子とは階段型形状を有する屈曲スルーホールで接続されていることを特徴とする請求項１３記載の半導体モジュール。
【請求項１５】
前記チップ搭載基板は、ＢＧＡテープであることを特徴とする請求項１３記載の半導体モジュール。
【請求項１６】
前記半導体チップは、前記チップ搭載基板にフェイスダウンに搭載されることを特徴とする請求項１３記載の半導体モジュール。
【請求項１７】
前記基板搭載領域に隣接した第２の基板搭載領域にそれぞれ隣接して配置された複数の第２接続端子と、前記複数の第２接続端子及び前記複数の信号端子に接続された複数の第２信号配線と、前記複数の第２接続端子の上にそれぞれ配置された複数の第２実装基板接続ボールと、前記基板搭載領域に配置され、前記複数の第２実装基板接続ボールにそれぞれ接した複数の下面接続端子を備える第1主面と、前記複数の下面接続端子に対向する位置に配置された複数の上面接続端子を備える第２主面とし、前記複数の下面接続端子の一部と該一部の直上となる前記複数の上面接続端子の一部とを接続するスルーホールとを有する第２チップ搭載基板と、前記第２チップ搭載基板の第２チップ搭載領域に配置された第２半導体チップとをさらに有することを特徴とする請求項１３記載の半導体モジュール。
【請求項１８】
前記複数の第１上面接続端子にそれぞれ配置された複数の基板間接続ボールと、前記第３主面に配置され、前記複数の基板間接続ボールに接続された複数の第２下面接続端子と、前記複数の第２下面接続端子を有する第３主面と該第３主面に対向した第４主面とを有する上面チップ搭載基板と、前記複数の第２下面接続端子にそれぞれ対向して前記第４主面に配置された複数の第２上面接続端子と、前記複数の第２下面接続端子の一部と該一部の直上となる前記複数の第２上面接続端子の一部とを接続するように前記上面チップ搭載基板中に配置された第２スルーホールと、前記第４主面の前記複数の第２上面接続端子に隣接した上段チップ搭載領域に配置された上段半導体チップとをさらに有することを特徴とする請求項１３記載の半導体モジュール。
【請求項１９】
前記複数の第２下面接続端子の他の一部は、直上の前記第２上面接続端子から絶縁された第２上下接続用下面接続端子を含み、前記複数の第２上面接続端子の他の一部は、直下の前記第２下面接続端子から絶縁された第２上部接続専用端子を含み、前記第２上下接続用下面接続端子と前記第２上部接続専用端子とは、階段型形状を有する第２屈曲スルーホールで接続されていることを特徴とする請求項１８記載の半導体モジュール。
【請求項２０】
前記上段半導体チップはＢＧＡテープであることを特徴とする請求項１８記載の半導体モジュール。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、これを解決する手段として、第１主面と該第１主面に対向した第２主面とを有するチップ搭載基板と、前記第１主面に配置された複数の下面接続端子と、前記第２主面の前記複数の下面接続端子に対向して配置された複数の上面接続端子と、前記複数の下面接続端子の一部と該一部の直上となる前記複数の上面接続端子の一部とを接続するように前記チップ搭載基板中に配置されたスルーホールとを有する。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】