【手続補正書】
【提出日】平成23年12月12日(2011.12.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の再配置層構造体に電気的に接続される第１のサイトと、第１のサイトに構造的に連なると共に第２の再配置層構造体に電気的に接続される第２のサイトとを有するアンダーバンプメタライゼーション構造体を半導体チップ上に形成することと、
前記アンダーバンプメタライゼーション構造体に高分子層を装着することと、
前記アンダーバンプメタライゼーション構造体上にはんだ構造体を、当該はんだ構造体の一部が前記高分子層の上に位置づけられた状態にして形成することと、
を含む、製造方法。
【請求項２】
前記アンダーバンプメタライゼーション構造体上における前記第１のサイトの近傍に前記はんだ構造体を形成することを含む、請求項１に記載の方法。
【請求項３】
前記アンダーバンプメタライゼーション構造体上における前記第２のサイトの近傍にははんだ構造体を形成しないことを含む、請求項１に記載の方法。
【請求項４】
前記アンダーバンプメタライゼーション構造体を形成することは、前記第１の再配置層構造体に電気的に接続された前記第１のサイトと、前記第２の再配置層構造体に電気的に接続された第２のサイトとを有する導体グリッドを形成することを含む、請求項１に記載の方法。
【請求項５】
前記アンダーバンプメタライゼーション構造体を形成することは、ハブおよび前記ハブに接続された少なくとも前記第１および第２のサイトを有するクラスターを形成することを含み、前記第１のサイトは前記第１の再配置層構造体に接続されると共に前記第２のサイトは前記第２の再配置層構造体に接続される、請求項１に記載の方法。
【請求項６】
前記半導体チップを基板に接続すると共に前記基板を演算装置に実装することを含む、請求項１に記載の方法。
【請求項７】
コンピュータ可読媒体に記憶された命令を実行することにより前記方法を実施する、請求項１に記載の方法。
【請求項８】
第１の再配置層構造体に電気的に接続される第１のサイトと、第１のサイトに構造的に連なると共に第２の再配置層構造体に電気的に接続される第２のサイトとを有する第１の導体構造体を半導体チップ上に形成することと、
第３の再配置層構造体に電気的に接続される第３のサイトと、第３のサイトに構造的に連なると共に第４の再配置層構造体に電気的に接続される第４のサイトを有する第２の導体構造体を前記半導体チップ上に形成することと、
前記第１および第２の導体構造体に高分子層を装着することと、
前記第１の導体構造体上に第１のはんだ構造体を形成すると共に前記第２の導体構造体上に第２のはんだ構造体を形成することとを含み、
前記高分子層の一部は前記第１の導体構造体上に位置づけられ、前記高分子層の他の一部分は前記第２の導体構造体上に位置づけられる、製造方法。
【請求項９】
前記第１のはんだ構造体を前記半導体チップの接地経路に電気的に接続すると共に前記第２のはんだ構造体を前記半導体チップの電源経路に電気的に接続することを含む、請求項８に記載の方法。
【請求項１０】
前記第１の導体構造体を形成することは、前記第１の再配置層構造体に電気的に接続された前記第１のサイトと、前記第２の再配置層構造体に電気的に接続された前記第２のサイトとを有する導体グリッドを形成することを含む、請求項８に記載の方法。
【請求項１１】
前記第２の導体構造体を形成することは、ハブおよび前記ハブに接続された少なくとも前記第３および第４のサイトを有するクラスターを形成することを含み、前記第３のサイトは前記第３の再配置層構造体に接続され且つ前記第４のサイトは前記第４の再配置層構造体に接続される、請求項１０に記載の方法。
【請求項１２】
前記第１の導体構造体上において前記第１のサイトの近傍に前記第１のはんだ構造体を形成することを含む、請求項８に記載の方法。
【請求項１３】
前記第１の導体構造体上において前記第２のサイトの近傍にははんだ構造体を形成しないことを含む、請求項８に記載の方法。
【請求項１４】
前記半導体チップを基板に接続すると共に前記基板を演算装置に実装することを含む、請求項８に記載の方法。
【請求項１５】
少なくとも２つの再配置層構造体を有する半導体チップと、
前記半導体チップ上のアンダーバンプメタライゼーション構造体であって、前記少なくとも２つの再配置層構造体のうちの第１の再配置層構造体に電気的に接続される第１のサイトと、第１のサイトに構造的に連なると共に前記少なくとも２つの再配置層構造体のうちの第２の再配置層構造体に電気的に接続される第２のサイトを有するアンダーバンプメタライゼーション構造体と、
前記アンダーバンプメタライゼーション構造体上に配置される高分子層と、
前記高分子層の上に一部分が位置づけられた状態でアンダーバンプメタライゼーション構造体上に配置されるはんだ構造体と、
を備える、装置。
【請求項１６】
前記少なくとも２つの再配置層構造体は同タイプの電気経路の一部を含み、当該電気経路がグランド、電源、信号のうちの１つに対するものである、請求項１５に記載の装置。
【請求項１７】
前記アンダーバンプメタライゼーション構造体は、前記少なくとも２つの再配置層構造体のうちの前記第１の再配置層構造体に電気的に接続される前記第１のサイトと、前記少なくとも２つの再配置層構造体のうちの前記第２の再配置層構造体に電気的に接続される前記第２のサイトとを有する導体グリッドを備える、請求項１５に記載の装置。
【請求項１８】
前記アンダーバンプメタライゼーション構造体は、ハブと前記ハブに接続された前記第１および第２のサイトを有するクラスターとを備える、請求項１５に記載の装置。
【請求項１９】
前記はんだ構造体は、前記アンダーバンプメタライゼーション構造体上において前記第１のサイトの近傍に配置される、請求項１５に記載の装置。
【請求項２０】
前記アンダーバンプメタライゼーション構造体上において前記第２のサイトの近傍には、はんだ構造体は配置されない、請求項１５に記載の装置。
【請求項２１】
前記半導体チップに接続された基板を備える、請求項１５に記載の装置。
【請求項２２】
前記基板に接続された演算装置を備える、請求項２１に記載の装置。
【請求項２３】
導体構造体に電気的に接続される第１のサイトと、第１のサイトに構造的に連なると共に第２の導体構造体に電気的に接続される第２のサイトとを有するアンダーバンプメタライゼーション構造体を半導体チップ上に形成することと、
前記アンダーバンプメタライゼーション構造体に高分子層を装着することと、
前記アンダーバンプメタライゼーション構造体上にはんだ構造体を、当該はんだ構造体の一部が前記高分子層の上に位置づけられた状態にして形成することと、
を含む、製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
【図２９】図２９は、断面２９−２９における図２８の断面図である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
上に説明した図１９では、電気配線にＵＢＭ構造体を使用した例を示した。ＵＢＭ配置を用いた複雑な配線の数例を図２３〜３０に図示する。これらの図面の説明を始める前に、入出力にはんだ構造体を利用する半導体チップの従来の電気配線設計の簡単な再確認が有益であろう。図２１は、複数の導体ボールが見えるように底面側を上に配置させた従来の例示的な半導体チップ５００の絵図である。ボールの２つに参照符号５１０および５１５を付している。プリント配線基板（図示せず。）へ実装する際に、チップ５００をひっくり返すことにより、ボール５１０、５１５等が下を向き、プリント配線基板上の対応するはんだ構造体との金属接続が確立される。はんだボール５１０、５１５等は、図２１には示されていないチップ５００の本体における様々な回路構造体と相互接続される。しかしながら、はんだボール５１０および５１５とチップ５００における回路構造体との相互接続構造体例の幾つかを、図２２において、はるかに大きく拡大して示す。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
ＲＤＬ５５０は、はんだボール５１０および５１５、並びに図２１に示す他のはんだボールの配線およびレイアウトにさらなる柔軟性を提供するように設計される。はんだボールは一般的に、初期のミスアラインメントまたは熱リフロー中の流出および結果的に生じる短絡の多少の危険性を有して製造されるので、このような相互間の悪影響や短絡の可能性を減らすために、ＲＤＬ５５０のＲＤＬ構造体５７０と５７５との間に、一定の最小ピッチＸ１が維持されなければならない。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
最後に、クラスター１２６０は、ハブ１４００と、スポーク１４０５、１４１０、１４１５、１４２０および１４２３と、スポーク１４０５、１４１０、１４１５、１４２０にそれぞれ接続されたリード線１４２５、１４３０、１４３５および１４４０とで構成されていてもよい。リード線１４２５および１４３０は、その下のＲＤＬ構造体１２４５に接続されていてもよく、リード線１４３５および１４４０は、その下のＲＤＬ構造体１２３５に接続されていてもよい。クラスター１２５０および１２５５と同様に、クラスター１２６０には、接地の入出力用であるはんだバンプ１４５０が設けられていてもよい。電源バンプ１４６０および１４６５は、その下のＲＤＬ構造体１４７０および１４７５に接続されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
様々な理由から、バンプアレイ１５１５の周囲１５３５の付近にあるバンプ位置は、信号の入出力専用である傾向があり、アレイ１５１５のコアパッド位置１５４０は、電源および接地の入出力専用である傾向がある。この従来の設計手法は、多くの設計状況において満足に機能する。しかしながら、いわゆるディープバンプ、すなわち、チップ６２０の縁１５５０に比較的近い場所にある、バンプ６２３等の半導体チップ６２０上のバンプが、電源または接地の入出力を必要とする特定の設計状況が存在する。アレイ１５１５の周囲バンプ位置１５３５は、信号の入出力専用である傾向があるので、あるピン１５２５からアレイ１５１５上の周囲に位置するパッドサイトへと電源または接地を配線するためには、基板１５１０において何らかの埋設相互接続構成を構築することが必要となり得る。この解決法には、費用上の不利益があり、おそらく、基板トレースの配線を大幅に変更しなければならない場合に性能の問題が生じ得る。しかしながら、本明細書に開示したようなＵＢＭ配線の使用により、電源または接地の入出力をこのようなディープバンプ６２３へと配線し得る。この点に関して、ＵＢＭ配線構造体１５５５は、ディープバンプ６２３およびチップ６２０の中央に位置するバンプ１５６０の１つに電気的に接続される。バンプ６２３および１５６０とその下のＵＢＭ構造体１５５５との間に配置される絶縁材料が存在するので、ＵＢＭ構造体１５５５を破線で示している。ＵＢＭ構造体１５５５は、本明細書に開示した実施形態のいずれかに記載したように構成され得る。