【手続補正書】
【提出日】平成15年9月12日(2003.9.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の名称】画像入力装置
【特許請求の範囲】
【請求項１】２本のビデオ出力ラインを有するＣＣＤ撮像素子に入力画像を投影する第１の画像撮像手段と、
前記２本のビデオ出力ラインからの信号を、Ａ／Ｄ変換したうえで、合成することにより１本のビデオ合成信号に変換して出力する第１の画像信号走査変換手段と、
前記ビデオ合成信号を書き込み可能な第１の画像記憶手段と、
前記第１の画像撮像手段のＣＣＤ撮像素子、第１の画像信号走査変換手段および第１の画像記憶手段をそれぞれクロック信号に同期させて起動制御する第１のビデオ回路制御手段とを具備してなることを特徴とする画像入力装置。
【請求項２】Ｎチャンネルの同一画像に光路分離したうえで、任意のラインより読み出し可能で、かつ１本のビデオ出力ラインを有するＣＣＤ撮像素子のＮデバイスにそれぞれ入力画像を投影する第２の画像撮像手段と、
前記ビデオ出力ラインからの信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、
前記ビデオ出力信号を、Ｎ分割された記憶領域のそれぞれに同時に書き込み可能な第２の画像記憶手段と、
画像をＮ等分するＮ種の読み出し開始ライン情報を前記第２の画像撮像手段の各ＣＣＤ撮像素子に与えることにより、クロック信号に同期させて各読み出し開始ラインより同時に各ＣＣＤ撮像素子を起動制御すると共に、前記Ａ／Ｄ変換手段および第２の画像記憶手段をそれぞれクロック信号に同期させて起動制御する第２のビデオ回路制御手段とを具備してなることを特徴とする画像入力装置。
【請求項３】Ｎチャンネルの同一画像に光路分離したうえで、任意のラインより読み出し可能で、かつ２本のビデオ出力ラインを有するＣＣＤ撮像素子のＮデバイスにそれぞれ入力画像を投影する第３の画像撮像手段と、
前記ビデオ出力ラインからの信号をＡ／Ｄ変換したうえで、対応する２本の信号を１本に合成することによりＮ本のビデオ合成信号に変換して出力する第２の画像信号走査変換手段と、
前記ビデオ合成信号を、Ｎ分割された記憶領域のそれぞれに同時に書き込み可能な第３の画像記憶手段と、
画像をＮ等分するＮ種の読み出し開始ライン情報を前記第３の画像撮像手段の各ＣＣＤ撮像素子に与えることにより、クロック信号に同期させて各読み出し開始ラインより同時に各ＣＣＤ撮像素子を起動制御すると共に、前記第２の画像信号走査変換手段および第３の画像記憶手段をそれぞれクロック信号に同期させて起動制御する第３のビデオ回路制御手段とを具備してなることを特徴とする画像入力装置。
【請求項４】Ｎ＝３である請求項２または３記載の画像入力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、民生および産業用画像処理装置の画像入力装置に関するものであり、特に電池やタバコ等の高速生産が要求される製造設備における検査等に用いられる画像処理装置の画像入力装置に係わるものである。
【０００２】
【従来の技術】
民生および産業用画像処理装置の画像入力装置としては、通常、１本のビデオ出力ラインを有するＣＣＤ撮像素子を１デバイス用いたものが多い。その例を図７に従来構成として示す。図７は従来の画像入力装置Ａ０の一例における全体構成を示すブロック図である。
【０００３】
図７において、５１は画像撮像部、５２は画像処理装置である。画像撮像部５１において、入力像５３は光学系５１ａを経由してＣＣＤ撮像素子５１ｂ上に投影される。ＣＣＤ撮像素子５１ｂは投影像をビデオ信号に変換し、画像処理装置５２に伝送する。伝送時の信号仕様はＮＴＳＣ規格による。画像処理装置５２は、入力されたビデオ信号をＡ／Ｄ変換器５２ａにより１２ＭＨｚ等の一定レートでＡ／Ｄ変換し、変換後のデジタル信号を画像記憶部５２ｂに書き込んでいく。この場合の書き込み速度は、ＣＣＤ撮像素子５１ｂとＡ／Ｄ変換器５２ａとの間の伝送速度により決まる。
【０００４】
図８は従来のビデオ出力信号伝送におけるインターレス走査を示している。ＣＣＤ撮像素子５１ｂは画像の０ライン目からビデオ信号の伝送を開始し、１ライン飛ばしに２ライン目……４７８ライン目を伝送して第１フィールドのビデオ信号伝送を終了する。次に、ＣＣＤ撮像素子５１ｂは画像の１ライン目からビデオ信号の伝送を開始し、１ライン飛ばしに１ライン目……４７９ライン目を伝送して第２フィールドのビデオ信号伝送を終了する。図７におけるＣＣＤ撮像素子５１ｂとＡ／Ｄ変換器５２ａとの間の伝送は、通常上記の手順で行われ、ＮＴＳＣ規格によれば、１画像すなわち１フレームの伝送時間は約３３ｍｓである。一方、ＣＣＤ撮像素子や映像処理ＩＣ等の映像信号処理関係部品類はＮＴＳＣ規格に準拠したものが量産され、安価である。従って、市販のＣＣＤ撮像素子や映像処理ＩＣ等を用いた画像入力装置では、１画像の入力に約３３ｍｓ要していた。
【０００５】
【発明が解決しようとする課題】
上記従来構成では、画像入力時間に約３３ｍｓを要する。これに対し、電池やタバコ等の生産においては、近年の生産量は毎分１０００個以上に達する。この場合、１個当たり５０ｍｓ前後の生産タクトとなるため、従来の画像入力時間では対処困難であった。従って、画像入力時間の高速化は、電池やタバコ等の高速生産が要求される製設備における検査装置等への適用時の大きな課題であった。本発明は、従来構成の課題を解決すべく創案されたもので、電池やタバコ等の高速生産が要求される製設備における検査装置等に適用可能な高速の画像入力装置を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】
本願の第１発明は、２本のビデオ出力ラインを有するＣＣＤ撮像素子に入力画像を投影する第１の画像撮像手段と、前記２本のビデオ出力ラインからの信号を、Ａ／Ｄ変換したうえで、合成することにより１本のビデオ合成信号に変換して出力する第１の画像信号走査変換手段と、前記ビデオ合成信号を書き込み可能な第１の画像記憶手段と、前記第１の画像撮像手段のＣＣＤ撮像素子、第１の画像信号走査変換手段および第１の画像記憶手段をそれぞれクロック信号に同期させて起動制御する第１のビデオ回路制御手段とを具備してなることを特徴とする。
【０００７】
上記第１発明の構成によれば、第１の画像撮像手段のＣＣＤ撮像素子と第１の画像記憶手段との間を２本のビデオ出力ラインで結び、各ビデオ出力ライン上を入力画像を２分割した内容のビデオ出力信号を同時並行伝送することにより、１画面伝送時間の１／２の伝送時間で第１の画像記憶手段への入力画像の伝送が可能となる。また、２本のビデオ出力ラインからのビデオ出力信号をＡ／Ｄ変換のうえ、合成して１本のビデオ合成信号となし、同時並行に第１の画像記憶手段へこのビデオ合成信号を書き込むことにより、２０〜４０ＭＨｚ程度の動作クロックで９〜１８ｍｓでの画像入力が可能となる。
【０００８】
また、本願の第２発明は、Ｎチャンネルの同一画像に光路分離したうえで、任意のラインより読み出し可能で、かつ１本のビデオ出力ラインを有するＣＣＤ撮像素子のＮデバイスにそれぞれ入力画像を投影する第２の画像撮像手段と、前記ビデオ出力ラインからの信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、前記ビデオ出力信号を、Ｎ分割された記憶領域のそれぞれに同時に書き込み可能な第２の画像記憶手段と、画像をＮ等分するＮ種の読み出し開始ライン情報を前記第２の画像撮像手段の各ＣＣＤ撮像素子に与えることにより、クロック信号に同期させて各読み出し開始ラインより同時に各ＣＣＤ撮像素子を起動制御すると共に、前記Ａ／Ｄ変換手段および第２の画像記憶手段をそれぞれクロック信号に同期させて起動制御する第２のビデオ回路制御手段とを具備してなることを特徴とする。
【０００９】
上記第２発明の構成によれば、第２の画像撮像手段のＣＣＤ撮像素子と第２の画像記憶手段との間をＮ本のビデオ出力ラインで結び、各ビデオ出力ライン上を入力画像をＮ分割した内容のビデオ出力信号を同時並行伝送することにより、１画面伝送時間の１／Ｎの伝送時間で第２の画像記憶手段への入力画像の伝送が可能となる。また、Ｎ本のビデオ出力ラインからのビデオ出力信号をＡ／Ｄ変換のうえ、同時並行に第２の画像記憶手段へ書き込むことにより、１／Ｎの時間で画像入力が可能となる。ここに、Ｎは正の整数であり、例えばＮ＝３の場合には、２０〜４０ＭＨｚ程度の動作クロックで６〜１２ｍｓでの画像入力が可能となる。
【００１０】
さらに、本願の第３発明は、Ｎチャンネルの同一画像に光路分離したうえで、任意のラインより読み出し可能で、かつ２本のビデオ出力ラインを有するＣＣＤ撮像素子のＮデバイスにそれぞれ入力画像を投影する第３の画像撮像手段と、前記ビデオ出力ラインからの信号をＡ／Ｄ変換したうえで、対応する２本の信号を１本に合成することによりＮ本のビデオ合成信号に変換して出力する第２の画像信号走査変換手段と、前記ビデオ合成信号を、Ｎ分割された記憶領域のそれぞれに同時に書き込み可能な第３の画像記憶手段と、画像をＮ等分するＮ種の読み出し開始ライン情報を前記第３の画像撮像手段の各ＣＣＤ撮像素子に与えることにより、クロック信号に同期させて各読み出し開始ラインより同時に各ＣＣＤ撮像素子を起動制御すると共に、前記第２の画像信号走査変換手段および第３の画像記憶手段をそれぞれクロック信号に同期させて起動制御する第３のビデオ回路制御手段とを具備してなることを特徴とする。
【００１１】
上記第３発明の構成によれば、第３の画像撮像手段のＣＣＤ撮像素子と第３の画像記憶手段との間を２Ｎ本のビデオ出力ラインで結び、各ビデオ出力ライン上を入力画像を２Ｎ分割した内容のビデオ出力信号を同時並行伝送することにより、１画面伝送時間の１／２Ｎの伝送時間で第３の画像記憶手段への入力画像の伝送が可能となる。また、２Ｎ本のビデオ出力ラインからのビデオ出力信号をＡ／Ｄ変換のうえ、合成してＮ本のビデオ合成信号となし、同時並行に第３の画像記憶手段へこのビデオ合成信号を書き込むことにより、１／２Ｎの時間で画像入力が可能となる。ここに、Ｎは正の整数であり、例えばＮ＝３の場合には、２０〜４０ＭＨｚ程度の動作クロックで３〜６ｍｓでの画像入力が可能となる。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して第１〜３の発明の各一実施形態について説明し、これらの発明の理解に供する。なお、以下の実施形態は各発明を具体化した一例であって、各発明の技術的範囲を限定するものではない。
【００１３】
図１〜３は各実施形態に係る画像入力装置（以下、第１〜３の装置Ａ１、Ａ２、Ａ３という。）の全体構成を示すブロック図である。第１〜３の装置Ａ１、Ａ２、Ａ３は、クロック信号に同期させて画像入力する点でいずれも従来例と同様である。しかし、図１に示すように、第１の装置Ａ１は、入力画像１を、光学系２ａを介して、２本のビデオ出力ラインを有するＣＣＤ撮像素子２ｂに投影する画像撮像部２（第１の画像撮像手段に相当）と、これら２本のビデオ出力ラインからの信号Ｓ１をＡ／Ｄ変換器３ａによりそれぞれＡ／Ｄ変換したうえで、２ライン合成部３ｂにより１本のビデオ合成信号Ｓ２に変換して出力する画像信号走査変換部３（第１の画像信号走査変換手段に相当）と、この出力されたビデオ合成信号Ｓ２を、フレームメモリ４ａに書き込み可能な画像記憶部４（第１の画像記憶手段に相当）と、画像撮像部２のＣＣＤ撮像素子２ｂ、画像信号走査変換部３および画像記憶部４をそれぞれクロック信号Ｓ３に同期させて起動制御するビデオ回路制御部５（第１のビデオ回路制御手段に相当）とを具備してなる点で異なる。
【００１４】
また、図２に示すように、第２の装置Ａ２は、入力画像１１を、光学系１２ａによりＮチャンネルの同一画像に光路分離したうえで、任意のラインより読み出し可能で、かつ１本のビデオ出力ラインを有するＣＣＤ撮像素子１２ｂのＮデバイス（図２においてはＮ＝３）にそれぞれ投影する画像撮像部１２（第２の画像撮像手段に相当）と、これらのビデオ出力ラインからの信号Ｓ１１をＡ／Ｄ変換器１３ａによりそれぞれＡ／Ｄ変換するＡ／Ｄ変換部１３（Ａ／Ｄ変換手段に相当）と、これらＡ／Ｄ変換されたビデオ出力信号Ｓ１２を、Ｎ分割されたフレームメモリ１４ａ（記憶領域に相当）のそれぞれに同時に書き込み可能な画像記憶部１４（第２の画像記憶手段に相当）と、画像をＮ等分するＮ種の読み出し開始ライン情報Ｓ１３を画像撮像部１２の各ＣＣＤ撮像素子１２ｂに与えることにより、クロック信号Ｓ１４に同期させて各読み出し開始ラインより同時に各ＣＣＤ撮像素子１２ｂを起動制御すると共に、Ａ／Ｄ変換部１３および画像記憶部１４をそれぞれクロック信号Ｓ１４に同期させて起動制御するビデオ回路制御部１５（第２のビデオ回路制御手段に相当）とを具備してなる点で異なる。
【００１５】
さらに、図３に示すように、第３の装置Ａ３は、入力画像２１を、光学系２２ａによりＮチャンネルの同一画像に光路分離したうえで、任意のラインより読み出し可能で、かつ２本のビデオ出力ラインを有するＣＣＤ撮像素子２２ｂのＮデバイス（図３においてはＮ＝３）にそれぞれ投影する画像撮像部２２（第３の画像撮像手段に相当）と、これらの前記ビデオ出力ラインからの信号Ｓ２１をＡ／Ｄ変換器２３ａによりそれぞれＡ／Ｄ変換したうえで、２ライン合成部２３ｂにて対応する２本の信号を１本に合成することによりＮ本のビデオ合成信号Ｓ２２に変換して出力する画像信号走査変換部２３（第２の画像信号走査変換手段に相当）と、これら出力されたビデオ合成信号Ｓ２２を、Ｎ分割されたフレームメモリ２４ａ（記憶領域に相当）のそれぞれに同時に書き込み可能な画像記憶部２４（第３の画像記憶手段に相当）と、画像をＮ等分するＮ種の読み出し開始ライン情報Ｓ２３を画像撮像部２２の各ＣＣＤ撮像素子２２ｂに与えることにより、クロック信号Ｓ２４に同期させて各読み出し開始ラインより同時に各ＣＣＤ撮像素子２２ａを起動制御すると共に、画像信号走査変換部２３および画像記憶部２４をそれぞれクロック信号Ｓ２４に同期させて起動制御するビデオ回路制御部２５（第３のビデオ回路制御手段に相当）とを具備してなる点で異なる。すなわち、第３の装置Ａ３は、第１の装置Ａ１と第２の装置Ａ２とを有機的に組み合わせたものである。
【００１６】
以下、第３の装置Ａ３を例に採り、かつＮ＝３の場合について詳細説明する。なお、第１、第２の装置Ａ１、Ａ２については、本例Ａ３を部分適用することにより具現化可能であるので、それらの詳細説明は割愛する。
【００１７】
図３において、２２ａは入力画像２１を３チャンネルの同一画像に光路分離する光学系である。ここで分離された入力画像２１はＣＣＤ撮像素子２２ｂ１、２２ｂ２、２２ｂ３の各撮像面に同一画像の状態で結像する。各ＣＣＤ撮像素子２２ｂ１、２２ｂ２、２２ｂ３に対し、例えばそれぞれ０ライン目、１６０ライン目、３２０ライン目（０……４８０×（Ｎ−１／Ｎ）ライン目）より読み出し開始の情報Ｓ２３を与えるのがビデオ回路制御部２５である。ＣＣＤ撮像素子２２ｂ１、２２ｂ２、２２ｂ３に全画素読み出し型の素子を用いた場合、撮像開始ラインを任意に設定することが可能となる。また、光学系２２ａとＣＣＤ撮像素子２２ｂ１、２２ｂ２、２２ｂ３とより構成されるのが画像撮像部２２である。
【００１８】
この画像撮像部２２のＣＣＤ撮像素子２２ｂ１、２２ｂ２、２２ｂ３より画像を６分割したビデオ出力信号Ｓ２１を画像信号走査変換部２３へ伝送する。この様子を示したのが図４および図５である。
【００１９】
図４において、ＣＣＤ撮像素子２２ｂ１のチャンネル１（ＣＣＤ１のｃｈ１）を０ライン目（第１フィールド）より伝送開始させ、ＣＣＤ撮像素子２２ｂ１のチャンネル２（ＣＣＤ１のｃｈ２）を１ライン目（第２フィールド）より伝送開始させる。伝送時の信号仕様は、この例では従来例と同じＮＴＳＣ規格のものとする。同様に、ＣＣＤ撮像素子２２ｂ２のチャンネル１（ＣＣＤ２のｃｈ１）を１６０ライン目（第１フィールド）より伝送開始させ、ＣＣＤ撮像素子２２ｂ２のチャンネル２（ＣＣＤ２のｃｈ２）を１６１ライン目（第２フィールド）より伝送開始させる。さらに、ＣＣＤ撮像素子２２ｂ３のチャンネル１（ＣＣＤ３のｃｈ１）を３２０ライン目（第１フィールド）より伝送開始させ、ＣＣＤ撮像素子２２ｂ３のチャンネル２（ＣＣＤ３のｃｈ２）を３２１ライン目（第２フィールド）より伝送開始させる。これら合計６チャンネルのビデオ信号伝送を同時に開始し、ＣＣＤ撮像素子２２ｂ１のチャンネル１（ＣＣＤ１のｃｈ１）が１５８ライン目の伝送を終えた時点で１画像すなわち２フィールド分の伝送を６チャンネル合計で終了している。ＣＣＤ撮像素子２２ｂ１、２２ｂ２、２２ｂ３は引き続きビデオ信号伝送を行うが、本例Ａ３においては、前記時点以降のビデオ出力信号Ｓ２１は不要である。従って、ＣＣＤ撮像素子２２ｂ１のチャンネル１（ＣＣＤ１のｃｈ１）が１５８ライン目の伝送を終えた時点すなわち伝送開始より約５ｍｓにて、画像撮像部２２と画像信号走査変換部２３との間のビデオ信号伝送が終了する。図５は、図４にて１画面上で示したものを、ＣＣＤ撮像素子２２ｂ１、２２ｂ２、２２ｂ３のそれぞれに分けて各伝送の手順を示したものである。各ＣＣＤ撮像素子上では、各々の伝送開始アドレスがＣＣＤ撮像素子２２ｂ１が０ライン目、ＣＣＤ撮像素子２２ｂ２が１６０ライン目、ＣＣＤ撮像素子２２ｂ３が３２０ライン目と異なるが、いずれも通常伝送の手順で伝送している。
【００２０】
また、本例Ａ３においてはビデオ信号伝送時の信号仕様をＮＴＳＣ規格（クロックが約２ＭＨｚの信号）であるとしたが、市販のＣＣＤ撮像素子を始め映像信号処理関係部品類は約２０ＭＨｚまでの動作を保証するものが多い。従って本例Ａ３においてもクロック速度を増加させ、２０ＭＨｚ伝送として約２．５ｍｓの画像伝送終了とすることが可能である。
【００２１】
画像信号走査変換部２３へ伝送された６チャンネルのビデオ出力信号Ｓ２１は各々Ａ／Ｄ変換器２３ａ１、２３ａ２、２３ａ３により、Ａ／Ｄ変換される。さらに、入力時の１ライン飛ばしのインターレス伝送信号を、連続した１ライン〜１５９ラインの信号とする。これと同時に伝送線数を２チャンネルから１チャンネルに半減させるため、２ライン合成部２３ｂ１、２３ｂ２、２３ｂ３にて各ＣＣＤ撮像素子のチャンネル１、２に対応する伝送信号を１チャンネルの伝送信号Ｓ２２に合成する。これにより、インターレス信号がノンインターレス信号となり、連続ラインの処理が必要なフィルタリング等の画像前処理が、画像入力と同時に実施可能となる。また、画像信号走査変換部２３と画像記憶部２４との間の伝送線数が半減し、基板レイアウト上の面積効率を向上させることができる。
【００２２】
図６は２ライン合成部２３ｂ１の具体例を示している。図６（ａ）において、２ライン合成部２３ｂ１は、４ライン分のＦＩＦＯ型ラインメモリ２３ｂ１１〜２３ｂ１４、Ａ／Ｄ変換器２３ａ１よりの２チャンネルのビデオ信号入力部分Ｓ２１１、Ｓ２１２、合成ビデオ出力部分Ｓ２２１より構成されている。
【００２３】
図６（ｂ）は、４ライン分のラインメモリの接続関係を示す。２チャンネルのビデオ信号入力Ｓ２１１、Ｓ２１２はシリアルに各々ＦＩＦＯ型ラインメモリ２３ｂ１１、２３ｂ１２に入力される。また、ラインメモリ２３ｂ１１と２３ｂ１３、ラインメモリ２３ｂ１２と２３ｂ１４の各点（１画素分の画像データ）はパラレルに接続される。１ライン５１２点分の入力を終了すると、次ライン入力までのブランキング期間中に、ラインメモリ２３ｂ１１、２３ｂ１２のラインデータをラインメモリ２３ｂ１３、２３ｂ１４へパラレル転送し、ブランキング期間終了後、ラインメモリ２３ｂ１１、２３ｂ１２に対する次ライン入力を継続して実施する。合成ビデオ出力部分Ｓ２２１は、ラインメモリ２３ｂ１１、２３ｂ１２における次ライン入力に並行して、入力時の倍速度のクロックによりラインメモリ２３ｂ１３、２３ｂ１４をシリアルに読み出し、ライン飛ばしのない連続ラインのデータとして、画像記憶部２４へ伝送する。画像信号走査変換部２３は、２ライン合成部２３ｂ２、２３ｂ３をも含むが、これらについても２３ｂ１と同様である。
【００２４】
画像記憶部２４は、２ライン合成部２３ｂ１、２３ｂ２、２３ｂ３よりの３本の合成ビデオ信号Ｓ２２を同時並行に書き込み可能なフレームメモリ２４ａより構成される。同時に、このフレームメモリ２４ａは、図示しないＣＰＵに対するランダムアドレスのデータ入出力、およびビデオ処理向けの連続アドレスのデータ入出力が可能なものである。
【００２５】
画像撮像部２２、画像信号走査変換部２３および画像記憶部２４に対する動作クロックの生成、供給（信号Ｓ２４）、および画像撮像部２２の各ＣＣＤ撮像素子２２ｂ１、２２ｂ２、２２ｂ３の読み出し開始ラインの制御（信号Ｓ２３）を行うのがビデオ回路制御部２５である。
【００２６】
以上により、画像記憶部２４への入力画像の書き込みは、画像撮像部２２での入力画像伝送開始より、通常１２ＭＨｚクロックの場合で約５ｍｓ、２０ＭＨｓを用いた場合で約２．５ｍｓをもって終了する。すなわち、従来ＣＣＤ撮像素子と画像記憶部との間を１本のビデオ出力ラインで結んでいたものを、本例Ａ４によれば６本のビデオ出力ラインで結び、各ビデオ出力ライン上を入力画像を６分割した内容のビデオ出力信号を同時並行伝送することにより、従来の１画像伝送時間の１／６の伝送時間にて画像記憶部へ入力画像を高速伝送することが可能となる。また、６本のビデオ出力ラインからのビデオ出力信号をＡ／Ｄ変換したうえで、２本ごとに合成して３本のビデオ合成信号となし、同時並行に画像記憶部へビデオ合成信号を書き込むことにより、２０〜４０ＭＨｚ程度の動作クロックにて３〜６ｍｓでの高速画像入力が可能となる。
【００２７】
【発明の効果】
以上の説明のとおり、上記第１発明の構成によれば、第１の画像撮像手段のＣＣＤ撮像素子と第１の画像記憶手段との間を２本のビデオ出力ラインで結び、各ビデオ出力ライン上を入力画像を２分割した内容のビデオ出力信号を同時並行伝送することにより、１画面伝送時間の１／２の伝送時間で第１の画像記憶手段への入力画像の伝送が可能となる。また、２本のビデオ出力ラインからのビデオ出力信号をＡ／Ｄ変換のうえ、合成して１本のビデオ合成信号となし、同時並行に第１の画像記憶手段へこのビデオ合成信号を書き込むことにより、２０〜４０ＭＨｚ程度の動作クロックで９〜１８ｍｓでの画像入力が可能となる。
【００２８】
また、上記第２発明の構成によれば、第２の画像撮像手段のＣＣＤ撮像素子と第２の画像記憶手段との間をＮ本のビデオ出力ラインで結び、各ビデオ出力ライン上を入力画像をＮ分割した内容のビデオ出力信号を同時並行伝送することにより、１画面伝送時間の１／Ｎの伝送時間で第２の画像記憶手段への入力画像の伝送が可能となる。また、Ｎ本のビデオ出力ラインからのビデオ出力信号をＡ／Ｄ変換のうえ、同時並行に第２の画像記憶手段へ書き込むことにより、１／Ｎの時間で画像入力が可能となる。ここに、Ｎは正の整数であり、例えばＮ＝３の場合では、２０〜４０ＭＨｚ程度の動作クロックで６〜１２ｍｓでの画像入力が可能となる。
【００２９】
さらに、上記第３発明の構成によれば、第３の画像撮像手段のＣＣＤ撮像素子と第３の画像記憶手段との間を２Ｎ本のビデオ出力ラインで結び、各ビデオ出力ライン上を入力画像を２Ｎ分割した内容のビデオ出力信号を同時並行伝送することにより、１画面伝送時間の１／２Ｎの伝送時間で第３の画像記憶手段への入力画像の伝送が可能となる。また、２Ｎ本のビデオ出力ラインからのビデオ出力信号をＡ／Ｄ変換のうえ、合成してＮ本のビデオ合成信号となし、同時並行に第３の画像記憶手段へこのビデオ合成信号を書き込むことにより、１／２Ｎの時間で画像入力が可能となる。ここに、Ｎは正の整数であり、例えばＮ＝３の場合（上記の具体例）では、２０〜４０ＭＨｚ程度の動作クロックで３〜６ｍｓでの画像入力が可能となる。従って、いずれも高速の画像入力装置が得られた。特に、上記の具体例では、電池やタバコ等の高速生産が要求される製造設備における検査装置等に十分適用可能な高速の画像入力装置とすることができた。
【図面の簡単な説明】
【図１】第１の発明の一実施形態に係る画像入力装置（第１の装置Ａ１）の全体構成を示すブロック図である。
【図２】第２の発明の一実施形態に係る画像入力装置（第２の装置Ａ２）の全体構成を示すブロック図である。
【図３】第３の発明の一実施形態に係る画像入力装置（第３の装置Ａ３）の全体構成を示すブロック図である。
【図４】ＣＣＤ撮像素子３デバイスによる画像６分割伝送方法を示す説明図である。
【図５】ＣＣＤ撮像素子３デバイスによる画像６分割伝送方法を示す説明図である。
【図６】２ライン合成部の具体例を示す説明図である。
【図７】従来の画像入力装置Ａ０の一例における全体構成を示すブロック図である。
【図８】従来のＣＣＤ撮像素子１デバイスによる画像伝送方法を示す説明図である。
【符号の説明】
Ａ１、Ａ２、Ａ３  画像入力装置（第１〜３の装置）
１、１１、２１  入力画像
２、１２、２２  画像撮像部（第１〜３の画像撮像手段）
２ａ、１２ａ、２２ａ  光学系
２ｂ、１２ｂ、２２ｂ（２２ｂ１、２２ｂ２、２２ｂ３）  ＣＣＤ撮像素子
３、２３  画像信号走査変換部（第１、２の画像信号走査変換手段）
１３  Ａ／Ｄ変換部（Ａ／Ｄ変換手段）
３ａ、１３ａ、２３ａ（２３ａ１、２３ａ２、２３ａ３）  Ａ／Ｄ変換器
３ｂ、２３ｂ（２３ｂ１、２３ｂ２、２３ｂ３）  ２ライン合成部
４、１４、２４  画像記録部（第１〜３の画像記録手段）
５、１５、２５  ビデオ回路制御部（第１〜３のビデオ回路制御手段）


【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
1998145654.tif 000001
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
1998145654.tif 000002
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
1998145654.tif 000003
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
1998145654.tif 000004
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
1998145654.tif 000005