(57)【要約】【課題】従来よりも貫通転位密度が低い歪みシリコン基板ウエハを製造することができる方法を提供する。【解決手段】歪みＳｉ層４を形成させる前の第２エピタキシャル成長層３と単結晶シリコン基板１との間に、Ｓｉでない元素の濃度比（非Ｓｉ元素濃度比）が高く、Ｓｉ結晶との格子定数差が大きく、その成長中に高密度で転位が生成する層（第１エピタキシャル成長層）２を介在させる。この転位が多発した層（第１エピタキシャル成長層）２を短時間熱処理してその貫通転位を消滅させた後、該層上に非Ｓｉ元素濃度比のより低い前記第２エピタキシャル成長層３を成長させる。【選択図】      図１
2004356164.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコン基板上に積層される、シリコン・ゲルマニウム、炭化珪素、窒化珪素から選択された１種のエピタキシャル成長層であって、かつシリコン基板上にエピタキシャル成長させた時に転位を生成させる、非Ｓｉ元素濃度比が高い濃度比を有する第１のエピタキシャル成長層と、
前記第１のエピタキシャル成長層上に積層される、前記第１のエピタキシャル成長層における非Ｓｉ元素濃度比よりも低い濃度比を有する第２のエピタキシャル成長層と、
前記第２のエピタキシャル成長層の上に積層される格子歪みを有する歪みＳｉ層とを有する歪みシリコン基板ウエハの製造方法において、
前記シリコン基板上に、前記第１エピタキシャル成長層を１０〜２００ｎｍの厚さに形成して、成長を停止させた後、引き続いて４００〜１０００℃の温度で１秒〜１０分間熱処理し、該熱処理された第１エピタキシャル成長層上に前記第２エピタキシャル成長層を形成し、次いで、該第２エピタキシャル成長層の面上に歪みＳｉ層を形成することを特徴とする歪みシリコン基板ウエハの製造方法。
【請求項２】
前記第１のエピタキシャル成長層および第２のエピタキシャル成長層がＳｉＧｅ層であり、前記第１エピタキシャル成長層におけるＧｅ濃度比が０．６以上であり、前記第２エピタキシャル成長層におけるＧｅ濃度比が０．３以上であることを特徴とする請求項１記載された歪みシリコン基板ウエハの製造方法。
【請求項３】
前記第１のエピタキシャル成長層および第２のエピタキシャル成長層が炭化珪素層であり、前記第１エピタキシャル成長層における炭素濃度比が０．１以上であり、前記第２エピタキシャル成長層における炭素濃度比が０．０１以下であることを特徴とする請求項１に記載された歪みシリコン基板ウエハの製造方法。
【請求項４】
前記第１のエピタキシャル成長層および第２のエピタキシャル成長層が窒化珪素層であり、前記第１エピタキシャル成長層における窒素濃度比が０．１以上であり、前記第２エピタキシャル成長層における窒素濃度比が０．０１以下であることを特徴とする請求項１に記載された歪みシリコン基板ウエハの製造方法。
【請求項５】
前記第２エピタキシャル成長層の厚さが１００〜３００ｎｍであり、その上に形成される歪みＳｉ層の厚さが１０〜５０ｎｍであることを特徴とする請求項２から請求項４のいずれかに記載された歪みシリコン基板ウエハの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、歪みシリコン基板ウエハの製造方法に関し、より詳細には、従来よりも貫通転位密度および欠陥密度が低い、歪みシリコン基板ウエハの製造方法に関する。
【０００２】
【従来の技術】
近年、高速かつ低消費電力の半導体デバイスに対する要望が益々強くなってきているが、デバイスの大幅なスケールレダクション、即ち、素子寸法の大幅縮小化、微細化によるデバイス性能の更なる向上は、既に、物理的に限界が見え始めてきている。
このため、高速、低消費電力デバイスを形成するための基板として歪みシリコン層を有する基板が注目されるようになり、特に、シリコン基板上に、シリコン・ゲルマニウム混晶層（以下、ＳｉＧｅ層という）を介して、シリコンをエピタキシャル成長させた歪みシリコン層（以下、歪みＳｉ層という）をチャンネル領域に用いた高速デバイスが提案され注目されている。
【０００３】
この歪みＳｉ層は、Ｓｉ結晶に比べ格子定数が大きいＳｉＧｅ混晶により引張り歪みが生じている。この歪みによりＳｉのバンド構造が変化し、縮退が解けてキャリア移動度が高まる。
従って、この歪みＳｉ層をチャンネル領域に用いることにより、バルクＳｉを用いた際の１．５倍以上のキャリアの高速化が可能となる。
このようなＭＯＳＦＥＴ移動度の大幅な向上を達成できる良質な歪みＳｉ層を得るためには、該歪みＳｉ層とシリコン基板との間に良質な歪み緩和層を介在させることが必要で、例えば、貫通転位密度、欠陥密度が低く歪み緩和され、平滑な表面を有するＳｉＧｅ層を前記歪み緩和層としてエピタキシャル成長させることが必要である。
【０００４】
しかし、ＳｉとＧｅの間には格子定数に約４．２％の差異があるため、通常状態でそのままエピタキシャル成長させた場合は、勿論、例え、エピタキシャル前にＳｉ表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に貫通転位や積層欠陥が多発し良好なエピタキシャル成長膜を得ることはできなかった。
【０００５】
この問題を改善する試みも提案されており、例えば、ＳｉＧｅ層における厚さ方向にＧｅ濃度の勾配をつけてエピタキシャル成長させ、格子定数差異による歪みの大きさを転位発生の許容限度内に緩和する方法が提案されている。
【０００６】
また、同様な発想からの提案として、特許文献１及び２には、ＳｉＧｅエピタキシャル成長層を多段層に形成し、各段層のＧｅ濃度を段階的変化させて格子不整合による転位の多発を抑制する発明が開示されている。
しかしながら、このような方法によってもＧｅ濃度比を０．３以上にしようとすると、濃度勾配が急峻となってやはり転位発生を充分に満足する程度には抑制できない。
これを回避するように形成した歪緩和ＳｉＧｅ層の厚さ（臨界膜厚）は約３μｍに達し、このために、ＳｉＧｅ層の成長速度の関係上、厚さ３μｍを堆積するのに数時間以上を要し、生産効率が悪いという問題がある。しかも、エピタキシャル成長層表面にクロスハッチ模様の凹凸が形成されてしまうという新たな不都合をも招来する。
【０００７】
【特許文献１】
特開２００３−７８１１６号公報（請求項１）
【０００８】
【特許文献２】
特開２００３−７８１１８号公報（第４頁第５欄２０行〜第６欄第２８行）
【０００９】
【発明が解決しようとする課題】
上述したとおり、従来の技術では、例えＳｉＧｅ層のエピタキシャル前にシリコン基板表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に積層欠陥の発生を抑制することができなかった。
更に、Ｇｅ濃度に傾斜をつけてエピタキシャル成長させたとしても、貫通転位が発生し、また、ＳｉＧｅ層表面にクロスハッチ模様の凹凸が形成されてしまう不都合を回避することができない。
【００１０】
このように現在も、上述した歪みシリコン基板ウエハの製造方法において、ＳｉＧｅ層のエピタキシャル成長中の積層欠陥及び貫通転位の発生を防ぐ有効な手段の出現が強く求められている。
本発明は、上記事情に鑑みなされたものであり、従来よりも貫通転位密度が低い歪みシリコン基板ウエハを製造することができる方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するためになされた本発明にかかる歪みシリコン基板ウエハの製造方法は、単結晶シリコン基板上に積層される、シリコン・ゲルマニウム、炭化珪素、窒化珪素から選択された１種のエピタキシャル成長層であって、かつシリコン基板上にエピタキシャル成長させた時に転位を生成させる、非Ｓｉ元素濃度比が高い濃度比を有する第１のエピタキシャル成長層と、前記第１のエピタキシャル成長層上に積層される、前記第１のエピタキシャル成長層における非Ｓｉ元素濃度比よりも低い濃度比を有する第２のエピタキシャル成長層と、前記第２のエピタキシャル成長層の上に積層される格子歪みを有する歪みＳｉ層とを有する歪みシリコン基板ウエハの製造方法において、前記シリコン基板上に、前記第１エピタキシャル成長層を１０〜２００ｎｍの厚さに形成して、成長を停止させた後、引き続いて４００〜１０００℃の温度で１秒〜１０分間熱処理し、該熱処理された第１エピタキシャル成長層上に前記第２エピタキシャル成長層を形成し、次いで、該第２エピタキシャル成長層の面上に歪みＳｉ層を形成することを特徴としている。
【００１２】
前記したように、第１に、本発明は、歪みＳｉ層を形成させる前の第２エピタキシャル成長層と単結晶シリコン基板との間に、Ｓｉでない元素の濃度比（非Ｓｉ元素濃度比）が高く、Ｓｉ結晶との格子定数差が大きく、その成長中に高密度で転位が生成する層（第１エピタキシャル成長層）を介在させる点に特徴がある。
また、第２に、転位が多発した層（第１エピタキシャル成長層）を短時間熱処理してその貫通転位を消滅させた後、該層上に非Ｓｉ元素濃度比のより低い前記第２エピタキシャル成長層を成長させる点に特徴がある。
【００１３】
これにより、良質な歪みＳｉ層を得るための基礎となるＳｉＧｅ層等の歪み緩和層（第２エピタキシャル成長層）を、貫通転位や欠陥が殆どなく、歪み緩和され、かつ平滑な表面を有する好適状態にエピタキシャル成長させることができる。
【００１４】
前記第１、第２エピタキシャル成長層はＳｉＧｅ層であることが好ましく、その場合、第１エピタキシャル成長層におけるＧｅ濃度比が０．６以上であり、第２エピタキシャル成長層におけるＧｅ濃度比が０．３以上であることが特に好ましい。
また、上記で形成される第２エピタキシャル成長層の厚さは１００〜３００ｎｍであり、その上に形成される歪みＳｉ層の厚さは１０〜５０ｎｍであることが好ましい。
【００１５】
また、第１、第２エピタキシャル成長層が炭化珪素層である場合、前記第１エピタキシャル成長層における炭素濃度比が０．１以上であり、前記第２エピタキシャル成長層における炭素濃度比が０．０１以下であることが好ましい。
更に、この場合における第２エピタキシャル成長層の厚さは１００〜３００ｎｍであり、その上に形成される歪みＳｉ層の厚さは１０〜５０ｎｍであることが好ましい。
【００１６】
また、前記第１、第２エピタキシャル成長層が窒化珪素層である場合、前記第１エピタキシャル成長層における窒素濃度比が０．１以上であり、前記第２エピタキシャル成長層における窒素濃度比が０．０１以下であることが好ましい。
更に、この場合における第２エピタキシャル成長層の厚さは１００〜３００ｎｍであり、その上に形成される歪みＳｉ層の厚さは１０〜５０ｎｍであることが好ましい。
【００１７】
【発明の実施の形態】
以下に本発明にかかる歪みシリコン基板ウエハの製造方法を、本発明の方法で得られる歪みシリコン基板ウエハの概略断面図である図１に基づいて詳細に説明する。尚、この実施形態にあっては、第１、第２エピタキシャル成長層がＳｉＧｅ層である場合を主に説明する。
【００１８】
本発明の方法において用いられる単結晶シリコン基板１としては、例えば、チョクラルスキー法（以下、ＣＺ法と称す）で引き上げられた単結晶インゴットから切り出されたＰ＋型ボロンドープ基板で、方位（１００）、抵抗率０．１〜１０Ωｃｍ、初期酸素濃度１５×１０ａｔｏｍｓ１７／ｃｍ３以下等の仕様のシリコンプライムウエハが好適に用いられる。勿論、ＣＺ以外のウエハ、例えば、ＦＺウエハ等も用いることができる。
【００１９】
本発明の方法では、前記シリコン基板１の面上に、ＳｉＧｅ、ＳｉＣまたはＳｉＮから選択された１種の層であって、シリコン結晶上にエピタキシャル成長させた時に転位を生成させるに充分な格子定数差となる高い非Ｓｉ元素濃度比（Ｇｅ、Ｃ、Ｎ濃度比）を有する第１のエピタキシャル成長層を成長させる。
より具体的には、該層がＳｉＧｅ層の場合、図１にも示した通り、シリコン基板１との界面近傍域２ａで転位が多発するに充分な格子定数差となるＧｅ濃度比０．６以上、即ち、組成式Ｓｉ１−ｘＧｅｘでｘ≧０．６、より好ましくはＧｅ濃度比０．７〜０．８の組成の層を第１エピタキシャル成長層２として形成する。
【００２０】
形成される層２の厚さは、１０〜２００ｎｍ、特に１００〜１５０ｎｍ、が好ましく、該厚さに形成することにより、エピタキシャル成長中に基板１との界面近傍２ａに発生した転位等の結晶欠陥がエピタキシャル成長層の成長方向に伝播するよりも、基板面に沿って、あるいは基板の内部を伝播する。
これは、後者の伝播の方が成長方向への伝播よりもエネルギー的に安定であるためであると考えられる。
【００２１】
形成される層厚さが１０ｎｍを下回ると上記成長方向の伝播を抑制する効果が充分に現れず、一方２００ｎｍを越えると成長に長時間を要するだけでなくＳｉＧｅ層に多結晶化傾向が現れるため好ましくない。
【００２２】
上記ＳｉＧｅエピタキシャル成長層の成長は、例えば、ランプ加熱によるＣＶＤ法、超高真空中でのＣＶＤ法（ＵＨＶ−ＣＶＤ）等の気相エピタキシャル成長法や分子線エピタキシャル成長法（ＭＢＥ）等で行うことができる。
成長条件は、成長させるべきＳｉＧｅ層のＳｉ：Ｇｅ組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定されるが、例えば、ランプ加熱によるＣＶＤ法の場合の一例を示すと、組成がＧｅ＝０．６の場合、下記のようになる。
キャリアガス：Ｈ２、原料ガス：ＳｉＨ４、ＧｅＨ４、チャンバ圧：１０〜５０Ｔｏｒｒ、温度：５００〜６５０℃、成長速度１０〜５０ｎｍ／分。
【００２３】
前記第１エピタキシャル成長層がＳｉＣ層の場合は、Ｃ濃度比０．１以上、より好ましくは０．２〜０．３の組成の層とする。
また、第１エピタキシャル成長層がＳｉＮの場合は、Ｎ濃度比０．１以上、より好ましくは０．３〜０．４とする。
【００２４】
形成される層の厚さは、ＳｉＣ、ＳｉＮ層何れの場合も１０〜２００ｎｍ、特に５０〜１００ｎｍが好ましい。
形成される層厚さが１０ｎｍを下回ると上記成長方向の伝播を抑制する効果が充分に現れず、一方２００ｎｍを越えると成長に長時間を要するだけでなく、多結晶化傾向が現れるため好ましくない。
【００２５】
上記ＳｉＣまたはＳｉＮエピタキシャル成長層の成長は、例えば、ランプ加熱によるＣＶＤ法、超高真空中でのＣＶＤ法（ＵＨＶ−ＣＶＤ）等の気相エピタキシャル成長法や分子線エピタキシャル成長法（ＭＢＥ）等で行うことができる。
成長条件は、成長させるべき夫々層の組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定される。
【００２６】
本発明の方法では、この第１エピタキシャル成長層が形成されたシリコン基板１を、引き続き、好ましくは同一の処理炉内において、比較的、短時間熱処理して貫通転位を消滅させる。
熱処理条件は、温度が４００〜１０００℃、特に、第１エピタキシャル成長層がＳｉＧｅ層の場合、より好ましくは５００〜８００℃、特にその成長温度とほぼ同温での処理、即ち、６００〜７００℃での処理が好ましい。
【００２７】
また、第１エピタキシャル成長層がＳｉＣ層の場合は、５００〜８５０℃での処理が好ましく、特に、その成長温度とほぼ同温での処理、即ち６５０〜７５０℃での処理が好ましい。
更に、第１エピタキシャル成長層がＳｉＮ層の場合は、５００〜７５０℃での処理が好ましく、特に、その成長温度とほぼ同温での処理、即ち５５０〜６００℃での処理が好ましい。
熱処理時間は、何れの成長層の場合でも、１秒〜１０分、特に１〜３分が好ましい。
【００２８】
更に、上記熱処理は、５０Ｔｏｒｒ以下、より好ましくは２０〜４０Ｔｏｒｒ、の減圧下に実施されること、または、還元性ガス雰囲気中または不活性ガス雰囲気中で実施されること、あるいは両者併用で実施されることが好ましい。
特に、水素ガス、アルゴンガス、ヘリウムガス等の還元性乃至不活性ガス雰囲気中で、前記夫々の第１エピタキシャル成長層の成長条件と同じ温度で減圧条件下に実施されることが好ましい。
【００２９】
次いで、この熱処理された第１エピタキシャル成長層上に、歪み緩和層となる第２のエピタキシャル成長層を成長させる。
本発明において、この第２エピタキシャル成長層は、熱処理で表面が平滑化され転位や欠陥が消滅した該第１エピタキシャル成長層の表面上に、該第１のエピタキシャル成長層と同種の層であって、より低い非Ｓｉ元素濃度比の層が形成される。
このため、転位密度や欠陥密度が低く、歪み緩和層として充分機能する良質の第２のエピタキシャル成長層を得ることができる。
【００３０】
図１にも示した通り、この第２エピタキシャル成長層３がＳｉＧｅ層の場合、Ｇｅ濃度比は０．３以上、即ち、組成式Ｓｉ１−ｘＧｅｘでｘ≧０．３である。
Ｇｅ濃度比は０．４〜０．６であることがより好ましい。
形成される層３の厚さは、１００〜３００ｎｍ、特に１５０〜２５０ｎｍが好ましい。
【００３１】
上記ＳｉＧｅエピタキシャル成長層の成長は、例えば、ランプ加熱によるＣＶＤ法、超高真空中でのＣＶＤ法（ＵＨＶ−ＣＶＤ）等の気相エピタキシャル成長法や分子線エピタキシャル成長法（ＭＢＥ）等で行うことができる。
成長条件は、成長させるべきＳｉＧｅ層のＳｉ：Ｇｅ組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定されるが、例えば、ランプ加熱によるＣＶＤ法の場合の一例を示すと、組成がＧｅ＝０．３の場合、下記のようになる。
キャリアガス：Ｈ２、原料ガス：ＳｉＨ４、ＧｅＨ４、チャンバ圧：１０〜５０Ｔｏｒｒ、温度：４５０〜６００℃、成長速度１０〜３０ｎｍ／分。
【００３２】
前記第２エピタキシャル成長層がＳｉＣ層の場合は、Ｃ濃度比０．０１以下、より好ましくは０．００２〜０．００５の組成の層とする。
また、ＳｉＮの場合は、Ｎ濃度比０．０１以下、より好ましくは０．００３〜０．００７とする。
形成される層の厚さは、ＳｉＣ層、ＳｉＮ層何れの場合も、１００〜３００ｎｍ、特に１５０〜２５０ｎｍが好ましい。
【００３３】
本発明の方法においては、例えば、図１に示すように、ＳｉＧｅ等の第２のエピタキシャル成長層３の表面上に、例えば、ＣＶＤ法等により単結晶Ｓｉ層を成長させる。
このようにして形成される単結晶Ｓｉ層は、その下層の例えば、ＳｉＧｅ層３と格子定数が異なるため歪みＳｉ層４となる。
この歪みＳｉ層の厚さは、形成デバイス仕様等の要求により適宜決定されるが、通常１０〜５０ｎｍ厚さに形成される。
【００３４】
上記ＣＶＤ法による単結晶Ｓｉの成長条件の一例を示すと次の通りである。
キャリアガス：Ｈ２、原料ガス：ＳｉＨ２Ｃｌ２またはＳｉＨ４、チャンバ圧：１０〜７６０Ｔｏｒｒ、温度：６５０〜１０００℃。
このようにして本発明の方法で得られた歪みＳｉ層は、適度な引張りあるいは圧縮歪みを有し、層内に転位や欠陥が殆ど無いため、ＭＯＳＦＥＴ移動度の大幅な向上が達成できる良質な歪みＳｉ層となる。
【００３５】
【実施例】
「実施例」
シリコン基板として、ＣＺ法−Ｐ型（ボロンドープ）のシリコン基板で方位（１００）、抵抗率０．１Ωｃｍ、初期酸素濃度１０×１０１７ａｔｏｍｓ／ｃｍ３のものを用意した。
この基板上に厚さ１００ｎｍのＳｉＧｅ第１エピタキシャル成長層（Ｓｉ１−ｘＧｅｘ：ｘ＝０．６）を成長させ、引き続き同一の成長処理炉内で６００℃、１分間熱処理を行った。
【００３６】
次に、該熱処理されたＳｉＧｅからなる第１エピタキシャル成長層の面上に、厚さ２００ｎｍのＳｉＧｅからなる第２エピタキシャル成長層（Ｓｉ１−ｘＧｅｘ：ｘ＝０．３）を成長させ、最後に、その面上に厚さ２０ｎｍの単結晶Ｓｉ層を成長させ、表層歪みＳｉ層のウエハを得た。
上記実験例において、熱処理温度を４００℃〜１０００℃の範囲で種々変化させた以外は上記実験例と同様に処理した表層歪みＳｉ層のウエハを更に９点作製した。
【００３７】
そして、上記計１０点の表層歪みＳｉ層ウエハの各々についてそれらのＳｉＧｅ層内における貫通転位密度を測定した。
図２に、上記測定貫通転位密度と熱処理温度との関係をプロットしたものを示した。
図２から、熱処理温度４００〜１０００℃の範囲では、転位密度は何れも１０４／ｃｍ２台以下で低く、特に、熱処理温度６００〜７００℃では、密度は１０３／ｃｍ２以下と非常に低くなることがわかる。
【００３８】
【発明の効果】
以上詳述した通り、本発明の方法で作製された歪みシリコン基板ウエハは、転位等の欠陥密度が低く、しかも歪み緩和されたＳｉＧｅ等からなる第２エピタキシャル成長層（歪み緩和層）を有しているため、良好な歪みＳｉ層を得ることができる。
【図面の簡単な説明】
【図１】図１は、本発明の方法で得られる歪みシリコン基板ウエハを概念的に示した概略断面図である。
【図２】図２は、実施例で得られた貫通転位密度と熱処理温度との関係をプロットした線図である。
【符号の説明】
１      シリコン基板
２      第１エピタキシャル成長層
２ａ    転位多発域（界面近傍域）
３      第２エピタキシャル成長層
４      歪みＳｉ層
【図１】
2004356164.tif 000003
【図２】
2004356164.tif 000004