【手続補正書】
【提出日】平成24年10月8日(2012.10.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の伝導型の半導体材料を含む基板層；
前記基板層上の前記第１の伝導型の半導体材料を含む任意のバッファ層、
前記基板層上あるいはバッファ層上のドリフト層であって、前記ドリフト層が前記第１の伝導型の半導体材料を含むドリフト層；
前記ドリフト層上の中央部分上の前記第１の伝導型と異なる第２の伝導型の半導体材料の多数の領域を含む中央領域であって、前記第２の伝導型の半導体材料の前記領域が上面と側壁を有する中央領域；および、
前記第２の伝導型の半導体材料の前記多数の領域と隣接し、且つ前記第２の伝導型の半導体材料の前記多数の領域の上面にあってもよい、前記ドリフト層上の前記第１の伝導型の半導体材料のエピタキシャルオーバーグロースドリフト領域を含む半導体デバイス。
【請求項２】
前記第２の伝導型の半導体材料の前記領域が第１および第２の対向する末端を有する多数の間隔の開いた延長セグメントを含む、請求項１に記載のデバイス。
【請求項３】
前記第１の伝導型の半導体材料が前記第２の伝導型の半導体材料の前記多数の領域の上面にある、請求項１又は２に記載のデバイス。
【請求項４】
前記デバイスが前記バッファ層を含むか、又は、前記基板層、前記ドリフト層、前記中央領域および前記ドリフト層の前記半導体材料が炭化ケイ素であるか、又は、記第１の伝導型の前記半導体材料がｎ型半導体材料であり且つ前記第２の伝導型の前記半導体材料がｐ型半導体材料であるか、又は、前記ドリフト領域が前記ドリフト層と異なるドーパント濃度を有する、請求項１〜３のいずれか一項に記載のデバイス。
【請求項５】
前記ドリフト層と反対側の前記基板上のオーミックコンタクト材料および前記中央領域上のオーミックコンタクト材料をさらに含み、適宜、前記オーミックコンタクト材料上の金属層および前記ドリフト領域の少なくとも１部分と接触するショットキー金属層をさらに含み、及び、適宜、前記中央領域上の前記オーミックコンタクト材料上の前記金属層が前記ショットキー金属層と異なる組成を有することが出来る、請求項１〜４のいずれか一項に記載のデバイス。
【請求項６】
前記第２の伝導型の半導体材料の前記領域が前記延長セグメントの前記第１の末端と接続する第１の母線および前記延長セグメントの前記第２の末端と接続する第２の母線をさらに含み、適宜、前記第１および第２の母線がそれぞれ第１の幅を有し且つ前記の突起したセグメントが前記の第１の幅よりも狭い第２の幅を有するか、又は、前記第１および第２の母線が第１および第２の対向する末端を有し且つ前記第１の母線の前記第１の末端が第３の母線によって前記第２の母線の前記第１の末端と接続し、適宜、前記第１の母線の前記第２の末端が第４の母線によって前記第２の母線の前記第２の末端と接続する、請求項２〜６のいずれか一項に記載のデバイス。
【請求項７】
前記デバイスの周縁部分にエッジ終端構造をさらに含み、適宜、前記エッジ終端構造上に絶縁層をさらに含む、請求項１〜６のいずれか一項に記載のデバイス。
【請求項８】
前記エッジ終端構造が、前記ドリフト層内に注入された前記第２の伝導型の半導体材料の領域か、メサエッジ終端か、又は、前記中央領域を囲む前記ドリフト層上の前記第２の伝導型の半導体材料の１つあるいはそれ以上の連続領域を含み、適宜、前記中央領域を囲む前記第２の伝導型の半導体材料の前記１つあるいはそれ以上の連続領域と隣接するか又は前記中央領域を囲む前記第２の伝導型の半導体材料の前記１つあるいはそれ上の連続領域の上に前記第１の伝導型のエピタキシャル成長半導体材料をさらに含む、請求項７に記載のデバイス。
【請求項９】
請求項１に記載の半導体デバイス、および
前記基板層上に形成された、好ましくは、バイポーラ接合トランジスタ（ＢＪＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ゲートターンオフサイリスタ（ＧＴＯ）およびその組合せからなる群より選択される少なくとも１つの追加的パワーコンポーネントを含む、集積回路。
【請求項１０】
第２の伝導型と異なる第１の伝導型の半導体材料のドリフト層上の前記第２の伝導型の半導体材料の層を選択的にエッチングして前記ドリフト層の材料を露出させることによる前記ドリフト層上の前記第２の伝導型の半導体材料の多数の領域を含む中央領域の形成であって、前記第２の伝導型の半導体材料の前記領域が上面と側壁を有する形成；
前記第２の伝導型の半導体材料の前記領域と隣接する前記ドリフト層の露出面上および前記第２の伝導型の半導体材料の前記領域の上面における前記第１の伝導型の半導体材料のドリフト領域のエピタキシャルオーバーグロース；および
前記第２の伝導型の半導体材料の前記領域の前記上面の少なくとも１部分の露出するための前記ドリフト領域のエッチングを含む半導体の製造方法であって、
前記ドリフト層が半導体基板上にあるか、あるいは前記ドリフト層が前記第１の伝導型の半導体材料を含むバッファ層上にあり、且つ前記バッファ層が前記半導体基板上にある、半導体の製造方法。
【請求項１１】
前記第２の伝導型の半導体材料の前記領域が第１および第２の対向する末端を有する多数の間隔の開いた延長セグメントを含むか、又は、前記デバイスの周縁部分の前記ドリフト層、およびもし存在する場合は、任意のバッファ層をエッチングして下層の基板を露出させることをさらに含むか、又は、前記デバイスの周縁部分の前記ドリフト層内に注入された前記第２の伝導型の半導体材料の領域を形成することをさらに含む、請求項１０に記載の方法。
【請求項１２】
前記第２の伝導型の半導体材料の前記領域が前記延長セグメントの前記第１の末端と接続する第１の母線および前記延長セグメントの前記第２の末端と接続する第２の母線をさらに含み、適宜、前記第１および第２の母線が第１の幅を有し且つ前記の突起した延長セグメントが前記の第１の幅よりも狭い第２の幅を有するか、又は、前記第１および第２の母線が第１および第２の対向する末端を有し且つ前記第１の母線の前記第１の末端が第３の母線によって前記第２の母線の前記第１の末端と接続し、前記第１の母線の前記第２の末端が第４の母線によって前記第２の母線の前記第２の末端と適宜接続する、請求項１１に記載の方法。
【請求項１３】
前記第１の伝導型の半導体材料の前記エピタキシャル成長層のエッチング時に前記第１および／あるいは第２の母線が露出し、適宜、前記第１の伝導型の半導体材料の前記エピタキシャル成長層のエッチング時に前記間隔の開いた多数の延長セグメントが露出しない、請求項１２に記載の方法。
【請求項１４】
前記ドリフト領域上および前記ドリフト層と反対側の前記半導体基板の表面にコンタクトを形成することをさらに含み、適宜、コンタクトの形成が前記中央領域および前記ドリフト層の反対側の前記半導体基板の前記表面にオーミックコンタクト材料を蒸着することおよび前記オーミックコンタクト材料上に電気伝導性金属を蒸着することを含み、適宜、前記ドリフト層上にショットキー金属を蒸着することをさらに含み、適宜、前記ショットキー金属を蒸着する前に前記コンタクトをアニールすることをさらに含みアニールが適宜９００℃よりも高い温度で実施され、適宜、前記ドリフト領域上の前記オーミックコンタクト材料上の前記ショットキー金属および前記電気伝導性金属が同時に蒸着され、適宜、前記ドリフト領域上および前記ドリフト層と反対側の前記半導体基板の前記表面上のコンタクトをアニールすることをさらに含みアニールが５００℃よりも高い温度で実施される、請求項１０に記載の方法。
【請求項１５】
前記第２の伝導型の半導体材料の前記層を選択的にエッチングすることによる前記ドリフト層上および前記第２の伝導型の半導体材料の前記領域の周囲における前記第２の伝導型の前記半導体材料の１つあるいはそれ以上の連続領域の形成であって、且つ
前記ドリフト層の露出面上で第１の伝導型の半導体材料のエピタキシャル成長が第２の伝導型の半導体材料の前記１つあるいはそれ以上の連続領域と隣接する前記ドリフト層上における前記第１の伝導型の半導体材料のエピタキシャル成長を含むか、又は、前記ドリフト層が前記第１の伝導型の半導体材料を含むバッファ層上にあり且つ前記バッファ層が前記半導体基板上にある、請求項１０に記載の方法。