【手続補正書】
【提出日】平成26年8月21日(2014.8.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ソース、ドレイン、及びチャネル領域を含む基板と；
非導電材料と；
前記チャネル領域上の下部バリアと；
前記下部バリア上のフローティングゲートであって、前記チャネル領域を覆い、当該フローティングゲートの少なくとも２つの側で前記非導電材料を少なくとも部分的に覆い、前記ソース及び前記ドレインを少なくとも部分的に覆うフローティングゲートと；
前記フローティングゲート上の上部バリアと；
前記上部バリアの誘電率より高い誘電率を有する材料で構成される誘電体層であって、前記上部バリアに直接接触する誘電体層と；
前記フローティングゲートの少なくとも４つの側壁の少なくとも一部分及び前記フローティングゲートの上面を越えて延びて、前記フローティングゲートの少なくとも４つの側壁の少なくとも一部分及び前記フローティングゲートの上面を覆うコントロールゲートであって、前記誘電体層に直接接触するコントロールゲートと
を具えていることを特徴とする不揮発性メモリビットセル。
【請求項２】
前記ソース及び前記ドレインが第１導電型で構成され、前記チャネル領域が第２導電型で構成されることを特徴とする請求項１に記載の不揮発性メモリビットセル。
【請求項３】
前記上部バリアと前記下部バリアとが接続されて、前記フローティングゲートが、前記上部バリアと前記下部バリアとの組合せによって包囲されることを特徴とする請求項１に記載の不揮発性メモリビットセル。
【請求項４】
前記ソース及び前記ドレインの各々が、軽度にドーピングしたドレイン（ＬＤＤ）注入物領域を含むことを特徴とする請求項１に記載の不揮発性メモリビットセル。
【請求項５】
前記ＬＤＤ注入物領域が、前記誘電体層及び前記コントロールゲートの一部分の真下に延びることを特徴とする請求項４に記載の不揮発性メモリビットセル。
【請求項６】
前記ＬＤＤ注入物領域が、前記基板上に前記誘電体層に隣接して配置されたスペーサの一部分の真下に延びることを特徴とする請求項４に記載の不揮発性メモリビットセル。
【請求項７】
前記ＬＤＤ注入物領域が前記コントロールゲートに自己整合し、前記コントロールゲートが前記フローティングゲートに自己整合しないことを特徴とする請求項４に記載の不揮発性メモリビットセル。
【請求項８】
前記基板がシリコン・オン・インシュレータ（ＳＯＩ）構造を具え、前記ソース及び前記ドレインの各々が、前記チャネル領域とは逆の極性のボディ領域で構成されることを特徴とする請求項１に記載の不揮発性メモリビットセル。
【請求項９】
前記ボディ領域が、前記フローティングゲートの一部分の真下に延びて、前記チャネル領域に隣接することを特徴とする請求項８に記載の不揮発性メモリビットセル。
【請求項１０】
前記基板がバルクシリコン構造を具え、前記ソース及び前記ドレインの各々が、前記チャネル領域とは逆の極性のウェル領域で構成されることを特徴とする請求１に記載の不揮発性メモリビットセル。
【請求項１１】
前記ウェル領域が、前記フローティングゲートの一部分の真下に延びて、前記チャネル領域に隣接することを特徴とする請求項１０に記載の不揮発性メモリビットセル。
【請求項１２】
前記フローティングゲートの、浅いトレンチ絶縁体上にある部分の表面積が、前記フローティングゲートと前記コントロールゲートとの間の容量が６０％〜９０％になるような表面積であることを特徴とする請求項１に記載の不揮発性メモリビットセル。
【請求項１３】
前記コントロールゲートが置換金属ゲートであることを特徴とする請求項１に記載の不揮発性メモリビットセル。
【請求項１４】
前記コントロールゲートが前記フローティングゲートより厚いことを特徴とする請求項１に記載の不揮発性メモリビットセル。
【請求項１５】
前記不揮発性メモリビットセル内の前記誘電体層が、１．５Ｖ未満の最大動作電圧で、ＭＯＳＦＥＴ内でも使用されることを特徴とする請求項１に記載の不揮発性メモリビットセル。
【請求項１６】
前記チャネル領域内の電荷キャリアの大部分が、前記フローティングゲートを通した注入によって前記チャネル領域内に配置されることを特徴とする請求項１に記載の不揮発性メモリビットセル。
【請求項１７】
ソース、ドレイン、及びチャネル領域を含む基板と；
前記チャネル領域上の下部バリアと；
前記下部バリア上のフローティングゲートであって、当該フローティングゲートが前記チャネル領域を覆い、当該フローティングゲートの上面が略平坦であり、前記ソース及び前記ドレインを少なくとも部分的に覆う２つの側面を具えたフローティングゲートと；
前記フローティングゲート上の上部バリアであって、前記下部バリアに接触し、前記ソース及び前記ドレインを少なくとも部分的に覆う前記フローティングゲートの前記側面を包囲する上部バリアと；
前記上部バリアに直接接触する誘電体層であって、前記上部バリアの誘電率より高い誘電率を有する材料で構成される誘電体層と；
前記誘電体層の少なくとも一部分に直接接触し、前記ソース、前記ドレイン、及び前記チャネル領域を通過する軸線方向の幅が、前記上部バリアの幅より狭いコントロールゲートであって、前記誘電体層によって少なくとも部分的に包囲されるコントロールゲートと
を具えていることを特徴とする不揮発性メモリビットセル。
【請求項１８】
前記ソース及び前記ドレインの各々が、ハロー注入物領域を含むことを特徴とする請求項１７に記載の不揮発性メモリビットセル。
【請求項１９】
前記ハロー注入物領域が、前記下部バリアの一部分の真下に延びることを特徴とする請求項１８に記載の不揮発性メモリビットセル。
【請求項２０】
前記ソース及び前記ドレインが、軽度にドーピングしたドレイン（ＬＤＤ）注入物領域を含むことを特徴とする請求項１７に記載の不揮発性メモリビットセル。
【請求項２１】
前記ＬＤＤ注入物領域が、前記基板上に前記下部バリアに隣接して配置されたスペーサの一部分の真下に延びることを特徴とする請求項２０に記載の不揮発性メモリビットセル。
【請求項２２】
前記フローティングゲートが、非導電材料で構成される浅いトレンチ絶縁体の一部分上に延びることを特徴とする請求項１７に記載の不揮発性メモリビットセル。
【請求項２３】
前記フローティングゲートの前記浅いトレンチ絶縁体上にある部分の表面積が、前記フローティングゲートと前記コントロールゲートとの間の容量が少なくとも６０％になるような表面積であることを特徴とする請求項２２に記載の不揮発性メモリビットセル。
【請求項２４】
前記上部バリア及び前記下部バリアにおける、前記ソース及び前記ドレイン上に延びる前記フローティングゲートの前記側面を包囲する部分に隣接したスペーサをさらに具えていることを特徴とする請求項１７に記載の不揮発性メモリビットセル。
【請求項２５】
ソース、ドレイン、及びチャネル領域を具えた基板と；
非導電材料と；
前記チャネル領域上の下部バリアと；
前記下部バリア上のフローティングゲートであって、前記チャネル領域を覆い、当該フローティングゲートの少なくとも２つの側で前記非導電材料を少なくとも部分的に覆い、前記ソース及び前記ドレインを少なくとも部分的に覆うフローティングゲートと；
前記フローティングゲート上の上部バリアと；
前記上部バリアの誘電率より高い誘電率を有する材料で構成される誘電体層であって、前記上部バリアに直接接触する誘電体層と；
前記フローティングゲートの少なくとも４つの側壁の少なくとも一部分及び前記フローティングゲートの上面を越えて延びて、前記フローティングゲートの少なくとも４つの側壁の少なくとも一部分及び前記フローティングゲートの上面を覆うコントロールゲートであって、前記誘電体層に直接接触するコントロールゲートとを具え、
前記下部バリア、前記上部バリア、及び前記誘電体層から成るグループ内の少なくとも１つが、前記コントロールゲートの一部分と前記ソース及び前記ドレインとの間に配置されていることを特徴とする不揮発性メモリビットセル。