(57)【要約】【課題】短絡保護機能の動作状態を容易に確認し得る短絡保護機能付き半導体装置を提供すること。【解決手段】本発明の短絡保護機能付き半導体装置１は、出力側１ｃ，１ｄを構成する第１のＭＯＳＦＥＴ２のドレイン・ソース間に、第２のＭＯＳＦＥＴ３と第１の抵抗５とを直列に接続した回路を接続し、第１のＭＯＳＦＥＴ２のゲート・ソース間に第３のＭＯＳＦＥＴ４を接続し、第１のＭＯＳＦＥＴ２のゲートと第２のＭＯＳＦＥＴ３のゲートとの間に第２の抵抗６を接続し、短絡保護機能の動作状態を通知する短絡通知器７１と第４のＭＯＳＦＥＴ７２とを直列に接続した短絡通知回路７を、第１のＭＯＳＦＥＴ２のドレイン・ソース間に並列に接続すると共に、第４のＭＯＳＦＥＴ７２のゲートを第３のＭＯＳＦＥＴ４のゲートに接続したものであって、短絡保護機能の動作状態を容易に確認し得るものとしたことを特徴としている。【選択図】          図１
2004356194.tif 000002
【特許請求の範囲】
【請求項１】
出力側を構成する第１のＭＯＳＦＥＴのドレイン・ソース間に、第２のＭＯＳＦＥＴと第１の抵抗とを直列に接続した回路を接続し、第１のＭＯＳＦＥＴのゲート・ソース間に第３のＭＯＳＦＥＴを接続し、第１のＭＯＳＦＥＴのゲートと第２のＭＯＳＦＥＴのゲートとの間に第２の抵抗を接続したものであって、入力側を構成する、第２のＭＯＳＦＥＴのゲートと第１のＭＯＳＦＥＴのソースとの間に入力される入力信号に応じて出力側を導通・遮断させると共に、出力側が導通しているときに出力側に電流制限値を超える過電流が流れると、第１のＭＯＳＦＥＴのドレイン・ソース間を低インピーダンス状態から高インピーダンス状態に変化させて出力側を遮断させる短絡保護機能付き半導体装置において、
短絡保護機能の動作状態を通知する短絡通知器と第４のＭＯＳＦＥＴとを直列に接続した短絡通知回路を、前記第１のＭＯＳＦＥＴのドレイン・ソース間に並列に接続すると共に、第４のＭＯＳＦＥＴのゲートを前記第３のＭＯＳＦＥＴのゲートに接続したことを特徴とする短絡保護機能付き半導体装置。
【請求項２】
前記第３のＭＯＳＦＥＴと前記第４のＭＯＳＦＥＴのうち少なくともその一つは、バイポーラトランジスタにて構成されて、ＭＯＳＦＥＴのドレイン、ゲート、ソースを接続する接続点にバイポーラトランジスタのコレクタ、ベース、エミッタをそれぞれ接続したことを特徴とする請求項１記載の短絡保護機能付き半導体装置。
【請求項３】
前記短絡通知器は、一定電流を通過させる定電流素子と発光ダイオードとを直列に接続した回路、又は、音声を発生させる回路、又は、その両回路にて構成されたことを特徴とする請求項１又は２記載の短絡保護機能付き半導体装置。
【請求項４】
前記定電流素子は、デプレション型ＭＯＳＦＥＴと、このデプレション型ＭＯＳＦＥＴのゲートとソースとの間に接続した第３の抵抗にて構成されたことを特徴とする請求項３記載の短絡保護機能付き半導体装置。
【請求項５】
前記短絡通知回路を駆動する駆動電源を設けたことを特徴とする請求項１乃至４のいずれかに記載の短絡保護機能付き半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、出力側に所定の電流制限値を超える過電流が流れると出力側を遮断させる短絡保護機能付き半導体装置に関するものである。
【０００２】
【従来の技術】
従来、この種の短絡保護機能付き半導体装置として、例えば図６に示すようなものがある（例えば、特許文献１参照。）。なお、同図は、短絡保護機能付き半導体装置１００の回路図である。
【０００３】
この短絡保護機能付き半導体装置１００は、入力側１００ａ，１００ｂに入力信号が入力されて出力側１００ｃ，１００ｄが導通しているときに、出力側１００ｃ，１００ｄに所定の電流制限値を超える過電流が流れると、出力側１００ｃ，１００ｄを遮断させるものであって、第１のＭＯＳＦＥＴ２と、第２のＭＯＳＦＥＴ３と、第３のＭＯＳＦＥＴ４と、第１の抵抗５と、第２の抵抗６と、を有している。
【０００４】
次に、この短絡保護機能付き半導体装置１００の動作について説明する。通常時、例えば、入力側１００ａ，１００ｂに入力信号が入力されていない状態では、第１のＭＯＳＦＥＴ２及び第２のＭＯＳＦＥＴ３のゲートは充電されておらず、第１のＭＯＳＦＥＴ２及び第２のＭＯＳＦＥＴ３のドレイン・ソース間は高インピーダンス状態になっている。これにより、第３のＭＯＳＦＥＴ４のゲート電位は低電位となり、この第３のＭＯＳＦＥＴ４のしきい値を超えないので、第３のＭＯＳＦＥＴ４のドレイン・ソース間は高インピーダンス状態になっている。よって、この状態で入力信号が入力されると、第１のＭＯＳＦＥＴ２及び第２のＭＯＳＦＥＴ３のゲートが充電されるため、これら両ＭＯＳＦＥＴのドレイン・ソース間が低インピーダンス状態になり、出力側１００ｃ，１００ｄが導通する。一方、出力側１００ｃ，１００ｄを遮断させる場合、入力側１００ａ，１００ｂの入力信号を停止すればよい。
【０００５】
異常時、例えば負荷が短絡するなどして、出力側１００ｃ，１００ｄに電流制限値を超える過電流が流れた場合には、第１のＭＯＳＦＥＴ２のドレインの電位が上昇する。このとき、第２のＭＯＳＦＥＴ３のドレイン・ソース間は低インピーダンス状態になっているので、第１の抵抗５の両端の電位差は第１のＭＯＳＦＥＴ２のドレインの電位と略同電位となって電位が上昇し、やがて第３のＭＯＳＦＥＴ４のしきい値を超える。すると、第３のＭＯＳＦＥＴ４のドレイン・ソース間が低インピーダンス状態になって、第１のＭＯＳＦＥＴ２のゲート電荷を放電させる。その結果、第１のＭＯＳＦＥＴ２及び第２のＭＯＳＦＥＴ３のドレイン・ソース間が高インピーダンス状態になって、出力側１００ｃ，１００ｄが遮断する。これにより、第１のＭＯＳＦＥＴ２が異常に発熱して、やがて焼損することを抑えられるのである。
【０００６】
【特許文献１】
特開２００２−１６２１９号公報（第３頁、第６図）
【特許文献２】
特開２００１−３４５６８５号公報（第１頁、第１図）
【０００７】
【発明が解決しようとする課題】
上述したとおり、短絡保護機能付き半導体装置１００は、出力側１００ｃ，１００ｄに電流制限値を超える過電流が流れた場合には、出力側１００ｃ，１００ｄを遮断させる短絡保護機能を備えている。
【０００８】
しかしながら、上記短絡保護機能付き半導体装置１００は、出力側１００ｃ，１００ｄが遮断状態となったとき、上述した短絡保護機能の動作によるものか、第１のＭＯＳＦＥＴの故障等によるものかを判別し難いという問題点があった。
【０００９】
本発明は、上記事由に鑑みてなしたもので、その目的とするところは、短絡保護機能の動作状態を容易に確認し得る短絡保護機能付き半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の短絡保護機能付き半導体装置は、出力側を構成する第１のＭＯＳＦＥＴのドレイン・ソース間に電流制限値を超える過電流が流れた際に、第１のＭＯＳＦＥＴのゲート電荷を放電させる第３のＭＯＳＦＥＴのオン動作と連動して動作する短絡通知回路を設けたことを特徴としている。
【００１１】
これにより、第３のＭＯＳＦＥＴの動作状態に応じた短絡通知がされて、短絡保護機能が働いたか否かを容易に判別させられるものとなる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面に基づいて詳細に説明する。なお、従来の技術において説明したものと基本的機能が実質的に同様の部分には同一の符号を付し、通常時の動作等、共通する部分についてはその詳細な説明を省略する。
【００１３】
（第１の実施の形態）
図１は、本発明に係る短絡保護機能付き半導体装置１の第１の実施の形態を示す回路図である。
【００１４】
この短絡保護機能付き半導体装置１は、短絡保護機能の動作状態を容易に確認し得るものであって、出力側１ｃ，１ｄを構成する第１のＭＯＳＦＥＴ２のドレイン・ソース間に、第２のＭＯＳＦＥＴ３と第１の抵抗５とを直列に接続した回路を接続し、第１のＭＯＳＦＥＴ２のゲート・ソース間に第３のＭＯＳＦＥＴ４を接続し、第１のＭＯＳＦＥＴ２のゲートと第２のＭＯＳＦＥＴ３のゲートとの間に第２の抵抗６を接続し、短絡保護機能の動作状態を通知する短絡通知器７１と第４のＭＯＳＦＥＴ７２とを直列に接続した短絡通知回路７を、第１のＭＯＳＦＥＴ２のドレイン・ソース間に並列に接続すると共に、第４のＭＯＳＦＥＴ７２のゲートを第３のＭＯＳＦＥＴ４のゲートに接続してある。
【００１５】
なお、第１のＭＯＳＦＥＴ２、第２のＭＯＳＦＥＴ３、第３のＭＯＳＦＥＴ４、及び第４のＭＯＳＦＥＴ７２のしきい値及びオン抵抗、第１の抵抗５及び第２の抵抗６の抵抗値等は、要求される電流制限値に応じて最適化すればよい。
【００１６】
短絡保護機能付き半導体装置１は、入力側１ａ，１ｂを構成する、第２のＭＯＳＦＥＴ３のゲートと第１のＭＯＳＦＥＴ２のソースとの間に入力される入力信号に応じて出力側１ｃ，１ｄを導通・遮断させると共に、出力側１ｃ，１ｄが導通しているときに出力側１ｃ，１ｄに電流制限値を超える過電流が流れると、第１のＭＯＳＦＥＴ２のドレイン・ソース間を低インピーダンス状態から高インピーダンス状態に変化させて出力側１ｃ，１ｄを遮断させるのである。
【００１７】
次に、上記構成による短絡保護機能付き半導体装置１の短絡通知動作について詳細に説明する。異常時、例えば負荷が短絡するなどして、出力側１ｃ，１ｄに電流制限値を超える過電流が流れた場合には、第１のＭＯＳＦＥＴ２のドレインの電位が上昇する。これに伴って第３のＭＯＳＦＥＴ４のゲート電位が上昇し、やがてしきい値を超えると第３のＭＯＳＦＥＴ４のドレイン・ソース間が低インピーダンス状態になり、第１のＭＯＳＦＥＴ２のゲート電荷を放電させるので、第１のＭＯＳＦＥＴ２及び第２のＭＯＳＦＥＴ３のドレイン・ソース間が高インピーダンス状態になって、出力側１ｃ，１ｄが遮断する。このとき、第４のＭＯＳＦＥＴ７２のゲート電位も上昇し、やがて、この第４のＭＯＳＦＥＴ７２のしきい値を超えるとドレイン・ソース間が低インピーダンス状態になるので、短絡通知器７１に電流が流れる。その結果、後述するブザー７１Ａ（図４（ａ）参照）の音声、発光ダイオード７４（図４（ｂ）参照）の点灯等により、短絡保護機能の動作状態が通知されるのである。
【００１８】
したがって、この短絡保護機能付き半導体装置１は、出力側１ｃ，１ｄに電流制限値を超える過電流が流れた場合には、第１のＭＯＳＦＥＴ２及び第２のＭＯＳＦＥＴ３のドレイン・ソース間が高インピーダンス状態になって、出力側１ｃ，１ｄを遮断させるので、第１のＭＯＳＦＥＴ２等が異常に発熱して、やがて焼損することを抑えられると共に、短絡保護機能の動作と連動して短絡通知回路７が動作し、短絡通知器７１により短絡保護機能の動作状態が通知されるので、短絡保護機能が働いたか否かを容易に判別させられるものとなる。
【００１９】
以上、本発明に係る短絡保護機能付き半導体装置１の第１の実施の形態を説明したが、本発明の構成は種々の変形が可能であり、以下に示す構成にしてもよい。
【００２０】
（第２の実施の形態）
図２は、本発明に係る短絡保護機能付き半導体装置１の第２の実施の形態を示す回路図である。
【００２１】
この短絡保護機能付き半導体装置１は、図１に示す第１の実施の形態の第３のＭＯＳＦＥＴ４及び第４のＭＯＳＦＥＴ７２を、それぞれ第１のバイポーラトランジスタ４Ａ及び第２のバイポーラトランジスタ７２Ａに置き換え、ＭＯＳＦＥＴのドレイン、ゲート、ソースを接続していた箇所にバイポーラトランジスタのコレクタ、ベース、エミッタをそれぞれ接続したことを特徴とするものである。
【００２２】
この構成によれば、出力側１ｃ，１ｄに電流制限値を超える過電流が流れた場合には、第１のバイポーラトランジスタ４Ａがオン状態になって短絡保護機能が動作すると共に、第２のバイポーラトランジスタ７２Ａがオン状態になって短絡通知回路７が動作し短絡通知器７１により短絡保護機能の動作が判別可能となるのである。
【００２３】
したがって、この短絡保護機能付き半導体装置１は、半導体プロセス上、比較的安定して作製することが可能なバイポーラトランジスタを用い、そのベース・エミッタ間オン電圧により動作が制御されるので、短絡保護機能の動作及び短絡保護機能の動作状態の通知においてサンプル間のバラツキが抑えられるものとなる。
【００２４】
なお、図１に示す第１の実施の形態の第３のＭＯＳＦＥＴ４と第４のＭＯＳＦＥＴ７２のうち、その一つをバイポーラトランジスタに置き換えて構成することも可能なことは言うまでもない。
【００２５】
（第３の実施の形態）
図３は、本発明に係る短絡保護機能付き半導体装置１の第３の実施の形態を示す回路図である。
【００２６】
この短絡保護機能付き半導体装置１は、短絡通知回路７を駆動する駆動電源８を設けたことを特徴とするものである。詳しくは、短絡通知回路７は、短絡通知回路７の一端７ａに駆動電源８の高電位側出力を接続し、短絡通知回路７の他端７ｂを接地すると共に、第４のＭＯＳＦＥＴ７２のゲート端子７ｃを第３のＭＯＳＦＥＴ４のゲートに接続してある。
【００２７】
この構成によれば、出力側１ｃ，１ｄに接続される電源とは別個に設けた駆動電源８により短絡通知回路７の駆動が行なわれるので、短絡通知回路７がより確実に動作し、短絡保護機能の動作状態が一層確実かつ安定して通知されるものとなる。
【００２８】
なお、上述した第１及び第２の実施の形態、すなわち短絡通知回路７を第１のＭＯＳＦＥＴ２のドレイン・ソース間に並列に接続した構成（図１及び図２参照）において、短絡通知回路７の一端７ａに駆動電源８を接続してもよいことは言うまでもない。
【００２９】
（第４の実施の形態）
図４（ａ）は、本発明に係る短絡保護機能付き半導体装置１の第４の実施の形態における短絡通知回路７を示す回路図である。
【００３０】
この実施の形態において、短絡通知回路７は、ブザー（音声を発生させる回路）７１Ａと第４のＭＯＳＦＥＴ７２とを直列に接続して構成したことを特徴としている。
【００３１】
この構成によれば、短絡保護機能の動作状態がブザー７１Ａにより聴覚的に行なわれるので、短絡保護機能が働いたか否かを一層容易に判別させられるものとなる。
【００３２】
（第５の実施の形態）
図４（ｂ）は、本発明に係る短絡保護機能付き半導体装置１の第５の実施の形態における短絡通知回路７を示す回路図である。
【００３３】
この実施の形態において、短絡通知回路７は、一定電流を通過させる定電流素子７３と発光ダイオード７４とを直列に接続した回路７１Ｂと第４のＭＯＳＦＥＴ７２とを直列に接続して構成したことを特徴としている。
【００３４】
この構成によれば、短絡保護機能の動作状態が発光ダイオード７４により視覚的に行なわれるので、短絡保護機能が働いたか否かを一層容易に判別させられるものとなる。
【００３５】
また、発光ダイオード７４と直列に定電流素子７３を接続しているから、発光ダイオード７４の発光状態が安定させられると共に、発光ダイオード７４に大電流が流れて破壊されることを抑えられるものとなる。
【００３６】
なお、上述した第４の実施の形態と組み合せた構成、すなわち、短絡保護機能の動作状態がブザー７１Ａ（図４（ａ）参照）及び発光ダイオード７４により聴覚的及び視覚的に行なうこともできることは言うまでもなく、この場合、短絡保護機能が働いたか否かをさらに容易に判別させられるものとなる。
【００３７】
（第６の実施の形態）
図５は、本発明に係る短絡保護機能付き半導体装置１の第６の実施の形態における定電流素子７３を示す回路図である。
【００３８】
この実施の形態において、定電流素子７３は、デプレション型ＭＯＳＦＥＴ７３１と、このデプレション型ＭＯＳＦＥＴ７３１のゲートとソースとの間に接続した第３の抵抗７３２にて構成したことを特徴としている。
【００３９】
この構成によれば、定電流素子７３は、半導体プロセス上、他のＭＯＳＦＥＴ及び抵抗を作製するときに同時に作製することができるので、短絡通知回路７が簡易に製造させられるものとなる。
【００４０】
【発明の効果】
請求項１に係る発明の短絡保護機能付き半導体装置は、短絡保護機能の動作状態を通知する短絡通知器を設けているので、短絡保護機能が働いたか否かを容易に判別させられるものとなる。
【００４１】
請求項２に係る発明の短絡保護機能付き半導体装置は、請求項１の構成において、第３のＭＯＳＦＥＴと第４のＭＯＳＦＥＴのうち少なくともその一つを、バイポーラトランジスタにて構成しているので、短絡保護機能の動作又は短絡保護動作状態の通知におけるサンプル間のバラツキが抑えられるものとなる。
【００４２】
請求項３に係る発明の短絡保護機能付き半導体装置は、請求項１又は２の構成において、短絡通知器を、定電流素子と発光ダイオードとを直列に接続した回路、又は、音声を発生させる回路、又は、その両回路にて構成しているので、短絡保護機能が働いたか否かを一層容易に判別させられるものとなる。
【００４３】
請求項４に係る発明の短絡保護機能付き半導体装置は、請求項３の構成において、定電流素子を、デプレション型ＭＯＳＦＥＴと第３の抵抗にて構成しているので、短絡通知回路が簡易に製造させられるものとなる。
【００４４】
請求項５に係る発明の短絡保護機能付き半導体装置は、請求項１乃至４のいずれかの構成において、短絡通知回路を駆動する駆動電源を設けているので、短絡通知回路がより確実に動作し、短絡保護機能の動作状態が一層確実かつ安定して通知されるものとなる。
【図面の簡単な説明】
【図１】本発明に係る短絡保護機能付き半導体装置の第１の実施の形態を示す回路図である。
【図２】本発明に係る短絡保護機能付き半導体装置の第２の実施の形態を示す回路図である。
【図３】本発明に係る短絡保護機能付き半導体装置の第３の実施の形態を示す回路図である。
【図４】（ａ）本発明に係る短絡保護機能付き半導体装置の第４の実施の形態における短絡通知回路を示す回路図である。
（ｂ）本発明に係る短絡保護機能付き半導体装置の第５の実施の形態における短絡通知回路を示す回路図である。
【図５】本発明に係る短絡保護機能付き半導体装置の第６の実施の形態における定電流素子を示す回路図である。
【図６】従来の短絡保護機能付き半導体装置を示す回路図である。
【符号の説明】
１              短絡保護機能付き半導体装置
１ａ，１ｂ    短絡保護機能付き半導体装置の入力側
１ｃ，１ｄ    短絡保護機能付き半導体装置の出力側
２              第１のＭＯＳＦＥＴ
３              第２のＭＯＳＦＥＴ
４              第３のＭＯＳＦＥＴ
４Ａ          バイポーラトランジスタ
５              第１の抵抗
６              第２の抵抗
７              短絡通知回路
７１          短絡通知器
７１Ａ      音声を発生させる回路（ブザー）
７１Ｂ      定電流素子と発光ダイオードとを直列に接続した回路
７２          第４のＭＯＳＦＥＴ
７２Ａ      バイポーラトランジスタ
７３          定電流素子
７３１      デプレション型ＭＯＳＦＥＴ
７３２      第３の抵抗
７４          発光ダイオード
８              駆動電源
【図１】
2004356194.tif 000003
【図２】
2004356194.tif 000004
【図３】
2004356194.tif 000005
【図４】
2004356194.tif 000006
【図５】
2004356194.tif 000007
【図６】
2004356194.tif 000008