【事件の表示】
　平成　９年特許願第２４８５５８号「フローティングゲート型半導体メモリの製造方法」拒絶査定に対する審判事件［平成１１年　３月３０日出願公開、特開平１１−　８７５４４］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成９年９月１２日の出願であって、原審において平成１１年９月１４日付けで拒絶理由が通知され、平成１２年３月１７日付けで拒絶査定がなされ、これを不服として審判請求がなされたものである。
　その後の主な手続の経緯は次のとおりである。
　手続補正　　　　　　：平成１２年５月２６日
　前置報告　　　　　　：平成１２年１１月１５日
　拒絶理由通知　　　　：平成１４年１２月１３日
　意見書・手続補正　　：平成１５年２月１７日
　拒絶理由通知　　　　：平成１５年７月９日
　意見書・手続補正　　：平成１５年９月１６日
　拒絶理由通知（最後）：平成１５年１１月７日
　意見書・手続補正　　：平成１６年１月１３日
　
２．平成１６年１月１３日付けの手続補正（以下、「本件補正」という。）について
［補正却下の決定の結論］
　平成１６年１月１３日付けの手続補正を却下する。
［理由］
　本件補正は、旧請求項２及び段落０００８を削除すると共に特許請求の範囲の請求項１乃至４及び段落０００６を補正するものであるところ、特許請求の範囲の請求項１についての補正は、「第１導電型のシリコン基板において第２導電型のソース領域およびドレイン領域を設けると共に、前記基板上に第１絶縁膜を設け、前記第１絶縁膜上にフローティングゲート部を設け、前記フローティングゲート部上に第２絶縁膜を設け、前記第２絶縁膜上にコントロールゲート部を設けたフローティングゲート型半導体メモリの製造方法において、前記フローティングゲート部を、前記第１絶縁膜上に原料ガスとして１００％シランガスを使用してＬＰＣＶＤ法により温度５５０℃から６００℃までの範囲で、圧力０．２Ｔｏｒｒ、成長時間約６０秒の条件で、直径を２ｎｍ以上１０ｎｍ以下の多数の半球形シリコン量子構造体を二次元的配置に１０１１ｃｍ−２程度の密度で形成して構成し、前記第２絶縁膜を、前記フローティングゲート部上にアモルファスシリコン膜を形成し、このアモルファスシリコン膜だけを完全に酸化することによって形成することを特徴とするフローティングゲート型半導体メモリの製造方法。」とあるのを、「第１導電型のシリコン基板において第２導電型のソース領域およびドレイン領域を設けると共に、前記基板上に第１絶縁膜を設け、前記第１絶縁膜上にフローティングゲート部を設け、前記フローティングゲート部上に第２絶縁膜を設け、前記第２絶縁膜上にコントロールゲート部を設けたフローティングゲート型半導体メモリの製造方法において、前記フローティングゲート部を、前記第１絶縁膜上に原料ガスとして１００％シランガスを使用してＬＰＣＶＤ法により温度６００℃、圧力０．２Ｔｏｒｒ、成長時間約６０秒の条件で、多数の半球形シリコン量子構造体を二次元的配置に１０１１ｃｍ−２程度の密度で形成して構成し、前記第２絶縁膜を、前記フローティングゲート部上にアモルファスシリコン膜を形成し、このアモルファスシリコン膜だけを完全に酸化することによって形成することを特徴とするフローティングゲート型半導体メモリの製造方法。」と補正するものである。
　以下、上記特許請求の範囲の請求項１についての補正について検討する。
  上記の補正において、「温度５５０℃から６００℃までの範囲」を「温度６００℃」とすることは特許請求の範囲の減縮に当たるが、「直径を２ｎｍ以上１０ｎｍ以下の多数の半球形シリコン量子構造体を二次元的配置に１０１１ｃｍ−２程度の密度で形成して構成」を「多数の半球形シリコン量子構造体を二次元的配置に１０１１ｃｍ−２程度の密度で形成して構成」とすることは直径を２ｎｍ以上１０ｎｍ以下の限定条件を削除するものであり、特許請求の範囲の拡張に当たる。
　よって、上記特許請求の範囲の請求項１についての補正は、特許法第１７条の２第４項第２号に規定する特許請求の範囲の減縮に該当しない。
　以上のとおり、上記特許請求の範囲の請求項１についての補正を含む本件補正は、特許法第１７条の２第４項第２号の規定に違反するものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
３．本願明細書等
　平成１６年１月１３日付けの手続補正は上記のとおり却下されたので、本願明細書及び図面は、平成１２年５月２６日付け及び平成１５年９月１６日付け手続補正書により補正された明細書及び図面である。
　
４．平成１５年１１月７日付けの拒絶理由通知（最後）
　平成１５年１１月７日付けで通知した最後の拒絶理由の概要は、次のとおりである。
　
「願書に添付した明細書に関し、平成１５年９月１６日付けで本願請求項１、２、段落０００６及び０００８についてした手続補正は、下記の理由により、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではないから、本件出願は、特許法第１７条の２第３項に規定する要件を満たしていない。
　　　　　　　　　　　　　　　記
１．本願請求項１における、「温度５５０℃から６００℃までの範囲で、圧力０．２Ｔｏｒｒ、成長時間約６０秒」の条件で、「直径を２ｎｍ以上１０ｎｍ以下」の多数の半球形シリコン量子構造体とした補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
（願書に最初に添付した明細書又は図面には、１００％シランガスを使用してＬＰＣＶＤ法による際の温度６００℃、圧力０．２Ｔｏｒｒ、成長時間約６０秒の条件については記載されているが、「温度５５０℃から６００℃までの範囲で、圧力０．２Ｔｏｒｒ、成長時間約６０秒」の条件で、「直径を２ｎｍ以上１０ｎｍ以下」の多数の半球形シリコン量子構造体とした点については、記載されていないし、願書に最初に添付した明細書又は図面の記載から自明な事項でもない。）
　
２．本願請求項２における、「温度５５０℃から６００℃までの範囲で、圧力０．２Ｔｏｒｒ、成長時間約１２秒」の条件で、多数の半球形シリコン量子構造体を二次元的配置に「１０１０ｃｍ−２から１０１２ｃｍ−２程度」の密度とした補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
（願書に最初に添付した図８には、温度とドット密度の関係が図示されるとともに図中に「形成時間：１２秒」と記載されているが、「温度５５０℃から６００℃までの範囲で、圧力０．２Ｔｏｒｒ、成長時間約１２秒」の条件で、多数の半球形シリコン量子構造体を二次元的配置に「１０１０ｃｍ−２から１０１２ｃｍ−２程度」の密度とした点については、記載されていないし、願書に最初に添付した明細書又は図面の記載から自明な事項でもない。）
　
３．明細書の段落０００６及び０００８においてした補正事項は、上記１、２と同様の理由により、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。」
　
５．当審の判断
＜第１番目の点について＞
　本願請求項１により特定される発明は、平成１５年９月１６日付け手続補正書により補正された明細書の特許請求の範囲の請求項１に記載された次のとおりのものであると認める。
「第１導電型のシリコン基板において第２導電型のソース領域およびドレイン領域を設けると共に、前記基板上に第１絶縁膜を設け、前記第１絶縁膜上にフローティングゲート部を設け、前記フローティングゲート部上に第２絶縁膜を設け、前記第２絶縁膜上にコントロールゲート部を設けたフローティングゲート型半導体メモリの製造方法において、前記フローティングゲート部を、前記第１絶縁膜上に原料ガスとして１００％シランガスを使用してＬＰＣＶＤ法により温度５５０℃から６００℃までの範囲で、圧力０．２Ｔｏｒｒ、成長時間約６０秒の条件で、直径を２ｎｍ以上１０ｎｍ以下の多数の半球形シリコン量子構造体を二次元的配置に１０１１ｃｍ−２程度の密度で形成して構成し、前記第２絶縁膜を、前記フローティングゲート部上にアモルファスシリコン膜を形成し、このアモルファスシリコン膜だけを完全に酸化することによって形成することを特徴とするフローティングゲート型半導体メモリの製造方法。」
　そこで検討すると、願書に最初に添付した明細書又は図面には、１００％シランガスを使用してＬＰＣＶＤ法による際の温度６００℃、圧力０．２Ｔｏｒｒ、成長時間約６０秒の条件については記載されているが、「温度５５０℃から６００℃までの範囲で、圧力０．２Ｔｏｒｒ、成長時間約６０秒」の条件で、「直径を２ｎｍ以上１０ｎｍ以下」の多数の半球形シリコン量子構造体とした点については、記載されていないし、願書に最初に添付した明細書又は図面の記載から自明な事項でもないから、本願請求項１における、「温度５５０℃から６００℃までの範囲で、圧力０．２Ｔｏｒｒ、成長時間約６０秒」の条件で、「直径を２ｎｍ以上１０ｎｍ以下」の多数の半球形シリコン量子構造体とした補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
＜第２番目の点について＞
　本願請求項２により特定される発明は、平成１５年９月１６日付け手続補正書により補正された明細書の特許請求の範囲の請求項２に記載された次のとおりのものであると認める。
「第１導電型のシリコン基板において第２導電型のソース領域およびドレイン領域を設けると共に、前記基板上に第１絶縁膜を設け、前記第１絶縁膜上にフローティングゲート部を設け、前記フローティングゲート部上に第２絶縁膜を設け、前記第２絶縁膜上にコントロールゲート部を設けたフローティングゲート型半導体メモリの製造方法において、前記フローティングゲート部を、前記第１絶縁膜上に原料ガスとして１００％シランガスを使用してＬＰＣＶＤ法により温度５５０℃から６００℃までの範囲で、圧力０．２Ｔｏｒｒ、成長時間約１２秒の条件で多数の半球形シリコン量子構造体を二次元的配置に１０１0ｃｍ−２から１０１2ｃｍ−２程度の密度で形成して構成し、前記第２絶縁膜を、前記フローティングゲート部上にアモルファスシリコン膜を形成し、このアモルファスシリコン膜だけを完全に酸化することによって形成することを特徴とするフローティングゲート型半導体メモリの製造方法。」
　そこで検討すると、願書に最初に添付した図８には、温度とドット密度の関係が図示されるとともに図中に「形成時間：１２秒」と記載されているが、「温度５５０℃から６００℃までの範囲で、圧力０．２Ｔｏｒｒ、成長時間約１２秒」の条件で、多数の半球形シリコン量子構造体を二次元的配置に「１０１０ｃｍ−２から１０１２ｃｍ−２程度」の密度とした点については、記載されていないし、願書に最初に添付した明細書又は図面の記載から自明な事項でもないから、本願請求項２における、「温度５５０℃から６００℃までの範囲で、圧力０．２Ｔｏｒｒ、成長時間約１２秒」の条件で、多数の半球形シリコン量子構造体を二次元的配置に「１０１０ｃｍ−２から１０１２ｃｍ−２程度」の密度とした補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
＜第３番目の点について＞
　明細書の段落０００６及び０００８は、課題を解決するための手段に関し、それぞれ上記請求項１及び２の特定事項の主要部を単に転記したにすぎないから、明細書の段落０００６及び０００８においてした補正事項も、上記第１、２番目の点で検討したと同様の理由により、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではない。
　
６．結論
　以上のとおりであるから、願書に添付した明細書に関し、平成１５年９月１６日付けで、本願請求項１、２、段落０００６及び０００８についてした補正を含む手続補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではないから、本件出願は、特許法第１７条の２第３項に規定する要件を満たしていない。
　よって、結論のとおり審決する。