【手続補正書】
【提出日】平成15年9月11日(2003.9.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】液晶表示装置および半導体チップ


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の画素を有する液晶表示素子と、
前記画素を駆動する駆動回路とを備える液晶表示装置であって、
前記駆動回路は、内部信号線と、
外部から入力されるクロック信号の第１のレベルから第２のレベル、または第２のレベルから第１のレベルへの切り替わり時のタイミングの少なくとも１つに同期して、外部から入力される表示データを取り込み、前記内部信号線に出力するデータ取り込み手段と、
前記クロック信号の第１のレベルから第２のレベル、あるいは第２のレベルから第１のレベルへの切り替わり時のタイミングの少なくとも１つに同期して、前記内部信号線上の表示データを取り込み、外部に出力するデータ出力手段とを有することを特徴とする液晶表示装置。
【請求項２】
前記内部信号線は、前記駆動回路の液晶駆動電圧出力に使用している表示データ転送用の内部バスラインを兼用していることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記データ取り込み手段は、前記クロック信号の第１のレベルから第２のレベル、または第２のレベルから第１のレベルへの切り替わり時のタイミングの少なくとも１つに同期して取り込んだ表示データに対して、外部から入力される制御信号に基づき演算を施して前記内部信号線に出力し、
前記データ出力手段は、前記クロック信号の第１のレベルから第２のレベル、あるいは第２のレベルから第１のレベルへの切り替わり時のタイミングの少なくとも１つに同期して、取り込んだ前記内部信号線上の表示データに対して前記制御信号で再演算を施して、表示データを外部から入力された状態にして出力することを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記データ取り込み手段は、前記外部から入力される表示データが自分の駆動回路内で使用するときは、前記表示データに対して、外部から入力される制御信号に基づき演算を施して前記内部信号線に出力し、前記外部から入力される表示データを次段の駆動回路に出力する場合は、前記クロック信号の第１のレベルから第２のレベル、または第２のレベルから第１のレベルへの切り替わり時のタイミングの少なくとも１つに同期して取り込んだ表示データに対して前記演算を行わないで前記内部信号線に出力し、
前記データ出力手段は、前記内部信号線上の表示データを演算を行わずにそのまま出力することを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記駆動回路は、前記外部から入力されるクロック信号を、外部に出力するクロック出力手段を有し、
前記クロック出力手段は、前記データ出力手段に入力された後のクロック信号を所定時間遅延して外部に出力する遅延手段を有することを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記遅延手段は、ディレイロックドループ回路を有することを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記データ出力手段に供給する電源と、前記クロック出力手段に供給する電源とを分離したことを特徴とする請求項５に記載の液晶表示装置。
【請求項８】
前記駆動回路は、前記外部から入力されるクロック信号を、縦続接続されたインバータ回路を通して次段の駆動回路に出力し、
前記インバータ回路の数は、クロック信号入力端子からクロック信号出力端子までの伝送経路中で、回路素子によるクロック信号の論理反転回数が奇数回数になるよう設定されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項９】
複数の画素を有する液晶表示素子と、
前記画素を駆動する駆動回路とを備える液晶表示装置であって、
前記駆動回路は、２系統の内部信号線と、
外部から入力されるクロック信号の第１のレベルから第２のレベル、および第２のレベルから第１のレベルへの切り替わり時のタイミングに同期して、外部から入力される表示データを取り込み、交互に一方の内部信号線あるいは他方の内部信号線に出力するデータ取り込み手段と、
前記クロック信号の第１のレベルから第２のレベル、あるいは第２のレベルから第１のレベルへの切り替わり時のタイミングに同期して、前記２系統の内部信号線上の表示データを取り込み、当該取り込んだ２系統の表示データを交互に出力することにより、１系統の表示データとして出力するデータ出力手段とを有することを特徴とする液晶表示装置。
【請求項１０】
前記内部信号線は、前記駆動回路の液晶駆動電圧出力に使用している表示データ転送用の内部バスラインを兼用していることを特徴とする請求項９に記載の液晶表示装置。
【請求項１１】
前記データ取り込み手段は、前記クロック信号の第１のレベルから第２のレベル、および第２のレベルから第１のレベルへの切り替わり時のタイミングに同期して取り込んだ表示データに対して、外部から入力される制御信号に基づき演算を施して前記内部信号線に出力し、
前記データ出力手段は、前記クロック信号の第１のレベルから第２のレベル、あるいは第２のレベルから第１のレベルへの切り替わり時のタイミングに同期して、取り込んだ前記内部信号線上の表示データに対して前記制御信号で再演算を施して、表示データを外部から入力された状態にして出力することを特徴とする請求項９に記載の液晶表示装置。
【請求項１２】
前記データ取り込み手段は、前記外部から入力される表示データが自分の駆動回路内で使用するときは、前記表示データに対して、外部から入力される制御信号に基づき演算を施して前記内部信号線に出力し、前記外部から入力される表示データを次段の駆動回路に出力する場合は、前記クロック信号の第１のレベルから第２のレベル、および第２のレベルから第１のレベルへの切り替わり時のタイミングに同期して取り込んだ表示データに対して前記演算を行わないで前記内部信号線に出力し、
前記データ出力手段は、前記内部信号線上の表示データを演算を行わずにそのまま出力することを特徴とする請求項９に記載の液晶表示装置。
【請求項１３】
前記駆動回路は、前記外部から入力されるクロック信号を、外部に出力するクロック出力手段を有し、
前記クロック出力手段は、前記データ出力手段に入力された後のクロック信号を所定時間遅延して外部に出力する遅延手段を有することを特徴とする請求項９に記載の液晶表示装置。
【請求項１４】
前記遅延手段は、ディレイロックドループ回路を有することを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記データ出力手段に供給する電源と、前記クロック出力手段に供給する電源とを分離したことを特徴とする請求項１３に記載の液晶表示装置。
【請求項１６】
前記駆動回路は、前記外部から入力されるクロック信号を、縦続接続されたインバータ回路を通して次段の駆動回路に出力し、
前記インバータ回路の数は、クロック信号入力端子からクロック信号出力端子までの伝送経路中で、回路素子によるクロック信号の論理反転回数が奇数回数になるよう設定されていることを特徴とする請求項９に記載の液晶表示装置。
【請求項１７】
複数の画素と、
前記複数の画素を駆動する駆動回路とを有する液晶表示装置であって、
前記駆動回路は、２つの表示データが並列に入力される第１の演算回路と、
前記第１の演算回路に接続された第１のバスラインと第２のバスラインとを有し、
前記第１の演算回路には交流化信号が供給されており、
前記第１のバスラインには正極性の階調電圧を選択するデコーダ回路が接続されており、
前記第２のバスラインには負極性の階調電圧を選択するデコーダ回路が接続されていることを特徴とする液晶表示装置。
【請求項１８】
前記第１の演算回路は、前記第１のバスラインに接続される第１のスイッチ回路と、
前記第２のバスラインに接続される第２のスイッチ回路とを有しており、
前記第１のスイッチ回路と前記第２のスイッチ回路とは、前記交流化信号と前記交流化信号を反転させた信号とによって制御されていることを特徴とする請求項１７に記載の液晶表示装置。
【請求項１９】
前記正極性の階調電圧を選択するデコーダ回路と前記負極性の階調電圧を選択するデコーダ回路とは、スイッチ部を介して第１のドレイン信号線と第２のドレイン信号線とに接続されていることを特徴とする請求項１７または請求項１８に記載の液晶表示装置。
【請求項２０】
前記駆動回路は、前記第１のバスラインと前記第２のバスラインとに接続された第２の演算回路と、
データ反転信号が入力される第３の演算回路とを有しており、
前記第２の演算回路は、第１の内部信号線を介して前記第２の演算回路に接続される第３のスイッチ回路と、
第２の内部信号線を介して前記第３の演算回路に接続される第４のスイッチ回路とを有し、
前記第３のスイッチ回路と前記第４のスイッチ回路とは、前記交流化信号と前記交流化信号を反転させた信号とによって制御されていることを特徴とする晴求項１７乃至請求項１９のいずれか１項に記載の液晶表示装置。
【請求項２１】
前記第２の演算回路は、前記第１のバスラインと前記第１の内部信号線とに接続される第１の排他的論理和回路と、
前記第２のバスラインと前記第２の内部信号線とに接続される第２の排他的論理和回路とを有することを特徴とする請求項２０に記載の液晶表示装置。
【請求項２２】
前記交流化信号はスタンバイ回路を介して前記第１の演算回路に供給されており、
前記スタンバイ回路は、前記駆動回路に入力されるクロック信号をカウントするカウンタ回路を有していることを特徴とする請求項１７乃至請求項２１のいずれか１項に記載の液晶表示装置。
【講求項２３】表示データとデータ反転信号とが入力される第１の演算回路と、
前記第１の演算回路に接続され、クロック信号が入力される第１のラッチ回路と、
前記第１のラッチ回路に接続された第１のバスラインと第２のバスラインと、
前記第１のバスラインと前記第２のバスラインとに接続された第２のラッチ回路と、
前記第２のラッチ回路に接続されたマルチプレクス回路と、
前記クロック信号が入力される遅延回路とを有し、
前記第１のラッチ回路は、前記クロック信号に同期して、前記第１の演算回路から入力されるデータを前記第１のバスラインと前記第２のバスラインとに振り分け、
前記第２のラッチ回路は、前記クロック信号に同期して、前記第１のバスライン上のデータと前記第２のバスライン上のデータとをラッチし、
前記マルチプレクサ回路は、前記第２のラッチ回路がラッチしたデータを交互に出力し、
前記遅延回路は、前記クロック信号の位相を変化させて出力することを特徴とする半導体チップ。
【請求項２４】
前記遅延回路は、ディレイロックドループであることを特徴とする請求項２３に記載の半導体チップ。
【請求項２５】
前記第２のラッチ回路と前記マルチプレクス回路との電源と、前記遅延回路の電源とは、異なる箇所から供給されていることを特徴とする請求項２３または請求項２４に記載の半導体チップ。
【請求項２６】
前記半導体チップが液晶表示素子上に形成され、
前記表示データと前記クロック信号とは、隣接する半導体チップから供給され、
前記マルチプレクス回路の出力と前記遅延回路の出力とは、隣接する半導体チップに供給されることを特徴とする請求項２３乃至請求項２５のいずれか１項に記載の半導体チップを用いた液晶表示装置。