(57)【要約】【課題】電流制限動作の精度を向上するとともに、電流検出回路やドライバに高速動作を不要とし、かつ電流制限動作時の出力電圧を安定させることができる、電流制限機能付きの定電圧制御を行うスイッチング電源装置を提供すること。【解決手段】直流電源電圧を変換した直流出力電圧を出力するスイッチング電源装置において、直流出力電圧を基準電圧と比較し、直流出力電圧が大きくなるほど値が小さくなる帰還信号と、出力電流が大きくなるほど値が小さくなる電流検出信号との小さい方を比較信号として、三角波信号とＰＷＭ比較器で比較し、そのＰＷＭ信号により半導体スイッチのオンあるいはオフを制御する。【選択図】　　　　図１
2004120982.tif 000002
【特許請求の範囲】
【請求項１】
オン・オフ制御される半導体スイッチにより、直流電源電圧を変換した直流出力電圧を出力するスイッチング出力回路と、
前記直流出力電圧を基準電圧と比較し、前記直流出力電圧が大きくなるほど値が小さくなる帰還信号を発生する誤差増幅手段と、
前記スイッチング出力回路に流れる出力電流を検出し、この出力電流が大きくなるほど値が小さくなる電流検出信号を発生する電流検出回路と、
前記帰還信号と前記電流検出信号とが比較信号として入力され、三角波信号が基準信号として入力され、前記比較信号のうちの値の低い比較信号と前記三角波信号とを比較し、ＰＷＭ信号を出力するＰＷＭ比較器とを有し、
前記ＰＷＭ信号により前記半導体スイッチのオンあるいはオフを制御することを特徴とするスイッチング電源装置。
【請求項２】
前記電流検出信号は、低域通過フィルタを介して出力されることを特徴とする、請求項１記載のスイッチング電源装置。
【請求項３】
前記低域通過フィルタは、入力側と出力側との間に設けられた抵抗と、前記出力側と基準点との間に設けられたコンデンサと、該コンデンサと並列に接続され、前記入力側の電圧が前記出力側の電圧より低くなった時にオンされる電荷放電用の半導体スイッチを、有することを特徴とする、請求項２記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流制限機能付きの定電圧制御を行う直流−直流変換のスイッチング電源装置に関する。
【０００２】
【従来の技術】
従来から、電流制限機能付きの定電圧制御を行うスイッチング電源装置においては、パルス・バイ・パルス方式での電流制限を行うものが多く用いられている。
【０００３】
図５は、従来のパルス・バイ・パルス方式での電流制限を行う定電圧制御のスイッチング電源装置の構成を示す図である。
【０００４】
図５において、電源電圧ＶＣＣとグランド間に、電流検出抵抗５１とＮ型ＭＯＳトランジスタ（以下、ＮＭＯＳ）であるハイサイドスイッチ５２とＮＭＯＳであるローサイドスイッチ５３とが直列に接続される。ハイサイドスイッチ５２とローサイドスイッチ５３との接続点から平滑コイル５４、平滑コンデンサ５５を介して出力電圧Ｖｏｕｔが出力される。６０は、レギュレータ用ＩＣである。
【０００５】
出力電圧Ｖｏｕｔは誤差増幅器６１にフィードバックされて基準電圧Ｖｒｅｆ１と比較されて、その誤差出力である帰還電圧ＦＢを出力する。この帰還電圧ＦＢと三角波発振器６２からの三角波信号とがＰＭＷ比較器６３で比較されてＰＷＭ信号が形成される。このＰＷＭ信号は、アンド回路６４を通過すると、ドライバ６５を介してゲート駆動信号Ｐ１となり、ハイサイドスイッチ５２のゲートに供給される。また、遅延回路６６と反転ドライバ６７とを介してゲート駆動信号Ｐ２となり、ローサイドスイッチ５３のゲートに供給される。
【０００６】
ゲート駆動信号Ｐ１とゲート駆動信号Ｐ２とにより、ハイサイドスイッチ５２とローサイドスイッチ５３とが交互にオン・オフされ、そのオン・オフ時間幅がＰＷＭ制御により自動調整され、所定の出力電圧Ｖｏｕｔが出力される。
【０００７】
一方、電流制限動作のために、電流検出抵抗５１に流れる電流Ｉによる検出抵抗電圧ΔＶを常時、監視している。検出抵抗電圧ΔＶが比較器６８において基準電圧Ｖｒｅｆ２と比較される。電流Ｉが所定の制限電流未満では、検出抵抗電圧ΔＶは基準電圧Ｖｒｅｆ２より小さく（ΔＶ＜Ｖｒｅｆ２）、比較器６８の出力は高（Ｈ）レベルにあり、アンド回路６４はＰＷＭ信号を通過させる。
【０００８】
電流Ｉが所定の制限電流を越えると、検出抵抗電圧ΔＶは基準電圧Ｖｒｅｆ２より大きくなり（ΔＶ＞Ｖｒｅｆ２）、比較器６８の出力は低（Ｌ）レベルになる。これにより、アンド回路６４は閉じられるから、ＰＷＭ信号は阻止される。その結果、ハイサイドスイッチ５２はオフ、ローサイドスイッチ５３はオンされ、電流Ｉは制限される。
【０００９】
また、電圧型ＰＷＭインバータにおいて、出力電流を監視し、所定値を越えたときに電圧設定値を低減するようにしているものもある（特許文献１参照）。
【００１０】
【特許文献１】
特公平７−５５０５５号公報
【００１１】
【発明が解決しようとする課題】
従来のパルス・バイ・パルス方式で電流制限を行う定電圧制御のスイッチング電源装置では、電流Ｉによって電流検出抵抗５１に発生する検出抵抗電圧ΔＶを用いて電流検出を行うから、ハイサイドスイッチ５２がオンしている期間に、ゲート駆動信号Ｐ１を停止させる必要がある。
【００１２】
検出抵抗電圧ΔＶが基準電圧Ｖｒｅｆ２を越えてから実際にゲート駆動信号Ｐ１が停止するまでの遅延時間は、電流制限の精度に影響し、その遅延時間が長いほどその精度は悪化する。しかも、パルス・バイ・パルス方式であるから、この遅延による影響は、パルスサイクル毎に繰り返し発生する。したがって、精度の良い電流制限を行うには、高速な比較器６８（例えば、数ｎｓ程度の応答）が必要であり、かつドライバ６５の遅延時間も小さくする必要がある。しかし、これら比較器６８，ドライバ６５の高速化の実現は、困難である。
【００１３】
また、比較器６８の比較出力により、ＰＷＭ信号の通過あるいは阻止を制御しているため、電流制限時のスイッチング動作により、出力電圧が不安定になりやすい、という問題もある。
【００１４】
そこで、本発明は、電流制限動作の精度を向上するとともに、電流検出回路やドライバに特別の高速動作を不要とし、かつ電流制限動作時の出力電圧を安定させることができる、電流制限機能付きの定電圧制御を行うスイッチング電源装置を提供することを目的とする。また、その電流制限の応答を、高速度に行うことができる、電流制限機能付きの定電圧制御を行うスイッチング電源装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
請求項１記載のスイッチング電源装置は、オン・オフ制御される半導体スイッチにより、直流電源電圧を変換した直流出力電圧を出力するスイッチング出力回路と、前記直流出力電圧を基準電圧と比較し、前記直流出力電圧が大きくなるほど値が小さくなる帰還信号を発生する誤差増幅手段と、前記スイッチング出力回路に流れる出力電流を検出し、この出力電流が大きくなるほど値が小さくなる電流検出信号を発生する電流検出回路と、前記帰還信号と前記電流検出信号とが比較信号として入力され、三角波信号が基準信号として入力され、前記比較信号のうちの値の低い比較信号と前記三角波信号とを比較し、ＰＷＭ信号を出力するＰＷＭ比較器とを有し、前記ＰＷＭ信号により前記半導体スイッチのオンあるいはオフを制御することを特徴とする。
【００１６】
請求項２記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置において、前記電流検出信号は、低域通過フィルタを介して出力されることを特徴とする。
【００１７】
請求項３記載のスイッチング電源装置は、請求項２記載のスイッチング電源装置において、前記低域通過フィルタは、入力側と出力側との間に設けられた抵抗と、前記出力側と基準点との間に設けられたコンデンサと、該コンデンサと並列に接続され、前記入力側の電圧が前記出力側の電圧より低くなった時にオンされる電荷放電用の半導体スイッチを、有することを特徴とする。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明のスイッチング電源装置の実施の形態について、説明する。
【００１９】
図１は、本発明の実施の形態に係るスイッチング電源装置の構成を示す図であり、図２は図１中において用いられる低域通過フィルタの構成を示す図である。また、図３は、図１のスイッチング電源装置の電流制限作用を説明するための図であり、図４は出力電圧ー出力電流の特性を示す図である。
【００２０】
図１において、電源電圧ＶＣＣとグランドとの間に、Ｎ型ＭＯＳトランジスタ（以下、ＮＭＯＳ）で構成されるハイサイドスイッチ（以下、第１スイッチ）１１とＮＭＯＳで構成されるローサイドスイッチ（以下、第２スイッチ）１２とが直列に接続される。第１スイッチ１１と第２スイッチ１２との接続点から、平滑コイル１３と電流検出抵抗１４（抵抗値Ｒｓ）を介して出力電圧Ｖｏｕｔが出力される。出力電圧Ｖｏｕｔは、平滑コンデンサ１５によりさらに平滑される。
【００２１】
分圧抵抗１６、１７により出力電圧Ｖｏｕｔが分圧された検出電圧ＶＳが、レギュレータ用ＩＣ２０内の誤差増幅器２１の反転入力端子（−）に供給され、非反転入力端子（＋）に供給される基準電圧Ｖｒｅｆと比較される。誤差増幅器２１の出力は、抵抗とコンデンサの組み合わせからなるフィードバック回路１８を介して、分圧抵抗１６、１７の分圧点に接続される。この誤差増幅器２１の出力が、帰還電圧ＦＢとなる。
【００２２】
また、三角波発振器２４からＰＷＭ制御の基準信号としての三角波信号Ｖｔｒが出力される。この三角波信号Ｖｔｒの上限値（例、１．９５ｖ）と下限値（例、１．４５ｖ）の間で、三角波信号Ｖｔｒと比較信号とが比較される。なお、本発明において、三角波信号としては、鋸歯状波の三角波でも良い。
【００２３】
基準電圧ＶＲＥＧ１とグランド間に分圧抵抗２２、２３が設けられ、その分圧点から、ＰＷＭ制御における最大デューティ設定電圧Ｖｄｍが出力される。この設定電圧Ｖｄｍは、比較信号の１つであり、最大デューティとして例えば８５％（電圧で表すと、１．８７５ｖ）に設定されることが良い。
【００２４】
さらに、本発明では、ＰＷＭ制御の比較信号として、過電流検出電圧Ｖｏｃが入力される。以上の比較信号である、過電流検出電圧Ｖｏｃ、帰還電圧ＦＢ、設定電圧Ｖｄｍは、ＰＷＭ比較器２５の正（＋）入力端子に入力され、基準信号である三角波信号Ｖｔｒが負（−）入力端子に入力される。そして、三角波信号Ｖｔｒと３つの比較信号のうちの最も低い値の比較信号とがＰＷＭ比較器２５で比較されて、その比較結果であるＰＷＭ信号を出力する。
【００２５】
なお、基準電圧ＶＲＥＧ１（例、２．５ｖ）及び基準電圧Ｖｒｅｆ（例、１．０ｖ）は、安定した電圧である必要があるから、バンドギャップ定電圧回路から形成されることが望ましい。
【００２６】
ＰＭＷ比較器２５から出力されたＰＷＭ信号は、ドライバ２６を介してゲート駆動信号Ｐ１となり、第１スイッチ１１のゲートに供給される。また、ＰＷＭ信号は、貫通電流防止のための遅延回路２７と反転ドライバ２８を介してゲート駆動信号Ｐ２となり、第２スイッチ１２のゲートに供給される。
【００２７】
さて、ＰＷＭ制御の比較信号である過電流検出電圧Ｖｏｃは、過電流検出ブロック３０において形成される。
【００２８】
演算増幅器３１の非反転入力端子（＋）は、電流検出抵抗１４の電源側の一端に接続され、その反転入力端子（−）は、抵抗３２（抵抗値Ｒ）を介して電流検出抵抗１４の他端に接続される。演算増幅器３１の出力端子はＮＰＮトランジスタ（以下、ＮＰＮ）３３のベースに接続される。電源電圧ＶＣＣと電流検出抵抗１４の他端との間に、ＰＮＰトランジスタ（以下、ＰＮＰ）３４とＮＰＮ３３と抵抗３２とが直列に接続される。ＰＮＰ３４のベースとコレクタとが接続され、ＰＮＰ３４のベースとＰＮＰ３５のベースとが接続されて、カレントミラー構成とされている。
【００２９】
電源電圧ＶＣＣとグランド間にＰＮＰ３５とＮＰＮ３６とが直列に接続され、ＮＰＮ３６のコレクタとベースとが接続され、ＮＰＮ３６のベースとＮＰＮ３７のベースとが接続されて、カレントミラー構成とされている。
【００３０】
基準電圧ＶＲＥＧ１とグランド間に、抵抗３８（抵抗値１５Ｒ）とＮＰＮ３７とが直列に接続されている。抵抗３８の抵抗値はこの例では、抵抗３２の抵抗値の１５倍に設定されている。
【００３１】
抵抗３８とＮＰＮ３７との接続点から、低域通過フィルタ４０とバッファ３９とを介して、過電流検出電圧Ｖｏｃが出力される。低域通過フィルタ４０は、出力電流Ｉｏの脈動に応じて脈動している入力側電圧を滑らかにして出力するためのものであり、これにより、通常時には過電流検出電圧Ｖｏｃは一定の大きさであり、出力電流Ｉｏが多少変化しても過電流検出電圧Ｖｏｃは滑らかに変化する。
【００３２】
過電流検出ブロック３０では、電流検出抵抗１４に出力電流Ｉｏが流れて検出抵抗電圧ΔＶ（＝Ｒｓ×Ｉｏ）が発生すると、演算増幅器３１は２入力の電圧差が零になるように動作するから、抵抗３２に同じ検出抵抗電圧ΔＶが発生する。この検出抵抗電圧ΔＶを発生させるように、ＮＰＮ３３，ＰＮＰ３４には、検出抵抗電圧ΔＶを抵抗値Ｒで除算した電流が流れる。
【００３３】
ＰＮＰ３４とＰＮＰ３５、及びＮＰＮ３６とＮＰＮ３７とが、それぞれカレントミラーを構成しているので、抵抗３８には、１５×ΔＶの電圧降下が発生する。なお、ここでは、各カレントミラー構成の電流比は、それぞれ一対一と想定している。したがって、低域通過フィルタ４０には、基準電圧ＶＲＥＧ１から電圧降下１５×ΔＶを減算した電圧（＝ＶＲＥＧ１−１５×ΔＶ）が入力される。
【００３４】
低域通過フィルタ４０は、図２にその内部構成が示されるように、入力側と出力側との間に設けられた抵抗４１と、その出力側とグランド（基準点）との間に設けられたコンデンサ４３と、このコンデンサ４３と並列に接続され、入力側の電圧が出力側の電圧（コンデンサ４３の充電電圧）より低くなった時にオンされる電荷放電用のＰＮＰ４２から構成されている。これにより、抵抗４１とコンデンサ４３により低域通過フィルタとして機能するとともに、入力側電圧が低下したとき、即ち出力電流Ｉｏが増加したときには、ＰＮＰ４２がオンしてコンデンサ４３の電荷を急速に放電する。したがって、出力電流Ｉｏが増加したときに過電流検出電圧Ｖｏｃは遅滞なく、減少する。
【００３５】
以上のように構成される本発明のスイッチング電源装置の動作を、電流制限作用を説明する図３、出力電圧ー出力電流の特性を示す図４も参照して説明する。
【００３６】
通常動作時には、出力電流Ｉｏは制限すべき電流値より小さいので、過電流検出電圧Ｖｏｃは高い値にある。また、設定電圧Ｖｄｍも高い電圧に設定されている。したがって、ＰＭＷ比較器２５では、帰還電圧ＦＢと三角波信号Ｖｔｒとの比較に基づいて、ＰＷＭ信号が発生される。そのＰＷＭ信号に基づいて形成されたゲート駆動信号Ｐ１、ゲート駆動信号Ｐ２により第１スイッチ１１，第２スイッチ１２がＰＷＭ制御されている。これにより、出力電圧Ｖｏｕｔは所定の設定電圧に応じた一定電圧で出力される。
【００３７】
この状態を図３、図４で見ると、過電流検出電圧Ｖｏｃが高い値にあり（図３の左側方向）、出力電流Ｉｏは電流制限を開始する電流制限開始電流値Ｉｏ１未満にある。
【００３８】
出力電流Ｉｏが増加してくると、図３のように、それに比例して検出抵抗電圧ΔＶが増加し、過電流検出電圧Ｖｏｃが低くなってくる。出力電流Ｉｏが電流制限開始電流値Ｉｏ１を越えると、過電流検出電圧Ｖｏｃがそのときの帰還電圧ＦＢより低くなり、電流制限動作が開始される。
【００３９】
この電流制限動作では、過電流検出電圧Ｖｏｃと三角波信号ＶｔｒとによるＰＷＭ制御に入り、ＰＷＭ信号のデッドタイムコントロール（即ち、デューティコントロール）が行われる。このＰＷＭ制御による電流制限動作には、従来のパルス・バイ・パルス方式のように、ドライバなどの回路遅延が精度に影響しないので、高精度な電流制限を掛けられる。また、ドライバなどの回路要素として、特別に高速動作のものを使用する必要がないので、それらの設計も容易になる。
【００４０】
この電流制限動作の状態では、もはや定電圧制御動作は行われず、電流制限動作領域に入り、図４の出力電流は、電流制限開始電流値Ｉｏ１と出力電流最大値Ｉｏ２との間の領域にある。過電流検出電圧Ｖｏｃが三角波信号Ｖｔｒの下限値（図３のＳ点）に到達した点が、図４の出力電流最大値Ｉｏ２に対応する。
【００４１】
電流制限動作が行われている領域、即ち図４で出力電流Ｉｏが、電流制限開始電流値Ｉｏ１と出力電流最大値Ｉｏ２との間では、電流制限動作は直線的な動作となるから、電流制限動作は安定して行われる。この電流制限動作の行われる領域の傾きαは、抵抗３２に対する抵抗３８の倍率（この例では１５）を変えることにより、調整することができる。
【００４２】
また、出力電流Ｉｏが急激に増加したときには、出力電流Ｉｏの急増に応じて、低域通過フィルタ４０の入力側電圧が低下する。コンデンサ４３にはそれまでの出力電流Ｉｏに応じた電荷が蓄積されているから、高い電圧にある。このとき、ＰＮＰ４２のエミッタ−ベース間には、順方向に電圧が印加されるから、ＰＮＰ４２はオンする。これにより、コンデンサ４３の蓄積電荷はＰＮＰ４２を介して急速に放電される。
【００４３】
したがって、過電流検出電圧Ｖｏｃは、出力電流Ｉｏの急激な増加に対応して、実質上の遅滞なく、高速に応答する。よって、過電流制限作用が低域通過フィルタ４０を設けたことにより、遅延することは実質上避けることができる。
【００４４】
【発明の効果】
本発明によれば、出力電流が大きくなるほど値が小さくなる電流検出信号により、ＰＷＭ比較器のデッドタイムコントロール（言い換えれば、デューティコントロール）を行っているので、電流制限動作が安定している。
【００４５】
また、ドライバなどの回路遅延の影響が小さくできるので、高精度な電流制限を掛けることができる。また、ドライバなど回路遅延を有する構成要素の遅延時間を特に考慮する必要がない。
【００４６】
さらに、低域通過フィルタを介して電流検出信号を出力するから、電流制限動作がより安定するとともに、低域通過フィルタの構成を工夫したことにより過電流に対する応答遅れを短くすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るスイッチング電源装置の構成図。
【図２】図１中において用いられる低域通過フィルタの構成。
【図３】電流制限作用の説明図。
【図４】図１のスイッチング電源装置の出力電圧ー出力電流の特性を示す図。
【図５】従来の電流制限を行う定電圧制御のスイッチング電源装置の構成図。
【符号の説明】
１１　第１スイッチ
１２　第２スイッチ
１３　平滑コイル
１４　電流検出抵抗
１５　平滑コンデンサ
１６、１７　分圧抵抗
１８　フィードバック回路
ＶＣＣ　電源電圧
Ｐ１、Ｐ２　ゲート駆動信号
Ｉｏ　出力電流
Ｖｏｕｔ　出力電圧
２０　レギュレータ用ＩＣ
２１　誤差増幅器
２２，２３　分圧抵抗
２４　三角波発振器
２５　ＰＭＷ比較器
２６　ドライバ
２７　遅延回路
２８　反転ドライバ
３０　過電流検出ブロック
３１　演算増幅器
３２、３８、４１　抵抗
３３、３６、３７　ＮＰＮトランジスタ
３４，３５，４２　ＰＮＰトランジスタ
３９　バッファ
４０　低域通過フィルタ
４３　コンデンサ
ＶＳ　検出電圧
ＦＢ　帰還電圧
Ｖｏｃ　過電流検出電圧
Ｖｄｍ　最大デューティ設定電圧
Ｖｔｒ　三角波信号
【図１】
2004120982.tif 000003
【図２】
2004120982.tif 000004
【図３】
2004120982.tif 000005
【図４】
2004120982.tif 000006
【図５】
2004120982.tif 000007