【手続補正書】
【提出日】平成15年11月21日(2003.11.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アクティブマトリックス液晶表示装置のマトリックスアレイにおいて、
絶縁基板と、
前記絶縁基板上に第１方向に延設され、ゲート電極に相当する第１領域と隣接する前記第１領域とを連結する第２領域を有するゲートラインと、
前記ゲートラインと前記絶縁基板の露出された表面に形成された第１絶縁膜と、
前記第１絶縁膜上で前記ゲートラインの第１領域に重畳して形成されたアイランド状の半導体層と、
前記半導体層上で前記ゲートラインに交差し、前記ゲートラインの第１領域上部で前記第１方向の突起部を有し、前記突起部をソース電極に含むデータラインと、
前記半導体層上で前記ソース電極に対応するように形成されたドレイン電極を含めてなる複数個の薄膜トランジスタと、
前記ドレイン電極に連結され、前記ゲートラインの第２領域に重畳されるように形成される画素電極と、
前記ゲートラインの第２領域の一部を第１補助容量キャパシタ電極とする補助容量キャパシタとを備えるアクティブマトリックス液晶表示装置のマトリックスアレイ。
【請求項２】
前記薄膜トランジスタの前記ソース電極、前記ドレイン電極及び前記半導体層の露出された表面と、前記ゲートラインと前記データラインの上部に形成され、前記画素電極と一部重畳して形成されたブラックマトリックスをさらに含むことを特徴とする請求項１に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。
【請求項３】
前記第１補助容量キャパシタ電極の一部領域と重畳するように前記第１補助容量キャパシタの上部に形成されたブラックマトリックスをさらに含むことを特徴とする請求項１に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。
【請求項４】
前記補助容量キャパシタは、
前記ゲートラインの第２領域の一部領域である第１補助容量キャパシタ電極と、
前記第１補助容量キャパシタ電極と前記絶縁基板の露出された表面上に形成された電極絶縁膜と、
前記電極絶縁膜上に形成された半導体層と、
前記半導体層上に形成された第２補助容量キャパシタ電極と、
前記第２補助容量キャパシタ電極の一部を覆うブラックマトリックスと、
前記電極絶縁膜と前記第２補助容量キャパシタ電極と前記ブラックマトリックスの露出された表面に形成され、前記第２補助容量キャパシタ電極の上部にコンタクト領域が限定されたパッシベーション層と、
前記コンタクト領域を介して前記第２補助容量キャパシタ電極と連結された画素電極とを含めてなることを特徴とする請求項３に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。
【請求項５】
前記ゲートラインは直線形であり、同一な幅を有することを特徴とする請求項１に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。
【請求項６】
前記ゲートラインは前記ソース電極の一部と前記ドレイン電極に一部重畳される突起部を有することを特徴とする請求項１に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。
【請求項７】
前記ソース電極と前記ドレイン電極は、前記薄膜トランジスタで角をなすチャネル領域を形成することを特徴とする請求項１に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。
【請求項８】
前記ソース電極と前記ドレイン電極が形成するチャネル領域は、前記ゲートラインの線幅内で前記ドレイン電極を囲むことを特徴とする請求項１に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。
【請求項９】
液晶表示装置において、
第１方向に延設されるゲートラインと、
前記ゲートラインに交差するように前記第１方向と異なる第２方向に延設され、前記第１方向に突出される第１領域と前記第１領域に隣り合う第２領域を有するデータラインと、
前記ゲートラインに電圧を印加する場合、前記データラインの第１領域及び第２領域から電流が流れるように前記データラインの第１領域と第２領域とから隔離され形成されるドレイン電極を備える液晶表示装置。
【請求項１０】
前記データラインの第２領域は前記データラインの第１領域に接触することを特徴とする請求項９に記載の液晶表示装置。
【請求項１１】
前記ゲートラインと前記データラインは基板上に形成され、前記データラインの第１領域及び第２領域は前記基板の所定部分を限定し、前記ソース電極が前記基板の所定部分に重畳されることを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
前記第１方向と前記第２方向は互いに垂直であることを特徴とする請求項９に記載の液晶表示装置。
【請求項１３】
前記データラインの第１領域及び第２領域に重畳されるブラックマトリックスを形成することを特徴とする講求項９に記載の液晶表示装置。
【請求項１４】
前記データラインの前記第１領域、前記第２領域の上部領域及び前記ゲートラインの第１領域に重畳され、前記ゲートラインの第２領域を露出させるブラックマトリックスと、
前記ゲートラインの第２領域を電極として使う補助容量キャパシタをさらに含むことを特徴とする請求項９に記載の液晶表示装置。
【請求項１５】
前記ドレイン電極に連結され、その一部が前記ブラックマトリックス上に形成される画素電極をさらに含むことを特徴とする請求項１３に記載の液晶表示装置。
【請求項１６】
前記ゲートラインの第２領域に一部が重畳され、前記ストレージキャパシタの一電極として使われる画素電極をさらに含むことを特徴とする請求項１４に記載の液晶表示装置。
【請求項１７】
液晶表示装置において、
第１方向に延長される第１領域と第２方向に延長される第２領域を有するゲートラインと、
前記第２方向に延長され、前記第１方向に突出されて前記ゲートラインの第１領域に重畳される突出部である第１領域と、前記第１領域に隣接し、前記ゲートラインの第２領域に重畳される第２領域を有するデータラインと、
前記データラインの第１領域及び第２領域から所定距離を隔てて形成され、前記ゲートラインに電圧を印加する場合、前記データラインの第１領域及び第２領域から電流が流れるように前記データラインの第１領域と第２領域と分離されて形成されるソース電極を含む液晶表示装置。
【講求項１８】前記第１方向と前記第２方向は互いに垂直であることを特徴とする請求項１７に記載の液晶表示装置。
【請求項１９】
前記データラインの前記第２領域は前記データラインの前記第１領域に隣接することを特徴とする請求項１７に記載の液晶表示装置。
【請求項２０】
前記ゲートラインと前記データラインは前記基板上に形成され、前記データラインの第１領域及び第２領域は前記基板の所定部分を限定し、前記ソース電極が前記基板の所定部分に重畳することを特徴とする講求項１７に記載の液晶表示装置。
【請求項２１】
アクティブマトリックス液晶表示装置のマトリックスアレイにおいて、
絶縁基板と、
前記絶縁基板上に第１方向に延設され、ゲート領域に当たる第１領域と、非ゲート領域に当たる第２領域と、前記第１領域と前記第２領域に近接するコンタクトホールを有するゲートラインと、
前記ゲートラインと前記露出された絶縁基板上に形成される第１絶縁膜と、
前記ゲートラインのコンタクトホールの一部と第１領域に重畳されるアイランド状の半導体活性層と、
前記半導体活性層の一部を露出させるように形成されるエッチストッパと、
前記ゲートラインに交差し、前記第１方向に形成され、前記露出された半導体活性層に連結される突出部である第１領域と前記第１領域に隣接する第２領域を有し、前記データラインの第１領域、第２領域が前記ゲートラインに重畳され、前記データラインの突出部と前記データラインの内側の一部をソース電極とするデータラインと、
前記ソース電極に応ずるように形成されるドレイン電極を含むアクティブマトリックス液晶表示装置のマトリックスアレイ。
【講求項２２】前記エッチストッパは、第１領域と第２領域を有するゲートラインの形状と同一であることを特徴とする請求項２１に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。
【請求項２３】
前記エッチストッパは、前記ゲートラインの第１領域と同形状で形成されることを特徴とする講求項２１に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。
【請求項２４】
前記ゲートラインは直線形で形成され、均一な幅を有することを特徴とする講求項２１に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。
【講求項２５】前記ゲートラインは前記ドレイン電極と前記ソース電極の一部に重畳される突出部を有することを特徴とする講求項２１に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。
【請求項２６】
前記ソース電極と前記ドレイン電極は、前記薄膜トランジスタで角をなすチャネル領域を形成することを特徴とする請求項２１に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。
【請求項２７】
アクティブマトリックス液晶表示装置のマトリックスアレイの製造方法において、
絶縁基板上に第１導電層を形成する段階と、
前記第１導電層をパターン食刻して前記第１方向に延長されるゲートラインを形成する段階と、
前記ゲートラインと前記絶縁基板の露出された部分に絶縁膜を形成する段階と、
前記絶縁膜上に半導体層を形成する段階と、
前記ゲートラインと前記基板の所定部分に重畳するように前記半導体層をパターン食刻する段階と、
前記基板の全面に第２導箪層を形成する段階と、
前記第２導電層をパターン食刻して、前記パターン食刻された半導体層上に形成され、前記第１方向とは異なる方向である第２方向に延長され、前記パターン食刻された半導体層に連結される突出部を有し、前記データラインの内側の一部と前記突出部に限定されるソース電極を有し、前記ゲートラインに電圧を印加する場合、前記データラインの内側一部と前記突出部から電流が流れるように形成されるデータライン、及び、前記ソース電極に対応して前記ソース電極とは所定距離を隔てて位置するドレイン電極を形成する段階とを含むアクティブマトリックス液晶表示装置のマトリックスアレイの製造方法。
【請求項２８】
前記基板の露出部分に透明導電層を形成する段階と、
前記透明導電層をパターン食刻して前記ドレイン電極に連結される画素電極を形成する段階とをさらに含むことを特徴とする請求項２７に記載のアクティブマトリックス不液晶表示装置のマトリックスアレイの製造方法。
【請求項２９】
前記パターン食刻された半導体層に重畳するブラックマトリックスを形成することを特徴とする請求項２７に記載のアクティブマトリックス液晶表示装置のマトリックスアレイの製造方法。
【講求項３０】前記第１方向は前記第２方向に垂直であることを特徴とする請求項２７に記載のアクティブマトリックス液晶表示装置のマトリックスアレイの製造方法。
【請求項３１】
薄膜トランジスタ液晶表示装置の製造方法において、
絶縁基板上に第１導電層を積層する段階と、
前記第１導電層をパターン食刻してゲート領域と非ゲート領域が限定されコンタクトホールの存する走査線を形成する段階と、
前記走査線と前記絶縁基板の露出された表面に第１絶縁膜を積層する段階と、
前記第１絶縁膜上に非晶質シリコン層を積層する段階と、
前記非晶質シリコン層をパターン食刻して前記走査線のゲート領域と前記コンタクトホールの一部に重畳される半導体活性層を形成する段階と、
前記半導体活性層上と前記第１絶縁膜の露出された表面にエッチストッパ用の絶縁膜を積層する段階と、
前記エッチストッパ用の絶縁膜を背面露光工程を用いてパターン食刻して前記走査線の形状の通り形成して前記活性層の一部を露出させるエッチストッパを形成する段階と、
前記エッチストッパ上と前記半導体活性層の露出された表面にドープされた非晶質シリコン層と第２導電層を順次に積層する段階と、
前記第２導電層と前記ドープされた非晶質層をパターン食刻して前記半導体活性層に一部が接するソース電極と、前記ソース電極に連結される信号線と、前記ソース電極に応ずるドレイン電極を形成する段階とを含むことを特徴とする薄膜トランジスタ液晶表示装置の製造方法。
【請求項３２】
前記背面露光工程を用いる前記エッチストッパの形成段階は、
前記エッチストッパ用の絶縁膜上に所定の感光性を有するフォトレジスト層を連続蒸着する段階と、
前記基板の背面で前記走査線をマスクとして前記フォトレジスト層を選択露光する段階と、
前記選択露光されたフォトレジスト層を現像してフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをマスクとして前記エッチストッパ用の絶縁膜を食刻してエッチストッパを形成する段階を含むことを特徴とする請求項３１に記載の薄膜トランジスタ液晶表示装置の製造方法。
【請求項３３】
前記基板の全面に第２絶縁膜を積層する段階と、
前記第２絶縁膜をパターン食刻して前記ドレイン電極の一都を露出させるコンタクトホールを形成する段階と、
前記コンタクトホールを介して前記ドレイン電極に連結される画素電極を形成する段階とをさらに含むことを特徴とする請求項３１に記載の薄膜トランジスタ液晶表示装置の製造方法。
【請求項３４】
薄膜トランジスタ液晶表示装置の製造方法において、
絶縁基板上に第１導電層を積層する段階と、
前記第１導電層をパターン食刻してゲート領域と、前記ゲート領域の一側に置かれるコンタクトホールと、前記ゲート領域と前記コンタクトホールに連結される非ゲート領域を有する走査線を形成する段階と、
前記走査線と前記絶縁基板の露出された表面に第１絶縁膜、非晶質シリコン層、エッチストッパ用の絶縁膜を連続積層する段階と、
前記エッチストッパ用の絶縁膜を背面露光工程を用いてパターン食刻して前記走査線の形状通り形成され前記活性層の一部を露出させてエッチストッパを形成する段階と、
前記エッチストッパをパターン食刻して前記走査線のゲート領域に当たる部分のみ残留させる段階と、
前記非晶質シリコン層をパターン食刻して前記エッチストッパの外側に露出される半導体活性層を形成する段階と、
全面にドープされた非晶質シリコン層と第２導電層を順次に積層する段階と、
前記第２導電層と前記ドープされた非晶質層をパターン食刻して前記半導体活性層に一部が接するソース電極と、前記ソース電極に連結される信号線と、前記ソース電極に応ずるドレイン電極を形成する段階とを含むことを特徴とする薄膜トランジスタ液晶表示装置の製造方法。
【請求項３５】
絶縁基板と、
前記絶縁基板上に平行に延設された複数のゲートラインと、
前記ゲートラインと前記絶縁基板の露出された表面に形成された絶縁膜と、
前記絶縁膜上で前記各ゲートラインに重畳して形成された複数のアイランド状の半導体層と、
前記ゲートラインが延設された方向に突出するソース電極を有し、前記各半導体層上で前記ゲートラインに直角に交差する複数のデータラインと、
前記各半導体層上で前記ソース電極に対向するように形成されたドレイン電極と、前記ゲートラインにより構成されるゲート電極とを包含して構成された複数の薄膜トランジスタと、
前記ドレイン電極に接続され、前記ゲートラインとデータラインとによって定義される領域に形成された画素電極とを備えてなり、
前記各半導体層上において、前記データライン及び該データラインから突出しているソース電極と前記ドレイン電極との対向部分がＬ字形に形成されていることを特徴とするアクティブマトリックス液晶表示装置のマトリックスアレイ。
【請求項３６】
各ゲートラインの一部に、該ゲートラインの一部を第１電極とし、隣接する画素領域の画素電極の一部を第２電極とする補助容量キャパシタが形成されていることを特徴とする請求項３５に記載のアクティブマトリックス液晶表示装置のマトリックスアレイ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
【課題を解決するための手段】
前述した本発明の目的を達成するために本発明は、アクティブマトリックス液晶表示装置のマトリックスアレイにおいて、絶縁基板と、前記絶縁基板上に平行に延設された複数のゲートラインと、前記ゲートラインと前記絶縁基板の露出された表面に形成された絶縁膜と、前記絶縁膜上で前記各ゲートラインに重畳して形成された複数のアイランド状の半導体層と、前記ゲートラインが延設された方向に突出するソース電極を有し、前記各半導体層上で前記ゲートラインに直角に交差する複数のデータラインと、前記各半導体層上で前記ソース電極に対向するように形成されたドレイン電極と、前記ゲートラインにより構成されるゲート電極とを包含して構成された複数の薄膜トランジスタと、前記ドレイン電極に接続され、前記ゲートラインとデータラインとによって定義される領域に形成された画素電極とを備えてなり、前記各半導体層上において、前記データライン及び該データラインから突出しているソース電極と前記ドレイン電極との対向部分がＬ字形に形成されていることを特徴とする。さらに、本発明は、アクティブマトリックス液晶表示装置のマトリックスアレイにおいて、絶縁基板と、前記絶縁基板上に第１方向に延設され、ゲート電極に当たる第１領域と隣接する前記第!領域を連結する第２領域を有するゲートラインと、前記ゲートラインと前記絶縁基板の露出された表面に形成された第１絶縁膜と、前記第１絶縁膜上で前記ゲートラインの第１領域に重畳して形成されたアイランド状の半導体層と、前記半導体層上で前記ゲートラインに交差し、前記ゲートラインの第１領域の上部で前記第１方向の突起部を有し、前記突起部とその一側部をソース電極と限定するデータラインと、前記半導体層上で前記ソース電極に応ずるように形成されたドレイン電極を含めてなる複数個の薄膜トランジスタと、前記ドレイン電極に連なり、前記ゲートラインの第２領域に重畳されるように形成される画素電極と、前記ゲートラインの第２領域の一部を第１補助容量キャパシタ電極とする補助容量キャパシタを備えることを特徴とする。