(57)【要約】【課題】バッテリの脱着を瞬時に行っても確実にマイクロコンピュータにリセットをかけることができるリセット制御装置を提供する。【解決手段】マイクロコンピュータ１０１に電源を供給するバッテリ６０８の電源電圧ＶＤＤとこの電源電圧を分圧して生成した基準電圧ＶＤＤ−ＲＥＦとを比較手段１０７にて比較し、この比較結果と一次遅れ要素を持ったリセット入力との論理積演算を論理積演算手段１０８にて行い、その結果をマイクロコンピュータ１０１のリセット入力とする。これにより、バッテリ６０８の脱着を瞬時に行っても確実にマイクロコンピュータ１０１にリセットがかかり、マイクロコンピュータ１０１の誤動作を防止することができる。【選択図】　　　図１
2004139164.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコンピュータにリセットをかけるリセット制御装置であって、前記マイクロコンピュータに電源を供給するバッテリの電源電圧とこの電源電圧を分圧して生成した基準電圧とを比較する比較手段と、前記比較手段の出力と一次遅れ要素を持ったリセット入力との論理積演算を行う論理積演算手段と、を具備し、前記論理積演算手段の出力を前記マイクロコンピュータのリセット入力とすることを特徴とするリセット制御装置。
【請求項２】
前記論理積演算手段の出力又は前記一次遅れ要素を持ったリセット入力のいずれか一方を選択する選択手段と、前記選択手段に対して前記論理積演算手段の出力又は前記一次遅れ要素を持ったリセット入力を選択する指示を与える指示手段と、をさらに具備することを特徴とする請求項１に記載のリセット制御装置。
【請求項３】
前記比較手段の出力を記憶する記憶手段と、前記記憶手段の記憶値を読み取り、読み取った記憶値によりリセット解除後のソフトウェア制御を切り換えるソフトウェア切換手段と、をさらに具備することを特徴とする請求項１又は請求項２のいずれかに記載のリセット制御装置。
【請求項４】
請求項１ないし請求項３のいずれかに記載のリセット制御装置を具備することを特徴とするマイクロコンピュータ応用機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、外部からのリセット入力により本体にリセットをかけるリセット回路を備えたマイクロコンピュータに用いて好適なリセット制御装置に関する。
【０００２】
【従来の技術】
図６は、内部にリセット回路を備えた従来のマイクロコンピュータのリセット制御装置を示す構成図である。この図において、リセット制御装置は、マイクロコンピュータ６０１のリセット端子６０２と接地（アース）との間に介挿されるリセットスイッチ６０３と、マイクロコンピュータ６０１の電源端子６０４とリセット端子６０２との間に介挿される抵抗６０５と、リセット端子６０２と接地との間に介挿されるコンデンサ６０６とから構成される。マイクロコンピュータ６０１の電源端子６０４にはバッテリ６０８より電源電圧が印加される。
【０００３】
このような構成において、バッテリ６０８が長期間取り外されたままの状態からバッテリ６０８が接続されると、マイクロコンピュータ６０１の電源端子６０４における電圧レベルがハイレベルすなわちバッテリ電圧と同レベルになる。このとき、リセット端子６０２における電圧レベルが抵抗６０５とコンデンサ６０６の時定数（τ＝ＣＲ１）だけ遅れてハイレベルとなり、バッテリ６０８を接続しただけでマイクロコンピュータ６０１内のリセット回路６０７のリセット状態が解除されて、マイクロコンピュータ６０１は正常に動作する。
【０００４】
しかしながら、従来のリセット制御装置においては、バッテリ６０８の脱着（交換）を瞬時に行った場合に正常にリセットがかからないことがあり、マイクロコンピュータ６０１が誤動作することがあるという問題がある。
【０００５】
すなわち、電源端子６０４における電圧レベルとリセット端子６０２における電圧レベルの経時的変化を示すタイミングチャートである図７に示すように、バッテリ６０８を取り外すことで電源端子６０４における電圧レベルがローレベルとなるが、リセット端子６０２における電圧レベルは抵抗６０５とコンデンサ６０６の時定数による遅れがあるため、直ぐにはローレベルとはならない。このため、その前にバッテリ６０８が取り付けられると、マイクロコンピュータ６０１内のリセット回路６０７にはリセットがかからないことになる。このように、リセット端子６０２における電圧レベルがマイクロコンピュータ６０１内のリセット回路６０７にリセットがかかる閾値以下となる前にハイレベルになると、リセット回路６０７にリセットがかからないことになる。
【０００６】
そして、正常にリセットがかからないと、リセット端子６０２における電圧レベルがマイクロコンピュータ６０１内蔵のメモリの定格保持電圧以下となってメモリの値が保持されなくなることがあり、この結果、マイクロコンピュータ６０１が暴走してしまうことがある。
【０００７】
なお、例えば特許文献１及び特許文献２には、マイクロコンピュータにリセットをかけることに関する技術が開示されている。
【０００８】
【特許文献１】
特開平１０−１７７４３２号公報
【特許文献２】
特開２００１−２２８９３６号公報
【０００９】
【発明が解決しようとする課題】
本発明は、係る点に鑑みてなされたものであり、バッテリの脱着を瞬時に行っても確実にマイクロコンピュータにリセットをかけることができるリセット制御装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に係る発明のリセット制御装置は、マイクロコンピュータにリセットをかけるリセット制御装置であって、前記マイクロコンピュータに電源を供給するバッテリの電源電圧とこの電源電圧を分圧して生成した基準電圧とを比較する比較手段と、前記比較手段の出力と一次遅れ要素を持ったリセット入力との論理積演算を行う論理積演算手段と、を具備し、前記論理積演算手段の出力を前記マイクロコンピュータのリセット入力とすることを特徴とする。
【００１１】
この構成によれば、バッテリの取り外しから取り付けまでの期間が短くて一時遅れ要素のあるリセット入力がローレベルにならなくても、比較手段の出力レベルはローレベルとなる。このとき、論理積演算手段の出力がローレベルとなることにより、マイクロコンピュータにリセットがかかる。したがって、バッテリの脱着を瞬時に行っても確実にマイクロコンピュータにリセットをかけることができる。
【００１２】
一方、バッテリが装着されると同時に比較手段の出力はハイレベルとなり、またリセット入力は遅れてハイレベルとなる。そして、リセット入力がハイレベルとなった時点で論理積演算手段の出力がハイレベルとなり、マイクロコンピュータのリセットが解除され正常に動作を開始する。
【００１３】
請求項２に係る発明のリセット制御装置は、請求項１に係る発明のリセット制御装置において、前記論理積演算手段の出力又は前記一次遅れ要素を持ったリセット入力のいずれか一方を選択する選択手段と、前記選択手段に対して前記論理積演算手段の出力又は前記一次遅れ要素を持ったリセット入力を選択する指示を与える指示手段と、をさらに具備することを特徴とする。
【００１４】
この構成によれば、マイクロコンピュータのリセット入力として論理積演算手段の出力又はリセット入力のいずれか一方を任意に選択することができる。
【００１５】
請求項３に係る発明のリセット制御装置は、請求項１又は請求項２のいずれかに係る発明のリセット制御装置において、前記比較手段の出力を記憶する記憶手段と、前記記憶手段の記憶値を読み取り、読み取った記憶値によりリセット解除後のソフトウェア制御を切り換えるソフトウェア切換手段と、をさらに具備することを特徴とする。
【００１６】
この構成によれば、リセット解除後に記憶手段を参照することで、リセット解除後のソフトウェアの動作を長期停電時の処理もしくは瞬時停電時の処理に切り換えることができる。例えば、瞬時停電の場合は問い合わせ処理に切り換え、長期停電の場合はマイクロコンピュータ内のメモリ（ＲＡＭ）の初期化処理に切り換える。
【００１７】
請求項４に係る発明のマイクロコンピュータ応用機器は、請求項１ないし請求項３のいずれかに係る発明のリセット制御装置を具備することを特徴とする。
【００１８】
この構成によれば、請求項１ないし請求項３のいずれかに係る発明のリセット制御装置の効果を奏するマイクロコンピュータ応用機器を提供することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。図１は、本発明の実施の形態１に係るリセット制御装置を示す構成図である。なお、この図において図６と共通する部分には同じ符号を付けている。
【００２０】
図１において、本実施の形態のリセット制御装置は、マイクロコンピュータ１０１の外部では、電源端子１０２とリセット端子１０３との間に２つの抵抗１０５、１０６を直列に介挿している以外は図６の従来のリセット制御装置と同様の構成としている。２つの抵抗１０５、１０６によりバッテリ６０８の電圧を分圧して比較用の基準電圧ＶＤＤ−ＲＥＦを取り出すようにしている。
【００２１】
一方、マイクロコンピュータ１０１の内部には、電源端子１０２に印加されるバッテリ６０８の電圧ＶＤＤと電源比較用端子１０４に印加される基準電圧ＶＤＤ−ＲＥＦとを比較する比較器１０７と、比較器１０７の出力とリセット端子１０３のリセット入力との論理積をとるＡＮＤ回路１０８と、ＡＮＤ回路１０８の出力とリセット端子１０３のリセット入力のいずれか一方を出力するマルチプレクサ（ＭＰＸ）１０９と、比較器１０７の出力に基づいてマルチプレクサ１０９の入力を指定するレジスタ１１０とを備えている。
【００２２】
次に、図２に示すタイミングチャートを参照して上記構成のリセット制御装置の動作について説明する。図２は、バッテリ６０８を一度取り外した後、再投入する期間（例えばバッテリ６０８が古くなって新しいものと交換する期間）で比較器１０７の出力がローレベルとなり、リセット回路１１１に比較器１０７からのローレベルの出力信号が入力されて、マイクロコンピュータ１０１にリセットが正常にかかることを表したタイミングチャートである。
【００２３】
さて、バッテリ６０８が瞬時的に取り外されて再度取り付けられた場合、電源端子１０２とリセット端子１０３の入力レベルは図２（ａ）、（ｂ）に示すように変化する。すなわち、電源端子１０２の入力レベルは、バッテリ６０８の取り付けと同時にハイレベルになり、取り外しと同時にローレベルになる。リセット端子１０３の入力レベルは、バッテリ６０８の取り付け時から抵抗１０５及び１０６とコンデンサ６０６の時定数だけ遅れてハイレベルになり、バッテリ６０８の取り外し時から抵抗１０５及び１０６とコンデンサ６０６の時定数だけ遅れてローレベルになる。比較器１０７の出力レベルは、図２（ｃ）に示すように、電源端子１０２の入力レベルと同様にバッテリ６０８の取り付けと同時にハイレベルになり、取り外しと同時にローレベルになる。
【００２４】
比較器１０７の出力レベルは、バッテリ６０８の取り外しから取り付けまでの期間が短くてリセット端子１０３のリセット入力がローレベルにならなくても、ローレベルとなる。このとき、ＡＮＤ回路１０８の出力がローレベルとなることにより、レジスタ１１０の設定が「１」であれば、マルチプレクサ１０９は比較器１０７の出力を選択するので、リセット回路１１１の入力は図２（ｄ）に示すようにローレベルとなる。すなわち、バッテリ６０８の取り外しから取り付けまでの期間が短くてリセット端子１０３のリセット入力がローレベルにならなくても、確実にリセット回路１１１にはリセットがかかる。
【００２５】
電源端子１０２の入力がハイレベルとなったとき、比較器１０７の出力はハイレベルとなり、またリセット端子１０３のリセット入力は抵抗１０５及び１０６とコンデンサ６０６の時定数だけ遅れてハイレベルとなる。そして、リセット端子１０３のリセット入力がハイレベルとなった時点でＡＮＤ回路１０７の出力がハイレベルとなり、マイクロコンピュータ１０１のリセットが解除され正常に動作を開始する。
【００２６】
このように、本実施の形態のリセット制御装置によれば、バッテリ６０８の電源電圧ＶＤＤとこの電源電圧ＶＤＤを分圧して生成した基準電圧ＶＤＤ−ＲＥＦとを比較する比較器１０７と、比較器１０７の出力とリセット入力との論理積をとるＡＮＤ回路１０８と、ＡＮＤ回路１０８の出力とリセット入力を択一的に選択するマルチプレクサ１０９と、マルチプレクサ１０９における選択方向を指定するレジスタ１１０とを具備したので、バッテリ６０８の脱着を瞬時に行っても確実にマイクロコンピュータ１０１にリセットをかけることができ、マイクロコンピュータ１０１の誤動作を防止することができる。
【００２７】
次に、本発明の実施の形態２について説明する。図３は、本発明の実施の形態２に係るリセット制御装置を示す構成図である。なお、この図において図１と共通する部分には同じ符号を付けている。本実施の形態のリセット制御装置は、比較器１０７に基準電圧ＶＤＤ−ＲＥＦを与えるための抵抗１０５及び１０６をマイクロコンピュータ３０１内に設けたものであり、その他の構成は実施の形態１のリセット制御装置と同様である。
【００２８】
抵抗１０５及び１０６をマイクロコンピュータ３０１に内蔵させることにより、回路設計に対するノウハウを意識せずに設計を行うことができ、また外部回路の縮小化を図ることができる。
【００２９】
次に、本発明の実施の形態３について説明する。図４は、本発明の実施の形態３に係るリセット制御装置を示す構成図である。なお、この図において図１と共通する部分には同じ符号を付けている。本実施の形態のリセット制御装置は、マイクロコンピュータ４０１の内部において、図１のレジスタ１１０と同様の機能を有するとともに、比較器１０７の出力を記憶するレジスタ４０２と、レジスタ４０２の記憶値を読み取り、読み取った記憶値によりリセット解除後のソフトウェア制御を切り換えるソフトウェア切換回路４０３とを備えている。なお、ソフトウェア切換回路４０３はハードウェアで実現する以外に、ソフトウェアでも勿論実現することができる。
【００３０】
ソフトウェア切換回路４０３は、リセット解除後のソフトウェアの動作を長期停電時の処理もしくは瞬時停電時の処理とに切り換える。図５は、ソフトウェア切換回路４０３の動作を説明するためのフローチャートである。この図において、リセットが解除された後、レジスタ４０２の値を読み込み、長期の停電であるか或いは瞬時の停電であるかを判定する（ステップＳ１０）。瞬時停電と判定した場合は、瞬時停電に対する問い合わせ処理を行う（ステップＳ１１）。これに対して、長期停電と判定した場合は、マイクロコンピュータ４０１内のメモリ（ＲＡＭ）の初期化処理を行う（ステップＳ１２）。瞬時停電に対する問い合わせ処理又はメモリの初期化処理を行った後はメイン処理に戻る。
【００３１】
瞬時停電と判定した場合、初期化の有無を問い合わせる処理を行うことで、電源投入前の状態を再度設定しなくても、停電前の状態に復帰させることができる。例えば、エアコン等のリモコンでは温度設定を初期設定値に戻したり、停電前の好みの温度設定を再度設定する必要はなく使用することができる。
【００３２】
なお、上記実施の形態１〜３のリセット制御装置は、様々なマイクロコンピュータ応用機器に用いることができる。
【００３３】
【発明の効果】
本発明のリセット制御装置によれば、マイクロコンピュータに電源を供給するバッテリの電源電圧とこの電源電圧を分圧して生成した基準電圧とを比較し、この比較結果と一次遅れ要素を持ったリセット入力との論理積演算を行い、論理積演算の結果をマイクロコンピュータのリセット入力するので、バッテリの脱着を瞬時に行っても確実にマイクロコンピュータにリセットをかけることができ、マイクロコンピュータの誤動作を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るリセット制御装置を示す構成図である。
【図２】本発明の実施の形態１に係るリセット制御装置の動作を説明するためのタイミングチャートである。
【図３】本発明の実施の形態２に係るリセット制御装置を示す構成図である。
【図４】本発明の実施の形態３に係るリセット制御装置を示す構成図である。
【図５】本発明の実施の形態３に係るリセット制御装置のソフトウェア切換回路の動作を説明するためのフローチャートである。
【図６】従来のリセット制御装置を示す構成図である。
【図７】従来のリセット制御装置の動作を説明するためのタイミングチャートである。
【符号の説明】
１０１、３０１、４０１　マイクロコンピュータ
１０２　電源端子
１０３　リセット端子
１０４　電源比較用端子
１０５、１０６　抵抗
１０７　比較器
１０８　ＡＮＤ回路
１０９　マルチプレクサ
１１０、４０２　レジスタ
１１１　リセット回路
４０３　ソフトウェア切換回路
６０３　リセットスイッチ
６０６　コンデンサ
６０８　バッテリ
【図１】
2004139164.tif 000003
【図２】
2004139164.tif 000004
【図３】
2004139164.tif 000005
【図４】
2004139164.tif 000006
【図５】
2004139164.tif 000007
【図６】
2004139164.tif 000008
【図７】
2004139164.tif 000009