(57)【要約】【課題】バッテリの電圧低下及び同期整流用のスイッチング素子の破損を防止することが可能なスイッチング電源装置を提供することを目的とする。【解決手段】コンデンサ１４−２に定電流源１４−１からの電荷を充電させ、点Ａの電圧値Ｖｓｓを除々に上昇させる。そして、電圧値Ｖｓｓが電圧値Ｖｔ１よりも上昇すると、コンパレータ１３−２から出力される信号Ｖ１がオフからオンに切り替わり、信号Ｖｐｗｍがアンド回路１３−５から信号Ｖ２として出力される。そして、電圧値Ｖｓｓが更に上昇し、電圧値Ｖｔ２よりも上昇すると、コンパレータ１３−１から出力される信号Ｖ３がオフからオンに切り替わり、制御回路１２から出力される同期整流用制御信号がアンド回路１３−６及び１３−７から同期整流回路４４に入力される。【選択図】  図１
2004215356.tif 000002
【特許請求の範囲】
【請求項１】
第１のスイッチング素子を備え、該第１のスイッチング素子のオン、オフに応じて、入力電源の電力を所定の電力に変換する電力変換回路と、
前記第１のスイッチング素子のオン、オフを制御する第１の制御回路と、
第２のスイッチング素子を備え、前記電力変換回路で変換された電力を整流し、その整流された電力を負荷としての電源に充電する整流回路と、
前記第２のスイッチング素子のオン、オフを制御する第２の制御回路と、
前記第１及び第２の制御回路の駆動開始又は駆動停止を制御する第３の制御回路と、
を備え、
前記第３の制御回路は、前記第１の制御回路の駆動を開始させてから前記第２の制御回路の駆動を開始させ、前記第２の制御回路の駆動を停止させてから前記第１の制御回路の駆動を停止させることを特徴とするスイッチング電源装置。
【請求項２】
請求項１に記載のスイッチング電源装置であって、
前記第３の制御回路は、
当該スイッチング電源装置が起動すると、電圧値が徐々に上昇し、当該スイッチング電源装置が停止する際に、電圧値が徐々に下降する電圧を出力する昇降圧回路と、
前記昇降圧回路から出力される電圧の電圧値が第１の基準電圧値よりも上昇すると、前記第１の制御回路の駆動を開始させ、前記昇降圧回路から出力される電圧の電圧値が前記第１の基準電圧値よりも下降すると、前記第１の制御回路の駆動を停止させる第１の比較回路と、
前記昇降圧回路から出力される電圧の電圧値が第２の基準電圧値よりも上昇すると、前記第２の制御回路の駆動を開始させ、前記昇降圧回路から出力される電圧の電圧値が前記第２の基準電圧値よりも下降すると、前記第２の制御回路の駆動を停止させる第２の比較回路と、
を備え、
前記第２の基準電圧値は、前記第１の基準電圧値よりも高いことを特徴とするスイッチング電源装置。
【請求項３】
請求項１に記載のスイッチング電源装置であって、
コンデンサに充電される電荷量に応じて、前記第１のスイッチング素子及び前記第２のスイッチング素子のそれぞれのオン時間を徐々に増減させるソフトスタート回路を備え、
前記第３の制御回路は、前記コンデンサに充電される電荷量に基づいて、前記第１及び第２の制御回路の駆動を開始又は停止させることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子を有する整流回路を備えて構成されるスイッチング電源装置に関する。
【０００２】
【従来の技術】
図４（ａ）は、一般的なスイッチング電源装置を示す図である。
図４（ａ）に示すスイッチング電源装置４０は、電源４１と、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）４２−１〜４２−４からなるフルブリッジ回路４２と、トランス４３と、ＭＯＳＦＥＴ４４−１及び４４−２からなる同期整流回路４４と、コイル４５と、コンデンサ４６と、バッテリ４７とを備えて構成される。
【０００３】
上記スイッチング電源装置４０は、フルブリッジ回路４２のＭＯＳＦＥＴ４２−１と４２−３の組と、ＭＯＳＦＥＴ４２−２と４２−４の組とを交互にオン、オフすることにより、電源４１の直流電力を所望な交流電力に変換し、その変換された交流電力をトランス４３を介して、同期整流回路４４で整流し、コイル４５及びコンデンサ４６で整流された電力を平滑し、その平滑された電力をバッテリ４７に蓄電する。
【０００４】
一般に、ＭＯＳＦＥＴは、ダイオードよりも導通時の電圧降下を抑えることができ、ＭＯＳＦＥＴを使用する同期整流回路４４は、ダイオードを用いる整流回路よりも電力損失を抑えることができる。そのため、同期整流回路４４を使用するスイッチング電源回路４０は、ダイオードを使用するスイッチング電源回路よりも高効率化と小型化が可能となる。
【０００５】
また、ＭＯＳＦＥＴなどのスイッチング素子を使用して構成される同期整流回路は、トランスの２次側電圧に基づいて各ＭＯＳＦＥＴの駆動制御を行う自励式と、自身の装置とは独立した制御回路からの制御信号に基づいて、各ＭＯＳＦＥＴの駆動制御を行う他励式とがあり（例えば、特許文献１参照）、どちらの方式においても、トランスの２次側電圧を短絡しないように、２つのＭＯＳＦＥＴを制御する必要がある。
【０００６】
【特許文献１】
特開２００１−１４５３４８号  （第２〜４頁、第１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、他励式の同期整流回路を備えるスイッチング電源装置４０は、以下のような問題がある。
（１）図４（ｂ）に示すように、フルブリッジ回路４２のＭＯＳＦＥＴ４２−１〜４２−４が全てオフしている場合で、且つ、ＭＯＳＦＥＴ４４−１及び４４−２が同時にオンする場合（２次側ショートモード）、バッテリ４７に蓄えられていた電荷がＭＯＳＦＥＴ４４−１、ＭＯＳＦＥＴ４４−２、及びコイル４５を通って流出してしまい、バッテリ４７の電圧を低下させてしまうという問題がある。また、バッテリ４７の電荷が流出した場合に、ＭＯＳＦＥＴ４４−１、ＭＯＳＦＥＴ４４−２、及びコイル４５に過電流が流れてしまうと、ＭＯＳＦＥＴ４４−１及び４４−２を破損させるおそれがある。
【０００８】
（２）また、図４（ｃ）に示すように、フルブリッジ回路４２のＭＯＳＦＥＴ４２−１〜４２−４が全てオフしている場合で、且つ、ＭＯＳＦＥＴ４４−１又は４４−２のどちらか一方がオンしている場合（回生モード）、バッテリ４７に蓄えられていた電荷がトランス４３を介してＭＯＳＦＥＴ４２−１〜４２−４の各寄生ダイオードなどに流れ、バッテリ４７の電圧を低下させてしまうという問題がある。また、過電流が、ＭＯＳＦＥＴ４４−１又は４４−２と、ＭＯＳＦＥＴ４２−１〜４２−４に流れ、各素子を破損させるおそれがある。
【０００９】
このように、スイッチング電源装置４０の出力側にバッテリ４７を接続する場合で、且つ、同期整流回路４４がオンすると、バッテリ４７の電荷がスイッチング電源装置４０の２次側（図４においてトランス４３の右側の回路）を通って流出してしまい、バッテリ４７の電圧を低下させてしまう。また、バッテリ４７の電荷の流出によりＭＯＳＦＥＴ４２−１〜４２−４やＭＯＳＦＥＴ４４−１又は４４−２を破損させてしまうおそれがある。
【００１０】
本発明は、上記問題点を考慮し、負荷として接続される電源の電圧低下及びスイッチング素子の破損を防止することが可能なスイッチング電源装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の課題を解決するために本発明では、以下のように構成した。
すなわち、本発明のスイッチング電源装置は、第１のスイッチング素子を備え、該第１のスイッチング素子のオン、オフに応じて、入力電源の電力を所定の電力に変換する電力変換回路と、上記第１のスイッチング素子のオン、オフを制御する第１の制御回路と、第２のスイッチング素子を備え、上記電力変換回路で変換された電力を整流し、その整流された電力を負荷としての電源に充電する整流回路と、上記第２のスイッチング素子のオン、オフを制御する第２の制御回路と、上記第１及び第２の制御回路の駆動開始又は駆動停止を制御する第３の制御回路とを備え、上記第３の制御回路は、上記第１の制御回路の駆動を開始させてから上記第２の制御回路の駆動を開始させ、上記第２の制御回路の駆動を停止させてから上記第１の制御回路の駆動を停止させることを特徴とする。
【００１２】
これより、第２の制御回路のみが駆動することがなくなるので、第２のスイッチング素子がオン、オフすることによって、負荷としての電源に充電されていた電荷の流出を防ぐことができ、その負荷としての電源の電圧低下やスイッチング素子の破損を防止することが可能となる。
【００１３】
また、上記スイッチング電源装置の第３の制御回路は、当該スイッチング電源装置が起動すると、電圧値が徐々に上昇し、当該スイッチング電源装置が停止する際に、電圧値が徐々に下降する電圧を出力する昇降圧回路と、該昇降圧回路から出力される電圧の電圧値が第１の基準電圧値よりも上昇すると、上記第１の制御回路の駆動を開始させ、上記昇降圧回路から出力される電圧の電圧値が上記第１の基準電圧値よりも下降すると、上記第１の制御回路の駆動を停止させる第１の比較回路と、上記昇降圧回路から出力される電圧の電圧値が第２の基準電圧値よりも上昇すると、上記第２の制御回路の駆動を開始させ、上記昇降圧回路から出力される電圧の電圧値が上記第２の基準電圧値よりも下降すると、上記第２の制御回路の駆動を停止させる第２の比較回路とを備え、上記第２の基準電圧値が、上記第１の基準電圧値よりも高くなるように構成してもよい。
【００１４】
このように、第２の基準電圧値が、第１の基準電圧値よりも高いので、第３の制御回路は、第１の制御回路が駆動しないとき、常に、第２の制御回路も駆動させないように制御することができる。これより、第２の制御回路のみが駆動することがないので、第２のスイッチング素子がオン、オフすることによって、負荷としての電源に充電されていた電荷の流出を防ぐことができる。これより、負荷としての電源の電圧低下及びスイッチング素子の破損を防止することが可能となる。
【００１５】
また、第１及び第２の比較回路は、例えば、ＭＯＳなどの半導体素子で構成することができるので、スイッチング電源装置の大型化を抑えることができる。
また、上記スイッチング電源装置は、コンデンサに充電される電荷量に応じて、上記複数の第１のスイッチング素子及び上記複数の第２のスイッチング素子のそれぞれのオン時間を徐々に増減させるソフトスタート回路を備え、上記第３の制御回路は、上記コンデンサに充電される電荷量に基づいて、上記第１及び第２の制御回路の駆動を開始又は停止させるように構成してもよい。
【００１６】
このように、スイッチング電源装置の駆動開始の際に発生するスイッチング素子への過電流を抑制するために備えるコンデンサを、第１及び第２の制御回路の駆動を制御するためにも使用することにより、新たにコンデンサを備えることなく、第２の制御回路のみが駆動することを防ぐことができる。これより、スイッチング電源装置の大型化を抑えることができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
図１は、本発明の実施形態のスイッチング電源装置１０を示す図である。尚、図１に示すスイッチング電源装置１０において、図４（ａ）に示すスイッチング電源装置４０と同一の構成については、同じ符号を付け、その説明を省略する。
【００１８】
図１に示すように、スイッチング電源装置１０は、電源４１（入力電源）と、フルブリッジ回路４２（電力変換回路）と、トランス４３と、同期整流回路４４（整流回路）と、コイル４５と、コンデンサ４６と、バッテリ４７（負荷としての電源）と、フルブリッジ回路４２の駆動を制御する制御回路１１（第１の制御回路）と、同期整流回路４４の駆動を制御する制御回路１２（第２の制御回路）と、制御回路１１及び１２の駆動の開始又は停止を制御する制御回路１３（第３の制御回路）とを備えて構成される。尚、同期整流回路４４は、スイッチング素子とダイオードとで構成されてもよい。
【００１９】
上記制御回路１３は、ソフトスタート回路１４（ソフトスタート回路、昇降圧回路）と、コンパレータ１３−１（第２の比較回路）と、コンパレータ１３−２（第１の比較回路）と、コンパレータ１３−３と、アンプ１３−４と、アンド回路１３−５と、アンド回路１３−６と、アンド回路１３−７と、三角波などの基準信号を発生する基準信号発生器１３−８とを備えて構成される。尚、フルブリッジ回路４２の各ＭＯＳＦＥＴ及び同期整流回路４４の各ＭＯＳＦＥＴは、基準信号発生器１３−８から発生する基準信号とアンプ１３−４から出力される信号とに基づいてＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御される。
【００２０】
また、上記ソフトスタート回路１４は、定電流源１４−１と、コンデンサ１４−２と、抵抗１４−３と、スイッチ１４−４とを備えて構成される。尚、ソフトスタート回路１４の出力信号Ｖｓｓは、フルブリッジ回路４２の駆動や同期整流回路４４の駆動の制御のために使用される以外に、アンプ１３−４に与えられることによって、ＭＯＳＦＥＴ４２−１〜４２−４やＭＯＳＦＥＴ４４−１及び４４−２のオン時間を除々に増加させるためにも使用される。このように、ＭＯＳＦＥＴ４２−１〜４２−４やＭＯＳＦＥＴ４４−１及び４４−２のオン時間を除々に増加させることにより、スイッチング電源装置１０の駆動開始時に発生する各ＭＯＳＦＥＴへの過電流（突入電流）を抑えることができる。尚、ソフトスタート回路１４は、スイッチング電源装置１０の駆動停止時には、ＭＯＳＦＥＴ４２−１〜４２−４やＭＯＳＦＥＴ４４−１及び４４−２のオン時間を除々に減少させる。（ソフトダウン）
そして、上記スイッチング電源装置１０は、制御回路１１により、フルブリッジ回路４２のＭＯＳＦＥＴ４２−１と４２−３の組と、ＭＯＳＦＥＴ４２−２と４２−４の組とが交互にオン、オフするように制御され、制御回路１２により、同期整流回路４４のＭＯＳＦＥＴ４４−１とＭＯＳＦＥＴ４４−２とが交互にオン、オフするように制御されることにより、所望な電力がバッテリに充電される。本実施例ではＭＯＳＦＥＴ４２−１〜４２−４が第１のスイッチング素子であり、ＭＯＳＦＥＴ４４−１、４４−２が第２のスイッチング素子である。
【００２１】
次に、制御回路１３の動作を説明する。
図２及び図３は、制御回路１３の動作を説明するための図であり、図２は、スイッチング電源装置１０の駆動を開始させた際の制御回路１３内の各素子の入出力信号波形（電圧値）を示す図であり、図３は、スイッチング電源装置１０の駆動を停止させる際の制御回路１３内の各素子の入出力信号波形（電圧値）を示す図である。
【００２２】
まず、スイッチング電源回路１０の駆動を開始させた際の制御回路１３の動作を説明する。
図２の上から１番目に示す波形は、スイッチ１４−４のオン、オフを制御するための信号ｓｔａｒｔ／ｓｔｏｐであり、２番目の波形は、アンプ１３−４のプラス端子側に入力される信号Ｖｓｅｎｓを示し、３番目の波形は、コンパレータ１３−２のプラス端子側に入力される電圧値Ｖｓｓを示し、４番目の波形は、アンプ１３−４から出力され、コンパレータ１３−３のプラス端子側に入力される信号ＶＥＡＯＵＴを示し、５番目の波形は、信号ＶＥＡＯＵＴと、基準信号発生器１３−８から出力される信号Ｖｏｓｃと、コンパレータ１３−２のマイナス端子側に入力される電圧値Ｖｔ１（第１の基準電圧）と、コンパレータ１３−１のマイナス端子側に入力される電圧値Ｖｔ２（第２の基準電圧）との関係を示し、６番目の波形は、コンパレータ１３−３から出力される信号Ｖｐｗｍを示し、７番目の波形は、コンパレータ１３−２から出力される信号Ｖ１を示し、８番目の波形は、アンド回路１３−５から出力される信号Ｖ２を示し、９番目の波形は、コンパレータ１３−１から出力される信号Ｖ３を示している。
【００２３】
まず、スイッチング電源装置１０の駆動を開始させるため、ソフトスタート回路１４のスイッチ１４−４を開く。すると、コンデンサ１４−２に定電流源１４−１の電荷が充電され、点Ａの電圧値Ｖｓｓが、除々に上昇する。
そして、電圧値Ｖｓｓが電圧値Ｖｔ１よりも上昇すると、コンパレータ１３−２から出力される信号Ｖ１がオフからオンに切り替わる。すると、信号Ｖｐｗｍがアンド回路１３−５から信号Ｖ２として出力され、その信号Ｖ２によりフルブリッジ回路４２が駆動する。
【００２４】
次に、電圧値Ｖｓｓが更に上昇し、電圧値Ｖｔ２よりも上昇すると、コンパレータ１３−１から出力される信号Ｖ３がオフからオンに切り替わる。すると、制御回路１２から出力される同期整流用制御信号がアンド回路１３−６及び１３−７から同期整流回路４４に入力され、同期整流回路４４が駆動する。
【００２５】
次に、スイッチング電源回路１０の駆動を停止させる際の制御回路１３の動作を説明する。尚、図３に示す各波形は、図２に示す各波形と同じ出力波形を示すものであり、各波形の説明は省略する。
まず、スイッチング電源装置１０を停止させるため、ソフトスタート回路１４のスイッチ１４−４を閉じる。すると、コンデンサ１４−２に蓄えられていた電荷が放出され、点Ａの電圧値Ｖｓｓが、除々に下降する。
【００２６】
そして、電圧値Ｖｓｓが電圧値Ｖｔ２よりも下降すると、コンパレータ１３−１から出力される信号Ｖ３がオンからオフに切り替わる。すると、アンド回路１３−６及び１３−７から出力されていた同期整流用制御信号の出力が停止し、同期整流回路４４が停止する。
【００２７】
次に、電圧値Ｖｓｓが更に下降し、電圧値Ｖｔ１よりも下降すると、コンパレータ１３−２から出力される信号Ｖ１がオンからオフに切り替わる。すると、アンド回路１３−５から出力されていた信号Ｖ２が停止し、フルブリッジ回路４２が停止する。
【００２８】
すなわち、制御回路１３は、ソフトスタート回路１４から出力される信号Ｖｓｓの電圧値がコンパレータ１３−２の電圧値Ｖｔ１よりも大きくなると、フルブリッジ回路４２の駆動を開始させ、スイッチング電源回路１０が開始し、更に、信号Ｖｓｓの電圧値がコンパレータ１３−１の電圧値Ｖｔ２よりも大きくなると、同期整流回路４４の駆動を開始させる。また、制御回路１３は、信号Ｖｓｓの電圧値がコンパレータ１３−１の電圧値Ｖｔ２よりも小さくなると、同期整流回路４４の駆動を停止させ、更に、信号Ｖｓｓの電圧値がコンパレータ１３−２の電圧値Ｖｔ１よりも小さくなると、フルブリッジ回路４２の駆動を停止させ、スイッチング電源回路１０の駆動を停止させる。
【００２９】
このように、フルブリッジ回路４２が駆動してから同期整流回路４４を駆動させ、同期整流回路４４が停止していからフルブリッジ回路４２を停止させることにより、フルブリッジ回路４２の停止中に同期整流回路４４が駆動することがなくなるので、バッテリ４７から電荷が流出することを防ぎ、バッテリ４７の電圧低下やＭＯＳＦＥＴの破損を防止することができる。
【００３０】
また、スイッチング電源装置１０の起動時に、ＭＯＳＦＥＴ４２−１〜４２−４やＭＯＳＦＥＴ４４−１及び４４−２に過電流が流れないようにするために、スイッチング電源装置１０に元々設けられるソフトスタート用のコンデンサを、制御回路１１及び１２の駆動又は停止のタイミングを互いに異ならせるために使用しているので、スイッチング電源装置１０の大型化を防ぐことができる。
【００３１】
＜その他の実施形態＞
本発明は、上記実施の形態に限定されるものではなく、各請求項に記載した範囲において、種々の構成を採用可能である。例えば、以下のような構成変更も可能である。
【００３２】
（１）上記実施形態では、フルブリッジ回路４２を構成するスイッチング素子として、ＭＯＳＦＥＴを採用しているが、他のスイッチング素子として、バイポーラトランジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ
Ｔｒａｎｓｉｓｔｏｒ）などを採用してもよい。
【００３３】
（２）上記実施形態では、電源４１の電力を交流に変換するための電力変換回路として、４つのＭＯＳＦＥＴからなるフルブリッジ回路４２を構成しているが、２つのスイッチング素子（例えば、ＭＯＳＦＥＴ）からなるハーフブリッジ回路を電力変換回路として採用してもよい。
【００３４】
（３）また、上記スイッチング電源装置１０は、フォワード型コンバータやフライバック型コンバータなどを採用して構成してもよい。
（４）また、上記スイッチング電源装置１０は、出力側にバッテリ４７が接続される構成であるが、バッテリ４７以外の負荷、例えば、コンバータやモータなどが接続される構成としてもよい。
【００３５】
（５）また、上記スイッチング電源装置１０は、トランス４３を備えない非絶縁型コンバータとして構成してもよい。
（６）また、上記スイッチング電源装置１０は、昇圧型のコンバータに限らず、降圧型のコンバータ又は極性反転型のコンバータとして構成してもよい。
【００３６】
【発明の効果】
本発明によれば、電力変換回路の停止中に整流回路が駆動することがなくなるので、充電用の電源の電荷が流出してしまうのを防ぎ、充電用の電源の電圧低下を抑えることができる。また、充電用電源の電荷の流出を防止することができるので、電力変換回路や整流回路などを構成するＭＯＳＦＥＴの破損を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態のスイッチング電源装置を示す図である。
【図２】スイッチング電源装置の駆動を開始させた際の制御回路内の各素子の入出力信号波形を示す図である。
【図３】スイッチング電源装置の駆動を停止させる際の制御回路内の各素子の入出力信号波形を示す図である。
【図４】従来のスイッチング電源装置を示す図である。
【符号の説明】
１０  スイッチング電源回路
１１  制御回路
１２  制御回路
１３  制御回路
１３−１  コンパレータ
１３−２  コンパレータ
１３−３  コンパレータ
１３−４  アンプ
１３−５  アンド回路
１３−６  アンド回路
１３−７  アンド回路
１３−８  基準信号発生器
１４  ソフトスタート回路
１４−１  定電流源
１４−２  コンデンサ
１４−３  抵抗
１４−４  スイッチ
４０  スイッチング電源回路
４１  電源
４２  フルブリッジ回路
４３  トランス
４４  同期整流回路
４５  コイル
４６  コンデンサ
４７  バッテリ
【図１】
2004215356.tif 000003
【図２】
2004215356.tif 000004
【図３】
2004215356.tif 000005
【図４】
2004215356.tif 000006