(57)【要約】【課題】回路解析を防止する半導体集積回路およびその製造方法を提供する。【解決手段】層間膜４ｂ上に層間膜１１ａを形成した後、層間膜１１ａ上に、ＴｉＳｉ２からなる遮蔽膜１２をパターニング形成する。層間膜１１ａ上に遮蔽膜１２がパターニング形成されると、遮蔽膜１２が形成された層間膜１１ａ上に、全面にわたって、層間膜１１ｂを形成する。その後、層間膜１１ｂにわたってコンタクト部１３を形成する。コンタクト部１３が形成されると、層間膜１１ｂ上に金属等の導電性材料を堆積させ、パターニング形成することにより、配線１４を形成する。層間膜１１ｂ上に配線１４が形成されると、回路を形成するゲートシリコン２、配線１０および配線１４を避けるように、層間膜１１ｂ、遮蔽膜１２、層間膜１１ａ、層間膜４ｂ、遮蔽膜７および層間膜４を貫通して、Ｓｉ基板１に達する開口部１５を形成する。【選択図】　図１
2004103813.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくとも一対の配線層が絶縁層を挟んで設けられ、各配線層内にそれぞれ配線が設けられ、該それぞれの配線同士が互いに電気的に接続されることにより回路が形成されている半導体集積回路であって、
該絶縁層内に、下側の配線層内に設けられた配線を覆うように形成された遮蔽膜と、
前記配線層および前記絶縁層を貫通して、前記基板に達するように形成された内部が空洞である開口部と、
を備える、半導体集積回路。
【請求項２】
前記遮蔽膜が遮光性および導電性、または、遮光性および絶縁性を有する、請求項１に記載の半導体集積回路。
【請求項３】
前記遮蔽層は、所定の薬液によって該遮蔽膜が設けられた絶縁膜より速く溶解する、請求項１に記載の半導体集積回路。
【請求項４】
前記遮蔽膜は、ＴｉＳｉ２、Ｔｉ、Ａｌ、ＴｉＮまたは染色されたＳＯＧによって形成される、請求項１に記載の半導体集積回路。
【請求項５】
前記遮蔽膜は、前記下側の配線層から上方に０．０１μｍ〜０．５００μｍの位置に形成されている、請求項１に記載の半導体集積回路。
【請求項６】
前記絶縁層を挟んで配置された一対の配線層内の配線同士がコンタクト部によって電気的に接続されている、請求項１に記載の半導体集積回路。
【請求項７】
前記遮蔽膜は、前記コンタクト部および前記開口部以外の部分に、該絶縁層に形成されている、請求項６に記載の半導体集積回路。
【請求項８】
前記遮蔽膜は、前記コンタクト部および前記開口部以外の部分に、該絶縁層に格子状に形成されている、請求項６に記載の半導体集積回路。
【請求項９】
前記遮蔽膜は、前記コンタクト部および前記開口部以外の部分に、該絶縁層にスリット状に形成されている、請求項６に記載の半導体集積回路。
【請求項１０】
前記開口部内に、前記複数の絶縁層に形成された前記遮蔽膜と該複数の絶縁層の下層である前記複数の配線層との間隔よりも粒径が大きく、該配線層および前記絶縁膜よりも高い硬度を有する微細粒子が埋め込まれている、請求項１に記載の半導体集積回路。
【請求項１１】
前記微細粒子は、セラミック、ダイヤモンドまたは金属片である、請求項１０に記載の半導体集積回路。
【請求項１２】
基板上に、配線をパターニング形成することにより第１の配線層を形成する工程と、
該第１の配線層内に設けられた配線を覆う遮蔽膜を有する絶縁膜を形成する工程と、
該絶縁膜上に、配線をパターニング形成することにより第２の配線層を形成する工程と、
該第２の配線層と、該絶縁層と、該第１の配線層とを貫通して、該基板に達する開口部を形成する工程と、
を包含する、半導体集積回路の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報を記憶処理する機能を有する半導体集積回路およびその製造方法に関する。
【０００２】
【従来の技術】
個人のプライバシーおよび金銭等の重要な情報を記憶処理する機能を備えたＩＣカード等の半導体集積回路が実用化されている。このような半導体集積回路は、記憶処理されている情報が重要であるために、第３者により半導体集積回路が回路解析されることにより、記憶された個人的な情報および回路情報を解読されたり、改竄されるおそれがある。
【０００３】
半導体集積回路に記憶された情報および回路を解析する場合、光学顕微鏡により半導体集積回路の回路パターンを観測した上で、半導体集積回路の動作信号および記憶情報に依存した出力電圧および電流等を測定することにより、半導体集積回路の動作状態を解析することができる。
【０００４】
光学顕微鏡により半導体集積回路の回路パターンを観測する場合、半導体装置（ＩＣチップ）等に備えられた半導体集積回路を露出させ、光学顕微鏡により半導体集積回路の回路パターンを光学的に観測する。半導体集積回路の回路パターンが１μｍ以下の微細パターンである場合、光学顕微鏡により用いる観察光の波長が回路パターンの幅に近くなり、回折の影響により回路パターンの観測が困難になるおそれがある。光学顕微鏡では、回路パターンの幅よりも波長が短いレーザ光が用いられ、回路パターンに対する分解能および焦点深度の向上を図ることにより、回折による半導体集積回路の回路パターンの観測への影響を防いでいる。このように光学顕微鏡により回路パターンを観測した上で、電子ビームテスタにより、半導体集積回路の配線上に設けられた表面保護膜および絶縁体分離膜の上から直下の配線の電位を測定することにより、半導体集積回路の動作状態を解析することができる。
【０００５】
このように半導体集積回路が回路解析されることを防止する構成を有する半導体集積回路として、遮光性および絶縁性または遮光性および導電性を有する遮蔽膜が形成された半導体集積回路が特開平１０−２７０５６２号公報（特許文献１）に開示されている。
【０００６】
特許文献１に開示された半導体集積回路では、Ｓｉ基板上に互いに電気的に接続されることにより回路を形成する複数の配線層が設けられており、複数の配線層と同じ層に光学的および電気的に遮蔽されている遮蔽層が形成されている。
【０００７】
この半導体装置は、複数の配線層と同じ層に形成されている複数の遮蔽層により、各遮蔽層の直下にある配線を光学的に観測することを防止することができるとともに、ＥＢ（電子ビーム）テスタにより各遮蔽層の直下にある配線の電位を測定することを防止することができる。
【０００８】
また、この半導体集積回路では、遮蔽層が複数の配線層と同じ層に形成されているために、各材料に適した薬液を用いてそれぞれの膜を除去していく方法（薬液処理法）またはプラズマによるドライエッチングを用いてそれぞれの膜を選択的に除去する方法（ドライエッチ法）により、各遮蔽層を剥離しようとすると、同じ層に形成された配線層も剥離される。その結果、半導体集積回路が寸断されてしまい、回路解析することを防止することができる。
【０００９】
また、回路解析されることを防止する別の構成を有する半導体集積回路が特開平１１−１５４６７４号公報（特許文献２）に開示されている。
【００１０】
特許文献２に開示された半導体集積回路では、特許文献１に開示された半導体集積回路と異なり、Ｓｉ基板上に設けられた複数の配線層を互いに電気的に接続する接続層が遮蔽層と同一の材料で形成されている。したがって、この半導体集積回路では、薬液処理法またはドライエッチ法により、各遮蔽層を除去しようとすると、同じ層に設けられた接続層も除去され、半導体集積回路が寸断されてしまい、これにより回路解析することを防止することができる。
【００１１】
【特許文献１】
特開平１０−２７０５６２号公報。
【特許文献２】
特開平１１−１５４６７４号公報。
【００１２】
【発明が解決しようとする課題】
しかしながら、このような構成の半導体集積回路では、機械的研磨法を用いて各配線層および配線層と同じ層に形成された遮蔽層を順次に削り取ることにより、削り取った各配線層および配線層と同じ層に形成された遮蔽層の下層である配線層を光学的に観察することができ、回路を解析されるおそれがある。
【００１３】
さらに、半導体集積回路の配線層の構造が把握されると、構造が把握された配線層の下層である配線層は、遮蔽膜により覆われた状態で、ＦＩＢ（集束イオンビーム）装置等により露出させることができ、その結果、電子ビームテスターにより各遮蔽層の直下にある配線の電位を測定されるおそれがある。
【００１４】
本発明は、このような問題を解決するものであり、半導体集積回路の解析を防止する半導体集積回路およびその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の半導体集積回路は、基板上に少なくとも一対の配線層が絶縁層を挟んで設けられ、各配線層内にそれぞれ設けられた配線同士が互いに電気的に接続されることにより回路が形成されている半導体集積回路であって、上記絶縁層内に、下側の配線層内に設けられた配線を覆うように形成された遮蔽膜と、上記各配線層および上記絶縁層を貫通して上記基板に達するように形成された内部が空洞である開口部と、を備える。
【００１６】
上記遮蔽層は、所定の薬液によって上記複数の絶縁膜より速く溶解する。
【００１７】
本発明の半導体集積回路を薬液処理法により回路解析をしようとする場合、用いられた薬液が開口部に入り込み、開口部を通して各遮蔽膜、各絶縁膜および各配線層に浸透することにより、まず、遮蔽膜を溶解する。その後、遮蔽膜を溶解した薬液は、各遮蔽膜の下層である絶縁層を溶解し、配線層が全体的に薬液中にて崩壊し、これにより半導体集積回路が回路解析されることを防ぐことができる。
【００１８】
また、本発明の半導体集積回をドライエッチ法により回路解析しようとする場合、用いられたエッチガス薬液は、開口部に入り込み、開口部を通して各遮蔽膜、各絶縁膜および各配線層に浸透することにより、まず、遮蔽膜を溶解する。その後、遮蔽膜を溶解した薬液は、各遮蔽膜の下層である絶縁層を溶解し、配線層が全体的に薬液中にて崩壊し、これにより半導体集積回路が回路解析されることを防ぐことができる。
【００１９】
上記遮蔽膜が遮光性および導電性、または、遮光性および絶縁性を有する。
【００２０】
上記遮蔽膜は、ＴｉＳｉ２、Ｔｉ、Ａｌ、ＴｉＮまたは染色されたＳＯＧによってから形成される。
【００２１】
このような遮蔽膜により、光学顕微鏡を用いて光学的に遮蔽膜下の配線が観測されることを防止するとともに、電子ビームテスタを用いて遮蔽膜下の配線の電位が測定されることを防止する。
【００２２】
上記遮蔽膜は、上記下側の配線層から上方に０．０１μｍ〜０．５００μｍの位置に形成されている。
【００２３】
このような絶縁層の厚みは、機械研磨法により絶縁層を研磨する場合に、研磨された表面が平坦化できず、この表面にばらつきが生じるような絶縁層の厚みであり、これにより機械研磨法により絶縁層が除去されることを防止できる。
【００２４】
上記絶縁層を挟んで配置された一対の配線層内に設けられた配線同士がコンタクト部によって電気的に接続されている。
【００２５】
上記遮蔽膜は、上記コンタクト部および上記開口部以外の部分に、上記絶縁層に形成されている。
【００２６】
上記遮蔽膜は、上記コンタクト部および上記開口部以外の部分に、上記絶縁層に格子状に形成されている。
【００２７】
上記遮蔽膜は、上記コンタクト部および上記開口部以外の部分に、上記絶縁層にスリット状に形成されている。
【００２８】
このような形状に形成された遮蔽膜は、遮蔽膜の上下に設けられた配線間の容量に対する影響が最小限にすることができる。
【００２９】
上記開口部内に、上記複数の絶縁層に形成された上記遮蔽膜と上記複数の絶縁層の下層である上記複数の配線層との間隔よりも粒径が大きく、上記配線層および上記絶縁膜よりも高い硬度を有する微細粒子が埋め込まれている。
【００３０】
上記微細粒子は、セラミック、ダイヤモンドまたは金属片から形成される。
【００３１】
このような構成を有する半導体集積回路を機械研磨法により回路解析しようとする場合、機械研磨法により遮蔽膜を除去する過程において、開口部に埋め込まれた微細粒子が機械研磨法の研磨剤と混在してしまう。機械研磨法の研磨剤を混在した微細粒子が配線を削り取ることにより、半導体主席回路の回路解析をより確実に防ぐことができる。
【００３２】
本発明の半導体集積回路の製造方法は、基板上に、配線をパターニング形成することにより第１の配線層を形成する工程と、上記配線層内に設けられた配線を覆う遮蔽膜を有する絶縁膜を形成する工程と、上記絶縁膜上に、配線をパターニング形成することにより第２の配線層を形成する工程と、上記第２の配線層から、上記絶縁層と、上記第１の配線層とを貫通して、上記基板に達するように開口部を形成する工程と、を包含する。
【００３３】
これにより、薬液処理方法、ドライエッチ方法および機械研磨法を用いた回路解析を防止する半導体集積回路を製造することが可能となる。
【００３４】
【発明の実施の形態】
以下、本発明の実施形態を、図面に基づいて詳細に説明する。
【００３５】
図１は、本発明の１実施形態である半導体集積回路の概略構成を示す要部の断面図である。
【００３６】
この半導体集積回路は、Ｓｉ基板１を有している。Ｓｉ基板１には、開口幅が上側になるにつれて順次広がった断面が台形状の溝部１ａが設けられており、このＳｉ基板１上には、溝部１ａを挟むように、島状の一対のゲートシリコン２および３が形成されている。
【００３７】
一対のゲートシリコン２および３が形成されているＳｉ基板１上には、全面にわたって、ＳｉＯ２によりなる層間膜４ａが形成されており、その上面は平坦化されている。Ｓｉ基板１上に形成された絶縁層である層間膜４ａ上には、一方のゲートシリコン２および３を覆うように、また、他方のゲートシリコン３を覆うことがないようにＴｉＯ２からなる遮蔽膜７がパターニング形成されている。ＴｉＳｉ２からなる遮蔽膜７は、遮光性および導電性を有する。遮蔽膜７の材料は、ＴｉＳｉ２以外にも、遮光性および導電性を有するＴｉ、ＡｌまたはＴｉＮ、あるいは遮光性および絶縁性を有する染色されたＳＯＧ膜等の様々な材料が選択可能である。
【００３８】
遮蔽膜７がパターニング形成された層間膜４ａ上には、全面にわたって、ＳｉＯ２によりなる層間膜４ｂが形成されており、その上面は平坦化されている。層間膜４ａ上に形成された層間膜４ｂ上には、配線１０がパターニング形成され、この配線１０は、層間膜４ａおよび層間膜４ｂを貫通して形成されているコンタクト部９によって一方のゲートシリコン３に電気的に接続されるとともに、層間膜４ａおよび層間膜４ｂを貫通して形成されているコンタクト部８によって、他方のゲートシリコン２に電気的に接続されている。
【００３９】
配線１０がパターニング形成された層間膜４ｂ上には、全面にわたって、ＳｉＯ２によりなる層間膜１１ａが形成されている。配線１０上に形成された絶縁層である層間膜１１ａの厚みは、機械研磨法により層間膜１１ａを研磨する場合に、研磨された表面が平坦化できず、この表面にばらつきが生じるような薄さである０．０１〜０．５μｍ程度になるように設定される。これにより、層間膜１１ａを機械研磨法により除去する場合には、下側の配線１０も除去されるために、層間膜１１ａのみが機械研磨法によって除去されることを防止できる。なお、層間膜４ａ、遮蔽膜７および層間膜４ｂを一つの絶縁層とし、配線１０および配線１０と同じ高さまでの層間膜１１ａを一つの配線層とする。すなわち、層間膜４ｂ上に形成された配線層は、配線１０および配線１０と同じ高さまでの層間膜１１ａを含む。
【００４０】
層間膜１１ａ上には、配線１０を覆うように、ＴｉＯ２からなる遮蔽膜１２がＳｉ基板１に形成された溝部１ａ上に位置する層間膜１１ａが露出するようなパターニング形成されている。ＴｉＳｉ２からなる遮蔽膜１２は、遮光性および導電性を有する。遮蔽膜１２の材料は、ＴｉＳｉ２以外にも、遮光性および導電性を有するＴｉ、ＡｌまたはＴｉＮ、あるいは遮光性および絶縁性を有する染色されたＳＯＧ膜等の様々な材料が選択可能である。
【００４１】
遮蔽膜１２および遮蔽膜１２から露出した層間膜１１ａ上には、全面にわたって、ＳｉＯ２からなる絶縁層１１ｂが形成されており、その上面は平坦化されている。層間膜１１ｂ上には、Ｓｉ基板１に設けられた溝部に対応する領域に配線層を形成する配線１４がパターニング形成されており、この配線１４は、層間膜１１ａおよび１１ｂを貫通して形成されているコンタクト部１３を介して配線１０に電気的に接続されている。
【００４２】
回路を形成するゲートシリコン２、配線１０および配線１４を避けるように、層間膜１１ｂ、遮蔽膜１２、層間膜１１ａ、層間膜４ｂ、遮蔽膜７および層間膜４ａを貫通して、Ｓｉ基板１に達する開口部１５が形成されており、開口部１５の上端部には、開口部１５の上端開口を閉塞する蓋部１６が設けられている。配線１４が形成された層間膜１１ｂ上には、酸化膜１７が、配線１４に対応する領域では上方に突出するように厚くなるように形成されるとともに、開口部１５に対応する領域では僅かに薄くなるように形成されている。酸化膜１７上には、保護膜１８が形成され、その上面が平坦化されている。なお、層間膜１１ａ、遮蔽膜１２および層間膜１１ｂを一つの絶縁層とし、配線１４および配線１４と同じ高さまでの酸化膜１７を一つの配線層とする。すなわち、層間膜１１ｂ上に形成された配線層は、配線１４および配線１４と同じ高さまでの酸化膜１７を含む。
【００４３】
遮蔽膜７および１２は、保護膜または絶縁膜を溶解する薬液によって、保護膜または絶縁膜よりも速く溶解する。遮蔽膜７により、光学顕微鏡を用いて光学的に遮蔽膜７下の一対のゲートシリコン２および３が観測されることを防止するとともに、電子ビームテスタを用いて遮蔽膜７下の一対のゲートシリコン２および３の電位が測定されることを防止する。また、遮蔽膜１２により、光学顕微鏡を用いて光学的に遮蔽膜１２下の配線１０が観測されることを防止するとともに、電子ビームテスタを用いて遮蔽膜１２下の配線１０の電位が測定されることを防止する。
【００４４】
このような構成を有する半導体集積回を薬液処理により回路解析しようとする場合、まず、薬液により保護膜１８および酸化膜１７が溶解される。その後、酸化膜１７を溶解した薬液は、開口部１５の上端部を閉塞する蓋部１６を溶解することにより、酸化膜１７下に形成されている開口部１５に入り込み、開口部１５を通して、層間膜４ａ、遮蔽膜７、層間膜４ｂ、配線１０、層間膜１１ａ、遮蔽膜１２および層間膜１１ｂ、配線１４に浸透すると、まず、薬液に浸透された遮蔽膜７および１２を溶解する。その後、遮蔽膜７および１２が溶解した薬液は、遮蔽膜７および１２のそれぞれ下層である層間絶縁膜４ａおよび１１ａを溶解し、配線１０および１４が全体的に薬液中にて崩壊し、これにより半導体集積回路が回路解析されることを防ぐことができる。
【００４５】
また、このような構成を有する半導体集積回をドライエッチ法により回路解析しようとする場合、まず、ドライエッチ法により保護膜１８および酸化膜１７が除去される。酸化膜１７を溶解したエッチガスは、開口部１５の上端部を閉塞する蓋部１６を溶解することにより開口部１５に入り込む。その後、エッチガスは、開口部１５を通して、層間膜４ａ、遮蔽膜７、層間膜４ｂ、配線１０、層間膜１１ａ、遮蔽膜１２および層間膜１１ｂ、配線１４に浸透すると、まず、遮蔽膜７および１２がエッチングされる。遮蔽膜７および１２がエッチングされた後、遮蔽膜７および１２のそれぞれ下層である層間絶縁膜４ａおよび１１ａがエッチングされる。これにより、配線１０および１４が全体的に崩壊し、これにより半導体集積回路が回路解析されることを防ぐことができる。
【００４６】
図２（ａ）〜（ｅ）は、それぞれ図１に示された本発明の１実施形態である半導体集積回路の製造方法の各工程を示す断面図である。
【００４７】
本実施形態の製造方法では、図２（ａ）に示すように、溝部が所定位置設けられたＳｉ基板１が準備される。Ｓｉ基板１に設けられた溝部１ａは、開口幅が上側になるにつれて順次広がった台形状の断面を有している。Ｓｉ基板１が準備されると、Ｓｉ基板１上の各溝部の近傍に、各溝部１ａを挟むように、島状の一対のゲートシリコン２および３を形成する。一対のゲートシリコン２および３が設けられると、Ｓｉ基板１上に、全面にわたって、ＳｉＯ２を堆積する。その後、Ｓｉ基板１上に堆積されたＳｉＯ２の上面を平坦化し、絶縁層である層間膜４ａを形成する。Ｓｉ基板１上に層間膜４ａが形成されると、層間膜４ａ上に全面にわたって、Ｓｉを堆積して、堆積されたＳｉの上面を平坦化し、Ｓｉ膜５を形成する。
【００４８】
層間膜４ａ上にＳｉ膜５を形成した後、図２（ｂ）に示されるように、エッチングにより、ゲートシリコン２の近傍およびゲートシリコン３に対応する領域に形成されたＳｉ膜５を除去する。層間膜４ａ上の所定の領域に形成されたＳｉ膜５が除去されると、図２（ｃ）に示されるように、Ｓｉ膜５を形成された層間膜４ａ上に、全面にわたって、スパッタリングによりＴｉ膜６を形成する。なお、Ｓｉ膜５およびＴｉ膜６を形成する場合、Ｓｉ膜５がシリサイド化するように、例えば、Ｓｉ膜５の膜厚が２００Åに、Ｔｉ膜６の膜厚が２００Åになるように調整する。
【００４９】
層間膜４ａ上にＴｉ膜６が形成されると、図２（ｄ）に示されるように、Ｓｉ膜５およびＴｉ膜６を熱処理することによりＴｉＳｉ２を形成する。ＴｉＳｉ２が形成されると、熱処理に対して未反応であったＴｉを除去することにより、ＴｉＳｉ２からなる遮蔽膜７を形成する。遮蔽膜７の材料は、ＴｉＳｉ２以外にも、遮光性および導電性を有するＴｉ、ＡｌまたはＴｉＮ、あるいは遮光性および絶縁性を有する染色されたＳＯＧ膜等の様々な材料が選択可能である。
【００５０】
層間膜４ａ上に遮蔽膜７を形成すると、図２（ｅ）に示されるように、遮蔽膜７が形成された層間膜４ａ上に、全面にわたって、ＳｉＯ２を堆積する。その後、Ｓｉ基板１上に堆積されたＳｉＯ２の上面を平坦化し、絶縁層である層間膜４ｂを層間膜４ａ上に形成する。
【００５１】
層間膜４ａ上に層間膜４ｂが形成されると、Ｓｉ膜５が除去されたゲートシリコン２の近傍およびゲートシリコン３に対応する領域（図２（ｂ））に対応するように、層間膜４ｂおよび層間膜４ａを貫通して、ゲートシリコン２の近傍であるＳｉ基板１およびゲートシリコン２にそれぞれ達する一対のコンタクトホールを形成する。その後、層間膜４ｂおよび層間膜４ａを貫通する一対のコンタクトホール内に金属等の導電性材料を堆積させコンタクト部８および９を形成する。コンタクト部８および９が形成されると、層間膜４ｂ上に金属等の導電性材料を堆積させ、パターニング形成することにより、配線１０を形成し、配線層を形成する。この場合、コンタクト部８および９はそれぞれ、Ｓｉ膜１およびゲートシリコン２と配線１０とを電気的に接続している。
【００５２】
層間膜４ｂ上に配線１０が形成されると、図１に示すように、配線１０が形成された層間膜４ｂ上に、全面にわたって、ＳｉＯ２を所定の膜厚になるように堆積する。その後、層間膜４ｂ上に堆積されたＳｉＯ２の上面を平坦化し、層間膜１１ａを形成する。配線１０上の層間膜１１ａの厚さは、機械研磨法により層間膜１１ａを研磨する場合に、研磨された表面が平坦化できず、この表面にばらつきが生じるような薄さである０．０１〜０．５μｍ程度になるように設定される。これにより、層間膜１１ａを機械研磨法により除去する場合には下側の配線１０も除去されるために、層間膜１１ａのみが機械研磨法によって除去されることを防止できる。
【００５３】
層間膜４ｂ上に層間膜１１ａが形成されると、層間膜４ａ上にＴｉＳｉ２からなる遮蔽膜７を形成した場合と同様の方法にて、層間膜１１ａ上に、ＴｉＳｉ２からなる遮蔽膜１２をパターニング形成する。遮蔽膜１２の材料は、ＴｉＳｉ２以外にも、遮光性および導電性を有するＴｉ、ＡｌまたはＴｉＮ、あるいは遮光性および絶縁性を有する染色されたＳＯＧ膜等の様々な材料が選択可能である。
【００５４】
遮蔽膜１２が層間膜１１ａ上にパターニング形成されると、遮蔽膜１２が形成された層間膜１１ａ上に、全面にわたって、ＳｉＯ２を堆積する。その後、層間膜１１ａ上に堆積されたＳｉＯ２の上面を平坦化し、層間膜１１ａ上に層間膜１１ｂを形成する。層間膜１１ａ上に層間膜１１ｂを形成した後、エッチングにより遮蔽膜１２が除去された所定領域に対応するように、層間膜１１ｂを貫通して、層間膜１１ａに達するコンタクトホールを形成する。その後、層間膜１１ｂを貫通するコンタクトホール内に金属等の導電性材料を堆積させコンタクト部１３を形成する。コンタクト部１３が形成されると、層間膜１１ｂ上に金属等の導電性材料を堆積させ、パターニング形成することにより、配線１４を形成する。
【００５５】
層間膜１１ｂ上に配線１４が形成されると、回路を形成するゲートシリコン２、ゲートシリコン３、配線１０および配線１４を除く、層間膜１１ｂ、遮蔽膜１２、層間膜１１ａ、層間膜４ｂ、遮蔽膜７および層間膜４ａを貫通して、Ｓｉ基板１に達する開口部１５を形成し、その後、開口部１５の上端部には、開口部１５の上端開口を閉塞する蓋部１６を形成する。
【００５６】
開口部１５の上端部に蓋部１６が形成されると、配線１４が形成された層間膜１１ｂ上に、酸化膜１７を形成するが、この場合、酸化膜１７は、蓋部１６により開口部１５の内部に入り込まない。また、層間膜１１ｂ上に形成された酸化膜１７は、配線１４に対応する領域では上方に突出するように形成され、開口部１５に対応する領域では僅かに薄くなるように形成される。その後、酸化膜１７上に保護膜を堆積させ、その上面を平坦化することにより保護膜１８を形成する。
【００５７】
さらに、半導体集積回を機械研磨法による回路解析をより確実に防止するために、開口部１５が形成されると、図３に示されるように、薬液処理法で用いる薬液およびドライエッチ法で用いるエッチガスが入り込めるような隙間を有するように、開口部１５内に微細粒子１９を埋め込んでもよい。微細粒子１９は、機械研磨法に用いられる研磨であるアルミナ等より硬度があり、配線と遮蔽膜との間の間隔、すなわち、層間膜１１ａの膜厚より大きいサイズのセラミック、ダイヤモンドまたは金属片等が用いられる。
【００５８】
このような構成を有する半導体集積回路を機械研磨法により回路解析しようとする場合、機械研磨法により遮蔽膜１２を除去する過程において、開口部１５に埋め込まれたダイヤモンド片等の微細粒子１９が機械研磨法の研磨剤と混在してしまう。機械研磨法の研磨剤を混在した微細粒子１９が配線１４を削り取ることにより、半導体主席回路の回路解析をより確実に防ぐことができる。
【００５９】
図４（ａ）〜（ｃ）は、本発明の１実施形態である半導体集積回路の層間膜１１ａ上に形成された遮蔽膜１２のパターンを示す平面図である。図１は、図４（ａ）のＡ−Ａ’線に対応している。
【００６０】
遮蔽膜１２は、図４（ａ）に示されるように、配線１４と層間膜１１ａとを接続するコンタクト部１３および開口部１５に対応する領域を避けるようにパターニング形成されている。この遮蔽膜１２は、遮蔽膜１２の上下に設けられた配線１０と配線１４との間の容量に対する影響を最小限にするために、図４（ｂ）に示すように、一方の辺が配線１０に沿っており、他方の辺が配線１４に沿った複数の矩形領域の遮蔽膜１２を除去することにより格子状パターンに形成されてもよいし、または、図４（ｃ）に示すように、長手方向が配線１４に沿った複数のスリット領域の遮蔽膜１２を除去することによりスリット状に形成されてもよい。
【００６１】
上述された本発明の実施形態である半導体集積回路の配線層は、配線１０を含む配線層および配線１４を含む配線層の２層のみであるが、本発明の半導体集積回路は、配線１４を含む配線層上に、さらに配線層を形成してもよい。
【００６２】
配線層が２層以上である本発明の半導体集積回路を形成する場合には、上述したように、層間膜１１ｂ上に配線１４を形成した後、配線１０を形成した層間膜４ｂ上に層間膜１１ａを形成する工程から配線１４を形成する工程までの一連の工程を、半導体集積回路の最上部の配線を形成するまで繰り返す。最上部の配線を形成した後、各層に設けられた全ての配線の近傍領域に、最上部の配線が形成された層から下層からＳｉ基板１に達するような開口部を形成する。開口部が形成されると、開口部の上端部に、開口部１５の上端開口を閉塞する蓋部を形成する。蓋部が形成されると、最上部の配線が形成された層間膜上に酸化膜を形成する。この酸化膜は、最上部の配線に対応する領域では厚くなるように形成され、開口部に対応する領域では僅かに薄くなるように形成される。その後、酸化膜上に保護膜を堆積させ、その上面を平坦化することにより保護膜を形成する。
【００６３】
【発明の効果】
本発明の半導体集積回路は、複数の絶縁層の下層である各配線層に設けられた配線を覆うように絶縁層内に形成された遮蔽膜と、回路を形成する配線を避けるように配線が形成されている最上層からＳｉ基板に達するように形成された開口部とを備えることにより、薬液処理法、ドライエッチ法または機械研磨法を用いた回路解析を防止することができる。
【００６４】
したがって、本発明により、回路解析を防止する半導体集積回路およびその製造方法を提供することが可能になる。
【図面の簡単な説明】
【図１】図１は、本発明の１実施形態である半導体集積回路を示す断面図である。
【図２】（ａ）〜（ｅ）は、本発明の１実施形態である半導体集積回路の一連の製造方法を示す断面図である。
【図３】図１は、本発明の１実施形態である半導体集積回路を示す断面図である。
【図４】（ａ）〜（ｃ）は、本発明の１実施形態の半導体集積回路を示す平面図である。
【符号の説明】
１　Ｓｉ基板
２　ゲートポリシリコン
３　ゲートポリシリコン
４ａ　層間膜
４ｂ　層間膜
７　遮蔽膜
８　コンタクト部
９　コンタクト部
１０　配線
１１ａ　層間膜
１１ｂ　層間膜
１２　遮蔽膜
１３　コンタクト部
１４　配線
１５　開口部
１７　酸化膜
１８　保護膜
【図１】
2004103813.tif 000003
【図２】
2004103813.tif 000004
【図３】
2004103813.tif 000005
【図４】
2004103813.tif 000006