(57)【要約】【課題】過負荷時の保護機能を備えかつ電力変換効率の良い昇圧電源装置を提供する。【解決手段】電源２及びインダクタンスＬと並列に接続された半導体スイッチ８と、インダクタンスと負荷４の間に接続された半導体スイッチ７とが、逆相でオンオフ制御されることにより、電力変換効率の良い同期整流方式の昇圧電源装置１が構成される。半導体スイッチ７が、直列接続された２つのＭＯＳトランジスタ９、１０から構成される。ＭＯＳトランジスタ９、１０は、寄生ダイオードＤｉが逆極性に接続される。これにより、半導体スイッチ７がオフされたときは、いずれの方向に流れる電流に対しても、寄生ダイオードＤｉを通る経路が遮断され、確実な電流遮断が可能となる。【選択図】　　　図６
2004120901.tif 000002
【特許請求の範囲】
【請求項１】
電源側と負荷側との間の直列ラインの電源側に接続されたインダクタンスと、
前記直列ラインの負荷側に接続され、その寄生ダイオードの極性が逆方向となるように直列接続された２つの半導体スイッチから構成される第１の半導体スイッチと、
前記負荷側と並列に接続された容量と、
前記電源側及び前記インダクタンスと並列に接続された第２の半導体スイッチと、
前記第１及び第２の半導体スイッチをオンオフ制御する制御部とを具備することを特徴とする昇圧電源装置。
【請求項２】
過負荷検出手段を具備し、前記制御部は、前記負荷検出手段が過負荷を検出したときは、前記各半導体スイッチをオフする制御を行う請求項１に記載の昇圧電源装置。
【請求項３】
前記過負荷検出手段は、前記負荷側の出力電圧を検出し、検出した電圧が所定値以下となったときに過負荷を検出する請求項２に記載の昇圧電源装置。
【請求項４】
前記過負荷検出手段は、前記第１の半導体スイッチがオンであるとき、その半導体スイッチの端子間の差電圧を検出し、検出した差電圧が所定値以上となったときに過負荷を検出する請求項２に記載の昇圧電源装置。
【請求項５】
前記過負荷検出手段は、前記検出した差電圧が所定値以上となったことを、前記各半導体スイッチがオンオフするタイミングで所定回数連続して検出したときに、過負荷を検出する請求項４に記載の昇圧電源装置。
【請求項６】
前記制御装置は、前記第１の半導体スイッチと前記第２の半導体スイッチとを逆相でオンオフ制御し、かつ、各半導体スイッチが同時にオンをしないタイミングでオンオフ制御をする請求項１〜５のいずれか１項に記載の昇圧電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源側と負荷側に直列に接続されたインダクタンスに流れる電流を半導体スイッチでオンオフ制御することにより、入力直流電圧より高い電圧で安定した電圧を負荷側に供給する昇圧電源装置に関する。
【０００２】
【従来の技術】
図１を用いて、従来の昇圧電源装置（例えば、特許文献１参照。）の基本構成を説明する。
昇圧電源装置３０において、制御部３６は、所定の周波数ｆｏでスイッチ３１をオン／オフ制御する。制御部３６は、出力電圧Ｖｏが、あらかじめ決められた値ＶｏＳより高い場合は、オンデューティを小さく、逆に低い場合には、オンデューティを大きくするように動作する。結果として、出力電圧Ｖｏは、あらかじめ決められた値ＶｏＳにほぼ一致する。
【０００３】
上記構成で負荷４が短絡した場合、入力電源（Ｖｉ）−インダクタンスＬ−ダイオードＤ−出力側（Ｖｏ＝０：ＧＮＤ）という回路が形成され、大電流が継続して流れる。このため、インダクタンスＬ又はダイオードＤの破壊が発生してしまう。これを防止するため、通常は入力電源と出力側との間に過電流保護回路を付加する。
【０００４】
図２に過電流保護回路を示す。入力電源とインダクタンスＬの間、又はインダクタンスＬと出力側との間に、過電流検出用の検出抵抗Ｒｓと過電流遮断用スイッチ３２が挿入される。過電流が流れることにより検出抵抗Ｒｓに発生する差電圧が制御部３６に入力される。制御部３６では、差電圧が所定値を超えると、過電流が発生したと判定して、過電流保護回路用スイッチ３２をオフする。
【０００５】
過電流保護回路を付加した回路では、過電流遮断用スイッチ３２と検出抵抗Ｒｓに常時電流が流れることとなる。このため、過電流遮断用スイッチ３２の内部等価抵抗、検出抵抗Ｒｓなどで電力が消費され、電力変換効率が低下するという問題が発生する。
【０００６】
図３に示す同期整流方式が、昇圧電源装置の電力変換効率を上げる技術として提案されている。
同期整流方式では、図１の装置のダイオードＤをスイッチ３３で置き換える。制御部３６は、スイッチ３３とスイッチ３１とを逆相でオンオフ動作（交互にオンオフ動作）する。この方式の場合、ダイオードＤにおける損失がスイッチ３３における損失に置き換えられるので、全体としての電力損失が低下し、電力変換効率を上昇させることができる。
【０００７】
図３の装置に過電流保護回路を追加する場合、負荷ラインに挿入されたスイッチ３３を過電流遮断用スイッチとして動作させることが考えられる。しかしながら、スイッチ３３として半導体スイッチを用いる場合、スイッチ３３を過電流遮断用スイッチとして兼用させることはできない。
【０００８】
図４を用いてその説明をする。図４は、図３の各スイッチを、ＭＯＳトランジスタからなる半導体スイッチ３４、３５で構成した例である。
ＭＯＳトランジスタには寄生ダイオードＤｉが発生する。したがって、半導体スイッチ３５がオンされたとき、高電圧に充電された容量Ｃから半導体スイッチ３４へ、寄生ダイオードＤｉを通して電流が逆流するのを防止する必要がある。このため、半導体スイッチ３５（ＰＭＯＳトランジスタ）のソースを容量Ｃ側に配置し、寄生ダイオードＤｉが逆流電流に対して逆バイアスとなるようにしている。
【０００９】
しかしながら、上記の寄生ダイオードＤｉは、入力電源から出力側に流れる過電流に対しては順方向となる。このため、過電流を検出して半導体スイッチ３５を強制的にオフしたとき、電流が寄生ダイオードＤｉをバイパスして流れるため電流遮断がされない。したがって、半導体スイッチ３５では過電流を遮断する保護動作ができない。
【００１０】
図５を用いて、寄生ダイオードＤｉについて補足する。
図５（Ａ）は、ＰＭＯＳトランジスタの等価回路である、寄生ダイオードＤｉは、ドレインＤからソースＳに向け、構造的に発生する。図５（Ｂ）は、ＰＭＯＳトランジスタの断面図で寄生ダイオードＤｉを示したものである。
なお、寄生ダイオードＤｉは、ＭＯＳトランジスタだけでなく、バイポーラトランジスタにおいても発生する。したがって、半導体スイッチとしてバイポーラトランジスタを使用した場合にも同様の問題が発生する。
【００１１】
【特許文献１】
特開昭５７−１０９０１７号公報
【００１２】
【発明が解決しようとする課題】
以上説明したように、昇圧電源装置においては、同期整流方式を採用することにより電力変換効率を高くすることができる。しかしながら、同期整流方式は、そのままの構成では、保護動作を行えないという問題がある。
本発明は、過負荷時の保護機能を備えかつ電力変換効率の良い昇圧電源装置を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】
本発明は、上記目的を達成するためになされたものである。本発明は、電源側と負荷側との間の直列ラインの電源側に接続されたインダクタンスと、直列ラインの負荷側に接続される第１の半導体スイッチと、負荷側と並列に接続された容量と、電源側及び前記インダクタンスと並列に接続された第２の半導体スイッチと、第１及び第２の半導体スイッチをオンオフ制御する制御部とを具備する昇圧電源装置を対象とする。
【００１４】
本発明においては、上記第１の半導体スイッチを、その寄生ダイオードの極性が逆方向となるように直列接続された２つの半導体スイッチから構成する。
本発明によれば、逆極性に直列接続された寄生ダイオードは、容量から第２の半導体スイッチに逆流する電流に対しても、あるいは、電源側から負荷側に流れる大電流に対しても、いずれかの寄生ダイオードが必ず逆バイアスとなる。したがって、第１の半導体スイッチをオフすれば、電流を確実に遮断することができる。
【００１５】
したがって、本発明によれば、電力変換効率の良い同期整流方式の昇圧電源装置において、簡単な構成で電源側から負荷側に流れる電流及び負荷側から電源側に流れる電流の両方を確実に遮断できるようになる。
【００１６】
【発明の実施の形態】
本発明の実施形態について図を用いて説明をする。
図６は、昇圧電源装置の回路構成を示す。
昇圧電源装置１において、電源２が接続される電源側端子３と、負荷４が接続される負荷側端子５の間に、インダクタンスＬと第１の半導体スイッチ７が直列に接続される。インダクタンスＬは電源側に接続され、半導体スイッチ７は負荷側に接続される。
【００１７】
電源２及びインダクタンスＬの直列回路と並列に第２の半導体スイッチ８が接続される。負荷４と並列に容量Ｃが接続される。本例では、半導体スイッチ７、８としてＭＯＳトランジスタが使用されている。第１の半導体スイッチ７は、２つのＭＯＳトランジスタ９、１０を直列接続し、その寄生ダイオードＤｉの極性が逆となるように接続される。
なお、半導体スイッチ７、８としては、ＭＯＳトランジスタに限らず、バイポーラトランジスタなどを使用することができる。
【００１８】
制御部１１は、第１の半導体スイッチ７と第２の半導体スイッチ８を逆相でオンオフ制御する。すなわち、両半導体スイッチ７，８は、交互にオンされる。また、両者が同時にオンをしないように制御される。
半導体スイッチ７がオフで半導体スイッチ８がオンの間、インダクタンスＬが電源２に並列に接続されることになる。これにより、電気エネルギがインダクタンスＬに蓄積される。
【００１９】
半導体スイッチ８がオフされ、半導体スイッチ７がオンされると、インダクタンスＬが電圧を誘起し、これが電源２の電圧Ｖｉに加わり、出力電圧Ｖｏが出力される。したがって、出力電圧Ｖｏとして、電源電圧Ｖｉより高い電圧を得ることができる。
制御部１１は、ＰＷＭ（パルス幅変調）方式で半導体スイッチ７、８をデューティ制御する。半導体スイッチ８をオンする時間を大きくすると、出力電圧Ｖｏは高くなる。制御部１１は、出力電圧Ｖｏを検出し、出力電圧Ｖｏが高いときは半導体スイッチ８をオンする時間を小さくし、出力電圧Ｖｏが低いときは半導体スイッチ８をオンする時間を大きくすることで、出力電圧Ｖｏを一定に維持することができる。
【００２０】
図７、図８を用いて、制御部１１の構成を説明する。
図７は制御部１１の構成を示す。
誤差増幅器ＡＭＰが、設定値Ｖｏ１と出力Ｖｏとの差を検知し増幅する。３つの比較器ＣＯＭＰ１−ＣＯＭＰ３が、それぞれ誤差増幅器ＡＭＰと三角波発生器１２との出力を比較して半導体スイッチ７のＭＯＳトランジスタ９、１０と、半導体スイッチ８への制御信号を発生する。
【００２１】
図８は、比較器ＣＯＭＰ１−３の動作タイミングを示す。
比較器ＣＯＭＰ１は、誤差増幅器ＡＭＰの出力が三角波発生器１２の出力レベルを超えたときに、半導体スイッチ８へオン信号を出力する。比較器ＣＯＭＰ２、３は、誤差増幅器ＡＭＰの出力が三角波発生器１２の出力レベル以下のときに、半導体スイッチ７のＭＯＳトランジスタ９，１０へそれぞれオン信号を出力する。
【００２２】
半導体スイッチ７と８が同時にオンにならないように、比較器ＣＯＭＰ１、３には、図７に示すように、誤差増幅器ＡＭＰの出力にマイナスのバイアス電圧ΔＶ１、ΔＶ２を加えた信号が入力される。この結果、図８から明らかなように、半導体スイッチ７、８が切替わるタイミングがずれて、同時にオンすることがなくなる。
【００２３】
図６の回路において、通常動作時（昇圧動作時）、半導体スイッチ８がオンすると、容量Ｃには電源電圧Ｖｉより高い電圧がチャージされているため、容量Ｃから半導体スイッチ８へ電流が逆流しようとする。このとき、半導体スイッチ７はオフされているが、半導体スイッチ７には、既に説明したように、寄生ダイオードＤｉによる電流のバイパス経路が形成されている。
【００２４】
しかしながら、半導体スイッチ７においては、２つのＭＯＳトランジスタ９、１０が逆極性で直列接続されている。したがって、逆流電流に対しては、ＭＯＳトランジスタ９の寄生ダイオードＤｉが、逆バイアスとなるので、寄生ダイオードＤｉによるバイパスを通して逆流電流が流れることはなくなり、確実に半導体スイッチ７をオフすることにより電流遮断をすることができる。
【００２５】
また、通常動作時、電源側から負荷側へ大電流が流れている状態で半導体スイッチ７がオフされたときも、ＭＯＳトランジスタ１０の寄生ダイオードＤｉが、電流に対して逆バイアスとなる。したがって、大電流が寄生ダイオードＤｉによるバイパスを通して流れることがなくなり、確実に半導体スイッチ７をオフすることにより電流遮断をすることができる。
【００２６】
昇圧電源装置１に過負荷検出手段１３及び過負荷保護手段１４が設けられる。過負荷検出手段１３及び過負荷保護手段１４の具体的回路については後述する。過負荷検出手段１３が過負荷を検出すると、過負荷検出信号が過負荷保護手段１４に出力され、過負荷保護手段１４からの信号により、制御部１１が半導体スイッチ７、８をオフする。
この過負荷電流を半導体スイッチ７によりオフするときにも、既に説明した理由により、寄生ダイオードＤｉを負荷電流が通過することはなく、確実に電流遮断ができる。
【００２７】
過電流検出手段１３の具体例を説明する。
図９は、過電流検出手段１３の第１の例を示す。
この例は、出力電圧が低下したことを検出して過電流を検出するものである。
出力電圧Ｖｏが比較器ＣＯＭＰ４により設定値Ｖｏｃ１と比較される。
出力短絡などにより出力電圧Ｖｏが設定値Ｖｏｃ１より低下すると、ＣＯＭＰ４は信号Ｈｉを出力する。信号Ｈｉはローパスフィルタ１５を通してＲＳフリップフロップ１６のＳＥＴ（セット）端子へ入力される。
【００２８】
出力電圧Ｖｏの低下がある程度の時間連続すると、ローパスフィルタ１５の出力がＨｉとなり、ＲＳフリップフロップ１６がセットされ、制御部１１に過負荷検出信号を出力する。
【００２９】
ＲＳフリップフロップ１６のＲＳＴ（リセット）端子には、電源電圧信号Ｖｉがインバータ１７を通して入力される。これにより、ＲＳフリップフロップ１６は電源の再投入でリセットできる。なお、ＲＳフリップフロップ１６により上記のようにラッチをする代わりに、自己復帰させる構成とすることもできる。
本例によれば、出力短絡などの異常を検知し、半導体スイッチの破壊などを保護することが可能となる。
【００３０】
図１０は、過負荷検出手段１３の第２の例を示す。
この例は、ＭＯＳトランジスタ１０の端子間の差電圧から過電流を検出するものである。ＭＯＳトランジスタ１０がオンされているとき、ＭＯＳトランジスタ１０のオン抵抗に電流が流れることにより、端子間に電圧降下（差電圧Ｖｄ）が発生する。
【００３１】
この差電圧Ｖｄが、比較器ＣＯＭＰ５により、基準電圧Ｖｏｓ２と比較される。差電圧Ｖｄが基準電圧Ｖｏｓ２を超えると、Ｄフリップフロップ１８のＤ端子に入力される。Ｄフリップフロップ１８のＣＬＫ（クロック）端子には、ＭＯＳトランジスタ１０のオン信号がインバータ１９及び遅延回路２０を通して入力される。遅延回路２０は、オン信号と差電圧Ｖｄの立ち上がりの時間差を補償するために設けられている。
【００３２】
Ｄフリップフロップ１８の出力信号は、ＲＳフリップフロップ１６のＳＥＴ端子に入力される。ＲＳフリップフロップ１８は、図９の回路と同様に、一旦過負荷が検知されるとラッチされ、電源再投入でリセットされるようになっている。
本例によれば、出力短絡だけでなく、過電流を含む過負荷状態を検知し、保護をすることが可能となる。
【００３３】
図１１は、過負荷検出手段１３の第３の例を示す。
本例は、図１０の回路に、ｍ回過負荷を検出したときに初めて過負荷検出信号を出す構成を追加したものである。
図１０の回路のＤフリップフロップ１８とＲＳフリップフロップ１６の間に、カウンタ２１が挿入される。カウンタ２１は、ｍ回信号が入力されると信号を出力する。
本例によれば、瞬間的な電流値の変動を過負荷発生と誤判定して回路がオフされることを防止することができる。
【００３４】
図１２は、過負荷保護手段１４の構成を示す。
過負荷検出手段１３から過負荷検出信号が入力されると、半導体スイッチ８のゲートを接地電位にする信号が出力され、ＭＯＳトランジスタ９、１０のゲートを出力電圧Ｖｉにする信号が出力される。
制御部１１においては、図７の回路で出力された半導体スイッチ８、ＭＯＳトランジスタ９、１０をオンオフ制御する信号に、過負荷保護手段１４から出力された各信号を組み合せて半導体スイッチ７、８をオンオフ制御する。
【００３５】
【発明の効果】
本発明によれば、電力変換効率の良い同期整流方式の昇圧電源装置において、簡単な構成で電源側から負荷側に流れる電流及び負荷側から電源側に流れる電流の両方を確実に遮断できるようになる。
【図面の簡単な説明】
【図１】従来の昇圧電源装置（その１）の構成を示す図である。
【図２】図１の装置に用いる過電流保護回路を示す図である。
【図３】従来の昇圧電源装置（その２）の構成を示す図である。
【図４】図３の変形例を示す図である。
【図５】寄生ダイオードを説明する図である。
【図６】本発明を適用した昇圧電源装置の構成を示す図である。
【図７】図６の制御部の構成を示す図である。
【図８】図７の比較器の動作タイミングを示す図である。
【図９】図６の過電流検出手段の第１の例を示す図である。
【図１０】図６の過電流検出手段の第２の例を示す図である。
【図１１】図６の過電流検出手段の第３の例を示す図である。
【図１２】図６の過負荷保護手段の構成を示す図である。
【符号の説明】
１…昇圧電源装置
２…電源
３…電源側端子
４…負荷
５…負荷側端子
７…第１の半導体スイッチ
８…第２の半導体スイッチ
９、１０…ＭＯＳトランジスタ
１１…制御部
１２…三角波発生器
１３…過負荷検出手段
１４…過負荷保護手段
１５…ローパスフィルタ
１６…ＲＳフリップフロップ
１７…インバータ
１８…Ｄフリップフロップ
１９…インバータ
２０…遅延回路
２１…カウンタ
３０…昇圧電源装置
３１…スイッチ
３２…過電流遮断用スイッチ
３３…スイッチ
３４…半導体スイッチ
３５…半導体スイッチ
３６…制御部
ＡＭＰ…誤差増幅器
Ｃ…容量
ＣＯＭＰ…比較器
Ｄ…ダイオード
Ｄｉ…寄生ダイオード
Ｌ…インダクタンス
Ｒｓ…検出抵抗
Ｖｏｃ１…設定値
Ｖｏｓ２…基準電圧
Ｖｄ…差電圧
【図１】
2004120901.tif 000003
【図２】
2004120901.tif 000004
【図３】
2004120901.tif 000005
【図４】
2004120901.tif 000006
【図５】
2004120901.tif 000007
【図６】
2004120901.tif 000008
【図７】
2004120901.tif 000009
【図８】
2004120901.tif 000010
【図９】
2004120901.tif 000011
【図１０】
2004120901.tif 000012
【図１１】
2004120901.tif 000013
【図１２】
2004120901.tif 000014