【手続補正書】
【提出日】平成16年2月2日(2004.2.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
単結晶基体の一主表面に形成されたフィールドシールド構造の絶縁分離領域と、
この絶縁分離領域によって囲まれた領域における前記単結晶基体上に形成された複数のエピキシャル層と、
これらのエピキシャル層にそれぞれ形成されたＭＯＳトランジスタと、
前記各エピキシャル層上の前記ＭＯＳトランジスタを挟む両側領域にそれぞれ積層された、前記エピタキシャル層とは逆導電型の第２のエピタキシャル層とを備え、
前記エピタキシャル層が前記ＭＯＳトランジスタのチャネル領域を構成し、
前記第２のエピタキシャル層が前記ＭＯＳトランジスタのドレインおよびソース領域を構成することを特徴とする半導体装置。
【請求項２】
前記単結晶基体は、第１導電型不純物を高濃度に含有するシリコン単結晶基体であり、
前記エピタキシャル層は、第１導電型不純物を低濃度に含有するシリコンエピタキシャル層である、ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記フィールド・シールド構造におけるフィールドシールド電極と前記シリコン単結晶基体との間の絶縁膜は、シリコン酸化膜、シリコン窒化膜およびシリコン酸化膜を順次積層してなる３層構造を有することを特徴とする請求項２記載の半導体装置。
【請求項４】
単結晶基体の一主表面にフィールドシールド構造の絶縁分離領域を形成する工程と、
この絶縁分離領域によって囲まれた領域における前記単結晶基体の上にエピキシャル層を形成する工程と、
このエピキシャル層にＭＯＳトランジスタを形成する工程と、
前記エピキシャル層上の前記ＭＯＳトランジスタを挟む両側領域に、前記エピタキシャル層とは逆導電型の第２のエピタキシャル層を積層形成する工程と、
第２のエピタキシャル層中の不純物を前記エピタキシャル層中に拡散させて、前記ＭＯＳトランジスタのドレインおよびソース領域となる第２導電型の不純物領域を形成する熱処理工程と
を含むことを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
【課題を解決するための手段】
請求項１記載の半導体装置は、単結晶基体の一主表面に形成されたフィールドシールド構造の絶縁分離領域と、この絶縁分離領域によって囲まれた領域における単結晶基体上に形成された複数のエピキシャル層と、これらのエピキシャル層にそれぞれ形成されたＭＯＳトランジスタと、各エピキシャル層上のＭＯＳトランジスタを挟む両側領域にそれぞれ積層された、エピタキシャル層とは逆導電型の第２のエピタキシャル層とを備え、この第２のエピタキシャル層がＭＯＳトランジスタのドレインおよびソース領域となるように構成したものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、単結晶基体が第１導電型不純物を高濃度に含有するシリコン単結晶基体であり、エピタキシャル層が第１導電型不純物を低濃度に含有するシリコンエピタキシャル層であるように構成したものである。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
請求項３記載の半導体装置は、請求項２記載の半導体装置において、フィールド・シールド構造におけるフィールドシールド電極とシリコン単結晶基体との間の絶縁膜が、シリコン酸化膜、シリコン窒化膜およびシリコン酸化膜を順次積層してなる３層構造を有するように構成したものである。この半導体装置では、フィールドシールド構造での電界効果が、フィールドシールド構造の絶縁膜を単層の二酸化シリコン膜で構成した場合よりも増大するため、絶縁分離特性が向上する。さらに、フィールドシールド構造を３層構造とした場合の欠陥率は、単層の二酸化シリコン膜で構成した場合よりも低く、製品の歩留りを向上できる。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
請求項４記載の半導体装置の製造方法は、単結晶基体の一主表面にフィールドシールド構造の絶縁分離領域を形成する工程と、この絶縁分離領域によって囲まれた領域における単結晶基体の上にエピキシャル層を形成する工程と、このエピキシャル層に本来の動作機能を担うＭＯＳトランジスタを形成する工程と、エピキシャル層上のＭＯＳトランジスタを挟む両側領域に、エピタキシャル層とは逆導電型の第２のエピタキシャル層を積層形成する工程と、第２のエピタキシャル層中の不純物をエピタキシャル層中に拡散させて、ＭＯＳトランジスタのドレインおよびソース領域の一部となる第２導電型の不純物領域を形成する熱処理工程とを含んでいる。この半導体装置の製造方法では、熱処理によって第２のエピタキシャル層中の不純物がエピタキシャル層中に拡散するが、その拡散は、その下層の高濃度の単結晶基体によって抑止され、フィールドシールド構造の下側に回り込むことがない。このため、フィールドシールド構造によるＭＯＳトランジスタ間の絶縁分離効果を高く維持することができる。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
本実施の形態では、フィールドシールド構造の絶縁膜２０１が、いわゆるＯＮＯ（酸化膜−窒化膜−酸化膜）構造の３層膜であるため、例えば特開平６−２６８０５８号（特願平５−８１３１９号）公報に記載されているように、その絶縁分離領域での電界効果は、フィールドシールド構造の絶縁膜を単層の二酸化シリコン膜で構成した場合よりも増大する。したがって、絶縁分離特性を強化することができる。さらに、例えばＤＲＡＭの容量素子に関する特公昭５９−９７７号（特願昭５１−１１９９１号）公報にも詳述されているように、３層構造の欠陥率は、フィールドシールド構造の絶縁膜を単層の二酸化シリコン膜で構成した場合よりも低い。したがって、高歩留りで集積回路を生産することができ、経済性の優れた半導体装置を提供することができる。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
【発明の効果】
以上説明したように、請求項１ないし請求項３のいずれか１に記載の半導体装置によれば、単結晶基体の表面の絶縁分離領域をフィールドシールド構造とすると共に、このフィールドシールド構造に囲まれた複数のエピキシャル層にそれぞれＭＯＳトランジスタを形成するようにしたので、フィールドシールド構造は、活性領域であるエピキシャル層に埋め込まれてエピタキシャル層を完全に分断し、単結晶基体に接触する形となる。このため、エピタキシャル層間のフィールドシールド構造下に寄生チャネルによる漏洩路が形成されるのを抑制することができる。したがって、フィールドシールド構造の絶縁分離幅を従来に比べて著しく狭めても十分な素子間絶縁分離が可能となり、半導体集積回路の高密度化を図ることができる。また、ＭＯＳトランジスタのゲート構造下のチャネル領域を構成するエピタキシャル層は、ゲート構造と高濃度の単結晶基体とによって挟まれる薄い層であるため、ドレイン・ソース間の空乏層拡がりによる短チャネル効果を抑制できる。このため、ゲート長を従来より一層短縮してもトランジスタ特性を維持することができる。したがって、この点でも半導体集積回路の高密度化を図ることができるという効果を奏する。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
特に、請求項３記載の半導体装置によれば、フィールド・シールド構造におけるフィールドシールド電極とシリコン単結晶基体との間の絶縁膜が、シリコン酸化膜、シリコン窒化膜およびシリコン酸化膜を順次積層してなる３層構造を有するように構成したので、フィールドシールド構造での電界効果が、フィールドシールド構造の絶縁膜を単層の二酸化シリコン膜で構成した場合よりも増大し、絶縁分離特性が向上する。したがって、同一分離特性を前提とすれば、より一層の高密度化が可能となる。さらに、フィールドシールド構造を３層構造とした場合の欠陥率は、単層の二酸化シリコン膜で構成した場合よりも低いため、製品の歩留りを向上させることができるという効果もある。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
請求項４記載の半導体装置の製造方法によれば、熱処理によって第２のエピタキシャル層中の不純物がエピタキシャル層中に拡散する際に、その拡散をその下層の高濃度の単結晶基体によって抑止し、フィールドシールド構造の下側に回り込むことがないようにしたので、フィールドシールド構造によるＭＯＳトランジスタ間の絶縁分離効果を高く維持することができるという効果がある。