【手続補正書】
【提出日】平成16年1月23日(2004.1.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
書込動作、読出動作、およびリフレッシュ動作を行なう半導体記憶装置であって、
複数のワード線と、
複数のビット線と、
前記複数のワード線のうち少なくとも２本のワード線ごとに設けられ、かつ、前記複数のビット線のうちの少なくとも１本のビット線ごとに設けられた複数のセルプレートと、
前記書込動作および読出動作時に前記複数のセルプレートのうち少なくとも１つに第１の電圧を供給し、リフレッシュ動作時に前記複数のセルプレートのうち少なくとも１つに前記第１の電圧よりも低い第２の電圧を供給する電圧供給手段と、
前記複数のセルプレートのうち特定のセルプレートを記憶する記憶手段とを備え、
前記電圧供給手段は、前記記憶手段に記憶された前記特定のセルプレートを選択する、半導体記憶装置。
【請求項２】
前記電圧供給手段は、
外部ロウアドレス信号と外部コラムアドレス信号とに基づいて前記複数のセルプレートのうち少なくとも１つを選択する、請求項１に記載の半導体記憶装置。
【請求項３】
前記電圧供給手段は、
前記外部ロウアドレス信号および外部ロウアドレス信号をデコードしてデコード信号を生成するデコード信号生成手段を備え、
前記デコード信号に基づいて前記複数のセルプレートのうち少なくとも１つを選択する、請求項２に記載の半導体記憶装置。
【請求項４】
前記電圧供給手段は、
各々が、前記複数のセルプレートのうちのいくつかに対応して設けられ、前記書込動作時および読出動作時に前記第１の電圧を発生し、前記リフレッシュ動作時に前記第２の電圧を発生する複数のブロック電圧発生手段を備える、請求項１から３のいずれかに記載の半導体記憶装置。
【請求項５】
前記記憶手段は、前記複数のセルプレートに対応する複数の切換手段を有し、
前記切換手段の各々は、前記電圧供給手段と前記複数のセルプレートのうちの１つとの間に設けられ、前記複数のセルプレートのうちの１つが特定のセルプレートであるとき切断されるヒューズを有する、請求項１に記載の半導体記憶装置。
【請求項６】
前記記憶手段は、
前記特定のセルプレートを記憶するためのメモリと、
前記複数のセルプレートに対応する複数の切換手段とを有し、
前記複数の切換手段の各々は、前記電圧供給手段と前記複数のセルプレートのうちの１つとの間に設けられ、そのセルプレートが前記特定のセルプレートであるときオンし、前記特定のセルプレートではないときオフするトランジスタを有する、請求項１に記載の半導体記憶装置。
【請求項７】
行列状に配設された複数のメモリセルと、
前記複数のメモリセルの行に対応して設けられた複数のワード線と、
前記複数のメモリセルの列に対応して設けられた複数のビット線と、
各々が、前記複数のワード線の少なくとも２本のワード線毎、かつ、前記複数のビット線のうち少なくとも１本のビット線毎に対応して設けられた複数のセルプレートと、
前記複数のセルプレートに供給される第１の電位を生成する電位発生回路と、
前記複数のセルプレートに対応して設けられ、アドレス信号に応じて電位制御される電位を対応のセルプレートに供給する複数のセルプレート電位供給回路と、
各々が、前記複数のセルプレート各々に対応して設けられ、前期複数のセルプレートのうち所定のセルプレートを指定する不揮発的に記憶されたプログラムに応じて、対応のセルプレートに電位を供給する経路を前記電位発生回路からと対応のセルプレート電位供給回路からとで切り換える複数の切換回路とを備える、半導体記憶装置。
【請求項８】
前記複数の切換回路の各々は、前記電位発生回路からの出力ノードとセルプレートとの間に接続された第１のヒューズ素子と、前記対応のセルプレート電位供給回路からの出力ノードとセルプレートとの間に接続された第２のヒューズ素子とを含み、
前記第１および第２のヒューズ素子の切断の有無で前記所定のセルプレートを指定するプログラムを不揮発的に記憶する、請求項７記載の半導体記憶装置。
【請求項９】
前記複数のセルプレートのうち所定のセルプレートを指定するプログラムを不揮発的に記憶するリードオンリーメモリをさらに備え、
前記複数の切換回路の各々は、前記電位発生回路からの出力ノードと対応のセルプレートとの間に接続された第１のトランジスタと、前記対応のセルプレート電位供給回路からの出力ノードと対応のセルプレートとの間に接続された第２のトランジスタとを含み、
前記リードオンリーメモリは、プログラム信号を出力し、前記第１および第２のトランジスタの導通を制御する、請求項７記載の半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
【課題を解決するための手段】
請求項１に係る半導体記憶装置は、書込動作、読出動作、およびリフレッシュ動作を行なう半導体記憶装置であって、複数のワード線と、複数のビット線と、複数のワード線のうち少なくとも２本のワード線ごとに設けられ、かつ、複数のビット線のうちの少なくとも１本のビット線ごとに設けられた複数のセルプレートと、書込動作および読出動作時に複数のセルプレートのうち少なくとも１つに第１の電圧を供給し、リフレッシュ動作時に複数のセルプレートのうち少なくとも１つに第１の電圧よりも低い第２の電圧を供給する電圧供給手段と、複数のセルプレートのうち特定のセルプレートを記憶する記憶手段とを備え、電圧供給手段は、記憶手段に記憶された特定のセルプレートを選択する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
請求項２に係る半導体記憶装置は、請求項１の半導体記憶装置において、電圧供給手段は、外部ロウアドレス信号と外部コラムアドレス信号とに基づいて複数のセルプレートのうち少なくとも１つを選択する。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
請求項３に係る半導体記憶装置は、請求項２の半導体記憶装置において、電圧供給手段は、外部ロウアドレス信号および外部ロウアドレス信号をデコードしてデコード信号を生成するデコード信号生成手段を備え、デコード信号に基づいて複数のセルプレートのうち少なくとも１つを選択する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
請求項４に係る半導体記憶装置は、請求項１から３のいずれかの半導体記憶装置において、電圧供給手段は、各々が、複数のセルプレートのうちのいくつかに対応して設けられ、書込動作時および読出動作時に第１の電圧を発生し、リフレッシュ動作時に第２の電圧を発生する複数のブロック電圧発生手段を備える。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
請求項５に係る半導体記憶装置は、請求項１の半導体記憶装置において、記憶手段は、複数のセルプレートに対応する複数の切換手段を有し、切換手段の各々は、電圧供給手段と複数のセルプレートのうちの１つとの間に設けられ、複数のセルプレートのうちの１つが特定のセルプレートであるとき切断されるヒューズを有する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
請求項６に係る半導体記憶装置は、請求項１の半導体記憶装置において、記憶手段は、特定のセルプレートを記憶するためのメモリと、複数のセルプレートに対応する複数の切換手段とを有し、複数の切換手段の各々は、電圧供給手段と複数のセルプレートのうちの１つとの間に設けられ、そのセルプレートが特定のセルプレートであるときオンし、特定のセルプレートではないときオフするトランジスタを有する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
請求項７に係る半導体記憶装置は、行列状に配設された複数のメモリセルと、複数のメモリセルの行に対応して設けられた複数のワード線と、複数のメモリセルの列に対応して設けられた複数のビット線と、各々が、複数のワード線の少なくとも２本のワード線毎、かつ、複数のビット線のうち少なくとも１本のビット線毎に対応して設けられた複数のセルプレートと、複数のセルプレートに供給される第１の電位を生成する電位発生回路と、複数のセルプレートに対応して設けられ、アドレス信号に応じて電位制御される電位を対応のセルプレートに供給する複数のセルプレート電位供給回路と、各々が、複数のセルプレート各々に対応して設けられ、前期複数のセルプレートのうち所定のセルプレートを指定する不揮発的に記憶されたプログラムに応じて、対応のセルプレートに電位を供給する経路を電位発生回路からと対応のセルプレート電位供給回路からとで切り換える複数の切換回路とを備える。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
請求項８に係る半導体記憶装置は、請求項７の半導体記憶装置において、複数の切換回路の各々は、電位発生回路からの出力ノードとセルプレートとの間に接続された第１のヒューズ素子と、対応のセルプレート電位供給回路からの出力ノードとセルプレートとの間に接続された第２のヒューズ素子とを含み、第１および第２のヒューズ素子の切断の有無で所定のセルプレートを指定するプログラムを不揮発的に記憶する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
請求項９に係る半導体記憶装置は、請求項７の半導体記憶装置において、複数のセルプレートのうち所定のセルプレートを指定するプログラムを不揮発的に記憶するリードオンリーメモリをさらに備え、複数の切換回路の各々は、電位発生回路からの出力ノードと対応のセルプレートとの間に接続された第１のトランジスタと、対応のセルプレート電位供給回路からの出力ノードと対応のセルプレートとの間に接続された第２のトランジスタとを含み、リードオンリーメモリは、プログラム信号を出力し、第１および第２のトランジスタの導通を制御する。