(57)【要約】【課題】広い負荷領域において高効率を維持すると同時に、軽負荷条件下でも出力電圧信号の応答性を低下させない。【解決手段】ＤＣ−ＤＣコンバータは、第１のフィードバック制御方式であるＰＷＭ制御と第２のフィードバック制御方式であるＰＦＭ制御とのいずれかに切替え可能に構成され、負荷ＬＯＡＤを流れる負荷電流が所定値を越えて小さくなる領域においてはＰＦＭ制御を選択するとともに、負荷ＬＯＡＤに供給される電圧レベルが変化するときは負荷電流の大きさにかかわらずＰＷＭ制御を選択するように構成されている。ここでは、ＰＷＭ制御とＰＦＭ制御とでは回路動作が異なるために、ＤＣ−ＤＣコンバータは切替え信号ＰＷＭ／ＰＦＭが必要となる。そこで、ＰＷＭ／ＰＦＭ決定回路１０で生成された切替え信号ＰＷＭ／ＰＦＭを使って、発振回路ＯＳＣ１の動作モードとマルチプレクサ回路Ｍｕｘ１，Ｍｕｘ２の入力を切り替えている。【選択図】　　　図１
2004096982.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチをオンオフして、負荷に対して所定の電圧レベルに変換された直流電圧を供給するＤＣ−ＤＣコンバータにおいて、
少なくとも第１のフィードバック制御方式と第２のフィードバック制御方式とのいずれかに切替え可能に構成され、前記負荷を流れる負荷電流が所定値を越えて小さくなる領域においては前記第２のフィードバック制御方式を選択するとともに、前記負荷に供給される電圧レベルが変化するときは前記負荷電流の大きさにかかわらず前記第１のフィードバック制御方式を選択することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記第１のフィードバック制御方式をパルス幅変調（ＰＷＭ）制御方式、第２のフィードバック制御方式をパルス周波数（ＰＦＭ）制御方式とすることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
半導体スイッチをオンオフして、負荷に対して所定の電圧レベルに変換された直流電圧を供給するＤＣ−ＤＣコンバータにおいて、
前記半導体スイッチのスイッチング周波数を規定する三角波信号を生成する発振手段と、
基準電圧として指令される出力電圧制御信号と前記負荷に供給した電圧レベルに応じてフィードバックされる検出電圧との差電圧を増幅する増幅手段と、
ＰＷＭ制御方式、あるいはＰＦＭ制御方式のいずれかのフィードバック制御方式に切り替えて前記発振手段の三角波信号と前記増幅手段の差電圧とを比較するとともに、前記半導体スイッチをオンオフする駆動用パルス信号のパルス幅を変調するパルス幅変調制御手段と、
前記パルス幅変調制御手段のフィードバック制御方式を切り替える際に、前記負荷に流れる負荷電流が所定値を越えて小さくなる領域においては前記ＰＦＭ制御方式を選択するとともに、前記負荷に供給される電圧レベルが変化するときは前記負荷電流の大きさにかかわらず前記ＰＷＭ制御方式を選択する制御方式選択手段と、
を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
前記制御方式選択手段は、前記負荷電流の大きさを判定する負荷電流判定回路と、前記負荷に供給される電圧レベルの変化を検出する電圧変化検出回路とを備えることを特徴とする請求項３記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記電圧変化検出回路は、前記基準電圧として指令される出力電圧制御信号の変化量、及び前記負荷に実際に供給された出力電圧信号の変化量に基づいて、前記負荷に供給される電圧レベルの変化を検出することを特徴とする請求項４記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記電圧変化検出回路は、前記増幅手段から出力される差電圧と前記増幅手段へのフィードバック信号とのバランスに基づいて、前記負荷に供給される電圧レベルの変化を検出することを特徴とする請求項４記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記増幅手段は、動作点が固定の第１のアナログ増幅回路と、動作点が固定の第２のアナログ増幅回路とのカスケード接続により構成され、かつ、前記第１のアナログ増幅回路を差動増幅回路とすることを特徴とする請求項３記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記発振手段は、前記制御方式選択手段により前記ＰＦＭ制御方式が選択されている場合には、前記増幅手段で増幅された差電圧と第１の基準電圧との差に比例する発振周波数の三角波信号を生成することを特徴とする請求項３記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記発振手段は、前記制御方式選択手段により前記ＰＦＭ制御方式が選択されている場合には、前記増幅手段で増幅された差電圧と同電位に設定されるノードと、第１の基準電圧に設定されるノードとを接続する第１の抵抗回路に流れる電流の大きさに比例する発振周波数の三角波信号を生成し、
前記制御方式選択手段により前記ＰＷＭ制御方式が選択されている場合には、第２の基準電圧と接地電位とを接続する第２の抵抗回路に流れる電流の大きさに比例する発振周波数の三角波信号を生成することを特徴とする請求項３記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記発振手段は、生成される三角波信号の下限値を規定するための監視回路を備えていることを特徴とする請求項９記載のＤＣ−ＤＣコンバータ。
【請求項１１】
前記発振手段では、前記第１の基準電圧を前記監視回路における三角波信号の下限値に等しい値としたことを特徴とする請求項１０記載のＤＣ−ＤＣコンバータ。
【請求項１２】
前記発振手段では、前記第１の基準電圧を前記監視回路における三角波信号の下限値より大きい値とし、
ＰＷＭ制御時における前記エラーアンプ出力信号が前記第１の基準電圧と一致したときの出力電圧信号の大きさを、前記出力電圧信号の下限電圧値とした
ことを特徴とする請求項１０記載のＤＣ−ＤＣコンバータ。
【請求項１３】
前記発振手段では、前記第１の基準電圧が前記監視回路における三角波信号の下限値より小さい値とし、
ＰＦＭ制御時における前記エラーアンプ出力信号が前記三角波信号の下限値と一致したときの発振周波数の大きさを、前記発振周波数の下限周波数値とした
ことを特徴とする請求項１０記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体スイッチをオンオフして、所定の電圧レベルに変換された直流電圧を負荷に供給するＤＣ−ＤＣコンバータに関し、特に、出力電圧が変化する場合でも半導体スイッチのスイッチング損失を低減するようにしたＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
半導体スイッチをオンオフして直流電圧の変換を行うＤＣ−ＤＣコンバータは、負荷に供給される出力電圧を一定の目標値に保つように、半導体スイッチをオンオフするフィードバック制御を行っている。この場合に、負荷電流が定格電流の２０〜３０％以下になってくると、半導体スイッチのオンオフによる電圧変換効率が極端に低下してくる。そこで、軽負荷においても電圧変換効率を低下させないためには、負荷電流の減少に対応してスイッチング周波数を低下させて、スイッチングに伴う損失を低減する方法が知られている。
【０００３】
従来から、ＤＣ−ＤＣコンバータにおけるフィードバック制御方式には、ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）やＰＦＭ（Ｐｕｌｓｅ　Ｆｒｅｑｕｅｎｃｙ　Ｍｏｄｕｌａｔｉｏｎ）などの方式が知られている。また、例えば、特開平１１−１５５２８１、特開２００１−１１２２５１、特開２００１−１５７４４６などの公報には、負荷電流の減少に伴いスイッチング周波数を下げることで、広い負荷領域において高い効率を維持するＰＦＭ制御方式をＰＷＭ制御方式に併用するＤＣ−ＤＣコンバータの発明が示されている。
【０００４】
最初に、ＤＣ−ＤＣコンバータのＰＷＭ制御について説明する。
図２９は、ＰＷＭ制御方式の降圧ＤＣ−ＤＣコンバータの一例を示す回路図である。
【０００５】
このＤＣ−ＤＣコンバータは、入力電源電圧Ｖｉｎを所定の電圧レベルに変換して、負荷ＬＯＡＤに供給するものであって、エラーアンプＡｍｐ１、位相補償用コンデンサＣ１、位相補償用抵抗Ｒ１、帰還抵抗Ｒ２，Ｒ３、発振回路ＯＳＣ２、パルス幅変調用コンパレータＣｍｐ１、出力用のＰｃｈトランジスタ（ＭＯＳＦＥＴ）Ｐ１、Ｎｃｈトランジスタ（ＭＯＳＦＥＴ）Ｎ１、チョークコイルＬ、ドライブ回路Ｄｒ１，Ｄｒ２、及び平滑コンデンサＣｏｕｔから構成されている。
【０００６】
ＰＷＭ制御方式の降圧ＤＣ−ＤＣコンバータは、出力電圧信号Ｖｏｕｔを定める出力電圧制御信号Ｖｃｏｎｔに対して、ＤＣ−ＤＣコンバータの出力電圧信号Ｖｏｕｔが抵抗分圧されたフィードバック信号Ｖｆｂを等しくするように動作する。例えば出力電圧信号Ｖｏｕｔの分圧を行う帰還抵抗Ｒ２とＲ３の抵抗値が等しい場合には、出力電圧信号Ｖｏｕｔは出力電圧制御信号Ｖｃｏｎｔの２倍の電圧値となる。
【０００７】
エラーアンプ（オペアンプ）Ａｍｐ１には、出力電圧制御信号Ｖｃｏｎｔがプラス入力端子に接続され、フィードバック信号Ｖｆｂがマイナス入力端子に供給されている。また、エラーアンプＡｍｐ１は位相補償用の抵抗Ｒ１とコンデンサＣ１を使って積分回路を形成している。エラーアンプ出力信号Ｖｅｒｒと発振回路ＯＳＣ２から出力される三角波信号Ｖｏｓｃ２は、それぞれパルス幅変調用コンパレータＣｍｐ１に入力される。ＰｃｈトランジスタＰ１は、そのソース、及びドレインがそれぞれ入力電源電圧ＶｉｎとチョークコイルＬとに接続され、ドライブ回路Ｄｒ１によりゲートが駆動される。ＮｃｈトランジスタＮ１は接地電位（ＧＮＤ）とチョークコイルＬとに接続され、ドライブ回路Ｄｒ２によりゲートが駆動される。チョークコイルＬと平滑コンデンサＣｏｕｔにより直流化された出力電圧信号Ｖｏｕｔは、負荷ＬＯＡＤに供給される。
【０００８】
つぎに、ＤＣ−ＤＣコンバータのＰＷＭ制御動作について説明する。
パルス幅変調用コンパレータＣｍｐ１には、予め定められた周波数で発振する発振回路ＯＳＣ２から出力される三角波信号Ｖｏｓｃ２と、エラーアンプ出力信号Ｖｅｒｒとが入カされ、パルス幅変調信号Ｖｃｍｐがドライブ回路Ｄｒ１，Ｄｒ２に対して出力される。パルス幅変調信号ＶｃｍｐがＬｏｗのときＰｃｈトランジスタＰ１がオンし、ＨｉｇｈのときＮｃｈトランジスタＮ１がオンする。ＰｃｈトランジスタＰ１とＮｃｈトランジスタＮ１のゲートが同時にオンして入力電源電圧Ｖｉｎから接地電位ＧＮＤに向けて貫通電流が流れないように、それぞれドライブ回路Ｄｒ１，Ｄｒ２ではタイミング調整を行っている。
【０００９】
ＰｃｈトランジスタＰ１のオン期間には、入力電源電圧ＶｉｎからチョークコイルＬを介して平滑コンデンサＣｏｕｔに電荷が流れ込み、チョークコイルＬを流れる電流値はオン期間に増加する。一方、ＮｃｈトランジスタＮ１のオン期間には、接地電位ＧＮＤから平滑コンデンサＣｏｕｔに電荷を送り込み、この期間にチョークコイルＬを流れる電流値は減少する。出力電圧信号Ｖｏｕｔを帰還抵抗Ｒ２，Ｒ３で分圧して生成したフィードバック信号Ｖｆｂは、出力電圧制御信号ＶｃｏｎｔとともにエラーアンプＡｍｐ１に入力されることによって、Ｖｆｂ＝Ｖｃｏｎｔとなるようフィードバック制御が働く。
【００１０】
このフィードバック制御について、図３０に示す動作波形を用いて具体的に説明する。図３０（ａ）（ｂ）は、降圧ＤＣ−ＤＣコンバータにおけるＰＷＭ制御の動作波形を示す波形図である。
【００１１】
いま、ＰｃｈトランジスタＰ１のオン期間をｔｏｎ、ＮｃｈトランジスタＮ１のオン期間をｔｏｆｆとすると、
Ｖｏｕｔ／Ｖｉｎ＝ｔｏｎ／（ｔｏｎ＋ｔｏｆｆ）
の関係がある。以下では、この｛ｔｏｎ／（ｔｏｎ＋ｔｏｆｆ）｝をデューティ比という。
【００１２】
ここで、エラーアンプ出力信号Ｖｅｒｒが図３０（ａ）の状態から同図（ｂ）に示すように低下する場合を考える。負荷ＬＯＡＤに流れる電流（負荷電流）が変動して出力電圧信号Ｖｏｕｔが上昇した場合、出力電圧信号Ｖｏｕｔを抵抗分圧しているフィードバック信号Ｖｆｂも上昇する。その結果、エラーアンプ出力信号Ｖｅｒｒは低下するので、ＰｃｈトランジスタＰ１のオン期間ｔｏｎが減り、ＮｃｈトランジスタＮ１のオン期間ｔｏｆｆが増えて、出力電圧信号Ｖｏｕｔの電圧値を下げようとする。このようにＤＣ−ＤＣコンバータにおけるフィードバック制御が働くために、負荷ＬＯＡＤに流れる電流が変化しても出力電圧信号Ｖｏｕｔが一定に保たれることになる。
【００１３】
つぎに、ＰＦＭ制御方式について説明する。
図３１は、ＰＦＭ制御方式のＤＣ−ＤＣコンバータの一例を示す回路図である。このＤＣ−ＤＣコンバータは、エラーアンプＡｍｐ１、位相補償用コンデンサＣ１、位相補償用抵抗Ｒ１、帰還抵抗Ｒ２，Ｒ３、発振回路ＯＳＣ３、パルス幅変調用コンパレータＣｍｐ１、ワンショット回路Ｏｎｅｓｈｏｔ、出力用のＰｃｈトランジスタ（ＭＯＳＦＥＴ）Ｐ１、ダイオードＤ１、チョークコイルＬ、ドライブ回路Ｄｒ１、及び平滑コンデンサＣｏｕｔから構成されている。
【００１４】
図２９に示した回路と同様に、ＤＣ−ＤＣコンバータの出力電圧信号Ｖｏｕｔの抵抗分圧されたフィードバック信号Ｖｆｂが、外部から与えられる出力電圧制御信号Ｖｃｏｎｔに対して等しくなるように動作する。例えば出力電圧信号Ｖｏｕｔの分圧を行う帰還抵抗Ｒ２とＲ３の抵抗値が等しい場合には、出力電圧信号Ｖｏｕｔは出力電圧制御信号Ｖｃｏｎｔの２倍の電圧値となる。
【００１５】
エラーアンプＡｍｐ１には、出力電圧制御信号Ｖｃｏｎｔがプラス入力端子に接続され、フィードバック信号Ｖｆｂがマイナス入力端子に接続されている。また、エラーアンプＡｍｐ１は位相補償用の抵抗Ｒ１とコンデンサＣ１を用いた積分回路を形成している。エラーアンプ出力信号Ｖｅｒｒと発振回路ＯＳＣ３から出力される三角波信号Ｖｏｓｃ３は、それぞれパルス幅変調用コンパレータＣｍｐ１に入力される。また、エラーアンプ出力信号Ｖｅｒｒは発振回路ＯＳＣ３にも入力されている。ＰｃｈトランジスタＰ１のソース、及びドレインはそれぞれ入力電源電圧ＶｉｎとチョークコイルＬとに接続され、ドライブ回路Ｄｒ１によりゲートを駆動される。ＰｃｈトランジスタＰ１のゲート信号には、ワンショット回路Ｏｎｅｓｈｏｔから出力されるパルス信号Ｖｐｌｓが使用される。ワンショット回路Ｏｎｅｓｈｏｔは、パルス幅変調信号Ｖｃｍｐの立下り変化点をトリガーにして、一定時間幅のパルス信号Ｖｐｌｓを生成するものである。還流ダイオードＤ１は接地電位ＧＮＤとチョークコイルＬとの間に接続される。チョークコイルＬと平滑コンデンサＣｏｕｔにより直流化された出力電圧信号Ｖｏｕｔは、負荷ＬＯＡＤに供給される。
【００１６】
出力電圧制御信号Ｖｃｏｎｔの電圧値を上げた場合は、エラーアンプ出力信号Ｖｅｒｒが上昇し、発振回路ＯＳＣ３から出力される三角波信号Ｖｏｓｃ３の発振周波数は上昇する。この結果、ＰｃｈトランジスタＰ１のスイッチング周波数が増えるため、チョークコイルＬを通って平滑コンデンサＣｏｕｔに流れ込む電流は増え、出力電圧信号Ｖｏｕｔは上昇する。このように、ＰＦＭ制御方式においても、出力電圧制御信号Ｖｃｏｎｔの電圧値に応じて出力電圧信号Ｖｏｕｔの大きさがフィードバック制御される。
【００１７】
図３２は、ＤＣ−ＤＣコンバータにおけるＰＦＭ制御の動作波形を示す波形図である。
同図（ａ）には、パルス幅変調用コンパレータＣｍｐ１に入力するエラーアンプ出力信号Ｖｅｒｒと三角波信号Ｖｏｓｃ３を示している。発振回路ＯＳＣ３からはエラーアンプ出力信号Ｖｅｒｒに応じた周波数の三角波信号Ｖｏｓｃ３が入力される。
【００１８】
同図（ｂ）には、パルス幅変調信号Ｖｃｍｐを示している。パルス幅変調用コンパレータＣｍｐ１では、入力したエラーアンプ出力信号Ｖｅｒｒと三角波信号Ｖｏｓｃ３とが比較され、パルス幅変調信号Ｖｃｍｐをワンショット回路Ｏｎｅｓｈｏｔに出力する。
【００１９】
同図（ｃ）には、ワンショット回路Ｏｎｅｓｈｏｔから出力されるパルス信号Ｖｐｌｓを示している。パルス信号Ｖｐｌｓは、パルス幅変調信号Ｖｃｍｐの立下り信号をトリガーにして、一定の時間幅ｔｐｕｌｓｅのパルスとしてドライブ回路Ｄｒ１に出力される。このパルス信号ＶｐｌｓがＬｏｗの期間に、ＰｃｈトランジスタＰ１はドライブ回路Ｄｒ１によりオンされるため、チョークコイルＬには入力電源電圧ＶｉｎからＰｃｈトランジスタＰ１を通って電流が流れ込む。
【００２０】
同図（ｄ）には、チョークコイルＬに流れる電流波形を示している。このコイル電流ＩＬは、ＰｃｈトランジスタＰ１がオンした後、０から（Ｖｉｎ−Ｖｏｕｔ）／Ｌの時間に対する傾きで電流値が増加する。ＰｃｈトランジスタＰ１がオフした後、チョークコイルＬには接地電位ＧＮＤから還流ダイオードＤ１を通って電流が流れる。このときの電流値はＶｏｕｔ／Ｌの時間に対する傾きで減少する。
【００２１】
出力電圧信号Ｖｏｕｔを帰還抵抗Ｒ２，Ｒ３で分圧することにより生成したフィードバック信号Ｖｆｂは、出力電圧制御信号ＶｃｏｎｔとともにエラーアンプＡｍｐ１に入力される。その結果、Ｖｆｂ＝Ｖｃｏｎｔとなるようフィードバック制御が働く。
【００２２】
出力電圧信号Ｖｏｕｔは、実際には、平滑コンデンサＣｏｕｔから負荷ＬＯＡＤに流れ出す電流と、チョークコイルＬを介して平滑コンデンサＣｏｕｔに流れ込む電流の和によって決まるため、両者が等しくなるようフィードバック制御が行われている。すなわち、負荷電流が減少した場合には出力電圧信号Ｖｏｕｔは上昇し、出力電圧信号Ｖｏｕｔを抵抗分圧しているフィードバック信号Ｖｆｂも上昇する。そのためエラーアンプ出力信号Ｖｅｒｒが低下して、三角波信号Ｖｏｓｃ３の発振周波数を低下させる。この結果、ＰｃｈトランジスタＰ１のスイッチング周波数が減るため、チョークコイルＬを通って平滑コンデンサＣｏｕｔに流れ込む電流は減る。
【００２３】
このようにして、ＰＦＭ制御方式のＤＣ−ＤＣコンバータにおいてもフィードバック制御が働き、負荷電流が変化しても出力電圧信号Ｖｏｕｔを一定に保つことができる。
【００２４】
一方、近年になって出力電圧を高速に変化させながらＤＣ−ＤＣコンバータを使用したいという要望が多くなっている。従来のＤＣ−ＤＣコンバータでは、固定の基準電圧をもとに一定の出力電圧を生成するものであったが、固定した基準電圧に代えて、例えば変化する外部入力電圧を基準電圧として与え、この基準電圧にＤＣ−ＤＣコンバータの出力電圧を追従して変化させるという回路方式が望まれている。
【００２５】
例えば、Ｗ−ＣＤＭＡ方式の携帯電話機に使われるパワーアンプにおいては、携帯電話機に内蔵した電源の消費電力を抑える必要があった。そこで、携帯電話機と電波の送受信を行う基地局との距離が近いときに送信電力を小さく抑えるなど、パワーアンプへ供給する電源電圧も、必要とされる送信電力の大きさに応じて変えるようにしている。
【００２６】
こうした広範囲の入力電圧変動、及び負荷変動に対応して出力電圧を安定して制御可能にするために、特許文献１には、広範囲の入力電圧変動及び負荷変動に対して一次側駆動回路のスイッチを時比率変調方式及び周波数変調方式に切り替えるようにしたコンバータの発明が開示されている。
【００２７】
また、図２９のエラーアンプＡｍｐ１、抵抗Ｒ１、コンデンサＣ１で構成される積分回路については、Ｖｃｏｎｔがステップ状に変動するとそれがエラーアンプＡｍｐ１の出力に直接影響してオーバーシュートを生じさせることが特許文献２に示されている。
【００２８】
【特許文献１】
特開２００１−２５８２４５号公報（段落番号〔０００８〕〜〔００１１〕、図１）
【特許文献２】
特開２００２−７８３２６号公報（段落番号〔０００４〕〜〔０００５〕、図１１、図１２）
【００２９】
【発明が解決しようとする課題】
このように、ＰＷＭ／ＰＦＭ切替え機能を有するＤＣ−ＤＣコンバータでは、一般に幅広い負荷領域で高効率を維持しながら、出力電圧信号Ｖｏｕｔを一定に保つことができることが知られている。ところが、軽負荷条件下において基準電圧として入力される出力電圧制御信号Ｖｃｏｎｔが急激に変化する場合があって、ＤＣ−ＤＣコンバータを一律にＰＦＭ制御によって動作させると、こうした変化に対する出力電圧信号Ｖｏｕｔの応答性が悪くなる。
【００３０】
この出力電圧信号Ｖｏｕｔの応答性について、さらに説明する。
図３３は、ＰＦＭ制御において出力電圧信号Ｖｏｕｔが変化する様子を示す信号波形図である。同図（ａ）に示すように、出力電圧制御信号Ｖｃｏｎｔを時刻ｔ１で上げ、時刻ｔ３で下げる。このような出力電圧制御信号Ｖｃｏｎｔの変動に伴って、出力電圧信号Ｖｏｕｔも電位Ｖｏｕｔ１から電位Ｖｏｕｔ２まで、時間Ｔｒ１をかけて上昇し、電位Ｖｏｕｔ２から電位Ｖｏｕｔ１まで、時間Ｔｆ１をかけて下降する（同図（ｂ））。平滑コンデンサＣｏｕｔにより形成された出力容量に対する電流量は、出力電圧信号Ｖｏｕｔの増減に伴い平滑コンデンサＣｏｕｔの電荷が増減するための電流と、負荷電流との和である。ここでは、説明を簡単化するために、同図（ｃ）に示すように負荷電流は出力電圧信号Ｖｏｕｔの大きさにかかわらず一定とする。また、同図（ｄ）に示すように、平滑コンデンサＣｏｕｔの電荷を増減するため電流の流れ込みと吐き出しが生じる。
【００３１】
ところが、ＰＦＭ制御の場合は図３３（ｅ）のコイル電流波形に示すように、電流値の増減をスイッチング周波数の増減で制御しているために、ＰＷＭ制御とは異なり、急激な変化には対応できないという問題があった。
【００３２】
また、上述したＷ−ＣＤＭＡ方式の携帯電話機では、電源電圧の変化時間として数１０μｓが要求されている。しかし、電圧が下降するタイミング（時刻ｔ３から時刻ｔ４）には、マイナス方向に電流が流せないため負荷ＬＯＡＤに電流を流すことでしか平滑コンデンサＣｏｕｔの電荷を吐き出す手段がなく、負荷電流が小さい場合には電位Ｖｏｕｔ２から電位Ｖｏｕｔ１まで出力電圧信号Ｖｏｕｔを低減するために必要な時間Ｔｆ１が非常に長くなって、こうした要求に対応できないという問題があった。
【００３３】
この発明の第１の目的は、広い負荷領域において高効率を維持すると同時に、軽負荷条件下でも出力電圧信号の応答性を低下させないＤＣ−ＤＣコンバータを提供することにある。
【００３４】
この発明の第２の目的は、出力電圧制御信号にステップ状の変動があっても、出力電圧信号にオーバーシュートが生じないようにしたＤＣ−ＤＣコンバータを提供することにある。
【００３５】
この発明の第３の目的は、ＰＷＭ／ＰＦＭ切替え時に発生するアンダーシュート、オーバーシュートを抑制して、その絶対値を小さくするとともに、継続時間の短縮を可能としたＤＣ−ＤＣコンバータを提供することにある。
【００３６】
【課題を解決するための手段】
上記第１の目的を達成するために、半導体スイッチをオンオフして、負荷に対して所定の電圧レベルに変換された直流電圧を供給するＤＣ−ＤＣコンバータが提供される。このＤＣ−ＤＣコンバータは、少なくとも第１のフィードバック制御方式と第２のフィードバック制御方式とのいずれかに切替え可能に構成され、前記負荷を流れる負荷電流が所定値を越えて小さくなる領域においては前記第２のフィードバック制御方式を選択するとともに、前記負荷に供給される電圧レベルが変化するときは前記負荷電流の大きさにかかわらず前記第１のフィードバック制御方式を選択するものである。
【００３７】
この発明のＤＣ−ＤＣコンバータでは、出力電圧が変化するときは負荷状態にかかわらずＰＷＭ制御を行わせることで、出力容量の充放電電流を短期間で増減でき、出力電圧の遷移時間を短縮できる。
【００３８】
また、請求項３の発明では、半導体スイッチをオンオフして、負荷に対して所定の電圧レベルに変換された直流電圧を供給するＤＣ−ＤＣコンバータにおいて、前記半導体スイッチのスイッチング周波数を規定する三角波信号を生成する発振手段と、基準電圧として指令される出力電圧制御信号と前記負荷に供給した電圧レベルに応じてフィードバックされる検出電圧との差電圧を増幅する増幅手段と、ＰＷＭ制御方式、あるいはＰＦＭ制御方式のいずれかのフィードバック制御方式に切り替えて前記発振手段の三角波信号と前記増幅手段の差電圧とを比較するとともに、前記半導体スイッチをオンオフする駆動用パルス信号のパルス幅を変調するパルス幅変調制御手段と、前記パルス幅変調制御手段のフィードバック制御方式を切り替える際に、前記負荷に流れる負荷電流が所定値を越えて小さくなる領域においては前記ＰＦＭ制御方式を選択するとともに、前記負荷に供給される電圧レベルが変化するときは前記負荷電流の大きさにかかわらず前記ＰＷＭ制御方式を選択する制御方式選択手段と、を備えることを特徴とする。
【００３９】
上記請求項３の発明においては、前記増幅手段は、動作点が固定の第１のアナログ増幅回路と、動作点が固定の第２のアナログ増幅回路とのカスケード接続により構成され、かつ、前記第１のアナログ増幅回路を差動増幅回路とすることによって、上記第２の目的を達成できる。
【００４０】
さらに、上記請求項３の発明においては、前記発振手段は、前記制御方式選択手段により前記ＰＦＭ制御方式が選択されている場合には、前記増幅手段で増幅された差電圧と同電位に設定されるノードと、前記第１の基準電圧に設定されるノードとを接続する第１の抵抗回路に流れる電流の大きさに比例する発振周波数の三角波信号を生成し、前記制御方式選択手段により前記ＰＷＭ制御方式が選択されている場合には、第２の基準電圧と接地電位とを接続する第２の抵抗回路に流れる電流の大きさに比例する発振周波数の三角波信号を生成することによって、上記第３の目的を達成できる（請求項９の発明）。
【００４１】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
（第１の実施の形態）
図１は、この発明のＤＣ−ＤＣコンバータの一例を示す回路図である。
【００４２】
このＤＣ−ＤＣコンバータは、入力電源電圧Ｖｉｎを所定の電圧レベルに変換して、負荷ＬＯＡＤに供給するものであって、エラーアンプ（オペアンプ）Ａｍｐ１、位相補償用コンデンサＣ１、位相補償用抵抗Ｒ１、帰還抵抗Ｒ２，Ｒ３、発振回路ＯＳＣ１、パルス幅変調用コンパレータＣｍｐ１、ワンショット回路Ｏｎｅｓｈｏｔ、マルチプレクサ回路Ｍｕｘ１，Ｍｕｘ２、ドライブ回路Ｄｒ１，Ｄｒ２、出力用のＰｃｈトランジスタ（ＭＯＳＦＥＴ）Ｐ１、Ｎｃｈトランジスタ（ＭＯＳＦＥＴ）Ｎ１、チョークコイルＬ、ダイオードＤ２、平滑コンデンサＣｏｕｔ、及びＰＷＭ／ＰＦＭ決定回路１０から構成されている。
【００４３】
ＰＷＭ／ＰＦＭ決定回路１０は、入力電源電圧Ｖｉｎ、ドライブ回路Ｄｒ１から出力されるゲート信号Ｇｐ１、電圧信号Ｌｘ、エラーアンプ出力信号Ｖｅｒｒ、パルス幅変調信号Ｖｃｍｐ、出力電圧制御信号Ｖｃｏｎｔ、及び出力電圧信号Ｖｏｕｔが供給され、制御方式を切り替えるための切替え信号ＰＷＭ／ＰＦＭを出力するものである。
【００４４】
エラーアンプＡｍｐ１には、出力電圧制御信号Ｖｃｏｎｔがプラス入力端子に接続され、出力電圧信号Ｖｏｕｔを抵抗Ｒ２，Ｒ３で分圧して生成したフィードバック信号Ｖｆｂがマイナス入力端子に接続されている。エラーアンプＡｍｐ１は位相補償用抵抗Ｒ１と位相補償用コンデンサＣ１を使って積分回路が形成される。エラーアンプＡｍｐ１からは、エラーアンプ出力信号Ｖｅｒｒがパルス幅変調用コンパレータＣｍｐ１のマイナス入力端子と発振回路ＯＳＣ１の入力端子に供給されている。また、発振回路ＯＳＣ１から出力される三角波信号Ｖｏｓｃ１は、パルス幅変調用コンパレータＣｍｐ１のプラス入力端子に入力される。
【００４５】
パルス幅変調用コンパレータＣｍｐ１のパルス幅変調信号Ｖｃｍｐは、ワンショット回路Ｏｎｅｓｈｏｔ、及びマルチプレクサ回路Ｍｕｘ１，Ｍｕｘ２の入力端子「１」に供給される。また、ワンショット回路Ｏｎｅｓｈｏｔの出力はマルチプレクサ回路Ｍｕｘ１の入力端子「０」に接続される。さらに、マルチプレクサ回路Ｍｕｘ２の入力端子「０」は接地されている。マルチプレクサ回路Ｍｕｘ１，Ｍｕｘ２の出力端子「ＯＵＴ」は、それぞれドライブ回路Ｄｒ１とドライブ回路Ｄｒ２を介してＰｃｈトランジスタＰ１とＮｃｈトランジスタＮ１のゲートに供給される。なお、マルチプレクサ回路Ｍｕｘ１，Ｍｕｘ２の制御入力端子「ｓ」には、ＰＷＭ／ＰＦＭ決定回路１０から切替え信号ＰＷＭ／ＰＦＭが供給されている。
【００４６】
出力用のＰｃｈトランジスタＰ１のソース、及びドレインはそれぞれ入力電源電圧ＶｉｎとチョークコイルＬとに接続され、ドライブ回路Ｄｒ１によりゲートを駆動される。ＮｃｈトランジスタＮ１は接地電位ＧＮＤとチョークコイルＬとに接続され、ドライブ回路Ｄｒ２によりゲートを駆動される。チョークコイルＬと平滑コンデンサＣｏｕｔにより直流化された出力電圧信号Ｖｏｕｔは負荷ＬＯＡＤに供給され、また抵抗分圧されたフィードバック信号Ｖｆｂを生成する。発振回路ＯＳＣ１にはエラーアンプ出力信号Ｖｅｒｒとともに、ＰＷＭ／ＰＦＭ決定回路１０から切替え信号ＰＷＭ／ＰＦＭが入力され、この切替え信号ＰＷＭ／ＰＦＭのＨｉｇｈ、Ｌｏｗに応じて発振動作モードを異ならせている。また、ドライブ回路Ｄｒ１への入力信号は、切替え信号ＰＷＭ／ＰＦＭのＨｉｇｈ、Ｌｏｗに応じてパルス幅変調信号Ｖｃｍｐ、あるいはワンショット回路Ｏｎｅｓｈｏｔの出力のいずれかに切り替えられる。ドライブ回路Ｄｒ２への入力信号は、切替え信号ＰＷＭ／ＰＦＭのＨｉｇｈ、Ｌｏｗに応じてパルス幅変調信号Ｖｃｍｐ、あるいは接地電位ＧＮＤに切り替えられる。
【００４７】
このＤＣ−ＤＣコンバータは、第１のフィードバック制御方式であるＰＷＭ制御と第２のフィードバック制御方式であるＰＦＭ制御とのいずれかに切替え可能に構成され、負荷ＬＯＡＤを流れる負荷電流が所定値を越えて小さくなる領域においてはＰＦＭ制御を選択するとともに、負荷ＬＯＡＤに供給される電圧レベルが変化するときは負荷電流の大きさにかかわらずＰＷＭ制御を選択するように構成されている。ここでは、ＰＷＭ制御とＰＦＭ制御とでは回路動作が異なるために、ＤＣ−ＤＣコンバータは切替え信号ＰＷＭ／ＰＦＭが必要となる。そこで、ＰＷＭ／ＰＦＭ決定回路１０で生成された切替え信号ＰＷＭ／ＰＦＭを使って、発振回路ＯＳＣ１の動作モードとマルチプレクサ回路Ｍｕｘ１，Ｍｕｘ２の入力を切り替えている。
【００４８】
なお、ＰＷＭ制御動作のとき切替え信号ＰＷＭ／ＰＦＭをＨｉｇｈとする。また、図１において、マルチプレクサ回路Ｍｕｘ１，Ｍｕｘ２は、それぞれ同じ回路構成である。
【００４９】
図２は、図１のＤＣ−ＤＣコンバータにおけるマルチプレクサ回路の具体的な構成例を示す回路図である。
図２において、入力端子２１には第１の入力信号「１」が、入力端子２２には第２の入力信号「０」が供給される。Ｐ１０，Ｐ１１はＰｃｈトランジスタ（ＭＯＳＦＥＴ）であり、Ｎ１０，Ｎ１１はＮｃｈトランジスタ（ＭＯＳＦＥＴ）であり、これらは２組のアナログスイッチを構成している。入力端子２３は、それぞれＮｃｈトランジスタＮ１０とＰｃｈトランジスタＰ１１のゲートに接続され、そこにはセット信号「ｓ」が供給される。また、入力端子２３は、インバータ回路ｉｎｖ１を介してそれぞれＮｃｈトランジスタＮ１１とＰｃｈトランジスタＰ１０のゲートに接続されている。
【００５０】
ここで、図２に示すマルチプレクサ回路では、入力端子２３に供給されるセット信号「ｓ」がＨｉｇｈのとき、ＮｃｈトランジスタＮ１０とＰｃｈトランジスタＰ１０が導通し、入力端子２１に供給された入力信号「１」が出力信号「ｏｕｔ」として出力される。その際、ＮｃｈトランジスタＮ１１とＰｃｈトランジスタＰ１１がオフすることで入力端子２２の入力信号「０」は遮断される。反対に、セット信号「ｓ」がＬｏｗのときには、入力端子２２に供給された入力信号「０」が出力信号「ｏｕｔ」として出力される。
【００５１】
図３は、図１のＤＣ−ＤＣコンバータにおける発振回路の具体的な構成例を示す回路図である。
この発振回路ＯＳＣ１は、オペアンプＡｍｐ２、マルチプレクサ回路Ｍｕｘ３、コンパレータＣｍｐ２，Ｃｍｐ３、Ｐｃｈトランジスタ（ＭＯＳＦＥＴ）Ｐ３〜Ｐ７、Ｎｃｈトランジスタ（ＭＯＳＦＥＴ）Ｎ４〜Ｎ７、抵抗Ｒ４、ノアゲートＮＯＲ１，ＮＯＲ２、及びコンデンサＣ３から構成されている。
【００５２】
図３において、この発振回路ＯＳＣ１を構成するオペアンプＡｍｐ２のマイナス入力には、マルチプレクサ回路Ｍｕｘ３からセレクト端子Ｓへの入力信号電圧に応じて、内部基準電圧Ｖｒｏｓｃ、あるいは入力端子ｉｎからのエラーアンプ出力信号Ｖｅｒｒのいずれか一方が印加される。マルチプレクサ回路Ｍｕｘ３は、図２で説明したマルチプレクサ回路Ｍｕｘ１，Ｍｕｘ２と同じ機能をもつ。このマルチプレクサ回路Ｍｕｘ３では、セレクト端子Ｓに供給される切替え信号ＰＷＭ／ＰＦＭがＰＷＭモードであるときは内部基準電圧Ｖｒｏｓｃを出力し、ＰＦＭモードのときはエラーアンプ出力信号Ｖｅｒｒを出力する。
【００５３】
オペアンプＡｍｐ２とＰｃｈトランジスタＰ３、抵抗Ｒ４の構成により、ＰＷＭモードのときに抵抗Ｒ４に流れる電流Ｉ３の大きさはＶｒｏｓｃ／Ｒ４となり、ＰＦＭモードのときにはＶｅｒｒ／Ｒ４となる。また、ＰｃｈトランジスタＰ４はＰｃｈトランジスタＰ３とゲートへの入力が共通であり、ゲート・ソース間電圧が等しいため、ＰｃｈトランジスタＰ４のドレイン電流Ｉ４は抵抗Ｒ４に流れる電流Ｉ３にＰｃｈトランジスタＰ４とＰｃｈトランジスタＰ３のゲート幅／ゲート長の比をかけた値になる。このことは、他のトランジスタを流れる電流Ｉ５，Ｉ６，Ｉ７に対しても同様に成り立つ。ＰｃｈトランジスタＰ７及びＮｃｈトランジスタＮ７のゲートには、ＲＳフリップフロップを構成するノアゲートＮＯＲ２に接続され、その出力信号Ｖｃが供給される。ＲＳフリップフロップの出力信号ＶｃがＨｉｇｈのときＮｃｈトランジスタＮ７がオン、ＰｃｈトランジスタＰ７がオフのためコンデンサＣ３からＮｃｈトランジスタＮ７，Ｎ６の経路で電流Ｉ７が放電される。ＲＳフリップフロップの出力信号ＶｃがＬｏｗのときＮｃｈトランジスタＮ７がオフ、ＰｃｈトランジスタＰ７がオンのため、コンデンサＣ３にＰｃｈトランジスタＰ６，Ｐ７の経路で電流Ｉ６が充電される。
【００５４】
コンデンサＣ３の充電電圧として出力される三角波信号Ｖｏｓｃ１は、Ｖｈｏｓｃ＞Ｖｌｏｓｃの関係にある内部基準電圧をそれぞれ入力する２つのコンパレータＣｍｐ２，Ｃｍｐ３によって、その電位が監視されている。すなわち、ＲＳフリップフロップの出力信号ＶｃがＬｏｗのとき三角波信号Ｖｏｓｃ１は電位が上がり、それが内部基準電圧Ｖｈｏｓｃを超えた時点でコンパレータＣｍｐ２の出力がＨｉｇｈになって出力信号ＶｃがＨｉｇｈに変わる。その後、三角波信号Ｖｏｓｃ１は電位が下がり、それが内部基準電圧Ｖｌｏｓｃより低くなった時点でコンパレータＣｍｐ３の出力がＨｉｇｈになって出力信号Ｖｃは再びＬｏｗになる。
【００５５】
図４に、三角波信号Ｖｏｓｃ１の信号波形を示す。
この三角波信号Ｖｏｓｃ１は、下限値をＶｌｏｓｃ、上限値をＶｈｏｓｃとするとき、その電位上昇の周期Ｔｒは、
Ｔｒ＝Ｃ３×（Ｖｈｏｓｃ−Ｖｌｏｓｃ）／Ｉ６
となる。また、同様にして電位下降の周期Ｔｆは、
Ｔｆ＝Ｃ３×（Ｖｈｏｓｃ−Ｖｌｏｓｃ）／Ｉ７
として表すことができる。ここで、電流Ｉ６，Ｉ７は電流Ｉ３の大きさと比例関係にある。したがって、三角波信号Ｖｏｓｃ１の発振周波数（ｆｏｓｃ）は、抵抗Ｒ４の大きさ、内部基準電圧Ｖｒｏｓｃ、あるいは入力端子ｉｎに印加されるエラーアンプ出力信号Ｖｅｒｒの電圧値を変えることによって、それぞれ調整することが可能である。
【００５６】
図５は、図１のＤＣ−ＤＣコンバータにおけるＰＷＭ／ＰＦＭ決定回路１０の具体的な構成例を示す回路図である。
ＰＷＭ／ＰＦＭ決定回路１０では、ＤＣ−ＤＣコンバータのフィードバック制御方式をＰＷＭ制御とＰＦＭ制御のいずれかに決定する。そのためには、接続される負荷ＬＯＡＤの大きさの程度と、出力電圧信号Ｖｏｕｔの変化が要求されているか否かの判定を行わなければならない。ここでは、ＰＷＭ／ＰＦＭ決定回路１０は、負荷判定回路５１、出力電圧変化検出回路５２、ノアゲートＮＯＲ３，ＮＯＲ４、及びオアゲートＯＲ１から構成されている。
【００５７】
負荷判定回路５１は、入力電源電圧Ｖｉｎ、ドライブ回路Ｄｒ１から出力されるゲート信号Ｇｐ１、電圧信号Ｌｘ、エラーアンプ出力信号Ｖｅｒｒ、及びパルス幅変調信号Ｖｃｍｐが供給され、しきい値Ｕｔｈ，Ｌｔｈに基づいて２つのパルス信号ｏｕｔ＿ｏｖ，ｏｕｔ＿ｕｄを出力している。このしきい値Ｕｔｈは、ＰＦＭ制御からＰＷＭ制御に移る際に負荷ＬＯＡＤの大きさの判定基準とされ、しきい値ＬｔｈはＰＷＭ制御からＰＦＭ制御に移る際の基準とされる。ここでは、負荷判定回路５１での安定した動作を保障するため、２つのしきい値にはＵｔｈ＞Ｌｔｈのようなヒステリシス特性を持たせている。負荷ＬＯＡＤがしきい値Ｕｔｈを超えると、パルス信号ｏｕｔ＿ｏｖがＨｉｇｈになり、ノアゲートＮＯＲ３，ＮＯＲ４で構成されるＲＳフリツプフロツプの働きによって判定信号ｒｅｑ１がＨｉｇｈに保持される。また、負荷ＬＯＡＤがしきい値Ｌｔｈを下回ると、パルス信号ｏｕｔ＿ｕｄがＨｉｇｈになり、判定信号ｒｅｑ１がＬｏｗに保持される。
【００５８】
出力電圧変化検出回路５２には、出力電圧制御信号Ｖｃｏｎｔ、及び出力電圧信号Ｖｏｕｔが供給され、出力電圧制御信号Ｖｃｏｎｔの変化があった時点から実際に出力電圧信号Ｖｏｕｔの変化が収束する時点まで、判定信号ｒｅｑ２をＨｉｇｈに保持する。これらの判定信号ｒｅｑ１と判定信号ｒｅｑ２はオアゲートＯＲ１に入力され、そこで論理オア信号が生成され、それが切替え信号ＰＷＭ／ＰＦＭとして出力される。したがって、負荷条件あるいは出力電圧の変化のいずれかによりＰＷＭ動作が要求されるときには、この切替え信号ＰＷＭ／ＰＦＭはＨｉｇｈになる。
【００５９】
図６は、ＰＷＭ／ＰＦＭ決定回路１０における負荷変動及び出力電圧変化に対する切替え信号ＰＷＭ／ＰＦＭの関係を示す図である。
ＰＷＭ／ＰＦＭ決定回路１０では、負荷ＬＯＡＤが軽負荷で、かつ出力電圧信号Ｖｏｕｔの変化がないと判断されたときにのみ、切替え信号ＰＷＭ／ＰＦＭはＬｏｗになって、ＤＣ−ＤＣコンバータではＰＦＭ制御が選択される。
【００６０】
図７は、図５のＰＷＭ／ＰＦＭ決定回路における負荷判定回路５１の具体的な構成例を示す回路図である。
負荷判定回路５１では、負荷ＬＯＡＤの大きさを出力用のＰｃｈトランジスタＰ１に流れる電流Ｉｐで判断する。この電流Ｉｐを測るため、ＰｃｈトランジスタＰ１のゲートへの入力とドレインとを共通にしたセンス用のＰｃｈトランジスタＰｓを設けている。このＰｃｈトランジスタＰｓのソースは、電流センス用抵抗Ｒｓを介して入力電源電圧Ｖｉｎに接続される。ＰｃｈトランジスタＰ１に電流Ｉｐが流れると、ＰｃｈトランジスタＰｓに電流Ｉｓが流れる。このとき電流センス用抵抗Ｒｓに生じる電圧降下がゲート・ソース間電圧に対し充分小さくなるよう設定することにより、電流Ｉｓは電流Ｉｐに比例した値となる。電流Ｉｓにより変化するソース電圧ＶｓはコンパレータＣｍｐ５のマイナス入力端子に供給され、内部電圧源Ｅｓ１が入力電源電圧ＶｉｎとコンパレータＣｍｐ５のプラス入力端子の間に挿入される。その結果、ソース電圧ＶｓはコンパレータＣｍｐ５において内部基準電圧（Ｖｉｎ−Ｖｏｓ１）と比較される。ここで、コンパレータＣｍｐ５の出力電圧をＩｃｍｐとする。
【００６１】
この出力電圧Ｉｃｍｐはリセット端子付きのＤフリップフロップＤＦＦ１のリセット端子Ｒに入力される。ＤフリップフロップＤＦＦ１は、パルス幅変調用コンパレータＣｍｐ１からのパルス幅変調信号Ｖｃｍｐの立下りでＨｉｇｈを取り込むように構成され、その出力Ｑ１は後段のＤフリップフロップＤＦＦ２に、パルス幅変調信号Ｖｃｍｐの立ち上がりで取り込まれる。ＤフリップフロップＤＦＦ２の出力Ｑ２からは、アンドゲートＡＮＤ１において遅延回路ｄｌｙ１により遅延した信号の反転信号と出力Ｑ２自身のアンド論理信号が形成され、パルス信号ｏｕｔ＿ｕｄとして出力される。
【００６２】
また、エラーアンプ出力信号ＶｅｒｒはコンパレータＣｍｐ４を用いて内部基準電圧Ｖｒｏｖと比較される。このコンパレータＣｍｐ４には、遅延回路ｄｌｙ２とアンドゲートＡＮＤ２とが接続され、遅延回路ｄｌｙ２により遅延した信号の反転信号とコンパレータＣｍｐ４自身の出力とのアンド論理信号が、アンドゲートＡＮＤ２からパルス信号ｏｕｔ＿ｏｖとして出力される。
【００６３】
つぎに、この負荷判定回路５１の動作について説明する。
図８は、図７の負荷判定回路５１の動作波形を示す図である。ここでは、負荷電流が減ってきて、ＰＷＭ制御からＰＦＭ制御に移る場合を表している。
【００６４】
同図（ａ）は、エラーアンプ出力信号Ｖｅｒｒと三角波信号Ｖｏｓｃ１の変化を示している。ここでは、Ｖｏｓｃ１＞Ｖｅｒｒのとき出力段のＮｃｈトランジスタＮ１がオンし、Ｖｏｓｃ１＜Ｖｅｒｒのとき出力段のＰｃｈトランジスタＰ１がオンする。
【００６５】
同図（ｂ）は、チョークコイルＬに流れるコイル電流ＩＬの変化を示している。コイル電流ＩＬは、ＰｃｈトランジスタＰ１がオンしているときに増加し、ＮｃｈトランジスタＮ１がオンしているときには減少する。図の左側に示される波形は負荷電流が大きい場合であり、右側に示される波形は負荷電流が小さい場合である。いずれも負荷電流は時間とともに減少している。
【００６６】
同図（ｃ）は、ＰｃｈトランジスタＰｓのソースと電流センス用抵抗Ｒｓとの接続点におけるソース電圧Ｖｓの変化を示している。このソース電圧Ｖｓは、ＰｃｈトランジスタＰ１を流れる電流Ｉｐに応じた電圧値となっている。ＮｃｈトランジスタＮ１がオンの期間には、電流センス用抵抗Ｒｓに電流が発生しないため、ソース電圧Ｖｓは入力電源電圧Ｖｉｎを維持する。ＰｃｈトランジスタＰ１がオンして電流Ｉｐが増加するにつれてソース電流Ｉｓも増え、ソース電圧Ｖｓは低下してくる。
【００６７】
同図（ｄ）は、コンパレータＣｍｐ５の出力電圧Ｉｃｍｐの変化を示している。同図（ｂ）〜（ｄ）に示すように、チョークコイルＬに流れるコイル電流ＩＬがＩｌ１からＩｈ１に増加するタイミングＴ１では、ソース電圧ＶｓはＡ１からＢ１に低下し、コイル電流ＩＬがＩｌ２からＩｈ２に増加するタイミングＴ２では、ソース電圧ＶｓはＡ２からＢ２に低下する。そして、ソース電圧Ｖｓは内部基準電圧（Ｖｉｎ−Ｖｏｓ１）と比較され、ソース電圧Ｖｓが低くなるときには、出力電圧ＩｃｍｐがＨｉｇｈになる。すなわち、ソース電圧ＶｓがＡ１からＢ１に移るタイミングＴ１では、内部基準電圧Ｖｏｓ１を超えたところで出力電圧ＩｃｍｐはＨｉｇｈになる。しかし、ソース電圧ＶｓがＡ２からＢ２に移るタイミングＴ２では内部基準電圧Ｖｏｓ１を超えないため、出力電圧ＩｃｍｐはＬｏｗを維持したままである。
【００６８】
同図（ｅ）（ｆ）（ｇ）（ｈ）は、それぞれパルス幅変調信号Ｖｃｍｐの信号波形、ＤフリップフロップＤＦＦ１の出力Ｑ１、ＤフリップフロップＤＦＦ２の出力Ｑ２、パルス信号ｏｕｔ＿ｕｄを示している。
【００６９】
ＤフリップフロップＤＦＦ１は、パルス幅変調信号Ｖｃｍｐの各パルスの立下りタイミングでＨｉｇｈを取り込み、出力電圧ＩｃｍｐのＨｉｇｈレベルでリセットされるため、出力電圧ＩｃｍｐがＨｉｇｈにならなくなった時点で、出力Ｑ１はＨｉｇｈを維持する。ＤフリップフロップＤＦＦ１の出力Ｑ１は、さらにパルス幅変調信号Ｖｃｍｐの立上りにおいてＤフリップフロップＤＦＦ２で取り込まれ、出力Ｑ２として出力される。出力Ｑ２の立上り時にパルス信号ｏｕｔ＿ｕｄとして出力される。
【００７０】
このように、負荷電流が時間とともに減少していく場合、ＰｃｈトランジスタＰ１を流れる電流Ｉｐのピーク値がある所定のレベルＬｔｈを下回ると、パルス信号ｏｕｔ＿ｕｄが出力される。
【００７１】
つぎに、負荷電流が増えてきて、パルス信号ｏｕｔ＿ｏｖによってＰＦＭ制御からＰＷＭ制御に移る場合について説明する。ＰＦＭ制御動作の状態で負荷ＬＯＡＤが重くなってくると、エラーアンプ出力信号Ｖｅｒｒを高くして、スイッチング周波数を上げるようにフィードバック制御が働く。図７に示す負荷判定回路５１から分かるように、エラーアンプ出力信号Ｖｅｒｒの電圧値が高くなり内部基準電圧Ｖｒｏｖを超えると、コンパレータＣｍｐ４の出力がＨｉｇｈに変わる。コンパレータＣｍｐ４の出力を受ける遅延回路ｄｌｙ２とアンドゲートＡＮＤ２によりＨｉｇｈになった時点で、パルス信号ｏｕｔ＿ｏｖとしてパルスが出力される。
【００７２】
このように、負荷電流が時間とともに増加していく場合、ＰｃｈトランジスタＰ１を流れる電流Ｉｐのピーク値がある所定のレベルＵｔｈを超えるとき、パルス信号ｏｕｔ＿ｏｖが出力される。
【００７３】
なお、これらのパルス信号を出力するしきい値となるＵｔｈ，Ｌｔｈは、切替え信号ＰＷＭ／ＰＦＭが所定のヒステリシス特性をもつように、Ｕｔｈ＞Ｌｔｈの関係に設定されている。
【００７４】
図９は、図５のＰＷＭ／ＰＦＭ決定回路における出力電圧変化検出回路の具体的な構成例を示す回路図である。
この出力電圧変化検出回路５２は、微分回路９１，９３、二乗回路９２，９４、及びセット付きＤフリップフロップＤＦＦ３とから構成されている。微分回路９１には出力電圧制御信号Ｖｃｏｎｔが供給され、その微分出力Ｓ１を二乗回路９２により絶対値信号Ｓ２に変換している。また、出力電圧信号Ｖｏｕｔは、微分回路９３に供給され、その微分出力Ｓ３を二乗回路９４により絶対値信号Ｓ４に変換している。二乗回路９２，９４は、それぞれＤフリップフロップＤＦＦ３のセット端子ｓとクロック端子に接続されている。したがって、二つの絶対値信号Ｓ２，Ｓ４に基づいて出力電圧の変化に対応する判定信号ｒｅｑ２が、ＤフリップフロップＤＦＦ３のＱ信号として出力される。
【００７５】
図１０は、出力電圧変化検出回路の各部動作信号波形を示している。出力電圧制御信号Ｖｃｏｎｔの微分出力Ｓ１の絶対値をとることで、同図（ｄ）に示すように出力電圧制御信号Ｖｃｏｎｔの変化時にＨｉｇｈとなる絶対値信号Ｓ２が得られる。出力電圧信号Ｖｏｕｔについても同様に、出力電圧信号Ｖｏｕｔの変化時にＨｉｇｈとなる絶対値信号Ｓ４を得る。そして、ＤフリップフロップＤＦＦ３を用いて、出力電圧制御信号Ｖｃｏｎｔを変えた直後から出力電圧信号Ｖｏｕｔが変化していって、それが安定するまでの間、判定信号ｒｅｑ２をＨｉｇｈに保持することができる。
【００７６】
図１１は、図９とは別の出力電圧変化検出回路の具体的な構成例を示す回路図である。
同図において、出力電圧変化検出回路５２は、電圧源Ｅｓ２，Ｅｓ３、コンパレータＣｍｐ６，Ｃｍｐ７、及びオアゲートＯＲ２から構成されている。エラーアンプＡｍｐ１、位相補償用抵抗Ｒ１、位相補償用コンデンサＣ１は、図１のＤＣ−ＤＣコンバータを構成する増幅手段であって、出力電圧制御信号Ｖｃｏｎｔを基準電圧として負荷ＬＯＡＤに供給される電圧レベルに応じて変化するフィードバック信号との差電圧を増幅するものである。位相補償用抵抗Ｒ１の端子間に発生する電圧ＶＲ１は、電圧源Ｅｓ２を介してコンパレータＣｍｐ６のプラス入力端子にオフセット電圧−Ｖｏｆを加えて供給され、コンパレータＣｍｐ７のプラス入力端子にそのまま供給されている。また、フィードバック信号Ｖｆｂは、電圧源Ｅｓ３を介してコンパレータＣｍｐ７のマイナス入力端子にオフセット電圧Ｖｏｆを加えて供給され、コンパレータＣｍｐ６のマイナス入力端子にはそのまま供給されている。
【００７７】
コンパレータＣｍｐ６，Ｃｍｐ７の各出力信号Ｖｃｍｐ６、Ｖｃｍｐ７は、オアゲートＯＲ２に入力され、このオアゲートＯＲ２において出力電圧変化検出回路５２の出力として判定信号ｒｅｑ２が生成される。
【００７８】
つぎに、出力電圧変化検出回路５２の動作について説明する。図１２は、図１１の出力電圧変化検出回路における各部の動作信号波形を示す図である。
同図（ａ）において、時刻ｔ１で出力電圧制御信号Ｖｃｏｎｔを上げると、出力電圧信号Ｖｏｕｔ（同図（ｂ））も上昇するが、エラーアンプＡｍｐ１の働きによってエラーアンプ出力信号Ｖｅｒｒが上昇するために、位相補償用コンデンサＣ１に電流が流れる（同図（ｃ））。これに伴って、位相補償用抵抗Ｒ１に電圧降下ＶＲ１が生じる。時刻ｔ２で出力電圧信号Ｖｏｕｔが安定すると、エラーアンプ出力信号Ｖｅｒｒも一定の値になって、位相補償用コンデンサＣ１に流れていた電流が停止する。その結果、同図（ｄ）に示すように、位相補償用抵抗Ｒ１での電圧降下ＶＲ１も０となる。コンパレータＣｍｐ６は、電圧降下ＶＲ１に対してオフセット電圧Ｖｏｆを越える期間だけ出力信号Ｖｃｍｐ６に矩形電圧波形を生じる（同図（ｅ））。
【００７９】
時刻ｔ３で出力電圧制御信号Ｖｃｏｎｔが下がると、出力電圧信号Ｖｏｕｔ（同図（ｂ））が下降を始めるとともに、エラーアンプＡｍｐ１の働きによってエラーアンプ出力信号Ｖｅｒｒが下降するから、同図（ｄ）に示すように、位相補償用コンデンサＣ１には逆方向の電流が流れる。これにより、位相補償用抵抗Ｒ１には電圧降下ＶＲ１が生じる。そして、時刻ｔ４で出力電圧信号Ｖｏｕｔが安定すると、エラーアンプ出力信号Ｖｅｒｒも一定の値になって、位相補償用コンデンサＣ１に流れていた電流が停止し、位相補償用抵抗Ｒ１での電圧降下ＶＲ１も０となる。コンパレータＣｍｐ７は、電圧降下−ＶＲ１に対してオフセット電圧Ｖｏｆを越える期間だけ出力信号Ｖｃｍｐ７に矩形電圧波形を生じる（同図（ｆ））。
【００８０】
コンパレータＣｍｐ６，Ｃｍｐ７の各出力信号Ｖｃｍｐ６、Ｖｃｍｐ７に基づいて、オアゲートＯＲ２から出力される検出信号ｒｅｑ２は、出力電圧変化の検出信号として、出力電圧信号Ｖｏｕｔの変化時にＨｉｇｈとなる（同図（ｇ））。
【００８１】
このように図１１に示す出力電圧変化検出回路５２では、増幅手段であるエラーアンプＡｍｐ１から出力されるエラーアンプ出力信号ＶｅｒｒとエラーアンプＡｍｐ１へのフィードバック信号Ｖｆｂとのバランスに基づいて、負荷ＬＯＡＤに供給される電圧レベルの変化を検出することができる。言い換えれば、出力電圧をレギュレートするエラーアンプＡｍｐ１の入出力端子間に設けた位相補償用抵抗Ｒ１に対して、電流が発生していない場合にはバランスしている状態とみなして、出力電圧信号Ｖｏｕｔは一定であると判断している。これに対して、位相補償用抵抗Ｒ１に対して電流が発生しているときは、バランスしていない状態であって、出力電圧信号Ｖｏｕｔに変化が生じているものとみなすことができる。
【００８２】
図１３は、負荷電流が急激に変動した場合の出力電圧変化検出回路における各部の動作信号波形を示す図である。
ここでは、出力電圧制御信号Ｖｃｏｎｔは変化しないまま一定に保たれているが、負荷電流Ｉｏｕｔが時刻ｔ１で急激に減少し、その後、時刻ｔ３で急激に上昇する場合の、図１１に示す出力電圧変化検出回路５２の動作信号を示す。ここでも、オフセット電圧Ｖｏｆの大きさに応じて、一定以上の急激な負荷電流の変化が検出されることにより、オアゲートＯＲ２から出力される検出信号ｒｅｑ２がＨｉｇｈになって、ＤＣ−ＤＣコンバータのフィードバック制御方式がＰＦＭからＰＷＭに切り替えられる。
【００８３】
つぎに、図１に示したＤＣ−ＤＣコンバータの動作について説明する。
切替え信号ＰＷＭ／ＰＦＭがＨｉｇｈのときは、発振回路ＯＳＣ１は一定の周波数の三角波信号Ｖｏｓｃ１を出力する。マルチプレクサ回路Ｍｕｘ１，Ｍｕｘ２はそれぞれパルス幅変調用コンパレータＣｍｐ１の出力をドライブ回路Ｄｒ１，Ｄｒ２に伝える。したがって、切替え信号ＰＷＭ／ＰＦＭがＨｉｇｈのときは通常のＰＷＭ制御と同じ制御動作を行う。
【００８４】
切替え信号ＰＷＭ／ＰＦＭがＬｏｗのときは、発振回路ＯＳＣ１はエラーアンプ出力信号Ｖｅｒｒに応じた発振周波数の三角波信号Ｖｏｓｃ１を出力する。ＰｃｈトランジスタＰ１のゲート信号には、パルス幅変調用コンパレータＣｍｐ１の出力をトリガー入力とするワンショット回路Ｏｎｅｓｈｏｔの出力が使用される。ＮｃｈトランジスタＮ１のゲート信号は接地電位ＧＮＤに固定され、ＮｃｈトランジスタＮ１は常にオフ状態となり、接地電位ＧＮＤとチョークコイルＬの間には、ＮｃｈトランジスタＮ１の基板ダイオードＤ２が電流経路として存在する。したがって、この場合のＤＣ−ＤＣコンバータの構成は図３１に示した従来のＰＦＭ制御方式のＤＣ−ＤＣコンバータと同じ構成となり、同じＰＦＭ制御動作を行うものとなる。
【００８５】
以上のことから、出力電圧信号Ｖｏｕｔに変化がなく、ｒｅｑ２＝Ｌｏｗの場合に、重負荷（ｒｅｑ１＝Ｈｉｇｈ）では切替え信号ＰＷＭ／ＰＦＭがＨｉｇｈとなってＤＣ−ＤＣコンバータはＰＷＭ動作を行い、軽負荷（ｒｅｑ１＝Ｌｏｗ）のときはＰＦＭ動作に切り替わる。したがって、ＤＣ−ＤＣコンバータのスイッチング損失を少なくして、広い負荷範囲において高い変換効率が維持できる。
【００８６】
つぎに、出力電圧信号Ｖｏｕｔが変化して、ｒｅｑ２＝Ｈｉｇｈとなる場合を考えると、重負荷（ｒｅｑ１＝Ｈｉｇｈ）では出力電圧信号Ｖｏｕｔの変化にかかわらずＰＷＭ動作を続けるから、短い期間で出力電圧信号Ｖｏｕｔの変化に追従した制御を行うことができる。
【００８７】
図１４は、ＰＷＭ制御において出力電圧信号Ｖｏｕｔが変化する様子を示す信号波形図である。
出力電圧制御信号Ｖｃｏｎｔを時刻ｔ１で立上げ、時刻ｔ３で立下げる。このことに伴い出力電圧信号Ｖｏｕｔは電位Ｖｏｕｔ１から電位Ｖｏｕｔ２まで時間Ｔｒ２をかけて上昇し、電位Ｖｏｕｔ２から電位Ｖｏｕｔ１まで時間Ｔｆ２をかけて下降する。平滑コンデンサＣｏｕｔに対する電流は、出力電圧信号Ｖｏｕｔの増減に伴い平滑コンデンサＣｏｕｔの電荷が増減するための電流と、負荷電流との和である。簡単のため、負荷電流は出力電圧信号Ｖｏｕｔの大きさにかかわらず一定とする。平滑コンデンサＣｏｕｔの電荷を増減するため電流の流れ込みと吐き出しが生じる。
【００８８】
この流れ込みの電流値Ｉｃｒｇ１は、
Ｉｃｒｇ１＝Ｃｏｕｔ×（Ｖｏｕｔ２−Ｖｏｕｔ１）／Ｔｒ２
と表すことができる。また、吐き出し電流Ｉｄｉｓ１は
Ｉｄｉｓ１＝Ｃｏｕｔ×（Ｖｏｕｔ２−Ｖｏｕｔ１）／Ｔｆ２
と表すことができる。これらの式から、出力電圧信号Ｖｏｕｔの変化時間を短縮するためには電流値を速く、かつ大きく変化させることが必要となる。
【００８９】
出力段のトランジスタ（ＭＯＳＦＥＴ）Ｎ１，Ｐ１と、チョークコイルＬとを介して平滑コンデンサＣｏｕｔを充放電するときの電流波形は、出力電圧信号Ｖｏｕｔの電位を変えるために必要な充放電と負荷電流との和の電流を中心にしたスイッチング電流波形となる。ＰＷＭ制御ではスイッチタイミング毎にデューティ比を変えているために比較的短時間で電流値を増減させることが可能である。また、スイッチング周波数を高くすることによって、より短時間に電流値を変えることが可能となる。さらに、出力電圧を下げるときに平滑コンデンサＣｏｕｔからＮｃｈトランジスタＮ１を介して接地電位ＧＮＤにマイナスの電流を放電することで、早い電圧降下が可能となる。
【００９０】
つぎに、出力電圧信号Ｖｏｕｔが変化してｒｅｑ２＝Ｈｉｇｈとなる場合であって、しかも軽負荷（すなわち、ｒｅｑ１＝Ｌｏｗ）のときの動作について説明する。
【００９１】
図１５は、図１のＤＣ−ＤＣコンバータの軽負荷時における出力電圧の変化を示す波形図である。
時刻ｔ０において出力電圧信号Ｖｏｕｔは変化前であるため、判定信号ｒｅｑ２と切替え信号ＰＷＭ／ＰＦＭはＬｏｗであり、ＤＣ−ＤＣコンバータはＰＦＭ動作を行っている。そのため、チョークコイルＬを流れるコイル電流ＩＬは不連続になっている。
【００９２】
出力電圧制御信号Ｖｃｏｎｔが高く変化する時刻ｔ１で判定信号ｒｅｑ２と切替え信号ＰＷＭ／ＰＦＭはＨｉｇｈになり、ＰＷＭ動作に移る。コイル電流ＩＬは連続的に流れるようになり、平滑コンデンサＣｏｕｔに流れ込む電流の平均値が著しく大きくなるため、出力電圧信号Ｖｏｕｔを短期間に上昇させることができる。出力電圧信号Ｖｏｕｔの変化が終了する時刻ｔ２以降はＰＦＭ動作に戻り、低消費動作を続ける。
【００９３】
出力電圧制御信号Ｖｃｏｎｔが低く変化する時刻ｔ３でＰＷＭ動作に移ると、コイル電流ＩＬは連続的に流れ、かつ電流の一部あるいは全体がマイナスの値になる。コイル電流ＩＬがマイナスのときは、平滑コンデンサＣｏｕｔの電荷がチョークコイルＬを介して放電する方向を示す。したがって、通常のＰＦＭ動作では、マイナスの電流を流せないため出力電圧信号Ｖｏｕｔを下げるときは、平滑コンデンサＣｏｕｔと負荷電流の時定数より短い時間で低下できなかったが、この発明のＤＣ−ＤＣコンバータでは出力電圧信号Ｖｏｕｔを短期間に低下させることが可能となる。出力電圧信号Ｖｏｕｔの変化が終了する時刻ｔ４以降は再びＰＦＭ動作に戻り、低消費動作を続ける。
【００９４】
図１６は、図１のＤＣ−ＤＣコンバータに出力電圧変化検出回路として図１１に示す回路を使用した場合における負荷電流の急変時での出力電圧の変化を示す波形図である。
【００９５】
時刻ｔ０においては、負荷電流Ｉｏｕｔが小さいために、判定信号ｒｅｑ２と切替え信号ＰＷＭ／ＰＦＭはＬｏｗであり、ＤＣ−ＤＣコンバータはＰＦＭ動作を行っている。そのため、チョークコイルＬを流れるコイル電流ＩＬは不連続になっている。
【００９６】
負荷電流Ｉｏｕｔが急激に減少する時刻ｔ１では、出力電圧信号Ｖｏｕｔが上昇する。このとき、判定信号ｒｅｑ２と切替え信号ＰＷＭ／ＰＦＭはＨｉｇｈになってＰＷＭ動作に移り、コイル電流ＩＬは連続的に流れるようになる。したがって、ＰＦＭ制御の場合に比較して、出力電圧信号Ｖｏｕｔを短期間に収束させることができる。出力電圧信号Ｖｏｕｔの変化が終了する時刻ｔ２以降は再びＰＦＭ動作に戻り、低消費動作を続ける。
【００９７】
負荷電流Ｉｏｕｔが急激に増加する時刻ｔ３では、出力電圧信号Ｖｏｕｔが下降する。このときＰＷＭ動作に移ることによって、コイル電流ＩＬは連続的に流れる。したがって、出力電圧制御信号Ｖｃｏｎｔが変化しないで、負荷電流Ｉｏｕｔが変わった場合にも、この発明のＤＣ−ＤＣコンバータでは出力電圧信号Ｖｏｕｔを短期間に収束させることが可能となる。出力電圧信号Ｖｏｕｔが収束する時刻ｔ４以降には、再びＰＦＭ動作に戻り、低消費動作を続ける。
【００９８】
以上、第１の実施の形態に係るＤＣ−ＤＣコンバータは、出力電圧が変化するときは負荷状態にかかわらずＰＷＭ制御を行わせることで、出力容量の充放電電流を短期間で増減でき、出力電圧の遷移時間を短縮できるから、広い負荷領域において高効率を維持すると同時に、軽負荷条件下でも出力電圧信号の応答性を低下させない利点がある。
（第２の実施の形態）
上述したＤＣ−ＤＣコンバータでは、広い負荷領域において高効率を維持すると同時に、軽負荷条件下でも出力電圧信号Ｖｏｕｔの応答性を低下させないことができる。ところが、このＤＣ−ＤＣコンバータには、出力電圧制御信号Ｖｃｏｎｔにステップ状の変動があると、エラーアンプＡｍｐ１の動作点も同時にステップ状に変化し、その値を初期値として目標値が決定されるために、出力電圧信号Ｖｏｕｔにオーバーシュートが生じるという問題があった。また、ＰＷＭ／ＰＦＭ決定回路１０では、負荷ＬＯＡＤが軽負荷で、かつ出力電圧信号Ｖｏｕｔの変化がないとして、ＰＷＭ／ＰＦＭ切替え信号がＬｏｗになり、あるいは再びＨｉｇｈになる時、出力電圧信号Ｖｏｕｔにアンダーシュートやオーバーシュートが発生するという問題もあった。
（第２の実施の形態についての構成の説明）
最初に、これら２つの問題を解決した別のＤＣ−ＤＣコンバータの構成について説明する。図１７は、第１の実施の形態とは別のＤＣ−ＤＣコンバータの一例を示す回路図である。
【００９９】
第２の実施の形態に係るＤＣ−ＤＣコンバータは、入力電源電圧Ｖｉｎを所定の電圧レベルに変換して、負荷ＬＯＡＤに供給するものであって、エラーアンプＡｍｐ１、位相補償用コンデンサＣ１、位相補償用抵抗Ｒ１、帰還抵抗Ｒ２，Ｒ３、発振回路ＯＳＣ２、パルス幅変調用コンパレータＣｍｐ１、ワンショット回路Ｏｎｅｓｈｏｔ、マルチプレクサ回路Ｍｕｘ１，Ｍｕｘ２、ドライブ回路Ｄｒ１，Ｄｒ２、出力用のＰｃｈトランジスタ（ＭＯＳＦＥＴ）Ｐ１、Ｎｃｈトランジスタ（ＭＯＳＦＥＴ）Ｎ１、チョークコイルＬ、ダイオードＤ２、平滑コンデンサＣｏｕｔ、ＰＷＭ／ＰＦＭ決定回路１０、及び減算回路ＳＵＢ１から構成されている。
【０１００】
このＤＣ−ＤＣコンバータでは、後述する図１９に示す構成の発振回路ＯＳＣ２に置き換えられている点で、第１の実施の形態とは異なっている。
また、負荷ＬＯＡＤに供給された出力電圧信号Ｖｏｕｔを抵抗Ｒ２，Ｒ３で分圧して生成したフィードバック信号Ｖｆｂが、減算回路ＳＵＢ１のＶｐ入力端子に接続されるとともに、出力電圧制御信号Ｖｃｏｎｔが減算回路ＳＵＢ１のＶｍ入力端子に接続されている。減算回路ＳＵＢ１では、これらフィードバック信号Ｖｆｂと出力電圧制御信号Ｖｃｏｎｔとの差信号Ｖｓｕｂが生成されている。
【０１０１】
さらに、エラーアンプＡｍｐ１は位相補償用抵抗Ｒ１と位相補償用コンデンサＣ１を使って積分回路が形成される。このエラーアンプＡｍｐ１のプラス入力端子には基準電圧信号Ｖｒ２が接続され、マイナス入力端子には減算回路ＳＵＢ１のｓｕｂ出力端子から出力される差信号Ｖｓｕｂが接続されている。
【０１０２】
このＤＣ−ＤＣコンバータの上述した回路以外の構成については、第１の実施の形態で説明したのものと同じであるから、それぞれ対応する部分に同一の符号を付けて、それらの詳細な説明を省く。
【０１０３】
図１８は、減算回路の具体的な構成例を示す回路図である。この減算回路ＳＵＢ１は、オペアンプＡｍｐ３と４つの抵抗Ｒ１１〜Ｒ１４によって構成され、オペアンプＡｍｐ３には、フィードバック信号Ｖｆｂ（＝Ｖｐ）と基準電圧信号Ｖｒ３がそれぞれ抵抗Ｒ１１、Ｒ１２を介してプラス入力端子に接続され、出力電圧制御信号Ｖｃｏｎｔ（＝Ｖｍ）が抵抗Ｒ１３を介してマイナス入力端子に接続されている。Ｒ１１＝Ｒ１２＝Ｒ１３＝Ｒ１４とすると、このオペアンプＡｍｐ３から出力される差信号Ｖｓｕｂは、Ｖｐ−Ｖｍ＋Ｖｒ３となる。したがって、図１７のＤＣ−ＤＣコンバータにおけるエラーアンプＡｍｐ１には、マイナス入力端子にＶｆｂ−Ｖｃｏｎｔ＋Ｖｒ３が印加される。
【０１０４】
ここでは、エラーアンプＡｍｐ１の基準電圧信号Ｖｒ２が減算回路ＳＵＢ１の基準電圧信号Ｖｒ３と等しい大きさに設定されていれば、フィードバック信号Ｖｆｂが出力電圧制御信号Ｖｃｏｎｔを下回ったとき（Ｖｃｏｎｔ＞Ｖｆｂ）には、エラーアンプ出力信号Ｖｅｒｒの電位が上がり、フィードバック信号Ｖｆｂが出力電圧制御信号Ｖｃｏｎｔを上回ったとき（Ｖｃｏｎｔ＜Ｖｆｂ）には、エラーアンプ出力信号Ｖｅｒｒの電位が下がる。したがって、ＰＷＭ制御されるＤＣ−ＤＣコンバータは、出力電圧制御信号Ｖｃｏｎｔをステップ状に変化させても出力電圧信号Ｖｏｕｔにオーバーシュートが生じることなく、所望する動作を安定して実現できる。
【０１０５】
図１９は、図１７のＤＣ−ＤＣコンバータにおける発振回路の具体的な構成例を示す回路図である。
この実施の形態に係る発振回路ＯＳＣ２は、オペアンプＡｍｐ２、マルチプレクサ回路Ｍｕｘ３，Ｍｕｘ４、コンパレータＣｍｐ２，Ｃｍｐ３、Ｐｃｈトランジスタ（ＭＯＳＦＥＴ）Ｐ３〜Ｐ７、Ｎｃｈトランジスタ（ＭＯＳＦＥＴ）Ｎ４〜Ｎ７、抵抗Ｒ５，Ｒ６、ノアゲートＮＯＲ１，ＮＯＲ２、基準電圧Ｖｒ６（第１の基準電圧）、及びコンデンサＣ３から構成されている。
【０１０６】
図１９において、この発振回路ＯＳＣ２を構成するオペアンプＡｍｐ２のマイナス入力には、マルチプレクサ回路Ｍｕｘ３からセレクト端子Ｓへの入力信号電圧に応じて、内部基準電圧Ｖｒｏｓｃ、あるいは入力端子ｉｎからのエラーアンプ出力信号Ｖｅｒｒのいずれか一方が印加される。マルチプレクサ回路Ｍｕｘ３は、図２で説明したマルチプレクサ回路Ｍｕｘ１，Ｍｕｘ２と同じ機能をもつ。このマルチプレクサ回路Ｍｕｘ３では、セレクト端子Ｓに供給される切替え信号ＰＷＭ／ＰＦＭがＰＷＭモードであるときは内部基準電圧Ｖｒｏｓｃを出力し、ＰＦＭモードのときはエラーアンプ出力信号Ｖｅｒｒを出力する。
【０１０７】
ＰｃｈトランジスタＰ３のドレインとオペアンプＡｍｐ２のプラス入力は、ともにマルチプレクサ回路Ｍｕｘ４の出力端子ｏｕｔに接続される。マルチプレクサ回路Ｍｕｘ４の「１」入力端子は、第２の抵抗回路である抵抗Ｒ５を介してグランドに接続され、「０」入力端子は、第１の抵抗回路である抵抗Ｒ６を介して基準電圧Ｖｒ６に接続される。マルチプレクサ回路Ｍｕｘ４のセレクト端子Ｓには、切替え信号ＰＷＭ／ＰＦＭが供給されている。
【０１０８】
オペアンプＡｍｐ２とＰｃｈトランジスタＰ３、抵抗Ｒ５，Ｒ６、及び基準電圧Ｖｒ６の構成により、ＰＷＭモードのときにＰｃｈトランジスタＰ３に流れる電流Ｉ３の大きさはＶｒｏｓｃ／Ｒ５となり、ＰＦＭモードのときには（Ｖｅｒｒ−Ｖｒ６）／Ｒ６となる。また、ＰｃｈトランジスタＰ４はＰｃｈトランジスタＰ３とゲートへの入力が共通であり、ゲート・ソース間電圧が等しいため、ＰｃｈトランジスタＰ４のドレイン電流Ｉ４は電流Ｉ３にＰｃｈトランジスタＰ４とＰｃｈトランジスタＰ３のゲート幅／ゲート長の比をかけた値になる。このことは、他のトランジスタを流れる電流Ｉ５，Ｉ６，Ｉ７に対しても同様に成り立つ。ＰｃｈトランジスタＰ７及びＮｃｈトランジスタＮ７のゲートには、ＲＳフリップフロップを構成するノアゲートＮＯＲ２に接続され、その出力信号Ｖｃが供給される。ＲＳフリップフロップの出力信号ＶｃがＨｉｇｈのときＮｃｈトランジスタＮ７がオン、ＰｃｈトランジスタＰ７がオフのためコンデンサＣ３からＮｃｈトランジスタＮ７，Ｎ６の経路で電流Ｉ７が放電される。ＲＳフリップフロップの出力信号ＶｃがＬｏｗのときＮｃｈトランジスタＮ７がオフ、ＰｃｈトランジスタＰ７がオンのため、コンデンサＣ３にＰｃｈトランジスタＰ６，Ｐ７の経路で電流Ｉ６が充電される。
【０１０９】
コンデンサＣ３の充電電圧として出力される三角波信号Ｖｏｓｃ２は、Ｖｈｏｓｃ＞Ｖｌｏｓｃの関係にある内部基準電圧をそれぞれ入力する２つのコンパレータＣｍｐ２，Ｃｍｐ３によって、その電位が監視されている。すなわち、ＲＳフリップフロップの出力信号ＶｃがＬｏｗのとき三角波信号Ｖｏｓｃ２は電位が上がり、それが内部基準電圧Ｖｈｏｓｃを超えた時点でコンパレータＣｍｐ２の出力がＨｉｇｈになって出力信号ＶｃがＨｉｇｈに変わる。その後、三角波信号Ｖｏｓｃ２は電位が下がり、それが内部基準電圧Ｖｌｏｓｃより低くなった時点でコンパレータＣｍｐ３の出力がＨｉｇｈになって出力信号Ｖｃは再びＬｏｗになる。
【０１１０】
図２０は、図１９の発振回路から出力される三角波信号Ｖｏｓｃ２を示す信号波形図である。
この三角波信号Ｖｏｓｃ２は、下限値をＶｌｏｓｃ、上限値をＶｈｏｓｃとするとき、その電位上昇の周期Ｔｒは、
Ｔｒ＝Ｃ３×（Ｖｈｏｓｃ−Ｖｌｏｓｃ）／Ｉ６
となる。また、同様にして電位下降の周期Ｔｆは、
Ｔｆ＝Ｃ３×（Ｖｈｏｓｃ−Ｖｌｏｓｃ）／Ｉ７
として表すことができる。ここで、電流Ｉ６，Ｉ７は電流Ｉ３の大きさと比例関係にある。したがって、三角波信号Ｖｏｓｃ２の発振周波数（ｆｏｓｃ２）は、抵抗Ｒ５，Ｒ６の大きさ、内部基準電圧Ｖｒｏｓｃ、基準電圧Ｖｒ６あるいは入力端子ｉｎに印加されるエラーアンプ出力信号Ｖｅｒｒの電圧値を変えることによって調整することが可能である。
【０１１１】
なお、ＰＷＭ／ＰＦＭ決定回路１０の具体的な構成などは、第１の実施の形態で説明したものと同じである。
（第１の実施の形態における問題点の説明）
つぎに、上記構成の発振回路ＯＳＣ２を用いたＤＣ−ＤＣコンバータの動作を説明する前に、第１の実施の形態に係るＤＣ−ＤＣコンバータ（図１）において、ＰＷＭ／ＰＦＭ制御の切替え時に発生するアンダーシュート、オーバーシュートについて説明する。
【０１１２】
図２１は、図１のＤＣ−ＤＣコンバータを三角波信号Ｖｏｓｃ１に基づいてＰＷＭ制御する場合の、定常状態におけるエラーアンプ出力信号Ｖｅｒｒと出力電圧信号Ｖｏｕｔとの関係を示す図である。
【０１１３】
図１のＤＣ−ＤＣコンバータは、ＰＷＭモードのときには、図３に示す発振回路ＯＳＣ１から出力された三角波信号Ｖｏｓｃ１がエラーアンプ出力信号Ｖｅｒｒと比較され、エラーアンプ出力信号Ｖｅｒｒの大きさに応じて出力電圧信号Ｖｏｕｔが決定される。ただし、エラーアンプ出力信号Ｖｅｒｒの大きさが設定された下限値Ｖｌｏｓｃ以下のとき、出力電圧信号Ｖｏｕｔは０Ｖとなり、上限値Ｖｈｏｓｃ以上のとき、出力電圧信号Ｖｏｕｔは入力電源電圧Ｖｉｎに等しくなる。
【０１１４】
図２２は、図１のＤＣ−ＤＣコンバータを三角波信号Ｖｏｓｃ１に基づいてＰＦＭ制御する場合の、エラーアンプ出力信号Ｖｅｒｒと発振周波数ｆｏｓｃとの関係を示す図である。ＰＦＭモードで動作するとき、図３に示す発振回路ＯＳＣ１ではエラーアンプ出力信号Ｖｅｒｒの大きさに比例して発振周波数ｆｏｓｃが決定され、その結果としてＤＣ−ＤＣコンバータの出力電流が定まる。
【０１１５】
図２３は、エラーアンプ出力信号Ｖｅｒｒに対するＰＦＭ制御とＰＷＭ制御での動作点を説明する図である。
図２３では、例えば、エラーアンプ出力信号Ｖｅｒｒの大きさがＶｅｒｒ１のとき、ＰＷＭモードでは出力電圧信号ＶｏｕｔはＶ１であり、ＰＦＭモードでは発振周波数ｆｏｓｃはｆｏｓｃ１である。すなわち、ＰＦＭモードで動作する場合に、Ｖｅｒｒとｆｏｓｃとは比例関係にあり、またｆｏｓｃは負荷電流Ｉｏｕｔにも比例する。このことから、エラーアンプ出力信号Ｖｅｒｒは負荷電流Ｉｏｕｔに応じて上限値Ｖｈｏｓｃから０Ｖ近辺まで下がる可能性があることがわかる。また、ＰＷＭモードでは出力電圧信号Ｖｏｕｔはエラーアンプ出力信号Ｖｅｒｒの大きさで決定される。
【０１１６】
いま、ＤＣ−ＤＣコンバータの出力電圧信号Ｖｏｕｔが変化し、あるいは負荷ＬＯＡＤが重負荷に変わって、ＰＦＭモードからＰＷＭモードに切替わる場合を考える。図２４は、ＰＦＭ制御からＰＷＭ制御に切替わる過程で生じる出力電圧信号Ｖｏｕｔのアンダーシュートを説明する図である。
【０１１７】
ＰＦＭモード時に初期の出力電圧信号ＶｏｕｔがＶｏｕｔ１であって、それに対応する発振周波数をｆｏｓｃ２とする。いま、出力電圧信号Ｖｏｕｔが変動してＰＷＭモードに切替わったときに、電位Ｖｏｕｔ３に対応するエラーアンプ出力信号Ｖｅｒｒも電位Ｖｅｒｒ３に変化するものとする。ところが、時刻ｔ１のタイミングでＰＦＭモードからＰＷＭモードへ切替わっても、第１の実施の形態に係るＤＣ−ＤＣコンバータでは位相補償用コンデンサＣ１、位相補償用抵抗Ｒ１の働きによって、エラーアンプ出力信号Ｖｅｒｒは急激に変化しない。すなわち、ＰＷＭモードに切替わった直後において暫くの間は、エラーアンプ出力信号Ｖｅｒｒが発振周波数ｆｏｓｃ２に対応する電位Ｖｅｒｒ２の近傍に留まることになる。また、この電位Ｖｅｒｒ２は下限値Ｖｌｏｓｃより低いため、パルス幅変調用コンパレータＣｍｐ１の働きによって出力段のＮｃｈトランジスタ（ＭＯＳＦＥＴ）Ｎ１は常にオンし、Ｐｃｈトランジスタ（ＭＯＳＦＥＴ）Ｐ１はオフしてしまう。しかも、出力電圧信号ＶｏｕｔのノードはチョークコイルＬとＮｃｈトランジスタ（ＭＯＳＦＥＴ）Ｎ１とを介して接地されているために、出力電圧信号Ｖｏｕｔは時刻ｔ１のタイミングで０Ｖに向かって急激に低下する。その後、出力電圧信号Ｖｏｕｔからのフィードバック信号Ｖｆｂが低下することによって、エラーアンプＡｍｐ１の働きによりエラーアンプ出力信号Ｖｅｒｒは再び上昇しはじめて電位Ｖｅｒｒ３に到達し、出力電圧信号Ｖｏｕｔも対応する電位Ｖｏｕｔ３に落ち着く。
【０１１８】
第１の実施の形態に係るＤＣ−ＤＣコンバータでは、ＰＷＭモードからＰＦＭモードに切替わるときでも、同様の問題が生じる。図２５は、ＰＷＭ制御からＰＦＭ制御に切替わる過程で生じる出力電圧信号Ｖｏｕｔのオーバーシュートを説明する図である。
【０１１９】
ＰＷＭモード時の出力電圧信号ＶｏｕｔがＶｏｕｔ３であって、ＰＦＭモードに切替わったときに発振周波数がｆｏｓｃ２に変化するものとする。最初に電位Ｖｅｒｒ３であったエラーアンプＡｍｐ１は、時刻ｔ２のタイミングでＰＷＭモードからＰＦＭモードへ切替わっても、そのエラーアンプ出力信号Ｖｅｒｒは急激に変化できず、ワンショット回路Ｏｎｅｓｈｏｔではｆｏｓｃ２より高い周波数でＰｃｈトランジスタ（ＭＯＳＦＥＴ）Ｐ１に対するスイッチング信号が生成される。そのため、平滑コンデンサＣｏｕｔには余分な電流が流れ込むことになり、出力電圧信号Ｖｏｕｔは時刻ｔ２のタイミングから上昇しはじめる。その後、出力電圧信号Ｖｏｕｔからのフィードバック信号Ｖｆｂが上昇することによって、エラーアンプＡｍｐ１の働きによりエラーアンプ出力信号Ｖｅｒｒは下降しはじめて電位Ｖｅｒｒ２に到達し、スイッチング信号の発振周波数はｆｏｓｃ２となり、出力電圧信号Ｖｏｕｔも対応する電位Ｖｏｕｔ１に落ち着く。
（第２の実施の形態についての動作の説明）
つぎに、図１７に示したＤＣ−ＤＣコンバータの動作について説明する。
【０１２０】
図２６は、三角波信号Ｖｏｓｃ２に基づくＰＦＭ制御動作におけるエラーアンプ出力信号Ｖｅｒｒと発振周波数ｆｏｓｃとの関係を示す図、図２７及び図２８は、いずれもエラーアンプ出力信号Ｖｅｒｒに対するＰＦＭ制御とＰＷＭ制御での動作点を説明する図である。
【０１２１】
以下、図１９に示すような発振回路ＯＳＣ２を用いたＤＣ−ＤＣコンバータの動作を説明する。ここでは、出力電圧信号Ｖｏｕｔのアンダーシュート、オーバーシュートを抑制することができる。
【０１２２】
三角波信号Ｖｏｓｃ２の発振周波数ｆｏｓｃは、図１９の発振回路ＯＳＣ２では電流Ｉ３の大きさによって決定される。したがって、ＰＦＭ制御動作には電流Ｉ３が（Ｖｅｒｒ−Ｖｒ６）／Ｒ６であることから、エラーアンプ出力信号Ｖｅｒｒが基準電圧Ｖｒ６より大きい範囲（Ｖｅｒｒ＞Ｖｒ６）では、図２６に示すように、発振周波数ｆｏｓｃを（Ｖｅｒｒ−Ｖｒ６）の大きさに比例して決定できる。
【０１２３】
また、Ｖｅｒｒ≦Ｖｒ６では、図１９においてオペアンプＡｍｐ２にはそれぞれマルチプレクサ回路Ｍｕｘ３，Ｍｕｘ４からの２入力が比較され、出力信号がＨｉｇｈになる。したがって、ＰｃｈトランジスタＰ３、Ｐ４が遮断され、電流Ｉ３＝Ｉ４＝０となるから、図２６に示すように、発振周波数ｆｏｓｃを０にできる。
【０１２４】
図２７は、エラーアンプ出力信号Ｖｅｒｒに対するＰＦＭ制御とＰＷＭ制御での動作点を説明する図である。ここでは、基準電圧Ｖｒ６がエラーアンプ出力信号Ｖｅｒｒの下限値Ｖｌｏｓｃより大きい場合を想定している。
【０１２５】
まず、ＰＦＭモードで動作するＤＣ−ＤＣコンバータの出力電圧信号Ｖｏｕｔが変化して、ＰＷＭモードに切替わる場合を考える。ＰＦＭモード時に初期の出力電圧信号ＶｏｕｔがＶｏｕｔ３ａであって、それに対応する発振周波数をｆｏｓｃ２とする。また、出力電圧信号Ｖｏｕｔが変動してＰＷＭモードに切替わったとき、その電位Ｖｏｕｔ３に対応するエラーアンプ出力信号Ｖｅｒｒが電位Ｖｅｒｒ３に変化するものとする。
【０１２６】
ＰＦＭモードからＰＷＭモードへ切替わっても、位相補償用コンデンサＣ１、位相補償用抵抗Ｒ１の働きによってエラーアンプ出力信号Ｖｅｒｒは、第１の実施の形態に係るＤＣ−ＤＣコンバータと同様に急激に変化しない。すなわち、ＰＷＭモードに切替わった直後において暫くの間は、エラーアンプ出力信号Ｖｅｒｒが発振周波数ｆｏｓｃ２に対応する電位Ｖｅｒｒ２の近傍に留まることになる。しかし、この例ではＰＷＭモードに切り替えた直後に、出力電圧信号Ｖｏｕｔはエラーアンプ出力信号Ｖｅｒｒに対応する電圧Ｖｏｕｔ３ａに向かい、その後は出力電圧信号Ｖｏｕｔのフィードバック信号であるフィードバック信号Ｖｆｂが下がったことで、エラーアンプＡｍｐ１の働きによりエラーアンプ出力信号Ｖｅｒｒが上昇する。ここでは、基準電圧Ｖｒ６の大きさによって決まる発振周波数ｆｏｓｃ２に対応するエラーアンプ出力信号Ｖｅｒｒは、その電位Ｖｅｒｒ２をＰＷＭモードにおける電位Ｖｅｒｒ３との電位差が小さくなるように設定しておくことができるので、ＰＷＭモードに切替わった後の本来のエラーアンプ出力信号Ｖｅｒｒの電位Ｖｅｒｒ３にセットリングされるまでの時間を短縮できる。したがって、ＰＷＭ制御における動作点のずれが少なくなって、アンダーシュートの絶対値を小さくできる。
【０１２７】
第２の実施の形態に係るＤＣ−ＤＣコンバータでは、ＰＷＭモードからＰＦＭモードに切替わるときも、同様の効果がある。ＰＷＭモード時の出力電圧信号ＶｏｕｔがＶｏｕｔ３であって、ＰＦＭモードに切替わったときに発振周波数がｆｏｓｃ２に変化するものとする。最初に電位Ｖｅｒｒ３であったエラーアンプＡｍｐ１は、時刻ｔ２のタイミングでＰＷＭモードからＰＦＭモードへ切替わっても、そのエラーアンプ出力信号Ｖｅｒｒは急激に変化できないで、発振周波数はｆｏｓｃ２より高い周波数でＰｃｈトランジスタ（ＭＯＳＦＥＴ）Ｐ１をスイッチングしている。しかし、エラーアンプ出力信号Ｖｅｒｒの電位Ｖｅｒｒ２とＰＷＭモードにおける電位Ｖｅｒｒ３との電位差を小さく設定しておくことで、エラーアンプ出力信号Ｖｅｒｒが電位Ｖｅｒｒ２に到達するまでの時間を短縮できる。したがって、ＰＦＭ制御におけるオーバーシュートの大きさを小さくできる効果がある。
【０１２８】
このように、エラーアンプ出力信号Ｖｅｒｒに対するＰＦＭ制御とＰＷＭ制御での動作点が図２７に示すように設定されていれば、ＰＦＭモードからＰＷＭモードに移行するとき、発振周波数ｆｏｓｃが０に近いときでも、エラーアンプ出力信号Ｖｅｒｒの電位Ｖｅｒｒ２は必ず下限値Ｖｌｏｓｃより高くなる。したがって、ＰＷＭモードに移行した後に、出力段のＮｃｈトランジスタ（ＭＯＳＦＥＴ）Ｎ１が継続してオンしたり、Ｐｃｈトランジスタ（ＭＯＳＦＥＴ）Ｐ１がオフになったりしないし、出力電圧信号Ｖｏｕｔが０Ｖに向かって急激に低下することもない。また、ＰＷＭモードからＰＦＭモードに切替わるときでも、出力電圧信号Ｖｏｕｔのオーバーシュートを小さくできるが、ＰＷＭモードでのＶｏｕｔが基準電圧Ｖｒ６に対応する電位ＶｏｕｔＬより低い場合には、ＰＦＭモードへの切替えは好ましくない。電位ＶｏｕｔＬ以下の出力電圧信号Ｖｏｕｔに対応するエラーアンプ出力信号Ｖｅｒｒの大きさでは、ＰＦＭモードでの発振周波数ｆｏｓｃが０になって、発振停止状態となるからである。
【０１２９】
図２８は、エラーアンプ出力信号Ｖｅｒｒに対するＰＦＭ制御とＰＷＭ制御での動作点を説明する図である。ここでは、図２７の場合と異なり、基準電圧Ｖｒ６をエラーアンプ出力信号Ｖｅｒｒの下限値Ｖｌｏｓｃより小さな電圧値としている。これにより、ＰＷＭモードからＰＦＭモードに切替わるとき、ＰＦＭモードでの発振周波数ｆｏｓｃは０にならず、発振停止状態を回避できる。
【０１３０】
つぎに、ＰＦＭモードからＰＷＭモードに切替わる場合を考える。初期の出力電圧信号ＶｏｕｔがＶｏｕｔ３ａ、対応する発振周波数をｆｏｓｃ２とする。ＰＷＭモードに切替わった後の出力電圧信号Ｖｏｕｔが電位Ｖｏｕｔ３で、対応するエラーアンプ出力信号Ｖｅｒｒを電位Ｖｅｒｒ３としている。図２７について説明したものと同様に、ここでも基準電圧Ｖｒ６の大きさによって決まる発振周波数ｆｏｓｃ２に対応するエラーアンプ出力信号Ｖｅｒｒは、その電位Ｖｅｒｒ２をＰＷＭモードにおける電位Ｖｅｒｒ３との電位差が小さくなるように設定しておくことができるので、ＰＷＭモードに切替わった後の本来のエラーアンプ出力信号Ｖｅｒｒの電位Ｖｅｒｒ３にセットリングされるまでの時間を短縮できる。したがって、ＰＷＭ制御における動作点のずれが少なくなって、アンダーシュートの絶対値を小さくできる。
【０１３１】
なお、ＰＦＭモードからＰＷＭモードに移行するとき、移行前のＰＦＭモードでの発振周波数ｆｏｓｃがエラーアンプ出力信号の下限値Ｖｌｏｓｃに対応する下限周波数値ｆｏｓｃｌより低い場合には、ＰＷＭモードに移行した後に、出力段のＮｃｈトランジスタ（ＭＯＳＦＥＴ）Ｎ１が継続してオンするから、出力電圧信号Ｖｏｕｔが０Ｖに向かって急激に低下する問題が残る。この問題を回避するためには、ＰＦＭモードでの発振周波数ｆｏｓｃを下限周波数値ｆｏｓｃｌ以下で使用しないことが好ましい。
（第２の実施の形態についての効果の説明）
以上に説明したように、第２の実施の形態に係るＤＣ−ＤＣコンバータでは、出力電圧信号Ｖｏｕｔの下限電圧値に制約を付ける場合には、基準電圧Ｖｒ６の大きさをエラーアンプ出力信号Ｖｅｒｒの下限値Ｖｌｏｓｃより大きく設計し（Ｖｒ６＞Ｖｌｏｓｃ）、反対に、出力電圧信号Ｖｏｕｔを０Ｖまで取れるようにして負荷電流Ｉｏｕｔに下限値を付ける場合には、Ｖｒ６＜Ｖｌｏｓｃとする。出力電圧信号Ｖｏｕｔ、負荷電流Ｉｏｕｔともに制限をなくするためには、基準電圧Ｖｒ６をエラーアンプ出力信号Ｖｅｒｒの下限値Ｖｌｏｓｃと等しくすればよい。
【０１３２】
なお、図２７、図２８では、エラーアンプ出力信号Ｖｅｒｒの上限値Ｖｈｏｓｃに対応するＰＦＭ制御の動作点を上限周波数値ｆｏｓｃｈとしており、それより高い周波数でのＰＦＭ動作は考慮していない。これは、ＰＦＭ制御に切り替える目的が、そもそも負荷電流の減少に伴いスイッチング周波数を下げて、広い負荷領域において高い効率を維持することにあるためである。
【０１３３】
この実施の形態に係る発振回路ＯＳＣ２（図１９）では、ＰＷＭモードでの発振周波数とＰＦＭモードでのエラーアンプ出力信号Ｖｅｒｒに対応する発振周波数との関係を独立して設定することができる利点がある。従来から、ＤＣ−ＤＣコンバータは、ＰＷＭモードでの発振周波数をユーザ側で適当な値に選択して使用する場合が多く、そのためにはＩＣ化された発振回路ＯＳＣ２を構成する抵抗Ｒ５を外付け部品としておくことが好ましい。また、集積回路の外部回路として抵抗Ｒ６や基準電圧Ｖｒ６の設定回路を構成することにより、ＰＦＭモードでの動作特性をユーザ側が任意に調整できるようになる。しかも、ＰＷＭモードとＰＦＭモードのいずれにおいても、これらの周波数設定値を独立に決定できるので、いずれか一方のみを調整するにしても、両者ともに調整するにしても、それぞれの調整に際して制約が課されないという利点がある。
【０１３４】
【発明の効果】
以上に説明したように、この発明によれば、ＰＷＭ／ＰＦＭ切替え機能を有するＤＣ−ＤＣコンバータにおいて、広い負荷範囲において高い効率を維持して、しかも軽負荷条件でＰＦＭ動作を行っているときでも出力電圧を高速に変化できる。
【０１３５】
また、この発明のＤＣ−ＤＣコンバータは、出力電圧制御信号にステップ状の変動があっても、出力電圧信号にオーバーシュートが生じない。
さらに、ＰＷＭ／ＰＦＭ切替え時に発生するアンダーシュート、オーバーシュートを抑制して、その絶対値を小さくするとともに、継続時間の短縮を可能とする。
【図面の簡単な説明】
【図１】この発明のＤＣ−ＤＣコンバータの一例を示す回路図である。
【図２】図１のＤＣ−ＤＣコンバータにおけるマルチプレクサ回路の具体的な構成例を示す回路図である。
【図３】図１のＤＣ−ＤＣコンバータにおける発振回路の具体的な構成例を示す回路図である。
【図４】図３の発振回路から出力される三角波信号を示す信号波形図である。
【図５】図１のＤＣ−ＤＣコンバータにおけるＰＷＭ／ＰＦＭ決定回路の具体的な構成例を示す回路図である。
【図６】図５のＰＷＭ／ＰＦＭ決定回路における負荷変動及び出力電圧変化に対する切替え信号ＰＷＭ／ＰＦＭの関係を示す図である。
【図７】図５のＰＷＭ／ＰＦＭ決定回路における負荷判定回路の具体的な構成例を示す回路図である。
【図８】図７の負荷判定回路における各部の動作信号波形を示す図である。
【図９】図５のＰＷＭ／ＰＦＭ決定回路における出力電圧変化検出回路の具体的な構成例を示す回路図である。
【図１０】図９の出力電圧変化検出回路における各部の動作信号波形を示す図である。
【図１１】図９とは別の出力電圧変化検出回路の具体的な構成例を示す回路図である。
【図１２】図１１の出力電圧変化検出回路における各部の動作信号波形を示す図である。
【図１３】負荷電流が急激に変動した場合の出力電圧変化検出回路における各部の動作信号波形を示す図である。
【図１４】図１のＤＣ−ＤＣコンバータをＰＷＭ制御する場合の出力電圧信号が変化する様子を示す信号波形図である。
【図１５】図１のＤＣ−ＤＣコンバータの軽負荷時における出力電圧の変化を示す波形図である。
【図１６】図１のＤＣ−ＤＣコンバータにおける負荷電流の急変時での出力電圧の変化を示す波形図である。
【図１７】別のＤＣ−ＤＣコンバータの一例を示す回路図である。
【図１８】図１７のＤＣ−ＤＣコンバータにおける減算回路の具体的な構成例を示す回路図である。
【図１９】図１７のＤＣ−ＤＣコンバータにおける発振回路の具体的な構成例を示す回路図である。
【図２０】図１９の発振回路から出力される三角波信号を示す信号波形図である。
【図２１】図１のＤＣ−ＤＣコンバータを三角波信号Ｖｏｓｃ１に基づいてＰＷＭ制御する場合のエラーアンプ出力信号と出力電圧信号との関係を示す図である。
【図２２】図１のＤＣ−ＤＣコンバータを三角波信号Ｖｏｓｃ１に基づいてＰＦＭ制御する場合のエラーアンプ出力信号と発振周波数との関係を示す図である。
【図２３】図１のＤＣ−ＤＣコンバータにおけるエラーアンプ出力信号に対するＰＦＭ制御とＰＷＭ制御での動作点を説明する図である。
【図２４】図１のＤＣ−ＤＣコンバータをＰＦＭ制御からＰＷＭ制御に切り替える過程で生じるアンダーシュートを説明する図である。
【図２５】図１のＤＣ−ＤＣコンバータをＰＷＭ制御からＰＦＭ制御に切り替える過程で生じるオーバーシュートを説明する図である。
【図２６】図１７のＤＣ−ＤＣコンバータを三角波信号Ｖｏｓｃ２に基づいてＰＦＭ制御する場合のエラーアンプ出力信号と発振周波数との関係を示す図である。
【図２７】図１７のＤＣ−ＤＣコンバータにおけるエラーアンプ出力信号に対するＰＦＭ制御とＰＷＭ制御での動作点を説明する図である。
【図２８】図１７のＤＣ−ＤＣコンバータにおけるエラーアンプ出力信号に対するＰＦＭ制御とＰＷＭ制御での動作点を説明する図である。
【図２９】従来のＰＷＭ制御方式の降圧ＤＣ−ＤＣコンバータの一例を示す回路図である。
【図３０】図２９の降圧ＤＣ−ＤＣコンバータにおけるＰＷＭ制御の動作波形を示す波形図である。
【図３１】ＰＦＭ制御のＤＣ−ＤＣコンバータの一例を示す回路図である。
【図３２】ＰＦＭ制御のＤＣ−ＤＣコンバータにおける動作波形を示す波形図である。
【図３３】ＰＦＭ制御において出力電圧信号の変化する様子を示す信号波形図である。
【符号の説明】
Ａｍｐ１　エラーアンプ
Ｒ１　位相補償用抵抗
Ｃ１　位相補償用コンデンサ
Ｒ２，Ｒ３　帰還抵抗
ＯＳＣ１，ＯＳＣ２，ＯＳＣ３　発振回路
Ｃｍｐ１　パルス幅変調用コンパレータ
Ｐ１　Ｐｃｈトランジスタ（ＭＯＳＦＥＴ）
Ｌ　チョークコイル
Ｄｒ１，Ｄｒ２　ドライブ回路
Ｎ１　Ｎｃｈトランジスタ（ＭＯＳＦＥＴ）
Ｃｏｕｔ　平滑コンデンサ
ＬＯＡＤ　負荷
Ｏｎｅｓｈｏｔ　ワンショット回路
Ｍｕｘ１，Ｍｕｘ２，Ｍｕｘ３，Ｍｕｘ４　マルチプレクサ回路
Ｄ１，Ｄ２　還流ダイオード
１０　ＰＷＭ／ＰＦＭ決定回路
Ｖｆｂ　フィードバック信号
Ｖｃｏｎｔ　出力電圧制御信号
Ｖｏｕｔ　出力電圧信号
Ｖｅｒｒ　エラーアンプ出力信号
Ｖｏｓｃ１，Ｖｏｓｃ２，Ｖｏｓｃ３　三角波信号
Ｖｌｏｓｃ　下限値
Ｖｈｏｓｃ　上限値
Ｖｉｎ　入力電源電圧
ＰＷＭ／ＰＦＭ　切替え信号
Ｖｃｍｐ　パルス幅変調信号
Ｖｒ２　基準電圧信号
Ｖｓｕｂ　差信号
ｆｏｓｃ　発振周波数
ｆｏｓｃｈ　上限周波数値
ｆｏｓｃｌ　下限周波数値
ＩＬ　コイル電流
Ｉｏｕｔ　負荷電流
【図１】
2004096982.tif 000003
【図２】
2004096982.tif 000004
【図３】
2004096982.tif 000005
【図４】
2004096982.tif 000006
【図５】
2004096982.tif 000007
【図６】
2004096982.tif 000008
【図７】
2004096982.tif 000009
【図８】
2004096982.tif 000010
【図９】
2004096982.tif 000011
【図１０】
2004096982.tif 000012
【図１１】
2004096982.tif 000013
【図１２】
2004096982.tif 000014
【図１３】
2004096982.tif 000015
【図１４】
2004096982.tif 000016
【図１５】
2004096982.tif 000017
【図１６】
2004096982.tif 000018
【図１７】
2004096982.tif 000019
【図１８】
2004096982.tif 000020
【図１９】
2004096982.tif 000021
【図２０】
2004096982.tif 000022
【図２１】
2004096982.tif 000023
【図２２】
2004096982.tif 000024
【図２３】
2004096982.tif 000025
【図２４】
2004096982.tif 000026
【図２５】
2004096982.tif 000027
【図２６】
2004096982.tif 000028
【図２７】
2004096982.tif 000029
【図２８】
2004096982.tif 000030
【図２９】
2004096982.tif 000031
【図３０】
2004096982.tif 000032
【図３１】
2004096982.tif 000033
【図３２】
2004096982.tif 000034
【図３３】
2004096982.tif 000035