【事件の表示】
　平成４年特許願第５０１３００号「単一トランジスタＥＥＰＲＯＭメモリセル」拒絶査定に対する審判事件［平成４年６月２５日国際公開、ＷＯ９２／１０８３７、平成６年７月１４日国内公表、特表平６−５０６３１０］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯、本願発明
　本願は、平成３年１１月１３日（パリ条約による優先権主張１９９０年１２月１１日、米国）を国際出願日とする出願であって、その請求項１に係る発明は、平成１５年７月２４日付の手続補正書により補正された明細書及び図面の記載から見て、その特許請求の範囲の請求項１に記載された次のとおりのものと認める。
　「【請求項１】　フローティングゲート電気的消去可能プログラム可能読出し専用単一トランジスタメモリセルにおいて、前記トランジスタがソースと、ドレインと、フローティングゲートと、制御ゲートとを有する電界効果トランジスタである前記メモリセルの動作を制御する方法であって、
　前記トランジスタの前記制御ゲートと、前記ドレイン、前記ソース、および前記制御ゲート下に在り前記ドレイン前記ソース間に在るチャネル領域との間に第１の極性を有する第１の電圧を印加するものであって、少なくとも前記チャネルの全領域と前記ドレインの一部分がフローティングゲートの下に在りかつトンネル酸化物によりフローティングゲートから分離されており、前記トンネル酸化物を介して電子をトンネルさせ前記フローティングゲート内に蓄積させ、第１のしきい電圧を確立し、前記トランジスタを第１の状態に置くステップであり、前記第１の電圧の大きさの大部分が前記ドレイン、前記ソースおよび前記チャネル領域よりも前記制御ゲートに印加される、前記第１の状態に置くステップと、
　前記トンネル酸化物を介して前記ドレインに電子をトンネルさせて前記フローティングゲートから除去するように、前記トランジスタの前記制御ゲートと前記ドレインとの間に前記第１の電圧の極性と反対の極性を有する第２の電圧を印加することにより、第２のしきい電圧を確立し、前記トランジスタを第２の状態に置くステップであって、前記第２の電圧の大きさの大部分が前記ドレインよりも前記制御ゲートに印加される、前記第２の状態に置くステップと、
を包含する方法。」
　
２．引用例に記載された発明
　これに対して、当審において平成１５年１月２１日付で通知した拒絶の理由に引用された特開平１−２５９５５６号公報（以下、「引用例１」という。）には、不揮発性メモリ装置に関し、「本発明は…、１個のトランジスタのみによってメモリセルを構成できる不揮発性メモリ装置を提供することを目的としている。」（第３頁右上欄第１２〜１５行）、「ここで電圧Ｖｐｐは、フローティングゲート１ｆとドレイン１ｄとの間にトンネル電流を生じさせ、フローテイングゲート１ｆに電子を注入するのに又は該ゲート１ｆから電子を引き抜くのに充分な高電圧である。電圧Ｖｑｑは、Ｖｑｑ及びＶｐｐ−Ｖｑｑがトンネル電流を流すのに不充分な電圧（０＜Ｖｑｑ＜Ｖｐｐ）であり、電圧Ｖｐｐの約２分の１とするのが望ましい。また、フローティングゲート１ｆに電子が蓄積されていて「１」状態にあるメモリトランジスタ１の閾値電圧は、フローティングゲート１ｆに電子が蓄積されていない「０」状態のメモリトランジスタ１の閾値電圧よりも大きい。」（第４頁右上欄第３〜１５行）、「消去動作時に於いては、全てのビット線Ｂ１〜Ｂｎは…接地され、全てのコモンソース線ＣＳ１〜ＣＳｎは…接地される。また、…、選択ワード線Ｗｉには…電圧Ｖｐｐが印加され、非選択ワード線Ｗｊ…接地状態に保たれる。選択行ｉのメモリトランジスタ１では、ドレイン１ｄとコントロールゲート１ｃとの間に高電圧Ｖｐｐが印加されているので、トンネル酸化膜８Ｔを通してドレイン１ｄからフローティングゲート１ｆに電子が注入され、メモリトランジスタ１は「１」状態となり、この選択行ｉのメモリセルの記憶が消去される。」（第４頁右下欄第８行〜第５頁左上欄第２行）、「次に、書き込み動作時に於いては、…選択ワード線Ｗｉを接地し、非選択ワード線Ｗｊには電圧Ｖｑｑを印加する。また、…書き込みたい列ｋのビット線Ｂｋには…電圧Ｖｐｐを印加し、列ｋのコモンソース線ＣＳｋには…電圧Ｖｑｑを印加する。…ドレイン１ｄに高電圧Ｖｐｐが印加され、ソース１ｓに電圧Ｖｑｑが印加されている選択行ｉのメモリセルを考える。コントロールゲート１ｃは接地されているので、フローティングゲート１ｆの電子がトンネル酸化膜８Ｔを通してドレイン１ｄ側へ引き抜かれ、このメモリセルは「０」状態となる。」（第５頁左上欄第１２行〜同頁右上欄第１２行）と記載されている。
　半導体デバイスの基板を接地することが慣用手段であるから、上記メモリトランジスタ１の基板７を消去動作時において接地することは自明のことである。
　また、第２図から、メモリトランジスタ１のコントロールゲート１ｃ下に在りドレイン１ｄソース１ｓ間に在るチャネル領域の全領域とドレイン１ｄの少なくとも一部分がフローティングゲート１ｆの下に在りかつトンネル酸化膜８Ｔによりフローティングゲート１ｆから分離されていることが看取される。
　消去動作時において、メモリトランジスタ１のコントロールゲート１ｃに選択ワード線Ｗｉを介して高電圧Ｖｐｐが印加され、ドレイン１ｄがビット線Ｂを介して接地され、ソース１ｓもコモンソース線ＣＳを介して接地され、基板７も接地されるのであるから、ドレイン１ｄとコントロールゲート１ｃとの間のみならずソース１ｓおよびチャネル領域とコントロールゲート１ｃとの間にも高電圧Ｖｐｐが印加されることは明らかである。
　そして、上記の記載は不揮発性メモリ装置のメモリセルの動作を制御する方法としても把握される。
　したがって、これらの記載及び図面の記載から、引用例１には、
　不揮発性メモリ装置のメモリセルであり、ソース１ｓと、ドレイン１ｄと、フローティングゲート１ｆと、コントロールゲート１ｃとを有する１個のトランジスタ１のみによって構成されているメモリセルの動作を制御する方法であって、
　前記トランジスタ１の前記コントロールゲート１ｃ下に在り前記ドレイン１ｄ前記ソース１ｓ間に在るチャネル領域の全領域と前記ドレイン１ｄの少なくとも一部分が前記フローティングゲート１ｆの下に在りかつトンネル酸化膜８Ｔにより前記フローティングゲート１ｆから分離されており、
　前記トランジスタ１の前記コントロールゲート１ｃに高電圧Ｖｐｐを印加し、前記ドレイン１ｄ、前記ソース１ｓ、および基板７を接地して、コントロールゲート１ｃと、前記ドレイン１ｄ、前記ソース１ｓ、および前記チャネル領域との間に第１の極性の高電圧を印加し、前記トンネル酸化膜８Ｔを通して前記ドレイン１ｄから前記フローティングゲート１ｆに電子をトンネル電流を利用して注入して、前記トランジスタ１を第１の閾値電圧の「１」状態とする消去動作ステップと、
　前記トランジスタ１の前記コントロールゲート１ｃを接地し、ドレイン１ｄに高電圧Ｖｐｐを印加し、ソース１ｓに電圧Ｖｑｑを印加して、前記コントロールゲート１ｃとドレイン１ｄとの間に前記第１の極性と反対の極性の高電圧を印加し、前記フローティングゲート１ｆの電子を前記トンネル酸化膜８Ｔを通してドレイン１ｄ側にトンネル電流を利用して引き抜き、前記トランジスタ１を第２の閾値電圧の「０」状態にする書き込み動作ステップ、
とを包含する方法
との発明（以下、「引用例１に記載された発明」という。）が記載されていると認められる。
　同じく引用された特開平２−２２３０９７号公報（以下、「引用例２」という。）には、不揮発性半導体メモリ装置に関し、「本発明は、半導体基板上に電荷蓄積層と制御ゲートが積層され、電荷蓄積層と基板との間でトンネル電流による電荷の接受を利用して電気的書替えを行なうメモリセルを用いた不揮発性半導体メモリ装置において、消去時および書込み時共に、ソース、ドレインおよび基板を低電位に保ち、消去時と書込み時とで制御ゲートに逆極性の高電圧を印加するように…する。…本発明によれば、消去時、書込み時共にメモリセルのドレイン、ソースおよび基板は低電位に保たれる結果、従来のような大きい基板電流が流れることがない。」（第３頁左上欄第１５行〜同頁右上欄第７行）と記載されている。
　したがって、該記載及び図面の記載から、引用例２には、
　不揮発性半導体メモリ装置において、消去時および書込時共に、トンネル電流を利用して電荷蓄積層と基板側との間の電荷の接受を行なうように、メモリセルのトランジスタの基板側を低電位に保ち、消去時と書込み時とで制御ゲートに逆極性の高電圧を印加すること
が記載されていると認められる。
　
３．本願発明と引用例に記載された発明との対比
　本願の請求項１に係る発明（以下、「前者」という。）と引用例１に記載された発明（以下、「後者」という。）とを対比すると、
　後者の「コントロールゲート１ｃ」、「ソース１ｓと、ドレイン１ｄと、フローティングゲート１ｆと、コントロールゲート１ｃとを有するトランジスタ１」、「トンネル酸化膜８Ｔ」、「第１の極性の高電圧」、「前記第１の極性と反対の極性の高電圧」、は、前者の「制御ゲート」、「電界効果トランジスタ」、「トンネル酸化物」、「第１の極性を有する第１の電圧」、「前記第１の極性と反対の極性を有する第２の電圧」にそれぞれ相当し、
　後者の「閾値電圧」、「前記トランジスタ１を第１の閾値電圧の「１」状態とする消去動作ステップ」、「前記トランジスタ１を第２の閾値電圧の「０」状態にする書き込み動作ステップ」は、前者の「しきい電圧」、「前記トランジスタを第１の状態に置くステップ」、「前記トランジスタを第２の状態に置くステップ」にそれぞれ相当し、
　後者も、前記トランジスタを第１の状態に置くステップ（前記トランジスタ１を第１の閾値電圧の「１」状態とする消去動作ステップ）において、前記トランジスタ１の前記コントロールゲート１ｃに高電圧Ｖｐｐを印加し、前記ドレイン１ｄ、前記ソース１ｓ、および基板７を接地しているのであるから、前者と同様に、前記第１の電圧（第１の極性の高電圧）の大きさの大部分が前記ドレイン、前記ソースおよび前記チャネル領域よりも前記制御ゲート（コントロールゲート１ｃ）に印加されるといえる。
　したがって、両者は、
　「フローティングゲート電気的消去可能プログラム可能読出し専用単一トランジスタメモリセルにおいて、前記トランジスタがソースと、ドレインと、フローティングゲートと、制御ゲートとを有する電界効果トランジスタである前記メモリセルの動作を制御する方法であって、
　前記トランジスタの前記制御ゲートと、前記ドレイン、前記ソース、および前記制御ゲート下に在り前記ドレイン前記ソース間に在るチャネル領域との間に第１の極性を有する第１の電圧を印加するものであって、少なくとも前記チャネルの全領域と前記ドレインの一部分がフローティングゲートの下に在りかつトンネル酸化物によりフローティングゲートから分離されており、前記トンネル酸化物を介して電子をトンネルさせ前記フローティングゲート内に蓄積させ、第１のしきい電圧を確立し、前記トランジスタを第１の状態に置くステップであり、前記第１の電圧の大きさの大部分が前記ドレイン、前記ソースおよび前記チャネル領域よりも前記制御ゲートに印加される、前記第１の状態に置くステップと、
　前記トンネル酸化物を介して前記ドレインに電子をトンネルさせて前記フローティングゲートから除去するように、前記トランジスタの前記制御ゲートと前記ドレインとの間に前記第１の電圧の極性と反対の極性を有する第２の電圧を印加することにより、第２のしきい電圧を確立し、前記トランジスタを第２の状態に置くステップと、
を包含する方法。」
である点で一致し、以下の点で相違している。
［相違点］
　ゲート酸化膜を介してドレインに電子をトンネルさせてフローティングゲートから除去するように、トランジスタの制御ゲートとドレインとの間に第１の電圧の極性と反対の極性を有する第２の電圧を印加するのに、前者が、第２の電圧の大きさの大部分がドレインよりも制御ゲートに印加されるのに対して、後者は、第２の電圧の大きさの大部分がドレインに印加される点。
　
４．当審の判断
　上記相違点について検討する。
　引用例２に、不揮発性半導体メモリ装置において、消去時および書込時共に、トンネル電流を利用して電荷蓄積層と基板側との間の電荷の接受を行なうように、メモリセルのトランジスタの基板側を低電位に保ち、消去時と書込み時とで制御ゲートに逆極性の高電圧を印加することが記載されており、該引用例２に記載された事項は１個のトランジスタのみによってメモリセルが構成される不揮発性メモリ装置にも適用できる事項であるから、該引用例２に記載された事項を後者に適用して、ゲート酸化膜を介してドレインに電子をトンネルさせてフローティングゲートから除去するように、トランジスタの制御ゲートとドレインとの間に第１の電圧の極性と反対の極性を有する第２の電圧を印加するのに、第２の電圧の大きさの大部分がドレインよりも制御ゲートに印加されるようにすることは、当業者が容易になし得たことである。
　
５．まとめ
　以上のとおりであるので、本願の請求項１に係る発明は、引用例１、２に記載された発明に基いて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。