(57)【要約】【課題】サファイア基板に形成されたＧａＮ系半導体素子の熱抵抗を低減する。【解決手段】サファイア基板１１上に形成されたＧａＮ層を含む複数の半導体層（１２〜１４）上にＧａＡｓ基板１５を接合する。サファイア基板１１を平面研磨法により薄膜化し、該薄膜化されたサファイア基板１１の裏面にＳｉ基板１６を接合する。ＧａＡｓ基板１５を除去し、半導体層（１２〜１４）上に半導体素子を形成する。【選択図】　図２
2004103833.tif 000002
【特許請求の範囲】
【請求項１】
（１）サファイア基板上に少なくともＧａＮ層を含む複数の半導体層を形成し、該複数の半導体層上に第１の半導体基板を接合する工程と、
（２）前記サファイア基板を平面研磨法により薄膜化する工程と、
（３）平面研磨された前記サファイア基板上に第２の半導体基板を接合する工程と、
（４）前記第１の半導体基板を平面研磨法により薄膜化した後、化学的なエッチングにより選択的に除去する工程と、
（５）前記複数の半導体層上に半導体素子を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
（１）サファイア基板上に少なくともＧａＮ層を含む複数の半導体層を形成し、該複数の半導体層上に第１の半導体基板を接合する工程と、
（２）前記サファイア基板側からレーザ光を照射して前記複数の半導体層から該サファイア基板を剥離する工程と、
（３）前記サファイア基板の剥離により大気中に露出した前記複数の半導体層上に第２の半導体基板を接合する工程と、
（４）前記第１の半導体基板を平面研磨法により薄膜化した後、化学的なエッチングにより選択的に除去する工程と、
（５）前記複数の半導体層上に半導体素子を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記第１の半導体基板はＧａＡｓまたはＩｎＰ基板であり、前記第２の半導体基板はＳｉ、ダイアモンドまたはＡｌＮ基板であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第（１）の工程および第（３）の工程は、高真空中でのイオン衝撃により第１又は第２の半導体基板及び半導体層又はサファイア基板表面を活性化し、室温若しくは加熱した状態で活性な表面を相手側に接触させることにより半導体接合を行うことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サファイア基板上に形成されたＧａＮ系半導体素子の熱抵抗の低減を図る技術に関するものである。
【０００２】
【従来の技術】
ワイドギャップ材料のＧａＮ系半導体は、高電流密度・高出力化を図る上で、熱伝導性に優れたＳｉＣ基板上に形成されたＧａＮ系半導体素子を用いてきた。また、サファイア基板に形成されたＧａＮ系半導体素子は、図５に示すように、構成されていた。図５において、３１はサファイア基板、３２は低温ＧａＮバッファ層、３３はアンドープＧａＮ層、３４はＡｌ０．２５Ｇａ０．７５Ｎ層、３５はソース、ドレイン電極、３６はゲート電極である。サファイア基板３１の熱伝導率はＳｉＣに比べて１桁程度悪いので、サファイア基板３１の薄層化により高電流密度・高出力化を図っていた（参考、非特許文献１）。
【０００３】
【非特許文献１】
安藤裕二、他５名、「薄層化サファイア基板上の１１０Ｗ出力ＡｌＧａＮ／ＧａＮヘテロ接合ＦＥＴ」、電子情報通信学会技術研究報告、（社）電子通信学会、２００２年１月９日発行、Ｖｏｌ．１０１，Ｎｏ．５４９、ｐ．７−１２。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＳｉＣ基板上に形成されたＧａＮ系半導体素子は、ＳｉＣ基板自体の口径が２インチ程度であり、その大口径化に問題を抱えているために、量産化によるコストダウンは難しい。
【０００５】
一方、サファイア基板は口径が８インチまで商品化されており、サファイア基板上に形成されたＧａＮ系半導体素子の量産化によるコストダウンはＳｉＣ基板に比べて容易である。しかし、サファイア基板は熱伝導率が悪いためにサファイア基板の薄層化による熱抵抗の低減を図っているものの、研磨後のハンドリングの問題もあり、熱抵抗を十分に低減できるほどの薄層化が実現されていない。
【０００６】
本発明の目的は、このような従来技術を解決し、サファイア基板に形成されたＧａＮ系半導体素子の熱抵抗の低減を図り、高電流密度・高出力化の実現と基板の大口径化による量産効果により低価格を可能とする半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１にかかる発明は、（１）サファイア基板上に少なくともＧａＮ層を含む複数の半導体層を形成し、該複数の半導体層上に第１の半導体基板を接合する工程と、（２）前記サファイア基板を平面研磨法により薄膜化する工程と、（３）平面研磨された前記サファイア基板上に第２の半導体基板を接合する工程と、（４）前記第１の半導体基板を平面研磨法により薄膜化した後、化学的なエッチングにより選択的に除去する工程と、（５）前記複数の半導体層上に半導体素子を形成する工程と、を含むことを特徴とする半導体装置の製造方法とした。
【０００８】
請求項２にかかる発明は、（１）サファイア基板上に少なくともＧａＮ層を含む複数の半導体層を形成し、該複数の半導体層上に第１の半導体基板を接合する工程と、（２）前記サファイア基板側からレーザ光を照射して前記複数の半導体層から該サファイア基板を剥離する工程と、（３）前記サファイア基板の剥離により大気中に露出した前記複数の半導体層上に第２の半導体基板を接合する工程と、（４）前記第１の半導体基板を平面研磨法により薄膜化した後、化学的なエッチングにより選択的に除去する工程と、（５）前記複数の半導体層上に半導体素子を形成する工程と、を含むことを特徴とする半導体装置の製造方法とした。
【０００９】
請求項３にかかる発明は、請求項１又は２に記載の半導体装置の製造方法において、前記第１の半導体基板はＧａＡｓまたはＩｎＰ基板であり、前記第２の半導体基板はＳｉ、ダイアモンドまたはＡｌＮ基板であることを特徴とする半導体装置の製造方法とした。
【００１０】
請求項４にかかる発明は、請求項１又は２記載の半導体装置の製造方法において、前記第（１）の工程および第（３）の工程は、高真空中でのイオン衝撃により第１又は第２の半導体基板及び半導体層又はサファイア基板表面を活性化し、室温若しくは加熱した状態で活性な表面を相手側に接触させることにより半導体接合を行うことを特徴とする半導体装置の製造方法とした。
【００１１】
【発明の実施の形態】
［実施形態１］
図１は実施形態１のサファイア基板上ＧａＮ系半導体素子の断面図、図２はその半導体素子の製造方法の説明図である。まず、厚み３３０μｍのサファイア基板（０００１）１１の上に、例えばＭＯＣＶＤ等により、低温（ＬＴ）ＧａＮバッファ層１２を堆積後、アンドープのＧａＮ層１３を２．５μｍ堆積し、更に不純物濃度５×１０１８ｃｍ−３のＡｌ０．２５Ｇａ０．７５Ｎ（１５ｎｍ厚）がアンドープＡｌ０．２５Ｇａ０．７５Ｎ（５ｎｍ厚）にはさまれた層１４（計２５ｎｍ厚）を堆積した半導体基板を用意する（図２（ａ））。ここで、表面の粗さは１ｎｍ以下とする必要がある。
【００１２】
次に、層１４の半導体表面に高真空中にてＡｒイオンビームを照射し、表面に形成された自然酸化膜を除去して表面を活性化させ（図２（ｂ））、同様な方法で表面を活性化させた厚み３５０μｍのＧａＡｓ基板（００１）１５を室温若しくは４００℃以下まで加熱して直接接合する（図２（ｃ））。この例ではＧａＡｓ基板１５を用いたが、ＩｎＰ基板を用いてもよい。
【００１３】
次に、サファイア基板１１の裏面を、ダイアモンドパウダーを用いた平面研磨法により５０μｍ厚以下まで鏡面研磨を行う（図２（ｄ））。
【００１４】
次に、研磨後のサファイア基板１１の裏面を高真空中にてＡｒイオンビームの照射によって活性化させ、同様に表面を活性化させたＳｉ基板１６を室温若しくは４００℃以下まで加熱して接合する（図２（ｅ））。この例では、Ｓｉ基板１６を用いたが、その他にも熱伝導率のよいダイアモンド基板やＡｌＮ基板を用いてもよい。
【００１５】
次に、ＧａＡｓ基板１５を平面研磨法により１０μｍ厚まで研磨した後、硫酸系のエッチャントを用いてＧａＡｓ基板１５のみを選択エッチング除去し、層１４のアンドープのＡｌ０．２５Ｇａ０．７５Ｎ層を露出させる（図２（ｆ））。
【００１６】
その後、Ａｌ０．２５Ｇａ０．７５Ｎ層１４上に、リフトオフ法によりＴｉ／Ａｌを１５０／２０００Å厚形成した後、６００℃、３０秒でＲＴＡを行い、ソース、ドレイン電極を形成する（図２（ｇ））。
【００１７】
次に、素子の活性領域上をフォトレジストでパターニング後、Ｃｌ２系ガスを用いたＩＣＰドライエッチング法により素子分離を行う（図２（ｈ））。
【００１８】
その後、リフトオフ法によりＮｉ／Ａｕを２００／２０００Å厚形成して層１４のアンドープのＡｌ０．２５Ｇａ０．７５Ｎ層にショットキー接触させ、ゲート電極１８を形成する（図２（ｉ））。
【００１９】
最後に、ダイシングをしてＧａＮ系の半導体素子（この例ではＨＦＥＴ）が完成する（図２（ｊ））。
【００２０】
このように実施形態１では、サファイア基板１１を薄膜化し、その裏面に熱伝導率の良好なＳｉ基板１６、ダイアモンド基板、ＡｌＮ基板等（第２の半導体基板）を接合するので、基板全体の熱伝導率を向上させることができ、高電流密度・高出力化を実現できる。ＧａＡｓ基板１５、ＩｎＰ基板（第１の半導体基板）は、サファイア基板１１の薄層化の後に、Ｓｉ基板、ダイアモンド基板、ＡｌＮ基板（第２の半導体基板）を接合する際の支持基板として機能する。ＧａＡｓ基板、ＩｎＰ基板（第１の半導体基板）は、ＧａＮ系の半導体材料、サファイア基板、Ｓｉ基板、ダイアモンド基板、ＡｌＮ基板等に対して選択的に、且つ容易にエッチング除去される。また、ＧａＮ系半導体層のエピタキシャル成長用基板として使用されているサファイア基板は、大口径化が容易であるので、量産効果により低価格を実現することができる。
【００２１】
［実施形態２］
図３は実施形態２のＧａＮ系半導体素子の断面図、図４はその半導体素子の製造方法の説明図である。まず、厚み３３０μｍのサファイア基板（０００１）２１の上に、例えばＭＯＣＶＤ等により、低温（ＬＴ）ＧａＮバッファ層２２を堆積後、アンドープのＧａＮ層２３を２．５μｍ厚堆積し、さらに不純物濃度５×１０１８ｃｍ−３のＡｌ０．２５Ｇａ０．７５Ｎ（１５ｎｍ厚）がアンドープＡｌ０．２５Ｇａ０．７５Ｎ（５ｎｍ厚）にはさまれた層２４（計２５ｎｍ厚）を堆積した半導体基板を用意する（図４（ａ））。ここで、表面の粗さは１ｎｍ以下とする必要がある。
【００２２】
次に、層２４の半導体表面を高真空中にてＡｒイオンビームを照射し、表面に形成された自然酸化膜を除去して表面を活性化させ（図４（ｂ））、同様な方法で表面を活性化させた厚み３５０μｍのＧａＡｓ基板（００１）２５を室温若しくは４００℃以下まで加熱して直接接合する（図４（ｃ））。前例と同様、ここではＧａＡｓ基板２５を用いたが、ＩｎＰ基板を用いてもよい。
【００２３】
次に、ビーム径７ｍｍ，波長３５５ｎｍのＹＡＧレーザーをサファイア基板２１側から照射してサファイア基板２１を剥離する（Ｊｐｎ　Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３８　Ｌ２１７　１９９９）（図２（ｄ））。
【００２４】
次に、剥離後のＧａＮ層２３の表面を高真空中にて水素プラズマ処理によって活性化させ、同様に表面を活性化させたＳｉ基板２６を室温若しくは４００℃以下まで加熱して接合する（図２（ｅ））。前例と同様、ここではＳｉ基板２６を用いたが、その他にも熱伝導率のよいダイアモンド基板やＡｌＮ基板を用いてもよい。
【００２５】
次に、ＧａＡｓ基板２５を平面研磨法により１０μｍまで研磨した後、硫酸系のエッチャントを用いてＧａＡｓのみを選択エッチング除去し、層２４のアンドープのＡｌ０．２５Ｇａ０．７５Ｎ層を露出させる（図４（ｆ））。
【００２６】
その後は、実施形態１と同様の作製方法により半導体素子（ＨＦＥＴ）が完成する（図４（ｇ）〜（ｊ））。
【００２７】
このように実施形態２では、サファイア基板２１を除去しこれに代えて熱伝導率の良好なＳｉ基板２６、ダイアモンド基板、ＡｌＮ基板等（第２の半導体基板）を接合するので、基板全体の熱伝導率を向上させることができ、高電流密度・高出力化を実現できる。ＧａＡｓ基板２５、ＩｎＰ基板（第１の半導体基板）は、サファイア基板２１のエッチング除去後に、Ｓｉ基板、ダイアモンド基板、ＡｌＮ基板（第２の半導体基板）を接合する際の支持基板として機能する。ＧａＡｓ基板、ＩｎＰ基板（第１の半導体基板）は、ＧａＮ系の半導体材料、サファイア基板、Ｓｉ基板、ダイアモンド基板、ＡｌＮ基板等に対して選択的に、且つ容易にエッチング除去される。また、ＧａＮ系半導体層のエピタキシャル成長用基板として使用されているサファイア基板は、大口径化が容易であるので、量産効果により低価格を実現することができる。
【００２８】
【発明の効果】
以上説明したように、本発明のＧａＮ系半導体素子は、サファイア基板を薄層化してそこに熱伝導率の良好なＳｉ基板、ダイアモンド基板、ＡｌＮ基板等の第２の半導体基板を接合し、あるいはサファイア基板を除去してこれに代えて同様の第２の半導体基板を接合するので、基板全体の熱伝導率を向上させることができ、熱抵抗を従来よりも大幅に低減することができ、高電流密度・高出力化を実現できる。また、サファイア基板の大口径化による量産効果により、低価格を可能とする半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】実施形態１のＧａＮ系半導体素子の断面図である。
【図２】図１の半導体素子の製造方法を説明する図である。
【図３】実施形態２のＧａＮ系半導体素子の断面図である。
【図４】図２の半導体素子の製造方法を説明する図である。
【図５】従来のＧａＮ系半導体素子の断面図である。
【符号の説明】
１１：サファイア基板、１２：低温ＧａＮ層、１３：アンドープＧａＮ層、１４：Ａｌ０．２５Ｇａ０．７５Ｎ層、１５：ＧａＡｓ基板、１６：Ｓｉ基板、１７：ソース、ドレイン電極、１８：ゲート電極
２１：サファイア基板、２２：低温ＧａＮ層、２３：アンドープＧａＮ層、２４：Ａｌ０．２５Ｇａ０．７５Ｎ層、２５：ＧａＡｓ基板、２６：Ｓｉ基板、２７：ソース、ドレイン電極、２８：ゲート電極
３１：サファイア基板、３２：低温ＧａＮ層、３３：アンドープＧａＮ層、３４：Ａｌ０．２５Ｇａ０．７５Ｎ層、３５：ソース、ドレイン電極、３６：ゲート電極
【図１】
2004103833.tif 000003
【図２】
2004103833.tif 000004
【図３】
2004103833.tif 000005
【図４】
2004103833.tif 000006
【図５】
2004103833.tif 000007