(57)【要約】【課題】マイクロプロセッサの動作タイミングに影響を与えることなしに主記憶装置への書き込みデータをトレース可能として、障害発生時の解析効率が向上させること、及び、障害発生時に採取したデータを格納した外部記憶装置はパーソナルコンピュータにて読み取り可能として障害発生原因解析の時間短縮をはかることを課題とする。【解決手段】マイクロプロセッサを含む制御回路に、主記憶装置へのデータ書き込み時と同時に専用記憶装置に同データを記憶させ、外部記憶装置に転送する回路を追加、及び、特定のディジタル信号の観測データを専用記憶装置に記憶させ、外部記憶装置に転送する回路を追加したことを特徴とする。【選択図】　図１
2004054532.tif 000002
【特許請求の範囲】
【請求項１】
マイクロプロセッサを含む制御回路に、主記憶装置へのデータ書き込み時と同時に専用記憶装置に同データを記憶させ、外部記憶装置に転送する回路を追加したことを特徴とするマイクロプロセッサ障害監視制御装置。
【請求項２】
マイクロプロセッサを含む制御回路に、特定のディジタル信号の観測データを専用記憶装置に記憶させ、外部記憶装置に転送する回路を追加したことを特徴とするマイクロプロセッサ障害監視制御装置。
【請求項３】
マイクロプロセッサを含む制御回路に、主記憶装置へのデータ書き込み時と同時に専用記憶装置に同データを記憶させ、外部記憶装置に転送する回路を追加、及び、特定のディジタル信号の観測データを専用記憶装置に記憶させ、外部記憶装置に転送する回路を追加したことを特徴とするマイクロプロセッサ障害監視制御装置。
【請求項４】
前記外部記憶装置はパーソナルコンピュータにて読み取り可能な媒体であることを特徴とする前記請求項１、２または３に記載のマイクロプロセッサ障害監視制御装置
【請求項５】
前記追加回路は着脱可能な１枚の基板であることを特徴とする前記請求項１、２または３に記載のマイクロプロセッサ障害監視制御装置
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロプロセッサ障害監視制御装置に関するものである。
【０００２】
【従来の技術】
マイクロプロセッサを含むシステムの開発においては、そのシステムに使用されるマイクロプロセッサの動作過程の追跡（トレース）を行う専用のトレース装置、及びディジタル信号のトレース装置が必要不可欠である。しかし、前記トレース装置を装着するのは製品の開発時であり、量産時には前記トレース装置は装着しない。
【０００３】
【発明が解決しようとする課題】
前述のように、量産時には前記トレース装置を装着しない。したがって、製品稼動時にてインターミッテント障害が発生したとき、マイクロプロセッサの動作過程がわからず、原因を究明するのに相当な時間と工数を要していた。また、サービスマンが調査のため、現地に出向き、専用のトレース装置を装着し、データ採取しようとするが、通常のマイクロプロセッサの処理にトレース装置の処理が追加となるため、通常のマイクロプロセッサの動作タイミングが変わり、現象が発生しないということもある。
【０００４】
【課題を解決するための手段】
上記課題を解決するために、本発明は、マイクロプロセッサを含む制御回路に、主記憶装置へのデータ書き込み時と同時に専用記憶装置に同データを記憶させ、外部記憶装置に転送する回路を追加、及び、特定のディジタル信号の観測データを専用記憶装置に記憶させ、外部記憶装置に転送する回路を追加したことを特徴とする。
【０００５】
【発明の実施の形態】
次に、本発明の実施例を図面を参照して説明する。図１は本発明を示す構成図である。マイクロプロセッサ１と主記憶装置２とはバスを経由して接続され、データの書き込み、読み出しを行っている。そのシステムに対して以下の回路を追加する。メモリトレース専用記憶装置４はメモリトレース制御回路３を介してバスに接続されている。外部記憶装置６は外部転送手段５を介してメモリトレース専用記憶装置４と接続されている。信号トレースについては信号トレース専用記憶装置８が信号トレース制御回路７にて制御され、外部転送手段５を介して、外部記憶装置６と接続されている。また、前記追加機能はマイクロプロセッサ９によって制御されている。
【０００６】
マイクロプロセッサ１が主記憶装置２に書き込み動作を行うとき、メモリトレース制御回路３にて同時にメモリトレース専用記憶装置４に同じデータを書き込むよう、及び各アドレスのデータはある規定の容量だけ記憶しておくよう制御する。信号トレースは信号トレース制御回路７にてある特定のディジタル信号のみサンプリングし、シリアル−パラレル変換後のデータを、信号トレース専用記憶装置に記憶するよう制御する。
【０００７】
障害発生時にメモリトレース専用記憶装置４、及び信号トレース専用記憶装置８への書き込みを中止し、前記専用記憶装置内のデータを外部記憶装置に転送する。外部記憶装置はパーソナルコンピュータにて読み取り可能な媒体とし、インターネットにてメーカ側にデータ送信し、原因調査を進める。
【０００８】
また、本発明の機能は基板単位であり、既存のシステムにバスラインを介して接続され、基板は着脱可能とする。
【０００９】
次にメモリトレース制御回路の構成図を図２に、タイミングチャートを図３に示し、メモリトレース制御回路の動作について説明する。メモリトレース専用記憶装置１６の下位アドレスは主記憶装置のアドレスに接続され、上位アドレスが主記憶装置のアドレスに書き込むデータの容量を表している。上位アドレスの値はアドレスカウンタ１４にてカウントし、その値をアドレスカウンタ値記憶装置１３に記憶しておく。アドレスカウンタ値記憶装置１３のデータはアドレスカウンタ１４にロードされる。アドレス０００００Ｈに１１Ｈ、１２Ｈを連続して書き込む場合を例にする。１回目、メモリトレース専用記憶装置１６の下位アドレスは０００００Ｈ、上位アドレスは００Ｈとなり、データ１１Ｈを書き込む。２回目、メモリトレース専用記憶装置１６の下位アドレスは０００００Ｈ、上位アドレスは０１Ｈとなり、データ１２Ｈを書き込む。
【００１０】
次に信号トレース制御回路の構成図（１信号分）を図４に、タイミングチャートを図５に示し、信号トレース制御回路の動作について説明する。観測信号ＳＩＧはシフトレジスタ２０及びシフトレジスタ２１によりパラレルのデータに変換され、信号トレース専用記憶装置２５の書き込みデータとなる。信号トレース専用記憶装置２５のアドレスはメモリアドレスカウント回路２３によって生成される。メモリアドレスカウント回路２３は８ＣＬＫ毎に２つのシフトレジスタの動作許可信号ＥＮＢ１、ＥＮＢ２、出力の切り替え信号ＳＥＬ、メモリアドレスのラッチ信号ＬＡＴ、信号トレース専用記憶装置２５のライト信号／ＭＷＲを生成している。図５のタイミングチャート内の観測信号ＳＩＧを例にすると、信号トレース専用記憶装置２５のアドレス００Ｈにはデータ０１１１１０１１Ｂが書き込まれ、アドレス０１Ｈにはデータ１１００１１１１Ｂが書き込まれる。
【００１１】
【発明の効果】
以上説明したように本発明によれば、マイクロプロセッサの動作タイミングに影響を与えることなく、主記憶装置への書き込みデータをトレース可能であり、障害発生時の解析効率が向上する。
【００１２】
また、障害発生時に採取したデータを格納した外部記憶装置はパーソナルコンピュータにて読み取り可能であり、そのデータはインターネットにて送信することにより、サービスマンが現地に出向かなくても入手可能であり、原因解析の時間短縮となる。
【００１３】
また、既存のシステムのバスラインに接続可能であれば、基板の追加のみで対応可能であり、調査作業が容易である。
【図面の簡単な説明】
【図１】本発明の実施例を示す構成図。
【図２】本発明のメモリトレース制御回路を示す構成図。
【図３】本発明のメモリトレース制御回路の一例を示すタイミングチャート。
【図４】本発明の信号トレース制御回路を示す構成図。
【図５】本発明の信号トレース制御回路の一例を示すタイミングチャート。
【符号の説明】
１はマイクロプロセッサ、２は主記憶装置、３はメモリトレース制御回路、４はメモリトレース専用記憶装置、５は外部転送手段、６は外部記憶装置、７は信号トレース制御回路、８は信号トレース専用記憶装置、９はマイクロプロセッサである。
【図１】
2004054532.tif 000003
【図２】
2004054532.tif 000004
【図３】
2004054532.tif 000005
【図４】
2004054532.tif 000006
【図５】
2004054532.tif 000007