(57)【要約】【課題】本発明は、光通信システムの受信器に使用可能な高利得且つ広帯域な増幅器を提供することを目的とする。【解決手段】増幅器は、入力信号をソース端子に受け取るゲート接地トランジスタと、ゲート接地トランジスタのドレイン端子の出力信号を入力としカスケード接続される複数の増幅ユニットを含み、増幅ユニットの各々は、前段からの出力信号をゲート端子に受け取るソース接地トランジスタと、ソース接地トランジスタが増幅した信号をゲート端子に受け取るドレイン接地トランジスタと、ドレイン接地トランジスタのソース端子側の所定のノードとソース接地トランジスタのゲート端子とを接続する抵抗と、所定のノードにおける信号を入力とし次段への出力信号を生成するカスコード増幅器を含む。【選択図】　　　図５
2004096308.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をソース端子に受け取るゲート接地トランジスタと、
該ゲート接地トランジスタのドレイン端子の出力信号を入力としカスケード接続される複数の増幅ユニットを含み、該増幅ユニットの各々は、
前段からの出力信号をゲート端子に受け取るソース接地トランジスタと、
該ソース接地トランジスタが増幅した信号をゲート端子に受け取るドレイン接地トランジスタと、
該ドレイン接地トランジスタのソース端子側の所定のノードと該ソース接地トランジスタの該ゲート端子とを接続する抵抗と、
該所定のノードにおける信号を入力とし次段への出力信号を生成するカスコード増幅器
を含むことを特徴とする増幅器。
【請求項２】
該カスコード増幅器は、
電源電圧に第１端が接続される第１の抵抗と、
該第１の抵抗の第２端にドレイン端が接続される第１のトランジスタと、
該第１のトランジスタのソース端にドレイン端が接続され且つゲート端が該所定のノードに接続される第２のトランジスタと、
該第１のトランジスタのソース端と該電源電圧とを接続する第２の抵抗
を含むことを特徴とする請求項１記載の増幅器。
【請求項３】
該カスコード増幅器は、
電源電圧に第１端が接続される抵抗及びインダクタの直列接続と、
該直列接続の第２端にドレイン端が接続される第１のトランジスタと、
該第１のトランジスタのソース端にドレイン端が接続され且つゲート端が該所定のノードに接続される第２のトランジスタ
を含むことを特徴とする請求項１記載の増幅器。
【請求項４】
該増幅ユニットの各々は、該抵抗に並列に接続されるコンデンサを更に含むことを特徴とする請求項１記載の増幅器。
【請求項５】
前段からの出力信号をゲート端子に受け取るソース接地トランジスタと、
該ソース接地トランジスタが増幅した信号をゲート端子に受け取るドレイン接地トランジスタと、
該ドレイン接地トランジスタのソース端子側の所定のノードと該ソース接地トランジスタの該ゲート端子とを接続する抵抗
を含むことを特徴とする増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に増幅器に関し、詳しくは光通信システムの受信器において受信信号を増幅する増幅器に関する。
【従来の技術】
光通信システムの受信器においては、図１に示すように、オプティカルファイバー１１を介して伝送される光信号が、フォトダイオード１２により受信されて電流信号に変換される。この微弱な電流信号を広帯域増幅器１３により増幅して、後段のデジタルＩＣ１４（例えばＣＤＲ（Ｃｌｏｃｋ　Ｄａｔａ　Ｒｅｃｏｖｅｒｙ　Ｃｉｒｃｕｉｔ）やＤＥＭＵＸ（デマルチプレクサ））に供給する。このデジタルＩＣ１４が、“０”及び“１”の電圧信号として受信データを識別する。
【０００２】
ここで広帯域増幅器１３は、高い変換利得を有し且つ広い周波数領域にわたり動作することが必要である。
【０００３】
フォトダイオード１２が生成する電流信号は微弱であるために、後段のデジタルＩＣ１４においてデータ識別するためには、高い変換利得が必要となる。また近年の光通信の信号は例えば４０Ｇｂｉｔ／ｓｅｃのような超高速信号であり、このような信号を歪みなく次段に伝送するためには、広い周波数範囲にわたり一定の利得を有する特性が求められる。
【０００４】
また更に、広帯域増幅器１３の入力インピーダンスは、広帯域にわたり低く保たれている必要がある。何故なら、フォトダイオード１２から広帯域増幅器１３に入力される信号が通過する帯域は、フォトダイオード１２の容量（Ｃｐｄ）と広帯域増幅器１３の入力インピーダンス（Ｒｉｎ）により決まる時定数（Ｃ×Ｒｉｎ）により決定され、時定数が大きいほど帯域が狭くなる。
【０００５】
広帯域増幅器１３自体の有する周波数帯域が充分に広くても、フォトダイオード１２と接続した場合に、全体の帯域は上記時定数の帯域により決まってしまう。従って、広帯域増幅器１３は、広い周波数領域にわたり低い入力インピーダンスを備えている必要がある。
【０００６】
図２は、低い入力インピーダンスを備えた従来の増幅器の構成の一例を示す。
【０００７】
図２の広帯域増幅器１３は、トランジスタ２１、コンデンサ２２、抵抗Ｒ１及びＲ２、カスケード接続される複数の増幅ユニット２３を含む。各増幅ユニット２３は、トランジスタ３１及び３２、定電流源３３、抵抗ＲＬ、ダイオードＤ１及びＤ２、及びコンデンサＣ１を含む。図２の広帯域増幅器１３は、初段（フォトダイオード１２からの受信信号の入力部）にゲート接地トランジスタ２１を用いている。
【０００８】
ゲート接地トランジスタの入力インピーダンスは、トランジスタの相互コンダクタンスをｇｍとすると、１／ｇｍと低い値となるので増幅器の初段回路として最適である。ゲート接地トランジスタ２１の次段には、ソース接地トランジスタ３１が接続され、更にその次段にはソースフォロア（ドレイン接地トランジスタ３２）が接続される。ソース接地トランジスタ３１にて信号を増幅し、増幅された信号に対するバッファとしてソースフォロア３２が機能する。ダイオードＤ１及びＤ２とコンデンサＣ１とで、増幅ユニット２３の出力信号の電圧を入力信号の電圧と同レベルとし、増幅ユニット２３を多段接続することを可能とする。
【発明が解決しようとする課題】
図２の広帯域増幅器１３では、２箇所において増幅器の帯域が狭められる。第１の箇所として、初段のゲート接地トランジスタ２１のドレイン端子とソース接地トランジスタ３１のゲート端子との接続部であり、第２の箇所として、ソース接地トランジスタ３１のドレイン端子とソースフォロア３２のゲート端子との接続部である。
【０００９】
第１の箇所における遮断周波数Ｆｃ１は、抵抗Ｒ２とソース接地トランジスタ３１のゲート・ソース間容量Ｃｇｓとによって求まる。
【００１０】
Ｆｃ１　＝　１／（２π・Ｒ２・Ｃｇｓ）　　　　　　　　　　　（１）
ここでＲ２はゲート接地トランジスタ２１の負荷抵抗であるので、一般的に大きな抵抗値となる。従って、遮断周波数Ｆｃは低くなる。第２の箇所においても同様に、遮断周波数Ｆｃ２は、抵抗ＲＬ、ソース接地トランジスタ３１のドレイン・ソース間容量Ｃｄｓ２、ソースフォロア３２のゲート・ドレイン間容量Ｃｇｄ３によって決まる。
【００１１】
Ｆｃ２　＝　１／（２π・Ｒ２・（Ｃｄｓ２＋Ｃｇｄ３）　）　　　　　　（２）
抵抗ＲＬの値を小さくすればこの遮断周波数Ｆｃ２を高くすることが可能であるが、この場合増幅器の利得が小さくなるという問題点がある。
【００１２】
図３は、低い入力インピーダンスを備えた従来の増幅器の構成の別の一例を示す。
【００１３】
図３の広帯域増幅器は、カスケード接続される複数の増幅ユニット２３の代わりに、複数の増幅ユニット２３Ａを含む。各増幅ユニット２３Ａは、トランジスタ３１及び３２、定電流源３３、抵抗ＲＬ、ダイオードＤ１及びＤ２、及びコンデンサＣ１に加えて、帰還抵抗ＲＦ２を含む。
【００１４】
帰還抵抗ＲＦ２をソース接地トランジスタ３１のゲート・ドレイン間に並列に挿入することによって、上記第１の箇所におけるソース接地トランジスタ３１のゲートを見込んだときの入力インピーダンスを低くすることが出来ると共に、上記第２の箇所におけるソース接地トランジスタ３１のドレインを見込んだときの出力インピーダンスを低くすることが出来る。従って、この増幅回路では、上記第１及び第２の箇所における遮断周波数を高くして、広帯域の信号伝達特性を達成することが出来る。
【００１５】
しかしこの構成では、帰還抵抗ＲＦ２による帰還回路を付加しているので、各増幅ユニット２３Ａの利得が低くなるという問題がある。従って、所望の利得を得るためには、より多数の増幅ユニット２３Ａを多段接続する必要が生じる。この結果、消費電力が増大し、回路占有面積が大きくなり、増幅器のコストが高くなるという問題が生じる。
【００１６】
以上を鑑みて、本発明は、光通信システムの受信器に使用可能な高利得且つ広帯域な増幅器を提供することを目的とする。またそのような増幅器の基本となる増幅回路を提供することを目的とする。
【課題を解決するための手段】
本発明による増幅器は、入力信号をソース端子に受け取るゲート接地トランジスタと、該ゲート接地トランジスタのドレイン端子の出力信号を入力としカスケード接続される複数の増幅ユニットを含み、該増幅ユニットの各々は、前段からの出力信号をゲート端子に受け取るソース接地トランジスタと、該ソース接地トランジスタが増幅した信号をゲート端子に受け取るドレイン接地トランジスタと、該ドレイン接地トランジスタのソース端子側の所定のノードと該ソース接地トランジスタの該ゲート端子とを接続する抵抗と、該所定のノードにおける信号を入力とし次段への出力信号を生成するカスコード増幅器を含むことを特徴とする。
【００１７】
上記増幅器においては、ソース接地トランジスタ、ドレイン接地トランジスタ、及び抵抗とを含む基本増幅回路が、従来の増幅回路に比較して充分に小さな入出力インピーダンスを有する。基本増幅回路の出力インピーダンスが充分に小さいので、カスコード増幅器の入力インピーダンスが大きくとも、カスコード増幅器の入力箇所における遮断周波数は充分満足出来る高いレベルに保たれる。また次段に設けられる基本増幅回路の入力インピーダンスが充分に小さいので、カスコード増幅器の出力インピーダンスが大きくとも、カスコード増幅器の出力箇所における遮断周波数は充分満足出来る高いレベルに保たれる。
【００１８】
このようにして、ソース接地トランジスタ、ドレイン接地トランジスタ、及び帰還抵抗からなる入出力インピーダンスの小さな基本増幅回路とカスコード増幅器とにより１つの増幅ユニットを構成し、更に複数の増幅ユニットを多段接続することにより、従来型の増幅器よりも少ないユニット数で高利得且つ広帯域の増幅器を構成することが可能となる。
【００１９】
また本発明による増幅回路は、前段からの出力信号をゲート端子に受け取るソース接地トランジスタと、該ソース接地トランジスタが増幅した信号をゲート端子に受け取るドレイン接地トランジスタと、該ドレイン接地トランジスタのソース端子側の所定のノードと該ソース接地トランジスタの該ゲート端子とを接続する抵抗を含むことを特徴とする。
【００２０】
上記増幅回路は、本発明の増幅器の基本となる回路であり、従来技術の増幅回路と比較して、入出力インピーダンスが充分に小さい。従って、増幅回路を多段接続する場合或いは増幅回路を他の回路に接続する場合に、接続箇所における遮断周波数を高くすることにより、回路全体として広い帯域特性を保つことが可能となる。
【発明の実施の形態】
以下に、本発明の原理構成及び実施例を添付の図面を用いて詳細に説明する。
【００２１】
図４（ａ）は、本発明による増幅ユニットの基本となる回路構成を示す図であり、図４（ｂ）は、図３の従来の増幅ユニットの基本となる回路構成を比較対象として示す図である。
【００２２】
図４（ａ）に示す本発明による回路は、ソース接地トランジスタ３１、ソースフォロア（ドレイン接地トランジスタ）３２、定電流源３３、抵抗ＲＬ、及び帰還抵抗ＲＦ１を含む。図４（ａ）に示されるように、帰還抵抗ＲＦ１は、ソース接地トランジスタ３１のゲート端子と、ソースフォロア３２のソース端子側とを接続するように設けられる。図４（ｂ）に示されるように、従来技術の構成では、帰還抵抗ＲＦ２は、ソース接地トランジスタ３１のゲート端子とドレイン端子とを接続するように設けられる。
【００２３】
図４（ａ）の本発明による回路と図４（ｂ）の従来技術の回路とでは、開ループ利得は互いに等しいので、適当な帰還抵抗の値を選択することにより、利得及び帯域を互いに等しくすることが出来る。しかし以下に説明するように、本発明による回路は、従来技術の回路に比較して充分に小さな入出力インピーダンスを有する。入出力インピーダンスが小さければ、本発明の回路を多段接続する場合或いは他の回路と接続する場合に、従来回路を使用する場合と比較して充分に広い帯域を保つことが出来る。
【００２４】
なお図４（ａ）及び（ｂ）において、図３に示されるレベルシフトダイオードＤ１及びＤ２は、その抵抗成分が十分に小さいので、説明の簡略化のために省略してある。図４（ａ）の入力インピーダンスは低周波において、
【００２５】
【数１】
2004096308.tif 000003
と表せる。また図４（ｂ）の入力インピーダンスは低周波において、
【００２６】
【数２】
2004096308.tif 000004
と表せる。ここでＲＬはソース接地トランジスタ３１の負荷抵抗ＲＬの抵抗値、ＲＦ１及びＲＦ２はそれぞれ図４（ａ）及び（ｂ）の帰還抵抗、ｇｍ２はソースフォロア３２の相互コンダクタンスである。各式の分子にある項を比較すると、１／ｇｍ２　＜　ＲＬ（例えば１／ｇｍ２が３０Ωに対してＲＬが数百Ω）であるので、図４（ａ）の方が入力インピーダンスを低くなることが分かる。
【００２７】
図４（ａ）の回路において、ソース接地トランジスタ３１のゲート端子入力における遮断周波数は、
Ｆｃ３　＝　１／（２π・（Ｒ２／／Ｚｉｎ＿１）・Ｃｇｓ）　　　　　　　　　（５）
と表せる。ここでＲ２／／Ｚｉｎ＿１はＲ２（図３に示される抵抗Ｒ２の抵抗値）とＺｉｎ＿１との並列インピーダンスである。式（１）に示されるＦｃ１と比較して、遮断周波数が高くすることが出来る。
【００２８】
また図４（ａ）の出力インピーダンスは、
【００２９】
【数３】
2004096308.tif 000005
と表され、図４（ｂ）の出力インピーダンスは、
【００３０】
【数４】
2004096308.tif 000006
と表すことが出来る。式（６）と式（７）とを比較すれば明らかなように、図４（ａ）の回路方が低い出力インピーダンスを有する。入力インピーダンスの場合と同様に、出力インピーダンスが低い程、次段を接続する際の遮断周波数をより高くすることが出来る。
【００３１】
このように図４（ａ）に示される本発明の基本となる増幅回路は、図４（ｂ）に示される従来技術の増幅回路と比較して、入出力インピーダンスが充分に小さい。従って、増幅回路を多段接続する場合或いは増幅回路を他の回路に接続する場合に、接続箇所における遮断周波数を高くすることにより、回路全体として広い帯域特性を保つことが可能となる。
【００３２】
図５は、本発明による増幅器の第１の実施例を示す図である。
【００３３】
図５の増幅器は、トランジスタ２１、コンデンサ２２、抵抗Ｒ１及びＲ２、カスケード接続される複数の増幅ユニット４１を含む。各増幅ユニット４１は、ソース接地トランジスタ３１、ソースフォロア３２、定電流源３３、抵抗ＲＬ、ダイオードＤ１及びＤ２、コンデンサＣ１、帰還抵抗ＲＦ１、トランジスタ３４及び３５、コンデンサＣ２、及び抵抗Ｒ３を含む。トランジスタ２１のゲート端子には一定の直流電圧ＶＧ１が印加され、またトランジスタ３５のゲート端子には一定の直流電圧ＶＧ２が印加される。
【００３４】
図５の増幅器は、初段（フォトダイオード１２からの受信信号の入力部）にゲート接地トランジスタ２１を用いている。帰還抵抗ＲＦ１は、図４（ａ）の構成と同様に、ソース接地トランジスタ３１のゲート端子と、ソースフォロア３２のソース端子側、具体的にはダイオードＤ２のアノード端子とを接続するように設けられる。
【００３５】
Ｄ１及びＤ２はレベルシフトダイオードであり、図５では２つ設けられているが、その個数は２つに限られるものではなく、適当な電圧レベルを達成するために必要な数だけ設置することが出来る。またこれらのダイオードを設けなくてもよい。またダイオードＤ１及びＤ２に並列接続される容量Ｃ１は、高周波におけるダイオードでの損失を小さくするために設けられるが、この容量を設けなくてもよい。
【００３６】
図５の増幅器では、ソースフォロアの後段に、トランジスタ３４及び３５、コンデンサＣ２、及び抵抗Ｒ３トランジスタからなるカスコード増幅器を設ける。具体的には、帰還抵抗ＲＦ１が接続されるダイオードＤ２のアノード端子を、カスコード増幅器のトランジスタ３４のゲート端子に接続している。カスコード増幅器を使用することによって、広帯域にわたる高利得の増幅が可能となる。
【００３７】
図５に示されるようなカスコード増幅器は、入出力インピーダンスが大きいために、図３の従来技術の構成においては使用することが出来ない。使用した場合には、カスコード増幅器の入出力の箇所において遮断周波数が低くなり、回路全体の帯域を狭いものとしてしまう。
【００３８】
図４（ａ）及び（ｂ）を参照して説明したように、本発明の基本となる増幅回路は、従来の増幅回路に比較して充分に小さな入出力インピーダンスを有する。基本増幅回路の出力インピーダンスＺｏｕｔ＿１が充分に小さいので、カスコード増幅器の入力インピーダンスが大きくとも、カスコード増幅器の入力箇所における遮断周波数は充分満足出来る高いレベルに保たれる。また次段に設けられる増幅ユニット４１の入力インピーダンスＺｉｎ＿１が充分に小さいので、カスコード増幅器の出力インピーダンスが大きくとも、カスコード増幅器の出力箇所における遮断周波数は充分満足出来る高いレベルに保たれる。
【００３９】
このようにして本発明は、ソース接地トランジスタ、ソースフォロア、及びカスコード増幅器により１つの増幅ユニット４１を構成して複数の増幅ユニット４１を多段接続することにより、従来型の増幅器よりも少ないユニット数で高利得且つ広帯域の増幅器を構成することが可能となる。
【００４０】
図６は、本発明による増幅器の第２の実施例を示す図である。図６において、図５と同一の構成要素は同一の番号で参照する。
【００４１】
図６の増幅器は、トランジスタ２１、コンデンサ２２、抵抗Ｒ１及びＲ２、カスケード接続される複数の増幅ユニット４１Ａを含む。各増幅ユニット４１Ａは、ソース接地トランジスタ３１、ソースフォロア３２、定電流源３３、抵抗ＲＬ、ダイオードＤ１及びＤ２、コンデンサＣ１、帰還抵抗ＲＦ１、トランジスタ３４及び３５、コンデンサＣ２、及び抵抗Ｒ３を含む増幅ユニット４１の構成に加えて更に、トランジスタ３５のソース側と電源電圧Ｖ２との間を接続する抵抗Ｒ４を含む。
【００４２】
図６の構成においては、抵抗Ｒ４を設けることにより、ゲート接地トランジスタ３５を流れる電流の量が少なくなる。電源電圧Ｖ２は一定であるので電流量が少なくなることによって、ゲート接地トランジスタ３５の負荷抵抗Ｒ３の抵抗値を大きくすることが出来る。その結果として、増幅ユニット４１Ａの利得が高くなる。
【００４３】
また次段の増幅ユニット４１Ａの入力インピーダンスは充分に小さいので、仮に増幅ユニット４１Ａの出力インピーダンスが多少増大したとしても、律束要因とはならず全体の帯域特性に影響を与えることはない。
【００４４】
図７は、本発明による増幅器の第３の実施例を示す図である。図７において、図５と同一の構成要素は同一の番号で参照する。
【００４５】
図７の増幅器は、トランジスタ２１、コンデンサ２２、抵抗Ｒ１及びＲ２、カスケード接続される複数の増幅ユニット４１Ｂを含む。増幅ユニット４１Ｂは、ソース接地トランジスタ３１、ソースフォロア３２、定電流源３３、抵抗ＲＬ、ダイオードＤ１及びＤ２、コンデンサＣ１、帰還抵抗ＲＦ１、トランジスタ３４及び３５、コンデンサＣ２、及び抵抗Ｒ３を含む増幅ユニット４１の構成に加えて更に、抵抗Ｒ３に直列に接続されるインダクタＬ１を含む。
【００４６】
図７の構成においては、インダクタＬ１を設けることにより、高周波におけるゲート接地トランジスタ３５の負荷抵抗値を大きくすることが出来る。その結果として、増幅ユニット４１Ｂの高周波における利得が高くなる。
【００４７】
図８は、本発明による増幅器の第４の実施例を示す図である。図８において、図５と同一の構成要素は同一の番号で参照する。
【００４８】
図８の増幅器は、トランジスタ２１、コンデンサ２２、抵抗Ｒ１及びＲ２、カスケード接続される複数の増幅ユニット４１Ｃを含む。増幅ユニット４１Ｃは、ソース接地トランジスタ３１、ソースフォロア３２、定電流源３３、抵抗ＲＬ、ダイオードＤ１及びＤ２、コンデンサＣ１、帰還抵抗ＲＦ１、トランジスタ３４及び３５、コンデンサＣ２、及び抵抗Ｒ３を含む増幅ユニット４１の構成に加えて更に、帰還抵抗ＲＦ１に並列に接続されるコンデンサＣＦを含む。
【００４９】
図８の構成においては、帰還抵抗ＲＦ１に並列にコンデンサＣＦを設けることにより、高周波における帰還抵抗を小さくして帰還量を増加させる。これにより、高周波域における利得の低下を抑制して、周波数特性の広帯域化をはかることが可能となる。
【００５０】
以上の説明は単相型回路について説明してきたが、本発明による増幅器は単相型に限られるものでなく、差動型増幅器にも適用することが出来る。
【００５１】
図９は、本発明による増幅器の第５の実施例を示す図である。
【００５２】
図９の増幅器は差動増幅器であり、トランジスタ２１ａ及び２１ｂ、コンデンサ２２、抵抗Ｒ１ａ及びＲ１ｂ、抵抗Ｒ２ａ及びＲ２ｂ、カスケード接続される複数の差動増幅ユニット５１を含む。
【００５３】
各差動増幅ユニット５１は、ソース接地トランジスタ３１ａ及び３１ｂ、ソースフォロア３２ａ及び３２ｂ、定電流源３３ａ及び３３ｂ、抵抗ＲＬａ及びＲＬｂ、ダイオードＤ１ａ及びＤ１ｂ、ダイオードＤ２ａ及びＤ２ｂ、コンデンサＣ１ａ及びＣ１ｂ、帰還抵抗ＲＦ１ａ及びＲＦ１ｂ、トランジスタ３４ａ及び３４ｂ、トランジスタ３５ａ及び３５ｂ、コンデンサＣ２ａ及びＣ２ｂ、抵抗Ｒ３ａ及びＲ３ｂ、及び定電流源５２及び５３を含む。トランジスタ２１ａ及び２１ｂのゲート端子には一定の直流電圧ＶＧ１が印加され、またトランジスタ３５ａ及び３５ｂのゲート端子には一定の直流電圧ＶＧ２が印加される。電圧Ｖ１及びＶ２は、それぞれ低電圧側及び高電圧側の電源電圧である。
【００５４】
図９の増幅器は、初段（フォトダイオード１２からの受信信号の入力部）にゲート接地トランジスタ２１ａを用いている。差動信号とするために、ゲート接地トランジスタ２１ａとペアになるゲート接地トランジスタ２１ｂが設けられ、そのゲート端子にはオフセット調整用の一定電圧が印加される。ゲート接地トランジスタ２１ａ及び２１ｂからなる初段入力部で生成される差動信号は、第１段の差動増幅ユニット５１に入力される。
【００５５】
差動増幅ユニット５１においては、トランジスタ３１ａ及び３１ｂがソース端子側において定電流源５２に接続されており、供給される差動信号を増幅する。増幅された差動信号は、それぞれ図５の場合と同様にレベルシフトダイオードにより電圧変換される。トランジスタ３１ａ及び３１ｂのゲート端子とレベルシフトダイオードのアノード端子との間には、図５の場合と同様に帰還抵抗ＲＦ１ａ及びＲＦ１ｂが設けられる。
【００５６】
レベルシフトダイオードにより電圧変換された差動信号は、ソース端子側において定電流源５３に接続されるトランジスタ３４ａ及び３４ｂに供給される。トランジスタ３４ａ及び３４ｂは、トランジスタ３５ａ及び３５ｂ、コンデンサＣ２ａ及びＣ２ｂ、及び抵抗Ｒ３ａ及びＲ３ｂと共に差動カスコード増幅器を形成する。差動カスコード増幅器を使用することによって、広帯域にわたる高利得の増幅が可能となる。
【００５７】
差動カスコード増幅器から出力される増幅された差動信号が、次段の差動増幅ユニット５１の入力として供給される。第１の実施例において説明したのと同様に、本発明による差動増幅ユニット５１は、充分に小さな入力インピーダンスを有するので、差動カスコード増幅器の出力インピーダンスが大きくとも、差動カスコード増幅器の出力箇所における遮断周波数は充分満足出来る高いレベルに保たれる。
【００５８】
このようにして第５実施例は、第１実施例の場合と同様の動作原理を差動信号に適用することにより、差動信号に対して従来型の差動増幅器よりも少ないユニット数で高い利得且つ広帯域の増幅器を構成することが可能となる。
【００５９】
なお第５実施例は第１実施例に対応する差動型の構成を示すものであるが、同様にして、第２乃至第４実施例の各構成に対して、差動型の増幅器を構成することが出来る。
【００６０】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【００６１】
なお本発明は以下の内容を含むものである。
（付記１）入力信号をソース端子に受け取るゲート接地トランジスタと、
該ゲート接地トランジスタのドレイン端子の出力信号を入力としカスケード接続される複数の増幅ユニットを含み、該増幅ユニットの各々は、
前段からの出力信号をゲート端子に受け取るソース接地トランジスタと、
該ソース接地トランジスタが増幅した信号をゲート端子に受け取るドレイン接地トランジスタと、
該ドレイン接地トランジスタのソース端子側の所定のノードと該ソース接地トランジスタの該ゲート端子とを接続する抵抗と、
該所定のノードにおける信号を入力とし次段への出力信号を生成するカスコード増幅器
を含むことを特徴とする増幅器。
（付記２）該ドレイン接地トランジスタのソース端子と該所定のノードとの間に設けられる１つ或いは複数のダイオードを更に含むことを特徴とする付記１記載の増幅器。
（付記３）該１つ或いは複数のダイオードに並列に接続されるコンデンサを更に含むことを特徴とする付記２記載の増幅器。
（付記４）該カスコード増幅器は、
電源電圧に第１端が接続される第１の抵抗と、
該第１の抵抗の第２端にドレイン端が接続される第１のトランジスタと、
該第１のトランジスタのソース端にドレイン端が接続され且つゲート端が該所定のノードに接続される第２のトランジスタと、
該第１のトランジスタのソース端と該電源電圧とを接続する第２の抵抗
を含むことを特徴とする付記１記載の増幅器。
（付記５）該カスコード増幅器は、
電源電圧に第１端が接続される抵抗及びインダクタの直列接続と、
該直列接続の第２端にドレイン端が接続される第１のトランジスタと、
該第１のトランジスタのソース端にドレイン端が接続され且つゲート端が該所定のノードに接続される第２のトランジスタ
を含むことを特徴とする付記１記載の増幅器。
（付記６）該増幅ユニットの各々は、該抵抗に並列に接続されるコンデンサを更に含むことを特徴とする付記１記載の増幅器。
（付記７）前段からの出力信号をゲート端子に受け取るソース接地トランジスタと、
該ソース接地トランジスタが増幅した信号をゲート端子に受け取るドレイン接地トランジスタと、
該ドレイン接地トランジスタのソース端子側の所定のノードと該ソース接地トランジスタの該ゲート端子とを接続する抵抗
を含むことを特徴とする増幅回路。
（付記８）該ドレイン接地トランジスタのソース端子と該所定のノードとの間に設けられる１つ或いは複数のダイオードを更に含むことを特徴とする付記７記載の増幅回路。
（付記９）該１つ或いは複数のダイオードに並列に接続されるコンデンサを更に含むことを特徴とする付記８記載の増幅回路。
（付記１０）該抵抗に並列に接続されるコンデンサを更に含むことを特徴とする付記７記載の増幅回路。
【発明の効果】
本発明においては、ソース接地トランジスタ、ドレイン接地トランジスタ、及び帰還抵抗からなる入出力インピーダンスの小さな基本増幅回路とカスコード増幅器とにより１つの増幅ユニットを構成し、更に複数の増幅ユニットを多段接続することにより、従来型の増幅器よりも少ないユニット数で高利得且つ広帯域の増幅器を構成することが可能となる。
【図面の簡単な説明】
【図１】光通信システムの受信器システムを示す図である。
【図２】低い入力インピーダンスを備えた従来の増幅器の構成の一例を示す図である。
【図３】低い入力インピーダンスを備えた従来の増幅器の構成の別の一例を示す図である。
【図４】（ａ）は、本発明による増幅ユニットの基本となる回路構成を示す図であり、（ｂ）は、図３の従来の増幅ユニットの基本となる回路構成を比較対象として示す図である。
【図５】本発明による増幅器の第１の実施例を示す図である。
【図６】本発明による増幅器の第２の実施例を示す図である。
【図７】本発明による増幅器の第３の実施例を示す図である。
【図８】本発明による増幅器の第４の実施例を示す図である。
【図９】本発明による増幅器の第５の実施例を示す図である。
【符号の説明】
２１　トランジスタ
２２　コンデンサ
３１　ソース接地トランジスタ
３２　ソースフォロア
３３　定電流源
３４、３５　トランジスタ
４１　増幅ユニット
Ｒ１、Ｒ２、Ｒ３　抵抗
ＲＬ　抵抗
Ｄ１、Ｄ２　ダイオード
Ｃ１、Ｃ２　コンデンサ
ＲＦ１　帰還抵抗
【図１】
2004096308.tif 000007
【図２】
2004096308.tif 000008
【図３】
2004096308.tif 000009
【図４】
2004096308.tif 000010
【図５】
2004096308.tif 000011
【図６】
2004096308.tif 000012
【図７】
2004096308.tif 000013
【図８】
2004096308.tif 000014
【図９】
2004096308.tif 000015