【誤訳訂正書】
【提出日】平成24年3月2日(2012.3.2)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】０００３
【訂正方法】変更
【訂正の内容】
【０００３】
メモリデバイスは、コンピュータデバイスに常に接続されていてもよいし、コンピュータデバイスに着脱可能に接続されるよう構成された別個のデバイス(例えばセキュアデジタルフラッシュメモリ)であってもよい。メモリデバイスは現在、各種メディアの中に組み込まれていて、例えば、多くのバンキングカードが現在、ユーザのＰＩＮ(個人識別番号)の格納のため、カードにメモリデバイスを組み込んでいる。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００７
【訂正方法】変更
【訂正の内容】
【０００７】
本発明の第１の態様によれば、移動電荷キャリアを有する基板と、該基板表面上に形成された絶縁部とを具え、該絶縁部の両側には第１及び第２基板領域が形成され、該第１及び第２基板領域は絶縁部によって形成された細長チャネルによって接続されているメモリユニットであって、前記第１及び第２基板領域間の所定の電位差でチャネルが第１及び第２基板領域間に第１のコンダクタンスを与える第１の状態と、前記所定の電位差でチャネルが第１及び第２基板領域間に第２の異なるコンダクタンスを与える第２の状態との間で切り換え可能な少なくとも１つのメモリユニットと、メモリユニットを第１の状態に変更するため、前記メモリユニットの第１及び第２基板領域に第１の電位差を、そしてメモリユニットを第２の状態に変更するため第２の異なる電位差を印加するよう構成された書き込み回路と、メモリユニットの状態を読み出すため、前記メモリユニットの第１及び第２基板領域に前記所定の電位差を印加するよう構成された読み出し回路とを具えているメモリデバイスが提供される。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００１８
【訂正方法】変更
【訂正の内容】
【００１８】
前記少なくとも１つのメモリユニットは、書き込み回路及び読み出し回路に対して着脱可能に接続されるよう構成してもよい。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００１９
【訂正方法】変更
【訂正の内容】
【００１９】
本発明の第２の態様によれば、移動電荷キャリアを有する基板と、該基板表面上に形成された絶縁部とを具え、該絶縁部の両側には第１及び第２基板領域が形成され、該第１及び第２基板領域は絶縁部によって形成された細長チャネルによって接続されているメモリユニットであって、前記第１及び第２基板領域間の所定の電位差でチャネルが第１及び第２基板領域間に第１のコンダクタンスを与える第１の状態と、前記所定の電位差でチャネルが第１及び第２基板領域間に第２の異なるコンダクタンスを与える第２の状態との間で切り換え可能な少なくとも１つのメモリユニットを提供することと、メモリユニットを第１の状態に変更するため、前記メモリユニットの第１及び第２基板領域に第１の電位差を、そしてメモリユニットを第２の状態に変更するため第２の異なる電位差を印加するよう構成された書き込み回路を提供することと、メモリユニットの状態を読み出すため、前記メモリユニットの第１及び第２基板領域に前記所定の電位差を印加するよう構成された読み出し回路を提供することとを含む、メモリデバイスを製造する方法が提供される。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００２０
【訂正方法】変更
【訂正の内容】
【００２０】
本発明の第３の態様によれば、移動電荷キャリアを有する基板と、該基板表面上に形成された絶縁部とを具え、該絶縁部の両側には第１及び第２基板領域が形成され、該第１及び第２基板領域は絶縁部によって形成された細長チャネルによって接続されているメモリユニットであって、前記第１及び第２基板領域間の所定の電位差でチャネルが第１及び第２基板領域間に第１のコンダクタンスを与える第１の状態と、前記所定の電位差でチャネルが第１及び第２基板領域間に第２の異なるコンダクタンスを与える第２の状態との間で切り換え可能なメモリユニットに書き込みを行なう方法であって、メモリユニットを第１の状態に変更するため、メモリユニットの第１及び第２基板領域間に第１の電位差を印加することと、メモリユニットを第２の状態に変更するため、メモリユニットの第１及び第２基板領域に第２の異なる電位差を印加することとの少なくとも１つを含む方法が提供される。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００２１
【訂正方法】変更
【訂正の内容】
【００２１】
本発明の第４の態様によれば、移動電荷キャリアを有する基板と、該基板表面上に形成された絶縁部とを具え、該絶縁部の両側には第１及び第２基板領域が形成され、該第１及び第２基板領域は絶縁部によって形成された細長チャネルによって接続されているメモリユニットであって、前記第１及び第２基板領域間の所定の電位差でチャネルが第１及び第２基板領域間に第１のコンダクタンスを与える第１の状態と、前記所定の電位差でチャネルが第１及び第２基板領域間に第２の異なるコンダクタンスを与える第２の状態との間で切り換え可能なメモリユニットの読み出しを行なう方法であって、第１及び第２基板領域に前記所定の電位差を印加することと、メモリユニットの状態を読み出すこととを含む方法が提供される。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】００２５
【訂正方法】変更
【訂正の内容】
【００２５】
図１は、本発明の実施形態に従うナノメートルスケールのメモリデバイス100を示している。該デバイス100は、移動電荷キャリア(例えば電子又はホール)を有する基板120を具えているメモリユニット110を具えている。基板表面上には絶縁部130、132、134が形成され、該絶縁部130、132、134の両側に第１及び第２基板領域122、124を形成している。絶縁部132、134は、第１基板領域122を第２基板領域124に接続するチャネル140を形成している。この細長チャネル140は、第１基板領域から第２基板領域までの電荷キャリア流路となる。絶縁部はデバイス表面の両縁まで伸びている。
【誤訳訂正８】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
電荷キャリアを有する基板と、該基板表面上に形成された絶縁部とを具え、該絶縁部の両側には第１及び第２基板領域が形成され、該第１及び第２基板領域は絶縁部によって形成された細長チャネルによって接続されているメモリユニットであって、前記第１及び第２基板領域間の所定の電位差でチャネルが第１及び第２基板領域間に第１のコンダクタンスを与える第１の状態と、前記所定の電位差でチャネルが第１及び第２基板領域間に第２の異なるコンダクタンスを与える第２の状態との間で切り換え可能な少なくとも１つのメモリユニットと、
メモリユニットを第１の状態に変更するため、前記メモリユニットの第１及び第２基板領域に第１の電位差を、そしてメモリユニットを第２の状態に変更するため第２の異なる電位差を印加するよう構成された書き込み回路と、
メモリユニットの状態を読み出すため、前記メモリユニットの第１及び第２基板領域に前記所定の電位差を印加するよう構成された読み出し回路と
を具えているメモリデバイス。
【請求項２】
前記所定の電位差は、第１及び第２の電位差の一方より大きく、他方より小さい請求項１に記載のメモリデバイス。
【請求項３】
第２の電位差は、第１の電位差に対し、同じ大きさを有するが、反対の極性である請求項１又は請求項２に記載のメモリデバイス。
【請求項４】
読み出し回路は、前記メモリユニットの第１及び第２基板領域間の電流の流れを測定するための電流センサを具えている請求項１乃至３の何れか１項に記載のメモリデバイス。
【請求項５】
前記デバイスは、前記メモリユニットの第１及び第２基板領域に前記所定の電位差を印加することによって前記メモリユニットの状態を判断するよう構成されると共に、前記メモリユニットが第１の状態にあると判断された場合は第１の電位差を、そしてメモリユニットが第２の状態にあると判断された場合は第２の電位差をその後印加するよう構成されたリフレッシュ回路を具えている請求項１乃至４の何れか１項に記載のメモリデバイス。
【請求項６】
メモリユニットは自己スイッチングダイオードである請求項１乃至５の何れか１項に記載のメモリデバイス。
【請求項７】
前記デバイスは複数の前記メモリユニットを具えている請求項１乃至６の何れか１項に記載のメモリデバイス。
【請求項８】
複数のメモリユニットの状態を同時に読み出すため、読み出し回路は、複数の前記メモリユニットのそれぞれの第１及び第２基板領域に前記所定の電位差を印加するよう構成されている請求項７に記載のメモリデバイス。
【請求項９】
前記複数のメモリユニットは、複数の行及び複数の列に配置されてメモリアレイを形成し、各メモリユニットの第１基板領域はそれぞれの行ラインに接続されると共に各メモリユニットの第２基板領域はそれぞれの列ラインに接続され、
書き込み回路は、前記第１の電位差及び前記第２の電位差の少なくとも１つを与える様、第１の電圧を関連する列ラインに、そして第２の電圧を関連する行ラインに印加するよう構成され、前記第１及び第２の電圧は、アレイにおける残りのメモリユニットの状態を変更するには不十分である請求項７又は請求項８に記載のメモリデバイス。
【請求項１０】
読み出し回路は、列ラインの１つにセンス電圧を印加し、残りの列ラインには異なる一定の電圧を印加して、少なくとも１つのメモリユニットの状態を、該メモリユニットに接続された行ラインに接続された電流センス増幅器を用いて読み出すよう構成されている請求項９に記載のメモリデバイス。
【請求項１１】
前記少なくとも１つのメモリユニットは、書き込み回路及び読み出し回路に着脱可能に接続される請求項１乃至１０に記載のメモリデバイス。
【請求項１２】
電荷キャリアを有する基板と、該基板表面上に形成された絶縁部とを具え、該絶縁部の両側には第１及び第２基板領域が形成され、該第１及び第２基板領域は絶縁部によって形成された細長チャネルによって接続されているメモリユニットであって、前記第１及び第２基板領域間の所定の電位差でチャネルが第１及び第２基板領域間に第１のコンダクタンスを与える第１の状態と、前記所定の電位差でチャネルが第１及び第２基板領域間に第２の異なるコンダクタンスを与える第２の状態との間で切り換え可能なメモリユニットに書き込みを行なう方法であって、
メモリユニットを第１の状態に変更するため、メモリユニットの第１及び第２基板領域間に第１の電位差を印加することと、
メモリユニットを第２の状態に変更するため、メモリユニットの第１及び第２基板領域に第２の異なる電位差を印加することと
の少なくとも１つを含む方法。
【請求項１３】
電荷キャリアを有する基板と、該基板表面上に形成された絶縁部とを具え、該絶縁部の両側には第１及び第２基板領域が形成され、該第１及び第２基板領域は絶縁部によって形成された細長チャネルによって接続されているメモリユニットであって、前記第１及び第２基板領域間の所定の電位差でチャネルが第１及び第２基板領域間に第１のコンダクタンスを与える第１の状態と、前記所定の電位差でチャネルが第１及び第２基板領域間に第２の異なるコンダクタンスを与える第２の状態との間で切り換え可能なメモリユニットの読み出しを行なう方法であって、
第１及び第２基板領域に前記所定の電位差を印加することと、
メモリユニットの状態を読み出すことと
を含む方法。
【請求項１４】
メモリユニットの状態は、メモリユニットの第１及び第２基板領域間の電流の流れを示す信号を測定することによって読み出される請求項１３に記載の方法。
【請求項１５】
電圧源と、メモリユニットの第１及び第２基板領域間に電位差を印加するための電極とを具えているスキャニングデバイスであって、請求項１２及び請求項１３の少なくとも１つの方法を実行するよう構成されたスキャニングデバイス。