(57)【要約】【課題】比較的低コストであるにもかかわらず、ショート不良の発生率が低くかつ信頼性が高い、半導体素子と中継基板と基板とからなる構造体を提供する。【解決手段】本発明の構造体１１は、半導体素子２１と中継基板３１と基板４１とからなる。半導体素子２１は、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子２２を有する。基板４１は、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッド４６を有する。中継基板３１は、中継基板本体３８と複数の導体柱３５とを有する。中継基板本体３８の第１面３２には半導体素子２１が実装され、第２面３３は基板４１の表面上に実装される。複数の導体柱３５の第１面側端には中継基板側はんだバンプ３６が配置される一方、第２面側端には中継基板側はんだバンプ３６が配置されていない。【選択図】  図１
2004356620.tif 000002
【特許請求の範囲】
【請求項１】
熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有する中継基板本体と、
前記第１面及び前記第２面間を貫通し、前記面接続端子に電気的に接続されるべき複数の導体柱とを有し、
前記複数の導体柱の第１面側端に中継基板側はんだバンプが配置される一方、前記複数の導体柱の第２面側端に中継基板側はんだバンプが配置されていないことを特徴とする中継基板。
【請求項２】
熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子を備え、かつ、
前記半導体素子が実装される第１面、及び第２面を有する中継基板本体と、前記第１面及び前記第２面間を貫通し、前記面接続端子に電気的に接続される複数の導体柱とを有し、前記複数の導体柱の第１面側端に中継基板側はんだバンプが配置される一方、前記複数の導体柱の第２面側端に中継基板側はんだバンプが配置されていない中継基板を備えた
ことを特徴とする半導体素子付き中継基板。
【請求項３】
熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、
第１面、及び前記基板の表面上に実装される第２面を有する中継基板本体と、前記第１面及び前記第２面間を貫通し、前記面接続パッドに電気的に接続される複数の導体柱とを有し、前記複数の導体柱の第１面側端に中継基板側はんだバンプが配置される一方、前記複数の導体柱の第２面側端に中継基板側はんだバンプが配置されていない中継基板を備えた
ことを特徴とする中継基板付き基板。
【請求項４】
熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子を備え、
熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、
前記半導体素子が実装される第１面、及び前記基板の表面上に実装される第２面を有し、前記第１面及び前記第２面間を貫通し、前記面接続端子及び前記面接続パッドに電気的に接続される複数の導体柱とを有し、前記複数の導体柱の第１面側端に中継基板側はんだバンプが配置される一方、前記複数の導体柱の第２面側端に中継基板側はんだバンプが配置されていない中継基板を備えた
ことを特徴とする、半導体素子と中継基板と基板とからなる構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体に関するものである。
【背景技術】
【０００２】
近年、ＩＣチップが実装された配線基板（ＩＣチップ搭載基板やＩＣパッケージなど）とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板とマザーボードとの間にインターポーザと呼ばれる中継基板を介在させてそれらを互いに接続した構造体が各種知られている（例えば、特許文献１参照）。また、最近では、上記のインターポーザとは異なるレベルでの接続を図るもの、具体的にはＩＣチップ−配線基板間の接続を図るインターポーザも提案されている。本明細書では便宜上前者を「マザーボード側インターポーザ」と呼び、後者を「ＩＣチップ側インターポーザ」と呼ぶことにする。ここで、ＩＣチップ側インターポーザを製造する手順の従来例を示す。
【０００３】
まず、板状のインターポーザ本体を用意するとともに、それに多数のビアを貫通形成した後、各ビア内に導体柱を設ける。次に、各々の導体柱の上端に上部中継基板側はんだバンプを設け、さらに下端に下部中継基板側はんだバンプを設けることにより、ＩＣチップ側インターポーザとする。
【０００４】
ところで、ＩＣチップは一般に熱膨張係数が２．０ｐｐｍ／℃〜５．０ｐｐｍ／℃程度の半導体材料（例えばシリコン等）を用いて形成されている。これに対して、配線基板は半導体材料よりもかなり熱膨張係数が大きな材料、例えば１０．０ｐｐｍ／℃以上の樹脂材料等を用いて形成されている。よって、ＩＣチップ側インターポーザにＩＣチップを実装した場合には、ＩＣチップ−配線基板間の熱膨張係数差に起因して応力が発生しやすい。この応力は、インターポーザと他部品との接合部分やＩＣチップ自身にクラックを発生させ、信頼性を低下させる要因となる。なお、インターポーザと配線基板との隙間を例えばアンダーフィル材で埋めて、環境による負荷や応力を軽減させることも従来行われている。
【特許文献１】特開２０００−２０８６６１号公報（図２（ｄ）等）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、最近では集積回路技術の進歩によりＩＣチップの動作がますます高速化しているが、それに伴いＩＣチップを大型化してより多くの演算回路を形成しようとする動向がある。しかし、ＩＣチップの処理能力が向上すると発熱量も増大することから、熱応力の影響も次第に大きくなる。そして、特にＩＣチップの一辺の大きさが１０．０ｍｍを超えると、大きな熱応力がＩＣチップと配線基板との界面等に作用することで、チップ接合部分にクラック等が生じるおそれがある。また、ＩＣチップの厚みが１．０ｍｍよりも小さくなると、強度が弱まり、クラック等が生じるおそれがある。それゆえ、今後はインターポーザを用いた構造体に高い信頼性を付与しにくくなることが予想される。さらに、層間絶縁膜としてポーラスシリカ等のような低誘電体材料（いわゆるＬｏｗ−Ｋ材）を採用した場合には、ＩＣチップが脆くなってクラックがいっそう発生しやすくなることが予想される。
【０００６】
上記のような事情に加えて、上記従来技術の場合、インターポーザと配線基板との接合界面にはんだブリッジが起こりやすく、これが原因となりショート不良の発生率が高くなるという問題がある。また、この種のインターポーザは、できるだけ低コストで製造されることが望ましい。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、比較的低コストであるにもかかわらず、ショート不良の発生率が低くかつ信頼性が高い、半導体素子と中継基板と基板とからなる構造体を提供することにある。また、本発明の別の目的は、上記の優れた構造体を実現するうえで好適な、中継基板、半導体素子付き中継基板、中継基板付き基板を提供することにある。
【課題を解決するための手段】
【０００８】
そして、上記課題を解決するための手段としては、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子を備え、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、前記半導体素子が実装される第１面、及び前記基板の表面上に実装される第２面を有し、前記第１面及び前記第２面間を貫通し、前記面接続端子及び前記面接続パッドに電気的に接続される複数の導体柱とを有し、前記複数の導体柱の第１面側端に中継基板側はんだバンプが配置される一方、前記複数の導体柱の第２面側端に中継基板側はんだバンプが配置されていない中継基板を備えたことを特徴とする、半導体素子と中継基板と基板とからなる構造体がある。
【０００９】
従って、この構造体によると、第１面側端に配置された中継基板側はんだバンプが基板の熱膨張または熱収縮時に弾性的にひずむ（変形する）ことにより、応力の影響が軽減される。ゆえに、中継基板と他部品（例えば基板や半導体素子）との接合部分や半導体素子自身にクラックが発生しにくくなり、信頼性が高くなる。また、第２面側端の中継基板側はんだバンプを省略した分だけ工数等の低減が可能となり、低コスト化を達成することができる。さらに、第２面側端の中継基板側はんだバンプを省略したことにより、中継基板と基板との接合界面にて使用されるはんだの体積が従来に比較して少なくなる。よって、隣接するバンプ間ではんだブリッジが起こりにくくなり、ショート不良の発生率が低減される。
【００１０】
半導体素子と中継基板と基板とからなる上記の構造体を実現するうえで好適なものとしては、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有する中継基板本体と、前記第１面及び前記第２面間を貫通し、前記面接続端子に電気的に接続されるべき複数の導体柱とを有し、前記複数の導体柱の第１面側端に中継基板側はんだバンプが配置される一方、前記複数の導体柱の第２面側端に中継基板側はんだバンプが配置されていないことを特徴とした中継基板、がある。また、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子を備え、かつ、前記半導体素子が実装される第１面、及び第２面を有する中継基板本体と、前記第１面及び前記第２面間を貫通し、前記面接続端子に電気的に接続される複数の導体柱とを有し、前記複数の導体柱の第１面側端に中継基板側はんだバンプが配置される一方、前記複数の導体柱の第２面側端に中継基板側はんだバンプが配置されていない中継基板を備えたことを特徴とする半導体素子付き中継基板、も好適である。さらに、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、第１面、及び前記基板の表面上に実装される第２面を有する中継基板本体と、前記第１面及び前記第２面間を貫通し、前記面接続パッドに電気的に接続される複数の導体柱とを有し、前記複数の導体柱の第１面側端に中継基板側はんだバンプが配置される一方、前記複数の導体柱の第２面側端に中継基板側はんだバンプが配置されていない中継基板を備えたことを特徴とする中継基板付き基板、も好適である。
【００１１】
ここで前記半導体素子としては、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有するものが使用される。かかる半導体素子の例としては、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる半導体集積回路チップ（ＩＣチップ）などを挙げることができる。前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状（千鳥状も含む）にパッドあるいは端子を形成し、それら同士を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が１０．０ｍｍ以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく熱応力の影響も次第に大きくなるため、本願発明の課題が発生しやすくなるからである。また、前記半導体素子は、ポーラスな層を表層部に有していることがよい。このような半導体素子の場合、脆いポーラス層にクラックが起こりやすく、本願発明の課題が発生しやすいからである。
【００１２】
ここで「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜２００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。
【００１３】
前記基板としては、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有するものが使用される。前記基板としては、半導体素子やその他の電子部品などが実装される基板、特には半導体素子やその他の電子部品などが実装され、それらを電気的に接続する導体回路を備えた配線基板が挙げられる。熱膨張係数が５．０ｐｐｍ／℃以上であるという条件を満たしていれば、基板の形成材料については特に限定されず、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。前記基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられる。
【００１４】
樹脂基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）基板、ＰＩ樹脂（ポリイミド樹脂）基板、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）基板、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）基板などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。前記セラミック基板の具体例としては、例えば、アルミナ基板、ベリリア基板、ガラスセラミック基板、結晶化ガラス等の低温焼成材料からなる基板などがある。前記金属基板の具体例としては、例えば、銅基板や銅合金基板、銅以外の金属単体からなる基板、銅以外の金属の合金からなる基板などがある。
【００１５】
また、面接続パッドとは、電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。かかる面接続パッドは例えば線状や格子状（千鳥状も含む）に形成される。
【００１６】
中継基板本体を形成する材料としては、セラミック、金属、半導体、樹脂などを挙げることができ、用途に応じてそれらの中から適宜選択することができる。セラミック材料の好適例としては、例えばアルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などがある。金属材料の好適例としては、銅、銅合金、鉄ニッケル合金などがある。半導体材料の好適例としては、例えばシリコンなどがある。そして、樹脂材料の好適例としては、エポキシ樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、ゴム系樹脂などがある。低コスト化の観点からすれば、樹脂材料を選択することが好ましい。
【００１７】
中継基板本体を構成する材料は絶縁性を有していることがよい。その理由は、絶縁性を有しない中継基板本体では、導体柱の形成時にあらかじめ絶縁層を設ける必要があるが、絶縁性を有する中継基板本体ならばそれが不要になるからである。従って、中継基板の構造の複雑化や工数の増加を回避でき、ひいては装置全体の低コスト化に貢献することができるからである。
【００１８】
前記中継基板本体の厚さは、特に限定されないが、アルミナや低温焼成セラミック等を選択した場合において強いて言えば０．１ｍｍ以上０．８ｍｍ以下であることが好ましく、特には０．３ｍｍ以上０．８ｍｍ以下であることがより好ましい。このような厚さ範囲内であると、構造体を構成したときに半導体素子接合部分に加わる熱応力が比較的小さくなり、中継基板本体自身の反りや、半導体素子の接合部分のクラックなどの防止に有利となる。ちなみに、中継基板本体の厚さが１．０ｍｍ以上になると、配線抵抗が上がったり、低背化の要求に応えられなくなったりするので、好ましくない。
【００１９】
また、窒化珪素等を選択した場合における中継基板本体の厚さも特に限定されないが、強いて言えば０．１ｍｍ以上０．７ｍｍ以下であることが好ましく、特には０．１ｍｍ以上０．３ｍｍ以下であることがより好ましい。
【００２０】
中継基板本体は第１面及び第２面間を連通させる複数の貫通孔を有している。貫通孔の直径は特に限定されないが、例えば１２５μｍ以下であることがよく、１００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。隣接する前記貫通孔間の中心間距離も特に限定されないが、最も小さい所で例えば２５０μｍ以下であることがよく、２００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。かかる直径や中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。換言すると、かかる直径や中心間距離をあまりに大きく設定すると、限られた面積内に多数の導体柱を形成できないからである。さらに好ましくは、貫通孔の直径は８５μｍ以下、隣接する前記貫通孔間の中心間距離は最も小さい所で１５０μｍ以下であるとよい（ただし、０μｍは含まず。）。
【００２１】
前記中継基板は複数の導体柱を有している。導体柱は第１面及び第２面間を貫通し、その一端が面接続端子に接続され、他端が面接続パッドに接続される。かかる導体柱は、中継基板本体に形成された複数の貫通孔内に、導電性金属を充填することにより形成される。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される１種または２種以上の金属を挙げることができる。２種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。２種以上の金属からなる導電性金属として、鉛フリーのはんだ（例えば、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｚｎ−Ｂｉ系はんだ等）を用いても勿論よい。複数の貫通孔内に導電性金属を充填する具体的な手法としては、例えば、導電性金属を含む非固形状材料（例えば導電性金属ペースト）を作製しそれを印刷充填する手法があるほか、導電性金属めっきを施す手法などがある。
【００２２】
セラミック製中継基板本体の貫通孔内に導電性金属ペーストを充填して導体柱を形成する場合、セラミックとペースト中の金属とを同時に焼結させる方法（同時焼成法）を採用してもよく、あるいは先にセラミックを焼結させた後にペーストの充填及びペースト中の金属の焼結を行う方法（後焼成法）を採用してもよい。同時焼成法を採用した中継基板の製造方法としては、前記複数の貫通孔を有するセラミック未焼結体を作製する未焼結体作製工程と、前記複数の貫通孔内に前記導電性金属を充填する金属充填工程と、前記セラミック未焼結体及び前記導電性金属を加熱して焼結させる同時焼成工程とを含むことを特徴とする中継基板の製造方法、が好適である。
【００２３】
一方、後焼成法を採用した中継基板の製造方法としては、セラミック未焼結体を焼成して前記中継基板本体を作製する焼成工程と、前記中継基板本体における前記複数の貫通孔の内壁面にメタライズ層を形成するメタライズ工程と、前記メタライズ層が形成された前記複数の貫通孔内に前記導電性金属を充填する金属充填工程とを含むことを特徴とする中継基板の製造方法、が好適である。この製造方法において前記複数の貫通孔を形成する穴あけ工程は、前記焼成工程前に実施してもよく、前記焼成工程後に実施してもよい。
【００２４】
また、後焼成法を採用した中継基板の別の製造方法としては、セラミック未焼結体を焼成して前記中継基板本体を作製する第１次焼成工程と、前記中継基板本体の有する前記複数の貫通孔内に前記導電性金属を充填する金属充填工程と、充填された前記導電性金属を焼成して前記複数の導体柱とする第２次焼成工程とを含むことを特徴とする中継基板の製造方法、も好適である。この製造方法において前記複数の貫通孔を形成する穴あけ工程は、前記第１次焼成工程前に実施してもよく、前記第１次焼成工程後に実施してもよい。
【００２５】
同時焼成法及び後焼成法のいずれを採用するかについては、中継基板を構成するセラミックの種類等に依存するが、どちらの焼成方法も可能であって低コスト化を優先したい場合には、同時焼成法を採用することが有利である。後焼成法に比べて同時焼成法のほうが一般に工数が少なくて済み、その分だけ効率よく生産することが可能だからである。なお、セラミックが高温焼成セラミックであってかつ同時焼成法を採用するような場合、導体柱を構成する導電性金属としては、タングステン、モリブデン、タンタル及びニオブから選択される少なくとも１つの高融点金属であることが好適である。即ち、１０００℃を超える焼成時の高温に遭遇したとしても酸化したり蒸発したりすることもなく、好適な焼結体と化して貫通孔内に残留しうるからである。セラミックが低温焼成セラミックであってかつ同時焼成法を採用するような場合には、導体柱を構成する導電性金属はとりわけ高融点金属である必要はない。よってこの場合には、タングステン等よりも融点は低いが導電性に優れる金属（例えば銅、銀、金等）を選択することができる。
【００２６】
中継基板を構成するセラミックが、金属材料との同時焼成が不可能なセラミック（例えば窒化珪素など）であれば、必然的に後焼成法が採用されることになるが、その場合には、貫通孔の内壁面に何らかのメタライズ層が形成されることがよい。貫通孔の内壁面（即ちセラミック焼結体からなる面）と導電性金属との間にメタライズ層が存在せず、両者が直接接触していると、両者間に高い密着強度を付与することが困難になる場合がある。これに対して、貫通孔の内壁面と導電性金属との間にメタライズ層が介在していると、両者間に高い密着強度を付与しやすくなる。それゆえ、貫通孔の内壁面と導電性金属との界面にクラック等が起こりにくくなり、セラミックと金属との界面での信頼性向上を図ることができる。一方、金属材料との同時焼成が可能なセラミックを採用した場合においては、メタライズ層は必ずしも必要ではないので、形成されてもされなくてもよい。
【００２７】
ここで貫通孔の内壁面にメタライズ層を形成する手法としては、従来周知の手法を採用することが可能であり、具体例としては、蒸着、ＣＶＤ、ＰＶＤ、スパッタ、イオンプレーティング等といった薄膜形成法などを挙げることができる。これらの中でも、特に蒸着やＣＶＤのような等方性の薄膜形成法が好適である。メタライズ層を形成する別の手法として、例えば、活性化金属法などを採用してもよい。前記メタライズ層は、例えば、銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される１種または２種以上の金属によって形成される。メタライズ層の形成に使用される金属材料は、導体柱を構成する導電性金属と同じ材料であってもよく、異なっていてもよい。
【００２８】
複数の導体柱は、中継基板本体の第１面にて露出する第１面側端と、中継基板本体の第２面にて露出する第２面側端とをそれぞれ有している。そして、導体柱の第１面側端には中継基板側はんだバンプが配置される一方、導体柱の第２面側端には中継基板側はんだバンプが配置されていない。つまり、前記中継基板は、前記貫通孔から露出する前記導体柱の一方の端部表面にのみ中継基板側はんだバンプを有している。その理由は上記のとおりである。中継基板本体の第１面側端に中継基板側はんだバンプがあると、バンプレスの半導体素子の実装が可能となるという利点もある。なお、はんだを用いて導体柱を形成した場合、その導体柱の一部を第１面から突出させて中継基板側はんだバンプとしてもよい。
【００２９】
中継基板側はんだバンプの突出量（具体的には第１面を基準とした中継基板側はんだバンプの高さ）は、１０μｍ以上５００μｍ以下に設定されることがよく、特には１０μｍ以上３００μｍ以下に設定されることがよりよい。前記突出量が１０μｍ未満であると、中継基板側はんだバンプ自身の弾性変形による応力軽減効果を十分に発揮できなくなるからである。一方、前記突出量が５００μｍを超えるような中継基板側はんだバンプは、形成自体が困難であることに加え、面接続端子との接合も難しくなるおそれがあるからである。
【００３０】
中継基板側はんだバンプの形成に用いられるはんだの種類は特に限定されず、用途に応じて任意に選択することができる。好適なはんだの具体例を挙げると、錫鉛共晶はんだ（Ｓｎ／３７Ｐｂ：融点１８３℃）などがある。勿論、錫鉛共晶はんだ以外のＳｎ／Ｐｂ系はんだ、例えばＳｎ／３６Ｐｂ／２Ａｇという組成のはんだ（融点１９０℃）などを使用してもよい。さらには、上記のような鉛入りはんだ以外にも、鉛フリーはんだを選択することが可能である。鉛フリーはんだとは、鉛を全くまたは殆ど含まないはんだのことを意味し、例えば、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｚｎ−Ｂｉ系はんだ等を挙げることができる。なお、上記各系のはんだには微量元素（例えばＡｕ，Ｎｉ，Ｇｅ等）が含まれていてもよい。
【００３１】
前記中継基板本体の第１面上や第２面上には、半導体素子以外の電子部品や素子が１つ以上設けられていてもよい。前記電子部品の具体例としては、チップトランジスタ、チップダイオード、チップ抵抗、チップコンデンサ、チップコイルなどを挙げることができる。これらの電子部品は、能動部品であっても受動部品であってもよい。前記素子の具体例としては、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、薄膜コンデンサ、薄膜コイルなどを挙げることができる。これらの素子は、能動素子であっても受動素子であってもよい。そして、前記中継基板本体の第１面上や第２面上には、前記電子部品同士、前記素子同士、あるいは前記電子部品や前記素子と導体柱とを接続する配線層が形成されていてもよい。なお、かかる配線層は、前記中継基板本体の内部に形成されていてもよい。例えば、チップコンデンサや薄膜コンデンサを備えた中継基板の場合、低抵抗化、低インダクタンス化を図ることができるため、高性能な構造体を実現しやすくなる。
【発明を実施するための最良の形態】
【００３２】
［第１実施形態］
【００３３】
以下、本発明を具体化した第１実施形態を図１〜図４に基づき詳細に説明する。図１は、ＩＣチップ（半導体素子）２１と、インターポーザ（中継基板）３１と、配線基板（基板）４１とからなる本実施形態の半導体パッケージ（構造体）１１を示す概略断面図である。図２は、完成したインターポーザ３１を示す概略断面図である。図３は、半導体パッケージ１１を構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）６１を示す概略断面図である。図４は、ＩＣチップ付きインターポーザ６１を配線基板４１上に実装するときの状態を示す概略断面図である。
【００３４】
図１に示されるように、本実施形態の半導体パッケージ１１は、上記のように、ＩＣチップ２１と、インターポーザ３１と、配線基板４１とからなるＬＧＡ（ランドグリッドアレイ）である。なお、半導体パッケージ１１の形態は、ＬＧＡのみに限定されず、例えばＢＧＡ（ボールグリッドアレイ）やＰＧＡ（ピングリッドアレイ）等であってもよい。ＭＰＵとしての機能を有するＩＣチップ２１は、１０ｍｍ角の矩形平板状であって、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる。かかるＩＣチップ２１の下面側表層には、Ｌｏｗ−Ｋ材であるポーラスシリカからなる図示しない層間絶縁膜が形成されるとともに、図示しない回路素子が形成されている。また、ＩＣチップ２１の下面側には、複数のバンプ状の面接続端子２２が格子状に設けられている。
【００３５】
前記配線基板４１は、上面４２及び下面４３を有する矩形平板状の部材からなり、複数層の樹脂絶縁層４４と複数層の導体回路４５とを有する、いわゆる多層配線基板である。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層４４が形成され、銅箔または銅めっき層により導体回路４５が形成されている。かかる配線基板４１の熱膨張係数は、１３．０ｐｐｍ／℃以上１６．０ｐｐｍ／℃未満となっている。配線基板４１の上面４２には、インターポーザ３１側との電気的な接続を図るための複数の面接続パッド４６が格子状に形成されている。各面接続パッド４６の表面上には、複数の基板側はんだバンプ３７がそれぞれ設けられている。配線基板４１の下面４３には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド４７が格子状に形成されている。なお、マザーボード接続用の面接続パッド４７は、インターポーザ接続用の面接続パッド４６よりも広い面積で広いピッチとなっている。樹脂絶縁層４４にはビアホール導体４８が設けられていて、これらのビアホール導体４８を介して、異なる層の導体回路４５、面接続パッド４６、面接続パッド４７が相互に電気的に接続されている。また、配線基板４１の上面４２には、図７のＩＣチップ付きインターポーザ６１以外にも、チップコンデンサ、半導体素子、その他の電子部品（いずれも図示略）が実装されている。
【００３６】
前記インターポーザ３１は、ＩＣチップ側インターポーザと呼ばれるべきものであって、上面３２（第１面）及び下面３３（第２面）を有する矩形平板形状のインターポーザ本体３８（中継基板本体）を有している。インターポーザ本体３８は、単層構造をなすアルミナ基板からなる。かかるアルミナ基板の熱膨張係数は約５．８ｐｐｍ／℃、ヤング率は約２８０ＧＰａ、抗折強度は約３５０ＭＰａである。従って、インターポーザ本体３８の熱膨張係数は、配線基板４１の熱膨張係数よりも小さく、かつ、ＩＣチップ２１の熱膨張係数よりも大きな値となっている。即ち、本実施形態のインターポーザ３１は、配線基板４１よりも低い熱膨張性を備えていると言える。また、アルミナ基板のヤング率は、本実施形態にて用いたＩＣチップ２１のヤング率（即ち１８６ＧＰａ）よりも高いことから、本実施形態のインターポーザ３１は高い剛性を備えている。なお、インターポーザ本体３８を低温焼成セラミック基板としてもよい。
【００３７】
ここで「ヤング率」とは、例えばＪＩＳ  Ｒ  １６０２に規定する「ファインセラミックスの弾性率試験方法」による測定値をいい、より具体的には超音波パルス法による測定値をいう。超音波パルス法では、超音波パルスが試験片を伝播するときの速度に基づいて動的弾性率を測定する。また、「抗折強度」とは、例えばＪＩＳ  Ｒ  １６０１に規定する「ファインセラミックスの曲げ強さ試験方法」による測定値をいい、より具体的には３点曲げ強さ試験による測定値をいう。３点曲げ強さ試験では、試験片を一定距離に配置された２支点間に置き、２支点間の中央の１点に荷重を加えて折れたときの最大曲げ応力の値を測定する。
【００３８】
インターポーザ３１を構成するインターポーザ本体３８には、上面３２及び下面３３間を貫通する複数のビア３４（貫通孔）が格子状に形成されている。これらのビア３４は、配線基板４１が有する各面接続パッド４６の位置に対応している。そして、かかるビア３４内には、タングステン（Ｗ）からなる導体柱３５が設けられている。各導体柱３５の上端面には、略半球状をしたインターポーザ側はんだバンプ３６が一体的に設けられている。これらのインターポーザ側バンプ３６は上面３２のみから突出しており、ＩＣチップ２１側の面接続端子２２に対して直接電気的に接続されている。インターポーザ側はんだバンプ３６の突出量は１００μm程度に設定されている。その一方、各導体柱３５の下端面には、略半球状をしたインターポーザ側はんだバンプ３６は何ら設けられていない。このため、各導体柱３５の下端面はフラットになっている。そして、導体柱３５の下端面は、配線基板４１側の面接続パッド４６に対し、基板側はんだバンプ３７を介して電気的に接続されている。
【００３９】
従って、このような構造の半導体パッケージ１１では、インターポーザ３１の導体柱３５を介して、配線基板４１側とＩＣチップ２１側とが電気的に接続されている。ゆえに、インターポーザ３１を介して、配線基板４１−ＩＣチップ２１間で信号の入出力が行われるとともに、ＩＣチップ２１をＭＰＵとして動作させるための電源が供給されるようになっている。なお、インターポーザ本体３８を低温焼成セラミック基板とした場合には、導体柱３５は導電性の高い銀（Ａｇ）や銅（Ｃｕ）を用いて形成されることがよい。そして、かかる導体柱３５を有するインターポーザ３１は高速化に適したものとなる。
【００４０】
ここで、上記構造の半導体パッケージ１１を製造する手順について説明する。
【００４１】
インターポーザ３１は例えば下記の手順を経て作製される。まず、周知のセラミックグリーンシート形成技術によって、アルミナグリーンシートを作製する（未焼結体作製工程）。アルミナグリーンシートにおける所定位置には、格子状にビア３４（貫通孔）が透設される。ビア３４（貫通孔）の形成は、例えばドリリング加工、パンチング加工、レーザ加工によって行われる。ビア３４（貫通孔）の形成を、アルミナグリーンシートの成形時に同時に行ってもよい。いずれにしても本実施形態では、未焼結体の段階で穴明け加工を行っているため、焼結体になった段階で穴明け加工を行う方法に比べて、比較的容易にかつ低コストで穴明けを行うことができる。次に、スクリーン印刷装置などを使用して従来周知のタングステンペースト（導電性金属を含むペースト）を印刷し、ビア３４内にタングステンペーストを充填する（金属充填工程）。この場合、例えば上面３２側については、所定のマスクを配置してタングステンペーストを多めに印刷することにより、タングステンペーストがビア開口部から盛り上がるようにしておくことがよい。また、下面３３側については、治具等によりビア３４を塞いでタングステンペーストがビア開口部から盛り上がらないようにすることがよい。そして、ペースト充填後のアルミナグリーンシートを焼成炉に移し、アルミナグリーンシート及びタングステンペーストを千数百℃に加熱することにより、アルミナ及びペースト中のタングステンを同時に焼結させる（同時焼成工程）。その結果、図２に示すインターポーザ３１が得られる。なお、焼結したタングステンペーストからなる導体柱３５においては、表面張力の作用によって略半球状に盛り上がることで、上端面のみにインターポーザ側バンプ３６が形成される。なお、導体柱３５における前記盛り上がりが小さい場合には、上面３２側に公知のはんだ材料（例えば、Ｓｎ／Ａｇ系の鉛フリーはんだ等）を印刷、リフローして、はんだバンプの高さを確保してもよい。
【００４２】
次に、完成した前記インターポーザ３１の上面３２にＩＣチップ２１を載置する。このとき、ＩＣチップ２１側の面接続端子２２と、インターポーザ３１側のインターポーザ側バンプ３６とを位置合わせするようにする。そして、加熱して各インターポーザ側バンプ３６をリフローすることにより、インターポーザ側バンプ３６と面接続端子２２とを接合する。その結果、図３に示すＩＣチップ付きインターポーザ６１が完成する。
【００４３】
次に、インターポーザ３１側の導体柱３５の下端面と、配線基板４１側の面接続パッド４６上の基板側はんだバンプ３７とを位置合わせして（図４参照）、配線基板４１上に前記ＩＣチップ付きインターポーザ６１を載置する。そして、基板側はんだバンプ３７を介して導体柱３５と面接続パッド４６とを接合する。この後、必要に応じてアンダーフィル材（図示略）による界面の封止などを行えば、図１に示す半導体パッケージ１１が完成する。
【００４４】
さて、このような構造の半導体パッケージ１１を評価するために以下のシミュレーション試験を行った。この試験では、インターポーザ本体３８の厚さをいくつか設定して（０ｍｍ，０．１ｍｍ，０．２ｍｍ，０．４ｍｍ，０．６ｍｍ，０．８ｍｍ）、各試験サンプルを２２０℃−２５℃のヒートサイクルに遭遇させ、そのときにチップ接合部分に加わる熱応力の大きさ（ＭＰａ）を測定するシミュレーションを行った。なお本試験では、ＩＣチップ２１のサイズを縦１２．０ｍｍ×横１０．０ｍｍ×厚さ０．７ｍｍとし、配線基板４１のサイズを縦４５．０ｍｍ×横４５．０ｍｍとした。ここでは、インターポーザ側はんだバンプ３６の上に、さらに９５Ｓｎ／５Ａｇという組成の鉛フリーはんだでバンプを形成して、バンプ高さを高くしたものを用いた。その結果は以下のとおりである。ただし、下記の「０ｍｍ（比較例）」とは、インターポーザ無しの意味である。
【００４５】
インターポーザ本体３８の厚さ      熱応力の大きさ              評価
０ｍｍ（比較例）      ３１７ＭＰａ                ×
０．１ｍｍ                ２２８ＭＰａ                ○
０．２ｍｍ                １８０ＭＰａ                ○
０．４ｍｍ                １２３ＭＰａ                ◎
０．６ｍｍ                  ８６ＭＰａ                ◎
０．８ｍｍ                １００ＭＰａ                ◎
【００４６】
以上のシミュレーション試験の結果からも明白なように、インターポーザ本体３８の厚さを０．１ｍｍ以上０．８ｍｍ以下にする（特には０．４ｍｍ以上０．８ｍｍ以下にする）ことにより、チップ接合部分に加わる熱応力が確実に低減されることがわかった。また、厚さが１．０ｍｍ以上になると、配線抵抗が上がったり、低背化の要求に応えられなくなったりすることが予想された。
【００４７】
従って、本実施形態によれば以下の効果を得ることができる。
【００４８】
（１）この半導体パッケージ１１の場合、導体柱３５の上面３２側に配置されたインターポーザ側はんだバンプ３６が配線基板４１の熱膨張または熱収縮時に弾性的にひずむ（変形する）ことにより、応力の影響が軽減される。ゆえに、インターポーザ３１と他部品（例えば配線基板４１やＩＣチップ２１）との接合部分やＩＣチップ２１自身にクラックが発生しにくくなり、信頼性が高くなる。また、導体柱３５の下面３３側のインターポーザ側はんだバンプを省略したことによって、インターポーザ３１と配線基板４１との接合界面にて使用されるはんだの体積が従来に比較して少なくなる。よって、隣接するバンプ間ではんだブリッジが起こりにくくなり、ショート不良の発生率が低減される。
【００４９】
（２）この半導体パッケージ１１では、導体柱３５の下面３３側のインターポーザ側はんだバンプを省略した分だけ工数等の低減が可能となり、低コスト化を達成することができる。また、ペースト中に含まれる金属を焼結させる方法として同時焼成法を採用していることから、比較的工数が少なくて済み、その分だけインターポーザ３１を効率よく低コストで生産することができる。しかも、アルミナは窒化珪素等に比べれば安価なセラミック材料であり、タングステンも一般的によく使用される導電性金属材料であることから、これらを組み合わせれば比較的低コストなインターポーザ３１を実現することができる。
【００５０】
（３）例えば、本実施形態の半導体パッケージ１１は、次のようにして製造されてもよい。まず、配線基板４１の上面４２にインターポーザ３１をはんだ付け等により接合することで、インターポーザ付き配線基板７１（中継基板付き基板）をあらかじめ作製する。その後、このインターポーザ付き配線基板７１の上面３２にＩＣチップ２１を接合し、所望の半導体パッケージ１１とする（図５参照）。
【００５１】
（４）ちなみに、インターポーザ本体３８の材料をアルミナから低温焼成セラミックに代えるとともに、導体柱３５の材料をタングステンから銅に代えて、同じ条件でシミュレーション試験を行ったところ、アルミナの場合とほぼ同様の結果が得られた。具体的には以下のとおりである。ただし、下記の「０ｍｍ（比較例）」とは、インターポーザ無しの意味である。
インターポーザ本体３８の厚さ      熱応力の大きさ              評価
０ｍｍ（比較例）      ３１７ＭＰａ                ×
０．１ｍｍ                ２６６ＭＰａ                ○
０．２ｍｍ                ２１９ＭＰａ                ○
０．４ｍｍ                １５９ＭＰａ                ◎
０．６ｍｍ                １１９ＭＰａ                ◎
０．８ｍｍ                  ９１ＭＰａ                ◎
［第２実施形態］
【００５２】
以下、本発明を具体化した第２実施形態を図６〜図９に基づいて詳細に説明する。なお、ここでは第１実施形態と異なる点について言及する。図６は、ＩＣチップ（半導体素子）２１と、インターポーザ（中継基板）１０１と、配線基板（基板）４１とからなる本実施形態の半導体パッケージ（構造体）１１を示す概略断面図である。図７は、完成したインターポーザ１０１を示す概略断面図である。図８は、半導体パッケージ１１を構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）６１を示す概略断面図である。図９は、ＩＣチップ付きインターポーザ６１を配線基板４１上に実装するときの状態を示す概略断面図である。
【００５３】
図６，図７に示されるように、このインターポーザ１０１の構造は、上記第１実施形態の構造と若干異なっている。即ち、このインターポーザ１０１を構成するインターポーザ本体３８は、単層構造をなすアルミナ基板ではなくて、積層構造をなす窒化珪素基板からなる。ちなみに、窒化珪素の熱膨張係数は約３．０ｐｐｍ／℃、ヤング率は約３００ＧＰａ、抗折強度は約６９０ＭＰａである。よって、第１実施形態に比べて本実施形態のほうが低熱膨張、高ヤング率、高抗折強度となっている。また、インターポーザ本体３８における複数のビア３４内には、タングステンからなる導体柱３５ではなくて、銀（Ａｇ）からなる導体柱３５が設けられている。従って、第１実施形態に比べて本実施形態の導体柱３５のほうが低抵抗となっている。前記各導体柱３５の両端面はいずれもフラットになっている。各導体柱３５の上端面にはニッケル−金めっき層１０２が形成され、そのニッケル−金めっき層１０２の表面上には略半球状はんだからなるインターポーザ側バンプ３６が形成されている。一方、各導体柱３５の下端面には、ニッケル−金めっき層１０２もバンプも形成されていない。このため、各導体柱３５の下端面は、配線基板４１側の各面接続パッド４６上に設けられ基板側はんだバンプ３７を介して、各々の面接続パッド４６に電気的に接続されている。
【００５４】
本実施形態のインターポーザ１０１は後焼成法によって製造することが可能である。まず、複数枚の窒化珪素製グリーンシートを作製し、それぞれにおける所定位置にあらかじめパンチング加工を行い、ビア３４を形成する（穴あけ工程）。パンチング加工以外の手法（例えばドリリング加工やレーザ加工等）により穴あけ工程を行っても構わない。次に、これらのグリーンシートを積層して圧着し、グリーンシート積層体とする（ラミネート工程）。次に、得られたグリーンシート積層体における不要部分（例えば外周部分）を適宜切断して所定の形状及び大きさとする（外形カット工程）。さらに、このグリーンシート積層体を窒化珪素が焼結しうる温度条件（１６５０℃〜１９５０℃）で所定時間焼成し、複数のビア３４を有するインターポーザ本体３８とする（第１次焼成工程）。続いて、従来周知のペースト印刷装置を用いてビア３４内に銀ペーストを充填する金属充填工程を行った後、インターポーザ本体３８をベルト炉にて８５０℃、１５分の条件で焼成する（第２次焼成工程）。この工程を経ると、ビア３４内に充填された銀ペーストが焼結して導体柱３５となる。次に、必要に応じて、インターポーザ本体３８の上面３２及び下面３３の表面研磨を行い、導体柱３５の両端面をフラットな状態にする。次に、無電解ニッケルめっき及び無電解金めっきを順次行うことにより、各導体柱３５の上端面の表面上に所定厚さのニッケル−金めっき層１０２を形成する。このようなニッケル−金めっき層１０２を形成する理由は、後工程にて形成されるインターポーザ側バンプ３６と、導体柱３５との密着性等を向上させるためである。各導体柱３５の下端面にも、同様のニッケル−金めっき層１０２を形成してもよい。次に、インターポーザ本体３８をペースト印刷装置にセットし、その上面３２側に所定のメタルマスクを配置した状態で、９５Ｓｎ／５Ａｇという組成の鉛フリーはんだを含むはんだペーストを印刷する。このようなはんだ印刷工程を行った後、インターポーザ本体３８を所定温度に加熱してはんだをリフローさせる。このようなリフロー工程を経ると、ニッケル−金めっき層１０２の表面上にインターポーザ側バンプ３６が形成され、図７のインターポーザ１０１が完成する。なお、第１次焼成工程の実施後かつ金属充填工程の実施前の時点で、各ビア３４の内壁面にメタライズ層を設けるメタライズ工程を行ってもよい。
【００５５】
次に、完成した前記インターポーザ１０１の上面３２にＩＣチップ２１を載置する。このとき、ＩＣチップ２１側の面接続端子２２と、インターポーザ１０１側のインターポーザ側バンプ３６とを位置合わせするようにする。そして、加熱して各インターポーザ側バンプ３６をリフローすることにより、インターポーザ側バンプ３６と面接続端子２２とを接合する。その結果、図８に示すＩＣチップ付きインターポーザ６１が完成する。
【００５６】
次に、インターポーザ１０１側の導体柱３５の下端面と、配線基板４１側の面接続パッド４６上の基板側はんだバンプ３７とを位置合わせして（図９参照）、配線基板４１上に前記ＩＣチップ付きインターポーザ６１を載置する。そして、基板側はんだバンプ３７を介して導体柱３５と面接続パッド４６とを接合する。この後、必要に応じてアンダーフィル材（図示略）による界面の封止などを行えば、図６に示す半導体パッケージ１１が完成する。
【００５７】
さて、このような構造の半導体パッケージ１１を評価するために以下のシミュレーション試験を行った。この試験では、インターポーザ本体３８の厚さをいくつか設定して（０ｍｍ，０．１ｍｍ，０．２ｍｍ，０．４ｍｍ）、各試験サンプルを２２０℃−２５℃のヒートサイクルに遭遇させ、そのときにチップ接合部分に加わる熱応力の大きさ（ＭＰａ）を測定するシミュレーションを行った。なお本試験では、ＩＣチップ２１のサイズを縦１２．０ｍｍ×横１０．０ｍｍ×厚さ０．７ｍｍとし、配線基板４１のサイズを縦４５．０ｍｍ×横４５．０ｍｍとした。その結果は以下のとおりである。ただし、下記の「０ｍｍ（比較例）」とは、インターポーザ無しの意味である。
インターポーザ本体３８の厚さ      熱応力の大きさ              評価
０ｍｍ（比較例）      ３１７ＭＰａ                ×
０．１ｍｍ                １６４ＭＰａ                ◎
０．２ｍｍ                  ９９ＭＰａ                ◎
０．４ｍｍ                ２４３ＭＰａ                ○
【００５８】
以上のシミュレーション試験の結果からも明白なように、インターポーザ本体３８の厚さを０．１ｍｍ以上０．７ｍｍ以下にする（特には０．１ｍｍ以上０．３ｍｍ以下にする）ことにより、チップ接合部分に加わる熱応力が確実に低減されることがわかった。また、厚さが１．０ｍｍ以上になると、配線抵抗が上がったり、低背化の要求に応えられなくなったりすることが予想された。
【００５９】
従って、本実施形態によれば以下の効果を得ることができる。
【００６０】
（１）この半導体パッケージ１１においても、導体柱３５の上面３２側に配置されたインターポーザ側はんだバンプ３６が配線基板４１の熱膨張または熱収縮時に弾性的にひずむ（変形する）ことにより、応力の影響が軽減される。ゆえに、インターポーザ３１と他部品（例えば配線基板４１やＩＣチップ２１）との接合部分やＩＣチップ２１自身にクラックが発生しにくくなり、信頼性が高くなる。また、導体柱３５の下面３３側のインターポーザ側はんだバンプを省略したことによって、インターポーザ３１と配線基板４１との接合界面にて使用されるはんだの体積が従来に比較して少なくなる。よって、隣接するバンプ間ではんだブリッジが起こりにくくなり、ショート不良の発生率が低減される。
【００６１】
（２）この半導体パッケージ１１では、導体柱３５の下面３３側のインターポーザ側はんだバンプを省略した分だけ工数等の低減が可能となり、低コスト化を達成することができる。
【００６２】
（３）この半導体パッケージ１１は、窒化珪素からなる略板形状のインターポーザ本体３８を用いて構成されている。よって、インターポーザ１０１とＩＣチップ２１との熱膨張係数の差が小さくなっている。それゆえ、ＩＣチップ２１に直接大きな熱応力が作用しなくなる。よって、たとえＩＣチップ２１が大型で発熱量が多いものであったとしても、ＩＣチップ２１とインターポーザ１０１との界面にクラック等が起こりにくい。ゆえに、チップ接合部分等に高い信頼性を付与することができ、信頼性や耐久性に優れた半導体パッケージ１１を実現することができる。しかも、絶縁体部分に窒化珪素を用いかつ導体部分に銀を用いてインターポーザ１０１を構成しているため、第１実施形態のものよりもさらに高い信頼性及び高い性能を付与することができる。
【００６３】
（４）本実施形態では、導体柱３５を形成するペースト中に含まれる金属を焼結させる方法として後焼成法を採用していることから、セラミック材料と金属材料との組合せの自由度が第１実施形態のときに比べて大きくなる。それゆえ、本来であれば窒化珪素との同時焼成が不可能な銀を選択することができ、結果として低抵抗の導体柱３５の形成が可能となる。即ち、本実施形態の製造方法によれば、高信頼性及び高性能のインターポーザ１０１を比較的簡単に得ることができる。
【００６４】
（５）例えば、本実施形態の半導体パッケージ１１は、次のようにして製造されてもよい。まず、配線基板４１の上面４２にインターポーザ１０１をはんだ付け等により接合することで、インターポーザ付き配線基板７１（中継基板付き基板）をあらかじめ作製する。その後、このインターポーザ付き配線基板７１の上面３２にＩＣチップ２１を接合し、所望の半導体パッケージ１１とする（図１０参照）。
【００６５】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００６６】
（１）熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有する中継基板本体と、前記第１面及び前記第２面間を貫通し、前記面接続端子に電気的に接続されるべき複数の導体柱と、前記複数の導体柱の第１面側端にのみ設けられた複数の中継基板側はんだバンプとを備えたことを特徴とする中継基板。
【００６７】
（２）熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有する中継基板本体と、前記第１面及び前記第２面間を貫通し、前記面接続端子に電気的に接続されるべき複数の導体柱と、前記第１面側にのみ配置された複数の中継基板側はんだバンプとを備えたことを特徴とする中継基板。
【００６８】
（３）前記中継基板本体はアルミナまたは低温焼成セラミックからなり、その厚さは０．１ｍｍ以上０．８ｍｍ以下であることを特徴とする前記（１）または（２）に記載の中継基板。
【００６９】
（４）前記中継基板本体は窒化珪素からなり、その厚さは０．１ｍｍ以上０．７ｍｍ以下であることを特徴とする前記（１）または（２）に記載の中継基板。
【００７０】
（５）前記半導体素子における少なくとも一辺は１０ｍｍ以上であることを特徴とする前記（１）または（２）に記載の中継基板。
【図面の簡単な説明】
【００７１】
【図１】ＩＣチップ（半導体素子）と、インターポーザ（中継基板）と、配線基板（基板）とからなる第１実施形態の半導体パッケージ（構造体）を示す概略断面図。
【図２】完成した第１実施形態のインターポーザを示す概略断面図。
【図３】第１実施形態の半導体パッケージを構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）を示す概略断面図。
【図４】第１実施形態のＩＣチップ付きインターポーザを配線基板上に実装するときの状態を示す概略断面図である。
【図５】第１実施形態の変更例において、ＩＣチップをインターポーザ付き配線基板（中継基板付き基板）上に実装するときの状態を示す概略断面図。
【図６】ＩＣチップ（半導体素子）と、インターポーザ（中継基板）と、配線基板（基板）とからなる第２実施形態の半導体パッケージ（構造体）を示す概略断面図。
【図７】完成した第２実施形態のインターポーザを示す概略断面図。
【図８】第２実施形態の半導体パッケージを構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）を示す概略断面図。
【図９】第２実施形態のＩＣチップ付きインターポーザを配線基板上に実装するときの状態を示す概略断面図である。
【図１０】第２実施形態の変更例において、ＩＣチップをインターポーザ付き配線基板（中継基板付き基板）上に実装するときの状態を示す概略断面図。
【符号の説明】
【００７２】
１１…半導体素子と中継基板と基板とからなる構造体としての半導体パッケージ
２１…半導体素子としてのＩＣチップ
２２…面接続端子
３１，１０１…中継基板としてのインターポーザ
３２…（中継基板本体の）第１面
３３…（中継基板本体の）第２面
３４…貫通孔としてのビア
３５…導体柱
３６…中継基板側はんだバンプとしてのインターポーザ側はんだバンプ
３８…中継基板本体としてのインターポーザ本体
４１…基板としての配線基板
４６…面接続パッド
６１…半導体素子付き中継基板としてのＩＣチップ
７１…中継基板付き基板としてのインターポーザ付き配線基板
【図１】
2004356620.tif 000003
【図２】
2004356620.tif 000004
【図３】
2004356620.tif 000005
【図４】
2004356620.tif 000006
【図５】
2004356620.tif 000007
【図６】
2004356620.tif 000008
【図７】
2004356620.tif 000009
【図８】
2004356620.tif 000010
【図９】
2004356620.tif 000011
【図１０】
2004356620.tif 000012