(57)【要約】【課題】  電気的特性のバラつきが大きいトランジスタを使用しても、出力電流値が正確となるような、電流データ縮減回路を提供する。【解決手段】  本発明の電流データ縮減回路は、複数のトランジスタを備えた駆動用素子を有する電子回路であって、該複数のトランジスタに直列接続状態と並列接続状態とをとらせる手段を有し、入力された電流を縮減して出力することを特徴とする。あるいは本発明の電流データ縮減回路は、複数のトランジスタを備えた駆動用素子を有する電子回路であって、電流入力時には該複数のトランジスタは並列接続状態となり、電流出力時には該複数のトランジスタは直列接続状態となることを特徴とする。【選択図】図２
2004236302.tif 000002
【特許請求の範囲】
【請求項１】
複数のトランジスタを備えた駆動用素子を有する電子回路であって、
該複数のトランジスタに、直列接続状態と、並列接続状態とをとらせる手段を有し、
入力された電流を縮減して出力することを特徴とする電子回路。
【請求項２】
複数のトランジスタを備えた駆動用素子を有する電子回路であって、
電流入力時には該複数のトランジスタは並列接続状態となり、電流出力時には該複数のトランジスタは直列接続状態となることを特徴とする電子回路。
【請求項３】
入力された電流を縮減して出力する電子回路であって、
複数のトランジスタを備えた駆動用素子と、スイッチとを有し、
該複数のトランジスタの各ゲートは、互いに接続されており、
該複数のトランジスタの各々は、ソースまたはドレインのうち少なくとも一方が、該複数のトランジスタの他の一つのソースまたはドレインに接続されており、
前記スイッチの切換えにより、該複数のトランジスタが直列接続状態、並列接続状態のいずれにもなることを特徴とする電子回路。
【請求項４】
第ｋのトランジスタ（ｋ＝２乃至（ｎ-１））でなるｎ個のトランジスタと、第１および第２のスイッチとを有し、
前記第ｋのトランジスタのゲートは、それぞれ、電気的に接続されており、
前記第ｋのトランジスタのソースおよびドレインの一方は、それぞれ前記第１のスイッチに電気的に接続されており、
前記第ｋのトランジスタのソースおよびドレインの他方は、それぞれ前記第２のスイッチに電気的に接続されており、
前記電子回路に電流が入力される時には、前記第ｋのトランジスタにおいて、前記第２のスイッチに接続されている側から前記第１のスイッチに接続されている側へ電流が流れ、
前記電子回路に電流が出力する時には、前記第ｋのトランジスタにおいて、前記第（ｋ−１）のトランジスタから前記第ｋのトランジスタを通り前記第（ｋ＋１）のトランジスタへ電流が流れることを特徴とする電子回路。
【請求項５】
前記複数のトランジスタの、チャネル型、チャネル長、チャネル幅、絶縁層膜厚が全て等しいことを特徴とする請求項１乃至４のいずれか一項に記載の電子回路。
【請求項６】
前記複数のトランジスタは、ポリシリコンＴＦＴであることを特徴とする請求項１乃至４のいずれか一項に記載の電子回路。
【請求項７】
請求項１乃至６のいずれか一項に記載の前記電子回路を使用していることを特徴とする集積回路またはシステム回路。
【請求項８】
請求項１乃至６のいずれか一項に記載の前記電子回路を備えた駆動回路を使用していることを特徴とする表示装置。
【請求項９】
請求項１乃至６のいずれか一項に記載の前記電子回路、または請求項６に記載の前記集積回路若しくは前記システム回路
を使用していることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子回路、特に電流データを縮減する電子回路の技術に関する。また前記電子回路をその一部に使用した集積回路（ＩＣ）或いはシステム回路、さらには前記ＩＣ或いはシステム回路を搭載した表示装置或いは電子機器に関する。
【背景技術】
【０００２】
高性能化・コンパクト化（小型化）・省電力化の進む電子機器においては、その内部に使用されるＩＣ（集積回路）にも高性能化・小型化・高集積化の要求があり、それは強まる一方である。従来の一般的なバルクシリコン（シリコンウェファ）を用いたＭＯＳＦＥＴ（電界効果トランジスタ）ＩＣでは、これまでも高性能化・小型化・高集積化が着実に進められてきたが、今後もこの傾向は続くとみられる。
【０００３】
さらに、今後特に高性能化・小型化・高集積化すべきＩＣとして、薄膜トランジスタ（ＴＦＴ）によるＩＣもある。
【０００４】
近年小型表示装置分野から普及し始めた多結晶珪素（ポリシリコン）ＴＦＴ使用のアクティブマトリクス型（ＡＭ型）液晶表示装置（ＬＣＤ）は、画素部に画像信号を記憶できる点だけでなく、駆動回路等をパネル上に集積できる点が大きな利点の一つである。すなわち従来のＰＭ型（パッシブマトリクス型）やアモルファスシリコンＴＦＴ使用のＡＭ型では、駆動回路等は別個にチップ化されたＩＣを使わざるを得なかったために、モジュールが大きく複雑となっていた。が、駆動回路等をパネル上に集積するポリシリコンＴＦＴ使用のＡＭ型では、モジュールが大幅に縮小されるようになった。
【０００５】
また駆動回路等をパネル上に集積できることは、表示装置画面の高精細化にも大きな役割を果たす。表示装置画面における最小可能画素ピッチは、駆動回路をパネル上に集積しない場合には、パネル上にある、外付けＩＣとの接続端子の間隔に依存する。駆動回路をパネル上に集積すると、この依存関係から解放されるためである。
【０００６】
現在ポリシリコンＴＦＴ使用のＡＭ型ＬＣＤにおいてパネル上に集積される回路は、駆動回路を中心とする比較的簡単な回路にとどまっている。しかし今後パネル上に集積される回路を徐々に高性能化・小型化・高集積化して、パネルをさらに高度化・複雑化・多機能化させてゆくことは不可避である。
【０００７】
パネル上に新たに集積されるべき回路は種々あるが、電流データを縮減する回路も、その一つの候補である。
【０００８】
ＡＭ型ＬＣＤ同様に、パネル上に集積される回路の高性能化・小型化・高集積化が必要なのが、ＡＭ型ＯＬＥＤ（有機発光ダイオード）表示装置である。ＯＬＥＤ表示装置は現在、ＰＭ型のみが実用化されているが、ポリシリコンＴＦＴ使用のＡＭ型も実用化を目指し急速に開発が進められている。そして電圧駆動の液晶と異なりＯＬＥＤは電流駆動であることから、ＯＬＥＤ表示装置においては画像信号を電流データとして扱う手法が主流となりつつある。その場合画像信号を処理する過程で、電流データ縮減回路の必要性は非常に高くなる。
【０００９】
電流データを縮減する回路として最も一般的なものは、カレントミラー回路である。カレントミラー回路の例を図３に示す。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
カレントミラー回路を使用して、入力電流を縮減する場合の説明をする。ここでは入力電流を１／２倍に縮減する場合を例にとり、説明することにする。以下、トランジスタは理想的なＭＯＳＦＥＴであるとし、チャネルサイズは、長Ｌ、幅Ｗ、絶縁層膜厚ｄとする。
【００１１】
トランジスタ３１２とトランジスタ３１３のｄは等しいとする。トランジスタ３１２のＷ／Ｌとトランジスタ３１３のＷ／Ｌとの比は、２：１とする。
【００１２】
電流データの入力時には、トランジスタ３１５と３１６を共にオン状態にして、３２０〜３２１間に電流を流す。電流値が定常になったら、トランジスタ３１６をオフし、トランジスタ３１５もオフとする。トランジスタ３１３を飽和領域にて動作させれば、出力電流値は入力電流値の約１／２倍となる。
【００１３】
もしトランジスタ３１２と３１３の電気的特性（しきい電圧値、電界効果移動度等）が揃っていれば、出力電流値は正確に入力電流値の１／２倍となる。すなわち、電流データの正確な縮減が行われる。しかしトランジスタ３１２と３１３の電気的特性にバラつきが存在すると、バラつき方に依存して縮減が不正確となってしまう。
【００１４】
ポリシリコンＴＦＴは一般に、結晶粒界における欠陥等に起因して、ＴＦＴの電気的特性にバラつきが生じやすい。図３の回路でも、トランジスタ３１２と３１３を隣接してレイアウトすることにより、僅かではあるが電気的特性のバラつきが生じにくくすることはできる。しかし電流値の正確性が要求される場合には、電流データ縮減回路として図３のようなカレントミラー回路を使用することは難しい。
【００１５】
そこで本発明は、ポリシリコンＴＦＴのように電気的特性にバラつきが大きいトランジスタを使用しても、出力電流値が正確となる電流データ縮減回路を提供することを課題とする。
【課題を解決するための手段】
【００１６】
本発明の電流データ縮減回路は、複数のトランジスタを備えた駆動用素子を有する電子回路であって、この複数のトランジスタに直列接続状態と並列接続状態とをとらせる手段を有し、入力された電流を縮減して出力することを特徴とする。あるいは本発明の電流データ縮減回路は、複数のトランジスタを備えた駆動用素子を有する電子回路であって、電流入力時にはこの複数のトランジスタは並列接続状態となり、電流出力時にはこの複数のトランジスタは直列接続状態となることを特徴とする。
【００１７】
または本発明の電流データ縮減回路は、入力された電流を縮減して出力する電子回路であって、複数のトランジスタを備えた駆動用素子と、スイッチと、を有し、
この複数のトランジスタの各ゲートは互いに接続されており、この複数のトランジスタの各々は、ソースまたはドレインのうち少なくとも一方が、この複数のトランジスタの他の一つのソースまたはドレインに接続されており、
スイッチの切換えにより、この複数のトランジスタが直列接続状態、並列接続状態のいずれにもなることを特徴とする。
【００１８】
または本発明の電流データ縮減回路は、ｎ個のトランジスタと、第１および第２のスイッチとを有し、
これらｎ個のトランジスタのゲートは、それぞれ電気的に接続されており、これらｎ個のトランジスタのソースおよびドレインの一方は、それぞれ第１のスイッチに電気的に接続されており、同様にソースおよびドレインの他方は、それぞれ第２のスイッチに電気的に接続されており、
電子回路に電流が入力される時には、第２のスイッチに接続されている側からこれらｎ個のトランジスタを通って、第１のスイッチに接続されている側へ電流が流れ、
電子回路から電流を出力する時には、これらｎ個のトランジスタのうちの第ｋ（ｋ＝２乃至（ｎ−１））のトランジスタにおいて、第（ｋ−１）のトランジスタから第ｋのトランジスタを通り第（ｋ＋１）のトランジスタへ電流が流れることを特徴とする電子回路である。
【００１９】
本発明の電流データ縮減回路は、絶縁基板上にポリシリコン膜等のＴＦＴを用いて作成することができる。勿論、バルクシリコン（ウェファ）のトランジスタで作成することも可能である。本発明の電流データ縮減回路は、信号処理回路、制御回路やインターフェイス回路等の電子機器のシステム回路等のＩＣに使用することができる。また本発明の電流データ縮減回路は、表示装置の駆動回路にも用いることができる。
【００２０】
なお本発明の電流データ縮減回路における、駆動用素子に備えられた複数のトランジスタは、構造上のパラメータ（チャネル長Ｌ、チャネル幅Ｗ、絶縁層膜厚ｄ等）及びチャネル型（ｎチャネル型、ｐチャネル型）については、等しくすることが必須とまではいえないが、特別な理由がない限り等しくしておくのが望ましい。以下の例では、全てパラメータ及びチャネル型は等しいものとしておく。
【発明の効果】
【００２１】
本発明は、駆動用素子を複数のトランジスタにより構成し、データ電流を読込むときにはこの複数のトランジスタを並列接続状態にし、電流を出力するときにはこの複数のトランジスタを直列接続状態にする。つまり、駆動用素子を構成する複数のトランジスタの接続状態を、並列または直列に適宜切替えることを特徴とする電流データ縮減回路である。その結果、次のような効果が生じる。
【００２２】
まず、同一電流データ縮減回路内の駆動用素子を構成する複数のトランジスタ間にさえバラつきがなければ、出力電流ＩEがバラついてしまうという、重大な欠陥を回避することができる。すなわち、相異なる電流データ縮減回路に設置されるトランジスタの電気的特性は、同サイズのトランジスタであっても、基板全体にわたって観察すると、かなりのバラつきをもつことがある。しかし基板上の相異なる電流データ縮減回路に、このバラつきが出力電流ＩEとして反映されてしまうことは防止することができる。ただし、図３のようなカレントミラーを用いた場合においても、同一電流データ縮減回路内のカレントミラーのトランジスタさえバラつきがなければ、基板全体で出力電流ＩEがバラつくのを防止することができる。この点で本発明は、図３のようなカレントミラーを用いた電流データ縮減回路の場合と同様の効果を有する。
【００２３】
しかし、図３のようなカレントミラーを用いた場合、同一電流データ縮減回路内のカレントミラーのトランジスタ間にバラつきが存在してしまうと、結局出力電流ＩEが異なる電流データ縮減回路間でバラついてしまうのを防止することができなくなる。その点、本発明の場合では、同一電流データ縮減回路内の駆動用素子を構成する複数のトランジスタ間にバラつきが存在しても、その影響は小さく抑制されるため、実用上問題となるほど電流データ縮減回路間で出力電流がバラついてしまうことは防止することができる。
【発明を実施するための最良の形態】
【００２４】
（実施の形態１）
本発明の電流データ縮減回路の概略について図１、図２を用いて説明する。
まず図１について説明する。図１（Ａ）は本発明の電流データ縮減回路の一例を示したものである。図１（Ｂ）は、図１（Ａ）の駆動用素子を３つのトランジスタで表記し直したものである。
【００２５】
図１（Ａ）（Ｂ）の電流データ縮減回路は、駆動用素子１５以外に、第１スイッチ１２、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８を有する。図１の第１〜第４の各スイッチは、○（白丸）または●（黒丸）の点が該スイッチの制御部であり、この制御部への信号により、他の複数の各点が一斉に導通もしくは開放となるものである。制御部○（白丸）はローアクティブ（ロー信号の時に導通）、制御部●（黒丸）はハイアクティブ（ハイ信号の時に導通）を示す。第１スイッチ１２、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８が、駆動用素子に備えられた複数のトランジスタに並列接続の状態と、直列接続の状態とを、とらせる手段に相当する。
【００２６】
図１（Ｅ）は、図１（Ａ）の駆動用素子ばかりでなく各スイッチもトランジスタで表記した例である。勿論、各スイッチをこれ以外のトランジスタ構成で表記することも可能であり、これに限定される訳ではない。また第１スイッチ１２（図１（Ｅ）の１２ａ〜１２ｄを含む）や第２スイッチ１３（図１（Ｅ）の１３ａ〜１３ｃを含む）など、３個以上の点を同時に導通・開放するものは、任意の一部分を分離させて、他部分とは独立に制御するようにしてもよい。
【００２７】
図１（Ａ）（Ｂ）において、２１は電流データ入力線、２２は出力線、２３は高電位電源線、２４は第１制御線、２５は第２制御線である。
【００２８】
第１スイッチ１２、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８は、電流データの入力時と出力時において次のように制御する。電流データの入力時には、第１スイッチ１２と第２スイッチ１３をオン（導通）にし、第３スイッチ１４と第４スイッチ１８をオフ（開放）にする。逆に電流データの出力時には、第１スイッチ１２と第２スイッチ１３をオフ（開放）にし、第３スイッチ１４と第４スイッチ１８をオン（導通）にする。その結果を示したのが図１（Ｃ）（Ｄ）である。図１（Ｃ）は電流データ入力時の電流経路を太線で示し、図１（Ｄ）は電流データ出力時の電流経路を太線で示している。図１（Ｃ）では駆動用素子の３つのトランジスタに並列状態で電流が流れ、図１（Ｄ）では該３つのトランジスタに直列状態で電流が流れる。
【００２９】
図１の駆動用素子の３つのトランジスタが、各々電気的特性が等しい場合には、出力電流は入力電流の１／９倍の大きさとなる。一般に駆動用素子がｎ個の電気的特性が等しいトランジスタよりなる場合には、出力電流は入力電流の１／ｎ2倍の大きさとなる。
【００３０】
ただし駆動用素子の３つのトランジスタが、各々電気的特性が多少のバラつきをもっていると、出力電流は入力電流の１／９倍の大きさから前記バラつきに対応して若干ズレを生じる。もっとも、このズレの大きさは図３のカレントミラー回路を使用した場合に比較すれば、小さなものとなる。従って本発明の電流データ縮減回路は、トランジスタの電気的特性に多少のバラつきが生じることが不可避の場合に有効である。
【００３１】
なお図１の駆動用素子の３つのトランジスタについては、各々ソースとドレインは対称形であることが望ましい。トランジスタ１５ｂは、電流データ入力時と出力時において、電流の向きが反転するためである。もっとも、一般的に本発明の電流データ縮減回路が、ソースとドレインが対称形であることを要求するわけではないのは勿論である。
【００３２】
（実施の形態２）
次に図２について説明する。図２（Ａ）〜（Ｄ）は、本発明の電流データ縮減回路の他の４例を示したものである。もっとも本発明の電流データ縮減回路は多くの変形があって全てを掲載することはできず、図２も代表的な例にすぎない。
【００３３】
図２の第１〜第４の各スイッチについては、図１と同様である。○（白丸）または●（黒丸）の点が該スイッチの制御部であり、この制御部への信号により、他の複数の各点が一斉に導通もしくは開放となる。制御部○（白丸）はローアクティブ（ロー信号の時に導通）、制御部●（黒丸）はハイアクティブ（ハイ信号の時に導通）を示す。図２の各スイッチは図１（Ｅ）同様、トランジスタを用いて例示することが可能であるが、簡潔にするために省略する。
【００３４】
図２（Ａ）は、駆動用素子をｎチャネル型のトランジスタで構成し、電流の向きを図１の場合と反転させた一例である。同時に第１スイッチを１２と１９の２つに分けることで、動作ノイズの影響の軽減も図っている一例である。
【００３５】
図２（Ａ）は駆動用素子を３つのトランジスタで構成している。図２（Ａ）の電流データ縮減回路は、駆動用素子１５以外に、第１スイッチ１２、１９、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８を有する。第１スイッチ１２、１９、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８が、駆動用素子に備えられた複数のトランジスタに並列接続状態と、直列接続状態とを、とらせる手段に相当する。
【００３６】
図２（Ａ）において、２１は電流データ入力線、２２は出力線、２３は低電位電源線、２４、２６は第１制御線、２５は第２制御線である。
【００３７】
第１スイッチ１２、１９、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８は、電流データの入力時と出力時において次のように制御する。電流データの入力時には、第３スイッチ１４、第４スイッチ１８をオフにし、第１スイッチ１２、１９と第２スイッチ１３をオンにする。逆に電流データの出力時には、第１スイッチ１２、１９と第２スイッチ１３をオフにし、第３スイッチ１４、第４スイッチ１８をオンにする。その結果、電流データ入力時には駆動用素子の３つのトランジスタ１５ａ、１５ｂ、１５ｃに並列状態で電流が流れ、電流データ出力時には駆動用素子の３つのトランジスタ１５ａ、１５ｂ、１５ｃに直列状態で電流が流れる。
【００３８】
また電流データの入力から出力に切替える時、第１スイッチ１２と第２スイッチ１３をオフにする前に、第１スイッチ１９をオフにするとよい。これにより、動作ノイズの影響の軽減を図ることができる。
【００３９】
図２（Ａ）の駆動用素子の３つのトランジスタが、各々電気的特性が等しい場合には、出力電流は入力電流の１／９倍の大きさとなる。一般に駆動用素子がｎ個の電気的特性が等しいトランジスタよりなる場合には、出力電流は入力電流の１／ｎ2倍の大きさとなる。
【００４０】
ただし駆動用素子の３つのトランジスタが、各々電気的特性が多少のバラつきをもっていると、出力電流は入力電流の１／９倍の大きさから前記バラつきに対応して若干ズレを生じる。もっとも、このズレの大きさは図３のカレントミラー回路を使用した場合に比較すれば、小さなものとなる。従って本発明の電流データ縮減回路は、トランジスタの電気的特性に多少のバラつきが生じることが不可避の場合に有効である。
【００４１】
なお図２（Ａ）の駆動用素子の３つのトランジスタについては、各々ソースとドレインは対称形であることが望ましい。トランジスタ１５ｂは、電流データ入力時と出力時において、電流の向きが反転するためである。もっとも、一般的に本発明の電流データ縮減回路が、ソースとドレインが対称形であることを要求するわけではないのは勿論である。
【００４２】
図２（Ｂ）は、駆動用素子を２つのトランジスタで構成した一例である。同時に、第２スイッチ１３を縮小するとともに制御線を一本化し、省面積化を図っている。また容量１６の接続先をＧＮＤにしている。
【００４３】
図２（Ｂ）の電流データ縮減回路は、駆動用素子１５以外に、第１スイッチ１２、第２スイッチ１３、第３スイッチ１４を有する。第１スイッチ１２、第２スイッチ１３、第３スイッチ１４が、駆動用素子に備えられた複数のトランジスタに、直列接続状態と、並列接続状態とをとらせる手段に相当する。
【００４４】
図２（Ｂ）において、２１は電流データ入力線、２２は出力線、２３は高電位電源線、２４は制御線である。
【００４５】
第１スイッチ１２、第２スイッチ１３、第３スイッチ１４は、電流データの入力時と出力時において次のように制御する。電流データの入力時には、第３スイッチ１４をオフ（開放）にし、第１スイッチ１２と第２スイッチ１３をオン（導通）にする。逆に電流データの出力時には、第１スイッチ１２と第２スイッチ１３をオフ（開放）にし、第３スイッチ１４をオン（導通）にする。その結果、電流データ入力時には駆動用素子の２つのトランジスタ１５ａ、１５ｂに並列状態で電流が流れ、電流データ出力時には駆動用素子の２つのトランジスタ１５ａ、１５ｂに直列状態で電流が流れる。
【００４６】
図２（Ｂ）では、容量１６は、駆動用素子の２つのトランジスタのゲート電極とＧＮＤとの間に設置されている。ただし２３は常時定電位であるから、容量１６は、駆動用素子の２つのトランジスタのゲートソース間の書込み時電圧を保持する機能は果たす。その点では結局、図１の例や図２の他の３例と変わるところはない。
【００４７】
図２（Ｂ）の駆動用素子の２つのトランジスタが、各々電気的特性が等しい場合には、出力電流は入力電流の１／４倍の大きさとなる。一般に駆動用素子がｎ個の電気的特性が等しいトランジスタよりなる場合には、出力電流は入力電流の１／ｎ2倍の大きさとなる。
【００４８】
ただし駆動用素子の２つのトランジスタが、各々電気的特性が多少のバラつきをもっていると、出力電流は入力電流の１／４倍の大きさから前記バラつきに対応して若干ズレを生じる。もっとも、このズレの大きさは図３のカレントミラー回路を使用した場合に比較すれば、小さなものとなる。従って本発明の電流データ縮減回路は、トランジスタの電気的特性に多少のバラつきが生じることが不可避の場合に有効である。
【００４９】
なお図２（Ｂ）の駆動用素子の２つのトランジスタについては、各々ソースとドレインは対称形であることが望ましい。トランジスタ１５ａは、電流データ入力時と出力時において、電流の向きが反転するためである。もっとも、一般的に本発明の電流データ縮減回路が、ソースとドレインが対称形であることを要求するわけではないのは勿論である。
【００５０】
図２（Ｃ）は、駆動用素子のトランジスタの接続の仕方を図１の場合と変えた一例である。
【００５１】
図２（Ｃ）は駆動用素子を３つのトランジスタで構成している。図２（Ｃ）の電流データ縮減回路は、駆動用素子１５以外に、第１スイッチ１２、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８を有する。第１スイッチ１２、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８が、駆動用素子に備えられた複数のトランジスタに、並列接続状態と直列接続状態とをとらせる手段に相当する。
【００５２】
図２（Ｃ）において、２１は電流データ入力線、２２は出力線、２３は高電位電源線、２４は第１制御線、２５は第２制御線である。
【００５３】
第１スイッチ１２、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８は、電流データの入力時と出力時において次のように制御する。電流データの入力時には、第３スイッチ１４、第４スイッチ１８をオフにし、第１スイッチ１２と第２スイッチ１３をオンにする。逆に電流データの出力時には、第１スイッチ１２と第２スイッチ１３をオフにし、第３スイッチ１４、第４スイッチ１８をオンにする。その結果、電流データ入力時には駆動用素子の３つのトランジスタ１５ａ、１５ｂ、１５ｃに並列状態で電流が流れ、電流データ出力時には駆動用素子の３つのトランジスタ１５ａ、１５ｂ、１５ｃに直列状態で電流が流れる。
【００５４】
図２（Ｃ）の駆動用素子の３つのトランジスタが、各々電気的特性が等しい場合には、出力電流は入力電流の１／９倍の大きさとなる。一般に駆動用素子がｎ個の電気的特性が等しいトランジスタよりなる場合には、出力電流は入力電流の１／ｎ2倍の大きさとなる。
【００５５】
ただし駆動用素子の３つのトランジスタが、各々電気的特性が多少のバラつきをもっていると、出力電流は入力電流の１／９倍の大きさから前記バラつきに対応して若干ズレを生じる。もっとも、このズレの大きさは図３のカレントミラー回路を使用した場合に比較すれば、小さなものとなる。従って本発明の電流データ縮減回路は、トランジスタの電気的特性に多少のバラつきが生じることが不可避の場合に有効である。
【００５６】
なお図２（Ｃ）の駆動用素子の３つのトランジスタについては、電流データ入力時と出力時において、電流の向きが反転することがない。そこで図２（Ｃ）の回路は、図１の例と比較して、より高性能な電流データ縮減を期待できる。
【００５７】
図２（Ｄ）は、駆動用素子をｎチャネル型のトランジスタで構成し、電流の向きは図１の場合と同じという一例である。
【００５８】
図２（Ｄ）は駆動用素子を３つのトランジスタで構成している。図２（Ａ）の電流データ縮減回路は、駆動用素子１５以外に、第１スイッチ１２、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８を有する。第１スイッチ１２、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８が、駆動用素子に備えられた複数のトランジスタに、並列接続状態と直列接続状態とをとらせる手段に相当する。
【００５９】
図２（Ｄ）において、２１は電流データ入力線、２２は出力線、２３は高電位電源線、２４は第１制御線、２５、２６は第２制御線である。
【００６０】
第１スイッチ１２、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８は、電流データの入力時と出力時において次のように制御する。電流データの入力時には、第３スイッチ１４、第４スイッチ１８をオフにし、第１スイッチ１２と第２スイッチ１３をオンにする。逆に電流データの出力時には、第１スイッチ１２と第２スイッチ１３をオフにし、第３スイッチ１４、第４スイッチ１８をオンにする。その結果、電流データ入力時には駆動用素子の３つのトランジスタ１５ａ、１５ｂ、１５ｃに並列状態で電流が流れ、電流データ出力時には駆動用素子の３つのトランジスタ１５ａ、１５ｂ、１５ｃに直列状態で電流が流れる。
【００６１】
図２（Ｄ）の駆動用素子の３つのトランジスタが、各々電気的特性が等しい場合には、出力電流は入力電流の１／９倍の大きさとなる。一般に駆動用素子がｎ個の電気的特性が等しいトランジスタよりなる場合には、出力電流は入力電流の１／ｎ2倍の大きさとなる。
【００６２】
ただし駆動用素子の３つのトランジスタが、各々電気的特性が多少のバラつきをもっていると、出力電流は入力電流の１／９倍の大きさから前記バラつきに対応して若干ズレを生じる。もっとも、このズレの大きさは図３のカレントミラー回路を使用した場合に比較すれば、小さなものとなる。従って本発明の電流データ縮減回路は、トランジスタの電気的特性に多少のバラつきが生じることが不可避の場合に有効である。
【００６３】
なお図２（Ｄ）の駆動用素子の３つのトランジスタについては、各々ソースとドレインは対称形であることが望ましい。トランジスタ１５ｂは、電流データ入力時と出力時において、電流の向きが反転するためである。もっとも、一般的に本発明の電流データ縮減回路が、ソースとドレインが対称形であることを要求するわけではないのは勿論である。
【００６４】
以上図２（Ａ）〜（Ｄ）では、駆動用素子を２或いは３個のトランジスタで構成する場合で、本発明の電流データ縮減回路の代表的な例を示した。ただし当然ながら、本発明の電流データ縮減回路は、駆動用素子を４個以上のトランジスタで構成してもよい。
【００６５】
また制御線の本数は何本でもよいし、どのスイッチの制御線を共通化してもよい。例えば図２（Ｃ）では、第１スイッチ１２と第４スイッチ１８を第１制御線２４で制御し、第２スイッチ１３と第３スイッチ１４を第２制御線２５で制御している。しかし、第１スイッチ１２と第３スイッチ１４を第１制御線２４で制御し、第２スイッチ１３と第４スイッチ１８を第２制御線２５で制御してもよい。さらに、新たに第３スイッチ１４の制御用に第３制御線を、第４スイッチ１８の制御用に第４制御線を設けて、各スイッチを独立に制御してもよい。反対に、第１スイッチ１２〜第４スイッチ１８を第１制御線２４一本で制御するようにしてもよい。（もっとも、適宜いくつかのスイッチの極性を反転させる等、調節は必要である。）
【００６６】
さらに図１、図２（Ａ）〜（Ｄ）の各要素を、種々組合わせて利用することも可能である。例えば、図２（Ｂ）のように駆動用素子を２個のトランジスタで構成する場合で、図２（Ｄ）のようにｎチャネルトランジスタを用いてもよい。あるいは、駆動用素子のトランジスタを図２（Ｃ）のような接続構成にしつつ、図２（Ａ）のように電流の向きを反転させるようにしてもよい。他の要素の組合わせについても同様である。駆動用素子を４個以上のトランジスタで構成する場合でも、同様である。
【００６７】
本発明の電流データ縮減回路は、別にトランジスタやその他の素子、回路を付加して利用してもよい。
【００６８】
（実施の形態３）
実施の形態３では図７〜図９を用いて、本発明の電流データ縮減回路をＡＭ型ＯＬＥＤ表示装置のデータ線駆動回路に適用した一例について説明する。この例のデータ線駆動回路は、アナログ電流値のビデオ信号を読込み、一定倍率だけ縮減するものの電流値形式のままで、ビデオ信号をデータ線へ書出すタイプの回路である。
【００６９】
図８にＡＭ型ＯＬＥＤ表示装置の概略を示す。各データ線８１０と各走査線８２０とは、画素部８３１にマトリクス状に配置されている。走査線駆動回路８２１は順次、選択パルスを各走査線８２０に出力していく。各データ線８１０は、この選択パルスにあわせてデータ線駆動回路８１１から出力されるビデオ信号を、画素部８３１に伝える。
【００７０】
点線部８１２は、一本のデータ線にビデオ信号を書き出す、一単位のデータ線駆動回路であり、図７の７４０のように構成されている。ここで電流データ縮減回路７０１（ＣＭ（Ａ）とも称する）の構成は、図１（Ｂ）であるとして以下説明する。電流データ縮減回路７０２（ＣＭ（Ｂ）とも称する）の構成も同じく図１（Ｂ）であるとする。
【００７１】
すると電流データ縮減回路７０１での７１１は図１（Ｂ）の第１制御線２４に対応し、電流データ縮減回路７０１での７１２は図１（Ｂ）の第２制御線２５に対応することになる。電流データ縮減回路７０２についても同様に、７１３は第１制御線２４に対応し、７１４は第２制御線２５に対応する。
【００７２】
また電流データ縮減回路７０１および７０２における７２０は、図１（Ｂ）での電流データ入力線２１に対応する。電流データ縮減回路７０１および７０２における７３０は、図１（Ｂ）での出力線２２に対応し、図８のデータ線にも当てはまる。
【００７３】
ＣＭ（Ａ）とＣＭ（Ｂ）とは相補的に機能する。すなわちＣＭ（Ａ）がビデオ信号の読込みをしているときは、ＣＭ（Ｂ）はビデオ信号の書出しをする。逆にＣＭ（Ａ）がビデオ信号の書出しをしているときは、ＣＭ（Ｂ）はビデオ信号の読込みをする。
【００７４】
その様子を表したタイミングチャートが図９である。ＣＭ（Ａ）の出力制御線７１２の信号とＣＭ（Ｂ）の出力制御線７１４の信号は、走査線の選択パルス毎に、交互にオンとなる。ＣＭ（Ａ）の入力制御線７１１の信号と、ＣＭ（Ｂ）の出力制御線７１４の信号の波形は、同じである。同様にＣＭ（Ｂ）の入力制御線７１３の信号と、ＣＭ（Ａ）の出力制御線７１２の信号の波形も、同じである。このようにＣＭ（Ａ）とＣＭ（Ｂ）とが相補的に機能する結果、読込みも書出しも常時行われることになり、時間が有効活用される。
【００７５】
ＣＭ（Ａ）とＣＭ（Ｂ）とは、ポリシリコンＴＦＴを使用することにより、ＡＭ型ＯＬＥＤ表示装置の基板上に、画素部８３１、走査線駆動回路８２１等と一体形成することが可能である。従ってＣＭ（Ａ）とＣＭ（Ｂ）がビデオ信号の電流値を縮減して出力する機能をもつことは、ノイズの乗りやすい外部からの信号を相対的に大きな電流信号として扱い、Ｓ／Ｎ比向上を図ることができる点で好都合である。
【００７６】
この実施の形態３ではここまで、電流データ縮減回路ＣＭ（Ａ）、ＣＭ（Ｂ）の構成は、図１（Ｂ）であるとして説明してきた。しかし図１（Ｂ）以外の構成であっても同様の説明が可能である。
【００７７】
（実施の形態４）
実施の形態４では、図４、図６を用いて、本発明の効果について説明する。まず図４のトランジスタの特性曲線を用いて、本発明の電流データ縮減回路の動作と効果について説明する。効果を端的に捉えられるように、図４（Ａ）ではキャリヤ移動度のバラつきが大きい例を挙げ、図４（Ｂ）ではしきい電圧値のバラつきが大きい例を挙げている。
【００７８】
説明を簡単にするため、駆動用素子を構成するトランジスタに個数が、２個の場合を例に説明する。具体的な電流データ縮減回路の構成は、図２（Ｂ）の通りであるとする。ただし図４、図６では便宜上、正負の向きをｎチャネル型基準で設定してある。（図２（Ｂ）のようにトランジスタがｐチャネル型のときは、正負が入替わる点に注意。）また図４のトランジスタの特性曲線は、簡単にするため理想的なものとしてあり、実際のトランジスタとは若干の差異がある。例えば、図４ではチャネル長変調はゼロとしてある。
【００７９】
トランジスタのソース電位を基準として、ゲート電位をＶg、ドレイン電位をＶd、ソースドレイン間に流れる電流をＩdとする。図４（Ａ）（Ｂ）において、曲線８０１〜８０４は、ある一定のゲート電位Ｖg下におけるＩd-Ｖd特性曲線である。太い一点鎖線８０５は、駆動用素子を構成する２個のトランジスタの一方について、ゲートとドレインを短絡することにより、ＶgとＶdとを等しくした条件下でのＩd-Ｖd変化を示したものである。すなわち、太い一点鎖線８０５には、トランジスタ固有の電気的特性（電界効果移動度、しきい電圧値）が反映されている。同様に、太い二点鎖線８０６は、駆動用素子を構成する他の一方のトランジスタについて、ゲートとドレインを短絡することにより、ＶgとＶdとを等しくした条件下でのＩd-Ｖd変化を示したものである。
【００８０】
図４（Ａ）（Ｂ）は、駆動用素子を構成する２個のトランジスタが各々異なった電気的特性をもっている場合に、本発明の構成である「並列直列切替」により、出力電流がどうなるかを、図的に調べたものである。図４（Ａ）は、２個のトランジスタ間において特に、電界効果移動度の違いが大きい場合の例である。図４（Ｂ）は、２個のトランジスタ間において特に、しきい電圧値の違いが大きい場合の例である。結論としては、各場合で出力電流は、８０７の三角矢印の長さで示されるとおりとなる。これについて、以下に簡単に説明する。
【００８１】
まず、トランジスタ１５ａ、１５ｂの特性曲線として、いずれも等しく、太い一点鎖線８０５が対応する場合を考える。
【００８２】
データ電流書込み時には、図２（Ｂ）の第１スイッチ１２〜第２スイッチ１３がオンとなり、第３スイッチ１４がオフとなる。第１スイッチ１２〜第２スイッチ１３がオンとなることから、駆動用素子を構成する２個のトランジスタ１５ａ、１５ｂでは、ゲートとドレインが短絡される。よってトランジスタ１５ａ、１５ｂの動作点は、太い一点鎖線８０５上の点であり、データ電流値ＩWにより決まるある一点である。いま、該動作点が８０５と８０１の交点としておく。つまり８０５と８０１の交点の縦軸値Ｉdの２倍が、データ電流値ＩWであるとしておく。
【００８３】
データ電流出力時には、図２（Ｂ）の第１スイッチ１２〜第２スイッチ１３がオフとなり、第３スイッチ１４がオンとなる。第１スイッチ１２〜第２スイッチ１３がオフとなることから、トランジスタ１５ａ、１５ｂのゲート電位は、データ電流書込み時のままで保持される。そしてデータ電流出力時には、トランジスタ１５ｂが飽和領域で動作し、トランジスタ１５ａが非飽和領域で動作する。データ電流出力時における、トランジスタ１５ａのＩd-Ｖd曲線は８０１で表され、トランジスタ１５ｂのＩd-Ｖd曲線は８０３で表される。
【００８４】
図４（Ａ）上で、各一点鎖線矢印は、長さと縦軸座標は等しい。データ電流出力時におけるトランジスタ１５ａの動作点は、左側の一点鎖線矢印の右端と８０１との接点である。そして求めるべき出力電流ＩEは、一点鎖線矢印の縦軸座標、すなわち、８０７の実線三角矢印の長さである。なお図４（Ｂ）上でも同様の事情が成立し、求めるべき出力電流ＩEは８０７の実線三角矢印の長さである。トランジスタ１５ａの特性曲線とトランジスタ１５ｂの特性曲線が、いずれも等しい場合には、結果的には求めるべき出力電流ＩEは、入力データ電流値ＩWの４分の１の大きさとなる。
【００８５】
次に、トランジスタ１５ａの特性曲線として太い二点鎖線８０６が対応し、トランジスタ１５ｂの特性曲線として太い一点鎖線８０５が対応する場合を考える。データ電流値ＩWは、上で述べたトランジスタ１５ａ、１５ｂの特性曲線としていずれも８０５が対応する場合と、同一とする。
【００８６】
データ電流書込み時には、図２（Ｂ）の駆動用素子を構成する２個のトランジスタ１５ａ、１５ｂでは、ゲートとドレインが短絡される。よってトランジスタ１５ａの動作点は太い二点鎖線８０６上の点であり、トランジスタ１５ｂの動作点は太い一点鎖線８０５上の点である。そして、トランジスタ１５ａの動作点の縦軸座標と、トランジスタ１５ｂの動作点の縦軸座標との和は、データ電流値ＩWである。よってトランジスタ１５ａの動作点は、８０６と８０２の交点となる。トランジスタ１５ｂの動作点は、トランジスタ３８の動作点と横軸座標が等しい、曲線８０５上の点となる。
【００８７】
データ電流出力時には、図２（Ｂ）の第１スイッチ１２〜第２スイッチ１３がオフとなることから、トランジスタ１５ａ、１５ｂのゲート電位は、データ電流書込み時のままで保持される。そしてデータ電流出力時には、トランジスタ１５ｂが飽和領域で動作し、トランジスタ１５ａが非飽和領域で動作する。データ電流出力時における、トランジスタ１５ａのＩd-Ｖd曲線は８０２で表される。
【００８８】
図４（Ａ）上で、同縦軸座標値にある各二点鎖線矢印は、長さが等しい。上の二点鎖線矢印の組が、いま検討している、トランジスタ１５ａの特性曲線として太い二点鎖線８０６が対応し、トランジスタ３９の特性曲線として太い一点鎖線８０５が対応する場合である。データ電流出力時における、トランジスタ１５ａの動作点は、左側の二点鎖線矢印の右端と８０２との接点である。そして求めるべき出力電流ＩEは、二点鎖線矢印の縦軸座標、すなわち、８０７の長い点線の三角矢印（左側）の長さである。なお図４（Ｂ）上でも同様の事情が成立し、求めるべき出力電流ＩEは、８０７の長い点線の三角矢印（左側）の長さである。
【００８９】
また別の場合として、トランジスタ１５ａの特性曲線として太い一点鎖線８０５が対応し、トランジスタ１５ｂの特性曲線として太い二点鎖線８０６が対応する場合の検討も、同様にして行うことができる。詳しく述べないが、結果的には図４（Ａ）（Ｂ）とも、求めるべき出力電流ＩEは、８０７の長い点線の三角矢印（右側）の長さとなる。
【００９０】
さらに別の場合として、トランジスタ１５ａ、１５ｂの特性曲線として、いずれも太い二点鎖線８０５が対応する場合の検討も、同様に行うことができる。結果的には図４（Ａ）（Ｂ）とも、求めるべき出力電流ＩEは、８０７の短い点線の三角矢印の長さとなる。
【００９１】
図４（Ａ）（Ｂ）における、８０７の三角矢印の長さから、駆動用素子を構成するトランジスタ１５ａ、１５ｂの特性のバラつきが、出力電流ＩEにどのように反映されるかの概略をみることができる。
【００９２】
比較のために、図４（Ａ）（Ｂ）には、狭角の矢印８０８も掲載してある。狭角の矢印８０８は、電流入力方式でカレントミラー型を用いる電流データ縮減回路の場合において、上記と同様の検討を行った結果である。すなわち、カレントミラーの二つのトランジスタ間に、上記と同様の特性バラつきが存在したとき、出力電流ＩEがどうなるかを示している。
【００９３】
図４（Ａ）（Ｂ）の８０７の三角矢印、８０８の狭角の矢印を比較すると、次の点がわかる。
【００９４】
まず、８０７の三角矢印、８０８の狭角の矢印では、電流データ縮減回路内の二つのトランジスタ間にさえ特性バラつきがない限りは、トランジスタの特性曲線が８０５でも８０６でも、出力電流ＩEは一定となる。すなわち電流データ縮減回路として、カレントミラーを用いる場合でも、本発明の「並列直列切替」回路を用いる場合でも、基板全体でトランジスタの特性を一定に揃える必要はなく、同一電流データ縮減回路内の二つのトランジスタ間の特性バラつきさえ、抑制すれば十分である。
【００９５】
しかし、同一電流データ縮減回路内の二つのトランジスタ間の特性バラつきが存在すると、８０８の狭角の矢印では、出力電流ＩEのバラつきが大きくなる。すなわち、電流入力方式でカレントミラー型を用いる場合では、同一電流データ縮減回路内の二つのトランジスタ間の特性バラつきの影響が激しく現れてしまう。この点、本発明の「並列直列切替」回路の場合では、同一電流データ縮減回路内の二つのトランジスタ間の特性バラつきの影響が、かなり抑制されている。
【００９６】
現実に電流データ縮減回路を作成する場合においては、トランジスタの特性バラつきがより深刻となるのは、同一電流データ縮減回路内のような局部エリア内のものではなく、基板全体のような広範囲にわたるものである。したがって同一電流データ縮減回路内の二つのトランジスタ間の特性バラつきは、本発明の「並列直列切替」回路なみに抑制されれば、実用上はほとんど問題がなくなる。
【００９７】
図６は、カレントミラー型の電流データ縮減回路と、本発明の「並列直列切替」の電流データ縮減回路との、定量的な比較をした例である。図６における単位は、電界効果移動度ｕＦＥが〔ｃｍ2／Ｖｓ〕、しきい電圧Ｖｔｈが〔Ｖ〕、出力電流ＩEが〔ａ.ｕ.〕である。出力電流の大きさは、同一電流データ縮減回路内の二つのトランジスタとも基準値の特性である場合についてＩE＝０〔ａ.ｕ.〕とし、出力電流が０〔Ａ〕のときについてＩE＝−１００〔ａ.ｕ.〕として規格化している。
【００９８】
図６では、まず同一電流データ縮減回路内の二つのトランジスタのうち一方を基準値の特性で固定する。電界効果移動度ｕＦＥの基準値は１００〔ｃｍ2／Ｖｓ〕、しきい電圧Ｖｔｈの基準値は３〔Ｖ〕とした。その上で、同一電流データ縮減回路内の他の一方のトランジスタの特性を振って、出力電流の大きさをシミュレートしている。電界効果移動度ｕＦＥは８０〜１２０〔ｃｍ２／Ｖｓ〕、しきい電圧Ｖｔｈは２．５〜３．５〔Ｖ〕、の各範囲で値を振っている。
【００９９】
図６（Ａ）がカレントミラー型を用いる電流データ縮減回路の場合であり、図６（Ｂ）が本発明の「並列直列切替」の電流データ縮減回路の場合である。同一電流データ縮減回路内の二つのトランジスタ間に特性バラつきは、製造工程に大きく依存するものの、現在の標準的なポリシリコンＴＦＴ製造工程では、図６に示される程度の電界効果移動度ｕＦＥ、しきい電圧Ｖｔｈのバラつきは珍しいものではない。つまり、カレントミラー型を用いる一般的な電流データ縮減回路の場合では、プラスマイナス２５％程度にも及ぶ出力電流バラつきが発生する可能性があるといえる。他方で、本発明の「並列直列切替」の電流データ縮減回路の場合では、出力電流バラつきが実用上許容範囲内に抑えられ得ることがわかる。
【０１００】
なお図６のシミュレーションでは、便宜上トランジスタの構造上のパラメータは、現実的な任意の値にとってある。トランジスタの構造上のパラメータを変化させることにより、トランジスタの動作電圧を振ってみれば、動作電圧が高くなるほど出力電流バラつきが小さくなることがわかる。
【０１０１】
この実施の形態４では、駆動用素子を構成するトランジスタの個数ｎが２の場合を例に、本発明の効果を説明した。同様の事情は、駆動用素子を構成するトランジスタの個数ｎが３以上の場合においてもが成立する。ただし駆動用素子を構成するトランジスタの個数ｎが大きくなるほど、ＴＦＴ特性バラつきが及ばす影響の低減効果は弱くなる傾向がある。もっとも、ｎが大きくなるほど電流の縮減比率は大きくすることができるので、用途によりｎの最適値は異なることになる。
【０１０２】
また、実施の形態４では、トランジスタ特性を理想的なものとみなしているほか、寄生抵抗や直列に接続したトランジスタのオン抵抗等も無視しているが、実際には多少これらの影響が現れる。しかし勿論、本発明の「並列直列切替」の電流データ縮減回路が、出力電流バラつき抑制に有効であることに変わりはない。
【０１０３】
（実施の形態５）
実施の形態５では、本発明の電流データ縮減回路を利用した電子機器等を、いくつか例示する。
【０１０４】
本発明の電流データ縮減回路を搭載した電子機器として、モニター、ビデオカメラ、ディジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（オーディオコンポ、カーオーディオ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図５に示す。
【０１０５】
図５（Ａ）はモニターである。この例は筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含んでいる。本発明の電流データ縮減回路は表示部２００３やスピーカー部２００４を制御するＩＣ（集積回路）、ビデオ信号を処理するＩＣ、あるいはシステム回路等に用いることができる。表示部２００３のデータ線駆動回路に用いることもできる。特に本発明の電流データ縮減回路をポリシリコンＴＦＴで作成すれば、表示部２００３の基板上に直に形成して用いることができる。なおモニターには、パソコン用、ＴＶ放送受信用、広告表示用などのすべての情報表示装置が含まれる。
【０１０６】
図５（Ｂ）はディジタルスチルカメラである。この例は本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含んでいる。本発明の電流データ縮減回路は表示部２１０２や受像部２１０３を制御するＩＣ（集積回路）、ビデオ信号を処理するＩＣ、あるいはシステム回路等に用いることができる。表示部２１０２のデータ線駆動回路に用いることもできる。特に本発明の電流データ縮減回路をポリシリコンＴＦＴで作成すれば、表示部２１０２の基板上に直に形成して用いることができる。
【０１０７】
図５（Ｃ）はノート型パーソナルコンピュータである。この例は本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含んでいる。本発明の電流データ縮減回路は表示部２２０３を制御するＩＣ（集積回路）、ビデオ信号を処理するＩＣ、あるいはシステム回路等に用いることができる。表示部２２０３のデータ線駆動回路に用いることもできる。特に本発明の電流データ縮減回路をポリシリコンＴＦＴで作成すれば、表示部２２０３の基板上に直に形成して用いることができる。
【０１０８】
図５（Ｄ）はモバイルコンピュータである。この例は本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含んでいる。本発明の電流データ縮減回路は表示部２３０２を制御するＩＣ（集積回路）、ビデオ信号を処理するＩＣ、あるいはシステム回路等に用いることができる。表示部２３０２のデータ線駆動回路に用いることもできる。特に本発明の電流データ縮減回路をポリシリコンＴＦＴで作成すれば、表示部２３０２の基板上に直に形成して用いることもできる。
【０１０９】
図５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）である。この例は本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含んでいる。本発明の電流データ縮減回路は、表示部Ａ２４０３、表示部Ｂ２４０４を制御するＩＣ（集積回路）、ビデオ信号を処理するＩＣ、あるいはシステム回路等に用いることができる。表示部Ａ２４０３、表示部Ｂ２４０４のデータ線駆動回路に用いることもできる。特に本発明の電流データ縮減回路をポリシリコンＴＦＴで作成すれば、表示部Ａ２４０３、表示部Ｂ２４０４の基板上に直に形成して用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１１０】
図５（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）である。この例は本体２５０１、表示部２５０２、アーム部２５０３等を含んでいる。本発明の電流データ縮減回路は表示部２５０２を制御するＩＣ（集積回路）、ビデオ信号を処理するＩＣ、あるいはシステム回路等に用いることができる。表示部２５０２のデータ線駆動回路に用いることもできる。特に本発明の電流データ縮減回路をポリシリコンＴＦＴで作成すれば、表示部２５０２の基板上に直に形成して用いることができる。
【０１１１】
図５（Ｇ）はビデオカメラである。この例は本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含んでいる。本発明の電流データ縮減回路は表示部２６０２を制御するＩＣ（集積回路）、ビデオ信号を処理するＩＣ、あるいはシステム回路等に用いることができる。表示部２６０２のデータ線駆動回路に用いることもできる。特に本発明の電流データ縮減回路をポリシリコンＴＦＴで作成すれば、表示部２６０２の基板上に直に形成して用いることができる。
【０１１２】
図５（Ｈ）は携帯電話である。この例は本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含んでいる。本発明の電流データ縮減回路は表示部２７０３を制御するＩＣ（集積回路）、ビデオ信号を処理するＩＣ、あるいはシステム回路等に用いることができる。表示部２７０３のデータ線駆動回路に用いることもできる。特に本発明の電流データ縮減回路をポリシリコンＴＦＴで作成すれば、表示部２７０３の基板上に直に形成して用いることができる。
【０１１３】
本発明の適用範囲は極めて広く、上記の例に限らず、あらゆる分野の電子機器等に使用することが可能である。
【図面の簡単な説明】
【０１１４】
【図１】本発明の電流データ縮減回路の例を示す図。
【図２】本発明の電流データ縮減回路の例を示す図。
【図３】電流データ縮減回路の例を示す図。
【図４】駆動用素子を構成するトランジスタの特性を示す図。
【図５】本発明の電流データ縮減回路を利用した電子機器の例を示す図。
【図６】電流データ縮減回路の出力電流のバラつき例を示す図。
【図７】本発明の電流データ縮減回路を適用した例を示す図。
【図８】本発明の電流データ縮減回路を適用した例を示す図。
【図９】本発明の電流データ縮減回路を適用した例のタイミングチャートを示す図。
【図１】
2004236302.tif 000003
【図２】
2004236302.tif 000004
【図３】
2004236302.tif 000005
【図４】
2004236302.tif 000006
【図５】
2004236302.tif 000007
【図６】
2004236302.tif 000008
【図７】
2004236302.tif 000009
【図８】
2004236302.tif 000010
【図９】
2004236302.tif 000011