(57)【要約】【課題】　低消費電力と十分な表示品位との両立を図ることができる電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器を提供する。【解決手段】　走査線Ｙｎとデータ線Ｘｍとの交差部に対応して設けられた画素回路２０の有機ＥＬ素子２１はデータ線Ｘｍを介して供給されるデジタルデータＶAm又はアナログデータ電流ＩAmに応じた駆動電流が供給される。そして、低消費電力化を図るためにデジタル階調で中間調を制御するときにはＨレベル又はＬレベルのいずれかの値をとるデジタルデータＶAmが画素回路２０に供給される。また、表示品位をあげるためにアナログ階調で中間調を制御するときにはアナログデータ電流ＩAmが画素回路２０に供給される。【選択図】　　　　図２
2004139042.tif 000002
【特許請求の範囲】
【請求項１】
電子素子と、
　データ信号を電荷量として蓄積する容量素子と、
　前記容量素子に蓄積された前記電荷量に相対して導通状態が設定され、前記導通状態に相対した電流量を前記電子素子に供給する第１のトランジスタと、を含み、
　前記容量素子は、前記データ信号としてのデータ電流及びデータ電圧を蓄積可能であることを特徴とする電子回路。
【請求項２】
請求項１に記載の電子回路において、
　前記データ電流は多値のデータ電流であり、
　前記データ電圧は、２値のデータ電圧であり、
　前記多値のデータ電流と前記２値のデータ電圧は、第２のトランジスタを介して前記容量素子に供給されることを特徴とする電子回路。
【請求項３】
請求項１又は２に記載の電子回路において、
　前記第１のトランジスタのゲートとドレインとの間に第３のトランジスタを設けたこと、
　を特徴とする電子回路。
【請求項４】
請求項１〜３のいずれか１つに記載の電子回路において、
　前記第１のトランジスタの前記データ信号に応じて前記導通状態が設定された後、
　前記電子素子への電流の開始または終了のタイミングを決定する第４のトランジスタを備えたこと特徴とする電子回路。
【請求項５】
電子素子と、
　データ信号としてのデータ電流及びデータ電圧を電荷量として蓄積可能で容量素子と、
　前記容量素子に蓄積された前記電荷量に相対して導通状態が制御され、その導通状態に相対した電流量を前記電子素子に供給する第１のトランジスタと、
を含み、
　オン状態となることにより前記容量素子に保持された前記電荷量を所定状態にリセットする第５のトランジスタを備えたことを特徴とする電子回路。　　
【請求項６】
複数の走査線と、複数のデータ線と、複数の単位回路と、を含む電気光学装置であって、
　前記複数の単位回路に前記複数のデータ線を介して２値のデータ電圧を出力するためのデータ電圧出力回路と、
　前記複数の単位回路に前記複数のデータ線にデータ電流を出力するためのデータ電流出力回路と　
　を備えたことを特徴とする電気光学装置。
【請求項７】
請求項６に記載の電気光学装置において、
　前記データ電圧と前記データ電流とが同一のデータ線を介して供給されることを特徴とする電気光学装置。
【請求項８】
請求項６に記載の電気光学装置において、
　前記データ電圧と前記データ電流は異なるデータ線を介して供給されることを特徴とする電気光学装置。
【請求項９】
複数の走査線と、
　前記複数の走査線に対して交差するように配線された複数のデータ線と、
　前記複数の走査線と前記複数データ線との交差部に対応してそれぞれ設けられ、前記複数のデータ線の対応するデータ線を介して供給されるデータ信号に応じて電気光学素子を駆動する単位回路と、を備え、
　前記データ信号として、デジタルデータ及び及びアナログデータを生成し、
　前記デジタルデータを用いて３つ以上の輝度を設定することが可能であること、
　を特徴とする電気光学装置。
【請求項１０】
請求項９に記載の電気光学装置において、
　前記デジタルデータは、電圧信号であり、
　前記アナログデータは、電流信号であること、
を特徴とする電気光学装置。
【請求項１１】
請求項９または１０に記載の電気光学装置において、
　低消費電力モードの場合には、前記デジタルデータを用いて輝度を設定し、
　非低消費電力モードの場合には、前記アナログデータを用いて輝度を設定すること、
　を特徴とする電気光学装置。
【請求項１２】
請求項９〜１１のいずれか１つに記載の電気光学装置において、
　前記デジタルデータが前記単位回路に供給される際は、輝度レベルは第１レベル及び第２レベルの２値であり、
　所定時間内の、前記輝度レベルが前記第１レベルまたは前記第２レベルにある時間の累積の長さによって輝度が決定されること、
　を特徴とする電気光学装置。
【請求項１３】
請求項６〜１２のいずれか１つに記載の電気光学装置において、
　前記電気光学素子はＥＬ素子であることを特徴とする電気光学装置。
【請求項１４】
請求項１３に記載の電気光学装置において、
　前記ＥＬ素子は、発光層が有機材料で構成されていることを特徴とする電気光学装置。
【請求項１５】
表示部を備えた電気光学装置であって、
　複数の異なる階調方式を利用して、前記表示部に画像を表示することが可能であること、
　を特徴とする電気光学装置。
【請求項１６】
複数の走査線と、複数のデータ線と、各々が電気光学素子を含む、複数の単位回路と、をを備えた電気光学装置の駆動方法であって、
　低消費電力モードの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、
　非低消費電力モードの場合には前記電気光学素子をアナログ階調するための多値のデータ電流を作成すること、
　を特徴とする電気光学装置の駆動方法。
【請求項１７】
複数の走査線と、複数のデータ線と、複数の単位回路と、を備えた電気光学装置の駆動方法であって、
　第１の表示モード場合には、前記電気光学素子をデジタル階調するためのデジタルを前記複数のデータ線に出力し、
　第２の表示モードの場合には前記電気光学素子をアナログ階調するためのアナログデータを前記複数のデータ線に出力すること、
　を特徴とする電気光学装置の駆動方法。
【請求項１８】
請求項１６又は１７に記載の電気光学装置の駆動方法において、
　前記デジタル階調は、３値以上の輝度を設定するものであること、
　を特徴とする電気光学装置の駆動方法。
【請求項１９】
請求項１６乃至１８のいずれかに記載の電気光学装置の駆動方法において、
　前記デジタル階調において、輝度レベルは第１レベル及び第２レベルの２値であり、
　所定時間内の前記輝度レベルが前記第１レベルあるいは前記第２レベルにある時間の累積の長さによって輝度が決定されること、
　を特徴とする電気光学装置の駆動方法。
【請求項２０】
請求項６〜１５のいずれか１つに記載の電気光学装置を実装したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。
【背景技術】
【０００２】
　近年、表示装置として、有機ＥＬ素子を用いた電気光学装置が注目されている。この種の電気光学装置には、有機ＥＬ素子の中間調を制御する駆動方式としてアナログ階調法がある（例えば、特許文献１参照）。そのアナログ階調法の一つとして有機ＥＬ素子に多値のデータ電流に応じた電流レベルの電流を供給する駆動トランジスタのソース・ゲート間電圧を同トランジスタの閾値電圧にして駆動する方式がある。この方式は、輝度階調に応じてＤＡ変換回路から供給される電流（データ電流）を画素回路の保持キャパシタに蓄積させる。保持キャパシタに蓄積された電荷量に相対した充電電圧は、薄膜トランジスタ（ＴＦＴ）よりなる駆動トランジスタのゲート端子に印加される。駆動トランジスタはデータ電流に相対した充電電圧に応じた値の駆動電流を有機ＥＬ素子に供給する。
【０００３】
【特許文献１】特開２００１−１４７６５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　ところで、この電流プログラム方式等で用いられるＤＡ変換回路は、画素回路で採用されている薄膜トランジスタ（ＴＦＴ）で構成することは精度の面で難しく、外付けのＩＣドライバーを使用することが一般的であった。
【０００５】
　しかしながら、外付けのＩＣドライバーで構成されたＤＡ変換回路は、表示パネル上で形成されるＴＦＴドライバー回路に比べて消費電力が大きくなる問題があった。
【０００６】
　本発明は、上記問題点を解消するためになされたものであって、その目的は低消費電力と十分な表示品位を両立することができる電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
　本発明の第１の電子回路は、電子素子と、データ信号を蓄積する容量素子と、前記容量素子に蓄積された前記電荷量に相対して導通状態が設定され、前記導通状態に相対した電流量を前記電子素子に供給する第１のトランジスタとを含み、前記容量素子は、前記データ信号としてのデータ電流及びデータ電圧を蓄積可能である。
【０００８】
　これによれば、データ電圧とデータ電流を使い分けることによって、例えば、デジタル階調と、アナログ階調の２通りの方法で中間調を表現することができる。その結果、例えば、低消費電力を優先したい場合にはデジタル階調を選択し、表示品位を必要とする場合にはアナログ階調を選択して中間調を表現することができる。
【０００９】
　上記の電子回路おいて、前記データ電流は多値のデータ電流であり、前記データ電圧は、２値のデータ電圧であり、前記多値のデータ電流と前記２値のデータ電圧は、第２のトランジスタを介して前記容量素子に供給可能することが好ましい。
【００１０】
　これによれば、例えば、前記デジタル階調及びアナログ階調を行う場合にも、第２のスイッチングトランジスタをスイッチングトランジスタとして使用することができ、電子回路内のトランジスタ数を低減することができる。
【００１１】
　上記の電子回路おいて、前記データ電流に基づく導通状態で導通し、前記第１のトランジスタのゲートとドレインとの間に第３のトランジスタを設けてもよい。
【００１２】
　これによれば、前記第３のトランジスタを前記第１のトランジスタの閾値電圧等の特性ばらつきを補償するために使用することができる。
【００１３】
　上記の電子回路において、前記電子素子の駆動タイミングを決定する第４のトランジスタを備えていてもよい。
　前記第４のトランジスタは、具体的には、前記第１のトランジスタの前記データ信号に応じて前記導通状態が設定された後、前記電子素子への電流の開始または終了のタイミングを決定する。
　前記第４のトランジスタは、例えば、前記第１のトランジスタと前記電子素子との間に配置されたトランジスタであってもよい。
　あるいは、前記第１のトランジスタと駆動電圧との間の導通を制御するトランジスタであってもよい。
　これによれば、前記電子素子に供給する電流を時間的にも制御することができる。
【００１４】
　本発明の第２の電子回路は、電子素子と、データ電流及びデータ電圧を電荷量として蓄積可能で容量素子と、前記容量素子に蓄積された前記電荷量に相対して導通状態が設定され、前記導通状態に相対した電流量を前記電子素子に供給する第１のトランジスタとを含み、オン状態となることにより、前記容量素子に保持された前記電荷量を所定状態にリセットする第５のトランジスタを備えた。
【００１５】
　上記の電子回路において、前記電子素子は電気光学素子であってもよい。
【００１６】
　上記の電子回路おいて、前記電気光学素子はＥＬ素子であってもよい。
【００１７】
　上記の電子回路において、前記ＥＬ素子は、発光層が有機材料で構成されていてもよい。
　これによれば、ＥＬ素子は、発光層が有機材料で形成された有機ＥＬ素子であってもよい。
【００１８】
　本発明の第１の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路とを含む電気光学装置であって、前記複数の単位回路に前記複数のデータ線を介して２値のデータ電圧を出力するためのデータ電圧出力回路と、前記複数の単位回路に前記複数のデータ線にデータ電流を出力するためのデータ電流出力回路とを備えた。
【００１９】
　これによれば、データ電圧出力回路から２値のデータ電圧を入力すればデジタル階調が、データ電流出力回路から多値のデータ電流を入力すればアナログ階調が行うことができる。
【００２０】
　上記の電気光学装置において、前記データ電圧と前記データ電流とが同一のデータ線を介して供給されるようにしてもよい。
　これによれば、配線の占有面積を低減することができ、開口率を向上させることができる。
【００２１】
　上記の電気光学装置において、前記データ電圧と前記データ電流はそれぞれ別々のデータ線を介して供給されるようにしてもよい。
　これによれば、前記データ電圧と前記データ電流の供給のタイミングの制限が緩和され、時間を有効に利用することができる。
【００２２】
　本発明の第２の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応してそれぞれ設けられ、前記複数のデータ線の対応するデータ線を介して供給されるデータ信号に応じて電気光学素子を駆動する単位回路と、を備え、前記データ信号としてデジタルデータ及びアナログデータを生成し、前記デジタルデータを用いて３つ以上の輝度を設定することが可能であること、を特徴とする。
【００２３】
　上記の電気光学装置において、デジタル階調及びアナログ階調の２通りの方法で中間調を表現することができる。その結果、例えば、消費電力の低減を優先したい場合にはデジタル階調を選択し、表示品位を必要とする場合にはアナログ階調を選択して中間調を表現することができる。
【００２４】
　上記の電気光学装置において、前記デジタルデータは、電圧信号であってもよい。また、前記アナログ信号は電流信号であってもよい。
【００２５】
　上記の電気光学装置において、低消費電力モードの場合には、前記デジタルデータを用いて輝度を設定し、非低消費電力モードの場合には、前記アナログデータを用いて輝度を設定するようにすることが好ましい。
【００２６】
　上記の電気光学装置において、前記デジタルデータが前記単位回路に供給される際は、輝度レベルは第１レベル及び第２レベルの２値であり、所定時間内の、前記輝度レベルが前記第１レベルあるいは前記第２レベルにある時間の累積の長さによって輝度が決定されることが好ましい。　
　前記第１レベル及び前記第２レベルとは、例えば、それぞれ、輝度レベルが零の状態と輝度レベルが零以外の所定値である。
【００２７】
　なお、本発明において、「輝度」とは、「輝度レベル」と所定時間内における当該「輝度レベル」を維持する時間の長さで決定されるものである。例えば、前記所定時間は、観測者の視覚の時間分解能等によって適宜設定される。
【００２８】
　上記の電気光学装置において、前記電気光学素子は、ＥＬ素子であってもよい。
【００２９】
　上記の電気光学装置において、前記ＥＬ素子は、その発光層が有機材料で構成される、いわゆる有機ＥＬ素子であってもよい。その他、前記電気光学素子としては、液晶素子、電気泳動素子、電子放出素子等などが挙げられる。
【００３０】
　本発明の第３の電気光学装置は、表示部を備えた電気光学装置であって、複数の異なる階調方式を利用して、前記表示部に画像を表示することが可能であること、
を特徴とする。
　上記の電気光学装置において、前記複数の異なる階調方式が切り換えられることが好ましい。例えば、低消費電力を優先する場合は、デジタル階調方式を採用し、表示品位を優先する場合は、アナログ階調を行う。
　動画と静止画とで、自動あるいはマニュアルで切り換えてもよい。
切り換えてもよい。
　周囲の明るさ等の使用環境に応じて、自動あるいはマニュアルで切り換えてもよい。
【００３１】
　本発明の第１の電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と、各々が電気光学素子を含む、複数の単位回路と、をを備えた電気光学装置の駆動方法であって、低消費電力モードの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、非低消費電力モードの場合には前記電気光学素子をアナログ階調するための多値のデータ電流を作成すること、を特徴とする。
【００３２】
　本発明の第２の電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と複数の単位回路とを備えた電気光学装置の駆動方法であって、第１の表示モード場合には、前記電気光学素子をデジタル階調するためのデジタルを前記複数のデータ線に出力し、第２の表示モードの場合には前記電気光学素子をアナログ階調するためのアナログデータを前記複数のデータ線に出力すること、を特徴とする。
【００３３】
　上記の前記第１の表示モード及び前記第２の表示モードは使用者が切り換えてもよいし、データ信号の種類、使用時の周囲の明るさ等によって適宜設定される。
【００３４】
　上記の電気光学装置において、前記デジタル階調は、３値以上の輝度を設定するものであってもよい。
【００３５】
　上記の電気光学装置の駆動方法の前記デジタル階調において、輝度レベルは第１レベル及び第２レベルの２値であり、所定時間内の、前記輝度レベルが前記前記第１レベルあるいは前記第２レベルにある時間の累積の長さによって輝度が決定されるようにしてもよい。
　つまり、いわゆる時分割階調を使用することができる。もちろん、時分割階調の代わりに面積階調等のその他のデジタル階調法も使用することができる。
【００３６】
　上記の電気光学装置を、例えば、携帯電話等の電子機器の表示部として用いれば、消費電力と表示品位とを両立することができる。
【００３７】
　例えば、表示品位がそれ程要求されない待ち受け時の画面表示をデジタル階調法で行い、携帯電話のカメラ機能により撮影した画像等の画像イメージをアナログ階調法により表示することも好適な応用例である。
【００３８】
　あるいは、バッテリの残量に応じてデジタル階調とアナログ階調とを切り換えてもよい。
【００３９】
　本発明における電子機器は、上記の電気光学装置を実装した。
　これによれば、電子機器は低消費電力と十分な表示品位を両立することができる。
【発明を実施するための最良の形態】
【００４０】
　[第１実施形態]
　以下、本発明を具体化した第１実施形態を図１〜図５に従って説明する。
　図１は、電気光学装置としての有機ＥＬディスプレイ１０の電気的構成を示すブロック回路図を示す。
【００４１】
　図１において、有機ＥＬディスプレイ１０は、表示パネル部１１、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４を備えている。
【００４２】
　有機ＥＬディスプレイ１０の表示パネル部１１、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４が１チップの半導体集積回路装置によって構成されていてもよい。また、表示パネル部１１、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４の全部若しくは一部が一体となった電子部品として構成されていてもよい。
【００４３】
　例えば、表示パネル部１１に、データ線駆動回路１３と走査線駆動回路１２とが一体で形成されていてもよい。走査線駆動回路１２、データ線駆動回路１３及び制御回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００４４】
　表示パネル部１１は、図１に示すように、マトリクス状に配列された複数の電子回路又は単位回路としての画素回路２０を有している。つまり、画素回路２０は、その列方向に沿ってのびる複数（ｍ本）のデータ線Ｘ１〜Ｘｍ（ｍは整数）と、行方向に沿ってのびる複数（ｎ本）の走査線Ｙ１〜Ｙｎ（ｎは整数）との交差部に対応して配置されている。
　制御回路１４は、入力信号Ｄに基づいて走査線駆動回路１２をデジタル階調を行う際に制御するための第１の走査線駆動回路制御信号ＳＤ、走査線駆動回路１２をアナログ階調を行う際に制御するための第２の走査線駆動回路制御信号ＳＡ、デジタル階調を行う際にデータ線駆動回路１３に供給する第１のデジタル信号ＤＤ、及びアナログ階調を行う際にデータ線駆動回路１３に供給する第２のデジタル信号ＤＡを生成する。
　入力信号Ｄは、階調に関する信号に加えて、例えば、バッテリの残量、周囲の明るさ、使用者のデジタル階調を行うデジタルモード及びアナログ階調を行うアナログモードのいずれかを選択するかについての選択信号等に関するデータも含んでいる。
　この入力信号Ｄを基にデジタル階調及びアナログ階調のいずれかを選択する。
　デジタル階調を行う際には、第１のデジタル信号ＤＤは、データ線駆動回路１３に入力された後、データ線駆動回路１３によりラッチ等のタイミング調整等が施され、データ線Ｘ１〜Ｘｍに出力されるデジタルデータＶD1〜ＶDmに変換される。
　上記のタイミング調整等は、データ線駆動回路１３に含まれる、図２に示したデジタルデータ生成回路１３ａで行われる。
　アナログ階調を行う際には、第２のデジタル信号ＤＡは、データ線駆動回路１３に入力された後、データ線駆動回路１３によりデジタル−アナログ変換が行われ、データ線Ｘ１〜Ｘｍに出力されるアナログデータ電流ＩA1〜ＩAmに変換される。
　上記のデジタル−アナログ変換等のデータの加工は、データ線駆動回路１３に含まれる、図２に示したアナログデータ電流出力回路１３ｂで行われる。
【００４５】
　図２に示したように、画素回路２０には発光層が有機材料で構成された有機ＥＬ素子２１（図２参照）を有している。尚、画素回路２０内に形成されている後述するトランジスタは、通常は薄膜トランジスタ（ＴＦＴ）で構成している。
【００４６】
　画素回路２０は、第１スイッチングトランジスタＱ１、第２スイッチングトランジスタＱ２、駆動トランジスタＱ３、変換トランジスタＱ４、リセットトランジスタＱ５及び容量素子としての保持キャパシタＣ１を備えている。
【００４７】
　第１及び第２スイッチングトランジスタＱ１，Ｑ２及びリセットトランジスタＱ５は、Ｎチャネル型トランジスタよりなる構成されている。駆動トランジスタＱ３及び変換トランジスタＱ４は、Ｐチャネル型トランジスタよりなる構成されている。
【００４８】
　駆動トランジスタＱ３は、ドレインが有機ＥＬ素子２１の陽極に接続され、ソースが電源線Ｌ１に接続されている。電源線Ｌ１には、有機ＥＬ素子２１を駆動させるための電源電圧ＶOELが供給されている。
【００４９】
　駆動トランジスタＱ３のゲートは保持キャパシタＣ１の一端に接続され、保持キャパシタＣ１の一端は第１スイッチングトランジスタＱ１を介してデータ線Ｘｍに接続されている。
【００５０】
　保持キャパシタＣ１の他端は、電源線Ｌ１を介して電源電圧ＶOELが印加されている。また、駆動トランジスタＱ３のゲートは、変換トランジスタＱ４のゲートに接続されており、変換トランジスタＱ４のソースは、電源線Ｌ１を介して電源電圧ＶOELが印加されている。
【００５１】
　変換トランジスタＱ４のゲートとドレインとの間には、第２スイッチングトランジスタＱ２が接続されている。変換トランジスタＱ４のドレインは第２スイッチングトランジスタＱ２及び第１スイッチングトランジスタＱ１を介してデータ線Ｘｍに接続されている。
【００５２】
　第１スイッチングトランジスタＱ１のゲートは、走査線Ｙｎを構成する第１の副走査線Ｙｎ１に接続され、第１の副走査線Ｙｎ１から第１走査信号ＳＣｎ１が入力される。
【００５３】
　第２スイッチングトランジスタＱ２のゲートは、走査線Ｙｎを構成する第２の副走査線Ｙｎ２に接続され、第２の副走査線Ｙｎ２からの第２走査信号ＳＣｎ２が入力される。
　第１スイッチングトランジスタＱ１及び第２スイッチングトランジスタＱ２が、それぞれの第１走査信号ＳＣｎ１及び第２走査信号ＳＣｎ２に基づいて後述するように導通制御される。
【００５４】
　保持キャパシタＣ１の両端子間には、リセットトランジスタＱ５が接続されている。リセットトランジスタＱ５のゲートは、走査線Ｙｎを構成する第３の副走査線Ｙｎ３に接続され、第３の副走査線Ｙｎ３からの第３走査信号ＳＣｎ３が入力される。
【００５５】
　リセットトランジスタＱ５が第３走査信号ＳＣｎ３に基づいてオン状態となると、リセットトランジスタＱ５を介して電源線Ｌ１からの電源電圧ＶOELが保持キャパシタＣ１の一端に印加される。保持キャパシタＣ１の一端に電源電圧ＶOELが印加されると、保持キャパシタＣ１はリセットされ、駆動トランジスタＱ３はオフ状態となる。
【００５６】
　データ線Ｘｍとデジタルデータ出力回路１３ａ及びアナログデータ電流出力回路１３ｂとの導通制御は、それぞれ第１スイッチＱ１１及び第２スイッチＱ１２により行われる。
【００５７】
　デジタル階調時は、第１スイッチＱ１１のオン−オフ制御が行われ、アナログ階調時は、第２スイッチＱ１２のオン−オフ制御が行われるので、有機ＥＬディスプレイ１０のデジタル階調時は、デジタルデータＶDmをデータ線Ｘｍに出力し、アナログ階調時は、アナログデータ電流ＩAmをデータ線Ｘｍに出力する。
【００５８】
　以下、図３を用いて、本実施形態で用いられるデジタル階調方式である時分割階調法について説明する。
【００５９】
　図３に示すように、１画像を表示するための走査（１フレーム）を、６つのサブフレームＳＦ１〜ＳＦ６に分割している。そして、サブフレームＳＦ１〜ＳＦ６の各々において、有機ＥＬ素子２１は発光状態及び非発光状態のいずれかに設定される。サブフレームＳＦ１〜ＳＦ６の各々はリセット動作により終了する。
【００６０】
　サブフレームＳＦ１〜ＳＦ６はそれぞれ発光期間（発光時間）ＴL1〜ＴL6からなり、これら発光期間ＴL1〜ＴL6は以下のように設定している。
　ＴL1：ＴL2：ＴL3：ＴL4：ＴL5：ＴL6＝１：２：４：８：１６：３２となる時間比を設定している。
【００６１】
　例えば、「７」の階調は、第１〜第３サブフレームＳＦ１〜ＳＦ３において、有機ＥＬ素子２１を発光させ、第４〜第６サブフレームＳＦ４〜ＳＦ６の時に、有機ＥＬ素子２１を非発光状態とすることにより得られる。
【００６２】
　又、「３２」の階調は、第６サブフレームＳＦ６において、有機ＥＬ素子２１を発光状態とし、第１〜第５サブフレームＳＦ１〜ＳＦ５において、有機ＥＬ素子２１を非発光状態とすることにより得られる。
【００６３】
　このようにして、１フレーム毎にサブフレームＳＦ１〜ＳＦ６の各々において、有機ＥＬ素子２１を発光状態及び非発光状態のいずれかを選択することで、中間調を得ることができる。
【００６４】
　図４を用いて、本実施形態における時分割階調をより詳細に説明する。まず、第１走査信号ＳＣｎ１をＨレベルとして第１スイッチングトランジスタＱ１をオン状態とし、これに呼応して２値のデジタルデータＶDmが、第１スイッチングトランジスタＱ１を介して保持キャパシタＣ１に供給され、保持キャパシタＣ１に２値のデジタルデータＶDmに相応した電荷量が蓄積される。この時、リセットトランジスタＱ５はオフ状態としおく。
　因みに駆動トランジスタＱ３がＰチャネル型であるため、Ｌレベルの２値のデジタルデータＶDmにより有機ＥＬ素子２１は発光状態となり、Ｈレベルの２値の電圧データＶDmにより有機ＥＬ素子２１は非発光状態となる。
【００６５】
　デジタルデータＶDmに相応する保持キャパシタＣ１に蓄積された電荷は、リセットトランジスタＱ５をオン状態として保持キャパシタＣ１に電源電圧ＶOELを供給することによりリセットされる。これが上述のリセット動作である。
【００６６】
　本実施形態では、変換トランジスタＱ４のドレインとゲートとの電気的接続を制御する第２スイッチングトランジスタＱ２は、時分割階調を行っている期間はオフ状態としておく。
【００６７】
　なお、リセット動作は、リセットトランジスタＱ５を用いずとも行うことは可能である。つまり、第２スイッチングトランジスタＱ２をオン状態とすれば、駆動トランジスタＱ３のゲートとドレインとが電気的に接続され、ゲートに電源電圧から駆動トランジスタＱ３の閾値電圧を引いた分の電圧ＶOEL−Ｖｔｈが印加される。これにより、駆動トランジスタＱ３はオフ状態となる。
　また、駆動トランジスタＱ３と有機ＥＬ素子２１との間に駆動トランジスタＱ３と有機ＥＬ素子２１との導通を制御する期間制御用トランジスタを設けてもよい。この場合は、この期間制御用トランジスタのオン状態及びオフ状態の期間の長さを所望の階調に応じて設定すれば良いので、サブフレーム毎にデータ信号を供給する必要は特にはない。
【００６８】
　上記２値の電圧データのそれぞれは、例えば、駆動トランジスタＱ３の抵抗値が最小値と最大値に対応させて設定することが好ましい。すなわち、有機ＥＬ素子２１の輝度の最小値と最大値に対応させて設定することが好ましい。
　なお、駆動トランジスタＱ３として薄膜トランジスタを用いると飽和領域が明瞭でない場合があるが、その場合、上記２値の電圧データを上記２値のデータは所望の輝度の範囲の下限値及び上限値に対応して設定してもよい。
【００６９】
　一方、画素回路２０においてアナログ階調が以下のように行われる。
【００７０】
　図５に示すように、第１及び第２スイッチングトランジスタＱ１，Ｑ２を共にオン状態とすることにより、変換トランジスタＱ４にアナログデータ電流ＩAmが通過する。これにより変換トランジスタＱ４のゲートに接続された保持キャパシタＣ１は、アナログデータ電流ＩAmに相応した電荷量を保持することになり、保持キャパシタＣ１にゲートが接続された駆動トランジスタＱ３がアナログデータ電流ＩAmに応じた導通状態に設定される。
【００７１】
　上述のプロセスで設定された駆動トランジスタＱ３の導通状態に応じた電流が、有機ＥＬ素子２１に供給され、発光する。
【００７２】
　本実施形態では、アナログ階調を行っている期間は、リセットトランジスタＱ５をオフ状態としているので、画素回路２０にアナログデータ電流ＩAmが供給されてから、次に当該画素回路２０にアナログデータ電流ＩAmまでの期間を発光期間として利用している。
【００７３】
　ところで、アナログ階調を行う際も、上述のデジタル階調を行う場合と同様、リセット動作を行ってもよい。リセット動作の方法として、上述のデジタル階調方法と同様なものが採用可能である。
　アナログ階調においてもリセット動作を行うことにより、動画特性の向上やアナログデータの書き込みの時間を短縮することができる。
　[第２実施形態]
【００７４】
　次に、第２実施形態について図６に従って説明する。本実施形態は、画素回路２０に特徴があるため、説明の便宜上画素回路２０についてのみ説明する。
【００７５】
　図６において、画素回路２０は、駆動トランジスタＱ３、第１及び第２スイッチングトランジスタＱ３１，Ｑ３２、期間制御用トランジスタＱ３４、リセットトランジスタＱ５及び保持キャパシタＣ１を有している。
【００７６】
　駆動トランジスタＱ３は、Ｐチャネル型トランジスタである。第１及び第２スイッチングトランジスタＱ３１，Ｑ３２、期間制御用トランジスタＱ３４及びリセットトランジスタＱ５は、Ｎチャネル型トランジスタより構成されている。
【００７７】
　駆動トランジスタＱ３のドレイン及びソースは、それぞれ期間制御用トランジスタＱ３４を介して有機ＥＬ素子２１の画素電極及び電源線Ｌ１に接続されている。電源線Ｌ１には、有機ＥＬ素子２１を駆動する電源電圧ＶOELが供給されている。
　駆動トランジスタＱ３のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。また、駆動トランジスタＱ３のゲートと電源線Ｌ１との間には、リセットトランジスタＱ５が接続されている。さらに、駆動トランジスタＱ３のゲートは、第１スイッチングトランジスタＱ３１を介してデータ線Ｘｍと接続されている。
【００７８】
　駆動トランジスタＱ３のドレインは第２スイッチングトランジスタのドレインに接続されており、第１スイッチングトランジスタＱ３１及び第２スイッチングトランジスタＱ３２を介してデータ線Ｘｍに電気的に接続される。
　第１スイッチングトランジスタＱ３１のゲートは、走査線Ｙｎを構成する第４の副走査線Ｙｎ４に接続され、第１の副走査線Ｙｎ１を介して供給される第４走査信号ＳＣｎ４により制御される。
【００７９】
　第２スイッチングトランジスタＱ３２のゲートは第１の副走査線Ｙｎ１に接続され、第１の副走査線Ｙｎ１を介して供給される第１走査信号ＳＣｎ１により制御される。
　期間制御用トランジスタＱ３４のゲートは、走査線Ｙｎを構成する第２の副走査線Ｙｎ２に接続され、第２の副走査線Ｙｎ２を介して供給される第２走査信号ＳＣｎ２が入力される。期間制御用トランジスタＱ３４がオン状態となると、駆動トランジスタＱ３と有機ＥＬ素子２１とが電気的に接続され、駆動トランジスタＱ３の導通状態に応じた電流が有機ＥＬ素子２１に供給される。
【００８０】
　リセットトランジスタＱ５のゲートは、走査線Ｙｎを構成する第３の副走査線Ｙｎ３に接続され、第３の副走査線Ｙｎ３を介して供給される第３走査信号ＳＣｎ３により制御される。
　リセットトランジスタＱ５がオン状態となると、リセットトランジスタＱ５を介して電源線Ｌ１と駆動トランジスタＱ３のゲートとが電気的に接続され、電源電圧ＶOELが駆動トランジスタＱ３のゲート印加される。これにより、保持キャパシタＣ１はリセットされ、駆動トランジスタＱ３がオフ状態となる。
【００８１】
　このように構成された画素回路２０における時分割階調が以下のように行われる。
　図７に示すように、サブフレームＳＦ１〜ＳＦ６において、Ｈレベルの第２走査信号ＳＣｎ２に基づいて期間制御用トランジスタＱ３４をオン状態に保持させるとともに、Ｌレベルの第３走査信号ＳＣｎ３に基づいてリセットトランジスタＱ５をオフ状態に保持させる。この状態において、Ｈレベルの第１走査信号ＳＣｎ１に基づいて第２スイッチングトランジスタＱ３２がオン状態になる。
【００８２】
　第２スイッチングトランジスタＱ３２がオン状態となると、データ線ＸｍからデジタルデータＶDmが供給され保持キャパシタＣ１に供給される。このデジタルデータＶDmは、２値、即ち、上記の実施形態と同様な有機ＥＬ素子２１の輝度の最小値と最大値（または下限値と上限値）のいずれかを設定するためのデータであって、駆動トランジスタＱ３の抵抗値を最小値と最大値のいずれかにするためのデータである。
【００８３】
　そして、前記駆動トランジスタＱ３は、蓄積されるデジタルデータＶDmに基づいてオン状態又はオフ状態のいずれかに制御される。そして、駆動トランジスタＱ３がオン状態のとき、有機ＥＬ素子２１は駆動電流が供給され、発光する。反対に、駆動トランジスタＱ３がオフ状態のとき、有機ＥＬ素子２１に対する駆動電流の供給は行われない。
【００８４】
　次に、第３の副走査線Ｙｎ３に第３走査信号ＳＣｎ３がサブフレームＳＦ１〜ＳＦ６に応じたタイミングで出力されると、リセットトランジスタＱ５がオフ状態からオン状態となる。リセットトランジスタＱ５がオン状態となると、電源線Ｌ１から電源電圧ＶOELが同リセットトランジスタＱ５を介して保持キャパシタＣ１に印加され先のデジタルデータＶDmは消去されるとともに、駆動トランジスタＱ３はオフ状態となる。
【００８５】
　これにより有機ＥＬ素子２１の発光が停止し、サブフレームが終了する。そして、次に実行される発光動作を待つ。つまり、時分割階調が行われる時、画素回路２０の有機ＥＬ素子２１の発光期間ＴL1〜ＴL6は、第１走査信号ＳＣｎ１が出力されてから第３走査信号ＳＣｎ３が出力されるまでの期間に対応する。
【００８６】
　一方、画素回路２０において、有機ＥＬ素子２１に多値のデータ電流に応じた電流レベルの電流を供給する駆動トランジスタＱ３を階調に応じた導通状態するアナログ階調が以下のように行われる。図８に示すように、第１及び第２スイッチングトランジスタＱ３１，Ｑ３２、及び、期間制御用トランジスタＱ３４を所定のタイミングでオン・オフ制御することによってアナログ階調が行われる。このとき、リセットトランジスタＱ５をオフ状態に保持しておく。
【００８７】
　つまり、第１の副走査線Ｙｎ１及び第４の副走査線Ｙｎ４にＨレベルの第１走査信号ＳＣｎ１及び第４走査信号ＳＣｎ４が出力されると、第１及び第２スイッチングトランジスタＱ３１，Ｑ３２は共にオン状態となる。これによって、データ線Ｘｍからアナログデータ電流ＩAmが第１及び第２スイッチングトランジスタＱ３１，Ｑ３２を介して供給される。
　この時、駆動トランジスタＱ３にもアナログデータ電流ＩAmが通過し、駆動トランジスタＱ３のゲートに接続された保持キャパシタＣ１に、アナログデータ電流ＩAmに基づく電荷量を保持され、駆動トランジスタＱ３の導通状態が設定される。
【００８８】
　続いて、期間制御用トランジスタ３４が第２走査信号ＳＣｎ２に応答してオン状態となると、駆動トランジスタＱ３のアナログデータ電流ＩAmによって設定された導通状態に応じた駆動電流が有機ＥＬ素子２１に供給される。有機ＥＬ素子２１は、供給される駆動電流に基づいて設定した輝度階調で発光する。
【００８９】
　このように、本実施形態も上述の第１実施形態と同様に、例えば、文字等の多階調表示を必要としない場合にはデジタル階調で、アニメ、ムービーのような多階調表示する場合にはアナログ階調でその中間調を表現することができる。従って、表示品位をあまり必要としない場合には低消費電力のデジタル階調で中間調を表現し、表示品位を必要とする場合にはアナログ階調で中間調を表現でき、低消費電力と十分な表示品位を両立することができる有機ＥＬディスプレイ１０を提供することができる。
【００９０】
　又、第２実施形態によれば、デジタルデータＶD1〜ＶDmとアナログデータ電流ＩA1〜ＩAmをそれぞれ同一のデータ線Ｘ１〜Ｘｍを介して画素回路２０に供給されるようにしたので、表示パネル部１１に形成される配線の数を減らすことができる。
【００９１】
　尚、本実施形態では、アナログ階調モードにおいて、リセットトランジスタＱ５は終始オフ状態に保持していた。これを、アナログデータ電流ＩA1〜ＩAmの書き込みの前に、リセットトランジスタＱ５をオンさせて発光期間を終了させるように実施してもよい。
　[第３実施形態]
【００９２】
　次に、第３実施形態について図９に従って説明する。本実施形態は、画素回路２０に特徴があるため、説明の便宜上画素回路２０についてのみ説明する。
【００９３】
　図９において、画素回路２０は、駆動トランジスタＱ３、第１及び第２スイッチングトランジスタＱ４１，Ｑ４２、期間制御用トランジスタＱ４４、第３のトランジスタとしての補償用トランジスタＱ４５、リセットトランジスタＱ５及び保持キャパシタＣ１を有している。駆動トランジスタＱ３は、Ｐチャネル型トランジスタより構成されている。第１及び第２スイッチングトランジスタＱ４１，Ｑ４２、期間制御用トランジスタＱ４４、補償用トランジスタＱ４５及びリセットトランジスタＱ５は、Ｎチャネル型トランジスタにより構成されている。
【００９４】
　駆動トランジスタＱ３は、ドレインが有機ＥＬ素子２１の画素電極に接続されて、ソースが期間制御用トランジスタＱ４４を介して電源線Ｌ１に接続されている。電源線Ｌ１には、有機ＥＬ素子２１を駆動させるための電源電圧ＶOELが供給されている。駆動トランジスタＱ３のゲートと電源線Ｌ１には、保持キャパシタＣ１が接続されている。また、駆動トランジスタＱ３のゲートと電源線Ｌ１との間には、リセットトランジスタＱ５が接続されている。
【００９５】
　さらに、駆動トランジスタＱ３のゲートは、第１スイッチングトランジスタＱ４１を介してデータ線Ｘｍと接続されている。さらに又、駆動トランジスタＱ３のソースは、第２スイッチングトランジスタＱ４２を介してデータ線Ｘｍと接続されている。駆動トランジスタＱ３のゲートとドレインの間には、補償用トランジスタＱ４５が接続されている。
【００９６】
　第１スイッチングトランジスタＱ４１のゲートは、走査線Ｙｎを構成する第５の副走査線Ｙｎ５に接続され、第５の副走査線Ｙｎ５から第５走査信号ＳＣｎ５が入力される。そして、第１スイッチングトランジスタＱ４１が、第５走査信号ＳＣｎ５に基づいてオン状態となると、データ線Ｘｍから供給されるデジタルデータＶDmが第１スイッチングトランジスタＱ４１を介して保持キャパシタＣ１に供給されるようになっている。
【００９７】
　第２スイッチングトランジスタＱ４２のゲートは、走査線Ｙｎを構成する第１の副走査線Ｙｎ１に接続され、第１の副走査線Ｙｎ１から第１走査信号ＳＣｎ１が入力される。そして、第２スイッチングトランジスタＱ４２が、第１走査信号ＳＣｎ１に基づいてオン状態となると、データ線Ｘｍからアナログデータ電流ＩAm第２スイッチングトランジスタＱ４２を通過する。この時、補償用トランジスタＱ４５がオン状態であれば、駆動トランジスタＱ３のドレインとゲートとが電気的に接続され、アナログデータ電流ＩAmに応じた電荷量がキャパシタＣ１に蓄積される。
【００９８】
　期間制御用トランジスタＱ４４のゲートは、走査線Ｙｎを構成する第３の副走査線Ｙｎ３に接続され、その第３の副走査線Ｙｎ３からの第３走査信号ＳＣｎ３が入力される。そして、期間制御用トランジスタＱ４４は、第３走査信号ＳＣｎ３に基づいてオンされると、駆動トランジスタＱ３の導通状態に応じた有機ＥＬ素子２１に駆動電流を供給するようになっている。
【００９９】
　リセットトランジスタＱ５のゲートは、走査線Ｙｎを構成する第４の副走査線Ｙｎ４に接続され、第４の副走査線Ｙｎ４からの第４走査信号ＳＣｎ４が入力される。そして、リセットトランジスタＱ５は、第４走査信号ＳＣｎ４に基づいてオンされると、リセットトランジスタＱ５を介して電源線Ｌ１からの電源電圧ＶOELを保持キャパシタＣ１の一端に印加する。保持キャパシタＣ１の一端に電源電圧ＶOELが印加されると、保持キャパシタＣ１はリセットされ、駆動トランジスタＱ３をオフ状態にする。
【０１００】
　このように構成された画素回路２０において、時分割階調が以下のように行われる。
【０１０１】
　図１０に示すように、第２スイッチングトランジスタＱ４２期間制御用トランジスタＱ４４をオン状態に保持する。第２スイッチングトランジスタＱ４２及び補償用トランジスタＱ４５をオフ状態に保持させる。
【０１０２】
　この状態において、Ｈレベルの第５走査信号ＳＣｎ５に基づいて第１スイッチングトランジスタＱ４１をオン状態とし、データ線ＸｍからデジタルデータＶDmが供給され保持キャパシタＣ１に供給される。
　このデジタルデータＶDmは、上述の実施形態と同様に、有機ＥＬ素子２１の輝度の最小値と最大値（または下限値と上限値）のいずれかを設定するためのデータであって、駆動トランジスタＱ３の抵抗値を最小値と最大値のいずれかにするためのデータである。
【０１０３】
　そして、駆動トランジスタＱ３は、蓄積されるデジタルデータＶDmに基づいてオン状態又はオフ状態のいずれかに制御される。そして、駆動トランジスタＱ３がオン状態のとき、有機ＥＬ素子２１は駆動電流が供給され発光する。反対に、駆動トランジスタＱ３がオフ状態のとき、有機ＥＬ素子２１には駆動電流が供給が供給されない。
【０１０４】
　次に、第４の副走査線Ｙｎ４にリセットトランジスタＱ５をオン状態とする第４走査信号ＳＣｎ４がサブフレームＳＦ１〜ＳＦ６に応じたタイミングで出力されると、リセットトランジスタＱ５がオフ状態からオン状態となる。リセットトランジスタＱ５がオン状態となると、電源線Ｌ１から電源電圧ＶOELがリセットトランジスタＱ５を介して保持キャパシタＣ１に印加され、駆動トランジスタＱ３のゲートは電源電圧ＶOELの電位となる。
【０１０５】
　保持キャパシタＣ１がリセットされると、駆動トランジスタＱ３はオフ状態となり、先のデジタルデータＶDmに基づいて発光していた有機ＥＬ素子２１がその発光を停止する。そして、次に実行される発光動作を待つ。
【０１０６】
　一方、画素回路２０において、アナログ階調が以下のように行われる。
　図１１に示すように、Ｌレベルの第４走査信号ＳＣｎ４に基づいてリセットトランジスタＱ５がオフ状態に保持する。そして、第２スイッチングトランジスタＱ４１,Ｑ４２、期間制御用トランジスタＱ４４及び補償用トランジスタＱ４５とを所定のタイミングでオン・オフ制御することによってアナログ階調が行われる。
【０１０７】
　つまり、リセットトランジスタＱ５及び期間制御用トランジスタＱ４４がオフ状態において、第２スイッチングトランジスタ４２及び補償用トランジスタＱ４５をオン状態とすると、アナログデータ電流ＩAmが駆動トランジスタＱ３を通過し、駆動トランジスタＱ３のゲート電位は、アナログデータ電流ＩAmに相当した電位となり、駆動トランジスタＱ３の導通状態が設定される。
【０１０８】
　続いて、第２スイッチングトランジスタＱ４２及び補償用トランジスタＱ４５をオフ状態として、期間制御用トランジスタＱ４４をオン状態とすると、先のステップで設定された駆動トランジスタＱ３の導通状態に相応する電流が有機ＥＬ素子２１に供給される。
【０１０９】
　尚、本実施形態では、アナログ階調モードにおいて、リセットトランジスタＱ５は終始オフ状態に保持していた。これを、次のアナログデータ電流ＩAmの書き込みの前に、リセットトランジスタＱ５をオンさせて発光期間を終了させるようにしてもよい。
　[第４実施形態]
【０１１０】
　次に、第１実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０を搭載した電子機器の適用について図１２及び図１３に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１１１】
　図１２は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図１２において、パーソナルコンピュータ６０は、キーボード６１を備え本体部６２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット６３を備えている。
この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット６３は前記実施形態と同様な効果を発揮する。その結果、パーソナルコンピュータ６０は、低消費電力と十分な表示品位の両立を実現することができる。
【０１１２】
　図１３は、携帯電話の構成を示す斜視図を示す。図１３において、携帯電話７０は、複数の操作ボタン７１、受話口７２、送話口７３、前記有機ＥＬディスプレイ１０を用いた表示ユニット７４を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット７４は前記実施形態と同様な効果を発揮する。その結果、携帯電話７０は、低消費電力と十分な表示品位の両立を実現することができる。
【０１１３】
　上述の実施形態では、デジタル階調において、電圧データＶDmに応じた電荷量を保持キャパシタＣ１に保持した後、保持キャパシタＣ１に蓄積された電荷量をリセットすることにより各サブフレームを終了させ、各サブフレームの期間の長さを設定している。
【０１１４】
　これに代えて、有機ＥＬ素子２１に非順バイアスが印加されるように対向電極の電位を設定した状態でデータ電圧を書き込みを行うとともに、各サブフレームを有機ＥＬ素子２１に非順バイアスを印加して終了するようにして、各サブフレームの期間の長さを設定してもよい。
　さらに、デジタル階調の一つとして、面積階調で実施してもよい。つまり、画素回路２０をサブ画素としてそのサブ画素の複数個を組にする。そして、その組に属するサブ画素の適宜の数をそれぞれ非発光、発光の２つの状態に制御することによって、中間調を表現するようにしてもよい。
【０１１５】
　上記の実施形態では、デジタルデータＶD1〜ＶDmとアナログデータ電流ＩA1〜ＩAmをそれぞれ同一のデータ線Ｘ１〜Ｘｍを介して画素回路２０に供給されるようにしたが、それぞれ別々のデータ線を設けて実施してもよい。
【０１１６】
　上記の実施形態では、電子回路として画素回路２０に具体化して好適な効果を得たが、有機ＥＬ素子２１以外の例えばＬＥＤやＦＥＤ、電子放出素子、無機ＥＬ素子等の電気光学素子を駆動する電子回路に具体化してもよい。
【産業上の利用可能性】
【０１１７】
　本発明の電気光学装置は、携帯電話等の携帯機器の表示装置として特に好適である。
【図面の簡単な説明】
【０１１８】
【図１】第１実施形態を説明するための有機ＥＬディスプレイの回路構成を示すブロック回路図。
【図２】同じく画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図３】時分割諧調における順次点灯同時消去法を説明するための説明図。
【図４】時分割諧調における走査線の選択を説明するためのタイミングチャート。
【図５】アナログ階調における走査線の選択を説明するためのタイミングチャート。
【図６】第２実施形態を説明するための画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図７】第２実施形態における時分割諧調による走査線の選択を説明するためのタイミングチャート。
【図８】第２実施形態におけるアナログ階調による走査線の選択を説明するためのタイミングチャート。
【図９】第３実施形態を説明するための画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。
【図１０】第３実施形態における時分割諧調による走査線の選択を説明するためのタイミングチャート。
【図１１】第３実施形態におけるアナログ階調による走査線の選択を説明するためのタイミングチャート。
【図１２】第４実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図。
【図１３】第４実施形態を説明するための携帯電話の構成を示す斜視図。
【符号の説明】
【０１１９】
　１０　電気光学装置としての有機ＥＬディスプレイ
　１１　表示パネル部
　１２　データ線駆動回路
　１３　走査線駆動回路
　１４　制御手段としての制御回路
　２０　電子回路又は単位回路としての画素回路
　２１　電子素子又は電気光学素子としての有機ＥＬ素子
　１３ａ　データ電圧出力回路としてのデジタルデータ出力回路
　１３ｂ　データ電流出力回路としてのアナログデータ電流出力回路
　Ｙ１〜Ｙｎ　走査線
　Ｘ１〜Ｘｍ　データ線
　ＳＣｎ　走査信号
　Ｄ　入力データ
　ＶD1〜ＶDm デジタルデータ
　ＩA1〜ＩAm アナログデータ電流
【図１】
2004139042.tif 000003
【図２】
2004139042.tif 000004
【図３】
2004139042.tif 000005
【図４】
2004139042.tif 000006
【図５】
2004139042.tif 000007
【図６】
2004139042.tif 000008
【図７】
2004139042.tif 000009
【図８】
2004139042.tif 000010
【図９】
2004139042.tif 000011
【図１０】
2004139042.tif 000012
【図１１】
2004139042.tif 000013
【図１２】
2004139042.tif 000014
【図１３】
2004139042.tif 000015