(57)【要約】【課題】スペクトラム拡散通信受信装置において、温度変動等に対する電圧制御発振器の特性変動を簡易な構成で補償し、送信側との同期を確立する。【解決手段】乗算器７４で受信信号に含まれる送信側拡散信号Ｔ０と受信側拡散信号Ｔ０’との自己相関関数信号を生成し、これを平滑化して、ＡＧＣ回路７８のゲイン制御信号Ｇを生成する。同期判定回路１００は信号Ｇが閾値未満のとき非同期状態と判定し、同期補償回路４６は時間と共に階段状の電圧信号を生成する。この階段波形電圧は受信同期回路４４からの位相誤差電圧信号Ｅと合成されて、受信側チップクロックを生成するＶＣＯ７０の制御電圧とされる。階段波形の上昇に応じてＶＣＯ７０の周波数が掃引され、同期が捕捉される。【選択図】        図１
2004356879.tif 000002
【特許請求の範囲】
【請求項１】
スペクトラム拡散方式の通信に用いられ、入力電圧に応じた発振周波数の信号を出力する電圧制御発振器を含み、受信信号から得られる受信拡散符号と前記発振周波数に基づく局部拡散符号との位相差に応じた位相誤差電圧信号を生成し、当該位相誤差電圧信号に基づいて前記電圧制御発振器をフィードバック制御して前記局部拡散符号を前記受信拡散符号に同期させる位相同期回路を備えた受信装置において、
前記位相同期回路は、
前記入力電圧のオフセット電圧を生成するオフセット電圧生成回路と、
前記オフセット電圧と前記位相誤差電圧信号とを加算して前記電圧制御発振器に前記入力電圧として供給する加算器と、
前記受信拡散符号と前記局部拡散符号とが同期しているか否かを判定する同期判定回路と、
前記受信拡散符号と前記局部拡散符号とが非同期と判定されると、前記オフセット電圧生成回路を制御して、所定範囲内での前記オフセット電圧の連続的な変化を開始し、一方、同期したと判定されると、そのときの前記オフセット電圧を保持させるオフセット電圧制御回路と、
を有することを特徴とするスペクトラム拡散通信受信装置。
【請求項２】
請求項１に記載の受信装置において、
前記オフセット電圧制御回路は、
所定周期でパルスを生成するクロックと、
前記パルスをカウントするカウンタと、
前記同期判定回路による判定結果に応じて前記カウンタのカウント動作の開始及び停止を制御するカウンタ制御回路と、
を含み、
前記オフセット電圧生成回路は、前記カウンタのカウント値に応じた前記オフセット電圧を生成するＤ／Ａ変換器を含むこと、
を特徴とするスペクトラム拡散通信受信装置。
【請求項３】
請求項１又は請求項２に記載の受信装置において、
前記同期判定回路は、前記受信拡散符号と前記局部拡散符号との自己相関関数値を求め、当該自己相関関数値に基づいて前記受信拡散符号と前記局部拡散符号とが同期しているか否かを判定すること、を特徴とするスペクトラム拡散通信受信装置。
【請求項４】
請求項１又は請求項２に記載の受信装置において、
前記受信拡散符号と前記局部拡散符号との自己相関関数値に応じた信号を生成し、当該信号を平滑化してゲイン信号を生成するゲイン信号生成回路と、
前記ゲイン信号に基づいて、前記受信信号のゲインを調整するゲイン制御回路と、を有し、
前記同期判定回路は、前記ゲイン信号を閾値と比較し、その比較結果に基づいて前記受信拡散符号と前記局部拡散符号との同期を判定すること、を特徴とするスペクトラム拡散通信受信装置。
【請求項５】
請求項４記載の受信装置において、
前記同期判定回路は、前記ゲイン信号と閾値との比較結果に加え、前記位相誤差電圧信号を考慮して前記同期を判定すること、を特徴とするスペクトラム拡散通信受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はスペクトラム拡散通信受信装置に関し、特に、位相同期制御の安定化に関する。
【０００２】
【従来の技術】
通信システムの受信装置においては送信装置から通信媒体を介して伝送され受信された信号から伝送情報を復調するために、受信信号の搬送波と、受信装置内部で生成する搬送波とを同期させて検波することが一般的に行われる。これはスペクトラム拡散方式の通信においても同様であり、例えば、ＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ：符号分割多元接続）方式の通信システムでは、受信装置は、拡散符号を生成するためのチップクロックを、受信した信号のチップクロックに同期させる。また、このような拡散符号を用いる通信システムでは、さらに受信装置で発生される拡散符号と受信した拡散符号との位相同期を図ることも必要となる。位相同期では、非同期の状態から同期を捕捉する処理と、捕捉された同期を保持する処理とが必要となる。特に、携帯電話等の移動体通信においては、例えば送信装置や受信装置の移動に伴うドップラシフトが生じ得るため、位相同期処理は本質的に必要となる。
【０００３】
拡散符号を用いる通信システムに関する同期捕捉方式には従来、大別して、マッチトフィルタとスライディング相関器の二方式がある。一方、同期保持方式には、ＤＬＬ（Ｄｅｌａｙ  Ｌｏｃｋｅｄ  Ｌｏｏｐ：遅延ロックループ）が知られている。
【０００４】
ＤＬＬでは、受信側にて互いに１チップ時間ずれた局部拡散符号を生成し、これらと受信拡散符号との相関値を利用して、位相誤差に応じた電圧値を有する誤差信号が生成される。そして、この誤差信号を用いて、受信側でのチップクロック生成に係るＶＣＯ（電圧制御発振器）の発振周波数をフィードバック制御するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）が構成される。
【０００５】
ここでＶＣＯのフリーラン周波数は電源電圧の変化や温度変化に応じて変動する可能性があり、それに伴い位相同期ずれを生じ得る。このＶＣＯのフリーラン周波数の変動を補償するために、ＶＣＯ制御電圧にオフセットを加える技術が特許文献１に示されている。特許文献１には、ＶＣＯの発信周波数を基準発振器の発信周波数と比較し、それらの差分に相当する電圧をＶＣＯ制御電圧に加えることが示されている。
【０００６】
【特許文献１】
特開平２−７６１７１号公報
【０００７】
【発明が解決しようとする課題】
スペクトラム拡散方式の通信システムにおいては、電源電圧や温度の変化といった要因にかかわらず、送信側と受信側との同期が確保されることが必要とされる。このときに、従来よりも簡単な構成でそれが実現されることが望まれる。この点で、送信側と受信側とでそれぞれのＶＣＯのフリーラン周波数が相違しないようにしようとすると、単純な解決法では高精度のＶＣＯが必要となり、装置の小型化、低価格化が困難になるという問題があった。また、特許文献１に示されるように、ＶＣＯのフリーラン周波数の変動分を基準発振器を用いて検出して補償する構成では、高精度の基準発振器が必要になる点で、同様の問題があった。
【０００８】
本発明は上述の問題点を解決することを目的としたものであって、スペクトラム拡散方式の通信において、簡易な構成で送信側と受信側との同期が確保される受信装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明に係るスペクトラム拡散通信受信装置は、入力電圧に応じた発振周波数の信号を出力する電圧制御発振器を含む位相同期回路を備え、この位相同期回路は、受信信号から得られる受信拡散符号と前記発振周波数に基づく局部拡散符号との位相差に応じた位相誤差電圧信号を生成し、当該位相誤差電圧信号に基づいて前記電圧制御発振器をフィードバック制御して前記局部拡散符号を前記受信拡散符号に同期させるものであって、前記入力電圧のオフセット電圧を生成するオフセット電圧生成回路と、前記オフセット電圧と前記位相誤差電圧信号とを加算して前記電圧制御発振器に前記入力電圧として供給する加算器と、前記受信拡散符号と前記局部拡散符号とが同期しているか否かを判定する同期判定回路と、前記受信拡散符号と前記局部拡散符号とが非同期と判定されると、前記オフセット電圧生成回路を制御して、所定範囲内での前記オフセット電圧の連続的な変化を開始し、一方、同期したと判定されると、そのときの前記オフセット電圧を保持させるオフセット電圧制御回路とを有することを特徴とする。
【００１０】
本発明によれば、電圧制御発振器（ＶＣＯ）を用いたＰＬＬ制御が行われるが、そのＰＬＬ制御にもかかわらず、受信拡散符号と局部拡散符号とが非同期となると、ＶＣＯの入力電圧のオフセット電圧を調節して同期が図られる。これにより、ＶＣＯのフリーラン周波数が変動しても、それが補償される。同期判定回路が非同期と判定すると、オフセット電圧制御回路は、オフセット電圧を所定範囲内で単調に増加又は減少させていき、同期が得られるオフセット電圧が探索される。同期が得られると、そのときのオフセット電圧が保持され、同期が維持される。
【００１１】
本発明の好適な態様は、前記オフセット電圧制御回路が、所定周期でパルスを生成するクロックと、前記パルスをカウントするカウンタと、前記同期判定回路による判定結果に応じて前記カウンタのカウント動作の開始及び停止を制御するカウンタ制御回路と、を含み、前記オフセット電圧生成回路が、前記カウンタのカウント値に応じた前記オフセット電圧を生成するＤ／Ａ変換器を含むスペクトラム拡散通信受信装置である。
【００１２】
別の本発明に係るスペクトラム拡散通信受信装置においては、前記同期判定回路が、前記受信拡散符号と前記局部拡散符号との自己相関関数値を求め、当該自己相関関数値に基づいて前記受信拡散符号と前記局部拡散符号とが同期しているか否かを判定することを特徴とする。
【００１３】
受信拡散符号と局部拡散符号との自己相関関数は、両符号に位相差がないときピークをとり、位相差があるときは小さな値を取る。例えばＭ系列符号では、位相差０での極大値から、位相差が大きくなるに従って値が減少し、１チップクロック以上の位相差では負の一定値となる。よって、位相差が０又は許容限度以下の状態に保たれるならば、自己相関関数は比較的大きな値に保たれる。一方で、位相差が定常的に比較的大きな値に保たれる場合や、それぞれの符号を発生する符号発生器の駆動周波数が相違して位相差が連続的に変動するような場合には、自己相関関数が閾値以上に保たれないこととなる。本発明によれば、適当な閾値を設定し、例えば閾値を超えた状態が継続する場合に同期が維持されていると判定され、それ以外の場合に非同期と判定される。
【００１４】
さらに別の本発明に係るスペクトラム拡散通信受信装置は、前記受信拡散符号と前記局部拡散符号との自己相関関数値に応じた信号を生成し、当該信号を平滑化してゲイン信号を生成するゲイン信号生成回路と、前記ゲイン信号に基づいて、前記受信信号のゲインを調整するゲイン制御回路とを有し、前記同期判定回路が、前記ゲイン信号を閾値と比較し、その比較結果に基づいて前記受信拡散符号と前記局部拡散符号との同期を判定することを特徴とする。
【００１５】
本発明によれば、自己相関関数値が受信信号のゲイン調整と同期判定とに用いられる。自己相関関数のピークの大小は基本的に受信信号の信号レベルの大小を表す。ゲイン信号は、自己相関関数値に応じた信号を、例えばローパスフィルタを通すことなどによって、平滑化して生成される。このように生成されたゲイン信号は、受信拡散符号と局部拡散符号とが同期している場合には、比較的大きな値を維持し、同期していない場合には、比較的小さな値を維持する。ちなみに、周波数の相違によって位相差が連続的に変動する場合に関しては、周期的に位相差が０となるタイミングが生じ得、そのタイミングで自己相関関数は大きな値を取り得るが、その他の大半の期間では自己相関関数は極めて小さな値となるので、これを平滑化して得られるゲイン信号は、上述したように比較的小さな値を保つ信号となる。このゲイン信号に対して適当な閾値が設定され、ゲイン信号がその閾値を超える間、そのゲイン信号は受信信号レベルを表すものとして、受信信号のゲイン調整が有効に行われる。反対に、ゲイン信号が閾値を下回る間は、そのゲイン信号は受信信号レベルよりも同期状態の影響を強く受けているので、これを用いて有効なゲイン調整を行うことは簡単ではない反面、これを用いて非同期状態を容易に検知できる。すなわち、ゲイン信号が閾値を下回ると同期判定回路が非同期と判定し、オフセット電圧制御回路がオフセット電圧を連続的に変化させる動作を行って同期捕捉が図られる。なお、同期したことは、ゲイン信号が閾値を超えたことによって判定され、そのときのオフセット電圧が保持される。
【００１６】
また別の本発明に係るスペクトラム拡散通信受信装置は、前記同期判定回路が、前記ゲイン信号と閾値との比較結果に加え、前記位相誤差電圧信号を考慮して前記同期を判定することを特徴とする。
【００１７】
本発明によれば、位相誤差電圧信号も同期判定に利用することにより、同期判定の精度が向上する。位相誤差電圧信号は、電圧制御発振器のフィードバック制御に用いられる制御信号であり、基本的に位相差０で電圧０となる特性を有する。よって、位相誤差電圧信号が０となるタイミングを検知し、これとゲイン信号が閾値を超える状態とのコインシデンスが成立することを以て同期確立を判定することにより、精度の高い同期判定が可能となる。位相誤差電圧信号が０となるタイミングは、例えば、位相誤差電圧信号の絶対値に対し小さな閾値を設定し、当該絶対値が閾値以下となるタイミングとして検出することができる。
【００１８】
【発明の実施の形態】
以下、本発明の好適な実施形態である通信システムについて図面に基づき詳細に説明する。図１は、本通信システムの構成を示す図である。図１に示すように本通信システムは、通信媒体１０と、これを介して通信を行う送信装置１２及び受信装置１４とを含んで構成されている。ここで、本通信システムは、ＣＤＭＡ方式を採用した移動体通信システムであり、本通信システムでは、送信装置において、ＰＮ（ｐｓｅｕｄｏ  ｎｏｉｓｅ：疑似雑音）符号の１以上の符号位相出力を、情報信号で変調をしないパイロット信号として送信信号に含めて送出する。後述するように、このパイロット信号は、受信装置にて位相同期制御に用いられる。
【００１９】
上述したように本通信システムは移動体通信システムであり、通信媒体１０は少なくとも経路の一部区間が無線伝送路で構成されるが、他の区間にはワイヤ等で構成された伝送路を含んでもよい。
【００２０】
送信装置１２は、発振器（チップクロック生成回路）２０、拡散符号発生器２２、変調回路２４を含んで構成される。発振器２０は、送信側チップクロックを生成する回路である。また、拡散符号発生器２２は、発振器２０から出力される送信側チップクロックを入力され、その送信側チップクロックに基づいて送信側拡散信号を生成する回路であり、ここでは所定ＰＮ符号に係る拡散信号Ｔ０を生成する。変調回路２４は、送信側拡散信号Ｔ０を振幅成分として含む変調信号Ｍを生成する回路である。具体的には、変調回路２４は、情報符号Ｉ及び拡散信号Ｔ０を入力され、両者の排他的論理和（Ｅｘｃｌｕｓｉｖｅ  ＯＲ：ＥＸＯＲ）を求めて、変調信号Ｍとして通信媒体１０へ出力する。
【００２１】
一方、受信装置１４は、チップクロック発生回路４０、拡散符号発生器４２、受信同期回路４４、同期補償回路４６、加算器４８、振幅制御回路５０、及び復調回路５２を含んで構成される。
【００２２】
振幅制御回路５０は、乗算器７４とローパスフィルタ７６と自動利得制御回路（ＡＧＣ回路）７８とを含んで構成される。この振幅制御回路５０は、通信媒体１０を介して送信装置１２から受信した変調信号Ｍに対し、その振幅を制御するゲイン制御を行う。変調信号Ｍには上述のパイロット信号が含まれており、振幅制御回路５０の内部では、ＡＧＣ回路７８にてゲイン制御された後のパイロット信号の振幅の大きさを表すゲイン信号Ｇを生成し、このゲイン信号Ｇに基づいてＡＧＣ回路７８での変調信号Ｍに対するゲイン制御が行われる。この振幅制御回路５０でのフィードバック制御により、変調信号Ｍのゲインを一定に保つように制御することができ、そのゲイン制御後の変調信号Ｍが復調回路５２及び受信同期回路４４に供給される。
【００２３】
チップクロック生成回路４０は、受信側チップクロックを生成する回路であり、ＶＣＯ７０とフリップフロップ７２とを含んで構成されている。ＶＣＯ７０は、入力される制御電圧が０Ｖのときの発振周波数（フリーラン周波数）が発振器２０の２倍である発振器である。このＶＣＯ７０は加算器４８から出力される制御信号に基づいて発振周波数ｆｖｃｏを可変制御され、これに応じて、受信側チップクロックの周波数及び位相が制御される。
【００２４】
フリップフロップ７２は、ＶＣＯ７０から出力されるクロック信号を１／２分周し、発振器２０から出力されるチップクロックと同程度の周波数のクロック信号を受信側チップクロックとして生成し、拡散符号発生器４２に供給している。
【００２５】
拡散符号発生器４２は、チップクロック生成回路４０から出力される受信側チップクロックに基づいて受信側拡散信号Ｔ０’を生成する回路であり、シフトレジスタ８０を含んで構成される。シフトレジスタ８０は、チップクロック発生回路４０が出力するクロックで駆動され、当該レジスタ内をデータが順次移動する。レジスタに設けられたタップから取り出したデータに演算を施し、これをレジスタの初段に入力することにより、レジスタ内にはＰＮ符号の周期的な系列が発生する。ここで生成される受信側拡散信号Ｔ０’は送信側と同一のＰＮ符号に係るものである。シフトレジスタ８０の基準タップから取り出されたＰＮ符号は受信側拡散信号Ｔ０’として拡散符号発生器４２から復調回路５２に供給され、また振幅制御回路５０の乗算器７４に供給される。
【００２６】
復調回路５２は、拡散符号発生器４２にて生成された受信側拡散信号Ｔ０’を用いて変調信号Ｍを逆拡散し、情報信号を復調する。
【００２７】
受信同期回路４４は、送信装置１２から受信した変調信号Ｍに多重化されている拡散信号Ｔ０と受信側拡散信号Ｔ０’との位相ずれに応じた位相誤差電圧信号Ｅを生成する。この位相比較信号Ｅは、後述するようにチップクロック発生回路４０の制御に用いられる。ここでは、位相誤差電圧信号Ｅは、拡散信号Ｔ０と受信側拡散信号Ｔ０’との位相差に応じて電圧が変化する信号である。
【００２８】
具体的には、受信同期回路４４は、遅延器８２，８４、乗算器８６，８８、ローパスフィルタ９０，９２、加算器９４、ローパスフィルタ９６を含んで構成されている。受信同期回路４４は、拡散符号発生器４２のシフトレジスタ８０の基準タップから取り出された符号を、遅延器８４で１／２チップ（Ｔｃ／２）だけ位相を遅らせ、この遅延された拡散信号ＴＬを乗算器８８に供給する。このＴＬは、乗算器７４に供給される拡散信号Ｔ０’に対し１／２チップだけ位相が遅れている。一方、シフトレジスタ８０の最終段より１段前のステップから取り出された符号を、遅延器８４で１／２チップだけ位相を遅らせ、この遅延された拡散信号ＴＥを乗算器８６に供給する。このＴＥは、拡散信号Ｔ０’に対し１／２チップだけ位相が進んでいる。乗算器８６はＴＥと変調信号Ｍとの相関演算を行い、一方、乗算器８８はＴＬと変調信号Ｍとの相関演算を行い、乗算器８６，８８それぞれの出力はローパスフィルタ９０，９２を介して、加算器９４に入力される。加算器９４は、ローパスフィルタ９０の出力信号からローパスフィルタ９２の出力信号を減算し、その演算結果がローパスフィルタ９６を介して、位相誤差電圧信号Ｅとして受信同期回路４４から出力される。この位相誤差電圧信号Ｅは加算器４８に供給され、チップクロック発生回路４０のＶＣＯ７０にて利用される。
【００２９】
図２は、受信同期回路４４での位相誤差電圧信号Ｅの生成を示す模式図であり、縦軸が電圧を表し、横軸が時間軸であり、位相のずれに対応する。図２（ａ）は、ＴＥと変調信号Ｍとの相互相関関数であり、乗算器８６側にて得られる信号である。一方、図２（ｂ）は、ＴＬと変調信号Ｍとの相互相関関数であり、乗算器８８側にて得られる信号である。そして加算器９４はこれらを減算することにより、図２（ｃ）に示す信号Ｅが生成され、受信同期回路４４から出力される。この信号Ｅは、位相差τ＝−Ｔｃ／２〜Ｔｃ／２の範囲内において、位相差τの絶対値が減少すると共にその信号レベルを減少させ、位相差０で信号レベルも０になる。この特性を利用して、送信側拡散信号Ｔ０と受信側拡散信号Ｔ０’との同期制御が行われる。すなわち、送信側拡散信号Ｔ０と受信側拡散信号Ｔ０’との位相誤差が±Ｔｃ／２の範囲内であれば、信号Ｅに応じてＶＣＯ７０の周波数がフィードバック制御され、これにより位相誤差を０に向けて収束させることが可能となる。
【００３０】
ここで、位相誤差電圧信号Ｅの信号レベルは、図２（ｃ）に示すように、位相差＝−Ｔｃ／２〜Ｔｃ／２の範囲外では、位相差の増加と共に減少し、位相差の絶対値が３Ｔｃ／２以上で信号レベルが０になる。そのため、絶対値がＴｃ／２より大きい位相差では、上述したＶＣＯ７０のフィードバック制御は、却って位相誤差が拡大するため、同期制御に用いることができない。本発明はこの範囲においても同期を確保することを可能とするものであり、次に述べる同期補償回路４６はそのためのものである。
【００３１】
同期補償回路４６を説明する前に、振幅制御回路５０でのゲイン信号Ｇの生成について説明する。ＡＧＣ回路７８から出力されたゲイン制御後の変調信号Ｍは乗算器７４に入力される。変調信号Ｍには、情報信号で変調をしないパイロット信号の区間が設けられている。乗算器７４は、このパイロット信号と、拡散符号発生器４２から出力される受信側拡散信号Ｔ０’との相関演算を行い、その出力がローパスフィルタ７６で平滑化され、ゲイン信号Ｇとされる。ちなみに、ゲイン信号Ｇの生成にパイロット信号を用いるのは、当該信号が情報信号で変調されておらず、その振幅は受信信号の強度を直接的に反映するからである。乗算器７４での相関演算の結果は、図３に示す自己相関関数で表される。図３において、縦軸は電圧、横軸は、変調信号Ｍに含まれる送信側拡散信号Ｔ０と、受信側拡散信号Ｔ０’との位相差τを表す。図３に示すように、自己相関関数は、位相差τが０のとき最大値Ｇｍとなり、τの絶対値がＴｃに向けて増加するにつれて値が減少し、τの絶対値がＴｃ以上では値が０となる特性を有する。
【００３２】
同期が維持されている状態、すなわちτが０に近い状態に保たれている間においては、乗算器７４の出力は最大値Ｇｍに応じた値に維持される。その結果、ローパスフィルタ７６から出力されるゲイン信号ＧもＧｍに近い電圧に保たれる。最大値ＧｍはＡＧＣ回路７８でゲイン制御された受信信号の強度に応じて変動するので、同期状態ではこのゲイン信号Ｇを受信信号の振幅制御に利用することができる。具体的には、ゲイン信号Ｇが低いほど、ＡＧＣ回路７８はゲインを上げて信号Ｇのレベルを上げるように動作し、これによりＡＧＣ回路７８の出力での受信信号の強度を一定に保つようなフィードバック制御が実現される。
【００３３】
一方、同期捕捉がなされていない状態では、位相差が大きい状態に留まったり、変調信号Ｍと受信側のチップクロックとの周波数が相違するために位相差が時間と共に連続的に変動し得る。そのような状態での乗算器７４の出力がローパスフィルタ７６にて平滑化されると、得られるゲイン信号Ｇのレベルは、同期状態でのレベルに比べると遙かに低くなり、多くの場合、ほとんど０に近くなり得る。このように同期状態にあるか否かに応じて、ゲイン信号Ｇのレベルは大きく異なり得る。これを利用し、本装置では、同期補償回路４６がゲイン信号Ｇを用いて同期判定を行う。なお、ローパスフィルタ７６の特性は、ＡＧＣ回路７８に対するフィードバック制御の時定数を考慮して定めることができる。
【００３４】
同期補償回路４６は、同期判定回路１００、発振器１０２、カウンタ回路１０４、Ｄ／Ａコンバータ１０６を含んで構成される。同期判定回路１００は、振幅制御回路５０からゲイン信号Ｇ、受信同期回路４４から位相誤差電圧信号Ｅをそれぞれ入力され、それらの信号に基づいて送信側拡散信号Ｔ０と受信側拡散信号Ｔ０’とが同期しているか否かを判定する。一方、発振器１０２は所定周波数ｆｓのクロック信号ＣＰを生成し、同期判定回路１００に供給する。同期判定回路１００は、入力されたクロックパルスＣＰを通過させることができる。クロックパルスＣＰを通過させるか否かは上記同期判定の結果に応じて制御される。すなわち、同期していると判定されているときは、同期判定回路１００からのクロックパルスＣＰの出力は阻止され、一方、同期していないと判定されたときは、クロックパルスＣＰが同期判定回路１００から出力される。
【００３５】
同期判定回路１００は、ゲイン信号Ｇを所定の閾値Ｔｈαと比較する比較器α（図示せず）を有し、この比較器αは、ゲイン信号Ｇが閾値Ｔｈα以上のとき、出力電圧をＨ（Ｈｉｇｈ）レベルとし、Ｔｈα未満のときＬ（Ｌｏｗ）レベルとする。閾値Ｔｈαは、同期状態と非同期状態とでの上述したゲイン信号Ｇのレベルの相違を判別するように設定され、これにより、Ｔ０とＴ０’とが同期状態にある場合には、比較器αはＨレベルを出力し、非同期状態にある場合にはＬレベルを出力し得る。なお、受信信号が通信媒体１０、送信装置１２又は受信装置１４内にて減衰を受けると、それに応じてゲイン信号Ｇのレベルも低くなる。そのような減衰等によるゲイン信号Ｇの変動が想定される場合には、同期している状態を非同期と誤判定しないように閾値Ｔｈαを低めに設定することができる。
【００３６】
また、同期判定回路１００は、位相誤差電圧信号Ｅをそれぞれ所定の閾値と比較する比較器β，γ（図示せず）を有する。比較器βの閾値Ｔｈβは、信号Ｅの最大値に比べて十分に小さな正の値εに設定され、一方、比較器γの閾値Ｔｈγは例えば−εに設定される。そして、比較器βは位相誤差電圧信号ＥがＴｈβ以下のときＨレベル、Ｔｈβより大きいときＬレベルを出力する。また、比較器γは位相誤差電圧信号ＥがＴｈγ以上のときＨレベル、Ｔｈγより小さいときＬレベルを出力するように構成される。同期状態では、位相誤差電圧信号Ｅの電圧値は０となり、比較器β，γの両方の出力がＨレベルとなる。
【００３７】
同期判定回路１００は、ゲイン信号Ｇ及び位相誤差電圧信号Ｅの両方を用いて、同期状態か否かを判定する。具体的には、比較器α，β，γの出力がいずれもＨレベルのときに同期状態と判定され、このときクロックパルスＣＰは同期判定回路１００から出力されない。一方、比較器α，β，γのいずれかの出力がＬレベルのときには非同期状態と判定され、この場合にはクロックパルスＣＰが同期判定回路１００から出力される。
【００３８】
カウンタ回路１０４は同期判定回路１００からのクロックパルスＣＰを入力され、入力されたクロックパルスを０〜２ｎ−１の範囲でカウントアップする。カウンタ回路１０４は、カウント値を表すｎビットのデジタルデータの各ビット値Ｄ０〜Ｄｎ−１をＤ／Ａコンバータ１０６へ出力する。Ｄ／Ａコンバータ１０６は図４に示すようなＲ−２Ｒラダー抵抗回路（同図ではｎ＝４の場合を例示している。）を用いて構成することができる。このＤ／Ａコンバータ１０６は、カウンタ回路１０４からのビット値Ｄ０〜Ｄｎ−１に応じて、次式で表されるアナログ電圧信号を生成する。
【数１】
Ｖｏｕｔ＝Ｖｒｅｆ・（Ｄｎ−１／２＋Ｄｎ−２／４＋…＋Ｄ０／２ｎ）・・・（１）
【００３９】
図５は、カウント値に応じてＤ／Ａコンバータ１０６から出力されるＶｏｕｔを示す模式図であり、縦軸がＶｏｕｔ、横軸が時間を表す。階段波形の１ステップの時間幅ｔは発振器１０２の周波数ｆｓを用いて、
【数２】
ｔ＝１／ｆｓ                                          ・・・（２）
と表される。クロックパルスＣＰは同期判定回路１００が非同期と判定する間、カウンタ回路１０４に供給され、その結果、Ｄ／Ａコンバータ１０６の出力電圧Ｖｏｕｔは階段状に上昇する。なお、カウンタ回路１０４は上限値２ｎ−１に達すると、次のカウント値は０に戻る。
【００４０】
このＶｏｕｔが同期補償回路４６から加算器４８に入力され、この加算器４８は、受信同期回路４４からの位相誤差電圧信号Ｅと、同期補償回路４６からのＶｏｕｔとを加算し、その加算電圧をチップクロック発生回路４０のＶＣＯ７０に制御電圧として供給する。同期判定回路１００により非同期と判定されると、段階的に上昇するＶｏｕｔがＶＣＯ７０の制御電圧にオフセット電圧として加えられ、これに応じてＶＣＯ７０の発振周波数ｆｖｃｏが掃引される。その結果、拡散符号発生器４２にて生成される受信側拡散信号Ｔ０’のチップクロック周波数も掃引され、あるタイミングで送信側拡散信号Ｔ０との同期が成立する。
【００４１】
同期が成立すると、ゲイン信号Ｇが上述したように閾値Ｔｈαを超える大きな値となり、かつ位相誤差電圧信号Ｅが±εの範囲内の値となって、同期判定回路１００がクロックパルスＣＰの出力を禁止するように動作する。すなわち、カウンタ回路１０４がカウントアップしていく経過で同期捕捉に成功すると、カウントが停止され、そのときのＶｏｕｔが維持され、ｆｖｃｏの掃引が停止されて、同期が取れた状態が維持される。ここで、発振器１０２の発振周波数ｆｓは、（２）式で表される時間幅ｔの間に、上述したＶＣＯ７０の周波数調整、ゲイン信号Ｇの平滑化、及び同期判定回路１００での同期判定とクロックパルスＣＰの出力停止といった一連の動作が完了し得るように設定されればよい。一方、ｔが大きいほど、同期捕捉までの時間が長くなり得るので、ｆｓの選定に際してはこの点も考慮される。なお、本装置において、発振器１０２には、電源電圧の変動や温度の変化といった要因に対する特別な安定性が要求されない。
【００４２】
また、電源電圧変動や温度変化などの要因でＶＣＯ７０のフリーラン周波数が変動する等の影響によって、位相差τが位相誤差電圧信号Ｅによって同期保持可能な範囲±Ｔｃ／２を超えることがあっても、上述の本発明による制御により同期捕捉が可能である。よってＶＣＯ７０に関しても、安定性の要求が緩和される。
【００４３】
なお、再び非同期状態となった場合には、カウンタ回路１０４は現在のカウント値からカウントアップを再開するように構成することができる。一方、カウント値を一旦、０にリセットして改めてカウントアップするような構成も可能である。
【００４４】
また、上では、ゲイン信号Ｇ及び位相誤差電圧信号Ｅの両方を用いて同期判定を行う構成を説明したが、ゲイン信号Ｇのみを用いて同期判定を行う簡略な構成も可能である。その簡略型の構成では、ゲイン信号Ｇが閾値Ｔｈα以上で同期、Ｔｈα未満で非同期と判定され、それに基づいて同期判定回路１００からのクロックパルスＣＰの出力が制御される。この場合の同期判定の精度は閾値Ｔｈαに依存する。すなわち、閾値Ｔｈαを低く設定するほど、位相差τが大きくても同期と判定され精度が低下することになるため、精度を上げるためには閾値Ｔｈαをできるだけ最大値Ｇｍに近い値に設定することが望ましい。よって、この構成は、通信媒体１０等での減衰が無視できる場合や、受信信号の強度が一定に保たれる場合など、閾値Ｔｈαの設定に際してのマージンを小さくでき、その分Ｔｈαを高く設定できる場合に特に適している。
【００４５】
【発明の効果】
以上説明したように、本発明のスペクトラム拡散方式の通信システムの受信装置によれば、電源電圧や温度の変化といった要因にかかわらず、簡易な構成で、送信側と受信側との同期が確保される。
【図面の簡単な説明】
【図１】本発明の実施形態である通信システムの構成を示す図である。
【図２】受信同期回路での位相誤差電圧信号Ｅの生成を示す模式図である。
【図３】送信側拡散信号Ｔ０と受信側拡散信号Ｔ０’との自己相関関数を表す模式図である。
【図４】Ｄ／Ａコンバータの構成例を示す概略の回路図である。
【図５】同期補償回路の出力電圧波形を示す模式図である。
【符号の説明】
１０  通信媒体、１２  送信装置、１４  受信装置、４０  チップクロック発生回路、４２  拡散符号発生器、４４  受信同期回路、４６  同期補償回路、４８，９４  加算器、５０  振幅制御回路、５２  復調回路、７０  ＶＣＯ、７２フリップフロップ、７４，８６，８８  乗算器、７６，９０，９２，９６  ローパスフィルタ、７８  ＡＧＣ回路、８０  シフトレジスタ、８２，８４  遅延器、１００  同期判定回路、１０２  発振器、１０４  カウンタ回路、１０６  Ｄ／Ａコンバータ。
【図１】
2004356879.tif 000003
【図２】
2004356879.tif 000004
【図３】
2004356879.tif 000005
【図４】
2004356879.tif 000006
【図５】
2004356879.tif 000007