(57)【要約】【課題】パルス変調と直接拡散スペクトル拡散を併用しパスダイバーシティを行うＲＡＫＥ受信機を備え、高速で高効率な受信パルス信号位置および拡散ＰＮ系列位相の検出を、比較的小規模な回路構成で効率的に行う。【解決手段】サーチに必要なパルス発生器およびＰＮ発生器はＲＡＫＥフィンガー２２１〜２２３のものを流用し、パルスの重畳が可能なパルスおよびＰＮ系列を生成するレプリカ発生器４０９を用いて複数パルス位置を同時に検出できるようにし、ＲＡＫＥフィンガーに割り当てる複数のパルス位置候補が検出された場合、ＲＡＫＥ受信機の複数のトラッキングループ（ＴＴＬ）２０８を用いて同期獲得を行う。ＲＡＫＥ受信動作時にサーチが必要な場合は最小復調電力のＲＡＫＥフィンガーを停止してそのパルス発生器およびＰＮ発生器をサーチ用に割り当てる。【選択図】　図２
2004096472.tif 000002
【特許請求の範囲】
【請求項１】
送信データをスクランブラによってランダム化して送信シンボルを生成するとともに、パルス発生器で発生するパルスのパルス変調をＰＮ系列の位相に従って行い、該パルス変調信号を用いて送信シンボルの拡散変調を行った信号をパルス変調送信装置から受信し、この受信信号の検出と同期獲得を行うパルス変調受信装置であって、
受信パルス信号の逆拡散復調をそれぞれ行う複数のＲＡＫＥフィンガーと、
各ＲＡＫＥフィンガーから出力された複数の復調シンボルをパスダイバーシティによって合成しデスクランブルする合成部と、
各ＲＡＫＥフィンガーから出力されるトラッキング誤差情報を合成してＲＡＫＥ受信に最適な周波数のクロックを発生する発振器と、
非同期状態において受信パルス信号の正しいパルス位置およびＰＮ位相をサーチするサーチャとを備え、
前記各ＲＡＫＥフィンガーは、
前記サーチャから割り当てられたパス情報に従ってＰＮ発生器およびパルス発生器で発生するパルス変調信号をリファレンスパルスとして受信パルス信号と乗算を行い、その信号をＰＮチップ単位に１シンボル周期分積分ダンプした復調シンボルを出力するデータ復調部と、
復調データの電力測定および測定された電力値が閾値以上となった場合に引き込み完了の判定を行うロック検出部と、
各パスの位相のトラッキングを行うＴＴＬ（Ｔｉｍｅ　ｔｒａｃｋｉｎｇ　ｌｏｏｐ）とを有し、
前記サーチャは、
パルス発生区間でアクティブとなるゲート信号の生成およびゲート信号の重畳の制御を行うウインドウ制御部と、
前記ゲート信号がアクティブであるとき、前記ＲＡＫＥフィンガーのＰＮ発生器およびパルス発生器をサーチ用に切り替え、受信パルス信号位置検出を行うためのリファレンスパルスを発生する手段と、
受信パルス信号位置検出に必要なすべてのパルス位置およびＰＮ位相についてリファレンスパルスをシフトさせる手段と、
受信信号と前記リファレンスパルスとの乗算を行って逆拡散を行う手段と、
この逆拡散チップを１シンボル周期に亘って積分して２乗する手段と、
この２乗された信号を所定の回数だけ加算した相関検出値を生成する手段と、受信パルス信号位置検出に必要なすべてのパルス位置およびＰＮ位相について求められた相関検出値を記憶する手段と、
これらの記憶されたすべてのパルス位置およびＰＮ位相における相関検出値を大きい順に前記ＲＡＫＥフィンガーの個数分だけ選択する手段とを有し、
これらの選択されたそれぞれのパルス位置およびＰＮ位相を各ＲＡＫＥフィンガーの受信パルス信号位置として各ＲＡＫＥフィンガーの前記ＴＴＬに出力して再度サーチを開始し、
前記ＴＴＬが引き込みを開始すると前記ＲＡＫＥフィンガーの復調部とロック検出部が動作を開始して、前記ロック検出部がＲＡＫＥフィンガー毎のシンボル復調と復調電力の測定を行い、同期獲得に成功した場合は前記サーチャによるサーチを終了し、同期獲得に成功しなかった場合は前記サーチャにより求められた受信パルス信号位置を再度前記ＴＴＬに出力して引き込みを行うことを特徴とするパルス変調受信装置。
【請求項２】
前記発振器で発生されるクロックの周波数の制御として、
前記ＴＴＬがループ引き込みを開始した場合、同期を獲得したＲＡＫＥフィンガーがない場合は前記発振器をその中心周波数で自走させ、サーチ後に最も相関検出値が大きいパルス位置およびＰＮ位相が割り当てられたＲＡＫＥフィンガーのＴＴＬ誤差情報に基づいて前記発振器を制御し、
当該ＲＡＫＥフィンガーが同期を獲得した場合は前記ＴＴＬ誤差情報に基づき継続して前記発振器を制御し、
同期の獲得に失敗した場合、ループ引き込みを行っているＲＡＫＥフィンガーが存在すれば、その中から最も相関検出値が大きいパルス位置およびＰＮ位相が割り当てられてループ引き込みを行っているフィンガーのＴＴＬ誤差情報に切り替えて前記発振器を制御し、
ループ引き込みを行っているＲＡＫＥフィンガーが存在しなければ前記発振器で発生するクロック周波数を制御範囲の中心周波数に戻した後、ループ引き込みを開始したＲＡＫＥフィンガーが現れるとそのＴＴＬ誤差情報に基づいて前記発振器を制御し、
１つでも同期を獲得したＲＡＫＥフィンガーが存在すれば、それ以降は同期を獲得したＲＡＫＥフィンガーからのＴＴＬ誤差情報に基づいて発振器を制御し、同期獲得の後に同期が外れた場合はそのフィンガーのＴＴＬ誤差情報を前記発振器の制御に用いないようにする
ことを特徴とする請求項１記載のパルス変調受信装置。
【請求項３】
初期同期を行う際に、ＲＡＫＥフィンガーの任意のパルス発生器およびＰＮ発生器を用いて、チップ周期内でパルスが重ならないように可能なだけ多くの複数のパルスを重畳する手段と、
この重畳されたパルスについてチップ周期内のサーチはパルス周期内でシフトすることにより相関検出値を求め、さらにチップ周期以上のサーチはＰＮ位相をシフトすることにより相関検出値を求める処理をサーチに必要な全ＰＮ位相について行う手段と、
ＲＡＫＥフィンガーに割り当て可能な数だけ相関検出値の大きい順にＰＮ位相を比較選択し、これらＰＮ位相および重畳されたパルス位置をそれぞれＲＡＫＥフィンガーに割り当てる手段とを備え、
各ＲＡＫＥフィンガーは割り当てられたＰＮ位相を固定にし、割り当てられたパルス位置を分解して順次ＴＴＬでループ引き込みを行い、ＲＡＫＥフィンガー毎独立に同期の獲得を行うことを特徴とする請求項１記載のパルス変調受信装置。
【請求項４】
ＲＡＫＥ受信中にサーチが必要となった場合、各ＲＡＫＥフィンガーの復調電力から最も小さなＲＡＫＥフィンガーを比較選択してそのフィンガーの復調動作を停止させて、そのパルス発生器およびＰＮ発生器をサーチャ用に切り替えて、所定のパルス位置およびＰＮ位相についてサーチを行うことを特徴とする請求項１記載のパルス変調受信装置。
【請求項５】
前記ＴＴＬが引き込みを行っている間、前記サーチャがサーチを行ってサーチ結果が得られ、その相関検出値が前記ＴＴＬで引き込みを行っているＲＡＫＥフィンガーに割り当てられたパルス位置およびＰＮ位相の相関検出値より大きく、かつ、同期獲得あるいは引き込み中のＲＡＫＥフィンガーに割り当てたＰＮ位相でないとき、同期を獲得していないＲＡＫＥフィンガーの中で最も速いタイミングで引き込みを行えるＲＡＫＥフィンガーに対して、次の引き込みを行うパルス位置およびＰＮ位相が決まっていたとしても、当該相関検出値の大きな値を持つパルス位置およびＰＮ位相について引き込みを行わせることを特徴とする請求項１記載のパルス変調受信装置。
【請求項６】
前記サーチャは、初期同期終了の後、ＲＡＫＥフィンガーのロックが外れた場合、あるいはＲＡＫＥフィンガーに割り当てた以外のパスについてサーチを行う場合、前者はロックが外れたＲＡＫＥフィンガーを用い、後者は各ＲＡＫＥフィンガーの前記ロック検出部で測定した信号電力について前記ウインドウ制御部で比較し、最も小さい電力をもつＲＡＫＥフィンガーを強制的に未使用状態とすることにより、それらのパルス発生器およびＰＮ発生器を用いてサーチ用のパルスを発生させ、再度、前記サーチを行うことを特徴とする請求項１記載のパルス変調受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マルチパス伝搬環境でパルス変調と直接拡散スペクトル拡散（ＤＳ−ＳＳ）を併用しパスダイバーシティを行うＲＡＫＥ（レイク）受信機を備えたパルス変調受信装置に関する。
【０００２】
【従来の技術】
パルス変調はベースバンドでパルスに情報を乗せて伝送する方式であり、搬送波を用いない分簡易な回路構成で通信が行える。また、近年、データレート１００Ｍｂｐｓ以上の無線伝送を行う通信方式として、超広帯域（Ｕｌｔｒａ　Ｗｉｄｅｂａｎｄ）を用いてパルス変調と直接拡散スペクトル変調を併用した無線伝送方式が注目されている。
【０００３】
【発明が解決しようとする課題】
データレート１００Ｍｂｐｓ以上の無線伝送を行う場合、数ＧＨｚ程度の帯域を必要とし、パルスのピーク幅は１００ｐｉｃｏ−ｓｅｃ程度と狭くなる。特に、移動通信に採用する場合はマルチパスやフェージングのような移動通信伝搬路に関する問題への対策が必要になる。すなわち、マルチパス伝搬環境でパルス変調と直接拡散スペクトル拡散（ＤＳ−ＳＳ）を併用しパスダイバーシティを行うＲＡＫＥ受信機を備えた広帯域信号受信機の初期同期では、受信信号のパルス位置およびＰＮ（Ｐｓｅｕｄｏｎｏｉｓｅ：擬似雑音符号）位相の検出が必要である。ＲＡＫＥ受信とは、電波の反射などによって受信時に位相差、時間差がついた信号成分を別々に取り出し、位相・時間を揃えて合成する受信方法をいう。受信信号のパルス位置およびＰＮ位相の検出は一般的にサーチャとよばれる検出器で行われ、１相関器でスライディング相関を行うサーチ方法、高速化のため複数相関器でスライディング相関を行う方法、マッチドフィルタを用いる方法があるが、高速で高効率な受信パルス信号位置および拡散ＰＮ系列位相の検出を、比較的小規模な回路構成で効率的に行えることが望ましい。
【０００４】
そこで、本発明は上述の実情に鑑み、パルス変調と直接拡散スペクトル拡散を併用しパスダイバーシティを行うＲＡＫＥ（レイク）受信機を備えたパルス変調受信装置を比較的小規模な回路構成で実現することを目的とする。
【０００５】
本発明による他の目的は、高速で高効率な受信パルス信号位置および拡散ＰＮ系列位相の検出を行えるパルス変調受信装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明によるパルス変調受信装置は、送信データをスクランブラによってランダム化して送信シンボルを生成するとともに、パルス発生器で発生するパルスのパルス変調をＰＮ系列の位相に従って行い、該パルス変調信号を用いて送信シンボルの拡散変調を行った信号をパルス変調送信装置から受信し、この受信信号の検出と同期獲得を行うパルス変調受信装置である。この装置は、受信パルス信号の逆拡散復調をそれぞれ行う複数のＲＡＫＥフィンガーと、各ＲＡＫＥフィンガーから出力された複数の復調シンボルをパスダイバーシティによって合成しデスクランブルする合成部と、各ＲＡＫＥフィンガーから出力されるトラッキング誤差情報を合成してＲＡＫＥ受信に最適な周波数のクロックを発生する発振器と、非同期状態において受信パルス信号の正しいパルス位置およびＰＮ位相をサーチするサーチャとを備える。前記各ＲＡＫＥフィンガーは、前記サーチャから割り当てられたパス情報に従ってＰＮ発生器およびパルス発生器で発生するパルス変調信号をリファレンスパルスとして受信パルス信号と乗算を行い、その信号をＰＮチップ単位に１シンボル周期分積分ダンプした復調シンボルを出力するデータ復調部と、復調データの電力測定および測定された電力値が閾値以上となった場合に引き込み完了の判定を行うロック検出部と、各パスの位相のトラッキングを行うＴＴＬ（Ｔｉｍｅ　ｔｒａｃｋｉｎｇ　ｌｏｏｐ）とを有する。前記サーチャは、パルス発生区間でアクティブとなるゲート信号の生成およびゲート信号の重畳の制御を行うウインドウ制御部と、前記ゲート信号がアクティブであるとき、前記ＲＡＫＥフィンガーのＰＮ発生器およびパルス発生器をサーチ用に切り替え、受信パルス信号位置検出を行うためのリファレンスパルスを発生する手段と、受信パルス信号位置検出に必要なすべてのパルス位置およびＰＮ位相についてリファレンスパルスをシフトさせる手段と、受信信号と前記リファレンスパルスとの乗算を行って逆拡散を行う手段と、この逆拡散チップを１シンボル周期に亘って積分して２乗する手段と、この２乗された信号を所定の回数だけ加算した相関検出値を生成する手段と、受信パルス信号位置検出に必要なすべてのパルス位置およびＰＮ位相について求められた相関検出値を記憶する手段と、これらの記憶されたすべてのパルス位置およびＰＮ位相における相関検出値を大きい順に前記ＲＡＫＥフィンガーの個数分だけ選択する手段とを有する。これらの選択されたそれぞれのパルス位置およびＰＮ位相を各ＲＡＫＥフィンガーの受信パルス信号位置として各ＲＡＫＥフィンガーの前記ＴＴＬに出力して再度サーチを開始し、前記ＴＴＬが引き込みを開始すると前記ＲＡＫＥフィンガーの復調部とロック検出部が動作を開始して、前記ロック検出部がＲＡＫＥフィンガー毎のシンボル復調と復調電力の測定を行い、同期獲得に成功した場合は前記サーチャによるサーチを終了し、同期獲得に成功しなかった場合は前記サーチャにより求められた受信パルス信号位置を再度前記ＴＴＬに出力して引き込みを行う。この構成により、パルス発生器およびＰＮ発生器としてＲＡＫＥフィンガーのものを流用することにより、サーチ専用のパルス発生器およびＰＮ発生器を必要としないので回路規模削減を図ることができる。また、重畳されたパルス位置の相関検出値が受信パルス信号の候補となった場合、重畳されたパルス位置を分解し、複数のＲＡＫＥフィンガーで並列にループ引き込みを行うことにより、再度サーチを行わなくても、効率的なパルス位置サーチと同期獲得を行える。
【０００７】
前記発振器で発生されるクロックの周波数の制御としては、前記ＴＴＬがループ引き込みを開始した場合、同期を獲得したＲＡＫＥフィンガーがない場合は前記発振器をその中心周波数で自走させ、サーチ後に最も相関検出値が大きいパルス位置およびＰＮ位相が割り当てられたＲＡＫＥフィンガーのＴＴＬ誤差情報に基づいて前記発振器を制御し、当該ＲＡＫＥフィンガーが同期を獲得した場合は前記ＴＴＬ誤差情報に基づき継続して前記発振器を制御し、同期の獲得に失敗した場合、ループ引き込みを行っているＲＡＫＥフィンガーが存在すれば、その中から最も相関検出値が大きいパルス位置およびＰＮ位相が割り当てられてループ引き込みを行っているフィンガーのＴＴＬ誤差情報に切り替えて前記発振器を制御し、ループ引き込みを行っているＲＡＫＥフィンガーが存在しなければ前記発振器で発生するクロック周波数を制御範囲の中心周波数に戻した後、ループ引き込みを開始したＲＡＫＥフィンガーが現れるとそのＴＴＬ誤差情報に基づいて前記発振器を制御し、１つでも同期を獲得したＲＡＫＥフィンガーが存在すれば、それ以降は同期を獲得したＲＡＫＥフィンガーからのＴＴＬ誤差情報に基づいて発振器を制御し、同期獲得の後に同期が外れた場合はそのフィンガーのＴＴＬ誤差情報を前記発振器の制御に用いないようにする。この構成によれば、同期を獲得したＲＡＫＥフィンガーのＴＴＬ誤差情報を用いてクロックを制御できるので、ＲＡＫＥ受信に利用されるクロックを効率的に供給できる。
【０００８】
初期同期を行う際に、ＲＡＫＥフィンガーの任意のパルス発生器およびＰＮ発生器を用いて、チップ周期内でパルスが重ならないように可能なだけ多くの複数のパルスを重畳する手段と、この重畳されたパルスについてチップ周期内のサーチはパルス周期内でシフトすることにより相関検出値を求め、さらにチップ周期以上のサーチはＰＮ位相をシフトすることにより相関検出値を求める処理をサーチに必要な全ＰＮ位相について行う手段と、ＲＡＫＥフィンガーに割り当て可能な数だけ相関検出値の大きい順にＰＮ位相を比較選択し、これらＰＮ位相および重畳されたパルス位置をそれぞれＲＡＫＥフィンガーに割り当てる手段とを備えてもよく、この場合、各ＲＡＫＥフィンガーは割り当てられたＰＮ位相を固定にし、割り当てられたパルス位置を分解して順次ＴＴＬでループ引き込みを行い、ＲＡＫＥフィンガー毎独立に同期の獲得を行う。この構成により、マルチパスチャンネルにおいて、チップ周期以上離れた複数受信パルス信号を検出してＲＡＫＥフィンガーに割り当てることができ、ＲＡＫＥフィンガー毎にチップ内で重畳されたパルス位置を分解して順次引き込みを行って同期を獲得できるので、効率的なＲＡＫＥ受信を行うことができる。
【０００９】
ＲＡＫＥ受信中にサーチが必要となった場合、好ましくは、各ＲＡＫＥフィンガーの復調電力から最も小さなＲＡＫＥフィンガーを比較選択してそのフィンガーの復調動作を停止させて、そのパルス発生器およびＰＮ発生器をサーチャ用に切り替えて、所定のパルス位置およびＰＮ位相についてサーチを行うことも可能である。これによって、サーチャでＲＡＫＥ受信中に初期同期以外のサーチが必要になった場合もサーチ用のパルス発生器およびＰＮ発生器を必要としない。
【００１０】
より具体的には、前記ＴＴＬが引き込みを行っている間、前記サーチャがサーチを行ってサーチ結果が得られ、その相関検出値が前記ＴＴＬで引き込みを行っているＲＡＫＥフィンガーに割り当てられたパルス位置およびＰＮ位相の相関検出値より大きく、かつ、同期獲得あるいは引き込み中のＲＡＫＥフィンガーに割り当てたＰＮ位相でないとき、同期を獲得していないＲＡＫＥフィンガーの中で最も速いタイミングで引き込みを行えるＲＡＫＥフィンガーに対して、次の引き込みを行うパルス位置およびＰＮ位相が決まっていたとしても、当該相関検出値の大きな値を持つパルス位置およびＰＮ位相について引き込みを行う。
【００１１】
また、サーチによって相関検出値の大きな値が得られた場合、即座に同期を獲得していないＲＡＫＥフィンガーのＴＴＬにその大きな相関検出値をもつパルス位置およびＰＮ位相を割り当てて引き込みを行わせることにより、サーチの高速化を図ることができる。
【００１２】
前記サーチャは、初期同期終了の後、ＲＡＫＥフィンガーのロックが外れた場合、あるいはＲＡＫＥフィンガーに割り当てた以外のパスについてサーチを行う場合、前者はロックが外れたＲＡＫＥフィンガーを用い、後者は各ＲＡＫＥフィンガーの前記ロック検出部で測定した信号電力について前記ウインドウ制御部で比較し、最も小さい電力をもつＲＡＫＥフィンガーを強制的に未使用状態とすることにより、それらのパルス発生器およびＰＮ発生器を用いてサーチ用のパルスを発生させ、再度、前記サーチを行う。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１４】
＜パルス変調受信装置の概略構成＞
本発明のパルス変調送受信装置の一例の概略構成について図１および図２を参照しながら説明する。本実施の形態では、図３（ａ）に示したようなパルス波形と、図３（ｂ）に示したような自己相関を持つモノサイクリックパルスを用いる。
【００１５】
パルス変調送信装置は図１に示すように、スクランブラ（Ｓｃｒａｍｂｌｅｒ）１０１、ＰＮ発生器（ＰＮ　ｃｏｄｅ　ｇｅｎｅｒａｔｏｒ）１０２、パルス発生器（Ｐｕｌｓｅ　ｇｅｎｅｒａｔｏｒ）１０３、乗算器１０４、送信ＲＦ部１０５、および送信アンテナ１０６で構成される。このパルス変調送信装置は、送信データをスクランブラ１０１によってランダム化して送信シンボルを生成するとともに、ＰＮ発生器１０２で発生したＰＮ系列の値によって、チップ周期にパルス発生器１０３で発生する図３（ａ）に示すようなモノサイクリック型パルスの極性を反転させた信号を用いて、送信シンボルのパルスによる直接拡散変調を行い、送信ＲＦ部１０５で適正値にまで信号増幅を行い、送信アンテナ１０６から送信する。なお、スクランブラ１０１は、送信されるパルス波形が両極性の一方のデータに偏らないようにする機能を有する。
【００１６】
これに対してパルス変調受信装置は、図２に示すように、受信アンテナ２０１、受信ＲＦ部２０２、それぞれ逆拡散復調回路を構成する３つのＲＡＫＥフィンガー（Ｆｉｎｇｅｒ　１，２，３）２２１，２２２，２２３、コンバイナ（Ｃｏｍｂｉｎｅｒ：合成器）２１０、デスクランブラ（Ｄｅ−ｓｃｒａｍｂｌｅｒ）２１１、電圧制御発振器（ＶＣＯ）２１２、サーチャ（Ｓｅａｒｃｈｅｒ）２１３で構成される。ＲＡＫＥフィンガー２２１，２２２，２２３は、各々、パルス発生器（Ｐｕｌｓｅ　ｇｅｎｅｒａｔｏｒ）２０３、ＰＮ発生器（ＰＮ　ｃｏｄｅ　ｇｅｎｅｒａｔｏｒ）２０４、乗算器２０５、積分ダンプ部（Ｉｎｔｅｇｒａｔｅ　＆　ｄｕｍｐ）２０６、ロック検出部（Ｌｏｃｋ　ｄｅｔｅｃｔｏｒ）２０７、およびタイムトラッキングループ（ＴＴＬ：Ｔｉｍｅ　ｔｒａｃｋｉｎｇ　ｌｏｏｐ）２０８で構成されている。
【００１７】
この受信装置は、受信信号を受信アンテナ２０１で受信し、受信ＲＦ部２０２で適正な形に整形する。各ＲＡＫＥフィンガーは、後述のサーチャ２１３で割り当てられたパス（Ｐａｔｈ）のパルス位置およびＰＮ位相を含む検出情報に従って、ＰＮ発生器２０４で発生したＰＮ系列とパルス発生器２０３によって生成したリファレンスパルスと受信信号を乗算器２０５で乗算して逆拡散信号を出力する。さらにこの逆拡散信号を積分ダンプ部２０６で１シンボル周期分積分ダンプした復調シンボルを出力する。各ＲＡＫＥフィンガーの復調シンボルはコンバイナ２１０でパスダイバーシティによる合成を行い、デスクランブラ２１１でデスクランブルすることによってデータ復調を行う。また、電源投入時等の受信信号位置サーチを行うサーチャ２１３によってＲＡＫＥフィンガーに割り当て可能なパスのパルス位置およびＰＮ位相のサーチを行う。各ＲＡＫＥフィンガーはサーチャ２１３で割り当てられたパスの同期を取るために、受信信号のパルス位置とリファレンスパルスとの位相差を基に各パスの位相のトラッキングを行うＴＴＬ２０８による同期捕捉と同期追尾を行い、各ＲＡＫＥフィンガーの位相誤差から最適なクロック周波数を決定してＶＣＯ２１２を制御することによって受信機全体の同期捕捉と追尾を行う。ロック検出部２０７は、復調データの電力測定を行うとともに、測定された電力値が予め設定した時間内に閾値以上となった場合に引き込み完了と判定する。ロック検出部２０７が引き込み完了と判定すると、後述のウインドウ制御部４１２に対してロック検出信号が出力される。これに応じてサーチャは初期同期が終了したと判断して相関検出等の初期同期に関するサーチを停止する。
【００１８】
ＶＣＯ２１２で発生されるクロックの周波数の制御は概略次のとおりである。ＴＴＬ２０８がループ引き込みを開始した際、同期を獲得したＲＡＫＥフィンガーがない場合はＶＣＯ２１２をその中心周波数で自走させ、サーチ後に最も相関検出値が大きいパルス位置およびＰＮ位相が割り当てられたＲＡＫＥフィンガーのＴＴＬ誤差情報に基づいてＶＣＯ２１２を制御する。当該ＲＡＫＥフィンガーが同期を獲得した場合は前記ＴＴＬ誤差情報に基づき継続してＶＣＯ２１２を制御する。同期の獲得に失敗した場合、ループ引き込みを行っているＲＡＫＥフィンガーが存在すれば、その中から最も相関検出値が大きいパルス位置およびＰＮ位相が割り当てられてループ引き込みを行っているフィンガーのＴＴＬ誤差情報に切り替えてＶＣＯ２１２を制御する。ループ引き込みを行っているＲＡＫＥフィンガーが存在しなければ、ＶＣＯ２１２で発生するクロック周波数を制御範囲の中心周波数に戻した後、ループ引き込みを開始したＲＡＫＥフィンガーが現れるとそのＴＴＬ誤差情報に基づいてＶＣＯ２１２を制御する。１つでも同期を獲得したＲＡＫＥフィンガーが存在すれば、それ以降のＲＡＫＥフィンガーのＴＴＬ誤差情報は同期を獲得した後のＲＡＫＥフィンガーからのＴＴＬ誤差情報に基づいてＶＣＯ２１２を制御する。同期獲得の後に同期が外れた場合はそのフィンガーのＴＴＬ誤差情報をＶＣＯ２１２の制御に用いないようにする。
【００１９】
このようなＶＣＯ２１２の制御は次のような背景に基づいて行われる。すなわち、ＴＴＬ→ＶＣＯ→ＰＮ発生器→パルス発生器→ＴＴＬのループがトラッキング用の帰還ループを構成しているので、電源投入後などすべてのＲＡＫＥフィンガーが非同期の場合、ＶＣＯは自走状態で中心周波数付近で動作している。この場合、受信信号との同期は取れていないので、受信信号のパルスと受信機で発生したパルスのタイミングは偶然一致したとしても次第にずれていく。ＲＡＫＥ受信機では複数のフィンガーを備えているので、その一つのＴＴＬがロックしたならば他のフィンガーがロックしなくても当該フィンガーのＴＴＬから出力される誤差情報をクロックの基準とすることにより（一般的にロックした信号は最も強いパスである）、ＶＣＯ自走のクロックを用いるより他のフィンガーも同期を獲得しやすくなる。
【００２０】
＜サーチャの概略構成＞
本発明のパルス変調受信装置に係るサーチャ２１３の一例の概略構成について図４を参照しながら説明する。
【００２１】
図４においてサーチャ２１３は、乗算器（Ｍｕｌｔｉｐｌｉｅｒ）４０１、相関器（Ｃｏｒｒｅｌａｔｏｒ）４０２、２乗演算部４０３、パルス位置推定部（Ｐｕｌｓｅ　ｐｏｓｉｔｉｏｎ　ｅｓｔｉｍａｔｏｒ）４０４、加算部（ａｄｄｅｒ）４０５、レジスタ（ｒｅｇｉｓｔｅｒ）４０６、比較器（Ｃｏｍｐａｒａｔｏｒ）４０７、セレクタ（Ｓｅｌｅｃｔｏｒ）４０８、レプリカ発生器（Ｒｅｐｌｉｃａ　ｇｅｎｅｒａｔｏｒ）４０９、進み／遅れ制御部（ａｄｖａｎｃｅ／ｒｅｔａｒｄ）４１０、パルス重畳部（ｓｕｐｅｒ−ｉｍｐｏｓｉｔｉｏｎ）４１１、ウインドウ制御部（Ｗｉｎｄｏｗ　ｃｏｎｔｒｏｌｌｅｒ）４１２で構成されている。
【００２２】
このサーチャ２１３は、電源投入時のような非同期状態において、３つのＲＡＫＥフィンガー２２１，２２２，２２３の各々において、ＰＮ発生器２０４とパルス発生器２０３で発生したパルスをレプリカ発生器４０９のパルス重畳部４１１で合成した任意のパルス位置のリファレンスパルスと受信信号との逆拡散を行い、相関器４０２でゲート信号に従って１シンボル周期に亘って積分してＡ／Ｄ変換した後、１シンボル周期分遅延させたＡ／Ｄサンプル値と現時刻のＡ／Ｄサンプル値との差をとって２乗演算部４０３で２乗し、ウインドウ制御部４１２で設定された加算回数分（ｎ回）だけ加算器４０５でシンボル加算を行い、相関検出値としてレジスタ（記憶手段）４０６に記憶する、といったサーチを行う。全サーチは、ウインドウ制御の制御情報に従ってリファレンスパルス発生器のパルス位置を変えながら１シンボル周期内の複数のパルス位置に亘って相関検出値を計算し、それぞれレジスタに記憶する。このようなサーチをＰＮ系列の全位相について行うことにより全サーチが完了する。
【００２３】
全サーチ完了の後、得られたすべての相関検出値について比較し、相関検出値の大きな順にＲＡＫＥフィンガー数分のパルス位置を比較選択して求め、それらパルス位置およびＰＮ位相を受信信号のパルス位置として各ＲＡＫＥフィンガーに出力することにより初期同期が完了する。
【００２４】
各ＲＡＫＥフィンガーは、それぞれ割り当てられたパルス位置情報を基に、それぞれのＴＴＬ２０８で受信信号のパルス位置についてパルス位相の追尾を行って各ＲＡＫＥフィンガーの復調タイミング、リファレンスパルス位置を決定する。さらに、それぞれのＴＴＬから出力される位相誤差信号から最適なクロック周波数を決定してＶＣＯ２１２を制御し、ＶＣＯ２１２で生成するクロック（基準クロック）に従って、コンバイナ２１０、スクランブラ２１１等、受信機全体のタイミングを制御する。
【００２５】
サーチャ２１３は、初期同期終了の後、フェージング、雑音の影響、受信信号強度の低下等の要因によりＲＡＫＥフィンガーのロックが外れた場合、あるいはＲＡＫＥフィンガーに割り当てた以外のパスについてサーチを行う場合について、前者はロックが外れたＲＡＫＥフィンガーを用い、後者は各ＲＡＫＥフィンガーのロック検出部２０７で測定した信号電力についてウインドウ制御部４１２で比較し、最も小さい電力をもつＲＡＫＥフィンガーを強制的に未使用状態とすることにより、それらのパルス発生器およびＰＮ発生器を用いてサーチ用のパルスを発生させ、再度、前記サーチを行う。
【００２６】
＜従来の初期同期方法＞
ここで、本発明の実施の形態の動作と比較するために、従来の初期同期方法について図３、図５を参照しながら説明する。本実施の形態におけるパルス変調は、図３（ａ）のパルス波形を直接拡散用のＰＮチップ”１”に割り当て、同じパルス位置でその反転パルスをＰＮチップ”０”に割り当てるｂｉ−ｐｈａｓｅ（２相）方式を用いている。
【００２７】
本実施の形態に用いたパルス変調信号は図５のＲＸパルスに示すように、パルス周期の３倍がＰＮチップ周期、ＰＮチップ周期の１３倍がシンボル周期に相当する。但し、これはあくまで例示であり、本発明はこれらの周期関係に限定されるものではない。受信パルス変調信号に対する相関検出あるいは復調に用いるリファレンスパルスは、図５のｃａｓｅ（場合）１のように受信パルスと等しいパルス位置で発生させるとｌａｇ＝０となり、図３（ｂ）の自己相関値が最大値となる。この最大値はパルス周期分積分した後に得られる値である。さらにＤＳ−ＳＳ拡散しているので、受信信号のＰＮ系列とリファレンスパルスのＰＮ系列の位相が一致すれば、ＰＮ周期分のパルスを積分すると１３倍の処理利得が得られることになる。
【００２８】
通常のサーチャではｃａｓｅ１のようにｌｏｗの区間でパルス生成を行うゲート信号（ｇａｔｅ　ｓｉｇｎａｌ）１を用いてＰＮチップ周期にパルスを発生し、このゲート信号がｌｏｗとなる区間についてＰＮ周期分積分を行う。これをチップ周期内の予め設定したパルス位置についてスライドさせてＰＮ系列の全位相に亘って行うことにより全サーチが完了する。本実施の形態ではパルス位置はパルス周期の１／２毎にスライドさせるとし、図５のｃａｓｅ１では、３×２×１３＝７８回パルス位置をスライドさせれば全サーチが完了する。
【００２９】
その際、７８個のパルス位置それぞれ１シンボル分のみの相関検出値では、比較選択を行っても雑音や信号減衰の影響で７８個の中から正しいパルス位置を検出できるとは限らない。そのため回線状況に合わせ、１パルス位置について複数シンボル（ｎシンボル）に亘って相関検出値を加算することによりパルス位置検出確率の向上を図る必要がある。このように、１パルス位置についてｎシンボル分の加算を行うとすると全サーチに要する時間は７８×ｎシンボルとなる。よって、ｃａｓｅ１のサーチ用リファレンスパルスを用いた場合は全サーチに要する時間は７８×ｎシンボル周期である。
【００３０】
全サーチを行った後、レジスタ４０６に記憶したすべてのパルス位置およびＰＮ位相における相関検出値の中から大きな順にＲＡＫＥフィンガー数分のパルス位置を比較選択して求め、それらパルス位置およびＰＮ位相を受信信号のパルス位置として各ＲＡＫＥフィンガーに出力する。各ＲＡＫＥフィンガーのＴＴＬがループ引き込みに成功し、各ＴＴＬの誤差信号から最適なクロック周波数を決定してＶＣＯを制御することにより、初期同期が完了する。
【００３１】
＜実施の形態によるサーチ方法＞
次に、本発明による実施の形態におけるパルス変調受信装置に係る初期同期方法について図５〜図９を参照しながら説明する。
【００３２】
図５のｃａｓｅ２は、ｃａｓｅ１と同じタイミングのゲート信号１とこのゲート信号１からチップ周期分遅延させたゲート信号２を用い、ゲート信号１、２のタイミングで重畳されたパルスをサーチ用リファレンスパルス（ｓｅａｒｃｈｅｒ　ｐｕｌｓｅ）としてサーチを行う一例である。
【００３３】
さらに図５のｃａｓｅ３は、ゲート信号１、２とゲート信号２からチップ周期分遅延させたゲート信号３とを用い、ゲート信号１〜３のタイミングで重畳されたパルスをサーチ用リファレンスパルスとしてサーチを行う一例である。このｃａｓｅ３は、チップ周期内でパルスが重ならないように可能なだけ多くの複数のパルスを重畳した例である。この場合のチップ周期内のサーチはリファレンスパルスをパルス周期内（例えば１／２パルス周期）でシフトすれば足りる。
【００３４】
ｃａｓｅ２、３では、通常のサーチを行うｃａｓｅ１に比べてサーチ時間の高速化を図るには、前記レプリカ発生器４０９を用いるとともに、サーチャ２１３内の相関器４０２として図６〜図９に示すような相関器を用いる。
【００３５】
レプリカ発生器４０９のパルス重畳部４１１はウインドウ制御部４１４で設定されるゲート信号のようなゲートタイミング情報に従い、フィンガー２２１，２２２，２２３と協働して、ｃａｓｅ１の場合はゲート信号１のｌｏｗ区間でリファレンスパルスを発生し、ｃａｓｅ２の場合はゲート信号１と２のＡＮＤをとったｌｏｗ区間で２つのパルスを重畳させたリファレンスパルスを発生し、ｃａｓｅ３の場合はゲート信号１〜３のＡＮＤをとったｌｏｗ区間で３つのパルスを重畳させたリファレンスパルスを発生する。これらリファレンスパルスを用いてサーチを行った後、所定位置だけパルスを移動して次のサーチを行う。後述するように、この移動位置の個数は従来より少なくて済む。さらに、進み／遅れ制御部４１０によりＰＮ系列の位相をずらし、このようなサーチをＰＮ系列の全位相について行う。
【００３６】
次に、サーチャ２１３の相関器４０２の具体例について説明する。
【００３７】
図６はゲート信号１〜３それぞれのパルス位置について独立に相関をとる３並列相関器４０２ａを示している。この３並列相関器４０２ａは、同一構成の３つの検出器（Ｄｅｔｅｃｔｏｒ１〜３）６００から構成される。各検出器６００は、積分器（Ｉｎｔｅｇｒａｔｏｒ）６０１、Ａ／Ｄ変換器（Ａ／Ｄ）６０２、１シンボル遅延器６０３、加算器６０４から成る。３つの検出器６００は、積分器６０１でそれぞれゲート信号１〜３のそれぞれのｌｏｗの区間で乗算器４０１の出力（逆拡散信号ｄｅｓｐｒｅａｄ　ｓｉｇｎａｌ）の積分を行い、Ａ／Ｄ変換器６０２で１シンボルレート毎にＡ／Ｄ変換した後、遅延器６０３で１シンボル周期分遅延させたＡ／Ｄサンプル値と現時刻のＡ／Ｄサンプル値との差を加算器６０４でとる。この加算器による減算は、ゲート区間の積分値の変化量を求めるためのものである。このような構成により、ゲート区間毎に積分器６０１をリセットする必要がなくなるので、積分器を簡易なアナログ回路で実現できる。加算器６０４の出力は、図４で上述したように２乗演算部４０３でそれぞれ２乗した後、ウインドウ制御部４１４で設定された加算回数（ｎ）分だけ加算器４０５でシンボル加算を行い、相関検出値としてレジスタ４０６に記憶する。なお、並列の検出器６００の各々に対応して、後段の２乗演算部４０３および加算器４０５も複数出力に対して並列に処理が実行される。
【００３８】
図７はゲート信号１と２とを重畳した重畳パルス位置、およびゲート信号３のパルス位置の２つのパルス位置について独立に相関をとる２並列相関器４０２ｂを示す。この２並列相関器４０２ｂは、２つの検出器７０１，７０２からなる。この各検出器は、図６に示した検出器６００と同じ構成のものであるが、一方の検出器７０１はゲート信号１，２の論理積をとるＡＮＤ回路７０５の出力をゲート信号として受け、複数パルス位置単位に相関検出値を求めることができる。本明細書において「複数パルス位置単位に相関検出値を求める」とは、複数のパルス位置全体として相関検出値が求まるが、主としてどのパルス位置がその相関検出値に寄与しているかまでは分からないことを意味している。他方の検出器７０２は、ゲート信号３のみを受け、単一のパルス位置についての相関検出値を求める。すなわち、検出器７０１，７０２は、ゲート信号１，２の重畳パルスのｌｏｗの区間およびゲート信号３のｌｏｗの区間でそれぞれ乗算器４０１の出力ｄｅｓｐｒｅａｄ　ｓｉｇｎａｌの積分を行い、１シンボルレート毎にＡ／Ｄ変換器６０２でＡ／Ｄ変換した後、遅延器６０３で１シンボル周期分遅延させたＡ／Ｄサンプル値と現時刻のＡ／Ｄサンプル値との差を加算器６０４で求める。これら求められた信号は、図４に示したように、それぞれ２乗演算部４０３で２乗された後、ウインドウ制御部４１４で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタ４０６に記憶される。この場合にも、並列の検出器７０１，７０２の各々に対応して、後段の２乗演算部４０３および加算器４０５も複数出力に対して並列に処理が実行される。２並列相関器４０２ｂは、図６の３並列相関器４０２ａに比べて、小規模でありながら、なお従来に比べて十分な高速性を実現可能である。
【００３９】
図８はゲート信号１〜３の重畳パルス位置について相関をとるシリアル相関器４０２ｃを示す。このシリアル相関器４０２ｃは、単一の検出器８００からなる。この検出器８００は、図６に示した検出器６００と同じであるが、積分器６０１には、ゲート信号１〜３のＡＮＤ出力を生成するＡＮＤ回路８０５の出力を受ける。検出器８００は、そのｌｏｗの区間で積分器６０１により乗算器４０１の出力の積分を行い、１シンボルレート毎にＡ／Ｄ変換器６０２でＡ／Ｄ変換した後、遅延器６０３で１シンボル周期分遅延させたＡ／Ｄサンプル値と現時刻のＡ／Ｄサンプル値との差を加算器６０４で求める。この出力は、それぞれ２乗した後、ウインドウ制御部４１４で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタに記憶される。したがって、この検出器６００は、複数パルス位置単位に相関検出値を求めることができる。このシリアル相関器４０２ｃの具体的な動作については後述する。シリアル相関器４０２ｃは、図７の２並列相関器４０２ｂに比べても、さらに小規模であり、かつなお従来に比べて相当の高速性を実現可能である。
【００４０】
図９はゲート信号１〜３の重畳パルス位置について、１つの積分器でタイミングの異なる３つのゲート信号の相関値を積算してそれぞれの相関検出値を並列に出力するシリアル相関器４０２ｄを示す。このシリアル相関器４０２ｄは、積分器９０１、Ａ／Ｄ変換器９０２、遅延器９０４、加算器９０５、セレクタ９０６からなる検出器９００で構成されている。この検出器はＡＮＤ回路９０３によりゲート信号１〜３の重畳したｌｏｗの区間を生成し、この区間で乗算器４０１の出力の積分を行う。さらに、ゲート信号１〜３の立ち上がりでＡ／Ｄ変換を行うタイミング信号ＣＫｃｔｌに従ってＡ／Ｄ変換器９０２でＡ／Ｄ変換した後、遅延器９０４に記憶された１サンプル前の積分値と現時刻の積分値との差分を加算器９０５で求め、ゲート信号１〜３のシンボル毎の積分値を順次セレクタ９０６に出力し、セレクタ９０６からゲート信号１〜３に対応する積分値をそれぞれ検出信号ｄｅｔｅｃｔ１〜３として出力する。これらの出力信号は、２乗演算部４０３でそれぞれ２乗された後、ウインドウ制御部で設定された加算回数分だけシンボル加算をされ相関検出値としてレジスタに記憶される。このシリアル相関器４０２ｄは、図８のシリアル相関器４０２ｃに比べて若干規模が増加するが、従来に比べて十分な高速性を実現可能である。
【００４１】
＜サーチとループ引き込み時間＞
図１０にパルス位置およびＰＮ位相のサーチ例を説明するためのグラフを示す。このグラフは、パルス位置およびＰＮ位相の組み合わせに対する相関検出値（加算器４０５の出力に対応）を示している。このグラフにおいて、受信信号の真のパルスが丸印○に位置するときのＳＮＲ（Ｓｉｇｎａｌ　ｔｏ　Ｎｏｉｓｅ　Ｒａｔｉｏ）＝６ｄＢにおけるｎ＝５の場合の相関検出値を示す。このように真の信号点以外のパルス位置、ＰＮ位相においても雑音の影響で相関検出値が大きな場合があり、ＳＮＲ＜６ｄＢをターゲットとする場合はｎ＞５としなければ、検出誤りが大きくなる。そのため全サーチに要する時間も３９０シンボル以上必要になる。
【００４２】
図１１に真のパルス位置より約１／４パルス周期ずれた場合のＴＴＬのループ引き込み特性を示す。図から約５０シンボルあれば引き込みに成功することが分かる。
【００４３】
また、これらから、初期同期に要する時間はサーチャの全サーチに要する時間が主であり、従来のような全サーチの後にＴＴＬによりループ引き込みを行う方法を改善すれば同期獲得に要する時間の削減が図れることが予想される。
【００４４】
ＲＡＫＥ受信機の場合、フィンガー毎に同じ復調部および同期部を備えている。これらは、サーチャで割り当てられた各パスの復調とトラッキングを独立に行う必要があるが、回路規模削減にはブロックの共通化が有効である。本実施の形態では、前述したように、ＲＡＫＥフィンガーのパルス発生器およびＰＮ発生器をサーチャで利用することにより回路規模の削減を図っている。
【００４５】
なお、ハンドオーバーや隣接セルサーチといった伝送路状況のサーチがＲＡＫＥ受信中に必要となった場合、各ＲＡＫＥフィンガーの復調電力から最も小さなＲＡＫＥフィンガーを比較選択してそのフィンガーの復調動作を停止させてパルス発生器およびＰＮ発生器をサーチャ用に切り替えて、所定のパルス位置およびＰＮ位相についてサーチを行うことができる。
【００４６】
＜実施の形態における初期同期方法＞
先に、サーチャのサーチ時間とＴＴＬの引き込み時間について説明した。ここでは、これらを利用した本発明のサーチャを用いた初期同期方法について説明する。
【００４７】
本実施の形態の伝搬環境（マルチパス伝搬路の推定例）は図１２に示す遅延プロファイルで与えられ、３つのＲＡＫＥフィンガーを備えたＲＡＫＥ受信機でパスダイバーシティを行うものとする。すなわち、３つのＲＡＫＥフィンガーに割り当てられるパスはｃ（７）、ｃ（１５）、ｃ（４１）のパルス位置（１〜３）とＰＮ位相（１〜１３）である。これらはパルス位置およびＰＮ位相がそれぞれ、１と２、３と５、２と１３に相当する。
【００４８】
図１３は図６の３並列相関器４０２ａを使用した場合の初期同期例を示す。図１３（ａ）は送信シンボル、ＰＮ系列と受信信号のタイミングを示している。本例では拡散ＰＮ１チップ当たり３パルス周期、処理利得１３、サーチ間隔は１／２パルス周期としているので、サーチするパルス位置は図１４に示すように計６個ある。また、３並列相関器を用いてそれぞれ、図５のｃａｓｅ３のようにゲート信号１，２，３について独立にサーチを行って相関検出値ｃ１（ｔ），ｃ２（ｔ），ｃ３（ｔ）を求めるので、図１４のように２つのパルス位置について時刻ｔ＝１，２でシフトすれば、チップ区間内のサーチができる。また、ＤＳ−ＳＳ用のＰＮ系列は処理利得１３なのでＰＮ位相を１３回シフトすればサーチできる。よって全サーチを行うには２６回（＝２×１３）シフトし、それぞれ相関検出値を計算すればよい。
【００４９】
送信時に割り当てられたパルス位置から、相関器４０２の出力である相関検出値は図１３（ｂ）のように表される。１パルス当たりの積分値はシンボル１の場合は図３（ｂ）のｌａｇ≒０における自己相関値、シンボル０の場合はそれを−１倍した値であり、他のパルス位置の積分値はマルチパスや雑音等の不確定成分となる。これら積分値は２乗をとって符号成分を除去し、ｎシンボル分加算すると図１３（ｃ）のようにパルス位置当たりの相関検出値が得られる。このとき、ｃ１（２）の正しい位置の相関検出値はＰＮ周期積分すれば１３倍の処理利得が得られるのでマルチパス成分は雑音とみなせる。
【００５０】
図１３に示した例では３並列相関器を用いているのでｎシンボル受信する毎に３つのパルス位置の相関検出値が得られ、ｎ×１３×２周期後、すなわち時刻ｔ＝　ｎ×１３×２＋１毎（ｎ＝０，１，２，…）に全サーチが終了する。このとき得られた７８個（＝３×１３×２）の相関検出値の中から３つのＲＡＫＥフィンガーに割り当てるため、３つの大きい値をもつパルス位置およびＰＮ位相を検出する。図１２からｃ（７），ｃ（１５），ｃ（４１）に相当する図１３（ｃ）のｃ１（３），ｃ３（５），ｃ２（１４）が検出される。ここにｃ（ｘ）は絶対的なパルス位置およびＰＮ位相のインデックスを表し、ｃｘ（ｘ）は計算時のインデックスを表している。３並列サーチの例では、次のような関係がある。
ｃ（１）＝ｃ１（１）、ｃ（２）＝ｃ２（１）、ｃ（３）＝ｃ３（１）、ｃ（４）＝ｃ１（２）、ｃ（５）＝ｃ２（２）、ｃ（６）＝ｃ３（２）、…、ｃ（７７）＝ｃ２（２６）、ｃ（７８）＝ｃ３（２６）
【００５１】
これらの検出されたパルス位置およびＰＮ位相を検出情報とし、それぞれＲＡＫＥフィンガー２２１，２２２，２２３に出力する。各ＲＡＫＥフィンガーではパルス発生器およびＰＮ発生器をそれぞれ適正値に合わせた後、ＴＴＬでループ引き込みを開始し、図１１（ｂ）のようにロック検出部で測定した復調信号電力が閾値以上になるとロック状態と判断し、ループ引き込み成功として初期同期を終える。また、サーチャは検出位置を出力した後も全サーチを繰り返し行い、各ＲＡＫＥフィンガーのＴＴＬがループ引き込みに成功した場合はその時点でサーチを終了する。ループ引き込みに失敗したＴＴＬがある場合は全サーチ終了後、ループ引き込みに成功した位置のＰＮ位相を除いて再度検出情報を未ロックのＲＡＫＥフィンガーに出力しループ引き込みを行い、成功した場合その時点でサーチを終了する。ただし、コンバイナ出力で所定の受信信号電力が得られている場合は、ループ引き込みができないＲＡＫＥフィンガーがあったとしてもサーチを終了して初期同期を終える。
【００５２】
図１５は図８のシリアル相関器４０２ｃを使用した場合の初期同期例を示す。図１４（ａ）は送信シンボルと受信信号のタイミングを示している。本例では図１３と同様なパルス構成を用いており、サーチは図１６のように計６個のパルス位置と１３個のＰＮ位相、計７８個について行う。本例の場合、図５のｃａｓｅ３に示したようにゲート信号１，２，３の３重畳されたパルス位置で独立にサーチを行って相関検出値ｃ１（ｔ）を求める。よって、図１５のようにＰＮ位相毎にパルス位置を時刻ｔ＝１，２で２回シフトし、すべてのＰＮ位相について相関検出値を求めれば全サーチが完了する。単一の検出器で同時に３つのパルス位置の相関検出値を求めるので、ｃ１（１）＝ｃ（１），ｃ（２），ｃ（３）、ｃ１（２）＝ｃ（４），ｃ（５），ｃ（６）、．．．、ｃ１（２６）＝ｃ（７６），ｃ（７７），ｃ（７８）となる。全サーチが完了した後、ｃ１（ｔ）の２６個のパルス位置における相関検出値について比較を行い、大きい順に３つのパルス位置およびＰＮ位相を検出する。
【００５３】
次に、（積分シンボル数ｎ×１３＜ＴＴＬのロック検出判定シンボル数）の場合、すなわちサーチ時間よりＴＴＬ引き込み時間の方が長い場合、例えばその検出値をｃ１（ｔａ）とすると、ｔａで重畳された図５のｃａｓｅ３のゲート信号１，２，３に相当する３つのパルス位置からＲＡＫＥフィンガーに割り当てるべき相関検出値を持つ位置を求める。そのため上記３つの相関検出値について、それぞれパルスが重畳された３つのパルス位置について再度ｎシンボル分のサーチを行い最大の値を求め、相関検出値の大きいパルス位置を各ＲＡＫＥフィンガーのパルス位置およびＰＮ位相として検出情報を各ＲＡＫＥフィンガーに出力する。パルス発生器およびＰＮ発生器をそれぞれ適正値に合わせた後、ＴＴＬでループ引き込みを開始し、図１１（ｂ）のようにロック検出部で測定した復調信号電力が閾値以上になるとロック状態と判断しループ引き込み成功として初期同期を終える。
【００５４】
一方、（積分シンボル数ｎ×１３＞ＴＴＬのロック検出判定シンボル数）の場合、すなわちサーチ時間よりＴＴＬ引き込み時間の方が短い場合、図１５（ｃ）に示すように、直ちに当該３つのパルス位置およびＰＮ位相を各ＲＡＫＥフィンガーに出力する。各ＲＡＫＥフィンガーは、パルス発生器およびＰＮ発生器をそれぞれ適正値に合わせた後、ゲート信号１，２，３のパルス位置について順次、ＴＴＬでループ引き込みを開始し、引き込みに成功するとその時点で初期同期を終える。サーチャは検出情報を出力した後、再度全サーチを行い、各ＲＡＫＥフィンガーのＴＴＬが３つのパルス位置のいずれについてもループ引き込みに失敗したＴＴＬがある場合は全サーチ終了後、ループ引き込みに成功した位置のＰＮ位相を除いて再度検出情報を未ロックのＲＡＫＥフィンガーに出力しループ引き込みを行い、成功した場合その時点でサーチを終了する。ただし、コンバイナ出力で所定の受信信号電力が得られている場合は、ループ引き込みができないＲＡＫＥフィンガーがあったとしてもサーチを終了して初期同期を終える。
【００５５】
なお、ＴＴＬが引き込みを行っている間、サーチャがサーチを行ってサーチ結果が得られ、その相関検出値がＴＴＬで引き込みを行っているＲＡＫＥフィンガーに割り当てられたパルス位置およびＰＮ位相の相関検出値より大きく、同期獲得あるいは引き込み中のフィンガーに割り当てたＰＮ位相でないとき、同期を獲得していないフィンガーの中で最も速いタイミングで引き込みを行えるフィンガーに対して、次の引き込みを行うパルス位置およびＰＮ位相が決まっていたとしても、当該相関検出値の大きな値を持つパルス位置およびＰＮ位相について引き込みを行う。
【００５６】
一般には、サーチ時間よりＴＴＬ引き込み時間の方が短いので、図１５，図１６のような重畳パルスを用いた初期同期は、（積分シンボル数ｎ×１３＞ＴＴＬのロック検出シンボル数）となり、全サーチの後、重畳された個々のパルスを分解して、それぞれのパルス位置についてＴＴＬでループ引き込みを行うことによりサーチ結果の判定が行える。そのため重畳パルスを分解して再度、サーチによるｎシンボル分の相関検出値を求めなくてもよいので、処理量の削減を図って高速に初期同期を行うことができる。
【００５７】
さらに、サーチ時はＲＡＫＥフィンガーのパルス発生器およびＰＮ発生器を流用することにより、サーチャ専用のパルス発生器およびＰＮ発生器は不要になり、回路規模削減を図ることができる。
【００５８】
以上では、図６および図８の相関器について説明したが、図９の相関器は図８の相関器の処理と同様である。図７の２並列相関器の場合には例えば図６と図８の相関器の処理を折衷した形で処理を行うことが可能である。
【００５９】
【発明の効果】
本発明によれば、初期同期時のみならず、ＲＡＫＥ受信中に初期同期以外のサーチが必要になった場合も、パルス発生器およびＰＮ発生器としてＲＡＫＥフィンガーのものを流用することにより、サーチ専用のパルス発生器およびＰＮ発生器を必要としない。したがって、回路規模の削減を図ることができる。
【００６０】
パルス変調受信装置において、重畳されたパルス位置の相関検出値が受信パルス信号の候補となった場合、重畳されたパルス位置を分解し、複数ＲＡＫＥフィンガーで並列にループ引き込みを行うことにより、再度サーチを行わなくても、効率的なパルス位置サーチと同期獲得を行える。
【００６１】
また、同期を獲得したＲＡＫＥフィンガーのＴＴＬ誤差情報を用いてクロックを制御することにより、ＲＡＫＥ受信機クロックを効率的に供給できる。
【００６２】
マルチパスチャンネルにおいて、チップ周期以上離れた複数受信パルス信号を検出してＲＡＫＥフィンガーに割り当てることにより、ＲＡＫＥフィンガー毎にチップ内で重畳されたパルス位置を分解して順次引き込みを行って同期を獲得できるので、効率的なＲＡＫＥ受信を行うことができる。
【００６３】
サーチによって相関検出値の大きな値が得られた場合は即座に同期を獲得していないＲＡＫＥフィンガーのＴＴＬにその大きな相関検出値をもつパルス位置およびＰＮ位相を割り当てて引き込みが行えるので、サーチの高速化を図ることができる。
【図面の簡単な説明】
【図１】パルス変調送信装置の概略構成を示すブロック図である。
【図２】パルス変調受信装置の概略構成を示すブロック図である。
【図３】本発明の実施の形態で用いるパルス変調のためのパルス波形（ａ）と自己相関（ｂ）の説明図である。
【図４】本発明の信号検出装置に係るサーチャの一例の概略構成を示すブロック図である。
【図５】従来および本発明の実施の形態におけるパルス重畳と並列サーチを説明するためのタイミング図である。
【図６】本発明の実施の形態における３並列相関器の構成例を示す図である。
【図７】本発明の実施の形態における２並列相関器の構成例を示す図である。
【図８】本発明の実施の形態におけるシリアル相関器（直列出力）の構成例を示す図である。
【図９】本発明の実施の形態におけるシリアル相関器（並列出力）の構成例を示す図である。
【図１０】パルス位置およびＰＮ位相のサーチ例を説明するためのグラフである。
【図１１】真のパルス位置より約１／４パルス周期ずれた場合のＴＴＬのループ引き込み特性を示すグラフである。
【図１２】本実施の形態における伝搬環境（マルチパス伝搬路の推定例）の遅延プロファイルを示すグラフである。
【図１３】図６の３並列相関器を使用した場合の初期同期例を示す図である。
【図１４】図１３の例におけるサーチのパルス位置を示す図である。
【図１５】図８のシリアル相関器を使用した場合の初期同期例を示す図である。
【図１６】図１５の例におけるサーチのパルス位置を示す図である。
【符号の説明】
１０１…スクランブラ（Ｓｃｒａｍｂｌｅｒ）、１０２…ＰＮ発生器（ＰＮ　ｃｏｄｅ　ｇｅｎｅｒａｔｏｒ）、１０３…パルス発生器（Ｐｕｌｓｅ　ｇｅｎｅｒａｔｏｒ）、１０４…乗算器、１０５…送信ＲＦ部、１０６…送信アンテナ、２０１…受信アンテナ、２０２…受信ＲＦ部、２０３…パルス発生器（Ｐｕｌｓｅ　ｇｅｎｅｒａｔｏｒ）、２０４…ＰＮ発生器（ＰＮ　ｃｏｄｅ　ｇｅｎｅｒａｔｏｒ）、２０５…乗算器、２０６…積分ダンプ部（Ｉｎｔｅｇｒａｔｅ　＆　ｄｕｍｐ）、２０７…ロック検出部（Ｌｏｃｋ　ｄｅｔｅｃｔｏｒ）、２０８…タイムトラッキングループ（ＴＴＬ）、２１０…コンバイナ（Ｃｏｍｂｉｎｅｒ：合成器）、２１１…デスクランブラ（Ｄｅ−ｓｃｒａｍｂｌｅｒ）、２１２…電圧制御発振器（ＶＣＯ）、２１３…サーチャ（Ｓｅａｒｃｈｅｒ）、２２１，２２２，２２３…ＲＡＫＥフィンガー、４０１…乗算器（Ｍｕｌｔｉｐｌｉｅｒ）、４０２…相関器（Ｃｏｒｒｅｌａｔｏｒ）、４０２ａ…３並列相関器、４０２ｂ…２並列相関器、４０２ｃ…シリアル相関器（直列出力）、４０２ｄ…シリアル相関器（並列出力）４０３…２乗演算部、４０４…パルス位置推定部（Ｐｕｌｓｅ　ｐｏｓｉｔｉｏｎ　ｅｓｔｉｍａｔｏｒ）、４０５…加算部（ａｄｄｅｒ）、４０６…レジスタ（ｒｅｇｉｓｔｅｒ）、４０７…比較器（Ｃｏｍｐａｒａｔｏｒ）、４０８…セレクタ（Ｓｅｌｅｃｔｏｒ）、４０９…レプリカ発生器（Ｒｅｐｌｉｃａ　ｇｅｎｅｒａｔｏｒ）、４１０…進み／遅れ制御部（ａｄｖａｎｃｅ／ｒｅｔａｒｄ）、４１１…パルス重畳部（ｓｕｐｅｒｉｍｐｏｓｉｔｉｏｎ）、４１２…ウインドウ制御部（Ｗｉｎｄｏｗ　ｃｏｎｔｒｏｌｌｅｒ）
【図１】
2004096472.tif 000003
【図２】
2004096472.tif 000004
【図３】
2004096472.tif 000005
【図４】
2004096472.tif 000006
【図５】
2004096472.tif 000007
【図６】
2004096472.tif 000008
【図７】
2004096472.tif 000009
【図８】
2004096472.tif 000010
【図９】
2004096472.tif 000011
【図１０】
2004096472.tif 000012
【図１１】
2004096472.tif 000013
【図１２】
2004096472.tif 000014
【図１３】
2004096472.tif 000015
【図１４】
2004096472.tif 000016
【図１５】
2004096472.tif 000017
【図１６】
2004096472.tif 000018