(57)【要約】【課題】メモリの使用効率を上げることが可能なデータ転送制御方法、データ転送制御装置及び表示装置を提供する。【解決手段】ＡＳＩＣ１１は、第１レジスタ１４、ＤＲＡＭコントローラ１５、第２レジスタ１６及びＬＣＤコントローラ１７を備える。第１レジスタ１４にデータを格納するデータ格納ルールは、データ量、フレームメモリ１２のバス幅Ｍ等を考慮して必要以上にダミーデータＤを付加しないために次の条件を満たすように定められている。Ｍ×Ｎ＝Ｐ×Ｂ×Ｈ＋Ｄ（但しＤは、０＜Ｄ＜Ｂ×Ｈ）　…（１）ここで、Ｍは外部バスのバス幅（ビット）、Ｍ×Ｎは第１レジスタ１４の容量を指し、Ｎは２以上の自然数となる。Ｈはサブピクセルの階調数（ビット）、Ｂは基本色数、Ｐはピクセル数、Ｄはダミーデータのビット数である。第１レジスタ１４には上記条件式（１）で定まるＰピクセル分のデータが格納される度に、Ｄビットのダミーデータが付加される。【選択図】　　　図１
2004139431.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力される階調数Ｈビットのサブピクセルデータをバス幅Ｍビットの外部バスを介して外部メモリに順次書き込むとともに所定処理を行う必要時に前記外部メモリから前記サブピクセルデータを読み出すデータ転送制御方法において、
前記階調数Ｈビットのサブピクセルデータを基本色数Ｂ×ピクセル数ＰのＰピクセル分格納すると、Ｄビットの冗長データを付加してＭ×Ｎ（但しＮは２以上の自然数）ビットのデータを生成する段階と、
前記冗長データの付加された前記データを前記外部メモリのバス幅Ｍに合わせてＮ分割して該外部メモリにＮ回に分けて転送し書き込む段階と、
前記所定処理を行う必要時に前記外部メモリから前記データをＭビットずつ読み出すとともに前記冗長データを取り除き前記サブピクセルデータを再生する段階とを備え、
Ｍ×Ｎ＝Ｐ×Ｂ×Ｈ＋Ｄ、且つ、０＜Ｄ＜Ｂ×Ｈ
を満たすように前記ピクセル数Ｐと前記冗長データのビット数Ｄが設定されていることを特徴とするデータ転送制御方法。
【請求項２】
外部から入力される階調数Ｈビットのサブピクセルデータをバス幅Ｍの外部バスを介して外部メモリに順次書き込むとともに所定処理を行う必要時に前記外部メモリから前記サブピクセルデータを読み出すデータ転送制御装置において、
Ｍ×Ｎ（但しＮは２以上の自然数）ビットの容量を有し、前記階調数Ｈのサブピクセルデータを基本色数Ｂ×ピクセル数ＰのＰピクセル分格納すると、前記容量の残りＤビットに冗長データを付加する格納手段と、
前記格納手段から前記冗長データの付加されたＭ×Ｎビットのデータを入力し、そのデータを前記外部メモリのバス幅Ｍに合わせてＮ分割して該外部メモリにＮ回に分けて転送し書き込む制御手段と、
前記所定処理を行う必要時に前記外部メモリから前記データをＭビットずつ読み出すとともに前記冗長データを取り除き前記サブピクセルデータを再生する再生手段とを備え、
Ｍ×Ｎ＝Ｐ×Ｂ×Ｈ＋Ｄ、且つ、０＜Ｄ＜Ｂ×Ｈ
を満たすように前記ピクセル数Ｐと前記冗長データのビット数Ｄが設定されていることを特徴とするデータ転送制御装置。
【請求項３】
前記階調数Ｈビットのサブピクセルデータは外部からシリアル転送で入力されることを特徴とする請求項２に記載のデータ転送制御装置。
【請求項４】
前記再生手段は、前記外部メモリからデータをＭビットずつ読み出すとともにＮ回読み出したデータをＭ×Ｎビットのデータに再結合する第２の制御手段と、
前記再結合されたＭ×Ｎビットの前記データを格納する第２の格納手段とを備え、
前記第２の格納手段に格納されたＭ×Ｎビットの前記データからＤビットの冗長データを除去し、その除去後の（Ｍ×Ｎ−Ｄ）ビットのデータをさらにＰ×Ｂ分割して前記階調数Ｈビットのサブピクセルデータを再生することを特徴とする請求項２又は請求項３に記載のデータ転送制御装置。
【請求項５】
前記再生手段により再生された前記サブピクセルデータに基づく画像を表示体に表示させる表示処理を前記所定処理として行う表示処理手段を備えたことを特徴とする請求項２〜請求項４のいずれか一項に記載のデータ転送制御装置。
【請求項６】
請求項５に記載のデータ転送制御装置と、前記外部メモリと、前記データ転送制御装置から転送されるデータに基づき画像を表示する表示体とを備える表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、外部から入力した画像データを所定処理を行う前に外部メモリに一時書き込むデータ転送制御方法、データ転送制御装置及び表示装置に関するものである。
【０００２】
【従来の技術】
従来、例えば１ピクセルが１８ビット（Ｒ，Ｇ，Ｂ各６ビット）のデータ量で構成される画像データをＤＲＡＭで構成されるフレームメモリに格納する場合、フレームメモリのバス幅（１６ビット）を考慮して画像データを格納していた。例えば、図４（ａ）に示すように、各色データに２ビットの冗長データとしてのダミーデータを付加して８ビットのデータを生成して合計２４ビットとすると共に、８ビットのダミーデータを付加することによって全体として３２ビットに拡張して１６ビットずつ転送しフレームメモリに格納していた。このため、３ピクセル分の画像データを格納する場合、メモリ空間は全体として１２バイト必要であった。
【０００３】
先行技術文献情報はなし。なお、従来技術として挙げた図は文献公知発明ではなく公知・公用技術に基づくものです。
【０００４】
【発明が解決しようとする課題】
ところが、前記の図４（ａ）に示すようなデータ格納方法では、ダミーデータが多く、画像サイズが大きくなった場合、既存のフレームメモリでは処理速度が遅くなったり、メモリ空間が足りない等により対応できない場合があった。例えばフレームメモリから読み出したデータを６４ビット（８バイト）ずつ処理する場合、その６４ビットずつ処理するページサイクル毎に２ピクセル分のデータしか処理できないので、その分、画像の表示処理速度が遅くなっていた。
【０００５】
このため、メモリ空間を減らすために、図４（ｂ）に示すように、８ビットのダミーデータの部分を詰める形で格納することが考えられる。これにより３ピクセル分の画像データを格納するために９バイトのメモリ空間でよく、メモリ空間を減らすことができる。
【０００６】
図４（ｂ）に示すようなデータ格納方法の場合、メモリ空間を減らすことは可能である。しかし、フレームメモリへのアクセスは１６ビットで行うため、９バイトという奇数バイトのメモリ空間では、例えばフレームメモリから読み出したデータを６４ビット（８バイト）ずつ処理する場合、３ピクセル目については残りのデータが次回来るまでページサイクル１回分処理を待たなければならない。この場合、１ピクセル分全て揃うまでデータを保持しなければならない無駄が発生するうえ、その分処理速度も期待するほど上がらないという問題がある。
【０００７】
本発明は前記問題点を解決するためになされたものであって、その目的は冗長データを少なくし、メモリの使用効率を上げることが可能なデータ転送制御方法、データ転送制御装置及び表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記問題点を解決するために本発明のデータ転送制御方法では、外部から入力される階調数Ｈビットのサブピクセルデータをバス幅Ｍビットの外部バスを介して外部メモリに順次書き込むとともに所定処理を行う必要時に前記外部メモリから前記サブピクセルデータを読み出すデータ転送制御方法において、前記階調数Ｈビットのサブピクセルデータを基本色数Ｂ×ピクセル数ＰのＰピクセル分格納すると、Ｄビットの冗長データを付加してＭ×Ｎ（但しＮは２以上の自然数）ビットのデータを生成する段階と、前記冗長データの付加された前記データを前記外部メモリのバス幅Ｍに合わせてＮ分割して該外部メモリにＮ回に分けて転送し書き込む段階と、前記所定処理を行う必要時に前記外部メモリから前記データをＭビットずつ読み出すとともに前記冗長データを取り除き前記サブピクセルデータを再生する段階とを備え、Ｍ×Ｎ＝Ｐ×Ｂ×Ｈ＋Ｄ、且つ、０＜Ｄ＜Ｂ×Ｈを満たすように前記ピクセル数Ｐと前記冗長データのビット数Ｄが設定されている。
【０００９】
この発明によれば、外部メモリにサブピクセルデータを格納するのに、Ｐピクセル分当たり冗長データがＤビット（０＜Ｄ＜Ｂ×Ｈ）で済む。よって、冗長データを少なくし、メモリの使用効率を上げることが可能となる。
【００１０】
また、本発明のデータ転送制御装置では、外部から入力される階調数Ｈビットのサブピクセルデータをバス幅Ｍの外部バスを介して外部メモリに順次書き込むとともに所定処理を行う必要時に前記外部メモリから前記サブピクセルデータを読み出すデータ転送制御装置において、Ｍ×Ｎ（但しＮは２以上の自然数）ビットの容量を有し、前記階調数Ｈのサブピクセルデータを基本色数Ｂ×ピクセル数ＰのＰピクセル分格納すると、前記容量の残りＤビットに冗長データを付加する格納手段と、前記格納手段から前記冗長データの付加されたＭ×Ｎビットのデータを入力し、そのデータを前記外部メモリのバス幅Ｍに合わせてＮ分割して該外部メモリにＮ回に分けて転送し書き込む制御手段と、前記所定処理を行う必要時に前記外部メモリから前記データをＭビットずつ読み出すとともに前記冗長データを取り除き前記サブピクセルデータを再生する再生手段とを備え、Ｍ×Ｎ＝Ｐ×Ｂ×Ｈ＋Ｄ、且つ、０＜Ｄ＜Ｂ×Ｈを満たすように前記ピクセル数Ｐと前記冗長データのビット数Ｄが設定されている。
【００１１】
この発明によれば、外部メモリにサブピクセルデータを格納するのに、Ｐピクセル分当たり冗長データがＤビット（０＜Ｄ＜Ｂ×Ｈ）で済む。よって、冗長データを少なくし、メモリの使用効率を上げることが可能となる。
【００１２】
また本発明では、前記階調数Ｈビットのサブピクセルデータは外部からシリアル転送で入力される。従って、シリアル転送されてくるデータが所定処理を行うために必要なだけ送られてくるまでの間、データを外部メモリに一時格納する場合、外部メモリの冗長データを少なくし、メモリの使用効率を上げることが可能となる。
【００１３】
さらに本発明では、前記再生手段は、前記外部メモリからデータをＭビットずつ読み出すとともにＮ回読み出したデータをＭ×Ｎビットのデータに再結合する第２の制御手段と、前記再結合されたＭ×Ｎビットの前記データを格納する第２の格納手段とを備え、前記第２の格納手段に格納されたＭ×Ｎビットの前記データからＤビットの冗長データを除去し、その除去後の（Ｍ×Ｎ−Ｄ）ビットのデータをさらにＰ×Ｂ分割して前記階調数Ｈビットのサブピクセルデータを再生する。
【００１４】
この発明によれば、外部メモリからデータをＭビットずつ読み出すとともにＮ回読み出したデータはＭ×Ｎビットのデータに再結合される。Ｍ×ＮビットのデータからＤビットの冗長データを除去し、その除去後の（Ｍ×Ｎ−Ｄ）ビットのデータをさらにＰ×Ｂ分割して階調数Ｈビットのサブピクセルデータが再生される。つまり、Ｐピクセル単位でサブピクセルデータの再生が行われることになり、１ピクセルを構成するサブピクセルデータが２回に分けて再生処理されることが避けられ、次の再生処理を待つ待ち時間により処理速度が遅くなることを回避できる。
【００１５】
また本発明では、前記再生手段により再生された前記サブピクセルデータに基づく画像を表示体に表示させる表示処理を前記所定処理として行う表示処理手段を備えている。この発明によれば、表示処理のためにデータを外部メモリに一時格納する場合、外部メモリの冗長データを少なくし、メモリの使用効率を上げることが可能となる。
【００１６】
本発明の表示装置は、請求項５に記載のデータ転送制御装置と、前記外部メモリと、前記データ転送制御装置から転送されるデータに基づき画像を表示する表示体とを備えている。この発明によれば、表示処理のためにデータを外部メモリに一時格納する場合、外部メモリの冗長データを少なくし、メモリの使用効率を上げることが可能となる。また、表示処理速度を速くすることが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明をプリンタにおいて使用されるデータ転送制御装置に具体化した一実施形態を図１〜図３に従って説明する。なお、本実施形態におけるプリンタは表示装置を備え、その表示装置には印刷画像を印刷前にプレビュー表示することで、ユーザが画像確認やプリントレイアウト確認が行えるようにしている。
【００１８】
図２は、プリンタと表示装置の概略構成図を示す。プリンタ１と表示装置１０はシリアルＩ／Ｆにより接続されている。プリンタ１は、ＣＰＵ２及び印刷実行部３を備える。ＣＰＵ２は、各種画像データ（Ｒ，Ｇ，Ｂ各６ビット）を表示装置１０に出力する。画像データはＲ，Ｇ，Ｂ各色６ビットの合計１８ビットで１ピクセルを構成する。なお、プリンタ１のＣＰＵ２は、パソコン等から入力される画像データ以外に、メモリーカード等の記録メディアから直接画像データを入力することが可能に構成されている。また、ＣＰＵ２は、印刷する画像が決定されると、その印刷画像のデータを印刷データとして印刷実行部３に送信する。
【００１９】
印刷実行部３は、ＣＰＵ２から受信した印刷データに基づき、キャリッジ制御及びヘッド制御（インク吐出制御）を実行する。印刷実行部３は、具体的には図示しない印刷機構を駆動制御する処理回路であって、その印刷機構を構成する記録ヘッド（例えば圧電式ヘッド）、キャリッジモータ、紙送りモータ、ロール紙駆動モータ等と電気的に接続されている。
【００２０】
表示装置１０は、データ転送制御装置としてのＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　ＩＣ　（特定用途向けＩＣ））１１、外部メモリとしてのフレームメモリ１２及び表示体としてのＬＣＤ（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ）１３を備える。ＬＣＤ１３は、表示装置１０の画面を構成し、ＡＳＩＣ１１からの画像信号に基づき印刷画像を表示する。
【００２１】
フレームメモリ１２とは、ＤＲＡＭで構成された１画面に表示される分のデータを記憶するための専用のメモリＩＣであり、本例では４Ｍビットのメモリ容量を有する。なお、ＤＲＡＭで構成されるフレームメモリ１２へのアクセスは、１６ビット単位で行われる。
【００２２】
ＡＳＩＣ１１はプリンタ１のＣＰＵ２とシリアルＩ／Ｆにより接続されており、ＣＰＵ２からシリアル転送で入力される画像データを１画面分蓄積されるまでフレームメモリ１２に一時格納する。また、ＡＳＩＣ１１は１画面分の画像データがフレームメモリ１２に蓄積されると、フレームメモリ１２内の画像データを読み出し、画像信号としてＬＣＤ１３に送信する。
【００２３】
図１は、ＡＳＩＣの概略構成図を示す。ＡＳＩＣ１１は、格納手段としての第１レジスタ１４、制御手段及び第２の制御手段としてのＤＲＡＭコントローラ１５、第２の格納手段としての第２レジスタ１６及びＬＣＤ１３の表示制御を行う表示処理手段としてのＬＣＤコントローラ１７を備える。ここで、第１レジスタ１４及び第２レジスタ１６はＡＳＩＣ１１内でデータ制御を司るデータコントローラ１８に内蔵されている。なお、ＤＲＡＭコントローラ１５及び第２レジスタ１６により再生手段が構成される。
【００２４】
データコントローラ１８はバス幅６４ビットの内部バスを介してＤＲＡＭコントローラ１５と接続されている。また、ＤＲＡＭコントローラ１５は前述のとおりバス幅１６ビットの外部バスを介してフレームメモリ１２と接続されている。
【００２５】
プリンタ１からシリアル転送される画像データは、１画面分（例えば数千〜数万ピクセル）のＲＧＢデータであり、１ピクセル当たりのＲＧＢデータは階調数６ビットのサブピクセルデータで構成される。つまり、画像データは、サブピクセルデータＲ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，…で構成される。
【００２６】
第１レジスタ１４は、６４ビットのレジスタで構成され、シリアル転送で入力されるサブピクセルデータＲ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，…を順次格納するとともに、３ピクセル分（５４ビット）のサブピクセルデータが格納される度に、その残り容量に冗長データとして１０ビットのダミーデータを付加する。
【００２７】
ＤＲＡＭコントローラ１５は、第１レジスタ１４に格納された６４ビットのデータを内部バスを介して入力するとともに、外部バスのバス幅１６ビットに合わせ、６４ビットのデータを４分割する。そしてＤＲＡＭコントローラ１５は、４分割した１６ビットのデータを４回に分けて外部バスを介してフレームメモリ１２に転送する。
【００２８】
ここで、第１レジスタ１４にサブピクセルデータを格納するデータ格納ルールは、データ量、フレームメモリ１２のバス幅Ｍ等を考慮して必要以上にダミーデータを付加しないために次の条件を満たすように定められている。
Ｍ×Ｎ＝Ｐ×Ｂ×Ｈ＋Ｄ（但しＤは、０＜Ｄ＜Ｂ×Ｈ）　…（１）
ここで、Ｍは外部バスのバス幅（ビット）、Ｍ×Ｎは第１レジスタ１４の容量を指しこれゆえＮは２以上の自然数となる。また、Ｈはサブピクセルの階調数（ビット）、Ｂは基本色数、Ｐはピクセル数、Ｄはダミーデータのビット数である。容量Ｍ×Ｎビットの第１レジスタ１４には上記条件式（１）で定まるＰピクセル分のデータが格納される度に、同条件式（１）で定まるＤビットのダミーデータが付加される。
【００２９】
本実施形態では、外部バスのバス幅Ｍは１６ビット、サブピクセルの階調数Ｈは６ビット、基本色数ＢはＲＧＢの３色と決まり、またＮは、データコントローラ１８において一度に扱うデータＭ×Ｎが６４ビットであることから、バス幅Ｍが１６ビットの場合は「４」に決まる。そのため、本実施形態においては、Ｍ＝１６、Ｎ＝４であり、上記条件式（１）を満たすＰ，Ｄは、Ｐ＝３、Ｄ＝１０となる。よって、データコントローラ１８は、６４ビットの第１レジスタ１４に３ピクセル分のサブピクセルデータが格納される度に１０ビットのダミーデータを付加するように構成されている。
【００３０】
ここで、上記条件式（１）の考え方を説明する。
外部メモリであるフレームメモリ１２にデータを格納するときのバス幅は１６ビットであるので、ＤＲＡＭコントローラ１５により１６ビットずつ等分割できるように、第１レジスタ１４は１６ビットのＮ倍（但し、Ｎは２以上の自然数）とする必要がある。本実施形態ではＮ＝４とし、第１レジスタ１４の容量を６４ビットとしている。これはデータコントローラ１８で扱うデータが６４ビットであることも根拠になっている。
【００３１】
また、１ピクセル分のデータは、第１レジスタ１４からＤＲＡＭコントローラ１５へ転送される際に切り離さず転送したい要求がある。これは、ＤＲＡＭコントローラ１５から第２レジスタ１６へ６４ビットのデータを転送する際に、１ピクセル分のデータが２回に分けて転送されることを回避するためである。つまり、１回目の転送データの末尾（但しダミーデータ以外）に１ピクセルのうち最初の一部のサブピクセルデータが転送されてきた後、残りのサブピクセルデータが次回の先頭に転送されてくることになると、その１ピクセル分のデータが揃うまで待つ無駄な待ち時間が発生するためである。例えば３ピクセル単位で画像信号をＬＣＤコントローラ１７に転送する場合、この待ち時間を無くすには、１回の転送で３ピクセルを切り離さずに転送すればよく、つまり３ピクセル分のデータを８バイトに格納できることが必要となる。よって、ピクセルを最小単位（Ｂ×Ｈ）としてサブピクセルデータを第１レジスタ１４の容量Ｍ×Ｎにできるだけ多くのピクセル数Ｐで詰め込むことが条件（Ｐ×Ｂ×Ｈ）となる。これを条件で表すと、容量Ｍ×Ｎに、ピクセルを最小単位とする（Ｂ×Ｈ）ビットがＰピクセル分入り、そのときの残り容量のＤが最小単位（Ｂ×Ｈ）ビットより小さいことである。以上より上記条件式（１）が導き出される。
【００３２】
図３は、フレームメモリへのデータ転送を示す説明図である。
第１レジスタ１４は、プリンタ１本体からシリアル転送で入力されるサブピクセルデータを上記条件式（１）を満たすように３ピクセル分順に列べ、ダミーデータＤを付加する。こうしてサブピクセルデータが３ピクセル分、即ち、５４ビットの画像データが格納されるとその５４ビットの画像データに１０ビットのダミーデータＤを付加して、６４ビットのデータＤ１を生成する。そして、そのデータＤ１は第１レジスタ１４から内部バスを介してＤＲＡＭコントローラ１５に送られる。
【００３３】
ＤＲＡＭコントローラ１５は、第１レジスタ１４から６４ビットのデータＤ１を入力すると、フレームメモリ１２のバス幅１６ビットに合わせてデータＤ１を４分割する。そしてＤＲＡＭコントローラ１５は６４ビットのデータＤ１を４分割して得られた１６ビットの各データＤ１ａ，Ｄ１ｂ，Ｄ１ｃ，Ｄ１ｄを１６ビットずつ４回に分けて外部バスを介してフレームメモリ１２にそれぞれ書き込み格納する。ＤＲＡＭコントローラ１５は、この動作を繰り返し行い、１画面分の画像データをフレームメモリ１２に順次格納していく。
【００３４】
そして、ＤＲＡＭコントローラ１５は、１画面に表示する分のデータを格納するとフレームメモリ１２から順に１６ビット単位でデータを読み出し、４回読み出す毎にその読み出したデータＤ１ａ，Ｄ１ｂ，Ｄ１ｃ，Ｄ１ｄを再結合する。そして、その再結合後の６４ビットのデータＤ２を内部バスを介して第２レジスタ１６に格納する。
【００３５】
データコントローラ１８は、第２レジスタ１６に格納された６４ビットのデータＤ２から１０ビットのダミーデータＤを除去し、その除去後の５４ビットのデータ（Ｄ２−Ｄ）を９分割し、３ピクセル分のサブピクセルデータを再生成する。そして３ピクセル分のサブピクセルデータをＬＣＤコントローラ１７に出力する。こうしてＤＲＡＭコントローラ１５から再結合後の６４ビットのデータＤ２が所定のページサイクル毎に転送される度に、そのデータＤ２から再生成された３ピクセル分のサブピクセルデータが第２レジスタ１６からＬＣＤコントローラ１７に出力される。ＬＣＤコントローラ１７は、第２レジスタ１６から入力されるサブピクセルデータを画像信号に変換し、その画像信号をＬＣＤ１３に送信することで、ＬＣＤ１３の表示制御を行う。その結果、画面を構成するＬＣＤ１３には１画面分の画像が表示される。
【００３６】
従って、本実施形態では、プリンタ１のＣＰＵ２からシリアルＩ／Ｆを介してＡＳＩＣ１１に入力されたサブピクセルデータ（Ｒ，Ｇ，Ｂ各６ビット）は、第１レジスタ１４に条件式（１）から定まる３ピクセル分格納される度に１０ビットのダミーデータＤが付加される。よって、第１レジスタ１４からＤＲＡＭコントローラ１５へ転送されたデータＤ１が４分割されて１６ビットずつフレームメモリ１２に書き込まれる結果、３ピクセル分のデータＤ１をフレームメモリ１２に格納するのに、８バイト（６４ビット）のメモリ空間で済むことになる。
【００３７】
そして、フレームメモリ１２からデータを読み出す際は、フレームメモリ１２から１６ビットずつ読み出されたデータ４つをＤＲＡＭコントローラ１５が再結合し、その再結合後の６４ビットのデータＤ２がＤＲＡＭコントローラ１５からページサイクル毎に第２レジスタ１６に送られてくる。この６４ビットのデータＤ２には３ピクセル分のサブピクセルデータが含まれているので、ページサイクル毎に３ピクセル分のサブピクセルデータをＬＣＤコントローラ１７に送信することが可能となる。その結果、画面を構成するＬＣＤ１３には印刷画像が、ページサイクル当たり３ピクセル分の画像信号が送信されることからその分は相対的に短時間で表示されることになる。その後、ユーザは画面に表示された印刷画像をプレビューすることで事前に確認し、印刷実行の操作がなされた場合は、プリンタ１のＣＰＵ２から印刷実行部３に印刷データが送信され、ＬＣＤ１３に表示されている画像と同じ内容の印刷画像が印刷される。
【００３８】
本実施形態によれば、以下の効果を得ることができる。
（１）フレームメモリ１２の使用効率を上げるため、条件式　Ｍ×Ｎ＝Ｐ×Ｂ×Ｈ＋Ｄ（但し、Ｄは０＜Ｄ＜Ｂ×Ｈ）　を満たすように第１レジスタ１４に格納するピクセル数及びダミーデータＤを選択した。そして、フレームメモリ１２のバス幅が１６ビットで第１レジスタ１４の容量が６４ビットである本実施形態では、Ｐ＝３及びＤ＝１０となるように第１レジスタ１４のデータ格納ルールを定めるとともに、ＤＲＡＭコントローラ１５におけるデータＤ１の分割数を４分割に構成した。これにより、３ピクセル分の画像データをフレームメモリ１２に格納するのに必要なメモリ空間が８バイトで済むことになる。従って、メモリの使用効率を向上させることができ、従来と同一サイズメモリで、より大きい画像データの格納が可能となる。
【００３９】
（２）３ピクセル分の画像データをフレームメモリ１２に格納するのに必要なメモリ空間が８バイトで済むことから、フレームメモリ１２からデータを読み出す際は、ＤＲＡＭコントローラ１５からページサイクル毎に転送される６４ビットのデータＤ２に３ピクセル分の画像データが含まれることになる。従って、１ピクセルを構成するサブピクセルが２回に分かれて転送されることがなく、第２レジスタ１６で次回に残りのサブピクセルが転送されてくるのを待つ無駄が発生しない。しかもページサイクル毎の１回の転送で３ピクセル分のサブピクセルデータの読み込みが可能となるため、画面を構成するＬＣＤ１３にその分相対的に速く画像が表示される。
【００４０】
なお、上記実施形態は以下の変形例を採用するものでもよい。
（変形例１）基本色数がＲ，Ｇ，Ｂの場合を示したが、これに限らない。６原色や１６原色等の他の複数の基本色数であってもよい。
【００４１】
（変型例２）プリンタ１のＣＰＵ２と表示装置１０のＡＳＩＣ１１とをシリアルＩ／Ｆにより接続していたが、パラレルＩ／Ｆ等の他の接続でもよい。
（変型例３）外部メモリとしてのフレームメモリ１２のバス幅Ｍが１６ビットであったが、これに限らず、バス幅Ｍは８ビット、３２ビット、６４ビット及び１２８ビットでもよい。８以上で且つ２の乗数のバス幅Ｍなら特に限定しない。
【００４２】
（変型例４）前記実施形態ではＮを「４」としたがＮ＝４に限定されない。Ｎは２以上の自然数であればよい。また、Ｎは偶数であるとよい。また、Ｍ×Ｎは６４の倍数（＝６４，１２８，２５６，…）であることが好ましい。
【００４３】
次に、前記実施形態及び変型例から把握できる技術的思想について以下に追記する。
（１）前記階調数Ｈビットのサブピクセルデータは外部からシリアル転送で入力されることを特徴とする請求項１に記載のデータ転送制御方法。
【００４４】
（２）前記再生する段階は、前記外部メモリからデータをＭビットずつ読み出すとともにＮ回読み出したデータをＭ×Ｎビットのデータに再結合する段階と、前記再結合されたＭ×Ｎビットの前記データからＤビットの冗長データを除去し、その除去後の（Ｍ×Ｎ−Ｄ）ビットのデータをさらにＰ×Ｂ分割して前記階調数Ｈビットのサブピクセルデータを再生する段階とを備えたことを特徴とする請求項１又は前記技術的思想（１）に記載のデータ転送制御方法。
【００４５】
（３）前記所定処理は前記サブピクセルデータに基づく画像を表示体に表示させる表示処理であることを特徴とする請求項１及び前記技術的思想（１），（２）のいずれか一項に記載のデータ転送制御方法。
【００４６】
（４）前記Ｎは偶数であることを特徴とする請求項１及び前記技術的思想（１）〜（３）のいずれか一項に記載のデータ転送制御方法。
（５）前記Ｎは偶数であることを特徴とする請求項２〜５のいずれか一項に記載のデータ転送制御装置。
【００４７】
（６）前記再生手段は、前記外部メモリに１画面分の画像データを格納すると該外部メモリからその１画面分のデータを読み出し、前記表示処理手段が前記１画面分の画像データに基づく画像を前記表示体に表示することを特徴とする請求項５に記載のデータ転送制御装置。
【図面の簡単な説明】
【図１】ＡＳＩＣの概略構成図。
【図２】プリンタと表示装置の概略構成図。
【図３】フレームメモリへのデータ転送を示す説明図。
【図４】（ａ）は従来の外部メモリへのデータの格納を示す説明図、（ｂ）は（ａ）と異なる従来の外部メモリへのデータの格納を示す説明図。
【符号の説明】
Ｒ１，Ｒ２，Ｇ１，Ｇ２，Ｂ１，Ｂ２…サブピクセルデータ、Ｄ１，Ｄ２，Ｄ１ａ，Ｄ１ｂ，Ｄ１ｃ，Ｄ１ｄ…データ、Ｂ…基本色数、Ｄ…冗長データとしてのダミーデータ、Ｈ…階調数、Ｍ…バス幅、Ｐ…ピクセル数、１…プリンタ、１０…表示装置、１１…データ転送制御装置としてのＡＳＩＣ、１２…外部メモリとしてのフレームメモリ、１３…表示体としてのＬＣＤ、１４…格納手段としての第１レジスタ、１５…再生手段及び第２の制御手段を構成するとともに制御手段としてのＤＲＡＭコントローラ、１６…再生手段を構成するとともに第２の格納手段としての第２レジスタ、１７…表示処理手段としてのＬＣＤコントローラ、１８…再生手段及び第２の制御手段を構成するデータコントローラ。
【図１】
2004139431.tif 000003
【図２】
2004139431.tif 000004
【図３】
2004139431.tif 000005
【図４】
2004139431.tif 000006