(57)【要約】【課題】デジタルオーディオ信号を、１つのＤＳＰによりもとの複数のチャンネルのデジタルオーディオデータにエンコード処理するとともに、このエンコード処理結果のデジタルオーディオデータに音場補正処理を実行するにあたり、デコード方式にかかわらず質の高い音場補正処理を可能にする。【解決手段】ＤＳＰに、複数の音場補正処理ルーチンを用意する。ＤＳＰがデコード処理を実行したとき、複数の音場補正処理ルーチンのうち、所定の期間におけるＤＳＰのクロック数と、デコード処理に必要とされるクロック数との差のクロック数よりも少ないクロック数の音場補正処理ルーチンを選択して実行する。【選択図】　　　　図４
2004096594.tif 000002
【特許請求の範囲】
【請求項１】
複数のチャンネルのデジタルオーディオデータが１つのビットストリームにエンコードされたデジタルオーディオ信号を、１つのＤＳＰにより上記複数のチャンネルのデジタルオーディオデータにエンコード処理するとともに、このエンコード処理結果のデジタルオーディオデータに音場補正処理を実行するにあたり、
上記ＤＳＰに、複数の音場補正処理ルーチンを用意し、
上記ＤＳＰが上記デコード処理を実行したとき、上記複数の音場補正処理ルーチンのうち、所定の期間における上記ＤＳＰのクロック数と、上記デコード処理に必要とされるクロック数との差のクロック数よりも少ないクロック数の音場補正処理ルーチンを選択して実行する
ようにしたデジタルオーディオ信号の処理方法。
【請求項２】
請求項１に記載のデジタルオーディオ信号の処理方法において、
上記所定の期間が、上記デジタルオーディオ信号の１サンプル期間である
ようにしたデジタルオーディオ信号の処理方法。
【請求項３】
請求項２に記載のデジタルオーディオ信号の処理方法において、
上記複数の音場補正処理ルーチンのうち、音場補正処理の重要度の高い音場補正処理ルーチンから順に実行する
ようにしたデジタルオーディオ信号の処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、デジタルオーディオ信号の処理方法に関する。
【０００２】
【従来の技術】
ＤＶＤなどから再生されるデジタルオーディオ信号は、一般に複数のチャンネルのデジタルオーディオデータが１つのビットストリームにエンコードされたシリアル信号であるが、そのフォーマットには、ＰｒｏＬｏｇｉｃ（登録商標）、ＰｒｏＬｏｇｉｃＩＩ（登録商標）、ＤＴＳ（登録商標）、ＤＴＳ−ＥＳ　Ｄｉｓｃｒｅｔｅ６．１（登録商標）、Ｄｏｌｂｙ　Ｄｉｇｉｔａｌ（登録商標）、Ｄｏｌｂｙ　Ｄｉｇｉｔａｌ　ＥＸ（登録商標）などがある。
【０００３】
そして、ＡＶレシーバやＡＶアンプなどと呼ばれているＡＶ機器においては、供給されたデジタルオーディオ信号をもとの複数チャンネルのデジタルオーディオデータにデコードし、その後、映画館やコンサートホールなどをシミュレートした音場補正処理（ポストプロセッシング処理）を行うようにしている。すなわち、例えば図７に示すように、ＤＶＤなどから再生されたデジタルオーディオ信号が入力端子１１を通じてデコーダ回路１２に供給され、もとの例えば５チャンネルのデジタルオーディオ信号Ｌ、Ｃ、Ｒ、ＬＳ、ＲＳにデコードされる。ここで、信号Ｌ、Ｃ、Ｒ、ＬＳ、ＲＳは、リスナの左前方、中央前方、右前方、左側方および右側方（あるいは、左後方および右後方）のチャンネルのデジタルオーディオデータである。
【０００４】
そして、これら信号Ｌ〜ＲＳが音場補正処理回路１３に供給されて音場補正処理が実行され、その処理結果のデジタルオーディオ信号Ｌ〜ＲＳが端子１４Ｌ〜１４ＲＳに取り出される。なお、この端子１４Ｌ〜１４ＲＳに出力されたデジタルオーディオ信号Ｌ〜ＲＳは、Ｄ／Ａ変換されてから電力増幅されて対応する位置に配置されているスピーカに供給される。
【０００５】
【発明が解決しようとする課題】
上述のようなデコード処理や音場補正処理は一般にＤＳＰにより実行されるが、コストを抑えたＡＶ機器では、そのデコード処理および音場補正処理を１つのＤＳＰにより実行するようにしている。すなわち、図７におけるデコーダ回路１２および音場補正処理回路１３は、１つのＤＳＰおよびその処理プログラムにより実現される。
【０００６】
ところが、デコード処理および音場補正処理を１つのＤＳＰにより実行する場合には、以下に詳述するように、音場補正処理の内容を、デコード処理のワーストケースにしたがって設定しなければならない。
【０００７】
すなわち、ＤＳＰの処理能力についてはＭＩＰＳが使用されるが、ＤＳＰは命令によって必要とするクロック数（クロックのサイクル数）が異なるので、以下においてはクロック数によりＤＳＰの処理能力について考える。すると、例えば、ＤＳＰのクロック周波数を１２１．５ＭＨｚ、デジタルオーディオデータのサンプリング周波数ｆｓを４８ｋＨｚとすれば、デジタルオーディオデータの１サンプル期間におけるＤＳＰのクロックの数ＮＣＫは、
ＮＣＫ＝１２１．５×１００００００／（４８×１０００）
＝２５３１クロック
となる。実際には、クロックを形成するための水晶発振子の誤差、温度ドリフト、経年変化などの要因を考慮する必要があるので、
ＮＣＫ＝２５００クロック
程度となる。つまり、デジタルオーディオデータの１サンプル期間に、ＤＳＰは２５００クロック（＝ＮＣＫ）の処理を実行できる。
【０００８】
一方、デジタルオーディオ信号のエンコード方式には、上述のように各種の方式があるが、ＤＳＰによりもとのデジタルオーディオデータにデコードする場合、必要とするクロック数は図８の表に示すとおりである。例えば、ＰｒｏＬｏｇｉｃ（登録商標）方式のデジタルオーディオ信号をＤＳＰがデコードする場合、４５６クロックを必要とする。
【０００９】
したがって、例えばＰｒｏＬｏｇｉｃ（登録商標）方式のデジタルオーディオ信号を、上記のＮＣＫ＝２５００クロックのＤＳＰによりデコード処理したのち、音場補正処理を行う場合、その音場補正処理に
２５００−４５６＝２０４４クロック
を使うことができる。
【００１０】
しかし、Ｄｏｌｂｙ　Ｄｉｇｉｔａｌ　ＥＸ（登録商標）方式のデジタルオーディオ信号をデコードする場合には、１６０８クロックを必要とし、ＮＣＫ＝２５００クロックのＤＳＰによりデコード処理したのち、音場補正処理を行うと、その音場補正処理には、
２５００−１６０８＝８９２クロック
しか使うことができない。
【００１１】
したがって、１つのＤＳＰによりＰｒｏＬｏｇｉｃ（登録商標）あるいはＤｏｌｂｙ　Ｄｉｇｉｔａｌ　ＥＸ（登録商標）方式のデコード処理と、音場補正処理とを実行するＡＶ機器の場合、ＰｒｏＬｏｇｉｃ（登録商標）方式のデジタルオーディオ信号のときには、本来ならば２０４４クロックの音場補正処理ができるにもかかわらず、８９２クロックの音場補正処理しか実行できないことになる。すなわち、１つのＤＳＰにより複数のフォーマットのデジタルオーディオ信号のデコード処理および音場補正処理に対応するＡＶ機器の場合、最も負荷の重いワーストケースのデコード処理に対応した音場補正処理しかできないことになってしまう。
【００１２】
このため、ＰｒｏＬｏｇｉｃ（登録商標）方式のように負荷の軽いデコード方式であってクロック数に余裕のあるデコード処理の場合であっても、クロック数の多い音場補正処理を行うことはできない。
【００１３】
この発明は、このような問題点を解決しようとするものである。
【００１４】
【課題を解決するための手段】
この発明においては、例えば、
複数のチャンネルのデジタルオーディオデータが１つのビットストリームにエンコードされたデジタルオーディオ信号を、１つのＤＳＰにより上記複数のチャンネルのデジタルオーディオデータにエンコード処理するとともに、このエンコード処理結果のデジタルオーディオデータに音場補正処理を実行するにあたり、上記ＤＳＰに、複数の音場補正処理ルーチンを用意し、
上記ＤＳＰが上記デコード処理を実行したとき、上記複数の音場補正処理ルーチンのうち、所定の期間における上記ＤＳＰのクロック数と、上記デコード処理に必要とされるクロック数との差のクロック数よりも少ないクロック数の音場補正処理ルーチンを選択して実行する
ようにしたデジタルオーディオ信号の処理方法
とするものである。
したがって、デコード処理後の残ったクロック数に見合ったクロック数の音場補正処理が実行される。
【００１５】
【発明の実施の形態】
▲１▼　デコード処理と音場補正処理との関係
ＤＶＤプレーヤなどから出力されるデジタルオーディオ信号は、ＩＥＣ６１９３７における規定にしたがってバースト状に出力される。そして、デコーダ回路は、そのデジタルオーディオ信号をデコードに必要な時間分、例えば１２８サンプル相当分バッファリングしてからデコード処理を行い、そのデコード結果のデジタルオーディオデータを出力する。
【００１６】
この場合、デコード処理には処理の重い期間と軽い期間とが存在するが、例えば１２８サンプルのデータをデコード処理するとき、そのデコード処理に必要な時間が１２８サンプル期間に収まっていれば、正常なデコードとなる。すなわち、デコード処理に必要な時間が、その処理結果が占める期間に収まっていれば、正常なデコードとなる。
【００１７】
一方、音場補正処理に必要な時間は、デジタルオーディオデータのどのサンプルでも同じであり、一定の決まったクロック数を必要とする。
【００１８】
したがって、１つのＤＳＰによりデコード処理および音場補正処理を行う場合、その音場補正処理に割り当てることのできるクロック数は、そのデコード処理に必要な平均的なクロック数から設定することができる。
【００１９】
▲２▼　音場補正処理の内容およびクロック数
図１は、ＤＳＰが音場補正処理を実行する場合の具体的な処理内容と、その処理に必要とするクロック数との関係を示す表である。ここで、ｎ＝１の「仮想音源生成処理」は、あたかも実際のスピーカ位置とは異なる位置から再生音が出力されているかのような効果を創出する信号処理である。また、ｎ＝２〜４の「反射音付加処理１〜３」は、初期反射群のシミュレーションにより部屋の形を特徴づける信号処理であり、ｎ＝５の「ハイダンプ処理」は反射壁の質感を創出する信号処理である。さらに、ｎ＝６の「マルチタップフィードバックループ処理」は部屋の響きを創出する信号処理であり、ｎ＝７、８の「スプレッド処理１、２」は部屋の響きに広がり感を持たせる信号処理である。
【００２０】
そして、ｎ＝１の仮想音源生成処理をＤＳＰが実行するときには、８５０クロックを必要とし、同様に他の処理も図１に示すクロック数を必要とする。
【００２１】
さらに、図１は、それぞれの処理を重要な順序で示しているもので、番号ｎの値が小さい処理ほど音場補正処理に効果的な処理である。
【００２２】
▲３▼　音場補正処理の処理内容違いによる音質の差
例えば２種類の音場補正処理を用意しておき、これをデコード処理が消費するクロック数に対応して切り換える場合、音質が劣化したり、迫力が減少したりする場合がほとんである。したがって、この点を考慮する必要がある。
【００２３】
すなわち、
・仮想音源生成処理および反射音付加処理を変化させない。
これによりデコード処理の種類が異なっても音場空間の形が変化しない。
・処理を欠落させる部分は、残響生成処理に限定する。
残響が減るので、広がり感は少なくなるが、聴感上のＳ／Ｎが向上する。
・残響が減少した分を補うため、音場補正成分の付加の割り合いを増やす。
これにより聴感上の総合の音場補正効果が減少しなくなる。
【００２４】
▲４▼　ＤＳＰの等価回路
▲１▼〜▲３▼項にしたがって、ＤＳＰの処理内容をハードウェアにより等価的に示すと、例えば図２のようになる。すなわち、ＤＶＤなどから再生されたデジタルオーディオ信号が入力端子１１を通じてデコーダ回路１２に供給され、もとの例えば５チャンネルのデジタルオーディオ信号Ｌ、Ｃ、Ｒ、ＬＳ、ＲＳにデコードされる。また、このとき、デコーダ回路１２が実行しているデコード方式を示す情報がＲＡＭ１５に書き込まれる。
【００２５】
そして、そのデコードされた信号Ｌ〜ＲＳが各チャンネルの音場補正処理回路１３Ｌ〜１３ＲＳにそれぞれ供給される。これら音場補正処理回路１３Ｌ〜１３ＲＳは同一の構成なので、左前方チャンネルの音場補正処理回路１３Ｌにより代表して説明すると、音場補正処理回路１３Ｌは、ハイダンプ処理回路３５、反射音付加処理回路３２、マルチタップフィードバックループ処理回路３６、第１のスプレッド処理回路３７および第２のスプレッド処理回路３８を有する。
【００２６】
この場合、ハイダンプ処理回路３５は、図１のｎ＝５のハイダンプ処理を行うものであり、反射音付加処理回路３２は、３つの出力タップを有する遅延回路３２１、アンプ３２２〜３２４および加算回路３２５により構成されてｎ＝２〜４の反射音付加の信号処理を行うものである。また、マルチタップフィードバックループ処理回路３６は、ｎ＝６のマルチタップフィードバックループ処理を行うものであり、スプレッド回路３７、３８はｎ＝７、８のスプレッド処理を行うものである。
【００２７】
さらに、これら処理回路３５〜３８には、それらの回路をバイパスするためのスイッチ回路ＳＷ（５）〜ＳＷ（８）が接続されるとともに、反射音付加処理回路３２には、その処理を無効にするためのスイッチ回路ＳＷ（２）〜ＳＷ（４）が接続される。さらに、音場補正処理回路１３ＬＳ、１３ＲＳの後段には、ｎ＝１の仮想音源生成処理を実行する仮想音源生成処理回路３１と、この回路をバイパスするためのスイッチ回路ＳＷ（１）、ＳＷ（１）とが接続される。また、後述するデータテーブル１６も用意される。
【００２８】
こうして、出力端子１４Ｌ〜１４ＲＳには、デコーダ回路１２によりデコードされ、さらに、音場補正処理部１３により音場補正されたデジタルオーディオ信号Ｌ〜ＲＳが出力される。なお、この端子１４Ｌ〜１４ＲＳに出力されたデジタルオーディオ信号Ｌ〜ＲＳは、Ｄ／Ａ変換されてから電力増幅されて対応する位置に配置されているスピーカに供給される。
【００２９】
▲５▼　ＤＳＰにおける音場補正処理
ＤＳＰには、例えば図４および図５に示す音場補正処理の制御ルーチン１００および２００が用意される。これら制御ルーチン１００、２００は、ＤＳＰが図２の等価回路を実現する場合である。さらに、ＤＳＰには、例えば図６に示すように、処理回路３１〜３８をそれぞれ実現するためのサブルーチン３０１〜３０８も用意される。例えばルーチン３０１は、仮想音源生成処理回路３１を実現するルーチンである。そして、処理回路３１〜３８はソフトウェアにより実現されるので、スイッチ回路ＳＷ（１）〜ＳＷ（８）は、サブルーチン３０１〜３０８の実行を許可・禁止するフラグとされる。
【００３０】
さらに、ＤＳＰのデータテーブル１６には、例えば図３に示すように、デコード方式と、そのデコード方式に対応する残りクロック数Ｎ（音場補正処理に使用可能な１サンプル期間あたりのクロック数Ｎ）との対応表が用意される。例えば、デコード方式がＰｒｏＬｏｇｉｃ（登録商標）方式の場合には、そのデコード処理に必要なクロック数は図８の表から４５６クロックであるとともに、今の場合、ＮＣＫ＝２５００クロックであるから、残りクロック数Ｎは、
Ｎ＝２５００−４５６
＝２０４４クロック
となり、したがって、この値２０４４がデコード方式がＰｒｏＬｏｇｉｃ（登録商標）方式の場合の残りクロック数Ｎとして書き込まれている。
【００３１】
また、データテーブル１６には、例えば図１に示す音場補正処理内容と、その処理に必要なクロック数との対応表も用意される。
【００３２】
そして、ＤＳＰに対して１サンプル期間ごとの割り込みが発生すると、ＤＳＰの処理がルーチン１００のステップ１０１からスタートし、次にステップ１０２において、変数Ｓが０に初期化され、変数ｎが１に初期化される。ここで、変数Ｓは、音場補正処理により消費される１サンプル期間あたりの総クロック数であり、変数ｎは図１の表におけ番号ｎに等しい。また、ステップ１０１において、すべてのフラグＳＷ（１）〜ＳＷ（８）（図２の等価回路ではスイッチ回路ＳＷ（１）〜ＳＷ（８））がオフとされてすべての音場補正処理がいったん無効とされる。
【００３３】
続いて、ステップ１０３において、ＲＡＭ１５に書き込まれている情報からデコーダ回路１２が現在実行しているデコード方式が判別され、ステップ１０４において、データテーブル１６における図３の対応表を参照することにより、ステップ１０３において判別した現在のデコード方式に対応する残りクロック数Ｎが求められ、この残りクロック数ＮがＲＡＭ１５に書き込まれる。次にステップ１１１において、変数Ｓの値が、図１の表の第ｎ番目の音場補正処理において必要とされるクロック数Ｓ（ｎ）だけ大きくされる。今の場合、Ｓ＝０、ｎ＝１であり、Ｓ（１）＝８５０クロックなので、Ｓ＝８５０とされる。
【００３４】
続いて、ステップ１１２において、変数Ｓの値がＲＡＭ１５の残りクロック数Ｎと比較され、Ｓ＜Ｎであれば、残りのクロック数Ｎに第ｎ番目の音場補正処理をする余裕があることになるので、処理はステップ１１２からステップ１１３に進み、このステップ１１３において、第ｎ番目のフラグＳＷ（ｎ）（図２の等価回路ではスイッチ回路ＳＷ（ｎ））がオンとされて第ｎ番目の音場補正処理が有効とされる。
【００３５】
そして、処理はステップ１１４に進み、ｎ≧８であるかどうかがチェックされ、ｎ≧８ではないときには、処理はステップ１１４からステップ１１５に進み、変数ｎが「１」だけインクリメントされてからステップ１１１に戻る。したがって、ステップ１１１〜１１５によれば、図１の表の第ｎ番目の音場補正処理について、残りクロック数Ｎに余裕があるかどうかがチェックされることになり、余裕があれば、その第ｎ番目の音場補正処理が有効とされる。
【００３６】
なお、ステップ１１２において、Ｓ＜Ｎではないときには、処理はステップ１１２からステップ１２１に進み、第ｎ番目以降の音場補正処理は無効とされる。また、ステップ１１４において、ｎ≧８のときには、すべての音場補正処理について、ステップ１１１〜１１５の処理を終了しているので、処理はステップ１１４からステップ１２１に進む。
【００３７】
そして、ステップ１２１において、第１番目から第ｎ番目の音場補正処理のうち、ステップ１１３によりフラグがオンとされた音場補正処理が実行され、その後、ステップ１２２によりこのルーチン１００を終了する。
【００３８】
ここで、ステップ１２１においては、ステップ１１３によりフラグがオンとされた音場補正処理が実行されるが、これはルーチン２００により以下のようにして実現される。すなわち、ステップ１２１においては、ルーチン２００のステップ２０１から処理がスタートし、次にステップ２０２に変数ｎが１に初期化される。
【００３９】
続いて、ステップ２１１において、フラグＳＷ（ｎ）のオン・オフが判別され、オンのときには、処理はステップ２１１からステップ２１２に進み、このステップ２１２において、図６に示すサブルーチン３０１〜３０８のうち、第ｎ番目のサブルーチン３０ｎが実行される。今の場合、ｎ＝１であるから、仮想音源生成処理回路３１に対応する仮想音源生成処理ルーチン３０１が実行される。
【００４０】
そして、ステップ２１２におけるサブルーチン３０ｎの音場補正処理を終了すると、処理はステップ２１３に進み、ｎ≧８であるかどうかがチェックされ、ｎ≧８ではないときには、処理はステップ２１３からステップ２１４に進み、変数ｎが「１」だけインクリメントされてからステップ２１１に戻る。
【００４１】
また、ステップ２１３において、ｎ≧８のときには、処理はステップ２１３からステップ２２１に進み、このルーチン２００を終了する。さらに、ステップ２１１において、フラグＳＷ（ｎ）がオフのときも、処理はステップ２１１からステップ２２１に進み、このルーチン２００を終了する。
【００４２】
したがって、ルーチン２００によれば、図１の表の音場補正処理のうち、フラグＳＷ（ｎ）がオンとされている音場補正処理が実行されることになる。
【００４３】
こうして、ルーチン１００〜３０８は、１つのＤＳＰによりデコード処理および音場補正処理をするとき、そのデコード処理を実行しても残ったクロック数に見合った音場補正を実行するようにしている。したがって、同じ音場補正処理であっても、デコードの負荷の軽いＰｒｏＬｏｇｉｃ（登録商標）やＰｒｏＬｏｇｉｃＩＩ（登録商標）などのときには、負荷の重い音場補正処理を実行し、デコードの負荷の重いＤｏｌｂｙ　Ｄｉｇｉｔａｌ（登録商標）、Ｄｏｌｂｙ　Ｄｉｇｉｔａｌ　ＥＸ（登録商標）などのときには、負荷の軽い音場補正処理というように、複数のＤＳＰを有する上位機種において採用されている質の高い音場補正処理を実現することができる。
【００４４】
また、デコード方式に対応して音場補正処理を切り換えるとき、ＤＳＰは自動的に音場補正処理のサブルーチン３０１〜３０８を切り換えるので、システム制御用のコンピュータは、デコード方式の切り換えごとに音場補正処理ルーチンやデータをＤＳＰに転送する必要がない。したがって、処理が容易であるとともに、音切れのないスムーズな切り換えを実現することができ、リスナは音楽などを違和感なく鑑賞することができる。
【００４５】
また、音場補正処理は図１に示す値ｎの順番に有効とされるので、どのデコード方式であっても、再生音の特徴が似かよることになり、リスナが違和感を感じにくくなる。
【００４６】
▲６▼　その他
図４に示すルーチン１００においては、ステップ１１２においてＳ＜Ｎではないときには、処理はステップ１２１に進むようにしているが、ステップ１１４に進むようにしてもよい。
【００４７】
また、上述においては、各デコード方式ごとに平均的に必要なクロック数を想定し、残るクロック数を音場補正処理に割り当てているが、デコード処理に必要なクロック数をリアルタイムで検出し、この検出結果にしたがって音場補正処理を切り換えてもよい。
【００４８】
〔この明細書で使用している略語の一覧〕
ＡＶ　　：Ａｕｄｉｏ　ａｎｄ　Ｖｉｓｕａｌ
Ｄ／Ａ　：Ｄｉｇｉｔａｌ　ｔｏ　Ａｎａｌｏｇ
ＤＳＰ　：Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ
ＤＴＳ（登録商標）：ｄｉｇｉｔａｌ　ｔｈｅａｔｈｅｒ　ｓｙｓｔｅｍｓ（Ｔｒａｄｅ　Ｍａｒｋ）
ＤＶＤ　：Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ
ＩＥＣ　：Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌｅｃｔｒｏｔｅｃｈｎｉｃａｌ　Ｃｏｍｍｉｓｓｉｏｎ
ＭＩＰＳ：Ｍｉｌｌｉｏｎ　Ｉｎｓｔｒｕｃｔｉｏｎｓ　Ｐｅｒ　Ｓｅｃｏｎｄ
ＲＡＭ　：Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ
Ｓ／Ｎ　：Ｓｉｇｎａｌ　ｔｏ　Ｎｏｉｓｅ　ｒａｔｉｏ
【００４９】
【発明の効果】
この発明によれば、デジタルオーディオ信号のデコード処理および音場補正処理を１つのＤＳＰにより行う場合であっても、複数のＤＳＰを有する上位機種において採用されている質の高い音場補正処理を実現することができる。また、デコード方式に対応して音場補正処理を切り換えるとき、音切れのないスムーズな切り換えを実現することができ、リスナは音楽などを違和感なく鑑賞することができる。さらに、各種の音場補正処理が所定の順番で有効とされるので、どのデコード方式であっても、再生音の特徴が似かよることになり、リスナが違和感を感じにくくなる。
【図面の簡単な説明】
【図１】音場補正処理に必要なクロック数を示す図である。
【図２】この発明を適用した場合のＤＳＰの等価回路図である。
【図３】デコード処理後の残りクロック数を示す図である。
【図４】この発明におけるメインルーチンの一形態を示すフローチャートである。
【図５】この発明におけるサブルーチンの一形態を示すフローチャートである。
【図６】この発明におけるサブルーチンの一形態を示すフローチャートである。
【図７】デコードおよび音場補正時処理のＤＳＰの等価回路図である。
【図８】デコード処理に必要なクロック数を示す図である。
【符号の説明】
１２…デコーダ回路、１３…音場補正回路、１６…データテーブル、３１…仮想音源生成回路、３２…反射音付加処理回路、３５…ハイダンプ処理回路、３６…マルチタップフィードバックループ処理回路、３７および３８…スプレッド処理回路、３２１…遅延回路
【図１】
2004096594.tif 000003
【図２】
2004096594.tif 000004
【図３】
2004096594.tif 000005
【図４】
2004096594.tif 000006
【図５】
2004096594.tif 000007
【図６】
2004096594.tif 000008
【図７】
2004096594.tif 000009
【図８】
2004096594.tif 000010