(57)【要約】【課題】電力半導体素子の駆動回路や、その駆動回路を制御するＭＣＵに備える過電流保護機能が動作不良の場合には電力半導体素子は致命的な破壊に至る。【解決手段】電力半導体装置は、電力半導体素子（ＳＷ１，ＳＷ２）および前記電力半導体素子を駆動する駆動回路（ＩＣ１，ＩＣ２）からなる。前記駆動回路は、電力半導体素子での過電流を検知すると、前記電力半導体素子の駆動出力（ＯＵＴ１，ＯＵＴ２）を遮断し、更に当該駆動回路への入力信号（ＩＮ１，ＩＮ２）を遮断するためにＦｏ信号をＭＣＵに出力する機能を有する。前記Ｆｏ信号が出力されると、前記駆動回路の信号入力ラインをローレベルにするスイッチ手段（Ｔ３，Ｔ４）を備える。【選択図】　　　　図３
2004096870.tif 000002
【特許請求の範囲】
【請求項１】
電力半導体素子および前記電力半導体素子を駆動する駆動回路からなる電力半導体装置において、
前記駆動回路は、電力半導体素子での過電流を検知すると、前記電力半導体素子の駆動信号を遮断し、更に駆動回路への入力信号を遮断するためにＦｏ信号を外部に出力する機能を有し、
前記Ｆｏ信号が出力されると、前記駆動回路の信号入力ラインをローレベルにするスイッチ手段を備えたことを特徴とする電力半導体装置。
【請求項２】
電力半導体素子と、前記電力半導体素子を駆動する駆動回路とからなる電力半導体装置において、
前記電力半導体素子に流れる電流を検出するためのシャント抵抗で検出した信号が、所定値を上回った時、前記駆動回路の信号入力ラインをローレベルにするスイッチ手段を備えたことを特徴とする電力半導体装置。
【請求項３】
電力半導体素子と、前記電力半導体素子を駆動する駆動回路とからなる電力半導体装置において、
当該電力半導体装置に供給される電流を検出する手段を備え、その検出値が所定値を上回った時、前記駆動回路の信号入力ラインをローレベルにするスイッチ手段を備えたことを特徴とする電力半導体装置。
【請求項４】
電力半導体素子および前記電力半導体素子を駆動する駆動回路からなる電力半導体装置において、
前記駆動回路は、電力半導体素子での過電流を検知すると、前記電力半導体素子の駆動信号を遮断し、更に駆動回路への入力信号を遮断するためにＦｏ信号を外部に出力する機能を有し、
前記電力半導体素子に流れる電流を検出するためのシャント抵抗で検出した信号が、所定値を上回った時に出力される信号と、前記Ｆｏ信号との論理和を、駆動回路への入力信号を遮断するための信号として用いることを特徴とする電力半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電力半導体装置に関し、特に保護機能を備えた電力半導体装置に関するものである。
【０００２】
【従来の技術】
一般にモータ駆動用インバータシステムなどに用いられる電力半導体装置は、アーム短絡などにより電力半導体素子に過電流が発生した時に、その過電流をシャント抵抗などを用いて検出し、その検出した信号によって電力半導体素子を強制的に遮断する機能をゲート駆動回路に有する。また、過電流検出時には、電力半導体装置から外部にＦｏ信号が出力され、そのＦｏ信号がＭＣＵなどのモータ制御回路に取り込まれると、ゲート駆動回路への全入力信号を遮断する。
【０００３】
図９に従来の回路例として１相分を示す。ダイオードＦＷＤ１と並列接続され、ゲート駆動回路ＩＣ１によって駆動されるローサイド側半導体素子ＳＷ１と、同様にダイオードＦＷＤ２と並列接続され、ゲート駆動回路ＩＣ２によって駆動されるハイサイド側半導体素子ＳＷ２とが互いに直列に接続され、各ゲート駆動回路ＩＣ１，ＩＣ２の入力信号ＩＮ１、ＩＮ２がＭＣＵから供給される。Ｐ、ＧＮＤは、直流電源が供給される電源端子である。
【０００４】
この電力半導体装置において、電力半導体素子に過電流が発生すると、１端がローサイド側半導体素子ＳＷ１のエミッタ端子Ｎ１に接続され、他端がＧＮＤに接続された電流検出用シャント抵抗Ｒ１に発生した電圧は、抵抗Ｒ２およびコンデンサＣ１によるフイルタ回路を通じてゲート駆動回路ＩＣ１の電流検知端子ＣＩＮに供給されるが、その供給電圧があるレベルを超えると、ゲート駆動回路ＩＣ１に内蔵の過電流保護回路によって、その出力ＯＵＴ１がローレベルにされ、半導体素子ＳＷ１はスイッチオフにされる。
【０００５】
また、ゲート駆動回路ＩＣ１より出力されたハイレベルのＦｏ信号がＭＣＵに供給されることにより、ＭＣＵは、ゲート駆動回路ＩＣ１、ＩＣ２への全入力信号ＩＮ１，ＩＮ２をローレベルにし、これにより、ゲート駆動回路ＩＣ２の出力信号ＯＵＴ２もローレベルとなり、ハイサイド側半導体素子ＳＷ２もスイッチオフになる。そして必要に応じてインバータシステムを停止させる。
【０００６】
【発明が解決しようとする課題】
しかしながら、何らかの原因により、ゲート駆動回路ＩＣ１、ＩＣ２やＭＣＵの過電流保護機能が正常に動作しない場合、あるいはＭＣＵの応答が遅れる場合などに電力半導体素子は致命的な破壊に至るといった課題があった。
【０００７】
この発明は、ゲート駆動回路への入力信号がハイレベルの時、その出力信号もハイレベルとなり、入力信号がローレベルの時は出力信号もローレベルとなるハイアクティブ方式の電力半導体装置にあっては、短絡等により、電力半導体素子に過電流が発生した場合に、ゲート駆動回路への入力信号を強制的にローレベルにして、過電流による素子破壊を防止できる電力半導体装置を提供するものである。
【０００８】
【課題を解決するための手段】
請求項１の発明は、電力半導体素子および前記電力半導体素子を駆動する駆動回路からなる電力半導体装置において、
前記駆動回路は、電力半導体素子での過電流を検知すると、前記電力半導体素子の駆動信号を遮断し、更に駆動回路への入力信号を遮断するためにＦｏ信号を外部に出力する機能を有し、
前記Ｆｏ信号が出力されると、前記駆動回路の信号入力ラインをローレベルにするスイッチ手段を備えたことを特徴とする。
【０００９】
請求項２の発明は、電力半導体素子と、前記電力半導体素子を駆動する駆動回路とからなる電力半導体装置において、前記電力半導体素子に流れる電流を検出するためのシャント抵抗で検出した信号が、所定値を上回った時、前記駆動回路の信号入力ラインをローレベルにするスイッチ手段を備えたことを特徴とする。
【００１０】
請求項３の発明は、電力半導体素子と、前記電力半導体素子を駆動する駆動回路とからなる電力半導体装置において、当該電力半導体装置に供給される電流を検出する手段を備え、その検出値が所定値を上回った時、前記駆動回路の信号入力ラインをローレベルにするスイッチ手段を備えたことを特徴とする。
【００１１】
請求項４の発明は、電力半導体素子および前記電力半導体素子を駆動する駆動回路からなる電力半導体装置において、
前記駆動回路は、電力半導体素子での過電流を検知すると、前記電力半導体素子の駆動信号を遮断し、更に駆動回路への入力信号を遮断するためにＦｏ信号を外部に出力する機能を有し、
前記電力半導体素子に流れる電流を検出するためのシャント抵抗で検出した信号が、所定値を上回った時に出力される信号と、前記Ｆｏ信号との論理和を、駆動回路への入力信号を遮断するための信号として用いることを特徴とする。
【００１２】
【発明の実施の形態】
実施の形態１
図１に実施の形態１に係わる１相分の回路構成を示し、図９と同じ要素については共通の符号を付している。ゲート駆動回路ＩＣ１より出力されるＦｏ信号は、コンパレータＣＯＭの非反転入力部（＋）にも入力され、反転入力部（−）には、基準電圧ｒｅｆが供給される。コンパレータＣＯＭの出力は、各ゲート駆動回路ＩＣ１、ＩＣ２の入力信号ＩＮ１、ＩＮ２のラインをＧＮＤに接地するために設けたスイッチＳ１、Ｓ２の駆動信号として用いられる。
【００１３】
既述したように、ゲート駆動回路を用いた電力半導体装置においては、電力半導体素子に過電流が発生すると、シャント抵抗Ｒ１に生じた所定値以上の電圧がゲート駆動回路ＩＣ１の電流検知端子ＣＩＮに供給されると、出力信号ＯＵＴ１をローレベルとすると共に、ハイレベルのＦｏ信号を出力する。
【００１４】
このＦｏ信号が前記基準電圧Ｖｒｅｆを上回っていたなら、コンパレータＣＯＭからハイレベルが出力され、その出力信号により、両スイッチＳ１、Ｓ２がスイッチオンして、入力信号ラインが接地されることにより、両ゲート駆動回路ＩＣ１、ＩＣ２の入力信号ＩＮ１、ＩＮ２はローレベルとなる。
【００１５】
過電流検知により、ハイレベルのＦｏがＭＣＵに入力されると、そのＭＣＵは、ゲート駆動回路ＩＣ１、ＩＣ２への入力信号ＩＮ１、ＩＮ２をローレベルにするが、ＭＣＵがそのように動作しなかったとき、あるいはローレベルにするタイミングにタイムラグがあった場合でも、本回路構成によれば、ハイレベルのＦｏ信号が出力されると、直ちにスイッチＳ１、Ｓ２がスイッチオンして、入力信号ＩＮ１、ＩＮ２をローレベルにする。又、過電流検知時に、ゲート駆動回路ＩＣ１内の遮断手段が機能しなかった場合でも、ゲート駆動回路ＩＣ１、ＩＣ２への入力信号をローレベルにするので、電力半導体素子が破壊することはない。
【００１６】
過電流検知時にローレベルのＦｏ信号が出力されるのであれば、そのＦｏ信号が所定の電圧より低下した時に、コンパレータＣＯＭの出力がハイレベルとなる回路構成とすることで全く同様に考えられる。
【００１７】
実施の形態２
図２に実施の形態２に係わる１相分の回路構成を示しており、図１のスイッチＳ１、Ｓ２に替えて、ｎｐｎトランジスタＴ１、Ｔ２を用い、そして、ゲート駆動回路ＩＣ１のＦｏ信号をそれぞれ抵抗Ｒ３、Ｒ４を介して前記トランジスタＴ１、Ｔ２のベースに供給しており、コンパレータＣＯＭおよび基準電圧Ｖｒｅｆは不要である。
【００１８】
過電流検知時にハイレベルのＦｏ信号が出力されると、トランジスタＴ１、Ｔ２がそれぞれスイッチオンして、各ゲート駆動回路ＩＣ１、ＩＣ２への入力信号ラインが接地されることにより、両ゲート駆動回路ＩＣ１、ＩＣ２の入力信号ＩＮ１、ＩＮ２はローレベルとなる。この構成では、ｎｐｎトランジスタとベース抵抗のみによる簡単な構成で実施できる。
【００１９】
実施の形態３
図３に実施の形態３に係わる１相分の回路構成を示しており、図２のｎｐｎトランジスタＴ１、Ｔ２に替えて、ｎ型ＭＯＳＦＥＴ　Ｔ３、Ｔ４を用い、ゲート駆動回路ＩＣ１のＦｏ信号を前記トランジスタＴ３、Ｔ４のゲートに供給しており、動作としては図２のものと同じである。この構成ではベース抵抗も不要となり、更に簡単な構成で実現できる。
【００２０】
実施の形態４
図４に実施の形態４に係わる１相分の回路構成を示している。この実施形態は、上述の場合と同様にハイアクティブ方式によるゲート駆動回路を用いた電力半導体装置であるが、過電流検知時にローレベルのＦｏ信号が出力されるものである。従って、Ｆｏ信号は、インバータＩＮＶでレベルを反転してから、トランジスタＴ３、Ｔ４のゲートに供給される。
【００２１】
この図４は、図３の回路構成にインバータＩＮＶを適用したものであるが、ｎｐｎトランジスタＴ１、Ｔ２を用いた図２に対しても同様に適用できる。
【００２２】
実施の形態５
図５に実施の形態５に係わる１相分の回路構成を示している。この図５では、トランジスタＴ３、Ｔ４のゲート入力として、Ｆｏ信号の替りに、ゲート駆動回路ＩＣ１の電流検知端子ＣＩＮに供給される信号が、バッファＢおよびタイマーＴＩＭＥＲを介して供給される。
【００２３】
バッファＢは、どのレベルの過電流発生で過電流保護を行うかをきめるために、調節したしきい値を持っている。タイマーＴＩＭＥＲは、図６に示すように、ハイレベルの入力（ＩＮＰＵＴ）があると、その期間に関係なく、一定の期間Ｔ、継続してハイレベルを出力（ＯＵＴＰＵＴ）するものであり、短時間の過電流発生に対しても、期間Ｔの間、ゲート駆動回路ＩＣ１、ＩＣ２への全入力信号ＩＮ１、ＩＮ２をローレベルにする。
【００２４】
この構成では、過電流検知時に、Ｆｏ信号が出力されない場合、あるいはＦｏ信号が出力されても、ＭＣＵがローレベルの入力信号ＩＮ１、ＩＮ２を出力しなかった場合においても過電流保護を確実に行える。
【００２５】
実施の形態６
図７に実施の形態６に係わる回路構成を示し、この図では１相分のみを示し、他の２相については単なるボックスにて示す。Ｐ−ＧＮＤ間に接続された直流電源Ｖｃｃの高電位側に流れる電流をカレントトランスＣＴにより検出し、その検出信号は、バッファＢおよびタイマーＴＩＭＥＲ（図５のものと同じ役目をなす）を通じてトランジスタＴ３、Ｔ４のそれぞれのゲートに供給される。
【００２６】
この回路構成によれば、アーム短絡等による過電流発生時のほかに、負荷側での地絡時にも全入力信号を遮断して電力半導体装置の破壊を防止できる。また、図５の回路構成と同様に、Ｆｏ信号を用いないので過電流発生時にＦｏ信号が出力されないような場合でも過電流保護を確実に行える。
【００２７】
実施の形態７
図８に実施の形態７に係わる１相分の回路構成を示しており、図５の回路構成に対して、全入力信号の遮断のために、Ｆｏ信号だけでなく、タイマーＴＩＭＥＲの出力信号をもＭＣＵに供給する構成となっている。そのために、Ｆｏ信号とタイマーＴＩＭＥＲの出力信号とがオアゲートＯＲに入力され、そのオアゲートＯＲによる論理和がＭＣＵに供給される。
【００２８】
この構成では、過電流検知時に、Ｆｏ信号およびタイマーＴＩＭＥＲの出力信号が共にハイレベルとなるが、なんらかの原因で、いずれか一方しかハイレベルにならなかった場合でも、そのハイレベルの信号がオアゲートＯＲを介してＭＣＵに供給されるので、そのＭＣＵは、ゲート駆動回路ＩＣ１、ＩＣ２への全入力信号ＩＮ１、ＩＮ２をローレベルにする。トランジスタＴ３、Ｔ４の動作は図５の場合と同じである。
【００２９】
また、過電流検知時にゲート駆動回路ＩＣ１より出力されるＦｏ信号がローレベル出力となる場合は、シャント抵抗Ｒ１による電流検知端子ＣＩＮに入力される信号、あるいはカレントトランスＣＴから出力される信号を、しきい値を調節したバッファ回路Ｂに接続し、その出力信号をタイマーＴＩＭＥＲに入力し、その出力をインバータで反転させてからオアゲートＯＲの一方の入力部に入力し、他方の入力部にＦｏ信号を入力すればよい。
【００３０】
また、図５、図７および図８の回路構成では、シャント抵抗Ｒ１、あるいはカレントトランスＣＴによる検出電圧で各ゲート回路ＩＣ１、ＩＣ２への入力信号をローレベルにできるため、ゲート駆動回路ＩＣ１におけるＦｏ信号出力機構や、電流検知端子ＣＩＮを用いた過電流検知機構を省略することも可能である。
【００３１】
【発明の効果】
請求項１の発明は、電力半導体素子および、それを駆動すると共に過電流検知時に前記電力半導体素子の駆動を遮断し、更に所定のＦｏ信号を出力する駆動回路とからなる電力半導体装置において、前記Ｆｏ信号の出力により、前記駆動回路の信号入力ラインをローレベルにするスイッチ手段を備えたので、過電流検知時に、駆動回路内の遮断手段が機能しない場合や、Ｆｏ信号を処理する回路が正常に動作しない場合でも、電力半導体素子を過電流から保護できる。
【００３２】
請求項２の発明は、電力半導体素子および前記電力半導体素子を駆動する駆動回路とからなる電力半導体装置において、前記電力半導体素子の電流が所定値を上回った時、前記駆動回路の信号入力ラインをローレベルにするスイッチ手段を備えたので、駆動回路内の遮断手段が機能しない場合でも、電力半導体素子を過電流から保護できる。
【００３３】
請求項３の発明は、電力半導体素子と、前記電力半導体素子を駆動する駆動回路とからなる電力半導体装置において、当該電力半導体装置に供給される電流が所定値を上回った時、前記駆動回路の信号入力ラインをローレベルにするスイッチ手段を備えたので、駆動回路内の遮断手段が機能しない場合でも、電力半導体素子を過電流から保護でき、又、負荷側の地絡による過電流に対しても保護できる。
【００３４】
請求項４の発明は、電力半導体素子と、前記電力半導体素子を駆動する共に、電力半導体素子での過電流を検知すると、前記電力半導体素子の駆動を遮断し、そして所定のＦｏ信号を出力する機能を有する駆動回路とからなる電力半導体装置において、
前記電力半導体素子に流れる電流を検出するためのシャント抵抗で検出した信号が、所定値を上回った時に出力される信号と、前記Ｆｏ信号との論理和を、前記駆動回路を制御するための回路に、駆動回路への入力遮断用として供給するようにしたので、一方の信号が出力されない場合でも、電力半導体素子を過電流から保護できる。
【図面の簡単な説明】
【図１】実施の形態１になる電力半導体装置の回路図
【図２】実施の形態２になる電力半導体装置の回路図
【図３】実施の形態３になる電力半導体装置の回路図
【図４】実施の形態４になる電力半導体装置の回路図
【図５】実施の形態５になる電力半導体装置の回路図
【図６】実施の形態５になる電力半導体装置の回路図
【図７】図６中のタイマーの機能を示したタイムチャート
【図８】実施の形態７になる電力半導体装置の回路図
【図９】従来の電力半導体装置の回路図
【符号の説明】
ＩＣ　ゲート駆動回路、Ｒ１　シャント抵抗、ＳＷ　半導体素子、ＣＯＭ　コンパレータ、Ｓ　スイッチ、Ｔ１，Ｔ２　ｎｐｎトランジスタ、Ｔ３，Ｔ４　ｎ型ＭＯＳＦＥＴ、ＩＮＶ　インバータ、Ｂ　バッファ、ＴＩＭＥＲ　タイマー、ＯＲ　オアゲート、ＣＴ　カレントトランス、ＭＣＵ　モータ制御回路
【図１】
2004096870.tif 000003
【図２】
2004096870.tif 000004
【図３】
2004096870.tif 000005
【図４】
2004096870.tif 000006
【図５】
2004096870.tif 000007
【図６】
2004096870.tif 000008
【図７】
2004096870.tif 000009
【図８】
2004096870.tif 000010
【図９】
2004096870.tif 000011