(57)【要約】【課題】１回の拡散で拡散層内における不純物の拡散深さを均一にして所望の閾値電圧を得ることができ、併せて歩留まりを向上させることができる半導体装置及び半導体装置の製造方法を提供すること。【解決手段】半導体基板１２の上層に、バッファー層と、チャンネルとなるチャネル層と、不純物が拡散される拡散層１８とを備える半導体装置１，１ａ，１ｂであって、前記拡散層１８がＩｎＧａＰ層であり、且つ、前記チャネル層１６と前記拡散層１８の間には、前記拡散層１８に拡散される前記不純物の拡散を停止させる拡散停止層１７が設けられていることを特徴とする半導体装置１，１ａ，１ｂ。【選択図】　　　　図１
2004103656.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上層に、バッファー層と、チャンネルとなるチャネル層と、不純物が拡散される拡散層とを備える半導体装置であって、
前記拡散層がＩｎＧａＰ層であり、且つ、
前記チャネル層と前記拡散層の間には、前記拡散層に拡散される前記不純物の拡散を停止させる拡散停止層が設けられている
ことを特徴とする半導体装置。
【請求項２】
前記拡散停止層では、前記拡散層側から離れるに従って前記不純物の濃度が低下する構成であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記不純物はＺｎであり、前記拡散停止層はＧａＡｓ層であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記不純物はＺｎであり、前記拡散停止層はＡｌＧａＡｓ層であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記拡散層の上層には、前記拡散層に含まれるＰが加熱により蒸発するのを防ぐための蒸発防止層が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記蒸発防止層はＧａＡｓ層であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記蒸発防止層はＡｌＧａＡｓ層であることを特徴とする請求項５に記載の半導体装置。
【請求項８】
前記半導体装置は、ｐ型ゲートに適用された電界効果トランジスタであることを特徴とする請求項１に記載の半導体装置。
【請求項９】
半導体基板に、バッファー層と、チャネルとなるチャネル層とを、順次エピタキシャル成長させる成長ステップと、
前記チャネル層の上層に、前記不純物の拡散を停止させる拡散停止層を形成する拡散停止層形成ステップと、
前記拡散停止層の上層に、前記不純物が拡散されるＩｎＧａＰ層である拡散層を形成する拡散層形成ステップと
を有することを特徴とする半導体装置の製造方法。
【請求項１０】
前記拡散停止層を、前記拡散層側から離れるに従って前記不純物の濃度が低下するように構成することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記不純物はＺｎであり、前記拡散停止層はＧａＡｓ層であることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記不純物はＺｎであり、前記拡散停止層はＡｌＧａＡｓ層であることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１３】
前記拡散層の上層に、前記拡散層に含まれるＰが加熱により蒸発するのを防ぐための蒸発防止層を形成する蒸発防止層形成ステップを有することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１４】
前記蒸発防止層はＧａＡｓ層であることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記蒸発防止層はＡｌＧａＡｓ層であることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１６】
前記半導体装置は、ｐ型ゲートに適用された電界効果トランジスタであることを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、拡散層に不純物が拡散されてゲートが構成される半導体装置及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、移動体通信システムにおいては、携帯通信端末の小型化及び低消費電力化が強く要請されている。これらを実現するためには、例えば送信用パワーアンプに関し、単一正電源での動作が可能であること、より低電圧駆動が可能であること、より駆動効率が高いことなどが必要である。現在、このようなパワーアンプ用として実用化されているデバイスには、接合型電界効果トランジスタ（ＪＦＥＴ：Ｊｕｎｃｔｉｏｎ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ヘテロ接合型電界効果トランジスタ（ＨｅｔｅｒｏＦＥＴ）、ショットキーバリアゲート電界効果トランジスタ（ＭＥＳＦＥＴ：Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、及びＰ型ゲートを用いたヘテロ接合型電界効果トランジスタ（ｐ型ゲートＨＦＥＴ）などがある。
【０００３】
このうち、ｐ型ゲートＨＦＥＴは、ｐｎ接合をゲートに持っているためにゲートに印加できる電圧を大きくすることができ、そのため単一正電源動作が可能であり、かつ、ヘテロ構造を持つので線形性に優れた素子である。また、このＦＥＴの閾値電圧は、エピタキシャル成長された各層のＡｌやＩｎの組成、各層の厚さ、キャリア濃度など、エピタキシャル成長時に決定される要因と、Ｐ型ゲートの拡散深さで決定される。
【０００４】
一般にデバイスメーカでは、量産時に他社のエピタキシャル基板メーカによって製造されたエピタキシャル基板を用いることが多く、このエピタキシャル基板メーカから購入したウェーハを加工してトランジスタを作成していく場合が多い。一方、エピタキシャル基板メーカでは、ｐ型ゲートＨＦＥＴを製造する場合、例えばＧａＡｓ等の基板に、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓなどのエピタキシャル層を成長させることになるが、これらの層には、それぞれＡｌやＩｎの組成量のばらつき、キャリア濃度のばらつき、厚さのばらつきを含むのが一般的である。したがって、このようなエピタキシャル基板に含まれる各層の厚さやキャリア濃度のコントロールを、デバイスメーカが行なうことは困難であった。
【０００５】
図１４は、従来の半導体装置の構成例を示す断面図である。
従来の半導体装置としての半導体デバイス１０１は、半導体基板としてのＧａＡｓ基板１１２上に、バッファー層１１４、トランジスタのチャネルを構成するチャネル層１１６及びＡｌＧａＡｓ層１１８が形成されており、このＡｌＧａＡｓ層１１８上には、絶縁膜としてのＳｉｎ膜１２０が成膜されている。さらにこのＡｌＧａＡｓ層１１８上には、Ｓｉｎ膜１２０によって絶縁されたゲート１２４、ソース電極１２１、ドレイン電極１２３が形成されている。ゲート１２４の下層である拡散層としてのＡｌＧａＡｓ層１１８には、キャリアである例えばｐ型不純物としてのＺｎを選択的に拡散することで、ゲート１２４が構成されている。
【０００６】
次に従来の半導体装置の製造方法としては、ＧａＡｓやＡｌＧａＡｓにｐ型不純物であるＺｎを拡散するために、拡散後に電気的特性を測定し、その特性から拡散係数を計算し、さらに所望の閾値電圧を得るためにはどの程度の拡散をすればいいのかを計算している。そして、従来の半導体装置の製造方法では、その計算結果に基づき、再度ウェハを高温にして不純物を拡散し、ウェハ冷却後に電気的特性を測定することで拡散深さを制御していた（例えば特許文献１参照）。
【０００７】
【特許文献１】
特開２００１−１８８０７７号公報（第４頁）
【０００８】
【発明が解決しようとする課題】
ところが、拡散時間や温度、ガス流量が変化したときに拡散深さが変化して従って、半導体デバイスの特性の集中化ができなかった。ここでいう「集中化」とは、例えば閾値電圧が所望の値にすることができることをいう。つまり、従来の半導体デバイス１０１の製造方法では、図１５に示すようにＰ型不純物を導入してドーピング層１２５を構成した段階で、ドーピング層１２５の制御が適切でなくなるという問題点があった。従って、ウェハの中心部から製造されるＩＣと、周辺部から製造されるＩＣとでは、閾値電圧が異なってしまう場合があった。つまり、１枚のウェハから製造される各半導体デバイス１０１の閾値電圧が均一とならない場合があり、この場合には、当然ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）としては使うことができず、歩留まりが悪くなっていた。またこれ以外にも、ウェハの温度上昇や冷却に時間が掛かり、プロセスのＴＡＴ（ＴｕｒｎＡｒｏｕｎｄ　Ｔｉｍｅ）が長いという問題点があった。従来、このように半導体デバイスの特性を損なうことなく、１回の拡散で所望の閾値電圧を得ることができる半導体デバイスの製造方法や半導体デバイスが望まれていた。
【０００９】
そこで本発明は上記課題を解決し、１回の拡散で拡散層内における不純物の拡散深さを均一にして所望の閾値電圧を得ることができ、併せて歩留まりを向上させることができる半導体装置及び半導体装置の製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記目的は、請求項１の発明にあっては、半導体基板の上層に、バッファー層と、チャンネルとなるチャネル層と、不純物が拡散される拡散層とを備える半導体装置であって、前記拡散層がＩｎＧａＰ層であり、且つ、前記チャネル層と前記拡散層の間には、前記拡散層に拡散される前記不純物の拡散を停止させる拡散停止層が設けられていることを特徴とする半導体装置により、達成される。
請求項１の構成によれば、ＩｎＧａＰ層は不純物の拡散が速く、その下層の拡散防止層は不純物の拡散が遅いので、不純物は、拡散層内では拡散が速く拡散防止層内では拡散が急激に止まっているように見える。従って、半導体装置は、拡散層において不純物は拡散深さが均一に制御され、均一な閾値電圧を得ることができる。
【００１１】
請求項２の発明は、請求項１の構成において、前記拡散停止層では、前記拡散層側から離れるに従って前記不純物の濃度が低下する構成であることを特徴とする。
請求項２の構成によれば、拡散停止層では不純物の拡散が遅く、拡散停止層では拡散層側から離れるにつれて徐々に不純物の濃度が低下している。従って、半導体装置は、拡散層において不純物は拡散深さが均一に制御され、均一な閾値電圧を得ることができる。
【００１２】
請求項３の発明は、請求項１の構成において、前記不純物はＺｎであり、前記拡散停止層はＧａＡｓ層であることを特徴とする。
請求項３の構成によれば、拡散層からの不純物としてのＺｎの拡散が遅く拡散しにくくなる。
【００１３】
請求項４の発明は、請求項１の構成において、前記不純物はＺｎであり、前記拡散停止層はＡｌＧａＡｓ層であることを特徴とする。
請求項４の構成によれば、拡散停止層を例えばＧａＡｓ層とする場合と比較して耐圧効果を向上することができる。
【００１４】
請求項５の発明は、請求項１の構成において、前記拡散層の上層には、前記拡散層に含まれるＰが加熱により蒸発するのを防ぐための蒸発防止層が形成されていることを特徴とする。
請求項５の構成によれば、半導体装置を製造する際に加熱を行うが、蒸発防止層は、この加熱の際に拡散層に含まれるＰの蒸発を防止することができる。このため、半導体装置は閾値電圧が均一となる。
【００１５】
請求項６の発明は、請求項５の構成において、前記蒸発防止層はＧａＡｓ層であることを特徴とする。
請求項６の構成によれば、蒸発防止層であるＧａＡｓ層が拡散層からＰの蒸発を防止し、閾値電圧を均一にすることができる。
【００１６】
請求項７の発明は、請求項５の構成において、前記蒸発防止層はＡｌＧａＡｓ層であることを特徴とすることを特徴とする。
請求項７の構成によれば、拡散停止層を例えばＧａＡｓ層とする場合と比較して耐圧効果を向上することができる。
【００１７】
請求項８の発明は、請求項１の構成において、前記半導体装置は、ｐ型ゲートに適用された電界効果トランジスタであることを特徴とする。
【００１８】
上記目的は、請求項９の発明にあっては、半導体基板に、バッファー層と、チャネルとなるチャネル層とを、順次エピタキシャル成長させる成長ステップと、前記チャネル層の上層に、前記不純物の拡散を停止させる拡散停止層を形成する拡散停止層形成ステップと、前記拡散停止層の上層に、前記不純物が拡散されるＩｎＧａＰ層である拡散層を形成する拡散層形成ステップとを有することを特徴とする半導体装置の製造方法により、達成される。
請求項９の構成によれば、ＩｎＧａＰ層は不純物の拡散が速く、その下層の拡散防止層は不純物の拡散が遅いので、不純物は、拡散層内では拡散が速く拡散防止層内では拡散が急激に止まっているように見える。従って、半導体装置は、拡散層において不純物は拡散深さが均一に制御され、均一な閾値電圧を得ることができる。
【００１９】
請求項１０の発明は、請求項９の構成において、前記拡散停止層を、前記拡散層側から離れるに従って前記不純物の濃度が低下するように構成することを特徴とする。
請求項１０の構成によれば、拡散停止層では不純物の拡散が遅く、拡散停止層では拡散層側から離れるにつれて徐々に不純物の濃度が低下している。従って、半導体装置は、拡散層において不純物は拡散深さが均一に制御され、均一な閾値電圧を得ることができる。
【００２０】
請求項１１の発明は、請求項９の構成において、前記不純物はＺｎであり、前記拡散停止層はＧａＡｓ層であることを特徴とする。
請求項１１の構成によれば、拡散層からの不純物としてのＺｎの拡散が遅く拡散しにくくなる。
【００２１】
請求項１２の発明は、請求項９の構成において、前記不純物はＺｎであり、前記拡散停止層はＡｌＧａＡｓ層であることを特徴とする。
請求項１２の構成によれば、拡散停止層を例えばＧａＡｓ層とする場合と比較して耐圧効果を向上することができる。
【００２２】
請求項１３の発明は、請求項９の構成において、前記拡散層の上層に、前記拡散層に含まれるＰが加熱により蒸発するのを防ぐための蒸発防止層を形成する蒸発防止層形成ステップを有することを特徴とする。
請求項１３の構成によれば、半導体装置を製造する際に加熱を行うが、蒸発防止層は、この加熱の際に拡散層に含まれるＰの蒸発を防止することができる。このため、半導体装置は閾値電圧が均一となる。
【００２３】
請求項１４の発明は、請求項１３の構成において、前記蒸発防止層はＧａＡｓ層であることを特徴とする。
請求項１４の構成によれば、蒸発防止層であるＧａＡｓ層が拡散層からＰの蒸発を防止し、閾値電圧を均一にすることができる。
【００２４】
請求項１５の発明は、請求項１３の構成において、前記蒸発防止層はＡｌＧａＡｓ層であることを特徴とする。
請求項１５の構成によれば、拡散停止層を例えばＧａＡｓ層とする場合と比較して耐圧効果を向上することができる。
【００２５】
請求項１６の発明は、請求項９の構成において、前記半導体装置は、ｐ型ゲートに適用された電界効果トランジスタであることを特徴とする。
請求項１６の構成によれば、ＩｎＧａＰ層は不純物の拡散が速く、その下層の拡散防止層は不純物の拡散が遅いので、不純物は、拡散層内では拡散が速く拡散防止層内では拡散が急激に止まっているように見える。従って、半導体装置は、拡散層において不純物は拡散深さが均一に制御され、均一な閾値電圧を得ることができる。
【００２６】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
なお、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００２７】
＜第１実施形態＞
図１は、本発明の第１実施形態としての半導体装置が適用された半導体デバイス１の構成例を示す断面図である。尚、以下図示する各層は見やすくするためほぼ均等な厚さとしているが、このような各層の厚さの比に限られるものではない。
半導体装置としての半導体デバイス１は、半導体基板としてのＧａＡｓ基板１２上に、バッファー層１４及び、トランジスタのチャネルを構成するチャネル層１６が形成されている。
【００２８】
このチャネル層１６の上層には、本実施形態において特徴的な拡散停止層としてのＧａＡｓ層１７が積層されている。このＧａＡｓ層１７の詳細については後述する。そして、このＧａＡｓ層１７の上層には、拡散層１８が積層されている。この拡散層１８は、キャリアであるｐ型不純物の一例としてのＺｎが拡散されやすく、不純物が所定の拡散深さまで選択的に拡散される。
【００２９】
この拡散層１８において特徴的なことは、この拡散層１８が、従来のようなＡｌＧａＡｓ層の代わりに、例えばＩｎＧａＰ層となっていることである。このＩｎＧａＰ層１８が形成されており、このＩｎＧａＰ層１８の上層には、絶縁膜としてのＳｉｎ膜２０が成膜されている。さらにＩｎＧａＰ層１８上には、Ｓｉｎ膜２０によって絶縁されたゲート２４、ソース電極２１、ドレイン電極２３がそれぞれ形成されている。ゲート２４の下層である拡散層としてのＩｎＧａＰ層１８には、キャリアである例えばｐ型不純物としてのＺｎを選択的に拡散することで、ゲート２４が構成されている。
【００３０】
ここで、上記ＩｎＧａＰ層１８は不純物の拡散が速く、ＧａＡｓ層１７は不純物の拡散が遅い構成となっている。従って、ＩｎＧａＰ層１８に選択的に拡散された不純物は、拡散停止層としてのＧａＡｓ層１７まで到達すると急激に拡散が抑制される。つまり、このＧａＡｓ層１７は、ＩｎＧａＰ層１８での不純物の拡散を抑制することができる。このようにすると、不純物の拡散深さが正確に制御されるようになる。このように不純物の拡散深さが正確に制御されるようになると、これらゲート２４を含むＰ型ゲートＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）の閾値電圧を正確に制御することができる。
【００３１】
半導体デバイス１は以上のような構成であり、次に図１を参照しつつ半導体装置の製造方法の動作例について説明する。
図２〜図５は、それぞれ本発明の第１実施形態としての半導体装置の製造方法の手順の一例を示す断面図である。ここでは、ｐ型ゲートＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）の製造工程について説明する。
【００３２】
まず、図２に示すようにＧａＡｓ基板１２の上には、ＧａＡｓ層であるバッファー層１４及び、チャネルとなるチャンネル層１６が順次エピタキシャル成長される。次にチャネル層１６には、図３に示すように本実施形態において特徴的な拡散停止層としてのＧａＡｓ層１７がエピタキシャル成長させる。このＧａＡｓ層１７は、不純物の拡散が遅いことが特徴である。
【００３３】
さらにこのＧａＡｓ層１７には、図４に示すように不純物が拡散しやすい拡散層（キャリアのドープ層）の一例としてのＩｎＧａＰ層１８をエピタキシャル成長させる。次にＩｎＧａＰ層１８には、その全面に選択拡散マスクとなるＳｉＮ膜が堆積される。そして、このＳｉｎ膜は、図５に示すように電界効果トランジスタ（ＦＥＴ）のゲート等に相当する部分が開口される。
【００３４】
その開口部２２ａに露呈したＩｎＧａＰ層１８の上には、例えばｐ型不純物であるＺｎを約６００度の温度で選択的に拡散され、ドーピング層２５が形成される。ここで、ｐ型不純物は、拡散の速い拡散層としてのＩｎＧａＰ層１８において速く拡散し、拡散の遅い拡散停止層としてのＧａＡｓ層１７において拡散が停止する。従って、拡散停止層としてのＩｎＧａＰ層１８は不純物の拡散が速く、その下層の拡散防止層としてのＧａＡｓ層１７では拡散が急激に止まっているように見える。従って、半導体デバイス１は、１回の拡散でも拡散層としてのＩｎＧａＰ層１８において不純物は拡散深さが均一に制御され、例えば同じウェハの中心部から製造された場合と、周辺部から製造された場合とでも、均一な閾値電圧を得ることができる。
【００３５】
また言い換えると、拡散停止層としてのＧａＡｓ層１７では、拡散層としてのＩｎＧａＰ層１８から離れるに従って不純物の濃度が低下する構成となっている。従って、半導体デバイス１は、拡散層としてのＩｎＧａＰ層１８において不純物は拡散深さが均一に制御され、均一な閾値電圧を得ることができる。
【００３６】
最後に、Ｓｉｎ膜２０によって覆われていないＩｎＧａＰ層１８には、図１に示すようにゲート電極２４等が形成される。
【００３７】
図６は、拡散時間に対する拡散深さの特性の一例を示す図である。図６では、拡散停止層としてのＧａＡｓ層１７が例えば２０ｎｍであり、拡散層としてのＩｎＧａＰ層１８が例えば３００ｎｍである。
この特性によれば、例えば１０［Ａ．Ｕ］までは、不純物が拡散層としてのＩｎＧａＰ層１８内深く拡散し、不純物が例えば１０［Ａ．Ｕ］程度で拡散停止層としてのＧａＡｓ層１７まで到達する。しかし、不純物の拡散を例えば１０［Ａ．Ｕ］以上行っても、拡散深さが大きくならないことが分かる。従って、この半導体デバイス１の製造方法によれば、従来より拡散深さをより正確に制御することができる。従って、このような製造方法により製造された各半導体デバイス１は閾値電圧が均一となり、歩留まりが向上する。
【００３８】
本発明の第１実施形態によれば、１回の拡散で拡散層としてのＩｎＧａＰ層１８内における不純物の拡散深さを均一にして、所望の閾値電圧を得ることができ、併せて歩留まりを向上させることができる。
【００３９】
＜第２実施形態＞
図７は、第２実施形態としての半導体装置が適用された半導体デバイス１ａの構成例を示す断面図である。
第２実施形態としての半導体デバイス１ａは、図１において第１実施形態としての半導体デバイス１とほぼ同様の構成であるので、同一の構成は図１と共通の符号を用いてその説明を省略し、異なる点を中心として説明する。また、第２実施形態としての半導体装置の製造方法は、図２〜図５において第１実施形態としての半導体装置の製造方法とほぼ同様の手順であるので、同一の手順は図２〜図５と共通の符号を用いてその説明を省略し、異なる点を中心として説明する。
【００４０】
半導体デバイス１ａでは、第１実施形態としての半導体デバイス１とは、ＩｎＧａＰ層１８と、ゲート電極２４等及びＳｉｎ膜２０との間に、例えば蒸発防止層としてのＧａＡｓ層が設けられている点が異なっている。尚、蒸発防止層１９は、例えばＡｌＧａＡｓ層であっても良い。
【００４１】
半導体デバイス１ａはこのような構成であり、次にこの半導体デバイス１ａの製造方法の一例について説明する。
図８及び図９は、それぞれ第２実施形態としての半導体装置の製造方法の手順の一例を示す断面図である。尚、第２実施形態としての半導体装置の製造方法は、第１実施形態としての半導体装置の製造方法における図２〜図４までが同一であるので、主として異なる部分のみを説明する。
【００４２】
図４のようにＩｎＧａＰ層１８がエピタキシャル成長された後、図８に示すように拡散停止層としてのＩｎＧａＰ層１８上には、上記蒸発防止層としてのＧａＡｓ層１９がエピタキシャル成長される。次に上記図５と同様の方法により、蒸発防止層としてのＧａＡｓ層１９には、Ｓｉｎ膜２０が形成される。
【００４３】
次に図９に示すように、例えばｐ型不純物としてのＺｎが、蒸発防止層としてのＧａＡｓ層１９及びＩｎＧａＰ層１８に、約６００度の温度で選択的に拡散される。
【００４４】
この際、不純物の拡散の速いＩｎＧａＰ層１８では不純物が拡散されるが、不純物が拡散停止層としてのＧａＡｓ層１７まで到達すると、不純物の拡散は急激停止する。従って、ＩｎＧａＰ層１８等には、図９に示すようなドーピング層２５が形成される。そして第１実施形態と同様にして、蒸発防止層としてのＧａＡｓ層１９には、Ｓｉｎ膜２０やゲート電極２４等が形成される。
【００４５】
本発明の第２実施形態によれば、第１実施形態とほぼ同様の効果を発揮することができるとともに、これに加えて、半導体デバイス１ａを製造する際に加熱を行うが、蒸発防止層としてのＧａＡｓ層１９は、この加熱の際に拡散層に含まれるＰの蒸発を防止することができる。このため、半導体デバイス１ａは閾値電圧が均一となり、歩留まりが向上する。
【００４６】
＜第３実施形態＞
図１０は、本発明の第３実施形態としての半導体装置が適用された半導体デバイス１ｂの構成例を示す断面図である。
半導体デバイス１ｂは、図１において第１実施形態としての半導体デバイス１ａとほぼ同様の構成であるので、同一の構成は図１と共通の符号を用いてその説明を省略し、異なる点を中心として説明する。
【００４７】
また、第３実施形態としての半導体装置の製造方法は、図２〜図５において第１実施形態としての半導体装置の製造方法とほぼ同様の手順であるので、第１実施形態と同一の手順は図２〜図５と共通の符号を用いてその説明を省略し、異なる点を中心として説明する。
【００４８】
半導体デバイス１ｂでは、第１実施形態としての半導体デバイス１とは異なり、ＩｎＧａＰ層１８と、ゲート電極２４等及びＳｉｎ膜２０との間に、例えばＮ＋ＧａＡｓ層１９ａ（ｎ型ＧａＡｓ層）が設けられており、さらにゲート電極２４が開口部内に設けられている。
【００４９】
半導体デバイス１ｂはこのような構成であり、次にこの半導体デバイス１ｂの製造方法の一例について説明する。
図１１〜図１３は、それぞれ第３実施形態としての半導体装置の製造方法の手順の一例を示す断面図である。尚、第３実施形態としての半導体装置の製造方法は、第１実施形態としての半導体装置の製造方法における図２〜図４までが同一であるので、異なる部分を中心として説明する。
【００５０】
図４のようにＩｎＧａＰ層１８がエピタキシャル成長された後、図１１に示すように拡散停止層としてのＩｎＧａＰ層１８上には、例えばｎ型のＮ＋ＧａＡｓ層１９ａを堆積する。次にＮ＋ＧａＡｓ層１９ａには、Ｓｉｎ膜２０が堆積され、このＳｉｎ膜２０は、ＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）のゲートとなる部分がＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）によってエッチングされる。次にＮ＋ＧａＡｓ層１９ａにおけるＳｉｎ膜２０の存在しない開口部からは、例えばｐ型不純物であるＺｎを約６００度の温度で選択的に拡散させる。この場合、表面がＧａＡｓ層であるので、蒸気圧の高いＡｓの圧力をかけておく。
【００５１】
ある時間Ｚｎを拡散させると、ＺｎはＮ＋ＧａＡｓ層１９ａを通り越し、拡散速度の速いＩｎＧａＰ層１８に到達する。このＩｎＧａＰ層１８中では、Ｚｎの拡散が速いので、次の拡散停止層としてのＧａＡｓ層１７に到達したときにはそこで拡散が止まるように見える。従って、この半導体装置の製造方法によれば、Ｚｎの拡散深さをエピタキシャル成長の制御膜厚のコントロールと同等な厚さで制御することができる。次に図１２に示すように再表面にあるＮ＋ＧａＡｓ層１９ａをエッチングして開口部を形成する。
【００５２】
次にＦＥＴのゲートとなるメタルをその開口部内に蒸着すると、図１３に示すように構造になる。オーミック電極として例えばＡｕＧｅＮｉ等を構成することでゲート電極２４を構成し、図１０に示すような構造の半導体デバイス１ｂを構成することができる。
【００５３】
本発明の第３実施形態によれば、第１実施形態とほぼ同様の効果を発揮することができるとともに、これに加えて、このようなＺｎの拡散深さの制御をＦＥＴのゲート形成に用いると、閾値電圧をより正確に制御することができる。
【００５４】
ところで本発明は上述した実施形態に限定されるものではない。例えば上記実施形態では、不純物としてｐ型不純物であるＺｎを例示しているが、これに限られず、これ以外の不純物を採用しても同様の効果を挙げることができる。また、半導体デバイスにおける各層として材質を例示しているがこれらに限られず、適宜変更することもできる。
【００５５】
また、上記実施形態の各構成は、その一部を省略したり、上記とは異なるように任意に組み合わせることができる。上記チャンネル層１６は、例えばＡｌＧａＡｓ／ＩｎＧａＡｓのダブルドープダブルへテロ構造でも構わないし、例えばＡｌＧａＡｓ／ＧａＡｓのシングルへテロ構造のＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ：超高速トランジスタ）でも構わないことはいうまでもない。また、このチャンネル層は、ｎ−ＩｎＧａＡｓのドープチャンネル構造でも構わないことはいうまでもない。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、１回の拡散で拡散層内における不純物の拡散深さを均一にして所望の閾値電圧を得ることができ、併せて歩留まりを向上させることができる半導体装置及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態としての半導体装置が適用された半導体デバイスの構成例を示す断面図。
【図２】本発明の第１実施形態としての半導体装置の製造方法の手順の一例を示す断面図。
【図３】本発明の第１実施形態としての半導体装置の製造方法の手順の一例を示す断面図。
【図４】本発明の第１実施形態としての半導体装置の製造方法の手順の一例を示す断面図。
【図５】本発明の第１実施形態としての半導体装置の製造方法の手順の一例を示す断面図。
【図６】拡散時間に対する拡散深さの特性の一例を示す図。
【図７】第２実施形態としての半導体装置が適用された半導体デバイスの構成例を示す断面図。
【図８】第２実施形態としての半導体装置の製造方法の手順の一例を示す断面図。
【図９】第２実施形態としての半導体装置の製造方法の手順の一例を示す断面図。
【図１０】本発明の第３実施形態としての半導体装置が適用された半導体デバイスの構成例を示す断面図。
【図１１】第３実施形態としての半導体装置の製造方法の手順の一例を示す断面図。
【図１２】第３実施形態としての半導体装置の製造方法の手順の一例を示す断面図。
【図１３】第３実施形態としての半導体装置の製造方法の手順の一例を示す断面図。
【図１４】従来の半導体装置の構成例を示す断面図。
【図１５】従来の半導体装置の構成例を示す断面図。
【符号の説明】
１，１ａ，１ｂ・・・半導体デバイス（半導体装置）、１２・・・ＧａＡｓ層（半導体基板）、１４・・・バッファー層、１６・・・チャンネル層、１７・・・ＧａＡｓ層（拡散停止層）、１８・・・ＩｎＧａＰ層（拡散層）、１９・・・ＧａＡｓ層（拡散停止層）、２４・・・ゲート電極
【図１】
2004103656.tif 000003
【図２】
2004103656.tif 000004
【図３】
2004103656.tif 000005
【図４】
2004103656.tif 000006
【図５】
2004103656.tif 000007
【図６】
2004103656.tif 000008
【図７】
2004103656.tif 000009
【図８】
2004103656.tif 000010
【図９】
2004103656.tif 000011
【図１０】
2004103656.tif 000012
【図１１】
2004103656.tif 000013
【図１２】
2004103656.tif 000014
【図１３】
2004103656.tif 000015
【図１４】
2004103656.tif 000016
【図１５】
2004103656.tif 000017