【事件の表示】
　平成１１年特許願第　２３３３６号「薄膜トランジスタの製造方法」拒絶査定に対する審判事件［平成１１年１０月　８日出願公開、特開平１１−２７４５１４］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成１１年２月１日（パリ条約による優先権主張１９９８年１月３０日、韓国）の出願であって、その請求項に係る発明は、平成１３年８月２９日付けの手続補正書で補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１から６に記載された事項により特定されるとおりの「薄膜トランジスタの製造方法」であると認められるところ、その請求項１には、次のとおり記載されている。
　
　「ゲート線、ゲート電極、ゲートパッドを含むゲートパターンを形成する段階と、
　前記ゲートパターンを覆うゲート絶縁膜を形成する段階と、
　前記ゲート電極上の前記ゲート絶縁膜上に非晶質シリコン層を形成する段階と、
　前記非晶質シリコン層上にドーピングされた非晶質シリコン層を形成する段階と、
　前記ドーピングされた非晶質シリコン層上に前記非晶質シリコン層を中心にして分離されているソース及びドレイン電極、前記ソース電極に連結されているデータ線及びデータパッドを含むデータパターンを形成する段階と、
　前記ソース及びドレイン電極をマスクとして前記ドーピングされた非晶質シリコン層を乾式エッチングする段階と、
　１０００ｍＴｏｒｒ以下の圧力で酸素プラズマ工程を実施する段階と、
　前記データパターン及び非晶質シリコン層を直接接して覆い、前記ドレイン電極、前記ゲートパッド、データパッドを露出する第１乃至第３接触孔を有する保護膜を形成する段階と、
　前記第１乃至第３接触孔を通じて前記ドレイン電極、前記ゲートパッド、前記データパッドと各々連結される画素電極、補助ゲートパッド、補助データパッドを含む透明導電膜を形成する段階と、
を含む薄膜トランジスタの製造方法。」
　
　ここで、「補助ゲートパッド」及び「補助データパッド」なる用語は、明細書に記載がないが、前記用語と明細書（明細書（００１６）及び（００６２）、図面の簡単な説明の「符号の説明」）に記載の技術的事項との対応関係より、それぞれ、「ゲートパッド用ＩＴＯ電極８１」と、「データパッド用ＩＴＯ電極８２」に対応するものと解し、請求項１に係る発明（以下「本願発明」という。）を次のように認定する。
　「ゲート線、ゲート電極、ゲートパッドを含むゲートパターンを形成する段階と、
　前記ゲートパターンを覆うゲート絶縁膜を形成する段階と、
　前記ゲート電極上の前記ゲート絶縁膜上に非晶質シリコン層を形成する段階と、
　前記非晶質シリコン層上にドーピングされた非晶質シリコン層を形成する段階と、
　前記ドーピングされた非晶質シリコン層上に前記非晶質シリコン層を中心にして分離されているソース及びドレイン電極、前記ソース電極に連結されているデータ線及びデータパッドを含むデータパターンを形成する段階と、
　前記ソース及びドレイン電極をマスクとして前記ドーピングされた非晶質シリコン層を乾式エッチングする段階と、
　１０００ｍＴｏｒｒ以下の圧力で酸素プラズマ工程を実施する段階と、
　前記データパターン及び非晶質シリコン層を直接接して覆い、前記ドレイン電極、前記ゲートパッド、データパッドを露出する第１乃至第３接触孔を有する保護膜を形成する段階と、
　前記第１乃至第３接触孔を通じて前記ドレイン電極、前記ゲートパッド、前記データパッドと各々連結される画素電極、補助ゲートパッド（ゲートパッド用ＩＴＯ電極８１）、補助データパッド（データパッド用ＩＴＯ電極８２）を含む透明導電膜を形成する段階と、
を含む薄膜トランジスタの製造方法。」
　　
２．引用例
　これに対して、前置審査において拒絶の理由として引用された、本願の優先権主張日前の平成７年１０月１３日に頒布された刊行物である特開平７−２６３７００号公報（以下「引用例１」という。）には、次のとおり記載されている。
　
　・「透明基板上に形成された薄膜トランジスタのソース／ドレイン電極であって、少なくとも最上層の導電膜がＡｌ膜となっている前記ソース／ドレイン電極を被覆して絶縁膜を形成する工程と、
前記ソース／ドレイン電極上の前記絶縁膜に開口を形成する工程と、
前記開口を介して前記開口内の前記Ａｌ膜をエッチングする工程と、
前記開口内の前記ソース／ドレイン電極と接触する透明導電膜を形成する工程とを有する薄膜トランジスタの製造方法。」（特許請求の範囲請求項１）
　・「前記ソース／ドレイン電極を被覆して絶縁膜を形成する工程の後、
前記開口を形成するマスクとして用いた耐エッチング性膜を残したまま、前記開口を介して前記開口内の前記Ａｌ膜の表層をエッチングする工程と、
前記開口を被覆して導電膜を形成し、続いて、前記耐エッチング性膜を除去して前記開口内に前記導電膜を残す工程と、
前記開口内の前記導電膜と接触する透明導電膜を形成する工程とを有する請求項１記載の薄膜トランジスタの製造方法。」（特許請求の範囲請求項７）
　・「図３は液晶表示パネルの透明基板上にＴＦＴマトリクスが形成された後の全体の構成を示す平面図である。・・・」（明細書（００１５））
　・「図３において、３７ｂはＩＴＯ膜（透明導電膜）からなる画素電極で、画素電極３７ｂはＴＦＴのソース電極（ソース／ドレイン電極）上の２つの開口３６ｂ等を介してソース電極と接続する。２３はＴＦＴのゲート電極と接続するゲートバスラインで、図面上縦方向に並んでいる各画素のＴＦＴのゲート電極がそれぞれ接続されている。」（明細書（００１６））
　・「３８はＴＦＴのドレイン電極を介してＴＦＴと接続するドレインバスラインで、図面上横方向に並んでいる各画素のＴＦＴのドレイン電極がそれぞれ接続されている。３２はドレインバスライン３８と接続するドレイン端子で、各ドレイン端子３２等毎に一つのドレインバスライン３８等が接続される。」（明細書（００１７）
　・「上記図３のＴＦＴマトリックスを作成する、本発明の第１の実施例の製造方法について図１（ａ）、（ｂ）、図２（ａ）、（ｂ）を参照しながら説明する。各図面には左からドレイン端子部、画素部、ゲート端子部が示される。」（明細書（００１９））
　・「図１（ａ）に示すように、透明なガラス基板（透明基板）２１上に、ゲート電極２２と、ゲート電極２２と接続するゲートバスライン２３と、ゲートバスライン２３と接続するゲート端子２４と・・・を形成する。」（明細書（００２０））
　・「続いて、ゲート電極２２，ゲートバスライン２３，ゲート端子２４・・・を被覆して膜厚約４０００Åのシリコン窒化膜２６をプラズマＣＶＤ法により形成する。なお、ゲート電極２２上のシリコン窒化膜２６はゲート絶縁膜と・・・なる。次いで、膜厚約１５０〜５００Åのアモルファスシリコン膜（ａ−Ｓｉ膜；動作半導体層）２７と膜厚約１２００Åのシリコン窒化膜をプラズマＣＶＤ法により連続的に形成する。」（明細書（００２１））
　・「ゲート電極２２の上方に、かつゲート電極２２よりも狭い島状のレジスト膜を残す。・・・レジスト膜をマスクとしてシリコン窒化膜をエッチングし、除去してチャネル保護膜２８を形成する。・・・」（明細書（００２２）
　・「次に、チャネル保護膜２８及びａ−Ｓｉ膜２７上にＣＶＤ法により膜厚約８００Åのｎ+ａ−Ｓｉ膜２９を形成した後、スパッタ法により膜厚約８００ÅのＴｉ膜３０を形成し、続いて蒸着法等により、Ｔｉ膜３０上に膜厚約５００ÅのＡｌ膜３１を形成する。次いで、塩素系又はフッ素系の反応ガスを用いたリアクティブイオンエッチング（ＲＩＥ）により・・・レジスト膜をマスクとして、Ａｌ膜３１とＴｉ膜３０とｎ+ａ−Ｓｉ膜２９とａ−Ｓｉ膜２７とを連続的にエッチングし、除去する。」（明細書（００２３））
　・「これにより、ａ−Ｓｉ膜２７からなるトランジスタの動作半導体層２７ａと、動作半導体層２７ａに接続されたｎ+ａ−Ｓｉ膜２９／Ｔｉ膜３０／Ａｌ膜３１からなるソース電極３３ａ及びドレイン電極３３ｂと、ａ−Ｓｉ膜２７／ｎ+ａ−Ｓｉ膜２９／Ｔｉ膜３０／Ａｌ膜３１からなるドレインバスラインと、ａ−Ｓｉ膜２７／ｎ+ａ−Ｓｉ膜２９／Ｔｉ膜３０／Ａｌ膜３１が積層されたドレイン端子３２とが形成される。」（明細書（００２４））
　・「ドレイン端子３２，ドレインバスライン，ＴＦＴ・・・を被覆してプラズマＣＶＤ法により層間絶縁膜としての膜厚約２０００Åのシリコン窒化膜（絶縁膜）３５を形成する。・・・レジストマスクに基づいて・・・シリコン窒化膜３５を選択的にエッチングし、除去して、ドレイン端子３２，ＴＦＴのソース電極３３ａ、上部電極３４上のシリコン窒化膜３５に開口３６ａ〜３６ｃを形成するとともに、ゲート端子２４上のゲート絶縁膜２６及びシリコン窒化膜３５に開口３６ｄを形成する。これにより、開口３６ａ〜３６ｃの底部にＡｌ膜３１が現れ、また開口３６ｄの底部にゲート端子２４のＡｌ膜が現れる。」（明細書（００２５））
　・「各開口３６ａ〜３６ｄを介して底部のＡｌ膜をエッチングする。・・・Ａｌ膜のエッチングとして、塩素系の反応ガスを用いたドライエッチングを用いる・・・」（明細書（００２６））
　・「次いで、膜厚約８００ÅのＩＴＯ膜又はＺｎＯ膜（透明導電膜）をスパッタ法により形成する。・・・レジストマスクを形成した後、該レジストマスクに基づいてＩＴＯ膜又はＺｎＯ膜を選択的にエッチングし、開口３６ａ〜３６ｄを介してドレイン端子３２と接続するドレイン引出し電極３７ａと、ソース電極３３ａ及び上部電極３４と接続する画素電極３７ｂと、ゲート端子２４と接続するゲート引出し電極３７ｃとを形成する。」（明細書（００２７））
　また、明細書００２５の記載において、「ドレイン端子３２，ドレインバスライン，ＴＦＴ・・・を被覆してプラズマＣＶＤ法により層間絶縁膜としての膜厚約２０００Åのシリコン窒化膜（絶縁膜）３５を形成する。」とあるが、前記記載の「ＴＦＴ」への被覆については、既に、エッチング工程により、ソース電極及びドレイン電極が形成されるとともに、ａ−Ｓｉ膜の表面に形成されているチャネル保護膜が露出された状態となっているので、上記シリコン窒化膜（絶縁膜）の形成工程において、ソース電極、ドレイン電極及び、チャネル保護膜がシリコン窒化膜（絶縁膜）で被覆される。
　
　これらの記載より、引用例１には、
　「透明なガラス基板（透明基板）上に、ゲート電極と、前記ゲート電極と接続するゲートバスラインと、前記ゲートバスラインと接続するゲート端子とを形成する工程と、
　前記ゲート電極，前記ゲートバスライン，前記ゲート端子を被覆したゲート絶縁膜であるシリコン窒化膜を形成する工程と、
　前記シリコン窒化膜上に、アモルファスシリコン膜（ａ−Ｓｉ膜：動作半導体層）とチャネル保護膜となるシリコン窒化膜を連続的に形成する工程と、
　次に、前記チャネル保護膜及び前記ａ−Ｓｉ膜上にｎ+ａ−Ｓｉ膜を形成する工程と、
　その後、前記チャネル保護膜及び前記ｎ+ａ−Ｓｉ膜上に、順次、Ｔｉ膜及びＡｌ膜を形成し、次いで、リアクティブイオンエッチング（ＲＩＥ）によりレジスト膜をマスクとして、前記Ａｌ膜と前記Ｔｉ膜と前記ｎ+ａ−Ｓｉ膜と前記ａ−Ｓｉ膜とを連続的にエッチングし、除去することにより、前記ａ−Ｓｉ膜からなるトランジスタ動作半導体層と、前記動作半導体層に接続されたｎ+ａ−Ｓｉ膜／Ｔｉ膜／Ａｌ膜からなるソース電極及びドレイン電極と、ａ−Ｓｉ膜／ｎ+ａ−Ｓｉ膜／Ｔｉ膜／Ａｌ膜からなるドレインバスラインと、ａ−Ｓｉ膜／ｎ+ａ−Ｓｉ膜／Ｔｉ膜／Ａｌ膜が積層されたドレイン端子を形成する工程と、
　前記ソース電極、前記ドレイン電極、前記チャネル保護膜、前記ドレイン端子，及び、前記ドレインバスラインを被覆して層間絶縁膜としてのシリコン窒化膜（絶縁膜）を形成し、前記シリコン窒化膜を選択的にエッチングし、除去して、前記ドレイン端子，前記ソース電極上のシリコン窒化膜に開口３６ａー３６ｂを形成するとともに、前記ゲート端子上の前記ゲート絶縁膜及び前記シリコン窒化膜にも開口３６ｄを形成することにより、開口３６ａ−３６ｂの底部にＡｌ膜３１を、また開口３６ｄの底部に前記ゲート端子のＡｌ膜を露出させ、各開口部３６ａ−３６ｂ、３６ｄ底部のＡｌ膜をドライエッチングする工程と、
　次いで、透明導電膜をスパッタ法により形成し、レジストマスクを形成した後、前記レジストマスクに基づいて前記透明導電膜を選択的にエッチングし、開口３６ａ−３６ｂ、３６ｄを介してドレイン端子と接続するドレイン引出し電極と、前記ソース電極と接続する画素電極と、前記ゲート端子と接続するゲート引出し電極とを形成する工程
　とを備えた薄膜トランジスタの製造方法。」
が記載されている。
　
　また、同様に前置審査において拒絶の理由として引用された、本願の優先権主張日前の平成４年９月９日に頒布された刊行物である特開平４−２５３３４２号公報（以下「引用例２」という。）には、次のとおり記載されている。
　
　・「本実施例のＴＦＴアレイ基板には、ＳｉＮｘ膜３上に形成された半導体膜としてのノンドープアモルファスシリコン（ｎ-ａ−Ｓｉ）膜４と、このｎ-ａ−Ｓｉ膜４上に形成されたリンドープアモルファスシリコン（ｎ+ａ−Ｓｉ）膜５と、このｎ+ａ−Ｓｉ膜５上に形成されたドレイン電極６及びソース電極７とが備えられている。ここで、ドレイン電極６は、Ｃｒからなる第一層６ａとアルミニウム（Ａｌ）からなる第二層６ｂとＣｒからなる第三層６ｃとを、下から順に積層させて形成されている。」（明細書（０００９））
　・「本実施例のＴＦＴアレイ基板には、ドレイン電極６及びソース電極７上に形成されたパッシベーション膜８が備えられている。・・・このパッシベーション膜８のソース電極７上にはコンタクトホール８ａが形成されており、パッシベーション膜８上及びコンタクトホール８ａ内には、コンタクトホール８ａ内でソース電極７に接続するＩＴＯからなる画素電極９が備えられている。」（明細書（００１０））
　　
３．対比
　本願発明と引用例１に記載された発明（以下「引用発明」という。）を対比すると、
　引用発明の「ゲートバスライン」、「ゲート端子」、「アモルファスシリコン膜」、「ｎ+ａ−Ｓｉ膜（アモルファスシリコン膜）」、「シリコン窒化膜（絶縁膜）」、「開口３６ｄ」、及び、「ゲート引出し電極」は、
　本願発明の「ゲート線」、「ゲートパッド」、「非晶質シリコン膜」、「ドーピングされた非晶質シリコン膜」、「保護膜」、「第２接触孔」及び、「補助ゲートパッド（ゲートパッド用ＩＴＯ電極８１）」にそれぞれ相当する。
　
　また、液晶表示装置の駆動回路として用いられる薄膜トランジスタにおいて、画素電極とソース電極を接続するか、画素電極とドレイン電極を接続するかは、薄膜トランジスタの各電極及び画素電極に印加される電圧により適宜設定されるものであって、画素電極に、本願発明の如く、ドレイン電極を接続するか、引用発明の如く、ソース電極を接続するかは、当業者が適宜設定し得る程度の技術的事項であるので、引用発明の「ソース電極」及び「ドレイン電極」は、それぞれ、本願発明の「ドレイン電極」及び「ソース電極」に相当するとともに、引用発明の、ドレイン電極に接続される「ドレインバスライン」、「ドレイン端子」、及び「ドレイン引出し電極」は、それぞれ、本願発明の、ソース電極に連結される「データ線」、「データパッド」、及び「補助データパッド（データパッド用ＩＴＯ電極８２）」に相当し、また、引用発明の、ソース電極に対応する「開口３６ｂ」、ドレイン端子に対応する「開口３６ａ」は、本願発明の、ドレイン電極に対応する「第１接触孔」、データパッドに対応する「第３接触孔」に相当する。
　
　さらに、本願発明の「ゲートパターン」及び「データパターン」は、それぞれ、「ゲート線、ゲート電極、ゲートパッドを含」んだパターン全体、及び「前記ソース電極に連結されているデータ線及びデータパッドを含」んだパターン全体を意味するものであり（「ゲートパターン２０（ゲート線）、２１（ゲート電極）、２２（ゲートパッド）」（明細書（００１３））、「データパターン６０（データ線）、６１（ソース電極）、６２（ドレイン電極）、６３（データパッド）」（明細書（００１５）））、一方、引用発明においても、本願発明の（１）「ゲート線、ゲート電極、ゲートパッド」及び、（２）「ソース電極に連結されているデータ線及びデータパッド」に相当する構成として、 （１）「ゲートバスライン」、「ゲート電極」、「ゲート端子」、及び、（２）「ソース電極」、「ドレイン電極」、「ドレインバスライン」、「ドレイン端子」を備えており、それらの構成要素全体のパターンを意味する技術用語として、「ゲートパターン」及び「データパターン」という用語が用いられているのであるから、引用発明においても、本願発明の「ゲートパターン」及び「データパターン」に相当する構成要素を実質的に備えているものである。
　
　よって、両者は、
　「ゲート線、ゲート電極、ゲートパッドを含むゲートパターンを形成する段階と、
　前記ゲートパターンを覆うゲート絶縁膜を形成する段階と、
　前記ゲート電極上の前記ゲート絶縁膜上に非晶質シリコン層を形成する段階と、
　前記非晶質シリコン層上にドーピングされた非晶質シリコン層を形成する段階と、
　前記ドーピングされた非晶質シリコン層上に前記非晶質シリコン層を中心にして分離されているソース及びドレイン電極、前記ソース電極に連結されているデータ線及びデータパッドを含むデータパターンを形成する段階と、
　前記ドーピングされた非晶質シリコン層を乾式エッチングする段階と、
　前記データパターン及び非晶質シリコン層を覆い、前記ドレイン電極、前記ゲートパッド、データパッドを露出する第１乃至第３接触孔を有する保護膜を形成する段階と、
　前記第１乃至第３接触孔を通じて前記ドレイン電極、前記ゲートパッド、前記データパッドと各々連結される画素電極、補助ゲートパッド（ゲートパッド用ＩＴＯ電極８１）、補助データパッド（データパッド用ＩＴＯ電極８２）を含む透明導電膜を形成する段階と、
を含む薄膜トランジスタの製造方法。」
である点で一致し、
以下の点で相違する。
　
　相違点１
　本願発明では、「前記ソース及びドレイン電極をマスクとして前記ドーピングされた非晶質シリコン層を乾式エッチングする段階」を備えるのに対して、
　引用発明においては、「リアクティブイオンエッチング（ＲＩＥ）によりレジスト膜をマスクとして、前記Ａｌ膜３１と前記Ｔｉ膜３０と前記ｎ+ａ−Ｓｉ膜２９と前記ａ−Ｓｉ膜２７とを連続的にエッチング」している点。
　
　相違点２
　本願発明では、「１０００ｍＴｏｒｒ以下の圧力で酸素プラズマ工程を実施する段階」を備えるのに対して、
　引用発明においては、上記の点が明確ではない点。
　
　相違点３
　本願発明においては、「前記データパターン及び非晶質シリコン層を直接接して覆」って、保護膜を形成しているのに対して、
　引用発明においては、「ソース電極」、「ドレイン電極」、「ドレインバスライン」、及び「ドレイン端子」に対しては直接接して層間絶縁膜のシリコン窒化膜が形成されているものの、「アモルファスシリコン膜」に対しては、チャネル保護膜を介してシリコン窒化膜が形成されている点。                         　
　
４．当審の判断
　上記相違点について、以下で検討する。
　
　（１）相違点１について
　薄膜トランジスタを製造する工程において、ソース電極及びドレイン電極をマスクとしてドーピングされた非晶質シリコン層を乾式エッチングすることは、従来周知である（必要とあらば、特開昭６３−２８４８６６号公報（特に、第２頁下段参照）、特開平６−７７４８３号公報（特に、明細書（００２２）参照）、及び特開平６−９５１５０号公報（特に、明細書（００１７）参照）を参照されたい）。
　よって、引用発明においては、「リアクティブイオンエッチング（ＲＩＥ）によりレジスト膜をマスクとして、前記Ａｌ膜と前記Ｔｉ膜と前記ｎ+ａ−Ｓｉ膜と前記ａ−Ｓｉ膜とを連続的にエッチング」しているが、ソース電極及びドレイン電極に相当するＡｌ膜とＴｉ膜は、リアクティブイオンエッチングによりエッチングし、ドーピングされた非晶質シリコン層であるｎ+ａ−Ｓｉ膜と非晶質シリコン層であるａ−Ｓｉ膜のエッチングを、従来周知の如くソース電極及びドレイン電極に相当するＡｌ膜とＴｉ膜をマスクとして乾式エッチングすることにより、本願発明の如くすることは、当業者が何ら困難性なくなし得たものである。
　
　（２）相違点２について
　引用発明においては、酸素プラズマ工程を施すことについては記載はないが、前置審査において拒絶の理由として引用された特開昭６２−２９９０８４号公報（Ｏ２ガス圧０．１Ｔｏｒｒの分圧下で酸素プラズマ処理すること（特に、第３頁右上欄参照）、特開平３−１１６７７８号公報（圧力１００ｍＴｏｒｒで酸化プラズマ処理をすること（特に第４頁左下欄参照））及び、特開平２−２３７１６１号公報（圧力１Ｔｏｒｒでプラズマ酸化をすること（特に第３頁右下欄参照））に記載されるように、薄膜トランジスタの動作半導体層（非晶質シリコン層）をドライエッチング処理した後に、表面の清浄化のために、１０００ｍＴｏｒｒ以下の圧力で酸素プラズマ工程を実施することは従来周知であるから、引用発明の実施に当たり、１０００ｍＴｏｒｒ以下の圧力で酸素プラズマ工程を実施する工程を採用することは、当業者が適宜なし得たものである。
　　　
　（３）相違点３について
　引用発明においては、アモルファスシリコン層（動作半導体層）の上にチャネル保護膜が形成されているが、動作半導体層であるアモルファスシリコン層の上に直接絶縁層を形成した薄膜トランジスタも、先に前置審査において拒絶の理由として引用された特開平４−２５３３４２号公報（図１及び明細書（０００８−００１０）参照）及び特開平９−１１３９３１号公報（図２及び明細書（００３４）参照）に記載されるように、従来周知であるので、不純物がドープされたアモルファスシリコン層を形成する前にアモルファスシリコン層の表面を保護することがことさら必要でない場合においては、引用発明のように、アモルファスシリコン層の上にチャネル保護層を形成することは必要でなく、チャネル保護層を形成することなくアモルファスシリコン層の上に直接ｎ+アモルファスシリコン層を形成することは、当業者が必要に応じて適宜なし得たものである。　
　
　また、本願発明において、「非晶質シリコン層を直接接して」保護膜を形成することにより、格別顕著な効果が生ずるとの記載も明細書になされていないので、薄膜トランジスタにおいて、アモルファスシリコン層にチャネル保護層を形成せず、前記アモルファスシリコン層に直接ｎ+アモルファスシリコン層を形成する構成とすること、即ち、アモルファスシリコン層に保護膜を形成する際に、保護膜を直接アモルファスシリコン層に形成することは、この点においても当業者が何ら困難性なくなし得たものといえる。　
　
　したがって、本願発明は、各引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
５．むすび
　以上のとおりであるから、本願は、請求項２乃至６に係る発明についての検討をするまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。