(57)【要約】【課題】櫛歯型の薄膜トランジスタにおいて、ドレイン電圧ＶＤを上げても、ＶＧ（ゲート電圧）−ＩＤ（ドレイン電流）特性が劣化しないようにする。【解決手段】アモルファスシリコン薄膜をドレイン電極７及びソース電極８の各歯部７ａ、８ａの先端部より内側の領域に形成しているので、ドレイン電極７及びソース電極８の各歯部７ａ、８ａの先端部とこれに対向するソース電極８及びドレイン電極７の各連結部８ｂ、７ｂとの間に電界集中が生じても、この電界集中の生じた部分より内側の領域に形成されたアモルファスシリコン薄膜のチャネルにキャリアが注入されないようにすることができる。【選択図】図４
2004356646.tif 000002
【特許請求の範囲】
【請求項１】
チャネル形成用のアモルファスシリコン薄膜上または下に複数の歯部とこれらの歯部を連結する連結部とを有して櫛歯状に形成されたドレイン電極とソース電極とが互いに食い込むように設けられた薄膜トランジスタにおいて、
前記アモルファスシリコン薄膜は前記ドレイン電極及び前記ソース電極の各歯部の先端部より内側の領域に形成されていることを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は櫛歯型の薄膜トランジスタに関する。
【背景技術】
【０００２】
例えば、液晶表示パネルやダブルゲート型フォトセンサのドライバとして用いられる薄膜トランジスタの中には、アモルファスシリコン薄膜トランジスタであって、特許文献１に示すように櫛歯型としたものがある。薄膜トランジスタを櫛歯型とするのは、アモルファスシリコンの移動度が１ｃｍ2／Ｖ・ｓ程度以下と低いので、これを補うため、チャネル縦横比（Ｗ／Ｌ）を大きくしてオン電流を確保するためである。
【０００３】
図６及び図７に示す従来の櫛歯型の薄膜トランジスタの構造について説明すると、ガラス基板１の上面の所定の箇所には方形状のゲート電極２が設けられている。ゲート電極２を含むガラス基板１の上面全体にはゲート絶縁膜３が設けられている。ゲート絶縁膜３の上面の所定の箇所には、ゲート電極２よりもやや大きめの方形状のアモルファスシリコン薄膜４が設けられている。アモルファスシリコン薄膜４の上面の所定の５箇所には短冊形状のチャネル保護膜５が等間隔ずつ離間して設けられている。各チャネル保護膜５の上面の幅方向（チャネル長方向）両側及びアモルファスシリコン薄膜４のチャネル保護膜５によって覆われずに露出されている露出面上にはｎ型アモルファスシリコンからなる短冊形状の６つのオーミックコンタクト層６が等間隔ずつ離間して設けられている。６つのオーミックコンタクト層６の上面及びその近傍のゲート絶縁膜３の上面の各所定の箇所にはほぼＥ字状のドレイン電極７とほぼ逆Ｅ字状のソース電極８とが互いに食い込むように設けられている。すなわち、ドレイン電極７及びソース電極８は、複数の歯部７ａ、８ａとこれらの歯部７ａ、８ａを連結する連結部７ｂ、８ｂとを有して櫛歯状に形成されている。
【０００４】
なお、方形状のアモルファスシリコン薄膜４の図６における左右端部はチャネル保護膜５の左右端部と同じ位置となっている。そして、アモルファスシリコン薄膜４（チャネル保護膜５）の図６における左右端部は、ドレイン電極７及びソース電極８の各歯部７ａ、８ａとこれに対向するソース電極８及びドレイン電極７の各連結部８ｂ、７ｂとの間に配置されている。
【０００５】
ところで、この従来の薄膜トランジスタにおいて、ドレイン電圧ＶＤを１０Ｖ、２０Ｖ、３０Ｖ、４０Ｖとこの順で上昇させて、ＶＧ（ゲート電圧）−ＩＤ（ドレイン電流）特性を調べたところ、図８に示す結果が得られた。この図から明らかなように、ドレイン電圧ＶＤが１０Ｖ、２０Ｖと低い場合、ＶＧ−ＩＤ特性が良好であるが、ドレイン電圧ＶＤを４０Ｖに上げると、ゲート電圧ＶＧのしきい値が正側に大きくシフトし、オン電流が低下し、ＶＧ−ＩＤ特性が劣化してしまう。そして、同じ薄膜トランジスタにおいて、もう１度、ドレイン電圧ＶＤを１０Ｖ、２０Ｖ、３０Ｖ、４０Ｖとこの順で上昇させて、ＶＧ−ＩＤ特性を調べたところ、図９に示す結果が得られた。この図から明らかなように、ドレイン電圧ＶＤが１０Ｖ、２０Ｖと低い場合であっても、ＶＧ−ＩＤ特性が良好とならず、ＶＧ−ＩＤ特性が一度劣化すると元に戻らなくなってしまう。
【特許文献１】特開平８−７８６７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このように、従来の櫛歯型の薄膜トランジスタでは、ドレイン電圧ＶＤを４０Ｖに上げると、ＶＧ−ＩＤ特性が劣化して元に戻らなくなってしまうという問題があった。これは、従来の櫛歯型の薄膜トランジスタでは、例えば、ソース電極８の歯部８ａとこれに対向するドレイン電極７の連結部７ｂとの間隔Ｔ１がドレイン電極７の歯部７ａとソース電極８の歯部８ａとの間隔Ｔ２（チャネル長）とほぼ同じで比較的小さくなっており、且つ、ソース電極８の歯部８ａの先端部及びドレイン電極７の歯部７ａと該歯部７ａに連結される連結部７ｂとの根元の部分が角部となっていることにより、ドレイン電圧ＶＤの上昇に伴い両電極７、８の当該角部となっている部分に電界集中が生じ、この部分におけるアモルファスシリコン薄膜４のチャネルにキャリアが注入されることに起因するものと思われる。この発明の課題は、ドレイン電圧ＶＤを上げても、ＶＧ−ＩＤ特性が劣化しないようにすることである。
【課題を解決するための手段】
【０００７】
本発明は、チャネル形成用のアモルファスシリコン薄膜上または下に複数の歯部とこれらの歯部を連結する連結部とを有して櫛歯状に形成されたドレイン電極とソース電極とが互いに食い込むように設けられた薄膜トランジスタにおいて、前記アモルファスシリコン薄膜を前記ドレイン電極及び前記ソース電極の各歯部の先端部より内側の領域に形成したものである。
【発明の効果】
【０００８】
請求項１記載の発明によれば、アモルファスシリコン薄膜をドレイン電極及びソース電極の各歯部の先端部より内側の領域に形成しているので、両電極間の所定の部分に電界集中が生じても、この電界集中の生じた部分より内側の領域に形成されたアモルファスシリコン薄膜のチャネルにキャリアが注入されないようにすることができ、したがってドレイン電圧ＶＤを上げても、ＶＧ−ＩＤ特性が劣化しないようにすることができる。
【発明を実施するための最良の形態】
【０００９】
（第１実施形態）
図１はこの発明の第１実施形態における薄膜トランジスタの平面図を示し、図２はそのＸ−Ｘ線に沿う断面図を示したものである。これらの図において、図６及び図７と同一名称部分には同一の符号を付し、その説明を適宜省略する。この薄膜トランジスタにおいて、図６及び図７に示す場合と異なる点は、ドレイン電極７及びソース電極８の各歯部７ａ、８ａの先端部とこれに対向するソース電極８及びドレイン電極７の各連結部８ｂ、７ｂとの間隔Ｔ１をドレイン電極７の歯部７ａとソース電極８の歯部８ａとの間隔Ｔ２（チャネル長）よりも大きくした点である。この場合、間隔Ｔ１は間隔Ｔ２の２倍以上であることが望ましく、より望ましくは３倍以上である。なお、チャネル保護膜５の左右端部は、図６に示す場合と比較して、ドレイン電極７及びソース電極８の各連結部７ｂ、８ｂからある程度離間されている。そして、方形状のアモルファスシリコン薄膜４の左右端部はチャネル保護膜５の左右端部と同じ位置となっている。
【００１０】
このように、この薄膜トランジスタでは、ドレイン電極７及びソース電極８の各歯部７ａ、８ａの先端部とこれに対向するソース電極８及びドレイン電極７の各連結部８ｂ、７ｂとの間隔Ｔ１をドレイン電極７の歯部７ａとソース電極８の歯部８ａとの間隔Ｔ２よりも大きくしているので、ドレイン電極７及びソース電極８の各歯部７ａ、８ａの先端部とこれに対向するソース電極８及びドレイン電極７の各連結部８ｂ、７ｂとの間に生じる電界集中を緩和することができる。この結果、ドレイン電圧ＶＤを例えば４０Ｖと上げても、ＶＧ−ＩＤ特性が劣化しないようにすることができる。
【００１１】
（第２実施形態）
図３はこの発明の第２実施形態における薄膜トランジスタの平面図を示したものである。この図において、図６と同一名称部分には同一の符号を付し、その説明を適宜省略する。この薄膜トランジスタにおいて、図６に示す場合と異なる点は、ドレイン電極７及びソース電極８の各歯部７ａ、８ａの先端部を角部の無い凸状の丸みを帯びた形状とし、ドレイン電極７及びソース電極８の各歯部７ａ、８ａと該歯部７ａ、８ａに連結される各連結部７ｂ、８ｂとの根元の部分を角部の無い凹状の丸みを帯びた形状とした点である。
【００１２】
このように、この薄膜トランジスタでは、ドレイン電極７及びソース電極８の各歯部７ａ、８ａを角部の無い凸状の丸みを帯びた形状とし、これに対向するソース電極８及びドレイン電極７の各連結部８ｂ、７ｂを角部の無い凹状の丸みを帯びた形状としているので、ドレイン電極７及びソース電極８の各歯部７ａ、８ａの先端部とこれに対向するソース電極８及びドレイン電極７の各連結部８ｂ、７ｂとの間に生じる電界集中を緩和することができる。この結果、ドレイン電圧ＶＤを例えば４０Ｖと上げても、ＶＧ−ＩＤ特性が劣化しないようにすることができる。
【００１３】
（第３実施形態）
図４はこの発明の第３実施形態における薄膜トランジスタの平面図を示したものである。この図において、図６と同一名称部分には同一の符号を付し、その説明を適宜省略する。この薄膜トランジスタにおいて、図６に示す場合と異なる点は、チャネル保護膜５の左右端部をドレイン電極７及びソース電極８の各歯部７ａ、８ａの先端部の内側に配置した点である。すなわち、図示していないが、方形状のアモルファスシリコン薄膜の左右端部はチャネル保護膜５の左右端部と同じ位置となっているので、アモルファスシリコン薄膜はドレイン電極７及びソース電極８の各歯部７ａ、８ａの先端部より内側の領域に形成されている。
【００１４】
このように、この薄膜トランジスタでは、アモルファスシリコン薄膜をドレイン電極７及びソース電極８の各歯部７ａ、８ａの先端部より内側の領域に形成しているので、ドレイン電極７及びソース電極８の各歯部７ａ、８ａの先端部とこれに対向するソース電極８及びドレイン電極７の各連結部８ｂ、７ｂとの間に電界集中が生じても、この電界集中の生じた部分より内側の領域に形成されたアモルファスシリコン薄膜のチャネルにキャリアが注入されないようにすることができる。この結果、ドレイン電圧ＶＤを例えば４０Ｖと上げても、ＶＧ−ＩＤ特性が劣化しないようにすることができる。
【００１５】
（第４実施形態）
図５はこの発明の第４実施形態における薄膜トランジスタの平面図を示したものである。この実施形態は、図１に示す場合（両電極７、８の所定の部分の間隔の拡大）と図３に示す場合（両電極７、８の各所定の部分を角部の無い丸みを帯びた形状とする）との組合わせであり、したがって電界集中をより一層緩和することができ、ＶＧ−ＩＤ特性がより一層劣化しいようにすることができる。
【００１６】
なお、上記各実施形態では、チャネル保護膜５を備えた薄膜トランジスタについて説明したが、この発明は、チャネル保護膜を備えていない薄膜トランジスタにも適用することができる。また、上記各実施形態では、ボトムゲート型の薄膜トランジスタについて説明したが、この発明は、トップゲート型の薄膜トランジスタにも適用することができる。この場合、アモルファスシリコン薄膜上にゲート絶縁膜を介してゲート電極が設けられ、アモルファスシリコン薄膜下に櫛歯状のドレイン電極とソース電極とが互いに食い込むように設けられることになる。
【図面の簡単な説明】
【００１７】
【図１】この発明の第１実施形態における薄膜トランジスタの平面図。
【図２】図１のＸ−Ｘ線に沿う断面図。
【図３】この発明の第２実施形態における薄膜トランジスタの平面図。
【図４】この発明の第３実施形態における薄膜トランジスタの平面図。
【図５】この発明の第４実施形態における薄膜トランジスタの平面図。
【図６】従来の薄膜トランジスタの一例の平面図。
【図７】図６のＸ−Ｘ線に沿う断面図。
【図８】この従来の薄膜トランジスタの１回目の所定の測定によるＶＧ−ＩＤ特性を示す図。
【図９】同従来の薄膜トランジスタの２回目の同じ測定によるＶＧ−ＩＤ特性を示す図。
【符号の説明】
【００１８】
１  ガラス基板
２  ゲート電極
３  ゲート絶縁膜
４  アモルファスシリコン薄膜
５  チャネル保護膜
６  オーミックコンタクト層
７  ドレイン電極
８  ソース電極
７ａ、８ａ  歯部
７ｂ、８ｂ  連結部
【図１】
2004356646.tif 000003
【図２】
2004356646.tif 000004
【図３】
2004356646.tif 000005
【図４】
2004356646.tif 000006
【図５】
2004356646.tif 000007
【図６】
2004356646.tif 000008
【図７】
2004356646.tif 000009
【図８】
2004356646.tif 000010
【図９】
2004356646.tif 000011