(57)【要約】【課題】スイッチングレギュレータの電力出力ノードが地絡されているか否かを正確に検出することが可能な低価格の地絡検出回路を提供する。【解決手段】このスイッチングレギュレータの地絡検出回路１０は、電力出力ノードＮ２に高周波電流を供給するＰチャネルＭＯＳトランジスタ１１、抵抗素子１２およびダイオード１３と、電力出力ノードＮ２の電位が所定電位を超えた場合に「Ｈ」レベルの信号を出力するインバータ１６，１７と、インバータ１６，１７から「Ｈ」レベルの信号が出力された場合にセットされ、活性化信号φＥを「Ｈ」レベルにして制御回路６を活性化させるＤ型フリップフロップ１８とを含む。電力出力ノードＮ２が地絡されている場合は、制御回路６が活性化されず、過電流が流れることがない。【選択図】        図１
2004236407.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングレギュレータの電力トランジスタとインダクタの間の電力出力ノードが地絡されているか否かを検出する地絡検出回路であって、
前記電力出力ノードに高周波電流を供給する電流供給回路、および
前記電力出力ノードの電位に基づいて前記電力出力ノードが地絡されているか否かを判定する判定回路を備える、地絡検出回路。
【請求項２】
前記電流供給回路は、
その第１の電極が電源電位を受け、そのゲート電極が高周波クロック信号を受けるトランジスタ、
その一方電極が前記トランジスタの第１の電極に接続された抵抗素子、および前記抵抗素子の他方電極と前記電力出力ノードとの間に接続された第１のダイオード素子を含む、請求項１に記載の地絡検出回路。
【請求項３】
前記判定回路は、
前記電力出力ノードの電位が予め定められた電位よりも低い場合は第１の論理レベルの信号を出力し、前記電力出力ノードの電位が予め定められた電位よりも高い場合は第２の論理レベルの信号を出力するインバータ、および
前記インバータから前記第２の論理レベルの信号が出力されたことに応じてセットされ、前記電力出力ノードが地絡されていないことを示す信号を出力するフリップフロップを含む、請求項１または請求項２に記載の地絡検出回路。
【請求項４】
さらに、前記インバータの入力ノードと前記電力出力ノードとの間に介挿された第２のダイオード素子を含む、請求項３に記載の地絡検出回路。
【請求項５】
前記電流供給回路は、前記フリップフロップから前記電力出力ノードが地絡されていないことを示す信号が出力されたことに応じて高周波電流の供給を停止する、請求項３または請求項４に記載の地絡検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は地絡検出回路に関し、特に、スイッチングレギュレータの電力トランジスタとインダクタの間の電力出力ノードが地絡されているか否かを検出する地絡検出回路に関する。
【０００２】
【従来の技術】
スイッチングレギュレータの電力出力ノードや電位出力ノードが地絡されると、過電流が流れてスイッチングレギュレータ自身やその周辺機器が破壊されてしまう。このような過電流を防止する方法は、従来より多数提案されており、（１）ヒューズタイプ、（２）電流検出タイプ、（３）電圧検出タイプなどに分類される（たとえば特許文献１，２，３参照）。
【０００３】
【特許文献１】
特開２００１−３７２４４号公報
【０００４】
【特許文献２】
特開平６−１６９５２６号公報
【０００５】
【特許文献３】
特開平１０−７０８３２号公報
【０００６】
【発明が解決しようとする課題】
しかし、いずれの方法にも一長一短がある。（１）（２）の方法は、確実に過電流を防止することができるがコスト高になる。（３）の方法は、低コストであるが、出力電流を一旦電圧に変換し、その電圧が所定のしきい値を超えたことに応じて出力トランジスタを非導通にするものであり、自己正帰還回路構成をとらざるを得ないことから、スイッチングレギュレータの通常動作に悪影響が生じてしまう。また（３）の方法は、電流−電圧変換センサの特性がばらつくという問題がある。
【０００７】
それゆえに、この発明の主たる目的は、スイッチングレギュレータの電力出力ノードが地絡されているか否かを正確に検出することが可能な低価格の地絡検出回路を提供することである。
【０００８】
【課題を解決するための手段】
この発明に係る地絡検出回路は、スイッチングレギュレータの電力トランジスタとインダクタの間の電力出力ノードが地絡されているか否かを検出する地絡検出回路であって、電力出力ノードに高周波電流を供給する電流供給回路と、電力出力ノードの電位に基づいて電力出力ノードが地絡されているか否かを判定する判定回路とを備えたものである。
【０００９】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１による降圧型スイッチングレギュレータの構成を示す回路ブロック図である。図１において、この降圧型スイッチングレギュレータは、電位発生回路１および地絡検出回路１０を備える。電位発生回路１は、負荷回路７に所定の直流電位を印加するものである。すなわち電位発生回路１は、ＮチャネルＭＯＳトランジスタ２、インダクタ３、キャパシタ４、ダイオード５および制御回路６を含む。ＮチャネルＭＯＳトランジスタ（電力トランジスタ）２は、第１電源電位ＶＣＣ１のラインと電力出力ノードＮ２との間に接続され、そのゲートは制御回路６からの駆動クロック信号φＤを受ける。
【００１０】
インダクタ３は、電力出力ノードＮ２と電位出力ノードＮ３との間に接続され、キャパシタ４は、電位出力ノードＮ３と接地電位ＧＮＤのラインとの間に接続される。ダイオード５のアノードは接地電位ＧＮＤのラインに接続され、そのカソードは電力出力ノードＮ２に接続される。負荷回路７は、電位出力ノードＮ３と接地電位ＧＮＤのラインとの間に接続される。制御回路６は、活性化信号φＥが活性化レベルの「Ｈ」レベルの場合に活性化され、電位出力ノードＮ３の電位が所定の直流電位になるように、駆動クロック信号φＤのデューティ比を制御する。駆動クロック信号φＤは、高周波クロック信号である。
【００１１】
信号φＤが「Ｌ」レベルから「Ｈ」レベルに立上げられると、ＮチャネルＭＯＳトランジスタ２が導通し、ＮチャネルＭＯＳトランジスタ２およびインダクタ３に流れる電流は徐々に増大する。信号φＤが「Ｈ」レベルから「Ｌ」レベルに立下げられると、ＮチャネルＭＯＳトランジスタ２が非導通になるとともにダイオード５が導通し、ダイオード５およびインダクタ３に流れる電流が徐々に減少する。また、電位出力ノードＮ３から負荷回路７を介して接地電位ＧＮＤのラインに電流が流出する。したがって、駆動クロック信号φＤのデューティ比を制御することにより、電位出力ノードＮ３の電位を第１電源電位ＶＣＣ１よりも低い所定の直流電位にすることができる。
【００１２】
地絡検出回路１０は、電力出力ノードＮ２が地絡されているか否かを検出し、地絡されている場合は活性化信号φＥを非活性化レベルの「Ｌ」レベルにし、地絡されていない場合は活性化信号φＥを活性化レベルの「Ｈ」レベルにするものである。すなわち地絡検出回路１０は、ＰチャネルＭＯＳトランジスタ１１、抵抗素子１２、ダイオード１３，１４、定電流回路１５、インバータ１６，１７、Ｄ型フリップフロップ１８およびＯＲゲート１９を含む。ＰチャネルＭＯＳトランジスタ１１、抵抗素子１２およびダイオード１３は、第２電源電位ＶＣＣ２のラインと電力出力ノードＮ２との間に直列接続される。ＰチャネルＭＯＳトランジスタ１１のゲートは、ＯＲゲート１９の出力信号φ１９を受ける。ダイオード１３は、電力出力ノードＮ２から抵抗素子１２に電流が逆流するのを防止する。
【００１３】
定電流回路１５は、第２電源電位ＶＣＣのラインからノードＮ１５に微小な定電流Ｉを流す。この定電流ＩによってノードＮ１５の電位が安定化される。ノードＮ１５は、ダイオード１４を介して電力出力ノードＮ２に接続されるとともに、インバータ１６，１７を介してＤ型フリップフロップ１８のクロック端子Ｔに接続される。ダイオード１４は、電力出力ノードＮ２からノードＮ１５に電流が逆流することを防止する。インバータ１６のしきい値電圧ＶＴＨは、所定電圧に設定されている。
【００１４】
Ｄ型フリップフロップ１８のリセット端子Ｒは信号φＳＴを受け、その入力端子Ｄは第２電源電位ＶＣＣ２を受け、その出力端子Ｑから活性化信号φＥが出力される。ＯＲゲート１９は、活性化信号φＥとクロック信号ＣＬＫを受け、信号φ１９を出力する。信号φＳＴは、このスイッチングレギュレータを含むシステム全体のバイアス電位のオンを指示する信号であり、電源電位ＶＣＣ１およびＶＣＣ２の立上がり後に活性化レベルの「Ｈ」レベルにされる。クロック信号ＣＬＫは、所定デューティ比（たとえば５０％）の高周波クロック信号である。ただし、方形波信号であるクロック信号ＣＬＫの代りに、三角波信号や正弦波信号などを用いてもよい。
【００１５】
次に、このスイッチングレギュレータの動作について説明する。電源電位ＶＣＣ１，ＶＣＣ２が投入されると、信号φＳＴが活性化レベルの「Ｈ」レベルに立上げられ、Ｄ型フリップフロップ１８がリセットされて活性化信号φＥが非活性化レベルの「Ｌ」レベルにされる。信号φＥが「Ｌ」レベルにされると、制御回路６が非活性化されて駆動クロック信号φＤが「Ｌ」レベルに固定され、ＮチャネルＭＯＳトランジスタ２は非導通状態に固定される。
【００１６】
また、信号φＥが「Ｌ」レベルにされると、クロック信号ＣＬＫがＯＲゲート１９を通過して信号φ１９となり、ＰチャネルＭＯＳトランジスタ１１が高周波数でオン／オフされる。ＰチャネルＭＯＳトランジスタ１１が導通すると第２電源電位ＶＣＣ２のラインからＰチャネルＭＯＳトランジスタ１１、抵抗素子１２およびダイオード１３を介して電力出力ノードＮ２に電流が流入し、ＰチャネルＭＯＳトランジスタ１１が非導通になると電力出力ノードＮ２に電流は流入しない。
【００１７】
電力出力ノードＮ２が地絡されていない場合は、インダクタ３の高周波遮断作用によって電力出力ノードＮ２の電位が速やかに上昇する。電力出力ノードＮ２の電位にダイオード１４のしきい値電圧ＶＦを加算した電位であるノードＮ１５の電位がインバータ１６のしきい値電圧ＶＴＨよりも高くなると、インバータ１６の出力信号が「Ｈ」レベルから「Ｌ」レベルに立下げられ、インバータ１７の出力信号が「Ｌ」レベルから「Ｈ」レベルに立上げられる。これにより、Ｄ型フリップフロップ１８がセットされ、活性化信号φＥが活性化レベルの「Ｈ」レベルに立上げられ、制御回路６が活性化される。
【００１８】
制御回路６は、電位出力ノードＮ３が所定の直流電位になるように駆動クロック信号φＤのデューティ比を制御する。また、活性化信号φＥが「Ｈ」レベルにされると、ＯＲゲート１９の出力信号φ１９が「Ｈ」レベルに固定され、ＰチャネルＭＯＳトランジスタ１１は非導通状態に固定される。また、電位出力ノードＮ３が所定の直流電位にされると、ノードＮ１６の電位がインバータ１５のしきい値電圧ＶＴＨよりも高くなり、インバータ１７の出力信号は「Ｈ」レベルに固定され、信号φＥは「Ｈ」レベルに固定される。
【００１９】
電力出力ノードＮ２が地絡されている場合は、ＰチャネルＭＯＳトランジスタ１１がオン／オフされて電力出力ノードＮ２に高周波電流が供給されても電力出力ノードＮ２の電位は上昇しない。このためにインバータ１７の出力信号は「Ｌ」レベルのまま変化せず、活性化信号φＥは「Ｌ」レベルのまま変化せず、制御回路６は非活性化状態に固定される。したがって、電力出力ノードＮ２が地絡されている場合にＮチャネルＭＯＳトランジスタ２がオン／オフされて過電流が流れることはない。
【００２０】
この実施の形態１では、電力出力ノードＮ２に高周波電流を供給して電力出力ノードＮ２の電位を検出し、その検出結果に基づいて電力出力ノードＮ２が地絡されているか否かを検出する。したがって、負荷回路７の抵抗値に関係なく、電力出力ノードＮ２が地絡されているか否かを正確に検出することができる。もし、電力出力ノードＮ２に直流電流を供給した場合は、負荷回路７の抵抗値が小さいときは電力出力ノードＮ２の電位を上昇させることはできず、電力出力ノードＮ２が地絡されているか否かを正確に検出することはできない。
【００２１】
また、所定のしきい値電圧ＶＴＨを有するインバータ１６を用いて電力出力ノードＮ２の電位を検出するので、構成の簡単化および装置の低価格化を図ることができる。
【００２２】
また、整流ダイオード１３，１４を設けたので、電位発生回路１と地絡検出回路１０とを互いに異なる電源電位ＶＣＣ１，ＶＣＣ２で駆動することができ、応用性が高い。
【００２３】
なお、本願発明は、スイッチングレギュレータの起動前に電力出力ノードＮ２が既に地絡していた場合に、電力出力ノードＮ２の地絡を検出してスイッチングレギュレータの起動を禁止するものであり、スイッチングレギュレータの動作中に電力出力ノードＮ２が地絡した場合に地絡を検出するものではない。
【００２４】
しかし、半導体集積回路装置（ＬＳＩ）に組み込まれたスイッチングレギュレータの電力出力ノードＮ２が地絡した状態が発生するのは、ＬＳＩの基板装着時のはんだ漏れなどによる隣接ピン短絡による場合が殆どである。また、ＬＳＩを含む製品筐体を粗雑に扱った結果、電力出力ノードＮ２に金属片が付着して地絡が発生する場合もある。いずれの場合も、本発明によって過電流を防止することができる。周囲から密封された筐体で保護されたスイッチングレギュレータにおいて、動作中に電力出力ノードＮ２が地絡される確率は、上記２つの場合に比べると極めて小さい。したがって、本願発明は電力出力ノードＮ２の地絡による過電流を防止する方法として極めて有効である。
【００２５】
［実施の形態２］
図２は、この発明の実施の形態２による負電位発生型スイッチングレギュレータの構成を示す回路ブロック図である。図２を参照して、このスイッチングレギュレータが図１のスイッチングレギュレータと異なる点は、電位発生回路１が電位発生回路２１で置換されている点である。電位発生回路２１は、電位発生回路１のインダクタ３とダイオード５を置換したものである。インダクタ３は、電力出力ノードＮ２と接地電位ＧＮＤのラインとの間に接続される。ダイオード５のアノードは電位出力ノードＮ３に接続され、そのカソードは電力出力ノードＮ２に接続される。制御回路６は、活性化信号φＥが活性化レベルの「Ｈ」レベルの場合に活性化され、電位出力ノードＮ３が所定の負電位になるように、駆動クロック信号φＤのデューティ比を制御する。
【００２６】
信号φＤが「Ｌ」レベルから「Ｈ」レベルに立上げられると、ＮチャネルＭＯＳトランジスタ２が導通し、ＮチャネルＭＯＳトランジスタ２およびインダクタ３に流れる電流が徐々に増大する。信号φＤが「Ｈ」レベルから「Ｌ」レベルに立上げられると、ＮチャネルＭＯＳトランジスタ２が非導通になるとともにダイオード５が導通し、ダイオード５およびインダクタ３に流れる電流が徐々に減少する。また、接地電位ＧＮＤのラインから負荷回路７を介して電位出力ノードＮ３に電流が流入する。したがって、クロック信号φＤのデューティ比を制御することにより、電位出力ノードＮ３の電位を所定の負電位にすることができる。他の構成および動作は実施の形態１のスイッチングレギュレータと同じであるので、その説明は繰返さない。
【００２７】
この実施の形態２でも、実施の形態１と同じ効果が得られる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００２８】
【発明の効果】
以上のように、この発明に係る地絡検出回路は、スイッチングレギュレータの電力トランジスタとインダクタの間の電力出力ノードが地絡されているか否かを検出するものである。この地絡検出回路では、電力出力ノードに高周波電流を供給する電流供給回路と、電力出力ノードの電位に基づいて電力出力ノードが地絡されているか否かを判定する判定回路とが設けられる。したがって、負荷回路の抵抗値に関係なく、電力出力ノードが地絡されているか否かを正確に検出することができ、装置の低コスト化を図ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による降圧型スイッチングレギュレータの構成を示す回路ブロック図である。
【図２】この発明の実施の形態２による負電位発生型スイッチングレギュレータの構成を示す回路ブロック図である。
【符号の説明】
１，２１  電位発生回路、２  ＮチャネルＭＯＳトランジスタ、３  インダクタ、４  キャパシタ、５，１３，１４  ダイオード、６  制御回路、７  負荷回路、１０  地絡検出回路、１１  ＰチャネルＭＯＳトランジスタ、１２  抵抗素子、１５  定電流回路、１６，１７  インバータ、１８  Ｄ型フリップフロップ、１９  ＯＲゲート。
【図１】
2004236407.tif 000003
【図２】
2004236407.tif 000004