(57)【要約】【課題】厚さが１ｍｍ以下の低背型のインダクタを提供し、これを用いることで、携帯通信機器などに対応した小型の電源を提供すること。【解決手段】厚さが１０〜２５μｍの薄型基板に、スパッタリングなどで磁性層を成膜することで得られる磁心３の周囲に、平角導体からなる扁平形状のヘリカルコイル４を配置し、さらにその上下面に、磁性層を成膜した薄型基板を磁気遮蔽層として配置する。これによって、厚さが１ｍｍ以下の低背型のインダクタが得られ、この低背型のインダクタを用いることで、小型の電源を得ることができる。【選択図】　図１
2004103623.tif 000002
【特許請求の範囲】
【請求項１】
磁性層を成膜した基板を１枚以上積層してなる磁心と、前記磁心の周囲に形成されたヘリカルコイルと、前記磁心に対して上下の位置で、かつ、前記ヘリカルコイルの外側に配置された、磁性層を成膜した基板からなることを特徴とするインダクタ。
【請求項２】
厚さが１ｍｍ以下であることを特徴とする、請求項１に記載のインダクタ。
【請求項３】
請求項１または請求項２に記載のインダクタ、制御ＩＣ、キャパシタ、抵抗を用いた降圧または昇圧型電源回路が、薄型基板の上に形成されてなることを特徴とする電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低背型のインダクタと、携帯電話やノートパソコンなどを代表とする携帯用電子機器内に搭載され、前記低背型のインダクタを用いることで小型化された電源に関する。
【０００２】
【従来の技術】
携帯用電子機器は、デジタルデータの送受信によるマルチメディアの進展、使用ソフトの拡充、充実により、急速に普及している。これらの携帯用電子機器では、各種機能を作動させるため、数多くのデバイスが内蔵されており、各電子回路やＬＳＩで要求される電源電圧が多種に亘っている。
【０００３】
この電圧変換には、通常ＤＣ−ＤＣコンバータ及びリニアレギュレータが用いられる。ＤＣ−ＤＣコンバータは、半導体スイッチ、整流ダイオード、制御ＩＣなどの半導体素子、インダクタや変圧器などの磁気素子、コンデンサなどの部品で構成され、電子機器の小型化に対応するために、半導体の高集積化などによる実装面積の縮小が進展している。
【０００４】
これに伴い、従来の磁心と巻線からなるトランスやインダクタにも小型化が要求され、従来これらの用途には小型化の面で有利なレギュレータが多く用いられてきたが、携帯用電子機器の省電力化や高機能化に伴うＬＳＩ電圧の低電圧化、省エネルギー化に対応するＤＣ−ＤＣコンバータの市場要求が高まっている。
【０００５】
このような背景の元、ＤＣ−ＤＣコンバータを構成する部品の中で、背が高く体積の大きなインダクタなどの磁性を応用した部品を低背化するため、薄膜製造技術などを用いて、磁性膜や平面コイルで構成される薄膜インダクタの製造方法が検討され、これを組み合わせた小型の電源、即ち、マイクロ電源の開発が盛んに行われている。
【０００６】
ここで、従来、電源に用いられるインダクタを製造方法の観点から見ると、次のように大別される。（１）フェライト焼結体にコイルを巻線したフェライトインダクタ、（２）フェライトペーストと導体ペーストを積層した後、焼成を施した積層型のインダクタ、（３）巻線コイルをフェライトペーストに埋め込んだ含コイル焼結体インダクタ、（４）全工程薄膜工程で形成される薄膜スパイラルインダクタ、が知られている。
【０００７】
フェライトインダクタは、厚み１ｍｍ程度のフェライト焼結体にコイルを巻線してインダクタを構成したものである。この特徴は、１０μＨ以上の高いインダクタンス値と良好な重畳特性を得ることができ、これまで実用材料として使われてきている。その欠点は、その寸法が、３〜４ｍｍ×３〜４ｍｍ×１〜２ｍｍ程度と厚みと面積が大きく、マイクロ電源用のインダクタとしては大き過ぎることである。
【０００８】
そして、フェライトインダクタの低背化もしくは薄型化が困難な要因として、飽和磁化が低いことが挙げられる。飽和磁化が低い材料で十分な特性を得るには、一定以上の体積を確保する必要があるからである。また、低背化が困難な他の要因として、フェライトの脆弱さがあり、これらの要因のために、フェライトインダクタの低背化には、限界がある。
【０００９】
積層型のインダクタは、フェライトペーストと導体用銀ペーストを交互に積層し、乾燥が終了した後、切断、低温焼結してインダクタ構造を形成するので、ある程度までは小型化に対応可能である。しかし、導体を低温焼結するので、電源用の大電流を流すと、発熱が多く、耐電圧に問題が生じることや、低背化ができないなどの問題がある。
【００１０】
含コイル焼結体インダクタは、巻線コイルをフェライトペーストの中に置いて低温焼結するもので、コイル表面を絶縁体で覆い、更にコイル導線材質には耐酸化性の高い銀を用いるのが一般的で、巻線コイルをフェライトで包んでいるため、低背化は難しい。
【００１１】
薄膜インダクタは、スパッタリングなどの成膜技術を用いたもので、スパイラル構造、ヘリカル構造等、各種のインダクタが開発されているが、インダクタンス値と効率が低いという問題がある。更に、薄膜インダクタは、基板上に形成されるので、一定以上の基板厚みが必要であり、素子全体で見ると、基板厚みのため低背化には限界があるという問題がある。
【００１２】
薄型もしくは低背型のインダクタを得るには、磁心に薄型の磁性体を用いる必要がある。薄型の磁性体を得る一方法として、磁性合金の溶湯を急冷することで得られる薄帯が挙げられる。しかし、これにも、薄帯全体の比抵抗が小さいこと、高透磁率のため数ＭＨｚの周波数帯域では損失が大きくなることなどの問題がある。
【００１３】
【発明が解決しようとする課題】
以上に説明したように、各種インダクタが実用化されているが、いずれのインダクタも、マイクロ電源に用いるには、必ずしも低背化への対応が十分ではなかった。従って、本発明の技術的な課題は、従来の方法では得られない低背型のインダクタを作製するとともに、これを用いた電源で、特に小型のもの、即ち、マイクロ電源を構成することを目的としている。
【００１４】
【課題を解決するための手段】
本発明は、前記の課題を解決するため、従来のインダクタの中で、薄膜インダクタに着目し、成膜方法、構造などを再検討した結果なされたものである。
【００１５】
即ち、本発明は、磁性層を成膜した基板を１枚以上積層してなる磁心と、前記磁心の周囲に形成されたヘリカルコイルと、前記磁心に対して上下の位置で、かつ、前記ヘリカルコイルの外側に配置された、磁性層を成膜した基板からなることを特徴とするインダクタである。
【００１６】
また、本発明は、厚さが１ｍｍ以下であることを特徴とする、前記のインダクタである。
【００１７】
また、本発明は、前記インダクタ、制御ＩＣ、キャパシタ、抵抗を用いた降圧または昇圧型電源回路が、薄型基板の上に形成されてなることを特徴とする電源である。
【００１８】
【発明の実施の形態】
低背型のインダクタの磁心には、薄膜で得られ、透磁率の高い磁性体が適している。一般に真空中ｒｆスパッタリングで得られる薄膜磁性体は、このような用途に適している。ここで問題となるのは、このような薄膜磁性体は、基板上に成膜するため、薄膜磁性体のみでは存在できないことである。
【００１９】
従って、磁心自体を薄くするためには、薄い基板上に磁性層を成膜する必要があるが、厚さが１０〜２５μｍ程度の基板上に成膜を行うと、反りが生じてしまい、実質的に薄膜磁性体を得るのは不可能であった。本発明では、基板の両面に均等に磁性層を形成することで、この問題を解決した。具体的には、たとえばポリイミドのような耐熱性に優れた高分子材料などからなり、厚さが１０〜２５μｍのフィルムの両面に、磁性層を成膜し、その基板を切断加工することで、平板状で薄型の磁心を得ることができる。
【００２０】
そして、平角導体を用いて巻線加工を施すことにより、低背型のインダクタを構成できる。また、得られた低背型のインダクタの両面に、前記の薄型磁心を遮蔽層として配置することで、磁束が外部に漏れるのを防ぐことができ、周辺機器への磁束の影響を抑えることができる。
【００２１】
このような構造とすることで、低背型のインダクタ全体の厚さを１ｍｍ以下とすることが容易である。さらには、前記低背型のインダクタや、その他の必要な部品を薄型基板に配置することで、低背型のマイクロ電源を得ることができる。
【００２２】
本発明では、薄型の磁心を得るために、厚さが１０〜２５μｍ程度の基板上に数μｍの厚さの磁性層を成膜する。成膜には、スパッタリングなどを用いることができる。その際、両面に磁性層を均等な厚さで成膜することで、たとえばポリイミドフィルムを基板に用いても、反りを生じることなく成膜可能である。磁性層を成膜するにあたっては、基板及び磁性層にプラズマの熱が影響しないように、冷却などの工夫が必要である。
【００２３】
また、磁性層としては、たとえば高透磁率を示すアモルファス合金、及び高飽和磁化薄膜を与える磁性体を、多層膜に成膜することにより、低保磁力で高周波帯域に対応した薄型の磁心とすることも可能である。このような多層構造の薄型磁心は、磁性層が基板によりおのおの分離されて、磁性層間の相互作用がなく、低背型のインダクタの磁心としての磁気特性の最適化が容易である。
【００２４】
基板材料としては、前記のポリイミドの他に各種基板材料が使用可能であり、ガラス繊維強化プラスチック基板、ポリカーボネートなど、薄い板状で得られるものであれば、特に限定されない。また、可撓性を有する材質であれば、連続成膜装置などを用いて成膜できる。前記の材料は、一般に金属よりも熱伝導率が低いが、前記の磁性材料を用いることで、磁性層がヒートシンクとして機能し、温度上昇が少ない磁心を構成できる。
【００２５】
次に、この薄型の磁心に平角導体を巻線して扁平な形状のヘリカルコイルを形成する。ヘリカルコイルを形成した後、その上下に、ヘリカルコイルからの漏洩磁束を防ぐため、磁心と同じ構成の、基板と磁性体薄膜の積層体をコイル上下面に配置する。
【００２６】
マイクロ電源に用いる低背型のインダクタにおいては、小型かつ薄型で、所要のインダクタンス値と重畳特性が必要である。本発明による薄型磁心では、ヘリカルコイルから発生する磁界により、面内の磁化が誘起され、薄型磁心の磁束密度が飽和しない磁界範囲、つまりヘリカルコイルの駆動電流範囲では、本来の透磁率を発現し、インダクタンスが得られる。
【００２７】
一般に、低背型のインダクタの場合、磁心の厚さを薄くすると、飽和磁化の小さい磁性材料では、磁心は低磁場領域で飽和し、重畳特性が低下する傾向がある。例えば、フェライト、急冷薄帯などからなる単層の磁心では、高周波の磁束が磁心を貫通する際、スキンデプスの関係で磁心の有効な厚さが薄くなり、インダクタンスの低下を招きやすく、必要な重畳特性が得られない。
【００２８】
本発明による低背型のインダクタに用いる磁心においては、磁化困難軸方向に長く形成した長方形薄膜磁性体を薄型基板上に成膜し、積層することで複合多層構造とすることができる。また、ヘリカルコイルの上下に、磁気遮蔽層を配置するので、磁心は外部磁界の影響が少なく、容易に飽和しない。そのため、本発明による複合多層構造の低背型マイクロインダクタは、重畳特性に優れている。また、これを用いることで、特性の優れたマイクロ電源を提供できる。
【００２９】
【実施例】
次に、具体的な実施例について、図を参照しながら説明する。
【００３０】
（実施例１）
厚さが２５μｍのポリイミドフィルムの両面に、厚さが５μｍの、Ｃｏ−Ｆｅ−Ｓｉ−Ｂ系のアモルファス磁性膜を成膜した。これを幅３ｍｍ、長さ４ｍｍの長方形に切断し、４枚重ねて磁心とした。ここでは、切断した後に積層したが、折曲げ加工により４層としても差し支えない。
【００３１】
次に、この磁心に、幅が１００μｍ、厚さが３５μｍの平角導体を用い、２５ターンの巻線を施してヘリカルコイルを形成した。ここでは、磁心に直接巻線したが、押し潰した際の寸法が、本実施例に用いる磁心が挿入できるように設定したコイルを別途に調製し、これを扁平に押し潰してもよい。
【００３２】
次に、前記の両面に厚さが５μｍの磁性膜を形成したポリイミドフィルムを、幅が３．１ｍｍ、長さが４．２ｍｍに切断して、上下に各１枚遮蔽層として配置した。これを、前記のポリイミドフィルムを基板として取り付け、ペーストハンダを用いて巻線の端末に回路との接続を行うためのスルーホールを形成し、厚さが３１０μｍの低背型のインダクタを得た。
【００３３】
図１は、前記の低背型のインダクタ１の、上側の遮蔽層を除いた状態を示す図である。図１において、２は、基板（ポリイミドフィルム）、３は、磁心、４は、ヘリカルコイル、５は、スルーホールである。
【００３４】
このインダクタの特性を評価した結果、１ＭＨｚ〜１０ＭＨｚの周波数域でのインダクタンス値が４μＨ、直流抵抗：ＲＤＣが１Ω以下の良好なインダクタ特性を示した。この特性は、降圧型マイクロ電源の、スイッチング周波数３ＭＨｚで駆動される制御ＩＣに使用するには、十分な値である。
【００３５】
図２は、前記低背型のインダクタ１の上に、必要な部品を配置して、マイクロ電源を構成した例を示す模式図である。図２に示したマイクロ電源は、制御ＩＣ６をベアチップ実装し、キャパシタ８には、０６０３系の積層セラミックコンデンサを用い、インダクタは本発明になる低背型のインダクタ、抵抗７には薄膜抵抗を用いた。
【００３６】
これに電極その他を設け、ポリイミドを用いてパッケージングし、全体の厚さが０．９ｍｍ、長さが５ｍｍ、幅が４ｍｍのマイクロ電源を得た。ここでは、パッケージングにポリイミドを用いたが、一定の耐熱性を具備した高分子化合物であれば、これに限定されない。
【００３７】
本実施例に示したマイクロ電源は、入力電圧が４Ｖ、２００ｍＡの通電を行った際、出力電圧を１．８Ｖとすると、８０％以上の効率が得られた。出力電圧１．５Ｖでは効率７５％以上、出力電圧１．２Ｖでは効率７０％以上、出力電圧０．９Ｖでは効率６０％以上、であった。
【００３８】
（実施例２）
実施例１と同様にして、厚さが２５μｍのポリイミドフィルムの両面に５μｍの磁性膜を成膜し、幅３ｍｍ、長さ４ｍｍの長方形に切断し、２枚重ねて磁心とした。その後、実施例１と同様にして、２５ターンの巻線を施し、低背型のインダクタを得た。
【００３９】
このインダクタについて、特性を評価したところ、１ＭＨｚ〜１０ＭＨｚの周波数帯域でのインダクタンス値が、２μＨ、ＲＤＣが１Ω以下という結果が得られた。降圧型マイクロ電源のスイッチング周波数は、３ＭＨｚで駆動されているので、このインダクタンス値はマイクロ電源として使用するには十分な値であった。
【００４０】
次に、実際にこのインダクタを用いて、実施例１と同様に、図２に示したマイクロ電源を構成した。図２に示したマイクロ電源の構成は、低背型のインダクタ以外は、実施例１とまったく同様である。
【００４１】
本実施例に示したマイクロ電源は、入力電圧が４Ｖ、２００ｍＡの通電を行った際、出力電圧を１．８Ｖとすると、８０％以上の効率が得られた。出力電圧１．５Ｖでは効率７５％以上、出力電圧１．２Ｖでは効率７０％以上、出力電圧０．９Ｖでは効率６０％以上、であった。
【００４２】
ここに示した実施例では、両面に磁性層を形成したポリイミドフィルムを、それぞれ、２枚、４枚重ねて磁心としたが、これ以外の枚数の場合においても、低背型のインダクタ、及びそれを用いたマイクロ電源を得ることができる。
【００４３】
【発明の効果】
以上のように本発明によれば、ポリイミドフィルムなどからなる基板に磁性層を成膜、パターン化し、巻線によりヘリカルコイルを形成し、更に、ヘリカルコイルの上下両面に、同様の方法で磁性層が形成された基板を遮蔽層として配置することで、磁束が外部に漏れることがない低背型のインダクタを得ることが可能である。
【００４４】
従って、本発明による低背型のインダクタは、高周波帯域でも良好なインダクタンス値と重畳特性が得られ、マイクロ電源用の低背型のインダクタとして優れている。これを用いることでマイクロ電源を提供することが可能となる。
【図面の簡単な説明】
【図１】低背型のインダクタの、上側の遮蔽層を除いた状態を示す図。
【図２】マイクロ電源を構成した例を示す模式図。
【符号の説明】
１　　低背型のインダクタ
２　　基板
３　　磁心
４　　ヘリカルコイル
５　　スルーホール
６　　制御ＩＣ
７　　抵抗
８　　キャパシタ
【図１】
2004103623.tif 000003
【図２】
2004103623.tif 000004