(57)【要約】【課題】シリコン−ゲルマニウム混晶層からなるベース層のベース引出電極部上面に金属シリサイド層を重合してなる半導体装置及びその製造方法において、スパイクの生起を抑止可能とした半導体装置及びその製造方法を提供する。【解決手段】シリコン−ゲルマニウム混晶層と金属シリサイド層との間にシリコン層を介設する。特に、シリコン層は、シリコン−ゲルマニウム混晶層上の所定位置に形成したエミッタ領域用絶縁壁の外周部に設ける。【選択図】　　図１
2004103854.tif 000002
【特許請求の範囲】
【請求項１】
シリコン−ゲルマニウム混晶層からなるベース層のベース引出電極部上面に金属シリサイド層を重合してなる半導体装置において、
前記シリコン−ゲルマニウム混晶層と前記金属シリサイド層との間にシリコン層を介設したことを特徴とする半導体装置。
【請求項２】
前記シリコン層は、前記シリコン−ゲルマニウム混晶層上の所定位置に形成したエミッタ領域用絶縁壁の外周部に設けたことを特徴とする請求項１記載の半導体装置。
【請求項３】
シリコン−ゲルマニウム混晶層からなるベース層のベース引出電極部上面に金属シリサイド層を重合してなる半導体装置の製造方法において、
前記シリコン−ゲルマニウム混晶層の形成後、このシリコン−ゲルマニウム混晶層上の所定位置にエミッタ領域用絶縁壁を形成してエミッタ領域を形成し、その後、前記エミッタ領域用絶縁壁外周の前記ベース引出電極部上面にシリコン層を形成し、このシリコン層上面に前記金属シリサイド層を形成することを特徴とする半導体装置の製造方法。
【請求項４】
前記シリコン層は選択エピタキシャル成長によって形成することを特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関するものであり、特にベース引出電極部にシリコン−ゲルマニウム混晶層を用いたバイポーラトランジスタを具備する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、通信装置の周波数変換器等に使用するために高速動作が要求される半導体装置においては、バイポーラトランジスタが広く用いられている。特にかかるバイポーラトランジスタの中でも、ベース層にシリコン−ゲルマニウム混晶層を用いて構成したヘテロ接合バイポーラトランジスタが用いられている。
【０００３】
かかるヘテロ接合バイポーラトランジスタでは、シリコン−ゲルマニウム混晶層からなるベース引出電極部上面にコバルトシリサイド層からなる金属シリサイド層を形成することによりベース抵抗を低減させ、バイポーラトランジスタの特性を向上させている。
【０００４】
以下において、かかるヘテロ接合バイポーラトランジスタからなる半導体装置の製造方法を簡単に説明すると、まず、図１０に示すように、単結晶基板上にエピタキシャル成長によってエピタキシャル層を積層して形成した半導体基板１００上に第１酸化シリコン層１１０を形成し、同第１酸化シリコン層１１０のベース領域開口部分をエッチングしてベース領域開口部１２０を形成している。
【０００５】
次いで、半導体基板上面１００には、エピタキシャル成長によってシリコン−ゲルマニウム混晶層１３０を形成している。シリコン−ゲルマニウム混晶層１３０の形成においては、はじめにシリコンのみのバッファ層１３１を形成した後、所定濃度のゲルマニウムを含有させたシリコン−ゲルマニウム層１３２を形成し、さらにシリコンのみのキャップ層１３３を形成して３層構造としている。
【０００６】
かかるシリコン−ゲルマニウム混晶層１３０はエピタキシャル成長によって形成することにより、ベース領域開口部１２０上部にはシリコン−ゲルマニウム混晶層１３０が単結晶層として形成され、第１酸化シリコン膜１１０上面にはシリコン−ゲルマニウム混晶層１３０が多結晶層として形成される。このとき、シリコン−ゲルマニウム混晶層１３０の多結晶領域と単結晶領域との境界部分においては、多結晶領域が単結晶領域にせり出したせり出し部１４０が形成される。
【０００７】
シリコン−ゲルマニウム混晶層１３０の形成後、同シリコン−ゲルマニウム混晶層１３０のうち、ベース引出電極部１５０となる部分以外のシリコン−ゲルマニウム混晶層１３０をエッチングにより除去してベース引出電極部１５０を形成し、その後、半導体基板１００上面にＣＶＤ法で第２酸化シリコン層１６０を形成している。
【０００８】
次いで、第２酸化シリコン層１６０にはエミッタ領域開口部１７０を形成している。
【０００９】
次いで、半導体基板１００上面には多結晶シリコン層１９０を形成し、同多結晶シリコン層１９０にエミッタの不純物となるヒ素をイオン注入して熱処理を行なうことによりヒ素を活性化させた後、エミッタ領域以外の多結晶シリコン層１９０を除去してベース引出電極部１５０上面を露出させている。
【００１０】
次いで、半導体基板１００上面にはコバルト、さらには窒化チタンをスパッタリングし、熱処理を行なうことによりベース引出電極部１５０上面にコバルトシリサイド層からなる金属シリサイド層２００を形成している。
【００１１】
このように金属シリサイド層２００を形成した後、半導体基板１００上面に第３酸化シリコン層２１０を形成し、同第３酸化シリコン層２１０にベース電極用開口２２０、エミッタ電極用開口２３０、コレクタ電極用開口を形成して、同ベース電極用開口２２０、エミッタ電極用開口２３０、コレクタ電極用開口にそれぞれ金属電極２４０を形成してバイポーラトランジスタからなる半導体装置を形成している。図１０中、２５０は不純物の拡散領域である。
【００１２】
かかる半導体装置において、図１０に示すように、金属シリサイド層２００をシリコン−ゲルマニウム混晶層１３０上に形成した場合には、シリコン−ゲルマニウム混晶層１３０の歪みに起因して、金属シリサイド層２００がキャップ層と反応した際に、シリコン−ゲルマニウム混晶層１３０の歪みを緩和させるようにスパイク２６０が生じ、ベースとコレクタとの間にリークが発生することが知られている。
【００１３】
かかる不具合を解消するためには、キャップ層の厚みを５０〜１００ｎｍとすることが望ましいことが知られている（例えば、非特許文献１参照。）。
【００１４】
【非特許文献１】
Ｒ．Ａ．Ｄｏｎａｔｏｎ，　Ｓ．Ｋｏｌｏｄｉｎｓｋｉ，　Ｍ．Ｃａｙｍａｘ，　Ｐ．Ｒｏｕｓｓｅｌ，　Ｈ．Ｂｅｎｄｅｒ，　Ｂ．Ｂｒｉｌｓ　ａｎｄ　Ｋ．Ｍａｅｘ，　Ａｐｐｌｉｅｄ　Ｓｕｒｆａｃｅ　Ｓｃｉｅｎｃｅ　９１（１９９５）　ｐｐ．７７−８１
【００１５】
【発明が解決しようとする課題】
しかしながら、上記したようにスパイクの発生を防止すべくキャップ層の厚みを大きくした場合には、バイポーラトランジスタの高速化にとって必要なベースの浅接合化によるベース走行時間の短縮に逆行することとなり、バイポーラトランジスタの動作性能が低下するという問題があった。
【００１６】
そこで、図１１に示すように、シリコン−ゲルマニウム混晶層１３０の単結晶領域を、第２酸化シリコン層１６０からなるエミッタ領域用絶縁壁１８０によって被覆することによりスパイクの生起を抑止することは可能であるが、エミッタ領域用絶縁壁１８０によって被覆されたシリコン−ゲルマニウム混晶層１３０の長さが長くなることによりベース抵抗が増大し、バイポーラトランジスタの動作性能が低下するという問題があった。
【００１７】
そこで、本発明者は、スパイクの発生を防止しながら動作性能を高速に維持可能としたバイポーラトランジスタを具備する半導体装置の開発を行ない、本発明をなすに至ったものである。
【００１８】
【課題を解決するための手段】
本発明の半導体装置では、シリコン−ゲルマニウム混晶層からなるベース層のベース引出電極部上面に金属シリサイド層を重合してなる半導体装置において、前記シリコン−ゲルマニウム混晶層と前記金属シリサイド層との間にシリコン層を介設した。
【００１９】
また、シリコン層は、シリコン−ゲルマニウム混晶層上の所定位置に形成したエミッタ領域用絶縁壁の外周部に設けたことにも特徴を有するものである。
【００２０】
また、本発明の半導体装置の製造方法では、シリコン−ゲルマニウム混晶層からなるベース層のベース引出電極部上面に金属シリサイド層を重合してなる半導体装置の製造方法において、前記シリコン−ゲルマニウム混晶層の形成後、シリコン−ゲルマニウム混晶層上の所定位置にエミッタ領域用絶縁壁を形成してエミッタ領域を形成し、その後、エミッタ領域用絶縁壁外周のベース引出電極部上面にシリコン層を形成し、このシリコン層上面に金属シリサイド層を形成することとした。
【００２１】
また、シリコン層は選択エピタキシャル成長によって形成することにも特徴を有するものである。
【００２２】
【発明の実施の形態】
本発明では、シリコン−ゲルマニウム混晶層からなるベース層のベース引出電極部上面に金属シリサイド層を重合してなる半導体装置において、シリコン−ゲルマニウム混晶層と金属シリサイド層との間にはシリコン層をさらに設け、このシリコン層によって金属シリサイド層の形成にともなうスパイクの生起を抑止しているものである。
【００２３】
特に、シリコン層は、シリコン−ゲルマニウム混晶層上の所定位置に形成したエミッタ領域用絶縁壁の外周部に設けており、シリコン−ゲルマニウム混晶層をベースとして用いたバイポーラトランジスタの高速動作を妨げることなく金属シリサイド層の形成にともなうスパイクの生起を防止している。
【００２４】
以下において、図面に基づいて本発明をさらに詳説する。図１は、本発明の半導体装置Ａの断面図である。
【００２５】
半導体装置Ａは、単結晶基板１ａ上面にエピタキシャル層１ｂを積層させて形成した半導体基板１を用いて形成しており、このエピタキシャル層１ｂの上面に第１酸化シリコン層２でベース領域開口部３を形成し、このベース領域開口部３上にエピタキシャル成長によってシリコン−ゲルマニウム混晶層４を形成してベース層とし、さらに、シリコン−ゲルマニウム混晶層４上の所定位置に第２酸化シリコン層５と第１窒化シリコン層６とからなるエミッタ領域用絶縁壁７によってエミッタ領域開口部８を形成し、このエミッタ領域開口部８に多結晶シリコン層９を積層してエミッタ層を形成してバイポーラトランジスタからなる半導体装置Ａを形成している。
【００２６】
そして、シリコン−ゲルマニウム混晶層４からなるベース層のうち、エミッタ領域用絶縁壁７の外周部をベース引出電極部１０としており、このベース引出電極部１０上にシリコン層１１を設け、このシリコン層１１を介して金属シリサイド層１２を設けている。
【００２７】
このようにシリコン層１１を設けることによって、金属シリサイド層１２からシリコン−ゲルマニウム混晶層４までの距離を大きくすることができるので、金属シリサイド層１２を形成したことによるスパイクの生起を抑止することができる。
【００２８】
特に、シリコン層１はエミッタ領域用絶縁壁７の外周部に設けているので、ベースの浅接合化を阻害せず、シリコン−ゲルマニウム混晶層４からなるベース層を用いたバイポーラトランジスタを高速作動させることができる。
【００２９】
以下において、上記半導体装置Ａの製造方法を詳説する。なお、以下において半導体基板１の単結晶基板１ａにはｐ型シリコン基板を用い、エピタキシャル層１ｂにはｎ型シリコン層を用いた半導体基板１からなる半導体装置Ａの製造方法を説明するが、単結晶基板１ａ及びエピタキシャル層１ｂがこれらの電導型と異なる場合には、後述する不純物の注入において使用する不純物の種類、注入方法、注入条件等が異なるだけであるので、その場合の説明は省略する。
【００３０】
はじめに、単結晶基板１ａにはコレクタ埋込領域１３を形成し、その後、単結晶基板１ａにエピタキシャル成長によってエピタキシャル層１ｂを積層し、半導体基板１を形成している。
【００３１】
次いで、半導体基板１上面には、所要位置にＬＯＣＯＳ（Ｌｏｃａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆＳｉｌｉｃｏｎ）法により素子分離酸化シリコン膜１４を形成し、さらに、所要の素子分離酸化シリコン膜１４の下方位置にボロンのイオン注入を行なってｐ型の素子分離領域１５を形成している。また、コレクタ領域部分にリンのイオン注入を行なうことにより、コレクタ電極取出領域１６を形成している。
【００３２】
次いで、半導体基板１の上面には、ＣＶＤ（化学的気相成長）法により第１酸化シリコン層２を形成し、同第１酸化シリコン層２をベース領域開口部３に合わせたレジストマスクを用いてエッチングすることによりベース領域開口部３を形成している。
【００３３】
次いで、図２に示すように、半導体基板１上にエピタキシャル技術を用いてシリコン−ゲルマニウム混晶層４を形成している。シリコン−ゲルマニウム混晶層４は、超高真空ＣＶＤ法、分子線エピタキシー法、あるいは減圧ＣＶＤ法のいずれかを用いて形成すればよい。従って、シリコン−ゲルマニウム混晶層４は、半導体基体１の露出部には単結晶のシリコン−ゲルマニウム混晶層を形成し、第１酸化シリコン層２上には、多結晶のシリコン−ゲルマニウム混晶層を形成している。
【００３４】
シリコン−ゲルマニウム混晶層４は、従来技術の項で説明したように、シリコンからなるバッファ層と、所定濃度のゲルマニウムを含有させたシリコン−ゲルマニウム層と、シリコンからなるキャップ層とによって３層構造としており、本実施の形態では、バッファ層は５〜２０ｎｍとし、シリコン−ゲルマニウム層は２０〜４０ｎｍとし、キャップ層は２０〜４０ｎｍとしている。また、シリコン−ゲルマニウム混晶層４には、不純物としてボロンをドーピングしている。
【００３５】
シリコン−ゲルマニウム混晶層４の形成後、シリコン−ゲルマニウム混晶層４は、ベース引出電極部１０となる部分以外の多結晶のシリコン−ゲルマニウム混晶層４をドライエッチングによって除去している。
【００３６】
次いで、半導体基板１上面には第２酸化シリコン層５を形成し、次いで、この第２酸化シリコン層５上面には第１窒化シリコン層６を形成している。第２酸化シリコン層５は５０〜８０ｎｍの膜厚とし、第１窒化シリコン層６は３０〜５０ｎｍの膜厚としている。
【００３７】
次いで、第１窒化シリコン層６及び第２酸化シリコン層５を、エミッタ領域開口部８に合わせたレジストマスクを用いてエッチングすることによりエミッタ領域開口部８を形成している。そして、エミッタ領域開口部８を用いて、リンをイオン注入することにより、図１の不純物注入領域１７を形成している。
【００３８】
次いで、半導体基板１上面に減圧ＣＶＤ法にて多結晶シリコン層９を形成している。多結晶シリコン層９は１００〜１５０ｎｍの膜厚としている。また、多結晶シリコン層９にはヒ素をドーピングしている。
【００３９】
次いで、図示しないレジストでエミッタ領域を被覆し、ベース引出電極部１０が露出するように、多結晶シリコン層９と第１窒化シリコン層６と第２酸化シリコン層５とをエッチングして、図３に示すように、第２酸化シリコン層５と第１窒化シリコン層６とからなるエミッタ領域用絶縁壁７を形成している。エミッタ領域用絶縁壁７の形成後、エミッタ領域を被覆していたレジストを除去している。
【００４０】
次いで、図４に示すように、半導体基板１上面には減圧ＣＶＤ法にて第３酸化シリコン層１８を形成し、次いで、この第３酸化シリコン層１８上面には第２窒化シリコン層１９を形成している。第３酸化シリコン層１８は約３０ｎｍの膜厚とし、第２窒化シリコン層１９は３０〜５０ｎｍの膜厚としている。
【００４１】
次いで、図５に示すように、エミッタ領域上はレジスト２０で被覆し、第２窒化シリコン層１９をエッチングしている。
【００４２】
次いで、エミッタ領域上のレジスト２０を除去し、図６に示すように、第２窒化シリコン層１９をマスクとして第３酸化シリコン層１８を、希フッ酸を用いたウエットエッチングにて除去し、ベース引出電極部１０を露出させている。その後、過熱したリン酸を用いて第２窒化シリコン層１９も除去している。
【００４３】
次いで、図７に示すように、露出したベース引出電極部１０に、選択エピタキシャル技術を用いてホウ素をドーピングしたシリコン層１１を形成している。シリコン層１１は５０〜１００ｎｍの膜厚としている。このシリコン層１１は、単結晶のシリコン−ゲルマニウム混晶層４の上面には単結晶のシリコン層が形成され、多結晶のシリコン−ゲルマニウム混晶層４の上面には多結晶のシリコン層が形成されている。
【００４４】
このようにシリコン層１１を選択エピタキシャル成長で形成することによって、シリコン−ゲルマニウム混晶層４をシリコン層１１で確実に、かつ所望の膜厚で被覆することができ、後述する金属シリサイド層１２の形成にともなうスパイクの生起を確実に抑止することができる。
【００４５】
シリコン層１１の形成後、エミッタ領域部分に残存した第３酸化シリコン層１８を除去して、アルゴン雰囲気中にてアニールを行ない、多結晶シリコン層９中のヒ素をシリコン−ゲルマニウム混晶層４に拡散させて図９に示すように拡散領域２１を形成し、同時に、不純物注入領域１７のリンも活性化させている。
【００４６】
次いで、希フッ酸を用いてシリコン層１１及び多結晶シリコン層９の自然酸化膜を除去して、半導体基板１上面にコバルトをスパッタリングし、次いで、酸化チタンをスパッタリングしている。コバルトは約１０ｎｍの膜厚とし、窒化チタンは約３０ｎｍの膜厚としている。
【００４７】
次いで、熱処理を行なうことにより、シリコン層１１及び多結晶シリコン層９の表面にはコバルトとシリコンの反応層を形成している。その後、シリコン層１１及び多結晶シリコン層９以外の酸化シリコン膜上に付着した未反応のコバルトと窒化チタンを除去している。
【００４８】
そして、再度熱処理を行なうことにより、シリコン層１１及び多結晶シリコン層９の表面には、図８に示すように、コバルトシリサイドからなる金属シリサイド層１２，１２’を形成している。
【００４９】
その後、図１及び図１の要部拡大図である図９に示すように、半導体基板１全面に減圧ＣＶＤ法を用いて第４酸化シリコン膜２２を形成し、次いで、図１に示すように第４酸化シリコン膜２２をエッチングしてエミッタ電極用開口２３’、ベース電極用開口２４’、コレクタ電極用開口２５’を形成し、各開口２３’，２４’，２５’にそれぞれ電極用金属を埋入してエミッタ電極２３、ベース電極２４、コレクタ電極２５を形成し、半導体装置を形成している。
【００５０】
上述した実施形態では、ベース層はシリコン−ゲルマニウム混晶層４をエピタキシャル成長させて形成したが、ベース部に必要な不純物を含むシリコン−ゲルマニウムとカーボンの混晶層によってベース層を形成してもよい。
【００５１】
また、金属シリサイドを形成する材料はコバルトに限定するものではなく、コバルトと同様に金属材料がシリコン層中に拡散するニッケルやこれらの材料を混合した場合等にも適用してもよい。
【００５２】
【発明の効果】
請求項１記載の発明によれば、シリコン−ゲルマニウム混晶層からなるベース層のベース引出電極部上面に金属シリサイド層を重合してなる半導体装置において、前記シリコン−ゲルマニウム混晶層と前記金属シリサイド層との間にシリコン層を介設したことによって、金属シリサイド層を形成したことによるスパイクの生起を抑止することができ、半導体装置の製造歩留りを向上させることができる。
【００５３】
請求項２記載の発明によれば、シリコン層を、シリコン−ゲルマニウム混晶層上の所定位置に形成したエミッタ領域用絶縁壁の外周部に設けたことによって、シリコン−ゲルマニウム混晶層自体を厚く形成することなくスパイクの生起を抑制することができ、シリコン−ゲルマニウム混晶層をベースとして用いたバイポーラトランジスタを高速作動させることができる。
【００５４】
請求項３記載の発明によれば、シリコン−ゲルマニウム混晶層からなるベース層のベース引出電極部上面に金属シリサイド層を重合してなる半導体装置の製造方法において、前記シリコン−ゲルマニウム混晶層の形成後、シリコン−ゲルマニウム混晶層上の所定位置にエミッタ領域用絶縁壁を形成してエミッタ領域を形成し、その後、エミッタ領域用絶縁壁外周のベース引出電極部上面にシリコン層を形成し、このシリコン層上面に金属シリサイド層を形成することによって、請求項１記載の発明と同様に、金属シリサイド層を形成したことによるスパイクの生起を抑止することができ、半導体装置の製造歩留りを向上させることができる。
【００５５】
請求項４記載の発明によれば、シリコン層を選択エピタキシャル成長で形成することによって、シリコン−ゲルマニウム混晶層をシリコン層で確実に、かつ所望の膜厚で被覆することができ、スパイクの生起を確実に抑止することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の断面図である。
【図２】半導体装置の製造工程の説明図である。
【図３】半導体装置の製造工程の説明図である。
【図４】半導体装置の製造工程の説明図である。
【図５】半導体装置の製造工程の説明図である。
【図６】半導体装置の製造工程の説明図である。
【図７】半導体装置の製造工程の説明図である。
【図８】半導体装置の製造工程の説明図である。
【図９】本発明にかかる半導体装置の要部拡大説明図である。
【図１０】従来の半導体装置の説明図である。
【図１１】従来の半導体装置の説明図である。
【符号の説明】
Ａ　半導体装置
１　半導体基板
１ａ　単結晶基板
１ｂ　エピタキシャル層
２　第１酸化シリコン層
３　ベース領域開口部
４　シリコン−ゲルマニウム混晶層
５　第２酸化シリコン層
６　第１窒化シリコン層
７　エミッタ領域用絶縁壁
８　エミッタ領域開口部
９　多結晶シリコン層
１０　ベース引出電極部
１１　シリコン層
１２　金属シリサイド層
１３　コレクタ埋込領域
１４　素子分離酸化シリコン膜
１５　素子分離領域
１６　コレクタ電極取出領域
１７　不純物注入領域
１８　第３酸化シリコン層
１９　第２窒化シリコン層
２０　レジスト
２１　拡散領域
２２　第４酸化シリコン膜
２３　エミッタ電極
２４　ベース電極
２５　コレクタ電極
【図１】
2004103854.tif 000003
【図２】
2004103854.tif 000004
【図３】
2004103854.tif 000005
【図４】
2004103854.tif 000006
【図５】
2004103854.tif 000007
【図６】
2004103854.tif 000008
【図７】
2004103854.tif 000009
【図８】
2004103854.tif 000010
【図９】
2004103854.tif 000011
【図１０】
2004103854.tif 000012
【図１１】
2004103854.tif 000013