【手続補正書】
【提出日】平成26年10月9日(2014.10.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリアレイにおけるアクセス電力を低減するための方法であって、
前記メモリアレイにおけるメモリセルの一群を動的に省電力状態にすることと、
選択された前記メモリセルの一群を、前記選択されたメモリセルにおけるアクセス動作中に、動的に有効にすることと
を含む方法。
【請求項２】
前記アクセス動作が読取りを含む、請求項1に記載の方法。
【請求項３】
前記アクセス動作が書込みを含む、請求項1に記載の方法。
【請求項４】
前記メモリセルは8トランジスタスタティックランダムアクセスメモリ(8T SRAM)セルを含み、前記8T SRAMセルを形成することが、
記憶素子を形成することと、
2つの書込みアクセストランジスタを介して、書込みワード線および1対の相補的な書込みビット線を前記記憶素子に結合することと、
2つの読取りアクセストランジスタを介して、前記記憶素子を読取りワード線および読取りビット線に結合することと
を含む、請求項1に記載の方法。
【請求項５】
読取り動作で、前記8T SRAMセルにおける前記読取り動作の前および後に選択された読取りビット線を動的にプリチャージすることをさらに含む請求項4に記載の方法。
【請求項６】
前記8T SRAMセルの非アクティブモード中に、前記読取りビット線を動的にフローティング状態にすることをさらに含む、請求項4に記載の方法。
【請求項７】
書込み動作で、前記8T SRAMセルにおける前記書込み動作の前および後に前記1対の相補的なビット線を動的にプリチャージすることをさらに含む請求項4に記載の方法。
【請求項８】
前記8T SRAMセルの非アクティブモード中に、前記1対の相補的な書込みビット線を動的にフローティング状態にするために、トライステート書込みドライバを設定することをさらに含む、請求項4に記載の方法。
【請求項９】
ライトスリープモード中、前記メモリアレイのすべての読取りおよび書込みビット線をフローティングすることをさらに含む請求項4に記載の方法。
【請求項１０】
前記メモリセルの一群がセットに属する、請求項1に記載の方法。
【請求項１１】
前記メモリセルの一群がバンクに属する、請求項1に記載の方法。
【請求項１２】
8T SRAMメモリセルが2つ以上の読取りポートを含む、請求項1に記載の方法。
【請求項１３】
前記8T SRAMメモリセルが2つ以上の書込みポートを含む、請求項1に記載の方法。
【請求項１４】
メモリアレイにおけるアクセス電力を低減するための方法であって、
書込み回路を動的に省電力状態にすることと、
書込み要求に応答して、前記書込み回路を動的に有効または無効にすること
を含む方法。
【請求項１５】
メモリアレイであって、
前記メモリアレイにおけるメモリセルの一群を動的に省電力状態にするためのロジックと、
前記メモリセルのうちの選択された一群を、前記選択されたメモリセルにおけるアクセス動作中に、動的に有効にするためのロジックと
を含むメモリアレイ。
【請求項１６】
前記アクセス動作が読取りを含む、請求項15に記載のメモリアレイ。
【請求項１７】
前記アクセス動作が書込みを含む、請求項15に記載のメモリアレイ。
【請求項１８】
前記メモリセルは8トランジスタスタティックランダムアクセスメモリ(8T SRAM)セルを含み、前記8T SRAMセルが、
記憶素子と、
少なくとも1対の書込みアクセストランジスタを介して前記記憶素子に結合されている少なくとも1つの書込みワード線および少なくとも1対の相補型の書込みビット線と、
少なくとも1対の読取りアクセストランジスタを介して前記記憶素子に結合されている少なくとも1つの読取りワード線および少なくとも1つの読取りビット線と
を含む、請求項15に記載のメモリアレイ。
【請求項１９】
第2の対の書込みアクセストランジスタを介して前記記憶素子に結合されている第2の書込みワード線および第2の対の相補的な書込みビット線と、
第2の対の読取りアクセストランジスタを介して前記記憶素子に結合されている第2の読取りワード線および第2の読取りビット線と
をさらに含む請求項18に記載のメモリアレイ。
【請求項２０】
前記8T SRAMセルにおける読取り動作の前および後に選択された読取りビット線を動的にプリチャージするためのロジックをさらに含む請求項18に記載のメモリアレイ。
【請求項２１】
前記8T SRAMセルの非アクティブモード中に、選択された読取りビット線を動的にフローティング状態にするためのロジックをさらに含む請求項18に記載のメモリアレイ。
【請求項２２】
前記8T SRAMセルにおける書込み動作の前および後に選択された相補的なビット線を動的にプリチャージするためのロジックをさらに含む請求項18に記載のメモリアレイ。
【請求項２３】
前記8T SRAMセルの非アクティブモード中に、選択された相補的な書込みビット線を動的にフローティング状態にするように構成されたトライステート書込みドライバをさらに含む請求項18に記載のメモリアレイ。
【請求項２４】
ライトスリープモード中、前記メモリアレイのすべての読取りおよび書込みビット線をフローティングするためのロジックをさらに含む請求項18に記載のメモリアレイ。
【請求項２５】
前記メモリセルの一群がセットに属する、請求項18に記載のメモリアレイ。
【請求項２６】
前記メモリセルの一群がバンクに属する、請求項18に記載のメモリアレイ。
【請求項２７】
少なくとも1つの半導体ダイに統合されている、請求項15に記載のメモリアレイ。
【請求項２８】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されたデバイスに統合される、請求項15に記載のメモリアレイ。
【請求項２９】
メモリアレイであって、
書込み回路を動的に省電力状態にするためのロジックと、
書込み要求に応答して、前記書込み回路を動的に有効または無効にするためのロジック
を含むメモリアレイ。
【請求項３０】
前記書込み回路を動的に有効または無効にするための前記ロジックが、相補的な書込みビット線を駆動するように構成されたプリチャージトランジスタを含む、請求項29に記載のメモリアレイ。
【請求項３１】
前記プリチャージトランジスタが、正の電源電圧VDDに結合されたPMOSトランジスタである、請求項30に記載のメモリアレイ。
【請求項３２】
前記書込み回路を動的に省電力状態にするための前記ロジックが、スリープ信号に応答して、正の電源電圧VDDから相補的な書込みビット線への経路を無効にするように構成されたPMOSトランジスタと、スリープ信号に応答して、前記相補的な書込みビット線から接地電圧への経路を無効にするように構成されたNMOSトランジスタとを含む、請求項29に記載のメモリアレイ。
【請求項３３】
2つ以上の読取りポートを含む請求項29に記載のメモリアレイ。
【請求項３４】
2つ以上の書込みポートを含む請求項29に記載のメモリアレイ。
【請求項３５】
少なくとも1つの半導体ダイに統合されている、請求項29に記載のメモリアレイ。
【請求項３６】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されたデバイスに統合される、請求項29に記載のメモリアレイ。
【請求項３７】
メモリアレイであって、
前記メモリアレイにおけるメモリセルの一群を動的に省電力状態にするための手段と、
選択された前記メモリセルの一群を、前記選択されたメモリセルにおけるアクセス動作中に、動的に有効にするための手段と
を含むメモリアレイ。
【請求項３８】
前記動的に有効にするための手段は、前記選択されたメモリセルにおける読取りアクセス動作の前および後に、選択された読取りビット線を動的にプリチャージするための手段をさらに含む請求項37に記載のメモリアレイ。
【請求項３９】
前記動的に有効にするための手段は、前記選択されたメモリセルにおける書込みアクセス動作の前および後に、1対の相補的な書込みビット線を動的にプリチャージするための手段をさらに含む請求項37に記載のメモリアレイ。
【請求項４０】
前記メモリセルの一群がセットに属する、請求項37に記載のメモリアレイ。
【請求項４１】
前記メモリセルの一群がバンクに属する、請求項37に記載のメモリアレイ。
【請求項４２】
少なくとも1つの半導体ダイに統合されている、請求項37に記載のメモリアレイ。
【請求項４３】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されたデバイスに統合される、請求項37に記載のメモリアレイ。
【請求項４４】
プロセッサによって実行されると、前記プロセッサに、メモリアレイにおけるアクセス電力を低減するための動作方法を実行させるコードを備える非一時的コンピュータ可読記憶媒体であって、
前記メモリアレイにおけるメモリセルの一群を動的に省電力状態にするためのコードと、
選択された前記メモリセルの一群を、前記選択された前記メモリセルの一群におけるアクセス動作中に、動的に有効にするためのコードと
を含む非一時的コンピュータ可読記憶媒体。
【請求項４５】
メモリアレイにおけるアクセス電力を低減するための方法であって、
前記メモリアレイにおけるメモリセルの一群を動的に省電力状態にするステップと、
選択された前記メモリセルの一群を、前記選択されたメモリセルにおけるアクセス動作中に、動的に有効にするステップと
を含む方法。
【請求項４６】
前記アクセス動作が読取りを含む、請求項45に記載の方法。
【請求項４７】
前記アクセス動作が書込みを含む、請求項45に記載の方法。
【請求項４８】
前記メモリセルは8トランジスタスタティックランダムアクセスメモリ(8T SRAM)セルを含み、前記8T SRAMセルを形成するステップが、
記憶素子を形成するステップと、
2つの書込みアクセストランジスタを介して、書込みワード線および1対の相補的な書込みビット線を前記記憶素子に結合するステップと、
2つの読取りアクセストランジスタを介して、前記記憶素子を読取りワード線および読取りビット線に結合するステップと
を含む、請求項45に記載の方法。
【請求項４９】
読取り動作で、前記8T SRAMセルにおける前記読取り動作の前および後に選択された読取りビット線を動的にプリチャージするステップをさらに含む請求項48に記載の方法。
【請求項５０】
前記8T SRAMセルの非アクティブモード中に、前記読取りビット線を動的にフローティング状態にするステップをさらに含む、請求項48に記載の方法。
【請求項５１】
書込み動作で、前記8T SRAMセルにおける書込み動作の前および後に前記1対の相補的なビット線を動的にプリチャージするステップをさらに含む請求項48に記載の方法。
【請求項５２】
前記8T SRAMセルの非アクティブモード中に、前記1対の相補的な書込みビット線を動的にフローティング状態にするために、トライステート書込みドライバを設定するステップをさらに含む、請求項48に記載の方法。
【請求項５３】
ライトスリープモード中、前記メモリアレイのすべての読取りおよび書込みビット線をフローティングするステップをさらに含む請求項48に記載の方法。
【請求項５４】
前記メモリセルの一群がセットに属する、請求項45に記載の方法。
【請求項５５】
前記メモリセルの一群がバンクに属する、請求項45に記載の方法。
【請求項５６】
前記8T SRAMメモリセルが2つ以上の読取りポートを含む、請求項45に記載の方法。
【請求項５７】
前記8T SRAMメモリセルが2つ以上の書込みポートを含む、請求項45に記載の方法。
【請求項５８】
メモリアレイにおけるアクセス電力を低減するための方法であって、
書込み回路を動的に省電力状態にするステップと、
書込み要求に応答して、前記書込み回路を動的に有効または無効にするステップ
を含む方法。