(57)【要約】【課題】軽負荷時のドライブ損失を低減し、かつ全負荷時の導通損失の増加を防止する。【解決手段】内部電源回路１５により負荷抵抗１１に流れる電流が少ない場合には、駆動回路１３への供給電圧を低くすることで前記ＭＯＳＦＥＴ３のゲートへ入力する駆動信号の電圧を低くする。逆に負荷電流が多い場合には前記駆動回路１３への供給電圧を高くすることで前記ＭＯＳＦＥＴ３のゲートへ入力する駆動信号の電圧を高くする。【選択図】　図１
2004096967.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子をオン・オフ動作させることにより、トランスの一次巻線に直流入力電圧を断続的に印加し、前記トランスの二次巻線から発生する電圧を整流平滑して負荷に直流出力電圧を供給するスイッチング電源装置において、前記負荷に流れる電流を検出する電流検出器と、前記検出した電流が少なくなるほど、前記スイッチング素子に供給する駆動信号の振幅を低下させる内部電源回路を備えることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子をオン・オフ動作させることにより、トランスの一次巻線に直流入力電圧を断続的に印加し、トランスの二次巻線から発生する電圧を整流平滑して負荷に直流出力電圧を供給するスイッチング電源装置に関する。
【０００２】
【従来の技術】
従来、この種のスイッチング電源装置において、トランスの一次巻線に直流電圧を断続的に供給するためのスイッチング素子や、トランスの二次側に発生する電圧を整流する整流素子に、電界効果トランジスタすなわちＭＯＳＦＥＴを使用したものが知られている（特許文献１参照）。
【０００３】
図５は、いわゆる従来型のスイッチング電源装置における回路構成を示したものである。同図において、１は直流電源、２は前記直流電源１の両端間に接続される入力コンデンサで、６は一次側と二次側とを絶縁する主トランスである。主トランス６の一次巻線６Ａとスイッチング素子であるＭＯＳＦＥＴ３との直列回路が直流電源１の両端に接続され、ＭＯＳＦＥＴ３を駆動回路１３からの駆動信号によりスイッチングすることで、直流電源１からの直流入力電圧Ｖｉｎが主トランス６の一次巻線６Ａに断続的に印加されるようになっている。なお、４はＭＯＳＦＥＴ３のゲート入力容量に相当するキャパシタンス、５は同じくＭＯＳＦＥＴ３のドレイン・ソース間の寄生容量に相当するキャパシタンスである。
【０００４】
一方、主トランス６の二次巻線６Ｂのドット側には、整流素子である整流ダイオード７と、還流素子である還流ダイオード８と、チョークコイル９と、平滑コンデンサ１０からなる整流平滑回路が接続され、直流出力電圧Ｖｏｕｔが発生する平滑コンデンサ１０の両端間に負荷抵抗１１が接続される。さらに、この出力電圧Ｖｏｕｔを安定化させるための電圧帰還回路として、駆動回路１３からＭＯＳＦＥＴ３に与えられるパルス駆動信号の導通幅を、出力電圧Ｖｏｕｔに応じて可変制御するＰＷＭ（パルス幅変調）制御回路１４が設けられる。駆動回路１３には内部電源１２からの電源電圧Ｖｃｃが供給され、この電源電圧Ｖｃｃの振幅を有するパルスオン信号が前記駆動信号として生成される。
【０００５】
次に上記構成についてその作用を説明すると、ＭＯＳＦＥＴ３のスイッチングに伴い、直流電源１からの直流入力電圧Ｖｉｎがトランス６の一次巻線６Ａに断続的に印加される。そして、ＰＷＭ制御回路１４からのＰＷＭ制御信号が立ち上がり、駆動回路１３からの駆動信号も立ち上がると、ＭＯＳＦＥＴ３がターンオンするが、この場合は二次巻線６Ｂのドット側端子に正極性の電圧が発生し、整流ダイオード７が導通する一方で還流ダイオード８はオフし、整流ダイオード７→チョークコイル９→平滑コンデンサ１１の順で電流が流れ、チョークコイル９にエネルギーが蓄えられつつ、平滑コンデンサ１０が充電される。
【０００６】
また、ＰＷＭ制御回路１４からのＰＷＭ制御信号が立ち下がり、駆動回路１３からの駆動信号も立ち下がると、ＭＯＳＦＥＴ３がターンオフし、主トランス６の二次巻線６Ｂの非ドット側端子に正極性の電圧が誘起され、整流ダイオード７は非導通状態となり、今度は還流ダイオード８が導通してチョークコイル９に蓄えられていたエネルギーがチョークコイル９→負荷抵抗１１→還流ダイオード８の経路で流れ、出力電流が負荷抵抗１１に供給されることとなる。
【０００７】
ところで、スイッチング電源装置のＭＯＳＦＥＴ３を駆動するためにはゲート端子に＋４Ｖ以上の電圧を印加する必要があり、一般的なＭＯＳＦＥＴ３である場合、＋５Ｖから＋１５Ｖ程度までのある値の一定電圧を、駆動回路１３により駆動信号として印加している。ＭＯＳＦＥＴ３で発生する損失はスイッチング損失を除くと、ターンオン期間のドレイン・ソース間抵抗（オン抵抗）に起因する導通損失と、ゲート駆動時の損失であるドライブ損失の２つがある。
【０００８】
ここで、ＭＯＳＦＥＴ３のドレイン電流実効値をＩｄｒｍｓ、ＭＯＳＦＥＴ３のオン抵抗をＲｄｓ（ｏｎ）、ＭＯＳＦＥＴ３のゲート入力容量をＣｉｓｓ、ＭＯＳＦＥＴ３を駆動する駆動回路１３の電源電圧（ＭＯＳＦＥＴ３のゲートへ入力する駆動信号の電圧）をＶｃｃ、ＭＯＳＦＥＴ３の発振周波数をＦｒｅｑとすると、前記導通損失Ｐ１と前記ドライブ損失Ｐ２はそれぞれ以下の計算式より求めることができる。
【０００９】
【数１】
2004096967.tif 000003
【００１０】
【数２】
2004096967.tif 000004
【００１１】
前記数１は導通損失Ｐ１を求めるための式であり、前記数２はドライブ損失Ｐ２を求めるための式である。前記数１に示すように導通損失のＰ１は、前記ＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓの２乗に比例する。出力負荷である負荷抵抗１１に流れる負荷電流はＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓに比例して流れるので、導通損失Ｐ１は前記出力電流の２乗に比例し、負荷抵抗１１の変化に大きく依存する。
【００１２】
一方、ＭＯＳＦＥＴ３のドライブ損失Ｐ２は前記数２に示すように前記負荷電流には依存せず、前記ＭＯＳＦＥＴ３のゲート入力容量Ｃｉｓｓは素子に依存し一定値であり、また前記電源電圧Ｖｃｃが一定値で、前記発振周波数Ｆｒｅｑも一定である場合には、ドライブ損失Ｐ２は一定となる。そのため前記負荷電流が少ない場合、即ちＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓが少ない軽負荷時には、ＭＯＳＦＥＴ３で発生する損失はドライブ損失Ｐ２が殆どになる。
【００１３】
【特許文献１】
特開昭６３−１２４７６７号公報
【発明が解決しようとする課題】
図６は前記ＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓに対し、導通損失Ｐ１およびドライブ損失Ｐ２を前記数１および数２を用いて計算した結果を示す図である。ａは導通損失Ｐ１とドライブ損失Ｐ２の合計を表し、ｂは導通損失Ｐ１を、ｃはドライブ損失Ｐ２をそれぞれ表すものである。
【００１４】
導通損失ｂは前記数１の数式からも明らかなように、ＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓが多くなる（前記負荷電流が多くなる）と共に損失も増えて行く。また、ドライブ損失ｃは前記数２の数式からも明らかなように、負荷電流に依存せず一定値となる。
【００１５】
以上のことから、ＭＯＳＦＥＴ３の損失はスイッチング損失を除けば、前記ＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓが少ない（前記負荷電流が少ない）場合にはドライブ損失Ｐ２の割合が大きくなり、前記ＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓが多くなると、導通損失Ｐ１の割合が大きくなるということが分かる。
【００１６】
従って、ＭＯＳＦＥＴ３の損失を低減するためには、導通損失Ｐ１とドライブ損失Ｐ２の２つの損失を低減できればいいのであるが、導通損失Ｐ１を減らすための鍵となるＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓは、出力負荷の要求に合わせて流す電流の量が決まってしまうため、ＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓを減らすということは難しい。一方、ドライブ損失Ｐ２を低減するためには、前記電源電圧Ｖｃｃを低く設定すればいいのであるが、オン抵抗Ｒｄｓ（ｏｎ）は電源電圧Ｖｃｃが低下すると抵抗値が増大するため、全負荷にわたり電源電圧Ｖｃｃを低く設定してＭＯＳＦＥＴ３の駆動を行うと、前記ＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓを多く流す全負荷付近では導通損失Ｐ１が一層増加することなり、返って効率を悪化させることになる。
【００１７】
そこで、本発明は上記問題に鑑み、軽負荷時のドライブ損失を低減し、かつ全負荷時の導通損失を増加させないことが可能となるスイッチング電源装置を得ること目的とする。
【００１８】
【課題を解決するための手段】
本発明における請求項１のスイッチング電源装置は、上記目的を達成するために、スイッチング素子をオン・オフ動作させることにより、トランスの一次巻線に直流入力電圧を断続的に印加し、前記トランスの二次巻線から発生する電圧を整流平滑して負荷に直流出力電圧を供給するスイッチング電源装置において、前記負荷に流れる電流を検出する電流検出器と、前記検出した電流が少なくなるほど、前記スイッチング素子に供給する駆動信号の振幅を低下させる内部電源回路を備えることを特徴とする。
【００１９】
上記構成により、負荷が軽く負荷電流が少ない場合には、スイッチング素子へ入力する駆動信号の振幅を低くするので、特に軽負荷時におけるドライブ損失を低減することができる。また、負荷が重く負荷電流が多い場合には、スイッチング素子へ入力する駆動信号の振幅を高くするので、スイッチング素子のオン抵抗はその抵抗値が増大せず、ドライブ損失の増加を防ぐことができる。
【００２０】
【発明の実施形態】
以下、本発明における好ましい実施態様について、添付図である図１〜図４を参照して詳細に説明する。尚、図５の従来回路と構成及び動作が重複するものについては同一の符号を付し、その説明を省略する。
【００２１】
回路全体の構成を示す図１において、１２は出力負荷である抵抗１１に流れる電流を検出する例えばカレントトランスなどの電流検出器で、この電流検出器１２は本来、ＰＷＭＩＣからなるＰＷＭ制御回路１４に内蔵され、ＭＯＳＦＥＴ３を制御して過大な電流が電源装置内や負荷抵抗１１に流れることを制限する過電流保護手段１４Ａに、電流検出信号を出力するために設けられている。１５は内部電源回路で、駆動回路１３へ可変した電源電圧Ｖｃｃを供給するもので、前記駆動回路１３は前記ＰＷＭ制御回路１４からのＰＷＭ制御信号を受けて、駆動信号の振幅を例えば＋５Ｖから＋１５Ｖまで可変させて、この駆動信号を前記ＭＯＳＦＥＴ３のゲートへ入力しているものである。
【００２２】
前記電流検出器１２は一次巻線のドット側がＭＯＳＦＥＴ３のソース端子に接続され、他方の端子が直流電源１の基準電位となる接地ラインｃｏｍへ接続される。また、前記電流検出器１２の二次巻線の両端間には、整流素子であるダイオード１６と抵抗１７との直列回路が接続され、別の整流素子であるダイオード１８と、コンデンサ１９との直列回路が、抵抗１７の両端間に接続される。２０はＮＰＮ型のトランジスタで、これはベース端子が前記ダイオード１８のカソードと抵抗１９との接続点に接続され、コレクタ端子は抵抗２２と抵抗２３の接続点に接続され、エミッタ端子はエミッタ抵抗２１の一端に接続される。このエミッタ抵抗２１の他端は前記接地ラインｃｏｍへ接続される。
【００２３】
内部電源回路１５の構成を説明すると、抵抗２２，２３，２４からなる直列回路の一端は、後述する整流素子であるダイオード３０とコンデンサ３１の接続点に接続され、他端は接地ラインｃｏｍに接続される。また、抵抗２３，２４の接続点は比較器のマイナス側入力端子に接続される。前記比較器２５のプラス側入力端子には基準電圧源２６が接続され、前記比較器２５の出力端子はＰＷＭ制御回路２７に接続される。前記ＰＷＭ制御回路２７の出力は、もうひとつのトランジスタ２９のベース端子に接続され、出力電流に応じてその導通幅が可変するパルス信号が、ＰＷＭ制御回路２７からトランジスタ２９のベース端子に供給されるようになっていると共に、トランジスタ２９のコレクタ端子は絶縁トランス２８の一次巻線２８Ａの非ドット側に接続され、エミッタ端子は接地ラインｃｏｍに接続され直流電源１からの直流入力電圧が、一巻線２８Ａに断続的に印加されるようになっている。一方、絶縁トランス２８の二次巻線２８Ｂの両端間には整流素子であるダイオード３０と平滑用のコンデンサ３１との直列回路が接続され、ダイオード３０とコンデンサ３１との接続点に発生する電源電圧Ｖｃｃが、前記駆動回路１３に供給されるようになっている。
【００２４】
上記構成について作用を述べると、絶縁トランス２８の一次巻線２８Ａには直流電源１から電圧Ｖｉｎが印加されると、図示しない起動回路によってＰＷＭ制御回路２７が起動し、トランジスタ２９をオン，オフ動作させて、二次巻線２８Ｂの非ドット側を正極性とした、一次巻線２８Ａと二次巻線２８Ｂとの巻数比に応じた電圧を誘起させる。そしてこの二次巻線２８Ｂに誘起した電圧は、ダイオード３０とコンデンサ３１で整流平滑されて、駆動回路１３の電源電圧Ｖｃｃとして印加される。また前記Ｖｃｃは抵抗２２の一端へ印加される。
【００２５】
次にＰＷＭ制御回路１４からＰＷＭ制御信号が駆動回路１３に入力されると、前記駆動回路１３からの駆動信号が、前記電源電圧Ｖｃｃの振幅をもって、ＭＯＳＦＥＴ３のゲートへ入力する。これにより、従来例と同じく、ＭＯＳＦＥＴ３がスイッチングされ、直流電源１からの直流入力電圧Ｖｉｎが主トランス６の一次巻線６Ａに断続的に印加される。そして、二次巻線６Ｂに発生した電圧が、整流ダイオード７と、還流ダイオード８と、チョークコイル９と、平滑コンデンサ１０からなる整流平滑回路によって整流平滑され、負荷抵抗１１に直流出力電圧Ｖｏｕｔが供給される。ＰＷＭ制御回路１４は、駆動回路１３からＭＯＳＦＥＴ３に与えられるパルス駆動信号の導通幅を、出力電圧Ｖｏｕｔに応じて可変制御する。
【００２６】
この一連の動作において、前記ＭＯＳＦＥＴ３がオンすると、トランス６の一次側回路に電流が流れ、この電流が電流検出器１２で検出される。電流検出器１２の二次巻線を流れる電流（検出電流）は、ダイオード１６を通して抵抗１７で電圧に変換され、この抵抗１７で変換される電圧がダイオード１８およびコンデンサ１９で整流平滑された後に、トランジスタ２０のベースへ入力される。
【００２７】
前記トランジスタ２０がオンしてコレクタ電流が流れ出すと、抵抗２２の両端に電圧降下が発生し、抵抗２２，２３の接続点であるＡ点の電位も変わることとなる。Ａ点の電圧は抵抗２４と抵抗２３とで分圧されて比較器２５のマイナス側入力端子へ入力される。前記比較器２５に入力された分圧信号は基準電源２６の基準電圧と比較され、その比較結果がＰＷＭ制御回路２７に供給される。ＰＷＭ制御回路２７は、比較器２５からの比較結果に応じてトランジスタ２９へのパルス信号の導通幅を可変制御し、絶縁トランス２８の二次巻線２８Ｂ側で発生する電源電圧Ｖｃｃのレベルを、電流検出器１２で検出される出力電流に応じて上昇または下降させる。
【００２８】
より具体的には、前記Ａ点の電位は、抵抗２２に流れる電流、即ちトランジスタ２０のコレクタ電流ひいては電流検出器１２の検出電流に応じて変化する。そのため電流検出器１２で検出される電流が少ない場合には、前記トランジスタ２０のベース電流も少なくなり、そのコレクタ電流も減少して抵抗２２両端の電圧降下も少なくなるため、Ａ点の電位が上がることになる。こうなると、ＰＷＭ制御回路２７はトランジスタ２９のオン期間を短くするパルス信号をそのベースに供給する。したがって、絶縁トランス２８の二次巻線２８Ｂの非ドット側に正極性の電圧が短期間しか誘起されず、駆動回路１３に供給する電源電圧Ｖｃｃは低くなる。
【００２９】
一方、電流検出器１２で検出される電流が大きくなる場合には、前記トランジスタ２０のベース電流も大きくなり、そのコレクタ電流も増加して抵抗２２両端の電圧降下も大きくなるため、Ａ点の電位が下がることになる。こうなると、ＰＷＭ制御回路２７はトランジスタ２９のオン期間を長くするパルス信号をそのベースに供給する。したがって、絶縁トランス２８の二次巻線２８Ｂの非ドット側に正極性の電圧が誘起される期間が延び、駆動回路１３に供給する電源電圧Ｖｃｃが高くなる。
【００３０】
すなわち、電流検出器１２に流れる電流は主トランス６の二次巻線６Ｂの負荷抵抗１１に流れる電流である負荷電流に比例して流れるので、内部電源回路１５は、負荷抵抗１１が軽く負荷電流が少ない場合には、電源電圧Ｖｃｃが低くなるようにし、また負荷抵抗１１が重く負荷電流が多くなる場合には、電源電圧Ｖｃｃの電圧が高くなるように制御を行うものである。
【００３１】
図２は、ＭＯＳＦＥＴ３のゲートへ入力する駆動回路１３からの駆動信号の振幅に一致した電源電圧Ｖｃｃに対する、前記ＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓの出力特性を示す図である。この図から明らかなように、ＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓが大きくなることに比例して、電源電圧ＶｃｃひいてはＭＯＳＦＥＴ３のゲートへ印加する駆動信号の振幅も大きくなるという特性を示すものである。
【００３２】
図３は、本実施例における導通損失Ｐ１とドライブ損失Ｐ２を、数１と数２を用いて計算した結果を示すものである。図６と同様にａは導通損失Ｐ１とドライブ損失Ｐ２の合計を表し、ｂは導通損失Ｐ１を、ｃはドライブ損失Ｐ２をそれぞれ表している。図３に示すＭＯＳＦＥＴ３の特性から明らかなように、ドレイン電流実効値Ｉｄｒｍｓも少なくなるにしたがって、前記ＭＯＳＦＥＴ３のゲートに印加する駆動信号の振幅すなわち電源電圧Ｖｃｃが少なくなるため、その結果として特に軽負荷時においてドライブ損失Ｐ２（ｃ）が低減され、従来回路と比較して全体の損失ａが低減されることが分かる。
【００３３】
以上のように本実施例では、スイッチング素子であるＭＯＳＦＥＴ３をオン・オフ動作させることにより、トランス６の一次巻線６Ａに直流入力電圧Ｖｉｎを断続的に印加し、トランス６の二次巻線６Ｂから発生する電圧を整流平滑して負荷である負荷抵抗１１に直流出力電圧を供給するスイッチング電源装置において、前記負荷抵抗１１に流れる電流を検出する電流検出器１２と、この電流検出器１２で検出した電流が少なくなるほど、ＭＯＳＦＥＴ３に供給する駆動信号の振幅を低下させる内部電源回路１５を備えている。
【００３４】
この場合、主トランス６の二次巻線６Ｂの負荷抵抗１１に流れる負荷電流の増減に比例させて、スイッチング素子であるＭＯＳＦＥＴ３を駆動する駆動回路１３の電源電圧、即ち駆動信号の電圧値（振幅）を可変させることができるので、主トランス６の二次巻線６Ｂの負荷抵抗１１に流れる電流が少ない場合には、前記駆動回路１３への供給電圧（電源電圧Ｖｃｃ）を低くすることで前記ＭＯＳＦＥＴ３のゲートへ入力する駆動信号の電圧を低くするので、特に軽負荷時におけるドライブ損失Ｐ２を低減することができる。また前記負荷電流が多い場合には前記駆動回路１３への供給電圧を高くすることで前記ＭＯＳＦＥＴ３のゲートへ入力する駆動信号の電圧を高くするので、ＭＯＳＦＥＴ３のオン抵抗Ｒｄｓ（ｏｎ）は、その抵抗値が増大せず、全負荷付近で導通損失Ｐ１は増加しない。したがって、ＭＯＳＦＥＴ３に関し全体の損失を低減することができる。
【００３５】
また、本実施例では、ＭＯＳＦＥＴ３を制御して過大な電流が抵抗１１に流れることを制限する過電流保護手段１４Ａに、電流検出器１２がその検出信号を出力するように構成している。
【００３６】
この場合、本来は過電流保護手段１４Ａの電流検出用に、その検出信号を出力していた電流検出器１２を、内部電源回路１５のために兼用することができる。従って、過電流保護機能を備えたスイッチング電源装置であれば、特別な電流検出器１２を追加することなく、既存の電流検出器１２をそのまま利用することができる。
【００３７】
次に図４に本実施例の別な例を示す。この変形例では図１における整流ダイオード７および還流ダイオード８をそれぞれＭＯＳＦＥＴに置き換えたもので、整流用ＭＯＳＦＥＴ７’，還流用ＭＯＳＦＥＴ８’とそれぞれの駆動回路３４，３５を備える。これにより、整流用ＭＯＳＦＥＴ７’はＭＯＳＦＥＴ３のオン期間に同期してオンし、還流用ＭＯＳＦＥＴ８’はＭＯＳＦＥＴ３のオフ期間に同期してオンするようになる。
【００３８】
これらの駆動回路３４，３５に電源電圧Ｖｃｃ’を供給する手段として，個々では絶縁トランス２８に別の二次巻線２８ｃを巻装し、この二次巻線２８に発生する電圧を整流平滑するダイオード３２およびコンデンサ３３を備えている。絶縁トランス２８は前述のように内部電源回路１５の構成素子であるので、内部電源回路１５は、電流検出器１２で検出した電流が少なくなるほど、駆動回路３４，３５に供給する電源電圧Ｖｃｃ’が低下して、整流用ＭＯＳＦＥＴ７’および還流用ＭＯＳＦＥＴ８’に供給する駆動信号の振幅を低下させる機能を備えている。
【００３９】
本変形例では、整流素子と還流素子にそれぞれ整流用ＭＯＳＦＥＴ７’と還流用ＭＯＳＦＥＴ８’を用いることで、ダイオードの導通損失やダイオードのリカバリーによる損失を防ぐことができる上に、負荷抵抗１１に流れる電流が少ない場合には、駆動回路３４，３５への供給電圧（電源電圧Ｖｃｃ’）を低くすることで整流用ＭＯＳＦＥＴ７’および還流用ＭＯＳＦＥＴ８’に供給する駆動信号の電圧（振幅）を低くするので、特に軽負荷時における整流用ＭＯＳＦＥＴ７’や還流用ＭＯＳＦＥＴ８’のドライブ損失を低減することができる。また前記負荷電流が多い場合には駆動回路３４，３５への供給電圧への供給電圧を高くすることで整流用ＭＯＳＦＥＴ７’および還流用ＭＯＳＦＥＴ８’に供給する駆動信号の電圧を高くするので、整流用ＭＯＳＦＥＴ７’や還流用ＭＯＳＦＥＴ８’のオン抵抗は、その抵抗値が増大せず、全負荷付近で導通損失は増加しない。したがって、ＭＯＳＦＥＴ３のみならずに整流用ＭＯＳＦＥＴ７’や還流用ＭＯＳＦＥＴ８’についても、全体の損失を低減することができる。
【００４０】
本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。例えば上記実施例では電流検出器１２を、主トランス６の一次巻線６Ａ側に配置しているが、主トランス６の二次巻線６Ｂ側へ配置してもよい。電流検出器としてはカレントトランスや抵抗素子を用いることが好ましい。またＭＯＳＦＥＴ３、整流ダイオード７、還流ダイオード８はそれぞれトランジスタなどの別のスイッチ素子で構成してもよい。
【００４１】
【発明の効果】
本願発明の請求項１のスイッチング電源装置によれば、負荷電流に比例してスイッチング素子の駆動信号の振幅を可変させることで、軽負荷時のドライブ損失を低減し、かつ全負荷時の導通損失を増加させないようにして、スイッチング素子の全体の損失を低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すスイッチング電源装置の回路図である。
【図２】図１に示す電源電圧Ｖｃｃに対するドレイン電流実効値Ｉｄｒｍｓの特性を示す図である。
【図３】図１に示すＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓに対する導通損失Ｐ１とドライブ損失Ｐ２の計算結果を示す図である。
【図４】本発明の変形例を示す回路図である。
【図５】従来型のスイッチング電源装置の一例を示す回路図である。
【図６】図５に示すＭＯＳＦＥＴ３のドレイン電流実効値Ｉｄｒｍｓに対する導通損失Ｐ１とドライブ損失Ｐ２の計算結果を示す図である。
【符号の説明】
３　ＭＯＳＦＥＴ（スイッチング素子）
６　トランス
１１　負荷抵抗（負荷）
１２　電流検出器
１５　内部電源回路
【図１】
2004096967.tif 000005
【図２】
2004096967.tif 000006
【図３】
2004096967.tif 000007
【図４】
2004096967.tif 000008
【図５】
2004096967.tif 000009
【図６】
2004096967.tif 000010