【手続補正書】
【提出日】平成26年3月20日(2014.3.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
前面と、該前面において露出する第１の導電性パッドと、を有する第１の超小型電子素子と、
前面と、該前面において露出する第２の導電性パッドと、を有する第２の超小型電子素子であって、前記第１の超小型電子素子及び前記第２の超小型電子素子の前面は互いに面しており、前記第１のパッド及び前記第２のパッドは、前記第１のパッドの上面が前記第２のパッドの上面に面するようにして並置されており、前記超小型電子素子の各々は能動半導体デバイスを具現化する、第２の超小型電子素子と、
前記第１の超小型電子素子の背面から該第１の超小型電子素子の前記前面に向かって延在する第１の開口部内に、該第１の開口部から前記第１の超小型電子素子の前記前面に向かって延在する第２の開口部内に、かつ前記第１のパッド及び前記第２のパッドのうちの少なくとも一方を通って延在する第３の開口部内に延在する導電性素子であって、前記第１の開口部及び前記第２の開口部の内面は、前記第１の超小型電子素子の前記前面に対してそれぞれ第１の方向及び第２の方向に延在して、実質的な角度を画定し、前記導電性素子は前記第１のパッド及び前記第２のパッドと接触する、導電性素子と、
を備え、
前記導電性素子は、前記第１の超小型電子素子の背面と前記第２のパッドの上面との間に延在する連続一体化金属領域を形成する、超小型電子アセンブリ。
【請求項２】
前記第３の開口部は、前記第２の開口部から少なくとも前記第１の超小型電子素子の前記第１のパッドを通って延在している、請求項１に記載の超小型電子アセンブリ。
【請求項３】
前記第３の開口部は、前記第１のパッド及び前記第２のパッドの各々を通って延在している、請求項２に記載の超小型電子アセンブリ。
【請求項４】
前記第３の開口部は、前記第２の超小型電子素子の第２の面から少なくとも該第２の超小型電子素子の前記第２のパッドを通って延在している、請求項１に記載の超小型電子アセンブリ。
【請求項５】
前記導電性素子は、前記第１のパッド及び前記第２のパッドの並置された面の間に延在する、請求項２又は４に記載の超小型電子アセンブリ。
【請求項６】
前記導電性素子は、前記第１の開口部又は前記第２の開口部のうちの少なくとも一方の前記内面の少なくとも一部分の輪郭に沿う、請求項１に記載の超小型電子アセンブリ。
【請求項７】
前記導電性素子は、前記第１の開口部又は前記第２の開口部のうちの少なくとも一方の前記内面の少なくとも一部分の輪郭に沿わない、請求項１に記載の超小型電子アセンブリ。
【請求項８】
前記導電性素子は、前記第３の開口部の内面の少なくとも一部分の輪郭に沿う、請求項４に記載の超小型電子アセンブリ。
【請求項９】
前記導電性素子は、前記第３の開口部の内面の少なくとも一部分の輪郭に沿わない、請求項４に記載の超小型電子アセンブリ。
【請求項１０】
前記第１の超小型電子素子の前記第１の開口部及び前記第２の超小型電子素子の前記開口部は先細りになって、互いから反対方向に小さくなっている、請求項４に記載の超小型電子アセンブリ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
上記説明は、特定の用途に対する例示的な実施形態を参照するが、請求項に記載の発明はそれに限定されないことが理解されるべきである。当業者及び本明細書に提供する教示を利用できる者は、添付の特許請求の範囲内で更なる変形形態、応用形態及び実施形態を理解するであろう。
なお、出願当初の特許請求の範囲は以下の通りである。
（請求項１）
前面と、該前面において露出する第１の導電性パッドと、を有する第１の超小型電子素子と、
前面と、該前面において露出する第２の導電性パッドと、を有する第２の超小型電子素子であって、前記第１の超小型電子素子及び前記第２の超小型電子素子の前記前面は互いに面しており、前記第１のパッド及び前記第２のパッドは並置されており、前記超小型電子素子の各々は能動半導体デバイスを具現化する、第２の超小型電子素子と、
前記第１の超小型電子素子の背面から該第１の超小型電子素子の前記前面に向かって延在する第１の開口部内に、該第１の開口部から前記第１の超小型電子素子の前記前面に向かって延在する第２の開口部内に、かつ前記第１のパッド及び前記第２のパッドのうちの少なくとも一方を貫通して延在する第３の開口部内に延在する導電性素子であって、前記第１の開口部及び前記第２の開口部の内面は、前記第１の超小型電子素子の前記前面に対してそれぞれ第１の方向及び第２の方向に延在して、実質的な角度を画定し、前記導電性素子は前記第１のパッド及び前記第２のパッドと接触する、導電性素子と、
を具備する、超小型電子アセンブリ。
（請求項２）
前記第３の開口部は、前記第２の開口部から少なくとも前記第１の超小型電子素子の前記第１のパッドを貫通して延在している、請求項１に記載の超小型電子アセンブリ。
（請求項３）
前記第３の開口部は、前記第１のパッド及び前記第２のパッドの各々を貫通して延在している、請求項２に記載の超小型電子アセンブリ。
（請求項４）
前記第３の開口部は、前記第２の超小型電子素子の第２の面から少なくとも該第２の超小型電子素子の前記第２のパッドを貫通して延在している、請求項１に記載の超小型電子アセンブリ。
（請求項５）
前記導電性素子は、前記第１のパッド及び前記第２のパッドの並置された面の間に金属又は金属の導電性化合物のうちの少なくとも１つを含む、請求項２又は４に記載の超小型電子アセンブリ。
（請求項６）
前記導電性素子は、前記第１の開口部又は前記第２の開口部のうちの少なくとも一方の前記内面の少なくとも一部分の輪郭に沿う、請求項１に記載の超小型電子アセンブリ。
（請求項７）
前記導電性素子は、前記第１の開口部又は前記第２の開口部のうちの少なくとも一方の前記内面の少なくとも一部分の輪郭に沿わない、請求項１に記載の超小型電子アセンブリ。
（請求項８）
前記導電性素子は、前記第３の開口部の内面の少なくとも一部分の輪郭に沿う、請求項４に記載の超小型電子アセンブリ。
（請求項９）
前記導電性素子は、前記第３の開口部の内面の少なくとも一部分の輪郭に沿わない、請求項４に記載の超小型電子アセンブリ。
（請求項１０）
前記第１の超小型電子素子の前記第１の開口部及び前記第２の超小型電子素子の前記開口部は先細りになって、互いから反対方向に小さくなっている、請求項４に記載の超小型電子アセンブリ。
（請求項１１）
第１の面と、該第１の面において露出する導電性パッドと、を有する第１の超小型電子素子と、
前記第１の超小型電子素子の前記第１の面に面する第１の面と、該第１の面において露出しておりかつ前記第１の超小型電子素子の前記導電性パッドと並置される導電性パッドと、を有する第２の超小型電子素子であって、前記超小型電子素子の各々は能動半導体デバイスを具現化する、第２の超小型電子素子と、
前記第１の超小型電子素子の背面から該第１の超小型電子素子の前記第１の面に向かって延在する第１の開口部内に、かつ前記並置された導電性パッドの少なくとも一方を貫通して延在する第２の開口部内に延在する導電性素子であって、前記パッドの並置された面の間に金属又は金属の導電性化合物のうちの少なくとも１つを含む、導電性素子と、
を具備する超小型電子アセンブリ。
（請求項１２）
前記第１の開口部は、前記第１の超小型電子素子の前記背面から該第１の超小型電子素子の前記第１の面に向かって延在する第３の開口部と、該第３の開口部から前記第１の超小型電子素子の前記第１の面に向かう方向に延在する第４の開口部と、を含み、前記第３の開口部及び前記第４の開口部の内面は、前記第１の面に対してそれぞれ第１の方向及び第２の方向に延在して、実質的な角度を画定している、請求項１１に記載の超小型電子アセンブリ。
（請求項１３）
前記第２の開口部は、前記第１の超小型電子素子の前記パッドを貫通して延在している、請求項１２に記載の超小型電子アセンブリ。
（請求項１４）
前記第２の開口部は、前記第２の超小型電子素子の前記背面から該第２の超小型電子素子の前記第１の面に向かって延在する第３の開口部を含み、前記第２の開口部は前記第２の超小型電子素子の前記パッドを貫通して延在している、請求項１１に記載の超小型電子アセンブリ。
（請求項１５）
前面と、該前面において露出する導電性パッドと、を有する第１の超小型電子素子と、
前記第１の超小型電子素子の前記前面に面する前面と、該前面において露出しかつ前記第１の超小型電子素子の前記導電性パッドと並置される導電性パッドと、を有する第２の超小型電子素子であって、前記超小型電子素子の各々は能動半導体デバイスを具現化する、第２の超小型電子素子と、
前記第１の超小型電子素子の背面から該第１の超小型電子素子の前記前面に向かって延在する第１の開口部内に、かつ前記第２の超小型電子素子の背面から該第２の超小型電子素子の前記前面に向かって延在する第２の開口部内に延在している導電性素子であって、前記第１の開口部及び前記第２の開口部の内面は、前記前面に対してそれぞれ第１の方向及び第２の方向に延在して、実質的な角度を画定し、前記導電性素子は、前記並置されたパッドのうちの少なくとも一方を貫通して延在しかつ該パッドと接触している、導電性素子と、
を具備する、超小型電子アセンブリ。
（請求項１６）
前面、及び該前面において露出する第１の導電性パッド、並びに該第１の導電性パッドから離れる方向に前記前面に沿って延在する第１の導電性素子、を有する第１の超小型電子素子と、
前記第１の超小型電子素子の前記前面に面する前面を有する第２の超小型電子素子であって、該第２の超小型電子素子の前記前面において露出し且つ前記第１の導電性素子の一部分と並置される第２の導電性パッドを有し、前記第１の超小型電子素子及び前記第２の超小型電子素子は能動半導体デバイスを具現化する、第２の超小型電子素子と、
前記第１の超小型電子素子の背面から該第１の超小型電子素子の前記前面に向かって延在する開口部内に延在する第２の導電性素子であって、前記第１の導電性パッドと接触している第２の導電性素子と、
前記第２の超小型電子素子の背面から該第２の超小型電子素子の前記前面に向かって延在する開口部内に延在する第３の導電性素子であって、前記第２の導電性パッドの開口部を通って延在しかつ前記第２の導電性パッド及び前記第１の導電性素子と接触している第３の導電性素子と、
を具備する、超小型電子アセンブリ。
（請求項１７）
前記第１の超小型電子素子の前記開口部は、該第１の超小型電子素子の背面から該第１の超小型電子素子の前記前面に向かって延在する第１の開口部と、該第１の開口部から前記第１の超小型電子素子の前記前面に向かって延在する第２の開口部と、を含み、前記第１の開口部及び前記第２の開口部の内面は、それぞれ前記前面に対して第１の方向及び第２の方向に延在して、実質的な角度を画定し、前記第２の導電性素子は前記第１のパッド及び前記第２のパッドと接触している、請求項１６に記載の超小型電子アセンブリ。
（請求項１８）
前記第２の超小型電子素子の前記開口部は、該第２の超小型電子素子の背面から該第２の超小型電子素子の前記前面に向かって延在する第１の開口部と、該第１の開口部から前記第２の超小型電子素子の前記前面に向かって延在する第２の開口部と、を含み、前記第１の開口部及び前記第２の開口部の内面は、それぞれ前記前面に対して第１の方向及び第２の方向に延在して、実質的な角度を画定し、前記第２の導電性素子は前記第１のパッド及び前記第２のパッドと接触している、請求項１７に記載の超小型電子アセンブリ。
（請求項１９）
前記第２の導電性素子及び前記第３の導電性素子は、前記超小型電子素子の前記前面に沿った方向において互いから間隔を空けて配置されている、請求項１７又は１８に記載の超小型電子アセンブリ。
（請求項２０）
前記第１の導電性素子は、前記第２の超小型電子素子の前記前面において露出する上面を有し、前記第２の導電性素子は、前記上面の少なくとも一部分と接触している、請求項１１、１７、又は１８に記載の超小型電子アセンブリ。
（請求項２１）
前記第１の導電性素子の少なくとも一部分は導電性トレースである、請求項１６に記載の超小型電子アセンブリ。
（請求項２２）
前記第２の超小型電子素子の前記背面に面する前面を有する第３の超小型電子素子と、該第３の超小型電子素子の前記背面から延在する開口部内に延在している第４の導電性素子と、を更に具備し、前記第３の導電性素子は、前記第３の超小型電子素子の導電性パッドを通って延在し、かつ前記第２の導電性素子と接触している、請求項１６又は１７に記載の超小型電子アセンブリ。
（請求項２３）
１つ又は複数の第４の超小型電子素子であって、各々が前記第３の超小型電子素子の前記背面の上に重なるように積層され、かつ該第３の超小型電子素子の前記第３の導電性素子と電気的に結合され、各第４の超小型電子素子は、隣接する前記第３の超小型電子素子又は前記第４の超小型電子素子の前記背面に面する前面を有している、１つ又は複数の第４の超小型電子素子、を更に具備し、少なくとも前記第４の超小型電子素子の前記背面から延在しかつ当該第４の超小型電子素子の導電性パッドを貫通して延在する開口部内に延在し、かつ隣接する前記超小型電子素子を通って延在する導電性素子と接触する、第５の導電性素子を有している、請求項２２に記載の超小型電子アセンブリ。
（請求項２４）
請求項１、１１、１５、又は１６に記載の構造体と、該構造体に電気的に接続された１つ又は複数の他の電子コンポーネントと、を具備するシステム。
（請求項２５）
ハウジングを更に具備し、前記構造体及び前記他の電子コンポーネントは前記ハウジングに実装されている、請求項２４に記載のシステム。
（請求項２６）
超小型電子アセンブリを製造する方法であって、
（ａ）第１の超小型電子素子を第２の超小型電子素子と、該第１の超小型電子素子の第１の面が該第２の超小型電子素子の第１の面に面するように組み立てるステップであって、前記超小型電子素子の各々は能動半導体デバイスを具現化し、前記超小型電子素子の前記第１の面において露出する導電性パッドが互いに並置されるようにする、ステップと、
（ｂ）次いで、前記第１の超小型電子素子の背面から該第１の超小型電子素子の前記第１の面に向かって延在する第１の開口部内に、該第１の開口部から前記第１の超小型電子素子の前記第１の面に向かって延在する第２の開口部内に、かつ前記並置された導電性パッドのうちの少なくとも１つを貫通して延在する第３の開口部内に延在する導電性素子を形成するステップであって、前記第１の開口部及び前記第２の開口部の内面は、それぞれ前記第１の面に対して第１の方向及び第２の方向に延在して、実質的な角度を画定し、前記導電性素子は前記並置された導電性パッドと接触する、ステップと、
を含む、方法。
（請求項２７）
前記導電性素子を形成するステップは、前記パッドの並置された面の上に金属又は金属の導電性化合物のうちの少なくとも１つを堆積させるステップを含む、請求項２６に記載の方法。
（請求項２８）
前記導電性素子を形成するステップは、前記パッドの前記並置された面の間にアンダーカットを形成するステップを含み、前記堆積させるステップは、前記アンダーカット内に金属又は金属の導電性化合物の前記少なくとも１つを堆積させる、請求項２７に記載の方法。
（請求項２９）
前記第３の開口部は、前記第２の超小型電子素子の第２の面から少なくとも前記第１の超小型電子素子の前記並置されたパッドを貫通して延在する、請求項２６に記載の方法。
（請求項３０）
前記第３の開口部は、少なくとも前記第２の超小型電子素子の前記並置されたパッドを貫通して延在する、請求項２６に記載の方法。
（請求項３１）
前記導電性素子を形成するステップは、前記第１の開口部を形成するステップと、次いで、異なるプロセスにより前記第３の開口部を形成するステップと、を含む、請求項２９又は３０に記載の方法。
（請求項３２）
前記導電性素子は、前記第１の開口部及び前記第２の開口部のうちの少なくとも一方の内面の輪郭に沿う、請求項２６に記載の方法。
（請求項３３）
前記導電性素子は、前記第１の開口部及び前記第２の開口部のうちの少なくとも一方の内面の輪郭に沿わない、請求項２６に記載の方法。
（請求項３４）
超小型電子アセンブリを製造する方法であって、
（ａ）第１の超小型電子素子を第２の超小型電子素子と、該第１の超小型電子素子の第１の面が該第２の超小型電子素子の第１の面と面するように組み立てるステップであって、前記超小型電子素子の各々は能動半導体デバイスを具現化し、前記超小型電子素子の前記第１の面において露出する導電性パッドが互いに並置されるようにする、ステップと、
（ｂ）次いで、前記第１の超小型電子素子の背面から該第１の超小型電子素子の前記第１の面に向かって延在する第１の開口部内に、かつ前記並置された導電性パッドのうちの少なくとも一方を貫通して延在する第２の開口部内に延在する導電性素子を形成するステップであって、前記パッドの並置された面の上に、金属又は金属の導電性化合物のうちの少なくとも１つを堆積させることを含む、ステップと、
を含む、方法。
（請求項３５）
前記導電性素子を形成するステップは、前記パッドの前記並置された面の間にアンダーカットを形成するステップを含み、前記堆積させるステップは、前記アンダーカット内に金属又は金属の導電性化合物の少なくとも１つを堆積させる、請求項３４に記載の方法。
（請求項３６）
前記第１の開口部は、前記第１の超小型電子素子の前記背面から該第１の超小型電子素子の前記第１の面に向かって延在する第３の開口部と、前記開口部から前記第２の開口部まで延在する第４の開口部と、を含み、前記第１の開口部及び前記第２の開口部の内面は、前記第１の面に対してそれぞれ第１の方向及び第２の方向に延在し、実質的な角度を画定し、前記第２の開口部は前記第１の超小型電子素子の前記パッドを貫通して延在する、請求項３５に記載の方法。
（請求項３７）
前記第２の開口部は、前記第１の超小型電子素子の前記背面から該第１の超小型電子素子の前記第１の面に向かって延在する第３の開口部と、該第３の開口部から前記第２の超小型電子素子の前記パッドを貫通して延在する第４の開口部と、を含む、請求項３５に記載の方法。
（請求項３８）
超小型電子アセンブリを製造する方法であって、
（ａ）第１の超小型電子素子を第２の超小型電子素子と、該第１の超小型電子素子の第１の面が該第２の超小型電子素子の第１の面と面するように組み立てるステップであって、前記超小型電子素子の各々は能動半導体デバイスを具現化し、前記超小型電子素子の前記第１の面において露出する導電性パッドが互いに並置されるようにする、ステップと、
（ｂ）次いで、前記第１の超小型電子素子の第２の面から該第１の超小型電子素子の前記第１の面に向かって延在する第１の開口部内に、前記第２の超小型電子素子の第２の面から該第２の超小型電子素子の前記第１の面に向かって延在する第２の開口部内に延在する導電性素子を形成するステップであって、前記第１の開口部及び前記第２の開口部の内面は、前記第１の面に対してそれぞれ第１の方向及び第２の方向に延在して、実質的な角度を画定し、前記導電性素子は、前記並置されたパッドのうちの少なくとも一方を貫通して延在しかつ該パッドと接触する、ステップと、
を含む、方法。
（請求項３９）
超小型電子アセンブリを製造する方法であって、
（ａ）第１の超小型電子素子を第２の超小型電子素子と、該第１の超小型電子素子の第１の面が該第２の超小型電子素子の第１の面と面するように組み立てるステップであって、前記超小型電子素子の各々は能動半導体デバイスを具現化し、前記超小型電子素子のうちの１つにおける前記第１の面において露出する導電性パッドが、前記超小型電子素子のうちの別の方における前記第１の面において露出する第１の導電性素子と並置されるようにする、ステップと、
（ｂ）次いで、前記第１の超小型電子素子の背面から該第１の超小型電子素子の前記第１の面に向かって延在する第１の開口部内に、該第１の開口部から前記第１の超小型電子素子の前記第１の面に向かって延在する第２の開口部内に、かつ前記パッド又は前記第１の導電性素子のうちの少なくとも一方を貫通して延在する第３の開口部内に延在する第２の導電性素子を形成するステップであって、前記第１の開口部及び前記第２の開口部の内面は、前記第１の面に対してそれぞれ第１の方向及び第２の方向に延在して、実質的な角度を画定し、前記第２の導電性素子は前記パッド及び前記第１の導電性素子と接触する、ステップと、
を含む、方法。
（請求項４０）
前記パッドは、前記第１の超小型電子素子の前記第１の面において露出する第１のパッドであり、前記第２の超小型電子素子は、前記第１のパッドから該第２の超小型電子素子の前記第１の面に沿う方向に間隔を空けて配置される第２の導電性パッドを備え、前記第１の導電性素子は、前記第２の超小型電子素子の前記第１の面に沿って延在し、かつ前記第２のパッドに電気的に結合される、請求項３９に記載の方法。
（請求項４１）
前記パッドは、前記第２の超小型電子素子の前記第１の面において露出する第１のパッドであり、前記第１の超小型電子素子は、前記第１のパッドから該第１の超小型電子素子の前記第１の面に沿う方向に間隔を空けて配置される第２の導電性パッドを備え、前記第１の導電性素子は、前記第１の超小型電子素子の前記第１の面に沿って延在し、かつ前記第２のパッドに電気的に結合される、請求項３９に記載の方法。
（請求項４２）
前記第２の導電性素子は前記第１のパッドを貫通して延在する、請求項４０又は４１に記載の方法。
（請求項４３）
前記第２のパッドは、前記第２の超小型電子素子から離れる方向に面する上面を有し、前記第１の導電性素子は、前記第２のパッドの前記上面の少なくとも一部分と接触する、請求項４０又は４１に記載の方法。
（請求項４４）
ステップ（ａ）の前に、前記第２のパッドの前記上面の少なくとも一部分と接触して前記第１の導電性素子を形成するステップを更に含む、請求項４３に記載の方法。
（請求項４５）
前記第１の導電性素子の少なくとも一部分は、前記第２のパッドと、前記第１のパッドと並置される前記第１の超小型電子素子の位置と、の間の方向において前記第１の超小型電子素子の表面に沿って延在する導電性トレースである、請求項４４に記載の方法。
（請求項４６）
前記第３の開口部は前記第１のパッドを貫通して延在し、前記第２の導電性素子の一部分は、前記第３の開口部内に更に延在し、かつ前記第１のパッドと接触する、請求項４０に記載の方法。
（請求項４７）
前記第２の導電性素子の一部分は、前記第２の超小型電子素子の背面から前記第２のパッドを貫通して延在する開口部内に更に延在する、請求項４１に記載の方法。
（請求項４８）
第３の超小型電子素子を前記第１の超小型電子素子及び前記第２の超小型電子素子と、該第３の超小型電子素子の第１の面が該第２の超小型電子素子の第２の面と面するように組み立てるステップと、次いで、前記第３の超小型電子素子の第２の面から延在する少なくとも１つの開口部内に延在する第３の導電性素子を形成するステップであって、該第３の導電性素子は前記第３の超小型電子素子の導電性パッドを貫通して延在し、かつ前記第２の導電性素子と接触する、ステップと、を更に含む、請求項３９に記載の方法。