【事件の表示】
　平成　５年特許願第２１９６６７号「パルス幅変調装置」において、平成１４年６月１９日付けでした手続補正に対してされた補正の却下の決定に対する審判事件について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成５年９月３日の出願（優先権主張１９９２年９月４日　大韓民国）であって、平成１４年６月１９日付けの手続補正がなされたところ、この手続補正は、平成１５年６月１７日付けで決定をもって却下されたものである。
　
第２．原決定の理由
　平成１４年６月１９日付け手続補正書に記載された実施例及び図面に係る記載事項は、出願当初の明細書又は図面に記載されていない。
　したがって、平成１４年６月１９日付け手続補正書でした明細書又は図面についての補正は、明細書の要旨を変更するものと認められ、特許法第５３条第１項の規定により却下すべきものである。
　
第３．当審の判断
１．補正の内容
　平成１４年６月１９日付けの手続補正（以下、「本件手続補正」という。）は、本願の願書に最初に添付された明細書又は図面（以下、「当初明細書等」いう。）について、以下のように補正するものである。
　
（１）補正事項ａ
　特許請求の範囲の記載について、
「【請求項１】　データバスを通じて入力されるパルス幅を決定するためのデータを一時貯蔵させてから反転させる貯蔵手段と、外部から入力されるパルス幅変調イネーブル信号とリセット信号により入力されるクロック信号をカウンティングするカウンティング手段と、前記貯蔵手段から出力される反転されたデータおよび前記カウンティング手段から出力されるクロック信号のデータを比較し、反転されたパルス幅データがカウンティングされたデータより大きい場合は高電位信号を、小さい場合は低電位信号を出力する比較手段と、前記比較手段から出力される信号をラッチングさせる出力手段とから構成されることを特徴とするパルス幅変調装置。
　【請求項２】　省略
　【請求項３】　前記比較手段は、反転されたパルス幅データに応じて導通が制御される複数のＰＭＯＳトランジスタと、前記カウンティング手段から出力されるデータに応じて前記ＰＭＯＳトランジスタのソース電流をドレインに印加させる複数のＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタから出力される信号を整形させるバッファ部とから構成されることを特徴とする請求項１記載のパルス幅変調装置。
　【請求項４】前記出力手段は、前記比較手段から出力される信号を反転させるインバータと、前記インバータから出力される信号と前記比較手段から出力される信号により、前記比較手段から出力される信号をラッチングさせるフリップフロップとから構成されることを特徴とする請求項１記載のパルス幅変調装置。」とあるのを、
　本件手続補正により、
　「【請求項１】　データバスを通じて入力されるパルス幅を決定するためのデータを一時貯蔵させてから反転させる貯蔵手段と、外部から入力されるパルス幅変調イネーブル信号とリセット信号により入力されるクロック信号をカウンティングするカウンティング手段と、前記貯蔵手段から出力される反転されたデータおよび前記カウンティング手段から出力されるクロック信号のデータを比較し、反転されたパルス幅データがカウンティングされたデータより大きい場合は高電位信号を、小さい場合は低電位信号を出力する比較手段と、前記比較手段から出力される信号をラッチングさせる出力手段とから構成され
て、前記比較手段は、反転されたパルス幅データに応じて導通が制御される複数のＰＭＯＳトランジスタと、前記カウンティング手段から出力されるデータに応じて前記ＰＭＯＳトランジスタのソース電流をドレインに印加させる複数のＮＭＯＳトランジスタと、前記ＰＭＯＳトランジスタから出力される信号を整形させるバッファ部とから
【請求項２】　省略　
【請求項３】　前記出力手段は、前記比較手段から出力される信号を反転させるインバータと、前記インバータから出力される信号と前記比較手段から出力される信号により、前記比較手段から出力される信号をラッチングさせるフリップフロップとから構成されることを特徴とする請求項１記載のパルス幅変調装置。」と補正する。
　
（２）補正事項ｂ
　発明の詳細な説明の段落番号【００３１】の記載について、
　「図１は本発明によるパルス幅変調装置を示すブロック構成図である。同図に示すように、本発明のパルス幅変調装置は、データバスを通じて入力されるパルス幅を決定するパルス幅データＤ１０〜Ｄ１３を一時貯蔵させ、反転される貯蔵回路１０と、外部から入力されるパルス幅変調イネーブル信号ＰＥとリセット信号／ＲＥにより入力されるクロック信号をカウンティングするカウンティング回路２０と、
貯蔵回路１０から出力されるパルス幅データＤ１０〜Ｄ１３の“０”の数とカウンティング回路２０でカウンティングされたデータＱ２０〜Ｑ２３の“１”の数を比較し
　本件手続補正により、
　「図１は本発明によるパルス幅変調装置を示すブロック構成図である。同図に示すように、本発明のパルス幅変調装置は、データバスを通じて入力されるパルス幅を決定するパルス幅データＤ１０〜Ｄ１３を一時貯蔵させ、反転される貯蔵回路１０と、外部から入力されるパルス幅変調イネーブル信号ＰＥとリセット信号／ＲＥにより入力されるクロック信号をカウンティングするカウンティング回路２０と、貯蔵回路１０から出力されるパルス幅データＤ１０〜
Ｄ１３と
と
　
（３）補正事項ｃ
　　発明の詳細な説明の段落番号【００３９】の記載について、
　「そして、貯蔵回路１０から出力されたパルス幅データＤ１０〜Ｄ１３とカウンティング回路２０から出力されるデータＱ２０〜Ｑ２３は比較回路３０のＰＭＯＳトランジスタＭＰ３１〜ＭＰ３４とＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４に印加されてＰＭＯＳトランジスタＭＰ３１〜ＭＰ３４とＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４の導通を制御する。」とあるのを、
　本件手続補正により、
　「そして、貯蔵回路１０から出力されたパルス幅データＤ１０〜Ｄ１３とカウンティング回路２０から出力されるデータＱ２０〜Ｑ２３は比較回路３０のＰＭＯＳトランジスタＭＰ３１〜ＭＰ３４とＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４に印加されてＰＭＯＳトランジスタＭＰ３１〜ＭＰ３４とＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４の導通を制御する。
ＰＭＯＳトランジスタＭＰ３１〜ＭＰ３４の電流利得率（電流増幅率）ｇｐ３１〜ｇｐ３４は、２のべき乗比に従って、ｇｐ３１＝ｇｐ、ｇｐ３２＝２ｇｐ、ｇｐ３３＝４ｇｐおよびｇｐ３４＝８ｇｐにそれぞれ設計される。同様に、ＮＭＯＳトランジスタＭＮ３１〜ＭＮ３の電流利得率（電流増幅率）ｇｎ３１〜ｇｎ３４も、２のべき乗比に従って、ｇｎ３１＝ｇｎ、ｇｎ３２＝２ｇｎ、ｇｎ３３＝４ｇｎおよびｇｎ３４＝８ｇｎにそれぞれ設計される。ＰＭＯＳトランジスタＭＰ３１〜ＭＰ３４およびＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４の各々において、ターンオン時のドレイン電流（通過電流）は、当該ＭＯＳトランジスタの電流利得率に依存する。なお、電流利得率が最小であるＰＭＯＳトランジスタＭＰ３１およびＮＭＯＳトランジスタＭＮ３１の電流利得率ｇｐおよびｇｎは同様であるとする。
　
（４）補正事項ｄ　
　　発明の詳細な説明の段落番号【００４２】の記載について、
　「すなわち、貯蔵回路１０から出力されたパルス幅データＤ１０〜Ｄ１３がカウンティング回路２０から出力されたデータＱ２０〜Ｑ２３より大きい場合は比較回路３０のターンオンされたＰＭＯＳトランジスタＭＰ３１〜ＭＰ３４のドレイン電流がＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４のソース側に印加されなくて高電位信号として出力され、この出力された高電位信号は比較回路３０のバッファ部３１に印加されて整形される。」とあるのを、
　本件手続補正により、
　「すなわち、貯蔵回路１０から出力されたパルス幅データＤ１０〜Ｄ１３がカウンティング回路２０から出力されたデータＱ２０〜Ｑ２３より大きい場合は比較回路３０の
ターンオンされた
の和（すなわち、電流利得率の和）
ドレイン電流の和（電流利得率の和）よりも大きいので、バッファ部３１へは高電位信号が印加される。この高
よって
　
（５）補正事項ｅ　
　　発明の詳細な説明の段落番号【００４３】の記載について、
　「一方、反転されたパルス幅データＤ１０〜Ｄ１３がカウンティングされたデータＱ２０〜Ｑ２３より小さい場合は比較回路３０のターンオンされたＰＭＯＳトランジスタＭＰ３１〜ＭＰ３４のドレイン電流がＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４のソース側にすべて印加されて低電位状態の信号として出力され、この出力された低電位状態の信号は比較回路３０のバッファ部３１に印加されて整形される。」とあるのを
　本件手続補正により、
　「一方、反転されたパルス幅データＤ１０〜Ｄ１３がカウンティングされたデータＱ２０〜Ｑ２３より小さい場合は比較回路３０のターンオンされたＰＭＯＳトランジスタＭＰ３１〜ＭＰ３４のドレイン電流
の和
ターンオンされた
ドレイン電流の和よりも小さいので、バッファ部３１へは低電位状態の信号が印加される。
の低
よって
　
（６）補正事項ｆ　
　　発明の詳細な説明の段落番号【００４５】の記載について、
　「前述した比較回路３０の比較過程をより詳細に説明すると次のようになる。データバスを通じてヘキサ“３”であるパルス幅データＤ１０〜Ｄ１３が貯蔵回路１０の反転部１２に印加されると、入力されたパルス幅データＤ１０〜Ｄ１３が反転され、この反転されたパルス幅データＤ１０〜Ｄ１３は高電位状態の信号と低電位状態の信号として比較回路３０のＰＭＯＳトランジスタＭＰ３１、ＭＰ３２とＰＭＯＳトランジスタＭＰ３３、ＭＰ３４のゲート側にそれぞれ印加されて、ＰＭＯＳトランジスタＭＰ３１、ＭＰ３２はオンされ、ＰＭＯＳトランジスタＭＰ３３、ＭＰ３４はオフされる。」とあるのを、
　本件手続補正により、
　「前述した比較回路３０の比較過程をより詳細に説明すると次のようになる。データバスを通じてヘキサ“３”であるパルス幅データＤ１０〜Ｄ１３
（Ｄ１３＝“０”，　Ｄ１２＝“０”，Ｄ１１＝“１”，Ｄ１０＝“１”）
したがって、ＰＭＯＳトランジスタＭＰ３１〜ＭＰ３４のうちのターンオンしたトランジスタの電流利得の和は、３ｇｐとなり、これに応じた電流がバッファ部３０の入力ノードへ供給される
　
（７）補正事項ｇ
　　発明の詳細な説明の段落番号【００４６】の記載について、
　「したがって、ＰＭＯＳトランジスタＭＰ３１、ＭＰ３２のドレイン電流はソース側に印加される。」とあるのを、
　本件手続補正により、
　「
一方、カウンティング回路２０のカウンタ部２１でヘキサ“０”のデータＱ２０〜Ｑ２３（Ｑ２３＝“０”，Ｑ２２＝“０”，Ｑ２１＝“０”，Ｑ２０＝“０”）が比較回路３０のＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４のそれぞれのゲートに与えられるので、ＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４はすべてターンオフされる。このとき、ＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４のうちのターンオンしたトランジスタの電流利得率の和は、データＱ２０〜Ｑ２３に応じて０となる。したがって、ＰＭＯＳトランジスタによって供給されるドレイン電流の和が、ＮＭＯＳトランジスタを通過するドレイン電流の和よりも大きいので、高電位信号が比較回路３０のバッファ部３１に印加されて整形される。
　
（８）補正事項ｈ　
　発明の詳細な説明の段落番号【００４７】の記載について、
　「一方、カウンティング回路２０のカウンタ部２１でヘキサ“０”のデータＱ２０〜Ｑ２３は比較回路３０のＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４を通ずるので、ＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４はすべてターンオフされ、ＰＭＯＳトランジスタＭＰ３１、ＭＰ３２のソース側から出力される高電位信号が比較回路３０のバッファ部３１に印加されて整形される。」とあるのを、
　本件手続補正により、
「
以降、パルス幅データＤ１０〜Ｄ１３が固定される一方で、カウンティング回路２０のカウンタ部２２で継続してカウンティングされる。まず、ヘキサ“１”のデータＱ２０〜Ｑ２３（Ｑ２３＝“０”，Ｑ２２＝“０”，Ｑ２１＝“０”，Ｑ２０＝“１”）が比較回路３０に与えられると、ＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４のうちＮＭＯＳトランジスタＭＮ３１のみがターンオンする。したがって、ターンオンしたＰＭＯＳトランジスタの電流利得率の和３ｇｐは、ターンオンしたＮＭＯＳトランジスタの電流利得率の和ｇｎよりも依然として大きい。したがって、ＰＭＯＳトランジスタによって供給されるドレイン電流の和が、ＮＭＯＳトランジスタを通過するドレイン電流の和よりも大きいので、高電位信号が比較回路３０のバッファ部３１に印加されて整形される。
　
（９）補正事項ｉ　
　発明の詳細な説明の段落番号【００４８】の記載について、
　「すなわち、ターンオンされるＰＭＯＳトランジスタＭＰ３１、ＭＰ３２の電流利得率の合計がすべてオフされるＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４の合計より大きいので高電位信号が出力される。そして、この整形された高電位信号は出力回路４０を通じて図３の（Ｆ）と同一な高電位信号のパルス幅変調信号ＰＷＭＯを出力する。」とあるのを、
　本件手続補正により、
　「
次に、カウンタ部２２でカウンティングされたヘキサ“２”のデータＱ２０〜Ｑ２３（Ｑ２３＝“０”，Ｑ２２＝“０”，Ｑ２１＝“１”，Ｑ２０＝“０”）が比較回路３０に与えられたときには、ＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４のうちＮＭＯＳトランジスタＭＮ３２のみがターンオンする。このときにも、ターンオンしたＰＭＯＳトランジスタの電流利得率の和３ｇｐは、ターンオンしたＮＭＯＳトランジスタの電流利得率の和２ｇｎよりも大きい。したがって、データＱ２０〜Ｑ２３がヘキサ“０”およびヘキサ“１”のときと同様に、高電位信号が比較回路３０のバッファ部３１に印加されて整形される。
　
（１０）補正事項ｊ
　発明の詳細な説明の段落番号【００４９】の記載について、
　「以降、カウンティング回路２０のカウンタ部２２で継続してカウンティングされて、ヘキサ“１”のデータＱ２０〜Ｑ２３が比較回路３０のＮＭＯＳトランジスタＭＮ３１、ＭＮＯＳトランジスタＭＮ３２〜ＭＮ３４にそれぞれ印加されると、ＮＭＯＳトランジスタＭＮ３１とＮＭＯＳトランジスタＭＮ３２〜ＭＮ３４はそれぞれターンオン、ターンオフされ、反転されたヘキサ“３”のデータのパルス幅データＤ１０〜Ｄ１３により導通されたＰＭＯＳトランジスタＭＰ３１、ＭＰ３２のドレイン電流がＮＭＯＳトランジスタＮＭ３１のソースに印加されて、低電位信号が比較回路３０のバッファ部３１へ印加される。」とあるのを、
　本件手続補正により、
　「
この結果、データＱ２０〜Ｑ２３がヘキサ“０”からヘキサ“２”の期間には、高電位信号が比較回路３０のバッファ部３１に印加されて整形される。バッファ部３１によって整形された高電位信号は、出力回路４０のフリップフロップ４２のセット端子Ｓとインバータ４１を通じてリセット端子Ｒとにそれぞれ印加され、図３の（Ｆ）に示されるように、出力回路４０のフリップフロップ４２から出力されるパルス幅変調信号ＰＷＭＯは高電位状態となる。
　
（１１）補正事項ｋ　
　発明の詳細な説明の段落番号【００５０】の記載について、
　「すなわち、ターンオンされたＰＭＯＳトランジスタＭＰ３１、ＭＰ３２の電流の合計がターンオンされたＮＭＯＳトランジスタＭＮ３１の電流利得率より小さいので、比較回路３０のバッファ部３１から出力される低電位信号は出力回路４０のフリップフロップ４２のセット端子Ｓとインバータ４１を通じてリセット端子Ｒとにそれぞれ印加され、出力回路４０のフリップフロップ４２から出力されるパルス幅変調信号ＰＷＭＯは図３の（Ｆ）と同じに低電位信号として出力される。」とあるのを、
　本件手続補正により、
「
さらにカウントアップされたヘキサ“３”のデータＱ２０〜Ｑ２３（Ｑ２３＝“０”，Ｑ２２＝“０”，Ｑ２１＝“１”，Ｑ２０＝“１”）が比較回路３０に与えられたときには、ＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４のうちＮＭＯＳトランジスタＭＮ３１およびＭＮ３２がターンオンする。この結果、ターンオンしたＰＭＯＳトランジスタの電流利得率の和３ｇｐと、ターンオンしたＮＭＯＳトランジスタの電流利得率の和３ｇｎとが均衡する。この状態では、中間電位信号が比較回路３０のバッファ部３１に印加されるが、フリップフロップ４２にラッチされた状態に応じて、パルス幅変調信号ＰＷＭＯは高電位状態を維持する。
　
（１２）補正事項ｌ
　発明の詳細な説明の段落番号【００５１】の記載について、
　「カウンティング回路２０のカウンタ部２２が継続してカウンティングして、ヘキサ“４”のデータ（Ｑ２０〜Ｑ２３）が比較回路３０のＮＭＯＳトランジスタＭＮ３３、ＮＭＯＳトランジスタＭＮ３１、ＭＮ３２、ＭＮ３４のゲート側に印加されると、ＮＭＯＳトランジスタＭＮ３３、ＮＭＯＳトランジスタＭＮ３１、ＭＮ３２、ＭＮ３４はそれぞれオン、オフ状態となり、よって、比較回路３０のＰＭＯＳトランジスタＭＰ３１、ＭＰ３２の高電位信号が比較回路３０のバッファ部３１に印加される。すなわち、バッファ部３１から出力された高電位信号出力回路４０のフリップフロップ４２のセット端子Ｓとインバータ部４１を通じてフリップフロップ４２のリセット端子Ｒとにそれぞれ印加され、このフリップフロップ４２から出力されるパルス幅変調信号ＰＷＭＯは図３の（Ｆ）と同一な高電位信号として出力される。」とあるのを、
　本件手続補正により、
　「
さらに、カウントアップされたヘキサ“４”のデータＱ２０〜Ｑ２３（Ｑ２３＝“０”，Ｑ２２＝“１”，Ｑ２１＝“０”，Ｑ２０＝“０”）が比較回路３０に与えられたときには、ＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４のうちＮＭＯＳトランジスタＭＮ３３がターンオンする。この結果、ターンオンしたＰＭＯＳトランジスタの電流利得率の和３ｇｐよりも、ターンオンしたＮＭＯＳトランジスタの電流利得率の和４ｇｎの方が大きくなる。この結果、比較回路３０のバッファ部３１には低電位状態の信号が印加され、バッファ部３１で整形された低電位信号がフリップフロップ４２のセット端子Ｓとインバータ４１を通じてリセット端子Ｒとにそれぞれ印加されることによって、図３の（Ｆ）に示されるように、フリップフロップ４２が出力するパルス幅変調信号ＰＷＭＯは高電位状態から低電位状態へ変化する。
　
（１３）補正事項ｍ
　発明の詳細な説明の段落番号【００５２】の記載について、
　「カウンティング回路２０のカウンティング部２２で継続してカウンティングしてヘキサ“５”のデータＱ２０〜Ｑ２３が比較回路３０のＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４に印加されると、ＮＭＯＳトランジスタＭＮ３１、ＭＮ３３は導通され、ＮＭＯＳトランジスタＭＮ３２、ＭＮ３４はオフされる。」とあるのを、
　本件手続補正により、
　「
以降、カウントアップされたデータＱ２０〜Ｑ２３がヘキサ“５”からヘキサ“Ｆ”の期間も同様に、ターンオンしたＰＭＯＳトランジスタの電流利得率の和よりもターンオンしたＮＭＯＳトランジスタの電流利得率の和が大きいので、比較回路３０のバッファ部３１には低電位状態の信号が印加され、パルス幅変調信号ＰＷＭＯは低電位状態を維持する。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
（１４）補正事項ｎ
　発明の詳細な説明の段落番号【００５３】の記載について、
　「したがって、反転されたパルス幅データＤ１０〜Ｄ１３により導通されたＰＭＯＳトランジスタＭＰ３１、ＭＰ３２のドレイン側の電流がＮＭＯＳトランジスタＭＮ３１のソース側に印加されて、ＮＭＯＳトランジスタＭＮ３１から出力される低電位信号が比較回路３０のバッファ部３１に入力され、この入力された低電位状態の信号は出力回路４０のインバータ４１およびフリップフロップ４２に印加されて低電位信号であるパルス幅変調信号ＰＷＭＯとして出力される。」とあるのを、
　本件手続補正により、
　「
このように、カウントアップされたデータＱ２０〜Ｑ２３がパルス幅データＤ１０〜Ｄ１３以下である期間では、ターンオンしたＰＭＯＳトランジスタの電流利得率の和がターンオンしたＰＭＯＳトランジスタの電流利得率の和よりも大きいか同様であるため、比較回路３０からは高電位信号が出力されて、パルス幅変調信号ＰＷＭＯは高電位状態に設定される。一方、カウントアップされたデータＱ２０〜２３がパルス幅データＤ１０〜Ｄ１３よりも大きい期間では、ターンオンしたＮＭＯＳトランジスタの電流利得率の和がターンオンしたＰＭＯＳトランジスタの電流利得率の和よりも大きいため、比較回路３０からは低電位信号が出力されて、パルス幅変調信号ＰＷＭＯは低電位状態に設定される。この結果、パルス幅変調信号ＰＷＭＯの高電位状態期間は、パルス幅データＤ１０〜Ｄ１３に応じた幅を有する
　
（１５）補正事項ｏ
　発明の詳細な説明の段落番号【００５４】の記載について、
　「以降、前記過程を反復して、出力回路４０では図３の（Ｆ）と同一なパルス幅変調信号ＰＷＭＯを出力する。」とあるのを、
　本件手続補正により、
「
ヘキサ“Ｆ”までカウントアップされたデータＱ２０〜Ｑ２３は再びヘキサ“０”に初期化される。
カウンタ部２２によるカウントアップに応じて、
　
（１６）補正事項ｐ
　図３の（ｃ）の記載について、
「$５」とあるのを、本件手続補正により「$３」に補正する。
　
（１７）補正事項ｑ
　図３の（Ｆ）の記載について、
　本件手続補正により、波形図を補正するとともに、（Ｃ）≧（Ｅ）および（Ｃ）＜（Ｅ）の記載を追加する補正をする。
　
（１８）補正事項ｒ
　図５の（Ｄ）の記載について、
「$」とあるのを、本件手続補正により「$５」に補正する。
　
（なお、アンダーラインは本件手続補正により補正された箇所を示す。）
　
２．補正却下の適否に対する当審の判断
　そこで、補正却下の適否について検討するに、
（１）当初明細書等には、補正事項ｃの「ＰＭＯＳトランジスタＭＰ３１〜ＭＰ３４の電流利得率（電流増幅率）ｇｐ３１〜ｇｐ３４は、２のべき乗比に従って、ｇｐ３１＝ｇｐ、ｇｐ３２＝２ｇｐ、ｇｐ３３＝４ｇｐおよびｇｐ３４＝８ｇｐにそれぞれ設計される。同様に、ＮＭＯＳトランジスタＭＮ３１〜ＭＮ３の電流利得率（電流増幅率）ｇｎ３１〜ｇｎ３４も、２のべき乗比に従って、ｇｎ３１＝ｇｎ、ｇｎ３２＝２ｇｎ、ｇｎ３３＝４ｇｎおよびｇｎ３４＝８ｇｎにそれぞれ設計される。ＰＭＯＳトランジスタＭＰ３１〜ＭＰ３４およびＮＭＯＳトランジスタＭＮ３１〜ＭＮ３４の各々において、ターンオン時のドレイン電流（通過電流）は、当該ＭＯＳトランジスタの電流利得率に依存する。なお、電流利得率が最小であるＰＭＯＳトランジスタＭＰ３１およびＮＭＯＳトランジスタＭＮ３１の電流利得率ｇｐおよびｇｎは同様であるとする。」なる記載、及びこの補正事項ｃを前提とした補正事項ｄないしｎの記載はなく、これらの記載が当初明細書等の記載からみて自明であるともいえない。
　そして、これらの補正事項ｃないしｎは、本願の請求項１に係る発明の「比較手段」、とくに「比較手段は、反転されたパルス幅データに応じて導通が制御される複数のＰＭＯＳトランジスタと、前記カウンティング手段から出力されるデータに応じて前記ＰＭＯＳトランジスタのソース電流をドレインに印加させる複数のＮＭＯＳトランジスタと、」にかかる技術的事項であることは明らかであるから、本件手続補正は、明細書の要旨を変更するものである。
　
（２）このことは、段落番号【００３１】の記載に関して、本件手続補正により、願書に最初に添付した明細書（以下、「当初明細書」という。）から「貯蔵回路１０から出力されるパルス幅データＤ１０〜Ｄ１３の“０”の数とカウンティング回路２０でカウンティングされたデータＱ２０〜Ｑ２３の“１”の数を比較し、」という記載を削除（補正事項ｂ）していることからも明らかである。
　
（３）これに関して審判請求人は、当初明細書には段落番号【００４２】、【００４４】、【００４５】の記載に加え、段落番号【００２５】に、本願発明がパルス幅データとカウンティングされたデータを電流増幅率が互いに異なるＰＭＯＳトランジスタとＮＭＯＳトランジスタとで比較することにより従来の問題点を解決するパルス幅変調装置を提供することをその目的とする点が記載されているから、本願発明に係るパルス幅変調装置では、電流利得率が互いに異なるＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを含んで構成された比較回路に対して、パルス幅データとカウンティングされたデータとが入力されると、パルス幅データに応答してＰＭＯＳトランジスタがそれぞれオン／オフされ、カウンティングされたデータに応答してＮＭＯＳトランジスタがそれぞれオン／オフされるため、各ＭＯＳトランジスタのオン・オフ状態によって出力される電流（電流利得率）を比較して、高電位信号または低電位信号が出力されることが自明に導かれるものであり、明細書の要旨を変更するものではない旨主張する。
　
（４）しかしながら、当初明細書の段落番号【００２５】の記載は、「パルス幅データとカウンティングされたデータを電流利得率が互いに異なるＰＭＯＳトランジスタとＮＭＯＳトランジスタとで比較すること」を示唆することに止まるものであって、本願発明の比較手段（比較回路）に関して、上記ＰＭＯＳトランジスタとＮＭＯＳトランジスタの電流増幅率がどのように異なり、どのように比較するのかについて当初明細書等に具体的な記載はなく、当初明細書等の記載から補正事項ｂないしｎが自明に導かれる根拠の提示もないことから、請求人の主張は採用できない。
　
（５）まとめ
　したがって、その余の補正事項ついて論及するまでもなく、平成１５年６月１９日付けでした手続補正は明細書の要旨を変更するものである。
　
第４．むすび
　以上のとおり、平成１５年６月１９日付けでした手続補正は、明細書の要旨を変更するものと認められるから、特許法第５３条第１項の規定により却下すべきものである。
　したがって、平成１５年６月１９日付けでした手続補正は特許法第５３条第１項の規定により却下すべきものとした原決定は妥当である。
　よって、結論のとおり審決する。