【手続補正書】
【提出日】平成15年10月6日(2003.10.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体装置におけるキャパシタの下部電極の形成方法において、
（ａ）ｎ型不純物をドープした非晶質状態のシリコン膜を堆積し、前記シリコン膜表面にモノシランを供給して熱処理することによって前記シリコン膜表面に結晶化したシリコン粒を成長させることにより、前記シリコン膜の表面を結晶化して粗面化する工程と、
（ｂ）前記粗面化されたシリコン膜に熱処理を行うことにより前記非晶質状態のシリコン膜も結晶化して全体を結晶化する工程と、
（ｃ）不純物元素を含むガス雰囲気において前記粗面化されたシリコン膜を熱処理することにより、前記粗面化されたシリコン膜に前記不純物元素を導入する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体装置におけるキャパシタの下部電極の形成方法において、
（ａ）ｎ型不純物をドープした非晶質状態のシリコン膜を堆積し、前記シリコン膜表面にモノシランを供給して熱処理することによって前記シリコン膜表面に結晶化したシリコン粒を成長させることにより、前記シリコン膜の表面を結晶化して粗面化する工程と、
（ｂ）不純物元素を含むガス雰囲気において前記粗面化されたシリコン膜を熱処理することにより、前記粗面化されたシリコン膜に前記不純物元素を導入するとともに、前記非晶質状態のシリコン膜も結晶化して前記粗面化されたシリコン膜の全体を結晶化する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
半導体装置におけるキャパシタの下部電極の形成方法において、
（ａ）ｎ型不純物をドープした非晶質状態のシリコン膜を堆積する工程と、
（ｂ）前記シリコン膜表面にモノシランを供給して熱処理することによって前記シリコン膜表面に結晶化したシリコン粒を成長させることにより、前記シリコン膜の表面を結晶化して粗面化し、前記粗面化されたシリコン膜に熱処理を施し、前記熱処理の開始より遅い時刻に不純物元素を含むガスを前記熱処理雰囲気に導入することにより、前記粗面化されたシリコン膜に前記不純物元素を導入する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
半導体装置におけるキャパシタの下部電極の形成方法において、
（ａ）ｎ型不純物をドープした非晶質状態のシリコン膜を堆積する工程と、
（ｂ）前記シリコン膜表面にモノシランを供給して熱処理することによって前記シリコン膜表面に結晶化したシリコン粒を成長させることにより、前記シリコン膜の表面を結晶化して粗面化する途中において不純物元素を含むガスを導入することにより前記シリコン粒の成長を停止し粗面化されたシリコン膜を形成し、前記粗面化されたシリコン膜に熱処理を施し、前記非晶質状態のシリコン膜も結晶化して前記粗面化されたシリコン膜の全体を結晶化する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
半導体装置におけるキャパシタの下部電極の形成方法において、
（ａ）ｎ型不純物をドープした非晶質状態のシリコン膜を堆積する工程と、
（ｂ）前記シリコン膜表面にモノシランを供給して熱処理することによって前記シリコン膜表面に結晶化したシリコン粒を成長させることにより、前記シリコン膜の表面を結晶化して粗面化する工程と、
（ｃ）前記粗面化されたシリコン膜を不純物元素を含むガス雰囲気において熱処理することにより、前記非晶質状態のシリコン膜と前記結晶化したシリコン粒とに前記不純物元素を導入し、前記熱処理により前記非晶質状態のシリコン膜を結晶化させる工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
半導体装置におけるキャパシタの下部電極の形成方法において、
（ａ）ｎ型不純物をドープした非晶質状態または多結晶状態の第１シリコン膜を堆積し、さらにｎ型不純物をドープした非晶質状態の第２シリコン膜を堆積して積層シリコン膜を形成する工程と、
（ｂ）前記第２シリコン膜表面にモノシランを供給して熱処理することによって前記第２シリコン膜表面に結晶化したシリコン粒を成長させることにより、前記第２シリコン膜を結晶化して前記積層シリコン膜の表面を粗面化する工程と、
（ｃ）不純物元素を含むガス雰囲気において前記積層シリコン膜を熱処理することにより、前記積層シリコン膜に前記不純物元素を導入する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法であって、
前記第１シリコン膜と第２シリコン膜との間に自然酸化膜を形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法であって、
前記第１シリコン膜に含まれる不純物量は、前記第２シリコン膜に含まれる不純物量より多いことを特徴とする半導体装置の製造方法。
【請求項９】
請求項１〜８のいずれか一項に記載の半導体装置の製造方法であって、
前記不純物元素の導入前に、前記シリコン膜または積層シリコン膜の表面を清浄化することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１〜９のいずれか一項に記載の半導体装置の製造方法であって、
前記不純物元素の導入後、大気解放状態にすることなく、前記シリコン膜または積層シリコン膜上に誘電体膜を形成することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法であって、
前記誘電体膜の形成後、８００℃、１５分以内の熱処理を施すことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１〜９のいずれか一項に記載の半導体装置の製造方法であって、
前記不純物元素の導入後に、前記シリコン膜または積層シリコン膜に８００℃、１５分以内の熱処理を施し、その後、前記シリコン膜または積層シリコン膜上に誘電体膜を形成することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法であって、
前記不純物元素導入後の前記熱処理の後、前記シリコン膜または積層シリコン膜の表面を清浄化することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１〜１３のいずれか一項に記載の半導体装置の製造方法であって、
前記不純物元素はリン（Ｐ）であり、前記不純物元素を導入する熱処理は、フォスフィン（ＰＨ3）を含むガス雰囲気において５００℃〜８５０℃の温度範囲で行われることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法であって、
前記不純物元素を導入する熱処理は、フォスフィン（ＰＨ3）および水素（Ｈ2）を含む減圧状態のガス雰囲気において５００℃〜８５０℃の温度範囲、１０分以下の処理時間で行われることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１〜１５のいずれか一項に記載の半導体装置の製造方法であって、
前記非晶質状態のシリコン膜または前記非晶質状態の第２シリコン膜には、不純物が２．５×１０20atoms/cm-3以下の濃度で含まれていることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１〜１６のいずれか一項に記載の半導体装置の製造方法であって、
前記（ａ）工程の前に、半導体基板表面またはゲート電極を構成する多結晶シリコン膜の表面にシリサイド膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１〜１７のいずれか一項に記載の半導体装置の製造方法であって、さらに、
前記シリコン膜または積層シリコン膜上に第１シリコン窒化膜を形成する工程を含み、
前記第１シリコン窒化膜は、前記シリコン膜または積層シリコン膜表面の窒化処理または前記シリコン膜または積層シリコン膜上への被膜堆積により形成されることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１８記載の半導体装置の製造方法であって、さらに、
前記第１シリコン窒化膜上に多結晶酸化タンタル膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１９記載の半導体装置の製造方法であって、
前記多結晶酸化タンタル膜の形成工程は、第１多結晶酸化タンタル膜の形成工程と、前記第１多結晶酸化タンタル膜よりも膜厚の大きい第２多結晶酸化タンタル膜の形成工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１９または２０記載の半導体装置の製造方法であって、
前記多結晶酸化タンタル膜、第１多結晶酸化タンタル膜または第２多結晶酸化タンタル膜の形成工程は、ＣＶＤ法による非晶質酸化タンタル膜の堆積工程と、前記非晶質酸化タンタル膜を酸化性雰囲気における熱処理により結晶化する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２２】
請求項１８記載の半導体装置の製造方法であって、さらに、
前記第１シリコン窒化膜上にＣＶＤ法による第２シリコン窒化膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２３】
請求項１８〜２２のいずれか一項に記載の半導体装置の製造方法であって、さらに、
前記シリコン窒化膜を含む誘電体膜、前記多結晶酸化タンタル膜、前記第２多結晶酸化タンタル膜または前記第２シリコン窒化膜上に、ＣＶＤ法による窒化チタン膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
そこで、さらなる電極面積の拡大を図る技術が望まれる。たとえば、１９９６年１１月１０日、応用物理学会発行、「応用物理」第６５巻第１１号、ｐ１１０６〜１１１３には、下部電極であるシリコン表面に微小な凹凸を形成して粗面化し、下部電極寸法を大きくすることなく、その表面積を実質的に大きくすることができる技術、いわゆるＨＳＧ（Hemispherical Silicon Grain ）構造の技術が記載されている。特開平７−１６９９１７号公報には、容量絶縁膜として酸化タンタルを形成する場合において、段落【００２６】にタンタル層を形成した後熱処理を行って膜を結晶化した後、再び酸化タンタル層を形成し第二の熱処理を行う行程を一回以上繰返して形成する積層化した酸化タンタルキャパシタの開示がある。