【手続補正書】
【提出日】平成15年11月28日(2003.11.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体メモリデバイスのための感知増幅器ユニットであって、
ローカル入力／出力線対と、
感知増幅器と、
上記感知増幅器と上記ローカル入力／出力線対とを結合する直接感知回路と、
を具備し、
上記直接感知回路は、上記ローカル入力／出力線対と上記感知増幅器とを結合する第１と第２のトランジスターと、上記感知増幅器と上記ローカル入力／出力線対とを結合する第３と第４のトランジスターと、
を含み、上記第１と第２のトランジスターの各々は制御及びアドレス情報を有する第１の信号に応答して上記ローカル入力／出力線対から上記感知増幅器へのデータ信号の伝送を選択的に行わせ、
上記第３と第４のトランジスターの各々は制御及びアドレス情報を有する第２の信号に応答して上記感知増幅器から上記ローカル入力／出力線対へのデータ信号の伝送を選択的に行わせることを特徴とする前記感知増幅器ユニット。
【請求項２】
上記第１の信号は書込み可能化信号とＹ選択信号の組合せであり、上記第２の信号は読出し可能化信号と上記Ｙ選択信号の組合せであることを特徴とする請求項１記載の感知増幅器ユニット。
【請求項３】
上記第１の信号が上記第１と第２のトランジスタのゲートに直接印加されることを特徴とする請求項１記載の感知増幅器ユニット。
【請求項４】
記半導体メモリデバイスがダイナミックランダムアクセスメモリデバイスであることを特徴とする請求項１記載の感知増幅器ユニット。
【請求項５】
上記第３と第４のトランジスタの各々が電流路および制御ゲートを持ち、上記直接感知回路は更に、各々が電流路および制御ゲートを持つ第５と第６のトランジスタを有し、上記第５と第６のトランジスタの電流路は基準電位と上記第３と第４のトランジスタの電流路との間にそれぞれ結合されていて、
上記第５と第６のトランジスタの上記制御ゲートは上記感知増幅器からのデータ信号に応答するようになっていて、上記第３と第４のトランジスタの電流路は上記第５と第６のトランジスタの電流路と上記ローカル入力／出力線対との間にそれぞれ結合されることを特徴とする請求項１記載の感知増幅器ユニット。
【請求項６】
上記感知増幅器ユニットのバンクを更に有し、上記第１の信号は、上記アドレス情報に応じて上記感知増幅器ユニットのバンク内の上記感知増幅器ユニットから選択することを特徴とする請求項１記載の感知増幅器ユニット。
【請求項７】
感知増幅器と一対のローカル入力／出力線とを結合する方法であって、
制御およびアドレス情報を含む第１の信号を第１と第２のトランジスタの各々に印加して上記感知増幅器と上記ローカル入力／出力線とを結合する段階であって、上記第１の信号に応答して上記第１と第２のトランジスタが上記ローカル入力／出力線から上記感知増幅器へデータ信号を選択的に伝送する、上記第１の信号を印加する段階と、
制御およびアドレス情報を含む第２の信号を第３と第４のトランジスタの各々に印加して上記感知増幅器と上記ローカル入力／出力線とを結合する段階であって、上記第２の信号が、上記感知増幅器から上記ローカル入力／出力線へのデータ信号の伝送を選択的に行わせる、上記第２の信号を印加する段階と、
を具備することを特徴とする上記方法。
【請求項８】
上記第１の信号を印加する段階が、書込み可能化信号とＹ選択信号と組合せて該第１の信号を生成する段階を含むことを特徴とする請求項７記載の方法。
【請求項９】
半導体ダイナミックランダムアクセスメモリユニットであって、
データ信号を記憶する記憶セルアレイと、
上記記憶セルアレイにデータ信号を与えかつ上記記憶セルアレイからデータ信号を受ける感知増幅器と、
入力／出力バッファユニットと、
上記入力／出力バッファユニットにおよび該バッファユニットから信号を伝送する入力／出力線と、
上記入力／出力バッファユニットと上記感知増幅器との間に結合された直接感知回路と、
を具備し、上記直接感知回路が、第１と第２のトランジスタと、第３と第４のトランジスタと、を含み、
上記第１と第２のトランジスタの各々は、制御及びアドレス情報を含む第１の制御信号に応答してデータ信号を上記入力／出力線から上記感知増幅器へ選択的に伝送し、
上記第３と第４のトランジスタの各々は、制御及びアドレス情報を含む第２の制御信号に応答してデータ信号を上記感知増幅器から上記入力／出力線へ選択的に伝送する、ことを特徴とする前記半導体ダイナミックランダムアクセスメモリユニット。
【請求項１０】
上記第１の制御信号は書込み可能化信号とＹ選択信号の組合せであることを特徴とする請求項９記載の半導体ダイナミックランダムアクセスメモリユニット。
【請求項１１】
上記第２の制御信号は読出し可能化信号と上記Ｙ選択信号の組合せであることを特徴とする請求項１０記載の半導体ダイナミックランダムアクセスメモリユニット。
【請求項１２】
上記第３と第４のトランジスタはそれぞれ電流路および制御ゲートを持ち、上記直接感知回路は更に、各々が電流路および制御ゲートを持つ第５と第６のトランジスタを有し、該第５と第６のトランジスタの電流路が基準電位と上記第３と第４の電流路との間にそれぞれ結合されていて、
上記第５と第６のトランジスタの上記制御ゲートは上記感知増幅器からのデータ信号に応答するようになっていて、上記第３と第４のトランジスタの電流路は上記第５と第６のトランジスタの電流路と上記入力／出力線との間にそれぞれ結合されることを特徴とする請求項９記載の半導体ダイナミックランダムアクセスメモリユニット。
【請求項１３】
各々がただ１つの感知増幅器に結合している複数の直接感知回路を更に有することを特徴とする請求項９記載の半導体ダイナミックランダムアクセスメモリユニット。
【請求項１４】
上記感知増幅器のバンクを更に有し、上記第１の制御信号は、上記アドレス情報に応じて上記感知増幅器のバンク内の上記感知増幅器から選択する請求項９記載の半導体ダイナミックランダムアクセスメモリユニット。
【請求項１５】
半導体メモリデバイスのための感知構成であって、
入力／出力線と、
感知増幅器と、
上記感知増幅器と上記入力／出力線とを結合する直接感知回路と、
を具備しており、
上記直接感知回路が、上記入力／出力線と前記感知増幅器とを結合する第１のトランジスターと、上記感知増幅器と上記入力／出力線とを結合する第２のトランジスターと、を含み、
上記第１のトランジスターは書込みおよびアドレス情報を有する第１の信号に応答して上記入力／出力線から上記感知増幅器へのデータ信号の伝送を選択的に行わせ、
上記第２のトランジスターは読出し及びアドレス情報を有する第２の信号に応答して上記感知増幅器から上記入力／出力線へのデータ信号の伝送を選択的に行わせる、ことを特徴とする前記感知構成。
【請求項１６】
上記第１の信号は書込み可能化信号とＹ選択信号の組合せであり、上記第２の信号は読出し可能化信号と上記Ｙ選択信号の組合せであることを特徴とする請求項１５記載の感知構成。
【請求項１７】
上記半導体メモリデバイスがダイナミックランダムアクセスメモリであることを特徴とする請求項１５記載の感知構成。
【請求項１８】
上記第２のトランジスタは電流路および制御ゲートを持ち、上記直接感知回路は更に、電流路および制御ゲートを持つ第３のトランジスタを有し、上記第３のトランジスタの電流路が基準電位と上記第２の電流路との間に結合されていて、
上記第３のトランジスタの上記制御ゲートは上記感知増幅器からのデータ信号に応答するようになっていて、上記第２のトランジスタの電流路は上記第３のトランジスタの電流路と上記入力／出力線との間に結合されることを特徴とする請求項１５記載の感知構成。
【請求項１９】
１つの感知増幅器に結合している複数の直接感知回路を更に有することを特徴とする請求項１５記載の感知構成。
【請求項２０】
上記感知増幅器のバンクを更に有し、上記第１の信号は、上記アドレス情報に応じて上記感知増幅器のバンク内の上記感知増幅器から選択することを特徴とする請求項１５記載の感知構成。