(57)【要約】【課題】力率改善機能を備えるワイドレンジ対応のスイッチング電源回路として、コストダウン及び回路の小型軽量化を図る。【解決手段】他励のフルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた複合共振形コンバータにおいて、１つのコントロールＩＣ２により出力される第１のドライブ（ハイサイド用）信号を利用して、スイッチング素子Ｑ１，Ｑ４をスイッチング駆動する。また、第２のドライブ（ローサイド用）信号を利用して、スイッチング素子Ｑ２，Ｑ３をスイッチング駆動するように構成する。そのうえで、ＡＣ１５０Ｖ以下ではフルブリッジ結合によるスイッチング動作で、ＡＣ１５０Ｖ以上ではハーフブリッジ結合によるスイッチング動作となるように切り換え制御を行う構成とする。力率改善は、絶縁コンバータトランスＰＩＴに巻装した三次巻線Ｎ３に伝達されたスイッチング出力を整流電流経路に対して電圧帰還して整流電流を断続し、これにより交流入力電流の導通角を拡大するようにされた力率改善回路３を設ける。【選択図】　　　　図１
2004120863.tif 000002
【特許請求の範囲】
【請求項１】
商用交流電源を等倍電圧整流動作により整流して、１つの平滑コンデンサに整流電流を充電することで、上記平滑コンデンサの両端に上記商用交流電源レベルの等倍に対応するレベルの直流入力電圧を生成する整流回路と、上記整流平滑電圧を直流入力電圧として入力してスイッチング動作を行うものとされ、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とをハーフブリッジ結合して形成される第１のハーフブリッジ回路と、第２のハーフブリッジ回路を備え、これら第１のハーフブリッジ回路と第２のハーフブリッジ回路とを、直流入力電圧と一次側アース間に対して並列に接続することで形成される、フルブリッジ結合のスイッチング手段と、
上記各スイッチング素子をスイッチング駆動するスイッチング駆動手段と、
少なくとも、上記スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、該一次巻線に得られたスイッチング出力としての交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスと、
少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、上記一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、上記スイッチング手段の動作を電流共振形とする一次側直列共振回路と、
上記各ハーフブリッジ回路を形成する２つのスイッチング素子のうち、一方のスイッチング素子に対して並列接続された部分電圧共振コンデンサのキャパシタンスと、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上記各スイッチング素子がターンオン及びターンオフするタイミングに応じてのみ電圧共振動作が得られる一次側部分電圧共振回路と、
上記絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して、整流動作を行うことで二次側直流出力電圧を生成するように構成された直流出力電圧生成手段と、
上記二次側直流出力電圧のレベルに応じて上記スイッチング駆動手段を制御して、上記スイッチング手段のスイッチング周波数を可変することで、二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段と、
上記商用交流電源のレベルに応じて、上記スイッチング手段のスイッチング動作を、フルブリッジ結合されたスイッチング素子によりオン／オフ動作を行うフルブリッジ動作と、ハーフブリッジ結合されたスイッチング素子によりオン／オフ動作を行うハーフブリッジ動作とに切り換える切換制御手段と、
少なくとも、上記整流回路と上記平滑コンデンサとの間の整流電流経路に挿入される、インダクタと、高速リカバリ型ダイオード素子と、絶縁コンバータトランスの一次側に巻装される三次巻線との直列接続回路を備えて成る力率改善回路とを備え、
上記スイッチング駆動手段は、
上記各スイッチング素子をスイッチング駆動するためのドライブ信号として、互いに１８０°の位相差を有するとされる波形による、所要の周波数に応じた第１のドライブ信号と第２のドライブ信号を生成して出力するドライブ信号生成回路と、
上記第１のドライブ信号に基づいて、上記第１のハーフブリッジ回路のハイサイドのスイッチング素子と、上記第２のハーフブリッジ回路のローサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する、第１の駆動回路と、
上記第２のドライブ信号に基づいて、上記第１のハーフブリッジ回路のローサイドのスイッチング素子と、上記第２のハーフブリッジ回路のハイサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する、第２の駆動回路とを備える、
ことを特徴とするスイッチング電源回路。
【請求項２】
上記切換制御手段は、
上記第２の駆動回路から上記第２のハーフブリッジ回路のハイサイドのスイッチング素子に対して供給されるドライブ信号を停止させることによって、上記第１のハーフブリッジ回路と、上記第２のハーフブリッジ回路のローサイドのスイッチング素子によるスイッチング動作となるように制御することで、上記ハーフブリッジ動作とするように構成されている、
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
上記切換制御手段は、
上記第２の駆動回路から上記第２のハーフブリッジ回路のハイサイドのスイッチング素子に対して供給されるべきドライブ信号を停止させると共に、上記第１のハーフブリッジ回路のスイッチング出力のみが上記一次側直列共振回路に対して供給されるように回路の切り換えを行って、上記第１のハーフブリッジ回路によるスイッチング動作となるように制御することで、上記ハーフブリッジ動作とするように構成されている、
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項４】
上記商用交流電源のレベルに応じて、上記三次巻線としての巻数を切り換える巻数切り換え手段をさらに備える、
ことを特徴とする請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、力率改善のための回路を備えたスイッチング電源回路に関するものである。
【０００２】
【従来の技術】
近年、高周波の比較的大きい電流及び電圧に耐えることができるスイッチング素子の開発によって、商用電源を整流して所望の直流電圧を得る電源回路としては、大部分がスイッチング方式の電源回路になっている。
スイッチング電源回路はスイッチング周波数を高くすることによりトランスその他のデバイスを小型にすると共に、大電力のＤＣ−ＤＣコンバータとして各種の電子機器の電源として使用される。
【０００３】
ところで、一般に商用電源を整流すると平滑回路に流れる電流は歪み波形になるため、電源の利用効率を示す力率が損なわれるという問題が生じる。
また、歪み電流波形となることによって発生する高調波を抑圧するための対策が必要とされている。
【０００４】
そこで、スイッチング電源回路において力率を改善する力率改善手段として、整流回路系においてＰＷＭ制御方式の昇圧型コンバータを設けて力率を１に近付ける、いわゆるアクティブフィルタを設ける方法が知られている。
【０００５】
図１２の回路図は、このようなアクティブフィルタの基本構成を示している。この図においては、商用交流電源ＡＣにブリッジ整流回路Ｄｉを接続している。このブリッジ整流回路Ｄｉの正極／負極ラインに対しては並列に出力コンデンサＣｏｕｔが接続される。ブリッジ整流回路Ｄｉの整流出力が出力コンデンサＣｏｕｔに供給されることで、出力コンデンサＣｏｕｔの両端電圧として、直流電圧Ｖｏｕｔが得られる。この直流電圧Ｖｏｕｔは、例えば後段のＤＣ−ＤＣコンバータなどの負荷１０に入力電圧として供給される。
【０００６】
また、力率改善のための構成としては、図示するようにして、インダクタＬ、高速リカバリ型のダイオードＤ、抵抗Ｒｉ、スイッチング素子Ｑ、及び乗算器１１を備える。
インダクタＬ、ダイオードＤは、ブリッジ整流回路Ｄｉの正極出力端子と、出力コンデンサＣｏｕｔの正極端子との間に、直列に接続されて挿入される。
抵抗Ｒｉは、ブリッジ整流回路Ｄｉの負極出力端子（一次側アース）と出力コンデンサＣｏｕｔの負極端子との間に挿入される。
また、スイッチング素子Ｑ１は、この場合には、ＭＯＳ−ＦＥＴが選定されており、図示するようにして、インダクタＬとダイオードＤの接続点と、一次側アース間に挿入される。
【０００７】
乗算器１１に対しては、フィードフォワード回路として、電流検出ラインＬＩ及び波形入力ラインＬｗが接続され、フィードバック回路として電圧検出ラインＬＶが接続される。
乗算器１１は、電流検出ラインＬＩから入力される、ブリッジ整流回路Ｄｉの負極出力端子に流れる整流電流レベルを検出する。
また、波形入力ラインＬｗから入力される、ブリッジ整流回路Ｄｉの正極出力端子の整流電圧波形を検出する。これは、即ち、商用交流電源ＡＣ（交流入力電圧）の波形を絶対値化して検出していることに相当する。
また、電圧検出ラインＬＶから入力される、出力コンデンサＣｏｕｔの直流電圧Ｖｏｕｔに基づいて、直流入力電圧の変動差分を検出する。
そして、乗算器１１からは、スイッチング素子Ｑを駆動するためのドライブ信号が出力される。
【０００８】
電流検出ラインＬＩから乗算器１１に対しては、ブリッジ整流回路Ｄｉの負極出力端子に流れる整流電流が入力される。乗算器１１では、この電流検出ラインＬＩから入力された整流電流レベルを検出する。また、電圧検出ラインＬＶから入力される、出力コンデンサＣｏｕｔの直流電圧Ｖｏｕｔに基づいて、直流入力電圧の変動差分を検出する。また、波形入力ラインＬｗから入力される、ブリッジ整流回路Ｄｉの正極出力端子の整流電圧波形を検出する。これは、即ち、商用交流電源ＡＣ（交流入力電圧）の波形を絶対値化して検出していることに相当する。
【０００９】
乗算器１１では、先ず、上記のようにして電流検出ラインＬＩから検出した整流電流レベルと、上記電圧検出ラインＬＶから検出した直流入力電圧の変動差分と乗算する。そして、この乗算結果と、波形入力ラインＬｗから検出した交流入力電圧の波形とによって、交流入力電圧ＶＡＣと同一波形の電流指令値を生成する。
【００１０】
さらに、この場合の乗算器１１では、上記電流指令値と実際の交流入力電流レベル（電流検出ラインＬ１からの入力に基づいて検出される）を比較し、この差に応じてＰＷＭ信号についてＰＷＭ制御を行い、ＰＷＭ信号に基づいたドライブ信号を生成する。そして、スイッチング素子Ｑは、このドライブ信号によってスイッチング駆動される。この結果、交流入力電流は交流入力電圧と同一波形となるように制御されて、力率がほぼ１に近付くようにして力率改善が図られることになる。また、この場合には、乗算器によって生成される電流指令値は、整流平滑電圧の変動差分に応じて振幅が変化するように制御されるため、整流平滑電圧の変動も抑制されることになる。
【００１１】
図１３（ａ）は、上記図１２に示したアクティブフィルタ回路に入力される入力電圧Ｖｉｎ及び入力電流Ｉｉｎを示している。電圧Ｖｉｎは、ブリッジ整流回路Ｄｉの整流出力としての電圧波形に対応し、電流Ｉｉｎは、ブリッジ整流回路Ｄｉの整流出力としての電流波形に対応する。ここで、電流Ｉｉｎの波形は、ブリッジ整流回路Ｄｉの整流出力電圧（電圧Ｖｉｎ）と同じ導通角となっているが、これは、商用交流電源ＡＣからブリッジ整流回路Ｄｉに流れる交流入力電流の波形も、この電流Ｉｉｎと同じ導通角となっていることを示す。つまり、ほぼ１に近い力率が得られている。
【００１２】
また、図１３（ｂ）は、出力コンデンサＣｏｕｔに入出力するエネルギー（電力）Ｐｃｈｇの変化を示す。出力コンデンサＣｏｕｔは、入力電圧Ｖｉｎが高いときにエネルギーを蓄え、入力電圧Ｖｉｎが低いときにエネルギーを放出して、出力電力の流れを維持する。
図１３（ｃ）は、上記出力コンデンサＣｏｕｔに対する充放電電流Ｉｃｈｇの波形を示している。この充放電電流Ｉｃｈｇは、上記図１３（ｂ）の入出力エネルギーＰｃｈｇの波形と同位相となっていることからも分かるように、出力コンデンサＣｏｕｔにおけるエネルギーＰｃｈｇの蓄積／放出動作に対応して流れる電流である。
【００１３】
上記充放電電流Ｉｃｈｇは、入力電流Ｖｉｎとは異なり、交流ライン電圧（商用交流電源ＡＣ）の第２高調波とほぼ同一の波形となる。交流ライン電圧には、出力コンデンサＣｏｕｔとの間のエネルギーの流れによって、図１３（ｄ）に示すようにして、第２高調波成分にリップル電圧Ｖｄが生じる。このリップル電圧Ｖｄは、無効なエネルギー保存のために、図１３（ｃ）に示す充放電電流Ｉｃｈｇに対して、９０°の位相差を有する。出力コンデンサＣｏｕｔの定格は、第２高調波のリップル電流と、その電流を変調するブースト・コンバータ・スイッチからの高周波リップル電流を処理することを考慮して決定するようにされる。
【００１４】
また、図１４には、図１２の回路構成を基として、基本的なコントロール回路系を備えたアクティブフィルタの構成例を示している。なお、図１２と同一とされる部分については同一符号を付して説明を省略する。
ブリッジ整流回路Ｄｉの正極出力端子と、出力コンデンサＣｏｕｔの正極端子間には、スイッチングプリレギュレータ１５が備えられる。このスイッチングプリレギュレータ１５は、図１２においては、スイッチング素子Ｑ、インダクタＬ、及びダイオードＤなどにより形成される部位となる。
【００１５】
そして、乗算器１１を含むコントロール回路系は、他に、電圧誤差増幅器１２、除算器１３、二乗器１４を備えて成る。
電圧誤差増幅器１２では、出力コンデンサＣｏｕｔの直流電圧Ｖｏｕｔを、分圧抵抗Ｒｖｏ−Ｒｖｄにより分圧してオペアンプ１５の非反転入力に入力する。オペアンプ１５の反転入力には基準電圧Ｖｒｅｆが入力される。オペアンプ１５では、基準電圧Ｖｒｅｆに対する分圧された直流電圧Ｖｏｕｔの誤差に応じたレベルの電圧を、帰還抵抗Ｒｖｌ、コンデンサＣｖｌによって決定される増幅率により増幅して、誤差出力電圧Ｖｖｅａとして除算器１３に出力する。
【００１６】
また、二乗器１４には、いわゆるフィードフォワード電圧Ｖｆｆが入力される。このフィードフォワード電圧Ｖｆｆは、入力電圧Ｖｉｎを平均化回路１６（Ｒｆ１１，Ｒｆ１２，Ｒｆ１３，Ｃｆ１１，Ｃｆ１２）により平均化した出力（平均入力電圧）とされる。二乗器１４では、このフィードフォワード電圧Ｖｆｆを二乗して除算器１３に出力する。
【００１７】
除算器１３では、電圧誤差増幅器１２からの誤差出力電圧Ｖｖｅａについて、二乗器１４から出力された平均入力電圧の二乗値により除算を行い。この除算結果としての信号を乗算器１１に出力する。
つまり、電圧ループは、二乗器１４、除算器１３、乗算器１１の系から成るものとされる。そして、電圧誤差増幅器１２から出力される誤差出力電圧Ｖｖｅａは、乗算器１１で整流入力信号Ｉｖａｃにより乗算される前の段階で、平均入力電圧（Ｖｆｆ）の二乗により除算されることになる。この回路によって、電圧ループの利得は、平均入力電圧（Ｖｆｆ）の二乗として変化することなく、一定に維持される。平均入力電圧（Ｖｆｆ）は、電圧ループ内において順方向に送られる開ループ補正の機能を有する。
【００１８】
乗算器１１には、上記除算器１１により誤差出力電圧Ｖｖｅａを除算した出力と、抵抗Ｒｖａｃを介したブリッジ整流回路Ｄｉの正極出力端子（整流出力ライン）の整流出力（Ｉａｃ）が入力される。ここでは、整流出力を電圧によるのではなく、電流（Ｉａｃ）として示している。乗算器１１では、これらの入力を乗算することによって、電流プログラミング信号（乗算器出力信号）Ｉｍｏを生成して出力する。これは、図１２にて説明した電流指令値に相当する。出力電圧Ｖｏｕｔは、この電流プログラミング信号の平均振幅を可変することで制御される。つまり、電流プログラミング信号の平均振幅の変化に応じたＰＷＭ信号が生成され、このＰＷＭ信号に基づいたドライブ信号によってスイッチング駆動が行われることによって、出力電圧Ｖｏｕｔのレベルをコントロールするものである。
したがって、電流プログラミング信号は、入力電圧と出力電圧を制御する平均振幅の波形を有する。なお、アクティブフィルタは、出力電圧Ｖｏｕｔのみではなく、入力電流Ｖｉｎも制御するようになっている。そして、フィードフォワード回路における電流ループは、整流ライン電圧によってプログラムされるということがいえるので、後段のコンバータ（負荷１０）への入力は抵抗性になる。
【００１９】
図１５は、上記図１４に示した構成に基づくアクティブフィルタの後段に対して電流共振形コンバータを接続して成る電源回路の構成例を示している。この図に示す電源回路は、ＡＣ１００Ｖ系とＡＣ２００Ｖ系の両者の交流入力電圧に対応する、いわゆるワイドレンジ対応とされている。また、負荷電力３００Ｗ以上の条件に対応可能な構成を採っている。また、電流共振形コンバータとしては、他励式のハーフブリッジ結合方式による構成を採る。
【００２０】
この図１５に示す電源回路においては、商用交流電源ＡＣに対して、図示する接続態様により、２組のラインフィルタトランスＬＦＴ，ＬＦＴと、３組のアクロスコンデンサＣＬが接続され、この後段にブリッジ整流回路Ｄｉが接続される。
また、ブリッジ整流回路Ｄｉの整流出力ラインには、１組のチョークコイルＬＮと、２組のフィルタコンデンサ（フィルムコンデンサ）ＣＮ，ＣＮを図示するようにして接続して成るノーマルモードノイズフィルタ４が接続される。
【００２１】
ブリッジ整流回路Ｄｉの正極出力端子は、上記チョークコイルＬＮと、パワーチョークコイルＰＣＣのインダクタＬｐｃと、高速リカバリ型の整流ダイオードＤ１０の直列接続を介して、平滑コンデンサＣｉの正極端子と接続される。この平滑コンデンサＣｉは、図１２，図１４における出力コンデンサＣｏｕｔに相当する。また、パワーチョークコイルＰＣＣのインダクタＬｐｃとダイオードＤ１０は、それぞれ、図１２に示したインダクタＬとダイオードＤに相当する。
また、この図における整流ダイオードＤ１０には、コンデンサＣｓｎ−抵抗Ｒｓｎから成るＲＣスナバ回路が並列に接続される。
【００２２】
スイッチング素子Ｑ６，Ｑ７から成るスイッチング素子の組は、図１２におけるスイッチング素子Ｑ１０に相当する。つまり、実際にアクティブフィルタのスイッチング素子を実装するのにあたって、この場合には、２つのスイッチング素子Ｑ６，Ｑ７を１組としており、これらのスイッチング素子Ｑ６，Ｑ７を、それぞれ、パワーチョークコイルＬｐｃと高速リカバリ型の整流ダイオードＤ１０の接続点と、一次側アース（負極整流出力ライン）との間に並列に挿入するようにしている。
【００２３】
このようにして、２つのスイッチング素子を備えるのは、信頼性確保のためである。
つまり、例えば交流入力電圧ＶＡＣが１００Ｖ以下となる条件では、スイッチング素子に流れるドレイン電流が総合で１４Ａｐ程度と非常に高くなる。そこで、ため、２つのスイッチング素子を並列に接続することで、各スイッチング素子に流れるドレイン電流のピークレベルを抑えているものである。
この場合のスイッチング素子Ｑ６，Ｑ７には、ＭＯＳ−ＦＥＴが選定されている。そして、スイッチング素子Ｑ６，Ｑ７の各ゲート−ソース間には、それぞれ、ゲート−ソース間抵抗Ｒ５２，Ｒ５４が接続されている。
【００２４】
アクティブフィルタコントロール回路２０は、この場合には力率を１に近付けるように力率改善を行うアクティブフィルタの動作を制御するもので、例えば１石の集積回路（ＩＣ）とされている。
この場合、アクティブフィルタコントロール回路２０は、乗算器、除算器、誤差電圧増幅器、ＰＷＭ制御回路、及びスイッチング素子をスイッチング駆動するためのドライブ信号を出力するドライブ回路等を備えて構成される。図１４に示した乗算器１１、誤差電圧増幅器１２、除算器１３、及び二乗器１４などに相当する回路部は、このアクティブフィルタコントロール回路２０内に搭載される。
【００２５】
この場合、フィードバック回路は平滑コンデンサＣｉの両端電圧（整流平滑電圧Ｅｉ）を分圧抵抗Ｒ５５，Ｒ５６，Ｒ５７により分圧した電圧値を、アクティブフィルタコントロール回路２０の端子Ｔ１に入力するようにして形成される。
【００２６】
また、フィードフォワード回路としては、先ず、抵抗Ｒ５８を介して整流出力が端子Ｔ３に入力される。これによって、交流入力電圧波形の検出と、平均化回路のための対応するフィードフォワード回路が形成されている。
また、ブリッジ整流回路Ｄｉの負極出力端子と一次側アース間に挿入される抵抗Ｒ６１との接続点から、抵抗Ｒ６０を介して、端子Ｔ６に対して整流電流レベルを入力するようにしている。つまり、図１２における電流検出ラインＬＩに相当するラインとしてのフィードフォワード回路が形成されている。
【００２７】
また、端子Ｔ４には、起動抵抗Ｒｓを介したブリッジ整流回路Ｄｉの正極の整流出力が、起動電圧として入力されている。アクティブフィルタコントロール回路２０は、電源起動時において、この端子Ｔ４に入力される起動電圧によって起動される。
また、パワーチョークコイルＰＣＣにおいては、インダクタＬｐｃとトランス結合された巻線Ｎ５が巻装されている。この巻線Ｎ５に励起された交番電圧は、ダイオードＤ１１及びコンデンサＣ１１とから成る半波整流回路により所定の低圧直流電圧に変換されるが、上記端子Ｔ４には、この低圧直流電圧も入力されている。アクティブフィルタコントロール回路２０は、上記起動電圧により起動した後は、この低圧直流電圧を電源として入力して動作するようになっている。
また、端子Ｔ５は、抵抗Ｒ５９を介して、一次側アースと接続されている。
【００２８】
端子Ｔ２からは、スイッチング素子を駆動するためのドライブ信号が出力される。そして、この端子Ｔ２に対しては、トランジスタＱ２１，Ｑ２１及びツェナーダイオードＺＤから成る、いわゆるトーテムポール回路が接続されている。この場合のトーテムポール回路は、１つのドライブ信号によって２つのスイッチング素子Ｑ６，Ｑ７を駆動するのに必要な電力を得るためにドライブ信号を増幅することと、周知のようにして、ＭＯＳ−ＦＥＴとしてのスイッチング素子Ｑ６，Ｑ７を安定して高速スイッチングすることを目的として設けられている。
このトーテムポール回路から出力されたドライブ信号は、分岐して、それぞれ抵抗Ｒ５１，Ｒ５３を介してスイッチング素子Ｑ６，Ｑ７のゲートに対して出力される。
スイッチング素子Ｑ６では、上記のようにして印加されるドライブ信号に応じて、ゲート−ソース間抵抗Ｒ５２の両端にゲート電圧が発生するようになっている。そして、ゲート電圧が閾値以上となることでオンとなり、閾値以下となるとオフとなるようにしてスイッチング動作を行う。
スイッチング素子Ｑ７も同様にして、ドライブ信号によってゲート−ドレイン抵抗Ｒ５４の両端電圧であるゲート電圧が閾値以上／以下で変化するのに応じて、上記スイッチング素子Ｑ６と同じオン／オフタイミングでスイッチング動作を行う。
【００２９】
そして、上記したスイッチング素子Ｑ６，Ｑ７のスイッチング駆動は、図１２及び図１４により説明したようにして、整流出力電流の導通角が、整流出力電圧波形とほぼ同等の導通角となるように、ＰＷＭ制御に基づくドライブ信号によって行われる。整流出力電流の導通角が整流出力電圧波形とほぼ同等の導通角となるということは、即ち、商用交流電源ＡＣから流入する交流入力電流の導通角が、交流入力電圧ＶＡＣの波形とほぼ同じ導通角となることであり、結果的に、力率がほぼ１となるように制御されることになる。つまり、力率改善が図られる。実際においては、力率ＰＦ＝０．９９〜０．９８となる特性が得られている。
【００３０】
また、この図１５に示すアクティブフィルタコントロール回路２０によっては、整流平滑電圧Ｅｉ（図１４では、Ｖｏｕｔに相当する）＝３７５Ｖの平均値について、交流入力電圧ＶＡＣ＝８５Ｖ〜２６４Ｖの範囲で定電圧化するようにも動作する。つまり、後段の電流共振形コンバータには、交流入力電圧ＶＡＣ＝８５Ｖ〜２６４Ｖの変動範囲に関わらず、３７５Ｖで安定化された直流入力電圧が供給されることとなる。
上記交流入力電圧ＶＡＣ＝８５Ｖ〜２６４Ｖの範囲は、商用交流電源ＡＣ１００Ｖ系と２００Ｖ系を連続的にカバーするものであり、従って、後段のスイッチングコンバータには、商用交流電源ＡＣ１００Ｖ系と２００Ｖ系とで、同じレベルで安定化された直流入力電圧（Ｅｉ）が供給されることとなる。つまり、図１５に示す電源回路は、アクティブフィルタを備えることで、ワイドレンジの電源回路としても構成されている。
【００３１】
アクティブフィルタの後段の電流共振形コンバータは、図示するようにして、２石のスイッチング素子Ｑ１，Ｑ２を備えて成る。この場合には、スイッチング素子Ｑ１がハイサイドで、スイッチング素子Ｑ２がローサイドとなるようにしてハーフブリッジ接続し、整流平滑電圧Ｅｉ（直流入力電圧）に対して並列に接続している。つまり、ハーフブリッジ結合方式による電流共振形コンバータを形成している。
【００３２】
この場合の電流共振形コンバータは他励式とされ、これに対応して上記スイッチング素子Ｑ１，Ｑ２には、ＭＯＳ−ＦＥＴが用いられている。これらスイッチング素子Ｑ１，Ｑ２に対しては、それぞれ並列にクランプダイオードＤＤ１，ＤＤ２が接続され、これによりスイッチング回路が形成される。これらクランプダイオードＤＤ１，ＤＤ２は、スイッチング素子Ｑ１，Ｑ２のターンオフ時における逆方向電流を流す経路を形成する。
スイッチング素子Ｑ１，Ｑ２は、ドライブ回路２１によって、交互にオン／オフとなるタイミングによって所要のスイッチング周波数によりスイッチング駆動される。また、ドライブ回路２１は、後述する二次側直流出力電圧Ｅｏのレベルに応じてスイッチング周波数を可変制御し、これにより、二次側直流出力電圧Ｅｏの安定化を図るようにされる。
【００３３】
絶縁コンバータトランスＰＩＴは、上記スイッチング素子Ｑ１，Ｑ２のスイッチング出力を一次側から二次側に伝送するために設けられる。
絶縁コンバータトランスＰＩＴの一次巻線Ｎ１の一方の端部は、スイッチング素子Ｑ１，Ｑ２の接続点（スイッチング出力点）に対して接続され、他方の端部は、直列共振コンデンサＣ１を介して一次側アースに接続される。ここで、直列共振コンデンサＣ１は、自身のキャパシタンスと一次巻線Ｎ１のリーケージインダクタンス（Ｌ１）とによって直列共振回路を形成する。この直列共振回路は、スイッチング素子Ｑ１，Ｑ２のスイッチング出力が供給されることで共振動作を生じるが、これによって、スイッチング素子Ｑ１，Ｑ２から成るスイッチング回路の動作を電流共振形とする。
【００３４】
絶縁コンバータトランスＰＩＴの二次側には二次巻線Ｎ２が巻装される。
この場合の二次巻線Ｎ２に対しては、図示するようにしてセンタータップを設けて二次側アースに接続した上で、図示するようにして整流ダイオードＤＯ１，ＤＯ２、及び平滑コンデンサＣＯから成る両波整流回路を接続している。これにより、平滑コンデンサＣＯの両端電圧として二次側直流出力電圧ＥＯが得られる。この二次側直流出力電圧ＥＯは、図示しない負荷側に供給されるとともに、ドライブ回路２１のための検出電圧としても分岐して入力される。前述もしたように、ドライブ回路２１は、入力される二次側直流出力電圧ＥＯのレベルに基づいて、二次側直流出力電圧ＥＯが安定化されるようにスイッチング周波数を可変するようにしてスイッチング素子Ｑ１，Ｑ２を駆動する。つまり、スイッチング周波数制御方式による安定化を行う。
【００３５】
【発明が解決しようとする課題】
これまでの説明から分かるように、先行技術として図１５に示した電源回路は、従来から知られている図１２及び図１４に示したアクティブフィルタを実装して構成されている。このような構成を採ることによって、力率改善が図っている。また、負荷電力３００Ｗ以上の条件の下で、商用交流電源ＡＣ１００Ｖ系とＡＣ２００Ｖ系とで動作する、いわゆるワイドレンジ対応としている。
【００３６】
しかしながら、上記図１５に示した構成による電源回路では次のような問題を有している。
図１５に示す電源回路における電力変換効率としては、図１５に示しているように、前段のアクティブフィルタに対応するＡＣ−ＤＣ電力変換効率（ηＡＣ→ＤＣ）と、後段の電流共振形コンバータのＤＣ−ＤＣ電力変換効率（ηＤＣ→ＤＣ）とを総合的したものとなる。
そして、ＡＣ１００Ｖ系時に対応する交流入力電圧ＶＡＣ＝１００Ｖの条件では、ηＡＣ→ＤＣ＝９４％、ηＤＣ→ＤＣ＝９６％であり、総合効率は９０．２％となる。これに対して、ＡＣ２００Ｖ系時に対応する交流入力電圧ＶＡＣ＝２４０Ｖの条件では、ηＡＣ→ＤＣ＝９７％、ηＤＣ→ＤＣ＝９６％となり、総合効率は９３．１％となる。つまり、交流入力電圧ＶＡＣ＝２４０Ｖ時に対して、交流入力電圧ＶＡＣ＝１００Ｖ時においては、アクティブフィルタ回路側における電力変換効率が低下して、総合効率が低下してしまう。
【００３７】
また、アクティブフィルタ回路はハードスイッチング動作であることから、ノイズの発生レベルが非常に大きいため、比較的重度のノイズ抑制対策が必要となる。
このため、図１５に示した回路では、商用交流電源ＡＣのラインに対して、２組のラインフィルタートランスＬＦＴと、３組のアクロスコンデンサによるノイズフィルタを形成している。つまり、２段以上のラインノイズフィルタが必要となっている。
また、整流出力ラインに対しては、１組のチョークコイルＬＮと、２組のフィルタコンデンサＣＮから成るノーマルモードノイズフィルタを設けている。さらに、整流用の高速リカバリ型のダイオードＤ１０に対しては、ＲＣスナバ回路を設けている。
このようにして、実際の回路としては、非常に多くの部品点数によるノイズ対策が必要であり、コストアップ及び電源回路基板の実装面積の大型化を招いている。
【００３８】
また、前述もしたように、図１５に示す回路では、交流入力電圧ＶＡＣが１００Ｖ以下の条件ではスイッチング素子に流れるドレイン電流のピークレベルが上昇するので、ＭＯＳ−ＦＥＴのスイッチング素子としては、スイッチング素子Ｑ６，Ｑ７の２本を並列接続して信頼性を確保する必要が生じる。
このようにして、図１５に示す回路ではスイッチング素子を２本並列接続している。しかしながら、これに対して、汎用ＩＣとしてのアクティブフィルタコントロール回路２０は、ドライブ信号の出力端子として、端子Ｔ２の１つしか備えていない。このために、アクティブフィルタコントロール回路２０からのドライブ信号出力を２つに分岐して各スイッチング素子Ｑ６，Ｑ７に印加する必要があるが、そのままでは電力が不足して高い信頼性でもってスイッチング素子を駆動することが難しい。そこで、図１５にも示したように、トランジスタＱ２１，Ｑ２２を備えたトーテムポール回路が必要となるが、これによっても、部品点数が増加していることになる。
【００３９】
さらに、汎用ＩＣとしてのアクティブフィルタコントロール回路２０によって動作するスイッチング素子Ｑ６，Ｑ７のスイッチング周波数は５０ＫＨｚであるのに対して、後段の電流共振形コンバータのスイッチング周波数は７０ＫＨｚ〜１５０ＫＨｚの範囲となっている。これにより、１次側アース電位が干渉しあって、電源回路としての動作が不安定になりやすいという問題も有している。
【００４０】
【課題を解決するための手段】
そこで本発明は上記した課題を考慮して、スイッチング電源回路として次のように構成することとした。
つまり、商用交流電源を等倍電圧整流動作により整流して、１つの平滑コンデンサに整流電流を充電することで、平滑コンデンサの両端に上記商用交流電源レベルの等倍に対応するレベルの直流入力電圧を生成する整流回路を備える。
また、整流平滑電圧を直流入力電圧として入力してスイッチング動作を行うものとされ、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とをハーフブリッジ結合して形成される第１のハーフブリッジ回路と、第２のハーフブリッジ回路を備え、これら第１のハーフブリッジ回路と第２のハーフブリッジ回路とを、直流入力電圧と一次側アース間に対して並列に接続することで形成される、フルブリッジ結合のスイッチング手段を備える。
また、各スイッチング素子をスイッチング駆動するスイッチング駆動手段を備える。
また、少なくとも、スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、この一次巻線に得られたスイッチング出力としての交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスを備える。
また、少なくとも、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、スイッチング手段の動作を電流共振形とする一次側直列共振回路を備える。
また、上記各ハーフブリッジ回路を形成する２つのスイッチング素子のうち、一方のスイッチング素子に対して並列接続された部分電圧共振コンデンサのキャパシタンスと、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、各スイッチング素子がターンオン及びターンオフするタイミングに応じてのみ電圧共振動作が得られる一次側部分電圧共振回路を備える。
また、絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して、整流動作を行うことで二次側直流出力電圧を生成するように構成された直流出力電圧生成手段を備える。
また、二次側直流出力電圧のレベルに応じてスイッチング駆動手段を制御して、スイッチング手段のスイッチング周波数を可変することで、二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段を備える。
また、商用交流電源のレベルに応じて、スイッチング手段のスイッチング動作を、フルブリッジ結合されたスイッチング素子によりオン／オフ動作を行うフルブリッジ動作と、ハーフブリッジ結合されたスイッチング素子によりオン／オフ動作を行うハーフブリッジ動作とに切り換える切換制御手段を備える。
また、少なくとも、整流回路と平滑コンデンサとの間の整流電流経路に挿入される、インダクタと、高速リカバリ型ダイオード素子と、絶縁コンバータトランスの一次側に巻装される三次巻線との直列接続回路を備えて成る力率改善回路を備える。
そして、上記スイッチング駆動手段は、各スイッチング素子をスイッチング駆動するためのドライブ信号として、互いに１８０°の位相差を有するとされる波形による、所要の周波数に応じた第１のドライブ信号と第２のドライブ信号を生成して出力するドライブ信号生成回路と、第１のドライブ信号に基づいて、上記第１のハーフブリッジ回路のハイサイドのスイッチング素子と、上記第２のハーフブリッジ回路のローサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する第１の駆動回路と、第２のドライブ信号に基づいて、第１のハーフブリッジ回路のローサイドのスイッチング素子と、第２のハーフブリッジ回路のハイサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する、第２の駆動回路とを備えることとした。
【００４１】
上記構成によると、本発明のスイッチング電源回路は、一次側スイッチングコンバータとして、フルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた構成を採っていることになる。また、力率改善は、絶縁コンバータトランスに巻装した三次巻線に伝達されたスイッチング出力を整流電流経路に対して電圧帰還して整流電流を断続し、これにより交流入力電流の導通角を拡大して力率改善を図る構成が採られる。
そのうえで、スイッチング素子をスイッチング駆動するのにあたっては、１つのドライブ信号生成回路により、互いに１８０°の位相差を有するとされる第１のドライブ信号と第２のドライブ信号とを生成するようにされる。
そして、第１のドライブ信号に基づいては、一方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のハイサイドのスイッチング素子と、第２のハーフブリッジ回路のローサイドのスイッチング素子とをスイッチング駆動するようにされる。
また、第２のドライブ信号に基づいては、他方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のローサイドのスイッチング素子と、第２のハーフブリッジ回路のハイサイドのスイッチング素子とをスイッチング駆動するようにされる。
このような構成によれば、１つの第１のドライブ信号を基として、一方の同じオン／オフタイミングの組となるべき２本のスイッチング素子を駆動することが可能となっている。また、同じく、１つの第２のドライブ信号を基として、他方の同じオン／オフタイミングの組となるべき２本のスイッチング素子を駆動することが可能となっている。
そして、この構成に対して、本実施の形態では、商用交流電源を整流平滑化してスイッチングコンバータへの直流入力電圧（整流平滑電圧）を供給する整流平滑手段を、商用交流電源の等倍に対応する整流平滑電圧を生成する全波整流回路としたうえで、商用交流電源のレベルに応じて、スイッチング動作をフルブリッジ動作とハーフブリッジ動作とで切り換えるように構成される。
これにより、例えば力率改善回路を備える電源回路としてワイドレンジ対応の構成とするのにあたっては、スイッチングコンバータへの直流入力電圧の安定化を図るアクティブフィルタを備える必要は無いこととなる。
【００４２】
【発明の実施の形態】
図１は、本発明による第１の実施の形態としてのスイッチング電源回路の構成を示している。この図に示す電源回路は、先行技術として図１５に示した回路と同様に、負荷電力Ｐｏ＝３００Ｗ以上に対応可能で、かつ、商用交流電源ＡＣ１００Ｖ系とＡＣ２００Ｖ系とで動作するワイドレンジ対応としての構成を採る。
【００４３】
この図１に示す電源回路においては、先ず商用交流電源ＡＣラインに対して、４本の低速リカバリ型の整流ダイオードから成るブリッジ整流回路Ｄｉが接続される。
ブリッジ整流回路Ｄｉの正極出力端子は、後述する力率改善回路３を形成するとされる高速リカバリ型ダイオードＤ２を介して、平滑コンデンサＣｉの正極端子に対して接続される。これにより、平滑コンデンサＣｉには、ブリッジ整流回路Ｄｉの全波整流動作によって整流電流が充放電されることになって、平滑コンデンサＣｉの両端電圧として整流平滑電圧Ｅｉが得られることになる。この整流平滑電圧Ｅｉは、交流入力電圧ＶＡＣの等倍に対応するレベルを有している。つまり等倍電圧整流動作により直流入力電圧を得るようにしており、この直流入力電圧を後段の電流共振形コンバータに入力する。
【００４４】
この図に示す電流共振形コンバータは、他励式によるフルブリッジ結合方式としての構成を採るものとされる。そして、フルブリッジ結合方式であることに対応して、４石のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４を備える。また、この場合には他励式とされることに対応して、これらスイッチング素子Ｑ１〜Ｑ４には、電圧駆動タイプであるＭＯＳ−ＦＥＴを選定している。
【００４５】
スイッチング素子Ｑ１のドレインは、整流平滑電圧Ｅｉ（直流入力電圧）のラインと接続される。スイッチング素子Ｑ１のソースは、スイッチング素子Ｑ２のドレインと接続される。スイッチング素子Ｑ２のソースは一次側アースに対して接続される。
つまり、スイッチングＱ１，Ｑ２は、スイッチング素子Ｑ１がハイサイドで、スイッチング素子Ｑ２がローサイドとなるように、ハーフブリッジ結合されるようにして直列に接続され、これにより、１組のハーフブリッジ回路（第１のハーフブリッジ回路）を形成している。
【００４６】
同様にして、スイッチング素子Ｑ３のドレインは、整流平滑電圧Ｅｉ（直流入力電圧）のラインと接続され、ソースは、スイッチング素子Ｑ４のドレインと接続される。スイッチング素子Ｑ４のソースは一次側アースに対して接続される。つまり、スイッチングＱ３，Ｑ４については、スイッチング素子Ｑ３がハイサイドで、スイッチング素子Ｑ４がローサイドとなるようにしてハーフブリッジ結合して接続され、もう１組のハーフブリッジ回路（第２のハーフブリッジ回路）を形成する。
このような接続態様に依れば、スイッチング素子［Ｑ１，Ｑ２］の組と、スイッチング素子［Ｑ３，Ｑ４］の組とによる２組のハーフブリッジ回路が、直流入力電圧（Ｅｉ）のラインと一次側アース間に対して並列に挿入されていることになる。これにより、フルブリッジ結合方式としてのスイッチング回路系が形成されることになる。
【００４７】
また、スイッチング素子Ｑ１のドレイン−ソース間には、クランプダイオードＤＤ１が並列に接続される。クランプダイオードＤＤ１のアノード、カソードは、それぞれ、スイッチング素子Ｑ１のソース、ドレインに対して接続される。このクランプダイオードＤＤ１は、スイッチング素子Ｑ１と共に１組のスイッチング回路を形成し、スイッチング素子Ｑ１がターンオンするときの逆方向電流を流す経路を形成する。
同様の接続態様により、スイッチング素子Ｑ２，Ｑ３，Ｑ４に対しても、それぞれ、クランプダイオードＤＤ２，ＤＤ３，ＤＤ４が並列に接続される。
【００４８】
また、スイッチング素子Ｑ１のゲート−ソース間には、ゲート−ソース間抵抗Ｒ１２が接続される。同様に、スイッチング素子Ｑ２，Ｑ３，Ｑ４に対しても、ゲート−ソース間抵抗Ｒ２２，Ｒ３２，Ｒ４２が接続される。
【００４９】
また、各ハーフブリッジ回路におけるローサイドのスイッチング素子Ｑ２，Ｑ４のドレイン−ソース間に対しては、それぞれ並列に、部分共振コンデンサＣｐ１，Ｃｐ２が接続されている。
部分共振コンデンサＣｐ１，Ｃｐ２のキャパシタンスと、後述する絶縁コンバータトランスＰＩＴの一次巻線Ｎ１の漏洩インダクタンス成分Ｌ１によっては、それぞれ並列共振回路（部分電圧共振回路）を形成する。
そして、このようにして、部分電圧共振回路が形成されることによっては、スイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフする短期間にのみ電圧共振する部分電圧共振動作が得られる。
なお、これらスイッチング素子Ｑ１〜Ｑ４についてのスイッチング駆動回路系の構成については後述する。
【００５０】
絶縁コンバータトランスＰＩＴはスイッチング素子Ｑ１〜Ｑ４のスイッチング出力を二次側に伝送する。
絶縁コンバータトランスＰＩＴの構造としては、ここでの図示は省略するが、例えばＥＥ型コアに対して、一次巻線Ｎ１及び二次巻線Ｎ２を、一次側と二次側とに対応して形成された分割領域の各々に巻装して構成される。また、この場合の絶縁コンバータトランスＰＩＴにおいては、図示するように、一次側に三次巻線Ｎ３も巻装される。この場合の三次巻線Ｎ３は、後述する力率改善回路３を形成する。
【００５１】
絶縁コンバータトランスＰＩＴの一次巻線Ｎ１の一端は、直列共振コンデンサＣ１を介してスイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインの接続点（スイッチング出力点）に接続される。また一次巻線Ｎ１の他端は、スイッチング素子Ｑ３のソースとスイッチング素子Ｑ４のドレインの接続点（スイッチング出力点）に接続される。
【００５２】
そして、上記直列共振コンデンサＣ１のキャパシタンスと、一次巻線Ｎ１のインダクタンス成分Ｌ１を含む絶縁コンバータトランスＰＩＴの漏洩インダクタンス成分（Ｌ１）によっては一次側直列共振回路が形成される。
フルブリッジ結合方式では、後述するようにして、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組が交互にオン／オフするタイミングでスイッチング動作するが、上記のようにして一次巻線Ｎ１−直列共振コンデンサＣ１から成る一次側直列共振回路が、スイッチング出力点と接続されていることで、この一次側直列共振回路には、スイッチング素子Ｑ１〜Ｑ４のスイッチング出力が伝達されることになる。そして、このスイッチング出力に応じて一次側直列共振回路が共振動作を行うことで、電流共振形としての動作が得られる。そして、一次巻線Ｎ１には、この電流共振形としての動作に応じて、共振波形に近い一次巻線電流Ｉ１が得られることとなる。
【００５３】
このようにして、本実施の形態のスイッチングコンバータとしては、電流共振形としての動作と、前述した部分電圧共振動作とが複合的に得られていることになる。つまり、複合共振形コンバータとしての構成が採られている。
【００５４】
また、絶縁コンバータトランスＰＩＴの二次巻線Ｎ２には、上記一次巻線Ｎ１に伝達されるスイッチング出力に応じて励起された交番電圧が発生する。
この場合、二次巻線Ｎ２に対しては、センタータップが設けられている。このセンタータップは二次側アースに接続される。そのうえで、図示するようにして、二次巻線Ｎ２に対して、２本の整流ダイオードＤＯ１，ＤＯ２、及び平滑コンデンサＣｏを接続することで、両波整流回路が形成される。この両波整流回路が、二次巻線Ｎ２に励起された交番電圧を入力して整流動作を行うことによって、平滑コンデンサＣＯの両端電圧として、二次側直流出力電圧ＥＯが得られる。
二次側直流出力電圧ＥＯは、図示しない負荷に対して供給される。さらに、この二次側直流出力電圧ＥＯは、図示するように制御回路１のための検出電圧としても分岐して入力される。
【００５５】
制御回路１は、例えば二次側の直流出力電圧ＥＯのレベルに応じてそのレベルが可変される電流又は電圧を制御出力として得る。この制御出力は、コントロールＩＣ２の制御端子Ｖｃに対して入力される。
コントロールＩＣ２では、後述するようにして発振信号を生成するとともに、この発振信号を利用して、スイッチング素子を他励式により駆動するためのハイサイド用とローサイド用のドライブ信号を出力する。そして、このドライブ信号によって、スイッチング素子Ｑ１〜Ｑ４が所要のスイッチングタイミングによりスイッチング駆動されることになる。
そして、コントロールＩＣ２では、制御端子Ｖｃに入力された制御出力レベルに応じて、内部で生成する発振信号の周波数を可変するように動作する。これによって、ドライブ信号の周波数が制御出力レベルに応じて可変されることになる。つまり、コントロールＩＣ２では、制御端子Ｖｃに入力された制御出力レベルに応じて、スイッチング素子Ｑ１〜Ｑ４のスイッチング周波数を可変制御するように動作する。
スイッチング周波数が可変されることによっては、直列共振回路における共振インピーダンスが変化することになる。このようにして共振インピーダンスが変化することによっては、一次側の直列共振回路の一次巻線Ｎ１に供給される電流量が変化して二次側に伝送される電力も変化することになる。これにより、二次側出力電圧が変化することとなって定電圧制御が図られることになる。
【００５６】
続いては、図１に示す電源回路における、スイッチング素子Ｑ１〜Ｑ４をスイッチング駆動するためのスイッチング駆動回路系について説明する。本実施の形態のスイッチング駆動回路系は、主として、１つのコントロールＩＣ２と、２組のドライブトランスＣＤＴ−１，ＣＤＴ−２を備えて構成される。
コントロールＩＣ２は、電流共振形コンバータを他励式により駆動するための発振回路、制御回路、及び保護回路等を備えて構成されるもので、内部にバイポーラトランジスタを備えたアナログＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）とされる。
【００５７】
このコントロールＩＣ２は、電源入力端子Ｖｃｃに入力される直流電圧（１８Ｖ）により動作する。また、このコントロールＩＣ２は、アース端子Ｅにより一次側アースに接地させるようにしている。
【００５８】
そして、コントロールＩＣ２においては、スイッチング素子に対してドライブ信号（ゲート電圧）を出力するための端子として、２つのドライブ信号出力端子ＶＧＨ，ＶＧＬが備えられる。
ドライブ信号出力端子ＶＧＨからは、ハイサイドのスイッチング素子をスイッチング駆動するためのドライブ信号（第１のドライブ信号）が出力され、ドライブ信号出力端子ＶＧＬからは、ローサイドのスイッチング素子をスイッチング駆動するためのドライブ信号（第２のドライブ信号）が出力される。
そして、この場合には、ドライブ信号出力端子ＶＧＨは、ゲート抵抗Ｒ１１を介してハイサイドのスイッチング素子Ｑ１のゲートと接続される。また、分岐して、コンデンサＣ３Ｂ−Ｒ３Ｂの直列接続を介してドライブトランスＣＤＴ−２の一次巻線Ｎ２１の一端に接続される。一次巻線Ｎ２１の他端は、ブートストラップ用の端子Ｖｓに対して接続される。
これにより、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、スイッチング素子Ｑ１のゲートに対して出力されると共に、ＣＤＴ−２の一次巻線Ｎ２１にも出力されることになる。
【００５９】
また、ドライブ信号出力端子ＶＧＬは、ゲート抵抗Ｒ２１を介してハイサイドのスイッチング素子Ｑ２のゲートと接続される。また、分岐して、コンデンサＣ３Ａ−Ｒ３Ａの直列接続を介して、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１の一端に接続される。一次巻線Ｎ１１の他端は、一次側アースに対して接続される。これにより、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、スイッチング素子Ｑ２のゲートに対して出力されると共に、ＣＤＴ−１の一次巻線Ｎ１１にも出力されることになる。
【００６０】
また、この場合には、１組のブートストラップ回路が設けられる。このブートストラップ回路は、図示するようにして、コンデンサＣＢＳ，ダイオードＤＢＳ、及びコンデンサＣｂを備えている。コンデンサＣＢＳの負極端子は、一次側アースに接続され、正極端子は、ダイオードＤＢＳのアノードと、コントロールＩＣ２の端子Ｖｃ２との接続点に接続される。
また、ダイオードＤＢＳのカソードは、端子ＶＢと接続されると共に、コンデンサＣｂを介して端子Ｖｓに対して接続される。端子Ｖｓは、ゲート−ソース間抵抗Ｒ１２を介してスイッチング素子Ｑ１のゲートに対して接続されている。このようにしてブートストラップ回路が設けられることで、後述するようにして、ハイサイドのスイッチング素子Ｑ１に対して印加されるドライブ信号（ゲート電圧ＶＧＨ１）は、スイッチング素子Ｑ１を適正にドライブ可能なレベルとなるように、レベルシフトが行われることになる。
【００６１】
ドライブトランスＣＤＴ−１は、スイッチング素子Ｑ３をスイッチング駆動するために設けられるもので、図示するようにして、一次巻線Ｎ１１と二次巻線Ｎ１２とが巻装される。
先の説明によると、一次巻線Ｎ１１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＬから出力されるドライブ信号が伝送されてくることになる。そして、ドライブトランスＣＤＴ−１においては、この一次巻線Ｎ１１に得られたドライブ信号を、トランス結合を介して、二次巻線Ｎ１２に励起させるようにして伝達することになる。
【００６２】
二次巻線Ｎ１２の一端は、ゲート抵抗Ｒ３１を介して、スイッチング素子Ｑ３のゲートに接続され、他端は、スイッチング素子Ｑ３のソースと、スイッチング素子Ｑ４のドレインとの接続点に対して接続される。
【００６３】
このようなドライブトランスＣＤＴ−１の二次側における接続形態によると、コントロールＩＣ２のドライブ信号出力端子ＶＧＬから出力されるドライブ信号として、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１に出力されたドライブ信号は、ドライブトランスＣＤＴ−１のトランス結合を介して、スイッチング素子Ｑ３のゲートに印加されることになる。
そして、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、先にも述べたように、ドライブトランスを介することなくスイッチング素子Ｑ２のゲートにも印加される。
従って、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、スイッチング素子Ｑ２，Ｑ３に対して共通に出力されるということがいえる。つまり、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系（第２の駆動回路）としては、スイッチング素子Ｑ２，Ｑ３を駆動する構成を採っているものである。
【００６４】
一方、ドライブトランスＣＤＴ−２は、スイッチング素子Ｑ４をスイッチング駆動するために設けられるもので、一次巻線Ｎ２１と二次巻線Ｎ２２とが巻装される。
前述したように、ドライブトランスＣＤＴ−２の一次巻線Ｎ２１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＨから出力されるドライブ信号が伝送される。ドライブトランスＣＤＴ−２においては、この一次巻線Ｎ２１に得られたドライブ信号を、トランス結合を介して二次巻線Ｎ２２に伝達する。
二次巻線Ｎ２２の一端は、ゲート抵抗Ｒ４１を介して、スイッチング素子Ｑ４のゲートに接続され、他端は、一次側アースに対して接続される。
【００６５】
このようなドライブトランスＣＤＴ−２の二次側における接続形態によれば、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、ドライブトランスＣＤＴ−２のトランス結合を介して一次側から二次側に伝送され、スイッチング素子Ｑ４のゲートに印加される構成が採られていることになる。
また、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、ドライブトランスを介することなく、スイッチング素子Ｑ１のゲートにも印加されるから、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、スイッチング素子Ｑ１，Ｑ４に対して共通に出力されていることとなる。つまり、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系（第１の駆動回路）としては、スイッチング素子Ｑ１，Ｑ４を駆動する構成となっている。
【００６６】
ここで、上記ドライブトランスＣＤＴ−１，ＣＤＴ−２の構造例について、図４及び図５を参照して説明しておく。
先ず図４に示すドライブトランスＣＤＴ（ＣＤＴ−１，ＣＤＴ−２）は、フェライト材によるＥ型コアＣＲ１、ＣＲ２を互いの磁脚が対向するように組み合わせたＥＥ型コアを備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンＢが備えられる。このボビンＢの一方の巻装部に対して一次巻線（Ｎ１１，Ｎ２１）が巻装される。また、他方の巻装部に対して二次巻線（Ｎ１２，Ｎ２２）が巻装される。このようにして一次巻線及び二次巻線が巻装されたボビンＢを上記ＥＥ型コア（ＣＲ１，ＣＲ２）に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、ＥＥ型コアの中央磁脚に巻装される状態となる。このようにしてドライブトランスＣＤＴ全体としての構造が得られる。
また、この場合のＥＥ型コアにおいては、中央磁脚に対してはギャップは形成しないものとしている。これによって、所要の結合係数による密結合の状態が得られるようにしている。
【００６７】
また、ドライブトランスＣＤＴ（ＣＤＴ−１，ＣＤＴ−２）としては、図５に示すようにして、Ｕ型コアを用いた構造とすることもできる。
この図５に示すドライブトランスＣＤＴは、２つのＵ型コアＣＲ１１，ＣＲ１２を組み合わせてＵ−Ｕ型コアを形成する。この際、Ｕ型コアＣＲ１１，ＣＲ１２の各磁脚が対向する面に対しては、ギャップを形成せずに、そのまま磁脚の対向面どうしを接触させている。
そして、ボビンＢに対して、図示するようにして一次巻線（Ｎ１１，Ｎ２１）と、二次巻線（Ｎ１２，Ｎ２２）とを互いに分割された巻装部に巻装した上で、上記のようにして形成されるＵ−Ｕ型コアの一方の磁脚に対して、取り付けるようにされる。
【００６８】
続いて、先に図１により説明したスイッチング駆動回路系の構成による、スイッチング素子Ｑ１〜Ｑ４のスイッチング駆動動作について説明する。
本実施の形態では、後述するようにして、交流入力電圧ＶＡＣ（商用交流電源ＡＣ）のレベルに応じて、フルブリッジ結合方式によるスイッチング動作と、ハーフブリッジ結合方式によるスイッチング動作とで切り換えが行われる。しかしここでは、基本的な動作として、フルブリッジ結合方式の場合に対応して、スイッチング素子Ｑ１〜Ｑ４の全てをスイッチング駆動するときの動作について説明する。
【００６９】
コントロールＩＣ２では、内部の発振回路により所要の周波数の発振信号を生成する。なお、この発振回路は、後述するようにして制御回路１から端子Ｖｃに入力される制御出力のレベルに応じて、発振信号の周波数を可変するようにされている。
そして、コントロールＩＣ２では、上記発振回路にて生成された発振信号を利用して、ハイサイド用のドライブ信号と、ローサイド用のドライブ信号を生成する。そして、ハイサイド用のドライブ信号をドライブ信号出力端子ＶＧＨから出力し、ローサイド用のドライブ信号をドライブ信号出力端子ＶＧＬから出力するようにされる。
【００７０】
上記のようにしてドライブ信号出力端子ＶＧＨ，ＶＧＬから出力されるドライブ信号による、スイッチング素子Ｑ１〜Ｑ４のスイッチング駆動タイミングについて、図６を参照して説明する。図６には、スイッチング素子Ｑ１〜Ｑ４の各ゲート−ソース間電圧が示されている。
ここで先ず、図６（ａ）と図６（ｂ）を参照して、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号と、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号との関係に応じた、スイッチング素子Ｑ１、Ｑ２のスイッチングタイミングについて説明しておく。
【００７１】
スイッチング素子Ｑ１に対しては、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号がゲート抵抗Ｒ１１を介して印加される。これによって、スイッチング素子Ｑ１のゲート−ソース間電圧ＶＧＨ１としては、このハイサイド用のドライブ信号に対応した波形が得られることになる。
つまり、図６（ａ）に示すようにして、１スイッチング周期内において、正極性による矩形波のパルスが発生する期間と、０Ｖとなる期間が得られることになる。
そして、この図６（ａ）に示されるゲート−ソース間電圧ＶＧＨ１によって、スイッチング素子Ｑ１は、先ず、１スイッチング周期内において、正極性の矩形波パルスが得られるタイミングでオン状態となるようにされる。つまり、スイッチング素子Ｑ１がオンとなるには、ゲート閾値電圧（≒５Ｖ）以上の適切なレベルの電圧が印加されることが必要である。上記正極性のパルスとしてのゲート−ソース間電圧ＶＧＨ１は１０Ｖと成るように設定されているから、この正極性のパルスが印加される期間に対応してオンとなる状態が得られることになる。そして、ゲート−ソース間電圧ＶＧＨ１が０Ｖでゲート閾値電圧以下となると、オフ状態に切り換わることになる。このようなタイミングにより、スイッチング素子Ｑ１は、オン／オフするようにしてスイッチング動作を行うことになる。
【００７２】
一方、スイッチング素子Ｑ２に対しては、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号が、ゲート抵抗Ｒ２１を介して印加されるようになっている。このドライブ信号に応じては、図６（ｂ）に示す波形によるスイッチング素子Ｑ２のゲート−ソース間電圧ＶＧＬ１が得られる。
つまり、ゲート−ソース間電圧ＶＧＬ１は、図６（ａ）に示したスイッチング素子Ｑ１のゲート−ソース間電圧ＶＧＨ１と同じ波形とされたうえで、タイミングとしては、ゲート−ソース間電圧ＶＧＨ１に対して１８０°の位相差を有した波形が得られているものである。このことから、スイッチング素子Ｑ２は、スイッチング素子Ｑ１と交互にオン／オフするタイミングによりスイッチング駆動されることになる。
また、図６（ａ）（ｂ）によると、スイッチング素子Ｑ１がターンオフしてスイッチング素子Ｑ２がターンオンするまでの間と、スイッチング素子Ｑ２がターンオフして、スイッチング素子Ｑ１がターンオンするまでの間には期間ｔｄが形成されるようになっている。
【００７３】
この期間ｔｄは、スイッチング素子Ｑ１（Ｑ４），Ｑ２（Ｑ３）が共にオフとなるデッドタイムである。このデッドタイムとしての期間ｔｄは、部分電圧共振動作として、スイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフするタイミングでの短時間において、部分共振コンデンサＣｐ１，Ｃｐ２における充放電の動作が確実に得られるようにすることを目的として形成している。そして、このような期間ｔｄとしての時間長は、例えばコントロールＩＣ２側で設定することができるようになっており、コントロールＩＣ２では、設定された時間長による期間ｔｄが形成されるように、ドライブ信号出力端子ＶＧＨ，ＶＧＬから出力すべきドライブ信号についてのパルス幅のデューティ比を可変する。
【００７４】
続いては、スイッチング動作として、上記したスイッチング素子Ｑ１，Ｑ２のオン／オフタイミングの関係が得られていることを前提として、スイッチング素子Ｑ３，Ｑ４のオン／オフタイミングについて説明する。
先の説明によると、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号は、スイッチング素子Ｑ１のゲートに印加されると共に、ドライブトランスＣＤＴ−２のトランス結合を介するようにして、スイッチング素子Ｑ４に対しても印加されることになる。
そして、上記ハイサイド用のドライブ信号が、ドライブトランスＣＤＴ−２のトランス結合を介して一次側から二次側に伝送されることによっては、二次側で得られるドライブ信号は、０レベルを基準に正／負に反転する波形となって得られる。これに応じて、ドライブトランスＣＤＴ−２の二次巻線側からドライブ信号が印加されるスイッチング素子Ｑ４のゲート−ソース間電圧ＶＧＨ２は、図６（ｃ）に示すものとなる。
【００７５】
つまり、１スイッチング周期内において、正極性の＋１０Ｖの矩形波パルスが得られる期間と、負極性による−１０Ｖの矩形波パルスとなる期間が得られる。ここで、正極性の＋１０Ｖの矩形波パルスが得られる期間は、図６（ａ）のゲート−ソース間電圧ＶＧＨ１が正極性の矩形パルスが得られる期間と同一となる。また、負極性による−１０Ｖの矩形波パルスとなる期間は、図６（ａ）のゲート−ソース間電圧ＶＧＨ１が０レベルとなる期間と同一となる。
そして、このような波形のゲート−ソース間電圧ＶＧＨ２が得られることによっては、スイッチング素子Ｑ４は、１スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となるようにされる。一方、負極性の矩形パルスが得られている期間においてオフ状態となるようにされる。従って、スイッチング素子Ｑ４のオン／オフタイミングは、図６（ａ）のゲート−ソース間電圧ＶＧＨ１に対応するスイッチング素子Ｑ１と同様となる。つまり、スイッチング素子Ｑ１，Ｑ４は、同じタイミングでオン／オフするようにスイッチング駆動される。
【００７６】
また、スイッチング素子Ｑ３については、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号（ゲート電圧）が、ドライブトランスＣＤＴ−１を介するようにして印加されていることになる。
このローサイド用のドライブ信号についても、ドライブトランスＣＤＴ−１のトランス結合を介して一次側から二次側に伝送されることで、０レベルを基準に正／負に反転する波形の信号となって二次側で得られることになる。このため、スイッチング素子Ｑ３のゲート−ソース間電圧ＶＧＬ２は、図６（ｄ）に示すようにして、１スイッチング周期内において、正極性の＋１０Ｖの矩形波パルスとなる期間と、負極性による−１０Ｖの矩形波パルスとなる波形が得られる。これに応じて、スイッチング素子Ｑ３は、１スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となり、負極性の矩形パルスが得られている期間においてオフ状態となるようにスイッチング動作を行うことになる。
そして、このオン／オフタイミングは、図６（ｂ）のゲート−ソース間電圧ＶＧＬ１に対応するスイッチング素子Ｑ２と同様となるものであり、従って、スイッチング素子Ｑ３は、スイッチング素子Ｑ２と同じタイミングでオン／オフするようにスイッチング駆動されることになる。
【００７７】
このようにして、図１に示す電源回路では、フルブリッジ結合方式により、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組とが交互にオン／オフするようにしてスイッチング駆動させることができる。
このときのスイッチング動作として、スイッチング素子［Ｑ１，Ｑ４］の組がオンとなっているときには、出力として、スイッチング素子Ｑ１のドレイン−ソース→直列共振コンデンサＣ１→一次巻線Ｎ１→スイッチング素子Ｑ４のドレイン−ソース→一次側アースの経路で電流が流れる。
また、スイッチング素子［Ｑ２，Ｑ３］の組がオンとなっているときには、出力として、スイッチング素子Ｑ３のドレイン−ソース→一次巻線Ｎ１→直列共振コンデンサＣ１→スイッチング素子Ｑ２のドレイン−ソース→一次側アースの経路で電流が流れる。そして、この動作が繰り返されるのに応じて、一次側直列共振回路（Ｃ１−Ｎ１）では共振動作が得られることになり、絶縁コンバータトランスの一次側巻線Ｎ１に共振電流波形に近いドライブ電流を供給することになる。
【００７８】
また、上記のようにしてスイッチング素子［Ｑ１，Ｑ４］の組がターンオフ／ターンオンするタイミングでは、スイッチング素子Ｑ４に対して接続された並列共振コンデンサＣｐ２が、自身のキャパシタンスと一次巻線Ｎ１のリーケージインダクタンス成分Ｌ１によって並列共振回路を形成し、電圧共振動作を行う。つまり、スイッチング素子［Ｑ１，Ｑ４］の組のターンオフ／ターンオン時にのみ電圧共振となる部分電圧共振動作が得られる。
同様にして、スイッチング素子［Ｑ２，Ｑ３］の組がターンオフ／ターンオンするタイミングでは、スイッチング素子Ｑ２に対して接続された並列共振コンデンサＣｐ１のキャパシタンスと一次巻線Ｎ１のリーケージインダクタンス成分Ｌ１によって並列共振回路が形成される。そして、スイッチング素子［Ｑ２，Ｑ３］の組のターンオフ／ターンオン時において部分電圧共振動作が得られる。
【００７９】
このようにして、本実施の形態では、スイッチング素子［Ｑ１，Ｑ４］［Ｑ２，Ｑ３］の各組（スイッチング回路）が交互にオン／オフするフルブリッジ結合方式の電流共振形コンバータと、部分電圧共振回路（Ｃｐ１，Ｃｐ２，Ｎ１）が組み合わされたコンバータが形成されているものである。
【００８０】
ところで、図示による説明は省略するが、例えば従来において、他励式によりフルブリッジ結合方式よる４石のスイッチング素子を、スイッチング周波数制御方式によりスイッチング駆動するのにあたっては、３つのＩＣが必要となる。
つまり、電流共振形コンバータ用の汎用のドライブＩＣとしては、ハイサイドとローサイドの２つで一組のスイッチング素子を駆動する構成を採っている。つまり、１つのドライブＩＣは、１組のハーフブリッジ結合された２本のスイッチング素子から成るスイッチング回路を駆動する構成を採っているものである。従って、フルブリッジ結合方式に対応して、２組のハーフブリッジ回路を駆動する場合には、２組のドライブＩＣが必要とされることになる。
そのうえで、２組のドライブＩＣが、スイッチング周波数制御を伴うスイッチング駆動を、同期して行うことができるようにする必要から、これらのドライブＩＣとは別に、スイッチング周波数制御によるドライブが可能なコントロールＩＣが必要となるものである。このようにして、最低限３つのＩＣが必要となる。
【００８１】
これに対して、図１に示したスイッチング素子の駆動回路系の構成とすれば、スイッチング駆動のためのＩＣとしては、コントロールＩＣ２の１つのみとすることができる。これにより、ＩＣの数が削減され、さらにはこれに伴って、ＩＣの外付け部品の点数も削減される分、回路規模が縮小され、また、コストも削減されることになる。
【００８２】
ただし、図１に示す電源回路では、ドライブトランスＣＤＴ−１，ＣＤＴ−２と、これらのドライブトランスにドライブ信号を入力するためのコンデンサＣ３Ａ，抵抗Ｒ３Ａ、及びコンデンサＣ３Ｂ，抵抗Ｒ３Ｂが新たに追加されることになる。しかしながら、これらの部品点数と、上記したコントロールＩＣ２の外付け部品を合計しても１５点程度であり、図１に示す電源回路の部品点数は、先行技術による他励式フルブリッジ結合方式の電源回路に対して大幅に削減されている。また、ドライブトランスＣＤＴ−１，ＣＤＴ−２も非常に小さいサイズであることから、スイッチング駆動用のＩＣが複数備えられることと比較すれば、図１に示す電源回路は、先行技術と比較してはるかに小さい回路規模となる。また、他励式フルブリッジ結合方式の電源回路としてのコストダウンも有効に図られていることになる。
また、スイッチング駆動用のＩＣの数が削減されることによっては、それだけ消費電力も低減されることになる。
また、図１に示す電源回路では、スイッチング素子Ｑ３，Ｑ４については、図６（ｃ）（ｄ）にも示したように、オフ時には、負極性に反転した−１０Ｖのゲート−ソース間電圧ＶＧＨ２，ＶＧＬ２が印加される。これによって、スイッチング素子Ｑ３，Ｑ４については、ターンオフ時における下降時間が短縮されて、その分、この下降時間に依る電力損失が低減することにもなる。これにより、電力変換効率が向上することになり、また、スイッチング素子Ｑ３，Ｑ４における発熱も低下する。
このようにして、本実施の形態の電源回路は、他励式フルブリッジ結合方式の電源回路として見た場合にも、上記のような利点を有している。
【００８３】
そして、図１に示す本実施の形態の電源回路は、上記した他励式フルブリッジ結合方式の構成の下で、以降説明するようにして、ＡＣ１００Ｖ系ではフルブリッジ結合方式によるスイッチング動作（フルブリッジ動作）となり、ＡＣ２００Ｖ系ではハーフブリッジ結合方式によるスイッチング動作（ハーフブリッジ動作）となるように、スイッチング動作を切り換える構成を採る。
【００８４】
図１に示す電源回路においては、平滑コンデンサＣｉに対して並列に、分圧抵抗Ｒ４、Ｒ５、Ｒ６を直列接続した分圧ラインが接続される。そして、この分圧ラインにおける分圧抵抗Ｒ５，Ｒ６の接続点（分圧点）に対して、ツェナーダイオードＺＤ１のカソードが接続される。ツェナーダイオードＺＤ１のアノードは、ＮＰＮ型のトランジスタＱ５のベースに接続される。また、ツェナーダイオードＺＤ１のアノードと一次側アース間には、図示するように抵抗Ｒ７及びコンデンサＣ５が並列に接続される。
トランジスタＱ５のコレクタは、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１と、抵抗Ｒ３Ａの接続点に対して接続され、エミッタは一次側アースに接地される。
上記した回路構成により、ＡＣ１００Ｖ系と２００Ｖ系とに応じて、スイッチング動作をフルブリッジ動作とハーフブリッジ動作とで切り換える、切り換え制御回路が備えられる。
【００８５】
上記切り換え制御回路の動作は次のようになる。
ここで、分圧ライン（抵抗Ｒ４−Ｒ５−Ｒ６）の抵抗値による分圧比は、次のように設定されている。つまり、分圧ライン（抵抗Ｒ４−Ｒ５−Ｒ６）の分圧点の電位について、交流入力電圧ＶＡＣ＝１５０Ｖ以下に対応する整流平滑電圧Ｅｉのレベルでは、ツェナーダイオードＺＤ１の逆方向電圧以下となり、交流入力電圧ＶＡＣ＝１５０Ｖ以上に対応する整流平滑電圧Ｅｉのレベルでは、ツェナーダイオードＺＤ１の逆方向電圧以上となるようにされている。ここで、交流入力電圧ＶＡＣ＝１５０Ｖ以下の状態は、ＡＣ１００Ｖ系の商用交流電源が入力されている状態に対応する。また、交流入力電圧ＶＡＣ＝１５０Ｖ以上の状態は、ＡＣ２００Ｖ系の商用交流電源が入力されている状態に対応する。
【００８６】
上記のようにして分圧ライン（抵抗Ｒ４−Ｒ５−Ｒ６）の分圧比が設定されていることで、交流入力電圧ＶＡＣ＝１５０Ｖ以下の状態では、ツェナーダイオードＺＤ１は非導通の状態となる。従って、トランジスタＱ５のベースにはベース電流が供給されないので、トランジスタＱ５はオフ状態となる。この場合には、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＬからコンデンサＣ３Ａ−抵抗Ｒ３Ｂを介してドライブ信号が供給されることになる。
これにより、例えば先に図６を参照して説明したように、４つのスイッチング素子Ｑ１〜Ｑ４がスイッチング駆動される状態が得られる。
【００８７】
これに対して、交流入力電圧ＶＡＣ＝１５０Ｖ以上となる状態では、ツェナーダイオードＺＤ１が導通状態となって、トランジスタＱ５のベースにベース電流が供給されることとなる。これにより、トランジスタＱ５はオン状態となる。
トランジスタＱ５がオン状態となると、ドライブ信号出力端子ＶＧＬからコンデンサＣ３Ａ−抵抗Ｒ３Ｂを介して供給されるドライブ信号は、トランジスタＱ５のコレクタ−エミッタを介して一次側アースに接地される。従って、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１にはドライブ信号は供給されないこととなる。
これにより、ドライブトランスＣＤＴ−１の二次側のスイッチング素子Ｑ３は、スイッチング動作を停止させた状態となり、残るスイッチング素子Ｑ１，Ｑ２，Ｑ４がスイッチング動作する状態が得られる。
なお、このときのオン／オフタイミングは、図６により説明したものとなる。つまり、スイッチング素子［Ｑ１，Ｑ４］の組が同じタイミングでオン／オフするのに対し、この場合には、スイッチング素子Ｑ２のみが、スイッチング素子［Ｑ１，Ｑ４］の組に対して交互となるタイミングでオン／オフすることになる。
【００８８】
上記のようにして、３つのスイッチング素子Ｑ１，Ｑ２，Ｑ４がスイッチング動作を行うということは、ハーフブリッジ結合されたスイッチング素子Ｑ１、Ｑ２が交互にオン／オフするタイミングでスイッチング動作を行っているときに、スイッチングＱ４が、スイッチング素子Ｑ１と同期したオン／オフタイミングでスイッチング動作しているという、ハーフブリッジ動作が得られているということがいえる。
【００８９】
これまでの説明から理解されるように、先ずは、４本のスイッチング素子Ｑ１〜Ｑ４を備えた、他励フルブリッジ結合方式による電流共振形コンバータを形成する。そのうえで、ＡＣ１００Ｖ系ではフルブリッジ動作、ＡＣ２００Ｖ系ではハーフブリッジ動作となるように、スイッチング動作の切り換えを行うように構成している。このようにして、本実施の形態の電源回路においては、ワイドレンジ対応としているものである。
【００９０】
続いて、図１に示す電源回路に備えられる力率改善回路３について説明する。本実施の形態の力率改善回路３は、絶縁コンバータトランスＰＩＴの一次側に巻装した三次巻線Ｎ３と、高速リカバリ型ダイオードＤ１、インダクタＬ２０、フィルタコンデンサＣＮ、及び高速リカバリ型ダイオードＤ２とを備えている。
【００９１】
そして、三次巻線Ｎ３に対して、高速リカバリ型ダイオードＤ１−インダクタＬ２０を直列に接続している。この場合には、高速リカバリ型ダイオードＤ１のアノードがブリッジ整流回路Ｄｉの正極出力端子と接続され、カソードがインダクタＬ２０の直列接続を介するようにして三次巻線Ｎ３の一端と接続される。三次巻線Ｎ３の他端は、平滑コンデンサＣｉの正極端子と接続される。
つまり、本実施の形態の力率改善回路３としては、高速リカバリ型ダイオードＤ１，インダクタＬ２０，三次巻線Ｎ３から成る直列接続回路を、ブリッジ整流回路Ｄｉの正極出力端子と、平滑コンデンサＣｉの正極端子との間の整流電流経路に挿入して形成していることになる。
【００９２】
さらに、この力率改善回路３では、インダクタＬ２０−高速リカバリ型ダイオードＤ１−三次巻線Ｎ３の直列接続回路に対して、もう１つの高速リカバリ型ダイオードＤ２を並列に接続するようにしている。この場合には、高速リカバリ型ダイオードＤ２のアノードをインダクタＬ２０側に接続し、カソードを三次巻線Ｎ３側に接続するようにしている。さらに、インダクタＬ２０−高速リカバリ型ダイオードＤ１−三次巻線Ｎ３の直列接続回路に対しては、ノーマルモードノイズを抑制するためのフィルタコンデンサＣＮを並列に接続するようにしている。
【００９３】
このような構成による力率改善回路３の動作を図７の波形図を参照して説明する。
例えば図７（ａ）示す周期により交流入力電圧ＶＡＣが得られているとすると、ブリッジ整流回路Ｄｉの正極出力端子と一次側アース間には、図７（ｃ）に示すようにして整流出力電圧Ｖ１が得られることになる。そして、ブリッジ整流回路Ｄｉの整流出力として得られる整流電流は、この場合、図７（ｄ）に示す電流Ｉ１として高速リカバリ型ダイオードＤ２を流れて平滑コンデンサに流入する経路と、図７（ｆ）の電流Ｉ２として、高速リカバリ型ダイオードＤ１−インダクタＬ２０−三次巻線Ｎ３を介して平滑コンデンサＣｉに流入する経路と、フィルタコンデンサＣＮを介して平滑コンデンサＣｉに流入する経路との三経路に分岐して流れることになる。
【００９４】
この際、一次巻線Ｎ１に伝達されたスイッチング出力が三次巻線Ｎ３に対しても励起されるようにして伝達されることで、三次巻線Ｎ３には、図７（ｅ）に示すようにして、スイッチング周期に応じた交番電圧Ｖ２が発生することになる。そして、高速リカバリ型ダイオードＤ１のアノード電位が、交番電圧Ｖ２よりも高いとされる期間において、高速リカバリ型ダイオードＤ１が導通して上記電流Ｉ２が流れることになる。
また、このときには三次巻線Ｎ３に得られる電圧は、交番電圧Ｖ２であり、スイッチング周波数に応じた周期を有している。このため、高速リカバリ型ダイオードＤ１が導通して電流Ｉ２が流れる期間においては、高速リカバリ型ダイオードＤ１はスイッチング周期でオン／オフするスイッチング動作を行っていることになる。従って、電流Ｉ２は、スイッチング周期で高速リカバリ型ダイオードＤ１により断続されるようにして流れ、平滑コンデンサＣｉに流入することとなる。
【００９５】
このようにして、本実施の形態では、三次巻線Ｎ３により電圧帰還されるスイッチング出力によって、整流ダイオードである高速リカバリ型ダイオードＤ１をスイッチングさせ、この高速リカバリ型ダイオードＤ１を流れる整流電流を断続するようにしている。そして、図７（ｆ）と図７（ｄ）とを比較して分かるように、高速リカバリ型ダイオードＤ１１，Ｄ１２によりスイッチングされて得られる交番電流Ｉ２は、ブリッジ整流回路Ｄｉから平滑コンデンサに流入する電流Ｉ１よりも導通角が拡大されているとともに、帰還されたスイッチング出力により増幅されて振幅も大きくなっていることが分かる。
【００９６】
このような動作が得られることで、交流入力電圧ＶＡＣの正負の絶対値が、整流平滑電圧レベルよりも低いとされる期間においても平滑コンデンサＣｉへの充電電流が流れるようにされる。
この結果、図７（ｂ）に示すようにして、交流入力電流ＩＡＣの平均的な波形が交流入力電圧の波形（正弦波）に近付くことになって交流入力電流の導通角が拡大され、力率改善が図られることになる。
【００９７】
図８には、図１に示した構成による電源回路の特性として、負荷電力Ｐｏ＝０〜３００Ｗの変動に対するＡＣ→ＤＣ電力変換効率（ηＡＣ／ＤＣ）、力率ＰＦ、及び整流平滑電圧Ｅｉの変化を示している。
また、図９には、図１に示した構成による電源回路の特性として、ＡＣ１００Ｖ系としては交流入力電圧ＶＡＣ＝８５Ｖ〜１５０Ｖ、ＡＣ２００系としては交流入力電圧ＶＡＣ＝１７０Ｖ〜３００Ｖの変動に対するＡＣ→ＤＣ電力変換効率（ηＡＣ／ＤＣ）、力率ＰＦ、及び整流平滑電圧Ｅｉの変化を示している。
なお、これらの図においては、フルブリッジ動作とした場合の特性を実線により示し、ハーフブリッジ動作とした場合の特性を破線により示している。
また、図８の実験結果を得るのにあたっては、フルブリッジ動作の特性は交流入力電圧ＶＡＣ＝１００Ｖで一定とし、ハーフブリッジ動作の特性は、交流入力電圧ＶＡＣ＝２３０Ｖで一定の条件としている。また、図９に示す実験結果は、負荷電力Ｐｏ＝３００Ｗで一定の条件で得たものである。
【００９８】
また、参考として、上記図８及び図９に示した実験結果を得る際の、図１に示した回路の各部の定数を示しておく。
絶縁コンバータトランスＰＩＴ：ＥＥＲ−４０のフェライトコア、ギャップ長Ｇａｐ＝１ｍｍ
一次巻線Ｎ１＝３１Ｔ
二次巻線Ｎ２：センタータップを分割位置として２３Ｔ＋２３Ｔ（ターン）
三次巻線Ｎ３＝７Ｔ
一次側直列共振コンデンサＣ１＝０．０３３μＦ
一次側部分共振コンデンサＣｐ＝６８０ｐＦ
インダクタＬ２０＝３９μＨ
【００９９】
先ず、図８によると、力率に関しては、交流入力電圧ＶＡＣ＝１００Ｖの条件では、負荷電力Ｐｏ＝１５０Ｗ付近でピークとなり、負荷電力Ｐｏ＝３００Ｗ時においては、ＰＦ＝０．８２となっている。そして、負荷電力Ｐｏ２０Ｗ〜３００Ｖの範囲では、ＰＦ＝０．７５〜０．９０となる特性が得られており、高調波歪規制を満足している。
また、交流入力電圧ＶＡＣ＝２３０Ｗの条件では、負荷電力Ｐｏ＝２５０Ｗ付近でピークとなる傾向となっているが、負荷電力Ｐｏ１５０Ｗ〜３００Ｗの範囲に対しては、０．７０〜０．７５となる特性が得られており、同様にして、高調波歪規制を満足するものとなっている。
【０１００】
また、ＡＣ→ＤＣ電力変換効率（ηＡＣ／ＤＣ）は、交流入力電圧ＶＡＣ＝１００Ｖ（ＡＣ１００Ｖ系）と、交流入力電圧ＶＡＣ＝２３０Ｗ（ＡＣ２００系）の条件とで、共に、負荷電力Ｐｏが重負荷となるのに従って高くなる傾向を有している。そして、負荷電力Ｐｏ＝３００Ｗ時において、交流入力電圧ＶＡＣ＝１００Ｖの条件では、ηＡＣ→ＤＣは９１．８％であり、交流入力電圧ＶＡＣ＝２３０Ｖの条件では、ηＡＣ→ＤＣ＝９５．３％となる特性が得られている。
【０１０１】
また、整流平滑電圧Ｅｉは、交流入力電圧ＶＡＣ＝１００Ｖ、２３０Ｖの何れの条件の場合においても、図８に示す特性により、負荷電力Ｐｏが重負荷の条件となるのに応じて低下していく傾向となる。
【０１０２】
また、図９に示す力率特性としては、フルブリッジ動作では、交流入力電圧ＶＡＣ＝８５Ｖ〜１５０Ｖの変化に対して、ＰＦ＝０．８以上が維持されるという特性が得られている。また、ハーフブリッジ動作では、交流入力電圧ＶＡＣ＝１７０Ｖ〜３００Ｖの変化に対して、ＰＦ＝０．７７〜０．７０程度の変化となっている。
また、ＡＣ→ＤＣ電力変換効率（ηＡＣ／ＤＣ）としては、交流入力電圧ＶＡＣ＝８５Ｖ〜１５０Ｖ、１７０Ｖ〜３００Ｖの範囲で上昇するのに応じて、緩やかに増加する傾向となっているが、９０％以上が維持されている。
また、整流平滑電圧Ｅｉは、交流入力電圧ＶＡＣ＝８５Ｖ〜１５０Ｖ、１７０Ｖ〜３００Ｖの範囲で上昇するのにほぼ比例して上昇していく傾向となる。
【０１０３】
ここで、本実施の形態である図１の電源回路と、先行技術としての図１５の電源回路とを比較した場合には次のようなことがいえる。
先ず、図１に示した回路では、電圧帰還方式による力率改善改善回路３を備える構成としていることでアクティブフィルタが省略される。アクティブフィルタは、１組のコンバータを構成するものであり、図１５による説明からも分かるように、実際には、２本のスイッチング素子と、これらを駆動するためのＩＣ、及びトーテムポール回路等を始め、多くの部品点数により構成される。
これに対して、図１に示す電源回路に備えられる力率改善回路３は、絶縁コンバータトランスＰＩＴに巻装する三次巻線Ｎ３と、インダクタＬ２０、フィルタコンデンサＣＮ、高速リカバリ型ダイオードＤ１，Ｄ２の２本を備えているのみであるから、アクティブ回路と比較すれば非常に少ない部品点数となっている。
これにより、図１に示す電源回路としては、力率改善機能を備えるワイドレンジ対応の電源回路として、図１５に示す回路よりもはるかに低コストとすることができる。また、部品点数が大幅に削減されることで、回路基板についても有効に小型軽量化を図ることができる。
【０１０４】
また、図１に示す電源回路では、共振形コンバータ及び力率改善回路３の動作は、いわゆるソフトスイッチング動作であるから、図１５に示したアクティブフィルタと比較すれば、スイッチングノイズのレベルは大幅に低減される。
このため、図１には示していないが、例えば電波妨害規格を満足するように、商用交流電源ＡＣラインにラインノイズフィルタを実際に設けるとした場合には、例えば各１組のラインフィルタトランスＬＦＴとアクロスコンデンサＣＬから成る、１段のラインノイズフィルタで充分とされる。また、整流出力ラインのノーマルモードノイズについては、図１にも示しているように、１つのフィルタコンデンサＣＮに対して１本の高速リカバリ型ダイオードＤ２を組み合わせた構成のみでよいことになる。
このようにしてノイズフィルタとしての部品点数が削減されることによっても、電源回路のコストダウンと、回路基板の小型軽量化は促進される。
【０１０５】
また、図１５に示す電源回路の総合電力変換効率は、前段のアクティブフィルタにおけるＡＣ−ＤＣ電力変換効率（ηＡＣ／ＤＣ）と、後段の電流共振形コンバータのＤＣ−ＤＣ電力変換効率（ηＤＣ／ＤＣ）とにより決定されるものであった。これに対して、図１に示す電源回路は、アクティブフィルタを前段に備えていないから、総合電力変換効率は、この電流共振形コンバータのＡＣ−ＤＣ電力変換効率として見ればよいことになる。これにより、図１に示す電源回路の総合電力変換効率としては、図１５に示す電源回路よりも向上されることになる。
具体的には、図１５に示す回路と比較すると、図１に示す回路は、負荷電力Ｐｏ＝３００Ｗで交流入力電圧ＶＡＣ＝１００Ｖの条件では、交流入力電力が５．８Ｗ低減し、総合電力変換効率は、９１．８％である。また、同じ負荷電力Ｐｏ＝３００Ｗで交流入力電圧ＶＡＣ＝２３０Ｖの条件では、交流入力電力が７．４Ｗ低減し、総合電力変換効率は、９５．３％にまで向上される。
【０１０６】
また、図１に示す電源回路の場合、一次側のスイッチングコンバータのスイッチング周波数は、交流入力電圧ＶＡＣ及び負荷電力の変化などに応じて、定電圧化のために例えば７０ＫＨｚ〜１５０ＫＨｚの範囲で変化するのであるが、このスイッチングコンバータを形成する各スイッチング素子Ｑ１〜Ｑ４は、同期してスイッチング動作する。従って、一次側アース電位としては、図１５の電源回路のように、アクティブフィルタ側と、その後段のスイッチングコンバータとの間で干渉することが無く、スイッチング周波数の変化に関わらず安定することとなる。
【０１０７】
また、補足的に述べておくと、図１に示す電源回路は、ワイドレンジ対応のために、ＡＣ１００Ｖ系とＡＣ２００Ｖ系とで動作を切り換える構成を採る電源回路としての側面においても、次のような利点を有している。
例えば従来において、ワイドレンジ対応の共振形コンバータを構成する場合には、スイッチング回路系の動作は固定としたうえで、直流入力電圧（整流平滑電圧Ｅｉ）を生成する整流回路について、ＡＣ１００Ｖ系とＡＣ２００Ｖ系とで切り換えを行う構成を採ることが行われていた。つまり、ＡＣ１００Ｖ系では、倍電圧整流動作により交流入力電圧ＶＡＣの２倍に対応する直流入力電圧が生成され、ＡＣ２００Ｖ系では、全波整流動作によって交流入力電圧ＶＡＣの等倍に対応する直流入力電圧が生成されるように切り換えを行っていたものである。
【０１０８】
しかしながら、上記のような整流回路の切り換えが可能な構成を採るためには、ブリッジ整流回路に対して２組の平滑コンデンサを接続して、電磁リレーにより整流経路を切り換えるように回路を構成しなければならず、それだけ部品点数が増加することになる。
さらに、整流回路を切り換える構成を採る場合、例えば瞬間停電などによって、公称ＡＣ２２０Ｖ又は２４０Ｖの商用交流電源が１５０Ｖ以下に低下したときに倍電圧整流動作に切り換わる誤動作が生じると、スイッチング素子や平滑コンデンサが耐圧オーバーとなって破壊されるおそれがある。そこで、このような誤動作が生じないようにするために、実際の切り換え回路としては複雑なものとなっており、多くの点数の部品を必要としていた。例えば実際には、メイン電源とスタンバイ電源とから、複数系統の検出ラインを引き出して商用交流電源ＡＣのレベルを検出する必要があり、また、実際には、複数の切り換え制御系が必要であり、これに応じて電磁リレーも複数が必要とされていた。
【０１０９】
これに対して、図１に示した電源回路においては、ワイドレンジ対応とするのにあたり、先ずは、４本のスイッチング素子Ｑ１〜Ｑ４を備えた、他励フルブリッジ結合方式による電流共振形コンバータを形成する。そのうえで、ＡＣ１００Ｖ系ではフルブリッジ動作、ＡＣ２００Ｖ系ではハーフブリッジ動作となるように、スイッチング動作の切り換えを行うように構成している。これによって、商用交流電源ＡＣから直流入力電圧（整流平滑電圧Ｅｉ）を生成する整流回路系としては、通常の全波整流回路とすることができる。これにより、従来のようにして整流動作の切り換えを行う構成を採る必要はないこととなる。
従って、図１に示す電源回路では、直流入力電圧用の平滑コンデンサは１本でよいこととなり、また、整流回路切り換えのための電磁リレーも不要となる。これにより、整流回路系における部品数は、従来のワイドレンジ対応の電源回路よりも削減されていることになる。
【０１１０】
また、図１に示す構成であれば、例えば瞬間停電などによって、公称ＡＣ２２０Ｖ又は２４０Ｖの商用交流電源が１５０Ｖ以下に低下して誤動作したとしても、スイッチング動作がハーフブリッジ動作からフルブリッジ動作となるだけである。つまり、従来の電源回路のように倍電圧整流動作への切り換わりによる直流入力電圧レベルの上昇は生じないから、平滑コンデンサＣｉや、スイッチング素子が耐圧オーバーとなることはない。
従って、本実施の形態では、実際に図１に示す回路を電子機器に搭載する場合においても、整流動作切り換えのための複雑な回路構成を採る必要はない。これによっても、低コスト化及び回路基板の小型／軽量化が有効に図られる。
【０１１１】
そして、上記のように、整流動作切り換えのための回路系が省略されることによっては、ワイドレンジ対応のためにスタンバイ電源側の電圧を検出する必要もなくなる。従って、本実施の形態の電源回路は、スタンバイ電源を備えない電子機器に対しても採用することが可能となるものである。
【０１１２】
続いて、図２を参照して、第２の実施の形態としてのスイッチング電源回路の構成例について説明する。この図に示す電源回路も、最大負荷電力Ｐｏ＝３００Ｗ以上に対応可能であり、また、ＡＣ１００Ｖ系ＡＣ２００Ｖ系とで動作するワイドレンジ対応とされる。なお、図２において、図１と同一部分には同一符号を付して説明を省略する。
【０１１３】
この図２に示す回路においては、先ず、一次巻線Ｎ１の一端が直列共振コンデンサＣ１を介して、スイッチング素子Ｑ１，Ｑ２から成るハーフブリッジ回路のスイッチング出力点（スイッチング素子Ｑ１，Ｑ２の接続点）と接続される。これに対して、一次巻線Ｎ１の他端は、リレースイッチＳ１の端子ｔ１と接続される。このリレースイッチは、端子ｔ１に対して端子ｔ２又は端子ｔ３が択一的に選択されるようにして、リレーＲＬ３によって切り換えが行われる。
このリレースイッチＳ１の端子ｔ２は一次側アースと接続される。端子Ｔ３は、スイッチング素子Ｑ３，Ｑ４から成るハーフブリッジ回路のスイッチング出力点（スイッチング素子Ｑ３，Ｑ４の接続点）と接続される。
【０１１４】
リレーＲＬ３は、図示するようにして、５Ｖの低圧直流電圧のラインと、トランジスタＱ１０のコレクタとの間に挿入される。なお、リレーＲＬ３に対しては保護用のダイオードＤＬが図示する方向により並列に接続される。
トランジスタＱ１０のエミッタは、一次側アースに接続される。ベースは、トランジスタＱ５と同様にして、ツェナーダイオードＺＤ１のアノードと接続される。
【０１１５】
ここで、ＡＣ１００Ｖ系に対応して１５０Ｖ以下の交流入力電圧ＶＡＣが入力される状態においては、ツェナーダイオードＺＤ１は非導通である。これにより、トランジスタＱ５はオフ状態となるから、スイッチング素子Ｑ３は、スイッチング動作を行うことになる。
また、この場合においては、ツェナーダイオードＺＤ１は非導通であることで、トランジスタＱ１０もオフ状態となるので、リレーＲＬ３も非導通の状態となる。リレーＲＬ３が非導通である場合、リレースイッチＳ１は、端子ｔ１に対して端子ｔ３が接続されるように制御される。
このときの回路の形成状態、及びスイッチング動作は、ＡＣ１００Ｖ系のときの図１に示した回路と同じとなる。つまり、図６（ａ）〜（ｅ）の波形図によって示されるスイッチング動作である、フルブリッジ動作が得られることになる。
【０１１６】
これに対して、ＡＣ２００Ｖ系に対応して１５０Ｖ以上の交流入力電圧ＶＡＣが入力されたときには次のようになる。
この場合、ツェナーダイオードＺＤ１は導通する状態となる。これにより、トランジスタＱ５はオン状態となってスイッチング素子Ｑ３は、スイッチング動作を行わないことになる。
また、ツェナーダイオードＺＤ１が導通することで、トランジスタＱ１０もオン状態となってリレーＲＬ３も導通することになるが、これによって、リレースイッチＳ１は、端子ｔ１が端子ｔ２に接続されるようにして切り換えられる。これによっては、直列共振回路（Ｃ１／／Ｎ１）の一端が、スイッチング素子Ｑ１，Ｑ２から成るハーフブリッジ回路のスイッチング出力点に対して接続され、他端は、一次側アースに接地された状態が得られることになる。このようにして、リレースイッチＳ１の切り換えが行われることによって、スイッチング素子Ｑ４のドレインは、直列共振回路（Ｃ１／／Ｎ１）に対しては接続されない状態となる。そして、スイッチング素子Ｑ４は、そのハイサイドに接続されたスイッチング素子Ｑ３が上記のようにしてスイッチング動作を停止することに伴って、自身のスイッチング動作も停止されることになる。
このようにして形成される回路は、２本のスイッチング素子を備えたハーフブリッジ結合方式による電流共振形コンバータと等価となる。
つまり、このときの図２に示す回路の動作としては、スイッチング素子Ｑ１がオン／オフすると共に、スイッチング素子Ｑ２が、スイッチング素子Ｑ１に対して交互となるタイミングでオン／オフする、ハーフブリッジ動作としてのスイッチング動作が得られる。このとき、スイッチング素子Ｑ３，Ｑ４は、定常的にスイッチング素子Ｑ３，Ｑ４はオフ状態を維持している。
このようにして、この第２の実施の形態では、ＡＣ２００系のときには、スイッチング動作として、スイッチング素子Ｑ１〜Ｑ４のうち、一方のハーフブリッジ回路を形成するスイッチング素子Ｑ１，Ｑ２によるハーフブリッジ動作が得られることになる。
【０１１７】
なお、図２に示す電源回路では、一次巻線Ｎ１の端部の接続を切り換えるために電磁リレー回路（リレーＲＬ３、リレースイッチＳ１）が追加されるが、例えば図１５に示す先行技術と比較すれば、低コスト化及び基板の小型軽量化の効果は充分に得られているものである。
【０１１８】
このような構成による図２に示す電源回路としても、第１の実施の形態と同様の利点も得られるものである。さらに、この第２の実施の形態の場合、ＡＣ２００系のときには、スイッチング素子Ｑ３だけではなく、スイッチング素子Ｑ４も動作が停止されることになるから、このスイッチング素子Ｑ４によるスイッチング損失分が低減して、それだけ電力変換効率が有利となる。
具体的には、負荷電力Ｐｏ＝３００Ｗで交流入力電圧ＶＡＣ＝２３０Ｖの条件では、交流入力電力が９．４Ｗ低減し、総合電力変換効率は、９６．０％にまで向上される。
【０１１９】
続いては、第３の実施の形態としてのスイッチング電源回路の構成について、図３により説明する。なお、この図に示す電源回路において、図１及び図２と同一部分には同一符号を付して説明を省略する。
【０１２０】
この図に示す電源回路においては、リレースイッチＳ２が追加して設けられる、このリレースイッチＳ２は、端子ｔ１に対して端子ｔ２又は端子ｔ３が択一的に接続されるようにして切り換えが行われる。この場合、リレーＲＬ３は、一次巻線Ｎ１の端部の接続を切り換えるリレースイッチＳ１と、上記リレースイッチＳ２とを連動的に切り換えるようにされる。
【０１２１】
この場合、力率改善回路３を形成するために絶縁コンバータトランスＰＩＴに巻装される三次巻線Ｎ３としては、タップ出力が設けられることで、巻線部Ｎ３Ａと巻線部Ｎ３Ｂとに分割される。そして、このタップ出力が上記リレースイッチＳ２の端子ｔ３に接続される。また、巻線部Ｎ３Ｂ側の端部がリレースイッチＳ２の端子ｔ２に接続される。なお、この場合には、巻線部Ｎ３Ａ＝６Ｔ、巻線部Ｎ３Ｂ＝１Ｔの各巻数が設定される。
【０１２２】
ここで、ＡＣ１００Ｖ系に対応する１５０Ｖ以下の交流入力電圧ＶＡＣが入力されているとする。この場合、図２においても説明したように、リレーＲＬ３が非導通の状態である。このようにリレーＲＬ３が非導通である場合には、リレースイッチＳ２は、端子ｔ１に対して端子ｔ３が接続されるように制御されることになる。
これに対して、ＡＣ２００Ｖ系に対応して１５０Ｖ以上の交流入力電圧ＶＡＣが入力されてリレーＲＬ３が導通する状態となると、リレースイッチＳ２は、端子ｔ１に対して端子ｔ２が接続されるように制御されることになる。
【０１２３】
上記のようにして切り換えが行われることで、交流入力電圧ＶＡＣが１５０Ｖ以下（ＡＣ１００Ｖ系）とされる場合には、三次巻線Ｎ３の巻数が６Ｔとなり、交流入力電圧ＶＡＣが１５０Ｖ以上（ＡＣ２００Ｖ系）となる場合には、三次巻線Ｎ３の巻数が７Ｔとなるように切り換えが行われることになる。つまり、ＡＣ２００Ｖ系時には、ＡＣ１００Ｖ系時よりも、三次巻線Ｎ３の巻線数が増加するようにして切り換えが行われるようにされる
【０１２４】
三次巻線Ｎ３の巻線数が変化すれば、一次巻線Ｎ１との巻線比が変化することになって、三次巻線Ｎ３に励起されて整流電流経路に帰還されるべき交番電圧レベルも変化することになる。
そして、上記のようにして、ＡＣ２００Ｖ系時に三次巻線Ｎ３の巻線数が増加することによっては、三次巻線Ｎ３に励起される交番電圧レベルも上昇して、整流電流経路に帰還される交番電圧レベルも増加することになる。これによっては、力率改善回路３において帰還されるエネルギーが増加するために、より高い力率を得ることが可能となる。
先の第１の実施の形態の電源回路では、図８及び図９に示したように、ＡＣ１００Ｖ系時と比較した場合には、ＡＣ２００Ｖ系時の力率が低下していたものであるが、この第３の実施の形態では、この特性を改善しているものである。
【０１２５】
図１０及び図１１は、第３の実施の形態の電源回路の特性を示している。
図１０は、負荷電力Ｐｏ＝０〜３００Ｗの変動に対するＡＣ→ＤＣ電力変換効率（ηＡＣ／ＤＣ）、力率ＰＦ、及び整流平滑電圧Ｅｉの変化を示す。また、図９は、負荷電力Ｐｏ＝３００Ｗの条件の下で、ＡＣ１００Ｖ系としては交流入力電圧ＶＡＣ＝８５Ｖ〜１５０Ｖ、ＡＣ２００系としては交流入力電圧ＶＡＣ＝１７０Ｖ〜３００Ｖの変動に対するＡＣ→ＤＣ電力変換効率（ηＡＣ／ＤＣ）、力率ＰＦ、及び整流平滑電圧Ｅｉの変化を示している。また、これらの図においても、フルブリッジ動作とした場合の特性を実線により示し、ハーフブリッジ動作とした場合の特性を破線により示している。
また、この場合にも、図１０の実験結果を得るのにあたっては、フルブリッジ動作の特性は交流入力電圧ＶＡＣ＝１００Ｖで一定とした条件で、また、ハーフブリッジ動作の特性は、交流入力電圧ＶＡＣ＝２３０Ｖで一定とした条件で実験を行った。また、図１１に示す実験結果は、負荷電力Ｐｏ＝３００Ｗで一定とした条件で実験を行って得た。
【０１２６】
これらの図１０及び図１１と、先の第１の実施の形態の電源回路の特性図を示した図８及び図９と比較して分かるように、第３の実施の形態の電源回路では、ＡＣ２００Ｖ系に対応するハーフブリッジ動作時において、特に重負荷の条件となるのに従って、力率が向上されていることがわかる。そして、実際の測定結果としては、交流入力電圧ＶＡＣ＝２３０Ｖ時において、負荷電力Ｐｏ＝１２５Ｗ〜３００Ｗの範囲にわたって、力率ＰＦ＝０．７５以上を維持していることが確認された。
【０１２７】
また、図１０及び図１１と、図８及び図９とを比較してみると、第３の実施の形態では、ＡＣ２００Ｖ系時におけるＡＣ→ＤＣ電力変換効率（ηＡＣ／ＤＣ）も向上していることが分かる。
これは、第３の実施の形態の電源回路においても、リレースイッチＳ１による切り換えによって、ＡＣ２００Ｖ系時においてはスイッチング素子Ｑ３，Ｑ４が共に動作を停止することによって、スイッチング素子Ｑ４による電力損失が無くなったことに依る。従って、この図１０及び図１１に示すＡＣ→ＤＣ電力変換効率（ηＡＣ／ＤＣ）の特性については、先の第２の実施の形態としての電源回路においても同様の特性が得られる。
【０１２８】
なお、第３の実施の形態として示した、三次巻線Ｎ３の巻線数を切り換える構成は、図１に示した第１の実施の形態としての電源回路の構成に対して付加してもよいものである。
【０１２９】
また、本発明としては、これまでに説明した電源回路の構成に限定されるものではない。
先ず、第１の実施の形態においては、スイッチング素子Ｑ３，Ｑ４から成るハーフブリッジ回路におけるハイサイドのスイッチング素子Ｑ３のスイッチング動作を停止させることでハーフブリッジ動作を得るようにしている。しかしながら、これに代えて、スイッチング素子Ｑ１，Ｑ２から成るハーフブリッジ回路におけるハイサイドのスイッチング素子Ｑ１のスイッチング動作を停止させるようにしても、同様にして残る３石のスイッチング素子によるハーフブリッジ動作が得られるものである。
また、第２及び第３の実施の形態においても、スイッチング素子Ｑ３，Ｑ４から成るハーフブリッジ回路に代えて、スイッチング素子Ｑ１，Ｑ２から成るハーフブリッジ回路のスイッチング動作を停止させて、スイッチング動作をハーフブリッジ動作とするようにしてもよいものである。
つまり、本発明としての第１と第２のハーフブリッジ回路の関係は、相対的なものである。例えばスイッチング素子Ｑ１，Ｑ２の組を第１のハーフブリッジ回路であるとすれば、スイッチング素子Ｑ３，Ｑ４の組が第２のハーフブリッジ回路となる。逆に、スイッチング素子Ｑ３，Ｑ４の組を第１のハーフブリッジ回路であるとすれば、スイッチング素子Ｑ１，Ｑ２の組が第２のハーフブリッジ回路となる。
【０１３０】
また、スイッチング素子としては、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）など、他励式に使用可能な素子であれば採用が可能である。また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。また、例えば絶縁コンバータトランスＰＩＴの二次側において二次側直流出力電圧を生成するための回路構成としても、適宜変更されて構わない。
【０１３１】
さらには、力率改善回路３の構成としても、上記各実施の形態として示したもの以外に限定されるものではなく、これまでに本出願人が提案してきた各種の電圧帰還方式による回路構成を適用してもよいものとされる。
【０１３２】
【発明の効果】
以上説明したようにして本発明は、力率改善機能を備えるワイドレンジ対応のスイッチング電源回路として、アクティブフィルタを備えない構成を採る。これにより、例えばアクティブフィルタによって力率改善を図る場合よりも電力変換効率が向上されるという効果を有している。
【０１３３】
また、本発明の電源回路としては、アクティブフィルタを構成するための多数の部品素子が不要となる。また、電源回路を構成する電流共振形コンバータ、及び力率改善回路はソフトスイッチング動作であり、スイッチングノイズが大幅に低減されるから、ノイズフィルタを強化する必要もなくなる。
このために、先行技術と比較しては、部品点数が大幅に削減されることになって、電源回路サイズの小型／軽量化を図るすることが可能となる。また、それだけコストダウンが図られることにもなる。
【０１３４】
さらには、アクティブフィルタが省略されたことで、一次側アース電位の干渉が無くなるので、一次側アース電位も安定することとなって、信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。
【図２】第２の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。
【図３】第３の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。
【図４】実施の形態の電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図５】実施の形態の電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図６】実施の形態の電源回路におけるスイッチング素子のゲート−ソース間電圧を示す波形図である。
【図７】本実施の形態の要部の動作を、商用交流電源周期により示す波形図である。
【図８】第１の実施の形態の電源回路についての、負荷変動に対する力率、電力変換効率、整流平滑電圧レベルの特性を示す図である。
【図９】第１の実施の形態の電源回路についての、交流入力電圧の変化に対する力率、電力変換効率、整流平滑電圧レベルの特性を示す図である。
【図１０】第３の実施の形態の電源回路についての、負荷変動に対する力率、電力変換効率、整流平滑電圧レベルの特性を示す図である。
【図１１】第３の実施の形態の電源回路についての、交流入力電圧の変化に対する力率、電力変換効率、整流平滑電圧レベルの特性を示す図である。
【図１２】アクティブフィルタの基本的回路構成を示す回路図である。
【図１３】図１２に示すアクティブフィルタにおける動作を示す波形図である。
【図１４】アクティブフィルタのコントロール回路系の構成を示す回路図である。
【図１５】先行技術として、アクティブフィルタを実装した電源回路の構成例を示す回路図である。
【符号の説明】
１　制御回路、２　コントロールＩＣ、３　力率改善回路、Ｄｉ　ブリッジ整流回路、Ｃｉ　平滑コンデンサ、Ｑ１〜Ｑ４　スイッチング素子、ＣＤＴ−１，ＣＤＴ−２　ドライブトランス、ＰＩＴ　絶縁コンバータトランス、Ｃ１　一次側直列共振コンデンサ、Ｃｐ１，Ｃｐ２　部分共振コンデンサ、Ｎ１　一次巻線（絶縁コンバータトランス）、Ｎ１１，Ｎ２１　一次巻線（ドライブトランス）、Ｎ１２，Ｎ２２　二次巻線（ドライブトランス）、Ｃ３Ａ，Ｃ３Ｂ　コンデンサ、Ｒ３Ａ，Ｒ３Ｂ　抵抗、Ｒ１１，Ｒ２１，Ｒ３１，Ｒ４１　ゲート抵抗、Ｒ１２，Ｒ２２，Ｒ３２，Ｒ４２　ゲート−ソース間抵抗、Ｒ４，Ｒ５，Ｒ６　分圧抵抗、ＺＤ１　ツェナーダイオード、Ｑ５，Ｑ１０　トランジスタ、ＲＬ３　リレー、Ｓ１，Ｓ２　リレースイッチ、Ｌ２０　インダクタ、Ｄ１，Ｄ２　高速リカバリ型ダイオード、ＣＮ　フィルタコンデンサ、Ｎ３　三次巻線、Ｎ３Ａ，Ｎ３Ｂ　巻線部、ＬＦＴ　ラインフィルタトランス、ＣＬアクロスコンデンサ
【図１】
2004120863.tif 000003
【図２】
2004120863.tif 000004
【図３】
2004120863.tif 000005
【図４】
2004120863.tif 000006
【図５】
2004120863.tif 000007
【図６】
2004120863.tif 000008
【図７】
2004120863.tif 000009
【図８】
2004120863.tif 000010
【図９】
2004120863.tif 000011
【図１０】
2004120863.tif 000012
【図１１】
2004120863.tif 000013
【図１２】
2004120863.tif 000014
【図１３】
2004120863.tif 000015
【図１４】
2004120863.tif 000016
【図１５】
2004120863.tif 000017