【手続補正書】
【提出日】平成26年6月24日(2014.6.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造を形成する方法であって、前記方法は、
基板の上に配列され、部分的に完成した１つ以上の電界効果トランジスタ（ＦＥＴ）デバイスの上に、応力誘起層を形成するステップであって、前記部分的に完成した１つ以上のＦＥＴデバイスは、犠牲ダミーゲート構造を含む、前記ステップと、
前記応力誘起層を平坦化し前記犠牲ダミーゲート構造を除去するステップと、
前記部分的に完成した１つ以上のＦＥＴデバイスのチャネル領域に対する、前記応力誘起層による初期の印加応力の値から、前記印加応力の値を向上させるよう、前記応力誘起層の紫外線（ＵＶ）硬化を、前記応力誘起層を平坦化し前記犠牲ダミーゲート構造を除去する前記ステップの後に実施するステップと、
を含む方法。
【請求項２】
前記応力誘起層は、引張窒化物層を含み、前記部分的に完成した１つ以上のＦＥＴデバイスは、ｎ型ＦＥＴ（ＮＦＥＴ）デバイスを含む、請求項１に記載の方法。
【請求項３】
前記犠牲ダミーゲート構造を除去する前記ステップによって画定されたトレンチを、１つ以上の金属ゲート層により充填するステップをさらに含む、請求項２に記載の方法。
【請求項４】
前記１つ以上の金属ゲート層を平坦化するステップをさらに含む、請求項３に記載の方法。
【請求項５】
前記ＵＶ硬化は、前記トレンチを充填する前記ステップおよび前記１つ以上の金属ゲート層を平坦化するステップの後に実施される、請求項３に記載の方法。
【請求項６】
前記応力誘起層および前記トレンチに台形形状を帯びさせるよう、前記ＵＶ硬化は、前記トレンチを前記１つ以上の金属ゲート層により充填するステップより前に実施される、請求項３に記載の方法。
【請求項７】
前記トレンチの前記台形形状は、前記トレンチが、その下端部においてより狭く、その上端部においてより広いような形状である、請求項６に記載の方法。
【請求項８】
前記１つ以上の金属ゲート層により充填する前記ステップより前に、置換高誘電率（ｈｉｇｈ−ｋ）層を前記トレンチ内に形成するステップをさらに含む、請求項３に記載の方法。
【請求項９】
半導体構造を形成する方法であって、前記方法は、
基板の上に配列され、部分的に完成した１つ以上のｎ型電界効果トランジスタ（ＮＦＥＴ）デバイスの上に、引張窒化物層を形成するステップであって、前記部分的に完成した１つ以上のＮＦＥＴデバイスは、ポリシリコン犠牲ダミーゲート構造を含む、前記ステップと、
前記引張窒化物層を平坦化し前記ポリシリコン犠牲ダミーゲート構造を除去するステップと、
前記ポリシリコン犠牲ダミーゲート構造を除去する前記ステップによって画定されたトレンチを、１つ以上の金属ゲート層により充填するステップと、
前記１つ以上の金属ゲート層を平坦化するステップと、
前記引張窒化物層を平坦化し、前記ポリシリコン犠牲ダミーゲート構造を除去し、前記１つ以上の金属ゲート層を平坦化するステップの後に、前記部分的に完成した１つ以上のＮＦＥＴデバイスのチャネル領域に対する、前記引張窒化物層による初期の印加応力の値から、前記印加応力の値を向上させるよう、前記引張窒化物層の紫外線（ＵＶ）硬化を実施するステップと、
を含む方法。
【請求項１０】
前記引張窒化物層は、窒化ケイ素層を含む、請求項９に記載の方法。
【請求項１１】
前記引張窒化物層による前記初期の印加応力は、約０．７ギガパスカル（ＧＰａ）のオーダであり、前記印加応力の前記向上した値は、約１．６ＧＰａのオーダである、請求項１０に記載の方法。
【請求項１２】
前記１つ以上の金属ゲート層は、窒化チタン、窒化タンタル、チタンアルミニウム、窒化チタンアルミニウム、タンタルアルミニウム、窒化タンタルアルミニウム、ハフニウムシリコン合金、窒化ハフニウム、および炭化タンタルのうちの１つ以上を含む、請求項９に記載の方法。
【請求項１３】
前記１つ以上の金属ゲート層により充填する前記ステップより前に、置換高誘電率（ｈｉｇｈ−ｋ）層を前記トレンチ内に形成するステップであって、前記ｈｉｇｈ−ｋ層は、酸化ハフニウム（ＨｆＯ２）を、ＳｉＯ２界面層とともに含む、前記ステップと、
前記ｈｉｇｈ−ｋ層を、その緻密化のためにアニールするステップと、
をさらに含む、請求項９に記載の方法。
【請求項１４】
半導体構造を形成する方法であって、前記方法は、
基板の上に配列され、部分的に完成した１つ以上のｎ型電界効果トランジスタ（ＮＦＥＴ）デバイスの上に、引張窒化物層を形成するステップであって、前記部分的に完成した１つ以上のＮＦＥＴデバイスは、ポリシリコン犠牲ダミーゲート構造を含む、前記ステップと、
前記引張窒化物層を平坦化し前記ポリシリコン犠牲ダミーゲート構造を除去するステップと、
前記引張窒化物層を平坦化し前記ポリシリコン犠牲ダミーゲート構造を除去するステップの後に、前記部分的に完成した１つ以上のＮＦＥＴデバイスのチャネル領域に対する、前記引張窒化物層による初期の印加応力の値から、前記印加応力の値を向上させるよう、前記引張窒化物層の紫外線（ＵＶ）硬化を実施するステップと、
前記ＵＶ硬化の後、前記ポリシリコン犠牲ダミーゲート構造を除去する前記ステップによって画定されたトレンチを、１つ以上の金属ゲート層により充填するステップと、
前記１つ以上の金属ゲート層を平坦化するステップと、
を含む方法。
【請求項１５】
半導体構造を形成する方法であって、前記方法は、
基板の上に配列され、部分的に完成した１つ以上のｎ型電界効果トランジスタ（ＮＦＥＴ）デバイスの上に、引張窒化物層を形成するステップであって、前記部分的に完成した１つ以上のＮＦＥＴデバイスは、ポリシリコン犠牲ダミーゲート構造を含む、前記ステップと、
前記引張窒化物層を平坦化し前記ポリシリコン犠牲ダミーゲート構造を除去するステップと、
前記部分的に完成した１つ以上のＮＦＥＴデバイスのチャネル領域に対する、前記引張窒化物層による初期の印加応力の値から、前記印加応力の値を向上させるよう、前記引張窒化物層の紫外線（ＵＶ）硬化を実施するステップと、
前記ＵＶ硬化の後、前記ポリシリコン犠牲ダミーゲート構造を除去する前記ステップによって画定されたトレンチを、１つ以上の金属ゲート層により充填するステップと、
前記１つ以上の金属ゲート層を平坦化するステップと、
を含み、
前記ＵＶ硬化は、前記引張窒化物層および前記トレンチに台形形状を帯びさせる、方法。
【請求項１６】
前記トレンチの前記台形形状は、前記トレンチが、その下端部においてより狭く、その上端部においてより広いような形状である、請求項１５に記載の方法。
【請求項１７】
基板の上に配列された複数のｎ型電界効果トランジスタ（ＮＦＥＴ）デバイスと、
前記基板の上、かつ前記ＮＦＥＴデバイスのゲート構造間に形成され、紫外線（ＵＶ）硬化された引張窒化物層であって、前記ＵＶ硬化された引張窒化物層の一部は、その下端部がその上端部よりも広い、台形形状を有する、前記ＵＶ硬化された引張窒化物層と、
を含む半導体構造であって、
さらに、前記ＮＦＥＴデバイスの前記ゲート構造は、その上端部がその下端部よりも広い、台形形状を有する、構造。
【請求項１８】
前記引張窒化物層は、窒化ケイ素層を含む、請求項１７に記載の構造。
【請求項１９】
前記引張窒化物層は、約１．６ギガパスカル（ＧＰａ）のオーダの引張応力を提供する、請求項１７に記載の構造。
【請求項２０】
前記ゲート構造は、金属ゲート構造を含む、請求項１７に記載の構造。
【請求項２１】
前記金属ゲート構造は、窒化チタン、窒化タンタル、チタンアルミニウム、窒化チタンアルミニウム、タンタルアルミニウム、窒化タンタルアルミニウム、ハフニウムシリコン合金、窒化ハフニウム、および炭化タンタルのうちの１つ以上を含む、請求項２０に記載の構造。