(57)【要約】【課題】層間絶縁膜に対しビアホール形成のために行うエッチングの時間を短縮することができるとともにクラックが入りにくくすることができる半導体装置を提供する。【解決手段】シリコン基板１上にパッド部を有する第１層目の配線４をパターニングし、基板１上での第１層目の配線４の上側に第１層目の層間絶縁膜（膜５〜８）を介してパッド部を有する第２層目の配線１１を、パッド部が第１層目の配線４のパッド部と接し、かつ、第１層目の配線４のパッド部よりも外側にまで延びるようにパターニングする。基板１上での第２層目の配線１１の上側に第２層目の層間絶縁膜（膜１３，１４，１５）を形成し、マスク１６を用いて第２層目の層間絶縁膜（膜１３，１４，１５）におけるパッド形成領域を含む不要箇所をエッチング除去する。【選択図】　　　　図４
2004103810.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１）に半導体素子が作り込まれるとともに、半導体基板（１）上に多層配線構造を有し、かつ、多層配線構造での層間絶縁膜として流動性のある絶縁膜（７，１４）を用いて平坦化している半導体装置において、
多層配線構造での層間絶縁膜を挟んで配置される上下の配線（４，１１）におけるパッド部分の断面構造として、下側の配線（４）と上側の配線（１１）とが接し、かつ下側の配線（４）に比べ上側の配線（１１）をより外側にまで延設したことを特徴とする半導体装置。
【請求項２】
流動性のある絶縁膜（７，１４）はＳＯＧ膜である請求項１に記載の半導体装置。
【請求項３】
半導体基板（１）に半導体素子が作り込まれるとともに、半導体基板（１）上に多層配線構造を有し、かつ、多層配線構造での層間絶縁膜として流動性のある絶縁膜（７，１４）を用いて平坦化している半導体装置の製造方法であって、
半導体基板（１）上に絶縁膜（２，３）を介して、パッド部を有する第１層目の配線（４）をパターニングする工程と、
半導体基板（１）上での第１層目の配線（４）の上側に第１層目の層間絶縁膜（５〜８）を介して、パッド部を有する第２層目の配線（１１）を、パッド部が第１層目の配線（４）のパッド部と接し、かつ、第１層目の配線（４）のパッド部よりも外側にまで延びるようにパターニングする工程と、
半導体基板（１）上での第２層目の配線（１１）の上側に第２層目の層間絶縁膜（１３，１４，１５）を形成する工程と、
マスク（１６）を用いて第２層目の層間絶縁膜（１３，１４，１５）におけるパッド形成領域を含む不要箇所をエッチング除去する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板に半導体素子が作り込まれるとともに、半導体基板上に多層配線構造を有し、かつ、多層配線構造での層間絶縁膜として流動性のある絶縁膜を用いて平坦化している半導体装置の製造方法であって、
半導体基板の上においてパッド部を有する第ｎ（ｎは自然数）層目の配線をパターニングする工程と、
半導体基板上での第ｎ層目の配線の上側に第ｎ層目の層間絶縁膜を介して、パッド部を有する第（ｎ＋１）層目の配線を、パッド部が第ｎ層目の配線のパッド部と接し、かつ、第ｎ層目の配線のパッド部よりも外側にまで延びるようにパターニングする工程と、
半導体基板上での第（ｎ＋１）層目の配線の上側に第（ｎ＋１）層目の層間絶縁膜を形成する工程と、
マスクを用いて第（ｎ＋１）層目の層間絶縁膜におけるパッド形成領域を含む不要箇所をエッチング除去する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項５】
流動性のある絶縁膜はＳＯＧ膜である請求項３または４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関するものである。
【０００２】
【従来の技術】
ＩＣやＬＳＩ等の半導体装置において多層配線を形成することが行われており、その一例を図９（ａ），（ｂ）に示す。図９（ａ）は半導体装置の平面図であり、図９（ｂ）は図９（ａ）のＢ−Ｂ線での縦断面図である。図９（ａ），（ｂ）において、ポリシリコン１００の上に第１層目の配線１０１が形成され、その上に第２層目の配線１０２が形成されている。符号１０３は第１層目のＳＯＧ膜であり、符号１０４は第２層目のＳＯＧ膜であり、符号１０５，１０６はＴＥＯＳ膜である。
【０００３】
図１０には、多層配線を用いた場合におけるパッド部の断面構造を示す。パッド部において、第１層目の配線１１０と第２層目の配線１１１と第３層目の配線１１２とが積層されている。製造工程においては、図１１に示すように、第１層目の配線１１０を形成した後に層間絶縁膜１２０を形成し、その上に第２層目の配線１１１を形成する。そして、ＴＥＯＳ膜１２１をデポし、ＳＯＧ膜（１２２ａ，１２２ｂ）の塗布およびエッチバックを行い、ＴＥＯＳ膜１２３をデポし、マスク１２４を形成する。その後、図１２（ａ）に示すように、ビアホールを形成すべく、絶縁膜（ＴＥＯＳ膜１２１、ＳＯＧ膜１２２ａ，１２２ｂ、ＴＥＯＳ膜１２３）における不要箇所をエッチング除去し、マスク１２４を除去する。さらに、図１２（ｂ）に示すように、第３層目の配線となる膜（１１２）をデポし、マスク１２５を形成する。その後、図１０に示すように、膜（１１２）での不要箇所をエッチング除去し、マスク１２５を除去する。
【０００４】
このような製造工程において、図１１に示すように、第２層目の配線１１１の形成後に、パッド外周部に堰堤部Ｇが生じ、その結果、ＳＯＧ膜の溜まり部１２２ａが生ずる。図１３には、図１１に対する平面図を示す。図１３においてハッチングを付した領域にＳＯＧ膜１２２ａ，１２２ｂが溜まっている。なお、図９（ｂ）に示す、パッド部以外の配線部においては、パッド部と異なり、ビアホールを形成すべき部位のＳＯＧ膜はエッチバックにより除去されているため、ＳＯＧ膜が残留していない。
【０００５】
この図１１に示す状態で、マスク１２４を用いて第２層目の層間絶縁膜に対しビアホールを形成して第２層目の配線１１１に接続するように第３層目の配線１１２を形成しようとすると、以下の不具合が発生する。長時間のビアホール形成のためのエッチングが必要となり、レジストの後退・消失や、時として除去困難になるポリマの発生が起こり問題である。また、スループットの低下も問題となる。
【０００６】
この解決策として、図１４に示すように、第２層目の配線１１１に堰堤部が形成されないようにパッド部において層間絶縁膜１３０上に第２層目の配線１１１を配置するとともにビアホールを介して第１層目の配線１１０と接続することが考えられる。しかし、このようにすると、第２層目の配線１１１でのパッド部の下にＴＥＯＳ等の層間絶縁膜１３０が在るため、ボンディング時にクラックが発生する等の問題がある。
【０００７】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、層間絶縁膜に対しビアホール形成のために行うエッチングの時間を短縮することができるとともにクラックが入りにくくすることができる半導体装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、多層配線構造での層間絶縁膜を挟んで配置される上下の配線におけるパッド部分の断面構造として、下側の配線と上側の配線とが接し、かつ下側の配線に比べ上側の配線をより外側にまで延設したことを特徴としている。これにより、上側の配線の上に層間絶縁膜を形成する際に、上側の配線において図１１に示したような堰堤部Ｇが形成されにくく、層間絶縁膜における流動性のある絶縁膜がパッド形成領域に溜まりにくくなる。その結果、当該層間絶縁膜におけるパッド形成領域を含む不要箇所をマスクを用いてエッチング除去する際にエッチング時間（層間絶縁膜に対しビアホール形成のために行うエッチングの時間）を短くすることができる。また、パッド部においては層間絶縁膜がないためボンディング時にクラックが発生しにくい。
【０００９】
請求項２に記載のように、流動性のある絶縁膜としてＳＯＧ膜を挙げることができる。
請求項３に記載の発明によれば、半導体基板上に絶縁膜を介して、パッド部を有する第１層目の配線をパターニングし、半導体基板上での第１層目の配線の上側に第１層目の層間絶縁膜を介して、パッド部を有する第２層目の配線を、パッド部が第１層目の配線のパッド部と接し、かつ、第１層目の配線のパッド部よりも外側にまで延びるようにパターニングする。さらに、半導体基板上での第２層目の配線の上側に第２層目の層間絶縁膜を形成し、マスクを用いて第２層目の層間絶縁膜におけるパッド形成領域を含む不要箇所をエッチング除去する。
【００１０】
よって、第２層目の層間絶縁膜を形成する際に、第２層目の配線において図１１に示したような堰堤部Ｇが形成されにくく、層間絶縁膜における流動性のある絶縁膜がパッド形成領域に溜まりにくくなる。その結果、第２層目の層間絶縁膜におけるパッド形成領域を含む不要箇所をマスクを用いてエッチング除去する際にエッチング時間（層間絶縁膜に対しビアホール形成のために行うエッチングの時間）を短くすることができる。また、パッド部においては層間絶縁膜がないためボンディング時にクラックが発生しにくい。
【００１１】
より一般化すると、請求項４に記載のようになる。よって、第（ｎ＋１）層目の層間絶縁膜を形成する際に、第（ｎ＋１）層目の配線において図１１に示したような堰堤部Ｇが形成されにくく、層間絶縁膜における流動性のある絶縁膜がパッド形成領域に溜まりにくくなる。その結果、第（ｎ＋１）層目の層間絶縁膜におけるパッド形成領域を含む不要箇所をマスクを用いてエッチング除去する際にエッチング時間（層間絶縁膜に対しビアホール形成のために行うエッチングの時間）を短くすることができる。また、パッド部においては層間絶縁膜がないためボンディング時にクラックが発生しにくい。
【００１２】
請求項５に記載のように、流動性のある絶縁膜としてＳＯＧ膜を挙げることができる。
【００１３】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。
図１には、本実施形態における半導体装置のパッド形成部分の平面図を示す。また、図１のＡ−Ａ線での縦断面を図２（ａ）に示すとともに、図１のＢ−Ｂ線での縦断面を図２（ｂ）に示す。
【００１４】
図１，２においては、パッド部とその引き出し配線部を示している。本半導体装置は多層配線構造が３層配線であり、多層配線構造での第３層目の配線１７で引き出している。
【００１５】
図１，２において、シリコン基板１には半導体素子として例えばポリシリコンゲートＭＯＳＦＥＴ等が作り込まれている。このシリコン基板１の上面にＬＯＣＯＳ酸化膜２が形成され、その上にＢＰＳＧ膜３が形成されている。さらに、ＢＰＳＧ膜３の上に第１層目の配線４がパターニングされるとともに、第１層目の層間絶縁膜を構成する膜５，６，８が形成されている。膜５はシリコン窒化膜であり、膜６，８はシリコン酸化膜である。さらに、その上側には第２層目の配線１１がパターニングされるとともに、その上に、第２層目の層間絶縁膜としてのＴＥＯＳ膜１３、ＳＯＧ膜１４及びＴＥＯＳ膜１５が形成されている。その上に第３層目の配線１７がパターニングされている。
【００１６】
本実施形態においては、第１層目〜第３層目までの各配線４，１１，１７にはアルミ膜を用いている。
このようにして、本半導体装置は、シリコン基板１上に多層配線構造を有し、かつ、多層配線構造での層間絶縁膜として流動性のある絶縁膜、即ち、ＳＯＧ膜１４及び後記する図３（ａ）でのＳＯＧ膜７を用いて平坦化している。
【００１７】
次に、半導体装置の製造工程を説明する。
図３，４，５には、本実施形態における製造工程毎の断面図を示す。図３，４，５は、図１のＢ−Ｂ線における縦断面での製造工程を表すものである。
【００１８】
まず、図３（ａ）に示すように、シリコン基板１の上面にＬＯＣＯＳ酸化膜２を形成するとともに、その上にＢＰＳＧ膜３を形成する。このとき、シリコン基板１には半導体素子が作り込まれている。さらに、ＢＰＳＧ膜３の上に第１層目の配線となるアルミ膜を成膜し、このアルミ膜の不要箇所を除去して第１層目の配線４をパターニングする。さらには、第１層目の配線４の上を含むＢＰＳＧ膜３の上にシリコン窒化膜５およびシリコン酸化膜６を成膜するとともに、ＳＯＧ膜７をデポおよびエッチバックして段差部にＳＯＧ膜７を残す。さらに、シリコン酸化膜８を成膜する。そして、シリコン酸化膜８の上の所定領域にレジスト９を形成する。
【００１９】
このようにして、第１層目のアルミ膜を所定のパターンにエッチングし、その後に、第１層目の層間絶縁膜としてのシリコン窒化膜５、シリコン酸化膜６，ＳＯＧ膜７およびシリコン酸化膜８を形成し、将来パッドとなる部分の層間絶縁膜を取り除くための（ビアホール形成のための）エッチング用レジスト（マスク）９を形成する。ここで、第１層目の層間絶縁膜の不要箇所を取り除くためのビアホール形成領域は、パッド形成領域を含み、かつ、それよりも大きくなるように形成している。
【００２０】
そして、レジスト９を用いて第１層目の層間絶縁膜に対しビアホール形成のためのエッチングを行うと、図３（ｂ）に示すように、第１層目の配線４のパッド部が露出する。この際、第１層目の層間絶縁膜（膜５，６，７，８）が第１層目の配線（アルミ膜）４よりもエッチングされやすいのでパッド形成領域での第１層目の配線（アルミ膜）４が露出するとともにその周りのＢＰＳＧ膜３が若干エッチングされた状態となる（凹部１０が形成される）。その後、レジスト９を除去する。
【００２１】
さらに、図３（ｃ）に示すように、第２層目の配線となるアルミ膜（１１）をデポし、パッド部を残して第２層目のアルミ膜（１１）をエッチング除去するためのレジスト（マスク）１２を形成する。
【００２２】
引き続き、図４（ａ）に示すように、第２層目のアルミ膜（１１）における不要箇所をエッチング除去する。これにより、第２層目の配線１１がパターニングされる。このエッチング終了後にレジスト１２を除去する。
【００２３】
そして、図４（ｂ）に示すように、第２層目の層間絶縁膜（膜１３，１４，１５）を形成する。詳しくは、ＴＥＯＳ膜１３をデポし、ＳＯＧ膜１４を塗布およびエッチバックし、ＴＥＯＳ膜１５をデポする。次に、第２層目の層間絶縁膜（膜１３，１４，１５）におけるパッド形成領域を含む不要箇所を除去すべく、ビアホール形成のためのエッチング用マスク１６を形成する。この状態は、従来技術の図１１に対応するものである。また、この時の平面図を図６に示す。図６は従来技術の図１３に対応するものである。
【００２４】
さらに、図４（ｂ）のマスク１６を用いて層間絶縁膜（膜１３，１４，１５）に対し、図４（ｃ）に示すようにビアホール形成のためのエッチングを行う。
ここで、本実施形態では第２層目の配線（アルミ膜）１１に堰堤部がないため、ＳＯＧ膜１４を塗布し所定量エッチバックした後は、パッド形成領域（パッド用ビアホール形成部）にはＳＯＧ膜が残らず、凹部１０において第２層目の配線（アルミ膜）１１が側溝の役割を果たしこの部分においてＳＯＧ膜１４が溜まるのみである。その結果、必要最低限のエッチング時間でパッド形成領域にビアホールが形成できる。
【００２５】
なお、本実施形態において、パッド部以外の配線部は図９に示したものと同じ構造であり、パッド部のみが異なる。
その後、マスク１６を除去し、図５（ａ）に示すように、第３層目の配線となるアルミ膜（１７）をデポするとともにその上にレジスト１８を形成する。そして、図５（ｂ）に示すように、アルミ膜（１７）においてパッド部を残して同アルミ膜（１７）をエッチングする。これにより、第３層目の配線１７がパターニングされる。その後、レジスト１８を除去する。
【００２６】
以上のように、本実施形態においては以下の工程を備えている。図３（ａ）に示すように、半導体基板としてのシリコン基板１上に絶縁膜としてのＬＯＣＯＳ酸化膜２およびＢＰＳＧ膜３を介して、パッド部を有する第１層目の配線４をパターニングする。そして、図４（ａ）に示すように、シリコン基板１上での第１層目の配線４の上側に第１層目の層間絶縁膜（膜５〜８）を介して、パッド部を有する第２層目の配線１１を、パッド部が第１層目の配線４のパッド部と接し、かつ、第１層目の配線４のパッド部よりも外側にまで延びるようにパターニングする。さらに、図４（ｂ）に示すように、シリコン基板１上での第２層目の配線１１の上側に第２層目の層間絶縁膜（膜１３，１４，１５）を形成する。その後、図４（ｂ），（ｃ）に示すように、マスク１６を用いて第２層目の層間絶縁膜（膜１３，１４，１５）におけるパッド形成領域を含む不要箇所をエッチング除去する。
【００２７】
よって、図４（ｂ），（ｃ）に示すように、第２層目の層間絶縁膜（膜１３，１４，１５）を形成する際に、第２層目の配線１１において図１１に示したような堰堤部Ｇが形成されにくく、層間絶縁膜（膜１３，１４，１５）における流動性のある絶縁膜としてのＳＯＧ膜１４がパッド形成領域に溜まりにくくなる。その結果、第２層目の層間絶縁膜（膜１３，１４，１５）におけるパッド形成領域を含む不要箇所をマスク１６を用いてエッチング除去する際に、即ち、層間絶縁膜（膜１３，１４，１５）に対しビアホール形成のためのエッチングを行う際に、エッチング時間を短くすることができる。また、パッド部においては層間絶縁膜（膜５，６，８）がないためボンディング時にクラックが発生しにくい。
【００２８】
そのためには、図３（ｂ）に示すように、シリコン基板１上での第１層目の配線４の上側に配する第１層目の層間絶縁膜５〜８を、第１層目の配線４のパッド部よりも外側までエッチング除去した後に、図４（ａ）に示すように、第２層目の配線１１を形成すればよい。
【００２９】
また、半導体装置の構造としては、図１，２に示すように、多層配線構造での層間絶縁膜を挟んで配置される上下の配線４，１１におけるパッド部分の断面構造として、下側の配線４と上側の配線１１とが接し、かつ下側の配線４に比べ上側の配線１１をより外側にまで延設した。よって、上側の配線１１の上に層間絶縁膜としてのＴＥＯＳ膜１３、ＳＯＧ膜１４およびＴＥＯＳ膜１５を形成する際に、上側の配線１１において図１１に示したような堰堤部Ｇが形成されにくい。このことから、層間絶縁膜（膜１３，１４，１５）における流動性のある絶縁膜としてのＳＯＧ膜１４がパッド形成領域に溜まりにくくなる。それゆえ、当該層間絶縁膜におけるパッド形成領域を含む不要箇所をマスク１６を用いてエッチング除去する際に、即ち、層間絶縁膜（膜１３，１４，１５）に対しビアホール形成のためのエッチングを行う際に、エッチング時間を短くすることができる。また、パッド部においては層間絶縁膜（膜５，６，８，１３，１４，１５）がないためボンディング時にクラックが発生しにくい。
【００３０】
以下、より詳しい説明を加える。
図１１においては第１層目の層間絶縁膜１２０に対しビアホールを形成する際に第１層目の層間絶縁膜１２０に対するビアホールが第１層目の配線（アルミ膜）１１０の端部よりも内側にきている。そのため、図４（ｂ）と比較して図１１では第２層目の配線（アルミ膜）１１１での外周部に堰堤部Ｇが形成されている。その結果、図１３に示すように、パッド形成領域にＳＯＧ溜まり１２２ａができ、第２層目の層間絶縁膜（１２１，１２２ａ，１２２ｂ，１２３）に対するビアホール形成のためのエッチングを行うために必要な時間が長くなり、ポリマ発生やレジストの耐性上の問題を引き起こす。
【００３１】
これに対し本実施形態においては図４（ｂ）において堰堤部が形成されておらず、パッド形成領域にＳＯＧ溜まりができるのを抑制して第２層目の層間絶縁膜（膜１３，１４，１５）に対するビアホール形成のためのエッチングを行うために必要な時間を短くできる。それゆえ、ポリマ発生を抑制できるとともにレジストの耐性上の問題を引き起こすこともない。
【００３２】
以上のように、堰堤部を作らないことによりＳＯＧの溜まりをなくし（もしくは減らし）ビアホール形成のためのエッチング時間を短縮してポリマ発生やレジストの耐性の問題をなくすことができる。つまり、ＳＯＧ等の流動性の絶縁膜を用いて平坦化された層間絶縁膜を有する多層配線構造の半導体装置において、パッド部を形成する場合、ＳＯＧ溜まりができることを抑制することができる。その結果、ビアホール形成のためのエッチング時間が長くなってポリマが発生したりレジスト耐性による不具合が発生するといったことを解消することができる。
【００３３】
また、図１４の場合に比べ第２層目の配線におけるパッド形成領域に層間絶縁膜を残さないことでボンディング時にパッド形成領域にクラックが入る問題をなくすことができる。
【００３４】
図１，２に代わり、図７，８に示すように、第３層アルミ／第２層アルミ／第１層アルミで引き出すようにしてもよい。なお、図８は、図７のＣ−Ｃ線での縦断面図である。図７中、ハッチングを付した部分がＳＯＧ膜１４が在る部位である。
【００３５】
これまでの実施形態における説明では多層配線構造として３層の場合について説明してきたが、ＩＣ、ＬＳＩ等において４層以上の配線構造を持つ場合に適用することができる。つまり、半導体装置の製造方法として、半導体基板の上においてパッド部を有する第ｎ（ｎは自然数）層目の配線をパターニングする。そして、半導体基板上での第ｎ層目の配線の上側に第ｎ層目の層間絶縁膜を介して、パッド部を有する第（ｎ＋１）層目の配線を、パッド部が第ｎ層目の配線のパッド部と接し、かつ、第ｎ層目の配線のパッド部よりも外側にまで延びるようにパターニングする。さらに、半導体基板上での第（ｎ＋１）層目の配線の上側に第（ｎ＋１）層目の層間絶縁膜を形成する。その後に、マスクを用いて第（ｎ＋１）層目の層間絶縁膜におけるパッド形成領域を含む不要箇所をエッチング除去する。よって、第（ｎ＋１）層目の層間絶縁膜を形成する際に、第（ｎ＋１）層目の配線において図１１に示したような堰堤部Ｇが形成されにくく、層間絶縁膜における流動性のある絶縁膜がパッド形成領域に溜まりにくくなる。これにより、第（ｎ＋１）層目の層間絶縁膜におけるパッド形成領域を含む不要箇所をマスクを用いてエッチング除去する際にエッチング時間（層間絶縁膜に対しビアホール形成のために行うエッチングの時間）を短くすることができる。また、パッド部においては層間絶縁膜がないためボンディング時にクラックが発生しにくい。
【図面の簡単な説明】
【図１】実施形態における半導体装置のパッド形成部分の平面図。
【図２】（ａ），（ｂ）は図１のＢ−Ｂ線およびＣ−Ｃ線での縦断面図。
【図３】（ａ），（ｂ），（ｃ）は半導体装置の製造工程を説明するための縦断面図。
【図４】（ａ），（ｂ），（ｃ）は半導体装置の製造工程を説明するための縦断面図。
【図５】（ａ），（ｂ）は半導体装置の製造工程を説明するための縦断面図。
【図６】半導体装置の製造工程を説明するための平面図。
【図７】別例における半導体装置のパッド形成部分の平面図。
【図８】図７のＣ−Ｃ線での縦断面図。
【図９】（ａ），（ｂ）は半導体装置を示す図。
【図１０】従来技術を説明するための多層配線を用いた場合におけるパッド部の断面構造を示す図。
【図１１】従来技術を説明するための半導体装置の製造工程を示す縦断面図。
【図１２】（ａ），（ｂ）は従来技術を説明するための半導体装置の製造工程を示す縦断面図。
【図１３】従来技術を説明するための半導体装置の平面図。
【図１４】従来技術を説明するための多層配線を用いた場合におけるパッド部の断面構造を示す図。
【符号の説明】
１…シリコン基板、２…ＬＯＣＯＳ酸化膜、３…ＢＰＳＧ膜、４…配線（第１層目の配線）、５…シリコン窒化膜、６…シリコン酸化膜、７…ＳＯＧ膜、８…シリコン酸化膜、１１…配線（第２層目の配線）、１３…ＴＥＯＳ膜、１４…ＳＯＧ膜、１５…ＴＥＯＳ膜、１６…マスク、１７…配線（第３層目の配線）。
【図１】
2004103810.tif 000003
【図２】
2004103810.tif 000004
【図３】
2004103810.tif 000005
【図４】
2004103810.tif 000006
【図５】
2004103810.tif 000007
【図６】
2004103810.tif 000008
【図７】
2004103810.tif 000009
【図８】
2004103810.tif 000010
【図９】
2004103810.tif 000011
【図１０】
2004103810.tif 000012
【図１１】
2004103810.tif 000013
【図１２】
2004103810.tif 000014
【図１３】
2004103810.tif 000015
【図１４】
2004103810.tif 000016