【手続補正書】
【提出日】平成24年2月22日(2012.2.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
正味の第１の導電型から正味の第２の導電型へ横方向に交互に配置された、複数の交互にドープされた領域からなるコレクタと、
前記コレクタと電気的に接触するコレクタコンタクトと、
前記コレクタの下の高濃度にドープされた埋め込み層と、
ベースコンタクトと電気的に接触し、正味の第２の導電型にドープされ、前記複数の交互にドープされた領域の一部まで広がるベースと、及び
ベース内に配置され、正味の第１の導電型にドープされたエミッタとからなり、
エミッタの下の交互にドープされた領域の一部が横方向に約３×１０１２ｃｍ-２未満の濃度でドープされていることを特徴とするバイポーラトランジスタ。
【請求項２】
前記エミッタの下に配置された交互にドープされた領域の一部は、正味の第１の導電型にドープされていることを特徴とする請求項１に記載のバイポーラトランジスタ。
【請求項３】
前記エミッタの下に配置された前記ドープされた領域に隣接するよう配置された少なくとも１つの第２のドープされた領域を更に含み、前記少なくとも１つの第２のドープされた領域が正味の第２の導電型にドープされることを特徴とする請求項２に記載のバイポーラトランジスタ。
【請求項４】
前記エミッタの下に配置された前記ドープされた領域は、ＢＶＣＥＯの絶対値未満の大きさの逆バイアス・コレクタ・ベース電圧で空乏することを特徴とする請求項３に記載のバイポーラトランジスタ。
【請求項５】
第２のバイポーラトランジスタを更に含み、前記バイポーラトランジスタが前記第２のバイポーラトランジスタより大きい降伏電圧を有することを特徴とする請求項１に記載のバイポーラトランジスタ。
【請求項６】
前記エミッタの下に配置された前記ドープされた領域に隣接するよう配置された前記第２のドープされた領域は、ＢＶＣＥＯ降伏電圧の大きさより小さい逆バイアス・コレクタ・ベース電圧では完全に空乏しないことを特徴とする請求項３に記載のバイポーラトランジスタ。
【請求項７】
前記エミッタの下の前記ドープされた領域の一部は、前記エミッタに自己整合することを特徴とする請求項１に記載のバイポーラトランジスタ。
【請求項８】
基板上に素子層を形成する工程と、
前記素子層に埋め込み領域を形成する工程と、
前記素子層上に正味の第１の導電型にドープされた第１の層を形成する工程と、
前記第１の層に第２の導電型のドーパント材料を使用して、前記第１の導電型にドープされた少なくとも１つの領域に結合した少なくとも１つの第２の導電型領域を形成する工程と、
前記第１の層にベース領域を形成する工程と、及び
前記ベース領域の一部にエミッタを形成する工程からなることを特徴とするバイポーラトランジスタの製造方法。
【請求項９】
前記エミッタは前記少なくとも１つの第２の導電型領域のうち１つの上に形成されることを特徴とする請求項８に記載のバイポーラトランジスタの製造方法。
【請求項１０】
前記エミッタは前記少なくとも１つの第１の導電型領域のうち１つの上に形成されることを特徴とする請求項８に記載のバイポーラトランジスタの製造方法。
【請求項１１】
前記素子層への第２の埋め込み領域を形成する工程を更に含み、前記第１の埋め込み領域は正味の第１の導電型にドープされ、前記第２の埋め込み領域は正味の第２の導電型にドープされ、更に、ＮＰＮバイポーラトランジスタは前記第１の埋め込み領域を使用して形成され、ＰＮＰバイポーラトランジスタは前記第２の埋め込み領域を使用して形成されることを特徴とする請求項８に記載のバイポーラトランジスタの製造方法。
【請求項１２】
前記上にエミッタが形成される領域に隣接する領域は、コレクタ・ベース接合の逆バイアス下では完全に空乏しないことを特徴とする請求項８に記載のバイポーラトランジスタの製造方法。
【請求項１３】
ＶＣＢの絶対値がＢＶＣＥＯの絶対値未満の場合、前記上にエミッタが形成される領域は完全に空乏しないことを特徴とする請求項８に記載のバイポーラトランジスタの製造方法。
【請求項１４】
基板上に素子層を形成する工程と、
前記素子層の一部が露出する開口部からなるパターン化層を前記素子層上に形成する工程と、
前記素子層の露出部に第１の導電型ドーパントを設け、前記素子層内に第１の導電型ドーパントの列を形成する工程と、
前記素子層の露出部に第２の導電型ドーパントを設け、前記素子層内に真性ベースを形成する工程と、及び
前記露出した素子層に接触するエミッタを形成する工程とからなるバイポーラトランジスタの製造方法。
【請求項１５】
基板上に第１の導電型の素子層を形成する工程と、
前記素子層の第１の部分に第１の導電型の高濃度にドープされた第１の埋め込み領域を形成する工程と、
前記素子層の第２の部分に第２の導電型の高濃度にドープされた第２の埋め込み領域を形成する工程と、
前記素子層上に第１の導電型のエピタキシャル層を形成する工程と、
前記第１の導電型の高濃度にドープされた第１の埋め込み領域のうち少なくとも１つの上に第２の導電型の２つの領域を形成する工程と、及び
前記第２の導電型の高濃度にドープされた第２の埋め込み領域のうち少なくとも１つの上に第２の導電型の１つの領域を形成する工程からなることを特徴とするバイポーラトランジスタの製造方法。
【請求項１６】
前記第１の導電型はＮ型であり、前記第２の導電型はＰ型であり、前記方法は更に、
前記素子層の前記第１の部分の前記第１の導電型の高濃度にドープされた第１の埋め込み領域のうち少なくとも１つの上に、ＮＰＮコレクタの少なくとも１つのＰ型列を拡散形成する工程と、
前記素子層の前記第２の部分の前記第２の導電型の高濃度にドープされた第２の埋め込み領域のうち少なくとも１つの上に、ＰＮＰコレクタの少なくとも１つのＰ型列を拡散形成する工程とを含む請求項１５に記載のバイポーラトランジスタの製造方法。
【請求項１７】
前記第１の導電型はＰ型であり、前記第２の導電型はＮ型であり、前記方法は更に、
前記素子層の前記第１の部分の前記第１の導電型の高濃度にドープされた第１の埋め込み領域のうち少なくとも１つの上に、ＰＮＰコレクタの少なくとも１つのＮ型列を拡散形成する工程と、
前記素子層の前記第２の部分の前記第２の導電型の高濃度にドープされた第２の埋め込み領域のうち少なくとも１つの上に、ＮＰＮコレクタの少なくとも１つのＮ型列を拡散形成する工程とを含む請求項１５に記載のバイポーラトランジスタの製造方法。
【請求項１８】
基板と、
前記基板の少なくとも１つの第１の領域に形成され正味の第１の導電型にドープされた少なくとも１つの第１のベースと、
前記少なくとも１つの第１のベースの下に配置され、正味の第２の導電型にドープされた第１のドープされた領域と、前記第１のドープされた領域の反対側に配置され、正味の第１の導電型にドープされた少なくとも２つの第２のドープされた領域とからなる少なくとも１つの第１のコレクタと、
前記第１のドープされた領域と前記少なくとも２つの第２のドープされた領域の下に埋め込まれた少なくとも１つの高濃度にドープされた層と、
前記少なくとも１つの第１のベース内に配置され、前記正味の第２の導電型にドープされた少なくとも１つの第１のエミッタと、
前記基板の少なくとも１つの第２の領域に形成され前記正味の第２の導電型にドープされた少なくとも１つの第２のベースと、
前記第２のベースの下に配置され、前記正味の第１の導電型にドープされた第３のドープされた領域と、前記第３のドープされた領域の反対側に配置され、前記正味の第２の導電型にドープされた少なくとも２つの第４のドープされた領域とからなる少なくとも１つの第２のコレクタと、
前記少なくとも１つの第３のドープされた領域と前記少なくとも２つの第４のドープされた領域の下に埋め込まれた少なくとも１つの高濃度にドープされた層と、及び
前記少なくとも１つの第２のベース内に配置され、前記正味の第１の導電型にドープされた少なくとも１つの第２のエミッタとからなる相補型バイポーラトランジスタ。
【請求項１９】
上に前記エミッタが形成される領域に隣接する領域は、コレクタ・ベース接合の逆バイアス下では完全に空乏しないことを特徴とする請求項１８に記載のバイポーラトランジスタ。
【請求項２０】
ＶＣＢの絶対値がＢＶＣＥＯの絶対値未満の場合、上に前記エミッタが形成される領域は完全に空乏しないことを特徴とする請求項１８に記載のバイポーラトランジスタ。