【手続補正書】
【提出日】平成24年7月23日(2012.7.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ホスト材料と量子スピン欠陥とを含むソリッドステートシステムであって、前記量子スピン欠陥が室温で約300μs以上のT2を有し、前記ホスト材料が、約20ppb以下の全窒素濃度を有する単結晶CVDダイヤモンドの層を含み、前記量子スピン欠陥が形成されている所に最も近い表面上の点に中心がある約5μmの半径の円によって定義される領域内の前記単結晶ダイヤモンドの表面粗さRqが約10nm以下である、前記ソリッドステートシステム。
【請求項２】
前記量子スピン欠陥が前記単結晶ダイヤモンド層の表面の約100μm以内に位置している、請求項1に記載のソリッドステートシステム。
【請求項３】
前記単結晶CVDダイヤモンドホスト材料中の常磁性欠陥の濃度が約1ppm以下である、請求項1又は２に記載のソリッドステートシステム。
【請求項４】
前記単結晶ダイヤモンドホスト材料が、約1.5×10-6cm2V-1以上の、27℃(300K)で測定された積μτ（μは電荷キャリアの移動度であり、τは電荷キャリアの寿命である）を有する、請求項1〜３のいずれか1項に記載のソリッドステートシステム。
【請求項５】
前記単結晶ダイヤモンドホスト材料が、1V/μmの印加場及び27℃(300K)で測定された約150μm以上の高収集距離を有する、請求項1〜４のいずれか1項に記載のソリッドステートシステム。
【請求項６】
前記量子スピン欠陥のms=±1からms=0状態への遷移の安定性が、特定周波数を有する光子の数対その光子の周波数のヒストグラムのピークのFWHMが約500MHz以下であるようなものである、請求項1〜５のいずれか1項に記載のソリッドステートシステム。
【請求項７】
前記量子スピン欠陥がNV中心である、請求項1〜６のいずれか1項に記載のソリッドステートシステム。
【請求項８】
少なくとも1つの量子スピン欠陥が、磁気スピンを有する他の要素から約0.02μm以上離れている、請求項1〜７のいずれか1項に記載のソリッドステートシステム。
【請求項９】
NV中心の濃度が10ppm以下である、請求項1〜８のいずれか1項に記載のソリッドステートシステム。
【請求項１０】
前記ホスト材料の表面がエッチングされている、請求項1〜９のいずれか1項に記載のソリッドステートシステム。
【請求項１１】
前記ホスト材料の表面が、前記表面上でホスト材料のさらなる薄層を成長させることによって加工されており、かつ前記さらなる薄層が約100μm以下の厚さを有する、請求項1〜１０のいずれか1項に記載のソリッドステートシステム。
【請求項１２】
前記量子スピン欠陥が、前記さらなる薄層に存在する、請求項１１に記載のソリッドステートシステム。
【請求項１３】
欠陥に関連する表面エッチングフィーチャーの密度が5×103/mm2である、請求項1〜１２のいずれか1項に記載のソリッドステートシステム。
【請求項１４】
前記量子スピン欠陥が、磁気スピンを有する他の要素から約0.02μm以上離れている、請求項1〜１３のいずれか1項に記載のソリッドステートシステム。
【請求項１５】
ホスト材料と、室温で約300μs以上のT2を有する量子スピン欠陥とを含むソリッドステートシステムであって、前記ホスト材料が約20ppb以下の全窒素濃度を有する単結晶CVDダイヤモンドの層を含む前記ソリッドステートシステムの調製方法であって、以下の工程：量子スピン欠陥が形成されているホスト材料の表面を、前記量子スピン欠陥が形成されている所に最も近い表面上の点に中心がある約5μmの半径の円によって定義される領域内の前記単結晶ダイヤモンドの表面粗さRqが約10nm以下になるように加工する工程
を含む方法。
【請求項１６】
ホスト材料と、室温で約300μs以上のT2を有する量子スピン欠陥とを含むソリッドステートシステムであって、前記ホスト材料が、約20ppb以下の全窒素濃度を有する、化学蒸着(CVD)プロセスによって調製された単結晶ダイヤモンドを含む前記ソリッドステートシステムの調製方法であって、以下の工程：
前記ホスト材料内に量子スピン欠陥を形成する工程（ここで、前記ホスト材料の表面は、前記量子スピン欠陥が形成される所に最も近い表面上の点に中心がある約5μmの半径の円によって定義される領域内の前記単結晶ダイヤモンドの表面粗さRqが約10nm以下であるように加工されている）
を含む方法。
【請求項１７】
前記単結晶ダイヤモンドホスト材料が、27℃(300K)で測定された約1.5×10-6cm2V-1以上の積μτ（μは電荷キャリアの移動度であり、τは電荷キャリアの寿命である）を有する、請求項１５又は１６に記載の方法。
【請求項１８】
前記単結晶ダイヤモンドホスト材料が、1V/μmの印加場及び27℃(300K)で測定された約150μm以上の高収集距離を有する、請求項１５〜１７のいずれか1項に記載の方法。
【請求項１９】
前記単結晶ダイヤモンドホスト材料の表面がエッチングによって加工される、請求項１５〜１８のいずれか1項に記載の方法。
【請求項２０】
前記単結晶ダイヤモンドホスト材料の表面が、前記表面上でホスト材料のさらなる薄層を成長させることによって加工され、かつ前記さらなる薄層が約100μm以下の厚さを有する、請求項１５〜１９のいずれか1項に記載の方法。
【請求項２１】
前記ソリッドステートシステムを、約600〜約900℃の範囲の温度で約0.1〜約16時間の時間アニールするさらなる工程を含む、請求項１５〜２０のいずれか1項に記載の方法。
【請求項２２】
前記ソリッドステートシステムを、約1000℃以上の温度で約0.1〜約16時間の時間アニールするさらなる工程を含む、請求項１５〜２１のいずれか1項に記載の方法。
【請求項２３】
約20ppb以下の全窒素濃度を有する単結晶CVDダイヤモンドのスピントロニクス用途での使用。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
（実施例6）
実施例5に従ってサンプルを調製した。
Ar-Cl2 ICPエッチングした表面を次の条件下でマイクロ波プラズマ暴露エッチングに供した。
ガス混合物：30/150/1200（全てsccm）のO2/Ar/H2
圧力：333×102Pa
温度：800℃
持続時間：5分
このエッチングによって表面内で暴露された欠陥の数を光学顕微鏡で数えると、約5×102mm-2であることが分かった。
以下に本発明の態様を示す。
1.  ホスト材料と量子スピン欠陥とを含むソリッドステートシステムであって、前記量子スピン欠陥が室温で約300μs以上のT2を有し、前記ホスト材料が、約20ppb以下の全窒素濃度を有する単結晶CVDダイヤモンドの層を含み、前記量子スピン欠陥が形成されている所に最も近い表面上の点に中心がある約5μmの半径の円によって定義される領域内の前記単結晶ダイヤモンドの表面粗さRqが約10nm以下である、前記ソリッドステートシステム。
2.  前記量子スピン欠陥が前記単結晶ダイヤモンド層の表面の約100μm以内に位置している、上記1に記載のソリッドステートシステム。
3.  前記単結晶CVDダイヤモンドホスト材料中のホウ素の濃度が約100ppb以下である、上記1又は2に記載のソリッドステートシステム。
4.  前記単結晶CVDダイヤモンドホスト材料中の非補償置換ホウ素の濃度が約100ppb以下である、上記1〜3のいずれか1項に記載のソリッドステートシステム。
5.  前記単結晶CVDダイヤモンドホスト材料中のケイ素の濃度が約100ppb以下である、上記1〜4のいずれか1項に記載のソリッドステートシステム。
6.  約1332.5cm-1のシフトにおけるダイヤモンドラマン線の強度に対して正規化された737nmのフォトルミネセンス線の強度で特徴づけられる（両者とも前記単結晶CVDダイヤモンドホスト材料内-196℃(77K)の温度で測定される）ケイ素空孔の濃度が約0.5である、上記1〜5いずれか1項に記載のソリッドステートシステム。
7.  前記単結晶CVDダイヤモンドホスト材料中の常磁性欠陥の濃度が約1ppm以下である、上記1〜6のいずれか1項に記載のソリッドステートシステム。
8.  前記単結晶CVDダイヤモンドホスト材料中のいずれの単一非水素不純物の濃度も約5ppm以下である、上記1〜7のいずれか1項に記載のソリッドステートシステム。
9.  前記単結晶CVDダイヤモンドホスト材料中の、水素とその同位体を除く全不純物含量が約10ppm以下である、上記1〜8のいずれか1項に記載のソリッドステートシステム。
10.  前記単結晶ダイヤモンドホスト材料中の水素不純物の濃度が約1018cm-3以下である、上記1〜9のいずれか1項に記載のソリッドステートシステム。
11.  前記単結晶ダイヤモンドホスト材料が、約1.5×10-6cm2V-1以上の、27℃(300K)で測定された積μτ（μは電荷キャリアの移動度であり、τは電荷キャリアの寿命である）を有する、上記1〜10のいずれか1項に記載のソリッドステートシステム。
12.  前記単結晶ダイヤモンドホスト材料が、オフ状態で、50V/μmの印加場にて27℃(300K)で測定された約1×1012Ωcm以上の抵抗率R1を有する、上記1〜11のいずれか1項に記載のソリッドステートシステム。
13.  前記単結晶ダイヤモンドホスト材料が、27℃(300K)で測定された約2400cm2V-1s-1以上の電子移動度（μe）を有する、上記1〜12のいずれか1項に記載のソリッドステートシステム。
14.  前記単結晶ダイヤモンドホスト材料が、27℃(300K)で測定された約2100cm2V-1s-1以上の正孔移動度（μh）を有する、上記1〜13のいずれか1項に記載のソリッドステートシステム。
15.  前記単結晶ダイヤモンドホスト材料が、1V/μmの印加場及び27℃(300K)で測定された約150μm以上の高収集距離を有する、上記1〜14のいずれか1項に記載のソリッドステートシステム。
16.  前記量子スピン欠陥のms=±1からms=0状態への遷移の安定性が、特定周波数を有する光子の数対その光子の周波数のヒストグラムのピークのFWHMが約500MHz以下であるようなものである、上記1〜15のいずれか1項に記載のソリッドステートシステム。
17.  前記量子スピン欠陥がNV中心である、上記1〜16のいずれか1項に記載のソリッドステートシステム。
18.  前記NV中心が14Nを含む、上記17に記載のソリッドステートシステム。
19.  前記NV中心が15Nを含む、上記17に記載のソリッドステートシステム。
20.  少なくとも1つの量子スピン欠陥が、磁気スピンを有する他の要素から約0.02μm以上離れている、上記1〜19のいずれか1項に記載のソリッドステートシステム。
21.  NV中心の濃度が10ppm以下である、上記1〜20のいずれか1項に記載のソリッドステートシステム。
22.  前記ホスト材料の表面がエッチングされている、上記1〜21のいずれか1項に記載のソリッドステートシステム。
23.  前記ホスト材料の表面が機械研磨によって加工されている、上記1〜22のいずれか1項に記載のソリッドステートシステム。
24.  前記ホスト材料の表面が、前記表面上でホスト材料のさらなる薄層を成長させることによって加工されており、かつ前記さらなる薄層が約100μm以下の厚さを有する、上記1〜23のいずれか1項に記載のソリッドステートシステム。
25.  前記量子スピン欠陥が、前記さらなる薄層に存在する、上記24に記載のソリッドステートシステム。
26.  欠陥に関連する表面エッチングフィーチャーの密度が5×103/mm2である、上記1〜25のいずれか1項に記載のソリッドステートシステム。
27.  前記量子スピン欠陥が、磁気スピンを有する他の要素から約0.012μm以上離れている、上記1〜26のいずれか1項に記載のソリッドステートシステム。
28.  前記ホスト材料の表面が16Oで終端処理されている、上記1〜27のいずれか1項に記載のソリッドステートシステム。
29.  前記ホスト材料の、前記量子スピン欠陥に最も近い表面の約95%以上が16Oで終端処理されている、上記28に記載のソリッドステートシステム。
30.  量子リピーター、量子暗号デバイス又は量子計算デバイスである、上記1〜29のいずれか1項に記載のソリッドステートシステム。
31.  ホスト材料と、室温で約300μs以上のT2を有する量子スピン欠陥とを含むソリッドステートシステムであって、前記ホスト材料が約20ppb以下の全窒素濃度を有する単結晶CVDダイヤモンドの層を含む前記ソリッドステートシステムの調製方法であって、以下の工程：量子スピン欠陥が形成されているホスト材料の表面を、前記量子スピン欠陥が形成されている所に最も近い表面上の点に中心がある約5μmの半径の円によって定義される領域内の前記単結晶ダイヤモンドの表面粗さRqが約10nm以下になるように加工する工程
を含む方法。
32.  ホスト材料と、室温で約300μs以上のT2を有する量子スピン欠陥とを含むソリッドステートシステムであって、前記ホスト材料が、約20ppb以下の全窒素濃度を有する、化学蒸着(CVD)プロセスによって調製された単結晶ダイヤモンドを含む前記ソリッドステートシステムの調製方法であって、以下の工程：
前記ホスト材料内に量子スピン欠陥を形成する工程（ここで、前記ホスト材料の表面は、前記量子スピン欠陥が形成される所に最も近い表面上の点に中心がある約5μmの半径の円によって定義される領域内の前記単結晶ダイヤモンドの表面粗さRqが約10nm以下であるように加工されている）
を含む方法。
33.  前記単結晶ダイヤモンドホスト材料が、27℃(300K)で測定された約1.5×10-6cm2V-1以上の積μτ（μは電荷キャリアの移動度であり、τは電荷キャリアの寿命である）を有する、上記31又は32に記載の方法。
34.  前記単結晶ダイヤモンドホスト材料が、27℃(300K)で測定された約2400cm2V-1s-1以上の電子移動度（μe）を有する、上記31〜33のいずれか1項に記載の方法。
35.  前記単結晶ダイヤモンドホスト材料が、27℃(300K)で測定された約2100cm2V-1s-1以上の正孔移動度（μh）を有する、上記31〜34のいずれか1項に記載の方法。
36.  前記単結晶ダイヤモンドホスト材料が、1V/μmの印加場及び27℃(300K)で測定された約150μm以上の高収集距離を有する、上記31〜35のいずれか1項に記載の方法。
37.  前記単結晶ダイヤモンドホスト材料中の水素不純物の濃度が約1018cm-3以下である、上記31〜36のいずれか1項に記載の方法。
38.  前記単結晶ダイヤモンドホスト材料の表面がエッチングによって加工される、上記31〜37のいずれか1項に記載の方法。
39.  前記単結晶ダイヤモンドホスト材料の表面が機械研磨によって加工される、上記31〜38のいずれか1項に記載の方法。
40.  前記エッチングがAr/Cl2エッチングである、上記38又は39に記載の方法。
41.  前記単結晶ダイヤモンドホスト材料の表面が、前記表面上でホスト材料のさらなる薄層を成長させることによって加工され、かつ前記さらなる薄層が約100μm以下の厚さを有する、上記31〜40のいずれか1項に記載の方法。
42.  前記量子スピン欠陥が、前記さらなる薄層に存在する、上記41に記載の方法。
43.  欠陥に関連する表面エッチングフィーチャーの密度が5×103/mm2であるように前記表面が加工される、上記38〜42のいずれか1項に記載の方法。
44.  前記ソリッドステートシステムを、約600〜約900℃の範囲の温度で約0.1〜約16時間の時間アニールするさらなる工程を含む、上記31〜43のいずれか1項に記載の方法。
45.  前記ソリッドステートシステムを、約1000℃以上の温度で約0.1〜約16時間の時間アニールするさらなる工程を含む、上記31〜44のいずれか1項に記載の方法。
46.  前記量子スピン欠陥が、前記単結晶ダイヤモンドホスト材料の加工表面下約100μm未満の深さに形成される、上記31〜45のいずれか1項に記載の方法。
47.  前記量子スピン欠陥がNV中心である、上記31〜46のいずれか1項に記載の方法。
48.  前記NV中心が14Nを含む、上記47に記載の方法。
49.  前記NV中心が15Nを含む、上記47に記載の方法。
50.  前記NV中心が、窒素イオン注入、窒素原子注入又は窒素含有イオン注入によって形成される、上記47〜49のいずれか1項に記載の方法。
51.  約20ppb以下の全窒素濃度を有する単結晶CVDダイヤモンドのスピントロニクス用途での使用。
52.  前記単結晶ダイヤモンド材料が、27℃(300K)で測定された約1.5×10-6cm2V-1以上の積μτ（μは電荷キャリアの移動度であり、τは電荷キャリアの寿命である）を有する、上記51に記載の使用。
53.  前記単結晶ダイヤモンド材料が、27℃(300K)で測定された約2400cm2V-1s-1以上の電子移動度（μe）を有する、上記51又は52に記載の使用。
54.  前記単結晶ダイヤモンドホスト材料が、27℃(300K)で測定された約2100cm2V-1s-1以上の正孔移動度（μh）を有する、上記51〜53のいずれか1項に記載の使用。
55.  前記単結晶ダイヤモンドホスト材料が、1V/μmの印加場及び27℃(300K)で測定された約150μm以上の高収集距離を有する、上記51〜54のいずれか1項に記載の使用。
56.  前記単結晶ダイヤモンドが、NV中心である量子スピン欠陥を含む、上記51〜55のいずれか1項に記載の使用。