(57)【要約】【課題】スイッチング素子の故障、特に、短絡故障が生じた場合に、関連する機器が損傷しないよう確実に保護することが出来る蓄電装置の電圧均一化回路を得ることを目的とする。【解決手段】変圧器Ｔの各巻線にそれぞれセルＣ１、Ｃ２、Ｃ３およびスイッチング素子ＳＳ１、ＳＳ２、ＳＳ３と逆並列接続ダイオードＤ１、Ｄ２、Ｄ３が接続され、各スイッチング素子を同期してオンオフさせることにより各セルの電圧を均一化させる回路において、各スイッチング素子ＳＳ１、ＳＳ２、ＳＳ３と直列に保護抵抗Ｒ１、Ｒ２、Ｒ３を挿入する。これによって、スイッチング素子短絡故障時の過電流が抑制され関連機器への損傷波及が防止される。【選択図】　　　　図１
2004096931.tif 000002
【特許請求の範囲】
【請求項１】
互いに並列に接続されてない複数の蓄電素子からなる蓄電装置の上記各蓄電素子と並列に接続された巻線を複数備え上記各巻線の巻数比が上記各蓄電素子の定格電圧比となるよう設定された変圧器、上記各蓄電素子と上記各巻線との間に挿入されたスイッチング素子、このスイッチング素子と逆並列接続されたダイオード、および上記各スイッチング素子を同時に所定の周波数でオンオフさせることにより上記各蓄電素子に充電される電圧比をその定格電圧比に等しくさせる電圧均一化制御手段を備えた蓄電装置の電圧均一化回路において、
上記各蓄電素子と上記各巻線との間に上記各スイッチング素子と直列に挿入された保護抵抗を備えたことを特徴とする蓄電装置の電圧均一化回路。
【請求項２】
互いに並列に接続されてない複数の蓄電素子からなる蓄電装置の上記各蓄電素子の電圧をその定格電圧比に均一化させる蓄電装置の電圧均一化回路であって、
直流電圧源、上記各蓄電素子と並列に接続され複数の第１の巻線および上記直流電圧源と並列に接続された第２の巻線を備え上記各第１の巻線の巻数比が上記各蓄電素子の定格電圧となるよう設定された変圧器、上記各蓄電素子と上記各第１の巻線との間に挿入された第１のスイッチング素子、上記各第１のスイッチング素子と逆並列接続された第１のダイオード、上記直流電圧源と上記第２の巻線との間に挿入された第２のスイッチング素子、上記第２のスイッチング素子と逆並列接続された第２のダイオード、上記第２のスイッチング素子を所定の周波数でオンオフさせる駆動側制御手段、および上記各第１の巻線毎に設けられ上記第２のスイッチング素子のオン動作時上記第２の巻線を介して上記各第１の巻線に誘起される電圧に基づき当該第１の巻線に接続された上記第１のスイッチング素子をオンさせる従動側制御手段を備えた蓄電装置の電圧均一化回路において、
上記各蓄電素子と上記各第１の巻線との間に上記各第１のスイッチング素子と直列に挿入された保護抵抗を備えたことを特徴とする蓄電装置の電圧均一化回路。
【請求項３】
互いに並列に接続されてない複数の蓄電素子からなる蓄電装置の上記各蓄電素子の電圧をその定格電圧比に均一化させる蓄電装置の電圧均一化回路であって、
直流電圧源、上記各蓄電素子と並列に接続された複数の第１の巻線、上記直流電圧源と並列に接続された第２の巻線および上記各第１の巻線と対になって設けられた複数の第３の巻線を備え上記各第１の巻線の巻数比が上記各蓄電素子の定格電圧となるよう設定された変圧器、上記各蓄電素子と上記各第１の巻線との間に挿入された第１のスイッチング素子、上記各第１のスイッチング素子と逆並列接続された第１のダイオード、上記直流電圧源と上記第２の巻線との間に挿入された第２のスイッチング素子、上記第２のスイッチング素子と逆並列接続された第２のダイオード、上記第２のスイッチング素子を所定の周波数でオンオフさせる駆動側制御手段、および上記各第３の巻線毎に設けられ上記第２のスイッチング素子のオン動作時上記第２の巻線を介して上記各第３の巻線に誘起される電圧に基づき当該第３の巻線と対となる上記第１の巻線に接続された上記第１のスイッチング素子をオンさせる従動側制御手段を備えた蓄電装置の電圧均一化回路において、
上記各蓄電素子と上記各第１の巻線との間に上記各第１のスイッチング素子と直列に挿入された保護抵抗を備えたことを特徴とする蓄電装置の電圧均一化回路。
【請求項４】
上記保護抵抗の抵抗値を、それが接続される蓄電素子の定格電圧をその定格電流で除した値以上に設定したことを特徴とする請求項１ないし３のいずれかに記載の蓄電装置の電圧均一化回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、キャパシタや２次電池等の蓄電素子を複数個、例えば直列に接続して構成される蓄電装置における該各蓄電素子の電圧を、スイッチング素子のオンオフ動作により均一化する電圧均一化回路に係り、特に、そのスイッチング素子故障時の保護に関するものである。
【０００２】
【従来の技術】
高圧大容量の蓄電装置は、例えば、蓄電素子として電気二重層キャパシタを使用しこれを複数個直列に接続してモジュールを構成し、更にこれを単位に複数のモジュールを直列接続して蓄電バンクを構成するが、この場合、バンクの構成単位である各蓄電素子（セル）の容量偏差に伴う各セル電圧の不均一性を解消する対策が必要となる。
本願発明者は、先に特願２００２−１３４７９２により、電力損失を伴う外部抵抗を使用することなく各セルの電圧均一化が高速度に成される蓄電装置を紹介した。
【０００３】
図７は、上掲出願で紹介した電圧均一化回路を示す構成図である。ここでは、３個のセルＣ１、Ｃ２、Ｃ３の電圧を均一化する場合を示している。そして、セルＣ１、Ｃ２、Ｃ３はそれぞれ変圧器Ｔの各巻線に並列に接続されている。更に、セルＣ１と巻線との間、セルＣ２と巻線との間、およびセルＣ３と巻線との間に、それぞれスイッチング素子ＳＳ１と逆並列接続されたダイオードＤ１、スイッチング素子ＳＳ２と逆並列接続されたダイオードＤ２、およびスイッチング素子ＳＳ３と逆並列接続されたダイオードＤ３が挿入されている。
そして、この例では、セルＣ１、Ｃ２、Ｃ３の静電容量が、それぞれ１００Ｆ、１１０Ｆ、および１２０Ｆであり、当初の電圧が、それぞれ２．７Ｖ、２．６Ｖ、２．５Ｖとなっている。
【０００４】
この状態でスイッチング素子ＳＳ１、ＳＳ２、ＳＳ３に外部から同期信号を供給して一定周期でオンオフさせると、図８に示すように電圧均一化の動作がなされる。
即ち、同図（Ｂ）に示すように、初期電圧の高いセルＣ１から電流が流出（放電）し初期電圧の低いセルＣ３に電流が流入（充電）し、同図（Ａ）に示すように、各セルＣ１、Ｃ２、Ｃ３の電圧は、静電容量を加重平均した電圧２．６２Ｖに収斂し均一化される。
更に多くのセル、モジュールで構成する大容量蓄電装置にあっても、同様の回路構成を採用することにより各セルの電圧均一化を実現することが出来る。
なお、図７では、変圧器Ｔの各巻線の巻数が互いに等しいので、電圧均一化は文字通り各セルの電圧を等しくするものであるが、各巻線の巻数を異ならせた場合は、各セルの電圧は接続される巻線の巻数比に等しくなり、本願ではこれらの場合も電圧均一化と称するものとする。後述する本願発明の説明においては特にこの巻数比については触れないが上記説明内容と同様である。
【０００５】
【発明が解決しようとする課題】
以上の電圧均一化回路では、複数のセルの数だけのスイッチング素子を使用しそれらのオンオフ動作に基づき電圧均一化がなされるので、いずれかのスイッチング素子が故障し、正常なオンオフ動作を行わない場合を想定した対策が必要となる。
図９は、先の図７と同じ回路で、スイッチング素子ＳＳ３が故障し短絡状態（常時閉の状態）となった場合を想定したものである。図１０はこの場合の電圧、電流変化を示すもので、各セル、巻線の電流は非常に増大するとともに、電圧均一化の動作も作用しない。
図１１に、オンオフするサイクルベースの電圧電流波形を示すが、特に同図（Ｂ）に示すように、短絡故障のスイッチング素子ＳＳ３の電流Ｉ３はオフ期間にも検出され、この電流が変圧器を直流励磁してその鉄心を飽和させ、図１０（Ｂ）に示す大きな電流が流れるものと考えられる。この状態を放置すると、セルは勿論、変圧器等各構成部品が破損することになりその保護が必要となる。
【０００６】
図１２は、反対に、スイッチング素子が開放故障となった場合で、ここでは、スイッチング素子ＳＳ１が常時開となったとしている。図１３はこの場合の電圧、電流変化を示すものである。この例では、セルＣ１の電圧が２．７Ｖと、他のセルＣ２、Ｃ３の電圧２．６Ｖ、２．５Ｖより高いが、スイッチング素子ＳＳ１が開放故障となっているので、セルＣ１からの放電は行われず、セルＣ２とＣ３との間で電圧均一化の動作がなされる。
開放故障のスイッチング素子に接続されたセルの電圧が最高値でない場合は、スイッチング素子に逆並列接続されたダイオードが正常であれば他のセルから上記ダイオードを経て当該セルの充電がなされる。
従って、スイッチング素子の開放故障は、電圧が最高のセルに接続されたスイッチング素子で発生した場合に、そのセルの電圧がその高い値に止まる（高止まり状態）という現象となる。これ自体、危険というものではないが、適当な方法で各セルの電圧を個別に検出しその結果からスイッチング素子の開放故障を探知することが望ましい。
【０００７】
この発明は以上のような観点からなされたもので、スイッチング素子の故障、特に、短絡故障が生じた場合に、関連する機器が損傷しないよう確実に保護することが出来る蓄電装置の電圧均一化回路を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る蓄電装置の電圧均一化回路は、互いに並列に接続されてない複数の蓄電素子からなる蓄電装置の上記各蓄電素子と並列に接続された巻線を複数備え上記各巻線の巻数比が上記各蓄電素子の定格電圧比となるよう設定された変圧器、上記各蓄電素子と上記各巻線との間に挿入されたスイッチング素子、このスイッチング素子と逆並列接続されたダイオード、および上記各スイッチング素子を同時に所定の周波数でオンオフさせることにより上記各蓄電素子に充電される電圧比をその定格電圧比に等しくさせる電圧均一化制御手段を備えた蓄電装置の電圧均一化回路において、
上記各蓄電素子と上記各巻線との間に上記各スイッチング素子と直列に挿入された保護抵抗を備えたものである。
【０００９】
また、この発明に係る蓄電装置の電圧均一化回路は、直流電圧源、上記各蓄電素子と並列に接続され複数の第１の巻線および上記直流電圧源と並列に接続された第２の巻線を備え上記各第１の巻線の巻数比が上記各蓄電素子の定格電圧となるよう設定された変圧器、上記各蓄電素子と上記各第１の巻線との間に挿入された第１のスイッチング素子、上記各第１のスイッチング素子と逆並列接続された第１のダイオード、上記直流電圧源と上記第２の巻線との間に挿入された第２のスイッチング素子、上記第２のスイッチング素子と逆並列接続された第２のダイオード、上記第２のスイッチング素子を所定の周波数でオンオフさせる駆動側制御手段、および上記各第１の巻線毎に設けられ上記第２のスイッチング素子のオン動作時上記第２の巻線を介して上記各第１の巻線に誘起される電圧に基づき当該第１の巻線に接続された上記第１のスイッチング素子をオンさせる従動側制御手段を備えた蓄電装置の電圧均一化回路において、
上記各蓄電素子と上記各第１の巻線との間に上記各第１のスイッチング素子と直列に挿入された保護抵抗を備えたものである。
【００１０】
また、この発明に係る蓄電装置の電圧均一化回路は、直流電圧源、上記各蓄電素子と並列に接続された複数の第１の巻線、上記直流電圧源と並列に接続された第２の巻線および上記各第１の巻線と対になって設けられた複数の第３の巻線を備え上記各第１の巻線の巻数比が上記各蓄電素子の定格電圧となるよう設定された変圧器、上記各蓄電素子と上記各第１の巻線との間に挿入された第１のスイッチング素子、上記各第１のスイッチング素子と逆並列接続された第１のダイオード、上記直流電圧源と上記第２の巻線との間に挿入された第２のスイッチング素子、上記第２のスイッチング素子と逆並列接続された第２のダイオード、上記第２のスイッチング素子を所定の周波数でオンオフさせる駆動側制御手段、および上記各第３の巻線毎に設けられ上記第２のスイッチング素子のオン動作時上記第２の巻線を介して上記各第３の巻線に誘起される電圧に基づき当該第３の巻線と対となる上記第１の巻線に接続された上記第１のスイッチング素子をオンさせる従動側制御手段を備えた蓄電装置の電圧均一化回路において、
上記各蓄電素子と上記各第１の巻線との間に上記各第１のスイッチング素子と直列に挿入された保護抵抗を備えたものである。
【００１１】
また、この発明に係る蓄電装置の電圧均一化回路は、上記保護抵抗の抵抗値を、それが接続される蓄電素子の定格電圧をその定格電流で除した値以上に設定したものである。
【００１２】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１における蓄電装置の電圧均一化回路を示す構成図である。蓄電装置を構成する蓄電素子としてのキャパシタセル（ここでは、電気二重層キャパシタを採用）Ｃ１、Ｃ２、Ｃ３は、それぞれ変圧器Ｔの各巻線と並列に接続されている。そして、セルＣ１と巻線との間、セルＣ２と巻線との間、およびセルＣ３と巻線との間には、それぞれスイッチング素子ＳＳ１と逆並列接続されたダイオードＤ１、スイッチング素子ＳＳ２と逆並列接続されたダイオードＤ２、およびスイッチング素子ＳＳ３と逆並列接続されたダイオードＤ３が挿入されるとともに、各スイッチング素子ＳＳ１、ＳＳ２、ＳＳ３と直列に保護抵抗Ｒ１、Ｒ２、Ｒ３が接続されている。
即ち、従来の図７の回路に保護抵抗Ｒ１、Ｒ２、Ｒ３を新たに付加することにより、スイッチング素子の短絡故障による回路の電流増大を抑制している。
【００１３】
図２は、この保護抵抗の抵抗値として、セルの定格電圧をその定格電流で除した値に設定した場合における、スイッチング素子ＳＳ３短絡故障時の状態を示し、図３はその場合の電圧、電流変化を示すものである。
具体的な諸元を示すと以下の通りである。
セルの定格電圧（最大充電電圧）Ｖｍ：ＤＣ２．７Ｖ
セルの定格電流Ｉｓ：１５Ａ
保護抵抗設定値Ｒｓ＝Ｖｍ／Ｉｓ＝２．７／１５＝０．１８≒０．２（Ω）
【００１４】
図３（Ｂ）から、保護抵抗の無い図１０（Ｂ）の場合に比較して、回路に流れる電流が大幅に低減していることが判る。即ち、最も大きな電流Ｉ３は、最高値１５Ａに達した後速やかに減少しており、また、電流Ｉ１、Ｉ２も最大６Ａ程度に止まっている。
図４は、これら保護抵抗Ｒ１、Ｒ２、Ｒ３を付加した場合の、電圧均一化動作を示す図である。保護抵抗を付加しない先の図１３の特性と比較すると、充放電電流値が低減しこの結果動作時間は長くなっているが電圧均一化動作は支障無く達成されていることが判る。
【００１５】
なお、この電圧均一化動作において保護抵抗で消費される損失を算出すると以下の通りでほとんど問題にならないオーダであることが判る。
即ち、セル間の電圧差を０．２Ｖとすると、図４から、放電側の電流（保護抵抗に流れる電流）Ｉｓｍは、ピーク値で０．５Ａとなり、平均値では、三角波が５０％デューティで流れるので０．１２５Ａとなる。従って、保護抵抗に消費される電力Ｐｒは次式で得られる。
Ｐｒ＝Ｉｓｍ２・Ｒｓ＝０．１２５２・０．２＝０．００３（Ｗ）
【００１６】
以上のように、電圧均一化動作中は、保護抵抗に電流が流れ、極僅かであるが上述したオーダの損失が発生する。しかし、電圧均一化の動作が終了し蓄電装置として負荷に電力を供給（放電）する場合、この負荷電流は保護抵抗には流れないのでこの放電に伴う損失は発生しない。この場合、図１の回路では、各セルは回路的に互いに独立で各セル毎に負荷に放電する形になっているが、各セルを互いに直列に接続しこの直列に接続した複数のセルから負荷に放電する場合も、その放電電流が保護抵抗に流れず損失を発生しないという点ではセルが独立の場合と同様である。
【００１７】
以上のように、この発明の実施の形態１においては、各スイッチング素子と直列に所定値の保護抵抗を挿入したので、たとえ、いずれかのスイッチング素子が短絡故障となってもそれに伴う回路電流の増大が各セルの定格電流値以下に大幅に抑制され関連機器の損傷が確実に防止される。
なお、上記事例では、保護抵抗の所定値として、セルの定格電圧を定格電流で除した値以上としたが、これに限られるものではなく、セルやその他の関連機器の電流耐量を勘案して上記範囲内ではない適当な値に設定してもよいことは勿論である。
【００１８】
実施の形態２．
図５は、この発明の実施の形態２における蓄電装置の電圧均一化回路を示す構成図である。電圧均一化対象の各セル毎にスイッチング素子（ここでは、スイッチング素子と逆並列接続されたダイオードとが一体となったＩＧＢＴを使用している）を接続している点は先の実施の形態１と同様であるが、スイッチング素子の駆動系が異なる。
即ち、直流電圧源であるセルＣ３は変圧器Ｔの第２の巻線ＷＤと並列に接続され、セルＣ３と巻線ＷＤとの間にＩＧＢＴ３が挿入され、このＩＧＢＴ３はゲート信号発生器ＧＤからのゲート信号に基づきオンオフ駆動される。しかし、セルＣ１、Ｃ２とこれらが接続される変圧器Ｔの第１の巻線Ｗ１、Ｗ２との間にそれぞれ挿入されたＩＧＢＴ１およびＩＧＢＴ２には個別のゲート信号発生器は無く、以下の従動側制御手段が接続されている。
【００１９】
即ち、変圧器Ｔに、それぞれ第１の巻線Ｗ１、Ｗ２と対になって第３の巻線Ｗ１Ａ、Ｗ２Ａを設け、巻線Ｗ１Ａには、ダイオードＤ６と、抵抗Ｒ１０およびＲ１１とキャパシタＣ１１との並列体からなる分圧器とが接続されこの分圧器の出力がＩＧＢＴ１のゲートに送出される。また、巻線Ｗ２Ａには、ダイオードＤ７と、抵抗Ｒ２０およびＲ２２とキャパシタＣ２２との並列体からなる分圧器が接続されこの分圧器の出力がＩＧＢＴ２のゲートに送出される。
動作としては、ゲート信号発生器ＧＤからのゲート信号は１個のＩＧＢＴ３のみに供給され、ＩＧＢＴ３がオンすると、セルＣ３の電圧が変圧器Ｔの巻線ＷＤに印加され、他の巻線に同極性の電圧を誘起する。そして、巻線Ｗ１Ａに誘起した電圧はダイオードＤ６を経て抵抗Ｒ１０、Ｒ１１で分圧されてＩＧＢＴ１のゲートに印加されＩＧＢＴ１をオンさせる。全く同様にして、巻線Ｗ２Ａに誘起した電圧によりＩＧＢＴ２がオンする。
ゲート信号発生器ＧＤからのゲート信号によりＩＧＢＴ３がオフすると、変圧器Ｔの各巻線に逆極性のパルス状の電圧が発生しこの電圧によりＩＧＢＴ１、２はオフする。
【００２０】
以上のように、図５の回路では、ゲート信号は１個のスイッチング素子（ＩＧＢＴ３）に供給してやればよく、他の全てのスイッチング素子（ここでは、ＩＧＢＴ１、２）には供給すること無く電圧均一化動作が可能となるので、特に、多数のモジュールで構成する大容量蓄電装置において、同期したゲート信号を多数供給するための信号線が不要となって構成が簡便になるという利点がある。
しかるに、セルと同数の多数のスイッチング素子（ＩＧＢＴ）を使用する点では、実施の形態１の場合と同様であり、これら素子のいずれかが短絡故障となった場合の対策が必要となり、図５では、実施の形態１と同様、各スイッチング素子と直列に保護抵抗Ｒ１、Ｒ２、Ｒ３を挿入している。
【００２１】
これら保護抵抗によりスイッチング素子の短絡故障時、回路の電流が適正に抑制され部品を損傷させる不具合が解消される点は先の実施の形態１の場合と全く同様であるので、説明の再録はしない。
なお、図５では、ＩＧＢＴ３の回路にも保護抵抗Ｒ３を挿入しているが、このＩＧＢＴ３は駆動側素子として常に十分管理されており、故障はしない、または故障しても直ちに検知され必要な保護動作がなされるとして、従動側のスイッチング素子（図５ではＩＧＢＴ１、２）にのみ、従って、第１の巻線Ｗ１、Ｗ２にのみ保護抵抗（図５ではＲ１、Ｒ２）を挿入するようにしてもよい。
【００２２】
実施の形態３．
図６は、この発明の実施の形態３における蓄電装置の電圧均一化回路を示す構成図である。先の実施の形態２と異なるのは、変圧器Ｔの第３の巻線を無くし、第１の巻線Ｗ１、Ｗ２自体に以下の従動側制御手段を接続している。
即ち、巻線Ｗ１に、キャパシタＣ１１と、抵抗Ｒ１０および抵抗Ｒ１１とキャパシタＣ１１１との並列体からなる分圧器とが接続されこの分圧器の出力がＩＧＢＴ１のゲートに送出される。同様に、巻線Ｗ２に、キャパシタＣ２２と、抵抗Ｒ２０および抵抗Ｒ２２とキャパシタＣ２２２との並列体からなる分圧器とが接続されこの分圧器の出力がＩＧＢＴ２のゲートに送出される。
【００２３】
この場合、ゲート信号発生器ＧＤからのゲート信号によりＩＧＢＴ３がオンすると、セルＣ３の電圧がＩＧＢＴ３を経て変圧器Ｔの第２の巻線ＷＤに印加され、第１の巻線Ｗ１、Ｗ２に同極性の電圧を誘起する。巻線Ｗ１に誘起した電圧は、キャパシタＣ１１を経て抵抗Ｒ１０、Ｒ１１で分圧されてＩＧＢＴ１のゲートに印加されＩＧＢＴ１をオンさせる。全く同様にして、巻線Ｗ２に誘起した電圧によりＩＧＢＴ２がオンする。
ゲート信号発生器ＧＤからのゲート信号によりＩＧＢＴ３がオフすると、変圧器Ｔの各巻線に逆極性のパルス状の電圧が発生しこの電圧によりＩＧＢＴ１、２はオフする。
従動側制御手段のキャパシタＣ１１は、ＩＧＢＴ１がオンしたときセルＣ１のの電圧がゲート回路に印加してＩＧＢＴ１を自己保持することを防ぐためセルＣ１の電圧を遮断するためのものである。Ｃ２２も同様である。
【００２４】
従って、この実施の形態３では、先の実施の形態２の場合より更に簡単な構成で各セルの電圧均一化の動作が可能となる。
もっとも、セルと同数の多数のスイッチング素子（ＩＧＢＴ）を使用する点では、この実施の形態３も実施の形態２の場合と同様であり、これら素子のいずれかが短絡故障となった場合の対策が必要となり、図６では、各スイッチング素子と直列に保護抵抗Ｒ１、Ｒ２、Ｒ３を挿入している。
【００２５】
従って、実施の形態２と同様、これら保護抵抗によりスイッチング素子の短絡故障時、回路の電流が適正に抑制され部品を損傷させる不具合が解消される。
また、図６では、ＩＧＢＴ３の回路にも保護抵抗Ｒ３を挿入しているが、実施の形態２で説明したと同様、このＩＧＢＴ３は駆動側素子として常に十分管理されており、故障はしない、または故障しても直ちに検知され必要な保護動作がなされるとして、従動側のスイッチング素子（図６ではＩＧＢＴ１、２）にのみ、従って、第１の巻線Ｗ１、Ｗ２にのみ保護抵抗（図６ではＲ１、Ｒ２）を挿入するようにしてもよい。
【００２６】
なお、図６では、第２の巻線ＷＤには以下の駆動側補正制御手段を設けているが、その構成および動作について説明する。
即ち、ＩＢＧＴ３と直列に逆極性で接続された第３のスイッチング素子とこれに逆並列接続された第３のダイオードとからなるＩＧＢＴ４を設け、更に、巻線ＷＤに、キャパシタＣ３３と、抵抗Ｒ３０および抵抗Ｒ３３とキャパシタＣ３３３との並列体からなる分圧器とが接続されこの分圧器の出力がＩＧＢＴ４のゲートに送出される。
【００２７】
ところで、本願発明の電圧均一化動作は、変圧器を介して行われるが、この場合、変圧器の各巻線には各セルの異なる電圧が印加されるので、この差電圧による僅かな直流偏磁が発生し、この直流偏磁が累積すると変圧器の変圧作用が一時的に乱れ、スイッチング素子のオフ期間で不整なパルス電圧が発生しセルの電圧均一化精度が低下するケースが生じる。
上記駆動側補正制御手段は、このオフ期間で不整パルスが発生した場合、ＩＧＢＴ４を強制的にオンさせセルＣ３の電圧を巻線ＷＤに印加して従動側のセルＣ１、Ｃ２のＩＧＢＴ１、２もオンさせる。これにより、電圧均一化精度の低下が改善される。
【００２８】
なお、以上の説明では、保護抵抗は線形特性のもの、即ち、それに流れる電流の大きさに拘わらず抵抗値が一定のものとしたが、非線形の抵抗、例えば、常時は低抵抗値で過電流が流れると発熱して高抵抗値となる抵抗器を採用すれば、スイッチング素子の短絡故障に基づく電流を確実に抑制するとともに、正常時の電圧均一化動作も速やかになされるという利点がある。
【００２９】
また、以上の説明では、蓄電素子としていずれも電気二重層キャパシタをしているが、他の種類のキャパシタであってもよく、また、２次電池であってもこの発明は同様に適用でき同等の効果を奏するものである。
更に、複数の蓄電素子は、回路的に互いに独立である場合に限られず、互いに直列に接続されている場合にも同様に適用することが出来る。
【００３０】
【発明の効果】
以上のように、この発明に係る蓄電装置の電圧均一化回路は、互いに並列に接続されてない複数の蓄電素子からなる蓄電装置の上記各蓄電素子と並列に接続された巻線を複数備え上記各巻線の巻数比が上記各蓄電素子の定格電圧比となるよう設定された変圧器、上記各蓄電素子と上記各巻線との間に挿入されたスイッチング素子、このスイッチング素子と逆並列接続されたダイオード、および上記各スイッチング素子を同時に所定の周波数でオンオフさせることにより上記各蓄電素子に充電される電圧比をその定格電圧比に等しくさせる電圧均一化制御手段を備えた蓄電装置の電圧均一化回路において、
上記各蓄電素子と上記各巻線との間に上記各スイッチング素子と直列に挿入された保護抵抗を備えたので、特に上記スイッチング素子のいずれかで短絡故障がに発生した場合の過電流が抑制され関連機器への損傷波及が確実に防止される。
【００３１】
また、この発明に係る蓄電装置の電圧均一化回路は、直流電圧源、上記各蓄電素子と並列に接続され複数の第１の巻線および上記直流電圧源と並列に接続された第２の巻線を備え上記各第１の巻線の巻数比が上記各蓄電素子の定格電圧となるよう設定された変圧器、上記各蓄電素子と上記各第１の巻線との間に挿入された第１のスイッチング素子、上記各第１のスイッチング素子と逆並列接続された第１のダイオード、上記直流電圧源と上記第２の巻線との間に挿入された第２のスイッチング素子、上記第２のスイッチング素子と逆並列接続された第２のダイオード、上記第２のスイッチング素子を所定の周波数でオンオフさせる駆動側制御手段、および上記各第１の巻線毎に設けられ上記第２のスイッチング素子のオン動作時上記第２の巻線を介して上記各第１の巻線に誘起される電圧に基づき当該第１の巻線に接続された上記第１のスイッチング素子をオンさせる従動側制御手段を備えた蓄電装置の電圧均一化回路において、
上記各蓄電素子と上記各第１の巻線との間に上記各第１のスイッチング素子と直列に挿入された保護抵抗を備えたので、特に上記スイッチング素子のいずれかで短絡故障が発生した場合の過電流が抑制され関連機器への損傷波及が確実に防止される。
【００３２】
また、この発明に係る蓄電装置の電圧均一化回路は、直流電圧源、上記各蓄電素子と並列に接続された複数の第１の巻線、上記直流電圧源と並列に接続された第２の巻線および上記各第１の巻線と対になって設けられた複数の第３の巻線を備え上記各第１の巻線の巻数比が上記各蓄電素子の定格電圧となるよう設定された変圧器、上記各蓄電素子と上記各第１の巻線との間に挿入された第１のスイッチング素子、上記各第１のスイッチング素子と逆並列接続された第１のダイオード、上記直流電圧源と上記第２の巻線との間に挿入された第２のスイッチング素子、上記第２のスイッチング素子と逆並列接続された第２のダイオード、上記第２のスイッチング素子を所定の周波数でオンオフさせる駆動側制御手段、および上記各第３の巻線毎に設けられ上記第２のスイッチング素子のオン動作時上記第２の巻線を介して上記各第３の巻線に誘起される電圧に基づき当該第３の巻線と対となる上記第１の巻線に接続された上記第１のスイッチング素子をオンさせる従動側制御手段を備えた蓄電装置の電圧均一化回路において、
上記各蓄電素子と上記各第１の巻線との間に上記各第１のスイッチング素子と直列に挿入された保護抵抗を備えたので、特に上記スイッチング素子のいずれかで短絡故障が発生した場合の過電流が抑制され関連機器への損傷波及が確実に防止される。
【００３３】
また、この発明に係る蓄電装置の電圧均一化回路は、上記保護抵抗の抵抗値を、それが接続される蓄電素子の定格電圧をその定格電流で除した値以上に設定したので、電圧均一化動作に支障を及ぼさない範囲でスイッチング素子の短絡故障時の過電流を十分に抑制することが出来る。
【図面の簡単な説明】
【図１】この発明の実施の形態１における蓄電装置の電圧均一化回路を示す構成図である。
【図２】図１の回路においてスイッチング素子の短絡故障を想定した図である。
【図３】図１の回路におけるスイッチング素子短絡故障時の電圧、電流変化を示す図である。
【図４】図１の回路における電圧均一化動作を示す図である。
【図５】この発明の実施の形態２における蓄電装置の電圧均一化回路を示す構成図である。
【図６】この発明の実施の形態３における蓄電装置の電圧均一化回路を示す構成図である。
【図７】従来の電圧均一化回路を示す構成図である。
【図８】図７の回路における電圧均一化動作を示す図である。
【図９】図７の回路においてスイッチング素子の短絡故障を想定した図である。
【図１０】図７の回路におけるスイッチング素子短絡故障時の電圧、電流変化を示す図である。
【図１１】図７の回路におけるスイッチング素子短絡故障時の、サイクルベースの電圧、電流波形を示す図である。
【図１２】図７の回路においてスイッチング素子の開放故障を想定した図である。
【図１３】図７の回路におけるスイッチング素子開放故障時の電圧、電流変化を示す図である。
【符号の説明】
Ｃ１，Ｃ２　セル（蓄電素子）、Ｃ３　セル（蓄電素子，直流電圧源）、
ＳＳ１〜ＳＳ３　スイッチング素子、Ｄ１〜Ｄ３　ダイオード、
Ｇ１〜Ｇ３　ゲート信号発生器、Ｒ１〜Ｒ３　保護抵抗、Ｔ　変圧器、
Ｗ１，Ｗ２　第１の巻線、ＷＤ　第２の巻線、Ｗ１Ａ，Ｗ２Ａ　第３の巻線。
【図１】
2004096931.tif 000003
【図２】
2004096931.tif 000004
【図３】
2004096931.tif 000005
【図４】
2004096931.tif 000006
【図５】
2004096931.tif 000007
【図６】
2004096931.tif 000008
【図７】
2004096931.tif 000009
【図８】
2004096931.tif 000010
【図９】
2004096931.tif 000011
【図１０】
2004096931.tif 000012
【図１１】
2004096931.tif 000013
【図１２】
2004096931.tif 000014
【図１３】
2004096931.tif 000015