【手続補正書】
【提出日】平成15年8月29日(2003.8.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】アレイ基板、トランジスタ回路、表示パネル及び電子機器


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、
前記複数のトランジスタ回路の各々は、
第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて前記第１ソース及び前記第１ドレイン間のコンダクタンスが制御される駆動用トランジスタを含み、
前記複数のデータ線のうち対応するデータ線を介して前記第１ゲートに前記入力信号が供給される際に前記駆動用トランジスタのしきい値のばらつきを補償すること、
を特徴とするアレイ基板。
【請求項２】
複数の走査線と、
前記複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、
前記複数のトランジスタ回路の各々は、
第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて前記第１ソース及び前記第１ドレイン間のコンダクタンスが制御される駆動用トランジスタと、
第２ゲート、第２ソース及び第２ドレインを有し、前記第２ゲートが前記第２ソース及び前記第２ドレインのうち一方及び前記第１ゲートに接続されている補償用トランジスタと、を備えたこと、
を特徴とするアレイ基板。
【請求項３】
複数の走査線と、
前記複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、
前記複数のトランジスタ回路の各々は、
第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて該第１ソース及び第１ドレイン間のコンダクタンスが制御される駆動用トランジスタと、
第２ゲート、第２ソース及び第２ドレインを有し、前記第２ゲートが前記第１ゲートに接続されている補償用トランジスタと、を備えたこと、
を特徴とするアレイ基板。
【請求項４】
請求項２または３に記載のアレイ基板において、
前記駆動用トランジスタ及び前記補償用トランジスタはともにＮチャネル型であること、
を特徴とするアレイ基板。
【請求項５】
請求項２または３に記載のアレイ基板において、
前記駆動用トランジスタ及び前記補償用トランジスタはともにＰチャネル型であること、
を特徴とするアレイ基板。
【請求項６】
請求項２乃至５のいずれかに記載のアレイ基板において、
前記駆動用トランジスタのしきい値と前記補償用トランジスタのしきい値は一致すること、
を特徴とするアレイ基板。
【請求項７】
第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて前記第１ソース及び前記第１ドレイン間のコンダクタンスが制御される駆動用トランジスタを含み、
前記第１ゲートに前記入力信号が供給される際に前記駆動用トランジスタのしきい値のばらつきを補償すること、
を特徴とするトランジスタ回路。
【請求項８】
請求項７に記載のトランジスタ回路において、
前記入力信号が供給される前に前記第１ゲートは、所定の電圧にリセットされること、
を特徴とするトランジスタ回路。
【請求項９】
複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、
前記複数のトランジスタ回路の各々は、
第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて前記第１ソース及び前記第１ドレイン間のコンダクタンスが制御される駆動用トランジスタと、
前記第１ソース及び前記第１ドレインのいずれかと接続された発光素子と、を含み、
前記複数のトランジスタ回路の各々は、前記複数のデータ線のうち対応するデータ線を介して前記第１ゲートに前記入力信号が供給される際に前記駆動用トランジスタのしきい値のばらつきを補償すること、
を特徴とする表示パネル。
【請求項１０】
複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、
前記複数のトランジスタ回路の各々は、
第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて前記第１ソース及び前記第１ドレイン間のコンダクタンスが制御される駆動用トランジスタと、
前記第１ソース及び前記第１ドレインのいずれかと接続された電流駆動型素子と、を含み、
前記複数のトランジスタ回路の各々は、前記複数のデータ線のうち対応するデータ線を介して前記第１ゲートに前記入力信号が供給される際に前記駆動用トランジスタのしきい値のばらつきを補償すること、
を特徴とする表示パネル。
【請求項１１】
複数の走査線と、
前記複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、
前記複数のトランジスタ回路の各々は、
第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて前記第１ソース及び前記第１ドレイン間のコンダクタンスが制御される駆動用トランジスタと、
前記第１ソース及び前記第１ドレインのいずれかと接続された発光素子と、
第２ゲート、第２ソース及び第２ドレインを有し、前記第２ゲートが前記第２ソース及び前記第２ドレインの一方及び前記第１ゲートに接続されている補償用トランジスタと、を備えたこと、
を特徴とする表示パネル。
【請求項１２】
複数の走査線と、
前記複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、
前記複数のトランジスタ回路の各々は、
第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて前記第１ソース及び前記第１ドレイン間のコンダクタンスが制御される駆動用トランジスタと、
前記第１ソース及び前記第１ドレインのいずれかと接続された発光素子と、
第２ゲート、第２ソース及び第２ドレインを有し、前記第２ゲートが前記第１ゲートに接続されている補償用トランジスタと、を備えたこと、
を特徴とする表示パネル。
【請求項１３】
請求項９乃至１２のいずれかに記載の表示パネルにおいて、
前記入力信号が供給される前に前記第１ゲートは所定の電圧にリセットされること、
を特徴とする表示パネル。
【請求項１４】
請求項９乃至１３のいずれかに記載の表示パネルにおいて、
さらに、前記入力信号が供給される前に前記第１ゲートにリセット信号を供給するリセット手段を備えたこと、
を特徴とする表示パネル。
【請求項１５】
請求項１４に記載の表示パネルにおいて、
前記リセット手段は、前記複数のトランジスタ回路の各々に設けられた第３ゲート、第３ソース及び第３ドレインを有するリセット用トランジスタであり、
前記第３ソース及び前記第３ドレインの一方が前記第１ゲートに接続されており、
前記第３ゲートにリセットタイミング信号が前記入力信号の供給前に供給された時に、前記第３ソース及び前記３ドレインを介して前記リセット信号が前記第１ゲートに供給されること、
を特徴とする表示パネル。
【請求項１６】
請求項９乃至１５のいずれかに記載の表示パネルにおいて、
前記複数のトランジスタ回路の各々は、第４ゲート、第４ソース及び第４ドレインを有するスイッチングトランジスタをさらに含み、
前記第４ゲートに前記複数の走査線のうち対応する走査線が接続されていること、
を特徴とする表示パネル。
【請求項１７】
請求項９乃至１６のいずれかに記載の表示パネルにおいて、
前記複数のトランジスタ回路の各々は、前記第１ゲートに接続された保持容量を更に備えたこと、
を特徴とする表示パネル。
【請求項１８】
請求項９乃至１７のいずれかに記載の表示パネルにおいて、
前記複数のトランジスタ回路に含まれるトランジスタは全て薄膜トランジスタであること、
を特徴とする表示パネル。
【請求項１９】
請求項９乃至１８のいずれかに記載の表示パネルを備えたことを特徴とする電子機器。
【請求項２０】
請求項１乃至６のいずれかに記載のアレイ基板と、
前記第１ソース及び前記第１ドレインのいずれかと接続された電流駆動型素子と、を含む電子機器。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
【課題を解決するための手段】
本発明の第１のアレイ基板は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、前記複数のトランジスタ回路の各々は、第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて前記第１ソース及び前記第１ドレイン間のコンダクタンスが制御される駆動用トランジスタを含み、前記複数のデータ線のうち対応するデータ線を介して前記第１ゲートに前記入力信号が供給される際に前記駆動用トランジスタのしきい値のばらつきを補償することを特徴とする。
本発明の第２のアレイ基板は、複数の走査線と、前記複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、前記複数のトランジスタ回路の各々は、第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて前記第１ソース及び前記第１ドレイン間のコンダクタンスが制御される駆動用トランジスタと、第２ゲート、第２ソース及び第２ドレインを有し、前記第２ゲートが前記第２ソース及び前記第２ドレインの一方、及び前記第１ゲートに接続されている補償用トランジスタと、を備えたこと、を特徴とする。
本発明の第３のアレイ基板は、複数の走査線と、前記複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、前記複数のトランジスタ回路の各々は、第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて該第１ソース及び第１ドレイン間のコンダクタンスが制御される駆動用トランジスタと、第２ゲート、第２ソース及び第２ドレインを有し、前記第２ゲートが前記第１ゲートに接続されている補償用トランジスタと、を備えたこと、を特徴とする。
上記のアレイ基板において、前記駆動用トランジスタ及び前記補償用トランジスタはともにＮチャネル型であってもよい。
上記のアレイ基板において、前記駆動用トランジスタ及び前記補償用トランジスタはともにＰチャネル型であってもよい。
上記のアレイ基板において、前記駆動用トランジスタのしきい値と前記補償用トランジスタのしきい値は一致することが好ましい。
本発明のトランジスタ回路は、第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて前記第１ソース及び前記第１ドレイン間のコンダクタンスが制御される駆動用トランジスタを含み、前記第１ゲートに前記入力信号が供給される際に前記駆動用トランジスタのしきい値のばらつきを補償すること、を特徴とする。
上記のトランジスタ回路において、前記入力信号が供給される前に前記第１ゲートは、所定の電圧にリセットされることが好ましい。
本発明の第１の表示パネルは、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、前記複数のトランジスタ回路の各々は、第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて前記第１ソース及び前記第１ドレイン間のコンダクタンスが制御される駆動用トランジスタと、前記第１ソース及び前記第１ドレインのいずれかと接続された発光素子と、を含み、前記複数のトランジスタ回路の各々は、前記複数のデータ線のうち対応するデータ線を介して前記第１ゲートに前記入力信号が供給される際に前記駆動用トランジスタのしきい値のばらつきを補償することを特徴とする。
上記の表示パネルにおいて、前記発光素子の代わりに電流駆動型素子であってもよい。
本発明の第２の表示パネルは、複数の走査線と、前記複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、前記複数のトランジスタ回路の各々は、第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて前記第１ソース及び前記第１ドレイン間のコンダクタンスが制御される駆動用トランジスタと、前記第１ソース及び前記第１ドレインのいずれかと接続された発光素子と、第２ゲート、第２ソース及び第２ドレインを有し、前記第２ゲートが前記第２ソース及び前記第２ドレインの一方及び前記第１ゲートに接続されている補償用トランジスタと、を備えたこと、を特徴とする。
本発明の第３の表示パネルは、複数の走査線と、前記複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられた複数のトランジスタ回路と、を含み、前記複数のトランジスタ回路の各々は、第１ゲート、第１ソース及び第１ドレインを有し、前記第１ゲートに供給される入力信号に応じて前記第１ソース及び前記第１ドレイン間のコンダクタンスが制御される駆動用トランジスタと、前記第１ソース及び前記第１ドレインのいずれかと接続された発光素子と、第２ゲート、第２ソース及び第２ドレインを有し、前記第２ゲートが前記第１ゲートに接続されている補償用トランジスタと、を備えたことを特徴とする。
上記の表示パネルにおいて、前記入力信号が供給される前に前記第１ゲートは所定の電圧にリセットされるようにしてもよい。
上記の表示パネルにおいて、さらに、前記入力信号が供給される前に前記第１ゲートにリセット信号を供給するリセット手段を備えていてもよい。
上記の表示パネルにおいて、前記リセット手段は、前記複数のトランジスタ回路の各々に設けられた第３ゲート、第３ソース及び第３ドレインを有するリセット用トランジスタであり、前記第３ソース及び前記第３ドレインの一方が前記第１ゲートに接続されており、前記第３ゲートにリセットタイミング信号が前記入力信号の供給前に供給された時に、前記第３ソース及び前記３ドレインを介して前記リセット信号が前記第１ゲートに供給されるようにしてもよい。
上記の表示パネルにおいて、前記複数のトランジスタ回路の各々は、第４ゲート、第４ソース及び第４ドレインを有するスイッチングトランジスタをさらに含み、前記第４ゲートは、前記複数の走査線のうち対応する走査線に接続されていることが好ましい。
上記の表示パネルにおいて、前記複数のトランジスタ回路の各々は、前記第１ゲートに接続された保持容量を更に備えていてもよい。
上記の表示パネルにおいて、前記複数のトランジスタ回路に含まれるトランジスタは全て薄膜トランジスタであってもよい。
本発明の第１の電子機器は、上記の表示パネルを備えたことを特徴とする。
本発明の第２の電子機器は、上記のアレイ基板と前記第１ソース及び前記第１ドレインのいずれか一方に接続された電流駆動素子とを備えたことを特徴とする。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また本発明のトランジスタ回路は上記課題を解決するために、第１ゲート、第１ソース及び第１ドレインを有し、該第１ゲートに供給される入力信号の電圧に応じて該第１ソース及び第１ドレイン間のコンダクタンスが制御される駆動用トランジスタと、第２ゲート、第２ソース及び第２ドレインを有し、該第２ゲートが該第２ソース及び第２ドレインの一方に接続されており、該第２ソース及び第２ドレインを介して前記入力信号が前記第１ゲートに供給されるように且つ前記第１ゲートに対し前記コンダクタンスを低める方向の電荷移動を可能とする向きで前記第１ゲートに接続された補償用トランジスタとを備えたことを特徴とする。
本発明のトランジスタ回路によれば、補償用トランジスタの第２ソース及び第２ドレインの一方が駆動用トランジスタの第１ゲートに接続されており、これらの第２ソース及び第２ドレインを介して、駆動用トランジスタの第１ゲートには入力信号が供給される。そして、駆動用トランジスタにおいて、この第１ゲートに供給される入力信号の電圧に応じて、第１ソース及び第１ドレイン間のコンダクタンスが制御される。ここで、補償用トランジスタは、第２ゲートが第２ドレインに接続されており、第１ゲートに対し第１ソース及び第１ドレイン間のコンダクタンスを低める方向の電荷移動を可能とする向きで第１ゲートに接続されている。即ち、補償用トランジスタは、ダイオード特性を有しており、例えば、駆動用トランジスタがＮチャネル型であれば、その第１ゲートから入力信号源への向きにのみ通電可能である。或いは、駆動用トランジスタがＰチャネル型であれば、入力信号源から第１ゲートへの向きに通電可能である。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
このため、当該トランジスタ回路に入力信号を供給した際には、補償用トランジスタに入力される時点における入力信号の電圧と比較して、第１ゲートのゲート電圧は、補償用トランジスタのしきい値の分だけ駆動用トランジスタのコンダクタンスが高められる側に昇圧されることになる。従って、駆動用トランジスタにおいて所望のコンダクタンスを得るためには、当該コンダクタンスに対応するゲート電圧よりも補償用トランジスタのしきい値（電圧）の分だけ低い電圧の入力信号を補償用トランジスタを介して供給すればよいことになる。このように、補償用トランジスタのしきい値（電圧）の分だけ入力信号に対するゲート電圧を昇圧できるので、補償用トランジスタがない場合と比較して、より低い入力信号の電圧により同等のコンダクタンス制御を行うことが可能となる。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
一般に、この入力信号は他の信号に比較して高周波数であることが多く、より低い入力信号でよいとなれば、かなりの低消費電力化が期待できる。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
更に、このように補償用トランジスタにより入力信号の電圧を昇圧して第１ゲートにおけるゲート電圧とすることは、トランジスタ回路全体として見た場合、駆動用トランジスタにおいてコンダクタンス制御されるソース及びドレインを介して流れる駆動電流に対する入力信号のしきい値は、駆動用トランジスタのしきい値電圧から、入力電圧からゲート電圧への昇圧分である補償用トランジスタのしきい値電圧だけ低くなっている。即ち、駆動電流に対する入力電圧のしきい値中では、補償用トランジスタのしきい値と駆動用トランジスタのしきい値とは、相殺された形となっている。従って、両者のしきい値特性や電圧電流特性を近付けることにより、駆動電流に対する入力信号のしきい値を零に近付けることが可能となる。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
更にまた、このように駆動用トランジスタのしきい値と補償用トランジスタのしきい値とを当該トランジスタ回路全体の中で相殺させることにより、駆動用トランジスタのしきい値の大小によらずにトランジスタ回路全体としての入力信号のしきい値を一定の値（ゼロ）に近付けることができる。即ち、複数のしきい値の相異なる駆動用トランジスタを用いて当該トランジスタ回路を複数作成した場合に、各トランジスタ回路における駆動用トランジスタと補償用トランジスタのしきい値を夫々相互に近付ければ（理想的には両者を一致させれば）、各トランジスタ回路間におけるしきい値の差は、各駆動用トランジスタのしきい値の差よりも小さくなっている（理想的には差が殆どなくなっている）。従って、当該トランジスタ回路を複数作成する際に、複数のしきい値の異なる複数の駆動用トランジスタを用いたとしても、しきい値のばらつきが殆ど又は全くない複数のトランジスタ回路を得ることが可能となる。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明のトランジスタ回路は、上述のトランジスタ回路において、前記第１ゲートに対し前記入力信号に応じて制御される前記コンダクタンスの最高値よりも高いコンダクタンスの値に対応する電圧を有するリセット信号を前記入力信号の供給前に供給するリセット手段を備えたことを特徴とする。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明のトランジスタ回路によれば、駆動用トランジスタの第１ゲートに入力信号が供給される以前に（或いは、一の入力信号が供給された後に、次の入力信号が供給される以前に）、リセット手段によりこの第１ゲートに、入力信号に応じて制御される駆動用トランジスタのコンダクタンスの最高値よりも高いコンダクタンスの値に対応する電圧を有するリセット信号が供給される。この結果、入力信号の電圧値の大小によらずに駆動用トランジスタのゲート電圧をリセット手段により一定値とすることができ、しかも、リセット後に、コンダクタンスを低める方向の電荷移動を可能とする向きで第１ゲートに接続された補償用トランジスタを介して入力信号を第１ゲートに供給することが可能となる。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明のトランジスタ回路は、上述のトランジスタ回路において、前記リセット信号は、前記入力信号の最大電圧よりも前記補償用トランジスタのしきい値電圧分以上大きい電圧に設定されたことを特徴とする。


【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明のトランジスタ回路によれば、リセット手段により駆動用トランジスタの第１ゲートに、入力信号よりも大きい電圧のリセット信号が供給される。しかも、このリセット信号の電圧は、入力信号の最大電圧よりも補償用トランジスタのしきい値電圧分以上大きく設定されているので、リセット後に入力信号が入力されると、入力信号の電圧の大小や駆動用トランジスタのしきい値の大小によらずに常に、その入力信号の電圧よりも駆動用トランジスタのしきい値電圧分だけ高い電圧を、補償用トランジスタを介して駆動用トランジスタの第１ゲートに供給することが出来る。


【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明のトランジスタ回路は、上述のトランジスタ回路において、前記リセット手段は、第３ゲート、第３ソース及び第３ドレインを有し、該第３ソース及び第３ドレインの一方が前記第１ゲートに接続されており、該第３ゲートにリセットタイミング信号が前記入力信号の供給前に供給された時に、該第３ソース及び第３ドレインを介して前記リセット信号を前記第１ゲートに供給するリセット用トランジスタを備えたことを特徴とする。


【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明のトランジスタ回路によれば、リセット用トランジスタの第３ゲートにリセットタイミング信号が供給されると、該リセット用トランジスタにより、その第３ソース及び第３ドレインを介して、リセット信号が駆動用トランジスタの第１ゲートに供給される。この結果、駆動用トランジスタのゲート電圧をリセットタイミング信号の供給タイミングで一定値にリセットすることができる。従って、この後の、上述のトランジスタ回路に対して説明した動作が可能となる。


【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本発明のトランジスタ回路は、上述のトランジスタ回路において、前記駆動用トランジスタと前記補償用トランジスタとは、同一型のトランジスタであることを特徴とする。


【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明のトランジスタ回路によれば、駆動用トランジスタと補償用トランジスタとは、同一型のトランジスタであるが、ここに、「同一型」とは、駆動用トランジスタがＮチャネル型であれば、補償用トランジスタもＮチャネル型であり、駆動用トランジスタがＰチャネル型であれば、補償用トランジスタもＰチャネル型である意である。従って、補償用トランジスタのしきい値と駆動用トランジスタのしきい値とは相互にほぼ等しくなるため、当該トランジスタ回路内において、これえらのしきい値は相殺しあい、この結果、駆動電流に対する入力信号のしきい値をほぼ零としてコンダクタンス制御を行うことも可能となる。更に、複数のトランジスタ回路を、しきい値のばらついた複数の駆動用トランジスタから構成した場合にも、しきい値のばらつきを補償することも可能となる。


【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
また、トランジスタのチャネル幅、チャネル長を始めとする設計値、デバイス構造、プロセス条件等も、駆動用トランジスタと補償用トランジスタとで等しくすることにより、より完全な補償が可能となる。


【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明のトランジスタ回路は、上述のトランジスタ回路において、第４ゲート、第４ソース及び第４ドレインを有し、該第４ゲートにスイッチングタイミング信号が供給された時に前記入力信号を該第４ソース及び第４ドレインを介して前記補償用トランジスタに供給するように接続されたスイッチング用トランジスタを更に備えたことを特徴とする。


【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
本発明のトランジスタ回路によれば、スイッチングタイミング信号がスイッチング用トランジスタの第４ゲートに供給されると、入力信号が、該スイッチング用トランジスタの第４ソース及び第４ドレインを介して補償用トランジスタに供給される。この結果、スイッチングタイミング信号の供給タイミングで入力信号を駆動用トランジスタに供給することができる。


【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明のトランジスタ回路は、上述のトランジスタ回路において、前記第１ゲートに接続された保持容量を更に備えたことを特徴とする。


【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
本発明のトランジスタ回路によれば、第１ゲートに入力信号が供給されるとその電圧は、該１ゲートに接続された保持容量により保持される。従って、入力信号を一定期間だけ供給した場合にも、それよりも長い期間に亘って第１ゲートにかかる電圧を保持することが可能となる。


【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
本構成では、補償用トランジスタを通じて、スイッチング用トランジスタにリーク電流がある場合でも、第１ゲートに印加される電位の変化を低減することが可能となる。


【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
本発明のトランジスタ回路は、上述のトランジスタ回路において、前記トランジスタは夫々、同一基板上に形成された薄膜トランジスタから構成されていることを特徴とする。


【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
本発明のトランジスタ回路によれば、同一基板上に形成された駆動用薄膜トランジスタにおける電流電圧特性やしきい値特性が駆動電流に及ぼす影響を補償用薄膜トランジスタにより補償することが出来る。特に、両薄膜トランジスタを同一基板上に同一薄膜形成工程で形成すれば、両トランジスタ間の特性類似の度合いは一般に増すため、電流電圧特性やしきい値特性のばらつきが少ない複数のトランジスタ回路を同一基板上で得ることが可能となる。


【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
本発明のトランジスタ回路は、上述のトランジスタ回路において、前記トランジスタは夫々、前記ゲート、ソース及びドレインがベース、コレクタ及びエミッタに夫々対応するバイポーラトランジスタから構成されている。


【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
本発明のトランジスタ回路によれば、駆動用バイポーラトランジスタにおける電流電圧特性やしきい値特性が駆動電流に及ぼす影響を補償用バイポーラトランジスタにより補償することが出来る。特に、両バイポーラトランジスタを同一製造工程で製造すれば、両トランジスタ間の特性類似の度合いは一般に増すため、電流電圧特性やしきい値特性のばらつきが少ない複数のトランジスタ回路を得ることが可能となる。


【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
本発明のトランジスタ回路は、上述のトランジスタ回路において、前記入力信号は、入力信号源により電圧が制御される電圧信号であり、前記駆動用トランジスタは、前記第１ソース及び第１ドレインの一方が電流制御型素子に接続されており、前記コンダクタンスを制御することにより該電流制御型素子に流れる電流を制御することを特徴とする。


【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
本発明のトランジスタ回路によれば、入力信号源により電圧が制御される電圧信号が、入力信号として補償用トランジスタを介して供給されると、駆動用トランジスタにおいて、この電圧信号の電圧変化に応じて第１ソース及び第１ドレイン間のコンダクタンスが制御される。これにより、第１ソース及び第１ドレインの一方に接続された電流制御型素子は、電流制御される。従って、電流制御型素子を比較的低電圧の入力信号で電流駆動することが可能となり、しかも、複数の駆動用トランジスタ間における電流電圧特性やしきい値特性のばらつきによらずに、複数の電流駆動型素子を電圧信号の電圧に応じて精度良く電流制御することも可能となる。


【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
本発明の表示パネルは、上述のトランジスタ回路を夫々含むと共にマトリクス状に配置された複数の画素部を備え、電流制御型発光素子が前記電流制御型素子として該複数の画素部に夫々設けられたことを特徴とする。


【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
本発明の表示パネルによれば、各画素部において、入力信号が補償用トランジスタを介して供給されると、駆動用トランジスタによりこの入力信号の電圧に応じて電流制御型発光素子は電流制御されるので、駆動用トランジスタ間における電流電圧特性やしきい値特性のばらつきによらずに、電流制御型発光素子の明るさ（輝度）を精度良く制御することが出来、表示パネルの画面表示領域の全面に渡って明るさのむらを低減できる。更に、駆動用トランジスタのゲート電圧を補償用トランジスタにより昇圧することにより比較的低電圧の入力信号により電流制御型発光素子の制御を行うことも可能となる。


【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
上述の表示パネルにより電子機器を構成してもよい。


【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
上述の電子機器によれば、上述の表示パネルを備えるので、表示パネルの全面に渡って明るさのむらが少なく且つ比較的低電圧で駆動することも可能な電子機器を実現できる。