【手続補正書】
【提出日】平成15年7月9日(2003.7.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路に対する入力信号におけるノイズから論理回路を保護するためのノイズ保護回路であって、
前記論理回路の出力ノードと第１の電流フローまたは評価パスとの間に繋がれ、評価フェーズの間、第１の入力信号によって選択的に活性化され、それにより電流が前記出力ノードから前記第１の電流フローまたは評価パスを介して低電圧またはグランドレールに向けて流れることを許容し、且つ、前記出力ノードにおける出力電圧に降下を生じさせる第１のトランジスタ、および、
前記第１のトランジスタと反対の極性で、前記第１の電流フローまたは評価パスと高電圧レールとの間に繋がれ、前記評価フェーズの間、もし前記第１のトランジスタが非活性化されるならば、前記第１の入力信号によって活性化され、それにより前記電流が前記第１の電流フローまたは評価パスを介して流れないことを確実にする第２のトランジスタを備えることを特徴とするノイズ保護回路。
【請求項２】
請求項１に記載のノイズ保護回路において、前記第１の電流フローまたは評価パスは、前記第１のトランジスタが活性化されるとき、前記入力信号によって同時に活性化される少なくとも１つのトランジスタを備えることを特徴とするノイズ保護回路。
【請求項３】
請求項１に記載のノイズ保護回路において、前記出力ノードは、前記論理回路がプリチャージフェーズにあるとき、活性化するプリチャージトランジスタを介して前記高電圧レールに繋がれ、それにより前記出力ノードの出力電圧に前記高電圧レールに向かう増加を生じさせることを特徴とするノイズ保護回路。
【請求項４】
プリチャージトランジスタを介して高電圧レールに繋がれ、プリチャージフェーズの間、活性化され、それによりそのノードの電圧レベルを該高電圧レールに向けて増加させる出力ノード、
第１の入力を受け取るために、前記出力ノードから低電圧レールに繋がれ、前記第１の入力に応じた評価フェーズの間、選択的にイネーブルにされ、それにより電流が前記出力ノードから前記低電圧レールに流れるのを許容し、且つ、前記出力ノードにおける電圧レベルに降下を生じさせる第１の電流フローパス、
前記第１の電流フローパスと前記高電圧レールとの間に繋がれ、前記第１の入力がバリッドであるのを除いて前記評価フェーズまで前記第１の電流フローパスがイネーブルされないことを確実にする第１のノイズ保護トランジスタ、および、
前記第１のノイズ保護トランジスタと前記出力ノードとの間に繋がれ、前記評価フェーズの間、前記第１のノイズ保護トランジスタが前記出力ノードにおける電圧レベルを高レベルに駆動するのを防止する第２のノイズ保護トランジスタを備えることを特徴とする論理回路。
【請求項５】
請求項４に記載の論理回路において、さらに、
第２の入力を受け取るために、前記出力ノードから前記低電圧レールに繋がれ、前記第２の入力に応じた評価フェーズの間、選択的にイネーブルにされ、それにより電流が前記出力ノードから前記低電圧レールに流れるのを許容し、且つ、前記出力ノードにおける電圧レベルに降下を生じさせる第２の電流フローパス、前記第２の電流フローパスと前記高電圧レールとの間に繋がれ、前記第２の入力がバリッドであるのを除いて前記評価フェーズまで前記第２の電流フローパスがイネーブルされないことを確実にする第３のノイズ保護トランジスタ、および、
前記第３のノイズ保護トランジスタと前記出力ノードとの間に繋がれ、前記評価フェーズの間、前記第３のノイズ保護トランジスタが前記出力ノードにおける電圧レベルを高レベルに駆動するのを防止する第２のノイズ保護トランジスタを備えることを特徴とする論理回路。
【請求項６】
出力ノードと、少なくとも第１および第２の電流フローパスとを有する論理回路を保護するための方法であって、
第１の入力を受け取るために前記第１の電流フローパスと高電圧レールとの間に第１のノイズ保護トランジスタを繋ぎ、それにより前記第１の入力がバリッドであるのを除いて評価フェーズまで前記第１の電流フローパスがイネーブルされないことを確実にし、
前記第１のノイズ保護トランジスタと反対の極性で、評価フェーズの間、前記第１の入力によって選択的に活性化され、そのゲートで前記第１の入力を受け取るために前記第１のノイズ保護トランジスタと前記出力ノードとの間に第２のノイズ保護トランジスタを繋ぎ、それにより電流が前記出力ノードから前記第１の電流フローパスを介して流れるのを許容し、前記評価フェーズの間、前記第１のノイズ保護トランジスタが活性化されるならば、該評価フェーズの間、該第１のノイズ保護トランジスタが前記出力ノードにおける電圧レベルを高レベルに駆動するのを防止するようにしたことを特徴とする論理回路の保護方法。
【請求項７】
請求項６に記載の論理回路の保護方法において、さらに、
そのゲートで第２の入力を受け取るために前記第２の電流フローパスと前記高電圧レールとの間に第３のノイズ保護トランジスタを繋ぎ、それにより前記第２の入力がバリッドであるのを除いて評価フェーズまで前記第２の電流フローパスがイネーブルされないことを確実にし、
前記第３のノイズ保護トランジスタと反対の極性で、評価フェーズの間、前記第２の入力によって選択的に活性化され、そのゲートで前記第２の入力を受け取るために前記第３のノイズ保護トランジスタと前記出力ノードとの間に第４のノイズ保護トランジスタを繋ぎ、それにより電流が前記出力ノードから前記第２の電流フローパスを介して流れるのを許容し、前記評価フェーズの間、前記第３のノイズ保護トランジスタが活性化されるならば、該評価フェーズの間、該第３のノイズ保護トランジスタが前記出力ノードにおける電圧レベルを高レベルに駆動するのを防止するようにしたことを特徴とする論理回路の保護方法。
【請求項８】
請求項５に記載の論理回路において、
前記第２の電流パスは、前記第３のノイズ保護トランジスタが活性化されるのと同時に前記第２の入力信号によって活性化される少なくとも１つのトランジスタを備えることを特徴とする論理回路。
【請求項９】
請求項７に記載の論理回路の保護方法において、さらに、
前記第２の電流パス内において、前記第３のノイズ保護トランジスタが活性化されるのと同時に前記第２の入力信号によって活性化される少なくとも１つのトランジスタを繋ぐようにしたことを特徴とする論理回路の保護方法。
【請求項１０】
請求項４に記載の論理回路において、
前記第１の電流パスは、前記第１のノイズ保護トランジスタが活性化されるのと同時に前記入力信号によって活性化される少なくとも１つのトランジスタを備えることを特徴とする論理回路。
【請求項１１】
請求項６に記載の論理回路の保護方法において、さらに、前記第１の電流パス内において、前記第１のノイズ保護トランジスタが活性化されるのと同時に前記入力信号によって活性化される少なくとも１つのトランジスタを繋ぐようにしたことを特徴とする論理回路の保護方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
（付記９）  付記８に記載の論理回路の保護方法において、
前記第１のノイズ保護トランジスタは、たとえ前記第２の入力がバリッドであっても、もし前記第１の入力がバリッドでなければ、前記評価フェーズの間、前記第１の電流パスがイネーブルされないことを確実にし続け、
前記第３のノイズ保護トランジスタは、たとえ前記第１の入力がバリッドであっても、もし前記第２の入力がバリッドでなければ、前記評価フェーズの間、前記第２の電流パスがイネーブルされないことを確実にし続けることを特徴とする論理回路の保護方法。
（付記１０）  付記５に記載の論理回路において、
前記第２の電流パスは、前記第３のノイズ保護トランジスタが活性化されるのと同時に前記第２の入力信号によって活性化される少なくとも１つのトランジスタを備えることを特徴とする論理回路。
（付記１１）  付記８に記載の論理回路の保護方法において、さらに、
前記第２の電流パス内において、前記第３のノイズ保護トランジスタが活性化されるのと同時に前記第２の入力信号によって活性化される少なくとも１つのトランジスタを繋ぐようにしたことを特徴とする論理回路の保護方法。
（付記１２）  付記４に記載の論理回路において、
前記第１の電流パスは、前記第１のノイズ保護トランジスタが活性化されるのと同時に前記入力信号によって活性化される少なくとも１つのトランジスタを備えることを特徴とする論理回路。
（付記１３）  付記７に記載の論理回路の保護方法において、さらに、
前記第１の電流パス内において、前記第１のノイズ保護トランジスタが活性化されるのと同時に前記入力信号によって活性化される少なくとも１つのトランジスタを繋ぐようにしたことを特徴とする論理回路の保護方法。