(57)【要約】【課題】電力供給が一定でないこと、および類似の回路の不安定性によって生じたパルス領域誤差を補償することによってＤ級電力出力段の特性を線形化する方法を提供する。【解決手段】Ｄ級増幅器は、典型的にはＰＤＭ（パルス密度変調）入力信号をシグマデルタ変調器２１を用いて変換し、典型的にはＤ級電力出力段としてＨブリッジ２４を用いる。基本的な発想は、各パルスの時間電圧領域を一定に保持することである。これを実現するために、回路は、電源電圧を積分２２し、これはＰＤＭ入力パルス２３によって開始され、画定されている、時間電圧基準に達したら停止される。電力供給の変動に加えて、たとえば出力デバイスの両端間の電圧降下を補償するために、積分器に対する入力は、より直接的に出力負荷２５の両端間の実際の電圧を参照する。【選択図】    図３
2004194334.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をＰＤＭ（パルス密度変調）制御信号に変換する手段と、
出力負荷の両端間の実際の電圧を表す値を画定する手段と、
出力負荷の両端間の前記実際の電圧を表す前記値を積分する手段と、
出力パルス領域基準を画定する手段と、
前記出力負荷の両端間の実際の電圧を表す前記積分値および前記出力パルス領域基準に基づいて電力ドライバ制御パルスの最適幅をさらに決定する手段と、
時間電圧領域が訂正される電力ドライバ制御信号をさらに生成する手段と、
前記電力ドライバ制御パルスで制御される、出力負荷に対する電圧を駆動するＤ級電力ドライバ用の手段と、
増幅器出力のターゲットである出力負荷のための手段と、
を備えたＤ級増幅器において出力パルスを線形化する回路。
【請求項２】
前記入力信号はアナログ信号である、請求項１に記載の回路。
【請求項３】
前記入力信号は、サンプリング速度が低く、高解像度のデジタル信号である、請求項１に記載の回路。
【請求項４】
前記入力信号をＰＤＭ（パルス密度変調）制御パルスに変換する前記手段がシグマデルタ変調器である、請求項１に記載の回路。
【請求項５】
Ｄ級電力ドライバに関する前記手段がＨブリッジである、請求項１に記載の回路。
【請求項６】
前記出力パルス領域基準を画定する前記手段は、固定し且つアプリオリに既知の大きさであると仮定する、請求項１に記載の回路。
【請求項７】
前記出力パルス領域基準を画定する前記手段は、外部基準制御機能により定義される、請求項１に記載の回路。
【請求項８】
出力負荷の両端間の実際の電圧を表す値を画定する前記手段は、前記出力負荷に接続された点から直接電圧を取り出す、請求項１に記載の回路。
【請求項９】
出力負荷の両端間の実際の電圧を表す値を画定する前記手段は、極めて近い近似値として前記Ｈドライブの供給電圧を取り出す、請求項１に記載の回路。
【請求項１０】
電力ドライバ制御パルスの前記最適幅をさらに決定する前記手段は、出力負荷の両端間の実際の電圧を表す前記値に対する積分器を備えている、請求項１に記載の回路。
【請求項１１】
出力負荷の両端間の前記実際の電圧を表す値を積分する前記手段は、集積アナログ回路として実現されている、請求項１に記載の回路。
【請求項１２】
出力負荷の両端間の前記実際の電圧を表す前記値を積分する前記手段は、集積デジタル論理関数として実現されている、請求項１に記載の回路。
【請求項１３】
出力負荷の両端間の前記実際の電圧を表す前記値を積分する前記手段は、デジタル信号プロセッサの計算アルゴリズムとして実現されている、請求項１に記載の回路。
【請求項１４】
電力ドライバ制御パルスの最適幅をさらに決定する前記手段は、集積デジタル論理関数として実現される、請求項１に記載の回路。
【請求項１５】
電力ドライバ制御パルスの最適幅をさらに決定する前記手段は、デジタル信号プロセッサの計算アルゴリズムとして実現される、請求項１に記載の回路。
【請求項１６】
時間電圧領域が訂正される電力ドライバ制御信号をさらに生成する前記手段は、集積アナログ回路として実現される、請求項１に記載の回路。
【請求項１７】
時間電圧領域が訂正される電力ドライバ制御信号をさらに生成する前記手段は、集積デジタル論理関数として実現される、請求項１に記載の回路。
【請求項１８】
時間電圧領域が訂正される電力ドライバ制御信号をさらに生成する前記手段は、デジタル信号プロセッサの計算アルゴリズムとして実現される、請求項１に記載の回路。
【請求項１９】
入力信号をＰＤＭ（パルス密度変調）制御信号に変換する手段と、出力負荷の両端間の実際の電圧を表す値を画定する手段と、出力負荷の両端間の前記実際の電圧を表す値を積分する手段と、出力パルス領域基準を画定する手段と、電力ドライバ制御パルスの最適幅を決定する手段と、時間電圧領域が訂正される電力ドライバ制御パルスをさらに生成する手段と、前記制御パルスにより制御される、出力負荷に対する電圧を駆動するＤ級電力ドライバのための手段と、増幅器出力ターゲットとしての出力負荷のための手段とを設けるステップと、
前記入力信号をＰＤＭ制御パルスに変換するステップと、
出力負荷の両端間の実際の電圧を表す前記値を画定するステップと、
出力負荷の両端間の実際の電圧を表す前記値を積分するステップと、
出力パルス領域基準を画定するステップと、
電力ドライバ制御パルスの前記最適幅を決定するステップと、
前記時間電圧領域が訂正される電力ドライバ制御パルスを生成するステップと、
前記電力ドライバ制御パルスを前記Ｄ級電力ドライバに印加するステップと、
出力負荷（典型的にはスピーカ）に対する前記電力ドライバの出力電圧を駆動するステップと
を有するＤ級増幅器における出力パルスを線形化する方法。
【請求項２０】
変換対象の前記入力信号はアナログ信号である、請求項１９に記載の方法。
【請求項２１】
変換対象の前記入力信号は、サンプリング速度が低く、高解像度のデジタル信号である、請求項１９に記載の方法。
【請求項２２】
入力信号を理想ＰＤＭ電力ドライバ制御パルスに変換するステップは、シグマデルタ変調器で行われる、請求項１９に記載の方法。
【請求項２３】
Ｈブリッジを用いて出力負荷に対する電圧を駆動する、請求項１９に記載の方法。
【請求項２４】
前記出力パルス領域基準は、固定し且つアプリオリに既知の大きさと仮定される、請求項１９に記載の方法。
【請求項２５】
出力パルス領域基準を画定するステップが外部基準制御機能によって行われる、請求項１９に記載の方法。
【請求項２６】
出力負荷の両端間の実際の電圧を表す値を画定するステップは、前記出力負荷に接続した点から直接電圧を取り出す、請求項１９に記載の方法。
【請求項２７】
出力負荷の両端間の実際の電圧を表す前記値を画定するステップは、極めて近い近似値として前記Ｈドライブの供給電圧を取り出す、請求項１９に記載の方法。
【請求項２８】
電力ドライバ制御パルスの最適幅を決定する前記ステップでは、出力負荷の両端間の実際の電圧を表す前記積分値と、前記出力パルス領域基準の値とを比較して、前記時間電圧領域が訂正される電力ドライバ制御パルスの終点を設定する、請求項１９に記載の方法。
【請求項２９】
出力負荷の両端間の実際の電圧を表す前記値を積分するステップは、集積アナログ回路によって実現される、請求項１９に記載の方法。
【請求項３０】
出力負荷の両端間の実際の電圧を表す前記値を積分するステップは、集積デジタル論理関数によって実現される、請求項１９に記載の方法。
【請求項３１】
出力負荷の両端間の実際の電圧を表す前記値を積分するステップは、デジタル信号プロセッサの計算アルゴリズムによって実現される、請求項１９に記載の方法。
【請求項３２】
さらに、電力ドライバ制御パルスの前記最適幅を決定するステップは、集積アナログ回路によって行われる、請求項１９に記載の方法。
【請求項３３】
さらに、電力ドライバ制御パルスの前記最適幅を決定するステップは、集積デジタル機能によって行われる、請求項１９に記載の方法。
【請求項３４】
さらに、電力ドライバ制御パルスの前記最適幅を決定する前記ステップは、デジタル信号プロセッサの計算アルゴリズムによって行われる、請求項１９に記載の方法。
【請求項３５】
さらに、時間電圧領域が訂正される電力ドライバ制御パルスを生成する前記ステップは、集積アナログ回路によって行われる、請求項１９に記載の方法。
【請求項３６】
さらに、時間電圧領域が訂正される前記電力ドライバ制御パルスを生成するステップは、集積デジタル論理関数によって行われる、請求項１９に記載の方法。
【請求項３７】
さらに、時間電圧領域が訂正される電力ドライバ制御パルスを生成する前記ステップは、デジタル信号プロセッサの計算アルゴリズムによって行われる、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ級電力増幅器に関し、特に、パルス符号化したデジタル入力信号を有し、スピーカのような出力負荷を駆動するためにＨブリッジを典型的に用いるＤ級電力増幅器に関する。
【背景技術】
【０００２】
本出願は、２００２年１０月２２日出願で、本発明と同じ譲渡人に譲渡されている、米国特許出願ドケット番号ＤＳ０２−００４、シリアル番号１０／２７７５０２に関連する。
【０００３】
ＡＢ級増幅器は効率が悪いことが周知であり、Ｄ級増幅器はこの欠点を克服する。Ｄ級増幅器により、（最大可聴周波数よりずっと高い）極めて高い周波数で２つの出力レベル間での出力のスイッチングが行われるが、これは電力増幅段に高周波パルスを供給することにより行われる。平均化した（フィルタリングした）出力信号が（増幅対象の）入力信号に極めて緊密に従うように、駆動信号のパルス対密度比を変化させることが可能である。そのような増幅器を「パルス密度変調（ＰＤＭ）されている」と言う。同様に、増幅器入力信号は、パルス幅変調（ＰＷＭ）されている、ものでもよく、その場合は、平均化されている、（フィルタリングされている、）出力信号が入力信号に従うようにパルス幅が変えられる。負荷における出力電圧は、電源電圧が完全に一定である限り、入力信号を正確に表す。しかし、スイッチングされている、電圧の振幅は、実際は安定していない。Ｄ級電力段はそれ自体、電源リップル阻止機能を有さない。加えて、電源におけるスイッチングが誘発したリンギングと、同様に電力ドライバデバイスでの電圧降下とにより、振幅誤差が生じる。
【０００４】
図１の従来技術は、最新型ＰＤＭ  Ｄ級増幅器の概略構成図を示している。これは、通常、Ｄ級出力段（通常はＨブリッジやスピーカ）用の駆動信号を生成するためのシグマデルタ変調器または類似のコンバータを具備している。
【０００５】
図２の従来技術は、Ｈブリッジの簡略構成図を示す。トランジスタＴ１およびＴ４が閉状態、トランジスタＴ２およびＴ３が開状態の場合、負荷での電圧ＬＯＡＤは（約）＋Ｖ−Ｓｕｐｐｌｙである。トランジスタＴ２およびＴ３が閉状態、トランジスタＴ１およびＴ４が開状態の場合、負荷での電圧ＬＯＡＤは（約）−Ｖ−Ｓｕｐｐｌｙである。トランジスタＴ２およびＴ４が閉状態、トランジスタＴ１およびＴ３が開状態の場合、負荷での電圧ＬＯＡＤは（約）ゼロである。このことは、負荷ＬＯＡＤの両端間の電圧が３つの状態、すなわち＋Ｖ−Ｓｕｐｐｌｙ、−Ｖ−Ｓｕｐｐｌｙ、ゼロの１つになれることを示している。
【０００６】
米国特許第６３４６８５２号（Ｍａｓｉｎｉ等）には、入力積分段と、該積分段が出力した積分済入力信号を変調する変調段とを含むＤ級増幅器が記載されている。変調段では、アナログ入力信号の周波数帯よりも十分に高い周波数の交流波形を搬送波として用いる。変調段はさらに、正電圧と負電圧の間でスイッチングするデジタル信号を出力し、その平均値が入力アナログ信号の増幅されている、レプリカを表している。Ｄ級増幅器はさらに、出力デジタル信号を生成する出力電力段を含んでいる。抵抗を含むフィードバック配線が、出力電力段の出力と演算増幅器の入力ノードの間で接続されている。Ｄ級増幅器はまた、出力アナログ信号を再構築する低域通過フィルタと、遅延段とを含んでいる。遅延段は、変調段の出力から出力電力段の入力にデジタル信号を伝える直接経路に機能的に結合している。遅延段によって、変調段の出力からのデジタル信号が所定の遅延量だけ遅延される。遅延の値は、帯域幅の所望の広がりに応じて、かつそれに対応して、出力デジタル信号のデューティサイクルの変動範囲を制限することを考慮して定義される。
【０００７】
米国特許第５８４７６０２号（Ｓｕ，Ｄａｖｉｄ）にはデルタ変調振幅増幅器が示されており、これを用いて、包絡線除去および包絡線回復が採用されている、ＲＦ電力増幅器の振幅成分を増幅する。デルタ変調増幅器があることにより、導入される非線形性の程度は従来の手法（パルス幅変調に基づく）よりも小さくなる。記載されている、技法は、標準的なＭＯＳ技術のスイッチトキャパシタ回路を、単に２つの外部構成部品（すなわちインダクタおよびキャパシタ）と共に用いて実現することができる。したがって、開示されている、技法により、低コストのＭＯＳ技術を用いた効率的かつ線形のＲＦ電力増幅器の実現が可能になる。
【０００８】
米国特許第６１９１６５０号（Ｂａｃｋｒａｍ、等）が記載するＤ級増幅器では、高周波基準信号が入力信号でパルス幅変調され、一対のバイポーラパルス駆動信号が生成される。該Ｄ級増幅器には、該パルス駆動信号のＤＣ成分に対応する平均値を有し、かつパルス幅変調器を調整するために該変調器に返される信号を形成する誤差発生器が備えられている。
【特許文献１】米国特許出願ドケット番号ＤＳ０２−００４、シリアル番号１０／２７７５０２、２００２年１０月２２日出願
【特許文献２】米国特許第６３４６８５２号（Ｍａｓｉｎｉ等）
【特許文献３】米国特許第５８４７６０２号（Ｓｕ，Ｄａｖｉｄ）
【特許文献４】米国特許第６１９１６５０号（Ｂａｃｋｒａｍ、等）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の主な目的は、Ｄ級電力出力段の特性を線形化することである。そのような増幅器は典型的には、Ｈブリッジを使用してスピーカのような出力負荷を駆動する。増幅器に対する供給電圧および他の動作条件が一定でない場合、出力信号の歪みが生じる。したがって、基本的な要件は、供給電圧の変動および他の偏差によって生じたパルス領域（パルスエリア）の誤差を補償することである。
【課題を解決するための手段】
【００１０】
基本的な発想は、各パルスの時間電圧領域を一定に保持することである。これを実現するために、回路は、まず、理想パルス領域を決定し、次いで、供給電圧および他のいくつかの動作条件の偏差に基づいて最適化したパルス幅を決定する。
【００１１】
「パルス長積分器」機能が実際の供給電圧を受け取り、それに対して入力信号パルスの各開始点で積分を開始する。積分値が（所望の時間電圧領域を示す）所定の基準レベルに達すると、積分は出力信号パルスを停止する。
【００１２】
電力供給の変動に加えて、たとえば出力デバイスの両端間の電圧降下変動を補償するために、積分器に対する入力電圧は、出力負荷の両端間の実際の電圧から導かれるべきである。
【００１３】
本発明の目的に従って、Ｄ級増幅器の出力パルスを線形化する回路は、入力をＰＤＭ（パルス密度変調）制御パルスに変換するユニット、典型的にはシグマデルタ変調器を備えている。該回路はまた、上述のＰＤＭ信号コンバータとＤ級出力電力段（前述のように、典型的にはＨブリッジ）との間の信号経路に挿置されている、「パルス発生器ユニット」を備えている。上記Ｈブリッジは、スピーカのような上記出力負荷に対する電圧を駆動する。
【００１４】
本発明の鍵となる要素は、「パルス長積分器」であり、これは、出力負荷の両端間の実際の電圧を表す信号の積分器と、適切な基準レベルを決定するユニットとを備えている。さらに、パルス長積分器は、最適パルス幅をもたらす論理関数を備え、それにより出力パルスに対する訂正用停止信号が与えられ、パルス長積分器はこの信号を「パルス発生器ユニット」に供給する。
【００１５】
本発明の目的に従って、Ｄ級動作の出力パルスを線形化する方法が実現される。まず、信号（出力負荷の両端間の実際の電圧を表す）を積分する。次いで、適切な基準レベルを決定する。さらに、出力パルスに対する訂正用停止信号を確定し、生成した制御信号を「パルス発生器ユニット」に供給する。
【００１６】
さらに、本発明の目的に従って、上記パルス領域基準レベルは一定レベルであるだけでなく、外部制御されてもよい。
【発明を実施するための最良の形態】
【００１７】
本発明の目的に従うと、Ｄ級増幅器の出力パルスを線形化するために、特に、供給電圧の変動および同様の依存性によって起こるパルス領域誤差を補償するために、パルス領域補償機能がＰＤＭ（パルス密度変調）コンバータと出力電力ドライバの間の信号経路に挿置されている。
【００１８】
基本的な発想は、時間電圧領域を各パルスに対して一定に保つことである。これを実現するために、回路は、まず、理想パルス領域を決定し、次いで、供給電圧および他のいくつかの動作条件の偏差に基づいて好適なパルス幅を決定する。
【００１９】
図３は、本発明で開示する概略構成図である。
ＰＤＭ  Ｄ級増幅器は、Ｄ級電力出力段（典型的にはＨブリッジ（２４））に対する駆動信号を生成するためのシグマデルタ変調器（２１）を備えている。このシグマデルタ変調器は、入力信号を理想（未補償）のＰＤＭ（パルス密度変調）制御パルスに変換する。
【００２０】
「パルス長積分器」（２２）が、入力信号パルスの各開始点から供給電圧の積分を開始する。積分値が（所望の時間電圧領域を示す）所定の基準レベルに達すると、積分は出力信号パルスを停止する。
【００２１】
次いで、「パルス発生器ユニット」（２３）が、制御信号ＳＴＡＲＴおよびＳＴＯＰに基づいて電力駆動信号を生成する。制御信号ＳＴＡＲＴおよびＳＴＯＰは、「パルス発生器ユニット」（２３）が「パルス長積分器」ユニットと交換するものである。
【００２２】
上記Ｈブリッジは最終的に、出力負荷（２５）（典型的にはスピーカ）を駆動する。
電力供給の変動に加えて、電力ドライバの出力デバイスの両端間の電圧降下変動を補償するために、積分器に対する入力電圧は、出力負荷の両端間の実際の電圧を参照するべきである。ただし、積分信号として変動する電源電圧を単に用いることは、大変好適な方策である。
【００２３】
図４ａは、供給電圧が一定である条件の下における理想パルス４１を示す。該理想パルスを破線で示す。点線は、理想的に一定の負荷電圧４２を表す。
図４ｂは、供給電圧が変動する条件の下におけるオリジナル実パルスと訂正済みパルスの関係を示す。図４ａの理想パルスは、やはり破線４３によって参照される。点線は、ここでは、実際の条件下で変動する負荷電圧４４を表す。負荷にかかる電圧が高い場合、パルス４５を短くしなければならない。しかし、負荷にかかる電圧が低い場合、パルス４６を長くしなければならない。
【００２４】
本発明の目的を実現する方法を図５に示す。
まず、ステップ５１では、シグマデルタ変調器で入力信号を理想（未補償）ＰＤＭ制御パルスに変換する。次いで、パルス開始時刻５２の後、上記「パルス長積分器」が供給電圧値の積分を開始し、開始パルス信号を生成する（５３）。パルス発生器がステップ５４でＨブリッジに対する制御信号をオンにし、回路は上記積分が基準レベルに達したかをチェックする（５５）。上記積分が基準レベルに達すると（５６）、ステップ５７ではＳＤＭ−Ｐｕｌｓｅ、Ｖ−ｓｕｐｐｌｙおよびＶ−ｒｅｆに基づく積分をステップ内で停止し、停止パルス信号を生成する。次いで、ステップ５８で上記パルス発生器はＨブリッジに対する制御信号をオフにする。
【００２５】
本発明を、特にその好ましい実施形態に対して図示し説明したが、本発明の精神と範囲から逸脱することなくその形態および内容を様々に変更可能であることを当業者は理解されよう。
【図面の簡単な説明】
【００２６】
【図１】従来技術での解決法を示す概略構成図である。（従来技術）
【図２】Ｈブリッジの主要回路を示す図である。（従来技術）
【図３】本発明の実施形態による解決法の概略構成図である。
【図４】図４ａは、理想パルスと実パルスの関係を示す図である。
【図５】Ｄ級増幅器の出力パルスを線形化する方法を示す図である。
【符号の説明】
【００２７】
Ｔ１  トランジスタ
Ｔ２  トランジスタ
Ｔ３  トランジスタ
Ｔ４  トランジスタ
２１  シグマデルタ変調器
２２  パルス長積分器
２３  パルス発生器ユニット
２４  Ｈブリッジ
２５  負荷
４２  負荷電圧
４４  負荷電圧
４５  パルス
４６  パルス
【図１】
2004194334.tif 000003
【図２】
2004194334.tif 000004
【図３】
2004194334.tif 000005
【図４】
2004194334.tif 000006
【図５】
2004194334.tif 000007