(57)【要約】【課題】任意のフィルタ特性を簡単且つ高精度に実現できるフィルタ回路を提供することである。【解決手段】本発明のフィルタ回路は、第１の加算器Ａ１に、入力電圧Ｖｉを供給する。第１の加算器Ａ１の出力を第２の加算器Ａ２に供給し、第２の加算器Ａ２の出力を第１の積分器Ｆ１に供給し、第１の積分器Ｆ１の出力を第１の加算器Ａ１および第２の積分器Ｆ２に供給する。また、第２の積分器Ｆ２の出力を、第２の加算器Ａ２に供給する。そして、第１の積分器Ｆ１の出力を、２次バンドパスフィルタ回路の出力電圧Ｖｏｂとする。【選択図】　図１
2004120712.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が供給される第１の加算器と、
前記第１の加算器の出力信号が供給される第２の加算器と、
前記第２の加算器の出力信号が供給され、且つ、前記第１の加算器に出力信号を供給する第１の積分器と、
前記第１の積分器の出力信号が供給され、且つ、前記第２の加算器に出力信号を供給する第２の積分器と
を具備することを特徴とするフィルタ回路。
【請求項２】
前記第１の積分器の出力を出力信号とするバンドパスフィルタである
ことを特徴とする請求項１に記載のフィルタ回路。
【請求項３】
前記第２の積分器の出力を出力信号とするロウパスフィルタである
ことを特徴とする請求項１に記載のフィルタ回路。
【請求項４】
前記第２の加算器の出力を出力信号とするハイパスフィルタである
ことを特徴とする請求項１に記載のフィルタ回路。
【請求項５】
入力信号が供給される第１の加算器と、
前記第１の加算器の出力信号が供給される第２の加算器と、
前記第２の加算器の出力信号が供給され、且つ、前記第１の加算器に出力信号を供給する第１の積分器と、
前記第１の積分器の出力信号が供給され、且つ、前記第２の加算器に出力信号を供給する第２の積分器と、
前記入力信号、前記第１の積分器の出力信号および前記第２の積分器の出力信号が供給される第３の加算器と
を具備し、
前記第３の加算器の出力を出力信号とするノッチフィルタである
ことを特徴とするフィルタ回路。
【請求項６】
入力信号が供給される第１の加算器と、
前記第１の加算器の出力信号が供給される第２の加算器と、
前記第２の加算器の出力信号が供給され、且つ、前記第１の加算器に出力信号を供給する第１の積分器と、
前記第１の積分器の出力信号が供給され、且つ、前記第２の加算器に出力信号を供給する第２の積分器と、
前記入力信号、前記第１の積分器の出力信号および前記第２の加算器の出力信号が供給される第３の加算器と
を具備し、
前記第３の加算器の出力を出力信号とするノッチフィルタである
ことを特徴とするフィルタ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、オペアンプを用いたＢｉｑｕａｄ型のフィルタ回路に関するものである。
【０００２】
【従来の技術】
図６は、従来におけるＢｉｑｕａｄ型のフィルタ回路の一例で、２次バンドパスフィルタ回路の回路図である。従来における２次バンドパスフィルタ回路は、図６に示すように、２つの積分器と１つの加算器で構成されている（例えば、非特許文献１参照）。
【０００３】
オペアンプＯＰＡ２１〜ＯＰＡ２３の正入力端子は、基準電圧Ｖｒｅｆを介して接地されている。オペアンプＯＰＡ２１の負入力端子は、抵抗Ｒ２１の一端に接続され、この抵抗Ｒ２１を介して入力電圧Ｖｉが供給されている。抵抗Ｒ２２は、一端がオペアンプＯＰＡ２１の負入力端子および抵抗Ｒ２１の一端に接続され、他端がオペアンプＯＰＡ２１の出力端子に接続されている。コンデンサ２１は、一端がオペアンプＯＰＡ２１の負入力端子および抵抗Ｒ２１，Ｒ２２の一端に接続され、他端がオペアンプＯＰＡ２１の出力端子および抵抗Ｒ２２の他端に接続されている。
【０００４】
オペアンプＯＰＡ２２の負入力端子は、抵抗Ｒ２３の一端に接続されている。抵抗Ｒ２３の他端は、オペアンプＯＰＡ２１の出力端子に接続されている。また、コンデンサＣ２２は、一端がオペアンプＯＰＡ２２の負入力端子および抵抗Ｒ２３の一端に接続され、他端がオペアンプＯＰＡ２２の出力端子に接続されている。
【０００５】
さらに、オペアンプＯＰＡ２３の負入力端子は、抵抗Ｒ２４の一端に接続されている。抵抗Ｒ２４の他端は、オペアンプＯＰＡ２２の出力端子に接続されている。抵抗Ｒ２５は、一端がオペアンプＯＰＡ２３の負入力端子および抵抗Ｒ２４の一端に接続され、他端がオペアンプＯＰＡ２３の出力端子に接続されている。また、抵抗Ｒ２６は、一端がオペアンプＯＰＡ２３の出力端子および抵抗Ｒ２５の他端に接続され、他端がオペアンプＯＰＡ２１の負入力端子、抵抗Ｒ２１，Ｒ２２の一端およびコンデンサＣ２１の一端に接続されている。
【０００６】
そして、従来における２次バンドパスフィルタ回路は、オペアンプＯＰＡ２１の出力を出力電圧Ｖｏｂとしている。
【０００７】
【非特許文献１】
柳沢健・金光磐共著「アクティブフィルタの設計」秋葉出版、１９９２年８月２０日、Ｐ２５−３１
【０００８】
【発明が解決しようとする課題】
ここで、一般的に２次バンドパスフィルタ回路の伝達関数は、
【０００９】
【数１】
2004120712.tif 000003
【００１０】
で表される。尚、Ｖｉは入力電圧、Ｖｏｂは出力電圧、ｓは複素変数、ω０（＝２π・ｆ０，ｆ０：極周波数）は中心周波数、Ｑは急峻度、Ｈは利得係数を表している。
【００１１】
一方、図６に示した２次バンドパスフィルタ回路の伝達関数は、
【００１２】
【数２】
2004120712.tif 000004
【００１３】
となる。Ｒ２４＝Ｒ２５として、（式１）と（式２）比較すると、ω０は、
【００１４】
【数３】
2004120712.tif 000005
【００１５】
となる。
【００１６】
ここで、例えば極周波数ｆ０（＝ω０／２π）を調整しようとすると、４個の抵抗Ｒ２１，Ｒ２２，Ｒ２３およびＲ２６を可変する必要がある。さらに、抵抗Ｒ２１，Ｒ２２は、急峻度Ｑや中心周波数における利得係数Ｈにも関係するため、調整が複雑化する。
【００１７】
このように、従来のＢｉｑｕａｄ型のフィルタ回路では、極周波数ｆ０を調整するために数多くの抵抗を可変しなければならず、また急峻度Ｑや利得係数Ｈへの影響を考慮しなければならないため調整が複雑化する。したがって、高精度な調整が難しく、調整精度の劣化を招いてしまう。
【００１８】
本発明の目的は、任意のフィルタ特性を簡単且つ高精度に実現できるフィルタ回路を提供することである。
【００１９】
【課題を解決するための手段】
この発明によるフィルタ回路は、入力信号が供給される第１の加算器と、前記第１の加算器の出力信号が供給される第２の加算器と、前記第２の加算器の出力信号が供給され、且つ、前記第１の加算器に出力信号を供給する第１の積分器と、前記第１の積分器の出力信号が供給され、且つ、前記第２の加算器に出力信号を供給する第２の積分器とを具備することを特徴としている。
【００２０】
また、この発明によるフィルタ回路は、入力信号が供給される第１の加算器と、前記第１の加算器の出力信号が供給される第２の加算器と、前記第２の加算器の出力信号が供給され、且つ、前記第１の加算器に出力信号を供給する第１の積分器と、前記第１の積分器の出力信号が供給され、且つ、前記第２の加算器に出力信号を供給する第２の積分器と、前記入力信号、前記第１の積分器の出力信号、および、前記第２の積分器あるいは前記第２の加算器の出力信号が供給される第３の加算器とを具備し、前記第３の加算器の出力を出力信号とするノッチフィルタであることを特徴としている。
【００２１】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態について説明する。
【００２２】
（第１の実施の形態）
図１は、第１の実施の形態におけるフィルタ回路の回路図である。第１の実施の形態におけるフィルタ回路は２次バンドパスフィルタ回路であり、第１および第２の加算器Ａ１，Ａ２、第１および第２の積分器Ｆ１，Ｆ２で構成されている。
【００２３】
図１に示すように、第１の加算器Ａ１に、入力電圧Ｖｉが供給されている。第１の加算器Ａ１の出力は第２の加算器Ａ２に供給され、第２の加算器Ａ２の出力は第１の積分器Ｆ１に供給され、第１の積分器Ｆ１の出力は第１の加算器Ａ１および第２の積分器Ｆ２に供給されている。第２の積分器Ｆ２の出力は、第２の加算器Ａ２に供給されている。そして、第１の積分器Ｆ１の出力を、２次バンドパスフィルタ回路の出力電圧Ｖｏｂとしている。
【００２４】
第１の加算器Ａ１は、第１のオペアンプＯＰＡ１および第１乃至第３の抵抗Ｒ１〜Ｒ３で構成されている。第１のオペアンプＯＰＡ１は、正入力端子が基準電圧Ｖｒｅｆを介して接地されている。また、負入力端子には、第１の抵抗Ｒ１の一端が接続され、この第１の抵抗Ｒ１を介して入力電圧Ｖｉが供給されている。
【００２５】
また、第２の抵抗Ｒ２は、一端が第１のオペアンプＯＰＡ１の負入力端子および第１の抵抗Ｒ１の一端に接続されている。第３の抵抗Ｒ３は、一端が第１のオペアンプＯＰＡ１の負入力端子、第１の抵抗Ｒ１の一端および第２の抵抗Ｒ２の一端に接続され、他端が第１のオペアンプＯＰＡ１の出力端子に接続されている。
【００２６】
そして、第１のオペアンプＯＰＡ１の出力が、第２の加算器Ａ２に供給される。
【００２７】
第２の加算器Ａ２は、第２のオペアンプＯＰＡ２および第４乃至第６の抵抗Ｒ４〜Ｒ６で構成されている。第２のオペアンプＯＰＡ２は、正入力端子が基準電圧Ｖｒｅｆを介して接地され、負入力端子が第４の抵抗Ｒ４の一端に接続されている。また、第４の抵抗Ｒ４の他端には、第１のオペアンプＯＰＡ１の出力端子が接続され、第１の加算器Ａ１の出力が第４の抵抗Ｒ４を介して第２のオペアンプＯＰＡ２の負入力端子に供給されている。
【００２８】
また、第５の抵抗Ｒ５は、一端が第２のオペアンプＯＰＡ２の負入力端子および第４の抵抗Ｒ４の一端に接続されている。第６の抵抗Ｒ６は、一端が第２のオペアンプＯＰＡ２の負入力端子、第４の抵抗Ｒ４の一端および第５の抵抗Ｒ５の一端に接続され、他端が第２のオペアンプＯＰＡ２の出力端子に接続されている。
【００２９】
そして、第２のオペアンプＯＰＡ２の出力が、第１の積分器Ｆ１に供給される。
【００３０】
第１の積分器Ｆ１は、第３のオペアンプＯＰＡ３、第７の抵抗Ｒ７および第１のコンデンサＣ１で構成されている。第３のオペアンプＯＰＡ３は、正入力端子が基準電圧Ｖｒｅｆを介して接地され、負入力端子が第７の抵抗Ｒ７の一端に接続されている。また、第７の抵抗Ｒ７の他端には、第２のオペアンプＯＰＡ２の出力端子が接続され、第２の加算器Ａ２の出力が第７の抵抗Ｒ７を介して第３のオペアンプＯＰＡ３の負入力端子に供給されている。
【００３１】
第１のコンデンサＣ１は、一端が第３のオペアンプＯＰＡ３の負入力端子および第７の抵抗Ｒ７の一端に接続され、他端が第３のオペアンプＯＰＡ３の出力端子に接続されている。
【００３２】
そして、第３のオペアンプＯＰＡ３の出力が、第１の加算器Ａ１および第２の積分器Ｆ２に出力される。第１の加算器Ａ１には、第２の抵抗Ｒ２を介して第１のオペアンプＯＰＡ１の負入力端子に供給される。
【００３３】
第２の積分器Ｆ２は、第４のオペアンプＯＰＡ４、第８の抵抗Ｒ８および第２のコンデンサＣ２で構成されている。第４のオペアンプＯＰＡ４は、正入力端子が基準電圧Ｖｒｅｆを介して接地され、負入力端子が第８の抵抗Ｒ８の一端に接続されている。また、第８の抵抗Ｒ８の他端には、第３のオペアンプＯＰＡ３の出力端子に接続され、第１の積分器Ｆ１の出力が第８の抵抗Ｒ８を介して第４のオペアンプＯＰＡ４の負入力端子に供給されている。
【００３４】
第２のコンデンサＣ２は、一端が第４のオペアンプＯＰＡ４の負入力端子および第８の抵抗Ｒ８の一端に接続され、他端が第４のオペアンプＯＰＡ４の出力端子に接続されている。
【００３５】
そして、第４のオペアンプＯＰＡ４の出力が、第２の加算器Ａ２に出力される。第２の加算器Ａ２には、第５の抵抗Ｒ５を介して第２のオペアンプＯＰＡ２の負入力端子に供給される。
【００３６】
本実施の形態の２次バンドパスフィルタ回路は、第１のオペアンプＯＰＡ１の出力を出力信号Ｖｏｂとしている。
【００３７】
図１に示した２次バンドパスフィルタ回路の伝達関数は、Ｒ２＝Ｒ３、Ｒ５＝Ｒ６とすると、
【００３８】
【数４】
2004120712.tif 000006
【００３９】
となり、（式１）と（式３）を比較すると、
【００４０】
【数５】
2004120712.tif 000007
【００４１】
となる。例えば、抵抗Ｒ３，Ｒ６および容量Ｃ１，Ｃ２（通常Ｃ１＝Ｃ２）を適当な値とした場合、中心周波数ω０はＲ７，Ｒ８を、急峻度ＱはＲ４を、利得係数ＨはＲ１，Ｒ４を可変することで調整することができる。
【００４２】
２次バンドパスフィルタ回路を本発明のような構成にすることにより、中心周波数、急峻度および利得係数を、比較的容易に、抵抗を可変することで調整することができる。
【００４３】
（第２の実施の形態）
図２は、第２の実施の形態におけるフィルタ回路の回路図である。第２の実施の形態におけるフィルタ回路は２次ロウパスフィルタ回路であり、第１および第２の加算器Ａ１，Ａ２、第１および第２の積分器Ｆ１，Ｆ２で構成されている。
【００４４】
図２に示すように、第１の加算器Ａ１に、入力電圧Ｖｉが供給されている。第１の加算器Ａ１の出力は第２の加算器Ａ２に供給され、第２の加算器Ａ２の出力は第１の積分器Ｆ１に供給され、第１の積分器Ｆ１の出力は第１の加算器Ａ１および第２の積分器Ｆ２に供給されている。第２の積分器Ｆ２の出力は、第２の加算器Ａ２に供給されている。そして、第２の積分器Ｆ２の出力を、２次ロウパスフィルタ回路の出力電圧Ｖｏｌとしている。
【００４５】
第１および第２の加算器Ａ１，Ａ２、第１および第２の積分器Ｆ１，Ｆ２を構成する第１乃至第４のオペアンプＯＰＡ１〜ＯＰＡ４、第１乃至第８の抵抗Ｒ１〜Ｒ８、第１および第２のコンデンサＣ１，Ｃ２の接続は、基本的に図１に示したフィルタ回路と同じなので、ここでの説明は省略する。
【００４６】
ただし、本実施の形態の２次ロウパスフィルタ回路は、第４のオペアンプＯＰＡ４の出力を出力信号Ｖｏｌとしている。
【００４７】
図２に示したロウパスフィルタ回路の伝達関数は、Ｒ２＝Ｒ３、Ｒ５＝Ｒ６とすると、
【００４８】
【数６】
2004120712.tif 000008
【００４９】
である。一般的な２次ロウパスフィルタ回路の伝達関数は、
【００５０】
【数７】
2004120712.tif 000009
【００５１】
であるから、（式４）と（式５）を比較すると、
【００５２】
【数８】
2004120712.tif 000010
【００５３】
となる。例えば、抵抗Ｒ３，Ｒ６および容量Ｃ１，Ｃ２（通常Ｃ１＝Ｃ２）を適当な値に決めた場合、中心周波数ω０はＲ７，Ｒ８を、急峻度ＱはＲ４を、利得係数ＨはＲ１，Ｒ４を可変することで調整することができる。
【００５４】
２次ロウパスフィルタ回路を本発明のような構成にすることにより、中心周波数、急峻度および利得係数を、比較的容易に、抵抗を可変することで調整することができる。
【００５５】
（第３の実施の形態）
図３は、第３の実施の形態におけるフィルタ回路の回路図である。第３の実施の形態におけるフィルタ回路は２次ハイパスフィルタ回路であり、第１および第２の加算器Ａ１，Ａ２、第１および第２の積分器Ｆ１，Ｆ２で構成されている。
【００５６】
図３に示すように、第１の加算器Ａ１に、入力電圧Ｖｉが供給されている。第１の加算器Ａ１の出力は第２の加算器Ａ２に供給され、第２の加算器Ａ２の出力は第１の積分器Ｆ１に供給され、第１の積分器Ｆ１の出力は第１の加算器Ａ１および第２の積分器Ｆ２に供給されている。第２の積分器Ｆ２の出力は、第２の加算器Ａ２に供給されている。そして、第２の加算器Ａ２の出力を、２次ハイパスフィルタ回路の出力電圧Ｖｏｈとしている。
【００５７】
第１および第２の加算器Ａ１，Ａ２、第１および第２の積分器Ｆ１，Ｆ２を構成する第１乃至第４のオペアンプＯＰＡ１〜ＯＰＡ４、第１乃至第８の抵抗Ｒ１〜Ｒ８、第１および第２のコンデンサＣ１，Ｃ２の接続は、基本的に図１に示したフィルタ回路と同じなので、ここでの説明は省略する。
【００５８】
ただし、本実施の形態における２次ハイパスフィルタ回路は、第２のオペアンプＯＰＡ２の出力を出力信号Ｖｏｈとしている。
【００５９】
図３に示した２次ハイパスフィルタ回路の伝達関数は、Ｒ２＝Ｒ３、Ｒ５＝Ｒ６とすると、
【００６０】
【数９】
2004120712.tif 000011
【００６１】
である。ここで、一般的な２次ハイパスフィルタ回路の伝達関数は、
【００６２】
【数１０】
2004120712.tif 000012
【００６３】
となり、（式６）と（式７）を比較すると、
【００６４】
【数１１】
2004120712.tif 000013
【００６５】
となる。例えば、抵抗Ｒ３，Ｒ６および容量Ｃ１，Ｃ２（通常Ｃ１＝Ｃ２）を適当な値に決めた場合、中心周波数ω０はＲ７，Ｒ８を、急峻度ＱはＲ４を、利得係数ＨはＲ１，Ｒ４を可変することで調節することができる。
【００６６】
２次ハイパスフィルタ回路を本発明のような構成にすることにより、中心周波数、急峻度および利得係数を、比較的容易に、抵抗を可変することで調整することができる。
【００６７】
（第４の実施の形態）
図４および図５は、第４の実施の形態におけるフィルタ回路の回路図である。第４の実施の形態におけるフィルタ回路は２次ノッチフィルタ回路であり、第１乃至第３の加算器Ａ１〜Ａ３、第１および第２の積分器Ｆ１，Ｆ２で構成されている。
【００６８】
図４および図５に示すように、第１の加算器Ａ１に、入力電圧Ｖｉが供給されている。第１の加算器Ａ１の出力は第２の加算器Ａ２に供給され、第２の加算器Ａ２の出力は第１の積分器Ｆ１に供給され、第１の積分器Ｆ１の出力は第１の加算器Ａ１、第２の積分器Ｆ２および第３の加算器Ａ３に供給されている。第２の積分器Ｆ２の出力は、第２の加算器Ａ２に供給されている。さらに、第３の加算器Ａ３の入力は、第２の加算器Ａ２あるいは第２の積分器Ｆ２の出力が供給されている。そして、第３の加算器Ａ３の出力を、２次ノッチフィルタ回路の出力電圧Ｖｏｎとしている。
【００６９】
第１および第２の加算器Ａ１，Ａ２、第１および第２の積分器Ｆ１，Ｆ２を構成する第１乃至第４のオペアンプＯＰＡ１〜ＯＰＡ４、第１乃至第８の抵抗Ｒ１〜Ｒ８、第１および第２のコンデンサＣ１，Ｃ２の接続は、基本的に図１に示したフィルタ回路と同じなので、ここでの説明は省略する。
【００７０】
第３の加算器Ａ３は、第５のオペアンプＯＰＡ５および第９乃至第１２の抵抗Ｒ９〜Ｒ１２で構成されている。第５のオペアンプＯＰＡ５は、正入力端子が基準電圧Ｖｒｅｆを介して接地されている。また、負入力端子には、第９の抵抗Ｒ９の一端が接続され、この第９の抵抗Ｒ９を介して入力電圧Ｖｉが供給されている。
【００７１】
また、第１０の抵抗Ｒ１は、一端が第５のオペアンプＯＰＡ５の負入力端子および第９の抵抗Ｒ９の一端に接続され、他端が第３のオペアンプＯＰＡ３の出力端子に接続されている。第１１の抵抗Ｒ１１は、一端が第５のオペアンプＯＰＡ５の負入力端子、第９の抵抗Ｒ９の一端および第１０の抵抗Ｒ１０の一端に接続され、他端が第５のオペアンプＯＰＡ５の出力端子に接続されている。
【００７２】
そして、第１２の抵抗Ｒ１２は、一端が第５のオペアンプＯＰＡ５の負入力端子および第９乃至第１１の抵抗Ｒ９〜Ｒ１１の一端に接続されている。ただし、第１２の抵抗Ｒ１２の他端は、図４に示すフィルタ回路では第４のオペアンプＯＰＡ４の出力端子に接続され、図５に示すフィルタ回路では第２のオペアンプＯＰＡ２の出力端子に接続されている。
【００７３】
尚、本実施の形態における２次ノッチフィルタ回路の出力は、第５のオペアンプＯＰＡ５の出力を出力信号Ｖｏｎとしている。
【００７４】
ここで、零点周波数ｆｎ（＝ωｎ／２π）とすると、ωｎ＞ω０のとき、図４に示すフィルタ回路となる。すなわち、第１２の抵抗Ｒ１２の他端は、第４のオペアンプＯＰＡ４の出力端子に接続されている。
【００７５】
一方、ωｎ＜ω０のとき、図５に示すフィルタ回路となる。すなわち、第１２の抵抗Ｒ１２の他端は、第２のオペアンプＯＰＡ２の出力端子に接続されている。
【００７６】
ここで、一般的な２次ノッチフィルタ回路の伝達関数は、
【００７７】
【数１２】
2004120712.tif 000014
【００７８】
である。ωｎ＞ω０のとき、すなわち、図４に示した２次ノッチフィルタ回路の伝達関数は、Ｒ１＝Ｒ２＝Ｒ３、Ｒ５＝Ｒ６、Ｒ９＝Ｒ１０とすると、
【００７９】
【数１３】
2004120712.tif 000015
【００８０】
となり、（式８）と（式９）を比較すると、
【００８１】
【数１４】
2004120712.tif 000016
【００８２】
となる。例えば、抵抗Ｒ６，Ｒ９および容量Ｃ１，Ｃ２（通常Ｃ１＝Ｃ２）を適当な値に決めた場合、極周波数ｆ０はＲ７，Ｒ８を、急峻度ＱはＲ４を、零点周波数ｆｎはＲ４，Ｒ７およびＲ１２を、利得係数ＨはＲ１１を可変することで調整できる。
【００８３】
一方、ωｎ＜ω０のとき、すなわち、図５に示した２次ノッチフィルタ回路の伝達関数は、Ｒ１＝Ｒ２＝Ｒ３、Ｒ５＝Ｒ６、Ｒ９＝Ｒ１０とすると、
【００８４】
【数１５】
2004120712.tif 000017
【００８５】
となり、（式８）と（式１０）を比較すると、
【００８６】
【数１６】
2004120712.tif 000018
【００８７】
となる。この場合でもω０＞ω０と同様に、例えば、抵抗Ｒ６，Ｒ９および容量Ｃ１，Ｃ２（通常Ｃ１＝Ｃ２）を適当な値に決めた場合、中心周波数ω０はＲ７，Ｒ８を、急峻度ＱはＲ４を、零点周波数ｆｎはＲ４，Ｒ７およびＲ１２を、利得係数ＨはＲ１１，Ｒ１２を可変することで調整できる。
【００８８】
２次ノッチフィルタ回路を本発明のような構成にすることにより、中心周波数、急峻度、零点周波数および利得係数を、比較的容易に、抵抗を可変することで調整することができる。
【００８９】
したがって、本発明のフィルタ回路は、任意のフィルタ特性を簡単、且つ、高精度に実現することができる。
【００９０】
その他、この発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
【００９１】
【発明の効果】
本発明において、種々のフィルタ回路を図１乃至図５のように構成することにより、中心周波数、急峻度、利得係数あるいは零点周波数を、比較的容易に、抵抗を可変することで調整できるので、任意のフィルタ特性を簡単、且つ、高精度に実現することができる。
【図面の簡単な説明】
【図１】第１の実施の形態におけるフィルタ回路の回路図。
【図２】第２の実施の形態におけるフィルタ回路の回路図。
【図３】第３の実施の形態におけるフィルタ回路の回路図。
【図４】第４の実施の形態におけるフィルタ回路の回路図。
【図５】第４の実施の形態におけるフィルタ回路の回路図。
【図６】従来におけるフィルタ回路の回路図。
【符号の説明】
Ｆ１…第１の積分器
Ｆ２…第２の積分器
Ａ１…第１の加算器
Ａ２…第２の加算器
Ａ３…第３の加算器
ＯＰＡ１〜ＯＰＡ５…第１乃至第５のオペアンプ
Ｒ１〜Ｒ１２…第１乃至第１２の抵抗
Ｃ１…第１のコンデンサ
Ｃ２…第２のコンデンサ
ＯＰＡ２１〜ＯＰＡ２３…オペアンプ
Ｒ２１〜Ｒ２６…抵抗
Ｃ２１，Ｃ２２…コンデンサ
Ｖｉ…入力電圧
Ｖｏｂ，Ｖｏｌ，Ｖｏｈ，Ｖｏｎ…出力電圧
Ｖｒｅｆ…基準電圧
【図１】
2004120712.tif 000019
【図２】
2004120712.tif 000020
【図３】
2004120712.tif 000021
【図４】
2004120712.tif 000022
【図５】
2004120712.tif 000023
【図６】
2004120712.tif 000024