(57)【要約】【課題】簡単な構成で、容易に良好なコンバージェンス補正を実現する。【解決手段】水平同期信号が分周器２４を通じて垂直カウンタ２５に供給されて測定点ごとの垂直方向のアドレスが形成される。この垂直方向のアドレスが、アドレスの遅延とバイパスを切り換える遅延／バイパス回路２６に供給される。また、垂直同期信号と水平同期信号がフィールド判別回路３２に供給されて、映像信号のインターレースにおける第１及び第２のフィールドが判別され、遅延／バイパス回路２６で垂直方向のアドレスを測定点の垂直方向の間隔の１／２の相当する分遅延（シフト）させる切り換えが行われる。そして切り換えられた垂直方向のアドレスが、調整データの読み出しアドレス作成回路２３に供給され、作成された読み出しアドレスにより調整データメモリ４１の読み出しが行われ、この調整データによりコンバージェンス補正を行う。【選択図】        図１
2004194116.tif 000002
【特許請求の範囲】
【請求項１】
画像が形成される画面上の限定された複数の点のコンバージェンスのずれ量が測定されて記憶され、前記記憶された測定値を用いて３原色のコンバージェンスの補正を行う画像形成方法であって、
前記記憶された測定値を読み出して演算により各画素におけるコンバージェンスのずれ量を求めると共に、
前記映像信号のインターレースによる第１及び第２のフィールドを判別し、
前記判別された一方のフィールドにおいて前記演算における前記記憶された測定値の読み出しを前記画面上の複数の点の垂直方向の間隔の略１／２シフトさせて行う
ことを特徴とする画像形成方法。
【請求項２】
請求項１記載の画像形成方法において、
前記コンバージェンスのずれ量の測定も、前記判別された一方のフィールドにおいて前記演算における前記記憶されたずれ量の読み出しを前記画面上の複数の点の垂直方向の間隔の略１／２シフトさせた状態で行う
ことを特徴とする画像形成方法。
【請求項３】
請求項１記載の画像形成方法において、
前記演算は、前記映像信号の画素クロック及び水平同期信号をカウントし、前記カウント値に従って前記記憶された測定値を読み出して行うと共に、
前記記憶された測定値の読み出しのシフトを、前記水平同期信号のカウント値を遅延させて行う
ことを特徴とする画像形成方法。
【請求項４】
請求項１記載の画像形成方法において、
供給される映像信号の各画素のデータを順次メモリに書き込み、前記メモリに書き込まれた各画素のデータを前記求められた各画素のずれ量に応じたタイミングで読み出して前記３原色のコンバージェンスの補正を行うと共に、
前記データの書き込みを、前記映像信号の画素クロックにより発生される書き込みアドレスに従って行い、
前記データの読み出しを、前記書き込みアドレスに前記各画素のずれ量に応じた値を加算した読み出しアドレスに従って行う
ことを特徴とする画像形成方法。
【請求項５】
請求項４記載の画像形成方法において、
前記データの書き込みには、前記書き込みアドレスと共に前記映像信号の画素クロックを入力クロックとして用い、
前記データの読み出しには、前記読み出しアドレスと共に前記各画素のずれ量に応じた出力クロックを用いる
ことを特徴とする画像形成方法。
【請求項６】
画像が形成される画面上の限定された複数の点のコンバージェンスのずれ量が測定されて記憶された記憶手段と、前記記憶された測定値を用いて３原色のコンバージェンスの補正を行う手段とを有する画像形成装置であって、
前記記憶手段に記憶された測定値を読み出して演算により各画素におけるコンバージェンスのずれ量を求める演算手段と、
前記映像信号のインターレースによる第１及び第２のフィールドを判別するフィールド判別手段と、
前記判別された一方のフィールドにおいて前記演算における前記記憶された測定値の読み出しを前記画面上の複数の点の垂直方向の間隔の略１／２シフトさせる手段と
を設けることを特徴とする画像形成装置。
【請求項７】
請求項６記載の画像形成装置において、
前記コンバージェンスのずれ量の測定も、前記判別された一方のフィールドにおいて前記演算における前記記憶された測定値の読み出しを前記画面上の複数の点の垂直方向の間隔の略１／２シフトさせた状態で行う
ことを特徴とする画像形成装置。
【請求項８】
請求項６記載の画像形成方法において、
前記演算は、前記映像信号の画素クロック及び水平同期信号をカウントし、前記カウント値に従って前記記憶された測定値を読み出して行うと共に、
前記記憶された測定値の読み出しのシフトを、前記水平同期信号のカウント値を遅延させて行う
ことを特徴とする画像形成装置。
【請求項９】
請求項６記載の画像形成装置において、
供給される映像信号の各画素のデータを順次書き込むメモリと、
前記メモリに書き込まれた各画素のデータを前記求められた各画素のずれ量に応じたタイミングで読み出す制御手段と、
前記データの書き込みのための書き込みアドレスを、前記映像信号の画素クロックにより発生する書き込みアドレス発生手段と、
前記データの読み出しのための読み出しアドレスを、前記書き込みアドレスに前記各画素のずれ量に応じた値を加算して発生する読み出しアドレス発生手段と
を設けたことを特徴とする画像形成装置。
【請求項１０】
請求項９記載の画像形成装置において、
前記データの書き込みには、前記書き込みアドレスと共に前記映像信号の画素クロックを入力クロックとして用い、
前記データの読み出しには、前記読み出しアドレスと共に前記各画素のずれ量に応じた出力クロックを用いる
ことを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば大型、且つ高精細度のテレビジョン受像機に使用して好適な画像形成方法及び画像形成装置に関する。詳しくは、コンバージェンスの補正を簡単な構成で、良好に行うことができるようにするものである。
【０００２】
【従来の技術】
従来のカラーテレビジョン受像機におけるコンバージェンスの補正は、いわゆるコンバージェンスヨーク等の補助偏向コイルや、マグネット等の外部磁界を用いて行われていた。しかしながらこのような方法では、電子ビームフォーカスの劣化を引き起こし、コンバージェンスとフォーカスを両立させるために、両者はある妥協点までの追い込み設計しかできない。特に、大型や高精細度のテレビジョン受像機においては、コンバージェンスのずれを充分に補正することができないものである。
【０００３】
これに対して、フォーカスの劣化を引き起こしにくい斉一磁界を発生させる偏向ヨークを用い、３原色の映像信号のそれぞれの画素の遅延時間を制御し、各画素の空間的位置を補正することによって、コンバージェンスの補正を行う技術が提案されている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開２００１−３３３４３４号
【０００５】
【発明が解決しようとする課題】
ところが、上記の特許文献１の技術において、それぞれの画素の遅延時間を制御するための制御データを、全ての個々の画素について持つことは、データ量が膨大になり不可能である。そこで、例えば画像が形成される画面上の限定された複数の点を設定し、それらの点のコンバージェンスのずれ量を測定すると共に、その測定値を補間して個々の画素の制御データを得ることが行われる。
【０００６】
すなわち、例えば図５に示すように、画像が形成される画面上に、水平９×垂直９の計８１か所の点を定め、これら８１か所のコンバージェンスのずれ量を測定する。そして補正を行う際には、これら８１か所の点の間の部分では、任意の補間演算を行うことによって、個々の画素における制御データを求め、その制御データを用いてコンバージェンスの補正を行うことができるものである。
【０００７】
しかしながら、上述の技術において、例えば高精細度のテレビジョン受像機に適用する場合には、上述の垂直９の点で８分割される各区分の画面上の水平走査線の数は、例えば１フィールドの有効走査線数を５４０本として、５４０÷８＝６８本となる。さらに、例えば補間演算にF ＩR フィルタを用いる場合のフィルタの段数を８段とすると、演算の解像度は６８÷４≒１７本ごととなる。なおフィルタの段数８は、図５の２区間ぶんなので、１区間の分割数は、８段÷２区間＝４となる。
【０００８】
すなわち、上述の技術において、測定を行う点の数を垂直９とし、補間演算に用いる場合のフィルタの段数を８段とすると、演算の解像度は約１７本ごととなって、コンバージェンスの補正を行うための制御データが、走査線の約１７本ごとにしか得られないことになる。そしてこのような間欠の制御データを用いて補正を行った場合には、例えば図６に示すような階段状の補正になってしまう。
【０００９】
なお、図６において、例えばA に示すような格子のテストパターンを表示した場合に、コンバージェンス補正の制御データが走査線の約１７本ごとに変化することで、垂直線には、例えばＢの拡大図に示すような階段状の変動が現れる。そしてこのような階段状の変動は、例えば走査線の約１７本ごとに現れるために、特に大型のテレビジョン受像機においては、鑑賞の妨害になってしまうものである。
【００１０】
このような階段状の変動を解消する方法としては、例えば画素クロック周波数を高くする方法や、フィルタの段数を増加させる方法が考えられる。しかしながら、前者では信号遅延、ＥＭＣ（Electro-Magnetic Compatibility：電磁環境両立性）、ノイズ等の問題が発生し、また、後者では回路規模が極めて大きくなってしまうものである。
【００１１】
この出願はこのような点に鑑みて成されたものであって、解決しようとする問題点は、従来の装置では、画素の遅延時間を制御してコンバージェンスの補正を行う場合に、充分な精度で補正を行うことができず、階段状の変動が生じる恐れがあると共に、精度を高めるためには、ノイズの発生や回路規模の増大等の問題が生じて、容易に実現することができなかったというものである。
【００１２】
【課題を解決するための手段】
このため本発明においては、映像信号のインターレースによる一方のフィールドで測定値の読み出しをシフトさせて行うようにしたものであって、これによれば、シフトされた分の走査線では異なる測定値による変動が重ね合わされることによって、階段状の変動が目立たなくなり、簡単な構成で、容易に良好なコンバージェンス補正が行われるようにすることができる。
【００１３】
【発明の実施の形態】
すなわち本発明においては、画像が形成される画面上の限定された複数の点のコンバージェンスのずれ量が測定されて記憶され、記憶された測定値を用いて３原色のコンバージェンスの補正を行う画像形成方法であって、記憶された測定値を読み出して演算により各画素におけるコンバージェンスのずれ量を求めると共に、映像信号のインターレースによる第１及び第２のフィールドを判別し、判別された一方のフィールドにおいて演算における記憶された測定値の読み出しを、画面上の複数の点の垂直方向の間隔の略１／２シフトさせて行うようにしてなるものである。
【００１４】
また、本発明においては、画像が形成される画面上の限定された複数の点のコンバージェンスのずれ量が測定されて記憶された記憶手段と、記憶された測定値を用いて３原色のコンバージェンスの補正を行う手段とを有する画像形成装置であって、記憶手段に記憶された測定値を読み出して演算により各画素におけるコンバージェンスのずれ量を求める演算手段と、映像信号のインターレースによる第１及び第２のフィールドを判別するフィールド判別手段と、判別された一方のフィールドにおいて演算における記憶された測定値の読み出しを画面上の複数の点の垂直方向の間隔の略１／２シフトさせる手段とを設けてなるものである。
【００１５】
以下、図面を参照して本発明を説明するに、図１は本発明による画像形成方法及び画像形成装置を適用したテレビジョン受像機の一実施形態の要部の構成を示すブロック図である。
【００１６】
図１において、入力端子１に供給される映像信号はアナログアンプ２で所定レベルに増幅され、８ビットのＡ／Ｄコンバータ３に供給されてデジタルデータに変換される。また、ＦＩＦＯ（Firs-in First-out ）回路４で必要なデータ遅延が行われた後に、１ラインデュアルポートメモリ５に書き込まれる。ここで、デュアルポートメモリ５の書き込みアドレスは、以下のように形成される。
【００１７】
すなわち、映像信号から分離、若しくは別途供給される水平同期信号が入力端子１１を通じてＰＬＬ（Phase Locked Loop ）１２に供給され、例えば７４ＭＨｚの画素クロック信号が形成される。この画素クロックがアドレスカウンタ１３に供給されて、映像信号中の水平同期信号を起点とする水平アドレスが形成される。
【００１８】
この形成された水平アドレスに、レジスタ１４に設定される所定の遅延値が加算器１５で加算され、加算されたアドレスが書き込みアドレスバス１６を通じてデュアルポートメモリ５に供給される。これによって、入力端子１に供給される映像信号のデータが、供給される水平同期信号のタイミングでデュアルポートメモリ５に書き込まれる。
【００１９】
さらに、デュアルポートメモリ５の読み出しが行われ、このデュアルポートメモリ５から読み出された映像信号のデータは、８ビットのＤ／Ａコンバータ６に供給されてアナログ信号に変化され、アナログアンプ７で所定レベルに増幅されて出力端子８に取り出される。ここで、デュアルポートメモリ５の読み出しアドレスは、以下のように形成される。
【００２０】
すなわち、ＰＬＬ１２で形成された画素クロック信号が分周器２１に供給されて、上述の図５に示した点の水平方向の間隔に応じたタイミングの分周が行われる。この分周器２１からの信号が水平カウンタ２２に供給されて、上述の図５に示した点ごとの水平方向のアドレスが形成される。この水平方向のアドレスが、調整データの読み出しアドレス作成回路２３に供給される。
【００２１】
また、入力端子１１からの水平同期信号が分周器２４に供給されて、上述の図５に示した点の垂直方向の間隔に応じたタイミングの分周が行われる。この分周器２４からの信号が垂直カウンタ２５に供給されて、上述の図５に示した点ごとの垂直方向のアドレスが形成される。この垂直方向のアドレスが、アドレスの遅延とバイパスを切り換える遅延／バイパス回路２６に供給される。
【００２２】
さらに、映像信号から分離、若しくは別途供給される垂直同期信号が入力端子３１を通じて供給される。この垂直同期信号と、入力端子１１からの水平同期信号がフィールド判別回路３２に供給されて、映像信号のインターレースにおける第１及び第２のフィールドが判別される。そしてこの判別信号に従って、遅延／バイパス回路２６での切り換えが行われる。
【００２３】
すなわち、この遅延／バイパス回路２６では、判別された第１及び第２のフィールドの一方（例えば第２のフィールド）において、垂直方向のアドレスを上述の図５に示した点の垂直方向の間隔の１／２の相当する分遅延（シフト）させる切り換えが行われる。そして切り換えられた垂直方向のアドレスが、調整データの読み出しアドレス作成回路２３に供給される。
【００２４】
これにより、読み出しアドレス作成回路２３では、上述の図５に示した各点ごとに、対応する読み出しアドレスが映像信号の走査のタイミングに合わせて出力される。またこの読み出しアドレスは、映像信号のインターレースにおける第１のフィールドでは、図示の位置であると共に、第２のフィールドでは、垂直方向の間隔の１／２シフトされた位置となる。
【００２５】
この読み出しアドレス作成回路２３で作成された読み出しアドレスが、調整データメモリ４１に供給される。この調整データメモリ４１には、予めマイクロコントローラ４２を通じて、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）４３に記憶された調整データが設けられる。なお、ＥＥＰＲＯＭ４３には、製造時等に測定されたデータが記憶されているものである。
【００２６】
さらに、調整データメモリ４１から読み出された調整データが、２次元ＦＩＲ（Finite Impulse Response ）デジタルフィルタ４４に供給されて、間欠に供給される調整データ間の補間演算が行われる。この算出された調整データが加算器４５でアドレスカウンタ１３からの水平アドレスに加算され、加算されたアドレスが読み出しアドレスバス４６を通じてデュアルポートメモリ５に供給される。
【００２７】
これによって、デュアルポートメモリ５に書き込まれた映像信号のデータが、ＥＥＰＲＯＭ４３に記憶された調整データに応じて補正されたタイミングで読み出される。すなわち、デュアルポートメモリ５からは、調整データで補正されたタイミングで映像信号が読み出される。そこで上述の装置を、３原色の各映像信号ごとに設けて調整を行うことで、コンバージェンス補正を行うことができる。
【００２８】
そして上述の装置においては、調整データの読み出しのタイミングが、映像信号のインターレースにおける第１及び第２のフィールドの一方（例えば第２のフィールド）において、図５に示した点の垂直方向の間隔の１／２シフトされる。このため、従来は第１及び第２のフィールドで同じ位置に現れていた階段状の変動が、上述の装置ではフィールドごとにシフトされることになる。
【００２９】
すなわち、従来の装置では、図２のＡに示すように、各フィールドで同じ位置に階段状の変動が現れていた。これに対して、上述の装置では、図２のＢに示すように、映像信号のインターレースの第１のフィールドでは、従来と同じ位置に階段状の変動が現れるが、第２のフィールドでは、図５に示した点の垂直方向の間隔の１／２シフトされた位置に階段状の変動が現れることになる。
【００３０】
そしてこれらが、図２のＣに示すように重ね合わせて表示されることにより、図２のＤに示すように濃淡の設けられた表示となり、視覚的に滑らかに見える表示が行われることになる。すなわち、従来は階段状の変動の位置が固定であるために明瞭になっていたが、上述の装置ではその位置が交互にシフトされることで不明瞭になり、視覚的に滑らかに見える表示となるものである。
【００３１】
従ってこの実施形態において、映像信号のインターレースによる一方のフィールドで測定値の読み出しをシフトさせて行うようにしたことによって、シフトされた分の走査線では異なる測定値による変動が重ね合わされて、階段状の変動が目立たなくなり、簡単な構成で、容易に良好なコンバージェンス補正が行われるようにすることができる。
【００３２】
これによって、従来の方法及び装置では、画素の遅延時間を制御してコンバージェンスの補正を行う場合に、充分な精度で補正を行うことができず、階段状の変動が生じる恐れがあると共に、精度を高めるためには、ノイズの発生や回路規模の増大等の問題が生じて、容易に実現することができなかったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【００３３】
なお、上述の実施形態において、フィールド判別回路３２はＤラッチ回路で形成され、垂直同期信号のタイミングにおける水平同期信号の状態を記憶することにより、映像信号のインターレースにおける第１及び第２のフィールドが判別される。ただし、フィールドの判別はテレビジョン受像機の他の部分でも行われるため、それを流用することも可能である。
【００３４】
また、例えば７４ＭＨｚの画素クロック信号を形成するＰＬＬ１２は、例えばVXCO型のＰＬＬであり、位相比較器、ローパス・フィルタ、VXCOで構成される。そして入力端子１から供給される、例えば３３．７１６ｋＨｚの水平同期信号に同期した７４．１７５ＭＨｚの画素クロック信号を発生するようになっている。
【００３５】
また、分周器２１、２４は、それぞれが例えばループカウンタであり、カウンタと比較器により構成される。そして画素クロック、及び水平同期信号をカウントして、それぞれ水平表示期間、及び垂直表示期間を８等分した時間ごとに信号を発生するようになされている。これらによって、上述の図５に示した各点の水平方向及び垂直方向の位置に対応する値が形成される。
【００３６】
また、水平カウンタ２２は、例えば４ビットカウンタであり、分周器２１からの信号をカウントして水平同期信号でリセットされる。また、垂直カウンタ２５は、例えば４ビットカウンタであり、分周器２４からの信号をカウントして垂直同期信号でリセットされる。これらによって、上述の図５に示した各点ごとの位置に対応する値が形成される。
【００３７】
また、遅延／バイパス回路２６は、例えば図３に示すように、端子６１に供給されるデータが端子６２に供給される画素クロックに従って、例えば４ビットデータバスのシフトレジスタ６３１〜６３n を転送され、この転送されたデータとシフトレジスタ６３１〜６３n をバイパスされたデータが、セレクタ６４で端子６５に供給される信号に従って選択されて端子６６に取り出されるものである。
【００３８】
すなわちこの遅延／バイパス回路２６は、垂直カウンタ２５の値をそのまま出力するか、所定時間遅延させて出力するかの切り換えを行うものであり、第１及び第２のフィールドの判別に従って、リアルタイムか遅延（シフト）かの切り換えを行うものである。従って、この回路は、データを遅延させ、その遅延回路をセレクト信号によりバイパスさせるものであれば良い。
【００３９】
さらに、レジスタ１４に設けられる遅延値は、２次元ＦＩＲデジタルフィルタ４４からの調整データの負の最大値に相当するものであり、デュアルポートメモリ５での書き込みデータに対して読み出しデータの追い越しが生じないようにするためのものである。またＦＩＦＯ回路４では、このレジスタ１４に設けられる遅延値に相当するデータ遅延が行われるものである。
【００４０】
また、アドレスカウンタ１３は、例えば１２ビットカウンタであり、ＰＬＬ１２で形成される画素クロックをカウントアップし、水平同期信号でリセットされて、デュアルポートメモリ５に供給されるアドレスの基準値を形成する。そして加算器１５は１２ビットと８ビットの加算器であり、上述のレジスタ１４に設けられる遅延値と、アドレスカウンタ１３の値が加算される。
【００４１】
また、読み出しアドレス作成回路２３の機能はデータバスの連結であって、水平カウンタ２２の値をＬＳＢ、遅延／バイパス回路２６の値をＭＳＢとして、調整データメモリ４１の読み出しのための８ビットのアドレスを形成する。さらに、調整データメモリ４１は、８ビット×９×９のランダムアクセスメモリであり、上述の図５に示した各点ごとに測定された調整データが書き込まれる。
【００４２】
また、２次元ＦＩＲデジタルフィルタ４４は、例えば８ビット８段の遅延器と８個の定数、乗算器、加算器、除算器等の複合であり、調整データメモリ４１から供給される８ビットの調整データを２次元的に直線補間するようになされている。なお、調整データがない位置の走査では、調整データを強制的に０として処理が行われる。
【００４３】
そして加算器４５は１２ビットと８ビットの加算器であり、上述のアドレスカウンタ１３の値と２次元ＦＩＲデジタルフィルタ４４からの値が加算される。さらに、デュアルポートメモリ５は、例えば８ビット×２２００の容量を持つ。また、入力端子３１には５９．９３９Ｈｚの垂直同期信号は供給される。また、入力端子１及び出力端子８に入出力される映像信号は１０８０ｉである。
【００４４】
こうして上述の画像形成方法によれば、記憶された測定値を読み出して演算により各画素におけるコンバージェンスのずれ量を求めると共に、映像信号のインターレースによる第１及び第２のフィールドを判別し、判別された一方のフィールドにおいて演算における記憶された測定値の読み出しを画面上の複数の点の垂直方向の間隔の略１／２シフトさせて行うことにより、簡単な構成で、容易に良好なコンバージェンス補正が行われるようにすることができるものである。
【００４５】
また、上述の画像形成装置によれば、記憶手段に記憶された測定値を読み出して演算により各画素におけるコンバージェンスのずれ量を求める演算手段と、映像信号のインターレースによる第１及び第２のフィールドを判別するフィールド判別手段と、判別された一方のフィールドにおいて演算における記憶された測定値の読み出しを画面上の複数の点の垂直方向の間隔の略１／２シフトさせる手段とを設けることにより、簡単な構成で、容易に良好なコンバージェンス補正が行われるようにすることができるものである。
【００４６】
さらに、上述の実施形態では、デュアルポートメモリ５からの読み出しを画素クロックに従ったアドレスの制御で行っているので、コンバージェンスの補正は画素クロックの精度に制限される。これに対し、図４に示す実施形態は、より細かな制御も可能とするものである。
【００４７】
すなわち図４においては、デュアルポートメモリ５へのデータの書き込みを、書き込みアドレスと画素クロックを入力クロックとして用いて行う。
【００４８】
また、デュアルポートメモリ５からの読み出しには、例えば２次元ＦＩＲデジタルフィルタ４４からの調整データをＤ／Ａコンバータ５１に供給し、その出力を、画素クロック周波数を基準とする電圧制御発振器（ＶＣＯ）５２に供給して出力クロックを生成すると共に、この出力クロックをアドレスカウンタに供給して読み出しアドレスを生成する。
【００４９】
これによって、デュアルポートメモリ５からの読み出しは、読み出しアドレスと共に、調整データに基づく出力クロックに従って行われ、画素クロックより細かい精度でのコンバージェンスの補正の補正が可能となるものである。
【００５０】
そしてこの実施形態においても、映像信号のインターレースによる第１及び第２のフィールドを判別し、判別された一方のフィールドにおいて演算における記憶された測定値の読み出しを画面上の複数の点の垂直方向の間隔の略１／２シフトさせて行うことにより、簡単な構成で、容易に良好なコンバージェンス補正が行われるようにすることができるものである。
【００５１】
さらに、本発明においては、図５に示した各点ごと調整データの測定においても、映像信号のインターレースによる第１及び第２のフィールドを判別し、判別された一方のフィールドにおいて測定値の読み出しを画面上の複数の点の垂直方向の間隔の略１／２シフトさせた状態で行うことにより、実質的な測定点が中間の点となり、さらに良好なコンバージェンスの補正が行われるものである。
【００５２】
なお本発明は、上述の説明した実施の形態に限定されるものではなく、本発明の精神を逸脱することなく種々の変形が可能とされるものである。
【００５３】
【発明の効果】
従って請求項１の発明によれば、映像信号のインターレースによる一方のフィールドで測定値の読み出しをシフトさせて行うようにしたことによって、シフトされた分の走査線では異なる測定値による変動が重ね合わされて、階段状の変動が目立たなくなり、簡単な構成で、容易に良好なコンバージェンス補正が行われるようにすることができるものである。
【００５４】
請求項２の発明によれば、コンバージェンスのずれ量の測定も、判別された一方のフィールドにおいて演算における記憶されたずれ量の読み出しを画面上の複数の点の垂直方向の間隔の略１／２シフトさせた状態で行うことによって、良好なコンバージェンスの補正値の測定を行うことができるものである。
【００５５】
請求項３の発明によれば、演算は、映像信号の画素クロック及び水平同期信号をカウントし、カウント値に従って記憶された測定値を読み出して行うと共に、記憶された測定値の読み出しのシフトを、水平同期信号のカウント値を遅延させて行うことによって、良好なコンバージェンスの補正を行うことができるものである。
【００５６】
請求項４の発明によれば、供給される映像信号の各画素のデータを順次メモリに書き込み、メモリに書き込まれた各画素のデータを求められた各画素のずれ量に応じたタイミングで読み出して３原色のコンバージェンスの補正を行うと共に、データの書き込みを、映像信号の画素クロックにより発生される書き込みアドレスに従って行い、データの読み出しを、書き込みアドレスに各画素のずれ量に応じた値を加算した読み出しアドレスに従って行うことによって、良好なコンバージェンスの補正を行うことができるものである。
【００５７】
請求項５の発明によれば、データの書き込みには、書き込みアドレスと共に映像信号の画素クロックを入力クロックとして用い、データの読み出しには、読み出しアドレスと共に各画素のずれ量に応じた出力クロックを用いることによって、より細かいコンバージェンス補正の制御を行うことができるものである。
【００５８】
さらに請求項６の発明によれば、映像信号のインターレースによる一方のフィールドで測定値の読み出しをシフトさせて行うようにしたことによって、シフトされた分の走査線では異なる測定値による変動が重ね合わされて、階段状の変動が目立たなくなり、簡単な構成で、容易に良好なコンバージェンス補正が行われるようにすることができるものである。
【００５９】
請求項７の発明によれば、コンバージェンスのずれ量の測定も、判別された一方のフィールドにおいて演算における記憶された測定値の読み出しを画面上の複数の点の垂直方向の間隔の略１／２シフトさせた状態で行うことによって、良好なコンバージェンスの補正値の測定を行うことができるものである。
【００６０】
請求項８の発明によれば、演算は、映像信号の画素クロック及び水平同期信号をカウントし、カウント値に従って記憶された測定値を読み出して行うと共に、記憶された測定値の読み出しのシフトを、水平同期信号のカウント値を遅延させて行うことによって、良好なコンバージェンスの補正を行うことができるものである。
【００６１】
請求項９の発明によれば、供給される映像信号の各画素のデータを順次書き込むメモリと、メモリに書き込まれた各画素のデータを求められた各画素のずれ量に応じたタイミングで読み出す制御手段と、データの書き込みのための書き込みアドレスを、映像信号の画素クロックにより発生する書き込みアドレス発生手段と、データの読み出しのための読み出しアドレスを、書き込みアドレスに各画素のずれ量に応じた値を加算して発生する読み出しアドレス発生手段とを設けたことによって、良好なコンバージェンスの補正を行うことができるものである。
【００６２】
請求項１０の発明によれば、データの書き込みには、書き込みアドレスと共に映像信号の画素クロックを入力クロックとして用い、データの読み出しには、読み出しアドレスと共に各画素のずれ量に応じた出力クロックを用いることによって、より細かいコンバージェンス補正の制御を行うことができるものである。
【００６３】
これによって、従来の方法及び装置では、画素の遅延時間を制御してコンバージェンスの補正を行う場合に、充分な精度で補正を行うことができず、階段状の変動が生じる恐れがあると共に、精度を高めるためには、ノイズの発生や回路規模の増大等の問題が生じて、容易に実現することができなかったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【図面の簡単な説明】
【図１】本発明による画像形成方法及び画像形成装置を適用したテレビジョン受像機の一実施形態の要部の構成を示すブロック図である。
【図２】その動作の説明のための図である。
【図３】そのさらに要部の構成図である。
【図４】本発明の他の実施形態の要部の構成を示すブロック図である。
【図５】本発明の前提となる技術の説明のための図である。
【図６】本発明の前提となる技術の説明のための図である。
【符号の説明】
１…入力端子、２…アナログアンプ、３…Ａ／Ｄコンバータ、４…ＦＩＦＯ回路、５…１ラインデュアルポートメモリ、６…Ｄ／Ａコンバータ、７…アナログアンプ、８…出力端子、１１…水平同期信号の入力端子、１２…ＰＬＬ、１３…アドレスカウンタ、１４…遅延値のレジスタ、１５…加算器、１６…書き込みアドレスバス、２１…分周器、２２…水平カウンタ、２３…読み出しアドレス作成回路、２４…分周器、２５…垂直カウンタ、２６…遅延／バイパス回路、３１…垂直同期信号の入力端子、３２…フィールド判別回路、４１…調整データメモリ、４２…マイクロコントローラ、４３…ＥＥＰＲＯＭ、４４…２次元ＦＩＲデジタルフィルタ、４５…加算器、４６…読み出しアドレスバス
【図１】
2004194116.tif 000003
【図２】
2004194116.tif 000004
【図３】
2004194116.tif 000005
【図４】
2004194116.tif 000006
【図５】
2004194116.tif 000007
【図６】
2004194116.tif 000008