【手続補正書】
【提出日】平成26年1月30日(2014.1.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子パッケージでの回路であって、
上面および底面を有する高抵抗基板と、
第1の信号が通過する、前記基板に形成される第1の貫通ビアを含む、第1のインダクタと、
第2の信号が通過する、前記基板に形成される第2の貫通ビアを含む、第2のインダクタであって、前記第2の信号が、第1の方向または第2の方向に通過し、前記第2の方向が、前記第1の方向に実質的に平行であるが反対である、第2のインダクタと、
を備え、
さらに、前記第1のインダクタの総インダクタンスが、前記第2の信号の方向を変更することにより制御される回路。
【請求項２】
前記第1のインダクタが、目標インダクタである、請求項1に記載の回路。
【請求項３】
前記第2のインダクタが、チューナインダクタである、請求項1に記載の回路。
【請求項４】
前記第2のインダクタは、複数の第2のインダクタを含む、請求項1に記載の回路。
【請求項５】
前記複数の第2のインダクタの各個を通過する前記第2の信号の前記方向が、独立して制御される、請求項4に記載の回路。
【請求項６】
前記第1のインダクタの前記総インダクタンスが、前記第2の信号を、前記第1の信号と同じ方向に、前記複数の第2のインダクタの少なくとも1つを介して通過させることにより増大される、請求項4に記載の回路。
【請求項７】
前記第1のインダクタの前記総インダクタンスが、前記第2の信号を、前記第1の信号と反対の方向に、前記複数の第2のインダクタの少なくとも1つを介して通過させることにより減少される、請求項4に記載の回路。
【請求項８】
前記第1のインダクタの前記総インダクタンスが、ある範囲のインダクタンス値を含み、前記範囲が、第2のインダクタの数により決定される、請求項4に記載の回路。
【請求項９】
前記第2の信号が、前記第1の信号が前記第1のインダクタを通過するのと同じ方向に、前記複数の第2のインダクタの各個を通過する場合、前記第1のインダクタの前記総インダクタンスが、最大のインダクタンス値である、請求項4に記載の回路。
【請求項１０】
前記第2の信号が、前記第1の信号が前記第1のインダクタを通過するのと反対の方向に、前記複数の第2のインダクタの各個を通過する場合、前記第1のインダクタの前記総インダクタンスが、最小のインダクタンス値である、請求項4に記載の回路。
【請求項１１】
前記複数の第2のインダクタの各個の前記貫通ビアが、前記基板の前記上面および底面での導電性配線に結合され、それによって、独立して連続的な導電性経路を形成する、請求項4に記載の回路。
【請求項１２】
前記複数の第2のインダクタが、前記第1のインダクタを実質的に包囲する第2のインダクタの配列を形成する、請求項4に記載の回路。
【請求項１３】
第2のインダクタの前記配列が、円形または多角形の配列を形成する、請求項12に記載の回路。
【請求項１４】
前記第1のインダクタが、複数の貫通ビアを備える、請求項1に記載の回路。
【請求項１５】
前記第1のインダクタの前記複数の貫通ビアが、連続的な導電性経路を形成するために、複数の導電性配線に結合される、請求項14に記載の回路。
【請求項１６】
前記第1の信号および第2の信号が、前記基板の前記上面および底面に直交して、前記第1のインダクタおよび第2のインダクタの前記貫通ビアを通過する、請求項1に記載の回路。
【請求項１７】
音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項1に記載の回路。
【請求項１８】
電子パッケージでの集積回路であって、
高抵抗基板と、
磁場にエネルギーを蓄積するための手段と、
蓄積するための前記手段をチューニングするための手段と、
を備え、
独立した信号が、第1の方向または第2の方向において、チューニングするための前記手段を通過し、前記第1の方向は前記第2の方向に平行であるが反対であり、
さらに、チューニングするための前記手段を通過する前記信号の方向が、蓄積するための前記手段の総インダクタンスが前記信号の方向を変更することにより変動され得るように、独立して制御される、集積回路。
【請求項１９】
蓄積するための前記手段が、少なくとも1つの貫通ビアを含む、請求項18に記載の集積回路。
【請求項２０】
チューニングするための前記手段が、少なくとも1つの貫通ビアを含む、請求項18に記載の集積回路。
【請求項２１】
複数のチューニングするための手段をさらに備え、前記複数のチューニングするための手段の各個が独立した導電性経路を形成する、請求項18に記載の集積回路。
【請求項２２】
複数の蓄積するための手段をさらに備え、前記複数の蓄積するための手段が、連続的な導電性経路を形成するために連結される、請求項18に記載の集積回路。
【請求項２３】
蓄積するための前記手段の前記総インダクタンスが、前記信号を、蓄積するための前記手段を通過する信号と同じ方向に、チューニングするための前記手段を介して通過させることにより増大される、請求項18に記載の集積回路。
【請求項２４】
蓄積するための前記手段の前記総インダクタンスが、前記信号を、蓄積するための前記手段を通過する信号と反対の方向に、チューニングするための前記手段を介して通過させることにより減少される、請求項18に記載の集積回路。
【請求項２５】
音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項18に記載の集積回路。
【請求項２６】
目標インダクタを高抵抗基板でチューニングする方法であって、
信号を、第1の方向または第2の方向に、前記基板に配置されたチューナインダクタの貫通ビアを介して通過させるステップであって、前記第2の方向は前記第1の方向に平行であるが反対である、ステップと、
前記信号の方向を、前記目標インダクタの総インダクタンスが前記チューナインダクタの貫通ビアを通過する前記信号の方向を変更することにより変動され得るように制御するステップと、
を含む方法。
【請求項２７】
複数のチューナインダクタを形成するステップをさらに含む、請求項26に記載の方法。
【請求項２８】
信号を、前記目標インダクタの貫通ビアを介して通過させるステップをさらに含む、請求項27に記載の方法。
【請求項２９】
前記信号を、前記信号が前記目標インダクタを通過するのと同じ方向に、前記複数のチューナインダクタの少なくとも1つを介して通過させることにより、前記目標インダクタの前記総インダクタンスを増大するステップをさらに含む、請求項28に記載の方法。
【請求項３０】
前記信号を、前記信号が前記目標インダクタを通過するのと反対の方向に、前記複数のチューナインダクタの少なくとも1つを介して通過させることにより、前記目標インダクタの前記総インダクタンスを減少するステップをさらに含む、請求項28に記載の方法。
【請求項３１】
音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項26に記載の方法。