【手続補正書】
【提出日】平成25年12月13日(2013.12.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路であって、
入力に応答して第１の出力に第１の正の遷移を生成する第１の正のドライバと、
前記第１の正のドライバに結合され、電流の生成を可能にする第１の電流要素と、
前記第１の電流要素に結合され、前記第１の電流要素に起因して、前記入力と前記電流とに応答して、前記第１の正の遷移の速度に類似する速度で、第２の出力に第１の負の遷移を生成する、第１の負のドライバと、
第２の正のドライバと前記第１の負のドライバとに結合される第２の電流要素と、
を含み、
前記第１の電流要素が第２の負のドライバに結合される、回路。
【請求項２】
請求項１に記載の回路であって、
前記回路がＵＳＢ（ｕｎｉｖｅｒｓａｌ  ｓｅｒｉａｌ  ｂｕｓ）に含まれる、回路。
【請求項３】
回路であって、
入力に応答して第１の出力に第１の正の遷移を生成する第１の正のドライバと、
前記第１の正のドライバに結合され、電流の生成を可能にする第１の電流要素と、
前記第１の電流要素に結合され、前記第１の電流要素に起因して、前記入力と前記電流とに応答して、前記第１の正の遷移の速度に類似する速度で、第２の出力に第１の負の遷移を生成する、第１の負のドライバと、
別の入力に応答して前記第２の出力に第２の正の遷移を生成することが可能な第２の正のドライバと、
前記第２の正のドライバに結合され、前記電流の生成を可能にさせ得る第２の電流要素と、
前記第２の電流要素に結合され、前記第２の電流要素に起因して、前記別の入力と前記電流とに応答して、前記第２の正の遷移の速度に類似する速度で、前記第１の出力に第２の負の遷移を生成する、第２の負のドライバと、
を含む、回路。
【請求項４】
請求項３に記載の回路であって、
前記第１の電流要素が抵抗と電流源との１つであり、前記第２の電流要素が前記抵抗と前記電流源との１つである、回路。
【請求項５】
請求項３に記載の回路であって、
各ドライバが、
負荷に結合されるフィードバック・キャパシタと、
前記フィードバック・キャパシタに結合され、第１の既定の電圧にプリバイアスされるドライバ・トランジスタと、
カスコード接続で前記ドライバ・トランジスタに結合され、第２の既定の電圧にバイアスされて、前記フィードバック・キャパシタに起因して、前記ドライバ・トランジスタのフィードバック容量を前記ドライバ・トランジスタのゲート・ドレイン容量から分離する、トランジスタと、
を含む、回路。
【請求項６】
請求項５に記載の回路であって、
各ドライバが、前記ドライバ・トランジスタに結合され、かつ、制御信号に応答して前記ドライバ・トランジスタに出力に遷移を生成させる、スイッチを更に含む、回路。
【請求項７】
請求項６に記載の回路であって、
前記ドライバ・トランジスタと電源とに結合され、前記第１の既定の電圧に前記ドライバ・トランジスタをプリバイアスする、バイアス回路を更に含む、回路。
【請求項８】
請求項７に記載の回路であって、
前記バイアス回路が、前記ドライバ・トランジスタに結合されるダイオードと、前記ダイオードに結合されて、前記ドライバ・トランジスタのゲートを前記第１の既定の電圧までチャージする、スイッチとを含む、回路。
【請求項９】
請求項６に記載の回路であって、
前記トランジスタが厚いゲート酸化膜トランジスタであり、前記ドライバ・トランジスタと前記スイッチとが薄いゲート酸化膜トランジスタである、回路。
【請求項１０】
請求項３に記載の回路であって、
前記第１の正のドライバと前記第２の負のドライバとに結合され、前記第１の正の遷移と前記第１の負の遷移との完了に応答して、前記第１の正のドライバのゲートと前記第１の負のドライバのゲートとの電圧をそれぞれの既定の範囲内に維持する、クランプ回路を更に有する、回路。
【請求項１１】
請求項３に記載の回路であって、
前記回路がＵＳＢ（ｕｎｉｖｅｒｓａｌ  ｓｅｒｉａｌ  ｂｕｓ）に含まれる、回路。
【請求項１２】
回路であって、
入力に応答して第１の出力に第１の正の遷移を生成する第１の正のドライバと、
前記第１の正のドライバに結合され、電流の生成を可能にする第１の電流要素と、
前記第１の電流要素に結合され、前記第１の電流要素に起因して、前記入力と前記電流とに応答して、前記第１の正の遷移の速度に類似する速度で、第２の出力に第１の負の遷移を生成する、第１の負のドライバと、
前記第１の正のドライバと前記第１の負のドライバとに結合され、前記第１の正の遷移と前記第１の負の遷移との終了に応答して、前記第１の正のドライバのゲートと前記第１の負のドライバのゲートとの電圧をそれぞれの既定の範囲内に維持する、クランプ回路と、
を含む、回路。
【請求項１３】
回路であって、
入力に応答して第１の出力に第１の正の遷移を生成する第１の正のドライバと、
前記第１の正のドライバに結合され、電流の生成を可能にする第１の電流要素と、
前記第１の電流要素に結合され、前記第１の電流要素に起因して、前記入力と前記電流とに応答して、前記第１の正の遷移の速度に類似する速度で、第２の出力に第１の負の遷移を生成する、第１の負のドライバと、
レベルシフタ回路と、
前記レベルシフタ回路に結合されて、前記レベルシフタ回路に関連して前記第１の正のドライバと前記第１の負のドライバとの少なくとも１つを駆動する信号を生成する、プリドライバ回路と、
を含む、回路。
【請求項１４】
出力で遷移を生成するためのドライバ回路であって、
負荷に結合される第１のフィードバック・キャパシタと、
前記第１のフィードバック・キャパシタに結合されるゲートを有し、第１の既定の電圧にプリバイアスされて、第１の入力に応答して第１の遷移の開始時に前記出力でのスルーレートを制御する、第１のドライバ・トランジスタと、
前記第１のフィードバック・キャパシタと前記第１のドライバ・トランジスタのドレインとの間にカスコード接続で結合され、第２の既定の電圧にバイアスされて、前記第１のフィードバック・キャパシタに起因して、前記第１のドライバ・トランジスタの第１のフィードバック容量を前記第１のドライバ・トランジスタのゲート・ドレイン容量から分離させ、かつ、前記第１のドライバ・トランジスタのドレインの電圧が第１の既定の値を超えないようにする、第１のトランジスタと、
前記第１のドライバ・トランジスタのソースに結合され、第１の制御信号に応答して、前記第１のドライバ・トランジスタに前記出力に前記第１の遷移を生成させる、第１のスイッチと、
前記負荷に結合される第２のフィードバック・キャパシタと、
前記第２のフィードバック・キャパシタに結合されるゲートを有し、第３の既定の電圧でプリバイアスされて、第２の入力に応答して第２の遷移の開始時に前記出力でのスルーレートを制御する、第２のドライバ・トランジスタと、
前記第２のフィードバック・キャパシタと前記第２のドライバ・トランジスタのドレインとの間にカスコード接続で結合され、第４の既定の電圧にバイアスされて、前記第２のフィードバック・キャパシタに起因して、前記第２のドライバ・トランジスタの第２のフィードバック容量を前記第２のドライバ・トランジスタのゲート・ドレイン容量から分離させ、かつ、前記第２のドライバ・トランジスタのドレインの電圧が第２の既定の値を超えないようにする、第２のトランジスタと、
前記第２のドライバ・トランジスタのソースに結合され、第２の制御信号に応答して、前記第２のドライバ・トランジスタに前記出力に前記第２の遷移を生成させる、第２のスイッチと、
を含む、前記ドライバ回路。
【請求項１５】
請求項１４に記載のドライバ回路であって、
各ドライバ・トランジスタと各トランジスタと各スイッチとが、正の金属酸化膜半導体（ＰＭＯＳ）タイプのトランジスタと負の金属酸化膜半導体（ＮＭＯＳ）タイプのトランジスタとの１つである、ドライバ回路。
【請求項１６】
請求項１４に記載の回路であって、
前記第１の遷移が正の遷移と負の遷移との一方を含み、前記第２の遷移が前記正の遷移と前記負の遷移との一方を含み、前記第１の遷移と前記第２の遷移とが互いに反対である、回路。
【請求項１７】
請求項１４に記載の回路であって、
前記第１のドライバ・トランジスタに結合され、前記第１のドライバ・トランジスタを前記第１の既定の電圧にバイアスする第１のバイアス回路と、
前記第１のバイアス回路に結合されて前記第１のフィードバック・キャパシタを介して流れる第１の電流の生成を可能にする、第１の電流要素と、
を更に含む、回路。
【請求項１８】
請求項１７に記載のドライバ回路であって、
前記第２のドライバ・トランジスタに結合され、前記第２のドライバ・トランジスタを前記第２の既定の電圧にバイアスすることが可能な第２のバイアス回路と、
前記第２のバイアス回路に結合されて前記第２のフィードバック・キャパシタを介して流れる第２の電流の生成を可能にする、第２の電流要素と、
を更に含む、回路。
【請求項１９】
請求項１４に記載のドライバ回路であって、
１つのインスタンスが正の遷移を生成し、別のインスタンスが負の遷移を生成する、前記ドライバ回路の２つのインスタンスが、同時に擬似差動ドライバを形成する、回路。
【請求項２０】
ドライバ回路内のスルーレートを制御するための方法であって、
第１のドライバを第１の既定の電圧に、第２のドライバを第２の既定の電圧にプリチャージすることであって、前記第１のドライバと前記第２のドライバとが電流要素を介してクロスカップルされている、前記プリチャージすることと、
前記第１のドライバと前記第２のドライバとを介して電流を駆動することと、
入力に応答して、前記第１のドライバにより第１の出力を、前記第２のドライバにより第２の出力を生成することであって、前記第２の出力が前記第１の出力のスルーレートと同等のスルーレートを有する、前記生成することと、
を含む、方法。
【請求項２１】
請求項２０に記載の方法であって、
前記第１のドライバのゲートと前記第２のドライバのゲートとの電圧をそれぞれの既定の範囲内に維持することを更に含む、方法。