【事件の表示】
　特願２０００−　５２１８９「ΔΣ型ＡＤ変換器」拒絶査定不服審判事件〔平成１３年　８月３１日出願公開、特開２００１−２３７７０６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１２年２月２３日の出願であって、平成１５年１０月９日付けで拒絶査定がなされ、これに対し、平成１５年１１月１３日に拒絶査定に対する審判請求がなされるとともに平成１５年１２月１１日付けで手続補正がなされたものである。
 　　
２．平成１５年１２月１１日付けの手続補正についての検討
［結論］
　　平成１５年１２月１１日付けの手続補正を却下する。
　
［理由］
（１−１）補正後の本願請求項１に記載された発明
　本件補正により、特許請求の範囲の請求項１は、
「【請求項１】少なくとも第１の出力電圧レベルと第２の出力電圧レベルとを有する局部ＤＡ変換器と、入力信号と前記局部ＤＡ変換器の出力との差を積分する積分器と、前記積分器の出力を比較する比較器と、前記比較器の出力に応じて前記局部ＤＡ変換器の出力を変化さえる手段とを有するΔΣ型ＡＤ変換器において、
　上側の変換レンジに対応する前記第１の出力電圧レベルを任意に発生する第１の基準電圧源と、下側の変換レンジに対応する第２の出力電圧レベルを任意に発生する第２の基準電圧源とを有し、前記上側と下側の変換レンジを任意に調整することで前記変換レンジのスパンとオフセットを任意に設定することを特徴とするΔΣ型ＡＤ変換器。」と補正された。
　上記補正は、「第１の出力電圧レベルを変化させる手段」を、「上側の変換レンジに対応する前記第１の出力電圧レベルを任意に発生する第１の基準電圧源」と限定し、「第２の出力電圧レベルを変化させる手段」を、「下側の変換レンジに対応する第２の出力電圧レベルを任意に発生する第２の基準電圧源」と限定し、さらに、「ΔΣ型ＡＤ変換器」について、「上側と下側の変換レンジを任意に調整することで前記変換レンジのスパンとオフセットを任意に設定する」との限定を付加したものであるから、特許請求の範囲の請求項１は、減縮を目的とするものに該当し、上記補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内になされたものであるから、特許法第１７条の２第３項の規定に適合している。
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正第１発明」という。）が特許出願の際、独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について以下に検討する。
　
（１−２）引用例に記載された発明
　原査定の拒絶の理由に引用された特開平１１−２７１５１号公報（以下、引用例１という。）には、図２とともに、次のような記載がある。
　
イ）「【００２８】第２実施形態
　図２は本発明に係るシグマデルタ変調器の第２の実施形態を示す回路図である。図示のように、本実施形態のシグマデルタ変調器は、減算器３０、積分器３１、二値比較器３２、遅延器３３および可変電圧発生器３４で構成されている。なお、本実施形態のシグマデルタ変調器は、Ａ／Ｄ変換器として機能する。
【００２９】減算器３０、積分器３１および二値比較器３２は、アナログ方式の演算器である。減算器３０は、入力信号ＳＩＮから変換信号Ｓ３４を減算した減算信号Ｓ３０を積分器３１に出力する。積分器３１は、減算器３０からの減算信号Ｓ３０を積分し、積分信号Ｓ３１を二値比較器３２に出力する。
【００３０】二値比較器３２は、積分信号Ｓ３１と所定の基準値とを比較し、基準値より積分信号Ｓ３１の方が大きければ「＋１」、小さければ「−１」となる出力信号を生成する。この出力信号は、シグマデルタ変調器の出力信号ＳＯＵＴとして出力し、さらに遅延器３３にも入力する。
【００３１】遅延器３３は、シグマデルタ変調器の出力信号ＳＯＵＴに対して、例えば、１サンプル周期分だけの遅延時間を与えた遅延信号Ｓ３３を生成し、可変電圧発生回路３４に出力する。
【００３２】可変電圧発生回路３４は、遅延器３３からの遅延信号Ｓ３３の値に応じて絶対値が等しい正の電圧か負の電圧かを選択し、振幅制御信号ＳＰＡにより設定された振幅パラメータの値によって、出力する電圧の絶対値を変化させる。選択された電圧が変換信号Ｓ２４として出力される。
【００３３】本実施形態のシグマデルタ変調器では、例えば、遅延器３３からの遅延信号Ｓ３３が正であり、振幅制御信号ＳＰＡにより設定されたパラメータの値がｋのときに、電圧レベルΔｋの変換信号Ｓ３４が減算器３０に出力される。そして、減算器３０において、入力信号ＳＩＮから変換信号Ｓ３４が減算され、その減算信号Ｓ３０が積分器３１に出力される。この減算信号Ｓ３０は積分器３１において積分され、その積分信号Ｓ３１が二値比較器３２において所定の基準値と比較される。これによって、二値比較器３２から積分信号Ｓ３１に応じて正負を示すディジタル出力信号ＳＯＵＴが出力される。
【００３４】一方、遅延器３３からの遅延信号Ｓ３３が負のとき、振幅制御信号ＳＰＡにより設定されたパラメータの値が同じくｋのとき、電圧レベル−Δｋの変換信号Ｓ３４が減算器３０に出力される。そして、減算器３０において、入力信号ＳＩＮから変換信号Ｓ３４が減算され、その減算信号Ｓ３０が積分器３１に出力される。この減算信号Ｓ３０は積分器３１において積分され、その積分信号Ｓ３１が二値比較器３２において所定の基準値と比較される。
【００３５】本実施形態のシグマデルタ変調器は、第１の実施形態に示すシグマデルタ変調器と同様に、外部からの振幅制御信号ＳＰＡにより設定された振幅パラメータの値を変化させることによって、例えば、可変電圧発生回路３４から出力される変換信号Ｓ３４の振幅の絶対値を１／ｋすると、シグマデルタ変調器から出力される変調信号、即ち、二値比較器３２からの出力信号ＳＯＵＴの振幅がｋ倍されて出力される。」（第７欄第３８行〜第８欄第４４行）
　
ロ）図２から、可変電圧発生回路３４が、２つの基準電圧源を有し、正電圧レベル（Δｋ）と負電圧レベル（−Δｋ）を出力していることが読み取れる。
　
　上記記載を総合し、シグマデルタ変調器は、ΔΣ変調器のことであるから（必要であれば、相良岩男著　Ａ／Ｄ・Ｄ／Ａ変換回路入門　日刊工業新聞社　１９９１年１１月２８日発行　第１６９頁参照のこと）、引用例１には、
「絶対値が等しい正の電圧レベル（Δｋ）と負の電圧レベル（−Δｋ）を出力する可変電圧発生回路３４と、入力信号ＳＩＮと前記可変電圧発生回路の出力との差を積分する積分器３１と、前記積分器の出力を比較する二値比較器３２と、二値比較器の出力を遅延する遅延器３３と、前記遅延器の出力に応じて前記可変電圧回路の出力を変化させるΔΣ変調器を使用するＡ／Ｄ変換器において、可変電圧発生回路３４が、正の電圧レベル（Δｋ）を発生する第１の基準電圧源と負の電圧レベル（−Δｋ）を発生する第２の基準電圧源とを有し、振幅制限信号ＳＰＡにより設定された振幅パラメータの値によって、出力する電圧の絶対値を変化させるΔΣ変調器を使用するＡ／Ｄ変換器」の発明が記載されているものと認められる。（以下、「引用例１に記載された発明」という。）
　
　特開平７−２２１６４３号公報（以下、「引用例２」という。）には、次のような記載がある。
　　
イ）「【０００５】本発明の目的は、高精度のオフセット調整及び利得調整を同時に実行可能とするＡ／Ｄ変換器を提供することにある。また、本発明の別の目的は、オフセット調整及び利得調整を同時に実行可能なＡ／Ｄ変換器を搭載して成る携帯用通信端末装置をも提供することにある。」（第３欄第４３行〜第４８行）
　
ロ）「【００１６】【実施例】図１には、本発明に係るＡ／Ｄ変換器の一実施例ブロック図が示される。Ａ／Ｄ変換器１は、第１の電圧Ｖ１と第２の電圧Ｖ２を抵抗分圧する抵抗分圧回路によって作られる複数の電圧を参照信号としてアナログ信号Ａｉｎ，アナログ信号Ａｉｎの最大値電圧を示す直流信号Ａｍａｘ，アナログ信号Ａｉｎの最小値電圧を示す直流信号Ａｍｉｎをディジタル信号Ｄｏｕｔに変換するアナログ・ディジタル変換回路Ｍと、第１のディジタル制御データＤＤ１を保持する記憶手段であるレジスタＲ１と、基準電圧生成回路ＶＣから出力される基準電圧ＲＶ１に基づいて形成される複数種の電圧から所定の電圧を上記第一のディジタル制御データＤＤ１により選択することにより、上記第１の電圧Ｖ１を形成する第１のディジタル・アナログ変換回路Ｄ１と、第２のディジタル制御データＤＤ２を保持する記憶手段であるレジスタＲ２と、基準電圧生成回路ＶＣから出力される基準電圧ＲＶ２に基づいて形成される複数種の電圧から所定の電圧を上記第２の電圧Ｖ２（第１の電圧Ｖ１より小さいもの）を形成する第２のディジタル・アナログ変換回路Ｄ２と、アナログ信号Ａｉｎの最大値電圧を示す直流信号Ａｍａｘに対するディジタル信号Ｄｏｕｔの期待値を採り得るための第１の電圧Ｖ１を形成するように第１のディジタル制御データＤＤ１を設定し、且つアナログ信号Ａｉｎの最小値電圧を示す直流信号Ａｍｉｎに対するディジタル信号Ｄｏｕｔの期待値を採り得るための第２の電圧Ｖ２を形成するように第２のディジタル制御データＤＤ２を設定する演算回路ＡＣと、演算回路ＡＣに第１又は第２のディジタル制御データＤＤ１，ＤＤ２の初期値を提供すると共に演算されるべき第１又は第２のディジタル制御データＤＤ１，ＤＤ２を演算回路ＡＣに出力する経路をスイッチ接続させるデータスイッチ回路ＤＲと、アナログ信号Ａｉｎ，アナログ信号Ａｉｎの最大値電圧を示す直流信号Ａｍａｘ，アナログ信号Ａｉｎの最小値電圧を示す直流信号Ａｍｉｎの入力を選択する入力選択回路ＩＳと該直流信号Ａｍａｘ又はＡｍｉｎが選択されたとき夫々のアナログ信号が入力された際に直流信号Ａｍａｘが入力される場合に動作すべきレジスタＲ１、又は直流信号Ａｍｉｎが入力される場合に動作すべきレジスタＲ２を上記演算回路ＡＣとスイッチ接続させるレジスタ選択回路ＳＲと、上記演算回路ＡＣの演算結果ＳＴに基づき上記データスイッチ回路ＤＲを制御する制御回路ＣＣ、及びＡ／Ｄ変換器１を起動させるタイマＴｍとから構成される。」（第６欄第３８行〜第７欄第３１行）
　
ハ）「【００１８】図２には、本実施例で用いられる上記Ａ／Ｄ変換回路Ｍの一例が示される。Ａ／Ｄ変換回路Ｍは、上記アナログ信号Ａｉｎ，直流信号Ａｍａｘ，直流信号Ａｍｉｎを６ビットのディジタル信号Ｄｏｕｔに変換する回路であり、第１の電圧Ｖ１と第２の電圧Ｖ２を抵抗ｒ１乃至ｒ６５によって抵抗分圧することにより、６４種の電圧を参照信号ｓ１乃至ｓ６４とし形成する抵抗分圧回路を有する。参照信号ｓ１乃至ｓ６４は夫々に１対１対応して設けられたオペアンプ型コンパレータＣＰ１乃至ＣＰ６４の反転入力端子（−）に供給され、それらの非反転入力端子（＋）には上記アナログ信号Ａｉｎ，Ａｍａｘ，Ａｍｉｎが共通に供給される。また、Ａ／Ｄ変換回路Ｍには、上記コンパレータＣＰ１乃至ＣＰ６４から出力される信号をエンコードして６ビットのディジタル信号Ｄｏｕｔに変換するエンコーダＥＣが設けられている。上記より明かなように、コンパレータＣＰ１乃至ＣＰ６４の出力は、入力アナログ信号のレベルが上記参照信号のレベルを越えると論理値”１”とされ、それ以外の場合は論理値”０”とされる。本実施例では、入力アナログ信号として直流信号Ａｍａｘを入力した際にＡ／Ｄ変換器から出力されるべき期待値は”１１１１１１”とされ、直流信号Ａｍｉｎに対応する期待値は”００００００”とされる。」（第７欄第４８行〜第８欄第２０行）
　
ニ）「【００４１】例えば、上記実施例では、Ａ／Ｄ変換器の構成要素である抵抗分圧された参照電圧の発生に必要な高低２つの基準電圧を調整することによって、並列型Ａ／Ｄ変換器のオフセット補償と利得補償を実現することに関して説明したが、本発明はそれに限定されることはなく、抵抗分圧回路を用いたＤ／Ａ変換器などにも広く適用することができる。また、上記演算回路を設けてディジタル信号が期待値であるか否かの判断を行ったが、加減算回路に直接コンパレータＣＰ１又はＣＰ６４の出力を入力して判断させることも可能である。また、上記実施例では出力するディジタル信号の期待値を”１１１１１１”、又は”００００００”と限定したが、期待値に余裕をもたせて第１の電圧と第２の電圧を調整することもできる。」（第１７欄第２行〜第１５行）
　　
　引用例２には、上記ロ）に示したように、「アナログ信号Ａｉｎの最大値電圧を示す直流信号Ａｍａｘに対するディジタル信号Ｄｏｕｔの期待値を採り得るための第１の電圧Ｖ１を形成するように第１のディジタル制御データＤＤ１を設定し、且つアナログ信号Ａｉｎの最小値電圧を示す直流信号Ａｍｉｎに対するディジタル信号Ｄｏｕｔの期待値を採り得るための第２の電圧Ｖ２を形成するように第２のディジタル制御データＤＤ２を設定する」との記載があることから、電圧Ｖ１が、最大値出力Ａｍａｘを決定し、電圧Ｖ２が、最小値出力Ａｍｉｎを決定しており、以上の記載を総合すると、引用例２には、
「最大値電圧Ａｍａｘに対応する第１の出力電圧レベルを任意に発生する第１の電圧Ｖ１と、最小値電圧Ａｍｉｎに対応する第２の出力電圧レベルを任意に発生する第２の電圧Ｖ２とを有し、第１の電圧Ｖ１と第２の電圧Ｖ２を任意に調整することで、利得補償とオフセット補償を行うアナログ・ディジタル変換回路」の発明（以下、「引用例２に記載された発明」という。）が記載されていると認められる。
　
（１−３）対比
　引用例１に記載された発明の「正の電圧レベル（Δｋ）」、「負の電圧レベル（−Δｋ）」「ΔΣ変調器を使用するＡ／Ｄ変換器」、「二値比較器」は、本願補正第１発明の「第１の出力電圧レベル」、「第２の出力電圧レベル」、「ΔΣ型ＡＤ変換器」、「比較器」に相当する。
　また、引用例１に記載された発明の「可変電圧発生回路」は、デジタル信号である二値比較器の出力に応じて、アナログ信号である正の電圧レベルと負の電圧レベルを出力しており、引用例１に記載された発明の「可変電圧発生回路」は、ＤＡ変換器として動作しているから、引用例１に記載された発明の「二値比較器の出力を遅延する遅延器の出力に応じて可変電圧回路遅延器出力を変化させる」が、本願補正第１発明の「比較器の出力に応じて局部ＤＡ変換器の出力を変化させる」に相当する。
　してみれば、本願補正第１発明と引用例１に記載された発明を比較すると、両者は、「少なくとも第１の出力電圧レベルと第２の出力電圧レベルとを有する局部ＤＡ変換器と、入力信号と前記局部ＤＡ変換器の出力との差を積分する積分器と、前記積分器の出力を比較する比較器と、前記比較器の出力に応じて前記局部ＤＡ変換器の出力を変化させる手段とを有するΔΣ型ＡＤ変換器」で一致し、以下の点で相違する。
　
［相違点１］
　本願補正第１発明は、「上側の変換レンジに対応する前記第１の出力電圧レベルを任意に発生する第１の基準電圧源と、下側の変換レンジに対応する第２の出力電圧レベルを任意に発生する第２の基準電圧源とを有し、前記上側と下側の変換レンジを任意に調整することで前記変換レンジのスパンとオフセットを任意に設定上側と下側の変換レンジを任意に調整することで変換レンジのスパンとオフセットを任意に設定している」のに対して、引用例１に記載された発明では、「正の電圧レベル（Δｋ）を発生する第１の基準電圧源と負の電圧レベル（−Δｋ）を発生する第２の基準電圧源とを有し、振幅制限信号ＳＰＡにより設定された振幅パラメータの値によって、出力する電圧の絶対値を変化させて」いるが、第１の出力電圧レベルを任意に発生し、第２の出力レベルを任意に発生し、それにより、上側の変換レンジ、下側の変換レンジを任意に設定することにより、スパンとオフセットを任意に設定することについては明らかでない点。
　
（１−４）判断
［相違点１について］
　引用例２に記載された発明の「第１の電圧Ｖ１」、「第２の電圧Ｖ２」は、本願補正第１発明の「第１の基準電圧源」、「第２の基準電圧源」に相当する。
　また、引用例２に記載された発明において、第１の電圧Ｖ１が、上側の変換レンジに、第２の電圧Ｖ２が、下側の変換レンジに対応していることや、上側の変換レンジと下側の変換レンジを任意に調整すれば、変換レンジの利得補償とオフセット補償を任意に行えることは、回路の動作を考えれば明らかなことである。
　よって、引用例２に記載された発明は、上側の変換レンジに対応する第１の出力電圧レベルを任意に発生する第１の基準電圧と、下側の変換レンジに対応する第２の出力電圧レベルを任意に発生する第２の基準電圧とを有し、上側の変換レンジと下側の変換レンジを任意に調整することで、変換レンジのスパンとオフセットを任意に設定するＡＤ変換器であるといえる。
　引用例１に記載された発明のΔΣ型ＡＤ変換器における変換レンジの調整を、上記引用例２に記載された発明のＡＤ変換器のように、上側の変換レンジに対応する前記第１の出力電圧レベルを任意に発生する第１の基準電圧源と、下側の変換レンジに対応する第２の出力電圧レベルを任意に発生する第２の基準電圧源とを有し、前記上側と下側の変換レンジを任意に調整することで前記変換レンジのスパンとオフセットを任意に設定上側と下側の変換レンジを任意に調整することで変換レンジのスパンとオフセットを任意に設定することは、当業者が容易になし得ることと認められる。
　
　そして、本願補正第１発明の作用効果も、引用例１及び引用例２から当業者が予測できる範囲のものである。
　
　したがって、本願補正第１発明は、引用例１及び引用例２に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　　
（２−１）補正後の本願請求項２に記載された発明
　本件補正により、特許請求の範囲の請求項２は、
「少なくとも第１の出力電圧レベルと第２の出力電圧レベルとを有する局部ＤＡ変換器と、入力信号と前記局部ＤＡ変換器の出力との差を積分する積分器と、前記積分器の出力を比較する比較器と、前記比較器の出力に応じて前記局部ＤＡ変換器の出力を変化さえる手段とを有するΔΣ型ＡＤ変換器において、
　上側の変換レンジに対応する前記第１の出力電圧レベルを任意に発生する第１の基準電圧源と、下側の変換レンジに対応する第２の出力電圧レベルを任意に発生する第２の基準電圧源とを有し、前記上側と下側の変換レンジを任意に調整することで前記変換レンジのスパンとオフセットを任意に設定することを特徴とするΔΣ型ＡＤ変換器において、前記第１の出力電圧レベルと第２の出力電圧レベルの極性を反転する手段を設け、前記第１の基準電圧源の電圧で上側の変換レンジを決定し、前記第２の基準電圧源で下側の変換レンジを決定するようにしたことを特徴とするΔΣ型ＡＤ変換器」と補正された。
　補正前の請求項２は、独立項であり、ΔΣ型ＡＤ変換器の発明特定するための事項として、
差動型
正相入力側には
反転入力側
　
（３）むすび
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に適合せず、また、特許法第１７条の２第４項第１号ないし第４号の規定のいずれにも適合しないものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について
　平成１５年１２月１１日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、同項記載の発明を「本願発明」という。）は、平成１５年９月２２日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　
「【請求項１】少なくとも第１の出力電圧レベルと第２の出力電圧レベルとを有する局部ＤＡ変換器と、入力信号と前記局部ＤＡ変換器の出力との差を積分する積分器と、前記積分器の出力を比較する比較器と、前記比較器の出力に応じて前記局部ＤＡ変換器の出力を変化させる手段とを有するΔΣ型ＡＤ変換器において、
　前記局部ＤＡ変換器の第１の出力電圧レベルを変化させる手段と、第２の出力電圧レベルを変化させる手段を有することを特徴とするΔΣ型ＡＤ変換器。」（以下、「本願発明」という。）
　
（１）引用例に記載された発明
　引用例１に記載された発明は、前記「２．（１−２）」に記載したように以下のとおりである。
「絶対値が等しい正の電圧レベル（Δｋ）と負の電圧レベル（−Δｋ）を有する可変電圧発生回路３４と、入力信号ＳＩＮと前記可変電圧発生回路の出力との差を積分する積分器３１と、前記積分器の出力を比較する二値比較器３２と、二値比較器の出力を遅延する遅延器３３と、前記遅延器の出力に応じて前記可変電圧回路の出力を変化させるΔΣ変調器を使用するＡ／Ｄ変換器において、正の電圧レベル（Δｋ）を発生する第１の基準電圧源と負の電圧レベル（−Δｋ）を発生する第２の基準電圧源とを有し、振幅制限信号ＳＰＡにより設定された振幅パラメータの値によって、出力する電圧の絶対値を変化させるΔΣ変調器を使用するＡ／Ｄ変換器」
　
（２）対比・判断
　引用例１に記載された発明の「正の電圧レベル（Δｋ）」、「負の電圧レベル（−Δｋ）」「ΔΣ変調器を使用するＡ／Ｄ変換器」、「二値比較器」は、本願発明の「第１の出力電圧レベル」、「第２の出力電圧レベル」、「ΔΣ型ＡＤ変換器」、「比較器」に相当する。
　また、引用例１に記載された発明の「可変電圧発生回路」は、デジタル信号である二値比較器の出力に応じて、アナログ信号である正の電圧レベルと負の電圧レベルを出力しており、引用例１に記載された発明の「可変電圧発生回路」は、ＤＡ変換器として動作しているから、引用例１に記載された発明では、「二値比較器の出力を遅延する遅延器の出力に応じて可変電圧回路遅延器出力を変化させる」が、本願補正第１発明の「比較器の出力に応じて局部ＤＡ変換器の出力を変化させる」に相当する。　
　本願発明と引用例１に記載された発明を比較すると、
「少なくとも第１の出力電圧レベルと第２の出力電圧レベルとを有する局部ＤＡ変換器と、入力信号と前記局部ＤＡ変換器の出力との差を積分する積分器と、前記積分器の出力を比較する比較器と、前記比較器の出力に応じて前記局部ＤＡ変換器の出力を変化させる手段とを有するΔΣ型ＡＤ変換器」である点で、一致し、以下の点で、相違する。
　
相違点ａ
　本願発明は、局部ＤＡ変換器の第１の出力電圧レベルを変化させる手段と、第２の出力電圧レベルを変化させる手段を有しているのに対して、引用例１に記載された発明では、第１の出力レベルと第２の出力レベルの絶対値が等しく、両者を連動させて変化させているが、別々に変化させていない点。
　
　上記相違点ａについて、検討する。
　引用例１に記載された発明において、第１の出力レベルと第２の出力レベルを連動させて変化させずに、別々に変化させることは、当業者が適宜なし得る設計変更に過ぎず、そのために、第１の出力レベルを変化させる手段、第２の出力レベルを変化させる手段を用いるようにすることは、当業者が容易になし得ることと認められる。
　
（３）むすび
　以上のとおり、本願発明は、引用例１に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。