(57)【要約】【課題】単出力のインバータによるリング発振器は、差動増幅器によるリング発振器に比べ位相雑音が少ないなどの利点があるが、従来の技術ではリング発振器の増幅器の段数を奇数にしなければならず、直交変調のための互いに位相が９０度ずれた信号を直接生成することができないとか、外部から混入する信号に対する感度が高いなどの問題点があった。【解決手段】本発明では、偶数段の２入力反転加算増幅器によりリング発振器を構成し、それぞれの増幅器の入力に対して偶数段ずれた位置の増幅器からの信号を加え合わせることにより、所望の発振動作を実現し、位相が互いに９０度ずれた信号を直接生成している。また、リング発振器内の信号に対しては互いに相補的な関係にある信号が存在するので、それらの信号を近接して配線することにより、外部から混入する信号に対する低感度を実現できる。【選択図】　図１
2004096362.tif 000002
【特許請求の範囲】
【請求項１】
制御信号の値に応じて出力信号の周波数が変化する電圧制御発振器において、
（１）４以上の偶数個の増幅器を持ち、
（２）前記増幅器はそれぞれ、（ａ）第１の入力と第２の入力を持ち、（ｂ）第１の入力から出力までおよび第２の入力から出力までのゲインの符号がともに負で、（ｃ）第１の入力から出力までおよび第２の入力から出力までの信号伝播遅延時間が前記制御信号の値により変化するものであり、
（３）それぞれの前記増幅器の第１の入力に関しては、前記増幅器すべてを以ってリング状になるように他の前記増幅器の一つの出力に接続され、
（４）それぞれの前記増幅器の第２の入力に関しては、その増幅器から偶数段離れた前記増幅器の一つの出力に接続される、
ことを特徴とする電圧制御発振器。
【請求項２】
制御信号の値に応じて出力信号の周波数が変化する電圧制御発振器において、
（１）第１の増幅器、第２の増幅器、第３の増幅器、第４の増幅器を持ち、
（２）第１の増幅器、第２の増幅器、第３の増幅器、第４の増幅器はそれぞれ、
（ａ）第１の入力と第２の入力を持ち、（ｂ）第１の入力から出力までおよび第２の入力から出力までのゲインの符号がともに負で、（ｃ）第１の入力から出力までおよび第２の入力から出力までの信号伝播遅延時間が前記制御信号の値により変化するものであり、
（３）（ａ）第１の増幅器の出力は第２の増幅器の第１の入力および第３の増幅器の第２の入力に接続され、（ｂ）第２の増幅器の出力は第３の増幅器の第１の入力および第４の増幅器の第２の入力に接続され、（ｃ）第３の増幅器の出力は第４の増幅器の第１の入力および第１の増幅器の第２の入力に接続され、（ｄ）第４の増幅器の出力は第１の増幅器の第１の入力および第２の増幅器の第２の入力に接続される
ことを特徴とする電圧制御発振器。
【請求項３】
制御信号の値に応じて出力信号の周波数が変化する電圧制御発振器において、
（１）第１の増幅器、第２の増幅器、第３の増幅器、第４の増幅器、第５の増幅器、第６の増幅器、第７の増幅器、第８の増幅器を持ち、
（２）第１の増幅器、第２の増幅器、第３の増幅器、第４の増幅器、第５の増幅器、第６の増幅器、第７の増幅器、第８の増幅器はそれぞれ、（ａ）第１の入力と第２の入力を持ち、（ｂ）第１の入力から出力までおよび第２の入力から出力までのゲインの符号がともに負で、（ｃ）第１の入力から出力までおよび第２の入力から出力までの信号伝播遅延時間が前記制御信号の値により変化するものであり、
（３）（ａ）第１の増幅器の出力は第２の増幅器の第１の入力および第５の増幅器の第２の入力に接続され、（ｂ）第２の増幅器の出力は第３の増幅器の第１の入力および第６の増幅器の第２の入力に接続され、（ｃ）第３の増幅器の出力は第４の増幅器の第１の入力および第７の増幅器の第２の入力に接続され、（ｄ）第４の増幅器の出力は第５の増幅器の第１の入力および第８の増幅器の第２の入力に接続され、（ｅ）第５の増幅器の出力は第６の増幅器の第１の入力および第１の増幅器の第２の入力に接続され、（ｆ）第６の増幅器の出力は第７の増幅器の第１の入力および第２の増幅器の第２の入力に接続され、（ｇ）第７の増幅器の出力は第８の増幅器の第１の入力および第３の増幅器の第２の入力に接続され、（ｈ）第８の増幅器の出力は第１の増幅器の第１の入力および第４の増幅器の第２の入力に接続される
ことを特徴とする電圧制御発振器。
【請求項４】
制御信号の値に応じて出力信号の周波数が変化する電圧制御発振器において、
（１）偶数個の同等な増幅器がリング状に接続され、
（２）それぞれの前記増幅器は、（ａ）微小信号に対する伝達関数は少なくとも一つの不安定零点を持ち、（ｂ）その直流ゲインの絶対値は１未満であり、（ｃ）その位相特性が前記制御信号の値によって変化する、
ことを特徴とする電圧制御発振器。
【請求項５】
変調周波数入力と被変調信号入力を持ち、変調周波数信号に対して予め定められた有理数である指定倍数を乗じた周波数で互いに９０度位相がずれた変調信号により前記被変調信号入力の信号に対して変調を行う直交変調器において、互いに９０度位相がずれた前記変調信号を生成する請求項１または請求項２または請求項３または請求項４の多相電圧制御発振器と、前記被変調信号を前記変調信号により変調する手段と、前記変調信号の周波数と前記変調周波数入力の周波数の比を前記指定倍数に等しくせしめる手段とを有することを特徴とする直交変調器。
【請求項６】
基準周波数入力と被変調信号入力と変調周波数指定入力を持ち、前記基準周波数入力の周波数に対して前記変調周波数指定入力により指定した値を乗じた周波数と等しい周波数で互いに９０度位相がずれた変調信号により前記被変調信号入力の信号に対して変調を行う直交変調器において、互いに９０度位相がずれた前記変調信号を生成する請求項１または請求項２または請求項３または請求項４の多相電圧制御発振器と、前記被変調信号を前記変調信号により変調する手段と、前記変調信号の周波数と前記基準周波数入力の周波数の比を前記変調周波数指定入力により指定した値に等しくせしめる手段とを有することを特徴とする直交変調器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リング発振器による電圧制御発振器および互いに位相が９０度ずれた信号で変調を行う直交変調器に関するものである。なお、電圧制御発振器とは、制御信号の値に応じて発振周波数が連続的に変化する発振器のことであり、制御信号の種類としては電圧信号に限定されるものではないが、慣用的使用に従い、本明細書においても「電圧制御発振器」の名称を用いる。
【０００２】
【従来の技術】
従来のリング発振器においては、差動増幅器を用いない場合においては、反転増幅器を奇数個、リング状に接続していたが、内部の信号が相補的ではないため、外部からの混入信号の影響により位相雑音が大きくなりやすいといった問題点があった。また、増幅器に差動増幅器を用いれば、外部からの混入信号に対しては影響を少なくすることができるが、差動増幅器を用いることによって熱雑音による位相雑音が大きくなってしまうといった問題があった。
【０００３】
従来の直交変調器においては、直交する変調信号を得るために、変調入力に対して移相器を用いて位相を９０度ずらすことにより互いに位相が９０度ずれた信号を得たり、変調入力の信号を分周することにより互いに位相が９０度ずれた信号を得たりしていた。
【０００４】
移相器を用いて位相を９０度ずらす方法に関しては、位相を正確に９０度ずらすためには、移相器の構成要素の精度を高めるか、移相器をトリミングにより調整するか、移相器を自動校正するなどの方法をとる必要がある。しかし、移相器の構成要素の精度を高める方法はＩＣ化には向かず、コストアップにもつながるといった問題点があった。移相器をトリミングする方法は、トリミングのためのコストがかかるといった問題点があった。移相器を自動校正する方法は、移相器による移相量を正確に検出する手段と自動校正する手段が必要となり、コストアップを招いてしまうといった問題点があった。
【０００５】
変調入力を分周することにより、位相が９０度ずれた変調信号を得る方法に関しては、変調信号より高い周波数の変調入力の信号が必要となり、特に変調周波数が高い場合においては、高い周波数の信号に追従する素子を使用する必要性が生じたり、高い周波数の変調入力の信号を生成しなければならず、コストアップを招いたり、消費電力の増加を招くといった問題点があった。
【０００６】
一方、電圧制御発振器に関しては、いくつかの方式が使われているが、リング発振器を用いた方法では、互いに９０度位相のずれた信号を直接取り出すためには、偶数段のリング発振器を用いる必要があり、今までは偶数個の差動増幅器をリング状に接続していた。差動増幅器を用いているため、リング発振器の位相雑音がより大きくなってしまっていた。
【０００７】
【発明が解決しようとする課題】
本発明が解決しようとする課題は、（１）位相雑音が比較的少なく外部からの混入信号の影響をあまり受けないリング発振器を実現することおよび（２）精度の良い直交変調器を実現するための互いに位相が９０度精度良くずれた変調信号を得ることの二つである。
【０００８】
【課題を解決するための手段】
上記二つの課題は、偶数個の単出力増幅器によりリング発振器を構成することにより解決できる。従来の技術においては、単出力の増幅器を偶数段リング状に接続したのでは発振動作を行わせることができなかったが、（１）各増幅器を２入力とし、その入力信号を互いに奇数段離れた二つの増幅器の出力とする、または（２）各増幅器に不安定零点（実部の値が正である零点）を持たせる、のどちらかの方法を用いることにより、リング発振器として動作させることを可能にする。
【０００９】
リング発振器の増幅器の段数を偶数にすることにより、発振動作を行っている各信号に対して相補的な信号が存在するので、それらの信号を近接して配線することにより、外部からの混入信号による発振周波数に対する影響を小さくすることができる。すなわち、外部からの混入信号による位相雑音を抑制することができる。
【００１０】
リング発振器の位相雑音を抑える手段としては、リング発振器を構成している増幅器を差動型ではない単出力のものとすることにより、熱雑音による位相雑音を抑えることができることが知られている。また、差動増幅器を用いる場合に比べて発振動作の振幅を大きく取ることができるので、その点でも位相雑音の抑制に有利である。
【００１１】
リング発振器の段数として偶数が許されることにより、段数を４の倍数にすることによって、互いに位相が９０度ずれた発振出力を直接得ることができ、直交変調を行なう場合に便利である。また、変調器においてキャリア信号を２逓倍する直交変調器においては、互いに位相が４５度ずれた信号が必要となるが、リング発振器の段数を８とすることにより、互いに位相が４５度ずれた信号を得ることができる。
【００１２】
【実施例】
図１は、本発明の第１の実施例である電圧制御発振器である。位相０度、９０度、１８０度、２７０度の発振出力が得られる。可変遅延反転加算増幅器１１ａ，１１ｂ，１１ｃ，１１ｄは、それぞれ信号伝播における遅延時間が電圧制御発振器の制御信号８１の値によって変化するものである。
【００１３】
可変遅延反転加算増幅器１１ａ，１１ｂ，１１ｃ，１１ｄの第１の入力に関するゲインと第２の入力に関するゲインが等しく、それぞれの増幅器の特性が等しい場合、この発振器はそれぞれの増幅器における位相遅れが４５度となる周波数にて発振する。
【００１４】
電圧制御発振器においては、各増幅器が反転増幅器として動作し、各増幅器は奇数段異なった２個所の増幅器の出力を入力としているため、バイステーブル動作をしない。
【００１５】
図２は、本発明の第１の実施例である電圧制御発振器における可変遅延反転加算増幅器１１ａ，１１ｂ，１１ｃ，１１ｄの第１の実現例である。それぞれの増幅器は、２個のＰチャンネルＦＥＴであるＱ１，Ｑ３、２個のＮチャンネルＦＥＴであるＱ２，Ｑ４、および負荷コンデンサＣ１により構成される。可変遅延反転加算増幅器の遅延時間制御入力Ｄａｄｊは、増幅器の電源電圧となっている。
【００１６】
Ｑ１およびＱ２により構成される１入力１出力反転増幅器とＱ３およびＱ４により構成される１入力１出力反転増幅器の出力同士を短絡させることにより、２つの増幅器の出力に相当する値の平均値が出力されることになる。電源電圧である遅延時間制御入力Ｄａｄｊの値が変化することにより、Ｑ１，Ｑ２，Ｑ３，Ｑ４のドライブ能力が変化することにより増幅器としての遅延時間が変化し、それにともない、発振器の発振周波数が変化する。
【００１７】
可変遅延反転加算増幅器１１ａ，１１ｂ，１１ｃ，１１ｄの第１の実現例においては、増幅器が相補的なＦＥＴにより構成されているので、１／ｆノイズによる発振出力信号のスプリアスを抑制できることが期待できる。
【００１８】
図３は、本発明の第１の実施例である電圧制御発振器における可変遅延反転加算増幅器１１ａ，１１ｂ，１１ｃ，１１ｄの第２の実現例である。それぞれの増幅器は、２個のＰチャンネルＦＥＴであるＱ１，Ｑ３、２個のＮチャンネルＦＥＴであるＱ２，Ｑ４、および負荷コンデンサＣ１により構成される。可変遅延反転加算増幅器の遅延時間制御入力Ｄａｄｊは、増幅器の電源電圧となっている。
【００１９】
増幅器の第２の実現例においては、ＦＥＴを縦積みにして加算増幅回路を構成しているため、図２に示す増幅器の第１の実現例に対して省電力化をはかることができる。しかし、発振器に所望の動作を行なわせるためには、入力Ｖ１からのゲインと入力Ｖ２からのゲインをある程度合わせるように構成する必要があるといった注意が必要である。
【００２０】
図４は、本発明の第１の実施例である電圧制御発振器における可変遅延反転加算増幅器１１ａ，１１ｂ，１１ｃ，１１ｄの第３の実現例である。それぞれの増幅器は、ＳｉバイポーラトランジスタＴｒ１、抵抗Ｒ１，Ｒ２，Ｒ３および可変定電流源Ｓ１により構成されている。遅延時間制御入力Ｄａｄｊの値により可変定電流源Ｓ１が供給する電流が決定されるようになっている。
【００２１】
遅延時間制御入力Ｄａｄｊの値が変化すると、ＳｉバイポーラトランジスタＴｒ１におけるコレクタ電流が変化する。それにともなって、ＳｉバイポーラトランジスタＴｒ１のコレクタ−ベース間の静電容量が変化する。このＳｉバイポーラトランジスタＴｒ１のコレクタ−ベース間の静電容量と抵抗Ｒ３により１次遅れの遅延が発生するので、結局、遅延時間制御入力Ｄａｄｊの値が変化することにより、増幅器の遅延時間が変化し、発振器の発振周波数が変化することになる。
【００２２】
本発明の第１の実施例においては、増幅器を４段、リング状につないでいたが、増幅器の段数は４以上の偶数であればよく、４段でなくてもよい。
【００２３】
図５は、本発明の第２の実施例である電圧制御発振器である。位相０度、４５度、９０度、１３５度、１８０度、２２５度、２７０度、３１５度の発振出力が得られる。可変遅延反転加算増幅器１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈは、それぞれ信号伝播における遅延時間が電圧制御発振器の制御信号８１の値によって変化するものである。
【００２４】
可変遅延反転加算増幅器１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈの第１の入力に関するゲインと第２の入力に関するゲインが等しく、それぞれの増幅器の特性が等しい場合、この発振器はそれぞれの増幅器における位相遅れが６７．５度となる周波数にて発振する。
【００２５】
この電圧制御発振器においては、各増幅器が反転増幅器として動作し、各増幅器は奇数段異なった２個所の増幅器の出力を入力としているため、バイステーブル動作をしない。各増幅器にける入力信号は、前段の増幅器の出力と、４段前の増幅器の出力としているが、この接続方法を変えると、得られる発振出力の位相が４５度おきではなく９０度おきとすることもできる。
【００２６】
本発明の第２の実施例である電圧制御発振器における可変遅延反転加算増幅器１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈの実現例としては、図２に示したもの、図３に示したもの、図４に示したものなどがある。
【００２７】
図６は、本発明の第３の実施例である多相出力電圧制御発振器である。位相が０度、９０度、１８０度および２７０度の発振出力が得られる。
【００２８】
この発振器は四つの可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄがリング状に接続されて構成されており、電圧制御発振器の制御信号８１は、四つの可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄの遅延制御入力となっている。
【００２９】
可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄは特性がそろったものであり、直流ゲインの絶対値が１未満で、発振周波数におけるゲインの絶対値が１よりも大きく、伝達関数に正の実部を持つ零点（不安定零点）を持つものである。可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄの伝達関数が不安定零点を持っていることにより、図６に示す回路をリング発振器として動作させることができる。
【００３０】
４段の可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄがリング状に接続されているので、４段の可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄを信号が通過する時の位相遅れは３６０度となる。したがって、増幅器１段あたりの位相遅れは９０度となる。すなわち、可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄのそれぞれの位相遅れが９０度となる周波数において発振することになる。可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄの遅延は制御信号８１により制御されるので、この電圧制御発振器の発振周波数は制御信号８１の値により制御されることになる。
【００３１】
本発明第３の実施例においては、四つの可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄの特性をそろえることにより、位相が正確に９０度異なった発振出力を容易に得ることができる。
【００３２】
ただし、可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄの動特性を適切に設定しないと、各段の増幅器における位相遅れが９０度となるようには動作しない。各段の増幅器の位相遅れが９０度となるようにするには、例えば、可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄの動特性を、次の伝達関数と飽和要素の組み合わせとすればよい。
【００３３】
【数１】
2004096362.tif 000003
【００３４】
ただし、数１におけるａ（ただしａ＞０）は、可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄにおける遅延に関するパラメータで、外部からの制御信号により、その値が変化するものである。このとき、この伝達関数の零点は、０．４７５×ａとなり、正の実部を持つので不安定零点となる。よって、この増幅器は非最小位相となる。
【００３５】
本発明第３の実施例における可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄの実現例として、図７に示すものがある。一般に、増幅器を２段の反転増幅器で構成し、１段目の反転増幅器の入力を増幅器の入力とし、２段目の反転増幅器を、増幅器の入力と１段目の増幅器の出力の二つの信号に対する加算増幅器として構成することにより、その増幅器の伝達関数に不安定零点を持たせることができ、増幅器を非最小位相とすることができる。図７における抵抗Ｒ４，Ｒ５，Ｒ６，Ｒ７の値を適当に設定することにより、増幅器に数１に示す伝達関数を持たせることができる。
【００３６】
本発明第３の実施例における可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄの実現方法は、図７に示すものに限ったものではなく、他の方法により実現してもよい。また、本発明第３の実施例における可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄの伝達関数は、数１に示すものに限ったものではなく、他の形の伝達関数を有してもよい。
本発明の第３の実施例においては、増幅器を４段、リング状につないでいたが、増幅器の段数は任意であり、４段でなくてもよい。
【００３７】
本発明の第３の実施例においては、可変遅延非最小位相増幅器１２ａ，１２ｂ，１２ｃ，１２ｄとして非反転の増幅器を用いていたが、反転増幅器を用いてもよい。その場合、例えば、数１の伝達関数に−１を乗じた伝達関数と飽和要素を加え合わせた動特性を持つような反転増幅器を用いることにより、所望の動作を行なわせることができる。
【００３８】
図８は、本発明の第４の実施例である直交変調器である。一つの被変調信号８３に対して、変調周波数信号８２と同じ周波数を持ち互いに位相が９０度ずれた信号によりそれぞれ変調を行い、二つの変調出力信号８４ａ，８４ｂを得るものである。受信装置の直交復調器として用いることができる。
【００３９】
電圧制御発振器２３は、本発明を用いた多相出力の電圧制御発振器であり、制御信号８１の値に応じた周波数で、互いに位相が９０度ずれた信号９１，９２を出力するものである。位相検出器２５は、電圧制御発振器２３の発振出力である信号９１と変調周波数信号８２の位相差を検出し、その位相差に応じた信号を位相比較出力信号８６として出力するものである。補償器２４は、電圧制御発振器２３、補償器２４、位相検出器２５により構成されるＰＬＬの安定性と性能を確保するものである。
【００４０】
電圧制御発振器２３、補償器２４、位相検出器２５により構成されるＰＬＬにより、電圧制御発振器２３は変調周波数信号８２と同じ周波数の信号９１，９２を出力するように制御される。被変調信号８３は変調器２２ａ，２２ｂにおいて、電圧制御発振器２３の２相の発振出力である信号９１，９２により変調が掛けられ、それぞれ変調出力信号８４ａ，８４ｂとして出力される。
【００４１】
電圧制御発振器２３の２相の発振出力である信号９１，９２は、位相が９０度精度良くずれているので、被変調信号８３に対して、変調周波数信号８２と同じ周波数で精度良く直交した信号により変調された変調出力信号８４ａ，８４ｂを得ることができる。
【００４２】
この直交変調器においては、ＰＬＬにおけるループ帯域幅を広くとることができるので、位相検出器２５として乗算型のものを用いるなどを行うことにより回路の簡素化を図ることができる。
【００４３】
本発明の第４の実施例においては、電圧制御発振器２３の出力をそのまま位相検出器２５に入力していたが、分周比が固定の分周器を間に入れてもよい。また、本発明の第４の実施例においては、変調周波数信号８２をそのまま位相検出器２５に入力していたが、分周比が固定の分周器を間に入れてもよい。
【００４４】
図９は、本発明の第５の実施例である直交変調器である。二つの被変調信号８３ａ，８３ｂに対して、変調周波数信号８２と同じ周波数を持ち互いに位相が９０度ずれた信号によりそれぞれ変調を行い、それらの信号を加算器２７により合成し、一つの変調出力信号８４を得るものである。送信装置の直交変調器として用いることができる。本発明の第５の実施例における動作は、被変調信号の数と変調出力信号の数を除き、本発明の第４の実施例と同じである。
【００４５】
図１０は、本発明の第６の実施例である直交変調器である。被変調信号８３に対して、基準周波数信号８５の周波数に対して分周数設定信号８８で指定される値を乗じた周波数を持ち互いに位相が９０度ずれた信号によりそれぞれ変調を行い、二つの変調出力信号８４ａ，８４ｂを得るものである。
【００４６】
電圧制御発振器２３は、本発明を用いた多相出力の電圧制御発振器であり、制御信号８１の値に応じた周波数で、互いに位相が９０度ずれた信号９１，９２を出力する。プログラマブル分周期器２６は、電圧制御発振器２３の出力の信号９１に対して、分周数設定信号８８で指定される値により分周を行い分周出力信号８７として出力するものである。位相検出器２５はプログラマブル分周器２６の出力である分周出力信号８７と基準周波数信号８５の位相差を検出し、その位相差に応じた信号を位相比較出力信号８６として出力するものである。補償器２４は、電圧制御発振器２３、補償器２４、位相検出器２５、プログラマブル分周器２６により構成されるＰＬＬの安定性と性能を確保するものである。
【００４７】
電圧制御発振器２３、補償器２４、位相検出器２５、プログラマブル分周器２６により構成されるＰＬＬにより、電圧制御発振器２３は基準周波数信号８５の周波数に対して分周数設定信号８８で指定される値を乗じた周波数の信号９１，９２を出力するように制御される。被変調信号８３は変調器２２ａ，２２ｂにおいて、電圧制御発振器２３の２相の発振出力である信号９１，９２により変調が掛けられ、それぞれ変調出力信号８４ａ，８４ｂとして出力される。
【００４８】
電圧制御発振器２３の２相の発振出力である信号９１，９２は、位相が９０度精度良くずれているので、被変調信号８３に対して、基準周波数信号８５の周波数に対して分周数設定信号８８で指定される値を乗じた周波数で精度良く直交した信号により変調された変調出力信号８４ａ，８４ｂを得ることができる。
【００４９】
本発明の第６の実施例においては、プログラマブル分周期器２６の分周数を分周数設定信号８８として外部から入力していたが、分周器の分周数は固定でもよい。また、分周数は整数であるが、分周数を周期毎に変更することにより、実質的な分周数を有理数となるようにしてもよい。
【００５０】
図１１は、本発明の第７の実施例である直交変調器である。二つの被変調信号８３ａ，８３ｂに対して、変調周波数信号８２と同じ周波数を持ち互いに位相が９０度ずれた信号によりそれぞれ変調を行い、それらの信号を加算器２７により合成し、一つの変調出力信号８４を得るものである。送信装置の直交変調器として用いることができる。本発明の第７の実施例における動作は、被変調信号の数と変調出力信号の数を除き、本発明の第６の実施例と同じである。
【００５１】
【発明の効果】
以上のように、本発明を用いることにより、外部からの混入信号の影響を受けにくく位相雑音の小さいリング発振器を構築することができる。また、互いに位相が９０度異なった信号を容易に精度良く得ることができ、直交変調器を容易に精度良く構成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例におけるブロック線図
【図２】可変遅延反転加算増幅器の第１の回路例
【図３】可変遅延反転加算増幅器の第２の回路例
【図４】可変遅延反転加算増幅器の第３の回路例
【図５】本発明の第２の実施例におけるブロック線図
【図６】本発明の第３の実施例におけるブロック線図
【図７】本発明の第３の実施例における可変遅延非最小位相増幅器の回路例
【図８】本発明の第４の実施例におけるブロック線図
【図９】本発明の第５の実施例におけるブロック線図
【図１０】本発明の第６の実施例におけるブロック線図
【図１１】本発明の第７の実施例におけるブロック線図
【符号の説明】
１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈ・・・・可変遅延反転加算増幅器
１２ａ，１２ｂ，１２ｃ，１２ｄ・・・・可変遅延非最小位相増幅器
２２ａ，２２ｂ・・・・変調器
２３・・・・電圧制御発振器
２４・・・・補償器
２５・・・・位相検出器
２６・・・・プログラマブル分周期
２７・・・・加算器
８１・・・・電圧制御発振器の制御信号
８２・・・・変調周波数信号
８３，８３ａ，８３ｂ・・・・被変調信号
８４，８４ａ，８４ｂ・・・・変調出力信号
８５・・・・基準周波数信号
８６・・・・位相比較出力信号
８７・・・・分周出力信号
８８・・・・分周数設定信号
９１・・・・電圧制御発振器の位相０度の出力信号
９２・・・・電圧制御発振器の位相９０度の出力信号
９３・・・・電圧制御発振器の位相０度の相補出力信号または位相１８０度の出力信号
９４・・・・電圧制御発振器の位相９０度の相補出力信号または位相２７０度の出力信号
９５・・・・電圧制御発振器の位相４５度の出力信号
９６・・・・電圧制御発振器の位相１３５度の出力信号
９７・・・・電圧制御発振器の位相４５度の相補出力信号または位相２２５度の出力信号
９８・・・・電圧制御発振器の位相１３５度の相補出力信号または位相３１５度の出力信号
Ｃ１・・・・負荷コンデンサ
Ｄａｄｊ・・・・可変遅延反転加算増幅器または可変遅延非最小位相増幅器の遅延時間制御入力
Ｑ１，Ｑ３・・・・ＰチャンネルＦＥＴ
Ｑ２，Ｑ４・・・・ＮチャンネルＦＥＴ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７・・・・抵抗
Ｓ１，Ｓ２，Ｓ３・・・・可変定電流源
Ｔｒ１，Ｔｒ２，Ｔｒ３・・・・Ｓｉバイポーラトランジスタ
Ｖ１，Ｖ２・・・・可変遅延反転加算増幅器の入力
Ｖｉ・・・・可変遅延非最小位相増幅器の入力
Ｖｏ・・・・可変遅延反転加算増幅器または可変遅延非最小位相増幅器の出力
【図１】
2004096362.tif 000004
【図２】
2004096362.tif 000005
【図３】
2004096362.tif 000006
【図４】
2004096362.tif 000007
【図５】
2004096362.tif 000008
【図６】
2004096362.tif 000009
【図７】
2004096362.tif 000010
【図８】
2004096362.tif 000011
【図９】
2004096362.tif 000012
【図１０】
2004096362.tif 000013
【図１１】
2004096362.tif 000014