(57)【要約】【課題】  パラメータ補正回路において、定電流源の電流値が製造ばらつきなどでばらつく場合であっても、精度良く抵抗値を目標値に調整する。【解決手段】  ＬＳＩの端子９に、抵抗値が目標値である精度の高い基準抵抗素子Ｒが接続される。電流源１に接続されたミラー回路２から前記基準抵抗素子Ｒに定電流Ｉ１を流して、基準抵抗素子Ｒに生じる電圧値を電圧測定回路７により測定する。次に、補正の対象である可変抵抗素子Ｒｖにミラー回路２から同じく定電流Ｉ１を流して、その際に可変抵抗素子Ｒｖに生じる電圧が前記基準抵抗素子Ｒに生じた電圧になるように、可変抵抗素子Ｒｖの抵抗値を調整する。従って、電流源１の定電流Ｉ１の絶対精度がとれない場合であっても、可変抵抗素子Ｒｖの抵抗値を目標値に補正できる。【選択図】  図２
2004194304.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路に内蔵されたパラメータ補正回路であって、
電流供給回路と、可変パラメータと、複数のスイッチ回路と、電圧測定回路と、前記可変パラメータのパラメータ値を調整する調整回路とが前記半導体集積回路に備えられ、
前記複数のスイッチ回路の何れか１個には、予めパラメータ値が判った基準パラメータが接続され、
前記複数のスイッチ回路は、前記電流供給回路、前記基準パラメータ、前記可変パラメータ及び前記電圧測定回路間の電気的接続を切り換え、
前記電圧測定回路は、前記電流供給回路から前記基準パラメータ及び前記可変パラメータに電流が各々供給された際に、前記基準パラメータ及び前記可変パラメータに生じる電圧を各々測定し、
前記調整回路は、前記電圧測定回路により測定された前記基準パラメータ及び前記可変パラメータの電圧に基づいて、前記可変パラメータのパラメータ値を調整する
ことを特徴とするパラメータ補正回路。
【請求項２】
請求項１記載のパラメータ補正回路において、
前記可変パラメータ及び基準パラメータは、可変抵抗素子及び基準抵抗素子である
ことを特徴とするパラメータ補正回路。
【請求項３】
請求項１記載のパラメータ補正回路において、
前記可変パラメータ及び基準パラメータは、可変インダクタ及び基準インダクタである
ことを特徴とするパラメータ補正回路。
【請求項４】
請求項１記載のパラメータ補正回路において、
前記可変パラメータ及び基準パラメータは、可変容量素子及び基準容量素子である
ことを特徴とするパラメータ補正回路。
【請求項５】
請求項１記載のパラメータ補正回路において、
前記基準パラメータは、前記半導体集積回路の外部に配置され、前記半導体集積回路の外部端子に接続される
ことを特徴とするパラメータ補正回路。
【請求項６】
請求項５記載のパラメータ補正回路において、
前記基準パラメータは、前記半導体集積回路の前記外部端子に元々接続されている予めパラメータ値の判ったパラメータにより共用される
ことを特徴とするパラメータ補正回路。
【請求項７】
請求項１記載のパラメータ補正回路において、
前記基準パラメータは、前記半導体集積回路に内蔵されている
ことを特徴とするパラメータ補正回路。
【請求項８】
請求項１記載のパラメータ補正回路において、
前記パラメータ補正回路を内蔵する半導体集積回路は、
位相比較器、チャージポンプ、フィルタ回路、電圧制御発振器及び分周器を備えたＰＬＬ回路であって、
前記フィルタ回路は、抵抗素子及び容量素子より成り、
前記可変パラメータが前記抵抗素子又は容量素子として前記半導体集積回路に内蔵される
ことを特徴とするパラメータ補正回路。
【請求項９】
請求項１記載のパラメータ補正回路において、
前記電流供給回路は、
電流源と、
前記電流源に接続され、前記電流源の電流に応じた電流を出力端子から流すミラー回路とを備える
ことを特徴とするパラメータ補正回路。
【請求項１０】
請求項９記載のパラメータ補正回路において、
前記複数のスイッチ回路は、第１及び第２のスイッチ回路を備え、
前記第１のスイッチ回路は、前記ミラー回路と前記基準パラメータとの間に配置され、
前記第２のスイッチ回路は、前記ミラー回路と前記可変パラメータとの間に配置される
ことを特徴とするパラメータ補正回路。
【請求項１１】
請求項１０記載のパラメータ補正回路において、
前記複数のスイッチ回路は、更に第３のスイッチ回路を備え、
前記第３のスイッチ回路は、前記ミラー回路の出力端子に接続され、
前記電圧測定回路は、前記ミラー回路から第３のスイッチ回路に電流を流した場合の第３のスイッチ回路の電圧を測定する
ことを特徴とするパラメータ補正回路。
【請求項１２】
請求項１記載のパラメータ補正回路において、
前記電流供給回路は、
電流源と、
前記電流源に接続され、前記電流源の電流と同一値の電流を第１の出力端子から前記基準パラメータに流すと共に第２の出力端子から前記可変パラメータに流すミラー回路とを備える
ことを特徴とするパラメータ補正回路。
【請求項１３】
請求項１２記載のパラメータ補正回路において、
複数のスイッチ回路は、第１及び第２のスイッチ回路を備え、
前記第１のスイッチ回路は、前記基準パラメータと前記電圧測定回路との間に配置され、
前記第２のスイッチ回路は、前記可変パラメータと前記電圧測定回路との間に配置される
ことを特徴とするパラメータ補正回路。
【請求項１４】
請求項１記載のパラメータ補正回路において、
前記電流供給回路は、負荷回路を備え、
前記負荷回路は、
ソースが電源又は接地に接続され、ドレインから電流を供給するトランジスタと、
前記トランジスタのゲートに接続され、前記トランジスタのＯＮ/ＯＦＦを制御するスイッチ回路とを備える
ことを特徴とするパラメータ補正回路。
【請求項１５】
請求項１記載のパラメータ補正回路において、
前記電圧測定回路は、
前記基準パラメータの電圧を保持するサンプルホールド回路と、
前記可変パラメータの電圧を前記サンプルホールド回路に保持した前記基準パラメータの電圧と比較するコンパレータとを備える
ことを特徴とするパラメータ補正回路。
【請求項１６】
請求項２記載のパラメータ補正回路は、
前記可変抵抗素子の抵抗値が目標値に補正された後に、
前記電流供給源又は他の電流供給源から前記可変抵抗素子に電流を流した際の前記可変抵抗素子に生じる電圧を取り出す電流電圧変換器として使用される
ことを特徴とするパラメータ補正回路。
【請求項１７】
請求項１記載のパラメータ補正回路において、
前記半導体集積回路には、前記可変パラメータと同一構成の他の可変パラメータを備え、
前記他の可変パラメータは、前記パラメータ補正回路に備える可変パラメータと同一のパラメータ値調整を施こすことが可能である
ことを特徴とするパラメータ補正回路。
【請求項１８】
請求項３記載のパラメータ補正回路は、
前記可変インダクタのインダクタンス値が目標値に補正された後に、
発振周波数が所定周波数に設定される発振回路として使用される
ことを特徴とするパラメータ補正回路。
【請求項１９】
請求項１記載のパラメータ補正回路において、
前記可変パラメータは、
単位パラメータが複数個直列に接続されて構成されていて、備える全ての単位パラメータのうち、連続する任意の個数の単位パラメータの直列回路を取り出し可能である
ことを特徴とするパラメータ補正回路。
【請求項２０】
請求項１記載のパラメータ補正回路において、
前記可変パラメータは、
単位パラメータが複数個並列に接続されて構成されていて、備える全ての単位パラメータのうち、連続する任意の個数の単位パラメータの並列回路を取り出し可能である
ことを特徴とするパラメータ補正回路。
【請求項２１】
コンピュータを用いて可変パラメータのパラメータ値を補正するようにしたパラメータ補正方法であって、
前記コンピュータは、
予めパラメータ値が判った基準パラメータに電流供給回路を接続し、
前記電流供給回路から前記基準パラメータに流し、その際に前記基準パラメータに生じる電圧を計測し、
前記基準パラメータに生じた電圧及び前記基準パラメータのパラメータ値に基づいて、前記電流供給回路から供給される電流値を算出し、この電流値に基づいて前記可変パラメータのパラメータ値が目標値である場合の可変パラメータに生じる目標電圧を算出し、
その後、前記電流供給回路から前記可変パラメータに電流を流し、その際に前記可変パラメータに生じる電圧を計測しながら、その電圧が前記目標電圧になるように、可変パラメータのパラメータ値を補正する
ことを特徴とするパラメータ補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗素子などのパラメータの製造ばらつきを補正するパラメータ補正回路及びパラメータ補正方法に関し、特に、例えば記録型光ディスクのデータ書き込み/読み出しシステム用の半導体集積回路に備えるＰＬＬ（Phase Locked Loop）回路に使用するのに好適なものである。
【背景技術】
【０００２】
従来、記録型光ディスク、例えばＤＶＤ-ＲやＤＶＤ-ＲＡＭでは、そのトラックに、通常、ウォブルと呼ばれるアドレス信号が物理的に存在する。このような記録型光ディスクのデータ書き込み/読み出しシステム用の半導体集積回路に備えるＰＬＬ回路では、このウォブル信号を１８６倍に逓倍することにより、記録用クロックを生成しており、この記録用クロックを基準として、未記録状態の記録型光ディスクに対してデータが書き込まれる。
【０００３】
ところで、このようなＰＬＬ回路は、図１０に示すように、位相比較器５０、チャージポンプ回路５１、フィルタ回路５２、電圧制御発振器５３、及び分周器５４を備える。記録型光ディスクへのデータ書き込みについて、その書き込みの倍速が１倍速、２倍速、４倍速、８倍速など、複数設定されている場合には、この設定された倍速に応じてＰＬＬ回路のループ帯域を変更する必要がある。このループ帯域を変更するには、一般的に、図１１に示した開ループ特性図において、ゲイン交点ｆｃ、 ポール点ｆｐｏｌｅ、及びゼロ点ｆｚｅｒｏの比を一定に保持しながら、変更する必要がある。例えば、１倍速から２倍速に変更する際は、前記ゲイン交点ｆｃ、 ポール点ｆｐｏｌｅ、及びゼロ点ｆｚｅｒｏを各々２倍する必要がある。
【０００４】
このように前記比を一定に保持しながらループ帯域を変更する要素としては、具体的に、前記フィルタ回路５２に備える抵抗５２ｒの抵抗値、チャージポンプ回路５１から出力されるチャージポンプ電流、電圧制御発振器５３のゲイン、分周器５４の分周比などを変化させる必要がある。
【０００５】
フィルタ回路５２に備える抵抗５２ｒの抵抗値を変更してループ帯域を変更することに関しては、この抵抗５２ｒを半導体集積回路の内部に備える場合には、その半導体集積回路の製造プロセスのバラツキに伴い、その半導体集積回路の内部に生成される抵抗５２ｒの抵抗値もばらついてしまうため、内蔵することは困難である。その関係上、フィルタ回路５２に備える抵抗５２ｒは、図１０に示すように外付け部品として備えている。
【０００６】
しかしながら、抵抗５２ｒを外付け部品として備える場合には、書き込みの倍速に応じて複数個の抵抗５２ｒを備える必要があるものの、半導体集積回路に備える端子の数には制限があるため、設定される倍速の数に等しい個数の抵抗５２ｒを外付け部品として備えることは困難である。更に、ＤＶＤ-ＲやＤＶＤ-ＲＡＭ等の種々の記録型光ディスクでは、各々、使用するループ帯域が異なっているため、ＰＬＬ回路をこれらの種々の記録型光ディスクで兼用しようとすると、抵抗５２ｒの個数は倍速の数×対応しようとする記録型光ディスクの種類となり、半導体集積回路に備える端子数では、必要個数の抵抗５２ｒを外付けで備えることは困難である。
【０００７】
そこで、例えば、抵抗の製造ばらつきの影響を補正するパラメータ補正回路を半導体集積回路に内蔵すると共に、可変抵抗を半導体集積回路に内蔵し、この可変抵抗の抵抗値を変更する技術が特許文献１に記載されている。この技術を用いて、半導体集積回路に内蔵する可変抵抗の抵抗値を書き込みの倍速に応じて変更することとし、この抵抗値の変更、調整に際して、前記パラメータ補正回路を使用して抵抗値を所望値に調整することが考えられる。この考えによれば、１種の記録型光ディスクについて複数の抵抗を半導体集積回路に外付けして備える必要がなくなる。
【０００８】
以下、このようなパラメータ補正回路を図１２に示すように提案し、このパラメータ補正回路について説明する。
【０００９】
図１２は前記考えに基づいたパラメータ補正回路の構成を示す回路図である。ここでは、パラメータが抵抗素子である場合について説明する。
【００１０】
同図において、１は電流源、２は前記電流源１に接続され、２個のトランジスタから構成されるミラー回路、Ｒｖは抵抗値Ｒ１が０Ω〜ＲｖΩまで切り換え可能な可変抵抗素子、７は電圧測定回路、８はＣＰＵである。
【００１１】
定電流源１はミラー回路２に接続され、ミラー回路２は前記定電流源１の電流に等しい電流Ｉ１を可変抵抗素子Ｒｖに流す。この可変抵抗素子Ｒｖの一端子は前記ミラー回路２に接続され、他端は接地（ＧＮＤ）に接続されている。電圧測定回路７は、前記ミラー回路２に接続されており、ミラー回路２から可変抵抗素子Ｒｖに電流が流された際に、可変抵抗素子Ｒｖに生じる電圧を測定し、その測定した電圧をＡ/Ｄ変換して出力する。ＣＰＵ８は、前記電圧測定回路７からのＡ/Ｄされた電圧を受け、この可変抵抗素子Ｒｖに生じた電圧に基づいて、可変抵抗素子Ｒｖの抵抗値を調整、設定する。
【００１２】
具体的に、従来のパラメータ補正回路による可変抵抗素子Ｒｖの抵抗値の補正動作を以下に説明する。先ず、可変抵抗素子Ｒｖの抵抗値が製造ばらつきにより目標値Ｒでなく、製造ばらつきによってずれた所定値Ｒ１になっているとする。この所定値Ｒ１は当然に予め判っていない。最初、定電流源１から予め判った電流値Ｉ１がミラー回路２により可変抵抗素子Ｒｖに与えられる。この時、可変抵抗素子Ｒｖに生じる電位差Ｖ１＝Ｒ１*Ｉ１が電圧測定回路７により測定され、この電位差Ｖ１はＣＰＵ８に出力される。ＣＰＵ８は、可変抵抗素子Ｒｖの抵抗値が目標値Ｒである場合に定電流源１の電流Ｉ１を可変抵抗素子Ｒｖに流した際に可変抵抗素子Ｒｖに生じる電位差Ｖ（＝Ｒ*Ｉ１）と、前記可変抵抗素子Ｒｖに実際に生じた電位差Ｖ１との大小比率を演算し、この演算結果Ｖ/Ｖ１に基づいて可変抵抗素子Ｒｖの抵抗値を調整する。例えば、可変抵抗素子Ｒｖの抵抗値が製造ばらつきにより目標値Ｒの２倍の値をとっているときには、Ｖ１＝Ｒ１*Ｉ１＝２Ｒ*Ｉ１となり、Ｖ／Ｖ１＝０.５となるので、可変抵抗素子Ｒｖが複数の単位抵抗を直列接続して構成されている場合には、当初の抵抗値の半分の値を可変抵抗素子Ｒｖに対して、調整し、設定する。
【００１３】
次に、抵抗値補正が終了した後の通常時には、定電流源１をＯＦＦにして可変抵抗素子Ｒｖに電流を流さないようにすることにより、抵抗値が補正された可変抵抗素子Ｒｖを抵抗出力として取り出して、使用する。但し、可変抵抗素子Ｒｖの抵抗値の上限値Ｒｖは、Ｒｖ＞Ｒ、Ｒ１を満たすように予め見込んで作られているとする。
【特許文献１】特開平０３−１５０６１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、図１２に提案したパラメータ補正回路の構成では、定電流源１が製造ばらつきなどに起因して電流値Ｉ１とは異なる電流値を出力する場合には、ＣＰＵ８が定電流源１からは所定の電流値Ｉ１を出力するものとして演算する関係上、可変抵抗素子Ｒｖの抵抗値を精度良く目標値に調整することができないという課題がある。
【００１５】
例えば、定電流源１の実際の電流値が製造ばらつきにより期待値Ｉ１よりも１０％小さい値、つまり０.９*Ｉ１になっている場合には、電圧測定回路７で測定された電圧値Ｖ１´は、Ｖ１´＝０．９*Ｉ１*Ｒ１に低くなるため、Ｖ／Ｖ１´＝１．１*Ｖ／Ｖ１となり、可変抵抗素子Ｒｖの調整後の抵抗値は目標値Ｒよりも１０％大きい抵抗値になり、精度良く目標値Ｒに調整できない。
【００１６】
本発明は、このような問題点を解決するものであり、その目的は、パラメータ補正回路やパラメータ補正方法において、定電流源等の内部に備える部品についての製造ばらつきの影響を受けることなく、抵抗素子などのパラメータを精度良く補正することにある。
【課題を解決するための手段】
【００１７】
前記の目的を達成するために、本発明では、半導体集積回路の内部に備えられるパラメータ補正回路において、その半導体集積回路に、予めパラメータ値が判った基準パラメータを接続し、この基準パラメータにミラー回路から電流を流して、そのミラー回路の電流値を把握し、その上で補正対象である可変パラメータを補正することにより、ミラー回路等の製造ばらつきの影響を受けないように対策する。
【００１８】
すなわち、請求項１記載の発明のパラメータ補正回路は、半導体集積回路に内蔵されたパラメータ補正回路であって、電流供給回路と、可変パラメータと、複数のスイッチ回路と、電圧測定回路と、前記可変パラメータのパラメータ値を調整する調整回路とが前記半導体集積回路に備えられ、前記複数のスイッチ回路の何れか１個には、予めパラメータ値が判った基準パラメータが接続され、前記複数のスイッチ回路は、前記電流供給回路、前記基準パラメータ、前記可変パラメータ及び前記電圧測定回路間の電気的接続を切り換え、前記電圧測定回路は、前記電流供給回路から前記基準パラメータ及び前記可変パラメータに電流が各々供給された際に、前記基準パラメータ及び前記可変パラメータに生じる電圧を各々測定し、前記調整回路は、前記電圧測定回路により測定された前記基準パラメータ及び前記可変パラメータの電圧に基づいて、前記可変パラメータのパラメータ値を調整することを特徴とする。
【００１９】
請求項２記載の発明は、前記請求項１記載のパラメータ補正回路において、前記可変パラメータ及び基準パラメータは、可変抵抗素子及び基準抵抗素子であることを特徴とする。
【００２０】
請求項３記載の発明は、前記請求項１記載のパラメータ補正回路において、前記可変パラメータ及び基準パラメータは、可変インダクタ及び基準インダクタであることを特徴とする。
【００２１】
請求項４記載の発明は、前記請求項１記載のパラメータ補正回路において、前記可変パラメータ及び基準パラメータは、可変容量素子及び基準容量素子であることを特徴とする。
【００２２】
請求項５記載の発明は、前記請求項１記載のパラメータ補正回路において、前記基準パラメータは、前記半導体集積回路の外部に配置され、前記半導体集積回路の外部端子に接続されることを特徴とする。
【００２３】
請求項６記載の発明は、前記請求項５記載のパラメータ補正回路において、前記基準パラメータは、前記半導体集積回路の前記外部端子に元々接続されている予めパラメータ値の判ったパラメータにより共用されることを特徴とする。
【００２４】
請求項７記載の発明は、前記請求項１記載のパラメータ補正回路において、前記基準パラメータは、前記半導体集積回路に内蔵されていることを特徴とする。
【００２５】
請求項８記載の発明は、前記請求項１記載のパラメータ補正回路において、前記パラメータ補正回路を内蔵する半導体集積回路は、位相比較器、チャージポンプ、フィルタ回路、電圧制御発振器及び分周器を備えたＰＬＬ回路であって、前記フィルタ回路は、抵抗素子及び容量素子より成り、前記可変パラメータが前記抵抗素子又は容量素子として前記半導体集積回路に内蔵されることを特徴とする。
【００２６】
請求項９記載の発明は、前記請求項１記載のパラメータ補正回路において、前記電流供給回路は、電流源と、前記電流源に接続され、前記電流源の電流に応じた電流を出力端子から流すミラー回路とを備えることを特徴とする。
【００２７】
請求項１０記載の発明は、前記請求項９記載のパラメータ補正回路において、前記複数のスイッチ回路は、第１及び第２のスイッチ回路を備え、前記第１のスイッチ回路は、前記ミラー回路と前記基準パラメータとの間に配置され、前記第２のスイッチ回路は、前記ミラー回路と前記可変パラメータとの間に配置されることを特徴とする。
【００２８】
請求項１１記載の発明は、前記請求項１０記載のパラメータ補正回路において、前記複数のスイッチ回路は、更に第３のスイッチ回路を備え、前記第３のスイッチ回路は、前記ミラー回路の出力端子に接続され、前記電圧測定回路は、前記ミラー回路から第３のスイッチ回路に電流を流した場合の第３のスイッチ回路の電圧を測定することを特徴とする。
【００２９】
請求項１２記載の発明は、前記請求項１記載のパラメータ補正回路において、前記電流供給回路は、電流源と、前記電流源に接続され、前記電流源の電流と同一値の電流を第１の出力端子から前記基準パラメータに流すと共に第２の出力端子から前記可変パラメータに流すミラー回路とを備えることを特徴とする。
【００３０】
請求項１３記載の発明は、前記請求項１２記載のパラメータ補正回路において、複数のスイッチ回路は、第１及び第２のスイッチ回路を備え、前記第１のスイッチ回路は、前記基準パラメータと前記電圧測定回路との間に配置され、前記第２のスイッチ回路は、前記可変パラメータと前記電圧測定回路との間に配置されることを特徴とする。
【００３１】
請求項１４記載の発明は、前記請求項１記載のパラメータ補正回路において、前記電流供給回路は、負荷回路を備え、前記負荷回路は、ソースが電源又は接地に接続され、ドレインから電流を供給するトランジスタと、前記トランジスタのゲートに接続され、前記トランジスタのＯＮ/ＯＦＦを制御するスイッチ回路とを備えることを特徴とする。
【００３２】
請求項１５記載の発明は、前記請求項１記載のパラメータ補正回路において、前記電圧測定回路は、前記基準パラメータの電圧を保持するサンプルホールド回路と、前記可変パラメータの電圧を前記サンプルホールド回路に保持した前記基準パラメータの電圧と比較するコンパレータとを備えることを特徴とする。
【００３３】
請求項１６記載の発明は、前記請求項２記載のパラメータ補正回路は、前記可変抵抗素子の抵抗値が目標値に補正された後に、前記電流供給源又は他の電流供給源から前記可変抵抗素子に電流を流した際の前記可変抵抗素子に生じる電圧を取り出す電流電圧変換器として使用されることを特徴とする。
【００３４】
請求項１７記載の発明は、前記請求項１記載のパラメータ補正回路において、前記半導体集積回路には、前記可変パラメータと同一構成の他の可変パラメータを備え、前記他の可変パラメータは、前記パラメータ補正回路に備える可変パラメータと同一のパラメータ値調整を施こすことが可能であることを特徴とする。
【００３５】
請求項１８記載の発明は、前記請求項３記載のパラメータ補正回路は、前記可変インダクタのインダクタンス値が目標値に補正された後に、発振周波数が所定周波数に設定される発振回路として使用されることを特徴とする。
【００３６】
請求項１９記載の発明は、前記請求項１記載のパラメータ補正回路において、前記可変パラメータは、単位パラメータが複数個直列に接続されて構成されていて、備える全ての単位パラメータのうち、連続する任意の個数の単位パラメータの直列回路を取り出し可能であることを特徴とする。
【００３７】
請求項２０記載の発明は、前記請求項１記載のパラメータ補正回路において、前記可変パラメータは、単位パラメータが複数個並列に接続されて構成されていて、備える全ての単位パラメータのうち、連続する任意の個数の単位パラメータの並列回路を取り出し可能であることを特徴とする。
【００３８】
請求項２１記載の発明は、コンピュータを用いて可変パラメータのパラメータ値を補正するようにしたパラメータ補正方法であって、前記コンピュータは、予めパラメータ値が判った基準パラメータに電流供給回路を接続し、前記電流供給回路から前記基準パラメータに流し、その際に前記基準パラメータに生じる電圧を計測し、前記基準パラメータに生じた電圧及び前記基準パラメータのパラメータ値に基づいて、前記電流供給回路から供給される電流値を算出し、この電流値に基づいて前記可変パラメータのパラメータ値が目標値である場合の可変パラメータに生じる目標電圧を算出し、その後、前記電流供給回路から前記可変パラメータに電流を流し、その際に前記可変パラメータに生じる電圧を計測しながら、その電圧が前記目標電圧になるように、可変パラメータのパラメータ値を補正することを特徴とする。
【００３９】
以上により、請求項１〜２１記載の発明では、電流源に接続されたミラー回路から予めパラメータ値の判った基準パラメータに電流が流されて、その際の基準パラメータに生じる電圧が検出され、この電圧に基づいて電流源の電流値が算出されるので、電流源の製造ばらつきに起因してその電流値がばらついても、個々の電流源の電流値に対応して可変パラメータのパラメータ値を補正することが可能である。
【００４０】
特に、請求項１１記載の発明では、基準パラメータ及び可変パラメータに生じる電圧の測定時に、その電圧値に第１及び第２のスイッチ回路のパラメータ値が影響を及ぼしても、別途、ミラー回路から第３のスイッチ回路に電流が流されて、その際に第３のスイッチ回路に生じる電圧が測定されるので、基準パラメータ及び可変パラメータに各々生じた電圧から前記第３のスイッチ回路に生じた電圧分を減じれば、第１及び第２のスイッチ回路の影響を除去することができ、可変パラメータの補正をより一層に精度良くできる。
【００４１】
また、請求項１３記載の発明では、基準パラメータはミラー回路の第１の出力端子にスイッチ回路を介さずに接続され、また可変パラメータもミラー回路の第２の出力端子にスイッチ回路を介さずに接続されるので、これ等パラメータに生じる電圧の測定やパラメータ値の算出に際して、スイッチ回路のパラメータ値を考慮することなく、精度の高いパラメータ補正が可能である。
【００４２】
更に、請求項１４記載の発明では、最初に、負荷回路に基準パラメータを直列接続して、その際に基準パラメータに生じる電圧が測定され、その後、負荷回路に可変パラメータを直列接続して、その際に可変パラメータに生じる電圧が前記基準パラメータに生じた電圧に等しくなるように可変パラメータのパラメータ値が調整される。従って、基準パラメータを可変パラメータの目標値に等しい値のものに選定しておけば、負荷回路の製造ばらつきの影響を受けることなく、可変パラメータのパラメータ値を目標値に補正することが可能である。
【発明の効果】
【００４３】
以上説明したように、請求項１〜２１記載の発明によれば、半導体集積回路の内部に可変パラメータと、その可変パラメータの補正回路とを備える場合に、その可変パラメータの補正に際して、半導体集積回路内部に備える電流供給回路を使用するときに、その電流供給回路に含まれるミラー回路や定電流源などの製造ばらつきが存在して、その絶対精度がとれなくても、可変パラメータのパラメータ値を目標値に精度良く補正することが可能である。
【００４４】
特に、請求項１１記載の発明によれば、基準パラメータに流す電流と可変パラメータに流す電流とを第１及び第２のスイッチ回路により切換える場合に、それ等スイッチ回路のパラメータ値の影響があるときであっても、それ等の影響を除去して、可変パラメータの補正を精度良く補正することが可能である。
【００４５】
更に、請求項１３記載の発明によれば、基準パラメータ及び可変パラメータに流す電流をミラー回路からスイッチ回路を介さずに直接流したので、スイッチ回路のパラメータ値の影響を受けることなく、可変パラメータのパラメータ値を目標値に精度良く補正することが可能である。
【発明を実施するための最良の形態】
【００４６】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００４７】
（第１の実施の形態）
図１は、本発明の第１の実施の形態におけるパラメータ補正回路を含んだ半導体集積回路の概略構成を示す。
【００４８】
図１において、１００は例えば記録型光ディスクのデータ書き込み/読みだし用システム用等の半導体集積回路（ＬＳＩ）、１０１はＰＬＬ回路である。前記ＰＬＬ回路１０１は、位相比較器１０２と、チャージポンプ回路１０３と、フィルタ回路１０４と、電圧制御発振器１０５と、分周器１０６とを備える。前記フィルタ回路１０４は、可変抵抗素子Ｒｖと、２個の容量素子Ｃ１、Ｃ２とを備える。前記ＰＬＬ回路１０１は、前記フィルタ回路１０４の２個の容量素子Ｃ１、Ｃ２を除いて前記半導体集積回路１００に内蔵される。前記フィルタ回路１０４において、半導体集積回路１００の外部に配置された２個の容量素子Ｃ１、Ｃ２は、半導体集積回路１００の内部に配置された可変抵抗Ｒｖとは半導体集積回路１００の外部端子ｔ１を介して接続され、半導体集積回路１００の内部に配置されたチャージポンプ回路１０３とは外部端子ｔ０を介して接続されている。
【００４９】
前記ＰＬＬ回路１０１において、位相比較器１０２は、外部基準クロックＣＬｅｘと前記分周器１０６からの内部クロックＣＬｉｎとの位相を比較し、その位相差に応じてＵＰ信号又はＤＯＷＮ信号をチャージポンプ回路１０３に送る。チャージポンプ回路１０３は、前記位相比較器１０２からのＵＰ信号又はＤＯＷＮ信号に応じてフィルタ回路１０４を充電及び放電する。フィルタ回路１０４は、チャージポンプ回路１０３からの充電及び放電動作を積分して、直流電圧に変換し、電圧制御発振器１０５の入力電圧とする。この入力電圧により電圧制御発振器１０５の出力周波数が変化させられ、分周器１０６は前記電圧制御発振器１０５からの出力周波数を分周する。これ等の一連の動作を繰り返すことにより、最終的に外部基準クロックＣＬｅｘの位相と内部クロックＣＬｉｎの位相とが同期する。
【００５０】
前記ＰＬＬ回路１０１のフィルタ回路１０４に備える可変抵抗Ｒｖは、例えば記録型光ディスクがＤＶＤ−ＲやＤＶＤ−ＲＷなどである場合には、データ書き込みの倍速が２倍速、４倍速、８倍速など、複数設定されている関係から、選択された倍速に応じてＰＬＬ回路１０１のループ帯域を変更するために設けられていて、半導体集積回路１００内に配置されている。尚、ＰＬＬ回路１０１がＤＶＤ−Ｒ、ＤＶＤ−ＲＷ及びＲＡＭ用として兼用される場合には、２個の容量素子Ｃ１、Ｃ２の組合せは、これ等別に設けて、３種の容量素子組を設けても良い。
【００５１】
そして、前記半導体集積回路１００内には、パラメータ補正回路Ａが内蔵されている。このパラメータ補正回路Ａは、前記可変抵抗Ｒｖを可変パラメータとして含んでいる。以下、このパラメータ補正回路Ａの構成の具体例を説明する。
【００５２】
図２（ａ）は、前記パラメータ補正回路Ａの構成を示す。ここでは、パラメータとして既述の通り可変抵抗素子Ｒｖの場合について説明する。
【００５３】
図２（ａ）において、ＩＳは電流供給回路であって、電流源１と、前記電流源１の電流に応じてその電流値に等しい電流Ｉ１を流すトランジスタから構成されたミラー回路２とから構成される。３及び４は独立したスイッチ回路、ＲはＬＳＩ１００の外部に配置している基準抵抗素子（基準パラメータ）、Ｒｖは抵抗値が０Ω〜最大値ＲｖΩまで切り換え可能な可変抵抗素子（可変パラメータ）であり、前記図１で説明した可変抵抗素子Ｒｖである。また、７は電圧測定回路、８はＣＰＵ（コンピュータ）である。
【００５４】
本実施の形態のパラメータ補正回路では、定電流源１がミラー回路２に接続され、ミラー回路２の出力端子２ａには、第１のスイッチ回路３及びＬＳＩ１００の外部端子９を介して基準抵抗素子（基準パラメータ）Ｒの一端が接続され、基準抵抗素子Ｒの他端は接地（ＧＮＤ）に接続されていて、定電流源１からの電流に等しい電流値Ｉ１の電流が基準抵抗素子Ｒに供給される。同様に、ミラー回路２の出力端子２ａには、第２のスイッチ回路４を介して可変抵抗素子（可変パラメータ）Ｒｖの一端が接続され、この可変抵抗素子Ｒｖの他端はＧＮＤに接続されている。
【００５５】
更に、ミラー回路２の出力端子２ａには電圧測定回路７が接続されており、この電圧測定回路７は、基準抵抗素子Ｒ及び可変抵抗素子Ｒｖに生じた電圧を測定し、この電圧をＡ／Ｄ変換してＣＰＵ（コンピュータ）８に出力する。ＣＰＵ８（調整回路）は、前記電圧測定回路７で測定された電圧等に基づいて所定の演算をし、その演算結果に合うように可変抵抗素子Ｒｖの抵抗値を調整、設定する。
【００５６】
次に、本実施の形態におけるパラメータ補正回路について、以下、その動作について説明する。
【００５７】
先ず、可変抵抗素子Ｒｖの抵抗値の補正時の動作について説明する。第１のスイッチ回路３はＯＮに、第２のスイッチ回路４はＯＦＦに設定する。この状態では、定電流源１の電流値Ｉ１はミラー回路２によって第１のスイッチ回路３を介して基準抵抗素子Ｒに与えられる。この時、抵抗値Ｒｒの基準抵抗素子Ｒに生じる電位差Ｖｒ＝Ｒｒ*Ｉ１が電圧測定回路７によって測定され、この電圧値ＶｒはＣＰＵ８に出力され、記憶される。基準抵抗素子Ｒの抵抗値Ｒｒは予め判っているので、定電流源１の電流値Ｉ１はＩ１＝Ｖｒ/Ｒｒが求められる。この電流値Ｉ１により、可変抵抗素子Ｒｖが目標値Ｒの抵抗値をとるためには、電圧測定回路７での測定電圧Ｒ*Ｉ１が、Ｒ*Ｉ１＝Ｒ*Ｖｒ/Ｒｒになるように調整すれば良いことが判る。
【００５８】
次に、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。今度は、同じ定電流源１の電流値Ｉ１がミラー回路２によって第２のスイッチ回路４を介して可変抵抗素子Ｒｖに与えられる。ここで、可変抵抗素子Ｒｖの抵抗値は、製造ばらつきにより目標値Ｒでなく、所定値Ｒ１になっているとする。この抵抗値Ｒ１は当然に予め判っていない。この時には、可変抵抗素子Ｒｖに生じる電位差Ｖ１は、Ｖ１＝Ｒ１*Ｉ１であり、電圧測定回路７によって測定されるが、この電圧値Ｖ１が先に演算した電圧値Ｒ*Ｖｒ/Ｒｒになるように可変抵抗素子Ｒｖの抵抗値を調整する。
【００５９】
通常時の動作については、定電流源１をＯＦＦ、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。可変抵抗素子Ｒｖを調整後の設定に維持しておくことにより、抵抗出力として取り出して、使用することができる。
【００６０】
ここで、外部に搭載の基準抵抗素子Ｒは、ＬＳＩ１００に内蔵の可変抵抗素子Ｒｖに比べて、抵抗値の精度が高いものを搭載することが可能であるので、例えば、基準抵抗素子Ｒｖとして精度が１％誤差の抵抗値を選んだ場合には、定電流源１が流す電流値Ｉ１´は、Ｉ１´＝Ｖｒ/（Ｒｒ*０．９９）＝１．０１*Ｉ１と算出されるので、可変抵抗素子Ｒｖの抵抗値を目標値Ｒに対して誤差１％以内の抵抗値に補正することが可能である。
【００６１】
以上説明したように、本実施の形態によれば、ＬＳＩ外部に基準抵抗素子Ｒを搭載し、この基準抵抗素子Ｒに流れる電流値Ｉ１を精度良く求めることにより、定電流源１の製造ばらつきの影響を受けないパラメータ補正回路を提供することができる。
【００６２】
尚、可変抵抗素子Ｒｖの抵抗値の上限値（同じ符号Ｒｖを使用する）は、Ｒｖ＞Ｒ、Ｒ１を満たすように予め見込んで作られており、また、第１及び第２のスイッチ回路３、４自体の抵抗値は影響を無視できるほど小さい値に設計されているとしている。
【００６３】
また、本実施の形態では、ミラー回路２を電源側に、基準抵抗素子Ｒ及び可変抵抗素子ＲｖをＧＮＤ側に配置した構成について説明したが、ミラー回路２をＧＮＤ側に、基準抵抗素子Ｒ及び可変抵抗素子Ｒｖを電源側に配置する構成、又は、基準電圧に対してこれらミラー回路２と基準抵抗素子Ｒ及び可変抵抗素子Ｒｖとを各々反対側に配置する構成でも良いのは勿論である。更に、ミラー回路２の内部構成についても、ここで説明した構成以外のもので構成しても良い。
【００６４】
更に、基準抵抗素子Ｒは、ＬＳＩ１００の外部端子９に接続して、ＬＳＩ１００の外部に配置したが、その基準抵抗素子ＲをＬＳＩ１００の内部に搭載した場合に、その基準抵抗素子Ｒの製造ばらつきの範囲が狭いときには、この基準抵抗素子ＲをＬＳＩ１００の内部に搭載しても良い。このことは、基準抵抗素子Ｒに限定されず、基準パラメータとして容量素子やインダクタが採用される場合についても同様である。
【００６５】
（第２の実施の形態）
次に、本発明の第２の実施の形態について図面を参照しながら説明する。
【００６６】
図２（ｂ）は本発明の第２の実施の形態におけるパラメータ補正回路の構成を示す。ここでは、パラメータとしてインダクタの場合について説明する。
【００６７】
図２（ｂ）において、１は、抵抗とトランジスタから構成されたソースフォロアからなる可変電流源、２は前記可変電流源１からの電流に等しい電流Ｉ１を流す２個のｐ型トランジスタから構成されるミラー回路、３及び４は各々独立したスイッチ回路、ＬはＬＳＩ１００の外部に搭載している基準インダクタ、Ｌｖはインダクタンス値が０Ｈ〜ＬｖＨまで切り替え可能な可変インダクタ、７は電圧測定回路、８はＣＰＵである。
【００６８】
本実施の形態におけるパラメータ補正回路では、可変電流源１がミラー回路２に接続され、ミラー回路２からの電流Ｉ１がスイッチ回路４を介して可変インダクタＬｖに供給され、可変インダクタＬｖの他端はＧＮＤに接続されている。また、ミラー回路２からの電流Ｉ１はスイッチ３回路及びＬＳＩ１００の外部端子９を介して基準インダクタＬにも供給され、基準インダクタＬの他端はＧＮＤに接続されている。更に、ミラー回路２からの電流Ｉ１は電圧測定回路７にも供給されている。電圧測定回路７の出力はＣＰＵ８に与えられ、ＣＰＵ８で演算された結果に応じて可変インダクタＬｖのインダクタンス値が変更される構成になっている。
【００６９】
以上のように構成された本実施の形態のパラメータ補正回路について、以下、その動作について説明する。先ず、可変インダクタＬｖのインダクタンス値の補正時の動作について説明する。
【００７０】
最初に、スイッチ回路４をＯＦＦに、スイッチ回路３をＯＮにする。可変電流源１は、外部から時間に比例する電圧Ｖｉｎを与えると、時間に比例する電流Ｉ１＝Ｉ＊ｔを供給する。この電流Ｉ１は、ミラー回路２により、スイッチ回路３を介して基準インダクタＬに与えられる。この時、基準インダクタＬにより生じる電位差Ｖｒ＝Ｌｒ*ΔＩ１／Δｔ＝Ｌｒ*Ｉが電圧測定回路７により測定される。前記電位差Ｖｒの値はＣＰＵ８に渡され、記憶される。
【００７１】
次に、スイッチ回路３をＯＦＦ、スイッチ回路４をＯＮにすると、今度は、同じ可変電流源１の電流値Ｉ１がミラー回路２によってスイッチ回路４を介して可変インダクタＬｖに与えられる。可変インダクタＬｖが製造ばらつきによりそのインダクタンス値が目標値Ｌｏでなく、任意値Ｌ１になっていると仮定する。このインダクタ値Ｌ１は製造ばらつきによって発生するため、予め判っていない。この時、可変インダクタＬｖによる電位差Ｖ１＝Ｌ１*ΔＩ１／Δｔ＝Ｌ１*Ｉが電圧測定回路７によって測定されるが、この電圧値が、先に演算した結果Ｌｒ*Ｉになるように、可変インダクタＬｖを調整する。
【００７２】
通常時の動作については、可変電流源１をＯＦＦ、スイッチ回路４をＯＮ、スイッチ回路３をＯＦＦに設定する。また、可変インダクタＬｖを調整後の設定に維持しておくことにより、インダクタンス値が目標値に調整されたインダクタＬｖとして取り出して使用することができる。
【００７３】
尚、ＬＳＩ１００の外部に搭載された基準インダクタＬは、ＬＳＩ１００に内蔵された可変インダクタＬｖに比べて、インダクタンス値の精度の高いものを配置することができる。そのため、例えば、基準インダクタＬとして１％のものを選んだ場合には、可変インダクタＬｖのインダクタンス値を最小１％の精度で補正することが可能となる。
【００７４】
以上のように、本実施の形態によれば、ＬＳＩ１００の外部に基準インダクタＬを搭載し、基準インダクタＬに充電される電流値を精度よく求めることにより、可変電流源１の製造ばらつきの影響を受けないパラメータ補正回路を提供することができる。
【００７５】
但し、可変インダクタＬｖのインダクタンス値の上限値（同符号のＬｖで示す）は、Ｌｖ＞Ｌ、Ｌ１を満たすように予め見込んで作られており、基準インダクタＬ、可変インダクタＬｖの抵抗成分は、各々影響を無視できるほど小さい値に設計されているとする。
【００７６】
また、本実施の形態では、ミラー回路２を電源側に、基準インダクタＬ及び可変インダクタＬｖをＧＮＤ側に配置した構成について述べたが、ミラー回路２をＧＮＤ側に、基準インダクタＬ及び可変インダクタＬｖを電源側配置する構成、又は基準電圧に対してこれらミラー回路２と基準インダクタＬ及び可変インダクタＬｖとを各々反対側に配置する構成でも良いのは勿論である。更に、可変電流源１及びミラー回路２の内部構成についても、ここで説明した構成以外のもので構成しても良い。
【００７７】
（第３の実施の形態）
以下、本発明の第３の実施の形態について図面を参照しながら説明する。
【００７８】
図２（ｃ）は本発明の第３の実施の形態におけるパラメータ補正回路の構成を示す。ここでは、パラメータが容量素子の場合、即ち、図１に示したＰＬＬ回路１０１のフィルタ回路１０４が有する容量素子Ｃ１又はＣ２を外部に配置せず、ＬＳＩ１００の内部に可変容量素子として内蔵する場合について述べる。
【００７９】
図２（ｃ）において、１は電流源、２は前記電流源１からの電流に等しい電流Ｉ１を流す２個のｐ型トランジスタから構成されるミラー回路、３及び４は各々独立したスイッチ回路、ＣはＬＳＩ１００の外部に搭載されている基準容量、Ｃｖは容量値が最初０Ｆ〜最大ＣｖＦまで切り替え可能な可変容量である。尚、可変容量Ｃｖの最大値は同符号Ｃｖで示している。７は電圧測定回路、８はＣＰＵ、４０及び４１は各々独立したスイッチ回路である。
【００８０】
本実施の形態のパラメータ補正回路では、定電流源１がミラー回路２に接続され、ミラー回路２からの電流Ｉ１がスイッチ回路４を介して可変容量Ｃｖに供給され、可変容量Ｃｖの他端はＧＮＤに接続されている。
【００８１】
また、ミラー回路２からの電流Ｉ１がスイッチ回路３及びＬＳＩ１００の外部端子９を介して基準容量Ｃにも供給され、基準容量Ｃの他端はＧＮＤに接続されている。更に、ミラー回路２からの電流Ｉ１は電圧測定回路７にも供給され、この電圧測定回路７は更にＣＰＵ８に接続され、そのＣＰＵ８で演算された結果に応じて可変容量Ｃｖの容量値をＣＰＵ８により調整、設定できる構成になっている。また、基準容量Ｃ及び可変容量ＣｖのＧＮＤに接続された側とは反対側は、各々、スイッチ回路４０及びスイッチ回路４１を介してＧＮＤに接続されている。
【００８２】
以上のように構成された本実施の形態のパラメータ補正回路について、以下、その動作について説明する。先ず、可変容量Ｃｖの容量の補正時の動作について説明する。
【００８３】
最初に、スイッチ回路４及びスイッチ回路３を共にＯＦＦに設定し、基準容量Ｃ及び可変容量Ｃｖの各電荷を初期化するために、スイッチ回路４０及び回路スイッチ４１を各々ＯＮにし、初期化に十分な時間を置いた後にＯＦＦに戻す。
【００８４】
次に、スイッチ回路４をＯＦＦにする。スイッチ回路３を一定時間ＴだけＯＮにした後、ＯＦＦにすると、定電流源１の電流値Ｉ１がミラー回路２によってスイッチ回路３を介して基準容量Ｃに与えられる。この時、基準容量Ｃによる電位差Ｖｒ＝Ｉ１*Ｔ／Ｃｒが電圧測定回路７によって測定される。前記電位差Ｖｒの値はＣＰＵ８に渡され、記憶される。基準容量Ｃｒの値は予め判っているので、定電流源１の電流値Ｉ１＝Ｖｒ＊Ｃｒ／Ｔが求められる。これにより、可変容量Ｃｖが目標値Ｃｏの値をとるためには、電圧測定回路７での測定電圧がＩ１*Ｔ／Ｃｏ＝Ｖｒ＊Ｃｒ／Ｃｏになるように調整すれば良いことが判る。
【００８５】
続いて、スイッチ回路３をＯＦＦのままに設定したまま、スイッチ回路４を先ほどと同じ一定時間ＴだけＯＮにし、その後にＯＦＦにすると、今度は同じ定電流源１の電流値Ｉ１がミラー回路２によってスイッチ回路４を介して可変容量Ｃｖに与えられる。可変容量Ｃｖの容量値が製造ばらつきにより目標値Ｃｏでなく、任意値Ｃ１になっていると仮定する。ここで、任意値Ｃ１は製造ばらつきによって発生するため、予め判っていない。この時、可変容量Ｃｖによる電位差Ｖ１＝Ｉ１*Ｔ／Ｃ１が電圧測定回路７によって測定されるが、この電圧値が先に演算した結果Ｖｒ＊Ｃｒ／Ｃｏになるように、可変容量ＣｖをＣＰＵ８で調整する。
【００８６】
通常時の動作については、定電流源１をＯＦＦ、スイッチ回路４はＯＮ、スイッチ回路３はＯＦＦ、スイッチ回路４０及び４１はＯＦＦに設定する。可変容量Ｃｖを調整後の設定に維持しておくことにより、容量値が目標値Ｃｏに調整された容量Ｃｖとして取り出して使用することができる。
【００８７】
尚、ＬＳＩ１００の外部に配置する基準容量Ｃは、ＬＳＩ１００に内蔵の可変容量Ｃｖに比べて、容量値の精度の高いものを搭載することができる。そのため、例えば、基準容量Ｃとして精度１％のものを選んだ場合、Ｉ１´＝Ｖｒ＊Ｃｒ*１．０１／Ｔ＝１．０１*Ｉ１となるので、可変容量Ｃｖの容量値を精度１％以内に調整、補正することが可能となる。
【００８８】
以上のように、本実施の形態によれば、ＬＳＩ１００の外部に基準容量Ｃを搭載し、この基準容量Ｃに充電される電流値を精度良く求めることにより、定電流源１の製造ばらつきの影響を受けないパラメータ補正回路を提供することができる。
【００８９】
但し、可変容量Ｃｖの容量値の上限値（同じ符号Ｃｖ）は、Ｃｖ＞Ｃ、Ｃ１を満たすように予め見込んで作られており、スイッチ回路３、４、１０、１１自体の寄生容量値は影響を無視できるほど小さい値に設計されているとする。
【００９０】
また、本実施の形態では、ミラー回路２を電源側に、基準容量Ｃ及び可変容量ＣｖをＧＮＤ側に配置した構成について述べたが、ミラー回路２をＧＮＤ側に、基準容量Ｃ及び可変容量Ｃｖを電源側に配置する構成、又は基準電圧に対してこれらミラー回路２と基準容量Ｃ及び可変容量Ｃｖとを各々反対側に配置する構成でも良いのは勿論である。更に、ミラー回路２の内部構成についても、ここで説明した構成以外のもので構成しても良い。加えて、基準容量Ｃ及び可変容量Ｃｖの初期化について、２個のスイッチ回路４０、４１を用いてＧＮＤ電圧にするようにしているが、他の基準電圧値に初期化する構成でも同じ結果が得られる。
【００９１】
（第４の実施の形態）
以下、本発明の第４の実施の形態について図面を参照しながら説明する。
【００９２】
図３は本実施の形態におけるパラメータ補正回路の構成を示すものである。ここでも、パラメータが抵抗素子の場合について述べる。
【００９３】
同図において、１は電流源、１０は第１及び第２の出力端子１０ａ、１０ｂを持ち、トランジスタで構成されたミラー回路、１１、１２は各々独立した第１及び第２のスイッチ回路、ＲはＬＳＩ外部に搭載されたる基準抵抗素子（基準パラメータ）、Ｒｖは抵抗値が０Ω〜最大値ＲｖΩまで切り換え可能な可変抵抗素子（可変パラメータ）、７は電圧測定回路、８はＣＰＵである。
【００９４】
前記パラメータ補正回路において、定電流源１はミラー回路１０に接続され、ミラー回路１０の第１の出力端子１０ａには端子９を介して基準抵抗素子Ｒの一端が直接に接続され、その他端はＧＮＤに接続されている。また、ミラー回路１０の第２の出力端子１０ｂには、可変抵抗素子Ｒｖの一端が直接に接続され、その他端はＧＮＤに接続されている。
【００９５】
更に、前記ミラー回路１０の第１の出力端子１０ａには、第１のスイッチ回路１１を介して電圧測定回路７が接続され、第２の出力端子１０ｂにも第２のスイッチ回路１２を介して電圧測定回路７が接続されている。前記電圧測定回路７で計測された電圧は、Ａ/Ｄされた後に、ＣＰＵ８に出力される。ＣＰＵ８は、前記電圧測定回路７で計測された電圧等に基づいて所定の演算を行い、その演算結果に合うように、可変抵抗素子Ｒｖの抵抗値を調整、設定する。
【００９６】
次に、本実施の形態のパラメータ補正回路について、以下、その動作について説明する。
【００９７】
先ず、可変抵抗素子Ｒｖの抵抗値の補正時の動作について説明する。第１のスイッチ回路１１はＯＮに、第２のスイッチ回路１２はＯＦＦに設定する。この状態では、定電流源１の電流値Ｉ１がミラー回路１０の第１の出力端子１０ａから基準抵抗素子Ｒに与えられる。この時、抵抗値Ｒｒの基準抵抗素子Ｒに生じる電位差Ｖｒ＝Ｒｒ*Ｉ１が電圧測定回路７により測定される。この電位差ＶｒはＣＰＵ８に出力され、記憶される。基準抵抗素子Ｒｒの抵抗値は予め判っているので、定電流源１の電流値Ｉ１は、Ｉ１＝Ｖｒ/Ｒｒにより求められる。この電流値Ｉ１により、可変抵抗素子Ｒｖの抵抗値が目標値Ｒをとるためには、可変抵抗素子Ｒｖにミラー回路１０から電流Ｉ１を流した時に電圧測定回路での測定電圧Ｒ*Ｉ１が、Ｒ*Ｉ１＝Ｒ*Ｖｒ/Ｒｒになるように、可変抵抗素子Ｒｖの抵抗値を調整すれば良いことが判る。
【００９８】
次に、第１のスイッチ回路１１はＯＦＦに、第２のスイッチ回路１２はＯＮに設定する。この状態において、定電流源１の電流値Ｉ１はミラー回路１０の第２の出力端子１０ｂから可変抵抗素子Ｒｖに与えられる。可変抵抗素子Ｒｖは、その抵抗値が製造ばらつきにより目標値Ｒでなく、所定値Ｒ１になっていると仮定する。この時、可変抵抗素子Ｒｖに生じる電位差Ｖ１（Ｖ１＝Ｒ１*Ｉ１）が電圧測定回路７によって測定されるが、この電圧値Ｖ１が先に演算した電圧Ｒ*Ｖｒ/Ｒｒになるように可変抵抗素子Ｒｖを調整、設定する。
【００９９】
通常時の動作については、定電流源１をＯＦＦ、第１のスイッチ回路１１はＯＦＦに、第２のスイッチ回路１２もＯＦＦに設定する。可変抵抗素子Ｒｖを調整後の設定に維持しておくことにより、抵抗出力として取り出して、使用することができる。
【０１００】
従って、本実施の形態においても、ＬＳＩ外部に基準抵抗素子Ｒを搭載し、この基準抵抗素子Ｒに流れる電流値Ｉ１を精度良く求めることにより、定電流源１の製造ばらつきの影響を受けることなく、可変抵抗素子Ｒｖの抵抗値を目標値Ｒに補正することができる。
【０１０１】
しかも、前記第１の実施の形態では、基準抵抗素子Ｒに生じる電圧Ｖｒと可変抵抗素子Ｒｖに生じる電圧Ｖ１とを測定する際には、ミラー回路２からの電流を第１のスイッチ回路３又は第２のスイッチ回路４を介して流すため、第１及び第２のスイッチ回路３、４の抵抗成分の大きさを設計時に考慮する必要があるが、本実施の形態では、第１及び第２のスイッチ回路１１、１２を介さずに基準抵抗素子Ｒ及び可変抵抗素子Ｒｖに電流を直接に流すので、これらスイッチ回路１１、１２の抵抗成分による影響を考慮する必要がなく、可変抵抗素子Ｒｖの抵抗値をより一層精度良く目標値Ｒに補正することが可能である。
【０１０２】
尚、可変抵抗素子Ｒｖの抵抗値の上限値Ｒｖは、Ｒｖ＞Ｒ、Ｒ１を満たすように予め見込んで作られる。また、本実施の形態では、ミラー回路１０を電源側に、基準抵抗素子Ｒ及び可変抵抗素子ＲｖをＧＮＤ側に配置した構成について述べたが、ミラー回路１０をＧＮＤ側に、基準抵抗素子Ｒ及び可変抵抗素子Ｒｖを電源側に配置する構成、又は基準電圧に対してミラー回路１０と基準抵抗素子Ｒ及び可変抵抗素子Ｒｖとを各々反対の位置に配置する構成を採用しても構わないのは、前記第１の実施の形態と同様である。更に、ミラー回路１０の内部構成も、ここで述べた構成以外の構成であっても良い。
【０１０３】
（第５の実施の形態）
次に、本発明の第５の実施の形態について図面を参照しながら説明する。
【０１０４】
図４（ａ）は本実施の形態におけるパラメータ補正回路の構成を示すものである。ここでも、パラメータが抵抗素子である場合について述べる。
【０１０５】
図４（ａ）において、１５は負荷回路であって、電源側と接地側とに切り換わるスイッチ回路１５ａと、Ｐチャネル型トランジスタ１５ｂとから構成される。前記Ｐチャネル型トランジスタ１５ｂは、そのソースが電源に接続され、そのゲートに前記スイッチ回路１５ａで選択された電源電位又は接地電位が入力される。
【０１０６】
また、３、４は各々独立したスイッチ回路、ＲはＬＳＩの外部に端子９を介して搭載している基準抵抗素子、Ｒｖは抵抗値が０Ω〜最大値ＲｖΩまで切り換え可能な可変抵抗素子、７は電圧測定回路、８はＣＰＵである。
【０１０７】
本実施の形態におけるパラメータ補正回路では、図２（ａ）〜（ｃ）及び図３で説明したミラー回路２に代えて、負荷回路１５のＰチャネル型トランジスタ１５ｂのドレインが第１のスイッチ回路３を介して基準抵抗素子Ｒの一端に接続され、基準抵抗素子Ｒの他端はＧＮＤに接続されている。また、負荷回路１５のＰチャネル型トランジスタ１５ｂのドレインは第２のスイッチ回路４を介して可変抵抗素子Ｒｖにも接続され、この可変抵抗素子Ｒｖの他端はＧＮＤに接続されている。更に、負荷回路１５のＰチャネル型トランジスタ１５ｂのドレインは、電圧測定回路７にも接続され、この電圧測定回路７で測定された電圧はＣＰＵ８に出力される。ＣＰＵ８は、前記測定された電圧に基づいて所定の演算を行い、その演算結果に合うように、可変抵抗素子Ｒｖの抵抗値を調整、設定する。
【０１０８】
以上のように構成された本実施の形態におけるパラメータ補正回路について、以下、その動作について説明する。
【０１０９】
先ず、可変抵抗素子Ｒｖの抵抗値の補正時の動作について説明する。負荷回路１５のスイッチ回路１５ａはＧＮＤ側に、第１のスイッチ回路３はＯＮに、第２のスイッチ回路４はＯＦＦに設定する。この時、負荷回路１５のＰチャネル型トランジスタ１５ｂがＯＮして、電源（電源電圧ＶＤＤ）とＧＮＤとの間にこのＰチャネル型トランジスタ１５ｂと基準抵抗素子Ｒとが直列に接続された状態となり、負荷回路１５のＰチャネル型トランジスタ１５ｂの抵抗値（所定パラメータ値）ＲＬと基準抵抗素子Ｒの抵抗値Ｒｒとにより、基準抵抗素子Ｒには電位差ＶＬ＝Ｒｒ/（Ｒｒ＋ＲＬ）*ＶＤＤが発生し、この電位差ＶＬが電圧測定回路７によって測定される。この電位差ＶＬはＡ/Ｄ変換されてＣＰＵ８に出力されて、記憶される。
【０１１０】
次に、負荷回路１５のスイッチ回路１５ａはＧＮＤ側にしたまま、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。今度は、負荷回路１５のＰチャネル型トランジスタ１５ｂと可変抵抗素子Ｒｖにより、未知の抵抗値Ｒ１の可変抵抗素子Ｒｖには電位差ＶＬ’＝Ｒ１/（Ｒ１＋ＲＬ）*ＶＤＤが生じ、この電位差ＶＬ’が電圧測定回路７によって測定される。この電圧値ＶＬ’が先にＣＰＵ８に記憶した電位差ＶＬになるように、可変抵抗素子Ｒｖの抵抗値を調整、設定する。
【０１１１】
通常時の動作については、負荷回路１５のスイッチ回路１５ａは電源ＶＤＤ側に、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。可変抵抗素子Ｒｖの抵抗値を調整後の設定に維持しておくことにより、抵抗出力として取り出して、使用することができる。
【０１１２】
以上説明したように、本実施の形態では、ＬＳＩの外部に基準抵抗素子Ｒを搭載し、その抵抗値と可変抵抗素子Ｒｖの抵抗値とを比較することにより、負荷回路１５の製造ばらつきの影響を受けずに、可変抵抗素子Ｒｖの抵抗値を目標値Ｒに精度良く補正することができる。尚、可変抵抗素子Ｒｖの抵抗値の上限値Ｒｖは、Ｒｖ＞Ｒ、Ｒ１を満たすように予め見込んで作られており、また、第１及び第２のスイッチ回路３、４自体の抵抗値は影響を無視できるほど小さい値に設計されていると仮定する。
【０１１３】
また、本実施の形態では、負荷回路１５を電源側に、基準抵抗素子Ｒ及び可変抵抗素子ＲｖをＧＮＤ側に配置した構成について説明したが、負荷回路１５をＧＮＤ側に、基準抵抗素子Ｒ及び可変抵抗素子Ｒｖを電源側に配置する構成であっても良い。この場合には、負荷回路１５のＰチャネル型トランジスタ１５ｂはＮチャネル型トランジスタに置換され、このＮチャネル型トランジスタのソースは接地される。更に、基準電圧に対して負荷回路１５と基準抵抗素子Ｒ及び可変抵抗素子Ｒｖとを各々反対の位置に配置する構成であっても構わない。また、負荷回路１５の構成についても、ここで述べた構成以外の構成であっても良い。更には、電圧測定回路７もコンパレータ等を使用する構成であっても良い。
【０１１４】
図４（ｂ）は、同図（ａ）に示したパラメータ補正回路において、パラメータとしての可変抵抗素子Ｒｖを可変容量Ｃｖに変更した変形例を示す。その他の構成は、図４（ａ）と同様である。同図（ｂ）のパラメータ補正回路の動作説明は、図４（ａ）に対する動作説明及び本発明の第３の実施の形態の説明を参照すれば、理解できるので、その説明を省略する。
【０１１５】
（第６の実施の形態）
続いて、本発明の第６の実施の形態について図面を参照しながら説明する。
【０１１６】
図５は本実施の形態におけるパラメータ補正回路の構成を示す。ここでも、パラメータが抵抗素子の場合について説明する。
【０１１７】
図５のパラメータ補正回路は、図２（ａ）のパラメータ補正回路に対し、更に第３のスイッチ回路１６を追加した点が異なっている。前記第３のスイッチ回路１６は、一端がミラー回路２の出力端子２ａに接続され、他端はＧＮＤに接続されていて、ミラー回路２からの電流を第３のスイッチ回路１６に流す構成である。前記第３のスイッチ回路１６は、第１及び第２のスイッチ回路３、４と同一構成であって、第１、第２及び第３のスイッチ回路３、４、１６の各抵抗値ＲＳＷは相互に同一値である。
【０１１８】
以上のように構成された本実施の形態におけるパラメータ補正回路について、以下、その動作について説明する。
【０１１９】
先ず、可変抵抗素子Ｒｖの抵抗値の補正時の動作について説明する。第１のスイッチ回路３はＯＮに、第２のスイッチ回路４はＯＦＦに、第３のスイッチ回路１６はＯＦＦに設定する。この状態では、定電流源１の電流Ｉ１がミラー回路２から第１のスイッチ回路３を介して基準抵抗素子Ｒに与えられる。この時、基準抵抗素子Ｒに電位差Ｖ１が生じ、この電位差Ｖ１が電圧測定回路７により測定される。この電位差Ｖ１は、基準抵抗素子Ｒの抵抗値をＲｒとして、Ｖ１＝（Ｒｒ+ＲＳＷ）*Ｉ１で表現され、この測定値Ｖ１はＣＰＵ８に出力されて、記憶される。
【０１２０】
次に、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４もＯＦＦに、第３のスイッチ回路１６はＯＮに設定する。この状態では、定電流源１の電流Ｉ１がミラー回路２により第３のスイッチ回路１６に与えられる。この時、第３のスイッチ回路１６に電位差Ｖ２（Ｖ２＝ＲＳＷ*Ｉ１）が生じ、この電位差Ｖ２が電圧測定回路７により測定される。先にＣＰＵ８に記憶された電位差Ｖ１とこの電位差Ｖ２とにより、定電流源１から流れる電流の値Ｉ１及び第１、第２、第３のスイッチ回路３、４、１６の抵抗値ＲＳＷは、Ｉ１＝（Ｖ１−Ｖ２）/Ｒｒ、ＲＳＷ＝Ｒｒ/（Ｖ１/Ｖ２−１）として求められる。
【０１２１】
続いて、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに、第３のスイッチ回路１６はＯＦＦに設定する。今度は、同じ定電流源１の電流値Ｉ１がミラー回路２によって第２のスイッチ回路４を介して未知の抵抗値Ｒ１の可変抵抗素子Ｒｖに与えられる。この時、可変抵抗素子Ｒｖに生じる電位差Ｖ３は、Ｖ３＝（Ｒ１+ＲＳＷ）*Ｉ１で表現され、この電位差Ｖ３が電圧測定回路７によって測定される。この電位差Ｖ３は、前記で求めた定電流源１の電流値Ｉ１、及び第２のスイッチ回路４の抵抗値ＲＳＷより、Ｖ３＝（Ｖ１−Ｖ２）*Ｒ１/Ｒｒ+Ｖ２で表現される。従って、可変抵抗素子Ｒｖの抵抗値Ｒ１が目標値Ｒである場合の電位差Ｖ３を求めることができ、可変抵抗素子Ｒｖに生じる電位差がこの電位差Ｖ３になるように、電圧測定回路７で電圧測定しながら、可変抵抗素子Ｒｖの抵抗値を調整、設定する。
【０１２２】
通常時の動作については、定電流源１をＯＦＦ、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに、第３のスイッチ回路１６はＯＦＦに設定する。可変抵抗素子Ｒｖを調整後の設定に維持しておくことにより、抵抗出力として取り出して、使用することができる。
【０１２３】
以上説明したように、本実施の形態においては、第１及び第２のスイッチ回路３、４の抵抗値の影響をも考慮して、可変抵抗素子Ｒｖの抵抗値を精度良く目標値Ｒに補正することができる。
【０１２４】
尚、本実施の形態でも、以上で述べたように、ミラー回路２や第１〜第３のスイッチ回路３、４、１６をＧＮＤ側等に配置変更した構成を採用したり、ミラー回路２の内部構成を変更しても良いのは勿論である。
【０１２５】
（第７の実施の形態）
次に、本発明の第７の実施の形態について説明する。
【０１２６】
図６は本実施の形態におけるパラメータ補正回路の構成を示す。ここでも、パラメータが抵抗素子の場合について説明する。
【０１２７】
図６においては、３、４は各々独立した第１及び第２のスイッチ回路、ＲはＬＳＩ１００の外部端子９を介して配置されている予め抵抗値の判った基準抵抗素子、Ｒｖは抵抗値が０Ω〜最大値ＲｖΩまで切り換え可能な可変抵抗素子、７は電圧測定回路、８はＣＰＵ、１７は電流出力回路、２４はスイッチ回路である。前記電流出力回路１７において、１８はスイッチ回路、１９は抵抗素子、２０はスイッチ回路、２１はアンプ、２２及び２３は各々Ｐチャネル型トランジスタである。
【０１２８】
前記電流出力回路１７において、抵抗素子１９の一端はＧＮＤに接続され、その他端はスイッチ回路２０を介して、Ｐチャネル型トランジスタ２２のドレイン、アンプ２１の非反転入力端子、及び、スイッチ回路２０、スイッチ回路１８及び外部端子９を介して基準抵抗素子Ｒの一端に接続されている。前記Ｐチャネル型トランジスタ２２のソースは電源に接続され、そのゲートには、アンプ２１の出力と、他のＰチャネル型トランジスタ２３のゲートとが接続されている。このＰチャネル型トランジスタ２３のソースは電源に接続され、そのドレインは電流出力端子となっている。また、前記アンプ２１の反転入力端子には基準電圧が与えられる。
【０１２９】
前記電流出力回路１７は、以上の構成により、通常時には、内蔵するスイッチ回路１８をＯＮに、スイッチ回路２０をＯＦＦに設定することにより、基準抵抗素子Ｒをアンプ２１の非反転入力端子に接続して、Ｐチャネル型トランジスタ２３から値の精度の高い電流を出力するものである。
【０１３０】
そして、本実施の形態では、前記電流出力回路１７で使用される基準抵抗素子Ｒが、可変抵抗素子Ｒｖの抵抗値補正用の基準抵抗素子として利用される。すなわち、電流出力回路１７の電流出力端子（Ｐチャネル型トランジスタ２３のドレイン）は第１のスイッチ回路３を介して基準抵抗素子Ｒの一端に接続されると共に、第２のスイッチ回路４を介して可変抵抗素子Ｒｖの一端にも接続される。この可変抵抗素子Ｒｖの一端は第３のスイッチ回路２４にも接続されている。
【０１３１】
以上の説明で既述したと同様に、電圧測定回路７は、前記電流出力回路１７の電流出力端子に接続され、その測定した電圧はＣＰＵ８に入力される。ＣＰＵ８は、既述した通り、所定の演算を行い、その演算結果に合うように可変抵抗素子Ｒｖの抵抗値を調整、設定する。前記可変抵抗素子Ｒｖの他端及び基準抵抗素子Ｒの他端は共にＧＮＤに接続されている。
【０１３２】
次に、本実施の形態におけるパラメータ補正回路について、以下、その動作について説明する。先ず、可変抵抗素子Ｒｖの抵抗値の補正時の動作について説明する。第１のスイッチ回路３はＯＮに、第２のスイッチ回路４はＯＦＦに、第３のスイッチ回路２４はＯＦＦに、電流出力回路１７内のスイッチ回路２０はＯＮに、スイッチ回路１８はＯＦＦに設定する。この状態では、電流出力回路１７では、アンプ２１の反転入力端子に与えられている基準電圧と抵抗素子１９とによりＰチャネル型トランジスタ２３から基準電流Ｉ１が流れ、この電流Ｉ１が第１のスイッチ回路３を介して基準抵抗素子Ｒに流れる。この際に基準抵抗素子Ｒに生じる電位差Ｖｒを電圧測定回路７で測定する。
【０１３３】
次に、前記の状態において、今度は、第１のスイッチ回路３はＯＮからＯＦＦに、第２のスイッチ回路４はＯＦＦからＯＮに切換える。この状態では、電流出力回路１７のＰチャネル型トランジスタ２３を経て流れる基準電流Ｉ１が、第２のスイッチ回路４を介して可変抵抗素子Ｒｖに与えられる。この際に可変抵抗素子Ｒｖに生じる電位差Ｖ１を電圧測定回路７で測定する。これら電圧測定結果を使用して可変抵抗素子Ｒｖの抵抗値を補正する方法は、前記第１の実施の形態で説明した補正方法と同一である。
【０１３４】
通常時の動作については、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４もＯＦＦに、第３のスイッチ回路２４はＯＮに、電流出力回路１７内のスイッチ回路２０はＯＦＦに、スイッチ回路１８はＯＮに設定する。この状態では、可変抵抗素子Ｒｖの抵抗値を調整後の設定に維持しておくことにより、抵抗出力として第３のスイッチ回路２４を介して取り出して、使用することができる。
【０１３５】
本実施の形態では、通常時には、基準抵抗素子Ｒは電流出力回路１７と共同して値の精度の高い電流を出力するが、可変抵抗素子Ｒｖの抵抗値の調整時には、既存の基準抵抗素子（元々接続される予めパラメータ値の判ったパラメータ）Ｒを利用するので、可変抵抗素子Ｒｖの抵抗値の調整用として新たに基準抵抗素子や、これを接続するための端子９を設ける必要がない。
【０１３６】
尚、本実施の形態では、電流出力回路１７を電源側に、基準抵抗素子Ｒ及び可変抵抗素子ＲｖをＧＮＤ側に配置した構成について説明したが、電流出力回路１７をＧＮＤ側に、基準抵抗素子Ｒ及び可変抵抗素子Ｒｖを電源側に配置する構成を採用したり、基準電圧に対して電流出力回路１７と基準抵抗素子Ｒ及び可変抵抗素子Ｒｖとを各々反対の位置に配置する構成を採用しても構わない。また、電流出力回路１７の内部構成についても、既述した構成以外のもので構成しても構わない。
【０１３７】
更に、本実施の形態では、電流出力回路１７で使用する基準抵抗素子Ｒを可変抵抗素子Ｒｖの抵抗値調整用として利用、共用化したが、電流出力回路１７以外の回路で基準抵抗素子が既に使用されている場合には、その基準抵抗素子を利用、共用化しても同一の効果が得られる。
【０１３８】
（第８の実施の形態）
続いて、本発明の第８の実施の形態について図面を参照しながら説明する。
【０１３９】
図７（ａ）は本実施の形態におけるパラメータ補正回路の構成を示す。ここでも、パラメータが抵抗素子の場合について説明する。
【０１４０】
本実施の形態を示す図７（ａ）では、前記第１の実施の形態を示す図２（ａ）と比較して、図２（ａ）の電圧測定回路７に代えて、コンパレータ１３と、サンプルホールド回路１４とを配置した点が異なる。
【０１４１】
前記コンパレータ１３は、その非反転入力端子がミラー回路２の出力端子２ａに接続される。また、サンプルホールド回路１４の入力側も、前記ミラー回路２の出力端子２ａに接続される。サンプルホールド回路１４の出力側は、前記コンパレータ１３の反転入力端子に接続されている。コンパレータ１３の出力はＣＰＵ８に入力されている。
【０１４２】
次に、本実施の形態におけるパラメータ補正回路について、以下、その動作について説明する。先ず、可変抵抗素子Ｒｖの抵抗値の補正時の動作について説明する。第１のスイッチ回路３はＯＮに、第２のスイッチ回路４はＯＦＦに設定する。この状態では、定電流源１の電流Ｉ１がミラー回路２によって第１のスイッチ回路３を介して基準抵抗素子Ｒに与えられる。この際、抵抗値Ｒｒの基準抵抗素子Ｒに生じる電位差Ｖｒ＝Ｒｒ*Ｉ１がサンプルホールド回路１４によって保持され、コンパレータ１３の反転入力端子に入力される。
【０１４３】
次に、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。今度は、同じ定電流源１の電流Ｉ１がミラー回路２によって第２のスイッチ回路４を介して可変抵抗素子Ｒｖに与えられる。ここで、可変抵抗素子Ｒｖの抵抗値は製造ばらつきにより目標値Ｒ（ここでは、基準抵抗素子Ｒの抵抗値Ｒｒ）でなく、所定値Ｒ１にずれているが、この可変抵抗素子Ｒｖの抵抗値Ｒ１を最小値をとる設定にする。また、サンプルホールド回路１４は先の電圧を維持した状態にしておく。ここで、可変抵抗素子Ｒｖの抵抗値Ｒ１が基準抵抗素子Ｒの抵抗値Ｒｒとの関係で、Ｒ１＜Ｒｒの状況では、コンパレータ１３の出力状態はＬレベルであるが、その後、可変抵抗素子Ｒｖの抵抗値Ｒ１を大きく調整して行き、Ｒ１＞Ｒｒの状態、つまりコンパレータ１３の出力状態がＨレベルに変化した直後の調整値を保持する。この時が、可変抵抗素子Ｒｖの抵抗値Ｒ１が基準抵抗素子Ｒの抵抗値Ｒｒに調整された状態であり、この調整値はＣＰＵ８で記憶される。
【０１４４】
通常時の動作については、定電流源１をＯＦＦ、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。可変抵抗素子Ｒｖを前記調整後の設定値Ｒｒに維持しておくことにより、抵抗出力として取り出して、使用することができる。
【０１４５】
以上説明したように、本実施の形態では、図２（ａ）に示した電圧測定回路７ではなく、コンパレータ１３及びサンプルホールド回路１４を使っても、同様に定電流源１の製造ばらつきの影響を考慮しながら、可変抵抗素子Ｒｖの抵抗値を目標値に精度良く補正することができる。
【０１４６】
但し、可変抵抗素子Ｒｖの抵抗値の上限値Ｒｖは、Ｒｖ＞Ｒ、Ｒ１を満たすように予め見込んで作られている。また、第１及び第２のスイッチ回路３、４自体の抵抗値は影響を無視できるほど小さい値に設計されているとしている。
【０１４７】
尚、本実施の形態では、ミラー回路２を電源側に、基準抵抗素子Ｒ及び可変抵抗素子ＲｖをＧＮＤ側に配置した構成について説明したが、ミラー回路２をＧＮＤ側に、基準抵抗素子Ｒ及び可変抵抗素子Ｒｖを電源側に配置する構成、又は基準電圧に対してミラー回路２と基準抵抗素子Ｒ及び可変抵抗素子Ｒｖとを反対の位置に配置する構成であっても構わない。更に、ミラー回路２の内部構成も他の構成を採用しても良いし、コンパレータ１３の入力に対する接続の極性も反対でも構わない。加えて、可変抵抗素子Ｒｖの抵抗値の調整方法に関しても、抵抗値が大値から小値に変化するように調整させて行っても良いのは勿論である。
【０１４８】
図７（ｂ）は、同図（ａ）ではパラメータとして可変抵抗素子Ｒｖを使用したのに代えて、インダクタＬｖを採用した変形例を示す。同図の全体構成及び動作は、図７（ａ）に示した可変抵抗素子Ｒｖの説明及び図２（ｂ）に示した第２の実施の形態を参照すれば理解できるので、その説明を省略する。
【０１４９】
図７（ｃ）は、更にパラメータとして容量Ｃｖを採用した変形例を示す。同図の全体構成及び動作は、図７（ａ）に示した可変抵抗素子Ｒｖの説明及び図２（ｃ）に示した第３の実施の形態を参照すれば理解できるので、その説明を省略する。
【０１５０】
（第９の実施の形態）
以下、本発明の第９の実施の形態について説明する。
【０１５１】
本実施の形態は、前記第１〜第８の実施の形態で述べたパラメータ補正回路の応用例を示したものである。
【０１５２】
すなわち、本実施の形態では、前記第１〜第８の実施の形態で述べた可変パラメータとしての可変抵抗素子Ｒｖの抵抗値を目標値Ｒに補正した後、この可変抵抗素子Ｒｖを容量と組み合わせることにより、フィルタ回路とする。そして、この可変抵抗素子Ｒｖを用いたフィルタ回路をＰＬＬ回路の一部であるフィルタ部分とする。
【０１５３】
ＰＬＬ回路をＬＳＩ１００に内蔵化する場合には、製造ばらつきに起因してＰＬＬ回路の特性などに問題が生じるが、前記補正後の可変抵抗素子Ｒｖを用いたフィルタ回路をＰＬＬ回路のフィルタ部分とすることにより、ＰＬＬ回路のループゲイン等の特性を安定に保持することができる。しかも、ＰＬＬ回路において、フィルタ用端子を削減することができる。
【０１５４】
（第１０の実施の形態）
次に、本発明の第１０の実施の形態について説明する。
【０１５５】
本実施の形態では、前記第１〜第８の実施の形態で説明したパラメータ補正回路の他の応用例を示し、電流電圧変換器として使用するものである。
【０１５６】
すなわち、前記第１の実施の形態で説明した図２（ａ）のパラメータ補正回路を使用して説明すると、先ず、第１の実施の形態で述べた補正方法で可変抵抗素子Ｒｖの抵抗値を補正する。その後、通常時の動作について、定電流源１をＯＮ、第１のスイッチ回路３はＯＦＦに、第２のスイッチ回路４はＯＮに設定する。この状態において、定電流源１の電流値Ｉ１を変化させることにより、ミラー回路２を通じて可変抵抗素子Ｒｖにも同じ電流値Ｉ１を流すことができ、結果として、抵抗出力から電流-電圧変換後の電圧を取り出すことができる。尚、可変抵抗素子Ｒｖには、前記定電流源１に代えて、図示しない他の定電流源から電流を流しても良い。
【０１５７】
ここで、可変抵抗素子Ｒｖの抵抗値を目標値Ｒに補正しているので、高精度な電流-電圧変換特性が得られる。
【０１５８】
（第１１の実施の形態）
以下、本発明の第１１の実施の形態について説明する。
【０１５９】
本実施の形態では、前記第１〜８の実施の形態で説明したパラメータ補正回路の更に他の応用例を示す。
【０１６０】
すなわち、本実施の形態では、例えば、前記第１の実施の形態で説明したパラメータ補正回路を含んで半導体回路（ＬＳＩ）を構成する場合に、この半導体回路上に、前記パラメータ補正回路の可変抵抗素子Ｒｖと同一構成の他の１又は複数の可変抵抗素子が含まれるときには、これら可変抵抗素子に対しても、前記パラメータ補正回路の可変抵抗素子Ｒｖと同一の補正結果が反映させることが可能である。
【０１６１】
従って、本実施の形態では、パラメータ補正回路の可変抵抗素子Ｒｖの抵抗値を調整、補正すれば、その補正結果を他の同一構成の可変抵抗素子の抵抗値にも反映させて、これらの他の可変抵抗素子の抵抗値を目標値に設定することができる。
【０１６２】
尚、本実施の形態では、可変パラメータが可変可変抵抗素子Ｒｖである場合を例示して説明したが、可変容量素子や可変インダクタについても、同様に適用できるのは勿論である。
【０１６３】
（第１２の実施の形態）
次に、本発明の第１２の実施の形態について説明する。
【０１６４】
本実施の形態は、パラメータ補正回路の可変パラメータが可変インダクタである場合に、この可変インダクタを、発振回路に備える可変インダクタとして使用する場合の具体例を示す。
【０１６５】
図８は、本実施の形態の発振回路３０を示す。この発振回路３０は、電流源３１、２個の可変インダクタＬｖ、Ｌｖ、２個のＮ型トランジスタ３２、３３、及び２個の可変容量ダイオード３４、３５を備える。この発振回路３０は差動型負性Ｇｍ発振回路を構成する。２個の可変容量ダイオード３４、３５には制御電圧Ｖｃが印加され、この２個の可変容量ダイオード３４、３５間の接合容量を可変に調整することにより、発振周波数が制御される。この発振回路３０における共振回路は、２個の可変インダクタＬｖ、Ｌｖと２個の可変容量ダイオード３４、３５間の接合容量とに基づく差動ＬＣ共振回路である。前記２個のＮ型トランジスタ３２、３３は、それらのゲートとドレインとが相互にたすき掛け接続されて、正帰還回路を構成し、この正帰還回路により、発振出力Ｖout+、Ｖout-が得られる。
【０１６６】
前記発振回路３０において、一方の可変インダクタＬｖは、前記図２（ｂ）に示した第２の実施の形態のように、パラメータ補正回路に備える可変インダクタＬｖとして、そのインダクタンス値を目標値Ｌｏに補正すると共に、他方の可変インダクタＬｖについては、前記第１１の実施の形態に示したように前記可変インダクタＬｖと同一の補正結果を反映させる。その後、例えば、２個の可変容量ダイオード３４、３５の接合容量をＣｏに調整した場合には、この発振回路の出力Ｖout+、Ｖout-の発振周波数ｆは、寄生容量がないと仮定した場合には、次式で表現される。
【０１６７】
ｆ∝１／√（Ｌｏ*Ｃｏ）
【０１６８】
ここで、２個の可変インダクタＬｖ、Ｌｖのインダクタンス値を本願発明のパラメータ補正回路により目標値Ｌｏに精度良く補正しているので、発振回路３０の発振周波数ｆを高精度に任意の周波数に調整することができ、このような発振回路３０をＬＳＩに内蔵することが可能である。
【０１６９】
尚、本実施の形態では、可変インダクタを使用する発振回路として図３０に示した発振回路を例示したが、本発明は他の構成の発振回路にも同様に適用できるのは勿論である。
【０１７０】
（第１３の実施の形態）
続いて、本発明の第１３の実施の形態について説明する。
【０１７１】
本実施の形態では、前記第１〜第８の実施の形態のパラメータ補正回路の可変パラメータの具体的構成を示す。
【０１７２】
すなわち、本実施の形態では、以上で説明したパラメータ補正回路の可変抵抗素子Ｒｖは、図９（ａ）に示すように、複数個（ｎ個）の単位抵抗素子ＲＵが直列に接続された構成になっている。
【０１７３】
いま、可変抵抗素子Ｒｖの補正後の抵抗値Ｒが、２*Ｎ個の単位抵抗素子ＲＵで構成されていた場合に、その抵抗値Ｒは、Ｒ＝（２*Ｎ）*ＲＵとなる。仮に、この抵抗値Ｒの半分値を目標値として得たい場合には、可変抵抗素子ＲｖをＮ個の単位抵抗素子ＲＵで構成するように調整、設定することにより、Ｒ／２＝Ｎ*ＲＵが容易に実現できる。つまり、可変抵抗素子Ｒｖの補正後の抵抗設定値をＣＰＵ８で演算させることにより、可変抵抗素子Ｒｖにおいて任意の補正された抵抗値を得ることができる。
【０１７４】
従って、本実施の形態では、パラメータ補正回路において、任意の抵抗値（パラメータ値）にスケーリング可能な可変抵抗素子（可変パラメータ）Ｒｖを提供することが可能である。
【０１７５】
図９（ｂ）は、前記図９（ａ）に示したｎ個の単位抵抗素子ＲＵに代えて、ｎ個の単位インダクタンス素子ＬＵを直列に接続させて、可変インダクタＬｖを構成したものである。同図（ｃ）は、ｎ個の単位容量素子ＣＵを並列に接続させて、可変容量Ｃｖを構成したものである。従って、これらによっても、任意のインダクタンス値や容量値（パラメータ値）にスケーリング可能な可変インダクタＬｖや可変容量素子Ｃｖ（可変パラメータ）を提供することが可能である。
【産業上の利用可能性】
【０１７６】
以上説明したように、本発明は、半導体集積回路の内部に可変パラメータと、その可変パラメータの補正回路とを備える場合に、その可変パラメータの補正に際して、半導体集積回路内部に備える電流供給回路を使用するときに、その電流供給回路に含まれるミラー回路や定電流源などの製造ばらつきが存在して、その絶対精度がとれなくても、可変パラメータのパラメータ値を目標値に精度良く補正することが可能であるので、半導体集積回路の内部に備えるパラメータ補正回路等として有用であり、特に、このパラメータ補正回路をＰＬＬ回路のループ帯域の変更に使用すると、有用である。
【図面の簡単な説明】
【０１７７】
【図１】本発明の第１の実施の形態のパラメータ補正回路を含む半導体集積回路の全体概略構成を示す図である。
【図２】（ａ）は本発明の第１の実施の形態のパラメータ補正回路の構成を示す図、（ｂ）は本発明の第２の実施の形態のパラメータ補正回路の構成を示す図、（ｃ）は本発明の第３の実施の形態のパラメータ補正回路の構成を示す図である。
【図３】本発明の第４の実施の形態のパラメータ補正回路の構成を示す図である。
【図４】（ａ）は本発明の第５の実施の形態のパラメータ補正回路の構成を示す図、（ｂ）は同図（ａ）のパラメータとしての可変抵抗素子を容量素子で置換した場合のパラメータ補正回路の構成を示す図である。
【図５】本発明の第６の実施の形態のパラメータ補正回路の構成を示す図である。
【図６】本発明の第７の実施の形態のパラメータ補正回路の構成を示す図である。
【図７】（ａ）は本発明の第８の実施の形態のパラメータ補正回路の構成を示す図、（ｂ）は同図（ａ）のパラメータとしての可変抵抗素子をインダクタで置換した場合のパラメータ補正回路の構成を示す図、（ｃ）は同図（ａ）のパラメータとしての可変抵抗素子を容量素子で置換した場合のパラメータ補正回路の構成を示す図である。
【図８】本発明の第１２の実施の形態の発振回路の構成を示す図である。
【図９】（ａ）は本発明の第１３の実施の形態における可変抵抗素子の内部構成を示す図、（ｂ）は同実施の形態における可変インダクタの内部構成を示す図、（ｃ）は同実施の形態における可変容量素子の内部構成を示す図である。
【図１０】ＰＬＬ回路を内蔵する従来の半導体集積回路の全体概略構成を示す図である。
【図１１】ＰＬＬ回路のループ特性を示す図である。
【図１２】従来のパラメータ補正回路の構成を示す図である。
【符号の説明】
【０１７８】
１                   電流源
２、１０             ミラー回路
２ａ                 出力端子
１０ａ               第１の出力端子
１０ｂ               第２の出力端子
ＩＳ                 電流供給回路
３、１１             第１のスイッチ回路
４、１２             第２のスイッチ回路
Ｒ                   基準抵抗素子（基準パラメータ）
Ｌ                   基準インダクタ（基準パラメータ）
Ｃ                   基準容量素子（基準パラメータ）
Ｒｖ                 可変抵抗素子（可変パラメータ）
Ｌｖ                 可変インダクタ（可変パラメータ）
Ｃｖ                 可変容量（可変パラメータ）
７                   電圧測定回路
８                   ＣＰＵ（調整回路及びコンピュータ）
９                   外部端子
１３                 コンパレータ
１４                 サンプルホールド回路
１５                 負荷回路
１５ａ               スイッチ回路
１５ｂ               Ｐチャネル型トランジスタ
１６                 第３のスイッチ回路
１７                 電流出力回路
１８、２０、２４     スイッチ回路
１９                 抵抗素子
２１                 アンプ
２２、２３           トランジスタ
３０                 発振回路
３１                 電流源
３２、３３           Ｎ型トランジスタ
３４、３５           可変容量ダイオード
４０、４１           スイッチ回路
１００               半導体集積回路（ＬＳＩ）
１０１               ＰＬＬ回路
１０２               位相比較器
１０３               チャージポンプ回路
１０４               フィルタ回路
１０５               電圧制御発振器
１０６               分周器
【図１】
2004194304.tif 000003
【図２】
2004194304.tif 000004
【図３】
2004194304.tif 000005
【図４】
2004194304.tif 000006
【図５】
2004194304.tif 000007
【図６】
2004194304.tif 000008
【図７】
2004194304.tif 000009
【図８】
2004194304.tif 000010
【図９】
2004194304.tif 000011
【図１０】
2004194304.tif 000012
【図１１】
2004194304.tif 000013
【図１２】
2004194304.tif 000014