(57)【要約】【課題】高速、低損失、及び、高絶縁耐圧という性質を有し、安定して動作する、ＧａＮ系化合物半導体を用いた半導体素子を提供する。【解決手段】半導体基板１は、窒化ガリウム（ＧａＮ）系化合物半導体から形成されている。ソース電極２、ドレイン電極３、及び、ゲート電極４は、半導体基板１上に形成されている。表面保護膜５は、ソース電極２、ドレイン電極３、及び、ゲート電極４が形成された半導体基板１上に形成され、半導体基板１の表面順位を安定化させる。【選択図】　図１
2004103744.tif 000002
【特許請求の範囲】
【請求項１】
窒化ガリウム（ＧａＮ）系化合物半導体から形成された半導体基板と、
前記半導体基板上の所定領域に形成された複数の電極と、
ニッケル酸化膜から形成され、前記複数の電極間の前記半導体基板の少なくとも一部分を被覆することにより該半導体基板の表面順位を安定化させる表面保護膜と、
から構成されることを特徴とする半導体素子。
【請求項２】
前記表面保護膜は、０．５〜５．０ｎｍの厚さを有する、ことを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記表面保護膜は、２つの電極の間にまたがって形成され、１００ＭΩ／□〜５０００ＭΩ／□のシート抵抗を有する、ことを特徴とする請求項１又は２に記載の半導体素子。
【請求項４】
前記表面保護膜は、２つの電極の間にまたがらないように形成され、１０ＫΩ／□〜５０００ＭΩ／□のシート抵抗を有する、ことを特徴とする請求項１又は２に記載の半導体素子。
【請求項５】
前記半導体基板、前記複数の電極、及び、前記表面保護膜の全体を覆い、活性化した水素を含む絶縁膜をさらに備える、ことを特徴とする請求項１乃至４の何れか１項に記載の半導体素子。
【請求項６】
窒化ガリウム（ＧａＮ）系化合物半導体から形成された半導体基板を有する半導体素子の製造方法であって、
前記半導体基板上の所定領域に複数の電極を形成する電極形成工程と、
前記複数の電極間の前記半導体基板の少なくとも一部分を被覆するニッケル膜を形成する膜形成工程と、
前記ニッケル膜を酸化することにより、前記半導体基板の表面順位を安定化させる表面保護膜を形成する酸化工程と、
を備えることを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＧａＮ系化合物半導体を使用した半導体素子とその製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ（窒化ガリウム）系化合物半導体は、シリコン半導体に比べて、絶縁耐圧及び電子移動度が高い。このため、ＧａＮ系化合物半導体を用いれば、高速、低損失、高絶縁耐圧という特性を有する半導体素子が実現できると期待される。
このため、ＧａＮ系化合物半導体の電界効果トランジスタやショットキバリアダイオード等の半導体素子への適用が試みられている。
【０００３】
ＧａＮ系化合物半導体を使用した電界効果トランジスタは、例えば、特許文献１に開示されている。
【０００４】
【特許文献１】
特開２００１−３２００５４号公報（段落０００６−００１７、第１図）
【０００５】
【発明が解決しようとする課題】
しかし、実際に、ＧａＮ系化合物半導体を電界効果トランジスタに適用すると、大きなリーク電流が発生する。また、ドレイン−ソース間のコンダクタンスがゲート信号の周波数によって変化する現象、いわゆる周波数分散も生じる。
【０００６】
ＧａＮ系化合物半導体を使用した電界効果トランジスタでは半導体基板上に絶縁膜（パッシベーション膜）が形成される。この絶縁膜の形成によって生じる電子のトラップ（捕獲）効果や半導体基板へのダメージが、ＧａＮ系化合物半導体の表面順位を不安定にする。
【０００７】
上記したリーク電流や周波数分散の発生は、この表面順位の不安定によって引き起こされると考えられる。
【０００８】
以上のようなリーク電流や周波数分散が発生すると、高速、低損失、及び、高絶縁耐圧という性質を有し、安定して動作する電界効果トランジスタを実現することはできない。
【０００９】
以上のような問題は、電界効果トランジスタだけでなく、ＧａＮ系化合物半導体を使用したショットキバリアダイオード等の他の半導体素子においても生じる。
【００１０】
従って、本発明は、ＧａＮ系化合物半導体を用いて、高速、低損失、及び、高絶縁耐圧という性質を有し、安定して動作する半導体素子とその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の観点にかかる半導体素子は、窒化ガリウム（ＧａＮ）系化合物半導体から形成された半導体基板と、前記半導体基板上の所定領域に形成された複数の電極と、ニッケル酸化膜から形成され、前記複数の電極間の前記半導体基板の少なくとも一部分を被覆することにより該半導体基板の表面順位を安定化させる表面保護膜と、から構成されることを特徴とする。
【００１２】
この発明によれば、高速、低損失、及び、高絶縁耐圧という性質を有し、安定して動作する、ＧａＮ系化合物半導体を用いた半導体素子を提供することができる。
【００１３】
前記表面保護膜は、０．５〜５．０ｎｍの厚さを有してもよい。
【００１４】
前記表面保護膜は、２つの電極の間にまたがって形成され、１００ＭΩ／□〜５０００ＭΩ／□のシート抵抗を有してもよい。
【００１５】
前記表面保護膜は、２つの電極の間にまたがらないように形成され、１０ＫΩ／□〜５０００ＭΩ／□のシート抵抗を有してもよい。
【００１６】
前記半導体基板、前記複数の電極、及び、前記表面保護膜の全体を覆い、活性化した水素を含む絶縁膜をさらに備えてもよい。
【００１７】
本発明の第２の観点にかかる半導体素子の製造方法は、窒化ガリウム（ＧａＮ）系化合物半導体から形成された半導体基板を有する半導体素子の製造方法であって、前記半導体基板上の所定領域に複数の電極を形成する電極形成工程と、前記複数の電極間の前記半導体基板の少なくとも一部分を被覆するニッケル膜を形成する膜形成工程と、前記ニッケル膜を酸化することにより、前記半導体基板の表面順位を安定化させる表面保護膜を形成する酸化工程と、を備えることを特徴とする。
【００１８】
【発明の実施の形態】
次に、本発明の実施の形態にかかるＧａＮ系化合物半導体を使用した半導体素子について図面を参照して説明する。
以下では、ＧａＮ系化合物半導体を使用した半導体素子として、電界効果トランジスタを例にとって説明する。
【００１９】
上記電界効果トランジスタは、図１に示すように、半導体基板１と、ソース電極２と、ドレイン電極３と、ゲート電極４と、表面保護膜５と、絶縁膜６と、から構成される。
【００２０】
半導体基板１は、図１に示すように、シリコン単結晶から形成されたサブストレート１１と、サブストレート１１上に順次積層されたＧａＮバッファ層１２、アンドープＧａＮ層１３、及び、ｎ形ＧａＮ層１４と、から構成されたＧａＮ系化合物半導体基板である。
【００２１】
ソース電極２及びドレイン電極３は、半導体基板１（具体的にはｎ形ＧａＮ層１４）上の所定領域にそれぞれ形成され、ｎ形ＧａＮ層１４に対してオーミック性接触（低抵抗性接触）している。ソース電極２及びドレイン電極３は、半導体基板１上に形成されたＴｉ（チタン）膜と、Ｔｉ膜上に形成されたＡｌ（アルミニウム）膜と、から構成され、約３００ｎｍの厚さを有する。
【００２２】
ゲート電極４は、半導体基板１（具体的にはｎ形ＧａＮ層１４）上の、ソース電極２とドレイン電極３との間の所定領域に形成されている。ゲート電極４は、半導体基板１上に形成されたＮｉ（ニッケル）膜又はＰｔ（プラチナ）膜と、Ｎｉ膜又はＰｔ膜の上に形成されたＡｕ（金）膜と、から構成され、約３００ｎｍの厚さを有する。また、ゲート電極４とｎ形ＧａＮ層１４との接触面（界面）には、所定の高さ（バリアハイト）を有するショットキ障壁が生じている。
【００２３】
表面保護膜５は、ソース電極２、ドレイン電極３、及び、ゲート電極４の表面上と、ソース電極２、ドレイン電極３、及び、ゲート電極４のそれぞれの間に露出したｎ形ＧａＮ層１４の表面上、に形成されている。表面保護膜５は、ニッケル酸化膜であり、０．５〜５．０ｎｍの厚さ、１００ＭΩ／□〜５０００ＭΩ／□のシート抵抗を有する。
【００２４】
絶縁膜６は、シリコン酸化膜又はシリコン窒化膜であり、表面保護膜５上に形成されている。絶縁膜６は、電界効果トランジスタの機能を保護するパッシベーション膜であると共に、ソース電極２、ドレイン電極３、及び、ゲート電極４を互いに電気的に絶縁する。
【００２５】
なお、図１中では省略されているが、ソース電極２、ドレイン電極３、及び、ゲート電極４が有する配線部分の一部は、その形成領域が互いに重なっている。しかし、これらの間は、絶縁膜６によって互いに電気的に絶縁されている。
【００２６】
以上のように、半導体基板１（具体的にはｎ形ＧａＮ層１４）の表面を表面保護膜５によって被覆することにより、半導体基板１（即ち、ＧａＮ系化合物半導体）の表面順位を安定させることができる。その結果、リーク電流が減少すると共に、ドレイン電極３とゲート電極４との間のコンダクタンスがゲート信号の周波数によって変化する現象、いわゆる周波数分散の発生が抑制される。
【００２７】
次に、上記した構成を有する電界効果トランジスタの製造方法について説明する。
初めに、図２（ａ）に示すように、サブストレート１１上に、例えばＭＯＣＶＤ（有機金属気相成長）によって、ＧａＮバッファ層１２、アンドープＧａＮ層１３、及び、ｎ形ＧａＮ層１４をこの順で積層形成する。これにより、半導体基板１が形成される。
【００２８】
次に、半導体基板１上に、スパッタリング等によって、Ｔｉ膜及びＡｌ膜をこの順で形成し、ドライエッチング等によってパターニングする。これにより、図２（ｂ）に示すように、ソース電極２及びドレイン電極３が形成される。
【００２９】
続いて、ソース電極２及びドレイン電極３が形成された半導体基板１上に、スパッタリング等によって、Ｎｉ膜（又はＰｔ膜）及びＡｕ膜をこの順で形成し、ドライエッチング等によってパターニングする。これにより、図２（ｂ）に示すように、ソース電極２とドレイン電極３との間に露出された半導体基板１上にゲート電極４が形成される。
【００３０】
そして、図３（ａ）に示すように、ソース電極２、ドレイン電極３、及び、ゲート電極４が形成された半導体基板１上の全面に、スパッタリング等によって、ニッケル膜５’を形成する。
【００３１】
このとき、ニッケル膜５’が厚すぎると、次の工程でニッケル膜５’を酸化する際、ニッケル膜５’を均一に酸化するのが困難になる。一方、ニッケル膜５’が薄すぎると、半導体基板１上の全面を均一に覆うことができなくなる場合がある。従って、ニッケル膜５’の厚さは、０．５〜５．０ｎｍの範囲内に設定するのが望ましい。
【００３２】
ニッケル膜５’を形成した後、熱酸化等によってニッケル膜５’を酸化し、図３（ｂ）に示すように、表面保護膜５を形成する。
この際、ニッケル膜５’の厚さが０．５〜５．０ｎｍと極めて薄いため、ニッケル膜５’をその厚さ方向全体に容易に酸化することができる。また、酸化によってニッケル膜５’の抵抗値が増大する。このとき、ニッケル膜５’の厚さが極めて薄いため、形成された表面保護膜５のシート抵抗は、実質的に絶縁膜と見なせる値（１００ＭΩ／□〜５０００ＭΩ／□）となる。
【００３３】
なお、上記の酸化処理によって形成された表面保護膜５は、完全な絶縁膜（ＮｉＯ）よりも酸素の結合率が小さい酸素プアーな膜である場合が、即ち、完全な絶縁膜でない場合がある。しかし、この場合も、表面保護膜５のシート抵抗が上記範囲内にあれば、デバイスの使用上問題となるレベルのリーク電流が表面保護膜５を介して流れることはない。
【００３４】
表面保護膜５を形成した後、図３（ｃ）に示すように、表面保護膜５上に、例えばプラズマＣＶＤ（化学気相成長）によって絶縁膜６を形成し、図１に示した電界効果トランジスタが完成する。
【００３５】
なお、プラズマＣＶＤによって形成された絶縁膜６には活性化した水素等が含まれており、電子のトラップ効果が発生しやすい。しかし、上記表面保護膜５によって半導体基板１の表面順位が安定化されているので、このトラップ効果に起因するリーク電流の増大は有効に防止される。
【００３６】
以上のようにして、リーク電流が十分に抑制され、高速、低損失、及び、高耐圧化が高水準に達成された電界効果トランジスタを実現することができる。
また、上記したように、トラップ効果に起因するリーク電流の増大を表面保護膜５によって防止できるので、絶縁膜６の材質や形成方法等が制約されず、自由度が増すという効果も得られる。
【００３７】
なお、ニッケル酸化膜以外の膜（例えば、チタン酸化膜等）を表面保護膜５として用いた場合、ニッケル酸化膜の場合ほどには半導体基板１の表面順位を安定化させることはできないことが確認されている。これは、ニッケルが化学的な特質として触媒（水素還元）機能を有し、これによって熱処理中のＧａＮ系化合物半導体表面からの水素脱離効果が引き起こされるためと考えられる。
【００３８】
以上のような触媒機能はニッケル以外にも、例えばプラチナ等でも認められている。しかし、プラチナ等の金属は、ニッケルに比べて酸化しにくく、高抵抗の膜を容易に得ることができない。
【００３９】
形成された表面保護膜５の抵抗が低いと、表面保護膜５を介してリーク電流が流れる。また、表面保護膜５が厚さ方向に均一に酸化されていないと、残存した金属膜と半導体基板１との間でショットキ障壁が生じ、安定した電気的特性を得ることができない。
【００４０】
以上の理由から、表面順位の安定化効果が良好に発揮され、且つ高いシート抵抗を有する表面保護膜５を容易に形成するためには、ニッケル酸化膜が好適である。
【００４１】
また、表面保護膜５は、例えば図４に示すように、半導体基板１とゲート電極４との間に形成してもよい。この場合、ゲート電極４、表面保護膜５、及び、半導体基板１によって形成されたＭＩＳ（金属−絶縁膜−半導体）構造を有する絶縁ゲート形電界効果トランジスタが得られる。
【００４２】
図４のような構成によっても、表面保護膜５によって半導体基板１の表面順位が安定化するので、リーク電流の抑制と、電界効果トランジスタの高速、低損失及び高耐圧化を高水準で達成することができる。
【００４３】
また、例えば図５に示すように、表面保護膜５をゲート電極４の近傍にのみ形成した場合も、上記した半導体基板１の表面順位を安定化させる効果を得ることができる。
【００４４】
図５の場合、表面保護膜５が、ソース電極２とゲート電極４との間、及び、ドレイン電極３とゲート電極４との間にまたがっていない、言い換えると、ソース電極２とゲート電極４との間、及び、ドレイン電極３とゲート電極４との間を橋渡ししていないので、表面保護膜５を介してリーク電流が流れることはない。このため、表面保護膜５の抵抗値を上記実施の形態で示した範囲よりも小さく設定することができる。
【００４５】
しかし、表面保護膜５の抵抗値が小さすぎると、表面順位を安定させる効果が十分に得られず、半導体基板１とゲート電極４との界面において適切な高さのショットキ障壁を得ることができない。
従って、図５に示す構成においては、表面保護膜５のシート抵抗を１０ＫΩ／□〜５０００ＭΩ／□の範囲内に設定しなければならない。
【００４６】
また、半導体基板１を構成するサブストレート１１は、サファイア又はシリコンカーバイトなどから形成されてもよい。
【００４７】
また、表面保護膜５によって被覆される層は、ＧａＮ系化合物半導体層であれば、上記したｎ形ＧａＮ層１４でなくてもよい。例えば、ＡｌＧａＮ層などであってもよい。この場合も、表面保護膜５により、上記と同様の効果を得ることができる。
【００４８】
また、本発明は、上記した電界効果トランジスタ以外の半導体素子（例えば、ＧａＮ系化合物半導体を使用したショットキバリアダイオード等）にも適用することができ、上記と同様の効果を得ることができる。
【００４９】
【発明の効果】
以上の説明から明らかなように、本発明によって、ＧａＮ系化合物半導体を用いて、高速、低損失、及び、高絶縁耐圧という性質を有し、安定して動作する半導体素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる電界効果トランジスタの構成図である。
【図２】（ａ）及び（ｂ）は、図１に示した電界効果トランジスタの製造工程の一部を示す図である。
【図３】（ａ）から（ｃ）は、図１に示した電界効果トランジスタの製造工程の一部を示す図である。
【図４】本発明の実施の形態にかかる電界効果トランジスタの他の構成図である。
【図５】本発明の実施の形態にかかる電界効果トランジスタの他の構成図である。
【符号の説明】
１　　半導体基板
２　　ソース電極
３　　ドレイン電極
４　　ゲート電極
５　　表面保護膜
６　　絶縁膜
１１　サブストレート
１２　ＧａＮバッファ層
１３　アンドープＧａＮ層
１４　ｎ形ＧａＮ層
【図１】
2004103744.tif 000003
【図２】
2004103744.tif 000004
【図３】
2004103744.tif 000005
【図４】
2004103744.tif 000006
【図５】
2004103744.tif 000007