【手続補正書】
【提出日】平成15年8月15日(2003.8.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
強誘電体キャパシタの蓄積電荷量の変化を検出する方式の不揮発性半導体メモリセルにおけるデータの書き込みや読み出しは、図１１に示す強誘電体のＰ−Ｅヒステリシスループを応用して行われる。強誘電体薄膜に外部電界を加えた後、外部電界を除いたとき、強誘電体薄膜は残留分極を示す。そして、強誘電体薄膜の残留分極は、プラス方向の外部電界が印加されたとき＋Ｐr、マイナス方向の外部電界が印加されたとき−Ｐrとなる。ここで、残留分極が＋Ｐrの状態（図１１の「Ｄ」参照）の場合を「０」とし、残留分極が−Ｐrの状態（図１１の「Ａ」参照）の場合を「１」とする。


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明においては、金属層は、ルテニウム（Ｒｕ）又はイリジウム（Ｉｒ）、あるいはルテニウム合金やイリジウム合金から構成することが好ましい。尚、金属層中には添加物が含まれていてもよい。添加物としてはイットリウム（Ｙ）やＹ2Ｏ3を例示することができる。イットリウム（Ｙ）の添加量は、Ｙ2Ｏ3体積％に換算して２乃至５％の範囲であることが好ましい。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明においては、誘電体薄膜を、溶液化学成長法（ゾル−ゲル法やＭＯＤ法）、化学的気相成長法（有機金属化学的気相成長法を含む）、又は物理的気相成長法（レーザアブレーション法を含む蒸着法やスパッタ法）にて成膜することができる。また、誘電体薄膜のパターニングは、例えばミリング法やＲＩＥ法にて行うことができる。本発明においては、誘電体薄膜は、ペロブスカイト構造、擬ペロブスカイト構造若しくは層状構造を有する誘電体材料から成ることが好ましい。かかる誘電体薄膜としてビスマス層状強誘電体材料を挙げることができる。このビスマス層状強誘電体は、所謂不定比化合物に属し、金属元素、アニオン（Ｏ等）元素の両サイトにおける組成ずれに対する寛容性がある。また、化学量論的組成からやや外れたところで最適な電気的特性を示すことも珍しくない。本発明における誘電体薄膜は、一般式（Ｂｉ2Ｏ2）2+（Ａm-1ＢmＯ3m+1）2-で表すことができる。ここで、「Ａ」は、Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ、Ｃｄ等の金属から構成された群から選択された１種類の金属を表し、「Ｂ」は、Ｔｉ、Ｎｂ、Ｔａ、Ｗ、Ｍｏ、Ｆｅ、Ｃｏ、Ｃｒから成る群から選択された１種類、若しくは複数種の任意の比率による組み合わせを表す。また、ｍは１以上の整数である。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明においては、金属層の表面を拡散律速反応に基づき酸化することによって金属酸化物層を形成するので、制御された状態下にて、不動態の緻密な金属酸化物層を形成することができる。しかも、少なくとも一方の電極における金属酸化物層がキャパシタ絶縁膜との界面に位置するように形成されているので、電極が長時間に亙り高温雰囲気に曝された場合であっても、蒸発や再酸化によって電極の表面の平坦性が失われることはない。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
図１に示した結果から、ｌｎ｛−ｌｎ（１−Ｃ）｝の傾きｎは、およそ０．５〜０．６で近似できるので、０．１ＭＰａ酸素雰囲気中で、Ｒｕ金属単結晶粉体を所定の温度（９３０Ｋあるいは１０８３Ｋ）に保持してＲｕ金属単結晶粉体に熱処理を施し、Ｒｕ金属単結晶粉体の表面を酸化することによって金属酸化物層を形成する場合には、拡散律速反応に基づき金属層の表面が酸化されることが判る。このように、金属酸化物層が拡散律速反応に基づき形成されることによって、緻密な金属酸化物層を形成することができる。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
また、Ｒｕ金属単結晶粉体及び酸化物粉体のＸ線回折パターンを図２に示す。図２中、（ａ）は酸化物粉体のＸ線回折パターンを示し、（ｂ）はＲｕ金属単結晶粉体のＸ線回折パターンを示す。図２から、酸化物粉体は、Ｒｕ、及びＲｕの一部が酸化されたＲｕＯ2から構成されていることが判る。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
1998209392.tif 000001
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
［工程−１７０］
次いで、キャパシタ構造から延在した下部電極２２の上方の絶縁層２５の部分、及び上部電極２４の上方の絶縁層２５の部分のそれぞれに開口部２７を形成した後（図７の（Ａ）参照）、開口部２６，２７内を含む絶縁層２５上に、例えば、Ｔｉ層、ＴｉＮ層、アルミニウム系合金層、Ｔｉ層、ＴｉＮ層、Ｔｉ層をスパッタ法にて順次成膜し、その後、これらの各層をパターニングする。これによって、一方のソース・ドレイン領域１５は、配線２９及びコンタクトプラグ２６Ａを介して下部電極２２と電気的に接続される。また、絶縁層２５上に形成されたプレート線２８と上部電極２４とが接続される。更には、他方のソース・ドレイン領域１５と接続されたビット線３０が形成される。こうして、図７の（Ｂ）に示す半導体メモリセルを作製することができる。尚、図においては、プレート線２８、配線２９、ビット線３０等を１層で表した。最後に、全面にプラズマＣＶＤ法にてＳｉＮから成るパッシベーション膜を成膜する。尚、［工程−１５０］と［工程−１６０］の間で、酸素雰囲気中で７００゜Ｃ〜８００゜Ｃの温度において、１分〜１時間の熱処理を行い、強誘電体薄膜の結晶性を高めることが望ましい。あるいは又、［工程−１７０］において開口部２７を形成した後、酸素雰囲気中で７００゜Ｃ〜８００゜Ｃの温度において、１分〜１時間の熱処理を行い、強誘電体薄膜の結晶性を高めることが、一層望ましい。


【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
次に、他方のソース・ドレイン領域１５の上方の層間絶縁層２０に開口部１８をＲＩＥ法にて形成した後、かかる開口部１８内を、不純物をドーピングした多結晶シリコンで埋め込み、接続孔（コンタクトプラグ）１９を完成させる。こうして、図８の（Ａ）に模式的な一部断面図を示す構造を得ることができる。尚、図においては、第１の層間絶縁層と第２の層間絶縁層を纏めて、層間絶縁層２０で表した。また、ビット線１７は第１の層間絶縁層上を、図の左右方向に接続孔１９と接触しないように延びているが、かかるビット線の部分の図示は省略した。


【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
誘電体薄膜（強誘電体薄膜）を、Ｂｉ系層状構造ペロブスカイト型の強誘電体材料から構成する代わりに、ＰＺＴあるいはＰＬＺＴから構成することもできる。マグネトロンスパッタ法によるＰＺＴあるいはＰＬＺＴの成膜条件を以下の表９に例示する。あるいは又、ＰＺＴやＰＬＺＴを、反応性スパッタ法、電子ビーム蒸着法、又はＭＯＣＶＤ法にて形成することもできる。


【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
［表９］
ターゲット  ：ＰＺＴあるいはＰＬＺＴ
プロセスガス：Ａｒ／Ｏ2＝９０体積％／１０体積％
圧力        ：４Ｐａ
パワー      ：５０Ｗ
成膜温度    ：５００゜Ｃ