【手続補正書】
【提出日】平成24年9月11日(2012.9.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第1のフォーマットを有するローカルメモリ制御信号に応答してメモリオペレーションを実行するための少なくとも1つのディスクリートメモリデバイスと、
第2のフォーマットを有するグローバルメモリ制御信号を受信し、前記グローバルメモリ制御信号を前記ローカルメモリ制御信号に変換するためのブリッジデバイスとを
備える複合メモリデバイス。
【請求項２】
前記ブリッジデバイスは、
前記少なくとも1つのディスクリートメモリデバイスに接続されたローカル入力/出力ポートと、
前記グローバルメモリ制御信号を受信するためのグローバル入力ポートと、
前記少なくとも1つのディスクリートメモリデバイスからの前記グローバルメモリ制御信号および読み出しデータのうちの一方を供給するためのグローバル出力ポートとを備える請求項1に記載の複合メモリデバイス。
【請求項３】
前記少なくとも1つのディスクリートメモリデバイスおよび前記ブリッジデバイスは、1つのパッケージ内に封入される請求項2に記載の複合メモリデバイス。
【請求項４】
前記少なくとも1つのディスクリートメモリデバイスは、パッケージ化されたメモリデバイスであり、前記ブリッジデバイスは、パッケージ化されたブリッジデバイスである請求項2に記載の複合メモリデバイス。
【請求項５】
前記パッケージ化されたメモリデバイスおよび前記パッケージ化されたブリッジデバイスは、プリント基板上に実装される請求項4に記載の複合メモリデバイス。
【請求項６】
前記グローバルメモリ制御信号は、グローバルコマンドで受信され、前記グローバルコマンドはアドレスヘッダをさらに備える請求項1に記載の複合メモリデバイス。
【請求項７】
前記アドレスヘッダは、選択された複合メモリデバイスに対応するグローバルデバイスアドレスと、前記選択された複合メモリデバイス内の前記少なくとも1つのディスクリートメモリデバイスの選択されたディスクリートメモリデバイスに対応するローカルデバイスアドレスとを含む請求項6に記載の複合メモリデバイス。
【請求項８】
前記第1のフォーマットは、シリアルデータインターフェイスフォーマットを含み、前記第2のフォーマットは、アシンクロナスフラッシュメモリフォーマットを含む請求項1に記載の複合メモリデバイス。
【請求項９】
メモリオペレーションに対応するグローバルコマンドを供給するためのメモリコントローラと、
nおよびmを0より大きい整数値として、リング型トポロジー構成で互いに直列に接続され、また前記メモリコントローラと直列に接続されたn個の複合メモリデバイスであって、前記n個の複合メモリデバイスのそれぞれはm個のディスクリートメモリデバイスと1つのブリッジデバイスとを有し、前記n個の複合メモリデバイスのうちの選択された複合メモリデバイスの前記ブリッジデバイスは前記グローバルコマンドを受け取って、前記メモリオペレーションに対応するローカルメモリ制御信号を前記m個のディスクリートメモリデバイスのうちの選択されたディスクリートメモリデバイスに供給する、n個の複合メモリデバイスとを備えるメモリシステム。
【請求項１０】
前記n個の複合メモリデバイスのそれぞれは、SIP(system in package)である請求項9に記載のメモリシステム。
【請求項１１】
前記n個の複合メモリデバイスのそれぞれは、プリント基板(PCB)であり、前記m個のディスクリートメモリデバイスおよび前記ブリッジデバイスは、前記PCB内の導電トラックに接続されたパッケージリード線を有するパッケージ化されたデバイスである請求項9に記載のメモリシステム。
【請求項１２】
第1のフォーマットを有するローカルメモリ制御信号に応答してメモリオペレーションを実行するための少なくとも1つのディスクリートメモリデバイスと、
第2のフォーマットを有するグローバルメモリ制御信号を受信し、前記グローバルメモリ制御信号を前記ローカルメモリ制御信号に変換するためのブリッジデバイスであって、前記ブリッジデバイスおよび前記少なくとも1つのディスクリートメモリデバイスは互いに関して積み重ねられる形で位置決めされる、ブリッジデバイスとを備える複合メモリデバイスパッケージ。
【請求項１３】
前記ブリッジデバイスは、前記少なくとも1つのディスクリートメモリデバイスの上に積み重ねられる請求項12に記載の複合メモリデバイスパッケージ。
【請求項１４】
前記複合メモリデバイスパッケージは、複数のディスクリートメモリデバイスを備え、前記複数のディスクリートメモリデバイスのそれぞれは千鳥足ステップパターンで互いの上に積み重ねられて、前記複数のディスクリートメモリデバイスのそれぞれのボンドパッドを露出する請求項12に記載の複合メモリデバイスパッケージ。
【請求項１５】
前記複数のディスクリートメモリデバイスのそれぞれは、前記複合メモリデバイスパッケージの基板に関して上の方を向いている各ボンドパッドを有する請求項14に記載の複合メモリデバイスパッケージ。
【請求項１６】
前記ブリッジデバイスは、
前記複数のディスクリートメモリデバイスのそれぞれに接続されたローカル入力/出力ポートを有するメモリデバイスインターフェイスと、
ブリッジデバイス入力/出力インターフェイスであって、
前記グローバルメモリ制御信号を受信するためのグローバル入力ポートと、
前記複数のディスクリートメモリデバイスのうちの前記少なくとも1つからの前記グローバルメモリ制御信号および読み出しデータのうちの一方を供給するためのグローバル出力ポートとを有する
ブリッジデバイス入力/出力インターフェイスとを備える請求項15に記載の複合メモリデバイスパッケージ。
【請求項１７】
前記第1のフォーマットは、シリアルデータインターフェイスフォーマットを含み、前記第2のフォーマットは、アシンクロナスフラッシュメモリフォーマットを含む請求項12に記載の複合メモリデバイスパッケージ。
【請求項１８】
前記第1のフォーマットは、ONFi規格インターフェイスフォーマットを含み、前記第2のフォーマットは、アシンクロナスフラッシュメモリフォーマットを含む請求項12に記載の複合メモリデバイスパッケージ。
【請求項１９】
前記複数のディスクリートメモリデバイスは、アシンクロナスNANDフラッシュメモリデバイスである請求項14に記載の複合メモリデバイスパッケージ。
【請求項２０】
第1のフォーマットを有するローカルメモリ制御信号に応答してメモリオペレーションを実行するための、メモリデバイスのリード線がプリント基板の導電トラックに接合されている少なくとも1つのパッケージ化されたディスクリートメモリデバイスと、
第2のフォーマットを有するグローバルメモリ制御信号を受信し、前記グローバルメモリ制御信号を前記ローカルメモリ制御信号に変換するための、ブリッジデバイスのリード線が前記プリント基板の前記導電トラックに接合されているパッケージ化されたブリッジデバイスとを備えるメモリモジュール。
【請求項２１】
前記パッケージ化されたブリッジデバイスは、
前記少なくとも1つのパッケージ化されたディスクリートメモリデバイスに接続されたローカル入力/出力ポートを有するメモリデバイスインターフェイスと、
前記グローバルメモリ制御信号を受信するためのグローバル入力ポート、および
前記少なくとも1つのディスクリートメモリデバイスからの前記グローバルメモリ制御信号および読み出しデータのうちの一方を供給するためのグローバル出力ポートを有するブリッジデバイス入力/出力インターフェイスとを備える請求項20に記載のメモリモジュール。
【請求項２２】
前記グローバルメモリ制御信号は、グローバルコマンドで受信され、前記グローバルコマンドはアドレスヘッダをさらに備える請求項20に記載のメモリモジュール。
【請求項２３】
前記アドレスヘッダは、選択された複合メモリデバイスに対応するグローバルデバイスアドレスと、前記選択された複合メモリデバイス内の前記少なくとも1つのパッケージ化されたディスクリートメモリデバイスのうちの選択されたディスクリートメモリデバイスに対応するローカルデバイスアドレスを含む請求項22に記載のメモリモジュール。
【請求項２４】
同じタイプのメモリデバイスである複数のパッケージ化されたディスクリートメモリデバイスを備える請求項20に記載のメモリモジュール。
【請求項２５】
前記メモリモジュールは、別々のタイプのメモリデバイスである複数のパッケージ化されたディスクリートメモリデバイスを備える請求項20に記載の複合メモリデバイスパッケージ。
【請求項２６】
前記メモリモジュールは、アシンクロナスNANDフラッシュメモリデバイスである複数のパッケージ化されたディスクリートメモリデバイスを備える請求項20に記載の複合メモリデバイスパッケージ。
【請求項２７】
グローバルフォーマットを有するグローバル信号に応答してディスクリートメモリデバイスにアクセスするためのブリッジデバイスであって、
前記グローバルフォーマットを有する前記グローバル信号を当該ブリッジデバイスとの間でやり取りするブリッジデバイス入力/出力インターフェイスと、
ローカルフォーマットを有するローカル信号を当該ブリッジデバイスと前記ディスクリートメモリデバイスとの間でやり取りするブリッジデバイス-メモリデバイス間インターフェイスであり、前記ローカル信号は前記グローバル信号に機能に関して対応し、前記グローバルフォーマットと異なるローカルフォーマットを有する、ブリッジデバイス-メモリデバイス間インターフェイスとを備えるブリッジデバイス。
【請求項２８】
メモリオペレーションに対応するグローバルコマンドを供給するためのメモリコントローラと、
nおよびmを0より大きい整数値として、互いに並列に接続され、また前記メモリコントローラと並列に接続されたn個の複合メモリデバイスであって、前記n個の複合メモリデバイスのそれぞれはm個のディスクリートメモリデバイスと1つのブリッジデバイスとを有し、前記n個の複合メモリデバイスのうちの選択された複合メモリデバイスの前記ブリッジデバイスは、前記グローバルコマンドを受け取って、前記メモリオペレーションに対応するローカルメモリ制御信号を前記m個のディスクリートメモリデバイスのうちの選択されたディスクリートメモリデバイスに供給する、n個の複合メモリデバイスとを備えるメモリシステム。
【請求項２９】
前記n個の複合メモリデバイスのそれぞれは、クロック信号を受信するための1つのクロックポートと、コマンドおよび書き込みデータを受け取り、読み出しデータを供給するための複数のデータ入力/出力ポートとを有する請求項28に記載のメモリシステム。  
【請求項３０】
グローバルフォーマットを有する第１の信号に応答してディスクリートメモリデバイスにアクセスするためのブリッジデバイスであって、
前記グローバルフォーマットを有する前記第１の信号を当該ブリッジデバイスとの間でやり取りするブリッジデバイス入力/出力インターフェイスと、
ローカルフォーマットを有する第２の信号を当該ブリッジデバイスと前記ディスクリートメモリデバイスとの間でやり取りするブリッジデバイス-メモリデバイス間インターフェイスであり、前記第２の信号は前記第１の信号に機能に関して対応し、前記グローバルフォーマットと異なるローカルフォーマットを有する、ブリッジデバイス-メモリデバイス間インターフェイスとを備えるブリッジデバイス。
【請求項３１】
メモリオペレーションに対応するグローバルコマンドを供給するためのメモリコントローラと、
nおよびmを0より大きい整数値として、  互いに並列に接続され、また前記メモリコントローラと並列に接続されたn個の複合メモリデバイスであって、  前記n個の複合メモリデバイスのそれぞれはm個のディスクリートメモリデバイスと1つのブリッジデバイスとを有し、前記n個の複合メモリデバイスのうちの選択された複合メモリデバイスの前記ブリッジデバイスは前記グローバルコマンドを受け取って、前記メモリオペレーションに対応するローカルメモリ制御信号を前記m個のディスクリートメモリデバイスのうちの選択されたディスクリートメモリデバイスに供給する、n個の複合メモリデバイスとを備えるメモリシステム。