【手続補正書】
【提出日】平成15年7月22日(2003.7.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
上記基板の上部に設けられた半導体層と、
上記半導体層の上に設けられたゲート絶縁膜と、
上記ゲート絶縁膜の上に設けられたゲート電極と、
上記半導体層のうち上記ゲート電極の両側方に設けられた第１導電型の第１ソース・ドレイン領域と、
上記半導体層のうち上記第１ソース・ドレイン領域間に位置する領域に設けられた第１の半導体からなる第１導電型の第１キャップ領域と、
上記半導体層のうち上記第１キャップ領域の下方に設けられ、上記第１の半導体よりもキャリアが走行するバンド端のキャリアに対するポテンシャルが小さい第２の半導体からなる第１チャネル領域と、
上記半導体層のうち上記第１チャネル領域の下方に設けられた第３の半導体からなる第２導電型の第１ボディ領域と、
を備え、
上記第１キャップ領域に含まれる第１導電型の不純物の濃度は、1×1017atoms・cm-3以上である半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記ゲート電極と上記第１ボディ領域とが電気的に接続されていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
上記キャップ領域は、ゲートバイアス印加時に空乏化される構成となっていることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
上記第１キャップ領域の厚さの変化に対して、ゼロバイアス時の上記第１チャネル領域と上記第１キャップ領域との界面に形成されるチャネルのポテンシャルが±０．０５ｅＶの範囲内にあるように、上記第１キャップ領域に第１導電型の不純物がドーピングされていることを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
上記第１ボディ領域に含まれる第２導電型の不純物の濃度は、5×1018atoms・cm-3以上であることを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
上記第１キャップ領域の厚さは、１０ｎｍ以下であることを特徴とする半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
上記第１の半導体は、シリコンであることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
上記第２の半導体は、シリコンと、ゲルマニウムおよび炭素のうちの少なくともいずれか一方とからなることを特徴とする半導体装置。
【請求項９】
請求項１に記載の半導体装置において、
上記基板の上部に設けられたもう１つの半導体層と、
上記もう１つの半導体層の上に設けられたもう１つのゲート絶縁膜と、
上記もう１つのゲート絶縁膜の上に設けられたもう１つのゲート電極と、
上記もう１つの半導体層のうち上記もう１つのゲート電極の両側方に設けられた第１導電型のもう１つの第１ソース・ドレイン領域と、
上記もう１つの半導体層のうち上記もう１つの第１ソース・ドレイン領域間に位置する領域に設けられた上記第１の半導体からなる第１導電型のもう１つの第１キャップ領域と、
上記もう１つの半導体層のうち上記もう１つの第１キャップ領域の下方に設けられ、上記第２の半導体からなるもう１つの第１チャネル領域と、
上記もう１つの半導体層のうち上記もう１つの第１チャネル領域の下方に設けられた上記第３の半導体からなる第２導電型のもう１つの第１ボディ領域と、
を備える半導体装置。
【請求項１０】
請求項１に記載の半導体装置において、
上記基板の上部に設けられたもう１つの半導体層と、
上記もう１つの半導体層の上に設けられたもう１つのゲート絶縁膜と、
上記もう１つのゲート絶縁膜の上に設けられたもう１つのゲート電極と、
上記もう１つの半導体層のうち上記もう１つのゲート電極の両側方に設けられた第２導電型の第２ソース・ドレイン領域と、
上記もう１つの半導体層のうち上記第２ソース・ドレイン領域間に位置する領域に設けられた第４の半導体からなる第２チャネル領域と、
上記もう１つの半導体層のうち上記第２チャネル領域の下方に設けられた第５の半導体からなる第１導電型の第２ボディ領域とをさらに備え、
相補型デバイスとして機能することを特徴とする半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
上記第２チャネル領域は、第２導電型であることを特徴とする半導体装置。
【請求項１２】
請求項１０に記載の半導体装置において、
上記ゲート電極と上記第１ボディ領域とが電気的に接続されており、
上記もう１つのゲート電極と上記第２ボディ領域とが電気的に接続されていることを特徴とする半導体装置。
【請求項１３】
半導体基板の上部に、第１導電型の不純物が導入された第１半導体領域と、第２導電型の不純物が導入された第２半導体領域とを有する第１半導体層を形成する工程（ａ）と、
上記第１半導体層上に、第２半導体層と、上記第２半導体層よりもバンドギャップが大きい半導体からなる第３半導体層とを順に形成する工程（ｂ）と、
上記第３半導体層のうちの上記第１半導体領域に位置する部分の上にマスクを形成し、上記マスクを用いて、上記第３半導体層のうちの少なくとも上記第２半導体領域に位置する部分に第１導電型の不純物を1×1017atoms・cm-3以上導入する工程（ｃ）と、
上記マスクを除去した後、上記第３半導体層のうちの上記第１半導体領域に位置する部分および上記第２半導体領域に位置する部分の上に、それぞれゲート絶縁膜とゲート電極とを形成する工程（ｄ）と、
上記各ゲート電極をマスクとして、上記第１半導体層、上記第２半導体層および上記第３半導体層に不純物イオンを注入することによって、上記第１半導体領域に第２導電型のソース・ドレイン領域と、上記第２半導体領域に第１導電型のソース・ドレイン領域とを形成する工程（ｅ）と、
を含む半導体装置の製造方法。
【請求項１４】
請求項１３に記載の半導体装置の製造方法において、
上記工程（ｃ）では、第１導電型の不純物濃度プロファイルの最大値が、上記第２半導体層内または上記第３半導体層内に存在するように、不純物イオンを注入することを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
【課題を解決するための手段】
本発明の半導体装置は、基板と、上記基板の上部に設けられた半導体層と、上記半導体層の上に設けられたゲート絶縁膜と、上記ゲート絶縁膜の上に設けられたゲート電極と、上記半導体層のうち上記ゲート電極の両側方に設けられた第１導電型の第１ソース・ドレイン領域と、上記半導体層のうち上記第１ソース・ドレイン領域間に位置する領域に設けられた第１の半導体からなる第１導電型の第１キャップ領域と、上記半導体層のうち上記第１キャップ領域の下方に設けられ、上記第１の半導体よりもキャリアが走行するバンド端のキャリアに対するポテンシャルが小さい第２の半導体からなる第１チャネル領域と、上記半導体層のうち上記第１チャネル領域の下方に設けられた第３の半導体からなる第２導電型の第１ボディ領域とを備え、上記第１キャップ領域に含まれる第１導電型の不純物の濃度は、1×1017atoms・cm-3以上である。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
本発明の半導体装置の製造方法は、半導体基板の上部に、第１導電型の不純物が導入された第１半導体領域と、第２導電型の不純物が導入された第２半導体領域とを有する第１半導体層を形成する工程（ａ）と、上記第１半導体層上に、第２半導体層と、上記第２半導体層よりもバンドギャップが大きい半導体からなる第３半導体層とを順に形成する工程（ｂ）と、上記第３半導体層のうちの上記第１半導体領域に位置する部分の上にマスクを形成し、上記マスクを用いて、上記第３半導体層のうちの少なくとも上記第２半導体領域に位置する部分に第１導電型の不純物を1×1017atoms・cm-3以上導入する工程（ｃ）と、上記マスクを除去した後、上記第３半導体層のうちの上記第１半導体領域に位置する部分および上記第２半導体領域に位置する部分の上に、それぞれゲート絶縁膜とゲート電極とを形成する工程（ｄ）と、上記各ゲート電極をマスクとして、上記第１半導体層、上記第２半導体層および上記第３半導体層に不純物イオンを注入することによって、上記第１半導体領域に第２導電型のソース・ドレイン領域と、上記第２半導体領域に第１導電型のソース・ドレイン領域とを形成する工程（ｅ）とを含む。