【手続補正書】
【提出日】平成15年9月16日(2003.9.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
カード基板に半導体集積回路チップを有し、複数個の接続端子を露出させたＩＣカードであって、前記接続端子は前記半導体集積回路チップの所定の外部端子に接続され、前記半導体集積回路チップには前記外部端子に接続する第１の過電圧保護素子が集積され、前記カード基板には前記接続端子に接続する第２の過電圧保護素子が実装され、
前記第２の過電圧保護素子は、前記第１の過電圧保護素子を上まわる電流許容能力を有する可変抵抗素子であることを特徴とするＩＣカード
【請求項２】
カード基板に半導体集積回路チップを有し、複数個の接続端子を露出させたＩＣカードであって、前記接続端子は前記半導体集積回路チップの所定の外部端子に接続され、前記半導体集積回路チップには前記外部端子に接続する第１の過電圧保護素子が集積され、前記カード基板には前記接続端子に接続する第２の過電圧保護素子が実装され、
前記第２の過電圧保護素子に定格電圧よりも大きな電圧を印加することによって規定のパルス電流を流すのに必要な印加電圧は、前記第１の過電圧保護素子にとって前記規定のパルス電流よりも少ない電流しか流すことのできない電圧であることを特徴とするＩＣカード。
【請求項３】
カード基板に半導体集積回路チップを有し、複数個の接続端子を露出させたＩＣカードであって、前記接続端子は前記半導体集積回路チップの所定の外部端子に接続され、前記半導体集積回路チップには前記外部端子に接続する第１の過電圧保護素子が集積され、前記カード基板には前記接続端子に接続する第２の過電圧保護素子が実装され、
前記第２の過電圧保護素子は、前記第１の過電圧保護素子よりも大きな破壊電圧を有する可変抵抗素子であることを特徴とするＩＣカード。
【請求項４】
カード基板に半導体集積回路チップを有し、複数個の接続端子を露出させたＩＣカードであって、前記接続端子は前記半導体集積回路チップの所定の外部端子に接続され、前記半導体集積回路チップには前記外部端子に接続する第１の過電圧保護素子が集積され、前記カード基板には前記接続端子に接続する第２の過電圧保護素子が実装され、
前記第２の過電圧保護素子は、前記第１の過電圧保護素子よりも大きな容量を有する素子であることを特徴とするＩＣカード。
【請求項５】
カード基板に半導体集積回路チップを有し、複数個の接続端子を露出させたＩＣカードであって、前記接続端子は前記半導体集積回路チップの所定の外部端子に接続され、前記半導体集積回路チップには前記外部端子に接続する第１の過電圧保護素子が集積され、前記カード基板には前記接続端子に接続する第２の過電圧保護素子が実装され、
前記第２の過電圧保護素子の降伏電圧は前記第１の過電圧保護素子の破壊電圧よりも小さいことを特徴とするＩＣカード。
【請求項６】
カード基板に半導体集積回路チップを有し、複数個の接続端子を露出させたＩＣカードであって、前記接続端子は前記半導体集積回路チップの所定の外部端子に接続され、前記半導体集積回路チップには前記外部端子に接続する第１の過電圧保護素子が集積され、前記カード基板には前記接続端子に接続する第２の過電圧保護素子が実装され、
前記第２の過電圧保護素子の降伏電圧は前記第１の過電圧保護素子によって保護される回路の破壊電圧よりも小さいことを特徴とするＩＣカード。
【請求項７】
カード基板に半導体集積回路チップを有し、回路の電源用接続端子及び信号用接続端子を露出させたＩＣカードであって、前記電源用接続端子及び信号用接続端子は前記半導体集積回路チップの所定の外部端子に接続され、前記半導体集積回路チップには前記外部端子に接続する第１の過電圧保護素子が集積され、前記カード基板には一端が前記電源用接続端子に接続し他端が信号用接続端子に接続する第２の過電圧保護素子が実装され、
前記信号用接続端子から対応する第２の過電圧保護素子の前記他端までの信号伝播距離は、前記信号用接続端子から半導体集積回路チップの対応外部端子までの信号伝播距離よりも短いことを特徴とするＩＣカード
【請求項８】
前記第２の過電圧保護素子は、半導体セラミックスを主体とした面実装型のバリスタであることを特徴とする請求項１乃至７の何れか１項記載のICカード。
【請求項９】
前記半導体チップはコントローラチップであり、前記コントローラチップに接続される単数又は複数個の不揮発性メモリチップを前記カード基板に更に有し、前記コントローラチップは外部からの指示に従って前記不揮発性メモリチップに対するリード・ライト動作を制御するメモリコントロール機能を有するものであることを特徴とする請求項１乃至８の何れか１項記載のＩＣカード。
【請求項１０】
前記コントローラチップは、前記不揮発性メモリチップに書込むデータに対して暗号化を行い、前記不揮発性メモリチップから読み出したデータに対して復号を行う機密保護機能を有するものであることを特徴とする請求項９記載のＩＣカード。
【請求項１１】
外部端子に接続する第１の過電圧保護素子とその他の回路が集積された半導体集積回路チップを有するカード基板に複数個の接続端子を露出させたＩＣカードの製造方法であって、
前記接続端子に接続する第２の過電圧保護素子を前記カード基板に先に実装し、その後で、前記接続端子に前記半導体集積回路チップの所定の外部端子を接続することを特徴とする、ＩＣカードの製造方法。
【請求項１２】
カード基板に半導体集積回路チップを有し、複数個の接続端子を露出させたＩＣカードであって、前記接続端子は前記半導体集積回路チップの所定の外部端子に接続され、前記半導体集積回路チップには前記外部端子に接続する第１の過電圧保護素子が集積され、前記カード基板には前記接続端子に接続する第２の過電圧保護素子が実装され、
前記第２の過電圧保護素子はカード基板に形成されている導電パターンに面実装で接続されて成るものであることを特徴とするＩＣカード。
【請求項１３】
前記半導体集積回路チップはコントローラチップであり、前記コントローラチップに接続される単数又は複数個の不揮発性メモリチップを前記カード基板に更に有し、前記コントローラチップは外部からの指示に従って前記不揮発性メモリチップに対するリード・ライト動作を制御するメモリコントロール機能を有し、
前記接続端子とコントローラチップの外部端子とはボンディングワイヤを介して接続され、
前記コントローラチップと不揮発性メモリチップとはボンディングワイヤを介して接続されて、成るものであることを特徴とする請求項１２記載のＩＣカード。
【請求項１４】
複数個のメモリチップと前記メモリチップを制御するコントローラチップとをカード基板の一面に実装して成るＩＣカードであって、
前記カード基板の前記一面の表面積は前記メモリチップ及びコントローラチップの延べ面積よりも大きく、
前記メモリチップは夫々の外部端子を露出するように位置をずらして複数個重ねられた状態で前記カード基板に実装されて成るものであることを特徴とするＩＣカード。
【請求項１５】
複数個のメモリチップと前記メモリチップを制御するコントローラチップとをカード基板の一面に実装して成るＩＣカードであって、
前記メモリチップは夫々の外部端子を露出するように位置をずらして複数個重ねられた状態で前記カード基板に実装され、
前記コントローラチップから相互に同一信号を受けるメモリチップの外部端子は、ボンディングワイヤで順次直列接続されて成るものであることを特徴とするＩＣカード。
【請求項１６】
複数個のメモリチップと前記メモリチップを制御するコントローラチップとをカード基板の一面に実装して成るＩＣカードであって、
前記メモリチップは夫々の外部端子を露出するように位置をずらして複数個重ねられた状態で前記カード基板に実装され、
前記メモリチップのチップ選択信号入力用の外部端子はメモリチップの外部端子配列の端に位置されていて、夫々別々にボンディングワイヤで前記コントローラチップに接続されて成るものであることを特徴とするＩＣカード。
【請求項１７】
カード基板に複数個のメモリチップと前記メモリチップを制御するコントローラチップとを実装し、複数個の接続端子を露出させたＩＣカードであって、
前記メモリチップは前記コントローラチップに接続され、
前記接続端子は前記コントローラチップの所定の外部端子に接続され、
前記コントローラチップには前記外部端子に接続する第１の過電圧保護素子が集積され、
前記カード基板には前記接続端子に接続する第２の過電圧保護素子が実装され、
前記接続端子から離れる距離を、前記第２の過電圧保護素子、コントローラチップ、複数個のメモリチップの順に大きくして、それらが前記カード基板の一辺から対向辺に向けて列状に配置されて成るものであることを特徴とするＩＣカード。
【請求項１８】
前記メモリチップは夫々の外部端子を露出するように位置をずらして重ねられた状態で前記カード基板に実装されて成るものであることを特徴とする請求項１７記載のＩＣカード。
【請求項１９】
カード基板に複数個のメモリチップと前記メモリチップを制御するコントローラチップとを実装し、複数個の接続端子を露出させたＩＣカードであって、
前記カード基板の隣接２辺の内の一方の辺に沿って前記複数個の接続端子が配列され、
前記隣接２辺の他方の辺に長手方向を沿わせてメモリコントローラが配置され、
前記複数個のメモリチップは前記接続端子の配列方向とは略直角な向きに並列され、
前記接続端子は前記コントローラチップの所定の外部端子に接続され、
前記コントローラチップには前記外部端子に接続する第１の過電圧保護素子が集積され、
前記メモリチップは前記コントローラチップに接続され、て成るものであることを特徴とするＩＣカード
【請求項２０】
前記カード基板には前記接続端子に接続する第２の過電圧保護素子が前記接続端子の配列方向に沿って実装されて成るものであることを特徴とする請求項１９記載のＩＣカード。
【請求項２１】
前記メモリチップは、夫々の外部端子を露出するように位置をずらした状態で複数枚重ねられた第１グループと、同様に複数枚重ねられた第２グループとに分けられた状態で並列されて成るものであることを特徴とする請求項１９又は２０記載のＩＣカード。
【請求項２２】
カード基板の一面に複数個の接続端子が形成され、前記接続端子がスルーホールを介して前記カード基板の他面の導電パターンに接続され、前記導電パターンに半導体集積回路チップの外部接続端子が接続されて前記半導体集積回路が前記カード基板の他面に実装されたＩＣカードであって、
前記スルーホールは、前記半導体集積回路チップと共にカード基板の他面を覆うモールド領域から外に配置されて成るものであることを特徴とするＩＣカード。
【請求項２３】
前記スルーホールは前記接続端子の摺動面に対して偏倚した位置に形成されて成るものであることを特徴とする請求項２２記載のＩＣカード。
【請求項２４】
カード基板の一面に複数個の接続端子が形成され、前記カード基板の他面に半導体集積回路チップが実装されたＩＣカードであって、前記接続端子は前記半導体集積回路チップの所定の外部端子に接続され、前記半導体集積回路チップには前記外部端子に接続する第１の過電圧保護素子が集積され、前記カード基板の他面には前記接続端子に接続する第２の過電圧保護素子が実装され、前記半導体集積回路チップ及び第２の過電圧保護素子と共にカード基板の他面が金属キャップで覆われて成るものであることを特徴とするＩＣカード。
【請求項２５】
カード基板の一面に複数個の接続端子が形成され、前記カード基板の他面に半導体集積回路チップが実装されたＩＣカードであって、前記接続端子は前記半導体集積回路チップの所定の外部端子に接続され、前記半導体集積回路チップには前記外部端子に接続する第１の過電圧保護素子が集積され、前記カード基板の他面には前記接続端子に接続する第２の過電圧保護素子が実装され、前記カード基板の一面には前記接続端子を除く領域に導電性シールドパターンを形成し、前記導電性シールドパターンはグランド電源供給用の前記接続端子に接続され、又はどの接続端子とも非接触にされて成るものであることを特徴とするＩＣカード。
【請求項２６】
カード基板に半導体集積回路チップを有し、複数個の接続端子を露出させたＩＣカードであって、前記接続端子は前記半導体チップの所定の外部端子に接続され、前記半導体チップには前記外部端子に接続する第１の過電圧保護素子が集積され、前記カード基板には前記接続端子に接続する第２の過電圧保護素子が実装され、更にＩＣカードの表面に当該ＩＣカードを指で持つ位置を明示するための表示を有するものであることを特徴とするＩＣカード。
【請求項２７】
カード基板に半導体集積回路チップを有し、複数個の接続端子を露出させたＩＣカードであって、前記接続端子は前記半導体チップの所定の外部端子に接続され、前記半導体チップには前記外部端子に接続する第１の過電圧保護素子が集積され、前記カード基板には前記接続端子に接続する第２の過電圧保護素子が実装され、更にＩＣカードの表面に前記接続端子に触れないように促す注意書きを有するものであることを特徴とするＩＣカード。
【請求項２８】
カード基板に半導体集積回路チップを有し、複数個の接続端子を露出させたＩＣカードと、前記ＩＣカードを包装した包装材とを有し、
前記接続端子は前記半導体チップの所定の外部端子に接続され、前記半導体チップには前記外部端子に接続する第１の過電圧保護素子が集積され、前記カード基板には前記接続端子に接続する第２の過電圧保護素子が実装され、
前記包装材は、前記接続端子に触れないように促す注意書きを有するものであることを特徴とするＩＣカード装置。
【請求項２９】
カード基板に複数個のメモリチップと前記メモリチップを制御するコントローラチップとを実装し、複数個の接続端子を露出させたＩＣカードであって、
前記接続端子は前記コントローラチップの第１群の外部端子に接続され、
前記メモリチップは前記コントローラチップの第２群の外部端子に接続され、  前記第２群の外部端子に接続するデータ評価用端子を前記カード基板に形成して成るものであることを特徴とするＩＣカード。
【請求項３０】
前記コントローラチップの第２群の外部端子に含まれる出力端子を高出力インピーダンス状態に制御する制御端子を前記カード基板に更に設けて成るものであることを特徴とする請求項２９記載のＩＣカード。
【請求項３１】
前記コントローラチップは、前記メモリチップに書込むデータに対して暗号化を行い、前記メモリチップから読み出したデータに対して復号を行う機密保護機能を有するものであることを特徴とする請求項２９又は３０記載のＩＣカード。
【請求項３２】
複数個の接続端子が露出され、カード基板にメモリチップと前記メモリチップを制御するコントローラチップとが実装され、前記接続端子は前記コントローラチップの第１群の外部端子に接続され、前記メモリチップは前記コントローラチップの第２群の外部端子に接続され、前記第２群の外部端子に接続するデータ評価用端子が前記カード基板に形成されたＩＣカードに対する、データリカバリ方法であって、
前記コントローラチップによるメモリチップの制御を不可能な状態にする第１処理と、
前記データ評価用端子からメモリチップを制御してデータを読み出す第２処理と、を含むことを特徴とするデータリカバリ方法。
【請求項３３】
複数個の接続端子が露出され、カード基板にメモリチップとコントローラチップとが実装され、前記コントローラチップは、前記メモリチップに書込むデータに対して暗号化を行い、前記メモリチップから読み出したデータに対して復号を行う機密保護機能を有し、前記接続端子は前記コントローラチップの第１群の外部端子に接続され、前記メモリチップは前記コントローラチップの第２群の外部端子に接続され、前記第２群の外部端子に接続するデータ評価用端子が前記カード基板に形成されたＩＣカードに対する、データリカバリ方法であって、
前記コントローラチップの前記第２群の外部端子に含まれる出力端子を高出力インピーダンス状態に制御する第１処理と、
前記データ評価用端子からメモリを制御してデータを読み出す第２処理と、
前記第２処理で読み出したデータを復号する第３処理と、
前記第３処理で復号したデータを別のＩＣカードに書き込む第４処理と、を含むことを特徴とするデータリカバリ方法。
【請求項３４】
過電圧保護素子より大きな電流許容能力を有するバリスタを内蔵することを特徴とするＩＣカード。