(57)【要約】【課題】入力信号の大小に関わらず、入力信号の時間幅を忠実に再生し得る入力回路を提供する。【解決手段】入力信号Ｉｉｎを信号電圧Ｖａに変換する信号電圧生成部１ａ，Ｔｒ１，Ｒ１と、基準電圧Ｖｂを生成する基準電圧生成部１ｂ，Ｔｒ２，Ｒ２と、信号電圧Ｖａを所定電圧以内にクランプする信号電圧クランプ回路Ｄ１とを備えた入力回路で、基準電圧生成部には、信号電圧クランプ回路Ｄ１の動作時に動作して、基準電圧Ｖｂと信号電圧Ｖａとの電位差が所定電圧となるように基準電圧Ｖｂをクランプする基準電圧クランプ回路Ｔｒ２，Ｄ２を備えた。【選択図】　　　　図１
2004096432.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を信号電圧に変換する信号電圧生成部と、
基準電圧を生成する基準電圧生成部と、
前記信号電圧を所定電圧以内にクランプする信号電圧クランプ回路と
を備えた入力回路であって、
前記基準電圧生成部には、前記信号電圧クランプ回路の動作時に動作して、前記基準電圧と信号電圧との電位差が所定電圧となるように前記基準電圧をクランプする基準電圧クランプ回路を備えたことを特徴とする入力回路。
【請求項２】
前記信号電圧生成部は、入力信号に基づいて信号電流を生成する信号電流生成素子と、前記信号電流を前記信号電圧に変換する第一の変換素子とから構成し、
前記信号電圧クランプ回路は、前記第一の変換素子に並列に接続されたクランプ素子で構成し、
前記基準電圧生成部は、基準電流を生成する基準電流生成素子と、前記基準電流を前記基準電圧に変換する第二の変換素子とから構成し、
前記基準電圧クランプ回路は、前記信号電流の一部を前記第二の変換素子に供給する第一の分流回路と、前記第二の変換素子に並列に接続されたクランプ素子とから構成したことを特徴とする請求項１記載の入力回路。
【請求項３】
前記基準電圧生成部には、前記基準電流の一部を前記第一の変換素子に供給する第二の分流回路を備え、該第二の分流回路と前記第一の分流回路とは等しい電流を供給することを特徴とする請求項２記載の入力回路。
【請求項４】
前記クランプ素子をダイオードで構成し、該ダイオードの順方向電圧降下を利用してクランプすることを特徴とする請求項２または３記載の入力回路。
【請求項５】
前記クランプ素子をバイポーラトランジスタで構成し、ベースに定電圧を供給した該バイポーラトランジスタのベース・エミッタ間電圧降下を利用してクランプすることを特徴とする請求項２または３記載の入力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光受信アンプの入力回路に関するものである。
近年、パソコン等では赤外線を用いたデータ通信装置が採用され、その受信部には光受信アンプが搭載されている。光受信アンプでは、送信側の発光ダイオードから出力される光をフォトダイオードで受信して電流信号に変換し、その電流信号を入力回路で増幅するとともにデジタル信号に変換して内部回路に出力している。このような光受信アンプでは、送信側の発光強度あるいは送信側から受信側までの距離に応じて、フォトダイオードの出力電流が数十ｎＡ〜数十ｍＡの範囲で大きく変動する。従って、入力電流の変動に関わらず安定して動作する入力回路が必要となっている。
【０００２】
【従来の技術】
図８は、従来の光受信アンプの入力回路を示す。ＮＰＮトランジスタＴｒ１のコレクタは、抵抗Ｒ１を介して電源Ｖ１に接続され、エミッタには定電流源１ａが接続される。また、前記トランジスタＴｒ１のコレクタにはクランプ用のダイオードＤ１のカソードが接続され、そのダイオードＤ１のアノードが電源Ｖ１に接続される。前記トランジスタＴｒ１のエミッタには、フォトダイオードＰＤが接続される。
【０００３】
ＮＰＮトランジスタＴｒ２のコレクタは、抵抗Ｒ２を介して電源Ｖ１に接続され、エミッタには定電流源１ｂが接続される。定電流源１ａ，１ｂはトランジスタＴｒ１，Ｔｒ２に同一のエミッタ電流Ｉ１，Ｉ２を供給する。
【０００４】
前記トランジスタＴｒ１，Ｔｒ２は同一サイズで構成され、そのベースには共通のベース電流が供給される。また、抵抗Ｒ１，Ｒ２の抵抗値は同一である。
前記トランジスタＴｒ１，Ｔｒ２のコレクタ電位Ｖａ，Ｖｂは、ローパスフィルタ１を介して増幅器２に入力される。増幅器２は所定の増幅率を確保するために複数段直列に接続され、その出力信号は比較器３に入力される。そして、比較器３は増幅器２の出力信号を所定の基準値と比較することによりデジタル信号Ｄｏｕｔに変換する。
【０００５】
上記のような入力回路では、フォトダイオードＰＤが光を受信しない無信号時には、トランジスタＴｒ１，Ｔｒ２に同一のエミッタ電流が流れ、同トランジスタＴｒ１，Ｔｒ２のコレクタ電位Ｖａ，Ｖｂは同電位となる。
【０００６】
フォトダイオードが光を受信して入力電流Ｉｉｎが流れると、トランジスタＴｒ１のコレクタ電流はＩ１＋Ｉｉｎとなり、この結果トランジスタＴｒ１のコレクタ電位Ｖａが低下する。トランジスタＴｒ２のコレクタ電流Ｉ２は一定であるため、コレクタ電位Ｖｂは一定である。
【０００７】
そして、コレクタ電位Ｖａ，Ｖｂの電位差がローパスフィルタ１を介して増幅器２に入力され、増幅器２の出力信号が比較器３でデジタル信号に変換される。すなわち、図９（ａ）に示すように、入力電流Ｉｉｎが入力されると、コレクタ電位Ｖａ，Ｖｂの差電圧が増幅器２で増幅され、その出力信号ＶＨ，ＶＬが比較器３に出力される。そして、比較器３で出力信号ＶＬと基準値Ｖｓが比較され、デジタル信号Ｄｏｕｔが出力される。
【０００８】
前記抵抗Ｒ１は、入力電流Ｉｉｎの検出感度を確保するために、数ｋΩ〜数十ｋΩ程度の比較的大きな抵抗値として設定される。このため、入力電流Ｉｉｎの増大によりコレクタ電位Ｖａが過剰に低下することを防止するために、ダイオードＤ１でコレクタ電位Ｖａの最低電位をクランプしている。
【０００９】
このクランプ電位は、コレクタ電位Ｖｂが約０．３Ｖに設定されているのに対し、ダイオードＤ１の順方向電圧降下である約０．７Ｖに設定される。
【００１０】
【発明が解決しようとする課題】
上記のような入力回路では、コレクタ電位Ｖａが０．７Ｖにクランプされるとき、コレクタ電位Ｖｂとの電位差が約０．４Ｖと大きくなる。
【００１１】
すると、図９（ｂ）に示すように、ローパスフィルタ１の時定数が大きいことから、増幅器２の出力信号ＶＨ，ＶＬの立ち上がり時間及び立下り時間が長くなる。この結果、比較器３で出力信号ＶＬと基準値Ｖｓとを比較してデジタル信号Ｄｏｕｔを生成すると、入力電流Ｉｉｎの時間幅ｔ１とデジタル信号Ｄｏｕｔの時間幅ｔ２との誤差が大きくなる。
【００１２】
従って、入力電流Ｉｉｎに基づく正確なデジタル信号Ｄｏｕｔを出力することができないという問題点がある。
この発明の目的は、入力信号の大小に関わらず、入力信号の時間幅を忠実に再生し得る入力回路を提供することにある。
【００１３】
【課題を解決するための手段】
入力信号を信号電圧に変換する信号電圧生成部と、基準電圧を生成する基準電圧生成部と、前記信号電圧を所定電圧以内にクランプする信号電圧クランプ回路とを備えた入力回路で、前記基準電圧生成部には、前記信号電圧クランプ回路の動作時に動作して、前記基準電圧と信号電圧との電位差が所定電圧となるように前記基準電圧をクランプする基準電圧クランプ回路を備えた。
【００１４】
【発明の実施の形態】
（第一の実施の形態）
図１は、第一の実施の形態を示す。この実施の形態は、前記従来例にＮＰＮトランジスタＴｒ３と、ダイオードＤ２を付加したものであり、その他の構成は前記従来例と同様である。
【００１５】
図１において、抵抗Ｒ１（第一の変換素子）、トランジスタＴｒ１（信号電流生成素子）、電流源１ａ及び入力電流Ｉｉｎは、信号電圧生成部を構成する。抵抗（第二の変換素子）Ｒ２、トランジスタＴｒ２（基準電流生成素子）及び電流源１ｂは基準電圧生成部を構成する。また、ダイオードＤ１は信号電圧クランプ回路を構成するクランプ素子であり、ダイオードＤ２（クランプ素子）及びトランジスタＴｒ３（第一の分流回路）は基準電圧クランプ回路を構成する。
【００１６】
前記トランジスタＴｒ１，Ｔｒ２とトランジスタＴｒ３のサイズ比は、Ｎ：１に設定され、この実施の形態ではＮ＝２０に設定される。
前記トランジスタＴｒ３のエミッタは、トランジスタＴｒ１のエミッタに接続され、コレクタはトランジスタＴｒ２のコレクタに接続される。トランジスタＴｒ３のベースには、トランジスタＴｒ１，Ｔｒ２と同一のベース電流が供給される。
【００１７】
前記ダイオードＤ２は、そのアノードを電源Ｖ１側として前記抵抗Ｒ２に並列に接続される。そして、コレクタ電位Ｖａ（信号電圧），コレクタ電位Ｖｂ（基準電圧）が前記ローパスフィルタ１を介して増幅器２に出力される。
【００１８】
このように構成された入力回路では、入力電流（入力信号）Ｉｉｎが入力されて、トランジスタＴｒ１，Ｔｒ３のエミッタに電流Ｉ１＋Ｉｉｎが供給されるとき、そのエミッタ電流はトランジスタＴｒ１，Ｔｒ３のサイズ比に応じて分配される。
【００１９】
すなわち、トランジスタＴｒ１，Ｔｒ３のコレクタ電流Ｉ１Ａ，Ｉ１Ｂは、次式で表される。
【００２０】
【数１】
2004096432.tif 000003
入力電流Ｉｉｎが定電流Ｉ１より十分小さく、ダイオードＤ１，Ｄ２がいずれもオンしない状態では、コレクタ電位Ｖａ，Ｖｂの差電圧ΔＶは、Ｉ１Ａ×Ｒ１と、（Ｉ２＋Ｉ１Ｂ）×Ｒ２との差となり、
【００２１】
【数２】
2004096432.tif 000004
で求められる。
【００２２】
また、次段でＤＣ成分を遮断するローパスフィルタ１を挿入するので、差電圧ΔＶは交流信号分のみの差電圧でよい。従って、差電圧ΔＶは
【００２３】
【数３】
2004096432.tif 000005
となる。従って、Ｎの値を大きくするほど、差電圧信号に寄与する入力電流Ｉｉｎの減少を抑制することが可能となる。すなわち、入力感度の低下を抑制することができる。
【００２４】
一方、入力電流Ｉｉｎが増大してＩ１Ａ≫Ｉ１、Ｉ１Ｂ≫Ｉ２となり、ダイオードＤ１，Ｄ２がともにオンする状態となると、コレクタ電位Ｖａ，Ｖｂは電源Ｖ１からダイオードＤ１，Ｄ２の順方向電圧降下分低下した電位となる。
【００２５】
そして、その差電圧ΔＶは
【００２６】
【数４】
2004096432.tif 000006
で表される。ここで、Ｉ１Ｂ／Ｉ１ＡはＮ＝２０の場合、１／２０であり、ΔＶは約７８ｍＶとなる。
【００２７】
すなわち、ダイオードＤ１，Ｄ２に流れる電流差により、ダイオードＤ１，Ｄ２の順方向電圧降下に差が生じ、その電位差がローパスフィルタ１に出力される。
【００２８】
上記のように構成された入力回路では、次に示す作用効果を得ることができる。
（１）入力電流Ｉｉｎが小さい場合には、入力電流Ｉｉｎに基づく信号電圧Ｖａと、基準電圧Ｖｂとの電位差をローパスフィルタ１に出力することができる。従って、比較器３から入力電流Ｉｉｎの時間幅に基づく正確なデジタル信号Ｄｏｕｔを出力することができる。
（２）入力電流Ｉｉｎが増大して、ダイオードＤ１がオンされるとき、ダイオードＤ２もオンさせて、信号電圧Ｖａと基準電圧Ｖｂの電位差を縮小することができる。従って、入力電流Ｉｉｎが増大しても、入力電流Ｉｉｎの時間幅に基づく正確なデジタル信号Ｄｏｕｔを出力することができる。
（３）トランジスタＴｒ１とトランジスタＴｒ３のサイズを適宜に設定することにより、ダイオードＤ１がオンしないときには、入力電流Ｉｉｎに対する感度を確保することができる。
（第二の実施の形態）
図２は、第二の実施の形態を示す。この実施の形態は、前記第一の実施の形態のダイオードＤ１，Ｄ２をＮＰＮトランジスタＴｒ４，Ｔｒ５に置き換えたものであり、その他の構成は第一の実施の形態と同様である。
【００２９】
トランジスタＴｒ４のコレクタは電源Ｖ１に接続され、エミッタはトランジスタＴｒ１のコレクタに接続される。トランジスタＴｒ５のコレクタは電源Ｖ１に接続され、エミッタはトランジスタＴｒ２のコレクタに接続される。前記トランジスタＴｒ４，Ｔｒ５のベースには同一の定電圧であるバイアス電圧ＶＢが入力される。
【００３０】
このような構成により、入力電流Ｉｉｎが増大して、信号電圧Ｖａ及び基準電圧Ｖｂがバイアス電圧ＶＢよりトランジスタＴｒ４，Ｔｒ５のベース・エミッタ間電圧降下分以上低下すると、同トランジスタＴｒ４，Ｔｒ５がオンされて、第一の実施の形態のダイオードＤ１，Ｄ２と同様に動作する。
【００３１】
従って、この実施の形態では、前記第一の実施の形態と同様な作用効果を得ることができる。また、トランジスタＴｒ４，Ｔｒ５のバイアス電圧ＶＢを選択することにより、信号電圧Ｖａ及び基準電圧Ｖｂをクランプする電圧を適宜に設定することができる。
（第三の実施の形態）
図３は、第三の実施の形態を示す。この実施の形態は、前記第二の実施の形態のトランジスタＴｒ１〜Ｔｒ５をＰＮＰトランジスタＴｒ６〜Ｔｒ１０に置き換え、その他の回路素子及び電源をＰＮＰトランジスタに対応して変更したものである。各トランジスタのサイズ比等の条件は第二の実施の形態と同様である。
【００３２】
この実施の形態では、入力電流Ｉｉｎがフォトダイオードから流入するような回路構成に適合する。そして、入力電流Ｉｉｎが増大したとき、信号電圧Ｖａ及び基準電圧Ｖｂの上昇をクランプして、第二の実施の形態と同様な作用効果を得ることができる。
（第四の実施の形態）
図４は、第四の実施の形態を示す。この実施の形態は、前記第一の実施の形態にＮＰＮトランジスタＴｒ１１（第二の分流回路）を付加したものであり、その他の構成は第一の実施の形態と同様である。
【００３３】
前記トランジスタＴｒ１１のコレクタは、前記トランジスタＴｒ１のコレクタに接続され、エミッタは前記トランジスタＴｒ２のエミッタに接続されている。前記トランジスタＴｒ１１のベースには前記トランジスタＴｒ１〜Ｔｒ３と共通のベース電流が供給される。
【００３４】
前記トランジスタＴｒ２とトランジスタＴｒ１１とのサイズ比は、前記トランジスタＴｒ１とトランジスタＴｒ３と同様に、Ｎ：１に設定される。そして、トランジスタＴｒ１，Ｔｒ３の関係と同様にトランジスタＴｒ２とトランジスタＴｒ１１とにＮ：１のコレクタ電流が流れる。
【００３５】
このように構成された入力回路では、入力電流Ｉｉｎが増大してダイオードＤ１，Ｄ２がオンするとき、前記第一の実施の形態と同様な作用効果を得ることができる。
【００３６】
また、トランジスタＴｒ１，Ｔｒ３と、トランジスタＴｒ２，Ｔｒ１１との動作により、回路の対称性が向上するので、信号電圧Ｖａと基準電圧ＶｂとのＤＣ電圧差を打ち消すことができる。特に、入力電流Ｉｉｎが小さくダイオードＤ１，Ｄ２がオンされないとき、第一の実施の形態に比して、電源等からの外来ノイズの除去効果を向上させることができる。
（第五の実施の形態）
図５は、第五の実施の形態を示す。この実施の形態は、前記第四の実施の形態のトランジスタＴｒ１〜Ｔｒ３，トランジスタＴｒ１１を、ＮチャネルＭＯＳトランジスタＴｒ１２〜Ｔｒ１５に置き換えたものであり、各トランジスタＴｒ１２〜Ｔｒ１５のサイズの設定は、第四の実施の形態と同様である。
【００３７】
このような構成により、第四の実施の形態と同様な作用効果を得ることができる。また、ＭＯＳトランジスタはゲート長及びゲート幅でサイズの設定を行うので、バイポーラトランジスタに比して、サイズの設定をより正確に行うことができる。
（第六の実施の形態）
図６は、第六の実施の形態を示す。この実施の形態は、前記第四の実施の形態のトランジスタＴｒ１〜Ｔｒ３，Ｔｒ１１をＰＮＰトランジスタＴｒ１６〜Ｔｒ１９に置き換え、その他の回路素子及び電源をＰＮＰトランジスタに対応して変更したものである。各トランジスタのサイズ比等の条件は第四の実施の形態と同様である。
【００３８】
この実施の形態では、入力電流Ｉｉｎがフォトダイオードから流入するような回路構成に適合する。そして、入力電流Ｉｉｎが増大したとき、信号電圧Ｖａ及び基準電圧Ｖｂの上昇をクランプして、第四の実施の形態と同様な作用効果を得ることができる。
（第七の実施の形態）
図７は、第七の実施の形態を示す。この実施の形態は、前記第五の実施の形態のトランジスタＴｒ１２〜Ｔｒ１５をＰチャネルＭＯＳトランジスタＴｒ２０〜Ｔｒ２３に置き換え、その他の回路素子及び電源をＰチャネルＭＯＳトランジスタに対応して変更したものである。各トランジスタのサイズ比等の条件は第五の実施の形態と同様である。
【００３９】
このような構成により、第五の実施の形態と同様な作用効果を得ることができる。
上記実施の形態は、次に示すように変更することもできる。
・第二の実施の形態において、トランジスタＴｒ４，Ｔｒ５のベースに電源Ｖ１を供給してもよい。
（付記１）入力信号を信号電圧に変換する信号電圧生成部と、
基準電圧を生成する基準電圧生成部と、
前記信号電圧を所定電圧以内にクランプする信号電圧クランプ回路とを備えた入力回路であって、
前記基準電圧生成部には、前記信号電圧クランプ回路の動作時に動作して、前記基準電圧と信号電圧との電位差が所定電圧となるように前記基準電圧をクランプする基準電圧クランプ回路を備えたことを特徴とする入力回路。（１）
（付記２）前記信号電圧生成部は、入力信号に基づいて信号電流を生成する信号電流生成素子と、前記信号電流を前記信号電圧に変換する第一の変換素子とから構成し、
前記信号電圧クランプ回路は、前記第一の変換素子に並列に接続されたクランプ素子で構成し、
前記基準電圧生成部は、基準電流を生成する基準電流生成素子と、前記基準電流を前記基準電圧に変換する第二の変換素子とから構成し、
前記基準電圧クランプ回路は、前記信号電流の一部を前記第二の変換素子に供給する第一の分流回路と、前記第二の変換素子に並列に接続されたクランプ素子とから構成したことを特徴とする付記１記載の入力回路。（２）
（付記３）前記基準電圧生成部には、前記基準電流の一部を前記第一の変換素子に供給する第二の分流回路を備え、該第二の分流回路と前記第一の分流回路とは等しい電流を供給することを特徴とする付記２記載の入力回路。（３）
（付記４）前記クランプ素子をダイオードで構成し、該ダイオードの順方向電圧降下を利用してクランプすることを特徴とする付記２または３記載の入力回路。（４）
（付記５）前記クランプ素子をバイポーラトランジスタで構成し、ベースに定電圧を供給した該バイポーラトランジスタのベース・エミッタ間電圧降下を利用してクランプすることを特徴とする付記２または３記載の入力回路。（５）
（付記６）前記信号電流生成素子及び基準電流生成素子をＮＰＮトランジスタで構成したことを特徴とする付記２乃至５のいずれかに記載の入力回路。
（付記７）前記信号電流生成素子及び基準電流生成素子をＰＮＰトランジスタで構成したことを特徴とする付記２乃至５のいずれかに記載の入力回路。
（付記８）前記信号電流生成素子及び基準電流生成素子をＮチャネルＭＯＳトランジスタで構成したことを特徴とする付記２乃至５のいずれかに記載の入力回路。
（付記９）前記信号電流生成素子及び基準電流生成素子をＰチャネルＭＯＳトランジスタで構成したことを特徴とする付記２乃至５のいずれかに記載の入力回路。
（付記１０）付記１乃至９のいずれかに記載の記基準電圧及び信号電圧から直流成分を除去するローパスフィルタと、直流成分を除去した基準電圧と信号電圧との電位差を増幅する増幅する増幅回路と、前記増幅回路の出力信号を所定のしきい値と比較してデジタル値に変換する比較器とを備えたことを特徴とする入力回路。
【００４０】
【発明の効果】
以上詳述したように、この発明は入力信号の大小に関わらず、入力信号の時間幅を忠実に再生し得る入力回路を提供することができる。
【図面の簡単な説明】
【図１】第一の実施の形態を示す回路図である。
【図２】第二の実施の形態を示す回路図である。
【図３】第三の実施の形態を示す回路図である。
【図４】第四の実施の形態を示す回路図である。
【図５】第五の実施の形態を示す回路図である。
【図６】第六の実施の形態を示す回路図である。
【図７】第七の実施の形態を示す回路図である。
【図８】従来例を示す回路図である。
【図９】従来例の動作を示す信号波形図である。
【符号の説明】
Ｉｉｎ　　　　入力信号（入力電流）
Ｖａ　　　　信号電圧
Ｖｂ　　　　基準電圧
１ａ，Ｔｒ１，Ｒ１　　　　信号電圧生成部
１ｂ，Ｔｒ２，Ｒ２　　　　基準電圧生成部
Ｄ１　　　　信号電圧クランプ回路
Ｔｒ２，Ｄ２　　　基準電圧クランプ回路
【図１】
2004096432.tif 000007
【図２】
2004096432.tif 000008
【図３】
2004096432.tif 000009
【図４】
2004096432.tif 000010
【図５】
2004096432.tif 000011
【図６】
2004096432.tif 000012
【図７】
2004096432.tif 000013
【図８】
2004096432.tif 000014
【図９】
2004096432.tif 000015