【手続補正書】
【提出日】平成24年9月12日(2012.9.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スイッチング回路装置の結合コンデンサ（ＣＣ）の両端子間に誤差電圧（Ｖｅｒｒ）を発生させ、前記誤差電圧（Ｖｅｒｒ）を増幅して積分するための方法であり、該方法は、前記スイッチング回路装置と、前記スイッチング回路装置を制御するクロック発生器（ＣＧＥＮ）と、を備えるシステムで使用され、前記スイッチング回路装置は、基準電圧（ＶＲ）、スイッチドキャパシタ（ＣＳＷ）、前記スイッチドキャパシタ（ＣＳＷ）を充電するためのバイアス電流（ＩＢＢ）、前記結合コンデンサ（ＣＣ）を介して前記誤差電圧（Ｖｅｒｒ）を受け取る増幅器（ＡＭＰ）、及び前記増幅された誤差電圧（Ｖｅｒｒ）を積分する積分コンデンサ（ＣＩＮＴ）を更に備える方法であって、
３つの重複しない段階、即ち充電段階（ｐｈ１）、保持段階（ｐｈ２）、及び放電段階（ｐｈ３）の実行から成る方法において、
前記充電段階（ｐｈ１）の間に、
-前記スイッチドキャパシタ（ＣＳＷ）を充電する段階と、
-前記増幅器（ＡＭＰ）をオートゼロにして、それによってその入力がその静止動作点にとどまるようにされる段階と、
を実行し、
前記保持段階（ｐｈ２）の間に、
-前記充電段階（ｐｈ１）の終了時に達する充電電圧で前記スイッチドキャパシタ（ＣＳＷ）を保持する段階と、
-前記スイッチドキャパシタ（ＣＳＷ）を前記結合コンデンサ（ＣＣ）に接続する段階と、
-前記増幅器（ＡＭＰ）のオートゼロイング構成を維持する段階と、
を実行し、
前記放電段階（ｐｈ３）の間に、
-前記スイッチドキャパシタ（ＣＳＷ）を放電する段階と、
-前記結合コンデンサ（ＣＣ）から前記スイッチドキャパシタ（ＣＳＷ）を分離し、前記基準電圧（ＶＲ）を前記結合コンデンサ（ＣＣ）に接続し、それによって前記結合コンデンサ（ＣＣ）の両端子間の前記誤差電圧（Ｖｅｒｒ）を格納する段階であって、前記誤差電圧（Ｖｅｒｒ）は前記基準電圧（ＶＲ）と前記充電電圧との差である段階と、
-前記増幅器（ＡＭＰ）を使用して前記誤差電圧（Ｖｅｒｒ）を増幅し、前記積分された増幅誤差電圧（ＶＩＮＴ）を得るために、前記増幅誤差電圧を前記積分コンデンサ（ＣＩＮＴ）に積分する段階と、
を実行し、
前記３つの段階は連続的に順次繰り返されることを特徴とする方法。
【請求項２】
前記システムが前記クロック発生器（ＣＧＥＮ）を駆動するための発振器（ＸＯＳＣ）を更に備え、前記積分した増幅誤差電圧（ＶＩＮＴ）を使用して前記バイアス電流（ＩＢＢ）を制御する段階を更に含む請求項１記載の方法。
【請求項３】
前記スイッチング回路が基準抵抗（ＲＲＥＦ）を更に備え、前記システムが制御発振器（ＩＣＯ）及び周波数分割器（ＤＩＶ）を更に備え、
-前記基準電圧（ＶＲ）を発生させるために基準バイアス電流（ＩＢＲ）を前記基準抵抗（ＲＲＥＦ）に強制的に通過させる段階と、
-出力クロック（ＣＫＯＵＴ）を与えるために、前記積分した増幅誤差電圧（ＶＩＮＴ）を使用して前記制御発振器を駆動する段階と、
-前記周波数分割器を使用して、前記出力クロック（ＣＫＯＵＴ）を任意に分割する段階と、
-前記任意に分割された出力クロックを用いてクロック発生器（ＣＧＥＮ）を駆動する段階と、
を含む請求項１記載の方法。
【請求項４】
基準電圧（ＶＲ）、スイッチドキャパシタ（ＣＳＷ）、バイアス電流（ＩＢＢ）、結合コンデンサ（ＣＣ）を介して誤差電圧（Ｖｅｒｒ）を受け取る増幅器（ＡＭＰ）、前記増幅誤差電圧を積分する積分コンデンサ（ＣＩＮＴ）、及び複数のスイッチを備えるスイッチング回路装置において、前記結合コンデンサ（ＣＣ）の両端子間の前記誤差電圧（Ｖｅｒｒ）を発生させるためのシステムであって、
前記複数のスイッチは、
前記スイッチドキャパシタ（ＣＳＷ）が前記バイアス電流（ＩＢＢ）により充電されるか、又は現在の充電で保持されるか、又は放電され、
前記スイッチドキャパシタ（ＣＳＷ）又は前記基準電圧が前記結合コンデンサ（ＣＣ）に接続され、
前記増幅器（ＡＭＰ）がオートゼロされ、それによってその入力がその静止動作点にとどまるか、又は前記誤差電圧（Ｖｅｒｒ）を増幅するようにされ、
前記増幅器（ＡＭＰ）の出力が前記積分コンデンサ（ＣＩＮＴ）に接続されるか又はそれから分離されることを可能にするように構成され、
クロック発生器（ＣＧＥＮ）を更に備えるシステムにおいて、前記クロック発生器は、３つの重複しない段階、即ち充電段階（ｐｈ１）、保持段階（ｐｈ２）、及び放電段階（ｐｈ３）を繰り返すことによって前記スイッチング回路を制御するように構成され、そこにおいて
-前記充電段階（ｐｈ１）の間に、前記スイッチドキャパシタ（ＣＳＷ）は前記バイアス電流（ＩＢＢ）により充電され、前記増幅器（ＡＭＰ）はオートゼロされ、それによってその入力はその静止動作点にとどまるようにされ、
-前記保持段階（ｐｈ２）の間に、前記スイッチドキャパシタ（ＣＳＷ）の充電は中止され、それによって前記スイッチドキャパシタを充電電圧に保持し、前記スイッチドキャパシタ（ＣＳＷ）は前記結合コンデンサ（ＣＣ）に切り換えられ、前記増幅器（ＡＭＰ）のオートゼロ状態は維持され、
-前記放電段階（ｐｈ３）の間に、前記スイッチドキャパシタ（ＣＳＷ）は放電され、前記基準電圧（ＶＲ）は前記結合コンデンサ（ＣＣ）へ切り換えられ、それによって前記結合コンデンサ（ＣＣ）の両端子間の前記誤差電圧（Ｖｅｒｒ）を格納し、前記誤差電圧（Ｖｅｒｒ）は前記基準電圧（ＶＲ）と前記充電電圧との差であり、前記誤差電圧（Ｖｅｒｒ）は前記増幅器（ＡＭＰ）により増幅され、前記増幅誤差電圧は、積分された増幅誤差電圧（ＶＩＮＴ）を与えるために前記積分コンデンサ（ＣＩＮＴ）に積分されることを特徴とするシステム。
【請求項５】
前記スイッチング回路が、前記バイアス電流（ＩＢＢ）によって連続してバイアスされるバッファコンデンサ（ＣＢ）を更に備える請求項４記載のシステム。
【請求項６】
前記増幅器（ＡＭＰ）が増幅要素（ＭＡＭＰ）を備え、前記増幅要素（ＭＡＭＰ）は増幅器バイアス電流（ＩＢＡ）によってバイアスされるＮ型ＭＯＳトランジスタであり、前記オートゼロイングが前記増幅器の出力をその入力に接続することにより達成される請求項４又は５のいずれか１項に記載のシステム。
【請求項７】
前記スイッチング回路装置は、前記積分した増幅誤差電圧（ＶＩＮＴ）を出力電流（ＩＯＵＴ）に変換するための出力ドライバーと、前記基準電圧（ＶＲ）を発生するバンドギャップ基準電圧発生器（ＢＧ）と、前記クロック発生器（ＣＧＥＮ）を駆動するための発振器（ＸＯＳＣ）と、を更に備え、前記出力電流（ＩＯＵＴ）は、前記バイアス電流（ＩＢＢ）及び前記増幅器バイアス電流（ＩＢＡ）を制御するために電流ミラー構成において使用される請求項４ないし６のいずれか１項に記載のシステム。
【請求項８】
前記スイッチング回路装置が、前記出力電流（ＩＯＵＴ）の電源リップルに対する感度を減らすために、前記増幅器出力と積分コンデンサ（ＣＩＮＴ）との間に接続されるフォールディング・カスコード段（ＦＣＡＳＣ）を更に備える請求項４ないし７のいずれか１項に記載のシステム。
【請求項９】
前記基準電圧（ＶＲ）が基準バイアス電流（ＩＢＲ）を基準抵抗（ＲＲＥＦ）に強制的に通過させることによって発生し、前記基準バイアス電流（ＩＢＲ）は電流ミラー構成によって前記バイアス電流（ＩＢＢ）に関連し、前記スイッチング回路装置が前記積分した増幅誤差電圧（ＶＩＮＴ）を出力電流（ＩＯＵＴ）に変換し、電流ミラー構成を用いて前記出力電流（ＩＯＵＴ）と比例した前記増幅器バイアス電流（ＩＢＡ）を発生させるための出力ドライバーを更に備え、該システムが電流制御発振器（ＩＣＯ）及びクロックデバイダー（ＤＩＶ）を更に備え、前記電流制御発振器（ＩＣＯ）は出力クロック（ＣＫＯＵＴ）を与えるために前記出力電流（ＩＯＵＴ）により駆動され、前記フィードバック構成が、前記クロック発生器（ＣＧＥＮ）を制御するためのクロックデバイダー出力の使用を含む請求項６記載のシステム。
【請求項１０】
前記スイッチング回路が、起動電流を前記積分コンデンサ（ＣＩＮＴ）に注入することによって、前記出力電流（ＩＯＵＴ）がゼロではないことを確実にするための起動回路（ＳＴＡＲＴ）を更に備える請求項４ないし９のいずれか１項に記載のシステム。
【請求項１１】
前記スイッチング回路のコンデンサのうちの少なくとも１つが、寄生容量から少なくとも部分的に作られる請求項４ないし１０のいずれか１項に記載のシステム。
【請求項１２】
前記スイッチング回路装置が、前記基準抵抗（ＲＲＥＦ）の抵抗率の変化を補償するためのシステムを備え、前記補償システムは次の準備のうちの少なくとも１つを備える、即ち
-前記基準抵抗（ＲＲＥＦ）は、抵抗部分が関与するか、又は前記基準抵抗（ＲＲＥＦ）の全抵抗から除外されることを可能にするために、少なくとも１つのプログラム可能なスイッチとそれぞれ関連した前記複数の抵抗部分とから成り、
-前記スイッチドキャパシタ（ＣＳＷ）は、容量部分が関与するか、又は前記スイッチドキャパシタ（ＣＳＷ）の全容量から除外されることを可能にするために、少なくとも１つのプログラム可能なスイッチとそれぞれ関連した前記複数の容量部分とから成り、
-前記電流ミラー構成のいずれかの少なくとも１つのブランチが少なくとも１つのトランジスタ及び複数のトランジスタの並列部分を備え、前記トランジスタの部分は、前記部分が前記ブランチに含まれるか又は前記ブランチから除外されることを可能にするために、プログラム可能なスイッチを介して前記ブランチに接続している請求項９ないし１１のいずれか１項に記載のシステム。
【請求項１３】
前記スイッチング回路装置が、前記基準抵抗（ＲＲＥＦ）の値の変化及び／又は温度変化に起因する前記スイッチドキャパシタ（ＣＳＷ）の値の変化を補償するためのシステムを更に備え、前記システムはその値が温度と比例している電流の一部を反映するための温度補償電流ミラーを備え、電流の前記部分は、前記バイアス電流（ＩＢＢ）か、又は前記基準バイアス電流（ＩＢＲ）を調整するために用いられる請求項４記載のシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
【図１ａ】従来のスイッチドキャパシタ電流発生回路の略図である。
【図１ｂ】図１ａに示されるような従来のスイッチドキャパシタ電流発生回路から生じる波形である。
【図２】本発明において提案される解決案の略図である。
【図３】本発明の実施形態による３つの段階の間に実行される動作を示す。
【図４】３つの段階及び本発明の実施形態によるそれらの段階の間に実行される一組の動作のタイミング図を示す。
【図５】図２の略図と関連するタイミング図である。
【図６】閉ループ回路における本発明の実施形態の略図であり、そこにおいて前記閉ループ回路は、実質的に一定で高精度の出力電流を供給し、図１ａの従来回路のいくらかの欠陥を解決するように設計されている。
【図７】閉ループ回路における本発明の実施形態の略図であり、そこにおいて前記閉ループ回路は、実質的に一定で高精度の出力クロックを提供するように設計されている。
【図８】電流ミラー・トポロジに配置された一群のトランジスタ・ブランチの１つのブランチの電流を変更するためにプログラム可能なスイッチを用いて、製造プロセスによって生じる変動に起因するスイッチング回路装置の動作特性における変動を補償するために用いられる方法を示す。
【図９】温度の変動に起因する動作特性における変動を補償するためのスイッチング回路装置において使用される解決案の略図を示す。
【発明を実施するための形態】