【手続補正書】
【提出日】平成26年4月24日(2014.4.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
単結晶形態の半導体領域であって、表面及び該表面において露出している表面コンタクトと、前記表面に隣接する能動回路素子と、前記表面から離れている裏面と、部分的に前記単結晶半導体領域の厚さ方向に前記裏面に向かって延在し、多結晶半導体材料及び金属のうちの１つ又は複数を含む第２の領域であって、前記単結晶半導体領域から無機誘電体層によって絶縁されている第２領域とを有する半導体領域と、前記裏面から部分的に前記単結晶半導体領域の厚さ方向に延在する開口部とを備える超小型電子素子であって、前記超小型電子素子が完全に前記表面と前記裏面との間に配置された少なくとも１つのビアを更に有し、前記表面コンタクト及び前記第２の領域が、間接的にのみ電気的に接続されており、該間接的な電気的接続が前記ビアを介して延在している超小型電子素子と、
前記第２の領域に電気的に接続され、外部回路素子との電気的接続のために前記裏面において露出している裏面コンタクトと
を具備する、超小型電子ユニット。
【請求項２】
前記超小型電子素子が、前記開口部内のポリマ誘電体と、前記裏面コンタクト及び前記第２の領域と電気的に接続されかつ少なくとも前記開口部内に延在する導電性相互接続とを更に具備し、前記ポリマ誘電体が、前記導電性相互接続を前記単結晶半導体領域から分離し、
（ａ）前記導電性相互接続が前記開口部の輪郭に沿う、
（ｂ）垂直方向が、前記表面と前記裏面との間の前記超小型電子素子の厚さの方向であり、前記導電性相互接続が、前記第２の領域と前記裏面コンタクトとの間を第１の方向に延在し、前記第１の方向が少なくとも実質的に垂直である、
（ｃ）前記ポリマ誘電体が前記第１の方向に延在する穴を備え、該穴に隣接する前記開口部の表面が、前記表面に向かって第２の方向に延在し、前記第２の方向が、前記第１の方向に対して鋭角に延在している、及び
（ｄ）前記表面コンタクトが、前記ビアに接続された少なくとも１つの金属配線を介して前記第２の領域に電気的に接続され、前記ビア及び前記少なくとも１つの金属配線が、前記超小型電子素子の前記表面と前記単結晶半導体領域との間の誘電体領域内に配置されている
の少なくとも１つを満たす、請求項１に記載の超小型電子ユニット。
【請求項３】
前記第２の領域がタングステンを含む、請求項１に記載の超小型電子ユニット。
【請求項４】
前記第２の領域が多結晶半導体材料を含む、請求項１に記載の超小型電子ユニット。
【請求項５】
前記開口部が前記裏面から前記表面に向かって延在する第１の開口部を含み、該第１の開口部が前記第１の方向において第１の幅を有し、第２の開口部が前記第１の開口部から前記表面に向かって延在し、前記第２の開口部が、前記第１の開口部及び前記第２の開口部が接する場所において前記第１の幅より小さい第２の幅を有し、前記第２の領域の少なくとも一部が前記第２の開口部内で露出し、前記裏面コンタクトが、前記第１の開口部及び前記第２の開口部を介して前記第２の領域に電気的に接続されており、
（ｅ）前記第２の幅が前記第２の領域の前記幅より大きい、
（ｆ）前記第２の開口部が、前記表面に向かう方向において小さくなるように先細りにされている、及び
（ｇ）前記第１の開口部が、前記第２の開口部に向かう方向において小さくなるように先細りにされている
の少なくとも１つを満たす、請求項１に記載の超小型電子ユニット。
【請求項６】
（ｈ）前記超小型電子素子が、前記開口部内に露出している複数の前記第２の領域を備え、複数の前記裏面コンタクトが、前記開口部を介して前記複数の第２の領域に電気的に接続されている、
（ｉ）前記複数の裏面コンタクトが前記開口部の上に重なり、前記超小型電子素子が、前記第２の領域から前記裏面コンタクトまで延在する複数の導電性相互接続を更に備える、及び
（ｊ）垂直方向が、前記表面と前記裏面との間の前記超小型電子素子の厚さの方向であり、前記導電性相互接続が、前記第２の領域と前記裏面コンタクトとの間を前記垂直方向に延在している
の少なくとも１つを満たす、請求項１に記載の超小型電子素子。
【請求項７】
請求項１〜６のいずれかに記載の構造体と、
該構造体に電気的に接続された１つ又は複数の他の電子コンポーネント、並びに、該構造体及び該他の電子コンポーネントが取り付けられているハウジングの少なくとも１つと
を具備するシステム。
【請求項８】
超小型電子ユニットを製造する方法であって、
単結晶形態の半導体領域を備える超小型電子素子を準備するステップであって、前記超小型電子素子が、表面及び該表面において露出している表面コンタクトと、前記表面に隣接する能動回路素子と、前記表面から離れている裏面と、前記表面の下方に配置された多結晶半導体又はタングステンの犠牲材料の第２の領域とを有し、該第２の領域が、部分的に前記単結晶半導体領域の厚さ方向に前記裏面に向かって延在し、前記単結晶半導体領域から絶縁されており、該超小型電子素子が、完全に前記表面と前記裏面との間に配置された少なくとも１つのビアを有し、前記表面コンタクト及び前記第２の領域が、間接的にのみ電気的に接続され、該間接的な電気的接続が前記ビアを介して延在するステップと、
前記裏面から延在し前記第２の領域を露出させる開口部を通して施される処理により、前記第２領域の前記犠牲材料の少なくとも一部を除去するステップと、
前記除去された犠牲材料に少なくとも部分的に置き換わる導電性領域を形成するステップと、
前記導電性領域に電気的に接続され、かつ回路素子との電気的接続のために前記裏面において露出している裏面コンタクトを形成するステップと
を含む超小型電子ユニットを製造する方法。
【請求項９】
前記超小型電子素子が準備された状態において、該超小型電子素子の前記表面コンタクトが、前記ビアに接続された少なくとも１つの金属配線を介して前記第２の領域に電気的に接続され、前記ビア及び前記少なくとも１つの金属配線が、前記超小型電子素子の前記表面と前記単結晶半導体領域との間の誘電体領域内に配置される、請求項８に記載の方法。
【請求項１０】
前記裏面から前記表面に向かって延在する第１の開口部を形成するステップと、前記第１の開口部内に第１の層を形成するステップと、次いで、前記第１の層の開口部を通して前記単結晶半導体領域の材料を除去して、前記第１の開口部から前記表面に向かって延在する第２の開口部を形成するステップとにより、前記開口部を形成するステップを更に含み、前記犠牲材料の少なくとも一部を除去するステップが、前記第１の開口部及び前記第２の開口部を通して施される処理によって行われる、請求項８に記載の方法。
【請求項１１】
（ｋ）誘電体領域が、前記単結晶半導体領域から前記第２の領域を分離し、前記裏面コンタクトを形成するステップが、少なくとも前記開口部内に前記導電性領域から離れる方向に延在する導電性相互接続を形成するステップを含み、前記裏面コンタクトが前記導電性相互接続と電気的に接続される、及び
（ｌ）前記誘電体領域が無機誘電材料を含み、前記第１の層を形成するステップが、前記開口部の少なくとも内面にポリマ材料を堆積させるステップを含む
の少なくとも１つを満たす、請求項８に記載の方法。
【請求項１２】
（ｍ）前記除去するステップが、前記誘電体領域に対して前記多結晶半導体材料を選択的に除去し、任意選択的に、前記ポリマ材料を電気化学的に堆積させる、
（ｎ）前記第１の層を形成するステップが、少なくとも前記第１の開口部の内面にポリマを電気化学的に堆積させることによって、前記第１の開口部の内側を覆う誘電体層を形成するステップを含む、及び
（ｏ）前記方法が、フォトリソグラフィ又はレーザーを用いて、前記第１の層における前記開口部の範囲及び位置を画定するステップを更に含む
の少なくとも１つを満たす、請求項１１に記載の方法。
【請求項１３】
（ｐ）前記第１の層を除去するステップと、次いで、前記第１の開口部及び前記第２の開口部の内面に誘電体層を形成するステップと、次いで、前記裏面コンタクトを含む導電性構造体を形成するステップとを更に含み、前記導電性構造体が前記誘電体層によって前記単結晶半導体領域から絶縁される、
（ｑ）前記裏面コンタクトを形成するステップが、前記第２の開口部の少なくとも内面に誘電体層を形成するステップと、次いで、少なくとも前記第２の開口部を導電材料で充填するステップとを含む、及び
（ｒ）前記裏面コンタクトを形成するステップが、前記第２の開口部内に第２の誘電体層を形成するステップと、次いで、前記第２の誘電体層の表面に金属層を堆積させるステップとを含み、前記金属層が少なくとも前記第２の開口部の輪郭に沿う
の少なくとも１つを満たす、請求項１１に記載の方法。
【請求項１４】
前記第２の領域がタングステンを含む、請求項８〜１３のいずれかに記載の方法。
【請求項１５】
前記第２の領域が多結晶半導体材料を含む、請求項８〜１３のいずれかに記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
上記で検討した特徴のこれらの変形形態及び組み合わせ、並びに他の変形形態及び組み合わせは、本発明から逸脱することなく利用することができるので、好ましい実施形態の上述した説明は、特許請求の範囲によって規定される本発明を限定するものではなく例示するものとして受け取られるべきである。
（実施形態例）
［請求項１］
単結晶形態の半導体領域を備え、第１の方向に延在する表面と、該表面に隣接する能動回路素子と、前記表面から離れている裏面と、該裏面に向かって延在しかつ無機誘電体層によって前記半導体領域から絶縁されている導電性ビアと、前記裏面から部分的に前記半導体領域の厚さ方向に延在する開口部とを有し、該開口部及び前記導電性ビアは前記第１の方向においてそれぞれの幅を有し、前記開口部の幅は、該開口部が前記導電性ビアと接する場所における該導電性ビアの幅より大きい、超小型電子素子と、
前記導電性ビアに電気的に接続され、外部回路素子と電気的に接続するために前記裏面において露出している裏面コンタクトと、
を具備する、超小型電子ユニット。
［請求項２］
前記開口部内のポリマ誘電体と、前記裏面コンタクト及び前記導電性ビアと電気的に接続されかつ少なくとも前記開口部内に延在する導電性相互接続とを更に具備し、前記ポリマ誘電体が、前記導電性相互接続を前記半導体領域から分離する、請求項１に記載の超小型電子ユニット。
［請求項３］
前記導電性相互接続が前記開口部の輪郭に沿う、請求項２に記載の超小型電子ユニット。
［請求項４］
垂直方向が、前記表面と前記裏面との間の前記超小型電子素子の厚さの方向であり、前記導電性相互接続が、前記導電性ビアと前記裏面コンタクトとの間を第１の方向に延在し、前記第１の方向が少なくとも実質的に垂直である、請求項２に記載の超小型電子ユニット。
［請求項５］
前記ポリマ誘電体が前記第１の方向に延在する穴を含み、該穴に隣接する前記開口部の表面が、前記表面に向かって第２の方向に延在し、前記第２の方向が、前記第１の方向に対して鋭角に延在する、請求項４に記載の超小型電子ユニット。
［請求項６］
前記導電性ビアが金属を含む、請求項１に記載の超小型電子ユニット。
［請求項７］
前記金属が、タングステン、銅、ニッケル、チタン又はアルミニウムのうちの少なくとも１つを含む、請求項１に記載の超小型電子ユニット。
［請求項８］
前記導電性ビアの少なくとも一部が多結晶半導体を含む、請求項１に記載の超小型電子ユニット。
［請求項９］
前記超小型電子素子を外部回路素子に電気的に相互接続する、前記超小型電子素子の前記表面において露出している表面コンタクトを更に具備し、前記表面が前記第１の方向に対して横切る第２の方向に延在し、前記導電性ビアは前記表面に電気的に接続され、前記導電性ビアの少なくとも１つの端部が、前記第１の方向又は前記第２の方向のうちの少なくとも一方において前記表面コンタクトの端部を越えて配置されている、請求項１に記載の超小型電子ユニット。
［請求項１０］
前記導電性ビアの前記幅が１０ミクロン以下である、請求項１に記載の超小型電子ユニット。
［請求項１１］
前記開口部が前記裏面から延在する第１の開口部を含み、該第１の開口部が前記第１の方向において第１の幅を有し、第２の開口部が前記第１の開口部から前記表面に向かって延在し、前記第２の開口部が、前記第１の開口部及び前記第２の開口部が接する場所において前記第１の幅より小さい第２の幅を有し、前記導電性ビアが前記第２の開口部内で露出し、前記裏面コンタクトが、前記第１の開口部及び前記第２の開口部を介して前記導電性ビアに電気的に接続されている、請求項１に記載の超小型電子ユニット。
［請求項１２］
前記第２の幅が前記導電性ビアの前記幅より大きい、請求項１１に記載の超小型電子ユニット。
［請求項１３］
前記第２の開口部が、前記表面に向かう方向において小さくなるように先細りにされている、請求項１１に記載の超小型電子ユニット。
［請求項１４］
前記第１の開口部が、前記第２の開口部に向かう方向において小さくなるように先細りにされている、請求項１１に記載の超小型電子ユニット。
［請求項１５］
前記超小型電子素子が、前記開口部内に露出している複数の前記導電性ビアを含み、複数の前記裏面コンタクトが、前記開口部を介して前記導電性ビアに電気的に接続されている、請求項１に記載の超小型電子ユニット。
［請求項１６］
前記導電性ビアに電気的に接続され、前記裏面コンタクトに向かって前記開口部の少なくとも一面に沿って延在する複数の導電性トレースを更に具備する、請求項１５に記載の超小型電子ユニット。
［請求項１７］
前記複数の裏面コンタクトが前記開口部の上に重なり、前記超小型電子素子が、前記導電ビアから前記裏面コンタクトまで延在する複数の導電性相互接続を更に備える、請求項１５に記載の超小型電子ユニット。
［請求項１８］
垂直方向が、前記表面と前記裏面との間の前記超小型電子素子の厚さの方向であり、前記導電性相互接続が、前記導電性ビアと前記裏面コンタクトとの間を前記垂直方向に延在している、請求項１７に記載の超小型電子ユニット。
［請求項１９］
請求項１に記載の構造体と、該構造体に電気的に接続された１つ又は複数の他の電子コンポーネントとを具備するシステム。
［請求項２０］
ハウジングを更に具備し、前記構造体及び前記他の電子コンポーネントが前記ハウジングに取り付けられる、請求項１９に記載のシステム。
［請求項２１］
超小型電子ユニットを製造する方法であって、
表面と、該表面に隣接する能動回路素子と、前記表面から離れている裏面と、該裏面に向かって延在する犠牲材料を含む領域とを有する単結晶形態の半導体領域を備えた超小型電子素子を準備するステップと、
前記裏面から延在し前記領域を露出させる開口部を通して施される処理により、前記犠牲材料の少なくとも一部を除去するステップと、
前記除去された犠牲材料に少なくとも部分的に置き換わる導電性領域を形成するステップと、
前記導電性領域に電気的に接続され、かつ回路素子との電気的接続のために前記裏面において露出している裏面コンタクトを形成するステップと、
を含む、超小型電子ユニットを製造する方法。
［請求項２２］
前記犠牲材料は、多結晶半導体又はタングステンのうちの少なくとも一方を含む、請求項２１に記載の方法。
［請求項２３］
前記開口部を形成するステップが、前記裏面から前記表面に向かって延在する第１の開口部を形成するステップと、前記第１の開口部内に第１の層を形成するステップと、次いで、前記第１の層の開口部を通して前記半導体領域の材料を除去して、前記第１の開口部から前記表面に向かって延在する第２の開口部を形成するステップとを更に含む、請求項２１に記載の方法。
［請求項２４］
前記除去するステップが、前記第１の開口部及び前記第２の開口部を通して施される処理により、前記犠牲材料の前記少なくとも一部を除去する、請求項２３に記載の方法。
［請求項２５］
前記超小型電子素子が、前記半導体領域から前記犠牲材料領域を分離する誘電体領域を更に備え、前記犠牲材料が、多結晶半導体を含み、前記除去するステップは、前記多結晶半導体の少なくとも一部を除去し、前記導電性コンタクトを形成するステップが、少なくとも前記開口部内に前記導電性ビアから離れる方向に延在する導電性相互接続を形成するステップを含み、前記裏面コンタクトが前記導電性相互接続と電気的に接続される、請求項２１に記載の方法。
［請求項２６］
前記誘電体領域が無機誘電材料を含み、前記誘電体層を形成するステップが、前記開口部の少なくとも内面にポリマ材料を堆積させるステップを含む、請求項２５に記載の方法。
［請求項２７］
前記除去するステップが、前記誘電体領域に対して前記多結晶半導体材料を選択的に除去する、請求項２３に記載の方法。
［請求項２８］
前記ポリマ材料を電気化学的に堆積させる、請求項２６に記載の方法。
［請求項２９］
前記第１の層を形成するステップが、少なくとも前記第１の開口部の内面にポリマを電気化学的に堆積させることによって、前記第１の開口部の内側を覆う誘電体層を形成するステップを含む、請求項２３に記載の方法。
［請求項３０］
フォトリソグラフィを用いて、前記第１の層における前記開口部の範囲及び位置を画定するステップを更に含む、請求項２３に記載の方法。
［請求項３１］
レーザを用いて、前記第１の層における前記開口部の範囲及び位置を画定するステップを更に含む、請求項２３に記載の方法。
［請求項３２］
前記第１の層を除去するステップと、次いで、前記第１の開口部及び前記第２の開口部の内面に誘電体層を形成するステップと、次いで、前記裏面コンタクトを含む導電性構造体を形成するステップとを更に含み、前記導電性構造体が前記誘電体層によって前記半導体領域から絶縁される、請求項２３に記載の方法。
［請求項３３］
前記裏面コンタクトを形成するステップが、前記第２の開口部の少なくとも内面に誘電体層を形成するステップと、次いで、少なくとも前記第２の開口部を導電材料で充填するステップとを含む、請求項２３に記載の超小型電子ユニットを製造する方法。
［請求項３４］
前記裏面コンタクトを形成するステップが、前記第２の開口部内に第２の誘電体層を形成するステップと、次いで、前記第２の誘電体層の表面に金属層を堆積させるステップとを含み、前記金属層が少なくとも前記第２の開口部の輪郭に沿う、請求項２３に記載の超小型電子ユニットを製造する方法。
［請求項３５］
超小型電子ユニットを製造する方法であって、
第１の方向に延在する表面と、該表面に隣接する能動回路素子と、前記表面において露出している表面導電性コンタクトと、前記表面から離れている裏面と、該裏面に向かって延在している金属を含む導電性ビアとを有する単結晶形態の半導体領域を備えた超小型電子素子を準備するステップであって、該導電性ビアが、前記表面の方向において前記表面導電性コンタクトの端部を越えてずれている端部を有するステップと、
前記裏面から延在し、前記導電性ビアを露出させる開口部を形成するステップと、
前記導電性ビアに電気的に接続され、かつ回路素子との電気的接続のために前記裏面において露出している裏面コンタクトを形成するステップと、
を含む、超小型電子ユニットを製造する方法。
［請求項３６］
前記開口部を形成するステップが、前記裏面から前記表面に向かって延在する第１の開口部を形成するステップと、前記第１の開口部内に第１の層を形成するステップと、次いで、前記第１の層の開口部を通して前記半導体領域の材料を除去して、前記第１の開口部から前記表面に向かって延在する第２の開口部を形成するステップとを更に含む、請求項３５に記載の方法。
［請求項３７］
前記裏面コンタクトを形成する前に、前記開口部の少なくとも内面にポリマ材料を堆積させて、誘電体層を形成するステップを更に含む、請求項３５に記載の方法。
［請求項３８］
前記ポリマ材料を電気化学的に堆積させる、請求項３７に記載の方法。
［請求項３９］
前記第１の層を形成するステップが、少なくとも前記第１の開口部の内面にポリマを電気化学的に堆積させることによって、前記第１の開口部の内側を覆う誘電体層を形成するステップを含む、請求項３６に記載の方法。
［請求項４０］
フォトリソグラフィを用いて、前記第１の層における前記開口部の範囲及び位置を画定するステップを更に含む、請求項３６に記載の方法。
［請求項４１］
レーザを用いて、前記第１の層における前記開口部の範囲及び位置を画定するステップを更に含む、請求項３６に記載の方法。
［請求項４２］
前記第１の層を除去するステップと、次いで、前記第１の開口部及び前記第２の開口部の内面に誘電体層を形成するステップと、次いで、前記裏面コンタクトを含む導電性構造体を形成するステップとを更に含み、前記導電性構造体が前記誘電体層によって前記半導体領域から絶縁される、請求項３６に記載の方法。
［請求項４３］
前記裏面コンタクトを形成するステップが、前記第２の開口部の少なくとも内面に誘電体層を形成するステップと、次いで、少なくとも前記第２の開口部を導電材料で充填するステップとを含む、請求項３６に記載の超小型電子ユニットを製造する方法。
［請求項４４］
前記裏面コンタクトを形成するステップが、前記第２の開口部内に第２の誘電体層を形成するステップと、次いで、前記第２の誘電体層の表面に金属層を堆積させるステップとを含み、前記金属層が少なくとも前記第２の開口部の輪郭に沿う、請求項３６に記載の超小型電子ユニットを製造する方法。