(57)【要約】【課題】スプリアスを抑える。【解決手段】位相同期ループ回路は発振器の出力を分周して基準信号を出力する基準信号出力回路１１と、基準信号と分周信号の位相差信号を出力する位相比較器１２と、ループフィルタ１３と、ループフィルタ１３を通過した位相差信号に従って発振する電圧制御発振器１４と、電圧制御発振器１４の出力を分周して分周信号として位相比較器１２に出力する分周器１５と、指示された出力周波数を得るために基準信号出力回路１１の分周比Ｎ１と分周器１５の小数の分周比Ｎ２とを求める設定回路１７と、小数の分周比Ｎ２を平均値で得るために、複数の整数の分周比を切り換えて分周器１５に設定する分周比切換制御回路１６とを備える。設定回路１７は、分周比の切り換えによるスプリアスの周波数がループフィルタ１３の減衰周波数帯域に位置するように、分周比Ｎ１とＮ２とを設定する。【選択図】  図１
2004236141.tif 000002
【特許請求の範囲】
【請求項１】
第１の発振器と該第１の発振器の発振信号を分周して基準周波数を有する基準信号を出力する第１の分周器とを有する基準信号出力回路と、
前記基準信号の位相と所定の分周信号との位相とを比較し、両信号の位相差に対応する信号レベルを有する信号を出力する位相比較器と、
通過周波数帯域と減衰周波数帯域とを有し、前記位相比較器の出力信号をフィルタリングするフィルタと、
前記フィルタを通過した前記位相比較器からの信号の信号レベルに従った周波数で発振する第２の発振器と、
前記第２の発振器の出力信号を所定の分周比で分周して、前記所定の分周信号として前記位相比較器に出力する第２の分周器と、
出力周波数指示信号が指示する出力周波数を得るために、第１の分周器に設定する整数表現の第１の分周比を求めて前記第１の分周器に設定し、前記第２の分周器に設定する小数表現の第２の分周比を求めて出力する設定回路と、
前記設定回路から出力された第２の分周比を平均値で得るために、少なくとも２つの整数の分周比を切り換えて前記第２の分周器に設定する分周比切換制御回路と、
を備え、
前記設定回路は、第１の分周器に設定する第１の分周比と前記第２の分周器に設定する小数表現の第２の分周比とを、前記分周比切換制御回路による分周比の切り換えにより発生するノイズの周波数が前記フィルタの減衰周波数帯域に位置するように設定する、
ことを特徴とする位相同期ループ回路。
【請求項２】
前記設定回路は、出力周波数と第１の分周器に設定する整数表現の第１の分周比と前記第２の分周器に設定する小数表現の第２の分周比とが予め対応付けて設定されているテーブルを備え、前記出力周波数指示信号が指示する出力周波数に対応する第１と第２の分周比を前記テーブルから読み出して出力する、
ことを特徴とする請求項１に記載の位相同期ループ回路。
【請求項３】
前記分周比切換制御回路は、クロック信号の供給を受け、指示された小数表現の第２の分周比を得るために、小数表現の第２の分周比の整数部で表される第３の分周比と第３の分周比と１だけ差がある第４の分周比とを前記クロック信号に応じて前記第２の分周器に設定する、
ことを特徴とする請求項１又は２に記載の位相同期ループ回路。
【請求項４】
前記設定回路は、前記クロック信号の周波数と小数表現の第２の分周比の小数部との積及び／又は前記クロック信号の周波数と小数表現の第２の分周比の小数部と１との差との積で表される周波数が前記フィルタの減衰周波数帯域に位置するように、前記第１の分周比を設定する、
ことを特徴とする請求項３に記載の位相同期ループ回路。
【請求項５】
所定信号を第１の分周比で分周して基準信号を出力するステップと、
基準信号の位相と所定の分周信号との位相とを比較し、両信号の位相差に対応する位相差信号を出力するステップと、
前記位相差信号に含まれる周波数成分のうち所定の減衰周波数帯域の信号成分を減衰して出力する減衰ステップと、
前記減衰周波数帯域の信号成分が減衰された位相差信号の信号レベルに従った周波数の発振信号を出力するステップと、
該発振信号を小数表現の第２の分周比で分周して、前記所定の分周信号として出力する分周ステップと、
出力周波数指示信号が指示する出力周波数を得るために前記第１と第２の分周比を設定する設定ステップと、
を備え、
前記分周ステップでは、第２の小数表現の分周比を平均値で得るために、少なくとも２つの整数の分周比を切り換えて分周を実行し、
前記設定ステップでは、前記分周ステップにおける分周比の切り換えにより発生するノイズの周波数が前記減衰ステップにおける減衰周波数帯域に位置するように、前記第１と第２の分周比を設定する、
ことを特徴とする雑音成分除去方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、位相同期ループ回路及び雑音成分除去方法に関する。
【０００２】
【従来の技術】
基準周波数以下のステップで出力周波数を設定できる位相同期ループ（ＰＬＬ：Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路として、フラクショナルＮ型のものがある（例えば、特許文献１）。フラクショナルＮ型のＰＬＬ回路は、プログラマブル分周器の分周比を高速で切り換えて、その平均的な分周比によってロックさせるようにしたことで、整数以外の分周比を設定することができるようにしたものである。例えば、分周値Ｎ＝１００．１を実現するには、１０回の位相比較の期間中に、９回はＮ＝１００で行い、１回をＮ＝１０１で行う。それによって、Ｎ＝１００．１（＝（１００×９＋１０１×１）／１０）を得る。
【０００３】
【特許文献１】
特開平１０−１５４９３５号公報
【０００４】
【発明が解決しようとする課題】
フラクショナルＮ型ＰＬＬ回路にあっては、分周比を周期的に切り換えることに起因して、特有のスプリアスが発生する（特許文献１参照）。
具体的に説明すると、平均的な分周値として、１００．１が得られても、位相比較を行う瞬時瞬時は、分周比Ｎ＝１００或いはＮ＝１０１であり、位相比較器からは位相ずれによるエラー信号が周期的に発生し、これがスプリアスとして現れる。例えば、次のような設定がなされた場合を想定する。
分周比：ｉ＋ｆ（ｉは分周比の整数部分、ｆは分周比の小数部分）、分周比を切り換えるクロック周波数：Ｃ
【０００５】
この場合、平均的な分周比としてして（ｉ＋ｆ）を得るためには、分周比ｉと（ｉ＋１）とを（１−ｆ）：ｆの割合で切り換える必要がある。このため、Ｃ×ｆ若しくはＣ×（１−ｆ）の周波数で周期的な分周比の切り換えが行われて位相エラーが発生し、出力周波数がこの周波数によってＦＭ変調された状態となり、これがスプリアスとなる。このスプリアスがループフィルタの通過帯域内にある場合には、出力信号にスプリアスとして現れてしまい、信号純度が低下する。
【０００６】
本発明は、このような従来の問題点に鑑みてなされたもので、高い信号純度を有する位相同期ループ回路及び雑音成分除去方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の観点にかかる位相同期ループ回路は、
第１の発振器と該第１の発振器の発振信号を分周して基準周波数を有する基準信号を出力する第１の分周器とを有する基準信号出力回路と、
前記基準信号の位相と所定の分周信号との位相とを比較し、両信号の位相差に対応する信号レベルを有する信号を出力する位相比較器と、
通過周波数帯域と減衰周波数帯域とを有し、前記位相比較器の出力信号をフィルタリングするフィルタと、
前記フィルタを通過した前記位相比較器からの信号の信号レベルに従った周波数で発振する第２の発振器と、
前記第２の発振器の出力信号を所定の分周比で分周して、前記所定の分周信号として前記位相比較器に出力する第２の分周器と、
出力周波数指示信号が指示する出力周波数を得るために、第１の分周器に設定する整数表現の第１の分周比を求めて前記第１の分周器に設定し、前記第２の分周器に設定する小数表現の第２の分周比とを求めて出力する設定回路と、
前記設定回路から出力された第２の分周比を平均値で得るために、少なくとも２つの整数の分周比を切り換えて前記第２の分周器に設定する分周比切換制御回路と、
を備え、
前記設定回路は、第１の分周器に設定する第１の分周比と前記第２の分周器に設定する小数表現の第２の分周比とを、前記分周比切換制御回路による分周比の切り換えにより発生するノイズの周波数が前記フィルタの減衰周波数帯域に位置するように設定する、
ことを特徴とする。
【０００８】
前記設定回路は、例えば、出力周波数と第１の分周器に設定する整数表現の第１の分周比と前記第２の分周器に設定する小数表現の第２の分周比とが予め対応付けて設定されているテーブルを備え、前記出力周波数指示信号が指示する出力周波数に対応する第１と第２の分周比を前記テーブルから読み出して出力する。
【０００９】
前記分周比切換制御回路は、例えば、クロック信号の供給を受け、指示された小数表現の第２の分周比を得るために、小数表現の第２の分周比の整数部で表される第３の分周比と第３の分周比と１だけ差がある第４の分周比とを前記クロック信号に応じて前記第２の分周器に設定する。
【００１０】
前記設定回路は、例えば、前記クロック信号の周波数と小数表現の第２の分周比の小数部との積及び／又は前記クロック信号の周波数と小数表現の第２の分周比の小数部と１との差との積で表される周波数が前記フィルタの減衰周波数帯域に位置するように、前記第１の分周比を設定する。
【００１１】
本発明の第２の観点に係る雑音成分除去方法は、
所定信号を第１の分周比で分周して基準信号を出力するステップと、
基準信号の位相と所定の分周信号との位相とを比較し、両信号の位相差に対応する位相差信号を出力するステップと、
前記位相差信号に含まれる周波数成分のうち所定の減衰周波数帯域の信号成分を減衰して出力する減衰ステップと、
前記減衰周波数帯域の信号成分が減衰された位相差信号の信号レベルに従った周波数の発振信号を出力するステップと、
該発振信号を小数表現の第２の分周比で分周して、前記所定の分周信号として出力する分周ステップと、
出力周波数指示信号が指示する出力周波数を得るために前記第１と第２の分周比を設定する設定ステップと、
を備え、
前記分周ステップでは、第２の小数表現の分周比を平均値で得るために、少なくとも２つの整数の分周比を切り換えて分周を実行し、
前記設定ステップでは、前記分周ステップにおける分周比の切り換えにより発生するノイズの周波数が前記減衰ステップにおける減衰周波数帯域に位置するように、前記第１と第２の分周比を設定する、
ことを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態に係る位相同期ループ回路を図面を参照して説明する。
本実施の形態に係る位相同期ループ回路の構成を図１に示す。
本実施の形態に係る位相同期ループ回路は、発振器１１１と第１の分周器１１２とから構成される基準周波数信号出力部１１と、位相比較器１２と、ループフィルタ１３と、電圧制御発振器１４と、第２の分周器１５と、分周比切換制御回路１６と、設定回路１７と、から構成される。
【００１３】
発振器１１１は、水晶発振器などから構成され、所定周波数で発振する。第１の分周器１１２は、プログラマブルカウンタ等から構成され、設定回路１７から指示される第１の分周比Ｎ１で、発振器１１１の出力信号を分周して基準周波数信号を出力する。
【００１４】
位相比較器１２は、基準周波数信号出力部１１から出力された周波数信号の位相と第２の分周器１５から出力された信号の位相とを比較し、比較結果として位相差に応じたパルス幅を有する位相差信号を出力する。
【００１５】
ループフィルタ１３は、ローパスフィルタ、即ち、積分器より構成され、位相比較器１２から出力された位相差信号を構成するパルス信号の高周波成分を減衰することにより、平滑化して出力する、
【００１６】
電圧制御発振器（ＶＣＯ）１４は、ループフィルタ１３を介して位相比較器１２から出力された位相差信号の電圧レベルに対応した発振周波数の発振信号を出力するものである。尚、電圧制御発振器１４は、例えば、印加される制御電圧に従って容量が変化する可変容量ダイオード、発振器等（図示せず）を備え、この可変容量ダイオードの容量の変化に応じた周波数で発振する。
【００１７】
第２の分周器１５は、プログラマブルカウンタ等から構成され、分周比切換制御回路１６から供給される分周比で電圧制御発振器１４の出力する発振信号を分周し、位相比較器１２に出力する。
【００１８】
設定回路１７は、マイクロプロセッサ（ＭＰＵ）等から構成され、外部回路から出力周波数指示信号を受信し、この出力周波数指示信号が指示する周波数を得る（電圧制御発振器１４の出力とする）ために、第１と第２の分周器１１２と１５の分周比（第１と第２の分周比）を求め、求めた分周比を指示する信号を第１の分周器１１２と分周比切換制御回路１６とに出力する。
【００１９】
具体的に説明すると、設定回路１７は、外部より出力周波数ｆｏｕｔを指示する出力周波数指示信号が供給されると、出力周波数ｆｏｕｔを得るために、第１の分周器１１２と第２の分周器１５にセットすべき分周比Ｎ１とＮ２とを求める。
【００２０】
出力信号ｆｏｕｔは次式で定義される。
【数１】
2004236141.tif 000003
ここで、Ｎ２は第２の分周器１５が行う分周の平均的な小数表現の分周比（第２の分周比）であり（ｉ＋ｆ）で表される。ｉは整数部、ｆは小数部である。また、Ｎ１は第１の分周器１１２が実行する分周の整数表現の分周比である。ｆｒは、発振器１１１の発振周波数である。
【００２１】
設定回路１７は、この式より、出力周波数ｆｏｕｔを得るために、第１と第２の分周器１１２と１５にセット可能な分周比Ｎ１，Ｎ２の組を誤差（指示された出力周波数とＮ１とＮ２により得られる出力周波数との差）の小さい順に複数組求める。
【００２２】
次に、設定回路１７は、誤差の小さい組から順番に、小数部ｆ×Ｃ（Ｃ：後述するクロックＣの周波数）と（１−ｆ）×Ｃとが共にループフィルタ１３の減衰特性の減衰周波数帯域（カットオフ周波数ｆｃ以上）に位置するか否かを判別する。設定回路１７は、位置すると判断された分周比Ｎ１とＮ２の組を、第１の分周器１１２と分周比切換制御回路１６とに出力する。このようにして、設定回路１７は、ｆ×Ｃと（１−ｆ）×Ｃとが共に減衰周波数範囲に位置するという条件を満足する範囲で、最も目的周波数ｆｏｕｔに近い出力周波数が得られる分周比Ｎ１とＮ２とを求めて出力する。
【００２３】
分周比切換制御回路１６は、クロックＣを受け、設定回路１７から指示された分周比Ｎ２を平均値で得るために、個々のタイミングで第２の分周器１５に整数の分周比を設定する。例えば、分周比Ｎ１として１００．１が設定されている場合には、９クロックの間、Ｎ１＝１００を設定し、１クロックの間、Ｎ１＝１０１を設定する。これにより、平均的な分周比はＮ１＝（１００×９＋１０１×１）／１０＝１００．１となる。なお、クロックＣとしては、第１の分周器１１２の出力する基準周波数信号を使用できる。
【００２４】
次に本実施の形態に係る位相同期ループ回路の動作を説明する。
設定回路１７に、この位相同期ループ回路の出力信号の周波数（出力周波数：目的周波数）が外部回路より指示されると、設定回路１７は、その周波数を得るために適した第１の分周器１１２の分周比Ｎ１（整数表現）と、第２の分周器１５の分周比Ｎ２（ｉ＋ｆ：ｉは整数部、ｆは小数部）と、を求める。この際、設定回路１７は、分周比Ｎ１（整数表現）と分周比Ｎ２（小数表現）とを、分周比Ｎ１とＮ２とで定まる出力周波数と指定された周波数との誤差が許容誤差範囲内で且つ誤差ができるだけ小さく、さらに、周波数Ｃ・ｆとＣ・（１−ｆ）で表されるスプリアスの周波数がループフィルタ１３の通過帯域の外に位置するように選択する。
設定回路１７は、このような条件を充足するように選択した第１の分周比Ｎ１を第１の分周器１１２に出力し、第２の分周比Ｎ２を分周比切換制御回路１６に出力する。
【００２５】
分周比切換制御回路１６は、通知された平均的な分周比Ｎ２を実現するために、第２の分周器１５にその時点での分周比ｉとｉ＋１の一方を指定する。即ち、ｆが小数点ｎ桁の数字であるとすれば、クロックＣの１０ｎ回について、ｆ’クロック期間（ｆ’はｆの小数点を無視した整数値）、分周比ｉ＋１を選択して第２の分周器１５に出力し、（１０ｎ−ｆ’）クロック期間、分周比ｉを選択して第２の分周器１５に出力する。
【００２６】
例えば、分周比Ｎ２＝１００．１が指定された場合、ｉ＝１００であり、ｆ＝０．１であり、ｆ’＝１，ｎ＝１である。そこで、クロックＣの１０（＝１０１）クロック期間中の、９（＝１０１−ｆ’）クロック期間はｉ＝１００を指定し、ｆ’＝１クロック期間中はｉ＝１０１を指定する。それによって、平均値として、Ｎ２＝１００．１（＝（１００×９＋１０１×１）／１０）を得る。
【００２７】
基準周波数信号出力部１１の発振器１１１は所定周波数ｆｒの信号を出力する。第１の分周器１１２は、発振器１１１の出力信号を、設定回路１７から指示された分周比Ｎ１で分周して、基準周波数信号を生成して位相比較器１２に出力する。
【００２８】
位相比較器１２は、第２の分周器１５からの分周信号と基準周波数信号出力部１１から出力された基準周波数信号との位相を比較して、両信号の位相差に対応するパルス幅の位相差信号としてループフィルタ１３に出力する。
【００２９】
ループフィルタ１３は、位相差信号に含まれている周波数成分のうち、カットオフ周波数ｆｃより高い周波数成分とを除去（減衰）して、これを実質的に積分し、平滑化された位相差信号を電圧制御発振器１４に出力する。
【００３０】
電圧制御発振器１４は、位相差信号の制御電圧に対応した発振周波数の発振信号を生成し、生成した発振信号を出力する。この発振信号は、基準周波数信号出力部１１の出力する基準周波数信号に同期したものとなる。
【００３１】
第２の分周器１５は、その時点で、分周比切換制御回路１６から指示されている分周比ｉ又はｉ＋１で電圧制御発振器１４の出力信号を分周して、位相比較器１２に出力する。
【００３２】
このような構成によれば、第１の分周器１１２の分周比Ｎ１（整数表現）と第２の分周器１５の分周比Ｎ２（ｉ＋ｆ：ｉは整数部、ｆは小数部）とが、分周比Ｎ１とＮ２とで定まる出力周波数と指定された周波数との誤差が許容誤差範囲内で且つ誤差ができるだけ小さく、さらに、周波数Ｃ・ｆとＣ・（１−ｆ）で表されるスプリアスがループフィルタ１３の通過帯域の外に位置するように選択されているので、スプリアスが減衰され、誤差が小さく且つノイズの少ない出力信号を得ることができる。
【００３３】
次に、設定回路１７を図２及び図３を参照してより詳細に説明する。
設定回路１７は、図２に示すように、プロセッサ１７１と、ＲＯＭ１７２と、ＲＡＭ１７３と、入出力部（Ｉ／Ｏ）１７４とを備える。
ＲＯＭ１７２は、ループフィルタ１３のカットオフ周波数ｆｃと、クロックＣの周波数と、発振器１１１の発振周波数ｆｒと、プロセッサ１７１の動作プログラムを記憶する。
ＲＡＭ１７３は、プロセッサ１７１のワークエリアとして機能する。
Ｉ／Ｏ１７４は、外部より出力周波数（電圧制御発振器１４の発振周波数）を指示する出力周波数指示信号を受信して、プロセッサ１７１に通知する。また、プロセッサ１７１が計算した、分周比Ｎ１とＮ２とを第１と第２の分周器１１２と１５とにそれぞれ出力する。
プロセッサ１７１は、マイクロプロセッサなどから構成され、ＲＯＭ１７２に格納された動作プログラムに従って動作し、出力周波数指示信号で指定される周波数を出力するために設定すべき分周比Ｎ１とＮ２とを後述する図３のフローチャートに沿って求めて出力する。
【００３４】
次に、このような構成の設定回路１７の動作を図３のフローチャートを参照して説明する。
Ｉ／Ｏ１７４は、外部より新たな出力周波数指示信号が供給されると、それをプロセッサ１７１に提供する。
プロセッサ１７１は、この信号に応答して、ＲＯＭ１７２に格納された動作プログラムに従って図３に示す処理を開始する。
【００３５】
まず、プロセッサ１７１は、指示された周波数ｆｏｕｔを得ることができる分周比Ｎ１とＮ２との組合せを求める（ステップＳ１１）。
この処理の手法自体は、任意であるが、例えば、分周比Ｎ１を可変範囲内でスキャンし、各分周比Ｎ１について、目的周波数ｆｏｕｔ近傍の周波数を得ることができる分周比Ｎ２を求め、この組合せで得られる周波数と目的周波数ｆｏｕｔとの誤差を求め、誤差が許容範囲内の組合せについて、Ｎ１、Ｎ２、誤差をＲＡＭ１７３に登録する。換言すれば、選択可能なＮ１とＮ２との全組合せについて、その組合せにより得られる周波数と目的周波数ｆｏｕｔとの差を求め、その誤差が許容誤差内のものをピックアップして、ＲＡＭ１７３に登録する。
【００３６】
次に、プロセッサ１７１は、ＲＡＭ１７３に登録されたＮ１：Ｎ２：誤差の組合せデータを、誤差の小さい順にソートする（ステップＳ１２）。
【００３７】
次に、誤差の小さい順を示すポインタｊに１をセットする（ステップＳ１３）。
次に、誤差がｊ番目に小さい分周比の組合せを選択し（ステップＳ１４）、周波数Ｃ・ｆとＣ・（１−ｆ）を求める（ステップＳ１５）。
次に、ステップＳ１５で求めた周波数Ｃ・ｆとＣ・（１−ｆ）（スプリアスの周波数）が、ループフィルタ１３のカットオフ周波数ｆｃよりも高域（減衰周波数帯域）にあるか否かを判別する（ステップＳ１６）。
【００３８】
次に、スプリアスの位置が共に通過帯域の外であると判別された場合（ステップＳ１６；Ｙｅｓ）、ｊ番目のＮ１とＮ２（ｉ＋ｆ）とをＩ／Ｏ１７４を介して出力し（ステップＳ１７）、処理を終了する。
一方、ステップＳ１６で、少なくとも一方が通過帯域（ｆｃ以下）内に位置すると判別した場合（ステップＳ１６；Ｎｏ）には、ＲＡＭ１７３に登録されている分周比Ｎ１とＮ２の全ての組合せについて処理を終了したか否かを判別する（ステップＳ１８）。処理を終了していない（残りの分周比の組が存在する）と判別した場合（ステップＳ１８；Ｎｏ）には、ｊを＋１して（ステップＳ１９）、ステップＳ１４からの処理を繰り返す。
【００３９】
一方、ステップＳ１８で、処理を終了した（残りの分周比の組が存在しない）と判別した場合（ステップＳ１８；Ｙｅｓ）には、所定のエラー処理（例えば、誤差の最も小さい分周比Ｎ１とＮ２を選択して出力する）を実行して（ステップＳ２０）、処理を終了する。
【００４０】
この方法によれば、指示された出力周波数ｆｏｕｔとの誤差が予め設定されている許容誤差の範囲内で、且つ、スプリアスノイズをループフィルタ１３の減衰域に位置させる分周比Ｎ１とＮ２とを求めることができる。
【００４１】
なお、この例では、出力周波数の指示があるたびに、分周比Ｎ１とＮ２とを計算する例を示したが、選択可能な全ての出力周波数について、予め最適な分周比Ｎ１とＮ２とを事前に計算して、図４に例示するように、テーブル１７５に登録して用意しておき、出力周波数ｆｏｕｔの指示があると、このテーブル１７５をアクセスして、指示された出力周波数ｆｏｕｔに対応する分周比Ｎ１とＮ２とを読み出して、出力するようにしてもよい。このような構成によれば、実験などにより、誤差以外の要素をも考慮して最適な分周比Ｎ１とＮ２を求めて登録することができる。
【００４２】
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。
例えば、図１、図２，図４に示すＰＬＬ回路の回路構成は任意に変更可能である。同様に、図３に示すフローチャートも同様の機能を実現できるならば、任意に変更可能である。
また、上記実施の形態では、第２の分周器１５に設定する分周比として、ｉとｉ＋１の２つの分周比を設定する例を示したが、３つ以上の分周比を設定するようにしてもよい。例えば、分周比切換制御回路１６で分周比（ｉ＋ｆ）のΔΣ変調を行って、３つ以上で変化する整数の分周比を得て、これを第２の分周器１５に設定するようにしてもよい。
上記実施の形態では、基準周波数信号出力回路１１として、発振器１１１と第１の分周器１１２とから構成される回路を使用したが、設定回路１７からの指示で周波数を変更でき且つ安定した周波数で発振できる任意の回路を使用可能である。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、スプリアスを抑えて信号純度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る位相同期ループ回路の構成を示すブロック図である。
【図２】図１に示す設定回路１７の構成例を示す説明図である。
【図３】図２に示すプロセッサの動作例を示すフローチャートである。
【図４】図１に示す設定回路の他の構成例を示すブロック図である。
【符号の説明】
１１  基準周波数信号出力部
１２  位相比較器
１３  ループフィルタ
１４  電圧制御発振器
１５  第２の分周器
１６  分周比切換制御回路
１７  設定回路
１１１  発振器
１１２  第１の分周器
【図１】
2004236141.tif 000004
【図２】
2004236141.tif 000005
【図３】
2004236141.tif 000006
【図４】
2004236141.tif 000007