【事件の表示】
　平成　５年特許願第　２２０７２号「薄膜トランジスタ素子およびその製造方法」拒絶査定不服審判事件〔平成　８年　１月２３日出願公開、特開平　８−　２３１０１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．本願は、平成５年１月１４日（優先権主張　平成４年１月１７日）の出願であって、平成１２年１２月２７日付けで拒絶査定がなされ、これに対し、平成１３年２月８日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の発明は、明細書及び図面の記載からみて、特許請求の範囲の請求項１及び２に記載されたとおりのものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりである。
　「支持基板上に中間層を介して形成された第１のゲート電極と、前記第１のゲート電極の上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜の上に形成され、上下面にチャネル層を形成する厚さ１００ｎｍ以下の多結晶シリコンの中間半導体層と、前記中間半導体層の上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜の上に形成され、前記第１のゲート電極に相対した位置に形成された第２のゲート電極と、前記中間半導体層の前記第１及び第２のゲート電極の外側に形成されたソース及びドレイン領域とからなる薄膜トランジスタ素子において、前記中間半導体層の前記それぞれ両側チャネル領域と前記第１及び第２のゲート絶縁膜とが接する界面の凹凸が３０Å以下であることを特徴とする薄膜トランジスタ素子。」 
　
３．引用文献
　引用文献１
　原査定の拒絶の理由に引用された、本願優先権主張日前の昭和６４年３月１日に頒布された特開昭６４−５３４６０号公報（以下、「引用例１」という。）には、第１ないし４図とともに、以下の記載がなされている。
・「半導体層を挟んで対向する一対のゲート電極を有するＭＯＳトランジスタにおいて、
　前記半導体層の膜厚を１００ｎｍ以下であり、且つ一方のゲート絶縁層が他方より厚いことを特徴とするＭＯＳトランジスタ。」（特許請求の範囲）
・「半導体層が１００ｎｍ以下であるため、一対のゲート電極の相互作用により、半導体層の伝導帯端エネルギー準位Ｅｃを下げて、チャネルを広くする。これにより、電子の自由行程における自由電子の散乱を少なくし電子の移動度μを大きくする。」（第２頁左上欄第１２〜１７行）
・「第１図は本実施例に係るＭＯＳトランジスタの概略断面図であって、符号１はＭＯＳトランジスタを示している。このＭＯＳトランジスタ１においては、石英基板２に多結晶シリコン（Ｐｏｌｙ−Ｓｉ）で第２ゲート電極３が形成されている。そして、石英基板２及び該第２ゲート電極３の露呈面には、ＳｉＯ２から成るゲート絶縁層４が積層されている。ゲート絶縁層４における、前記第２ゲート電極３上方には、多結晶シリコンで半導体層である活性層５を超薄膜（１００ｎｍ以下）となるように形成している。この活性層５の両側部はＮ+形不純物をイオン注入して、ソース領域５Ａ及びドレイン領域５Ｂが形成されている。
　さらに、活性層５の上方には、ＳｉＯ２でなるゲート絶縁層６を介して、多結晶シリコンでなる第１ゲート電極７を形成している。なお、本発明にあっては、活性層５と第１ゲート電極７との距離よりも、活性層５と第２ゲート電極３との距離のほうが長くなっていて、第２ゲート電極３の仕事関数が小さくなるように設定されている。また、第２ゲート電極３のゲート長のほうが第１ゲート電極７のゲート長よりも長くなっている。
　・・・
　本実施例にあっては、上述したように、活性層５の厚さを１００ｎｍ以下にしたことにより、移動度μが著しく大きくなることが確認された。
　第２図は、本実施例のＭＯＳトランジスタにおける活性層５の膜厚とドレイン電流との関係を示すグラフである。・・・第１ゲート電極７のみにより、活性層５に発生するチャネルと、第２ゲート電極３のみにより発生するチャネルとを夫々流れる電流の和よりも大きい電流が流れており、これは両電極７，３の電界の相互作用によりチャネルの移動度μを増大していることを示している。」（第２頁右上欄第４行〜同頁右下欄第７行）
　
　よって、引用例１には、
　「石英基板２上に形成された第２ゲート電極３と、前記第２ゲート電極３および石英基板２上に形成されたゲート絶縁層４と、前記ゲート絶縁層４上に形成された膜厚が１００ｎｍ以下の多結晶シリコン半導体層からなる活性層５と、前記活性層上に形成されたゲート絶縁層６と、前記ゲート絶縁層６上に形成された第１ゲート電極７と、前記活性層の両側に形成されたソース領域５Ａ及びドレイン領域５Ｂとを備えたＭＯＳトランジスタ。」
が記載されている。
　
　引用文献２
　原査定の拒絶の理由に引用された、本願優先権主張日前の昭和６３年１０月４日に頒布された特開昭６３−２３７５７５号公報（以下、「引用例２」という。）には、第１図とともに、以下の記載がなされている。
・「本発明の目的は・・・チャネル領域となる半導体膜が平坦化により薄膜化されているので、作製したＭＯＳＦＥＴのドレイン電流−ドレイン電圧特性において、サブスレッショルド電流の傾きをより急峻なものにすることが可能になる。」（第２頁左上欄第１０〜１６行）
・「第１図（ａ）において、Ｓｉ基板１上にまず１μｍＳｉＯ２２を熱酸化法により形成する。つぎに、ｎ+ｐｏｌｙ−ＳｉをＬＰＣＶＤ法により０．５μｍ成長したのち、ゲート電極３をレジスト工程およびエッチング工程により形成する。つぎに、熱酸化法を用いてゲート電極３表面にゲート絶縁膜４として酸化膜を４００Å成長させる。その後、第１図（ｂ）に示すようにＬＰＣＶＤ法を用いて０．７μｍの膜厚を有するＳｉ薄膜５を表面に堆積する。次に、イオン注入法を用いて、ＡｓをＳｉ薄膜５に導入する。・・・このＳｉ薄膜５の表面には、ゲート電極３の形状に対応した凹凸が存在するので、これを平坦化するために機械化学研磨法により表面を研磨する。これによりＳｉ薄膜５の表面が平坦化され、第１図（ｃ）に示すＳｉ薄膜７が得られる。このとき、研磨の程度はゲート絶縁膜４を露出させず、かつソース領域８およびドレイン領域９となるイオン注入層６を残して終了させる。つぎに、Ｓｉ薄膜７の表面上にバックゲート絶縁膜１０を４００Å成長させたのち、ＭＩＳＦＥＴのチャネル領域１６をすべて覆うような形状をもつバックゲート１１を０．５μｍＬＰＣＶＤｐｏｌｙ−Ｓｉにより形成する。」（第２頁左下欄第１行〜同頁右下欄第３行）　
　
　引用文献３
　原査定の拒絶の理由に引用された、本願優先権主張日前の昭和６３年８月２６日に頒布された特開昭６３−２０７１８１号公報（以下、「引用例３」という。）には、第１図及び第２図とともに、以下の記載がなされている。
・「本発明は透明絶縁基板上にＴＦＴの活性層として使用するｐｏｌｙ−Ｓｉ層が形成された半導体材料において、前記ｐｏｌｙ−Ｓｉ層が１０００Å以下の薄層をなし、かつその平滑度が±２０Å以下であることを特徴とするものである。
　本発明者らは上記課題を達成すべく種々検討を重ねた結果、透明絶縁基板上のｐｏｌｙ−Ｓｉ層の膜厚を１０００Å以下となし、かつその平滑度を±２０Å以下とすることにより、次のような利点が得られることを知見した。すなわち、（１）薄膜化することによりグレインサイズを大きくできる。（２）従って移動度が大きくなる。（３）表面の平滑化によりＴＦＴを形成した場合のゲート電極からのリーク電流を極力少なくできる。（４）平滑化により再現性の良い膜ができる。・・・
　このように本発明では、透明絶縁基板上のｐｏｌｙ−Ｓｉ層の膜厚とともに表面の平滑度を所定の値とするものであり、膜厚もしくは平滑度のみを所定値にしたとしても所期の目的は達成し得ないものである。なお、ｐｏｌｙ−Ｓｉ層の膜厚は１０００Å以下とするが、好ましくは５００Å以下とする。また、平滑度は±２０Å以下とするが、好ましくは±１０Å以下とする。」（第２頁左上欄第５行〜同頁右上欄第８行）
・「第１図において、透明絶縁基板１上にｐｏｌｙ−Ｓｉ層２を成膜する（第１図（ａ））。このｐｏｌｙ−Ｓｉ層２は・・・減圧ＣＶＤ法により、膜厚１６００〜１７００Å程度に成膜する。・・・
　次に、ｐｏｌｙ−Ｓｉ層２上に塗布型のＳｉＯ２層３・・・を表面が平滑になるように塗布する（第１図（ｂ））。
　（ｂ）工程で得られたＳｉＯ２層３を下層のｐｏｌｙ−Ｓｉ層２の凸部がＳｉＯ２層３の表面に一致する程度にまでエッチングにより除去する（第１図（ｃ））。この時、ｐｏｌｙ−Ｓｉ層凸部上端とＳｉＯ２層３の残部によって表面が平滑になっている。
  （ｃ）工程で得られたもの・・・熱酸化する。・・・この熱酸化により、平滑表面より所定厚さのＳｉＯ２層３’が形成され、これによってＳｉＯ２層３’表面もＳｉＯ２層３’と ｐｏｌｙ−Ｓｉ層２との界面も平滑になる（第１図（ｄ））。
　（ｄ）工程で得られたものをエッチングして、表層のＳｉＯ２層３’を除去すると、表面が平滑なｐｏｌｙ−Ｓｉ層２が得られる（第１図（ｅ））。得られるｐｏｌｙ−Ｓｉ層２の膜厚は１０００Å程度であり、その表面平滑度は±２０Å程度のものとなる。
　第２図は他の例を示す工程説明図である。
　第２図において、透明絶縁基板１上に比較的厚い・・・ｐｏｌｙ−Ｓｉ層２を減圧ＣＶＤ法により成膜する（第２図（ａ））。・・・
　（ａ）工程で得られたｐｏｌｙ−Ｓｉ層２をドライエッチングにより、少しづつ除去する（第２図（ｂ））。この工程を継続し、最終的にｐｏｌｙ−Ｓｉ層２の表面が所望の、例えば±２０Å程度の平滑度が得られ、しかも膜厚が１０００Å以下となった時点でエッチング終了する。これにより第２図（ｃ）に示されるような所望の材料が得られることになる。
　かくして得られる半導体材料は透明絶縁基板１上にｐｏｌｙ−Ｓｉ層２が１０００Å以下の厚さで、しかもその表面平滑度が±２０Å以下であるため、この材料を用いてＴＦＴを常法に従って作製すると、ｐｏｌｙ−Ｓｉ層が活性層となり、この活性層は大きな結晶粒径を有するため、キャリア移動度が大きくなり、しかも表面が平滑であるためゲート電極からのリーク電流が極力少なくでき、電気特性の再現性のよいＴＦＴが得られることになる。」（第２頁右上欄第１３行〜第３頁左上欄第６行）
　 
　引用文献４
　原査定の拒絶の理由に引用された、本願優先権主張日前の平成３年１１月２６日に頒布された特開平３−２６５１４３号公報（以下、「引用例４」という。）には、第１図、第２図及び、第３図とともに、以下の記載がなされている。　
・「上記製造方法によれば、イオン注入した不純物種の活性化は９００℃以下の低温で十分なため、従来のリンの熱拡散工程中に生じるようなシリコンの自己拡散係数の増大、ポリシリコンの急激な粒成長が抑制され、得られる不純物添加されたポリシリコン膜の表面は非常に凹凸の小さなものとなる。この表面凹凸の小さな、不純物添加されたポリシリコン膜を熱酸化して形成するゲート酸化膜の表面凹凸も非常に小さなものとなり、凹凸に起因したゲート電界の局所的な集中が抑制される。その結果、ゲート酸化膜耐圧に優れたボトムゲート型薄膜トランジスタを製造できる。」（第２頁右上欄第１８行〜同頁左下欄第９行）
・「・・・第３図は本発明の一実施例におけるイオン注入によって不純物添加したポリシリコン膜および従来の熱拡散によって不純物添加したポリシリコン膜の表面凹凸の大きさと添加した不純物濃度との関係を示したものである。」（第２頁左下欄第１８行〜同頁右下欄第２行）
・「本発明の一実施例のボトムゲート型Ｐチャネル薄型トランジスタの製造方法について・・・説明する。
（ａ）　第１図（ａ）のように・・・膜厚０．８〜１．０μｍ程度の厚シリ　　コン酸化膜１２を形成する。続いて例えば減圧ＣＶＤにより厚さ１５０　　０〜１７００Åのポリシリコン膜１３を堆積する。
（ｂ）　第１図（ｂ）のように、ポリシリコン膜１３を低抵抗化するため・　　・・リンのイオン注入を・・・行なう。・・・
（ｃ）　第１図（ｃ）のように、リン添加したポリシリコン膜１４を島状に　　パターニングしゲート電極を形成する。続いて、リン添加したポリシリ　　コン膜１４の表面を・・・酸化することで厚さ４００〜８００Å程度の　　ゲート酸化膜１５を形成する。」（第２頁右下欄第１５行〜第３頁左上　　欄第１５行）
・「以上のようにして、製造された薄膜トランジスタは、第２図に示すように、ほとんど平坦か、ないしは非常に凹凸の小さな表面を有する。ゲート電極１４、ゲート酸化膜１５を有している。また、第３図に示すように、ゲート電極の低抵抗化を図るため不純物濃度を増加させた場合においても、イオン注入で不純物添加すれば表面凹凸はほとんど増加しない。」（第３頁右上欄第１８行〜同頁左下欄第５行）
　なお、第３図より、本発明により形成されたゲート酸化膜表面においては、ポリシリコン膜中のリン濃度が、２×１０１９ｃｍ−３〜１×１０２０ｃｍ−３の範囲で変化しても、ゲート酸化膜表面の凹凸の大きさが５ｎｍより（遥かに）小さく、２ないし３ｎｍ程度であることは当業者に明らかである。
　
　引用文献５
　原査定の拒絶の理由に引用された、本願優先権主張日前の昭和６４年２月２７日に頒布された特開昭６４−５０４６８号公報（以下、「引用例５」という。）には、第１図とともに、以下の記載がなされている。
・「（１）基板上に多結晶半導体層が形成され、形成時に生じた前記多結晶半導体層の表面の凹凸が１００Å以下に平坦加工されており、前記平坦加工された表面上にゲート絶縁膜およびゲート電極が設けられており、前記平坦加工された表面を電界効果トランジスタのチャネル部とする事を特徴とする半導体装置。
　（２）平坦加工はメカノケミカルポリッシングである特許請求の範囲第１項記載の半導体装置。」（特許請求の範囲第１項及び第２項）
・「すなわち、本発明によれば、基板上に多結晶半導体層を形成し、その形成時に生じた凹凸を平坦化した後、その表面上にゲート絶縁膜およびゲート電極を設けて、前記平坦化された表面の近傍をチャネル部として用いる構成にする事によって、高性能の半導体装置を達成したものである。」（第２頁左下欄第４〜９行）
・「このように結晶粒径が０．５μｍ以上であれば数百Åの平坦度であっても、通常用いられる粒径５００Å以下のｐｏｌｙ−Ｓｉに比較して良好な特性が得られるが、表面平坦度を少なくとも１００Å以下好ましくは５０Å以下に研磨すればＦＥＴ特性の大巾の向上が得られる。そしてこの効果は粒径が０．５μｍ以下のｐｏｌｙーＳｉであっても程度の差はあれ、同様である。」（第４頁右下欄第１４行〜第５頁左上欄第１行）
　
　引用文献６
　原査定の拒絶の理由に引用された、本願優先権主張日前の１９９１年に頒布された”  H.Uchida,K.Takechi,S.Nishida and S.kaneko,High Mobility and High Stability a-Si:H TFTs with Smooth MIS Interface,Extended Abstracts of the 1991 International Conference on Solid State Devices and Materials,The Japan Society of Applied Physics,1991,p602-p604”（以下、「引用例６」という。）には、第１図、第２図及び第４図とともに、以下の内容が記載されている。
・第１図は、アモルファスＳｉＴＦＴ構造。
・「この実験に使用されたＴＦＴは、図１に示されるような逆スタガー型である。各種の粗さ（roughness values）のＳｉＮｘがゲート絶縁膜に使われた。前記ＳｉＮｘ膜上に様々な堆積パワーでアモルファスシリコン膜（ａ−Ｓｉ：Ｈ）が堆積された。」（第１頁右欄第８〜１３行）　
・第２図は平坦な（スムースな）ＳｉＮｘ膜上に形成されたＳｉＮｘ膜とアモルファスＳｉ膜のＡＦＭ像。
　第２図（ｃ）平坦な（スムースな）ＳｉＮｘ上にロウパワー条件で堆積した６ｎｍの厚いａ−Ｓｉ膜
　第２図（ｄ）平坦な（スムースな）ＳｉＮｘ上にハイパワー条件で堆積した６ｎｍの厚いａ−Ｓｉ膜
・第４図は、平坦な（スムースな）ＳｉＮｘ膜（０．５７ｎｍ）と粗い（ラフな）ＳｉＮｘ膜（１．６２ｎｍ）上に形成したアモルファスＳｉ膜（ａ−Ｓｉ）の平均表面粗さ（ラフネス）と電界効果移動度との関係。
　第４図のグラフから、ａ−Ｓｉ膜が形成されるＳｉＮｘ膜の表面粗さが平坦（スムース）で０．５７ｎｍの場合、ａ−Ｓｉの平均表面粗さが１．０ｎｍから約０．５ｎｍへとより平坦となると電界効果移動度が約２倍以上に改善されることが分かる。
・「ＳｉＮｘ膜を異なる原料ガスの比率で堆積する。・・・堆積原料ガスの比率を制御することにより、ＳｉＮｘ膜について非常に平坦な（スムースな）表面が得られる。平均正面粗さは０．５７ｎｍである。」（第６０３頁左欄第２行〜第１５行）
・「第４図に示されるように、平坦な（スムースな）ＳｉＮｘに対して、ａ−Ｓｉの平均表面粗さの減少に伴って電界移動度が、非常に増加している。」（第６０３頁右欄第２１行〜同欄第２４行）
・「トランジスタの安定性は平坦なＭＩＳ界面を用いることにより改善された。」（第６０４頁右欄第１〜２行）
　
４．対比・判断
　本願発明と引用例１に記載された発明（以下、「引用発明」という。）とを対比すると、
　引用発明においては、「膜厚が１００ｎｍ以下の多結晶シリコン半導体層からなる活性層５」を挟んで上下に、ゲート絶縁層６及びゲート絶縁層４が形成され，それらゲート絶縁層６及び４の更に上下に位置した第１ゲート電極７及び第２ゲート電極３を備えており、一方、本願発明においては、「上下面にチャネル層を形成する厚さ１００ｎｍ以下の多結晶シリコンの中間半導体層」を挟んで上下に、第２のゲート絶縁膜及び第１のゲート絶縁膜が形成され、これら第１及び第２のゲート絶縁膜の更に上下に第２のゲート電極および第１のゲート電極を備えており、さらに、引用発明の「膜厚が１００ｎｍ以下の多結晶シリコン半導体層からなる活性層５」が、ゲート絶縁層６及びゲート絶縁層４に対向する面の近傍においてチャネルを形成することは当業者に明らかであるから、引用発明の「膜厚が１００ｎｍ以下の多結晶シリコン半導体層からなる活性層５」は、本願発明の「上下面にチャネル層を形成する厚さ１００ｎｍ以下の多結晶シリコンの中間半導体層」に相当する。
　したがって、引用発明の、「第２ゲート電極３」、「ゲート絶縁層４」、「ゲート絶縁層６」、及び、「第１ゲート電極７」は、本願発明の、「第１のゲート電極」、「第１のゲート絶縁膜」、「第２のゲート絶縁膜」及び、「第２のゲート電極」にそれぞれ相当する。
　また、ソース領域及びドレイン領域が、半導体薄層を活性層とする電界効果トランジスタのチャネル（活性層）を構成する半導体層のチャネルの両側（両端）に形成されることは当業者にとって、自明な事項であり、また、引用発明の「活性層５」が、本願発明の「中間半導体層」に相当するから、引用発明の、「前記活性層の両側に形成されたソース領域５Ａ及びドレイン領域５Ｂ」は、本願発明の、「前記中間半導体層の前記第１及び第２のゲート電極の外側に形成されたソース及びドレイン領域」に相当する。
　さらに、引用発明の「ＭＯＳトランジスタ」の活性層の厚さが１００ｎｍ以下であることから、引用発明の「ＭＯＳトランジスタ」が薄膜トランジスタであることは、当業者に明らかであるから、引用発明の「ＭＯＳトランジスタ」は、本願発明の「薄膜トランジスタ素子」に相当する。　
　
　よって、両者は、
　「第１のゲート電極と、前記第１のゲート電極の上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜の上に形成され、上下面にチャネル層を形成する厚さ１００ｎｍ以下の多結晶シリコンの中間半導体層と、前記中間半導体層の上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜の上に形成され、前記第１のゲート電極に相対した位置に形成された第２のゲート電極と、前記中間半導体層の前記第１及び第２のゲート電極の外側に形成されたソース及びドレイン領域とからなる薄膜トランジスタ素子。」 
である点で一致し、以下の点において相違する。
　相違点１
　本願発明においては、「支持基板上に中間層を介して形成された第１のゲート電極」を備えるのに対して、
　引用発明においては、「石英基板２上に形成された第２ゲート電極３」を備える点。
　相違点２
　本願発明においては、「前記中間半導体層の前記それぞれ両側チャネル領域と前記第１及び第２のゲート絶縁膜とが接する界面の凹凸が３０Å以下である」のに対して、
　引用発明においては、上記の点を備えていない点。
　
　以下、各相違点について検討する。
　相違点１について
　本願発明において、「支持基板上に中間層を介して形成された第１のゲート電極」の「中間層」は、その上にゲート電極を形成するのであるから、絶縁層であることは当業者に明らかであり、また、シリコン基板等の支持基板上に絶縁層を形成した上にゲート電極等の導電層を形成することは、例えば、引用例２（第１図参照）及び引用例４（第１図参照）に記載されるように、従来周知の技術的事項であるから、引用発明において、絶縁物である石英基板に直接にゲート電極を形成することに代えて、従来周知のように支持基板上に形成した絶縁層で形成される中間層を介してゲート電極を形成することにより、本願発明の如く構成することは、当業者が何ら困難性なくなしえたものである。
　
　相違点２について
　本願発明においては、「前記中間半導体層の前記それぞれ両側チャネル領域と前記第１及び第２のゲート絶縁膜とが接する界面の凹凸が３０Å以下である」ところ、相違点２について、前記中間半導体層のチャネル領域と前記第１のゲート絶縁膜（チャネルの下側）とが「接する界面の凹凸が３０Å以下である」こと（以下、「相違点２−１」という。）と、前記中間半導体層のチャネル領域と前記第２のゲート絶縁膜（チャネルの上側）とが「接する界面の凹凸が３０Å以下である」こと（以下、「相違点２−２」という。）に分けて検討する。
　相違点２−１について
　引用例６には、下側にゲート電極を形成したＴＦＴトランジスタにおいて、ゲート絶縁膜とチャネル層のアモルファスシリコン層（ａ−Ｓｉ）との界面において、ゲート絶縁膜の上面に接して位置するアモルファスシリコン層（ａ−Ｓｉ）の電界効果移動度は、ａ−Ｓｉ膜が形成されるＳｉＮｘ膜の表面粗さが平坦（スムース）で０．５７ｎｍの場合、ａ−Ｓｉの平均表面粗さが１．０ｎｍ〜約０．５ｎｍとより平坦となると約２倍以上に改善されることが記載されており（第１図、第４図参照）、また、引用例２には、基板上にＳｉＯ２（膜）２、ゲート電極３、ゲート絶縁膜４、チャネルとなる半導体層であるＳｉ薄膜５、バックゲート酸化膜１０とバックゲート電極１１を順次形成した構成を備える半導体素子において、チャネルとなる半導体層であるＳｉ薄膜５の表面を平坦化するために機械化学研磨法により表面を研磨することが記載されており、さらに、引用例３には、絶縁基板上に形成した活性層としてのｐｏｙｌ−Ｓｉ層の表面を平坦化し、その平滑度を±２０Å以下好ましくは±１０Å以下とすることが記載され、また、ｐｏｌｙ−Ｓｉ層の表面の平滑度を上記の程度とすることにより、ＴＦＴ素子の特性を改善できることが記載されている。
　したがって、引用発明の如き、チャネル部となる多結晶シリコン半導体層からなる活性層の下にゲート絶縁膜を介してゲート電極を備えたＭＯＳトランジスタにおいて、引用例６に記載されているように絶縁膜表面の平坦度を改善することによりＴＦＴトランジスタの移動度が改善されるから、ＴＦＴ素子の特性を改善するために引用例３に記載される如く、絶縁膜上に形成される多結晶シリコン層におけるようにその表面の平滑度を±２０Å以下好ましくは±１０Å以下程度とすること、即ち、ゲート電極上に形成されるゲート絶縁膜のチャネル半導体薄層との界面においても、その平滑度を±２０Å以下好ましくは±１０Å以下程度とすることは、当業者が容易になしえたものである。
　相違点２−２について
　引用例５には、基板上に形成された多結晶半導体層を平坦加工しその表面上にゲート絶縁膜及びゲート電極を形成した半導体装置において、平坦加工した多結晶半導体層をチャネル部とし、且つチャネル部の表面平坦度を５０Å以下とすることが記載され、また、引用例２には、チャネルとなる半導体層の上下にゲート絶縁膜を介してゲート電極を備えた半導体装置において、チャネルとなる半導体層であるＳｉ薄膜５の表面を平坦化するために機械化学研磨法により表面を研磨することが記載されており、さらに、引用例３には、絶縁基板上に形成した活性層としてのｐｏｙｌ−Ｓｉ層の表面を平坦化し、その平滑度を±２０Å以下好ましくは±１０Å以下とすること及び、ｐｏｌｙ−Ｓｉ層の表面の平滑度を上記の如くすることにより、ＴＦＴ素子の特性を改善できることが記載されている。
　したがって、引用発明の如き、チャネル部となる多結晶シリコン半導体層からなる活性層の上にゲート絶縁膜を介してゲート電極を備えたＭＯＳトランジスタにおいて、引用例２ないし５に記載されるように、多結晶シリコン半導体層からなる活性層の表面を平坦化するとともに、引用例３に記載されるように、多結晶シリコン層の表面の平滑度を±２０Å以下好ましくは±１０Å以下程度とすること、即ち、ゲート電極上に形成されるゲート絶縁膜のチャネル半導体薄層との界面においても、その平滑度を±２０Å以下好ましくは±１０Å以下程度とすることは、当業者が容易になしえたものである。
　
　さらに、引用発明においても、「膜厚が１００ｎｍ以下の多結晶シリコン半導体層からなる活性層５」を備えており、このような構成を備えることにより、ＭＯＳトランジスタの特性が向上していることが引用例１に記載されるとともに（第２頁左上欄第１１〜１７行、第２頁右下欄第２〜７行参照）、引用例３には、「透明絶縁基板上のｐｏｌｙ−Ｓｉ層の膜厚を１０００Å以下となし、かつその平滑度を±２０Å以下とすること」によりＴＦＴの特性が改善されたと記載されているから、本願発明の如く、前記中間半導体層のチャネル領域と第１のゲート絶縁膜及び第２のゲート絶縁膜とが「接する界面の凹凸が３０Å以下」となる構成にしたとしても、半導体装置としての特性は、当業者の予測を越える効果以上の効果を奏するものとは認められない。
　
　よって、本願発明は、引用例１から引用例６に記載された発明に基づき当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
５．まとめ
   以上のとおりであるから、本願は、請求項２に係る発明についての検討をするまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。