(57)【要約】【課題】多層配線構造を有する半導体装置、特に、液晶装置の基板の製造方法において、平坦化処理によりデバイス表面の平坦性を保持しながら、接続孔形成時の過剰なサイドエッチングを防止できるようにする。【解決手段】接続孔の形成される層間絶縁膜１３を２層構造とし、１層目の絶縁膜１３１をＣＭＰ法により平坦化した後、この平坦化された第１の絶縁膜１３１の上に第２の絶縁膜１３２を形成する。次に、等方性エッチングによりこの第２の絶縁膜１３２に第１の孔１３ａを形成し、続いて、異方性エッチングにより第１の孔１３ａの底部を開口して中間層に通じる第２の孔１３ｂを形成する。このとき、第１の孔１３ａの深さを第１の絶縁膜１３１に達しない深さとする。これにより、ＣＭＰ処理された第１の絶縁膜表面での過剰なサイドエッチングを防止でき、この上に形成される配線や電極同士の短絡を防止できる。【選択図】  図４
2004356408.tif 000002
【特許請求の範囲】
【請求項１】
互いに導電接続された第１の導電部と第２の導電部とを有する半導体装置の製造方法であって、
上記第１の導電部の上に第１の絶縁膜を形成する工程と、
上記第１の絶縁膜の表面に平坦化処理を施す工程と、
平坦化された上記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、
等方性エッチングにより上記第２の絶縁膜を開口し、上記第１の導電部の形成領域に対応する位置に上記第１の絶縁膜に当たらない深さの第１の孔を形成する工程と、
異方性エッチングにより上記第１の孔の底部を開口し、上記第１の絶縁膜及び第２の絶縁膜を貫通し上記第１の導電部に通じる第２の孔を形成する工程と、
上記第１の孔及び第２の孔の内部に入り込むように、上記第２の絶縁膜の上に上記第２の導電部を形成する工程とを備えたことを特徴とする、半導体装置の製造方法。
【請求項２】
上記第１の絶縁膜と上記第２の絶縁膜とが同材質の絶縁膜であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
上記第１の絶縁膜と上記第２の絶縁膜とが異なる材質の絶縁膜であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
互いに導電接続された第１の導電部と画素電極とを有する電気光学装置の製造方法であって、
上記第１の導電部の上に第１の絶縁膜を形成する工程と、
上記第１の絶縁膜の表面に平坦化処理を施す工程と、
平坦化された上記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、
等方性エッチングにより上記第２の絶縁膜を開口し、上記第１の導電部の形成領域に対応する位置に上記第１の絶縁膜に当たらない深さの第１の孔を形成する工程と、
異方性エッチングにより上記第１の孔の底部を開口し、上記第１の絶縁膜及び第２の絶縁膜を貫通し上記第１の導電部に通じる第２の孔を形成する工程と、
上記第１の孔及び第２の孔の内部に入り込むように、上記第２の絶縁膜の上に上記画素電極を形成する工程とを備えたことを特徴とする、電気光学装置の製造方法。
【請求項５】
互いに導電接続された第１の導電部と画素電極とを有する電気光学装置の製造方法であって、
上記第１の導電部の上に第１の絶縁膜を形成する工程と、
上記第１の絶縁膜の表面に平坦化処理を施す工程と、
平坦化された上記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、
等方性エッチングにより上記第２の絶縁膜を開口し、上記第１の導電部の形成領域に対応する位置に上記第１の絶縁膜に当たらない深さの第１の孔を形成する工程と、
異方性エッチングにより上記第１の孔の底部を開口し、上記第１の絶縁膜及び第２の絶縁膜を貫通し上記第１の導電部に通じる第２の孔を形成する工程と、
上記第２の絶縁膜の上に上記第１の孔及び第２の孔の内部表面を覆う形にて上記画素電極を形成する工程とを備えたことを特徴とする、電気光学装置の製造方法。
【請求項６】
上記第１の絶縁膜と上記第２の絶縁膜とが同材質の絶縁膜であることを特徴とする請求項４又は５記載の電気光学装置の製造方法。
【請求項７】
上記第１の絶縁膜と上記第２の絶縁膜とが異なる材質の絶縁膜であることを特徴とする請求項４又は６記載の電気光学装置の製造方法。
【請求項８】
請求項１〜３のいずれかの項に記載の方法により製造されたことを特徴とする、半導体装置。
【請求項９】
請求項４〜７のいずれかの項に記載の方法により製造されたことを特徴とする、電気光学装置。
【請求項１０】
請求項９記載の電気光学装置を表示部として備えたことを特徴とする、電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、電気光学装置の製造方法、及び、これらの方法により製造された半導体装置、電気光学装置、電子機器に関するものである。
【０００２】
【従来の技術】
半導体装置の製造過程において、その表面を平坦化することは、配線等の断線や短絡を防止する上で極めて重要である。このため、多層配線型の半導体装置を製造する場合には、従来より、各層の配線形成に際して下地の絶縁膜表面をＣＭＰ（化学的機械研磨）法等の方法を用いて平坦化することが行なわれている（非特許文献１参照）。
また、このような半導体装置の中でも例えば液晶装置等の電気光学装置では、基板表面の凹凸により光変調に支障が生じるため、電極の形成される基板の最表面には高い平坦性が要求される。特に液晶装置では、このような凹凸によりラビングが不均一となるため、上述の平坦化処理は不可欠である。
【０００３】
【非特許文献１】
柏木正弘  （編集委員長）、「ＣＭＰのサイエンス」、株式会社サイエンスフォーラム、１９９７年８月２０日、ｐ．２７−３３
【０００４】
【発明が解決しようとする課題】
ところで、上述の半導体装置では、各層を接続する接続孔が必要となる。この接続孔の形成工程は、コンタクト抵抗を低減するために、ウェットエッチングとドライエッチングとを組み合わせて行なうことが好ましい。具体的には、まず、層間絶縁膜に対してウェットエッチングを行ない、下層側の第１の配線に達しない深さの第１の孔を形成し、続いて、ドライエッチングにより、この第１の孔の底部を開口して上記配線に通じる第２の孔を形成する。そして、上記層間絶縁膜の上に、この第１の孔及び第２の孔からなる接続孔の内部を覆う形で第２の配線を形成することで、互いに導電接続された配線を積層形成することができる。
【０００５】
この方法では、第１の孔の形成工程において等方性エッチングを用いているため、サイドエッチングにより第１の孔は第２の孔よりも拡径に形成される。このため、ドライエッチングのみにより接続孔を形成する場合に比べて、このサイドエッチングの広がり分だけ接続孔のコンタクト抵抗を小さくすることができる。
【０００６】
しかしながら、本発明者らの研究により、ＣＭＰにより表面を平坦化した層間絶縁膜にウェットエッチングを行なうと、このような平坦化処理を行なわないものに比べて格段に大きなサイドエッチングが生じ、同一層内の配線同士が短絡する等の不具合を生じる虞があることが判明した。
【０００７】
本発明は、上述の課題に鑑み創案されたもので、平坦化処理によりデバイス表面の平坦性を保持しながら、接続孔形成時の過剰なサイドエッチングを防止できるようにした半導体装置の製造方法、電気光学装置の製造方法、液晶装置の製造方法、及び、これらの方法を用いて製造された半導体装置、電気光学装置、液晶装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の製造方法は、互いに導電接続された第１の導電部と第２の導電部とを有する半導体装置の製造方法であって、上記第１の導電部の上に第１の絶縁膜を形成する工程と、上記第１の絶縁膜の表面に平坦化処理を施す工程と、平坦化された上記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、等方性エッチングにより上記第２の絶縁膜を開口し、上記第１の導電部の形成領域に対応する位置に上記第１の絶縁膜に当たらない深さの第１の孔を形成する工程と、異方性エッチングにより上記第１の孔の底部を開口し、上記第１の絶縁膜及び第２の絶縁膜を貫通し上記第１の導電部に通じる第２の孔を形成する工程と、上記第２の絶縁膜の上に上記第１の孔及び第２の孔の内部を覆う形にて上記第２の導電部を形成する工程とを備えたことを特徴とする。
【０００９】
本方法では、平坦化した第１の絶縁膜の上に第２の絶縁膜を形成することでデバイス表面を平坦化するとともに、平坦化処理されない第２の絶縁膜に対して等方性エッチングを行なうことで、第１の孔形成時の過剰なサイドエッチングを防止している。このため、本方法によれば、第１の孔及び第２の孔からなる接続孔のコンタクト抵抗を小さくしてデバイス性能を高めるとともに、配線の断線や短絡等を防止して装置の信頼性を高めることができる。
【００１０】
また、本発明の電気光学装置又は液晶装置の製造方法は、互いに導電接続された第１の導電部と画素電極とを有する電気光学装置又は液晶装置の製造方法であって、上記第１の導電部の上に第１の絶縁膜を形成する工程と、上記第１の絶縁膜の表面に平坦化処理を施す工程と、平坦化された上記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、等方性エッチングにより上記第２の絶縁膜を開口し、上記第１の導電部の形成領域に対応する位置に上記第１の絶縁膜に当たらない深さの第１の孔を形成する工程と、異方性エッチングにより上記第１の孔の底部を開口し、上記第１の絶縁膜及び第２の絶縁膜を貫通し上記第１の導電部に通じる第２の孔を形成する工程と、上記第２の絶縁膜の上に上記第１の孔及び第２の孔の内部を覆う形にて上記画素電極を形成する工程とを備えたことを特徴とする。
【００１１】
本方法は、第２の導電部を画素電極として、上述の半導体装置の製造方法を電気光学装置又は液晶装置の製造方法に適用したものである。したがって、本方法でも高性能且つ信頼性の高いデバイスを製造することができる。また、これらのデバイスでは、画素電極の配置される第２の絶縁膜の平坦性が電気光学特性に大きな影響を与えるため、第１の絶縁膜の平坦化処理により第２の絶縁膜表面を間接的に平坦化することで、表示品質の高いデバイスを得ることができる。特に液晶装置では、基板表面を平坦化することでラビングムラを防止できるため、上記方法を採用する効果は大きい。
【００１２】
また、本発明における半導体装置の製造方法又は電気光学装置の製造方法又は液晶装置の製造方法において上記第１の絶縁膜と上記第２の絶縁膜とは同じ材質の絶縁膜で構成できる。これにより上記第１の絶縁膜と上記第２の絶縁膜とでエッチングレートが同一になりプロセス設計がより容易となる。
【００１３】
また、本発明における半導体装置の製造方法又は電気光学装置の製造方法又は液晶装置の製造方法において上記第１の絶縁膜と上記第２の絶縁膜とは異なる材質を絶縁膜で構成することもできる。たとえば上記第１の絶縁膜を酸化シリコンからなる絶縁膜、上記第２の絶縁膜を窒化シリコンからなる絶縁膜で構成することにより、耐食性に優れ、また上記第１の絶縁膜、第２の絶縁膜を窒化シリコンのみであるよりも透過率に優れた構成にすることができる。
【００１４】
また、本発明の半導体装置、電気光学装置、液晶装置は上述の方法により製造されたことを特徴とし、これにより、高性能且つ信頼性の高いデバイスを実現できる。
【００１５】
【発明の実施の形態】
以下、図１〜図３を参照しながら本発明の一実施形態に係る電気光学装置について説明する。図１は本実施形態の電気光学装置の一例である液晶装置の画素構造を示す要部平面図、図２は本液晶装置の要部構造を示す断面図、図３〜図５はいずれも本発明の半導体装置の一例であるアクティブマトリクス基板の製造方法を説明するための工程図である。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
【００１６】
図１，図２に示すように、本実施形態の液晶装置は、アクティブマトリクス基板１０と、対向基板２０と、基板１０，２０の間に保持される光変調層としての液晶層４０とを備えている。
【００１７】
アクティブマトリクス基板１０には、ガラスやプラスチック等からなる基板本体１０Ａの上に、それぞれＸ方向，Ｙ方向に複数の走査線３３，信号線３４が電気的に絶縁されて設けられ、各走査線３３，信号線３４の交差部に対応してＴＦＴ（薄膜トランジスタ）３０が設けられている。このＴＦＴ３０のソース部は接続孔１２ａを介して信号線３４に導電接続されている。また、ＴＦＴ３０のドレイン部は接続孔１２ｂを介して島状に設けられた中間層（第１の導電部）３５に導電接続されるとともに、中間層３５は接続孔１３３を介して画素電極１４（点線部１４ａにより輪郭を示す）に導電接続されている。画素電極１４は、走査線３３と信号線３４とによって区画された領域に対応して一つずつ設けられており、マトリクス状に配列された複数の画素電極１４により画像表示領域が形成されている。
【００１８】
ＴＦＴ３０は、基板１０Ａの下地保護膜１１上に設けられ、下層側から順に、半導体膜３１，ゲート絶縁膜３２，ゲート電極３３ａが積層されている。半導体膜３１のゲート電極と対向する領域はチャネル部として機能し、このチャネル部を挟んで対向する位置がソース部，ドレイン部となる。なお、ゲート電極３３ａはＸ方向に配設される走査線３３と一体に形成されている。
【００１９】
また、基板１０Ａの上には、ＴＦＴ３０，走査線３３を覆うように第１の層間絶縁膜１２が設けられ、この層間絶縁膜１２の上に信号線３４及び中間層３５が設けられている。この層間絶縁膜１２にはＴＦＴ３０のソース部に通じる接続孔１２ａとドレイン部に通じる接続孔１２ｂとが設けられており、これらの接続孔１２ａ，１２ｂを介して信号線３４，中間層３５がそれぞれ上記ソース部，ドレイン部に導電接続されている。
【００２０】
さらに、基板１０Ａの上には、層間絶縁膜１２，信号線３３，中間層３５を覆うように第２の層間絶縁膜１３が設けられ、この層間絶縁膜１３の上にＩＴＯ（インジウム錫酸化物）等の透明導電膜からなる画素電極（第２の導電部）１４が設けられている。この層間絶縁膜１３は少なくとも画像表示領域において極めて高い平坦性を有しており、後述の配向膜１５のラビング処理においてムラの生じにくい状態となっている。
【００２１】
また、画素電極１４は、層間絶縁膜１３に設けられた接続孔１３３を介して中間層３５に導電接続されている。この接続孔１３３は、層間絶縁膜１３の表面側に設けられた第１の孔１３ａと、この孔１３ａと連通し中間層３５に通じる第２の孔１３ｂとからなる。第２の孔１３ｂは中間層３５と略等しい開口形状を有する一方、第１の孔１３ａは孔１３ｂよりも拡径に構成されており、この径の拡がり分だけ接続孔１３３のコンタクト抵抗が低減されている。
そして、上述のように構成された基板１０Ａには更に、画素電極１４，層間絶縁膜１３を覆うように、ポリイミド等からなる配向膜１５が設けられている。
【００２２】
このような基板１０は以下のような方法により製造される。
まず、公知の方法を用いて、ガラス等からなる基板本体１０Ａの上にＴＦＴ３０を形成する。そして、ＣＶＤ法等の方法を用いて、このＴＦＴ３０を覆うように酸化シリコンからなる第１の層間絶縁膜１２を形成し、続いて、この層間絶縁膜１２に対して、上記ＴＦＴ３０のソース部及びドレイン部に通じる接続孔１２ａ，１２ｂを形成する。次に、ＣＶＤ法やスパッタリング法等の方法を用いて、アルミニウムやドープトポリシリコン等の導電部材を、層間絶縁膜１２上及び接続孔１２ａ，１２ｂの内部を覆う形で成膜し、パターニングにより信号線３４や中間層３５を形成する。
【００２３】
次に、ＣＶＤ法等の方法を用いて、図３（ａ）に示すように、信号線３４，中間層３５，層間絶縁膜１２を覆うように酸化シリコンからなる第１の絶縁膜１３１を、１４００ｎｍ〜１６００ｎｍ成膜する。続いて、この工程において配線３４等の領域に形成された凹凸を平坦化するために、図３（ｂ）に示すように、絶縁膜１３１の表面をＣＭＰ法等の方法を用いて研磨する。これにより、上記絶縁膜１３１は、層間絶縁膜１２との界面からの膜厚が最も小さい個所において４００ｎｍ程度にまで薄膜化される。
次に、図３（ｃ）に示すように、平坦化された第１の絶縁膜１３１の上に、ＣＶＤ法等の方法を用いて窒化シリコンからなる第２の絶縁膜１３２を、２００ｎｍ〜４００ｎｍ成膜する。これらの絶縁膜１３１，１３２は上述の第２の層間絶縁膜１３を構成する。
【００２４】
次に、図４（ａ）に示すように、第２の絶縁膜１３２の上にレジスト５０を塗布し、パターニングにより接続孔の形成される領域（接続孔形成予定領域）に開口部５０ａを形成する。なお、レジスト５０の開口部５０ａの形状は第２の孔１３ｂの開口形状に応じて設定される。
【００２５】
次に、図４（ｂ）に示すように、レジスト５０をマスクとして等方性エッチング（ウェットエッチング）を行ない、開口部５０ａに位置する第２の絶縁膜１３２を一部除去して第１の孔１３ａを形成する。このとき、サイドエッチングの過剰な広がりを防止するために、エッチング深さを第１の絶縁膜１３１に達しない深さとする。すなわち、第１の絶縁膜１３１は上述の平坦化処理によりその表面状態を変化され、単に成膜しただけの状態よりもエッチングされ易くなっている。このため、上記等方性エッチングの対象を第２の絶縁膜１３２に限定することで、第１の孔１３ａの開口形状を開口部５０ａよりも適度に広い形状（即ち、隣接する画素電極の形成領域に達しない範囲）とすることができる。
【００２６】
次に、図４（ｃ）に示すように、レジスト５０をマスクとして異方性エッチング（ドライエッチング）を行ない、開口部５０ａに位置する第２の絶縁膜１３２及び第１の絶縁膜１３１を除去する。これにより、第１の孔１３ａの底部が開口され、上記絶縁膜１３１，１３２を貫通しＴＦＴ３０のドレイン部に通じる第２の孔１３ｂが形成される。これら互いに連通する第１の孔１３ａ，第２の孔１３ｂは上述の接続孔１３３を構成する。
【００２７】
次に、図５に示すように、スパッタリング法等の方法を用いて、第２の絶縁膜１３２の上に接続孔１３３の内部を覆う形にてＩＴＯ等の透明導電膜を成膜し、パターニングにより画素電極１４を形成する。つまり、この透明導電膜は、第２の絶縁膜１３２上に設けられる際に接続孔１３３に入り込み、接続孔１３３の内部表面を覆う形にて所定の導電層（本実施形態の場合は中間層３５）に導電接続される。
そして、このように形成された基板の表面にポリイミドを塗布焼成し、ラビングにより配向処理を施す。
以上により、上述のアクティブマトリクス基板１０が製造される。
【００２８】
一方、対向基板２０には、図２に示すように、ガラスやプラスチック等の透光性基板からなる基板本体２０Ａ上に、ＩＴＯやＩＺＯ等の透明な対向電極（共通電極）２４が設けられ、更に、この対向電極２４上にポリイミド等からなる配向膜２５が設けられている。
そして、上述のように構成された基板１０，２０は、スペーサ（図示略）によって互いに一定に離間された状態で保持されるとともに、基板周辺部に枠状に塗布されたシール材（図示略）によって接着されている。そして、基板１０，２０及びシール材によって密閉された空間に液晶が封入されて液晶層（光変調層）４０が形成されている。
【００２９】
このように本実施形態では、画素電極の形成される第２の層間絶縁膜を２層に分けて形成し、１層目の第１の絶縁膜１３１に平坦化処理を施すことで、この上に形成される第２の絶縁膜１３２を間接的に平坦化している。そして、直接には平坦化処理の施されない第２の絶縁膜に対して等方性エッチングを施すことで、サイドエッチングの過剰な広がりを防止している。このため、本実施形態によれば、基板表面を平坦化して画素電極１４に段切れ等の発生を防止しながら、接続孔１３３のコンタクト抵抗を低減してデバイス性能を高めることができる。また、基板表面を平坦化することで液晶層４０のリターデーション（即ち、電気光学特性）を画像表示領域内で均一にできるとともに、配向膜１５のラビングムラも防止できるため、表示品質の高い液晶装置を実現できる。
【００３０】
［電子機器］
次に、上記実施形態で示した液晶装置を備えた電子機器の具体例について説明する。図６は、携帯電話の一例を示した斜視図である。図６において、符号５００は携帯電話本体を示し、符号５０１は上記液晶装置を用いた表示部を示している。図６に示す電子機器は、上記実施形態の液晶装置を用いた表示部を備えているので、高性能且つ信頼性の高い表示部を備えた電子機器を実現することができる。
【００３１】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば上記実施例においては第１の絶縁膜１３１を酸化シリコン、第２の絶縁膜１３２を窒化シリコンで構成しているがこれに限定されず、例えば第１の絶縁膜１３１が窒化シリコン、第２の絶縁膜１３２が酸化シリコンである構成も考えられる。その他にも、第１の絶縁膜１３１、第２の絶縁膜１３２がともに酸化シリコンである構成や、または第１の絶縁膜１３１、第２の絶縁膜１３２がともに窒化シリコンである構成のように第１、第２の絶縁膜とも同一の材質で構成することも考えられる。
【００３２】
また上記実施形態では、第２の層間絶縁膜１３のみに平坦化処理を行なったが、同様の処理を第１の層間絶縁膜１２に対して行なってもよい。これにより、信号線３４とＴＦＴ３０のソース部のコンタクト抵抗、及び、中間層３５とＴＦＴ３０のドレイン部のコンタクト抵抗を低減しながら、信号線３４の断線や、信号線３４と中間層３５との短絡を防止して、装置の信頼性をより一層高めることができる。
また、上記実施形態で示した配線３３，３４やＴＦＴ３０の構造はほんの一例に過ぎず、本発明は、これ以外の構造を有する種々のアクティブマトリクス基板に適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る液晶装置の要部平面図である。
【図２】同、液晶装置の要部断面図である。
【図３】同、アクティブマトリクス基板の製造工程図である。
【図４】図３に続くアクティブマトリクス基板の製造工程図である。
【図５】図４に続くアクティブマトリクス基板の製造工程図である。
【図６】本液晶装置を備えた電子機器の一例を示す斜視図である。
【符号の説明】
１３ａ…第１の孔、１３ｂ…第２の孔、１４…画素電極（第２の導電部）、３５…中間層（第１の導電部）、１３１…第１の絶縁膜、１３２…第２の絶縁膜
【図１】
2004356408.tif 000003
【図２】
2004356408.tif 000004
【図３】
2004356408.tif 000005
【図４】
2004356408.tif 000006
【図５】
2004356408.tif 000007
【図６】
2004356408.tif 000008