(57)【要約】【課題】ノイズに強く、周波数引き込み時の過渡応答に影響を与えない周波数引き込みを行う、引き込み可能周波数差範囲の広い位相同期回路を提供する。【解決手段】周波数差検出器２１９が入力信号から周波数差を検出し、その引き込み周波数差をループフィルタ２１５の初期値として与えることにより、周波数差を位相誤差から検出して周波数差をループフィルタに加算する方法に比べてループフィルタの過渡応答の影響が少ない位相同期回路を提供する。【選択図】　　　図１
2004096283.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に対して位相及び周波数の引き込みを行う位相同期回路において、
前記入力信号から引き込む位相差を検出する位相差検出手段と、
この位相差検出手段の出力を受け、前記位相差検出手段へのフィードバック信号を出力するループフィルタと、
前記入力信号から引き込む周波数差を検出する周波数差検出手段と、
この周波数差検出手段の出力を前記ループフィルタの引き込み動作開始時の初期値として与える手段と
を具備したことを特徴とする位相同期回路。
【請求項２】
入力信号に対して位相及び周波数の引き込みを行う位相同期回路において、
前記入力信号から引き込む位相差を検出する位相差検出手段と、
この位相差検出手段の出力を受け、前記位相差検出手段へのフィードバック信号を出力するループフィルタと、
前記入力信号から引き込む周波数差を検出する周波数差検出手段と、
この周波数差検出手段の出力を前記ループフィルタで生成された信号に加算する手段と
を具備したことを特徴とする位相同期回路。
【請求項３】
前記周波数差検出手段は、入力信号と理想的な信号との相関から位相差を持つ複数のビートを生成し、それら複数のビートの位相差からビートの位相角の変化速度を算出して、この変化速度を周波数差として出力することを特徴とする請求項１乃至２記載の位相同期回路。
【請求項４】
前記周波数差検出手段は、前記入力信号のサンプリング周波数が標準周波数の検出したい周期パターンの周波数の３Ｎ（Ｎは整数）倍になっている場合、一定周期とそれを０、２π／３、４π／３遅らせた理想波形と与えられた信号との１周期分の相互相関をとり、発生した３つのビートに対して３相２相変換を行ってビートの位相角の変化速度を算出し、それを周波数差として出力することを特徴とする請求項３記載の位相同期回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、位相同期回路（ＰＬＬ回路）に係わり、特に雑音（ノイズ）に強く、周波数引き込み時の過渡応答に影響を与えず、引き込み可能周波数範囲の広い周波数引き込みを行う位相同期回路に関する。
【０００２】
【従来の技術】
近年、光ディスク等の情報記録媒体の記録密度を高めるためにＰＲＭＬ（Ｐａｒｔｉａｌ　Ｒｅｓｐｏｎｓｅ　Ｍａｘｉｍｕｍ　Ｌｉｋｅｈｏｏｄ）と称される信号処理方法の適用が検討されている。
【０００３】
この信号処理方法では、情報記録媒体から再生された信号がＡ／Ｄ変換された後、イコライゼーションフィルタにより波形等価されてデジタル信号に変換され、このデジタル信号を記録時の変調規則からビタビ復号回路で復調結果の最尤推定し、その結果を復調信号としている。
【０００４】
情報記録媒体から再生された信号がＡ／Ｄ変換のサンプリングクロックと非同期の場合、非同期にサンプリングしたデジタル信号から補間フィルタを用いて移相を行い、同期してサンプリングした信号に等価する処理を行う必要がある。非同期にサンプリングされた信号から同期サンプリング信号を得ることをタイミングリカバリーと称するが、この原理は「１９９７　ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ．　Ｔｏｗａｒｄｓ　ｔｈｅ　Ｋｎｏｗｌｅｄｇｅ　Ｍｉｌｌｅｎｎｉｕｍ．　ＩＣＣ　‘９７．　（Ｃａｔ．　Ｎｏ．９７ＣＨ３６０６７）（ＵＳＡ）　３　ｖｏｌ．　ｘｘｖｉｉｉ＋１７４３　Ｐ．Ｐ．１６２５−９　ｖｏｌ．３　１９９７、　Ａ　ＭＭＳＥ　ｉｎｔｅｒｐｏｌａｔｅｄ　ｔｉｍｉｎｇ　ｒｅｃｏｖｅｒｅｙ　ｓｃｈｅｍｅ　ｆｏｒ　ｔｈｅ　ｍａｇｎｅｔｉｃ　ｒｅｃｏｒｄｉｎｇｃｈａｎｎｅｌ」の文献に記載されている。しかし、この文献には位相差を解決する方法について記載されているのみで、周波数差を解決する方法については開示が無い。
【０００５】
光ディスク等の情報記録媒体の再生信号は、光ディスクの回転速度変動により出力されるタイミングが変動するため、基準の光ディスク回転速度からのずれがＰＬＬ回路の入力信号である再生信号のタイミングの周波数の変動となって現れる。したがって、位相同期していない状態から位相同期した状態に制御する位相引き込み動作の開始直後は、位相はもちろんのこと周波数もずれることになる。
【０００６】
ＰＲＭＬ信号処理方法のための同期サンプルＰＬＬ回路において、入力信号の周波数と自己発振周波数との間に大きな周波数差があった場合にも位相同期を可能にする技術として、特開平１１−１６２１２２号公報に開示されたＰＬＬ回路がある。
【０００７】
この文献では、位相検出器の出力する位相差を微分したものを周波数差としてフィードバック系に位相誤差の微分値を加算することで、引き込み周波数差（入力信号の周波数と自己発振周波数との間の周波数差）が大きくても同期動作を可能としている。
【０００８】
【発明が解決しようとする課題】
しかし、特開平１１−１６２１２２号公報に開示された技術は位相差信号の微分を用いるため位相差検出結果に現れるノイズに弱く、またフィードバックループ中の位相差信号から周波数差を演算するため、位相引き込み時の過渡応答による振動により誤った周波数差を検出して加算して位相引き込みの外乱となる場合が生じるという問題があった。
【０００９】
本発明は上記課題に鑑み、ノイズに強く、周波数引き込み時の過渡応答に影響を与えない周波数引き込みを行う、引き込み可能周波数差範囲の広い位相同期回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の位相同期回路は、入力信号から引き込む位相差を検出する位相差検出手段と、この位相差検出手段の出力を受け、位相差検出手段へのフィードバック信号を出力するループフィルタと、入力信号から引き込む周波数差を検出する周波数差検出手段と、この周波数差検出手段の出力を前記ループフィルタの引き込み動作開始時の初期値として与える手段とを具備している。
【００１１】
また、本発明の位相同期回路は、入力信号から引き込む位相差を検出する位相差検出手段と、この位相差検出手段の出力を受け、位相差検出手段へのフィードバック信号を出力するループフィルタと、入力信号から引き込む周波数差を検出する周波数差検出手段と、この周波数差検出手段の出力をループフィルタで生成された信号に加算する手段とを具備している。
【００１２】
本発明によれば、周波数差検出手段が入力信号から周波数差を検出し、その引き込み周波数差をループフィルタの初期値として与えることにより、周波数差を位相誤差から検出して周波数差をループフィルタに加算する方法に比べてループフィルタの過渡応答の影響が少ない。また、初期値として周波数差が与えられるのでループフィルタは誤差分の過渡応答しか生じないため過渡応答を小さく抑えられる。
【００１３】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態を説明する。
図１は本実施形態に係わる光ディスク装置における復号装置を説明するためのブロック図である。
この復号装置は、オフセットゲイン調整部１１、Ａ／Ｄ変換器１３、発振器１５、適応ＦＩＲフィルタ１７、ビタビ復号器１９、位相同期回路（以下、ＰＬＬ回路と称する）２１、フィルタ係数演算部２３、オフセット非対称演算部２５から構成される。また、ＰＬＬ回路２１は補間フィルタ２１１、位相差検出器２１３、ループフィルタ２１５、積分器２１７、周波数差検出器２１９から構成される。さらに、ループフィルタ２１５は比較ゲイン要素２１５ａ、積分ゲイン要素２１５ｂ、積分器２１５ｃから構成される。
【００１４】
次に、この復号装置の動作を説明する。
情報記録媒体である光ディスクから再生されたアナログ信号は入力信号としてオフセットゲイン調整部１１に入力される。入力信号はオフセットゲイン調整部１１でオフセットおよびゲインの調整が行われＡ／Ｄ変換器１３に出力される。Ａ／Ｄ変換器１３は、発振器１５が発生するサンプリングタイミング信号に同期して、オフセットゲイン調整部１１からＡ／Ｄ変換器１３に入力されたアナログ信号をサンプリングし、デジタル信号に変換して適応ＦＩＲフィルタ１７に出力する。適応ＦＩＲフィルタ１７はビタビ復号器１９での復調誤りが小さくなるようにフィルタ特性を調整するフィルタであり、Ａ／Ｄ変換器１３から入力されたデジタル信号はここで波形等価される。
【００１５】
このとき、Ａ／Ｄ変換器１３のサンプリングは基準クロックである予め定められた標準的な入力信号のタイミングの周波数または光ディスクの回転数に比例した周波数のクロックに固定されて行われる。光ディスクは再生信号がこの予め定められた入力信号のタイミングの周波数になるべく近くなるように回転数が制御されるが、Ａ／Ｄ変換器１３が予め定められた周波数でサンプリングを行うと、Ａ／Ｄ変換のサンプリングタイミングと再生信号のタイミングは同期していないため、非同期にサンプリングされたデジタル信号が得られる。
【００１６】
Ａ／Ｄ変換器１３で得られた非同期にサンプリングされたデジタル信号は適応ＦＩＲフィルタ１７を介してＰＬＬ回路２１の補間フィルタ２１１に入力される。補間フィルタ２１１はナイキスト条件を満たすようにサンプリングされた入力信号列に対してその中間位相位置の振幅値を出力するフィルタである。
【００１７】
ここで、補間フィルタ２１１の動作を説明する。図２は補間フィルタ２１１の動作を説明する図である。
図２において、適応ＦＩＲフィルタ１７からの出力信号であるサンプリングされた入力信号列は黒丸で示されている。補間フィルタ２１１は黒丸のサンプル点に対して移相量τを指定すると、白丸で示した移相量τに対応したサンプル点を得る動作を行う。
【００１８】
補間フィルタ２１１で移相された信号は、移相量がＰＬＬ回路２１により正しく出力されていれば入力信号に同期してサンプルされた信号に波形等価され、ビタビ復号器１９に出力される。また、補間フィルタ２１１で移相された信号は、ビタビ復号器１９に送られると共にＰＬＬ回路２１の位相差検出器２１３にも送られる。
【００１９】
ここで、パーシャルレスポンスおよび位相差検出器２１３の動作を説明する。図３はパーシャルレスポンスを説明するための図、図４は位相差検出器２１３の動作を説明するための図である。
【００２０】
パーシャルレスポンスとは入力に対する出力の関係が単純な線形代数で近似できるように系の伝達特性を決めたシステムであり、ＰＲ（ｎｍｎ）は入力信号にｎ、ｍ、ｎを畳み込み演算したものが出力になるとする。図３（ａ）に示す３Ｔのパターンに関し、ＰＲ（１２１）を仮定すると図３（ｂ）のように…−１、−２、−１、１、２、１、−１、−２、−１…という出力が得られる。これはゼロクロス付近で−１の次は＋１、＋１の次は−１の変化をすることを示している。これはＰＲ（１２２２１）を仮定しても同様である。ＰＲ（３４４３）の場合は、図３（ｃ）に示すように…−１、−４、−１、０、１、４、１、０、−１、−４、−１、０…という出力が得られる。この図３（ｃ）の出力から−１、０、＋１もしくは＋１、０、−１の変化を捉えることにより位相差が検出できる。この規則性とゼロレベル近傍では再生信号が直線近似できる点に着目して位相差検出器２１３で位相誤差を求める。
【００２１】
図４（ａ）は位相差がゼロのときを示し−ｙ１＝ｙ２である。図４（ｂ）は位相進みの場合を示し−ｙ１＞ｙ２となる。図４（ｃ）は位相遅れの場合を示し−ｙ１＜ｙ２となる。このように、図４は入力信号の振幅誤差を位相方向の誤差に換算したことになる。位相検出器２１３はゼロをクロスした前後のサンプルのデジタル信号の差をとることにより位相差を検出する。
【００２２】
位相差検出器２１３で得られた位相ずれ量は、ＰＩ制御器と同一の構造であるＰＬＬ回路内のループフィルタ２１５に入力される。ループフィルタ２１５の出力は電圧制御発振器（ＶＣＯ）相当の機能を持つＰＬＬ回路内の積分器２１７に入力され、積分器２１７の出力が移相量となって補間フィルタ２１１に移相指令値として入力される。
【００２３】
この復号装置を用いて、入力信号に対して非同期にサンプリングしたディジタル信号から同期してサンプリングしたディジタル信号を得る。通常、位相引き込み（位相同期していない状態から位相同期した状態へ制御していくこと）を開始した直後は、位相がずれているのはもちろんのこと周波数もずれている。光ディスクの再生信号は光ディスクの回転速度変動で出力されるタイミングが変動するので、基準の光ディスク回転速度からのずれがＰＬＬ回路２１の入力信号である再生信号のタイミングの周波数の変動となってあわられる。入力信号に一定の周波数のずれがあるとすれば、入力信号とＡ／Ｄ変換器１３におけるサンプリングタイミングの位相差は１次曲線状に増えていく。
【００２４】
補間フィルタ２１１は無限に移相できればよいが、現実には入力信号のタイミング周波数のほうが高いときに固定サンプリングで移相を行うことは困難である。補間フィルタ２１１で移相できる量は現実には限りがある。ここでは０〜２πの範囲で移相が可能であるとする。入力信号のタイミングの周波数よりＡ／Ｄ変換器１３のサンプリング周波数のほうが高いときには、位相差が急速に増え移相量はすぐに２πに達する。そこで、Ａ／Ｄ変換器１３のサンプリング周波数の方が高い（入力信号タイミングの周波数の方が低い）時は移相量が２πまで達すると１サンプルだけ直前の値で補完し、みかけの位相差を０に戻すことを行う。
【００２５】
図５は補間フィルタを用いたＰＬＬの周波数差の補間方法を説明するための図である。図５は入力信号タイミングの周波数の方がＡ／Ｄ変換器１３のサンプリング周波数よりも１０％低い方へ周波数がずれている場合で、１０サンプルに１回の割合で補間処理が入る。なお、補間した値は本来無い情報であり後の処理に有害なので、補間したときは補間したという情報を後の処理に知らせて補間した値が影響しないようにする。一方で、Ａ／Ｄ変換器１３のサンプリング周波数の方が低い（入力信号クロックの方が高い）時は、位相量が０まで達して位相できないという理由で１サンプル分データをつめてしまうことはできない。これは、そのサンプルの情報を勝手に失わせてしまうことになる。よって、本実施形態ではＡ／Ｄ変換器１３のサンプリング周波数の方が高い（入力信号タイミングの周波数の方が低い）関係が常に維持されるとする。
【００２６】
位相差検出器２１３において、入力信号タイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数に一定の差が存在するときは位相が１次曲線で変化する。これは、ωを基準とする周波数、ｔを時間、Δωを周波数差、θを初期位相差とすると、ｃｏｓ（ωｔ）とｃｏｓ（（ω＋Δω）ｔ＋θ）の位相差（つまり、ｃｏｓ関数の引数の引き算）をすれば、Δωｔ＋θとなり１次曲線の式となることから説明できる。位相差検出器２１３は±πの範囲でしか位相差を検出できないので、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数に一定の差があるときは、１次曲線で表現される変化を２πで割り算した余りからπを引いたものを観測することになる。よって、位相差検出器２１３からは振幅±πの鋸歯状波が出力される。
【００２７】
ＰＬＬ引き込み時に補間フィルタ２１１へ入力される移相指令値の上昇スピードは、位相差検出器２１３出力に表れる鋸歯状波の１周期の間に１次曲線の傾きに追いつかなければならない。これは入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差による位相ずれ量変化の速度と積分器２１７の出力である補間フィルタ２１１への移相指令値変化の速度が一致することに相当する。もし、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差による位相ずれから位相差検出器２１３の出力に発生する鋸歯状波１周期以内に入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差による位相ずれ量変化の速度に追いつけない場合、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差による位相ずれ量が２πの整数倍に達した途端に位相差検出器２１３の出力は負の最大値となるので積分器２１７が出力する移相指令値は小さくなる。
【００２８】
このような場合、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差によって生じる位相変化に追従できていないことになるので、補間フィルタ２１１へ入力される移相指令値は位相差検出器２１３が出力する鋸歯状波と少し位相のずれた鋸歯状波となってしまう。これは入力信号のタイミングの周波数とサンプリング周波数の差がある状態でＰＬＬループが安定してしまう状態であり望ましい結果ではない。入力信号のタイミングの周波数とサンプリング周波数に一定の差がある場合の鋸歯状波の周期は２π／Δωとなり差が大きいほど周期が短くなる。なお、ここでの議論では入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数に一定の差があるとしているが、入力信号のタイミングの周波数変動が主に機械的な要因により発生することを考えると、このＰＬＬの動作に比べて周波数変動は非常に緩やかと考えられるので、周波数の差は一定であるとみなしても一般性は失わない。
【００２９】
そこで本実施形態では、適応ＦＩＲフィルタ１７の出力がＰＬＬ回路２１内の周波数差検出器２１９にも入力される。この周波数差検出器２１９は入力信号のタイミングの周波数とサンプリング周波数の差を求め出力する。ループフィルタ２１５は位相差検出器２１３の出力をそれぞれ入力する比例ゲイン要素２１５ａおよび積分ゲイン要素２１５ｂと、積分ゲイン要素２１５ｂの出力を入力する積分器２１５ｃから構成されている。積分器２１５ｃは入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差を蓄積する。なお、積分ゲイン要素２１５ｂは位相差検出器２１３の出力を入力する代わりに比例ゲイン要素２１５ａの出力を入力する構成であっても良い。
【００３０】
既に述べたように、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数に一定の差がある場合の位相差は１次曲線となる。そこで、周波数の差に相当する傾きを積分器２１５ｃの出力の替わりに周波数差検出器２１９から与える。なお、何らかの要因で周波数差検出器２１９の出力に誤差があった場合は積分器２１５ｃの働きにより誤差が吸収される。
【００３１】
本実施形態においては、ループ内の位相誤差から入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差を積分器２１５ｃに蓄積させず、ループの外から強制的に入力信号のタイミングの周波数とサンプリング周波数の差の数値を入れるため、周波数引き込み（周波数を入力に同期させる動作）が高速になる。すなわち、本実施形態は入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差をフィードフォワードしていると言える。また、検出した周波数差に誤差がある場合でも、積分器２１５ｃに蓄積される値は入力信号のタイミングの周波数とサンプリング周波数の差に相当する値全てを蓄積する場合に比べて小さいので、遅れが大きく積分ゲイン要素２１５ｂを小さくしなければらない場合でも過渡応答の絶対値を小さくすることが可能である。
【００３２】
次に、本発明の第２の実施形態を説明する。
図６は本発明の第２の実施形態のＰＬＬ回路のブロック図である。なお、図６において、図１と同一部には同一符号を付し説明を省略する。
光ディスクにおいては、再生信号中にＶＦＯと呼ばれるＰＬＬを位相同期状態にさせるための一定周期が得られるパターンが記録されている。ＰＬＬの引き込み動作は通常この期間に行われる。光ディスクの再生信号においてＶＦＯ部分を除いたデータ部分は一般にはランダムなビット列であり、前述の位相差検出器２１３では位相差は平均的にしか正しい値とならない。そのため、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差についても平均的に正しい値しか得られない。また、入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差の検出方式によってはＶＦＯ以外では正しい値が得られない方式もある。そこで、第２の実施形態においては、周波数引き込みはＶＦＯがきたときに完了させて、ＶＦＯが終了したらその周波数を維持することとする。
【００３３】
図６において、積分器２１５ｃは切り替えタイミング信号生成６１からのトリガ信号により初期値をセットできるものとする。引き込み開始時、積分器２１５ｃはループフィルタ２１５から切り離される。引き込み開始のタイミング（ＶＦＯの開始）はＶＦＯ検出６３で与えられるものとする。このとき、積分器２１５ｃの出力がループフィルタ２１５へ伝わらなければ良く、積分器２１５ｃへのゲイン要素２１５ｂをゼロとしても同様である。図６においてはスイッチ２１５ｄにより切り替えが行われる。
【００３４】
積分器２１５ｃが切り離された状態で引き込みを開始し、その状態で積分器２１７の過渡応答が収束してかつ周波数差検出器２１９の出力が安定した時点（ただし、ＶＦＯが終了する前まで）で、積分器２１５ｃに対して初期値を入れてスイッチ２１５ｄを閉じ積分器２１５ｃの出力がループフィルタ２１５へ加算されるようにする。この構成にすることにより、ループフィルタ２１５の時定数にかかわらず直ちに入力信号のタイミングの周波数とＡ／Ｄ変換器１３のサンプリング周波数の差を解消して周波数引き込みを行うことができる。また、周波数引き込み終了後に周波数の微小な変動があった場合には、積分器２１５ｃの働きにより入力信号のタイミングの周波数とサンプリング周波数の差をゼロにする。前述のように、周波数変動は主に機械的な要因によって発生すると考えているので、このＰＬＬの動作の帯域に比べて１０倍以上低い帯域であると考えられる。したがって、遅れが大きくてループフィルタ時定数が大きくても、積分器２１５ｃで周波数誤差を吸収することができる。
【００３５】
次に、本発明の第３の実施形態を説明する。
図７は第３の実施形態のＰＬＬ回路のブロック図である。なお、図７において、図６と同一部には同一符号を付し説明を省略する。
図６の方法に加え、入力信号であるランダムなビット列に対する平均的に正しい位相誤差検出結果に対して安定したＰＬＬがかかるように、ＶＦＯ終了後は引き込み時よりもＰＬＬの一巡伝達関数の時定数を大きくする場合がある。このときのループフィルタ２１５を図７のように構成する。図７においては、ＶＦＯ終了が検出されると切り替えタイミング信号生成６１ｂの発生するタイミング信号により、比例ゲイン要素（２１５ａ１、２１５ａ２）がスイッチ７１で、また積分ゲイン要素（２１５ｂ１、２１５ｂ２）がスイッチ７３により切り替えられる。
【００３６】
図８は第２および第３の実施形態におけるＰＬＬ回路の動作フローチャートである。
ＶＦＯ検出器６３がＶＦＯの開始を検出すると（ステップＳ８０１）、切り替えタイミング信号生成部６１が切り替えトリガ信号を出力し、スイッチ２１５ｄをオープンにして積分器２１５ｃを切り離す（ステップＳ８０３）。その後、積分器２１７の過渡応答待ちを行い（Ｓ８０５）、周波数差検出器２１９から積分器２１５ｃに初期値を代入し（ステップＳ８０７）、スイッチ２１５ｄを接続して積分器２１５ｃをループフィルタ２１５に接続する。
【００３７】
次に周波数差検出器２１９の構成について説明する。図９は周波数差検出器２１９の構成を示すブロック図、図１０は周波数検出演算の概要を説明するための図である。
【００３８】
周波数差の検出手法は、従来の技術で説明したように、位相誤差の微分値が一定以上の値となった場合には特定の値で置き換える（ここでは、直前の値に置換）をする処理をした値を使用することが考えられる。しかしながら、この従来の位相差検出方法によれば位相差はゼロクロス前後の差分を取る演算を行っているので、いわば微分の微分を取ることとなり入力雑音を強調する効果がある。周波数差検出器２１９の出力に対して低域通過フィルタ（ＬＰＦ）を通すことも考えられるが、入力雑音は高周波領域の帯域制限を受けた白色雑音に近く比較的低い周期の周波数が含まれており、単純にＬＰＦを用いるのみでは正しい周波数差を検出できない。図６のループフィルタ２１５の構成によれば、ノイズにより周波数差に誤りが入ったことにより積分器２１５ｃの初期値が変動すると、積分器２１５ｃをループフィルタ２１５に接続したときに過渡応答が発生してしまう。この問題を解決するために、一定の周期的なパターンが繰り返されるＶＦＯ領域において、雑音に強い周波数差検出器２１９を説明する。
【００３９】
図９の周波数差検出器２１９は、理想３Ｔ　ＶＦＯパターン生成部８１、２サンプル遅れ部８３ａ、８３ｂ、６サンプル期間積和演算器８５ａ、８５ｂ、８５ｃ、３相２相変換器８９、ＬＰＦ９１、逆正接演算部９３、後退差分部９５、微分不能点補間処理部９７から構成されている。
【００４０】
一定周期の波とそれと周波数がずれた波を１周期区間にわたって相互相関をとると、相関演算の結果はビートを生じて正弦波状の変化が生じる。また、一定周期をπ／４分遅らせた波と周波数のずれた波の相互相関も同様にビートを生じるが、生じたビートの波の位相はπ／４遅らせなかった波との相関でできたビートの位相に比べてπ／４だけ遅れる。これにより、ｓｉｎとｃｏｓの関係のように直交した位相関係にあるビートが生成できるので、２つの波の逆正接演算を行うと角度が出る。この角度は一定周期の波とそれと周波数がずれた波との位相差を示している。この位相差の時間変化（微分）を見れば波の周波数差を検出することができる。
【００４１】
この演算は、サンプリング周波数が標準周波数のＶＦＯ周波数の４Ｎ（Ｎは整数）倍になっている場合にπ／４分遅らせる演算が整数サンプル分の遅延となるので容易である。しかし、３Ｎ倍の場合はπ／４分遅らせる演算が整数サンプル分の遅延とはならない（３と４の最小公倍数のときは除く）。そこで、一定周期とそれを２π／３、４π／３遅らせた波と周波数がずれた波との１周期分の相互相関をとる。すると、２π／３、４π／３位相のずれたビートが得られる（図１０（ａ））。例えば、３Ｔ　ＶＦＯ（図３（ａ）に示すパターン）の時は、図９に示すように２Ｔサンプル遅れ部８３ａ、８３ｂで２Ｔ分（１Ｔは１サンプル期間を示す）、４Ｔ分遅らせて、それぞれ６サンプル期間積和演算器８５ａ、８５ｂ、８５ｃで入力信号と畳み込む。これら３つのビートに対して、３相−２相変換といわれる直行変換の１種を３相２相変換器８９で行うと、π／４ずれた２つのビートが得られる（図１０（ｂ））。
【００４２】
後は、サンプリング周波数が４Ｎの場合と同様に、逆正接演算部９３の結果（図１０（ｃ））の微分を取ると周波数差の検出が可能である（図１０（ｄ））。微分不能点補間処理部９７は、逆正接演算部９３の微分結果に含まれる急変点を閾値を用いて取り除き直前の出力値で補完する（図１０（ｅ））。この周波数差検出法は、１周期に対して畳み込み演算を２回乃至３回だけ行うことによって周波数差を検出するのでＦＦＴを用いた周波数差検出方法にくらべて計算量が少なくて済む。相関演算を用いたことにより、大きなフィルタ効果が得られ雑音に対してロバストな周波数差検出回路となる。なお、逆正接演算結果は、入力信号と相関を取った理想信号の位相が完全にあっているときは絶対的な位相差を示すが、そうでないときは相対的な位相差を示すので、特別な条件を設けない限り変化量を知るには十分であるが、位相差検出結果として利用することはできない。また、ＬＰＦ９１は信号入力に含まれるノイズ成分による影響を低減するために挿入されるが、省かれる場合がある。ＬＰＦ９１を省くと３相２相変換部８９と逆正接演算部９３は一体の演算として取り扱える。この構成による周波数差検出は、理想波形との相関演算により大きなフィルタ効果が得られることに加えて逆正接演算が振幅の変動に理想的には影響を受けないことをにより入力に含まれるノイズに強い周波数差検出が可能である。
【００４３】
以上で説明した構成のＰＬＬを用いれば、遅れの大きなＰＬＬにおいても入力信号とサンプリング周波数の周波数差が大きな場合の高速なＰＬＬ引き込みが可能である。
【００４４】
次に、補間フィルタを用いる代わりに電圧制御発信器（ＶＣＯ）を用いた本発明の第４の実施形態を説明する。
図１１は第４の実施形態のブロック図である。なお、図１１において、図１、図７と同一部には同一符号を付し説明を省略する。
入力信号はオフセットゲイン調整部１１によりオフセットやゲインなどが調整され、Ａ／Ｄ変換器１３ａへ入りサンプリングされディジタル信号へ変換される。適応ＦＩＲフィルタ１７はビタビ復号器１９での復調誤りが小さくなるようにフィルタ特性が調整されるフィルタでありディジタル信号はここで波形等価を受ける。このとき、サンプリングはループフィルタ２１５により制御された発振器（ＶＣＯ１０１）の発振するクロックで行われる。これにより、ＰＬＬが定常状態にあれば入力信号のタイミングに対して同期サンプリングされたディジタル信号が得られる。サンプリングされた信号は、ビタビ復号回路１９等の後段の処理に送られると共に位相誤差検出器２１３へも送られる。得られた位相ずれ量はループフィルタ２１５に入力される。ループフィルタ２１５は図７と同一である。ループフィルタ２１５の出力はＶＣＯ１０１に入力される。また、ＶＦＯ検出部６３により切り替えタイミング信号生成部（６１ａ、６１ｂ）が駆動され、ループフィルタ２１５の状態が制御される。
【００４５】
一方、Ａ／Ｄ変換器１３ｂでサンプリングされたディジタル信号は周波数差検出器２１９へも入力され得られた周波数差はループフィルタ２１５に入力される。Ａ／Ｄ変換器１３ｂは発振器１５が発生するサンプリングタイミングに同期してサンプリングを行う。また、ループフィルタ２１５の出力がゼロの時、発振器１５とＶＣＯ１０１は同一の周波数を発振するとする。
【００４６】
以上説明した構成によれば、ＶＣＯを用いたループ内に大きな遅れが存在するＰＬＬにおいても入力信号とサンプリング周波数の周波数差が大きな場合の高速なＰＬＬ引き込みが可能である。
【００４７】
【発明の効果】
本発明の位相同期回路によれば、ノイズに強く、周波数引き込み時の過渡応答に影響を与えない周波数引き込みを行う、引き込み可能周波数差範囲の広い位相同期を行うことが可能になる。
【図面の簡単な説明】
【図１】本実施形態に係わる復号装置のブロック図
【図２】補間フィルタ２１１の動作を説明するための図
【図３】パーシャルレスポンスを説明するための図
【図４】位相差検出器の動作を説明するための図
【図５】補間フィルタを用いたＰＬＬの周波数差の補間方法を説明するための図
【図６】第２の実施形態のＰＬＬ回路のブロック図
【図７】第３の実施形態のＰＬＬ回路のブロック図
【図８】第２および３の実施形態のＰＬＬ回路の動作フローチャート
【図９】周波数差検出器２１９の構成を示すブロック図
【図１０】周波数検出演算の概要を説明する図
【図１１】本発明の第４の実施形態のブロック図
【符号の説明】
１１　　オフセットゲイン調整部
１３　　Ａ／Ｄ変換器
１５　　発信器
１７　　適応ＦＩＲフィルタ
１９　　ビタビ復号器
２１　　ＰＬＬ回路
６１　　切り替えタイミング信号生成部
６３　　ＶＦＯ検出部
２１１　　補間フィルタ
２１３　　位相差検出器
２１５　　ループフィルタ
２１７　　積分器
２１９　　周波数差検出器
【図１】
2004096283.tif 000003
【図２】
2004096283.tif 000004
【図３】
2004096283.tif 000005
【図４】
2004096283.tif 000006
【図５】
2004096283.tif 000007
【図６】
2004096283.tif 000008
【図７】
2004096283.tif 000009
【図８】
2004096283.tif 000010
【図９】
2004096283.tif 000011
【図１０】
2004096283.tif 000012
【図１１】
2004096283.tif 000013