【事件の表示】
　平成１１年特許願第　　２３１５号「クロック分配回路及びそれを有する半導体集積回路」拒絶査定に対する審判事件［平成１２年　７月１８日出願公開、特開２０００−２００１１４］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．出願の経緯
　本件発明は、平成１１年１月７日に出願されたものであって、平成１３年４月６日付で拒絶査定がなされ、これに対し、平成１３年５月１７日に拒絶査定に対する審判請求がなされるとともに、手続補正がなされたものである。
　
２．平成１３年５月１７日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１３年５月１７日付の手続補正を却下する。
［理由］
（１）補正後の本件発明
　本件補正により、特許請求の範囲の請求項１は、下記のとおりのものと補正された。
【請求項１】　おのおの複数個の回路を有する複数個のブロックにクロック信号を分配するための第１のクロックドライバと、前記第１のクロックドライバと前記複数個のブロックとの間を前記クロック信号が前記複数個のブロックに同位相で到達するように接続する伝送線路からなる第１の配線とを有するクロック分配回路であって、前記クロック信号が前記複数個のブロックに同位相で到達するように接続する伝送線路は分岐部を経る毎に前記伝送線路の線幅が狭く形成されていることを特徴とするクロック分配回路。（以下、補正発明という。）
　上記補正は、請求項１に記載した発明を特定するために必要な事項である「配線」をさらに限定するために、当初明細書段落【００４１】に記載されていた「配線」にかかる「分岐部を経る毎に配線幅が狭く形成され」という事項を付加したものであり、特許法第１７条の２第３項の範囲でなされた第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の前記請求項１に記載された発明が、特許出願の際独立して特許を受けることができるものであるかについて以下に検討する。
　
（２）引用発明
　原審における拒絶の理由で引用した刊行物には、以下の点が記載されている。
刊行物１：特開平６−２１２２５号公報
【特許請求の範囲】
　　【請求項１】　半導体チップに複数の機能ブロックが設けられ、上記半導体チップの周縁部にクロック入力パッドが設けられた半導体集積回路装置であって、上記半導体チップの周縁部に上記クロック入力パッドと隣接して設けられたクロック信号を出力するクロックドライバと、上記複数の機能ブロック内にそれぞれ設けられた複数のクロックパルスジェネレータと、上記クロックドライバから上記半導体チップの中央部にまで延びる第１のクロックラインと該第１のクロックラインの半導体チップ中央側の端部から分岐して上記複数のクロックパルスジェネレータのそれぞれにまで延びる複数の第２のクロックラインとからなり上記クロックドライバから出力されたクロック信号を上記複数のクロックパルスジェネレータに伝えるクロック信号線とを備えていることを特徴とする半導体集積回路装置。
　　【請求項２】　上記第１のクロックラインの配線幅は上記第２のクロックラインのいずれの配線幅よりも広く設定されていることを特徴とする請求項１に記載の半導体集積回路装置。
　　　明細書段落【００３５】の記載
　クロックドライバ１１から出力されたクロック信号をクロックパルスジェネレータ１３Ａ〜１３Ｑに伝えるクロック信号線１４は、クロックドライバ１１から半導体チップＡの中央部にまで延びる第１のクロックライン１４ａと、該第１のクロックライン１４ａの半導体チップ中央側の端部から分岐して各クロックパルスジェネレータ１３Ａ〜１３Ｑのそれぞれにまで延びる複数の第２のクロックライン１４ｂとからなる。この場合、第１のクロックライン１４ａの配線幅は、第２のクロックライン１４ｂの配線幅よりも広く設定されており、他の配線の配線幅の２倍以上に設定されている。また第２のクロックライン１４ｂは半導体基板の中央部から分岐して各機能ブロック１２Ａ〜１２Ｆにまでそれぞれ延びているため、各第２のクロックライン１４ｂの配線長の間にはほとんど差がなくなるので、各機能ブロック１２Ａ〜１２Ｆ同士の間におけるクロックスキューが低減する。
　
（３）対比・判断
　補正発明と刊行物１記載の発明とを対比すると、刊行物１に記載された「機能ブロック」、「クロックドライバ」及び「クロックライン」は、補正発明における「複数個の回路を有するブロック」、「第１のクロックドライバ」及び「第１の配線」に相当する。
　また、刊行物１に記載された「クロックスキューが低減する」は、補正発明における「同位相で到達する」に相当する。
　さらに、刊行物１記載の「第１のクロックラインの配線幅は第２のクロックラインのいずれの配線幅よりも広く設定されている」点は、補正発明における「接続する伝送線路は分岐部を経る毎に前記伝送線路の線幅が狭く形成されている」点に他ならない。
　請求人は、補正発明における「配線」につき、平成１３年３月１９日付けの意見書において、「クロックドライバと各回路のクロック参照素子との間に接続された第１及び第２の配線を伝送線路から構成したものであります。伝送線路では、例えば同軸ケーブルのように信号が伝達される信号線とグランド配線又は電源線との間の距離が一定に保たれています。」点により、刊行物１記載の「クロックライン」と相違する旨主張しているが、補正発明の「伝送線路」が、そのような構成を有している旨の特段の記載が明細書中にはなく、また、「クロックライン」が一般的に「伝送線路」により構成されていることは、本件出願前周知技術であることを考慮すれば、当該請求人が相違点として主張する点は、実質的に刊行物１に記載された事項である（周知技術として、特開平８−１０６０７５号公報、特開平９−２２３１９号公報、特開平９−２６１１８３号公報及び特開平１０−３０８６５５号公報等を参照されたい。）。
　このように、刊行物１には、「おのおの複数個の回路を有する複数個のブロックにクロック信号を分配するための第１のクロックドライバと、前記第１のクロックドライバと前記複数個のブロックとの間を前記クロック信号が前記複数個のブロックに同位相で到達するように接続する伝送線路からなる第１の配線とを有するクロック分配回路であって、前記クロック信号が前記複数個のブロックに同位相で到達するように接続する伝送線路は分岐部を経る毎に前記伝送線路の線幅が狭く形成されていることを特徴とするクロック分配回路」が記載されている。
　したがって、補正発明は、前記刊行物１に記載された発明であり、特許法第２９条第１項第３号の規定により特許を受けることができないものである。
　
（４）むすび
　以上のとおりであるから、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に違反するものであり、特許法第１５９条第１項で準用する同法第５３条第１項の規定により却下されるべきものである。                       　
　
３．本件発明について
　平成１３年５月１７日付の手続補正は、上記のとおり却下されたので、本件請求項１に係る発明（以下、本件第１発明という。）は、平成１３年３月１９日付け手続補正書の特許請求の範囲請求項１に記載された事項により特定される以下のとおりのものであると認める。
【請求項１】　夫々複数個の回路を有する複数個のブロックにクロック信号を分配するための第１のクロックドライバと、前記第１のクロックドライバと前記複数個のブロックとの間を前記クロック信号が前記複数個のブロックに同位相で到達するように接続する伝送線路からなる第１の配線と、を有することを特徴とするクロック分配回路。
　
４．引用発明
　原審における拒絶理由で引用した刊行物１に記載された事項は、上記２．（２）引用発明において記載したとおりである。　
　
５．対比・判断
　第１発明と刊行物１記載の発明とを対比すると、第１発明は、補正発明においてなされていた「配線」にかかる「分岐部を経る毎に配線幅が狭く形成され」という限定事項を削除したものであるから、２．（４）において述べたとおり、刊行物１に記載された発明である。
　したがって、第１発明は、特許法第２９条第１項第３号に規定により、特許を受けることができないものである。
　
６．むすび
　以上のとおりであるから、結論のとおり審決する。