【事件の表示】
　平成　５年特許願第２３０５１８号「ＰＬＬ周波数シンセサイザ回路」拒絶査定不服審判事件〔平成　７年　３月３１日出願公開、特開平　７−　８６９２７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成５年９月１６日に特許出願され、拒絶理由通知がなされ、平成１３年１０月３１日付けで意見書が提出されると共に明細書について手続補正がなされ、拒絶査定がなされ、査定不服の審判請求がなされ、平成１４年２月１２日付けで明細書について手続補正がなされたものである。
２．本願発明は平成１４年２月１２日付けで手続補正された明細書の特許請求の範囲の請求項１に記載された次のとおり（以下、本願発明という。）である。
「【請求項１】　所定周波数の基準信号（ｆosc）を基準周波数に分周した分周信号（ｆｒ）を出力する基準分周器（１）と、
　電圧制御発振器（７）からの出力周波数信号（ｆvco）を分周した比較信号（ｆｐ）を出力する比較分周器（２）と、
　前記分周信号（ｆｒ）と前記比較信号（ｆｐ）との位相を比較し、その比較結果に基づいて第１及び第２の位相差信号（φＲ，φＰ）を出力する位相比較器（３）と、
　異なる導電型の第１及び第２のトランジスタ（Ｔ１，Ｔ２）を接続して構成され、両トランジスタ（Ｔ１，Ｔ２）間から電圧信号（Ｄｏ）を出力するチャージポンプ回路（５）と、
　前記チャージポンプ回路（５）から出力される電圧信号（Ｄｏ）を平滑した制御電圧信号（ＶＴ）を出力するローパスフィルタ（６）と、
　前記ローパスフィルタ（６）から出力される制御電圧信号（ＶＴ）の電圧値に応じた周波数の出力周波数信号（ｆvco）を出力する電圧制御発振器（７）と、
　温度の変化及び電源電圧の変化に対して安定に動作し、定電流を供給する定電流源回路（８）と、
　前記位相比較器（３）から出力される第１又は第２の位相差信号（φＲ，φＰ）に基づいて前記第１又は第２のトランジスタ（Ｔ１，Ｔ２）をオンオフ制御するとともに、前記定電流源回路（８）から出力された単一の定電流に基づいて前記第１又は第２のトランジスタ（Ｔ１，Ｔ２）のオン時における駆動電流を制御するチャージポンプ制御回路（４）とを備え、
　前記定電流源回路（８）は、ＰＬＬ周波数シンセサイザ回路と同一の半導体基板上に形成されたバンドギャップバイアス回路からなり、
　前記チャージポンプ制御回路（４）は、
　前記第１のトランジスタ（Ｔ１）と導電型が同一であり、かつ、前記定電流源回路（２２）に接続された第３のトランジスタ（Ｔ９）と、前記第１のトランジスタ（Ｔ１）と導電型が同一である第４のトランジスタ（Ｔ１０）とからなり、
前記定電流源回路（２２）の定電流を流すカレントミラー回路と、
　前記第２のトランジスタ（Ｔ２）と導電型が同一であり、かつ、前記第４のトランジスタ（Ｔ１０）に接続された第５のトランジスタ（Ｔ１１）と、
　前記第１の位相差信号（φＲ）に基づいてオンオフ制御され、かつ、前記第１及び前記第３のトランジスタ（Ｔ１，Ｔ９）とからなるカレントミラー回路を構成するための第１のアナログスイッチ（２４）と、
　前記第２の位相差信号（φＰ）に基づいてオンオフ制御され、かつ、前記第２及び前記第５のトランジスタ（Ｔ２，Ｔ１１）とからなるカレントミラー回路を構成するための第２のアナログスイッチ（２５）とを備え、
　前記第１及び第２のトランジスタ（Ｔ１，Ｔ２）の駆動電流を等しくすることを特徴とするＰＬＬ周波数シンセサイザ回路。」
３．引用文献に記載の事項
　原審の拒絶の査定の理由に引用された引用文献２（特開昭６２−２３４４１５号公報）には次の事項が記載されている。
「第１図において、位相ロックループシステム１０は入力信号と電圧制御発振器（ＶＣＯ）１４の出力との位相を比較する位相検出器すなわち比較器１２を含んでいる。位相ロックループはＶＣＯ１４の出力が入力信号が周波数及び位置においてロックされるまでＶＣＯ１４の入力電圧を調節する。位相偏差は位相比較器１２によって決定され、偏差に対応する接続期間の出力パルスがアップライン１６またはダウンライン１８に発生される。これらの信号は、アップ信号に応じて電流源として動作し、ダウン信号に応じて電流吸い込みとして動作するチャージポンプ２０に加えられる。論理回路２２はチャージポンプ２０に対する制御信号を形成し、出力電流の値を決定する。位相ロックが達成される前は、ハイゲイン信号が加えられ、大きな出力電流が発生され、急速にロックが達成される。ロックが達成された後は、ハイゲイン信号は取り除かれ、低い電流レベルが発生され、安定性が改善される。
　チャージポンプ２０の出力は、チャージポンプ２０によって充電または放電されるキャパシタを含むローパスフィルタ２４に加えられる。キャパシタの電圧は電圧制御発振器１４の入力として加えられる。チャージポンプは、アップまたはダウン偏差が発生されなくなり、位相ロックが達成されるまでキャパシタの電圧を変化させるように動作する。
　チャージポンプは第２図に示される。ローパスフィルタ２４はキャパシタ２６と抵抗２８を含んで示される。キャパシタ２６はチャージポンプ３０の出力端子に接続された１つの端子を有する。Ｐ−タイプＭＯＳトランジスタ３２はドレインが出力端子３０に接続され、ソースが電源ＶＣＣに接続される。Ｎ−タイプＭＯＳトランジスタ３４はドレインが出力端子３０に接続され、ソースが接地される。トランジスタ３２と３４とは同時に１つのトランジスタのみターンオンするＣＭＯＳ出力対を形成する。キャパシタ２６を充電するために、トランジスタ３２はターンオンし、電流吸込みが与えられる。
　チャージポンプの最適動作のために、トランジスタ３２および３４は出力端子３０において正確な電流値が得られるように制御され、ターンオンおよびターンオフの両方が急速に切換えられなければならない。切換えにおける遅延は数周期の間に出力端子３０の電流レベルを不正確にし、キャパシタに対して好しくない充電または放電速度をもたらす。第２図の回路は速い切換えと正確な電流レベルを保証する。
　　　　　　・・・省略・・・
　第２図の回路は、２つの問題すなわち定電流の保持および切換遅延の回避を解決するように構成されている。キャパシタ２６、抵抗２８および抵抗５６を除いて、第２図の全ての要素は、モノリシック集積回路の部品として形成される。しかしながら、集積回路形成の処理変動にかかわらず、トランジスタ３６を流れる電流は、定電流に保持される。外部抵抗５６は、端子５８において、電源電圧Ｖｃｃとトランジスタ３６のドレインとの間に接続される。この端子の電圧は、トランジスタ６２、６４、６６および６８を含む比較器６０の１つの入力に加えられる。比較器の他の入力には、このトランジスタを含む電圧分圧回路網７２によって点７２（７０の誤記）に得られる参照電圧が加えられる。比較器の出力は、トランジスタ３６のゲートと結合され比較器の２つの入力の電圧が等しくなるまで、トランジスタ３６を駆動する。このように点５８の電圧が点７０の参照電圧に等しくなるように定電流が抵抗５６を通って流れ、これによりこの電流がトランジスタ３６を流れる。この電流は、処理変動から独立しており次のようになる。
　　　　　　　　・・・数式省略・・・
　ＭＯＳキャパシタ７４は、トランジスタ３６のゲートに接続され、フィードバックループを安定させ、ノイズを減少させる。ボディ効果を取り除くためにＰ−井戸とソースを結合したえＮ−タイプＦＥＴのダイオードを用いることによって回路網７２から正確な参照電圧が得られる。正確な定電流はトランジスタ３６を流れ、結果として出力トランジスタ３２および３６から所望の電流レベルを得る。
　　　　　　　　・・・省略・・・
キャパシタ７６は接地され、キャパシタ７８電源Ｖｃｃに接続されるように示されているが、どちらかのキャパシタがどちらかの電位に接続されればよい。ＭＯＳキャパシタの適当な動作によりゲートに供給される充分な電圧が達成されればよい。
　伝送ゲート５２および５４の追加によって、追加の伝送ゲート８０および８２がトランジスタ３２および３４の急速なターンオフを確実にするために設けられる。これらの伝送ゲートはゲート５２および５４とともに交互に動作する。例えばゲート５２が閉じたときゲート８０は開き、そして逆も同様である。またゲート５４が閉じたときゲート８２は開き、そして逆も同様である。」（第４頁右下欄第１４行〜第７頁左上欄第１行）
４．対比・判断
　引用文献２に記載の「位相ロックループシステム」、「位相比較器」、「ローパスフィルタ」及び「ＶＣＯ」は、それぞれ、本願発明の「ＰＬＬ周波数シンセサイザ回路」、「位相比較器」、「ローパスフィルタ」及び「電圧制御発振器」に相当することは明らかである。
　また、引用文献２の「チャージポンプ」のトランジスタ３２、３４、４８、５０、４６はそれぞれ本願発明の第１、２、４、５、３のトランジスタに、その伝送ゲート５２及び５４はそれぞれ本願発明の第１及び２のアナログスイッチに、そして、その比較器６０、電圧分圧回路網７２、外部抵抗５６及びトランジスタ３６、３８からなる回路は本願発明の定電流源回路に相当することは、引用文献２の第６頁左上欄第１７行〜同頁左下欄第７行の記載からして、明らかであるから、引用文献２に記載の「チャージポンプ」は、本願発明の「チャージポンプ回路」、「定電流源回路」及び「チャージポンプ制御回路」を備えるものである。
　そこで、本願発明と引用文献２に記載の発明とを対比すると、両者は、
「基準信号と出力周波数信号との位相を比較し、その比較結果に基づいて第１及び第２の位相差信号を出力する位相比較器と、
　異なる導電型の第１及び第２のトランジスタを接続して構成され、両トランジスタ間から電圧信号を出力するチャージポンプ回路と、
　チャージポンプ回路から出力される電圧信号を平滑した制御電圧信号を出力するローパスフィルタと、
　ローパスフィルタから出力される制御電圧信号の電圧値に応じた周波数の出力周波数信号を出力する電圧制御発振器と、
　定電流を供給する定電流源回路
　位相比較器から出力される第１又は第２の位相差信号に基づいて前記第１又は第２のトランジスタをオンオフ制御するとともに、定電流源回路から出力された単一の定電流に基づいて第１又は第２のトランジスタのオン時における駆動電流を制御するチャージポンプ制御回路とを備えたＰＬＬ周波数シンセサイザ回路」であると云う点で一致し、
次の点（以下、相違点１及び２という。）で相違している。
　相違点１：本願発明は「所定周波数の基準信号を基準周波数に分周した分周信号を出力する基準分周器」及び「電圧制御発振器からの出力周波数信号を分周した比較信号を出力する比較分周器」を備えるのに対して、引用文献２にはそのような「基準分周器」及び「比較分周器」が記載されていない点。
　相違点２：本願発明の「定電流源回路」はＰＬＬ周波数シンセサイザ回路と同一の半導体基板上に形成されたバンドギャップバイアス回路からなっているのに対して、引用文献２にはそのようになっていることが記載されていない点。
　そこで、上記相違点１及び２について以下に検討する。
　相違点１について
　「ＰＬＬ周波数シンセサイザ回路」（「位相ロックループシステム」）において「所定周波数の基準信号を基準周波数に分周した分周信号を出力する基準分周器」及び「電圧制御発振器からの出力周波数信号を分周した比較信号を出力する比較分周器」を備えるようにすることは例示するまでもなく当業者に周知の慣用技術である。
　してみると、引用文献２に記載の「位相ロックループシステム」（「ＰＬＬ周波数シンセサイザ回路」）において本願発明の「基準分周器」及び「比較分周器」を備えるようにすることは当業者であれば適宜になし得ることである。
　したがって、相違点１は格別の相違ではない。
　相違点２について
　「定電流源回路」をバンドギャップバイアス回路で構成することは周知の慣用技術（特開昭５７−１０６９１５号公報、特開平１−２３３５０８号公報、特開平２−１６５２１２号公報、特開平３−１５８９１３号公報、特開平５−６３６００号公報、特開平５−１８１５５５号公報等参照）であるから、引用文献２に記載の定電流源回路をバンドギャップバイアス回路で構成することは当業者であれば適宜になし得ることである。
　また、互いに関連のある複数の半導体電子回路を同一の半導体基板上に形成することは当業者が通常に行っていることであるから、引用文献２に記載の「定電流源回路」をバンドギャップバイアス回路で構成し、「位相ロックループシステム」（「ＰＬＬ周波数シンセサイザ回路」）と同一の半導体基板上に形成することは当業者であれば適宜になし得ることである。
　したがって、相違点２は格別の相違ではない。
５．むすび
　以上のとおり、本願発明は、引用文献２に記載の発明及び周知の慣用技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。