(57)【要約】【課題】回路構成を単純にして電圧駆動型パワー素子を完全にオフさせることができるパワー素子駆動回路を提供するものである。【解決手段】駆動電源１１と、駆動電源１１に直列に接続され、ソース（Ｓ）同士を互いに接続するように設けられた第１の電圧駆動型パワー素子（ＦＥＴ１）１２及び第２の電圧駆動型パワー素子（ＦＥＴ２）１３とを備える。第１及び第２の電圧駆動型パワー素子１２，１３のソース（Ｓ）を電圧駆動型パワースイッチング素子１６のゲート（Ｇ）に出力可能に接続する。第１及び第２の電圧駆動型パワー素子１２，１３のゲート（Ｇ）を入力手段２０に接続する。さらに、入力手段２０と第１及び第２の電圧駆動型パワー素子１２，１３のソース（Ｓ）とを抵抗２２を介して接続する。【選択図】        図１
2004236482.tif 000002
【特許請求の範囲】
【請求項１】
入力手段からの信号を増幅して電圧駆動型パワースイッチング素子を駆動する駆動回路であって、
駆動電源と、前記駆動電源に直列に接続され、ソース同士を互いに接続するように設けられた第１の電圧駆動型パワー素子及び第２の電圧駆動型パワー素子とを備え、
前記第１及び第２の電圧駆動型パワー素子のソースを前記電圧駆動型パワースイッチング素子のゲートに出力可能に接続し、前記第１及び第２の電圧駆動型パワー素子のゲートを前記入力手段に接続したパワー素子駆動回路において、
前記入力手段と前記第１及び第２の電圧駆動型パワー素子のソースとを抵抗を介して接続したことを特徴とするパワー素子駆動回路。
【請求項２】
前記抵抗と並列にコンデンサーを接続し、前記入力手段の側に前記抵抗より抵抗値が低い第２の抵抗を直列に接続した請求項１記載のパワー素子駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流モータを可変速度制御するためのインバータ等に用いられる電圧駆動型パワースイッチング素子の駆動回路に関する。
【０００２】
【従来の技術】
インバータに用いられるＩＧＢＴ、ＦＥＴ等のパワースイッチング素子は、電圧駆動式である。この電圧駆動型パワースイッチング素子を入力手段からのオンオフ信号により駆動するため、入力手段からのオンオフ信号を駆動電源により増幅する駆動回路が用いられる。この駆動回路にも電圧駆動型パワー素子が用いられる。
【０００３】
このような駆動回路として、図３に示される駆動回路１００が知られている。駆動電源１０１と、駆動電源１０１に直列に接続され、ドレイン（Ｄ）同士を接続するように設けられたｐ型の第１の電圧駆動型パワー素子（ＦＥＴ１）１０２及びｎ型の第２の電圧駆動型パワー素子（ＦＥＴ２）１０３と、第１の電圧駆動型パワー素子（ＦＥＴ１）１０２のソース（Ｓ）に直列に接続された抵抗（Ｒ１）１０４及び第２の駆動型パワー素子（ＦＥＴ２）１０３のソース（Ｓ）に直列に接続された抵抗（Ｒ２）１０５と、を備え、前記第１及び第２の電圧駆動型パワー素子１０２，１０３のドレイン（Ｄ）を電圧駆動型パワースイッチング素子１０６のゲート（Ｇ）に出力可能に接続し、前記第１及び第２の電圧駆動型パワー素子１０２，１０３のゲート（Ｇ）を入力手段１０７に反転素子１０８を介して接続したものである。
ドライブＩＣ等の入力手段１０７の出力に合わせる為に、反転素子１０８を用いる反転回路が設けられている。
【０００４】
また、実開平６−７３２５号公報には、図３に示されるような駆動回路１５０が開示されている。直列接続された第１駆動電源１５１ａ及び第２駆動電源１５１ｂと、これら駆動電源１５１ａ，１５１ｂに直列に接続され、ソース（Ｓ）同士を互いに接続するように設けられたｎ型の第１の電圧駆動型パワー素子（ＦＥＴ１）１５２及びｐ型の第２の電圧駆動型パワー素子（ＦＥＴ２）１５３と、を備え、前記第１及び第２の電圧駆動型パワー素子１５２，１５３のソース（Ｓ）を電圧駆動型パワースイッチング素子１５６のゲート（Ｇ）に出力可能に接続し、第１及び第２の電圧駆動型パワー素子１５２，１５３のゲート（Ｇ）を入力手段１５７に接続し、第１駆動電源１５１ａと第２駆動電源１５１ｂとの間と電圧駆動型パワースイッチング素子１５６のソース（Ｓ）とを更に接続したものである。
電圧駆動型パワースイッチング素子１５６をオフするとき、必ず電圧駆動型パワースイッチング素子１５６のゲート電圧が第２の電圧駆動型パワー素子（ＦＥＴ２）１５３のドレイン（Ｄ）よりもＶＴＨ分高くなるため、負電源となる第２駆動電源１５１ｂを用いている。
【０００５】
【特許文献１】
実開平６−７３２５号公報（図２）
【０００６】
【発明が解決しようとする課題】
しかしながら、図３の駆動回路では、反転素子１０８を用いる反転回路が必要であり、図４の駆動回路では、負電源１５１ｂが必要であり、回路構成が複雑になるという問題点がある。
【０００７】
本発明は、上記問題点に鑑みてなされたものであり、回路構成を単純にして電圧駆動型パワースイッチング素子を完全にオフさせることができるパワー素子駆動回路を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、請求項１のパワー素子駆動回路は、入力手段からの信号を増幅して電圧駆動型パワースイッチング素子を駆動する駆動回路であって、駆動電源と、前記駆動電源に直列に接続され、ソース同士を互いに接続するように設けられた第１の電圧駆動型パワー素子及び第２の電圧駆動型パワー素子とを備え、前記第１及び第２の電圧駆動型パワー素子のソースを前記電圧駆動型パワースイッチング素子のゲートに出力可能に接続し、前記第１及び第２の電圧駆動型パワー素子のゲートを前記入力手段に接続したパワー素子駆動回路において、前記入力手段と前記第１及び第２の電圧駆動型パワー素子のソースとを抵抗を介して接続したことを特徴とするものである。
【０００９】
請求項１の駆動回路によると、第１の電圧駆動型パワー素子のソースと第２の電圧駆動型パワー素子のソースとを接続することにより、入力手段からの信号に対する反転回路が不要となり、第１の電圧駆動型パワー素子のソース及び第２の電圧駆動型パワー素子のソースと、第１の電圧駆動型パワー素子のゲート及び第２の電圧駆動型パワー素子のゲートとが抵抗を介して接続されるため、電圧駆動型パワースイッチング素子を完全にオフすることができる。
【００１０】
請求項２記載のパワー素子駆動回路は、請求項１において、前記抵抗と並列にコンデンサーを接続し、前記抵抗と前記入力手段との間に直列に前記抵抗より抵抗値が低い第２の抵抗を直列に接続したものである。
【００１１】
請求項２の駆動回路によると、第２の抵抗とコンデンサーを更に加えることにより、電圧駆動型パワースイッチング素子のゲート電圧が下がってきても、コンデンサーに蓄積された電荷により、第２の電圧駆動型パワー素子がオフすることなく、電圧駆動型パワースイッチング素子のゲート電圧をより早くゼロボルトまで下げることができる。
【００１２】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の好適な実施の形態を説明する。
【００１３】
まず、第１実施形態におけるパワー素子駆動回路を図１に基づいて説明する。駆動回路１０は、駆動電源１１と、駆動電源１１に直列に接続され、ソース（Ｓ）同士を互いに接続するように設けられたｎ型の第１の電圧駆動型パワー素子（ＦＥＴ１）１２及びｐ型の第２の電圧駆動型パワー素子（ＦＥＴ２）１３と、第１の電圧駆動型パワー素子１２のドレイン（Ｄ）に直列に接続された抵抗（Ｒ２）１４及び第２の駆動型パワー素子１３のドレイン（Ｄ）に直列に接続された抵抗（Ｒ３）１５と、第１の電圧駆動型パワー素子１２のソース（Ｓ）及び第１の電圧駆動型パワー素子１３のソース（Ｓ）とを電圧駆動型パワースイッチング素子１６のゲート（Ｇ）に接続する回路１８と、電圧駆動型パワースイッチング素子１６のソース（Ｓ）と抵抗（Ｒ３）１５の駆動電源１１側とを接続する回路１９と、ドライブＩＣ等の入力手段２０を第１の電圧駆動型パワー素子（ＦＥＴ１）１２のゲート（Ｇ）及び第１の電圧駆動型パワー素子（ＦＥＴ２）１３のゲート（Ｇ）とに接続する回路２１と、この回路２１と第１の電圧駆動型パワー素子（ＦＥＴ１）１２のソース（Ｓ）及び第２の電圧駆動型パワー素子（ＦＥＴ２）１３のソース（Ｓ）とを抵抗２２を介して接続する回路２３と、を備えて構成される。
【００１４】
この第１実施形態の駆動回路１０の作動を説明する。
まず、電圧駆動型パワースイッチング素子１６がオンする時を説明する。
入力手段１６からハイ（Ｈ）入力が入ると、第１の電圧駆動型パワー素子（ＦＥＴ１）１２のゲート（Ｇ）−ソース（Ｓ）間に電圧が印加され、第１の電圧駆動型パワー素子（ＦＥＴ１）１２がオンする。このとき、第２の電圧駆動型パワー素子（ＦＥＴ２）１３のゲート（Ｇ）−ソース（Ｓ）間には逆バイアスがかかるため、オフしている。
そして、第１の電圧駆動型パワー素子（ＦＥＴ１）１２を通して電圧駆動型パワースイッチング素子１６のゲート（Ｇ  ）に充電され、ゲート電圧が上昇する。
さらに、ゲート電圧が高くなると、第１の電圧駆動型パワー素子（ＦＥＴ１）１２はオフするが、残りは抵抗（Ｒ１）２２を通して充電される。
【００１５】
すなわち、第１の電圧駆動型パワー素子（ＦＥＴ１）１２を用いた場合、オンするときにそのゲート電圧が〔（駆動電源１１の電圧）−（第１の電圧駆動型パワー素子１２のＶＴＨ）になると、第１の電圧駆動型パワー素子（ＦＥＴ１）１２はオフするが、抵抗（Ｒ３）２２を通じての充電により、電圧駆動型パワースイッチング素子１６のゲート電圧が十分高いため、電圧駆動型パワースイッチング素子１６は問題なくオンできる。
【００１６】
つぎに、電圧駆動型パワースイッチング素子１６がオフする時を説明する。
入力手段２０からロー（Ｌ）入力が入ると、第２の電圧駆動型パワー素子（ＦＥＴ２）１５のソース（Ｓ）とゲート（Ｇ）との間に電圧が立ち、第２の電圧駆動型パワー素子（ＦＥＴ２）１５がオンする。このとき、第１の電圧駆動型パワー素子（ＦＥＴ１）１４のゲート（Ｇ）−ソース（Ｓ）間には逆バイアスがかかるため、オフしている。
そして、第２の電圧駆動型パワー素子（ＦＥＴ２）１３を通して電圧駆動型パワースイッチング素子１６のゲート（Ｇ）の電荷は放電され、ゲート電圧が下がる。
さらに、ゲート電圧が低くなると、第２の電圧駆動型パワー素子（ＦＥＴ２）１３はオフするが、残りは抵抗（Ｒ１）２２を通して放電される。
【００１７】
すなわち、第２の電圧駆動型パワー素子（ＦＥＴ２）１３を用いた場合、オフするときにそのゲート電圧が第２の電圧駆動型パワー素子（ＦＥＴ２）１３のＶＴＨ以下になると、第２の電圧駆動型パワー素子（ＦＥＴ２）１３はオフするが、抵抗（Ｒ３）２２を通じての放電により、電圧駆動型パワースイッチング素子１６のＶＴＨが第２の電圧駆動型パワー素子（ＦＥＴ２）１３のＶＴＨより高いものであれば、電圧駆動型パワースイッチング素子１６は問題なくオフできる。
【００１８】
つぎに、第２の実施形態におけるパワー素子駆動回路を図１に基づいて説明する。
この駆動回路５０は、第１実施形態における駆動回路１０に更に、以下のものが備えられた構成である。なお、第１実施形態と同じ部分には同じ符号を付してその説明を省略する。
【００１９】
抵抗（Ｒ１）２２と並列にコンデンサー（Ｃ１）５１を設ける回路５２と、入力手段２０と回路２１との間に直列に接続された抵抗（Ｒ４）５３とを更に備える構成である。ここで、抵抗（Ｒ４）５３は、抵抗（Ｒ１）２２に比較して大きい。
【００２０】
抵抗（Ｒ４）５３とコンデンサー（Ｃ１）５０とを更に加えることにより、第２の電圧駆動型パワー素子（ＦＥＴ２）１３におけるゲート（Ｇ）の電圧が下がっても、コンデンサー（Ｃ１）に蓄えられた電荷により、第２の電圧駆動型パワー素子（ＦＥＴ２）１３がオフすることなく、電圧駆動型パワースイッチング素子１６のゲート（Ｇ）の電圧を早くゼロボルトまで下げることができる。
【００２１】
以上、本発明の好適な実施の形態について説明したが、本発明は、前記実施の形態に限定されるものではなく、特許請求の範囲に記載した限りにおいてさまざまな変更が可能なものである。
例えば、上記実施の形態においては、電圧駆動型パワー素子１２，１３，１６としてＦＦＴを用いる場合を説明したが、ＩＧＢＴを用いるものであってもよい。
【００２２】
【発明の効果】
以上に説明したように、請求項１によると、反転回路や負電源を用いることなく、簡単な回路構成により電圧駆動型パワースイッチング素子をオンオフできるという効果を奏する。
【００２３】
請求項２によると、電圧駆動型パワースイッチング素子のオンオフを確実にできるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るパワー素子駆動回路の回路図である。
【図２】本発明の他の実施形態に係るパワー素子駆動回路の回路図である。
【図３】従来例に係るパワー素子駆動回路の回路図である。
【図４】他の従来例に係るパワー素子駆動回路の回路図である。
【符号の説明】
１０，５０    駆動回路
１１    駆動電源
１２    第１の電圧駆動型パワー素子（ＦＥＴ１）
１３    第２の電圧駆動型パワー素子（ＦＥＴ２）
１６    電圧駆動型パワースイッチング素子
２０    入力手段
２２    抵抗
５１    コンデンサー
５３    抵抗
【図１】
2004236482.tif 000003
【図２】
2004236482.tif 000004
【図３】
2004236482.tif 000005
【図４】
2004236482.tif 000006