【事件の表示】
　平成　５年特許願第１４８０１７号「並列データ処理システム」拒絶査定不服審判事件〔平成　７年　１月１０日出願公開、特開平　７−　　６１４６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は平成５年６月１８日の出願であって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１４年９月６日付けの手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された
　「所定のデータ処理に必要とされる全標本データの内の少なくとも一部である部分標本データを保持する部分標本データ保持手段と前記データ処理に必要な実行パラメータを保持する実行パラメータ保持手段とを有する複数個のデータ処理手段と、該データ処理手段の各々に接続される転送データ保持手段を有し、該転送データ保持手段に保持されているデータを対応する前記データ処理手段に転送するデータ転送手段と、を備える並列データ処理システムであって、
　前記データ処理手段は、
　当該データ処理手段に設けられている前記部分標本データ保持手段に保持されている部分標本データと該データ処理手段に設けられている前記実行パラメータ保持手段に保持されている実行パラメータとから、前記部分標本データについての前記実行パラメータに関する調整量を演算処理する調整量演算手段と、
　前記全標本データについての実行パラメータの調整量の総和を演算して求めるに際し、当該データ処理手段における前記部分標本データ保持手段に格納された部分標本データについての当該実行パラメータに関する調整量に、前記データ転送手段を介して取得した他の前記データ処理手段における前記実行パラメータ保持手段に格納された部分標本データについての当該実行パラメータに関する調整量を、累積演算する累積手段と、
を備えたことを特徴とする並列データ処理システム。」にあると認める。
　
２．引用例に記載の発明
２−１．引用例１
　これに対して、原査定の拒絶の理由に引用された特開平３−１７５５６５号公報（平成３年７月３０日出願公開、以下「引用例１」という。）には図面と共に次の事項が記載されている。（なお、明らかな誤記は訂正した。）
　（１）「本発明は神経回路網模式回路を構成する並列計算機に関するものである。」（第１ページ右欄第１行目乃至第２行目）
　（２）「第１図は本発明の一実施例における並列計算機の構成を示すブロック図である。第１図において、２１はｎ個の学習データを蓄えるメモリ、２２はメモリに蓄えられたｎ個の学習デ−タからｍ個の学習データを選択する選択機、２３はｍ個の学習データをｍ個の神経回路網模式回路へ出力する分配機、２４，２５，２６は１個または複数の計算機により構成される神経回路網模式回路、２７はｍ個の神経回路網模式回路から出力される内部パラメータ修正量を集める収集機、２８はｍ個の内部パラメータ修正量から平均パラメータ修正量を求める平均機、２９は平均パラメータ修正量をｍ個の神経回路網模式回路機へ出力する分配機である。」（第２ページ右下欄第５行目乃至第１７行目）
　（３）「まず、メモリ２１に蓄えられたｎ個の学習データから、選択機２２によって任意のｍ個の学習データが選択され、ｍ個の学習データは分配機２３によりｍ個の神経回路網模式回路に１個ずつ出力され、ｍ個の神経回路網模式回路において学習データをもとに内部パラメータ修正量が求められ、ｍ個の神経回路網模式回路２４，２５，２６から出力されるｍ個の内部パラメータ修正量が収集機２７により集められる。集められたｍ個の内部パラメータ修正量は平均機２８において平均化され、平均内部パラメータ修正量が求められ、内部平均パラメータ修正量は分配機２９によりｍ個の神経回路網模式回路２４，２５，２６に出力され、各神経回路網模式回路２４，２５，２６において内部平均パラメータ修正量を基に内部パラメータの修正が行われる。」（第２ページ右下欄第２０行目乃至第３ページ左上欄第１４行目）
　
　上記記載（２）及び上記記載（３）において、神経回路網模式回路が内部パラメータを保持していること及び内部パラメータ修正量を求める手段を有することは明らかであり、パラメータ修正量を求めるためには、学習データと内部パラメータを用いることもまた明らかである。また、神経回路網模式回路は分配機２３から学習データを受け取っているのだから、何らかの受け取り手段を有することも明らかである。したがって、引用例１には
　「ｎ個の学習データを蓄えるメモリと、
　前記ｎ個の学習データからｍ個の学習データを選択する選択機と、
　前記ｍ個の学習データをｍ個の神経回路模式回路へ出力する分配機と、
　分配機から１個の学習データを受け取る手段及び内部パラメータを保持する保持手段とを有するｍ個の神経回路網模式回路と、
　該神経回路網模式回路に接続される収集機と、
　平均機とを備える並列計算機であって、
　前記神経回路網模式回路は、
　前記分配機から受け取った学習データと該神経回路網模式回路の保持手段に保持されている内部パラメータから内部パラメータ修正量を求める手段を備え、
　前記収集機は前記ｍ個の神経回路網模式回路から、ｍ個の内部パラメータ修正量を集め、
　前記平均機は集めたｍ個の内部パラメータ修正量を平均化する
　ことを特徴とする並列計算機。」（以下、「引用例１に記載された発明」という。）が記載されている。
　
２−２．引用例２
　原査定の拒絶の理由に引用された、吉沢英樹・他、「高並列リングアーキテクチャ」、情報処理学会研究報告、Ｖｏｌ．９０、Ｎｏ．６０（９０−ＡＲＣ−８３）、社団法人情報処理学会、１９９０年７月１８日発行、ｐｐ．６７〜７１（以下「引用例２」という。）には次の事項が記載されている。
　（４）「本研究で開発したシステムは、３つの双方向バスを持つ、トレイと呼ぶレジスタブロックとプロセッサの対を、多数リング状に配置したＳＩＭＤ型計算機である（図１）。トレイは、プロセッサの外部アクセス用ポートの一方に接続され、隣り合う他のトレイと共にリング状の３２ビットバスを形成する。このリングは、論理機能的には、双方向のサイクリックシフトレジスタであり、システムレベルでデータフローを考えると、プロセッサ外部に設けられたパイプラインレジスタの役割を果たす。」（第６８ページ左欄第２１行目乃至第３１行目）
　（５）「また、各々のプロセッサは・・・重みベクトルやプログラムはローカルメモリ内に保持され、もう一方の外部アクセスポートを介してアクセスされる。」（第６８ページ右欄第１２行目乃至第１５行目）
　（６）「次にバックプロパゲーション処理について説明する。・・・そこで１層目と２層目の誤差ベクトルδ１，δ２，δ３を計算するため、まず、トレイに０を書く。次に各々のＡｃｃ内の誤差ベクトルＥｉに重みベクトルを掛け、トレイ上のデータに加算し、その結果を再びトレイに書込む（図５）。これはちょうど（式３）に示すマトリックス演算を実行することと等価であり、この操作を誤差δｉが一巡するまで繰り返す。これによって得られた誤差ベクトルδ１，δ２，δ３を基に重みベクトルの修正が並列に行われ、一つのパターンに対する一回の重み更新処理が完了する。」（第６９ページ左欄第１５行目乃至同右欄第１０行目）
　
２−３．引用例３
　原査定の拒絶の理由に引用された、松本元、大津展之・編、「脳とコンピュータ２　ニューロコンピューティングの周辺」、株式会社培風館、１９９１年７月１０日初版発行）、ｐｐ．１５５〜１５６（以下、「引用例３」という。）には次の事項が記載されている。
　（７）「簡単な例として、ｎ個の数、ａ１，ａ２，・・・，ａｎの和をとるシストリックアレイを図４．２７（ａ）に示す。プロセッサｉは、プロセッサｉ−１から送られてくるａ１からａｉ−１までの部分和にａｉを加えてａｉまでの部分和を計算する。そしてこれをプロセッサｉ＋１に送る。各プロセッサ間はバスで直接つながれているので、データは高速に転送できる。」（第１５５ページ第５行目乃至第１０行目）
　
２−４．引用例４
　原査定の拒絶の理由に引用された、加藤英樹ほか、「高並列ニューロコンピュータ」、ＦＵＪＩＴＳＵ　Ｖｏｌ４２，Ｎｏ．３、平成３年５月発行、ｐｐ．２１３〜２２１（以下、「引用例４」という。）には次の事項が記載されている。
　（８）「著者らが考案したアーキテクチャ（図−６下部）は非常に単純で、複数の”トレイ”とプロセッサ、そしてローカルメモリから構成される。トレイは転送機能をもつレジスタで、両隣のトレイと接続されて全体でリングネットワークを構成する。このリングは循環型シフトレジスタとして働き、各プロセッサからのデータの収集と供給をつかさどる。」（第２１６ページ右欄第１１行目乃至第１７行目）
　（９）「図−８のＷＴｐの計算はＷｘの計算とよく似ているものの若干技巧的で、リング上のトレイとプロセッサ上のレジスタの役割が入れ替わる。ｑｉがリング上を循環し、ｐｊはＰＥｊ上に留まっている。図−７と逆に部分和の方がリング中を移動することが鍵である。図−８の灰色に塗られたトレイに注目する。時刻Ｔ１でｗ１１ｐ１が加えられ、Ｔ２は休み、Ｔ３ではｗ３１ｐ３、そしてＴ４ではｗ２１ｐ２が加算される。」（第２１８ページ左欄第１７行目乃至第２４行目。）
　
３．対比
　本願発明と引用例１に記載された発明を対比する。
　引用例１に記載された発明の「学習データ」は本願発明の「標本データ」に相当し、以下同様に、「ｎ個の学習データ」は「全標本データ」に、「１個の学習データ」は「部分標本データ」に、「内部パラメータ」は「実行パラメータ」に、「ｍ個の神経回路網模式回路」は「複数個のデータ処理手段」に、「修正量」は「調整量」に、「内部パラメータ修正量を求める手段」は「実行パラメータに関する調整量を演算処理する調整量演算手段」に、「並列計算機」は「並列データ処理システム」に相当する。
　また、引用例１に記載された発明の「１個の学習データを受け取る手段」と本願発明の「部分標本データを保持する部分標本データ保持手段」は、「部分標本データを利用可能とする手段」という点では一致しており、引用例１に記載された発明の学習データ、内部パラメータが、内部パラメータ修正量を求めるという所定のデータ処理に必要なことは明らかである。
　引用例１に記載された発明の「収集機」は、ｍ個の神経回路網模式回路からパラメータ修正量を集めており、また、「平均機」は、平均を求めるには通常総和を求める必要があるから、総和を求めていると解される。してみると、「収集機」と「平均機」とからなる構成は、「複数個のデータ処理手段が演算処理した実行パラメータの調整量から、実行パラメータの調整量の総和を演算して求める手段」といえる。一方、本願発明の「データ転送手段」と「累積手段」とからなる構成も、全体としてみると、引用例１に記載された発明の「収集機」と「平均機」とからなる構成と同様、「複数個のデータ処理手段が演算処理した実行パラメータの調整量から、実行パラメータの調整量の総和を演算して求める手段」といえるので、この点で両者は一致している。
　
　したがって、本願発明と引用例１に記載された発明とは、
　「所定のデータ処理に必要とされる全標本データの内の少なくとも一部である部分標本データを利用可能とする手段と前記データ処理に必要な実行パラメータを保持する実行パラメータ保持手段とを有する複数個のデータ処理手段であって、
　前記データ処理手段は、
　当該データ処理手段に設けられている前記部分標本データを利用可能とする手段から与えられる部分標本データと該データ処理手段に設けられている前記実行パラメータ保持手段に保持されている実行パラメータとから、前記部分標本データについての前記実行パラメータに関する調整量を演算処理する調整量演算手段を備え、
　前記複数個のデータ処理手段が演算処理した実行パラメータの調整量から、実行パラメータの調整量の総和を演算して求める手段をさらに有することを特徴とする並列データ処理システム。」である点で一致し、以下の点で相違する。
　
　（相違点１）
　「部分標本データを利用可能とする手段」が、本願発明は「部分標本データ保持手段」であるのに対し、引用例１に記載された発明は「分配機」から部分標本データを「受け取る手段」である点。
　
　（相違点２）
　「前記複数個のデータ処理手段が演算処理した実行パラメータの調整量から、実行パラメータの調整量の総和を演算して求める手段」が、本願発明と引用例１に記載された発明では、各々以下のとおり構成される点。
　（本願発明）
「データ処理手段の各々に接続される転送データ保持手段を有し、該転送データ保持手段に保持されているデータを対応する前記データ処理手段に転送するデータ転送手段」と前記データ処理手段が備える、「当該データ処理手段における前記部分標本データ保持手段に格納された部分標本データについての当該実行パラメータに関する調整量に、前記データ転送手段を介して取得した他の前記データ処理手段における前記実行パラメータ保持手段に格納された部分標本データについての当該実行パラメータに関する調整量を、累積演算する累積手段」とから構成されている。
　（引用例１に記載された発明）
　神経回路網模式回路に接続される「収集機」と「平均機」とから構成されている。
　
　（相違点３）
　本願発明が、全標本データについての実行パラメータの調整量の総和を演算して求めるのに対して、引用例１に記載された発明がｎ個のうちのｍ個の総和を求める点。
　
４．当審の判断
　上記相違点について検討する。
　（相違点１について）
　データを処理するために必要なデータを保持することは通常技術であり、並列計算機におけるローカルメモリも周知であるから（引用例２の記載（５）、引用例４の記載（８）参照。）、引用例１に記載された発明において、受け取った部分標本データを保持するようにローカルメモリなどの保持手段を設けることは格別のものではない。
　
　（相違点２について）
　並列計算機において、レジスタブロック（本願発明の「転送データ保持手段」に相当する。）とプロセッサの対を、多数リング状に配置する構造（以下、「リング構造」という。）は周知技術である（引用例２の記載（４）及び引用例４の記載（８）参照。）。
　そして、リング構造のように、隣接する処理単位との間でデータ転送をする構造においては、総和を求める際に前段から受け取ったデータに自身のデータを累積していくのが普通である（引用例３の記載（７）、引用例２の記載（６）、引用例４の記載（９）参照。なお、引用例２及び引用例４は単純な総和ではなく、重み付けをした総和、即ち積和演算であるが、総和を求めていることに変わりはない。）
　さらに、リング構造で総和を求めるのならば、累積手段は各データ処理手段に設けるのが好適な一実施形態であることは当業者に明らかである。
　以上からみて、並列計算機において、総和を求める際にリング構造を採用し、累積手段をデータ処理手段に設けることは格別のものではない。
　そして、引用例１に記載された発明も並列計算機であるから、総和を演算するにあたって、「収集機」と「平均機」に替えて、前記周知のリング構造を採用し、本願発明のようにすることは当業者が適宜なし得たことである。
　したがって、相違点２は格別のものではない。
　
　（相違点３について）
　引用例１に記載された発明では、ｎ個の学習データのうち任意のｍ個の学習データしか選択していないが、ｎ個の学習データがあるのであれば、ｎ個全ての学習データを用いるのはむしろ通常である。してみると引用例１に記載された発明においても、ｍ個ではなく全標本データについての標本データの実行パラメータの調整量の総和を求めるようにすることは当業者が適宜なし得たことであるから相違点３は格別のものではない。
　
５．むすび
　以上のとおりであるので、本願発明は、引用例１に記載された発明及び引用例２乃至引用例４の周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。