(57)【要約】【課題】半導体基板上の一つのベース層上に形成された複数のエミッタ層から構成されるヘテロ接合バイポーラトランジスタにおいて、放熱を効率良く行ない、エミッタ間の放熱のばらつきを大幅に低減できるヘテロ接合バイポーラトランジスタなどの半導体装置及びその製造方法を提供することを目的とする。【解決手段】ベース層（２３）と、前記ベース層の上に設けられた複数のエミッタ層（２４、２４Ａ、２４Ｂ）と、前記複数のエミッタ層を包含する開口を有する絶縁層（６０）と、前記開口を埋め込むように設けられた配線層（７０）と、を備え、前記複数のエミッタ層のそれぞれは、前記配線層に接続されてなることを特徴とする半導体装置を提供する。【選択図】　図１
2004103685.tif 000002
【特許請求の範囲】
【請求項１】
ベース層と、
前記ベース層の上に設けられた複数のエミッタ層と、
前記複数のエミッタ層を包含する開口を有する絶縁層と、
前記開口を埋め込むように設けられた配線層と、
を備え、
前記複数のエミッタ層のそれぞれは、前記配線層に接続されてなることを特徴とする半導体装置。
【請求項２】
第１導電型の第１の半導体層と、
前記第１の半導体層の上に設けられた第２導電型の第２の半導体層と、
前記第２の半導体層の上に設けられた複数の第１導電型の第３の半導体層と、
前記第１の半導体層に接続された第１の電極と、
前記第１の電極の上に設けられ、前記複数の第３の半導体層を包含する開口を有する絶縁層と、
前記開口を埋め込むように設けられた金属層と、
を備え、
前記複数の第３の半導体層のそれぞれは、前記金属層に接続されてなることを特徴とする半導体装置。
【請求項３】
コレクタ層と、
前記コレクタ層の上に設けられたベース層と、
前記ベース層の上に設けられた複数のエミッタ層と、
前記コレクタ層に接続されたコレクタ電極と、
前記複数のエミッタ層の間において前記ベース層に接続されたベース電極と、
前記複数のエミッタ層のそれぞれに接続された複数のエミッタ電極と、
前記コレクタ電極の上に設けられ、前記複数のエミッタ電極を包含する開口を有する絶縁層と、
前記開口を埋め込むように設けられた配線層と、
を備え、
前記複数のエミッタ電極のそれぞれは、前記配線層に接続されてなることを特徴とする半導体装置。
【請求項４】
前記ベース電極と前記配線層との間に設けられた層間絶縁膜をさらに備えたことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記複数のエミッタ電極と前記配線層との間に設けられた第１の配線をさらに備えたことを特徴とする請求項４または５に記載の半導体装置。
【請求項６】
前記配線層は、メッキにより形成されてなることを特徴とする請求項３〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記開口における前記配線層の厚みは、前記絶縁層の上における前記配線層の厚みよりも大なることを特徴とする請求項３〜６のいずれか１つに記載の半導体装置。
【請求項８】
前記絶縁層は、有機材料により形成されたことを特徴とする請求項３〜７のいずれか１つに記載の半導体装置。
【請求項９】
前記コレクタ層と前記エミッタ層の少なくともいずれかは、前記ベース層よりも大なるエネルギバンドギャップを有することを特徴とする請求項３〜８のいずれか１つに記載の半導体装置。
【請求項１０】
コレクタ層の上にベース層を形成する工程と、
前記ベース層の上に複数のエミッタ層を形成する工程と、
前記コレクタ層に接続されたコレクタ電極を形成する工程と、
前記コレクタ電極の上を覆い、且つ前記複数のエミッタ電極を包含する開口を有する絶縁層を形成する工程と、
前記開口を埋め込むように配線層を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項１１】
前記配線層をメッキ法により形成することを特徴とする請求項１０記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、本発明装置及びその製造方法に関し、より詳細には、電力増幅用のＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ　Ｍｏｎｏｌｉｔｈｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ：マイクロ波モノリシック集積回路）などに用いて好適なヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）などの半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ガリウム砒素（ＧａＡｓ）などのＩＩＩ−Ｖ族化合物半導体基板上に形成したヘテロ接合バイポーラトランジスタは、携帯電話の送信アンプなどに使用されている。このような送信アンプは、極めて高い電力密度で動作するので、発熱量が大きく、熱的安定性に関する細心の注意が必要である。
【０００３】
従来は、この点に関して、集積ヒートシンクを設けて放熱を改善しようとしていた（例えば、特許文献１参照。）。また、ｐｎ接合部の上にバンプ電極を設けることにより、接合部の発熱を逃がすようにしていた（例えば、特許文献２参照。）。
【０００４】
【特許文献１】
特開平９−４５７０４号公報
【特許文献２】
特開平５−１９０５６３号公報
【０００５】
ところで、複数個のバイポーラトランジスタを並列に動作させる場合、ベース電位の温度係数が負であるために、発熱量が大きいトランジスタに対してより多くの電流が流れる電流集中が生じ、素子の動作が不安定になり熱的に暴走して破壊に至るなどの問題が生じる。このため、個々のトランジスタのエミッタまたはベースに直列に抵抗を接続したのち、並列に接続する「バラスト抵抗法」と呼ばれる安定化技術が用いられる。
【０００６】
ＨＢＴでは、電流利得の温度係数が負であることから、「ベースバラスト法」が有効である。また、バラスト抵抗の消費電力は、直流電力から高周波電力への変換と言う観点からは損失となるが、エミッタ電流よりもベース電流の方がはるかに小さいので、電池の寿命を重視する携帯電話用途では、専らベースバラスト法が用いられる。
【０００７】
図７は、ベースバラスト法を用いたＨＢＴのバイアス回路を表す模式図である。
【０００８】
２つのＨＢＴ（ＨＢＴ−ＡとＨＢＴ−Ｂ）を並列に動作させる時に、素子間の接合温度の差による不安定性を解消するため、ベースバラスト抵抗ＲＡとＲＢとがそれぞれ接続されている。
【０００９】
一方、１ＧＨｚから２ＧＨｚの周波数帯で電力利得が大きいトランジスタを得るには、ベース・コレクタ間容量を削減することが極めて有効である。通常のトランジスタでは、ベース電極を引き出す領域が、ベース・コレクタ間の寄生容量の発生部分となるので、ベース・コレクタ間寄生容量を最小にできるようにトランジスタのパターンを工夫しなければならない。
【００１０】
これに対して、本発明者は、図８（ａ）に表したように、一つのベース電極３３の両側に２つのエミッタ領域（２４ａ、２４ｂ）を有するＨＢＴ（以降このパターンを「シングルベース・ダブルエミッタＨＢＴ」と称する）を既に発明している。このパターンでは、ベース電極一つで２つのエミッタ・ベース接合にベース電流を供給できるので、ベース電極による寄生のベース・コレクタ領域が小さく、一つのエミッタ・ベース接合毎にベース電極を設ける構造に比べて電力利得を大きくすることができた。
【００１１】
ところが、このシングルベース・ダブルエミッタＨＢＴでは、熱的な動作の不安定性が生じるという問題が生じた。これは、図８（ａ）において、ＨＢＴ−ＡとＨＢＴ−Ｂの接合温度が異なると、どちらか一方のＨＢＴに多くの電流が流れてしまうことに起因する。このシングルベース・ダブルエミッタＨＢＴでは、ベースバラスト抵抗を付加しても、その回路は、図８（ｂ）に表した如くであり、２つのＨＢＴ（ＨＢＴ−ＡとＨＢＴ−Ｂ）の間には、バラストの効果が得られないためである。
【００１２】
このため、ＨＢＴ−ＡとＨＢＴ−Ｂの接合温度の差を充分に小さくしなければならないことが判明した。これに対して、上述した特許文献１のように単にヒートシンクを設けただけでは、トランジスタ内部の放熱性の改善は不十分である。そして、このような課題に対応できる可能性のある技術としては、エミッタ電極を介した熱的な結合の強化を挙げることができる。これは、並列接続したエミッタ電極を厚いメッキ層で形成し、エミッタ間の熱抵抗を低減するという構造である。
【００１３】
【発明が解決しようとする課題】
図９は、本発明者が本発明に至る過程で検討したＨＢＴの断面構造を表す模式図である。すなわち、同図は、エミッタ電極の上に厚いメッキ層を設けたＨＢＴの断面構造を表す。
【００１４】
その構造を説明すると、半絶縁性半導体基板１０の上にまず、サブコレクタ層２１、コレクタ層２２、ベース層２３がこの順に形成されている。そして、サブコレクタ層２１の上にはコレクタ電極３１が接続され、ベース層２３の上にはベース電極３３が接続されている。またさらに、ベース層２３の上に一対のエミッタ層２４Ａ、２４Ｂが設けられ、それぞれにエミッタ電極３４Ａ、３４Ｂが接続されている。
【００１５】
基板１０の上には、これら構造の周囲において放熱用電極５０が適宜配線され、また、コレクタ電極３１にはコレクタ引出し配線５１が接続されている。
【００１６】
これらの上には、約２ミクロンの厚さのポリイミド６０が形成され、このポリイミド６０に、エミッタ電極毎の開口が形成されている。そして、この開口を介して、それぞれのエミッタ電極３４Ａ、３４Ｂの上には、第１の配線５４が形成され、これら全体を覆うように、約３ミクロンの厚さの第２の配線７０が形成されている。この第２の配線は、金（Ａｕ）をメッキすることにより形成される。
【００１７】
つまり、図９の構造は、ベース電極３３の上に層間絶縁膜としてポリイミド６０が設けられたものであり、上述した特許文献２に開示されている構造と実質的に同一のものである。
【００１８】
しかし、このように形成したＨＢＴを用いた場合でも、図８（ｂ）に表したＨＢＴ−ＡとＨＢＴ−Ｂとの間の熱抵抗の低減効果は十分なレベルに到達せず、熱的な動作の不安定性を解消できなかった。このため、第２の配線７０を構成する金メッキのメッキ厚をさらに増していったところ、７ミクロン以上の厚みで所望の熱抵抗にまで低減でき熱的な安定性を確保することができた。
【００１９】
図１０は、第２の配線７０の厚みに対するＨＢＴの熱抵抗の変化を表すグラフ図である。すなわち、同図の横軸は第２の配線７０のメッキ厚を表し、縦軸はＨＢＴ−ＡとＨＢＴ−Ｂとの間の熱抵抗を表す。
【００２０】
図１０から、金メッキ厚を７ミクロン以上にすると、熱抵抗が低下して動作不安定な領域から脱することが分かる。しかし、金メッキ厚を７ミクロン以上にまで増加することは、工程スループットの低下や厚膜レジストの加工精度の低下など、生産技術上著しい障害を招くこととなる。
【００２１】
本発明はかかる課題の認識に基づいてなされたものであり、その目的は、半導体基板上の一つのベース層上に形成された複数のエミッタ層から構成されるヘテロ接合バイポーラトランジスタにおいて、放熱を効率良く行ない、エミッタ間の放熱のばらつきを大幅に低減できるヘテロ接合バイポーラトランジスタなどの半導体装置及びその製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の半導体装置は、
ベース層と、
前記ベース層の上に設けられた複数のエミッタ層と、
前記複数のエミッタ層を包含する開口を有する絶縁層と、
前記開口を埋め込むように設けられた配線層と、
を備え、
前記複数のエミッタ層のそれぞれは、前記配線層に接続されてなることを特徴とする。
【００２３】
上記構成によれば、放熱を効率良く行ない、エミッタ間の放熱のばらつきを大幅に低減できる。
【００２４】
また、本発明の第２の半導体装置は、
第１導電型の第１の半導体層と、
前記第１の半導体層の上に設けられた第２導電型の第２の半導体層と、
前記第２の半導体層の上に設けられた複数の第１導電型の第３の半導体層と、
前記第１の半導体層に接続された第１の電極と、
前記第１の電極の上に設けられ、前記複数の第３の半導体層を包含する開口を有する絶縁層と、
前記開口を埋め込むように設けられた金属層と、
を備え、
前記複数の第３の半導体層のそれぞれは、前記金属層に接続されてなることを特徴とする。
【００２５】
上記構成によっても、放熱を効率良く行ない、エミッタ間の放熱のばらつきを大幅に低減できる。
【００２６】
また、本発明の第３の半導体装置は、
コレクタ層と、
前記コレクタ層の上に設けられたベース層と、
前記ベース層の上に設けられた複数のエミッタ層と、
前記コレクタ層に接続されたコレクタ電極と、
前記複数のエミッタ層の間において前記ベース層に接続されたベース電極と、
前記複数のエミッタ層のそれぞれに接続された複数のエミッタ電極と、
前記コレクタ電極の上に設けられ、前記複数のエミッタ電極を包含する開口を有する絶縁層と、
前記開口を埋め込むように設けられた配線層と、
を備え、
前記複数のエミッタ電極のそれぞれは、前記配線層に接続されてなることを特徴とする。
【００２７】
上記構成によっても、放熱を効率良く行ない、エミッタ間の放熱のばらつきを大幅に低減できる。
【００２８】
上記第３の半導体装置において、前記ベース電極と前記配線層との間に設けられた層間絶縁膜をさらに備えたものとすることができる。
【００２９】
また、前記複数のエミッタ電極と前記配線層との間に設けられた第１の配線をさらに備えたものとすることもできる。
【００３０】
また、前記配線層は、メッキにより形成されてなるものとすることができる。
【００３１】
また、前記開口における前記配線層の厚みは、前記絶縁層の上における前記配線層の厚みよりも大なるものとすることができる。
【００３２】
また、前記絶縁層は、ポリイミドなどの有機材料により形成されたものとすることができる。
【００３３】
また、前記コレクタ層と前記エミッタ層の少なくともいずれかは、前記ベース層よりも大なるエネルギバンドギャップを有するものとすることができる。
【００３４】
一方、本発明の半導体装置の製造方法は、
コレクタ層の上にベース層を形成する工程と、
前記ベース層の上に複数のエミッタ層を形成する工程と、
前記コレクタ層に接続されたコレクタ電極を形成する工程と、
前記コレクタ電極の上を覆い、且つ前記複数のエミッタ電極を包含する開口を有する絶縁層を形成する工程と、
前記開口を埋め込むように配線層を形成する工程と、
を備えたことを特徴とする。
【００３５】
ここで、前記配線層をメッキ法により形成することができる。
【００３６】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００３７】
図１は、本発明の実施の形態にかかるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の断面構造を例示する模式図である。
【００３８】
図９に関して前述したＨＢＴと比べると、本具体例のＨＢＴにおいては、ベース電極３３の上にポリイミドからなる層間絶縁膜６０が設けられていないことが分かる。そして、本具体例のＨＢＴにおいては、一対のエミッタ電極３４Ａ、３４Ｂの上に第１の配線５４が一体的に設けられ、その上を厚いメッキ層からなる第２の配線７０が覆うように設けられている。
【００３９】
このようにすると、ベース電極３３の上にポリイミドが設けられないために、ベース層２３の全体から配線５４及び配線７０を介して放熱が促進される。すなわち、図９に例示した従来の構造では、エミッタ層２４Ａ、２４Ｂの間のベース電極３３上にはポリイミドなどの絶縁膜６０が介在していたため、トランジスタで発生した熱の放熱ルートは、それぞれのエミッタ層（２４Ａ、２４Ｂ）内に限定されていた。
【００４０】
これに対して、本発明の場合は、エミッタ層（２４Ａ、２４Ｂ）の間に絶縁膜６０が介在していないため、ベース層２３全体からの放熱が可能となる。また、複数のエミッタ層２４Ａ、２４Ｂ毎に、ポリイミド６０で分離していないため、これら複数のエミッタ（２４Ａ、２４Ｂ）毎の放熱の「ばらつき」を大幅に低減できる。
【００４１】
以下、図１のＨＢＴの構造について詳細に説明する。
【００４２】
半絶縁性半導体基板１０の上には、まず、第１導電型のサブコレクタ層２１、第１導電型のコレクタ層２２、第２導電型のベース層２３がこの順に形成されている。そして、サブコレクタ層２１の上にはコレクタ電極３１が接続され、ベース層２３の上にはベース電極３３が接続されている。またさらに、ベース層２３の上に一対の第１導電型のエミッタ層２４Ａ、２４Ｂが設けられ、それぞれにエミッタ電極３４Ａ、３４Ｂが接続されている。
【００４３】
基板１０の上には、これら構造の周囲において放熱用電極５０が適宜配線され、また、コレクタ電極３１にはコレクタ引出し配線５１が接続されている。
【００４４】
コレクタ引出し配線５１の上には、約２ミクロンの厚さのポリイミドからなる層間絶縁膜６０が形成されている。この層間絶縁膜６０には、一対のエミッタ層２４Ａ、２４Ｂを包含するひとつの開口が設けられている。そして、この開口を介して、それぞれのエミッタ電極３４Ａ、３４Ｂの上には、第１の配線５４が形成され、これら全体を覆うように、約３ミクロンの厚さの第２の配線７０が形成されている。この第２の配線は、金（Ａｕ）をメッキすることにより形成することができる。
【００４５】
以上説明したように、本発明のＨＢＴの場合、エミッタ電極３４Ａ、３４Ｂの間には層間絶縁膜６０は設けられていない。そして、これらエミッタ電極３４Ａ、３４Ｂと、それらの間に設けられたベース電極３３との上に、配線５４及び配線７０が積層されている。その結果として、ベース層２３全体からの放熱が可能となり、また、これら複数のエミッタ（２４Ａ、２４Ｂ）毎の放熱が均等に実現し、エミッタ毎に放熱の「ばらつき」を大幅に低減できる。
【００４６】
また、本発明によれば、トランジスタからの放熱性を改善させることができる分、配線７０の厚みを減らすことができる。つまり、図９に関して前述した構造の場合、図１０に例示した如く、配線７０の金メッキ厚を７ミクロン以上にしないと、トランジスタの安定動作が困難であった。
【００４７】
これに対して、本発明のトランジスタの場合、配線７０の厚みをはるかに薄くしてもトランジスタを安定動作させることが可能となる。つまり、本発明のトランジスタは、工程スループットなどの生産コストの点でも、有利である。
【００４８】
またさらに、本発明によれば、複数のエミッタ層を包含する開口を設けて放熱を確保できるため、その周囲の絶縁膜６０の厚みを厚く形成することが容易となる。その結果として、この絶縁膜６０の上下間で生ずるコレクタ・エミッタ間の寄生容量Ｃｃｅを低下させ、トランジスタの動作特性を改善できる。また、このように厚い絶縁膜６０を形成するためには、ポリイミドなどの有機材料により絶縁膜６０を形成することが適当である。
【００４９】
次に、本具体例のトランジスタの製造方法について説明する。
【００５０】
図２及び図３は、本具体例のヘテロ接合バイポーラトランジスタの製造方法を表す工程断面図である。
【００５１】
まず、図２（ａ）に表したように、半導体基板１０の上に半導体層を形成する。具体的には、例えば、ＧａＡｓ基板１０の上に、ＭＯ−ＣＶＤ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて、サブコレクタ層２１、コレクタ層２２、ベース層２３、エミッタ層２４を順にエピタキシャル成長する。そして、各層を所定のパターンにメサエッチングして分離する。本具体例の場合は、ベース層２３の上には、２つのエミッタ層２４が形成されている。
【００５２】
次に、図２（ｂ）に表したように、電極を形成する。具体的には、サブコレクタ層２１、ベース層２３、エミッタ層２４上に、それぞれコレクタ電極３１、ベース電極３３、エミッタ電極３４を、フォトリソグラフィ、蒸着、リフトオフ法を用いて形成する。そして、それらの上に、ＣＶＤ法などを用いて、第１の絶縁膜として、例えばＳｉＯ２膜４０を形成する。
【００５３】
次に、図２（ｃ）に表したように、第１の絶縁膜４０を形成する。具体的には、コレクタ電極３１、ベース電極３３、エミッタ電極３４及び半導体基板１０の上にＳｉＯ２などからなる絶縁膜４０を堆積する。そして、その上にフォトリソグラフィ法を用いて所定のフォトレジストパターンを形成し、ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎ　Ｅｔｃｈｉｎｇ）法により第１の絶縁膜（ＳｉＯ２）４０に開口を形成した後、フォトレジストを除去する。なお、ベース電極３３上の第１の絶縁膜（ＳｉＯ２）４０の開口は、図示していない場所で開口している。
【００５４】
次に、図３（ａ）に表したように、配線を形成する。すなわち、フォトリソグラフィ、蒸着、リフトオフ法を用いて、半導体基板１０の上の放熱用電極５０およびコレクタ引出し配線５１を形成するとともに、第１の配線５４を形成して、２つのエミッタ電極３４Ａ、３４Ｂ間を接続する。この時、第１の配線５４の端部は、少なくとも、エミッタ層２４Ａ、２４Ｂの端部よりも外側に形成するとよい。第１の配線５４としては、例えば、（Ｔｉ／Ｐｔ／Ａｕ）の積層膜を用いることができる。
【００５５】
最後に、図３（ｂ）に表したように、第２の絶縁膜６０と第２の配線７０を形成する。具体的には、例えば、感光性ポリイミドにより所望の場所に第２の絶縁膜６０を厚さ２ミクロン程度に形成し、メッキの下地金属薄膜として、例えばＴｉ／Ａｕを全面に蒸着後、フォトリソグラフィ法を用いて所望のフォトレジストパターンを形成し、続いてＡｕメッキによって十分に厚い（例えば、３ミクロン以上）第２の配線７０を形成し、フォトレジストを除去後、第２の配線７０以外の部分のＴｉ／Ａｕをイオンミリング法により除去する。
【００５６】
この後、図示していないが感光性ポリイミドによりパッシベーション膜を所定の場所に形成し、ヘテロ接合バイポーラトランジスタの要部が完成する。
【００５７】
図４は、第２の配線７０を形成する際の、メッキの成長過程を模式的に表した断面図である。一般に、メッキ金属の成長速度は、メッキにより形成される金属層からメッキ液を見込んだ立体角に比例する。その結果として、メッキにより形成される金属層の成長と共に、その表面は平坦になっていく。上記実施例において、第２の絶縁膜６０の膜厚を２ミクロンとした場合、その絶縁膜６０の上に配線７０をおよそ３ミクロン成長させると、ほぼ平坦な表面が得られた。
【００５８】
つまり、配線７０として３ミクロンのメッキを施すと、ＨＢＴ−ＡとＨＢＴ−Ｂとの間は、５ミクロン厚の金メッキ層により接続される。
【００５９】
図５は、第２の配線７０のメッキ厚とＨＢＴ−ＡとＨＢＴ−Ｂ間の熱抵抗との関係を表すグラフ図である。図１０と比較すると、本発明のトランジスタでは、従来例（図９）に比べて薄いメッキ厚で小さな熱抵抗が得られていることが分かる。本具体例の場合、３ミクロンのメッキ厚でトランジスタの熱的な不安定性を回避できた。
【００６０】
これは、エミッタ層２４Ａ、２４Ｂの間に絶縁膜６０が介在せず、これらエミッタ層間での放熱特性の「ばらつき」が解消されたことと、ベース層２３全体からの放熱のコンダクタンスが増大されたことによると考えられる。
【００６１】
また、本発明においては、第２の絶縁膜６０の開口においてメッキ層の表面が平坦化するという効果によって、その部分の実効的なメッキ厚が増加するため、エミッタ層（２４Ａ、２４Ｂ）間の熱コンダクタンスが、図９の構造と比較して大幅に改善されたからであると考えられる。
【００６２】
よって、本発明の実施の形態によれば、生産上許容できる程度のメッキ厚さで、シングルベース・ダブルエミッタＨＢＴの動作の不安定性が回避され、電力利得の高い送信アンプなどを実現できる。
【００６３】
図６は、本発明の変型例を表す模式図である。すなわち、同図もＨＢＴの断面構造を表す。同図については、図１乃至図５に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００６４】
本変形例の場合、ベース層２３の上は、４つのエミッタ層２４が設けられ、これらエミッタ層２４のそれぞれに対応してエミッタ電極３４が形成されている。そして、これらエミッタ電極３４の間に、ベース電極３３がそれぞれ設けられている。
【００６５】
これら複数のエミッタ電極３４は、配線５４により一体的に接続され、さらにその上に厚い配線７０が形成されている。換言すると、トランジスタ素子部の両端に設けられた絶縁膜６０は、４つのエミッタ電極３４を包含する大きな開口を有する。
【００６６】
本発明においては、このように、３以上のエミッタ層２４を設け、これらの間に絶縁膜６０を介在させることなく、単一の配線５４及び７０によって接続してもよい。このようにすれば、図１乃至図５に関して前述したように、それぞれのエミッタ層の間の熱抵抗を大幅に改善し、ベース層２３全体からの放熱を促進して、トランジスタの動作安定性を大幅に改善できる。
【００６７】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００６８】
例えば、各具体例におけるトランジスタの構造や、各要素の寸法や形状、導電型、不純物濃度、材料などについては、当業者が公知の範囲から適宜選択して本発明と同様の作用効果が得られるものも本発明の範囲に包含される。
【００６９】
例えば、上記した具体例では、サブコレクタ層２１、コレクタ層２２をメサエッチングにより素子分離しているが、Ｂ（ボロン）＋等のイオン注入による素子分離構造としても良い。
【００７０】
また、第２の絶縁膜６０の材料として感光性ポリイミドを使用しているが、他の有機絶縁膜として、ＢＣＢ（ベンゾシクロブテン）などを用いても良い。さらに、半導体基板１０としてＧａＡｓを用いているが、ＩｎＰなどの周期率表第３族および第５族元素からなる化合物半導体などにより構成される基板を用いても良い。
【００７１】
また、図６においては、４つのエミッタ層２４が形成された場合を例示したが、本発明はこれに限定されず、３つあるいは５つ以上のエミッタ層が絶縁膜６０を介在せずに配線（５４または７０）によって接続されたものでもよい。
【００７２】
さらに、本発明の半導体装置においては、ベース層と比べてエミッタ層のみがバンドギャップが大きい、いわゆる「シングルヘテロバイポーラトランジスタ（ＳＨＢＴ）」でも良いし、あるいは、コレクタ層のバンドギャップも相対的に大きくした、いわゆる「ダブルヘテロバイポーラトランジスタ（ＤＨＢＴ）」でも良い。
【００７３】
またさらに、本発明の半導体装置は、いわゆる縦型構造のトランジスタであれば良く、例えば、ホットエレクトロントランジスタ、共鳴トンネルトランジスタなど、バイポーラ動作を基本原理としないトランジスタであっても良い。
【００７４】
その他、本発明の趣旨を逸脱しない範囲で種々変形して実施することが可能である。
【００７５】
【発明の効果】
以上詳述したように、本発明によれば、ひとつのベース層の上に形成された複数のエミッタ層を有するヘテロ接合バイポーラトランジスタにおいて、トランジスタからの放熱を効率良く行ない、エミッタ層どうしの熱抵抗のばらつきを大幅に低減できる。
【００７６】
その結果として、本発明によれば、熱的に安定な高性能のヘテロ接合バイポーラトランジスタを確実且つ容易に実現することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の断面構造を例示する模式図である。
【図２】本発明の具体例のヘテロ接合バイポーラトランジスタの製造方法を表す工程断面図である。
【図３】本発明の具体例のヘテロ接合バイポーラトランジスタの製造方法を表す工程断面図である。
【図４】第２の配線７０を形成する際の、メッキの成長過程を模式的に表した断面図である。
【図５】第２の配線７０のメッキ厚とＨＢＴ−ＡとＨＢＴ−Ｂ間の熱抵抗との関係を表すグラフ図である。
【図６】本発明の変型例を表す模式図である。
【図７】ベースバラスト法を用いたＨＢＴのバイアス回路を表す模式図である。
【図８】（ａ）は、本発明者が発明した「シングルベース・ダブルエミッタＨＢＴ」を表し、（ｂ）は、これにベースバラスト抵抗を付加した等価回路図である。
【図９】本発明者が本発明に至る過程で検討したＨＢＴの断面構造を表す模式図である。
【図１０】第２の配線７０の厚みに対するＨＢＴの熱抵抗の変化を表すグラフ図である。
【符号の説明】
１０　半導体基板
２１　サブコレクタ層
２２　コレクタ層
２３　ベース層
２４、２４Ａ、２４Ｂ　エミッタ層
３１　コレクタ電極
３３　ベース電極
３４、３４Ａ、３４Ｂ　エミッタ電極
４０　絶縁膜
５０　放熱用電極
５１　コレクタ引出し配線
５４　第１の配線
６０　層間絶縁膜
７０　第２の配線
【図１】
2004103685.tif 000003
【図２】
2004103685.tif 000004
【図３】
2004103685.tif 000005
【図４】
2004103685.tif 000006
【図５】
2004103685.tif 000007
【図６】
2004103685.tif 000008
【図７】
2004103685.tif 000009
【図８】
2004103685.tif 000010
【図９】
2004103685.tif 000011
【図１０】
2004103685.tif 000012