【事件の表示】
　平成　８年特許願第　４７７５０号「テスト回路内蔵ＬＳＩ」拒絶査定に対する審判事件［平成　９年　９月１９日出願公開、特開平　９−２４３７１３］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
 １．手続の経緯・本願発明
　本願は、平成８年３月５日に特許出願され、平成１３年４月２４日付けで拒絶査定され、平成１３年６月７日に拒絶査定に対する審判が請求され、当審において平成１５年５月７日付けで拒絶理由を通知したものであって、その請求項１ないし４に係る発明は、平成１２年２月７日提出の手続補正書、平成１３年６月２８日提出の手続補正書及び平成１５年７月１４日提出の手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし４に記載されたとおりのものと認められるところ、その請求項１には、次のとおり記載されている。（以下、「本願発明」という。）
「　【請求項１】　周波数ｆの第１のクロックで動作する被テスト回路と、前記第１のクロック、前記周波数ｆより低い周波数ｆＴの第２のクロック及びこの第２のクロックに同期して出力されるテストデータをテスタから供給されて前記被テスト回路のテストを行うためのテスト回路とを有するＬＳＩであって、
　前記テスト回路は、
　所定数のテストデータをデータ入力端子からシリアルに取り込み、取り込まれた前記所定数のテストデータをシリアルに転送出力して前記被テスト回路に供給するためのシフトレジスタを備え、
　前記テスタより、前記所定数のテストデータを前記第２のクロックに従って前記シフトレジスタに供給するための“Ｈ”期間と、前記シフトレジスタに取り込まれた前記所定数のテストデータを前記第１のクロックに従って前記被テスト回路に供給するための“Ｌ”期間とを規定するテスト制御信号の供給を受けるように構成され、
前記被テスト回路が通常動作時にある場合には前記第１のクロックを選択して制御クロックとして前記被テスト回路に供給し、前記被テスト回路がテスト動作時にあって前記テスト制御信号が“Ｈ”期間の場合には前記第２のクロックを低速の転送クロックとして選択して前記シフトレジスタに供給すると共に前記第１のクロックの前記被テスト回路への供給を停止して前記被テスト回路を動作停止状態とし、前記被テスト回路がテスト動作時にあって前記テスト制御信号が“Ｌ”期間の場合には前記第１のクロックを高速の転送クロックとして選択して前記シフトレジスタに供給すると共に、前記第１のクロックを選択して制御クロックとして前記被テスト回路に供給するクロック生成回路と
　を備え、
　前記シフトレジスタは、このクロック生成回路で生成されるクロックに従って前記テストデータの取り込み及び転送出力を行うようにされたことを特徴とするテスト回路内蔵ＬＳＩ。」
　
２．引用刊行物記載の発明
　これに対して、当審の拒絶の理由に引用された、この出願日前に頒布された特開昭６３−１５３４８２号公報（以下「引用刊行物」という。）には、特に第３図とともに次の事項が記載されている。
（ア）「（１）集積回路に於いて、機能回路（１０）と、　上記機能回路（１０）に与える試験データを逐次記憶するとともに、該機能回路（１０）の試験動作時にあっては、該試験データを逐次該機能回路（１０）に与えつつ、・・・集積回路試験方式」（特許請求の範囲）、　
（イ）「本発明はＬＳＩ等の集積回路の試験に係り、試験時の動作速度を向上すべく、当該ＬＳＩの内部に予め試験データを記憶するとともに、試験動作時にあっては逐次試験データを出力しつつ機能回路を経た出力データを逐次記憶する記憶手段を設けたことにより、試験時の高速動作、即ち内部の動作時間を高速にすることを可能としたものである。」（第１頁右下欄１１行〜１８行）、
（ウ）「所定の動作速度、例えばＬＳＩの動作速度で機能回路１０を動作させ出力データを得るとともに、全ての出力データを記憶し終た後、第２の切換回路３を操作し、シフトレジスタ１の記憶データを外部に出力するよう接続する。最後に、例えばＬＳＩテスタを用い、任意の速度、例えばＬＳＩテスタの能力の速度でシフトレジスタ１に記憶された機能回路１０の出力データを読出すことにより機能回路１０の良否を判定するものである。」（第２頁右下欄１７行〜第３頁左上欄６行）、
（エ）「第３図に於いて、シフトレジスタ１−１、１−２はそれぞれ機能回路１０の試験データ並びに出力データを記憶するものである。
　第１並びに第２の切換回路２、３は、外部から与えられ通常動作と試験動作とのいずれかを選択する信号＊ＴＥＳＴに従うものであり、第１の切換回路２は通常動作時にあってはＩＮＡからの入力データを、試験動作時にあっては第１のシフトレジスタ１−１に記憶された試験データを機能回路１０に与えるものである」（第３頁左下欄６行〜１５行）、
（オ）「第３図図示ＬＳＩの試験を行う場合、予め必要な試験データを第１のシフトレジスタ１−１ロードする。続いて＊ＴＥＳＴを”０”にし、目的とする速度のクロックを与えることで、試験データが機能回路１０に出力され、機能回路を経た出力データが第２のシフトレジスタ１−２のキューに逐次記憶されて行く。」（第３頁左下欄２０行〜同頁右下欄６行）、
（カ）「試験を行うに充分な速度のクロックに換えることにより試験が行われる」（第３頁右下欄１２行〜１３行）、
（キ）「本発明によれば、被試験ＬＳＩの内部に機能回路の試験データ並びに出力データを記憶する記憶手段を設けることにより、高速で動作する専用のＬＳＩテスターを用いずとも実使用と同等の速度で試験を行うことが可能となり、ＬＳＩ内部の動作遅延不良を容易に判定するに効果を有するものである。」（第３頁右下欄１６行〜第４頁左上欄２行）、
と記載されるとともに、第３図には、第２の実施例が記載され、ＩＮＡが切換回路２に入力されるとともにシフトレジスタ１−１に入力されるようになされ、また、「＊ＴＥＳＴ」信号が「０」のときに、シフトレジスタ１−１のデータが切換回路２を介して機能回路（１０）に入力されるように構成されていることがみてとれる。
　
　ここで、「ＬＳＩの動作速度」は「クロック」により規定されるものであるから、上記引用刊行物の「所定の動作速度」（摘記事項（ウ））、「ＬＳＩの動作速度」（摘記事項（ウ））及び「実使用と同等の速度」（摘記事項（キ））と「試験を行うに充分な速度のクロック」（摘記事項（カ））及び「目的とする速度のクロック」（摘記事項（オ））とは、実質的に同じ周波数の第１の「クロック」を表しているといえ、これは、実使用時すなわち通常動作時に、機能回路（１０）に供給される制御クロックといえる。
　そして、引用刊行物には、クロックの速度すなわち周波数を「試験を行うに充分な速度のクロックに換える」（摘記事項（カ））ことで「ＬＳＩの動作速度で機能回路１０を動作させ」（摘記事項（ウ））、「実使用と同等の速度で試験を行う」（摘記事項（キ））ことが記載されている上に、
　「予め必要な試験データを第１のシフトレジスタ１−１にロードする。続いて＊ＴＥＳＴ信号を”０”にし、目的とする速度のクロックを与えることで、試験データが機能回路１０に出力され、」（摘記事項（オ））る構成とすることで、「試験時の高速動作、即ち内部の動作時間を高速にすることを可能」（摘記事項（イ））とし、「高速で動作する専用のＬＳＩテスターを用いずとも実使用と同等の速度で試験を行う」（摘記事項（キ））わけであるから、「予め必要な試験データを第１のシフトレジスタ１−１にロード」する際は、上記「実使用と同等の速度」である所定の周波数の第１の「クロック」よりも低い周波数の第２のクロックで駆動しているといえる。
　また、「試験動作時にあっては第１のシフトレジスタ１−１に記憶された試験データを機能回路１０に与える」と記載され、しかも、「シフトレジスタ１−１」に「予め必要な試験データをロード」した後に「＊ＴＥＳＴを”０”にし、目的とする速度のクロックを与えることで、試験データが機能回路１０に出力され」るようにしているのであるから、試験データを第１のシフトレジスタ１−１にロードする際に「＊ＴＥＳＴ信号」が”１”であることも明らかであるし、さらに第３図を勘案すれば、「シフトレジスタ１−１」に「ロード」された「試験データ」が「機能回路１０に出力され」る際に「＊ＴＥＳＴ信号」が”０”であることも明らかである。
　以上の点を勘案すると引用刊行物には次の発明が記載されていると認められる。
　
　「所定の周波数の第１のクロックで動作する機能回路（１０）と、該クロックと該クロックよりも低い周波数の第２のクロックとが選択的に供給され、かつ、前記低い周波数のクロックにより試験データがロードされ、機能回路（１０）の試験を行う回路を有するＬＳＩであって、
　試験を行う回路は、ＩＮＡを介して試験データを第１のシフトレジスタ１−１にロードし、試験動作時にあっては前記第１のシフトレジスタ１−１に記憶された試験データを機能回路１０に与えるシフトレジスタ１−１を備え、
　試験を行う際に、低い周波数の第２のクロックを前記第１のシフトレジスタ１−１に供給して、試験データを該第１のシフトレジスタ１−１にロードする場合に、”１”であり、前記所定の周波数の第１のクロックを前記第１のシフトレジスタ１−１に供給して、試験データを機能回路（１０）に出力する場合に”０”となる＊ＴＥＳＴ信号が供給され、
　前記第１のシフトレジスタ１−１は、前記第１及び第２のクロックにしたがって、前記試験データのロード及び機能回路（１０）への出力を行うようにされた集積回路」
　
３．対比
　本願発明と上記引用刊行物記載の発明とを比較すると、上記引用刊行物記載の発明における「所定の周波数の第１のクロック」、「機能回路（１０）」、「（該クロックよりも）低い周波数の第２のクロック」、「試験データ」、試験データの「ロード」、「試験を行う回路」、「ＩＮＡ」及び「シフトレジスタ１−１」がそれぞれ本願発明の「周波数ｆの第１のクロック」、「被テスト回路」、「周波数ｆよりも低い周波数ｆＴの第２のクロック」、「（所定数の）テストデータ」、テストデータが「供給され」ること、「テスト回路」、「データ入力端子」及び「シフトレジスタ」に相当することは明らかであるし、一般に、２値信号の”１”と”０”は、それぞれ、”Ｈ”と”Ｌ”に対応するものである。
　また、選択的に供給されるか両方が同時に供給されるかの違いはあるものの、引用刊行物記載の発明においても、テスト回路に、本願発明の第１のクロックと第２のクロックとに相当する「所定の周波数のクロック」と「該クロックよりも低い周波数のクロック」とがテスタから供給されていることは明らかである。しかも、本願発明のテストデータにあたる「試験データ」も、通常テスタから供給されるものであり、「低い周波数のクロックにより試験データがロードされ」ることから、テスタから供給される該テストデータも該「低い周波数のクロック」に同期していることは、明らかであるし、「シフトレジスタ１−１」にＩＮＡから試験データを取り込む際は当然シリアルに取り込まれ、機能回路（１０）に出力するのも、シリアルに行われるものである。
　一方、「＊ＴＥＳＴ信号」は、「低い周波数の第２のクロック（第２のクロック）を前記第１のシフトレジスタ１−１（シフトレジスタ）に供給して、試験データ（テストデータ）を該第１のシフトレジスタ１−１（シフトレジスタ）にロード（供給）」する期間は「”１”（”Ｈ”）」であり、「所定の周波数の第１のクロック（第１のクロック）を前記第１のシフトレジスタ１−１（シフトレジスタ）に供給して、試験データ（テストデータ）を機能回路（１０）（被テスト回路）に出力する」期間は、「”０”（”Ｌ”）」であることから、「テスタより、前記所定数のテストデータを第２のクロックに従って前記シフトレジスタに供給するためのＨ期間と、前記シフトレジスタに取り込まれた所定数のテストデータを前記第１のクロックに従って前記被テスト回路に供給するためのＬ期間とを規定するテスト制御信号」に相当する。
　さらに、「所定の周波数の第１のクロック（第１のクロック）」は、通常動作時のクロックと同じ周波数であり、該クロックにより、「試験データ（テストデータ）を機能回路（１０）（被テスト回路）に出力する」ものであるから、機能回路（１０）の試験時には、機能回路（１０）にも「第１のクロック（第１のクロック）」が供給されることは明らかであるし、「試験データ（テストデータ）を該第１のシフトレジスタ１−１（シフトレジスタ）にロード（供給）」する期間も、「試験データ（テストデータ）を機能回路（１０）（被テスト回路）に出力する」期間も、「被テスト回路」の「テスト動作時」と言うとすれば、「被テスト回路」の「テスト動作時」であって、「＊ＴＥＳＴ信号（テスト制御信号）」が「”１”（”Ｈ”）」の時は、「低い周波数の第２のクロック（第２のクロック）」が「前記第１のシフトレジスタ１−１（シフトレジスタ）に供給」され、「＊ＴＥＳＴ信号（テスト制御信号）」が「”０”（”Ｌ”）」の時は、「所定の周波数の第１のクロック（第１のクロック）」が「前記第１のシフトレジスタ１−１（シフトレジスタ）に供給」されることとなり、これらは、「シフトレジスタ１−１（シフトレジスタ）」の転送クロックとなっていることも明らかである。
　以上の点から、本願発明と引用刊行物記載の発明では、
「周波数ｆの第１のクロックで動作する被テスト回路と、前記第１のクロック及び前記周波数ｆより低い周波数ｆＴの第２のクロックをテスタから供給されるとともに、前記第２クロックに同期して、前記テスタから供給されるテストデータを取り込み、テスト制御信号に基づいて前記被テスト回路のテストを行うテスト回路とを有するＬＳＩであって、
　
前記テスト回路は、所定数のテストデータをデータ入力端子からシリアルに取り込み、取り込まれた前記所定数のテストデータをシリアルに転送出力して前記被テスト回路に供給するためのシフトレジスタを備え、
　
前記テスタより、前記所定数のテストデータを第２のクロックに従って前記シフトレジスタに供給するためのＨ期間と、前記シフトレジスタに取り込まれた所定数のテストデータを前記第１のクロックに従って前記被テスト回路に供給するためのＬ期間とを規定するテスト制御信号の供給を受けるようになし、
前記被テスト回路が通常動作時にある場合には、前記第１のクロックを制御クロックとして前記被テスト回路に供給し、
前記被テスト回路がテスト動作時にあって、前記テスト制御信号が”Ｈ”期間のときには、前記第２のクロックを低速の転送クロックとして前記シフトレジスタに供給し、
前記被テスト回路がテスト動作時にあって、前記テスト制御信号が”Ｌ”期間のときには、前記第１のクロックを高速の転送クロックとして前記シフトレジスタに供給するとともに、前記第１のクロックを制御クロックとして前記被テスト回路に供給する
ようになしたテスト回路内蔵ＬＳＩ」
である点で一致し、次の点で相違する。
　
相違点１：
　本願発明のテスト回路が、「前記被テスト回路がテスト動作時にあって、前記テスト制御信号が”Ｈ”期間のとき」に、「第１のクロックの前記被テスト回路への供給を停止して前記被テスト回路を動作停止状態」とすることが明記されているのに対し、引用刊行物記載の発明では、シフトレジスタにテストデータを供給しているときに、被テスト回路にあたる機能回路（１０）にどのようなクロックが供給されているか記載されておらず、不明な点。
　
相違点２：
　本願発明のテスト回路は、「テスト制御信号」を受けて、「テスト制御信号がＨ期間の場合」「第２のクロックを低速の転送クロックとして選択して前記シフトレジスタに供給」し、「テスト制御信号がＬ期間の場合」「第１のクロックを高速の転送クロックとして選択して前記シフトレジスタに供給」するとともに、
「被テスト回路が通常動作時」の場合、及び、「被テスト回路がテスト動作時」であって「テスト制御信号がＬ期間の場合」に「第１のクロックを選択して制御クロックとして前記被テスト回路に供給」し、「被テスト回路がテスト動作時」であって「テスト制御信号がＨ期間の場合」に「第１のクロックの前記被テスト回路への供給を停止」するクロック生成回路を有するのに対し、
　引用刊行物記載の発明では、「前記被テスト回路がテスト動作時にあって、前記テスト制御信号が”Ｈ”期間のときには、前記第２のクロックを低速の転送クロックとして前記シフトレジスタに供給し、前記被テスト回路がテスト動作時にあって、前記テスト制御信号が”Ｌ”期間のときには、前記第１のクロックを高速の転送クロックとして前記シフトレジスタに供給する」ものの、第１のクロックと第２のクロックとは、前記テスト制御信号にしたがって、テスタ側から選択的に切り換えて供給されるものであり、外部から第１及び第２のクロックをそれぞれ入力し、テスト回路内のクロック生成回路によって、第１のクロックと第２のクロックのどちらかを選択して供給するように制御するものではないし、「被テスト回路」への第１のクロックの供給も、前記テスト回路内のクロック生成回路によって選択して制御しているものではない点。
　
４．当審の判断
　上記相違点１、２について検討する。
　
相違点１について：
　引用刊行物の、第３図の機能回路（１０）の主要部である論理回路には、クロックの入力が省略してあるため、直接的には、テストデータをシフトレジスタに入れているときにクロックを止めていることは記載されていないが、ＬＳＩは通常内部にフリップフロップ（ＦＦ）を有しているから、引用刊行物の機能回路（１０）に通常動作時と同様にクロックを入力すると、テストデータをシフトレジスタに入れている期間に、ＬＳＩ内部にテストデータが供給されてしまい内部状態が変わってしまってテストが出来ないため、テストデータをシフトレジスタに入れているときは、クロックの供給を停止していると考えるのが極めて自然である。よって、たとえ引用刊行物に記載がないとしても、「試験データ（テストデータ）を該第１のシフトレジスタ１−１（シフトレジスタ）にロード（供給）」している期間、すなわち、「被テスト回路がテスト動作時」であって「テスト制御信号がＨ期間」の場合に被テスト回路へのクロックの供給を停止するようになすことは、当業者ならば必要に応じてなし得る程度のことにすぎず、実質的な相違点とはいえない。
　
相違点２について：
　引用刊行物記載の発明もそうであるが、一般に、ＬＳＩをテストする際に、テストのための一部の機能をＬＳＩ内部に配置することは周知の技術にすぎない（さらに必要なら例えば特開平５−２８８８０５号公報等参照）。しかも、異なる周波数のクロックをＬＳＩ内で選択すること（必要なら例えば特開平４−２０８８７８号公報参照）や、ＬＳＩ内でクロックの分配を停止すること（必要なら例えば特開平７−１０４０３６号公報参照）も適宜行われており、そのような構成を取ること自体にも何ら困難性は認められない。
　よって、被テスト回路へクロックを供給するかしないかの選択及びシフトレジスタへの供給クロックの選択を、ＬＳＩ内部の回路で行うようになすことは、当業者ならば容易に想到し得ることである。
　
５．むすび
　したがって、本願請求項１に係る発明は、引用刊行物に記載された発明に及び周知の技術に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条２項の規定により特許を受けることができない。前記のとおり、本願請求項１に係る発明が特許を受けることができないものであるから、本願の請求項２ないし４に係る発明について審究するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。