【手続補正書】
【提出日】平成15年8月7日(2003.8.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
遊技を司る第１の制御部と、該第１の制御部と通信可能に接続された第２の制御部とを具備し、
前記第１の制御部及び前記第２の制御部はそれぞれポート部を備え、前記第１の制御部のポート部と前記第２の制御部のポート部とがハーネスにより接続されており、
前記第１の制御部のポート部には、前記第１の制御部と前記第２の制御部との間の信号について前記第２の制御部への信号の出力のみを可能とする第１の通信方向規制手段が設けられ、
前記第２の制御部のポート部には、前記第１の制御部と前記第２の制御部との間の信号について前記第１の制御部からの信号の入力のみを可能とする第２の通信方向規制手段が設けられており、
前記第２の制御部のポート部は、前記ハーネスを介して入力された信号を前記第２の通信方向規制手段に伝送するラインと、該ラインに並列に接続されたキャパシタとを備えていることを特徴とする弾球遊技機。
【請求項２】
前記第１の制御部は、前記第２の制御部に対する信号の出力を行うＣＰＵを備え、前記第１の通信方向規制手段は、前記ＣＰＵから出力された信号の論理を反転させて出力するものであって、その出力が前記ハーネスを介して前記第２の制御部のポート部に伝送されるようになっていることを特徴とする請求項１に記載の弾球遊技機。
【請求項３】
遊技を司る第１の制御部と、該第１の制御部と通信可能に接続された第２の制御部とを具備し、
前記第１の制御部及び前記第２の制御部はそれぞれポート部を備え、前記第１の制御部のポート部と前記第２の制御部のポート部とがハーネスにより接続されており、
前記第１の制御部は、前記第２の制御部に対する信号の出力を行うＣＰＵを備え、前記第１の制御部のポート部には、前記第１の制御部と前記第２の制御部との間の信号について前記第２の制御部への信号の出力のみを可能とする第１の通信方向規制手段が設けられており、前記第１の通信方向規制手段は、前記ＣＰＵから出力された信号の論理を反転させて出力するものであって、その出力が前記ハーネスを介して前記第２の制御部のポート部に伝送されるようになっており、
前記第２の制御部のポート部には、前記第１の制御部と前記第２の制御部との間の信号について前記第１の制御部からの信号の入力のみを可能とする第２の通信方向規制手段が設けられていることを特徴とする弾球遊技機。
【請求項４】
前記第１の制御部のポート部は、前記ＣＰＵから出力された信号の論理を変更せずに出力するパラレルインタフェースＩＣを備え、前記第１の通信方向規制手段は、前記パラレルインタフェースＩＣから出力された信号を緩衝するデータバッファＩＣであることを特徴とする請求項１ないし３のいずれか１つに記載の弾球遊技機。
【請求項５】
前記第１の制御部のポート部は、前記ＣＰＵから出力された信号を保持するデータラッチＩＣを備え、前記第１の通信方向規制手段は、前記データラッチＩＣから出力された信号を緩衝するデータバッファＩＣであることを特徴とする請求項１ないし３のいずれか１つに記載の弾球遊技機。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
【課題を解決するための手段】
上記課題に鑑み、請求項１記載の発明はなされたものであり、遊技を司る第１の制御部と、該第１の制御部と通信可能に接続された第２の制御部とを具備し、  前記第１の制御部及び前記第２の制御部はそれぞれポート部を備え、前記第１の制御部のポート部と前記第２の制御部のポート部とがハーネスにより接続されており、前記第１の制御部のポート部には、前記第１の制御部と前記第２の制御部との間の信号について前記第２の制御部への信号の出力のみを可能とする第１の通信方向規制手段が設けられ、前記第２の制御部のポート部には、前記第１の制御部と前記第２の制御部との間の信号について前記第１の制御部からの信号の入力のみを可能とする第２の通信方向規制手段が設けられており、前記第２の制御部のポート部は、前記ハーネスを介して入力された信号を前記第２の通信方向規制手段に伝送するラインと、該ラインに並列に接続されたキャパシタとを備えていることを特徴とする弾球遊技機である。
これにより、複数の制御部間の信号伝送経路を簡略化でき、第三者にとって送受信の関係の把握が容易になる。さらに、信号の送受信の関係が明確になるため、例えば不正改造等の予期せぬ変更の発見が容易になる。
また、ここでいう第１の制御部には、遊技を司る主制御部が挙げられ、代表的には、各種スイッチなどと中継基板を介して接続され、また、第２の制御部とも一方向に通信を行うものである。又、第２の制御部の代表例としては図柄制御部が挙げられる。この図柄制御部は、図柄表示装置（ＣＲＴ、液晶表示装置、７セグメントＬＥＤ表示器、ドットマトリクス表示器など）を制御するものである。これら制御部とは、代表的にはＩＣから構成され、それらのデータは一方向通信であることが特徴である。
なお、制御の処理容量、具体的にはデータ語長（データバスの本数）は、８ビット、１６ビット、３２ビット、６４ビットなど、適宜設定可能である。主制御部の処理容量は、好適には、図柄制御部の処理容量より小さい場合が挙げられる。一例として、主制御部の処理容量が８ビット、図柄制御部の表示制御器の処理容量が３２ビットの場合が挙げられる。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
（ポート部１７４の構成）
図１０に示す主制御部１４０のポート部１７４は、８ビット×５ポートのパラレルインタフェースＩＣ１７４ａ、これと接続しコマンドデータを緩衝する通信方向規制手段としてのデータバッファＩＣ１７４ｂ、コネクタ１７４ｃを有している。パラレルインタフェースＩＣ１７４ａは、８ビットのデータバス端子Ｄ０〜Ｄ７、アドレス端子Ａ０〜Ａ３、ＲＥＳＥＴ端子、ＣＳ（チップセレクト）端子、ＣＰＵ１４１の動作クロック信号が入力されるＥ端子、ＳＣＬＫ（音声制御用クロック）端子、補助端子ＡＵＸ０〜３、ＶＣＣ端子、ＧＮＤ端子を備えている。データバス端子Ｄ０〜Ｄ７には、コマンドデータが入力される。また、パラレルインタフェースＩＣ１７４ａは、ＳＯＵＮＤ出力端子、ＭＵＴＥ端子、８ビットの出力ポートＯＡ０〜ＯＡ７、８ビットの出力ポートＯＢ０〜ＯＢ７、ＯＣ０〜ＯＣ７、ＯＤ０〜ＯＤ７、８ビットの入力ポートＩＮ０〜ＩＮ７などを備えている。ＣＰＵ１４１の指令により発生したコマンドデータは、入力ポートＤ０〜Ｄ７、出力ポートＯＡ０〜ＯＡ７、データバッファＩＣ１７４ｂ、コネクタ１７４ｃを介して、主制御部１４０から出力され、ハーネス１７１を介して特別図柄制御部１６０に送られるようになっている。出力ポートＯＢ０〜ＯＢ７、ＯＣ０〜ＯＣ７、ＯＤ０〜ＯＤ７からは、枠制御部１５０（図７、図９（ｂ）参照）を介して普通図柄表示装置２７などに制御信号が送られ、また、入力ポートＩＮ０〜ＩＮ７には中継基板１２３（図７参照）を介して各種スイッチからの信号が受け入れられる。また、これらの複数の入出力ポートはプログラムで予め設定されているが、適宜プログラムを変更することができる。なお、パラレルインタフェースＩＣ１７４ａはその他、各種のパラレルプログラマブルインタフェース、例えば、インテル社ＩＣ８２５５も採用することができる。データバッファＩＣ１７４ｂは８ビットの入力端子、８ビットの出力端子、ＧＮＤ端子、ＣＯＭＭＯＮ端子を備えている。コネクタ１７４ｃは、コマンドデータ／ＭＺＤ０〜／ＭＺＤ７を通過させる８個の端子、／ＳＴＢ信号を送るストローブ端子、３個のＧＮＤ端子を備えている。データバッファＩＣ１７４ｂとしては一般的な種々のもの（例えばＨＣ２４４型など）を採用できる。なお、図１０に示す実施の形態では、パラレルインタフェースＩＣ１７４ａは、ＣＰＵ１４１から出力されたコマンドデータの論理を変更せずにデータバッファＩＣ１７４ｂに出力し、データバッファＩＣ１７４ｂは、その出力端子側に丸印が付されていることから明らかな如く、ＣＰＵ１４１から出力されたコマンドデータの論理を反転させて出力する（後述する図２０の実施の形態におけるデータバッファＩＣ２７４ｂについても同様）。