(57)【要約】【課題】性能の低下を防止するとともに、機能ブロックの端子周辺の配線の自動配置を行うことができる半導体装置の設計方法等を提供する。【解決手段】この半導体装置の設計方法は、ハードマクロ２〜５を配置するステップ（ａ）と、ハードマクロ２〜５の外縁から第１の距離以下の第１の範囲６〜９、及びハードマクロ２〜５の外縁から第１の距離以上且つ端子Ｃ１〜Ｃ４から第２の距離以下の第２の範囲１０〜１３をプリミティブセルの配置を禁止する領域に設定するステップ（ｂ）と、プリミティブセルを、複数のプリミティブセルの配置を禁止する領域以外の領域に自動配置するステップ（ｃ）と、端子Ｃ１〜Ｃ４又はプリミティブセル間を接続する配線を自動配置するステップ（ｄ）とを具備する。【選択図】　図１
2004054559.tif 000002
【特許請求の範囲】
【請求項１】
信号の送信又は受信を行う複数の端子をそれぞれ有し、所定の機能をそれぞれ実現する複数の機能ブロックと、複数のプリミティブセルとを有する半導体装置のレイアウトを行う方法であって、
前記複数の機能ブロックを配置するステップ（ａ）と、
前記機能ブロックの外縁から第１の距離以下の第１の範囲、及び前記機能ブロックの外縁から前記第１の距離以上且つ前記複数の端子から第２の距離以下の第２の範囲を前記複数のプリミティブセルの配置を禁止する領域に設定するステップ（ｂ）と、
前記複数のプリミティブセルを前記複数のプリミティブセルの配置を禁止する領域以外の領域に自動配置するステップ（ｃ）と、
前記複数の端子又は前記複数のプリミティブセル間を接続する配線を自動配置するステップ（ｄ）と、
を具備する半導体装置の設計方法。
【請求項２】
前記機能ブロックが、ハードマクロであることを特徴とする請求項１記載の半導体装置の設計方法。
【請求項３】
請求項１又は２記載の半導体装置の設計方法によって設計されたことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、所定の機能を実現する複数の機能ブロック及び複数のプリミティブセルを有する半導体装置に関し、さらに、そのような半導体装置の設計方法に関する。
【０００２】
【従来の技術】
従来より、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）等の半導体装置のレイアウト設計は、複数のハードマクロを配置し、複数のプリミティブセルをコンピュータにより自動配置し、さらに、複数のハードマクロ及び複数のプリミティブセル間を接続する配線を自動配置することにより行われていた。ここで、ハードマクロとは、複数の基本回路の組み合わせにより所定の機能を実現する機能ブロックの一種であり、内部の基本回路及びこれらを接続する配線の変更、削除、又は、移動を行うことができないものをいう。
【０００３】
このような従来の半導体装置のレイアウト設計においては、プリミティブセルがハードマクロの所定部分の近傍に集中して自動配置される傾向があり、配線を迂回させる必要が生じる場合がある。そのため、配線長が長くなり、信号遅延が発生し、半導体装置の性能の低下を招く場合があった。
また、プリミティブセルがハードマクロの所定部分の近傍に集中して自動配置されるため、配線の自動配置が出来ず、コンピュータがリトライを繰り返し、最終的にコンピュータによる配線の自動配置が不可能となる場合もあった。
【０００４】
上記のような問題を解決するものとして、日本国特許出願公開（特開）平１０−４１４１号公報（以下、「文献１」ともいう）には、特殊セルと論理セルとを含む半導体集積装置において、特殊セルの周辺に論理セルの配置を禁止する論理セル配置禁止領域を設け、該領域を配線専用領域とすることを特徴とする半導体集積装置（以下、「第１の半導体集積装置」という）が掲載されている。さらに、文献１には、第１の半導体集積装置において、特殊セルの周辺コーナー近辺の論理セル配置禁止領域が、他の論理セル配置禁止領域よりも広く設けてなることを特徴とする半導体集積装置（以下、「第２の半導体集積装置」という）が掲載されている。
【０００５】
文献１に掲載された第１の半導体集積装置は、特殊セルの周辺に論理セル配置禁止領域を設け、配線専用領域とすることにより、その後の自動配置配線を可能にするものである。また、文献１に掲載された第２の半導体集積装置は、第１の半導体集積装置において、特殊セルの周辺コーナー近辺の論理セル配置禁止領域を、他の論理セル配置禁止領域よりも広く設けることにより、配線が集中する傾向がある特殊セルの周辺コーナー近辺の自動配置配線を可能にするものである。しかしながら、文献１に掲載された第１及び第２の半導体集積装置は、配線が集中する傾向がある特殊セルの端子周辺の自動配置配線を可能にするものではない。
【０００６】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、半導体装置の性能の低下を防止するとともに、機能ブロックの端子周辺の配線の自動配置を行うことができる半導体装置の設計方法を提供することを第１の目的とする。また、本発明は、このような半導体装置の設計方法によって設計された半導体装置を提供することを第２の目的とする。
【０００７】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体装置の設計方法は、信号の送信又は受信を行う複数の端子をそれぞれ有し、所定の機能をそれぞれ実現する複数の機能ブロックと、複数のプリミティブセルとを有する半導体装置のレイアウトを行う方法であって、複数の機能ブロックを配置するステップ（ａ）と、機能ブロックの外縁から第１の距離以下の第１の範囲、及び機能ブロックの外縁から第１の距離以上且つ複数の端子から第２の距離以下の第２の範囲を複数のプリミティブセルの配置を禁止する領域に設定するステップ（ｂ）と、複数のプリミティブセルを複数のプリミティブセルの配置を禁止する領域以外の領域に自動配置するステップ（ｃ）と、複数の端子又は複数のプリミティブセル間を接続する配線を自動配置するステップ（ｄ）とを具備する。
【０００８】
ここで、機能ブロックが、ハードマクロであることとしても良い。
【０００９】
また、本発明に係る半導体装置は、本発明に係る半導体装置の設計方法によって設計されたことを特徴とする。
【００１０】
以上の構成によれば、半導体装置の性能の低下を防止するとともに、機能ブロックの端子周辺の配線の自動配置を行うことができる。
【００１１】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、同一の構成要素については、同一の参照番号で示している。
図１は、本発明の一実施形態に係る半導体装置の設計方法を示すフローチャートである。
【００１２】
まず、ハードマクロの配置を行う（ステップＳ１１）。図２は、レイアウト領域１内に４個のハードマクロ２〜５を配置した様子を示す図である。図２に示すように、ハードマクロ２〜５は、信号の送信又は受信を行う端子Ｃ１〜Ｃ４をそれぞれ有している。
次に、ハードマクロ２〜５の外縁から所定の第１の距離以下の範囲、及びハードマクロ２〜５の外縁から第１の距離以上且つ端子Ｃ１〜Ｃ４から所定の第２の距離以下の範囲を、プリミティブセルの配置を禁止する領域に設定する（ステップＳ１２）。図３は、ハードマクロ２〜５の外縁から所定の第１の距離以下の範囲６〜９、及びハードマクロ２〜５の外縁から第１の距離以上且つ端子Ｃ１〜Ｃ４から所定の第２の距離以下の範囲１０〜１３を、プリミティブセルの配置を禁止する領域に設定した様子を示す図である。
【００１３】
そして、コンピュータを用いて、複数のプリミティブセルをプリミティブセルの配置を禁止する領域以外の領域（ここでは、範囲６〜１３以外の領域）に自動配置する（ステップＳ１３）。
さらに、コンピュータを用いて、ハードマクロ２〜５及び複数のプリミティブセル間を接続する配線を自動配置する（ステップＳ１４）。これにより、半導体装置のレイアウトを行うことができる。
【００１４】
このように、本実施形態に係る半導体装置の設計方法によれば、ハードマクロ２〜５の外縁から所定の第１の距離以下の範囲及びハードマクロ２〜５の外縁から第１の距離以上且つ端子Ｃ１〜Ｃ４から所定の第２の距離以下の範囲をプリミティブセルの配置を禁止する領域に設定し、プリミティブセルの配置を禁止する領域以外の領域にプリミティブセルを自動配置することにより、ハードマクロ２〜５の端子Ｃ１〜Ｃ４の周辺を、配線を自動配置するための領域として確保することができ、半導体装置の性能の低下を防止するとともに、ハードマクロ２〜５及び複数のプリミティブセル間を接続する配線の自動配置を行うことが可能となる。
【００１５】
【発明の効果】
以上述べた様に、本発明によれば、半導体装置の性能の低下を防止するとともに、機能ブロックの端子周辺の配線の自動配置を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の設計方法を示すフローチャートである。
【図２】レイアウト領域にハードマクロを配置した様子を示す図である。
【図３】図２のハードマクロの周囲にプリミティブセルの配置を禁止する領域を設定した様子を示す図である。
【符号の説明】
１　レイアウト領域
２〜５　ハードマクロ
【図１】
2004054559.tif 000003
【図２】
2004054559.tif 000004
【図３】
2004054559.tif 000005