(57)【要約】【課題】パッド間、或いはランド部間がバンプによって短絡状態にある場合、及びパッドとランド部間がバンプによって接合されていない状態においても評価可能な評価用素子、及びその評価方法を提供する。【解決手段】本発明の評価用素子は、複数個のパッドＰ１〜Ｐｎが表面に形成された絶縁基体２と、隣り合うパッドＰ１〜Ｐｎ間を接続するために、絶縁基体２に設けられた複数個の抵抗Ｒ１〜Ｒｎとを備え、少なくとも隣り合う２個のパッドＰ１，Ｐ２同士が抵抗Ｒ１によって接続されたため、パッドＰ１，Ｐ２同士の短絡状態と、バンプ３が接合されていないパッドＰ１〜Ｐｎの箇所を判別できて、正確な評価ができる評価用素子を提供できる。【選択図】        図１
2004356228.tif 000002
【特許請求の範囲】
【請求項１】
複数個のパッドが表面に形成された絶縁基体と、隣り合う前記パッド間を接続するために、前記絶縁基体に設けられた複数個の抵抗とを備え、少なくとも隣り合う２個の前記パッド同士が前記抵抗によって接続されたことを特徴とする評価用素子。
【請求項２】
２個の前記パッドは、それぞれ第１，第２のパッドで構成され、前記抵抗によって接続された前記第１，第２のパッドが複数組み設けられたことを特徴とする請求項１記載の評価用素子。
【請求項３】
２個の前記パッドは、それぞれ第１，第２のパッドで構成されすると共に、前記第２のパッドに隣り合う第３のパッドを有し、前記第２、第３のパッド同士が前記抵抗によって接続されたことを特徴とする請求項１記載の評価用素子。
【請求項４】
前記抵抗によって接続された前記第１，第２、第３のパッドが複数組み設けられたことを特徴とする請求項３記載の評価用素子。
【請求項５】
互いに隣り合う全ての前記パッド間は、前記抵抗によって接続されたことを特徴とする請求項１記載の評価用素子。
【請求項６】
互いに隣り合う前記パッド間の内の１カ所、或いは複数の箇所を電気的にオープンとし、前記オープン状態以外の隣り合う前記パッド間が前記抵抗によって接続されたことを特徴とする請求項１記載の評価用素子。
【請求項７】
請求項１から６の何れかに記載の評価用素子と、前記評価用素子を取り付ける評価用基板とを備え、前記評価用基板は、前記パッドに対向して設けられた複数個のランド部と、このランド部から引き出された引出導体を有し、前記パッドと前記ランド部がバンプを介して接続されるようにしたことを特徴とする評価用素子の評価方法。
【請求項８】
前記評価用基板は、半導体チップ、或いは電子回路ユニットが実装される実装用回路基板で構成されたことを特徴とする請求項７記載の評価用素子の評価方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＬＳＩチップ、ベアチップ等の半導体チップや電子回路ユニット等に使用して好適な評価用素子、及びその評価方法に関する。
【０００２】
【従来の技術】
従来の評価用素子、及びその評価方法の図面を説明すると、図７は従来の評価用素子、及びその評価方法の一つを示す説明図、図８は従来の評価用素子、及びその評価方法のもう一つを示す説明図、図９は従来のＬＳＩチップが実装された状態を示す説明図である。
【０００３】
通常、ＬＳＩチップは、回路基板にバンプによって実装されるが、バンプの接合状態が加熱圧着時の加熱温度や加圧力等によって左右されるため、量産の前に接合試験が行われ、その接合試験で得られた結果に基づいて、ＬＳＩチップが回路基板にバンプによって接合されるようになっている。
【０００４】
そして、この接合試験に用いられる評価用素子（ＴＥＧ：Ｔｅｓｔ  ｅｌｅｍｅｎｔ  ｇｒｏｕｐ）は、ＬＳＩチップに代わる図７で示す専用の評価用素子を用いたり、或いは、ＬＳＩチップに組み込んだ図８，図９で示す評価用素子がある。
【０００５】
次に、従来の評価用素子、及びその評価方法の一つを図７に基づいて説明すると、評価用素子５１は、シリコンウエハーからなる絶縁基体５２と、この絶縁基体５２の下面に設けられた複数個のパッド（電極）５３と、これ等のパッド５３上に設けられたバンプ（図示せず）で構成されている。
【０００６】
この評価用素子５１は、絶縁基体５２が実装用ＬＳＩチップと同じ外形を有し、また、パッド５３やバンプが実装用ＬＳＩチップと同じ配列状態で形成されると共に、パッド５３は、個々に分離した状態となっている。（例えば、特許文献１参照）
【０００７】
次に、この従来の評価用素子における評価方法を図７に基づいて説明すると、プリント基板からなる評価用基板５５は、パッド５３に対向して設けられた複数個のランド部５６と、これ等のランド部５６から引き出された引出導体５７を有する。
【０００８】
そして、パッド５３に設けたバンプをランド部５６上に載置した状態で、加熱圧着して、パッド５３とランド部５６にバンプを接合した後、それぞれの引出導体５７の相互間の電気抵抗を測定することによって、その評価が行われる。（例えば、特許文献１参照）
【０００９】
この評価方法においては、隣り合うパッド５３同士、或いは隣り合うランド部５６同士がバンプによって短絡状態となった場合は、引出導体５７間の電気抵抗値がゼロとなって、その判別ができる。
【００１０】
しかし、引出導体５７間の電気抵抗値が無限大である場合は、パッド５３とランド部５６の間がバンプによって正常に接合されている状態と、パッド５３とランド部５６の間がバンプによって接合されていない状態の２つの状態が生じ、従って、この評価方法では、パッド５３とランド部５６の間で、バンプによって接合されていない状態の判別ができないものである。
【００１１】
次に、従来の評価用素子、及びその評価方法のもう一つを図８，図９に基づいて説明すると、ＬＳＩチップ６１は、シリコンウエハーからなる絶縁基体６２と、この絶縁基体６２の下面に設けられた配線用の複数個のパッド（電極）６３と、絶縁基体６２の下面に設けられた評価用の複数個のパッド（電極）６４と、隣り合う評価用のパッド６４間を接続する接続導体６５を有する。
【００１２】
即ち、図８，図９に示すものは、実装されるＬＳＩチップ６１自体に、評価用素子が一体化されたものであると共に、評価用のパッド６４上には、バンプ（図示せず）が設けられている。（例えば、特許文献１参照）
【００１３】
次に、この従来の評価用素子における評価方法を図８に基づいて説明すると、プリント基板からなるＬＳＩチップ６１を実装するための回路基板６６は、ＬＳＩチップ６１を実装するための複数個のランド部６７と、これ等のランド部６７から引き出された引出導体６８を有する。
【００１４】
そして、図８に示すように、評価用のパッド６４に設けたバンプをランド部６７上に載置した状態で、加熱圧着して、評価用のパッド６４とランド部６７にバンプを接合した後、それぞれの引出導体６８の相互間の電気抵抗を測定することによって、その評価が行われる。（例えば、特許文献１参照）
【００１５】
この評価方法においては、評価用パッド６４とランド部６７の間がバンプによって接合されていない状態の場合は、引出導体６８間の電気抵抗値が無限大となって、その判別ができる。
【００１６】
しかし、引出導体５８間の電気抵抗値がゼロである場合は、評価用のパッド６４間が接続導体６５で短絡状態であるため、隣り合う評価用のパッド６４同士、或いは隣り合うランド部６７同士がバンプによって短絡状態となっている場合には、判別ができないものである。
【００１７】
また、評価が完了すると、図９に示すように、量産のための別のＬＳＩチップ６１が評価時の姿勢に対して１８０度変えた状態で、量産のための別の回路基板６６上に載置されると共に、バンプが加熱加圧（所定の加熱温度、加圧力によって）されて、互いに対向して配置された配線用のパッド６３とランド部６７の間がバンプによって接合されるようになっている。
【００１８】
【特許文献１】
特開２０００−２７７５７４号公報
【００１９】
【発明が解決しようとする課題】
従来の評価用素子、及びその評価方法において、個々に分離したパッド５３を有した前者のものは、パッド５３とランド部５６の間がバンプによって接合されていない場合、その判別ができないという問題があり、また、隣り合う評価用のパッド６４間が接続導体６５で接続された後者のものは、隣り合う評価用のパッド６４同士、或いは隣り合うランド部６７同士がバンプによって短絡状態である場合、その判別ができないという問題がある。
【００２０】
そこで、本発明はパッド間、或いはランド部間がバンプによって短絡状態にある場合、及びパッドとランド部間がバンプによって接合されていない状態においても評価可能な評価用素子、及びその評価方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記課題を解決するための第１の解決手段として、複数個のパッドが表面に形成された絶縁基体と、隣り合う前記パッド間を接続するために、前記絶縁基体に設けられた複数個の抵抗とを備え、少なくとも隣り合う２個の前記パッド同士が前記抵抗によって接続された構成とした。
【００２２】
また、第２の解決手段として、２個の前記パッドは、それぞれ第１，第２のパッドで構成され、前記抵抗によって接続された前記第１，第２のパッドが複数組み設けられた構成とした。
【００２３】
また、第３の解決手段として、２個の前記パッドは、それぞれ第１，第２のパッドで構成されすると共に、前記第２のパッドに隣り合う第３のパッドを有し、前記第２、第３のパッド同士が前記抵抗によって接続された構成とした。
【００２４】
また、第４の解決手段として、前記抵抗によって接続された前記第１，第２、第３のパッドが複数組み設けられた構成とした。
また、第５の解決手段として、互いに隣り合う全ての前記パッド間は、前記抵抗によって接続された構成とした。
【００２５】
また、第６の解決手段として、互いに隣り合う前記パッド間の内の１カ所、或いは複数の箇所を電気的にオープンとし、前記オープン状態以外の隣り合う前記パッド間が前記抵抗によって接続された構成とした。
【００２６】
また、第７の解決手段として、請求項１から６の何れかに記載の評価用素子と、前記評価用素子を取り付ける評価用基板とを備え、前記評価用基板は、前記パッドに対向して設けられた複数個のランド部と、このランド部から引き出された引出導体を有し、前記パッドと前記ランド部がバンプを介して接続されるようにした評価方法とした。
【００２７】
また、第８の解決手段として、前記評価用基板は、半導体チップ、或いは電子回路ユニットが実装される実装用回路基板で構成された評価方法とした。
【００２８】
【発明の実施の形態】
本発明の評価用素子、及びその評価方法の図面を説明すると、図１は本発明の評価用素子の第１実施例に係る説明図、図２は本発明の評価用素子の第２実施例に係る説明図、図３は本発明の評価用素子の第３実施例に係る説明図である。
【００２９】
また、図４は本発明の評価用素子の評価方法に係り、評価用基板の一部の平面図、図５は本発明の評価用素子の評価方法を説明するための平面図、図６は本発明の評価用素子の評価方法を説明するための正面図である。
【００３０】
通常、ＬＳＩチップやベアチップ等の半導体チップ、及び高周波回路等からなる電子回路ユニットは、回路基板にバンプによって実装されるが、バンプの接合状態が加熱圧着時の加熱温度や加圧力等によって左右されるため、量産の前に
接合試験が行われ、その接合試験で得られた結果に基づいて、半導体チップや電子回路ユニットが回路基板にバンプによって接合されるようになっている。
【００３１】
そして、この接合試験に用いられる評価用素子（ＴＥＧ：Ｔｅｓｔ  ｅｌｅｍｅｎｔ  ｇｒｏｕｐ）は、半導体チップや電子回路ユニットに代わる専用の評価用素子を用いたり、或いは、場合によっては、半導体チップや電子回路ユニットの一部に形成されたりしている。
【００３２】
次に、本発明の評価用素子の第１実施例を図１に基づいて説明すると、評価用素子１は、シリコンウエハー等からなる絶縁基体２と、この絶縁基体２の表面（下面）に設けられた複数個のパッド（電極）Ｐ１〜Ｐｎと、絶縁基体２に設けられ、互いに隣り合う全てのパッドＰ１〜Ｐｎ間に直列接続された複数個の抵抗Ｒ１〜Ｒｎと、それぞれのパッドＰ１〜Ｐｎ上に設けられたバンプ３（図６参照）で構成されている。
【００３３】
この評価用素子１は、絶縁基体２が実装用半導体チップや電子回路ユニットの基板と同じ外形を有し、また、パッドＰ１〜Ｐｎやバンプ３が実装用半導体チップや実装用電子回路ユニットと同じ配列状態で形成されている。
また、抵抗Ｒ１〜Ｒｎは、それぞれ同一の抵抗値を用いるのが好ましいが、若干、抵抗値のバラツキがあるものを使用しても良い。
【００３４】
また、図２は本発明の評価用素子の第２実施例を示し、この第２実施例は、図１に示す第１実施例において、パッドＰ１〜Ｐｎ間の内の１カ所が電気的にオープン状態Ｚ１となったものである。
【００３５】
即ち、パッドＰ１〜Ｐｎ間の内の１カ所において、抵抗によるパッド間の接続を無くしたものであり、その他の構成は、前記第１実施例と同様であるので、同一部品に同一番号を付し、ここではその説明を省略する。
【００３６】
なお、この実施例では、１カ所を電気的にオープン状態としたが、複数箇所を電気的にオープン状態にしても良く、この場合、少なくとも隣り合う２個のパッド同士が抵抗によって接続された構成を持つようにする。
【００３７】
また、図３は本発明の評価用素子の第３実施例を示し、この第３実施例は、複数箇所が電気的にオープン状態Ｚ１〜Ｚｎとなっており、そして、１個の第１の抵抗Ｒ１で接続された２個の第１，第２のパッドＰ１，Ｐ２が複数組み設けられると共に、２個の第１、第２の抵抗Ｒ１、Ｒ２のそれぞれが３個の第１，第２、第３のパッドＰ１，Ｐ２、Ｐ３の間に接続され、３個の第１，第２，第３のパッドＰ１，Ｐ２，Ｐ３が複数組み設けられた構成となっている。
【００３８】
即ち、第１，第２のパッドＰ１，Ｐ２で構成される複数組と、第１，第２，第３のパッドＰ１，Ｐ２，Ｐ３で構成される複数組と、それぞれの組み間に設けられた複数のオープン状態Ｚ１〜Ｚｎによって構成されている。
その他の構成は、前記第２実施例と同様であるので、同一部品に同一番号を付し、ここではその説明を省略する。
【００３９】
なお、この実施例では、２個のパッドと３個のパッドを組み合わせたもので説明したが、２個のパッドで構成されたもの、或いは３個のパッドで構成されたもの、更には、種々のパッド数の組合せが適用できること勿論である。
【００４０】
次に、本発明の評価用素子における評価方法を図４〜図６に基づいて説明すると、プリント基板からなる評価用基板４は、特に図４に示すように、パッドＰ１〜Ｐｎに対向して設けられた複数個のランド部Ｄ１〜Ｄｎと、これ等のランド部Ｄ１〜Ｄｎから引き出された引出導体Ｈ１〜Ｈｎを有する。
【００４１】
そして、図５，図６に示すように、パッドＰ１〜Ｐｎに設けたバンプ３をランド部Ｄ１〜Ｄｎ上に載置した状態で、加熱圧着して、パッドＰ１〜Ｐｎとランド部Ｄ１〜Ｄｎにバンプ３を接合した後、それぞれの引出導体Ｈ１〜Ｈｎの相互間の電気抵抗を測定することによって、その評価が行われるようになっている。
【００４２】
次に、図１に示す第１実施例の評価用素子１を評価する場合、先ず、引出導体Ｈ１，Ｈ２間の電気抵抗を測定する。
この時、引出導体Ｈ１，Ｈ２間には、抵抗Ｒ１と抵抗Ｒ２〜Ｒｎの並列抵抗値が検出されるが、引出導体Ｈ１，Ｈ２間の電気抵抗値がゼロである場合は、隣り合うパッドＰ１，Ｐ２同士、或いは隣り合うランド部Ｄ１，Ｄ２同士がバンプ３によって短絡状態となっていることが判別できる。
【００４３】
また、引出導体Ｈ１，Ｈ２間の電気抵抗値が無限大である場合、パッドＰ１とランド部Ｄ１間、或いはパッドＰ２とランド部Ｄ２間の何れかにおいて、バンプ３が接合されていない状態であることが判別できる。
【００４４】
そして、次に、引出導体Ｈ２，Ｈ３間、更に、引出導体Ｈ３，Ｈ４間と順次引出導体Ｈ１〜Ｈｎのそれぞれの間の電気抵抗値を測定すると、短絡状態やバンプ３が接合されていない箇所が判別できる。
【００４５】
例えば、引出導体Ｈ１，Ｈ２間の電気抵抗値が無限大となっている場合において、引出導体Ｈ２，Ｈ３間の電気抵抗値が所定の抵抗値（正常値）であると、パッドＰ１とランド部Ｄ１間で、バンプ３が接合されていない状態にあり、また、引出導体Ｈ１，Ｈｎ間の電気抵抗値が所定の抵抗値（正常値）であると、パッドＰ２とランド部Ｄ２間で、バンプ３が接合されていない状態にあることが判別できる。
【００４６】
次に、図２に示す第２実施例の評価用素子１を評価する場合も前記第１実施例と同様に、引出導体Ｈ１〜Ｈｎのそれぞれの間の電気抵抗を測定するもので、先ず、引出導体Ｈ１，Ｈ２間の電気抵抗を測定する。
この時、引出導体Ｈ１，Ｈ２間には、正常な場合においては抵抗Ｒ１の抵抗値が検出されるが、引出導体Ｈ１，Ｈ２間の電気抵抗値がゼロである場合は、隣り合うパッドＰ１，Ｐ２同士、或いは隣り合うランド部Ｄ１，Ｄ２同士がバンプ３によって短絡状態となっていることが判別できる。
【００４７】
また、引出導体Ｈ１，Ｈ２間の電気抵抗値が無限大である場合、パッドＰ１とランド部Ｄ１間、或いはパッドＰ２とランド部Ｄ２間の何れかにおいて、バンプ３が接合されていない状態であることが判別できる。
【００４８】
そして、次に、引出導体Ｈ２，Ｈ３間、更に、引出導体Ｈ３，Ｈ４間と順次引出導体Ｈ１〜Ｈｎのそれぞれの間の電気抵抗値を測定すると、短絡状態やバンプ３が接合されていない箇所が判別できる。
【００４９】
例えば、引出導体Ｈ１，Ｈ２間の電気抵抗値が無限大となっている場合において、引出導体Ｈ２，Ｈ３間の電気抵抗値が所定の抵抗値（正常値）であると、パッドＰ１とランド部Ｄ１間で、バンプ３が接合されていない状態にあることが判別できる。
【００５０】
なお、オープン状態Ｚ１の両側に位置するパッドＰ１，Ｐｎ間では、パッドＰ１、Ｐｎの間、或いはランド部Ｄ１，Ｄｎの間の短絡状態を判別するものである。
【００５１】
次に、図３に示す第３実施例の評価用素子１を評価する場合も前記第２実施例と同様に、引出導体Ｈ１〜Ｈｎのそれぞれの間の電気抵抗を測定するもので、先ず、引出導体Ｈ１，Ｈ２間の電気抵抗を測定する。
【００５２】
この時、引出導体Ｈ１，Ｈ２間には、２個の第１，第２のパッドＰ１，Ｐ２と、第１，第２のパッドＰ１，Ｐ２間に接続された抵抗Ｒ１が存在し、正常な場合においては抵抗Ｒ１の抵抗値が検出されるが、引出導体Ｈ１，Ｈ２間の電気抵抗値がゼロである場合は、隣り合うパッドＰ１，Ｐ２同士、或いは隣り合うランド部Ｄ１，Ｄ２同士がバンプ３によって短絡状態となっていることが判別できる。
【００５３】
また、引出導体Ｈ１，Ｈ２間の電気抵抗値が無限大である場合、パッドＰ１とランド部Ｄ１間、或いはパッドＰ２とランド部Ｄ２間の何れかにおいて、バンプ３が接合されていない状態であることが判別できる。
【００５４】
そして、引出導体Ｈ３，Ｈ４間には、もう一つの組みの２個の第１，第２のパッドＰ１，Ｐ２と抵抗Ｒ１が接続されており、このため、引出導体Ｈ２、Ｈ３は、オープン状態Ｚ２に位置し、引出導体Ｈ２が２個のパッドＰ１，Ｐ２からなる２組の内の一方のパッドＰ２に接合され、引出導体Ｈ３が２組の内の他方のパッドＰ１に接合されている。
【００５５】
次に、引出導体Ｈ２，Ｈ３間を測定した結果、電気抵抗値がゼロである場合は、隣り合うパッド同士、或いは隣り合うランド部Ｄ２，Ｄ３同士がバンプ３によって短絡状態となっていることが判別できる。
【００５６】
そして、引出導体Ｈ３，Ｈ４間、更に、引出導体Ｈ４，Ｈ５間と順次引出導体Ｈ１〜Ｈｎのそれぞれの間の電気抵抗値を測定すると、短絡状態やバンプ３が接合されていない箇所が判別できる。
【００５７】
即ち、抵抗Ｒ１で接続されているパッドＰ１，Ｐ２間、或いは抵抗Ｒ２で接続されているパッドＰ２，Ｐ３間では、短絡状態とバンプ３の非接合状態が判別でき、また、オープン状態Ｚ１〜Ｚｎの両側に位置する２個のパッド間では、２個のパッド間、或いは２個のランド部間の短絡状態が判別できるものである。
【００５８】
なお、上記実施例では、評価用基板４が評価用専用の基板を使用したもので説明したが、この評価用基板４は、量産のために用いられる実装用回路基板を使用しても良い。
【００５９】
また、評価が完了すると、ここでは図示しないが、量産のための半導体チップや量産のための電子回路ユニットが実装用回路基板上に載置されると共に、バンプ３が加熱加圧（所定の加熱温度、加圧力によって）され、パッドとランド部がバンプ３によって接合されるようになっている。
【００６０】
【発明の効果】
本発明の評価用素子は、複数個のパッドが表面に形成された絶縁基体と、隣り合うパッド間を接続するために、絶縁基体に設けられた複数個の抵抗とを備え、少なくとも隣り合う２個のパッド同士が抵抗によって接続されたため、パッド同士の短絡状態と、バンプが接合されていないパッドの箇所を判別できて、正確な評価ができる評価用素子を提供できる。
【００６１】
また、２個のパッドは、それぞれ第１，第２のパッドで構成され、抵抗によって接続された第１，第２のパッドが複数組み設けられたため、抵抗の形成を少なくできて、安価な評価用素子を提供できる。
【００６２】
また、２個のパッドは、それぞれ第１，第２のパッドで構成されすると共に、第２のパッドに隣り合う第３のパッドを有し、第２、第３のパッド同士が抵抗によって接続されたため、パッド同士の短絡状態と、バンプが接合されていないパッドの箇所を判別できて、正確な評価ができる評価用素子を提供できる。
【００６３】
また、抵抗によって接続された第１，第２、第３のパッドが複数組み設けられたため、抵抗の形成を少なくできて、安価な評価用素子を提供できる。
【００６４】
また、互いに隣り合う全てのパッド間は、抵抗によって接続されたため、パッド同士の短絡状態と、バンプが接合されていないパッドの箇所が特定できて、より正確な評価ができる評価用素子を提供できる
【００６５】
また、互いに隣り合うパッド間の内の１カ所、或いは複数の箇所を電気的にオープンとし、オープン状態以外の隣り合うパッド間が抵抗によって接続されたため、パッド同士の短絡状態と、バンプが接合されていないパッドの箇所が特定できて、より正確な評価ができると共に、抵抗の形成を少なくできて、安価な評価用素子を提供できる。
また、パッド間は、その間に接続された一つの抵抗による抵抗値となり、評価のための抵抗値の設定、及び判別作業が容易である。
【００６６】
また、評価用素子と、評価用素子を取り付ける評価用基板とを備え、評価用基板は、パッドに対向して設けられた複数個のランド部と、このランド部から引き出された引出導体を有し、パッドとランド部がバンプを介して接続されるようにしたため、パッド同士の短絡状態と、バンプが接合されていないパッドの箇所が特定できて、より正確な評価ができる評価方法を提供できる。
【００６７】
また、評価用基板は、半導体チップ、或いは電子回路ユニットが実装される実装用回路基板で構成されたため、評価用の専用の基板が不必要で、安価な評価方法が得られる。
【図面の簡単な説明】
【図１】本発明の評価用素子の第１実施例に係る説明図。
【図２】本発明の評価用素子の第２実施例に係る説明図。
【図３】本発明の評価用素子の第３実施例に係る説明図。
【図４】本発明の評価用素子の評価方法に係り、評価用基板の一部の平面図。
【図５】本発明の評価用素子の評価方法を説明するための平面図。
【図６】本発明の評価用素子の評価方法を説明するための正面図。
【図７】従来の評価用素子、及びその評価方法の一つを示す説明図。
【図８】従来の評価用素子、及びその評価方法のもう一つを示す説明図。
【図９】従来のＬＳＩチップが実装された状態を示す説明図。
【符号の説明】
１  評価用素子
２  絶縁基体
３  バンプ
４  評価用基板
Ｐ１〜Ｐｎ  パッド
Ｒ１〜Ｒｎ  抵抗
Ｚ１〜Ｚｎ  オープン状態
Ｄ１〜Ｄｎ  ランド部
Ｈ１〜Ｈｎ  引出導体
【図１】
2004356228.tif 000003
【図２】
2004356228.tif 000004
【図３】
2004356228.tif 000005
【図４】
2004356228.tif 000006
【図５】
2004356228.tif 000007
【図６】
2004356228.tif 000008
【図７】
2004356228.tif 000009
【図８】
2004356228.tif 000010
【図９】
2004356228.tif 000011