【誤訳訂正書】
【提出日】平成24年6月20日(2012.6.20)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】００１７
【訂正方法】変更
【訂正の内容】
【００１７】
読取り動作中には、異なるセンシング技法およびセンシング回路を使用して、どのトランジスタ特性が使用されるかに応じてプログラムされたセルをプログラムされていないセルから識別するはずである。セルが図５Ａおよび図５ＢのＯＴＰメモリ・セル５００などにおけるこのセルのしきい値電圧における変化を引き起こすことによってプログラムされている場合には、次いでセル５００は、（ｉ）すべてのセルについてのソース端子を正の電位（ＶＤＤ）まで引き上げ、（ｉｉ）この選択された行に沿ったすべてのセルについてのゲート接続を正の電位（ＶＤＤ）まで引き上げることによって読み取られる。次いで、この列（ドレイン）電圧は、そのプリチャージ電圧レベル（アース）からこのソース電位（ＶＤＤ）よりもセル・トランジスタしきい値電圧（Ｖｔ）だけ低い電圧まで変化するはずである。これらのプログラムされたセルは、これらのプログラムされていないセルよりも高いＶｔを有するはずであり、これについては、この列に接続されたセンス増幅器によって検出されるはずである。
【誤訳訂正２】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
ワン・タイム・プログラマブル・メモリをプログラムするための方法であって、
トランジスタのアレイを取得するステップと、
ホット・キャリア・トランジスタ・エージング技法を使用して少なくとも１つの前記トランジスタの特性を変更して、前記少なくとも１つのトランジスタをプログラムするステップとを含み、前記ホット・キャリア・エージング技法はゲート酸化膜へのキャリアの注入を含み、前記キャリアの注入は、トラップの生成及びトラップへの注入のうちの少なくとも１つを引き起こし、変更された前記特性は前記少なくとも１つのトランジスタのしきい値電圧における変化であり、前記方法はさらに、
前記少なくとも１つのトランジスタの前記しきい値電圧における前記変化を感知することにより、プログラムされた前記少なくとも１つのトランジスタを検出するステップを含み、
前記検出するステップにおけるトランジスタ電流は、前記プログラムするステップにおけるトランジスタ電流と逆方向であり、
前記検出するステップは、（ｉ）前記トランジスタのアレイのそれぞれについてのソース端子を正の電位にまで引き上げるステップと、（ｉｉ）選択された行に沿ったすべてのトランジスタについてのゲート端子を正の電位にまで引き上げるステップと、（ｉｉｉ）ドレイン電圧が、プリチャージ電圧レベルから前記正のゲート端子電位よりもセル・トランジスタのしきい値電圧だけ低い電圧まで変化しているかどうかを検出するステップとを含む、方法。
【請求項２】
前記プログラムするステップが、前記少なくとも１つのトランジスタにストレスの多い電圧を印加して、前記ホット・キャリア・トランジスタ・エージングを引き起こすステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記プログラムするステップが、前記少なくとも１つのトランジスタのドレインおよびゲートにストレスの多い電圧を印加して、前記少なくとも１つのトランジスタの前記しきい値電圧における前記変化を引き起こすステップをさらに含む、請求項１に記載の方法。
【請求項４】
前記プログラムするステップが、前記少なくとも１つのトランジスタの飽和電流における変化を引き起こす、請求項１に記載の方法。
【請求項５】
ワン・タイム・プログラマブル・メモリであって、
トランジスタのアレイを含み、ホット・キャリア・トランジスタ・エージングを使用して少なくとも１つの前記トランジスタの特性を変更して、前記少なくとも１つのトランジスタがプログラムされ、前記ホット・キャリア・エージングはゲート酸化膜へのキャリアの注入を含み、前記キャリアの注入は、トラップの生成及びトラップへの注入のうちの少なくとも１つを引き起こすものであり、変更された前記特性は前記少なくとも１つのトランジスタのしきい値電圧における変化であり、さらに、
前記少なくとも１つのトランジスタの前記変更された特性を感知する回路を含み、
前記感知する回路におけるトランジスタ電流は、前記プログラムされるときのトランジスタ電流と逆方向であり、
前記回路は前記少なくとも１つのトランジスタの前記しきい値電圧における前記変化を感知し、前記回路は、（ｉ）前記トランジスタのアレイのそれぞれについてのソース端子を正の電位にまで引き上げ、（ｉｉ）選択された行に沿ったすべてのトランジスタについてのゲート端子を正の電位にまで引き上げ、（ｉｉｉ）ドレイン電圧が、プリチャージ電圧レベルから前記正のゲート端子電位よりもセル・トランジスタのしきい値電圧だけ低い電圧まで変化しているかどうかを検出する、ワン・タイム・プログラマブル・メモリ。
【請求項６】
ワン・タイム・プログラマブル・メモリ素子であって、
ホット・キャリア・トランジスタ・エージングを使用してトランジスタ特性を変更してプログラムされる少なくとも１つのトランジスタを含み、前記ホット・キャリア・エージングはゲート酸化膜へのキャリアの注入を含み、前記キャリアの注入は、トラップの生成及びトラップへの注入のうちの少なくとも１つを引き起こすものであり、変更された前記トランジスタ特性は前記少なくとも１つのトランジスタのしきい値電圧における変化であり、さらに、
前記少なくとも１つのトランジスタの前記変更された特性を感知する回路を含み、
前記感知する回路におけるトランジスタ電流は、前記プログラムされるときのトランジスタ電流と逆方向であり、
前記回路は前記しきい値電圧における前記変化を感知し、前記回路は、（ｉ）前記少なくとも１つのトランジスタについてのソース端子を正の電位にまで引き上げ、（ｉｉ）前記少なくとも１つのトランジスタについてのゲート端子を正の電位にまで引き上げ、（ｉｉｉ）ドレイン電圧が、プリチャージ電圧レベルから前記正のゲート端子電位よりもセル・トランジスタのしきい値電圧だけ低い電圧まで変化しているかどうかを検出する、ワン・タイム・プログラマブル・メモリ素子。
【請求項７】
集積回路であって、
ワン・タイム・プログラマブル・メモリを備え、前記ワン・タイム・プログラム・メモリは、
トランジスタのアレイを含み、ホット・キャリア・トランジスタ・エージングを使用して少なくとも１つの前記トランジスタの特性を変更して、前記少なくとも１つのトランジスタがプログラムされており、前記ホット・キャリア・エージングはゲート酸化膜へのキャリアの注入を含み、前記キャリアの注入は、トラップの生成及びトラップへの注入のうちの少なくとも１つを引き起こすものであり、変更された前記特性は前記少なくとも１つのトランジスタのしきい値電圧における変化であり、さらに、
前記少なくとも１つのトランジスタの前記変更された特性を感知する回路を含み、
前記感知する回路におけるトランジスタ電流は、前記プログラムされるときのトランジスタ電流と逆方向であり、
前記回路は前記少なくとも１つのトランジスタの前記しきい値電圧における前記変化を感知し、前記回路は、（ｉ）前記トランジスタのアレイのそれぞれについてのソース端子を正の電位にまで引き上げ、（ｉｉ）選択された行に沿ったすべてのトランジスタについてのゲート端子を正の電位にまで引き上げ、（ｉｉｉ）ドレイン電圧が、プリチャージ電圧レベルから前記正のゲート端子電位よりもセル・トランジスタのしきい値電圧だけ低い電圧まで変化しているかどうかを検出する、集積回路。